(57)【要約】【課題】半導体装置の表面からの放熱性を向上し、高出力動作を実現できるようにする。【解決手段】半導体装置は、障壁層１０４の上に該障壁層１０４と接して形成されたソース電極１０５、ドレイン電極及びゲート電極１０７と、障壁層１０４の上に各電極の上面の少なくとも一部を覆うように形成され、障壁層１０４を保護する、複数の膜からなるパッシべーション膜１０８とを有している。パッシベーション膜１０８は、少なくとも窒化アルミニウムからなる膜を含む。【選択図】図５
2008103705.tif 000002
【特許請求の範囲】
【請求項１】
半導体層の上に該半導体層と接して形成された少なくとも１つの電極と、
前記半導体層の上に前記各電極の上面の少なくとも一部を覆うように形成され、前記半導体層を保護する、複数の膜からなるパッシべーション膜とを備え、
前記パッシベーション膜は、窒化アルミニウムからなる第１の膜を含むことを特徴とする半導体装置。
【請求項２】
前記第１の膜を構成する窒化アルミニウムは、非晶質又は多結晶であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記パッシベーション膜は、前記第１の膜の上側に形成された、窒化シリコンからなる第２の膜を含むことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記パッシベーション膜は、前記第１の膜の下側に形成された、窒化シリコンからなる第２の膜を含むことを特徴とする請求項１又は２に記載の半導体装置。
【請求項５】
前記半導体層は、III族窒化物半導体であることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置。
【請求項６】
前記少なくとも１つの電極は、ゲート電極と、該ゲート電極の両側方の領域にそれぞれ間隔をおいて形成されたソース電極及びドレイン電極であることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
【請求項７】
前記半導体層は、熱伝導率が窒化アルミニウムよりも小さい基板上に形成されていることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記パッシベーション膜は、その表面が凹凸状に形成されていることを特徴とする請求項１〜７のいずれか１項に記載の半導体装置。
【請求項９】
前記第１の膜は、その膜厚が１μｍ以上であることを特徴とする請求項１〜８のいずれか１項に記載の半導体装置。
【請求項１０】
前記パッシベーション膜の上に形成され、熱伝導率が窒化アルミニウムよりも大きい材料からなる放熱膜をさらに備えていることを特徴とする請求項１〜９のいずれか１項に記載の半導体装置。
【請求項１１】
前記放熱膜は、金属からなることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記放熱膜は、前記電極と電気的に接続されていることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記放熱膜は、ダイアモンド、ダイアモンド様カーボン又はカーボンを含む材料からなることを特徴とする請求項１０に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ミリ波通信又はパワースイッチング用途に用いられる半導体装置に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）に代表され、一般式が（ＩｎｘＡｌ１−ｘ）ｙＧａ１−ｙＮ（但し、ｘ，ｙは、０≦ｘ≦１、０≦ｙ≦１である。）で表される混晶であるIII族窒化物半導体は、その物理的特徴である広いバンドギャップ及び直接遷移型バンド構造を利用した可視域又は紫外域の発光素子への応用のみならず、破壊電界及び飽和電子速度が大きいという特徴を利用した電子デバイスへの応用が期待されている。特に、エピタキシャル成長したＡｌｘＧａ１−ｘＮとＧａＮとの界面に現れる２次元電子ガス（2 Dimensional Electron Gas：２ＤＥＧ）を利用するヘテロ接合電界効果トランジスタ（Heterojunction Field Effect Transistor：以下、ＨＦＥＴと略す。）は、高い電流密度と高耐圧という優れた特性を有している。これは、それぞれ、２ＤＥＧの高いシートキャリア濃度と、ＡｌＧａＮ及びＧａＮのバンドギャップが大きいことによる。その結果、高出力高周波デバイスとして期待され、研究開発が盛んに行われている。
【０００３】
III族窒化物からなる半導体装置には、例えば、非特許文献１に記載されているように、一般に、表面保護膜として窒化シリコン膜（ＳｉＮパッシベーション）が用いられている。
【０００４】
また、ＳｉＮパッシベーションの他に、エピタキシャル成長した窒化アルミニウム（ＡｌＮ）層をパッシベーション膜の一部として用いる方法が提案されている（例えば、特許文献１を参照。）。
【非特許文献１】A. V. Vertiatchikh, L. F. Eastman, W. J. Schaff and T. Prunty, “Effect of surface passivation of AlGaN/GaN heterostructure field-effect transistor”, Electronics Letters vol.38, pp.388-389 (2002)
【特許文献１】特開２００６−２７９０３２号広報
【特許文献２】特開２００４−２００２４８号広報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の窒化ガリウム系ＨＦＥＴは、パッシベーション膜に用いられる窒化シリコン（ＳｉＮ）の熱伝導率が小さいことから、窒化シリコンからなるパッシベーション膜によってＨＦＥＴの表面を覆うと、デバイス表面からの放熱を妨げることになる。特に、高出力トランジスタにおいては、大きなドレイン電流がデバイスの表面付近を流れるため、デバイス温度は数百度にも達してしまう。このデバイス温度の上昇はドレイン電流の低下等の特性の劣化を引き起こすので、デバイスを効率的に放熱することが必要不可欠となる。
【０００６】
また、窒化シリコンからなる堆積膜に代えて、窒化アルミニウムからなるエピタキシャル層をパッシベーション膜に用いると、ＡｌＮエピタキシャル層におけるオーミック電極形成領域をドライエッチング等によって選択的に除去する工程が新たに必要となる。その上、ＡｌＮエピタキシャル層にドライエッチングを行うと、ＡｌＮエピタキシャル層の下側に位置するオーミック電極形成領域にエッチングダメージが導入されてしまい、コンタクト抵抗が増大するという問題が生じる。
【０００７】
本発明は、前記従来の問題を解決し、半導体装置の表面からの放熱性を向上し、高出力動作を実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
前記の目的を達成するため、本発明は、半導体装置を覆うパッシベーション膜を、組成が異なる少なくとも２層からなる堆積膜とし、且つそのうちの一層に窒化アルミニウムを用いる構成とする。
【０００９】
具体的に、半導体装置は、半導体層の上に該半導体層と接して形成された少なくとも１つの電極と、半導体層の上に各電極の上面の少なくとも一部を覆うように形成され、半導体層を保護する、複数の膜からなるパッシべーション膜とを備え、パッシベーション膜は窒化アルミニウムからなる第１の膜を含むことを特徴とする。
【００１０】
本発明の半導体装置によると、半導体装置から発せられる熱を熱伝導率が窒化シリコンよりも高い窒化アルミニウムによって効率的に発散することができるため、半導体装置の温度上昇を抑制して、温度上昇に起因する特性劣化を防ぐことができる。
【００１１】
本発明の半導体装置において、第１の膜を構成する窒化アルミニウムは、非晶質又は多結晶であることが好ましい。
【００１２】
このようにすると、非晶質又は多結晶の窒化アルミニウムは、例えばスパッタ法により電極に影響（熱による特性の劣化）を与えない程度の低温で成膜できるため、電極を形成した後に成膜することができる。このため、堆積した窒化アルミニウムに電極形成用の開口部を形成する必要がなく、半導体表面を完全に被覆することができる。
【００１３】
本発明の半導体装置において、パッシベーション膜は、第１の膜の上側に形成された、窒化シリコンからなる第２の膜を含むことが好ましい。
【００１４】
このようにすると、窒化アルミニウムからなる第１の膜によって高い放熱性を実現すると共に、窒化シリコンからなる第２の膜で第１の膜を覆うことにより、外界の水分によるデバイスの劣化を防ぐことができる。
【００１５】
また、本発明の半導体装置において、パッシベーション膜は、第１の膜の下側に形成された、窒化シリコンからなる第２の膜を含むことが好ましい。
【００１６】
このようにすると、窒化アルミニウムからなる第１の膜の高放熱性により、温度上昇に起因するデバイスの特性劣化を防ぐことができる。さらに、半導体装置がＦＥＴの場合には、窒化シリコンが持つ、表面トラップを不活性化するという効果により、高周波特性の劣化を防ぐことができる。
【００１７】
本発明の半導体装置において、半導体層はIII族窒化物半導体であることが好ましい。
【００１８】
本発明の半導体装置において、少なくとも１つの電極は、ゲート電極と該ゲート電極の両側方の領域にそれぞれ間隔をおいて形成されたソース電極及びドレイン電極であることが好ましい。
【００１９】
本発明の半導体装置において、半導体層は熱伝導率が窒化アルミニウムよりも小さい基板上に形成されていてもよい。
【００２０】
このようにすると、半導体層から基板側に熱が逃げにくい構成においても、上面に形成された放熱性が高いパッシベーション膜によって、デバイスの放熱性を向上することができる。
【００２１】
本発明の半導体装置において、パッシベーション膜は、その表面が凹凸状に形成されていることが好ましい。
【００２２】
このようにすると、パッシベーション膜の表面積を大きくすることができるため、パッシベーション膜の放熱効果をより高めることができる。
【００２３】
本発明の半導体装置において、第１の膜はその膜厚が１μｍ以上であることが好ましい。
【００２４】
このようにすると、例えばＦＥＴの場合は、チャネル内の温度を５８０Ｋ（約３００℃）以下に抑えることができるため、温度上昇に起因するＦＥＴの特性劣化を防ぐことができる。
【００２５】
本発明の半導体装置は、パッシベーション膜の上に形成され、熱伝導率が窒化アルミニウムよりも大きい材料からなる放熱膜をさらに備えていることが好ましい。
【００２６】
この場合に、放熱膜は金属、ダイアモンド、ダイアモンド様カーボン又はカーボンを含む材料からなることが好ましい。
【００２７】
このようにすると、パッシベーション膜を構成する窒化アルミニウムが強い配向性を有していても、金属又はダイアモンド等からなる放熱膜により、配向の向きによらずにパッシベーション膜の放熱性をより一層高めることができる。
【００２８】
さらに、放熱膜が金属からなる場合に、放熱膜は電極と電気的に接続されていることが好ましい。
【００２９】
このように、例えば、ＦＥＴのゲート電極、ソース電極又はドレイン電極とパッシベーション膜上の放熱膜とを互いに接続することにより、半導体層に平行な方向（半導体層の面内方向）の熱拡散を促進する放熱膜の効果に加え、ゲート電極とドレイン電極との間に発生する電界集中が抑制されるため、ＦＥＴの耐圧を向上することができる。また、ＦＥＴの場合には、最も温度上昇が著しいゲート電極とドレイン電極との間に放熱膜を設けることにより熱拡散を効率良く行うことができる。
【発明の効果】
【００３０】
本発明に係る半導体装置によると、少なくとも１層の窒化アルミニウムを含むパッシベーション膜を設けることにより、温度上昇に起因するデバイスの特性劣化を防ぐことができ、安定した高出力動作を実現することができる。
【発明を実施するための最良の形態】
【００３１】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００３２】
図１は本発明の第１の実施形態に係る半導体装置の断面構成を示している。図１に示すように、例えば有機金属化学気相成長（ＭＯＣＶＤ）法により、サファイア（単結晶Ａｌ2Ｏ3）からなる基板１０１の上に、窒化アルミニウム（ＡｌＮ）からなるバッファ層１０２、窒化ガリウム（ＧａＮ）からなる下地層１０３及びAl0.26Ga0.74Nからなる障壁層１０４が順次形成されている。
【００３３】
障壁層１０４の上には、それぞれチタン（Ｔｉ）及びアルミニウム（Ａｌ）からなるソース電極１０５及びドレイン電極１０６が互いに間隔をおいて形成され、ソース電極１０５及びドレイン電極１０６の間には、パラジウム・シリコン合金（ＰｄＳｉ）からなるゲート電極１０７が形成されて、電界効果トランジスタ（ＦＥＴ）が構成されている。
【００３４】
障壁層１０４の上には、例えばＤＣ（直流）スパッタ法により、ソース電極１０５、ドレイン電極１０６及びゲート電極１０７を覆うように、窒化アルミニウム（ＡｌＮ）からなるパッシベーション膜１０８を堆積して形成している。ここで、第１の実施形態に係る半導体装置の各層の材料及び厚さを［表１］に示し、各電極の幅及び隣り合う電極同士の間隔を［表２］に示す。
【００３５】
【表１】
2008103705.tif 000003
【００３６】
【表２】
2008103705.tif 000004
【００３７】
第１の実施形態においては、窒化アルミニウム（ＡｌＮ）をＤＣスパッタ法で堆積することにより、ＡｌＮの堆積温度を２００℃以下程度にまで低減できる。このため、すでに形成されているゲート電極１０７に熱による損傷を与えることはない。
【００３８】
しかしながら、スパッタ法は、ターゲットからスパッタリングされた高いエネルギーを持つ粒子がデバイスの表面に到達するため、これらスパッタ粒子がデバイスにダメージを与えることが懸念される。そこで、デバイスにダメージを与えないように、以下に示すようにスパッタ条件を設定する。スパッタ粒子のエネルギーはＤＣパワーで決まるため、スパッタダメージの低減には、ＤＣパワーを下げればよい。しかし、ＤＣパワーを下げすぎると、十分に大きい成膜速度を得られなくなるので、最適なＤＣパワーを見い出す必要がある。そこで、ＤＣパワーを変化させてスパッタを行い、ダメージ評価としてＡｌＧａＮ／ＧａＮからなるヘテロ接合におけるスパッタ後のシート抵抗とスパッタ前のシート抵抗との比を測定した。図２にスパッタ後におけるシート抵抗をスパッタ前のシート抵抗で規格化して得たシート抵抗比及び成膜速度のＤＣパワー依存性を示す。ヘテロ接合にスパッタダメージが生じると、シート抵抗が上昇するため、シート抵抗比の値は高くなる。
【００３９】
図２からは、各ＤＣパワー条件におけるＡｌＮの成膜速度も示しており、第１の実施形態においては、ＤＣパワーが２ｋＷのときに１５ｎｍ／ｍｉｎの成膜速度を得ながら、シート抵抗比の値がほぼ１、すなわちスパッタダメージがほとんど導入されていないことが分かる。従って、第１の実施形態においては、ＤＣパワーの値を２ｋＷとして窒化アルミニウム（ＡｌＮ）を堆積する。
【００４０】
図３（ａ）及び図３（ｂ）に、ＡｌＮからなるパッシベーション膜を堆積した後と堆積する前のドレイン電流電圧特性をカーブトレーサで測定した結果を示す。図３（ａ）及び（ｂ）からは、パッシベーション膜を堆積する前（図３（ｂ））と後（図３（ａ））とで、オン抵抗が１２．８Ωｍｍから６．６Ωｍｍに減少し、ゲート電圧（Ｖｇ）を−１Ｖ印加したときのドレイン電流が１８５ｍＡ／ｍｍから２４２ｍＡ／ｍｍに増大したことが分かる。これは、ＡｌＮからなるパッシベーション膜を形成したことにより、表面ポテンシャル又は分極電荷が変化し、２次元電子ガスの濃度が増大したことがその原因と推測される。また、III族窒化物半導体は、特に表面トラップの影響によってドレイン電流が減少する、いわゆる電流コラプスにより特性が劣化するという問題がある。従来から、窒化シリコンパッシベーションによって、この特性劣化を抑制できることが知られている。ＡｌＮからなるパッシベーション膜を設けたＨＦＥＴにおいても、パッシベーション膜を設けないＨＦＥＴと比べて電流コラプスを抑制できることが確認できており、従来のＳｉＮからなるパッシベーション膜と同様の電流コラプス抑制メカニズムが、本発明のパッシベーション膜の場合にも働くと考えられる。
【００４１】
図４に、ＡｌＮからなるパッシベーション膜（熱伝導率が約２８５Ｗ／ｍＫ）と、従来のＳｉＮからなるパッシベーション膜（熱伝導率が約１Ｗ／ｍＫ）とをそれぞれ設けたＡｌＧａＮ／ＧａＮからなるヘテロ接合を有するＨＦＥＴのチャネル近傍の格子温度をシミュレーションにより求めた、パッシベーション膜の膜厚と放熱効果との関係を示す。
【００４２】
図４からは、従来のＳｉＮパッシベーション膜を設けたＨＦＥＴと比べて、ＡｌＮパッシベーション膜を設けたＨＦＥＴのチャネル近傍の格子温度が低いことが分かる。また、従来のＳｉＮパッシベーション膜は、膜厚を大きくしてもチャネル近傍の格子温度が変化しないのに対して、ＡｌＮパッシベーション膜は、膜厚が大きい程チャネル近傍の格子温度を下げる効果が大きいことも分かる。さらに、図４からは、ＡｌＮの膜厚を１μｍ以上とすればチャネル近傍の格子温度をほぼ３００℃（５７３Ｋ）以下に抑えられることが分かる。
【００４３】
このように、第１の実施形態に係るＡｌＮからなるパッシベーション膜は、温度上昇に起因するＦＥＴの特性劣化を防止できる。
【００４４】
なお、本実施形態に係るパッシベーション膜による放熱の効果は放熱性が低いサファイアからなる基板を用いた場合により顕著であるが、シリコンからなる基板又は窒化ガリウムからなる基板を用いても同様に有効である。
【００４５】
また、第１の実施形態においては、バッファ層１０２の材料として窒化アルミニウム（ＡｌＮ）を用いたが、バッファ層１０２には温度が５００℃〜６００℃程度で低温成長した窒化ガリウム（ＧａＮ）を用いることも可能である。
【００４６】
また、［表１］及び［表２］に示す数値はあくまで一例であって、本発明の効果を奏することができれば、［表１］及び［表２］に示す数値に限定されない。これは、以下の各実施形態についても同様である。
【００４７】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００４８】
図５は本発明の第２の実施形態に係る半導体装置の断面構成を示している。図５において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００４９】
図５に示すように、第２の実施形態に係る半導体装置は、パッシベーション膜１０８を、窒化アルミニウム（ＡｌＮ）からなる第１の膜１０８ａと、該第１の膜１０８ａの上に形成された窒化シリコン（ＳｉＮ）からなる第２の膜１０８ｂとにより構成している。
【００５０】
第２の実施形態に係るパッシベーション膜１０８は、ＡｌＮからなる第１の膜１０８ａを第１の実施形態と同様にＤＣスパッタ法により成膜し、その後、ＳｉＮからなる第２の膜１０８ｂを第１の膜１０８ａの上に、例えばプラズマＣＶＤ法により成膜する。
【００５１】
一般に、スパッタ法によって成膜された窒化アルミニウム（ＡｌＮ）は、窒化シリコン（ＳｉＮ）と比べて耐水性が充分ではなく、デバイスが劣化するおそれがある。
【００５２】
そこで、第２の実施形態においては、パッシベーション膜１０８を、ＡｌＮからなる第１の膜１０８ａと、ＳｉＮからなる第２の膜１０８ｂとの積層構造としている。この構成により、外部からの水分及び酸素を遮断して、デバイスの劣化を防止することができる。このとき、第２の膜１０８ｂの膜厚は、第１の膜１０８ａからの放熱を損なわない程度に薄くすることが望ましい。具体的には、第２の膜１０８ｂの好ましい膜厚は、１ｎｍ〜１００ｎｍである。
【００５３】
ＡｌＮからなる第１の膜１０８ａの膜厚は、図４に示すチャネル近傍の格子温度のシミュレーション結果から厚い方が望ましく、例えば第１の膜１０８ａの膜厚を１μｍ以上とすると、チャネル近傍の格子温度を約３００℃（約５８０Ｋ）以下とすることができる。
【００５４】
なお、第２の膜１０８ｂは、第１の膜１０８ａを成膜した後に、大気にさらすことなく連続的に成膜してもよい。このようにすれば、第１の膜１０８ａの表面が清浄に保たれた状態で第２の膜１０８ｂを成膜することができる。
【００５５】
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
【００５６】
図６（ａ）は本発明の第３の実施形態に係る半導体装置の断面構成を示している。図６（ａ）において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００５７】
図６（ａ）に示すように、第３の実施形態に係る半導体装置は、パッシベーション膜１０８を、窒化シリコン（ＳｉＮ）からなる第２の膜１０８ｂと、該第２の膜１０８ｂの上に形成された窒化アルミニウム（ＡｌＮ）からなる第１の膜１０８ａとにより構成している。
【００５８】
第３の実施形態に係るパッシベーション膜１０８は、障壁層１０４の上に各電極１０５、１０６及び１０７を覆うように、例えばプラズマＣＶＤ法により、厚さが１０ｎｍ程度のＳｉＮからなる第２の膜１０８ｂを成膜し、その後、第２の膜１０８ｂの上に、ＡｌＮからなる第１の膜１０８ａを第１の実施形態と同様にＤＣスパッタ法により成膜する。
【００５９】
このとき、ＳｉＮからなる第２の膜１０８ｂの膜厚の好ましい値は、１ｎｍ〜１００ｎｍである。このようにすれば、電流コラプスをさらに抑制することができ、且つ、半導体層から発生した熱がＡｌＮからなる第１の膜１０８ａに容易に伝導する。
【００６０】
第１の膜１０８ａの膜厚は、図４に示すチャネル近傍の格子温度のシミュレーション結果から厚い方が望ましく、チャネル近傍の格子温度を約３００℃（約５８０Ｋ）以下とすることができる１μｍ以上とすることが望ましい。
【００６１】
第３の実施形態によると、ＳｉＮからなる第２の膜１０８ｂを半導体層（障壁層１０４）に接するように成膜するため、ＳｉＮが持つ電流コラプスの抑制効果と、ＡｌＮからなる第１の膜１０８ａが持つ高放熱性の効果との両方を得ることができる。
【００６２】
なお、図６（ｂ）の一変形例に示すように、ＡｌＮからなる第１の膜１０８ａの上に、ＳｉＮからなり、厚さが１ｎｍ〜１００ｎｍ程度の第３の膜１０８ｃを形成してもよい。このようにすると、第２の実施形態と同様に、外部からの水分によるデバイスの劣化を抑制することができる。
【００６３】
なお、第１の膜１０８ａは、第２の膜１０８ｂを成膜した後に、大気にさらすことなく連続的に成膜してもよい。このようにすれば、第２の膜１０８ｂの表面が清浄に保たれた状態で第１の膜１０８ａを成膜することができる。これは、第３の膜１０８ｃを設ける場合も同様である。
【００６４】
（第４の実施形態）
以下、本発明の第４の実施形態について図面を参照しながら説明する。
【００６５】
図７（ａ）は本発明の第４の実施形態に係る半導体装置の断面構成を示している。図７（ａ）において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００６６】
図７（ａ）に示すように、第４の実施形態に係る半導体装置は、パッシベーション膜１０８の上部に複数の凹部１０８ｄを設けることにより、パッシベーション膜１０８の表面を凹凸状としている。このような構成とすることにより、パッシベーション膜１０８の表面積が増大するため、ＨＦＥＴが発する熱を効率的に外部へ逃がすことができる。
【００６７】
なお、複数の凹部１０８ｄは、それぞれドット状でもよく、ストライプ状でもよい。また、パッシベーション膜１０８の上部に複数の凸部がそれぞれドット状に残存するように、凹部１０８ｄを形成してもよい。
【００６８】
また、第２の実施形態と同様に、良好な放熱性が確保できる限りは、ＡｌＮからなるパッシベーション膜１０８の上部に、ＳｉＮからなるパッシベーション膜を積層してもよく、また、図７（ｂ）の一変形例に示すように、第３の実施形態と同様に、ＡｌＮからなる第１の膜１０８ａと障壁層１０４との間にＳｉＮからなる第２の膜１０８ｂを積層してもよい。さらには、第１の膜１０８ａの上面及び下面をＳｉＮ膜で挟む構成としてもよい。
【００６９】
（第５の実施形態）
以下、本発明の第５の実施形態について図面を参照しながら説明する。
【００７０】
図８は本発明の第５の実施形態に係る半導体装置の断面構成を示している。図８において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００７１】
図８に示すように、第５の実施形態に係る半導体装置は、少なくとも１層の窒化アルミニウム（ＡｌＮ）を含むパッシベーション膜１０８の上に、例えば金（Ａｕ）又は銅（Ｃｕ）等の金属からなる放熱膜２０１が設けられている。ここで、放熱膜２０１の膜厚は  １０ｎｍ〜１０μｍ程度とすることが好ましい。
【００７２】
図９に示すように、スパッタ法により成膜した窒化アルミニウム（ＡｌＮ）をＸ線により解析した結果、結晶軸のＣ軸方向に強く配向していることが分かる。これにより、スパッタ法で成膜されたＡｌＮは、Ｃ軸と垂直な方向の熱伝導性がＣ軸方向の熱伝導性と比べて小さくなる。従って、パッシベーション膜１８の上に放熱膜２０１を設けることにより、Ｃ軸方向だけでなく、Ｃ軸と垂直な方向、すなわち半導体層の面内方向への熱拡散を促進することができる。
【００７３】
なお、放熱膜２０１は、金属に限られず、ダイアモンド、ダイアモンド様カーボン（diamond like carbon：ＤＬＣ）若しくはカーボンを含む材料、又はこれらの多層膜としてもよい。カーボンを含む材料には、例えば炭化アルミニウム（ＡｌＣ）又は炭化チタン（ＴｉＣ）を挙げることができる。ダイアモンド、ＤＬＣ及びカーボンを含む材料は熱伝導性が高いため、金属と同様に半導体層の面内方向への熱拡散が促進される。
【００７４】
（第５の実施形態の第１変形例）
図１０（ａ）に第５の実施形態の第１変形例に係る半導体装置の断面構成を示す。図１０（ａ）に示すように、パッシベーション膜１０８の上に形成する放熱膜２０１の一端をソース電極１０５と接続し、放熱膜２０１の他端をゲート電極１０７とドレイン電極１０６との間に位置するように形成する。
【００７５】
ゲート電極１０７とドレイン電極１０６との間は電界が集中し、局所的に最も発熱する部位である。第１変形例においては、放熱膜２０１を、いわゆるフィールドプレートとして形成することにより、ゲート電極１０７とドレイン電極１０６との間の電界集中を抑制して高耐圧化を実現できると共に、効率的に放熱することができる。
【００７６】
なお、第１変形例においては、放熱膜２０１とソース電極１０５とを接続したが、これに限られず、ゲート電極１０７又はドレイン電極１０６と放熱膜２０１とを接続してもよい。
【００７７】
（第５の実施形態の第２変形例）
図１０（ｂ）に第５の実施形態の第２変形例に係る半導体装置の断面構成を示す。図１０（ｂ）に示すように、パッシベーション膜１０８を少なくとも下層膜及び上層膜からなる積層膜とし、下層膜の上には、一端がゲート電極１０７と接続され、他端がゲート電極１０７とドレイン電極１０６との間に位置する第１の放熱膜２０１を設ける。さらに、パッシベーション膜１０８の上層膜の上には、一端がソース電極１０５と接続され、他端がゲート電極１０７とドレイン電極１０６との間に位置する第２の放熱膜２０２を設ける。
【００７８】
なお、第２変形例においては、第１の放熱膜２０１とゲート電極１０７とを接続し、第２の放熱膜２０２とソース電極１０５とを接続したが、これに限られず、第１の放熱膜２０１をソース電極１０５又はドレイン電極１０６と接続し、第２の放熱膜２０２をドレイン電極１０６又はゲート電極１０７と接続してもよい。
【００７９】
これにより、ゲート電極１０７とドレイン電極１０６との間の電界集中を抑制してさらなる高耐圧化を実現できると共に、放熱性をより高めることができる。
【００８０】
以上、第１から第５の各実施形態においては、半導体装置をIII族窒化物半導体からなるＨＦＥＴとして説明したが、本発明はＨＦＥＴに限られない。すなわち、ＨＦＥＴの他にも、ヘテロバイポーラトランジスタ（ＨＢＴ）又はショットキバリアダイオード（ＳＢＤ）等の電子デバイスや、発光ダイオード（ＬＥＤ）又は半導体レーザ素子（ＬＤ）等の発光デバイスにも適用可能である。
【００８１】
また、半導体材料は、III族窒化物半導体に限られず、ヒ化ガリウム（ＧａＡｓ）系若しくは燐化インジウム（ＩｎＰ）系化合物半導体又はシリコン（Ｓｉ）系半導体にも適用可能である。
【産業上の利用可能性】
【００８２】
本発明に係る半導体装置は、温度上昇に起因するデバイスの特性劣化を防ぐことができ、ミリ波通信又はパワースイッチング用途に用いられる半導体装置、特にIII族窒化物半導体からなる半導体装置等に有用である。
【図面の簡単な説明】
【００８３】
【図１】本発明の第１の実施形態に係る半導体装置を示す断面図である。
【図２】本発明の第１の実施形態に係る半導体装置において、スパッタ法によるＡｌＮパッシベーション膜の成膜後のヘテロ接合におけるシート抵抗と成膜前のヘテロ接合におけるシート抵抗との比及び成膜速度のスパッタＤＣパワー依存性を示すグラフである。
【図３】（ａ）は本発明の第１の実施形態に係る半導体装置におけるパッシベーション膜を成膜した後のドレイン電流電圧特性の測定結果を表すグラフである。（ｂ）は比較例であって、パッシベーション膜を成膜する前のドレイン電流電圧特性の測定結果を表すグラフである。
【図４】本発明の第１の実施形態に係る半導体装置におけるチャネル付近の格子温度のパッシベーション膜の組成及び膜厚依存性をシミュレーションにより求めたグラフである。
【図５】本発明の第２の実施形態に係る半導体装置を示す断面図である。
【図６】（ａ）は本発明の第３の実施形態に係る半導体装置を示す断面図である。（ｂ）は本発明の第３の実施形態の一変形例に係る半導体装置を示す断面図である。
【図７】（ａ）は本発明の第４の実施形態に係る半導体装置を示す断面図である。（ｂ）は本発明の第４の実施形態の一変形例に係る半導体装置を示す断面図である。
【図８】本発明の第５の実施形態に係る半導体装置を示す断面図である。
【図９】本発明に係るスパッタ法により成膜した窒化アルミニウムのＸ線解析結果を表すグラフである。
【図１０】（ａ）は本発明の第５の実施形態の第１変形例に係る半導体装置を示す断面図である。（ｂ）は本発明の第５の実施形態の第２変形例に係る半導体装置を示す断面図である。
【符号の説明】
【００８４】
１０１    基板
１０２    バッファ層
１０３    下地層
１０４    障壁層
１０５    ソース電極
１０６    ドレイン電極
１０７    ゲート電極
１０８    パッシベーション膜
１０８ａ  第１の膜
１０８ｂ  第２の膜
１０８ｃ  第３の膜
１０８ｄ  凹部
２０１    （第１の）放熱膜
２０２    第２の放熱膜
【図１】
2008103705.tif 000005
【図２】
2008103705.tif 000006
【図４】
2008103705.tif 000007
【図５】
2008103705.tif 000008
【図６】
2008103705.tif 000009
【図７】
2008103705.tif 000010
【図８】
2008103705.tif 000011
【図９】
2008103705.tif 000012
【図１０】
2008103705.tif 000013
【図３】
2008103705.tif 000014