(57)【要約】【課題】ＳＯＩ構造の半導体装置では、ゲッタリング能力が低いことから金属不純物による影響が大きかった。【解決手段】第１の半導体基板、第２の半導体基板を用意し、第１の半導体基板表面に第１の絶縁膜を形成し、第２の半導体基板の第１の表面上に回路素子を形成し、第２の半導体基板の第２の表面を研磨し、第２の半導体基板の第２の表面上に第２の絶縁膜を形成し、第１の絶縁膜と第２の絶縁膜を貼り合わせる。これにより、製造工程で混入する不純物を確実にゲッタリングして、ＳＯＩ構造の半導体装置を製造することが可能となる。【選択図】  図１
2008124100.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体基板、第２の半導体基板を用意し、
前記第１の半導体基板表面に第１の絶縁膜を形成し、
前記第２の半導体基板の第１の表面上に回路素子を形成し、
前記第２の半導体基板の第２の表面を研磨し、
前記第２の半導体基板の第２の表面上に第２の絶縁膜を形成し、
前記第１の絶縁膜と前記第２の絶縁膜を貼り合わせることを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の絶縁膜と第２の絶縁膜を貼り合わせた後に、熱処理が行われることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記熱処理は前記第２の半導体基板の第１の表面上の回路素子の特性が劣化しない条件で行なわれることを特徴とする請求項２記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ構造を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
ＳＯＩ構造の半導体装置として、２枚のウェハを貼り合わせた構造のＳＯＩ基板が知られている。この構造では、支持基板のウェハと活性層基板のウェハは、埋め込み酸化膜を介して貼り合わされている。
【０００３】
一方で、一般的な半導体装置では、その製造工程において重金属などの不純物がデバイスの特性に影響を与えるため、その不純物をゲッタリングするための技術が重要となっている。従来の単一のシリコン基板の半導体装置では、シリコン基板中に存在する内部欠陥が、金属不純物をゲッタリングするゲッタリングサイトとして機能する。しかしながら、上記のようなＳＯＩ構造の基板では、支持基板と活性層基板の間に埋め込み酸化膜が存在する。そのため、製造工程中に混入した不純物は埋め込み酸化膜下部に拡散せず、充分なゲッタリング能力を得ることが出来ないという問題があった。図２では、この模様を模式的に示している。
【０００４】
図２に示すように、通常のＳｉ基板の場合は、金属不純物はＳｉ内に存在するゲッタリングサイトで捕獲できる。これに対してＳＯＩ基板の場合、金属拡散係数の小さい埋込酸化膜がある。このため、活性層側から混入した金属不純物は支持基板側のゲッタリングサイトに捕獲されず薄い活性層領域に蓄積される。この蓄積された金属不純物がゲート酸化膜に到達すると接合リークやゲート酸化膜の耐圧劣化などのゲート酸化膜不良が発生する。この対策として、特許文献１では、活性層基板にゲッタリングサイトを形成するためのドーパントを注入することが開示されている。
【０００５】
特許文献１に記載の技術では、デバイスを形成する活性層中に、ゲッタリングサイトが存在する。このように埋め込み酸化膜上にゲッタリングサイトが存在する場合、埋め込み酸化膜まで空乏層が到達するような完全空乏型のＳＯＩ構造の素子では、素子耐圧が低下してしまうという問題があった。
【０００６】
また、シリコン単結晶層を薄くして、この単結晶層にトランジスタなどのデバイスを形成する技術としては、特許文献２に記載の技術がある。特許文献２に記載の技術では、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）などを形成する技術として、シリコンウェハ上にデバイスを形成し、シリコンウェハを薄層化した後に、ガラス基板に貼り合せる技術が開示されている。
【０００７】
しかしながら、特許文献２に記載の技術では、ガラス基板と単結晶シリコンの界面付近の単結晶シリコン層に欠陥が発生し、上述したゲッタリングサイトを形成した場合と同様に完全空乏型の素子ではリーク電流の増加や素子耐圧の低下が発生してしまう。
【特許文献１】特開２００６−５３４１号公報
【特許文献２】特開平５−３４６５９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ＳＯＩ構造の半導体装置を形成する場合に、埋め込み酸化膜の存在によって製造工程中に混入する不純物を充分にゲッタリングすることができず、素子特性に悪影響を及ぼしてしまう場合があった。
【課題を解決するための手段】
【０００９】
本発明の半導体装置の製造方法の１態様では、第１の半導体基板、第２の半導体基板を用意し、第１の半導体基板表面に第１の絶縁膜を形成し、第２の半導体基板の第１の表面上に回路素子を形成し、第２の半導体基板の第２の表面を研磨し、第２の半導体基板の第２の表面上に第２の絶縁膜を形成し、第１の絶縁膜と第２の絶縁膜を貼り合わせることを特徴とする。
【発明の効果】
【００１０】
製造工程で混入する不純物を確実にゲッタリングして、ＳＯＩ構造の半導体装置を製造することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して本発明の実施の形態について、詳細に説明する。図１は、本実施の形態の製造工程を示す工程断面図である。図１に示すように、本実施の形態は支持基板１０となるシリコン基板と、デバイスが形成される活性層基板２０とを貼り合わせてＳＯＩ構造の半導体装置を製造する。以下、図１に示す各工程について、工程ごとに説明する。
【００１２】
本実施の形態では、支持基板１０となる半導体基板（シリコン基板）１と、活性層基板２０となる半導体基板（シリコン基板）２が用意される。ここで支持基板１０となる半導体基板１は例えば数百μｍの厚さを有している。また活性層基板２０となる半導体基板２も数百μｍの厚さを有している。
【００１３】
本実施の形態では、この時点で、活性層基板２０となる半導体基板２上に、トランジスタやキャパシタなどの様々な回路素子を形成する。つまり、ＳＯＩ構造をとらない従来の半導体装置と同様に、半導体基板２上にソースドレイン領域の不純物拡散３、ゲート酸化膜４、ゲート電極５の形成、層間絶縁膜６の形成などの半導体集積回路を形成するための各工程が実施される。
【００１４】
一方、支持基板１０となる半導体基板１には熱処理が施され、半導体基板１の表面には数μｍの熱酸化膜７が形成される。この熱酸化膜７は、活性層基板２０と貼り合わせてＳＯＩ構造の半導体装置とした時の埋め込み酸化膜となる。このように半導体基板１表面に埋め込み酸化膜となる酸化膜７を形成した状態の基板が支持基板１０となる。
【００１５】
その後、デバイスが形成された半導体基板２には、デバイスが形成されていない裏面側から研磨処理が行われる。この研磨によって、半導体基板２は数μｍ程度の厚さまで研磨される。
【００１６】
その後、数μｍの厚さまで研磨された活性層基板用の半導体基板２に対して熱処理を行い、その表面に酸化膜８を形成する。ここで、半導体基板２形成する酸化膜８は、支持基板１０との貼り合わせ時に、活性層基板２０となる半導体基板２の部分に結晶欠陥を発生させない程度の厚さであればよい。そのため、この熱処理は３００℃〜８５０℃程度の温度範囲で実施され、半導体基板２を研磨した裏面側に数Åの酸化膜が形成される。この表面に熱酸化膜が形成された基板が活性層基板２０とされる。
【００１７】
その後、支持基板１０と、活性層基板２０の裏面側を貼り合わせる。この支持基板１０と活性層基板２０を貼り合わせた状態で熱処理を行い、支持基板１０に対して活性層基板２０が固着された状態とする。この熱処理によって脱水反応によるＳｉ−Ｏ−Ｓｉ結合が形成されると考えられ、支持基板１０と活性層基板２０が固着されたＳＯＩ構造の半導体装置が形成される。なお、この貼り合わせ処理の為の熱処理は、回路素子の特性が劣化しない程度の低温条件、好ましくは５００℃〜８５０℃程度の温度条件で行われる。
【００１８】
このように、本実施の形態では、埋め込み酸化膜を持たない通常の半導体基板２上に回路素子を形成する。図２に示したように、この状態では金属不純物の拡散が埋め込み酸化膜によって邪魔されることはなく、不純物に対してのゲッタリングサイトが充分に存在する。そのため、この状態の半導体基板２に対して、デバイスを形成する各工程を実施しても充分な厚みを有する活性層基板２０用の半導体基板２のゲッタリングサイトにより、金属不純物は保持される。そのため、金属不純物によってゲート酸化膜不良は発生しない。また、本実施の形態では、デバイスを形成した半導体基板２を数μｍの厚さにまで研磨した後、熱処理によって、その裏面に酸化膜を形成している。そのため、支持基板１０と活性層基板２０を張り合わせたときに、活性層基板２０の半導体（シリコン）単結晶に欠陥が生じることはなく、活性層に生じた欠陥によってリーク電流の増加や素子耐圧の低下が発生することもない。
【００１９】
このように、本実施の形態によれば、十分な厚さを有する半導体基板に回路素子を形成し、その半導体基板を研磨、表面酸化して支持基板と貼り合わせる活性層基板とするため、金属不純物によるゲート酸化膜の劣化、デバイスが形成される活性層中の欠陥による耐圧低下を起こすことなくＳＯＩ構造の半導体装置を形成することが可能となる。
【００２０】
尚、上記の説明は、本発明の実施の形態を説明するものであり、本発明が上記の実施の形態に限定されるものではない。例えば、本実施の形態では埋め込み酸化膜として熱酸化膜を形成する例を示したが、ＳＯＩ構造の半導体装置としては絶縁膜であれば良く、ＣＶＤ酸化膜やＣＶＤ窒化膜としても良い。このように、当業者であれば、上記の実施の形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施の形態１の製造工程を示す断面図である。
【図２】通常の半導体基板とＳＯＩ構造の半導体基板のゲッタリングについて説明する図である。
【符号の説明】
【００２２】
１、２    半導体基板
３    不純物拡散
４    ゲート酸化膜
５    ゲート電極
６    層間絶縁膜
７、８    酸化膜
【図１】
2008124100.tif 000003
【図２】
2008124100.tif 000004