(57)【要約】【課題】効率的な異物検査を可能にする半導体装置および半導体装置の製造方法を提供する。【解決手段】例えば、メタル配線からなる櫛パターンＬＰ１，ＬＰ２が互いに対向して配置され、ＬＰ１におけるメイン配線ＭＬ１の一端が電極パッドＰＤｃｏｍに接続され、ＬＰ２におけるメイン配線ＭＬ２の一端が電極パッドＰＤに、他端が電極パッドＰＤ＿ＧＮＤに接続されたようなＴＥＧを半導体装置内に形成する。そして、このようなＴＥＧを用いて異物検査を行う際、ＰＤ＿ＧＮＤを基準としてＰＤに直流電圧Ｖｄを印加し、ＰＤ＿ＧＮＤとＰＤｃｏｍの間に電圧計Ｖを接続して検査を行い、その電圧値のアナログ的な大きさによって異物の位置を絞り込む。【選択図】図１
2008078572.tif 000002
【特許請求の範囲】
【請求項１】
第１メイン配線および前記第１メイン配線から櫛状に分岐する複数の第１サブ配線を含む第１配線パターンと、
第２メイン配線および前記第２メイン配線から櫛状に分岐する複数の第２サブ配線を含み、前記複数の第１サブ配線のそれぞれと前記複数の第２サブ配線のそれぞれとが隣接するように配置された第２配線パターンと、
前記第１配線パターンに接続された第１電極と、
前記第２メイン配線の一端に接続された第２電極と、
前記第２メイン配線の他端に接続された第３電極とを備え、
電気的検査が行われる際に、前記第２電極と前記第３電極の間に直流電圧が印加された状態で、前記第２電極と前記第１電極の間の電位差が計測され、この電位差の大きさに基づいて前記第１配線パターンと前記第２配線パターンの間のショート箇所が推測されることを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１配線パターンおよび前記２配線パターンを複数備え、
前記第１電極は、前記複数の第１配線パターンに共通して設けられ、
前記第２電極は、前記複数の第２配線パターンに共通して設けられ、
前記第３電極は、前記複数の第２配線パターンにそれぞれ対応して複数設けられることを特徴とする半導体装置。
【請求項３】
半導体ウエハ上に絶縁膜を形成する第１工程と、
前記絶縁膜上にメタル配線パターンを形成する第２工程と、
前記メタル配線パターンに対し、検査装置を用いて電気的検査を行う第３工程と、
前記電気的検査の結果を反映して異常箇所の外観を観測する第４工程とを備え、
前記メタル配線パターンは、
第１メイン配線および前記第１メイン配線から櫛状に分岐する複数の第１サブ配線を含む第１配線パターンと、
第２メイン配線および前記第２メイン配線から櫛状に分岐する複数の第２サブ配線を含み、前記複数の第１サブ配線のそれぞれと前記複数の第２サブ配線のそれぞれとが隣接するように配置された第２配線パターンと、
前記第１配線パターンに接続された第１電極と、
前記第２メイン配線の一端に接続された第２電極と、
前記第２メイン配線の他端に接続された第３電極とを含み、
前記第３工程は、
前記第２電極と前記第３電極の間に直流電圧を印加し、前記第２電極と前記第１電極の間の電位差を計測する第１処理と、
前記電位差の大きさに基づいて前記第１配線パターンと前記第２配線パターンの間のショート箇所を推測する第２処理とを含み、
前記第４工程は、前記第２処理で推測したショート箇所を対象として外観の観測を行うことを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の半導体装置の製造方法において、
更に、前記第３工程と前記第４工程の間に、前記第１メイン配線または前記第２メイン配線を除去する第５工程を備えることを特徴とする半導体装置の製造方法。
【請求項５】
請求項３記載の半導体装置の製造方法において、
前記メタル配線パターンは、複数の領域に分割され、
前記複数の領域のそれぞれが、前記第１および前記第２配線パターンを含み、
前記第１電極は、前記複数の領域の前記第１配線パターンに共通して設けられ、
前記第２電極は、前記複数の領域の前記第２配線パターンに共通して設けられ、
前記第３電極は、前記複数の領域の前記第２配線パターンにそれぞれ対応して複数設けられ、
前記第３工程は、
前記第１電極と前記第２電極の間を導通確認する第３処理と、
前記第３処理で導通有りの場合に、前記複数の第３電極と前記第１電極の間を個別に導通確認することで前記複数の領域の中から導通有りの領域を判別する第４処理と、
前記第４処理で導通有りの領域を対象として行われる前記第１および前記第２処理とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置および半導体装置の製造方法に関し、特に、ＴＥＧ（Test Element Group）を備えた半導体装置による品質向上技術に関するものである。
【背景技術】
【０００２】
例えば、特許文献１には、グレインサイズが大きい金属膜を有する半導体基板においてより確実に異物の検出を行うことができる異物検出用ＴＥＧが示されている。この異物検出用ＴＥＧは、複数の電気配線を一定の間隔で並行に配置し、この各電気配線の一端にそれぞれ測定電極を設けた構成となっている。したがって、隣接する電気配線の間に異物が存在した場合、各測定電極間で電気的測定を行うことで、異物の有無を判別できる。
【特許文献１】特開２００６−１３２２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
例えば、半導体装置（半導体ウエハ）表面の異物検査を行う方式として、レーザ散乱を利用した外観検査装置を用いる方式が知られている。しかしながら、近年では、配線幅や配線間隔等の縮小に伴い、半導体装置表面の凹凸が増し、外観検査装置では異物の検出が困難となる場合も生じてきている。このような場合、半導体装置上に例えば特許文献１のような異物検出用のＴＥＧを配置し、電気的に検出する方式が有益となる。
【０００４】
異物を検出した場合、その程度によっては異物の発生原因を調査し、製造工程や製造装置に対して対策を施す必要がある。この処理が迅速に行われないと、製造スループットの低下、製造コストの増大および製造品質／歩留まりの低下などが生じてしまう。特に、製造装置のメンテナンス後などでは異物が発生し易く、原因を究明して早期に製造装置を立ち上げることが求められる。異物の発生原因を調査するためには、半導体ウエハ上の異物の位置を特定し、その異物を詳細に解析しなければならない。そこで、例えば、異物検出用のＴＥＧを半導体ウエハ全面に形成し、電気的測定によって異物の位置をある程度まで特定した上で所謂ＳＥＭ（Scanning Electron Microscope）コントラスト法などによって異物を探索する方式などが用いられる。
【０００５】
しかしながら、特許文献１に示される異物検出用ＴＥＧを用いると、各電気配線毎に測定電極が備わっているため、測定回数が非常に多くなり、短時間での位置特定が困難となる恐れがある。更に、測定電極が占める面積が大きくなるため、その分、実際に異物検査を行う領域が小さくなり、検出感度が低下してしまう。一方、測定回数を減らすため、例えば、半導体ウエハ上に複数のＴＥＧユニットを形成し、各ＴＥＧユニット内を、特許文献１に示される複数の電気配線を１本置きに束ねて測定電極に接続したような構成とする方式も考えられる。この場合、各ＴＥＧユニット内に形成される２つの測定電極間を電気的に検査することで、ＴＥＧユニットの単位で異物の有無を判別できる。しかし、通常、ＳＥＭコントラスト法による異物探索には多大な時間を要し、例えば２〜３ｍｍ２の面積でも数時間必要となる場合がある。したがって、できるだけＴＥＧユニットの面積を小さくしたいが、そうすると特許文献１と同様に、測定電極が占める面積の増大や測定回数の増加などが問題となる。
【０００６】
本発明は、このようなことを鑑みてなされたものであり、本発明の前記ならびにそれ以外の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００８】
本発明による半導体装置は、それぞれ対向して配置された櫛状の２つの配線パターンと、これらの配線パターンに接続された複数の電極とを備え、この複数の電極に対して電気的検査が行われることで、２つの配線パターン間の異物によるショート有無に加えてそのショートしている箇所が推測可能なものとなっている。すなわち、第１配線パターンが第１メイン配線とそこから櫛状に分岐する複数の第１サブ配線を含み、第２配線パターンも同様に第２メイン配線と複数の第２サブ配線を含み、各第１サブ配線と各第２サブ配線が隣接配置された構成において、第１配線パターンに第１電極が接続され、第２メイン配線の一端に第２電極、他端に第３電極が接続されている。そして、このような構成に対し、第２電極と第３電極の間に直流電圧が印加された状態で、第２電極と第１電極の間の電位差を計測すると、ショート箇所に応じて電位差の大きさが異なるため、ショート箇所が推測可能となる。
【０００９】
このような半導体装置によると、少ない電極を用いた少ない測定回数でショート箇所を推測できるため、電極の面積を除いた領域となるショート箇所の検査領域を十分に確保でき、またショート箇所の特定に要する時間も短時間で済む。したがって、効率的な異物検査が行え、製造コストの低減や製造品質の向上などが実現可能となる。
【発明の効果】
【００１０】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すると、効率的な異物検査が実現可能になる。
【発明を実施するための最良の形態】
【００１１】
以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。また、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１２】
図１は、本発明の一実施の形態による半導体装置において、それに含まれるＴＥＧの構成例を模式的に示す平面図である。図１に示すＴＥＧは、２つの櫛パターンＬＰ１，ＬＰ２が、互いに対向するように配置された構成となっている。櫛パターンＬＰ１は、１本の幹配線（メイン配線）ＭＬ１から分岐して複数の櫛歯配線（サブ配線）ＳＬ１が接続されており、幹配線ＭＬ１の一端に電極パッドＰＤｃｏｍが接続されている。櫛パターンＬＰ２も同様に、１本の幹配線ＭＬ２に対して複数の櫛歯配線ＳＬ２が接続されており、幹配線ＭＬ２の一端に電極パッドＰＤが接続され、他端に電極パッドＰＤ＿ＧＮＤが接続されている。また、言い換えれば、ＭＬ１から櫛状に分岐して複数のサブ配線ＳＬ１が設けられ、ＭＬ２から櫛状に分岐して複数のサブ配線ＳＬ２が設けられ、各サブ配線ＳＬ１と各サブ配線ＳＬ２とが交互に隣接するように配置された構成となっている。
【００１３】
このような構成において、本実施の形態の主要な特徴は、一方の櫛パターンＬＰ２におけるメイン配線ＭＬ２の両端に電極パッドＰＤ，ＰＤ＿ＧＮＤが設けられていることである。異物を検査する際、図示はしないが、まず、ＰＤまたはＰＤ＿ＧＮＤとＰＤｃｏｍとの間の導通有無を検査することで、このＴＥＧ内の異物の有無を確認する。異物が有った場合（つまり導通有の場合）、ＰＤとＰＤ＿ＧＮＤの間にＰＤ＿ＧＮＤ側を基準にして直流電圧Ｖｄを印加し、電流を流しておく。この状態で、ＰＤ＿ＧＮＤとＰＤｃｏｍの間に電圧計Ｖを接続することで異物位置の特定（推測）を行う。
【００１４】
すなわち、異物が存在する位置に応じて検出される電圧値も異なるため、その電圧値をアナログ的に識別することでＴＥＧ内の異物の位置を特定できる。図１では、一例として、ＰＤ＿ＧＮＤ側に近い櫛歯配線ＳＬ１，ＳＬ２間に異物ＳＢが存在しており、この場合は、電圧計Ｖにて基準電圧レベルＧＮＤに近い電圧値が得られる。逆に、ＰＤ側に近い櫛歯配線ＳＬ１，ＳＬ２間に異物が存在している場合は、電圧計Ｖにて直流電圧Ｖｄのレベルに近い電圧値が得られる。なお、電圧計Ｖは、異物の抵抗に左右されないように、十分に内部抵抗が大きいものを用いることが望ましい。
【００１５】
以上のように、図１のＴＥＧを用いると、少ない電極パッド数でＴＥＧ内の異物の位置（ショートの位置）を特定できるため、電極パッドが占める面積が小さく、異物検査を行う領域も十分に確保でき、検出感度が高い異物検査が可能となる。また、例えば、前述した特許文献１のように、各櫛歯配線ＳＬ１，ＳＬ２全てに電極パッドを接続する場合と比べると、前述した検出感度の向上に加えて更に測定回数も少なくて済み、短時間で異物の位置を特定できる。このようなことから、効率的な異物検査が行え、製造コストの低減や製造品質の向上などが実現可能となる。
【００１６】
図２は、図１におけるＸ−Ｘ’間の主要部を概略的に示す断面図であり、（ａ），（ｂ）はそれぞれ異なる断面例を示すものである。図２（ａ）は、半導体ウエハ上に形成された、メタル第１層、第２層、…といったメタル配線層周りを部分的に示すものである。図２（ａ）では、例えば、ＰＴＥＯＳ（P-Tetra-Ethyl-Ortho-Silicate）膜等の絶縁膜ＩＳの上に、アルミニウム（ＡＬ）や銅（Ｃｕ）等のメタル配線ＭＴＬからなるサブ配線ＳＬが形成されている。ここでは、隣接するメタル配線ＭＴＬ間に、エッチング残りが発生しており、これが異物ＳＢ１となって存在している。なお、特に限定はされないが、メタル配線ＭＴＬの幅Ｗ１や配線ピッチＷ２は、コンマ数μｍ〜数μｍ程度である。図２（ｂ）では、図２（ａ）と異なり、隣接するメタル配線ＭＴＬ間にメタル残骸等の異物ＳＢ２が存在している。このような異物は、例えばスパッタリング装置のメンテナンス後などで特に発生し易く、配線ピッチＷ２よりも大きいサイズの異物であれば、図１のＴＥＧによって検出可能となっている。
【００１７】
図３は、本発明の一実施の形態による半導体装置において、その構成例を示す概略図である。図３の半導体装置は、半導体ウエハＷＦ上に、複数のチップＣＰが搭載されたものとなっている。ここで、前述した図１のＴＥＧは、例えば、チップＣＰの中に形成されたり、あるいは隣接するチップＣＰ間のスクライブ領域ＳＣＡに形成される。スクライブ領域ＳＣＡに形成すると、例えば、図２（ａ）に示したような、エッチング残りによる不具合を各半導体ウエハＷＦ毎に監視したいような場合に特に有益となる。また、半導体ウエハ全体の欠陥密度の調査や、その発生原因の究明などを行いたい場合には、図１のＴＥＧをチップＣＰ内に形成する方が望ましい。
【００１８】
図４は、図１のＴＥＧをチップ内に形成した場合の各チップの構成例を示す概略図である。図５は、図４の各ＴＥＧユニットの構成例を示すレイアウト図である。図４に示すチップＣＰは、例えば、ｎ個に分割された複数のＴＥＧユニットＴＵ１〜ＴＵｎから構成される。各ＴＥＧユニットＴＵの大きさは、特に限定はされないが、例えば、Ｌ１＝３ｍｍ、Ｌ２＝１ｍｍといった程度となっている。
【００１９】
各ＴＥＧユニットＴＵは、例えば図５に示すように、図１の電極パッドＰＤと、ＰＤ＿ＧＮＤと、ＰＤｃｏｍにそれぞれ対応して、ｋ個の電極パッドＰＤ１〜ＰＤｋと、２個の電極パッドＰＤ＿ＧＮＤ１，ＰＤ＿ＧＮＤ２と、１個の電極パッドＰＤｃｏｍを備えた構成となっている。ＰＤ＿ＧＮＤ１およびＰＤ＿ＧＮＤ２は、それぞれ左右に配置され、下側で配線ＧＬによって接続されている。ＰＤ１〜ＰＤｋは、ＰＤ＿ＧＮＤ１とＰＤ＿ＧＮＤ２の間の上側の領域で左右方向に等間隔で配置され、それぞれ配線ＶＬによって配線ＧＬに接続されている。また、ｋ本の配線ＶＬに対向してｋ本の配線ＣＳＬが設けられ、これらがＰＤ１〜ＰＤｋの上側を左右方向に伸びる配線ＣＬに接続され、この配線ＣＬの一端にＰＤｃｏｍが接続されている。
【００２０】
異物の検査領域は、それぞれ対となる配線ＶＬと配線ＣＳＬに挟まれた領域であり、ここでは、ＰＤ＿ＧＮＤ１とＰＤ＿ＧＮＤ２の間がｋ個に分割されることで、ｋ個の検査領域Ａ１〜Ａｋを備えた構成となっている。各検査領域Ａｋの左右方向の幅は、特に限定はされないが、例えば１００μｍ程度となっている。例えば、検査領域Ａ２を例とすると、検査領域Ａ２内は、更に上下方向でｊ個に分割されることで、ｊ個のサブ検査領域Ａ２１〜Ａ２ｊを備えている。そして、このサブ検査領域Ａｋｊ内で、配線ＶＬから分岐した櫛状のパターンと配線ＣＳＬから分岐した櫛状のパターンとが対向して配置されている。
【００２１】
また、言い換えれば、配線ＶＬをメイン配線として、そこから櫛状に分岐した複数のサブ配線と該各サブ配線から更に櫛状に分岐した複数のサブ配線が設けられ（すなわち櫛状に分岐した複数のサブ配線が階層的に設けられ）、これと同様に、配線ＣＳＬでも、それをメイン配線として櫛状に分岐した複数のサブ配線が階層的に設けられる。そして、配線ＶＬに接続された複数のサブ配線のそれぞれと配線ＣＳＬに接続された複数のサブ配線のそれぞれとが隣接するように配置されている。
【００２２】
このような構成を用いると、まず、ＰＤ＿ＧＮＤ１またはＰＤ＿ＧＮＤ２とＰＤｃｏｍとの間で導通確認を行うことで、このＴＥＧユニットＴＵ内の異物の有無を確認できる。すなわち、図４におけるＴＥＧユニットＴＵ１〜ＴＵｎの中から異物が有るＴＥＧユニットを判別できる。ただし、異物が有った場合、各ＴＥＧユニットが例えば３ｍｍ２などの面積となっているため、ＳＥＭ等によって異物を特定および観察するには面積が広すぎる。そこで、図５のＰＤ１〜ＰＤｋとＰＤｃｏｍとの間を個別に導通確認することで、異物が検査領域Ａ１〜Ａｋのいずれにあるかを特定する。
【００２３】
そして、例えば検査領域Ａ２内に異物が有ると特定された場合、図１の方式を用いて、例えばＰＤ２とＰＤ＿ＧＮＤ１との間に直流電圧Ｖｄを印加し、ＰＤ＿ＧＮＤ１とＰＤｃｏｍとの間に電圧計Ｖを接続することで、その電圧値の大きさによってサブ検査領域Ａ２１〜Ａ２ｊのいずれに異物があるかを特定する。このように、チップの領域から十分に小さいサブ検査領域まで段階的に絞り込むことで、その後のＳＥＭ等による異物の探索が短時間で済み、短時間で異物の解析を行うことが可能となる。また、図１のアナログ判定方式も併用しているため、図５に示すように電極パッドが占める面積も最小限で足りる。なお、ここで示した例に限らず、どの程度の単位でどの程度の範囲まで絞り込むかは、想定される半導体ウエハの欠陥密度や、ＳＥＭ等による探索時間や、電圧計Ｖの分解能等を考慮して適宜定めればよい。
【００２４】
図６は、本発明の一実施の形態による半導体装置の製造方法において、その処理の一例を示すフロー図である。まず、半導体ウエハの表面加工を行う（Ｓ６０１）。すなわち、例えば、スクライブ領域ＳＣＡにＴＥＧを形成する場合は、半導体ウエハＷＦ上にＭＯＳトランジスタ等の所望の回路を形成し、チップＣＰの領域にＴＥＧを形成する場合は、半導体ウエハＷＦ表面の酸化などを行う。続いて、ＰＴＥＯＳ膜などの絶縁膜と、窒化チタン（ＴｉＮ）やチタンタングステン（ＴｉＷ）といった導電性バリア膜と、アルミニウム（ＡＬ）や銅（Ｃｕ）といったメタル膜を順に堆積する（Ｓ６０２〜Ｓ６０４）。
【００２５】
次いで、レジストを塗布し、導電性バリア膜やメタル膜の配線パターン（すなわち図１や図５のような配線パターン）を現像する（Ｓ６０５）。その後、外観検査装置を用いて異物検査を行う（Ｓ６０６）。例えば、フォトマスクなどに異常があると、この検査にて「ＮＧ」となり、その原因調査が行われる（Ｓ６１５）。Ｓ６０６の異物検査で問題なかった場合、メタル膜等のエッチングとレジスト除去によって配線パターン（すなわちＴＥＧ）を形成する（Ｓ６０７，Ｓ６０８）。その後、レーザー散乱方式などの外観検査装置を用いて異物検査を行う（Ｓ６０９）。例えば、大きな異物が存在するなど明らかに程度の悪い異常はここで検出され、その原因調査が行われる（Ｓ６１５）。
【００２６】
Ｓ６０９の異物検査で問題なかった場合、形成したＴＥＧに対して、プローブ針を備えた電気的ウエハ検査装置などを用いて電気的検査を行う（Ｓ６１０）。すなわち、電極パッドにプローブ針を当て、図１や図５に説明したような方法で、異物の有無および異物が有った場合にはその位置の絞り込みを行う。その後、絞り込んだ箇所に対してＳＥＭ等による異物の探索（Ｓ６１４）を行ってもよいが、その前にここでは、形成した配線パターンの一部を除去するためのフォトリソグラフィ処理、エッチング処理、レジスト除去処理を行っている（Ｓ６１１〜Ｓ６１３）。
【００２７】
図７は、図６のＳ６１１〜Ｓ６１４の処理を説明する図であり、（ａ）は処理前、（ｂ）は処理後の状態を示すものである。ここでの処理では、図７（ａ）（図１と同様）のＴＥＧに対して、例えば、その櫛パターンＬＡ１内のメイン配線ＭＬ１周りの領域ＭＫを除去するものとなっている。そうすると、図７（ｂ）に示すような構成となる。ここで、異物ＳＢが存在していた場合、それをＳＥＭコントラスト法によって観察すると、異物でショートしているサブ配線ＳＬ部分のコントラストが通常と異なって見える。すなわち、異物が無い場合であれば、例えば、チャージアップ面積が小さい櫛パターンＬＡ１のサブ配線ＳＬ１が暗く見え、チャージアップ面積が大きい櫛パターンＬＡ２のサブ配線ＳＬ２が明るく見える。つまり、全体としてサブ配線ＳＬ１，ＳＬ２の部分は、明暗が交互に見えることになる。しかしながら、ショートが存在すると、例えば、図７（ｂ）のように本来暗い筈のサブ配線ＳＬ１＿Ｆが明るく見えることによって、明暗の規則が崩れ、ＳＥＭコントラスト法による位置特定が容易に行えるようになる。
【００２８】
したがって、このような処理と前述したようなＴＥＧの電気的検査による位置特定の処理とを併用して用いることで、より迅速に異物位置の特定が可能となり、ＳＥＭによる解析時間が短縮可能となる。
【００２９】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
【産業上の利用可能性】
【００３０】
本発明の半導体装置および半導体装置の製造方法は、例えば、配線を含む半導体装置および配線工程を含む製造方法に対して広く適用可能である。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施の形態による半導体装置において、それに含まれるＴＥＧの構成例を模式的に示す平面図である。
【図２】図１におけるＸ−Ｘ’間の主要部を概略的に示す断面図であり、（ａ），（ｂ）はそれぞれ異なる断面例を示すものである。
【図３】本発明の一実施の形態による半導体装置において、その構成例を示す概略図である。
【図４】図１のＴＥＧをチップ内に形成した場合の各チップの構成例を示す概略図である。
【図５】図４の各ＴＥＧユニットの構成例を示すレイアウト図である。
【図６】本発明の一実施の形態による半導体装置の製造方法において、その処理の一例を示すフロー図である。
【図７】図６のＳ６１１〜Ｓ６１４の処理を説明する図であり、（ａ）は処理前、（ｂ）は処理後の状態を示すものである。
【符号の説明】
【００３２】
ＬＰ  櫛パターン
ＭＬ  メイン配線
ＳＬ  サブ配線
ＰＤ  電極パッド
ＳＢ  異物
Ｖ  電圧計
ＭＴＬ  メタル配線
ＩＳ  絶縁膜
ＣＰ  チップ
ＳＣＡ  スクライブ領域
ＷＦ  半導体ウエハ
ＴＵ  ＴＥＧユニット
ＧＬ，ＶＬ，ＣＬ  配線
Ａ  領域
【図１】
2008078572.tif 000003
【図２】
2008078572.tif 000004
【図３】
2008078572.tif 000005
【図４】
2008078572.tif 000006
【図５】
2008078572.tif 000007
【図６】
2008078572.tif 000008
【図７】
2008078572.tif 000009