(57)【要約】【課題】素子分離領域としてＳＴＩを用いた固体撮像装置であって、暗電流及び白キズの発生を低減すると共に、蓄積電荷数の増加を実現する固体撮像装置提供する。【解決手段】固体撮像装置は、シリコンからなる基板の上部に形成され、光電変換部を含む撮像領域と、基板のうち光電変換部を囲む部分の少なくとも一部に形成されたトレンチ素子分離と、撮像領域のうち、トレンチ素子分離によって光電変換部と電気的に分離される領域に形成されたＭＯＳ型トランジスタとを備え、トレンチ素子分離の側部及び底部の周囲を囲む部分は、光電変換部の電荷蓄積領域の導電型と異なる導電型の不純物であるインジウムを含む。【選択図】図２
2008153566.tif 000002
【特許請求の範囲】
【請求項１】
シリコンからなる基板の上部に形成され、光電変換部を含む撮像領域と、
前記基板のうち前記光電変換部を囲む部分の少なくとも一部に形成されたトレンチ素子分離と、
前記撮像領域のうち、前記トレンチ素子分離によって前記光電変換部と電気的に分離される領域に形成されたＭＯＳ型トランジスタとを備え、
前記トレンチ素子分離の側部及び底部の周囲を囲む部分は、前記光電変換部の電荷蓄積領域の導電型と異なる導電型の不純物であるインジウムを含む、固体撮像装置。
【請求項２】
前記光電変換部の電荷蓄積領域の導電型の不純物であるリン又は砒素のピーク値が、前記インジウムのピーク値と前記トレンチ素子分離界面との間に形成されていない構造を有する、請求項１に記載の固体撮像装置。
【請求項３】
前記光電変換部の電荷蓄積領域の導電型の不純物であるリン又は砒素のピーク値が、前記インジウムのピーク値と前記トレンチ素子分離界面との間に形成されている構造を有する、請求項１に記載の固体撮像装置。
【請求項４】
前記トレンチ素子分離における底部に位置する部分に含まれる前記インジウムの濃度は、前記トレンチ素子分離における側部に位置する部分に含まれる前記インジウムの濃度よりも高い、請求項１〜３のうちのいずれか１項に記載の固体撮像装置。
【請求項５】
シリコンからなる基板の上部に形成され、光電変換部を含む撮像領域と、
前記基板のうち前記光電変換部を囲む部分の少なくとも一部に形成されたトレンチ素子分離と、
前記撮像領域のうち、前記トレンチ素子分離によって前記光電変換部と電気的に分離される領域に形成されたＭＯＳ型トランジスタと、
前記光電変換部に蓄積された電荷が転送される浮遊拡散層とを備え、
前記光電変換部と前記浮遊拡散層との間には、インジウムを含む電気的分離領域をさらに備える、固体撮像装置。
【請求項６】
前記光電変換部の電荷蓄積領域における上部は、前記電荷蓄積領域の導電型と異なる導電型の不純物であるインジウムを含む、請求項１〜５のうちのいずれか１項に記載の固体撮像装置。
【請求項７】
シリコンからなる基板の上にハードマスク膜又はレジスト膜を形成してパターニングを行うことにより、前記ハードマスク膜又はレジスト膜に開口部を形成する工程（ａ）と、
前記ハードマスク膜又はレジスト膜をマスクとしてエッチングを行うことにより、前記基板にトレンチ溝を形成する工程（ｂ）と、
前記工程（ｂ）よりも後に、前記基板における前記トレンチ溝の側部及び底部に、インジウムのイオン注入を行うと共に、砒素又はリンのイオン注入を行う工程（ｃ）と、
前記工程（ｃ）よりも後に、前記トレンチ溝にトレンチ素子分離を形成する工程（ｄ）とを備える、固体撮像装置の製造方法。
【請求項８】
前記工程（ｃ）において、インジウムのイオン注入エネルギーは、リン又は砒素のイオン注入エネルギーよりも小さい、請求項７に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に複数の画素を有する撮像領域が設けられた固体撮像装置及びその製造方法、並びにカメラに関する。
【背景技術】
【０００２】
ＭＯＳ（Metal Oxide Semiconductor）型の固体撮像装置は、各画素を構成するフォトダイオードに蓄積された信号を、ＭＯＳトランジスタを含む増幅回路によって読み出すイメージセンサである。このＭＯＳ型固体撮像装置は、低電圧で動作すると共に、高速で電荷読み出しが可能であり、さらに、周辺回路とワンチップ化することができるという長所を有している。
【０００３】
さらに、近年、ＭＯＳ型固体撮像装置は、セルサイズの縮小化及び広ダイナミックレンジ等の撮像素子の基本性能を向上させる技術開発により、市場拡大の可能性を有している。
【０００４】
一般的なＭＯＳ型固体撮像装置における撮像領域は、シリコン基板の上に形成されたフォトダイオード、フローティングディフュージョン、ＭＯＳ型トランジスタ、及びこれらの素子を電気的に分離する素子分離領域によって構成されており、素子分離領域として、一般的に、ＳＴＩ（shallow trench isolation）が形成されている。
【０００５】
ＳＴＩよりなる素子分離領域の形成は、素子分離特性を満たすために、エッチングによってシリコン基板に凹部を形成し、該凹部に酸化膜を埋め込むことによって行われる。このエッチングの際には、エッチングダメージにより、光が照射されない暗時においても発生する不要電荷が増加して、ノイズが増加する。また、セルサイズの縮小化に際して、ＳＴＩの側壁部に注入されたＢ（ボロン）注入領域が熱拡散によって広がることにより、フォトダイオードの横方向の領域が狭くなるため、蓄積電子数が減少する。さらに、ＳＴＩ界面で発生する不要電荷がフォトダイオードに入ることにより、ノイズ特性、つまり白キズ及び暗電流特性が悪化する。
【０００６】
以上のようなＳＴＩよりなる素子分離領域を形成した場合の問題点を解決する方法として、以下で説明する第１〜第３の従来例に係る固体撮像装置が提案されている。
【０００７】
図７は、第１の従来例に係る固体撮像装置におけるフォトダイオード部を含む断面構成を示している（例えば特許文献１参照）。
【０００８】
図７に示すように、半導体基板１０１上のＰ型半導体ウエル領域１０２内に形成されたＮ型の電荷蓄積領域１０３の表面には、Ｐ型の埋め込み領域１０４が形成されており、半導体基板１０１に形成された溝内には、絶縁層から成る素子分離層１１１がフォトダイオードに隣接して形成されている。素子分離層１１１は、幅の広い上部１０９と幅の狭い下部１１０とによって構成されており、幅の狭い下部１１０の周囲にはＰ型領域１１２が形成されている。なお、同図には、さらに、フローティングディフュージョン１０５、ゲート絶縁膜１０６、読み出しゲート電極１０７、リセットゲート電極１０８、ゲート電極１１３、ビア配線１１４、及び金属配線１１５を示している。
【０００９】
図７に示した固体撮像装置によると、半導体基板１０１表面において、フォトダイオードは、周辺の他の素子から電気的に分離されると共に、素子分離領域の幅を狭小化できる。したがって、画素サイズが縮小化された場合においても、蓄積電荷量を十分に確保することが可能となる。
【００１０】
また、図８は、第２の従来例に係る固体撮像装置におけるフォトダイオード部を含む断面構成を示している（例えば特許文献２参照）。
【００１１】
図８に示すように、半導体基板２０１上のＰ型ウエル領域２０２内には、表面反転層としての第１の不純物領域２０６とその下部の第２の不純物領域２０４とからなる埋め込みフォトダイオードである光電変換部２１５が形成されている。光電変換部２１５の周囲には、素子分離として機能するＰ型領域２０５、Ｎ型領域２０３、及びＰ型領域２０７が形成されている。なお、同図には、絶縁膜２０８、転送ゲート電極２０９、遮光膜２１０、層間絶縁膜２１１、反射防止膜２１２、及び表面保護膜２１３を示している。
【００１２】
図８に示した固体撮像装置によると、埋め込みフォトダイオードを構成する第１の不純物領域２０６は、光電変換部２１５の表面近傍の結晶欠陥に起因する暗電流や白キズの影響を低減することができる表面反転層であって、該表面反転層に従来のボロンに比べて拡散係数が小さいインジウムを導入することで、イオン注入後の熱処理工程後においても、急峻な不純物分布を保つことができる。このため、フォトダイオード表面から浅く且つ濃く分布した表面反転層を持った埋め込みフォトダイオードが形成されるため、フォトダイオードの飽和電荷量の向上と、暗電流や白キズ発生の抑制とが実現される。
【００１３】
また、図９は、第３の従来例に係る固体撮像装置におけるフォトダイオード部を含む断面構成を示している（例えば特許文献３参照）。
【００１４】
図９に示すように、半導体基板３０１上のＰ型ディープウエル３０８の上には、Ｐ型化したシリコン層３１０、Ｐ型プラグウエル３１０、及びＰ型表面側ウエル３１１が形成されている。Ｐ型化したシリコン層３１０の上にはＮ型シリコン層３１８が形成されており、該Ｎ型シリコン層を覆うようにＰ＋型チャネルストップ層３０６及びＮ型シリコン層３１９が形成されている。Ｐ＋型チャネルストップ層３０６の上には酸化シリコン膜３０５及び素子分離構造（ＳＴＩ）３０７が形成されている。
【００１５】
図９に示した固体撮像装置によると、Ｎ型シリコン層３１８及びＰ＋型シリコン層３１９からなる光電変換部３２０は、素子分離構造３０７によって電気的に分離されており、素子分離界面近傍にはＢＦ２が注入されたＰ型領域が形成されていることにより、素子分離界面の結晶欠陥に起因する白キズ数を低減できる。
【特許文献１】特開２００５−１９１２６２号公報
【特許文献２】特開２００６−１８６２６２号公報
【特許文献３】特開２００４−３９８３２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、上記第１〜第３の従来例に係る固体撮像装置では、以下で説明する問題がある。
【００１７】
まず、図７に示した第１の従来例に係る固体撮像装置では、素子分離層１１１を構成する下部１１０の周囲にはＰ型領域１１２が形成されているが、Ｐ型の埋め込み領域１０４とは接続されていない。このため、素子分離層１１１を構成する上部１０９の底面、つまり、Ｐ型埋め込み領域１０４とＰ型領域１１２との境界領域では、素子分離層１１１の界面からの暗電流が発生して、特性の悪化が起こる。また、素子分離層１１１を構成する上部１０９のエッジは、応力が集中しており、Ｐ型領域で覆われていないために、更なる暗電流が発生する。そして、素子分離層１１１を製造する方法として、リソグラフィ法及びドライエッチング法を用いて素子分離層１１１の上部１０９を形成し、再びリソグラフィ法及びドライエッチング法を用いて素子分離層１１１を構成する下部１１０を形成するため、リソグラフィ法でのレジストパターン寸法のばらつき及びマスク合わせずれによる下部１１０の形成位置のずれが発生し、素子分離層１１１を構成する下部１１０の寸法及び位置が画素間及びウエハ間で異なる。その結果、蓄積電子数及び感度の性能ばらつきが発生して、高性能な固体撮像装置が実現されない。さらに、リソグラフィ工程を２度行う必要があるため、ＴＡＴが長くなって高コストになる。
【００１８】
また、図８に示した第２の従来例に係る固体撮像装置では、ＭＯＳ型固体撮像装置のセルサイズの微細化に伴い、隣接する画素との素子分離領域を狭小化するためには、ＳＴＩ構造が必要となるため、表面反転層にＩｎを導入するだけでは、ＳＴＩ界面で発生する暗電流及び白キズ特性の改善は見込めない。さらに、表面で発生する結晶欠陥に起因する白キズ数の増加を低減するための十分な量のインジウムが、熱処理条件では、シリコンに固溶しない。
【００１９】
さらに、図９に示した第３の従来例に係る固体撮像装置では、Ｐ型を形成する際にＢ原子を用いているため、質量が軽いＢ原子は熱による拡散距離が長く、ナローチャネル効果によりって蓄積電荷数が減少する。
【００２０】
前記に鑑み、本発明の目的は、素子分離領域としてＳＴＩを用いた固体撮像装置であって、暗電流及び白キズの発生を低減すると共に、蓄積電荷数の増加を実現する固体撮像装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００２１】
上記の課題を解決するため、本発明の第１の形態に係る固体撮像装置は、シリコンからなる基板の上部に形成され、光電変換部を含む撮像領域と、基板のうち光電変換部を囲む部分の少なくとも一部に形成されたトレンチ素子分離と、撮像領域のうち、トレンチ素子分離によって光電変換部と電気的に分離される領域に形成されたＭＯＳ型トランジスタとを備え、トレンチ素子分離の側部及び底部の周囲を囲む部分は、光電変換部の電荷蓄積領域の導電型と異なる導電型の不純物であるインジウムを含む。
【００２２】
本発明の第１の形態に係る固体撮像装置によると、ＭＯＳ型固体撮像装置のセルサイズの微細化のためにＳＴＩ構造のトレンチ素子分離を用いた場合に、トレンチ素子分離界面付近の結晶欠陥に起因する白キズ数の増加を抑えることができ、インジウムの拡散係数が低いことにより、ナローチャネル効果での光電変換部への蓄積電荷数の低減を改善することができる。
【００２３】
本発明の第１の形態に係る固体撮像装置において、光電変換部の電荷蓄積領域の導電型の不純物であるリン又は砒素のピーク値が、インジウムのピーク値とトレンチ素子分離界面との間に形成されていない構造を有する。
【００２４】
この構造によると、トレンチ素子分離界面付近の結晶欠陥に起因する白キズ数の増加を抑えることができると共に、トレンチ素子分離界面に沿った領域にＰ型のインジウムとＮ型のリン又は砒素とで空乏層容量が形成され、光電変換される蓄積電荷量の増加及び感度向上が実現される。
【００２５】
本発明の第１の形態に係る固体撮像装置において、光電変換部の電荷蓄積領域の導電型の不純物であるリン又は砒素のピーク値が、インジウムのピーク値とトレンチ素子分離界面との間に形成されている構造を有する。
【００２６】
この構造によると、リン又は砒素が、インジウムに比べて質量数が軽く注入時の分散が広く、また、約９００度以下の熱処理では、リン及び砒素の拡散係数はインジウムより大きいため、インジウムによるＰ型領域に隣接してリン又は砒素によるＮ型領域との空乏層が形成される。さらに、ＰＮ接合の逆バイアス特性での電界強度を減少でき、再結合電流を低減して、白キズ及び暗電流特性を減少できる。
【００２７】
本発明の第１の形態に係る固体撮像装置において、トレンチ素子分離における底部に位置する部分に含まれるインジウムの濃度は、トレンチ素子分離における側部に位置する部分に含まれるインジウムの濃度よりも高い。
【００２８】
この構成により、ＰＮ接合により形成される空乏層の広がりがトレンチ素子分離界面まで到達しないため、結晶欠陥に起因する白キズの低減ができる。
【００２９】
本発明の第２の形態に係る固体撮像装置は、シリコンからなる基板の上部に形成され、光電変換部を含む撮像領域と、基板のうち光電変換部を囲む部分の少なくとも一部に形成されたトレンチ素子分離と、撮像領域のうち、トレンチ素子分離によって光電変換部と電気的に分離される領域に形成されたＭＯＳ型トランジスタと、光電変換部に蓄積された電荷が転送される浮遊拡散層とを備え、光電変換部と浮遊拡散層との間には、インジウムを含む電気的分離領域をさらに備える。
【００３０】
本発明の第２の形態に係る固体撮像装置によると、光電変換部と浮遊拡散層とを分離するＰ型領域の熱拡散による広がりを低減できるため、蓄積電荷量が増加する。また、インジウムの注入プロファィルの広がりは小さいため、空乏層容量を大きくでき、変換ゲインを改善できる。
【００３１】
本発明の第１又は第２の形態に係る固体撮像装置において、光電変換部の電荷蓄積領域における上部は、電荷蓄積領域の導電型と異なる導電型の不純物であるインジウムを含む。
【００３２】
この構成により、光電変換部の電荷蓄積領域のＮ型領域はインジウムの拡散距離が短いため、電荷蓄積領域の上部のＰ型領域及びトレンチ素子分離界面層が熱によって広がっても、電荷蓄積領域が十分確保される。つまり、蓄積電荷量は熱処理によって低減しにくい構造が実現される。
【００３３】
本発明の一形態に係る固体撮像装置の製造方法は、シリコンからなる基板の上にハードマスク膜又はレジスト膜を形成してパターニングを行うことにより、ハードマスク膜又はレジスト膜に開口部を形成する工程（ａ）と、ハードマスク膜又はレジスト膜をマスクとしてエッチングを行うことにより、基板にトレンチ溝を形成する工程（ｂ）と、工程（ｂ）よりも後に、基板におけるトレンチ溝の側部及び底部に、インジウムのイオン注入を行うと共に、砒素又はリンのイオン注入を行う工程（ｃ）と、工程（ｃ）よりも後に、トレンチ溝にトレンチ素子分離を形成する工程（ｄ）とを備える。
【００３４】
これにより、トレンチ素子分離近傍に形成されるＰＮ接合は、リソグラフィ工程を必要とすることなくセルフアラインで形成されるため、光電変換部毎のマスクずれによる蓄積電荷量のバラツキを低減することができる。
【００３５】
本発明の一形態に係る固体撮像装置の製造方法において、工程（ｃ）において、インジウムのイオン注入エネルギーは、リン又は砒素のイオン注入エネルギーよりも小さい。
【００３６】
これにより、トレンチ素子分離界面近傍まで空乏層が広がることを防止して、トレンチ素子分離界面の結晶欠陥に起因する白キズ数を低減できる。
【発明の効果】
【００３７】
本発明の固体撮像装置及び製造方法によると、ＳＴＩ構造の素子分離領域を用いても、素子分離領域界面付近の結晶欠陥に起因する白キズ数を低減できると共に、蓄積電荷数が増加する構造を有する固体撮像装置及びその製造方法を実現することができる。
【発明を実施するための最良の形態】
【００３８】
まず、本発明の各実施形態に係るＭＯＳ型固体撮像装置に共通する基本的な回路構成について説明する。
【００３９】
図１は、ＭＯＳ型固体撮像装置の基本的な回路構成を示している。
【００４０】
図１に示すように、複数の画素１６がマトリックス状に配列された撮像領域１７と、画素を選択するための垂直シフトレジスタ１８及び信号を出力する水平シフトレジスタ１９と、垂直シフトレジスタ１８及び水平シフトレジスタ２０に必要なパルスを供給するタイミング発生回路２０とが１つの基板（図示せず）の上に設けられている。
【００４１】
撮像領域１７に配置された各画素１６は、光電変換を行うフォトダイオード（光電変換部）１１とこれに付随するＭＯＳ型トランジスタとからなり、フォトダイオード１１で光電変換された電荷は転送トランジスタ１２によって、浮遊拡散層であるフローティングディフュージョン部（図示せず）に転送される。フローティングディフュージョンは、ドレインが電源２３に接続されたリセットトランジスタ１３のソースと共有されている。ドレインが電源２３に接続された増幅用トランジスタ１４のゲートは、フローティングディフュージョンと接続されている。また、増幅トランジスタ１４のソースは、選択トランジスタ１５のドレインと接続されて、選択トランジスタ１５のソースは、出力信号線２５と接続されている。
【００４２】
転送トランジスタ１２のゲート、リセットトランジスタ１３のゲート及び選択用トランジスタ１５の各ゲートは、それぞれ垂直シフトレジスタ１８からの出力パルス線２１、出力パルス線２２及び出力パルス線２４に接続されている。
【００４３】
以下に、本発明に係るＭＯＳ型固体撮像装置の具体的な特徴について、各実施形態に分けて説明する。
【００４４】
（第１の実施形態）
以下に、本発明の第１の実施形態に係る固体撮像装置について、図面を参照しながら説明する。
【００４５】
図１は、本発明の第１の実施形態に係る固体撮像装置におけるフォトダイオード及び活性領域を含む部分の断面構造を示している。なお、半導体基板上に形成される配線及び層間膜は省略している。
【００４６】
図１に示すように、光電変換部であるフォトダイオード３０は、シリコン基板３１の表面からＰ＋ＮＰ−型の構造を有しており、該Ｐ＋ＮＰ−型の構造は、Ｎ型からなるシリコン基板３１の最上面に設けられたＰ＋型表面層３６と（表面暗電流抑制領域）、Ｐ＋型表面層３６の下に順に設けられた電荷蓄積領域である、Ｎ型シリコン層３３及びＰ−型シリコン層３４とからなる。
【００４７】
フォトダイオード３０に入射した光は、ＰＮ接合界面に到達すると光電変換されて正孔と電子とを発生させる。そして、入射光量に応じた信号電荷（電子）が、Ｎ型シリコン層３３とＰ＋型表面層３６との間に生じる空乏領域、Ｎ型シリコン層３３とＰ−型シリコン層３２との間に生じる空乏層領域、Ｐ＋型側壁層３８（側壁暗電流抑制領域）とＮ型シリコン層３３との間に生じる空乏層領域に主に蓄積される。なお、最上面に設けられたＰ＋型表面層３６は、フォトダイオード３０の表面において結晶欠陥に起因する熱エネルギー等でランダムに発生する電荷が光電変換された蓄積電荷と混合するのを電気的障壁で妨げている。
【００４８】
フォトダイオード３０で蓄積された電荷は、各フォトダイオード３０と隣接する位置に存在するＭＯＳトランジスタ（例えば図１参照）を用いて読み出される。そして、フォトダイオード３０とＭＯＳトランジスタの活性領域３７とを電気的に分離するために、ＳＴＩ（shallow trench isolation）からなる素子分離領域（トレンチ素子分離）３９が形成されている。素子分離領域３９の側部及び底部には、Ｐ＋型側壁層３８が設けられており、Ｐ＋型表面層３６と同様の効果で、素子分離領域３９と接するシリコン基板３１の界面からランダムに発生する電荷が光電変換された蓄積電荷と混合するのを電気的障壁で妨げている。したがって、Ｐ＋型側壁層３８は、固体撮像装置のノイズ特性を低減するために必要である。また、このＰ＋型側壁層３８によって、Ｐ＋型表面層３６とＰ型シリコン層３４とが電気的に接続されている。
【００４９】
さらに、Ｐ＋型側壁層３８にはインジウムが導入されている。インジウムは、従来導入されていたＢ（ボロン元素）に比べて、質量数が大きく、拡散係数が小さい。例えば、９００℃での拡散係数は、ボロンが約２×１０−１５（ｃｍ２／ｓ）であり、インジウムが約３×１０−１６（ｃｍ２／ｓ）であり、インジウムの方が熱拡散距離が短い。このため、素子分離領域３９の側壁にＰ＋型側壁層３８を形成した後に、熱処理を追加した場合、インジウムが導入されたＰ＋領域の広がりは、ボロンを導入した場合に比べて狭くなる。したがって、フォトダイオード３０のナローチャネル効果が低減されるため、蓄積電荷量を確保することができる。また、素子分離領域３９の界面に隣接した領域にＰ型ドーパントのインジウムを導入していることにより、界面表面に形成された酸化膜のパイロアップ減少がボロンに比べて低減できるため、必要以上に注入量を増加させることなく、急峻な注入プロファィル設計ができる。このため、原子が酸化膜界面近傍の結晶欠陥に起因するフォトダイオード３０の白キズ及び暗電流特性を低減している。また、Ｐ＋型表面反転層３６にインジウムを導入すれば、上記と同様の理由により、フォトダイオード３０の蓄積電荷量をさらに確保できる。
【００５０】
以下に、図２に示した本発明の第１の実施形態に係る固体撮像装置における特徴部分である素子分離領域３９及びＰ＋型側壁層３８を製造する方法について説明する。
【００５１】
図３（ａ）〜（ｄ）は、本発明の第１の実施形態に係る固体撮像装置における素子分離領域３９及びＰ＋型側壁層３８を製造する工程を主として説明するための工程断面図を示している。
【００５２】
まず、図３（ａ）に示すように、シリコン基板３１の上に、例えば厚さ１ｎｍ〜５０ｎｍ程度のシリコン酸化膜からなるパッド絶縁膜４１を形成する。続いて、パッド絶縁膜４１の上に、例えば厚さ５０ｎｍ〜４００ｎｍのシリコン窒化膜等からなる耐酸化性膜４２を形成する。
【００５３】
次に、図３（ｂ）に示すように、耐酸化性膜４２の上に、所定の領域に開口を有するレジストパターン（図示せず）を形成した後に、該レジストパターンをマスクに用いてエッチングすることにより、パッド絶縁膜４１と耐酸化性膜４２とを選択的に除去して、シリコン基板３１上の所定の領域を露出する開口部４３を形成する。その後、レジストパターンを除去する。なお、開口部４３の幅は、０．１０μｍ〜１０．０μｍ程度で、開発する画素サイズ及びＣＭＯＳプロセスルールに依存する。続いて、ドライエッチング法により、シリコン基板３１に開口部４３に連通するトレンチ溝４４を形成する。トレンチ溝４４の深さは、隣接する活性領域３９（後述）とフォトダイオード３０とを電気的に分離するために、１５０〜５００ｎｍ程度としている。なお、ここでは、レジストパターンを除去した後に、耐酸化性膜４２をハードマスク膜としてトレンチ溝４４を形成する場合について説明したが、レジストパターンを除去することなくトレンチ溝４４を形成してもよい。また、ハードマスク膜として、ここではシリコン窒化膜を用いたが、シリコン酸化膜を用いてもよい。
【００５４】
次に、図３（ｃ）に示すように、イオン注入法を用いて、インジウムのイオン注入を行うことにより、トレンチ溝４４の底部及び側部にＰ＋型側壁層３８を形成する。つまり、Ｐ＋型側壁層３８は、素子分離領域３９（後述）の底部及び側部に位置することになる。この工程では、耐酸化性膜４２をマスクとしてリソグラフィ工程を行う必要がないため、マスク合わせずれによる各画素間のバラツキなく、素子分離領域３９（後述）の底部及び側部に位置する領域にインジウムを導入することができる。本実施形態では、インジウムの注入は、３０ｋｅＶ〜５００ｋｅＶ程度の注入エネルギーで、１×１０１２〜１×１０１３（個／ｃｍ３）程度の注入量で行っている。なお、Ｐ＋型側壁層３８について、素子分離領域３９（後述）の側部に位置する領域に含まれるインジウムの注入量は、同底部に位置する領域に含まれるインジウムの注入量よりも多い、すなわち、注入濃度が高い。これにより、パンチスルーを防止して、隣接する活性領域（図２参照）３７との電気的分離特性を確保している。
【００５５】
次に、図３（ｄ）に示すように、開口部４３及びトレンチ溝４４にシリコン酸化膜を埋め込んだ後に、ＣＭＰ（chemical mechanical polishing）法を用いて表面を平坦化する。その後、耐酸化性膜４２を除去することにより、底部及び側部にＰ＋型側壁層３８が位置する素子分離領域３９が形成される。以後の工程は、ＭＯＳ型トランジスタ形成を形成するための各種注入工程、フォトダイオード３０を形成するための各種注入工程、ゲート形成工程、及び配線形成工程を公知の方法で行うことにより、固体撮像装置が形成される。
【００５６】
以上で説明した本発明の第１の実施形態に係る固体撮像装置及びその製造方法によると、蓄積電荷量が従来比で１．１倍以上の値が実現され、白キズ数及び平均暗電流も従来比で半減以下の値が実現された。
【００５７】
（第２の実施形態）
以下に、本発明の第２の実施形態に係る固体撮像装置について図面を参照しながら説明する。
【００５８】
図４は、本発明の第２の実施形態に係る固体撮像装置におけるフォトダイオード及び活性領域を含む部分の断面構造を示している。なお、本発明の第２の実施形態に係る固体撮像装置は、上述した本発明の第１の実施形態に係る固体撮像装置と比較して、Ｎ型追加不純物領域５１をさらに備えている点で異なり、その他の構成は同様であるため、以下ではその異なる点を中心に説明することとする。
【００５９】
図４に示すように、本発明の第２の実施形態に係る固体撮像装置は、インジウムが導入されたＰ＋型側壁層３８とフォトダイオード３０を構成するＮ型シリコン層３３との双方に隣接するように、Ｎ型追加不純物領域５１が形成されている。これにより、素子分離領域３９の界面に発生する結晶欠陥に起因する白キズを低減するＰ＋型側壁層３８とＮ型追加不純物領域５１とにより、空乏層による大容量が形成される。したがって、本発明の第２の実施形態に係る固体撮像装置は、第１の実施形態に係る固体撮像装置と比較して、光電変換された電荷蓄積量が増加すると共に感度が増加する。
【００６０】
以下に、図４に示した本発明の第２の実施形態に係る固体撮像装置における特徴部分である素子分離領域３９、Ｐ＋型側壁層３８、及びＮ型追加不純物領域５１を製造する方法について説明する。
【００６１】
図５（ａ）及び（ｂ）は、本発明の第２の実施形態に係る固体撮像装置における素子分離領域３９、Ｐ＋型側壁層３８、及びＮ型追加不純物領域５１を製造する工程を主として説明するための工程断面図を示している。
【００６２】
まず、上述した本発明の第１の実施形態に係る固体撮像装置の製造方法における図３（ａ）及び（ｂ）を用いた説明と同様の工程を行う。
【００６３】
次に、図５（ａ）に示すように、イオン注入法を用いて、インジウムのイオン注入と、砒素又はリンのイオン注入とを行うことにより、トレンチ溝４４の底部及び側部に、Ｐ＋型側壁層３８と、Ｎ型追加不純物領域５１とを順に形成する。この工程では、耐酸化性膜４２をマスクとしてリソグラフィ工程を行う必要がないため、マスク合わせずれによる各画素間のバラツキなく、素子分離領域３９（後述）の底部及び側部に位置する領域にインジウムを導入すると共に砒素又はリンを導入することができる。本実施形態では、インジウムの注入は、３０〜３００ｋｅＶ程度の注入エネルギーで、１×１０１２〜１×１０１３（個／ｃｍ３）程度の注入量で行っている。また、Ｎ型追加不純物領域５１を形成する際に砒素を用いる場合は、３０〜２６０ｋｅＶ程度の注入エネルギーで、１×１０１１〜１×１０１３（個／ｃｍ３）程度の注入量で行っている。また、Ｎ型追加不純物領域５１を形成する際にリンを用いる場合は、２０〜１２０ｋｅＶ程度の注入エネルギーで、１×１０１１〜１×１０１３（個／ｃｍ３）程度の注入量で行っている。
【００６４】
次に、図５（ｂ）に示すように、開口部４３及びトレンチ溝４４にシリコン酸化膜を埋め込んだ後に、ＣＭＰ法を用いて表面を平坦化する。その後、耐酸化性膜４２を除去することにより、素子分離領域３９を形成する。以後の工程は、ＭＯＳ型トランジスタ形成を形成するための各種注入工程、フォトダイオード３０を形成するための各種注入工程、ゲート形成工程、及び配線形成工程を公知の方法で行うことにより、固体撮像装置が形成される。
【００６５】
以上で説明した本発明の第２の実施形態に係る固体撮像装置及びその製造方法によると、蓄積電荷量が従来比で１．２倍以上の値が実現され、白キズ数及び平均暗電流も従来比で半減以下の値が実現された。
【００６６】
なお、本実施形態では、素子分離領域３９の界面となる領域にＰ＋型側壁層３８及びＮ型追加不純物領域５１を設ける際、素子分離領域３９からインジウム注入のピーク位置までの距離が、リン又は砒素注入のピーク位置までの距離に比べて短い場合には、空乏層容量の大容量化が可能となり、蓄積電荷量が従来比で１．３倍以上の値が実現される。また、素子分離領域３９からインジウム注入のピーク位置までの距離が、リン又は砒素注入のピーク位置までの距離に比べて長い場合には、インジウム注入でリソグラフィ工程を必要とせずに素子分離領域３の界面から深くまで注入できて、Ｎ型追加不純物領域５１とのＰＮ接合容量を形成できて蓄積電荷量が従来比で１．２倍以上となる。そして、白キズ数が従来比で３分の１以下となる。つまり、インジウムの質量数がリン又は砒素に比べて大きいため、インジウム注入時の広がりを狭くできる。このため、耐酸化性膜４２を用いて、Ｐ＋型側壁層３８を形成する際に注入ピーク位置を素子分離領域３９の界面から離すことができる。したがって、白キズ数を従来比に比べて低減できると共に、蓄積電荷量を確保することができる。
【００６７】
−変形例−
図６は、上述した本発明の第１の実施形態に係る固体撮像装置を、フォトダイオード３０で光電変換された電荷を、ゲート酸化膜６３上に形成された転送ゲート６４を介して、浮遊拡散層６１へ転送するＦＤＡ（Floating Diffusion Amplifier）型の固体撮像装置に適用した場合の構造を示している。なお、ここでは、第２の実施形態に係る固体撮像装置に対しても同様に適用可能である。
【００６８】
図６に示すように、ＦＤＡ型の固体撮像装置に適用すると、Ｎ型シリコン層３３と浮遊拡散層６１とを電気的に分離する分離注入層６２を設ける必要がある。そこで、従来はＰ型ドーパントになるボロンを用いていたが、インジウムを導入した分離注入層６２を用いることで、Ｐ型ドーパントの注入プロファィルを急峻にできるため、浮遊拡散層６１の空乏層容量を増加して、出力電圧を従来比で１．１倍以上に高くできる。また、Ｎ型シリコン層３３の方向への分離注入層６２の熱拡散の広がりを低減できるため、蓄積電荷量を従来比で１．１倍以上にできる。
【産業上の利用可能性】
【００６９】
以上説明したように、本発明に係る固体撮像装置及びその製造方法によると、素子分離領域の界面にインジウムのＰ型ドーパントを用いることにより、素子分離領域のエッジ部及び界面に起因して発生する電荷に由来するランダムノイズ及び白キズの発生を防止して、感度低下の無い高感度な固体撮像装置、及びセルサイズが縮小化しても蓄積電荷数を増加できる固体撮像装置を実現できる。また、フォトダイオードの電荷蓄積領域のＮ型シリコン層と浮遊拡散層とを電気的に分離する分離注入層にインジウムのＰ型ドーパントを用いることにより、浮遊拡散層の容量を大きくして出力電圧を高くすることができる。さらに、蓄積電荷数を増加させることができる。このように、本発明は、半導体基板上に複数の画素を有する撮像領域が設けられた固体撮像装置及びその製造方法にとって有用である。
【図面の簡単な説明】
【００７０】
【図１】本発明の各実施形態に共通する固体撮像装置の基本的な回路構成図である。
【図２】本発明の第１の実施形態に係る固体撮像装置におけるフォトダイオード部分を含む構造断面図である。
【図３】（ａ）〜（ｄ）は、本発明の第１の実施形態に係る固体撮像装置におけるフォトダイオード部分を含む構造の製造方法を順に示す工程断面図である。
【図４】本発明の第２の実施形態に係る固体撮像装置におけるフォトダイオード部分を含む構造断面図である。
【図５】（ａ）及び（ｂ）は、本発明の第２の実施形態に係る固体撮像装置におけるフォトダイオード部分を含む構造の製造方法を順に示す工程断面図である。
【図６】本発明の各実施形態の変形例に係る固体撮像装置におけるフォトダイオード部分及び浮遊拡散層を含む構造断面図である。
【図７】第１の従来例に係る固体撮像装置におけるフォトダイオード部分を含む構造断面図である。
【図８】第２の従来例に係る固体撮像装置におけるフォトダイオード部分を含む構造断面図である。
【図９】第３の従来例に係る固体撮像装置におけるフォトダイオード部分を含む構造断面図である。
【符号の説明】
【００７１】
１１  フォトダイオード
１２  転送トランジスタ
１３  リセットトランジスタ
１４  増幅用トランジスタ
１５  選択トランジスタ
１６  画素
１７  撮像領域
１８  垂直シフトレジスタ
１９  水平シフトレジスタ
２０  タイミング発生回路
２１  出力パルス線
２２  出力パルス線
２３  電源
２４  出力パルス線
２５  出力信号線
３１  シリコン基板
３０  フォトダイオード
３２  Ｐ−型シリコン層
３３  Ｎ型シリコン層
３４  Ｐ型シリコン層
３６  Ｐ＋型表面層
３７  活性領域
３８  Ｐ＋型側壁層
３９  素子分離領域
４１  パッド絶縁膜
４２  耐酸化性膜
４３  開口部
４４  トレンチ溝
５１  Ｎ型追加不純物領域
６１  浮遊拡散層
６２  分離注入層
６３  ゲート酸化膜
６４  転送ゲート
【図１】
2008153566.tif 000003
【図２】
2008153566.tif 000004
【図３】
2008153566.tif 000005
【図４】
2008153566.tif 000006
【図５】
2008153566.tif 000007
【図６】
2008153566.tif 000008
【図７】
2008153566.tif 000009
【図８】
2008153566.tif 000010
【図９】
2008153566.tif 000011