(57)【要約】【課題】出力交流電流の歪み率を低減させることが可能な系統連系インバータ装置を提供することを目的とする。【解決手段】スイッチング素子１１がＰＷＭ制御信号Ｖ５によりオン、オフすることで、直流電圧を交流電圧に変換して出力するインバータ回路６と、インバータ回路６から出力される交流電流を検出する電流検出回路８と、電流検出回路８で検出される交流電流Ｉ１と目標交流電流Ｉ２との偏差Ｉ３がゼロになるように偏差Ｉ３を所定のゲインＫで増幅した値Ｖ１に基づいて指令値Ｖ３を求め、その指令値Ｖ３に応じてＰＷＭ制御信号Ｖ５を生成しスイッチング素子１１に出力する制御回路１０とを備えて系統連系インバータ装置１を構成し、制御回路１０は、上記所定のゲインＫを電流検出回路８で検出される交流電流Ｉ１の瞬時値に応じて変化させる。【選択図】図１
2008092709.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子を備えて構成され、そのスイッチング素子がＰＷＭ制御信号によりオン、オフすることで、入力される直流電圧を交流電圧に変換して出力するインバータ回路と、
前記インバータ回路から出力される交流電流を検出する電流検出回路と、
前記電流検出回路で検出される交流電流と目標交流電流との偏差がゼロになるように前記偏差を所定のゲインで増幅した値に基づいて指令値を求め、その指令値に応じて前記ＰＷＭ制御信号を生成し前記スイッチング素子に出力する制御回路と、
を備え、
前記制御回路は、前記所定のゲインを前記電流検出回路で検出される交流電流の瞬時値に応じて変化させる、
ことを特徴とする系統連系インバータ装置。
【請求項２】
請求項１に記載の系統連系インバータ装置であって、
前記制御回路は、前記電流検出回路で検出される交流電流の瞬時値が低くなると前記所定のゲインを高くする、
ことを特徴とする系統連系インバータ装置。
【請求項３】
請求項１に記載の系統連系インバータ装置であって、
前記インバータ回路から出力される交流電流の瞬時値が低くなるとインダクタンスが高くなり、前記インバータ回路から出力される交流電流の瞬時値が高くなるとインダクタンスが低くなるコイルを備えて構成され、前記インバータ回路から出力される交流電流の歪み率を低減させるフィルタを備え、
前記制御回路は、前記電流検出回路で検出される交流電流の瞬時値が高くなると前記所定のゲインを低くする、
ことを特徴とする系統連系インバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、系統連系インバータ装置に関する。
【背景技術】
【０００２】
一般に、系統連系インバータ装置は、太陽電池や燃料電池などから出力される直流電力を交流電力に変換して電力系統に送電するものであり、例えば、入力される直流電圧を交流電圧に変換するインバータ回路やそのインバータ回路の動作を制御する制御回路などを備えて構成される。また、制御回路は、Ｐ（Ｐｒｏｐｏｒｔｉｏｎａｌ）Ｉ（Ｉｎｔｅｇｒａｌ）制御によりインバータ回路の出力交流電流値を目標値に近づけるための指令値を求め、その指令値に基づいてスイッチング素子の動作を制御する。また、系統連系インバータ装置は、電力系統と連系する際、電力系統に接続された機器に悪影響が及ばないように、出力交流電流ができるかぎり正弦波に近づいていることが望まれ、出力交流電流歪み率が規定値以下（例えば、総合電流歪み率が５％以下で、かつ、各次電流歪み率が３％以下）であることが求められている。
【０００３】
そこで、系統連系インバータ装置の出力交流電流歪み率を低減させるための方法として、例えば、ＰＩ制御においてインバータ回路の出力交流電流値と目標値との偏差がゼロになるようにその偏差を増幅して上記指令値を求める際、その偏差の増幅時のゲインを出力交流電流の実効値に応じて変化させるものがある（例えば、特許文献１参照）。特許文献１に記載されている系統連系インバータ装置では、上記ゲインを高くすると出力交流電流に含まれる高調波を抑えることができることから（特許文献１の図９参照）、出力交流電流の実効値が小さいときに上記ゲインを高くしている。例えば、特許文献１の図９において５００Ｗ出力のとき、ゲインを４や８ではなく１６にすることにより出力交流電流に含まれる高調波を抑えている。
【特許文献１】特開２０００−６９６７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述のように、出力交流電流の実効値に応じて上記ゲインを変化させる系統連系インバータ装置では、出力交流電流の実効値が高い場合、電流ゼロクロス付近の歪みを低減するためにゲインをあげると、電流ピーク付近では逆にゲインが高くなり過ぎて電流のハンチングが起こり歪み率が悪くなるという問題がある。
【０００５】
そこで、本発明では、出力交流電流の歪み率を低減させる系統連系インバータ装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の課題を解決するために本発明では、以下のような構成を採用した。
すなわち、本発明の系統連系インバータ装置は、スイッチング素子を備えて構成され、そのスイッチング素子がＰＷＭ制御信号によりオン、オフすることで、入力される直流電圧を交流電圧に変換して出力するインバータ回路と、前記インバータ回路から出力される交流電流を検出する電流検出回路と、前記電流検出回路で検出される交流電流と目標交流電流との偏差がゼロになるように前記偏差を所定のゲインで増幅した値に基づいて指令値を求め、その指令値に応じて前記ＰＷＭ制御信号を生成し前記スイッチング素子に出力する制御回路とを備える。また、前記制御回路は、前記所定のゲインを前記電流検出回路で検出される交流電流の瞬時値に応じて変化させる。
【０００７】
このように、電流検出回路で検出される交流電流の瞬時値に応じてゲインを変化させているため、上述の従来技術のように、出力交流電流の実効値に応じてゲインを変化させる場合に比べて、全交流電流域において適切なゲインを求めることができ、出力電流歪み率を低減できる。
【０００８】
また、上記制御回路は、前記電流検出回路で検出される交流電流の瞬時値が低くなると前記所定のゲインを高くするように構成してもよい。
これにより、系統連系インバータ装置から出力される交流電流がゼロ付近のときの出力交流電流の歪み率を低減することができる。
【０００９】
また、上記系統連系インバータ装置は、前記インバータ回路から出力される交流電流の瞬時値が低くなるとインダクタンスが高くなり、前記インバータ回路から出力される交流電流の瞬時値が高くなるとインダクタンスが低くなるコイルを備えて構成され、前記インバータ回路から出力される交流電流の歪み率を低減させるフィルタを備え、前記制御回路は、前記電流検出回路で検出される交流電流の瞬時値が高くなると前記所定のゲインを低くするように構成してもよい。
【００１０】
このような電流−インダクタンス特性をもつコイルによりフィルタを構成している場合、系統連系インバータ装置から出力される交流電流の瞬時値がゼロ付近のときの出力交流電流の歪み率を低減させつつ、交流電流の瞬時値が高くなると所定のゲインを低くしているので、出力交流電流がゼロ付近のときのゲインで常にインバータ回路の動作を制御する場合に比べて、ピーク時のゲインが高くなり過ぎないようにすることができる。そのため、系統連系インバータ装置の出力交流電流のピーク時においてハンチングが起きることを抑えることができるので、系統連系インバータ装置の出力交流電流の歪み率を低減することができる。
【発明の効果】
【００１１】
本発明によれば、インバータ回路とそのインバータ回路の動作を制御する制御回路とを備える系統連系インバータ装置において、全交流電流域において出力交流電流瞬時値に応じて最適な制御ゲインを求めることで出力電流歪み率を低減することができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を用いて本発明の実施形態を説明する。
図１は、本発明の実施形態の系統連系インバータ装置を示す図である。
図１に示す系統連系インバータ装置１は、太陽電池や燃料電池などの直流電源２から出力される直流電圧を交流電圧に変換して商用電力系統などの電力系統３に送電するものであって、ＤＣ−ＤＣコンバータ４と、コンデンサ５と、インバータ回路６と、フィルタ７と、電流検出回路８と、電圧検出回路９と、制御回路１０とを備えて構成されている。
【００１３】
上記ＤＣ−ＤＣコンバータ４は、直流電源２から得られる電圧を昇圧または降圧する。
上記インバータ回路６は、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などのスイッチング素子１１と、そのスイッチング素子１１に並列接続されるダイオード１２とを備えて構成され、スイッチング素子１１のオン、オフが制御されることによりコンデンサ５を介してＤＣ−ＤＣコンバータ４から出力される直流電圧を交流電圧に変換する。インバータ回路６を構成する回路としては、例えば、２つのスイッチング素子１１のうち一方のスイッチング素子１１のソース端子に他方のスイッチング素子１１のドレイン端子を接続したものを２組互いに並列接続してフルブリッジ回路を構成してもよいし、２つのスイッチング素子１１のうち一方のスイッチング素子１１のソース端子に他方のスイッチング素子１１のドレイン端子を接続したものを１組使用してハーフブリッジ回路を構成してもよい。
【００１４】
上記フィルタ７は、コイル１３（ＡＣＬ）と、コンデンサ１４とを備えて構成され、インバータ回路６から出力される交流電流の歪み率を低減させる。
図２は、コイル１３の電流−インダクタンス特性を示す図である。なお、図２に示すグラフの横軸はインバータ回路６から出力される交流電流の瞬時値（Ａ）を示し、縦軸はコイル１３のインダクタンス（μＨ）を示しているものとする。
【００１５】
図２に示すように、コイル１３は、インバータ回路６から出力される交流電流の瞬時値が低くなるとインダクタンスが高くなり、（例えば、インバータ回路６から出力される交流電流の瞬時値がゼロ付近になるとインダクタンスが最も高くなり、）インバータ回路６から出力される交流電流の瞬時値が高くなるとインダクタンスが低くなるような電流−インダクタンス特性をもっているものとする。
【００１６】
上記電流検出回路８は、例えば、ＣＴ（Ｃｕｒｒｅｎｔ  Ｔｒａｎｓｆｏｒｍｅｒ）などを備えて構成され、インバータ回路６から出力される交流電流を検出する。
上記電圧検出回路９は、例えば、抵抗素子などを備えて構成され、電力系統３の交流電圧（例えば、Ｒ端子−Ｓ端子間の交流電圧）を検出する。
【００１７】
上記制御回路１０は、例えば、マイクロコンピュータなどにより構成され、減算部１５と、ＰＩ補償部１６と、加算部１７と、コンパレータ１８とを備えて構成されている。
上記減算部１５、上記ＰＩ補償部１６、及び上記加算部１７においてＰＩ制御を行うことにより、電流検出回路８で検出される交流電流Ｉ１を目標交流電流Ｉ２（出力電流瞬時値指令）に近づかせるための指令値Ｖ３を出力する。すなわち、減算部１５は、電流検出回路８で検出される交流電流Ｉ１から目標交流電流Ｉ２を減算し偏差Ｉ３を出力する。次に、ＰＩ補償部１６は、減算部１５から出力される偏差Ｉ３を所定のゲインＫで増幅して値Ｖ１を出力する。次に、加算部１７は、ＰＩ補償部１６から出力される値Ｖ１に電圧検出回路９で検出される交流電圧Ｖ２を加算することにより指令値Ｖ３を出力する。なお、目標交流電流Ｉ２は、例えば、電力系統３の交流電圧と位相や周波数が同じで、かつ、系統連系インバータ装置１の力率が所定値（例えば、９５％）以上になるような振幅の正弦波とする。
【００１８】
また、ＰＩ補償部１６は、電流検出回路８で検出される交流電流Ｉ１の瞬時値に応じてゲインＫを変化させる。なお、上記「電流検出回路８で検出される交流電流Ｉ１の瞬時値」とは、例えば、ある一定の周期毎に電流検出回路８により検出される交流電流Ｉ１の振幅値である。
【００１９】
図３は、交流電流Ｉ１の瞬時値とＰＩ補償部１６のゲインＫとの関係を示す図である。なお、図３に示すグラフの横軸は交流電流Ｉ１の瞬時値（Ａ）を示し、縦軸はゲインＫを示している。
【００２０】
図３に示すように、ＰＩ補償部１６は、交流電流Ｉ１の瞬時値が低くなるとゲインＫを高くし、交流電流Ｉ１の瞬時値が高くなるとゲインＫを低くしている。例えば、交流電流Ｉ１の瞬時値がｉのときのゲインＫは、下記数１により求めることができる。
【００２１】
【数１】
2008092709.tif 000003
【００２２】
なお、Ｋ２はゲインＫの上限値であり交流電流Ｉ１の瞬時値がゼロのときのゲインＫを示す。また、Ｋ１はゲインＫの下限値であり交流電流Ｉ１がＩ（ゲインＫを変化させる際の交流電流Ｉ１の瞬時値の範囲の最大値）のときのゲインＫを示す。Ｋ１やＫ２は、例えば、図２に示す電流−インダクタンス特性に基づいて設定されるものとする。
【００２３】
また、ＰＩ補償部１６は、例えば、交流電流Ｉ１の瞬時値とゲインＫとが対応付けられて格納されるテーブルを備え、交流電流Ｉ１の瞬時値に対応するゲインＫをそのテーブルから取り出すように構成してもよい。
【００２４】
上記コンパレータ１８は、加算部１７から出力される指令値Ｖ３と三角波Ｖ４とを比較し、スイッチング素子１１の動作をＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御するためのＰＷＭ制御信号Ｖ５を出力する。例えば、コンパレータ１８は、指令値Ｖ３が三角波Ｖ４よりも大きいときハイレベルのＰＷＭ制御信号Ｖ５を出力し、指令値Ｖ３が三角波Ｖ４よりも小さいときローレベルのＰＷＭ制御信号Ｖ５を出力する。なお、指令値Ｖ３とＰＷＭ制御信号Ｖ５とが対応付けられて格納されるテーブルを制御回路１０に備え、指令値Ｖ３に対応するＰＷＭ制御信号Ｖ５をそのテーブルから取り出すように構成してもよい。
【００２５】
そして、ＰＷＭ制御信号Ｖ５によりスイッチング素子１１のオン、オフが制御されることにより、所望な交流電力が電力系統３に供給される。
このように、本実施形態の系統連系インバータ装置１は、電流検出回路８で検出される交流電流Ｉ１の瞬時値に応じてゲインＫを変化させているため、上述の従来技術のように、交流電流Ｉ１の実効値に応じてゲインＫを変化させる場合に比べて、本実施形態の系統連系インバータ装置１は、交流電流Ｉ１の瞬時値が低くなるとゲインＫを高くする構成であるので、交流電流Ｉ１の瞬時値がゼロ付近のときに交流電流Ｉ１に含まれる高調波を抑えることができ交流電流Ｉ１の歪み率を低減することができる。
【００２６】
また、本実施形態の系統連系インバータ装置１は、図２に示すような電流−インダクタンス特性をもつコイル１３を使用してフィルタ７を構成しているので、交流電流Ｉ１の瞬時値がゼロ付近のときの系統連系インバータ装置１の出力交流電流の歪み率を低減させることができる。また、交流電流Ｉ１の瞬時値が高くなるとゲインＫを低くしているので、交流電流Ｉ１がゼロ付近のときのゲインＫで常にインバータ回路６の動作を制御する場合に比べて、ピーク時のゲインが高くなり過ぎないようにすることができる。これにより、図４に示すように、系統連系インバータ装置１の出力交流電流のピーク時においてハンチングが起きることを抑えることができるので、系統連系インバータ装置１の出力交流電流の歪み率を低減することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施形態の系統連系インバータ装置を示す図である。
【図２】コイルの電流−インダクタンス特性を示す図である。
【図３】出力交流電流の瞬時値とＰＩ補償部のゲインとの関係を示す図である。
【図４】系統連系インバータ装置から出力される交流電流を示す図である。
【符号の説明】
【００２８】
１  系統連系インバータ装置
２  直流電源
３  電力系統
４  ＤＣ−ＤＣコンバータ
５  コンデンサ
６  インバータ回路
７  フィルタ
８  電流検出回路
９  電圧検出回路
１０  制御回路
１１  スイッチング素子
１２  ダイオード
１３  コイル
１４  コンデンサ
１５  減算部
１６  ＰＩ補償部
１７  加算部
１８  コンパレータ
【図１】
2008092709.tif 000004
【図２】
2008092709.tif 000005
【図３】
2008092709.tif 000006
【図４】
2008092709.tif 000007