(57)【要約】【課題】高い転送速度においてスキューが低減されたディジタル信号伝送基板及びこれを組み込んだコンピュータを提供する。【解決手段】第１及び第２の主面を有する誘電体基板と、前記誘電体基板の前記第１の主面に設けられた第１の導体と、前記誘電体基板の前記第１の主面に設けられた第２の導体と、前記誘電体基板の前記第２の主面に設けられた接地導体と、前記第１の導体に近接して配置された複数の島状導体部と、  前記複数の島状導体部の少なくともいずれかと前記第１の導体とを接続する接続導体と、を備え、前記接続導体により接続された島状導体部は、容量性スタブを構成することを特徴とするディジタル信号伝送基板を提供する。【選択図】図１
2008153386.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の主面を有する誘電体基板と、
前記誘電体基板の前記第１の主面に設けられた第１の導体と、
前記誘電体基板の前記第１の主面に設けられた第２の導体と、
前記誘電体基板の前記第２の主面に設けられた接地導体と、
前記第１の導体に近接して配置された複数の島状導体部と、
前記複数の島状導体部の少なくともいずれかと前記第１の導体とを接続する接続導体と、
を備え、
前記接続導体により接続された島状導体部は、容量性スタブを構成することを特徴とするディジタル信号伝送基板。
【請求項２】
前記第１の導体の延在方向に対して平行な方向にみた前記接続導体の幅は、前記第１の導体の延在方向に対して平行な方向にみた前記島状導体部の幅よりも小さいことを特徴とする請求項１記載のディジタル信号伝送基板。
【請求項３】
前記第１及び第２の伝送線路は、差動信号を伝送することを特徴とする請求項１または２に記載のディジタル信号伝送基板。
【請求項４】
請求項１〜３のいずれか１つに記載のディジタル信号伝送基板と、
信号を送信するドライバと、
信号を受信するレシーバと、
を備え、
前記ドライバからの信号は、前記配線基板に設けられた第１及び第２の伝送線路を通り前記レシーバへ出力されることを特徴とするコンピュータ装置。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル信号伝送基板及びこれを組み込んだコンピュータに関する。
【背景技術】
【０００２】
パソコンに代表されるホストとハードディスクなどの記憶装置との間におけるデータ転送速度はますます高くなっている。これまでのパラレル転送方式では１３３ＭＢ／ｓ以上の転送速度が困難であり、より高い転送速度を実現するためにはシリアル転送方式が有望である。
【０００３】
例えば、シリアルＡＴＡ（ＡＴ  Ａｔｔａｃｈｍｅｎｔ）インターフェイスを持つ磁気ディスクドライブ（以下、ＨＤＤと言う）は、ホストとシリアルＡＴＡバスにより接続される。シリアル転送方式では、３Ｇｂｐｓ（約３８０ＭＢ／ｓに相当）の転送速度も可能である。
【０００４】
このような高い転送速度を実現するために、論理振幅が４００ｍＶ以下と低く差動信号であるＬＶＤＳ（Low Voltage Differential Signal）などの差動伝送方式が用いられる。この場合、ＩＣ化されたドライバやレシーバの特性不均一や、ペア線路長の違いなどがあると差動信号間のスキュー（遅延時間差）を生じる。
【０００５】
複数の信号線が配置されたプリント基板を用いて複数の信号を伝送する場合、スルーホールの反射特性による影響を最小限にしてスキューを削減できるプリント基板の技術開示例がある（特許文献１）。
【特許文献１】特開２００４−１６５２００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、高い転送速度においてスキューが低減されたディジタル信号伝送基板及びこれを組み込んだコンピュータを提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、第１及び第２の主面を有する誘電体基板と、前記誘電体基板の前記第１の主面に設けられた第１の導体と、前記誘電体基板の前記第１の主面に設けられた第２の導体と、前記誘電体基板の前記第２の主面に設けられた接地導体と、前記第１の導体に近接して配置された複数の島状導体部と、  前記複数の島状導体部の少なくともいずれかと前記第１の導体とを接続する接続導体と、を備え、前記接続導体により接続された島状導体部は、容量性スタブを構成することを特徴とするディジタル信号伝送基板が提供される。
【０００８】
また、本発明の他の一態様によれば、上記のディジタル信号伝送基板と、信号を送信するドライバと、信号を受信するレシーバと、を備え、前記ドライバからの信号は、前記配線基板に設けられた第１及び第２の伝送線路を通り前記レシーバへ出力されることを特徴とするコンピュータ装置が提供される。  
【発明の効果】
【０００９】
本発明により、高い転送速度においてスキューが低減されたディジタル信号伝送基板及びこれを組み込んだコンピュータが提供される。
【発明を実施するための最良の形態】
【００１０】
以下、図面を参照しつつ本発明の実施の形態につき説明する。  
図１は、本発明の具体例にかかるディジタル信号伝送基板５を表し、同図（ａ）は模式平面図、同図（ｂ）はＡＡ線に沿った模式断面図である。シリアルＡＴＡ転送方式を構成する３Ｇｂｐｓのような高速差動信号を伝送するには、ガラスエポキシ基板などを用いたマイクロストリップ線路が使用される。また、差動信号ではなくても、クロック信号などの複数の高速信号を伝送する複数のバスラインなどについても、このようなマイクロストリップ線路が使用される。このようなマイクロストリップ線路は、ガラスエポキシ基板の誘電体１６をはさむ上部導体１０及びＧＮＤ導体２０により構成される。同様に、誘電体１６をはさむ上部導体１２及びＧＮＤ導体２０により構成される。
【００１１】
なお、ガラスエポキシ基板を使うことにより誘電体厚みが０．１ｍｍであれば、上部導体１０及び１２の幅が０．１８ｍｍの場合に特性インピーダンスＺ０が５０Ωとできる。また、例えば一方の上部導体を誘電体１６中に配置した多層配線基板が可能である。なお、標準のＦＲ４  ＰＣＢ材料の場合、比誘電率は４乃至４．５の範囲である。
【００１２】
図１において、一方のマイクロストリップ線路にはプラス差動信号が、他方のストリップ線路にはマイナス差動信号がそれぞれ伝送される。すなわち、ドライバからの出力信号及びレシーバへの入力信号は、マイクロストリップ線路により伝送される。シリアルＡＴＡのようにディジタル高速信号を伝送するには、論理振幅が、２００乃至４００ｍＶと低電圧である方が好ましい。しかし、低電圧シングルエンド信号はノイズ耐性が低いので差動信号であるＬＶＤＳを用いて改善する。
【００１３】
さらに、図１の一方の信号線の上部導体１０は、スタブ３０を３個備えている。この場合、３個のスタブ３０は等しい間隔５ｍｍだけ離れて配置されているが、等しい間隔、間隔５ｍｍ、スタブ数３個に限定される必要はない。また、スタブ３０は、０．４ｍｍ×０．６ｍｍの矩形状としているが、この形状及び大きさに限定されることはない。
【００１４】
このスタブ３０は、キャパシタとして作用する。図２は、スタブの作用を説明する図であり、同図（ａ）及び（ｂ）は模式平面図、同図（ｃ）は等価回路図である。図２（ａ）において、上部導体１０に沿って島状導体３２を予めパターニングにより設けておく。プラス信号とマイナス信号との間のスキューが大きい場合、銅などの金属箔３４を半田などにより上部導体１２に接着する。２つの信号のスキューが低減されるように、オシロスコープなどでプラス／マイナス信号を比較しながら短時間に調整することができる。
【００１５】
調整後には、例えば図２（ｂ）に例示されるようなスタブ３０が２つ配置される。この場合、長さがＬであるストライプ状のスタブ３０は終端開放のマイクロストリップ線路と考えることができる。終端開放のマイクロストリップ線路は、Ｌが４分の１波長より短い場合、容量性である。ここでは、Ｌは４分の１波長と比べて十分に短いので、図２（ｃ）に例示するように集中定数的キャパシタＣ１及びＣ２が配置されたと考えることができる。
【００１６】
また、Ｃ１とＣ２の間はインダクタンスと考えることができる。Ｃ１及びＣ２のキャパシタンスと、Ｃ１、Ｃ２間の距離により決まる等価的インダクタンスと、により図２（ｂ）の等価回路を遅延回路と考えることができる。すなわち、スタブ３０の形状、位置、間隔を変化させると遅延時間を調整できることがわかる。
【００１７】
ここで、シリアルＡＴＡIIにおけるスキューの定義及び仕様を説明する。スキュー（Ｓｋｅｗ）は、ドライバ及びレシーバ特性の不均一、パッケージのピンアサインの相違による線路長差などにより生じるプラス／マイナス差動信号間の遅延時間の差である。設計において、このような差動信号のアンバランスを生じないような配慮が当然なされている。しかし高速となるほどボンディングワイヤ長、伝送線路の曲がり、伝送線路終端ミスマッチなど設計値からのずれの影響が大きくなりスキュー調整が必要となる。
【００１８】
図３は、スキューの定義を説明する模式図であり、同図（ａ）はミニマルスキュー（minimal-skew）、同図（ｂ）はレイトスキュー（late-skew）、同図（ｃ）はアーリースキュー（early-skew）を表す。図３（ｂ）及び（ｃ）は、プラス信号とマイナス信号との遅延時間が大きくなりスキューが大きくなった状態であり、シリアルＡＴＡIIの仕様ではＴｘ Differential skewは２０ｐｓより小さい必要がある。
【００１９】
図４は、スタブ３０による遅延時間に変化を説明するグラフ図であり、同図（ａ）はスタブによるスキュー調整を行った場合、同図（ｂ）はスタブによるスキュー調整を行わない場合である。縦軸は遅延時間（ｐｓ）、横軸は周波数（ＧＨｚ）を表す。すなわち、図４（ａ）は、図１のスタブ３０を３個有した上部導体１０を備え、スキュー調整を行った場合であり、９．３ＧＨｚまでの周波数範囲において、遅延時間を３６６．５乃至３７３ｐｓの範囲で調整できていることを表す。
【００２０】
一方、図４（ｂ）は図１のスタブを有さない上部導体１２の場合であり、スキュー調整なしである。この場合、１０ＧＨｚまでの周波数範囲において、遅延時間は３５７．５乃至３５８．７ｐｓと直線的に約２ｐｓ変化をしている。図３において説明したシリアルＡＴＡII仕様のＴｘ Differential skewは２０ｐｓより小さくなるように調整することが必要であるが、図３（ｂ）のｓｋｅｗ調整なしでは困難である。これに対して、図３（ａ）では、同図（ｂ）より約９乃至１４ｐｓ遅延時間を変化させることができている。この結果、遅延時間を、容易にシリアルＡＴＡII仕様内に調整できる。
【００２１】
以上の具体例において、シリアルＡＴＡ転送方式の差動信号伝送について説明した。しかし、本発明はこれに限定されない。すなわち、本具体例は、高速クロックパルスを含む高速データ信号を伝送する複数の信号線間において、スキューを調整する場合にも用いることができる。
【００２２】
図５は、変形例を表し、同図（ａ）はパターニングされた島状導体３２が図２（ａ）より大きい場合の模式平面図、同図（ｂ）は金属箔により半田接着後のスタブ３０を表す。島状パターン３２が大きいと、等価キャパシタＣ１及びＣ２は、大きくなり遅延時間をより大きく変化させることができる。また、図５（ｂ）におけるように、島状パターン３２のパターンを変えることなく、金属箔の接着位置Ｓ１，Ｓ２、Ｓ３を変えることにより遅延時間を微調整できる。このようにすれば、遅延時間の調整幅をより大きくすることができ、例えばシリアルＡＴＡII仕様に合わせることが容易になる。
【００２３】
図６は、比較例にかかるスキュー調整部６を表す模式平面図である。比較例においては、スキュー調整手段として、図６（ａ）のように２つの上部導体１０及び１２の長さを変えておく。実際に測定した後のスキューが設計時の調整範囲を越えた場合、パターンの切断または追加が必要となる。例えば、図６（ａ）の上部導体１０の折れ曲がり部４０のみではスキュー調整が不可能な場合、同図（ｂ）のように一部を切断した後、上部導体１０の線路長追加部４２を設けて調整する。
【００２４】
しかしながら、配線基板の部分切断は容易ではなく、また線路長の追加は限られた基板形状で困難なことがあり、特性の再現性も十分ではない。これに対して本具体例では、線路の切断はなく、あらかじめパターンが設けられているので調整が容易であり、接続が確実に行える。
【００２５】
次に、ドライバ５０及びレシーバなどが搭載され、その差動信号の伝送線路を含むパソコンについて説明する。
図７は、本発明の具体例にかかるディジタル信号伝送基板５を備えたパソコン内の、特に差動信号を伝送する部分の構成を説明するブロック図である。パソコンに代表されるホスト２０内に設けられ、パソコン本体と接続されたドライバ５０からの高速信号は、ディジタル信号伝送基板５カップリングキャパシタ５７を通りＳＡＴＡコネクタ６０へ到達する。
【００２６】
ＳＴＡＴコネクタ６０と接続されたケーブル６４を介してＨＤＤ７０へ差動信号が入力される。同様に、ＨＤＤ７０からの差動信号は、ケーブル、入力端子（図示せず）、ディジタル信号伝送基板などを通りレシーバ（図示せず）へ入力される。このようにしてホスト２０とＨＤＤ７０とはシリアルＡＴＡバスで接続され、３Ｇｂｐｓの高速差動信号が送受信される。
【００２７】
図８は、本発明の具体例にかかるコンピュータに組み込まれるプリント基板５６の模式平面図である。プリント基板５６のほぼ中央はＩＣ搭載領域である。ドライバ５０とレシーバとは、１チップＩＣとなっている。本図において、ドライバ３個（Ｔ０，Ｔ１，Ｔ２）及びレシーバ３個（Ｒ０，Ｒ１，Ｒ２）が集積化されている。
【００２８】
ドライバ及びレシーバは差動信号を送信及び受信するので、伝送線路はペアをなす。ディジタル信号伝送基板５は、プリント基板５６上の伝送線路にそれぞれ接続される。このディジタル信号伝送基板５は、プリント基板５６のパターンに組み込まれていてもよいが、これに限定されることは無く外付けであっても良い。この結果、差動信号間のスキューが低減され、ホスト２０とＨＤＤ７０との間をシリアルＡＴＡ転送方式で接続する機能を備えパソコンが可能となる。  
【００２９】
以上、図面を参照しつつ本発明の実施の形態につき説明した。しかし、本発明は、これらに限定されない。例えば、配線基板を構成する基板材料、マイクロストリップ線路、スタブ、ディジタル信号伝送基板などに関し、当業者が設計変更を行ったものであっても、本発明の主旨を逸脱しない限り本発明の範囲に包含される。
【図面の簡単な説明】
【００３０】
【図１】本発明の具体例にかかるディジタル信号伝送基板の模式図である。
【図２】スタブによるスキュー調整の作用を表す模式図である。
【図３】スキューの定義を表すグラフ図である。
【図４】スキューの調整範囲を表すグラフ図である。
【図５】本発明の変形例にかかるディジタル信号伝送基板の模式図である。
【図６】比較例にかかるディジタル信号伝送基板の模式図である。
【図７】本発明の具体例にかかるディジタル信号伝送基板を組み込んだコンピュータのブロック図である。
【図８】本発明の具体例にかかるプリント基板の模式平面図である。
【符号の説明】
【００３１】
５  ディジタル信号伝送基板、１０，１２  上部導体、１６  誘電体、２０  ＧＮＤ導体、３０  スタブ、３２  島状導体、５０  ドライバ、５６  プリント基板
【図１】
2008153386.tif 000003
【図２】
2008153386.tif 000004
【図３】
2008153386.tif 000005
【図４】
2008153386.tif 000006
【図５】
2008153386.tif 000007
【図６】
2008153386.tif 000008
【図７】
2008153386.tif 000009
【図８】
2008153386.tif 000010