(57)【要約】【課題】プロセス変動、温度変動及び電源電圧変動による基準電圧のばらつきを低減させることができる基準電圧発生回路を得る。【解決手段】制御電極が接地電圧に接続され高濃度ｎ型ゲートを有する一方の入力トランジスタをなす電界効果トランジスタＭ１、高濃度ｐ型ゲートを有する他方の入力トランジスタをなす電界効果トランジスタＭ２、電界効果トランジスタＭ１，Ｍ２の負荷をなすカレントミラー回路を形成する電界効果トランジスタＭ４，Ｍ５、及び電界効果トランジスタＭ１，Ｍ２に電流供給を行う定電流源をなす電界効果トランジスタＭ３を有し、電界効果トランジスタＭ１とＭ４との接続部が出力端をなす差動増幅回路部と、該差動増幅回路部の出力端からの出力信号に応じた電圧を電界効果トランジスタＭ２の制御電極に入力する、電界効果トランジスタＭ６及び抵抗Ｒ１，Ｒ２からなる帰還回路部とを備えるようにした。【選択図】図１
2008152632.tif 000002
【特許請求の範囲】
【請求項１】
所定の基準電圧を生成して出力する基準電圧発生回路において、
制御電極が接地電圧に接続され高濃度ｎ型ゲートを有する一方の入力トランジスタをなす第１の電界効果トランジスタ、高濃度ｐ型ゲートを有する他方の入力トランジスタをなす第２の電界効果トランジスタ、該第１及び第２の各電界効果トランジスタの負荷をなす負荷回路、及び前記第１及び第２の各電界効果トランジスタに電流供給を行う定電流源を有し、前記第１の電界効果トランジスタと前記負荷回路との接続部が出力端をなす差動増幅回路部と、
該差動増幅回路部の出力端からの出力信号に応じた電圧を、前記第２の電界効果トランジスタの制御電極に入力する帰還回路部と、
を備え、
前記帰還回路部は、前記第２の電界効果トランジスタの制御電極の電圧を所定比で昇圧した電圧を前記基準電圧として出力することを特徴とする基準電圧発生回路。
【請求項２】
前記帰還回路部は、
前記差動増幅回路部からの出力信号の電圧に応じた電流を出力する第３の電界効果トランジスタと、
該第３の電界効果トランジスタの出力電流を電圧に変換する抵抗回路と、
を備え、
前記抵抗回路は、前記第３の電界効果トランジスタの出力電流を電圧に変換して前記第２の電界効果トランジスタの制御電極に入力すると共に、該第２の電界効果トランジスタの制御電極の電圧を所定比で昇圧した電圧を前記基準電圧として出力することを特徴とする請求項１記載の基準電圧発生回路。
【請求項３】
前記第３の電界効果トランジスタは、ソースが所定の電源電圧に接続され、ゲートに前記差動増幅回路部からの出力信号が入力されたｐチャネル型電界効果トランジスタであり、前記抵抗回路は、前記第３の電界効果トランジスタのドレインと接地電圧との間に直列に接続された第１及び第２の各抵抗で構成され、該第１及び第２の各抵抗の接続部が前記第２の電界効果トランジスタの制御電極に接続され、前記第３の電界効果トランジスタと前記抵抗回路との接続部から前記基準電圧が出力されることを特徴とする請求項２記載の基準電圧発生回路。
【請求項４】
所定の基準電圧を生成して出力する基準電圧発生回路において、
制御電極が接地電圧に接続され高濃度ｎ型ゲートを有する一方の入力トランジスタをなす第１の電界効果トランジスタ、高濃度ｐ型ゲートを有する他方の入力トランジスタをなす第２の電界効果トランジスタ、該第１及び第２の各電界効果トランジスタの負荷をなす負荷回路、及び前記第１及び第２の各電界効果トランジスタに電流供給を行う定電流源を有し、前記第１の電界効果トランジスタと前記負荷回路との接続部が出力端をなす差動増幅回路部と、
該差動増幅回路部の出力端からの出力信号に応じた電圧を、前記第２の電界効果トランジスタの制御電極に入力する帰還回路部と、
を備え、
前記帰還回路部は、前記第２の電界効果トランジスタの制御電極の電圧を所定比で降圧した電圧を前記基準電圧として出力することを特徴とする基準電圧発生回路。
【請求項５】
前記帰還回路部は、
前記差動増幅回路部からの出力信号の電圧に応じた電流を出力する第３の電界効果トランジスタと、
該第３の電界効果トランジスタの出力電流を電圧に変換する抵抗回路と、
を備え、
前記抵抗回路は、前記第３の電界効果トランジスタの出力電流を電圧に変換して前記第２の電界効果トランジスタの制御電極に入力すると共に、該第２の電界効果トランジスタの制御電極の電圧を所定比で降圧した電圧を前記基準電圧として出力することを特徴とする請求項４記載の基準電圧発生回路。
【請求項６】
前記第３の電界効果トランジスタは、ソースが所定の電源電圧に接続され、ゲートに前記差動増幅回路部からの出力信号が入力されたｐチャネル型電界効果トランジスタであり、前記抵抗回路は、前記第３の電界効果トランジスタのドレインと接地電圧との間に直列に接続された第１及び第２の各抵抗で構成され、前記第３の電界効果トランジスタと前記抵抗回路との接続部が前記第２の電界効果トランジスタの制御電極に接続され、該第１及び第２の各抵抗の接続部から前記基準電圧が出力されることを特徴とする請求項５記載の基準電圧発生回路。
【請求項７】
前記第１の抵抗及び／又は前記第２の抵抗は、製造の際の拡散又は成膜工程後に、抵抗値が調整可能であることを特徴とする請求項３又は６記載の基準電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの電界効果トランジスタにおけるゲート電極の仕事関数差の原理を用いた基準電圧発生回路に関する。
【背景技術】
【０００２】
従来、図６で示すように、デプレッション型の電界効果トランジスタとエンハンスメント型の電界効果トランジスタを直列に接続し、これらの電界効果トランジスタのしきい値電圧Ｖｔｈの差を基準電圧Ｖｒｅｆとして取り出すようにした基準電圧発生回路があった（例えば、特許文献１参照。）。
図６において、トランジスタ１０５はデプレッション型のｎ型電界効果トランジスタであり、トランジスタ１０７はエンハンスメント型のｎ型電界効果トランジスタである。
電界効果トランジスタは飽和状態では、ドレイン電流ｉｄは、下記（ａ）式のようになる。
ｉｄ＝Ｋ×（Ｖｇｓ−Ｖｔｈ）２………………（ａ）
但し、前記（ａ）式において、Ｋは導電係数を、Ｖｇｓはゲート‐ソース間電圧をそれぞれ示している。
【０００３】
トランジスタ１０５と１０７には同じ電流が流れることから、ノード１０８の電圧Ｖｇｓ７は、下記（ｂ）式のようになる。
Ｖｇｓ７＝Ｖｔｈ７−（Ｋ５／Ｋ７）１／２×Ｖｔｈ５………………（ｂ）
但し、前記（ｂ）式において、Ｋ５はトランジスタ１０５の導電係数を、Ｋ７はトランジスタ１０７の導電係数を、Ｖｔｈ５はトランジスタ１０５のしきい値電圧を、Ｖｔｈ７はトランジスタ１０７のしきい値電圧をそれぞれ示している。
ここで、導電係数Ｋ５とＫ７が等しくなるようにすると、前記（ｂ）式は下記（ｃ）式のようになる。
Ｖｇｓ７＝Ｖｔｈ７−Ｖｔｈ５………………（ｃ）
このように、ノード１０８の電圧Ｖｇｓ７は、トランジスタ１０５と１０７の各しきい値電圧の差になって基準電圧Ｖｒｅｆをなし、その様子を図７に示す。
【０００４】
一方、図８に示すように、ｎ型ゲートを持つトランジスタとｐ型ゲートを持つトランジスタにそれぞれ定電流を流して、これらトランジスタのしきい値電圧の差を基準電圧Ｖｒｅｆとして取り出す基準電圧発生回路があった（例えば、特許文献２参照。）。
図８では、導電係数Ｋがほぼ等しいｎ型ゲートを持つトランジスタＴ１とｐ型ゲートを持つトランジスタＴ２にそれぞれ定電流Ｉｏを流すことにより、定電流Ｉｏは、下記（ｄ）式で示すことができる。
Ｉｏ＝Ｋ×（Ｖ１−Ｖｔｈ１）２＝Ｋ×（Ｖ２−Ｖｔｈ２）２………（ｄ）
但し、前記（ｄ）式において、Ｖ１はトランジスタＴ１のドレイン‐ソース間電圧を、Ｖｔｈ１はトランジスタＴ１のしきい値電圧を、Ｖ２はトランジスタＴ２のドレイン‐ソース間電圧を、Ｖｔｈ２はトランジスタＴ２のしきい値電圧をそれぞれ示している。
【０００５】
前記（ｄ）式より、
Ｖ２−Ｖ１＝Ｖｔｈ２−Ｖｔｈ１
となり、トランジスタＴ１及びＴ２のドレイン電圧の差を取り出すことにより、トランジスタＴ１及びＴ２のしきい値電圧の差を取り出すことができる。
図９に、ドレインの電圧差を取り出す回路図を示す（例えば、特許文献２参照。）。図９の回路では、デプレッション型とエンハンスメント型の２種類のトランジスタを使用するのではなく、トランジスタのゲート電極の組成を変えることにより、トランジスタＴ１とＴ２のしきい値電圧を異なる値にしている。
【特許文献１】特公平４−６５５４６号公報
【特許文献２】特開昭５４−１３２７５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、図８の回路には次のような３つの課題があった。
第１の課題は、デプレッション型とエンハンスメント型の２種類のトランジスタを使用しているため、プロセス変動により、各トランジスタのしきい値電圧Ｖｔｈはそれぞれ独立して変動してしまい、基準電圧Ｖｒｅｆの初期精度が悪くなってしまうということである。図１０に示すように、各トランジスタのしきい値電圧ＶｔｈのばらつきをΔＶｔｈ５とΔＶｔｈ７とすると、基準電圧Ｖｒｅｆの変動は、−（ΔＶｔｈ５＋ΔＶｔｈ７）から（ΔＶｔｈ５＋ΔＶｔｈ７）まで変動することになる。例えば、Ｖｔｈ５＝−０.５Ｖ、Ｖｔｈ７＝０.５Ｖ、ΔＶｔｈ５＝ΔＶｔｈ７＝０.１５Ｖとすると、基準電圧Ｖｒｅｆは、０.７Ｖ〜１.３Ｖ（±３０％）まで変動することになり、基準電圧Ｖｒｅｆの変動が大きいという問題があった。
【０００７】
第２の課題は、デプレッション型とエンハンスメント型の２種類のトランジスタを使用していることから、これらトランジスタのチャネル領域のポテンシャル差の温度特性が同一でないため、温度特性が悪くなってしまうということである。そこで、温度特性を改善するために、トランジスタ１０５のチャネル幅Ｗとチャネル長Ｌの比Ｓ５（＝Ｗ／Ｌ）とトランジスタ１０７のチャネル幅Ｗとチャネル長Ｌの比Ｓ７（＝Ｗ／Ｌ）の比（Ｓ５／Ｓ７）を調整してもせいぜい約３００ｐｐｍ／℃にしかならなかった。このように、基準電圧Ｖｒｅｆの温度特性が大きいという問題があった。
【０００８】
第３の課題は、各トランジスタ１０５及び１０７のソース‐ドレイン間電圧Ｖｄｓ５及びＶｄｓ７が、
Ｖｄｓ５＝ＶＣＣ−Ｖｇ７
Ｖｄｓ７＝Ｖｇ７
となる。このため、電源電圧ＶＣＣが変動すると、トランジスタ１０５のソース‐ドレイン間電圧Ｖｄｓ５も変動してしまい、基準電圧Ｖｒｅｆが電源電圧ＶＣＣの変動に応じて変動することである。図１１に示すように、電源電圧ＶＣＣが大きくなると、トランジスタ１０５のゲート‐ソース間電圧Ｖｇｓとドレイン電流ｉｄとの関係を示した曲線がずれてしまい、基準電圧ＶｒｅｆがΔＶｒｅｆだけ大きくなるという問題があった。
【０００９】
一方、図９の回路では、前記第１及び第２の各課題を解決することができるが、定電流源として抵抗を使用していることから、前記第３の課題を解決することができなかった。
【００１０】
本発明は、上記のような問題を解決するためになされたものであり、プロセス変動、温度変動及び電源電圧変動による基準電圧のばらつきを低減させることができる基準電圧発生回路を得ることを目的とする。
【課題を解決するための手段】
【００１１】
この発明に係る基準電圧発生回路は、所定の基準電圧を生成して出力する基準電圧発生回路において、
制御電極が接地電圧に接続され高濃度ｎ型ゲートを有する一方の入力トランジスタをなす第１の電界効果トランジスタ、高濃度ｐ型ゲートを有する他方の入力トランジスタをなす第２の電界効果トランジスタ、該第１及び第２の各電界効果トランジスタの負荷をなす負荷回路、及び前記第１及び第２の各電界効果トランジスタに電流供給を行う定電流源を有し、前記第１の電界効果トランジスタと前記負荷回路との接続部が出力端をなす差動増幅回路部と、
該差動増幅回路部の出力端からの出力信号に応じた電圧を、前記第２の電界効果トランジスタの制御電極に入力する帰還回路部と、
を備え、
前記帰還回路部は、前記第２の電界効果トランジスタの制御電極の電圧を所定比で昇圧した電圧を前記基準電圧として出力するものである。
【００１２】
具体的には、前記帰還回路部は、
前記差動増幅回路部からの出力信号の電圧に応じた電流を出力する第３の電界効果トランジスタと、
該第３の電界効果トランジスタの出力電流を電圧に変換する抵抗回路と、
を備え、
前記抵抗回路は、前記第３の電界効果トランジスタの出力電流を電圧に変換して前記第２の電界効果トランジスタの制御電極に入力すると共に、該第２の電界効果トランジスタの制御電極の電圧を所定比で昇圧した電圧を前記基準電圧として出力するようにした。
【００１３】
この場合、前記第３の電界効果トランジスタは、ソースが所定の電源電圧に接続され、ゲートに前記差動増幅回路部からの出力信号が入力されたｐチャネル型電界効果トランジスタであり、前記抵抗回路は、前記第３の電界効果トランジスタのドレインと接地電圧との間に直列に接続された第１及び第２の各抵抗で構成され、該第１及び第２の各抵抗の接続部が前記第２の電界効果トランジスタの制御電極に接続され、前記第３の電界効果トランジスタと前記抵抗回路との接続部から前記基準電圧が出力されるようにした。
【００１４】
また、この発明に係る基準電圧発生回路は、所定の基準電圧を生成して出力する基準電圧発生回路において、
制御電極が接地電圧に接続され高濃度ｎ型ゲートを有する一方の入力トランジスタをなす第１の電界効果トランジスタ、高濃度ｐ型ゲートを有する他方の入力トランジスタをなす第２の電界効果トランジスタ、該第１及び第２の各電界効果トランジスタの負荷をなす負荷回路、及び前記第１及び第２の各電界効果トランジスタに電流供給を行う定電流源を有し、前記第１の電界効果トランジスタと前記負荷回路との接続部が出力端をなす差動増幅回路部と、
該差動増幅回路部の出力端からの出力信号に応じた電圧を、前記第２の電界効果トランジスタの制御電極に入力する帰還回路部と、
を備え、
前記帰還回路部は、前記第２の電界効果トランジスタの制御電極の電圧を所定比で降圧した電圧を前記基準電圧として出力するものである。
【００１５】
具体的には、前記帰還回路部は、
前記差動増幅回路部からの出力信号の電圧に応じた電流を出力する第３の電界効果トランジスタと、
該第３の電界効果トランジスタの出力電流を電圧に変換する抵抗回路と、
を備え、
前記抵抗回路は、前記第３の電界効果トランジスタの出力電流を電圧に変換して前記第２の電界効果トランジスタの制御電極に入力すると共に、該第２の電界効果トランジスタの制御電極の電圧を所定比で降圧した電圧を前記基準電圧として出力するようにした。
【００１６】
この場合、前記第３の電界効果トランジスタは、ソースが所定の電源電圧に接続され、ゲートに前記差動増幅回路部からの出力信号が入力されたｐチャネル型電界効果トランジスタであり、前記抵抗回路は、前記第３の電界効果トランジスタのドレインと接地電圧との間に直列に接続された第１及び第２の各抵抗で構成され、前記第３の電界効果トランジスタと前記抵抗回路との接続部が前記第２の電界効果トランジスタの制御電極に接続され、該第１及び第２の各抵抗の接続部から前記基準電圧が出力されるようにした。
【００１７】
一方、前記第１の抵抗及び／又は前記第２の抵抗は、製造の際の拡散又は成膜工程後に、抵抗値が調整可能であるようにしてもよい。
【発明の効果】
【００１８】
本発明の基準電圧発生回路によれば、制御電極が接地電圧に接続され高濃度ｎ型ゲートを有する一方の入力トランジスタをなす第１の電界効果トランジスタ、高濃度ｐ型ゲートを有する他方の入力トランジスタをなす第２の電界効果トランジスタ、該第１及び第２の各電界効果トランジスタの負荷をなす負荷回路、及び前記第１及び第２の各電界効果トランジスタに電流供給を行う定電流源を有し、前記第１の電界効果トランジスタと前記負荷回路との接続部が出力端をなす差動増幅回路部と、該差動増幅回路部の出力端からの出力信号に応じた電圧を、前記第２の電界効果トランジスタの制御電極に入力する帰還回路部とを備え、前記帰還回路部は、前記第２の電界効果トランジスタの制御電極の電圧を所定比で昇圧又は降圧した電圧を前記基準電圧として出力するようにした。このことから、プロセス変動、温度変動及び電源電圧変動による基準電圧のばらつきを低減させることができる。
【発明を実施するための最良の形態】
【００１９】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における基準電圧発生回路の回路例を示した図である。
図１において、基準電圧発生回路１は、ｎチャネル型の電界効果トランジスタＭ１〜Ｍ３、ｐチャネル型の電界効果トランジスタＭ４〜Ｍ６及び抵抗Ｒ１，Ｒ２で構成され、電界効果トランジスタＭ１〜Ｍ３はデプレッション型の電界効果トランジスタをなし、電界効果トランジスタＭ４〜Ｍ６はエンハンスメント型の電界効果トランジスタをなしている。なお、電界効果トランジスタＭ１〜Ｍ５は差動増幅回路部を、電界効果トランジスタＭ６及び抵抗Ｒ１，Ｒ２は帰還回路部をそれぞれなす。また、電界効果トランジスタＭ１は第１の電界効果トランジスタを、電界効果トランジスタＭ２は第２の電界効果トランジスタを、電界効果トランジスタＭ６は第３の電界効果トランジスタをそれぞれなし、抵抗Ｒ１，Ｒ２は抵抗回路を、抵抗Ｒ１は第１の抵抗を、抵抗Ｒ２は第２の抵抗をそれぞれなす。
【００２０】
電界効果トランジスタＭ１〜Ｍ５は差動増幅回路を形成しており、電界効果トランジスタＭ１及びＭ２は、基板やチャネルドープの不純物濃度が等しく、ｎ型基板のｐウェル内にそれぞれ形成され、サブストレートゲートはソースに接続されている。電界効果トランジスタＭ１は高濃度ｎ型ゲートを、電界効果トランジスタＭ２は高濃度ｐ型ゲートをそれぞれ有し、電界効果トランジスタＭ１及びＭ２は、前記差動増幅回路の入力トランジスタをそれぞれなしている。電界効果トランジスタＭ１及びＭ２の各ソースは接続され、該接続部と接地電圧ＧＮＤとの間には電界効果トランジスタＭ３が接続されている。電界効果トランジスタＭ３において、ゲート、サブストレートゲート及びソースがそれぞれ接続されて接地電圧ＧＮＤに接続され、電界効果トランジスタＭ３は定電流源をなしている。
【００２１】
電界効果トランジスタＭ４及びＭ５は、カレントミラー回路を形成しており、電界効果トランジスタＭ１及びＭ２の負荷をなしている。電源電圧ＶＣＣと電界効果トランジスタＭ１のドレインとの間には電界効果トランジスタＭ４が、電源電圧ＶＣＣと電界効果トランジスタＭ２のドレインとの間には電界効果トランジスタＭ５がそれぞれ接続され、電界効果トランジスタＭ４及びＭ５の各ゲートは接続され、該接続部は電界効果トランジスタＭ５のドレインに接続されている。電界効果トランジスタＭ４及びＭ５の各サブストレートゲートは、それぞれ電源電圧ＶＣＣに接続されている。
【００２２】
また、電源電圧ＶＣＣと接地電圧ＧＮＤとの間には、電界効果トランジスタＭ６、抵抗Ｒ１及び抵抗Ｒ２が直列に接続され、電界効果トランジスタＭ６のゲートは、電界効果トランジスタＭ１と電界効果トランジスタＭ４との接続部に接続されている。電界効果トランジスタＭ６のサブストレートゲートは電源電圧ＶＣＣに接続され、抵抗Ｒ１と抵抗Ｒ２の接続部は電界効果トランジスタＭ２のゲートに接続されている。電界効果トランジスタＭ６と抵抗Ｒ１との接続部から基準電圧Ｖｒｅｆが出力される。電界効果トランジスタＭ６、抵抗Ｒ１及びＲ２は、電界効果トランジスタＭ１〜Ｍ５で構成された差動増幅回路に対してフィードバックループを形成している。
【００２３】
このような構成において、電界効果トランジスタＭ４及びＭ５がカレントミラー回路を形成していることから、前記差動増幅回路の入力トランジスタをなす電界効果トランジスタＭ１及びＭ２には同一の電流が流れる。抵抗Ｒ１とＲ２との接続部の電圧をＶＡとすると、該電圧ＶＡは下記（１）式のようになる。
ＶＡ＝ＶｔｈＭ２−（ＫＭ１／ＫＭ２）１／２×ＶｔｈＭ１……………（１）
なお、ＫＭ１は電界効果トランジスタＭ１の導電係数を、ＫＭ２は電界効果トランジスタＭ２の導電係数をそれぞれ示しており、ＶｔｈＭ１は電界効果トランジスタＭ１のしきい値電圧を、ＶｔｈＭ２は電界効果トランジスタＭ２のしきい値電圧をそれぞれ示している。
【００２４】
電界効果トランジスタＭ１とＭ２の各導電係数が等しくなるようにすることにより、前記（１）式は下記（２）式のようになる。
ＶＡ＝ＶｔｈＭ２−ＶｔｈＭ１………………（２）
プロセスの変動によって基板やチャネルドープの不純物濃度がばらついた場合においても、電界効果トランジスタＭ１とＭ２の各不純物濃度も同様にばらつくことから、電界効果トランジスタＭ１とＭ２におけるゲート‐ソース間電圧Ｖｇｓとドレイン電流ｉｄとの特性例を示した図２で示すように電圧ＶＡの絶対値にはほとんど影響することはない。
電圧ＶＡは、抵抗Ｒ１と抵抗Ｒ２で昇圧されて基準電圧Ｖｒｅｆになることから、抵抗Ｒ１及びＲ２の抵抗値をｒ１及びｒ２とすると、下記（３）式が成り立つ。
Ｖｒｅｆ＝ＶＡ×（ｒ１＋ｒ２）／ｒ２………………（３）
【００２５】
このように、抵抗Ｒ１とＲ２の抵抗比を調整することにより所望の基準電圧Ｖｒｅｆを得ることができる。抵抗Ｒ１と抵抗Ｒ２との抵抗比は、製造時に固定されるようにしてもよい。また、抵抗Ｒ１及び／又は抵抗Ｒ２を、図３に示すような構成にし、製造後、例えば製造の際の拡散又は成膜工程後に、×で示した箇所をレーザートリミングで選択的に切断して抵抗値を調整するようにしてもよい。このようにすることにより、安定した電圧ＶＡ、及び抵抗Ｒ１とＲ２との抵抗比を得ることができ、プロセス変動による影響を受けにくい安定した基準電圧Ｖｒｅｆを得ることができる。
また、抵抗Ｒ１とＲ２は同じ温度特性を有していることから、抵抗Ｒ１とＲ２との抵抗比は、ほとんど温度特性を有していない。
【００２６】
一方、電界効果トランジスタＭ１のチャネル幅Ｗ１とチャネル長Ｌ１の比Ｓ１（＝Ｗ１／Ｌ１）と、電界効果トランジスタＭ２のチャネル幅Ｗ２とチャネル長Ｌ２の比Ｓ２（＝Ｗ２／Ｌ２）を調整して電圧ＶＡの温度特性を改善させる。
図４は、Ｓ２／Ｓ１の比を変えたときの電圧ＶＡの温度特性の実験データを示した図であり、図４では、２５℃をセンターにしたときの実験データを示している。
図４において、実線はＳ２／Ｓ１＝１.００のときを示しており、このときの電圧ＶＡの温度特性は負を示し−５４５ｐｐｍ／℃である。また、図４の破線はＳ２／Ｓ１＝０.６７のときを示しており、このときの電圧ＶＡの温度特性は負を示し−１９１ｐｐｍ／℃である。
【００２７】
図４の１点鎖線はＳ２／Ｓ１＝０.５０のときを示しており、このときの電圧ＶＡの温度特性は正を示し６０ｐｐｍ／℃になる。図４の２点鎖線はＳ２／Ｓ１＝０.４５のときを示しており、このときの電圧ＶＡの温度特性は正を示し１５４ｐｐｍ／℃になる。すなわち、Ｓ２／Ｓ１が０.５〜０.６７の間の値のときに電圧ＶＡの温度特性の最小点があることが分かる。該最小点になるＳ２／Ｓ１の値を推定すると０.５４〜０.５８であり、そのときの電圧ＶＡの温度特性は、約４０ｐｐｍ／℃になることが分かった。このように、Ｓ２／Ｓ１の値を変えることにより電圧ＶＡの温度特性を小さくすることができる。但し、この場合、前記（１）式の導電係数が残るため、基準電圧Ｖｒｅｆのばらつきは±５〜６％程度に大きくなるが、従来よりも基準電圧Ｖｒｅｆのばらつきを小さくすることができる。
【００２８】
更に、電界効果トランジスタＭ４及びＭ５のカレントミラー回路で電界効果トランジスタＭ１及びＭ２に同一電流を流しているため、電界効果トランジスタＭ１とＭ２の各ドレイン電圧はほぼ同一になり、この結果、電界効果トランジスタＭ１とＭ２のソース‐ドレイン間電圧は同一になる。したがって、電源電圧ＶＣＣが変動しても、電界効果トランジスタＭ２とＭ３のソース‐ドレイン間電圧Ｖｄｓはその影響を受けることはなく、基準電圧Ｖｒｅｆが変動することはない。
なお、前記説明では、電圧ＶＡを抵抗Ｒ１と抵抗Ｒ２で昇圧して基準電圧Ｖｒｅｆを生成するようにしたが、電圧ＶＡを抵抗Ｒ１と抵抗Ｒ２で分圧して降圧し基準電圧Ｖｒｅｆを生成するようにしてもよく。このようにした場合は、図１は図５のようになる。
このように、本第１の実施の形態における基準電圧発生回路は、プロセスのばらつきや、温度特性や、電源電圧ＶＣＣの変動に対して良好な特性を有すると共に、基準電圧Ｖｒｅｆの電圧値を制御することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の第１の実施の形態における基準電圧発生回路の回路例を示した図である。
【図２】電界効果トランジスタＭ１とＭ２のＶｇｓ‐ｉｄ特性におけるプロセス変動によるばらつきを示した図である。
【図３】図１の抵抗Ｒ１とＲ２の例を示した図である。
【図４】Ｓ２／Ｓ１の比を変えたときの基準電圧Ｖｒｅｆの温度特性の実験データを示した図である。
【図５】本発明の第１の実施の形態における基準電圧発生回路の他の回路例を示した図である。
【図６】従来の基準電圧発生回路の例を示した回路図である。
【図７】図６の電界効果トランジスタ１０５と１０７におけるそれぞれのＶｇｓ‐ｉｄ特性の例を示した図である。
【図８】従来の基準電圧発生回路の他の例を示した回路図である。
【図９】従来の基準電圧発生回路の他の例を示した回路図である。
【図１０】図６の電界効果トランジスタ１０５と１０７のＶｇｓ‐ｉｄ特性におけるプロセス変動によるばらつきを示した図である。
【図１１】電源電圧変動に伴う図６の電界効果トランジスタ１０５のＶｇｓ‐ｉｄ特性の変動を示した図である。
【符号の説明】
【００３０】
１  基準電圧発生回路
Ｍ１〜Ｍ６  電界効果トランジスタ
Ｒ１，Ｒ２  抵抗
【図１】
2008152632.tif 000003
【図２】
2008152632.tif 000004
【図３】
2008152632.tif 000005
【図４】
2008152632.tif 000006
【図５】
2008152632.tif 000007
【図６】
2008152632.tif 000008
【図７】
2008152632.tif 000009
【図８】
2008152632.tif 000010
【図９】
2008152632.tif 000011
【図１０】
2008152632.tif 000012
【図１１】
2008152632.tif 000013