(57)【要約】【課題】低消費電力、低費用化が実現可能で、マイクロ波電力応用に適合したガリウムナイトライドを基盤とする高電子移動度トランジスタを提供する。【解決手段】高電子移動度トランジスタ1は、ガリウムナイトライド(GaN)バッファ層10、該バッファ層10上のアルミニウムガリウムナイトライド(GaAlN)バリア層20、該バリア層20上に位置するソース電極30、前記バリア層20上に前記ソース電極30と離隔して位置するドレイン電極40、前記バリア層20の上面に前記ソース電極30及びドレイン電極40と離隔して位置するゲート電極50、前記バリア層20上面に蒸着された誘電体層60、前記ゲート電極50の上方で誘電体層60上に形成される電界電極70、及び前記誘電体層60内部に前記ゲート電極50及びドレイン電極40間に離隔するように形成される内部電界電極80を含む。このように、高電子移動度トランジスタのゲート電極50とドレイン電極40間に内部電界電極80を挿入することで、上記課題が達成される。【選択図】図１
2008078601.tif 000002
【特許請求の範囲】
【請求項１】
ガリウムナイトライド(GaN)バッファ層と、
該バッファ層上のアルミニウムガリウムナイトライド(GaAlN)バリア層と、
該バリア層上に位置するソース電極と、
前記バリア層上に前記ソース電極と離隔して位置するドレイン電極と、
前記バリア層の上面に前記ソース電極及びドレイン電極と離隔して位置するゲート電極と、
前記バリア層上面に蒸着された誘電体層と、
前記ゲート電極の上方で誘電体層上に形成される電界電極と、
前記誘電体層内部に前記ゲート電極及びドレイン電極間に離隔するように形成される内部電界電極と、を含むガリウムナイトライドを基盤とする高電子移動度トランジスタ。
【請求項２】
前記内部電界電極が、前記電界電極と積層形態にオーバーラップしていることを特徴とする請求項１に記載のガリウムナイトライドを基盤とする高電子移動度トランジスタ。
【請求項３】
前記内部電界電極が、前記電界電極とオーバーラップしないか、前記電界電極とお互いに境界が一致することを特徴とする請求項１に記載のガリウムナイトライドを基盤とする高電子移動度トランジスタ。
【請求項４】
前記内部電界電極には、ゲート電極とドレイン電極との間に印加される電圧に等しい電圧が印加されることを特徴とする請求項１に記載のガリウムナイトライドを基盤とする高電子移動度トランジスタ。
【請求項５】
前記電界電極には、ソース電極、ゲート電極、またはドレイン電極に印加される電圧に等しい電圧が印加されることを特徴とする請求項４に記載のガリウムナイトライドを基盤とする高電子移動度トランジスタ。
【請求項６】
前記内部電界電極が、前記電界電極からドレイン電極までの間に順次的に積層形態にオーバーラップしている多数個の内部電界電極であることを特徴とする請求項１に記載のガリウムナイトライドを基盤とする高電子移動度トランジスタ。
【請求項７】
前記内部電界電極が、前記電界電極からドレイン電極までの間に形成された多数個の内部電界電極であり、各内部電界電極がオーバーラップしないか、お互いに境界が一致する請求項１に記載のガリウムナイトライドを基盤とする高電子移動度トランジスタ。
【請求項８】
前記多数個の内部電界電極には、ゲート電極とドレイン電極との間に印加される電圧に等しい電圧が印加されることを特徴とする請求項６または請求項７に記載のガリウムナイトライドを基盤とする高電子移動度トランジスタ。
【請求項９】
前記電界電極が、ゲート電極またはソース電極のいずれか一つと導体で連結されることを特徴とする請求項１に記載のガリウムナイトライドを基盤とする高電子移動度トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ガリウムナイトライドを基盤とする高電子移動度トランジスタに関するもので、より詳細には、高電子移動度トランジスタのゲートとドレイン間に内部電界電極を挿入することにより、ゲートとドレイン領域で電界が分散してピーク値が減少されて、高周波性能を維持しながらゲート漏洩電流を減少させて高い降伏電圧を得ることができ、シールド効果(Shielding Effect)でゲートとドレイン間のキャパシタンスが減少され、内部電界電極の入力電圧を変化させることにより線形性、高電力及び高周波特性が向上させられるガリウムナイトライドを基盤とする高電子移動度トランジスタに関するものである。
【背景技術】
【０００２】
一般的に、高電子移動度トランジスタ(HEMT: High Electron Mobility Transistor)は
、ガリウムヒ素(GaAs)等の化合物半導体をヘテロ接合(Heterjuction)したものであり、高出力、高集積トランジスタ、スイッチ、電力増幅器、及びマイクロウエーブモノリシック集積回路(MMIC: Microwave Monolithic Integrated Circuit)等に適用される。
【０００３】
そして、トランジスタは、高出力マイクロウエーブモノリシック集積回路で要求される高出力、高周波数及び高熱で動作可能な特性を有すると共にIII-V族物質より大きいエネ
ルギーバンドギャップ(Energy Bandgap)を有するガリウムナイトライド(Gallium Nitride)を利用して、高い降伏電圧(Threshold Voltage)を有することができる。
【０００４】
ここで、ガリウムナイトライドの降伏電圧を向上させるために、高電子移動度トランジスタでゲート上に一つの電界電極を使用する構造が使用されるが、この構造は、ゲートとドレイン間にまた別の電極を形成させる構造であり、このような電界電極構造はゲートとドレイン間の電界を広げて、それによってピーク値を減少させる。
【０００５】
しかし、高電子移動度トランジスタのゲートとドレイン領域では、マイクロ波に応用することができるように電界が充分に分散せず、それによる分散ピーク値の相対的な上昇分が、降伏電圧を減少させ、ゲート漏洩電流が上昇するにつれて、入力電圧に対する出力電圧の利得が減少し、消費電力が上昇することにより費用が増加すると共にゲートとドレイン間のキャパシタンスが増加され、高電力及び高周波特性に限界を有する問題点があった。
【非特許文献１】Huili Xiang, et al., “High Breakdown Voltage AlGaN-GaN HEMTs Achieved by Mutiple Field Plates”, IEEE ELECTRON DEVICE LETTERS, VOL,. 25, NO.4, p.161-163, APRIL 2004
【非特許文献２】Wataru Saito, et al., “Design and Demonstration of High Breakdown Voltage GaN High Electron Mobility Transistor(HEMT) Using Field Plate Structure for Power Electronics Applications”, Japanese Journal of Applied Physics, Vol.43, No.4B, 2004, pp.1139-2242, 2004
【非特許文献３】Vipan Kumar et al., “Field-Plated 0.25-micrometer Gate-Length AlGaN/GaN HEMTs With Varying Field-Plate Length”, IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL.53, NO.6, p.1477-1480, JUNE 2006
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記の問題点を解決するために案出されたもので、高電子移動度トランジスタのゲートとドレイン間に内部電界電極を挿入することで、ゲートとドレイン領域で電界
が分散してピーク値が減少され、高周波性能を維持しながらゲート漏洩電流を減少させて高い降伏電圧を得ることができ、シールド効果(Shielding Effect)によりゲートとドレイン間のキャパシタンスが減少され、内部電界電極の入力電圧を変化させることにより線形性、高電力及び高周波特性が向上させられる、低消費電力、低費用化が実現可能で、マイクロ波電力応用に適合したガリウムナイトライドを基盤とする高電子移動度トランジスタを提供することを目的にする。
【課題を解決するための手段】
【０００７】
前記の目的を達成するために、本発明によれば、ガリウムナイトライド(GaN)バッファ
層、該バッファ層上のアルミニウムガリウムナイトライド(GaAlN)バリア層、該バリア層
上に位置するソース電極、前記バリア層上に前記ソース電極と離隔して位置するドレイン電極、前記バリア層の上面に前記ソース電極及びドレイン電極と離隔して位置するゲート電極、前記バリア層上面に蒸着された誘電体層、前記ゲート電極の上方で誘電体層上に形成される電界電極、及び前記誘電体層内部に前記ゲート電極及びドレイン電極間に離隔するように形成される内部電界電極を含むガリウムナイトライドを基盤とする高電子移動度トランジスタが提供される。
【０００８】
そして、前記内部電界電極は、前記電界電極と積層形態にオーバーラップしている。
【０００９】
一方、前記内部電界電極は、前記電界電極とオーバーラップしないか、前記電界電極とお互いに境界が一致することもできる。
【００１０】
合わせて、前記内部電界電極には、ゲート電極とドレイン電極との間に印加される電圧に等しい電圧が印加される。
【００１１】
この時、前記電界電極には、ソース電極、ゲート電極、またはドレイン電極に印加される電圧に等しい電圧が印加される。
【００１２】
ここで、前記内部電界電極は、前記電界電極からドレイン電極までの間に順次的に積層形態にオーバーラップしている多数個の内部電界電極であってもよい。
【００１３】
前記内部電界電極は、前記電界電極からドレイン電極までの間に形成された多数個の内部電界電極であり、各内部電界電極はオーバーラップしないか、お互いに境界が一致してもよい。
【００１４】
また、多数個形成される内部電界電極には、ゲート電極とドレイン電極との間に印加される電圧に等しい電圧が印加される。
【００１５】
そして、前記電界電極は、ゲート電極またはソース電極のいずれか一つと導体で連結される。
【発明の効果】
【００１６】
高電子移動度トランジスタのゲートとドレイン間に内部電界電極を挿入することで、ゲートとドレイン領域に電界が分散してピーク値が減少され、高周波性能を維持しながらゲート漏洩電流を減少させて高い降伏電圧を得ることができ、シールド効果(Shielding Effect)によりゲートとドレイン間のキャパシタンスが減少され、内部電界電極の入力電圧を変化させることにより線形性、高電力及び高周波特性が向上させられる等の効果を得ることができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明による実施例を添付された例示図面を参照して詳細に説明する。
図1は、本発明の１実施例による高電子移動度トランジスタを概略的に図示した断面図で
、図2は本発明の別の実施例による高電子移動度トランジスタを概略的に図示した断面図
である。
図１で図示したように、高電子移動度トランジスタ1は、鉄(Fe)でドーピングされたガリ
ウムナイトライド(GaN)バッファ層10と、前記バッファ層10上に形成されるバリア層20と
を有する。これらの層10,20は有機金属化学蒸着法(MOCVD: Metal Organic Chemical Vapor Deposition)を使用して形成される。
【００１８】
ここで、前記バッファ層10は、半絶縁物質で2μmの厚さに形成することが好ましく、前記バリア層20は、ドーピングされていないAl0.27Ga0.73Nで22nmの厚さに形成することが
好ましい。素子の絶縁のために400Å/分のエッチング速度を有するAr-Cl2ガスを基盤に施すRIBE(Remote Ion Beam Etching)方法をガリウムナイトライド(GaN)バッファ層10に適用することが好ましい。
【００１９】
そして、高電子移動度トランジスタ1はさらに、前記バッファ層10の上面の予め決定さ
れた位置に形成されるソース電極30と、前記バリア層20上に前記ソース電極30と所定距離離隔して形成されるドレイン電極40と、前記バリア層20の上面に前記ソース電極30及びドレイン電極40と所定距離離隔して形成されるゲート電極50とを含む。
【００２０】
ここで、ゲートとソース間の距離(D1)は1μmであり、ゲートとドレイン間の距離(D4)は3μmで、ゲート長(D2)は1μm、ゲートの幅は100μmであり、変更可能である。
【００２１】
ここで、ドレインとソースとのオーミック(Ohmic)接触は、Ti/Al/Ti/Au(150/1000/450/550Å)を有する多層構造を熱蒸発(Thermal Evaporation)で蒸着して窒素(N2)の大気で830℃で39秒間の急速熱処理(RTA: Rapid Thermal Annealing)過程を通じて形成させて、ゲートのショットキー接合(Schottky Junction)は、Ni/Au(200/3000Å)を熱蒸発で蒸着させることが好ましい。
【００２２】
また、高電子移動度トランジスタ1は、前記バリア層20上面に蒸着された誘電体層60と
前記ゲート電極50の上方で誘電体層60上に形成される電界電極70と、前記誘電体層60内部に前記ゲート電極50及びドレイン電極40間に離隔して形成される内部電界電極80とを含む。
【００２３】
ここで、電界電極長(D3)は、1μmに形成され、変更可能である。
【００２４】
ここで、前記誘電体層60は、PECVD(Plasma Enhanced Chemical Vapor Deposion)を利用して1000Åのシリコンナイトライド(SiNx)で蒸着され、内部電界電極80はゲート電極50とドレイン電極40間に形成されるシリコンナイトライド(SiNx)誘電体層60上に形成し、さらに1000Åのシリコンナイトライド(SiNx)が再蒸着することが好ましい。
【００２５】
また、前記バリア層20と誘電体層60の間に0.8nm厚のアルミニウムナイトライド(AlN)バッファ層を挿入可能であり、前記アルミニウムナイトライド(AlN)バッファ層の厚さは変
更可能である。
【００２６】
合わせて、前記内部電界電極80は、前記電界電極70と積層形態にオーバーラップして形成されるが、別の実施形態では、電界電極70とオーバーラップしないように形成したり、お互いに境界が一致する形態に形成したりすることも可能である。
【００２７】
そして、前記内部電界電極80には、ゲート電極50とドレイン電極40との間に印加される
電圧に等しい電圧が印加されて、前記電界電極70にはソース電極30、ゲート電極50、またはドレイン電極40に印加される電圧に等しい電圧が印加される。
【００２８】
一方、図2に示すように、前記内部電界電極80は、前記電界電極70からドレイン電極40
までの間に順次的に積層形態にオーバーラップして多数個形成することができる。前記内部電界電極80は、前記電界電極70からドレイン電極40までの間に多数個形成して、各内部電界電極80はオーバーラップしないように形成したり、お互いに境界が一致する形態に形成したりすることも可能である。多数個形成される内部電界電極80には、ゲート電極50とドレイン電極40との間に印加される電圧に等しい電圧が印加される。
【００２９】
ここで、多数個形成される内部電界電極80に印加される電圧は、順次的に印加することができる。
【００３０】
また、前記電界電極70は、ゲート電極50またはソース電極30のいずれか一つと導体で連結される。
【００３１】
最後に、内部電界電極80を移動させることにより降伏電圧、出力電力、線形性等の特性を向上させることができる。
【００３２】
図3は、本発明のソース電極30及びドレイン電極40の位置による電界分散度を図示した
グラフである。図面に示したように、従来技術による高電子移動度トランジスタの電界は、約2.7MV/cmの相対的に高い分散度のピーク値を有する一方、本発明による高電子移動度トランジスタの電界は、約2.5MV/cmの低い分散度のピーク値を有することにより降伏電圧の特性が向上する。
【００３３】
図4は、図１における本発明の内部電界電極印加電圧による漏洩電流を図示したグラフ
である。図面に示したように、内部電界電極80に印加される電圧を0[V]から-15[V]までバイアスを変化させることによるゲート漏洩電流の特性を示す。
【００３４】
ここで、内部電界電極80に-15[V]の電圧を印加する時の漏洩電流は、1.6μAで前記内部電界電極80に0[V]を印加した時の漏洩電流より約15％減少して、これによって降伏電圧の特性が向上する。
【００３５】
図5は、図１における本発明の内部電界電極印加電圧による周波数特性を図示したグラ
フである。図面に示したように、内部電界電極80に印加される電圧が増加するにつれて周波数特性が向上することを示している。最適のバイアス条件で小信号マイクロ波の特性を、当該技術分野で周知のオンウエーハ(On-Wafer)方法で測定した。fTは最大電流利得カットオフ周波数(Maximun Current Gain Cutoff Frequency)であり、fMAXは最大振動周波数(Maximun Oscillation Frequency)である。マイクロ波小信号は内部電界電圧が2.5[V]、ドレインとゲート間の電圧が 5[V]である時に飽和し始めて、内部電界電圧とドレイン、ゲ
ート間の電圧が等しい時よりも周波数が増加する。
【００３６】
図6は、本発明による電流利得及び最大使用可能な電力利得を図示したグラフである。
図面に示したように、最適のバイアス条件で小信号マイクロ波の特性を、オンウエーハ(On-Wafer)方法で測定した。電流利得(H21)と最大利用可能な電力利得(Gmax)の測定結果を
下記に示す。
【００３７】
測定されたfTとfMAXは、内部電界電圧とゲート、ソース間の電圧が0[V]で等しい時、4.89GHzと9.96GHzを有し、内部電界電圧とドレイン、ゲート間電圧の1/2が2.5[V]で等しい
時、6.9GHzと14.4GHzを示す。
【００３８】
図7は、本発明の内部電界電極印加電圧による電力特性及び利得を図示したグラフであ
る。図面に示したように、2GHzで内部電界電圧とゲート、ソース間の電圧が-1[V]、内部
電界電圧とドレイン、ゲート間電圧の1/2が8[V]の時にオンウエーハロードプルパワー(On-Wafer Load Pull Power)を測定した。
【００３９】
ここで、本発明による高電子移動度トランジスタは、ドレイン、ソース間の電圧は 15[V]で内部電界電圧とゲート、ソース間の電圧が-1[V]である時、最大出力電力は15.5dBm、最大利得は12.8dBを有し、内部電界電圧とゲート、ソース間の電圧が8[V]である時、最大出力電力は16.4dBm、最大利得は13.5dBの特性を示し、内部電界電圧とドレイン、ゲート
間の電圧が等しい時よりも最適のバイアス条件である内部電界電圧とドレイン、ゲート間電圧の1/2が等しい時、入力に対する出力が増加される。
【００４０】
言い換えれば、出力電力特性であるPoutが15.5dBmから16.4dBmに、利得は12.8dBから13.5dBに増加されてシールド効果(Shielding Effect)によりキャパシタンス(Cgd:capacitance)を減らすことができる。
【００４１】
図8は、図１における本発明によるゲートとドレイン間の小信号キャパシタンス及び電
圧を図示したグラフである。図面に示しているように、内部電界電極80を、ゲート、ドレイン間に印加される電圧に等しい電圧で印加させると、ゲート、ドレイン間の電圧変化によりゲート、ドレイン間の小信号キャパシタンス値が一定の特性を示す。
【００４２】
以上で本発明の好ましい実施例を例示的に説明したが、本発明の範囲はこのような特定実施例にだけ限定されるものではなく、当該分野で通常の知識を有する者なら本発明の特許請求の範囲に記載した範疇内で適切に変更が可能だろう。
【産業上の利用可能性】
【００４３】
以上で説明したように、前記のような構成を有する本発明は、高電子移動度トランジスタのゲートとドレイン間に内部電界電極を挿入することで、ゲートとドレイン領域に電界が分散してピーク値が減少され、高周波性能を維持しながらゲート漏洩電流を減少させて高い降伏電圧を得ることができ、シールド効果(Shielding Effect)によりゲートとドレイン間のキャパシタンスを減少させて、内部電界電極の入力電圧を変化させることによる線形性、高電力及び高周波特性を向上させることができる等の効果を得ることができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の１実施例による高電子移動度トランジスタを概略的に図示した断面図である。
【図２】本発明の別の実施例による高電子移動度トランジスタを概略的に図示した断面図である。
【図３】本発明のソース電極及びドレイン電極の位置による電界分散度を図示したグラフである。
【図４】本発明の内部電界電極印加電圧による漏洩電流を図示したグラフである。
【図５】本発明の内部電界電極印加電圧による周波数特性を図示したグラフである。
【図６】本発明による電流利得及び最大使用可能な電力利得を図示したグラフである。
【図７】本発明の内部電界電極印加電圧による電力特性及び利得を図示したグラフである。
【図８】本発明によるゲートとドレイン間の小信号キャパシタンス及び電圧を図示したグラフである。
【符号の説明】
【００４５】
1：高電子移動度トランジスタ
10：バッファ層
20：バリア層
30：ソース電極
40：ドレイン電極
50：ゲート電極
60：誘電体層
70：電界電極
80：内部電界電極
D1：ソース、ゲート間距離
D2：ゲート長
D3：電界電極長
D4：ゲート、ドレイン間距離
【図１】
2008078601.tif 000003
【図２】
2008078601.tif 000004
【図３】
2008078601.tif 000005
【図４】
2008078601.tif 000006
【図５】
2008078601.tif 000007
【図６】
2008078601.tif 000008
【図７】
2008078601.tif 000009
【図８】
2008078601.tif 000010