(57)【要約】【課題】ＣＭＰ研磨処理によるディッシングの発生を防止することができる半導体装置を提供すること。【解決手段】第１層、第２層および第３層が、この順に積層された多層配線構造を有する半導体装置１において、第２層における第１配線形成領域１７外の非第１配線形成領域１８であって、第３層の第２配線形成領域３１と対向する第１配線対向領域３２および第３層の第２配線形成領域３１外の非第２配線形成領域３３と対向する第１非配線対向領域３８に、第２ダミー配線２２をそれぞれ埋設する。【選択図】図１
2008124070.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に積層された第１絶縁層と、
前記第１絶縁層の配線形成領域に埋設された第１金属配線パターンと、
前記第１絶縁層上に積層された第２絶縁層と、
前記第２絶縁層の配線形成領域に埋設された第２金属配線パターンと、
前記第１絶縁層における前記配線形成領域外の非配線形成領域であって、前記第２絶縁層の前記配線形成領域と対向する配線対向領域および前記第２絶縁層の前記配線形成領域外の非配線形成領域と対向する非配線対向領域に、それぞれ埋設された第１ダミー金属パターンとを備えていることを特徴とする、半導体装置。
【請求項２】
前記第２絶縁層の前記非配線領域に埋設された第２ダミー金属パターンと、
前記第１絶縁層の前記非配線対向領域に埋設された前記第１ダミー金属パターンと前記第２ダミー金属パターンとを接続するビアとをさらに備えていることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記第２絶縁層の前記非配線領域に埋設された第２ダミー金属パターンと、
前記第１ダミー金属パターンおよび前記第２ダミー金属パターンは、それぞれ千鳥状に配列されていることを特徴とする、請求項１または２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置、詳しくは、ダマシン配線を有する半導体装置に関する。
【背景技術】
【０００２】
近年、半導体装置の高集積化に伴い、配線の微細化が要求されている。このような要求に応えるべく、半導体装置用の配線として、従来のアルミニウム（Ａｌ）配線などに代えて、電気抵抗の小さい銅（Ｃｕ）配線などを用いることが検討されている。
微細な銅配線を形成する方法としては、ダマシン法が知られている。
たとえば、ダマシン法では、まず、半導体基板の上に第１の絶縁層が積層される。次に、第１の絶縁層の所定の配線形成領域に、第１の配線溝が形成される。次いで、第１の絶縁層の上に、第１の配線溝を埋め尽くす銅膜が形成される。そして、化学的機械的研磨法（ＣＭＰ法）による銅膜の研磨処理により、第１の配線溝に埋め込まれていない余分な銅が除去され、第１の配線溝に埋設された第１の銅配線が形成される。その後、第１の絶縁層の上に、第２の絶縁層が積層され、この第２の絶縁層に、第１の銅配線に達するビアホールが形成される。さらに、このビアホールが形成された第２の絶縁層の上に、第３の絶縁層が積層される。次いで、第３の絶縁層の所定の配線形成領域に、ビアホールと連通する第２の配線溝が形成される。そして、第２の配線溝に埋設され、第３の絶縁層上への銅膜の形成およびＣＭＰ法による銅膜の研磨処理により、第１の銅配線と、ビアホールを介して電気的に接続された第２の銅配線が形成される。
【０００３】
ところが、ＣＭＰ法による研磨処理（以下、単に「ＣＭＰ研磨処理」という。）において、銅膜の研磨レートと絶縁層の研磨レートとの間に差がある。そのため、各絶縁層の配線密度にばらつきがあると、銅配線や絶縁層の表面の一部が平坦化されずに窪む、いわゆるディッシングが生じやすい。とりわけ、複数の絶縁層が積層される多層配線の形成に際しては、ディッシングが各絶縁層で生じる結果、上層において、銅配線や絶縁層の表面に生じる窪みが大きくなる。その結果、配線抵抗のばらつき、フォトリソグラフィの解像不良、各配線間の短絡など、様々な不具合が生じる場合がある。このような不具合は、製造工程における歩留まりの低下や半導体装置の品質信頼性の低下の原因となる。
【０００４】
そこで、各絶縁層において、銅配線が形成される配線形成領域外の非配線形成領域に、銅配線と電気的に接続されないダミー配線を埋設することが提案されている（たとえば、特許文献１参照）。これにより、各絶縁層における見かけ上の配線密度の均一化を図ることができ、ＣＭＰ研磨処理に際して、ディッシングの発生を抑制することができる。
【特許文献１】特開２００４−１５３０１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の提案にかかる構造では、各層の非配線形成領域は、平面視で完全に一致するように設定されており、配線形成領域に配線の形成されていない部分が存在していても、その部分にダミー配線は形成されない。そのため、配線密度のばらつきが依然として残る層が存在し、その層において、ＣＭＰ研磨処理によるディッシングが発生する場合がある。
そこで、この発明の目的は、ＣＭＰ研磨処理によるディッシングの発生を防止することができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するための請求項１記載の発明は、半導体基板と、前記半導体基板上に積層された第１絶縁層と、前記第１絶縁層の配線形成領域に埋設された第１金属配線パターンと、前記第１絶縁層上に積層された第２絶縁層と、前記第２絶縁層の配線形成領域に埋設された第２金属配線パターンと、前記第１絶縁層における前記配線形成領域外の非配線形成領域であって、前記第２絶縁層の前記配線形成領域と対向する配線対向領域および前記第２絶縁層の前記配線形成領域外の非配線形成領域と対向する非配線対向領域に、それぞれ埋設された第１ダミー金属パターンとを備えていることを特徴とする、半導体装置である。
【０００７】
この構成によれば、半導体基板上に積層された第１絶縁層の配線形成領域には、第１金属配線パターンが埋設されている。また、第１絶縁層上に積層された第２絶縁層の配線形成領域には、第２金属配線パターンが埋設されている。そして、第１絶縁層の非配線形成領域であって、第２絶縁層の配線形成領域と対向する配線対向領域および第２絶縁層の非配線形成領域と対向する非配線対向領域には、第１ダミー金属パターンがそれぞれ埋設されている。
【０００８】
つまり、第１絶縁層において、第２絶縁層の非配線形成領域と対向する非配線対向領域のみならず、第２絶縁層の配線形成領域と対向する配線対向領域にも、第１ダミー金属パターンが形成されている。これにより、第１絶縁層には、第１金属配線パターンおよび第１ダミー金属パターンで構成されるパターンが、その全体に満遍なく配置されるので、第１絶縁層におけるパターン密度（配線密度）のばらつきを低減することができる。
【０００９】
そのため、第１絶縁層に第１金属配線パターンおよび第１ダミー金属パターンを埋設するためのＣＭＰ研磨処理に際して、ディッシングの発生を抑制することができる。その結果、配線抵抗のばらつき、フォトリソグラフィの解像不良、各配線層間の短絡などの不具合の発生を低減することができる。
また、請求項２記載の発明は、前記第２絶縁層の前記非配線領域に埋設された第２ダミー金属パターンと、前記第１絶縁層の前記非配線対向領域に埋設された前記第１ダミー金属パターンと前記第２ダミー金属パターンとを接続するビアとをさらに備えていることを特徴とする、請求項１に記載の半導体装置である。
【００１０】
この構成によれば、第２絶縁層の非配線形成領域に埋設された第２ダミー金属パターンと、第１絶縁層の非配線対向領域に埋設された第１ダミー金属パターンとが、ビアによって接続されている。
半導体装置にダマシン配線を適用することに伴い、各層の配線間でコンデンサ容量（寄生容量）が形成されるおそれがある。そのため、第１絶縁層および第２絶縁層を、従来から用いられている酸化シリコン（ＳｉＯ2）に代えて、低誘電率材料（たとえば、比誘電率ｋ＝３．５以下）を用いて形成することが検討されている。ところが、低誘電率膜は、酸化シリコン膜と比較して機械的強度が弱いため、ＣＭＰ研磨処理の際に、第１絶縁層と第２絶縁層との界面や各絶縁層の内部に応力が加わり、第１絶縁層と第２絶縁層とが剥離したり、各絶縁層にクラックが発生したりする場合がある。
【００１１】
第１ダミー金属パターンと第２ダミー金属パターンとが、ビアによって接続される構成では、ビアが第２絶縁層を貫通する金属柱として機能するので、第２絶縁層に大きなクラックが生じることを防止することができ、また、第１絶縁層と第２絶縁層との密着性を向上させることができる。その結果、絶縁層に低誘電率膜を使用しても、絶縁層の剥離やクラックの発生を抑制することができる。
【００１２】
さらに、請求項３記載の発明は、前記第２絶縁層の前記非配線領域に埋設された第２ダミー金属パターンと、前記第１ダミー金属パターンおよび前記第２ダミー金属パターンは、それぞれ千鳥状に配列されていることを特徴とする、請求項１または２に記載の半導体装置である。
この構成によれば、第１ダミー金属パターンおよび第２ダミー金属パターンは、それぞれ千鳥状に配列されている。つまり、各絶縁層の非配線形成領域の表面において、ダミー金属パターンと絶縁層とが交互に隣接して配置されている。その結果、絶縁層表面にクラックが発生しても、そのクラックを隣接するダミー金属パターンによって留めることができるので、絶縁層に大きな（長い）クラックが入ることを抑制することができる。
【発明を実施するための最良の形態】
【００１３】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の構成を示す図解的な断面図である。
半導体装置１は、半導体基板２を備え、この半導体基板２の上に配線層である第１層、第２層および第３層がこの順に積層される多層配線構造を有している。
半導体基板２は、たとえば、シリコン（Ｓｉ）などの半導体材料からなり、その表層部に半導体素子などが形成されている。
【００１４】
半導体基板２の上には、第１層が形成されている。より具体的には、半導体基板２の上に、拡散防止膜３および層間膜４が、この順に積層されることにより第１層が形成されている。
拡散防止膜３は、たとえば、炭化シリコン（ＳｉＣ）から形成されている。
層間膜４は、比誘電率の低い絶縁材料を用いて形成されている。このような絶縁材料としては、たとえば、ＳｉＯＣ（比誘電率  ｋ＝２．３〜３．３）、ＳｉＯＦ（比誘電率  ｋ＝３．３〜３．８）などが用いられる。
【００１５】
層間膜４および拡散防止膜３には、これら２つの膜を貫通して、半導体基板２の半導体素子領域（図示せず）に達する配線プラグ溝５が形成されている。
配線プラグ溝５には、金属材料（たとえば、銅）が埋め込まれることによって、配線プラグ６が形成されている。なお、第１層において、配線プラグ６が形成される領域を、配線プラグ形成領域４０とする。
【００１６】
また、層間膜４および拡散防止膜３の、配線プラグ形成領域４０外の非配線プラグ形成領域４１には、これら２つの膜を貫通し、半導体基板２に達する複数の第１ダミー配線溝７（図１においては２つ）が、所定の間隔を隔てて形成されている。
第１ダミー配線溝７には、金属材料（たとえば、銅）が埋め込まれることによって、第１ダミー配線８が形成されている。
【００１７】
そして、層間膜４の上には、第２層（第１絶縁層）が形成されている。より具体的には、層間膜４の上に、拡散防止膜９、層間膜１０、拡散防止膜１１および層間膜１２が、この順に積層されることにより第２層が形成されている。
拡散防止膜９および拡散防止膜１１は、拡散防止膜３と同様の材料を用いて形成されている。また、層間膜１０および層間膜１２は、層間膜４と同様の材料を用いて形成されている。
【００１８】
層間膜１２および拡散防止膜１１には、これら２つの膜を貫通して、所定の配線パターンを有する複数の第１配線溝１４（図１においては２つ）が、所定の間隔を隔てて形成されている。
層間膜１０および拡散防止膜９には、これら２つの膜を貫通して、第１配線溝１４と配線プラグ６とを連通させる複数の第１配線間ビアホール１３が形成されている。なお、図１においては、複数の第１配線間ビアホール１３のうち、１つだけ示されている。
【００１９】
そして、第１配線間ビアホール１３には、金属材料（たとえば、銅）が埋め込まれることによって第１配線間ビア１５が形成されている。また、第１配線溝１４には、金属材料（たとえば、銅）が埋め込まれることによって、第１配線１６が形成されている。これにより、第１配線１６は、第１配線間ビア１５を介して、配線プラグ６と電気的に接続されている。
【００２０】
なお、第２層において、第１配線１６および第１配線間ビア１５が形成される領域を、第１配線形成領域１７（第１絶縁層の配線形成領域）とする。
また、層間膜１２および拡散防止膜１１の第１配線形成領域１７外の非第１配線形成領域１８において、層間膜１０および拡散防止膜９を挟んで第１ダミー配線８と対向する位置には、これら２つの膜を貫通して、複数の第２ダミー配線溝２０（図１においては２つ）が、所定の間隔を隔てて形成されている。なお、図１においては、一方の第２ダミー配線溝２０（第１配線形成領域１７に近い方）を第２ダミー配線溝２０Ａとし、他方の第２ダミー配線溝２０を第２ダミー配線溝２０Ｂとする。
【００２１】
層間膜１０および拡散防止膜９には、第２ダミー配線溝２０と第１ダミー配線８とを連通させる複数の第１ダミービアホール１９が、所定の間隔を隔てて形成されている。なお、図１においては、第２ダミー配線溝２０Ａにつながる第１ダミービアホール１９を第１ダミービアホール１９Ａとし、第２ダミー配線溝２０Ｂにつながる第１ダミービアホール１９を第１ダミービアホール１９Ｂとする。
【００２２】
第１ダミービアホール１９には、金属材料（たとえば、銅）が埋め込まれることによって第１ダミービア２１が形成されている。また、第２ダミー配線溝２０には、金属材料（たとえば、銅）が埋め込まれることによって、第２ダミー配線２２（第１ダミー金属パターン）が形成されている。第１ダミービア２１が形成されることによって、第１ダミー配線８と第２ダミー配線２２とは接続されている。
【００２３】
そして、層間膜１２の上には、第３層（第２絶縁層）が形成されている。より具体的には、層間膜１２の上に、拡散防止膜２３、層間膜２４、拡散防止膜２５および層間膜２６が、この順に積層されることにより第３層が形成されている。
拡散防止膜２３および拡散防止膜２５は、拡散防止膜３と同様の材料を用いて形成されている。また、層間膜２４および層間膜２６は、層間膜４と同様の材料を用いて形成されている。
【００２４】
層間膜２６および拡散防止膜２５には、これら２つの膜を貫通して、所定の配線パターンを有する複数の第２配線溝２８（図１においては３つ）が、所定の間隔を隔てて形成されている。
層間膜２４および拡散防止膜２３には、これら２つの膜を貫通して、第２配線溝２８と第１配線１６とを連通させる複数の第２配線間ビアホール２７が、所定の間隔を隔てて形成されている。なお、図１においては、複数の第２配線間ビアホール２７のうち、２つだけ示されている。
【００２５】
そして、第２配線間ビアホール２７には、金属材料（たとえば、銅）が埋め込まれることによって第２配線間ビア２９が形成されている。また、第２配線溝２８には、金属材料（たとえば、銅）が埋め込まれることによって、第２配線３０（第２金属配線パターン）が形成されている。これにより、第２配線３０は、第２配線間ビア２９を介して、第１配線１６と電気的に接続されている。
【００２６】
なお、第３層において、第２配線３０および第２配線間ビア２９が形成される領域を、第２配線形成領域３１（第２絶縁層の配線形成領域）とする。また、第２層において、第２ダミー配線２２Ａが形成される領域は、第２配線形成領域３１に対向する領域であるため、この領域を第１配線対向領域３２とする。一方、第２ダミー配線２２Ｂが形成される領域は、第２配線形成領域３１外の非第２配線形成領域３３に対向する領域であるため、この領域を第１非配線対向領域３８とする。
【００２７】
また、層間膜２６および拡散防止膜２５の非第２配線形成領域３３において、層間膜２４および拡散防止膜２３を挟んで第２ダミー配線２２Ｂと対向する位置には、これら２つの膜を貫通して、第３ダミー配線溝３５が形成されている。
層間膜２４および拡散防止膜２３には、第３ダミー配線溝３５と第２ダミー配線２２Ｂとを連通させる複数の第２ダミービアホール３４が、所定の間隔を隔てて形成されている。
【００２８】
そして、第２ダミービアホール３４には、金属材料（たとえば、銅）が埋め込まれることによって第２ダミービア３６が形成されている。また、第３ダミー配線溝３５には、金属材料（たとえば、銅）が埋め込まれることによって、第３ダミー配線３７（第２ダミー金属パターン）が形成されている。第２ダミービア３６が形成されることによって、第２ダミー配線２２と第３ダミー配線３７とは接続されている。
【００２９】
そして、層間膜２６の上には、第２配線３０および第３ダミー配線３７の酸化を防止するための絶縁膜３９が、これらの配線を覆うように形成されている。
図２は、図１に示す半導体装置１の第２層を平面視した場合の図解的な平面図である。なお、図２において、Ａ−Ａで示される切断面で切断したときの断面図が図１となる。
図２に示すように、第１配線１６が形成されている第１配線形成領域１７外の非第１配線形成領域１８には、略矩形状の複数の第２ダミー配線２２（図２においては１１個）が、半導体装置１の各辺に沿って列を成すように、互いに所定の間隔を隔てて配置されている。また、複数の第２ダミー配線２２は、各列における各第２ダミー配線２２が、隣接する列の第２ダミー配線２２と隣り合わないように、全体として千鳥状に配列されている。このような第２ダミー配線２２の配置により、非第１配線形成領域１８においては、半導体装置１の各辺に沿って、第２ダミー配線２２と層間膜１２の表面とが交互に隣接して表われる。
【００３０】
また、第２ダミー配線２２は、第２ダミー配線２２の表面積が、第２層の表面積に対して３０％以上となるように形成されることが好ましい。第２層の表面積に対する第２ダミー配線２２の表面積が、このような範囲であれば、半導体装置１の製造工程におけるディッシングの発生を効果的に抑制することができる。
また、図２の破線で示すように、第２ダミー配線２２の上面には、複数の第２ダミービア３６（図２においては４本１組）が接続される（図１参照）。各第２ダミービア３６は、各第２ダミー配線２２の各隅に配置され、全体として、平面視２×２の行列状に配置される。
【００３１】
なお、図２には表われていないが、半導体装置１の第１層の非配線プラグ形成領域４１においても、第１ダミー配線８は、第２ダミー配線２２の場合と同様に、全体として千鳥状に配置されている。また、第３層の非第２配線形成領域３３においても、第３ダミー配線３７は、第２ダミー配線２２の場合と同様に、全体として千鳥状に配置されている。
次に、半導体装置１の製造方法について説明する。
【００３２】
半導体装置１の製造に際しては、まず、半導体基板２の上に、拡散防止膜３および層間膜４が、この順に積層される。次いで、層間膜４の上に、配線プラグ溝５および第１ダミー配線溝７に対応するパターンにパターニングされたフォトレジスト（図示せず）が形成される。そして、このフォトレジストをマスクとして、層間膜４および拡散防止膜３をエッチングすることにより、層間膜４および拡散防止膜３を貫通する配線プラグ溝５および第１ダミー配線溝７が形成される。
【００３３】
次いで、フォトレジストが除去された後、半導体基板２の上面、配線プラグ溝５の内面および第１ダミー配線溝７の内面に、バリア膜（図示せず）が、スパッタ法により被着される。このバリア膜の形成後は、たとえば、電解めっき法、スパッタ法、ＣＶＤ法などの方法によって、配線プラグ溝５および第１ダミー配線溝７を埋め尽くす金属膜（たとえば、銅膜）（図示せず）が形成される。
【００３４】
そして、ＣＭＰ法による金属膜の研磨が行なわれる。この研磨は、金属膜の表面が、層間膜４の表面と面一になるまで続けられて、配線プラグ溝５および第１ダミー配線溝７に埋め込まれていない、余分な金属膜が除去される。この際、層間膜４に第１ダミー配線溝７が形成されているため、層間膜４や配線プラグ６の一部が窪むディッシングを抑制することができる。この研磨により、配線プラグ溝５に埋設され、半導体基板２の半導体素子領域（図示せず）に接続された配線プラグ６、および、第１ダミー配線溝７に埋設された第１ダミー配線８が形成されて、第１層の形成が完了する。
【００３５】
その後、層間膜４の上に、拡散防止膜９、層間膜１０、拡散防止膜１１および層間膜１２が、この順に積層される。次いで、第１配線間ビアホール１３および第１ダミービアホール１９に対応するパターンにパターニングされたフォトレジスト（図示せず）が形成される。そして、このフォトレジストをマスクとして、層間膜１２、拡散防止膜１１、層間膜１０および拡散防止膜９をエッチングすることにより、第１配線間ビアホール１３および第１ダミービアホール１９が形成される。
【００３６】
次に、層間膜１２の上に、第１配線溝１４および第２ダミー配線溝２０に対応するパターンにパターニングされたフォトレジスト（図示せず）が形成される。そして、このフォトレジストをマスクとして、層間膜１２および拡散防止膜１１をエッチングすることにより、第１配線溝１４および第２ダミー配線溝２０が形成される。
次に、フォトレジストが除去された後、配線プラグ６の上面、第１ダミー配線８の上面、第１配線間ビアホール１３の内面、第１配線溝１４の内面、第１ダミービアホール１９の内面および第２ダミー配線溝２０の内面に、バリア膜（図示せず）が、スパッタ法により被着される。このバリア膜の形成後は、たとえば、電解めっき法、スパッタ法、ＣＶＤ法などの方法によって、第１配線間ビアホール１３、第１配線溝１４、第１ダミービアホール１９および第２ダミー配線溝２０を埋め尽くす金属膜が形成される。
【００３７】
そして、ＣＭＰ法による金属膜の研磨が行なわれる。この研磨は、金属膜の表面が、層間膜１２の表面と面一になるまで続けられて、第１配線溝１４および第２ダミー配線溝２０に埋め込まれていない、余分な金属膜が除去される。この際、層間膜１２に第２ダミー配線溝２０が形成されているため、層間膜１２や第１配線１６の一部が窪むディッシングを抑制することができる。この研磨により、第１配線溝１４に埋設され、第１配線間ビア１５を介して第１配線１６と接続された第１配線１６、および、第２ダミー配線溝２０に埋設され、第１ダミービア２１を介して第１ダミー配線８と接続された第２ダミー配線２２が形成されて、第２層の形成が完了する。
【００３８】
その後、層間膜１２の上に、拡散防止膜２３、層間膜２４、拡散防止膜２５および層間膜２６が、この順に積層される。次いで、第２配線間ビアホール２７および第２ダミービアホール３４に対応するパターンにパターニングされたフォトレジスト（図示せず）が形成される。そして、このフォトレジストをマスクとして、層間膜２６、拡散防止膜２５、層間膜２４および拡散防止膜２３をエッチングすることにより、第２配線間ビアホール２７および第２ダミービアホール３４が形成される。
【００３９】
次に、層間膜２６の上に、第２配線溝２８および第３ダミー配線溝３５に対応するパターンにパターニングされたフォトレジスト（図示せず）が形成される。そして、このフォトレジストをマスクとして、層間膜２６および拡散防止膜２５をエッチングすることにより、第２配線溝２８および第３ダミー配線溝３５が形成される。
次に、フォトレジストが除去された後、第１配線１６の上面、第２ダミー配線２２の上面、第２配線間ビアホール２７の内面、第２配線溝２８の内面、第２ダミービアホール３４の内面および第３ダミー配線溝３５の内面に、バリア膜（図示せず）が、スパッタ法により被着される。このバリア膜の形成後は、たとえば、電解めっき法、スパッタ法、ＣＶＤ法などの方法によって、第２配線間ビアホール２７、第２配線溝２８、第２ダミービアホール３４および第３ダミー配線溝３５を埋め尽くす金属膜が形成される。
【００４０】
そして、ＣＭＰ法による金属膜の研磨が行なわれる。この研磨は、金属膜の表面が、層間膜２６の表面と面一になるまで続けられて、第２配線溝２８および第３ダミー配線溝３５に埋め込まれていない、余分な金属膜が除去される。この際、層間膜２６に第３ダミー配線溝３５が形成されているため、層間膜２６や第２配線３０の一部が窪むディッシングを抑制することができる。この研磨により、第２配線溝２８に埋設され、第２配線間ビア２９を介して第１配線１６と接続された第２配線３０、および、第３ダミー配線溝３５に埋設され、第２ダミービア３６を介して第２ダミー配線２２と接続された第３ダミー配線３７が形成されて、第３層の形成が完了する。
【００４１】
そして、第３層の上、より具体的には、層間膜２６の上に絶縁膜３９が形成されることにより、半導体装置１が完成する。
以上のように、半導体装置１においては、第２層の非第１配線形成領域１８であって、第３層の第２配線形成領域３１と対向する第１配線対向領域３２および第３層の非第２配線形成領域３３と対向する第１非配線対向領域３８のいずれにも、第２ダミー配線２２が埋設されている。
【００４２】
つまり、第２層において、第３層の非第２配線形成領域３３と対向する第１非配線対向領域３８のみならず、第３層の第２配線形成領域３１と対向する第１配線対向領域３２にも、第２ダミー配線２２が形成されている。これにより、第２層には、第１配線１６および第２ダミー配線２２で構成されるパターンが、その全体に満遍なく配置されるので、第２層におけるパターン密度（配線密度）のばらつきを低減することができる。
【００４３】
そのため、第２層に第１配線１６および第２ダミー配線２２を埋設するためのＣＭＰ研磨処理に際して、ディッシングの発生を抑制することができる。その結果、配線抵抗のばらつき、フォトリソグラフィの解像不良、各配線層間の短絡などの不具合の発生を低減することができる。
また、第３ダミー配線３７と、第１非配線対向領域３８に埋設された第２ダミー配線２２とが、第２ダミービア３６によって接続されている。
【００４４】
半導体装置１にダマシン配線を適用することに伴い、各層の配線間でコンデンサ容量（寄生容量）が形成されるおそれがある。そのため、各層間膜（１２、２４、２６）を、従来から用いられている酸化シリコン（ＳｉＯ2）に代えて、低誘電率材料（たとえば、比誘電率ｋ＝３．５以下）を用いて形成することが検討されている。ところが、低誘電率膜は、酸化シリコン膜と比較して機械的強度が弱いため、ＣＭＰ研磨処理の際に、第２層と第３層との界面や各層間膜（１２、２４、２６）の内部に応力が加わり、第２層と第３層とが剥離したり、各層間膜（１２、２４、２６）にクラックが発生したりする場合がある。
【００４５】
第２ダミー配線２２と第３ダミー配線３７との間に第２ダミービア３６が設けられることにより、第２ダミービア３６が、層間膜２４を貫通する金属柱として機能するので、層間膜２４に大きなクラックが生じることを防止することができ、また、第２層と第３層との密着性を向上させることができる。むろん、層間膜１２および層間膜２６については、第２ダミー配線２２および第３ダミー配線３７がそれぞれ形成されているため、これら層間膜（１２、２６）に大きなクラックを生じることを防止することができる。その結果、各層間膜（１２、２４、２６）に低誘電率膜を使用しても、各層の剥離やクラックの発生などを抑制することができる。なお、第１ダミー配線８と第２ダミー配線２２との間に第１ダミービア２１が設けられることにより、第１層と第２層との間においても同様の効果を得ることができる。
【００４６】
また、第２ダミービア３６は、複数設けられている。さらに、それら複数の第２ダミービア３６が、第２ダミー配線２２の各隅にそれぞれ配置され、全体として、平面視２×２の行列状に配置されている。そのため、第３ダミー配線３７に大きな応力が加わったとしても、その応力を各第２ダミービア３６に均一に分散させることができる。
さらに、第１ダミー配線８、第２ダミー配線２２および第３ダミー配線３７は、それぞれ千鳥状に配列されている。
【００４７】
つまり、第１層の非配線プラグ領域４１、第２層の非第１配線領域１８および第３層の非第２配線形成領域３３において、各ダミー配線（８、２２、３７）と各層間膜（４、１２、２６）とが交互に隣接して配置されている。その結果、各層間膜（４、１２、２６）表面にクラックが発生しても、そのクラックを隣接する各ダミー配線（４、２２、３７）によって留めることができるので、各層間膜（４、１２、２６）に大きな（長い）クラックが入ることを抑制することができる。
【００４８】
以上、この発明の一実施形態を説明したが、この発明は、他の形態で実施することもできる。
たとえば、上述の実施形態では、この発明の第１絶縁層を第２層（図１参照）とし、この発明の第２絶縁層を第３層（図１参照）として説明したが、第１層（図１参照）をこの発明の第１絶縁層とし、第２層をこの発明の第２絶縁層としてもよい。また、第３層の上に、さらに第４層を形成し、第３層をこの発明の第１絶縁層とし、その第４層をこの発明の第２絶縁層としてもよい。
【００４９】
また、上述の実施形態では、各層間膜（４、１０、１２、２４、２６）として、ＳｉＯＣ（比誘電率  ｋ＝２．３〜３．３）、ＳｉＯＦ（比誘電率  ｋ＝３．３〜３．８）などの低誘電率膜を例示したが、従来用いられている酸化シリコン（ＳｉＯ2）を用いてもよい。
また、上述の実施形態では、各配線（６、１４、３０）および各ダミー配線（８、２２、３７）を、いわゆるデュアルダマシン法により形成する手段を取り上げたが、これらは、いわゆるシングルダマシン法で形成してもよい。
【００５０】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【００５１】
【図１】この発明の一実施形態に係る半導体装置の構成を示す図解的な断面図である。
【図２】図１に示す第２層を平面視した場合の図解的な平面図である。
【符号の説明】
【００５２】
１    半導体装置
２    半導体基板
９    拡散防止膜
１０  層間膜
１１  拡散防止膜
１２  層間膜
１６  第１配線
１７  第１配線形成領域
１８  非第１配線形成領域
２２  第２ダミー配線
２３  拡散防止膜
２４  層間膜
２５  拡散防止膜
２６  層間膜
３０  第２配線
３１  第２配線形成領域
３２  第１配線対向領域
３３  非第２配線形成領域
３６  第２ダミービア
３７  第３ダミー配線
３８  第１非配線対向領域
【図１】
2008124070.tif 000003
【図２】
2008124070.tif 000004