(57)【要約】【課題】２Ｄアレイ超音波プローブを用いたリアルタイム３次元画像構築にも対応できるように、多方向並列同時受信を低コストで実現するデジタル受信ビームフォーマを備えた超音波診断装置を提供する。【解決手段】シグマ・デルタ型のＡＤ変換器であるモジュレータ３１が、１本の受信信号を第１の周期Ｔ１のデジタルデータに変換し、第１デシメータ３２が、そのデジタルデータをＮ倍の第２の周期ＮＴ１（＝Ｔ２）のデータにデシメートし、その後、ＦＩＦＯメモリ３３による遅延処理、加算器３４によるチャンネル加算した後、第２デシメータ３５が、Ｍ倍の第３の周期ＮＭＴ１（＝Ｔ３）のデータにデシメートする。【選択図】図１
2008161262.tif 000002
【特許請求の範囲】
【請求項１】
超音波振動子からの受信信号を第１の周期Ｔ１のデジタルデータに変換するデルタ・シグマ型のＡＤ変換手段と、
前記ＡＤ変換手段の出力を第２の周期Ｔ２（Ｔ２＞Ｔ１）のデータにデシメートする第１デシメート手段と、
前記第１デシメート手段からの出力を記憶し、複数Ｋ本の受信信号ごとに定められた遅延時間だけずらしたタイミングで、Ｌ個のデータを出力するデータ処理手段と、
を含む構成を１組として前記複数Ｋ本の受信信号に相当するＫ個の組を備え、
さらに、前記データ処理手段から出力されるデータ同士を加算する前記Ｌ個の加算手段と、
前記加算手段の出力を第３の周期Ｔ３（Ｔ３＞Ｔ２）にデシメートする前記Ｌ個の第２デシメート手段と、
を備え、
受信ビームフォーミングすることを特徴とする超音波診断装置。
【請求項２】
Ｋ個の超音波振動子と、
所望の距離に焦点を有するように前記Ｋ個の超音波振動子に超音波を照射させる送信手段と、
前記超音波振動子が取得した複数Ｋ本の受信信号をそれぞれ第１の周期Ｔ１のデジタルデータに変換するデルタ・シグマ型の前記Ｋ個のＡＤ変換手段と、
前記各ＡＤ変換手段の出力を第２の周期Ｔ２（Ｔ２＞Ｔ１）のデータにデシメートする前記Ｋ個の第１デシメート手段と、
前記Ｋ個の第１デシメート手段のそれぞれから出力されるデータを記憶し、前記Ｋ本の受信信号ごとに定められた遅延時間だけずらしたタイミングで、Ｌ個のデータを出力する前記Ｋ個のデータ処理手段と、
前記データ処理手段から出力されるデータ同士を加算する前記Ｌ個の加算手段と、
前記加算手段の出力を第３の周期Ｔ３（Ｔ３＞Ｔ２）にデシメートする前記Ｌ個の第２デシメート手段と、
を備え、
前記複数Ｌ方向の同時受信ビームデータを生成することを特徴とする超音波診断装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、超音波を被検体内に送信し、複数の超音波振動子で受けた反射波をデジタル処理により整相して（受信ビームフォーミングして）、診断画像を構成する超音波診断装置に関する。
【背景技術】
【０００２】
超音波診断装置は、複数の超音波振動子を有する超音波プローブと、超音波プローブを駆動制御する送受信部を備えている。送受信部は、超音波振動子に電気信号を供給して、被検体内の所定の焦点にビームフォーム（送信ビームフォーム）した超音波を走査するとともに、被検体内で反射してきた超音波を超音波振動子から受信する。そのとき送受信部は、アナログの受信信号を整相された（受信ビームフォームされた）デジタルの受信データとして変換して出力する。
【０００３】
受信ビームフォーマは、対象とする反射体から各超音波振動子までの距離に応じてそれぞれ時間的に異なって受信された受信信号を、その位相（時間）を揃えて加算し、焦点の合った１本の受信信号（１走査線上の画像用信号）を生成するものである。
【０００４】
従来、このようなデジタルの受信ビームフォーマは図６に示すように、ＡＤ変換器であるＡＤＣ１０ａ、１０ｂ、・・・、１０ｎ（以下、個々を代表して「ＡＤＣ１０等」と称する場合がある）、粗い遅延を行うためのＦＩＦＯメモリ１１ａ、１１ｂ、・・・、１１ｎ（以下、個々を代表して「ＦＩＦＯメモリ１１等」と称する場合がある）、細かい遅延を付加するためのデジタル遅延回路１２ａ、１２ｂ、・・・、１２ｎ（以下、個々を代表して「デジタル遅延回路１２等」と称する場合がある）、及び加算器１３で構成されている。ＡＤＣ１０等は、各超音波振動子から（以下、各超音波振動子からの信号ラインを「チャンネル」と称する場合がある）アナログの受信信号を受けて、ある量子化精度をもってデジタルデータに変換する。デジタルデータになった受信信号は一旦、ＦＩＦＯメモリ１１等に格納される。ＦＩＦＯメモリ１１等から読み出すタイミングを、それぞれの超音波振動子チャンネルの焦点からの距離に応じて位相（遅延時間）制御することにより、各位相合わせが可能になる。ここで制御可能な時間量は、ＡＤＣ１０等のサンプリングレートで制約されることになるが、多くの場合、それでは精度は不足となる。そこで、ＦＩＦＯメモリ１１等の後のデジタル遅延回路１２等で、サンプリングレートより小さい遅延を付加する。ＦＩＦＯメモリ１１等による遅延は「粗い」遅延を付加するため、“Ｃｏａｒｓｅ  ｄｅｌａｙ”、デジタル遅延回路１２等による遅延は「細かい」遅延を付加するため“Ｆｉｎｅ  ｄｅｌａｙ”と呼ばれることが多い。以上のように、遅延が付加された各チャンネルのデジタルのデータは加算器１３によって加算されて、１本の受信信号を構成する。
【０００５】
一方、受信ビームフォーマのデジタル化による恩恵の一つに、いわゆる並列同時受信処理が比較的容易に実現可能になった、ということがある。この並列同時受信技術は、１回の送信から得られる各チャンネルの受信信号から、複数の焦点の異なる受信信号（複数の画像走査線上の受信信号）を得る技術である。
【０００６】
例えば、心臓を見る循環器領域の診断では、比較的高速なその動きを正確に再現するということが重要になってくる。例えば、＜被検体内の１焦点への１回の超音波の送信＞→＜画像走査線上の１本の信号処理＞の繰り返しでは必要十分な速度（フレームレート）を確保できない場合がある。そこで、１回の超音波の送信からその送信焦点周辺の複数本の受信信号を得てフレームレートを稼ぐ方法（以下、「並列同時受信」と称する場合がある）が採用されている。
【０００７】
受信ビームフォーマがアナログ回路で達成されていたときには、これを実現するには同じ回路を複数用意するしか方法がなく、コストと実装面積に影響するため容易に実現できる技術ではなかった。一方、昨今のデジタルによる受信ビームフォーマでは、デジタル回路特有の時分割動作で遅延パラメータを時々刻々切り替えて処理することにより、単一の回路で複数の受信信号を得ることが可能となる。また、デジタル回路は集積化が可能なため、同じ回路を複数持ったとしても、その数があまり大きくなければコストを上昇させることなく、並列同時受信処理を実現することができる。
【０００８】
並列同時受信処理を実現するための受信ビームフォーマの１例を図７に示す。図７は、図６の形態を１つの焦点への送信からその焦点周辺の異なる４個の焦点の受信データを取得できるように並列同時受信処理を可能にした回路構成である。図７に示す形態においては、細遅延を行うデジタル遅延回路１２ａ、１２ｂ、・・・、１２ｎが各ＦＩＦＯメモリ１１ａ、１１ｂ、・・・、１１ｎ当たり４個備えられ、かつ、４個の加算器１３ａ、１３ｂ、１３ｃ、１３ｄが設けられている。つまり、ＦＩＦＯメモリ１１ａ、１１ｂ、・・・、１１ｎを４本の受信データで共有化し、その後のデジタル遅延回路１２ａなどの回路を同時受信数分用意し、４個の加算器１３ａ、１３ｂ、１３ｃ、１３ｄからそれぞれ異なる焦点位置の受信データを得ようとするものである。すべての回路を共有化するという方法もあるが、その場合、ＦＩＦＯメモリ１１ａ、１１ｂ、・・・、１１ｎより後の処理レートを高速にしないと信号帯域を犠牲にし、高速にすると消費電力が増大するというトレードオフがある。その一方、細遅延（Ｆｉｎｅ  ｄｅｌａｙ）のためのデジタル遅延回路１２ａ、１２ｂ、・・・、１２ｎは、多くの場合デジタルフィルタであり（例えば特許文献１）、その回路規模は決して小さくない。従って、この例のように、それを複数持つというのはコストの観点から望ましくないが、従来の超音波診断装置で要求される並列同時受信数はせいぜい４であるため、上記トレードオフを鑑み、このような構成になる場合が少なくない。
【０００９】
ここで、課題となってくるのが、並列同時受信数増加に対する対応である。超音波振動子の配列が１列、すなわち横（ラテラル）方向のみ並んでいて縦（エレベーション）方向には配列がない従来の超音波プローブの場合、要求される同時受信数は上記のようにせいぜい４であったため、回路を同時受信数分持ってもコストへの影響を許容範囲にとどめることは可能であった。しかしながら、最近では直交する２方向に配列された超音波振動子を有する２Ｄアレイ超音波プローブを用いてリアルタイムに３次元画像を構築する技術が実用化され始めている。その２Ｄアレイ超音波プローブでは同時受信数が８となり、さらには１６まで増えることが期待されている。
【００１０】
２Ｄアレイ超音波プローブによるリアルタイム３次元画像構成のためには、３次元分の大量のデータを取得して処理する必要がある。従来、平面上にＮ本の走査線で構成されていた２次元画像を、所定軸を中心に１度ずつ回転させた３６０の平面から３次元画像に拡張しようとすると、走査線の本数は３６０×Ｎになる。そのスキャン時間は単純には従来の３６０倍になる。フレームレートは３６０分の１に落ちてしまうが、上述のように循環器領域の診断ではこれは許容できない。そこで、並列同時受信数を増大して、３次元的に多数の受信データを得ることによってフレームレートの低下を抑制するという策が考えられている。
【００１１】
要求される並列同時受信数は、少なくとも１６といわれている。この回路規模、ひいてはコストへの影響は甚大である。“Ｆｉｎｅ  ｄｅｌａｙ”のためのデジタル遅延回路は、多くの乗算器と加算器で構成されることになり、上述のように回路規模が大きい。これが従来の４倍になるということは、従来技術の延長で対応しようとするとコストもそれに応じた増大を覚悟しなければならないことを意味する。
【００１２】
そこで、オーバサンプリング型のＡＤ変換器を利用して“Ｆｉｎｅ  ｄｅｌａｙ”回路（デジタル遅延回路）を不要にし、コストの増大を抑える方法が考えられる。
【００１３】
そもそも、“Ｆｉｎｅ  ｄｅｌａｙ”回路（デジタル遅延回路）が必要になるのは、従来のＡＤ変換器のサンプリング周波数の上限が４０〜６０［ＭＨｚ］であり、その時間量子化精度では受信ビームフォーミングには不十分だったからである。
【００１４】
それに対して、オーバサンプリング型のＡＤ変換器は、内部では出力レートの何倍ものレートで動いている。受信ビームフォーミングに必要十分なレートの信号が得られれば、“Ｆｉｎｅ  ｄｅｌａｙ”回路（デジタル遅延回路）を不要にすることができる。
【００１５】
ここで、オーバサンプリング型のＡＤ変換器の概要を図８に示す。図８に示すＡＤ変換器は、デルタ・シグマＡＤ変換器と称される変換器の１形態である。入力されるアナログの受信信号は１ビットＤＡ変換器である１ビットＤＡＣ３１４からのフィードバック信号とで減算器３１１で減算された後、積分器３１２に入力される。積分器３１２の出力はコンパレータ３１３に入力され、基準電圧との関係により、図８の（Ａ）点での信号のようにデルタ・シグマ変調された“０”から“１”の１ビットデジタル信号のビット列に変換される。その後、デシメータ１００で不要高調波帯域信号の除去とデシメーションが行われ、最終的にあるレートであるビット幅を持つデジタル信号が得られる（図８中の（Ｂ）点）。
【００１６】
モジュレータ３１の出力のレートは、受信ビームフォーミングという観点で十分に小さいため、このデータに対してビームフォーミングを行えば、“Ｆｉｎｅ  ｄｅｌａｙ”回路（デジタル遅延回路）を不要にすることができる。
【００１７】
このようにオーバサンプリング型のＡＤ変換器を超音波診断装置に応用しようとする提案は、従来からあった（例えば特許文献２）。図９にその提案の概要を示す。図９は、オーバサンプリング型のＡＤ変換器を用いた従来における受信ビームフォーマの１形態である。この受信ビームフォーマは、モジュレータ３１、ＦＩＦＯメモリ１１、加算器１３、及びデシメータ１００で達成される。仮に１チャンネル当たりの最終レートでの分解能を８ビットとし、モジュレータ３１でのレートを１．５６２５ｎｓ（サンプリング周波数が６４０ＭＨｚ）、最終レートを２５ｎｓ（サンプリング周波数が４０ＭＨｚ）とする。入力されるアナログ信号はモジュレータ３１によって処理される。その後、高サンプリング周波数のモジュレータ出力に対して、ＦＩＦＯメモリ１１からの読み出し制御によって遅延処理が行われ、加算器１３によるビームフォーミング加算後に、デシメータ１００によって最終レートへのデシメーションが行われる。なお、図９中のＮは加算チャンネル数を表す。
【００１８】
【特許文献１】米国特許第５，３４５，４２６号
【特許文献２】米国特許第５，２０３，３３５号
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかしながら、図９に示す受信ビームフォーマは以下に示す問題がある。すなわち、連続受信遅延制御（いわゆるダイナミックフォーカス）によりＦＩＦＯメモリ１１への制御データ（具体的にはＦＩＦＯメモリ１１への読み出しアドレス）に不連続点が生じると、許容できないノイズが発生してしまう。これを低減させるような策も提案されているが、モジュレータ３１に変更を加えるものであり、困難性が非常に高い。アナログ・デジタル混在ＩＣの開発になるため、莫大な開発コストが要求され、設計段階での効果の検証も難しい。
【００２０】
図９に示す従来の受信ビームフォーマと、受信ビームフォーマに要求されている性能とを考察すると、従来技術は以下のような点に問題がある。
（１）受信ビームフォーミングに要求される時間精度は、必ずしもモジュレータ出力レートに一致せず、一般にそれより粗くてもよい。
（２）必要以上細かい間隔で遅延処理を行うと、不連続点も相応に含まれることになる。パルスの密度がデシメーション後のデータ値を決定するモジュレータ出力点において、不連続点が多発することは好ましくない。
【００２１】
この発明は上記の問題を解決するものであり、２Ｄアレイ超音波プローブを用いたリアルタイム３次元画像構築にも対応できるように、多方向並列同時受信を低コストで実現するデジタル受信ビームフォーマを備えた超音波診断装置を提供することを目的とする。
【課題を解決するための手段】
【００２２】
請求項１に記載の発明は、超音波振動子からの受信信号を第１の周期Ｔ１のデジタルデータに変換するデルタ・シグマ型のＡＤ変換手段と、前記ＡＤ変換手段の出力を第２の周期Ｔ２（Ｔ２＞Ｔ１）のデータにデシメートする第１デシメート手段と、前記第１デシメート手段からの出力を記憶し、複数Ｋ本の受信信号ごとに定められた遅延時間だけずらしたタイミングで、Ｌ個のデータを出力するデータ処理手段と、を含む構成を１組として前記複数Ｋ本の受信信号に相当するＫ個の組を備え、さらに、前記データ処理手段から出力されるデータ同士を加算する前記Ｌ個の加算手段と、前記加算手段の出力を第３の周期Ｔ３（Ｔ３＞Ｔ２）にデシメートする前記Ｌ個の第２デシメート手段と、を備え、受信ビームフォーミングすることを特徴とする超音波診断装置である。
【００２３】
請求項２に記載の発明は、Ｋ個の超音波振動子と、所望の距離に焦点を有するように前記Ｋ個の超音波振動子に超音波を照射させる送信手段と、前記超音波振動子が取得した複数Ｋ本の受信信号をそれぞれ第１の周期Ｔ１のデジタルデータに変換するデルタ・シグマ型の前記Ｋ個のＡＤ変換手段と、前記各ＡＤ変換手段の出力を第２の周期Ｔ２（Ｔ２＞Ｔ１）のデータにデシメートする前記Ｋ個の第１デシメート手段と、前記Ｋ個の第１デシメート手段のそれぞれから出力されるデータを記憶し、前記Ｋ本の受信信号ごとに定められた遅延時間だけずらしたタイミングで、Ｌ個のデータを出力する前記Ｋ個のデータ処理手段と、前記データ処理手段から出力されるデータ同士を加算する前記Ｌ個の加算手段と、前記加算手段の出力を第３の周期Ｔ３（Ｔ３＞Ｔ２）にデシメートする前記Ｌ個の第２デシメート手段と、を備え、前記複数Ｌ方向の同時受信ビームデータを生成することを特徴とする超音波診断装置である。
【発明の効果】
【００２４】
この発明によると、デルタ・シグマ型のＡＤ変換手段を備え、さらに、第１デシメート手段と第２デシメート手段を備えて、２段階に分けてデシメーションを行うことで、ノイズの発生を抑えつつコストを抑えた多方向並列同時受信を実現することが可能となる。
【発明を実施するための最良の形態】
【００２５】
［この発明の実施形態の概要］
この発明の実施形態は、図５に示す超音波診断装置に適用される。超音波診断装置の構成と動作については後述する。この発明の実施形態の主要部は図５における受信部３であり、特に、オーバサンプリング型のＡＤ変換器と、２つのデシメータを用いて受信ビームフォーマを構成したところに特徴がある。
【００２６】
［オーバサンプリング型のＡＤ変換器を用いた受信ビームフォーマの構成］
まず、オーバサンプリング型のＡＤ変換器を用いた受信ビームフォーマの構成について図１を参照して説明する。図１は、この発明の実施形態に係る受信ビームフォーマの構成を示すブロック図である。
【００２７】
この実施形態に係る受信ビームフォーマは、モジュレータ３１、第１デシメータ３２、ＦＩＦＯメモリ３３、加算器３４、及び第２デシメータ３５によって構成されている。仮に、１チャンネル当たりの最終レートでの分解能を８ビットとし、モジュレータ３１でのレートを１．５６２５ｎｓ（サンプリング周波数が６４０ＭＨｚ）、最終レートを２５ｎｓ（サンプリング周波数が４０ＭＨｚ）とする。
【００２８】
入力される受信信号は、１ビットＤＡ変換器である１ビットＤＡＣ３１４からのフィードバック信号とで減算器３１１で減算された後、積分器３１２に入力される。積分器３１２の出力はコンパレータ３１３に入力され、基準電圧との関係により、デルタ・シグマ変調された０から１の１ビットデジタル信号のビット列に変換される。
【００２９】
デルタ・シグマ型のＡＤ変換器は、オーバサンプリングが基本なので内部は１０倍以上のレートで動いている。例えば２０ＭＨｚをナイキスト周波数とし、オーバサンプリングレイシオを１６とすると、内部のレートは１．５６２５ｎｓとなる。細遅延に必要な精度を信号波長の１６分の１とした場合、希望する超音波信号帯域を１０ＭＨｚまでとしたときのレートは６．２５ｎｓ（≫１．５６２５ｎｓ）であり、上記レート１．５６２５ｎｓは十分なものであるということが分かる。すなわち、広帯域なデルタ・シグマ型のＡＤ変換器を応用して、ＡＤ変換時点で必要時間精度のデジタル受信信号が得られる構成として、従来のデジタル遅延回路（“Ｆｉｎｅ  ｄｅｌａｙ”回路）を不要にすることができる。
【００３０】
モジュレータ３１から出力された信号は、第１デシメータ３２によって、ビームフォーミングに必要十分なところまでレートが落とされる。このとき、信号はパルス密度データからあるビット幅を持つものに変化する。図１の例では、６．２５ｎｓのレート（１６０ＭＨｚのサンプリング周波数）の４ビットデータにデシメートされている。
【００３１】
次に、第１デシメータ３２から出力された信号は、一旦、ＦＩＦＯメモリ３３に格納される。ＦＩＦＯメモリ３３から読み出すタイミングを、それぞれの超音波振動子チャンネルの焦点からの距離に応じて位相（遅延時間）制御することにより、各位相合わせが可能となる。遅延が付加された各チャンネルのデジタルデータは、加算器３４によって加算された後、第２デシメータ３５によって最終レートのデータに変換される。図１の例では、２５ｎｓ（サンプリング周波数が４０ＭＨｚ）のデータにデシメートされている。なお、図１中のＮは加算器３４における加算チャンネル数を表す。このＦＩＦＯメモリ３３が、この発明の「データ処理手段」の１例に相当する。
【００３２】
つまり、この実施形態に係る受信ビームフォーマは、超音波を走査して取得した１本の受信信号を第１の周期Ｔ１のデジタルデータに変換するデルタ・シグマ型のＡＤ変換手段（図１の減算器３１１、積分器３１２、コンパレータ３１３、及び１ビットＤＡＣ３１４を備えた手段）からの出力を受けた第１デシメータ３２が、Ｎ倍の第２の周期ＮＴ１（＝Ｔ２）のデータにデシメートし、その後、遅延処理、チャンネル加算した後、第２デシメータ３５が、Ｍ倍の第３の周期ＮＭＴ１（＝Ｔ３）のデータにデシメートする。
【００３３】
以上の構成とすることで、ダイナミックフォーカスにかかわる不連続点は発生するが、既にある程度帯域制限されたデータに対してであるため、連続するデータ同士での変化は限られてくるはずである。すなわち、不連続点でのノイズ等の望ましくない現象の程度は、従来技術より小さくなると期待できる。
【００３４】
［受信ビームフォーマのシミュレーション］
次に、この実施形態に係る受信ビームフォーマによる遅延シミュレーションを行った。例えば図２に示すように、０．２ｍｍピッチで並んだ超音波振動子Ｐ１、Ｐ２、・・・、Ｐ４８、Ｐ４９、・・・の、ビームの中心から４８番目にある超音波振動子Ｐ４８について、仮に連続波が受信されたとしたときの遅延シミュレーションを実施した。深さは１０ｍｍから２０ｍｍで、キャリア周波数が２ＭＨｚについてシミュレーションを行った。
【００３５】
このシミュレーションの結果を図３に示す。図３は、遅延シミュレーションの結果を示すグラフである。図３において横軸は深さ［ｍｍ］を表している。図３（ａ）、（ｂ）、（ｃ）において縦軸は振幅を表し、図３（ｄ）において縦軸は、基準となる理想信号と各方法で得られた信号との差を表している。
【００３６】
図３（ａ）に示す信号Ａは基準となるキャリア信号であり、信号Ｂは、信号Ａを超音波振動子の位置とフォーカス深さで決まる遅延制御データに従って遅延処理を施した結果得られた信号である。ここでは、サンプリング周波数を１６０ＭＨｚにした。この信号Ｂをリサンプルして得られる信号を理想信号とし、比較対象とする。
【００３７】
図３（ｂ）に示す信号Ｃは、上記信号Ｂを、４０ＭＨｚにリサンプルした信号である。この信号Ｃが理想信号であり、比較対象とする。また、信号Ｄは、この実施形態に係る受信ビームフォーマによって信号Ａに対して処理を施した結果得られた信号である。つまり、信号Ｄは、第１デシメータ３２と第２デシメータ３５によって２段階に分けてデシメーションを行った結果得られた信号である。なお、信号Ｃと信号Ｄはほぼ一致するため、図３（ｂ）には重なって示されている。
【００３８】
図３（ｃ）に示す信号Ｃは理想信号であり、信号Ｅは、図９に示す従来技術に係る受信ビームフォーマによって信号Ａに対して処理を施した結果得られた信号である。つまり、信号Ｅは、図９に示す１つのデシメータ１００によってデシメーションを行った結果得られた信号である。
【００３９】
比較対象である理想信号としての信号Ｃと、信号Ｄ、信号Ｅとの差を求め、それぞれの差を図３（ｄ）に示す。信号Ｆは、理想信号としての信号Ｃとこの実施形態の方法で得られた信号Ｄとの差であり、信号Ｇは、理想信号としての信号Ｃと従来技術の方法で得られた信号Ｅとの差である。図３（ｃ）、（ｄ）に示すように、この実施形態の方法で得られた信号Ｄは、従来技術の方法で得られた信号Ｅと比べてノイズが少なく、理想信号に近い信号となることが分かる。
【００４０】
以上のように、この実施形態に係る受信ビームフォーマによると、オーバサンプリング型のＡＤ変換器を備えることで、“Ｆｉｎｅ  ｄｅｌａｙ”回路（デジタル遅延回路）を不要にすることができるため、受信ビームフォーミング回路をシンプルで高集積化が可能なものにすることができる。さらに、第１デシメータ３２と第２デシメータ３５を備えて、２段階に分けてデシメーションを行うことにより、信号の劣化を抑えることが可能となる。
【００４１】
［受信ビームフォーマの実施形態］
次に、１６方向の並列同時受信数の場合の実施形態を図４に示す。図４は、１６チャンネルの並列同時受信を行える受信ビームフォーマの実施形態を示すブロック図である。図４に示す受信ビームフォーマは、超音波振動子が２次元的に配置された２Ｄアレイ超音波プローブに対応してビームフォーミングする１実施形態である。
【００４２】
モジュレータ３１ａ、３１ｂ、・・・、３１ｎ（以下、個々を代表して「モジュレータ３１等」と称する場合がある）のそれぞれは、図１のモジュレータ３１と同じ構成であり、超音波を走査して取得した１本の受信信号を１ビットのデジタル信号のビット列に変換する。この実施形態では、モジュレータ３１等は、受信信号を第１の周期Ｔ１のデジタルデータに変換する。モジュレータ３１等は、受信信号数（チャンネル数Ｋ）分、用意されている。
【００４３】
第１デシメータ３２ａ、３２ｂ、・・・、３２ｎ（以下、個々を代表して「第１デシメータ３２等」と称する場合がある）のそれぞれは、図１の第１デシメータ３２と同じ構成であり、モジュレータ３１等から出力されたデータを、Ｎ倍の第２の周期ＮＴ１（＝Ｔ２）のデータにデシメートすることで、ビームフォーミングに必要十分なところまでレートを落とす。第１デシメータ３２等は、受信信号数（チャンネル数Ｋ）分、用意されている。
【００４４】
ＦＩＦＯメモリ３３ａ、３３ｂ、・・・、３３ｎ（以下、個々を代表して「ＦＩＦＯメモリ３３等」と称する場合がある）のそれぞれは、図１のＦＩＦＯメモリ３３と同じ構成であり、第１デシメータ３２等からの出力を格納する。そして、受信データは、制御部から出力される受信遅延制御信号に基づき、各チャンネル受信信号の位相が焦点に関して一致するように読み出される。ＦＩＦＯメモリ３３等は複数ポートの読み出しが可能なタイプのメモリであり、要求される並列同時受信数に対応した読み出しポートを持つものである。この実施形態では、並列同時受信数をＬ＝１６としているため、１６のポートを備えている。そして、それぞれのポートには、それが受け持つ受信（焦点）方向（“Ｂｅａｍ”）に対応した読み出しアドレス（受信遅延制御信号）を与える。このようにしてＦＩＦＯメモリ３３等から読み出されたデータは、必要十分な精度で位相合わせが行われたことになる。なお、ＦＩＦＯメモリ３３等は、受信信号数（チャンネル数Ｋ）分、用意されている。
【００４５】
加算器３４ａ、３４ｂ、・・・、３４ｐ（以下、個々を代表して「加算器３４等」と称する場合がある）はそれぞれ、各ＦＩＦＯメモリ３３等の出力に接続されている。つまり、加算器３４等は、異なるＦＩＦＯメモリ３３等から出力される各同時受信方向（“Ｂｅａｍ”ごと）に応じたデータを加算する。これにより、受信ビームフォーミングが完遂されることになる。加算器３４等は、並列同時受信数と同じ数が設置されている。この実施形態では、並列同時受信数をＬ＝１６としているため、１６個の加算器３４等が設置されている。そして、加算器３４等からは、異なった１６方向（焦点位置）における受信データ（１６ビームのデータ）が出力される。
【００４６】
第２デシメータ３５ａ、３５ｂ、・・・、３５ｐ（以下、個々を代表して「第２デシメータ３５等」と称する場合がある）のそれぞれは、図１の第２デシメータ３５と同じ構成であり、加算器３４等から出力された信号を、Ｍ倍の第３の周期ＭＮＴ１（＝Ｔ３）のデータにデシメートすることで、最終レートのデータに変換する。第２デシメータ３５等によって最終レートに調整されたデータは、その後、図５に示す信号処理部４に出力されることになる。第２デシメータ３５等は、並列同時受信数と同じ数が設置されている。この実施形態では、並列同時受信数をＬ＝１６としているため、１６個の第２デシメータ３５等が設置されている。
【００４７】
なお、この実施形態では、サンプリングレートやＡＤ変換器の分解能（最終ビット幅）などに関し、ある仮定値を用いて説明したが、その値は１例であり、この発明がその例に限定されるものではない。また、モジュレータ出力を１ビットと仮定して説明したが、マルチビットタイプであっても、この発明を適用することができる。
【００４８】
また、受信信号数（チャンネル数Ｋ）と、整相して出力しようとするビーム数Ｌ（並列同時受信数）とは関係がなく、例えば、チャンネル数Ｋとしては、１２８や１９２などが想定される。そのとき、図４のモジュレータ３１等、第１デシメータ３２等、及びＦＩＦＯメモリ３３等は、それぞれそのチャンネル数Ｋ分、用意されている。
【００４９】
また、この実施形態では、１６方向の並列同時受信について説明したが、１６方向に限定されず、８方向や４方向などの並列同時受信であっても良い。
【００５０】
［超音波診断装置の実施形態］
次に、上述した受信ビームフォーマが適用される超音波診断装置の構成について、図５を参照して説明する。図５は、この発明の実施形態に係る超音波診断装置の構成を示すブロック図である。
【００５１】
この実施形態に係る超音波診断装置は、超音波プローブ１、送信部２、受信部３、信号処理部４、画像生成部５、表示部６、及び制御部７を備えて構成されている。
【００５２】
超音波プローブ１は、複数の超音波振動子が所定方向（走査方向）に１列に配列された１Ｄアレイ超音波プローブ、又は、複数の超音波振動子がマトリックス（格子）状に配置された２Ｄアレイ超音波プローブで構成されている。
【００５３】
送信部２は、超音波プローブ１に電気信号を供給して所定の焦点にビームフォーム（送信ビームフォーム）した超音波を走査させる。受信部３は、超音波プローブ１が受信したエコー信号を受信し、そのアナログの受信信号を整相された（受信ビームフォームされた）デジタルの受信データとして変換して出力する。受信部３は、上記「受信ビームフォーマの実施形態」で説明した構成が用いられる。
【００５４】
信号処理部４は、Ｂモード処理回路、ドプラ処理回路、及びカラーモード処理回路を備えている。受信部３から出力された受信データは、いずれかの処理回路にて処理が施される。Ｂモード処理回路はエコーの振幅情報の映像化を行い、エコー信号からＢモード超音波ラスタデータを生成する。ドプラ処理回路はドプラ偏移周波数成分を取り出し、更にＦＦＴ処理等を施して血流情報を有するデータを生成する。カラーモード処理回路は動いている血流情報の映像化を行い、カラー超音波ラスタデータを生成する。血流情報には、速度、分散、パワー等の情報があり、血流情報は２値化情報として得られる。
【００５５】
画像生成部５は、ＤＳＣ（Ｄｉｇｉｔａｌ  Ｓｃａｎ  Ｃｏｎｖｅｒｔｅｒ：デジタルスキャンコンバータ）を備え、直交座標系で表される画像を得るために、超音波ラスタデータを直交座標で表される画像データに変換する（スキャンコンバージョン処理）。例えば、ＤＳＣは、Ｂモード超音波ラスタデータに基づいて２次元情報としての断層像データを生成し、その断層像データを表示部６に出力する。また、画像生成部５は、複数の断層像データに基づいてボクセルデータを生成する。そして、画像生成部５は、そのボクセルデータに対して、サーフェイスレンダリング処理や、ボリュームレンダリング処理や、ＭＰＲ処理（Ｍｕｌｔｉ  Ｐｌａｎｎａｒ  Ｒｅｃｏｎｓｔｒｕｃｔｉｏｎ）などの画像処理を施すことにより、３次元画像データや任意断面における画像データ（ＭＰＲ画像データ）などの超音波画像データを生成する。
【００５６】
表示部６は、ＣＲＴや液晶ディスプレイなどのモニタで構成されており、画面上に断層像、３次元画像又は血流情報などが表示される。
【００５７】
制御部７は、超音波診断装置の各部に接続されて、各部の動作を制御する。
【００５８】
また、超音波診断装置は図示しない操作部を備えている。その操作部は、キーボード、マウス、トラックボール、又はＴＣＳ（Ｔｏｕｃｈ  Ｃｏｍｍａｎｄ  Ｓｃｒｅｅｎ）などで構成されており、操作者の操作によってスキャン条件や関心領域（ＲＯＩ）などの各種設定が行われる。
【００５９】
この実施形態に係る超音波診断装置によると、２Ｄアレイ超音波プローブによるリアルタイム３次元画像の構築に関連して増大する並列同時受信数を、コストの大幅上昇なしで実現する受信ビームフォーマを構築することが可能となる。これにより、リアルタイム３次元超音波診断装置に関し、コストを抑えて高品質画像をユーザに提供することが可能となる。
【図面の簡単な説明】
【００６０】
【図１】この発明の実施形態に係る受信ビームフォーマの構成を示すブロック図である。
【図２】受信ビームフォーマによる遅延シミュレーションを説明するための図である。
【図３】遅延シミュレーションの結果を示すグラフである。
【図４】１６チャンネルの並列同時受信を行える受信ビームフォーマの実施形態を示すブロック図である。
【図５】この発明の実施形態に係る超音波診断装置の概略構成を示すブロック図である。
【図６】従来技術に係る受信ビームフォーマの構成を示すロック図である。
【図７】従来技術に係る受信ビームフォーマの構成を示すブロック図である。
【図８】デルタ・シグマＡＤ変換器を示すブロック図である。
【図９】従来技術に係る受信ビームフォーマの構成を示すブロック図である。
【符号の説明】
【００６１】
１  超音波プローブ
２  送信部
３  受信部
４  信号処理部
５  画像生成部
６  表示部
７  制御部
３１、３１ａ〜３１ｎ  モジュレータ
３２、３２ａ〜３２ｎ  第１デシメータ
３３、３３ａ〜３３ｎ  ＦＩＦＯメモリ
３４、３４ａ〜３４ｐ  加算器
３５、３５ａ〜３５ｐ  第２デシメータ
３１１  減算器
３１２  積分器
３１３  コンパレータ
３１４  １ビットＤＡＣ
【図１】
2008161262.tif 000003
【図２】
2008161262.tif 000004
【図４】
2008161262.tif 000005
【図５】
2008161262.tif 000006
【図６】
2008161262.tif 000007
【図７】
2008161262.tif 000008
【図８】
2008161262.tif 000009
【図９】
2008161262.tif 000010
【図３】
2008161262.tif 000011