(57)【要約】【課題】電子線照射条件を、オペレータによる個人差を生じさせること無く短時間で決定できる電子線式試料検査装置を提供する。【解決手段】試料への電子線の照射及び試料から出射する電子の検出を電子線照射条件により行い、電子の検出信号をコントラストに対応させた試料の画像を生成し、試料の欠陥をコントラストにより検出する電子線式試料検査装置において、試料の正常な検査対象の正常部の表裏面間の等価回路を作成する第１作成支援部１７と、検査対象が欠陥を含むと予想される模擬欠陥部の表裏面間の等価回路を作成する第２作成支援部１７と、電子線照射条件により正常部及び模擬欠陥部の表面が帯電することによる帯電電位を、正常部及び模擬欠陥部の等価回路を用い算出する帯電電位演算部１８と、正常部と模擬欠陥部の帯電電位の電位差が最大になるような電子線照射条件を選択する択一支援部１９とを有する。【選択図】図２
2008275513.tif 000002
【特許請求の範囲】
【請求項１】
試料への電子線の照射及び前記試料から出射する電子の検出を電子線照射条件により行い、前記電子の検出信号をコントラストに対応させた前記試料の画像を生成し、前記試料の欠陥を前記コントラストにより検出する電子線式試料検査装置に対して、前記電子線照射条件を決定する電子線照射条件決定支援ユニットにおいて、
前記試料の正常な検査対象の正常部の表裏面間の等価回路の作成支援をする第１作成支援部と、
前記検査対象が前記欠陥を含むと予想される模擬欠陥部の前記表裏面間の等価回路の作成支援をする第２作成支援部と、
前記電子線照射条件により前記正常部及び前記模擬欠陥部の表面が帯電することによる帯電電位を、前記正常部の等価回路及び前記模擬欠陥部の等価回路を用い算出する支援をする帯電電位演算部と、
前記正常部の帯電電位と前記模擬欠陥部の帯電電位の電位差が最大になるような前記電子線照射条件を選択する支援を行う択一支援部とを有することを特徴とする電子線照射条件決定支援ユニット。
【請求項２】
抵抗と容量の少なくともどちらか一方を用いた複数の等価回路ブロックを有する等価回路ブロックテンプレートデータベースを有し、
前記第１作成支援部は、前記等価回路ブロックテンプレートデータベースから前記等価回路ブロックを選択することにより、前記正常部の等価回路を作成し、
前記第２作成支援部は、前記等価回路ブロックテンプレートデータベースから前記等価回路ブロックを選択することにより、前記模擬欠陥部の等価回路を作成することを特徴とする請求項１に記載の電子線照射条件決定支援ユニット。
【請求項３】
前記検査対象を構成する材料毎に、比抵抗率、比誘電率、二次電子放出効率の少なくとも１つ以上が記憶された物性ライブラリデータベースを有し、
前記第１作成支援部は、前記物性ライブラリデータベースから、前記比抵抗率、前記比誘電率の少なくとも１つを抽出して、前記正常部の等価回路を構成する抵抗と容量の少なくともどちらか一方の値を算出し、
前記第２作成支援部は、前記物性ライブラリデータベースから、前記比抵抗率、前記比誘電率の少なくとも１つを抽出して、前記模擬欠陥部の等価回路を構成する抵抗と容量の少なくともどちらか一方の値を算出し、
前記帯電電位演算部は、前記物性ライブラリデータベースから、前記検査対象の表面を構成する前記材料の前記二次電子放出効率を抽出し、前記正常部及び前記模擬欠陥部の帯電電位を算出することを特徴とする請求項１又は請求項２に記載の電子線照射条件決定支援ユニット。
【請求項４】
前記第２作成支援部は、前記正常部の等価回路に対し、前記欠陥に対応する欠陥等価回路ブロックを挿入する挿入支援部を有していることと特徴とする請求項１乃至請求項３のいずれか１項に記載の電子線照射条件決定支援ユニット。
【請求項５】
前記帯電電位演算部では、前記電子線照射条件を複数発生させ、それぞれの前記電子線照射条件毎に、前記正常部及び前記模擬欠陥部の帯電電位を算出し、
前記択一支援部では、複数発生させた前記電子線照射条件の中から、前記電位差が最大になる前記電子線照射条件を選択することを特徴とする請求項１乃至請求項４のいずれか１項に記載の電子線照射条件決定支援ユニット。
【請求項６】
前記択一支援部は、選択された前記電子線照射条件を表示することを特徴とする請求項１乃至請求項５のいずれか１項に記載の電子線照射条件決定支援ユニット。
【請求項７】
前記択一支援部は、選択された前記電子線照射条件を、前記電子線式試料検査装置に送信することを特徴とする請求項１乃至請求項６のいずれか１項に記載の電子線照射条件決定支援ユニット。
【請求項８】
前記試料の前記検査対象の近傍に配置された基準部の表裏面間の等価回路の作成支援をする第３作成支援部を有し、
前記帯電電位演算部は、前記電子線照射条件により前記基準部の表面が帯電することによる帯電電位を、前記基準部の等価回路を用い算出する支援をし、
前記択一支援部は、
前記正常部の帯電電位と前記基準部の帯電電位の電位差が閾値以上になるような前記電子線照射条件を選択する支援を行うことを特徴とする請求項１乃至請求項７のいずれか１項に記載の電子線照射条件決定支援ユニット。
【請求項９】
試料への電子線の照射及び前記試料から出射する電子の検出を電子線照射条件により行い、前記電子の検出信号をコントラストに対応させた前記試料の画像を生成し、前記試料の欠陥を前記コントラストにより検出する電子線式試料検査装置において、
前記試料の正常な検査対象の正常部の表裏面間の等価回路の作成支援をする第１作成支援部と、
前記検査対象が前記欠陥を含むと予想される模擬欠陥部の前記表裏面間の等価回路の作成支援をする第２作成支援部と、
前記電子線照射条件により前記正常部及び前記模擬欠陥部の表面が帯電することによる帯電電位を、前記正常部の等価回路及び前記模擬欠陥部の等価回路を用い算出する支援をする帯電電位演算部と、
前記正常部の帯電電位と前記模擬欠陥部の帯電電位の電位差が最大になるような前記電子線照射条件を選択する支援を行う択一支援部とを有することを特徴とする電子線式試料検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子線照射条件決定支援ユニット、および、この電子線照射条件決定支援ユニットを有する電子線式試料検査装置に関する。
【背景技術】
【０００２】
半導体装置の製造においては、歩留まり向上のために、製造途中に様々な種類の欠陥検査が行われ、検出方式の異なる様々な検査装置が活用されている。特に、電子線式試料検査装置は、光学式試料検査装置よりも高分解能な電子線画像が得られることから、微細な回路パターン上の微小異物や欠陥の検出に利用されている（例えば、特許文献１参照）。電子線式試料検査装置では、通常の走査型電子顕微鏡の１００倍以上（１０ｎＡ以上）の電子線を導電性基板に照射し、発生する二次電子、反射電子、透過電子のいずれかの電子を検出した信号から形成される画像を隣接する同一パターンとの間で比較検査する方法が開示されている。仮に試料に欠陥があるとすると、試料表面は、欠陥による回路パターンの非導通やショート等により、欠陥の無い箇所の試料表面に対して電位差を生じる。電位差は電子線画像においては、コントラストの差として現れるため、隣接する同一パターン同士で比較を行うことにより欠陥を検出することができる。
【特許文献１】特開平５−２５８７０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
この電子線式試料検査装置においては、試料への電子線を照射し、その試料から出射する電子を検出するための電子線照射条件を、試料毎、試料の検出箇所毎、欠陥毎に調整する必要があった。この調整は電子線照射条件を作成しては電子線画像を取り解析することを繰り返すというトライアンドエラーであり、多大な時間と労力を要していた。また、作成された電子線照射条件にはオペレータによる個人差が生じていた。
【０００４】
そこで、本発明の課題は、電子線照射条件を、オペレータによる個人差を生じさせること無く短時間で決定できる電子線照射条件決定支援ユニット及び、電子線式試料検査装置を提供することにある。
【課題を解決するための手段】
【０００５】
前記課題を解決した本発明は、試料への電子線の照射及び前記試料から出射する電子の検出を電子線照射条件により行い、前記電子の検出信号をコントラストに対応させた前記試料の画像を生成し、前記試料の欠陥を前記コントラストにより検出する電子線式試料検査装置に対して、前記電子線照射条件を決定する電子線照射条件決定支援ユニットにおいて、前記試料の正常な検査対象の正常部の表裏面間の等価回路の作成支援をする第１作成支援部と、前記検査対象が前記欠陥を含むと予想される模擬欠陥部の前記表裏面間の等価回路の作成支援をする第２作成支援部と、前記電子線照射条件により前記正常部及び前記模擬欠陥部の表面が帯電することによる帯電電位を、前記正常部の等価回路及び前記模擬欠陥部の等価回路を用い算出する支援をする帯電電位演算部と、前記正常部の帯電電位と前記模擬欠陥部の帯電電位の電位差が最大になるような前記電子線照射条件を選択する支援を行う択一支援部とを有することを特徴とする。
【０００６】
また、本発明は、試料への電子線の照射及び前記試料から出射する電子の検出を電子線照射条件により行い、前記電子の検出信号をコントラストに対応させた前記試料の画像を生成し、前記試料の欠陥を前記コントラストにより検出する電子線式試料検査装置において、前記試料の正常な検査対象の正常部の表裏面間の等価回路の作成支援をする第１作成支援部と、前記検査対象が前記欠陥を含むと予想される模擬欠陥部の前記表裏面間の等価回路の作成支援をする第２作成支援部と、前記電子線照射条件により前記正常部及び前記模擬欠陥部の表面が帯電することによる帯電電位を、前記正常部の等価回路及び前記模擬欠陥部の等価回路を用い算出する支援をする帯電電位演算部と、前記正常部の帯電電位と前記模擬欠陥部の帯電電位の電位差が最大になるような前記電子線照射条件を選択する支援を行う択一支援部とを有することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、電子線照射条件を、オペレータによる個人差を生じさせること無く短時間で決定できる電子線照射条件決定支援ユニット及び、電子線式試料検査装置を提供できる。
【発明を実施するための最良の形態】
【０００８】
次に、本発明の実施形態について、適宜図面を参照しながら詳細に説明する。なお、各図において、共通する部分には同一の符号を付し重複した説明を省略する。
【０００９】
図１に示すように、本発明の実施形態に係る電子線式試料検査装置１６は、電子光学系であるカラム１、ならびにＸＹステージ２を有している。前記カラム１は、電子線９を発生させる電子銃３、前記電子線９を試料（ウェハ）８に対して収束させるためのコンデンサレンズ４と対物レンズ５と、前記電子線９を前記ウェハ８に対して走査させるディフレクタ６と、前記ウェハ８から発生した二次電子、反射電子、透過電子のいずれかの電子（以下では、代表して二次電子と称す）１０を検出し信号を出力するための検出器７を有している。前記ディフレクタ６は、ビーム制御系（ビーム操作コントローラ）１１からの信号に従い、前記電子線９を前記ウェハ８に走査させる。前記ＸＹステージ２はステージ制御系（ステージコントローラ）１２からの信号に従い、前記ウェハ８を移動させる。前記二次電子１０は、前記検出器７を介して画像処理ユニット１３へ送られ、前記ビーム制御系１１及びステージ制御系１２の位置情報とリンクさせることで欠陥検出のための画像処理が行われる。これらの一連の処理によって、前記ウェハ８が検査されることになる。この一連の処理はウェハ８毎に異なるので、個々のウェハ８に対応できるように操作ユニット１４によって制御されている。操作ユニット１４では、ウェハ８毎に検査用のレシピを記憶し、検査に際してウェハ８に対応するレシピを読み出して、そのレシピを実行することにより、前記一連の処理を制御している。このレシピには、前記電子線照射条件も含まれ、電子線照射条件としては、具体的には、電子線９の加速電圧とプローブ電流、二次電子の引き上げ電圧等が上げられる。そして、電子線式試料検査装置１６は、前記操作ユニット１４に併設する形で、電子線照射条件決定支援ユニット１５を有している。以下では、電子線照射条件決定支援ユニット１５について詳細に説明するが、合わせて、どのようにレシピが作成され、電子線照射条件が決定されるのかについても説明する。
【００１０】
図２は、電子線照射条件決定支援ユニット１５の構成図である。電子線照射条件決定支援ユニット１５は、等価回路作成支援部１７と、帯電電位演算部１８と、電子線照射条件択一支援部１９とを有している。
【００１１】
図３は、電子線照射条件決定支援ユニット１５側で行われるレシピの作成方法のフローチャートである。なお、レシピの作成方法は、電子線照射条件決定支援ユニット１５側で行われた後に、操作ユニット１４側でも行われ、レシピを完成させる。操作ユニット１４側のレシピの作成方法は後述し、まず、電子線照射条件決定支援ユニット１５側で行われるレシピの作成方法では、ステップＳ１で、等価回路作成支援部１７が、ウェハ８の表裏面間の等価回路の作成の支援をする。なお、支援とは、オペレータの等価回路作成という目標達成のために、グラフィカルユーザインターフェース（ＧＵＩ）により、必要な入力項目をオペレータに表示し、オペレータにその入力を促すことで目標を達成させることであり、詳細は後記する。
【００１２】
ステップＳ２で、帯電電位演算部１８が、作成した等価回路を用いて、ウェハ８の表面の帯電電位の算出の支援をする。この支援も、ＧＵＩによるものであり、詳細は後記する。
【００１３】
ステップＳ３で、電子線照射条件択一支援部（択一支援部）１９が、最大欠陥電位差条件である電子線照射条件を択一的に選択する支援をする。この支援も、ＧＵＩによるものであり、詳細は後記する。なお、以下に、記載する支援も、同様にＧＵＩによるものである。ここまでが、電子線照射条件決定支援ユニット１５側で行われ、以降は、操作ユニット１４側で行われる。
【００１４】
図４は、等価回路作成支援部１７の構成図である。等価回路作成支援部１７は、断面構造読み出し支援部２１と、断面構造表示部２２と、パターンコントラスト基準部の等価回路作成支援部（第３作成支援部）２３と、正常部の等価回路作成支援部（第１作成支援部）２４と、模擬欠陥部の等価回路作成支援部（第２作成支援部）２５と、構造データベース２６と、等価回路ブロックテンプレートデータベース２７と、物性ライブラリデータベース２８と、等価回路記憶部２９とを有している。物性ライブラリデータベース２８には、試料８を作成するために使用されている材料の比抵抗率、比誘電率、二次電子放出効率等の物性値が記憶されている。パターンコントラスト基準部の等価回路作成支援部２３は、試料８の検査対象の近傍に配置された基準部の表裏面間の等価回路の作成支援をする。正常部の等価回路作成支援部２４は、試料８の正常な検査対象の正常部の表裏面間の等価回路の作成支援をする。模擬欠陥部の等価回路作成支援部２５は、検査対象が欠陥を含むと予想される模擬欠陥部の試料の表裏面間の等価回路の作成支援をする。なお、正常部の等価回路作成支援部２４は、物性ライブラリデータベース２８から、比抵抗率、比誘電率の少なくとも１つを抽出して、正常部の等価回路を構成する抵抗と容量の少なくともどちらか一方の値を算出し、模擬欠陥部の等価回路作成支援部２５も、物性ライブラリデータベース２８から、比抵抗率、比誘電率の少なくとも１つを抽出して、模擬欠陥部の等価回路を構成する抵抗と容量の少なくともどちらか一方の値を算出する。
【００１５】
これらを受けて、図２の帯電電位演算部１８は、電子線照射条件により正常部及び前記模擬欠陥部の表面が帯電することによる帯電電位を、正常部の等価回路及び模擬欠陥部の等価回路を用い算出する支援をする。なお、支援の詳細は後記する。また、帯電電位演算部１８は、電子線照射条件により基準部の表面が帯電することによる帯電電位を、基準部の等価回路を用い算出する支援をする。なお、帯電電位演算部１８は、物性ライブラリデータベース２８から、検査対象の表面を構成する材料の二次電子放出効率を抽出し、正常部及び模擬欠陥部の帯電電位を算出する。また、支援の詳細は後記する。
【００１６】
電子線照射条件択一支援部１９は、正常部の帯電電位と模擬欠陥部の帯電電位の電位差が最大になるような電子線照射条件を選択する支援を行う。また、電子線照射条件択一支援部１９は、正常部の帯電電位と基準部の帯電電位の電位差が閾値以上になるような電子線照射条件を選択する支援を行う。
【００１７】
図５は、等価回路作成支援部１７が、ウェハの表裏面間の等価回路を作成する支援をする方法のフローチャートである。まず、ステップＳ５で、断面構造読み出し支援部２１が、ウェハ８の検査箇所の断面構造を、構造データベース２６から読み出す支援をする。具体的には、図６の画面１のような表示画面を、電子線照射条件決定支援ユニット１５のディスプレイ画面に表示する。画面１には、「電子線照射条件決定支援」と表示され、オペレータは自分の作業目的を明確にすることができる。また、画面１には、「まず、次の３つの等価回路の作成をします。パターンコントラスト基準部の等価回路、正常部の等価回路、模擬欠陥部の等価回路」と表示され、オペレータは自分の作業内容を明確にすることができる。最後に、画面１には、「検査箇所の断面構造を読み出してください。」と表示され、ウェハ８上のどの場所を検査箇所にするのか、そして、その検査箇所の断面構造を、構造データベース２６から読み出すように、オペレータに促している。そして、オペレータが、マウスやキーボードを使って断面構造のデータを読み出す操作をする。
【００１８】
ステップＳ６で、断面構造表示部２２が、検査箇所の断面構造を表示する。
【００１９】
ステップＳ７で、パターンコントラスト基準部の等価回路作成支援部２３が、表示された検査箇所の断面構造に基づき、等価回路ブロックテンプレートデータベース２７と物性ライブラリデータベース２８を用いて、パターンコントラスト基準部の等価回路を作成する支援をする。なお、支援はＧＵＩにより行われるが内容の詳細は後記する。最終的に、パターンコントラスト基準部の等価回路を等価回路記憶部２９に記憶させる。
【００２０】
ステップＳ８で、正常部の等価回路作成支援部２４が、表示された検査箇所の断面構造に基づき、等価回路ブロックテンプレートデータベース２７と物性ライブラリデータベース２８を用いて、正常部の等価回路を作成する支援をする。なお、支援はＧＵＩにより行われるが内容の詳細は後記する。最終的に、正常部の等価回路を等価回路記憶部２９に記憶させる。
【００２１】
ステップＳ９で、模擬欠陥部の等価回路作成支援部２５が、表示された検査箇所の断面構造に基づき、等価回路ブロックテンプレートデータベース２７と物性ライブラリデータベース２８を用いて、模擬欠陥部の等価回路を作成する支援をする。なお、支援はＧＵＩにより行われるが内容の詳細は後記する。最終的に、模擬欠陥部の等価回路を等価回路記憶部２９に記憶させる。
【００２２】
図７は、パターンコントラスト基準部の等価回路作成支援部２３の構成図である。パターンコントラスト基準部の等価回路作成支援部２３は、等価回路ブロックの一覧表示部３１と、等価回路ブロックの接続支援部３２と、等価回路ブロックとその接続関係の記憶部３３と、抵抗・容量等の値の設定支援部３４とを有している。そして、抵抗・容量等の値の設定支援部３４は、設定対象素子の抽出部３５と、素子の材料名の設定支援部３６と、材料の物性値の読み出し部３７と、素子の寸法の設定支援部３８と、抵抗値等の算出部３９と、抵抗値等の記憶部４０とを有している。
【００２３】
図８は、パターンコントラスト基準部の等価回路作成支援部２３が、パターンコントラスト基準部の等価回路を作成する支援をする方法のフローチャートである。
【００２４】
まず、ステップＳ１１で、等価回路ブロックの一覧表示部３１が、等価回路ブロックを一覧表示する。具体的には、図９の画面２のような表示画面を、電子線照射条件決定支援ユニット１５のディスプレイ画面に表示する。画面２には、「パターンコントラスト基準部の等価回路の作成、まず、パターンコントラスト基準部の等価回路を作成します。」と表示され、オペレータは自分の作業目的を明確にすることができる。そして、画面２の下に、等価回路ブロック５２、５３、５４が一覧表示されている。なお、画面２には、ステップＳ６で断面構造表示部２２が表示した検査箇所の断面構造が表示されている。オペレータは、検査箇所をコンタクトプラグ４１と定め、断面構造表示部２２は、検査箇所であるコンタクトプラグ４１の断面構造を表示している。この断面構造は一般的なＣＭＯＳの断面構造であり、コンタクトプラグ４１の下には接合部４４が設けられ、接合部４４はシリコン基板４６に埋め込まれている。コンタクトプラグ４１の両側にはそれぞれ、スペーサ４３で側面を覆われたゲート電極４２が設けられている。そして、コンタクトプラグ４１、スペーサ４３およびゲート電極４２の周囲には、層間絶縁膜４５が設けられている。
【００２５】
ステップＳ１２で、等価回路ブロックの接続支援部３２が、  パターンコントラスト基準部の等価回路を等価回路ブロックの接続により完成させる支援をする。具体的には、画面２の中段には、「段を指定し、ブロックを選択してください。終わりましたら終了をクリックしてください。」と表示されている。オペレータは、この促しに応じ、断面構造を見ながら、パターンコントラスト基準部をどこにするか考える。そして、この例の場合は、パターンコントラスト基準部を、シリコン基板４６に直接層間絶縁膜４５が接続する箇所に定めたとする。シリコン基板４６は接地電位４７になっていると考えられ、層間絶縁膜４５のウェハ８の表裏面方向の等価回路は抵抗素子４９であると考えられるので、ブロック列の接地電位４７から数えた段の段数入力欄５１に「１」を入力し、等価回路ブロック５２をクリックする。そして、等価回路ブロックの接続支援部３２は、接地電位４７に、等価回路ブロック５２あるいは等価回路ブロック５２に対応する抵抗素子４９を接続する。パターンコントラスト基準部の等価回路を完成させるために、オペレータは、さらに、等価回路ブロックを接続する必要はないと考えると、終了決定クリック領域５５をクリックする。このことにより、等価回路ブロックの接続支援部３２は、パターンコントラスト基準部の表面の帯電電位４８ａに、等価回路ブロック５２あるいは等価回路ブロック５２に対応する抵抗素子４９を接続する。
【００２６】
ステップＳ１３で、等価回路ブロックとその接続関係の記憶部３３が、接続に用いた等価回路ブロックとその接続関係、具体的にはブロック列の段数を、パターンコントラスト基準部に関係付けて、等価回路記憶部２９に記憶させる。
【００２７】
次に、ステップＳ１４で、抵抗・容量等の値の設定支援部３４が、パターンコントラスト基準部の等価回路に用いた等価回路ブロックの抵抗・容量等の値を設定する支援をする。
【００２８】
詳細には、ステップＳ１５で、設定対象素子の抽出部３５が、等価回路記憶部２９からパターンコントラスト基準部に関係付けて記憶されている等価回路ブロックあるいはこの等価回路ブロックを構成する素子を順次抽出する。そして、抽出された等価回路ブロックあるいは素子を、図１０の画面３に示すように、素子指定用矢印６８で指し、オペレータに、この素子等が指定された素子であることを示す。画面３には、「指定された素子の抵抗値等を設定してください。」と表示されており、オペレータは、順次、指定される素子等に対して抵抗値等を設定することができ、最終的に、全ての素子等に対して抵抗値等を設定することができる。例えば、オペレータが素子等の抵抗値と容量を知っている場合は、オペレータは、表示の促しに従い、抵抗入力欄６１に抵抗値を入力し、容量入力欄６２に容量を入力することができる。
【００２９】
ステップＳ１６で、素子の材料名の設定支援部３６が、素子等の材料名を設定する支援をする。具体的には、画面３には、「わからない場合は、材料名を選択してください。」と表示されており、オペレータは、材料名選択クリック領域６３に一覧された材料名の中から素子等の材料に該当する材料名を選択し、その材料名Ｃｕ、Ｗ、Ａｌ、Ｓｉ、ＳｉＯ２、Ｓｉ３Ｎ４等をクリックすることにより、素子等の材料名を設定することができる。
【００３０】
ステップＳ１７で、材料の物性値の読み出し部３７が、設定した材料名に対応する材料の物性値を、図４の物性ライブラリデータベース２８から抽出して読み出す。
【００３１】
ステップＳ１８で、素子の寸法の設定支援部３８が、素子等の寸法、具体的には素子の面積と厚さを設定する支援をする。画面３には、「面積を入力してください。厚さを入力してください。」と表示されており、オペレータは、この表示の促しに応じ、面積入力欄６４に面積を入力することができ、厚さ入力欄６５に厚さを入力することができる。こうして、オペレータは、素子等の寸法を設定することができる。
【００３２】
ステップＳ１９で、抵抗値等の算出部３９が、素子等の物性値と寸法から抵抗値と容量を算出し、算出結果の抵抗値を算出抵抗値表示欄６６に表示し、容量を算出容量表示欄６７に表示する。
【００３３】
ステップＳ２０で、抵抗値等の記憶部４０が、算出された抵抗値等を、指定された素子等に関係付け、さらには、パターンコントラスト基準部に関係付けて、等価回路記憶部２９に記憶させる。
【００３４】
図１１は、正常部の等価回路作成支援部２４の構成図である。正常部の等価回路作成支援部２４の内部構成は、パターンコントラスト基準部の等価回路作成支援部２３の内部構成と同じになっている。
【００３５】
図１２は、正常部の等価回路作成支援部２４が、正常部の等価回路を作成する支援をする方法のフローチャートである。正常部の等価回路を作成する支援をする方法のフローチャートも、パターンコントラスト基準部の等価回路を作成する支援をする方法のフローチャートと同じになっている。このため、図８のフローチャートと共通する部分については説明を省略する。
【００３６】
ただ、オペレータが設定するパターンコントラスト基準部と正常部とは、ウェハ８上の箇所が異なるので、具体的な取扱は異なってくる。以下では、正常部の場合のパターンコントラスト基準部と取り扱いの異なってくる点について具体的に説明する。
【００３７】
正常部の場合、電子線照射条件決定支援ユニット１５のディスプレイ画面に表示される表示画面は、図１３の画面４に示すように、「正常部の等価回路の作成、次に、正常部の等価回路を作成します。」と表示され、オペレータは自分の作業内容が次に進んだことを明確にすることができる。画面４の中段には、「段を指定し、ブロックを選択してください。終わりましたら終了をクリックしてください。」と表示されている。オペレータは、この促しに応じ、断面構造を見ながら、正常部の電流経路をどのように引き回すか考える。そして、この例の場合は、正常部の電流経路を、コンタクトプラグ４１から接合部４４を経由してシリコン基板４６に達する経路に定めたとする。シリコン基板４６は接地電位４７になっていると考えられ、接合部４４のウェハ８の表裏面方向の等価回路は接合部容量及び接合部抵抗の並列回路７２であると考えられるので、ブロック列の接地電位４７から数えた段の段数入力欄５１に「１」を入力し、等価回路ブロック５４をクリックする。そして、等価回路ブロックの接続支援部３２は、接地電位４７に、等価回路ブロック５４あるいは等価回路ブロック５４に対応する接合部容量及び接合部抵抗の並列回路７２を接続する。さらに、コンタクトプラグ４１は接合部４４に直列に接続していると考えられ、コンタクトプラグ４１のウェハ８の表裏面方向の等価回路は抵抗素子７１であると考えられるので、ブロック列の接地電位４７から数えた段の段数入力欄５１に「２」を入力し、等価回路ブロック５２をクリックする。そして、等価回路ブロックの接続支援部３２は、１段目の等価回路ブロック５４、あるいは、等価回路ブロック５４に対応する接合部容量及び接合部抵抗の並列回路７２に、２段目の等価回路ブロック５２を接続する。
【００３８】
正常部の等価回路を完成させるために、オペレータは、さらに、等価回路ブロックを接続する必要はないと考えると、終了決定クリック領域５５をクリックする。このことにより、等価回路ブロックの接続支援部３２は、正常部の表面の帯電電位４８ｂに、２段目の等価回路ブロック５２あるいはこの等価回路ブロック５２に対応する抵抗素子７１を接続する。
【００３９】
次に、正常部の等価回路を構成する素子等の抵抗値等を設定する。具体的には、接合部容量及び接合部抵抗の並列回路７２を、図１４の画面５に示すように、素子指定用矢印７３で指し、オペレータに、この並列回路が指定されたことを示す。画面５には、「指定された素子の抵抗値等を設定してください。」と表示されており、オペレータは、パターンコントラスト基準部の場合と同様に、抵抗値等を設定することができる。接合部容量及び接合部抵抗の並列回路７２の抵抗値等の設定が済めば、次に、抵抗素子７１が指定され、抵抗値が設定される。なお、画面５の画面３（図１０参照）と同じ部分の説明は省略する。
【００４０】
図１５は、模擬欠陥部の等価回路作成支援部２５の構成図である。模擬欠陥部の等価回路作成支援部２５の内部構成は、正常部の等価回路作成支援部２４の内部構成と同じにしてもよいし、図１１と図１５に示すように、等価回路ブロックの接続支援部３２を省き、換わりに、正常部の等価回路の読み出し部７４と欠陥等価回路ブロックの挿入支援部７５とを加えてもよい。
【００４１】
図１６は、模擬欠陥部の等価回路作成支援部２５が、模擬欠陥部の等価回路を作成する支援をする方法のフローチャートである。模擬欠陥部の等価回路を作成する支援をする方法のフローチャートは、正常部の等価回路を作成する支援をする方法のフローチャートと同じにしてもよいし、図１２と図１６に示すように、ステップＳ１２の等価回路ブロックの接続支援を省き、ステップＳ２１の正常部の等価回路の等価回路ブロックとその接続関係の読み出しと、ステップＳ２２の欠陥等価回路ブロックの挿入支援とを加えてもよい。これは、模擬欠陥部の等価回路をはじめから作るのでなく、まず、正常部の等価回路をコピーし、この正常部の等価回路に欠陥等価回路ブロックを挿入することにより、模擬欠陥部の等価回路を完成させているからである。欠陥等価回路ブロックとは、発生が予想される欠陥そのものの等価回路のことである。
【００４２】
このような違いを、電子線照射条件決定支援ユニット１５のディスプレイ画面上での、オペレータの操作に沿って具体的に説明する。まず、模擬欠陥部の場合、ディスプレイ画面に表示される表示画面は、図１７の画面６に示すように、「模擬欠陥部の等価回路の作成、次に、模擬欠陥部の等価回路を作成します。」と表示され、オペレータは自分の作業内容が模擬欠陥部の等価回路に進んだことを明確にすることができる。そして、オペレータは、断面構造を見ながら、正常部にどのような模擬欠陥を配置するか考える。そして、この例の場合は、オペレータは非開口欠陥７７を模擬欠陥として配置したとする。なお、図１７では、非開口欠陥７７を画面６上に表示したが、表示せずにオペレータの思考に止めてもよい。
【００４３】
ステップＳ２１で、正常部の等価回路読み出し部７４が、等価回路記憶部２９から、正常部に関係付けられた正常部の等価回路を読み出す。具体的には、正常部の等価回路を構成する等価回路ブロックとその接続関係（ブロック列の段数）を読み出す。
【００４４】
ステップＳ２２で、欠陥等価回路ブロックの挿入支援部７５が、一覧表示された等価回路ブロック５２乃至５４の中から、欠陥等価回路ブロックとなる等価回路ブロック５４を選択するように支援している。画面６の中段には、「挿入する上下の段を指定し、ブロックを選択してください。終わりましたら終了をクリックしてください。」と表示されているので、オペレータはこの促しに応じ、欠陥等価回路ブロックとなる等価回路ブロック５４を選択し、この欠陥等価回路ブロックを挿入させる正常部の等価回路の位置に対して、上側の段数「２」を挿入上側段数入力欄５１ａに入力し、下側の段数「１」を挿入下側段数入力欄５１ｂに入力する。このことにより、欠陥等価回路ブロックの挿入支援部７５は、１段目に位置する接合部容量及び接合部抵抗の並列回路７２に対応する等価回路ブロックと、２段目に位置するコンタクトプラグ抵抗７１に対応する等価回路ブロックとの間に、非開口欠陥の容量及び抵抗の並列回路７６に対応する等価回路ブロックを挿入する。以上により、上端を模擬欠陥部の表面の帯電電位４８ｃとする模擬欠陥部の等価回路を生成することができる。
【００４５】
次に、模擬欠陥部の等価回路を構成する素子等の抵抗値等を設定する。具体的には、欠陥等価回路ブロック以外の抵抗値等は既に設定されているので、非開口欠陥の容量及び抵抗の並列回路７６の欠陥等価回路ブロックのみを、図１８の画面７に示すように、素子指定用矢印７８で指し、オペレータに、この並列回路が指定されたことを示す。画面７には、「指定された素子の抵抗値等を設定してください。」と表示されており、オペレータは、パターンコントラスト基準部の場合と同様に、非開口欠陥の容量及び抵抗の並列回路７６の抵抗値と容量を設定することができる。
【００４６】
以上で、図２の等価回路作成支援部１７（図３のステップＳ１）の説明が終了し、以下では、帯電電位演算部１８（図３のステップＳ２）の説明を行う。
【００４７】
図１９は、帯電電位演算部１８の構成図である。帯電電位演算部１８は、電子線照射条件変数発生支援部８１と、電子線照射条件データベース生成部８２と、電子線照射条件変数読み出し部８３と、等価回路読み出し部８４と、帯電電位算出部８５と、帯電電位書き込み部８６と、電子線照射条件データベース８７とを有している。
【００４８】
図２０は、帯電電位演算部１８が、３種（パターンコントラスト基準部、正常部、模擬欠陥部）の等価回路を用いて、３箇所（パターンコントラスト基準部、正常部、模擬欠陥部）の表面の帯電電位を算出する支援をする方法のフローチャートである。
【００４９】
まず、ステップＳ３１で、電子線照射条件変数発生支援部８１が、電子線照射条件の変数を発生させる支援をする。具体的には、図２１の画面８に示すように、「電子線照射条件変数のマトリックスを設定します。」と表示され、オペレータはこの促しに応じ、電子線照射条件の例としてあげられた加速電圧、プローブ電流、引き上げ電圧のそれぞれについて、初期値、終値、ステップを設定する。このことにより、オペレータによらず漏れなく電子線照射条件変数のマトリックスを設定することが可能になる。すなわち、オペレータが初心者であれば、変数の全領域に渡って設定すればよく、ベテランであれば、経験から狭められた変数の領域に限って設定すればよいのである。
【００５０】
ステップＳ３２で、電子線照射条件データベース生成部８２が、図２２の画面９に示すような、電子線照射条件データベース８７を生成する。電子線照射条件データベース８７では、電子線照射条件変数のマトリックスから、全ての電子線照射条件を生成させ、全ての電子線照射条件に識別可能な電子線照射条件番号を付与している。そして、個々の電子線照射条件のレコードに対して、電子線照射条件番号、加速電圧、プローブ電流、引き上げ電圧、基準部の帯電電位、正常部の帯電電位、模擬欠陥部の帯電電位、パターン電位差、欠陥電位差、パターンコントラスト、最大欠陥電位差のフィールドが設けられている。
【００５１】
ステップＳ３３で、電子線照射条件変数読み出し部８３が、複数の電子線照射条件を順次読み出す。
【００５２】
ステップＳ３４で、等価回路読み出し部８４が、３種（パターンコントラスト基準部、正常部、模擬欠陥部）の等価回路を順次読み出す。
【００５３】
ステップＳ３５で、帯電電位算出部８５が、最終的に、３種それぞれの等価回路について、全ての電子線照射条件における帯電電位を算出する。
【００５４】
ステップＳ３６で、帯電電位書き込み部８６が、電子線照射条件データベース８７に、対応する電子線照射条件に関係付けて、３種の等価回路の帯電電位を書き込む。具体的には、基準部の帯電電位のフィールド（図２２参照）に、パターンコントラスト基準部の等価回路の帯電電位を書き込み、正常部の帯電電位のフィールド（図２２参照）に、正常部の等価回路の帯電電位を書き込み、模擬欠陥部の帯電電位のフィールド（図２２参照）に、模擬欠陥部の等価回路の帯電電位を書き込む。
【００５５】
ステップＳ３７で、等価回路読み出し部８４が、全ての等価回路を読み出したか否か判定する。全ての等価回路を読み出していれば（Ｙｅｓ）、ステップＳ３８に進み、全ての等価回路を読み出していなければ（Ｎｏ）、ステップＳ３４に戻る。
【００５６】
ステップＳ３８で、電子線照射条件変数読み出し部８３が、全ての電子線照射条件を読み出したか否か判定する。全ての電子線照射条件を読み出していれば（Ｙｅｓ）、３箇所の表面の帯電電位を算出する支援をするこの方法をストップし、全ての電子線照射条件を読み出していなければ（Ｎｏ）、ステップＳ３３に戻る。
【００５７】
以上で、図２の帯電電位演算部１８（図３のステップＳ２）の説明が終了し、以下では、電子線照射条件択一支援部１９（図３のステップＳ３）の説明を行う。
【００５８】
図２３は、電子線照射条件択一支援部の構成図である。電子線照射条件択一支援部１９は、パターン電位差計算部９１と、パターン電位差書き込み部９２と、パターンコントラスト十分条件抽出部９３と、欠陥電位差計算部９４と、欠陥電位差書き込み部９５と、最大欠陥電位差条件抽出部９６と、最大欠陥電位差条件表示部９７と、最大欠陥電位差条件出力部９８とを有している。
【００５９】
図２４は、電子線照射条件択一支援部１９が、最大欠陥電位差条件である電子線照射条件を択一的に選択する支援をする方法のフローチャートである。
【００６０】
まず、ステップＳ４１で、パターン電位差計算部９１が、電子線照射条件データベース８７を用いて、電子線照射条件（番号）毎に、基準部の帯電電位のフィールド（図２２参照）から、パターンコントラスト基準部の等価回路の帯電電位を読み出し、正常部の帯電電位のフィールド（図２２参照）から、正常部の等価回路の帯電電位を読み出す。そして、パターンコントラスト基準部の等価回路の帯電電位と、正常部の等価回路の帯電電位との差を、パターン電位差として算出する。
【００６１】
ステップＳ４２で、パターン電位差書き込み部９２が、算出したパターン電位差を、対応する電子線照射条件（番号）に関係付けて、電子線照射条件データベース８７のパターン電位差のフィールド（図２２参照）に書き込む。
【００６２】
ステップＳ４３で、パターンコントラスト十分条件抽出部９３が、電子線照射条件データベース８７に記憶された電子線照射条件（番号）の中から、予め設定したパターン電位差閾値以上のパターン電位差を有する電子線照射条件（番号）を抽出する。抽出された電子線照射条件（番号）に対応するパターンコントラストのフィールド（図２２参照）にパターンコントラストフラグを生成させる。
【００６３】
ステップＳ４４で、欠陥電位差計算部９４が、電子線照射条件データベース８７を用いて、電子線照射条件（番号）毎に、正常部の帯電電位のフィールド（図２２参照）から、正常部の等価回路の帯電電位を読み出し、模擬欠陥部の帯電電位のフィールド（図２２参照）から、模擬欠陥部の等価回路の帯電電位を読み出す。そして、正常部の等価回路の帯電電位と、模擬欠陥部の等価回路の帯電電位との差を、欠陥電位差として算出する。なお、この算出は、全ての電子線照射条件（番号）に対して実行してもよいし、パターンコントラストフラグを有する電子線照射条件（番号）に対してのみ実行してもよい。このことは、以下のステップに関しても同様である。
【００６４】
ステップＳ４５で、欠陥電位差書き込み部９５が、算出した欠陥電位差を、対応する電子線照射条件（番号）に関係付けて、電子線照射条件データベース８７の欠陥電位差のフィールド（図２２参照）に書き込む。
【００６５】
ステップＳ４６で、最大欠陥電位差条件抽出部９６が、電子線照射条件データベース８７に記憶され、パターンコントラストフラグを有する電子線照射条件（番号）の中から、最大の欠陥電位差を有する電子線照射条件（番号）を、最大欠陥電位差条件として抽出する。抽出された最大欠陥電位差条件である電子線照射条件（番号）に対応する最大欠陥電位差のフィールド（図２２参照）に、最大欠陥電位差フラグを生成させる。
【００６６】
ステップＳ４７で、最大欠陥電位差条件表示部９７が、ディスプレイ画面に、最大欠陥電位差条件の電子線照射条件を表示する。具体的には、図２２の画面９のように電子線照射条件データベース８７を表示し、特に、最大欠陥電位差フラグが立てられた電子線照射条件のレコードを表示する。このことにより、オペレータは、最大欠陥電位差条件の電子線照射条件の加速電圧、プローブ電流、引き上げ電圧の値を把握することができる。
【００６７】
ステップＳ４８で、最大欠陥電位差条件出力部９８が、最大欠陥電位差条件の電子線照射条件を、図１の操作ユニット１４に出力（送信）する。
【００６８】
以上で、図２の電子線照射条件択一支援部１９の説明が終了する。また、図３の電子線照射条件決定支援ユニット１５側で行われるレシピの作成方法のフローチャートも終了したことになる。以下では、レシピの作成方法の電子線照射条件決定支援ユニット１５側で行われた後に引き続き行われる操作ユニット１４側でのレシピの作成方法について説明する。まず、操作ユニット１４の構成について説明する。
【００６９】
図２５は、操作ユニット１４の構成図である。操作ユニット１４は、本検査実施部１０１と、レシピ作成部１１１とを有している。本検査実施部１０１は、登録されたレシピを読み出すレシピ読み出し部１０２と、読み出されたレシピを実施、すなわち、試料の検知を行うレシピ実施部１０３とを有している。レシピ作成部１１１は、電子線照射条件入力部１０４と、電子線照射条件変換部１０５と、レイアウト作成支援部１０６と、試し検査実施部１０７と、検査パラメータの設定支援部１０８と、誤検出判定支援部１０９と、レシピ登録支援部１１０とを有している。
【００７０】
図２６は、操作ユニット１４側で行われるレシピの作成方法のフローチャートである。まず、ステップＳ５１で、電子線照射条件入力部１０４が、図２３の最大欠陥電位差条件出力部９８から出力された最大欠陥電位差条件の電子線照射条件を入力（受信）する。そして、電子線照射条件変換部１０５が、入力された電子線照射条件を、電子線式試料検査装置１６が運転動作可能な電子線照射条件に変換する。
【００７１】
ステップＳ５２で、レイアウト作成支援部１０６が、試料（ウェハ）上のどこに検査対象が分布しているのかがわかるようなレイアウトを作成する支援をする。
【００７２】
ステップＳ５３で、試し検査実施部１０７が、試料上の狭い領域での試し検査を行う。この１回目の試し検査により、オペレータは、電子線照射条件とレイアウトの有用性を確認することができる。
【００７３】
ステップＳ５４で、検査パラメータの設定支援部１０８が、検査パラメータを設定する支援をする。
【００７４】
ステップＳ５５で、試し検査実施部１０７が、試料上の狭い領域での試し検査を行う。この２回目の試し検査により、オペレータは、設定した検査パラメータが有効であるか確認することができる。
【００７５】
ステップＳ５６で、誤検出判定支援部１０９が、オペレータに検査パラメータが有効であるかの確認を促し、欠陥の誤検出の有無の判定をする支援をする。
【００７６】
ステップＳ５７で、欠陥の誤検出が無いと判定された場合に、レシピ登録支援部１１０が、電子線照射条件と、レイアウトと、検査パラメータとをまとめて１つのレシピとして、登録し記憶する。以上でレシピの作成が完了する。
【００７７】
本発明の実施形態によれば、複数の電子線照射条件に対し実際に複数回の画像取得を行い、そのたびに画像解析を行いながらトライアンドエラーにより、最適な電子線照射条件を捜す必要がないので、電子線照射条件の作成時間、さらには、レシピの作成時間を短縮することができる。
【００７８】
また、レシピ作成者の習熟度や経験によってばらついていた欠陥の検出感度やレシピ作成時間が、電位計算結果に基づいて検査レシピ作成を行うため、ばらつきなく短時間に作成することが可能になる。
【００７９】
検査レシピ作成時間の短縮が可能となることで、レシピ作成のために、装置を占有していた時間が短くなり、製品の検査待ち時間が大幅に短縮され、欠陥を検知するための期間の短縮、ひいては、半導体装置等の製品の製造における歩留まり向上や生産性を高めることに寄与できる。
【００８０】
また、図１の電子線照射条件決定支援ユニット１５を、電子線式試料検査装置１６から、独立して動作可能にしておけば、具体的には、外付けパーソナルコンピュータ（ＰＣ）に導入しておけば、事前に製品の製造現場の外、半導体装置の製造であればクリーンルームの外で、最適な電子線照射条件を求めることもできるようになる。このため、電子線式試料検査装置１６の占有時間をさらに少なくすることができる。
【００８１】
また、等価回路に基づいた電子線照射条件を用いているので、非導通やリークのような電気的な欠陥が発生しやすいウェハに関して、安定した検査条件を実現するための最適な検査条件（電子線照射条件）を簡易かつ高精度に設定することが可能となる。
【図面の簡単な説明】
【００８２】
【図１】本発明の実施形態に係る荷電粒子線式検査装置の構成図である。
【図２】電子線照射条件決定支援ユニットの構成図である。
【図３】レシピ作成方法（電子線照射条件決定支援ユニット側）のフローチャートである。
【図４】等価回路作成支援部の構成図である。
【図５】表裏面間の等価回路の作成支援方法のフローチャートである。
【図６】表裏面間の等価回路の作成支援方法の実施時におけるディスプレイに表示される画面である。
【図７】パターンコントラスト基準部の等価回路作成支援部の構成図である。
【図８】パターンコントラスト基準部の等価回路の作成支援方法のフローチャートである。
【図９】パターンコントラスト基準部の等価回路の作成支援方法の実施時におけるディスプレイに表示される画面（その１）である。
【図１０】パターンコントラスト基準部の等価回路の作成支援方法の実施時におけるディスプレイに表示される画面（その２）である。
【図１１】正常部の等価回路作成支援部の構成図である。
【図１２】正常部の等価回路の作成支援方法のフローチャートである。
【図１３】正常部の等価回路の作成支援方法の実施時におけるディスプレイに表示される画面（その１）である。
【図１４】正常部の等価回路の作成支援方法の実施時におけるディスプレイに表示される画面（その２）である。
【図１５】模擬欠陥部の等価回路作成支援部の構成図である。
【図１６】模擬欠陥部の等価回路の作成支援方法のフローチャートである。
【図１７】模擬欠陥部の等価回路の作成支援方法の実施時におけるディスプレイに表示される画面（その１）である。
【図１８】模擬欠陥部の等価回路の作成支援方法の実施時におけるディスプレイに表示される画面（その２）である。
【図１９】帯電電位演算部の構成図である。
【図２０】等価回路を用いた表面の帯電電位の算出支援方法のフローチャートである。
【図２１】等価回路を用いた表面の帯電電位の算出支援方法の実施時におけるディスプレイに表示される画面（その１）である。
【図２２】等価回路を用いた表面の帯電電位の算出支援方法の実施時におけるディスプレイに表示される画面（その２）である。
【図２３】電子線照射条件択一支援部の構成図である。
【図２４】最大欠陥電位差条件である電子線照射条件の択一支援方法のフローチャートである。
【図２５】操作ユニットの構成図である。
【図２６】レシピ作成方法（操作ユニット側）のフローチャートである。
【符号の説明】
【００８３】
１      カラム
２      ステージ機構系
３      電子銃
４      コンデンサレンズ
５      対物レンズ
６      ディフレクタ
７      二次電子検出器
８      ウェハ
９      照射電子線
１０    二次電子
１１    ビーム制御系（ビーム走査コントローラ）
１２    ステージ制御系（ステージコントローラ）
１３    画像処理ユニット
１４    操作ユニット
１５    電子線照射条件決定支援ユニット
１６    電子線式試料検査装置
４１    コンタクトプラグ
４２    ゲート電極
４３    スペーサ
４４    接合部
４５    層間絶縁膜
４６    シリコン基板
４７    接地電位（接地回路）
４８ａ  パターンコントラスト基準部の表面の帯電電位
４８ｂ  正常部の表面の帯電電位
４８ｃ  模擬欠陥部の表面の帯電電位
４９    抵抗素子（層間絶縁膜抵抗）
５１    段数入力欄
５１ａ  挿入上側段数入力欄
５１ｂ  挿入下側段数入力欄
５２    等価回路ブロック（抵抗ブロック）
５３    等価回路ブロック（容量ブロック）
５４    等価回路ブロック（抵抗容量ブロック）
５５    終了決定クリック領域
６１    抵抗値入力欄
６２    容量入力欄
６３    材料名選択クリック領域
６４    面積入力欄
６５    厚さ入力欄
６６    算出抵抗値表示欄
６７    算出容量表示欄
６８    素子指定用矢印
７１    抵抗素子（コンタクトプラグ抵抗）
７２    接合部容量及び抵抗の並列回路
７３    素子指定用矢印
７６    非開口欠陥の容量及び抵抗の並列回路
７７    非開口欠陥
７８    素子指定用矢印
【図１】
2008275513.tif 000003
【図２】
2008275513.tif 000004
【図３】
2008275513.tif 000005
【図４】
2008275513.tif 000006
【図５】
2008275513.tif 000007
【図６】
2008275513.tif 000008
【図７】
2008275513.tif 000009
【図８】
2008275513.tif 000010
【図９】
2008275513.tif 000011
【図１０】
2008275513.tif 000012
【図１１】
2008275513.tif 000013
【図１２】
2008275513.tif 000014
【図１３】
2008275513.tif 000015
【図１４】
2008275513.tif 000016
【図１５】
2008275513.tif 000017
【図１６】
2008275513.tif 000018
【図１７】
2008275513.tif 000019
【図１８】
2008275513.tif 000020
【図１９】
2008275513.tif 000021
【図２０】
2008275513.tif 000022
【図２１】
2008275513.tif 000023
【図２２】
2008275513.tif 000024
【図２３】
2008275513.tif 000025
【図２４】
2008275513.tif 000026
【図２５】
2008275513.tif 000027
【図２６】
2008275513.tif 000028