(57)【要約】【課題】階調情報の転送確認試験等の試験時間の増大を防止し、ソースドライバ間の通信を行うことで、コントローラとソースドライバ間の通信処理の煩雑化を防止する映像表示装置を提供する。【解決手段】外部からの映像信号を入力し、該映像信号の階調情報を生成するコントローラと、前記コントローラから階調情報を受け取り、前記表示素子を駆動するための情報を生成し、前記表示素子のソース電極に供給し、制御する複数個のソースドライバと、を備えており、前記ソースドライバは、他のソースドライバとデイジーチェーン方式でシリアルライン接続しているデータ返信用の受信ポート及び送信ポートを有し、送信権限を有している場合のみ、下位のソースドライバテストの前記送信ポートから送信されるテスト結果の代わりに、自身のテスト結果を上位のソースドライバの前記受信ポートに送信する。【選択図】図１
2008275964.tif 000002
【特許請求の範囲】
【請求項１】
表示パネル内にマトリックス状に配置された表示素子に映像を表示させる映像表示装置であって、
外部の映像源からの映像信号を入力し、該映像信号の階調情報を生成するコントローラと、
前記コントローラから階調情報を受け取り、前記表示素子を駆動するための情報を生成し、前記表示素子のソース電極に供給し、制御する複数個のソースドライバと、
を備え、
前記ソースドライバは、他のソースドライバとデイジーチェーン方式でシリアルライン接続するデータ返信用の受信ポート及び送信ポートを備え、
前記ソースドライバは、前記コントローラからテスト終了後、テスト結果の返信要求コマンドを受信した場合、送信権限を有している場合のみ、デイジーチェーンされている下位のソースドライバの前記送信ポートからのテスト結果の代わりに、自身のテスト結果を上位のソースドライバの前記受信ポートに送信し、全データ送信終了後、前記送信権限を前記上位のソースドライバに委譲することを特徴とする映像表示装置。
【請求項２】
前記ソースドライバは、前記コントローラからテスト開始コマンドを受け、テスト終了後、テスト結果の返信要求コマンドを受信した場合、前記送信権限を有していない場合には、前記下位のソースドライバテストの前記送信ポートから送信されるテスト結果を優先的に前記上位のソースドライバの前記受信ポートに送信することを特徴とする請求項１に記載の映像表示装置。
【請求項３】
前記ソースドライバは、他のソースドライバとデイジーチェーン方式でシリアルライン接続するデータ返信用の１つの受信ポートと１つの送信ポートとを備える代わりに、それぞれ複数個の受信ポート及び複数個の送信ポートを備え、
前記複数個の受信ポート及び前記複数個の送信ポートは、他のソースドライバの複数個の受信ポート及び複数個の送信ポートとそれぞれ一対一で、前記デイジーチェーン方式でシリアルライン接続することを特徴とする請求項１または請求項２に記載の映像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像を表示する表示パネルを駆動する映像表示装置に関し、特に、高階調化に対応する階調情報を制御するソースドライバを備えた映像表示装置に関する。
【背景技術】
【０００２】
近年、液晶表示装置等の映像表示装置において、高解像度化、高階調化が進んでいる。このため、映像表示装置の構成要素である階調情報を制御するソースドライバとこのソースドライバに階調情報を与える映像情報制御部（以下、コントローラと呼ぶ）の間の情報量が増加してきている。
【０００３】
また、特に、映像表示装置が液晶表示装置である場合、表示特性の改善のためにフレームレートを上げる傾向にもあり、さらに、単位時間当たりの情報量が増加してきており、この情報量の増加に伴って、ソースドライバとコントローラの間の転送レートも上昇してきている。
【０００４】
一般的に、映像表示装置は、入力源から映像信号を受け、コントローラによって表示画像が生成され、生成された表示画像の階調情報をソースドライバに転送する。階調情報をソースドライバへ転送する場合に、表示パネルの配線長の制約や上記転送レートとの関係によって、表示座標の上下分割、左右分割、あるいは、上下左右に分割して、それぞれの領域に階調情報を転送する場合もある。
【０００５】
上記のような映像表示装置のソースドライバ構成において、１つのソースドライバがサポートすることができる階調制御用出力信号の数をｍ個とし、表示パネルの解像度を満たすだけの数の階調制御用出力信号の数をｍ×ｎ個とすると、同一構成のソースドライバをｎ個並列に配置して表示パネルと接続して、全体のソースドライバを形成する。同一のソースドライバを並列配置、接続することにより、コストメリットを出すことができる。
【０００６】
このように構成された各ソースドライバは、コントローラから転送された階調情報に基づいて、対応する電圧値を生成し、この電圧値を表示パネルの表示素子に供給し、制御を行う。
【０００７】
ここで、映像表示装置の表示パネルの詳細な表示検査を行う場合、従来、外部テストパターン信号発生器や、下記特許文献１に記載されているように、映像表示装置に内蔵するテストパターン信号発生器を使用して、表示パネル部の正確な特性測定やソースドライバの特定の階調における不具合等を表示パネルに映像表示することによって、検査が行われている。
【特許文献１】特開２００６−１３９３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来の手法に従えば、コントローラからソースドライバへの階調情報等の転送内容の確認が表示パネルの映像評価によって行われるため、表示パネルにおいて視認可能なデータ列である必要があり、コントローラからソースドライバ間の転送伝送路の確認試験をするために、必要以上の高速転送レートによる転送を行う必要があり、最適であるとは言えない。また、表示時間は、視認で行うため、少なくとも数百フレームは必要となってしまう。
【０００９】
そこで、ソースドライバ内部に、階調情報を入力するための受信ポート以外にコントローラとソースドライバ間に送信用通信ポート及び転送伝送路の確認試験や、ソースドライバ自体の特定階調等をチェックするチェック回路部を設け、この回路部からのアンサー結果をこの送信用通信ポートを介して、コントローラに返信するような構成とすることも可能である。
【００１０】
しかし、ソースドライバ毎に、これらの送受信ポート、チェック回路部を設けた構成では、各ソースドライバ自身と他のソースドライバ間の動作状態を互いに認識することができず、コントローラ２０からの試験結果等の要求コマンドを同一のタイミングで受けてしまうと、一斉にコントローラ２０の受信ポートへ出力が行われる。
【００１１】
このため、コントローラ２０の処理負担が大きくなり、処理時間の増大を招くとともに、試験時間も長くなるという問題がある。
【００１２】
また、ソースドライバの送信用のポートから独立して受信できるだけの受信ポートを、コントローラ側に、表示パネルで使用するソースドライバの数だけ必要となり、配線数もそれに伴って増加することになってしまうという問題も発生する。
【００１３】
そこで、本発明は、上記の問題を鑑みてなされたものであり、階調情報の転送確認試験等の試験時間の増大を防止し、ソースドライバ間の通信を行うことで、コントローラとソースドライバ間の通信処理の煩雑化を防止する映像表示装置を提供するものである。
【課題を解決するための手段】
【００１４】
本発明は、上記問題点を解消するために、以下に記載する構成を備えるとともに、以下の特徴を有する。
【００１５】
すなわち、本発明の映像表示装置は、表示パネル内にマトリックス状に配置された表示素子に映像を表示させる映像表示装置であって、外部の映像源からの映像信号を入力し、該映像信号の階調情報を生成するコントローラと、前記コントローラから階調情報を受け取り、前記表示素子を駆動するための情報を生成し、前記表示素子のソース電極に供給し、制御する複数個のソースドライバと、を備え、前記ソースドライバは、他のソースドライバとデイジーチェーン方式でシリアルライン接続するデータ返信用の受信ポート及び送信ポートを備え、前記ソースドライバは、前記コントローラからテスト終了後、テスト結果の返信要求コマンドを受信した場合、送信権限を有している場合のみ、デイジーチェーンされている下位のソースドライバの前記送信ポートからのテスト結果の代わりに、自身のテスト結果を上位のソースドライバの前記受信ポートに送信し、全データ送信終了後、前記送信権限を前記上位のソースドライバに委譲することを特徴とする。
【００１６】
本発明の映像表示装置によれば、試験結果データを返信する返信用のポートをチェーン接続することで、隣のソースドライバと接続するだけでよく、コントローラの受信ポートも１つ持てばよいこととなり、コントローラとソースドライバ間の通信処理の煩雑化、配線の複雑性を防ぐことができ、視認による試験ではないため、試験結果の確認時間も短くすることが可能となる。また、転送するデータは目視では判別不能なデータであっても可能となり、転送路の試験に最適なパターンデータとすることができる。
【００１７】
また、本発明の映像表示装置において、前記ソースドライバは、前記コントローラからテストコマンドを受け、テスト終了後、テスト結果の返信要求コマンドを受信した場合、前記送信権限を有していない場合には、前記下位のソースドライバテストの前記送信ポートから送信されるテスト結果を優先的に前記上位のソースドライバの前記受信ポートに送信することを特徴とする。
【００１８】
また、本発明の映像表示装置において、前記ソースドライバは、他のソースドライバとデイジーチェーン方式でシリアルライン接続するデータ返信用の１つの受信ポートと１つの送信ポートとを備える代わりに、それぞれ複数個の受信ポート及び複数個の送信ポートを備え、前記複数個の受信ポート及び前記複数個の送信ポートは、他のソースドライバの複数個の受信ポート及び複数個の送信ポートとそれぞれ一対一で、前記デイジーチェーン方式でシリアルライン接続することを特徴とする。
【発明の効果】
【００１９】
以上のように構成された本発明に係る映像表示装置によれば、後方優先型の通信方式を用いて、ソースドライバ間をチェーン接続することで、コントローラの受信ポートも１つ持てばよいこととなり、コントローラとソースドライバ間の通信処理の煩雑化を防止、配線リソースの増大を防止することができる。また、目視による確認だけでなく電気的な試験が可能であり、視認可能なデータパターンにより試験を行う必要はなく、データ線路に最適化したデータパターンにより試験することが可能となる。
【００２０】
また、本発明に係る映像表示装置によれば、チェーンの後方（下位レベル）に接続されたソースドライバを優先的に選択されるため、データの衝突が生ずることなく、返信され、高速データ伝送が可能となり、処理時間の短縮を図ることができる。
【００２１】
また、本発明に係る映像表示装置によれば、複数個の受信ポート及び複数個の送信ポートを設けることで、１つの受信ポート及び送信ポートでは１回のデータ伝送ビットをｎビットで転送していたものを例えば、ｎ／Ｋ（受信、送信ポート数）ビットに短縮することができる。また、異なった試験結果を同時に、ポート数分転送することも可能である。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施形態について図面を参照して説明する。なお、本実施形態では、映像表示装置の代表として、以下、液晶表示装置を例に挙げて説明する。
図１〜図５は、本発明に係る映像表示装置（液晶表示装置）の実施形態の一例であって、図中、同一の符号を付した部分は同一物を表わす。
【００２３】
図１は、本発明に係る液晶表示装置の基本構成を示した構成図である。
まず、液晶表示装置１０の構成および基本的な動作について説明する。
図１に示すように、液晶表示装置１０は、主たる構成として、外部の映像源からの映像信号を入力し、この映像信号を加工処理し、階調情報を生成するコントローラ２０と、生成された階調情報を実際の映像として表示する表示パネル２３と、このコントローラ２０から階調情報を受け取り、アナログ信号に変換し、この信号を表示パネル内の表示素子のソース電極に供給し、制御するソースドライバ２１と、表示パネル内の表示素子のゲート電極を制御するゲートドライバ２２と、を備えて構成されている。
【００２４】
ここで、映像源とは、例えば、地上波デジタル放送、衛星放送、アナログ放送等の放送源や、ＡＶコンポーネントやＰＣ等を指し、また、映像信号の加工とは、例えば、インターレス信号からプログレッシブ信号への変換であったり、スケーリングによる表示サイズの変更であったり、輪郭補正であったり、色域変換などの処理を指す。
【００２５】
また、階調情報とは、例えば、ＲＧＢデータを指し、そのビット幅は、各６ビット、８ビット、１０ビットであったりする。すなわち、このビット幅等の仕様は、表示パネル（ＰＡＮＥＬ）２３の仕様、ソースドライバ２１の仕様およびコントローラ２０の仕様に準ずるものである。
【００２６】
次に、図１を用いて、上記のように構成された液晶表示装置１０におけるコントローラ、ソースドライバ、ゲートドライバ及び表示パネル間の接続及び構成関係について説明する。
【００２７】
コントローラ２０は、各ソースドライバ２１に階調情報に関するデータを送信するとともに、各ゲートドライバ２２を制御する制御信号を送信する。
【００２８】
ここで、配線群２４ａ、２４ｂは、コントローラ２０からソースドライバ２１に種々のデータを送信するためのソースドライバ制御信号線群であり、この制御信号線群を介して、階調情報、同期基準となるクロック信号、フレームの開始を知らせるＶ−Ｓｙｎｃ情報、ラインの更新を知らせるＨ−Ｓｙｎｃ情報、また、ソースドライバ２１に対して、試験要求のコマンド情報、その試験結果情報等の返信を要求するコマンド情報が伝送される。各ビットの信号波形は、デジタル的にフル振幅で論理“Ｈ”、論理“Ｌ”を伝えてもよいし、差動信号で伝えてもよいし、又は、マンチェスターコーディングなどを使用して伝えても良いものとする。また、ソースドライバ制御信号線群の伝送構成は、データ、制御信号、クロック信号からなるデータバス構成、その他シリアル伝送構成であってもかまわない。
【００２９】
図１に示すように、ソースドライバ２１は、構成が同一のＬＳＩであり、表示パネル２３のカラム数を満す数量だけ備えられている。ここでは、Ｎ個のソースドライバ２１が示されている。
【００３０】
ソースドライバ２１の返信用受信端子２６は、他のソースドライバからの確認試験結果データ等のシリアル信号を受信するための受信ポートであり、一方、ソースドライバ２１の返信用送信端子２７は、他のソースドライバ又は自身のソースドライバからの確認試験結果データ等のシリアル信号を次の段のソースドライバ又はコントローラ２０に返信するための送信ポートである。
【００３１】
すなわち、この返信用送信端子２７は、１つ上位のソースドライバ２１の返信用受信端子２６と接続され、返信用受信端子２６は、１つ下位のソースドライバ２１の返信用送信端子２７と接続される。このように、返信用送信端子２７と返信用受信端子２６は、チェーン接続による構成を形成する。例えば、Ｍ番目のソースドライバ２１の返信用受信端子２６は、Ｍ−１番目のソースドライバ（図中に表記なし）の返信用送信端子２７に接続される。また、２番目のソースドライバ２１の返信用受信端子２６は、１番目のソースドライバ２１の返信用送信端子に接続される。
【００３２】
ここで、チェーン接続の終端である１番目の返信用受信端子２６は、後述するように、返信信号の非送信リクエスト状態にクリップされる。また、最終段階であるソースドライバＭの返信用送信端子２７は、返信用配線２８によって、コントローラ２０と接続され、各ソースドライバの確認試験等の結果情報がコンとローラ２０に通知（返信）される。
【００３３】
なお、配線群２４ａ、２４ｂを介して、各ソースドライバ２１に伝達されるＶ−Ｓｙｎｃ、Ｈ−Ｓｙｎｃ情報は、個別の配線によって伝送されてもよいし、ＬＶＤＳなどのようにデータバス上に入れ込んで伝送されても良いものとする。同様に、コマンド情報も、例えば、Ｖ−Ｓｙｎｃ期間中のデータバス上に発行さる方法でもよいし、別途、コマンド用のラインを設けても良いものとする。コントローラ２０とソースドライバ２１間での取り決めに従うものとする。
【００３４】
カラム制御線群２５は、ソースドライバ２１と表示パネル２３間を接続する制御線群であり、このカラム制御線群２５を介して、ソースドライバ２１は、階調を制御するアナログ信号を表示パネル２３内にマトリックス状に配置された表示素子に出力し、制御する。
【００３５】
また、図１に示すＮ個のゲートドライバ２２は、制御線２９を介して、コントローラ２０からタイミング情報を受け取り、Ｎ個のソースドライバ２１と合わせて、表示パネル２３の表示素子を制御する。
【００３６】
すなわち、コントローラ２０は、ライン制御線３０のどこのラインを制御するかのタイミング情報をゲートドライバ２２に与え、上記タイミング情報を受け取ったゲートドライバ２２は、このタイミング情報からライン制御線群３０のどのラインを駆動するかを制御する制御信号を生成し、該当する制御ライン線を駆動する。
【００３７】
カラム制御線群２５とライン制御線群３０に対する相互関係のタイミングは、コントローラ２０によって、配線線群２４ａ、２４ｂとゲートドライバ制御バス２９を介して行われる。
【００３８】
表示パネル２３内では、表示画素がマトリックス状に配置されており、ライン制御線群３０の内、選択されたライン制御線が許可状態の時に、カラム制御線群２５を介して、ソースドライバ２１から与えられる階調情報である制御値にしたがって、表示素子の階調情報が更新されていく。
【００３９】
なお、ライン制御線の制御方法として、フリッカ対策やクロストーク対策を行うために、ラインごとに基準電圧を変えるライン反転手法や、ドットごとに基準電圧を変えるドット反転手法などがある。
【００４０】
次に、図１及び図２を用いて、コントローラ２０及びソースドライバ２１の具体的な動作について詳細に説明する。
【００４１】
まず、コントローラ２０は、テスト開始の指示を行うコマンドを各ソースドライバに配線群（制御線）２４を介して発行する。ここで、図１は、表示パネル２３を左右に分割し、１〜Ｍ番目のソースドライバ２１が左側の領域を受け持ち、Ｍ＋１〜Ｎ番目のソースドライバ２１が右側の領域を受け持っている例を示している。また、各領域を受け持つソースドライバ２１は、コントローラ２０から別々の制御線２４ａ、２４ｂを介して制御される。当然ながら、上記２つの組のソースドライバ２１は、同一の動作を行う。
【００４２】
ソースドライバ２１は、コントローラ２０からテスト開始のテストコマンドを受けると、テストのための準備を開始し、実際のテストが開始されるまでにその準備完了するものとする。
【００４３】
なお、テストコマンド長やコードについては、コントローラ２０とソースドライバ２１間で定義されるものとし、ここではその内容については問わないものとする。
【００４４】
また、テストのための準備とは、必要に応じて内部状態を初期化することを指す。
【００４５】
次に、ソースドライバ２１に対してテストコマンド発行後、コントローラ２０は、テストパターン信号を送信する。テストパターン信号は、例えば、コントローラ２０とソースドライバ間の伝送ラインをテストする上で最適となるような“Ｈ”“Ｌ”の組み合わせや、ランダムパターン発生器によって発生する“Ｈ”“Ｌ”の組み合わせによるロジックデータであり、コントローラ２０のテストパターン生成部（図示していない）により、ハードウェアもしくはソフトウェアにより生成される。
【００４６】
ソースドライバ２１は、テスト状態の時、有効期間に送られてきたテストパターン信号の階調情報を検査する。階調情報の検査方法は、例えば、あらかじめソースドライバに期待値情報を持つ方法や、送信元ユニットと同一のパターン発生器を持ち、自身の発生器と送られてきたデータとの比較をする方法、ＣＲＣデータによるデータ検査などを指す。
【００４７】
検査すべき階調情報の期間は、あらかじめ決められているものとし、例えば、１ライン目であったり、１ライン毎であったり、数ライン毎であったりしてもよい。ソースドライバ２１は、検査終了後、あらかじめ決められたタイミングで検査結果をコントローラ２０に返信する。検査結果は、あらかじめ決められたエラーコードを返信する手法や、ＣＲＣ検査による方法ではＣＲＣの結果データを返信し、コントローラ２０が結果を判断する方法でも良いものとする。このとき、１回に返信するデータ長は、コントローラ２０とソースドライバ２１間で定義されるものとし、また、何回かのパケットに分けて返信しても良いものとする。
【００４８】
次に、図２、図３及び図４を用いて、検査結果データをコントローラ２０へ返信するソースドライバ２１の動作手順を説明する。
【００４９】
図２は、ソースドライバの構成例を示す図である。
【００５０】
また、図３は、下位側のソースドライバから送信リクエスト受けた場合の例を示すタイミングチャートである。
【００５１】
図４は、下位側のソースドライバから送信リクエスト受けない場合の例を示すタイミングチャートである。
【００５２】
図２に示すデータバッファ４０ａ、４０ｂ、４０ｃ等は、テストコマンド実行後に、テスト結果データを保持し、コントローラ２０に返信するためのデータバッファである。
【００５３】
このデータはコマンド実行の結果に依存し、データ返信期間の前までにこれらのバッファ４０ａ、４０ｂ、４０ｃ等に書かれるものとする。この例では、データバッファ４０ｃは、テスト結果を返信できる状態にあるか否かを示す送信リクエスト状態を示すビットをセットするデータバッファであり、データバッファ４０ｂは、データの最上位ビットをセットするデータバッファであり、データバッファ４０ａは、パリティビットをセットするデータバッファである。
【００５４】
このバッファのデータをシリアルに並べたものが“返信データ”であり、図３に示すＤｎ（７）〜Ｄｎ（０）である。
【００５５】
図３に示す期間４１は、送信リクエスト状態を発生する期間である。この図では、論理値“Ｌ”を送信リクエストとしている。この論理値は、コントローラ２０との間での規約であり、“Ｈ”を送信リクエストとしてもかまわない。
【００５６】
図３の期間４２は、データが返信用送受信端子からデータが入出力するデータ期間である。図では、高位ビットから送出するＭＳＢファーストとしたが、ＬＳＢファーストであってもかまわない。
【００５７】
また、図ではデータ長を８ビットとしているが、コントローラ２０との間で必要なデータ長としてかまわないものとする。
【００５８】
図３の期間４３は、パリティビット期間であり、返信するデータの検査ビットであり、偶数パリティであっても奇数パリティであってもかまわないものとする。検査ビットを使用しなくてもよいものとする。図３の期間４４は、ガード期間として非送信リクエスト状態とし、通信の終了をコントローラ２０に通知するものとするとともに、コントローラ２０が次の受信データを処理可能にするための準備期間とする。
【００５９】
図２に示すレジスタ５０ａ、５０ｂ、５０ｃ等は、返信データを順次送り出すレジスタ群である。
【００６０】
データバッファ４０ａ、４０ｂ、４０ｃ等のデータは、ロードブロック５１により制御され、レジスタ５０ａ、５０ｂ、５０ｃ等に取り込まれる。そして、シフトブロック５２によって制御され、順次、データを返信用送信端子２７から送り出される。この例ではシフトレジスタを用いて構成したが、出力用のフィリップフロップを用意して、データバッファから選択的に入力する等の構成をとっても良い。
【００６１】
また、図２のクロックブロック５３は、データの同期化を行う基準信号を発生するブロックである。この図の例では、通信レートと同じ周期のクロックとしているが、クロックの周期は、高速のものを使用し、ロード信号やシフト信号を選択的に発生する手法でも良いものとする。クロックは、コントローラ２０から配線群２４ａ、ｂを介して送られる転送用クロックを分周して使用するものとする。
【００６２】
図２のリセットブロック５４は、各ブロックの初期化を行う。初期化はコマンド受信もしくは、コマンド完了など必要に応じて初期状態とするものとする。
【００６３】
ここで、ロードブロック５１は、返信データの送信開始の前に、返信するデータをデータバッファ４０ａ、４０ｂ、４０ｃ等からレジスタ５０ａ、５０ｂ、５０ｃ等に１回の返信分のデータを取り込む指示をセレクタ５６ａ、５６ｂ、５６ｃ等を通して行う。
【００６４】
また、上記シフトブロック５２は、シフト用セレクタ５５ａ、５５ｂ、５５ｃ等を通してレジスタ５０ａ、５０ｂ、５０ｃ等に対して、データを更新するか、保持するかの制御を行う。
【００６５】
さらに、条件ブロック５７は、フィリップフロップ５８とセレクタ５６ｄを通して、返信用送信端子２７に出力する返信データを自身の返信データか、返信用受信端子２６から入力される他のソースドライバからの返信データかの選択を行うための制御データを発生する。
【００６６】
すなわち、期間（送信リクエスト検出期間）４１に返信用受信端子２６からの入力の状態を検出し、送信リクエストが発行されていないときは、自身の返信データの出力を選択するが、期間４１に返信用受信端子２６からの入力状態が送信リクエストであるときは、返信用受信端子２６からの返信データを優先して出力し、自身の返信データは、ホールド状態となり、次の返信のタイミングを待つ。返信のタイミングはあらかじめ、コントローラ２０との間に決めておくものとし、例えば、Ｈ−Ｓｙｎｃ毎や、送信リクエスト検出期間から規定クロックサイクル後とする。
【００６７】
なお、返信用受信端子２６からの入力の状態が送信リクエストでない場合で、かつ、自身の返信データが存在しない場合には、クロックブロック５３により、シフトクロックを停止し、返信用送信端子２７から無用なデータ送出されないように制御される。
【００６８】
次に、ソースドライバ間及びコントローラ間のデータ通信の動作の流れについて以下に説明する。
【００６９】
コントローラ２０は、検査結果等の返信を必要とするコマンドを配線群２４ａ、２４ｂを介して各ソースドライバ２１に送る。ソースドライバ２１は上記コマンドを受け、このコマンドに則った動作を実行し、動作終了後に返信するデータを各ソースドライバの返信用のデータバッファ４０ａ、４０ｂ、４０ｃ等に用意する。あらかじめ決められた返信するタイミングになったとき、ロードブロック５１は、期間４５のタイミングでロード信号をイネーブルにし、データバッファ４０ａ、４０ｂ、４０ｃ等にセットされているデータをレジスタ５０ａ、５０ｂ、５０ｃに移し、返信の準備をする。
【００７０】
次に、図３に示す期間４１の送信リクエスト検出期間にソースドライバ２１は、返信用出力端子２６の出力を自身の返信データとする送信リクエストを出力する。図１に示す全てのソースドライバ２１は同じ構造を持っているので、同時に送信リクエストを出力する。
【００７１】
上記送信リクエスト検出期間に、各ソースドライバ２１は、返信用受信端子２６を検査し、データ期間に出力するデータを自身のデータか、後段のソースドライバのデータかを決定する。決定方法は、返信用受信端子２６を検査し、その状態が送信リクエストであれば、後段のソースドライバ２１を選択し、非送信リクエスト状態であれば、自身のデータを選択するようにする。最初の返信期間において、１番目からＭ番目までの全てのソースドライバ２１は、送信リクエストを発生することになる。
【００７２】
しかしながら、図１の１番目のソースドライバは、最左端であり、その返信用受信端子２７は非送信リクエスト状態に設定されているため、１番目のソースドライバ２１のみが非送信リクエスト状態を検出し、自身のデータの出力を選択する。２番目以降のソースドライバ２１は、前段のソースドライバからの送信リクエストを検出し、期間４１において後段のソースドライバを選択し、シフト信号を非アクティブにホールド状態になる。
【００７３】
図４に、１番目のソースドライバ２１のタイミングチャートを示す。
【００７４】
１番目のソースドライバ２１は、期間４５に返信データをロードし、期間４１に返信用受信端子２６を検査し、送信リクエストを示していないので継続して自身の返信データを返信用送信端子２７に出力する。期間（データ期間）４２、期間（検査ビット期間）４３、期間（ガード期間）４４まで自身のデータを出力する。
【００７５】
返信データを分割して送る場合には、次の返信期間が来ると、続きのデータを再ロードし、返信作業を繰り返す。この動作を自身の返信データがなくなるまで繰り返す。返信すべきデータがなくなると、返信用受信端子２６の値を出力することになり、返信期間において送信リクエストを発生することがなくなり、２番目のソースドライバ２１に通信権を渡す。
【００７６】
２番目のソースドライバ２１は、最初の返信期間においては、図３に示す状態にあり、期間４１に自身の送信リクエストを発生するが、１番目のソースドライバ２１の送信リクエストを検出するので、図３の期間４２では、１番目のソースドライバ２１のデータを出力し、ホールド状態となる。返信データを分割して送る決まりの場合、続く返信期間においても、１番目のソースドライバ２１の送信リクエストを検出するので、１番目のソースドライバ２１に通信権を譲りホールド状態になる。１番目のソースドライバ２１の返信がなくなる返信期間には、送信リクエストを検出せず、自身のデータの返信を開始し、返信データがなくなるまで通信権を得る。この通信権の委譲を図１のＭ番目のソースドライバ２１まで繰り返すことでコントローラ２０と図１の各ソースドライバ２１間の双方向通信を可能とする。Ｍ＋１番目からＮ番目のソースドライバ２１も同様である。
【００７７】
このように、電気的な配線の遠いソースドライバ２１に通信の優先権を与えることで、コントローラ２０とソースドライバ２１間の双方向通信を確立可能とする。
【００７８】
なお、コントローラ２０は、返信されたデータの内容の異常もしくはパケット数の異常があった場合には、異常判定を行い、再送等の処理を行う。
【００７９】
次に、他の実施例のソースドライバの構成及びソースドライバ間の接続構成について説明する。
【００８０】
図５は、上記ソースドライバ２１と構成が異なるソースドライバ６０を用いた接続構成例を示した図である。
【００８１】
図５に示すソースドライバ６０は、その構造は上記説明したソースドライバ２１と同じものであるが、返信用受信端子及び返信用送信端子がそれぞれ同一数の複数個からなる構成を有している。
【００８２】
すなわち、Ｍ番目のソースドライバ６０の返信用送信端子６０ａ、６０ｂ、６０ｃ等はそれぞれＭ＋１番目のソースドライバ６０の返信用受信端子６１ａ、６１ｂ、６１ｃ等に接続される。また、Ｍ番目のソースドライバ６０に関して言えば、例えば、返信用受信端６１ａは、返信用送信端子６０ａと対応している。
【００８３】
ソースドライバ６０の返信用送受信端子の総数をＫ個としたとき、返信用受信端子を左からＪ番目、返信用送信端子を（Ｋ−Ｊ＋１）番目に配置することで各信号がクロスすることなく、配線することが可能となる。また、返信用受信端子６１ａ、６１ｂ、６１ｃ等と返信用送信端子６０ａ、６０ｂ、６０ｃ等は、左右逆に配置するようにしてもよい。
【００８４】
ここで、端子６５は、表示パネル２３の表示画素を制御するためのカラム制御線群２５を接続する端子である。
【００８５】
このように、ソースドライバに複数個の返信用送受信端子を設けることで、実質の転送レートを高めることができる。また、それぞれの送受信のルートには、別の返信用データでもよいし、シリアル転送の上位又は下位のビットに分けて転送するような構成であってもよい。
【００８６】
尚、本発明の映像表示装置は、上記した実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【図面の簡単な説明】
【００８７】
【図１】本発明に係る液晶表示装置の基本構成を示した構成図である。
【図２】ソースドライバの構成例を示す図である。
【図３】下位側のソースドライバから送信リクエスト受けた場合の例を示すタイミングチャートである。
【図４】下位側のソースドライバから送信リクエスト受けない場合の例を示すタイミングチャートである。
【図５】ソースドライバ２１と構成が異なるソースドライバを用いた接続構成例を示した図である。
【符号の説明】
【００８８】
１０  液晶表示装置
２０  コントローラ
２１  ソースドライバ
２２  ゲートドライバ
２３  表示パネル
２４ａ、２４ｂ  配線群
２５  カラム制御線群
２６  返信用受信端子
２７  返信用送信端子
２８  返信用配線
２９  ゲートドライバ制御バス
３０  ライン制御線群
４０ａ、４０ｂ、４０ｃ  データバッファ
４１、４２、４３、４４、４５  期間
５０ａ、５０ｂ、５０ｃ  レジスタ
５１  ロードブロック
５２  シフトブロック
５３  クロックブロック
５４  リセットブロック
５５ａ、５５ｂ、５５ｃ  シフト用セレクタ
５６ａ、５６ｂ、５６ｃ、５６ｄ  セレクタ
５７  条件ブロック
５８  フィリップフロップ
６０  ソースドライバ
６０ａ、６０ｂ、６０ｃ  返信用送信端子
６１ａ、６１ｂ、６１ｃ  返信用受信端子
６５  端子
【図１】
2008275964.tif 000003
【図２】
2008275964.tif 000004
【図３】
2008275964.tif 000005
【図４】
2008275964.tif 000006
【図５】
2008275964.tif 000007