(57)【要約】【課題】外部から曲げ等の物理的な力が加わり応力が生じた場合であってもトランジスタ等の素子の損傷を抑制する半導体装置を提供することを目的とする。【解決手段】基板上に設けられ、チャネル形成領域と不純物領域とを具備する半導体膜と、チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、第１の導電膜を覆って設けられた第１の層間絶縁膜と、第１の層間絶縁膜上に、少なくとも不純物領域の一部と重なるように設けられた第２の導電膜と、第２の導電膜上に設けられた第２の層間絶縁膜と、第２の層間絶縁膜上に、開口部を介して不純物領域と電気的に接続するように設けられた第３の導電膜とを設ける。【選択図】図１
2008103706.tif 000002
【特許請求の範囲】
【請求項１】
基板上に設けられ、チャネル形成領域と不純物領域とを具備する半導体膜と、
前記チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、
前記第１の導電膜を覆って設けられた第１の層間絶縁膜と、
前記第１の層間絶縁膜上に、少なくとも前記不純物領域の一部と重なるように設けられた第２の導電膜と、
前記第２の導電膜上に設けられた第２の層間絶縁膜と、
前記第２の層間絶縁膜上に設けられた第３の導電膜とを有し、
前記第３の導電膜は、前記第１の層間絶縁膜及び前記第２の層間絶縁膜に設けられた開口部を介して前記不純物領域と電気的に接続することを特徴とする半導体装置。
【請求項２】
基板上に設けられ、チャネル形成領域と不純物領域とを具備する半導体膜と、
前記チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、
前記第１の導電膜を覆って設けられた第１の層間絶縁膜と、
前記第１の層間絶縁膜上に、少なくとも前記不純物領域の一部と重なるように設けられた第２の導電膜と、
前記第２の導電膜上に設けられた第２の層間絶縁膜と、
前記第２の層間絶縁膜上に設けられた第３の導電膜とを有し、
前記第３の導電膜は、前記第１の層間絶縁膜、前記第２の層間絶縁膜及び前記第２の導電膜に設けられた開口部を介して前記不純物領域と電気的に接続することを特徴とする半導体装置。
【請求項３】
基板上に設けられ、チャネル形成領域と不純物領域とを具備する半導体膜と、
前記チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、
前記第１の導電膜を覆って設けられた第１の層間絶縁膜と、
前記第１の層間絶縁膜上に、少なくとも前記不純物領域の一部と重なるように設けられた第２の導電膜と、
前記第２の導電膜上に設けられた第２の層間絶縁膜と、
前記第２の層間絶縁膜上に設けられた第３の導電膜とを有し、
前記第２の導電膜は、前記第１の層間絶縁膜に設けられた開口部を介して前記不純物領域と電気的に接続され、
前記第３の導電膜は、前記第２の層間絶縁膜に設けられた開口部を介して前記第２の導電膜に電気的に接続されていることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第２の導電膜は、少なくとも前記第１の層間絶縁膜を介して前記不純物領域の端部を覆っていることを特徴とする半導体装置。
【請求項５】
基板上に設けられ、チャネル形成領域と第１の不純物領域と第２の不純物領域とを具備する半導体膜と、
前記チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、
前記第１の不純物領域の上方に前記ゲート絶縁膜と接して設けられた第２の導電膜と、
前記第１の導電膜及び前記第２の導電膜を覆って設けられた層間絶縁膜と、
前記層間絶縁膜上に設けられた第３の導電膜とを有し、
前記第１の導電膜及び前記第２の導電膜は同一の材料で形成された導電膜であり、
前記第３の導電膜は、前記層間絶縁膜に形成された開口部を介して前記不純物領域と電気的に接続されていることを特徴とする半導体装置。
【請求項６】
基板上に設けられ、チャネル形成領域と第１の不純物領域と第２の不純物領域とを具備する半導体膜と、
前記チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、
前記第１の不純物領域の上方に前記ゲート絶縁膜と接して設けられた第２の導電膜と、
前記第１の導電膜及び前記第２の導電膜を覆って設けられた層間絶縁膜と、
前記層間絶縁膜上に設けられた第３の導電膜とを有し、
前記第１の導電膜及び前記第２の導電膜は同一の材料で形成された導電膜であり、
前記第３の導電膜は、前記層間絶縁膜及び前記第２の導電膜に形成された開口部を介して前記不純物領域と電気的に接続されていることを特徴とする半導体装置。
【請求項７】
基板上に設けられ、チャネル形成領域と第１の不純物領域と第２の不純物領域とを具備する半導体膜と、
前記チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、
前記第１の不純物領域の端部を覆うように前記第１の不純物領域と接して設けられた第２の導電膜と、
前記第１の導電膜及び前記第２の導電膜を覆って設けられた層間絶縁膜と、
前記層間絶縁膜上に設けられた第３の導電膜とを有し、
前記第１の導電膜及び前記第２の導電膜は同一の材料で形成された導電膜であり、
前記第３の導電膜は、前記層間絶縁膜に形成された開口部を介して前記第２の導電膜と電気的に接続されていることを特徴とする半導体装置。
【請求項８】
請求項７において、
前記チャネル形成領域及び前記第２の不純物領域は、前記ゲート絶縁膜に接しており、
前記第１の不純物領域の端部は、前記第２の導電膜に接していることを特徴とする半導体装置。
【請求項９】
基板上に設けられた島状の保護膜と、
前記保護膜上に絶縁膜を介して設けられ、チャネル形成領域と不純物領域とを具備する半導体膜と、
前記チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、
前記第１の導電膜を覆って設けられた第１の層間絶縁膜と、
前記第１の層間絶縁膜上に、少なくとも前記不純物領域の一部と重なるように設けられた第２の導電膜と、
前記第２の導電膜上に設けられた第２の層間絶縁膜と、
前記第２の層間絶縁膜上に設けられた第３の導電膜とを有し、
前記第３の導電膜は、前記第１の層間絶縁膜、前記第２の層間絶縁膜及び前記第２の導電膜に設けられた開口部を介して前記不純物領域と電気的に接続することを特徴とする半導体装置。
【請求項１０】
基板上に設けられた島状の保護膜と、
前記保護膜と一部が重なるように絶縁膜を介して設けられ、チャネル形成領域と不純物領域とを具備する半導体膜と、
前記チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、
前記第１の導電膜を覆って設けられた第１の層間絶縁膜と、
前記第１の層間絶縁膜上に、少なくとも前記不純物領域の一部と重なるように設けられた第２の導電膜と、
前記第２の導電膜上に設けられた第２の層間絶縁膜と、
前記第２の層間絶縁膜上に設けられた第３の導電膜とを有し、
前記チャネル形成領域の全面と前記保護膜が重なり、
前記第３の導電膜は、前記第１の層間絶縁膜、前記第２の層間絶縁膜及び前記第２の導電膜に設けられた開口部を介して前記不純物領域と電気的に接続することを特徴とする半導体装置。
【請求項１１】
請求項１０において、
前記保護膜と前記第３の導電膜が重なっていることを特徴とする半導体装置。
【請求項１２】
基板上に設けられた保護膜と、
前記保護膜上設けられた絶縁膜と、
前記絶縁膜上に設けられ、チャネル形成領域と不純物領域とを具備する半導体膜と、
前記チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、
前記第１の導電膜を覆って設けられた層間絶縁膜と、
前記層間絶縁膜上に設けられた第２の導電膜とを有し、
前記保護膜は、前記半導体膜を囲むように設けられ、
前記第２の導電膜は、前記層間絶縁膜に設けられた開口部を介して前記不純物領域と電気的に接続することを特徴とする半導体装置。
【請求項１３】
請求項１２において、
前記保護膜は、前記半導体膜と重ならないことを特徴とする半導体装置。
【請求項１４】
基板上に設けられ、チャネル形成領域と不純物領域とを具備する半導体膜と、
前記チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、
前記第１の導電膜を覆って設けられた第１の層間絶縁膜と、
前記第１の層間絶縁膜上に、少なくとも前記不純物領域の一部と重なるように設けられた第２の導電膜と、
前記第２の導電膜上に設けられた第２の層間絶縁膜と、
前記第２の層間絶縁膜上に設けられた第３の導電膜と、
前記第３の導電膜を覆って設けられた第３の層間絶縁膜と、
前記第３の層間絶縁膜上に設けられた島状の保護膜とを有し、
前記第３の導電膜は、前記第１の層間絶縁膜、前記第２の層間絶縁膜及び前記第２の導電膜に設けられた開口部を介して前記不純物領域と電気的に接続し、
前記半導体膜と前記保護膜が重なっていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に応力が加わった場合であっても半導体装置に設けられたトランジスタ等の素子の損傷を抑制する半導体装置に関する。
【背景技術】
【０００２】
近年、プラスチック等の可撓性を有する基板上にトランジスタ等で構成される集積回路を設ける技術が注目されている（例えば、特許文献１）。可撓性を有する基板上に集積回路を設けることによって形成された半導体装置は、半導体基板やガラス基板等の基板を用いる場合に比べ、軽量化やコストダウン等を達成することが可能となる。また、可撓性を有する半導体装置は折り曲げ等が可能となるため、様々な分野、場所への適用が期待されている（例えば、特許文献２）。
【特許文献１】特開２００３−２０４０４９号公報
【特許文献２】特開２００６−２３２４４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、可撓性を有する基板上にトランジスタ等の素子が設けられた集積回路を具備する半導体装置に、外部から曲げ等の力が加えられた場合、半導体装置に生じる応力によって、当該半導体装置に含まれるトランジスタ等の素子が損傷し、素子の特性に影響を及ぼす恐れがある。また、半導体装置の製造工程時において、トランジスタ等の素子に応力が生じることにより当該素子が損傷し、製品の歩留まりが低下する恐れがある。
【０００４】
本発明は上記問題を鑑み、外部から曲げ等の力が加わり応力が生じた場合であってもトランジスタ等の素子の損傷を抑制する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の半導体装置は、製造工程時や完成後の使用時において曲げ等の物理的な力が加わり当該半導体装置に応力が生じた場合であっても、生じた応力によりトランジスタ等の素子が破損することを防止するために保護膜として機能する膜を設ける。保護膜は、半導体装置に曲げ等の物理的な力が加わった際に、トランジスタ等の素子と素子との間で曲がる（応力が集中する）ように設ける。具体的には、トランジスタ等の素子の上下方向や近傍の領域に保護膜を設けることにより、トランジスタ等の素子に応力が集中することを抑制する。
【０００６】
また、トランジスタを構成する半導体膜の上下方向や近傍の領域に保護膜を設けることを特徴としており、半導体膜の端部を覆うように保護膜を設けてもよい。保護膜は半導体膜と接するように設けてもよいし、絶縁膜を介して半導体膜とは接しないように設けてもよい。以下に、本発明の半導体装置の具体的な構成を説明する。
【０００７】
本発明の半導体装置の一は、基板上に設けられ、チャネル形成領域と不純物領域とを具備する半導体膜と、チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、第１の導電膜を覆って設けられた第１の層間絶縁膜と、第１の層間絶縁膜上に、少なくとも不純物領域の一部と重なるように設けられた第２の導電膜と、第２の導電膜上に設けられた第２の層間絶縁膜と、第２の層間絶縁膜上に設けられた第３の導電膜とを有し、第３の導電膜は、第１の層間絶縁膜及び第２の層間絶縁膜に設けられた開口部を介して不純物領域と電気的に接続することを特徴としている。なお、本明細書中において、重なるとは基板表面に対して垂直な方向から見た場合に重なることを指し、不純物領域の一部と重なるように設けられた第２の導電膜とは、基板表面に対して垂直な方向から見た場合に不純物領域の一部と第２の導電膜が重なることをいう。
【０００８】
また、本発明の半導体装置の一は、基板上に設けられ、チャネル形成領域と不純物領域とを具備する半導体膜と、チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、第１の導電膜を覆って設けられた第１の層間絶縁膜と、第１の層間絶縁膜上に、少なくとも不純物領域の一部と重なるように設けられた第２の導電膜と、第２の導電膜上に設けられた第２の層間絶縁膜と、第２の層間絶縁膜上に設けられた第３の導電膜とを有し、第３の導電膜は、第１の層間絶縁膜、第２の層間絶縁膜及び第２の導電膜に設けられた開口部を介して不純物領域と電気的に接続することを特徴としている。
【０００９】
また、本発明の半導体装置の一は、基板上に設けられ、チャネル形成領域と不純物領域とを具備する半導体膜と、チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、第１の導電膜を覆って設けられた第１の層間絶縁膜と、第１の層間絶縁膜上に、少なくとも不純物領域の一部と重なるように設けられた第２の導電膜と、第２の導電膜上に設けられた第２の層間絶縁膜と、第２の層間絶縁膜上に設けられた第３の導電膜とを有し、第２の導電膜は、第１の層間絶縁膜に設けられた開口部を介して不純物領域と電気的に接続され、第３の導電膜は、第２の層間絶縁膜に設けられた開口部を介して第２の導電膜に電気的に接続されていることを特徴としている。
【００１０】
また、本発明の半導体装置の一は、基板上に設けられ、チャネル形成領域と第１の不純物領域と第２の不純物領域とを具備する半導体膜と、チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、第１の不純物領域の上方にゲート絶縁膜と接して設けられた第２の導電膜と、第１の導電膜及び第２の導電膜を覆って設けられた層間絶縁膜と、層間絶縁膜上に設けられた第３の導電膜とを有し、第１の導電膜及び第２の導電膜は同一の材料で形成された導電膜であり、第３の導電膜は、層間絶縁膜に形成された開口部を介して第１の不純物領域と電気的に接続されていることを特徴としている。
【００１１】
また、本発明の半導体装置の一は、基板上に設けられ、チャネル形成領域と第１の不純物領域と第２の不純物領域とを具備する半導体膜と、チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、第１の不純物領域の上方にゲート絶縁膜と接して設けられた第２の導電膜と、第１の導電膜及び第２の導電膜を覆って設けられた層間絶縁膜と、層間絶縁膜上に設けられた第３の導電膜とを有し、第１の導電膜及び第２の導電膜は同一の材料で形成された導電膜であり、第３の導電膜は、層間絶縁膜及び第２の導電膜に形成された開口部を介して第１の不純物領域と電気的に接続されていることを特徴としている。
【００１２】
また、本発明の半導体装置の一は、基板上に設けられ、チャネル形成領域と第１の不純物領域と第２の不純物領域とを具備する半導体膜と、チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、第１の不純物領域の端部を覆うように第１の不純物領域と接して設けられた第２の導電膜と、第１の導電膜及び第２の導電膜を覆って設けられた層間絶縁膜と、層間絶縁膜上に設けられた第３の導電膜とを有し、第１の導電膜及び第２の導電膜は同一の材料で形成された導電膜であり、第３の導電膜は、層間絶縁膜に形成された開口部を介して第２の導電膜と電気的に接続されていることを特徴としている。
【００１３】
また、本発明の半導体装置の一は、基板上に設けられた島状の保護膜と、保護膜上に絶縁膜を介して設けられ、チャネル形成領域と不純物領域とを具備する半導体膜と、チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、第１の導電膜を覆って設けられた第１の層間絶縁膜と、第１の層間絶縁膜上に、少なくとも不純物領域の一部と重なるように設けられた第２の導電膜と、第２の導電膜上に設けられた第２の層間絶縁膜と、第２の層間絶縁膜上に設けられた第３の導電膜とを有し、第３の導電膜は、第１の層間絶縁膜、第２の層間絶縁膜及び第２の導電膜に設けられた開口部を介して不純物領域と電気的に接続することを特徴としている。
【００１４】
また、本発明の半導体装置の一は、基板上に設けられた島状の保護膜と、保護膜と一部が重なるように絶縁膜を介して設けられ、チャネル形成領域と不純物領域とを具備する半導体膜と、チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、第１の導電膜を覆って設けられた第１の層間絶縁膜と、第１の層間絶縁膜上に、少なくとも不純物領域の一部と重なるように設けられた第２の導電膜と、第２の導電膜上に設けられた第２の層間絶縁膜と、第２の層間絶縁膜上に設けられた第３の導電膜とを有し、チャネル形成領域の全面と保護膜が重なり、第３の導電膜は、第１の層間絶縁膜、第２の層間絶縁膜及び第２の導電膜に設けられた開口部を介して不純物領域と電気的に接続することを特徴としている。
【００１５】
また、本発明の半導体装置の一は、基板上に設けられた保護膜と、保護膜上設けられた絶縁膜と、絶縁膜上に設けられ、チャネル形成領域と不純物領域とを具備する半導体膜と、チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、第１の導電膜を覆って設けられた層間絶縁膜と、層間絶縁膜上に設けられた第２の導電膜とを有し、保護膜は、半導体膜を囲むように設けられ、第２の導電膜は、層間絶縁膜に設けられた開口部を介して不純物領域と電気的に接続することを特徴としている。
【００１６】
また、本発明の半導体装置の一は、基板上に設けられ、チャネル形成領域と不純物領域とを具備する半導体膜と、チャネル形成領域の上方にゲート絶縁膜を介して設けられた第１の導電膜と、第１の導電膜を覆って設けられた第１の層間絶縁膜と、第１の層間絶縁膜上に、少なくとも不純物領域の一部と重なるように設けられた第２の導電膜と、第２の導電膜上に設けられた第２の層間絶縁膜と、第２の層間絶縁膜上に設けられた第３の導電膜と、第３の導電膜を覆って設けられた第３の層間絶縁膜と、第３の層間絶縁膜上に設けられた島状の保護膜とを有し、第３の導電膜は、第１の層間絶縁膜、第２の層間絶縁膜及び第２の導電膜に設けられた開口部を介して不純物領域と電気的に接続し、半導体膜と保護膜が重なっていることを特徴としている。
【発明の効果】
【００１７】
半導体装置を構成するトランジスタ等の素子の上下方向や近傍に保護膜を設けることにより、製造工程時や完成後の使用時において当該半導体装置に応力が加わった場合であっても素子の損傷を抑制し、半導体装置の歩留まりや信頼性の向上を達成することができる。
【発明を実施するための最良の形態】
【００１８】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
【００１９】
（実施の形態１）
本実施の形態では、本発明に係る半導体装置の一例に関して図面を参照して説明する。
【００２０】
本発明の半導体装置は、曲げ等の力が加えられ半導体装置に応力が生じた場合であっても、当該半導体装置に設けられたトランジスタ等の素子の損傷を抑制する構造を有している。本実施の形態では、その構造の一例として、トランジスタを構成する半導体膜の上方に保護膜として機能する膜を設けた場合に関して説明する。
【００２１】
本実施の形態で示す半導体装置の一例を図１に示す。なお、図１において、図１（Ａ）は上面図を示しており、図１（Ｂ）は図１（Ａ）におけるＡ−Ｂ間の断面図を示している。
【００２２】
図１に示す半導体装置は、半導体膜１０６、ゲート絶縁膜１０８、ゲート電極として機能しうる第１の導電膜１１０を少なくとも具備する薄膜トランジスタ１００ａ、１００ｂと、当該薄膜トランジスタ１００ａ、１００ｂの保護膜として機能しうる第２の導電膜１１４とを有している。図１において、第２の導電膜１１４は、ゲート絶縁膜１０８及び絶縁膜１１２を介して半導体膜１０６の少なくとも一部と重なるように設けられており、ここでは半導体膜１０６の端部を覆うように設けられている。
【００２３】
また、絶縁膜１１２は、薄膜トランジスタ１００ａ、１００ｂを覆うように設けられており、当該絶縁膜１１２及び第２の導電膜１１４を覆って絶縁膜１１６が設けられている。さらに、絶縁膜１１６上に薄膜トランジスタ１００ａ、１００ｂのソース電極又はドレイン電極として機能しうる第３の導電膜１１８が設けられている。なお、ここでは、薄膜トランジスタ１００ａ、１００ｂは、基板１０２上に絶縁膜１０４を介して設けられた例を示している。
【００２４】
半導体膜１０６は、チャネル形成領域１０６ａ、ソース領域又はドレイン領域として機能しうる不純物領域１０６ｂを有している。また、不純物領域１０６ｂは、チャネル形成領域１０６ａを介して挟んで離間して設けられており、絶縁膜１１６上に設けられた第３の導電膜１１８と電気的に接続している。
【００２５】
また、第２の導電膜１１４は、少なくとも半導体膜１０６における不純物領域１０６ｂの一部と重なるように設けられており、薄膜トランジスタ１００ａ、１００ｂの保護膜として機能しうる。このように、第２の導電膜１１４を設けることにより、曲げ等により半導体装置に応力が生じた場合であっても、トランジスタ等の素子が形成されていない領域１１１（薄膜トランジスタ１００ａと薄膜トランジスタ１００ｂとの間）に応力を集中させ（領域１１１で曲がるようにし）、薄膜トランジスタ１００ａ、１００ｂの損傷や破壊を低減することができる。
【００２６】
さらに、ここでは、第２の導電膜１１４は、開口部１３２において第３の導電膜１１８と接するように設けられている。第２の導電膜１１４に開口部１３２が形成されるように設けることによって、半導体膜１０６と第２の導電膜１１４とが重なる領域を拡大させることができる。なお、開口部１３２は、半導体膜１０６の不純物領域１０６ｂと第３の導電膜１１８を電気的に接続するため、ゲート絶縁膜１０８、絶縁膜１１２、絶縁膜１１６に設けられるものであり、図１ではゲート絶縁膜１０８、絶縁膜１１２、絶縁膜１１６に加えて第２の導電膜１１４にも開口部が設けられている。
【００２７】
また、第２の導電膜１１４は、半導体膜１０６の端部（例えば、不純物領域１０６ｂの端部）を覆うように設けることが好ましい。薄膜トランジスタ１００ａ、１００ｂにおいて、曲げ等の物理的な力により生じる応力により最も損傷しやすい半導体膜１０６を覆って第２の導電膜１１４を設けることによって、半導体装置の製造工程時や完成後の利用において半導体膜１０６の損傷を効果的に低減し、半導体装置の歩留まりや信頼性の向上を達成することができる。特に、半導体膜１０６と第２の導電膜１１４との重なる面積を増やすことにより（例えば、第２の導電膜に開口部１３２を形成するように設けることにより）、曲げ等により半導体装置に応力が生じた場合であっても効果的に半導体膜１０６の損傷を低減し、半導体装置の歩留まりや信頼性の向上を達成することができる。
【００２８】
なお、図１に示した半導体装置は、第２の導電膜１１４にも開口部を設けた例を示したが、本実施の形態で示す半導体装置はこの構造に限定されず、第２の導電膜１１４が半導体膜１０６と少なくとも一部でも重なるように設ければよい。
【００２９】
例えば、第２の導電膜１１４に開口部が形成されない構造としてもよい。この場合、半導体膜１０６の端部と重なるように第２の導電膜１１４をコの字状に設けることによって（図２参照）、第２の導電膜１１４に開口部を設けない場合であっても、半導体膜１０６と第２の導電膜１１４とが重なる面積を増やすことが可能となる。その結果、半導体装置に応力が生じた場合であっても効果的に半導体膜１０６を保護することができる。また、図２に示すように、第２の導電膜１１４に開口部を設けない場合、開口部を形成する際に第２の導電膜１１４を除去する必要がないためエッチングを容易に行うことができる。なお、図２において、図２（Ａ）は上面図を示しており、図２（Ｂ）又は図２（Ｃ）は図２（Ａ）におけるＡ−Ｂ間の断面図を示している。
【００３０】
また、第２の導電膜１１４に開口部が形成されない構造とする場合、第２の導電膜１１４と第３の導電膜１１８を接するように設けてもよいし（図２（Ｂ）参照）、第２の導電膜１１４と第３の導電膜１１８を接しないように設けてもよい（図２（Ｃ）参照）。
【００３１】
また、第２の導電膜１１４が半導体膜１０６の不純物領域１０６ｂと電気的に接続するように設けてもよい（図３（Ａ）参照）。この場合、ゲート絶縁膜１０８及び絶縁膜１１２に設けられた開口部１４０ａを介して半導体膜１０６の不純物領域１０６ｂと第２の導電膜１１４が電気的に接続される。また、第２の導電膜１１４と第３の導電膜１１８が開口部１４０ｂを介して電気的に接続されるように設ける。
【００３２】
図３（Ａ）に示すように設けることによって、第２の導電膜１１４に開口部を形成することが不要となり、且つ半導体膜１０６と第２の導電膜１１４の重なる領域（面積）を拡大することができる。従って、曲げ等により半導体装置に応力が加わった場合であっても、半導体膜１０６に生じる応力を緩和させ、当該半導体膜１０６の損傷や破壊を低減することができる。
【００３３】
なお、第２の導電膜１１４と第３の導電膜１１８の電気抵抗を減少させるために、開口部１４０ｂを第２の導電膜１１４に形成し、第２の導電膜１１４と第３の導電膜１１８の接する面積を増大させた構造としてもよい（図３（Ｂ）参照）。
【００３４】
このように、図１〜図３に示した構造とすることによって、半導体装置の製造工程時や完成後の利用において半導体膜１０６の損傷を効果的に低減し、半導体装置の歩留まりや信頼性の向上を達成することができる。
【００３５】
なお、本実施の形態では、薄膜トランジスタを例に挙げて説明したが、薄膜トランジスタに代えて有機トランジスタを設けてもよい。
【００３６】
また、上述した構造では、半導体膜１０６（ひいては薄膜トランジスタ１００ａ、１００ｂ）の保護膜として導電膜（図１では、第２の導電膜１１４）を設けた例を示したが、導電膜に限られず、半導体膜を保護膜として設けた構造としてもよい。
【００３７】
保護膜として導電膜を用いる場合には、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。半導体膜を用いる場合には、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）等を用いることができる。また、金属と半導体とを含むシリサイドを保護膜として用いてもよい。
【００３８】
本実施の形態で示した半導体装置の構成は、他の実施の形態で示す半導体装置の構成と組み合わせて実施することができる。
【００３９】
（実施の形態２）
本実施の形態では、上記実施の形態１で示した半導体装置の作製方法の一例に関して図面を参照して説明する。なお、本実施の形態では、薄膜トランジスタ等の素子を支持基板上に形成した後に、当該支持基板から素子を剥離して他の基板に転置する工程に関して説明する。
【００４０】
まず、基板１２０の一表面に剥離層１２２を形成し、続けて下地となる絶縁膜１０４および非晶質半導体膜（例えば非晶質珪素を含む膜）を形成する（図４（Ａ）参照）。なお、剥離層１２２、絶縁膜１０４および非晶質半導体膜は、連続して形成することができる。
【００４１】
基板１２０は、ガラス基板、石英基板、金属基板やステンレス基板等を用いることができる。このような基板であれば、その面積や形状に大きな制限はないため、基板１２０として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。なお、本工程では、剥離層１２２は、基板１２０の全面に設けているが、必要に応じて、基板１２０の全面に剥離層を設けた後に、フォトリソグラフィ法により選択的に設けてもよい。また、基板１２０に接するように剥離層１２２を形成しているが、必要に応じて、基板１２０に接するように下地となる絶縁膜を形成し、当該絶縁膜に接するように剥離層１２２を形成してもよい。
【００４２】
剥離層１２２は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気下またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気下またはＮ２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設けることができる。例えば、金属膜としてスパッタ法やＣＶＤ法等によりタングステン膜を設けた場合、タングステン膜にプラズマ処理を行うことによって、タングステン膜表面にタングステン酸化物からなる金属酸化膜を形成することができる。
【００４３】
絶縁膜１０４は、スパッタ法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む膜を、単層又は積層で形成する。下地となる絶縁膜が２層構造の場合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜が３層構造の場合、１層目の絶縁膜として酸化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜は、基板１２０からの不純物の侵入を防止するブロッキング膜として機能する。
【００４４】
半導体膜は、スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。
【００４５】
次に、非晶質半導体膜にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により非晶質半導体膜の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶質半導体膜１０６を形成し、当該半導体膜１０６を覆うようにゲート絶縁膜１０８を形成する（図４（Ａ）参照）。
【００４６】
結晶質半導体膜１０６の作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、レーザー光を照射し、フォトリソグラフィ法を用いることよって結晶質半導体膜１０６を形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
【００４７】
ゲート絶縁膜１０８は、ＣＶＤ法やスパッタ法等により、珪素の酸化物又は珪素の窒化物を含む膜を、単層又は積層して形成する。具体的には、酸化珪素を含む膜、酸化窒化珪素を含む膜、窒化酸化珪素を含む膜を、単層又は積層して形成する。
【００４８】
また、ゲート絶縁膜１０８は、半導体膜１０６に対しプラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
【００４９】
このようなプラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜上に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示すプラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
【００５０】
ゲート絶縁膜１０８は、プラズマ処理によって形成される絶縁膜のみを用いても良いし、それにプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。
【００５１】
また、半導体膜に対し、連続発振レーザー若しくは１０ＭＨｚ以上の周波数で発振するレーザービームを照射しながら一方向に走査して結晶化させて得られた半導体膜１０６は、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、上記ゲート絶縁層を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ）を得ることができる。
【００５２】
次に、ゲート絶縁膜１０８上にゲート電極を形成するための導電膜を形成する。ここでは、導電膜１２４と導電膜１２６を順に積層して形成する（図４（Ｂ）参照）。導電膜１２４は、プラズマＣＶＤ法やスパッタ法により２０〜１００ｎｍの厚さで形成する。導電膜１２６は、プラズマＣＶＤ法やスパッタ法により１００〜４００ｎｍの厚さで形成する。導電膜１２４、導電膜１２６は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料、又はこれらの元素とシリコン（Ｓｉ）元素を含む合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料（例えば、シリコン（Ｓｉ））により形成する。導電膜１２４と導電膜１２６の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、導電膜１２４と導電膜１２６を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【００５３】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、導電膜１２４、導電膜１２６を選択的にエッチングすることによって、第１の導電膜１１０を形成後、当該第１の導電膜１１０をマスクとして半導体膜１０６に不純物元素を導入してチャネル形成領域１０６ａと不純物領域１０６ｂを形成する（図４（Ｃ）参照）。第１の導電膜１１０は、薄膜トランジスタにおいてゲート電極（ゲート配線を含む）として機能し、不純物領域１０６ｂは、薄膜トランジスタにおいてソース領域又はドレイン領域として機能する。
【００５４】
また、導入する不純物元素としては、ｎ型の不純物元素又はｐ型の不純物元素を用いる。ｎ型の不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型の不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を用い、ｎ型の薄膜トランジスタを形成する。
【００５５】
次に、第１の導電膜１１０、ゲート絶縁膜１０８を覆うように絶縁膜１１２を形成した後、当該絶縁膜１１２上に導電膜１２８と導電膜１３０を順に積層して形成する（図４（Ｄ）参照）。
【００５６】
導電膜１２８は、プラズマＣＶＤ法やスパッタ法により２０〜１００ｎｍの厚さで形成する。導電膜１３０は、プラズマＣＶＤ法やスパッタ法により１００〜４００ｎｍの厚さで形成する。導電膜１２８、導電膜１３０は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料、又はこれらの元素とシリコン（Ｓｉ）元素を含む合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料（例えば、シリコン（Ｓｉ））により形成する。導電膜１２８と導電膜１３０の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、導電膜１２８と導電膜１３０を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。ここでは、導電膜１２８、導電膜１３０の材料として、それぞれ導電膜１２４、導電膜１２６と同じ材料で設けた場合を示しているが、これに限られない。
【００５７】
絶縁膜１１２は、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜や、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【００５８】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、導電膜１２８、導電膜１３０を選択的にエッチングすることによって、第２の導電膜１１４を形成する（図４（Ｅ）参照）。第２の導電膜１１４は、半導体膜１０６ひいては薄膜トランジスタの保護膜として機能し、半導体膜１０６の不純物領域１０６ｂの端部を覆うように形成する。なお、本実施の形態では、第１の導電膜１１０、第２の導電膜１１４を同一の材料で設けた場合を示しているが、異なる材料で設けてもよい。また、第２の導電膜１１４は、不純物領域１０６ｂの端部を覆うように島状に設けることができる。なお、導電膜１２８、導電膜１３０を選択的にエッチングして半導体膜１０６の保護膜として機能する第２の導電膜１１４の形成と同時に、配線として機能する導電膜パターンを形成してもよい。この場合、第２の導電膜１１４と同一の層（ここでは、絶縁膜１１２）上に配線として機能する導電膜が設けられた構造となる。
【００５９】
次に、絶縁膜１１２、第２の導電膜１１４を覆うように絶縁膜１１６を形成した後、半導体膜１０６の不純物領域１０６ｂに達する開口部１３２を形成し、半導体膜１０６の表面の一部を露出させる（図５（Ａ）参照）。ここでは、ゲート絶縁膜１０８、絶縁膜１１２、第２の導電膜１１４及び絶縁膜１１６の一部をエッチングして、開口部１３２を形成する。
【００６０】
絶縁膜１１６は、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜や、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。
【００６１】
次に、開口部１３２を充填するように第３の導電膜１１８を選択的に形成し、当該第３の導電膜１１８を覆うように絶縁膜１３４を形成する（図５（Ｂ）参照）。
【００６２】
導電膜１１８は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜１１８は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜１１８を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。なお、第１の導電膜１１０又は第２の導電膜１１４と同一の材料で設けてもよい。
【００６３】
絶縁膜１３４は、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜や、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。
【００６４】
次に、薄膜トランジスタ１００ａ、１００ｂ等を含む素子形成層１４２を基板１２０から剥離する。ここでは、レーザー光（例えばＵＶ光）を照射することによって素子形成層１４２に開口部を形成後、素子形成層１４２の一方の面（絶縁膜１３４が露出した面）を第１のシート材１３６に貼り合わせて物理的な力を用いて基板１２０から素子形成層１４２を剥離する（図５（Ｃ）参照）。
【００６５】
また、基板１２０から素子形成層１４２を剥離する前に、開口部にエッチング剤を導入して、剥離層１２２を除去してもよい。エッチング剤は、フッ化ハロゲンまたはハロゲン間化合物を含む気体又は液体を使用することができる。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ３）を使用することができる。
【００６６】
通常、基板１２０から素子形成層１４２を剥離する際に、薄膜トランジスタ１００ａ、１００ｂに応力が加わり、半導体膜１０６等が当該薄膜トランジスタ１００ａ、１００ｂが破損する恐れがある。しかし、保護膜として機能する第２の導電膜１１４を設けることによって、曲げ等により素子形成層１４２に応力が加わった場合であっても、トランジスタ等の素子が形成されていない領域１１１に応力を集中させ、薄膜トランジスタ１００ａ、１００ｂの損傷や破壊を低減することができる。特に、支持基板にトランジスタ等の素子を形成した後に別の基板に転置する場合には、第２の導電膜１１４を設けることが非常に有効となる。
【００６７】
なお、剥離する際に水やオゾン水等の水溶液で剥離する面を濡らしながら行うことによって、薄膜トランジスタ１００ａ、１００ｂ等の素子が静電気等によって破壊されることを防止できる。
【００６８】
次に、素子形成層１４２の他方の面（剥離した面）に、第２のシート材１３８を設け、その後加熱処理と加圧処理の一方または両方を行って、第２のシート材１３８を貼り合わせる（図５（Ｄ）参照）。第１のシート材１３６、第２のシート材１３８は、ホットメルトフィルム、粘着層が形成されたプラスチック基板等を用いることができる。
【００６９】
また、第１のシート材１３６、第２のシート材１３８として、静電気等を防止する帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能な材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側になるように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお、帯電防止可能な材料はフィルムの全面、あるいは一部に設けてあればよい。ここでの帯電防止可能な材料としては、金属、インジウムと錫の酸化物（ＩＴＯ）、両性界面活性剤や陽イオン性界面活性剤や非イオン性界面活性剤等の界面活性剤用いることができる。また、他にも帯電防止材料として、側鎖にカルボキシル基および４級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィルムに貼り付けたり、練り込んだり、塗布することによって帯電防止フィルムとすることができる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。
【００７０】
また、第２のシート材１３８を設けると同時又は設けた後に、第１のシート材１３６を剥離してもよい。第１のシート材１３６を除去することによって、半導体装置をより薄く形成することができる。なお、この場合、第１のシート材１３６としては、例えば熱を加えることによって粘着力が弱まる熱剥離テープを用いることができる。また、シート材を基板と呼ぶこともあり、第２のシート材１３８は、図１の基板１０２に相当する。
【００７１】
以上の工程により、半導体装置を作製することができる。なお、本実施の形態では、薄膜トランジスタを支持基板上に形成した後に、当該支持基板から素子を剥離して他の基板に転置する工程を示したが本実施の形態で示した作製方法はこれに限られない。例えば、基板１０２上に直接薄膜トランジスタ１００ａ、１００ｂを設けてもよい。この場合、上述した工程において基板１２０に代えて基板１０２を用い剥離層１２２を設けなければよい。基板１０２としては、ガラス基板、石英基板、ステンレス基板等の金属基板、プラスチック基板等を用いるとよい。
【００７２】
なお、図４、図５に示した半導体装置の作製方法は、上記実施の形態の図１に示した半導体装置の作製方法であるが、図２、図３に示した半導体装置も上述した作製方法を用いて製造することができる。
【００７３】
例えば、図２に示した半導体装置を製造する場合には、図４（Ｅ）において後に形成される開口部１３２が設けられる場所を避けて、第２の導電膜１１４を選択的にエッチングして形成すればよい。
【００７４】
また、図３に示した半導体装置を製造する場合について図６を参照して説明する。
【００７５】
まず、図４（Ｃ）まで同様に形成し、ゲート絶縁膜１０８と第１の導電膜１１０を覆うように絶縁膜１１２を形成した後、ゲート絶縁膜１０８及び絶縁膜１１２を選択的に除去して開口部１４０ａを形成する（図６（Ａ）参照）。開口部１４０ａにより半導体膜１０６の不純物領域１０６ｂの少なくとも一部が露出する。
【００７６】
次に、半導体膜１０６の不純物領域１０６ｂに電気的に接続するように、絶縁膜１１２上に導電膜１２８と導電膜１３０を順に積層して形成する（図６（Ｂ）参照）。ここでは、開口部１４０ａに導電膜１２８、導電膜１３０が設けられるように形成する。
【００７７】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、導電膜１２８、導電膜１３０を選択的にエッチングすることによって、第２の導電膜１１４を形成する（図６（Ｃ）参照）。なお、ここでは、第２の導電膜１１４は、半導体膜１０６の不純物領域１０６ｂと電気的に接続されている。
【００７８】
次に、絶縁膜１１２、第２の導電膜１１４を覆うように絶縁膜１１６を形成した後、第２の導電膜１１４に達する開口部１４０ｂを形成し、第２の導電膜１１４の表面の一部を露出させる（図６（Ｄ）参照）。ここでは、絶縁膜１１６の一部を選択的にエッチングして開口部１４０ｂを形成する。なお、開口部１４０ｂは、第２の導電膜１１４の一部をエッチングして設けてもよい。
【００７９】
次に、開口部１４０ｂを充填するように第３の導電膜１１８を選択的に形成する（図６（Ｅ）参照）。その後上記実施の形態で示した作製方法を用いることによって、半導体装置を作製することができる。
【００８０】
また、本実施の形態で示した半導体装置の作製方法は、他の実施の形態で示す半導体装置の作製方法と組み合わせて実施することができる。
【００８１】
（実施の形態３）
本実施の形態では、上記実施の形態１又は実施の形態２で示した半導体装置の薄膜トランジスタにおいて、ゲート電極として機能する第１の導電膜の側面に接して絶縁膜を形成し、当該絶縁膜の下方にＬＤＤ領域を形成した場合に関して図面を参照して説明する。
【００８２】
本実施の形態で示す半導体装置は、薄膜トランジスタ１００ａ、１００ｂを有しており、薄膜トランジスタ１００ａ、１００ｂに含まれるゲート電極として機能する第１の導電膜１１０の側面に接して絶縁膜１４４が設けられている（図７参照）。絶縁膜１４４は、サイドウォールとも呼ばれ、当該絶縁膜１４４の下方にＬＤＤ領域を設けた構造とすることができる。なお、図７（Ａ）は、図１に示した構造に絶縁膜１４４及びＬＤＤとして機能する不純物領域１０６ｃを設けた構造を示しており、図７（Ｂ）は、図３に示した構造に絶縁膜１４４及びＬＤＤとして機能する不純物領域１０６ｃを設けた構造を示している。
【００８３】
次に、絶縁膜１４４の作製方法の一例に関して図８を参照して以下に説明する。
【００８４】
まず、上記実施の形態２の図４（Ｂ）まで同様に形成した後、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、導電膜１２４、導電膜１２６を選択的にエッチングすることにより第１の導電膜１１０を形成後、当該第１の導電膜１１０をマスクとして半導体膜１０６に第１の不純物元素を導入してチャネル形成領域１０６ａと不純物領域１４６を形成する（図８（Ａ）参照）。第１の不純物元素としては、ｎ型の不純物元素又はｐ型の不純物元素を用いる。ｎ型の不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型の不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を用い、ｎ型の薄膜トランジスタを形成する場合について示す。
【００８５】
次に、第１の導電膜１１０、ゲート絶縁膜１０８を覆うように絶縁膜１４８を形成する（図８（Ｂ）参照）。絶縁膜１４８は、プラズマＣＶＤ法やスパッタリング法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂等の有機材料を含む膜を単層又は積層して形成する。
【００８６】
次に、絶縁膜１４８を、垂直方向を主体とした異方性エッチングにより選択的にエッチングすることによって、第１の導電膜１１０の側面に接する絶縁膜１４８（サイドウォール）を形成する。なお、絶縁膜１４８の形成と同時に、ゲート絶縁膜１０８の一部や絶縁膜１０４の一部がエッチングされて除去される場合がある（図８（Ｃ）参照）。ゲート絶縁膜１０８の一部が除去されることによって、残存するゲート絶縁膜１０８は、第１の導電膜１１０及び絶縁膜１４８の下方に形成される。
【００８７】
次に、第１の導電膜１１０及び絶縁膜１４８をマスクとして半導体膜１０６に第２の不純物元素を導入して、ソース領域又はドレイン領域として機能する不純物領域１０６ｂと、ＬＤＤ領域として機能する不純物領域１０６ｃを形成する（図８（Ｄ）参照）。第２の不純物元素としては、ｎ型の不純物元素又はｐ型の不純物元素を用いる。ｎ型の不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型の不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。また、第２の不純物元素は上述した第１の不純物元素より濃度を高くして導入する。ここでは、不純物元素として、リン（Ｐ）を用いる。
【００８８】
次に、半導体膜１０６、第１の導電膜１１０、絶縁膜１４８を覆うように絶縁膜１１２、導電膜１２８、導電膜１３０を順に積層して形成する（図８（Ｅ）参照）。その後、上記実施の形態１で示した図４（Ｅ）〜図５（Ｄ）、図６で示した工程を経て、図７で示した半導体装置を製造することができる。
【００８９】
また、本実施の形態で示した半導体装置の構成又はその作製方法は、他の実施の形態で示す半導体装置の構成又は作製方法と組み合わせて実施することができる。
【００９０】
（実施の形態４）
本実施の形態では、上記実施の形態と異なる半導体装置に関して図面を参照して説明する。具体的には、ゲート電極として機能しうる第１の導電膜と、保護膜として機能しうる第２の導電膜を同一の材料で同時に形成する場合に関して説明する。
【００９１】
本実施の形態で示す半導体装置は、ゲート絶縁膜１０８上に、薄膜トランジスタ１００ａ、１００ｂのゲート電極として機能しうる第１の導電膜１１０と保護膜として機能しうる第２の導電膜１１４が設けられている。第１の導電膜１１０と第２の導電膜１１４は同一の材料で設けられている。また、半導体膜１０６に、ソース領域又はドレイン領域として機能する不純物領域１０６ｂとＬＤＤ領域として機能する不純物領域１０６ｃがチャネル形成領域１０６ａを挟んで離間して設けられている。なお、その他の部分については、上記実施の形態で示した構造と同様に設けることができる（図９参照）。
【００９２】
また、第２の導電膜１１４は、ゲート絶縁膜１０８を介して半導体膜１０６の不純物領域１０６ｂの一部と少なくとも重なるように設けられ、半導体膜１０６ひいては薄膜トランジスタ１００ａ、１００ｂの保護膜として機能しうる。また、ここでは、ゲート電極として機能する第１の導電膜１１０と第２の導電膜１１４は、半導体装置の作製工程において同時に作製することができる。つまり、第１の導電膜１１０と第２の導電膜１１４は、同一の層上（ここでは、ゲート絶縁膜１０８上）に同一材料で設けられている。
【００９３】
また、図９では、第２の導電膜１１４は、開口部１３２において第３の導電膜１１８と接するように設けられている。第２の導電膜１１４に開口部１３２を形成するように設けることによって、半導体膜１０６と第２の導電膜１１４との重なる領域を増加させることができる。なお、開口部１３２は、半導体膜１０６の不純物領域１０６ｂと第３の導電膜１１８を電気的に接続するため、ゲート絶縁膜１０８、絶縁膜１１６に設けられるものであり、図９では第２の導電膜１１４にも開口部が形成されている。
【００９４】
このように、第２の導電膜１１４を設けることにより、曲げ等により半導体装置に応力が加わった場合であっても、トランジスタ等の素子が形成されていない領域１１１（薄膜トランジスタ１００ａと薄膜トランジスタ１００ｂとの間）に応力を集中させ（領域１１１で曲がり）、薄膜トランジスタ１００ａ、１００ｂの損傷や破壊を低減することができる。
【００９５】
また、第２の導電膜１１４は、半導体膜１０６の端部（例えば、不純物領域１０６ｂの端部）を覆うように設けることが好ましい。薄膜トランジスタ１００ａ、１００ｂにおいて、曲げ等の外部応力により最も損傷しやすい半導体膜１０６の端部を覆うように第２の導電膜１１４を設けることによって、半導体装置の製造工程時や完成後の利用において半導体膜１０６の損傷を効果的に低減し、半導体装置の歩留まりや信頼性の向上を達成することができる。特に、半導体膜１０６と第２の導電膜１１４との重なる面積を増やすことにより（例えば、第２の導電膜１１４に開口部１３２を形成するように設けることにより）より効果的に半導体膜１０６の損傷を低減し、半導体装置の歩留まりや信頼性の向上を達成することができる。
【００９６】
なお、図９に示した半導体装置は、第２の導電膜１１４にも開口部を設けた例を示したが、本実施の形態で示す半導体装置はこの構造に限定されず、第２の導電膜１１４が半導体膜１０６と少なくとも一部でも重なるように設ければよい。
【００９７】
例えば、第２の導電膜１１４に開口部が形成されない構造としてもよい（図１０参照）。なお、上述した図２に示すように、半導体膜１０６の端部を囲むように第２の導電膜１１４をコの字状に設けてもよい。もちろん、図２において、図１０に示すように第２の導電膜１１４を設けてもよい。なお、図１０において、図１０（Ａ）は上面図を示しており、図１０（Ｂ）又は図１０（Ｃ）は図１０（Ａ）におけるＡ−Ｂ間の断面図を示している。
【００９８】
また、第２の導電膜１１４に開口部が形成されない構造とする場合、第２の導電膜１１４と第３の導電膜１１８を接するように設けることができる。なお、この際、第３の導電膜１１８の一部が第２の導電膜１１４上に設けられた構造としてもよい（図１０（Ｂ）参照）。なお、上述した図２（Ｂ）と同じように設けてもよいし、上記図２（Ｂ）において第３の導電膜１１８の一部が第２の導電膜１１４上に設けられた構造としてもよい。また、第２の導電膜１１４と第３の導電膜１１８を接しないように設けてもよい（図１０（Ｃ）参照）。
【００９９】
図１０に示すように第２の導電膜１１４に開口部を設けない場合、開口部を形成する際に第２の導電膜１１４を除去する必要がないためエッチングを容易に行うことができる。
【０１００】
また、第２の導電膜１１４が半導体膜１０６の不純物領域１０６ｂと電気的に接続するように設けてもよい（図１１参照）。この場合、第２の導電膜１１４が半導体膜１０６と接するように設けることができる。ここでは、第２の導電膜１１４が半導体膜１０６の端部（不純物領域１０６ｂの端部）を覆うように設けた例を示している。第２の導電膜１１４と第３の導電膜１１８は開口部１４０ｂを介して電気的に接続される。
【０１０１】
このように、半導体膜１０６に接して第２の導電膜１１４を設けることによって、半導体装置の製造工程時や完成後の利用において半導体膜１０６の損傷を効果的に低減し、半導体装置の歩留まりや信頼性の向上を達成することができる。また、ゲート絶縁膜１０８を除去して第２の導電膜１１４と半導体膜１０６の不純物領域１０６ｂとが接する面積を増やすことによって接続抵抗を低減することができる。
【０１０２】
次に、上述した半導体装置の作製方法の一例に関して図面を参照して説明する。なお、ここでは、基板上に薄膜トランジスタを形成する例を示すが、上記実施の形態２で示したように薄膜トランジスタ等の素子を支持基板上に形成した後に、当該支持基板から素子を剥離して他の基板に転置する工程を用いてもよい。
【０１０３】
まず、基板１０２上に下地となる絶縁膜１０４を介して半導体膜１０６を形成した後、当該半導体膜１０６を覆うようにゲート絶縁膜１０８を形成する（図１２（Ａ）参照）。なお、絶縁膜１０４、半導体膜１０６、ゲート絶縁膜１０８は、上記実施の形態２で示した材料及び作製方法を適法することができる。
【０１０４】
次に、ゲート絶縁膜１０８を介して半導体膜１０６の上方にレジスト１５０を選択的に形成し、当該レジスト１５０をマスクとして、半導体膜１０６に第１の不純物元素を導入することにより不純物領域１０６ｂを形成する（図１２（Ｂ）参照）。第１の不純物元素としては、ｎ型の不純物元素又はｐ型の不純物元素を用いる。ｎ型の不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型の不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を用いる。なお、不純物領域１０６ｂは、薄膜トランジスタにおいてソース領域又はドレイン領域として機能する。
【０１０５】
次に、ゲート絶縁膜１０８上にゲート電極及び保護膜を形成するための導電膜を形成する。ここでは、導電膜１２４と導電膜１２６を順に積層して形成する（図１２（Ｃ）参照）。導電膜１２４は、プラズマＣＶＤ法やスパッタ法により２０〜１００ｎｍの厚さで形成する。導電膜１２６は、プラズマＣＶＤ法やスパッタ法により１００〜４００ｎｍの厚さで形成する。導電膜１２４、導電膜１２６は、シリコン（Ｓｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。導電膜１２４と導電膜１２６の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、導電膜１２４と導電膜１２６を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【０１０６】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、導電膜１２４、導電膜１２６を選択的にエッチングすることによって、第１の導電膜１１０と第２の導電膜１１４を形成する（図１２（Ｄ）参照）。
【０１０７】
第２の導電膜１１４は、少なくとも半導体膜１０６の不純物領域１０６ｂと重なるように設けられ、半導体膜１０６の保護膜として機能する。また、ここでは、ゲート電極として機能する第１の導電膜１１０と第２の導電膜１１４は、作製工程において同時に形成することができる。つまり、第１の導電膜１１０と第２の導電膜１１４は、同一の層上（ここでは、ゲート絶縁膜１０８上）に同一材料（ここでは、導電膜１２４と導電膜１２６の積層構造）で設けることができる。この場合、製造工程の増加を伴わずに第２の導電膜１１４を設けることができる。
【０１０８】
次に、第１の導電膜１１０と第２の導電膜１１４をマスクとして、半導体膜１０６に第２の不純物元素を導入することにより不純物領域１０６ｃとチャネル形成領域１０６ａを形成する（図１２（Ｅ）参照）。第２の不純物元素としては、ｎ型の不純物元素又はｐ型の不純物元素を用いる。ｎ型の不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型の不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。また、第２の不純物元素は上述した第１の不純物元素より濃度を低くして導入する。ここでは、不純物元素として、リン（Ｐ）を用いる。なお、不純物領域１０６ｃは、薄膜トランジスタにおいてＬＤＤ領域として機能する。
【０１０９】
本実施の形態では、導電膜１２４、導電膜１２６をフォトリソグラフィ法により選択的にエッチングして第１の導電膜１１０を形成する際に、マージンを考慮して第１の導電膜１１０を第１の不純物元素が導入されない半導体膜１０６の領域の幅（ソース領域−ドレイン領域と平行な方向の幅）より小さく形成している。このように形成することによって、より微細なトランジスタを作製する場合にもゲート電極を形成する際の合わせ精度のマージンを確保することができる。
【０１１０】
なお、本実施の形態の半導体装置はこの構造に限られず、第２の不純物領域１０６ｃを設けない構造としてもよい。
【０１１１】
次に、第１の導電膜１１０、第２の導電膜１１４を覆うように絶縁膜１１６を形成した後、半導体膜１０６の不純物領域１０６ｂに達する開口部１３２を形成し、半導体膜１０６の表面の一部を露出させる（図１３（Ａ）参照）。ここでは、ゲート絶縁膜１０８、第２の導電膜１１４及び絶縁膜１１６の一部をエッチングして、開口部１３２を形成する。
【０１１２】
次に、不純物領域１０６ｂと電気的に接続するように開口部１３２に第３の導電膜１１８を選択的に形成する（図１３（Ｂ）参照）。
【０１１３】
以上の工程により、半導体装置を作製することができる。なお、本実施の形態では、基板１０２上に直接薄膜トランジスタを形成する工程を示したが、上記実施の形態２で示したように薄膜トランジスタ等の素子を支持基板上に形成した後に、当該支持基板から素子を剥離して基板１０２に転置する工程を用いてもよい。この場合、基板１０２に代えて剥離層が形成された支持基板を用いればよい。
【０１１４】
なお、図１２、図１３に示した半導体装置の作製方法は、図９に示した半導体装置の作製方法であるが、図１０、図１１に示した半導体装置も上述した作製方法を用いて製造することができる。
【０１１５】
例えば、図１０に示した半導体装置を製造する場合には、図１２（Ｄ）において後に形成される開口部１３２が設けられる場所を避けて、第２の導電膜１１４を選択的にエッチングして形成すればよい。
【０１１６】
また、図１１に示した半導体装置を製造する場合について図１４を参照して説明する。
【０１１７】
まず、図１２（Ｂ）まで同様に形成した後、レジスト１５０をマスクとしてゲート絶縁膜１０８を選択的に除去する（図１４（Ａ）参照）。なお、ゲート絶縁膜１０８を選択的に除去した後に、第１の不純物元素を導入して不純物領域１０６ｂを形成してもよい。
【０１１８】
次に、半導体膜１０６、ゲート絶縁膜１０８を覆うように導電膜１２４と導電膜１２６を順に積層して形成する（図１４（Ｂ）参照）。
【０１１９】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、導電膜１２４、導電膜１２６を選択的にエッチングすることによって、第１の導電膜１１０と第２の導電膜１１４を形成する。続いて、当該第１の導電膜１１０と第２の導電膜１１４をマスクとして半導体膜１０６に第２の不純物元素を導入して、不純物領域１０６ｃ、チャネル形成領域１０６ａを形成する（図１４（Ｃ）参照）。
【０１２０】
次に、第１の導電膜１１０、第２の導電膜１１４を覆うように絶縁膜１１６を形成した後、第２の導電膜１１４に達する開口部１４０ｂを形成し、第２の導電膜１１４ｂの表面の一部を露出させる（図１４（Ｄ）参照）。
【０１２１】
次に、第２の導電膜１１４と電気的に接続するように開口部１４０ｂに第３の導電膜１１８を選択的に形成する（図１４（Ｅ）参照）。
【０１２２】
以上の工程により、図１１に示した半導体装置を作製することができる。
【０１２３】
また、本実施の形態で示した半導体装置の構成又はその作製方法は、他の実施の形態で示す半導体装置の構成又は作製方法と組み合わせて実施することができる。
【０１２４】
（実施の形態５）
本実施の形態では、上記実施の形態と異なる半導体装置に関して図面を参照して説明する。具体的には、ゲート電極として機能しうる第１の導電膜と、保護膜として機能しうる第２の導電膜を同一の材料で同時に形成する場合に関して、上記実施の形態４と異なる半導体装置について説明する。
【０１２５】
まず、上記実施の形態２の図４（Ｂ）まで同様に形成する（図１５（Ａ）参照）。
【０１２６】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、導電膜１２４、導電膜１２６を選択的にエッチングすることによって、第１の導電膜１１０と第２の導電膜１１４を形成する（図１５（Ｂ）参照）。
【０１２７】
次に、第１の導電膜１１０と第２の導電膜１１４をマスクとして、半導体膜１０６に不純物元素を導入することにより不純物領域１０６ｂ、チャネル形成領域１０６ａ、領域１０６ｄを形成する（図１５（Ｃ）参照）。第２の不純物元素としては、ｎ型の不純物元素又はｐ型の不純物元素を用いる。ｎ型の不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型の不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、ボロン（Ｂ）を用い、Ｐ型の薄膜トランジスタを形成する。もちろん、上記実施の形態で示したように、リン（Ｐ）を導入してＮ型の薄膜トランジスタを形成してもよい。なお、不純物領域１０６ｂは、薄膜トランジスタにおいてソース領域又はドレイン領域として機能する。
【０１２８】
また、第２の導電膜１１４の下方に位置する半導体膜１０６に形成された領域１０６ｄには不純物元素が導入されず、半導体膜１０６に含まれる不純物元素の濃度はチャネル形成領域１０６ａと概略一致する。例えば、トランジスタのしきい値電圧を制御するために、あらかじめ半導体膜１０６に不純物元素が導入されている場合には、チャネル形成領域１０６ａと領域１０６ｄは同様の不純物元素を含んでいる。
【０１２９】
次に、第１の導電膜１１０、第２の導電膜１１４を覆うように絶縁膜１１６を形成した後、半導体膜１０６の不純物領域１０６ｂに達する開口部を形成し、半導体膜１０６の表面の一部を露出させる（図１５（Ｄ）参照）。
【０１３０】
次に、不純物領域１０６ｂと電気的に接続するように開口部に第３の導電膜１１８を選択的に形成する（図１５（Ｅ）参照）。
【０１３１】
その後、図５（Ｂ）〜図５（Ｄ）で示した工程を経て半導体装置が形成される。なお、本実施の形態では、薄膜トランジスタを支持基板上に形成した後に、当該支持基板から素子を剥離して他の基板に転置する工程を示したが本実施の形態で示した作製方法はこれに限られない。例えば、上記実施の形態４で示したように、基板１０２上に直接薄膜トランジスタ１００ａ、１００ｂを設けてもよい。
【０１３２】
また、上記図２（Ｂ）、図１０（Ｂ）で示したように、第２の導電膜１１４と第３の導電膜１１８が接するように設けてもよいし、図７で示したように第１の導電膜１１０の側面に接した絶縁膜（サイドウォール）や、ＬＤＤ領域を設けてもよい。
【０１３３】
なお、本実施の形態で示した半導体装置の構成又はその作製方法は、他の実施の形態で示す半導体装置の構成又は作製方法と組み合わせて実施することができる。
【０１３４】
（実施の形態６）
本実施の形態では、上記実施の形態と異なる半導体装置に関して図面を参照して説明する。具体的には、薄膜トランジスタの保護膜となる層を当該薄膜トランジスタの下方に設けた半導体装置に関して説明する。
【０１３５】
本実施の形態で示す半導体装置の一例について図１６を参照して説明する。なお、図１６において、図１６（Ａ）は上面図を示しており、図１６（Ｂ）は図１６（Ａ）におけるＡ−Ｂ間の断面図を示している。
【０１３６】
図１６に示す半導体装置は、基板１０２上に設けられた保護膜２０４の上方に薄膜トランジスタ１００ａ、１００ｂが設けられている。保護膜２０４は、薄膜トランジスタ１００ａ、１００ｂを構成する島状の半導体膜１０６と絶縁膜１０４を介して重なるように島状に設けられており、当該半導体膜１０６より面積が大きくなるように設けられている。また、図１６に示す半導体装置は、上記図１に示した半導体装置と比較して、第２の導電膜１１４の代わりに保護膜２０４を設けた構造となっている。なお、図１と同様の部分については、説明を省略する。
【０１３７】
このように、薄膜トランジスタと重なるように保護膜２０４を設けることにより、曲げ等により半導体装置に応力が加わった場合であっても、トランジスタ等の素子が形成されていない領域１１１（薄膜トランジスタ１００ａと薄膜トランジスタ１００ｂとの間）に応力を集中させ（領域１１１で曲がり）、薄膜トランジスタ１００ａ、１００ｂの損傷や破壊を低減することができる。特に、半導体膜１０６の全面と重なるように保護膜２０４を設けることによって、半導体装置の製造工程時や完成後の利用において半導体膜１０６の損傷を効果的に低減し、半導体装置の歩留まりや信頼性の向上を達成することができる。
【０１３８】
保護膜２０４としては、シリコン（Ｓｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。また、保護膜２０４は単層構造としてもよいし、２層以上の積層構造としてもよい。
【０１３９】
なお、図１６では、一つの島状の半導体膜１０６の下方に一つの島状の保護膜２０４を設けた例を示したが、これに限られず、複数の島状の半導体膜１０６と重なるように一つの島状の保護膜２０４を設けた構造としてもよい。複数の島状の半導体膜１０６と重なるように一つの島状の保護膜を設けた場合、保護膜２０４の端部における段差を低減することができるため、マスクずれ等による半導体膜１０６の段切れを防止することができる。
【０１４０】
次に、上述した半導体装置の作製方法の一例に関して図面を参照して説明する。なお、ここでは、薄膜トランジスタ等の素子を支持基板上に形成した後に、当該支持基板から素子を剥離して他の基板に転置する工程に関して説明する。
【０１４１】
まず、基板１２０上の一表面に剥離層１２２を形成し、続けて下地となる絶縁膜２０２および保護膜を形成する。なお、剥離層１２２、絶縁膜２０２及び保護膜は連続して形成することができる。続いて、保護膜を選択的にエッチングして、島状の保護膜２０４を形成する（図１７（Ａ）参照）。
【０１４２】
絶縁膜２０２は、スパッタ法やプラズマＣＶＤ法等により、珪素の酸化物または珪素の窒化物を含む膜を、単層又は積層で形成する。下地となる絶縁膜が２層構造の場合、例えば、１層目として窒化酸化珪素膜を形成し、２層目として酸化窒化珪素膜を形成するとよい。下地となる絶縁膜が３層構造の場合、１層目の絶縁膜として酸化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。または、１層目の絶縁膜として酸化窒化珪素膜を形成し、２層目の絶縁膜として窒化酸化珪素膜を形成し、３層目の絶縁膜として酸化窒化珪素膜を形成するとよい。
【０１４３】
保護膜は、シリコン（Ｓｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。また、保護膜２０４は単層構造としてもよいし、２層以上の積層構造としてもよい。ここでは、絶縁膜２０２上に非晶質半導体膜（例えば、非晶質珪素を含む膜）を形成した後、選択的に除去して島状の保護膜２０４を形成する。
【０１４４】
次に、保護膜２０４を覆うように絶縁膜１０４を形成した後、島状の半導体膜１０６を形成する（図１７（Ｂ）参照）。絶縁膜１０４、半導体膜１０６は、上記実施の形態で示した材料や作製方法を用いて形成すればよい。また、島状の半導体膜１０６は、保護膜２０４と重なるように設ける。
【０１４５】
次に、半導体膜１０６を覆うようにゲート絶縁膜１０８を形成した後、導電膜１２４と導電膜１２６を順に積層して形成する（図１７（Ｃ）参照）。ゲート絶縁膜１０８、導電膜１２４、導電膜１２６は、上記実施の形態で示した材料や作製方法を用いて形成すればよい。
【０１４６】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、導電膜１２４、導電膜１２６を選択的にエッチングすることによって、第１の導電膜１１０を形成する。続いて、第１の導電膜１１０をマスクとして半導体膜１０６に不純物を導入することにより不純物領域１０６ｂとチャネル形成領域１０６ａを形成する（図１７（Ｄ）参照）。不純物元素としては、ｎ型の不純物元素又はｐ型の不純物元素を用いる。ｎ型の不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型の不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を用いＮ型の薄膜トランジスタを形成する。なお、不純物領域１０６ｂは、薄膜トランジスタにおいてソース領域又はドレイン領域として機能する。
【０１４７】
次に、第１の導電膜１１０、ゲート絶縁膜１０８を覆うように絶縁膜１１６を形成した後、半導体膜１０６の不純物領域１０６ｂに達する開口部を形成し、当該開口部を充填するように第３の導電膜１１８を選択的に形成する（図１７（Ｅ）参照）。第３の導電膜１１８は、薄膜トランジスタにおいて、ソース電極又はドレイン電極として機能しうる。
【０１４８】
次に、第３の導電膜を覆うように絶縁膜１３４を形成し、当該第３の絶縁膜１３４の表面に第１のシート材１３６を貼り合わせて設ける（図１８（Ａ）参照）。
【０１４９】
次に、薄膜トランジスタ１００ａ、１００ｂ等を含む素子形成層１４２を基板１２０から剥離する（図１８（Ｂ）参照）。ここでは、物理的な力を用いて基板１２０から素子形成層１４２を剥離する。
【０１５０】
次に、素子形成層１４２の他方の面（剥離した面）に、第２のシート材１３８を設け、その後加熱処理と加圧処理の一方または両方を行って、第２のシート材１３８を貼り合わせる（図１８（Ｃ）参照）。第１のシート材１３６、第２のシート材１３８は、ホットメルトフィルム、粘着層が形成されたプラスチック基板等を用いることができる。
【０１５１】
以上の工程により、半導体装置を作製することができる。なお、上記図１７、図１８では、薄膜トランジスタを支持基板上に形成した後に、当該支持基板から素子を剥離して他の基板に転置する工程を示したが作製方法はこれに限られない。例えば、上記実施の形態４で示したように、基板１０２上に直接薄膜トランジスタ１００ａ、１００ｂを設けてもよい。
【０１５２】
なお、上記図１６では、保護膜２０４を半導体膜１０６の全面と重なるように設けた例を示したが、本実施の半導体装置はこの構造に限られず、保護膜２０４と半導体膜１０６が少なくとも一部分重なった構造であればよい。その一例について図１９を参照して説明する。なお、図１９において、図１９（Ａ）は上面図を示しており、図１９（Ｂ）は図１９（Ａ）におけるＡ−Ｂ間の断面図を示している。
【０１５３】
図１９に示す半導体装置において、保護膜２０４は、薄膜トランジスタ１００ａ、１００ｂを構成する島状の半導体膜１０６の一部と絶縁膜１０４を介して重なるように島状に設けられている。また、このように設ける場合、保護膜２０４が半導体膜１０６のチャネル形成領域１０６ａの全面と重なり、不純物領域１０６ｂの一部と重なるように設けることが好ましい。チャネル形成領域１０６ａの端部においてゲート電極として機能する導電膜１１０が半導体膜１０６を乗り越えるために段差が生じており、さらに保護膜２０４をチャネル形成領域１０６ａの一部と重なるように設けると導電膜１１０と半導体膜１０６がショートする恐れがあるためである。
【０１５４】
また、保護膜２０４を半導体膜１０６の一部と重ねるように設ける場合には、保護膜２０４と第３の導電膜１１８を重ねるように設けることが好ましく、図１９では、領域２１０において保護膜２０４の端部と第３の導電膜１１８の端部が重なるように設けた例を示している。第３の導電膜１１８と重なるように保護膜２０４を設けることによって、曲げ等により半導体装置に応力が加わった場合であっても、トランジスタ等の素子が形成されていない領域１１１（薄膜トランジスタ１００ａと薄膜トランジスタ１００ｂとの間）に応力を集中させ（領域１１１で曲がり）、薄膜トランジスタ１００ａ、１００ｂの損傷や破壊を低減することができる。つまり、半導体膜１０６と重なるように保護膜２０４、第３の導電膜１１８を重なるように設けることにより、半導体膜１０６が形成された部分で曲がることを抑制することができる。
【０１５５】
なお、本実施の形態で示した半導体装置の構成は、他の実施の形態で示す半導体装置の構成と組み合わせて実施することができる。例えば、図１６又は図１９で示した構造に上記実施の形態で示した保護膜として機能する第２の導電膜を設けた構造とすることができる。その一例について図２０、図２１に示す。なお、図２０において、図２０（Ａ）は上面図を示しており、図２０（Ｂ）は図２０（Ａ）におけるＡ−Ｂ間の断面図を示している。
【０１５６】
図２０に示す半導体装置は、上記実施の形態１で示した図１の構造と本実施の形態で示した図１６の構造を組み合わせて設けたものである。半導体膜１０６の少なくとも一部が、保護膜２０４と第２の導電膜１１４の間に挟まれて設けられている。このように、半導体膜１０６を保護膜２０４及び第２の導電膜１１４と重なるように設けることにより、曲げ等により半導体装置に応力が加わった場合であっても、半導体膜１０６の部分で曲がることを抑制し、薄膜トランジスタ１００ａ、１００ｂの損傷や破壊を低減することができる。
【０１５７】
また、図２１（Ａ）に示す半導体装置は、上記実施の形態１で示した図３（Ａ）の構造と本実施の形態で示した図１６の構造を組み合わせて設けたものであり、図２１（Ｂ）に示す半導体装置は、上記実施の形態５で示した図１５（Ｅ）の構造と本実施の形態で示した図１６の構造を組み合わせて設けたものである。
【０１５８】
このように本実施の形態で示した半導体装置の構造と上記実施の形態で示した半導体装置の構造を組み合わせて設けることにより、半導体装置の製造工程時や完成後の利用において曲げ等により半導体膜１０６に応力が加わった場合であっても、効果的に半導体膜１０６（ひいては薄膜トランジスタ１００ａ、１００ｂ）の損傷を抑制し、半導体装置の歩留まりや信頼性の向上を達成することができる。なお、図２０、図２１の構造に限られず、本実施の形態で示した構造と上記実施の形態で示した構造は自由に組み合わせて実施することができる。
【０１５９】
（実施の形態７）
本実施の形態では、上記実施の形態と異なる半導体装置に関して図面を参照して説明する。具体的には、薄膜トランジスタの保護膜となる層を当該薄膜トランジスタの半導体膜と重ならないように設けた半導体装置に関して説明する。
【０１６０】
本実施の形態で示す半導体装置の一例について図２２を参照して説明する。なお、図２２において、図２２（Ａ）は上面図を示しており、図２２（Ｂ）は図２２（Ａ）におけるＡ−Ｂ間の断面図を示している。
【０１６１】
図２２に示す半導体装置は、基板１０２上に設けられた保護膜２０４が薄膜トランジスタ１００ａ、１００ｂを取り囲むように設けられている。具体的には、薄膜トランジスタ１００ａ、１００ｂを構成する半導体膜１０６を囲むように保護膜２０４が設けられており、基板１０２の表面と垂直な方向において、半導体膜１０６と保護膜２０４が重ならず、半導体膜１０６の下方に保護膜２０４が設けられている。半導体膜１０６と保護膜２０４が重ならないように設けることによって、重ねて設ける場合と比較して半導体膜１０６に生じる段差がないため、半導体膜１０６の段切れを抑制することができる。
【０１６２】
このように、半導体膜１０６を囲むように保護膜２０４を設けることによって、曲げ等により半導体装置に応力が加わった場合であっても、トランジスタ等の素子が形成されていない領域１１１（薄膜トランジスタ１００ａと薄膜トランジスタ１００ｂとの間）に応力を集中させ（領域１１１で曲がり）、薄膜トランジスタ１００ａ、１００ｂの損傷や破壊を低減することができる。また、保護膜２０４と第３の導電膜１１８が重なるように設けることによって、半導体膜１０６を上下から保護することができるため、より効果的に半導体膜１０６の損傷や破壊を低減し、半導体装置の歩留まりや信頼性の向上を達成することができる。
【０１６３】
なお、本実施の形態で示した半導体装置の構成は、他の実施の形態で示す半導体装置の構成と組み合わせて実施することができる。
【０１６４】
例えば、図２２で示した構造に上記実施の形態で示した保護膜として機能する第２の導電膜を設けた構造とすることができる。その一例について図２３に示す。
【０１６５】
図２３（Ａ）に示す半導体装置は、上記実施の形態１で示した図２（Ａ）の構造と本実施の形態で示した図２２の構造を組み合わせて設けたものである。なお、ここでは、第２の導電膜１１４と保護膜２０４が重なるように設けた例を示している。半導体膜１０６の周囲に設けられた保護膜２０４を第２の導電膜１１４と重なるように設けることによって、曲げ等により半導体装置に応力が加わった場合であっても、半導体膜１０６の部分で曲がることを抑制し、薄膜トランジスタ１００ａ、１００ｂの損傷や破壊を低減することができる。
【０１６６】
図２３（Ｂ）に示す半導体装置は、上記実施の形態１で示した図３（Ａ）の構造と本実施の形態で示した図２２の構造を組み合わせて設けたものである。なお、ここでは、第２の導電膜１１４と保護膜２０４が重なるように設けた例を示している。半導体膜１０６の周囲に設けられた保護膜２０４を第２の導電膜１１４と重なるように設けることによって、曲げ等により半導体装置に応力が加わった場合であっても、半導体膜１０６の部分で曲がることを抑制し、薄膜トランジスタ１００ａ、１００ｂの損傷や破壊を低減することができる。
【０１６７】
このように本実施の形態で示した半導体装置の構造と上記実施の形態で示した半導体装置の構造を組み合わせて設けることにより、半導体装置の製造工程時や完成後の利用において曲げ等により半導体膜１０６に応力が加わった場合であっても、効果的に半導体膜１０６（ひいては薄膜トランジスタ１００ａ、１００ｂ）の損傷を抑制し、半導体装置の歩留まりや信頼性の向上を達成することができる。なお、図２３の構造はあくまで一例であり、本実施の形態で示した構造と上記実施の形態で示した構造は自由に組み合わせて実施することができる。
【０１６８】
（実施の形態８）
本実施の形態では、上記実施の形態と異なる半導体装置に関して図面を参照して説明する。具体的には、薄膜トランジスタの保護膜となる層を当該薄膜トランジスタの上方に設けた半導体装置に関して説明する。
【０１６９】
本実施の形態で示す半導体装置の一例について図面を参照して説明する。
【０１７０】
はじめに、薄膜トランジスタ１００ａ、１００ｂの上方に保護膜を設けた場合に関して図２４を参照して説明する。なお、図２４において、図２４（Ａ）は上面図を示しており、図２４（Ｂ）、図２４（Ｃ）は図２４（Ａ）におけるＡ−Ｂ間の断面図を示している。
【０１７１】
図２４に示す半導体装置は、薄膜トランジスタ１００ａ、１００ｂの上方に絶縁膜（ここでは、絶縁膜１３４）を介して保護膜２０４が設けられている。保護膜２０４は、薄膜トランジスタ１００ａ、１００ｂを構成する島状の半導体膜１０６と絶縁膜等を介して重なるように島状に設けられており、当該半導体膜１０６より面積が大きくなるように設けられている。
【０１７２】
このように、薄膜トランジスタと重なるように保護膜２０４を設けることにより、曲げ等により半導体装置に応力が加わった場合であっても、トランジスタ等の素子が形成されていない領域１１１（薄膜トランジスタ１００ａと薄膜トランジスタ１００ｂとの間）に応力を集中させ（領域１１１で曲がり）、薄膜トランジスタ１００ａ、１００ｂの損傷や破壊を低減することができる。特に、半導体膜１０６の全面と重なるように保護膜２０４を設けることによって、半導体装置の製造工程時や完成後の利用において半導体膜１０６の損傷を効果的に低減し、半導体装置の歩留まりや信頼性の向上を達成することができる。もちろん、保護膜２０４は、半導体膜１０６の全面と重なった構造である必要はなく、少なくとも保護膜２０４が半導体膜１０６の一部と重なるように設けてもよい。
【０１７３】
また、保護膜２０４を設けると同時に上記実施の形態で示した第２の導電膜１１４を設けた構造としてもよい。例えば、図２４（Ｃ）に示したように、上記実施の形態１で示した図１の構造に上述した保護膜２０４を設けた構造とすることができる。このように、第２の導電膜１１４と保護膜２０４を設けることにより、半導体装置に応力が加わった場合であっても、薄膜トランジスタ１００ａ、１００ｂの損傷や破壊を効果的に低減することができる。
【０１７４】
次に、保護膜２０４が薄膜トランジスタ１００ａ、１００ｂを取り囲むように設けた場合に関して図２５を参照して説明する。なお、図２５において、図２５（Ａ）は上面図を示しており、図２５（Ｂ）は図２５（Ａ）におけるＡ−Ｂ間の断面図を示している。
【０１７５】
図２５に示す半導体装置は、薄膜トランジスタ１００ａ、１００ｂ上に設けられた絶縁膜（ここでは、絶縁膜１３４）上に、薄膜トランジスタ１００ａ、１００ｂを構成する島状の半導体膜１０６を囲むように保護膜２０４が設けられている。また、基板１０２の表面と垂直な方向において、半導体膜１０６と保護膜２０４が重ならず、半導体膜１０６の上方に形成された絶縁膜上に保護膜２０４が設けられている。
【０１７６】
また、図２５では、半導体膜１０６の端部を覆うように第２の導電膜１１４を設けた場合を示している。第２の導電膜１１４を設ける場合、当該第２の導電膜１１４と保護膜２０４が重なるように設けることによって、曲げ等により半導体装置に応力が加わった場合であっても、半導体膜１０６が曲がることにより破損することを効果的に低減することができる。なお、第２の導電膜１１４を設けずに、保護膜２０４を設けた構造としてもよい。
【０１７７】
このように、薄膜トランジスタの上方に保護膜２０４を設けることにより、半導体装置に応力が加わった場合であっても、薄膜トランジスタ１００ａ、１００ｂの損傷や破壊を低減することができる。また、薄膜トランジスタの上方に保護膜を設ける場合には、半導体装置の作製工程において当該保護膜の影響による段差（凹凸）が薄膜トランジスタに及ぼす影響を低減することができる。
【０１７８】
なお、本実施の形態で示した半導体装置の構成は、他の実施の形態で示す半導体装置の構成と組み合わせて実施することができる。
【０１７９】
（実施の形態９）
本実施の形態では、上記実施の形態で示した半導体装置の使用形態の一例について説明する。具体的には、非接触でデータの入出力が可能である半導体装置の適用例に関して図面を参照して以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によっては、ＲＦＩＤタグ、ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ、無線タグ、電子タグまたは無線チップともよばれる。
【０１８０】
半導体装置８０は、非接触でデータを交信する機能を有し、高周波回路８１、電源回路８２、リセット回路８３、クロック発生回路８４、データ復調回路８５、データ変調回路８６、他の回路の制御を行う制御回路８７、記憶回路８８およびアンテナ８９を有している（図２６（Ａ））。高周波回路８１はアンテナ８９より信号を受信して、データ変調回路８６より受信した信号をアンテナ８９から出力する回路であり、電源回路８２は受信信号から電源電位を生成する回路であり、リセット回路８３はリセット信号を生成する回路であり、クロック発生回路８４はアンテナ８９から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路８５は受信信号を復調して制御回路８７に出力する回路であり、データ変調回路８６は制御回路８７から受信した信号を変調する回路である。また、制御回路８７としては、例えばコード抽出回路９１、コード判定回路９２、ＣＲＣ判定回路９３および出力ユニット回路９４が設けられている。なお、コード抽出回路９１は制御回路８７に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路９２は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、ＣＲＣ回路は判定されたコードに基づいて送信エラー等の有無を検出する回路である。
【０１８１】
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ８９により無線信号が受信される。無線信号は高周波回路８１を介して電源回路８２に送られ、高電源電位（以下、ＶＤＤと記す）が生成される。ＶＤＤは半導体装置８０が有する各回路に供給される。また、高周波回路８１を介してデータ復調回路８５に送られた信号は復調される（以下、復調信号）。さらに、高周波回路８１を介してリセット回路８３およびクロック発生回路８４を通った信号及び復調信号は制御回路８７に送られる。制御回路８７に送られた信号は、コード抽出回路９１、コード判定回路９２およびＣＲＣ判定回路９３等によって解析される。そして、解析された信号にしたがって、記憶回路８８内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路９４を通って符号化される。さらに、符号化された半導体装置８０の情報はデータ変調回路８６を通って、アンテナ８９により無線信号に載せて送信される。なお、半導体装置８０を構成する複数の回路においては、低電源電位（以下、ＶＳＳ）は共通であり、ＶＳＳはＧＮＤとすることができる。
【０１８２】
このように、リーダ／ライタから半導体装置８０に信号を送り、当該半導体装置８０から送られてきた信号をリーダ／ライタで受信することによって、半導体装置のデータを読み取ることが可能となる。
【０１８３】
また、半導体装置８０は、各回路への電源電圧の供給を電源（バッテリー）を搭載せず電磁波により行うタイプとしてもよいし、電源（バッテリー）を搭載して電磁波と電源（バッテリー）により各回路に電源電圧を供給するタイプとしてもよい。
【０１８４】
上記実施の形態で示した構造を高周波回路８１、電源回路８２、リセット回路８３、クロック発生回路８４、データ復調回路８５、データ変調回路８６、他の回路の制御を行う制御回路８７に適用することによって、得られた半導体装置を折り曲げたりした場合であっても半導体装置の損傷を抑制し信頼性を向上させることができる。
【０１８５】
次に、可撓性を有し、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部３２１０を含む携帯端末の側面には、リーダ／ライタ３２００が設けられ、品物３２２０の側面には半導体装置３２３０が設けられる（図２６（Ｂ））。品物３２２０が含む半導体装置３２３０にリーダ／ライタ３２００をかざすと、表示部３２１０に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６０をベルトコンベアにより搬送する際に、リーダ／ライタ３２４０と、商品３２６０に設けられた半導体装置３２５０を用いて、該商品３２６０の検品を行うことができる（図２６（Ｃ））。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。また、上記実施の形態で示したように、曲面を有する物体に貼り付けた場合であっても、半導体装置に含まれるトランジスタ等の損傷を防止し、信頼性の高い半導体装置を提供することが可能となる。なお、半導体装置を商品に貼り合わせる場合に、上記実施の形態で示した圧着装置や圧着方法を用いてもよい。上記圧着装置や圧着方法を用いることによって、半導体装置を商品に貼り合わせる際に半導体装置に過度の圧力が加わることを抑制し、半導体装置の破損を防ぐことが可能となる。
【０１８６】
また、上述した非接触データの入出力が可能である半導体装置における信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。
【０１８７】
例えば、半導体装置における信号の伝送方式として、電磁結合方式または電磁誘導方式（例えば１３．５６ＭＨｚ帯）を適用する場合には、磁界密度の変化による電磁誘導を利用するため、アンテナとして機能する導電膜を輪状（例えば、ループアンテナ）、らせん状（例えば、スパイラルアンテナ）に形成する。
【０１８８】
また、半導体装置における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等の形状を適宜設定すればよく、例えば、アンテナとして機能する導電膜を線状（例えば、ダイポールアンテナ）、平坦な形状（例えば、パッチアンテナ）またはリボン型の形状等に形成することができる。また、アンテナとして機能する導電膜の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。なお、アンテナとして機能する導電膜をどのような形状に設けた場合であっても、上記実施の形態で示したように、素子群を貼り合わせて設ける際に素子群に加わる圧力をモニタリングして素子群に過度の圧力が加わらないように制御することにより素子群の破損等を防止することができる。
【０１８９】
アンテナとして機能する導電膜は、ＣＶＤ法、スパッタ法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【０１９０】
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。
【０１９１】
また、上述した材料以外にも、セラミックやフェライト等をアンテナに適用してもよいし、他にもマイクロ波帯において誘電率および透磁率が負となる材料（メタマテリアル）をアンテナに適用することも可能である。
【０１９２】
また、電磁結合方式または電磁誘導方式を適用する場合であって、アンテナを備えた半導体装置を金属に接して設ける場合には、当該半導体装置と金属との間に透磁率を備えた磁性材料を設けることが好ましい。アンテナを備えた半導体装置を金属に接して設ける場合には、磁界の変化に伴い金属に渦電流が流れ、当該渦電流により発生する反磁界によって、磁界の変化が弱められて通信距離が低下する。そのため、半導体装置と金属との間に透磁率を備えた材料を設けることにより金属の渦電流を抑制し通信距離の低下を抑制することができる。なお、磁性材料としては、高い透磁率を有し高周波損失の少ないフェライトや金属薄膜を用いることができる。
【０１９３】
なお、上述した以外にも可撓性を有する半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図２７を用いて説明する。
【０１９４】
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図２７（Ａ））。証書類とは、運転免許証、住民票等を指す（図２７（Ｂ））。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図２７（Ｃ））。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図２７（Ｄ））。書籍類とは、書物、本等を指す（図２７（Ｅ））。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図２７（Ｆ））。乗物類とは、自転車等の車両、船舶等を指す（図２７（Ｇ））。身の回り品とは、鞄、眼鏡等を指す（図２７（Ｈ））。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話機等を指す。
【０１９５】
紙幣、硬貨、有価証券類、証書類、無記名債券類等に半導体装置２０を設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等に半導体装置２０を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等に半導体装置２０を設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。半導体装置２０の設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。可撓性を有する半導体装置を用いることによって、紙等に設けた場合であっても、上記実施の形態で示した構造を有する半導体装置を用いて半導体装置を設けることにより、当該半導体装置に含まれる素子の破損等を防止することができる。
【０１９６】
このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサーを備えた半導体装置を埋め込むことによって、生まれた年や性別または種類等はもちろん体温等の健康状態を容易に管理することが可能となる。
【０１９７】
なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。つまり、上記実施の形態で示した半導体装置の構成を本実施の形態で示した半導体装置に適用することができる。
【０１９８】
（実施の形態１０）
本実施の形態では、上記実施の形態１〜実施の形態８で示した半導体装置を表示装置に適用した場合の一例について図面を参照して説明する。
【０１９９】
図２８（Ａ）はディスプレイであり、本体４１０１、支持台４１０２、表示部４１０３を含む。表示部４１０３は可撓性を有する基板を用いて形成されており、軽量で薄型のディスプレイを実現できる。また、表示部４１０３を湾曲させることも可能であり、支持台４１０２から取り外して壁に掛けることも可能である。上記実施の形態１〜実施の形態８で示した構造を有する半導体装置を表示部４１０３や当該表示部４１０３を駆動する回路等に用いることによって、可撓性を有し且つ高信頼性のディスプレイを作製することができる。
【０２００】
図２８（Ｂ）は巻き取り可能な大型ディスプレイであり、本体４２０１、表示部４２０２を含む。本体４２０１および表示部４２０２は可撓性を有する基板を用いて形成されているため、ディスプレイを折り畳んだり、巻き取ったりして持ち運ぶことが可能である。上記実施の形態１〜実施の形態８で示した構造を有する半導体装置を表示部４２０２や当該表示部４２０２を駆動する回路等に用いることによって、可撓性を有し且つ高信頼性のディスプレイを作製することができる。
【０２０１】
図２８（Ｃ）は、シート型のコンピュータであり、本体４４０１、表示部４４０２、キーボード４４０３、タッチパッド４４０４、外部接続ポート４４０５、電源プラグ４４０６等を含んでいる。表示部４４０２は可撓性を有する基板を用いて形成されており、軽量で薄型のコンピュータを実現できる。また、電源プラグ４４０６の部分に収納スペースを設けることによって表示部２４０２を巻き取って収納することが可能である。上記実施の形態１〜実施の形態８で示した構造を有する半導体装置を表示部４４０２や当該表示部４４０２を駆動する回路等に用いることによって、可撓性を有し且つ高信頼性の薄型コンピュータを作製することができる。
【０２０２】
図２８（Ｄ）は、２０〜８０インチの大型の表示部を有する表示装置であり、本体４３００、操作部であるキーボード４３０１、表示部４３０２、スピーカー４３０３等を含む。また、表示部４３０２は可撓性を有する基板を用いて形成されており、キーボード４３０１を取り外して本体４３００を折り畳んだり巻き取ったりして持ち運ぶことが可能である。上記実施の形態１〜実施の形態８で示した構造を有する半導体装置を表示部４３０２や当該表示部４３０２を駆動する回路等に用いることによって、可撓性を有し且つ高信頼性の大型表示装置を作製することができる。
【０２０３】
図２８（Ｅ）は電子ブックであり、本体４５０１、表示部４５０２、操作キー４５０３等を含む。またモデムが本体４５０１に内蔵されていても良い。表示部４５０２は可撓性基板を用いて形成されており、折り曲げることができる。さらに、表示部４５０２は文字等の静止画像はもちろん動画も表示することが可能となっている。上記実施の形態１〜実施の形態８で示した構造を有する半導体装置を表示部４５０２や当該表示部４５０２を駆動する回路等に用いることによって、可撓性を有し且つ高信頼性の電子ブックを作製することができる。
【０２０４】
図２８（Ｆ）はＩＣカードであり、本体４６０１、表示部４６０２、接続端子４６０３等を含む。表示部４６０２は可撓性基板を用いて軽量、薄型のシート状になっているため、カードの表面に張り付けて形成することができる。また、ＩＣカードを非接触でデータの受信が行える場合に外部から取得した情報を表示部４６０２に表示することが可能となっている。上記実施の形態１〜実施の形態８で示した構造を有する半導体装置を表示部４６０２や当該表示部４６０２を駆動する回路等に用いることによって、可撓性を有し且つ高信頼性のＩＣカードを作製することができる。
【０２０５】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器や情報表示手段に用いることが可能である。
【図面の簡単な説明】
【０２０６】
【図１】本発明に係る半導体装置の一例を示す図。
【図２】本発明に係る半導体装置の一例を示す図。
【図３】本発明に係る半導体装置の一例を示す図。
【図４】本発明に係る半導体装置の作製方法の一例を示す図。
【図５】本発明に係る半導体装置の作製方法の一例を示す図。
【図６】本発明に係る半導体装置の作製方法の一例を示す図。
【図７】本発明に係る半導体装置の一例を示す図。
【図８】本発明に係る半導体装置の作製方法の一例を示す図。
【図９】本発明に係る半導体装置の一例を示す図。
【図１０】本発明に係る半導体装置の一例を示す図。
【図１１】本発明に係る半導体装置の一例を示す図。
【図１２】本発明に係る半導体装置の作製方法の一例を示す図。
【図１３】本発明に係る半導体装置の作製方法の一例を示す図。
【図１４】本発明に係る半導体装置の作製方法の一例を示す図。
【図１５】本発明に係る半導体装置の作製方法の一例を示す図。
【図１６】本発明に係る半導体装置の一例を示す図。
【図１７】本発明に係る半導体装置の作製方法の一例を示す図。
【図１８】本発明に係る半導体装置の作製方法の一例を示す図。
【図１９】本発明に係る半導体装置の一例を示す図。
【図２０】本発明に係る半導体装置の一例を示す図。
【図２１】本発明に係る半導体装置の一例を示す図。
【図２２】本発明に係る半導体装置の一例を示す図。
【図２３】本発明に係る半導体装置の一例を示す図。
【図２４】本発明に係る半導体装置の一例を示す図。
【図２５】本発明に係る半導体装置の一例を示す図。
【図２６】本発明に係る半導体装置の使用形態の一例を示す図。
【図２７】本発明に係る半導体装置の使用形態の一例を示す図。
【図２８】本発明に係る半導体装置の使用形態の一例を示す図。
【符号の説明】
【０２０７】
８０    半導体装置
８１    高周波回路
８２    電源回路
８３    リセット回路
８４    クロック発生回路
８５    データ復調回路
８６    データ変調回路
８７    制御回路
８８    記憶回路
８９    アンテナ
９１    コード抽出回路
９２    コード判定回路
９３    ＣＲＣ判定回路
９４    出力ユニット回路
１０２    基板
１０４    絶縁膜
１０５    導電膜
１０６    半導体膜
１０８    ゲート絶縁膜
１１０    導電膜
１１１    領域
１１２    絶縁膜
１１４    導電膜
１１６    絶縁膜
１１８    導電膜
１２０    基板
１２１    基板
１２２    剥離層
１２４    導電膜
１２５    導電膜
１２６    導電膜
１２８    導電膜
１３０    導電膜
１３２    開口部
１３４    絶縁膜
１３６    シート材
１３８    シート材
１４２    素子形成層
１４４    絶縁膜
１４６    不純物領域
１４８    絶縁膜
１５０    レジスト
２０２    絶縁膜
２０４    保護膜
２０５    導電膜
２１０    領域
２１８    サイドウォール
１００ａ    薄膜トランジスタ
１００ｂ    薄膜トランジスタ
１０３ｃ    不純物領域
１０６ａ    チャネル形成領域
１０６ｂ    不純物領域
１０６ｃ    不純物領域
１０６ｄ    領域
１１４ｂ    導電膜
１４０ａ    開口部
１４０ｂ    開口部
２４０２    表示部
３２００    リーダ／ライタ
３２１０    表示部
３２２０    品物
３２３０    半導体装置
３２４０    リーダ／ライタ
３２５０    半導体装置
３２６０    商品
４１０１    本体
４１０２    支持台
４１０３    表示部
４２０１    本体
４２０２    表示部
４３００    本体
４３０１    キーボード
４３０２    表示部
４３０３    スピーカー
４４０１    本体
４４０２    表示部
４４０３    キーボード
４４０４    タッチパッド
４４０５    外部接続ポート
４４０６    電源プラグ
４５０１    本体
４５０２    表示部
４５０３    操作キー
４６０１    本体
４６０２    表示部
４６０３    接続端子
【図１】
2008103706.tif 000003
【図２】
2008103706.tif 000004
【図３】
2008103706.tif 000005
【図４】
2008103706.tif 000006
【図５】
2008103706.tif 000007
【図６】
2008103706.tif 000008
【図７】
2008103706.tif 000009
【図８】
2008103706.tif 000010
【図９】
2008103706.tif 000011
【図１０】
2008103706.tif 000012
【図１１】
2008103706.tif 000013
【図１２】
2008103706.tif 000014
【図１３】
2008103706.tif 000015
【図１４】
2008103706.tif 000016
【図１５】
2008103706.tif 000017
【図１６】
2008103706.tif 000018
【図１７】
2008103706.tif 000019
【図１８】
2008103706.tif 000020
【図１９】
2008103706.tif 000021
【図２０】
2008103706.tif 000022
【図２１】
2008103706.tif 000023
【図２２】
2008103706.tif 000024
【図２３】
2008103706.tif 000025
【図２４】
2008103706.tif 000026
【図２５】
2008103706.tif 000027
【図２６】
2008103706.tif 000028
【図２７】
2008103706.tif 000029
【図２８】
2008103706.tif 000030