(57)【要約】【課題】光電変換領域の空乏層を厚くした場合でも、異なる光電変換領域間での信号電荷の分離を確実に実現することが可能な裏面照射型撮像素子を提供する。【解決手段】ｐ基板３０の裏面側から光を照射し、前記光に応じてｐ基板３０内で発生した電荷をｐ基板３０の表面側から読み出して撮像を行う裏面照射型撮像素子１００であって、ｐ基板３０内に形成された前記電荷を蓄積するためのｎ型半導体層４と、ｐ基板の裏面から内側に形成されたｐ型半導体層２とを備え、ｎ型半導体層４とｐ型半導体層２との間に、不純物濃度が１．０×１０１４／ｃｍ３以下のｎ型又はｐ型半導体層、或いはｉ型半導体層を含む。【選択図】図１
2008103554.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子であって、
前記半導体基板内に形成された前記電荷を蓄積するための第一導電型の第一の半導体層と、
前記半導体基板の裏面から内側に形成された第一導電型の反対の第二導電型の第二の半導体層とを備え、
前記半導体基板内の前記第一の半導体層と前記第二の半導体層との間に、不純物濃度が１．０×１０１４／ｃｍ３以下の第三の半導体層を含む裏面照射型撮像素子。
【請求項２】
請求項１記載の裏面照射型撮像素子であって、
前記第三の半導体層がｎ型又はｐ型であり、その不純物濃度が、２．０×１０１３／ｃｍ３以上、１．０×１０１４／ｃｍ３以下である裏面照射型撮像素子。
【請求項３】
半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子であって、
前記半導体基板内に形成された前記電荷を蓄積するための第一導電型の第一の半導体層と、
前記半導体基板の裏面から内側に形成された第一導電型の反対の第二導電型の第二の半導体層とを備え、
前記半導体基板内の前記第一の半導体層と前記第二の半導体層との間に、不純物濃度が２．０×１０１４／ｃｍ３以下の第一導電型の第三の半導体層と、不純物濃度が２．０×１０１４／ｃｍ３以下の第二導電型の第四の半導体層とを含む裏面照射型撮像素子。
【請求項４】
請求項３記載の裏面照射型撮像素子であって、
前記第三の半導体層と前記第四の半導体層の間に、不純物濃度が１．０×１０１４／ｃｍ３以下の第五の半導体層を含む裏面照射型撮像素子。
【請求項５】
半導体素子に利用する半導体基板であって、
前記半導体基板の一方の面から内側に形成された第一導電型の第一の半導体層と、
前記第一の半導体層上に形成された不純物濃度が１．０×１０１４／ｃｍ３以下の第二の半導体層とを備える半導体基板。
【請求項６】
請求項５記載の半導体基板であって、
前記第二の半導体層がｎ型又はｐ型であり、その不純物濃度が、２．０×１０１３／ｃｍ３以上、１．０×１０１４／ｃｍ３以下である半導体基板。
【請求項７】
半導体素子に利用する半導体基板であって、
前記半導体基板の一方の面から内側に形成された第一導電型の第一の半導体層と、
前記第一の半導体層上に形成された不純物濃度が２．０×１０１４／ｃｍ３以下の第一導電型又はその反対の第二導電型の第二の半導体層と、
前記第二の半導体層上に形成された不純物濃度が２．０×１０１４／ｃｍ３以下の前記第二の半導体層とは反対の導電型の第三の半導体層とを備える半導体基板。
【請求項８】
請求項７記載の半導体基板であって、
前記第二の半導体層と前記第三の半導体層の間に、不純物濃度が１．０×１０１４／ｃｍ３以下の第四の半導体層を含む半導体基板。
【請求項９】
請求項１〜４のいずれか１項記載の裏面照射型撮像素子であって、
前記半導体基板の表面から裏面までの厚みが、５μｍ以上である裏面照射型撮像素子。
【請求項１０】
請求項９記載の裏面照射型撮像素子であって、
前記半導体基板の表面から裏面までの厚みが、８μｍ以上である裏面照射型撮像素子。
【請求項１１】
請求項５〜８のいずれか１項記載の半導体基板であって、
表面から裏面までの厚みが、５μｍ以上である半導体基板。
【請求項１２】
請求項１１記載の半導体基板であって、
表面から裏面までの厚みが、８μｍ以上である半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子に関する。
【背景技術】
【０００２】
図１５は、インターライン方式のＣＣＤ型固体撮像素子の最も一般的な構造の断面模式図である。
図１５に示すように、ｎ型のシリコン基板１０１の深部にはｐ型不純物からなるｐ型半導体層１０２が形成され、ｎ型のシリコン基板１０１の表面部には、電荷を蓄積するためのｎ型不純物からなるｎ型半導体層１０４と、表面暗電流防止のための高濃度のｐ型不純物からなるｐ型半導体層１０５が形成され、シリコン基板１０１表面からｐ型半導体層１０２表面までの領域（撮像に寄与する電荷を発生する光電変換領域）で発生した電荷がｎ型半導体層１０４に蓄積される。シリコン基板１０１内には、隣接する光電変換領域同士を分離するための素子分離層１０３が形成されている。
【０００３】
図１５中のＡ―Ａ線上の電位プロファイルを図１６に示す。光電変換領域の空乏層厚は２μｍ程度であり、シリコン基板１０１深部で発生した電荷はｎ型半導体層１０４には向かわず、撮像には寄与しない。図１７には、光電変換領域の空乏層厚と光電変換領域での光吸収率との関係を示した。シリコンの光吸収係数には、図１８に示すような波長依存性があり、波長の長い光ほど、シリコン基板１０１の深部まで透過する。
【０００４】
例えば、波長５５０ｎｍのグリーン光について注目すると、空乏層厚２μｍでは７５％の光しか吸収されないが、空乏層厚５μｍでは９７％の光が吸収される。図１７に示したような特性から、高感度化を実現するためには、光電変換領域の空乏層厚を５μｍ以上とするのが好ましいことがわかる。
【０００５】
従来、半導体基板の裏面側から光を照射し、この光に応じて半導体基板内で発生した電荷を、半導体基板の表面側に形成された電荷蓄積領域に蓄積し、ここに蓄積された電荷に応じた信号を、ＣＣＤやＣＭＯＳ回路等によって外部に出力して撮像を行う裏面照射型撮像素子、つまり、図１５においてシリコン基板１０１の裏面側から光を照射して使用する固体撮像素子が提案されている。
【０００６】
この裏面照射型撮像素子によれば、高い光電変換効率を実現できることが古くから知られている。このため、この裏面照射型撮像素子において、上記空乏層厚を１０μｍ以上にできれば、非常に高い感度を持った素子を実現することができる。しかし、裏面照射型撮像素子において、異なる光電変換領域間で信号電荷の分離を確実に実現するためには、光が入射するシリコン基板裏面から、シリコン基板表面側に形成された電荷蓄積層まで連続的な電位スロープが形成される必要がある。つまり、各光電変換領域のシリコン基板裏面付近で発生した電荷が、その光電変換領域内の電荷蓄積層にきちんと移動できるようにする必要がある。
【０００７】
通常の埋め込み型フォトダイオードでは、空乏化電位は３〜４Ｖであり、裏面照射型撮像素子のシリコン基板裏面に設けられた暗電流低減のためのｐ型半導体層の電位を０Ｖにしたときの電位差は３〜４Ｖしかない。このような電位差で１０μｍもの厚さの空乏層を連続的な電位スロープとなるように形成するのはかなり困難である。
【０００８】
そこで、従来、図１５に示したｐ型半導体層１０２とｎ型半導体層１０４との間のシリコン基板１０１を、不純物濃度を徐々に変えて形成した複数のｎ型半導体層を積層したものとすることで、連続的な電位スロープを形成可能とする技術が開示されている（特許文献１参照）。
【０００９】
【特許文献１】特開２００６−１３４９１５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図１９は、特許文献１の実施例で示された濃度プロファイルで裏面照射型撮像素子のシミュレーションを実施した結果を示す図である。図１９において、座標軸ｚは、半導体基板の深さを示しており、ｚ＝０が半導体基板の表面である。このように特許文献１の実施例で示された濃度プロファイルでデバイスシミュレーションを実施してみると、図１９に示したように、光電変換領域の大部分に電子溜りが発生してしまうため、この実施例の濃度プロファイルは現実的ではないことが分かった。又、特許文献１の実施例で示された濃度プロファイルの濃度の桁を２桁小さくして同様にデバイスシミュレーションを実施してみても、図２０に示したように、半導体基板表面から３μｍの位置に最大電位点ができてしまい、この深さに蓄積された信号電荷を、半導体基板表面に形成したＣＣＤやＣＭＯＳ回路等から読み出すことは、残像等の問題が発生するため困難である。
【００１１】
本発明は、上記事情に鑑みてなされたものであり、光電変換領域の空乏層を厚くした場合でも、異なる光電変換領域間での信号電荷の分離を確実に実現することが可能な裏面照射型撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の裏面照射型撮像素子は、半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子であって、前記半導体基板内に形成された前記電荷を蓄積するための第一導電型の第一の半導体層と、前記半導体基板の裏面から内側に形成された第一導電型の反対の第二導電型の第二の半導体層とを備え、前記半導体基板内の前記第一の半導体層と前記第二の半導体層との間に、不純物濃度が１．０×１０１４／ｃｍ３以下の第三の半導体層を含む。
【００１３】
本発明の裏面照射型撮像素子は、前記第三の半導体層がｎ型又はｐ型であり、その不純物濃度が、２．０×１０１３／ｃｍ３以上、１．０×１０１４／ｃｍ３以下である。
【００１４】
本発明の裏面照射型撮像素子は、半導体基板の裏面側から光を照射し、前記光に応じて前記半導体基板内で発生した電荷を、前記半導体基板の表面側から読み出して撮像を行う裏面照射型撮像素子であって、前記半導体基板内に形成された前記電荷を蓄積するための第一導電型の第一の半導体層と、前記半導体基板の裏面から内側に形成された第一導電型の反対の第二導電型の第二の半導体層とを備え、前記半導体基板内の前記第一の半導体層と前記第二の半導体層との間に、不純物濃度が２．０×１０１４／ｃｍ３以下の第一導電型の第三の半導体層と、不純物濃度が２．０×１０１４／ｃｍ３以下の第二導電型の第四の半導体層とを含む。
【００１５】
本発明の裏面照射型撮像素子は、前記第三の半導体層と前記第四の半導体層の間に、不純物濃度が１．０×１０１４／ｃｍ３以下の第五の半導体層を含む。
【００１６】
本発明の半導体基板は、半導体素子に利用する半導体基板であって、前記半導体基板の一方の面から内側に形成された第一導電型の第一の半導体層と、前記第一の半導体層上に形成された不純物濃度が１．０×１０１４／ｃｍ３以下の第二の半導体層とを備える。
【００１７】
本発明の半導体基板は、前記第二の半導体層がｎ型又はｐ型であり、その不純物濃度が、２．０×１０１３／ｃｍ３以上、１．０×１０１４／ｃｍ３以下である。
【００１８】
本発明の半導体基板は、半導体素子に利用する半導体基板であって、前記半導体基板の一方の面から内側に形成された第一導電型の第一の半導体層と、前記第一の半導体層上に形成された不純物濃度が２．０×１０１４／ｃｍ３以下の第一導電型又はその反対の第二導電型の第二の半導体層と、前記第二の半導体層上に形成された不純物濃度が２．０×１０１４／ｃｍ３以下の前記第二の半導体層とは反対の導電型の第三の半導体層とを備える。
【００１９】
本発明の半導体基板は、前記第二の半導体層と前記第三の半導体層の間に、不純物濃度が１．０×１０１４／ｃｍ３以下の第四の半導体層を含む。
【００２０】
本発明の裏面照射型撮像素子は、前記半導体基板の表面から裏面までの厚みが、５μｍ以上、好ましくは８μｍ以上である。
【００２１】
本発明の半導体基板は、表面から裏面までの厚みが、５μｍ以上、好ましくは８μｍ以上である。
【発明の効果】
【００２２】
本発明によれば、光電変換領域の空乏層を厚くした場合でも、異なる光電変換領域間での信号電荷の分離を確実に実現することが可能な裏面照射型撮像素子を提供することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施形態について図面を参照して説明する。
【００２４】
図１は、本発明の実施形態を説明するためのインターライン型の裏面照射型撮像素子の部分断面模式図である。
図１に示す裏面照射型撮像素子１００は、ｐ型半導体層１（以下、ｐ層１という）１とｐ層１よりも不純物濃度の高いｐ型半導体層２（以下、ｐ＋＋層２という）とからなるｐ型の半導体基板３０（以下、ｐ基板３０という）を備える。裏面照射型撮像素子１００は、図中下方から上方に向かって光を入射させて撮像を行うものである。本明細書では、ｐ基板３０の光入射方向に対して垂直な２つの面のうち、光入射側の面を裏面といい、その反対面を表面という。又、裏面照射型撮像素子１００を構成する各構成要素を基準にしたときに、入射光が進む方向を、その構成要素の上方と定義し、入射光が進む方向の反対方向を、その構成要素の下方と定義する。又、ｐ基板３０の裏面及び表面に直交する方向を垂直方向、ｐ基板３０の裏面及び表面に平行な方向を水平方向と定義する。
【００２５】
ｐ層１内のｐ基板３０表面近傍の水平方向に延びる同一面上には、入射光に応じてｐ基板３０内で発生した電荷を蓄積するためのｎ型半導体層４（以下、ｎ層４という）が複数配列されている。ｎ層４は、ｐ基板３０の表面側に形成されたｎ型半導体層４ａ（以下、ｎ層４ａという）と、ｎ層４ａの下に形成されたｎ層４ａよりも不純物濃度の低いｎ型半導体層４ｂ（以下、ｎ−層４ｂという）との２層構造となっているが、これに限らない。ｎ層４で発生した電荷と、このｎ層４に入射する光の経路上でｐ基板３０内に発生した電荷とが、ｎ層４に蓄積される。
【００２６】
各ｎ層４上にはｐ基板３０表面に発生する暗電荷が各ｎ層４に蓄積されるのを防ぐための高濃度のｐ型半導体層５（以下、ｐ＋層５という）が形成されている。各ｐ＋層５内部には、ｐ基板３０の表面からその内側に向かってｎ層４よりも不純物濃度の高いｎ型半導体層６（以下、ｎ＋層６という）が形成されている。ｎ＋層６は、ｎ層４に蓄積される不要な電荷を排出するためのオーバーフロードレインとして機能し、ｐ＋層５が、このオーバーフロードレインのオーバーフローバリアとしても機能する。図示したように、ｎ＋層６は、ｐ基板３０の表面に露出する露出面を有している。
【００２７】
ｐ＋層５及びｎ層４の右隣には、少し離間してｎ層４よりも不純物濃度の高いｎ型半導体からなる電荷転送チャネル１２が形成され、電荷転送チャネル１２の周囲にはｐ＋層５よりも不純物濃度の低いｐ型半導体層１１（以下、ｐ層１１という）が形成されている。
【００２８】
ｐ＋層５及びｎ層４と電荷転送チャネル１２との間のｐ層１１及びｐ層１には、ｎ層４に蓄積された電荷を電荷転送チャネル１２に読み出すための電荷読み出し領域（図示せず）が形成されている。電荷転送チャネル１２と電荷読み出し領域の上方には、シリコン酸化膜やＯＮＯ膜等からなるゲート絶縁層２０を介して、電荷転送チャネル１２に電圧を供給して電荷転送動作を制御するための電荷転送電極と、電荷読み出し領域に読み出し電圧を供給して電荷読み出し動作を制御するための電荷読み出し電極とを兼ねたポリシリコン等からなる電極１３が形成されている。電極１３の周囲には酸化シリコン等の絶縁膜１４が形成されている。電荷転送チャネル１２とその上方の電極１３とにより、ＣＣＤが構成される。
【００２９】
隣接するｎ層４同士の間には、ｐ層１１の下にｐ型半導体からなる素子分離層１５が形成されている。素子分離層１５は、ｎ層４に蓄積されるべき電荷が、その隣のｎ層４に漏れてしまうのを防ぐためのものである。
【００３０】
ｐ基板３０の表面上にはゲート絶縁層２０が形成されており、ゲート絶縁層２０上には酸化シリコン等の絶縁層９が形成されており、この絶縁層９内に電極１３及び絶縁膜１４が埋設されている。又、ゲート絶縁層２０と絶縁層９内には、ｎ＋層６の露出面上に、平面視において、その露出面と同じかそれよりも小さい面積のコンタクトホールが形成され、このコンタクトホール内に電極７が形成されている。
【００３１】
電極７は、導電性材料であればよく、特に、Ｗ（タングステン）、Ｔｉ（チタン）、又はＭｏ（モリブデン）等の金属材料、或いは、これらとのシリサイド等で構成されることが好ましい。電極７とｎ＋層６との間には、電極７を構成する導電性材料の拡散を防止するための拡散防止層を設けることが好ましい。拡散防止層の構成材料としては、例えばＴｉＮ（窒化チタン）を用いる。拡散防止層を設けることにより、ｎ＋層６とｐ＋層５のＰＮ接合が均一になり、画素間の飽和バラつきを低減することができる。
【００３２】
絶縁層９上には電極８が形成され、電極８は電極７と接続される。電極８上には保護層１０が形成されている。電極８は、導電性材料であれば良い。電極８には端子が接続され、この端子に、所定の電圧を印加できるようになっている。
【００３３】
ｎ＋層６に移動した電荷は、ｎ＋層６の露出面に接続された電極７とこれに接続された電極８に移動するため、これにより、ｎ＋層６をオーバーフロードレインとして機能させることができる。
【００３４】
ｐ基板３０の裏面から内側には、ｐ基板３０の裏面で発生する暗電荷がｎ層４に移動するのを防ぐためにｐ＋＋層２が形成されている。ｐ＋＋層２には端子が接続され、この端子に所定の電圧が印加できるようになっている。ｐ＋＋層２の不純物濃度は、例えば１×１０１７／ｃｍ３〜１×１０２０／ｃｍ３である。
【００３５】
ｐ＋＋層２の下には、酸化シリコンや窒化シリコン等の入射光に対して透明な絶縁層３が形成されている。絶縁層３の下には、絶縁層３とｐ基板３０との屈折率差に起因するｐ基板３０の裏面での光の反射を防止するために、窒化シリコンやダイヤモンド構造炭素膜等の入射光に対して透明な高屈折率透明層１６が形成されている。高屈折率透明層１６としては、プラズマＣＶＤや光ＣＶＤ等の４００℃以下の低温形成が可能なアモルファス窒化シリコン等のｎ＝１．４６を超える屈折率の層とすることが好ましい。
【００３６】
高屈折率透明層１６の下には、複数のカラーフィルタ１８を水平方向に配列してなるカラーフィルタ層が形成されている。複数のカラーフィルタ１８は、それぞれ異なる波長域の光を透過する複数種類のカラーフィルタに分類される。例えば、カラーフィルタ層は、赤色の波長域の光を透過するＲカラーフィルタと、緑色の波長域の光を透過するＧカラーフィルタと、青色の波長域の光を透過するＢカラーフィルタとを配列した構成となっている。カラーフィルタ１８は、複数のｎ層４の各々の下方に形成されており、各ｎ層４に１つのカラーフィルタ１８が対応して設けられている。又、各ｎ層４には、１つのｎ＋層６が対応するため、カラーフィルタ１８は、複数のｎ＋層６のいずれかに対応していると言うことができる。
【００３７】
隣接するカラーフィルタ１８同士の間には、混色を防止するための遮光部材１７が形成されている。この遮光部材１７は、光を透過させない機能を持つものであれば良く、Ｗ、Ｍｏ、及びＡｌ（アルミニウム）等の可視光透過率の低い金属やブラックフィルタを用いることができる。
【００３８】
遮光部材１７は、その断面形状が、ｐ基板３０の裏面に向かって広がるテーパー状（頂点が光入射側に向いた三角形や、上底が下底よりも長くなった台形）となっていることが好ましい。このようにすることで、遮光部材１７に垂直入射した光を、テーパー面で反射させてｐ基板３０内に導くことができ、光利用効率を上げることができる。
【００３９】
各カラーフィルタ１８の下には、マイクロレンズ１９が形成されている。マイクロレンズ１９は、屈折した光が、その上方のカラーフィルタ１８とそのカラーフィルタ１８に隣接するカラーフィルタ１８との間にある遮光部材１７を避ける光路となるように、その形状が決定されている。又、マイクロレンズ１９の焦点は、ｎ層４の中心に来るように設計されている。又、使用する光学系の特性に応じて、シェーディング低減のため、マイクロレンズ１９の配列ピッチは、ｎ層４の配列ピッチと異なる設計としても良い。
【００４０】
ｎ層４上面からｐ基板３０の裏面までの領域のうち、平面視において素子分離層１５で区画された領域が、撮像に寄与する光電変換を行う領域のため、以下では光電変換領域という。１つの光電変換領域で発生する電荷に応じた信号が、画像データの１画素データのもととなることから、本明細書では、この光電変換領域のことを画素ともいう。つまり、裏面照射型撮像素子１００は、複数の画素と、複数の画素の各々で発生した電荷に応じた信号を読み出すＣＣＤ型又はＣＭＯＳ型の信号読出し部とを備える構成となる。
【００４１】
このように構成された裏面照射型撮像素子１００では、１つのマイクロレンズ１９に入射した光が、そのマイクロレンズ１９上方のカラーフィルタ１８に入射し、ここを透過した光が、このカラーフィルタ１８に対応するｎ層４へと入射される。このとき、ｐ基板３０のうち入射光の経路となる部分でも電荷が発生するが、この電荷は、光電変換領域に形成されたポテンシャルスロープを介してｎ層４へと移動し、ここで蓄積される。ｎ層４に入射してここで発生した電荷も、ここに蓄積される。ｎ層４に蓄積された電荷は、電荷転送チャネル１２に読み出されて転送され、出力アンプによって信号に変換されて外部に出力される。
【００４２】
図２は、図１に示すＢ−Ｂ線の電位プロファイルを示す図である。
図２に示すように、ｎ＋層６と光電変換領域においてそれぞれ電位井戸が形成され、ｐ＋層５がこれらの電位井戸同士の間のバリアとして機能していることが分かる。光電変換領域に形成される電位井戸の飽和容量を超えた電荷は、ｎ＋層６に形成される電位井戸に流れ込み、流れ込んだ電荷は電極７に移動することで、外部に排出される。このため、ｎ＋層６に接続される電極７に印加する電圧を変化させてｐ＋層５のバリアの高さを調整することで、ｎ層４の飽和容量の制御が可能となる。例えば、信号を加算して読み出す動画撮影モード時においては、ｎ層４の飽和容量を減少させる制御を行うことで、電荷転送チャネル１２でのオーバーフローを防ぐことができる。
【００４３】
又、図２の破線で示すように、ｐ＋層５に形成されるバリアを消失させられる程度のレベルの電圧をｎ＋層６に接続される電極７に印加することで、光電変換領域に形成された電位井戸内の電荷をリセットすることができため、このことを利用して電子シャッタを実現することができる。
【００４４】
尚、ｎ＋層６に接続する電極７を、そのｎ＋層６に対応するカラーフィルタ１８の種類毎に共通に接続し、カラーフィルタ１８の種類毎に共通化された電極７のそれぞれに独立に電圧を印加できるようにしておく構成も考えられる。このようにした場合、各種類のカラーフィルタに対応する光電変換領域毎に、独立に電子シャッタをかけられるようにすることが可能である。つまり、各光電変換領域における電荷蓄積時間を、そこに入射する光の色毎に変えることができ、電荷蓄積時間の制御でカラーバランスを揃えた出力を得ることが可能となる。
【００４５】
又、複数のｎ＋層６を、動画撮影モード等の間引き読み出しを行う撮影モードにおいて電荷を読み出すｎ層４に対応するｎ＋層６からなる第一のグループと、該撮影モードにおいて電荷を読み出さないｎ層４に対応するｎ＋層６からなる第二のグループとに分類しておき、同一グループに属するｎ＋層６毎に、電極７を共通に接続しておき、共通化された電極７のそれぞれに独立に電圧を印加できるようにしておく構成も考えられる。このようにした場合、グループ毎に印加電圧を変えることで、ハイライト光に対する画素間ブルーミング抑制効果を高めることが可能となる。
【００４６】
尚、これらの電極７及び電極８への電圧印加は、裏面照射型撮像素子１００を備えるデジタルカメラ等の撮像装置において、裏面照射型撮像素子１００を駆動するドライバが行えば良い。
【００４７】
シリコン基板では、波長毎の光吸収係数の違いにより、可視域の光をほぼもれなく（約９０％以上）吸収するためには、図１７に示したように、その厚みが１０μｍ程度必要であることが分かっている。このため、裏面照射型撮像素子１００においても、ｐ基板３０の垂直方向の長さを１０μｍ程度としておくことが好ましい。このようにすることで、可視光をもれなく吸収することができ、感度を向上させることができる。
【００４８】
もちろん、ｐ基板３０の垂直方向の長さは、図１７のデータから分かるように、５μｍ以上であれば、従来に比べて十分に高感度化を実現することができる。
【００４９】
ｐ基板３０の垂直方向の長さを１０μｍ程度にした場合には、次のような利点がある。
・電荷転送チャネル１２には光がほとんど到達しなくなるため、ｐ基板３０内に、電荷転送チャネル１２を遮光するための遮光層を設けることなく、又、裏面照射型撮像素子をフレームインターライン型にすることなく、インターライン型でも十分スミアの低い撮像素子を実現することができる。
・量子効率が高まり、感度が向上する。
・長波長の感度が高くなる。
・近赤外の感度が飛躍的に高くなる。
【００５０】
ただし、ｐ基板３０の垂直方向の長さを１０μｍのように厚くすると、電荷分離層１５等の影響により、ｎ層４の低い空乏化電圧（現状の撮像素子で用いられる３Ｖ程度）では、各光電変換領域に空乏層を形成することが難しくなる。そこで、各光電変換領域に空乏層を形成でき、且つ、この空乏層で発生した電荷をｎ層４に移動させることのできるような電位勾配を持たせるように、ｐ基板３０の濃度を最適に設計しておく必要がある。
【００５１】
本発明者は、シミュレーションの結果、ｐ基板３０を次の（１）〜（３）の構成とすることで、上記条件を満たせることを見出した。
（１）図１に示したｎ層４とｐ＋＋層２との間の中間層に、不純物濃度が１×１０１４／ｃｍ３以下のｎ型半導体層又はｐ型半導体層、或いはｉ型半導体層を含む構成
（２）上記中間層に、不純物濃度が２×１０１４／ｃｍ３以下のｎ型半導体層と、不純物濃度が２×１０１４／ｃｍ３以下のｐ型半導体層とを含む構成
（３）（２）のｎ型半導体層とｐ型半導体層の間に、不純物濃度が１×１０１４／ｃｍ３以下のｎ型半導体層、不純物濃度が１×１０１４／ｃｍ３以下のｐ型半導体層、及びｉ型半導体層のいずれかを含む構成
【００５２】
以下、発明者が行ったシミュレーションについて説明する。
【００５３】
（シミュレーション１）
図３は、シミュレーション１で用いた半導体基板のモデル構成を示す図である。
図３に示す半導体基板は、支持基板３１上に形成された図１の絶縁層３に相当する酸化シリコン層３２（厚さ３００Å）と、酸化シリコン層３２上に形成された図１のｐ＋＋層２に相当するｐ型半導体層３３（不純物濃度＝１×１０１９／ｃｍ３，厚さ＝０．２μｍ）と、ｐ型半導体層３３上方に形成された図１のｎ層４に相当するｎ型半導体層３５（不純物濃度＝４．５×１０１６／ｃｍ３，厚さ＝０．３μｍ）と、ｎ型半導体層３５上に形成された図１のｐ＋層５に相当するｐ型半導体層３６（不純物濃度＝１×１０１９／ｃｍ３，厚さ＝０．２μｍ）と、ｐ型半導体層３３とｎ型半導体層３５との間の中間層３４とを備える構成となっている。尚、図３に示す半導体基板の表面から裏面までの厚みは８μｍとした。又、ｎ型半導体層３５の空乏化電位は３〜４Ｖとなるように調整した。
【００５４】
ｐ型半導体層３３は０Ｖにバイアスするので、光電変換領域の最大電位点（図３のモデルでは半導体基板表面から０．５μｍ）とｐ型半導体層３３との間には約３Ｖの電位差が発生する。３Ｖの電位差で８μｍ近い厚さの空乏層を形成するためには、中間層３４は容易に空乏化できる必要があり、この層の不純物濃度はかなり低濃度でなければならないと考えられた。
【００５５】
発明者は、まず、中間層３４を、不純物濃度が２×１０１４／ｃｍ３のｎ型半導体層又はｐ型半導体層としてシミュレーションを行った。中間層３４がｐ型半導体層の場合のシミュレーション結果を図４に示し、中間層３４がｎ型半導体層の場合のシミュレーション結果を図５に示した。
【００５６】
中間層３４がｐ型半導体層の場合は、図４に示したようにｐ型半導体層３３まで空乏層が届かず、中間層３４がｎ型半導体層の場合は、図５に示したように半導体基板深部に電子溜りが発生した。半導体基板の裏面に空乏化しない層が形成されると、その中で発生した電子は他の光電変換領域へ拡散していったり、再結合によって消滅したりする。又、半導体基板深部に電子溜りができると、各光電変換領域間が全てつながってしまい、各光電変換領域から独立の信号を取り出すことができなくなる。
【００５７】
そこで、中間層３４に適用するｎ型半導体層とｐ型半導体層の不純物濃度を変化させて、半導体基板の裏面から光電変換領域の最大電位点までの間に、電位勾配がゼロとなる領域がなくなる濃度を求めたところ、ｎ型半導体層の場合は１×１０１４／ｃｍ３以下、ｐ型半導体層の場合は１．２×１０１４／ｃｍ３以下という結果が得られた。
【００５８】
中間層３４に適用するｎ型半導体層とｐ型半導体層の不純物濃度を更に低くして、不純物濃度を０とした場合、即ち、中間層３４をｉ型半導体層としたときのシミュレーション結果を図６に示し、中間層３４を不純物濃度２．０×１０１３／ｃｍ３のｐ型半導体層としたときのシミュレーション結果を図７に示し、中間層３４を不純物濃度２．０×１０１３／ｃｍ３のｎ型半導体層としたときのシミュレーション結果を図８に示した。
【００５９】
図６〜図８に示したように、中間層３４を不純物濃度２．０×１０１３／ｃｍ３のｎ型半導体層とした場合、中間層３４を不純物濃度２．０×１０１３／ｃｍ３のｐ型半導体層とした場合、中間層３４を不純物濃度０のｉ型半導体層とした場合のいずれにおいても、ほぼ同じ形状の電位分布が得られることが分かった。つまり、中間層３４をｎ型又はｐ型にする場合は、その不純物濃度を２．０×１０１３／ｃｍ３より低くしても、電位分布はあまり変わらない。したがって、中間層３４を、２．０×１０１３／ｃｍ３以上、１．０×１０１４／ｃｍ３以下のｎ型半導体層又はｐ型半導体層にするか、又は、ｉ型半導体層にすることで、光電変換領域の空乏層を厚くした場合でも、異なる光電変換領域間での信号電荷の分離を確実に実現できることが分かった。
【００６０】
（シミュレーション２）
図９は、シミュレーション２で用いた半導体基板のモデル構成を示す図である。
図９に示す半導体基板は、図３に示す半導体基板の中間層３４を、ｐ型半導体層３４ｂ（不純物濃度＝２×１０１４／ｃｍ３，厚さ＝３．８μｍ）と、ｐ型半導体層３４ｂ上に形成されたｎ型半導体層３４ａ（不純物濃度＝２．０×１０１４／ｃｍ３，厚さ＝３．５μｍ）との２層構造とした構成となっている。
【００６１】
図９に示す構成でのシミュレーション結果を図１０に示した。図１０に示したように、中間層３４をｎ型半導体層とｐ型半導体層の２層で構成することで、これら２層のそれぞれの不純物濃度を２．０×１０１４／ｃｍ３とした場合でも、光電変換領域の最大電位点まで電位勾配がゼロとなる領域をほぼ無くせることが分かった。図９に示す構成で、更に、ｎ型半導体層３４ａとｐ型半導体層３４ｂのそれぞれの不純物濃度を２．０×１０１４／ｃｍ３よりも低くしていくと、図６〜図８に示したように、電位勾配がより急峻になっていった。この結果から、中間層３４を、２．０×１０１４／ｃｍ３以下のｎ型半導体層とｐ型半導体層の２層で構成することで、光電変換領域の空乏層を厚くした場合でも、異なる光電変換領域間での信号電荷の分離を確実に実現できることが分かった。
【００６２】
尚、図９に示した構成において、ｐ型半導体層３４ｂとｎ型半導体層３４ａの配置を逆にしても、同様の効果が得られた。
【００６３】
（シミュレーション３）
図１１は、シミュレーション３で用いた半導体基板のモデル構成を示す図である。
図１１に示す半導体基板は、図９に示す半導体基板のｐ型半導体層３４ｂの厚みを１．８μｍとし、ｎ型半導体層３４ａの厚みを１．５μｍとし、ｎ型半導体層３４ａとｐ型半導体層３４ｂとの間に、厚さ４μｍの中間層３４ｃを設けた構成となっている。
【００６４】
図１１に示す構成の場合も、シミュレーション１と同様に、中間層３４ｃをｎ型半導体層又はｐ型半導体層としてシミュレーションを行ったところ、このｎ型半導体層又はｐ型半導体層の不純物濃度を１×１０１４／ｃｍ３以下にすることで、図１０に示したような電位勾配をより急峻にできることが分かった。
【００６５】
中間層３４ｃに適用するｎ型半導体層とｐ型半導体層の不純物濃度を更に低くして、不純物濃度を０とした場合、即ち、中間層３４ｃをｉ型半導体層としたときのシミュレーション結果を図１２に示し、中間層３４ｃを不純物濃度２．０×１０１３／ｃｍ３のｐ型半導体層としたときのシミュレーション結果を図１３に示し、中間層３４ｃを不純物濃度２．０×１０１３／ｃｍ３のｎ型半導体層としたときのシミュレーション結果を図１４に示した。
【００６６】
図１２〜図１４に示したように、中間層３４ｃを不純物濃度２．０×１０１３／ｃｍ３のｎ型半導体層とした場合、中間層３４ｃを不純物濃度２．０×１０１３／ｃｍ３のｐ型半導体層とした場合、中間層３４ｃを不純物濃度０のｉ型半導体層とした場合のいずれにおいても、ほぼ同じ形状の電位分布が得られることが分かった。つまり、中間層３４ｃをｎ型又はｐ型にする場合は、その不純物濃度を２．０×１０１３／ｃｍ３より低くしても、電位分布はあまり変わらない。したがって、中間層３４ｃを、２．０×１０１３／ｃｍ３以上、１．０×１０１４／ｃｍ３以下のｎ型半導体層又はｐ型半導体層にするか、又は、ｉ型半導体層にすることで、図１０に示すポテンシャルを更に改善できることが分かった。
【００６７】
図１に示す裏面照射型撮像素子１００において、ｐ基板３０の構成を上述したシミュレーション１〜３のようなモデルの構成にすれば、光電変換領域の空乏層を厚くした場合でも、異なる光電変換領域間での信号電荷の分離を確実に実現することが可能となり、非常に高感度の裏面照射型撮像素子１００を実現することができる。
【００６８】
又、裏面照射型撮像素子１００によれば、入射光がほぼ到達しないｐ基板３０の表面側にオーバーフロードレインを設けているため、ｐ基板３０の裏面側にオーバーフロードレインを設ける従来構造に比べて、青感度を向上させることができる。
【００６９】
又、このオーバーフロードレインに印加する電圧を制御することで、各光電変換領域の飽和容量や電荷蓄積時間を一律に又は独立に制御することができ、様々なパターンの駆動を容易に実現することができる。
【００７０】
又、裏面照射型撮像素子１００によれば、電子シャッタを実現する際にｎ＋層６に印加する電圧振幅を、ｐ基板３０の裏面側にオーバーフロードレインを設ける従来構造に比べて大幅に下げることができる（２３Ｖ→８Ｖ）。逆に、電圧振幅が従来と同じであれば、各光電変換領域の飽和容量を大幅に増やすことが可能となる。
【００７１】
尚、図１において、ｐ＋＋層２を省略し、その代わりに、絶縁層３の下に入射光に対して透明なＩＴＯ等の透明電極を設け、この透明電極に電圧が印加できるように構成し、この透明電極に負電圧を印加しておけば、ｐ基板３０の裏面で発生する暗電流を抑制することができる。
【００７２】
又、以上の説明では、裏面照射型撮像素子１００がＣＣＤ型のものとしたが、これはもちろんＭＯＳ型であっても良い。つまり、ｎ層４に蓄積された電荷に応じた信号を、ＣＭＯＳ回路やＮＭＯＳ回路で読み出す構成としても良い。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施形態を説明するためのインターライン型の裏面照射型撮像素子の部分断面模式図
【図２】図１に示すＢ−Ｂ線の電位プロファイルを示す図
【図３】シミュレーション１で用いる半導体基板のモデル構成を示す図
【図４】シミュレーション１で用いた半導体基板の不純物濃度とポテンシャルを示す図
【図５】シミュレーション１で用いた半導体基板の不純物濃度とポテンシャルを示す図
【図６】シミュレーション１で用いた半導体基板の不純物濃度とポテンシャルを示す図
【図７】シミュレーション１で用いた半導体基板の不純物濃度とポテンシャルを示す図
【図８】シミュレーション１で用いた半導体基板の不純物濃度とポテンシャルを示す図
【図９】シミュレーション２で用いる半導体基板のモデル構成を示す図
【図１０】シミュレーション２で用いた半導体基板の不純物濃度とポテンシャルを示す図
【図１１】シミュレーション３で用いる半導体基板のモデル構成を示す図
【図１２】シミュレーション３で用いた半導体基板の不純物濃度とポテンシャルを示す図
【図１３】シミュレーション３で用いた半導体基板の不純物濃度とポテンシャルを示す図
【図１４】シミュレーション３で用いた半導体基板の不純物濃度とポテンシャルを示す図
【図１５】一般的なＣＣＤ型固体撮像素子の断面模式図
【図１６】図１のＡ−Ａ線の電位プロファイルを示す図
【図１７】光電変換領域の空乏層厚さと光吸収率との関係を示す図
【図１８】シリコンの光吸収係数の波長依存性を示す図
【図１９】特許文献１の実施例で示された濃度プロファイルで裏面照射型撮像素子のシミュレーションを実施した結果を示す図
【図２０】特許文献１の実施例で示された濃度を２桁低くして裏面照射型撮像素子のシミュレーションを実施した結果を示す図
【符号の説明】
【００７４】
１  ｐ層
２  ｐ＋＋層
３，９，１４  絶縁層
４  ｎ層
５  ｐ＋層（オーバーフローバリア）
６  ｎ＋層（オーバーフロードレイン）
７，８  電極
１０  保護層
１１  ｐ層
１２  電荷転送チャネル
１３  電荷転送電極兼電荷読み出し電極
１５  素子分離層
１６  高屈折率透明層
１７  遮光部材
１８  カラーフィルタ
１９  マイクロレンズ
２０  ゲート絶縁層
【図１】
2008103554.tif 000003
【図２】
2008103554.tif 000004
【図３】
2008103554.tif 000005
【図４】
2008103554.tif 000006
【図５】
2008103554.tif 000007
【図６】
2008103554.tif 000008
【図７】
2008103554.tif 000009
【図８】
2008103554.tif 000010
【図９】
2008103554.tif 000011
【図１０】
2008103554.tif 000012
【図１１】
2008103554.tif 000013
【図１２】
2008103554.tif 000014
【図１３】
2008103554.tif 000015
【図１４】
2008103554.tif 000016
【図１５】
2008103554.tif 000017
【図１６】
2008103554.tif 000018
【図１７】
2008103554.tif 000019
【図１８】
2008103554.tif 000020
【図１９】
2008103554.tif 000021
【図２０】
2008103554.tif 000022