(57)【要約】【課題】ステージを小さくして装置を小型化することができる半導体装置の製造方法を得る。【解決手段】本発明の半導体装置は、ウェハ１０を搭載するステージ３１と、ステージ３１を覆い、開口部５３を有するカバー５４と、カバー５４の開口部５３を通してウェハ１０上にチップ２０をボンディングするボンディングヘッド３２とを備える。そして、カバー５４はステージ３１に対して回転して開口部５３をウェハ１０の所望の位置に合わせる。【選択図】図７
2008078385.tif 000002
【特許請求の範囲】
【請求項１】
ウェハを搭載するステージと、
前記ステージを覆い、開口部を有するカバーと、
前記カバーの前記開口部を通して前記ウェハ上にチップをボンディングするボンディングヘッドとを備え、
前記カバーは前記ステージに対して回転して前記開口部を前記ウェハの所望の位置に合わせることを特徴とする半導体装置の製造装置。
【請求項２】
ステージ上にウェハを搭載し、開口部を有するカバーで前記ステージを覆う工程と、
前記カバーの前記開口部を通して前記ウェハの傾きを測定器で測定する工程と、
ボンディングヘッドによりチップを保持し、前記チップの傾きを前記ウェハの傾きに合わせて調整する工程と、
前記ボンディングヘッドにより前記カバーの前記開口部を通して前記ウェハ上にチップをボンディングする工程とを備え、
前記ステージの温度を前記ウェハと前記チップとの接合温度よりも低くすることを特徴とする半導体装置の製造方法。
【請求項３】
ステージ上にウェハを搭載し、開口部を有するカバーで前記ステージを覆う工程と、
前記カバーの前記開口部を通して前記ウェハの傾きを測定器で測定する工程と、
ボンディングヘッドによりチップを保持し、前記チップの傾きを前記ウェハの傾きに合わせて調整する工程と、
前記ボンディングヘッドにより前記カバーの前記開口部を通して前記ウェハ上にチップをボンディングする工程と、
前記ウェハ上に前記チップをボンディングした後に、前記チップと前記ウェハにそれぞれ設けられたマークについて、赤外線カメラのフォーカス機能によって焦点の合う高さを調べることで、前記チップと前記ウェハの垂直方向のずれを検査する工程とを備え、
前記ボンディングヘッドにより保持された前記チップの傾きを前記ウェハの傾きに合わせて調整する際に、前記赤外線カメラによる検査結果を反映することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ステージ上にウェハを搭載し、開口部を有するカバーでステージを覆い、ボンディングヘッドによりカバーの開口部を通してウェハ上にチップをボンディングする半導体装置の製造装置及び半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、マザーチップにドーターチップをフリップチップ接続したＣＯＣ（チップ・オン・チップ）構造を有し、更にマザーチップを回路基板にフリップチップ接続した半導体装置が提案されている。このマザーチップとドーターチップのフリップチップ接続において、両者のメタルポストが半田膜を介して熱圧着される。ここで、マザーチップ及びドーターチップの双方のメタルポスト表面に半田膜を形成したもの（例えば、特許文献１，２参照）や、一方のメタルポスト上にＡｕ膜を形成し、他方のメタルポスト上に半田膜を形成したもの（例えば、特許文献３，４参照）が提案されている。
【０００３】
また、ＣＯＣ接続においてチップの傾き調整は、従来は手動で行われ、チップを個片基板に搭載する場合は問題がなかった。しかし、ウェハレベルで行うＣＯＣ接続は、広いウェハステージ面積上に高い温度で接合が行われるため、ウェハを搭載するステージには反りが発生する。具体的には、直径３０ｃｍのアルミ製ステージの場合、１８μｍ程度の反りが発生する。このため、ウェハレベルのＣＯＣ接合を行う場合は接合不良が発生する。具体的には、一辺が１ｃｍのチップだとステージの反りによって、端のバンプで１μｍ以上の段差が発生する場合があり、その他の機械的な誤差が同時に生じることにより、チップ傾きの許容値２μｍ程度を超えて接合不良が発生する可能性がある。近年、メタルポストのピッチは小さくなっているので、チップ傾きの許容値も小さくなっている。そこで、プリヒートしたステージの傾きを測定し、ボンディングツールのならい機構でならわせた状態でチップをフリップチップ接続する技術が提案されている（例えば、特許文献５参照）。
【０００４】
また、フリップチップ接続において、半田バンプが酸化すると、バンプ同士が接合しなくなる。従って、フラックスレスでチップ接続するには、窒素雰囲気中で行う必要がある。そこで、基板を搭載するステージをカバーで囲って窒素雰囲気とし、カバーに設けられたシャッター付きの開口部からボンディングを行う技術が提案されている（例えば、特許文献６参照）。
【０００５】
また、マザーチップ及びドーターチップの表面にそれぞれマークを形成し、両チップの接合後に、ドーターチップの裏面側から両マークを赤外線によって撮像することで、両チップの水平方向の接合ずれの有無を検査する技術が提案されている（例えば、特許文献７参照）。
【０００６】
【特許文献１】特開２００４−７９６８５号公報
【特許文献２】特開２００４−１４６７２８号公報
【特許文献３】特開２００２−１６４４９８号公報
【特許文献４】特開２００３−１３３５０８号公報
【特許文献５】特開平９−２１９４２５号公報
【特許文献６】特開２０００−６８３３１号公報
【特許文献７】特開２００１−１１０９８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、従来は、基板を搭載したステージをｘ−ｙ方向に動かして、カバーの開口部をウェハのボンディング位置に合わせていた。このため、ステージの大きさが基板の２倍以上必要であった。特に近年の直径が大きくなったウェハに対して、その２倍以上の大きさを有するステージもしくは、ステージ格納領域を用意しようとすると、装置が大型化し、装置コストの上昇を招くという問題がある。
【０００８】
また、鉛フリー半田を用いた接合においては、接合時に半田を確実に溶融するために、非常に高温に加熱する必要がある。更に、ＣＯＣ接合では、Ｘ−Ｙ平面のチップ位置合わせ性能の目安として、半田ピッチの１／１０程度を要求されており（５０μｍピッチの場合、位置合わせ精度は±５μｍ）、高温下で高精度の位置決め機構を実現する必要がある。この高精度の光学系測定（分解能が０．７μｍ／ｐｉｘｅｌ×認識誤差±０．５ｐｉｘｅｌ＝±０．３５μｍの場合に許容測定誤差が±０．５μｍ以下）を実現する場合、高温に昇温されたステージ上の測定対象物に対してカメラを例えば２０ｍｍ程度にまで近づける必要がある。これに対し、特許文献６に記載されているように、窒素雰囲気の加熱ステージを含む領域と、カメラなどその他の機構を含む領域とをカバーで分離することで、カメラは加熱ステージからの輻射熱によって温まり難くなる。特許文献６には、接合に必要な工程温度までの加熱は、基板を搭載するヒートブロックを用いることが開示されている。しかし、ＣＯＣ接合を実現するにあたって、配線基板などに比較して、極端に面積の大きい、例えば直径３０センチの半導体ウェハを、接合に必要な温度までステージを用いて昇温しようとすると、装置全体に対する輻射熱の影響が非常に大きくなり、カメラ自体やカメラを保持する治具が動作保証温度範囲（例えば５０℃以下）を超えてしまう可能性がある。
【０００９】
また、特許文献７記載の技術では、マザーチップとドーターチップの接合後に、両チップの垂直方向のずれを検査することはできないという問題があった。
【００１０】
本発明は、上述のような課題を解決するためになされたもので、その第１の目的は、ステージを小さくして装置を小型化することができる半導体装置の製造方法を得るものである。
【００１１】
本発明の第２の目的は、ウェハの傾きを測定する測定器を熱から保護し、かつ高精度の接合を実現することができる半導体装置の製造方法を得るものである。
【００１２】
本発明の第３の目的は、マザーチップとドーターチップの接合後に、両チップの垂直方向のずれを検査することができる半導体装置の製造方法を得るものである。
【課題を解決するための手段】
【００１３】
本発明の請求項１に係る半導体装置は、ウェハを搭載するステージと、ステージを覆い、開口部を有するカバーと、カバーの開口部を通してウェハ上にチップをボンディングするボンディングヘッドとを備え、カバーはステージに対して回転して開口部をウェハの所望の位置に合わせる。
【００１４】
本発明の請求項２に係る半導体装置の製造方法は、ステージ上にウェハを搭載し、開口部を有するカバーでステージを覆う工程と、カバーの開口部を通してウェハの傾きを測定器で測定する工程と、ボンディングヘッドによりチップを保持し、チップの傾きをウェハの傾きに合わせて調整する工程と、ボンディングヘッドによりカバーの開口部を通してウェハ上にチップをボンディングする工程とを備え、ステージの温度をウェハとチップとの接合温度よりも低くする。
【００１５】
本発明の請求項３に係る半導体装置の製造方法は、ステージ上にウェハを搭載し、開口部を有するカバーでステージを覆う工程と、カバーの開口部を通してウェハの傾きを測定器で測定する工程と、ボンディングヘッドによりチップを保持し、チップの傾きをウェハの傾きに合わせて調整する工程と、ボンディングヘッドによりカバーの開口部を通してウェハ上にチップをボンディングする工程と、ウェハ上にチップをボンディングした後に、チップとウェハにそれぞれ設けられたマークについて、赤外線カメラのフォーカス機能によって焦点の合う高さを調べることで、チップとウェハの垂直方向のずれを検査する工程とを備え、ボンディングヘッドにより保持されたチップの傾きをウェハの傾きに合わせて調整する際に、赤外線カメラによる検査結果を反映する。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１６】
本発明の請求項１に係る半導体装置により、ステージを小さくして装置を小型化することができる。
【００１７】
本発明の請求項２に係る半導体装置の製造方法により、ウェハの傾きを測定する測定器を熱から保護することができる。
【００１８】
本発明の請求項３に係る半導体装置の製造方法により、マザーチップとドーターチップの接合後に、両チップの垂直方向のずれを検査することができる。
【発明を実施するための最良の形態】
【００１９】
実施の形態１．
図１のフローチャート及び他の図面を参照しながら、実施の形態１に係る半導体装置の製造方法について説明する。
【００２０】
マザーチップ１０の形成工程について説明する。まず、図２（ａ）に示すように、基板１１上（回路面）にＡｌ電極１２を形成し、それ以外の領域を例えば、窒化シリコン膜と、ポリイミド膜の積層膜からなる表面保護膜１３で覆う。そして、このＡｌ電極１２にプローブを当てて検査を行う（ステップＳ１）。この検査はウェハ上に形成された複数のマザーチップ１０に対してそれぞれ行い、ウェハ上の各マザーチップ１０の合否を示すウェハマップを作成する。
【００２１】
次に、図２（ｂ）に示すように、全面にＴｉ，Ｃｕ，Ｎｉ，Ｃｒ，Ｗ等の多層膜からなるバリアメタル１４をスパッタ技術又はめっき技術等により形成する。そして、図２（ｃ）に示すように、Ａｌ電極１２の存在する領域に開口を有するレジスト１５を形成し、レジスト１５の開口に、前記バリアメタル１４を給電膜として利用した電解めっき技術により膜厚５〜１０μｍのＮｉ膜を充填してメタルポスト１６を形成する。このメタルポスト１６上に、Ｓｎ，Ａｇ，Ｃｕ等の何れか若しくはこれらを組み合わせた半田膜１７を形成する（ステップＳ２）。半田膜１７としては、本実施の形態においては、Ｓｎに１．５ｗｔ％のＡｇを添加した物であるが、半田の組成としては、これに限る物ではない。例えば、Ｓｎ−Ｂｉ系半田膜や、Ｓｎ膜、もしくはＳｎ−Ｐｂ共晶半田膜を用いることもできる。但し、半田膜１７としては、メタルポスト１６よりも融点の低い金属であることが好ましい。従って、Ｓｎを含む金属膜であることが好ましい。その後、図２（ｄ）に示すように、レジスト１５を除去する。そして、メタルポスト１６同士のピッチは２０〜１００μｍである。また、半田膜１７の厚みは３〜１５μｍ程度である。メタルポスト１６が不要な場合は、メタルポスト１６を形成せずに、バリアメタル１４上に半田膜１７を形成しても良い。
【００２２】
次に、ウェハ全面にフラックスを塗布して（ステップＳ３）、図２（ｅ）に示すように、Ｎ２リフロー炉又はＮ２＋Ｈ２リフロー炉のような表面酸化が抑制される環境下においてリフロー（溶融）させる（ステップＳ４）。これにより、半田膜１７とメタルポスト１６との密着性が向上し、半田膜１７の強度が向上する。その後、洗浄を行ってフラックスを除去する（ステップＳ５）。フラックスの洗浄条件としては、特に限定する物ではないが、ロジン系フラックスを使用する場合は、アルコールなど有機溶媒系の洗浄剤を使用し、水溶性フラックスを使用する場合は、純水などを使用するのが好適である。メタルポスト１６の材料として、Ｎｉ膜を使用することにより、半田膜１７を溶融する工程において、メタルポスト１６から半田膜１７への金属拡散を抑えることができ、半田膜１７の組成への悪影響を抑えることができる。
【００２３】
次に、図３（ａ）に示すように、メタルポスト１６をマスクとしてバリアメタル１４を異方性エッチングする。そして、図３（ｂ）に示すように、ウェハ厚が所定の厚さ、例えば２００〜６００μｍとなるまでウェハ裏面研磨（バックグラインディング）を行う（ステップＳ６）。ウェハ裏面研磨（バックグラインディング）工程としては、回転する砥石によってウェハ裏面を機械的に研磨する方法や、エッチング液などによって、化学的にウェハ裏面を溶かして薄くする方法、機械的手段と化学的手段を併用して薄くする方法などを適宜使用することができる。また、ウェハ裏面研磨工程において、ウェハ主面を保護するために、フィルム状の樹脂保護膜であるバックグラインドテープをウェハ主面に貼り付けた状態で行うのが好ましい。なお、ハンドリング等に問題が無ければ、バリアメタル形成前等にウェハ裏面研磨を予め実施することもできる。
【００２４】
次に、図３（ｃ）に示すように、半田ボール（後述）を形成する領域に開口を有するメタルマスク１８ａを形成し、メタルマスク１８ａの開口に半田ペースト１９ａを充填して、マザーチップ１０上に半田ペーストを印刷する（ステップＳ７）。半田ペーストには、微細な半田粒子がフラックス中に分散して混合されており、後述するリフロー工程において、フラックスの活性成分から遊離する水素イオンの還元作用により、半田粒子の表面酸化膜は効果的に還元される。半田ペーストに含まれる半田粒子の組成は、本実施例においてはＳｎ−１％Ａｇ−０．５％Ｃｕであるが、これに限る物ではない。
【００２５】
次に、図３（ｄ）に示すように、メタルマスク１８ａを取り外し、酸素濃度が５００ｐｐｍ以下の窒素雰囲気中においてマザーチップ１０を加熱して半田ペースト１９ａをリフロー（溶融）させて半田ボール１９を形成する（ステップＳ８）。半田ボール１９を形成するための半田ペーストには、還元作用を有するフラックスが含まれる。フラックスの還元作用によって、ペースト中の半田粒子や、下地の半田膜１７表面にある金属酸化膜は除去され、半田ボール１９と、下地のメタルポスト１６との良好な接続が確保される。このように、フラックスを含有する半田ペーストのリフロー工程においては、最もコストの低い大気雰囲気中の熱処理によってリフローを行うことが一般的であった。しかし、本実施の形態においては、半田ボール１９をリフローする工程において、半田ボール１９を形成しないメタルポスト上に、既に半田膜１７が形成されているという事情がある。従って、一般的な大気雰囲気中での熱処理によるリフロー法を使用すると、半田膜１７の露出する表面に例えば１０ｎｍ以上の膜厚を有する厚い酸化膜が形成され、後に行うＣＯＣ接続工程時に、半田接合強度の低下を引き起こす可能性がある。このような特別の問題に顧み、本実施の形態においては、半田ボール１９のリフロー工程において、半田ボール１９を形成しないメタルポスト上に露出する半田膜１７表面に厚い酸化膜が形成されないように、酸素濃度が５００ｐｐｍ以下と酸化性が低い雰囲気において、半田ボール１９リフローのための熱処理を施すことが好ましい。
【００２６】
このように、半田ボール１９を形成するためのリフローを窒素雰囲気中で行うことにより、半田膜１７の表面酸化膜の膜厚を数ｎｍに抑えることができる。また、半田ボール１９を形成しないメタルポスト上に露出する半田膜１７表面に、厚い酸化膜が形成されないようにするための対策として、半田ペーストを塗布した後、半田ボール１９のリフロー工程前に、露出する半田膜１７上に、還元作用を有するフラックスを塗布した状態で熱処理を施すことも可能である。露出する半田膜１７上へのフラックスの塗布方法としては、例えば、露出する半田膜１７上のみに、部分的にフラックスを塗布する事も可能であるが、露出する半田膜１７表面を含むウェハ全面上にスピンコーティングによりフラックスを塗布するのが最も容易である。なお、半田ボール１９は、本実施の形態においては、Ｓｎ−１％Ａｇ−０．５％ＣｕからなるＰｂフリー半田を使用するが、これに限る物ではなく、例えばＳｎ，Ａｇ，Ｃｕ等を含む鉛フリー半田、又はＳｎ−Ｐｂ共晶半田を使用することができる。また、本実施の形態においては、ボール径が１２０μｍΦ、ボール高さが８０μｍである。
【００２７】
その後、洗浄（ステップＳ９）及び外観検査（ステップＳ１０）を行う。以上の工程により、マザーチップ１０が形成される。
【００２８】
次に、ドーターチップ２０の形成工程について説明する。まず、図４（ａ）に示すように、基板２１上（回路面）にＡｌ電極２２を形成し、それ以外の領域を表面保護膜２３で覆う。そして、このＡｌ電極２２にプローブを当てて検査を行う（ステップＳ１１）。この検査はウェハ上に形成された複数のドーターチップ２０に対してそれぞれ行い、ウェハ上の各ドーターチップ２０の合否を示すウェハマップを作成する。
【００２９】
次に、図４（ｂ）に示すように、全面にＴｉ，Ｃｕ，Ｎｉ，Ｃｒ，Ｗ等の多層膜からなるバリアメタル２４をスパッタ技術又はめっき技術等により形成する。バリアメタル２４の膜厚は、本実施の形態においては総厚で１μｍ以下である。そして、図４（ｃ）に示すように、Ａｌ電極２２の存在する領域に開口を有するレジスト２５を形成し、レジスト２５の開口に、バリアメタル２４を給電膜とした電解めっき技術により膜厚５〜１０μｍのＮｉ膜を充填してメタルポスト２６を形成する。なお、メタルポスト２６同士のピッチは２０〜１００μｍである。また、Ａｕ膜２８の厚みは０．１μｍ程度である。このメタルポスト２６の表面に活性化処理を施した後、メタルポスト２６上にＡｕ膜２８を無電解メッキ等により形成する（ステップＳ１２）。または、バリアメタル２４を給電膜とした電解メッキ技術によりＡｕ膜２８を形成しても良い。その後、図４（ｄ）に示すように、レジスト２５を除去し、洗浄を行う（ステップＳ１３）。
【００３０】
次に、図４（ｅ）に示すように、メタルポスト２６をマスクとしてバリアメタル２４を異方性エッチングする。そして、ウェハ厚が所定の厚さ、例えば３０〜５０μｍとなるまでウェハ裏面研磨を行う（ステップＳ１４）。ウェハ裏面研磨工程においては、図５に示すように、ウェハ主面の保護のために、ウェハ主面に、表面に粘着層４１を有するバックグラインドテープ４２を貼り付けた状態で、ウェハ裏面を砥石４３により研磨する。ウェハ裏面研磨工程としては、砥石４３による機械的研磨に限らず、エッチング液による化学的手段などを適宜使用することができる。
【００３１】
ウェハ裏面研磨完了後、図６に示すように、次のダイシング工程を行うために、ウェハ裏面にダイシングテープ４４を貼り付け、ウェハ主面のバックグラインドテープ４２を剥離する。この際、ウェハ主面上に突出するバリアメタル２４、メタルポスト２６、Ａｕ膜２８の厚さを合計した、ウェハ主面上の突起電極の高さが高すぎると、バックグラインドテープ４２の粘着層に突起電極が食い込んで、バックグラインドテープ４２との粘着力が高くなり、バックグラインドテープ４２の剥離の際に、ウェハが割れるなどの問題を起こす可能性がある。また、このような問題は、特に、ウェハ裏面研磨によってウェハを非常に薄くし、ウェハ自体の剛性が大きく低下する場合に特に顕著になる。そこで、バックグラインドテープ４２をウェハ主面に貼り付けた状態で、ウェハ裏面研磨によって、ウェハの厚さを１００μｍ以下にする場合には、その後のバックグラインドテープ４２の剥離工程で、ウェハが損傷するのを防ぐために、ウェハ主面上に突出する電極の高さ、すなわち本実施の形態においては、バリアメタル２４、Ｎｉメタルポスト２６、Ａｕ膜２８の合計厚さが１５μｍ以下になるようにするのが好ましい。本実施の形態においては、マザーチップ１０側は、ウェハ裏面研磨後の厚さが２００〜６００μｍであるため、マザーチップ１０ウェハの方が剛性を確保するのが比較的容易である。そこで、マザーチップ１０側のバリアメタル１４、Ｎｉメタルポスト１６、半田膜１７の厚さを合計した突起電極の高さを、ドーターチップ２０側のバリアメタル２４、Ｎｉメタルポスト２６、Ａｕ膜２８を合計した突起電極の高さよりも高くしておくことで、ドーターチップ２０側の突起電極の高さを低くした場合でも、メタルポスト接合後のマザーチップ１０−ドーターチップ２０主面間の間隔を十分に確保することができる。また、メタルポスト間の接合材となる半田膜を、マザーチップ１０側のみに形成したことも、ドーターチップ２０側の突起電極の高さを低くする上で有効である。また、マザーチップ１０側の突起電極についても、その高さが１５μｍ以下になるように形成することにより、バックグラインドテープ４２を使用したウェハ裏面研磨工程後のバックグラインドテープ剥離工程での過剰な応力の印可を避けることができ好ましい。本実施の形態においては、マザーチップ１０側のＮｉメタルポスト１６の厚さが５μｍ、半田膜１７の厚さが５μｍ、ドーターチップ２０側のＮｉメタルポスト２７の厚さが１〜５μｍ、Ａｕ膜２８の厚さが０．１μｍ、それぞれのチップのバリアメタルの厚さは１μｍ以下となっている。
【００３２】
次に、図４（ｆ）に示すように、ウェハ上に形成された複数のドーターチップ２０をダイシングにより個々に分離する（ステップＳ１５）。その後、外観検査を行う（ステップＳ１６）。以上の工程により、ドーターチップ２０が形成される。なお、ドーターチップ２０としてメモリ等の能動素子を用いることや、チップコンデンサ等の受動素子を合わせて搭載することができる。本実施の形態においては、マザーチップ１０が外部から入力された信号を処理するＣＰＵ（Central Processing Unit）を有するロジック回路チップであり、ドーターチップ２０が、ＣＰＵの動作時に、動作中のプログラムやデータをキャッシュするキャッシュメモリとして働くＤＲＡＭ（Dynamic Random Access Memory）を搭載したメモリチップである。本発明の適用対象としては、これらのシステム構成に限る物ではないが、特に高速ロジック回路を有するマザーチップ１０と、キャッシュメモリである高速ＲＡＭ回路を有するドーターチップ２０との間を、ＣＯＣ接続し、かつ、マザーチップ１０と回路基板３３との間をフリップチップ接続することにより、高速かつ高信頼なデータ送受信を実現することができる。
【００３３】
次に、マザーチップの回路面にドーターチップをフリップチップ接続する工程について説明する。まず、ステップＳ１のプローブ検査及びステップＳ６の外観検査で合格したマザーチップ１０の回路面に、ステップＳ１１のプローブ検査及びステップＳ１６の外観検査で合格したドーターチップ２０をフリップチップ接続する（ステップＳ１７）。
【００３４】
このフリップチップ接続において図７に示す装置を用いる。この装置は、ウェハ状態のマザーチップ１０（ウェハ）を搭載するステージ３１と、ステージ３１を覆い、シャッター５２付きの開口部５３を有するカバー５４と、ステージ３１及びカバー５４をｘ軸及びｙ軸の方向に移動させ、θ方向（ステージ３１の中心を軸に水平面内で回転する方向）に回転させるｘｙθテーブル５１と、ウェハの外周からカバー５４内に窒素を供給する窒素供給手段５５と、カバー５４の開口部５３を通してマザーチップ１０上にドーターチップ２０（チップ）をボンディングするボンディングヘッド３２と、マザーチップ１０を測定する測定器５６と、ドーターチップ２０を測定する測定器５７とを備える。
【００３５】
また、ボンディングヘッド３２は、保持しているドーターチップ２０の傾きを調整するならい角度調整機構５８を有する。これに限らず、ステージ３１にならい角度調整機構を設けてもよい。これにより、マザーチップ１０の傾きに合わせて、ドーターチップ２０の傾きを調整することができるため、両者の接合不良を防ぎ、歩留まりを向上させることができる。そして、測定器５６，５７として、ステージ３１の温度や、チップとの非接触を考慮し、レーザー変位計やオートフォーカスのカメラを用いる。
【００３６】
図８は、カバーで覆われたステージを示す断面図であり、図９〜１１はその上面図である。図９はシャッター５２が閉まった状態を示し、図１０はシャッター５２が開いた状態を示している。そして、図１１に示すように、カバー５４は、シャッター５２の開閉状態に関係なく、ステージ３１の回転とは独立してステージ３１に対してθ方向に回転して、開口部５３をマザーチップ１０の所望の位置に合わせることができる。これにより、ステージをｘ軸及びｙ軸の方向に動かすことだけでカバー５４の開口部５３をマザーチップ１０の所望の位置に合わせる場合と比較して、ステージ３１を小さくすることができる。従って、装置を小型化することができる。また、装置全部ではなくシャッター５２内のみを窒素雰囲気にすることで、窒素の使用量を減らすことができる。なお、この装置は直径３００ｍｍ以下のウェハ全てに対応可能である。
【００３７】
実施の形態１に係るフリップチップ接続の方法について、図１２に示すフローチャートを参照しながら説明する。まず、ステージ３１上にマザーチップ１０を搭載し、カバー５４でステージ３１を覆い、カバー５４内に窒素を供給する。そして、ステージ３１をプリヒートする。ただし、粘着テープを用いるとステージ３１の熱によって変質する場合があるため、粘着フィルムが無い状態で、金属のステージ３１上に直接マザーチップ１０を吸着させるのが好ましい。
【００３８】
次に、カバー５４のシャッター５２を開いて、測定器５６により開口部５３を通してマザーチップ１０を確認する（ステップＳ２１）。この際、測定器５６に搭載した低倍カメラ（２）で測定する。低倍カメラとマザーチップ１０の距離は焦点距離が６５ｍｍ程度を選択し、ステージからの熱影響がないようにする。
【００３９】
次に、測定器５６によりトレイ６３上のドーターチップ２０を低倍カメラ６４で測定する（ステップＳ２２）。この際、マザーチップと同様に測定器５６の焦点距離は、ドーターチップ２０との距離が６５ｍｍ程度を選択する。
【００４０】
次に、ドーターチップ２０をトレイからピックアップし、ボンディングヘッド３２に受け渡す（ステップＳ２３）。そして、測定器５６の校正を前記低倍カメラに比較して、倍率の高い高倍カメラ６５で行って、測定器５６の認識オフセット及びｘｙ座標（データ１）を取得する（ステップＳ２４）。
【００４１】
次に、測定器５７によりドーターチップ２０を高倍カメラ６５で認識して、ドーターチップ２０のｘｙθ座標（データ２）を取得する（ステップＳ２５）。そして、低倍カメラ６６よりも倍率の高い、測定器５６に設置した高倍カメラ６７によりマザーチップ１０を認識して、マザーチップ１０のｘｙθ座標（データ３）を取得する（ステップＳ２５）。
【００４２】
次に、データ１，２，３が設定値内か否かを判定する（ステップＳ２７）。設定値内でない場合は、ｘｙθテーブル５１によりステージ３１のｘｙθ方向の補正を行い（ステップＳ２８）、ステップＳ２６に戻る。一方、設定値内である場合は、カバー５４のシャッター５２を開いて、図１３に示すように、ドーターチップ２０の回路面をマザーチップ１０の回路面と向かい合わせる。そして、ボンディングヘッド３２によりカバー５４の開口部５３を通してマザーチップ１０上にドーターチップ２０をボンディングする（ステップＳ２９）。その後、次のドーターチップ２０について同様の工程を繰り返す（ステップＳ３０）。
【００４３】
具体的には、ドーターチップ２０をボンディングヘッド３２に設けられたヒータにより半田膜１７の融点（Ｓｎ−Ａｇ系半田の一般的な融点は２１０〜２３０℃）よりも高温、例えば３００℃に加熱して、マザーチップ１０のメタルポスト１６とドーターチップ２０のメタルポスト２６とを半田膜１７を介して熱圧着させる。
【００４４】
ここで、半田膜１７が薄すぎると、メタルポスト１６、２６の高さばらつきや、ステージ３１とボンディングヘッド３２の平行度のばらつきにより、表面酸化膜を破壊するのに十分な応力が発生せず、接合不良が発生する場合がある。そこで、半田膜１７の膜厚を５μｍ以上にすることが望ましい。
【００４５】
また、この熱圧着の際に、ステージ３１に設けたヒータを調整して、マザーチップ１０の温度を半田ボール１９の融点よりも低く、例えば１００℃〜１５０℃にして半田ボール１９を再溶融させないようにする。これにより、再溶融による半田ボール１９の表面の酸化や、半田ボール１９同士のリンクを防ぐことができる。なお、ドーターチップ２０を半田膜１７の融点よりも高温に保ったままフリップチップ接続するが、マザーチップ１０が複数形成されたウェハは熱伝導が良く、熱が広がり、マザーチップ１０を設置しているステージ３１は熱容量が大きいため、温度の上昇を抑制することができる。また、後述するように、半田膜１７、および半田ボール１９の表面が酸化するのを防止するために、ステージ３１付近を窒素環境とする。
【００４６】
上記のように、本実施の形態では、ドーターチップ２０のメタルポスト２６上に、酸化膜がほとんど形成されないＡｕ膜２８を形成する。これにより、メタルポスト同士の接合部における酸化膜の総厚を薄くすることができるため、フリップチップ接続の際に確実に酸化膜を破壊することができる。そして、メタルポスト間からの半田膜のはみ出し量を削減することもできる。
【００４７】
また、図１４に示すように、ドーターチップ２０のメタルポスト２６上のＡｕ膜２８は、高融点の材料であるため、ドーターチップ２０が半田膜１７の融点以上、例えば３００℃に加熱された状態でも、固体の状態を保つ。そして、マザーチップ１０は半田ボール１９の融点より低い温度、例えば１５０℃にプリヒートされているため、マザーチップ１０のメタルポスト１６上の半田膜１７も、ドーターチップ２０のＡｕ膜２８との接触前の状態ではやはり固体の状態を保つ。このような状態で、半田膜１７の融点以上に加熱されたＡｕ膜２８と、融点以下の温度にプリヒートされた半田膜１７を接触させると、半田膜１７はＡｕ膜２８に接触した部分から部分的に融点以上に加熱され溶融する。そして、メタルポスト１６，２６間に加重を印可することによって、半田膜１７は良好に流動する。特に、Ａｕ膜２８からの熱伝導によって、半田膜１７の溶融が進む間、メタルポスト１６，２６に荷重を印可し続けることによって、半田膜１７表面の酸化膜がより確実に破壊され、半田膜１７が溶融した部分から順次流動する。接合工程において印可すべき加重の大きさについて、最低でも、Ａｕ膜２８−半田膜１７界面全体が受ける加重の総和として、ドーターチップ２０の重さ以上の加重を、印可しておくことが好ましい。すなわち、半田膜１７の融点以上に加熱されたＡｕ膜２８と、融点以下の温度にプリヒートされた半田膜１７を接触させる工程において、ドーターチップ２０裏面に、ボンディングヘッド３２から加重を印可しておくことが好ましい。従って、半田膜１７表面に厚い酸化膜が形成されていても、ＣＯＣ接続の際に確実に酸化膜を破壊することができる。荷重の大きさとしては、特に限る物ではないが、例えば、少なくとも１電極あたり１０ｍｇ以上印可しておくことが好ましい。本実施の形態においては、ドーターチップ２０とマザーチップ１０間を接続する電極の数が１００００個である場合に、ドーターチップ２０裏面に２ｋｇ以上の荷重を印可するものである。本実施の形態のように、電極の接触時に、１電極あたり２００ｍｇ以上の荷重を印可すると、固体状態の半田膜１７表面に形成された酸化膜の破壊を誘発することができ、半田膜１７の溶融時の流動性を更に向上することができる。
【００４８】
ただし、ＳｎＮｉ合金の成長速度は遅いため、Ｎｉ材料からなるメタルポスト１６，２６間に介在するＳｎ膜の厚さが大きいとメタルポスト１６，２６間にＮｉ３Ｓｎ４合金による架橋が十分に形成されない。従って、Ｓｎ層が膜状に残り、このＳｎ層とＮｉ３Ｓｎ４合金層の界面に沿って拡散ボイドが膜状に連なって形成され、接合疲労耐性の低下を招くという問題が発生する。そこで、マザーチップ１０のメタルポスト１６とドーターチップ２０のメタルポスト２６の間隔を５μｍ以下に狭める。これにより、より確実にＮｉ３Ｓｎ４合金による架橋を形成することができる。Ｎｉ３Ｓｎ４合金の架橋が形成されることにより、Ｓｎ層は部分的に分断された構成となる。そうすると、Ｓｎ層内界面付近に拡散ボイドが発生し、Ｓｎ層界面部分の機械的強度が低下した場合でも、ボイドが少なく、比較的機械強度の高いＮｉ３Ｓｎ４合金の架橋が形成されることにより、マザーチップ１０とドーターチップ２０間の接合強度の低下を抑制することができるため、製品の信頼性を向上させることができる。
【００４９】
次に、図１５に示すように、マザーチップ１０主面と、ドーターチップ２０主面との間に、ペースト状のアンダーフィル樹脂を注入し、樹脂を硬化させることにより、ＣＯＣ間のアンダーフィル樹脂３０を形成する。ＣＯＣ間にアンダーフィル樹脂３０を注入するためには、マザーチップ１０主面と、ドーターチップ２０主面との間隔を１０μｍ以上にすることが好ましい。これは、マザーチップ１０主面と、ドーターチップ２０主面との間隔が１０μｍ以下になると、アンダーフィル樹脂３０の流動抵抗が大きくなり、充填にかかる時間が長くなって、生産性が低下するだけでなく、チップ周辺の流動抵抗が小さい領域を流れるアンダーフィル樹脂と、チップ下の流動抵抗が大きい領域を流れる樹脂との流速の差が大きくなり、チップ間に未充填ボイドが残る可能性も大きくなるからである。
【００５０】
次に、図１６に示すように、レーザー６０を用いたレーザーダイシングにより、ウェハ上に形成された複数のマザーチップ１０が形成されたウェハを個々のマザーチップ１０に分離する（ステップＳ１８）。ここで、ＣＯＣ接続工程の後は、マザーチップ１０の表面は、ドーターチップ２０が載り、メタルポスト１６，２６が形成されて凸凹となっている。従って、ブレードを用いた通常のダイシングを行うと、それにより発生した汚れが洗いきれず、メタルポスト１６，２６がショートするという問題がある。そこで、汚れが発生しずらいレーザーダイシングを行う。
【００５１】
次に、図１７に示すように、半田ボール１９を用いて回路基板３３上にマザーチップ１０をフリップチップ接続する（ステップＳ２１）。なお、回路基板３３としては、多層有機基板、シリコンインターポーザ、チップ等を用いることができる。その後、マザーチップ１０と回路基板３３の間に樹脂３４を注入してアンダーフィルを行う（ステップＳ２２）。また、外部接続用に回路基板３３の下面にアウターボール３５を形成する。以上の工程により、マザーチップ１０の回路面にドーターチップ２０がフリップチップ接続され、このマザーチップ１０が回路基板にフリップチップ接続された半導体装置が製造される。
【００５２】
なお、この半導体装置において、半田ボール１９同士のピッチ（半田ボール１９中心同士の距離）が２００μｍ、メタルポスト１６（又はメタルポスト２６）同士のピッチ（メタルポスト１６中心同士の距離）が２０〜１００μｍ、ドーターチップ２０の厚みが３０〜５０μｍ、ドーターチップ２０とマザーチップ１０の間隔が１０〜５０μｍ、半田ボールの直径が１２０μｍ、半田ボールの高さが８０μｍ、アウターボール３５同士のピッチ（アウターボール３５中心同士の距離）が０．６〜１．８ｍｍである。
【００５３】
完成した半導体装置は、図１８に示すように、半導体装置の外部接続端子であるアウターボール３５を介して、例えば、ネットワークサーバーのシステムボードなど、電子装置のマザーボード配線基板４５上に接続される。
【００５４】
なお、半田膜１７表面の酸化膜は薄い方が好ましいので、マザーチップの周辺電極上に半田ボールを接合するリフロー工程で、メタルポスト上の半田表面に厚い酸化膜が形成されないような工程を行うのが好ましい。また、本実施の形態においては、メタルポスト１６と、メタルポスト２６の直径が同等の場合について記載したが、これに限る物ではない。例えば、メタルポスト１６および半田膜１７に比較して、メタルポスト２６およびＡｕ膜２８の平面上の面積が大きな場合には、半田膜１７がＡｕ膜２８に濡れる面積を大きくすることができ、接合強度を確保する上で有利である。また、加重を印可した状態で熱圧着接合を行う場合は、溶融した半田膜１７が流動して、メタルポスト１６とＡｕ膜２８の間からはみ出す場合があるが、このような場合でも、メタルポスト１６の周囲に突出する部分のＡｕ膜２８上に、はみ出した半田膜１７が濡れ広がるため、隣接する電極同士の半田リークを防ぐことができるため好ましい。
【００５５】
また、チップ厚さ１００μｍ以下にウェハ裏面研磨するドーターチップ２０については、チップ主面上の突起電極の高さを低くした方が、バックグラインドテープからの剥離時の応力を低減する上で好ましい。これらの事より、本実施の形態においては、マザーチップ１０主面上に突出する突起電極の高さを、ドーターチップ２０主面上に突出する突起電極より高くしたため、半導体装置の製造工程全体としての生産性をより高めることができる。
【００５６】
実施の形態２．
本実施の形態２では、フリップチップ接続の方法が実施の形態１とは異なる。その他の工程は実施の形態１と同様である。実施の形態２に係るフリップチップ接続の方法について、図１９に示すフローチャートを参照しながら説明する。
【００５７】
まず、実施の形態１と同様にマザーチップ１０を確認する（ステップＳ２１）。次に、カバー５４のシャッター５２を開いて、測定器５６により開口部５３を通してマザーチップ１０を測定して、マザーチップ１０の傾き（データ４）を取得する（ステップＳ３１）。この際、図２０に示すように、測定器５６とマザーチップ１０の距離を２０．３ｍｍとし、高倍カメラで測定する。ここで、マザーチップ１０からカバー５４の上面までが１８ｍｍであり、マザーチップ１０からカバー５４の下面までが１０ｍｍである。具体的には、マザーチップ１０の高さを少なくとも２点測定する。この２点の高さａ，ｂと２点間の水平距離ｄとから、マザーチップ１０の傾きはθ＝ｔａｎ（（ａ−ｂ）／ｄ）であることがわかる。
【００５８】
次に、実施の形態１と同様に、トレイ上のドーターチップ２０を確認し（ステップＳ２２）、ドーターチップ２０をトレイからピックアップし、ボンディングヘッド３２に受け渡し（ステップＳ２３）、測定器５６の校正を高倍カメラで行って、測定器５６の認識オフセット及びｘｙ座標（データ１）を取得する（ステップＳ２４）。
【００５９】
次に、測定器５７によりドーターチップ２０を高倍カメラで認識して、ドーターチップ２０のｘｙθ座標（データ２）と、ドーターチップ２０の傾き（データ５）を取得する（ステップＳ２５）。そして、マザーチップ１０の傾きとドーターチップ２０の傾きの差分が設定値内か否かを判定する（ステップＳ３２）。設定値内でない場合は、ならい角度調整機構５８により、ボンディングヘッド３２に保持されているドーターチップ２０の傾きをマザーチップ１０の傾きに合わせて調整し（ステップＳ３３）、ステップＳ２５に戻る。一方、設定値内である場合は、測定器５６によりマザーチップ１０を高倍カメラで認識して、マザーチップ１０のｘｙθ座標（データ３）を取得する（ステップＳ２５）。
【００６０】
次に、データ１，２，３が設定値内か否かを判定する（ステップＳ２７）。設定値内でない場合は、ｘｙθテーブル５１によりステージ３１のｘｙθ方向の補正を行い（ステップＳ２８）、ステップＳ２６に戻る。設定値内である場合は、カバー５４のシャッター５２を開いて、ボンディングヘッド３２によりカバー５４の開口部５３を通してマザーチップ１０上にドーターチップ２０をボンディングする（ステップＳ２９）。その後、次のドーターチップ２０について同様の工程を繰り返す（ステップＳ３０）。
【００６１】
上記のように、マザーチップ１０の傾きを取得するためには、測定器５６とマザーチップ１０の距離を２０．３ｍｍまで近づける必要がある。そこで、測定器５６に対する温度の影響を減少させるために、カバー５４によりステージ３１からの輻射熱を遮断するだけでなく、ステージ３１の温度をなるべく下げてやる。具体的には、ステージ３１のプリヒート温度を、マザーチップ１０とドーターチップ２０との接合温度（〜３００℃）や、半田の融点（〜２３０℃）よりも低い温度（＜２００℃）、例えば１５０℃〜２００℃にする。これにより、面積の大きなステージ３１から測定器５６が被る輻射熱を減少させることができる。
【００６２】
そして、マザーチップ１０のメタルポスト１６とドーターチップ２０のメタルポスト２６とを半田膜１７を介して熱圧着させるために、ドーターチップ２０をボンディングヘッド３２に設けられたヒータにより例えば３００℃に加熱する。ここで、ボンディングヘッド３２は、ステージ３１よりも測定器５６に近い位置に配置されているが、体積が小さいため、ボンディングヘッド３２から測定器５６が被る熱量は小さい。従って、測定器５６の昇温を許容範囲に収めることができる。
【００６３】
実施の形態３．
本実施の形態３では、フリップチップ接続の方法が実施の形態１，２とは異なる。その他の工程は実施の形態１，２と同様である。実施の形態３に係るフリップチップ接続の方法について、図２１に示すフローチャートを参照しながら説明する。
【００６４】
本実施の形態では、図２２に示すように、マザーチップ１０にマーク６１を設け、ドーターチップ２０にマーク６２を設ける。ここで、図２３に示すように、マーク６１は例えば丸型とし、マーク６２は例えば十字とし、マザーチップ１０とドーターチップ２０が位置ずれなく接合されている場合に互いに重なるように両マークを配置する。また、両マークを少なくともチップの２コーナー以上に配置し、両マークの周りには他の配線を配置しないようにする。そして、ステップＳ２９においてマザーチップ１０上にドーターチップ２０をボンディングした後に、マザーチップ１０とドーターチップ２０にそれぞれ設けられたマーク６１，６２について赤外線カメラでドーターチップ２０の裏面から透過して測定する。ここで、両マークが重ね合わさっているかを調べることで、マザーチップ１０とドーターチップ２０の水平方向の位置ずれを検査する。そして、赤外線カメラのフォーカス機能によって焦点の合う高さを調べることで、マザーチップ１０とドーターチップ２０の垂直方向のずれを検査する（ステップＳ３４）。この垂直方向のずれを２コーナーで測定し、２コーナの水平距離からドーターチップ２０の傾き角度を算出することができる。これにより、ドーターチップ２０がマザーチップ１０に傾いて接続されて接合不良が生じた不良品をスクリーニングすることができる。
【００６５】
また、この検査によってドーターチップ２０がマザーチップ１０に傾いて接続されていることが確認された場合、ステップＳ３２においてボンディングヘッド３２により保持されたドーターチップ２０の傾きをマザーチップ１０の傾きに合わせて調整する際に、赤外線カメラによる測定結果（データ６）を反映して、傾きを補正することができる。これにより測定時間の短縮、歩留向上、自働化を行うことができる。
【００６６】
実施の形態４．
図面を参照しながら、本発明の実施の形態４に係る半導体装置の製造方法について説明する。
【００６７】
まず、図２４（ａ）に示すように、マザーチップ７０として、基板７１の表面に、トレンチ電極７２と、この電極７２に接続するように表面電極７３とを形成する。
【００６８】
次に、図２４（ｂ）に示すように、ウェハ状態のマザーチップ７０の表面電極７３に、ドーターチップ２０のメタルポスト２６が接続するように、マザーチップ１０の回路面にドーターチップ２０をフリップチップ接続する。このフリップチップ接続は、実施の形態１〜３の何れか１つと同様に行う。
【００６９】
次に、図２４（ｃ）に示すように、ウェハ状態のマザーチップ７０の表面及びドーターチップ２０をモールド樹脂７４で封止する。そして、図２４（ｄ）に示すように、マザーチップ７０の基板７１の裏面を砥石４３により研磨して、トレンチ電極７２を露出させる。
【００７０】
次に、図２５（ａ）に示すように、マザーチップ７０の裏面にアウターボール３５を形成する。そして、図２５（ｂ）に示すように、ブレード７５により個々のパッケージをダイシングする。ここで、ドーターチップ２０はモールド樹脂７４で封止されているため、ダイシングにより発生した汚れがマザーチップ７０とドーターチップ２０の隙間に入り込むことはない。以上の工程により、図２５（ｃ）に示すように、半導体装置が製造される。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施の形態１に係る半導体装置の製造方法を示すフローチャートである。
【図２】本発明の実施の形態１に係るマザーチップを形成する工程を示す断面図である。
【図３】本発明の実施の形態１に係るマザーチップを形成する工程を示す断面図である。
【図４】本発明の実施の形態１に係るドーターチップを形成する工程を示す断面図である。
【図５】ウェハ裏面研磨工程を示す断面図である。
【図６】ウェハ裏面にダイシングテープを貼り付け、ウェハ主面のバックグラインドテープを剥離する工程を示す断面図である。
【図７】本発明の実施の形態１に係る半導体装置の製造装置を示す斜視図である。
【図８】カバーで覆われたステージを示す断面図である。
【図９】カバーで覆われたステージを示す上面図である。
【図１０】カバーで覆われたステージを示す上面図である。
【図１１】カバーで覆われたステージを示す上面図である。
【図１２】本発明の実施の形態１に係るフリップチップ接続の方法を示すフローチャートである。
【図１３】本発明の実施の形態７に係るマザーチップの回路面にドーターチップをフリップチップ接続する工程を示す断面図である。
【図１４】図１３のメタルポスト同士の接合部を拡大した断面図である。
【図１５】チップ・オン・チップ間のアンダーフィル樹脂を形成する工程を示す断面図である。
【図１６】レーザーダイシングを行っている状態を示す断面図である。
【図１７】マザーチップを回路基板にフリップチップ接続した状態を示す断面図である。
【図１８】完成した半導体装置をアウターボールを介して電子装置のマザーボード配線基板上に接続する工程を示す断面図である。
【図１９】本発明の実施の形態２に係るフリップチップ接続の方法を示すフローチャートである。
【図２０】測定器により開口部を通してマザーチップを高倍カメラで測定する状態を示す断面図である。
【図２１】本発明の実施の形態３に係るフリップチップ接続の方法を示すフローチャートである。
【図２２】マークを設けたマザーチップ及びドーターチップを示す断面図である。
【図２３】マザーチップのマークとドーターチップのマークの重なり具合を示す上面図である。
【図２４】本発明の実施の形態４に係る半導体装置の製造方法を説明するための断面図である。
【図２５】本発明の実施の形態４に係る半導体装置の製造方法を説明するための断面図である。
【符号の説明】
【００７２】
１０  マザーチップ（ウェハ）
２０  ドーターチップ（チップ）
３１  ステージ
３２  ボンディングヘッド
５３  開口部
５４  カバー
５６  測定器
６１，６２  マーク
【図１】
2008078385.tif 000003
【図２】
2008078385.tif 000004
【図３】
2008078385.tif 000005
【図４】
2008078385.tif 000006
【図５】
2008078385.tif 000007
【図６】
2008078385.tif 000008
【図７】
2008078385.tif 000009
【図８】
2008078385.tif 000010
【図９】
2008078385.tif 000011
【図１０】
2008078385.tif 000012
【図１１】
2008078385.tif 000013
【図１２】
2008078385.tif 000014
【図１３】
2008078385.tif 000015
【図１４】
2008078385.tif 000016
【図１５】
2008078385.tif 000017
【図１６】
2008078385.tif 000018
【図１７】
2008078385.tif 000019
【図１８】
2008078385.tif 000020
【図１９】
2008078385.tif 000021
【図２０】
2008078385.tif 000022
【図２１】
2008078385.tif 000023
【図２２】
2008078385.tif 000024
【図２３】
2008078385.tif 000025
【図２４】
2008078385.tif 000026
【図２５】
2008078385.tif 000027