(57)【要約】【課題】  チップ／モジュールの面積を小さくして、製品単価を低くすること。【解決手段】  不揮発性メモリ・モジュール（１００Ａ）は、メモリセル（１０２）と、外部クロック信号（ＳＣＬＫ）に同期して、外部のトリミングデータ書込み回路（５００）で生成された昇圧回路（ＶＰＰ）に基づいてトリミング情報をメモリセル（１０２）に書き込む書込制御回路（１１０Ａ）とを有する。【選択図】      図４
2008140438.tif 000002
【特許請求の範囲】
【請求項１】
メモリセルと、外部クロック信号に同期して、外部のトリミングデータ書込み回路で生成された昇圧電圧に基づいてトリミング情報を前記メモリセルに書き込む書込制御回路とを有する不揮発性メモリ・モジュール。
【請求項２】
被制御部用のトリミング情報を記憶するための電気的に書込み可能な不揮発性記憶部と、前記トリミング情報に応じて前記被制御部を制御するアナログ部とから構成された半導体集積回路チップであって、
前記不揮発性記憶部は、メモリセルと、外部クロック信号に同期して、外部のトリミングデータ書込み回路で生成された昇圧電圧に基づいて前記トリミング情報を前記メモリセルに書き込む書込制御回路とを有することを特徴とする半導体集積回路チップ。
【請求項３】
前記被制御部は水晶振動子であり、前記アナログ部は前記トリミング情報に応じて前記水晶振動子を所望の周波数特性で動作させるものである、請求項２に記載の半導体集積回路チップ。
【請求項４】
被制御部と、該被制御部のトリミング情報を記憶するための電気的に書き込み可能な不揮発性記憶部と前記トリミング情報に応じて前記被制御部を制御するアナログ部からなる半導体集積回路チップと、を有する電子回路ユニットであって、
前記不揮発性記憶部は、メモリセルと、外部クロック信号に同期して、外部のトリミングデータ書込み回路で生成された昇圧電圧に基づいて前記トリミング情報を前記メモリセルに書き込む書込制御回路とを有することを特徴とする電子回路ユニット。
【請求項５】
前記電子回路ユニットは、前記被制御部として水晶振動子を有する水晶発振器であり、前記アナログ部は前記トリミング情報に応じて前記水晶振動子を所望の周波数特性で動作させるものである、請求項４に記載の電子回路ユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＥＥＰＲＯＭ等のような不揮発性メモリ・モジュール、その不揮発性メモリ・モジュールを用いた半導体集積回路チップ、その半導体集積回路チップを用いた電子回路ユニットに関する。
【背景技術】
【０００２】
不揮発性メモリ・モジュールは、ＲＯＭ（read only memory）として知られている。
【０００３】
この技術分野において周知のように、ＲＯＭ（read only memory）は、内容の書込みが半導体メーカでの製造工程で行われるマスクＲＯＭと、ユーザが電気的にプログラムを書き込むことができるプログラマブルＲＯＭ（ＰＲＯＭ）とに大別される。
【０００４】
マスクＲＯＭは、原理的には半導体メモリのなかで最も安価に製造できる。このため、マスクＲＯＭとしてメモリ容量が大きな品種が製品化されている。これに対して、プログラマブルＲＯＭは、プログラムの書込みがユーザの手元でできるという特徴がある。プログラマブルＲＯＭは、ユーザが一度だけプログラムのできる狭義のＰＲＯＭと、電気的にプログラムし、紫外線等で消去が可能なＥＰＲＯＭ（erasable and programmable ＲＯＭ）と、電気的に消去可能なＥＥＰＲＯＭ（electrically erasable programmable ＲＯＭ）とに分類される。
【０００５】
ＥＰＲＯＭでは、ユーザがプログラムできる上、紫外線を照射してデータを全て消去し再書込みができる。紫外線消去用のガラス窓を必要とするため、ＥＰＲＯＭは、通常、セラミック・パッケージに入っている。狭義のＰＲＯＭとしてＯＴＰ（one time programmable ＲＯＭ）がある。ＯＴＰは、それに内蔵されている半導体チップがＥＰＲＯＭと同じだが、パッケージに窓がないため紫外線で消去できない。ユーザは通常のＥＰＲＯＭプログラマを使って、ＯＴＰの各メモリ・セルに一度だけ情報を書き込むことができる。ＯＴＰのコストはマスクＲＯＭより高くＥＰＲＯＭよりは安い。ＥＥＰＲＯＭの一種にフラッシュＥＥＰＲＯＭがある。フラッシュＥＥＰＲＯＭは、フラッシュメモリとも呼ばれ、書き換え可能な読出し専用メモリであるＰＲＯＭのうち、電気的に全ビット内容（ブロック単位も可能）を消して、内容を書き直せるものをいう。
【０００６】
従来、ＥＥＰＲＯＭのメモリセルへのデータの書き込みは、次のように行われている。すなわち、外部からの開始信号をトリガーとして、ＥＥＰＲＯＭ内で内部クロック信号を発生させ、その内部クロック信号を基に、データの書込みに必要な昇圧電圧の発生及び制御回路の動作を行っている。
【０００７】
図１を参照して、ＥＥＰＲＯＭのメモリセルにデータを書き込む場合の動作について説明する。図１は、従来のＥＥＰＲＯＭ１００とアナログ部２００とを含む、従来の半導体集積回路チップ３００を示すブロック図である。
【０００８】
最初に、従来のＥＥＰＲＯＭ１００の構成について説明する。従来のＥＥＰＲＯＭ１００は、メモリセル１０２と、このメモリセル１０２に対して書き込むべきデータ又はメモリセルから読み出されたデータを一時的に保持する第１のレジスタ１０４と、メモリセル１０２から読み出されたデータを一時的に保持する第２のレジスタ１０６と、外部から供給されるクロック信号ＳＣＬＫを受けて、外部から供給されるデータＤＡＴＡを第１のレジスタ１０４に入力したり、第１のレジスタ１０４からのデータを外部へ出力するためのＥＥＰＲＯＭ通信部１０８と、メモリセル１０２へのデータの書き込みを制御する書込制御回路１１０と、書込期間を制御するためのカウンタ（書込期間制御回路）１１２とを有する。
【０００９】
従来のＥＥＰＲＯＭ１００は、更に、後述するような、内部クロック信号を発生したり、データの書き込みに必要な昇圧電圧を発生したり、書込制御回路１１０を制御するための、書き込みに必要な回路を有している。即ち、ＥＥＰＲＯＭ１００は、リングオシレータ１２２と、リングオシレータトリミング回路１２４と、ツェナーダイオード１２６と、昇圧電圧トリミング回路１２８と、チャージポンプ１３２と、チャージポンプ制御回路１３４と、立上り制御回路１３６とを備える。
【００１０】
半導体集積回路チップ３００は、外部クロック信号ＳＣＬＫを入力するためのクロック入力用パッドＰＡＤ１と、ＥＥＰＲＯＭ１００に対して外部データＤＡＴＡを入出力するためのデータ入出力用パッドＰＡＤ２と、アナログ部２００から発振信号ＯＣＳＯＵＴを出力するためのパッドＰＡＤ３と、検出温度信号や監視信号ＴＭＯＮ／ＭＯＮを出力するためのパッドＰＡＤ４とを持つ。
【００１１】
半導体集積回路チップ３００は、更に、水晶振動子４１０のＸＴＡＬ２端子、ＸＴＡＬ１端子に接続されるパッドＰＡＤ６、ＰＡＤ７と、周波数可変範囲信号ＡＦＣが入力されるパッドＰＡＤ８と、電源電圧ＶＣＣが印加される電源入力用パッドＰＡＤ９と、接地電位ＧＮＤが供給される接地用パッドＰＡＤ１０とを有する。
【００１２】
次に、図１に加えて図２をも参照して、ＥＥＰＲＯＭ１００のメモリセル１０２にデータを書き込む場合の動作について説明する。図２はＥＥＰＲＯＭ１００のメモリセル１０２にデータを書き込む場合の動作を説明するためのタイミングチャートである。
【００１３】
図２において、第１行目はクロック入力用パッドＰＡＤ１から入力される外部クロック信号ＳＣＬＫを示し、第２行目はデータ入出力用パッドＰＡＤ２から入力される外部データＤＡＴＡを示し、第３行目はリングオシレータ１２２から発振される内部クロック信号ＣＬＫを示す。第４行目はＥＥＰＲＯＭ通信部１０８から出力されるトリミング設定信号（書込開始信号）ＣＲＥＳ１を示し、第５行目は昇圧電圧トリミング回路１２８からツェナーダイオード１２６に供給される昇圧電圧制御信号ＺＴＲ［０：４］を示し、第６行目はリングオシレータトリミング回路１２４からリングオシレータ１２２に供給されるクロック周波数制御信号ＲＴＲ［０：４］を示し、第７行目はチャージポンプ１３２から出力される昇圧電圧ＶＰＰを示す。第８乃至第１１行目は、それぞれ、チャージポンプ制御回路１３４からチャージポンプ１３２へ供給される第１乃至第４のチャージポンプ制御信号ＣＰＣＫ１〜ＣＰＣＫ４を示し、第１２行目は、カウンタ（書込期間制御回路）１１２から書込制御回路１１０へ供給される書込開始制御信号ＥＷ４０４０Ｂを示し、第１３行目は、書込制御回路１１０からチャージポンプ制御回路および立上り制御回路１３６へ供給される書込停止制御信号ＶＰＰＳＴＯＰ、ＶＰＰＳＴＯＰＢを示す。尚、第１４行目に示されるように、パッドＰＡＤ３，４，６，７，８は使用されず、オープン状態になっている。
【００１４】
データ入出力用パッドＰＡＤ２を介して外部から開始信号がＥＥＰＲＯＭ通信部１０８に供給される。この開始信号をトリガとして、ＥＥＰＲＯＭ通信部１０８は、リングオシレータトリミング回路１２４及び昇圧電圧トリミング回路１２８へトリミング設定信号ＣＲＥＳ１を供給する。また、この開始信号をトリガとして、ＥＥＰＲＯＭ通信部１０８は、書込制御回路１１０、リングオシレータ１２２、及びカウンタ１１２へ書込開始信号ＣＲＥＳ１を供給する。
【００１５】
書込開始信号ＣＲＥＳ１に応答して、リングオシレータ１２２は、チャージポンプ制御回路１３４およびカウンタ（書込期間制御回路）１１２へ内部クロック信号ＣＬＫを供給する。書込開始信号ＣＲＥＳ１に応答して、カウンタ（書込期間制御回路）１１２は、内部クロック信号ＣＬＫをカウントし、書込制御回路１１０とチャージポンプ制御回路１３４へ書込開始制御信号ＥＷ４０４０Ｂを出力する。書込開始信号ＥＷ４０４Ｂに応答して、書込制御回路１１０は、チャージポンプ制御回路１３４及び立上り制御回路１３６へ書込停止制御信号ＶＰＰＳＴＯＰ、ＶＰＰＳＴＯＰＢを出力する。
【００１６】
トリミング設定信号ＣＲＥＳ１に応答して、昇圧電圧トリミング回路１２８は、ツェナーダイオード１２６に昇圧電圧制御信号ＺＴＲ［０：４］を出力して、チャージポンプ１３２から出力される昇圧電圧ＶＰＰのレベルを設定する。トリミング設定信号ＣＲＥＳ１に応答して、リングオシレータトリミング回路１２４は、リングオシレータ１２２にクロック周波数制御信号ＲＴＲ［０：４］を出力して、内部クロック信号ＣＬＫの周波数を制御する。
【００１７】
上述した動作により、書込制御回路１１０には所望の昇圧電圧ＶＰＰ、所望の書込期間の信号ＥＷ４０４０Ｂが入力される。その結果、書込制御回路１１０は、第１のレジスタ１０４にメモリセル１０２へのデータ転送を指示すると共に、メモリセル１０２へはデータ書込みに必要な昇圧電圧ＶＰＰを供給して、メモリセル１０２へデータの書き込みを行う。
【００１８】
このような半導体集積回路チップ３００は、例えば、水晶発振器の発振周波数を温度に依存せずに安定させるための温度補償用回路として使用される。すなわち、水晶振動子４１０は、温度依存性のある発振周波数を持つので、水晶振動子４１０を上記アナログ部２００に接続して、上記アナログ部２００によって水晶振動子４１０の発振周波数を温度補償する。この場合、ＥＥＰＲＯＭ１００からアナログ部２００へトリミングデータが供給され、アナログ部２００は、このトリミングデータに基づいて、水晶振動子４１０の発振周波数を温度補償する。
【００１９】
詳述すると、アナログ部２００は、温度センサを内蔵しており、この温度センサで検出された温度と上記トリミングデータとに基づいて、各種ゲインを調整して、水晶振動子４１０に印加する両端電圧を調整することにより、水晶振動子４１０の発振周波数を安定化させている。なお、チップ３００は、電子回路ユニットとして自動温度補償型水晶発振器（ＡＴＣＸＯ）を制御するだめだけに適用されるものではなく、他の電子回路ユニットとして温度依存性のある回路（例えば、発振器を内蔵したＡ／Ｄ変換器やＤ／Ａ変換器、電池パックの電池残量ゲージ用ＩＣなど）にも適用され得る。
【発明の開示】
【発明が解決しようとする課題】
【００２０】
上記ＥＥＰＲＯＭ１００を内蔵したチップ３００は、前述したように、自動温度補償型水晶発振器（ＡＴＣＸＯ）等の電子回路ユニットに適用される。このような電子回路ユニットは、エンドユーザにおいては、ＥＥＰＲＯＭ１００へのデータ（トリミング情報）の書き込み動作が不要な製品である。換言すれば、エンドユーザにおいては、ＥＥＰＲＯＭ１００における、昇圧電圧の発生や内部クロック信号の発生に関する回路（１２２，１２４，１２６，１２８，１３２，１３４）は不要である。その為、チップ３００や不揮発性メモリ・モジュールであるＥＥＰＲＯＭ１００の面積が増加し、製品単価が高くなってしまうという問題がある。
【００２１】
したがって、本発明の課題は、チップ／モジュールの面積を小さくして、製品単価を低くすることができる、不揮発性メモリ・モジュール、それを備えた半導体集積回路チップ、それを備えた電子回路ユニットを提供することにある。
【課題を解決するための手段】
【００２２】
本発明の第１の態様によれば、メモリセル（１０２）と、外部クロック信号（ＳＣＬＫ）に同期して、外部のトリミングデータ書込み回路（５００）で生成された昇圧電圧（ＶＰＰ）に基づいてトリミング情報を前記メモリセルに書き込む書込制御回路（１１０Ａ）とを有する不揮発性メモリ・モジュール（１００Ａ）が得られる。
【００２３】
本発明の第２の態様によれば、被制御部（４１０）用のトリミング情報を記憶するための電気的に書込み可能な不揮発性記憶部（１００Ａ）と、前記トリミング情報に応じて前記被制御部（４１０）を制御するアナログ部（２００）とから構成された半導体集積回路チップ（３００Ａ）であって、前記不揮発性記憶部（１００Ａ）は、メモリセル（１０２）と、外部クロック信号（ＳＣＬＫ）に同期して、外部のトリミングデータ書込み回路（５００）で生成された昇圧電圧（ＶＰＰ）に基づいて前記トリミング情報を前記メモリセルに書き込む書込制御回路（１１０Ａ）とを有することを特徴とする半導体集積回路チップ（３００Ａ）が得られる。
【００２４】
上記本発明の第２の態様に係る半導体集積回路チップにおいて、前記被制御部は水晶振動子（４１０）であって良い。この場合、前記アナログ部（２００）は前記トリミング情報に応じて前記水晶振動子（４１０）を所望の周波数特性で動作させる。
【００２５】
本発明の第３の態様によれば、被制御部（４１０）と、該被制御部のトリミング情報を記憶するための電気的に書き込み可能な不揮発性記憶部（１００Ａ）と前記トリミング情報に応じて前記被制御部を制御するアナログ部からなる半導体集積回路チップ（３００Ａ）と、を有する電子回路ユニット（４００）であって、前記不揮発性記憶部（１００Ａ）は、メモリセル（１０２）と、外部クロック信号（ＳＣＬＫ）に同期して、外部のトリミングデータ書込み回路（５００）で生成された昇圧電圧（ＶＰＰ）に基づいて前記トリミング情報を前記メモリセルに書き込む書込制御回路（１１０Ａ）とを有することを特徴とする電子回路ユニットが得られる。
【００２６】
上記本発明の第３の態様に係る電子回路ユニットは、前記被制御部として水晶振動子（４１０）を有する水晶発振器（４００）であって良い。この場合、前記アナログ部（２００）は前記トリミング情報に応じて前記水晶振動子を所望の周波数特性で動作させる。
【００２７】
尚、上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例にすぎず、これらに限定されないのは勿論である。
【発明の効果】
【００２８】
本発明では、従来の不揮発性メモリ・モジュールから、データの書込み時に必要であった、チャージポンプ、チャージポンプ制御回路、立上り制御回路、ツェナーダイオード、昇圧トリミング回路、リングオシレータ、およびリングオシレータトリミング回路を省略して、それらを不揮発性メモリ・モジュールとは別体の外付け回路として構成したので、面積の小さい不揮発性メモリ・モジュールを提供することができる。また、データ書込み時に必要なクロック信号として外部クロック信号を使用しているので、リングオシレータやリングオシレータトリミング回路を省略でき、チップ／モジュールの面積を小さくできる。その結果、製品単価を安くすることができる。
【発明を実施するための最良の形態】
【００２９】
図３を参照して、本発明の一実施の形態に係る不揮発性メモリ・モジュール１００Ａを含む電子回路ユニット４００について説明する。図示の電子回路ユニット４００は、被制御部として水晶振動子４１０を含む自動温度補償型水晶発振器（ＡＴＣＸＯ）である。
【００３０】
図示の水晶発振器４００は、上記水晶振動子４１０と半導体集積回路チップ３００Ａとから構成されている。半導体集積回路チップ３００Ａは、不揮発性メモリ・モジュールであるＥＥＰＲＯＭ１００Ａと、アナログ部２００とから構成されている。水晶発振器４００には、トリミングデータ書込み装置５００が接続される。トリミングデータ書込み装置５００は、後述するように、ＥＥＰＲＯＭ１００Ａに対してトリミングデータを書込むために必要な昇圧電圧ＶＰＰを生成する装置である。
【００３１】
半導体集積回路チップ３００Ａは、外部クロック信号ＳＣＬＫを入力するためのクロック入力用パッドＰＡＤ１と、ＥＥＰＲＯＭ１００に対して外部データＤＡＴＡを入出力するためのデータ入出力用パッドＰＡＤ２と、アナログ部２００から発振信号ＯＣＳＯＵＴを出力するためのパッドＰＡＤ３と、検出温度信号や監視信号ＴＭＯＮ／ＭＯＮを出力するためのパッドＰＡＤ４とを持つ。
【００３２】
半導体集積回路チップ３００Ａは、更に、後述する昇圧電圧ＶＰＰを入力するための昇圧電圧入力用パッドＰＡＤ５と、水晶振動子４１０のＸＴＡＬ２端子、ＸＴＡＬ１端子に接続されるパッドＰＡＤ６、ＰＡＤ７と、周波数可変範囲信号ＡＦＣが入力されるパッドＰＡＤ８と、電源電圧ＶＣＣが印加される電源入力用パッドＰＡＤ９と、接地電位ＧＮＤが供給される接地用パッドＰＡＤ１０とを有する。
【００３３】
アナログ部２００は、基準電圧生成回路２０２と、温度センサ２０４と、発振回路０次成分ゲイン調整回路２０６と、発振回路３次成分ゲイン調整回路２０８と、発振回路１次成分ゲイン調整回路２１０と、ＸＴＡＬ１端子出力電圧ゲイン調整回路２１２と、水晶制御部２１４と、低周波数変換器２１６と、第１の選択回路２１８と、第２の選択回路２２０とを有する。
【００３４】
基準電圧生成回路２０２には、電源入力用パッドＰＡＤ９から電源電圧ＶＣＣが供給されている。基準電圧生成回路２０２は、電源電圧ＶＣＣから基準電圧を生成して、その基準電圧を発振回路０次成分ゲイン調整回路２０６に供給する。発振回路０次成分ゲイン調整回路２０６には、ＥＥＰＲＯＭ１００Ａから０次成分ゲイン調整用のトリミングデータが供給される。発振回路０次成分ゲイン調整回路２０６は、このトリミングデータと上記基準電圧とに基づいて０次成分ゲインを調整し、調整した０次成分ゲインを表す調整０次成分ゲイン信号を水晶制御部２１４へ供給する。
【００３５】
温度センサ２０４は、半導体集積回路チップ３００Ａでの温度を検出して、検出した温度を表す検出温度信号を出力する。この検出温度信号は、発振回路３次成分ゲイン調整回路２０８と発振回路１次成分ゲイン調整回路２１０とに供給される。発振回路３次成分ゲイン調整回路２０８には、ＥＥＰＲＯＭ１００Ａから３次成分ゲイン調整用のトリミングデータが供給される。発振回路３次成分ゲイン調整回路２０８は、このトリミングデータと上記検出温度信号とに基づいて３次成分ゲインを調整し、調整した３次成分ゲインを表す調整３次成分ゲイン信号を水晶制御部２１４へ供給する。発振回路１次成分ゲイン調整回路２１０には、ＥＥＰＲＯＭ１００Ａから１次成分ゲイン調整用のトリミングデータが供給される。発振回路１次成分ゲイン調整回路２１０は、このトリミングデータと上記検出温度信号とに基づいて１次成分ゲインを調整し、調整した１次成分ゲインを表す調整１次成分ゲイン信号を水晶制御部２１４へ供給する。
【００３６】
ＸＴＡＬ１端子出力電圧ゲイン調整回路２１２には、パッドＰＡＤ８から周波数可変範囲信号ＡＦＣが供給される。また、ＸＴＡＬ１端子出力電圧ゲイン調整回路２１２には、ＥＥＰＲＯＭ１００Ａから出力電圧ゲイン調整用のトリミングデータが供給される。ＸＴＡＬ１端子出力電圧ゲイン調整回路２１２は、このトリミングデータと周波数可変範囲信号ＡＦＣとに基づいて出力電圧ゲインを調整し、調整した出力電圧ゲインを表す調整出力電圧ゲイン信号を水晶制御部２１４へ供給する。
【００３７】
水晶制御部２１４には、上述した調整０次成分ゲイン信号、調整３次成分ゲイン信号、調整１次成分ゲイン信号、および調整出力電圧ゲイン信号が供給される。水晶制御部２１４は、パッドＰＡＤ６、ＰＡＤ７に接続されている。水晶制御部２１４には、ＥＥＰＲＯＭ１００Ａから制御用のトリミングデータが供給される。水晶制御部２１４は、このトリミングデータに基づいて上記調整０次成分ゲイン信号、調整３次成分ゲイン信号、調整１次成分ゲイン信号、および調整出力電圧ゲイン信号に応答して、水晶振動子４１０のＸＴＡＬ１端子、ＸＴＡＬ２端子間に印加する電圧を調整して、温度に依存しない発振周波数を持つ原発振信号を出力する。
【００３８】
第１の選択回路２１８には、温度センサ２０４からの検出温度信号と水晶制御部２１４からの原発振信号とが供給される。第１の選択回路２１８は、検出温度信号と原発振信号とのどちらか一方を選択し、第１の選択信号をパッドＰＡＤ４へ送出する。
【００３９】
低周波数変換器２１６は、水晶制御部２１４から出力される原発振信号の発振周波数を分周して、分周した周波数を持つ分周発振信号を出力する。第２の選択回路２２０には、水晶制御部２１４からの原発振信号と低周波数変換器２１６からの分周発振信号とが供給される。第２の選択回路２２０は、原発振信号と分周発振信号とのどちらか一方を選択して、第２の選択信号をパッドＰＡＤ３へ送出する。
【００４０】
ＥＥＰＲＯＭ１００Ａには、電源入力用パッドＰＡＤ９から電源電圧ＶＣＣが、昇圧電圧入力用パッドＰＡＤ５から昇圧電圧ＶＰＰが、クロック入力用パッドＰＡＤ１から外部クロック信号ＳＣＬＫが、データ入出用パッドＰＡＤ２から外部データＤＡＴＡが供給される。ＥＥＰＲＯＭ１００Ａは、後述するように、外部クロック信号ＳＣＬＫに同期して昇圧電圧ＶＰＰに基づいて外部データＤＡＴＡをトリミングデータとして記憶し、この記憶したトリミングデータをアナログ部２００へ供給する。
【００４１】
次に、図４を参照して、本発明の一実施の形態に係る不揮発性メモリ・モジュールであるＥＥＰＲＯＭ１００Ａについて説明する。
【００４２】
ＥＥＰＲＯＭ１００Ａは、メモリセル１０２と、このメモリセル１０２に対して書き込むべきデータ又はメモリセル１０２から読み出されたデータを一時的に保持する第１のレジスタ１０４と、メモリセル１０２から読み出されたデータを一時的に保持する第２のレジスタ１０６と、外部から供給されるクロック信号を受けて、外部から供給されるデータを第１のレジスタ１０４に入力したり、第１のレジスタ１０４からのデータを外部へ出力するためのＥＥＰＲＯＭ通信部１０８と、メモリセル１０２へのデータの書き込みを制御する書込制御回路１１０Ａと、書込期間を制御するためのカウンタ（書込期間制御回路）１１２Ａとから構成されている。
【００４３】
従って、ＥＥＰＲＯＭ１００Ａは、従来のＥＥＰＲＯＭ１００が備えていた、リングオシレータ１２２と、リングオシレータトリミング回路１２４と、ツェナーダイオード１２６と、昇圧電圧トリミング回路１２８と、チャージポンプ１３２と、チャージポンプ制御回路１３４と、立上り制御回路１３６とを省略している。換言すれば、ＥＥＰＲＯＭ１００Ａは、内部クロック信号を発生したり、データの書き込みに必要な昇圧電圧を発生したり、書込制御回路１１０Ａを制御するための、書き込みに必要な回路を備えていない。
【００４４】
尚、従来のＥＥＰＲＯＭ１００では、カウンタ（書込期間制御回路）１１２は、リングオシレータ１２２から供給される内部クロック信号に同期して動作しているが、本ＥＥＰＲＯＭ１００Ａにおいては、カウンタ（書込期間制御回路）１１２Ａは、パッドＰＡＤ１から供給される外部クロック信号ＳＣＬＫに同期して動作する。また、従来のＥＥＰＲＯＭ１００では、書込制御回路１１０は、チャージポンプ１３２及びツェナーダイオード１２６から供給される昇圧電圧ＶＰＰに基づいて書込み制御を行っているが、本ＥＥＰＲＯＭ１００Ａにおいては、書込制御回路１１０Ａは、後述するトリミングデータ書込み装置５００から供給される昇圧電圧ＶＰＰに基づいて書込み制御を行う。
【００４５】
図５を参照して、トリミングデータ書込み装置５００について説明する。トリミングデータ書込み装置５００はテスタ６００に接続される。テスタ６００は、５Ｖ、＋１２Ｖ、−１２Ｖの電圧をトリミングデータ書込み装置５００に供給すると共に、後述するような入力電圧ＶＩＮをトリミングデータ書込み装置５００に供給する。入力電圧ＶＩＮに応答して、トリミングデータ書込み装置５００は後述するような昇圧電圧ＶＰＰを発生する。
【００４６】
トリミングデータ書込み装置５００は、５Ｖを分圧して分圧電圧を出力するための第１及び第２の抵抗器Ｒ１、Ｒ２と、この分圧電圧と入力電圧ＶＩＮとを受けて、入力電圧ＶＩＮを反転して増幅し、反転増幅電圧を出力する反転増幅器５１０と、この反転増幅器５１０の出力端子に接続された、第３の抵抗器Ｒ３とコンデンサＣ１とから成るＣＲ回路とから構成されている。
【００４７】
反転増幅器５１０は、演算増幅器ＯＰと、この演算増幅器ＯＰの非反転入力端子に接続された第４の抵抗器Ｒ４と、演算増幅器ＯＰの反転入力端子に接続された第５の抵抗器Ｒ５と、演算増幅器ＯＰに接続された抵抗器Ｒ６と、演算増幅器ＯＰの出力端子と反転増幅器５１０の出力端子との間に接続された抵抗器Ｒ７と、演算増幅器ＯＰの出力端子と反転入力端子との間に接続されたコンデンサＣ２と、反転増幅器５１０の出力端子と演算増幅器ＯＰの反転入力端子との間に接続された可変抵抗器Ｒ８とから構成されている。
【００４８】
図示の例では、入力電圧ＶＩＮは０Ｖと５Ｖとの間で遷移する電圧である。反転増幅器５１０は、入力電圧ＶＩＮを−１．６倍して、０Ｖと−８Ｖとの間で遷移する反転増幅電圧を出力する。この反転増幅電圧は、第３の抵抗器Ｒ３の抵抗値とコンデンサＣ１の容量値とで規定される時定数を持つＣＲ回路によって立上る（立下がる）波形を持つ昇圧電圧ＶＰＰに変換される。
【００４９】
図６にトリミングデータ書込み装置５００から出力される昇圧電圧ＶＰＰの波形を示す。図６において、（Ａ）は入力電圧ＶＩＮが０Ｖから５Ｖにステップ状に立ち上がって遷移したときの昇圧電圧ＶＰＰの立下り波形図を示し、（Ｂ）は入力電圧ＶＩＮが５Ｖから０Ｖにステップ状に立ち下がって遷移したときの昇圧電圧ＶＰＰの立上り波形図を示す。
【００５０】
図７は図３に示した半導体集積回路チップ３００Ａをその外付け回路であるトリミングデータ書込み装置５００と共に示すブロック図である。図７に示す半導体集積回路チップ３００Ａでは、アナログ部２００の内部構成を省略し、ＥＥＰＲＯＭ１００Ａの内部構成のみを図示してある。
【００５１】
トリミングデータ書込み装置５００からは、上述したような昇圧電圧ＶＰＰがパッドＰＡＤ５を介して書込制御回路１１０Ａに供給される。クロック入力用パッドＰＡＤ１から入力された外部クロック信号ＳＣＬＫは、ＥＥＰＲＯＭ通信部１０８とカウンタ（書込期間制御回路）１１２Ａとに供給される。データ入出力用パッドＰＡＤ２から入力される開始信号をトリガとして、ＥＥＰＲＯＭ通信部１０８は、書込開始信号ＣＲＥＳ１をカウンタ（書込期間制御回路）１１２Ａと書込制御回路１１０Ａへ供給する。カウンタ（書込期間制御回路）１１２Ａは、外部クロック信号ＳＣＬＫをカウントし、書込制御回路１１０Ａへ書込開始制御信号ＥＷ４０４０Ｂを供給する。書込開始信号ＣＲＥＳ１に応答し、書込開始制御信号ＥＷ４０４０Ｂに基づいて、書込制御回路１１０Ａは、第１のレジスタ１０４にメモリセル１０２へのデータ転送を指示すると共に、メモリセル１０２へ書込みに必要な昇圧電圧ＶＰＰを供給して、メモリセル１０２にデータを書き込む。
【００５２】
次に、図７に加えて図８をも参照して、ＥＥＰＲＯＭ１００Ａのメモリセル１０２にデータを書き込む場合の動作について説明する。図８はＥＥＰＲＯＭ１００Ａのメモリセル１０２にデータを書き込む場合の動作を説明するためのタイミングチャートである。
【００５３】
図８において、第１行目はクロック入力用パッドＰＡＤ１から入力される外部クロック信号ＳＣＬＫを示し、第２行目はデータ入出力用パッドＰＡＤ２から入力される外部データＤＡＴＡを示し、第３行目はＥＥＰＲＯＭ通信部１０８から出力される書込開始信号ＣＲＥＳ１を示す。第４行目はトリミングデータ書込み装置５００に供給される入力電圧ＶＩＮを示し、第５行目はトリミングデータ書込み装置５００から半導体集積回路チップ３００Ａに供給される昇圧電圧ＶＰＰを示し、第６行目はカウンタ（書込期間制御回路）１１２Ａから書込制御回路１１０Ａへ供給される書込開始制御信号ＥＷ４０４０Ｂを示す。尚、第７行目に示されるように、パッドＰＡＤ３，４，６，７，８は使用されず、オープン状態になっている。
【００５４】
データ入出力用パッドＰＡＤ２を介して外部から開始信号がＥＥＰＲＯＭ通信部１０８に供給される。この開始信号をトリガとして、ＥＥＰＲＯＭ通信部１０８は、書込制御回路１１０Ａ及びカウンタ１１２Ａへ書込開始信号ＣＲＥＳ１を供給する。
【００５５】
書込開始信号ＣＲＥＳ１に応答して、カウンタ（書込期間制御回路）１１２Ａは、外部クロック信号ＳＣＬＫをカウントし、書込制御回路１１０Ａへ書込開始制御信号ＥＷ４０４０Ｂを出力する。
【００５６】
上述した動作により、書込制御回路１１０Ａには所望の昇圧電圧ＶＰＰと所望の書込期間の信号ＥＷ４０４０Ｂが入力される。その結果、書込制御回路１１０Ａは、第１のレジスタ１０４にメモリセル１０２へのデータ転送を指示すると共に、メモリセル１０２へはデータ書込みに必要が昇圧電圧ＶＰＰを供給して、メモリセル１０２へデータの書き込みを行う。
【００５７】
次に、図３に示された水晶発振器４００を製造する工程について説明する。先ず、半導体製造メーカでは、水晶発振器４００を組立てる前に（すなわち、ウエハ状態で）、ウエハ検査を実施し、アナログ部２００とＥＥＰＲＯＭ１００Ａの動作チェックを行う。ウエハ検査後、半導体製造メーカは顧客へチップ３００Ａが形成されたウエハを出荷する。したがって、出荷形態はウエハ出荷となる。
【００５８】
水晶発振器を製造する顧客での製造工程にて、最初に、水晶発振器４００のユニットにチップ３００Ａを搭載する。ここで、水晶発振器４００のユニットのサイズは、事前に、顧客からの要求仕様で決まっている。水晶発振器４００のユニットの側面には、ＥＥＰＲＯＭ１００Ａ用の３端子（ＶＰＰ端子、ＣＬＫ端子、ＤＡＴＡ  ＩＮ／ＯＵＴ端子）が出ているので、それら３端子を使用してトリミングデータ書込み装置５００を使用してＥＥＰＲＯＭ１００Ａに仮りのトリミングデータを書き込む。尚、上記３端子は、顧客がエンドユーザに出荷後はオープン仕様となり、使用されない。
【００５９】
水晶発振器４００のユニットを専用のソケットがついた治具に載せ、恒温槽等でデータを取得する。ここでデータを取得する際、ＲＡＭ（ＥＥＰＲＯＭ１００Ａ内の第２のレジスタ１０６）を用いて、高速に水晶発振器４００の発振周波数の温度特性等を測定し、各々の水晶振動子４１０に対する最適なトリミング値を求める。データ取得後、最適なトリミング値をＥＥＰＲＯＭ１００Ａに書き込む。この書込み後、ベリファイチェックを行い、ＥＥＰＲＯＭ１００Ａに書き込まれた内容をチェックする。ここで、ベリファイチェックとは、書き込んだ内容を読出し、チェックする工程のことをいう。内容チェック完了後、顧客は水晶発振器４００をエンドユーザに出荷する。
【００６０】
以上、本発明について好ましい実施の形態によって説明してきたが、本発明は上述した実施の形態に限定しないのは勿論である。例えば、上述した実施の形態では、電子回路ユニットが、被制御部として水晶振動子を含む自動温度補償型水晶発振器（ＡＴＣＸＯ）から成る場合を例に挙げて説明したが、それ以外の電子回路ユニットにも適用できるのは勿論である。
【図面の簡単な説明】
【００６１】
【図１】従来のＥＥＰＲＯＭとアナログ部とを含む、従来の半導体集積回路チップの構成を示すブロック図である。
【図２】図１に示した半導体集積回路チップにおけるＥＥＰＲＯＭのメモリセルにデータを書き込む場合の動作を説明するためのタイミングチャートである。
【図３】本発明の一実施の形態に係る不揮発性メモリ・モジュールを含む自動温度補償型水晶発振器（ＡＴＣＸＯ）を示すブロック図である。
【図４】図３に示した自動温度補償型水晶発振器（ＡＴＣＸＯ）に使用される、不揮発性メモリ・モジュール（ＥＥＰＲＯＭ）の構成を示すブロック図である。
【図５】図３に示したトリミングデータ書込み装置の構成を示すブロック図である。
【図６】図５に示したトリミングデータ書込み装置の動作を説明するための波形図である。
【図７】図３に示した半導体集積回路チップをその外付け回路であるトリミングデータ書込み装置と共に示すブロック図である。
【図８】図７に示した半導体集積回路チップにおけるＥＥＰＲＯＭのメモリセルにデータを書き込む場合の動作を説明するためのタイミングチャートである。
【符号の説明】
【００６２】
１００Ａ    不揮発性メモリ・モジュール（ＥＥＰＲＯＭ）
１０２      メモリセル
１０４      第１のレジスタ
１０６      第２のレジスタ
１０８      ＥＥＰＲＯＭ通信部
１１０Ａ    書込制御回路
１１２Ａ    カウンタ（書込期間制御回路）
２００      アナログ部
２０２      基準電圧生成回路
２０４      温度センサ
２０６      発振回路０次成分ゲイン調整回路
２０８      発振回路３次成分ゲイン調整回路
２１０      発振回路１次成分ゲイン調整回路
２１２      ＸＴＡＬ１端子出力電圧ゲイン調整回路
２１４      水晶制御部
２１６      低周波数変換器
２１８      第１の選択回路
２２０      第２の選択回路
３００Ａ    半導体集積回路チップ
４００      水晶発振器（電子回路ユニット）
４１０      水晶振動子（被制御部）
５００      トリミングデータ書込み装置
【図１】
2008140438.tif 000003
【図２】
2008140438.tif 000004
【図３】
2008140438.tif 000005
【図４】
2008140438.tif 000006
【図５】
2008140438.tif 000007
【図６】
2008140438.tif 000008
【図７】
2008140438.tif 000009
【図８】
2008140438.tif 000010