(57)【要約】【課題】ＩＣをより小さく作る。【解決手段】モータ駆動回路１００は、シリアルコントローラ２４をシリアルデータＳＤＡＴＡの取り込み待ち状態にするための契機としてストローブ信号ＳＴＢのネガティブエッジを利用するとともに、ストローブ信号ＳＴＢの次のポジティブエッジまでの時間が所定時間以上であったときには、タイマー２２から出力されるパワーセーブ信号ＰＳのネガティブエッジという形でストローブ信号ＳＴＢのネガティブエッジを省電モードに移行するための移行指示として利用する。【選択図】図１
2008078523.tif 000002
【特許請求の範囲】
【請求項１】
ホストプロセッサにより動作が制御される半導体集積回路において、
第１レベルもしくは第２レベルとなる制御信号が前記ホストプロセッサから入力される制御端子と、
少なくとも前記制御信号が第２レベルから第１レベルに遷移したときのエッジに応じて動作する回路ブロックと、を備え、
前記回路ブロックは、
前記制御信号が前記第１レベルから前記第２レベルに遷移し、その後、所定時間の経過前に前記第２レベルから前記第１レベルに遷移したときのエッジと、
前記制御信号が前記第１レベルから前記第２レベルに遷移し、その後、前記所定時間の経過後に前記第２レベルから前記第１レベルに遷移したときのエッジと、
の各々に応じて異なる動作を実行することを特徴とする半導体集積回路。
【請求項２】
前記制御信号は、前記ホストプロセッサから転送されるシリアルデータに付随するストローブ信号であり、
前記回路ブロックは、
前記制御信号が前記第１レベルから前記第２レベルに遷移し、その後、前記所定時間の経過前に前記第２レベルから前記第１レベルに遷移したときのエッジに応じて前記シリアルデータの処理を実行し、
前記制御信号が前記第１レベルから前記第２レベルに遷移し、その後、前記制御信号が前記所定時間継続して前記第２レベルであったときに省電モードに移行し、前記省電モードに移行した後、前記制御信号が前記第２レベルから前記第１レベルに遷移したときのエッジに応じて前記省電モードから復帰することを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記回路ブロックは、前記制御信号が前記第１レベルから前記第２レベルに遷移したときのエッジに応じて前記シリアルデータをバッファリングし始め、前記制御信号が前記所定時間の経過前に前記第２レベルから前記第１レベルに遷移したときのエッジに応じてそのバッファリングしたシリアルデータを格納することを特徴とする請求項２に記載の半導体集積回路。
【請求項４】
ホストプロセッサにより動作が制御される半導体集積回路において、
シリアルデータおよびそれに付随するパルス信号を前記ホストプロセッサから受信する回路ブロックと、
前記パルス信号を前記ホストプロセッサから受信し、前記パルス信号が所定レベルを所定時間以上継続したときに本半導体集積回路を省電モードに移行させる制御回路と、
を備えることを特徴とする半導体集積回路。
【請求項５】
前記パルス信号は、前記シリアルデータと同期して転送されるシリアルクロック信号、もしくは前記シリアルデータの信号フレームの少なくとも開始を示すストローブ信号であることを特徴とする請求項４に記載の半導体集積回路。
【請求項６】
ホストプロセッサにより動作が制御される半導体集積回路において、
第１レベルもしくは第２レベルとなる制御信号が前記ホストプロセッサから入力される制御端子と、
少なくとも前記制御信号が第１レベルから第２レベルに遷移したときのエッジに応じて動作する回路ブロックと、を備え、
前記回路ブロックは、前記制御信号が前記第１レベルから前記第２レベルに遷移したときのエッジに応じて所定の動作を実行するとともに、前記制御信号が前記第２レベルから前記第１レベルに戻るまでの時間が所定時間以上であったとき、別の動作を実行することを特徴とする半導体集積回路。
【請求項７】
前記制御信号は、前記ホストプロセッサから転送されるシリアルデータに付随するストローブ信号であり、
前記所定の動作は、前記シリアルデータのバッファリングの開始であり、前記別の動作は、省電モードへの移行であることを特徴とする請求項６に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホストプロセッサにより動作が制御される半導体集積回路に関する。
【背景技術】
【０００２】
半導体集積回路（ＩＣ：Integrated Circuit）において、非動作期間にバイアス電流の量を少なくするあるいはカットするなどして電力消費を低減する工夫が多くなされている。そういった工夫のためには、バイアス電流をコントロールするための専用端子を設けることが一般的である（特許文献１）。
【特許文献１】特開２０００−２９５０４５号公報
【特許文献２】特開２００５−３０１４２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
電子機器の小型化への要求に伴い、電子機器に搭載されるＩＣをより小さく作る技術が求められている。このため、ＩＣの端子は１つでも少ないことが望ましい。特許文献１の技術では、パワーセーブのために端子が１つ増えてしまうため、ＩＣの小規模化の観点からは改善の余地がある。
【０００４】
本発明はこうした状況を認識してなされたものであり、その目的は、ＩＣの規模を抑えつつその動作を制御可能な技術を提供することにある。
【課題を解決するための手段】
【０００５】
本発明のある態様は、ホストプロセッサにより動作が制御される半導体集積回路である。この半導体集積回路は、第１レベルもしくは第２レベルとなる制御信号がホストプロセッサから入力される制御端子と、少なくとも制御信号が第２レベルから第１レベルに遷移したときのエッジに応じて動作する回路ブロックと、を備える。回路ブロックは、制御信号が第１レベルから第２レベルに遷移し、その後、所定時間の経過前に第２レベルから第１レベルに遷移したときのエッジと、制御信号が第１レベルから第２レベルに遷移し、その後、所定時間の経過後に第２レベルから第１レベルに遷移したときのエッジと、の各々に応じて異なる動作を実行する。制御端子に接続され、制御信号が第１レベルから第２レベルに遷移した後、第２レベルを継続する時間が所定時間と等しくなったときにレベル遷移する信号を出力するタイマーをさらに備えてもよい。
【０００６】
この態様によると、制御信号が第２レベルから第１レベルに遷移したときのエッジに応じて回路ブロックにより実行される動作は、制御信号が第２レベルを所定時間継続したか否かにより異なる。これにより、制御端子が多機能化され、半導体集積回路の小型化に有利である。すなわち、異なる動作を実現するために別の端子を設ける必要がなくなくなるため、半導体集積回路の規模を削減することができる。
【０００７】
本発明の別の態様もまた、ホストプロセッサにより動作が制御される半導体集積回路である。この半導体集積回路は、シリアルデータおよびそれに付随するパルス信号をホストプロセッサから受信する回路ブロックと、パルス信号をホストプロセッサから受信し、パルス信号が所定レベルを所定時間以上継続したときに本半導体集積回路を省電モードに移行させる制御回路と、を備える
【０００８】
この態様によると、シリアルデータに付随するパルス信号を制御回路が所定の条件のもと省電モードへの移行指示として用いるので、省電モードへの移行用に別途それを指示する信号を入力する端子を設ける必要がない。したがって、半導体集積回路の小型化に有利である。
【０００９】
本発明のさらに別の態様もまた、ホストプロセッサにより動作が制御される半導体集積回路である。この半導体集積回路は、第１レベルもしくは第２レベルとなる制御信号がホストプロセッサから入力される制御端子と、少なくとも制御信号が第１レベルから第２レベルに遷移したときのエッジに応じて動作する回路ブロックと、を備え、回路ブロックは、制御信号が第１レベルから第２レベルに遷移したときのエッジに応じて所定の動作を実行するとともに、制御信号が第２レベルから第１レベルに戻るまでの時間が所定時間以上であったとき、別の動作を実行する。
【００１０】
この態様によると、制御信号が第１レベルから第２レベルに変化して所定時間が経過すると、制御信号が第１レベルから第２レベルに変化したときのエッジが遡及的に別の機能を有することとなる。したがって、制御信号が多機能化されるので、半導体集積回路の小型化に有利である。すなわち、その別の機能の実現のために別の信号を受信する場合と比較して端子の数を減らすことができるため、半導体集積回路の規模を削減することができる。
【００１１】
なお、以上の構成要素の任意の組合せ、本発明の表現を、装置、システムなどの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１２】
本発明によれば、ＩＣの規模を抑えつつその動作を制御可能にすることができる。
【発明を実施するための最良の形態】
【００１３】
本発明の半導体集積回路の好適な実施の形態として、モータ駆動回路を説明する。
図１は、実施の形態にかかるモータ駆動回路１００の構成を示すブロック図である。この図には、モータ駆動回路１００の動作を制御するホストプロセッサ１２０および駆動対象のモータ１５０も併せて示されている。モータ駆動回路１００は、例えばデジタルカメラの絞りやオートフォーカス、ズームレンズ用のモータを駆動するモータドライバとして使用することができる。
【００１４】
モータ駆動回路１００は、ストローブ端子１２と、クロック端子１４と、データ端子１６と、タイマー２２と、シリアルコントローラ２４と、プリドライバ２６と、スイッチング回路３２とを備え、それらがひとつの半導体基板上に一体集積化されている。なお、ストローブ端子１２は、制御端子の例示である。シリアルコントローラ２４は、回路ブロックの例示である。もっとも、タイマー２２あるいはプリドライバ２６、スイッチング回路３２も含めて回路ブロックと考えることも可能である。
【００１５】
データ端子１６は、モータ１５０の例えばトルクを指示するシリアルデータＳＤＡＴＡをホストプロセッサ１２０から受信する。クロック端子１４は、シリアルデータＳＤＡＴＡと同期して転送されるシリアルクロック信号ＳＣＬＫをホストプロセッサ１２０から受信する。ストローブ端子１２は、シリアルデータＳＤＡＴＡの信号フレームの開始および終了を示すストローブ信号ＳＴＢをホストプロセッサ１２０から受信する。シリアルクロック信号ＳＣＬＫおよびストローブ信号ＳＴＢは、それぞれシリアルデータＳＤＡＴＡに付随するパルス信号といえる。このように、本実施の形態では、モータ駆動回路１００とホストプロセッサ１２０との間のデータ転送を３線シリアル通信の方式で行う。
【００１６】
シリアルコントローラ２４は、ストローブ端子１２およびクロック端子１４、データ端子１６に接続され、ホストプロセッサ１２０から受信したシリアルデータＳＤＡＴＡをパラレルデータに変換してプリドライバ２６に出力する。以下、３線シリアル通信のタイムチャートを参照しながらシリアルコントローラ２４の動作について説明する。
【００１７】
図２は、モータ駆動回路１００とホストプロセッサ１２０との間の３線シリアル通信のタイムチャートである。シリアルデータＳＤＡＴＡの１つの信号フレームのビット数は特に限定されないが、図２ではそれが８ビット（Ｄ１〜Ｄ８）である場合を示している。また、シリアルデータＳＤＡＴＡの１つの信号フレームに対応するストローブ信号ＳＴＢのローレベルの期間（以下、「通常ストローブＬｏ周期」と表記する。）をＴｓｔｂと表記している。通常ストローブＬｏ周期Ｔｓｔｂは、シリアルデータＳＤＡＴＡの１つの信号フレームのビット数に応じて変わる。なお、シリアルデータＳＤＡＴＡの信号フレームには必要に応じてアドレスを示すビットを先頭に付加してもよい。この場合、シリアルコントローラ２４がシリアルデータＳＤＡＴＡを格納するメモリがそのアドレスにより指示される。
【００１８】
ストローブ信号ＳＴＢのネガティブエッジは、シリアルデータＳＤＡＴＡの信号フレームの開始を示す。ストローブ信号ＳＴＢがローレベルである期間に１フレーム分のシリアルデータＳＤＡＴＡがシリアルクロック信号ＳＣＬＫと同期して転送される。シリアルクロック信号ＳＣＬＫのポジティブエッジは、シリアルデータＳＤＡＴＡをバッファリングするためのタイミングとなる。ストローブ信号ＳＴＢのポジティブエッジは、シリアルデータＳＤＡＴＡの信号フレームの終了を示す。
【００１９】
シリアルコントローラ２４は、ストローブ信号ＳＴＢのネガティブエッジに基づいてシリアルデータＳＤＡＴＡの取り込み待ち状態となる。そしてシリアルクロック信号ＳＣＬＫのポジティブエッジでシリアルデータＳＤＡＴＡを順次バッファリングし、ストローブ信号ＳＴＢのポジティブエッジを契機として、そのバッファリングしたシリアルデータＳＤＡＴＡを内部のメモリに格納する。このメモリに格納されたデータが、パラレルデータとしてプリドライバ２６に出力される。
【００２０】
図１に戻り、プリドライバ２６は、シリアルコントローラ２４から出力されるパラレルデータに基づいてデューティ比が決定されるＰＷＭ（pulse-width modulation）信号をスイッチング回路３２の駆動信号として生成する。スイッチング回路３２は、例えばＨブリッジ回路であり、プリドライバ２６から出力されるＰＷＭ信号に基づいてモータ１５０を駆動する。
【００２１】
タイマー２２は、ストローブ端子１２に接続され、ホストプロセッサ１２０から受信したストローブ信号ＳＴＢがハイレベルからローレベルに遷移した後、ローレベルを所定時間以上継続したときにハイレベルからローレベルに遷移するパワーセーブ信号ＰＳを出力する。パワーセーブ信号ＰＳは、その後ストローブ信号ＳＴＢがローレベルからハイレベルに遷移したときにローレベルからハイレベルに戻る。なお、所定時間は、シリアルデータＳＤＡＴＡの信号フレームの開始から終了までの時間あるいは図２のＴｓｔｂで示される時間よりも十分に長い時間であればよく、最適値は実験あるいはシミュレーションにより適宜決めればよい。
【００２２】
パワーセーブ信号ＰＳがハイレベルからローレベルに遷移すると、モータ駆動回路１００の例えば電流源（図示せず）がオフされる等により、モータ駆動回路１００は省電モードに移行する。パワーセーブ信号ＰＳがローレベルからハイレベルに戻ると、モータ駆動回路１００は省電モードから復帰する。
【００２３】
図３は、モータ駆動回路１００の動作状態の遷移を示すタイムチャートである。Ｔｔｈで示される期間は、所定時間すなわちタイマー２２の設定時間を示す。
【００２４】
ホストプロセッサ１２０は、シリアルデータＳＤＡＴＡをモータ駆動回路１００に転送するとき、ハイレベルからローレベルに遷移した後、通常ストローブＬｏ周期Ｔｓｔｂだけローレベルを継続してからハイレベルに戻るストローブ信号ＳＴＢをシリアルデータＳＤＡＴＡに付随させて転送する。通常ストローブＬｏ周期Ｔｓｔｂはタイマー２２の設定時間よりも十分に短いから、モータ駆動回路１００は、ストローブ信号ＳＴＢのネガティブエッジを、シリアルコントローラ２４をシリアルデータＳＤＡＴＡの取り込み待ち状態にするための契機として用いるものの省電モードへの移行指示としては用いない。また、ストローブ信号ＳＴＢのポジティブエッジは、シリアルコントローラ２４が、バッファリングしているシリアルデータＳＤＡＴＡを内部のメモリに格納する契機となる。
【００２５】
ホストプロセッサ１２０は、モータ駆動回路１００に省電モードへの移行を指示するとき、ストローブ信号ＳＴＢをハイレベルからローレベルに遷移させ、ローレベルに固定する。モータ駆動回路１００のタイマー２２は、ストローブ信号ＳＴＢがローレベルを継続する期間が設定時間Ｔｔｈに到達すると、その到達を検知してパワーセーブ信号ＰＳをハイレベルからローレベルに遷移させる。これによりモータ駆動回路１００が省電モードに移行する。すなわち、モータ駆動回路１００は、ストローブ信号ＳＴＢのネガティブエッジを、シリアルコントローラ２４をシリアルデータＳＤＡＴＡの取り込み待ち状態にするための契機として用いるとともに省電モードへの移行指示としても用いる。なお、ホストプロセッサ１２０がモータ駆動回路１００に省電モードへの移行を指示するとき、ホストプロセッサ１２０はストローブ信号ＳＴＢのネガティブエッジの後にシリアルデータＳＤＡＴＡを転送しない。したがって、シリアルコントローラ２４をシリアルデータＳＤＡＴＡの取り込み待ち状態にするための契機としてのストローブ信号ＳＴＢのネガティブエッジは、ストローブ信号ＳＴＢがローレベルを継続する期間が設定時間Ｔｔｈに到達したときに無効化されると考えてもよい。そして代わりに省電モードへの移行指示としてストローブ信号ＳＴＢのネガティブエッジが利用されると考えることもできる。
【００２６】
ホストプロセッサ１２０は、モータ駆動回路１００に省電モードからの復帰を指示するとき、ストローブ信号ＳＴＢをローレベルからハイレベルに遷移させる。このとき、ストローブ信号ＳＴＢは所定時間すなわち設定時間Ｔｔｈ以上ローレベルを継続しているから、モータ駆動回路１００は、ストローブ信号ＳＴＢのポジティブエッジに応じて省電モードから復帰する。すなわち、ストローブ信号ＳＴＢのポジティブエッジは、省電モードからの復帰指示として用いられる。
【００２７】
このように、本実施の形態のモータ駆動回路１００は、タイマー２２により、ストローブ信号ＳＴＢがネガティブエッジの後ローレベルを所定時間以上継続すると省電モードに移行する。換言すれば、モータ駆動回路１００は、シリアルコントローラ２４をシリアルデータＳＤＡＴＡの取り込み待ち状態にするための契機としてストローブ信号ＳＴＢのネガティブエッジを利用するとともに、ストローブ信号ＳＴＢの次のポジティブエッジまでの時間が所定時間以上であったときには、タイマー２２から出力されるパワーセーブ信号ＰＳのネガティブエッジという形でストローブ信号ＳＴＢのネガティブエッジを省電モードに移行するための移行指示として利用する。これにより、省電モードへの移行指示を別途ホストプロセッサ１２０から受信する場合と比較して端子の数を減らされるため、モータ駆動回路１００が小型化される。
【００２８】
また、本実施の形態のモータ駆動回路１００は、ストローブ信号ＳＴＢのネガティブエッジからポジティブエッジまでの経過時間が所定時間以上であるか否かにより、ストローブ信号ＳＴＢのポジティブエッジに応じて実行する動作が異なる。すなわち、ストローブ信号ＳＴＢのネガティブエッジからポジティブエッジまでの経過時間が所定時間よりも短いときには、モータ駆動回路１００のシリアルコントローラ２４は、ストローブ信号ＳＴＢのポジティブエッジに基づいて、バッファリングしたシリアルデータＳＤＡＴＡを内部のメモリに格納する。他方、ストローブ信号ＳＴＢのネガティブエッジからポジティブエッジまでの経過時間が所定時間以上のときには、モータ駆動回路１００は、ストローブ信号ＳＴＢのポジティブエッジに伴ってタイマー２２から出力されるパワーセーブ信号ＰＳがローレベルからハイレベルに戻ることにより省電モードから復帰する。要するに、モータ駆動回路１００は、ネガティブエッジから所定時間以上経過した後のストローブ信号ＳＴＢのポジティブエッジを省電モードからの復帰指示として利用する。これにより、省電モードからの復帰指示を別途ホストプロセッサ１２０から受信する場合と比較して端子の数を減らされるため、モータ駆動回路１００が小型化される。
【００２９】
本実施の形態によれば、シリアルデータＳＤＡＴＡに付随するストローブ信号ＳＴＢは、タイマー２２の機能により、省電モードへの移行および省電モードからの復帰のための指示としても用いられる。すなわち、ストローブ端子１２は、シリアルデータＳＤＡＴＡの１つの信号フレームの開始および終了を示す信号が入力されるストローブ端子として機能するとともに、省電モードへの移行および省電モードからの復帰の指示が入力されるパワーセーブ端子としても機能する。これにより、パワーセーブ端子を別途設ける場合と比較して端子が少なくなるため、モータ駆動回路１００を小さく作ることができる。
【００３０】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、変形例を挙げる。
【００３１】
（変形例１）
実施の形態ではストローブ端子１２をパワーセーブ端子として機能させた。変形例ではそれに代えてクロック端子１４をパワーセーブ端子として機能させる。この場合、タイマー２２は、クロック端子１４に接続され、ホストプロセッサ１２０から受信したシリアルクロック信号ＳＣＬＫがローレベルからハイレベルに遷移した後ハイレベルを所定時間以上継続したときにハイレベルからローレベルに遷移するパワーセーブ信号ＰＳを出力する。パワーセーブ信号ＰＳは、その後シリアルクロック信号ＳＣＬＫがハイレベルからローレベルに遷移したときにローレベルからハイレベルに戻る。本変形例も実施の形態と同様にモータ駆動回路１００の端子数削減に寄与し、モータ駆動回路１００の小型化に有利である。
【００３２】
（その他の変形例）
実施の形態ではモータ駆動用のＩＣを説明したが、実施の形態で説明した技術は、ホストプロセッサにより動作が制御される任意の半導体集積回路に適用可能である。
実施の形態ではホストプロセッサ１２０およびモータ駆動回路１００との間のデータ転送を３線シリアル通信の方式で実行したが、これに代えてシリアルデータＳＤＡＴＡとシリアルクロック信号ＳＣＬＫを転送する２線式を用いてもよい。
実施の形態ではデータをシリアル転送したが、変形例ではそれをパラレル転送してもよい。この場合であっても、パワーセーブ端子を別途設ける必要がない点において、モータ駆動回路１００の小型化に有利である。
なお、実施の形態で説明したハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。
【図面の簡単な説明】
【００３３】
【図１】実施の形態にかかるモータ駆動回路の構成を示すブロック図である。
【図２】モータ駆動回路とホストプロセッサとの間の３線シリアル通信のタイムチャートである。
【図３】モータ駆動回路の動作状態の遷移を示すタイムチャートである。
【符号の説明】
【００３４】
１２・・・ストローブ端子、１４・・・クロック端子、１６・・・データ端子、２２・・・タイマー、２４・・・シリアルコントローラ、１００・・・モータ駆動回路、１２０・・・ホストプロセッサ、１５０・・・モータ、ＳＴＢ・・・ストローブ信号、ＳＣＬＫ・・・シリアルクロック信号、ＳＤＡＴＡ・・・シリアルデータ、ＰＳ・・・パワーセーブ信号。
【図１】
2008078523.tif 000003
【図２】
2008078523.tif 000004
【図３】
2008078523.tif 000005