(57)【要約】【課題】書込み期間における書込みパルスに起因するパルス電圧を異常動作の発生として誤検出することなく、維持期間における異常動作の発生を確実に検出することが可能なプラズマディスプレイパネルの駆動装置を提供する。【解決手段】走査ＩＣ１００はノードＮ１およびノードＮ２の一方を選択的に走査電極ＳＣ１に接続する。直流電源２００はノードＮ１とノードＮ２との間を電圧Ｖｓｃｎに保持する。ノードＮ３とノードＮ２との間に保護回路３００が接続される。保護回路３００の保護抵抗Ｒ１はノードＮ３とノードＮ２との間に接続され、コンデンサＣ１、充電制限抵抗Ｒ２、ツェナーダイオードＺＤ１，ＺＤ２およびダイオードＤａはノードＮ３とノードＮ２との間に直列に接続される。放電抵抗Ｒ３，Ｒ４はコンデンサＣ１に並列に接続される。維持期間にはツェナーダイオードＺＤ２の両端が短絡される。【選択図】図１５
2008275792.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動装置であって、
各サブフィールドは、前記複数の放電セルに選択的に書込みパルスを印加して書込み放電を発生させる書込み期間と、前記書込み放電が発生した放電セルを発光させるために前記複数の放電セルに維持パルスを印加する維持期間とを含み、
前記複数の走査電極に対応して設けられ、第１および第２のノードの一方を選択的に前記複数の走査電極にそれぞれ接続する複数のスイッチ回路と、
前記第１のノードの電位を変化させる電圧印加回路と、
前記第１のノードと前記第２のノードとの間を第１の電圧に保持する電圧保持回路と、
前記電圧保持回路と前記第２のノードとの間に設けられる保護回路とを備え、
前記保護回路は、
前記電圧保持回路と前記第２のノードとの間に接続される保護抵抗と、
整流回路と、
前記書込み期間において前記保護抵抗に発生する電圧よりも第１の値分低い電圧を前記整流回路に与え、前記維持期間において前記保護抵抗に発生する電圧よりも第２の値分低い電圧を前記整流回路に与える電圧低減回路と、
前記整流回路により得られた電圧に基づいて異常動作の発生を検出する異常検出回路とを含み、
前記第１の値は前記第２の値よりも大きいことを特徴とするプラズマディスプレイパネルの駆動装置。
【請求項２】
前記異常検出回路は、前記整流回路により得られた電圧が予め定められたしきい値よりも高い場合に異常動作の発生を示す検出信号を出力することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動装置。
【請求項３】
前記しきい値は、前記書込み期間において前記整流回路により得られる電圧よりも高くかつ前記維持期間における前記複数のスイッチ回路の少なくとも１つの異常動作時に前記整流回路により得られる電圧よりも低く設定されることを特徴とする請求項２記載のプラズマディスプレイパネルの駆動装置。
【請求項４】
前記異常検出回路は、前記整流回路により得られた電圧が前記しきい値よりも高い場合にオンするスイッチング素子を含み、前記スイッチング素子のオンに応答して前記検出信号を出力することを特徴とする請求項３記載のプラズマディスプレイパネルの駆動装置。
【請求項５】
前記複数のスイッチ回路は、前記維持期間において前記第１のノードを前記複数の走査電極にそれぞれ接続し、
前記電圧印加回路は、前記維持期間において前記第１のノードに維持パルスを印加し、
前記異常検出回路は、前記整流回路により得られた電圧が前記しきい値以上であるか否かに基づいて、前記維持期間において前記第２のノードが前記複数の走査電極の少なくとも１つに接続される異常動作を検出することを特徴とする請求項２〜４のいずれかに記載のプラズマディスプレイパネルの駆動装置。
【請求項６】
前記複数のスイッチ回路は、前記書込み期間において前記第１のノードを前記複数の走査電極に順次一定時間ずつ接続し、
前記第１の値は、前記書込み期間において前記整流回路により得られる電圧が前記しきい値よりも低くなるように設定されることを特徴とする請求項２〜５のいずれかに記載のプラズマディスプレイパネルの駆動装置。
【請求項７】
前記スイッチ回路は、所定のタイミングで前記第１のノードが前記複数の走査電極に接続される第１の状態を前記第２のノードが前記複数の走査電極に接続される第２の状態に切り替え、
前記しきい値は、前記維持期間における前記異常動作の発生時に前記整流回路により得られる電圧よりも低く、前記第１の状態から前記第２の状態への切替え時に前記整流回路により得られる電圧よりも高く設定されることを特徴とする請求項５または６記載のプラズマディスプレイパネルの駆動装置。
【請求項８】
前記複数のサブフィールドのうち少なくとも１つのサブフィールドは、前記複数の放電セルの壁電荷を書込み放電が可能な状態に調整する初期化期間を含み、
前記所定のタイミングは、前記初期化期間内にあることを特徴とする請求項７記載のプラズマディスプレイパネルの駆動装置。
【請求項９】
前記電圧低減回路は、前記電圧保持回路と前記第２のノードとの間で前記整流回路に直列に接続される第１および第２のツェナーダイオードと、
前記書込み期間において前記第１のツェナーダイオードの両端を短絡させる短絡回路とを含み、
前記第１および第２のツェナーダイオードはそれぞれ第１および第２のツェナー電圧を有し、
前記第１および第２のツェナー電圧の合計が前記第１の値に相当し、前記第２のツェナー電圧が前記第２の値に相当することを特徴とする請求項１〜８のいずれかに記載のプラズマディスプレイパネルの駆動装置。
【請求項１０】
前記整流回路は、容量素子、第１の抵抗要素、第２の抵抗要素および一方向導通素子を含み、
前記容量素子、前記第１の抵抗要素および前記一方向導通素子は、前記電圧保持回路と前記第２のノードとの間に直列に接続され、前記第２の抵抗要素は、前記容量素子に並列に接続され、前記一方向導通素子は前記保護抵抗に発生する電圧により前記容量素子が充電されるように一方向の電流の流れを許容することを特徴とする請求項１〜９のいずれかに記載のプラズマディスプレイパネルの駆動装置。
【請求項１１】
前記電圧保持回路により保持される電圧が許容値を超えたことを検出する電圧検出回路をさらに備え、
前記電圧検出回路は、前記電圧保持回路により保持される電圧が許容値を超えた場合または前記保護回路の前記異常検出回路により異常動作の発生が検出された場合に、共通の検出信号を出力することを特徴とする請求項１〜１０のいずれかに記載のプラズマディスプレイパネルの駆動装置。
【請求項１２】
前記複数の走査電極は、第１の走査電極群および第２の走査電極群に分割され、
前記書込み期間は、第１の書込み期間および第２の書込み期間を順に含み、
前記駆動装置は、
前記第１の書込み期間において前記第１の走査電極群に属する複数の走査電極を駆動する第１の駆動回路と、
前記第２の書込み期間において前記第２の走査電極群に属する複数の走査電極を駆動する第２の駆動回路とを含み、
前記第１の駆動回路および前記第２の駆動回路の各々は、前記複数のスイッチ回路、前記電圧印加回路、前記電圧保持回路および前記保護回路を含むことを特徴とする請求項１〜１１のいずれかに記載のプラズマディスプレイ装置。
【請求項１３】
前記第１の駆動回路の前記電圧印加回路は、前記第１の書込み期間において前記第１の走査電極群に属する複数の走査電極に第１の電位、第２の電位および前記第１の電位に遷移する書込みパルスを順次印加し、
前記第２の駆動回路の前記電圧印加回路は、前記第１の書込み期間において前記第２の走査電極群に属する複数の走査電極を前記第１の電位よりも高い第３の電位に保持し、前記第２の書込み期間において前記第２の走査電極群に属する複数の走査電極に前記第１の電位、前記第２の電位および前記第１の電位に遷移する書込みパルスを順次印加することを特徴とする請求項１２記載のプラズマディスプレイ装置。
【請求項１４】
複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルをサブフィールド法で駆動する方法であって、
電圧保持回路により第１のノードと第２のノードとの間を第１の電圧に保持するステップと、
前記第１のノードの電位を変化させるステップと、
前記複数の走査電極に対応して設けられる複数のスイッチ回路により第１および第２のノードの一方を選択的に前記複数の走査電極にそれぞれ接続するステップと、
書込み期間において前記電圧保持回路と前記第２のノードとの間に接続される前記保護抵抗に発生する電圧よりも第１の値分低い電圧を整流するステップと、
維持期間において前記保護抵抗に発生する電圧よりも第２の値分低い電圧を整流するステップと、
整流により得られた電圧に基づいて異常動作の発生を検出するステップとを備えたことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項１５】
複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルと、
前記プラズマディスプレイパネルを１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動する駆動装置とを備え、
各サブフィールドは、前記複数の放電セルに選択的に書込みパルスを印加して書込み放電を発生させる書込み期間と、前記書込み放電が発生した放電セルを発光させるために前記複数の放電セルに維持パルスを印加する維持期間とを含み、
前記駆動装置は、
前記複数の走査電極に対応して設けられ、第１および第２のノードの一方を選択的に前記複数の走査電極にそれぞれ接続する複数のスイッチ回路と、
前記第１のノードの電位を変化させる電圧印加回路と、
前記第１のノードと前記第２のノードとの間を第１の電圧に保持する電圧保持回路と、
前記電圧保持回路と前記第２のノードとの間に設けられる保護回路とを含み、
前記保護回路は、
前記電圧保持回路と前記第２のノードとの間に接続される保護抵抗と、
整流回路と、
前記書込み期間において前記保護抵抗に発生する電圧よりも第１の値分低い電圧を前記整流回路に与え、前記維持期間において前記保護抵抗に発生する電圧よりも第２の値分低い電圧を前記整流回路に与える電圧低減回路と、
前記整流回路により得られた電圧に基づいて異常動作の発生を検出する異常検出回路とを含み、
前記第１の値は前記第２の値よりも大きいことを特徴とするプラズマディスプレイ装置。
【請求項１６】
複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動装置であって、
前記複数の走査電極に対応して設けられ、第１および第２のノードの一方を選択的に前記複数の走査電極にそれぞれ接続する複数のスイッチ回路と、
前記第１のノードの電位を変化させる電圧印加回路と、
前記第１のノードと前記第２のノードとの間を第１の電圧に保持する電圧保持回路と、
前記電圧保持回路と前記第２のノードとの間に設けられる保護回路とを備え、
前記保護回路は、
前記電圧保持回路と前記第２のノードとの間に接続される保護抵抗と、
整流回路と、
各サブフィールドの第１の期間において前記保護抵抗に発生する電圧よりも第１の値分低い電圧を前記整流回路に与え、各サブフィールドの第１の期間において前記保護抵抗に発生する電圧よりも第２の値分低い電圧を前記整流回路に与える電圧低減回路と、
前記整流回路により得られた電圧に基づいて異常動作の発生を検出する異常検出回路とを含むことを特徴とするプラズマディスプレイパネルの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動装置および駆動方法ならびにそれを用いたプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルを備える。
【０００３】
前面板は、前面ガラス基板、複数の表示電極、誘電体層および保護層により構成される。各表示電極は、一対の走査電極および維持電極からなる。複数の表示電極は、前面ガラス基板上に互いに平行に形成され、それらの表示電極を覆うように誘電体層および保護層が形成されている。
【０００４】
背面板は、背面ガラス基板、複数のデータ電極、誘電体層、複数の隔壁および蛍光体層により構成される。背面ガラス基板上に複数のデータ電極が平行に形成され、それらを覆うように誘電体層が形成されている。その誘電体層上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とにＲ（赤）、Ｇ（緑）およびＢ（青）の蛍光体層が形成されている。
【０００５】
そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。表示電極とデータ電極とが対向する部分に放電セルが形成される。
【０００６】
このような構成を有するパネルにおいて、各放電セル内でガス放電により紫外線が発生し、その紫外線でＲ、ＧおよびＢの蛍光体が励起されて発光する。それにより、カラー表示が行われる。
【０００７】
パネルを駆動する方法としてはサブフィールド法が用いられている。サブフィールド法では、１フィールド期間が複数のサブフィールドに分割され、それぞれのサブフィールドで各放電セルを発光または非発光させることにより階調表示が行われる。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。
【０００８】
初期化期間においては、各放電セルで初期化放電が行われ、続く書込み動作のために必要な壁電荷が形成される。加えて、初期化期間は、放電遅れを小さくし書込み放電を安定して発生させるためのプライミングを発生させるという働きを有する。ここで、プライミングとは、放電のための起爆剤となる励起粒子をいう。
【０００９】
書込み期間では、走査電極に順次走査パルスを印加するとともに、データ電極には表示すべき画像信号に対応した書込みパルスを印加する。それにより、走査電極とデータ電極との間で選択的に書込み放電が発生し、選択的な壁電荷形成が行われる。
【００１０】
続く維持期間では、表示させるべき輝度に応じた所定の回数の維持パルスを走査電極と維持電極との間に印加する。それにより、書込み放電による壁電荷形成が行われた放電セルで選択的に放電が起こり、その放電セルが発光する。以下、基準となる表示輝度に対する各サブフィールドの表示輝度の比率を「輝度重み」と呼ぶ。
【００１１】
複数の走査電極は走査電極駆動回路により駆動され、複数の維持電極は維持電極駆動回路により駆動され、複数のデータ電極はデータ電極駆動回路により駆動される。
【００１２】
走査電極駆動回路は、複数の走査電極にそれぞれ接続される複数の走査ＩＣ（集積回路）を含む。また、走査電極駆動回路は、低い電位が与えられる第１のノードと、高い電位が与えられる第２のノードとを有する。各走査ＩＣは、走査電極と第１のノードとの間に接続される第１のスイッチと、走査電極と第２のノードとの間に接続される第２のスイッチとを含む。第１のノードと第２のノードとの間には、一定電圧を保持するコンデンサが接続される。それにより、第２のノードの電位は第１のノードの電位よりも一定電圧分高くなる。
【００１３】
第１のノードの電位が電圧印加回路により制御されるとともに、各走査ＩＣの第１および第２のスイッチの一方が選択的にオンされる。それにより、初期化期間、書込み期間および維持期間において各走査電極にそれぞれ所定の波形を有する駆動電圧が印加される（例えば、特許文献１および２参照）。
【特許文献１】特開２００４−２８７００３号公報
【特許文献２】特開２００５−２６６７７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上記のように、走査電極駆動回路では、第２のノードの電位は第１のノードの電位よりも一定電圧分高くなる。走査ＩＣの第２のスイッチがオンした状態が第１のスイッチがオンする状態に切り替わると、走査電極の電位が急激に上昇する。この場合に、第２のノードから走査ＩＣに流れ込む電流を制限するために、第２のノードと走査ＩＣの第１のスイッチとの間に保護抵抗が設けられる。これにより、走査ＩＣに大電流が流れ込むことが防止される。
【００１５】
しかしながら、走査ＩＣの一時的な異常動作により本来第１のスイッチがオフすべき期間で第１のスイッチがオン状態に固定される可能性がある。その場合、走査電極に予定外の高い電圧が印加される。
【００１６】
例えば、正常動作の維持期間においては、複数の走査ＩＣの第１のスイッチはオフ状態に固定され、第２のスイッチはオン状態に固定される。この状態で、第１のノードにパルス電圧が繰り返し与えられる。それにより、走査電極に維持パルスが印加される。
【００１７】
このような維持期間において走査ＩＣの一時的な異常動作により第１のスイッチがオフ状態に固定され、第２のスイッチがオン状態に固定された場合、走査電極に予定外の高い電圧が繰り返し印加される。その結果、保護抵抗に繰り返し大きな電流が流れ、保護抵抗が発熱したり、半田が溶融する可能性がある。
【００１８】
一方、初期化期間においては、走査ＩＣの第１および第２のスイッチが選択的にオンおよびオフされることにより、走査電極に高い電圧を有する初期化波形が印加される。
【００１９】
したがって、正常動作時に走査電極に高い電圧が印加される場合と異常動作時に走査電極に高い電圧が印加される場合とを識別することは容易ではない。その結果、走査ＩＣの異常動作を検出することが困難となる。
【００２０】
本発明の目的は、書込み期間における書込みパルスに起因するパルス電圧を異常動作の発生として誤検出することなく、維持期間における異常動作の発生を確実に検出することが可能なプラズマディスプレイパネルの駆動装置および駆動方法ならびにそれを用いたプラズマディスプレイ装置を提供することである。
【００２１】
本発明の他の目的は、正常動作時におけるパルス電圧を異常動作の発生として誤検出することなく、異常動作の発生を確実に検出することが可能なプラズマディスプレイパネルの駆動装置を提供することである。
【課題を解決するための手段】
【００２２】
（１）第１の発明に係るプラズマディスプレイパネルの駆動装置は、複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動装置であって、各サブフィールドは、複数の放電セルに選択的に書込みパルスを印加して書込み放電を発生させる書込み期間と、書込み放電が発生した放電セルを発光させるために複数の放電セルに維持パルスを印加する維持期間とを含み、複数の走査電極に対応して設けられ、第１および第２のノードの一方を選択的に複数の走査電極にそれぞれ接続する複数のスイッチ回路と、第１のノードの電位を変化させる電圧印加回路と、第１のノードと第２のノードとの間を第１の電圧に保持する電圧保持回路と、電圧保持回路と第２のノードとの間に設けられる保護回路とを備え、保護回路は、電圧保持回路と第２のノードとの間に接続される保護抵抗と、整流回路と、書込み期間において保護抵抗に発生する電圧よりも第１の値分低い電圧を整流回路に与え、維持期間において保護抵抗に発生する電圧よりも第２の値分低い電圧を整流回路に与える電圧低減回路と、整流回路により得られた電圧に基づいて異常動作の発生を検出する異常検出回路とを含み、第１の値は第２の値よりも大きいものである。
【００２３】
その駆動装置においては、電圧保持回路により第１のノードと第２のノードとの間が第１の電圧に保持される。それにより、第２のノードの電位は第１のノードの電位よりも第１の電圧分高い。この状態で、電圧印加回路により第１のノードの電位が変化されるとともに、複数のスイッチ回路により第１および第２のノードの一方が選択的に複数の走査電極にそれぞれ接続される。それにより、複数の走査電極に種々の駆動波形が印加される。
【００２４】
電圧保持回路と第１のノードとの間には保護抵抗が設けられる。正常動作時に、スイッチ回路により第１のノードが走査電極に接続される状態と第２のノードが走査電極に接続される状態とが切り替えられることにより保護回路の保護抵抗にパルス電圧が発生する。特に、書込み期間においては、保護回路の保護抵抗に書込みパルスに起因するパルス電圧が発生する。維持期間におけるスイッチ回路の異常動作時には、保護回路の保護抵抗にパルス電圧が発生する。
【００２５】
維持期間におけるスイッチ回路の異常動作時に保護抵抗に発生するパルス電圧のピーク値および発生率は、正常動作時にスイッチ回路の動作により保護抵抗に発生するパルス電圧のピーク値および発生率と異なる。それにより、維持期間におけるスイッチ回路の異常動作時に整流回路により得られる電圧は、正常動作時に整流回路により得られる電圧とは異なる。
【００２６】
正常動作時に発生するパルス電圧が異常動作時に発生するパルス電圧に比べて高いピーク値を有するが発生率が低い場合には、整流回路により得られる電圧は低くなる。それにより、高いピーク値を有しかつ低い発生率を有する正常動作時のパルス電圧を異常動作の発生として誤検出することなく異常動作の発生を正確に検出することができる。したがって、整流回路により得られた電圧に基づいて維持期間におけるスイッチ回路の異常動作の発生を検出することが可能となる。
【００２７】
ここで、維持期間において複数のスイッチ回路に流れる電流が少ない場合には、維持期間におけるスイッチ回路の異常動作時に保護回路の保護抵抗に発生する電圧と書込み期間において保護回路の保護抵抗に発生する電圧との差が小さくなる。
【００２８】
そこで、書込み期間においては、保護抵抗に発生する電圧よりも第１の値分低い電圧が整流回路に与えられ、維持期間においては、保護抵抗に発生する電圧よりも第２の値分低い電圧が整流回路に与えられる。第２の値は第１の値よりも大きいので、維持期間におけるスイッチ回路の異常動作時に整流回路により得られる電圧は、書込み期間において整流回路により得られる電圧よりも高くなる。
【００２９】
それにより、書込み期間における書込みパルスに起因するパルス電圧を異常動作の発生として誤検出することなく、維持期間における異常動作の発生を確実に検出することが可能となる。
【００３０】
（２）異常検出回路は、整流回路により得られた電圧が予め定められたしきい値よりも高い場合に異常動作の発生を示す検出信号を出力してもよい。
【００３１】
この場合、しきい値を異常動作時に整流回路により得られる電圧と正常動作時に整流回路により得られる電圧との間に設定することにより、異常動作の発生を示す検出信号を出力することができる。その検出信号を用いて駆動装置の電源回路を一時的に停止することができる。それにより、スイッチ回路が一時的な異常動作を起こした場合に、スイッチ回路を正常動作に回復させることができる。
【００３２】
（３）しきい値は、書込み期間において整流回路により得られる電圧よりも高くかつ維持期間における複数のスイッチ回路の少なくとも１つの異常動作時に整流回路により得られる電圧よりも低く設定されてもよい。
【００３３】
この場合、書込み期間における書込みパルスに起因するパルス電圧を異常動作の発生として誤検出することなく、維持期間におけるスイッチ回路の異常動作の発生時に検出信号を確実に出力することができる。
【００３４】
（４）異常検出回路は、整流回路により得られた電圧がしきい値よりも高い場合にオンするスイッチング素子を含み、スイッチング素子のオンに応答して検出信号を出力してもよい。
【００３５】
この場合、簡単な構成および少ない部品点数で検出信号を出力することができる。したがって、駆動装置の低コスト化が可能となる。
【００３６】
（５）複数のスイッチ回路は、維持期間において第１のノードを複数の走査電極にそれぞれ接続し、電圧印加回路は、維持期間において第１のノードに維持パルスを印加し、異常検出回路は、整流回路により得られた電圧がしきい値以上であるか否かに基づいて、維持期間において第２のノードが複数の走査電極の少なくとも１つに接続される異常動作を検出してもよい。
【００３７】
維持期間においては、電圧印加回路により第１のノードに維持パルスが印加される。この場合、第２のノードには維持パルスよりも第１の電圧分高いパルス電圧が発生する。正常動作時には、維持期間において複数のスイッチ回路により第１のノードが複数の走査電極にそれぞれ接続される。一方、スイッチ回路の異常動作により維持期間において第２のノードが複数の走査電極の少なくとも１つに接続されると、保護抵抗に高いパルス電圧が発生する。また、維持パルスの発生率は高いため、異常動作時の保護抵抗におけるパルス電圧の発生率も高い。それにより、整流回路により得られた電圧がしきい値よりも高くなる。
【００３８】
したがって、整流回路により得られた電圧がしきい値以上であるか否かに基づいて、維持期間において第２のノードが複数の走査電極の少なくとも１つに接続される異常動作を検出することが可能となる。
【００３９】
（６）複数のスイッチ回路は、書込み期間において第１のノードを複数の走査電極に順次一定時間ずつ接続し、第１の値は、書込み期間において整流回路により得られる電圧がしきい値よりも低くなるように設定されてもよい。
【００４０】
この場合、書込み期間において保護抵抗に発生するパルス電圧を異常動作の発生として誤検出することなく、維持期間における異常動作の発生を正確に検出することができる。
【００４１】
（７）スイッチ回路は、所定のタイミングで第１のノードが複数の走査電極に接続される第１の状態を第２のノードが複数の走査電極に接続される第２の状態に切り替え、しきい値は、維持期間における異常動作の発生時に整流回路により得られる電圧よりも低く、第１の状態から第２の状態への切替え時に整流回路により得られる電圧よりも高く設定されてもよい。
【００４２】
正常動作時に、スイッチ回路により所定のタイミングで第１のノードが複数の走査電極に接続される第１の状態が第２のノードが複数の走査電極に接続される第２の状態に切り替えられる。このとき、保護抵抗にパルス電圧が発生する。
【００４３】
上記のように、しきい値が維持期間における異常動作の発生時に整流回路により得られる電圧よりも低く、第１の状態から第２の状態への切替え時に整流回路により得られる電圧よりも高く設定された場合、正常動作時に第１の状態から第２の状態への切替え時に発生するパルス電圧を異常動作の発生として誤検出することなく、維持期間における異常動作の発生を正確に検出することができる。
【００４４】
（８）複数のサブフィールドのうち少なくとも１つのサブフィールドは、複数の放電セルの壁電荷を書込み放電が可能な状態に調整する初期化期間を含み、所定のタイミングは、初期化期間内にあってもよい。
【００４５】
複数の放電セルの壁電荷を書込み放電が可能な状態に調整するための初期化期間には、第１の状態から第２の状態への切替えが行われる。この場合、正常動作時の初期化期間における第１の状態から第２の状態への切替え時に発生するパルス電圧を異常動作の発生として誤検出することなく、維持期間における異常動作の発生を正確に検出することができる。
【００４６】
（９）電圧低減回路は、電圧保持回路と第２のノードとの間で整流回路に直列に接続される第１および第２のツェナーダイオードと、書込み期間において第１のツェナーダイオードの両端を短絡させる短絡回路とを含み、第１および第２のツェナーダイオードはそれぞれ第１および第２のツェナー電圧を有し、第１および第２のツェナー電圧の合計が第１の値に相当し、第２のツェナー電圧が第２の値に相当してもよい。
【００４７】
この場合、簡単な回路構成および少ない部品点数で、高いピーク値を有しかつ低い発生率を有する正常時のパルス電圧を異常動作の発生として誤検出することなく、維持期間における異常動作の発生を正確に検出することができる。
【００４８】
（１０）整流回路は、容量素子、第１の抵抗要素、第２の抵抗要素および一方向導通素子を含み、容量素子、第１の抵抗要素および一方向導通素子は、電圧保持回路と第２のノードとの間に直列に接続され、第２の抵抗要素は、容量素子に並列に接続され、一方向導通素子は保護抵抗に発生する電圧により容量素子が充電されるように一方向の電流の流れを許容してもよい。
【００４９】
この場合、保護抵抗に発生したパルス電圧により第１の抵抗要素および一方向導通素子を通して容量素子が充電され、パルス電圧の発生後に第２の抵抗要素を通して容量素子が徐々に放電される。それにより、保護抵抗に発生したパルス電圧が整流される。
【００５０】
このように、保護回路が簡単な構成を有し、部品点数が少ないので、保護回路を設けることによるコストの上昇が抑制される。
【００５１】
（１１）駆動装置は、電圧保持回路により保持される電圧が許容値を超えたことを検出する電圧検出回路をさらに備え、電圧検出回路は、電圧保持回路により保持される電圧が許容値を超えた場合または保護回路の異常検出回路により異常動作の発生が検出された場合に、共通の検出信号を出力してもよい。
【００５２】
この場合、電圧保持回路により保持される電圧が許容値を超えた場合または保護回路の異常検出回路により異常動作の発生が検出された場合に電圧保持回路から共通の検出信号が出力される。したがって、保護回路および電圧保持回路の部品および検出信号が共用されるので、部品点数および組み立て工数が低減される。その結果、駆動装置の低コスト化が可能となる。
【００５３】
（１２）複数の走査電極は、第１の走査電極群および第２の走査電極群に区分され、書込み期間は、第１の書込み期間および第２の書込み期間を順に含み、駆動装置は、第１の書込み期間において第１の走査電極群に属する複数の走査電極を駆動する第１の駆動回路と、第２の書込み期間において第２の走査電極群に属する複数の走査電極を駆動する第２の駆動回路とを含み、第１の駆動回路および第２の駆動回路の各々は、複数のスイッチ回路、電圧印加回路、電圧保持回路および保護回路を含んでもよい。
【００５４】
この場合、第１の書込み期間において第１の駆動回路により第１の走査電極群に属する複数の走査電極が駆動され、第２の書込み期間において第２の駆動回路により第２の走査電極群に属する複数の走査電極が駆動される。このような構成では、維持期間において、第１および第２の駆動回路の各々に含まれる複数のスイッチ回路に流れる電流が少なくなる。それにより、維持期間におけるスイッチ回路の異常動作時に第１および第２の駆動回路の各々に含まれる保護回路の保護抵抗に発生する電圧と書込み期間において第１および第２の駆動回路の各々に含まれる保護回路の保護抵抗に発生する電圧との差が小さくなる。
【００５５】
このような場合でも、維持期間におけるスイッチ回路の異常動作時に整流回路により得られる電圧は、書込み期間において整流回路により得られる電圧よりも高くなる。
【００５６】
したがって、書込み期間における書込みパルスに起因するパルス電圧を異常動作の発生として誤検出することなく、維持期間における異常動作の発生を確実に検出することが可能となる。
【００５７】
（１３）第１の駆動回路の電圧印加回路は、第１の書込み期間において第１の走査電極群に属する複数の走査電極に第１の電位、第２の電位および第１の電位に遷移する書込みパルスを順次印加し、第２の駆動回路の電圧印加回路は、第１の書込み期間において第２の走査電極群に属する複数の走査電極を第１の電位よりも高い第３の電位に保持し、第２の書込み期間において第２の走査電極群に属する複数の走査電極に第１の電位、第２の電位および第１の電位に遷移する書込みパルスを順次印加してもよい。
【００５８】
この場合、第１の書込み期間において、第１の走査電極群に属する複数の走査電極に書込みパルスが順次印加されつつ、第２の走査電極群に属する複数の走査電極が高い電位に保持される。それにより、第２の書込み期間の前に、第２の走査電極群に属する複数の走査電極に蓄積された壁電荷が抜け出ることが防止される。このような構成においても、書込み期間における書込みパルスに起因するパルス電圧を異常動作の発生として誤検出することなく、維持期間における異常動作の発生を確実に検出することが可能となる。
【００５９】
（１４）第２の発明に係るプラズマディスプレイパネルの駆動方法は、複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルをサブフィールド法で駆動する方法であって、電圧保持回路により第１のノードと第２のノードとの間を第１の電圧に保持するステップと、第１のノードの電位を変化させるステップと、複数の走査電極に対応して設けられる複数のスイッチ回路により第１および第２のノードの一方を選択的に複数の走査電極にそれぞれ接続するステップと、書込み期間において電圧保持回路と第２のノードとの間に接続される保護抵抗に発生する電圧よりも第１の値分低い電圧を整流するステップと、維持期間において保護抵抗に発生する電圧よりも第２の値分低い電圧を整流するステップと、整流により得られた電圧に基づいて異常動作の発生を検出するステップとを備えたものである。
【００６０】
その駆動方法においては、電圧保持回路により第１のノードと第２のノードとの間が第１の電圧に保持される。それにより、第２のノードの電位は第１のノードの電位よりも第１の電圧分高い。この状態で、第１のノードの電位が変化されるとともに、複数のスイッチ回路により第１および第２のノードの一方が選択的に複数の走査電極にそれぞれ接続される。それにより、複数の走査電極に種々の駆動波形が印加される。
【００６１】
電圧保持回路と第１のノードとの間には保護抵抗が設けられる。正常動作時に、スイッチ回路により第１のノードが走査電極に接続される状態と第２のノードが走査電極に接続される状態とが切り替えられることにより保護抵抗にパルス電圧が発生する。特に、書込み期間においては、保護抵抗に書込みパルスに起因するパルス電圧が発生する。維持期間におけるスイッチ回路の異常動作時には、保護抵抗にパルス電圧が発生する。
【００６２】
維持期間におけるスイッチ回路の異常動作時に保護抵抗に発生するパルス電圧のピーク値および発生率は、正常動作時にスイッチ回路の動作により保護抵抗に発生するパルス電圧のピーク値および発生率と異なる。それにより、維持期間におけるスイッチ回路の異常動作時に整流により得られる電圧は、正常動作時に整流により得られる電圧とは異なる。
【００６３】
正常動作時に発生するパルス電圧が異常動作時に発生するパルス電圧に比べて高いピーク値を有するが発生率が低い場合には、整流により得られる電圧は低くなる。それにより、高いピーク値を有しかつ低い発生率を有する正常動作時のパルス電圧を異常動作の発生として誤検出することなく異常動作の発生を正確に検出することができる。したがって、整流により得られた電圧に基づいて維持期間におけるスイッチ回路の異常動作の発生を検出することが可能となる。
【００６４】
ここで、維持期間において複数のスイッチ回路に流れる電流が少ない場合には、維持期間におけるスイッチ回路の異常動作時に保護抵抗に発生する電圧と書込み期間において保護抵抗に発生する電圧との差が小さくなる。
【００６５】
そこで、書込み期間においては、保護抵抗に発生する電圧よりも第１の値分低い電圧が整流され、維持期間においては、保護抵抗に発生する電圧よりも第２の値分低い電圧が整流される。第２の値は第１の値よりも大きいので、維持期間におけるスイッチ回路の異常動作時に整流により得られる電圧は、書込み期間において整流により得られる電圧よりも高くなる。
【００６６】
それにより、書込み期間における書込みパルスに起因するパルス電圧を異常動作の発生として誤検出することなく、維持期間における異常動作の発生を確実に検出することが可能となる。
【００６７】
（１５）第３の発明に係るプラズマディスプレイ装置は、複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルと、プラズマディスプレイパネルを１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動する駆動装置とを備え、各サブフィールドは、複数の放電セルに選択的に書込みパルスを印加して書込み放電を発生させる書込み期間と、書込み放電が発生した放電セルを発光させるために複数の放電セルに維持パルスを印加する維持期間とを含み、駆動装置は、複数の走査電極に対応して設けられ、第１および第２のノードの一方を選択的に複数の走査電極にそれぞれ接続する複数のスイッチ回路と、第１のノードの電位を変化させる電圧印加回路と、第１のノードと第２のノードとの間を第１の電圧に保持する電圧保持回路と、電圧保持回路と第２のノードとの間に設けられる保護回路とを含み、保護回路は、電圧保持回路と第２のノードとの間に接続される保護抵抗と、整流回路と、書込み期間において保護抵抗に発生する電圧よりも第１の値分低い電圧を整流回路に与え、維持期間において保護抵抗に発生する電圧よりも第２の値分低い電圧を整流回路に与える電圧低減回路と、整流回路により得られた電圧に基づいて異常動作の発生を検出する異常検出回路とを含み、第１の値は第２の値よりも大きいものである。
【００６８】
そのプラズマディスプレイ装置においては、駆動装置によりプラズマディスプレイパネルが駆動される。
【００６９】
駆動装置においては、電圧保持回路により第１のノードと第２のノードとの間が第１の電圧に保持される。それにより、第２のノードの電位は第１のノードの電位よりも第１の電圧分高い。この状態で、電圧印加回路により第１のノードの電位が変化されるとともに、複数のスイッチ回路により第１および第２のノードの一方が選択的に複数の走査電極にそれぞれ接続される。それにより、複数の走査電極に種々の駆動波形が印加される。
【００７０】
電圧保持回路と第１のノードとの間には保護抵抗が設けられる。正常動作時に、スイッチ回路により第１のノードが走査電極に接続される状態と第２のノードが走査電極に接続される状態とが切り替えられることにより保護回路の保護抵抗にパルス電圧が発生する。特に、書込み期間においては、保護回路の保護抵抗に書込みパルスに起因するパルス電圧が発生する。維持期間におけるスイッチ回路の異常動作時には、保護回路の保護抵抗にパルス電圧が発生する。
【００７１】
維持期間におけるスイッチ回路の異常動作時に保護抵抗に発生するパルス電圧のピーク値および発生率は、正常動作時にスイッチ回路の動作により保護抵抗に発生するパルス電圧のピーク値および発生率と異なる。それにより、維持期間におけるスイッチ回路の異常動作時に整流回路により得られる電圧は、正常動作時に整流回路により得られる電圧とは異なる。
【００７２】
正常動作時に発生するパルス電圧が異常動作時に発生するパルス電圧に比べて高いピーク値を有するが発生率が低い場合には、整流回路により得られる電圧は低くなる。それにより、高いピーク値を有しかつ低い発生率を有する正常動作時のパルス電圧を異常動作の発生として誤検出することなく異常動作の発生を正確に検出することができる。したがって、整流回路により得られた電圧に基づいて維持期間におけるスイッチ回路の異常動作の発生を検出することが可能となる。
【００７３】
ここで、維持期間において複数のスイッチ回路に流れる電流が少ない場合には、維持期間におけるスイッチ回路の異常動作時に保護回路の保護抵抗に発生する電圧と書込み期間において保護回路の保護抵抗に発生する電圧との差が小さくなる。
【００７４】
そこで、書込み期間においては、保護抵抗に発生する電圧よりも第１の値分低い電圧が整流回路に与えられ、維持期間においては、保護抵抗に発生する電圧よりも第２の値分低い電圧が整流回路に与えられる。第２の値は第１の値よりも大きいので、維持期間におけるスイッチ回路の異常動作時に整流回路により得られる電圧は、書込み期間において整流回路により得られる電圧よりも高くなる。
【００７５】
それにより、書込み期間における書込みパルスに起因するパルス電圧を異常動作の発生として誤検出することなく、維持期間における異常動作の発生を確実に検出することが可能となる。
【００７６】
（１６）第４の発明に係るプラズマディスプレイパネルの駆動装置は、複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動装置であって、複数の走査電極に対応して設けられ、第１および第２のノードの一方を選択的に複数の走査電極にそれぞれ接続する複数のスイッチ回路と、第１のノードの電位を変化させる電圧印加回路と、第１のノードと第２のノードとの間を第１の電圧に保持する電圧保持回路と、電圧保持回路と第２のノードとの間に設けられる保護回路とを備え、保護回路は、電圧保持回路と第２のノードとの間に接続される保護抵抗と、整流回路と、各サブフィールドの第１の期間において保護抵抗に発生する電圧よりも第１の値分低い電圧を整流回路に与え、各サブフィールドの第１の期間において保護抵抗に発生する電圧よりも第２の値分低い電圧を整流回路に与える電圧低減回路と、整流回路により得られた電圧に基づいて異常動作の発生を検出する異常検出回路とを含むものである。
【００７７】
その駆動装置においては、電圧保持回路により第１のノードと第２のノードとの間が第１の電圧に保持される。それにより、第２のノードの電位は第１のノードの電位よりも第１の電圧分高い。この状態で、電圧印加回路により第１のノードの電位が変化されるとともに、複数のスイッチ回路により第１および第２のノードの一方が選択的に複数の走査電極にそれぞれ接続される。それにより、複数の走査電極に種々の駆動波形が印加される。
【００７８】
電圧保持回路と第１のノードとの間には保護抵抗が設けられる。正常動作時に、スイッチ回路により第１のノードが走査電極に接続される状態と第２のノードが走査電極に接続される状態とが切り替えられることにより保護回路の保護抵抗にパルス電圧が発生する。
【００７９】
スイッチ回路の異常動作時に保護抵抗に発生するパルス電圧のピーク値および発生率は、正常動作時にスイッチ回路の動作により保護抵抗に発生するパルス電圧のピーク値および発生率と異なる。それにより、スイッチ回路の異常動作時に整流回路により得られる電圧は、正常動作時に整流回路により得られる電圧とは異なる。
【００８０】
正常動作時に発生するパルス電圧が異常動作時に発生するパルス電圧に比べて高いピーク値を有するが発生率が低い場合には、整流回路により得られる電圧は低くなる。それにより、高いピーク値を有しかつ低い発生率を有する正常動作時のパルス電圧を異常動作の発生として誤検出することなく異常動作の発生を正確に検出することができる。したがって、整流回路により得られた電圧に基づいてスイッチ回路の異常動作の発生を検出することが可能となる。
【００８１】
ここで、第１の期間におけるスイッチ回路の異常動作時に保護回路の保護抵抗に発生する電圧と第２の期間において保護回路の保護抵抗に発生する電圧との差が小さい場合には、第２の期間におけるパルス電圧を異常動作の発生として誤検出する可能性がある。逆に、第２の期間におけるスイッチ回路の異常動作時に保護回路の保護抵抗に発生する電圧と第１の期間において保護回路の保護抵抗に発生する電圧との差が小さい場合には、第１の期間におけるパルス電圧を異常動作の発生として誤検出する可能性がある。
【００８２】
そこで、第１の期間においては、保護抵抗に発生する電圧よりも第１の値分低い電圧が整流回路に与えられ、第２の期間においては、保護抵抗に発生する電圧よりも第２の値分低い電圧が整流回路に与えられる。それにより、第１の期間におけるスイッチ回路の異常動作時に整流回路により得られる電圧と第２の期間において整流回路により得られる電圧との差が大きくなる。または、第２の期間におけるスイッチ回路の異常動作時に整流回路により得られる電圧と第１の期間において整流回路により得られる電圧との差が大きくなる。
【００８３】
したがって、正常動作時におけるパルス電圧を異常動作の発生として誤検出することなく、異常動作の発生を確実に検出することが可能となる。
【発明の効果】
【００８４】
第１〜第３の発明によれば、書込み期間における書込みパルスに起因するパルス電圧を異常動作の発生として誤検出することなく、維持期間における異常動作の発生を確実に検出することが可能となる。
【００８５】
また、第４の発明によれば、正常動作時におけるパルス電圧を異常動作の発生として誤検出することなく、異常動作の発生を確実に検出することが可能となる。
【発明を実施するための最良の形態】
【００８６】
以下、本発明の実施の形態に係るプラズマディスプレイ装置について、図面を用いて詳細に説明する。
【００８７】
（１）第１の実施の形態
（１−１）パネルの構成
図１は本発明の第１の実施の形態に係るプラズマディスプレイ装置におけるプラズマディスプレイパネルの一部を示す分解斜視図である。
【００８８】
プラズマディスプレイパネル（以下、パネルと略記する）１０は、互いに対向配置されたガラス製の前面基板２１および背面基板３１を備える。前面基板２１および背面基板３１の間に放電空間が形成される。前面基板２１上には複数対の走査電極２２および維持電極２３が互いに平行に形成されている。各対の走査電極２２および維持電極２３が表示電極を構成する。走査電極２２および維持電極２３を覆うように誘電体層２４が形成され、誘電体層２４上には保護層２５が形成されている。
【００８９】
背面基板３１上には絶縁体層３３で覆われた複数のデータ電極３２が設けられ、絶縁体層３３上に井桁状の隔壁３４が設けられている。また、絶縁体層３３の表面および隔壁３４の側面に蛍光体層３５が設けられている。そして、複数対の走査電極２２および維持電極２３と複数のデータ電極３２とが垂直に交差するように前面基板２１と背面基板３１とが対向配置され、前面基板２１と背面基板３１との間に放電空間が形成されている。放電空間には、放電ガスとして、例えばネオンとキセノンとの混合ガスが封入されている。なお、パネルの構造は上述したものに限られず、例えばストライプ状の隔壁を備えた構造を用いてもよい。
【００９０】
図２は本発明の第１の実施の形態におけるパネルの電極配列図である。行方向に沿ってｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に沿ってｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。ｎおよびｍはそれぞれ２以上の自然数である。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉ（ｉ＝１〜ｎ）と１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルＤＣが形成されている。それにより、放電空間内にｍ×ｎ個の放電セルが形成されている。
【００９１】
（１−２）プラズマディスプレイ装置の構成
図３は本発明の第１の実施の形態に係るプラズマディスプレイ装置の回路ブロック図である。
【００９２】
このプラズマディスプレイ装置は、パネル１０、画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３、維持電極駆動回路５４、タイミング発生回路５５および電源回路（図示せず）を備える。
【００９３】
画像信号処理回路５１は、画像信号ｓｉｇをパネル１０の画素数に応じた画像データに変換し、各画素の画像データを複数のサブフィールドに対応する複数のビットに分割し、それらをデータ電極駆動回路５２に出力する。
【００９４】
データ電極駆動回路５２は、サブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し、その信号に基づいて各データ電極Ｄ１〜Ｄｍを駆動する。
【００９５】
タイミング発生回路５５は、水平同期信号Ｈおよび垂直同期信号Ｖに基づいてタイミング信号を発生し、それらのタイミング信号をそれぞれの駆動回路ブロック（画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４）へ供給する。
【００９６】
走査電極駆動回路５３は、タイミング信号に基づいて走査電極ＳＣ１〜ＳＣｎに駆動波形を供給し、維持電極駆動回路５４はタイミング信号に基づいて維持電極ＳＵ１〜ＳＵｎに駆動波形を供給する。
【００９７】
（１−３）サブフィールド構成
次に、サブフィールド構成について説明する。サブフィールド法では、１フィールドが時間時上で複数のサブフィールドに分割され、複数のサブフィールドに輝度重みがそれぞれ設定されている。
【００９８】
例えば、１フィールドが時間時上で１０個のサブフィールド（以下、第１ＳＦ、第２ＳＦ、・・・、および第１０ＳＦと呼ぶ）に分割され、それらのサブフィールドがそれぞれ０．５、１、２、３、６、９、１５、２２、３０および４０の輝度重みを有する。
【００９９】
図４は図３のプラズマディスプレイ装置のサブフィールド構成における駆動電圧波形図である。
【０１００】
図４の上段には、維持電極ＳＵ１〜ＳＵｎ、１本の走査電極ＳＣ１およびデータ電極Ｄ１〜Ｄｍの駆動波形が示される。また、１フィールドの第１ＳＦの消去期間から第３ＳＦの初期化期間までが示される。ここでは、主として第２ＳＦについて説明する。
【０１０１】
第２ＳＦの初期化期間の前半部では、データ電極Ｄ１〜Ｄｍおよび維持電極ＳＵｌ〜ＳＵｎを０Ｖ（接地電位）に保持し、走査電極ＳＣ１〜ＳＣｎにランプ電圧を印加する。このランプ電圧は、放電開始電圧以下の正の電位Ｖｓｃｎから放電開始電圧を超える正の電位（Ｖｓｃｎ＋Ｖｓｅｔ）に向かって緩やかに上昇する。すると、全ての放電セルにおいて１回目の微弱な初期化放電が起こり、走査電極ＳＣ１〜ＳＣｎ上に負の壁電荷が蓄えられるとともに維持電極ＳＵ１〜ＳＵｎ上およびデータ電極Ｄ１〜Ｄｍ上に正の壁電荷が蓄えられる。ここで、電極を覆う誘電体層または蛍光体層上等に蓄積した壁電荷により生じる電圧を電極上の壁電圧という。
【０１０２】
続く初期化期間の後半部では、維持電極ＳＵ１〜ＳＵｎを正の電位Ｖｅ１に保ち、走査電極ＳＣ１〜ＳＣｎに正の電位（Ｖｓｃｎ＋Ｖｓｅｔ）から負の電位（−Ｖａｄ）に向かって緩やかに下降するランプ電圧を印加する。すると、全ての放電セルにおいて２回目の微弱な初期化放電が起こり、走査電極ＳＣ１〜ＳＣｎ上の壁電圧および維持電極ＳＵ１〜ＳＵｎ上の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上の壁電圧も書込み動作に適した値に調整される。
【０１０３】
以上のように、第２ＳＦの初期化期間では、全ての放電セルで初期化放電を発生させる全セル初期化動作が行われる。
【０１０４】
第２ＳＦの書込み期間では、維持電極ＳＵ１〜ＳＵｎに電位Ｖｅ２を印加し、走査電極ＳＣ１〜ＳＣｎを一旦電位（Ｖｓｃｎ−Ｖａｄ）に保持する。次に、１行目の走査電極ＳＣ１に負の走査パルスＰａ（＝−Ｖａｄ）を印加するとともに、データ電極Ｄ１〜Ｄｍのうち１行目において発光すべき放電セルのデータ電極Ｄｋ（ｋは１〜ｍのいずれか）に正の書込みパルスＰｄを印加する。すると、データ電極Ｄｋと走査電極ＳＣ１との交差部の電圧は、外部印加電圧（Ｐｄ−Ｐａ）にデータ電極Ｄｋ上の壁電圧および走査電極ＳＣ１上の壁電圧が加算された値となり、放電開始電圧を超える。それにより、データ電極Ｄｋと走査電極ＳＣ１との間および維持電極ＳＵ１と走査電極ＳＣ１との間で書込み放電が発生する。その結果、その放電セルの走査電極ＳＣ１上に正の壁電荷が蓄積され、維持電極ＳＵ１上に負の壁電荷が蓄積され、データ電極Ｄｋ上にも負の壁電荷が蓄積される。
【０１０５】
このようにして、１行目において発光すべき放電セルで書込み放電が発生して各電極上に壁電荷を蓄積させる書込み動作が行われる。一方、書込みパルスＰｄが印加されなかったデータ電極Ｄｈ（ｈ≠ｋ）と走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作を１行目の放電セルからｎ行目の放電セルに至るまで順次行い、書込み期間が終了する。
【０１０６】
続く維持期間では、維持電極ＳＵ１〜ＳＵｎを０Ｖに戻し、走査電極ＳＣ１〜ＳＣｎに維持期間の最初の維持パルスＰｓ（＝Ｖｓｕｓ）を印加する。このとき、書込み期間で書込み放電が発生した放電セルにおいては、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧は、維持パルスＰｓ（＝Ｖｓｕｓ）に走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧が加算された値となり、放電開始電圧を超える。それにより、走査電極ＳＣｉと維持電極ＳＵｉとの間で維持放電が起こり、放電セルが発光する。その結果、走査電極ＳＣｉ上に負の壁電荷が蓄積され、維持電極ＳＵｉ上に正の壁電荷が蓄積され、データ電極Ｄｋ上に正の壁電荷が蓄積される。
【０１０７】
書込み期間で書込み放電が発生しなかった放電セルでは維持放電は起こらず、初期化期間の終了時における壁電荷の状態が保持される。続いて、走査電極ＳＣ１〜ＳＣｎを０Ｖに戻し、維持電極ＳＵ１〜ＳＵｎに維持パルスＰｓを印加する。すると、維持放電が起こった放電セルでは、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧が放電開始電圧を超えるので、再び維持電極ＳＵｉと走査電極ＳＣｉとの間で維持放電が起こり、維持電極ＳＵｉ上に負の壁電荷が蓄積され、走査電極ＳＣｉ上に正の壁電荷が蓄積される。
【０１０８】
以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに予め定められた数の維持パルスＰｓを交互に印加することにより、書込み期間において書込み放電が発生した放電セルでは維持放電が継続して行われる。このようにして維持期間における維持動作が終了する。
【０１０９】
第３ＳＦの初期化期間では、維持電極ＳＵ１〜ＳＵｎを電位Ｖｅ１に保持し、データ電極Ｄ１〜Ｄｍを０Ｖに保持し、走査電極ＳＣ１〜ＳＣｎに正の電位Ｖｓｕｓから負の電位（−Ｖａｄ）に向かって緩やかに下降するランプ電圧を印加する。すると、前のサブフィールドの維持期間で維持放電が起こった放電セルでは微弱な初期化放電が発生する。それにより、走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧が弱められ、データ電極Ｄｋ上の壁電圧も書込み動作に適した値に調整される。
【０１１０】
一方、前のサブフィールドで書込み放電および維持放電が起こらなかった放電セルにおいては、放電が発生することはなく、前のサブフィールドの初期化期間の終了時における壁電荷の状態がそのまま保たれる。
【０１１１】
このように、第３ＳＦの初期化期間では、直前のサブフィールドで維持放電が起こった放電セルで選択的に初期化放電を発生させる選択初期化動作を行う。
【０１１２】
（１−４）走査電極駆動回路５３の構成
図５は走査電極駆動回路５３の構成を示す回路図である。
【０１１３】
走査電極駆動回路５３は、走査ＩＣ（集積回路）１００、直流電源２００、保護回路３００、回収回路４００、ダイオードＤ１０、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ３〜Ｑ５，Ｑ７およびＮＰＮバイポーラトランジスタ（以下、トランジスタと略記する）Ｑ６，Ｑ８を含む。図５には、走査電極駆動回路５３において１本の走査電極ＳＣ１に接続される１つの走査ＩＣ１００が示される。他の走査電極ＳＣ２〜ＳＣｎにも図５の走査ＩＣ１００と同様の走査ＩＣがそれぞれ接続される。
【０１１４】
走査ＩＣ１００は、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ１，Ｑ２を含む。回収回路４００は、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）ＱＡ，ＱＢ、回収コイルＬＡ，ＬＢ、回収コンデンサＣＲおよびダイオードＤＡ，ＤＢを含む。
【０１１５】
走査ＩＣ１００はノードＮ１とノードＮ２との間に接続される。走査ＩＣ１００のトランジスタＱ１はノードＮ２と走査電極ＳＣ１との間に接続され、トランジスタＱ２は走査電極ＳＣ１とノードＮ１との間に接続される。トランジスタＱ１のゲートには制御信号ＳＨが与えられ、トランジスタＱ２のゲートには制御信号ＳＬが与えられる。
【０１１６】
保護回路３００は、ノードＮ２とノードＮ３との間に接続される。保護回路３００は保護抵抗を含む。この保護回路３００には、図３のタイミング発生回路５５からタイミング信号ＳＣＳＵが与えられる。保護回路３００の詳細な構成および動作については後述する。
【０１１７】
電圧Ｖｓｃｎを受ける電源端子Ｖ１０は、ダイオードＤ１０を介してノードＮ３に接続される。直流電源２００は、ノードＮ１とノードＮ３との間に接続される。この直流電源２００は、電解コンデンサからなり、電圧Ｖｓｃｎを保持するフローティング電源として働く。以下、ノードＮ１の電位をＶＦＧＮＤとし、ノードＮ３の電位をＶｓｃｎＦとする。ノードＮ３の電位ＶｓｃｎＦは、ノードＮ１の電位ＶＦＧＮＤに電圧Ｖｓｃｎを加算した値を有する。すなわち、ＶｓｃｎＦ＝ＶＦＧＮＤ＋Ｖｓｃｎとなる。
【０１１８】
トランジスタＱ３は、電圧Ｖｓｅｔを受ける電源端子Ｖ１１とノードＮ４との間に接続され、ゲートには制御信号ＣＰＨが与えられる。トランジスタＱ４は、ノードＮ１とノードＮ４との間に接続され、ゲートには制御信号ＣＥＩが与えられる。トランジスタＱ５は、ノードＮ１と負の電圧（−Ｖａｄ）を受ける電源端子Ｖ１２との間に接続され、ゲートには制御信号ＣＥＬが与えられる。制御信号ＣＥＩは制御信号ＣＥＬの反転信号である。
【０１１９】
トランジスタＱ６，Ｑ７は、電圧Ｖｓｕｓを受ける電源端子Ｖ１３とノードＮ４との間に接続される。トランジスタＱ６のベースには制御信号ＣＭＨが与えられ、トランジスタＱ７のゲートには制御信号ＣＰＨ２が与えられる。トランジスタＱ８は、ノードＮ４と接地端子との間に接続され、ベースには制御信号ＣＭＬが与えられる。
【０１２０】
ノードＮ４とノードＮ５との間には、回収コイルＬＡ、ダイオードＤＡおよびトランジスタＱＡが直列に接続されるとともに、回収コイルＬＢ、ダイオードＤＢおよびトランジスタＱＢが直列に接続される。回収コンデンサＣＲはノードＮ５と接地端子との間に接続される。
【０１２１】
（１−５）走査電極駆動回路５３の動作
図６は図４の第２サブフィールドの初期化期間および書込み期間における詳細なタイミング図である。
【０１２２】
図６の最上段には、一点鎖線でノードＮ１の電位ＶＦＧＮＤの変化が示され、点線でノードＮ３の電位ＶｓｃｎＦの変化が示され、実線で走査電極ＳＣ１の電位の変化が示される。なお、図６には、回収回路４００に与えられる制御信号ＳＡ，ＳＢは図示されていない。
【０１２３】
初期化期間の開始時点ｔ０では、制御信号ＳＨ，ＣＭＨ，ＣＰＨ，ＣＥＬがローレベルにあり、制御信号ＳＬ，ＣＭＬ，ＣＰＨ２，ＣＥＩがハイレベルにある。それにより、トランジスタＱ１，Ｑ６，Ｑ３，Ｑ５がオフし、トランジスタＱ２，Ｑ８，Ｑ７，Ｑ４がオンしている。したがって、ノードＮ１は接地電位（０Ｖ）となっており、ノードＮ３の電位ＶｓｃｎＦはＶｓｃｎとなっている。また、トランジスタＱ２がオンしているので、走査電極ＳＣ１の電位は接地電位となっている。
【０１２４】
時点ｔ１で、制御信号ＣＭＬ，ＣＰＨ２がローレベルになり、トランジスタＱ８，Ｑ７がオフする。また、制御信号ＳＨがハイレベルとなり、制御信号ＳＬがローレベルとなる。それにより、トランジスタＱ１がオンし、トランジスタＱ２がオフする。したがって、走査電極ＳＣ１の電位がＶｓｃｎに立ち上がる。
【０１２５】
時点ｔ２で、制御信号ＣＰＨがハイレベルになり、トランジスタＱ３がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤが接地電位からＶｓｅｔまで緩やかに上昇する。また、ノードＮ３の電位ＶｓｃｎＦおよび走査電極ＳＣ１の電位がＶｓｃｎから（Ｖｓｃｎ＋Ｖｓｅｔ）まで上昇する。
【０１２６】
時点ｔ３で、制御信号ＣＰＨがローレベルになり、トランジスタＱ３がオフする。それにより、ノードＮ１の電位ＶＦＧＮＤがＶｓｅｔで維持される。また、ノードＮ３の電位ＶｓｃｎＦおよび走査電極ＳＣ１の電位が（Ｖｓｃｎ＋Ｖｓｅｔ）で維持される。
【０１２７】
時点ｔ４で、制御信号ＣＭＨ，ＣＰＨ２がハイレベルになり、トランジスタＱ６，Ｑ７がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤがＶｓｕｓまで低下する。また、ノードＮ３の電位ＶｓｃｎＦおよび走査電極ＳＣ１の電位が（Ｖｓｃｎ＋Ｖｓｕｓ）まで低下する。
【０１２８】
時点ｔ５で、制御信号ＳＨがローレベルとなり、制御信号ＳＬがハイレベルとなる。それにより、トランジスタＱ１がオフし、トランジスタＱ２がオンする。したがって、走査電極ＳＣ１の電位がＶｓｕｓまで低下する。
【０１２９】
時点ｔ６で、制御信号ＣＭＨ，ＣＥＩがローレベルになり、トランジスタＱ６，Ｑ４がオフする。また、制御信号ＣＥＬがハイレベルになり、トランジスタＱ５がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が（−Ｖａｄ）に向かって緩やかに低下する。また、ノードＮ３の電位ＶｓｃｎＦが（−Ｖａｄ＋Ｖｓｃｎ）に向かって緩やかに低下する。
【０１３０】
時点ｔ７で、制御信号ＳＨがハイレベルとなり、制御信号ＳＬがローレベルとなる。それにより、トランジスタＱ１がオンし、トランジスタＱ２がオフする。したがって、走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｅｔ２）から（−Ｖａｄ＋Ｖｓｃｎ）まで上昇する。ここで、Ｖｓｅｔ２＜Ｖｓｃｎである。
【０１３１】
書込み期間の時点ｔ８で、制御信号ＣＭＬがハイレベルになり、トランジスタＱ８がオンする。それにより、ノードＮ４が接地電位となる。このとき、トランジスタＱ４がオフしているので、ノードＮ１および走査電極ＳＣ１の電位は（−Ｖａｄ＋Ｖｓｃｎ）で維持される。
【０１３２】
時点ｔ９で、制御信号ＳＨがローレベルになり、制御信号ＳＬがハイレベルになる。それにより、トランジスタＱ１がオフし、トランジスタＱ２がオンする。したがって、走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｃｎ）から−Ｖａｄまで低下する。
【０１３３】
時点ｔ９ａで、制御信号ＳＨがハイレベルになり、制御信号ＳＬがローレベルになる。それにより、トランジスタＱ１がオフし、トランジスタＱ２がオンする。したがって、走査電極ＳＣ１の電位が−Ｖａｄから（−Ｖａｄ＋Ｖｓｃｎ）まで上昇する。その結果、走査電極ＳＣ１に走査パルスが発生する。
【０１３４】
このように、走査電極ＳＣ１の電位は、走査ＩＣ１００のトランジスタＱ１，Ｑ２のオンおよびオフによりノードＮ１の電位ＶＦＧＮＤおよびノードＮ３の電位ＶｓｃｎＦに切り替わる。
【０１３５】
初期化期間では、タイミング信号ＳＣＳＵがローレベルになる。また、書込み期間では、タイミング信号ＳＣＳＵはハイレベルになる。
【０１３６】
図７は図４の第２サブフィールドの維持期間における詳細なタイミング図である。
【０１３７】
図７の最上段には、一点鎖線でノードＮ１の電位ＶＦＧＮＤの変化が示され、、点線でノードＮ３の電位ＶｓｃｎＦの変化が示され、実線で走査電極ＳＣ１の電位の変化が示される。なお、図７には、回収回路４００に与えられる制御信号ＳＡ，ＳＢは図示されていない。
【０１３８】
維持期間の開始時点ｔ１０で、制御信号ＳＨ，ＣＭＨ，ＣＰＨ，ＣＥＬがローレベルにあり、制御信号ＳＬ，ＣＭＬ，ＣＰＨ２，ＣＥＩがハイレベルにある。それにより、トランジスタＱ１，Ｑ６，Ｑ３，Ｑ５がオフし、トランジスタＱ２，Ｑ８，Ｑ７，Ｑ４がオンしている。したがって、ノードＮ１は接地電位となっており、ノードＮ３の電位ＶｓｃｎＦはＶｓｃｎとなっている。また、トランジスタＱ２がオンしているので、走査電極ＳＣ１の電位は接地電位となっている。
【０１３９】
時点ｔ１１で、制御信号ＣＭＬがローレベルになり、トランジスタＱ８がオフする。このとき、制御信号ＳＡ（図５参照）がハイレベルとなり、トランジスタＱＡがオンする。それにより、回収コンデンサＣＲからノードＮ１および走査電極ＳＣ１に電流が供給され、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が上昇する。
【０１４０】
時点ｔ１２で、制御信号ＣＭＨがハイレベルとなり、トランジスタＱ６がオンする。このとき、制御信号ＳＡ（図５参照）がローレベルとなり、トランジスタＱＡはオフする。それにより、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位がＶｓｕｓとなる。また、ノードＮ３の電位ＶｓｃｎＦが（Ｖｓｃｎ＋Ｖｓｕｓ）となる。
【０１４１】
時点ｔ１３で、制御信号ＣＭＨがローレベルとなり、トランジスタＱ６がオフする。このとき、制御信号ＳＢ（図５参照）がハイレベルとなり、トランジスタＱＢがオンする。それにより、ノードＮ１および走査電極ＳＣ１から回収コンデンサＣＲに電流が供給され、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が低下する。
【０１４２】
時点ｔ１４で、制御信号ＣＭＬがハイレベルとなり、トランジスタＱ８がオンする。このとき、制御信号ＳＢ（図５参照）がローレベルとなり、トランジスタＱＢはオフする。それにより、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が接地電位となる。また、ノードＮ３の電位ＶｓｃｎＦがＶｓｃｎまで低下する。
【０１４３】
このように、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位は接地電位とＶｓｕｓとに交互に変化する。また、ノードＮ３の電位ＶｓｃｎＦはＶｓｃｎと（Ｖｓｃｎ＋Ｖｓｕｓ）とに交互に変化する。
【０１４４】
なお、図４の下段には、第１ＳＦの消去期間から第３ＳＦの初期化期間までの制御信号ＣＭＨ，ＣＭＬ，ＣＰＨ，ＣＰＨ２，ＣＥＬの波形および走査ＩＣ１００の状態が示されている。“ＡＬＬ−Ｌ”は全ての走査ＩＣ１００のトランジスタＱ１がオフし、トランジスタＱ２がオンする状態を示し、“ＡＬＬ−Ｈ”は全ての走査ＩＣ１００のトランジスタＱ１がオンし、トランジスタＱ２がオフする状態を示す。維持期間では、タイミング信号ＳＣＳＵはローレベルになる。
【０１４５】
（１−６）保護回路３００の保護抵抗に発生するパルス電圧
次に、図５の保護回路３００の保護抵抗の両端に発生するパルス電圧について説明する。
【０１４６】
保護回路３００の保護抵抗の両端に発生するパルス電圧には、以下に説明する正常パルス、アドレスパルスおよび異常パルスの３種類がある。本実施の形態では、保護回路３００がこれらの３種類のパルス電圧のうち異常パルスを検出し、異常検出信号を発生する。
【０１４７】
（ａ）正常パルス
まず、正常パルスについて説明する。図８は正常パルスの発生のメカニズムを説明するための模式図である。図８には、走査電極駆動回路５３、パネル容量ＣＰおよび維持電極駆動回路５４の一部が簡略化されて示されている。
【０１４８】
図８には、電圧Ｖｓｃｎを保持する直流電源２００、保護回路３００に含まれる保護抵抗Ｒ１、走査ＩＣ１００に含まれるトランジスタＱ１，Ｑ２、および負の電圧（−Ｖａｄ）を発生する直流電源６００が示される。また、パネル１０の全容量（以下、パネル容量と呼ぶ）ＣＰの一端に接続される１本の走査電極ＳＣ１、パネル容量ＣＰの他端に接続される１本の維持電極ＳＵ１、および維持電極駆動回路５４に含まれるトランジスタＱ３１，Ｑ３２が示される。
【０１４９】
図６の時点ｔ７の直前には、図８（ａ）に示されるように、全ての走査ＩＣ１００においてトランジスタＱ１がオフし、トランジスタＱ２がオンしている。また、ノードＮ１には負の電位（−Ｖａｄ）が与えられる。この場合、走査電極ＳＣ１の電位は（−Ｖａｄ＋Ｖｓｅｔ２）となっている。また、維持電極駆動回路５４のトランジスタＱ３１はオンし、トランジスタＱ３２はオフしている。電位（−Ｖａｄ＋Ｖｓｅｔ２）は例えば約−９０Ｖである。
【０１５０】
図６の時点ｔ７の直後には、図８（ｂ）に示されるように、全ての走査ＩＣ１００においてトランジスタＱ１がオンし、トランジスタＱ２がオフする。それにより、走査電極ＳＣ１の電位は（−Ｖａｄ＋Ｖｓｃｎ）になる。電位（−Ｖａｄ＋Ｖｓｃｎ）は例えば約＋３５Ｖである。
【０１５１】
この場合、保護抵抗Ｒ１に電流Ｉ１が流れ、パネル容量ＣＰが充電される。この充電電流により保護抵抗Ｒ１の両端にパルス電圧が発生する。上記のように、このパルス電圧を正常パルスと呼ぶ。
【０１５２】
図９は正常パルスの一例を示す波形図である。図９の例では、正常パルスのピークは５０Ｖを超える。このような正常パルスは、１フィールド（１６．６ｍｓ）当たり１０〜２０回程度発生する。
【０１５３】
（ｂ）アドレスパルス
次に、アドレスパルスについて説明する。図１０はアドレスパルスの発生のメカニズムを説明するための模式図である。図１０には、走査電極駆動回路５３、パネル１０および維持電極駆動回路５４の一部が簡略化されて示されている。
【０１５４】
正常動作時に、パネル１０の画面に横縞画像が表示される場合、ｎ本の走査電極ＳＣ１〜ＳＣｎに接続されるｎ個の走査ＩＣ１００のトランジスタＱ１が順次オンするとともにパネル１０のｍ本のデータ電極Ｄ１〜Ｄｍの電位が同時にハイレベルおよびローレベルに繰り返し切り替わる。
【０１５５】
この場合、各走査電極ＳＣｉとｍ本のデータ電極Ｄ１〜Ｄｍとの間に形成される放電セルの容量が同時に充電される。
【０１５６】
例えば、図６の時点ｔ９ａの直前には、図１０（ａ）に示されるように、走査電極ＳＣ１に接続される走査ＩＣ１００においてトランジスタＱ１がオフし、トランジスタＱ２がオンしている。また、ノードＮ１には負の電位（−Ｖａｄ）が与えられる。この場合、走査電極ＳＣ１の電位は−Ｖａｄとなっている。また、維持電極駆動回路５４のトランジスタＱ３１はオンし、トランジスタＱ３２はオフしている。電位（−Ｖａｄ）は例えば約−１０５Ｖである。
【０１５７】
図６の時点ｔ９ａの直後には、図１０（ｂ）に示されるように、走査電極ＳＣ１に接続される走査ＩＣ１００においてトランジスタＱ１がオンし、トランジスタＱ２がオフする。それにより、走査電極ＳＣ１の電位は（−Ｖａｄ＋Ｖｓｃｎ）になる。電位（−Ｖａｄ＋Ｖｓｃｎ）は例えば約＋３５Ｖである。
【０１５８】
この場合、保護抵抗Ｒ１に電流Ｉ２が流れ、走査電極ＳＣ１とデータ電極Ｄ１〜Ｄｍとの間に形成される放電セルの容量が同時に充電される。この充電電流により保護抵抗Ｒ１の両端にパルス電圧が発生する。上記のように、このパルス電圧をアドレスパルスと呼ぶ。
【０１５９】
図１１はアドレスパルスの一例を示す波形図である。図１１の例では、アドレスパルスのピークは５０Ｖ程度である。このようなアドレスパルスは、１ラインの白線と１ラインの黒線とを交互に有する横縞画像だけでなく、２ラインおきに白線を有する横縞画像、３ラインおきに白線を有する横縞画像、または２ラインの白線と２ラインの黒線とを交互に有する横縞画像のような種々のパターンの画像が表示される場合に発生する。例えば、パネル１０が７６８ラインを有し、サブフィールド数が１０の場合には、アドレスパルスは、１フィールド（１６．６ｍｓ）当たり４０００回程度発生する。なお、パネル１０の上半分の領域と下半分の領域とが別個の走査電極駆動回路、維持電極駆動回路およびデータ電極駆動回路により駆動される場合には、アドレスパルスは、１フィールド（１６．６ｍｓ）当たり２０００回程度発生する。
【０１６０】
（ｃ）異常パルス
さらに、異常パルスについて説明する。図１２は異常パルスの発生のメカニズムを説明するための模式図である。図１２には、走査電極駆動回路５３、パネル容量ＣＰおよび維持電極駆動回路５４の一部が簡略化されて示されている。
【０１６１】
図７に示したように、正常動作の維持期間では、全ての走査ＩＣ１００においてトランジスタＱ１がオフし、トランジスタＱ２がオンする。しかしながら、異常動作時には、パネル１０に表示される画像のパターンに関わらず全ての走査ＩＣ１００においてトランジスタＱ１がオンし、トランジスタＱ２がオフする。それにより、異常時には維持期間において走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間の放電電流が保護抵抗Ｒ１に流れる。
【０１６２】
図１２（ａ）に示されるように、走査電極駆動回路５３のトランジスタＱ６がオフし、トランジスタＱ８がオンするときには、維持電極駆動回路５４のトランジスタＱ３１がオンし、トランジスタＱ３２がオフする。異常動作により走査ＩＣ１００のトランジスタＱ１がオンし、トランジスタＱ２がオフしている場合、走査電極ＳＣ１の電位はＶｓｃｎとなる。電位Ｖｓｃｎは例えば約１４０Ｖである。また、維持電極ＳＵ１の電位はＶｓｕｓとなる。電位Ｖｓｕｓは例えば約１９０Ｖである。この場合、走査電極ＳＣ１と維持電極ＳＵ１との電位差が放電開始電圧を超えないため、走査電極ＳＣ１と維持電極ＳＵ１との間に接続される放電セルにおいて放電が発生しない。そのため、保護抵抗Ｒ１に放電電流が流れない。
【０１６３】
図１２（ｂ）に示されるように、走査電極駆動回路５３のトランジスタＱ６がオンし、トランジスタＱ８がオフするときには、維持電極駆動回路５４のトランジスタＱ３１がオフし、トランジスタＱ３２がオンする。異常動作により走査ＩＣ１００のトランジスタＱ１がオンし、トランジスタＱ２がオフしている場合、走査電極ＳＣ１の電位は（Ｖｓｃｎ＋Ｖｓｕｓ）となる。電位（Ｖｓｃｎ＋Ｖｓｕｓ）は例えば約３３０Ｖである。また、維持電極ＳＵ１の電位は０Ｖとなる。この場合、走査電極ＳＣ１と維持電極ＳＵ１との電位差が放電開始電圧を超えるため、走査電極ＳＣ１と維持電極ＳＵ１との間に接続される放電セルにおいて放電が発生する。それにより、保護抵抗Ｒ１に放電電流Ｉ３が流れる。
【０１６４】
このように、維持電極ＳＵ１の電位はＶｓｕｓと０Ｖとに交互に変化する。これに対して、走査電極ＳＣ１の電位はＶｓｃｎと（Ｖｓｃｎ＋Ｖｓｕｓ）とに変化する。したがって、保護抵抗Ｒ１には一方向にのみ放電電流Ｉ３が流れる。この放電電流Ｉ３により保護抵抗Ｒ１の両端にパルス電圧が発生する。上記のように、このパルス電圧を異常パルスと呼ぶ。
【０１６５】
図１３は異常パルスの一例を示す波形図である。図１３の例では、異常パルスのピークは５０Ｖを超える。このような異常パルスは、１フィールド（１６．６ｍｓ）当たり５０〜１０００回程度発生する。
【０１６６】
（ｄ）異常パルスによる保護抵抗Ｒ１の発熱
図１４（ａ）は正常動作時および異常動作時における保護抵抗Ｒ１の両端の電圧を示す波形図であり、図１４（ｂ）は正常動作時および異常動作時における走査電極ＳＣ１の電圧を示す波形図である。
【０１６７】
正常動作時には、維持期間において保護抵抗Ｒ１に電流は流れない。したがって、図１４（ａ）に示すように、保護抵抗Ｒ１の両端の電圧振幅はほぼ０Ｖとなる。
【０１６８】
一方、上記のように、異常動作により走査ＩＣ１００のトランジスタＱ１，Ｑ２がそれぞれオン状態およびオフ状態に固定されると、維持期間において保護抵抗Ｒ１に一方向に放電電流が流れる。それにより、図１４（ａ）に示すように、保護抵抗Ｒ１の両端の電圧振幅は著しく増加する。また、図１４（ｂ）に示すように、維持期間において走査電極ＳＣ１に与えられる維持パルスが電圧Ｖｓｃｎだけ上昇する。
【０１６９】
このような異常動作のために保護抵抗Ｒ１に放電電流が流れることにより、保護抵抗Ｒ１が発熱する。それにより、保護抵抗Ｒ１が赤熱したり、半田が溶融する可能性がある。
【０１７０】
そこで、本実施の形態では、保護回路３００により正常パルス、アドレスパルスおよび異常パルスの中から異常パルスが検出され、異常検出信号が出力される。この異常検出信号に基づいて電源回路が一時的に停止される。
【０１７１】
（１−７）保護回路３００の構成および動作
図１５は保護回路３００の構成を示す回路図である。図１５には、走査電極ＳＣ１に接続される走査ＩＣ１００のみが示されるが、保護回路３００および直流電源２００は走査電極ＳＣ１〜ＳＣｎに共通に設けられる。
【０１７２】
図１５に示すように、保護回路３００は、保護抵抗Ｒ１、コンデンサＣ１，Ｃ３、充電制限抵抗Ｒ２、ツェナーダイオードＺＤ１，ＺＤ２、整流用ダイオードＤａ、放電抵抗Ｒ３，Ｒ４、ＰＮＰバイポーラトランジスタ（以下、トランジスタと略記する）Ｑ１０、ＮＰＮバイポーラトランジスタ（以下、トランジスタと略記する）Ｑ１１、フォトカプラＰｈおよび抵抗Ｒ５，Ｒ６，Ｒ７を含む。充電制限抵抗Ｒ２の値は放電抵抗Ｒ３，Ｒ４の値の合計に比べて十分に小さい。
【０１７３】
保護抵抗Ｒ１はノードＮ３とノードＮ２との間に接続される。コンデンサＣ１はノードＮ３とノードＮ６との間に接続される。充電制限抵抗Ｒ２、ツェナーダイオードＺＤ１，ＺＤ２および整流用ダイオードＤａはノードＮ６とノードＮ２との間に直列に接続される。コンデンサＣ１、充電制限抵抗Ｒ２および整流用ダイオードＤａにより整流回路が構成される。ツェナーダイオードＺＤ１，ＺＤ２とダイオードＤａとは逆向きに接続される。
【０１７４】
放電抵抗Ｒ３はノードＮ３とノードＮ７との間に接続され、放電抵抗Ｒ４はノードＮ７とノードＮ６との間に接続される。トランジスタＱ１０のベースはノードＮ７に接続され、エミッタはノードＮ３に接続され、コレクタは抵抗Ｒ５を介してノードＮＤに接続される。
【０１７５】
トランジスタＱ１１のコレクタは、ツェナーダイオードＺＤ１とツェナーダイオードＺＤ２との接続点に接続され、エミッタはツェナーダイオードＺＤ１とダイオードＤａとの接続点に接続される。トランジスタＱ１１のベースとエミッタとの間に抵抗Ｒ６およびコンデンサＣ３が並列に接続される。
【０１７６】
また、フォトカプラＰｈのフォトトランジスタはツェナーダイオードＺＤ１のカソードとトランジスタＱ１１のベースとの間に接続される。フォトカプラＰｈの発光ダイオードのアノードは電圧Ｖｄｄを受ける電源端子Ｖ１５に接続され、フォトカプラＰｈの発光ダイオードのカソードは抵抗Ｒ７を介してタイミング信号ＳＣＳＵを受けるノードＮＦに接続される。タイミング信号ＳＣＳＵは、図３のタイミング発生回路５５から与えられる。
【０１７７】
各サブフィールドの初期化期間および維持期間には、タイミング信号ＳＣＳＵがローレベルとなる。この場合、フォトカプラＰｈの発光ダイオードに電流が流れる。それにより、フォトカプラＰｈのフォトトランジスタがオンし、コンデンサＣ３が充電される。したがって、トランジスタＱ１１がオンし、ツェナーダイオードＺＤ２の両端が短絡される。
【０１７８】
この状態で、ノードＮ３にパルス電圧が発生すると、コンデンサＣ１、充電制限抵抗Ｒ２、ツェナーダイオードＺＤ１、トランジスタＱ１１およびダイオードＤａに電流が流れる。
【０１７９】
この場合、電流はコンデンサＣ１の値および充電制限抵抗Ｒ２の値で決まる時定数で整流され、コンデンサＣ１が充電される。それにより、ノードＮ３の電位が上昇する。パルス電圧の発生後、コンデンサＣ１が放電抵抗Ｒ３，Ｒ４を通して徐々に放電される。それにより、ノードＮ３の電位が低下する。
【０１８０】
パルス電圧の発生ごとに上記の動作が繰り返されることにより保護抵抗Ｒ１の両端に発生するパルス電圧が整流される。この場合、パルス電圧のピーク値および発生率に依存してコンデンサＣ１の充電電圧が異なる。すなわち、パルス電圧のピーク値および発生率に依存してノードＮ７の電位が異なる。ここで、パルス電圧の発生率とは、一定時間（例えば１フィールド）内でのパルス電圧の発生回数をいう。
【０１８１】
ノードＮ７の電位が所定値（しきい値）を超えると、トランジスタＱ１０がオンする。それにより、ノードＮＤからハイレベルの異常検出信号ＳＯＳが出力される。
【０１８２】
なお、ノードＮ７の電位に重畳されるノイズを除去するために、点線で示すように、ノードＮ３とノードＮ７との間にコンデンサＣ２が接続されてもよい。
【０１８３】
各サブフィールドの書込み期間には、タイミング信号ＳＣＳＵがハイレベルとなる。この場合、フォトカプラＰｈの発光ダイオードには電流が流れない。それにより、フォトカプラＰｈのフォトトランジスタはオフする。
【０１８４】
この状態で、ノードＮ３にパルス電圧が発生すると、コンデンサＣ１、充電制限抵抗Ｒ２、ツェナーダイオードＺＤ１，ＺＤ２およびダイオードＤａに電流が流れる。この場合、電流はコンデンサＣ１の値および充電制限抵抗Ｒ２の値で決まる時定数で整流され、コンデンサＣ１が充電される。
【０１８５】
この場合のコンデンサＣ１の充電電圧は、トランジスタＱ１１のオン時の充電電圧よりも低い。
【０１８６】
したがって、書込み期間では、保護抵抗Ｒ１の両端に発生するパルス電圧のピーク値または発生率が維持期間とほぼ同じであっても、異常検出信号ＳＯＳが出力されない。それにより、書込み期間では、維持期間に比べて異常パルスの検出感度が低くなる。逆に、維持期間では、書込み期間に比べて異常パルスの検出感度が高くなる。
【０１８７】
図１６（ａ），（ｂ），（ｃ）は正常パルス、アドレスパルスおよび異常パルスをそれぞれ示す波形図である。
【０１８８】
図１６（ａ）および図１６（ｃ）に示すように、正常パルスのピーク値は異常パルスのピーク値よりも高い。一方、正常パルスは１フィールド（１６．６ｍｓ）当たり１０〜２０回程度発生する。これに対して、異常パルスは１フィールド（１６．６ｍｓ）当たり５０〜１０００回程度発生する。
【０１８９】
したがって、異常パルスの発生時に整流回路により整流された電圧は、正常パルスの発生時に整流回路により整流された電圧に比べて高い。そのため、異常パルスの発生時のノードＮ７の電位でトランジスタＱ１０がオンし、かつ正常パルスの発生時のノードＮ７の電位ではトランジスタＱ１０がオンしないように、コンデンサＣ１の値、充電制限抵抗Ｒ２の値および放電抵抗Ｒ３，Ｒ４の値が設定される。それにより、異常パルスの発生により異常検出信号ＳＯＳが出力され、正常パルスの発生により異常検出信号ＳＯＳは出力されない。
【０１９０】
また、アドレスパルスは１フィールド（１６．６ｍｓ）当たり２０００〜４０００回程度発生する。したがって、アドレスパルスの発生率は異常パルスの発生率よりも多い。一方、図１６（ｂ）および図１６（ｃ）に示すように、アドレスパルスのピーク値は異常パルスのピーク値よりも低い。
【０１９１】
そこで、本実施の形態の保護回路３００では、ツェナーダイオードＺＤ１，ＺＤ２のツェナー電圧の合計がアドレスパルスのピーク値よりも高く設定される。それにより、アドレスパルスの発生時にはコンデンサＣ１、充電制限抵抗Ｒ２および整流用ダイオードＤａにより構成される整流回路に電流が流れず、コンデンサＣ１は充電されない。したがって、ノードＮ７の電位は所定値まで上昇せず、トランジスタＱ１０はオンしない。その結果、アドレスパルスの発生により異常検出信号ＳＯＳは出力されない。
【０１９２】
一方、ツェナーダイオードＺＤ１のツェナー電圧は異常パルスのピーク値よりも低く設定される。それにより、異常パルスの発生時にはコンデンサＣ１、充電制限抵抗Ｒ２および整流用ダイオードＤａにより構成される整流回路に電流が流れ、コンデンサＣ１が充電される。したがって、ノードＮ７の電位は所定値を超えるまで上昇し、トランジスタＱ１０がオンする。その結果、異常パルスの発生により異常検出信号ＳＯＳが出力される。
【０１９３】
上記のように、本実施の形態の保護回路３００では、発生率の違いに基づいて異常パルスを正常パルスから識別し、ピーク値の違いに基づいて異常パルスをアドレスパルスから識別することができる。それにより、異常パルスの検出時に異常検出信号ＳＯＳを出力することができる。
【０１９４】
また、維持期間での走査ＩＣ１００の異常動作時に流れる電流が少ない場合には、維持期間における異常動作時に保護回路３００の保護抵抗Ｒ１に発生する電圧と正常時の書込み期間で保護回路３００の保護抵抗Ｒ１に発生する電圧との差が小さくなる。このような場合でも、書込み期間ではツェナーダイオードＺＤ１，ＺＤ２がコンデンサＣ１に直列に接続され、維持期間にはツェナーダイオードＺＤ２が短絡されることによりツェナーダイオードＺＤ１がコンデンサＣ１に接続される。それにより、書込み期間でのアドレスパルスを検出することなく、維持期間での異常パルスを確実に検出することができる。
【０１９５】
走査ＩＣ１００の異常動作は一時的な場合が多いため、異常検出信号ＳＯＳを用いて電源回路を一時的にオフするとともにプラズマディスプレイ装置をリセットすることにより、走査ＩＣ１００を正常動作に戻すことができる。
【０１９６】
（１−８）保護回路３００の構成および動作
本実施の形態の保護回路３００による異常検出信号ＳＯＳは、直流電源２００の電圧異常を検出する電圧異常検出回路による異常検出信号と共用することができる。
【０１９７】
図１７は異常検出信号が共用された保護回路および電圧異常検出回路の構成を示すブロック図である。また、図１８は電圧異常検出回路の構成を示す回路図である。
【０１９８】
図１７に示すように、ノードＮ１とノードＮ３との間に電圧異常検出回路５００が接続される。保護回路３００のノードＮＤから出力される異常検出信号ＳＯＳは電圧異常検出回路５００に与えられる。電圧異常検出回路５００のノードＮＥから異常検出信号ＳＯＳａが出力される。
【０１９９】
図１８に示すように、電圧異常検出回路５００は、抵抗Ｒ５１〜Ｒ５９、コンデンサＣ５１，Ｃ５２、ツェナーダイオードＺＤ５１、ダイオードＤ５１，Ｄ５２、コンパレータＣＰ１，ＣＰ２およびフォトカプラＰＨを含む。
【０２００】
抵抗Ｒ５１〜Ｒ５３はノードＮ３とノードＮ１１との間に直列に接続され。抵抗Ｒ５４はノードＮ１１とノードＮ１との間に接続される。コンデンサＣ５１はノードＮ１１とノードＮ１との間に接続される。抵抗Ｒ５５はノードＮ１２とノードＮ１３との間に接続され、抵抗Ｒ５６はノードＮ１３とノードＮ１４との間に接続される。ツェナーダイオードＺＤ５１はノードＮ１４とノードＮ１との間に接続される。
【０２０１】
コンパレータＣＰ１の一方の入力端子はノードＮ１３に接続され、他方の入力端子はノードＮ１１に接続される。コンパレータＣＰ２の一方の入力端子はノードＮ１１に接続され、他方の入力端子はノードＮ１４に接続される。コンパレータＣＰ１，ＣＰ２の出力端子はノードＮ１５に接続される。抵抗Ｒ５７およびフォトカプラＰＨの発光ダイオードはノードＮ１２とノードＮ１５との間に直列に接続される。コンデンサＣ５２はノードＮ１５とノードＮ１との間に接続される。
【０２０２】
フォトカプラＰＨのフォトトランジスタは電圧Ｖｄｄを受ける電源端子Ｖ１４とノードＮ１６との間に接続される。抵抗Ｒ５８はノードＮ１６と接地端子との間に接続され、抵抗Ｒ５９およびダイオードＤ５２はノードＮ１６とノードＮＥとの間に直列に接続される。
【０２０３】
上記のように、ノードＮ３の電位ＶｓｃｎＦは、ノードＮ１の電位ＶＦＧＮＤよりも電圧Ｖｓｃｎだけ高い電位（ＶＦＧＮＤ＋Ｖｓｃｎ）である。また、ノードＮ１２の電位ＶｚＦは（ＶＦＧＮＤ＋Ｖｚ）である。ここで、Ｖｚは一定電圧である。ノードＮ１３の電位ＶａはノードＮ１４の電位Ｖｂよりも高い。
【０２０４】
直流電源２００により保持される電圧Ｖｓｃｎが正常範囲内にある場合には、ノードＮ１１の電位は、ノードＮ１４の電位Ｖｂよりも高く、ノードＮ１３の電位Ｖａよりも低い。それにより、コンパレータＣＰ１，ＣＰ２の出力端子の電位はハイレベルとなる。この場合、フォトカプラＰＨの発光ダイオードに電流が流れず、発光ダイオードは発光しない。したがって、フォトカプラＰＨのフォトトランジスタはオンしない。その結果、ノードＮ１６の電位は低く、ノードＮＥの電位はローレベルとなっている。
【０２０５】
一方、直流電源２００により保持される電圧Ｖｓｃｎが正常範囲の上限値よりも高くなると、ノードＮ１１の電位はノードＮ１３の電位Ｖａよりも高くなる。それにより、コンパレータＣＰ１の出力端子の電位はローレベルとなる。この場合、フォトカプラＰＨの発光ダイオードに電流が流れ、発光ダイオードが発光する。したがって、フォトカプラＰＨのフォトトランジスタがオンする。その結果、ノードＮ１６の電位が高くなり、ノードＮＥからハイレベルの異常検出信号ＳＯＳａが出力される。
【０２０６】
また、直流電源２００により発生される電圧Ｖｓｃｎが正常範囲の下限値よりも低くなると、ノードＮ１１の電位はノードＮ１４の電位Ｖｂよりも低くなる。それにより、コンパレータＣＰ２の出力端子の電位はローレベルとなる。この場合、フォトカプラＰＨの発光ダイオードに電流が流れ、発光ダイオードが発光する。したがって、フォトカプラＰＨのフォトトランジスタがオンする。その結果、ノードＮ１６の電位が高くなり、ノードＮＥからハイレベルの異常検出信号ＳＯＳａが出力される。
【０２０７】
さらに、保護回路３００のノードＮＤにハイレベルの異常検出信号ＳＯＳが出力されると、ノードＮ１１の電位はノードＮ１３の電位Ｖａよりも高くなる。それにより、コンパレータＣＰ１の出力端子の電位はローレベルとなる。この場合、フォトカプラＰＨの発光ダイオードに電流が流れ、発光ダイオードが発光する。したがって、フォトカプラＰＨのフォトトランジスタがオンする。その結果、ノードＮ１６の電位が高くなり、ノードＮＥからハイレベルの異常検出信号ＳＯＳａが出力される。
【０２０８】
このようにして、保護回路３００の異常検出信号ＳＯＳと電圧異常検出回路５００の異常検出信号ＳＯＳａとを共用することができる。それにより、部品点数および組み立て工数が低減される。その結果、プラズマディスプレイ装置の低コスト化が可能となる。
【０２０９】
（２）第２の実施の形態
（２−１）パネルの構成
第２の実施の形態に係るプラズマディスプレイ装置が第１の実施の形態に係るプラズマディスプレイ装置と異なるのは次の点である。
【０２１０】
本実施の形態では、パネル１０のｎ本の走査電極ＳＣ１〜ＳＣｎが第１の走査電極群および第２の走査電極群に分割されている。ここでは、ｎを偶数とし、奇数番目の走査電極ＳＣ１，ＳＣ３，…，ＳＣｎ−１が第１の走査電極群に属し、偶数番目の走査電極ＳＣ２，ＳＣ４，…，ＳＣｎが第２の走査電極群に属する。
【０２１１】
書込み期間は、第１の走査電極群に属する走査電極に走査パルスを順次印加する第１の書込み期間と、第２の走査電極群に属する走査電極に走査パルスを順次印加する第２の書込み期間とに分割される。
【０２１２】
パネル１０の高精細化により走査電極ＳＣ１〜ＳＣｎの数が増加するとともに放電セルＤＣのサイズおよび放電セルＤＣ間の間隔が小さくなると、初期化期間において各放電セルＤＣに蓄積された壁電荷が書込み期間において時間経過とともに抜け出す現象が生じる。
【０２１３】
そこで、第１の書込み期間では、第２の走査電極群に属する走査電極を高い電位に保持した状態で第１の走査電極群に属する走査電極に走査パルスを順次印加する。それにより、第２の走査電極群に属する走査電極に接続される放電セルＤＣからの壁電荷の抜けが防止される。
【０２１４】
（２−２）走査電極駆動回路５３の構成
図１９は本発明の第２の実施の形態に係るプラズマディスプレイ装置における走査電極駆動回路５３の構成を示す回路図である。
【０２１５】
図１９の走査電極駆動回路５３の構成が図５の走査電極駆動回路５３の構成と異なるのは次の点である。
【０２１６】
走査電極駆動回路５３は、第１の駆動回路ＤＲ１、第２の駆動回路ＤＲ２、回収回路４００、電圧異常検出回路５００、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ３〜Ｑ５，Ｑ７，Ｑ１０４，Ｑ１０５、ＮＰＮバイポーラトランジスタ（以下、トランジスタと略記する）Ｑ６，Ｑ８およびダイオードＤ１１を含む。
【０２１７】
第１の駆動回路ＤＲ１は、複数の走査ＩＣ１００、直流電源２００、保護回路３００およびダイオードＤ１０を含む。複数の走査ＩＣ１００は、第１の走査電極群に属する走査電極ＳＣ１，ＳＣ３，…，ＳＣｎ−１にそれぞれ接続される。
【０２１８】
各走査ＩＣ１００はノードＮ１とノードＮ２との間に接続される。図１９には、走査電極ＳＣ１，ＳＣ３にそれぞれ接続される２つの走査ＩＣ１００が示される。走査電極ＳＣ１に接続される走査ＩＣ１００のトランジスタＱ１，Ｑ２のゲートには制御信号ＳＨ１，ＳＬ１がそれぞれ与えられる。走査電極ＳＣ３に接続される走査ＩＣ１００のトランジスタＱ１，Ｑ２のゲートには制御信号ＳＨ３，ＳＬ３がそれぞれ与えられる。
【０２１９】
保護回路３００は、ノードＮ２とノードＮ３との間に接続される。保護回路３００の構成および動作については図１５の保護回路３００の構成および動作と同様である。
【０２２０】
ダイオードＤ１０は、電圧Ｖｓｃｎを受ける電源端子Ｖ１０とノードＮ３との間に接続される。直流電源２００は、ノードＮ１とノードＮ３との間に接続される。この直流電源２００は、電解コンデンサからなり、電圧Ｖｓｃｎを保持するフローティング電源として働く。以下、ノードＮ１の電位をＶＦＧＮＤ１とし、ノードＮ３の電位をＶｓｃｎＦ１とする。ノードＮ３の電位ＶｓｃｎＦ１は、ノードＮ１の電位ＶＦＧＮＤ１に電圧Ｖｓｃｎを加算した値を有する。すなわち、ＶｓｃｎＦ１＝ＶＦＧＮＤ１＋Ｖｓｃｎとなる。
【０２２１】
第２の駆動回路ＤＲ２は、複数の走査ＩＣ１１０、直流電源２１０、保護回路３１０およびダイオードＤ１１０を含む。複数の走査ＩＣ１１０は、第２の走査電極群に属する走査電極ＳＣ２，ＳＣ４，…，ＳＣｎにそれぞれ接続される。
【０２２２】
各走査ＩＣ１１０は、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ１０１，Ｑ１０２を含む。各走査ＩＣ１１０はノードＮ１０１とノードＮ１０２との間に接続される。図１９には、走査電極ＳＣ２，ＳＣ４にそれぞれ接続される２つの走査ＩＣ１１０が示される。走査電極ＳＣ２に接続される走査ＩＣ１１０のトランジスタＱ１０１，Ｑ１０２のゲートには制御信号ＳＨ２，ＳＬ２がそれぞれ与えられる。走査電極ＳＣ４に接続される走査ＩＣ１１０のトランジスタＱ１０１，Ｑ１０２のゲートには制御信号ＳＨ４，ＳＬ４がそれぞれ与えられる。
【０２２３】
保護回路３１０は、ノードＮ１０２とノードＮ１０３との間に接続される。保護回路３１０の構成および動作については図１５の保護回路３００の構成および動作と同様である。
【０２２４】
ダイオードＤ１１０は、電圧Ｖｓｃｎを受ける電源端子Ｖ１０とノードＮ１０３との間に接続される。直流電源２１０は、ノードＮ１０１とノードＮ１０３との間に接続される。この直流電源２１０は、電解コンデンサからなり、電圧Ｖｓｃｎを保持するフローティング電源として働く。以下、ノードＮ１０１の電位をＶＦＧＮＤ２とし、ノードＮ１０３の電位をＶｓｃｎＦ２とする。ノードＮ１０３の電位ＶｓｃｎＦ２は、ノードＮ１０１の電位ＶＦＧＮＤ２に電圧Ｖｓｃｎを加算した値を有する。すなわち、ＶｓｃｎＦ２＝ＶＦＧＮＤ２＋Ｖｓｃｎとなる。
【０２２５】
保護回路３００と保護回路３１０との間には、ダイオードＤ１１が接続される。電圧異常検出回路５００は、ノードＮ１とノードＮ３との間に接続される。
【０２２６】
トランジスタＱ４は、ノードＮ１とノードＮ４との間に接続され、ゲートには制御信号ＣＥＩが与えられる。トランジスタＱ５は、ノードＮ１と負の電圧（−Ｖａｄ）を受ける電源端子Ｖ１２との間に接続され、ゲートには制御信号ＣＥＬが与えられる。制御信号ＣＥＩは制御信号ＣＥＬの反転信号である。トランジスタＱ１０４は、ノードＮ１０１とノードＮ４との間に接続され、ゲートには制御信号ＣＳＯＵＩが与えられる。トランジスタＱ１０５は、ノードＮ１とノードＮ１０１との間に接続され、ゲートには制御信号ＣＳＯＵが与えられる。
【０２２７】
トランジスタＱ３，Ｑ６，Ｑ７，Ｑ８の接続は、図５のトランジスタＱ３，Ｑ６，Ｑ７，Ｑ８の接続と同様である。また、回収回路４００の構成は、図５に示した回収回路４００の構成と同様である。
【０２２８】
（２−３）走査電極駆動回路５３の動作
図２０は第２サブフィールドの初期化期間における詳細なタイミング図である。図２１は第２サブフィールドの書込み期間および維持期間の開始部分における詳細なタイミング図である。
【０２２９】
図２０の最上段には、実線で走査電極ＳＣ１，ＳＣ２の電位の変化が示される。また、図２１の最上段には、実線で走査電極ＳＣ１の電位の変化が示され、一点鎖線で走査電極ＳＣ２の電位の変化が示される。なお、図２０および図２１には、回収回路４００に与えられる制御信号ＳＡ，ＳＢは図示されていない。
【０２３０】
図２０の初期化期間における走査電極ＳＣ１，ＳＣ２の電位の変化は、図６に示した走査電極ＳＣ１の電位の変化と同様である。また、制御信号ＳＨ１，ＳＨ２の変化は、図６に示した制御信号ＳＨの電位の変化と同様である。制御信号ＳＬ１，ＳＬ２の変化は、図６に示した制御信号ＳＬの電位の変化と同様である。
【０２３１】
さらに、制御信号ＣＭＨ，ＣＭＬ，ＣＰＨ，ＣＰＨ２，ＣＥＬ，ＣＥＩの変化は、図６に示した対応する制御信号の電位の変化と同様である。
【０２３２】
図２０の初期化期間の開始時には、制御信号ＣＥＩ，ＣＳＯＵＩがハイレベルとなり、制御信号ＣＥＬ，ＣＳＯＵがローレベルとなっている。それにより、トランジスタＱ４，Ｑ１０４がオンし、トランジスタＱ５，Ｑ１０５がオフしている。この場合、第１の駆動回路ＤＲ１のノードＮ１および第２の駆動回路ＤＲ２のノードＮ１０１がノードＮ４に接続される。
【０２３３】
初期化期間の時点ｔ６で、制御信号ＣＥＩ，ＣＳＯＵＩがローレベルとなり、制御信号ＣＥＬ，ＣＳＯＵがハイレベルとなる。それにより、トランジスタＱ４，Ｑ１０４がオフし、トランジスタＱ５，Ｑ１０５がオンする。この場合、第１の駆動回路ＤＲ１のノードＮ１および第２の駆動回路ＤＲ２のノードＮ１０１が互いに接続されかつ電源端子Ｖ１２に接続されるとともに、ノードＮ４から切り離される。その結果、第１の駆動回路ＤＲ１のノードＮ１および走査電極ＳＣ１ならびに第２の駆動回路ＤＲ２のノードＮ１０１および走査電極ＳＣ２の電位が−Ｖａｄまで緩やかに低下する。また、ノードＮ３の電位ＶｓｃｎＦ１およびノードＮ１０３の電位ＶｓｃｎＦ２が（−Ｖａｄ＋Ｖｓｃｎ）に向かって緩やかに低下する。初期化期間においては、タイミング信号ＳＣＳＵはローレベルを維持する。
【０２３４】
初期化期間の終了時点で、走査電極ＳＣ１〜ＳＣｎには負の壁電荷が蓄積され、維持電極ＳＵ１〜ＳＵｎには正の壁電荷が蓄積され、データ電極Ｄ１〜Ｄｍには正の壁電荷が蓄積されている。
【０２３５】
図２１の第１の書込み期間の開始時点ｔ８で、制御信号ＣＭＬがハイレベルになり、トランジスタＱ８がオンする。それにより、ノードＮ４が接地電位となる。このとき、トランジスタＱ４がオフしているので、ノードＮ１および走査電極ＳＣ１の電位は（−Ｖａｄ＋Ｖｓｃｎ）で保持される。このとき、ノードＮ３の電位は−Ｖａｄである。
【０２３６】
時点ｔａで、制御信号ＳＨ１がローレベルになり、制御信号ＳＬ１がハイレベルになる。それにより、トランジスタＱ１がオフし、トランジスタＱ２がオンする。したがって、走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｃｎ）から−Ｖａｄまで低下する。
【０２３７】
時点ｔｂで、制御信号ＳＨ１がハイレベルになり、制御信号ＳＬ１がローレベルになる。それにより、トランジスタＱ１がオンし、トランジスタＱ２がオフする。したがって、走査電極ＳＣ１の電位が−Ｖａｄから（−Ｖａｄ＋Ｖｓｃｎ）まで上昇する。その結果、走査電極ＳＣ１に走査パルスが発生する。
【０２３８】
一方、第１の書込み期間の開始時点ｔ８で、制御信号ＣＳＯＵがローレベルになり、制御信号ＣＳＯＵＩがハイレベルになる。それにより、トランジスタＱ１０５がへオフし、トランジスタＱ１０４がオンする。したがって、ノードＮ１０１が接地電位となり、走査電極ＳＣ２の電位がＶｓｃｎとなる。
【０２３９】
時点ｔｃで、制御信号ＳＨ２がローレベルになり、制御信号ＳＬ２がハイレベルになる。それにより、トランジスタＱ１０１がオフし、トランジスタＱ１０２がオンする。したがって、走査電極ＳＣ２の電位がＶｓｃｎから接地電位まで低下する。
【０２４０】
時点ｔｄで、制御信号ＳＨ２がハイレベルになり、制御信号ＳＬ２がローレベルになる。それにより、トランジスタＱ１０１がオンし、トランジスタＱ１０２がオフする。したがって、走査電極ＳＣ２の電位が接地電位からＶｓｃｎまで上昇する。
【０２４１】
このようにして、第１の書込み期間では、第２の走査電極群に属する走査電極ＳＣ２，ＳＣ４，…，ＳＣｎが高い電位に保持される。それにより、走査電極ＳＣ２，ＳＣ４，…，ＳＣｎに蓄積される正の壁電荷が時間経過とともに抜け出すことが防止される。
【０２４２】
なお、第１の走査電極群の各走査電極に走査パルスが発生するときには、第２の走査電極群の隣接する走査電極は接地電位となる。したがって、第１の走査電極群の各走査電極とそれに隣接する第２の走査電極群の走査電極との間の電位差が走査ＩＣ１００の逆耐圧よりも小さくなる。
【０２４３】
第２の書込み期間の開始時点ｔ１５で、制御信号ＣＳＯＵがハイレベルになり、制御信号ＣＳＯＵＩがローレベルになる。それにより、トランジスタＱ１０５がオンし、トランジスタＱ１０４がオフする。その結果、第１の駆動回路ＤＲ１のノードＮ１、第２の駆動回路ＤＲ２のノードＮ１０１および走査電極ＳＣ１，ＳＣ２の電位は（−Ｖａｄ＋Ｖｓｃｎ）に保持される。このとき、ノードＮ１０３の電位は−Ｖａｄである。
【０２４４】
時点ｔＡで、制御信号ＳＨ２がローレベルになり、制御信号ＳＬ２がハイレベルになる。それにより、トランジスタＱ１０１がオフし、トランジスタＱ１０２がオンする。したがって、走査電極ＳＣ２の電位が（−Ｖａｄ＋Ｖｓｃｎ）から−Ｖａｄまで低下する。
【０２４５】
時点ｔＢで、制御信号ＳＨ２がハイレベルになり、制御信号ＳＬ２がローレベルになる。それにより、トランジスタＱ１０１がオンし、トランジスタＱ１０２がオフする。したがって、走査電極ＳＣ２の電位が−Ｖａｄから（−Ｖａｄ＋Ｖｓｃｎ）まで上昇する。その結果、走査電極ＳＣ２に走査パルスが発生する。
【０２４６】
一方、第２の書込み期間においては、走査電極ＳＣ１の電位は（−Ｖａｄ＋Ｖｓｃｎ）に保持される。
【０２４７】
また、書込み期間では、タイミング信号ＳＣＳＵはハイレベルを維持する。
【０２４８】
維持期間の開始時点ｔ１６で、制御信号ＣＥＬ，ＣＳＯＵがローレベルになり、制御信号ＣＥＩ，ＣＳＯＵＩがハイレベルになる。それにより、トランジスタＱ５，Ｑ１０５がオフし、トランジスタＱ４，Ｑ１０４がオンする。また、維持期間では、タイミング信号ＳＣＳＵはローレベルを維持する。
【０２４９】
（２−４）保護回路３００，３１０および電圧異常検出回路５００の接続および動作
図２２は第２の実施の形態に係るプラズマディスプレイ装置における保護回路３００，３１０および電圧異常検出回路５００の接続を示すブロック図である。また、図２３は主として電圧異常検出回路５００の構成を示す回路図である。
【０２５０】
図２２および図２３には、第１の駆動回路ＤＲ１に含まれる１つの走査ＩＣ１００および第２の駆動回路ＤＲ２に含まれる１つの走査ＩＣ１１０のみが示される。
【０２５１】
図２２に示すように、ノードＮ１とノードＮ３との間に電圧異常検出回路５００が接続される。
【０２５２】
保護回路３１０は、図１５に示した保護回路３００と同様の構成を有する。保護回路３１０のノードＮＤ２は、保護回路３００のノードＮＤに対応する。ノードＮＤ２からは異常検出信号ＳＯＳ２が出力される。
【０２５３】
本実施の形態に係るプラズマディスプレイ装置では、維持期間での走査ＩＣ１００，１１０の異常動作時に流れる電流が少ない。そのため、維持期間における異常動作時に保護回路３００，３１０の保護抵抗Ｒ１に発生する電圧と正常時の書込み期間で保護回路３００，３１０の保護抵抗Ｒ１に発生する電圧との差が小さくなる。このような場合でも、書込み期間ではツェナーダイオードＺＤ１，ＺＤ２がコンデンサＣ１に直列に接続され、維持期間にはツェナーダイオードＺＤ２が短絡されることによりツェナーダイオードＺＤ１がコンデンサＣ１に接続される。それにより、書込み期間でのアドレスパルスを検出することなく、維持期間での異常パルスを確実に検出することができる。
【０２５４】
このようにして、保護回路３００，３１０において、発生率の違いに基づいて異常パルスを正常パルスから識別し、ピーク値の違いに基づいて異常パルスをアドレスパルスから識別することができる。それにより、異常パルスの検出時に異常検出信号ＳＯＳ，ＳＯＳ２を出力することができる。
【０２５５】
図２３に示すように、電圧異常検出回路５００の構成は図１８に示した電圧異常検出回路５００の構成と同様である。保護回路３００のノードＮＤから出力される異常検出信号ＳＯＳは電圧異常検出回路５００のノードＮ１１に与えられる。保護回路３１０のノードＮＤ２から出力される異常検出信号ＳＯＳ２はダイオードＤ１１を介して電圧異常検出回路５００のノードＮ１１に与えられる。電圧異常検出回路５００のノードＮＥから異常検出信号ＳＯＳａが出力される。
【０２５６】
上記のように、ノードＮ３の電位ＶｓｃｎＦ１は、ノードＮ１の電位ＶＦＧＮＤ１よりも電圧Ｖｓｃｎだけ高い電位（ＶＦＧＮＤ１＋Ｖｓｃｎ）である。また、ノードＮ１０３の電位ＶｓｃｎＦ２は、ノードＮ１０１の電位ＶＦＧＮＤ２よりも電圧Ｖｓｃｎだけ高い電位（ＶＦＧＮＤ２＋Ｖｓｃｎ）である。
【０２５７】
図２３の電圧異常検出回路５００の動作は、図１８の電圧異常検出回路５００の動作と同様である。
【０２５８】
直流電源２００により保持される電圧Ｖｓｃｎが正常範囲内にある場合には、ノードＮＥの電位はローレベルとなっている。
【０２５９】
一方、直流電源２００により保持される電圧Ｖｓｃｎが正常範囲の上限値よりも高くなると、ノードＮＥからハイレベルの異常検出信号ＳＯＳａが出力される。
【０２６０】
また、直流電源２００により発生される電圧Ｖｓｃｎが正常範囲の下限値よりも低くなると、ノードＮＥからハイレベルの異常検出信号ＳＯＳａが出力される。
【０２６１】
さらに、保護回路３００のノードＮＤからハイレベルの異常検出信号ＳＯＳが出力されると、ノードＮＥからハイレベルの異常検出信号ＳＯＳａが出力される。
【０２６２】
また、保護回路３１０のノードＮＤ２からハイレベルの異常検出信号ＳＯＳ２が出力されると、ノードＮＥからハイレベルの異常検出信号ＳＯＳａが出力される。
【０２６３】
このようにして、保護回路３００の異常検出信号ＳＯＳ、保護回路３１０の異常検出信号ＳＯＳ２および電圧異常検出回路５００の異常検出信号ＳＯＳａを共用することができる。それにより、部品点数および組み立て工数が低減される。その結果、プラズマディスプレイ装置の低コスト化が可能となる。
【０２６４】
（３）請求項の各構成要素と実施の形態の各要素との対応
以下、請求項の各構成要素と実施の形態の各要素との対応の例について説明するが、本発明は下記の例に限定されない。
【０２６５】
上記実施の形態では、走査電極駆動回路５３が駆動装置の例であり、ノードＮ１またはノードＮ１０１が第１のノードの例であり、ノードＮ２またはノードＮ１０２が第２のノードの例であり、ツェナーダイオードＺＤ１，ＺＤ２のツェナー電圧の合計が第１の値にの例であり、ツェナーダイオードＺＤ１のツェナー電圧が第２の値の例である。
【０２６６】
また、走査ＩＣ１００または走査ＩＣ１１０がスイッチ回路の例であり、直流電源２００または直流電源２１０が電圧保持回路の例であり、トランジスタＱ３〜Ｑ８、電源端子Ｖ１１〜Ｖ１３、接地端子および回収回路４００が電圧印加回路の例であり、保護回路３００または保護回路３１０が保護回路の例である。
【０２６７】
また、保護抵抗Ｒ１が保護抵抗の例であり、コンデンサＣ１、充電制限抵抗Ｒ２、ダイオードＤａおよび放電抵抗Ｒ３，Ｒ４が整流回路の例であり、ツェナーダイオードＺＤ１，ＺＤ２が電圧低減回路の例であり、トランジスタＱ１０が異常検出回路またはスイッチング素子の例である。
【０２６８】
さらに、ツェナーダイオードＺＤ１が第２のツェナーダイオードの例であり、ツェナーダイオードＺＤ２が第１のツェナーダイオードの例であり、ツェナーダイオードＺＤ１のツェナー電圧が第２のツェナー電圧の例であり、ツェナーダイオードＺＤ２のツェナー電圧が第１のツェナー電圧の例であり、フォトカプラＰｈ、コンデンサＣ３、抵抗Ｒ６およびトランジスタＱ１１が短絡回路の例であり、コンデンサＣ１が容量素子の例であり、充電制限抵抗Ｒ２が第１の抵抗要素の例であり、放電抵抗Ｒ３，Ｒ４が第２の抵抗要素の例であり、ダイオードＤａが一方向導通素子の例である。
【０２６９】
また、異常検出信号ＳＯＳ，ＳＯＳ２が検出信号の例であり、異常検出信号ＳＯＳａが共通の検出信号の例であり、電源Ｖｓｃｎが第１の電圧の例であり、所定値が第１の値の例であり、ツェナー電圧が第２の値の例であり、維持パルスＰｓが維持パルスの例である。
【０２７０】
電圧異常検出回路５００が電圧検出回路の例であり、第１駆動回路ＤＲ１が第１の駆動回路の例であり、第２駆動回路ＤＲ２が第２の駆動回路の例である。
【０２７１】
請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。
【０２７２】
（４）他の実施の形態
上記実施の形態では、図１５の保護回路３００のノードＮ３とノードＮ６との間に２つの放電抵抗Ｒ３，Ｒ４が接続されているが、ノードＮ３とノードＮ６との間に１つの放電抵抗が接続されてもよい。この場合には、トランジスタＱ１０のベースはノードＮ６に接続される。
【０２７３】
上記実施の形態では、図１５の保護回路３００が２つのツェナーダイオードＺＤ１，ＺＤ２を含むが、保護回路３００が３つ以上のツェナーダイオードを含んでもよい。この場合、他の期間におけるコンデンサＣ１の充電電圧を書込み期間および維持期間と異ならせることができる。それにより、３つ以上の複数の期間でのコンデンサＣ１の充電電圧を異ならせることが可能となる。
【０２７４】
上記実施の形態では、維持期間でのコンデンサＣ１の充電電圧が書き込み期間でのコンデンサＣ１の充電電圧よりも大きくなるように保護回路３００が構成されるが、維持期間に限らず、他の任意の期間でのコンデンサＣ１の充電電圧がさらに他の任意の期間でのコンデンサＣ１の充電電圧よりも大きくなるように保護回路３００が構成されてもよい。さらに、３つ以上の任意の期間でのコンデンサＣ１の充電電圧が異なるように保護回路３００が構成されてもよい。それにより、維持期間でのスイッチ回路の異常動作に限らず、初期化期間、書込み期間または消去期間等の任意の期間での異常パルスを検出することができる。
【０２７５】
各スイッチ回路は、上記実施の形態の構成に限らず、ｐチャネル電界効果トランジスタまたはバイポーラトランジスタ等の他のスイッチング素子からなる他の回路構成を有してもよい。
【０２７６】
電圧保持回路は、上記実施の形態の構成に限定されず、他の容量素子等からなる他の回路構成を有してもよい。電圧印加回路は、上記実施の形態の構成に限らず、他の複数のスイッチング素子および電源端子等からなる他の回路構成を有してもよい。整流回路は、上記実施の形態の構成に限らず、他の容量素子、抵抗要素およびスイッチング素子等からなる他の回路構成を有してもよい。
【０２７７】
電圧低減回路は、上記実施の形態の構成に限らず、他の定電圧ダイオード、他の定電圧素子または容量素子等からなる他の回路構成を有してもよい。異常検出回路は、上記実施の形態の構成に限らず、他のスイッチング素子等からなる他の回路構成を有してもよい。短絡回路は、上記実施の形態の構成に限らず、他のスイッチング素子等からなる他の回路構成を有してもよい。
【０２７８】
電圧検出回路は、上記実施の形態の構成に限らず、他の抵抗要素および比較器等からなる他の回路構成を有してもよい。
【０２７９】
また、上記実施の形態では、初期化期間にタイミング信号ＳＣＳＵがローレベルを維持しているが、初期化期間にタイミング信号ＳＣＳＵがハイレベルとなってもよい。
【産業上の利用可能性】
【０２８０】
本発明は、種々の画像を表示する表示装置に利用することができる。
【図面の簡単な説明】
【０２８１】
【図１】本発明の第１の実施の形態に係るプラズマディスプレイ装置におけるプラズマディスプレイパネルの一部を示す分解斜視図
【図２】本発明の第１の実施の形態におけるパネルの電極配列図
【図３】本発明の第１の実施の形態に係るプラズマディスプレイ装置の回路ブロック図
【図４】図３のプラズマディスプレイ装置のサブフィールド構成における駆動電圧波形図
【図５】走査電極駆動回路の構成を示す回路図
【図６】図４の第２サブフィールドの初期化期間および書込み期間における詳細なタイミング図
【図７】図４の第２サブフィールドの維持期間における詳細なタイミング図
【図８】正常パルスの発生のメカニズムを説明するための模式図
【図９】正常パルスの一例を示す波形図
【図１０】アドレスパルスの発生のメカニズムを説明するための模式図
【図１１】アドレスパルスの一例を示す波形図
【図１２】異常パルスの発生のメカニズムを説明するための模式図
【図１３】異常パルスの一例を示す波形図
【図１４】（ａ）は正常動作時および異常動作時における保護抵抗の両端の電圧を示す波形図、（ｂ）は正常動作時および異常動作時における走査電極の電圧を示す波形図
【図１５】保護回路の構成を示す回路図
【図１６】（ａ），（ｂ），（ｃ）は正常パルス、アドレスパルスおよび異常パルスをそれぞれ示す波形図
【図１７】第１の実施の形態係るプラズマディスプレイ装置において異常検出信号が共用された保護回路および電圧異常検出回路の構成を示すブロック図
【図１８】第１の実施の形態係るプラズマディスプレイ装置における電圧異常検出回路の構成を示す回路図
【図１９】本発明の第２の実施の形態に係るプラズマディスプレイ装置における走査電極駆動回路の構成を示す回路図
【図２０】第２の実施の形態に係るプラズマディスプレイ装置における第２サブフィールドの初期化期間の詳細なタイミング図
【図２１】第２の実施の形態に係るプラズマディスプレイ装置における第２サブフィールドの書込み期間および維持期間の詳細なタイミング図
【図２２】第２の実施の形態に係るプラズマディスプレイ装置における保護回路および電圧異常検出回路の接続を示すブロック図
【図２３】主として電圧異常検出回路の構成を示す回路図
【符号の説明】
【０２８２】
１０  プラズマディスプレイパネル（パネル）
２１  前面基板
３１  背面基板
２２  走査電極
２３  維持電極
２４  誘電体層
２５  保護層
３２  データ電極
３３  絶縁体層
３４  隔壁
３５  蛍光体層
５１  画像信号処理回路
５２  データ電極駆動回路
５３  走査電極駆動回路
５４  維持電極駆動回路
５５  タイミング発生回路
５６  操作部
１００  走査ＩＣ
２００，２１０，６００  直流電源
３００，３１０  保護回路
４００  回収回路
５００  電圧異常検出回路
Ｃ１，，Ｃ２，Ｃ３，Ｃ５１，Ｃ５２  コンデンサ
ＣＡ，ＣＲ  回収コンデンサ
ＣＥＩ，ＣＥＬ，ＣＭＨ，ＣＭＬ，ＣＰＨ，ＣＰＨ２，ＣＳＯＵ，ＳＳＯＵＩ，ＳＢ，ＳＨ，ＳＬ，ＳＨ１，ＳＨ２，ＳＬ１，ＳＬ２  制御信号
ＳＣＳＵ  タイミング信号
ＣＰ  パネル容量
ＣＰ１，ＣＰ２  コンパレータ
Ｄ１〜Ｄｍ，Ｄｊ，Ｄｈ，Ｄｋ  データ電極
Ｄ１０，Ｄ１１，Ｄ１１０，Ｄ５１，Ｄ５２，ＤＡ，ＤＢ  ダイオード
Ｄａ  整流用ダイオード
ＤＣ  放電セル
Ｉ１，Ｉ２，Ｉ３  電流
ＬＡ，ＬＢ  回収コイル
Ｎ１，Ｎ２，Ｎ３，Ｎ４，Ｎ５，Ｎ６，Ｎ７，Ｎ１１，Ｎ１２，Ｎ１３，Ｎ１４，Ｎ１５，Ｎ１６，，Ｎ１０１，Ｎ１０２，Ｎ１０３，ＮＤ，ＮＤ２，ＮＥ  ノード
Ｐａ  走査パルス電圧
Ｐｄ  書込みパルス電圧
ＰＨ，Ｐｈ  フォトカプラ
Ｐｓ  維持パルス電圧
Ｑ１〜Ｑ５，Ｑ７，Ｑ１０１，Ｑ１０２，Ｑ１０４，Ｑ１０５  ｎチャネル電界効果トランジスタ（トランジスタ）
Ｑ６，Ｑ８，Ｑ１１，ＮＰＮ  バイポーラトランジスタ（トランジスタ）
Ｑ１０  ＰＮＰバイポーラトランジスタ（トランジスタ）
Ｑ３１，Ｑ３２  トランジスタ
ＱＡ，ＱＢ  ｎチャネル電界効果トランジスタ（トランジスタ）
Ｒ１  保護抵抗
Ｒ２  充電制限抵抗
Ｒ３，Ｒ４  放電抵抗
Ｒ５，Ｒ６，Ｒ７，Ｒ５１〜Ｒ５９  抵抗
ＳＣ１〜ＳＣｎ，ＳＣｉ  走査電極
ＳＯＳ，ＳＯＳ２，ＳＯＳａ  異常検出信号
ＳＵ１〜ＳＵｎ，ＳＵｉ  維持電極
ｔ０，ｔ１，ｔ２，ｔ３，ｔ４，ｔ５，ｔ６，ｔ７，ｔ８，ｔ９，ｔ９ａ，ｔ１０，ｔ１１，ｔ１２，ｔ１３，ｔ１４  時点
Ｖ１０，Ｖ１１，Ｖ１２，Ｖ１３，Ｖ１４，Ｖ１５  電源端子
ＶＦＧＮＤ，ＶＦＧＮＤ１，ＶＦＧＮＤ２，ＶｓｃｎＦ，ＶｓｃｎＦ１，ＶｓｃｎＦ２，Ｖａ，Ｖｂ，ＶｚＦ  電位
Ｖａｄ，Ｖｃ，Ｖｄｄ，Ｖｅ１，Ｖｅ２，Ｖｓｃｎ，Ｖｓｅｔ，Ｖｓｕｓ，  電圧
ＺＤ１，ＺＤ２，ＺＤ５１  ツェナーダイオード
ＤＲ１  第１の駆動回路
ＤＲ２  第２の駆動回路
【図１】
2008275792.tif 000003
【図２】
2008275792.tif 000004
【図３】
2008275792.tif 000005
【図４】
2008275792.tif 000006
【図５】
2008275792.tif 000007
【図６】
2008275792.tif 000008
【図７】
2008275792.tif 000009
【図８】
2008275792.tif 000010
【図９】
2008275792.tif 000011
【図１０】
2008275792.tif 000012
【図１１】
2008275792.tif 000013
【図１２】
2008275792.tif 000014
【図１３】
2008275792.tif 000015
【図１４】
2008275792.tif 000016
【図１５】
2008275792.tif 000017
【図１６】
2008275792.tif 000018
【図１７】
2008275792.tif 000019
【図１８】
2008275792.tif 000020
【図１９】
2008275792.tif 000021
【図２０】
2008275792.tif 000022
【図２１】
2008275792.tif 000023
【図２２】
2008275792.tif 000024
【図２３】
2008275792.tif 000025