(57)【要約】【課題】  製造工程を増加させることなく、ホットキャリア特性が向上した光電変換装置を提供する。【解決手段】  複数の光電変換素子と該光電変換素子の電荷に基づく信号を読み出すための第１のＭＯＳトランジスタとが配された光電変換領域と、前記第１のＭＯＳトランジスタの駆動もしくは前記光電変換領域から読み出される信号の増幅の少なくとも一方を行なう第２のＭＯＳトランジスタが配された周辺回路領域とが、同一の半導体基板に配された光電変換装置であって、前記第１のＭＯＳトランジスタのドレインの不純物濃度は、前記第２のＭＯＳトランジスタのドレインの不純物濃度よりも低いことを特徴とする。【選択図】  図４
2008041726.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換素子と該光電変換素子の電荷に基づく信号を読み出すための第１のＭＯＳトランジスタとが配された光電変換領域と、
前記第１のＭＯＳトランジスタの駆動もしくは前記光電変換領域から読み出される信号の増幅の少なくとも一方を行なう第２のＭＯＳトランジスタが配された周辺回路領域とが、同一の半導体基板に配された光電変換装置であって、
前記第１のＭＯＳトランジスタのドレインの不純物濃度は、前記第２のＭＯＳトランジスタのドレインの不純物濃度よりも低いことを特徴とする光電変換装置。
【請求項２】
複数の光電変換素子と該光電変換素子の電荷に基づく信号を読み出すための第１のＭＯＳトランジスタとが配された光電変換領域と、
前記第１のＭＯＳトランジスタの駆動もしくは前記光電変換領域から読み出される信号の増幅の少なくとも一方を行なう第２のＭＯＳトランジスタが配された周辺回路領域とが、同一の半導体基板に配された光電変換装置であって、
前記第１、第２のＭＯＳトランジスタのドレインは、導電体と直接接触している第１の領域と、該第１の領域と前記第１、第２のＭＯＳトランジスタのそれぞれのチャネルとの間に配された第２の領域とを有し、前記第２のＭＯＳトランジスタの第２の領域は、更に、チャネルに近接した第３の領域と、該第３の領域と第１の領域の間に配された第４の領域を有しており、
前記第１のＭＯＳトランジスタの第２の領域の不純物濃度は、前記第２のＭＯＳトランジスタの第４の領域の不純物濃度よりも低いことを特徴とする光電変換装置。
【請求項３】
前記第２のＭＯＳトランジスタのドレインは、ＬＤＤ構造であることを特徴とする請求項２に記載の光電変換装置。
【請求項４】
前記第２のＭＯＳトランジスタのゲート電極の側壁にサイドスペーサが配されており、前記第１のＭＯＳトランジスタのゲート電極の側壁にはサイドスペーサが配されていないことを特徴とする請求項２または３に記載の光電変換装置。
【請求項５】
前記光電変換素子及び前記第１のＭＯＳトランジスタの全体を覆って絶縁膜が配されており、前記第２のＭＯＳトランジスタのサイドスペーサは、前記絶縁膜と同じ層構成であることを特徴とする請求項４に記載の光電変換装置。
【請求項６】
前記絶縁膜は前記光電変換素子表面での入射光の反射を低減する反射防止膜であることを特徴とする請求項５に記載の光電変換装置。
【請求項７】
前記反射防止膜は水素分子を多量に含むシリコン窒化膜である請求項６記載の光電変換装置。
【請求項８】
複数の光電変換素子と該光電変換素子の電荷に基づく信号を読み出すための第１のＭＯＳトランジスタとが配された光電変換領域と、
前記第１のＭＯＳトランジスタの駆動もしくは前記光電変換領域から読み出される信号の増幅の少なくとも一方を行なう第２のＭＯＳトランジスタが配された周辺回路領域とが、同一の半導体基板に配された光電変換装置であって、
前記第２のＭＯＳトランジスタのドレインは第１の半導体領域と、該第１の半導体領域よりもチャネル側に配され、不純物濃度の高い第２の半導体領域を有するＬＤＤ構造であり、
前記第１のＭＯＳトランジスタのドレインは、前記第１の半導体領域と同一工程で形成された第３の半導体領域と、該ドレイン上に配された層間絶縁膜内のコンタクトホールを充填する導電体と直接接触する第４の半導体領域と、を有しており、前記第４の半導体領域は、前記コンタクトホールにセルフアラインで不純物を導入することにより形成されていることを特徴とする光電変換装置。
【請求項９】
複数の光電変換素子と該光電変換素子の電荷に基づく信号を読み出すための第１のＭＯＳトランジスタとが配された光電変換領域と、
前記第１のＭＯＳトランジスタの駆動もしくは前記光電変換領域から読み出される信号の増幅の少なくとも一方を行なう第２のＭＯＳトランジスタが配された周辺回路領域とが、同一の半導体基板に配された光電変換装置の製造方法であって、
前記第１、第２のＭＯＳトランジスタのゲート電極を形成する工程と、
前記ゲート電極をマスクに第１導電型の不純物を導入する工程と、
前記光電変換領域及び周辺回路領域を覆って、絶縁膜を形成する工程と、
前記光電変換領域に形成された前記絶縁膜をマスクにより保護し、前記周辺回路領域の前記絶縁膜をエッチバックにより除去して、前記第２のＭＯＳトランジスタのゲート電極側壁にサイドウォールを形成する工程と、
前記光電変換領域に配された前記絶縁膜及び前記サイドウォールをマスクに第１導電型の不純物を導入する工程と、を有することを特徴とする光電変換装置の製造方法。
【請求項１０】
更に、前記光電変換領域及び周辺回路領域全体を覆うように第２の絶縁膜を形成する工程と、前記第２の絶縁膜の前記ドレイン領域に対応した領域に、コンタクトホールを形成する工程と、
前記コンタクトホールにセルフアラインで第１導電型の不純物を導入する工程、とを含むことを特徴とする請求項９に記載の光電変換装置の製造方法。
【請求項１１】
請求項１〜８のいずれかの請求項に記載の光電変換装置と、該光電変換装置へ光を結像する光学系と、該光電変換装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電変換装置、より具体的にはＭＯＳトランジスタを含むＭＯＳ型光電変換装置に関する。
【背景技術】
【０００２】
近年、光電変換装置はディジタルスチルカメラ、ビデオカムコーダーを中心とする二次元画像入力装置の撮像装置として、あるいはファクシミリ、スキャナーを中心とする一次元画像読み取り装置として、急速に需要が広がっている。
【０００３】
これらの光電変換装置としてＣＣＤやＭＯＳ型光電変換装置が用いられている。
【０００４】
このような光電変換装置は、光電変換領域において発生するノイズの低減が必要となる。このようなノイズの一つとして、光電変換領域に配されたＭＯＳトランジスタで発生するホットキャリアがある。ホットキャリアとは、ＭＯＳトランジスタのゲートに電圧を印加した際に、ドレイン領域とチャネル端部とで構成されるＰＮ接合に強い電界が印加され，これにより発生するキャリアである。光電変換装置のように、微小な信号を扱うデバイスにおいてはこのようなホットキャリアにより発生するノイズが特に問題となる場合がある。
【０００５】
このノイズの低減方法の一例として、光電変換領域に配されたＭＯＳトランジスタをＬＤＤ構造（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）とする方法がある（特許文献１、２）。このような構造にすることによって、ゲート下に構成されるチャネルとドレインとの電界強度が緩和され、ホットキャリアの影響を低減することが可能となる。
【０００６】
また特許文献２には、ＬＤＤ構造を有するＭＯＳトランジスタを光電変換領域に配した構成における製造方法が開示されている。当該公報の図２を参照して簡単に説明する。ここで、後述する受光部、検出部は転送トランジスタのソース、ドレインとして機能する。
【０００７】
まず受光部に対応する領域にイオン注入が行なわれた後、検出部に不純物濃度の低い半導体領域を形成するためにイオン注入が行なわれる。その後、受光部の反射防止膜として機能するシリコン窒化膜を受光部、ゲート電極、検出部を覆って形成する。そして、ゲート電極上で、このシリコン窒化膜をパターニングして、ゲート電極のドレイン側にサイドウォールを形成し、これをマスクに高濃度の半導体領域を形成して光電変換装置を形成している。
【特許文献１】特開平１１−２８４１６７号公報
【特許文献２】特開２０００−０１２８２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
光電変換装置は近年、感度やダイナミックレンジ等の光電変換特性を維持、又は向上しつつ、画素の微細化、高画素数化が要求されている。この実現のためには、光電変換領域の駆動電圧の低減、および受光部面積の縮小を抑えつつ、光電変換領域の受光部以外の領域を微細化することが有効である。
【０００９】
しかし、光電変換領域に配された光電変換素子の信号電荷に基づく信号を読み出すためのＭＯＳトランジスタを微細化すると、トランジスタ特性の信頼性が低下する場合があった。
【００１０】
特に、上述のプロセスにおいては、サイドスペーサの幅は周辺回路領域と同等になるため、周辺回路領域に最適な電界緩和構造で設計した場合、光電変換領域での電界緩和が不十分な場合がある。この場合には、ホットキャリアによりＭＯＳトランジスタの信頼性が下がるため、この信頼性を確保するためＭＯＳトランジスタのゲート長を長くする必要があり、微細化に不利である。
【００１１】
また上述のプロセスにおいては光電変換領域内の反射防止膜をエッチングすることになる。この際のエッチングによりダメージ（主にプラズマダメージ）を光電変換領域に与えることになる。これがフォトダイオードの暗電流を悪化させる原因となる。
【００１２】
本発明の目的は、上述した課題の少なくともひとつを解決するものであり、製造工程を増加させることなく、また、特性が向上した光電変換装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題に鑑みて、本発明の光電変換装置は、複数の光電変換素子と該光電変換素子の電荷に基づく信号を読み出すための第１のＭＯＳトランジスタとが配された光電変換領域と、前記第１のＭＯＳトランジスタの駆動もしくは前記光電変換領域から読み出される信号の増幅の少なくとも一方を行なう第２のＭＯＳトランジスタが配された周辺回路領域とが、同一の半導体基板に配された光電変換装置であって、前記第１のＭＯＳトランジスタのドレインの不純物濃度は、前記第２のＭＯＳトランジスタのドレインの不純物濃度よりも低いことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、光電変換領域に配されたＭＯＳトランジスタのホットキャリアによる特性劣化の抑制、周辺回路領域に配されたＭＯＳトランジスタの高駆動能力実現を両立することができる。
【発明を実施するための最良の形態】
【００１５】
本発明の構成について説明する。本発明において、光電変換領域とは複数の光電変換素子と該光電変換素子の電荷に基づく信号を読み出すＭＯＳトランジスタが配された領域である。このＭＯＳトランジスタは１つの光電変換素子に対して複数設け、電荷の増幅を行なうことも可能である。
【００１６】
周辺回路領域とは、上述の光電変換領域に配されたＭＯＳトランジスタを駆動する回路、光電変換領域からの信号を増幅する回路等が配された領域である。
【００１７】
図１に光電変換装置の平面配置図を示す。１１１が光電変換領域である。ひとつの光電変換素子から読み出される信号の単位を画素とすると、光電変換素子が配されている領域を画素領域と呼ぶこともできる。画素は、１つの光電変換素子及びこの光電変換素子から出力線へ信号を読み出すための素子集合の最小単位である。この素子集合に含まれるのは、後述する転送ＭＯＳトランジスタなどの転送部、増幅ＭＯＳトランジスタなどの増幅部、リセットＭＯＳトランジスタなどのリセット部である。隣接する光電変換素子において、上記素子を共有することも可能であるが、この場合にも１つの光電変換素子の信号を読み出すための素子集合の最小単位で定義づけられる。
【００１８】
１１２が光電変換領域から読み出された信号を増幅するための信号処理回路である。ただし、増幅回路に限らず、画素のノイズをＣＤＳ処理により除去する回路であっても良い。また単に複数列から並列に読み出される信号をシリアルに変換するための回路であっても良い。１１３は光電変換領域に配されたＭＯＳトランジスタを駆動するための垂直シフトレジスタである。１１４は信号処理回路のＭＯＳトランジスタを駆動するための水平シフトレジスタである。１１２〜１１４が周辺回路領域に含まれうる。また、更に光電変換装置においてＡＤ変換を行なう場合には、ＡＤ変換回路がこれに含まれても良い。
【００１９】
次に、発明の理解のために、発明のメカニズムに詳細に説明する。図９は光電変換装置の模式的断面図である。１０１は光電変換領域、１０２は周辺回路領域を示す。
【００２０】
９０９は光電変換素子からの信号を読み出すためのＭＯＳトランジスタである。９１０は周辺回路領域に配されたＭＯＳトランジスタである。光電変換領域に配されたＭＯＳトランジスタ９０９および周辺回路のＭＯＳトランジスタ９１０のソース、ドレインは同様のＬＤＤ構造になっている。すなわち、不純物濃度の高い半導体領域９１１およびサイドスペーサ９１３下に形成された不純物濃度の低い半導体領域９１４、コンタクトホール９１５下に形成された不純物濃度の高い半導体領域９１６より構成されている。
【００２１】
ＬＤＤ構造の電界緩和層の濃度が低すぎる場合や幅が広すぎる場合には、トランジスタの寄生抵抗（直列抵抗）が増大し、駆動力や静特性を大きく損なう結果となる。したがって、特に駆動力や回路特性が重要となる周辺回路では電界緩和層は比較的狭く形成する必要がある。
【００２２】
一方、微細化等の目的でより電界を緩和する必要のある光電変換領域では電界緩和層は広く形成することが望ましい。しかしながら図９に示したような構成によれば、ドレインが光電変換領域、周辺回路領域、両者において同一の構成になっているためどちらか一方の特性しか満たすことができない。
【００２３】
本発明では、この両者を満足することができる。つまり、ドレインの電界緩和の構造を、光電変換領域と周辺回路領域とで異ならせている。光電変換領域に配されたドレインの不純物濃度の低い領域が、周辺回路領域に配されたドレインの不純物濃度の低い領域よりも広い領域に渡って配されている。
【００２４】
ＭＯＳトランジスタの電界緩和に実効的に効果があるのは、ゲート端からドレインと導電体が直接接する領域（第１の領域）にかけての部分である。したがって、第１の領域とゲート端の間の領域の不純物濃度を、光電変換領域のほうが周辺回路領域に比べて低くすることによって大きな電界緩和効果を得ることができる。これは、光電変換領域に配されたＭＯＳトランジスタのドレインの不純物濃度が、周辺回路領域に配されたＭＯＳトランジスタのドレインの不純物濃度よりも低いことによっても同様の効果が得られる。
【００２５】
具体的には、光電変換領域に配されたＭＯＳトランジスタ（第１のＭＯＳトランジスタ）のドレインは導電体と直接接触している第１の領域を有している。そして、第１の領域よりもＭＯＳトランジスタのチャネル側に配された第２の領域を有している。また、周辺回路領域１０２に配されるＭＯＳトランジスタ（第２のＭＯＳトランジスタ）も同様に、ドレインは導電体であるプラグと電気的に接続されている。ドレインは、プラグと直接接触している第１の領域と、第１の領域よりもチャネル側に配されている第２の領域とを有している。そして更に、第２の領域はチャネルに近接する第３の領域と、第１の領域と第３の領域の間に配された第４の領域とを有している。そして第２の領域は第４の領域よりも不純物濃度が低い。
【００２６】
図２にて更に詳細に説明する。図２（ａ）が周辺回路領域に配されるＭＯＳトランジスタの平面図、及びＡ−Ａ´における断面図である。図２（ｂ）が光電変換領域に配されるＭＯＳトランジスタの平面図及びＢ−Ｂ´における断面図である。２００１はゲート電極であり、２００２はソース、２００３は導電体の接続領域（第１の領域）である。２００４はゲートに近接して配された不純物濃度の低い半導体領域（第３の領域）である。２００５は第１の領域と第３の領域の間に配された第３の領域よりも不純物濃度の高い領域である。２００６はチャネルと第１の領域の間に配された不純物濃度の低い半導体領域（第２の領域）である。この第２の領域は、第４の領域よりも不純物濃度は低い。
【００２７】
このような構造により、光電変換領域に配されたＭＯＳトランジスタのホットキャリアを低減することが可能となる。また、周辺回路領域においては、駆動力や回路特性が重要となるＭＯＳトランジスタの電界緩和層を比較的狭く形成することが可能となる。更に、光電変換領域においては、サイドウォール形成工程がないため、このエッチング工程により生じるノイズを低減することが可能となる。
【００２８】
次に本発明の光電変換装置の画素の等価回路図の一例を図３に示す。光電変換領域は、少なくとも光電変換素子１と転送ＭＯＳトランジスタ２とリセットＭＯＳトランジスタ４と増幅ＭＯＳトランジスタ５を含んでいる。リセットＭＯＳトランジスタのドレインに供給する電圧により画素を選択する構成としている。光電変換素子は例えばフォトダイオードであり、入射光を光電変換により電荷に変換する。転送ＭＯＳトランジスタは光電変換素子の電荷を増幅部の入力部に転送する転送部として機能する。増幅ＭＯＳトランジスタは光電変換素子で生じた電荷による電位変化を、信号線に出力するものである。ここで電位変化させる対象は、光電変換素子から電荷が転送される際にフローティングとなっているノードであればよく、フローティングディフュージョン（浮遊拡散領域：ＦＤ）が用いられる。このＦＤと増幅ＭＯＳトランジスタのゲートが接続されており、ＦＤの電位変化に基づく信号を信号線に出力する。この時、ソースフォロワ動作により電荷を増幅して出力するため、ＭＯＳトランジスタ５は増幅素子といえる。電源７、増幅ＭＯＳトランジスタ５、信号線、定電流源６によりソースフォロワ回路を構成している。この例では、リセットＭＯＳトランジスタのドレイン電圧により選択動作を行なっているが、選択用ＭＯＳトランジスタを設けて、これにより選択を行なってもよい。
【００２９】
以下、本発明の実施の形態について実施例を挙げ、図面を用いて詳細に説明する。本発明は各実施例に限定されるものではなく、発明の主旨を超えない範囲で、組み合わせ、変更可能である。また各実施例においては特定のＭＯＳトランジスタのみを例にあげて説明するが、各領域に配される全てのＭＯＳトランジスタに各実施例の構造を適用することも可能である。
【００３０】
（第１実施例）
図４は本実施例の光電変換装置の模式的断面図である。本実施例においては、光電変換領域に配されるＭＯＳトランジスタとしてリセットＭＯＳトランジスタを例に説明する。
【００３１】
図４において、１０１が光電変換領域、１０２が周辺回路領域である。ここでは、光電変換領域１０１のうち、光電変換素子、転送ＭＯＳトランジスタ、リセットＭＯＳトランジスタの断面構造を示している。そして、周辺回路領域１０２に示されているＭＯＳトランジスタは、上述したいずれかの回路を構成するものを示している。
【００３２】
図４の光電変換領域１０１において、３１は転送ＭＯＳトランジスタのゲート電極、３２はリセットＭＯＳトランジスタのゲート電極である。３３は光電変換素子を構成する第１導電型の半導体領域である。信号として取り扱う電荷の導電型と同一の導電型であり、電荷として電子を用いる場合にはＮ型の半導体領域となる。３は第１導電型の半導体領域により形成されるＦＤである。３４はリセット用もしくは画素選択用の基準電圧が与えられる第１導電型の半導体領域であり、リセットＭＯＳトランジスタのドレインとして機能する。３６ａはシリコン窒化膜、３７ａはシリコン窒化膜３６ａを覆うシリコン酸化膜である。両者で光電変換素子表面での反射を低減する反射防止膜を構成することができる。シリコン窒化膜３６ａおよびシリコン酸化膜３７ａで構成される絶縁膜は、光電変換領域１０１のコンタクト底部をのぞく全ての領域を覆っている。４１ａはコンタクトプラグ等の導電体である。この絶縁膜はシリコン窒化膜、シリコン酸化膜の組み合わせに限らない。
【００３３】
転送ＭＯＳトランジスタのソースは光電変換素子を構成する半導体領域３３と共通化されている。また、転送ＭＯＳトランジスタのドレインとリセットＭＯＳトランジスタのドレインとＦＤは共通の半導体領域により構成されている。ＦＤ３は増幅ＭＯＳトランジスタのゲート電極に不図示の電極を通して接続されており、半導体領域３４も不図示のリセット用基準電圧配線に電極を通して接続されている。
【００３４】
図４の周辺回路領域１０２において、４２はＭＯＳトランジスタのゲート電極、４３はソース又はドレインとなる高不純物濃度の第１導電型の半導体領域である。４４はＬＤＤ構造を提供するための低不純物濃度の第１導電型の半導体領域であり、半導体領域４３よりも不純物濃度が低い。３６ｂおよび３７ｂはそれぞれサイドスペーサを構成するシリコン窒化膜、およびシリコン酸化膜である。
【００３５】
光電変換領域１０１のシリコン窒化膜３６ａおよびシリコン酸化膜３７ａと、周辺回路領域１０２のサイドスペーサを構成するシリコン窒化膜３６ｂ、シリコン酸化膜３７ｂと兼ねて同一層構成とした場合には、製造コストを低く抑えることができる。
【００３６】
また、光電変換領域のシリコン窒化膜３６ａおよびシリコン酸化膜３７ａは、周辺回路領域１０２の高不純物濃度の半導体領域４３をイオン注入により形成する際のマスクとして用いることができる。そのため、低不純物濃度の半導体領域３、３４、４４を形成するフォトマスクと共通化した場合には製造コストを低く抑えることができる。
【００３７】
光電変換領域１０１において、ＭＯＳトランジスタのソース、ドレインは低不純物濃度の半導体領域で構成されるシングルドレイン構造である。このため、ソース、ドレインに高不純物濃度の半導体領域を含むＬＤＤ構造と比べ、ホットキャリアによるトランジスタ特性の劣化を低く抑えることができる。これは特に、ＭＯＳトランジスタが微細化された場合には顕著となる。ホットキャリアによるトランジスタ特性の劣化はゲート長と電源電圧に強く依存し、短いゲート長や高い電源電圧で劣化が大きくなる特性を持つ。本実施例による光電変換領域のシングルドレイン構造のＭＯＳトランジスタは、ゲート長が短い微細なＭＯＳトランジスタであっても高い電源電圧で特性の劣化を抑えることができる。
【００３８】
光電変換領域１０１に配されたＭＯＳトランジスタの低不純物濃度の半導体領域３、３４において、コンタクトプラグの底部に接触する部分は金属配線による電気的な接続が可能な不純物濃度を確保する必要がある。これは、コンタクトホール開口部からの不純物イオン注入による濃度確保を行うとよい。
【００３９】
一方、周辺回路領域１０２において、ＭＯＳトランジスタは高不純物濃度の半導体領域及びＬＤＤ構造からなるソース、ドレインを有するため、高駆動能力とホットキャリア耐性を両立させることができる。特に光電変換領域と比べて周辺回路領域においては、光電変換領域よりも高速での動作が要求されるため、ＭＯＳトランジスタが高駆動能力を有することが重要となる。そのため、本実施例のように光電変換領域と周辺回路領域のＭＯＳトランジスタの電界緩和領域の構造を異ならせることが重要となる。
【００４０】
また、光電変換領域１０１のシリコン窒化膜３６ａは、コンタクトを開口する異方性ドライエッチングの際のエッチングストッパとして用いてもよい。これにより、コンタクトが位置合わせずれにより素子分離領域上へ乗り上げた場合でも、コンタクトが素子分離領域や側面のウェル３９に接触することが無い。このため、低不純物濃度の半導体領域３、３４とウェル３９間のリーク電流を抑制できる。したがって、コンタクトと素子分離領域との距離を短くすることができ、素子の微細化が可能となる。
【００４１】
また、シリコン窒化膜３６ａ、３６ｂは、水素分子を多量に含む膜を用いることができる。この場合には、形成後に３５０℃以上の熱処理を施すことにより半導体基板に水素が拡散しダングリングボンドの終端化効果が得られるためが望ましい。このようなシリコン窒化膜はプラズマＣＶＤ法で形成することにより得ることができる。
【００４２】
本実施例において、反射防止膜および反射防止膜を覆う酸化膜を残存させる領域は、周辺回路部の一部に設けてもよい。また、反射防止膜及び反射防止膜を覆う酸化膜からなるサイドスペーサを形成し、高不純物濃度の半導体領域及びＬＤＤ構造からなるソース、ドレインを有するＭＯＳトランジスタを、光電変換部の一部に設けてもよい。
【００４３】
（第２実施例）
本実施例においては、光電変換装置の製造方法に関して説明する。図５（ａ）〜（ｅ）に製造方法のフローを示す。
【００４４】
まず、図５（ａ）に示すように、シリコンなどの半導体基板３８に第１導電型（Ｎ型）のウェル（不図示）と第２導電型（Ｐ型）のウェル３９を形成し、ＳＴＩ、選択酸化法などにより素子分離領域４１を形成する。尚、説明のため図５（ａ）〜図５（ｅ）では光電変換領域１０１と周辺回路領域１０２を、隣接させて描いている。
【００４５】
続いて、図５（ｂ）に示すように、各ＭＯＳトランジスタのゲート電極３１、３２、４２をポリシリコンにより形成した後、ｎ型不純物を導入して光電変換素子を構成するフォトダイオードの半導体領域３３を形成する。次に、ｐ型不純物を導入してフォトダイオードを埋め込み構造とするための表面ｐ型領域３５を形成する。
【００４６】
次に、ゲート電極をマスクにしたイオン注入によりｎ型不純物を導入し、ゲート電極側面に自己整合した低不純物濃度のソース、ドレインの一部を構成する半導体領域３、３４、４４を形成する。
【００４７】
そして、素子分離領域、ゲート電極を除く半導体基板表層に、薄いシリコン酸化膜３０ｂを形成する。薄いシリコン酸化膜３０ｂは、ポリシリコンゲート電極を形成する異方性ドライエッチにおいて半導体基板表層のゲート酸化膜を残存させてもよい。もしくは、シリコン窒化膜３６を堆積する前に熱酸化して形成してもよい。または、堆積により形成してもよい。そして、図５（ｃ）に示すように、シリコン窒化膜３６を形成し、その上にシリコン酸化膜３７を形成する。このシリコン窒化膜３６、絶縁膜３６、３７は光電変換領域１０１、周辺回路領域１０２を覆って形成される。これにより光電変換領域を保護することが可能となる。
【００４８】
次に光電変換領域上にレジスト５０を形成し、周辺回路領域１０２のシリコン窒化膜３６、およびシリコン酸化膜３７をエッチバックする。こうして、図５（ｄ）に示すように、周辺回路領域１０２のゲート電極４２の側壁にシリコン窒化膜３６ｂ、およびシリコン酸化膜３７ｂからなるサイドスペーサを形成する。そして、周辺回路領域１０２のゲート電極とサイドスペーサをイオン注入用のマスクにしてｎ型不純物を導入する。これによりサイドスペーサ側面に自己整合したソース、ドレインを構成する高不純物濃度の半導体領域４３を形成する。このとき光電変換領域１０１は、全面に残存するシリコン窒化膜３６およびシリコン酸化膜３７がイオン注入用マスクとなる。この場合には製造コストを抑えられる。こうして、図５（ｄ）に示したような構造が得られる。
【００４９】
つぎに、図５（ｅ）に示すように、層間絶縁膜として機能するＢＰＳＧなどの絶縁膜４０を光電変換領域、周辺回路領域全体を覆うように成膜する。つぎに、光電変換領域のシリコン窒化膜３６ａをエッチングストッパに用いてコンタクトホール４１ａ、４１ｂを異方性ドライエッチングにより開口する。そして、光電変換領域１０１のコンタクト底部が接触する部分が半導体基板上に自己整合したコンタクトホールを形成する。そして、コンタクトホール４１ａ、４１ｂの中に導電体を充填して電極を形成する。こうして、図５（ｅ）に示す構造が得られる。
【００５０】
シリコン酸化膜を形成した後のいずれかの工程において、３５０℃以上の熱処理が施されることが望ましい。
【００５１】
以上の説明はｎＭＯＳトランジスタを用いた例について説明したが、ＣＭＯＳプロセスで光電変換装置を作製する場合には、導電型を変えれば同じようにｐＭＯＳトランジスタを作ることができる。
【００５２】
以上、本実施例において、光電変換領域に配されたＭＯＳトランジスタのソース、ドレインは低不純物濃度の半導体領域からなるシングルドレイン構造である。そして、周辺回路領域に配されたＭＯＳトランジスタはＬＤＤ構造を有する。光電変換領域に配されたＭＯＳトランジスタの低不純物濃度領域は、周辺回路領域に配されたＭＯＳトランジスタのＬＤＤ構造の低不純物濃度領域と同一の工程で形成されうる。
【００５３】
このようなプロセスで形成した光電変換装置は、光電変換領域のＭＯＳトランジスタのホットキャリアによる特性劣化の抑制と、周辺回路領域のＭＯＳトランジスタの高駆動能力実現を両立することができる。
【００５４】
また、光電変換部のコンタクトホールは反射防止膜をエッチングストッパに用いた場合には、自己整合的に半導体基板表面のみに接触するため、ＭＯＳトランジスタのソース・ドレインとウェル間のリーク電流を抑制できる。
【００５５】
また絶縁膜を、光電変換領域においては反射防止膜およびコンタクトのエッチングストッパとして用い、周辺回路部においてはＭＯＳトランジスタのサイドウォールスペーサとして用いれば、製造コストを低く抑えることができる。
【００５６】
また、絶縁膜を水素分子を多量に含むシリコン窒化膜で形成した場合には、トランジスタの界面あるいはフォトダイオード上のシリコン／シリコン酸化膜界面のトラップをより効果的に低減することができる。
【００５７】
（第３実施例）
本実施例においては、光電変換領域に配されるＭＯＳトランジスタとして、増幅ＭＯＳトランジスタの構造を説明する。これは第１、２の実施例で説明したリセットＭＯＳトランジスタの構成と組み合わせることも可能である。
【００５８】
図６は本実施例による光電変換装置の断面構造を、光電変換領域および周辺回路領域について示したものである。第１、２実施例と同様の機能を有するものは同じ符号を付し詳細な説明は省略する。
【００５９】
光電変換素子上には光学的な反射防止膜６６が形成され、フォトダイオード表面の界面反射を低減させる働きをする。反射防止膜６６はＳｉＮおよびＳｉＯを含む積層構造で形成することが可能である。
【００６０】
光電変換素子から電荷が転送されるＦＤ３は低濃度の半導体領域３０１と導電体との接触のために設けられた高濃度の半導体領域３０２を含んでいる。
【００６１】
本実施例で示した、ＦＤ３とＭＯＳトランジスタ５のソース、ドレイン領域は、不純物濃度の低い第１導電型の半導体領域３０１、導電体と直接接続される領域に形成された不純物濃度の高い第１導電型の半導体領域３０２より構成されている。
【００６２】
ここで周辺回路領域のサイドスペーサ６８は反射防止膜６６と同一の膜により形成されている。低不純物濃度の第１導電型の半導体領域はゲート電極に対してセルフアラインで形成されており、サイドスペーサ６８下にも形成されている。高不純物濃度の第一導電型の半導体領域４３はサイドスペーサ６８に対してセルフアラインで形成されるために、サイドスペーサ６８下および反射防止膜６６下には形成されない。
【００６３】
反射防止膜６６のエッチングを光電変換領域で行わないため、エッチングのダメージによるノイズを低減することができる。また、反射防止膜６６形成後はコンタクトホール以外に半導体表面を露出する工程が無く、金属元素などによる汚染を防止できる。結果として暗時の点欠陥の発生率を下げることができる。
【００６４】
ここで電界緩和層に関して更に詳細に説明する。ＬＤＤ構造の電界緩和層の濃度が低すぎる場合や幅が広すぎる場合には、トランジスタの寄生抵抗（直列抵抗）が増大し、駆動力や静特性を大きく損なう結果となる。特に駆動力や回路特性が重要となる周辺回路では電界緩和層は比較的狭く形成する必要がある。一方、微細化等の目的でより電界を緩和する必要のある光電変換領域では電界緩和層は広く形成することが望ましい。ＭＯＳトランジスタにおいて特に電界緩和に対する寄与が高い部分は、ゲート端からコンタクトホール下に形成された不純物濃度の高い第１導電型の半導体領域にかけての部分である。したがって光電変換領域に配されるＭＯＳトランジスタは、周辺回路領域に配されるＭＯＳトランジスタに比べてこの部分の濃度を低くするのが好ましい。そして且つ、この低不純物濃度の領域を広くすることが好ましい。
【００６５】
なお、導電体と直接接触する不純物濃度の高い第１導電型の半導体領域３０２は、コンタクトホールのホール形成後にホールを通してイオン注入することでコンタクトホールにセルフアラインで形成することができる。このため、トランジスタのサイズを小さく設計することが可能となる。これにより良好なオーミックコンタクトを得ることが可能となる。上述の効果に加えて、本実施例においては、ＦＤ３のリークに由来する画素欠陥、ランダムノイズを低減する効果がある。
【００６６】
図６に示すように、ＦＤ３は低濃度の電界緩和領域（第一導電型の半導体領域３０１）で構成することにより、ゲート端部以外での電界緩和効果も大きい。すなわち第２導電型の半導体領域１０４との間に形成される接合部および分離部下のチャネルストップ領域との間に形成される接合における電界も同様に緩和することができる。この結果、ＦＤ３のリーク電流を低減することができるため、読み出し時のランダムノイズを低減することができる。また、突発的に発生するＦＤ３のリーク電流が大きな画素の発生は、ＦＤ３の電界と相関がある、したがって、本実施例により点欠陥も抑制することが可能である。
【００６７】
なお、本実施例においては、周辺回路領域に配されたＭＯＳトランジスタが光電変換領域に配されたＭＯＳトランジスタと同じ導電型の場合について述べたが、周辺回路領域はＣＭＯＳ構成とすることが可能である。光電変換領域のＭＯＳトランジスタと反対導電型のＭＯＳトランジスタについても同様の構造をとることが可能である。
【００６８】
本実施例の効果はホットキャリアの発生しやすいＮ型のＭＯＳトランジスタに対して特に効果が大きい。光電変換領域に配されたＭＯＳトランジスタがＮ型であり、周辺回路領域のＮ型ＭＯＳトランジスタと光電変換領域のＮ型のＭＯＳトランジスタが本実施例による構成となっている場合に、特に大きな効果を得ることができる。
【００６９】
一方、光電変換領域がＰ型のＭＯＳトランジスタであった場合、微細画素の加工しやすさという点で本実施例は有効である。また、本実施例において、６６は反射防止膜であったが、６６を酸化膜単層のように反射防止条件では無いセンサにおいても本実施例による効果（電界緩和、点欠陥の低減など）を得ることができる。
【００７０】
（第４実施例）
図７は本実施例の光電変換装置の断面構造である。第１〜第３の実施例と同様の機能を有するものには同様の番号を付し詳細な説明は省略する。
【００７１】
本実施例の特徴は、反射防止膜のエッチングは光電変換領域内で行われるが、不純物濃度の高い第１導電型の半導体領域４３を光電変換領域内に配さない。不純物濃度の高い第１導電型の半導体領域４３を形成するマスクパターンは光電変換領域をレジストが覆うように形成することで図７の構造を得る事が可能である。
【００７２】
本実施例においては、不純物濃度の低い電界緩和層（第一導電型の半導体領域３０１）を低濃度、もしくは幅広く設計することができ、電界緩和効果を高めることができる。これにより、ホットキャリア発生を抑制することができ、信頼性および耐圧を向上させることができる。周辺回路部では電界緩和層は比較的狭く形成することが可能である。
【００７３】
（第５実施例）
本実施例においては、ドレインの、導電体と直接接触する領域に関して説明する。一般的にＭＯＳトランジスタを形成するソース・ドレインと配線を電気的に接続するコンタクトプラグ等の導電体は、低抵抗かつオーミック特性を示すことが求められる。金属不純物に起因する点キズに敏感な光電変換装置においては、シリサイド・サリサイドを形成するプロセスをあえて適用しない場合が考えられる。したがって特に光電変換装置において、ドレインと導電体とのオーミックコンタクトの取り方は重要となる。
【００７４】
上述した各実施例のような光電変換領域に配されたＭＯＳトランジスタのドレインが電界緩和構造を有する場合には、低抵抗かつオーミック特性を示すコンタクトを形成する手法が求められる。これを満たす光電変換装置の構造および製造方法について以下に説明する。
【００７５】
図８に本実施例の光電変換装置の断面図を示す。実施例１〜４と同様の機能を有するものには同様の符号を付し詳細な説明は省略する。１０１は光電変換領域に配されたＭＯＳトランジスタ（ここではｎ型とする）に対する導電体との接続部を示している。１０４は周辺回路部に配されたｎ型のＭＯＳトランジスタのソース、ドレインと導電体との接続部を示している。１０５は周辺回路領域に配されたＰ型ＭＯＳトランジスタのソース，ドレインと導電体との接続部を示している。
【００７６】
１０１に示すように、ＦＤ３は導電体４１ａと直接接触しているｎ型の高不純物濃度の半導体領域４５を有している。１０４、１０５も同様にソース，ドレインはｎ型、ｐ型の高不純物濃度の半導体領域４５、４６を有している。本実施例の構造を適用することにより、全てのコンタクトプラグ（４１ａ、４１ｂ、４１ｃ）において、低抵抗でかつ良好なオーミックコンタクト特性が得られる。
【００７７】
次いで本実施例における光電変換装置の製造方法について説明する。
【００７８】
第２実施例で説明したフローで図５（ｄ）までは同様のプロセスで形成する。ここで低不純物濃度の半導体領域の不純物濃度は１Ｅ１７/ｃｍ３≦ｄ１≦５Ｅ１８／ｃｍ３程度に設定することができる。その後、導電体と接続を行なうソース，ドレインに対応してコンタクトホールを異方性ドライエッチングにより形成する。この後に、フォトマスクを用いて光電変換領域に配されたＦＤ３に対するコンタクト底部と、周辺回路領域１０２に配された半導体領域４３に対するコンタクト底部に対して、Ｐｈに代表されるｎ型不純物を導入する。光電変換領域の半導体領域３に対するコンタクトを抵抵抗かつオーミック特性を得るために直接接する領域の不純物濃度ｄ２として５Ｅ１８／ｃｍ３≦ｄ２≦５Ｅ１９／ｃｍ３となるようにドーズ量を設定することが望ましい。なお、コスト低減を考慮に入れてフォトマスクを用いずに全面領域にｎ型不純物を導入してもよい。
【００７９】
次に、フォトマスクを用いて周辺回路領域１０５に配されたｐ型の高不純物濃度の半導体領域に対するコンタクト底部に対して、Ｂに代表されるｐ型不純物を導入して高不純物濃度の半導体領域を形成する。この際、上述のｎ型不純物を全面イオン注入によりｐ型の半導体領域にも形成することもできる。この場合には、周辺回路領域１０４のｎ型の高不純物濃度の半導体領域の全体を被って形成するようにｐ型不純物イオンの注入条件を設定する必要がある。例えばこの時のドーズ量も、直接接する領域の不純物濃度ｄ３が５Ｅ１８／ｃｍ３≦ｄ３≦５Ｅ１９／ｃｍ３は１．０Ｅ１５／ｃｍ２となるように設定することが望ましい。
【００８０】
本実施例のプロセスに関しては、以上述べた実施例１〜４に適用可能である。また光電変換領域に配される各種ＭＯＳトランジスタに適用することが可能である。
【００８１】
（撮像システム）
図８は、本発明による光電変換装置をカメラに応用する場合の回路ブロックの例を示したものである。撮影レンズ１００２の手前にはシャッター１００１があり、露出を制御する。絞り１００３により必要に応じ光量を制御し、光電変換装置１００４に結像させる。光電変換装置１００４から出力された信号は信号処理回路１００５で処理され、Ａ／Ｄ変換器１００６によりアナログ信号からディジタル信号に変換される。出力されるディジタル信号はさらに信号処理部１００７で演算処理される。処理されたディジタル信号はメモリ１０１０に蓄えられたり、外部Ｉ／Ｆ１０１３を通して外部の機器に送られる。光電変換装置１００４、撮像信号処理回路１００５、Ａ／Ｄ変換器１００６、信号処理部１００７はタイミング発生部１００８により制御される他、システム全体は全体制御部・演算部１００９で制御される。記録媒体１０１２に画像を記録するために、出力ディジタル信号は全体制御部・演算部で制御される記録媒体制御Ｉ／Ｆ部１０１１を通して、記録される。
【図面の簡単な説明】
【００８２】
【図１】本発明に係わる光電変換装置の模式的平面図である。
【図２】本発明に係わるＭＯＳトランジスタの平面図及び断面図である。
【図３】第１の実施例の光電変換装置の模式的断面図である。
【図４】光電変換装置の回路図である。
【図５】第２の実施例の光電変換装置の製造プロセスフロー図である。
【図６】第３の実施例の光電変換装置の模式的断面図である。
【図７】第４の実施例の光電変換装置の模式的断面図である。
【図８】第５の実施例の光電変換装置の模式的断面図である。
【図９】本発明を説明するための光電変換装置の模式的断面図である。
【図１０】光電変換装置を用いた撮像システムを説明するためのブロック図である。
【符号の説明】
【００８３】
１  光電変換素子
１０１、１００１  光電変換領域
１０２、１００２  周辺回路領域
３  浮遊拡散領域
２，４，５  ＭＯＳトランジスタ
【図１】
2008041726.tif 000003
【図２】
2008041726.tif 000004
【図３】
2008041726.tif 000005
【図４】
2008041726.tif 000006
【図５】
2008041726.tif 000007
【図６】
2008041726.tif 000008
【図７】
2008041726.tif 000009
【図８】
2008041726.tif 000010
【図９】
2008041726.tif 000011
【図１０】
2008041726.tif 000012