(57)【要約】      （修正有）【課題】周囲温度による相変化メモリの記憶状態への影響を抑制し、安定な読み出しを可能とする。【解決手段】メモリ装置は、マルチビット記憶を含む抵抗メモリセルのアレイと、動作時の周囲温度に基づいた増加幅を有するカウンタと、上記カウンタが予め定められた値を超えたことに応じて、上記メモリセルをリフレッシュする回路とを備え、記憶データの破損を回避できる構成としている。【選択図】図１
2008152904.tif 000002
【特許請求の範囲】
【請求項１】
抵抗メモリセルのアレイと、
温度に基づく増加幅を有するカウンタと、
上記カウンタの値が予め定められた値を超えたことに応じて、上記メモリセルをリフレッシュする回路とを備えているメモリ装置。
【請求項２】
上記カウンタは、上記メモリ装置の各クロックサイクルに応じて、値を増加させる請求項１に記載のメモリ装置。
【請求項３】
上記カウンタは、上記メモリ装置の各読み出しアクセスに応じて、値を増加させる請求項１に記載のメモリ装置。
【請求項４】
上記カウンタの増加幅は、第１の温度における第１の幅と、上記第１の温度よりも大きい第２の温度における、上記第１の幅よりも大きい第２の幅とを含んでいる請求項１に記載のメモリ装置。
【請求項５】
上記抵抗メモリセルのアレイは、マルチビット抵抗メモリセルのアレイを備えている請求項１に記載のメモリ装置。
【請求項６】
上記抵抗メモリセルのアレイは、相変化メモリセルのアレイを備えている請求項１に記載のメモリ装置。
【請求項７】
上記回路は、上記抵抗メモリセルのアレイと同一のチップに配置されている請求項１に記載のメモリ装置。
【請求項８】
メモリ装置であって、
抵抗メモリセルのアレイと、
上記メモリ装置の各クロックサイクルおよび上記メモリ装置の各読み出しアクセスに応じて値を増加させるように構成されたカウンタと、
上記カウンタの値が予め定められた値を超えたことに応じて、上記アレイ内のメモリセルをリフレッシュする回路とを備えているメモリ装置。
【請求項９】
各クロックサイクルに対する上記カウンタの第１の増加幅は、上記メモリデバイスの温度に応じて変化し、各読み出しアクセスに対する上記カウンタの第２の増加幅は、上記温度に応じて変化する請求項８に記載のメモリ装置。
【請求項１０】
上記第１の増加幅は、第１の温度における第１の幅と、上記第１の温度よりも大きい第２の温度における、上記第１の幅よりも大きい第２の幅とを含んでいる請求項９に記載のメモリ装置。
【請求項１１】
上記第２の増加幅は、第１の温度における第１の幅と、第１の温度よりも大きい第２の温度における、上記第１の幅よりも大きい第２の幅とを含んでいる請求項９に記載のメモリ装置。
【請求項１２】
抵抗メモリセルのアレイは、マルチビット抵抗メモリセルのアレイを備えている請求項８に記載のメモリ装置。
【請求項１３】
抵抗メモリセルのアレイは、相変化メモリのアレイを備えている請求項８に記載のメモリ装置。
【請求項１４】
メモリ装置であって、
抵抗メモリセルのアレイと、
上記メモリ装置の各読み出しアクセスに応じて、値を増加させるように構成された第１のカウンタと、
上記第１のカウンタの値が予め定められた値を超えたことに応じて、上記アレイ内のメモリセルをリフレッシュする回路とを備えているメモリ装置。
【請求項１５】
上記メモリ装置の各クロックサイクルに応じて、値を増加させるように構成された第２のカウンタをさらに備え、
上記回路は、上記第２のカウンタの値が予め定められた値を超えたことに応じて、上記アレイ内のメモリセルをリフレッシュする請求項１４に記載のメモリ装置。
【請求項１６】
上記第１のカウンタの第１の増加幅が上記メモリ装置の温度に応じて変化し、上記第２のカウンタの第２の増加幅が上記温度に応じて変化する請求項１５に記載のメモリ装置。
【請求項１７】
上記第１の増加幅は、第１の温度における第１の幅と、上記第１の温度よりも大きい第２の温度における、上記第１の幅よりも大きい第２の幅とを含んでいる請求項１６に記載のメモリ装置。
【請求項１８】
上記第２の増加幅は、第１の温度における第１の幅と、上記第１の温度よりも大きい第２の温度における、上記第１の幅よりも大きい第２の幅とを含んでいる
請求項１６に記載のメモリ装置。
【請求項１９】
上記抵抗メモリセルのアレイは、マルチビット抵抗メモリセルのアレイを備えている請求項１５に記載のメモリ装置。
【請求項２０】
上記抵抗メモリセルのアレイは、相変化メモリセルのアレイを備えている請求項１５に記載のメモリ装置。
【請求項２１】
メモリをリフレッシュする方法であって、
上記方法は、
上記メモリの温度に基づく幅でカウンタの値を増加させる工程と、
上記カウンタの値が予め定められた値を超えたことに応じて、上記メモリの抵抗メモリセルをリフレッシュする工程とを含んでいる方法。
【請求項２２】
上記カウンタの値を増加させる工程は、上記メモリの各クロックサイクルに応じて、上記カウンタの値を増加させる工程を含んでいる請求項２１に記載の方法。
【請求項２３】
上記カウンタの値を増加させる工程は、上記メモリの各読み出しアクセスに応じて、上記カウンタの値を増加させる工程を含んでいる請求項２１に記載の方法。
【請求項２４】
上記カウンタの値を増加させる工程は、第１の温度における第１の幅で、上記カウンタの値を増加させる工程と、上記第１の温度よりも大きい第２の温度における、上記第１の幅よりも大きい第２の幅で、上記カウンタの値を増加させる工程とを含んでいる請求項２１に記載の方法。
【請求項２５】
上記抵抗メモリセルをリフレッシュする工程は、マルチビット抵抗メモリセルをリフレッシュする工程を含んでいる請求項２１に記載の方法。
【請求項２６】
上記抵抗メモリセルをリフレッシュする工程は、相変化メモリセルをリフレッシュする工程を含んでいる請求項２１に記載の方法。
【請求項２７】
メモリをリフレッシュする方法であって、
上記方法は、
上記メモリの各クロックサイクルおよび上記メモリの各読み出しアクセスに応じてカウンタの値を増加させる工程と
上記カウンタの値が予め定められた値を超えたことに応じて、上記メモリの抵抗メモリセルをリフレッシュする工程とを含んでいる方法。
【請求項２８】
上記カウンタの値を増加させる工程は、
各クロックサイクルに応じて、上記メモリの温度に基づく第１の増加幅で上記カウンタの値を増加させる工程と、
各読み出しアクセスに応じて、上記温度に基づく第２の増加幅で上記カウンタの値を増加させる工程とを含んでいる請求項２７に記載の方法。
【請求項２９】
各クロックサイクルに応じて、上記カウンタの値を増加させる工程は、第１の温度における第１の幅で、上記カウンタの値を増加させる工程と、上記第１の温度よりも大きい第２の温度における、上記第１の幅よりも大きい第２の幅で、上記カウンタの値を増加させる工程とを含んでいる請求項２８に記載の方法。
【請求項３０】
各読み出しアクセスに応じて、上記カウンタの値を増加させる工程は、第１の温度における第１の幅で、上記カウンタの値を増加させる工程と、上記第１の温度よりも大きい第２の温度における、上記第１の幅よりも大きい第２の幅で、上記カウンタの値を増加させる工程とを含んでいる請求項２８に記載の方法。
【請求項３１】
上記抵抗メモリセルをリフレッシュする工程は、マルチビット抵抗メモリセルをリフレッシュする工程を含んでいる請求項２７に記載の方法。
【請求項３２】
上記抵抗メモリセルをリフレッシュする工程は、相変化メモリセルをリフレッシュする工程を含んでいる請求項２７に記載の方法。
【請求項３３】
メモリをリフレッシュする方法であって、
上記方法は、
上記メモリの各読み出しアクセスに応じて、第１のカウンタの値を増加させる工程と、
上記第１のカウンタの値が、第１の予め定められた値を超えたことに応じて、上記メモリの抵抗メモリセルをリフレッシュする工程とを含んでいる方法。
【請求項３４】
上記メモリの各クロックサイクルに応じて、第２のカウンタの値を増加させる工程と、
上記第２のカウンタの値が、第２の予め定められた値を超えたことに応じて、上記メモリの抵抗メモリセルをリフレッシュする工程とをさらに含んでいる請求項３３に記載の方法。
【請求項３５】
上記第１のカウンタの値を増加させる工程は、上記メモリの温度に基づく第１の増加幅で、上記第１のカウンタの値を増加させる工程を含み、
上記第２のカウンタの値を増加させる工程は、上記温度に基づく第２の増加幅で上記第２のカウンタの値を増加させる工程を含んでいる請求項３４に記載の方法。
【請求項３６】
上記第１の増加幅で、上記第１のカウンタの値を増加させる工程は、第１の温度における第１の幅で、上記第１のカウンタの値を増加させる工程と、上記第１の温度よりも大きい第２の温度における、上記第１の幅よりも大きい第２の幅で、上記第１のカウンタの値を増加させる工程とを含んでいる請求項３５に記載の方法。
【請求項３７】
上記第２の増加幅で、上記第２のカウンタの値を増加させる工程は、第１の温度における第１の幅で、上記第２のカウンタの値を増加させる工程と、上記第１の温度よりも大きい第２の温度における、上記第１の幅よりも大きい第２の幅で、上記第２のカウンタの値を増加させる工程とを含んでいる請求項３５に記載の方法。
【請求項３８】
上記抵抗メモリセルをリフレッシュする工程は、マルチビット抵抗メモリセルをリフレッシュする工程を含んでいる請求項３４に記載の方法。
【請求項３９】
上記抵抗メモリセルをリフレッシュする工程は、相変化メモリセルをリフレッシュする工程を含んでいる請求項３４に記載の方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
〔背景〕
メモリの１つのタイプとして、抵抗メモリがある。抵抗メモリは、メモリ素子の抵抗値を用いて、１ビットまたはそれ以上のデータを記憶する。例えば、抵抗値が高くなるようにプログラムされたメモリ素子は論理値「１」データビット値を示し、抵抗値が低くなるようにプログラムされたメモリ素子は論理値「０」データビット値を示す。一般的に、メモリ素子の抵抗値は、メモリ素子に電圧パルスまたは電流パルスを印加することによって、電気的に切り替えられる。
【０００２】
抵抗メモリの１つのタイプとして、相変化メモリがある。相変化メモリは、抵抗メモリ素子として相変化材料を用いる。相変化材料は、少なくとも２つの異なる状態を示す。相変化材料の状態は、アモルファス状態および結晶状態と称される、アモルファス状態では原子構造がより不規則であり、結晶状態では格子がより規則的である。アモルファス状態は、一般的に、結晶状態よりも高い抵抗率を示す。また、一部の相変化材料は、例えば面心立方（face-centered cubic; FCC）状態および六方最密充てん（hexagonal closest packing; HCP）状態など、複数の結晶状態を示す。これらの結晶状態は、抵抗率がそれぞれ異なり、複数のデータビットを記憶するために用いることができる。以下の説明では、アモルファス状態は、一般的に抵抗率がより高い状態を指し、結晶状態は、一般的に抵抗率がより低い状態を示す。
【０００３】
相変化材料における相変化は、可逆的に誘発させることができる。メモリは、温度変化に反応して、アモルファス状態から結晶状態、および結晶状態からアモルファス状態へと変化する。相変化材料の温度は、相変化材料自身への電流供給、あるいは相変化材料に隣接する抵抗ヒータへの電流供給によって変化させることができる。これら方法のいずれにおいても、相変化材料の加熱が制御可能であることによって、これら相変化材料内における相変化が制御可能となる。
【０００４】
相変化材料からなる複数のメモリセルを有するメモリアレイを備えた相変化メモリは、相変化材料のメモリ状態を利用してプログラムし、データを記憶することができる。このような相変化メモリデバイスにおけるデータの読み出しおよび書き込みを行うための方法の１つとして、相変化材料へ印加される電流および／または電圧パルスを制御する方法がある。電流および／または電圧のレベルは、各メモリセル内の相変化材料内において誘発される温度に対応している。
【０００５】
より密度の高い相変化メモリを達成するために、相変化メモリセルは、マルチビットのデータを記憶することができる。相変化メモリセル内におけるマルチビット記憶は、相変化材料が中間的な抵抗値または状態を有するようにプログラムすることによって達成することができ、マルチビットまたはマルチレベル相変化メモリセルに３つ以上の状態を書き込むことができる。３つの異なる抵抗値のいずれか１つに相変化メモリセルをプログラムした場合は、１セルにつき１．５ビットのデータを記憶することができる。４つの異なる抵抗値のいずれか１つに相変化メモリセルをプログラムした場合は、１セルにつき２ビットのデータを記憶することができ、以下、同様に記憶することができる。相変化メモリセルを中間的な抵抗値にプログラムするためには、アモルファス材料と共存している結晶性材料の量、ひいてはセル抵抗値が、適切な書き込み方式を介して制御される。説明を簡単にするために、本開示は、４つの異なる抵抗値または状態、および１セルにつき２ビットのデータに実質的な焦点を当てる。これは、単に例証する目的のためであって、本発明の範囲を限定すると考えられるものではない。原則的には、３つまたは３つ以上の状態を記憶することが可能である。
【０００６】
相変化メモリのデータ保持性能は、メモリの温度履歴に大きく依存する。不揮発性メモリでは一般的に、データは、８５℃までの動作温度において１０年以上保持されることが保障されている。データ保持は、主に材料特性であって、相変化材料の結晶化温度に依存している。例えばＧｅ２Ｓｂ２Ｔｅ５を用いた場合、データ保持性能は、１０５℃〜１１０℃までの動作温度において約１０年間である。しかし多くのアプリケーションでは、このような温度仕様では不十分である。例えば車両へのアプリケーションでは、この仕様は超過される可能性がある。また、メモリデバイスは通常、一定の周辺温度において動作されることはなく、周辺温度の大幅な変化を受けることになる。例えば、車両のエンジン制御部に用いるメモリデバイスは、エンジンが駆動しているか否かに基づいて、周辺温度の激しい変動を受ける。この場合、メモリデバイスのデータ保持は、（所定の制限内における）一時的な温度、あるいは平均温度によってあまり影響を受けることはないが、メモリデバイスが受けた温度バジェットの累計によって影響を受ける。さらにデータ保持は、シングルビットの相変化メモリセルよりも、マルチビットの相変化メモリセルにおいて、より重要（critical）になる。
【０００７】
さらに、典型的な読み出し動作を用いて相変化メモリセルの抵抗値を読み出す際には、読み出しが妨害される危険性があり、これによって相変化材料がさらに結晶化される。相変化材料がさらに結晶化されることによって、メモリセルの抵抗値が変化し、その内部に記憶されたデータが破損する可能性がある。
【０００８】
上記および上記以外の理由により、本発明が必要とされる。
【０００９】
〔概要〕
一実施の形態は、メモリ装置を提供する。上記メモリ装置は、抵抗メモリセルのアレイと、温度に基づいた増加幅を有するカウンタと、上記カウンタが予め定められた値を超えたことに応じて、上記メモリセルをリフレッシュする回路とを備えている。
【００１０】
〔図面の簡単な説明〕
本発明をさらに理解するために、図面が添付されている。これらの添付図面は本明細書に組み込まれ、本明細書の一部を構成する。これらの図面は、本発明の実施形態を例証し、また本明細書における記載と共に本発明の原理を説明するためのものである。本発明の別の実施形態、および本発明の意図する多くの利点については、以下の詳細な説明を参照することによって容易に理解できるであろう。これら図面中の各素子は、必ずしも互いに相対的な縮尺とはなっていない。同様の符号は、対応する同様の箇所を示している。
【００１１】
図１は、メモリデバイスの一実施形態を示すブロック図である。
【００１２】
図２は、４つの異なる状態にあるマルチビットまたはマルチレベル相変化メモリセルの一実施形態を示す図である。
【００１３】
図３は、相変化メモリセルの抵抗状態のセットの一実施形態を示すグラフである。
【００１４】
図４は、２つの異なる実験における、保持時間に対する温度の一実施形態を示すチャートである。
【００１５】
図５は、相変化メモリセルをリフレッシュする方法の一実施形態を示すフロー図である。
【００１６】
図６は、相変化メモリセルをリフレッシュする方法の別の実施形態を示すフロー図である。
【００１７】
図７は、相変化メモリセルをリフレッシュする方法の別の実施形態を示すフロー図である。
【００１８】
図８は、相変化メモリセルをリフレッシュする方法の別の実施形態を示すフロー図である。
【００１９】
〔詳細な説明〕
以下の詳細な説明では添付図面を参照する。これらの添付図面は、本明細書の一部を構成するものであり、また本発明を実施し得る具体的な実施形態を例証するために示されている。これに関し、説明する（これら）図面の方向を参照して、「上」「下」「前」「後」「先端」「後端」等の方向を示す用語が使用されている。本発明の実施形態の構成要素は、多くの様々な方向に配置することができる、従って方向を表す上記用語は、例証するために用いられているものであって、限定するものではない。なお、本発明の範囲を逸脱することなく、別の実施形態を用いること、および構造的または論理的な変化を加えることができることについて理解されたい。従って以下の詳細な説明は、限定的な意味として捉えられるものではなく、本発明の範囲は特許請求の範囲によって規定される。
【００２０】
図１は、メモリデバイス１００の一実施形態を示すブロック図である。メモリデバイス１００は、書き込み回路１０２、分配回路１０４、メモリセル１０６ａ、１０６ｂ、１０６ｃ、および１０６ｄ、コントローラ１１８、任意の温度センサ１２６、およびセンス回路１０８を備えている。コントローラ１１８は、クロックサイクルカウンタ、読み出しアクセスカウンタ、あるいはその他の適切なカウンタなどの、カウンタ１１９を備えている。各メモリセル１０６ａ〜１０６ｄは、メモリセル内の相変化材料のアモルファス状態および結晶状態に基づいてデータを記憶する、相変化メモリセルである。また、各メモリセル１０６ａ〜１０６ｄは、相変化材料が中間的な抵抗値を有するようにプログラムすることによって、２つまたは２つ以上の状態のいずれか１つにプログラムすることができる。メモリセル１０６ａ〜１０６ｄのいずれか１つを中間的な抵抗値にプログラムするためには、アモルファス材料と共存している結晶性材料の量、ひいてはセル抵抗値が、適切な書き込み方式を用いて制御される。
【００２１】
メモリセル１０６ａ〜１０６ｄは、その値を保持するために周期的にリフレッシュされる。一実施形態では、メモリセル１０６ａ〜１０６ｄは、所定の回数のクロックサイクルがサイクルカウンタによってカウントされる度にリフレッシュされる。一実施形態では、サイクルカウンタの増加幅（increment step）は、メモリデバイス１００の温度に基づいている。一実施形態では、６０℃未満の温度における増加幅は１であり、６０℃〜９０℃の温度における増加幅は２であり、９０℃を超える温度における増加幅は３である。このように、メモリセル１０６ａ〜１０６ｄがリフレッシュされる頻度は、メモリデバイス１００の温度の上昇に伴って高くなる。
【００２２】
別の実施形態では、メモリセル１０６ａ〜１０６ｄは、所定回数の読み出しアクセスが読み出しカウンタによってカウントされる度にリフレッシュされる。一実施形態では、読み出しカウンタの増加幅は、サイクルカウンタに照らして上述したように、メモリデバイス１００の温度に基づいている。別の実施形態では、メモリセル１０６ａ〜１０６ｄは、所定回数のクロックサイクルがサイクルカウンタによってカウントされる度に、あるいは、所定回数の読み出しアクセスが読み出しカウンタによってカウントされる度にリフレッシュされる。一実施形態では、サイクルカウンタの増加幅および読み出しカウンタの増加幅は、メモリデバイス１００の温度に基づいている。別の実施形態では、メモリセル１０６ａ〜１０６ｄは、所定回数のカウントがカウンタによってカウントされる度にリフレッシュされる。カウンタは、各クロックサイクルおよび各読み出しアクセスに応答して増加する。一実施形態では、クロックサイクル用のカウンタの増加幅、および読み出しアクセス用のカウンタの増加幅は、メモリデバイス１００の温度に基づいている。
【００２３】
本明細書において使用される場合、「電気的に結合」という表現は、素子同士が直接結合しているという意味だけではなく、一方の素子と他方の素子との間に別の素子が介在した状態において「該一方の素子と該他方の素子とが電気的に結合されている」と言うことができる。
【００２４】
書き込み回路１０２は、信号経路１１０を介して、分配回路１０４に電気的に結合されている。分配回路１０４は、信号経路１１２ａ〜１１２ｄを介して、各メモリセル１０６ａ〜１０６ｄに電気的に結合されている。分配回路１０４は、信号経路１１２ａを介して、メモリセル１０６ａに電気的に結合されている。分配回路１０４は、信号経路１１２ｂを介して、メモリセル１０６ｂに電気的に結合されている。分配回路１０４は、信号経路１１２ｃを介して、メモリセル１０６ｃに電気的に結合されている。分配回路１０４は、信号経路１１２ｄを介して、メモリセル１０６ｄに電気的に結合されている。分配回路１０４は、信号経路１１４を介して、センス回路１０８に電気的に結合されている。センス回路１０８は、信号経路１１６を介して、コントローラ１１８に電気的に結合されている。コントローラ１１８は、信号経路１２０を介して書き込み回路１０２に、信号経路１２２を介して分配回路１０４に、そして信号経路１２４を介して任意の温度センサ１２６に電気的に結合されている。
【００２５】
各メモリセル１０６ａ〜１０６ｄは、温度変化の影響下において、アモルファス状態から結晶状態、あるいは結晶状態からアモルファス状態へと変化する相変化材料を含んでいる。メモリセル１０６ａ〜１０６ｄのいずれか１つにおいて、アモルファス状態の相変化材料と共存している結晶状態の相変化材料の量が、メモリデバイス１００内にデータを記憶するための２つまたは２つ以上の状態を規定する。
【００２６】
アモルファス状態にある相変化材料は、結晶状態にある場合よりも遥かに高い抵抗率を示す。従って、メモリセル１０６ａ〜１０６ｄの上記２つまたは２つ以上の状態は、その電気抵抗率において異なっている。一実施形態では、上記２つまたは２つ以上の状態は２つの状態であり、これら２つの状態が「０」および「１」のビット値に割り当てられる２値システムが用いられる。別の実施形態では、上記２つまたは２つ以上の状態は３つの状態であり、これら３つの状態が「０」、「１」および「２」のビット値に割り当てられる３値システムが用いられる。別の実施形態では、上記２つまたは２つ以上の状態は４つの状態であり、これら４つの状態が「００」、「０１」、「１０」および「１１」などのマルチビット値に割り当てられる。別の実施形態では、上記２つまたは２つ以上の状態は、メモリセルの相変化材料における適切な任意数の状態であってよい。
【００２７】
コントローラ１１８は、書き込み回路１０２、センス回路１０８、および分配回路１０４の動作を制御する。コントローラ１１８は、マイクロプロセッサ、マイクロコントローラ、あるいは、書き込み回路１０２、センス回路１０８、および分配回路１０４の動作を制御するその他の適切な論理回路を備えている。コントローラ１１８は、書き込み回路１０２によるメモリセル１０６ａ〜１０６ｄの抵抗状態のセットを制御する。コントローラ１１８は、センス回路１０８によるメモリセル１０６ａ〜１０６ｄの抵抗状態の読み出しを制御する。コントローラ１１８は、読み出しまたは書き込みアクセスのための分配回路１０４によるメモリセル１０６ａ〜１０６ｄの選択を制御する。コントローラ１１８はさらに、メモリセル１０６ａ〜１０６ｄのリフレッシュ間隔を制御する。コントローラ１１８は必要に応じて、温度センサ１２６から、メモリデバイス１００の温度を受信する。一実施形態では、コントローラ１１８は、温度センサ１２６から受信したメモリデバイス１００の温度に基づいて、メモリセル１０６ａ〜１０６ｄのリフレッシュ間隔を制御する。一実施形態では、コントローラ１１８は、メモリセル１０６ａ〜１０６ｄと同一チップ上に埋め込まれている。別の実施形態では、コントローラ１１８は、メモリセル１０６ａ〜１０６ｄから分離したチップ上に配置されている。
【００２８】
一実施形態では、書き込み回路１０２は、信号経路１１０を介して分配回路１０４に電圧パルスを供給し、分配回路１０４は、信号経路１１２ａ〜１１２ｄを介してメモリセル１０６ａ〜１０６ｄに上記電圧パルスを制御しながら与える。別の実施形態では、書き込み回路１０２は、信号経路１１０を介して分配回路１０４に電流パルスを供給し、分配回路１０４は、信号経路１１２ａ〜１１２ｄを介してメモリセル１０６ａ〜１０６ｄに上記電流パルスを制御しながら与える。一実施形態では、分配回路１０４は、上記電圧パルスまたは電流パルスを各メモリセル１０６ａ〜１０６ｄに制御しながら与える複数のトランジスタを備えている。
【００２９】
センス回路１０８は、信号経路１１４を介して、メモリセル１０６ａ〜１０６ｄの上記２つまたは２つ以上の各状態を読み出す。分配回路１０４は、信号経路１１２ａ〜１１２ｄを介して、センス回路１０８とメモリセル１０６ａ〜１０６ｄとの間に読み出し信号を制御しながら与える。一実施形態では、分配回路１０４は、センス回路１０８とメモリセル１０６ａ〜１０６ｄとの間に読み出し信号を制御しながら与える複数のトランジスタを備えている。
【００３０】
一実施形態では、メモリセル１０６ａ〜１０６ｄのいずれか１つの抵抗を読み出すために、センス回路１０８が、メモリセル１０６ａ〜１０６ｄのいずれか１つに流れる電流を供給し、そしてメモリセル１０６ａ〜１０６ｄのいずれか１つにおける電圧を読み出す。別の実施形態では、センス回路１０８は、メモリセル１０６ａ〜１０６ｄのいずれか１つに電圧を供給し、そしてメモリセル１０６ａ〜１０６ｄのいずれか１つに流れる電流を読み出す。別の実施形態では、書き込み回路１０２が、メモリセル１０６ａ〜１０６ｄのいずれか１つに電圧を供給し、そしてセンス回路１０８が、メモリセル１０６ａ〜１０６ｄのいずれか１つに流れる電流を読み出す。別の実施形態では、書き込み回路１０２が、メモリセル１０６ａ〜１０６ｄのいずれか１つに電流を供給し、そしてセンス回路１０８が、メモリセル１０６ａ〜１０６ｄのいずれか１つにおける電圧を読み出す。
【００３１】
メモリデバイス１００内のメモリセル１０６ａ〜１０６ｄをプログラムするために、書き込み回路１０２は、標的メモリセル内の相変化材料を加熱する電流パルスまたは電圧パルスを生成する。一実施形態では、書き込み回路１０２が適切な電流パルスまたは電圧パルスを生成し、この電流パルスまたは電圧パルスは分配回路１０４に供給され、そして適切な標的メモリセル１０６ａ〜１０６ｄに分配される。上記電流パルスまたは電圧パルスの振幅および幅は、メモリセルがセットされるのか、あるいはリセットされるのかに応じて制御される。一般的には、メモリセルの「セット」動作によって、標的メモリセルの相変化材料は、その結晶化温度を超えて（しかしその融点を超えないように）、結晶状態または部分的結晶状態および部分的アモルファス状態に達するまで十分な時間加熱される。一般的に、メモリセルの「リセット」動作によって、標的セルの相変化材料は、その融点を超えて加熱された後に急速に冷却され、これによってアモルファス状態または部分的アモルファス状態および部分的結晶状態が達成される。
【００３２】
図２は、４つの異なる状態２００ａ、２００ｂ、２００ｃ、および２００ｄにおける、マルチビットまたはマルチレベル相変化メモリセル１０６の一実施形態を示す図である。相変化メモリセル１０６は、絶縁材料２０６によって側方が囲まれた相変化材料２０４を含んでいる。相変化メモリセル１０６は、任意の適切な形状の相変化材料２０４と、任意の適切な形状の絶縁材料２０６とを含んだ、任意の適切な形状の相変化メモリセルであってよい。
【００３３】
相変化材料２０４は、一辺において第１の電極２０８と電気的に結合されており、他辺において第２の電極２１０と電気的に結合されている。相変化メモリセル１０６へのパルスは、第１の電極２０８および第２の電極２１０を介して供給される。相変化材料２０４を通過する電流経路は、第１の電極２０８および第２の電極２１０のいずれか一方から、第１の電極２０８および第２の電極２１０の他方へと伸びている。相変化メモリセル１０６は、データビットを記憶するための記憶場所を提供している。
【００３４】
絶縁材料２０６は、ＳｉＯ２、ＳｉＯｘ、ＳｉＮ、フッ化シリケートガラス（ＦＳＧ）、あるいはリンホウ素シリケートガラス（ＢＰＳＧ）などの、任意の適切な絶縁体であってよい。第１の電極２０８および第２の電極２１０は、ＴｉＮ、ＴｉＳｉＮ、ＴａＡＩＮ、ＴａＮ、ＴａＳｉＮ、ＴｉＡＩＮ、Ｗ、ＷＮ、Ａｌ、またはＣｕなどの任意の適切な電極材料であってよい。
【００３５】
本発明による各相変化メモリセル１０６は、様々な材料から構成された相変化材料２０４を含んでいてよい。このような材料としては、一般的には、周期表の第６族に属する元素を１つまたは１つ以上含有したカルコゲナイド合金が有用である。一実施形態では、相変化メモリセル１０６の相変化材料２０４は、例えばＧｅＳｂＴｅ、ＳｂＴｅ、ＧｅＴｅ、またはＡｇＩｎＳｂＴｅなどのカルコゲナイド化合物材料から形成されている。別の実施形態では、相変化材料２０４は、ＧｅＳｂ、ＧｅＳｂ、ＩｎＳｂ、またはＧｅＧａＩｎＳｂなど、カルコゲンを含有していない材料である。別の実施形態では、相変化材料２０４は、Ｇｅ、Ｓｂ、Ｔｅ、Ｇａ、Ａｓ、Ｉｎ、Ｓｅ、およびＳなどの元素を１つまたは１つ以上含有した、任意の適切な材料から形成されている。
【００３６】
相変化材料２０４は、４つの抵抗状態のいずれか１つにプログラムされて、２ビットのデータを記憶する。書き込み回路１０２などの書き込み回路は、第１の電極２０８に結合されており、相変化材料２０４へパルスを供給する。このパルスは、相変化材料２０４をリセットするか、あるいは相変化材料２０４における残り３つの抵抗状態のいずれか１つをプログラムする。参照符号２００ｂでは、相変化材料２０４の小型フラクション（small fraction）２１２は、結晶状態に変化する相変化を通してプログラムされ、相変化メモリセル１０６の抵抗を変化させる。参照符号２００ｃでは、相変化材料２０４の中型フラクション２１４（medium sized fraction）は、結晶状態に変化する相変化を通してプログラムされ、相変化メモリセル１０６の抵抗を変化させる。参照符号２００ｄでは、相変化材料２０４の実質的に全部である大型フラクション２１６(large fraction)は、結晶状態に変化する相変化を通してプログラムされ、相変化メモリセル１０６の抵抗を変化させる。
【００３７】
プログラムされる部分の寸法は、相変化材料２０４および相変化メモリセル１０６の抵抗に関連している。参照符号２００ｂ〜２００ｄにおける３つの異なる相変化部分、および参照符号２００ａにおける当初の状態は、相変化材料２０４内の４つの抵抗状態を示し、かつ、相変化メモリセル１０６は、２ビットのデータを記憶するための記憶場所を供給している。一実施形態では、参照符号２００ａにより示す相変化メモリセル１０６の状態は、「００」であり、参照符号２００ｂにより示す相変化メモリセル１０６の状態は「０１」であり、参照符号２００ｃにより示す相変化メモリセル１０６の状態は「１０」であり、そして参照符号２００ｄにより示す相変化メモリセル１０６の状態は「１１」である。別の実施形態では、参照符号２００ａにより示す相変化メモリセル１０６の状態は「１１」であり、参照符号２００ｂにより示す相変化メモリセル１０６の状態は「１０」であり、参照符号２００ｃにより示す相変化メモリセル１０６の状態は「０１」であり、そして参照符号２００ｄにより示す相変化メモリセル１０６の状態は「００」である。
【００３８】
参照符号２００ａでは、相変化材料２０４は、実質的なアモルファス状態にリセットされる。相変化メモリセル１０６のリセット動作の間、書き込み回路１０２を介して、第１の電極２０８および相変化材料２０４にリセット電流パルスが供給される。このリセット電流パルスは、相変化材料２０４をその融点を超えて加熱する。そして相変化材料２０４が急速に冷却されることによって、参照符号２００ａで示すような実質的なアモルファス状態が達成される。リセット動作の後、相変化材料２０４は、参照符号２１８および２２０において結晶状態の相変化材料を含み、参照符号２２２においてアモルファス状態の相変化材料を含んでいる。参照符号２００ａにおける実質的なアモルファス状態は、本明細書においては非結晶状態のいずれか１つとも称され、相変化メモリセル１０６の最も抵抗値が高い状態である。
【００３９】
残りの３つの状態である参照符号２００ｂ〜２００ｄのいずれか１つに相変化材料２０４をプログラムするために、書き込み回路１０２を介して、第１の電極２０８および相変化材料２０４にセット電流パルスが供給される。参照符号２００ｂでは、書き込み回路１０２がセット電流パルスを供給することによって、小容量部分２１２が結晶状態にプログラムされる。結晶状態はアモルファス状態より抵抗値が低く、また参照符号２００ｂに示されている相変化メモリセル１０６の抵抗値は、参照符号２００ａに示されている実質的なアモルファス状態の相変化メモリセル１０６よりも低い。参照符号２００ｂに示されている部分的結晶状態および部分的アモルファス状態は、本明細書においては非結晶状態のいずれか１つとも称され、相変化メモリセル１０６の２番目に抵抗値の高い状態である。
【００４０】
参照符号２００ｃでは、書き込み回路１０２は、セット電流パルスを供給して、中容量部分２１４を結晶状態にプログラムする。結晶性部分２１４は結晶性部分２１２よりも大きく、また結晶状態はアモルファス状態より抵抗値が低いため、参照符号２００ｃに示されているメモリセル１０６は、参照符号２００ｂに示されているメモリセル１０６、および参照符号２００ａに示されているアモルファス状態にあるメモリセル１０６よりも抵抗値が低い。参照符号２００ｃに示されている部分的結晶状態および部分的アモルファス状態は、本明細書においては非結晶状態のいずれか１つとも称され、相変化メモリセル１０６の２番目に抵抗値の低い状態である。
【００４１】
参照符号２００ｄでは、書き込み回路１０２は、セット電流パルスを供給して、相変化材料２１６の実質的に全部を結晶状態にプログラムする。結晶状態はアモルファス状態よりも抵抗値が低いため、参照符号２００ｄに示されている相変化メモリセル１０６は、参照符号２００ｃに示されている相変化メモリセル１０６、参照符号２００ｂに示されているメモリセル１０６、および参照符号２００ａにおいてアモルファス状態にある相変化メモリセル１０６よりも抵抗値が低い。参照符号２００ｄに示されている実質的な結晶状態は、相変化メモリセル１０６の最も抵抗値が低い状態である。別の実施形態では、相変化メモリセル１０６は、任意の適切な数の抵抗値または状態にプログラムすることができる。別の実施形態では、相変化メモリセル１０６は、実質的な結晶状態にセットすることができ、またリセットパルスを用いて、相変化メモリセル１０６を所望の抵抗値または状態にプログラムすることができる。
【００４２】
図３は、相変化メモリセル１０６の抵抗状態のセットの一実施形態を示すグラフ２５０である。グラフ２５０は、ｘ軸２５４において、相変化メモリセルに流される電流をアンペア（Ａ）で示し、ｙ軸２５２において、特定の電流を流した後における相変化メモリセルの抵抗をオームで示している。相変化メモリセルの完全リセット状態を２５６で示してこれを開始点とし、約０Ａ〜０．３×１０−３Ａの電流では、完全リセット状態にある相変化メモリセルの抵抗状態を変化させることはない。約０．３×１０−３Ａ〜０．５×１０−３Ａの電流は、相変化メモリセルの抵抗状態を、参照符号２６０で示される部分的セット状態に変化させる。約０．５×１０−３Ａ〜１．４×１０−３Ａの電流は、相変化メモリセルの抵抗状態を、参照符号２５８で示される完全セット状態に変化させる。約１．４×１０−３Ａ〜１．６×１０−３Ａの電流は、相変化メモリセルの抵抗状態を、参照符号２６２で示される部分的リセット状態に変化させる。約１．６×１０−３Ａより大きい電流は、相変化メモリセルの抵抗状態を、参照符号２５６で示される完全リセット状態に戻す。部分的セット状態、完全セット状態、部分的リセット状態、および完全リセット状態を得るための具体的な電流の範囲は、用いられる相変化材料、メモリセル概念、およびメモリセルの寸法に応じて異なる。
【００４３】
参照符号２５６で示されている完全リセット状態を開始点として、相変化メモリセル１０６を、電流を制御することによって、４つの状態のいずれか１つにプログラムすることができる。電流が流されてない場合は、相変化メモリセルは、完全リセット状態のままである。微量の電流が流されると、相変化メモリセルは、２６４で示されている第１の状態にプログラムされる。この状態は、図２の参照符号２００ａによって示されており、一実施形態では「１１」状態である。第１の状態を超えてさらに電流が流されると、相変化メモリセルは、参照符号２６６で示されている第２の状態にプログラムされる。この状態は、図２の参照符号２００ｂによって示されており、一実施形態では「１０」状態である。第２の状態を超えてさらに電流が流されると、相変化メモリセルは、参照符号２６８で示されている第３の状態にプログラムされる。この状態は、図２の参照符号２００ｃによって示されており、一実施形態では「０１」状態である。第３の状態を超えてさらに電流が流されると、相変化メモリセルは、参照符号２７０で示されている完全セット状態にプログラムされる。この状態は、図２の参照符号２００ｄによって示されており、一実施形態では「００」状態である。
【００４４】
参照符号２５８で示されている完全セット状態を開始点として、上記相変化メモリセルを、電流を制御することによって、４つの状態のいずれか１つにプログラムすることができる。例えば、第１の電流が流されると、上記相変化メモリセルは、参照符号２７２で示されている第１の状態にプログラムされる。一実施形態では、上記第１の状態は「００」状態である。第１の状態を超えてさらに電流が流されると、上記相変化メモリセルは、参照符号２７４で示されている第２の状態にプログラムされる。この状態は、一実施形態では「０１」状態である。第２の状態を超えてさらに電流が流されると、上記相変化メモリセルは、参照符号２７６で示されている第３の状態にプログラムされる。この状態は、一実施形態では「１０」状態である。第３の状態を超えてさらに電流が流されると、上記相変化メモリセルは、参照符号２７８で示されている完全リセット状態にプログラムされる。この状態は、一実施形態では「１１」状態である。
【００４５】
図４は、２つの異なる実験における、保持時間に対する温度の一実施形態を示すチャート２８０である。チャート２８０におけるｘ軸２８４は、温度（Ｔ）をＫ（絶対温度）で示し、ｘ軸２８６は、１／ｋＴ（ｅＶ−１）で示し、そしてｙ軸２８２は、保持時間（ｔｒｅｔ）を秒により示している。直線２８８ａは、第１の実験におけるシングルビットメモリセルの保持時間に対する温度の関係を示しており、直線２８８ｂは、第２の実験におけるシングルビットメモリセルの保持時間に対する温度の関係を示している。データ保持時間は、シングルビットの相変化メモリセルにとって重要であり、その問題は、マルチビット相変化メモリセルにおいて増大している。
【００４６】
チャート２８０において、メモリデバイス１００に１０５℃において１０年間データ保持される仕様は、参照符号２９８により示されている。メモリデバイス１００の相変化メモリセル１０６が、参照符号２９６で示されているように一年に一度リフレッシュされる場合、メモリデバイス１００は、約１２０℃（３９３Ｋ）の温度で動作可能である。メモリデバイス１００の相変化メモリセル１０６が、参照符号２９４で示されているように一月に一度リフレッシュされる場合、メモリデバイス１００は、約１３０℃(４０３Ｋ）の温度で動作可能である。メモリデバイス１００の相変化メモリセル１０６が、参照符号２９２で示されているように一日に一度リフレッシュされる場合、メモリデバイス１００は、約１５０℃(４２３Ｋ）の温度で動作可能である。メモリデバイス１００の相変化メモリセル１０６が、参照符号２９０で示されているように一時間に一度リフレッシュされる場合、メモリデバイス１００は、約１７０℃(４４３Ｋ）の温度で動作可能である。リフレッシュ期間が短いほど、メモリデバイス１００の耐久可能温度が高くなる。
【００４７】
図５は、相変化メモリセル１０６ａ〜１０６ｄをリフレッシュする方法３００の一実施形態を示すフロー図である。参照符号３０２では、クロックサイクルカウンタがゼロにリセットされる。参照符号３０４では、メモリデバイス１００の各クロックサイクルに応じて、クロックサイクルカウンタがＸ（Ｔ）ずつ増加される。一実施形態では、温度センサ１２６が用いられない場合は、Ｘ（Ｔ）＝１である。別の実施形態では、温度センサ１２６が用いられる場合は、Ｘ（Ｔ）はメモリデバイス１００の温度に基づいて様々な値となる。一般的に、Ｘ（Ｔ）は温度の上昇に伴って増加する。一実施形態では、６０℃未満の温度ではＸ（Ｔ）＝１であり、６０℃〜９０℃の温度ではＸ（Ｔ）＝２であり、９０℃を超える温度ではＸ（Ｔ）＝３である。別の実施形態では、その他の適切な値のＸ（Ｔ）を用いることができる。
【００４８】
参照符号３０６では、コントローラ１１８は、クロックサイクルカウンタによるカウントが最大プリセットクロックサイクル数以上であるか否かを判別する。最大プリセットクロックサイクル数は、メモリセル内に記憶されたデータが破損する前にメモリセル１０６ａ〜１０６ｄがリフレッシュされるように選択される。一実施形態では、最大プリセットクロックサイクル数は、１×１０４、１×１０５、１×１０６、あるいはその他の適切なクロックサイクル数である。
【００４９】
クロックサイクルカウンタのカウントが、最大プリセットクロックサイクル数よりも少ない場合、参照符号３０８においてコントローラ１１８は次のクロックサイクルを待ち、参照符号３０４においてクロックサイクルカウンタが増加し続ける。クロックサイクルカウンタのカウントが、最大プリセットクロックサイクル数以上である場合、参照符号３１０において、コントローラ１１８がメモリセル１０６ａ〜１０６ｄをリフレッシュする。メモリセル１０６ａ〜１０６ｄのリフレッシュ後、参照符号３０２においてクロックサイクルカウンタが再びリセットされ、上記処理が繰り返される。一実施形態では、方法３００は、メモリデバイス１００内の全メモリセル１０６に同時に適用される。別の実施形態では、方法３００は、メモリデバイス１００内のメモリセル１０６のグループ（例えばメモリセルのページまたはブロック）に個別に適用される。
【００５０】
図６は、相変化メモリセル１０６ａ〜１０６ｄをリフレッシュする方法３２０の別の実施形態を示すフロー図である。参照符号３２２では、読み出しカウンタがゼロにリセットされる。参照符号３２４では、上記読み出しカウンタが、メモリデバイス１００の各読み出しアクセスに応じてＹ（Ｔ）ずつ増加される。一実施形態では、温度センサ１２６が用いられない場合はＹ（Ｔ）＝１である。別の実施形態では、温度センサ１２６が用いられる場合は、Ｙ（Ｔ）はモリデバイス１００の温度に基づいて様々な値となる。一般的に、Ｙ（Ｔ）は温度の上昇に伴って増加する。一実施形態では、６０℃未満の温度ではＹ（Ｔ）＝１であり、６０℃〜９０℃の温度ではＹ（Ｔ）＝２であり、９０℃を超える温度ではＹ（Ｔ）＝３である。別の実施形態では、その他の適切な値のＹ（Ｔ）を用いることができる。
【００５１】
参照符号３２６では、コントローラ１１８は、読み出しカウンタによるカウントが最大プリセット読み出し数以上であるか否かを判別する。最大プリセット読み出し数は、メモリセル内に記憶されたデータが破損する前にメモリセル１０６ａ〜１０６ｄがリフレッシュされるように選択される。一実施形態では、最大プリセット読み出し数は、１×１０２、１×１０３、１×１０４、あるいはその他の適切な読み出し数である。
【００５２】
読み出しカウンタのカウントが、最大プリセット読み出し数よりも少ない場合、参照符号３２８においてコントローラ１１８は次の読み出しアクセスを待ち、参照符号３２４において読み出しカウンタが増加し続ける。読み出しカウンタのカウントが、最大プリセット読み出し数以上である場合、参照符号３３０において、コントローラ１１８がメモリセル１０６ａ〜１０６ｄをリフレッシュする。メモリセル１０６ａ〜１０６ｄのリフレッシュ後、参照符号３２２において読み出しカウンタが再びリセットされ、上記処理が繰り返される。一実施形態では、方法３２０は、メモリデバイス１００内の全メモリセル１０６に同時に適用される。別の実施形態では、方法３２０は、メモリデバイス１００内のメモリセル１０６のグループ（例えばメモリセルのページまたはブロック）に個別に適用される。
【００５３】
図７は、相変化メモリセル１０６ａ〜１０６ｄをリフレッシュする方法３４０の別の実施形態を示すフロー図である。参照符号３４２では、クロックサイクルカウンタおよび読み出しカウンタがゼロにリセットされる。参照符号３４４では、上記クロックサイクルカウンタが、メモリデバイス１００の各クロックサイクルに応じてＸ（Ｔ）ずつ増加される。一実施形態では、温度センサ１２６が用いられない場合はＸ（Ｔ）＝１である。別の実施形態では、温度センサ１２６が用いられる場合は、Ｘ（Ｔ）はモリデバイス１００の温度に基づいて様々な値となる。一般的に、Ｘ（Ｔ）は温度の上昇に伴って増加する。一実施形態では、６０℃未満の温度ではＸ（Ｔ）＝１であり、６０℃〜９０℃の温度ではＸ（Ｔ）＝２であり、９０℃を超える温度ではＸ（Ｔ）＝３である。別の実施形態では、その他の適切な値のＸ（Ｔ）を用いることができる。
【００５４】
参照符号３４６では、コントローラ１１８が、現行のクロックサイクル中に読み出しアクセスがあるかどうかを判別する。現行のクロックサイクル中に読み出しアクセスがある場合、参照符号３４８において、読み出しカウンタがＹ（Ｔ）ずつ増加される。一実施形態では、温度センサ１２６が用いられない場合、Ｙ（Ｔ）＝１である。別の実施形態では、温度センサ１２６が用いられる場合、Ｙ（Ｔ）はメモリデバイス１００の温度に基づいて様々な値となる。一般的に、Ｙ（Ｔ）は温度の上昇に伴って増加する。一実施形態では、６０℃未満の温度ではＹ（Ｔ）＝１であり、６０℃〜９０℃の温度ではＹ（Ｔ）＝２であり、９０℃を超える温度ではＹ（Ｔ）＝３である。別の実施形態では、その他の適切な値のＹ（Ｔ）を用いることができる。
【００５５】
参照符号３４８において、現行のクロックサイクル中に読み出しアクセスがない場合、あるいは読み出しカウンタが増加された場合、参照符号３５０において、コントローラ１１８が、クロックサイクルカウンタのカウントが最大プリセットクロックサイクル数以上であるか否か、あるいは読み出しカウンタのカウントが最大プリセット読み出しサイクル数以上であるか否かを判別する。最大プリセットクロックサイクル数は、メモリセル内に記憶されたデータが破損する前にメモリセル１０６ａ〜１０６ｄがリフレッシュされるように選択される。一実施形態では、最大プリセットクロックサイクル数は、１×１０４、１×１０５、１×１０６、あるいはその他の適切なクロックサイクル数である。最大プリセット読み出し数は、メモリセル内に記憶されたデータが破損する前にメモリセル１０６ａ〜１０６ｄがリフレッシュされるように選択される。一実施形態では、最大プリセット読み出し数は、１×１０２、１×１０３、１×１０４、あるいはその他の適切な読み出し数である。
【００５６】
クロックサイクルカウンタのカウントが最大プリセットクロックサイクル数よりも少なく、読み出しカウンタのカウントが最大プリセット読み出し数よりも少ない場合は、参照符号３５２においてコントローラ１１８は次のクロックサイクルを待ち、参照符号３４４においてクロックサイクルカウンタが増加し続ける。クロックサイクルカウンタのカウントが最大プリセットクロックサイクル数以上であるか、あるいは読み出しカウンタのカウントが最大プリセット読み出し数以上である場合は、参照符号３５４において、コントローラ１１８がメモリセル１０６ａ〜１０６ｄをリフレッシュする。メモリセル１０６ａ〜１０６ｄのリフレッシュ後、参照符号３４２において、クロックサイクルカウンタおよび読み出しカウンタが再びリセットされて、上記処理が繰り返される。一実施形態では、方法３４０は、メモリデバイス１００内の全メモリセル１０６に同時に適応される。別の実施形態では、方法３４０は、メモリデバイス１００内のメモリセル１０６のグループ（例えばメモリセルのページまたはブロック）に個別に適用される。
【００５７】
図８は、相変化メモリセル１０６ａ〜１０６ｄをリフレッシュする方法３６０の別の実施形態を示すフロー図である。参照符号３６２では、カウンタがゼロにリセットされる。参照符号３６４では、上記カウンタが、メモリデバイス１００の各クロックサイクルに応じてＸ（Ｔ）ずつ増加される。一実施形態では、温度センサ１２６が用いられない場合はＸ（Ｔ）＝１である。別の実施形態では、温度センサ１２６が用いられる場合は、Ｘ（Ｔ）はモリデバイス１００の温度に基づいて様々な値となる。一般的に、Ｘ（Ｔ）は温度の上昇に伴って増加する。一実施形態では、６０℃未満の温度ではＸ（Ｔ）＝１であり、６０℃〜９０℃の温度ではＸ（Ｔ）＝２であり、９０℃を超える温度ではＸ（Ｔ）＝３である。別の実施形態では、その他の適切な値のＸ（Ｔ）を用いることができる。
【００５８】
参照符号３６６において、コントローラ１１８は、現行のクロックサイクル中に読み出しアクセスがあるかどうかを判別する。現行のクロックサイクル中に読み出しアクセスがある場合、参照符号３６８において、上記カウンタがＹ（Ｔ）ずつ増加される。一実施形態では、温度センサ１２６が用いられない場合、Ｙ（Ｔ）＝１である。別の実施形態では、温度センサ１２６が用いられる場合、Ｙ（Ｔ）はメモリデバイス１００の温度に基づいて様々な値となる。一般的に、Ｙ（Ｔ）は温度の上昇に伴って増加する。一実施形態では、６０℃未満の温度ではＹ（Ｔ）＝１であり、６０℃〜９０℃の温度ではＹ（Ｔ）＝２であり、９０℃を超える温度ではＹ（Ｔ）＝３である。別の実施形態では、その他の適切な値のＹ（Ｔ）を用いることができる。
【００５９】
参照符号３６８において、現行のクロックサイクル中に読み出しアクセスがない場合、あるいはカウンタが増加された後には、参照符号３７０において、コントローラ１１８が、上記カウンタのカウントが最大プリセット数以上であるか否かを判別する。最大プリセット数は、メモリセル内に記憶されたデータが破損する前にメモリセル１０６ａ〜１０６ｄがリフレッシュされるように選択される。一実施形態では、最大プリセット数は、１×１０４、１×１０５、１×１０６、あるいはその他の適切な数である。
【００６０】
上記カウンタのカウントが最大プリセット数よりも少ない場合、参照符号３７２においてコントローラ１１８は次のクロックサイクルを待ち、参照符号３６４において上記カウンタが増加し続ける。上記カウンタのカウントが最大プリセット数以上である場合、参照符号３７４において、コントローラ１１８がメモリセル１０６ａ〜１０６ｄをリフレッシュする。メモリセル１０６ａ〜１０６ｄのリフレッシュ後、参照符号３６２において、上記カウンタが再びリセットされて、上記処理が繰り返される。一実施形態では、方法３６０は、メモリデバイス１００内の全メモリセル１０６に同時に適応される。別の実施形態では、方法３６０は、メモリデバイス１００内のメモリセル１０６のグループ（例えばメモリセルのページまたはブロック）に個別に適用される。
【００６１】
本発明の実施形態は、内部に記憶されたデータが破損しないように相変化メモリセルをリフレッシュするタイミングを判別する、複数の方法を提供する。これらの実施形態は、クロックサイクルカウンタ、読み出しアクセスカウンタ、あるいはクロックサイクルカウンタと読み出しアクセスカウンタとの組み合わせを含んでいてよい。さらに、これらカウンタの増加幅は、メモリデバイスの現行の温度に基づいて様々に変化させることができる。
【００６２】
本発明に記載されている実施形態は、実質的に相変化メモリ素子の使用に焦点が当てられている。しかし本発明は、導電性ブリッジングランダムアクセスメモリ（conductive bridging random access memory; CBRAM）素子、遷移金属酸化物メモリ素子、あるいはペロブスカイトメモリ素子（Perovskite memory element）などの、任意の適切なタイプの抵抗メモリ素子に適用することができる。
【００６３】
本明細書において、具体的な実施形態について図示および説明してきたが、当該分野において通常の知識を有する者であれば、本発明の範囲を逸脱することなく、図示および説明してきたこれらの実施形態の代わりに、様々な別の、および／または同等の実施形態を用いることができることについて理解するであろう。本出願は、本明細書に記載の具体的な実施形態の任意の適応または改変を含んでいる。従って本発明は、特許請求の範囲および特許請求の範囲に相当する部分によってのみ限定される。
【図面の簡単な説明】
【００６４】
【図１】メモリデバイスの一実施形態を示すブロック図である。
【図２】４つの異なる状態にあるマルチビットまたはマルチレベル相変化メモリセルの一実施形態を示す図である。
【図３】相変化メモリセルの抵抗状態のセットの一実施形態を示すグラフである。
【図４】２つの異なる実験における、保持時間に対する温度の一実施形態を示すチャートである。
【図５】相変化メモリセルをリフレッシュする方法の一実施形態を示すフロー図である。
【図６】相変化メモリセルをリフレッシュする方法の別の実施形態を示すフロー図である。
【図７】相変化メモリセルをリフレッシュする方法の別の実施形態を示すフロー図である。
【図８】相変化メモリセルをリフレッシュする方法の別の実施形態を示すフロー図である。
【図１】
2008152904.tif 000003
【図２】
2008152904.tif 000004
【図３】
2008152904.tif 000005
【図４】
2008152904.tif 000006
【図５】
2008152904.tif 000007
【図６】
2008152904.tif 000008
【図７】
2008152904.tif 000009
【図８】
2008152904.tif 000010
【外国語明細書】
2008152904000001.pdf