(57)【要約】【課題】部分表示が可能な走査線駆動回路を提供する。【解決手段】走査線駆動回路は、複数の単位回路Ｕｂ１〜Ｕｂｍを直列に接続して構成される。単位回路Ｕｂは第１ゲート信号を生成する第１ゲート信号生成部１３０Ｂ、第２ゲート信号を生成する第２ゲート信号生成部１４０Ｂ、転送信号を出力する転送信号生成部１１０Ａ、走査信号を出力する走査信号生成部１２０Ａを備える。転送信号生成部１１０Ａは常に動作するが、走査信号生成部１２０Ａは部分表示において表示が必要な有効期間にのみ動作して走査作信号を生成する。【選択図】図６
2008140490.tif 000002
【特許請求の範囲】
【請求項１】
第１電位でアクティブとなり第２電位で非アクティブとなる入力信号を、第１クロック信号及び第２クロック信号に従って転送して転送信号を順次生成すると共に、前記第１クロック信号から所定の期間だけ取り出した第３クロック信号と前記第２クロック信号から前記所定の期間だけ取り出した第４クロック信号を用いて、前記所定の期間に複数の出力信号を出力するシフトレジスタであって、
前記第１電位と前記第２電位とが電源として給電され、直列に接続された複数の単位回路を備え、
前記複数の単位回路の各々は、
前記転送信号を取り出す第１ノードと、第１の電極に前記第１クロック信号又は前記第２クロック信号の一方が供給され、第２の電極に前記第１ノードが電気的に接続された第１トランジスタと、第１の電極が前記第１ノードと電気的に接続され、第２の電極に前記第２電位が供給される第２トランジスタとを有する転送信号生成部と、
前記出力信号を取り出す第２ノードと、第１の電極に前記第３クロック信号又は前記第４クロック信号の一方が供給され、第２の電極に前記第２ノードが電気的に接続された第３トランジスタと、第１の電極が前記第２ノードと電気的に接続され、第２の電極に前記第２電位が供給される第４トランジスタとを有する出力信号生成部と、
第１ゲート信号を生成して前記第１トランジスタのゲート電極及び前記第３トランジスタのゲート電極に供給すると共に、第２ゲート信号を生成して前記第２トランジスタのゲート電極及び前記第４トランジスタのゲート電極に供給するゲート信号生成部とを備え、
前記第１乃至第４トランジスタの導電型は同一であり、
奇数番目の単位回路において、前記第１トランジスタの第１の電極には、前記第１クロック信号が供給されると共に前記第３トランジスタの第１の電極には前記第３クロック信号が供給され、
偶数番目の単位回路において、前記第１トランジスタの第１の電極には、前記第２クロック信号が供給されると共に前記第４トランジスタの第１の電極には前記第４クロック信号が供給される、
シフトレジスタ。
【請求項２】
前記ゲート信号生成部は、前記第１ゲート信号を生成する第１ゲート信号生成部と、前記第２ゲート信号を生成する第２ゲート信号生成部とを備え、
前記第２ゲート信号生成部は、後段の単位回路の前記転送信号がアクティブになると前記第２及び第４トランジスタをオン状態にする前記第２ゲート信号を生成し、前段の単位回路の前記転送信号がアクティブになると、前記第２及び第４トランジスタをオフ状態にする前記第２ゲート信号を生成する、
請求項１に記載のシフトレジスタ。
【請求項３】
前記ゲート信号生成部は、前記第１ゲート信号を生成する第１ゲート信号生成部と、前記第２ゲート信号を生成する第２ゲート信号生成部とを備え、
前記第２ゲート信号生成部は、自段の単位回路の前記転送信号に基づいて、当該転送信号がアクティブとなる期間において前記第２及び第４トランジスタをオフ状態とし、その他の期間において前記第２及び第４トランジスタをオン状態とする前記第２ゲート信号を生成する、
請求項１に記載のシフトレジスタ。
【請求項４】
前記第２ゲート信号生成部は、
前記第２ゲート信号を取り出す第３ノードと、
第１の電極に前記第１電位が供給され、第２の電極に前記第３ノードが電気的に接続され、前記第２トランジスタがオン状態となる方向に、前記第３ノードを所定の周期で又は常に充電する第５トランジスタと、
第１の電極に前記第３ノードが電気的に接続され、第２の電極に前記第２電位が供給される第６トランジスタとを備え、
自段の単位回路の前記転送信号を前記第６トランジスタのゲート電極にフィードバックする経路を備え、
前記第１乃至第６トランジスタの導電型が同一である、
請求項３に記載のシフトレジスタ。
【請求項５】
前記第５トランジスタのゲート電極には前記第１電位が供給され、前記第５トランジスタは常にオン状態となって前記第３ノードを充電し、
前記第５トランジスタの駆動能力は前記第６トランジスタの駆動能力より小さい、
請求項４に記載のシフトレジスタ。
【請求項６】
前記第５トランジスタのゲート電極には、前記第１クロック信号又は前記第２クロック信号の他方が供給され、前記第５トランジスタは前記他方のクロック信号の周期を前記所定の周期として、前記第３ノードを充電する請求項４に記載のシフトレジスタ。
【請求項７】
前記転送信号生成部は、前記第１ノードと前記第１トランジスタのゲート電極との間に設けられた結合容量素子を備え、
前記第１ゲート信号生成部は、
前記第１ゲート信号を取り出す第４ノードと、第１入力端子と、第２入力端子と、
ゲート電極及び第１の電極が前記第１入力端子と電気的に接続され、第２の電極が前記第４ノードと電気的に接続される第７トランジスタと、
第１の電極が前記第４ノードと電気的に接続され、前記第２の電極に前記第２電位が供給され、ゲート電極が前記第２入力端子と電気的に接続される第８トランジスタとを備え、
前記第１乃至第８トランジスタの導電型は同一であり、
前記第１入力端子には前段の前記単位回路の前記転送信号が供給され、
前記第２入力端子には後段の前記単位回路の前記転送信号が供給される、
請求項３乃至６のうちいずれか１項に記載のシフトレジスタ。
【請求項８】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線の交差に対応して表示領域に設けられた電気光学素子とを備え、前記表示領域のうち一部に画像を表示することが可能な電気光学装置に用いられる走査線駆動回路であって、
請求項１乃至７のうちいずれか１項に記載のシフトレジスタを備え、
前記シフトレジスタを用いて前記入力信号を転送して生成した前記複数の出力信号に基づいて、前記複数の走査線を排他的に順次選択する複数の走査信号を生成する、
走査線駆動回路。
【請求項９】
複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線の交差に対応して表示領域に設けられた電気光学素子と、
請求項８に記載の走査線駆動回路と、
前記第１クロック信号及び前記第２クロック信号を生成し、前記表示領域の一部又は全部を有効表示領域とし、前記有効表示領域の走査線を選択する期間を前記所定の期間として特定し、前記第１クロック信号から前記所定の期間だけ取り出した前記第３クロック信号を生成し、前記第２クロック信号から前記所定の期間だけ取り出した前記第４クロック信号を生成するクロック信号生成手段と、
を備えることを特徴とする電気光学装置。
【請求項１０】
電気光学パネルとタイミング生成回路とを備える電気光学装置であって、
前記電気光学パネルは、
複数の走査線と、
複数のデータ線と、
前記走査線と前記データ線の交差に対応して表示領域に設けられた電気光学素子と、
請求項８に記載の走査線駆動回路とを備え、
前記タイミング生成回路は、前記表示領域の一部又は全部を有効表示領域とし、前記有効表示領域の走査線を選択する期間を前記所定の期間として特定する制御信号、前記第１クロック信号及び前記第２クロック信号を生成して前記電気光学パネルに供給し、
前記電気光学パネルは、前記制御信号及び前記第１クロック信号に基づいて、前記第１クロック信号から前記所定の期間だけ取り出した前記第３クロック信号を生成し、前記制御信号及び前記第２クロック信号に基づいて、前記第２クロック信号から前記所定の期間だけ取り出した前記第４クロック信号を生成するクロック信号生成部を備える、
電気光学装置。
【請求項１１】
請求項９又は１０に記載の電気光学装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同一導電型のトランジスタで構成され、部分表示に対応したシフトレジスタ、走査線駆動回路、電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
液晶や有機ＥＬ（エレクトロ・ルミネッセンス）などの電気光学物質の電気光学的な変化により表示を行う電気光学装置は、情報処理機器やテレビジョンなどの表示装置して広く用いられている。電気光学装置には、画素スイッチにより画素を駆動するアクティブ・マトリクス型がある。即ち、アクティブ・マトリクス型の電気光学装置においては、行方向に延在する走査線と、列方向に延在するデータ線との交差に対応して画素電極が形成される。また、当該交差部分にあって画素電極とデータ線との間に、走査線に供給される走査信号にしたがってオン・オフする薄膜トランジスタなどの画素スイッチが介挿される。一方、電気光学物質を介して画素電極と対向するように対向電極が設けられる。
【０００３】
このような電気光学装置を用いた携帯用の表示装置において、部分表示機能を備えたものがある。部分表示では、待機時の省電力モードとして表示画面の一部の領域のみを表示状態とし、他の領域を非表示状態にする。部分表示機能を実現する方法としては、表示装置の走査線駆動回路において、表示領域を含む行のみに選択電圧を印加し、他の行は非選択電圧を印加したままとする方法が用いられる。
部分表示機能を有する表示装置の走査線駆動回路として、図１８に示すものが知られている（例えば、特許文献１）。走査線駆動回路は、ＣＭＯＳ回路で構成することを前提としており、ＰチャネルのトランジスタとＮチャネルのトランジスタの双方が用いられる。走査線駆動回路は、初段のＤフリップフロップに供給されるストローブ信号ＳＴをクロック信号ＣＫに従って順次転送して、パルス信号Ｑ１，Ｑ２，Ｑ３…を生成する。パルス信号Ｑ１，Ｑ２，Ｑ３…は、ＮＡＮＤ回路の一方の入力端子に供給される。ＮＡＮＤ回路の他方の入力端子には出力制御信号Ｅが供給される。そして、ＮＡＮＤ回路の出力信号はレベルシフト回路ＬＳにおいてレベルシフトされ、バッファＢｕｆを介して走査信号Ｙ１、Ｙ２、Ｙ３…として出力される。
例えば、ｎ（ｎ＞ｍ＞０、ｎ，ｍは自然数）本の走査線を駆動する走査線駆動回路において、パルス信号Ｑ１〜Ｑｍがアクティブとなる期間において、出力制御信号Ｅをローレベルとし、パルス信号Ｑｍ＋１〜Ｑｎがアクティブとなる期間において出力制御信号Ｅをハイレベルする場合を想定する。この場合、選択出力が走査信号Ｙ１〜Ｙｍには発生せず、走査信号Ｙｍ＋１〜Ｙｎに発生する。このため、第１番目から第ｍ番目の行が非表示状態となる一方、ｍ＋１番目からｎ番目の行が表示状態となる。
ここで、ＣＭＯＳ構成のインバータ回路、ＡＮＤ回路、あるいはＮＡＮＤ回路等では、トランジスタの閾値電圧Ｖthによる振幅落ちが基本的に無く、準定常的なリーク電流も無いが、片チャネル構成の回路の場合はそれらが問題となる。
特許文献２には、図１９（Ａ）に示すＮＡＮＤ回路が開示されており、特許文献３には図１９（Ｂ）に示すＡＮＤ回路及びＮＡＮＤ回路が開示されている。なお、図１９（Ｂ）は元の回路と逆の導電型トランジスタで構成した場合を示したものである。
【特許文献１】特開２００５−２３４０２９号公報（図６参照）
【特許文献２】特開２００４−２２２２５６号公報（図１２参照）
【特許文献３】特開平９−１８０１１号公報（図７参照）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、薄膜トランジスタを形成する製造プロセスは、一般の集積回路と比較してプロセスステップが少ない。このため、電気光学装置を片チャネルで構成することによって、製造プロセスを大幅に削減することができる。しかしながら、従来の部分表示の技術にＮＡＮＤ回路の片チャネル化の技術を適用すると、回路規模が増大するといった問題がある。すなわち、図１９（Ａ）に示す構成では、後続回路での振幅落ちや準定常的リーク電流を防ぐためにはＮＡＮＤ回路と逆相信号を出力する回路の追加が必要となる。また、図１９（Ｂ）に示す回路は、正相出力と逆相出力とが得られるように構成されてはいるが、ＣＭＯＳ回路の場合と比較して、多くの回路素子が必要で、やはり、逆相信号の入力も必要である。このように、振幅落ちが無く、準定常的なリーク電流も無い回路を片チャネルで構成しようとすると、多くの回路素子が必要となり、入力信号も正相と逆相の両方が必要となる。
そこで、本発明は、片チャネル構成の走査線駆動回路において、少ない素子数で部分表示機能を実現することを解決課題とする。
【課題を解決するための手段】
【０００５】
上述した課題を解決するために、本発明に係るシフトレジスタは、第１電位（例えば、図３のＶDD）でアクティブとなり第２電位（例えば、図３のＧＮＤ）で非アクティブとなる入力信号（例えば、図２のＤＹ）を、第１クロック信号（例えば、図２のＹＣＫ１）及び第２クロック信号（例えば、図２のＹＣＫ２）に従って転送して転送信号（例えば、図２のＧ１〜Ｇｍ）を順次生成すると共に、前記第１クロック信号から所定の期間だけ取り出した第３クロック信号（例えば、図２のＰ１）と前記第２クロック信号から前記所定の期間だけ取り出した第４クロック信号（例えば、図２のＰ２）を用いて、前記所定の期間に複数の出力信号（例えば、図２のＹ１〜Ｙｍ）を出力するものであって、前記第１電位と前記第２電位とが電源として給電され、直列に接続された複数の単位回路（例えば、図２のＵａ１〜Ｕａｍ）を備え、前記複数の単位回路の各々は、前記転送信号を取り出す第１ノードと、第１の電極に前記第１クロック信号又は前記第２クロック信号の一方が供給され、第２の電極に前記第１ノードが電気的に接続された第１トランジスタと、第１の電極が前記第１ノードと電気的に接続され、第２の電極に前記第２電位が供給される第２トランジスタとを有する転送信号生成部（例えば、図３の１１０Ａ）と、前記出力信号を取り出す第２ノードと、第１の電極に前記第３クロック信号又は前記第４クロック信号の一方が供給され、第２の電極に前記第２ノードが電気的に接続された第３トランジスタと、第１の電極が前記第２ノードと電気的に接続され、第２の電極に前記第２電位が供給される第４トランジスタとを有する出力信号生成部（例えば、図３の１２０Ａ）と、第１ゲート信号を生成して前記第１トランジスタのゲート電極及び前記第３トランジスタのゲート電極に供給すると共に、第２ゲート信号を生成して前記第２トランジスタのゲート電極及び前記第４トランジスタのゲート電極に供給するゲート信号生成部（例えば、図３の１３０Ａ及び１４０Ａ）とを備え、前記第１乃至第４トランジスタの導電型は同一であり、奇数番目の単位回路において、前記第１トランジスタの第１の電極には、前記第１クロック信号が供給されると共に前記第３トランジスタの第１の電極には前記第３クロック信号が供給され、偶数番目の単位回路において、前記第１トランジスタの第１の電極には、前記第２クロック信号が供給されると共に前記第４トランジスタの第１の電極には前記第４クロック信号が供給される。
【０００６】
この発明によれば、第３及び第４クロック信号は所定の期間にのみアクティブとなる。したがって、出力信号生成部は所定の期間にのみ出力信号をアクティブとし、その他の期間には出力信号を
非アクティブとする。そして、入力信号の転送は転送信号生成部で生成される転送信号に基づいて実行されるので、任意の期間で出力信号を取り出すことができる。しかも、シフトレジスタを構成するトランジスタの導電型を同一にできるので、製造プロセスを大幅に簡略化することができる。くわえて、出力信号生成部は２個のトランジスタで構成することができるので、同一の導電型のトランジスタを用いてＡＮＤ回路やＮＡＮＤ回路を構成する場合と比較して構成を大幅に簡略化することができる。
【０００７】
上述したシフトレジスタにおいて、前記ゲート信号生成部は、前記第１ゲート信号を生成する第１ゲート信号生成部（例えば、図３の１３０Ａ）と、前記第２ゲート信号を生成する第２ゲート信号生成部（例えば、図３の１４０Ａ）とを備え、前記第２ゲート信号生成部は、後段の単位回路の前記転送信号がアクティブになると前記第２及び第４トランジスタをオン状態にする前記第２ゲート信号を生成し、前段の単位回路の前記転送信号がアクティブになると、前記第２及び第４トランジスタをオフ状態にする前記第２ゲート信号を生成することが好ましい。この場合には、前段の転送信号と後段の転送信号に基づいて、第２トランジスタ及び第４トランジスタのオン・オフを制御することができる。
【０００８】
上述したシフトレジスタにおいて、前記ゲート信号生成部は、前記第１ゲート信号を生成する第１ゲート信号生成部（例えば、図６の１３０Ｂ）と、前記第２ゲート信号を生成する第２ゲート信号生成部（例えば、図６の１４０Ｂ）とを備え、前記第２ゲート信号生成部は、自段の単位回路の前記転送信号に基づいて、当該転送信号がアクティブとなる期間において前記第２及び第４トランジスタをオフ状態とし、その他の期間において前記第２及び第４トランジスタをオン状態とする前記第２ゲート信号を生成することが好ましい。この場合には、自段の転送信号を第２ゲート信号生成部にフィードバックして第２ゲート信号を生成する。
【０００９】
ここで、前記第２ゲート信号生成部は、前記第２ゲート信号を取り出す第３ノードと、第１の電極に前記第１の電位が供給され、第２の電極に前記第３ノードが電気的に接続され、前記第２トランジスタがオン状態となる方向に、前記第３ノードを所定の周期又は常に充電する第５トランジスタと、第１の電極に前記第３ノードが電気的に接続され、第２の電極に前記第２電位が供給される第６トランジスタとを備え、自段の単位回路の前記転送信号を前記第６トランジスタのゲート電極にフィードバックする経路を備えることが好ましい。トランジスタは理想的にはオフ状態にあるときリーク電流が無いことが好ましい。しかしながら、実際にはリーク電流が存在するので誤動作の原因となる。特に、トランジスタの閾値電圧が低い場合には大きな問題となる。第６トランジスタがオフ状態にあるときリーク電流が流れると第３ノードの電位が変化するが、この発明によれば、第３ノードは第５トランジスタによって周期的又は常に充電されるので、第６トランジスタがオフ状態になってリーク電流が流れても、第３ノードには電荷が充電されるので誤動作を防止することができる。
【００１０】
より具体的には、前記第５トランジスタのゲート電極には前記第１電位が供給され、前記第５トランジスタは常にオン状態となって前記第３ノードを充電し、前記第５トランジスタの駆動能力は前記第６トランジスタの駆動能力より小さいことが好ましい。この場合には、第５トランジスタが常にオン状態となるので、第３ノードの電位をより安定させることができる。また、第６トランジスタの駆動能力は第５トランジスタの駆動能力より大きい。このため、第６トランジスタがオン状態になると第３ノードの電位を第２電位にすることができる。
【００１１】
また、前記第５トランジスタのゲート電極には、前記第１クロック信号又は前記第２クロック信号の他方が供給され、前記第５トランジスタは前記他方のクロック信号の周期を前記所定の周期として、前記第３ノードを充電することが好ましい。例えば、第１トランジスタの第１の電極に第１クロック信号が供給される場合には、第５トランジスタのゲート電極に第２クロック信号が供給され、第１トランジスタの第１電極に第２クロック信号が供給される場合には、第５トランジスタのゲート電極に第１クロック信号が供給される。これによって、第３ノードを短い周期で充電できるので、リーク電流が第６トランジスタを流れても第３ノードの電位を安定させることができる。
【００１２】
また、上述したシフトレジスタにおいて、前記転送信号生成部は、前記第１ノードと前記第１トランジスタのゲート電極との間に設けられた結合容量素子（例えば、図６の１１３）を備え、前記第１ゲート信号生成部は、前記第１ゲート信号を取り出す第４ノードと、第１入力端子（例えば、図６のＳ）と、第２入力端子（例えば、図６のＲ）と、ゲート電極及び第１の電極が前記第１入力端子と電気的に接続され、第２の電極が前記第４ノードと電気的に接続される第７トランジスタと、第１の電極が前記第４ノードと電気的に接続され、前記第２の電極に前記第２電位が供給され、ゲート電極が前記第２入力端子と電気的に接続される第８トランジスタとを備え、前記第１乃至第８トランジスタの導電型は同一であり、前記第１入力端子には前段の前記単位回路の前記転送信号が供給され、前記第２入力端子には後段の前記単位回路の前記転送信号が供給されることが好ましい。
この場合には、前段の単位回路の転送信号がアクティブになると、第４ノードの電位が第１電位となるので、第１トランジスタがオン状態となり、その第１の電極に供給されるクロック信号が第１電位になると、出力信号をアクティブとすることができる。そして、後段の単位回路の転送信号がアクティブになると第４ノードの電位が第２電位となるので、第１トランジスタをオフ状態にすることができる。これにより、入力信号を前段から後段の方向に転送することができる。
【００１３】
次に、本発明に係る走査線駆動回路は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線の交差に対応して表示領域（例えば、図１に示すＳ）に設けられた電気光学素子とを備え、前記表示領域のうち一部に画像を表示することが可能な電気光学装置に用いられるものであって、上述したシフトレジスタを備え、前記シフトレジスタを用いて前記入力信号を転送して生成した前記複数の出力信号に基づいて、前記複数の走査線を排他的に順次選択する複数の走査信号を生成する。この発明によれば、部分表示に対応し、且つ、同一の導電型のトランジスタで構成された走査線駆動回路を簡易に構成することができる。
【００１４】
次に、本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線の交差に対応して表示領域に設けられた電気光学素子と、上述した走査線駆動回路と、前記第１クロック信号及び前記第２クロック信号を生成し、前記表示領域の一部又は全部を有効表示領域とし、前記有効表示領域の走査線を選択する期間を前記所定の期間として特定し、前記第１クロック信号から前記所定の期間だけ取り出した前記第３クロック信号を生成し、前記第２クロック信号から前記所定の期間だけ取り出した前記第４クロック信号を生成するクロック信号生成手段とを備える。
【００１５】
この発明によれば、部分表示に対応した電気光学装置を提供することができる。特に、基板上の回路全てが片チャネルのトランジスタのみで構成される電気光学装置に好適である。例えば、アモルファスの薄膜トランジスタを用いた液晶装置、あるいは、低温ポリシリコンの薄膜トランジスタを用いた液晶装置に好適である。低温ポリシリコンの薄膜トランジスタを用いた電気光学装置はＣＭＯＳ回路で構成することが通常であるが、一般の集積回路に比較してプロセスステップが少ないため、片チャネル化による低コスト化効果が大きい。この発明によれば部分表示に対応した走査線駆動回路を片チャネルのトランジスタで構成することができるので、製造コストを大幅に削減できる。
【００１６】
また、本発明に係る電気光学装置は、電気光学パネルとタイミング生成回路とを備えるものであって、前記電気光学パネルは、複数の走査線と、複数のデータ線と、前記走査線と前記データ線の交差に対応して表示領域に設けられた電気光学素子と、上述した走査線駆動回路とを備え、前記タイミング生成回路は、前記表示領域の一部又は全部を有効表示領域とし、前記有効表示領域の走査線を選択する期間を前記所定の期間として特定する制御信号、前記第１クロック信号及び前記第２クロック信号を生成して前記電気光学パネルに供給し、前記電気光学パネルは、前記制御信号及び前記第１クロック信号に基づいて、前記第１クロック信号から前記所定の期間だけ取り出した前記第３クロック信号を生成し、前記制御信号及び前記第２クロック信号に基づいて、前記第２クロック信号から前記所定の期間だけ取り出した前記第４クロック信号を生成するクロック信号生成部を備える。このようにクロック信号生成部を電気光学パネルに設けることによって、走査線駆動回路の各段へＡＮＤ回路やＮＡＮＤ回路を追加する場合と比較して、回路規模を縮小することができる。この結果、全体的にはレイアウト面積と額縁サイズを小さくできる。
【００１７】
次に、本発明に係る電子機器は、上述した電気光学装置を備える。このような電子機器としては、例えば、携帯情報端末、携帯電話機、ノート型コンピュータ、ビデオカメラ、及びプロジェクタなどが該当する。
【発明を実施するための最良の形態】
【００１８】
＜１．第１実施形態＞
図１は、本発明に係る電気光学装置５００の電気的構成を示すブロック図である。この電気光学装置５００は電気光学材料として液晶を用いる。電気光学装置５００は、主要部として液晶パネルＳＳを備える。液晶パネルＳＳは、スイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）を形成した素子基板と対向基板とを互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付し、この間隙に液晶が挟持されている。電気光学装置５００は、待機時の省電力モードとして表示画面の一部の領域のみを表示状態とし、他の領域を非表示状態にする部分表示機能を備える点、液晶パネルＳＳに形成されるＴＦＴを全て同一の導電型で構成する点に特徴がある。この例では、ＮチャネルのＴＦＴのみで構成されるが、ＰチャネルのＴＦＴのみで構成してもよい。
【００１９】
電気光学装置５００は、液晶パネルＳＳ、タイミング発生回路３００および画像処理回路４００を備える。液晶パネルＳＳは、その素子基板上に画像表示領域Ｓ、走査線駆動回路１００Ａ、データ線駆動回路２００、サンプリング回路２４０および画像信号供給線Ｋを備える。この電気光学装置５００に供給される入力画像データＤinは、例えば、３ビットパラレルの形式である。
【００２０】
タイミング発生回路３００は、入力画像データＤinに同期して第１Ｙクロック信号ＹＣＫ１、第２Ｙクロック信号ＹＣＫ２、第１部分表示クロック信号Ｐ１、第２部分表示クロック信号Ｐ２、第１Ｘクロック信号ＸＣＫ１、第２Ｘクロック信号ＸＣＫ２、Ｙ転送開始パルスＤＹ、及びＸ転送開始パルスＤＸを生成して、走査線駆動回路１００Ａおよびデータ線駆動回路２００に供給する。また、タイミング発生回路３００は、画像処理回路４００を制御する各種のタイミング信号を生成し、これを出力する。Ｙ転送開始パルスＤＹは走査線５２の選択開始を指示するパルスであり、一方、Ｘ転送開始パルスＤＸはデータ線５３の選択開始を指示するパルスである。
【００２１】
次に、画像処理回路４００は、入力画像データＤinに、液晶パネルの光透過特性を考慮したガンマ補正等を施した後、ＲＧＢ各色の画像データをＤ／Ａ変換して、画像信号ＶＩＤを生成して液晶パネルＳＳに供給する。
次に、画像表示領域Ｓには、図１に示されるように、ｍ（ｍは２以上の自然数）本の走査線５２が、Ｘ方向に沿って平行に配列して形成される一方、ｎ（ｎは２以上の自然数）本のデータ線５３が、Ｙ方向に沿って平行に配列して形成されている。そして、走査線５２とデータ線５３との交差付近においては、ＴＦＴ５０のゲートが走査線５２に接続される一方、ＴＦＴ５０のソースがデータ線５３に接続されるとともに、ＴＦＴ５０のドレインが画素電極５６に接続される。そして、各画素は、画素電極５６と、対向基板に形成される対向電極と、これら両電極間に挟持された液晶とによって構成される。この結果、走査線５２とデータ線５３との各交差に対応して、画素はマトリクス状に配列されることとなる。
【００２２】
また、ＴＦＴ５０のゲートが接続される各走査線５２には、走査信号Ｙ１、Ｙ２、…、Ｙｍが、パルス的に線順次で印加されるようになっている。このため、ある走査線５２に走査信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線５３から所定のタイミングで供給される画像信号Ｘ１、Ｘ２、…、Ｘｎは、対応する画素に順番に書き込まれた後、所定の期間保持されることとなる。
【００２３】
例えば、携帯電話の表示部では、待ち受け画面として画像表示領域Ｓの一部に時刻などの画像を表示し、その他の部分を非表示状態として消費電力を抑制し、電話番号を入力し発信を行う場合等には画像表示領域Ｓの全体に画像を表示する。本実施形態では、画像表示領域Ｓのうち、画像の表示に用いられる領域を有効表示領域と称する。すなわち、部分表示では、画像表示領域Ｓの一部が有効表示領域となり、全体表示では画像表示領域Ｓの全部が有効表示領域となる。なお、部分表示において有効表示領域は連続している必要はなく、画像表示領域Ｓに複数の有効表示領域が設定されてもよい。
【００２４】
上述したタイミング発生回路３００は、有効表示領域の走査線５２を選択する期間を有効期間としたとき、第１Ｙクロック信号ＹＣＫ１（第１クロック信号）から有効期間だけ取り出した第１部分表示クロック信号Ｐ１（第３クロック信号）を生成し、第２Ｙクロック信号ＹＣＫ２（第２クロック信号）から有効期間だけ取り出した第２部分表示クロック信号Ｐ２（第４クロック信号）を生成する。
【００２５】
なお、上述した電気光学装置５００は、電気光学物質に液晶を用いた液晶表示装置であり、この液晶表示装置は、透過型、反射型または半透過半反射型のいずれにも適用可能である。また、電気光学装置としては、有機ＥＬ装置や、蛍光表示管、プラズマ・ディスプレイ・パネル、ディジタルミラーデバイスなど種々のものに適用可能である。
【００２６】
図２に走査線駆動回路１００Ａのブロック図を示し、図３に単位回路Ｕａ（Ｕａ１〜Ｕａｍ）の回路図を示す。走査線駆動回路１００Ａは、ｍ個の単位回路Ｕａ1、Ｕａ2、…、Ｕａｍを備えたシフトレジスタによって構成される。単位回路Ｕａは、第１Ｙクロック信号ＹＣＫ１と第２Ｙクロック信号ＹＣＫ２とのうち一方が供給されるクロック入力端子Ａ、第１部分表示クロック信号Ｐ１と第２部分表示クロック信号Ｐ２とのうち一方が供給されるクロック入力端子Ｐ、セット端子Ｓ、リセット端子Ｒ、転送信号出力端子ｇ、走査信号出力端子ｙを備える。セット端子Ｓの論理レベルがハイレベル（この例ではＶDD）になると、入力端子Ａに供給されているクロック信号がハイレベルとなった時に、転送信号Ｇの論理レベルはハイレベルとなり、リセット端子Ｓの論理レベルがハイレベルになると、転送信号Ｇの論理レベルはローレベルになる。
【００２７】
単位回路Ｕａは、転送信号生成部１１０Ａ、走査信号生成部１２０Ａ、第１ゲート信号生成部１３０Ａ、及び第２ゲート信号生成部１４０Ａを備える。転送信号生成部１１０Ａは、クロック入力端子Ａと接地電位ＧＮＤとの間に直列に接続された第１トランジスタ１１１及び第２トランジスタ１１２を有し、さらに第１ノードγと第１トランジスタ１１１のゲートとの間に設けられた容量素子１１３を備える。第１トランジスタ１１１はクロック入力端子Ａに供給されるクロック信号を第１ノードγに出力するスイッチング素子として機能する一方、第２トランジスタ１１２は第１ノードγに接地電位ＧＮＤを供給するスイッチング素子として機能する。
【００２８】
走査信号生成部１２０Ａは、クロック入力端子Ｐと接地電位ＧＮＤとの間に直列に接続された第３トランジスタ１２１及び第４トランジスタ１２２を有する。第３トランジスタ１２１のドレインはクロック入力端子Ｐに、そのソースは第２ノードδに電気的に接続される。また、第４トランジスタ１２２のドレインは第２ノードδに電気的に接続され、そのソースには接地電位ＧＮＤが供給される。
【００２９】
第２ゲート信号生成部１４０Ａは、セット端子Ｓ及びリセット端子Ｒに供給される信号に基づいて第２トランジスタ１１２及び第４トランジスタ１２２のゲートに供給する第２ゲート信号を生成する。詳細には、第２ゲート信号生成部１４０Ａは、電源電位ＶDDと接地電位ＧＮＤとの間に直列に接続された第５トランジスタ１４１及び第６トランジスタ１４２を備える。第５トランジスタ１４１のドレインには電源ＶDDが供給され、そのソースは第３ノードβと電気的に接続され、そのゲートはリセット端子Ｒと電気的に接続される。また、第６トランジスタ１４２のドレインは第３ノードβと電気的に接続され、そのソースには接地電位ＧＮＤが供給され、そのゲートはセット端子Ｓと電気的に接続される。
【００３０】
第１ゲート信号生成部１３０Ａは、セット端子Ｓに供給される信号と第２ゲート信号（第３ノードβの電位）に基づいて第１トランジスタ１１１及び第３トランジスタ１２１のゲートに供給する第１ゲート信号を生成する。詳細には、第１ゲート信号生成部１３０Ａは、ゲートがセット端子Ｓに電気的に接続され、ソースが第４ノードαに電気的に接続され、ドレインに電源ＶDDが供給される第７トランジスタ１３１と、ドレインが第４ノードαに電気的に接続され、ソースが接地され、ゲートが第３ノードβに電気的に接続された第８トランジスタ１３２を備える。
【００３１】
以上の構成において、部分表示の機能は転送信号生成部１１０Ａ及び走査信号生成部１２０Ａによって実現される。すなわち、第１トランジスタ１１１と第３トランジスタ１２１のゲートには共に第１ゲート信号が供給され、第２トランジスタ１１２と第４トランジスタ１２２のゲートには共に第２ゲート信号が供給される。したがって、クロック入力端子Ａに供給される信号とクロック端子Ｐに供給される信号とが同一であれば、転送信号と走査信号とは一致する。また、部分表示を実行する有効期間に限ってクロック入力端子Ｐに供給するクロック信号をアクティブとすれば、転送信号Ｇを常に生成する一方、走査信号Ｙを有効期間に限って生成することが可能となる。
【００３２】
本実施形態では、Ｙ転送開始パルスＤＹを転送した転送信号Ｇとは独立して、外部へ出力する走査信号Ｙを走査信号生成部１２０Ａで生成している。そして、図１に示すように各単位回路Ｕａ１〜Ｕａｍにおいて、クロック入力端子Ａに第１Ｙクロック信号ＹＣＫ１が供給される場合は、クロック入力端子Ｐに第１部分表示クロック信号Ｐ１が供給され、クロック入力端子Ａに第２Ｙクロック信号ＹＣＫ２が供給される場合は、クロック入力端子Ｐに第２部分表示クロック信号Ｐ２が供給される。ここで、第１部分表示クロック信号Ｐ１は、有効期間において第１Ｙクロック信号ＹＣＫ１をアクティブとしたものであり、第２部分表示クロック信号Ｐ２は有効期間に第２Ｙクロック信号ＹＣＫ２をアクティブとしたものである。このため、走査信号Ｙ１〜Ｙｍは、有効期間においてのみアクティブとなり（この例ではハイレベル）、その他の期間においては非アクティブ（この例ではローレベル）となる。これによって、省電力モードでは、部分表示に必要な行についてのみ、走査線５２に選択電圧を供給し、その他の行の走査線５２には非選択電圧を供給することが可能となる。
【００３３】
図４を参照して、走査線駆動回路１００Ａの動作を説明する。この例では、部分表示が選択されず、全ての期間が有効期間であるものとする。また、全てのクロック信号ＹＣＫ１、ＹＣＫ２、Ｐ１及びＰ２、並びにＹ転送開始パルスＤＹのハイレベルはＶDD、ローレベルは接地電位ＧＮＤ（０Ｖ）である。
【００３４】
Ｙ転送開始パルスＤＹがハイレベルになると、初段の単位回路Ｕａ１においてセット端子Ｓにゲートが接続された第７トランジスタ１３１及び第６トランジスタがオン状態となり、第３ノードβがローレベルになる。すると、第８トランジスタ１３２がオフ状態となるので、第４ノードαがハイレベル（≒ＶDD−Ｖth）になる。ここに、Ｖthはトランジスタの閾値電圧である。このとき第４ノードαから取り出された第１ゲート信号がハイレベルとなるので、第１トランジスタ１１１及び第３トランジスタ１２１がオン状態になる。その後、第１クロック信号ＹＣＫ１及び第１部分表示クロック信号Ｐ１がハイレベルになると、転送信号Ｇ１及び走査信号Ｙ１がハイレベルになる。転送信号Ｇ１が立ち上がる時に容量素子１１３により第４ノードαは更に高電位に押し上げられ、第１トランジスタ１１１及び第３トランジスタ１２１が充分にオン状態となり、転送信号Ｇ１及び走査信号Ｙ１はともにハイレベル（ＶDD）となる。
【００３５】
次に、第１Ｙクロック信号ＹＣＫ１及び第１部分表示クロック信号Ｐ１が立ち下がると転送信号Ｇ１及び走査信号Ｙ１も立ち下がりローレベルに戻る。続いて、第２Ｙクロック信号ＹＣＫ２及び第２部分表示クロック信号Ｐ２がハイレベルになると、転送信号Ｇ２及び走査信号Ｙ２が立ち上がる。転送信号Ｇ２が立ち上がると、初段の単位回路Ｕａ１において第５トランジスタ１４１がオン状態となる。このとき、第６トランジスタ１４２がオフ状態になっているので、初段の単位回路Ｕａ１の第３ノードβがハイレベルになる。第３ノードβがハイレベルを維持すれば第２トランジスタ１１２及び第４トランジスタ１２２がオン状態となり、第４ノードαがローレベルを維持し、第１トランジスタ１１１及び第３トランジスタ１２１がオフ状態を維持するので、以後の第１Ｙクロック信号ＹＣＫ１と第１部分表示クロック信号Ｐ１の変化は転送信号Ｇ１と走査信号Ｙ１には影響しない。以上の動作を繰り返すことによって、転送開始パルスＤＹが転送され、これに同期して走査信号Ｙ１〜Ｙｍが順次アクティブとなる。
【００３６】
次に、図５を参照して、部分表示を行う場合の走査線駆動回路１００Ａの動作を説明する。この図に示すように転送開始パルスＤＹは１フィールド期間１Ｆの先頭でアクティブとなる。そして、転送信号Ｇ１〜Ｇｍは１フィールド期間Ｆ１において順次アクティブとなる。この例では、画像表示領域Ｓのうちｉ番目からｊ番目の走査線５２に対応する部分を有効表示領域として画像を表示させる場合を想定する。但し、ｉ，ｊは自然数であって１≦ｉ≦ｊ≦ｍである。
この場合には、ｉ番目からｊ番目の走査線５２を選択する有効期間Ｔ３において、第１部分表示クロック信号Ｐ１及び第２部分表示クロック信号Ｐ２がアクティブとなり、その他の期間Ｔ１及びＴ２において非アクティブとなる。このため、走査信号Ｙ１〜Ｙｍのうち、走査信号Ｙｉ〜Ｙｊは所定のタイミングでアクティブとなる一方、走査信号Ｙ１〜Ｙi-1及びＹj+1〜Ｙｍは非アクティブとなる。この結果、ｉ番目からｊ番目の走査線５２のみを選択することができ、部分表示を実現することができる。
【００３７】
有効期間の設定は任意であって、図に示すように１フィールド期間１Ｆの途中にあってもよいし、あるいは、１フィールド期間１Ｆの先頭側と末尾側とに分かれていてもよい。部分表示領域が画面の先頭行から途中行まででよい場合には、一般的な走査線駆動回路においてクロック信号を部分表示領域に対応する行だけ与え、残りの期間を休止させればよい。この場合は、部分表示において、シフトレジスタの非表示行に対応する部分は動作を停止できる。しかしながら、部分表示領域を画面の任意の行に配置したい場合は、シフトレジスタを停止できないため、本実施形態のように、転送信号生成部１１０Ａとは別に走査信号の出力機能をもう１系列設け、シフトレジスタだけは通常動作させておき、走査信号生成部１２０Ａを有効にするか否かを選択する必要がある。
【００３８】
本実施形態によれば、走査線駆動回路１００Ａを片チャネルのＴＦＴのみで構成することができるので、製造プロセスを大幅に簡略化することができる。さらに、部分表示を実現するために転送信号生成部１１０Ａとは別に走査信号生成部１２０Ａを設けるだけでよい。しかも走査信号生成部１２０Ａは２個のトランジスタのみで構成されているので、通常のシフトレジスタに片チャネルで構成するＮＡＮＤ回路やＡＮＤ回路を付加したものと比較して構成を大幅に簡略化することができる。
【００３９】
＜２．第２実施形態＞
次に、本発明の第２実施形態について説明する。第２実施形態の電気光学装置は、走査線駆動回路１００Ａの詳細な構成を除いて、図１に示す第１実施形態の電気光学装置５００と同様に構成されている。具体的には、走査線駆動回路１００Ａを構成するｎ個の単位回路Ｕａ１〜Ｕａｍの替わりに、単位回路Ｕｂ１〜Ｕｂｍを用いる。
【００４０】
図６は、第２実施形態の走査線駆動回路１００Ｂに用いる単位回路Ｕｂの回路図である。単位回路Ｕｂが図３に示す単位回路Ｕａと相違するのは、第１ゲート信号生成部１３０Ａの替わりに第１ゲート信号生成部１３０Ｂを用い、第２ゲート信号生成部１４０Ａの替わりに第２ゲート信号生成部１４０Ｂを用いる点である。単位回路Ｕｂは単位回路Ｕａと比較してリーク電流に対する動作マージンが大きく、動作の信頼性が高い。
【００４１】
トランジスタは、オフ状態において電流が流れないことが理想であるが、実際にはオフ状態においてリーク電流が流れる。上述した第１実施形態の単位回路Ｕａは、トランジスタの閾値電圧Ｖthが低く、オフ状態におけるリーク電流が大きい場合、誤動作するという欠点がある。図４に示す第３ノードβの電位は、実線がトランジスタのリーク電流が理想的に充分に小さい場合であり、点線がリーク電流が大きい場合を示している。
【００４２】
図３に示す単位回路Ｕａ１の第３ノードβがハイレベルに充電されるのは、次段の転送信号Ｇ２がハイレベルの期間のみである。転送信号Ｇ２がローレベルに遷移した後、第５トランジスタ１４１はオフ状態を維持するので、第３ノードβは寄生容量によりハイレベルを保持することになる。第５トランジスタ１４１及び第６トランジスタ１４２は共にオフ状態であるが、トランジスタがＮチャネルで構成されるため、第６トランジスタ１４２のリーク電流が第５トランジスタ１４１より大きく、閾値電圧Ｖthが低くリーク電流が大きい場合、第３ノードβの電位は点線のように徐々に低下してしまう。第３ノードβがローレベルに近づくと第８トランジスタ１３２がオフ状態に近づき、第４ノードαがローレベルからわずかに浮き上がる。すると、転送信号Ｇ１のレベルは第１トランジスタ１１１及び第２トランジスタ１１２のオフリークの競合で定まり、ローレベルからわずかに浮き上がるようになる。転送信号Ｇ１のレベルがわずかでも浮き上がると、次段の第７トランジスタ１３１のリークが更に大きくなり、次段の第４ノードαの電位は更に浮き上がる。後段の第４ノードαの電位がある程度より高く浮き上がると、その段の第１トランジスタ１１１がオン状態に近づき、本来のタイミング以外のパルスを出力するようになる。第２実施形態の単位回路Ｕｂはこの点を改善したものである。
【００４３】
第１ゲート信号生成部１３０Ｂは、セット端子Ｓ及びリセット端子Ｒに供給される信号に基づいて第１ゲート信号を生成する。詳細には、第１ゲート信号生成部１３０Ｂは、ドレイン及びゲートがセット端子Ｓに電気的に接続され、ソースが第４ノードαに電気的に接続された第７トランジスタ１３１と、ドレインが第４ノードαに電気的に接続され、ソースが接地され、ゲートがリセット端子Ｒに電気的に接続された第８トランジスタ１３２を備える。
【００４４】
第２ゲート信号生成部１４０Ｂは、転送信号Ｇに基づいて第２ゲート信号を生成する。詳細には、第２ゲート信号生成部１４０Ｂは、電源電位ＶDDと接地電位ＧＮＤとの間に直列に接続された第５トランジスタ１４１及び第６トランジスタ１４２を備える。第５トランジスタ１４１のゲートとドレインは電気的に接続されている。このため、第５トランジスタ１４１はダイオードとして機能し、第３ノードβを常に充電する。第６トランジスタ１４２のゲートは第１ノードγと電気的に接続され、転送信号がフィードバックされる。
【００４５】
以上の構成において第３ノードβは第５トランジスタ１４１を経由してハイレベルに常時充電され、その電位は通常、ＶDD−Ｖthになる。したがって、第２トランジスタ１１２は通常はオン状態となり、転送信号Ｇは通常はの期間のみ、第６ローレベルとなる。この点は、第４トランジスタ１２２についても同様である。そして、自段の転送信号Ｇがハイレベルトランジスタ１４２がオン状態となって第３ノードβがローレベルになる。つまり、転送信号Ｇを第２ゲート信号生成部１４０Ｂにフィードバックして、通常はハイレベルにある第３ノードβの電位をローレベルに遷移させる点に特徴がある。
【００４６】
図７に第２実施形態の走査線駆動回路のタイミングチャートを示す。この例では、１フィールド期間１Ｆの全てが有効期間であるものとする。転送開始パルスＤＹがハイレベルになると、初段の単位回路Ｕｂ１においてダイオード接続された第７トランジスタ１３１を経由して、単位回路Ｕｂ１の第４ノードα（以下、第４ノードα１と称する）がハイレベル（略ＶDD−Ｖth）になる。この時、次段の単位回路Ｕｂ２の転送信号Ｇ２はローレベルであるので、第８トランジスタ１３２はオフ状態となっている。第４ノードα１がハイレベルとなり第１ゲート信号がアクティブになると第１トランジスタ１１１及び第３トランジスタ１２１がオン状態となるので、その後、第１Ｙクロック信号ＹＣＫ１及び第１部分表示クロック信号Ｐ１がハイレベルになると、転送信号Ｇ１及び走査信号Ｙ１がハイレベルになる。転送信号Ｇ１がローレベルからハイレベルに遷移すると、容量素子１１３の容量カップリングにより第４ノードα１の電位は更に高電位に押し上げられ、第１トランジスタ１１１が充分にオン状態となって、転送信号Ｇ１の電位はハイレベル（ＶDD）となる。この時、第６トランジスタ１４２がオン状態となり、単位回路Ｕｂ１の第３ノードβ（以下、ノードβ１と称する）がローレベルとなり、第２トランジスタ１１２及び第４トランジスタ１２２がオフ状態に遷移する。
【００４７】
なお、転送信号Ｇ１のレベルがローレベルの状態では第２トランジスタ１１２がオン状態にあるので、転送信号Ｇ１のレベルがローレベルからハイレベルに遷移する場合、第１ノードγの電位は第１トランジスタ１１１と第２トランジスタ１１２の競合によって定まる。この例では、第１トランジスタ１１１の駆動能力を第２トランジスタ１１２の駆動能力より大きくする。これによって、第１ノードγの電位を確実にローレベルからハイレベルに遷移させることができる。
【００４８】
次に、クロック入力端子Ａに供給される第１Ｙクロック信号ＹＣＫ１及びクロック入力端子Ｐに供給される第１部分表示クロック信号Ｐ１がローレベルに遷移すると、転送信号Ｇ１及び走査信号Ｙ１もハイレベルからローレベルに遷移する。続いて第２Ｙクロック信号ＹＣＫ２がハイレベルになると、同様にして単位回路Ｕｂ２の転送信号Ｇ２が立ち上がる。転送信号Ｇ２は初段の単位回路Ｕｂ１のリセット端子Ｒに供給されるので、転送信号Ｇ２が立ち上がると、単位回路Ｕｂ１の第８トランジスタ１３２がオンする。このとき、Ｙ転送開始パルスＤＹがローレベルなっているため、第４ノードα１はローレベルに戻る。第４ノードα１にはハイレベル側へのリーク経路が無いため、以後はローレベル（０Ｖ）を保ち、第１トランジスタ１１１もオフ状態を保つので、以後の第１Ｙクロック信号ＹＣＫ１の変化は転送信号Ｇ１に影響しない。このようにしてＹ転送開始パルスＤＹが順次転送され、転送信号Ｇ１〜Ｇｍが生成され、これに伴って走査信号Ｙ１〜Ｙｍが生成される。
【００４９】
本実施形態では、第３ノードβの電位は常にハイレベルに充電される。このため、閾値電圧Ｖthが低く、第６トランジスタ１４２のオフ状態におけるリーク電流が大きい場合でも、単位回路Ｕａと比較して、誤動作し難い。なお、図６に示すように第７トランジスタ１３１はダイオード接続してあるが、そのドレインを電源ＶDDに接続し、そのゲートをセット端子Ｓに接続してトランジスタとして動作させてもよい。
【００５０】
また、第１乃至第８トランジスタがＮチャネル型である場合、第１Ｙクロック信号ＹＣＫ１及び第２Ｙクロック信号ＹＣＫ２は、図７に示すように、ハイレベルの期間が重ならない２相の信号であることが好ましい。即ち、第１Ｙクロック信号ＹＣＫ１のハイレベル期間は第２Ｙクロック信号ＹＣＫ２のローレベル期間に含まれ、第２Ｙクロック信号ＹＣＫ２のハイレベル期間は第１Ｙクロック信号ＹＣＫ１のローレベル期間に含まれる。但し、反転の関係にある信号を第１Ｙクロック信号ＹＣＫ１及び第２Ｙクロック信号ＹＣＫ２として用いてもよい。但し、ハイレベルの期間が重なると、動作電流が増加したり、誤動作し易くなる。
【００５１】
＜３．第３実施形態＞
次に、本発明の第３実施形態について説明する。第３実施形態の電気光学装置は、走査線駆動回路１００Ａの替わりに走査線駆動回路１００Ｃを用いる点を除いて、図１に示す第１実施形態の電気光学装置５００と同様に構成されている。
【００５２】
図８に第３実施形態に用いる走査線駆動回路１００Ｃを示す。走査線駆動回路１００Ｃはｍ個の単位回路Ｕｃ１〜Ｕｃｍを備える。単位回路Ｕｃは、クロック入力端子Ｂを備える点で上述した単位回路Ｕｂと相違する。また、図に示すように奇数番目の単位回路Ｕｃ１、Ｕｃ３、…Ｕｃm-1では、クロック入力端子Ａに第１Ｙクロック信号ＹＣＫ１が供給されると共にクロック入力端子Ｂに第２Ｙクロック信号ＹＣＫ２が供給され、偶数番目の単位回路Ｕｃ２、Ｕｃ４、…Ｕｃｍでは、クロック入力端子Ａに第２Ｙクロック信号ＹＣＫ２が供給されると共にクロック入力端子Ｂに第１Ｙクロック信号ＹＣＫ１が供給される。
【００５３】
図９は、第３実施形態の走査線駆動回路１００Ｃに用いる単位回路Ｕｃの回路図である。単位回路Ｕｃが図６に示す単位回路Ｕｂと相違するのは、第２ゲート信号生成部１４０Ｂの替わりに第２ゲート信号生成部１４０Ｃを採用する点である。第２ゲート信号生成部１４０Ｃにおいて、第５トランジスタ１４１のゲートはクロック入力端子Ｂと電気的に接続され、そのドレインには電源ＶDDが供給され、そのソースは第３ノードβに電気的に接続される。第５トランジスタ１４１は、クロック入力端子Ｂに供給される第１Ｙクロック信号ＹＣＫ１又は第２Ｙクロック信号ＹＣＫ２の周期で第３ノードβを充電する。
【００５４】
例えば、単位回路Ｕｃ１では第２Ｙクロック信号ＹＣＫ２がクロック入力端子Ｂに供給されている。この場合、第３ノードβ１の電位は、図１０に示すように第２Ｙクロック信号ＹＣＫ２がハイレベルのとき、ハイレベル（ＶDD−Ｖth）に充電され、第２Ｙクロック信号ＹＣＫ２がローレベルのとき、第６トランジスタ１４２のリーク電流によって若干下がる。しかしながら、第２クロック信号ＹＣＫ２の周期は充分短いので、誤動作が起きることはない。
【００５５】
また、上述した単位回路Ｕｂの第２ゲート信号生成部１４０Ｂでは、第６トランジスタ１４２がオン状態になったとき、第３ノードβの電位は、第５トランジスタ１４１と第６トランジスタ１４２との競合によって定まるが、この単位回路Ｕｃでは競合が起こらない。その理由は、クロック入力端子Ｂには、第１Ｙクロック信号ＹＣＫ１又は第２Ｙクロック信号ＹＣＫ２の一方が供給され、クロック入力端子Ａには他方が供給されるからである。例えば、単位回路Ｕｃ１においては、クロック入力端子Ａには第１Ｙクロック信号ＹＣＫ１が供給される一方、クロック入力端子Ｂには第２Ｙクロック信号ＹＣＫ２が供給される。第１ノードγの電位がハイレベルになるには、第１Ｙクロック信号ＹＣＫ１がハイレベルになる必要があるので、第６トランジスタ１４２がオン状態となるのは、第１クロック信号ＹＣＫ１がハイレベルの期間に限られる。一方、この期間では第２Ｙクロック信号ＹＣＫ２はローレベルとなり、第５トランジスタ１４１はオフ状態となる。したがって、第５トランジスタ１４１と第６トランジスタ１４２とが競合しない。
【００５６】
本実施形態は、第２実施形態と同様に第３ノードβの電位をハイレベルに維持することができるので、閾値電圧Ｖthが低く、第６トランジスタ１４２のオフ状態におけるリーク電流が大きい場合でも、単位回路Ｕａと比較して、誤動作の発生を防止し、動作の信頼性を向上させることができる。
【００５７】
＜４．変形例＞
本発明は、上述した各実施形態に限定されるものではなく、例えば、以下に述べる変形が可能である。
（１）上述した実施形態では、単位回路を構成する全てのトランジスタをシングルゲートとしたが、第６トランジスタ１４２、第７トランジスタ１３１、及び第８トランジスタ１３２の少なくとも一つをデュアルゲートで構成してもよい。一般に、チャネル長がＬのシングルゲートのトランジスタよりもチャネル長がＬ／２のデュアルゲートのトランジスタの方が、オフ状態におけるリーク電流が小さい。したがって、デュアルゲートのトランジスタ用いることによって、低閾値電圧側での誤動作がさらに起こり難くなり、信頼性を大幅に向上させることができる。
【００５８】
（２）上述した第３実施形態の単位回路Ｕｃにおいて、第２ゲート信号生成部１４０Ｃの替わりに図１１に示す第２ゲート信号生成部１４０Ｄを用いてもよい。第２ゲート信号生成部１４０Ｄは、第３ノードβと接地電位ＧＮＤとの間に設けられた容量素子１４３と、第５トランジスタ１４１と並列に設けられた第９トランジスタ１４４とを備える。保持容量として機能する容量素子１４３を追加することによって、第６トランジスタ１４２がオフ状態においてリーク電流が流れても第３ノードβの電圧降下を抑制することができる。これによって、低閾値電圧側の誤動作が更に起こり難くなり、動作の信頼性を向上させることができる。
【００５９】
また、第９トランジスタ１４４のゲートは制御端子Ｃと電気的に接続されており、そこには、初期化信号が供給される。初期化信号が電源投入時などの初期化時にハイレベルとなり、スタートパルスＳＶＴを転送する通常の動作時にはローレベルとなる。また、初期化信号は全ての単位回路Ｕｃ１〜Ｕｃｍに共通に供給される。初期化信号がハイレベル（ＶDD）になると、第３ノードβの電位はハイレベル（略ＶDD−Ｖth）となり、第２トランジスタ１１２がオン状態となる。これによって、転送信号Ｇ１〜Ｇｍの論理レベルを全てローレベルにすることができる。
【００６０】
（３）上述した単位回路Ｕａ〜Ｕｃにおいて、セット端子Ｓには前段の単位回路の転送信号Ｇが供給され、リセット端子Ｒには後段の単位回路の転送信号が供給されたが、セット端子Ｓとリセット端子Ｒとに供給する転送信号Ｇを転送方向に応じて切り替えてもよい。具体的には、図１２に示す転送方向選択部１５０を各単位回路Ｕａ〜Ｕｃに付加すればよい。転送方向選択部１５０は転送方向制御端子Ｄ及びＥを備える。転送方向制御端子Ｅには転送方向指定信号が供給され、転送方向制御端子Ｄには反転転送方向指定信号が供給される。反転転送方向指定信号は、転送方向指定信号の論理レベルを反転したものである。転送方向指定信号及び反転転送方向指定信号はｍ個の単位回路に共通して供給される。
【００６１】
転送方向選択部１５０はセット端子ＳとＳ’との間に設けられたトランジスタＭＡ、リセット端子ＲとＲ’との間に設けられたトランジスタＭＣ、リセット端子Ｒ’とセット端子Ｓとの間に設けられたトランジスタＭＢ、及びセット端子Ｓ’とリセット端子Ｒとの間に設けられたトランジスタＭＤとを備える。セット端子Ｓ’には前段の単位回路に転送信号Ｇが供給され、リセット端子Ｒ’には後段の単位回路の転送信号が供給される。
【００６２】
転送方向指定信号がハイレベル（ＶDD）のとき、トランジスタＭＡ及びＭＣがオン状態となり、トランジスタＭＢ及びＭＤがオフ状態となる。この場合、セット端子Ｓには前段の単位回路の転送信号Ｇが供給され、リセット端子Ｒには後段の単位回路の転送信号が供給される。このため、Ｙ転送開始パルスＤＹは前段から後段に向けて転送される。逆に、反転転送方向指定信号がハイレベル（ＶDD）になると、トランジスタＭＢ及びＭＤがオン状態となり、トランジスタＭＡ及びＭＣがオフ状態となる。この場合、セット端子Ｓには後段の単位回路の転送信号Ｇが供給され、リセット端子Ｒには前段の単位回路の転送信号が供給される。このため、Ｙ転送開始パルスＤＹは後段から前段に向けて転送される。この結果、走査信号Ｙｍ、Ｙｍ-1、…Ｙ１の順にハイレベルの期間が遷移する。これによって、転送方向を切り替えることが可能となる。
【００６３】
（４）上述した実施形態及び変形例において、単位回路Ｕａ〜ＵｃはＮチャネル型のトランジスタのみで構成したが、これをＰチャネル型のトランジスタのみで構成してもよい。この場合、Ｎチャネル型のトランジスタをＰチャネル型のトランジスタに置き換え、電源ＶDDと接地電位ＧＮＤとの関係を入れ替えればよい。また、Ｙ転送開始パルスＤＹ、第１Ｙクロック信号ＹＣＫ１及び第２Ｙクロック信号ＹＣＫ２、第１部分表示クロック信号Ｐ１及び第２部分表示クロック信号Ｐ２、転送信号Ｇ１〜Ｇｍ、並びに走査信号Ｙ１〜Ｙｍは、論理レベルを反転したものとなる。
【００６４】
（５）上述した実施形態においては、液晶パネルＳＳの外部に設けたタイミング生成回路３００において、Ｙ転送開始パルスＤＹ、第１Ｙクロック信号ＹＣＫ１及び第２Ｙクロック信号ＹＣＫ２、並びに第１部分表示クロック信号Ｐ１及び第２部分表示クロック信号Ｐ２を生成して、走査線駆動回路１００Ａ〜１００Ｃに供給したが、液晶パネルＳＳに第１部分表示クロック信号Ｐ１及び第２部分表示クロック信号Ｐ２を生成する機能を取り込んでもよい。
【００６５】
図１３に変形例に係る電気光学装置５００の主要部のブロック図を示し、図１４にクロック信号生成部のタイミングチャートを示す。この例では、タイミング生成回路３００Ａにおいて、Ｙ転送開始パルスＤＹ、第１Ｙクロック信号ＹＣＫ１及び第２Ｙクロック信号ＹＣＫ２、並びに制御信号ＥＮを生成して液晶パネルＳＳに供給する。ここで、制御信号ＥＮは、図１４に示すように有効期間においてアクティブ（ハイレベル）となる。液晶パネルＳＳに設けられたクロック信号生成回路３００Ｂは、ＡＮＤ回路を備えており、制御信号ＥＮと第１Ｙクロック信号ＹＣＫ１との論理積を演算して第１部分表示クロック信号Ｐ１を生成し、制御信号ＥＮと第２Ｙクロック信号ＹＣＫ２との論理積を演算して第２部分表示クロック信号Ｐ２を生成する。ここでＡＮＤ回路は、例えば、図１９（Ａ）に示すＮＡＮＤ回路と片チャネルで構成したインバータを組み合わせて構成すればよい。
このようにクロック信号生成部３００Ｂを設けることによって、走査線駆動回路１００Ａ（１００Ｂ,１００Ｃ）の各段へＡＮＤ回路やＮＡＮＤ回路を追加する場合と比較して、回路規模を縮小することができる。この結果、全体的にはレイアウト面積と額縁サイズを小さくできる。
【００６６】
＜５．電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器のいくつかについて説明する。
図１５に、上記各実施形態に係る電気光学装置５００を適用したモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、電気光学装置５００と本体部２０１０とを備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。このパーソナルコンピュータ２０００は、所定期間だけユーザーの操作が無いと、省電力モードに移行して部分表示を行う。
図１６に、上記各実施形態に係る電気光学装置５００を適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２のほかに表示装置を備える。スクロールボタン３００２を操作することによって、電気光学装置５００に表示される画面がスクロールされる。また、携帯電話機３０００は、通信を行っていない場合には、省電力モードとなり待ち受け画面で所定の行のみを表示する部分表示を行う。
図１７に、上記各実施形態に係る電気光学装置５００を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２のほかに電気光学装置５００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置５００に表示される。情報携帯端末４０００は、所定期間だけユーザーの操作が無いと、省電力モードに移行して部分表示を行う。
なお、本発明に係る電気光学装置５００が適用される電子機器としては、図１５から図１７に示したもののほか、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。
【図面の簡単な説明】
【００６７】
【図１】本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】走査線駆動回路１００Ａの構成を示すブロック図である。
【図３】単位回路Ｕａの構成を示す回路図である。
【図４】走査線駆動回路１００Ａの動作を示すタイミングチャートである。
【図５】走査線駆動回路１００Ａの動作を示すタイミングチャートである。
【図６】本発明の第２実施形態に係る走査線駆動回路１００Ｂに用いる単位回路Ｕｂの構成を示す回路図である。
【図７】走査線駆動回路１００Ｂの動作を示すタイミングチャートである。
【図８】本発明の第３実施形態に係る走査線駆動回路１００Ｃの構成を示すブロック図である。
【図９】走査線駆動回路１００Ｃに用いる単位回路Ｕｃの構成を示す回路図である。
【図１０】走査線駆動回路１００Ｃの動作を示すタイミングチャートである。
【図１１】変形例に係る第２ゲート信号生成部１４０Ｄの構成を示す回路図である。
【図１２】変形例に係る転送方向選択部１５０の構成を示す回路図である。
【図１３】変形例に係る電気光学装置の主要部の構成を示すブロック図である。
【図１４】変形例に係るクロック信号生成部の動作を示すタイミングチャートである。
【図１５】同装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１６】同装置を適用した電子機器の一例たる携帯電話のブロック図である。
【図１７】同装置を適用した電子機器の一例たる情報携帯端末のブロック図である。
【図１８】従来の走査線駆動回路の一例を示す回路図である。
【図１９】片チャネルで構成した従来の論理回路の一例を示す回路図である。
【符号の説明】
【００６８】
ＹＣＫ１…第１Ｙクロック信号、ＹＣＫ２…第２Ｙクロック信号、Ｐ１…第１部分表示クロック信号、Ｐ２…第２部分表示クロック信号、Ｕａ〜Ｕｃ…単位回路、Ｇ１〜Ｇｍ…転送信号、Ｙ１〜Ｙｍ…走査信号、ＤＹ…Ｙ転送開始パルス、１１０Ａ，１１０Ｂ…転送信号生成部、１２０Ａ…走査信号生成部、１３０Ａ，１３０Ｂ…第１ゲート信号生成部、１４０Ａ〜１４０Ｄ…第２ゲート信号生成部、１１１…第１トランジスタ、１１２…第２トランジスタ、１２１…第３トランジスタ、１２２…第４トランジスタ、１４１…第５トランジスタ、１４２…第６トランジスタ、１３１…第７トランジスタ、１３２…第８トランジスタ、１００Ａ〜１００Ｃ…走査線駆動回路、５００…電気光学装置。
【図１】
2008140490.tif 000003
【図２】
2008140490.tif 000004
【図３】
2008140490.tif 000005
【図４】
2008140490.tif 000006
【図５】
2008140490.tif 000007
【図６】
2008140490.tif 000008
【図７】
2008140490.tif 000009
【図８】
2008140490.tif 000010
【図９】
2008140490.tif 000011
【図１０】
2008140490.tif 000012
【図１１】
2008140490.tif 000013
【図１２】
2008140490.tif 000014
【図１３】
2008140490.tif 000015
【図１４】
2008140490.tif 000016
【図１５】
2008140490.tif 000017
【図１６】
2008140490.tif 000018
【図１７】
2008140490.tif 000019
【図１８】
2008140490.tif 000020
【図１９】
2008140490.tif 000021