(57)【要約】【課題】部品点数の増加を抑制しながら、複数の半導体チップを気密封止する。【解決手段】半導体装置４０には、基板１、半導体チップ２、半導体チップ３、接続リード１１−１、接続リード１１−２、接続端子１２−１乃至１２、ボール端子１３−１乃至６、ダム１４、ダム３３、接着層２１、チップ端子２２−１、チップ端子２２−２、チップ端子３１−１、チップ端子３１−２、ボンディングワイヤ２３−１、ボンディングワイヤ２３−２、バンプ３２、バンプ３２−１、及びバンプ３２−２が設けられる。半導体チップ２は基板１の凹部領域ＥＯＴに載置される。基板１上の端部に設けられるダム１４、半導体チップ３の表面の端部に設けられるダム３３、及びダムとしてのバンプ３２は、基板１と半導体チップ３の間を接着固定し、気密封止領域ＥＫＦを形成して半導体チップ２及び半導体チップ３を中空気密封止する。【選択図】図１
2008103571.tif 000002
【特許請求の範囲】
【請求項１】
第１主面に凹部領域が設けられる基板と、
前記凹部領域の底部に載置され、第１主面上のチップ端子が前記凹部領域の底部の接続端子と電気的に接続される第１の半導体チップと、
第２の半導体チップと、
前記基板の前記凹部領域と離間する外周部の第１主面と、前記第２の半導体チップの第１主面とを接着するダムと、
を具備し、前記基板、前記第２の半導体チップ、及び前記ダムにより、前記第１の半導体チップと、前記第２の半導体チップの前記ダムと接着された領域の内側とが中空気密封止されることを特徴とする半導体装置。
【請求項２】
前記第１の半導体チップは、第１主面と相対向する第２主面が前記凹部領域の底部に接着され、前記チップ端子が前記凹部領域の前記接続端子とボンディングワイヤで接続されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記ダムは、半田バンプ或いは金バンプを有することを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
第１主面に凹部領域が設けられる基板と、
前記凹部領域の底部に載置され、第１主面上の第１のチップ端子が前記凹部領域の底部の第１の接続端子と電気的に接続される第１の半導体チップと、
第１主面と相対向する第２主面が前記基板の前記凹部領域と離間する外周部の第１主面に接着され、第１主面上の第２のチップ端子が前記基板の第１主面上の第２の接続端子とボンディングワイヤで接続される第２の半導体チップと、
前記第２の半導体チップ、第２のチップ端子、第２の接続端子、及び前記ボンディングワイヤを封止する封止材と、
を具備し、前記基板及び前記第２の半導体チップにより、前記第１の半導体チップが中空気密封止されることを特徴とする半導体装置。
【請求項５】
第１の半導体チップの第１主面と相対向する第２主面を基板の第１主面の凹部領域の底部に接着する工程と、
前記凹部領域の底部の接続端子と前記第１の半導体チップのチップ端子をボンディングワイヤで接続する工程と、
第２の半導体チップの第１主面に設けられる第１のダム及びバンプと、前記基板の前記凹部領域と離間する外周部の第１主面に設けられる第２のダムとを接着し、前記第１の半導体チップと、前記第２の半導体チップの前記第１のダム及び前記バンプが設けられる領域の内側とを中空気密封止する工程と、
を具備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージング技術に関し、特に複数の半導体チップをパッケージングした半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
多くの半導体デバイスは、汚染、湿気及びその他の環境要因に敏感なものであり、半導体デバイスを損傷から守るために通常、モールド樹脂やセラミックパッケージなどで気密封止される。半導体デバイスの中で、ＭＥＭＳ（micro  electromechanical  systems）や高周波デバイスなどは、特性変動や特性劣化が発生しないように、一般的にモールド樹脂で封止せずに、樹脂或いは金属などからなるキャップを用いて気密封止される。特に、ＭＥＭＳは半導体ウエーハの表面に極めて微細なメカニズムを形成するのに半導体技術を用いている。このため、極めて微細なメカニズムを取り扱っているので、ダメージ、微粒子、空気の流れ或いは湿気に対して他のデバイスと比較し、非常に傷つき易い（例えば、特許文献１参照。）。また、近年、電子機器の高機能化、軽量薄型化の進展に伴い、それに用いられるＳｏＣ（system  on  a  chip）或いは高集積メモリ等の半導体チップの面積は年々大規模化し、これらを気密封止するパッケージは多ピン化し、並行して種々のデバイスが１つのパッケージに気密封止される（このパッケージをＳｉＰ（system  in  package）と呼称される）。
【０００３】
ところが、ＳｉＰやＷＬＣＳＰ（wafer  level  chip  scale  package）にＭＥＭＳなど封止する場合、ＭＥＭＳチップが損傷されないように、樹脂或いは金属などからなるキャップを用いて気密封止し、ＭＥＭＳチップの周辺を中空にする。このため、部品点数が増加するという問題点がある。また、組み立ての工程数の増加や組み立てコストが上昇するという問題点がある。
【特許文献１】特開２００１−１４４１７号公報（頁９、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、部品点数の増加を抑制し、複数の半導体チップを気密封止する半導体装置及びその製造方法を提供する。
【課題を解決するための手段】
【０００５】
本発明の一態様の半導体装置は、第１主面に凹部領域が設けられる基板と、前記凹部領域の底部に載置され、第１主面上のチップ端子が前記凹部領域の底部の接続端子と電気的に接続される第１の半導体チップと、第２の半導体チップと、前記基板の前記凹部領域と離間する外周部の第１主面と、前記第２の半導体チップの第１主面とを接着するダムとを具備し、前記基板、前記第２の半導体チップ、及び前記ダムにより、前記第１の半導体チップと、前記第２の半導体チップの前記ダムと接着された領域の内側とが中空気密封止されることを特徴とする。
【０００６】
更に、本発明の一態様の半導体装置の製造方法は、第１の半導体チップの第１主面と相対向する第２主面を基板の第１主面の凹部領域の底部に接着する工程と、前記凹部領域の底部の接続端子と前記第１の半導体チップのチップ端子をボンディングワイヤで接続する工程と、第２の半導体チップの第１主面に設けられる第１のダム及びバンプと、前記基板の前記凹部領域と離間する外周部の第１主面に設けられる第２のダムとを接着し、前記第１の半導体チップと、前記第２の半導体チップの前記第１のダム及び前記バンプが設けられる領域の内側とを中空気密封止する工程とを具備することを特徴とする。
【発明の効果】
【０００７】
本発明によれば、部品点数の増加を抑制し、複数の半導体チップを気密封止する半導体装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【０００９】
まず、本発明の実施例１に係る半導体装置及びその製造方法について、図面を参照して説明する。図１は、ＢＧＡとしての半導体装置を示す断面図である。本実施例では、ＭＥＭＳチップを基板の凹部に載置し、基板、ダム、及びＬＳＩチップを用いてＭＥＭＳチップを中空封止している。
【００１０】
図１に示すように、半導体装置４０には、基板１、半導体チップ（ＭＥＭＳチップ）２、半導体チップ（ＬＳＩチップ）３、接続リード１１−１、接続リード１１−２、接続端子１２−１乃至１２、ボール端子１３−１乃至６、ダム１４、ダム３３、接着層２１、チップ端子２２−１、チップ端子２２−２、チップ端子３１−１、チップ端子３１−２、ボンディングワイヤ２３−１、ボンディングワイヤ２３−２、バンプ３２、バンプ３２−１、及びバンプ３２−２が設けられる。
【００１１】
半導体装置４０は、ＢＧＡ（Ball  Grid  Array）である。半導体チップ（ＭＥＭＳチップ）２は、基板１の凹部領域ＥＯＴに載置される。基板１上（第１主面上）の端部に設けられるダム１４、半導体チップ（ＬＳＩチップ）３の表面（第１主面）の端部に設けられるダム３３、及びダムとしてのバンプ３２は、基板１と半導体チップ（ＬＳＩチップ）３の間を接着固定し、気密封止領域ＥＫＦを形成して半導体チップ（ＭＥＭＳチップ）２及び半導体チップ（ＬＳＩチップ）３を中空気密封止する。
【００１２】
半導体装置４０は、部品点数が削減され、製造工程が短縮されるＳｉＰ（system  in  package）やＷＬＣＳＰ（wafer  level  chip  scale  package）などに好適である。
【００１３】
基板１は、例えば、ガラスエポキシ基板から構成される多層基板であり、例えば、Ｃｕ（銅）からなる接続リード１１−１及び接続リード１１−２が埋め込まれる。接続リード１１−１は、基板１上（第１主面）の接続端子１２−９と基板下（第２主面）の接続端子１２−４を接続する。接続リード１１−２は、基板１上（第１主面）の接続端子１２−８と基板下（第２主面）の接続端子１２−３を接続する。
【００１４】
基板１下（第２主面）の接続端子１２−１乃至６には、外部端子としてのボール端子１３−１乃至６がそれぞれ設けられる。基板１上（第１主面）の接続端子１２−７は、バンプ３２−１を介して半導体チップ（ＬＳＩチップ）３のチップ端子３１−１に接続される。基板１上（第１主面）の接続端子１２−１０は、バンプ３２−２を介して半導体チップ（ＬＳＩチップ）３のチップ端子３１−２に接続される。
【００１５】
接続端子１２−１乃至１２は、例えばＣｕ（銅）箔から構成される。バンプ３２、バンプ３２−１、及びバンプ３２−２は、例えばＰｂ（鉛）フリーの半田ボールを用いているがＡｕ（金）ボールなどを用いてもよい。半導体チップ（ＬＳＩチップ）上のダム３３は、チップ端子３１−１及び３１−２と同じ材料で形成される。なお、ガラスエポキシ基板の代わりにポリイミド基板やセラミック基板などを用いてもよい。
【００１６】
半導体チップ（ＭＥＭＳチップ）２には、表面に、半導体微細加工技術を用いて加工・形成されたセンサが設けられ、例えば、絶縁タイプポリイミド樹脂からなる接着層２１により基板１の凹部領域ＥＯＴの中央部上（第１主面上）に接着固定される。なお、絶縁タイプポリイミド樹脂の代わりに絶縁性樹脂ペーストなどを用いてもよい。半導体チップ（ＭＥＭＳチップ）２上のチップ端子２２−１は、ボンディングワイヤ２３−１を介して基板１の凹部領域ＥＯＴの接続端子１２−１１と接続される。半導体チップ（ＭＥＭＳチップ）２上のチップ端子２２−２は、ボンディングワイヤ２３−２を介して基板１の凹部領域ＥＯＴの接続端子１２−１２と接続される。ここで、ボンディングワイヤ２３−１及び２３−２には、半導体チップ（ＬＳＩチップ）３の表面（第１主面）との距離を保つために低ループ構造にできるボンディングワイヤを用いるのが好ましい。
【００１７】
半導体チップ（ＬＳＩチップ）３は、例えば半導体チップ（ＭＥＭＳチップ）２で感知したセンサ信号を入力し、センサ信号にもとづいて各種信号処理を行い、またボール端子から信号を入力し、各種信号処理を行うＬＳＩである。半導体チップ（ＬＳＩチップ）３上（第１主面）のチップ端子３１−１は、バンプ３２−１を介して基板１の接続端子１２−７に接続される。半導体チップ（ＬＳＩチップ）３上（第１主面）のチップ端子３１−２は、バンプ３２−２を介して基板１の接続端子１２−１０に接続される。
【００１８】
次に、半導体装置の製造方法について図２乃至６を参照して説明する。図２は半導体装置の製造方法を示すフローチャート、図３は半導体装置に用いられる基板を示す平面図、図４は半導体装置の製造工程を示す断面図、図５は半導体装置に用いられる半導体チップ（ＬＳＩチップ）を示す平面図、図６は半導体装置の製造工程を示す断面図である。
【００１９】
図２に示すように、まず、半導体チップ（ＭＥＭＳチップ）２を基板１の凹部領域ＥＯＴの中央部に絶縁タイプポリイミド樹脂からなる接着層２１を用いて接着固定する。ここで、基板１は、図３に示すように、正四角形を有し、端部に帯状を有するダム１４が設けられ、ダム１４と凹部領域ＥＯＴとの間及び凹部領域ＥＯＴの端部に複数の接続端子が設けられる。凹部領域ＥＯＴの端部に設けられる接続端子間に半導体チップ（ＭＥＭＳチップ）２が載置される（ステップＳ１）。
【００２０】
次に、図４に示すように、例えば低ループ構造が可能なＡｕ（金）ワイヤを用いて、半導体チップ（ＭＥＭＳチップ）２の接続端子と凹部領域ＥＯＴの接続端子を接続する。なお、ボンディングワイヤ接続の代わりにバンプ接続を用いてもよい。その場合、半導体チップ（ＭＥＭＳチップ）２の接続端子と凹部領域ＥＯＴの接続端子とがバンプを介して接続される。
【００２１】
基板１上に載置・接着する半導体チップ（ＬＳＩチップ）３は、図５に示すように、端部のダム３３上にバンプ３２が、ダム３３の内側に、ダム３３と離間形成されるチップ端子上にバンプがそれぞれ設けられる。チップ端子とダム３３は、例えば半導体チップ（ＬＳＩチップ）３を製造するウェーハ製造工程中で形成される。バンプは、例えば半導体チップ（ＬＳＩチップ）３を製造するウェーハ製造工程終了後で形成される。バンプ形成後のウェーハは、ブレード或いはレーザなどを用いてダイシングされチップ化される。なお、半導体チップ（ＬＳＩチップ）３をラッピング技術等を用いて薄くした場合には、抗折強度を向上させるためにチッピング、ダメージ層、破砕層などを除去するのが好ましい（ステップＳ２）。
【００２２】
続いて、図６に示すように、半導体チップ（ＬＳＩチップ）３のチップ端子３１−１及びバンプ３２−１と基板１の接続端子１２−７、半導体チップ（ＬＳＩチップ）３のチップ端子３１−２及びバンプ３２−２と基板１の接続端子１２−１０、半導体チップ（ＬＳＩチップ）３のダム３３及びバンプ３２と基板１のダム１４がそれぞれ相対向するように位置決めし、半導体チップ（ＬＳＩチップ）３を基板１上に載置・接着する（ステップＳ３）。
【００２３】
そして、基板１下（第２主面）の接続端子１２−１乃至６に、例えばスタッドバンプボンダーを用いてＡｕバンプからなるボール端子１３−１乃至６をそれぞれ形成し、加熱処理を行いボール端子と接続リードを電気的に接続する。なお、Ａｕバンプの代わりに、例えばＰｂ（鉛）フリーの半田バンプを用いてもよい（ステップ４）。
【００２４】
上述したように、本実施例の半導体装置及びその製造方法では、半導体装置４０には、基板１、半導体チップ（ＭＥＭＳチップ）２、半導体チップ（ＬＳＩチップ）３、接続リード１１−１、接続リード１１−２、接続端子１２−１乃至１２、ボール端子１３−１乃至６、ダム１４、ダム３３、接着層２１、チップ端子２２−１、チップ端子２２−２、チップ端子３１−１、チップ端子３１−２、ボンディングワイヤ２３−１、ボンディングワイヤ２３−２、バンプ３２、バンプ３２−１、及びバンプ３２−２が設けられる。半導体チップ（ＭＥＭＳチップ）２は、基板１の凹部領域ＥＯＴに載置される。基板１上（第１主面上）の端部に設けられるダム１４、半導体チップ（ＬＳＩチップ）３の表面（第１主面）の端部に設けられるダム３３、及びダムとしてのバンプ３２は、基板１と半導体チップ（ＬＳＩチップ）３の間を接着固定し、気密封止領域ＥＫＦを形成して半導体チップ（ＭＥＭＳチップ）２及び半導体チップ（ＬＳＩチップ）３を中空気密封止する。バンプ３２−１及び３２−２とダムとしてのバンプ３２は半導体チップ（ＬＳＩチップ）３側に設けられる。
【００２５】
このため、樹脂や金属からなるキャップなどを用いず、従来よりも部品点数の増加を抑制し、半導体チップ（ＭＥＭＳチップ）２及び半導体チップ（ＬＳＩチップ）３を中空気密封止することができるので、半導体チップ（ＭＥＭＳチップ）２及び半導体チップ（ＬＳＩチップ）３の特性変動や損傷を抑制することができる。また、組み立ての工程数の増加を抑制でき、組み立てコストの上昇を抑制することができる。
【００２６】
なお、本実施例ではＢＧＡに適用したが、面積が大きな半導体チップを内蔵したＬＧＡ（Land  Grid  Array）などにも適用できる。また、基板１のダム１４を基板１に埋め込み、表面部分のみ露呈させ、半導体チップ（ＬＳＩチップ）３のダムを半導体チップ（ＬＳＩチップ）３に埋め込み、表面部分のみ露呈させてもよい。この場合、基板１と半導体チップ（ＬＳＩチップ）３の接着強度及び剥離強度が向上し、半導体装置４０の信頼性が向上する。
【実施例２】
【００２７】
次に、本発明の実施例２に係る半導体装置について図面を参照して説明する。図７は、ＢＧＡとしての半導体装置に用いられる基板を示す平面図、図８はＢＧＡとしての半導体装置に用いられる半導体チップ（ＬＳＩチップ）を示す平面図である。本実施例では、ダムとしてのバンプを基板側に設け、それ以外は実施例１と同様である。
【００２８】
以下、本実施例では、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００２９】
図７に示すように、基板１ａ上（第１主面）には、接続端子、ダム１４、及びバンプが設けられる。接続端子上にはバンプが設けられ、例えば接続端子１２−７上にバンプ３２−１が、接続端子１２−１０上にバンプ３２−２が設けられる。ダム１４上にはダムとしてのバンプ３２が設けられる。
【００３０】
図８に示すように、半導体チップ（ＬＳＩチップ）３ａ上（第１主面）には、チップ端子及びダム３３が設けられ、チップ端子及びダム３３上にはバンプが設けられていない。
【００３１】
上述したように、本実施例の半導体装置では、半導体装置には、基板１ａ、半導体チップ（ＭＥＭＳチップ）２、半導体チップ（ＬＳＩチップ）３ａ、接続リード１１−１、接続リード１１−２、接続端子１２−１乃至１２、ボール端子１３−１乃至６、ダム１４、ダム３３、接着層２１、チップ端子２２−１、チップ端子２２−２、チップ端子３１−１、チップ端子３１−２、ボンディングワイヤ２３−１、ボンディングワイヤ２３−２、バンプ３２、バンプ３２−１、及びバンプ３２−２が設けられる。半導体チップ（ＭＥＭＳチップ）２は、基板１ａの凹部領域ＥＯＴに載置される。基板１ａ上（第１主面上）の端部に設けられるダム１４、半導体チップ（ＬＳＩチップ）３ａの表面（第１主面）の端部に設けられるダム３３、及びダムとしてのバンプ３２は、基板１ａと半導体チップ（ＬＳＩチップ）３ａの間を接着固定し、気密封止領域ＥＫＦを形成して半導体チップ（ＭＥＭＳチップ）２及び半導体チップ（ＬＳＩチップ）３ａを中空気密封止する。バンプ３２−１及び３２−２とダムとしてのバンプ３２は基板１ａ側に設けられる。
【００３２】
このため、樹脂や金属からなるキャップなどを用いず、従来よりも部品点数の増加を抑制し、半導体チップ（ＭＥＭＳチップ）２及び半導体チップ（ＬＳＩチップ）３ａを中空気密封止することができるので、半導体チップ（ＭＥＭＳチップ）２及び半導体チップ（ＬＳＩチップ）３ａの特性変動や損傷を抑制することができる。また、組み立ての工程数の増加を抑制でき、組み立てコストの上昇を抑制することができる。
【実施例３】
【００３３】
次に、本発明の実施例３に係る半導体装置について図面を参照して説明する。図９は、ＢＧＡとしての半導体装置を示す断面図、図１０は半導体装置に用いられる基板を示す平面図、図１１は半導体装置に用いられる半導体チップ（ＬＳＩチップ）を示す平面図である。本実施例では、ダムの配置場所を変更している。
【００３４】
以下、本実施例では、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００３５】
図９に示すように、半導体装置４０ｂには、基板１ｂ、半導体チップ（ＭＥＭＳチップ）２、半導体チップ（ＬＳＩチップ）３ｂ、接続リード１１−１、接続リード１１−２、接続端子１２−１乃至１２、ボール端子１３−１乃至６、ダム１４、ダム３３、接着層２１、チップ端子２２−１、チップ端子２２−２、チップ端子３１−１、チップ端子３１−２、ボンディングワイヤ２３−１、ボンディングワイヤ２３−２、バンプ３２、バンプ３２−１、バンプ３２−２、及びモールド樹脂が設けられる。
【００３６】
半導体装置４０ｂは、ＢＧＡである。半導体チップ（ＭＥＭＳチップ）２が基板１ｂの凹部領域ＥＯＴに載置される。基板１上（第１主面上）の端部に設けられるダム１４、半導体チップ（ＬＳＩチップ）３の表面（第１主面）に設けられるダム３３、及びダムとしてのバンプ３２は、基板１ｂと半導体チップ（ＬＳＩチップ）３ｂの間を接着固定する。基板１ｂ上（第１主面上）に設けられるダム１４、半導体チップ（ＬＳＩチップ）３の表面（第１主面）に設けられるダム３３、及びダムとしてのバンプ３２と封止材としてのモールド樹脂４は、気密封止領域ＥＫＦを形成して半導体チップ（ＭＥＭＳチップ）２及び半導体チップ（ＬＳＩチップ）３ｂを中空気密封止する。
【００３７】
基板１ｂは、例えば、ガラスエポキシ基板から構成される多層基板である。基板１ｂ上（第１主面）の端部の接続端子１２−７は、バンプ３２−１を介して半導体チップ（ＬＳＩチップ）３ｂのチップ端子３１−１に接続される。基板１ｂ上（第１主面）の端部の接続端子１２−１０は、バンプ３２−２を介して半導体チップ（ＬＳＩチップ）３ｂのチップ端子３１−２に接続される。
【００３８】
半導体チップ（ＬＳＩチップ）３ｂは、例えば半導体チップ（ＭＥＭＳチップ）２で感知したセンサ信号を入力し、センサ信号にもとづいて各種信号処理を行い、またボール端子から信号を入力し、各種信号処理を行うＬＳＩである。半導体チップ（ＬＳＩチップ）３ｂ上（第１主面）の端部のチップ端子３１−１は、バンプ３２−１を介して基板１ｂの接続端子１２−７に接続される。半導体チップ（ＬＳＩチップ）３ｂ上（第１主面）の端部のチップ端子３１−２は、バンプ３２−２を介して基板１ｂの接続端子１２−１０に接続される。
【００３９】
モールド樹脂４は、半導体チップ（ＬＳＩチップ）３ｂの裏面（第２主面）と、半導体チップ（ＬＳＩチップ）３ｂの側面と、基板１ｂと半導体チップ（ＬＳＩチップ）３ｂの間で、且つダムの外側とに設けられる。
【００４０】
図１０に示すように、基板１ｂは正四角形を有する。基板１ｂの端部には、接続端子が設けられ、この接続端子の内側に接続端子と離間して帯状を有するダム１４が設けられる。その他の接続端子は実施例１の図３と同様に配置形成される。
【００４１】
図１１に示すように、半導体チップ（ＬＳＩチップ）３ｂは、端部のチップ端子上にバンプが、チップ端子の内側にチップ端子と離間形成されるダム３３上にバンプ３２がそれぞれ設けられる。チップ端子とダム３３は、例えば半導体チップ（ＬＳＩチップ）３ｂを製造するウェーハ製造工程中で形成される。バンプは、例えば半導体チップ（ＬＳＩチップ）３ｂを製造するウェーハ製造工程終了後で形成される。バンプ形成後のウェーハは、ブレード或いはレーザなどを用いてダイシングされチップ化される。
【００４２】
上述したように、本実施例の半導体装置では、半導体装置４０ｂには、基板１ｂ、半導体チップ（ＭＥＭＳチップ）２、半導体チップ（ＬＳＩチップ）３ｂ、接続リード１１−１、接続リード１１−２、接続端子１２−１乃至１２、ボール端子１３−１乃至６、ダム１４、ダム３３、接着層２１、チップ端子２２−１、チップ端子２２−２、チップ端子３１−１、チップ端子３１−２、ボンディングワイヤ２３−１、ボンディングワイヤ２３−２、バンプ３２、バンプ３２−１、バンプ３２−２、及びモールド樹脂４が設けられる。半導体チップ（ＭＥＭＳチップ）２は、基板１ｂの凹部領域ＥＯＴに載置される。基板１ｂ上の端部に設けられるダム１４、半導体チップ（ＬＳＩチップ）３の表面の端部に設けられるダム３３、及びダムとしてのバンプ３２は、基板１ｂと半導体チップ（ＬＳＩチップ）３ｂの間を接着固定する。基板１ｂ上の端部に設けられるダム１４、半導体チップ（ＬＳＩチップ）３の表面の端部に設けられるダム３３、及びダムとしてのバンプ３２とモールド樹脂４は、気密封止領域ＥＫＦを形成して半導体チップ（ＭＥＭＳチップ）２及び半導体チップ（ＬＳＩチップ）３ｂを中空気密封止する。バンプ３２−１及び３２−２とダムとしてのバンプ３２は半導体チップ（ＬＳＩチップ）３ｂ側に設けられる。
【００４３】
このため、樹脂や金属からなるキャップなどを用いず、従来よりも部品点数の増加を抑制し、半導体チップ（ＭＥＭＳチップ）２及び半導体チップ（ＬＳＩチップ）３ｂを中空気密封止することができるので、半導体チップ（ＭＥＭＳチップ）２及び半導体チップ（ＬＳＩチップ）３ｂの特性変動や損傷を抑制することができる。また、組み立ての工程数の増加を抑制でき、組み立てコストの上昇を抑制することができる。更に、半導体チップ（ＬＳＩチップ）３ｂ上にモールド樹脂４を設けているので、実施例１よりも半導体チップ（ＬＳＩチップ）の損傷を抑制することができる。
【００４４】
本実施例では、基板１上（第１主面上）の端部に設けられるダム１４、半導体チップ（ＬＳＩチップ）３の表面（第１主面）の端部に設けられるダム３３、及びダムとしてのバンプ３２とモールド樹脂４とを用いて、気密封止領域ＥＫＦを形成して半導体チップ（ＭＥＭＳチップ）２及び半導体チップ（ＬＳＩチップ）３ｂを中空気密封止しているが、モールド樹脂の代わりに樹脂、セラミック、或いは金属からなるキャップを用いてもよい。
【実施例４】
【００４５】
次に、本発明の実施例３に係る半導体装置及びその製造方法について図面を参照して説明する。図１２は、ＢＧＡとしての半導体装置を示す断面図である。本実施例では、半導体チップ（ＬＳＩチップ）の載置方法を変更している。
【００４６】
以下、本実施例では、実施例１と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
【００４７】
図１２に示すように、半導体装置４０ｃには、基板１ｃ、半導体チップ（ＭＥＭＳチップ）２、半導体チップ（ＬＳＩチップ）３ｃ、接続リード１１−１、接続リード１１−２、接続端子１２−１乃至８、接続端子１２−１１、接続端子１２−１２、ボール端子１３−１乃至４、接着層２１、接着層２１−１、チップ端子２２−１、チップ端子２２−２、チップ端子３１−１、チップ端子３１−２、ボンディングワイヤ２３−１乃至４、及びモールド樹脂４が設けられる。
【００４８】
半導体装置４０ｃは、ＢＧＡである。基板１ｃ、半導体チップ（ＬＳＩチップ）３ｃ、及び接着層２１−１は、気密封止領域ＥＫＦを形成して半導体チップ（ＭＥＭＳチップ）２を中空気密封止する。
【００４９】
基板１ｃは、例えば、ガラスエポキシ基板から構成される多層基板であり、端部に、例えばＣｕ（銅）からなる接続リード１１−１及び接続リード１１−２が埋め込まれる。接続リード１１−１は、基板１ｃ上（第１主面）の接続端子１２−５と基板下（第２主面）の接続端子１２−１を接続する。接続リード１１−２は、基板１上（第１主面）の接続端子１２−８と基板下（第２主面）の接続端子１２−４を接続する。
【００５０】
基板１ｃ下（第２主面）の接続端子１２−１乃至４には、外部端子としてのボール端子１３−１乃至４がそれぞれ設けられる。基板１ｃ上（第１主面）の接続端子１２−６は、ボンディングワイヤ２３−３を介して半導体チップ（ＬＳＩチップ）３ｃのチップ端子３１−１に接続される。基板１ｃ上（第１主面）の接続端子１２−７は、ボンディングワイヤ２３−４を介して半導体チップ（ＬＳＩチップ）３ｃのチップ端子３１−２に接続される。
【００５１】
半導体チップ（ＬＳＩチップ）３ｃは、接着層２１−１により裏面（第２主面）が基板１ｃ上（第１主面）に接着・固定され、例えば半導体チップ（ＭＥＭＳチップ）２で感知したセンサ信号を入力し、センサ信号にもとづいて各種信号処理を行い、またボール端子から信号を入力し、各種信号処理を行うＬＳＩである。
【００５２】
次に、半導体装置の製造方法について図１３及び図１４を参照して説明する。図１３は半導体装置の製造方法を示すフローチャート、図１４半導体装置に用いられる基板を示す平面図である。ここで、半導体チップ（ＭＥＭＳチップ）をワイヤボンディングする工程までは、実施例１と同様なので説明を省略する。
【００５３】
図１３に示すように、半導体チップ（ＬＳＩチップ）３ｃを基板１ｃ上（第１主面）に載置・接着する。具体的には、図１４に示す基板１ｃの端部の接続端子と凹部領域ＥＴＯの間に設けられる半導体チップ接着領域ＥＣＳに接着層２１−１を設け、半導体チップ（ＬＳＩチップ）３ｃの裏面（第２主面）を基板１ｃに載置・接着する（ステップＳ１１）。
【００５４】
次に、半導体チップ（ＬＳＩチップ）３ｃのチップ端子３１−１と基板１ｃの接続端子１２−６をボンディングワイヤ２３−３で接続し、半導体チップ（ＬＳＩチップ）３ｃのチップ端子３１−２と基板１ｃの接続端子１２−７をボンディングワイヤ２３−３で接続する（ステップＳ１２）。
【００５５】
続いて、半導体チップ（ＬＳＩチップ）３ｃ上（第１主面）と、半導体チップ（ＬＳＩチップ）３ｃが接着・固定される領域以外の、露呈される基板１ｃ上とにモールドを形成する（ステップＳ１３）。
【００５６】
そして、基板１ｃ下（第２主面）の接続端子１２−１乃至４に、例えばスタッドバンプボンダーを用いてＡｕバンプからなるボール端子１３−１乃至４をそれぞれ形成し、加熱処理を行いボール端子と接続リードを電気的に接続する（ステップ１４）。
【００５７】
上述したように、本実施例の半導体装置では、半導体装置４０ｃには、基板１ｃ、半導体チップ（ＭＥＭＳチップ）２、半導体チップ（ＬＳＩチップ）３ｃ、接続リード１１−１、接続リード１１−２、接続端子１２−１乃至８、接続端子１２−１１、接続端子１２−１２、ボール端子１３−１乃至４、接着層２１、接着層２１−１、チップ端子２２−１、チップ端子２２−２、チップ端子３１−１、チップ端子３１−２、ボンディングワイヤ２３−１乃至４、及びモールド樹脂４が設けられる。半導体チップ（ＭＥＭＳチップ）２は、基板１ｃの凹部領域ＥＯＴに載置される。基板１ｃ、半導体チップ（ＬＳＩチップ）３ｃ、及び接着層２１−１は、気密封止領域ＥＫＦを形成して半導体チップ（ＭＥＭＳチップ）２を中空気密封止する。
【００５８】
このため、樹脂や金属からなるキャップなどを用いず、従来よりも部品点数の増加を抑制し、半導体チップ（ＭＥＭＳチップ）２を中空気密封止することができるので、半導体チップ（ＭＥＭＳチップ）２の特性変動や損傷を抑制することができる。また、組み立ての工程数の増加を抑制でき、組み立てコストの上昇を抑制することができる。更に、半導体チップ（ＬＳＩチップ）３ｃ上にモールド樹脂４を設けているので、実施例１よりも半導体チップ（ＬＳＩチップ）の損傷を抑制することができる。
【００５９】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。例えば、本実施例では、半導体チップ（ＬＳＩチップ）を基板上に１つ載置・接着しているが、複数の半導体チップを、例えば貫通ビアなどを用いて接続し、積層形成されるＳｉＰやＭＣＰ（Multi−Chip  Package）などにも適用することができる。また、実施例１乃至３では、ダムを１列設けて半導体チップを中空気密封止しているが、ダムを複数列設けて半導体チップを中空気密封止してもよい。更に、基板の凹部領域にＭＥＭＳチップを設け、中空気密封止しているが、ＭＥＭＳチップ以外の、例えば数十ＧＨｚで動作するＭＭＩＣチップなどを中空気密封止してもよい。
【００６０】
本発明は、以下の付記に記載されているような構成が考えられる。  
（付記１）  第１の半導体チップの第１主面と相対向する第２主面を基板の第１主面の凹部領域の底部に接着する工程と、前記凹部領域の底部の第１の接続端子と前記第１の半導体チップの第１のチップ端子を第１のボンディングワイヤで接続する工程と、第２の半導体チップの第１主面と相対向する第２主面を前記基板の前記凹部領域と離間する外周部の第１主面に接着し、前記第１の半導体チップを中空気密封止する工程と、前記基板の第１主面の第２の接続端子と第２の半導体チップの第１主面の第２のチップ端子を第２のボンディングワイヤで接続する工程と、前記第２の半導体チップ、第２のチップ端子、第２の接続端子、及び前記第２のボンディングワイヤを封止する工程とを具備する半導体装置の製造方法。
【００６１】
（付記２）  前記第２の半導体チップ、第２のチップ端子、第２の接続端子、及び前記第２のボンディングワイヤは樹脂封止される付記１記載の半導体装置の製造方法。
【００６２】
（付記３）  第１主面に凹部領域が設けられ、前記凹部領域と離間する外周部に第１のダムが設けられる基板と、前記凹部領域の底部に載置され、第１主面上のチップ端子が前記凹部領域の底部の接続端子とボンディングワイヤで接続される第１の半導体チップと、第１主面の端部に第２のダム及びバンプが設けられ、前記第２のダム及び前記バンプが前記第１のダムに接着される第２の半導体チップとを具備し、前記第１の半導体チップと、前記第２の半導体チップの前記第２のダム及び前記バンプが設けられる領域の内側とが中空気密封止される半導体装置。
【００６３】
（付記４）  前記バンプが、半田バンプ或いは金バンプである付記３記載の半導体装置。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施例１に係る半導体装置を示す断面図。
【図２】本発明の実施例１に係る半導体装置の製造方法を示すフローチャート。
【図３】本発明の実施例１に係る半導体装置に用いられる基板を示す平面図。
【図４】本発明の実施例１に係る半導体装置の製造工程を示す断面図。
【図５】本発明の実施例１に係る半導体装置に用いられる半導体チップ（ＬＳＩチップ）を示す平面図。
【図６】本発明の実施例１に係る半導体装置の製造工程を示す断面図。
【図７】本発明の実施例２に係る半導体装置に用いられる基板を示す平面図。
【図８】本発明の実施例２に係る半導体装置に用いられる半導体チップ（ＬＳＩチップ）を示す平面図。
【図９】本発明の実施例３に係る半導体装置を示す断面図。
【図１０】本発明の実施例３に係る半導体装置に用いられる基板を示す平面図。
【図１１】本発明の実施例３に係る半導体装置に用いられる半導体チップ（ＬＳＩチップ）を示す平面図。
【図１２】本発明の実施例４に係る半導体装置を示す断面図。
【図１３】本発明の実施例４に係る半導体装置の製造方法を示すフローチャート。
【図１４】本発明の実施例４に係る半導体装置に用いられる基板を示す平面図。
【符号の説明】
【００６５】
１、１ｂ、１ｃ  基板
２  半導体チップ（ＭＥＭＳチップ）
３、３ｂ、３ｃ  半導体チップ（ＬＳＩチップ）
４  モールド樹脂
１１−１〜２  接続リード
１２−１〜１２  接続端子
１３−１〜６  ボール端子
１４、３３  ダム
２１、２１−１〜２  接着層
２２−１〜２、３１−１〜２  チップ端子
２３−１〜４  ボンディングワイヤ
３２、３２−１〜２  バンプ
４０、４０ｂ、４０ｃ  半導体装置
ＥＯＴ  凹部領域
ＥＫＦ  気密封止領域
ＥＣＳ  半導体チップ接着領域
【図１】
2008103571.tif 000003
【図２】
2008103571.tif 000004
【図３】
2008103571.tif 000005
【図４】
2008103571.tif 000006
【図５】
2008103571.tif 000007
【図６】
2008103571.tif 000008
【図７】
2008103571.tif 000009
【図８】
2008103571.tif 000010
【図９】
2008103571.tif 000011
【図１０】
2008103571.tif 000012
【図１１】
2008103571.tif 000013
【図１２】
2008103571.tif 000014
【図１３】
2008103571.tif 000015
【図１４】
2008103571.tif 000016