(57)【要約】【課題】キャパシタの超小型化及び高集積化を達成し、かつ、キャパシタンスを増加させることができるキャパシタ及びその製造方法を提供すること。【解決手段】キャパシタの製造方法は、下部電極１０を構成する基板上に下部金属層を形成するステップと、前記下部金属層上に金属または透明電極材料を含む導電性ナノワイヤ１１を成長させるステップと、成長させた前記導電性ナノワイヤ１１を含む下部金属層上に誘電体２０を蒸着させるステップと、蒸着させた前記誘電体２０上に誘電体ナノワイヤ２１を成長させるステップと、成長させた前記誘電体ナノワイヤ２１を含む誘電体２０上に上部電極３０となる上部金属層を蒸着させるステップと、を含む。【選択図】図４−ｄ
2008103687.tif 000002
【特許請求の範囲】
【請求項１】
基板上に下部金属層を形成するステップと、
前記下部金属層上に金属または透明電極材料を含む導電性ナノワイヤを成長させるステップと、
成長させた前記導電性ナノワイヤを含む前記下部金属層上に誘電体を蒸着させるステップと、
蒸着させた前記誘電体上に誘電体ナノワイヤを成長させるステップと、
成長させた前記誘電体ナノワイヤを含む前記誘電体上に上部金属層を蒸着させるステップと、を含むキャパシタの製造方法。
【請求項２】
導電性基板を用意するステップと、
用意した前記導電性基板上に金属または透明電極材料を含む導電性ナノワイヤを成長させるステップと、
成長させた前記導電性ナノワイヤを含む前記導電性基板上に誘電体を蒸着させるステップと、
蒸着させた前記誘電体上に誘電体ナノワイヤを成長させるステップと、
成長させた前記誘電体ナノワイヤを含む前記誘電体上に上部金属層を蒸着させるステップと、を含むキャパシタの製造方法。
【請求項３】
下部金属層が形成された基板と、
前記基板上に形成された前記下部金属層上で成長させられた導電性ナノワイヤと、
前記成長させられた導電性ナノワイヤを含む前記下部金属層上に蒸着された誘電体と、
前記蒸着された誘電体上で成長させられた誘電体ナノワイヤと、
前記成長させられた誘電体ナノワイヤを含む前記誘電体上に蒸着された上部金属層と、を含むキャパシタ。
【請求項４】
導電性基板と、
前記導電性基板上で成長させられた導電性ナノワイヤと、
前記成長させられた導電性ナノワイヤを含む前記導電性基板上に蒸着された誘電体と、
前記蒸着された誘電体上で成長させられた誘電体ナノワイヤと、
前記成長させられた誘電体ナノワイヤを含む前記誘電体上に蒸着された上部金属層と、を含むキャパシタ。
【請求項５】
前記導電性ナノワイヤは、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ及びＩＴＯのうちの何れか一つの材料からなることを特徴とする請求項３又は４に記載のキャパシタ。
【請求項６】
前記導電性ナノワイヤと前記誘電体ナノワイヤの大きさは、５〜１０００ｎｍの範囲であることを特徴とする請求項３から５のいずれか１項に記載のキャパシタ。
【請求項７】
前記誘電体ナノワイヤは、ＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3、ＺｒＯ2、ＨｆＯ2、Ｔａ2Ｏ5、ＴｉＯ2、ＳｒＴｉＯ3、ＢＳＴ、ＢａＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）ＴｉＯ3、ＳｒＢｉ2Ｔａ2Ｏ9又は（Ｂｉ，Ｌａ）4Ｔｉ3Ｏ12で形成されるか、又はこれらのうちの何れか一つを含む複合材料からなることを特徴とする請求項３から６のいずれか１項に記載のキャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタ及びその製造方法に関する。
【背景技術】
【０００２】
一般に、積層型セラミックキャパシタ（Ｍｕｌｔｉ−Ｌａｙｅｒｅｄ  Ｃｅｒａｍｉｃ  Ｃａｐａｃｉｔｏｒ：以下、ＭＬＣＣとする）は、移動通信端末機、ノート型パソコン、コンピュータ、個人携帯用端末機（ＰＤＡ）などの様々な電子製品の印刷回路基板に実装されて、電気を充電又は放電する重要な機能を果たすチップ形態のコンデンサであり、使用用途及び容量によって多様な大きさ及び積層形態を取っている。
【０００３】
このようなＭＬＣＣ素子は、図１−ａおよび図１−ｂに示すような構造を有する。図１−ａは、このようなＭＬＣＣ素子の斜視図であり、図１−ｂは、図１−ａに示すＡ−Ａ線に沿った断面図である。
【０００４】
図１−ａに示すようなＭＬＣＣ素子は、図１−ｂに示すように、誘電体セラミック層１００、前記誘電体セラミック層１００の間に配置された内部電極２００、及び前記誘電体セラミック層１００の両側に配置され、前記内部電極２００に接続された外部電極３００を含んでいる。
【０００５】
ここで、前記外部電極３００は、ディッピング（ｄｉｐｐｉｎｇ）、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）、ペーストベーキング（ｐａｓｔｅ  ｂａｋｉｎｇ）、蒸着（ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）、及びメッキ（ｐｌａｔｉｎｇ）などのような従来から一般的に公知の方法を使用して形成できるが、このうち、従来最も広く用いられている外部電極３００の形成方法は、ディッピング（ｄｉｐｐｉｎｇ）法を利用する方法である。このようなディッピング法では、外部電極３００を形成する積層型セラミックキャパシタをジグ（ＪＩＧ）に固定した後、外部電極３００が形成される部分に銅ペースト（Ｃｕ  ｐａｓｔｅ）をつけて熱処理し、その上にニッケル（Ｎｉ）及び錫（Ｓｎ）−鉛（Ｐｂ）などを順にメッキすることによって外部電極３００を完成する。
【０００６】
一方、近年、ＭＬＣＣ素子は、その実装費用と実装面積を最小化するために、一般にアレイタイプ（ａｒｒａｙ−ｔｙｐｅ）の積層型セラミックキャパシタとして用いられているが、このようなアレイタイプの積層型セラミックキャパシタは、実装形態上の理由で落下衝撃が加わった場合の信頼性において一般的な積層型セラミックキャパシタ素子に比べて劣るという短所がある。したがって、このような短所を克服するために、アレイタイプの積層型セラミックキャパシタの外部電極３００を形成するとき、まず銅層を形成した後、既存の前記銅材料より軟性を有する銀−エポキシ（Ａｇ−Ｅｐｏｘｙ）のような応力緩和層を形成し、その上にニッケル及び錫などを順にメッキすることによって外部電極３００を完成し、落下衝撃時にその衝撃による製品の損傷を応力緩和層によって抑制している。
【０００７】
このような、ＭＬＣＣの最近の技術的動向として、内部電極の薄層化、誘電体層の薄層化及び多積層化によって、小型化及び超高容量化が急速に進められている。特に、超高容量に対応する多積層化を実現するためには、誘電体層を構成するＢａＴｉＯ3、ＭｇＯ、ＭｎＯ3、Ｖ2Ｏ5、Ｃｒ2Ｏ3、Ｙ2Ｏ3、希土類元素、ガラス原料（Ｇｌａｓｓ  Ｆｒｉｔ）などの誘電体の微細化が必要であり、３μｍ以下に誘電層を薄層化することによる高電界の影響を最小化して電気的な信頼性を確保するために、微粒粒子の分散性を考慮したスラリーの形成が必要とされている。しかしながら、粒子を微粒化すると、それによって表面積が増大するため焼結の駆動力が増大し、これにより結晶粒の急激な成長が引き起こされる。
【０００８】
超高容量のＭＬＣＣ製造において、出発物質のほとんどを占めるＢａＴｉＯ3としては、一般に粒子の大きさが０．２μｍ，０．１５μｍ、０．１μｍのものが利用される。しかしながら、水熱法、シュウ酸法（Ｏｘａｌａｔｅ）、加水分解法（Ｈｙｄｒｏｌｙｓｉｓ）及び固相合成（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｓｙｎｔｈｅｓｉｓ）などの粒子合成過程、及び粒子の大きさ及び不純物除去と結晶性の確保のための熱処理過程でこれらの粒子はその相当の部分が凝集する。
【０００９】
一方、チップは、一般に前記ＢａＴｉＯ３パウダーをセラミック添加剤、有機溶剤、可塑剤、結合剤、分散剤と配合して、バスケットミル（Ｂａｓｋｅｔ  Ｍｉｌｌ）を利用してスラリー（ｓｌｕｒｒｙ）を製造した後、成形、積層、圧着などの工程を経て製作される。
【００１０】
結局、上述のように、従来のＭＬＣＣ素子は、通常、薄膜ではない粒子構造の誘電体を使用している。
【００１１】
このような既存の粒子構造のキャパシタでは、図２−ａ及び図２−ｂに示すＢａＴｉＯ３粒子の大きさ（ｐａｒｔｉｃｌｅ  ｓｉｚｅ）と格子定数（ｌａｔｔｉｃｅ  ｐａｒａｍｅｔｅｒ）及び誘電定数（ｄｉｅｌｅｃｔｒｉｃ  ｃｏｎｓｔａｎｔ）との間の特性変化についてのグラフから分かるように、常温で粒子の大きさが減少するにつれて、正方晶系（ｔｅｔｒａｇｏｎａｌ）結晶相（ｆｅｒｒｏｅｌｅｃｔｒｉｃｉｔｙ）から等軸晶系（ｃｕｂｉｃ）結晶相（ｐａｒａｅｌｅｃｔｒｉｃｉｔｙ）に変わることによる「寸法効果（ｓｉｚｅ  ｅｆｆｅｃｔ）」が生じる。
【００１２】
従来の様々な文献によれば、その合成方法によって粒子の大きさの差はあるが、略１００ｎｍ未満では誘電特性が急激に低下することが知られている。したがって、現在の粒子相誘電体を有するＭＬＣＣ構造では、誘電体の厚さとキャパシタの大きさを減らすのに限界がある。
【００１３】
また、薄膜キャパシタの場合にも、薄膜構造が有する誘電特性と表面積の制約のために、キャパシタンスを増やすのには限界がある。
【００１４】
一方、このような問題点を解決しようとする従来の技術として、下記の特許文献１及び特許文献２に開示されているように、ナノ構造物を利用する発明を例に挙げることができ、その他、下記の特許文献３及び特許文献４などに関連技術が開示されている。
【００１５】
ここで、特許文献１には、少なくとも一つの電極の一面に誘電体として炭素ナノチューブや炭素ナノホーンが接触させられた構造のキャパシタが開示さおり、誘電体として別途の既存材料と異なる炭素ナノチューブを使用して高容量特性を実現している。
【００１６】
また、特許文献２には、基板上に触媒をパターニングするステップ、その上に金属ナノチューブ、ナノワイヤ、またはナノベルトを形成して電極層を形成するステップ、その上に誘電層を形成するステップ、及び誘電層上に電極層を形成するステップを含む方法が開示されているが、工程上必ず触媒金属を使用して触媒パターニング工程を行わなければならないので、その工程が複雑になるという問題点があった。
【００１７】
【特許文献１】特開２００５−１２９５６６号公報
【特許文献２】特開２００３−１６８７４５号公報
【特許文献３】韓国公開特許第２００４−００６９４９２号明細書
【特許文献４】米国特許第７０５７８８１号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１８】
したがって、本発明の目的は、従来の技術とは異なる構造及び製造方法によって、キャパシタの超小型化及び高集積化を達成し、かつ、キャパシタンスを増加させることができるキャパシタ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
上記の目的を達成すべく、本発明に係るキャパシタの製造方法は、基板上に下部金属層を形成するステップと、前記下部金属層上に金属または透明電極材料を含む導電性ナノワイヤを成長させるステップと、成長させた前記導電性ナノワイヤを含む前記下部金属層上に誘電体を蒸着させるステップと、蒸着させた前記誘電体上に誘電体ナノワイヤを成長させるステップと、成長させた前記誘電体ナノワイヤを含む前記誘電体上に上部金属層を蒸着させるステップと、を含む。
【００２０】
また、上述の目的を達成すべく、本発明に係る他の態様のキャパシタの製造方法は、導電性基板を用意するステップと、用意した前記導電性基板上に金属または透明電極材料を含む導電性ナノワイヤを成長させるステップと、成長させた前記導電性ナノワイヤを含む前記導電性基板上に誘電体を蒸着させるステップと、蒸着させた前記誘電体上に誘電体ナノワイヤを成長させるステップと、成長させた前記誘電体ナノワイヤを含む前記誘電体上に上部金属層を蒸着させるステップと、を含む。
【００２１】
ここで、前記導電性ナノワイヤを成長させるステップには、物理的気相蒸着法（ＰＶＤ）、化学的気相蒸着法（ＣＶＤ）、電気メッキ（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）法、無電解メッキ（ｅｌｅｃｔｒｏｌｅｓｓ  ｐｌａｔｉｎｇ）法のうちの何れかの手法を使用することができ、その他にも当業界において周知の成長方法を適用することもできる。また、前記誘電体ナノワイヤを成長させるステップには、物理的気相蒸着法（ＰＶＤ）、化学的気相蒸着法（ＣＶＤ）、及びゾル−ゲル法のうちの何れかの手法を使用することができ、同様に、その他にも当業界において周知の成長方法を適用することもできる。
【００２２】
一方、上述の目的を達成すべく、本発明に係るキャパシタは、下部金属層が形成された基板と、前記基板上に形成された下部金属層上で成長させられた導電性ナノワイヤと、前記成長させられた導電性ナノワイヤを含む前記下部金属層上に蒸着された誘電体と、前記蒸着された誘電体上で成長させられた誘電体ナノワイヤと、前記成長させられた誘電体ナノワイヤを含む前記誘電体上に蒸着された上部金属層と、を含む。
【００２３】
また、上述の目的を達成するために、本発明に係る他の態様のキャパシタは、導電性基板と、前記導電性基板上で成長させられた導電性ナノワイヤと、前記成長させられた導電性ナノワイヤを含む前記導電性基板上に蒸着された誘電体と、前記蒸着された誘電体上で成長させられた誘電体ナノワイヤと、前記成長させられた誘電体ナノワイヤを含む前記誘電体上に蒸着された上部金属層と、を含む。
【００２４】
また、他の態様は、前記導電性ナノワイヤと誘電体ナノワイヤの大きさが、５〜１０００ｎｍの範囲であることを特徴とする。
【００２５】
ここで、前記導電性ナノワイヤは、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇ及びＩＴＯのうちの何れか一つの材料からなることができ、前記誘電体ナノワイヤは、ＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3、ＺｒＯ2、ＨｆＯ2、Ｔａ2Ｏ5、ＴｉＯ2、ＳｒＴｉＯ3、ＢＳＴ、ＢａＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）ＴｉＯ3、ＳｒＢｉ2Ｔａ2Ｏ9又は（Ｂｉ，Ｌａ）4Ｔｉ3Ｏ12で形成されるか、又はこれらのうちの何れか一つを含む複合材料からなることができる。しかしながら、導電性ナノワイヤは、上に列挙した材料に必ず限定されるものではなく、当業界において周知の他の様々な材料からなっていてもよい。
【発明の効果】
【００２６】
本発明に係るキャパシタ及びその製造方法によれば、ナノ構造を採択してキャパシタの超小型化及び高集積化を達成することができるという効果が得られる。
【００２７】
また、ナノ粒子と比較して数ナノサイズに減少しても、ナノワイヤはバルク（ｂｕｌｋ）程度の誘電率を有することができ、かつ、ナノワイヤを使用して、特に誘電体においても誘電体上で成長させられた誘電体ナノワイヤ構成を含ませて電極との接触表面積を広げることによって、キャパシタンスをさらに増加させることができるという効果が得られる。
【発明を実施するための最良の形態】
【００２８】
以下、添付した図面を参照して、本発明の実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。
【００２９】
各図面においては、複数の層及び領域を明確に表現するために、厚さを拡大して示した。明細書全体にわたって類似の部分に対しては、同一の図面符号を付してある。
【００３０】
以下、本発明の実施形態に係るキャパシタ及びその製造方法について、関連図面を参照して詳細に説明するが、本発明の要旨を逸脱する恐れがあるか、又は本技術分野の当業者にとって自明な水準の事項については、その説明を省略する。
【００３１】
［ナノワイヤを利用したキャパシタ］
本発明は、最近、電子素子が超小型化、超高集積化されるにつれて、それに相応してキャパシタも、大きさ及び面積が縮小されてきているが、現在製造されているキャパシタの構造及び材料形態では電荷を保持することができる容量に限界があるため、新しいキャパシタの構造が求められるという現状に対応する、ナノワイヤを利用した新しい構造のキャパシタ素子に関する。
【００３２】
図３−ａ及び図３−ｂは、本発明に係るキャパシタを示す図であって、図３−ａは、キャパシタを主要層別に分解して示す斜視図であり、図３−ｂは、図３−ａのキャパシタの断面図である。
【００３３】
本発明に係るキャパシタは、その下部から、下部電極１０となる下部金属層を構成または支持する基板と、前記基板の下部金属層上で成長させられた導電性ナノワイヤ１１と、前記成長させられた導電性ナノワイヤ１１を含む下部金属層上に蒸着された誘電体２０と、前記蒸着された誘電体２０上で成長させられた誘電体ナノワイヤ２１、及び前記成長させられた誘電体ナノワイヤ２１を含む誘電体２０上に蒸着された上部金属層によって構成される上部電極３０を含んでなる。
【００３４】
キャパシタの最下部層をなす基板には、それが、導電性物質ではない材料からなる場合には、その基板上に下部金属層をコーティングなどの方法により形成することができる。
【００３５】
一方、基板が、導電性物質からなる導電性基板である場合には、別途の下部金属層の構成を省くこともできる。
【００３６】
すなわち、導電性基板又は下部金属層が、負又は正の下部電極１０として機能する。
【００３７】
このような下部電極１０を構成する導電性基板又は下部金属層上には、導電性ナノワイヤ１１が成長させられて形成されている。
【００３８】
導電性ナノワイヤ１１は、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇなどのような金属材料又はＩＴＯなどのような透明電極材料からなり、その大きさ（高さ）は、実質的に５〜１０００ｎｍの範囲であることが好ましい。
【００３９】
また、導電性ナノワイヤ１１は、下部電極１０を構成する導電性基板又は下部金属層上に規則的にではなくランダム（ｒａｎｄｏｍ）に配列するように成長させられていても良く、下部電極１０を構成する導電性基板又は下部金属層上に触媒を使用して規則的に配列するように成長させることもできる。
【００４０】
下部電極１０を構成する成長させられた導電性ナノワイヤ１１を含む導電性基板又は下部金属層の全面上には誘電体２０が蒸着されており、このような蒸着された誘電体２０上には、誘電体ナノワイヤ２１が上方向に成長させられている。
【００４１】
すなわち、本発明においては、下部電極１０に形成された導電性ナノワイヤ１１だけでなく、誘電体２０に形成された誘電体ナノワイヤ２１の構成も含まれているので、表面積の増加によるキャパシタンスの増大をさらに期待することができる。
【００４２】
このような誘電体ナノワイヤ２１は、ＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3、ＺｒＯ2、ＨｆＯ2、Ｔａ2Ｏ5、ＴｉＯ2、ＳｒＴｉＯ3、ＢＳＴ、ＢａＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）ＴｉＯ3、ＳｒＢｉ2Ｔａ2Ｏ9又は（Ｂｉ，Ｌａ）4Ｔｉ3Ｏ12で形成されるか、これらのうちの少なくとも何れか一つを含む複合材料からなり、上述の導電性ナノワイヤ１１と同様に、その大きさは５〜１０００ｎｍの範囲であることが好ましい。なお、本発明に適用可能な誘電体ナノワイヤ２１の材料は、必ず上記に列挙した材料に限定されるものではない。
【００４３】
また、導電性ナノワイヤ１１と同様に、誘電体ナノワイヤ２１は、誘電体２０上に規則的にではなくランダムに配列するように成長させられていても良く、誘電体２０上に触媒を使用して規則的に配列するように成長させることもできる。
【００４４】
最後に、キャパシタの最上部を構成する正又は負の上部電極３０として、成長させられた誘電体ナノワイヤ２１を含む誘電体２０の全面上に金属層が蒸着されて図３−ｂに示すような構造のキャパシタが形成される。
【００４５】
［ナノワイヤを利用したキャパシタの製造方法］
本発明に係るキャパシタは、図４に示すステップ別工程図にしたがって製造される。
【００４６】
本発明に係るキャパシタの製造方法では、まず図４−ａに示すように、下部電極１０を構成する基板上に下部金属層を形成するステップを行う。
【００４７】
一方、下部電極１０を構成する基板が導電性の物質からなる導電性基板である場合には、上記の下部金属層を形成する工程を省略することができる。
【００４８】
次に、図４−ａに示すように、下部金属層又は導電性基板上に、金属または透明電極材料を含む導電性ナノワイヤ１１を成長させて、下部電極１０を形成する。
【００４９】
このような導電性ナノワイヤ１１は、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ａｕ、Ａｇなどのような金属材料及びＩＴＯなどのような透明電極材料のうちのいずれかを使用して、一般的に公知の多くの方法により成長させて形成することができる。
【００５０】
すなわち、導電性ナノワイヤ１１は、その大きさが５〜１０００ｎｍになるように物理的気相蒸着法（ＰＶＤ）、化学的気相蒸着法（ＣＶＤ）を利用して形成するか、又は電気メッキ（ｅｌｅｃｔｒｏｐｌａｔｉｎｇ）法、無電解メッキ（ｅｌｅｃｔｒｏｌｅｓｓ  ｐｌａｔｉｎｇ）法などを使用して成長させることができる。
【００５１】
一方、導電性ナノワイヤ１１の成長のために、触媒を使用するか、又は成長方法に応じて触媒を使用しなくても良い。
【００５２】
その後、図４−ｂに示すように、下部電極１０を構成する成長させられた導電性ナノワイヤ１１を含む下部金属層又は導電性基板の全面上に誘電体２０を蒸着させる。
【００５３】
このような誘電体２０としては、ＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3、ＺｒＯ2、ＨｆＯ2、Ｔａ2Ｏ5、ＴｉＯ2、ＳｒＴｉＯ3、ＢＳＴ、ＢａＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3、（Ｐｂ，Ｌａ）ＴｉＯ3、ＳｒＢｉ2Ｔａ2Ｏ9又は（Ｂｉ，Ｌａ）4Ｔｉ3Ｏ12を蒸着させるか、又はこれらのうちの少なくとも何れか一つを含む複合材料を蒸着させる。しかしながら、本発明に適用可能な誘電体２０の材料は、必ず上記に列挙した材料に限定されるものではない。具体的な蒸着方法としては、物理的気相蒸着法又は化学的気相蒸着法などを利用することができる。
【００５４】
その後、図４−ｃに示すように、蒸着された誘電体２０上に誘電体ナノワイヤ２１を成長させる。
【００５５】
このように誘電体ナノワイヤ２１を成長させるステップには、物理的気相蒸着法（ＰＶＤ）、化学的気相蒸着法（ＣＶＤ）及びゾル−ゲル法のうちの何れか一つの手法を使用することができ、誘電体ナノワイヤ２１の成長のために触媒を使用するか、又は成長方法によって触媒を使用しなくても良い。
【００５６】
最後に、図４−ｄに示すように、成長させられた誘電体ナノワイヤ２１を含む誘電体２０の全面上に上部金属層を物理的気相蒸着法（ＰＶＤ）、化学的気相蒸着法（ＣＶＤ）などによって蒸着させて上部電極３０を形成することによって、本発明に係るキャパシタの製造を完了する。
【００５７】
上述した本発明の好ましい実施形態は、例示の目的で開示するものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、本発明の範囲内に属するものである。
【図面の簡単な説明】
【００５８】
【図１−ａ】従来の技術によるＭＬＣＣの構造を示す斜視図である。
【図１−ｂ】従来の技術によるＭＬＣＣの構造を示す断面図である。
【図２−ａ】一般的にＭＬＣＣ構造に用いられるＢａＴｉＯ3粒子の大きさ（ｐａｒｔｉｃｌｅ  ｓｉｚｅ）と格子変数（ｌａｔｔｉｃｅ  ｐａｒａｍｅｔｅｒ）との間の特性変化を示すグラフである。
【図２−ｂ】一般的にＭＬＣＣ構造に用いられるＢａＴｉＯ3粒子の大きさ（ｐａｒｔｉｃｌｅ  ｓｉｚｅ）と誘電定数（ｄｉｅｌｅｃｔｒｉｃ  ｃｏｎｓｔａｎｔ）との間の特性変化を示すグラフである。
【図３−ａ】本発明に係るキャパシタを主要層別に分解して示す斜視図である。
【図３−ｂ】図３−ａのキャパシタの断面図である。
【図４−ａ】図３−ａのキャパシタの下部電極形成工程を示す断面図である。
【図４−ｂ】図３−ａのキャパシタの誘電体形成工程を示す断面図である。
【図４−ｃ】図３−ａのキャパシタの誘電体ナノワイヤ形成工程を示す断面図である。
【図４−ｄ】図３−ａのキャパシタの上部電極形成工程を示す断面図である。
【符号の説明】
【００５９】
１０      下部電極
１１      導電性ナノワイヤ
２０      誘電体
２１      誘電体ナノワイヤ
３０      上部電極
【図１−ａ】
2008103687.tif 000003
【図１−ｂ】
2008103687.tif 000004
【図２−ａ】
2008103687.tif 000005
【図２−ｂ】
2008103687.tif 000006
【図３−ａ】
2008103687.tif 000007
【図３−ｂ】
2008103687.tif 000008
【図４−ａ】
2008103687.tif 000009
【図４−ｂ】
2008103687.tif 000010
【図４−ｃ】
2008103687.tif 000011
【図４−ｄ】
2008103687.tif 000012