(57)【要約】【課題】端子数を増やすことなく、かつ、消費電力を低減して、ＲＸＩＱ信号のパラレル伝送と高速シリアル伝送のインターフェースを実現する移動通信端末及その制御方法の提供。【解決手段】ＲＦＩＣ３１とベースバンドＬＳＩ３２とに、ＲＸＩＱ信号のパラレル伝送と高速シリアル伝送のインターフェースを備える移動通信端末の受信装置において、ＲＸＩＱ信号のパラレル伝送路と待ち受け受信時に不必要なＲＦＩＣ制御信号の伝送路とを兼用し、かつ、待ち受け受信中はＲＸＩＱ信号の高速シリアル伝送をパラレル伝送に端子を切り替えて、消費電力の大きい高速シリアル回路（ＲＦＩＣ３１とベースバンドＬＳＩ３２の両方の高速シリアル伝送用ＰＬＬ４５、４６とＳ／Ｐ変換回路４１、４４）の動作を停止させる。これにより、端子数を増やすことなく、待ち受け受信中の消費電力を低減することができる。【選択図】図２
2008092285.tif 000002
【特許請求の範囲】
【請求項１】
ＲＦＩＣとベースバンドＬＳＩとを少なくとも備える移動通信端末において、
前記ＲＦＩＣと前記ベースバンドＬＳＩとの間に、ＲＸＩＱ信号のパラレル伝送を行う第１の伝送路と、ＲＸＩＱ信号のシリアル伝送を行う第２の伝送路とを少なくとも備え、
前記第１の伝送路は、ＲＸＩＱ信号及び前記ＲＦＩＣを制御する制御信号が伝送可能に構成され、
待ち受け受信時には、前記第１の伝送路を用いてＲＸＩＱ信号がパラレル伝送され、前記第２の伝送路の動作が停止されることを特徴とする移動通信端末。
【請求項２】
ＲＦＩＣとベースバンドＬＳＩとを少なくとも備え、前記ＲＦＩＣと前記ベースバンドＬＳＩとの間で、ＲＸＩＱ信号のパラレル伝送とシリアル伝送とが可能な移動通信端末であって、
前記ＲＦＩＣに、ＲＸＩＱ信号の送信を行うＲＸＩＱ送信回路と、ＲＸＩＱ信号のパラレル／シリアル変換を行うＰ／Ｓ変換回路と、ＴＸＩＱ信号のシリアル／パラレル変換を行うＳ／Ｐ変換回路と、少なくとも前記ＲＸＩＱ送信回路に供給するクロックを生成する第１のクロック生成回路と、前記Ｐ／Ｓ変換回路及び前記Ｓ／Ｐ変換回路に供給するクロックを生成する第２のクロック生成回路とを備え、
前記ベースバンドＬＳＩに、ＲＸＩＱ信号の受信を行うＲＸＩＱ受信回路と、ＲＸＩＱ信号のシリアル／パラレル変換を行うＳ／Ｐ変換回路と、ＴＸＩＱ信号のパラレル／シリアル変換を行うＰ／Ｓ変換回路と、少なくとも前記ＲＸＩＱ受信回路に供給するクロックを生成する第１のクロック生成回路と、前記Ｐ／Ｓ変換回路及び前記Ｓ／Ｐ変換回路に供給するクロックを生成する第２のクロック生成回路とを備え、
前記ＲＦＩＣの前記ＲＸＩＱ送信回路と前記ベースバンドＬＳＩの前記ＲＸＩＱ受信回路とは、各々、双方向バッファを介して接続され、前記双方向バッファの切り替えにより、ＲＸＩＱ信号又は前記ＲＦＩＣを制御する制御信号のいずれかが伝送可能に構成され、
待ち受け受信時には、前記ＲＦＩＣの前記ＲＸＩＱ送信回路から前記ベースバンドＬＳＩの前記ＲＸＩＱ受信回路にＲＸＩＱ信号がパラレル伝送され、かつ、前記ＲＦＩＣ及び前記ベースバンドＬＳＩの前記第２のクロック生成回路及び前記Ｓ／Ｐ変換回路の動作が停止されることを特徴とする移動通信端末。
【請求項３】
ＲＦＩＣとベースバンドＬＳＩとを少なくとも備える移動通信端末の制御方法において、
前記ＲＦＩＣと前記ベースバンドＬＳＩとの間に、ＲＸＩＱ信号のパラレル伝送を行う第１の伝送路と、ＲＸＩＱ信号のシリアル伝送を行う第２の伝送路とを少なくとも設け、
前記第１の伝送路を、ＲＸＩＱ信号及び前記ＲＦＩＣを制御する制御信号を伝送可能に構成し、
待ち受け受信時には、前記第１の伝送路を用いてＲＸＩＱ信号をパラレル伝送し、前記第２の伝送路の動作を停止させる制御を行うことを特徴とする移動通信端末の制御方法。
【請求項４】
ＲＦＩＣとベースバンドＬＳＩとを少なくとも備え、前記ＲＦＩＣと前記ベースバンドＬＳＩとの間で、ＲＸＩＱ信号のパラレル伝送とシリアル伝送とが可能な移動通信端末の制御方法であって、
前記ＲＦＩＣに、ＲＸＩＱ信号の送信を行うＲＸＩＱ送信回路と、ＲＸＩＱ信号のパラレル／シリアル変換を行うＰ／Ｓ変換回路と、ＴＸＩＱ信号のシリアル／パラレル変換を行うＳ／Ｐ変換回路と、少なくとも前記ＲＸＩＱ送信回路に供給するクロックを生成する第１のクロック生成回路と、前記Ｐ／Ｓ変換回路及び前記Ｓ／Ｐ変換回路に供給するクロックを生成する第２のクロック生成回路とを設け、
前記ベースバンドＬＳＩに、ＲＸＩＱ信号の受信を行うＲＸＩＱ受信回路と、ＲＸＩＱ信号のシリアル／パラレル変換を行うＳ／Ｐ変換回路と、ＴＸＩＱ信号のパラレル／シリアル変換を行うＰ／Ｓ変換回路と、少なくとも前記ＲＸＩＱ受信回路に供給するクロックを生成する第１のクロック生成回路と、前記Ｐ／Ｓ変換回路及び前記Ｓ／Ｐ変換回路に供給するクロックを生成する第２のクロック生成回路とを設け、
前記ＲＦＩＣの前記ＲＸＩＱ送信回路と前記ベースバンドＬＳＩの前記ＲＸＩＱ受信回路とを、各々、双方向バッファを介して接続し、前記双方向バッファの切り替えにより、ＲＸＩＱ信号又は前記ＲＦＩＣを制御する制御信号のいずれかを伝送可能に構成し、
待ち受け受信時には、前記ＲＦＩＣの前記ＲＸＩＱ送信回路から前記ベースバンドＬＳＩの前記ＲＸＩＱ受信回路にＲＸＩＱ信号をパラレル伝送し、かつ、前記ＲＦＩＣ及び前記ベースバンドＬＳＩの前記第２のクロック生成回路及び前記Ｓ／Ｐ変換回路の動作を停止させる制御を行うことを特徴とする移動通信端末の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動通信端末及びその制御方法に関し、特に、ＲＸＩＱ信号のパラレル伝送と高速シリアル伝送のインターフェースを備えるＷＣＤＭＡ方式移動通信端末及び該移動通信端末の制御方法に関する。
【背景技術】
【０００２】
現在のＷＣＤＭＡ（Wideband Code Division Multiple Access）方式移動通信端末の受信装置ではＲＦ回路を構成する素子（以下、ＲＦＩＣと呼ぶ。）とベースバンド回路を構成する素子（以下、ベースバンドＬＳＩと呼ぶ。）との間のインターフェースはパラレルデータ伝送によりデータ転送を行っている。
【０００３】
図１は、従来のＲＦＩＣ−ベースバンドＬＳＩ間インターフェース構成図である。従来のパラレルデータ伝送によるＲＸＩＱデータのインターフェースでは、ＲＦＩＣ１１のＤＢＢインターフェース部１３において、アンテナ受信信号をＡ／Ｄ変換したＲＸＩＱデータをＲＸＩＱ送信回路１７で低速クロックに同期させて、出力バッファ２２より複数のＲＸＩＱパラレルデータ信号を出力する。ベースバンドＬＳＩ１２は、このＲＸＩＱパラレルデータ信号を入力バッファ２１より入力し、ＲＦインターフェース部１４のＲＸＩＱ受信回路１８において低速クロックでラッチして、内部のベースバンド部に渡す。
【０００４】
また、ＴＸＩＱデータのインターフェースでは、ベースバンドＬＳＩ１２のＲＦインターフェース部１４において、ベースバンド部からのＴＸＩＱデータをＴＸＩＱ送信回路２０で低速クロックに同期させて、出力バッファ２２より複数のＴＸＩＱパラレルデータ信号を出力する。ＲＦＩＣ１１は、このＴＸＩＱパラレルデータ信号を入力バッファ２１より入力し、ＤＢＢ（Digital Base Band）インターフェース部１３のＴＸＩＱ受信回路１９において低速クロックでラッチして、内部のＲＦ送信回路部に渡す。
【０００５】
また、ベースバンドＬＳＩ１２は、その他のＲＦＩＣ制御信号を出力バッファ２２より出力し、ＲＦＩＣ１１は、ＲＦＩＣ制御信号を入力バッファ２１より入力し、ＲＦ内部回路に渡す。上記ＷＣＤＭＡ方式移動通信端末に関しては、例えば、下記特許文献１に記載されている。
【０００６】
【特許文献１】特開２００６−２３８３４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このように、従来のＲＦＩＣとベースバンドＬＳＩ間のインターフェースは、ＲＸＩＱ信号、ＴＸＩＱ信号、ＲＦＩＣ制御信号を単方向の信号として、複数のパラレルデータ信号で接続されることからＬＳＩの端子数が多いという欠点があった。また、近年ＳＯＣ（System On Chip）技術の発達により複数のＬＳＩが１つのＬＳＩに集約され、半導体技術の進歩により微細化が進むことにより、ピンネックによりＬＳＩのパッケージサイズが決まってしまう問題が顕在化しつつある。
【０００８】
上記問題に対して、ピン数を最小化するために、ＲＦＩＣとベースバンドＬＳＩ間の次世代インターフェースとして低電圧差動信号（ＬＶＤＳ）を用いた高速シリアル伝送により、信号数を減らすことが考えられている。また、低電圧差動信号（ＬＶＤＳ）を用いたシリアル伝送を用いることにより、複数のＲＦＩＣとベースバンドＬＳＩの互換性の高いインターフェースにし、高速・低ＥＭＩ・耐ノイズ性に優れたデータ伝送を実現することが考えられている。
【０００９】
ＷＣＤＭＡ方式の移動通信端末で低電圧差動信号（ＬＶＤＳ）を用いた高速シリアル伝送を実装するためには、数百Ｍｂｐｓ（bit/秒）の帯域幅が必要となり、更に数倍のサンプリングレートが必要となるが、このＲＦＩＣとベースバンドＬＳＩ間の高速シリアル伝送の帯域幅に比べてベースバンド処理ＣＰＵは低速で動作することから、ベースバンド処理ＣＰＵに使用するクロックを生成するＰＬＬとは別の高速シリアル伝送に使用するＰＬＬが必要になり、更に高速シリアル伝送用クロックで動作する受信回路が必要となる。例えば、高速シリアル転送の受信回路では、転送帯域幅の数倍のサンプリングレートを実現するためには周波数が高すぎて低消費電力動作が必要な移動通信端末としては不向きであることから、数百ＭＨｚのクロックの位相をずらした複数クロック（４相クロック、８相クロック等）を使った並列な受信回路が考えられる。
【００１０】
しかしながら、ＲＦＩＣとベースバンドＬＳＩ間のインターフェースにこのような高速シリアル伝送回路を用いると、従来のパラレルデータ伝送に比べて、高速シリアル専用のＰＬＬと高速クロックで動作するシリアル受信回路が動作することにより消費電力が増大するという欠点がある。特に移動通信端末では待ち受け受信中の消費電力を少なくすることが重要であることから、このような高速シリアル伝送を用いることは不向きである。
【００１１】
本発明は上記問題点に鑑みてなされたものであり、その主たる目的は、端子数を増やすことなく、かつ、消費電力を低減して、ＲＸＩＱ信号のパラレル伝送と高速シリアル伝送のインターフェースを実現する移動通信端末及びその制御方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明は、ＲＦＩＣとベースバンドＬＳＩとを少なくとも備える移動通信端末において、前記ＲＦＩＣと前記ベースバンドＬＳＩとの間に、ＲＸＩＱ信号のパラレル伝送を行う第１の伝送路と、ＲＸＩＱ信号のシリアル伝送を行う第２の伝送路とを少なくとも備え、前記第１の伝送路は、ＲＸＩＱ信号及び前記ＲＦＩＣを制御する制御信号が伝送可能に構成され、待ち受け受信時には、前記第１の伝送路を用いてＲＸＩＱ信号がパラレル伝送され、前記第２の伝送路の動作が停止されるものである。
【００１３】
また、本発明は、ＲＦＩＣとベースバンドＬＳＩとを少なくとも備え、前記ＲＦＩＣと前記ベースバンドＬＳＩとの間で、ＲＸＩＱ信号のパラレル伝送とシリアル伝送とが可能な移動通信端末であって、前記ＲＦＩＣに、ＲＸＩＱ信号の送信を行うＲＸＩＱ送信回路と、ＲＸＩＱ信号のパラレル／シリアル変換を行うＰ／Ｓ変換回路と、ＴＸＩＱ信号のシリアル／パラレル変換を行うＳ／Ｐ変換回路と、少なくとも前記ＲＸＩＱ送信回路に供給するクロックを生成する第１のクロック生成回路と、前記Ｐ／Ｓ変換回路及び前記Ｓ／Ｐ変換回路に供給するクロックを生成する第２のクロック生成回路とを備え、前記ベースバンドＬＳＩに、ＲＸＩＱ信号の受信を行うＲＸＩＱ受信回路と、ＲＸＩＱ信号のシリアル／パラレル変換を行うＳ／Ｐ変換回路と、ＴＸＩＱ信号のパラレル／シリアル変換を行うＰ／Ｓ変換回路と、少なくとも前記ＲＸＩＱ受信回路に供給するクロックを生成する第１のクロック生成回路と、前記Ｐ／Ｓ変換回路及び前記Ｓ／Ｐ変換回路に供給するクロックを生成する第２のクロック生成回路とを備え、前記ＲＦＩＣの前記ＲＸＩＱ送信回路と前記ベースバンドＬＳＩの前記ＲＸＩＱ受信回路とは、各々、双方向バッファを介して接続され、前記双方向バッファの切り替えにより、ＲＸＩＱ信号又は前記ＲＦＩＣを制御する制御信号のいずれかが伝送可能に構成され、待ち受け受信時には、前記ＲＦＩＣの前記ＲＸＩＱ送信回路から前記ベースバンドＬＳＩの前記ＲＸＩＱ受信回路にＲＸＩＱ信号がパラレル伝送され、かつ、前記ＲＦＩＣ及び前記ベースバンドＬＳＩの前記第２のクロック生成回路及び前記Ｓ／Ｐ変換回路の動作が停止されるものである。
【００１４】
また、本発明の方法は、ＲＦＩＣとベースバンドＬＳＩとを少なくとも備える移動通信端末の制御方法において、前記ＲＦＩＣと前記ベースバンドＬＳＩとの間に、ＲＸＩＱ信号のパラレル伝送を行う第１の伝送路と、ＲＸＩＱ信号のシリアル伝送を行う第２の伝送路とを少なくとも設け、前記第１の伝送路を、ＲＸＩＱ信号及び前記ＲＦＩＣを制御する制御信号を伝送可能に構成し、待ち受け受信時には、前記第１の伝送路を用いてＲＸＩＱ信号をパラレル伝送し、前記第２の伝送路の動作を停止させる制御を行うものである。
【００１５】
また、本発明の方法は、ＲＦＩＣとベースバンドＬＳＩとを少なくとも備え、前記ＲＦＩＣと前記ベースバンドＬＳＩとの間で、ＲＸＩＱ信号のパラレル伝送とシリアル伝送とが可能な移動通信端末の制御方法であって、前記ＲＦＩＣに、ＲＸＩＱ信号の送信を行うＲＸＩＱ送信回路と、ＲＸＩＱ信号のパラレル／シリアル変換を行うＰ／Ｓ変換回路と、ＴＸＩＱ信号のシリアル／パラレル変換を行うＳ／Ｐ変換回路と、少なくとも前記ＲＸＩＱ送信回路に供給するクロックを生成する第１のクロック生成回路と、前記Ｐ／Ｓ変換回路及び前記Ｓ／Ｐ変換回路に供給するクロックを生成する第２のクロック生成回路とを設け、前記ベースバンドＬＳＩに、ＲＸＩＱ信号の受信を行うＲＸＩＱ受信回路と、ＲＸＩＱ信号のシリアル／パラレル変換を行うＳ／Ｐ変換回路と、ＴＸＩＱ信号のパラレル／シリアル変換を行うＰ／Ｓ変換回路と、少なくとも前記ＲＸＩＱ受信回路に供給するクロックを生成する第１のクロック生成回路と、前記Ｐ／Ｓ変換回路及び前記Ｓ／Ｐ変換回路に供給するクロックを生成する第２のクロック生成回路とを設け、前記ＲＦＩＣの前記ＲＸＩＱ送信回路と前記ベースバンドＬＳＩの前記ＲＸＩＱ受信回路とを、各々、双方向バッファを介して接続し、前記双方向バッファの切り替えにより、ＲＸＩＱ信号又は前記ＲＦＩＣを制御する制御信号のいずれかを伝送可能に構成し、待ち受け受信時には、前記ＲＦＩＣの前記ＲＸＩＱ送信回路から前記ベースバンドＬＳＩの前記ＲＸＩＱ受信回路にＲＸＩＱ信号をパラレル伝送し、かつ、前記ＲＦＩＣ及び前記ベースバンドＬＳＩの前記第２のクロック生成回路及び前記Ｓ／Ｐ変換回路の動作を停止させる制御を行うものである。
【００１６】
このように、ＲＦＩＣとベースバンドＬＳＩとの間にＲＸＩＱ信号のパラレル伝送路とシリアル伝送路とを少なくとも備える移動通信端末において、ＲＸＩＱ信号のパラレル伝送路とＲＦＩＣを制御する制御信号の伝送路とを兼用し、待ち受け受信中はシリアル伝送路をパラレル伝送路に切り替えてＲＸＩＱ信号をパラレル伝送し、ＲＦＩＣ及びベースバンドＬＳＩの第２のクロック生成回路及びＳ／Ｐ変換回路の動作を停止させる制御を行うことにより、端子数を必要以上に増やすことなく、待ち受け受信期間の消費電力の低減を図ることができる。
【発明の効果】
【００１７】
本発明の移動通信端末及びその制御方法によれば、下記記載の効果を奏する。
【００１８】
本発明の第１の効果は、待ち受け受信中は、ベースバンドＬＳＩ及びＲＦＩＣの、高速シリアル伝送に必要な回路である高速クロックを生成する高速シリアル伝送用ＰＬＬ及び高速クロックの複数位相で動作するＳ／Ｐ変換回路を使用せず、従来のパラレル伝送回路でＲＸＩＱ信号を受信することにより、待ち受け受信中の消費電力を低減することが可能になるということである。特に、移動通信端末では待ち受け受信中の消費電力を少なくすることが重要であることから、消費電流が増大する高速シリアル伝送を用いることは不向きであり、従来のパラレル伝送を用いて消費電力を低減することは有効である。
【００１９】
また、本発明の第２の効果は、従来のＲＸＩＱパラレル伝送路と待ち受け受信時に不必要なＲＦＩＣ制御信号の伝送路とを兼用することで、端子数を増やすことなくＲＸＩＱ信号のパラレル伝送と高速シリアル伝送のインターフェースを実現することが可能になるということである。このように、端子数を必要以上に増やさないことで、ＬＳＩのピンネックの問題を解消することができる。
【発明を実施するための最良の形態】
【００２０】
本発明は、その好ましい一実施の形態において、ＲＦＩＣとベースバンドＬＳＩとに、ＲＸＩＱ信号のパラレル伝送と高速シリアル伝送のインターフェースを備える移動通信端末の受信装置において、ＲＸＩＱ信号のパラレル伝送路と待ち受け受信時に不必要なＲＦＩＣ制御信号の伝送路とを兼用し、かつ、待ち受け受信中はＲＸＩＱ信号の高速シリアル伝送をパラレル伝送に端子を切り替えて、消費電力の大きい高速シリアル回路（ベースバンドＬＳＩとＲＦＩＣの双方の高速シリアル伝送用ＰＬＬとＳ／Ｐ変換回路）の動作を停止させるものであり、これにより、端子数を増やすことなく、待ち受け受信中の消費電力を低減することができる。
【実施例】
【００２１】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の一実施例に係るＷＣＤＭＡ方式移動通信端末及びその制御方法について、図２を参照して説明する。図２は、本実施例の高速シリアル伝送とパラレル伝送の両方のインターフェースを持つ、ＲＦＩＣ−ベースバンドＬＳＩ間インターフェース構成図である。
【００２２】
本実施例の移動通信端末は、図２に示すように、ＲＦＩＣ３１とベースバンドＬＳＩ３２の間のインターフェースに関するものであり、高速シリアル伝送とパラレル伝送の２つのインターフェースにより構成されている。なお、ＲＦＩＣ３１及びベースバンドＬＳＩ３２の内部回路の構成や機能、移動通信端末の他の要素の構成や機能は特に限定されない。
【００２３】
ＲＦＩＣ３１側のインターフェースは、ＤＢＢインターフェース部３３の中に、従来のパラレル伝送を行うＲＸＩＱ送信回路３７と高速シリアル伝送を行う高速シリアルＩ／Ｆ部３９を備え、高速シリアルＩ／Ｆ部３９の中に、ＲＸＩＱシリアル信号の送信を行うＰ／Ｓ（Parallel／Serial）変換回路４３とＴＸＩＱシリアル信号の受信を行うＳ／Ｐ（Serial／Parallel）変換回路４１を備える。また、ＲＸＩＱパラレル信号及びＲＦＩＣ制御信号を切り替えて入出力を行う入出力バッファ４７と、ＲＸＩＱシリアル信号及びＴＸＩＱシリアル信号の高速シリアル伝送を行うＬＶＤＳバッファ４８と、ＲＦＩＣ３１の内部回路及びＤＢＢインターフェース部３３（ＲＸＩＱ送信回路３７）のクロックを生成するＲＦ用ＰＬＬ３５と、高速シリアルＩ／Ｆ部３９のクロックを生成する高速シリアル伝送用ＰＬＬ４５と、これらの動作を制御する制御手段（図示せず）を備える。
【００２４】
また、ベースバンドＬＳＩ３２側のインターフェースは、ＲＦインターフェース部３４の中に、従来のパラレル伝送を行うＲＸＩＱ受信回路３８と高速シリアル伝送を行う高速シリアルＩ／Ｆ部４０を備え、高速シリアルＩ／Ｆ部４０の中に、ＲＸＩＱシリアル信号の受信を行うＳ／Ｐ変換回路４４とＴＸＩＱシリアル信号の送信を行うＰ／Ｓ変換回路４２を備える。また、ＲＸＩＱパラレル信号及びＲＦＩＣ制御信号を切り替えて入出力を行う入出力バッファ４７と、ＲＸＩＱシリアル信号及びＴＸＩＱシリアル信号の高速シリアル伝送を行うＬＶＤＳバッファ４８と、バースバンドＬＳＩ３２の内部回路及びＲＦインターフェース部３４（ＲＸＩＱ受信回路３８）のクロックを生成するＤＢＢ用ＰＬＬ３６と、高速シリアルＩ／Ｆ部４０のクロックを生成する高速シリアル伝送用ＰＬＬ４６と、ＲＸＩＱ受信回路３８からのＲＸＩＱ出力信号と高速シリアルＩ／Ｆ部４０からのＲＸＩＱ出力信号の選択を行うセレクタ回路（ＳＥＬ）４９と、これらの動作を制御する制御手段（図示せず）を備える。
【００２５】
このように、従来の携帯移動端末のインターフェースに用いた複数のパラレルデータ信号を低電圧差動信号（ＬＶＤＳ）の高速シリアル信号に変更することで、図１の複数のＲＸＩＱ信号と複数のＴＸＩＱ信号が、図２のＲＸＩＱシリアル信号の２本とＴＸＩＱシリアル信号の２本になり、端子数を削減させることができる。
【００２６】
ここで、従来のパラレル伝送のＲＸＩＱ信号を高速シリアル伝送で実現するには、数百Ｍｂｐｓ（bit/秒）の帯域幅が必要となり、更に数倍のサンプリングレートが必要となる。転送帯域幅の数倍のサンプリングレートを実現するためには周波数が高すぎて低消費電力動作が必要な移動通信端末としては不向きであることから、数百ＭＨｚのクロックの位相をずらした複数クロック（４相クロック、８相クロック等）を使った受信回路が考えられる。
【００２７】
そこで、ベースバンドＬＳＩ３２の高速シリアル伝送によるＲＸＩＱ受信では、従来のＤＢＢ用ＰＬＬ３６とは別に高速シリアル伝送用ＰＬＬ４６により周波数の異なる複数位相のクロックを生成し、高速シリアルＩ／Ｆ部４０のＳ／Ｐ変換回路４４に、複数位相のクロック毎にシリアルデータをラッチする並列回路を設け、同期を検出し、複数位相のサンプリングデータから中央サンプリングポイントを検出して、最適なサンプリングデータを選択出力する位相調整機能を持たせる。同様に、ＲＦＩＣ３１の高速シリアル伝送によるＴＸＩＱ受信についても、従来のＲＦ用ＰＬＬ３５とは別に高速シリアル伝送用ＰＬＬ４５により周波数の異なる複数位相のクロックを生成し、高速シリアルＩ／Ｆ部３９のＳ／Ｐ変換回路４１に、複数位相のクロック毎にシリアルデータをラッチする並列回路を設け、同期を検出し、複数位相のサンプリングデータから中央のサンプリングポイントを検出して、最適なサンプリングデータを選択出力する位相調整機能を持たせる。
【００２８】
しかしながら、これら高速シリアル伝送の回路を動作させるには、ベースバンドＬＳＩ３２とＲＦＩＣ３１の両方で、高速クロックを生成する高速シリアル伝送用ＰＬＬ４５、４６と高速クロックの複数位相で動作するＳ／Ｐ変換回路４１、４４が動作するため、従来のパラレル伝送回路に比べて消費電流が増加してしまう。
【００２９】
そこで、本発明の移動通信端末では、待ち受け受信中は送信に関与する信号（ベースバンドＬＳＩ３２からＲＦＩＣ３１への送信制御信号、シリアル信号等）が必要ないことから、待ち受け受信中は、ＲＦＩＣ３１とベースバンドＬＳＩ３２の双方向バッファ４７をＲＸＩＱ信号に切り替え、端子数を増やすことなく待ち受け受信中に従来のパラレル伝送によりＲＸＩＱ信号をＲＦＩＣ３１からベースバンドＬＳＩ３２に転送する。そして、ＲＸＩＱ受信回路３８からの出力信号をセレクタ４９で選択して、ＲＸＩＱ信号をパラレル伝送用のパスに切り替える。
【００３０】
また、ＲＦ用ＰＬＬ３５からＲＦＩＣ３１のＤＢＢインターフェース部３３のＲＸＩＱ送信回路３７にクロックを供給し、高速シリアル伝送用ＰＬＬ４５を停止させておき、高速シリアルＩ／Ｆ部３９に対する複数位相クロックの供給を停止しておくことで無駄な電力消費を抑える。同様に、ＤＢＢ用ＰＬＬ３６からベースバンドＬＳＩ３２のＲＦインターフェース部３４のＲＸＩＱ受信回路３８にクロックを供給し、高速シリアル伝送用ＰＬＬ４６を停止させておき、高速シリアルＩ／Ｆ部４０に対する複数位相クロックの供給を停止しておくことで無駄な電力消費を抑える。
【００３１】
このように、ＲＦＩＣ３１とベースバンドＬＳＩ３２に、ＲＸＩＱ信号のパラレル伝送と高速シリアル伝送のインターフェースを備える構成において、ＲＦＩＣ３１のＲＸＩＱ送信回路３７とベースバンドＬＳＩ３２のＲＸＩＱ受信回路３８との間に双方向バッファ４７を設けて、ＲＸＩＱパラレル信号の伝送路とＲＦＩＣ制御信号の伝送路とを兼用し、待ち受け受信中は、双方向バッファ４７を切り替えてＲＸＩＱ信号をパラレル伝送し、かつ、ベースバンドＬＳＩ３２とＲＦＩＣ３１の双方の、高速シリアル伝送用ＰＬＬ４５、４６とＳ／Ｐ変換回路４１、４４を停止させることにより、端子数を増やすことなく、消費電力を低減することができる。
【００３２】
なお、上記実施例では、ＷＣＤＭＡ方式移動通信端末について記載したが、本発明は上記実施例に限定されるものではなく、ＲＦ回路部とベースバンド回路部との間にＲＸＩＱ信号のパラレル伝送路とシリアル伝送路を備える任意の移動通信端末に対して適用することができる。
【産業上の利用可能性】
【００３３】
本発明は、ＲＸＩＱ信号のパラレル伝送と高速シリアル伝送のインターフェースを備える任意の移動通信端末及びその制御方法に適用することができる。
【図面の簡単な説明】
【００３４】
【図１】従来のＲＦＩＣ−ベースバンドＬＳＩ間インターフェース構成図である。
【図２】本発明の一実施例に係る高速シリアル伝送とパラレル伝送の両方のインターフェースを持つＲＦＩＣ−ベースバンドＬＳＩ間インターフェース構成図である。
【符号の説明】
【００３５】
１１  ＲＦＩＣ
１２  ベースバンドＬＳＩ
１３  ＤＢＢインターフェース部
１４  ＲＦインターフェース部
１５  ＲＦ用ＰＬＬ
１６  ＤＢＢ用ＰＬＬ
１７  ＲＸＩＱ送信回路
１８  ＲＸＩＱ受信回路
１９  ＴＸＩＱ受信回路
２０  ＴＸＩＱ送信回路
２１  入力バッファ
２２  出力バッファ
３１  ＲＦＩＣ
３２  ベースバンドＬＳＩ
３３  ＤＢＢインターフェース部
３４  ＲＦインターフェース部
３５  ＲＦ用ＰＬＬ
３６  ＤＢＢ用ＰＬＬ
３７  ＲＸＩＱ送信回路
３８  ＲＸＩＱ受信回路
３９  高速シリアルＩ／Ｆ部
４０  高速シリアルＩ／Ｆ部
４１、４４  Ｓ／Ｐ変換回路
４２、４３  Ｐ／Ｓ変換回路
４５、４６  高速シリアル伝送用ＰＬＬ
４７  双方向バッファ
４８  ＬＶＤＳバッファ
４９  ＳＥＬ
【図１】
2008092285.tif 000003
【図２】
2008092285.tif 000004