(57)【要約】      （修正有）【課題】低コストで大容量のキャパシタ内蔵型配線基板を提供する。【解決手段】キャパシタ内蔵型の配線基板は、前記配線基板の内部に位置し少なくとも一方の面が金属であるシート基材１１と、前記シート基材の金属面に位置する誘電体層１２と、誘電体層上に位置するキャパシタ電極層１４とで構成される平面型キャパシタ２２を備え、前記キャパシタ電極層と絶縁され、前記配線基板の表面から前記シート基材の金属面に到達する第１の導体１８と、前記第１の導体に接続され、前記配線基板の表面に位置する第１の電極パッド２１Ｖと、前記シート基材を貫通するとともに当該シート基材から絶縁される第２の導体１７と、前記第２の導体および前記キャパシタ電極層に接続される第２の電極パッド２１Ｇと、を有する。【選択図】図１
2008078301.tif 000002
【特許請求の範囲】
【請求項１】
キャパシタ内蔵型の配線基板であって、
前記配線基板の内部に位置し少なくとも一方の面が金属であるシート基材と、前記シート基材の金属面に位置する誘電体層と、誘電体層上に位置するキャパシタ電極層とで構成される平面型キャパシタを備え、
前記キャパシタ電極層と絶縁され、前記配線基板の表面から前記シート基材の金属面に到達する第１の導体と、
前記第１の導体に接続され、前記配線基板の表面に位置する第１の電極パッドと、
前記シート基材を貫通するとともに当該シート基材から絶縁される第２の導体と、
前記第２の導体および前記キャパシタ電極層に接続される第２の電極パッドと、
を有することを特徴とする配線基板。
【請求項２】
回路基板と、
前記回路基板に搭載される半導体チップと、
前記回路基板と半導体チップの間に挿入される平面型キャパシタ内蔵型インターポーザと
を含む半導体装置であって、
前記キャパシタ内蔵型インターポーザは、
インターポーザ基板の内部に位置し少なくとも一方の面が金属であるシート基材と、前記シート基材の金属面に位置する誘電体層と、誘電体層上に位置するキャパシタ電極層とで構成される平面型キャパシタを備え、
前記キャパシタ電極層と絶縁され、前記インターポーザ基板の表面から前記シート基材の金属面に到達する第１の導体と、
前記第１の導体に接続され、前記インターポーザ基板の表面に位置する第１の電極パッドと、
前記シート基材を貫通するとともに当該シート基材から絶縁される第２の導体と、
前記第２の導体および前記キャパシタ電極層に接続される第２の電極パッドと、
を有することを特徴とする半導体装置。
【請求項３】
前記シート基材の金属面は多孔質化されており、
前記平面型キャパシタは、前記多孔質化された金属面上に位置する前記誘電体層と、前記キャパシタ電極層の間に、導電性高分子層をさらに含む
ことを特徴とする請求項１に記載の配線基板または請求項２に記載の半導体装置。
【請求項４】
少なくとも一方の表面に金属層を有するシート基材の所定の個所に貫通穴を形成する工程と、
前記シート基材の金属層の少なくとも一部を多孔質化処理した後に陽極酸化して誘電体層を形成する工程と、
前記誘電体層上に導電性高分子を含むキャパシタ電極を形成してキャパシタ構造体を形成する工程と、
前記キャパシタ構造体を樹脂層で覆う工程と、
前記樹脂層に、貫通穴と、前記シート基材の金属層に到達する第１の穴と、前記キャパシタ電極層に到達する第２の穴を、それぞれ形成する工程と、
前記貫通穴、第１の穴、および第２の穴を導体により充填する工程と、
前記第１の穴を充填する導体に接続する第１の電極パッドと、前記貫通穴および前記第２の穴を充填する導体に接続する第２の電極パッドとを形成する工程と、
を含むことを特徴とするキャパシタ内蔵型配線基板の製造方法。
【請求項５】
前記電極パッド形成工程は、前記貫通穴を埋める導体に接続し前記第１および第２の穴を埋める導体と絶縁された第３の電極パッドの形成、
をさらに含むことを特徴とする請求項４に記載のキャパシタ内蔵型配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタを内蔵する配線基板に関し、特に、高周波で動作するＬＳＩから発生するノイズを効率よく吸収するデカップリングキャパシタを備えるインターポーザ基板と、その製造方法に関する。
【背景技術】
【０００２】
コンピュータ、通信機器等の高周波で動作するＬＳＩでは、スイッチングノイズによる誤動作を防ぐため、ノイズを吸収するいわゆるデカップリングキャパシタを電源系に並列に挿入して、電源系のインピーダンスを下げている。電源インピーダンスＺは、式（１）で表される。
【０００３】
Ｚ∝Ｖ／（ｎ＊ｉ＊ｆ）                    （１）
ここで、
Ｚ：電源インピーダンス
Ｖ：駆動電圧
ｎ：ＬＳＩあたりの素子数
ｉ：スイッチング電流
ｆ：駆動周波数
である。ＬＳＩの低電圧化、素子の高集積化および高周波数化の進展により、要求されるインピーダンスは、急激に低下している。また、デカップリングキャパシタのインピーダンスは式（２）で表される。
【０００４】
Ｚ＝２πｆＬ＋１／（２πｆＣ）＋Ｒ            （２）
ここで、
Ｌ：キャパシタのインダクタンス
Ｃ：キャパシタの容量
Ｒ：キャパシタの直流抵抗
である。
【０００５】
低いインピーダンスを得るためには、デカップリングキャパシタの低インダクタンス化と大容量化が必要である。上述のように、インピーダンスの低下が要求され、また、デバイスの高周波化が進んでいることにより、デカップリングキャパシタにも、大幅な大容量, 低インダクタンス化が要求されている。特に、１００ＭＨｚ以上の高周波でのデカップリングキャパシタについて、深刻な状況となりつつある。通常、デカップリングキャパシタとしては、ＬＳＩの周辺に積層セラミックキャパシタを配置する方法が一般に用いられている。しかし、動作周波数が数百ＭＨｚにまで高くなると、積層セラミックキャパシタではインダクタンスが大きく、対応しきれなくなってくるからである。
このような背景の元で、バイパスキャパシタの低インダクタンス化を狙い、高誘電率のセラミック薄膜を絶縁基板上に形成したキャパシタが提案されている（たとえば、特許文献１参照）。薄膜キャパシタは、半導体プロセスが利用でき、ハンダバンプによる表面実装が可能であるため、バンプピッチを短くして、低インダクタンス化を図ることができる。また、高誘電率セラミック薄膜を用いることで、大きな容量を得ることができる。
さらに、ＬＳＩとキャパシタ間の配線を最小限にするため、スルービアを有するインターポーザに薄膜キャパシタを形成したキャパシタインターポーザを、ＬＳＩと回路基板との間に配置する方式が提案されている。特に、インターポーザ基板にＬＳＩと同じシリコン（Ｓｉ）を用いるＳｉキャパシタインターポーザは、ＬＳＩとの熱膨張ミスマッチがない（たとえば、特許文献２参照）。この手法は、ＬＳＩの大型化、微細ピッチ化、ＬＳＩ配線絶縁膜のＬｏｗ−Ｋ化による強度の低下などにも対応できるので、高性能ＬＳＩにおいて極めて有効な方式である。
【０００６】
また、薄型の大静電容量のコンデンサ内蔵の印刷配線板として、表面の一部または全部が粗化処理されて凹凸面を有する金属板の方面を誘電体膜で覆い、誘電体膜上に導電層を
【特許文献１】特開平１１−９７２８９号公報
【特許文献２】特開２００２−８９４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、これまでのＳｉキャパシタインターポーザは製造コストが高く（特に、Ｓｉへのスルービアの形成）、また、積層セラミックコンデンサに比べて容量が小さいという問題があった。
【０００８】
そこで本発明の目的は、上記問題点を解決し、低コストで大容量のキャパシタインターポーザと、その作製方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の第１の側面では、キャパシタ内蔵型配線基板を提供する。この配線基板は、基板内部に位置する平面型のキャパシタを有し、キャパシタは、少なくとも一方の面が金属であるシート基材と、このシート基材の金属面に位置する誘電体層と、誘電体層上に位置するキャパシタ電極層と、で構成される。キャパシタ内蔵配線基板はまた、前記キャパシタ電極層と絶縁され、前記基板の表面から前記シート基材の金属面に到達する第１の導体と、この第１の導体に接続され、前記基板の表面に位置する第１の電極パッド（電源用パッド）と、前記シート基材を貫通するとともに当該シート基材から絶縁される第２の導体と、この第２の導体および前記キャパシタ電極に接続される第２の電極パッド（グランド用パッド）と、を備える。
【００１０】
良好な構成例では、上記のキャパシタ内蔵型配線基板はさらに、前記配線基板を貫通し、当該キャパシタから絶縁される第３の導体と、前記第３の導体に接続され、前記配線基板の表面に位置する第３の電極パッド（信号用パッド）と、を有する。
【００１１】
さらに良好な構成例では、キャパシタ電極層と樹脂層の間に無機質からなる絶縁層が挿入される。この構成により、耐湿性を高めることができる。
【００１２】
平面型キャパシタ（固体電解コンデンサ）を内蔵する基板を貫通する導体で、配線基板の表裏を電気的に接続し、貫通導体の両面側に外部接続用のパッドを設ける構造により、低コストで大容量のキャパシタ内蔵型配線基板が実現される。
【００１３】
本発明の第２の側面では、キャパシタ内蔵型配線基板の製造方法を提供する。この製造方法は、
（ａ）少なくとも一方の表面に金属層を有するシート基材の所定の個所に貫通穴を形成する工程と、
（ｂ）前記シート基材の金属層の少なくとも一部を多孔質化した後に陽極酸化して誘電体層を形成する工程と、
（ｃ）前記誘電体層上にキャパシタ電極層を形成してキャパシタ構造体を形成する工程と、
（ｄ）前記キャパシタ構造体を樹脂層で覆う工程と、
（ｅ）前記樹脂層に、貫通穴と、前記シート基材の金属層に到達する第１の穴と、前記キャパシタ電極層に到達する第２の穴を、それぞれ形成する工程と、
（ｆ）前記貫通穴、第１の穴、および第２の穴を導体により充填する工程と、
（ｇ）前記第１の穴を充填する導体に接続する第１の電極パッドと、前記貫通穴および前記第２の穴を充填する導体に接続する第２の電極パッドとを形成する工程と、
を含む。
【発明の効果】
【００１４】
低コストで大容量のキャパシタインターポーザが実現される。
【発明を実施するための最良の形態】
【００１５】
以下、添付の図面を参照して、本発明の良好な実施形態を説明する。
図1は、本発明の一実施形態によるキャパシタインターポーザの構成を示す。図１（ａ）は上面図、図１（ｂ）は、図１（ａ）のＡ−Ａ'断面図である。キャパシタインターポーザ１０の表面には、信号用パッド２１Ｓ、電源用パッド２１Ｖ、グランド用パッド２１Ｇが所定の位置に配置されている。
【００１６】
キャパシタインターポーザ１０は、キャパシタ２２を内蔵する。キャパシタ２２は、インターポーザ１０の内部に位置するシート基材であるアルミシート１１と、アルミシート１１の表面に位置する誘電体層１２と、誘電体層１２上に位置する導電性高分子層１３と、電極層１４とで構成される平面型のキャパシタ（固体電解コンデンサ）である。導電性高分子層１３と電極層１４とで、キャパシタ電極を構成する。アルミシート１１の表面は、一部または全部が表面粗化され、表面積を拡大している。
【００１７】
キャパシタインターポーザ１０はまた、キャパシタインターポーザ１０の表面からアルミシート１１に到達し、かつ電極層１４および導電性高分子層１３から絶縁される第１の導体１８と、この第１の導体１８に接続され、キャパシタインターポーザ１０の表面に位置する電源用パッド２１Ｖを有する。
【００１８】
また、アルミシート１１を貫通するとともに、このアルミシート１１から絶縁される第２の導体１７と、この第２の導体１７およびキャパシタ電極層１４に接続されるグランド用パッド２１Ｇを有する。
【００１９】
さらに、アルミシート１１を貫通するとともに、キャパシタ２２から絶縁されるビア導体（第３の導体）１９と、このビア導体１９に接続され、キャパシタインターポーザ１０の表面に位置する信号用パッド２１Ｓを有する。
【００２０】
平面型のキャパシタ２２は、全体を無機絶縁保護膜１５で覆われた状態で、樹脂層１６の中に埋め込まれている。アルミシート１１を内包する樹脂層１６が、インターポーザ基板を構成する。第２の導体１７および第３の導体（ビア導体）１９を配置するための貫通穴も、樹脂層１６で埋め込まれ、第２の導体１７と第３の導体１９は、樹脂層１６を貫通することで、アルミシート１１あるいはキャパシタ２２から絶縁されている。同様に、第１の導体１８も、アルミシート１１に到達する貫通穴に埋め込まれた樹脂層１６により、キャパシタ電極層１４から絶縁されている、
図（ｂ）の例では、アルミシート１１の両面側にキャパシタ２２を構成している。また基板（樹脂層１６）の両面に電極パッド２１が配置され、両面インターポーザを構成している。
【００２１】
電源用パッド２１Ｖとグランド用パッド２１Ｇは、多数、狭ピッチで交互に配置されている。また、図１（ｂ）から明らかなように、双方とも対称性が高い構造であり、きわめて低いインダクタンスを実現できる。さらに、電源線（第１の導体）１８、グランド線（第２の導体）１７、信号線（第３の導体）１９の全てが貫通ビアであり、キャパシタインターポーザ１０を通過する際の直流抵抗分も極めて低い。
【００２２】
通常は、このようなインターポーザでは、信号ビア１９が高誘電率体や導体に近接して通過するために信号特性の劣化が生じるが、図１の例では、信号ビア１９は低誘電率高絶縁性の樹脂層１６を通過する構造となっており、信号の劣化も少ない。
【００２３】
なお、図１の例では、アルミシート１１を使用しているが、少なくとも一方の面に金属層を有する任意のシート基材を用いることができる。この場合、金属層は、たとえばアルミニウム（Ａｌ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）等を主成分とする層である。さらに、シート基材は、単層または複数の金属層で構成される金属箔であってもよい。たとえば、アルミニウム（Ａｌ）箔と銅（Ｃｕ）箔を積層にしたもの（銅をコア剤にして表面にアルミを貼り合わせる等）をシート基材として用いることができる。
【００２４】
図２は、図１のキャパシタインターポーザ１０を半導体装置１に適用した例を示す概略図である。 半導体装置１は、回路基板２０と、ＬＳＩチップ３０と、これらの間に挿入されるキャパシタインターポーザ１０を含む。キャパシタインターポーザ１０は、バンプ２５によって、回路基板２０とＬＳＩチップ３０の間に挿入される。バンプ２５は、キャパシタインターポーザ１０表面に形成された電極パッド２１に接続される。
【００２５】
図３および図４は、図１のキャパシタインターポーザ１０の作製工程図である。まず、図３（ａ）に示すように、厚さ１００μｍのアルミ箔１１に、４００μｍのピッチで、直径２００μｍの貫通穴３１を、パンチにより形成する。
【００２６】
次に、図３（ｂ）に示すように、塩酸水溶液中でアルミ箔１１を電解エッチングし、アルミ箔１１の表面を粗面化する。さらに、アジピン酸アンモニウム水溶液中で陽極酸化し、アルミ箔表面に酸化膜を形成する。この酸化膜がキャパシタを構成する誘電体層１２となる。粗面化されたアルミ箔１１の表面を陽極酸化して誘電体層１２を形成するので、比表面積の大きい誘電体層（アルミナ膜）１２が形成される。なお、誘電体層１２は、貫通穴３１の側壁にも形成される。
【００２７】
次に、図３（ｃ）に示すように、インクジェット、スクリーン印刷等により、誘電体層１２上に、導電性高分子層１３を形成する。たとえば、ピロールモノマーを含む水溶液をインクジェット方式で、必要な部分にのみに塗布、重合、乾燥を数回繰り返すころで、ポリピロールからなる導電性高分子層１３を所定のパターンで形成することができる。
【００２８】
次に図３（ｄ）に示すように、導電性高分子層１３の表面に、スクリーン印刷により銀ペーストの電極層１４を形成する。導電性高分子層１３と電極層１４により、キャパシタ電極層を構成する。誘電体層１１との界面に導電性高分子層１３を適用することにより、電極端部の絶縁不良が発生しにくい。
【００２９】
次に、図４（ｅ）に示すように、スパッタリング、ＣＶＤ法等により、構造体全体にＳｉＮからなる耐水性の絶縁保護膜１５を形成する。電解コンデンサは、水分による劣化が問題であるが、キャパシタ（電解コンデンサ）２２の形成後に、耐水性の無機絶縁保護膜１５を形成することで、水分劣化の問題を解消している。絶縁保護膜１５としては、ＳｉＮの他に、ＳｉＯ2、Ａｌ2Ｏ3、ＤＬＣ（ダイヤモンドライクカーボン）などを用いてもよい。
【００３０】
次に、図４（ｆ）に示すように、構造体の両面に熱可塑性樹脂からなるラミネートフィルムを積層、加熱圧着して、全面に樹脂層１６を形成する。貫通穴３１も樹脂層１６により埋め込まれる。
【００３１】
次に、図４（ｇ）に示すように、レーザー加工により、信号ビア用およびグランドビア用の貫通穴３２を形成する。また、電源ビア用に、アルミ箔１１に到達するビア穴３３と、グランドビア接続用の電極層１４に達する穴３４を形成する。
【００３２】
次に、図４（ｈ）に示すように、無電解Ｃｕめっきおよび電解Ｃｕめっきにより、ビア穴（貫通穴）３２、３３、３４を充填して、導電体１７、１８、１９を形成し、さらにこれらの導電体と接続する電極パッド２１Ｇ、２１Ｖ、２１Ｓを形成する。
（実施例１）
このようにして形成した２０ｍｍ角のキャパシタを、電気特性評価用の基板にはんだバンプ実装し、ネットワークアナライザを用いて電気特性を評価した結果、以下の特性を得た。
【００３３】
静電容量：６００μＦ
ＥＳＲ：１ｍΩ
ＥＳＬ：０．１ｐH以下
リーク電流：１００μＡ以下
また、８５℃、８５％ＲＨ、２．５Ｖ、５００ｈの高温高湿付加試験後の静電容量変化は１０％以下であり、リーク電流も１０μＡ以下であった。
なお、比較のために、ＳｉＮ絶縁保護膜１５を有しないキャパシタを作製し、同様の高温高湿付加試験後のリーク電流を測定したところ、１，０００μＡ以上に劣化していた。
【００３４】
上述したサンプルの静電容量６００μＦ／２０×２０ｍｍ2という値は、１５０μＦ／ｃｍ2の容量密度となる。従来の高誘電率薄膜を用いるキャパシタの容量密度の報告例は数μＦ／ｃｍ2程度であり、本発明は、その数十倍の高い値を達成している。
上述したプロセスにおいて、固体電解コンデンサ（キャパシタ）を形成する工程（ｂ）、（ｃ）、（ｄ）は、通常の固体電解コンデンサの製造工程と基本的に変わらない。また、大部分の工程をシートプロセスとして実施できるため、製造コストは大変低い。さらに、導電性高分子などの電極層をパターニングして形成するため、電極層端部の絶縁不良が発生しにくい。
（実施例２）
下記の手順でキャパシタを試作、評価した。
１）実施例1と同様にして導電性高分子層１３を形成する。
２）カーボンペーストおよび銀ペーストからなる複層の電極層１４を形成する。
３）実施例１と同様に、ＳｉＮ絶縁保護膜１５以降のプロセスを実施する。
４）このようにして形成した２０ｍｍ角のキャパシタを、電気特性評価用の基板にはんだバンプ実装し、ネットワークアナライザを用いて電気特性を評価した結果、以下の特性を得た。
【００３５】
静電容量：６００μＦ
ＥＳＲ：０．５ｍΩ
ＥＳＬ：０．１ｐＨ以下
リーク電流：１０μＡ以下
（実施例３）
下記の手順でキャパシタを試作、評価した。
１）厚さ３０μmのアルミ箔を厚さ３０μｍのポリイミド系耐熱フィルムに張り合わせたシート基材を用い、パンチングにより４００μｍピッチで直径２００μｍの穴を形成する。
２）その後、実施例１と同様にキャパシタを形成する。ただし、キャパシタ（電解コンデンサ）２２および絶縁保護膜１５形成は、アルミ側の表面のみである。すなわち、後述する図５の構成に類似する。なお、サンプルでは、フィルムラミネートもアルミ側のみである。
３）このようにして形成した２０ｍｍ角のキャパシタを、電気特性評価用の基板にはんだバンプ実装し、ネットワークアナライザを用いて電気特性を評価した結果、以下の特性を得た。
【００３６】
静電容量：３００μＦ
ＥＳＲ：１ｍΩ
ＥＳＬ：０．１ｐＨ以下
リーク電流：１０μＡ以下
図５は、キャパシタインターポーザの変形例である。図１の例では、アルミシート１０の両面にキャパシタ（電解コンデンサ）を形成しているが、図５のキャパシタインターポーザ５０は、アルミシート１１の片面にのみキャパシタを形成している。この場合も、平面型の大容量キャパシタが形成される。そして、図１と同様に、アルミシート１１に到達する導体１８と、これに接続する電源用パッド２１Ｖが形成され、キャパシタを貫通する導体１７と、この導体１８とキャパシタの電極層１４に接続するグランド用パッド２１Ｇと、キャパシタを貫通するとともにキャパシタから絶縁される導体１９と、これに接続する信号用パッド２１Ｓを有する。
【００３７】
図６は、キャパシタインターポーザのさらに別の変形例である。図６のキャパシタインターポーザ６０は、樹脂層１６の一部にだけキャパシタ（電解コンデンサ）２２が形成されている。この場合、電解コンデンサ部の貫通ビアは電源とグランドのみとし、信号ビアはキャパシタ２２の存在しない樹脂領域に形成されていてもよい。
【００３８】
図７は、キャパシタインターポーザのさらに別の変形例である。図７のキャパシタインターポーザ７０では、導電性高分子層１３とキャパシタ電極層１４で構成されるキャパシタ電極が、貫通導体１７、１９の側でアルミシート１１の両面にわたって連続して形成されている。
【００３９】
図８は、図１、図５、図６または図７のキャパシタインターポーザ１０、５０、６０または７０を、複数用いた半導体装置の構成例を示す図である。図８（ａ）では、回路基板２０上にはんだバンプ２５を介してキャパシタインターポーザ１０（５０、６０、または７０でもよい）を複数重ね、その上にＬＳＩチップ３０を搭載した形態、図７（ｂ）は、一つのキャパシタインターポーザに複数のＬＳＩチップ３０を搭載した形態、図７（ｃ）は、一つのＬＳＩチップに複数のキャパシタインターポーザを搭載した形態である。図７（ｂ）では、回路基板２０側の電極パッドの接続に、柱状バンプ２６を用いているが、球状バンプ２５でもよいし、あるいは、ＬＳＩチップ３０側の電極パッドの接続に、柱状バンプを用いてもよい。
【００４０】
以上、本発明について、特定の実施例に基づいて説明したが、本発明の範囲内で種々の変形、代用が可能である。シート基材（金属シート）１１は、アルミニウム以外にも、粗面化処理と陽極酸化膜が形成できる金属であればよく、タンタル、ニオブ、さらには各種合金も可能である。また  導電性高分子１３については、電解コンデンサに使用される各種材料が適用可能であり、例えばポリピロール、ポリエチレンジオキシチオフェン（ＰＥＤＴ）、ポリチオフェン、ポリアニリン等がある。
導電性高分子１３の上に形成する電極層１４については、カーボンペースト、銀ペースト、金ペーストの単層、または積層であり、また、Ｃｕ、Ｎｉ、Ａｕ等の金属のめっき、蒸着やスパッタリング膜も可能である。
製造プロセスについては、図３のように、はじめにパンチ穴を明けてもよいが、陽極酸化の後または電極層形成後にパンチ穴をあけてもよい。
【００４１】
このように、 本発明による平面型固体電解コンデンサに貫通ビアを形成し、貫通ビアの両端に外部接続用のパッドが形成されている構造により、低コストで大容量のキャパシタインターポーザを提供できる。
【００４２】
最後に、以上の説明に対し、以下の付記を開示する。  
（付記１）キャパシタ内蔵型の配線基板であって、
前記配線基板の内部に位置し少なくとも一方の面が金属であるシート基材と、前記シート基材の金属面に位置する誘電体層と、誘電体層上に位置するキャパシタ電極層とで構成される平面型キャパシタを備え、
前記キャパシタ電極層と絶縁され、前記配線基板の表面から前記シート基材の金属面に到達する第１の導体と、
前記第１の導体に接続され、前記配線基板の表面に位置する第１の電極パッド（電極用パッド）と、
前記シート基材を貫通するとともに当該シート基材から絶縁される第２の導体と、
前記第２の導体および前記キャパシタ電極層に接続される第２の電極パッド（グランド用パッド）と、
を有することを特徴とする配線基板。
（付記２）  前記配線基板を貫通し、当該キャパシタから絶縁される第３の導体と、
前記第３の導体に接続され、前記配線基板の表面に位置する第３の電極パッド（信号用パッド）と
をさらに有することを特徴とする付記１に記載の配線基板。
（付記３）  前記平面型キャパシタは、前記誘電体層と、前記キャパシタ電極層の間に配置される導電性高分子層をさらに含むことを特徴とする付記１に記載の配線基板。
（付記４）  前記平面型キャパシタのシート機材の金属面の少なくとも一部は、多孔質化されていることを特徴とする付記１に記載の配線基板。
（付記５）  前記平面型キャパシタを覆う樹脂層と、
前記平面型キャパシタの存在しない領域で前記樹脂層を貫通する第３の導体と、
前記第３の導体に接続され、前記樹脂層の表面に位置する第３の電極パッド（信号用パッド）と
をさらに有することを特徴とする付記１に記載の配線基板。
（付記６）  前記平面型キャパシタを覆う樹脂層をさらに有し、前記樹脂層は、前記シート基材を貫通する第２の導体と前記シート基材の間を埋め込むことを特徴とする付記１に記載の配線基板。
（付記７）  前記平面型キャパシタを覆う無機材料の絶縁保護膜をさらに有することを特徴とする付記１に記載の配線基板。
（付記８）  前記絶縁保護膜は、酸化珪素、窒化珪素、アルミナ、ダイヤモンドライクカーボンを主成分とする単層または積層で構成されることを特徴とする付記７に記載の配線基板。
（付記９）  前記誘電体層は、前記シート基材の陽極酸化膜であることを特徴とする付記１に記載の配線基板。
（付記１０）  前記平面型キャパシタのシート基材の金属面の少なくとも一部は多孔質化されており、
前記平面型キャパシタは、前記多孔質化された金属面上に形成された前記誘電体層と、前記キャパシタ電極層の間に配置される導電性高分子層をさらに含む
ことを特徴とする付記１に記載の配線基板。
（付記１１）  回路基板と、
前記回路基板に搭載される半導体チップと、
前記回路基板と半導体チップの間に挿入される平面型キャパシタ内蔵型インターポーザと
を含む半導体装置であって、
前記キャパシタ内蔵型インターポーザは、
インターポーザ基板の内部に位置し少なくとも一方の面が金属であるシート基材と、前記シート基材の金属面に位置する誘電体層と、誘電体層上に位置するキャパシタ電極層とで構成される平面型キャパシタを備え、
前記キャパシタ電極層と絶縁され、前記インターポーザ基板の表面から前記シート基材の金属面に到達する第１の導体と、
前記第１の導体に接続され、前記インターポーザ基板の表面に位置する第１の電極パッド（電極用パッド）と、
前記シート基材を貫通するとともに当該シート基材から絶縁される第２の導体と、
前記第２の導体および前記キャパシタ電極層に接続される第２の電極パッド（グランド用パッド）と、
を有することを特徴とする半導体装置。
（付記１２）  前記インターポーザは、前記シート基材を貫通し、前記平面型キャパシタから絶縁される第３の導体と、前記第３の導体に接続される第３の電極パッドと、をさらに有することを特徴とする付記１１に記載の半導体装置。
（付記１３）  前記インターポーザは、前記平面型キャパシタを覆う無機材料で構成される絶縁膜をさらに含むことを特徴とする付記１１に記載の半導体装置。
（付記１４）  前記インターポーザのシート基材の金属面は、少なくともその一部が多孔質化されていることを特徴とする付記１１に記載の半導体装置。
（付記１５）  前記インターポーザの平面型キャパシタは、前記誘電体層と前記キャパシタ電極層の間に導電性高分子層をさらに有することを特徴とする付記１１に記載の半導体装置。
（付記１６）  少なくとも一方の表面に金属層を有するシート基材の所定の個所に貫通穴を形成する工程と、
前記シート基材の金属層の少なくとも一部を多孔質化した後に陽極酸化して誘電体層を形成する工程と、
前記誘電体層上にキャパシタ電極層を形成してキャパシタ構造体を形成する工程と、
前記キャパシタ構造体を樹脂層で覆う工程と、
前記樹脂層に、貫通穴と、前記シート基材の金属層に到達する第１の穴と、前記キャパシタ電極層に到達する第２の穴を、それぞれ形成する工程と、
前記貫通穴、第１の穴、および第２の穴を導体により充填する工程と、
前記第１の穴を充填する導体に接続する第１の電極パッドと、前記貫通穴および前記第２の穴を充填する導体に接続する第２の電極パッドとを形成する工程と、
を含むことを特徴とするキャパシタ内蔵型配線基板の製造方法。
（付記１７）  前記電極パッド形成工程は、前記貫通穴を埋める導体に接続し前記第１および第２の穴を埋める導体と絶縁された第３の電極パッドの形成、
をさらに含むことを特徴とする付記１６に記載のキャパシタ内蔵型配線基板の製造方法。
（付記１８）  前記樹脂層形成前に、無機材料で、前記キャパシタ構造体を覆う絶縁保護膜を形成する工程
をさらに含むことを特徴とする付記１６に記載のキャパシタ内蔵型配線基板の製造方法。
（付記１９）  前記キャパシタ構造体を形成する工程と、前記樹脂層を形成する工程の間に、前記キャパシタ構造体上に無機質から成る絶縁層を形成する工程
をさらに含むことを特徴とする付記１６に記載のキャパシタ内蔵型配線基板の製造方法。
（付記２０）  前記誘電体層上に、導電性高分子膜を形成する工程
をさらに含み、前記キャパシタ電極層は、前記導電性高分子膜上に形成されることを特徴とする付記１６に記載のキャパシタ内蔵型配線基板の製造方法。
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施形態に係るキャパシタインターポーザの構成を示す図であり、図１（ａ）は上面図、図１（ｂ）はＡ−Ａ'断面図である。
【図２】図１のキャパシタインターポーザを適用した半導体装置の概略構成図である。
【図３】本発明の一実施形態に係るキャパシタインターポーザの作製工程図（その１）である。
【図４】本発明の一実施形態に係るキャパシタインターポーザの作製工程図（その２）であり、図３（ｄ）に引き続く工程を湿す図である。
【図５】キャパシタインターポーザの変形例１である。
【図６】キャパシタインターポーザの変形例２である。
【図７】キャパシタインターポーザの変形例３である。
【図８】実施形態のキャパシタインターポーザを実装した半導体装置の別の構成例を示す図である。
【符号の説明】
【００４４】
１  半導体装置
１０、５０、６０、７０  キャパシタインターポーザ
１１  アルミシート（シート基材）
１２  誘電体層
１３  導電性高分子膜
１４  キャパシタ電極層
１７  グランド線（第２の導体）
１８  電源線（第１の導体）
１９  信号線（第３の導体）
２１Ｖ、２１Ｇ、２１Ｓ  電極パッド
２２  キャパシタ（電解コンデンサ）
２５  バンプ
３０  ＬＳＩチップ
【図１】
2008078301.tif 000003
【図２】
2008078301.tif 000004
【図３】
2008078301.tif 000005
【図４】
2008078301.tif 000006
【図５】
2008078301.tif 000007
【図６】
2008078301.tif 000008
【図７】
2008078301.tif 000009
【図８】
2008078301.tif 000010