(57)【要約】  【課題】  従来、インダクタンス素子と半導体チップとは独立して形成され、分離して回路基板上に配置されるため、小型携帯機器等に実装されるパッケージの小型化、軽量化には限界があった。【解決手段】半導体チップ１００の表面に形成される端子７と裏面に形成される端子９とを導通する配線４と、プリント基板２００の表面に形成される端子２４と２５とを導通する配線２３と、端子７と２５とを接続するワイヤボンディングに用いられる配線３０とにより、インダクタンス素子を形成する。【選択図】  図１
2008124315.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの表面から裏面へ向けて形成された第１配線と、
前記半導体チップが実装される基板の表面に形成された第２配線と、
前記第１配線と前記第２配線とを接続する第３配線と、
を有するインダクタンス素子であって、
前記第１配線と前記第２配線と前記第３配線によってコイルが形成されることを特徴とするインダクタンス素子。
【請求項２】
請求項１に記載のインダクタンス素子において、
前記第３配線はワイヤボンディングにより形成されることを特徴とするインダクタンス素子。
【請求項３】
請求項１又は２に記載されたインダクタンス素子の内部に磁性体を挿入したことを特徴とするインダクタンス素子。
【請求項４】
前記半導体チップは第１辺と、前記第１辺とは異なる方向に延在する第２辺とを有し、
前記第1辺及び前記第２辺に請求項１から３のいずれか１項に記載のインダクタンス素子が形成されることを特徴とするインダクタンス素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップとプリント基板とを利用して形成するコイルおよび該コイルを利用したインダクタンス素子に関する。
【背景技術】
【０００２】
近年、インダクタンス素子を含む多数の電子部品が回路基板に混載されたパッケージによりアンテナや磁気センサ等が実現され、このようなパッケージを実装した小型携帯機器が注目されている。
【０００３】
図８は、従来のインダクタンス素子の概略図である。
【０００４】
通常、インダクタンス素子５０は、図８のようにコアとなる磁性体５１に導線５２を巻いて形成される。
【０００５】
図９は、インダクタンス素子を利用した磁気方位検出装置の回路図である。
【０００６】
磁気方位検出装置は、インダクタンス素子５０Ａ、５０Ｂ及び駆動検出用ＩＣを含む半導体チップ５５を回路基板に実装した後、封止部材によって封止され（不図示）、パッケージ６０として一体化される。インダクタンス素子５０Ａは回路基板の平面のＸ方向（すなわち長手方向）にハンダ等によって実装され、インダクタンス素子５０Ｂは回路基板の平面で第１のインダクタンス素子の実装方向であるＸ方向に対して９０度回転したＹ方向にハンダ等によって実装される。これらのインダクタンス素子５０Ａ、５０Ｂの一端はそれぞれ半導体チップ５５の駆動検出用ＩＣに接続され、他端はそれぞれマイナス電源Ｖｓｓに接続される。駆動検出用ＩＣは、インダクタンス素子５０Ａ、５０Ｂを駆動する駆動回路と、インダクタンス素子５０Ａ、５０Ｂから出力される磁界を検出する検出回路とを含んで構成される。
【０００７】
尚、図９の磁気方位検出装置はインダクタンス素子を利用する一例として示すものである。
【特許文献１】特開２００５-１１４４８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
小型携帯機器に実装する場合、パッケージの小型化、軽量化が強く要求される。しかしながら、インダクタンス素子と半導体チップとは独立して形成され、分離して回路基板上に配置されるため、パッケージの小型化、軽量化には限界があった。
【課題を解決するための手段】
【０００９】
本発明は、半導体チップの表面から裏面へ向けて形成された第１配線と、前記半導体チップが実装される基板の表面に形成された第２配線と、前記第１配線と前記第２配線とを接続する第３配線と、を有するインダクタンス素子であって、前記第１配線と前記第２配線と前記第３配線によってコイルが形成されることを特徴とするインダクタンス素子に関するものである。
【００１０】
本発明は、該インダクタンス素子の内部に磁性体を挿入したことを特徴とするインダクタンス素子に関するものである。
【発明の効果】
【００１１】
本発明によれば、インダクタンス素子を含む電子部品が混載されたパッケージを小型化、軽量化することができる。
【発明を実施するための最良の形態】
【００１２】
本発明の実施形態に係るインダクタンス素子１０について、図１を用いて説明する。図１は、プリント基板２００上に駆動検出用ＩＣを含む半導体チップ１００が積層されたモジュールの斜視図である。尚、駆動検出用ＩＣは、例えば、インダクタンス素子１０を駆動するための駆動回路やインダクタンス素子１０からの信号を検出するための検出回路を含んで構成される。
【００１３】
半導体チップ１００には端子７と端子９とが対を成して、複数形成される。端子７は、半導体チップ１００の表面に形成される。端子９は半導体チップ１００の裏面に形成される。また、対を成す端子７と端子９とは配線４により導通される。
【００１４】
プリント基板２００の表面には、端子２４と端子２５とが対を成して、複数形成される。端子２４と端子２５とは配線２３で導通される。
【００１５】
本実施形態では、各端子が以下のように接続されることにより、インダクタンス素子１０が実現される。
【００１６】
半導体チップ１００には、配線４に含まれる配線４Ａ、４Ｂ、４Ｃが一定方向に配列される。プリント基板２００には、配線２３に含まれる配線２３Ａ、２３Ｂ、２３Ｃが一定方向に配列される。また、端子７Ａ、７Ｂ、７Ｃ、７Ｄは端子７に含まれる。端子９Ａ、９Ｂ、９Ｃは端子９に含まれる。端子２４Ａ、２４Ｂ、２４Ｃは端子２４に含まれる。端子２５Ａ、２５Ｂ、２５Ｃは端子２５に含まれる。配線３０Ａ、３０Ｂ、３０Ｃは配線３０に含まれる。
【００１７】
端子９Ａと端子２４Ａとが接続され、端子２４Ａと接続される端子２５Ａと端子７Ｂとがワイヤボンディングを用いて配線３０Ａにより接続される。そして、端子９Ｂと端子２４Ｂとが接続され、端子２４Ｂと接続された端子２５Ｂと端子７Ｃとがワイヤボンディングを用いて配線３０Ｂにより接続される。そして、端子９Ｃと端子２４Ｃとが接続され、端子２４Ｃと接続された端子２５Ｃと端子７Ｄとがワイヤボンディングを用いて配線３０Ｃにより接続される。
【００１８】
なお、本実施形態では、７Ａと７Ｄとがコイルの両端となる。
【００１９】
上記ように、各々の端子を接続することで、各配線によりインダクタンス素子が形成される。すなわち、本実施形態では、半導体チップ１００に形成される配線４と、プリント基板２００に形成される配線２３と、ワイヤボンディングに用いられる配線３０とにより、インダクタンス素子１０が形成される。
【００２０】
このように、インダクタンス素子１０は半導体チップ１００の側面に形成される。したがって、インダクタンス素子１０と半導体チップ１００とを接続する配線を半導体チップ１００の内部配線として形成することができる。これにより、インダクタンス素子１０と半導体チップ１００とがプリント基板上に実装されたパッケージの、小型化、軽量化を図ることができる。
【００２１】
図２は、図１の半導体チップ１００及びプリント基板２００の断面図であり、図３（ａ
）から図３（ｄ）および図４（ａ）から図４（ｄ）は半導体チップ１００の製造工程を示したものである。以下に図３（ａ）から図３（ｄ）および図４（ａ）から図４（ｄ）を用いて、半導体チップ１００の製造方法について説明する。
【００２２】
まず、図３（ａ）に示されるように、半導体層１の表面に絶縁膜２を介して、複数の端子７を形成する。端子７は、半導体層１を切断して複数の半導体チップに分離するためのダイシングラインＳ（スクライブライン）を挟んで、その両側に所定の間隙を有して形成される。
【００２３】
続いて、端子７が形成された半導体層１の表面に、支持体であるガラス基板６を、樹脂層５を接着剤として用いて接着する。なお、ここでは、支持体としてガラス基板を使用しているが、シリコン基板やプラスチックの板の他にテープまたはシート状のものを支持体として用いることもできる。
【００２４】
続いて、図３（ｂ）に示されるように、前記半導体層１の裏面に対して、境界Ｓに沿って開口部を設けた不図示のレジストパターンをマスクとして、等方性のエッチングを行う。これにより、境界Ｓの部分で溝が形成され、絶縁膜２が部分的に露出した状態となる。なお、このエッチングは、ドライエッチング、ウェットエッチングのどちらで行ってもよい。そして、半導体層１の角部を丸めるためにウェットエッチングを行う。
【００２５】
続いて、図３（ｃ）に示されるように、半導体層１の裏面及び、そのエッチングされた側面に絶縁膜３を被着する。
【００２６】
続いて、図３（ｄ）に示されるように、半導体層１の裏面に不図示のレジストを塗布し、パターニングを行う。そのレジスト膜をマスクにして、絶縁膜３、絶縁膜２をエッチングし、端子７の端部を露出させる。そして、絶縁膜３、端子７の露出部分を被う配線４を形成する。これにより、端子７と配線４とは電気的に接続される。
【００２７】
続いて、図４（ａ）に示されるように、半導体層１の裏面側に、不図示のレジストを塗布し、このレジストの境界Ｓに沿う部分を開口させるようにパターン形成を行う。そして、そのレジストをマスクとしてエッチングを行い、境界Ｓ付近の配線４を除去する。そして、半導体層１の裏面側に保護膜８を形成する。
【００２８】
続いて、図４（ｂ）に示されるように、端子９が形成される部分の保護膜８を、レジストマスクを利用したエッチングにより選択的に除去して、配線４を露出させる。この露出された配線４上に端子９を形成する。端子９は、例えば、はんだバンプや金バンプのような突起電極端子で形成することができる。
【００２９】
続いて、図４（ｃ）に示されるように、端子７の一部上のガラス基板６と樹脂層２をエッチングやシリカもしくはアルミナ等の微細な粒子をガラスに噴射させて加工するマイクロブラスト法等により除去し、端子７の表面を露出する開口部を形成する。
【００３０】
続いて、図４（ｄ）に示されるように、ダイシング装置を用いて、ダイシングラインＳに沿って半導体層１を切断し、複数の半導体チップに分離する。これにより、表面に端子７が形成され、裏面に端子９が形成された半導体チップ１００を形成することができる。
【００３１】
尚、本実施形態において、配線４は保護膜８に覆われているが、保護膜８を形成せずに、第１の配線４を露出させた状態でも良い。
【００３２】
本実施形態において、プリント基板２００は、基板形状のみに限定されるものではなく
シート形状や、リードフレーム等を用いることもできる。尚、リードフレームをプリント基板として用いることにより、インダクタンス素子と半導体チップとを封止部材によって封止することができ、パッケージとして一体形成できる。
【００３３】
図５は、インダクタンス素子１０の上面図であり、インダクタンス素子１０のコイル形状の内部には磁性体３１が封入されている。インダクタンス素子１０内に磁性体３１が封入されることで、磁気センサとして利用することができる。磁性体３１の封入方法としては、例えば、図６のように、磁性体３１を支柱３３で支える方法を挙げることができる。
【００３４】
図７は、半導体チップ１００の異なる２方向の２辺に沿ってインダクタンス素子１０Ａ、１０Ｂを形成した上面図である。インダクタンス素子を２方向に分けて配置することで、２方向に対応した磁気センサとして利用できる。
【図面の簡単な説明】
【００３５】
【図１】実施形態に係るインダクタンス素子の斜視図
【図２】実施形態に係るインダクタンス素子の断面図
【図３】実施形態に係るインダクタンス素子の製造工程図
【図４】実施形態に係るインダクタンス素子の製造工程図
【図５】実施形態に係るインダクタンス素子の上面図
【図６】実施形態に係るインダクタンス素子の内部への磁性体の封入方法の例示
【図７】磁気センサの例示の上面図
【図８】従来のインダクタンス素子の概略図
【図９】インダクタンス素子を利用した磁気方位検出装置の回路図
【符号の説明】
【００３６】
１                  半導体層
２、３              絶縁膜
４、２３、３０      配線
５                  樹脂層
６                  ガラス基板
７、９、２４、２５  端子
８                  保護膜
１０                インダクタンス素子
３１                磁性体
３３                支柱
１００              半導体チップ
２００              プリント基板
【図１】
2008124315.tif 000003
【図２】
2008124315.tif 000004
【図３】
2008124315.tif 000005
【図４】
2008124315.tif 000006
【図５】
2008124315.tif 000007
【図６】
2008124315.tif 000008
【図７】
2008124315.tif 000009
【図８】
2008124315.tif 000010
【図９】
2008124315.tif 000011