(57)【要約】【課題】  ＭＯＳトランジスタのチャネル幅を大きくすることなくその駆動能力を増大し、且つＩＣの消費電流の増大を抑制したサーマルヘッド駆動用ＩＣを提供する。【解決手段】  複数の発熱抵抗体の通電を、各発熱抵抗体に対応するひとつづつの駆動用ＭＯＳトランジスタで制御するサーマルヘッド駆動用ＩＣにおいて、前記駆動用ＭＯＳトランジスタの基板とソースとの間の導通及び遮断を行なうスイッチを有することとし、前記発熱抵抗体に通電する場合には、前記駆動用ＭＯＳトランジスタをオンする信号を入力するとともに前記スイッチを遮断し、前記発熱抵抗体に通電しない場合には、前記駆動用ＭＯＳトランジスタをオフする信号を入力するとともに前記スイッチを導通させることとした。【選択図】  図１
2008183755.tif 000002
【特許請求の範囲】
【請求項１】
複数の発熱抵抗体の通電を、各発熱抵抗体に対応するひとつづつの駆動用ＭＯＳトランジスタで制御するサーマルヘッド駆動用ＩＣにおいて、前記駆動用ＭＯＳトランジスタの基板とソースとの間の導通及び遮断を行なうスイッチを有し、前記発熱抵抗体に通電する場合には、前記駆動用ＭＯＳトランジスタをオンする信号を入力するとともに前記スイッチを遮断し、前記発熱抵抗体に通電しない場合には、前記駆動用ＭＯＳトランジスタをオフする信号を入力するとともに前記スイッチを導通させることを特徴とするサーマルヘッド駆動用ＩＣ。
【請求項２】
複数の発熱抵抗体の通電を、各発熱抵抗体に対応するひとつづつの駆動用ＭＯＳトランジスタで制御するサーマルヘッド駆動用ＩＣにおいて、前記駆動用ＭＯＳトランジスタの基板とソースとの間の導通及び遮断を行なうスイッチを有するサーマルヘッド駆動用ＩＣ。
【請求項３】
複数の発熱抵抗体の通電を、各発熱抵抗体に対応するひとつづつの駆動用ＭＯＳトランジスタで制御するサーマルヘッド駆動用ＩＣの制御方法であって、前記発熱抵抗体に通電する場合には、前記駆動用ＭＯＳトランジスタをオンする信号を入力するとともに前記駆動用ＭＯＳトランジスタの基板とソースとの間の導通及び遮断を行なうスイッチを遮断し、前記発熱抵抗体に通電しない場合には、前記駆動用ＭＯＳトランジスタをオフする信号を入力するとともに前記スイッチを導通させるサーマルヘッド駆動用ＩＣの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の発熱抵抗体の通電を制御するサーマルヘッド駆動用ＩＣの高駆動能力化の手段に関する。
【背景技術】
【０００２】
図２は従来のサーマルヘッド駆動用ＩＣの一例を示す回路図である。
【０００３】
サーマルヘッド駆動用ＩＣでは、発熱抵抗体電源１に発熱抵抗体２が結線されており、発熱抵抗体２はサーマルヘッド駆動用ＩＣの駆動用ＮＭＯＳトランジスタ出力端子３に結線されている。ＮＭＯＳトランジスタ出力端子３とグランド４との間には、駆動用ＮＭＯＳトランジスタ５が配置されている。駆動用ＮＭＯＳトランジスタゲート端子６にＨｉが入力されると、駆動用ＮＭＯＳトランジスタ５がオンして発熱抵抗体２に電流が流れ、熱が発生する。また、駆動用ＮＭＯＳトランジスタゲート端子６にＬｏが入力されると、駆動用ＮＭＯＳトランジスタ５はオフして発熱抵抗体２に電流は流れず、熱は発生しない。
【０００４】
前記した駆動用ＮＭＯＳトランジスタ５がオンして発熱抵抗体２に電流が流れ、熱が発生する際に、駆動用ＮＭＯＳトランジスタ５のオン抵抗が高いと、駆動用ＮＭＯＳトランジスタに電圧が食われるために発熱抵抗体２の電流値が低下して発熱が不十分になる問題が発生する。しかしながら、駆動用ＮＭＯＳトランジスタ５のオン抵抗を低くするためには、駆動用ＮＭＯＳトランジスタのチャネル幅を大きくする必要があり、サーマルヘッド駆動用ＩＣのチップ面積が大きくなり高コストとなってしまう問題が発生する。
【０００５】
ＭＯＳトランジスタのチャネル幅を大きくすることなくその駆動能力を増大させるために、従来の技術においては、ＭＯＳトランジスタの基板電位をソースからみてＰＮダイオードの順方向になるように電圧を印加して寄生バイポーラトランジスタをオンさせるなどの方法がある。（例えば、特許文献１参照。）
【特許文献１】特開２００４−１５４０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、基板電位をソースからみて順方向にバイアスする方法においては、当然基板をバイアスするために、寄生バイポーラトランジスタのベース電流を流す必要があるために、ＩＣの消費電流が増大してしまうという課題が新たに発生する。寄生バイポーラトランジスタはベース幅が大きく、そのhFEは通常のバイポーラトランジスタに比較してかなり大きくなるために、消費電流の増大は大きな課題となる。
【課題を解決するための手段】
【０００７】
上記問題点を解決するために、本発明はサーマルヘッド駆動用ＩＣについて以下のような手段をとった。
【０００８】
複数の発熱抵抗体の通電を、各発熱抵抗体に対応するひとつづつの駆動用ＭＯＳトランジスタで制御するサーマルヘッド駆動用ＩＣにおいて、前記駆動用ＭＯＳトランジスタの基板とソースとの間の導通及び遮断を行なうスイッチを有することとし、前記発熱抵抗体に通電する場合には、前記駆動用ＭＯＳトランジスタをオンする信号を入力するとともに前記スイッチを遮断し、前記発熱抵抗体に通電しない場合には、前記駆動用ＭＯＳトランジスタをオフする信号を入力するとともに前記スイッチを導通させることとした。
【発明の効果】
【０００９】
本発明の手段により、発熱抵抗体に通電する場合には、前記駆動用ＭＯＳトランジスタがオンするとともに、駆動用ＭＯＳトランジスタの基板とソースとの間の導通及び遮断を行なうスイッチが遮断して基板がフローティングになるために、ドレイン側の高電界空乏層領域で発生した基板電流により基板電位がソースからみて順方向にバイアスされ、寄生バイポーラトランジスタがオンする。従って、駆動用ＭＯＳトランジスタと寄生バイポーラトランジスタの両方がオンした状態となるために、チップサイズを大きくすること無く駆動能力を上げることが可能となる。また、基板を順方向にバイアスするためにＩＣ内で電流を供給する特許文献１の場合とは異なり、ＩＣの消費電流は増加しない。
【発明を実施するための最良の形態】
【００１０】
図１は、本発明のサーマルヘッド駆動用ＩＣの第１の実施例を示す回路図である。
【００１１】
実際には、発熱抵抗体２及び各発熱抵抗体に対応する駆動用ＭＯＳトランジスタは、ＩＣ内に複数個存在する。ここではそのうちの１個を図で説明するが、他も全て同じ構成となる。
【００１２】
ＩＣの外に存在する発熱抵抗体電源１およびそれにつながる発熱抵抗体２は、ＩＣの表面にある駆動用ＮＭＯＳトランジスタ出力端子３を介して、ＩＣ内の駆動用ＮＭＯＳトランジスタ５のドレインに接続されている。駆動用ＮＭＯＳトランジスタ５のソースはグランド４に接続されている。駆動用ＮＭＯＳトランジスタ５は、駆動用ＮＭＯＳトランジスタゲート端子６に入力される信号によりオンオフが制御され、それにより、発熱抵抗体２に流れる電流が制御される。また駆動用ＮＭＯＳトランジスタ５の基板とソースとの導通及び遮断を行なうスイッチ７が配置されている。
【００１３】
発熱抵抗体２に通電する場合には、駆動用ＮＭＯＳトランジスタ５をオンするＨｉ信号を駆動用ＮＭＯＳトランジスタゲート端子６に入力するとともに、前記駆動用ＮＭＯＳトランジスタの基板とグランド間のスイッチ７を遮断する。駆動用ＮＭＯＳトランジスタのチャネルには電子が流れ、その一部がドレイン電界で荷電子帯の電子をたたき出し、それにより発生した正孔が基板に流れ込む。スイッチ７が遮断されているために、基板の電位はソースより高くなり、ＮＰＮの寄生バイポーラトランジスタが容易にオンする。ＮＰＮの寄生バイポーラトランジスタのオンにより、駆動用ＮＭＯＳトランジスタのみがオンした場合に比べて、オン抵抗は非常に低くなり、発熱抵抗体２に十分な電流を流すことができる。
【００１４】
発熱抵抗体２に通電しない場合には、駆動用ＮＭＯＳトランジスタ５をオフするＬｏ信号を駆動用ＮＭＯＳトランジスタゲート端子６に入力するとともに、前記駆動用ＮＭＯＳトランジスタの基板とグランド間のスイッチ７を導通する。基板の電位はソースと同電位に近くなり、ＮＰＮの寄生バイポーラトランジスタが容易にオフする。
【００１５】
この実施例においては、発熱抵抗体２に電流を流すため、寄生バイポーラトランジスタがオンして非常にオン抵抗が小さくなった場合でも、電流の最大値は発熱抵抗体で制限される。従って、本発明においては、発熱抵抗体２の抵抗値、及び発熱抵抗体電源１の電圧を適切に設定すれば、大電流が流れたことによる駆動用ＮＭＯＳトランジスタ５の破壊を防止することが可能となる。
【図面の簡単な説明】
【００１６】
【図１】本発明のサーマルヘッド駆動用ＩＣの一例を示す回路図である。
【図２】従来のサーマルヘッド駆動用ＩＣの一例を示す回路図である。
【符号の説明】
【００１７】
１    発熱抵抗体電源
２    発熱抵抗体
３    駆動用ＮＭＯＳトランジスタ出力端子
４    グランド
５    駆動用ＮＭＯＳトランジスタ
６    駆動用ＮＭＯＳトランジスタゲート端子
７    駆動用ＮＭＯＳトランジスタ基板とグランド間のスイッチ
【図１】
2008183755.tif 000003
【図２】
2008183755.tif 000004