(57)【要約】【課題】Ｓｉ基板上で、線形な減衰制御特性、優れたノイズ特性をもったばらつきに強い可変減衰回路を提供する。【解決手段】信号入力端子４０４と信号出力端子４０５とを結ぶ信号ラインに直列に可変減衰用ＭＯＳＦＥＴ４１１を有する信号減衰部４００と、可変減衰用ＭＯＳＦＥＴ４１１のゲート電位を制御し減衰量を調整する減衰量制御回路部４０１と、可変減衰用ＭＯＳＦＥＴ４１１にソースバイアスを与えるためのソースバイアス回路部４０２とを有している。ソースバイアス回路部４０２はバイアス用ＭＯＳＦＥＴを有し、バイアス用ＭＯＳＦＥＴのソース電位が減衰用ＭＯＳＦＥＴのソース電位に与えられる。また、可変減衰用ＭＯＳＦＥＴ４１１のバックゲートと基板間に抵抗４２４を付加し、ゲートと接地端子間に容量４０３を付加し、ソースバイアス回路部と接地端子間に容量４２５とスイッチ４２６を付加している。【選択図】図４
2008078898.tif 000002
【特許請求の範囲】
【請求項１】
信号入力部と信号出力部との間の信号経路に直列に挿入された信号減衰用素子を有する信号減衰部と、
前記信号減衰用素子に減衰量制御信号を与える減衰量制御回路部と、
前記信号減衰用素子にバイアスを与えるバイアス回路部と、
前記信号減衰用素子と前記減衰量制御回路部との接続部と接地端子との間に接続された容量とを備えた可変減衰回路。
【請求項２】
前記信号減衰用素子がＦＥＴからなり、前記減衰量制御回路部は前記ＦＥＴのゲート端子に減衰量制御信号を与えて前記ＦＥＴのＯＮ抵抗を制御し、前記バイアス回路部は前記ＦＥＴのソース端子にバイアスを与え、前記容量は前記ＦＥＴのゲート端子と前記接地端子との間に接続されている請求項１記載の可変減衰回路。
【請求項３】
信号入力部と信号出力部との間の信号経路に直列に挿入された信号減衰用ＦＥＴを有する信号減衰部と、
前記信号減衰用ＦＥＴのゲート端子に減衰量制御信号を与えて前記信号減衰用ＦＥＴのＯＮ抵抗を制御する減衰量制御回路部と、
前記信号減衰用ＦＥＴのソース端子にバイアスを与えるバイアス回路部とを備え、
前記バイアス回路部は、前記信号減衰用ＦＥＴのしきい値電圧ばらつきを補償するバイアス用ＦＥＴを有する可変減衰回路。
【請求項４】
信号入力部と信号出力部との間の信号経路に直列に挿入された信号減衰用ＦＥＴを有する信号減衰部と、
前記信号減衰用ＦＥＴのゲート端子に減衰量制御信号を与えて前記信号減衰用ＦＥＴのＯＮ抵抗を制御する減衰量制御回路部と、
前記信号減衰用ＦＥＴのソース端子にバイアスを与えるバイアス回路部と、
前記信号減衰用ＦＥＴのバックゲート部と基板間に接続された抵抗とを備えた可変減衰回路。
【請求項５】
信号入力部と信号出力部との間の信号経路に直列に挿入された信号減衰用ＦＥＴを有する信号減衰部と、
前記信号減衰用ＦＥＴのゲート端子に減衰量制御信号を与えて前記信号減衰用ＦＥＴのＯＮ抵抗を制御する減衰量制御回路部と、
前記信号減衰用ＦＥＴのソース端子にバイアスを与えるバイアス回路部と、
前記バイアス回路部と接地端子間に接続された容量もしくは容量とスイッチとを備えた可変減衰回路。
【請求項６】
信号入力部と信号出力部との間の信号経路にＦＥＴが挿入接続されてこのＦＥＴのゲート端子に与えられる信号によって前記信号入力部に与えられた信号の減衰量を制御して出力する信号減衰部と、
前記ゲート端子に信号を与えて前記ＦＥＴのＯＮ抵抗値を異ならせる減衰量制御回路部と、
前記ＦＥＴのソース端子に一端を接続した抵抗素子の他端と接地端子間に第１の容量素子を接続し、この抵抗素子を介して直流電圧を与えるバイアス回路部と、
前記ＦＥＴのバックゲート部と前記接地端子間に接続された抵抗とを備え、
前記ゲート端子と前記接地端子間に第２の容量素子を接続したことを特徴とする可変減衰回路。
【請求項７】
信号入力部と信号出力部との間の信号経路と接地端子との間に挿入された信号減衰用素子を有する信号減衰部と、
前記信号減衰用素子に減衰量制御信号を与える減衰量制御回路部と、
前記信号減衰用素子にバイアスを与えるバイアス回路部と、
前記信号減衰用素子と前記バイアス回路部との接続部と前記接地端子との間に接続された容量とを備えた可変減衰回路。
【請求項８】
前記信号減衰用素子がＦＥＴからなり、前記減衰量制御回路部は前記ＦＥＴのドレイン端子に減衰量制御信号を与えて前記ＦＥＴのＯＮ抵抗を制御し、前記バイアス回路部は前記ＦＥＴのゲート端子にバイアスを与え、前記容量は前記ＦＥＴのゲート端子と前記接地端子との間に接続されている請求項７記載の可変減衰回路。
【請求項９】
信号入力部と信号出力部との間の信号経路と接地端子との間に挿入された信号減衰用ＦＥＴを有する信号減衰部と、
前記信号減衰用ＦＥＴのドレイン端子に減衰量制御信号を与えて前記信号減衰用ＦＥＴのＯＮ抵抗を制御する減衰量制御回路部と、
前記信号減衰用ＦＥＴのゲート端子にバイアスを与えるバイアス回路部とを備え、
前記バイアス回路部は、前記信号減衰用ＦＥＴのしきい値電圧ばらつきを補償するバイアス用ＦＥＴを有する可変減衰回路。
【請求項１０】
信号入力部と信号出力部との間の信号経路と接地端子との間に挿入された信号減衰用ＦＥＴを有する信号減衰部と、
前記信号減衰用ＦＥＴのドレイン端子に減衰量制御信号を与えて前記信号減衰用ＦＥＴのＯＮ抵抗を制御する減衰量制御回路部と、
前記信号減衰用ＦＥＴのゲート端子にバイアスを与えるバイアス回路部と、
前記信号減衰用ＦＥＴのバックゲート部と基板間に接続された抵抗とを備えた可変減衰回路。
【請求項１１】
信号入力部と信号出力部との間の信号経路と交流接地間に第１の容量素子とＦＥＴの電流経路端子対が直列に挿入接続されて前記第１の容量素子と前記ＦＥＴの電流経路の一端との接続部に与えられる信号によって前記信号入力部に与えられた信号の減衰量を制御して出力する信号減衰部と、
前記ＦＥＴの前記一端に信号を与えて前記ＦＥＴのＯＮ抵抗値を異ならせる減衰量制御回路部と、
前記ＦＥＴのゲート端子に抵抗素子を介して直流電圧を与えるバイアス回路部と、
前記ＦＥＴのバックゲート部と前記接地端子間に接続された抵抗とを備え、
前記ゲート端子と前記接地端子間に第２の容量素子を接続したことを特徴とする可変減衰回路。
【請求項１２】
信号入力部と信号出力部との間の信号経路に直列に挿入された第１の信号減衰用素子を有する第１の信号減衰部と、
前記第１の信号減衰用素子に減衰量制御信号を与える第１の減衰量制御回路部と、
前記第１の信号減衰用素子にバイアスを与える第１のバイアス回路部と、
前記第１の信号減衰用素子と前記第１の減衰量制御回路部との接続部と接地端子との間に接続された第１の容量と、
前記信号入力部と前記信号出力部との間の信号経路と接地端子との間に挿入された第２の信号減衰用素子を有する第２の信号減衰部と、
前記第２の信号減衰用素子に前記減衰量制御信号を与える第２の減衰量制御回路部と、
前記第２の信号減衰用素子にバイアスを与える第２のバイアス回路部と、
前記第２の信号減衰用素子と前記第２のバイアス回路部との接続部と前記接地端子との間に接続された第２の容量とを備えた可変減衰回路。
【請求項１３】
前記第１の信号減衰用素子が第１のＦＥＴからなり、前記第１の減衰量制御回路部は前記第１のＦＥＴのゲート端子に減衰量制御信号を与えて前記第１のＦＥＴのＯＮ抵抗を制御し、前記第１のバイアス回路部は前記第１のＦＥＴのソース端子にバイアスを与え、前記第１の容量は前記第１のＦＥＴのゲート端子と前記接地端子との間に接続され、
前記第２の信号減衰用素子が第２のＦＥＴからなり、前記第２の減衰量制御回路部は前記第２のＦＥＴのドレイン端子に減衰量制御信号を与えて前記第２のＦＥＴのＯＮ抵抗を制御し、前記第２のバイアス回路部は前記第２のＦＥＴのゲート端子にバイアスを与え、前記第２の容量は前記第２のＦＥＴのゲート端子と前記接地端子との間に接続されている請求項１２記載の可変減衰回路。
【請求項１４】
信号入力部と信号出力部との間の信号経路に直列に挿入された第１の信号減衰用ＦＥＴを有する第１の信号減衰部と、
前記第１の信号減衰用ＦＥＴのゲート端子に減衰量制御信号を与えて前記第１の信号減衰用ＦＥＴのＯＮ抵抗を制御する第１の減衰量制御回路部と、
前記第１の信号減衰用ＦＥＴのソース端子にバイアスを与える第１のバイアス回路部と、
前記信号入力部と前記信号出力部との間の信号経路と接地端子との間に挿入された第２の信号減衰用ＦＥＴを有する第２の信号減衰部と、
前記第２の信号減衰用ＦＥＴのドレイン端子に減衰量制御信号を与えて前記第２の信号減衰用ＦＥＴのＯＮ抵抗を制御する第２の減衰量制御回路部と、
前記第２の信号減衰用ＦＥＴのゲート端子にバイアスを与える第２のバイアス回路部とを備え、
前記第１のバイアス回路部は、前記第１の信号減衰用ＦＥＴのしきい値電圧ばらつきを補償する第１のバイアス用ＦＥＴを有し、
前記第２のバイアス回路部は、前記第２の信号減衰用ＦＥＴのしきい値電圧ばらつきを補償する第２のバイアス用ＦＥＴを有する可変減衰回路。
【請求項１５】
信号入力部と信号出力部との間の信号経路に直列に挿入された第１の信号減衰用ＦＥＴを有する第１の信号減衰部と、
前記第１の信号減衰用ＦＥＴのゲート端子に減衰量制御信号を与えて前記第１の信号減衰用ＦＥＴのＯＮ抵抗を制御する第１の減衰量制御回路部と、
前記第１の信号減衰用ＦＥＴのソース端子にバイアスを与える第１のバイアス回路部と、
前記信号入力部と前記信号出力部との間の信号経路と接地端子との間に挿入された第２の信号減衰用ＦＥＴを有する第２の信号減衰部と、
前記第２の信号減衰用ＦＥＴのドレイン端子に減衰量制御信号を与えて前記第２の信号減衰用ＦＥＴのＯＮ抵抗を制御する第２の減衰量制御回路部と、
前記第２の信号減衰用ＦＥＴのゲート端子にバイアスを与える第２のバイアス回路部と、
前記第１の信号減衰用ＦＥＴのバックゲート部と基板間に接続された第１の抵抗と、
前記第２の信号減衰用ＦＥＴのバックゲート部と基板間に接続された第２の抵抗とを備えた可変減衰回路。
【請求項１６】
信号入力部と信号出力部との間の信号経路に直列に挿入された第１の信号減衰用ＦＥＴを有する第１の信号減衰部と、
前記第１の信号減衰用ＦＥＴのゲート端子に減衰量制御信号を与えて前記第１の信号減衰用ＦＥＴのＯＮ抵抗を制御する第１の減衰量制御回路部と、
前記第１の信号減衰用ＦＥＴのソース端子にバイアスを与える第１のバイアス回路部と、
前記信号入力部と前記信号出力部との間の信号経路と接地端子との間に挿入された第２の信号減衰用ＦＥＴを有する第２の信号減衰部と、
前記第２の信号減衰用ＦＥＴのドレイン端子に減衰量制御信号を与えて前記第２の信号減衰用ＦＥＴのＯＮ抵抗を制御する第２の減衰量制御回路部と、
前記第２の信号減衰用ＦＥＴのゲート端子にバイアスを与える第２のバイアス回路部と、
前記第１のバイアス回路部と接地端子間に接続された容量もしくは容量とスイッチとを備えた可変減衰回路。
【請求項１７】
前記第１の信号減衰用ＦＥＴのバックゲート部と前記接地端子間に第１の抵抗を接続し、
前記第２の信号減衰用ＦＥＴのバックゲート部と前記接地端子間に第２の抵抗を接続したことを特徴とする請求項１６記載の可変減衰回路。
【請求項１８】
請求項１から請求項１７までの何れか１項記載の少なくとも一つの可変減衰回路と、少なくとも一つの高周波増幅回路と、少なくとも一つの発振器とを備えた無線送信装置と、前記無線送信装置に接続されて無線周波数を送信するアンテナとを備えた高周波無線回路システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変減衰回路およびそれを用いた高周波無線回路システムに関するものである。特に、本発明の可変減衰回路は、各種の無線通信機器において高周波信号の減衰に用いられるものであって、線形な減衰制御特性の実現、ノイズ特性の向上、製造プロセスや温度による素子の電気特性のばらつき補正等を図ったものである。
【背景技術】
【０００２】
電界効果トランジスタを用いた半導体集積回路は、近年、通信分野の高周波回路用に開発が進められている。この半導体集積回路ブロックの一つに減衰量制御（利得制御）の必要な減衰回路がある。
【０００３】
図２は、ＧａＡｓＦＥＴを用いた従来の可変減衰回路の構成を示す回路図である。図２に示すように、従来の可変減衰回路は、信号入力端子（ＩＮ）２３１から入力された高周波信号が直列に挿入された信号減衰用ＧａＡｓＦＥＴ２４０を含む信号減衰部２６０により減衰されて、信号出力端子（ＯＵＴ）２３２より出力される。また、信号入力端子２３１から入力された高周波信号は、信号入力端子２３１と接地端子（ＧＮＤ）２３６との間に挿入された信号減衰用ＧａＡｓＦＥＴ２４５を含む信号減衰部２６１、信号出力端子２３２と接地端子２３７との間に挿入された信号減衰用ＧａＡｓＦＥＴ２５１を含む信号減衰部２６２によっても減衰されて、信号出力端子２３２より出力される。
【０００４】
この際、減衰量制御端子（Ｖｃ）２３３から入力される減衰量制御信号によって信号減衰用ＧａＡｓＦＥＴ２４０、２４５、２５１の減衰量を制御できる。減衰量制御端子２３３と信号減衰用ＧａＡｓＦＥＴ２４０のゲートとの間にはゲートバイアス供給用抵抗２５５が、減衰量制御端子２３３と信号減衰用ＧａＡｓＦＥＴ２４５のソースとの間にはドレインバイアス供給用抵抗２５９が、減衰量制御端子２３３と信号減衰用ＧａＡｓＦＥＴ２５１のソースとの間にはドレインバイアス供給用抵抗２５６が設けられている。
【０００５】
また、信号減衰用ＧａＡｓＦＥＴ２４０のソースバイアス供給端子（Ｖｒｅｆ１）２３４と信号減衰用ＧａＡｓＦＥＴ２４０のソース間にはソースバイアス供給用抵抗２３９が、信号減衰用ＧａＡｓＦＥＴ２４５、２５１のゲートバイアス供給端子（Ｖｒｅｆ２）２３５と信号減衰用ＧａＡｓＦＥＴ２４５、２５１のゲート間にはそれぞれゲートバイアス供給用抵抗２５７、ゲートバイアス供給用抵抗２５８が設けられている。
【０００６】
信号減衰用ＧａＡｓＦＥＴの高減衰時の通過特性の周波数依存性を軽減するために、信号減衰用ＧａＡｓＦＥＴ２４０、２４５、２５１のソースとドレイン間には、それぞれ、ドレインバイアス供給用抵抗２４１、ソース電位供給用抵抗２４６、ソース電位供給用抵抗２５２が設けられている。
【０００７】
符号２３８、２４２、２４３、２４８、２４９、２５４はＤＣ遮断容量、符号２４４、２４７、２５０、２５３は入出力整合用抵抗である。
【０００８】
この可変減衰回路は、減衰量制御端子２３３から供給される減衰量制御信号を、直列に挿入された信号減衰用ＧａＡｓＦＥＴ２４０のゲート端子、シャントに挿入された信号減衰用ＧａＡｓＦＥＴ２４５、２５１のソース端子に接続することで、１種類の減衰量制御信号で３箇所の減衰用ＧａＡｓＦＥＴ２４０、２４５、２５１を制御することを可能としている。
【０００９】
また、可変減衰回路の状態として、低インピーダンス状態と高インピーダンス状態の２つの状態のみならず、低インピーダンス状態から高インピーダンス状態まで連続的な状態をとることを可能としている。一般に、可変減衰回路は、高減衰状態から低減衰状態にわたって、その制御特性の線形性が要求されるが、減衰量制御端子２３３の電圧値を連続的に変えることで、信号減衰用ＧａＡｓＦＥＴ２４０が低抵抗で、信号減衰用ＧａＡｓＦＥＴ２４５、２５１が高抵抗の低減衰状態から、信号減衰用ＧａＡｓＦＥＴ２４０が高抵抗で、信号減衰用ＧａＡｓＦＥＴ２４５、２５１が低抵抗の高減衰状態まで所望の減衰量に制御可能であり、線形な制御特性を実現している。
【特許文献１】特開２００５−２７０６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、近年、無線回路システムの規模は拡大の傾向をたどっており、従来は、ＧａＡｓ基板など単独の基板上に構成されていた高周波可変減衰回路も、発振器や混合器等の他の半導体回路と同一のＳｉ半導体基板上に作製されるようになってきた。その結果、ＧａＡｓプロセス等に比べると基板抵抗の低いＳｉ基板上に高周波可変減衰回路を作製する必要がでてきた。
【００１１】
また、近年の無線回路システムの小型化・多機能化に伴い、出力可変範囲の広いＵＭＴＳ（Universal Mobile Telecommunication System）通信方式と厳格なノイズ特性の要求されるＧＳＭ(Global System for Mobile Communications)通信方式のマルチ通信方式に対応した無線回路を作製する必要が出てきたりしてきた。
【００１２】
上記のような無線回路システムに対応した可変減衰回路をＳｉ半導体プロセスにて作製する場合、次の５つの課題がある。
【００１３】
一点目は、Ｓｉ半導体基板で高周波回路を作製する場合、寄生容量の影響による信号の漏れが問題となっている。可変減衰回路に関しても、高減衰状態において、信号減衰用ＭＯＳＦＥＴのドレイン−ゲート間、およびゲート−ソース間に発生する寄生容量を介してドレインからソース側へ信号が漏れ、高減衰状態でのアイソレーション特性を悪化させ、減衰制御特性を悪化させている。
【００１４】
二点目は、制御回路で発生したノイズが高周波回路に混入することによりノイズ特性が劣化することが問題となっている。可変減衰回路に関しても、制御回路で発生したノイズが信号減衰用ＭＯＳＦＥＴのゲートを介して高周波信号ラインに混入し、マルチ通信方式に対応した近年の厳しいノイズ特性に満足しないことがあげられる。
【００１５】
三点目は、Ｓｉ半導体基板で作製する場合、基板抵抗成分が低いことの影響による信号の漏れが問題となっている。可変減衰回路に関しても、高減衰状態において、信号減衰用ＭＯＳＦＥＴのバックゲートを介して基板に信号が漏れ、減衰制御特性を悪化させている。
【００１６】
四点目は、製造プロセスや温度変動によるばらつきの影響が挙げられる。可変減衰回路に関しても、より厳しい線形性が要求されるようになり、製造プロセスや温度変動による信号減衰用ＭＯＳＦＥＴのしきい値電圧ばらつきによって減衰制御特性に関して所望の線形性が満たさなくなるという問題がある。
【００１７】
五点目は、Ｓｉ半導体基板で高周波回路を作製する場合、抵抗の影響による信号の漏れが問題となっている。可変減衰回路に関しても、ソースバイアス、ドレインバイアス供給のためと周波数特性の改善のためにソース−ドレイン間に抵抗を追加する必要があるが、高減衰状態において、この抵抗を介して信号がソース−ドレイン間を伝播し、減衰制御特性が悪化するという問題がある。
【００１８】
したがって、本発明の目的は、線形な減衰制御特性、優れたノイズ特性をもち、製造プロセスや温度によるＭＯＳＦＥＴのしきい値ばらつきに強い可変減衰回路およびそれを用いた高周波無線回路システムを提供することである。
【課題を解決するための手段】
【００１９】
第１の発明の可変減衰回路は、上記課題の一点目、二点目、三点目、四点目を解決した可変減衰回路である。この可変減衰回路は、信号入力部と信号出力部の間の信号経路に直列に挿入された信号減衰用素子を有する信号減衰部と、前記信号減衰用素子を制御する減衰量制御回路部と、前記信号減衰用素子の製造プロセスや温度ばらつきを補正したバイアスを与えるバイアス回路部とを有し、前記信号減衰用素子と減衰量制御回路の接続部と、接地端子との間に容量を有し、前記信号減衰用素子は、減衰量制御回路部で生成された減衰量制御信号に応じた減衰量で高周波信号の減衰を行う構成をしている。
【００２０】
上記構成において、信号減衰用素子は一般にＦＥＴ、特にＭＯＳＦＥＴが好ましく、信号減衰用素子を制御する減衰量制御回路部は、ＦＥＴのゲート端子に接続され、バイアス回路部は、信号減衰用ＦＥＴと同じ製造プロセス・温度変動ばらつきを持つＦＥＴを用いて構成されてソースバイアス抵抗、ドレインバイアス抵抗を介して信号減衰用ＦＥＴのソース端子、ドレイン端子に接続され、前記容量は信号減衰用ＦＥＴのゲート端子と接地端子間に挿入されている。また、信号減衰用ＦＥＴのウェルはトリプルウェル構造をしており、バックゲートと基板間に高抵抗が挿入されている。
【００２１】
この構成によれば、前記信号減衰用ＦＥＴのゲート端子と接地端子との間に容量を有したことで、ドレインーゲート間の容量、ゲートーソース間の容量を介して信号が漏れる経路を遮断し、高アイソレーション時の減衰特性を向上させることができる。また同構成をとることにより、抵抗等で構成される減衰量制御回路部で発生したノイズがゲートを介して高周波信号ラインに混入するのを防ぎ、ノイズ特性を向上させることができる。その結果、一点目、二点目の課題が解決できる。
【００２２】
また、信号減衰用ＦＥＴのウェルをトリプルウェル構造にし、バックゲートと基板間に高抵抗を挿入したことで、バックゲートを介して基板に信号が漏れる経路を遮断し、減衰制御特性を向上させることができる。その結果、三点目の課題が解決できる。
【００２３】
さらに、信号減衰用ＦＥＴと同じ製造プロセス・温度変動のしきい値ばらつきを持つＦＥＴを用いて構成されたバイアス回路部で信号減衰用ＦＥＴのソースバイアスを与えることで、信号減衰用ＦＥＴのしきい値の製造プロセスや温度ばらつきを補正することができる。その結果、四点目の課題が解決できる。この場合、（ソース）バイアス回路部で生成されるバイアス値は、信号減衰用ＦＥＴのしきい値電圧が製造プロセス・温度変動によって増加したときには減少し、逆に信号減衰用ＦＥＴのしきい値電圧が減少したときには増加するように制御されることが好ましい。
【００２４】
前記の四点の改善効果を組み合わせることで、信号やノイズの漏れ経路の遮断、およびしきい値電圧の安定化が達成でき、トランジスタの持つ本来の性能を生かすことが可能となる。その結果、連続的に変化する如何なる減衰状態においても線形な減衰制御特性が実現でき、優れたノイズ特性を持ったばらつきに強い可変減衰回路が実現できる。
【００２５】
第２の発明の可変減衰回路は、上記課題の二点目、三点目、四点目を解決した可変減衰回路である。この可変減衰回路は、信号入力部と信号出力部の間の信号経路から接地端子に挿入された信号減衰用素子を有する信号減衰部と、前記信号減衰用素子を制御する減衰量制御回路部と、前記信号減衰用素子の製造プロセスや温度ばらつきを補正したバイアスを与えるバイアス回路部とを有し、前記信号減衰用素子と減衰量制御回路部の接続部と、接地端子との間に容量を有し、前記信号減衰用素子は、減衰量制御回路部で生成された減衰量制御信号に応じた減衰量で高周波信号の減衰を行う構成をしている。
【００２６】
上記構成において、信号減衰用素子は一般にＦＥＴが好ましく、信号減衰用要素を制御する減衰量制御回路部は、ＦＥＴのソース端子に接続され、バイアス回路部は、信号減衰用ＦＥＴと同じ製造プロセス・温度変動ばらつきを持つＦＥＴを用いて構成されて信号減衰用ＦＥＴのゲート端子に接続され、前記容量は信号減衰用ＦＥＴのゲート端子と接地端子間に挿入されている。また、信号減衰用ＦＥＴのウェルはトリプルウェル構造をしており、バックゲートと基板間に高抵抗が挿入されている。
【００２７】
この構成によれば、前記信号減衰用ＦＥＴのゲート端子と接地端子との間に容量を有したことで、抵抗等で構成されるゲートバイアス回路部で発生したノイズがゲートを介して高周波信号ラインに混入するのを防ぎ、ノイズ特性を向上させることができる。その結果、二点目の課題が解決できる。
【００２８】
また、信号減衰用ＦＥＴのウェルをトリプルウェル構造にし、バックゲートと基板間に高抵抗を挿入したことで、バックゲートを介して基板に信号が漏れる経路を遮断し、減衰制御特性を向上させることができる。その結果、三点目の課題が解決できる。
【００２９】
さらに、信号減衰用ＦＥＴと同じ製造プロセス・温度変動のしきい値ばらつきを持つＦＥＴを用いて構成されたバイアス回路部で信号減衰用ＦＥＴのゲートバイアスを与えることで、信号減衰用ＦＥＴのしきい値の製造プロセスや温度ばらつきを補正することができる。その結果、四点目の課題が解決できる。この場合、（ゲート）バイアス回路部で生成されるバイアス値は、信号減衰用ＦＥＴのしきい値電圧が製造プロセス・温度変動によって増加したときには増加し、逆に信号減衰用ＦＥＴのしきい値電圧が減少したときには減少するように制御されることが好ましい。
【００３０】
前記の三点の改善効果を組み合わせることで、信号やノイズの漏れ経路の遮断、およびしきい値電圧の安定化が達成でき、トランジスタの持つ本来の性能を生かすことが可能となる。その結果、連続的に変化する如何なる減衰状態においても線形な減衰制御特性が実現でき、優れたノイズ特性を持ったばらつきに強い可変減衰回路が実現できる。
【００３１】
第３の発明の可変減衰回路は、上記課題の一点目、二点目、三点目、四点目、五点目を解決した可変減衰回路である。この可変減衰回路は、信号入力部と信号出力部の間の信号経路に直列に挿入された信号減衰用素子を有する信号減衰部と、前記信号減衰用素子を制御する減衰量制御回路部と、前記信号減衰用素子の製造プロセスや温度ばらつきを補正したバイアスを与えるバイアス回路部とを有し、前記信号減衰用素子と減衰量制御回路の接続部と、接地端子との間に容量を有し、前記信号減衰用素子とバイアス回路部の接続部と、接地端子との間に容量とスイッチを有し、前記信号減衰用素子は、減衰量制御回路部で生成された減衰量制御信号に応じた減衰量で高周波信号の減衰を行う構成をしている。
【００３２】
上記構成において、信号減衰用素子は一般にＦＥＴが好ましく、信号減衰用素子を制御する減衰量制御回路部は、ＦＥＴのゲート端子に接続され、バイアス回路部は、信号減衰用ＦＥＴと同じ製造プロセス・温度変動ばらつきを持つＦＥＴを用いて構成されてソースバイアス抵抗、ドレインバイアス抵抗を介して信号減衰用ＦＥＴのソース端子、ドレイン端子に接続される。前記信号減衰用素子と減衰量制御回路の接続部に付加された容量は信号減衰用ＦＥＴのゲート端子と接地端子間に挿入されており、前記信号減衰用素子とバイアス回路部の接続部に付加された容量は信号減衰用ＦＥＴのソースバイアス抵抗とドレインバイアス抵抗の接続部と接地端子間に挿入されている。また、信号減衰用ＦＥＴのウェルはトリプルウェル構造をしており、バックゲートと基板間に高抵抗が挿入されている。
【００３３】
この構成によれば、前記信号減衰用ＦＥＴのゲート端子と接地端子との間に容量を有したことで、ドレインーゲート間の容量、ゲートーソース間の容量を介して信号が漏れる経路を遮断し、高アイソレーション時の減衰特性を向上させることができる。また同構成をとることにより、抵抗等で構成される減衰量制御回路部で発生したノイズがゲートを介して高周波信号ラインに混入するのを防ぎ、ノイズ特性を向上させることができる。その結果、一点目、二点目の課題が解決できる。
【００３４】
また、信号減衰用ＦＥＴのウェルをトリプルウェル構造にし、バックゲートと基板間に高抵抗を挿入したことで、バックゲートを介して基板に信号が漏れる経路を遮断し、減衰制御特性を向上させることができる。その結果、三点目の課題が解決できる。
さらに、信号減衰用ＦＥＴと同じ製造プロセス・温度変動のしきい値ばらつきを持つＦＥＴを用いて構成されたバイアス回路部で信号減衰用ＦＥＴのソースバイアスを与えることで、信号減衰用ＦＥＴのしきい値の製造プロセスや温度ばらつきを補正することができる。その結果、四点目の課題が解決できる。この場合、（ソース）バイアス回路部で生成されるバイアス値は、信号減衰用ＦＥＴのしきい値電圧が製造プロセス・温度変動によって増加したときには減少し、逆に信号減衰用ＦＥＴのしきい値電圧が減少したときには増加するように制御されることが好ましい。
【００３５】
またさらに、前記信号減衰用ＦＥＴのソースバイアス抵抗とドレインバイアス抵抗の接続部と接地端子間に容量とスイッチを有したことで、ソースバイアス抵抗、ドレインバイアス抵抗を介して、入力端子から出力端子に信号が漏れる経路を遮断し、高アイソレーション時の減衰特性を向上させることができる。その結果、五点目の課題が解決できる。
【００３６】
前記五点の改善効果を組み合わせることで、第１の発明の可変減衰回路よりもさらに信号の漏れ経路を遮断でき、第１の発明の回路同等ノイズの漏れ経路の遮断、しきい値電圧の安定化の達成が実現でき、減衰特性、ノイズ特性などトランジスタの持つ本来の性能を最大限生かすことが可能となる。その結果、連続的に変化する如何なる減衰状態においても線形な減衰制御特性が実現でき、優れたノイズ特性を持ったばらつきに強い可変減衰回路が実現できる。
【００３７】
第４の発明の高周波無線回路システムは、少なくとも一つの第１または第２または第３の発明の可変減衰回路と少なくとも一つの発振器と少なくとも一つの高周波増幅器とを備えた無線送信装置と、無線送信装置に接続されて無線周波数を送受信する少なくとも一つのアンテナとを備えている。
【００３８】
この構成によれば、第１または第２または第３の発明と同様の効果を奏する。
【００３９】
以下、請求項毎に説明する。
【００４０】
請求項１記載の可変減衰回路は、信号入力部と信号出力部との間の信号経路に直列に挿入された信号減衰用素子を有する信号減衰部と、前記信号減衰用素子に減衰量制御信号を与える減衰量制御回路部と、前記信号減衰用素子にバイアスを与えるバイアス回路部と、前記信号減衰用素子と前記減衰量制御回路部との接続部と接地端子との間に接続された容量とを備えている。
【００４１】
請求項２記載の可変減衰回路は、請求項１記載の可変減衰回路において、前記信号減衰用素子がＦＥＴからなり、前記減衰量制御回路部は前記ＦＥＴのゲート端子に減衰量制御信号を与えて前記ＦＥＴのＯＮ抵抗を制御し、前記バイアス回路部は前記ＦＥＴのソース端子にバイアスを与え、前記容量は前記ＦＥＴのゲート端子と前記接地端子との間に接続されている。
【００４２】
請求項３記載の可変減衰回路は、信号入力部と信号出力部との間の信号経路に直列に挿入された信号減衰用ＦＥＴを有する信号減衰部と、前記信号減衰用ＦＥＴのゲート端子に減衰量制御信号を与えて前記信号減衰用ＦＥＴのＯＮ抵抗を制御する減衰量制御回路部と、前記信号減衰用ＦＥＴのソース端子にバイアスを与えるバイアス回路部とを備え、前記バイアス回路部は、前記信号減衰用ＦＥＴのしきい値電圧ばらつきを補償するバイアス用ＦＥＴを有する。
【００４３】
請求項４記載の可変減衰回路は、信号入力部と信号出力部との間の信号経路に直列に挿入された信号減衰用ＦＥＴを有する信号減衰部と、前記信号減衰用ＦＥＴのゲート端子に減衰量制御信号を与えて前記信号減衰用ＦＥＴのＯＮ抵抗を制御する減衰量制御回路部と、前記信号減衰用ＦＥＴのソース端子にバイアスを与えるバイアス回路部と、前記信号減衰用ＦＥＴのバックゲート部と基板間に接続された抵抗とを備える。
【００４４】
請求項５記載の可変減衰回路は、信号入力部と信号出力部との間の信号経路に直列に挿入された信号減衰用ＦＥＴを有する信号減衰部と、前記信号減衰用ＦＥＴのゲート端子に減衰量制御信号を与えて前記信号減衰用ＦＥＴのＯＮ抵抗を制御する減衰量制御回路部と、前記信号減衰用ＦＥＴのソース端子にバイアスを与えるバイアス回路部と、前記バイアス回路部と接地端子間に接続された容量もしくは容量とスイッチとを備える。
【００４５】
請求項６記載の可変減衰回路は、信号入力部と信号出力部との間の信号経路にＦＥＴが挿入接続されてこのＦＥＴのゲート端子に与えられる信号によって信号入力部に与えられた信号の減衰量を制御して出力する信号減衰部と、ゲート端子に信号を与えてＦＥＴのＯＮ抵抗値を異ならせる減衰量制御回路部と、ＦＥＴのソース端子に一端を接続した抵抗素子の他端と接地端子間に第１の容量素子を接続し、この抵抗素子を介して直流電圧を与えるバイアス回路部と、ＦＥＴのバックゲート部と接地端子間に接続された抵抗とを備え、ゲート端子と接地端子間に第２の容量素子を接続したことを特徴とする。
【００４６】
請求項７記載の可変減衰回路は、信号入力部と信号出力部との間の信号経路と接地端子との間に挿入された信号減衰用素子を有する信号減衰部と、
前記信号減衰用素子に減衰量制御信号を与える減衰量制御回路部と、
前記信号減衰用素子にバイアスを与えるバイアス回路部と、
前記信号減衰用素子と前記バイアス回路部との接続部と前記接地端子との間に接続された容量とを備えている。
【００４７】
請求項８記載の可変減衰回路は、請求項７記載の可変減衰回路において、前記信号減衰用素子がＦＥＴからなり、前記減衰量制御回路部は前記ＦＥＴのドレイン端子に減衰量制御信号を与えて前記ＦＥＴのＯＮ抵抗を制御し、前記バイアス回路部は前記ＦＥＴのゲート端子にバイアスを与え、前記容量は前記ＦＥＴのゲート端子と前記接地端子との間に接続されている。
【００４８】
請求項９記載の可変減衰回路は、信号入力部と信号出力部との間の信号経路と接地端子との間に挿入された信号減衰用ＦＥＴを有する信号減衰部と、前記信号減衰用ＦＥＴのドレイン端子に減衰量制御信号を与えて前記信号減衰用ＦＥＴのＯＮ抵抗を制御する減衰量制御回路部と、前記信号減衰用ＦＥＴのゲート端子にバイアスを与えるバイアス回路部とを備え、前記バイアス回路部は、前記信号減衰用ＦＥＴのしきい値電圧ばらつきを補償するバイアス用ＦＥＴを有する。
【００４９】
請求項１０記載の可変減衰回路は、信号入力部と信号出力部との間の信号経路と接地端子との間に挿入された信号減衰用ＦＥＴを有する信号減衰部と、前記信号減衰用ＦＥＴのドレイン端子に減衰量制御信号を与えて前記信号減衰用ＦＥＴのＯＮ抵抗を制御する減衰量制御回路部と、前記信号減衰用ＦＥＴのゲート端子にバイアスを与えるバイアス回路部と、前記信号減衰用ＦＥＴのバックゲート部と基板間に接続された抵抗とを備える。
【００５０】
請求項１１記載の可変減衰回路は、信号入力部と信号出力部との間の信号経路と交流接地間に第１の容量素子とＦＥＴの電流経路端子対が直列に挿入接続されて第１の容量素子とＦＥＴの電流経路の一端との接続部に与えられる信号によって信号入力部に与えられた信号の減衰量を制御して出力する信号減衰部と、ＦＥＴの一端に信号を与えてＦＥＴのＯＮ抵抗値を異ならせる減衰量制御回路部と、ＦＥＴのゲート端子に抵抗素子を介して直流電圧を与えるバイアス回路部と、ＦＥＴのバックゲート部と接地端子間に接続された抵抗とを備え、ゲート端子と接地端子間に第２の容量素子を接続したことを特徴とする。
【００５１】
請求項１２記載の可変減衰回路は、信号入力部と信号出力部との間の信号経路に直列に挿入された第１の信号減衰用素子を有する第１の信号減衰部と、前記第１の信号減衰用素子に減衰量制御信号を与える第１の減衰量制御回路部と、前記第１の信号減衰用素子にバイアスを与える第１のバイアス回路部と、前記第１の信号減衰用素子と前記第１の減衰量制御回路部との接続部と接地端子との間に接続された第１の容量と、前記信号入力部と前記信号出力部との間の信号経路と接地端子との間に挿入された第２の信号減衰用素子を有する第２の信号減衰部と、前記第２の信号減衰用素子に前記減衰量制御信号を与える第２の減衰量制御回路部と、前記第２の信号減衰用素子にバイアスを与える第２のバイアス回路部と、前記第２の信号減衰用素子と前記第２のバイアス回路部との接続部と前記接地端子との間に接続された第２の容量とを備えている。
【００５２】
請求項１３記載の可変減衰回路は、請求項１２記載の可変減衰回路において、前記第１の信号減衰用素子が第１のＦＥＴからなり、前記第１の減衰量制御回路部は前記第１のＦＥＴのゲート端子に減衰量制御信号を与えて前記第１のＦＥＴのＯＮ抵抗を制御し、前記第１のバイアス回路部は前記第１のＦＥＴのソース端子にバイアスを与え、前記第１の容量は前記第１のＦＥＴのゲート端子と前記接地端子との間に接続され、前記第２の信号減衰用素子が第２のＦＥＴからなり、前記第２の減衰量制御回路部は前記第２のＦＥＴのドレイン端子に減衰量制御信号を与えて前記第２のＦＥＴのＯＮ抵抗を制御し、前記第２のバイアス回路部は前記第２のＦＥＴのゲート端子にバイアスを与え、前記第２の容量は前記第２のＦＥＴのゲート端子と前記接地端子との間に接続されている。
【００５３】
請求項１４記載の可変減衰回路は、信号入力部と信号出力部との間の信号経路に直列に挿入された第１の信号減衰用ＦＥＴを有する第１の信号減衰部と、前記第１の信号減衰用ＦＥＴのゲート端子に減衰量制御信号を与えて前記第１の信号減衰用ＦＥＴのＯＮ抵抗を制御する第１の減衰量制御回路部と、前記第１の信号減衰用ＦＥＴのソース端子にバイアスを与える第１のバイアス回路部と、前記信号入力部と前記信号出力部との間の信号経路と接地端子との間に挿入された第２の信号減衰用ＦＥＴを有する第２の信号減衰部と、前記第２の信号減衰用ＦＥＴのドレイン端子に減衰量制御信号を与えて前記第２の信号減衰用ＦＥＴのＯＮ抵抗を制御する第２の減衰量制御回路部と、前記第２の信号減衰用ＦＥＴのゲート端子にバイアスを与える第２のバイアス回路部とを備え、前記第１のバイアス回路部は、前記第１の信号減衰用ＦＥＴのしきい値電圧ばらつきを補償する第１のバイアス用ＦＥＴを有し、
前記第２のバイアス回路部は、前記第２の信号減衰用ＦＥＴのしきい値電圧ばらつきを補償する第２のバイアス用ＦＥＴを有する。
【００５４】
請求項１５記載の可変減衰回路は、信号入力部と信号出力部との間の信号経路に直列に挿入された第１の信号減衰用ＦＥＴを有する第１の信号減衰部と、前記第１の信号減衰用ＦＥＴのゲート端子に減衰量制御信号を与えて前記第１の信号減衰用ＦＥＴのＯＮ抵抗を制御する第１の減衰量制御回路部と、前記第１の信号減衰用ＦＥＴのソース端子にバイアスを与える第１のバイアス回路部と、前記信号入力部と前記信号出力部との間の信号経路と接地端子との間に挿入された第２の信号減衰用ＦＥＴを有する第２の信号減衰部と、前記第２の信号減衰用ＦＥＴのドレイン端子に減衰量制御信号を与えて前記第２の信号減衰用ＦＥＴのＯＮ抵抗を制御する第２の減衰量制御回路部と、前記第２の信号減衰用ＦＥＴのゲート端子にバイアスを与える第２のバイアス回路部と、前記第１の信号減衰用ＦＥＴのバックゲート部と基板間に接続された第１の抵抗と、前記第２の信号減衰用ＦＥＴのバックゲート部と基板間に接続された第２の抵抗とを備える。
【００５５】
請求項１６記載の可変減衰回路は、信号入力部と信号出力部との間の信号経路に直列に挿入された第１の信号減衰用ＦＥＴを有する第１の信号減衰部と、前記第１の信号減衰用ＦＥＴのゲート端子に減衰量制御信号を与えて前記第１の信号減衰用ＦＥＴのＯＮ抵抗を制御する第１の減衰量制御回路部と、前記第１の信号減衰用ＦＥＴのソース端子にバイアスを与える第１のバイアス回路部と、前記信号入力部と前記信号出力部との間の信号経路と接地端子との間に挿入された第２の信号減衰用ＦＥＴを有する第２の信号減衰部と、前記第２の信号減衰用ＦＥＴのドレイン端子に減衰量制御信号を与えて前記第２の信号減衰用ＦＥＴのＯＮ抵抗を制御する第２の減衰量制御回路部と、前記第２の信号減衰用ＦＥＴのゲート端子にバイアスを与える第２のバイアス回路部と、第１のバイアス回路部と接地端子間に接続された容量もしくは容量とスイッチとを備える。
【００５６】
請求項１７記載の可変減衰回路は、請求項１６記載の可変減衰回路において、第１の信号減衰用ＦＥＴのバックゲート部と接地端子間に第１の抵抗を接続し、第２の信号減衰用ＦＥＴのバックゲート部と接地端子間に第２の抵抗を接続したことを特徴とする。
【００５７】
請求項１８記載の高周波無線回路システムは、請求項１から請求項１７までの何れか１項記載の少なくとも一つの可変減衰回路と、少なくとも一つの高周波増幅回路と、少なくとも一つの発振器とを備えた無線送信装置と、前記無線送信装置に接続されて無線周波数を送信するアンテナとを備えている。
【００５８】
この発明の構成によれば、請求項１から１７の可変減衰回路と同様の効果を奏する。
【発明の効果】
【００５９】
本発明の可変減衰回路および高周波無線回路システムによれば、ドレイン−ゲート間、ゲート−ソース間に発生する寄生容量を介して信号が漏れる経路を遮断することで、高減衰時のアイソレーション特性を改善できる。同時に、減衰量制御回路部で発生するノイズ等がゲートを介して信号線に混入するのを阻止することができる。また、バックゲートと基板間に高抵抗を挿入したことで、バックゲートを介して基板に信号が漏れる経路を遮断し、減衰制御特性を向上させることができる。さらに、製造プロセスや温度変動による信号減衰用のＦＥＴのしきい値ばらつきの影響を受けにくくすることができる。そして、ソースバイアス抵抗とドレインバイアス抵抗の接続部と接地端子間に容量とスイッチを有したことで、ソースバイアス抵抗、ドレインバイアス抵抗を介して、入力端子から出力端子に信号が漏れる経路を遮断し、高アイソレーション時の減衰特性を向上させることができる。上記の全ての効果によって、高減衰状態から低減衰状態まで広範囲に渡って連続的に線形な減衰制御特性を実現することができる。結果的に、従来、信号の漏れやノイズ、プロセスばらつきの影響により困難だったマルチバンド・マルチ通信方式対応の可変減衰回路をＳｉプロセスにて作製することが可能となった。
【発明を実施するための最良の形態】
【００６０】
（第１の実施の形態）
本発明の第１の実施の形態は、課題の一点目、二点目、三点目、四点目に対応した可変減衰回路（集積回路）である。以下、図１を参照しながら説明する。
【００６１】
図１に示す本発明の第１の実施の形態における可変減衰回路は、信号入力端子１０４から入力した高周波信号を減衰して信号出力端子１０５から出力する減衰回路であり、その減衰量が外部端子１０６より制御可能な可変減衰回路を想定する。また、この可変減衰回路は、例えばＳｉ半導体基板上に作製されることを想定する。
【００６２】
具体的には、本発明における可変減衰回路は、信号入力端子１０４と信号出力端子１０５との間に直列に挿入された信号減衰用ＭＯＳＦＥＴ（信号減衰用素子）１１１を有する信号減衰部１００と、信号減衰用ＭＯＳＦＥＴ１１１のＯＮ抵抗を制御する減衰量制御回路部１０１と、信号減衰用ＭＯＳＦＥＴ１１１のソースにバイアスを与えるソースバイアス回路部１０２とを有し、信号減衰用ＭＯＳＦＥＴ１１１は、減衰量制御回路部１０１で生成された減衰量制御信号に応じた減衰量で高周波信号の減衰を行う。
【００６３】
また、この可変減衰回路は、信号減衰用ＭＯＳＦＥＴ１１１のゲートと接地端子間に、容量１０３が追加されている。この容量１０３の効果は大きく二点ある。一点目が、減衰量制御回路部１０１で発生したノイズ成分が、信号減衰用ＭＯＳＦＥＴ１１１のゲートを介して高周波信号ライン（信号入力端子１０４から信号出力端子１０５へ至るライン）に混入するのを防ぐことである。二点目が、信号減衰用ＭＯＳＦＥＴ１１１のドレイン−ゲート間、ゲート−ソース間に発生する寄生容量の影響で、高減衰状態で高周波信号が信号入力端子１０４および信号出力端子１０５間に漏れるのを防ぐことである。
【００６４】
さらに、この可変減衰回路のソースバイアス回路部１０２は、信号減衰用ＭＯＳＦＥＴ１１１と同じしきい値電圧変動（温度特性）を持つソースバイアス生成用ＭＯＳＦＥＴ１１７を用いてバイアス電圧を作成することで、信号減衰用ＭＯＳＦＥＴ１１１の製造プロセスや温度によるしきい値電圧のばらつきを補正する効果を有している。
【００６５】
その上、この可変減衰回路の信号減衰用ＭＯＳＦＥＴ１１１のウェルはトリプルウェル構造となっており、バックゲート部と基板間に高抵抗１２４が追加されている。この高抵抗１２４の効果は、バックゲートを介して基板に信号が漏れるのを防ぐことである。なお、高抵抗とは、高い抵抗値を有する抵抗のことを意味する。
【００６６】
以下、具体的に可変減衰回路の回路接続について説明する。
【００６７】
まず、信号減衰用素子としては、例えばトリプルウェル構造をしたＮチャネルＭＯＳＦＥＴが好適である。信号減衰用ＭＯＳＦＥＴ１１１は、高周波可変減衰回路の信号入力端子１０４と信号出力端子１０５との間の信号経路に直列に挿入されており、信号入力端子１０４と信号減衰用ＭＯＳＦＥＴ１１１との間には、ＤＣ成分を遮断して、高周波成分のみ通過するＤＣ遮断容量１１２が挿入されており、信号減衰用ＭＯＳＦＥＴ１１１と信号出力端子１０５との間には、同じくＤＣ遮断容量１１３が挿入されている。信号減衰用ＭＯＳＦＥＴ１１１のバックゲート部と基板との間には、信号の漏れを遮断する高抵抗１２４が挿入されている。
【００６８】
次に、信号減衰用ＭＯＳＦＥＴ１１１のゲートには、減衰量制御回路部１０１が接続されている。減衰量制御回路部１０１の構成を説明する。減衰量制御用抵抗１１５と減衰量制御用抵抗１１６とが直列に接続され、抵抗１１５のもう片側の端子が利得制御端子（Ｖｃ）１０６に接続され、抵抗１１６のもう片側の端子が接地端子に接続されている。抵抗１１５と抵抗１１６との接続部と信号減衰用ＭＯＳＦＥＴ１１１のゲートとの間には、高周波を遮断して、ＤＣのみ通過させる高い抵抗値を有する抵抗１１４が接続されている。さらに、信号減衰用ＭＯＳＦＥＴ１１１のゲートと接地端子間に、容量１０３が追加されている。
【００６９】
信号減衰用ＭＯＳＦＥＴ１１１のソース端子に接続されているソースバイアス回路部１０２について説明する。抵抗１２０と抵抗１２１とが直列に接続され、抵抗１２０のもう片側の端子が電源電圧端子（Ｖｄｄ）１０７に接続され、抵抗１２１のもう片側の端子が接地端子に接続されている。抵抗１２０と抵抗１２１との接続部には、ソースバイアス生成用ＭＯＳＦＥＴ１１７のゲートが接続され、このソースバイアス生成用ＭＯＳＦＥＴ１１７は、信号減衰用ＭＯＳＦＥＴ１１１と同じ製造プロセス・温度変動ばらつきを有している。ソースバイアス生成用ＭＯＳＦＥＴ１１７のドレインと電源電圧端子１０７との間には、抵抗１１８が接続され、ソースバイアス生成用ＭＯＳＦＥＴ１１７のソースと接地端子との間には、抵抗１１９が接続されている。また、ソースバイアス生成用ＭＯＳＦＥＴ１１７のソースと信号減衰用ＭＯＳＦＥＴ１１１のソースの間には高周波を遮断してＤＣのみ通過させる高い抵抗値を有する抵抗１２２が接続され、ソースバイアス生成用ＭＯＳＦＥＴ１１７のソースと信号減衰用ＭＯＳＦＥＴ１１１のドレインとの間には高周波を遮断してＤＣのみ通過させる高い抵抗値を有する抵抗１２３が接続されている。
【００７０】
近年、無線通信システムはマルチバンド化、マルチ通信方式化が進んでいる。その中でも例えばＵＭＴＳ通信方式とＧＳＭ通信方式のマルチ通信方式がある。ＵＭＴＳ通信方式では、送信回路において、８０ｄB以上の送信電力可変範囲が必要であり、高精度な送信電力制御の線形性が要求される。また、ＧＳＭ通信方式では、高いノイズ特性が要求される。高周波無線送信回路ブロックに用いられる可変減衰回路においても、これら二つの通信方式の特性を満足する必要がある。その場合、プロセスばらつき、温度変動によらず高い線形性、ノイズ特性が要求される。それぞれの要求を満足する手法について説明する。
【００７１】
まず、プロセスばらつき、温度変動によらず精度の高い線形性を実現する手法について説明する。図８は、図２に示すような可変減衰回路の温度に対する各電圧値の変動を表した図であり、図９は、制御電圧に対する利得特性を表した図である。図８は、横軸が温度であり、縦軸は電圧値を表す。図９は、横軸が減衰量制御電圧Ｖｃを表し、縦軸が可変減衰回路の利得を表し、常温、低温、高温の場合の３本の制御特性を表している。
【００７２】
図８において、Ｖｇは、図２の信号減衰用ＧａＡｓＦＥＴ２４０のゲート電位を表し、Ｖｒｅｆは、図２のソースバイアス供給端子２３４に与えた電位、すなわち、信号減衰用ＧａＡｓＦＥＴ２４０のソース電位を表し、Ｖｔｈは、図２の信号減衰用ＧａＡｓＦＥＴ２４０のしきい値電圧Ｖｔｈを表している。Ｖｇ−Ｖｒｅｆ−Ｖｔｈは、図８に記載のＶｇ、Ｖｒｅｆ、Ｖｔｈを用いて計算した計算結果である。Ｖｇ−Ｖｒｅｆ−Ｖｔｈ＞０となると信号減衰用ＧａＡｓＦＥＴ２４０は動作をし始め、ＯＮ抵抗が少しずつ下がり始めて、減衰量が少しずつ小さくなる。この点が、図９で言うＡ点であり、この時の電圧がＶａである。ここで、温度が上昇した場合、信号減衰用ＧａＡｓＦＥＴ２４０のしきい値電圧Ｖｔｈは、温度の上昇に伴って大きくなる。したがって、Ｖｇ−Ｖｒｅｆ−Ｖｔｈ＝０とするためには、常温よりもより大きなＶｇが必要となり、信号減衰用ＧａＡｓＦＥＴ２４０が動作し始める電圧値は大きくなり、ＶａからＶｂに増加する。逆に温度が低下した場合、より小さなＶｇで信号減衰用ＧａＡｓＦＥＴ２４０が動作し始め、ＶａからＶｃに減少する。その結果、制御特性は、図９に示すように温度によって大きく差を持ち、線形性が悪化する。
【００７３】
図１０は図１のようなソースバイアス回路部１０２を用いた場合の可変減衰回路の温度に対する各電圧値の変動を表した図であり、図１１は、そのときの制御電圧に対する利得特性を表した図である。図１０では、図８と違い、温度の上昇に伴って、Ｖｒｅｆを減少させる構成とする。その結果、温度が増加してしきい値電圧Ｖｔｈが増加した場合も、温度が低下してしきい値電圧Ｖｔｈが減少した場合もＶｇ−Ｖｒｅｆ−Ｖｔｈは常に一定となり、温度変動によらず、図１１のように同じ制御特性を描くことが可能となる。
【００７４】
図１１のようなばらつき補正を実現する回路動作について図１の可変減衰回路を用いて説明する。図１のソースバイアス回路部１０２のソースバイアス生成用ＭＯＳＦＥＴ１１７のゲート電位は抵抗１２０と抵抗１２１との抵抗分割で決定される。ソースバイアス生成用ＭＯＳＦＥＴ１１７は信号減衰用ＭＯＳＦＥＴ１１１と同じく、温度が上昇するとしきい値電圧が増加する特性を持っているため、温度の上昇に伴い、しきい値電圧が増加し、一方ゲート電位は一定であるため、ソース電位の減少、ソースバイアス生成用ＭＯＳＦＥＴ１１７に流れる電流の減少が起こる。その結果、信号減衰用ＭＯＳＦＥＴ１１１のソースバイアス電位は減少し、しきい値電圧変動の補正が実現できる。
【００７５】
次に線形な制御特性を実現する回路動作について図１の可変減衰回路を用いて説明する。図１の減衰量制御回路部１０１の制御端子（Ｖｃ）１０６には、０Vから電源電圧電位まで、連続的な制御電圧が入力される。この制御電圧を抵抗１１５と抵抗１１６とによって分圧して、信号減衰用ＭＯＳＦＥＴ１１１のゲートに入力する。信号減衰用ＭＯＳＦＥＴ１１１はドレイン−ソース間バイアスが０Ｖで用いられ、ゲート電位が０Ｖの時はＯＮ抵抗が最も大きく、ゲート電位の増加に伴って、徐々にＯＮ抵抗が減少し、ゲート電位が電源電圧となると、ＯＮ抵抗が最小となる。ＯＮ抵抗の変化に伴い、信号入力端子１０４から信号出力端子１０５への通過特性の減衰量も変動する。また、抵抗１１５と抵抗１１６とで分圧することで、任意の制御特性が実現可能である。
【００７６】
しかし、ここで例えばＳｉ基板で可変減衰回路を実現する場合、信号減衰用ＭＯＳＦＥＴ１１１のドレイン−ゲート間、ゲート−ソース間に発生する寄生容量の影響で信号が漏れ、信号減衰用ＭＯＳＦＥＴ１１１のＯＮ抵抗で決まる減衰量がとれず、線形性が確保できない。その影響をなくすために、容量１０３を信号減衰用ＭＯＳＦＥＴ１１１のゲートと接地間に挿入する。容量を挿入することで、信号減衰用ＭＯＳＦＥＴ１１１のドレイン−ゲート間、ゲート−ソース間を介して信号が漏れる経路を遮断し、線形性を確保している。
【００７７】
また、ここで上記と同じく、例えばＳｉ基板で可変減衰回路を実現する場合、基板抵抗が低いことの影響により、信号減衰用ＭＯＳＦＥＴ１１１のバックゲートと基板間のインピーダンスが低く、この部分を通じて信号が基板に漏れ、信号減衰用ＭＯＳＦＥＴ１１１のＯＮ抵抗で決まる減衰量がとれず、線形性が確保できない。その影響をなくすために、例えば、ＭＯＳＦＥＴ１１１をトリプルウェル構造で作製し、ＭＯＳＦＥＴ１１１のバックゲートと基板間に高抵抗を挿入することで、信号が漏れる経路を遮断し、線形性を確保している。
【００７８】
また、本可変減衰回路は、容量１０３を追加したことによってノイズ特性も改善している。減衰量制御回路部１０１は通常抵抗で構成されている。したがって、この抵抗で発生したノイズが信号減衰用ＭＯＳＦＥＴ１１１のゲートを介して混入し、信号入力端子１０４から入ってきた高周波信号にのり、ノイズ特性を悪化させ、例えばＧＳＭ通信方式の受信帯域ノイズなどの要求を満たさなくなる。
【００７９】
しかし、容量１０３の追加によって、減衰量制御回路部１０１で発生したノイズを容量１０３と抵抗１１４のフィルタ効果によって遮断し、連続的に変化する可変減衰回路の如何なる状態においてもノイズ特性を向上させることができる。
【００８０】
以上のように、信号減衰用ＭＯＳＦＥＴ１１１を持つ可変減衰回路に、ソースバイアス回路部１０２と容量１０３とバックゲート付加高抵抗１２４を追加することで、製造プロセス・温度変動ばらつきによる信号減衰用ＭＯＳＦＥＴ１１１のしきい値ばらつきを補正することが可能となり、また如何なる減衰状態でも信号減衰用ＭＯＳＦＥＴ１１１での信号の漏れをなくすことができ、線形性を向上させることができた。さらに減衰量制御回路部１０１で発生するノイズを落とすことができ、ノイズ特性を向上させることができた。結果として、マルチバンド・マルチ通信方式対応の可変減衰回路をＳｉプロセスにて実現でき、他の無線回路ブロックとの１チップ化も可能となった。
【００８１】
なお、上記のソースバイアス回路部１０２と容量１０３とバックゲート付加高抵抗１２４のどれか一つのみ、もしくはどれか二つのみ接続されている構成でもよい。また、ＭＯＳＦＥＴとしてはＰチャネルＭＯＳＦＥＴでもよい。また、トリプルウェル構造でなくとも同等の効果が発揮できればよい。
【００８２】
（第２の実施の形態）
本発明の第２の実施の形態は、課題の一点目、二点目、三点目、四点目に対応した可変減衰回路（集積回路）である。以下、図３を参照しながら説明する。
【００８３】
図３に示す本発明の第２の実施の形態における可変減衰回路は、信号入力端子３０４から入力した高周波信号を減衰して信号出力端子３０５から出力する減衰回路であり、その減衰量が外部端子３０６より制御可能な可変減衰回路を想定する。また、この可変減衰回路は、例えばＳｉ半導体基板上に作製されることを想定する。
【００８４】
具体的には、本発明における可変減衰回路は、信号入力端子３０４と信号出力端子３０５との間の信号経路と接地端子との間に挿入された信号減衰用ＭＯＳＦＥＴ（信号減衰用素子）３１１を有する信号減衰部３００と、信号減衰用ＭＯＳＦＥＴ３１１のＯＮ抵抗を制御する減衰量制御回路部３０１と、信号減衰用ＭＯＳＦＥＴ３１１のゲートにバイアスを与えるゲートバイアス回路部３０２とを有し、信号減衰用ＭＯＳＦＥＴ３１１は、減衰量制御回路部３０１で生成された減衰量制御信号に応じた減衰量で高周波信号の減衰を行う。
【００８５】
また、この可変減衰回路は、信号減衰用ＭＯＳＦＥＴ３１１のゲートと接地端子間に、容量３０３が追加されている。この容量３０３の効果はゲートバイアス回路部３０２で発生したノイズ成分が、信号減衰用ＭＯＳＦＥＴ３１１のゲートを介して高周波信号ラインに混入するのを防ぐことである。
【００８６】
さらに、この可変減衰回路のゲートバイアス回路部３０２は、信号減衰用ＭＯＳＦＥＴ３１１と同じしきい値電圧変動を持つゲートバイアス生成用ＭＯＳＦＥＴ３１８を用いてバイアスを作成することで、信号減衰用ＭＯＳＦＥＴ３１１の製造プロセスや温度によるしきい値電圧のばらつきを補正する効果を有している。
【００８７】
その上、この可変減衰回路の信号減衰用ＭＯＳＦＥＴ３１１のウェルはトリプルウェル構造となっており、バックゲート部と基板間に高抵抗３２５が追加されている。この高抵抗３２５の効果は、バックゲートを介して基板に信号が漏れるのを防ぐことである。
【００８８】
以下、具体的に可変減衰回路の回路接続について説明する。
【００８９】
まず、信号減衰用素子は、例えばトリプルウェル構造をしたＮチャネルＭＯＳＦＥＴが好適である。信号減衰用ＭＯＳＦＥＴ３１１は、高周波可変減衰回路の信号入力端子３０４と信号出力端子３０５との間の信号経路と接地端子との間に挿入されており、信号入力端子３０４と信号減衰部３００との間には、ＤＣ成分を遮断して、高周波成分のみ通過するＤＣ遮断容量３１２が挿入されており、信号減衰部３００と信号出力端子３０５との間には、同じくＤＣ遮断容量３１３が挿入されている。３１４はインピーダンス調整用抵抗、３１５、３１６は同じくＤＣ遮断容量である。３２４はソースバイアス生成用抵抗である。信号減衰用ＭＯＳＦＥＴ３１１のバックゲート部と基板との間には、信号の漏れを遮断する高抵抗３２５が挿入されている。
【００９０】
次に、信号減衰用ＭＯＳＦＥＴ３１１のドレインには、減衰量制御回路部３０１が接続されている。減衰量制御回路部３０１は、利得制御端子（Ｖｃ）３０６と信号減衰用ＭＯＳＦＥＴ３１１のドレインとの間に高周波を遮断して、ＤＣのみ通過させる高い抵抗値を有する抵抗３１７が接続されている構成をしている。
【００９１】
つぎに、信号減衰用ＭＯＳＦＥＴ３１１のゲートに接続されているゲートバイアス回路部３０２について説明する。抵抗３１９と抵抗３２０とが直列に接続され、抵抗３１９のもう片側の端子が電源電圧端子（Ｖｄｄ）３０７に接続され、抵抗３２０のもう片側の端子が接地端子に接続されている。抵抗３１９と抵抗３２０との接続部には、ゲートバイアス生成用ＭＯＳＦＥＴ３１８のゲートが接続され、このゲートバイアス生成用ＭＯＳＦＥＴ３１８は、信号減衰用ＭＯＳＦＥＴ３１１と同じ製造プロセス・温度変動ばらつきを有している。ゲートバイアス生成用ＭＯＳＦＥＴ３１８のドレインと電源電圧端子（Ｖｄｄ）３０７との間には、抵抗３２１が接続され、ゲートバイアス生成用ＭＯＳＦＥＴ３１８のソースと接地端子との間には、抵抗３２２が接続されている。また、ゲートバイアス生成用ＭＯＳＦＥＴ３１８のドレインと信号減衰用ＭＯＳＦＥＴ３１１のゲートとの間には高周波を遮断して、ＤＣのみ通過させる高い抵抗値を有する抵抗３２３が接続されている。さらに、信号減衰用ＭＯＳＦＥＴ３１１のゲートと接地端子間に、容量３０３が追加されている。
【００９２】
第２の実施の形態において、プロセスばらつき、温度変動によらず精度の高い線形性を実現する手法について説明する。図３と図１の違いは、減衰量制御回路部がゲートにつながっているか、ドレインにつながっているかの違いであり、図３では減衰量制御回路部がドレインにつながっているため、バイアス回路部はゲートにつながっている。
【００９３】
図１２は、図３に示すような可変減衰回路の温度に対する各電圧値の変動を表した図であり、図１３は、そのときの制御電圧に対する利得特性を表した図である。図１２において、Ｖｒｅｆは、図３の信号減衰用ＭＯＳＦＥＴ３１１のゲート電位を表し、Ｖｃは、信号減衰用ＭＯＳＦＥＴ３１１のドレイン電位を表し、Ｖｔｈは、信号減衰用ＭＯＳＦＥＴ３１１のしきい値電圧Ｖｔｈを表している。
【００９４】
Ｖｒｅｆ−Ｖｃ−Ｖｔｈは、図１２に記載のＶｒｅｆ、Ｖｃ、Ｖｔｈを用いて計算した計算結果である。Ｖｒｅｆ−Ｖｃ−Ｖｔｈ＞０となるとＦＥＴは動作をし始め、ＯＮ抵抗が少しずつ下がり始めて、減衰量が少しずつ小さくなる。図１２では、温度の上昇に伴って、Ｖｒｅｆを減少させる構成とする。その結果、温度が増加してしきい値電圧Ｖｔｈが増加した場合も、温度が低下してしきい値電圧Ｖｔｈが減少した場合もＶｒｅｆ−Ｖｃ−Ｖｔｈは常に一定となり、温度変動によらず、図１３のように同じ制御特性を描くことが可能となる。
【００９５】
図１３のようなばらつき補正を実現する回路動作について図３の可変減衰回路を用いて説明する。図３のゲートバイアス回路部３０２のゲートバイアス生成用ＭＯＳＦＥＴ３１８のゲート電位は抵抗３１９と抵抗３２０との抵抗分割で決定される。ゲートバイアス生成用ＭＯＳＦＥＴ３１８は信号減衰用ＭＯＳＦＥＴ３１１と同じく温度が上昇するとしきい値電圧が増加する特性を持っているため、温度の上昇に伴い、しきい値電圧が増加し、一方ゲート電位は一定であるため、ソース電位の減少、ゲートバイアス生成用ＭＯＳＦＥＴ３１８に流れる電流の減少が起こる。その結果、バイアス抵抗３２１による電圧降下も減少し、ゲートバイアス生成用ＭＯＳＦＥＴ３１８のドレイン電位は増加し、信号減衰用ＭＯＳＦＥＴ３１１のゲートバイアス電位は増加し、しきい値電圧変動の補正が実現できる。
【００９６】
次に線形な制御特性を実現する回路動作について図３の可変減衰回路を用いて説明する。図３の減衰量制御回路部３０１の制御端子（Ｖｃ）３０６には、０Ｖから電源電圧電位まで、連続的な制御電圧が入力される。この制御電圧を減衰制御用ＭＯＳＦＥＴ３１１のドレイン電位に入力する。信号減衰用ＭＯＳＦＥＴ３１１は、ドレイン−ソース間バイアスが０Ｖ状態で用いられ、ドレイン電位が電源電圧の時はＯＮ抵抗が最も大きく、ドレイン電位の減少に伴って、徐々にＯＮ抵抗が減少し、ドレイン電位が０ＶでＯＮ抵抗が最小となる。ＯＮ抵抗の変化に伴い、信号入力端子３０４から信号出力端子３０５への通過特性の減衰量も変動する。
【００９７】
しかし、ここで例えばＳｉ基板で可変減衰回路を実現する場合、基板抵抗が低いことの影響により、信号減衰用ＭＯＳＦＥＴ１１１のバックゲートと基板間のインピーダンスが低く、この部分を通じて信号が基板に漏れ、信号減衰用ＭＯＳＦＥＴ３１１のＯＮ抵抗で決まる減衰量がとれず、線形性が確保できない。その影響をなくすために、例えば、ＭＯＳＦＥＴ３１１をトリプルウェル構造で作製し、ＭＯＳＦＥＴ３１１のバックゲートと基板間に高抵抗を挿入することで、信号が漏れる経路を遮断し、線形性を確保している。
【００９８】
また、本可変減衰回路は容量３０３を追加したことによってノイズ特性も改善している。
【００９９】
しきい値電圧補償ゲートバイアス回路部３０２は通常抵抗とトランジスタで構成されている。したがって、これらの抵抗やトランジスタで発生したノイズが信号減衰用ＭＯＳＦＥＴ３１１のゲートを介して混入し、信号入力端子３０４から入ってきた高周波信号にのり、ノイズ特性を悪化させ、例えばＧＳＭ通信方式の受信帯域ノイズなどの要求を満たさなくなる。容量３０３の追加によって、しきい値電圧補償ゲートバイアス回路部３０２で発生したノイズを容量と抵抗のフィルタ効果によって遮断し、連続的に変化する可変減衰回路の如何なる状態においてもノイズ特性を向上させることができる。
【０１００】
以上のように、減衰制御用ＭＯＳＦＥＴ３１１を持つ可変減衰回路に、しきい値電圧補償ゲートバイアス回路部３０２と容量３０３とバックゲート付加高抵抗３２５を追加することで、製造プロセス・温度変動ばらつきによる信号減衰用ＭＯＳＦＥＴ３１１のしきい値ばらつきを補正することが可能となり、また如何なる減衰状態でも信号減衰用ＭＯＳＦＥＴ３１１での信号の漏れをなくすことができ、線形性を向上させることができた。さらにしきい値電圧補償ゲートバイアス回路部３０２で発生するノイズを落とすことができ、ノイズ特性を向上させることができた。結果として、マルチバンド・マルチ通信方式対応の可変減衰回路をＳｉプロセスにて実現でき、他の無線回路ブロックとの１チップ化も可能となった。
【０１０１】
なお、上記のゲートバイアス回路部３０２と容量３０３とバックゲート付加高抵抗３２５のどれか一つのみ、もしくはどれか二つのみ接続されている構成でもよい。また、ＭＯＳＦＥＴとしてはＰチャネルＭＯＳＦＥＴでもよい。また、トリプルウェル構造でなくとも同等の効果が発揮できればよい。
【０１０２】
（第３の実施の形態）
本発明の第３の実施の形態は、課題の一点目、二点目、三点目、四点目、五点目に対応した可変減衰回路（集積回路）である。以下、図４を参照しながら説明する。
【０１０３】
図４に示す本発明の第３の実施の形態における可変減衰回路は、信号入力端子４０４から入力した高周波信号を減衰して信号出力端子４０５から出力する減衰回路であり、その減衰量が外部端子４０６より制御可能な可変減衰回路を想定する。また、この可変減衰回路は、例えばＳｉ半導体基板上に作製されることを想定する。
【０１０４】
具体的には、本発明における可変減衰回路は、信号入力端子４０４と信号出力端子４０５との間に直列に挿入された信号減衰用ＭＯＳＦＥＴ（信号減衰用素子）４１１を有する信号減衰部４００と、信号減衰用ＭＯＳＦＥＴ４１１のＯＮ抵抗を制御する減衰量制御回路部４０１と、信号減衰用ＭＯＳＦＥＴ４１１のソースにバイアスを与えるソースバイアス回路部４０２とを有し、信号減衰用ＭＯＳＦＥＴ４１１は、減衰量制御回路部４０１で生成された減衰量制御信号に応じた減衰量で高周波信号の減衰を行う。
【０１０５】
また、この可変減衰回路は、信号減衰用ＭＯＳＦＥＴ４１１のゲートと接地端子間に、容量４０３が追加されている。この容量４０３の効果は大きく二点ある。一点目が、減衰量制御回路部４０１で発生したノイズ成分が、信号減衰用ＭＯＳＦＥＴ４１１のゲートを介して高周波信号ライン（信号入力端子４０４から信号出力端子４０５へ至るライン）に混入するのを防ぐことである。二点目が、信号減衰用ＭＯＳＦＥＴ４１１のドレイン−ゲート間、ゲート−ソース間に発生する寄生容量の影響で、高減衰状態で高周波信号が信号入力端子４０４および信号出力端子４０５間に漏れるのを防ぐことである。
【０１０６】
さらに、この可変減衰回路のソースバイアス回路部４０２は、信号減衰用ＭＯＳＦＥＴ４１１と同じしきい値電圧変動（温度特性）を持つソースバイアス生成用ＭＯＳＦＥＴ４１７を用いてバイアス電圧を作成することで、信号減衰用ＭＯＳＦＥＴ４１１の製造プロセスや温度によるしきい値電圧のばらつきを補正する効果を有している。
【０１０７】
その上、この可変減衰回路の信号減衰用ＭＯＳＦＥＴ４１１のウェルはトリプルウェル構造となっており、バックゲート部と基板間に高抵抗４２４が追加されている。この高抵抗４２４の効果は、バックゲートを介して基板に信号が漏れるのを防ぐことである。
【０１０８】
また、この可変減衰回路は、信号減衰用ＭＯＳＦＥＴ４１１にソースバイアスを供給する抵抗４２２とドレインバイアスを供給する抵抗４２３の接続部と接地端子間に、容量４２５とスイッチ４２６が追加されている。この容量４２５とスイッチ４２６の効果としては、ソースバイアス、ドレインバイアスを供給するために信号減衰用ＭＯＳＦＥＴ４１１のドレイン−ソース間に挿入されている抵抗を介して、高減衰状態で高周波信号が信号入力端子４０４から信号出力端子４０５に漏れるのを防ぐことである。抵抗を分割して、高周波接地することで、信号の漏れを防ぐ。信号が通過する低減衰状態での信号の漏れをなくすためにスイッチを挿入して、低減衰状態では容量が見えないようにする。
【０１０９】
ここで、スイッチ４２６の制御の仕方について説明する。利得制御端子４０６の電圧Ｖｃが低いときは、スイッチ４２６はオンとなり、電圧Ｖｃが高いときは、スイッチ４２６はオフとなる。電圧Ｖｃは連続的に変化するため、スイッチ４２６は正確には、オンまたはオフ動作ではなく、オン状態から徐々にオフ状態に変化することになる（連続的なオンオフ動作）。上記スイッチ４２６は、アナログ的なスイッチ、主にＭＯＳＦＥＴで構成される。
【０１１０】
スイッチ（ＭＯＳＦＥＴ）４２６の制御回路としては、例えば、ＭＯＳＦＥＴのゲート電位を固定して、ＭＯＳＦＥＴのソース／ドレイン端子を抵抗を介して利得制御端子４２６に接続することで、上記のような連続的なオンオフ動作を行う。
【０１１１】
以下、具体的に可変減衰回路の回路接続について説明する。
【０１１２】
まず、信号減衰用素子としては、例えばトリプルウェル構造をしたＮチャネルＭＯＳＦＥＴが好適である。信号減衰用ＭＯＳＦＥＴ４１１は、高周波可変減衰回路の信号入力端子４０４と信号出力端子４０５との間の信号経路に直列に挿入されており、信号入力端子４０４と信号減衰用ＭＯＳＦＥＴ４１１との間には、ＤＣ成分を遮断して、高周波成分のみ通過するＤＣ遮断容量４１２が挿入されており、信号減衰用ＭＯＳＦＥＴ４１１と信号出力端子４０５との間には、同じくＤＣ遮断容量４１３が挿入されている。信号減衰用ＭＯＳＦＥＴ４１１のバックゲート部と基板との間には、信号の漏れを遮断する高抵抗４２４が挿入されている。
【０１１３】
次に、信号減衰用ＭＯＳＦＥＴ４１１のゲートには、減衰量制御回路部４０１が接続されている。減衰量制御回路部４０１の構成を説明する。減衰量制御用抵抗４１５と減衰量制御用抵抗４１６とが直列に接続され、抵抗４１５のもう片側の端子が利得制御端子（Ｖｃ）４０６に接続され、抵抗４１６のもう片側の端子が接地端子に接続されている。抵抗４１５と抵抗４１６との接続部と信号減衰用ＭＯＳＦＥＴ４１１のゲートとの間には、高周波を遮断して、ＤＣのみ通過させる高い抵抗値を有する抵抗４１４が接続されている。さらに、信号減衰用ＭＯＳＦＥＴ４１１のゲートと接地端子間に、容量４０３が追加されている。
【０１１４】
信号減衰用ＭＯＳＦＥＴ４１１のソース端子に接続されているソースバイアス回路部４０２について説明する。抵抗４２０と抵抗４２１とが直列に接続され、抵抗４２０のもう片側の端子が電源電圧端子（Ｖｄｄ）４０７に接続され、抵抗４２１のもう片側の端子が接地端子に接続されている。抵抗４２０と抵抗４２１との接続部には、ソースバイアス生成用ＭＯＳＦＥＴ４１７のゲートが接続され、このソースバイアス生成用ＭＯＳＦＥＴ４１７は、信号減衰用ＭＯＳＦＥＴ４１１と同じ製造プロセス・温度変動ばらつきを有している。ソースバイアス生成用ＭＯＳＦＥＴ４１７のドレインと電源電圧端子４０７との間には、抵抗４１８が接続され、ソースバイアス生成用ＭＯＳＦＥＴ４１７のソースと接地端子との間には、抵抗４１９が接続されている。また、ソースバイアス生成用ＭＯＳＦＥＴ４１７のソースと信号減衰用ＭＯＳＦＥＴ４１１のソースの間には高周波を遮断してＤＣのみ通過させる高い抵抗値を有する抵抗４２２が接続され、ソースバイアス生成用ＭＯＳＦＥＴ４１７のソースと信号減衰用ＭＯＳＦＥＴ４１１のドレインとの間には高周波を遮断してＤＣのみ通過させる高い抵抗値を有する抵抗４２３が接続されている。信号減衰用ＭＯＳＦＥＴ４１１にソースバイアスを供給する抵抗４２２とドレインバイアスを供給する抵抗４２３の接続部と接地端子間に、容量４２５とスイッチ４２６が追加されている。
【０１１５】
図１０は図１のようなソースバイアス回路部４０２を用いた場合の可変減衰回路の温度に対する各電圧値の変動を表した図であり、図１１は、そのときの制御電圧に対する利得特性を表した図である。図１０では、図８と違い、温度の上昇に伴って、Ｖｒｅｆを減少させる構成とする。その結果、温度が増加してしきい値電圧Ｖｔｈが増加した場合も、温度が低下してしきい値電圧Ｖｔｈが減少した場合もＶｇ−Ｖｒｅｆ−Ｖｔｈは常に一定となり、温度変動によらず、図１１のように同じ制御特性を描くことが可能となる。
【０１１６】
図１１のようなばらつき補正を実現する回路動作について図４の可変減衰回路を用いて説明する。図４のソースバイアス回路部４０２のソースバイアス生成用ＭＯＳＦＥＴ４１７のゲート電位は抵抗４２０と抵抗４２１との抵抗分割で決定される。ソースバイアス生成用ＭＯＳＦＥＴ４１７は信号減衰用ＭＯＳＦＥＴ４１１と同じく、温度が上昇するとしきい値電圧が増加する特性を持っているため、温度の上昇に伴い、しきい値電圧が増加し、一方ゲート電位は一定であるため、ソース電位の減少、ソースバイアス生成用ＭＯＳＦＥＴ４１７に流れる電流の減少が起こる。その結果、信号減衰用ＭＯＳＦＥＴ４１１のソースバイアス電位は減少し、しきい値電圧変動の補正が実現できる。
【０１１７】
次に線形な制御特性を実現する回路動作について図４の可変減衰回路を用いて説明する。図４の減衰量制御回路部４０１の制御端子（Ｖｃ）４０６には、０Vから電源電圧電位まで、連続的な制御電圧が入力される。この制御電圧を抵抗４１５と抵抗４１６とによって分圧して、信号減衰用ＭＯＳＦＥＴ４１１のゲートに入力する。信号減衰用ＭＯＳＦＥＴ４１１はドレイン−ソース間バイアスが０Ｖで用いられ、ゲート電位が０Ｖの時はＯＮ抵抗が最も大きく、ゲート電位の増加に伴って、徐々にＯＮ抵抗が減少し、ゲート電位が電源電圧となると、ＯＮ抵抗が最小となる。ＯＮ抵抗の変化に伴い、信号入力端子４０４から信号出力端子４０５への通過特性の減衰量も変動する。また、抵抗４１５と抵抗４１６とで分圧することで、任意の制御特性が実現可能である。
【０１１８】
しかし、ここで例えばＳｉ基板で可変減衰回路を実現する場合、信号減衰用ＭＯＳＦＥＴ４１１のドレイン−ゲート間、ゲート−ソース間に発生する寄生容量の影響で信号が漏れ、信号減衰用ＭＯＳＦＥＴ４１１のＯＮ抵抗で決まる減衰量がとれず、線形性が確保できない。その影響をなくすために、容量４０３を信号減衰用ＭＯＳＦＥＴ４１１のゲートと接地間に挿入する。容量４０３を挿入することで、信号減衰用ＭＯＳＦＥＴ４１１のドレイン−ゲート間、ゲート−ソース間を介して信号が漏れる経路を遮断し、線形性を確保している。
【０１１９】
また、ここで上記と同じく、例えばＳｉ基板で可変減衰回路を実現する場合、基板抵抗が低いことの影響により、信号減衰用ＭＯＳＦＥＴ４１１のバックゲートと基板間のインピーダンスが低く、この部分を通じて信号が基板に漏れ、信号減衰用ＭＯＳＦＥＴ４１１のＯＮ抵抗で決まる減衰量がとれず、線形性が確保できない。その影響をなくすために、例えば、ＭＯＳＦＥＴ４１１をトリプルウェル構造で作製し、ＭＯＳＦＥＴ４１１のバックゲートと基板間に高抵抗を挿入することで、信号が漏れる経路を遮断し、線形性を確保している。
【０１２０】
また、例えばＳｉ基板でＭＯＳＦＥＴを用いて可変減衰回路を実現する場合、ＭＯＳＦＥＴ４１１のソースとドレインに同電位を与える必要がある。その際、ソースバイアス回路４０２で生成した電圧を高抵抗４２２を介してソースに供給し、高抵抗４２３を介してドレインに供給するという方法が一般に用いられる。しかしその場合、高減衰状態において、抵抗を介してドレインからソースに信号が漏れ、ＭＯＳＦＥＴ４１１の遮断時の減衰特性ほど減衰量がとれないという問題がある。その影響をなくすために、例えば、ＭＯＳＦＥＴ４１１のソースバイアス抵抗４２２とドレインバイアス抵抗４２３の接続部と接地端子間に容量４２５とスイッチ４２６を挿入し、高アイソレーション状態では、スイッチ４２６をONにすることで、ソースバイアス抵抗、ドレインバイアス抵抗を介して、入力端子から出力端子に信号が漏れる経路を遮断し、高アイソレーション時の減衰特性を向上させることができる。また、通過状態には、スイッチ４２６をOFFとすることで、容量４２５の影響で通過時に信号が漏れるのを防ぐ。
【０１２１】
図１４Ａは、実際に図４と図２の可変減衰回路を用いて、回路シミュレーションを行った結果を示している。従来回路と本発明回路において、最大出力時(Ｖｃ＝１．8Ｖ)のレベルに差異はないが、Ｖｃ=１．５Ｖ以下において、従来回路では信号の漏れが大きく、十分に減衰量が取れていないが、逆に実施の形態３を適用した本発明回路では、ゲート容量４０３、バックゲート付加高抵抗４２４、ソースバイアス回路に付加する容量４２５とスイッチ４２６を追加したことにより、ＭＯＳＦＥＴ４１１の本来の性能に近い減衰量が得られ、減衰制御特性として大きく改善された。
【０１２２】
また、本可変減衰回路は、容量４０３を追加したことによってノイズ特性も改善している。減衰量制御回路部４０１は通常抵抗で構成されている。したがって、この抵抗で発生したノイズが信号減衰用ＭＯＳＦＥＴ４１１のゲートを介して混入し、信号入力端子４０４から入ってきた高周波信号にのり、ノイズ特性を悪化させ、例えばＧＳＭ通信方式の受信帯域ノイズなどの要求を満たさなくなる。
【０１２３】
しかし、容量４０３の追加によって、減衰量制御回路部４０１で発生したノイズを容量４０３と抵抗４１４のフィルタ効果によって遮断し、連続的に変化する可変減衰回路の如何なる状態においてもノイズ特性を向上させることができる。図１４Ｂは、実際に図４と図２の可変減衰回路を用いて、回路シミュレーションを行った結果を示している。実施の形態３では、容量４０３を追加したことにより、ノイズ特性が大きく改善された。
【０１２４】
以上のように、信号減衰用ＭＯＳＦＥＴ４１１を持つ可変減衰回路に、ソースバイアス回路部４０２と容量４０３とバックゲート付加高抵抗４２４とソースバイアス付加容量４２５＋スイッチ４２６を追加することで、製造プロセス・温度変動ばらつきによる信号減衰用ＭＯＳＦＥＴ４１１のしきい値ばらつきを補正することが可能となり、また如何なる減衰状態でも信号減衰用ＭＯＳＦＥＴ４１１やその他抵抗の信号の漏れをなくすことができ、線形性を向上させることができた。さらに減衰量制御回路部４０１で発生するノイズを落とすことができ、ノイズ特性を向上させることができた。結果として、マルチバンド・マルチ通信方式対応の可変減衰回路をＳｉプロセスにて実現でき、他の無線回路ブロックとの１チップ化も可能となった。
【０１２５】
なお、上記のソースバイアス回路部４０２と容量４０３とバックゲート付加高抵抗４２４とソースバイアス回路付加容量４２５＋スイッチ４２６、のどれか一つのみ、もしくはどれか二つのみ、もしくはどれか三つのみ、もしくはすべて接続されている構成でもよい。なお、ＭＯＳＦＥＴとしてはＰチャネルＭＯＳＦＥＴでもよい。また、トリプルウェル構造でなくとも同等の効果が発揮できればよい。また、ソースバイアス回路付加容量４２５とスイッチ４２５の直列回路ではなく、ソースバイアス回路付加容量４２５のみを設ける構成でもよい。
【０１２６】
（第４の実施の形態）
以下、本発明の第４の実施の形態に係る可変減衰回路（集積回路）について、図６を参照しながら説明する。
【０１２７】
図６は、図１の可変減衰回路もしくは図３の可変減衰回路もしくは図４の可変減衰回路を少なくとも一つ用いた可変減衰回路である。回路構成、動作原理について説明する。
【０１２８】
ＧａＡｓ等を用いた可変減衰回路は、一般に基板上に単独で作製する場合が多く、その場合、高周波においては入出力ともに５０Ωで終端する必要があり、図１６のように可変減衰回路を構成する。図１６において、１６０１〜１６０４はそれぞれ可変抵抗（可変減衰回路）である。Ｖｃは減衰量制御端子、Ｖｒｅｆ１〜Ｖｒｅｆ４はバイアス端子、ＩＮは入力端子、ＯＵＴは出力端子である。この回路構成においては、並列（シャント）に挿入した可変抵抗部分で、高減衰状態から低減衰状態まで、入出力ともに５０Ωで終端されている。しかし、Ｓｉ基板上で作製する場合、必ずしも入出力ともに終端する必要がない。例えば、入力側がインバータ等のデジタル回路の場合、可変減衰回路の入力インピーダンスは低く、初段の並列の可変抵抗を挿入しても効果がない。また、初段に可変抵抗を挿入することで、可変減衰回路の入力インピーダンスが低くなり、前段回路に大きな駆動力が必要となる。そのような場合、図５で示すようなはしご型の可変減衰回路が望ましい。図５において、５０１、５０２は図１もしくは図４に示したような可変減衰回路、５０３、５０４は図３に示したような可変減衰回路、５０５は信号入力端子、５０６は信号出力端子、５０７は利得制御端子である。
【０１２９】
初段に挿入されていた可変抵抗を中段に挿入することで抵抗を挿入した効果を出し、減衰特性を改善させ、また、可変減衰回路の入力インピーダンスを常に高くすることができるため、前段回路の駆動力を小さくすることが可能となり、低消費化が実現できる。
【０１３０】
図５の回路構成に図４と図３の可変減衰回路を用いた可変減衰回路が図６である。図６では、信号入力端子６０１から入ってきた高周波信号が、減衰動作部６１１、６１２、６１３、６１４で減衰されて、信号出力端子６０２より出力される。ここでいう減衰動作部６１１、６１２、６１３、６１４は、図４または図３における、信号減衰部と減衰量制御部とをまとめたものである。
【０１３１】
減衰量は、減衰量制御端子（Ｖｃ）６０３によって、高減衰状態から低減衰状態まで連続的に制御される。この可変減衰回路において、減衰動作部６１１と減衰動作部６１３の信号減衰用ＭＯＳＦＥＴのしきい値電圧のばらつき補正回路として図４に示した共通のソースバイアス生成回路６１５が追加され、減衰動作部６１２の信号減衰用ＭＯＳＦＥＴのしきい値電圧のばらつき補正回路として図３に示したゲートバイアス生成回路６１６が追加され、減衰動作部６１４の信号減衰用ＭＯＳＦＥＴのしきい値電圧のばらつき補正回路として図３に示したゲートバイアス生成回路６１７が追加されている。また、線形性の確保、ノイズ特性の向上のために、各信号減衰用ＭＯＳＦＥＴのゲートと接地端子間には容量が追加されている。各ＭＯＳＦＥＴはトリプルウェル構造となっており、バックゲートと基板間には基板への信号の漏れを軽減するために高抵抗が挿入されている。減衰動作部６１１と減衰動作部６１３の信号減衰用ＭＯＳＦＥＴのソースバイアス抵抗とドレインバイアス抵抗の接続部と接地間には容量とスイッチが挿入されている。
【０１３２】
ここで、減衰動作部１２、１４を構成するコンデンサとＭＯＳＦＥＴとの直列回路が、上記の容量とスイッチの役割を果たしている。
【０１３３】
図１５Ａ、図１５Ｂは、実際に図６の可変減衰回路を用いて、回路シミュレーションを行った結果である。図１５Ａが制御特性を示し、図１５Ｂがノイズ特性を示す。ゲート容量、バックゲート付加高抵抗、ソースバイアス回路に付加する容量とスイッチを追加した効果で、線形性が大きく改善され、直列の信号減衰部、並列の信号減衰部を交互に２段接続することで、図１５Ａのような制御特性を実現し、８００ＭＨｚ帯、２ＧＨｚ帯ともに５０ｄB以上の可変減衰範囲を実現した。また、図１５Ｂより、ノイズ特性も大きく向上したことが分かる。結果として、ばらつき特性、線形性、ノイズ特性に優れた可変減衰回路の作製を可能とした。
【０１３４】
なお、図６の可変減衰回路において、各信号減衰用ＭＯＳＦＥＴのゲートと接地端子間に追加されている容量のうち少なくとも一つ、もしくは、バックゲートと基板間の高抵抗のうち少なくとも一つ、もしくは、信号減衰用ＭＯＳＦＥＴのしきい値電圧のばらつき補正回路のうち少なくとも一つ、もしくは、ソースバイアス、ドレインバイアス付加容量のうち少なくとも一つが追加されていればよく、全て接続されている必要はない。また、並列（シャント）の信号減衰部と直列の信号減衰部の接続は、この順でなくてもよく、段数も何段でも構わない。ＭＯＳＦＥＴとしてはＰチャネルＭＯＳＦＥＴでもよい。また、トリプルウェル構造でなくとも同等の効果が発揮できればよい。
【０１３５】
（第５の実施の形態）
以下、本発明の第５の実施の形態に係る集積回路について、図７を参照しながら説明する。
【０１３６】
図７は、図１もしくは図３もしくは図４もしくは図６の可変減衰回路を用いた高周波無線送信回路システム（装置）の一例を示すブロック図である。回路構成、動作原理について説明する。
【０１３７】
この高周波無線送信回路システムは、図７に示すように、発振器（ＶＣO）７０１の発振信号を分周器（Ｄｉｖｉｄｅｒ）７０２で分周し、インバータ等で構成されたバッファ（Ｂｕｆｆｅｒ）７０３を通った後、可変減衰回路（Ｖａｒｉａｂｌｅ  Ａｔｔｅｎｕａｔｏｒ）７０４で利得を制御して減衰し、ドライバアンプ（Ｄｒｉｖｅｒ）７０５で増幅した後、高周波増幅器（ＰＡ）７０６で更に増幅し、アンテナ７０７から送信する。
【０１３８】
図７の高周波無線送信回路システムの可変減衰回路７０４に本発明を適用することで、可変減衰回路を他の回路ブロックと同一Ｓｉ半導体基板上にシステムを構築した場合においても、ばらつき特性、線形性、アイソレーション特性、ノイズ特性に優れた可変減衰回路を実現でき、通過特性の良好なシステムが得られる。
【０１３９】
なお、高周波無線送信回路システムの構成例としては、上記にとどまらず、少なくとも一つの可変減衰回路と少なくとも一つの発振器と少なくとも一つの増幅器とを備えた無線送信装置と無線送信装置に接続されて少なくとも一つの無線周波数を送受信することの可能なアンテナを備えた無線送信回路システムならばよい。
【０１４０】
この実施の形態によれば、上記実施の形態と同様の効果が得られる。
【産業上の利用可能性】
【０１４１】
本発明は、各種の無線通信機器において高周波信号の減衰に用いるのに有用である。
【図面の簡単な説明】
【０１４２】
【図１】本発明の第１の実施の形態における可変減衰回路の一回路構成を示す回路図である。
【図２】ＧａＡｓプロセスを用いて作製された可変減衰回路の従来例を示す回路図である。
【図３】本発明の第２の実施の形態における可変減衰回路の一回路構成を示す回路図である。
【図４】本発明の第３の実施の形態における可変減衰回路の一回路構成を示す回路図である。
【図５】本発明の第４の実施の形態における可変減衰回路の一回路構成を示すブロック図である。
【図６】本発明の第４の実施の形態における可変減衰回路の一回路構成を示す回路図である。
【図７】本発明を適用した高周波無線送信回路システムの一例を示すブロック図である。
【図８】図２のような従来の可変減衰回路において、温度に対するＭＯＳＦＥＴの各バイアス値の変動を表した模式図である。
【図９】図２のような従来の可変減衰回路において、制御電圧に対する可変減衰回路の減衰量を表した模式図である。
【図１０】本発明の第１、第３の実施の形態における図１、図４の可変減衰回路において、温度に対するＭＯＳＦＥＴの各バイアス値の変動を表した模式図である。
【図１１】本発明の第１、第３の実施の形態における図１、図４の可変減衰回路において、制御電圧に対する可変減衰回路の減衰量を表した模式図である。
【図１２】本発明の第２の実施の形態における図３の可変減衰回路において、温度に対するＭＯＳＦＥＴの各バイアス値の変動を表した模式図である。
【図１３】本発明の第２の実施の形態における図３の可変減衰回路において、制御電圧に対する可変減衰回路の減衰量を表した模式図である。
【図１４Ａ】本発明の第３の実施の形態における図４の可変減衰回路と従来の可変減衰回路において、制御電圧に対する減衰量のシミュレーション結果を示す図である。
【図１４Ｂ】本発明の第３の実施の形態における図４の可変減衰回路と従来の可変減衰回路において、制御電圧に対するノイズ特性のシミュレーション結果を示す図である。
【図１５Ａ】本発明の第４の実施の形態における図６の可変減衰回路と従来の可変減衰回路において、制御電圧に対する減衰量のシミュレーション結果を示す図である。
【図１５Ｂ】本発明の第４の実施の形態における図６の可変減衰回路と従来の可変減衰回路において、制御電圧に対するノイズ特性のシミュレーション結果を示す図である。
【図１６】従来の可変減衰回路の一回路構成を示すブロック図である。
【符号の説明】
【０１４３】
１００  信号減衰部
１０１  減衰量制御部
１０２  しきい値バイアス補正機能付きソースバイアス回路部
１０３  ゲート付加容量
１０４  信号入力端子
１０５  信号出力端子
１０６  減衰量（利得）制御端子
１０７  電源電圧端子
１１１  信号減衰用ＭＯＳＦＥＴ
１１２、１１３  ＤＣ遮断容量
１１４  ゲートバイアス供給用抵抗
１１５、１１６  減衰量制御用抵抗
１１７  ソースバイアス生成用ＭＯＳＦＥＴ
１１８、１１９、１２０、１２１  ソースバイアス生成用抵抗
１２２  ソースバイアス生成用抵抗
１２３  ドレインバイアス生成用抵抗
１２４  バックゲート付加高抵抗
２３１  信号入力端子
２３２  信号出力端子
２３３  減衰量（利得）制御端子
２３４  ソースバイアス供給端子
２３５  ゲートバイアス供給端子
２３６、２３７  接地端子
２３８、２４２  ＤＣ遮断容量
２３９  ソースバイアス供給用抵抗
２４０  信号減衰用ＦＥＴ
２４１  ドレインバイアス供給用抵抗
２４３、２４８、２４９、２５４  ＤＣ遮断容量
２４４、２４７、２５０、２５３  入出力整合用抵抗
２４５、２５１  シャント側信号減衰用ＦＥＴ
２４６、２５２  ソース電位供給用抵抗
２５５、２５７、２５８  ゲートバイアス供給用抵抗
２５６、２５９  ドレインバイアス供給用抵抗
２６０  信号減衰部
２６１、２６２  シャント側信号減衰部
３００  シャント側信号減衰部
３０１  減衰量制御部
３０２  しきい値バイアス補正機能付きゲートバイアス回路部
３０３  ゲート付加容量
３０４  信号入力端子
３０５  信号出力端子
３０６  利得制御端子
３０７  電源電圧端子
３１１  信号減衰用ＭＯＳＦＥＴ
３１２、３１３  ＤＣ遮断容量
３１４  インピーダンス調整用抵抗
３１５、３１６  ＤＣ遮断容量
３１７  ドレインバイアス供給用抵抗
３１８  ゲートバイアス生成用ＭＯＳＦＥＴ
３１９、３２０、３２１、３２２  ゲートバイアス生成用抵抗
３２３  ゲートバイアス生成用抵抗
３２４  ソースバイアス生成用抵抗
３２５  バックゲート付加高抵抗
４００  信号減衰部
４０１  減衰量制御部
４０２  しきい値バイアス補正機能付きソースバイアス回路部
４０３  ゲート付加容量
４０４  信号入力端子
４０５  信号出力端子
４０６  減衰量（利得）制御端子
４０７  電源電圧端子
４１１  信号減衰用ＭＯＳＦＥＴ
４１２、４１３  ＤＣ遮断容量
４１４  ゲートバイアス供給用抵抗
４１５、４１６  減衰量制御用抵抗
４１７  ソースバイアス生成用ＭＯＳＦＥＴ
４１８、４１９、４２０、４２１  ソースバイアス生成用抵抗
４２２  ソースバイアス生成用抵抗
４２３  ドレインバイアス生成用抵抗
４２４  バックゲート付加高抵抗
４２５  ソースバイアス付加容量
４２６  ソースバイアス付加スイッチ
５０１、５０２  図４に示すような可変減衰回路
５０３、５０４  図３に示すような可変減衰回路
５０５  信号入力端子
５０６  信号出力端子
５０７  利得制御端子
６０１  信号入力端子
６０２  信号出力端子
６０３  利得制御端子
６１１、６１３  図４に示す可変減衰回路
６１２、６１４  図３に示す可変減衰回路
６１５  図４に示すソースバイアス生成回路
６１６、６１７  図３に示すゲートバイアス生成回路
７０１  発振器（ＶＣＯ）
７０２  分周器（Divider）
７０３  バッファ（Buffer）
７０４  可変減衰回路（Variable Attenuator）
７０５  ドライバアンプ（Driver）
７０６  高周波増幅回路（ＰＡ）
７０７  アンテナ
１６０１、１６０２  図２の２６０に示すような可変減衰部
１６０３  図２の２６１に示すような可変減衰部
１６０４  図２の２６２に示すような可変減衰部
【図１】
2008078898.tif 000003
【図２】
2008078898.tif 000004
【図３】
2008078898.tif 000005
【図４】
2008078898.tif 000006
【図５】
2008078898.tif 000007
【図６】
2008078898.tif 000008
【図７】
2008078898.tif 000009
【図８】
2008078898.tif 000010
【図９】
2008078898.tif 000011
【図１０】
2008078898.tif 000012
【図１１】
2008078898.tif 000013
【図１２】
2008078898.tif 000014
【図１３】
2008078898.tif 000015
【図１４Ａ】
2008078898.tif 000016
【図１４Ｂ】
2008078898.tif 000017
【図１５Ａ】
2008078898.tif 000018
【図１５Ｂ】
2008078898.tif 000019
【図１６】
2008078898.tif 000020