(57)【要約】【課題】インターポーザチップを有する積層半導体パッケージ及びその製造方法を提供する。【解決手段】インターポーザチップは、配線基板上で二つの半導体チップの間に位置し、極性及び電流の流れを有する回路要素が含まれており、インターポーザチップのボンディングパッドは、回路要素と連結されて、ワイヤーボンディング時にワイヤーボンディングモニタリングが可能である。インターポーザチップに含まれた回路要素は、ダイオードまたはキャパシタでありうる。回路要素のダイオードまたはキャパシタは、接地パッドや接地ラインに連結されている。【選択図】図３
2008078626.tif 000002
【特許請求の範囲】
【請求項１】
配線基板と、
前記配線基板上に形成され、前記配線基板とワイヤーボンディングされた第１半導体チップと、
前記第１半導体チップ上に形成され、前記配線基板とワイヤーボンディングされたインターポーザチップと、
前記インターポーザチップ上に形成され、前記インターポーザチップとワイヤーボンディングされて、前記インターポーザチップを通じて前記配線基板と電気的に連結された第２半導体チップと、を備え、
前記インターポーザチップは、極性を有する回路要素であって、該回路要素を通じて電流が流れるところの回路要素が含まれており、前記インターポーザチップのボンディングパッドは、前記回路要素と連結されて、ワイヤーボンディング時にワイヤーボンディングモニタリングが可能であることを特徴とする積層半導体パッケージ。
【請求項２】
前記インターポーザチップに含まれた回路要素は、ダイオードまたはキャパシタであることを特徴とする請求項１に記載の積層半導体パッケージ。
【請求項３】
前記回路要素であるダイオードまたはキャパシタは、接地パッドや接地ラインに連結されていることを特徴とする請求項２に記載の積層半導体パッケージ。
【請求項４】
前記回路要素であるダイオードは、シリコン基板に具現されたＮ型不純物層及びＰ型不純物層が接合されて構成されることを特徴とする請求項２に記載の積層半導体パッケージ。
【請求項５】
配線基板上にインターポーザチップを介して形成された複数の半導体チップを有する積層半導体パッケージにおいて、
前記インターポーザチップは、前記配線基板のボンディングパッドとワイヤーボンディングされ、前記複数の半導体チップのうち一つの半導体チップは、前記インターポーザチップとワイヤーボンディングされ、前記インターポーザチップを通じて前記配線基板と電気的に連結され、
前記インターポーザチップは、極性を有する回路要素であって、該回路要素を通じて電流が流れるところの回路要素が含まれており、前記インターポーザチップのボンディングパッドは、前記回路要素と連結されて、ワイヤーボンディング時にワイヤーボンディングモニタリングが可能であることを特徴とする積層半導体パッケージ。
【請求項６】
前記インターポーザチップに含まれた回路要素は、ダイオードまたはキャパシタであることを特徴とする請求項５に記載の積層半導体パッケージ。
【請求項７】
前記回路要素であるダイオードまたはキャパシタは、接地パッドや接地ラインに連結されていることを特徴とする請求項６に記載の積層半導体パッケージ。
【請求項８】
前記回路要素であるダイオードは、シリコン基板に具現されたＮ型不純物層及びＰ型不純物層が接合されて構成されることを特徴とする請求項６に記載の積層半導体パッケージ。
【請求項９】
配線基板上に第１半導体チップを付着してワイヤーボンディングする工程と、
前記第１半導体チップ上に、極性を有する回路要素であって、該回路要素を通じて電流が流れるところの回路要素が含まれたインターポーザチップを付着し、前記インターポーザチップのボンディングパッドと前記配線基板とをワイヤーボンディングする工程と、
前記インターポーザチップ上に第２半導体チップを付着し、前記インターポーザチップのボンディングパッドとワイヤーボンディングして前記第２半導体チップを前記配線基板と連結するが、
前記インターポーザチップのボンディングパッドは、前記回路要素と連結されており、前記インターポーザチップのボンディングパッドにワイヤーボンディングするとき、前記ボンディングパッドに電流を印加し、前記回路要素を通じて流れる電流または電圧を検出してワイヤーボンディングモニタリングを行うことを特徴とする積層半導体パッケージの製造方法。
【請求項１０】
前記回路要素は、ダイオードまたはキャパシタであることを特徴とする請求項９に記載の積層半導体パッケージの製造方法。
【請求項１１】
前記回路要素のダイオードまたはキャパシタは、接地パッドや接地ラインに連結することを特徴とする請求項１０に記載の積層半導体パッケージの製造方法。
【請求項１２】
前記回路要素がダイオードである場合、前記ワイヤーボンディング時に前記ボンディングパッドに直流を印加し、前記ダイオードを通じて流れる電流または電圧を検出してワイヤーボンディングモニタリングを行うことを特徴とする請求項１０に記載の積層半導体パッケージの製造方法。
【請求項１３】
前記回路要素がキャパシタである場合、前記ワイヤーボンディング時に前記ボンディングパッドに交流を印加し、前記キャパシタを通じて流れる電流または電圧を検出してワイヤーボンディングモニタリングを行うことを特徴とする請求項１０に記載の積層半導体パッケージの製造方法。
【請求項１４】
配線基板上にインターポーザチップを介して形成された半導体チップが積層された積層半導体パッケージの製造方法において、
前記インターポーザチップは、極性を有する回路要素であって、該回路要素を通じて電流が流れるところの回路要素が含まれており、前記インターポーザチップのボンディングパッドは、前記配線基板とワイヤーボンディングし、前記複数個の半導体チップのうち一つの半導体チップは、前記インターポーザチップのボンディングパッドとワイヤーボンディングして、前記インターポーザチップを通じて前記配線基板と電気的に連結し、
前記インターポーザチップのボンディングパッドは、前記回路要素と連結されており、前記インターポーザチップのボンディングパッドにワイヤーボンディングする時に、前記ボンディングパッドに電流を印加し、前記回路要素を通じて流れる電流または電圧を検出してワイヤーボンディングモニタリングを行うことを特徴とする積層半導体パッケージの製造方法。
【請求項１５】
前記回路要素は、ダイオードまたはキャパシタであることを特徴とする請求項１４に記載の積層半導体パッケージの製造方法。
【請求項１６】
前記回路要素のダイオードまたはキャパシタは、接地パッドや接地ラインに連結することを特徴とする請求項１５に記載の積層半導体パッケージの製造方法。
【請求項１７】
前記回路要素がダイオードである場合、前記ワイヤーボンディング時に前記ボンディングパッドに直流を印加し、前記ダイオードを通じて流れる電流または電圧を検出してワイヤーボンディングモニタリングを行うことを特徴とする請求項１５に記載の積層半導体パッケージの製造方法。
【請求項１８】
前記回路要素がキャパシタである場合、前記ワイヤーボンディング時に前記ボンディングパッドに交流を印加し、前記キャパシタを通じて流れる電流または電圧を検出してワイヤーボンディングモニタリングを行うことを特徴とする請求項１５に記載の積層半導体パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ及びその製造方法に係り、さらに詳細には、インターポーザチップを有する積層半導体パッケージ及びその製造方法に関する。
【背景技術】
【０００２】
現在、電子製品市場は、携帯用電子製品を中心に活発に発展しつつある。このような携帯用電子製品に実装される電子部品の必須条件は、内部に実装される電子部品、例えば、半導体素子（チップ）が軽薄短小であることである。
【０００３】
したがって、現在の軽薄短小化のための半導体素子の発展方向は、第一に、個別半導体素子のサイズを縮小させる方向と、第二に、複数の個別半導体素子を一つの半導体チップに入れて、一つの半導体チップにするＳＯＣ（Ｓｙｓｔｅｍ Ｏｎ Ｃｈｉｐ）方向と、第三に、複数の半導体チップが一つの半導体パッケージ内に収まるようにパッケージングするＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）方向がある。
【０００４】
前述した軽薄短小化のための技術方向のうちＳＩＰ技術は、複数の半導体チップをリードフレームや基板上に水平あるいは垂直に搭載して、一つの半導体パッケージにする技術である。このようなＳＩＰ技術は、既存のＭＣＭ（Ｍｕｌｔｉ−Ｃｈｉｐ Ｍｏｄｕｌｅ）技術で求める概念と類似している。ただし、相違点があるならば、既存のＭＣＭ技術は、半導体チップを水平に実装することが主な概念であったが、ＳＩＰ技術は、半導体チップを垂直に積層して構成される半導体積層パッケージが主な概念となっている。
【０００５】
一方、通常の半導体チップは、ＳＩＰ化、すなわち、半導体積層パッケージを念頭に置かずにパッドの位置がデザインされる場合がほとんどであるため、このような通常の半導体チップを利用して半導体積層パッケージを構成する場合、配線基板、すなわち、ＰＣＢ（Ｐｒｉｎｔｉｎｇ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）基板内に相当な数の配線層を増加させる必要がある。前記ＰＣＢ基板内の配線層を減らすためには、半導体チップの間にインターポーザチップが積層される。
【０００６】
ところが、複数の半導体チップが積層される半導体積層パッケージに適用されるインターポーザチップは、上下半導体チップの連結のための入力／出力用のボンディングパッドのみを備えているので、インターポーザチップのボンディングパッドに金を利用してワイヤーボンディングするとき、ワイヤーボンディングが電気的に連結されたか否かを検出することは不可能である。
【０００７】
特に、インターポーザチップのボンディングパッドにワイヤーがボンディング（付着）されていない非付着の不良が発生した場合、作業された複数の半導体チップが何れも不良と判定されて、半導体積層パッケージの収率が大きく低下する。また、インターポーザチップのボンディングパッドのワイヤーボンディング不良が検出されなければ、半導体積層パッケージは、後続工程に進むので、テストの負担が加重されて、コスト上昇の要因として作用する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする技術的課題は、ワイヤーボンディングモニタリングの可能なインターポーザチップを有する積層半導体パッケージを提供することである。
【０００９】
また、本発明が解決しようとする他の技術的課題は、インターポーザチップのワイヤーボンディングモニタリングの可能な積層半導体パッケージの製造方法を提供することである。
【課題を解決するための手段】
【００１０】
前記技術的課題を解決するために、本発明の一例による積層半導体パッケージは、 前記配線基板上に形成され、前記配線基板とワイヤーボンディングされた第１半導体チップと、前記第１半導体チップ上に形成され、前記配線基板とワイヤーボンディングされたインターポーザチップと、前記インターポーザチップ上に形成され、前記インターポーザチップとワイヤーボンディングされて、前記インターポーザチップを通じて前記配線基板と電気的に連結された第２半導体チップと、を備える。
【００１１】
前記インターポーザチップは、極性及び電流の流れを有する回路要素が含まれており、前記インターポーザチップのボンディングパッドは、前記回路要素と連結されて、ワイヤーボンディング時にワイヤーボンディングモニタリングが可能である。 前記インターポーザチップに含まれた回路要素は、ダイオードまたはキャパシタでありうる。前記回路要素であるダイオードまたはキャパシタは、接地パッドや接地ラインに連結されうる。前記回路要素であるダイオードは、シリコン基板に具現されたＮ型不純物層及びＰ型不純物層が接合されて構成されうる。
【００１２】
また、本発明の他の例による積層半導体パッケージは、配線基板上にインターポーザチップを介して形成された複数の半導体チップを有する。前記インターポーザチップは、前記配線基板のボンディングパッドとワイヤーボンディングされ、前記複数個の半導体チップのうち一つの半導体チップは、前記インターポーザチップとワイヤーボンディングされ、前記インターポーザチップを通じて前記配線基板と電気的に連結される。前記インターポーザチップは、極性及び電流の流れを有する回路要素が含まれており、前記インターポーザチップのボンディングパッドは、前記回路要素と連結されて、ワイヤーボンディング時にワイヤーボンディングモニタリングが可能である。
【００１３】
前記他の技術的課題を解決するために、本発明の一例による積層半導体パッケージの製造方法は、配線基板上に第１半導体チップを付着してワイヤーボンディングし、前記第１半導体チップ上に、極性及び電流の流れを有する回路要素が含まれたインターポーザチップを付着し、前記インターポーザチップのボンディングパッドと前記配線基板をワイヤーボンディングし、前記インターポーザチップ上に第２半導体チップを付着し、前記インターポーザチップのボンディングパッドとワイヤーボンディングして、前記第２半導体チップを前記配線基板と連結することを含む。
【００１４】
前記インターポーザチップのボンディングパッドは、前記回路要素と連結されており、前記インターポーザチップのボンディングパッドにワイヤーボンディングする時に前記ボンディングパッドに電流を印加し、前記回路要素を通じて流れる電流または電圧を検出してワイヤーボンディングモニタリングを行う。
【００１５】
前記回路要素は、ダイオードまたはキャパシタでありうる。前記回路要素のダイオードまたはキャパシタは、接地パッドや接地ラインに連結しうる。前記回路要素がダイオードである場合、前記ワイヤーボンディング時に前記ボンディングパッドに直流を印加し、前記ダイオードを通じて流れる電流または電圧を検出してワイヤーボンディングモニタリングを行える。前記回路要素がキャパシタである場合、前記ワイヤーボンディング時に前記ボンディングパッドに交流を印加し、前記キャパシタを通じて流れる電流または電圧を検出してワイヤーボンディングモニタリングを行える。
【００１６】
また、本発明の他の例による積層半導体パッケージの製造方法は、配線基板上にインターポーザチップを介して形成された半導体チップが積層される。前記インターポーザチップは、極性及び電流の流れを有する回路要素が含まれており、前記インターポーザチップのボンディングパッドは、前記配線基板とワイヤーボンディングする。前記複数個の半導体チップのうち一つの半導体チップは、前記インターポーザチップのボンディングパッドとワイヤーボンディングして、前記インターポーザチップを通じて前記配線基板と電気的に連結する。前記インターポーザチップのボンディングパッドは、前記回路要素と連結されており、前記インターポーザチップのボンディングパッドにワイヤーボンディングする時に前記ボンディングパッドに電流を印加し、前記回路要素を通じて流れる電流または電圧を検出してワイヤーボンディングモニタリングを行う。
【発明の効果】
【００１７】
本発明の積層半導体パッケージは、インターポーザチップのボンディングパッドに、極性及び電流の流れを有する回路要素、例えば、ダイオードやキャパシタを連結してワイヤーボンディングモニタリングが可能である。
【００１８】
言い換えれば、本発明の積層半導体パッケージは、インターポーザチップのボンディングパッドにワイヤーが極性及び電流の流れを有する回路要素が含まれて、ワイヤーボンディング時にボンディング（付着）されていない非付着の不良をモニタリングしうる。
【００１９】
これにより、本発明の積層半導体パッケージは、複数の半導体チップが何れも不良と判定される問題点を解決し、製造収率を向上させ、後続工程のテスト負担を低減させうる。
【発明を実施するための最良の形態】
【００２０】
以下、添付図面を参照して本発明の望ましい実施形態を詳細に説明する。しかし、以下に例示する本発明の実施形態は、多様な他の形態に変形され、本発明の範囲が、次に前述する実施形態に限定されるものではなく、異なる多様な形態で具現されうる。本発明の実施形態は、当業者に本発明をさらに完全に説明するために提供されるものである。図面で、膜または領域のサイズまたは厚さは、明細書の明確性のために誇張されて示される。
【００２１】
本発明は、ワイヤーボンディングモニタリングの可能なインターポーザチップを有する積層半導体パッケージを提供する。本発明は、配線基板上に半導体チップを複数個積層可能であり、例えば、３個以上積層した積層半導体パッケージである。本発明は、半導体チップの間にインターポーザチップを備えればよく、インターポーザチップの積層位置、インターポーザチップのサイズや積層方法、パッケージの形態、半導体チップのサイズや形態に関係なく適用できる積層半導体パッケージである。また、本発明は、半導体チップが垂直に積層されるか、半導体チップが水平に配置されるか、垂直に積層された半導体チップスタックが並列に配置されても、半導体チップの間にインターポーザチップを備えれば適用できる積層半導体パッケージである。以下、実施形態として本発明による積層パッケージ及びその製造方法を説明する。
【００２２】
図１は、本発明による積層半導体パッケージ及びその製造方法を説明するための断面図であり、図２は、図１による積層半導体パッケージを示す斜視図である。
【００２３】
具体的に、本発明の積層半導体パッケージは、下面にはんだボール１２（またははんだバンプ）が付着され、上面にリード１４の形成された配線基板１０を備える。前記配線基板１０は、ＰＣＢ基板でありうる。前記配線基板１０上に第１接着層１６を介在して第１半導体チップ１８が付着されている。前記第１半導体チップ１８のボンディングパッド（図示せず）及び配線基板１０のリード１４は、第１ボンディングワイヤー２０でワイヤーボンディングされている。前記第１半導体チップ１８上に第２接着層２２を介在してインターポーザチップ２４が付着されている。前記インターポーザチップ２４のボンディングパッド（図示せず）及び配線基板１０のリード１４は、第２ボンディングワイヤー２６でワイヤーボンディングされている。
【００２４】
前記インターポーザチップ２４は、基本的に積層パッケージの信号、パワー及びグラウンドのためのパッド（ピン、ボールまたはリード）を集積化するとき、前記配線基板内の配線層を減らす役割を行い、それぞれの半導体チップのワイヤーボンディング時に、ワイヤーの長さを縮小させる役割を行う。さらに、本発明のインターポーザチップ２４は、ボンディングパッド（図示せず）にワイヤーボンディングする時に、ワイヤーボンディングモニタリング可能にボンディングパッドに極性及び電流の流れを有する回路要素（図示せず）、例えば、ダイオードやキャパシタが連結されている。これについては後述する。
【００２５】
前記インターポーザチップ２４上に第３接着層２８を介在して第２半導体チップ３０が付着されている。前記第２半導体チップ３０のボンディングパッド（図示せず）及びインターポーザチップ２４のボンディングパッド（図示せず）は、第３ボンディングワイヤー３２でワイヤーボンディングされている。前記第２半導体チップ３０は、インターポーザチップ２４を通じて配線基板１０と電気的に連結される。前記第２半導体チップ３０上に第４接着層３４を介在してスペーサ３６が付着されている。前記スペーサ３６は、後に付着される第３半導体チップ４０のワイヤーボンディングを容易にするために付着される。
【００２６】
前記スペーサ３６上に第４接着層３８を介在して第３半導体チップ４０が付着されている。前記第３半導体チップ４０のボンディングパッド（図示せず）及びインターポーザチップ２４のボンディングパッド（図示せず）は、第４ボンディングワイヤー４２でワイヤーボンディングされている。前記第３半導体チップ４０は、インターポーザチップ２４を通じて配線基板１０と電気的に連結される。前述したように、インターポーザチップ２４は、その上部に付着された半導体チップ３０、４０を配線基板１０と電気的に連結する媒介の役割を行う。前記第１半導体チップ１８、第２半導体チップ３０、第３半導体チップ４０、インターポーザチップ２４及びスペーサ３６などを保護するように、 エポキシ樹脂で密封材４４が形成されている。
【００２７】
図１では、前記インターポーザチップ２４が垂直に積層されている第２半導体チップ３０及び第３半導体チップ４０を配線基板１０に連結することを例として説明した。しかし、前記インターポーザチップ２４は、第２半導体チップ３０及び第３半導体チップ４０が水平方向に配置されていても、第２半導体チップ３０及び第３半導体チップ４０を配線基板１０に連結しうる。
【００２８】
また、図１に示すように、本発明の積層半導体パッケージの製造方法を簡単に説明する。配線基板１０上に第１半導体チップ１８を付着し、かつワイヤーボンディングする。前記第１半導体チップ１８上に極性及び電流の流れを有する回路要素の含まれたインターポーザチップ２４を付着し、前記インターポーザチップ２４のボンディングパッド及び前記配線基板１０をワイヤーボンディングする。
【００２９】
前記インターポーザチップ２４上に第２半導体チップ３０を付着し、前記インターポーザチップ２４のボンディングパッドとワイヤーボンディングして、前記第２半導体チップ３０を前記配線基板と連結する。次いで、前記第２半導体チップ３０上にスペーサ３６を付着し、前記スペーサ上に第３半導体チップ４０を付着し、前記インターポーザチップ２４のボンディングパッドとワイヤーボンディングして、前記第３半導体チップ４０を前記配線基板１０と連結する。次いで、第１半導体チップ１８、第２半導体チップ３０、第３半導体チップ４０、インターポーザチップ２４及びスペーサ３６などを保護するように、エポキシ樹脂で密封材４４を形成して完成する。前記インターポーザチップ２４のボンディングパッドにワイヤーボンディングするとき、後述するワイヤーボンディングモニタリングを行う。
【００３０】
図１の積層半導体パッケージの製造方法では、それぞれの半導体チップ１８、３０、４０やインターポーザチップ２４を付着した後にそれぞれワイヤーボンディングすると説明した。しかし、それぞれの半導体チップ１８、３０、４０やインターポーザチップ２４のサイズによって配線基板１０上に半導体チップ１８、３０、４０、インターポーザチップ２４及びスペーサ３６を全て付着してから一度にワイヤーボンディングしてもよい。
【００３１】
図３及び図４は、本発明によるインターポーザチップを示す概略図であり、図５は、図３のインターポーザチップの断面図の一例であり、図６は、一般的なインターポーザチップの断面図の一例である。
【００３２】
具体的に、本発明によるインターポーザチップ２４は、シリコン基板８０に極性及び電流の流れを有する回路要素５４、５６、すなわち、ダイオード５４やキャパシタ５６が形成されている。そして、前記ボンディングパッド５０は、極性及び電流の流れを有する回路要素５４、５６、すなわち、ダイオード５４やキャパシタ５６と連結されている。
【００３３】
図３及び図５では、ボンディングパッド５０は、シリコン基板８０に形成されたＮＰ型のダイオード５４と連結されており、前記ダイオード５４は、接地パッド５２や接地ラインに連結されている。言い換えれば、ボンディングパッド５０の下側のシリコン基板８０には、Ｎ＋ ８４（Ｎ型不純物層）／Ｐウェル８２（Ｐ型不純物層）が接合された形態でＮＰ型のダイオード５４が連結されており、接地パッド５２の下側のシリコン基板８０は、Ｐウェル８２のみが形成されて接地される。
【００３４】
これにより、ボンディングパッド５０へのワイヤーボンディング時に、ワイヤーボンディングモニタリングのためにボンディングパッド５０に電流による電圧を印加して、ボンディングパッド５０より接地パッド５２に電圧が多く印加される場合、接地パッド５２からボンディングパッド５０に電流が流れて、ワイヤーボンディングモニタリングが可能になる。
【００３５】
もし、図３及び図５と異なって、ダイオード５４をＰＮ型から構成し、ボンディングパッド５０へのワイヤーボンディング時に、ワイヤーボンディングモニタリングのためにボンディングパッド５０に電流による電圧を印加して、接地パッド５２よりボンディングパッド５２に電圧が多く印加される場合、ボンディングパッド５０から接地パッド５２に電流が流れて、ワイヤーボンディングモニタリングが可能になる。図５で、８６は、コンタクトプラグを示し、８８は、層間絶縁層を示す。結果的に、本発明のインターポーザチップ２４のボンディングパッド５０に連結された回路要素であるキャパシタ５４は、極性及び電流の流れを有するワイヤーボンディングモニタリングが可能になる。
【００３６】
図４では、ボンディングパッド５０は、シリコン基板８０に形成されたキャパシタ５６と連結されており、前記キャパシタ５６は、接地パッド５２または接地ラインに連結されている。これにより、ボンディングパッド５０へのワイヤーボンディング時に、前記キャパシタ５６によって接地パッド５２とボンディングパッド５０との間には極性があり、前記キャパシタ５６を通じて電流が流れうるので、これを利用してワイヤーボンディングモニタリングが可能になる。
【００３７】
これに対し、図６に示す一般的なインターポーザチップ２４ａは、シリコン基板９０上に絶縁層６０及び金属層５８が順次に形成されており、最上層に金属層から構成されたボンディングパッド５０ａが位置する。前記絶縁層６０は、９０００Å程度に形成され、前記金属層５８やボンディングパッド５０ａは、５７００Å程度の厚さに形成される。
【００３８】
これにより、前記一般的なインターポーザチップ２４ａは、ボンディングパッド５０ａが極性を帯びず、かつ接地されていないので、前記ボンディングパッド５０ａにワイヤーボンディングするときに電流の流れを有していないので、ワイヤーボンディングモニタリングが不可能になる。
【００３９】
図７及び図８は、本発明による積層半導体パッケージのインターポーザチップのワイヤーボンディングモニタリング方法を説明するための図面である。
【００４０】
具体的に、図７及び図８は、ワイヤーボンディングモニタリングシステム（ＷＢＭＳ（Ｗｉｒｅ Ｂｏｎｄｉｎｇ Ｍｏｎｉｔｏｒｉｎｇ Ｓｙｓｔｅｍ）７８を備えるワイヤーボンディング装置である。図９及び図１０に示すように、便宜上、ヒータブロック７０上にインターポーザチップ２４が位置したものを例として、ボンディングパッド５０のワイヤーボンディングモニタリングすることを説明する。図９では、図５及び図７に示すように、インターポーザチップ２４のボンディングパッド５０に極性及び電流の流れを有する回路要素のダイオード５４が連結されたものであり、図１０では、図６に示すように、インターポーザチップ２４のボンディングパッド５０に極性及び電流の流れを有する回路要素のキャパシタ５６が連結されたものである。
【００４１】
図７及び図８に示すワイヤーボンディング装置のワイヤースプール７６から引き出されたワイヤー７７は、ワイヤークランプ７４を通じてキャピラリー７２に挿入される。前記キャピラリー７２に挿入されたワイヤー７７は、インターポーザチップ２４のボンディングパッド５０にボール・ボンディングでワイヤーボンディングされる。前記ワイヤーボンディング時、ワイヤーボンディングモニタリングシステム７８でワイヤークランプ７４を通じてワイヤーに微小電流、例えば、直流または交流を印加し、前記回路要素５２、５６を通じて流れる電流または電圧をチェックして、ボンディングパッド５０にワイヤーボンディングが良好に接合されたか否かを判断する。これにより、本発明は、インターポーザチップ２４のボンディングパッド５０にワイヤーが良好にボンディングされない非付着の不良をチェックしうる。
【００４２】
図７では、前述したように、ワイヤーボンディングモニタリングシステム７８でクランプ７４を通じてワイヤー７７に直流を印加する場合である。前記ワイヤー７７に直流を印加し、前記印加された直流によりボンディングパッド５０より接地パッド５２に電圧が多く印加される場合、接地パッド５２からボンディングパッド５０に電流が流れ、このような電流は、ワイヤー７７及びクランプ７４にフィードバックし、ワイヤーボンディングモニタリングシステム７８で電流または電圧をチェックしてワイヤーボンディングモニタリングする。
【００４３】
前記チェック時には、ワイヤーボンディングモニタリングシステム７８に保存された基準電流値（または基準電圧）とチェックされた電流値（または電圧）とを比較するか、ワイヤーボンディングモニタリングシステムでインターポーザチップ２３の複数のパッドを利用して、チェックされた電流値（または電圧）を相互比較する。これにより、ボンディングパッド５０にワイヤーボンディングが良好に接合されたか否かを判断する。前記インターポーザチップ２４のボンディングパッド５０に直流を印加してワイヤーボンディングモニタリングを行うとき、前記ダイオード５２の抵抗及び流れる電流値は、それぞれ８Ｍオーム及び２μＡを最大値にすることが望ましい。
【００４４】
もし、前述したように、前記ダイオード５４をＰＮ型から構成する場合、前記印加された直流により、接地パッド５２よりボンディングパッド５０に電圧が多く印加される場合、ボンディングパッド５０へのワイヤーボンディング時に、ボンディングパッド５０から接地パッド５２に電流が流れ、このような電流を図９の点線で表示したような連結ライン７３を利用して、ワイヤーボンディングモニタリングシステム７８でチェックしてボンディングパッド５０にワイヤーボンディングが良好に接合されたか否かを判断しうる。
【００４５】
図８では、前述したように、ワイヤーボンディングモニタリングシステム７８で、ワイヤークランプ７４を通じてワイヤー７７に交流を印加した場合である。前記ワイヤー７７に交流を印加する場合、ボンディングパッド５０と接地パッド５２との間には極性が発生し、電流が流れうるので、ワイヤークランプ７４にフィードバックされる電流をワイヤーボンディングモニタリングシステム７８でチェックして、ワイヤーボンディングモニタリングが可能になる。前記チェック方法は、前記図７で説明した通りである。
【００４６】
もちろん、接地パッド５２に連結された連結ライン７３を通じて、ワイヤーボンディングモニタリングシステム７８で電流または電圧をチェックしてワイヤーボンディングモニタリングを行ってもよい。前記インターポーザチップ２４のボンディングパッド５０に交流を印加してワイヤーボンディングモニタリングするとき、前記キャパシタ５６のキャパシタンスは、１５−２０ｐＦ、望ましくは、２０ｐＦにすることが望ましい。
【産業上の利用可能性】
【００４７】
本発明は、積層半導体パッケージに関連した技術分野に好適に適用されうる。
【図面の簡単な説明】
【００４８】
【図１】本発明の一例による積層半導体パッケージ及びその製造方法を説明するための断面図である。
【図２】図１に示す積層半導体パッケージを示す斜視図である。
【図３】本発明によるインターポーザチップを示す概略図である。
【図４】本発明によるインターポーザチップを示す概略図である。
【図５】図３のインターポーザチップの断面図の一例である。
【図６】一般的なインターポーザチップの断面図の一例である。
【図７】本発明による積層半導体パッケージのインターポーザチップのワイヤーボンディングモニタリング方法を説明するための図面である。
【図８】本発明による積層半導体パッケージのインターポーザチップのワイヤーボンディングモニタリング方法を説明するための図面である。
【符号の説明】
【００４９】
１０  配線基板
１８  第１半導体チップ
２０  第１ボンディングワイヤー
２４  インターポーザチップ
２６  第２ボンディングワイヤー
３０  第２半導体チップ
３２  第３ボンディングワイヤー
３６  スペーサ
４２  第４ボンディングワイヤー
４４  密封材
５４  ダイオード
５６  キャパシタ
７２  キャピラリー
７４  ワイヤークランプ
７６  ワイヤースプール
７８  ワイヤーボンディングモニタリングシステム
【図２】
2008078626.tif 000003
【図３】
2008078626.tif 000004
【図４】
2008078626.tif 000005
【図５】
2008078626.tif 000006
【図６】
2008078626.tif 000007
【図７】
2008078626.tif 000008
【図８】
2008078626.tif 000009
【図１】
2008078626.tif 000010