(57)【要約】【課題】  単結晶ベースを有するヘテロ構造バイポーラ・トランジスタ及びこれに関連する方法を提供すること。【解決手段】  ヘテロ構造バイポーラ・トランジスタ（ＨＢＴ）及び関連する方法が開示される。一実施形態において、ＨＢＴは、基板と、基板の上のポリシリコン・エミッタと、基板内のコレクタと、コレクタに隣接した少なくとも１つの分離領域と、各分離領域の上に延びる単結晶シリコン・ゲルマニウムを含む真性ベースと、単結晶外部ベースとを含む。１つの方法は、分離領域の形成を、後で誘電体に変換される注入された多孔質シリコンの形成と置き換えるステップを含む。結果的に、分離領域の上に横方向の寸法が拡張された単結晶シリコン・ゲルマニウム・ベース・プロファイル層を形成することができる。【選択図】      図１１
2008124451.tif 000002
【特許請求の範囲】
【請求項１】
ヘテロ構造バイポーラ・トランジスタ（ＨＢＴ）を形成する方法であって、
基板を準備するステップと、
前記基板内に注入領域を形成するステップと、
前記注入領域及び前記基板の上に単結晶シリコン・ゲルマニウム・ベース・プロファイル層を形成するステップと、
前記単結晶シリコン・ゲルマニウム・ベース・プロファイル層上にダミー・エミッタを形成するステップと、
前記単結晶シリコン・ゲルマニウム・ベース・プロファイル層の上に単結晶外部ベースをエピタキシャル成長させるステップと、
前記注入領域を分離領域に変換するステップと、
前記ダミー・エミッタをポリシリコン・エミッタと置き換えるステップと
を含む方法。
【請求項２】
前記単結晶シリコン・ゲルマニウム・ベース・プロファイル層は、実質的に厚さが均一であり、かつ、連続している、請求項１に記載の方法。
【請求項３】
前記エピタキシャル成長させるステップは、前記単結晶シリコン・ゲルマニウム・ベース・プロファイル層に対して選択的又は非選択的のいずれか一方である、請求項１に記載の方法。
【請求項４】
前記注入領域を形成するステップは、
イオン注入を行い、前記分離領域になる場所に前記注入領域を形成するステップであって、前記注入領域の上面が前記基板の表面と実質的に同一平面上にある、ステップと、
前記注入領域に陽極多孔質化を行うステップと、
アニールすることによって単結晶シリコン膜内に前記上面を形成するステップと
を含む、請求項１に記載の方法。
【請求項５】
前記変換するステップは、前記注入領域に開口部を形成するステップ、及び
ａ）前記注入領域の低温酸化を行うステップ、
ｂ）前記注入領域を除去し、前記開口部をシールしてガス誘電体を形成するステップ、
ｃ）前記注入領域を除去してボイドを形成し、前記ボイドを不動態化し、前記ボイドの少なくとも一部を誘電体で再充填するステップ、
のうちの１つを含む、請求項１又は４に記載の方法。
【請求項６】
前記注入領域を除去することは、前記注入領域の上の前記基板の一部を、前記単結晶シリコン・ゲルマニウム・ベース・プロファイル・ベース層の下面まで除去することを含む、請求項４に記載の方法。
【請求項７】
前記ポリシリコン・エミッタは、実質的にＴ形状である、請求項１に記載の方法。
【請求項８】
ヘテロ構造バイポーラ・トランジスタ（ＨＢＴ）であって、
基板と、
前記基板の上のポリシリコン・エミッタと、
前記基板内のコレクタと、
前記コレクタに隣接した少なくとも１つの分離領域と、
各分離領域の上に延びる単結晶シリコン・ゲルマニウムを含む真性ベースと、
単結晶外部ベースと
を備えるＨＢＴ。
【請求項９】
各分離領域は、前記分離領域を上部層からシールする栓を含む、請求項８に記載のＨＢＴ。
【請求項１０】
前記分離領域は、酸化シリコンを含む、請求項９に記載のＨＢＴ。
【請求項１１】
前記ポリシリコン・エミッタは、実質的にＴ形状である、請求項９に記載のＨＢＴ。
【請求項１２】
基板を準備するステップと、
前記基板内に注入領域を形成するステップと、
前記注入領域及び前記基板の上に単結晶シリコン・ゲルマニウム層を形成するステップと、
前記単結晶シリコン・ゲルマニウム層の上に他の構造体を形成するステップと、
前記注入領域を分離領域に変換するステップと
を含む方法。
【請求項１３】
前記単結晶シリコン・ゲルマニウム層は、実質的に厚さが均一であり、かつ、連続している、請求項１２に記載の方法。
【請求項１４】
前記注入領域を形成するステップは、
イオン注入を行い、前記分離領域になる場所に前記注入領域を形成するステップであって、前記注入領域の上面が前記基板の表面と実質的に同一平面上にある、ステップと、
前記注入領域に陽極多孔質化を行うステップと、
アニールすることによって単結晶シリコン膜内に前記上面を形成するステップと
を含む、請求項１２に記載の方法。
【請求項１５】
前記変換するステップは、前記注入領域に開口部を形成するステップ、及び
ａ）前記注入領域の低温酸化を行うステップ、
ｂ）前記注入領域を除去し、前記開口部をシールしてガス誘電体を形成するステップ、
ｃ）前記注入領域を除去してボイドを形成し、前記ボイドを不動態化し、前記ボイドの少なくとも一部を誘電体で再充填するステップ、
のうちの１つを含む、請求項１２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、集積回路（ＩＣ）チップの製造に関し、より特定的には、単結晶ベースを有するヘテロ構造バイポーラ・トランジスタ（ＨＢＴ）及びこれに関連する方法に関する。
【背景技術】
【０００２】
ヘテロ構造バイポーラ・トランジスタ（ＨＢＴ）は、集積回路（ＩＣ）チップにおいて幅広く用いられる高性能トランジスタ構造体である。図１を参照すると、ＨＢＴ１０は、異なる型の半導体材料を使用し、３つの基本構成要素、すなわちベース１２（真性ベース１４及び外部ベース１６を含む）、コレクタ（活性領域）１８及びエミッタ２０を含む。ＨＢＴ１０は、コレクタ１８並びにディープ・トレンチ２４及び／又は浅いトレンチ２６分離領域の上へのｐ型シリコン・ゲルマニウム（ＳｉＧｅ）ベース１２層の非選択的な堆積に依存している。特定的には、ＨＢＴ１０の真性ベース１４は、ディープ・トレンチ分離領域２４及び／又は浅いトレンチ分離領域２６によって境界付けられる活性領域１８の上に、非常に低い温度（５５０℃以下）でエピタキシャル成長される。結果的に、真性ベース１４は単結晶シリコンであり、一方、酸化シリコン（ＳｉＯ２）を含む分離領域２４、２６の上に堆積された部分は、多結晶又はアモルファス・シリコン材料として成長する。ドープされた及び非ドープのシリコン（Ｓｉ）及びシリコン・ゲルマニウム（ＳｉＧｅ）の低温の非選択的堆積は、ファセット形成され、単結晶層及び多結晶層について異なる成長率を有する。従って、層１２は、コレクタ１８の上でより厚くなり、ディープ・トレンチ２４及び／又は浅いトレンチ２６の分離領域の上でより薄くなる。堆積のこの非共形性（non-conformality）に加えて、たとえ単結晶真性ベース１４が実質的に二次元であっても、ゲルマニウム（Ｇｅ）の添加により、分離領域２４、２６の上の多結晶部分の中に、シリコン・ゲルマニウム（ＳｉＧｅ）のクラスタ／ハット／ピラミッドがもたらされ得る。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
結果的に、多結晶真性ベース１４はより薄くなり（約２０〜３０％だけ）、さらに重要なことには、ディープ・トレンチ分離領域２４及び／又は浅いトレンチ分離領域２６の上にあるドーパント含有シリコン・ゲルマニウム（ＳｉＧｅ）が不連続になり、このことにより、上に外部ベース１６を適切に形成することが妨げられる。この構造体は、外部ベース１６のポリシリコンと真性ベース１４のポリシリコンと間のリンク抵抗（Ｒｂ）を増大させる。さらに、この構造体は、分離領域２４、２６の酸化シリコンの上にあるベース１２のポリシリコン・ゲルマニウムのシート抵抗を増大させる。さらに、この構造体は、コレクタ１８・ベース１２容量（Ｃｃｂ）を増大させる。上述の構造体を形成する現在の方法では、自己整合することもできない。
【課題を解決するための手段】
【０００４】
ヘテロ構造バイポーラ・トランジスタ（ＨＢＴ）及び関連する方法が開示される。一実施形態において、ＨＢＴは、基板と、基板の上のポリシリコン・エミッタと、基板内のコレクタと、コレクタに隣接した少なくとも１つの分離領域と、各分離領域の上に延びる単結晶シリコン・ゲルマニウムを含む真性ベースと、単結晶外部ベースとを含む。１つの方法は、分離領域の形成を、後で誘電体に変換される注入された多孔質シリコンの形成と置き換えるステップを含む。結果的に、分離領域の上に横方向の寸法が拡張された単結晶シリコン・ゲルマニウム・ベース・プロファイル層を形成することができる。
【０００５】
本発明の第１の態様は、基板を準備するステップと、基板内に注入領域を形成するステップと、注入領域及び基板の上に単結晶シリコン・ゲルマニウム・ベース・プロファイル層を形成するステップと、単結晶シリコン・ゲルマニウム・ベース・プロファイル層上にダミー・エミッタを形成するステップと、単結晶シリコン・ゲルマニウム・ベース・プロファイル層の上に単結晶外部ベースをエピタキシャル成長させるステップと、注入領域を分離領域に変換するステップと、ダミー・エミッタをポリシリコン・エミッタと置き換えるステップとを含む、ヘテロ構造バイポーラ・トランジスタ（ＨＢＴ）を形成する方法を提供する。
【０００６】
本発明の第２の態様は、基板と、基板の上のポリシリコン・エミッタと、基板内のコレクタと、コレクタに隣接した少なくとも１つの分離領域と、各分離領域の上に延びる単結晶シリコン・ゲルマニウムを含む真性ベースと、単結晶外部ベースとを含む、ヘテロ構造バイポーラ・トランジスタ（ＨＢＴ）を提供する。
【０００７】
本発明の第３の態様は、基板を準備するステップと、基板内に注入領域を形成するステップと、注入領域及び基板の上に単結晶シリコン・ゲルマニウム層を形成するステップと、単結晶シリコン・ゲルマニウム層の上に他の構造体を形成するステップと、注入領域を分離領域に変換するステップとを含む方法を提供する。
【０００８】
本発明の例証となる態様は、ここに説明された問題及び／又は説明されていない他の問題を解決するように意図される。
【発明を実施するための最良の形態】
【０００９】
本発明のこれらの及び他の特徴は、本発明の様々な実施形態を示す添付の図面と併せた本発明の様々な態様についての以下の詳細な説明から、より容易に理解されるであろう。
【００１０】
本発明の図面は尺度どおりに描かれていないことに留意されたい。図面は、本発明の典型的な態様だけを示すように意図され、よって、本発明の範囲を限定するものとして考えるべきではない。図面において、図面の間で同様の番号は同様の要素を示す。
【００１１】
図を参照すると、図２〜図２３は、方法の、特に、ヘテロ構造バイポーラ・トランジスタ（ＨＴＢ）１００、２００（図１１、図１３、図１４及び図２０〜図２２）を形成する方法の様々な実施形態を示す。
【００１２】
図２〜図１１は、方法の第１の実施形態を示す。図２は、基板１０２を準備することを示す。基板１０２は、シリコン及びシリコン・ゲルマニウムを含むことができるが、これらに限定されない。いずれの場合も、基板１０２は単結晶である。図２はまた、ここに説明されるように、最終的に分離領域１０６（図１１）になる注入領域１０４（２つが示されている）を、基板１０２内に形成する１つの実施形態も示す。注入領域１０４は、上に単結晶シリコンを形成することができる上面１１０を含む。この場合、注入領域１０４は、基板１０２の単結晶シリコン（現時点ではドープされている）を含む。注入領域１０４は、例えば、マスク１１２を形成し、パターン形成／エッチングを行って内部に開口部１１４を形成し、次にイオン注入１１６を行うことによって形成することができる。注入されるドーパントは、例えば、ホウ素（Ｂ）のような、いずれかのｐ型シリコン・ドーパントを含むことができる。この実施形態において、注入領域１０４の上面１１０は、基板１０２の表面１１３と同一平面上にある、即ち、イオン注入１１６は、浅い注入を行うのに十分な電力を使用し、上面１１０を形成する。
【００１３】
図３は、マスク１１２（図２）を除去し、注入領域１０４（図２）に陽極多孔質化１１８を行い、注入された多孔質シリコン領域１２０を形成することを示す。マスクの除去は、例えば湿式エッチングのような、いずれかの通常のレジスト剥離技術を含むことができる。陽極多孔質化１１８は、約２０〜１００ｍＡ／ｃｍ２の電流密度を用いて、フッ化水素酸浴を行うことを含むことができる。多孔質化は、暗所で又は光照射下で行うことができる。
【００１４】
次いで、図４に示されるように、例えば、水素流下で８００〜１１００℃の範囲の高温でアニールする１２８ことによって、単結晶シリコン膜１２６内に上面１１０（図２）を形成する。
【００１５】
図５は、注入された多孔質シリコン領域１２０及び基板１０２の上に単結晶シリコン・ゲルマニウム（ＳｉＧｅ）ベース・プロファイル層１３０を形成することを示す。このプロセスが、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）及び酸化シリコン（ＳｉＯ２）層を含む、ハードマスク１３２をパターン形成することに先行してもよい。いずれの場合も、通常のプロセスと対照的に、単結晶ＳｉＧｅベース・プロファイル層１３０は、注入された多孔質シリコン領域１２０の上でさえ、実質的に厚さが均一であり、実質的に連続している。さらに、単結晶ＳｉＧｅベース・プロファイル層１３０は、最終的に分離領域１０６（図１１）に変換される、注入された多孔質シリコン領域１２０の上の単結晶ＳｉＧｅである。単結晶ＳｉＧｅベース・プロファイル層１３０は、例えば、堆積、エピタキシャル成長等の、現在既知の又は後に開発されるいずれかの技術を用いて形成することができる。
【００１６】
図６〜図７は、ダミー・エミッタ１４１を介して、単結晶ＳｉＧｅベース・プロファイル層１３０の上に、単結晶シリコン外部ベース１３４（図６）及びポリシリコン・エミッタ１３６（図７）を形成することを示す。これらのプロセスは、現在既知の又は後に開発されるいずれかの技術を含むことができる。例えば、薄い酸化シリコン（ＳｉＯ２）停止層１４０を堆積させ、続いてダミー・エミッタ１４１を堆積させ、パターン形成することができる。窒化物スペーサ１４４を堆積させ、エッチングした後、酸化シリコン停止層１４０が除去される。次いで、図６に示されるように、外部ベース１３４が形成される。しかしながら、通常の処理とは対照的に、単結晶外部ベース１３４が形成される領域は、単結晶シリコン・ゲルマニウム・ベース・プロファイル層１３０を含む。結果的に、例えば、単結晶ＳｉＧｅベース・プロファイル層１３０上に単結晶シリコンをエピタキシャル成長させることによって、外部ベース１３４を形成することができる。図示されるように、単結晶外部ベース１３４は、非選択的に（図示せず）又は選択的に成長させることができる。非選択的なプロセスに続いて、研磨、即ち、化学的機械研磨（ＣＭＰ）、及びリセスを行うことができる。選択的なプロセスは、図６の構造体を達成するために、更なるＣＭＰも又はリセスも必要としない。
【００１７】
図７は、更なる処理を行って、ポリシリコン・エミッタ１３６を形成した後の構造体を示す。これらのプロセスは、現在既知の又は後に開発される任意の技術を含むことができる。例えば、分離酸化物１４６を堆積させること、研磨及びエッチ・バックによって平坦化すること、及びダミー・エミッタ１４１（図６）を除去することなどである。内部窒化物スペーサ１４８が形成された後、エミッタ領域において停止酸化物層１４０（図６）が除去され、（例えば、ｎ型のリンがドープされたポリシリコン等の）ポリシリコン・エミッタ１３６が、選択的に（図示せず）又は非選択的に堆積され、レジスト１４３を用いてパターン形成され、エッチングされる（例えば、反応性イオン・エッチング（ＲＩＥ））。ポリシリコン・エミッタ１３６は、実質的にＴ形状である。
【００１８】
図８〜図９に示されるように、サリサイド化及び他のバック・エンド・オブ・ライン（ｂａｃｋ−ｅｎｄ−ｏｆ−ｌｉｎｅ）処理の前に、開口部１４２（図９）が、例えば、時限式ＲＩＥによって、外周を通して形成される。開口部１４２の深さは、該開口部１４２が注入された多孔質シリコン領域１２０に達する限り、相対的に重要ではない。一実施形態において、下にある注入された多孔質シリコン領域１２０に、即ち、少なくとも単結晶シリコン膜１２６に達するように、ポリシリコン・エミッタ１３６のエッチングを延長することができる。
【００１９】
図９〜図１４は、注入された多孔質シリコン領域１２０（図９）を分離領域１０６（図１０〜図１１、図１３、図１４）に変換する様々な実施形態を示す。各々の実施形態において、例えば反応性イオン・エッチングによって、開口部１４２が、注入された多孔質シリコン領域１２０（図９）に形成される。図９〜図１１に示される第１の実施形態においては、注入された多孔質シリコン領域１２０を誘電体、即ち、酸化シリコン（ＳｉＯ２）に変換するために、注入された多孔質シリコン領域１２０の低温酸化（low temperature oxidation、ＬＴＯ）１４５（例えば、約４００℃における）が行われる。図１０は、酸化１４５（図９）後の分離領域１０６を示す。図１１は、例えば、窒化シリコン（Ｓｉ３Ｎ４）の栓１６０で分離領域１０６をキャッピングすることを含む、次の処理後のＨＢＴ１００を示す。他の処理は、例えば、酸化物層１４６を除去するための酸化物エッチング、窒化物エッチング、及び窒化物スペーサ１６４の形成を含むことができる。
【００２０】
図１２〜図１３は、注入された多孔質シリコン領域１２０（図９）を分離領域１０６（図１３）に変換する第２の実施形態を示す。この場合、例えば、コラプス・エッチング（collapsing etch）を行ってボイド１５０を形成することによって、注入された多孔質シリコン領域１２０（図９）が、開口部１４２を介して除去され、開口部１４２がシールされ、ガスのような分離領域１０６（図１３）を形成する。図１３に示されるように、窒化シリコン（Ｓｉ３Ｎ４）栓１６０を用いて、分離領域１０６をシールすることもできる。
【００２１】
図１２及び図１４は、注入された多孔質シリコン領域１２０（図９）を分離領域１０６に変換する第３の実施形態を示す。この実施形態において、例えば、図１２に示されるようなコラプス・エッチングを行ってボイド１５０を形成することによって、注入された多孔質シリコン領域１２０（図９）が、開口部１４２を介して除去される。しかしながら、この場合、ボイド１５０は、例えば、ボイド１５０内の誘電体１５２（例えば、酸化シリコン（ＳｉＯ２））を堆積させることによって不動態化され、ボイド１５０の少なくとも一部分が、誘電体１５４（例えば、酸化シリコン（ＳｉＯ２））で再充填される。図１４に示されるように、栓１６０を用いて、分離領域１０６をシールすることができる。栓１６０は、パッシベーション誘電体１５２、又は窒化シリコン（Ｓｉ３Ｎ４）のような他の誘電体材料から作製することができる。
【００２２】
上述した図１２〜図１４の実施形態においては、短時間の浅い等方性バルク・シリコン（Ｓｉ）エッチングによって、コレクタ１３８（図１４）の側壁上にある多孔質材料の残りの望ましくない電気的効果（電荷トラッピング、キャリア散乱、再結合の増大等のような）を軽減させることができる。ＨＢＴ１００（図１１、図１３、図１４）を完成させるために、いずれかの残りの処理（即ち、バック・エンド・オブ・ライン）が、現在既知のように又は後に開発されるように進行する。
【００２３】
図１５〜図２３は、本方法の第２の実施形態を示す。この場合、基板２０２が準備され、注入領域２０４の上面２１０が基板２０２の表面２１２からある距離をおくように、イオン注入（例えば、ホウ素（Ｂ））によって、注入領域２０４が、分離領域２０６（図２０〜図２２）となるべき位置に形成される。表面２１２は、上に単結晶シリコンを形成することができる。この場合、注入領域２０４は、基板２０２の単結晶シリコン（ドープされていない）を含む。注入領域２０４は、例えば、マスク２１３を形成し、パターン形成／エッチングを行って内部に開口部２１４を形成し、次に、イオン注入２１６を行うことによって形成することができる。注入されたドーパントは、例えば、ホウ素（Ｂ）のような、いずれかのｐ型シリコン・ドーパントを含むことができる。
【００２４】
図１６は、マスク２１３（図１５）を除去し、注入領域２０４（図１５）に陽極多孔質化２１８を行って、注入された多孔質シリコン領域２２０を形成することを示す。マスクの除去は、例えば、湿式エッチングなどのいずれかの通常のレジスト剥離技術を含むことができる。陽極多孔質化２１８は、２０〜１００ｍＡ／ｃｍ２の電流密度を用いて、フッ化水素酸浴を行うことを含む。多孔質化は、暗所で又は照明下で行うことができる。この場合、陽極多孔質化２１８は、表面２１２（図１５）を多孔質化するが、注入領域２０４（図１５）の範囲までは多孔質化しない。
【００２５】
図１７は、注入された多孔質シリコン領域２２０及び基板２０２の上に、単結晶シリコン・ゲルマニウム（ＳｉＧｅ）ベース・プロファイル層２３０を形成することを示す。このプロセスは、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）及び酸化シリコン（ＳｉＯ２）層を含む、ハードマスク２３２をパターン形成することに先行してもよい。いずれの場合も、通常のプロセスとは対照的に、単結晶ＳｉＧｅベース・プロファイル層２３０は、注入された多孔質シリコン領域２２０の上でさえ、実質的に厚さが均一であり、実質的に連続している。さらに、単結晶ＳｉＧｅベース・プロファイル層２３０は、最終的に分離領域２０６（図１９〜図２２）に変換される、注入された多孔質シリコン領域２２０の上の単結晶ＳｉＧｅである。
【００２６】
図１８〜図２０に示されるように、この段階に続いて、図６〜図１４に関してここに説明されたように、処理が進行する。即ち、図１８に示されるように、ダミー・エミッタ（図示せず、図６を参照されたい）を介して、単結晶ＳｉＧｅベース・プロファイル層２３０の上に、単結晶外部ベース２３４及び多結晶エミッタ２３６が形成される。しかしながら、図６〜図１４とは対照的に、埋め込まれた注入された多孔質シリコン領域２２０は、更なる処理のために化学的及び構造的安定性を維持しながら、多孔質化２１８後の高温表皮形成（図３におけるような）の必要性を排除する。さらに、ここに説明されるように、高温表皮形成を省くことは、統合プロセスのサーマルバジェットを低減させ、選択的な除去又は酸化のために多孔度を維持するのを助ける。
【００２７】
図１８に示されるように、実質的にＴ形状であるポリシリコン・エミッタ２３６の形成後／形成時に、例えば反応性イオン・エッチングによって、開口部２４２が、注入された多孔質シリコン領域２２０（図１８）に形成される。続いて、ここに説明される実施形態のいずれかを用いて、注入された多孔質シリコン領域２２０を分離領域２０６（図１９）に変換することができる。図１８〜図１９は、例えば、注入された多孔質シリコン領域２２０の低温酸化２４５を行い、注入された多孔質シリコン領域２２０を誘電体に変換することを示す。図１９は、酸化２４５（図１８）後の分離領域２０６を示す。図２０は、例えば、窒化シリコン（Ｓｉ３Ｎ４）栓２６０を用いて分離領域２０６をキャッピングすることを含む次の処理後のＨＢＴ２００を示す。
【００２８】
図２１は、図１２〜図１３のプロセスを用いる、注入された多孔質シリコン領域２２０の変換後のＨＢＴ２００を示す。この場合、注入された多孔質シリコン領域２２０（図１８）は、例えば、コラプス・エッチングを行ってボイドを形成することによって、開口部２４２（図１８）を介して除去され、開口部２４２がシールされ、ガス誘電体のような分離領域２０６（図２１）を形成する。図２１に示されるように、窒化シリコン（Ｓｉ３Ｎ４）栓２６０を用いて、分離領域２０６をシールすることができる。
【００２９】
図２２は、図１２及び図１４のプロセスを用いて、注入された多孔質シリコン領域２２０を変換した後のＨＢＴ２００を示す。この場合、例えば、ボイド内の誘電体２５２（例えば、酸化シリコン（ＳｉＯ２））を堆積させることによって、ボイドが不動態化され、ボイドの少なくとも一部分が、誘電体２５４（例えば、酸化シリコン（ＳｉＯ２））で再充填される。図２２に示されるように、不動態化誘電体２５２の栓２６０、又は、窒化シリコン（Ｓｉ３Ｎ４）などの他の誘電体材料を用いて、分離領域２０６をシールすることができる。
【００３０】
図２１〜図２２の上述の実施形態において、短時間の浅い等方性バルク・シリコン（Ｓｉ）エッチングによって、コレクタ２３８の側壁上にある多孔質材料の残りの望ましくない電気的効果（電荷トラッピング、キャリア散乱、再結合の増大等のような）を軽減させることができる。さらに、図２３に示される１つの代替的な実施形態において、図２１におけるような分離領域２０６のシール、又は、図２２におけるような不動態化／再充填の前に、例えば、浅い等方性シリコン・エッチングによって、注入された多孔質シリコン領域２２０の上の基板２０２の一部分２８０（図２１〜図２２）を、単結晶シリコン・ゲルマニウム・ベース・プロファイル・ベース層２３０の下面２８２（図２３）まで除去することができる。その後、処理は、図２１又は図２２に関して説明されたように進行する。ＨＢＴ２００（図２０〜図２２）を完成させるために、いずれかの残りの処理（即ち、バック・エンド・オブ・ライン）が、現在既知のように又は後に開発されるように行われる。
【００３１】
図１１、図１３、図１４及び図２０〜図２２に示されるように、上述した方法は、基板１０２、２０２と、ポリシリコン・エミッタ１３６、２３６と、コレクタ１３８、２３８と、コレクタ１３８、２３８に隣接した少なくとも１つの分離領域１０６、２０６と、各分離領域１０６、２０６の上に延びる単結晶シリコン・ゲルマニウムを含む真性ベース１３０、２３０（即ち、単結晶ベース・プロファイル層）と、単結晶シリコン外部ベース１３４、２３４とを含む、ヘテロ構造バイポーラ・トランジスタ（ＨＢＴ）１００、２００をもたらす。各々の分離領域１０６、２０６は、分離領域１０６、２０６を上部層からシールする栓１６０、２６０を含むことができる。幾つかの実施形態（図１３及び図２１）においては、分離領域１０６、２０６は、ガス誘電体を含む。
【００３２】
ＨＢＴ１００、２００は、多数の利点を示す。例えば、ＨＢＴ１００、２００は、低減されたコレクタ・ベース容量（Ｃｃｂ）及びベース抵抗（Ｒｂ）を示す。特に、注入された犠牲多孔質シリコン領域１２０、２２０を用いることにより、その後の、構築されたデバイスの下からの非常に選択的な除去が可能になり、ベースとコレクタとの間の容量を大きく低減させる。さらに、ここに説明される方法は、自己整合された外部ベース１３４、２３４の堆積を可能にし、統合プロセスを容易にし、かつ、寄生容量を最小にする。単結晶真性ベースもまた、単結晶外部ベースの選択的な堆積を可能にする。このことにより、統合スキームにおいて、ＣＭＰ及びＲＩＥリセスに対する必要性が排除される。単結晶シリコンの移動度は、本質的に、均一にドープされたポリシリコン又はアモルファス材料の移動度より大きい。従って、単結晶真性ベース１３０、２３０は、より低い抵抗を有する。単結晶ＳｉＧｅベース・プロファイル層１３０、２３０は、連続層として形成されるので、エピタキシの定義により、従来のプロセスの不連続層と比べて、より良好なリンク及びバルク抵抗を達成することができる。単結晶ＳｉＧｅベース・プロファイル層１３０、２３０内のゲルマニウム（Ｇｅ）は、横方向の正孔移動度をさらに増大させ、ベース抵抗の低下を助ける二軸歪みを生じさせる。
【００３３】
上述した方法及び構造体は、集積回路チップの製造に用いられる。結果として得られる集積回路チップは、生ウェハの形態で（即ち、多数のパッケージされていないチップ有する単一のウェハとして）、ベア・ダイとして、又はパッケージされた形態で、製造業者により流通させることができる。後者の場合、チップは、単一のチップ・パッケージ（マザーボード又は他のより高いレベルのキャリアに取り付けられたリード線を有するプラスチック製キャリアのような）、又は、マルチチップ・パッケージ（片面又は両面の相互接続部、或いは埋め込まれた相互接続部を有するセラミック・キャリアのような）の中にマウントされる。いずれにせよ、その後、チップは、他のチップ、別個の回路素子、及び／又は、（ａ）マザーボードなどの中間製品又は（ｂ）最終製品のいずれかの部品のような他の信号処理デバイスと共に統合される。最終製品は、玩具及び他のローエンド用途から、ディスプレイ、キーボード又は他の入力デバイス、及び中央処理装置を有する高性能コンピュータ製品に及ぶ、集積回路チップを含む何らかの製品とすることができる。
【００３４】
本発明の様々な態様についての上記の説明は、例証及び説明のために示されたものである。これらは、網羅的であること、又は本発明を開示された正確な形態に制限することを意図するものではなく、明らかに、多くの変更及び変形が可能である。当業者には明白であり得るこうした変更及び変形は、添付の特許請求の範囲に規定されるような本発明の範囲内に含まれることが意図される。
【図面の簡単な説明】
【００３５】
【図１】従来のヘテロ構造バイポーラ・トランジスタ（ＨＢＴ）を示す。
【図２】ＨＢＴを形成する方法の第１の実施形態を示す。
【図３】ＨＢＴを形成する方法の第１の実施形態を示す。
【図４】ＨＢＴを形成する方法の第１の実施形態を示す。
【図５】ＨＢＴを形成する方法の第１の実施形態を示す。
【図６】ＨＢＴを形成する方法の第１の実施形態を示す。
【図７】ＨＢＴを形成する方法の第１の実施形態を示す。
【図８】ＨＢＴを形成する方法の第１の実施形態を示す。
【図９】ＨＢＴを形成する方法の第１の実施形態を示す。
【図１０】ＨＢＴを形成する方法の第１の実施形態を示す。
【図１１】ＨＢＴを形成する方法の第１の実施形態を示し、ＨＢＴの１つの実施形態を示すものである。
【図１２】方法の代替的な実施形態を示す。
【図１３】方法の代替的な実施形態を示す。
【図１４】方法の別の代替的な実施形態を示す。
【図１５】ＨＢＴを形成する方法の第２の実施形態を示す。
【図１６】ＨＢＴを形成する方法の第２の実施形態を示す。
【図１７】ＨＢＴを形成する方法の第２の実施形態を示す。
【図１８】ＨＢＴを形成する方法の第２の実施形態を示す。
【図１９】ＨＢＴを形成する方法の第２の実施形態を示す。
【図２０】ＨＢＴを形成する方法の第２の実施形態を示し、ＨＢＴの１つの実施形態を示すものである。
【図２１】方法の代替的な実施形態を示す。
【図２２】方法の代替的な実施形態を示す。
【図２３】方法の別の代替的な実施形態を示す。
【符号の説明】
【００３６】
１０、１００、２００：ヘテロ構造バイポーラ・トランジスタ（ＨＢＴ）
１２：ベース
１４：真性ベース
１６、１３４、２３４：外部ベース
１８、１３８、２３８：コレクタ
２０：エミッタ
２４、２６、１０６、２０６：分離領域
１０２、２０２：基板
１０４、２０４：注入領域
１０６、２０６：分離領域
１１２、２１３：マスク
１１４、１４２、２１４、２４２：開口部
１２０、２２０：注入された多孔質シリコン領域
１３２、２３２：ハードマスク
１３６、２３６：ポリシリコン・エミッタ
１３０、２３０：単結晶シリコン・ゲルマニウム・ベース・プロファイル層（真性ベース）
１４１：ダミー・エミッタ
１４３：レジスト
１５０：ボイド
１５２、１５４、２５２、２５４：誘電体
１６０、２６０：栓
【図１】
2008124451.tif 000003
【図２】
2008124451.tif 000004
【図３】
2008124451.tif 000005
【図４】
2008124451.tif 000006
【図５】
2008124451.tif 000007
【図６】
2008124451.tif 000008
【図７】
2008124451.tif 000009
【図８】
2008124451.tif 000010
【図９】
2008124451.tif 000011
【図１０】
2008124451.tif 000012
【図１１】
2008124451.tif 000013
【図１２】
2008124451.tif 000014
【図１３】
2008124451.tif 000015
【図１４】
2008124451.tif 000016
【図１５】
2008124451.tif 000017
【図１６】
2008124451.tif 000018
【図１７】
2008124451.tif 000019
【図１８】
2008124451.tif 000020
【図１９】
2008124451.tif 000021
【図２０】
2008124451.tif 000022
【図２１】
2008124451.tif 000023
【図２２】
2008124451.tif 000024
【図２３】
2008124451.tif 000025