(57)【要約】【課題】信号経路とリターン経路とで構成されるループからの電磁波の放射を抑制する。【解決手段】多層プリント配線板Ｐは、第１配線層ＬS1および第２配線層ＬS2と、両配線層間に配置されるグランド層ＬGおよび電源層ＬPとを具備する。第１配線層ＬS1の配線４１にはＩＣチップ１００が接続され、第２配線層ＬS2の配線５１にはＩＣチップ２００が接続される。ＩＣチップ１００とＩＣチップ２００との間には、スルーホールＨを介して配線４１と配線５１とを電気的に接続した信号経路Ｒ1と、ＩＣチップ２００のバイパスコンデンサＣbと電源層ＬPとＩＣチップ１００のバイパスコンデンサＣaとが介在するリターン経路Ｒ2とが形成される。スルーホールＨとＩＣチップ１００の端子との距離ｄ1は、多層プリント配線板Ｐの板面に垂直な方向からみたときの信号経路Ｒ1の全長Ｄ0の１／１０以下である。【選択図】図１
2008124105.tif 000002
【特許請求の範囲】
【請求項１】
第１配線層および第２配線層と、両配線層間に配置されるグランド層および電源層とを具備し、各層間に絶縁層が介在する多層プリント配線板であって、
第１チップが前記第１配線層上に配置され、第２チップが前記第２配線層上に配置され、
前記第１チップと前記第２チップとの間には、
前記各絶縁層を貫通するスルーホールを介して前記第１配線層の配線と前記第２配線層の配線とを電気的に接続してなる信号経路が形成され、
前記スルーホールと前記第１チップの端子との距離は、当該多層プリント配線板の板面に垂直な方向からみたときの前記信号経路の全長の１／１０以下である
ことを特徴とする多層プリント配線板。
【請求項２】
第１配線層および第２配線層と、両配線層間に配置されるグランド層および電源層とを具備し、各層間に絶縁層が介在する多層プリント配線板であって、
第１チップが前記第１配線層上に配置され、第２チップが前記第２配線層上に配置され、
前記第１チップと前記第２チップとの間には、
前記各絶縁層を貫通するスルーホールを介して前記第１配線層の配線と前記第２配線層の配線とを電気的に接続してなる信号経路が形成され、
前記スルーホールと前記第２チップの端子との距離は、当該多層プリント配線板の板面に垂直な方向からみたときの前記信号経路の全長の１／１０以下である
ことを特徴とする多層プリント配線板。
【請求項３】
前記第１チップと前記第２チップとの間には、
前記グランド層および前記電源層のうち前記第１配線層に近接する導電層が介在するリターン経路が形成される
請求項２に記載の多層プリント配線板。
【請求項４】
第１配線層および第２配線層と、両配線層間に配置されるグランド層および電源層とを具備し、各層間に絶縁層が介在する多層プリント配線板であって、
第１チップおよび第２チップが前記第１配線層上に配置され、
前記第１チップと前記第２チップとの間には、
前記各絶縁層を貫通する第１スルーホールを介して、前記第１配線層のうち前記第１チップに接続された配線と前記第２配線層の中間配線とを電気的に接続するとともに、前記各絶縁層を貫通する第２スルーホールを介して、前記第１配線層のうち前記第２チップに接続された配線と前記中間配線とを電気的に接続してなる信号経路が形成され、
前記第１スルーホールと前記第１チップの端子との距離および前記第２スルーホールと前記第２チップの端子との距離の各々は、当該多層プリント配線板の板面に垂直な方向からみたときの前記信号経路の全長の１／１０以下である
ことを特徴とする多層プリント配線板。
【請求項５】
前記第１チップと前記第２チップとの間には、
前記グランド層および前記電源層のうち前記第２配線層に近接する導電層が介在するリターン経路が形成される
請求項１または請求項４に記載の多層プリント配線板。
【請求項６】
前記リターン経路には、前記第１チップのバイパスコンデンサと前記電源層と前記第２チップのバイパスコンデンサとが介在する
請求項５に記載の多層プリント配線板。
【請求項７】
第１配線層および第２配線層と、両配線層間に配置される第１グランド層および第２グランド層と、両グランド層間に配置された電源層とを具備し、各層間に絶縁層が介在する多層プリント配線板であって、
第１チップが前記第１配線層上に配置され、第２チップが前記第２配線層上に配置され、
前記第１チップと前記第２チップとの間には、
前記各絶縁層を貫通する第１スルーホールを介して前記第１配線層の配線と前記第２配線層の配線とを電気的に接続してなる信号経路と、
前記第１グランド層と前記第２グランド層との間の各絶縁層を貫通する第２スルーホールを介して電気的に接続された前記第１グランド層と前記第２グランド層とが介在するリターン経路とが形成され、
前記第１スルーホールと前記第２スルーホールとの距離は、当該多層プリント配線板の板面に垂直な方向からみたときの前記信号経路の全長の１／１０以下である
ことを特徴とする多層プリント配線板。
【請求項８】
第１配線層および第２配線層と、両配線層間に配置される第１グランド層および第２グランド層と、両グランド層間に配置された電源層とを具備し、各層間に絶縁層が介在する多層プリント配線板であって、
第１チップおよび第２チップが前記第１配線層上に配置され、
前記第１チップと前記第２チップとの間には、
前記各絶縁層を貫通する第１スルーホールを介して、前記第１配線層のうち前記第１チップに接続された配線と前記第２配線層の中間配線とを電気的に接続するとともに、前記各絶縁層を貫通する第２スルーホールを介して、前記第１配線層のうち第２チップに接続された配線と前記中間配線とを電気的に接続してなる信号経路と、
前記第１チップに接続された前記第１グランド層と前記第２チップに接続された前記第２グランド層とを電気的に接続する第３スルーホールおよび第４スルーホールと、前記第２グランド層のうち前記第３スルーホールと前記第４スルーホールとの間の部分とが介在するリターン経路とが形成され、
前記第１スルーホールと前記第３スルーホールとの距離および前記第２スルーホールと前記第４スルーホールとの距離は、当該多層プリント配線板の板面に垂直な方向からみたときの前記信号経路の全長の１／１０以下である
ことを特徴とする多層プリント配線板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の導電層が積層された多層プリント配線板に関する。
【背景技術】
【０００２】
複数の導電層を積層した多層プリント配線板が従来から提案されている（例えば特許文献１）。図１０は、第１配線層ＬS1とグランド層ＬGと電源層ＬPと第２配線層ＬS2との４層が以上の順番に積層されるとともに各層間に絶縁層ＬDを介挿した従来の多層プリント配線板Ｐの構造を模式的に示す断面図である。同図においては、出力バッファ１０を含む送信側のＩＣチップ１００が第１配線層ＬS1側の表面に実装され、入力バッファ２０を含む受信側のＩＣチップ２００が第２配線層ＬS2側の表面に実装された場合が例示されている。
【０００３】
出力バッファ１０と入力バッファ２０との間には信号経路Ｒ1とリターン経路Ｒ2とが形成される。信号経路Ｒ1は、出力バッファ１０の出力端子１１と入力バッファ２０の入力端子２１との中間点の近傍に形成されたスルーホールＨを介して第１配線層ＬS1の配線４１と第２配線層ＬS2の配線５１とを電気的に接続した経路である。リターン経路Ｒ2は、グランド層ＬGを介して入力バッファ２０のグランド端子２０gと出力バッファ１０のグランド端子１０gとを電気的に接続した経路である。
【特許文献１】特開平６−２０３１０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、図１０のようにＩＣチップ１００とＩＣチップ２００との中間点の近傍にスルーホールＨが形成された構成においては、信号経路Ｒ1とリターン経路Ｒ2とから構成されるループの内側の面積を縮小するには限界がある。したがって、高周波の電流の供給時にループから放射される電磁波に起因したノイズを充分に低減することは困難である。以上の事情を背景として、本発明は、信号経路とリターン経路とで構成されるループからの電磁波の放射を抑制するという課題の解決を目的としている。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明の第１の態様に係る多層プリント配線板は、第１配線層および第２配線層と、両配線層間に配置されるグランド層および電源層とを具備し、各層間に絶縁層が介在する多層プリント配線板であって、第１チップが第１配線層上に配置され、第２チップが第２配線層上に配置され、第１チップと第２チップとの間には、各絶縁層を貫通するスルーホール（例えば図１のスルーホールＨ）を介して第１配線層の配線（例えば図１の配線４１）と第２配線層の配線（例えば図１の配線５１）とを電気的に接続してなる信号経路が形成され、スルーホールと第１チップの端子との距離（例えば図１の距離ｄ1）は、当該多層プリント配線板の板面に垂直な方向からみたときの信号経路の全長の１／１０以下（さらに好適には１／２０以下）である。なお、スルーホールと第１チップの端子との距離を10ｍｍ以下（さらに好適には5ｍｍ以下）としてもよい。
【０００６】
以上の態様によれば、第１チップの近傍にスルーホールを形成することで、信号経路とリターン経路とのループの面積が縮小されるから、ループから放射される電磁波を抑制することが可能である。なお、本態様の具体例は第１実施形態として後述される。
【０００７】
本発明の第２の態様に係る多層プリント配線板は、第１配線層および第２配線層と、両配線層間に配置されるグランド層および電源層とを具備し、各層間に絶縁層が介在する多層プリント配線板であって、第１チップが第１配線層上に配置され、第２チップが第２配線層上に配置され、第１チップと第２チップとの間には、各絶縁層を貫通するスルーホール（例えば図３のスルーホールＨ）を介して第１配線層の配線（例えば図３の配線４１）と第２配線層の配線（例えば図３の配線５１）とを電気的に接続してなる信号経路が形成され、スルーホールと第２チップの端子との距離（例えば図３の距離ｄ2）は、当該多層プリント配線板の板面に垂直な方向からみたときの信号経路の全長の１／１０以下（さらに好適には１／２０以下）である。なお、スルーホールと第３チップの端子との距離を10ｍｍ以下（さらに好適には5ｍｍ以下）としてもよい。
【０００８】
以上の態様によれば、第２チップの近傍にスルーホールを形成することで、信号経路とリターン経路とのループの面積が縮小されるから、ループから放射される電磁波を抑制することが可能である。なお、本態様の具体例は第２実施形態として後述される。なお、第２の態様に係る多層プリント配線板の前記第１チップと前記第２チップとの間には、例えば、前記グランド層および前記電源層のうち前記第１配線層に近接する導電層が介在するリターン経路が形成される。
【０００９】
本発明の第３の態様に係る多層プリント配線板は、第１配線層および第２配線層と、両配線層間に配置されるグランド層および電源層とを具備し、各層間に絶縁層が介在する多層プリント配線板であって、第１チップおよび第２チップが第１配線層上に配置され、第１チップと第２チップとの間には、各絶縁層を貫通する第１スルーホール（例えば図４のスルーホールＨ1）を介して、第１配線層のうち第１チップに接続された配線（例えば図４の配線４１）と第２配線層の中間配線とを電気的に接続するとともに、各絶縁層を貫通する第２スルーホール（例えば図４のスルーホールＨ2）を介して、第１配線層のうち第２チップに接続された配線（例えば図４の配線４２）と中間配線とを電気的に接続してなる信号経路が形成され、第１スルーホールと第１チップの端子との距離（例えば図４の距離ｄ1）および第２スルーホールと第２チップの端子との距離（例えば図４の距離ｄ2）の各々は、当該多層プリント配線板の板面に垂直な方向からみたときの信号経路の全長の１／１０以下（さらに好適には１／２０以下）である。なお、第１スルーホールと第１チップの端子との距離および第２スルーホールと第２チップの端子との距離の各々を10ｍｍ以下（さらに好適には5ｍｍ以下）としてもよい。
【００１０】
以上の態様によれば、第１チップの近傍に第１スルーホールを形成するとともに第２チップの近傍に第２スルーホールを形成することで信号経路とリターン経路とのループの面積が縮小されるから、ループから放射される電磁波を抑制することができる。なお、本態様の具体例は第３実施形態として後述される。
【００１１】
なお、第１および第３の態様に係る多層プリント配線板の第１チップと第２チップとの間には、例えば、グランド層および電源層のうち第２配線層に近接する導電層が介在するリターン経路が形成される。例えば、グランド層と比較して電源層が第２配線層に近接する構成においては、第１チップのバイパスコンデンサと電源層と第２チップのバイパスコンデンサとが介在するようにリターン経路が形成される。
【００１２】
本発明の第４の態様に係る多層プリント配線板は、第１配線層および第２配線層と、両配線層間に配置される第１グランド層および第２グランド層と、両グランド層間に配置された電源層とを具備し、各層間に絶縁層が介在する多層プリント配線板であって、第１チップが第１配線層上に配置され、第２チップが第２配線層上に配置され、第１チップと第２チップとの間には、各絶縁層を貫通する第１スルーホール（例えば図５や図８のスルーホールＨ）を介して第１配線層の配線（例えば図５や図８の配線４１）と第２配線層の配線（例えば図５や図８の配線５１）とを電気的に接続してなる信号経路と、第１グランド層と第２グランド層との間の各絶縁層を貫通する第２スルーホール（例えば図５や図８のスルーホールＨG3）を介して電気的に接続された第１グランド層と第２グランド層とが介在するリターン経路とが形成され、第１スルーホールと第２スルーホールとの距離（例えば図５や図８の距離ｄ3）は、当該多層プリント配線板の板面に垂直な方向からみたときの信号経路の全長の１／１０以下（さらに好適には１／２０以下）である。なお、第１スルーホールと第２スルーホールとの距離を10ｍｍ以下（さらに好適には5ｍｍ以下）としてもよい。
【００１３】
以上の態様によれば、第１スルーホールの近傍に第２スルーホールを形成することで信号経路とリターン経路とが接近して両者のループの面積が縮小されるから、ループから放射される電磁波を抑制することができる。なお、本態様の具体例は第４実施形態や第６実施形態として後述される。
【００１４】
本発明の第５の態様に係る多層プリント配線板は、第１配線層および第２配線層と、両配線層間に配置される第１グランド層および第２グランド層と、両グランド層間に配置された電源層とを具備し、各層間に絶縁層が介在する多層プリント配線板であって、第１チップおよび第２チップが第１配線層上に配置され、第１チップと第２チップとの間には、各絶縁層を貫通する第１スルーホール（例えば図７や図９のスルーホールＨ1）を介して、第１配線層のうち第１チップに接続された配線と第２配線層の中間配線とを電気的に接続するとともに、各絶縁層を貫通する第２スルーホール（例えば図７や図９のスルーホールＨ2）を介して、第１配線層のうち第２チップに接続された配線と中間配線とを電気的に接続してなる信号経路と、第１チップに接続された第１グランド層と第２チップに接続された第２グランド層とを電気的に接続する第３スルーホール（例えば図７や図９のスルーホールＨG4）および第４スルーホール（例えば図７や図９のスルーホールＨG5）と、第２グランド層のうち第３スルーホールと第４スルーホールとの間の部分とが介在するリターン経路とが形成され、第１スルーホールと第３スルーホールとの距離（例えば図７や図９の距離ｄ4）および第２スルーホールと第４スルーホールとの距離（例えば図７や図９の距離ｄ5）は、当該多層プリント配線板の板面に垂直な方向からみたときの信号経路の全長の１／１０以下（さらに好適には１／２０以下）である。なお、第１スルーホールと第３スルーホールとの距離および第２スルーホールと第４スルーホールとの距離の各々を10ｍｍ以下（さらに好適には5ｍｍ以下）としてもよい。
【００１５】
以上の態様によれば、第１スルーホールの近傍に第３スルーホールを形成するとともに第２スルーホールの近傍に第４スルーホールを形成することで信号経路とリターン経路とが接近して両者のループの面積が縮小されるから、ループから放射される電磁波を抑制することができる。なお、本態様の具体例は第５実施形態や第７実施形態として後述される。
【発明を実施するための最良の形態】
【００１６】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る多層プリント配線板の構造を模式的に示す断面図である。同図に示すように、多層プリント配線板Ｐは、第１配線層ＬS1とグランド層ＬGと電源層ＬPと第２配線層ＬS2という４種類の導電層が以上の順番でＺ方向に積層され、相隣接する各導電層間に絶縁層ＬDが介挿された構造となっている。
【００１７】
第１配線層ＬS1および第２配線層ＬS2の各々は、各種の信号を伝送する多数の配線を含む。グランド層ＬGには接地電位が供給される。電源層ＬPには電源電位が供給される。グランド層ＬGおよび電源層ＬPは、インピーダンスの低減のために平面状（ベタパターン）に形成される。
【００１８】
多層プリント配線板Ｐのうち第１配線層ＬS1側の表面にはＩＣチップ１００とバイパスコンデンサＣaとが実装される。ＩＣチップ１００は、出力端子１１から外部に信号を出力する出力バッファ１０を含む。出力バッファ１０のグランド端子１０gは、ＩＣチップ１００の直下に形成されたスルーホールＨG1を介してグランド層ＬGに電気的に接続される。出力バッファ１０の電源端子１０pは、ＩＣチップ１００の直下に形成されたスルーホールＨP1を介して電源層ＬPに電気的に接続される。バイパスコンデンサＣaは、出力バッファ１０のグランド端子１０gと電源端子１０pとの間に介挿される。
【００１９】
多層プリント配線板Ｐのうち第２配線層ＬS2側の表面（裏面）にはＩＣチップ２００とバイパスコンデンサＣbとが実装される。ＩＣチップ２００は、ＩＣチップ１００（出力バッファ１０）から出力された信号が供給される入力バッファ２０を具備する。入力バッファ２０のグランド端子２０gは、ＩＣチップ２００の直下に形成されたスルーホールＨG2を介してグランド層ＬGに電気的に接続される。入力バッファ２０の電源端子２０pは、ＩＣチップ２００の直下に形成されたスルーホールＨP2を介して電源層ＬPに電気的に接続される。バイパスコンデンサＣbは、入力バッファ２０のグランド端子２０gと電源端子２０pとの間に介挿される。
【００２０】
第１配線層ＬS1は、出力バッファ１０の出力端子１１に電気的に接続された配線４１を含む。第２配線層ＬS2は、入力バッファ２０の入力端子２１に電気的に接続された配線５１を含む。配線４１と配線５１とは、各絶縁層ＬDをＺ方向（厚さ方向）に貫通するスルーホールＨを介して電気的に接続される。
【００２１】
図１に示すように、ＩＣチップ１００とＩＣチップ２００との間には、信号電流（出力バッファ１０から入力バッファ２０に伝送される信号の電流）が流れる信号経路Ｒ1と帰路電流が流れるリターン経路Ｒ2とが形成される。信号経路Ｒ1は、出力バッファ１０の出力端子１１から第１配線層ＬS1の配線４１とスルーホールＨと第２配線層ＬS2の配線５１とを経由して入力バッファ２０の入力端子２１に至る経路である。一方、帰路電流は、グランド層ＬGおよび電源層ＬPのうち信号経路Ｒ1を主体的に構成する配線５１に近い電源層ＬPに誘導される。したがって、リターン経路Ｒ2は、入力バッファ２０のグランド端子２０gからバイパスコンデンサＣbとスルーホールＨP2と電源層ＬPとスルーホールＨP1とバイパスコンデンサＣaとを経由して出力バッファ１０のグランド端子に至る。
【００２２】
図２は、多層プリント配線板ＰをＺ方向（図１における上方）からみたときの構造を示す平面図である。図２においては、出力バッファ１０の出力端子１１と入力バッファ２０の入力端子２１とスルーホールＨとの平面的な関係が図示されている。
【００２３】
図２に示すように、多層プリント配線板ＰをＺ方向からみたときに、出力バッファ１０の出力端子１１のうちＩＣチップ２００側の周縁と、入力バッファ２０の入力端子２１のうちＩＣチップ１００側の周縁との距離を、信号経路Ｒ1の全長Ｄ0（すなわち、多層プリント配線板Ｐに平行な平面に信号経路Ｒ1を投影したときの両端間の距離）と定義する。また、多層プリント配線板ＰをＺ方向からみたときに、出力バッファ１０の出力端子１１のうちＩＣチップ２００側の周縁とスルーホールＨの中心との距離を、スルーホールＨと出力端子１１との距離ｄ1と定義する。
【００２４】
本形態においては、スルーホールＨと出力端子１１との距離ｄ1が、信号経路Ｒ1の全長Ｄ0の１／１０以下となる（ｄ1≦Ｄ0／10）となるようにスルーホールＨの位置が決定される。さらに好適には、スルーホールＨと出力端子１１との距離ｄ1は信号経路Ｒ1の全長Ｄ0の１／２０以下とされる（ｄ1≦Ｄ0／20）。具体的な寸法に着目すると、スルーホールＨと出力端子１１との距離ｄ1は10ｍｍ以下に設定され、さらに好適には5ｍｍ以下とされる。
【００２５】
以上に説明したように、本形態においてはＩＣチップ１００の近傍にスルーホールＨが形成されるから、図１に示すように信号経路Ｒ1とリターン経路Ｒ2とは相互に近接する。したがって、信号経路Ｒ1とリターン経路Ｒ2とで構成されるループに包囲された領域の面積（以下「ループ面積」という）を充分に縮小することが可能である。本形態と図１０の構成とにおけるループ面積を対比すると以下の通りである。なお、以下の説明における各部の寸法は例示に過ぎない。
【００２６】
図１および図１０に示すように、第１配線層ＬS1とグランド層ＬGとの間の絶縁層ＬD（プリプレグ）の厚さは0.3ｍｍであり、グランド層ＬGと電源層ＬPとの間の絶縁層ＬD（コア）の厚さは0.73ｍｍであり、電源層ＬPと第２配線層ＬS2との間の絶縁層ＬD（プリプレグ）の厚さは0.3ｍｍである。また、第１配線層ＬS1および第２配線層ＬS2の各々の厚さは0.018ｍｍであり、グランド層ＬGおよび電源層ＬPの各々の厚さは0.035ｍｍである。したがって、第１配線層ＬS1とグランド層ＬGとの間の絶縁層ＬD（あるいは電源層ＬPと第２配線層ＬS2との間の絶縁層ＬD）の厚さをＴとすると、第１配線層ＬS1と電源層ＬPとの間隔は3.55Ｔとなる。
【００２７】
図１において、信号経路Ｒ1とリターン経路Ｒ2とで構成されるループのうちスルーホールＨの左側の部分の面積は「（Ｄ0/10）×3.55Ｔ」であり、右側の部分の面積は「（Ｄ0×9／10）×Ｔ」である。したがって、ループ面積は「1.255×Ｔ×Ｄ0」と概算される。また、距離ｄ1を信号経路Ｒ1の全長Ｄ0の１／２０とした場合のループ面積は、同様の方法で「1.1275×Ｔ×Ｄ0」と概算される。
【００２８】
一方、図１０に示すように、スルーホールＨと出力端子１１との距離ｄ1が信号経路Ｒ1の全長Ｄ0の半分である構成においては、ループのうちスルーホールＨの左側の部分の面積は「（Ｄ0／2）×Ｔ」となり、右側の部分の面積は「（Ｄ0／2）×3.55Ｔ」となる。したがって、ループ面積は「2.275×Ｔ×Ｄ0」と概算される。
【００２９】
以上のように、スルーホールＨと出力端子１１との距離ｄ1を信号経路Ｒ1の全長Ｄ0の１／１０とした場合のループ面積は図１０の構成の５５％程度となり、距離ｄ1を信号経路Ｒ1の全長Ｄ0の１／２０とした場合のループ面積は図１０の構成の５０％程度となる。ループに高周波の電流を供給したときに放射される電磁波の強度はループ面積に略比例するから、本形態によれば、図１０の構成と比較して電磁波の放射を抑制することが可能である。したがって、電磁波に起因したノイズが低減され、ＩＣチップ１００やＩＣチップ２００の動作の安定性が確保されるという利点がある。
【００３０】
なお、ループ面積の縮小という作用のみに着目すると、例えば特開平11-330703号公報に開示されるように、配線と電源線が混在する配線層をグランド層の両側に積層した構造（以下「従来例」という）も採用され得る。しかし、従来例においては、電源線が配線とともに配線層に形成されるから、電源線の面積が制約される。したがって、電源線のインピーダンスを充分に低減できないという問題がある。これに対して本形態においては、電源層ＬPは単独の（すなわち配線が混在しない）ベタパターンとして形成されるから、従来例と比較して電源層ＬPのインピーダンスを充分に低減できるという利点がある。
【００３１】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下の各形態のうち作用や機能が第１実施形態と共通する要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。
【００３２】
図３は、本形態に係る多層プリント配線板Ｐの構造を模式的に示す断面図である。第１実施形態と同様に、第１配線層ＬS1の配線４１と第２配線層ＬS2の配線５１とをスルーホールＨによって導通させることで信号経路Ｒ1が形成される。ただし、本形態においては、スルーホールＨとＩＣチップ２００における入力バッファ２０の入力端子２１との距離ｄ2が信号経路Ｒ1の全長Ｄ0の１／１０以下（さらに好適には１／２０以下）となるように、スルーホールＨの位置が決定される。具体的な寸法に着目すると、スルーホールＨと入力端子２１との距離ｄ2は10ｍｍ以下であり、さらに好適には5ｍｍ以下とされる。距離ｄ2は、図２の距離ｄ1と同様に、入力端子２１のうちＩＣチップ１００側の周縁とスルーホールＨの中心との距離である。
【００３３】
図３に示すようにスルーホールＨはＩＣチップ２００に近接するから、第１配線層ＬS1の配線４１は、ＩＣチップ１００の出力バッファ１０の出力端子１１からＩＣチップ２００に向かって延在して主体的に信号経路Ｒ1を形成する。したがって、帰路電流は、グランド層ＬGおよび電源層ＬPのうち配線４１に近いグランド層ＬGに誘導される。すなわち、入力バッファ２０のグランド端子２０gからスルーホールＨG2とグランド層ＬGとスルーホールＨG1とを経由して出力バッファ１０のグランド端子１０gに至る経路がリターン経路Ｒ2となる。
【００３４】
以上の形態のようにＩＣチップ２００の近傍にスルーホールＨが形成された構成においても、第１実施形態と同様にループ面積は充分に縮小される。したがって、ノイズの原因となる電磁波の放射を図１０の構成と比較して抑制できるという利点がある。
【００３５】
＜Ｃ：第３実施形態＞
図４は、本発明の第３実施形態に係る多層プリント配線板Ｐの構造を模式的に示す断面図である。図４に示すように、本形態においては、ＩＣチップ１００およびバイパスコンデンサＣaに加えてＩＣチップ２００およびバイパスコンデンサＣbも第１配線層ＬS1側の表面に実装される。第１配線層ＬS1は、ＩＣチップ１００の出力バッファ１０の出力端子１１に導通する配線４１と、ＩＣチップ２００の入力バッファ２０の入力端子２１に導通する配線４２とを含む。
【００３６】
第２配線層ＬS2は中間配線５５を含む。配線４１は、各絶縁層ＬDを貫通するスルーホールＨ1を介して中間配線５５に電気的に接続される。配線４２は、各絶縁層ＬDを貫通するスルーホールＨ2を介して中間配線５５に電気的に接続される。したがって、図４に示すように、出力バッファ１０の出力端子１１と入力バッファ２０の入力端子２１との間には、配線４１とスルーホールＨ1と中間配線５５とスルーホールＨ2と配線４２とを電気的に接続した信号経路Ｒ1が形成される。また、帰路電流は、信号経路Ｒ1を主体的に構成する中間配線５５に近い電源層ＬPに誘導される。したがって、入力バッファ２０のグランド端子２０gからバイパスコンデンサＣbとスルーホールＨP2と電源層ＬPとスルーホールＨP1とバイパスコンデンサＣaとを経由して出力バッファ１０のグランド端子１０gに至る経路がリターン経路Ｒ2として機能する。
【００３７】
スルーホールＨ1の位置は、出力バッファ１０の出力端子１１とスルーホールＨ1との距離ｄ1が信号経路Ｒ1の全長Ｄ0の１／１０以下（さらに好適には１／２０以下）となるように選定される。同様に、スルーホールＨ2の位置は、入力バッファ２０の入力端子２１とスルーホールＨ2との距離ｄ2が信号経路Ｒ1の全長Ｄ0の１／１０以下（さらに好適には１／２０以下）となるように選定される。具体的な寸法に着目すると、距離ｄ1および距離ｄ2の各々は10ｍｍ以下に設定され、さらに好適には5ｍｍ以下とされる。
【００３８】
以上のようにＩＣチップ１００の近傍にスルーホールＨ1を形成するとともにＩＣチップ２００の近傍にスルーホールＨ2を形成することで信号経路Ｒ1とリターン経路Ｒ2とは相互に近接するから、両経路で構成されるループの内側の面積は充分に縮小される。したがって、ノイズの原因となる電磁波の放射を図１０の構成と比較して抑制することが可能である。
【００３９】
＜Ｄ：第４実施形態＞
図５は、本発明の第４実施形態に係る多層プリント配線板Ｐの構造を模式的に示す断面図である。図５に示すように、多層プリント配線板Ｐは、第１配線層ＬS1および第２配線層ＬS2と、両配線層間に位置する第１グランド層ＬG1および第２グランド層ＬG2と、両グランド層間に位置する電源層ＬPおよび第３配線層ＬS3と、各層間に介挿された絶縁層ＬDとを具備する。すなわち、多層プリント配線板Ｐは、第１配線層ＬS1と第１グランド層ＬG1と電源層ＬPと第３配線層ＬS3と第２グランド層ＬG2と第２配線層ＬS2という６種類の導電層が以上の順番でＺ方向に配列された構造となっている。第３配線層ＬS3は、各種の信号を伝送する多数の配線に加えて、電源層ＬPとともに電源電位の供給に利用される電源線を含む。
【００４０】
第１グランド層ＬG1および第２グランド層ＬG2には接地電位が供給される。出力バッファ１０のグランド端子１０gは、スルーホールＨG1を介して第１グランド層ＬG1に電気的に接続される。入力バッファ２０のグランド端子２０gは、スルーホールＨG2を介して第２グランド層ＬG2に電気的に接続される。第１グランド層ＬG1と第２グランド層ＬG2とは、両層間の各絶縁層ＬDをＺ方向に貫通するスルーホール（インナービア）ＨG3を介して相互に接続される。
【００４１】
図５に示すように、第１配線層ＬS1の配線４１と第２配線層ＬS2の配線５１とをスルーホールＨによって導通させることで信号経路Ｒ1が形成される。帰路電流は、第２グランド層ＬG2および電源線ＬPのうち信号経路Ｒ1を構成する配線５１に近い第２グランド層ＬG2に誘導される。したがって、入力バッファ２０のグランド端子２０gからスルーホールＨG2と第２グランド層ＬG2とスルーホールＨG3と第１グランド層ＬG1とスルーホールＨG1とを経由して出力バッファ１０のグランド端子１０gに至る経路がリターン経路Ｒ2となる。
【００４２】
スルーホールＨおよびスルーホールＨG3の各々の位置は、Ｚ方向からみたスルーホールＨの中心とスルーホールＨG3の中心との距離ｄ3が信号経路Ｒ1の全長Ｄ0の１／１０以下（さらに好適には１／２０以下）となるように決定される。具体的な寸法に着目すると、スルーホールＨとスルーホールＨG3との距離ｄ3は10ｍｍ以下に設定され、さらに好適には5ｍｍ以下とされる。
【００４３】
図５に示すように、第１配線層ＬS1と第１グランド層ＬG1との間の絶縁層ＬDおよび第２配線層ＬS2と第２グランド層ＬG2との間の絶縁層ＬDの各々（プリプレグ）の厚さは0.2ｍｍであり、第３配線層ＬS3と電源層ＬPとの間の絶縁層ＬD（プリプレグ）の厚さは0.36ｍｍであり、第１グランド層ＬG1と電源層ＬPとの間の絶縁層ＬDおよび第２グランド層ＬG2と第３配線層ＬS3との間の絶縁層ＬDの各々（コア）の厚さは0.3ｍｍである。また、第１配線層ＬS1および第２配線層ＬS2の各々の厚さは0.018ｍｍであり、これ以外の各導電層（第１グランド層ＬG1・第２グランド層ＬG2・第３配線層ＬS3・電源層ＬP）の厚さは0.035ｍｍである。したがって、第１配線層ＬS1と第１グランド層ＬG1との間の絶縁層ＬD（あるいは第２配線層ＬS2と第２グランド層ＬG2との間の絶縁層ＬD）の厚さをＴとすると、第１配線層ＬS1と第２グランド層ＬG2との間隔は6.325Ｔとなる。
【００４４】
図５において、信号経路Ｒ1とリターン経路Ｒ2とで構成されるループのうちスルーホールＨG3の左側の部分の面積は「（Ｄ0×4.5／10）×Ｔ」であり、スルーホールＨの右側の部分の面積は「（Ｄ0×4.5／10）×Ｔ」であり、スルーホールＨG3とスルーホールＨとの間の部分の面積は「（Ｄ0／10）×6.325Ｔ」である。したがって、ループ面積は「1.535×Ｔ×Ｄ0」と概算される。また、距離ｄ3を信号経路Ｒ1の全長Ｄ0の１／２０とした場合のループ面積は、同様の方法で「1.266×Ｔ×Ｄ0」と概算される。
【００４５】
図６は、本形態との対比例の構成を示す断面図である。同図の構成においては、出力バッファ１０のグランド端子１０gおよび入力バッファ２０のグランド端子２０gの双方が第２グランド層ＬG2に接続される。したがって、入力バッファ２０のグランド端子２０gからスルーホールＨG2と第２グランド層ＬG2とスルーホールＨG1とを経由して出力バッファ１０のグランド端子１０gに至る経路がリターン経路Ｒ2となる。各絶縁層ＬDの厚さは図５と同様である。
【００４６】
図６の構成において、信号経路Ｒ1とリターン経路Ｒ2とで構成されるループのうちスルーホールＨの左側の部分の面積は「（Ｄ0／２）×6.325Ｔ」であり、右側の部分の面積は「（Ｄ0／2）×Ｔ」である。したがって、ループ面積は「3.663×Ｔ×Ｄ0」と概算される。
【００４７】
以上のように、スルーホールＨとスルーホールＨG3との距離ｄ3を信号経路Ｒ1の全長Ｄ0の１／１０とした場合のループ面積は図６の構成の４２％程度となり、距離ｄ3を信号経路Ｒ1の全長Ｄ0の１／２０とした場合のループ面積は図６の構成の３５％程度となる。したがって、本形態によれば図６の構成と比較して電磁波の放射が抑制され、これによってＩＣチップ１００やＩＣチップ２００におけるノイズが低減されるという利点がある。
【００４８】
＜Ｅ：第５実施形態＞
図７は、本発明の第５実施形態に係る多層プリント配線板Ｐの構造を模式的に示す断面図である。本形態において、多層プリント配線板Ｐを構成する各導電層（６層）の役割や積層の順番は第４実施形態と同様である。
【００４９】
図７に示すように、ＩＣチップ２００およびバイパスコンデンサＣbは、ＩＣチップ１００およびバイパスコンデンサＣaとともに第１配線層ＬS1側の表面に実装される。第１配線層ＬS1のうち出力バッファ１０の出力端子１１に接続される配線４１は、各絶縁層ＬDを貫通するスルーホールＨ1を介して第２配線層ＬS2の中間配線５５に接続される。第１配線層ＬS1のうち入力バッファ２０の入力端子２１に接続される配線４２は、スルーホールＨ2を介して中間配線５５に接続される。したがって、図４の第３実施形態と同様に、出力バッファ１０の出力端子１１と入力バッファ２０の入力端子２１との間には、配線４１とスルーホールＨ1と中間配線５５とスルーホールＨ2と配線４２とを接続した信号経路Ｒ1が形成される。
【００５０】
図７に示すように、第１グランド層ＬG1と第２グランド層ＬG2とは、スルーホール（インナービア）ＨG4とスルーホール（インナービア）ＨG5とを介して相互に接続される。帰路電流は、信号経路Ｒ1を構成する中間配線５５に近い第２グランド層ＬG2に誘導されるから、入力バッファ２０のグランド端子２０gと出力バッファ１０のグランド端子１０gとの間には、スルーホールＨG2と第１グランド層ＬG1とスルーホールＨG5と第２グランド層ＬG2とスルーホールＨG4と第１グランド層ＬG1とスルーホールＨG1とを以上の順番に連結したリターン経路Ｒ2が形成される。
【００５１】
スルーホールＨ1およびスルーホールＨG4の各々の位置は、Ｚ方向からみたスルーホールＨ1の中心とスルーホールＨG4の中心との距離ｄ4が信号経路Ｒ1の全長Ｄ0の１／１０以下（さらに好適には１／２０以下）となるように決定される。同様に、スルーホールＨ2およびスルーホールＨG5の各々の位置は、Ｚ方向からみたスルーホールＨ2の中心とスルーホールＨG5の中心との距離ｄ5が信号経路Ｒ1の全長Ｄ0の１／１０以下（さらに好適には１／２０以下）となるように決定される。具体的な寸法に着目すると、距離ｄ4および距離ｄ5の各々は10ｍｍ以下に設定され、さらに好適には5ｍｍ以下とされる。
【００５２】
以上のようにスルーホールＨ1の近傍にスルーホールＨG4を形成するとともにスルーホールＨ2の近傍にスルーホールＨG5を形成することで信号経路Ｒ1とリターン経路Ｒ2とは相互に近接するから、両経路で構成されるループの内側の面積は充分に縮小される。したがって、ノイズの原因となる電磁波の放射を図６の構成と比較して抑制することが可能である。
【００５３】
＜Ｆ：第６実施形態＞
図８は、本発明の第６実施形態に係る多層プリント配線板Ｐの構造を模式的に示す断面図である。同図に示すように、本形態の多層プリント配線板Ｐは、各々の間隙に絶縁層ＬDが介挿された８種類の導電層を含む。すなわち、第１配線層ＬS1と第２配線層ＬS2との間に第１グランド層ＬG1および第２グランド層ＬG2が配置され、第１グランド層ＬG1と第２グランド層ＬG2との間には第３配線層ＬS3および第４配線層ＬS4が配置され、第３配線層ＬS3と第４配線層ＬS4との間には第３グランド層ＬG3および電源層ＬPが配置される。第３配線層ＬS3および第４配線層ＬS4の各々は、各種の信号を伝送する多数の配線に加えて、電源層ＬPとともに電源電位の供給に利用される電源線を含む。
【００５４】
図８に示すように、出力バッファ１０の出力端子１１と入力バッファ２０の入力端子２１との間には、各絶縁層ＬDを貫通するスルーホールＨを介して第１配線層ＬS1の配線４１と第２配線層ＬS2の配線５１とを電気的に接続した信号経路Ｒ1が形成される。また、入力バッファ２０のグランド端子２０gからスルーホールＨG2と第２グランド層ＬG2とスルーホールＨG3と第１グランド層ＬG1とスルーホールＨG1とを経由して出力バッファ１０のグランド端子１０gに至る経路がリターン経路Ｒ2となる。
【００５５】
図５の第４実施形態と同様に、スルーホールＨおよびスルーホールＨG3の各々の位置は、Ｚ方向からみたスルーホールＨの中心とスルーホールＨG3の中心との距離ｄ3が信号経路Ｒ1の全長Ｄ0の１／１０以下（さらに好適には１／２０以下）となるように決定される。具体的な寸法に着目すると、スルーホールＨとスルーホールＨG3との距離ｄ3は10ｍｍ以下に設定され、さらに好適には5ｍｍ以下とされる。したがって、本形態においてもループ面積の縮小によって電磁波の放射が抑制される。
【００５６】
＜Ｇ：第７実施形態＞
図９は、本発明の第７実施形態に係る多層プリント配線板Ｐの構造を模式的に示す断面図である。本形態において、多層プリント配線板Ｐを構成する各導電層（８層）の役割や積層の順番は第６実施形態と同様である。また、図７の第５実施形態と同様に、ＩＣチップ２００およびバイパスコンデンサＣbは、ＩＣチップ１００およびバイパスコンデンサＣaとともに第１配線層ＬS1側の表面に実装される。
【００５７】
図９に示すように、出力バッファ１０の出力端子１１と入力バッファ２０の入力端子２１との間には、第１配線層ＬS1の配線４１とスルーホールＨ1と第２配線層ＬS2の中間配線５５とスルーホールＨ2と第１配線層ＬS1の配線４２とを連結した信号経路Ｒ1が形成される。また、入力バッファ２０のグランド端子２０gと出力バッファ１０のグランド端子１０gとの間のリターン経路Ｒ2は、スルーホールＨG2と第１グランド層ＬG1とスルーホールＨG5と第２グランド層ＬG2とスルーホールＨG4と第１グランド層ＬG1とスルーホールＨG1とを以上の順番に連結した経路となる。
【００５８】
第５実施形態と同様に、スルーホールＨ1とスルーホールＨG4との距離ｄ4は信号経路Ｒ1の全長Ｄ0の１／１０以下（さらに好適には１／２０以下）である。同様に、スルーホールＨ2とスルーホールＨG5との距離ｄ5は信号経路Ｒ1の全長Ｄ0の１／１０以下（さらに好適には１／２０以下）である。例えば、距離ｄ4および距離ｄ5の各々は10ｍｍ以下に設定され、さらに好適には5ｍｍ以下とされる。したがって、本形態においてもループ面積の縮小によって電磁波の放射が抑制される。
【００５９】
＜Ｈ：他の形態＞
（１）以上の各形態において導電層の総数や積層の順番は適宜に変更される。例えば、第１実施形態から第３実施形態においては、グランド層ＬGと電源層ＬPとを入れ替えた構成も採用される。リターン経路Ｒ2は、グランド層ＬGおよび電源層ＬPのうち信号経路Ｒ1に近接する導電層を経由するように形成される。したがって、例えば、第１実施形態（図１）や第３実施形態（図４）においてグランド層ＬGと電源層ＬPとを入れ替えた場合、ＩＣチップ２００のグランド端子２０gからスルーホールＨG2とグランド層ＬGとスルーホールＨG1とを経由してＩＣチップ１００のグランド端子１０gに至るようにリターン経路Ｒ2が形成される。すなわち、バイパスコンデンサＣaおよびＣbはリターン経路Ｒ2に介在しない。
【００６０】
また、第４実施形態および第５実施形態においては、第３配線層ＬS3が電源線を含まない構成や第３配線層ＬS3と電源層ＬPとを入れ替えた構成も採用される。さらに、第６実施形態および第７実施形態においては、第３配線層ＬS3や第４配線層ＬS4が電源線を含まない構成や第３グランド層ＬG3と電源線ＬPとを入れ替えた構成も採用される。すなわち、第４実施形態から第７実施形態は、第１配線層ＬS1と第２配線層ＬS2との間に第１グランド層ＬG1および第２グランド層ＬG2が配置されるとともに第１グランド層ＬG1と第２グランド層ＬG2との間に電源層ＬPが配置された総ての構造の多層プリント配線板Ｐに適用される。
【００６１】
（２）以上の各形態に係る多層プリント配線板Ｐは、様々な電子機器に利用される。例えば、有機ＥＬ（Electroluminescence）表示装置やプラズマ表示装置、液晶表示装置、冷陰極管表示装置、プロジェクタ表示装置、リアプロジェクタ表示装置など総ての表示装置において、以上の各形態に係る多層プリント配線板Ｐが信号の伝送のために使用される。
【図面の簡単な説明】
【００６２】
【図１】第１実施形態に係る多層プリント配線板の構造を模式的に示す断面図である。
【図２】各部の距離の定義を説明するための平面図である。
【図３】第２実施形態に係る多層プリント配線板の構造を模式的に示す断面図である。
【図４】第３実施形態に係る多層プリント配線板の構造を模式的に示す断面図である。
【図５】第４実施形態に係る多層プリント配線板の構造を模式的に示す断面図である。
【図６】第４実施形態の対比例に係る多層プリント配線板の構造を模式的に示す断面図である。
【図７】第５実施形態に係る多層プリント配線板の構造を模式的に示す断面図である。
【図８】第６実施形態に係る多層プリント配線板の構造を模式的に示す断面図である。
【図９】第７実施形態に係る多層プリント配線板の構造を模式的に示す断面図である。
【図１０】従来の多層プリント配線板の構造を模式的に示す断面図である。
【符号の説明】
【００６３】
Ｐ……多層プリント配線板、１００，２００……ＩＣチップ、１０……出力バッファ、１１……出力端子、２０……入力バッファ、２１……入力端子、１０g，２０g……グランド端子、１０p，２０p……電源端子、Ｃa，Ｃb……バイパスコンデンサ、ＬS1……第１配線層、ＬS2……第２配線層、ＬS3……第３配線層、ＬS4……第４配線層、ＬG……グランド層、ＬG1……第１グランド層、ＬG2……第２グランド層、ＬG3……第３グランド層、ＬP……電源層、ＬD……絶縁層、Ｒ1……信号経路、Ｒ2……リターン経路、Ｈ，Ｈ1，Ｈ2，ＨP1，ＨP2，ＨG1，ＨG2，ＨG3，ＨG4，ＨG5……スルーホール、４１，４２，５１……配線、５５……中間配線。
【図１】
2008124105.tif 000003
【図２】
2008124105.tif 000004
【図３】
2008124105.tif 000005
【図４】
2008124105.tif 000006
【図５】
2008124105.tif 000007
【図６】
2008124105.tif 000008
【図７】
2008124105.tif 000009
【図８】
2008124105.tif 000010
【図９】
2008124105.tif 000011
【図１０】
2008124105.tif 000012