(57)【要約】【課題】メッキ液及び半田フラックスに基づくセラミック素体の劣化が生じた。【解決手段】  Ｐｄ内部電極２、３を有する積層セラミック素体１を形成する。セラミック素体１の全外周面にＡｌｘＯｙから成る保護膜を形成する。Ａｇペ−ストの塗布、焼付けによって外部電極用の導電体層１４、１５を形成する。Ａｇペ−ストの焼付けによってＰｄ内部電極２、３の体積膨張が生じ、内部電極２、３が保護膜６を破って外部電極４、５に電気的に接続される。保護膜６は外部電極４、５の下に残存する。保護膜６の上にシリコ−ン樹脂層７を設ける。Ａｇ導体層１４、１５の上にはＮｉメッキ層１６、１７及びＳｎメッキ層１８、１９を順次に形成する。【選択図】図２
2008124514.tif 000002
【特許請求の範囲】
【請求項１】
ＺｎＯを主成分とするセラミック素体と、
前記セラミック素体外周面の一部に露出する端面を有するように前記セラミック素体に埋設され且つ加熱によって体積膨張する性質を有する材料で形成されている内部電極と、
前記セラミック素体の全外周面を覆っており且つ０．０５〜２μｍの厚みを有しており且つ前記内部電極の突き出しによって破られた部分を有しており且つＡｌｘＯｙ、ここで、ｘ及びｙは任意の数値、で示すことができるアルミニウムの酸化物で形成されている保護膜と、
前記保護膜を介して前記セラミック素体の外周面の一部を覆うように配置され且つ前記保護膜の前記破られた部分から突出した前記内部電極に対して電気的に接続されている外部電極と
から成るセラミック素子。
【請求項２】
前記内部電極は、Ｐｄ電極又はＰｄ―Ａｇ電極であることを特徴とする請求項1記載のセラミック素子。
【請求項３】
更に、前記保護膜の前記外部電極によって覆われていない部分を被覆しているシリコ−ン樹脂層を有することを特徴とする請求項１又は２記載のセラミック素子。
【請求項４】
ＺｎＯを主成分とするセラミック素体と前記セラミック素体の外周面の一部に露出する端面を有するように前記セラミック素体に埋設され且つ加熱によって体積膨張する性質を有する材料で形成されている内部電極とを備えたセラミック素子チップを用意する工程と、
前記セラミック素体の全外周面を覆い且つ０．０５〜２μｍの厚みを有し且つＡｌｘＯｙ、ここで、ｘ及びｙは任意の数値、で示すことができるアルミニウムの酸化物から成る保護膜を形成する工程と、
前記保護膜を介して前記セラミック素体の外周面の一部を覆うように外部電極ペ−ストを塗布する工程と、
前記外部電極ペ−ストの焼付けによって外部電極を形成すると同時に前記内部電極を体積膨張させて前記内部電極によって前記保護膜の一部を破り、前記内部電極と前記外部電極との間を電気的に接続する工程と
を有していることを特徴とするセラミック素子の製造方法。
【請求項５】
更に、メッキ法によって前記外部電極の表面上に金属層を形成する工程を有していることを特徴とする請求項４記載のセラミック素子の製造方法。
【請求項６】
更に、前記保護膜の前記外部電極によって覆われていない部分を被覆するようにシリコーン樹脂層を形成する工程と、
メッキ法によって前記外部電極の表面上に金属層を形成する工程と
を有していることを特徴とする請求項４記載のセラミック素子の製造方法。
【請求項７】
前記保護膜を高周波スパッタ方法で形成することを特徴とする請求項４記載のセラミック素子の製造方法。
【請求項８】
前記保護膜を化学気相成長法で形成することを特徴とする請求項４記載のセラミック素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＺｎＯ積層型バリスタ等のセラミック素子及びその製造方法に関する。
【背景技術】
【０００２】
ＺｎＯ積層バリスタは、ＺｎＯを主成分とする素体と、素体に埋設され且つ素体の一方の側面に導出された一方の内部電極と、素体に埋設され且つ素体の他方の側面に導出された他方の内部電極と、素体の一方の側面に配置された一方の外部電極と、素体の他方の側面に配置された他方の外部電極とから成る。外部電極は導電性ペ−ストの塗布及び焼付けで形成した導電体層と半田付性を改善するために導電体層の上にメッキで形成された金属層とから成る。
【０００３】
ところで、ＺｎＯ積層バリスタのＺｎＯ粒子は半導体化されているので、酸に溶解し易く且つ酸素欠陥を生じ易い。このため、外部電極のメッキ層の形成時、及び回路基板にバリスタ素子を実装する時の半田フラックスの還元作用等によってバリスタの絶縁抵抗即ちＩＲの劣化が生じる。
この種の劣化はセラミック素体の露出表面に耐酸性、絶縁性及び緻密性を有する保護膜を形成することによってある程度防止できる。しかし、従来のセラミック素子では、セラミック素体の露出面のみに保護膜を形成していたので、保護膜と外部電極との境界からメッキ液及び半田フラックスが侵入し、これによる劣化が生じる恐れがあった。
以上、従来のＺｎＯ積層バリスタについて述べたが、セラミック積層コンデンサ、セラミック積層サ−ミスタ等の別のセラミック素子においても同様な問題がある。
また、良質な保護膜を容易に形成することができないという問題があった。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
そこで、本発明の目的は、劣化の防止を良好に達成することができるセラミック素子及びその製造方法を提供することにある。本発明の別の目的は良質な保護膜を容易に形成することができるセラミック素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決し、上記目的を達成するための本発明は、
ＺｎＯを主成分とするセラミック素体と、
前記セラミック素体外周面の一部に露出する端面を有するように前記セラミック素体に埋設され且つ加熱によって体積膨張する性質を有する材料で形成されている内部電極と、
前記セラミック素体の全外周面を覆っており且つ０．０５〜２μｍの厚みを有しており且つ前記内部電極の突き出しによって破られた部分を有しており且つＡｌｘＯｙ、ここで、ｘ及びｙは任意の数値、で示すことができるアルミニウムの酸化物で形成されている保護膜と、
前記保護膜を介して前記セラミック素体の外周面の一部を覆うように配置され且つ前記保護膜の前記破られた部分から突出した前記内部電極に対して電気的に接続されている外部電極と
から成るセラミック素子に係るものである。
【０００６】
なお、請求項２に示すように、前記内部電極は、Ｐｄ電極又はＰｄ−Ａｇ電極であることが望ましい。
また、請求項３に示すように、更に、前記保護膜の前記外部電極によって覆われていない部分を被覆しているシリコ−ン樹脂層を有することが望ましい。
また、請求項４に示すように、本発明のセラミック素子を、ＺｎＯを主成分とするセラミック素体と前記セラミック素体の外周面の一部に露出する端面を有するように前記セラミック素体に埋設され且つ加熱によって体積膨張する性質を有する材料で形成されている内部電極とを備えたセラミック素子チップを用意する工程と、前記セラミック素体の全外周面を覆い且つ０．０５〜２μｍの厚みを有し且つＡｌｘＯｙ、ここで、ｘ及びｙは任意の数値、で示すことができるアルミニウムの酸化物から成る保護膜を形成する工程と、前記保護膜を介して前記セラミック素体の外周面の一部を覆うように外部電極ペ−ストを塗布する工程と、前記外部電極ペ−ストの焼付けによって外部電極を形成すると同時に前記内部電極を体積膨張させて前記内部電極によって前記保護膜の一部を破り、前記内部電極と前記外部電極との間を電気的に接続する工程とを有して製造することが望ましい。
また、請求項５に示すように、更に、メッキ法によって前記外部電極の表面上に金属層を形成する工程を有していることが望ましい。
また、請求項６に示すように、更に、前記保護膜の前記外部電極によって覆われていない部分を被覆するようにシリコーン樹脂層を形成する工程と、メッキ法によって前記外部電極の表面上に金属層を形成する工程とを有していることが望ましい。
また、請求項７に示すように、前記保護膜を高周波スパッタ方法で形成することが望ましい。
また、請求項８に示すように、前記保護膜を化学気相成長法で形成することが望ましい。
【０００７】
本発明に従うセラミック素体は、周知の種々のバリスタ用セラミック素体、コンデンサ用セラミック素体、サ−ミスタ用セラミック素体等である。
本発明に従う内部電極は、好ましくはＰｄ即ちパラジウム電極であるが、これ以外の電極材料例えばＰｄ−Ａｇ電極等とすることもできる。
本発明に従う保護膜は、好ましくはＡｌｘＯｙで示すことができるアルミニウムの酸化物であるが、保護機能を有し且つ内部電極の突き出しが可能であり且つ外部電極の下に残存するものであれば、別の材料でもよい。
本発明に従う外部電極は、保護膜と反応して保護膜を吸収しない材料で形成される。
本発明に従う樹脂層は、好ましくはシリコ−ン樹脂層であるが、同様な機能を有する高分子樹脂とすることもできる。
【発明の効果】
【０００８】
本願請求項の発明によれば、次の効果が得られる。
（１）  内部電極の突き出しによって破られた部分を除いてＺｎＯから成るセラミック素体の全外周面が０．０５〜２μｍの厚みを有し且つＡｌｘＯｙ、ここで、ｘ及びｙは任意の数値、で示すことができるアルミニウムの酸化物から成る保護膜で被覆され、外部電極とセラミック素体との間にも保護膜が介在している。このため、従来のセラミック素子で生じる可能性があった外部電極とセラミック素体との境界におけるメッキ液、半田フラックス等の侵入を良好に防ぐことができる。
（２）  ０．０５〜２μｍの厚みの保護膜は内部電極の膨張による突き出しによって破られるので、保護膜が内部電極と外部電極との電気的接続を妨害しない。
また、請求項３及び６の発明によればＡｌｘＯｙからなる保護膜とシリコ−ン樹脂との組み合せによって劣化を生じさせる物質の浸入を良好に防止できる。
【発明を実施するための最良の形態】
【０００９】
次に、図面を参照して本発明の実施形態を説明する。
【実施例１】
【００１０】
本発明の実施例１に従うセラミック素子としてのＺｎＯ積層バリスタ、図１及び図２に示すように、バリスタ特性を得ることができ磁器素体即ちセラミック素体１と、第１及び第２の内部電極２、３と、第１及び第２の外部電極４、５と、保護膜６と、シリコーン樹脂層７とから成る。
【００１１】
セラミック素体１は、例えばＺｎＯ即ち酸化亜鉛から成る主成分に対して例えばＰｒ6Ｏ11、ＣｏＯ、ＣａＣＯ3、ＳｒＣＯ3、ＳｉＯ2、Ａｌ2Ｏ3から成る副成分を添加したものから成るグリ−ンシ−ト即ち未焼結磁器シ−トを積層して焼成したものから成り、バリスタ特性を有する。このセラミック素体１は、互いに対向する第１及び第２の主面８、９と、第１、第２、第３及び第４の側面１０、１１、１２、１３とを有する６面体即ち長方体である。
【００１２】
２枚の第１の内部電極２及び２枚の第２の内部電極３はセラミック素体１の一部を介して対向するようにセラミック素体１に埋設されている。第１の内部電極２はセラミック素体１の第１の側面１０から露出した端面を有する。第２の内部電極３はセラミック素体１の第２の側面１１から露出した端面を有する。第１及び第２の内部電極２、３は、Ｐｄ即ちパラジゥムから成る。
【００１３】
第１及び第２の外部電極４、５はセラミック素体１の互いに対向する第１及び第２の側面８、９を保護膜６を介して覆い且つ第１及び第２の主面８、９の一部及び第３及び第４の側面１２、１３の一部も覆うように形成されている。第１及び第２の内部電極２、３は保護膜６の一部を破って外方向に突出し、第１及び第２の外部電極４、５に電気的に接続されている。第１及び第２の外部電極４、５は、焼付導体層１４、１５と、第１のメッキ層１６、１７と、第２のメッキ層１８、１９とから成る。焼付導体層１４、１５はＡｇペ−ストを塗布して焼付けたものから成る。第１のメッキ層１６、１７はＮｉ（ニッケル）層であり、第２のメッキ層１８、１９はＳｎ（スズ）層である。
【００１４】
保護膜６は、セラミック素体１をメッキ液及び半田フラックスから守るものであって、セラミック素体１の全外周面即ち第１及び第２の主面８、９と第１〜第４の側面１０〜１３を覆うように形成されている。この保護膜６は、ＡｌｘＯｙ、ここで、ｘ及びｙは任意の数値、で示すことができるアルミニウムの酸化物から成る。この保護膜６のＡｌｘＯｙは、Ａｌ2Ｏ3をタ−ゲットとしてＲＦ（高周数）スパッタリング、又はＣＶＤ即ち化学気相成長法によって形成することができ、ｘが２又は２よりも小さい値、ｙが３又は３よりも小さい値を有するものである。
本発明に従う保護膜６は、比較的良好な絶縁性、耐酸性及び緻密性を有し、且つ外部電極４、５に対して容易に溶融しない特性を有する。また、保護膜６は、焼付導体層１４、１５の形成時の第１及び第２の内部電極２、３の膨張による突出によって破ることができる厚み、好ましくは０．０５〜２μｍ、より好ましくは０．１〜１．０μｍを有する。
【００１５】
シリコ−ン樹脂層７は、保護膜６の外部電極４、５で覆われていない部分を覆うように配置され、図６に説明的に拡大図示するように保護膜６の表面上のみならず保護膜６の内部及び保護膜６の欠陥部２０にも充填されている。ＡｌｘＯｙから成る保護膜６とシリコ−ン樹脂層７との複合層部分は、耐酸性、絶縁性，緻密性においてＡｌｘＯｙ膜のみの場合よりも優れている。
【００１６】
（第１の製造方法）
図１及び図2に示すＺｎＯを主成分とする積層バリスタを作製する時には、まず、ＺｎＯを主成分とするグリ−ンシ−トを用意する。即ち、主成分としてのＺｎＯに対して副成分としてのＰｒ6Ｏ11、ＣｏＯ、ＣａＣＯ3、ＳｒＣＯ3、ＳｉＯ2、Ａｌ2Ｏ3を所望量添加したものを湿式ボ−ルミルで16時間混合し、乾燥してセラミック原料粉末を得た。
【００１７】
次に、上記セラミック原料粉末に有機バインダ、有機溶剤、有機可塑剤を加えたものをボ−ルミルで２０時間混合してスラリ−を作成した。
【００１８】
次に、上記のスラリ−を使用して周知のシ−ト作成ドクタ−ブレ−ド法によりＰＥＴフイルム上に厚さ３０μｍのグリ−ンシ−トを作成し、所定寸法にカットした。
【００１９】
内部電極2、３を形成するために、Ｐｄ粉末と溶剤と有機バインダ−とから成るＰｄペ−ストを用意し、カットしたグリ−ンシ−ト上にＰｄペ−ストを所定パタ−ンに印刷し、図2及び図3に示すセラミック素体1と内部電極２、3との積層体が得られるようにＰｄペ−ストを印刷したグリ−ンシ−トと印刷しないグリ−ンシ−トとを積層し、加熱圧着した後に所定の形状にカットしてグリ−ンチップを作成した。
【００２０】
次に、グリ−ンチップに対して300℃、2時間の脱バインダ−処理を施し、しかる後、１２００℃で２時間空気中即ち酸化性雰囲気中で焼成して燒結体磁器から成るセラミック素体１を得た。なお、セラミック素体１の第１及び第２の側面１０、１１には図３に示すように内部電極２、３が露出している。
【００２１】
次に、内部電極２、３を含むセラミック素体１の表面を周知のバレル研磨法によって平滑にする。
【００２２】
次に、セラミック素体１を周知のドラム回転式ＲＦスパッタ装置に入れ、Ａｌ2Ｏ3をタ−ゲットとしてスパッタを行い、図３に示すようにセラミック素体１の全外周面にアルミニウムの酸化物から成る保護膜６を形成する。保護膜６は、ＡｌｘＯｙ、ここで、ｘ及びｙは任意の数値、で示すアルミニウム化合物から成る。なお、ｘ及びｙはｘ≦２、ｙ≦３から選択された任意の数値であることが望ましい。保護膜６は、セラミック素体１を保護するために耐酸性、絶縁性、及び緻密性を有し、且つ内部電極２、３の突き出しを許すものである。上記の条件を満足させるために保護膜６の厚みを好ましくは０、０５〜２μｍの範囲、より好ましくは０．１〜１．０μｍの範囲にする。スパッタ工程の前にセラミック素体１をバレル研磨して凹凸の少ない表面を得ているので、保護膜６がセラミック素体１上に良好に形成される。
【００２３】
次に、外部電極４、５の焼付導体層１４、１５を形成するために、Ａｇ（銀）粉末と溶剤と有機バインダ−とガラスフリットとから成る周知のＡｇペ−ストを用意し、Ａｇペ−ストを保護膜６を介してセラミック素体１の第１及び第２の側面１０、１１の全部と、第１及び第２の主面８、９と第３及び第４の側面１２、１３の一部に塗布し、空気中において好ましくは５００〜８００℃から選択された７２０℃の温度で約８分間焼付け処理を施し、図４に示す焼付導体層１４、１５を得る。ところで、内部電極２、３を構成しているＰｄは加熱によって酸化し、しかる後還元するという性質を有する。このため、Ａｇペ−ストの焼付処理を空気中又は酸化性雰囲気中で行うと、Ｐｄの酸化によって内部電圧２、３の体積膨張が生じ、内部電極２、３が第１及び第２の側面１０、１１から突き出して保護膜６を破り、Ａｇ導体層１４、１５に接触し、合金化層を形成し、内部電極２、３とＡｇ導体層１４、１５との電気的接続が成立する。この焼付処理においてＡｌｘＯｙから成る保護膜６は、導体層１４、１５に溶融せずに残存する。保護膜６がＡｇ導体層１４、１５とセラミック素体１との間に残存していることはＥＰＭＡ分析法即ち電子プロ−ブ微小分析法によって確認されている。
【００２４】
次に、保護膜６の緻密性を高めるために、樹脂、例えばシリコ−ン樹脂をトルエン等の溶剤で希釈した溶液の中に保護膜６を有するセラミック素体１を入れ、保護膜６の空隙に樹脂を充填し、また、保護膜６に図６に示すような欠陥部１９がある場合にはここに樹脂を充填し、しかる後、風乾及び熱硬化処理を行うことによってシリコ−ン樹脂層７を形成する。
【００２５】
次に、外部電極導体層１４、１５の上に形成されたシリコ−ン樹脂層を除去する。外部電極層１４、１５の上に樹脂層が形成されない時にはこの工程を省くことができる。  
【００２６】
次に、周知のバレルメッキ法によってＮｉから成る第１のメッキ層１６、１７とＳｎから成る第２のメッキ層１８、１９とを順次に形成し、図２のセラミック素子を完成させる。
【００２７】
（第２の製造方法）
前述の第１の製造方法では、保護膜６をＲＦスパッタで形成したが、ＣＶＤ即ち化学気層成長法によって形成することができる。ＣＶＤで保護膜６を形成する時には、周知のＣＶＤ成膜装置のプレ−ト上に内部電極２、３を伴ったセラミック素体１を配置し且つ好ましくは４００〜６００℃、より好ましくは５００℃程度に加熱し、トリ−ポロポキシアルミニウム＋Ｎ2から成る原料ガスを吹き付けてＡｌｘＯｙから成る保護膜６を形成する。保護膜６の厚さは好ましくは０．０５〜２μｍ、より好ましくは０．１〜１μｍ、最も好ましくは０．２〜０．５μｍとする。保護膜６の形成以外は第１の製造方法と同一である。
【００２８】
保護膜６の好ましい厚みの範囲を求めるために保護膜６の厚みを０〜２．５μｍの範囲で変化させて、保護膜６の欠陥の発生率（％）と半田リフロ−後のＩＲ（絶縁抵抗）の変化率（％）、外部回路に対する接続の不良率（％）を求めた。以下詳しく説明する。  
【００２９】
保護膜６の欠陥発生は、第１及び第２のＡｇ導体層１４、１５の相互間の保護膜６の欠陥部に対してメッキ液が浸入してセラミック素体１に至るか否かで判定した。従って保護膜欠陥発生率はメッキ伸び発生率と呼ぶこともできる。この保護膜欠陥発生率を保護膜６の厚みを変えて測定したところ、次の表１に示す結果が得られた。
【００３０】
表１
保護膜厚み（μｍ）        欠陥発生率（樹脂層有り）（％）
0    ---------------------------  100
0.03  -------------------------    40
0.05  -----------------------------  0
0.1    ----------------------------  0
0.3    ----------------------------  0
0.5    ----------------------------  0
0.7    ----------------------------  0
１    -----------------------------  0
1.5    ----------------------------  0
2      ----------------------------  0
2.5    ----------------------------  0
【００３１】
樹脂層７を設けない場合における保護膜欠陥発生率を保護膜６の厚みを変えて測定したところ、次の表２に示す結果が得られた。
【００３２】
表２
保護膜厚み（μｍ）        欠陥発生率（樹脂層無し）（％）
0    ---------------------------  100
0.03  -------------------------    90
0.05  -----------------------------  0
0.1    ----------------------------  0
0.3    ----------------------------  0
0.5    ----------------------------  0
0.7    ----------------------------  0
１    -----------------------------  0
1.5    ----------------------------  0
2      ----------------------------  0
2.5    ----------------------------  0
【００３３】
保護膜６と樹脂層７との両方を有する積層バリスタを回路基板に半田リフロ−で固着した時の第１及び第２の外部電極４、５間のＩＲ(絶縁抵抗)の変化率（％）を保護膜6の厚みを変えて測定したところ、次の表3の結果が得られた。なお、ＩＲの変化率とはリフロ−前のＩＲとリフロ−後のＩＲとの割合を示す。
【００３４】
表３
保護膜厚み（μｍ）        ＩＲ変化率（樹脂層有り）（％）
0    ---------------------------    −
0.03  --------------------------  −60
0.05  ---------------------------  −6
0.1    ----------------------------  0
0.3    ----------------------------  0
0.5    ----------------------------  0
0.7    ----------------------------  0
１    -----------------------------  0
1.5    ----------------------------  0
2      ----------------------------  0
2.5    ----------------------------  0
【００３５】
樹脂層7を設けないで保護膜6のみを設けた積層バリスタを回路基板に半田リフロ−で固着した時の第1及び第2の外部電極４、５間のＩＲの変化率（％）を保護膜6の厚みを変えて測定したところ、次の表4の結果が得られた。
【００３６】
表４
保護膜厚み（μｍ）        ＩＲ変化率（樹脂層無し）（％）
0    ---------------------------    −
0.03  --------------------------    −98
0.05  -----------------------------  −10
0.1    ----------------------------  −0.5
0.3    ----------------------------  −0.5
0.5    ----------------------------  −0.5
0.7    ----------------------------  −0.5
１    -----------------------------  −0.5
1.5    ----------------------------  −0.5
2      ----------------------------  −0.5
2.5    ----------------------------  −0.5
【００３７】
保護膜６と樹脂層７とを有する積層バリスタの回路基板に対する半田リフロ−による接続のコンタクト不良率（％）を保護膜6の厚みを変えて測定したところ、次の表５の結果が得られた。
【００３８】
表５
保護膜厚み（μｍ）      コンタクト不良率（樹脂層有り）（％）
0    ----------------------------    0
0.03  ---------------------------    0
0.05  -----------------------------  0
0.1    ----------------------------  0
0.3    ----------------------------  0
0.5    ----------------------------  0
0.7    ----------------------------  0
１    -----------------------------  0
1.5    ----------------------------  0
2      ----------------------------  0
2.5    ----------------------------  5
【００３９】
樹脂層7を設けないで保護膜6のみを設けた積層バリスタの回路基板に半田リフロ−による接続のコンタクト不良率（％）を保護膜6の厚みを変えて測定したところ、次の表６の結果が得られた。
【００４０】
表６
保護膜厚み（μｍ）      コンタクト不良率（樹脂層無し）（％）
0    ------------------------------  0
0.03  -----------------------------  0
0.05  -----------------------------  0
0.1    ----------------------------  0
0.3    ----------------------------  0
0.5    ----------------------------  0
0.7    ----------------------------  0
１    -----------------------------  0
1.5    ----------------------------  0
2      ----------------------------  0
2.5    ----------------------------  5
【００４１】
上記表1〜表６から、保護膜6の厚みは０．０５〜２μｍであることが好ましく、０．１〜１μｍがより好ましいことが判る。なお、上記表1〜表６には、保護膜6をＲＦスパッタで形成した場合が示されているが、保護膜6をＣＶＤで形成した場合も表1〜表6と同様な結果が得られた。
【００４２】
本実施形態は次の効果を有する。
（１）  ＡｌｘＯｙから成る保護膜６が、セラミック素体１の外部電極４、５が形成されていない部分のみでなく、外部電極４、５の下にも設けられている。従って、外部電極４、５の形成部分と形成されていない部分との境界における保護が良好に達成される。即ち、第１及び第２のメッキ層１６、１７、１８、１９を形成する時の処理液のセラミック素体１への浸入、及びバリスタの回路基板への実装時における半田フラックスのセラミック素体１への侵入を良好に防ぎ、セラミック素体１のＩＲ特性等の劣化を防ぐことができる。
（２）  内部電極２、３と外部電極４、５との電気的接続が、Ａｇ導体層１４、１５の焼付時の内部電極２、３の突き出しによって達成されているので、この電気的接続を容易に達成することができる。
（３）  ＡｌｘＯｙの保護膜６の上にシリコ−ン樹脂層７を形成し、保護膜６の空隙に樹脂を充填しているので、保護機能を大幅に向上させることができる。
（４）  保護膜６をＲＦスパッタ法又はＣＶＤ法で作るので、目的とする保護膜６を比較的容易に作ることができる。
【００４３】
本発明は、上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
（１）  内部電極２、３の材料は、Ｐｄと同様な作用を得ることができるものであれば別のものでもよい。また、内部電極２、３はＰｄを主成分とし、別の金属を副成分として含むものでもよい。
（２）  保護膜６は、本発明の要求を満たすことができるものであれば、ＡｌｘＯｙ以外の物質でもよい。
（３）  外部電極４、５の導体層１４、１５はＡｇ以外の例えばＡｇ−Ｐｄペ−スト等であってもよい。
（４）  ＡｌｘＯｙ保護膜６とシリコ−ン樹脂層７との複合構成は、外部電極４、５の下に保護膜６を設けない構成のセラミック素子の保護層としても適用できる。
（５）  ＺｎＯバリスタ以外のセラミック積層コンデンサ、セラミック積層サ−ミスタ等のセラミック素子にも本発明を適用できる。
（６）  樹脂層７をシリコ−ン以外の同様な機能を有する高分子樹脂とすることができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施形態に従うＺｎＯ積層バリスタを示す平面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】セラミック素体に保護膜を形成したものを示す断面図である。
【図４】Ａｇ導体層を形成したものを示す断面図である。
【図５】シリコ−ン樹脂層７を形成したものを示す断面図である。
【図６】図５の保護膜６とシリコ−ン樹脂層７との一部を説明的に拡大して示す図である。
【符号の説明】
【００４５】
１  セラミック素体
２、３  内部電極
４、５  外部電極
６  保護膜
７  シリコ−ン樹脂層
８、９  主面
１０、１１、１２、  １３  側面
１４、１５  Ａｇ導体層
１６、１７  第１のメッキ層
１８、１９  第２のメッキ層
【図１】
2008124514.tif 000003
【図２】
2008124514.tif 000004
【図３】
2008124514.tif 000005
【図４】
2008124514.tif 000006
【図５】
2008124514.tif 000007
【図６】
2008124514.tif 000008