(57)【要約】【課題】基板浮遊効果を防止できる信頼性の高いものを簡便な工程で得ることができ、ひいては製造コストの低減を実現した、半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器を提供する。【解決手段】単結晶半導体基板２００の一方面側に絶縁膜２１１を設け、絶縁膜２１１側から単結晶半導体層２００中に水素イオンを注入し、内部に剥離層２１２を形成し、絶縁膜２１１側から単結晶半導体基板２００中に水素イオンを注入し、絶縁膜２１１との界面に欠陥層２１３を形成する。剥離層２１２及び欠陥層２１３を形成した後、単結晶半導体基板２００の絶縁膜２１１側に支持基板５００を貼り合わせる。貼り合わせ工程の後、単結晶半導体基板２００を剥離層２１２で分離し、支持基板５００上に単結晶半導体層２２０を形成する。【選択図】図２
2008124179.tif 000002
【特許請求の範囲】
【請求項１】
単結晶半導体基板の一方面側に絶縁膜を設ける工程と、
前記絶縁膜側から前記単結晶半導体基板中に水素イオンを注入し、内部に剥離層を形成する工程と、
前記絶縁膜側から前記単結晶半導体基板中に水素イオンを注入し、前記絶縁膜との界面に欠陥層を形成する工程と、
前記剥離層及び前記欠陥層を形成した後、前記単結晶半導体基板の前記絶縁膜側に支持基板を貼り合わせる工程と、
前記貼り合わせ工程の後、前記単結晶半導体基板を前記剥離層で分離し、前記支持基板上に単結晶半導体層を形成する工程と、を備えることを特徴とする半導体基板の製造方法。
【請求項２】
前記剥離層の形成工程は、前記欠陥層の形成工程の前工程であり、かつこれらの工程は連続的に行われることを特徴とする請求項１に記載の半導体基板の製造方法。
【請求項３】
支持基板の一方面側に設けられた絶縁膜上に単結晶半導体層を有し、
前記単結晶半導体層には前記絶縁膜との界面に水素イオン注入により形成されてなる結晶欠陥層が形成されてなることを特徴とする半導体基板。
【請求項４】
支持基板の一方面側に設けられた絶縁膜上に単結晶半導体層が設けられ、前記単結晶半導体層を能動層とし、ゲート電極と、前記単結晶半導体層に接続されるドレイン電極及びソース電極とを備え、
前記単結晶半導体層は、少なくとも前記ゲート電極に対向するチャネル領域の前記絶縁膜との界面に、水素イオン注入により形成されてなる欠陥層を備えることを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置を備えることを特徴とする電気光学装置。
【請求項６】
請求項５に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器に関するものである。
【背景技術】
【０００２】
絶縁体上に単結晶シリコン層からなる半導体層を形成し、その半導体層にトランジスタ素子等の半導体デバイスを形成するＳＯＩ（Silicon on Insulator）技術は、素子の高速化や低消費電力化、高集積化等の利点を有しており、例えば、液晶装置等の電気光学装置に適用されている。
【０００３】
ところで、一般的な半導体装置では、下地基板を通じて半導体装置のチャネル領域を所定の電位に固定することができるため、チャネル領域の電位変化によって起こる寄生バイポーラ現象などにより電気的特性が劣化することがない。これに対し、上記のＳＯＩ構造の半導体装置では、チャネル下部が絶縁膜によって完全に分離されているため、チャネル領域を所定の電位に固定することができず、チャネル領域が電気的に浮いた状態となる。
【０００４】
この時、ドレイン領域近傍の電界で加速されたキャリアと結晶格子との衝突によるインパクトイオン化現象によって余剰キャリアが発生し、この余剰キャリアがチャネルの下部に蓄積する。このようにしてチャネル下部に余剰キャリアが蓄積してチャネル電位が上昇すると、ソース・チャネル・ドレインのＮＰＮ（Ｎチャネル型の場合）構造が見かけ上バイポーラ素子として動作し、異常電流によって劣化することで電気的な特性が悪化するという問題がある。これらのチャネル部が電気的に浮いた状態であることに起因する一連の現象は基板浮遊効果と呼ばれるものである。
【０００５】
このような基板浮遊効果対策として、半導体層中に再結合中心を設け、余剰キャリアの再結合を促し、余剰キャリアの蓄積を防止する技術が採用されている（例えば、特許文献１参照）。この技術では、半導体層中に形成した線欠陥を再結合中心として採用している。また、半導体層中にＡｒイオンを注入することで、再結合中心としての結晶欠陥を形成する技術も知られている（例えば、特許文献２参照）。この技術では、ゲート電極とゲート電極の側壁を覆うサイドウォールをマスクに用いて、ソース・ドレイン領域に結晶欠陥を形成している。
【特許文献１】特開２００３−２４３６６９号公報
【特許文献２】特開平９−１３９４３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記特許文献１に開示された技術では、半導体層と絶縁膜との間における熱膨張係数の違いを利用し、半導体層及び絶縁膜の界面に生じた歪みにより、半導体層に線欠陥を形成している。このように、半導体層と絶縁膜との界面にストレスを生じさせるので、半導体層と絶縁膜との間で十分な密着性を得ることができず剥離が生じるおそれがあることから、信頼性が低下してしまう。また、上記特許文献２に開示された技術では、ゲート電極、及びサイドウォールをマスクとしてイオン注入を行うため、イオン注入面が均一とならない。そのため、場所によって半導体層を超えてイオン注入されてしまい基板にダメージが生じ、信頼性が低下するおそれもある。また、欠陥層を形成するに際し、Ａｒイオンを注入する工程が別途必要になるため、工程が煩雑となってしまう。
【０００７】
本発明はこのような事情に鑑みてなされたものであって、基板浮遊効果を防止できる信頼性の高いものを簡便な工程で得ることができ、ひいては製造コストの低減を実現した、半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の半導体基板の製造方法は、単結晶半導体基板の一方面側に絶縁膜を設ける工程と、前記絶縁膜側から前記単結晶半導体基板中に水素イオンを注入し、内部に剥離層を形成する工程と、前記絶縁膜側から前記単結晶半導体基板中に水素イオンを注入し、前記絶縁膜との界面に欠陥層を形成する工程と、前記剥離層及び前記欠陥層を形成した後、前記単結晶半導体基板の前記絶縁膜側に支持基板を貼り合わせる工程と、前記貼り合わせ工程の後、前記単結晶半導体基板を前記剥離層で分離し、前記支持基板上に単結晶半導体層を形成する工程と、を備えることを特徴とする。
【０００９】
本発明の半導体基板の製造方法によれば、剥離層の形成工程に用いられる水素イオン注入によって再結合中心として機能し、基板浮遊効果を防止する欠陥層を形成しているので、水素イオン注入工程によって前記剥離層及び前記欠陥層を形成することが可能となり、製造工程が簡略化される。また、欠陥層の形成時にマスク等を用いることがないので、均一な面に対して水素イオン注入を行うことができ、所望の領域に欠陥層を形成することができ、イオン注入時に基板に無用なダメージが生じることが無くなる。したがって、基板浮遊効果を防止できる信頼性の高いものを簡便な工程によって得ることができ、これによって製造コストの低減を図ることができる。
【００１０】
また、上記半導体基板の製造方法においては、前記剥離層の形成工程は、前記欠陥層の形成工程の前工程であり、かつこれらの工程は連続的に行われるのが好ましい。
【００１１】
剥離層は、単結晶半導体層の厚みを決定するため、この剥離層を形成する位置の制御は重要である。そのため、単結晶半導体層に欠陥層を先に形成してしまうと、剥離層の形成時に、水素イオンが欠陥層中を透過するため剥離層を形成する位置の制御が難しくなる。そこで、本発明を採用すれば、イオン打ち込み深さの大きい剥離層を形成した後、イオン打ち込み深さの小さい欠陥層を形成するので、前記剥離層の形成位置の制御が容易となり、単結晶半導体層の厚み制御を確実に行うことができる。
【００１２】
本発明の半導体基板は、支持基板の一方面側に設けられた絶縁膜上に単結晶半導体層を有し、前記単結晶半導体層には前記絶縁膜との界面に水素イオン注入により形成されてなる結晶欠陥層が形成されてなるのが好ましい。
【００１３】
本発明の半導体基板によれば、単結晶半導体層が絶縁膜との界面に水素イオン注入により形成された欠陥層を備えているので、前記欠陥層が余剰キャリアの再結合中心として働き、基板浮遊効果を確実に防止することができる。また、一般的なＳＯＩ技術に用いられる水素イオン注入によって剥離層及び欠陥層を形成できるので、製造工程が簡略化され、これに伴って低コスト化が図られたものとなる。また、例えば前記欠陥層の形成時にマスクを用いないことで、均一な面に対して水素イオン注入が行われ、イオン注入による無用なダメージのない信頼性の高いものとなる。
【００１４】
本発明の半導体装置は、支持基板の一方面側に設けられた絶縁膜上に単結晶半導体層が設けられ、前記単結晶半導体層を能動層とし、ゲート電極と、前記単結晶半導体層に接続されるドレイン電極及びソース電極とを備え、前記単結晶半導体層は、少なくとも前記ゲート電極に対向するチャネル領域の前記絶縁膜との界面に、水素イオン注入により形成されてなる欠陥層を備えることを特徴とする。
【００１５】
本発明の半導体装置によれば、単結晶半導体層が絶縁膜との界面に水素イオン注入により形成された欠陥層を備えているので、前記欠陥層が余剰キャリアの再結合中心として働き、これによって余剰キャリアをチャネルの下部に蓄積させ難くすることができる。したがって、基板浮遊効果を確実に防止し、優れた電気的特性を備えたものとなる。また、欠陥層はＳＯＩ技術に用いられる水素イオン注入を用いて形成されるので、製造工程が簡略化され、これに伴って低コスト化が図られたものとなる。また、例えば前記欠陥層の形成時にマスクを用いないことで、均一な面に対して水素イオン注入が行われ、イオン注入による無用なダメージのない信頼性の高いものとなる。
【００１６】
本発明の電気光学装置は、上記の半導体装置を備えることを特徴とする。
【００１７】
本発明の電気光学装置によれば、基板浮遊効果が防止され、かつ信頼性が高く低コスト化が図られた半導体装置を備えているので、この電気光学装置自体も電気的特性が高く、高信頼性、かつ低コスト化が図られたものとなる。
【００１８】
本発明の電子機器は、上記の電気光学装置を備えることを特徴とする。
【００１９】
本発明の電子機器によれば、上述したように電気的特性が高く、信頼性が高く低コストの電気光学装置を備えているので、電子機器自体も高性能、かつ高品質で、しかも低コストなものとなる。
【発明を実施するための最良の形態】
【００２０】
（第１実施形態）
以下、本発明の一実施形態について図面を参照して説明する。なお、以下に説明する実施形態は、本発明の一部の態様を示すものであり、本発明を限定するものではない。また、以下の説明に用いる各図面では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を適宜変更している。
【００２１】
図１から図２は、それぞれ本発明の第１実施形態に係る半導体基板の製造方法を示す工程断面図である。
本実施形態では、まず図１（ａ）に示すように、厚さが例えば７５０μｍの単結晶シリコン基板（単結晶半導体基板）２００を用意し、該単結晶シリコン基板２００の上面にシリコン酸化膜（絶縁膜）２１１を形成する。このシリコン酸化膜２１１を形成する方法としては、例えば単結晶シリコン基板２００を１０００℃程度の酸素雰囲気下で熱酸化することによって形成する。なお、シリコン酸化膜２１１は、上記熱酸化に代えて、ＬＰＣＶＤ法やプラズマ化学基相堆積法（ＰＥＣＶＤ法）によって形成してもよい。
【００２２】
次に、図１（ｂ）に示すように、シリコン酸化膜２１１側から単結晶シリコン基板２００中に水素イオン（Ｈ＋）を注入する。
その結果、単結晶シリコン基板２００の内部には、剥離層２１２が形成される。ここで、剥離層２１２とは、後述するように熱処理を施すことで剥離が生じ、単結晶シリコン基板２００を所望の膜厚とするためのものである。
【００２３】
なお、前記剥離層２１２を形成するための水素イオン注入条件としては、例えば加速エネルギを６０〜１５０ｋｅＶ（本実施形態では、１００ｋｅＶ）、ドーズ量を５×１０１６ａｔｏｍｓ／ｃｍ２〜１５×１０１６ａｔｏｍｓ／ｃｍ２（本実施形態では、１０×１０１６ａｔｏｍｓ／ｃｍ２）とする。なお、水素イオンの加速電圧を変えて水素イオンの注入深さを変えることで、後述する剥離工程によって異なる膜厚の単結晶シリコン層を形成することが可能となる。
【００２４】
単結晶シリコン基板２００中に剥離層２１２を形成した後、図１（ｃ）に示すように、シリコン酸化膜２１１側から単結晶シリコン基板２００中に水素イオン（Ｈ＋）を注入することで、前記シリコン酸化膜２１１との界面に欠陥層２１３を形成する。この欠陥層２１３は余剰キャリアの再結合中心として機能するためのものであり、上記剥離層２１２に比べて、ドーズ量が抑えられている。すなわち、上記欠陥層２１３は後述する単結晶シリコン基板２００に剥離を生じさせない程度に水素イオンがドープされており、かつ上述した再結合中心として機能をなす程度の結晶欠陥が生じている。なお、欠陥層２１３の膜厚としては、５〜１５ｎｍ程度が好ましく、本実施形態では、例えば１０ｎｍとした。
【００２５】
上記工程により、剥離層２１２及び欠陥層２１３を形成した後、図２（ａ）に示すように、単結晶シリコン基板２００のシリコン酸化膜２１１側に支持基板を貼り合せる。この支持基板５００としては、ガラスや石英などの光透過性材料からなる基板を採用することで得られる半導体基板を、後述するような透過型の電気光学装置、例えば透過型の液晶装置（ライトバルブ）などに応用することができ、本実施形態では石英基板を用いた。
【００２６】
具体的には、シリコン酸化膜２１１の表面に支持基板５００を接合させ、室温〜２００℃程度で貼り合わせる。本実施形態では、支持基板５００としてＳｉＯ２を主体とする石英基板を用いたため、上記接合を良好に行うができる。このとき、支持基板５００を構成するＳｉＯ２とシリコン酸化膜２１１とが接合することで、支持基板５００と単結晶シリコン基板２００とは絶縁膜２１４によって接合されたものとなる。
【００２７】
なお、ＳｉＯ２を主体としない材料からなるものを支持基板として用いる場合には、支持基板の少なくとも接合面の表層部にスパッタリング法やＣＶＤ法などにより、予めシリコン酸化膜やＮＳＧ（ノンドープトシリケートガラス）などの酸化膜を形成し、ＣＭＰ法などによって研磨することで平坦化しておく必要がある。このような酸化膜は、単結晶シリコン基板２００と支持基板５００との密着性を確保するために形成するもので、基板表面のＯＨ基の作用により単結晶シリコン基板２００と、種々の材料からなる支持基板とを絶縁膜２１４を介して良好に貼り合わせることができる。
【００２８】
次に、図２（ｂ）に示すように、貼り合わせ後の単結晶シリコン基板２００を前記剥離層２１２で分離することで、単結晶シリコン層（単結晶半導体層）２２０が形成される。上記の剥離工程は、貼り合わされた単結晶シリコン基板２００と支持基板５００とを、窒素、アルゴンなどの不活性ガス雰囲気中で３５０℃〜７００℃の熱処理を施すことにより、前記剥離層２１２にて単結晶シリコン基板２００を剥離する。
【００２９】
この剥離現象は、剥離層２１２に形成された欠陥層領域に注入されたイオンによりマイクロキャビティが生じ、半導体結晶の結合が分断されるために生じるものであり、剥離層２１２におけるイオン濃度のピーク位置でより顕著なものとなる。そのため、熱処理によって剥離される位置は、前記イオン濃度のピーク位置、つまり剥離層２１２と略一致する。なお、剥離した後の単結晶シリコン基板２００については、そのまま別の半導体基板の作製に用いることができる。
【００３０】
なお、分離後の基板表面は、単結晶シリコン層２２０の表面に数ｎｍ程度の凹凸（剥離層２１２）が残っているため、これを平坦化する。本実施例においてはＣＭＰ法を用いて基板表面を微量（研磨量１０ｎｍ未満）に研磨するタッチポリッシュを用いた。この平坦化の手法としては他にも水素雰囲気中にて熱処理を行う水素アニール法を用いることもできる。
【００３１】
以上の工程により、図２（ｃ）に示すように絶縁膜２１４を介して、支持基板５００の上に欠陥層２１３と単結晶シリコン層２２０とが積層されてなる半導体層２５０を備えた半導体基板６００が形成される。
【００３２】
この半導体基板６００によれば、詳細については後述するように前記半導体層２５０を能動層とし、ゲート電極と、単結晶半導体層に接続されるドレイン電極及びソース電極を設けることで、ドレイン領域近傍におけるインパクトイオン化現象により余剰キャリアが発生した場合でも、前記欠陥層２１３の結晶欠陥が余剰キャリアの再結合中心として働き、これによって余剰キャリアがチャネルの下部に蓄積し辛くなる。したがって、寄生バイポーラ効果等の基板浮遊効果の発生が抑制され、優れた電気的特性を示す半導体装置を提供することができる。
【００３３】
また、上記半導体基板６００の製造方法によれば、再結合中心として機能する欠陥層２１３を形成する手法として水素イオン注入を用いることで、イオン注入工程により剥離層２１２及び欠陥層２１３の連続的な形成が可能となり、製造工程が簡略化される。よって、半導体基板６００の製造コストの低減を図ることができる。また、マスク等を用いることなく、単結晶シリコン層２２０の全面（均一な面）に対して水素イオン注入が行われるので、単結晶シリコン層２２０中の所望の領域に欠陥層２１３を形成することができ、イオン注入時に基板に無用なダメージを与えることがなくなり、信頼性の高いものを提供できる。
【００３４】
（半導体装置）
図３は、本発明の半導体装置の一実施形態の概略構成を示す断面図である。本実施形態に係る半導体装置は、上記実施形態によって形成された半導体基板６００を主体として構成されたもので、前記半導体層２５０が能動層として用いられる。
【００３５】
図３に示す半導体装置７００を形成する方法としては、まず上記半導体基板６００を用意し、前記非晶質シリコン層２１０及び前記単結晶シリコン層２２０から構成される半導体層２５０をフォトリソグラフィ法により島状にパターニングする。そして、半導体層２５０の表面を覆って、シリコン酸化膜からなるゲート絶縁膜３０５を、例えば９００℃〜１０００℃程度の酸素雰囲気で熱酸化することにより、例えば厚さ２０ｎｍ程度に形成する。また、ゲート絶縁膜３０５上にゲート電極３１０を形成する。
【００３６】
上記半導体層２５０には、フォトレジストあるいはゲート電極３１０をマスクにして、ドナーまたはアクセプタとなる不純物イオンを注入し、これによってソース領域２５０ａ及びドレイン領域２５０ｂが形成され、前記ゲート電極３１０に対向する位置にはチャネル領域２５０ｃが形成される。なお、必要に応じて、後述するようなＬＤＤ（Lightly Doped Drain）構造を採用してもよい。そして、前記半導体層２５０及びゲート電極３１０を覆うようにして、シリコン酸化膜からなる層間絶縁膜２６０を形成する。また、層間絶縁膜２６０、及びゲート絶縁膜３０５を貫通するコンタクトホールＨ１，Ｈ２を形成し、該コンタクトホールＨ１，Ｈ２を介して、ソース領域２５０ａ及びドレイン領域２５０ｂに接続するソース電極２７０及びドレイン電極２８０を形成する。このようにして、本実施形態に係る半導体装置７００を得ることができる。
【００３７】
一般的に、ＳＯＩ基板が用いられたＭＩＳ（Metal Insulator Semiconductor）型の半導体装置は、チャネル形成領域の下部が絶縁膜によって完全に分離されているため、チャネル形成領域を所定の電位に保持することができず、チャネル形成領域が電気的に浮いた状態となってしまう（所謂、基板浮遊効果）。そのため、ドレイン電極に高い電圧を印加したとき、ドレイン領域近傍の高電界で加速されたキャリアと結晶格子との衝突によるインパクトイオン化現象により発生した余剰キャリアがチャネルの下部に蓄積し、チャネル電位が上昇し、ソース・チャネル・ドレインのＮＰＮ（Ｎチャネル型の場合）構造が見掛け上のバイポーラ型半導体装置として動作（寄生バイポーラ効果）するため、電気的な特性が低下してしまうといった問題があった。
【００３８】
一方、本実施形態に係る半導体装置７００は、半導体層２５０の上層側が単結晶シリコン層２２０から構成され、下層側が欠陥層２１３にて構成される。また、本実施形態に係る半導体装置７００は、上述した半導体基板６００を用いて形成されていることから、上述したように基板浮遊効果が防止されることで、デバイス特性が高く、しかも低コスト化が図られたものとなる。なお、本実施形態では、上述したような製造工程の都合上、欠陥層２１３が半導体層２５０の下層全域に亘って形成されているものの、本発明はこれに限定されない。具体的には、前記欠陥層２１３は少なくともゲート電極３１０に対向するチャネル領域２５０ｃと絶縁膜２１４との界面に形成されていればよく、これにより基板浮遊効果を防止し、優れた電気的特性を備えたものとなる。
【００３９】
（電気光学装置）
次に、本発明の電気光学装置の一実施形態として、投射型表示装置の光変調手段として用いる液晶ライトバルブ（液晶装置）の例を挙げて説明する。本実施の形態の液晶ライトバルブはアクティブマトリクス方式の液晶パネルであって、ＴＦＴアレイ基板と対向基板との間に液晶層を挟持したものである。そして、前記ＴＦＴアレイ基板に設けられたスイッチング素子（ＴＦＴ素子）は、本発明の半導体装置を能動層として用いることで構成されたものとなっている。
【００４０】
図４は本発明の電気光学装置の一例である液晶ライトバルブの概略構成図、図５は図４のＨ−Ｈ’線に沿う断面図、図６は液晶ライトバルブを構成するマトリクス状に形成された複数の画素の等価回路図、図７は複数の画素群の平面図、図８は図７のＡ−Ａ’線に沿う断面図である。
【００４１】
（液晶ライトバルブの全体構成）
本実施の形態の液晶ライトバルブ１の構成は、図４および図５に示すように、ＴＦＴアレイ基板１０上に、シール材５２が対向基板２０の縁に沿うように設けられており、その内側に並行して額縁としての遮光膜５３（周辺見切り）が設けられている。シール材５２の外側の領域には、データ線駆動回路２０１および外部回路接続端子２０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４がこの一辺に隣接する２辺に沿って設けられている。
【００４２】
さらに、ＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間を接続するための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が設けられている。そして、図５に示すように、図４に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０がシール材５２によりＴＦＴアレイ基板１０に固着されており、ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されている。また、図４に示すシール材５２に設けられた開口部は液晶注入口５２ａであり、封止材２５によって封止されている。
【００４３】
（ＴＦＴアレイ基板の構成）
図６において、本実施の形態における液晶ライトバルブ１の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極９と当該画素電極９をスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａがＴＦＴ３０のソース領域に電気的に接続されている。このＴＦＴ３０は、本発明に係る半導体装置を能動層として用いることで構成されたものである。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００４４】
また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍをこの順に線順次で印加するように構成されている。画素電極９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけオン状態とすることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板２０に形成された共通電極（後述する）との間で一定期間保持される。ここで、保持された画像信号がリークするのを防ぐために、画素電極９と共通電極との間に形成される液晶容量と並列に蓄積容量７０が設けられている。
【００４５】
図７に示すように、ＴＦＴアレイ基板１０上に、矩形状の複数の画素電極９（点線部９Ａにより輪郭が示されている）がマトリクス状に設けられており、画素電極９の縦横の境界に各々沿ってデータ線６ａおよび走査線３ａが設けられている。また、ＴＦＴ３０を構成する半導体層１ａのうち、図７中の右上がりの斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはそのままＴＦＴ３０のゲート電極として機能する。なお、ＴＦＴ３０の詳細な構造については後述する。
【００４６】
図７および図８に示すように、本実施の形態では、蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅと画素電極９とに電気的に接続された画素電位側容量電極としての中継導電膜７１ａと、固定電位側容量電極としての容量線３００の一部とが、誘電体膜７５を介して対向配置されることにより形成されている。
【００４７】
また、蓄積容量７０は、遮光膜としての機能も有している。中継導電膜７１ａは、導電性のポリシリコン膜などからなり、容量線３００を構成する第２膜７３と比較して光吸収性が高く、第２膜７３とＴＦＴ３０との間に配置された光吸収層としての機能を持つ。さらに、中継導電膜７１ａは、画素電極９とＴＦＴ３０との導通を中継する機能を果たす。
【００４８】
また、容量線３００は、第１膜７２と第２膜７３とが積層形成された多層膜からなり、それ自体が遮光膜として機能するものである。第１膜７２は、第２膜７３とＴＦＴ３０との間に配置された光吸収層としての機能を持ち、例えば、膜厚５０ｎｍ〜１５０ｎｍ程度の導電性のポリシリコン膜や非晶質シリコン膜、単結晶シリコン膜等から構成される。また、第２膜７３は、ＴＦＴ３０の上側において入射光からＴＦＴ３０を遮光する遮光層としての機能を持ち、例えば、膜厚１５０ｎｍ程度のＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｂ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイドや、これらを積層したもの、あるいは、Ａｌ等の高融点金属でない金属などからなる。なお、第２膜７３は導電性を有する必要はないが、導電性を有する材料によって形成すれば、容量線３００をより低抵抗化できる。
【００４９】
また、中継導電膜７１ａと容量線３００との間には、図８に示すように、誘電体膜７５が配置されている。誘電体膜７５は、例えば、膜厚５〜２００ｎｍ程度の比較的薄い酸化シリコン膜や、窒化シリコン膜、窒化酸化膜、あるいはそれらの積層膜から構成される。なお、誘電体膜７５は、蓄積容量７０を増大させる観点から、膜の信頼性が十分に得られる限りにおいて薄い程良い。
【００５０】
また、容量線３００は、平面的に見て、走査線３ａに沿ってストライプ状に延びる本線部分を含み、この本線部分からＴＦＴ３０に重なる個所が、図７中上下に突出している。そして、図７中、縦方向に夫々延びるデータ線６ａと横方向に夫々延びる容量線３００とが交差する領域に、ＴＦＴアレイ基板１０上におけるＴＦＴ３０が配置されている。すなわち、ＴＦＴ３０は、対向基板２０側から見て、データ線６ａと容量線３００とにより二重に覆われている。そして、相交差するデータ線６ａと容量線３００とにより、平面的に見て格子状の遮光層が構成されており、各画素の開口領域を規定している。
【００５１】
また、ＴＦＴアレイ基板１０上におけるＴＦＴ３０の下側には、上述した第２膜７３と同様の材質などからなる下側遮光膜１１ａが格子状に設けられている。これによりＴＦＴアレイ基板１０の下部側からの光（戻り光）がＴＦＴ３０に入り込むのを防止している。
下側遮光膜１１ａは、容量線３００およびデータ線６ａの幅よりも狭く形成され、容量線３００およびデータ線６ａよりも一回り小さく形成されている。そして、ＴＦＴ３０のチャネル領域１ａは、低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃとの接合部を含めて、下側遮光膜１１ａの交差領域内に位置する。なお、下側遮光膜１１ａの内面には、光吸収層を設けてもよい。
【００５２】
また、容量線３００は、画素電極９が配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。さらに、下側遮光膜１１ａについても、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、容量線３００と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【００５３】
図７および図８に示すように、データ線６ａはコンタクトホール８１を介して中継接続用の中継導電膜７１ｂに接続されており、中継導電膜７１ｂはコンタクトホール８２を介して例えばポリシリコン膜からなる半導体層１ａのうち高濃度ソース領域１ｄに電気的に接続されている。また、画素電極９は、中継導電膜７１ａを中継することにより、コンタクトホール８３およびコンタクトホール８を介して半導体層１ａのうちの高濃度ドレイン領域１ｅと電気的に接続されている。なお、中継導電膜７１ｂは、中継導電膜７１ａと同一膜から同時形成される。
【００５４】
また、走査線３ａ上には、高濃度ソース領域１ｄへ通じるコンタクトホール８２および高濃度ドレイン領域１ｅへ通じるコンタクトホール８３が各々開孔された第１層間絶縁膜４１が形成されている。第１層間絶縁膜４１上には中継導電膜７１ａ、７１ｂならびに容量線３００が形成されており、これらの上には、中継導電膜７１ａおよび７１ｂへ夫々通じるコンタクトホール８１およびコンタクトホール８が各々開孔された第２層間絶縁膜４２が形成されている。さらに、第２層間絶縁膜４２上には、データ線６ａが形成されており、これらの上には、中継導電膜７１ａへ通じるコンタクトホール８が形成された第３層間絶縁膜４３が形成されている。画素電極９は、このように構成された第３層間絶縁膜４３の上面に設けられている。
【００５５】
図７および図８に示すように、本実施の形態の液晶ライトバルブ１は、透明な石英基板を基板本体１０ＡとするＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０にはインジウム錫酸化物（Indium Tin Oxide, 以下、ＩＴＯと略記する）等の透明導電膜からなる画素電極９が設けられており、その上側にはラビング処理等の所定の配向処理が施された配向膜１６が設けられている。配向膜１６は、例えば、ポリイミド膜などの有機膜からなる。また、ＴＦＴアレイ基板１０の基板本体１０Ａの液晶層５０と反対側には、偏光子１７が設けられている。
【００５６】
他方、対向基板２０には、基板本体２０Ａ上の全面にわたって共通電極２１が設けられ、共通電極２１の下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。共通電極２１も画素電極９と同様、例えばＩＴＯ膜などの透明導電性膜からなる。また配向膜２２は、ポリイミド膜などの有機膜からなる。また、対向基板２０の基板本体２０Ａの液晶層５０と反対側には、偏光子２４が形成されている。
【００５７】
このように構成され、画素電極９と共通電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、シール材５２により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９からの電界が印加されていない状態で、配向膜１６、２２により所定の配向状態をとる。また、液晶層５０は、例えば一種または数種類のネマティック液晶を混合した液晶からなる。さらに、ＴＦＴ３０の下には下地絶縁膜１２が設けられている。下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等でＴＦＴ３０の特性の変化を防止する機能を有する。
【００５８】
（ＴＦＴの構成）
図８に示すように、本実施形態ではＴＦＴ３０は、本発明の半導体装置を能動層として用いることで構成されている。また、ＴＦＴ３０は、ＬＤＤ構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁薄膜２、半導体層１ａの低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄならびに高濃度ドレイン領域１ｅを備えている。
【００５９】
図９はＴＦＴアレイ基板１０の製造工程を示す図である。まず、図９（ａ）に示すように、透明な石英基板からなる基板本体１０Ａを用意し、遮光層１１を形成する。次に、図９（ｂ）に示すように、遮光層１１の上にフォトレジストパターン１１３を形成する。次に、図９（ｃ）に示すように、フォトレジストパターン１１３をマスクとして遮光層１１のエッチングを行い、トランジスタ形成領域以外の遮光層１１をドライエッチングにて除去し、エッチング後のフォトレジストパターン１１３を剥離することで下側遮光膜１１ａを形成する。次に、図９（ｄ）に示すように、下側遮光膜１１ａとその上に形成される半導体層２５０との間の絶縁を確保するために、下地絶縁膜１２を堆積する。この下地絶縁膜１２にはシリコン酸化膜を用いた。このシリコン酸化膜は、例えばスパッタ法、あるいはＴＥＯＳ（テトラエチルオルソシリケート）を用いたプラズマＣＶＤ法により形成できる。
【００６０】
下地絶縁膜１２は、後述するように下側遮光膜１１ａの被覆段差を研磨によって平坦化しても半導体層２５０との十分な絶縁性を確保できる程度の膜厚とするのが好ましい。具体的には下地絶縁膜１２は、下側遮光膜１１ａの膜厚に対して５００〜１０００ｎｍ程度多く堆積するのがよい。本構成例においては下側遮光膜１１ａの膜厚４００ｎｍに対し、シリコン酸化膜をＴＥＯＳのプラズマＣＶＤにより１０００ｎｍ堆積させた。こうして得られた遮光層付きの基板は、基板表面が下側遮光膜１１ａの有無に応じて凹凸になっているため、このまま単結晶シリコン基板と貼り合わせを行うと凹凸の段差部分にボイド（空隙）が形成され、貼り合わせた際に接合強度の不均一が生じてしまう。
【００６１】
このため、図９（ｅ）に示すように、下側遮光膜１１ａを形成した基板の表面をグローバルに研磨して平坦化する。研磨による平坦化の手法としては、ＣＭＰ（化学的機械的研磨）法を用いた。ＣＭＰ処理を行うことで、遮光層パターン端部の段差を小さくすることができ、単結晶シリコン基板貼り合わせの際にも基板全面で貼り合わせ強度が均一に得られる。その後、下側遮光膜１１ａが設けられた基板本体１０Ａ上に、本発明に係る半導体基板の製造方法により、半導体層１ａを形成することでＴＦＴアレイ基板１０が得られる。半導体層を形成する以下の工程については、説明を省略する。
【００６２】
（電子機器）
次に、電気光学装置を備えた電子機器の一例である投射型液晶表示装置を、図１０を参照して説明する。
図１０に示す投射型液晶表示装置（電子機器）１１００では、上述した液晶ライトバルブ１を含む液晶モジュールが、ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ、１００Ｂとして採用されている。
この液晶プロジェクタ１１００では、メタルハライドランプなどの白色光源のランプユニット１１０２から光が出射されると、３枚のミラー１１０６および２枚のダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの３原色に対応する光成分Ｒ、Ｇ、Ｂに分離され（光分離手段）、対応するライトバルブ１００Ｒ、１００Ｇ、１００Ｂ（液晶ライトバルブ１）に各々導かれる。この際に、光成分Ｂは、光路が長いので、光損失を防ぐために入射レンズ１１２２、リレーレンズ１１２３、および出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによって各々変調された３原色に対応する光成分Ｒ、Ｇ、Ｂは、ダイクロイックプリズム１１１２（光合成手段）に３方向から入射して再度合成された後、投射レンズ１１１４を介してスクリーン１１２０などにカラー画像として投射される。
【００６３】
上記の構成によれば、本発明の半導体基板６００から形成された液晶ライトバルブ１からなるＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ、１００Ｂを備えているため、投射型液晶表示装置は表示する画像をより高品質化することができ、しかも低コスト化が図られたものとなる。
【００６４】
なお、本発明の技術範囲は上記の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、本発明は、エレクトロルミネッセンス（ＥＬ）、デジタルマイクロミラーデバイス（ＤＭＤ、登録商標）、あるいはプラズマ発光や電子放出による蛍光等を用いた、さまざまな電気光学素子を用いた電気光学装置および該電気光学装置を備えた電子機器に対しても適用可能であるということは言うまでもない。
【図面の簡単な説明】
【００６５】
【図１】一実施形態に係る半導体基板の製造方法を示す工程断面図である。
【図２】図１に続く半導体基板の製造方法を示す工程断面図である。
【図３】半導体装置の一実施形態の概略構成を示す断面図である。
【図４】電気光学装置の一実施例を示す液晶ライトバルブの概略構成図である。
【図５】図４のＨ−Ｈ´線に沿う断面図である。
【図６】液晶ライトバルブを構成する複数の画素の等価回路図である。
【図７】複数の画素郡の平面図である。
【図８】図７のＡ−Ａ´線矢視による液晶ライトバルブの断面図である。
【図９】ＴＦＴアレイ基板の製造工程を示す図である。
【図１０】電子機器の一例である投射型液晶表示装置の構成を示す図である。
【符号の説明】
【００６６】
１…液晶ライトバルブ（電気光学装置）、２００…単結晶シリコン基板（単結晶半導体基板）、２１１…シリコン酸化膜（絶縁膜）、２１２…剥離層、２１３…欠陥層、２２０…単結晶シリコン層（単結晶半導体層）、２５０…半導体層、５００…支持基板、６００…半導体基板、７００…半導体装置、１１００…投射型液晶表示装置（電子機器）
【図１】
2008124179.tif 000003
【図２】
2008124179.tif 000004
【図３】
2008124179.tif 000005
【図４】
2008124179.tif 000006
【図５】
2008124179.tif 000007
【図６】
2008124179.tif 000008
【図７】
2008124179.tif 000009
【図８】
2008124179.tif 000010
【図９】
2008124179.tif 000011
【図１０】
2008124179.tif 000012