(57)【要約】      （修正有）【課題】半導体チップの内部配線抵抗に起因する性能低下を抑制し、且つ、半導体チップが搭載されるリードフレームのリード配線の引き回しを簡素化できる技術を提供する。【解決手段】半導体装置は、リードフレーム１０内に設けられるグラウンド用或いは電源電圧用の第１のインナーリード１と、リードフレーム１０上に搭載され、第１の辺Ａに沿って設けられるグラウンド用或いは電源電圧用となる第１のパッドを有する半導体チップ５とを具備し、第１のインナーリード１０は、第１の辺Ａと平行となる方向に延在する第１の配線部を有し、第１の辺Ａは、第１の配線部と上下に重なるように配置され、第１のパッドは、第１の配線部と接続されることを備える。【選択図】図１
2008140914.tif 000002
【特許請求の範囲】
【請求項１】
リードフレーム内に設けられるグラウンド用或いは電源電圧用の第１のインナーリードと、前記リードフレーム上に搭載され、第１の辺に沿って設けられるグラウンド用或いは電源電圧用となる第１のパッドを有する半導体チップとを具備し、前記第１のインナーリードは、前記第１の辺と平行となる方向に延在する第１の配線部を有し、前記第１の辺は、前記第１の配線部と上下に重なるように配置され、前記第１のパッドは、前記第１の配線部と接続されることを特徴とする半導体装置。
【請求項２】
前記第１のパッドは、前記第１の辺に沿って、２個以上設けられることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記半導体チップは、さらに、前記第１の辺と対向する第２の辺に沿って設けられる第２のパッドを有し、前記第１のインナーリードは、さらに、前記第２の辺と交差する方向に延在する第２の配線部を有し、前記第２のパッドは、前記第２の配線部と接続されることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記リードフレームは、さらに、信号配線用の複数の第２のインナーリードを有し、前記半導体チップは、さらに、前記第２の辺に沿って複数の第３のパッドを有し、前記複数の第３のパッドと接続される前記複数の第２のインナーリードは、前記半導体チップの下面を経由して、その一端が、前記第２の辺に沿って設けられることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記半導体チップは、前記第１及び第２のインナーリード上に絶縁層を介して搭載され、前記リードフレームは、前記半導体チップを搭載するためのタブを有しないことを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に係り、特に、リードフレームを用いて形成されるパッケージ装置に関する。
【背景技術】
【０００２】
電子機器には、１つ或いは複数の半導体チップからなるパッケージ装置が搭載されている。
【０００３】
それらのパッケージ装置に対する高性能化の要求は、年々高まっている。そのため、半導体チップの消費電流は増大する傾向にあり、チップ内部の配線抵抗に起因するパッドから離れた領域のグラウンド電圧の上昇及び電源電圧の低下が生じている。
【０００４】
したがって、パッケージ装置のパフォーマンスが低下し、高性能化の要求が満たせない。
【０００５】
また、パッケージ装置の高性能化に伴い、半導体チップ上に設けられるパッドの数も増加している。
【０００６】
例えば、半導体チップをリードフレームに搭載する場合、それらのパッドには、それぞれに対応するリードフレーム内のリード配線が、ボンディングワイヤを介して接続される。それゆえ、そのリード配線数もパッド数の増加に伴い、増加することになる。
【０００７】
一方で、例えば、携帯電話のような携帯可能な電子機器市場においては、パッケージの小型化が要求されている。
【０００８】
そのため、半導体チップ上のパッドが、ある一辺に片寄って配置され、その結果、パッケージ基板の引き出し配線用端子が、一方向に片寄った形状になる。
【０００９】
それゆえ、リードフレーム内でのリード配線の引き回しが、複雑になってしまう。
【００１０】
チップ内部のグラウンド電圧及び電源電圧の安定化に対しては、半導体チップの対角線方向に延びるリードフレームの吊りピン形状を工夫し、その吊りピンをグラウンド電圧用或いは電源電圧用リード配線とする技術が提案されている（例えば、特許文献１参照）。
【００１１】
その技術によれば、半導体チップを搭載するタブを支持する吊りピン（タイバー）とインナーリードとの間に導電性のグラウンド接続部或いは電源接続部を設け、それらと半導体チップ上の複数のグラウンド用或いは電源電圧用のパッドが、ワイヤボンディングにより接続されることを可能としている。
【００１２】
この場合、半導体チップ内部のグラウンド電圧の上昇或いは電源電圧の低下は、抑制できる。しかし、上記の構造において、半導体チップ上のパッドが、ある方向に片寄って配置されると、リード配線の引き回しは非常に困難になってしまう。
【特許文献１】特開２００４−３４３１５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明の例は、半導体チップの内部配線抵抗に起因する性能低下を抑制し、且つ、半導体チップが搭載されるリードフレームのリード配線の引き回しを簡素化できる技術を提案する。
【課題を解決するための手段】
【００１４】
本発明の例に関わる半導体装置は、リードフレーム内に設けられるグラウンド用或いは電源電圧用の第１のインナーリードと、前記リードフレーム上に搭載され、第１の辺に沿って設けられるグラウンド用或いは電源電圧用となる第１のパッドを有する半導体チップとを具備し、前記第１のインナーリードは、前記第１の辺と平行となる方向に延在する第１の配線部を有し、前記第１の辺は、前記第１の配線部と上下に重なるように配置され、前記第１のパッドは、前記第１の配線部と接続されることを備える。
【発明の効果】
【００１５】
本発明の例によれば、半導体チップの内部配線抵抗に起因する性能低下を抑制し、且つ、半導体チップが搭載されるリードフレームのリード配線の引き回しを簡素化できる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。
【００１７】
１．  概要  
本発明の例は、リードフレームを用いて形成されるパッケージ装置に関する。
【００１８】
リードフレームは、パッケージ内（フレーム内）で引き回されるインナーリードと外部端子となるアウターリードの、パッケージ内部及び外部のリード配線から構成される。
【００１９】
本発明の例で用いるリードフレームは、グラウンド用或いは電源電圧用のインナーリード（第１のインナーリード）が、グラウンド用或いは電源電圧用パッドが設けられる半導体チップの一辺（第１の辺）と平行となる方向に延在する配線部（第１の配線部）を有することを特徴とする。
【００２０】
それにより、半導体チップの一辺（第１の辺）の両端に設けられた２つのグラウンド用或いは電源電圧用パッド（第１のパッド）を、その一辺の平行方向に延在する第１の配線部と接続することができる。
【００２１】
それゆえ、半導体チップの内部配線抵抗に起因するグラウンド電圧の上昇或いは電源電圧の低下を抑制できる。
【００２２】
したがって、パッケージ装置の性能低下を抑制できる。
【００２３】
また、上記のグラウンド用或いは電源電圧用のインナーリードの構造とすることで、一辺に２つのグラウンド用或いは電源電圧用パッドを設けても、グラウンド用或いは電源電圧用のインナーリードは１つでよい。
【００２４】
したがって、リードフレームのリード配線の引き回しを簡素化できる。
【００２５】
２．  実施の形態  
次に、最良と思われるいくつかの実施の形態について説明する。
【００２６】
（Ａ）  リードフレームの基本構造  
図１及び図２は、本発明の例に用いられるリードフレームのインナーリードの基本構造を示す平面図である。
【００２７】
本発明の例は、グラウンド用或いは電源電圧用のインナーリードが、半導体チップのグラウンド用或いは電源電圧用パッドが設けられる一辺に対して、平行をなすように形成された配線部（第１の配線部）を有することを特徴とする。また、そのインナーリードは、半導体チップの一辺と平行となっている部分から、グラウンド用或いは電源用パッドが設けられる辺と対向する半導体チップの一辺と交差する方向へ延在された配線部（第２の配線部）も有する。
【００２８】
以下には、上記のインナーリードが、グラウンド用のインナーリードである場合を例として、説明する。
【００２９】
図１及び図２は、リードフレーム１０内のインナーリードの主要部を示し、グラウンド用インナーリード１と、信号配線用のインナーリード２を示している。また、リードフレームに搭載される半導体チップ５及び半導体チップ上に設けられるグラウンド用パッド５１を破線で示す。
【００３０】
グラウンド用インナーリード１は、半導体チップの一辺と平行な配線部と、その一辺と対向する辺と交差する方向へ延在する配線部とを有する。そのような構造例としては、図１に示す、Ｔ型構造や、又は、図２に示す、Ｈ型構造などが考えられる。
【００３１】
それにより、グラウンド用インナーリード１の一辺と半導体チップの一辺とを平行となすことができる。
【００３２】
そのグラウンド用インナーリード１と平行となる半導体チップの一辺Ａは、半導体チップ５のグラウンドパッド５１が設けられる一辺である。グラウンドパッド５１は、導電性の材料からなり、例えば、その辺Ａの両端の半導体チップ５上に、１つずつ設けられる。
【００３３】
上記のように、グラウンド用インナーリード１と、グラウンド用パッド５１が設けられる辺とが平行となっているため、１つのグラウンド用インナーリード１に対して、２つのグラウンドパッド５１を、電気的に接続することができる。よって、２つのグラウンドパッド５１から、基準電位となるグラウンド電圧を、半導体チップ５へ供給することができる。
【００３４】
それゆえ、半導体チップ５の内部配線抵抗に起因するグラウンド電圧の上昇を抑制することができる。したがって、パッケージ装置の性能低下を抑制できる。
【００３５】
また、インナーリード１が、電源電圧用の場合には、半導体チップの駆動電圧となる電源電圧の低下を抑制できる。
【００３６】
また、１つのグラウンド用インナーリード１に対して、半導体チップ５上に設けられた２つのグラウンド用パッド５１を接続することができる。よって、グラウンド用パッド毎に、グラウンド用インナーリード１を、それぞれ設けずとも良い。
【００３７】
それゆえ、インナーリードの本数を減らすことができ、リードフレーム１０内でのリード配線の引き回しを簡素化することができる。
【００３８】
また、このグラウンド用インナーリード１は、吊りピン（タイバー）としても機能する。それゆえ、リードフレーム内で別途に設けた吊りピンの配置を考慮して、リード配線を引き回す必要が無くなり、リード配線の引き回しをさらに簡素化できる。
【００３９】
尚、半導体チップ５がリードフレーム１０上に搭載される場合には、例えば、絶縁性の接着剤などの絶縁層を介して、グラウンド用インナーリード１及び信号配線用インナーリード２上に配置される。そして、それらのインナーリード１，２が半導体チップ５を支持する構造となる。
【００４０】
これは、本発明の例のリードフレームの構造は、半導体チップを支持するために設けられるタブ（ダイパッド）に該当する明確な部分がないためである。
【００４１】
そのため、図１に示すように、グラウンド用インナーリード１がＴ型構造の場合には、グラウンド用インナーリード１は、３方向に延びる吊りピンとして、半導体チップを支持する構造となる。しかし、この場合には、半導体チップを支持するには不安定である。  
よって、図２に示すＨ型構造のように、グラウンド用インナーリード１が、４方向に延びる吊りピンとして機能し、半導体チップ５を支持する構造となることが望ましい。
【００４２】
以上のように、本発明の例で用いるリードフレームは、グラウンド用或いは電源電圧用のインナーリードが、半導体チップのグラウンド用或いは電源用のパッドが設けられる一辺と、平行となる方向に延在する配線部を有する。
【００４３】
その配線部にグラウンド用或いは電源電圧用のパッドを接続することにより、半導体チップの内部配線抵抗に起因するグラウンド電圧の上昇或いは電源電圧の低下を抑制できる。
【００４４】
したがって、パッケージ装置の性能低下を抑制できる。
【００４５】
また、上記のグラウンド用或いは電源電圧用のインナーリードの構造により、リード配線数及び吊りピン数を減らすことができ、リードフレーム内のリード配線の引き回しを簡素化できる。
【００４６】
（Ｂ）  実施例
以下に、上述のリードフレームを用いたパッケージ装置の実施例について説明を行う。
【００４７】
図３及び図４は、パッケージ装置のリードフレーム上面及び下面のパッケージ材を除去した平面図である。図３は、半導体チップが設けられない側（以下、リードフレーム側）から見た平面図であり、図４は、半導体チップが設けられる側（以下、半導体チップ側）から見た平面図である。
【００４８】
尚、以下には、本発明の例の特徴となるインナーリードが、グラウンド用のインナーリードである場合について説明する。
【００４９】
リードフレーム１０には、半導体チップ５が搭載される。そして、それらは、絶縁性のパッケージ材１０１によって封止され、パッケージ装置１００として、電子機器に搭載される。
【００５０】
図３に示すように、リードフレーム１０は、パッケージ１００内部で引き回されるグラウンド用インナーリード１と複数の信号配線用インナーリード２、また、それらのインナーリードとそれぞれ接続され、外部端子となるアウターリード３とを備える。
【００５１】
グラウンド用インナーリード１は、アウターリード３を介して、外部から基準電圧となるグラウンド電圧が印加される。そして、そのグラウンド電圧が、半導体チップ５のグラウンドパッド５１ａを介して、半導体チップ５内部に供給される。
【００５２】
このインナーリード１は、吊りピン（タイバー）としても、機能する。
【００５３】
複数の信号配線用インナーリード２は、アウターリード３を介して、外部装置（図示せず）と半導体チップ間の制御信号やデータ信号などの入出力を行うために設けられる。尚、本実施例のように、インナーリード１をグラウンド用とする場合、複数のインナーリード２のうちいずれかは、電源電圧供給用に用いられる。
【００５４】
また、図４に示すように、半導体チップ５は、リードフレーム１０上に搭載される。半導体チップ５は、例えば、絶縁性の接着剤などの絶縁層（図示せず）を介して、インナーリード１，２上に、取り付けられる。
【００５５】
半導体チップ５上には、グラウンドパッド５１ａ及び複数のパッド５２，５３が、設けられる。
【００５６】
グラウンドパッド５１ａは、半導体チップの一辺Ａに沿って設けられる。そして、グラウンドパッド５１ａは、例えば、その辺Ａの両端に、１つずつ設けられる。
【００５７】
グラウンドパッド５１ａは、ワイヤボンディングにより、ワイヤ６を介して、上記のグラウンド用インナーリード１と電気的に接続される。
【００５８】
複数のパッド５２，５３は、制御信号及び入出力データ信号用であり、半導体チップ５上に設けられる。また、それらのパッド５２，５３のうちいずれかは、例えば、電源電圧用である。
【００５９】
このうち、パッド（第３のパッド）５２は、グラウンドパッド５１ａが設けられた辺Ａと対向する一辺Ｂに沿って、片寄るように設けられる。
【００６０】
複数のパッド５２，５３は、ワイヤボンディングにより、ワイヤ６を介して、上記の複数の信号配線用インナーリード５２，５３のうち、それぞれが対応するリード配線に接続される。
【００６１】
図４に示すように、グラウンド用インナーリード１は、グラウンドパッド５１ａが設けられる辺Ａと平行となる配線部を有している。そして、半導体チップ５は、グラウンドパッド５１ａが設けられた辺Ａが、辺Ａと平行となっている配線部と、上下に重なるように、リードフレーム１０上に搭載される。
【００６２】
よって、辺Ａに沿って半導体チップ５上に設けられた２つのグラウンドパッド５１ａを、１つのグラウンド用インナーリード１に接続することができる。その結果、２つのグラウンドパッド５１ａから、半導体チップ５の基準電位となるグラウンド電圧を供給することができる。
【００６３】
それゆえ、半導体チップ５内のグラウンド電圧の上昇を抑制することができる。
【００６４】
また、インナーリード１が、電源電圧用の場合には、半導体チップ５内の電源電圧の降下を抑制できる。
【００６５】
また、１つのグラウンド用インナーリード１に対して、半導体チップ５上に設けられた２つのグラウンド用パッド５１ａを接続することができる。よって、グラウンド用パッド毎に、グラウンド用インナーリード１を設けずとも良い。
【００６６】
それゆえ、インナーリードの本数を減らすことができ、リードフレーム１０内でのリード配線の引き回しを簡素化することができる。
【００６７】
さらに、上記のグラウンド用インナーリード１の構造とすることで、辺Ｂに設けられる複数のパッド（第３のパッド）５２と接続される信号配線用インナーリード２の一端を、半導体チップ５の下面を経由して、その辺Ｂに沿って、容易に引き回すことも可能となる。それに伴い、ワイヤボンディングを用いて接続する際のワイヤの引き回しも容易となる。
【００６８】
以上のように、半導体チップが搭載されるリードフレームにおいて、グラウンド用或いは電源電圧用のインナーリードが、グラウンド用及び電源電圧用のパッドが設けられる半導体チップの一辺と平行となる配線部を有する。さらに、その配線部と、グラウンド用及び電源電圧用のパッドが設けられる半導体チップの一辺が重なるように、半導体チップがリードフレーム上に搭載される。
【００６９】
それにより、半導体チップ内部のグラウンド電圧の上昇及び電源電圧の低下を抑制できる。したがって、パッケージ装置の性能低下を抑制できる。
【００７０】
また、リードフレーム内のリード配線の引き回しを簡素化できる。
【００７１】
（Ｃ）  変形例  
（１）  第１の変形例  
図５は、本変形例の半導体チップ側の平面図である。
【００７２】
尚、上述と同様に、グラウンド用インナーリードを例として、説明する。実施例に示す部材と同一部材に関しては、同一の符号を付し、詳細な説明は省略する。
【００７３】
本実施例においては、第１の実施例で述べた２つのグラウンド用パッド５１ａに加え、それらが設けられた辺Ａに沿って、さらに、グラウンド用パッド５１ｂを具備することを特徴とする。
【００７４】
そのグラウンドパッド５１ｂは、グラウンドパッド５１ａと同様に、ワイヤボンディングにより、ワイヤ６を介して、グラウンド用インナーリード１と接続される。
【００７５】
尚、新たに設けられるグラウンドパッド５１ｂは、１つに限定されず、複数設けても良い。
【００７６】
それゆえ、半導体チップの辺Ａに沿って、グラウンドパッドを２個以上設けることにより、グラウンド電圧をより効率的に半導体チップ５内に供給でき、半導体チップ５の内部配線抵抗に起因するグラウンド電圧の上昇をさらに抑制できる。
【００７７】
また、グラウンドパッドを辺Ａに沿って２つ以上設けても、グラウンド用インナーリード１がその辺Ａと平行方向に延在する配線部を有することにより、グラウンド用インナーリードは１つでよい。
【００７８】
よって、新たなグラウンド用パッドを辺Ａ上に設けた場合においても、そのグラウンド用パッドに対応する新たなグラウンド用インナーリードを設ける必要は無い。
【００７９】
したがって、半導体チップの内部配線抵抗に起因するグラウンド電圧の上昇及び電源電圧の低下をさらに抑制でき、パッケージ装置の性能低下を抑制できる。
【００８０】
また、リードフレーム内のインナーリードの引き回しを、簡素化できる。
【００８１】
（２）  第２の変形例  
図６は、本変形例の半導体チップ側の平面図である。
【００８２】
以下、上述と同様に、グラウンド用インナーリードを例として、説明する。尚、上述と同一部材に関しては、同一符号を付し、詳細な説明は省略する。
【００８３】
図６に示すように、半導体チップ５は、辺Ａと対向する辺Ｂ上にも、複数のパッドを有する。
【００８４】
グラウンド用インナーリード１は、そのインナーリードの一部分が辺Ｂと交差する方向に対して延在している配線部を有する。
【００８５】
それゆえ、辺Ａと対向する辺Ｂに対して、グラウンド用パッド（第２のパッド）５１ｃ、５１ｄを、半導体チップ５上にさらに設け、そのパッド５１ｃ、５１ｄを、辺Ｂの方向へ延在するグラウンド用インナーリード１と接続することができる。
【００８６】
具体的には、半導体チップ５の辺Ａに沿って、グラウンドパッド５１ａ，５１ｂが設けられる。また、その辺Ａと対向する半導体チップの辺Ｂに沿って設けられる複数のパッド（第３のパッド）５２に加え、グラウンドパッド５１ｃ，５１ｄが設けられる。
【００８７】
上述のように、グラウンド用インナーリード１は、辺Ａに沿って延在する配線部と、さらに、辺Ｂと交差する方向に延在する配線部とを有している。
【００８８】
グラウンドパッド５１ｃは、辺Ｂの方向へ引き回されているグラウンド用インナーリード１のうち、辺Ｂと交差する配線部と、ワイヤボンディングを用いて、電気的に接続される。また、グラウンドパッド５１ｄは、辺Ｂの方向へ引き回されているグラウンド用インナーリード１のうち、辺Ｂの平行方向に対して延在している配線部と、ワイヤボンディングを用いて、電気的に接続される。
【００８９】
それにより、グラウンド電圧を、半導体チップの辺Ｂ側のように、辺Ａから離れた領域に対しても供給できる。よって、半導体チップ５の内部配線抵抗に起因するグラウンド電圧の上昇を抑制できる。
【００９０】
また、半導体チップ５の辺Ａ及び辺Ｂに設けられるグラウンドパッド５１ａ，５１ｂ，５１ｃ，５１ｄに対して、１つのグラウンド用インナーリードを設ければよい。よって、リードフレーム内のリード配線の引き回しは煩雑にならず、簡素化できる。
【００９１】
以上のように、半導体チップ内部のグラウンド電圧の上昇及び電源電圧の低下を、さらに抑制できる。
【００９２】
したがって、パッケージ装置の性能低下を抑制できる。
【００９３】
また、リードフレーム内のインナーリードの引き回しを簡素化できる。
【００９４】
３．  その他  
本発明の例によれば、半導体チップの内部配線抵抗に起因する性能低下を抑制し、且つ、半導体チップが搭載されるリードフレームのリード配線の引き回しを簡素化できる。
【００９５】
本発明の例は、上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施の形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施の形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施の形態の構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００９６】
【図１】本発明の例の基本構造の一例を示す平面図。
【図２】本発明の例の基本構造の一例を示す平面図。
【図３】実施例のリードフレーム側の構造を示す平面図。
【図４】実施例の半導体チップ側の構造を示す平面図。
【図５】第１の変形例の半導体チップ側の構造を示す平面図。
【図６】第２の変形例の半導体チップ側の構造を示す平面図。
【符号の説明】
【００９７】
１：グラウンド用インナーリード、２：信号用インナーリード、３：アウターリード、５：半導体チップ、５１、５１ａ，５１ｂ，５１ｃ，５１ｄ：グラウンド用パッド、５２，５３：パッド、１０：リードフレーム、１００：パッケージ、１０１：パッケージ材。
【図１】
2008140914.tif 000003
【図２】
2008140914.tif 000004
【図３】
2008140914.tif 000005
【図４】
2008140914.tif 000006
【図５】
2008140914.tif 000007
【図６】
2008140914.tif 000008