(57)【要約】【課題】狭額縁化の妨げや信頼性の低下を生ずることなく、シール材に起因する品質不良の発生を抑制する。【解決手段】本発明の一態様に係る表示装置の製造方法は、駆動素子基板９１上に配線パターンを形成し、配線パターンを覆うように絶縁膜を形成し、配線パターン上の絶縁膜を選択的に削ることより、第１基板と配線パターンとの段差を平坦化し、絶縁膜上にシール材４０を配設し、駆動素子基板９１と対向するように対向基板９２を配置して、シール材４０により駆動素子基板９１と対向基板９２とを貼り合わせる。【選択図】図４
2008152084.tif 000002
【特許請求の範囲】
【請求項１】
第１基板上に配線パターンを形成し、
前記配線パターンを覆うように絶縁膜を形成し、
前記配線パターン上の前記絶縁膜を選択的に削ることより、前記第１基板と前記配線パターンとの段差を平坦化し、
前記絶縁膜上にシール材を配設し、
前記第１基板と対向するように第２基板を配置して、前記シール材により前記第１基板と前記第２基板とを貼り合わせる表示装置の製造方法。
【請求項２】
前記絶縁膜上に、前記配線パターンに対応して設けられた開口部を有するマスクを形成し、
前記マスクを介して、前記絶縁膜を選択的に削る請求項１に記載の表示装置の製造方法。
【請求項３】
前記マスクは、コンタクトホールを形成するためのレジストの一部である請求項２に記載の表示装置の製造方法。
【請求項４】
前記絶縁膜上のレジストを、後の工程でコンタクトホールが形成される部分に開口部を有し、かつ、前記配線パターン上での膜厚がその他の部分より薄くなるように形成し、
前記開口部に対応する前記絶縁膜を除去してコンタクトホールを形成し、
前記コンタクトホールを形成した後に前記レジストを薄膜化することにより、前記配線パターン上のレジストを除去し、
前記配線パターン上のレジストを除去した後に、前記絶縁膜を削って平坦化する請求項３に記載の表示装置の製造方法。
【請求項５】
第１基板と、
前記第１基板上に形成された配線パターンと、
前記第１基板と前記配線パターンとの段差を平坦化する絶縁膜と、
前記絶縁膜上に配設されたシール材と、
前記シール材により前記第１基板と接続された第２基板とを有する表示装置。
【請求項６】
前記絶縁膜は、表示領域に形成される絶縁膜と同一層である請求項５に記載の表示装置。
【請求項７】
前記絶縁膜は、無機絶縁膜である請求項５又は６に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の製造方法及び表示装置に関し、特に、シール材により貼り合わせられる２枚の基板を備えた表示装置の製造方法及び表示装置に関する。
【背景技術】
【０００２】
アクティブマトリクス型の液晶表示装置は、高表示品位、薄型、軽量、低消費電力のなどの優れた特徴を有している。特に、スイッチング素子として薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）素子を用いた液晶表示装置（ＴＦＴ−ＬＣＤ）は、その品質やコストの面から、アクティブマトリクス型の液晶表示装置として現在最も広く用いられている。
【０００３】
一般的に、アクティブマトリクス型の液晶表示パネルは、駆動素子基板と、駆動素子基板に対向配置される対向基板と、両基板を接着するシール材との間の空間に液晶を封入した構成を有している。駆動素子基板には、水平方向にゲート線、垂直方向にソース線がそれぞれ形成されており、ゲート線とソース線の交差点付近にはＴＦＴ素子が設けられている。また、ゲート線とソース線との間には、それぞれ画素電極が形成されている。一方、対向基板の駆動素子基板に対向する面には、共通電極等が形成されている。
【０００４】
通常、液晶表示パネルの製造工程において、駆動素子基板と対向基板とを接着するシール材は、駆動素子基板の配線パターンが設けられた段差部上に配設される。しかしながら、配線パターンによる段差部上にシール材を形成すると、段差部の影響により、シール材の直線性が悪くなる。シール材の直線性が悪くなると、マザー基板に多面取りで形成される複数の液晶表示パネルを個々のパネルに分断するときに、切断線上にシール材がはみ出し、切断できないという問題が生じる。また、シール材が表示領域にまではみ出すと、表示不良が生じる場合もある。このような問題を解決するため、シール材の形成領域を広くすると、表示に不要な額縁領域が大きくなり、パネルサイズが大きくなってしまう。
【０００５】
特許文献１には、配線パターンの間に当該配線パターンと同一層の導電性材料からなる第１の底上げパターンを有する液晶表示パネルが開示されている。また、配線パターン及び第１の底上げパターンの上には層間絶縁膜が設けられ、その上に遮光層と同一層のアルミニウムからなる第２の底上げパターンが形成されている。これにより、シール材形成領域における配線パターンによる段差を改善する方法が提案されている。
【特許文献１】特開２００１−２２８４８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、このような方法を用いた場合、以下のような問題が生じる。すなわち、シール材形成領域において、第１の底上げパターンと第２の底上げパターンとが層間絶縁膜を介して対向配置されているため、これらのパターンがフローティングの場合、寄生容量が増加してしまう。また、配線パターン間に第１の底上げパターンを形成するため、微細化が困難となり、額縁領域が増大してしまう。さらに、シール材の直下あるいはシール材形成領域外にコンタクトホールを形成するため、液晶表示パネルの信頼性が低下してしまう。
【０００７】
本発明は、上記のような事情を背景としてなされたものであり、本発明の目的は、狭額縁化の妨げや信頼性の低下を生ずることなく、シール材に起因する品質不良の発生を抑制することができる表示装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の第１の態様に係る表示装置の製造方法は、第１基板上に配線パターンを形成し、前記配線パターンを覆うように絶縁膜を形成し、前記配線パターン上の前記絶縁膜を選択的に削ることより、前記第１基板と前記配線パターンとの段差を平坦化し、前記絶縁膜上にシール材を配設し、前記第１基板と対向するように第２基板を配置して、前記シール材により前記第１基板と前記第２基板とを貼り合わせる。
【０００９】
本発明の第２の態様に係る表示装置は、第１基板と、前記第１基板上に形成された配線パターンと、前記第１基板と前記配線パターンとの段差を平坦化する絶縁膜と、前記絶縁膜上に配設されたシール材と、前記シール材により前記第１基板と接続された第２基板とを有するものである。
【発明の効果】
【００１０】
本発明によれば、狭額縁化の妨げや信頼性の低下を生ずることなく、シール材に起因する品質不良の発生を抑制することができる表示装置及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下に、本発明を適用可能な実施の形態について説明する。以下の説明は、本発明の実施の形態についてのものであり、本発明は以下の実施形態に限定されるものではない。
【００１２】
本発明の実施の形態に係る表示装置について、図１及び図２を参照して説明する。本発明に係る表示装置は、シール材により貼り合わせられる２枚の基板を備えた表示装置である。本実施の形態においては、表示装置の一例として薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を備えるアクティブマトリクス液晶表示装置について説明する。図１は、本実施の形態に係る液晶表示装置に用いられる液晶表示パネルの構成を示す平面図である。また、図２は図１におけるＡ−Ｂ断面図である。なお、説明のため、図１においては対向基板等の図示を省略している。
【００１３】
図１及び図２に示すように、液晶表示パネルは、駆動素子基板（ＴＦＴアレイ基板）９１、対向基板９２、シール材４０、液晶４４、制御基板５１等を備えている。図２に示すように、液晶表示パネルは、駆動素子基板９１と、駆動素子基板９１に対向配置される対向基板９２と、両基板を接着するシール材４０との間の空間に液晶４４を封入した構成を有している。両基板の間は、スペーサ（不図示）によって、所定の間隔となるように維持されている。シール材４０は、表示領域を囲むように形成されている。また、シール材４０の一部には、液晶４４を注入するための注入口４１が形成されている。液晶４４は、注入口４１を介して、両基板間に注入される。また、注入口４１は、液晶４４を注入した後封止材４５により封止されている。
【００１４】
また、駆動素子基板９１は、透明絶縁性基板１、ゲート配線４、ソース配線１３、駆動素子９０等を有している。駆動素子基板９１には、複数の画素からなる表示領域と表示領域を囲むように設けられた周辺領域とが設けられている。透明絶縁性基板１としては、例えば、光透過性のあるガラス、ポリカーボネート、アクリル樹脂等の絶縁基板が用いられる。透明絶縁性基板１上には、複数のゲート配線４及び複数のソース配線１３が形成されている。複数のゲート配線４は水平方向に延在し、それぞれ平行に設けられている。同様に、複数のソース配線１３は垂直方向に延在し、それぞれ平行に設けられている。ゲート配線４とソース配線１３とは、互いに絶縁膜を介して交差するように形成されている。
【００１５】
また、図２に示すように、ゲート配線４とソース配線１３の交差点付近にはＴＦＴからなる駆動素子９０が設けられている。そして、隣接するゲート配線４とソース配線１３とで囲まれた領域には、画素電極２４が形成されている。従って、隣接するゲート配線４とソース配線１３とで囲まれた領域が画素となる。このため、透明絶縁性基板１上には、画素がアレイ状に配列される。図３に本実施の形態に係る画素領域の構成を示す。図３に示すように、駆動素子９０のゲート電極２がゲート配線４に、ソース電極９がソース配線１３に、ドレイン電極１１が画素電極２４に、それぞれ接続される。駆動素子９０は、ソース配線１３から画素電極２４への電気的接続経路を開閉するスイッチの役割を担っている。透明絶縁性基板１及び透明絶縁性基板１上に形成された要素をまとめて、駆動素子基板９１とする。画素電極は、例えば、ＩＴＯ（Indium Tin Oxide）などの透明導電膜から形成されている。この複数の画素が形成されている領域が、表示領域である。また、駆動素子基板９１において、上述した各電極及び配線等の上には配向膜（不図示）が形成されている。
【００１６】
一方、対向基板９２は、透明絶縁性基板４３、オーバーコート層４６、カラーフィルタ４７、遮光層４８、共通電極４２等を有している。透明絶縁性基板４３としては、透明絶縁性基板１と同様に、ガラス等の絶縁基板が用いられる。透明絶縁性基板４３上には、駆動素子基板９１に設けられた画素電極２４に対応して、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタ４７がそれぞれ形成されている。また、カラーフィルタ４７間には、遮光層４８が配置されている。遮光層４８は、画素電極２４の間及び表示領域の外側に設けられている。
【００１７】
カラーフィルタ４７及び遮光層４８上を覆うように、オーバーコート層４６が設けられている。オーバーコート層４６は、カラーフィルタ４７に含有されるイオン性不純物成分等の液晶４４への溶出を防止する保護膜の役割を担っている。また、オーバーコート層４６上には共通電極４２が形成されている。共通電極４２は、実際には画素電極２４と対向するように透明絶縁性基板４３の略全面に形成される矩形状の透明電極である。共通電極４２としては、ＩＴＯなどの透明導電膜が用いられる。なお、共通電極４２は、駆動素子基板９１側に配置される場合もある。透明絶縁性基板４３及び透明絶縁性基板４３上に形成された要素をまとめて、駆動素子基板９１と対向して配置されていることから対向基板９２とする。また、対向基板９２において、上述した各電極等の上には配向膜（不図示）が形成されている。また、駆動素子基板９１及び対向基板９２の外側の面にはそれぞれ、偏光板（不図示）が貼着されている。
【００１８】
また、駆動素子基板９１には、表示領域をコの字型に囲むように共通配線３８が設けられている。また、共通配線３８の端部及び角部には、トランスファ電極３９が設けられている。シール材４０は、導電性材料を含有したペーストにより形成されており、トランスファ電極３９上に配置される。これにより、トランスファ電極３９と共通電極４２とがシール材４０を介して導通する。液晶４４に電圧を印加する際、画素電極２４と共通電極４２間に電圧が印加される。共通電極４２に印加される電位は、駆動素子基板９１の共通配線３８及びトランスファ電極３９、シール材４０を介して、対向基板９２の共通電極４２に供給される。なお、シール材４０とは別に、トランスファ電極３９上に同様の導電性材料を含有したペーストを配置しても同様にトランスファ電極３９と共通電極４２との導通を得ることが可能である。
【００１９】
加えて、共通配線３８は、ゲート配線４と平行に延設され、各画素領域に設けられた補助容量共通電極３に接続されている（図３参照）。補助容量共通電極３と各画素電極２４との間には、補助容量が形成されている。補助容量は、画素電極２４と共通電極４２との間に液晶４４を介して形成される液晶容量に並列して接続されている。補助容量は、液晶容量の電圧のリークを補償する。
【００２０】
さらに、図１に示すように、ゲート配線４にはゲート引き出し配線５が接続されており、ゲート引き出し配線５の端部には、ゲート端子パッド２５が形成されている。一方、ソース配線１３にはソース引き出し配線１４が接続されており、ソース引き出し配線１４の端部にはソース端子パッド２６が形成されている。ゲート端子パッド２５及びソース端子パッド２６には、それぞれ駆動ＩＣ（Integrated Circuit）などが実装された制御基板５１がＦＦＣ（Flexible Flat Cable）５０を介して接続されている。なお、ここでは、制御基板５１がＦＦＣにより駆動ＩＣを駆動素子基板９１に接続される構成としたが、この構成に限られるものではない。例えば、ＣＯＧ（Chip On Glass）技術を用いて、駆動素子基板９１上に直接実装してもよい。また、ＦＦＣの代わりにＦＰＣ（Flexible Printed Circuit）を用いてもよい。
【００２１】
なお、透過型や半透過型の液晶表示装置では、液晶表示パネルの反視認側にバックライトユニット（不図示）が配置される。バックライトユニットとしては、例えば、光源、導光板、反射シート、拡散シート、プリズムシート、反射偏光シートなどを備えた一般的な白色光タイプのものを用いることができる。反射型の液晶表示装置では、バックライトユニットは設けられない。
【００２２】
ここで、上述の液晶表示装置の駆動方法について説明する。各ゲート配線４には、制御基板５１から走査信号が供給される。各走査信号によって、１つのゲート配線４に接続されているすべての駆動素子９０が同時にオンとなる。そして、制御基板５１から各ソース配線１３に表示信号が供給され、画素電極２４に表示信号に応じた電荷が蓄積される。表示信号が書き込まれた画素電極２４と共通電極４２との電位差に応じて、画素電極２４と共通電極４２間の液晶の配列が変化する。これにより、液晶表示パネルを透過する光の透過量が変化する。画素毎に表示電圧を変えることによって、所望の画像を表示することができる。
【００２３】
次に、本実施の形態に係る液晶表示装置における構造上の特徴について図４及び図５を参照して説明する。図４は、本実施の形態に係る液晶表示装置のゲート引回し配線部の構成を示す図である。図４（ａ）は図１のＸ−Ｘ'断面図、（ｂ）はその平面図を示している。また、図５は、本実施の形態に係る液晶表示装置のソース引回し配線部の構成を示す図である。図５（ａ）は図１のＹ−Ｙ'断面図、（ｂ）はその平面図を示している。なお、図４（ｂ）及び図５（ｂ）においては、便宜上対向基板９２等の図示を省略している。
【００２４】
図４（ａ）に示すように、ゲート引回し配線部においては、透明絶縁性基板１上には、ゲート引き出し配線５及び共通配線３８が形成されている。また、ゲート引き出し配線５及び共通配線３８上には、ゲート絶縁膜７が形成されている。ゲート絶縁膜７には、共通配線３８に対応して開口部が形成されており、開口部上にトランスファ電極３９が形成されている。そして、ゲート絶縁膜７及びトランスファ電極３９上には、保護絶縁膜１６が形成されている。また、保護絶縁膜１６には、トランスファ電極３９に対応して形成された開口部が形成されている。
【００２５】
また、ゲート引き出し配線５と透明絶縁性基板１との段差は、ゲート絶縁膜７及び保護絶縁膜１６からなる絶縁膜９３により平坦化されている。すなわち、ゲート引き出し配線５が形成されている部分の絶縁膜９３の厚みは、それ以外の部分の絶縁膜９３の厚みよりも薄い。また、ゲート引き出し配線５が形成されている部分の絶縁膜９３とそれ以外の部分の絶縁膜９３の厚みの差は、ゲート引き出し配線５の厚みと略等しい。具体的には、ゲート引き出し配線５上のゲート絶縁膜７の厚みは、ゲート引き出し配線５が形成されていない領域上の厚みと等しい。つまり、ゲート絶縁膜７は、略一定の厚みを有している。そして、ゲート引き出し配線５上の保護絶縁膜１６の厚みは、ゲート引き出し配線５が形成されていない領域上の厚みよりも薄い。つまり、ゲート引き出し配線５と透明絶縁性基板１との段差は、保護絶縁膜１６により平坦化されている。
【００２６】
また、図５（ａ）に示すように、ソース引き出し配線部においては、透明絶縁性基板１上に、共通配線３８が形成されている。また、透明絶縁性基板１上には、共通配線３８の一部を覆うように、ゲート絶縁膜７が形成されている。ゲート絶縁膜７には、共通配線３８に対応して開口部が形成されており、開口部上にトランスファ電極３９が形成されている。また、ゲート絶縁膜７上には、ソース引き出し配線１４が形成されている。そして、ソース引き出し配線１４及びトランスファ電極３９上には、保護絶縁膜１６が形成されている。また、保護絶縁膜１６には、トランスファ電極３９に対応して形成された開口部が形成されている。
【００２７】
また、ソース引き出し配線１４と透明絶縁性基板１との段差は、ゲート絶縁膜７及び保護絶縁膜１６からなる絶縁膜９３により平坦化されている。すなわち、ソース引き出し配線１４が形成されている部分の絶縁膜９３の厚みは、それ以外の部分の絶縁膜９３の厚みよりも薄い。また、ソース引き出し配線１４が形成されている部分の絶縁膜９３とそれ以外の部分の絶縁膜９３の厚みの差は、ソース引き出し配線１４の厚みと略等しい。具体的には、ソース引き出し配線１４の下層に形成されるゲート絶縁膜７の厚みは、ソース引き出し配線１４が形成されていない領域上の厚みと等しい。つまり、ゲート絶縁膜７は、略一定の厚みを有している。そして、ソース引き出し配線１４上の保護絶縁膜１６の厚みは、ソース引き出し配線１４が形成されていない領域上の厚みよりも薄い。つまり、ソース引き出し配線１４と透明絶縁性基板１との段差は、保護絶縁膜１６により平坦化されている。
【００２８】
このため、ゲート引き出し配線５及びソース引き出し配線１４が延在する方向と略垂直にシール材４０を配設しても、シール材４０の厚みが不均一にならない。すなわち、シール材４０が、ゲート引き回し配線５及びソース引き回し配線１４をまたぐように配設しても、シール材５０の厚みが略一定になる。従って、図４（ｂ）及び図５（ｂ）に示すように、シール材４０を直線状に塗布した場合、ゲート引き出し配線５及びソース引き出し配線１４の影響によりシール材４０の直線性が悪くなることがない。
【００２９】
これにより、マザー基板に多面取りで形成される複数の液晶表示パネルを個々のパネルに分断するときに、シール材４０が切断線上にシール材がはみ出し、切断できないという問題を解消することができる。また、シール材４０が表示領域にまではみ出すことがないため、シール材に起因する表示不良を低減することができる。さらに、シール材４０の形成領域を広くしなくてもよいため、表示に不要な額縁領域を小さくすることができる。また、従来の液晶表示装置と比較すると、シール材４０の形成領域において、絶縁膜９３によりゲート引き出し配線５の段差を平坦化している。このため、寄生容量の増加や、配線パターンの微細化の妨げとなることもない。よって、表示品質を向上することができる。
【００３０】
続いて、上述した構成の液晶表示装置の製造方法について、図６〜図２１を参照して説明する。図６〜図２１は、本実施の形態に係る液晶表示装置の製造方法を説明するための製造工程図である。図６〜図１６では、本実施の形態に係る液晶表示装置の、ゲート端子部、ソース端子部、ゲート引き出し配線部、ソース引き出し配線部、ゲート／ソース配線交差部、画素ＴＦＴ部、表示画素電極部、補助容量部の断面図が示される。また、図１７〜図２１では、画素領域の平面図が示される。なお、図６〜１６において、ゲート／ソース配線交差部、画素ＴＦＴ部、表示画素電極部、補助容量部が、図３のＺ−Ｚ'断面図である。ここでは、駆動素子９０としてアモルファスシリコンＴＦＴを用いた場合について説明する。
【００３１】
まず、図６示すように、ガラスからなる透明絶縁性基板１上に、Ｃｒ、Ａｌ、ＭｏあるいはＴｉ等の金属薄膜を２００ｎｍ〜６００ｎｍ程度成膜し、これをパターニングすることにより、ゲート電極２、ゲート配線４及び補助容量共通電極３が形成される。また、同時に、ゲート配線４に接続されるゲート引き出し配線及びゲート端子６が形成される。これにより、図１７に示すように、画素領域においては、透明絶縁性基板１の表面にゲート配線４及び共通配線３８が略平行して形成される。また、共通配線３８からゲート配線４側に延びるように、補助容量共通電極３が延設される。
【００３２】
次に、図７に示すように、窒化シリコン膜等からなるゲート絶縁膜７がゲート電極２、補助容量共通電極３、ゲート配線４、ゲート引き出し配線５、ゲート端子６を覆うように形成される。そして、ＴＦＴの能動層となるｉ層アモルファスシリコン膜、オーミックコンタクトを形成するｎ層アモルファスシリコン膜を順次積層して形成し、島状にパターニングすることにより、ゲート配線４上及びゲート電極２上に、層Ｓｉ膜８とｎ層Ｓｉ膜９の積層パターンがそれぞれ形成される。図１８に示すように、層Ｓｉ膜８とｎ層Ｓｉ膜９からなる積層パターンは、ゲート配線４及び共通配線３８と交差するように延在して形成される。この積層パターンは、以後に形成されるソース配線１３の下にわたって配置される。これにより、ソース配線１３とゲート配線４や共通配線３８との交差部において、ソース配線１３が下層の配線の段差により断線してしまったり（段切れ）、層間でショートが発生するのを防止することができる。また、層Ｓｉ膜８とｎ層Ｓｉ膜９からなる積層パターンは、ゲート配線４との交差部においてゲート配線４の延在方向に突出するように形成される。この層Ｓｉ膜８とｎ層Ｓｉ膜９からなる積層パターンの突出部において、以後の工程でＴＦＴチャネル１２が形成される。
【００３３】
そして、図８に示すように、Ｍｏ、Ｃｒ又はＴｉ等の金属薄膜、あるいは、これらの金属薄膜とＡｌを主成分とする金属薄膜の積層膜を２００ｎｍ〜６００ｎｍ程度成膜し、これをパターニングする。これにより、ソース電極１０、ドレイン電極１１及びソース配線１３が形成される。これと同時に、ソース配線１３に接続されるソース引き出し配線１４及びソース端子１５は形成される。その後、ドライエッチング処理を行って、ソース電極１０及びドレイン電極１１間のｎ層Ｓｉ膜９を除去することにより、ＴＦＴチャネル１２が形成される。これにより、図１９に示すように、層Ｓｉ膜８とｎ層Ｓｉ膜９からなる積層パターン上に、ゲート配線４及び共通配線３８に直交するようにソース配線１３が形成される。また、層Ｓｉ膜８とｎ層Ｓｉ膜９からなる積層パターンの突出部上に、ソース配線１３から延びるようにソース電極１０が形成される。さらに、ソース電極１０から離間して、層Ｓｉ膜８とｎ層Ｓｉ膜９からなる積層パターンの突出部上にドレイン電極１１が形成される。これにより、ＴＦＴからなる駆動素子９０が形成される。
【００３４】
続いて、図４及び図５において説明した平坦化された絶縁膜９３の形成方法について、図９〜図１３を参照して詳細に説明する。まず、図９に示すように、透明絶縁性基板１の全面を覆うように、６００ｎｍ程度の膜厚の窒化シリコン膜からなる保護絶縁膜１６を形成する。保護絶縁膜１６としては、無機絶縁膜を用いることができる。この保護絶縁膜１６上に、フォトレジストを形成し、露光及び現像処理を行う。これにより、保護絶縁膜１６上に所望のパターンを有するレジストマスクが形成される。具体的には、図１０に示すように、完全にフォトレジストマスクが除去された領域、フォトレジストがほとんど除去されない領域、フォトレジストが除去されているがある一定の厚さ残存する領域が形成される。
【００３５】
完全にフォトレジストマスクが除去された領域は、ゲート端子部コンタクトホール抜きパターン２０、ソース端子部コンタクトホール抜きパターン２１、画素ドレインコンタクトホール抜きパターン１９である。また、フォトレジストがほとんど除去されない領域は、フォトレジスト未露光部１７である。そして、フォトレジストが除去されているがある一定の厚さ残存する領域は、フォトレジスト半露光部１８である。フォトレジスト半露光部１８は、ゲート配線引き出し配線５及びソース配線引き出し配線１４上に形成される。また、フォトレジスト半露光部１８は、ゲート引き出し配線５の影響により配線が形成されていない領域よりも凸となっている領域、ソース引き出し配線１４の影響により配線が形成されていない領域よりも凸となっている領域にも形成される。すなわち、フォトレジスト半露光部１８は、ゲート引き出し配線部及びソース引き出し配線部において、ゲート絶縁膜７の高さが高くなっている領域に形成される。引き出し配線部では、このようにレジスト形成面、すなわち保護絶縁膜１６表面の高さによって、レジストパターンの膜厚が制御される。
【００３６】
このような形状のレジストマスクの形成方法として、本実施の形態では、２種類のフォトマスクを用い、二段階露光する方法を用いた。まず、図１０中、ゲート端子部コンタクトホール抜きパターン２０、ソース端子部コンタクトホール抜きパターン２１、画素ドレインコンタクトホール抜きパターン１９で示される領域に開口部を有するフォトマスクを用い、形成したフォトレジストの膜厚方向の全てが露光される条件で、第１回目の露光を行った。続いて、図１０中、フォトレジスト半露光部１８で示される領域に開口部を有するフォトマスクを用いて、形成したフォトレジストの膜厚方向で一部露光残りが発生する条件で第２回目の露光を行った。その後、現像処理を行うことによって、図１０に示す形状のレジストマスクを得ることができる。
【００３７】
なお、このようなレジストマスクを形成する方法としては、上記の方法に限定されない。例えは、露光に用いるフォトマスクとして、露光光を略完全に遮光する領域と、露光光の一部を透過させる領域と、露光光が略完全に透過する領域の露光光の透過率が異なる３つの領域を有するマスクを使用する方法も考えられる。略完全に透過する領域において、上記の第１回目の露光で露光した領域を露光し、露光光の一部を透過させる領域で上記第２回目の露光で露光した領域を露光し、その他の領域はほぼ完全に遮光される。露光光の一部を透過させるフォトマスクとしては、遮光層を薄くすることにより透過率を制御するものや、露光光の解像度以下の微細なスリットを形成することによってその領域の実質的な透過率を制御するものを用いることができる。このようなフォトマスクを用いても、同様に図１０に示す形状のレジストマスクを得ることができる。従って、ハーフトーン、グレイトーン等の多段階露光を用いることにより、膜厚差を有するレジストパターンを形成することができる。
【００３８】
そして、図１０に示すレジストマスクを形成した後に、窒化シリコン膜からなる保護絶縁膜１６のドライエッチ処理を行う。これにより、図１１に示すように、レジストマスクの開口部（ゲート端子部コンタクトホール抜きパターン２０、ソース端子部コンタクトホール抜きパターン２１、画素ドレインコンタクトホール抜きパターン１９）の窒化シリコン膜が除去される。その結果、ゲート端子部コンタクトホール２０'、ソース端子部コンタクトホール２１'、画素ドレインコンタクトホール１９'が形成される。図２０に示すように、保護絶縁膜１６のドレイン電極１１上に、画素ドレインコンタクトホール１９'が形成される。
【００３９】
その後、レジストアッシング処理を行うことにより、フォトレジストが一定の厚さ残存する領域（フォトレジスト半露光部１８）のフォトレジストが除去される。これにより、図１２に示すように、アッシング処理によりレジストが除去された領域２２に開口部が形成され、保護絶縁膜１６が露出される。アッシングの条件としては、フォトレジスト半露光部１８の一定の厚さ残存するフォトレジストは除去されるが、フォトレジスト未露光部１７のフォトレジストは残存するようにプラズマパワーや処理時間を適切に選ぶ。
【００４０】
そして、アッシング処理によりレジストが除去された領域２２において露出した窒化シリコン膜をドライエッチング処理により選択的に削る。これにより、ゲート引き出し配線５及びソース引き出し配線１４が形成されていない領域とゲート引き出し配線５及びソース引き出し配線１４が形成されている領域の保護絶縁膜１６の高さを同程度となるようにする。これにより、図１３に示すように、平坦化された保護絶縁膜１６を得ることができる。
【００４１】
また、上記説明した、図１１〜図１３までの工程は、同時に連続して行うことも可能である。例えば、窒化シリコン膜のドライエッチングを酸素ガスの比率が多い条件で行うことにより、ゲート端子部コンタクトホール２０'、ソース端子部コンタクトホール２１'、画素ドレインコンタクトホール１９'を形成するエッチングの途中で、酸素ガスのアッシング効果により、フォトレジスト半露光部１８のフォトレジストを除去することができる。その後、ドライエッチングを継続することにより、最終的に、ゲート端子部コンタクトホール２０'、ソース端子部コンタクトホール２１'、画素ドレインコンタクトホール１９'の形成と同時に、図１３に示す平坦化された保護絶縁膜１６を得ることができる。ただし、保護絶縁膜１６を平坦化するためには、エッチング条件の制御が難しいことから、フォトレジストのアッシング速度及び窒化シリコン膜のドライエッチング速度をあらかじめ評価して、適切な条件を決定することが必要である。
【００４２】
最後に、残存するフォトレジストを除去し、画素電極２４、ゲート端子パッド２５及びソース端子パッド２６が形成される。これにより、本実施の形態に係る駆動素子基板９１が形成される。ここで、透過型の液晶表示装置の場合には、画素電極２４、ゲート端子パッド２５及びソース端子パッド２６を全てＩＴＯ等の透明導電膜により同時に形成することができる。また、反射型や半透過型の液晶表示装置の場合、透明導電膜と反射電極膜となる金属膜とを順次形成して、画素電極２４を形成することができる。これにより、図２１に示すように、画素電極２４が画素ドレインコンタクトホール１９'を介してドレイン電極１１に接続される。また、画素電極２４は、補助容量共通電極３及び共通配線３８の一部と重なることによって、補助容量が形成される。
【００４３】
そして、図１５に示す上述方法で製造された駆動素子基板９１を用いて、液晶セルを製造する。まず、駆動素子基板９１上に、ポリイミド膜等を形成し、ラビング処理（配向処理）を行うことによって、配向膜（不図示）を形成する。一方、カラーフィルタ４７、共通電極４２等が形成された対向基板９２上にも、ラビング処理（配向処理）を施した配向膜（不図示）を形成する。
【００４４】
続いて、図１６に示すように、シール材４０により、駆動素子基板９１と対向基板９２とを貼り合わせる。具体的には、まず、駆動素子基板９１あるいは対向基板９２のいずれかの表面に、ペースト状の樹脂をノズルから塗布するディルペンス方式、又は、スクリーン印刷方式等によって、シール材４０を配設する。本実施の形態においては、小型の液晶表示装置の製造時など１枚のガラス基板から多数の液晶表示パネルを製造する場合に処理能力が高いスクリーン印刷方式を使用して、対向基板９２の表面にシール材４０を配設する。また、対向基板９２の一辺側の中央部にはシール材４０を配設せず、液晶４４を注入するための注入口４１を形成する。そして、シール材４０が駆動素子基板９１のゲート引き出し配線部及びソース引き出し配線部に対向するように配置し、熱を印加しながら、駆動素子基板９１と対向基板９２とを適正な圧力で加圧する。これにより、シール材４０が硬化して、基板上に適正な基板間ギャップを有する複数の液晶セルが完成する。また、シール材４０としては、導電材料含有するペーストを採用し、駆動素子基板９１のトランスファ電極３９と対向基板９２の共通電極４２とを導通させる。
【００４５】
このようにして完成した液晶セルにおいては、延在するゲート引き出し配線５及びソース引き出し配線１４を横切るようにシール材４０が配置される。図４及び図５で説明したように、ゲート引き出し配線５及びソース引き出し配線１４と透明絶縁性基板１との段差部は、保護絶縁膜１６により平坦化されている。このため、シール材４０の延在方向の側部の直線性は保たれる。
【００４６】
そして、駆動素子基板９１及び対向基板９２を切断して、個々の液晶セルに分断する。このとき、上述したようにシール材４０の延在方向の側部の直線性が保たれている。このため、シール材４０が個々の液晶セルに切断する切断位置まではみ出すことがなく、切断不良の発生を抑制できる。その後、このようにして形成された液晶セルの内部に、注入口４１を介して液晶４４の注入を行い、封止材４５により注入口４１を封止する。さらに、駆動素子基板９１及び対向基板９２の外側に、偏光板等の貼着を行う。また、ゲート端子パッド２５及びソース端子パッド２６に、制御基板５１がＦＦＣ５０を介して実装される。これにより、液晶表示装置が完成する。
【００４７】
なお、ここでは液晶４４を液晶セル内に注入する方式の一例として、注入口４１から注入する方式について説明したが、これに限定されものではない。別の液晶注入方式として、滴下注入方式を用いてもよい。すなわち、駆動素子基板９１又は対向基板９２のいずれかに、シール材４０を注入口のない閉じた枠状として配設する。そして、液晶４４を駆動素子基板９１又は対向基板９２のいずれかの表面に滴下する。その後、液晶４４を挟むように、駆動素子基板９１と対向基板９２とを貼り合せ、シール材４０を硬化させることにより、液晶４４を液晶セル内に注入することができる。
【００４８】
以上のように、本実施の形態に係る液晶表示装置においては、シール材４０の延在方向の側部の直線性が保たれるため、シール材４０が表示領域にははみ出すことがない。このため、シール材４０に起因する表示不良の発生を抑制することができる。また、シール材４０が形成される領域のゲート引き出し配線部及びソース引き出し配線部の構造を複雑化する必要もない。さらに、シール材４０の形成領域を広くする必要がないため、表示に不要な額縁領域の増大を防止することができる。
【００４９】
また、シール材４０が形成される領域の下の段差を平坦化する工程において、画素ドレインコンタクトホール及び端子コンタクトホールを形成する際に用いられるレジストをマスクとして利用することができる。このため、通常のレジストの塗布からレジストの剥離までの写真製版工程において、特別に段差を平坦化するための工程を増やす必要がなく、製造コストの上昇を抑制することができる。
【００５０】
比較例．
実施の形態に係る液晶表示装置の効果を確認するために、シール材の下の引き出し配線による段差を平坦化しない通常の駆動素子基板を用いて液晶表示装置を製造した。図２２は、比較例に係る液晶表示装置のゲート引回し配線部の構成を示す図である。図２２（ａ）はゲート引回し配線部の断面図、（ｂ）はその平面図を示している。また、図２３は、比較例に係る液晶表示装置のソース引回し配線部の構成を示す図である。図２３（ａ）はソース引回し配線部の断面図、（ｂ）はその平面図を示している。なお、図２２（ｂ）及び図２３（ｂ）においては、便宜上対向基板等の図示を省略している。
【００５１】
図２２及び図２３において、１０１は透明絶縁性基板、１０４はゲート引き出し配線、１１１はソース引き出し配線、１０７はゲート絶縁膜、１１６は保護絶縁膜、１３８は共通配線、１３９はトランスファ電極、１４０はシール材、１４２は共通電極、１４３は透明絶縁性基板、１９１は駆動素子基板、１９２は対向基板を示している。
【００５２】
図２２（ａ）及び図２３（ａ）から分かるように、ゲート引き出し配線１０４やソース引き出し配線１１１の近傍では、ゲート絶縁膜１０７や保護絶縁膜１１６を形成した後においても、段差が存在している。このため、図２２（ｂ）及び図２３（ｂ）に示すように、シール材１４０を形成して駆動素子基板９１と対向基板１９２とを貼り合せると、駆動素子基板１９１の配線による段差により、シール材１４０の拡がり量が異なる。このため、ゲート引き出し配線１０４及びソース引き出し配線１１１上のシール材１４０が、配線が形成されていない部分のシール材１４０よりも拡がってしまい、シール材１４０の側部の直線性が悪くなった。
【００５３】
このように、比較例にかかる液晶表示装置においては、シール材１４０が広がってしまい、基板の切断位置まではみ出してしまい、切断不良が発生してしまっていた。また、表示画素側までシール材１４０がはみ出すと表示不良が発生し、結果として製造歩留が低下した。
【００５４】
本発明によれば、配線パターンによる段差を絶縁膜により平坦化することができるため、簡便な構成で、額縁領域の狭い液晶表示装置を提供することができる。また、シール材４０の直線性が保たれるため、シール材４０による切断不良や表示不良の発生を抑制することができる。
【００５５】
なお、上記の実施の形態においては、駆動素子９０の一例としてアモルファスシリコン膜を能動層として用いたＴＦＴを用いた場合について説明したが、これに限定されるものではない。例えば、駆動素子９０は、能動層としてポリシリコン膜を用いたＴＦＴであってもよいし、薄膜ダイオードでもよい。駆動素子９０は、能動的に信号を制御できる素子を全て含む。これらを用いた液晶表示装置についても、引き出し配線部において、配線による段差が平坦化されている場合同様の効果が得られる。
【００５６】
また、実施の形態１として、駆動素子９０を有するアクティブ型の液晶表示装置について説明したが、パッシブ型の駆動素子９０を有しない液晶表示装置においても、本発明を適用することにより同様の効果が得られる。また、液晶表示装置に限らず、有機ＥＬ素子が形成された素子基板に封止基板をシール材により貼り合わせる有機ＥＬ表示装置においても、引き出し配線部において本発明を適用することにより同様の効果が得られる。さらには、１対の基板の表示材料が狭持される電子ペーパ等の表示装置にも適用可能である。
【００５７】
さらに、本実施の形態においては、画素電極２４としてＩＴＯ透明導電膜を用いた透過型の液晶表示装置としたが、これに限定されるものではない。例えば、画素電極２４として表面の反射率の高い金属膜を用いた反射型の液晶表示装置、あるいは、ＩＴＯ透明導電膜と表面反射率の高い金属膜の両者を適宜組み合わせて構成された半透過型液晶表示装置においても本発明を適用することが可能である。また、本実施の形態では対向基板９２側に共通電極４２を形成したが、駆動素子基板９１側に形成して、液晶４４に対して横方向に電界をかける横電界方式の液晶表示装置の場合についても、本発明を適用することが可能である。
【図面の簡単な説明】
【００５８】
【図１】実施の形態に係る液晶表示装置の構成を示す平面図である。
【図２】実施の形態に係る液晶表装置の構成を示す断面図である（図１のＡ−Ｂ断面図）。
【図３】実施の形態に係る液晶表示装置の画素の構成を示す平面図である。
【図４】実施の形態に係る液晶表示装置のゲート引回し配線部の構成を示す図である。
【図５】実施の形態に係る液晶表示装置のソース引回し配線部の構成を示す図である。
【図６】実施の形態に係る液晶表示装置の製造方法を説明する製造工程図である。
【図７】実施の形態に係る液晶表示装置の製造方法を説明する製造工程図である。
【図８】実施の形態に係る液晶表示装置の製造方法を説明する製造工程図である。
【図９】実施の形態に係る液晶表示装置の製造方法を説明する製造工程図である。
【図１０】実施の形態に係る液晶表示装置の製造方法を説明する製造工程図である。
【図１１】実施の形態に係る液晶表示装置の製造方法を説明する製造工程図である。
【図１２】実施の形態に係る液晶表示装置の製造方法を説明する製造工程図である。
【図１３】実施の形態に係る液晶表示装置の製造方法を説明する製造工程図である。
【図１４】実施の形態に係る液晶表示装置の製造方法を説明する製造工程図である。
【図１５】実施の形態に係る液晶表示装置の製造方法を説明する製造工程図である。
【図１６】実施の形態に係る液晶表示装置の製造方法を説明する製造工程図である。
【図１７】実施の形態に係る液晶表示装置の製造方法を説明する製造工程図である。
【図１８】実施の形態に係る液晶表示装置の製造方法を説明する製造工程図である。
【図１９】実施の形態に係る液晶表示装置の製造方法を説明する製造工程図である。
【図２０】実施の形態に係る液晶表示装置の製造方法を説明する製造工程図である。
【図２１】実施の形態に係る液晶表示装置の製造方法を説明する製造工程図である。
【図２２】従来の液晶表示装置のゲート引回し配線部の断面図である。
【図２３】従来の液晶表示装置のソース引回し配線部の断面図である。
【符号の説明】
【００５９】
１  透明絶縁性基板、２  ゲート電極、３  補助容量共通電極、４  ゲート配線
５  ゲート引き出し配線、６  ゲート端子、７  ゲート絶縁膜
８  ｉ層Ｓｉ膜、９  ｎ層Ｓｉ膜、１０  ソース電極、１１  ドレイン電極
１２  ＴＦＴチャネル、１３  ソース配線、１４  ソース引き出し配線
１５  ソース端子、１６  保護絶縁膜、１７  フォトレジスト未露光部
１８  フォトレジスト露光部、１９  画素ドレインコンタクトホール
２０  ゲート端子部コンタクトホール、２１  ソース端子部コンタクトホール
２２  レジスト除去部、２３  平坦化ＳｉＮ膜、２４  画素電極
２５  ゲート端子パッド、２６  ソース端子パッド、３８  共通配線
３９  トランスファ電極、４０  シール材、４１  注入口、４２  共通電極
４３  透明絶縁性基板、４４  液晶、４５  封止材、４６  オーバーコート層
４７  カラーフィルタ、４８  遮光層、５０  ＦＦＣ、５１  制御基板
９０  駆動素子、９１  駆動素子基板、９２  対向基板、９３  絶縁層
【図１】
2008152084.tif 000003
【図２】
2008152084.tif 000004
【図３】
2008152084.tif 000005
【図４】
2008152084.tif 000006
【図５】
2008152084.tif 000007
【図６】
2008152084.tif 000008
【図７】
2008152084.tif 000009
【図８】
2008152084.tif 000010
【図９】
2008152084.tif 000011
【図１０】
2008152084.tif 000012
【図１１】
2008152084.tif 000013
【図１２】
2008152084.tif 000014
【図１３】
2008152084.tif 000015
【図１４】
2008152084.tif 000016
【図１５】
2008152084.tif 000017
【図１６】
2008152084.tif 000018
【図１７】
2008152084.tif 000019
【図１８】
2008152084.tif 000020
【図１９】
2008152084.tif 000021
【図２０】
2008152084.tif 000022
【図２１】
2008152084.tif 000023
【図２２】
2008152084.tif 000024
【図２３】
2008152084.tif 000025