(57)【要約】【課題】基板浮遊効果に起因する半導体層の電気的特性の劣化を抑制し、優れた電気的特性を示す、半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器を提供する。【解決手段】単結晶半導体基板２００の一方面側に非単結晶半導体層２１０を形成し、非単結晶半導体層２１０の上面に絶縁層２１１を設ける。そして、絶縁層２１１側から単結晶半導体基板２００中にイオン注入を行い、イオン注入層２０５を形成する。イオン注入後、単結晶半導体基板２００の絶縁層２１１側に支持基板５００を貼り合せ、単結晶半導体基板２００における、非単結晶半導体層２１０とは反対の表層部をイオン注入層２０５にて分離し、支持基板５００上に単結晶半導体層２２０を形成する。【選択図】図２
2008124104.tif 000002
【特許請求の範囲】
【請求項１】
単結晶半導体基板の一方面側に非単結晶半導体層を形成する工程と、
前記非単結晶半導体層の上面に絶縁層を設ける工程と、
前記絶縁層側から前記単結晶半導体基板中にイオン注入を行い、イオン注入層を形成する工程と、
前記イオン注入後、前記単結晶半導体基板の前記絶縁層側に支持基板を貼り合せる工程と、
前記単結晶半導体基板における、前記非単結晶半導体層とは反対の表層部を、前記イオン注入層にて分離し、前記支持基板上に単結晶半導体層を形成する工程と、を備えたことを特徴とする半導体基板の製造方法。
【請求項２】
単結晶半導体基板の一方面側からイオン注入を行い、イオン注入層を形成する工程と、
支持基板の一方面側に絶縁層を設ける工程と、
前記絶縁層上に非単結晶半導体層を設ける工程と、
前記支持基板における前記非単結晶半導体層側の面と、前記単結晶半導体基板における前記イオン注入側の面とを貼り合わせる工程と、
前記貼り合わせ工程の後、前記単結晶半導体基板を前記イオン注入層の部分で分離する工程と、を備えたことを特徴とする半導体基板の製造方法。
【請求項３】
支持基板の一方面側に設けられた絶縁層上に、非単結晶半導体層と単結晶半導体層との積層構造からなる半導体層が設けられてなることを特徴とする半導体基板。
【請求項４】
支持基板の一方面側に設けられた絶縁層上に、非単結晶半導体層と単結晶半導体層とが積層されてなる半導体層を備え、該半導体層が能動層として用いられることを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置を備えることを特徴とする電気光学装置。
【請求項６】
請求項５に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器に関するものである。
【背景技術】
【０００２】
絶縁基板上に珪素膜を形成し、その珪素膜に半導体層を形成するＳＯＩ（Silicon On Insulator）技術は、半導体層の高速化や低消費電力化、高集積化の利点を有することから広く研究されている。このＳＯＩ技術の１例として、単結晶珪素基板の貼り合わせによるＳＯＩ基板の作製技術が知られている。一般に貼り合わせ法と呼ばれるこの手法は、単結晶珪素基板と支持基板を水素結合力によって貼り合わせた後、熱処理によって貼り合わせ強度の強化がなされる。次いで単結晶珪素基板の研磨、又はエッチングを行うことによって、支持基板上に単結晶珪素膜が形成される。この手法では、直接単結晶珪素膜を薄膜化するために、珪素膜の結晶性に優れ、高性能なデバイスを作製できる。
【０００３】
上記貼り合わせ法の応用例としては、単結晶珪素基板上に水素イオンを注入し、これを支持基板と貼り合わせた後、熱処理によって珪素薄膜を単結晶珪素基板の水素注入領域から分離する手法が知られている（例えば特許文献１参照）。また、表面を多孔質化した珪素基板上に単結晶珪素薄膜をエピタキシャル成長させ、これを支持基板と貼り合わせた後に珪素基板を除去し、多孔質珪素層をエッチングすることにより支持基板上にエピタキシャル単結晶珪素薄膜を形成する手法も知られている（例えば特許文献２参照）。上記貼り合わせ法によるＳＯＩ基板は通常のバルク半導体基板と同様に、さまざまなデバイスの作製に用いられているが、従来のバルク半導体基板と異なり、支持基板として様々な材料を使用することが可能である。すなわち支持基板として通常の珪素基板はもちろんのこと、透明な石英、あるいはガラス基板などを用いることができる。透明な基板上に結晶性に優れた単結晶珪素膜を形成することにより、光透過性を必要とする電気光学装置、例えば透過型の液晶表示装置などにも高性能な半導体装置を形成することが可能となる。
【０００４】
一般的なバルク半導体基板を用いたＭＩＳ（Metal Insulator Semiconductor）型半導体装置では、基板を通じてチャネル形成領域を所定の電位に保持することができるので、チャネル部の電位変化によって半導体装置の電気的特性が変化することはない。
【特許文献１】米国特許第５３７４５６４号明細書
【特許文献２】特開平４−３４６４１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、ＳＯＩ基板を用いたＭＩＳ型半導体装置では、チャネル形成領域の下部が下地絶縁膜により完全に分離されているため、チャネル形成領域を所定の電位に保持することができず、所謂、基板浮遊効果が生じ、チャネル形成領域が電気的に浮いた状態となる。そのため、ドレイン電極に高い電圧を印加したとき、ドレイン領域近傍の高電界で加速されたキャリアと結晶格子との衝突によるインパクトイオン化現象により発生した余剰キャリアがチャネルの下部に蓄積する。すると、チャネル電位が上昇し、ソース・チャネル・ドレインのＮＰＮ（Ｎチャネル型の場合）構造が見掛け上のバイポーラ型半導体装置として動作する（寄生バイポーラ効果）。そして、異常電流が生じ、これにより半導体装置のソース・ドレイン間耐圧が劣化するなど、電気的な特性を悪化させるといった問題が生じる。
【０００６】
本発明はこのような事情に鑑みてなされたものであって、基板浮遊効果に起因する半導体層の電気的特性の劣化を抑制し、優れた電気的特性を示す、半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明の半導体基板の製造方法は、単結晶半導体基板の一方面側に非単結晶半導体層を形成する工程と、前記非単結晶半導体層の上面に絶縁層を設ける工程と、前記絶縁層側から前記単結晶半導体基板中にイオン注入を行い、イオン注入層を形成する工程と、前記イオン注入後、前記単結晶半導体基板の前記絶縁層側に支持基板を貼り合せる工程と、前記単結晶半導体基板における、前記非単結晶半導体層とは反対の表層部を、前記イオン注入層にて分離し、前記支持基板上に単結晶半導体層を形成する工程と、を備えたことを特徴とする。
【０００８】
本発明の半導体基板の製造方法によれば、支持基板の一方の面に設けられた絶縁層上に、非単結晶半導体層と単結晶半導体層とが順に積層された半導体基板が製造できる。この非単結晶半導体層と単結晶半導体層との積層構造からなる半導体層は、例えば半導体層上にゲート絶縁膜を介してゲート電極を設けることにより、半導体装置の能動層として用いることができる。このとき、ドレイン領域近傍によるインパクトイオン化現象により余剰キャリアが発生した場合でも、非単結晶半導体層に含まれる結晶欠陥が余剰キャリアの再結合中心として働き、余剰キャリアをチャネルの下部に蓄積させ難くすることができる。したがって、寄生バイポーラ効果等の基板浮遊効果の発生が抑制され、優れた電気的特性を示す半導体装置を構成する半導体基板を製造することができる。非単結晶半導体層に含まれる結晶欠陥は余剰キャリアの再結合中心として働けば良い。結晶欠陥が多すぎると、半導体装置の電気特性に悪影響を及ぼすことがある。非単結晶半導体層としては、非晶質半導体層よりも、ある程度の結晶性を有する多結晶半導体層の方が好ましい。
【０００９】
あるいは、本発明の半導体基板の製造方法は、単結晶半導体基板の一方面側からイオン注入を行い、イオン注入層を形成する工程と、支持基板の一方面側に絶縁層を設ける工程と、前記絶縁層上に非単結晶半導体層を設ける工程と、前記支持基板における前記非単結晶半導体層側の面と、前記単結晶半導体基板における前記イオン注入側の面とを貼り合わせる工程と、前記貼り合わせ工程の後、前記単結晶半導体基板を前記イオン注入層の部分で分離する工程と、を備えたことを特徴とする。
【００１０】
本発明の半導体基板の製造方法によれば、支持基板の一方の面に設けられた絶縁層上に、非単結晶半導体層と単結晶半導体層とが順に積層された半導体基板が製造できる。この非単結晶半導体層と単結晶半導体層との積層構造からなる半導体層は、例えば半導体層上にゲート絶縁膜を介してゲート電極を設けることにより、半導体装置の能動層として用いることができる。このとき、ドレイン領域近傍によるインパクトイオン化現象により余剰キャリアが発生した場合でも、非単結晶半導体層に含まれる結晶欠陥が余剰キャリアの再結合中心として働き、余剰キャリアをチャネルの下部に蓄積させ難くすることができる。したがって、寄生バイポーラ効果等の基板浮遊効果の発生が抑制され、優れた電気的特性を示す半導体装置を構成する半導体基板を製造することができる。
【００１１】
本発明の半導体基板は、支持基板の一方面側に設けられた絶縁層上に、非単結晶半導体層と単結晶半導体層との積層構造からなる半導体層が設けられてなることを特徴とする。
【００１２】
本発明の半導体基板によれば、支持基板の一方の面に設けられた絶縁層上に、非単結晶半導体層と単結晶半導体層との積層構造からなる半導体層を備えているので、例えば、該半導体層上にゲート絶縁膜を介してゲート電極を設けることで、半導体装置の能動層として用いることができる。このとき、ドレイン領域近傍によるインパクトイオン化現象により余剰キャリアが発生した場合でも、非単結晶半導体層に含まれる結晶欠陥が余剰キャリアの再結合中心として機能し、これによって余剰キャリアをチャネルの下部に蓄積させ難くすることができる。したがって、寄生バイポーラ効果等の基板浮遊効果の発生が抑制され、優れた電気的特性を示す半導体装置を構成することのできる半導体基板となる。
【００１３】
本発明の半導体装置は、支持基板の一方面側に設けられた絶縁層上に、非単結晶半導体層と単結晶半導体層とが積層されてなる半導体層を備え、該半導体層が能動層として用いられることを特徴とする。
【００１４】
本発明の半導体装置によれば、例えば半導体層上にゲート絶縁膜を設け、ＭＩＳ型半導体装置を構成することができる。よって、インパクトイオン化現象により余剰キャリアが発生した場合、非単結晶半導体層に含まれる結晶欠陥が余剰キャリアの再結合中心として機能し、余剰キャリアがチャネルの下部に蓄積し難くなる。したがって、寄生バイポーラ効果等の基板浮遊効果の発生が抑制され、優れた電気的特性を示す半導体装置となる。
【００１５】
本発明の電気光学装置は、上記半導体装置を備えることを特徴とする。
【００１６】
本発明の電気光学装置によれば、上述したように寄生バイポーラ効果等の基板浮遊効果の発生が抑制され、優れた電気的特性を示す半導体装置を備えているので、この電気光学装置自体も電気的特性が高く、高信頼性のものとなる。また、半導体装置が微細化されると、上記の基板浮遊効果が顕著となる。そこで、本発明を採用すれば、基板浮遊効果を抑制することができ、半導体装置の小型化を良好に図ることができる。よって、例えば前記半導体装置を電気光学装置の各画素領域のスイッチング素子として用いることで、画素の微細化や高開口率化を図ることができる。
【００１７】
本発明の電子機器は、上記電気光学装置を備えることを特徴とする。
【００１８】
本発明の電子機器によれば、上述したように電気的特性、及び信頼性が高く、しかも微細な画素構造をなす電気光学装置を備えているので、電子機器自体も高性能、かつ高品質なものとなる。
【発明を実施するための最良の形態】
【００１９】
（第１実施形態）
以下、本発明の一実施形態について図面を参照して説明する。なお、以下に説明する実施形態は、本発明の一部の態様を示すものであり、本発明を限定するものではない。また、以下の説明に用いる各図面では、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を適宜変更している。
【００２０】
図１から図２は、それぞれ本発明の第１実施形態に係る半導体基板の製造方法を示す工程断面図である。
本実施形態では、まず図１（ａ）に示すように、厚さが例えば７５０μｍの単結晶シリコン基板（単結晶半導体基板）２００を用意し、低圧化学気相法（ＬＰＣＶＤ法）によって、一方面に非晶質シリコン層（非単結晶半導体層）２１０を形成する。なお、非晶質シリコン層２１０の膜厚としては、３０〜１００ｎｍ程度に設定するのが好ましく、より好ましい範囲としては、４０〜６０ｎｍである。本実施形態では、非晶質シリコン層２１０の膜厚を５０ｎｍとした。非晶質シリコン層を形成した後、６００℃以上の窒素雰囲気下での熱処理を行うことによって、非晶質シリコン層を多結晶シリコン層にしても良い。また、非晶質シリコン層を形成する変わりに、直接多結晶シリコン層を形成しても良い。
【００２１】
次に、図１（ｂ）に示すように、前記非晶質シリコン層２１０の上面にシリコン酸化膜（絶縁層）２１１を形成する。このシリコン酸化膜２１１を形成する方法としては、例えば前記非晶質シリコン層２１０を１０００℃程度の酸素雰囲気下で熱酸化することによって形成する。１０００℃程度の高温で熱酸化を行った場合、前記非晶質シリコン層２１０は多結晶化し、結晶性が向上する。なお、シリコン酸化膜２１１は、上記熱酸化に代えて、ＬＰＣＶＤ法やプラズマ化学気相堆積法（ＰＥＣＶＤ法）によって形成してもよい。
【００２２】
次に、図１（ｃ）に示すように、シリコン酸化膜２１１側から単結晶シリコン基板２００に水素イオン（Ｈ＋）を注入し、水素イオン注入層（イオン注入層）２０５を形成する。
その結果、単結晶シリコン基板２００の内部には、図１（ｃ）中に破線で示すような進入深さ分布を示す水素イオン注入層２０５が形成される。このときの水素イオン注入条件としては、例えば加速エネルギを６０〜１５０ｋｅＶ（本実施形態では、１００ｋｅＶ）、ドーズ量を５×１０１６ａｔｏｍｓ／ｃｍ２〜１５×１０１６ａｔｏｍｓ／ｃｍ２（本実施形態では、１０×１０１６ａｔｏｍｓ／ｃｍ２）とする。なお、水素イオンの加速電圧を変えて水素イオンの注入深さを変えることで、膜厚の異なる単結晶シリコン層を有する半導体基板を得ることができる。
【００２３】
次に、単結晶シリコン基板２００のシリコン酸化膜２１１に貼り合わせる支持基板５００を準備する。支持基板５００として、ガラスや石英などの光透過性材料からなる基板を採用することで得られる半導体基板を、後述するような透過型の電気光学装置、例えば透過型の液晶装置（ライトバルブ）などに応用することができる。本実施形態では、支持基板５００として石英基板を用いた。石英基板は一般のガラス基板に比べて耐熱性が高い為、石英基板を用いることにより、１０００℃程度の高温プロセスを採用することができる。また、石英基板は一般のガラス基板に比べて、光透過率が高い為、石英基板を用いることにより、明るい透過型液晶装置を製造することができる。
【００２４】
そして、図２（ａ）に示すように、単結晶シリコン基板２００のシリコン酸化膜２１１側の表面に支持基板５００を接合させ、単結晶シリコン基板２００を支持基板５００上に室温〜２００℃程度で貼り合わせる。本実施形態では、支持基板５００としてＳｉＯ２を主体とする石英基板を用いたため、上記接合を良好に行うができる。なお、ＳｉＯ２を主体としない材料からなるものを支持基板として用いる場合には、支持基板の接合面にスパッタリング法やＣＶＤ法などにより、シリコン酸化膜やＮＳＧ（ノンドープトシリケートガラス）などの酸化膜を形成し、ＣＭＰ法などによって研磨することで平坦化しておくのが望ましい。この酸化膜は、単結晶シリコン基板２００と支持基板５００との密着性を確保するための膜で、基板表面のＯＨ基の作用により単結晶シリコン基板２００と支持基板５００とを絶縁層２１３を介して貼り合わせることができる。
【００２５】
次に、図２（ｂ）に示すように、貼り合わせ後の単結晶シリコン基板２００を薄型化し、単結晶シリコン層（単結晶半導体層）２２０を形成する。この単結晶シリコン層２２０の膜厚としては、５０ｎｍ以上に設定するのが好ましく、本実施形態では２００ｎｍとした。
【００２６】
この薄膜化は、貼り合わされた単結晶シリコン基板２００と支持基板５００とを、窒素、アルゴンなどの不活性ガス雰囲気中で３５０℃〜７００℃の熱処理を施すことにより、水素イオン注入層２０５の位置で単結晶シリコン基板２００を剥離する。これにより、支持基板５００の上に非単結晶シリコン層２１０と単結晶シリコン層２２０との積層構造からなる半導体層２５０を具備した半導体基板６００が形成される。
【００２７】
この剥離現象は、水素イオン注入層２０５に形成された欠陥層領域に注入されたイオンによりマイクロキャビティが生じ、半導体結晶の結合が分断されるために生じるものであり、水素イオン注入層２０５におけるイオン濃度のピーク位置でより顕著なものとなる。そのため、熱処理によって剥離される位置は、前記イオン濃度のピーク位置、つまり水素イオン注入層２０５と略一致する。なお、剥離した後の単結晶シリコン基板２００については、そのまま別の半導体基板の作製に用いることができる。
【００２８】
なお、分離後の基板表面は、単結晶シリコン層２２０の表面に数ｎｍ程度の凹凸が残っているため、これを平坦化する必要がある。このため、本構成例においてはＣＭＰ法を用いて基板表面を微量（研磨量１０ｎｍ未満）に研磨するタッチポリッシュを用いた。この平坦化の手法としては他にも水素雰囲気中にて熱処理を行う水素アニール法を用いることもできる。以上により作製された半導体基板６００によれば、支持基板５００の一方面側に設けられたシリコン酸化膜２１１上に、非単結晶シリコン層２１０と単結晶シリコン層２２０との積層構造からなる半導体層２５０が形成される。よって、詳細は後述するが、例えば前記半導体層２５０を半導体装置の能動層として用いれば、非単結晶シリコン層２１０に含まれる結晶欠陥が余剰キャリアの再結合中心として働き、基板浮遊効果の発生を抑制することができる。
【００２９】
（第２実施形態）
次に、本発明の半導体基板の第２実施形態について図３を参照して説明する。
本実施の形態における半導体基板の製造方法は、支持基板側に絶縁層、及び非単結晶半導体層を形成し、単結晶半導体基板側にイオン注入層のみを形成する点において第１実施形態と異なっている。図３、４は、第２実施形態に係る半導体基板の製造方法を示す工程断面図である。なお、第１実施形態と同様の部材については、同一符号を付して説明し、接合工程および薄膜化における単結晶シリコン基板２００の剥離は第１実施の形態と同じであるため、その詳細な説明については省略する。
【００３０】
まず、本実施形態では、図３（ａ）に示すように、厚さが例えば７５０μｍの単結晶シリコン基板２００を用意し、一方面側から上記実施形態と同様の条件により水素イオン（Ｈ＋）を注入する。その結果、単結晶シリコン基板２００の内部には、図３（ａ）中に破線で示すような進入深さ分布を示す水素イオン注入層２０５が形成される。
【００３１】
次に、図３（ｂ）に示すように、石英基板からなる支持基板５００を用意し、この支持基板５００の一方面側に絶縁層としてのシリコン酸化膜２１１を設ける。このシリコン酸化膜２１１を形成する方法としては、ＬＰＣＶＤ法を採用することができ、厚さ数百ｎｍ程度に形成する。
【００３２】
次いで、ＬＰＣＶＤ法を用いることで、図３（ｃ）に示すようにシリコン酸化膜２１１上に非晶質シリコン層２１０を厚さ５０ｎｍ程度に形成する。第１実施形態と同様に、非晶質シリコン層の変わりに、多結晶シリコン層を形成しても良い。次に、図４（ａ）に示すように、前記支持基板５００における非単結晶シリコン層２１０側の面と、前記単結晶シリコン基板２００における前記イオン注入側の面とを貼り合せる。貼り合わせ工程は熱処理によって２枚の基板を直接貼り合せる方法が採用できる。
【００３３】
続いて、図４（ｂ）に示すように、貼り合わせ後の単結晶シリコン基板２００を上記実施形態と同様に熱処理を施すことにより、水素イオン注入層２０５の位置で単結晶シリコン基板２００を剥離させ、単結晶シリコン層２２０を形成する。これにより、支持基板５００の上に半導体層２５０を具備した半導体基板６００が形成される。以上により作製された半導体基板６００を用いることで、上記第１実施形態と同様に基板浮遊効果を防止することで、優れた電気的特性を示す半導体装置を提供できる。
【００３４】
（半導体装置）
図５は、本発明の半導体装置の一実施形態の概略構成を示す断面図である。本実施形態に係る半導体装置は、上記第１、第２実施形態により得た半導体基板６００を主体として構成されたもので、前記半導体層２５０が能動層として用いられる。
【００３５】
図５に示す半導体装置７００を形成する方法としては、まず上記半導体基板６００を用意し、前記非単結晶シリコン層２１０及び前記単結晶シリコン層２２０から構成される半導体層２５０をフォトリソグラフィ法により島状にパターニングする。そして、半導体層２５０の表面を覆って、シリコン酸化膜からなるゲート絶縁膜３００を、例えば９００℃〜１０００℃程度の酸素雰囲気で熱酸化することで厚さ２０ｎｍ程度に形成する。このとき、非単結晶シリコン膜２１０は高温雰囲気に曝されることで、多結晶シリコン膜２１０ａとなり、結晶性を向上させることができる。そして、ゲート絶縁膜３００上にゲート電極３１０を形成する。なお、ゲート長としては２μｍ以下がこのましい。
【００３６】
上記半導体層２５０には、フォトレジストあるいはゲート電極３１０をマスクにして、ドナーまたはアクセプタとなる不純物イオンを注入し、これによってソース領域２５０ａ及びドレイン領域２５０ｂが形成され、前記ゲート電極３１０の直下にはチャネル領域２５０ｃが形成される。なお、必要に応じて、後述するようなＬＤＤ（Lightly Doped Drain）構造を採用してもよい。そして、前記半導体層２５０及びゲート電極３１０を覆うようにして、シリコン酸化膜からなる層間絶縁膜２６０を形成する。また、層間絶縁膜２６０、及びゲート絶縁膜３００を貫通するコンタクトホールＨ１，Ｈ２を形成し、該コンタクトホールＨ１，Ｈ２を介して、ソース領域２５０ａ及びドレイン領域２５０ｂに接続するソース電極２７０及びドレイン電極２８０を形成する。このようにして、本実施形態に係る半導体装置７００を得ることができる。
【００３７】
ここで、本発明の半導体装置の格別の作用効果を説明するために、比較として従来の半導体装置について説明する。従来の半導体装置は、半導体層における能動層が単結晶半導体層（単結晶シリコン層）のみで形成されているため、ドレイン領域近傍の電界で加速されたキャリアと結晶格子との衝突によるインパクトイオン化現象により発生した余剰キャリアがチャネルの下部に蓄積しやすい。そのため、チャネル電位が上昇し、ソース・チャネル・ドレインのＮＰＮ（Ｎチャネル型の場合）構造が見掛け上のバイポーラ型半導体装置として動作する、所謂寄生バイポーラ効果などにより半導体装置の電気的特性が低下してしまうといった問題があった。
【００３８】
一方、本実施形態に係る半導体装置７００は、半導体層２５０の上側が単結晶シリコン膜２２０で、下側が多結晶シリコン膜２１０ａにより構成されている。この構成によれば、インパクトイオン化現象により余剰キャリアが発生した場合、半導体層２５０側の下層側に設けられた多結晶シリコン膜（非単結晶半導体層）２１０ａに含まれる結晶欠陥が余剰キャリアの再結合中心として働き、余剰キャリアがチャネルの下部に蓄積し難くなる。よって、寄生バイポーラ効果等の基板浮遊効果の発生が抑制され、優れた電気特性を示すものとなる。
【００３９】
（電気光学装置）
次に、本発明の電気光学装置の一実施形態として、投射型表示装置の光変調手段として用いる液晶ライトバルブ（液晶装置）の例を挙げて説明する。本実施の形態の液晶ライトバルブはアクティブマトリクス方式の液晶パネルであって、ＴＦＴアレイ基板と対向基板との間に液晶層を挟持したものである。そして、前記ＴＦＴアレイ基板に設けられたスイッチング素子（ＴＦＴ素子）は、本発明の半導体装置を能動層として用いることで構成されたものとなっている。
【００４０】
図６は本発明の電気光学装置の一例である液晶ライトバルブの概略構成図、図７は図６のＨ−Ｈ’線に沿う断面図、図８は液晶ライトバルブを構成するマトリクス状に形成された複数の画素の等価回路図、図９は複数の画素群の平面図、図１０は図９のＡ−Ａ’線に沿う断面図である。
【００４１】
（液晶ライトバルブの全体構成）
本実施の形態の液晶ライトバルブ１の構成は、図６および図７に示すように、ＴＦＴアレイ基板１０上に、シール材５２が対向基板２０の縁に沿うように設けられており、その内側に並行して額縁としての遮光膜５３（周辺見切り）が設けられている。シール材５２の外側の領域には、データ線駆動回路２０１および外部回路接続端子２０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４がこの一辺に隣接する２辺に沿って設けられている。
【００４２】
さらに、ＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間を接続するための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６が設けられている。そして、図７に示すように、図６に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０がシール材５２によりＴＦＴアレイ基板１０に固着されており、ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されている。また、図６に示すシール材５２に設けられた開口部は液晶注入口５２ａであり、封止材２５によって封止されている。
【００４３】
（ＴＦＴアレイ基板の構成）
図８において、本実施の形態における液晶ライトバルブ１の画像表示領域を構成するマトリクス状に形成された複数の画素には夫々、画素電極９と当該画素電極９をスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａがＴＦＴ３０のソース領域に電気的に接続されている。このＴＦＴ３０は、本発明に係る半導体装置を能動層として用いることで構成されたものである。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００４４】
また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍをこの順に線順次で印加するように構成されている。画素電極９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけオン状態とすることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板２０に形成された共通電極（後述する）との間で一定期間保持される。ここで、保持された画像信号がリークするのを防ぐために、画素電極９と共通電極との間に形成される液晶容量と並列に蓄積容量７０が設けられている。
【００４５】
図９に示すように、ＴＦＴアレイ基板１０上に、矩形状の複数の画素電極９（点線部９Ａにより輪郭が示されている）がマトリクス状に設けられており、画素電極９の縦横の境界に各々沿ってデータ線６ａおよび走査線３ａが設けられている。また、ＴＦＴ３０を構成する半導体層１ａのうち、図９中の右上がりの斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはそのままＴＦＴ３０のゲート電極として機能する。なお、ＴＦＴ３０の詳細な構造については後述する。
【００４６】
図９および図１０に示すように、本実施の形態では、蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅと画素電極９とに電気的に接続された画素電位側容量電極としての中継導電膜７１ａと、固定電位側容量電極としての容量線３００の一部とが、誘電体膜７５を介して対向配置されることにより形成されている。
【００４７】
また、蓄積容量７０は、遮光膜としての機能も有している。中継導電膜７１ａは、導電性のポリシリコン膜などからなり、容量線３００を構成する第２膜７３と比較して光吸収性が高く、第２膜７３とＴＦＴ３０との間に配置された光吸収層としての機能を持つ。さらに、中継導電膜７１ａは、画素電極９とＴＦＴ３０との導通を中継する機能を果たす。
【００４８】
また、容量線３００は、第１膜７２と第２膜７３とが積層形成された多層膜からなり、それ自体が遮光膜として機能するものである。第１膜７２は、第２膜７３とＴＦＴ３０との間に配置された光吸収層としての機能を持ち、例えば、膜厚５０ｎｍ〜１５０ｎｍ程度の導電性のポリシリコン膜や非晶質シリコン膜、単結晶シリコン膜等から構成される。また、第２膜７３は、ＴＦＴ３０の上側において入射光からＴＦＴ３０を遮光する遮光層としての機能を持ち、例えば、膜厚１５０ｎｍ程度のＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ、Ｐｂ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイドや、これらを積層したもの、あるいは、Ａｌ等の高融点金属でない金属などからなる。なお、第２膜７３は導電性を有する必要はないが、導電性を有する材料によって形成すれば、容量線３００をより低抵抗化できる。
【００４９】
また、中継導電膜７１ａと容量線３００との間には、図１０に示すように、誘電体膜７５が配置されている。誘電体膜７５は、例えば、膜厚５〜２００ｎｍ程度の比較的薄い酸化シリコン膜や、窒化シリコン膜、窒化酸化膜、あるいはそれらの積層膜から構成される。なお、誘電体膜７５は、蓄積容量７０を増大させる観点から、膜の信頼性が十分に得られる限りにおいて薄い程良い。
【００５０】
また、容量線３００は、平面的に見て、走査線３ａに沿ってストライプ状に延びる本線部分を含み、この本線部分からＴＦＴ３０に重なる個所が、図９中上下に突出している。そして、図９中、縦方向に夫々延びるデータ線６ａと横方向に夫々延びる容量線３００とが交差する領域に、ＴＦＴアレイ基板１０上におけるＴＦＴ３０が配置されている。すなわち、ＴＦＴ３０は、対向基板２０側から見て、データ線６ａと容量線３００とにより二重に覆われている。そして、相交差するデータ線６ａと容量線３００とにより、平面的に見て格子状の遮光層が構成されており、各画素の開口領域を規定している。
【００５１】
また、ＴＦＴアレイ基板１０上におけるＴＦＴ３０の下側には、上述した第２膜７３と同様の材質などからなる下側遮光膜１１ａが格子状に設けられている。これによりＴＦＴアレイ基板１０の下部側からの光（戻り光）がＴＦＴ３０に入り込むのを防止している。下側遮光膜１１ａは、容量線３００およびデータ線６ａの幅よりも狭く形成され、容量線３００およびデータ線６ａよりも一回り小さく形成されている。そして、ＴＦＴ３０のチャネル領域１ａは、低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃとの接合部を含めて、下側遮光膜１１ａの交差領域内に位置する。なお、下側遮光膜１１ａの内面には、光吸収層を設けてもよい。
【００５２】
また、容量線３００は、画素電極９が配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。さらに、下側遮光膜１１ａについても、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、容量線３００と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【００５３】
図９および図１０に示すように、データ線６ａはコンタクトホール８１を介して中継接続用の中継導電膜７１ｂに接続されており、中継導電膜７１ｂはコンタクトホール８２を介して例えばポリシリコン膜からなる半導体層１ａのうち高濃度ソース領域１ｄに電気的に接続されている。また、画素電極９は、中継導電膜７１ａを中継することにより、コンタクトホール８３およびコンタクトホール８を介して半導体層１ａのうちの高濃度ドレイン領域１ｅと電気的に接続されている。なお、中継導電膜７１ｂは、中継導電膜７１ａと同一膜から同時形成される。
【００５４】
また、走査線３ａ上には、高濃度ソース領域１ｄへ通じるコンタクトホール８２および高濃度ドレイン領域１ｅへ通じるコンタクトホール８３が各々開孔された第１層間絶縁膜４１が形成されている。第１層間絶縁膜４１上には中継導電膜７１ａ、７１ｂならびに容量線３００が形成されており、これらの上には、中継導電膜７１ａおよび７１ｂへ夫々通じるコンタクトホール８１およびコンタクトホール８が各々開孔された第２層間絶縁膜４２が形成されている。さらに、第２層間絶縁膜４２上には、データ線６ａが形成されており、これらの上には、中継導電膜７１ａへ通じるコンタクトホール８が形成された第３層間絶縁膜４３が形成されている。画素電極９は、このように構成された第３層間絶縁膜４３の上面に設けられている。
【００５５】
図９および図１０に示すように、本実施の形態の液晶ライトバルブ１は、透明な石英基板を基板本体１０ＡとするＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０にはインジウム錫酸化物（Indium Tin Oxide, 以下、ＩＴＯと略記する）等の透明導電膜からなる画素電極９が設けられており、その上側にはラビング処理等の所定の配向処理が施された配向膜１６が設けられている。配向膜１６は、例えば、ポリイミド膜などの有機膜からなる。また、ＴＦＴアレイ基板１０の基板本体１０Ａの液晶層５０と反対側には、偏光子１７が設けられている。
【００５６】
他方、対向基板２０には、基板本体２０Ａ上の全面にわたって共通電極２１が設けられ、共通電極２１の下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。共通電極２１も画素電極９と同様、例えばＩＴＯ膜などの透明導電性膜からなる。また配向膜２２は、ポリイミド膜などの有機膜からなる。また、対向基板２０の基板本体２０Ａの液晶層５０と反対側には、偏光子２４が形成されている。
【００５７】
このように構成され、画素電極９と共通電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、シール材５２により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９からの電界が印加されていない状態で、配向膜１６、２２により所定の配向状態をとる。また、液晶層５０は、例えば一種または数種類のネマティック液晶を混合した液晶からなる。さらに、ＴＦＴ３０の下には下地絶縁膜１２が設けられている。下地絶縁膜１２は、下側遮光膜１１ａからＴＦＴ３０を絶縁する機能の他、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等でＴＦＴ３０の特性の変化を防止する機能を有する。
【００５８】
（ＴＦＴの構成）
図１０に示すように、本実施形態ではＴＦＴ３０は、本発明の半導体装置を能動層として用いることで構成されている。すなわち、半導体層１ａは非単結晶シリコン層２１０及び単結晶シリコン層２２０の積層構造から構成される（図２、図４参照）。また、ＴＦＴ３０は、ＬＤＤ構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁薄膜２、半導体層１ａの低濃度ソース領域１ｂおよび低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄならびに高濃度ドレイン領域１ｅを備えている。
【００５９】
図１１はＴＦＴアレイ基板１０の製造工程を示す図である。まず、図１１（ａ）に示すように、透明な石英基板からなる基板本体１０Ａを用意し、遮光層１１を形成する。次に、図１１（ｂ）に示すように、遮光層１１の上にフォトレジストパターン１１３を形成する。次に、図１１（ｃ）に示すように、フォトレジストパターン１１３をマスクとして遮光層１１のエッチングを行い、トランジスタ形成領域以外の遮光層１１をドライエッチングにて除去し、エッチング後のフォトレジストパターン１１３を剥離することで下側遮光膜１１ａを形成する。次に、図１１（ｄ）に示すように、下側遮光膜１１ａとその上に形成される半導体層２５０との間の絶縁を確保するために、下地絶縁膜１２を堆積する。この下地絶縁膜１２にはシリコン酸化膜を用いた。このシリコン酸化膜は、例えばスパッタ法、あるいはＴＥＯＳ（テトラエチルオルソシリケート）を用いたプラズマＣＶＤ法により形成できる。
【００６０】
下地絶縁膜１２は、後述するように下側遮光膜１１ａの被覆段差を研磨によって平坦化しても半導体層２５０との十分な絶縁性を確保できる程度の膜厚とするのが好ましい。具体的には下地絶縁膜１２は、下側遮光膜１１ａの膜厚に対して５００〜１０００ｎｍ程度多く堆積するのがよい。本構成例においては下側遮光膜１１ａの膜厚４００ｎｍに対し、シリコン酸化膜をＴＥＯＳのプラズマＣＶＤにより１０００ｎｍ堆積させた。こうして得られた遮光層付きの基板は、基板表面が下側遮光膜１１ａの有無に応じて凹凸になっているため、このまま単結晶シリコン基板と貼り合わせを行うと凹凸の段差部分にボイド（空隙）が形成され、貼り合わせた際に接合強度の不均一が生じてしまう。
【００６１】
このため、図１１（ｅ）に示すように、下側遮光膜１１ａを形成した基板の表面をグローバルに研磨して平坦化する。研磨による平坦化の手法としては、ＣＭＰ（化学的機械的研磨）法を用いた。ＣＭＰ処理を行うことで、遮光層パターン端部の段差を小さくすることができ、単結晶シリコン基板貼り合わせの際にも基板全面で貼り合わせ強度が均一に得られる。その後、下側遮光膜１１ａが設けられた基板本体１０Ａ上に、本発明に係る半導体基板の製造方法により、半導体層１ａを形成することでＴＦＴアレイ基板１０が得られる。半導体層を形成する以下の工程については、説明を省略する。
【００６２】
（電子機器）
次に、電気光学装置を備えた電子機器の一例である投射型液晶表示装置を、図１２を参照して説明する。
図１２に示す投射型液晶表示装置（電子機器）１１００では、上述した液晶ライトバルブ１を含む液晶モジュールが、ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ、１００Ｂとして採用されている。
この液晶プロジェクタ１１００では、メタルハライドランプなどの白色光源のランプユニット１１０２から光が出射されると、３枚のミラー１１０６および２枚のダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの３原色に対応する光成分Ｒ、Ｇ、Ｂに分離され（光分離手段）、対応するライトバルブ１００Ｒ、１００Ｇ、１００Ｂ（液晶ライトバルブ１）に各々導かれる。この際に、光成分Ｂは、光路が長いので、光損失を防ぐために入射レンズ１１２２、リレーレンズ１１２３、および出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによって各々変調された３原色に対応する光成分Ｒ、Ｇ、Ｂは、ダイクロイックプリズム１１１２（光合成手段）に３方向から入射して再度合成された後、投射レンズ１１１４を介してスクリーン１１２０などにカラー画像として投射される。
【００６３】
上記の構成によれば、本発明の半導体基板６００から形成された液晶ライトバルブ１からなるＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ、１００Ｂを備えているため、投射型液晶表示装置は表示する画像をより高品質化することができる。
【００６４】
なお、本発明の技術範囲は上記の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、本発明は、反射型液晶表示装置、エレクトロルミネッセンス（ＥＬ）、デジタルマイクロミラーデバイス（ＤＭＤ、登録商標）、あるいはプラズマ発光や電子放出による蛍光等を用いた、さまざまな電気光学素子を用いた電気光学装置および該電気光学装置を備えた電子機器に対しても適用可能であるということは言うまでもない。
【図面の簡単な説明】
【００６５】
【図１】第１実施形態に係る半導体基板の製造方法を示す工程断面図である。
【図２】図１に続く半導体基板の製造方法を示す工程断面図である。
【図３】第２実施形態に係る半導体基板の製造方法を示す工程断面図である。
【図４】図３に続く半導体基板の製造方法を示す工程断面図である。
【図５】半導体装置の一実施形態の概略構成を示す断面図である。
【図６】電気光学装置の一実施例を示す液晶ライトバルブの概略構成図である。
【図７】図６のＨ−Ｈ´線に沿う断面図である。
【図８】液晶ライトバルブを構成する複数の画素の等価回路図である。
【図９】複数の画素郡の平面図である。
【図１０】図９のＡ−Ａ´線矢視による液晶ライトバルブの断面図である。
【図１１】ＴＦＴアレイ基板の製造工程を示す図である。
【図１２】電子機器の一例である投射型液晶表示装置の構成を示す図である。
【符号の説明】
【００６６】
１…液晶ライトバルブ（電気光学装置）、２００…単結晶シリコン基板（単結晶半導体基板）、２０５…水素イオン注入層（イオン注入層）、２１０…非晶質シリコン層（非単結晶半導体層）、２１１…シリコン酸化膜（絶縁層）、２２０…単結晶シリコン層（単結晶半導体層）、２５０…半導体層、５００…支持基板、６００…半導体基板、７００…半導体装置、１１００…投射型液晶表示装置（電子機器）
【図１】
2008124104.tif 000003
【図２】
2008124104.tif 000004
【図３】
2008124104.tif 000005
【図４】
2008124104.tif 000006
【図５】
2008124104.tif 000007
【図６】
2008124104.tif 000008
【図７】
2008124104.tif 000009
【図８】
2008124104.tif 000010
【図９】
2008124104.tif 000011
【図１０】
2008124104.tif 000012
【図１１】
2008124104.tif 000013
【図１２】
2008124104.tif 000014