(57)【要約】      （修正有）【課題】半導体パッケージ及びその製造方法を提供する。【解決手段】半導体パッケージ１００は、リード１５０が形成された上面１１０ａと、その背面１１０ｂを有する基板１１０を含む。前記基板１１０の上面１１０ａに取り付けられ、チップパッド１４０が形成された活性面１３０ａと、その背面１３０ｃを有する半導体チップ１３０を含む。前記チップパッド１４０と電気的に接続され、前記活性面１３０ａから前記半導体チップ１３０の側面１３０ｂに延長されて配置された再配線パターン１６０を含む。前記半導体チップ１３０の側面１３０ｂから前記再配線パターン１６０と前記リード１５０とを電気的に接続させる接続部１７０を含む。【選択図】図２Ｇ
2008124476.tif 000002
【特許請求の範囲】
【請求項１】
リードが配置された上面と背面を有する基板と、
前記基板の上面に取り付けられると共に、チップパッドが配置された活性面と背面を有する半導体チップと、
前記チップパッドと電気的に接続され、前記活性面から前記半導体チップの側面に延長された再配線パターンと、
前記半導体チップの側面から前記再配線パターンと前記リードとを電気的に接続させる接続部を含むことを特徴とする半導体パッケージ。
【請求項２】
前記再配線パターンは、前記半導体チップの活性面に配置されて前記チップパッドと電気的に接続される水平部と、前記水平部から延長されて前記半導体チップの側面に配置されて前記リードと隣り合う垂直部を含むことを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記接続部は、前記再配線パターンの垂直部と前記リードとを電気的に接続させることを特徴とする請求項２に記載の半導体パッケージ。
【請求項４】
前記接続部は、はんだバンプ又はスタッドバンプを含むことを特徴とする請求項３に記載の半導体パッケージ。
【請求項５】
前記接続部は、前記再配線パターンの垂直部と前記リードが溶着されたものであることを特徴とする請求項３に記載の半導体パッケージ。
【請求項６】
前記基板は、前記基板の上面に形成されて前記半導体チップを覆う絶縁体と、前記基板の背面に形成された外部接続端子をさらに含むことを特徴とする請求項１に記載の半導体パッケージ。
【請求項７】
前記基板の上面と前記半導体チップの背面との間に前記半導体チップを前記基板の上面に取り付ける接着剤をさらに含むことを特徴とする請求項１に記載の半導体パッケージ。
【請求項８】
チップパッドが形成された第１上面とその反対面である第１下面を有する第１基板を形成する段階と、
前記第１上面の一部を除去してソーイング溝を形成する段階と、
前記第１基板上に導電パターンを形成する段階と、
前記第１下面の一部を除去して前記導電パターンの一部で構成される再配線パターンを有する複数個の半導体チップに分離させる段階と、
前記複数個の半導体チップから選択される何れか一つの半導体チップをリードが形成された第２上面と第２下面を有する第２基板上に実装する段階と、
前記リードと前記再配線パターンとを電気的に接続させる接続部を形成して前記選択される半導体チップと前記第２基板とを電気的に接続させる段階とを含むことを特徴とする半導体パッケージの製造方法。
【請求項９】
前記複数個の半導体チップに分離させる段階は、前記第１下面の一部を除去して前記ソーイング溝の底面部を除去する段階を含み、
前記複数個の半導体チップは、各々前記チップパッドが形成された活性面と、前記活性面の背面と、側面を有し、
前記再配線パターンは、前記半導体チップの活性面上に形成されて前記チップパッドと電気的に接続される水平部と、前記半導体チップの側面上に形成されて前記水平部から延長される垂直部とを含むことを特徴とする請求項８に記載の半導体パッケージの製造方法。
【請求項１０】
前記選択される半導体チップを実装する段階は、前記選択される半導体チップの背面と前記第２基板の第２上面との間に接着剤を介して前記選択される半導体チップを前記第２基板上に取り付ける段階を含むことを特徴とする請求項９に記載の半導体パッケージの製造方法。
【請求項１１】
前記選択される半導体チップと前記第２基板とを電気的に接続させる段階は、前記再配線パターンの垂直部と前記リードとの間にはんだバンプ又はスタッドバンプを形成する段階を含むことを特徴とする請求項９に記載の半導体パッケージの製造方法。
【請求項１２】
前記選択される半導体チップと前記第２基板とを電気的に接続させる段階は、前記再配線パターンの垂直部と前記リードとを溶着する段階を含むことを特徴とする請求項９に記載の半導体パッケージの製造方法。
【請求項１３】
前記再配線パターンの垂直部と前記リードとを溶着する段階は、熱、レーザー、超音波の中で何れか一つを利用することを特徴とする請求項１２に記載の半導体パッケージの製造方法。
【請求項１４】
複数個のリードが配置された上面と、その上面の反対面である背面を有する基板と、
前記基板の上面に取り付けられた複数個のチップパッドが配置された活性面と、その活性面の反対面である背面を有する半導体チップと、
前記チップパッドと電気的に接続され、前記半導体チップの活性面上に延長された水平部と前記半導体チップの側面に配置された垂直部とを有する複数個の再配線パターンとを含み、
前記複数個の再配線パターンは、前記複数個のリードと各々電気的に接続されることを特徴とする半導体パッケージ。
【請求項１５】
前記再配線パターンの垂直部と前記リードとを電気的に接続させる複数個の接続部をさらに含むことを特徴とする請求項１４に記載の半導体パッケージ。
【請求項１６】
前記複数個の接続部は、はんだバンプ又はスタッドバンプを含むことを特徴とする請求項１５に記載の半導体パッケージ。
【請求項１７】
前記複数個の再配線パターンは、前記複数個のリードと各々溶着されることを特徴とする請求項１４に記載の半導体パッケージ。
【請求項１８】
前記基板の上面に配置されて前記半導体チップを封止する絶縁体と、前記基板の背面に配置された複数個の外部接続端子をさらに含むことを特徴とする請求項１４に記載の半導体パッケージ。
【請求項１９】
前記基板の上面と前記半導体チップの背面との間に前記半導体チップを接着する接着剤をさらに含むことを特徴とする請求項１４に記載の半導体パッケージ。
【請求項２０】
前記複数個の再配線パターンの垂直部と前記半導体チップとの間に配置された絶縁膜をさらに含むことを特徴とする請求項１４に記載の半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体パッケージ及びその製造方法に係り、より詳しくは軽薄短小化が実現できる半導体パッケージ及びその製造方法に関する。
【背景技術】
【０００２】
一般的に、半導体パッケージは半導体チップと基板が接着され、ボンディングワイヤーによって半導体チップが基板と電気的に接続され、絶縁体によってボンディングワイヤー及び半導体チップが外部の湿気又は汚染から保護される構造を有する。そして、半導体パッケージは基板の背面に外部との入出力端子として役割をするはんだボールを有する。図１は従来技術による半導体パッケージを示す断面図である。
【０００３】
図１を参照すれば、従来の半導体パッケージ１０は半導体チップ１３が接着剤１２を媒介として印刷回路基板１１の上に装着される。印刷回路基板１１に形成されたパッド１５と半導体チップ１３に形成されたパッド１４はボンディングワイヤー１６によって互いに繋がるので、印刷回路基板１１と半導体チップ１３が電気的に接続される。印刷回路基板１１の下には外部接続端子であるはんだボール１９が複数個取り付けられている。半導体チップ１３は絶縁体１８によって覆われているので外部から保護される。
【０００４】
上述した様に、従来には印刷回路基板１１と半導体チップ１３の間の電気的な接続はボンディングワイヤー１６を利用した。前記の様にワイヤーボンディングの技術を使う場合、ボンディングワイヤー１６の上端１６ａと絶縁体１８の上端１８ａとの間隔Ｄ１を余程確保しなければならない。この間隔Ｄ１は半導体パッケージ１０の全体の高さＨと積層数に影響を及ぼす。また、半導体パッケージ１０の軽薄化に制約となる。
【０００５】
また、半導体チップ１３と印刷回路基板１１との接続部、即ち、半導体チップ１３の側面１３ｂと絶縁体１８の側面１８ｂとの間隔Ｄ２も余程確保しなければならない。この間隔Ｄ２は半導体パッケージ１０の幅Ｗに影響を与え、半導体パッケージ１０の短小化に制約となる。以上の様に、従来の半導体パッケージ１０はボンディングワイヤー１６の使用により幅Ｗ及び高さＨを小さくするのが難しいので、半導体パッケージ１０の軽薄短小化に限界がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は上述した従来技術の問題点を解決する為に案出されたもので、本発明の目的は軽薄短小化が実現できる半導体パッケージ及びその製造方法を提供することである。
【０００７】
本発明は、半導体パッケージの大きさを縮めるのに制約要因となるボンディングワイヤーを採択しなくて、再配線パターン技術を利用して半導体チップと印刷回路基板を電気的に接続させることを特徴とする。
【課題を解決するための手段】
【０００８】
本発明の実施形態による半導体パッケージは、リードが形成された上面と背面を有する基板と、前記基板の上面に取り付けられ、チップパッドが形成された活性面と背面を有する半導体チップと、前記チップパッドと電気的に接続され、前記活性面から前記半導体チップの側面に延長された再配線パターンと、前記半導体チップの側面から前記再配線パターンとリードとを電気的に接続させる接続部を含むことを特徴とする。
【０００９】
本発明の実施形態の半導体パッケージに於いて、前記再配線パターンは、前記半導体チップの活性面に形成されて前記チップパッドと電気的に接続される水平部と、前記水平部から延長されて前記半導体チップの側面に形成されて前記リードと隣り合う垂直部を含む。
【００１０】
本発明の実施形態の半導体パッケージに於いて、前記接続部は、前記再配線パターンの垂直部と前記リードとを電気的に接続させる。前記接続部は、はんだバンプ又はスタッドバンプを含む。又は、前記接続部は、前記再配線パターンの垂直部と前記リードが溶着される。
【００１１】
本発明の実施形態の半導体パッケージに於いて、前記基板は、前記基板の上面に形成されて前記半導体チップを覆う絶縁体と、前記基板の背面に形成された外部接続端子をさらに含む。
【００１２】
本発明の実施形態の半導体パッケージに於いて、前記基板の上面と前記半導体チップの背面の間に介されて前記半導体チップを前記基板の上面に取り付ける接着剤をさらに含む。
【００１３】
本発明の実施形態による半導体パッケージの製造方法は、チップパッドが形成された第１上面とその反対面である第１下面を有する第１基板を形成する段階と、前記第１上面の一部を除去してソーイング溝を形成する段階と、前記第１基板上に導電パターンを形成する段階と、前記第１下面の一部を除去して前記導電パターンの一部で構成される再配線パターンを有する複数個の半導体チップに分離させる段階と、前記複数個の半導体チップから選択される何れか一つの半導体チップをリードが形成された第２上面と第２下面を有する第２基板上に実装する段階と、前記リードと前記再配線パターンとを電気的に接続させる接続部を形成して前記選択される半導体チップと前記第２基板とを電気的に接続させる段階とを含むことを特徴とする。
【００１４】
本発明の実施形態の半導体パッケージの製造方法に於いて、前記複数個の半導体チップに分離させる段階は、前記第１下面の一部を除去して前記ソーイング溝の底面部を除去する段階を含み、前記複数個の半導体チップは、各々前記チップパッドが形成された活性面と、前記活性面の背面と、側面を有し、前記再配線パターンは、前記半導体チップの活性面上に形成されて前記チップパッドと電気的に接続される水平部と、前記半導体チップの側面上に形成されて前記水平部から延長される垂直部とを含む前記再配線パターンを形成する段階を含む。
【００１５】
本発明の実施形態の半導体パッケージの製造方法に於いて、前記半導体チップを実装する段階は、前記半導体チップの背面と前記第２基板の第２上面の間に接着剤を介して前記半導体チップを前記第２基板上に取り付ける段階を含む。
【００１６】
本発明の実施形態の半導体パッケージの製造方法に於いて、前記半導体チップと前記第２基板とを電気的に接続させる段階は、前記再配線パターンの垂直部と前記リードとの間にはんだバンプ又はスタッドバンプを形成する段階を含む。
【００１７】
本発明の実施形態の半導体パッケージの製造方法に於いて、前記半導体チップと前記第２基板とを電気的に接続させる段階は、前記再配線パターンの垂直部と前記リードとを溶着する段階を含む。前記再配線パターンの垂直部と前記リードとを溶着する段階は、熱、レーザー、超音波を利用する。
【００１８】
本発明の他の実施形態による半導体パッケージは、複数個のリードが配置された上面と背面を有する基板と、前記基板の上面に取り付けられると共に、複数個のチップパッドが配置された活性面と背面を有する半導体チップと、前記チップパッドと電気的に接続され、前記半導体チップの活性面上に延長された水平部と前記半導体チップの側面に配置された垂直部を有する複数個の再配線パターンを含み、前記複数個の再配線パターンは前記複数個のリードと各々電気的に接続されることを特徴とする。
【００１９】
本発明の他の実施形態の半導体パッケージに於いて、前記再配線パターンの垂直部と前記リードを電気的に接続させる複数個の接続部をさらに含む。
【００２０】
本発明の他の実施形態の半導体パッケージに於いて、前記接続部等ははんだバンプ又はスタッドバンプを含む。
【００２１】
本発明の他の実施形態の半導体パッケージに於いて、前記複数個の再配線パターンは前記複数個のリードと各々溶着される。
【００２２】
本発明の他の実施形態の半導体パッケージに於いて、前記基板の上面に配置されて前記半導体チップを封止する絶縁体と、前記基板の背面に配置された複数個の外部接続端子をさらに含む。
【００２３】
本発明の他の実施形態の半導体パッケージに於いて、前記基板の上面と前記半導体チップの背面との間に介される接着剤をさらに含む。
【００２４】
本発明の他の実施形態の半導体パッケージに於いて、前記複数個の再配線パターンの垂直部と前記半導体チップの間に配置された絶縁膜をさらに含む。
【００２５】
本発明によると、従来のボンディングワイヤー技術を使用するとき、発生する技術的な限界を克服する為にボンディングワイヤーを採択しなくて、再配線技術を利用して半導体チップと印刷回路基板を電気的に接続する。
【発明の効果】
【００２６】
本発明によると、従来のボンディングワイヤーの技術的な限界を乗り越える為に、ボンディングワイヤーの技術を採択しなくて、再配線の技術を利用して半導体チップと印刷回路基板を電気的に接続する。これによって、ボンディングワイヤーによる半導体パッケージの大きさを小さくすることができ、半導体パッケージの軽薄短小化が実現できる。
【発明を実施するための最良の形態】
【００２７】
以下に、本発明による半導体パッケージ及びその製造方法を添付される図面を参照して詳しく説明する。
【００２８】
本発明の長所は図面を参照する詳細な説明と特許請求の範囲を通じて明らかになる。また、本発明は添付される図面及び後の詳細な説明によって良く理解できるであろう。
【００２９】
（第１実施形態）
図２Ａ乃至図２Ｇは本発明の第１実施形態による半導体パッケージの製造方法を示す工程断面図であり、その中で、図２Ｆは図２Ｅの側面を拡大して示す断面図である。
【００３０】
図２Ａを参照すれば、第１実施形態の半導体パッケージの製造方法は、先ず基板１０１を準備する。一つの例として、基板１０１はシリコンウェハの様な半導体基板を使う。半導体基板１０１はチップパッド１４０と回路パターンが形成される上面１０１ａと、背面１０１ｂを有する。半導体基板１０１は、後の工程によって各々の半導体チップになるチップ領域Ａと、チップ領域Ａの間を区分し、ソーイング工程によって除去されるソーイング領域Ｂに区分される。半導体基板１０１の上面１０１ａにはチップパッド１４０と回路パターンを外部から保護する保護膜１３５が形成される。ソーイング領域Ｂに該当する半導体基板１０１を上面１０１ａから背面１０１ｂの方に一定の深さを除去してソーイング溝１０３を形成する。ソーイング溝１０３はブレード又はレーザーを利用して形成することができる。前記の様に形成されたソーイング溝１０３は、側面１０３ｂと底面１０３ａを有する。
【００３１】
図２Ｂを参照すれば、導電体の蒸着及びパターニングによって半導体基板１０１の上面１０１ａの一部とソーイング溝１０３の底面１０３ａ及び側面１０３ｂに導電パターン１５５を形成する。これと違う様に、導電パターン１５５は基板１０１の上面１０１ａの全体にわたって形成しても良い。導電パターン１５５を形成するとき、導電パターン１５５が上面１０１ａに形成されたチップパッド１４０と電気的に接続される様にする。導電パターン１５５が形成されると、半導体基板１０１の上面１０１ａから除去面１０１ｃまでの半導体基板１０１の一部を除去する。半導体基板１０１の除去はよく知られたバックラップ（ｂａｃｋｌａｐ）工程を利用する。除去面１０１ｃはソーイング溝１０３の底面１０３ａと同じ深さ又はさらに深い位置まで形成される。即ち、半導体基板１０１の一部除去によってソーイング溝１０３の底面１０３ａまで除去される様にする。
【００３２】
図２Ｃを参照すれば、前記工程等によって半導体基板１０１は各々の半導体チップ等１３０に分離される。これと同時に、導電パターン１５５も一部が除去されて再配線パターン１６０が形成される。半導体チップ１３０は活性面１３０ａと側面１３０ｂと背面１３０ｃを有する。半導体チップ１３０の活性面１３０ａは半導体基板１０１の上面１０１ａの一部としてチップパッド１４０と保護膜１３５が配置され、活性面１３０ａの一部と側面１３０ｂにはチップパッド１４０と電気的に接続される再配線パターン１６０が配置される。再配線パターン１６０は活性面１３０ａに形成された水平部１６０ａと、水平部１６０ａから延長されて側面１３０ｂに形成された垂直部１６０ｂに区分される。即ち、再配線パターン１６０は活性面１３０ａから側面１３０ｂの方に延長される。
【００３３】
図２Ｄを参照すれば、接着剤１２０を媒介として基板１１０の上に半導体チップ１３０が取り付けられる。基板１１０はチップの実装体として印刷回路基板を使っても良い。印刷回路基板１１０は半導体チップ１３０が取り付けられる上面１１０ａと背面１１０ｂを有し、上面１１０ａには導電体から構成された基板リード１５０が形成される。接着剤１２０は半導体チップ１３０の背面１３０ｃと印刷回路基板１１０の上面１１０ａの間に配置される。即ち、半導体チップ１３０の背面１３０ｃと印刷回路基板１１０の上面１１０ａが互いに向い合う様にして半導体チップ１３０が印刷回路基板１１０の上に取り付けられる。基板リード１５０は半導体チップ１３０の側面１３０ｂに形成された再配線パターン１６０の垂直部１６０ｂと隣り合う様に配置される。
【００３４】
図２Ｅを参照すれば、再配線パターン１６０の垂直部１６０ｂと基板リード１５０の間に導電体として接続部１７０を形成する。接続部１７０によって再配線パターン１６０と基板リード１５０は電気的に接続される。これによって、半導体チップ１３０と印刷回路基板１１０が電気的に接続される。接続部１７０は一つの例としてはんだバンプ、スタッドバンプの形態に形成できる。又は、接続部１７０はワイヤーの形態に形成できる。
【００３５】
図２Ｆを参照すれば、再配線パターン１６０は上述した様に保護膜１３５が形成された半導体チップ１３０の活性面１３０ａの上に形成された水平部１６０ａと、水平部１６０ａから延長されて半導体チップ１３０の側面１３０ｂに形成された垂直部１６０ｂから構成される。垂直部１６０ｂは接続部１７０によって基板リード１５０と電気的に接続される。基板リード１５０は印刷回路基板１１０の上面１１０ａに配置される。半導体チップ１３０は接着剤１２０を媒介として印刷回路基板１１０の上面１１０ａに取り付けられる。再配線パターン１６０と基板リード１５０は左右の方向Ｃに複数個が配列される。
【００３６】
図２Ｇを参照すれば、絶縁体１８０を基板１１０の上に形成して半導体チップ１３０が絶縁体１８０によって覆われる様にする。絶縁体１８０は封止体として半導体チップ１３０を外部からの衝撃、汚染等から保護する。印刷回路基板１１０の背面１１０ｂにははんだボールの様な外部接続端子１９０を形成する。これによって、半導体パッケージ１００が形成される。
【００３７】
前記の様な工程等を経て形成された半導体パッケージ１００は絶縁体１８０の上端１８０ａと再配線パターン１６０の水平部１６０ａとの間隔Ｄ１を従来に比べて著しく減らすことができる。これによって、半導体パッケージ１００の全体の高さＨが低くなり、半導体パッケージ１００を薄膜化することができる。また、半導体チップ１３０と印刷回路基板１１０との電気的な接続部分の間隔、即ち、半導体チップ１３０の側面１３０ｂと絶縁体１８０の側面１８０ｂとの間隔Ｄ２が従来に比べて狭くなる。これによって、半導体パッケージ１００の全体の幅Ｗが狭くなって半導体パッケージ１００の大きさが小さくなる。
【００３８】
（第２実施形態）
図３Ａ乃至図３Ｃは本発明の第２実施形態による半導体パッケージの製造方法を示す工程断面図である。第２実施形態は上述した第１実施形態と同様であるので、第１実施形態と異なる点を主として説明し、同じ技術部分は説明を省略する。
【００３９】
図３Ａを参照すれば、第２実施形態の半導体パッケージの製造方法は、上述した図２Ａ乃至図２Ｄから説明した様に関連工程を進行して印刷回路基板２１０の上に接着剤２２０を媒介として半導体チップ２３０が取り付けられる。印刷回路基板２１０は半導体チップ２３０が実装される上面２１０ａと、背面２１０ｂを有する。印刷回路基板１１０の上面２１０ａには基板リード２５０が形成される。半導体チップ２３０は印刷回路基板２１０の上面２１０ａと向い合う背面２３０ｃ、活性面２３０ａ、側面２３０ｂを有する。半導体チップ２３０の活性面２３０ａの上にはチップパッド２４０と保護膜２３５が形成され、チップパッド２４０と電気的に接続される再配線パターン２６０が形成される。再配線パターン２６０は、半導体チップ２３０の活性面２３０ａの上に形成されてチップパッド２４０と電気的に接続される水平部２６０ａと、水平部２６０ａから延長されて半導体チップ２３０の側面２３０ｂに形成されて基板リード２５０と隣り合う垂直部２６０ｂとに区分できる。
【００４０】
図３Ｂを参照すれば、再配線パターン２６０の垂直部２６０ｂと基板リード２５０を溶着させる。再配線パターン２６０と基板リード２５０との溶着は、よく知られた技術例えば、高熱、レーザー、超音波を利用して実施できる。上述した溶着工程によって再配線パターン２６０の垂直部２６０ｂの中の一部又は垂直部２６０ｂの一部と基板リード２５０の一部が接続部２７０を構成する。溶着によって形成された接続部２７０が半導体チップ２３０と印刷回路基板２１０とを電気的に接続させる。
【００４１】
図３Ｃを参照すれば、半導体チップ２３０を保護する絶縁体２８０を形成し、印刷回路基板２１０の背面２１０ｂに複数個の外部接続端子２９０が取り付けられると、半導体パッケージ２００が形成される。半導体パッケージ２００は絶縁体２８０の上端２８０ａと再配線パターン２６０の水平部２６０ａとの間隔Ｄ１が狭くなり、半導体パッケージ２００の全体の高さＨが低くなる。また、半導体チップ２３０の側面２３０ｂと絶縁体２８０の側面２８０ｂとの間隔Ｄ２が狭くなり、半導体パッケージ２００の全体の幅Ｗが小さくなる。
【００４２】
以上の詳細な説明は本発明の目的を外れない範囲の内で多様に組み合わせ及び変更できる。
【図面の簡単な説明】
【００４３】
【図１】従来技術による半導体パッケージを示す断面図である。
【図２Ａ】本発明の第１実施形態による半導体パッケージの製造方法を示す工程断面図である。
【図２Ｂ】本発明の第１実施形態による半導体パッケージの製造方法を示す工程断面図である。
【図２Ｃ】本発明の第１実施形態による半導体パッケージの製造方法を示す工程断面図である。
【図２Ｄ】本発明の第１実施形態による半導体パッケージの製造方法を示す工程断面図である。
【図２Ｅ】本発明の第１実施形態による半導体パッケージの製造方法を示す工程断面図である。
【図２Ｆ】本発明の第１実施形態による半導体パッケージの製造方法を示す工程断面図である。
【図２Ｇ】本発明の第１実施形態による半導体パッケージの製造方法を示す工程断面図である。
【図３Ａ】本発明の第２実施形態による半導体パッケージの製造方法を示す工程断面図である。
【図３Ｂ】本発明の第２実施形態による半導体パッケージの製造方法を示す工程断面図である。
【図３Ｃ】本発明の第２実施形態による半導体パッケージの製造方法を示す工程断面図である。
【符号の説明】
【００４４】
１００  半導体パッケージ
１０１  半導体基板
１０３  ソーイング溝
１１０  印刷回路基板
１２０  接着剤
１３０  半導体チップ
１３５  保護膜
１４０  チップパッド
１５０  基板リード
１５５  導電パターン
１６０  再配線パターン
１７０  接続部
１８０  絶縁体
１９０  外部接続端子
【図１】
2008124476.tif 000003
【図２Ａ】
2008124476.tif 000004
【図２Ｂ】
2008124476.tif 000005
【図２Ｃ】
2008124476.tif 000006
【図２Ｄ】
2008124476.tif 000007
【図２Ｅ】
2008124476.tif 000008
【図２Ｆ】
2008124476.tif 000009
【図２Ｇ】
2008124476.tif 000010
【図３Ａ】
2008124476.tif 000011
【図３Ｂ】
2008124476.tif 000012
【図３Ｃ】
2008124476.tif 000013