(57)【要約】【課題】リーク電流が少ない半導体装置の製造方法を提供する。【解決手段】ＧａＮ層３上に形成された第１の半導体層４上の一部の領域に無機膜５を形成すると共に、無機膜５を介して相互に対向する領域に電極６及び７を形成する。第１の半導体層４はＡｌＧａＮ層とする。次に、第１の半導体層４上における無機膜５と電極６とに挟まれた領域、及び無機膜５と電極７とに挟まれた領域の各々に、第２の半導体層８を形成する。第２の半導体層８としては、ＭＯＣＶＤ法によりＡｌＧａＮ層を形成する。その後、無機膜５を除去し、凹み９を形成する。次に、絶縁膜１０を形成し、凹み９内に電極１１を形成する。これにより、半導体装置１９が作製される。【選択図】図１
2008124353.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＮ層上に形成された第１の半導体層上の一部の領域に無機膜を形成すると共に、前記第１の半導体層上における前記無機膜を介して相互に対向する領域に第１及び第２の電極を形成する工程と、
前記第１の半導体層上における前記無機膜と前記第１の電極とに挟まれた領域及び前記無機膜と前記第２の電極とに挟まれた領域の各々に第２の半導体層を形成する工程と、
前記無機膜を除去する工程と、
前記第１及び第２の半導体層上に絶縁膜を形成する工程と、
前記絶縁膜上における前記無機膜を除去した領域に第３の電極を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記第１及び第２の電極の材料の融点は、前記第２の半導体層の形成温度よりも高いことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記第１の半導体層の組成は、ＡｌＸＧａ１−ＸＮ（Ｘは０．０５乃至０．２）とし、
前記第２の半導体層の組成は、ＡｌＹＧａ１−ＹＮ（Ｙは０．２乃至０．３）とすることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
前記第１の半導体層の厚さは、２乃至１０ナノメートルとし、
前記第２の半導体層の厚さは、１５乃至７０ナノメートルとすることを特徴とする請求項２または３に記載の半導体装置の製造方法。
【請求項５】
前記第２の半導体層を形成する工程は、
ＡｌＮ層を形成する工程と、
前記ＡｌＮ層上にＡｌＧａＮ層を形成する工程と、
を有することを特徴とする請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、チャネル層及び電子供給層を備えたヘテロ接合型の半導体装置の製造方法に関する。
【背景技術】
【０００２】
炭化シリコン、窒化ガリウム等のワイドギャップ系の半導体装置は、シリコン系の半導体装置の性能限界を大きく超えた性能を有するため、次世代のパワーデバイスとして有望視され、研究開発が進められている。このような半導体装置として、基板上にバッファー層、チャネル層としてのＧａＮ層、電子供給層としてのＡｌＧａＮ層が積層され、ＡｌＧａＮ層上にソース電極、ドレイン電極及びゲート電極が形成されたＧａＮ／ＡｌＧａＮ系半導体装置が提案されている（例えば、特許文献１参照。）。
【０００３】
ところで、パワーデバイスにおいては、安全性を確保するために、ノーマリーオフ型の動作が要求される。このため、ゲート電極に電圧が印加されていないときは、チャネル層におけるゲート電極の直下域においては、二次元電子ガス（２ＤＥＧ）を枯渇させる必要がある。一方、オン抵抗を低減するためには、ゲート電極にオン電圧が印加されているときに、チャネル層には一定量以上の二次元電子ガスが形成される必要がある。
【０００４】
このため、ＡｌＧａＮ層の一部をリセスエッチングによって部分的に除去し、この除去した部分にゲート電極を形成する技術が開発されている。これにより、ゲート電極の直下域におけるＡｌＧａＮ層の厚さが、それ以外の領域におけるＡｌＧａＮ層の厚さよりも薄くなり、ゲート電極の直下域におけるＡｌ量が、それ以外の領域よりも少なくなる。この結果、ノーマリーオフ型の動作と低いオン抵抗とを両立させることができる。
【０００５】
しかしながら、この従来の技術においては、リセスエッチングによってＡｌＧａＮ層にダメージを導入してしまい、このダメージを除去することが困難であること、及び、この部分の界面制御が困難であることから、オフ時のリーク電流が多いという問題がある。また、このリセスエッチングの際には、ＡｌＧａＮ層の膜厚を数ｎｍオーダーで制御する必要があるが、このような膜厚制御は極めて困難である。このため、このようなデバイスにおいて安定した閾値電圧（Ｖｔｈ）を得ることができないという問題がある。
【０００６】
【特許文献１】特開２００５−１３６００１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、リーク電流が少ない半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、ＧａＮ層上に形成された第１の半導体層上の一部の領域に無機膜を形成すると共に、前記第１の半導体層上における前記無機膜を介して相互に対向する領域に第１及び第２の電極を形成する工程と、前記第１の半導体層上における前記無機膜と前記第１の電極とに挟まれた領域及び前記無機膜と前記第２の電極とに挟まれた領域の各々に第２の半導体層を形成する工程と、前記無機膜を除去する工程と、前記第１及び第２の半導体層上に絶縁膜を形成する工程と、前記絶縁膜上における前記無機膜を除去した領域に第３の電極を形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【０００９】
本発明によれば、リーク電流が少ない半導体装置を製造することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態について、添付の図面を参照して詳細に説明する。  
図１（ａ）乃至（ｃ）は、本実施形態に係る半導体装置の製造方法を例示する工程断面図である。  
先ず、図１（ａ）に示すように、基板１上にバッファー層２を形成し、その後、窒化ガリウム（ＧａＮ）層３を形成する。次に、ＧａＮ層３上に第１の半導体層４を形成する。第１の半導体層４は、例えば窒化アルミニウムガリウム（ＡｌＧａＮ）層であり、ＧａＮ層３との間でヘテロ接合を形成する。次に、第１の半導体層４上の一部の領域に無機膜５を形成すると共に、第１の半導体層４上における無機膜５を介して対向する領域に電極６（第１の電極）及び電極７（第２の電極）を形成する。電極６及び７は、第１の半導体層４に対してオーミック接続可能なオーミックメタルであり、且つ、融点が後述する第２の半導体層８の形成温度よりも高い材料により形成する。
【００１１】
次に、図１（ｂ）に示すように、第１の半導体層４上における無機膜５並びに電極６及び７が配置されていない領域に、第２の半導体層８を形成する。すなわち、少なくとも、無機膜５と電極６とに挟まれた領域、及び無機膜５と電極７とに挟まれた領域の各々に、第２の半導体層８を形成する。第２の半導体層８としては、例えば、ＭＯＣＶＤ法（Metal Organic Chemical Vapor Deposition法：有機金属化学気相成長法）によりＡｌＧａＮ層を形成する。このとき、例えば、第２の半導体層８を形成するＡｌＧａＮのアルミニウム（Ａｌ）濃度を、第１の半導体層４を形成するＡｌＧａＮのＡｌ濃度よりも高くする。次に、無機膜５を除去する。これにより、第２の半導体層８に、底面において第１の半導体層４が露出した凹み９が形成される。
【００１２】
次に、図１（ｃ）に示すように、第１の半導体層４及び第２の半導体層８上における電極６及び７上を除く領域に、絶縁膜１０を形成する。次に、絶縁膜１０上における無機膜５（図１（ａ）参照）を除去した領域、すなわち凹み９内に、電極１１を形成する。その後、例えば、パッシベーション膜（図示せず）、電極６、７、１１のそれぞれに接続された取出電極（図示せず）、フィールドプレート（図示せず）などを形成することにより、半導体装置１９が作製される。
【００１３】
このようにして作製された半導体装置１９においては、例えば、電極６をソース電極として使用し、電極７をドレイン電極として使用し、電極１１をゲート電極として使用することができる。このとき、ＧａＮ層３はチャネル層として機能し、第１の半導体層４及び第２の半導体層８は電子供給層として機能し、絶縁膜１０はゲート絶縁膜として機能する。
【００１４】
また、電子供給層における電極１１の直下域の部分には、第２の半導体層８は設けられておらず、第１の半導体層４のみが設けられているため、この部分はそれ以外の部分よりも層厚が薄い。このため、電子供給層における電極１１の直下域の部分の単位面積当たりのＡｌ量は、それ以外の部分の単位面積当たりのＡｌ量よりも少なく、半導体装置１９のオフ時に、二次元電子ガスが枯渇する。これにより、ノーマリーオフの動作が実現できる。また、電子供給層における電極１１の直下域以外の部分には、第１の半導体層４及び第２の半導体層８の双方が形成されているため、十分な量のＡｌが存在する。このため、半導体装置１９のオン抵抗を低減することができる。
【００１５】
そして、本実施形態においては、一旦無機膜５を形成した後、第２の半導体層８を形成し、その後、無機膜５を除去しているため、第１の半導体層４のリセスエッチングを行うことなく、電子供給層に電極１１を配置するための凹み９を形成することができる。これにより、凹み９の形成に伴って電子供給層がダメージを受けることがなく、電子供給層とチャネル層との界面が安定する。この結果、オン時のリーク電流を抑制することができる。すなわち、本実施形態によれば、リーク電流が少ない半導体装置を製造することができる。
【００１６】
次に、本実施形態を具現化するための具体例について説明する。  
図２（ａ）乃至（ｃ）、図３（ａ）乃至（ｃ）、図４（ａ）及び（ｂ）並びに図５（ａ）及び（ｂ）は、本具体例に係る半導体装置の製造方法を例示する工程断面図である。  
本具体例においては、ＧａＮ−ＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）の製造方法について説明する。
【００１７】
先ず、図２（ａ）に示すように、基板２１を用意する。基板２１には、例えば、シリコン（Ｓｉ）基板を使用するが、これには限定されず、サファイア基板、炭化シリコン（ＳｉＣ）基板、窒化ガリウム（ＧａＮ）基板又は窒化アルミニウム（ＡｌＮ）基板などを使用してもよい。
【００１８】
そして、基板２１上に、バッファー層２２を形成する。バッファー層２２は、例えば３族窒化物半導体により形成し、例えば、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）又は窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などにより形成する。バッファー層２２は、例えばＭＯＣＶＤ法により成膜することができるが、ＭＢＥ法（Molecular Beam Epitaxy法：分子線エピタキシー法）によって成膜してもよい。次に、バッファー層２２上に、例えばＭＯＣＶＤ法又はＭＢＥ法により、窒化ガリウム（ＧａＮ）層２３を形成する。このＧａＮ層２３は、ＧａＮ−ＨＥＭＴの完成後には、チャネル層として機能する。
【００１９】
次に、図２（ｂ）に示すように、ＧａＮ層２３上に、例えばＭＯＣＶＤ法又はＭＢＥ法により、第１の半導体層としての窒化アルミニウムガリウム（ＡｌＧａＮ）層２４を形成する。ＡｌＧａＮ層２４の厚さは例えば２乃至１０ナノメートル（ｎｍ）とすることが好ましく、例えば５乃至１０ナノメートルとすることがより好ましく、例えば１０ナノメートルとする。また、ＡｌＧａＮ層２４の組成は、例えば、ＡｌＸＧａ１−ＸＮ（Ｘは０．０５乃至０．２）とすることが好ましい。ＡｌＧａＮ層２４はＧａＮ層２３との間でヘテロ接合を形成する。
【００２０】
次に、図２（ｃ）に示すように、ＡｌＧａＮ層２４上の全面に、例えば、ＣＶＤ法（Chemical Vapor Deposition法：化学気相成長法）により酸化シリコン（ＳｉＯ２）を堆積させ、これをリソグラフィ法によりパターニングされたレジスト膜（図示せず）を用いて、エッチング等により選択的に除去することにより、ゲート電極３１（図４（ａ）参照）が形成される予定の領域のみに残留させる。これにより、ＡｌＧａＮ層２４上の一部の領域に無機膜としてのＵＤＯ（Undoped Oxide）２５を形成する。なお、ＵＤＯ２５の替わりに窒化シリコン（ＳｉＮ膜）を形成してもよく、他の無機材料膜を形成してもよい。
【００２１】
次に、ＡｌＧａＮ層２４上の全面にレジスト膜（図示せず）を形成し、リソグラフィ法によりパターニングし、ソース電極２６及びドレイン電極２７を形成する予定の領域、すなわち、ＵＤＯ２５を挟む２ヶ所の領域を開口させる。そして、例えばスパッタリング法又は電子ビーム蒸着法により、例えばタングステン（Ｗ）などの高融点メタルを堆積させる。その後、レジスト膜をその上に堆積された高融点メタルごと除去する。これにより、ＡｌＧａＮ層２４上におけるＵＤＯ２５を介して相互に対向する２ヶ所の領域に、リフトオフ法によりソース電極２６及びドレイン電極２７を形成する。このとき、ソース電極２６及びドレイン電極２７は、ＡｌＧａＮ層２４との間でオーミックコンタクトを形成する。なお、ソース電極２６及びドレイン電極２７の材料はＷに限定されず、後述するＭＯＣＶＤ工程（図３（ａ）参照）において溶融しない程度に融点が高い導電材料であればよく、例えば、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）若しくはジルコニア（Ｚｒ）などにより形成してもよく、若しくはこれらの金属からなる合金により形成してもよく、又は、これらの金属若しくは合金からなる層を複数層積層させた積層膜により形成することもできる。
【００２２】
次に、図３（ａ）に示すように、低温のＭＯＣＶＤ法、例えば、温度を４００乃至８００度、例えば、４００乃至６００度としたＭＯＣＶＤ法により、第２の半導体層としてのＡｌＧａＮ層２８を再成長させる。ＡｌＧａＮ層２８は、主としてＡｌＧａＮ層２４上において成長するが、ＵＤＯ２５上にも多結晶状の残渣（図示せず）が発生する。ＡｌＧａＮ層２４上におけるＡｌＧａＮ層２８の厚さは、例えば１５乃至７０ナノメートルとすることが好ましく、例えば２０ナノメートルとする。また、ＡｌＧａＮ層２８の組成は、例えば、ＡｌＹＧａ１−ＹＮ（Ｙは０．２乃至０．３）とすることが好ましい。ＡｌＧａＮ層２４及びＡｌＧａＮ層２８は、ＧａＮ−ＨＥＭＴの完成後には、電子供給層として機能する。
【００２３】
次に、図３（ｂ）に示すように、例えばフッ酸系のエッチャントによりウェットエッチングを施し、ＵＤＯ２５を除去する。これにより、ＵＤＯ２５が除去された領域、すなわち、ゲート電極３１（図４（ａ）参照）が形成される予定の領域には、凹み２９が形成される。凹み２９の側面はＡｌＧａＮ層２８により構成され、底面にはＡｌＧａＮ層２４が露出する。また、このウェットエッチングにより、ＵＤＯ２５上に堆積した残渣も除去される。この結果、ソース電極２６と凹み２９との間、及び凹み２９とドレイン電極２７との間にＡｌＧａＮ層２８が形成される。
【００２４】
次に、図３（ｃ）に示すように、全面に、例えばプラズマＣＶＤ又は常圧ＣＶＤなどの方法により窒化シリコン（ＳｉＮ）を堆積させ、ゲート絶縁膜３０を形成する。なお、ゲート絶縁膜３０は、酸化シリコン（ＳｉＯ２）、酸化アルミニウム（Ａｌ２Ｏ３）又は窒化酸化シリコン（ＳｉＯＮ）などにより形成してもよい。ゲート絶縁膜３０は、凹み２９の内面上にも形成される。
【００２５】
次に、全面に層間絶縁膜３１を形成する。層間絶縁膜３１は、エッチングレートがゲート絶縁膜３０のエッチングレートとは異なる無機膜とすることが望ましく、例えば、ゲート絶縁膜３０として窒化シリコン膜を形成した場合には、層間絶縁膜３１は酸化シリコン膜とするとよい。
【００２６】
次に、図４（ａ）に示すように、リソグラフィー法により、凹み２９の直上域が開口したリフトオフ用のレジスト膜３２を形成する。このとき、レジスト膜３２とゲート絶縁膜３０との間には層間絶縁膜３１が設けられているため、レジスト３２によってゲート絶縁膜３０が汚染されることを防止できる。次に、このレジスト膜３２をマスクとしてエッチングを行い、凹み２９内から層間絶縁膜３１を除去し、凹み２９内においてゲート絶縁膜３０を露出させる。
【００２７】
次に、図４（ｂ）に示すように、レジスト膜３２をマスクとして、凹み２９内にゲート電極３３を形成する。ゲート電極３３は、例えば、チタン（Ｔｉ）、白金（Ｐｔ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、金（Ａｕ）若しくはパラジウム（Ｐｄ）、若しくはこれらの金属からなる合金により形成することができ、又はこれらの金属若しくは合金からなる層を複数層積層させた積層膜により形成することができる。その後、レジスト膜３２を除去する。
【００２８】
次に、図５（ａ）に示すように、ソース電極２６の直上域及びドレイン電極２７の直上域から、層間絶縁膜３１及びゲート絶縁膜３０を除去する。次に、図５（ｂ）に示すように、例えばプラズマＣＶＤにより全面に窒化シリコン（ＳｉＮ）を堆積させてパッシベーション膜３４を形成する。その後、パッシベーション膜３４におけるソース電極２６上の一部、ドレイン電極２７上の一部及びゲート電極３３上の一部に開口部３４ａを形成する。なお、パッシベーション膜３４はＳｉＮ膜に限定されず、無機材料膜であればよく、例えば、酸化シリコン（ＳｉＯ２）膜、又は窒化シリコン（ＳｉＮ）膜と酸化シリコン（ＳｉＯ２）膜との積層膜であってもよい。
【００２９】
次に、蒸着法又はスパッタリング法などにより、パッシベーション膜３４上にＡｕなどを堆積させてパターニングし、開口部３４ａを介してソース電極２６に接続されるソース取出電極３５、ドレイン電極に接続されるドレイン取出電極（図示せず）及びゲート電極３３に接続されるゲート取出電極（図示せず）を形成する。また、このとき、ソース取出電極３５に一体的に接続され、ゲート電極３３の直上域の一部まで延出したソースフィールドプレート３６も形成する。これにより、ＧａＮ−ＨＥＭＴ３９が作製される。このＧａＮ−ＨＥＭＴ３９は、例えば電源用のスイッチデバイスなどのパワーデバイスに好適に使用することができる。
【００３０】
本具体例においては、ＡｌＧａＮ層２４及び２８からなる電子供給層を形成する際に、ＡｌＧａＮ層２４上に一旦ＵＤＯ２５を形成した後ＡｌＧａＮ層２８を形成し、その後ＵＤＯ２５を除去することにより、電子供給層に凹み２９を形成している。このため、凹み２９の形成に伴って下層のＡｌＧａＮ層２４にダメージを与えることがなく、ＡｌＧａＮ層２４とＧａＮ層２３との界面が安定する。この結果、リーク電流を抑制することができる。
【００３１】
また、本具体例においては、電子供給層を相互に独立に成膜可能なＡｌＧａＮ層２４及びＡｌＧａＮ層２８の２層により形成し、ゲート電極３３の直下域にはＡｌＧａＮ層２４のみを形成することにより、電子供給層の組成プロファイルを最適に設計することができる。すなわち、上層のＡｌＧａＮ層２８のＡｌ濃度を下層のＡｌＧａＮ層２４のＡｌ濃度よりも高くすることにより、チャネル層（ＧａＮ層２３）におけるゲート電極３３の直下域以外の領域に十分な量の二次元電子ガスを発生させて、ＧａＮ−ＨＥＭＴ３９のオン時には抵抗を低く抑えることができる。一方、ゲート電極３３の直下域における二次元電子ガスの発生量を少なくすることにより、オフ時にはゲート電極３３の直下域において二次元電子ガスを枯渇させることができるため、ノーマリーオフの動作が実現できる。
【００３２】
更に、本具体例においては、下層のＡｌＧａＮ層２４の厚さを２ナノメートル以上としているため、ＡｌＧａＮ層２４を安定して成膜することができる。一方、ＡｌＧａＮ層２４の厚さを１０ナノメートル以下としているため、ゲート電極の直下域におけるＡｌ量を減らし、リーク電流をより効果的に抑制することができる。従って、ＡｌＧａＮ層２４の厚さは、２乃至１０ナノメートルとすることが好ましく、５乃至１０ナノメートルとすることがより好ましい。
【００３３】
更にまた、本具体例においては、下層のＡｌＧａＮ層２４の組成を「ＡｌＸＧａ１−ＸＮ」と表記したときに、Ｘを０．０５以上としているため、ゲート電極の直下域においても一定量の二次元電子ガスを発生させることができ、オン抵抗をより効果的に低減することができる。一方、Ｘを０．２以下としているため、オフ時にゲート電極の直下域において二次元電子ガスを確実に枯渇させ、リーク電流をより効果的に抑制することができる。
【００３４】
更にまた、本具体例においては、上層のＡｌＧａＮ層２８の厚さを１５ナノメートル以上としているため、キャリア層におけるゲート電極の直下域以外の領域において、十分な量の二次電子ガスを発生させることができる。これにより、オン抵抗を効果的に低減することができる。一方、ＡｌＧａＮ層２８の厚さを７０ナノメートル以下としているため、ＡｌＧａＮ層２８にクラックが発生することを確実に防止することができる。従って、ＡｌＧａＮ層２８の厚さは、１５乃至７０ナノメートルとすることが好ましい。
【００３５】
更にまた、本具体例においては、上層のＡｌＧａＮ層２８の組成を「ＡｌＹＧａ１−ＹＮ」と表記したときに、Ｙを０．２以上としているため、キャリア層におけるゲート電極の直下域以外の領域に十分な量の二次電子ガスを発生させることができ、オン抵抗を低減することができる。一方、Ｙを０．３以下としているため、ゲート電極の直下域以外の領域に過剰な量の二次元電子ガスが発生することを防止でき、ノーマリーオフ型の動作をより確実なものとすることができる。
【００３６】
なお、本具体例においては、ＡｌＧａＮ層２４とＡｌＧａＮ層２８との間で、Ａｌ濃度及び膜厚のみを異ならせる例を示したが、本実施形態はこれには限定されない。例えば、上層のＡｌＧａＮ層２８を形成する際に、薄いＡｌＮ層を成膜した後、例えばＡｌＹＧａ１−ＹＮ（Ｙは０．２５乃至０．２８）層を成膜することにより、ＡｌＧａＮ層２８を２層構造としてもよい。これにより、二次元電子ガスをより効果的に発生させることができる。また、ＡｌＧａＮ層２８にｎ型不純物をドープしてもよい。更に、ＡｌＧａＮ層２８の替わりに又はＡｌＧａＮ層２８の一部に、ＩｎＧａＮ層のようなＡｌＧａＮ層２４とは異なる成分の半導体層を形成してもよい。ＡｌＧａＮ層２８にＩｎを含有させることにより、電子の移動度を向上させることができる。
【００３７】
以上、実施形態及びその具体例を参照して本発明の特徴を説明したが、本発明はこれらの実施形態及び具体例には限定されず、前述の実施形態又は具体例に対して、当業者が適宜設計変更を加えたもの、工程の変更を加えたもの、構成要素若しくは工程の追加又は削除を行ったものも、本発明の特徴を備えている限り、本発明の範囲に含まれる。
【図面の簡単な説明】
【００３８】
【図１】（ａ）乃至（ｃ）は、本発明の実施形態に係る半導体装置の製造方法を例示する工程断面図である。
【図２】（ａ）乃至（ｃ）は、本発明の具体例に係る半導体装置の製造方法を例示する工程断面図である。
【図３】（ａ）乃至（ｃ）は、本具体例に係る半導体装置の製造方法を例示する工程断面図である。
【図４】（ａ）及び（ｂ）は、本具体例に係る半導体装置の製造方法を例示する工程断面図である。
【図５】（ａ）及び（ｂ）は、本具体例に係る半導体装置の製造方法を例示する工程断面図である。
【符号の説明】
【００３９】
１  基板、２  バッファー層、３  ＧａＮ層、４  第１の半導体層、５  無機膜、６、７  電極、８  第２の半導体層、９  凹み、１０  絶縁膜、１１  電極、１９  半導体装置、２１  基板、２２  バッファー層、２３  ＧａＮ層、２４  ＡｌＧａＮ層、２５  ＵＤＯ、２６  ソース電極、２７  ドレイン電極、２８  ＡｌＧａＮ層、２９  凹み、３０  ゲート絶縁膜、３１  層間絶縁膜、３２  レジスト膜、３３  ゲート電極、３４  パッシベーション膜、３４ａ  開口部、３５  ソース取出電極、３６  ソースフィールドプレート、３９  ＧａＮ−ＨＥＭＴ
【図１】
2008124353.tif 000003
【図２】
2008124353.tif 000004
【図３】
2008124353.tif 000005
【図４】
2008124353.tif 000006
【図５】
2008124353.tif 000007