(57)【要約】【課題】  温度センサにおいて、素子間の温度環境差による検出精度のばらつきを抑制すると共に、素子の位置ずれを防いで応答性のばらつきを低減し、さらにはリード線による熱放散を制限して検出精度の低下を抑制すること。【解決手段】  チップ状のサーミスタ素子１１と、該サーミスタ素子１１と電気的に接続されたチップ状の抵抗素子１２と、サーミスタ素子１１及び抵抗素子１２を表面の配線パターン１３に実装した回路基板１４と、回路基板１４の配線パターン１３に接続されたリード線１５と、サーミスタ素子１１及び抵抗素子１２を回路基板１４ごと封止する封止樹脂部１６とを備えている。【選択図】      図１
2008153525.tif 000002
【特許請求の範囲】
【請求項１】
チップ状のサーミスタ素子と、
該サーミスタ素子と電気的に接続されたチップ状の抵抗素子と、
前記サーミスタ素子及び前記抵抗素子を表面の配線パターンに実装した回路基板と、
前記回路基板の配線パターンに接続されたリード線と、
前記サーミスタ素子及び前記抵抗素子を前記回路基板ごと封止する封止樹脂部とを備えていることを特徴とする温度センサ。
【請求項２】
請求項１に記載の温度センサにおいて、
前記回路基板と前記サーミスタ素子及び前記抵抗素子との間に空隙が形成されていることを特徴とする温度センサ。
【請求項３】
請求項１又は２に記載の温度センサにおいて、
前記回路基板が、ガラスエポキシ基板又はポリイミド・フレキシブル基板であることを特徴とする温度センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種温度検出に用いられるサーミスタを有した温度センサに関する。
【背景技術】
【０００２】
一般に、サーミスタ素子を用いた温度センサでは、サーミスタの信号処理（温度換算）方法として、抵抗と組み合わせた電圧出力の温度検出回路を構成し、サーミスタの温度による抵抗変化を電圧として取り出し、ＡＤ変換等により温度を検出する手法が採用されている。この温度検出回路としては、図７の等価回路に示すように、入力端子電極１、抵抗２、出力端子電極３、ＮＴＣサーミスタ(Negative Temperature Coefficient Thermistor)４及びアース端子電極５をこの順に直列に接続したものが知られている。
【０００３】
この温度検出回路は、入力端子電極１とアース端子電極５との間に電圧を印加し、出力端子電極３とアース端子電極５との間の電圧を計測することにより、出力電圧を温度に換算して温度変化を検出することができるものである。
従来、例えば特許文献１には、絶縁基板の上面（表面）にサーミスタ厚膜と抵抗体厚膜とを形成し、上記温度検出回路を構成した厚膜サーミスタが提案されている。
【０００４】
また、上記温度検出回路を構成するものではないが、特許文献２には、リード線で接続された単体のサーミスタ素子と抵抗素子とを共に樹脂封止した温度センサが提案されている。この温度センサでは、サーミスタ素子の抵抗調整用として抵抗素子を接続している。
【０００５】
【特許文献１】特開平１０−３１２９１６号公報（特許請求の範囲、図７）
【特許文献２】特開昭６３−１４５９３０号公報（特許請求の範囲、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記従来の技術には、以下の課題が残されている。
すなわち、サーミスタを用いた温度センサでは、温度の検出精度の観点から、サーミスタの抵抗値精度及びＢ定数（抵抗温度係数）精度が重要であるが、温度検出回路を構成する場合には、抵抗の抵抗値精度（温度特性）及びサーミスタと抵抗との抵抗値マッチングがさらに重要である。上記特許文献１では、サーミスタ厚膜と抵抗体厚膜とをチップ表面に形成して温度検出回路を構成しているが、従来、単体のサーミスタ素子を用いて上記温度検出回路を構成する場合は、サーミスタ素子を有するセンサ部分とは別にリード線で接続された測定装置本体に内蔵された回路に抵抗素子を設けた構成が採用されている。しかしながら、単体のサーミスタ素子と抵抗素子とが別体に設けられて互いに異なる温度環境にあるため、温度差による両者の温度特性にずれが生じて高精度でリニアな温度検出を得ることが困難であった。このため、特許文献２のようにサーミスタ素子と抵抗素子とを共に樹脂封止してセンサ部を構成させることも考えられるが、リード線で接続されただけのサーミスタ素子と抵抗素子とを樹脂封止する際に、樹脂内で位置ずれが生じ易く、応答性にばらつきが生じる不都合があった。また、サーミスタ素子及び抵抗素子に径が大きな銅線等のリード線が直接直付けされて接続されているため、リード線を介した熱放散が大きく温度検出の精度が低下してしまう問題があった。
【０００７】
本発明は、前述の課題に鑑みてなされたもので、素子間の温度環境差による検出精度のばらつきを抑制すると共に、素子の位置ずれを防いで応答性のばらつきを低減し、さらにはリード線による熱放散を制限して検出精度の低下を抑制することができる温度センサを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明の温度センサは、チップ状のサーミスタ素子と、該サーミスタ素子と電気的に接続されたチップ状の抵抗素子と、前記サーミスタ素子及び前記抵抗素子を表面の配線パターンに実装した回路基板と、前記回路基板の配線パターンに接続されたリード線と、前記サーミスタ素子及び前記抵抗素子を前記回路基板ごと封止する封止樹脂部とを備えていることを特徴とする。
【０００９】
この温度センサでは、サーミスタ素子及び抵抗素子が固定された回路基板ごと封止樹脂部に封止されているので、サーミスタ素子及び抵抗素子が同一温度環境となり、検出精度の安定化を図ることができると共に、素子の位置ずれがなく、応答性のばらつきが低減される。また、リード線が回路基板を介して接続されているので、熱伝導性が高いリード線による熱放散量を制限することができ、応答性を改善すると共にばらつきを低減することができる。特に、回路基板上の配線パターンを狭い線幅に高精度に設定することが容易であり、熱容量及び熱放散の制御が容易である。さらに、回路基板サイズ及び回路基板上の配線パターンは任意に設計することができ、サーミスタ素子及び抵抗素子の固定位置及び配線設計の自由度が高い。
【００１０】
また、本発明の温度センサは、前記回路基板と前記サーミスタ素子及び前記抵抗素子との間に空隙が形成されていることを特徴とする。すなわち、この温度センサでは、回路基板とサーミスタ素子及び抵抗素子との間に空隙が形成されているので、サーミスタ素子及び抵抗素子に帯電した静電気を空隙に放電することができ、静電気耐圧性を向上させることができる。
【００１１】
また、本発明の温度センサは、前記回路基板が、ガラスエポキシ基板又はポリイミド・フレキシブル基板であることを特徴とする。すなわち、この温度センサでは、ガラスエポキシ基板又はポリイミド・フレキシブル基板で回路基板が形成されているので、低コストで作製可能であると共に、配線パターンを高精度かつ容易に形成することができる。
【発明の効果】
【００１２】
本発明によれば、以下の効果を奏する。
すなわち、本発明に係る温度センサによれば、サーミスタ素子及び抵抗素子が固定された回路基板ごと封止樹脂部に封止されているので、素子間の温度環境差による検出精度のばらつきを抑制することができる共に、素子の位置ずれがなく応答性のばらつきを低減され、さらにはリード線による熱放散が回路基板で制限されて検出精度の低下を抑制することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明に係る温度センサの一実施形態を、図１から図６を参照しながら説明する。
【００１４】
本実施形態の温度センサは、図１及び図２に示すように、チップ状のサーミスタ素子１１と、該サーミスタ素子１１と電気的に接続されたチップ状の抵抗素子１２と、サーミスタ素子１１及び抵抗素子１２を表面の配線パターン１３に実装した回路基板１４と、回路基板１４の配線パターン１３に接続されたリード線１５と、サーミスタ素子１１及び抵抗素子１２を回路基板１４ごと封止する封止樹脂部１６とを備えている電圧出力タイプの温度センサである。
【００１５】
すなわち、この温度センサは、サーミスタ素子１１と抵抗素子１２とからなる温度検出回路を内蔵した３線タイプの電圧出力構成により、印加電圧に比例した出力感度が得られ、高い出力感度及び一定温度範囲で高いリニアライズ化を実現するものである。
上記サーミスタ素子１１は、ＮＴＣ型、ＰＴＣ型、ＣＴＲ型等のサーミスタが挙げられるが、本実施形態ではＮＴＣ型サーミスタを採用している。このサーミスタ素子１１は、チップ状サーミスタ材料の両端部に電極部が形成されており、上記抵抗素子１２も、チップ状抵抗材料の両端部に電極部が形成されている。
【００１６】
上記回路基板１４は、ガラスエポキシ基板、ポリイミド・フレキシブル基板又はアルミナ基板等が用いられ、特に本実施形態では、ガラスエポキシ基板又はポリイミド・フレキシブル基板が採用される。
この回路基板１４上に形成される配線パターン１３は、パターン形成された銅箔等であり、図３に示すように、サーミスタ素子１１を固定するサーミスタ用電極パターン１７と、抵抗素子１２を固定する抵抗用電極パターン１８と、リード線１５の一端を固定する３つのリード線用電極パターン１９ａ、１９ｂ、１９ｃとを有している。なお、リード線用電極パターン１９ａ、１９ｂ、１９ｃは、それぞれ入力端子（Ｖｉｎ）、出力端子（Ｖｏｕｔ）及びアース端子（ＧＮＤ）となる。
【００１７】
上記配線パターン１３は、サーミスタ用電極パターン１７、抵抗用電極パターン１８及びリード線用電極パターン１９ａ、１９ｂ、１９ｃ以外のパターン部分は、できるだけ線幅が狭く設定されている。
上記リード線１５は、入力端子（Ｖｉｎ）、出力端子（Ｖｏｕｔ）及びアース端子（ＧＮＤ）の各リード線用電極パターン１９ａ、１９ｂ、１９ｃにそれぞれ接続されている。
【００１８】
本実施形態の温度センサにおける温度検出回路は、図７に示す等価回路となるように構成されている。なお、抵抗素子１２及びサーミスタ素子１１の抵抗値の調整により、多様な出力特性の実現が可能であり、必要とされる検知温度に対応した出力特性を得ることができる。そして、サーミスタ素子１１と抵抗素子１２との抵抗値をマッチング調整することで、高い温度精度を得ることができる。また、この温度センサでは、配線方法により、電圧−温度特性について正特性又は負特性の出力選択が可能である。
【００１９】
上記封止樹脂部１６は、例えばエポキシ樹脂等で形成されており、図４に示すように、回路基板１４とサーミスタ素子１１及び抵抗素子１２との間に一定の空隙２０が形成されている。
すなわち、サーミスタ素子１１及び抵抗素子１２は、電極部をそれぞれサーミスタ用電極パターン１７及び抵抗用電極パターン１８上に配して、ハンダ材等の導電性接着材料２１で接着固定されるが、この際、回路基板１４とサーミスタ素子１１及び抵抗素子１２との間に空隙２０が形成されるように、サーミスタ用電極パターン１７、抵抗用電極パターン１８及び導電性接着材料２１によって回路基板１４の表面から所定間隔を空けてサーミスタ素子１１及び抵抗素子１２が固定される。
【００２０】
なお、サーミスタ素子１１は、回路基板１４の先端側に配されたサーミスタ用電極パターン１７に固定されると共に、リード線１５は、回路基板１４の他端側に配された電極パターン１９ａ、１９ｂ、１９ｃに接続される。
また、上記回路基板１４は、良好な熱容量及び熱放散の観点から、０６０３サイズ等の小型のものが採用され、封止樹脂部１６によりできるだけ小型に樹脂モールドされることが好ましい。
【００２１】
本実施形態の温度センサにおいて、実際に測定した出力電圧の温度特性及び温度に応じた検出の精度を、それぞれ図５及び図６に示す。なお、図５は、温度に対する出力電圧比（Ｖｏｕｔ／Ｖｉｎ）を示したグラフである。また、図６は、出力電圧から算出した実測値温度をプロットし、そのばらつき（精度）を示すグラフである。
これらの図５及び図６から分かるように、出力電圧のリニアな温度特性が得られていると共に、高精度な実測値温度が得られている。
【００２２】
本実施形態の温度センサによれば、サーミスタ素子１１及び抵抗素子１２が固定された回路基板１４ごと封止樹脂部１６に封止されているので、サーミスタ素子１１及び抵抗素子１２が同一温度環境となり、検出精度の安定化を図ることができると共に、素子の位置ずれがなく、応答性のばらつきが低減される。また、リード線１５が回路基板１４を介して接続されているので、熱伝導性が高いリード線１５による熱放散量を制限することができ、応答性を改善すると共にばらつきを低減することができる。特に、回路基板１４上の配線パターン１３を狭い線幅に高精度に設定することが容易であり、熱容量及び熱放散の制御が容易である。さらに、回路基板サイズ及び回路基板１４上の配線パターン１３は任意に設計することができ、サーミスタ素子１１及び抵抗素子１２の固定位置及び配線設計の自由度が高い。
【００２３】
また、回路基板１４とサーミスタ素子１１及び抵抗素子１２との間に空隙２０が形成されているので、サーミスタ素子１１及び抵抗素子１２に帯電した静電気を空隙に放電することができ、静電気耐圧性を向上させることができる。
さらに、ガラスエポキシ基板又はポリイミド・フレキシブル基板で回路基板１４が形成されているので、低コストで作製可能であると共に、配線パターン１３を高精度かつ容易に形成することができる。
【００２４】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【００２５】
例えば、上記実施形態では、１つのサーミスタ素子１１及び抵抗素子１２を用いているが、複数のサーミスタ素子１１又は抵抗素子１２を組み合わせて回路を構成し、同一の回路基板１４上に実装しても構わない。この場合、より広い温度範囲でのリニアライズ化が可能になる。また、回路基板１４上に他の電子部品を実装して回路を構成しても構わない。
【図面の簡単な説明】
【００２６】
【図１】本発明に係る一実施形態の温度センサを示す回路基板表面に沿った断面図である。
【図２】本実施形態の温度センサを示す側面図である。
【図３】本実施形態の温度センサにおいて、回路基板を示す平面図である。
【図４】本実施形態の温度センサにおいて、サーミスタ素子及び抵抗素子の実装部分における拡大断面図である。
【図５】本実施形態の温度センサにおいて、実際に測定した出力電圧の温度特性を示すグラフである。
【図６】本実施形態の温度センサにおいて、温度に応じた検出の精度を示すグラフである。
【図７】サーミスタを利用した一般的な温度検出回路を示す等価回路図である。
【符号の説明】
【００２７】
１１…サーミスタ素子、１２…抵抗素子、１３…配線パターン、１４…回路基板、１５…リード線、１６…封止樹脂部、２０…空隙
【図１】
2008153525.tif 000003
【図２】
2008153525.tif 000004
【図３】
2008153525.tif 000005
【図４】
2008153525.tif 000006
【図５】
2008153525.tif 000007
【図６】
2008153525.tif 000008
【図７】
2008153525.tif 000009