(57)【要約】      （修正有）【課題】表裏面に端子を有するパワーデバイスの電気的特性の検査において，負荷の小さい電路を形成して，検査を高い精度で安定的に行うことのできる構造の半導体装置とその製造方法及びその半導体装置の検査方法を提供する。【解決手段】半導体装置１のデバイス形成領域Ｒには，パワーデバイスＰが形成される。半導体装置１の表面であってデバイス形成領域Ｒの外側の領域には，半導体装置１の内部を通ってパワーデバイスＰの裏面の電極層１７に通じる金属配線２０が形成される。パワーデバイスＰの電気的特性の検査では，複数のプローブピンが，半導体装置１の表面側からパワーデバイスＰの表面端子Ｃ１と金属配線２０にそれぞれ接触し，それらのプローブピンによりパワーデバイスＰの表裏面の端子Ｃ１，Ｃ２間に電圧が印加されて電気的特性の検査が行われる。【選択図】図１
2008103421.tif 000002
【特許請求の範囲】
【請求項１】
表面と裏面に端子を有するパワーデバイスが形成された半導体装置であって，
半導体装置の裏面には，パワーデバイスの裏面側の端子となる電極層が形成されており，
前記半導体装置の表面であって前記パワーデバイスの表面側の端子のない領域には，半導体装置の内部を通って前記電極層に通じる金属配線が形成されていることを特徴とする，半導体装置。
【請求項２】
前記パワーデバイスは，半導体装置の複数のデバイス形成領域にそれぞれ形成され，
前記金属配線は，隣り合うデバイス形成領域の間に形成されていることを特徴とする，請求項１に記載の半導体装置。
【請求項３】
前記金属配線の周囲には，絶縁層が形成されていることを特徴とする，請求項１又は２に記載の半導体装置。
【請求項４】
表面と裏面に端子を有するパワーデバイスが形成される半導体装置の製造方法であって，
半導体装置の表面側に，パワーデバイスの表面側の端子を含む表層素子部を形成する第１の工程と，
半導体装置の裏面側を研削する第２の工程と，
半導体装置の裏面に，パワーデバイスの裏面側の端子となる電極層を形成する第３の工程と，を有し，
前記第１の工程前，前記第１の工程時又は第１の工程直後に，前記半導体装置の表面であって前記表層素子部のない領域に所定深さの凹部を形成し，
前記第２の工程において，前記半導体装置の裏面側を研削することにより前記凹部を貫通させ，
前記第３の工程において，前記電極層を形成する際に前記凹部に金属を埋め込んで，前記電極層から前記半導体装置の表面にまで通じる金属配線を形成することを特徴とする，半導体装置の製造方法。
【請求項５】
前記第３の工程において，前記電極層は，めっきにより形成され，そのめっきにより前記凹部に金属が埋め込まれて金属配線が形成されることを特徴とする，請求項４に記載の半導体装置の製造方法。
【請求項６】
前記パワーデバイスは，半導体装置の複数のデバイス形成領域にそれぞれ形成され，
前記金属配線は，隣り合うデバイス形成領域の間に形成されることを特徴とする，請求項４又は５に記載の半導体装置の製造方法。
【請求項７】
前記所定の深さの凹部を形成した後に，当該凹部の内側表面に絶縁膜を形成することを特徴とする，請求項４〜６のいずれかに記載の半導体装置の製造方法。
【請求項８】
請求項１〜３のいずれかに記載の半導体装置のパワーデバイスに対する電気的特性を検査する方法であって，
半導体装置の表面側から，パワーデバイスの表面側の端子と金属配線にそれぞれプローブピンを接触させ，それらのプローブピンによりパワーデバイスの表裏面の端子間に電圧を印加して電気的特性の検査を行うことを特徴とする，検査方法。
【請求項９】
前記パワーデバイスの表面側の端子に，２本一組のプローブピンを接触させ，それらのプローブピン間に電圧を印加することにより生じるフリッティング現象を利用して，前記プローブピンと前記表面側の端子との間の電気的な導通を図り，
前記金属配線に２本一組のプローブピンを接触させ，それらのプローブピン間に電圧を印加することにより生じるフリッティング現象を利用して，前記プローブピンと前記金属配線との間の電気的な導通を図ることを特徴とする，請求項８に記載の検査方法。
【請求項１０】
前記パワーデバイスの表面側の端子と前記金属配線に，それぞれ複数組のプローブピンを接触させることを特徴とする，請求項９に記載の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，パワーデバイスの電気的特性の検査を考慮した構造の半導体装置と，その製造方法及びその半導体装置の検査方法に関する。
【背景技術】
【０００２】
例えばパワートランジスタ，パワーＭＯＳＦＥＴ（電界効果型トランジスタ），ＩＧＢＴ（insulated  gate  bipolar  transistor）などの表裏面に端子を有するパワーデバイスの電気的特性の検査は，通常検査装置を用いて行われる。
【０００３】
上述の検査装置には，通常図６に示すようにパワーデバイスの形成された半導体装置Ｗを保持するチャック１００と，そのチャック１００の上方においてプローブピン１０１が支持されたプローブカード１０２と，そのプローブカード１０２に電気的に接続されたテスタ１０３を備えている。パワーデバイスは，半導体装置Ｗの上下面に端子を有しているため，チャック１００の保持面に検査用電極１０４が形成され，この検査用電極１０４は，チャック１００の内部に形成された配線１０５を通って，テスタ１０３に電気的に接続されている（特許文献参照）。
【０００４】
そして，上記検査装置では，プローブピン１０１をパワーデバイスの上面側の端子に接触させ，テスタ１０３によりプローブピン１０１と検査用電極１０４に電圧を印加し，パワーデバイスに電流を流すことによって，パワーデバイスの電気的特性の検査を行っていた。
【０００５】
【特許文献１】特開平６−２４２１７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら，上述の検査装置では，検査時に，検査用電極１０４からチャック１００の内部を通ってテスタ１０３に通じる電路が形成されるため，この電路が長く複雑になり，大きな抵抗やインダクタンスが生じる。このため，検査時の通電の際には，電路の流電を妨げる様々な負荷がかかり，高い精度で安定的な検査を行うことが難しかった。特に，信頼性試験のようにパワーデバイスに大きな電流を流す場合には，電路に，より大きな抵抗やインダクタンスが生じ，要求される検査を適正に行うことができなかった。
【０００７】
本発明は，かかる点に鑑みてなされたものであり，パワーデバイスの電気的特性の検査を，負荷の小さい電路を用いて，高い精度で安定的に行うことをその目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するための本発明は，表面と裏面に端子を有するパワーデバイスが形成された半導体装置であって，半導体装置の裏面には，パワーデバイスの裏面側の端子となる電極層が形成されており，前記半導体装置の表面であって前記パワーデバイスの表面側の端子のない領域には，半導体装置の内部を通って前記電極層に通じる金属配線が形成されていることを特徴とする。
【０００９】
本発明によれば，半導体装置の表面に裏面の電極層に通じる金属配線が形成されているので，半導体装置の表面側から，パワーデバイスの表面側の端子と金属配線に検査用のプローブピンを接触させ，それらのプローブピンによりパワーデバイスの表裏面の端子間に電圧を印加して電気的特性の検査を行うことができる。この場合，検査の際に形成される電路が単純で短くなり，大きな抵抗やインダクタンスが生じないため，所望の検査を高い精度で安定的に行うことができる。
【００１０】
前記パワーデバイスは，半導体装置の複数のデバイス形成領域にそれぞれ形成され，前記金属配線は，隣り合うデバイス形成領域の間に形成されていてもよい。また，前記金属配線の周囲には，絶縁層が形成されていてもよい。
【００１１】
別の観点による本発明によれば，表面と裏面に端子を有するパワーデバイスが形成される半導体装置の製造方法であって，半導体装置の表面側に，パワーデバイスの表面側の端子を含む表層素子部を形成する第１の工程と，半導体装置の裏面側を研削する第２の工程と，半導体装置の裏面に，パワーデバイスの裏面側の端子となる電極層を形成する第３の工程と，を有し，前記第１の工程前，前記第１の工程時又は第１の工程直後に，前記半導体装置の表面であって前記表層素子部のない領域に所定深さの凹部を形成し，前記第２の工程において，前記半導体装置の裏面側を研削することにより前記凹部を貫通させ，前記第３の工程において，前記電極層を形成する際に前記凹部に金属を埋め込んで，前記電極層から前記半導体装置の表面にまで通じる金属配線を形成する。
【００１２】
前記第３の工程において，前記電極層は，めっきにより形成され，そのめっきにより前記凹部に金属が埋め込まれて金属配線が形成されるようにしてもよい。
【００１３】
前記パワーデバイスは，半導体装置の複数のデバイス形成領域にそれぞれ形成され，前記金属配線は，隣り合うデバイス形成領域の間に形成されていてもよい。また，前記所定の深さの凹部を形成した後に，当該凹部の内側表面に絶縁膜を形成してもよい。
【００１４】
別の観点による本発明によれば，上記半導体装置のパワーデバイスに対する電気的特性を検査する方法であって，半導体装置の表面側から，パワーデバイスの表面側の端子と金属配線にそれぞれプローブピンを接触させ，それらのプローブピンによりパワーデバイスの表裏面の端子間に電圧を印加して電気的特性の検査を行うことを特徴とする。
【００１５】
前記パワーデバイスの表面側の端子に，２本一組のプローブピンを接触させ，それらのプローブピン間に電圧を印加することにより生じるしフリッティング現象を利用して，前記プローブピンと前記表面側の端子との間の電気的な導通を図り，前記金属配線に２本一組のプローブピンを接触させ，それらのプローブピン間に電圧を印加することにより生じるフリッティング現象を利用して，前記プローブピンと前記金属配線との間の電気的な導通を図るようにしてもよい。また，前記パワーデバイスの表面側の端子と前記金属配線に，それぞれ複数組のプローブピンを接触させるようにしてもよい。
【発明の効果】
【００１６】
本発明によれば，検査時に負荷の小さい電路を形成して，高い精度で安定した検査を行うことができる。
【発明を実施するための最良の形態】
【００１７】
以下，本発明の好ましい実施の形態について説明する。図１は，本実施の形態にかかる半導体装置１の構成を示す模式図である。
【００１８】
板状の半導体装置１には，分割された複数のデバイス形成領域Ｒが形成され，その各デバイス形成領域Ｒに，ＩＧＢＴなどのパワーデバイスＰが形成されている。例えばパワーデバイスＰは，ｎ型ベース１０の上層側に，ｐ型エミッタ領域１１，ｎ型ドレイン領域１２，ゲート電極１３，エミッタ電極１４などの表層素子部Ｐ１が形成され，ｎ型ベース１０の下層側に，ｎ型バッファ層１５，ｐ型層１６，電極層１７が形成されている。この例において，ゲート電極１３及びエミッタ電極１４は，パワーデバイスＰの表面側の表面端子Ｃ１を構成しており，電極層１７は，パワーデバイスＰの裏面側の裏面端子Ｃ２を構成している。
【００１９】
半導体装置１における隣り合うデバイス形成領域Ｒの間，つまりパワーデバイスＰのない領域には，半導体装置１の表面から裏面の電極層１７に上下方向に通じる金属配線２０が形成されている。金属配線２０は，各パワーデバイスＰ毎に形成されている。また，例えば金属配線２０の周囲には，絶縁層２１が形成されている。
【００２０】
半導体装置１は，例えば以下のプロセスにより製造されている。先ず，図２（ａ）に示すように半導体装置１のデバイス形成領域Ｒの表面側に，表層素子部Ｐ１が形成される。この表層素子部Ｐ１は，例えばフォトリソグラフィー技術などを用いて形成される。この表層素子部Ｐ１の形成工程前，表層素子部Ｐ１の形成工程中，或いは表層素子部Ｐ１の形成直後に，半導体装置１の表面側から所定深さの凹部となる配線用孔３０が形成される。この配線用孔３０は，デバイス形成領域Ｒの外側に，例えばエッチングにより形成される。次に，例えば配線用孔３０の内側の表面に，例えばＣＶＤ法などにより酸化膜，窒化膜などの絶縁膜２１が形成される。
【００２１】
その後，例えば図２（ｂ）に示すように半導体装置１の裏面側が研削され，半導体装置１が所定の厚みに削られる。このとき，配線用孔３０が貫通する。その後半導体装置１の裏面側に，ｎ型バッファ層１５，ｐ型層１６が順に形成され，その後例えばめっき技術により図２（ｃ）に示すように電極層１７が形成される。この際，配線用孔３０内に例えばめっき技術により金属が埋め込まれ，電極層１７から半導体装置１の表面に通じる金属配線２０が形成される。このようにして，パワーデバイスＰと金属配線２０を有する半導体装置１が製造される。
【００２２】
次に，半導体装置１に形成されているパワーデバイスＰの電気的特性の検査を行う検査装置について説明する。図３は，その検査装置５０の構成の概略を示す説明図である。
【００２３】
検査装置５０は，例えばプローブカード５１と，半導体装置１を吸着保持するチャック５２と，チャック５２を移動させる移動機構５３と，テスタ５４などを備えている。
【００２４】
プローブカード５１は，例えば複数のプローブピン６０を下面に支持したコンタクタ６１と，そのコンタクタ６１の上面側に取り付けられたプリント配線基板６２を備えている。プローブピン６０は，コンタクタ６１の本体を通じてプリント配線基板６２に電気的に接続されている。プローブカード５１には，テスタ５４が電気的に接続されており，テスタ５４からプローブカード５１を介して各プローブピン６０に電気的特性の検査のための電気信号を送受信できる。
【００２５】
チャック５２は，水平な上面を有する略円盤状に形成されている。チャック５２の上面には，半導体装置１を吸着するための吸引口５２ａが設けられている。吸引口５２ａには，例えばチャック５２の内部を通って外部の負圧発生装置６３に通じる吸引管５２ｂが接続されている。
【００２６】
移動機構５３は，例えばチャック５２を昇降するシリンダなどの昇降駆動部７０と，昇降駆動部７０を水平方向のＸ方向とＹ方向の直交する２方向に移動させるＸ−Ｙステージ７１を備えている。これにより，チャック５２に保持された半導体装置１を三次元移動させ，半導体装置１の表面の所定の位置に，上方にある特定のプローブピン６０を接触させることができる。
【００２７】
次に，以上のように構成された検査装置５０で行われるパワーデバイスＰの電気的特性の検査プロセスについて説明する。
【００２８】
先ず，半導体装置１が図３に示すようにチャック５２上に吸着保持される。続いて，移動機構５３により，チャック５２がＸ―Ｙ方向に移動されて，半導体装置１の位置が調整される。その後チャック５２が上昇され，例えば図４に示すように複数のプローブピン６０が半導体装置１の表面に接触される。この際，例えば各パワーデバイスＰの表面端子Ｃ１にはプローブピン６０ａが接触される。またパワーデバイスＰが形成されていない領域にある金属配線２０にはプローブピン６０ｂが接触される。
【００２９】
そして，テスタ５４によって，例えばプローブピン６０ａとプローブピン６０ｂの間に高電圧が印加され，電流がプローブピン６０ｂ，金属配線２０，裏面端子Ｃ２，表層素子部Ｐ１，表面端子Ｃ１及びプローブピン６０ａの順に流れ，パワーデバイスＰの大電流スイッチング試験などの電気的特性の検査が行われる。
【００３０】
電気的特性の検査が終了すると，駆動機構５３によりチャック５２が下降し，各プローブピン６０が半導体装置１から離される。その後，半導体装置１がチャック５２から取り外されて，一連の検査プロセスが終了する。
【００３１】
以上の実施の形態によれば，半導体装置１の表面に，裏面の電極層１７に通じる金属配線２０を形成したので，プローブピン６０を上方からパワーデバイスＰの表面端子Ｃ１と金属配線２０に接触させ，パワーデバイスＰの両端子Ｃ１，Ｃ２間に電圧を印加させて，電気的特性の検査を行うことができる。この場合，パワーデバイスＰの裏面端子Ｃ２からプローブピン６０までの電路が短く，検査の際にテスタ５４とパワーデバイスＰの間に負荷の小さい電路を形成できるので，高い精度で安定的な検査を行うことができる。また，半導体装置１自体の表面に裏面端子Ｃ２と電気的に導通する電極を形成するので，従来のようにチャック内部に裏面端子Ｃ２と導通を図るための特別な配線を形成する必要がなく，検査装置５０の構成を単純化できる。
【００３２】
また，金属配線２０を隣り合うデバイス形成領域Ｒの間に形成したので，パワーデバイスＰ自体に影響を及ぼすことがない。
【００３３】
また，半導体装置１の製造プロセスにおいては，パワーデバイスＰの表層素子部Ｐ１を形成する際に配線用孔３０を形成し，その後半導体装置１の裏面を研削する際に配線用孔３０を貫通させ，さらに電極層１７を形成する際に配線用孔３０に金属を埋め込んで金属配線２０を形成した。こうすることにより，半導体装置１の製造プロセスにおいて，金属配線２０を少ない工程で簡単に形成することができる。
【００３４】
以上の実施の形態で記載したプローブピン６０を用いて行う電気的特性の検査を，フリッティング現象を利用して行ってもよい。なお，フリッティング現象とは，酸化膜が形成された金属表面に１０５〜１０６Ｖ/ｃｍ程度の電位傾度を印加することにより，酸化膜が絶縁破壊され，金属表面に電流が流れる現象をいう。
【００３５】
かかる場合，例えばプリント配線基板１２には，図５に示すように電気的特性の検査のための電気信号をプローブピン６０に対して送受信するテスト回路８０と，フリッティング現象を生じさせるために２本一組のプローブピン６０に電圧を印加するフリッティング回路８１と，テスト回路８０とフリッティング回路８１とのプローブピン６０に対する接続を切り替えるスイッチング回路８２が形成されている。
【００３６】
そして，パワーデバイスＰの検査の際には，例えば半導体装置１のパワーデバイスＰの表面端子Ｃ１に，２本一組のプローブピン６０ａが複数組接触され，パワーデバイスＰの外方の金属配線２０に，２本一組のプローブピン６０ｂが複数組接触される。フリッティング回路８１により，それぞれの２本一組のプローブピン６０ａ（６０ｂ）の相互間に所定の電圧が印加され，当該２本一組のプローブピン６０ａ（６０ｂ）間の電位傾度が上げられる。こうすることによって，パワーデバイスＰの表面端子Ｃ１と金属配線２０において，それぞれ表面の酸化膜に絶縁破壊が起こり，表面端子Ｃ１とプローブピン６０ａの間と，金属配線２０とプローブピン６０ｂの間の電気的な導通が図られる。その後，スイッチング回路８２により，フリッティング回路８１からテスト回路８０に切り替えられ，例えば２本一組の両方のプローブピン６０ａ，６０ｂによって，パワーデバイスＰの表面端子Ｃ１と金属配線２０との間に電圧が印加され，上述した実施の形態と同様のパワーデバイスＰの電気的特性が検査される。なお，大電流で電気的特性の試験を行う場合には，その電流値に応じた数のプローブピンを用いて，試験を実施してもよい。
【００３７】
かかる場合，フリッティング現象を利用してプローブピン６０と表面端子Ｃ或いは金属配線２０との電気的な導通が図られるので，プローブピン６０を表面端子Ｃ１や金属配線２０に強く押し付ける必要がなく，その押し付けによる半導体装置１へのダメージを低減できる。この結果，例えば半導体装置１の破損を防止できる。
【００３８】
以上，添付図面を参照しながら本発明の好適な実施の形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された思想の範疇内において，各種の変更例または修正例に相到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。例えば以上の実施の形態で記載したパワーデバイスＰは，ＩＧＢＴの一例であり，本発明は，他の構成のパワーデバイスにも適用できる。例えば本発明は，表面と裏面にそれぞれ端子を有する縦型のパワーデバイスであれば，パワートランジスタ，パワーＭＯＳＦＥＴなどの他のパワーデバイスにも適用できる。
【産業上の利用可能性】
【００３９】
本発明は，パワーデバイスの電気的特性の検査において，負荷の少ない電路を形成して，高い精度で安定的な検査を行う際に有用である。
【図面の簡単な説明】
【００４０】
【図１】半導体装置の構成を示す模式図である。
【図２】半導体装置の製造プロセスを示す説明図である。
【図３】検査装置の構成の概略を示す側面図である。
【図４】半導体装置にプローブピンを接触させた状態を示す模式図である。
【図５】フリッティング現象を利用する際の回路構成を示す説明図である。
【図６】従来のパワーデバイスの検査装置の構成の概略を示す模式図である。
【符号の説明】
【００４１】
１    半導体装置
１７  電極層
２０  金属配線
６０  プローブピン
Ｐ    パワーデバイス
Ｐ１  表層素子部
Ｒ    デバイス形成領域
Ｃ１  表面端子
Ｃ２  裏面端子
【図１】
2008103421.tif 000003
【図２】
2008103421.tif 000004
【図３】
2008103421.tif 000005
【図４】
2008103421.tif 000006
【図５】
2008103421.tif 000007
【図６】
2008103421.tif 000008