(57)【要約】【課題】過電流による半導体素子の劣化または絶縁破壊を抑えることができる、整流回路の提供を課題とする【解決手段】トランジスタと、入力端子と２つの出力端子のうち一方の出力端子とを結ぶ経路において順に直列に接続されている、第１の容量と第２の容量とダイオードとを少なくとも有する。上記トランジスタのソース領域またはドレイン領域の一方とゲート電極の間に第２の容量が接続されている。また、上記トランジスタのソース領域またはドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが接続されている。【選択図】図１
2008161044.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、トランジスタと、ダイオードとを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域またはドレイン領域の一方と、前記トランジスタのゲート電極の間に接続されており、
前記トランジスタのソース領域またはドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが接続されていることを特徴とする整流回路。
【請求項２】
入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、トランジスタと、ダイオードと、抵抗とを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域またはドレイン領域の一方と、前記トランジスタのゲート電極の間に接続されており、
前記抵抗は、前記トランジスタのゲート電極と前記２つの出力端子のいずれか一方との間に接続されていることを特徴とする整流回路。
【請求項３】
請求項１または請求項２において、前記トランジスタはｎチャネル型であり、該トランジスタのソース領域とドレイン領域のいずれか一方が、前記ダイオードのカソードに接続されていることを特徴とする整流回路。
【請求項４】
請求項１または請求項２において、前記トランジスタはｐチャネル型であり、該トランジスタのソース領域とドレイン領域のいずれか一方が、前記ダイオードのアノードに接続されていることを特徴とする整流回路。
【請求項５】
請求項１乃至請求項４のいずれか１項において、前記ダイオードはｎチャネル型のトランジスタであり、該トランジスタのソース領域またはドレイン領域のいずれか一方と、該トランジスタのゲート電極とが接続されていることを特徴とする整流回路。
【請求項６】
請求項１乃至請求項４のいずれか１項において、前記ダイオードはｐチャネル型のトランジスタであり、該トランジスタのソース領域またはドレイン領域のいずれか一方と、該トランジスタのゲート電極とが接続されていることを特徴とする整流回路。
【請求項７】
入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、第３の容量と、トランジスタと、ダイオードとを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域またはドレイン領域の一方と、前記トランジスタのゲート電極の間に接続されており、
前記トランジスタのソース領域またはドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが接続されており、
前記第３の容量は前記２つの出力端子の間に接続されていることを特徴とする電源回路。
【請求項８】
入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、第３の容量と、トランジスタと、ダイオードと、抵抗とを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域またはドレイン領域とゲート電極の間に接続されており、
前記トランジスタのソース領域またはドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが接続されており、
前記第３の容量は前記２つの出力端子の間に接続されており、
前記抵抗は、前記トランジスタのゲート電極と前記２つの出力端子のいずれか一方との間に接続されていることを特徴とする電源回路。
【請求項９】
請求項７または請求項８において、前記トランジスタはｎチャネル型であり、該トランジスタのソース領域とドレイン領域のいずれか一方が、前記ダイオードのカソードに接続されていることを特徴とする電源回路。
【請求項１０】
請求項７または請求項８において、前記トランジスタはｐチャネル型であり、該トランジスタのソース領域とドレイン領域のいずれか一方が、前記ダイオードのアノードに接続されていることを特徴とする電源回路。
【請求項１１】
請求項７乃至請求項１０のいずれか１項において、前記ダイオードはｎチャネル型のトランジスタであり、該トランジスタのソース領域またはドレイン領域のいずれか一方と、該トランジスタのゲート電極とが接続されていることを特徴とする電源回路。
【請求項１２】
請求項７乃至請求項１０のいずれか１項において、前記ダイオードはｐチャネル型のトランジスタであり、該トランジスタのソース領域またはドレイン領域のいずれか一方と、該トランジスタのゲート電極とが接続されていることを特徴とする電源回路。
【請求項１３】
アンテナから交流電圧が印加される整流回路を有し、
前記整流回路は、入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、トランジスタと、ダイオードとを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域またはドレイン領域の一方と、前記トランジスタのゲート電極の間に接続されており、
前記トランジスタのソース領域またはドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが接続されていることを特徴とする半導体装置。
【請求項１４】
アンテナから交流電圧が印加される整流回路を有し、
前記整流回路は、入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、トランジスタと、ダイオードと、抵抗とを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域またはドレイン領域の一方と、前記トランジスタのゲート電極の間に接続されており、
前記トランジスタのソース領域またはドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが接続されており、
前記抵抗は、前記トランジスタのゲート電極と前記２つの出力端子のいずれか一方との間に接続されていることを特徴とする半導体装置。
【請求項１５】
アンテナと、アンテナから交流電圧が印加される整流回路とを有し、
前記整流回路は、入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、トランジスタと、ダイオードとを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域またはドレイン領域の一方と、前記トランジスタのゲート電極の間に接続されており、
前記トランジスタのソース領域またはドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが接続されていることを特徴とする半導体装置。
【請求項１６】
アンテナと、アンテナから交流電圧が印加される整流回路とを有し、
前記整流回路は、入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、トランジスタと、ダイオードと、抵抗とを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域またはドレイン領域の一方と、前記トランジスタのゲート電極の間に接続されており、
前記トランジスタのソース領域またはドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが接続されており、
前記抵抗は、前記トランジスタのゲート電極と前記２つの出力端子のいずれか一方との間に接続されていることを特徴とする半導体装置。
【請求項１７】
アンテナから交流電圧が印加される電源回路を有し、
前記電源回路は、入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、第３の容量と、トランジスタと、ダイオードとを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域またはドレイン領域の一方と、前記トランジスタのゲート電極の間に接続されており、
前記トランジスタのソース領域またはドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが接続されており、
前記第３の容量は前記２つの出力端子の間に接続されていることを特徴とする半導体装置。
【請求項１８】
アンテナから交流電圧が印加される電源回路を有し、
前記電源回路は、入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、第３の容量と、トランジスタと、ダイオードと、抵抗とを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域またはドレイン領域の一方と、前記トランジスタのゲート電極の間に接続されており、
前記トランジスタのソース領域またはドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが接続されており、
前記第３の容量は前記２つの出力端子の間に接続されており、
前記抵抗は、前記トランジスタのゲート電極と前記２つの出力端子のいずれか一方との間に接続されていることを特徴とする半導体装置。
【請求項１９】
アンテナと、アンテナから交流電圧が印加される電源回路とを有し、
前記電源回路は、入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、第３の容量と、トランジスタと、ダイオードとを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域またはドレイン領域の一方と、前記トランジスタのゲート電極の間に接続されており、
前記トランジスタのソース領域またはドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが接続されており、
前記第３の容量は前記２つの出力端子の間に接続されていることを特徴とする半導体装置。
【請求項２０】
アンテナと、アンテナから交流電圧が印加される電源回路とを有し、
前記電源回路は、入力端子と２つの出力端子の間に、第１の容量と、第２の容量と、第３の容量と、トランジスタと、ダイオードと、抵抗とを有し、
前記第１の容量と、前記第２の容量と、前記ダイオードとは、前記入力端子と前記２つの出力端子のうち一方の出力端子の間において順に直列に接続されており、
前記第２の容量は、前記トランジスタのソース領域またはドレイン領域の一方と、前記トランジスタのゲート電極の間に接続されており、
前記トランジスタのソース領域またはドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが接続されており、
前記第３の容量は前記２つの出力端子の間に接続されており、
前記抵抗は、前記トランジスタのゲート電極と前記２つの出力端子のいずれか一方との間に接続されていることを特徴とする半導体装置。
【請求項２１】
請求項１３乃至請求項２０のいずれか１項において、前記トランジスタはｎチャネル型であり、該トランジスタのソース領域とドレイン領域のいずれか一方が、前記ダイオードのカソードに接続されていることを特徴とする半導体装置。
【請求項２２】
請求項１３乃至請求項２０のいずれか１項において、前記トランジスタはｐチャネル型であり、該トランジスタのソース領域とドレイン領域のいずれか一方が、前記ダイオードのアノードに接続されていることを特徴とする半導体装置。
【請求項２３】
請求項１３乃至請求項２２のいずれか１項において、前記ダイオードはｎチャネル型のトランジスタであり、該トランジスタのソース領域またはドレイン領域のいずれか一方と、該トランジスタのゲート電極とが接続されていることを特徴とする半導体装置。
【請求項２４】
請求項１３乃至請求項２２のいずれか１項において、前記ダイオードはｐチャネル型のトランジスタであり、該トランジスタのソース領域またはドレイン領域のいずれか一方と、該トランジスタのゲート電極とが接続されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイオードを用いた整流回路と、該整流回路を用いた電源回路とに関する。さらに本発明は、上記整流回路もしくは上記電源回路を用い、なおかつ無線での通信を行うことが出来る半導体装置に関する。
【背景技術】
【０００２】
集積回路及びアンテナが組み込まれた媒体（ＲＦタグ）との間で、非接触にて信号の送受信を行う技術（ＲＦＩＤ：Ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ  ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）は、様々な分野において実用化が進められており、新しい情報通信の形態としてさらなる市場の拡大が見込まれている。ＲＦＩＤで用いられるＲＦタグの形状は、カード状、或いはカードよりもさらに小型のチップ状であることが多いが、用途に合わせて様々な形状を採りうる。
【０００３】
ＲＦＩＤでは、リーダ、リーダライタまたは質問器と、ＲＦタグとの間の通信を、電波を用いて行なうことができる。具体的には、質問器から発せられる電波がＲＦタグ内のアンテナにおいて電気信号に変換され、該電気信号に従い、ＲＦタグ内の集積回路が動作する。そして、集積回路から出力された電気信号に従って変調された電波が、アンテナから発せられることで、非接触にて信号を質問器に送ることができる。ここで質問器もアンテナを有するものとする。
【０００４】
なおＲＦタグは、アクティブタイプとパッシブタイプの２つに大別することができる。アクティブタイプは一次電池を内蔵しており、ＲＦタグ内で電気エネルギーの生成は行わない。一方パッシブタイプは、質問器から発せられる電波を用い、電気エネルギーをＲＦタグ内において生成することができる。具体的には、質問器から受信した電波をアンテナにおいて交流電圧に変換した後、該交流電圧を整流回路において整流し、平滑用のコンデンサ等を用いることで、電源電圧としてＲＦタグ内の各回路に供給している。
【０００５】
下記特許文献１には、ダイオードを１つ用いた整流回路と、該整流回路の出力側に平滑用のコンデンサを接続した構成について開示されている。図１８に、特許文献１で開示されている整流回路と平滑用のコンデンサの構成を示す。図１８に示す整流回路は、ダイオード８００が入力端子８０１と出力端子８０２の間に接続されている。ダイオード８００のアノードが入力端子８０１側に、カソードが出力端子８０２側に配置されている。またコンデンサ８０３が有する２つの電極は、一方が出力端子８０２に接続され、他方がグラウンド（ＧＮＤ）に落とされている。
【特許文献１】特許２９０９８６７号公報（第６頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＲＦＩＤでは質問器から発せられる電波の強度はＩＳＯやＪＩＳなどの規格または法令により定められている。
【０００７】
しかし質問器から発せられる電波の強度が同じでも、ＲＦタグと質問器間の通信距離が近いほど、ＲＦタグ内のアンテナが受信する交流信号の電圧の振幅は大きくなる。アンテナが受信する交流信号の電圧の振幅が大きいと、該信号を最初に受け取る整流回路と平滑用のコンデンサ等とによって所望の値よりも高い電圧が生成される。生成された電圧は該整流回路の後段に接続された回路に供給される。その結果、該回路内の半導体素子には、所望の値よりも大きい電圧が供給され、なおかつ予想以上の電流が流れるので、半導体素子が劣化または破壊されやすいという問題があった。
【０００８】
また質問器から発せられる電波にノイズが含まれていたり、質問器以外の電子機器から不要輻射が発せられていたりすると、規定を上回る強力な電波にＲＦタグがさらされてしまう。この場合、所定の範囲を逸脱するような電圧の振幅が大きい交流信号をアンテナが受信してしまう。アンテナが受信する交流信号の電圧の振幅が大きいと、該信号を最初に受け取る整流回路によって所望の値よりも高い電圧が生成される。生成された電圧は該整流回路の後段に接続された回路に供給される。その結果、該回路内の半導体素子には、所望の値よりも大きい電圧が供給され、なおかつ予想以上の電流が流れるので、半導体素子が劣化または破壊されやすいという問題があった。
【０００９】
また集積回路のコストを削減するため、半導体素子を微細化することで、半導体素子によって構成される集積回路のサイズを縮小化し、１つのマザーガラスに形成できる集積回路の数を増やすことが一般的に行われている。しかし半導体素子を微細化すると、耐圧が低くなり、さらに過電流によりＲＦタグが破壊されやすくなるという問題がある。
【００１０】
またＲＦタグは、質問器から発せられる電波にノイズが含まれていると、該ノイズによりＲＦタグ内の回路の正常な動作が妨げられるという問題があった。
【００１１】
図１８に示した整流回路の入力端子８０１に、図１９（Ａ）に示した特性を有する交流信号が入力されたと仮定する。この場合、図１９（Ｂ）において破線で示すように、ダイオード８００によって、入力端子８０１に入力された交流信号が整流され、出力端子８０２に出力される。出力端子８０２に出力される信号はコンデンサ８０３によって平滑化されるので、実際には図１９（Ｂ）の実線に示したような特性を有する信号が出力端子８０２に出力される。
【００１２】
図１９（Ｂ）に示した出力端子８０２における電圧の時間変化を、時間の尺度を高めて図１９（Ｃ）に表示する。図１９（Ｃ）に示すように、周期的な電圧の上がり下がりは見られるが、各周期における電圧の平均値は理想的には同じ大きさに保たれ、出力端子８０２に出力される信号の電圧は直流電圧と見なされる。
【００１３】
しかし質問器から発せられる電波にノイズが含まれている場合、整流回路とその出力側に接続された平滑用のコンデンサによって生成された電圧にもノイズがそのまま含まれてしまう。図１９（Ｄ）に、質問器から発せられる電波に低周波のノイズが含まれていた場合の、出力端子８０２における電圧の時間変化を示す。図１９（Ｄ）に示すように、各周期における電圧の平均値が、より長周期で上がり下がりする形で、ノイズ（低周波ノイズ）が出現する。整流回路から出力される電圧に、図１９（Ｄ）に示すようなノイズが含まれていると直流電圧が時間により変動することになるので、後段の回路の動作に悪影響を及ぼす可能性がある。
【００１４】
また図１９（Ｅ）に、質問器から発せられる電波に高周波のノイズが含まれていた場合の、出力端子８０２における電圧の時間変化を示す。図１９（Ａ）に示す信号に、より高い周波数の信号が含まれているため、図１９（Ｅ）に示すように、突発的に電圧が変化するノイズ（高周波ノイズ）が出現する。整流回路から出力される電圧に、図１９（Ｅ）に示すようなノイズが含まれていると、低周波のノイズが出現する場合と同様に、直流電圧が時間により変動するので後段の回路の動作に悪影響を及ぼす可能性がある。
【００１５】
本発明は上記問題に鑑み、整流回路もしくは整流回路の後段に接続されている回路において、過電圧や過電流による半導体素子の劣化または破壊を抑えることができる、整流回路の提供を課題とする。また本発明は、整流回路もしくは整流回路の後段に接続されている回路において、過電圧や過電流による半導体素子の劣化または破壊を抑えることができ、なおかつ無線での通信を行うことが出来る半導体装置の提供を課題とする。
【００１６】
また本発明は上記問題に鑑み、出力される電圧にノイズがのるのを防ぐことができる、整流回路と平滑用の容量とで形成される電源回路の提供を課題とする。また、質問器から発せられる電波にノイズが含まれていても該ノイズにより集積回路の正常な動作が妨げられるのを防ぐことができ、なおかつ無線での通信を行うことが出来る半導体装置の提供を課題とする。
【課題を解決するための手段】
【００１７】
本発明の整流回路は、既存のダイオードに加え、ゲート電極と、ソース領域またはドレイン領域のいずれか一方との間に容量を有するＭＯＳ（ｍｅｔａｌ‐ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを、少なくとも１つ有する。
【００１８】
具体的に本発明の整流回路は、トランジスタと、入力端子と、２つの出力端子のうち一方の出力端子とを結ぶ経路において順に直列に接続されている、第１の容量と、第２の容量と、ダイオードとを少なくとも有する。そして上記トランジスタのソース領域またはドレイン領域の一方とゲート電極の間に第２の容量が接続されている。さらに本発明の整流回路は少なくとも１つのダイオードを有する。上記トランジスタのソース領域またはドレイン領域の他方と、前記２つの出力端子のうち他方の出力端子とが接続されている。なお上記トランジスタがｎチャネル型である場合、該トランジスタのソース領域とドレイン領域のいずれか一方が、ダイオードのカソードに接続されている。逆に該トランジスタがｐチャネル型である場合、該トランジスタのソース領域とドレイン領域のいずれか一方が、ダイオードのアノードに接続されている。上記構成により、入力端子に交流信号が入力されると、２つの出力端子のいずれか一方から整流された信号が出力される。
【００１９】
また本発明の電源回路は、上記整流回路に加え、上記２つの出力端子の間に並列に接続された第３の容量を有する。上記第３の容量により、出力端子のいずれか一方から出力される信号が平滑化され、直流電圧が生成される。
【００２０】
なお本発明の整流回路または電源回路は、上記トランジスタのゲート電極と出力端子との間に、抵抗またはダイオードを接続しても良い。
【００２１】
また本発明の半導体装置は、集積回路内に上記整流回路または上記電源回路を有し、アンテナが受信した交流信号が整流回路の入力端子または電源回路の入力端子に入力される。なお本発明の半導体装置は、少なくとも集積回路を有していれば良く、アンテナを有していなくても良い。さらに本発明の半導体装置が有する集積回路は、少なくともアンテナが受信した交流信号を整流する整流回路、またはアンテナが受信した交流信号の電圧を整流して直流電圧を生成する電源回路を有していれば良い。
【発明の効果】
【００２２】
本発明の整流回路では、入力端子と出力端子の１つとの間において、ダイオードまたはトランジスタの前段に第１の容量及び第２の容量が直列に接続されている。そのため入力端子に電圧の振幅が大きな交流電圧が与えられても、トランジスタやダイオードに、印加される電圧を小さくすることができる。またダイオードやトランジスタに直接電圧が印加されない。したがって、ダイオードやトランジスタの過電圧による劣化や破壊を抑えることができる。
【００２３】
よって、質問器とＲＦタグ間の通信距離が短かったり、不要輻射などによりＲＦタグが規定を上回るような強力な電波にさらされたりしても、半導体装置の信頼性を確保することができる。
【００２４】
また本発明の電源回路では、オンしているときのトランジスタまたはダイオードは抵抗とみなすことができる。よって、第２の容量と、該抵抗とが直列に接続されることになる。またトランジスタ及びダイオードと並列に第３の容量が接続されている。この第２の容量と抵抗と第３の容量とは、ローパスフィルタとして機能するので、入力端子に与えられた交流電圧に高周波のノイズが含まれていても、該ノイズが整流回路及び平滑容量により生成される直流電圧にそのまま含まれてしまうのを防ぐことができる。
【００２５】
さらに本発明の電源回路では、トランジスタのゲート電極と出力端子との間に抵抗を接続している場合、該抵抗と第１の容量とがハイパスフィルタとして機能するので、入力端子に与えられた交流電圧に低周波のノイズが含まれていても、該ノイズが電源回路において生成される直流電圧にそのまま含まれてしまうのを防ぐことができる。
【００２６】
従って、質問器から発せられる電波に高周波または低周波のノイズが含まれていても、電源回路において生成される直流電圧に該ノイズがのりにくい。その結果、該直流電圧を用いて動作する半導体装置内の各種回路の動作がノイズの影響を受けにくくなり、半導体装置の動作を安定化させることができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【００２８】
（実施の形態１）
図１を用いて、本発明の整流回路及び電源回路の構成について説明する。図１（Ａ）において、１０１は本発明の整流回路に相当する。整流回路１０１は２つの入力端子ＩＮ１、ＩＮ２と、２つの出力端子ＯＵＴ１、ＯＵＴ２に接続されている。アンテナが有する２つの端子は、入力端子ＩＮ１と入力端子ＩＮ２にそれぞれ接続される。また整流回路１０１は、第１の容量１０２と、第２の容量１０３と、ダイオード１０５と、トランジスタ１０６とを少なくとも有する。なお図１（Ａ）では、トランジスタ１０６がｎチャネル型である場合の整流回路１０１の構成を示している。また本発明の電源回路１１１は、整流回路１０１に加え、第３の容量１０４を有している。
【００２９】
第１の容量１０２と、第２の容量１０３と、ダイオード１０５とは、入力端子ＩＮ１と出力端子ＯＵＴ２とを結ぶ経路において、順に直列に接続されている。より詳細に説明すると、第１の容量１０２が有する第１の電極は、入力端子ＩＮ１に接続されている。また第１の容量１０２が有する第２の電極は、第２の容量１０３が有する第１の電極に接続されている。第２の容量１０３が有する第２の電極はダイオード１０５のカソードに接続されている。ダイオード１０５のアノードは出力端子ＯＵＴ２及び入力端子ＩＮ２に接続されている。
【００３０】
また入力端子ＩＮ１とトランジスタ１０６のゲート電極の間には、第１の容量１０２が接続されている。さらに、トランジスタ１０６のソース領域またはドレイン領域の一方と、トランジスタ１０６のゲート電極の間には、第２の容量１０３が接続されている。トランジスタ１０６のソース領域とドレイン領域は、いずれか一方が出力端子ＯＵＴ１に接続され、他方がダイオード１０５のカソードに接続されている。ダイオード１０５のアノードは出力端子ＯＵＴ２のみならず入力端子ＩＮ２にも接続されている。第３の容量１０４は出力端子ＯＵＴ１と、出力端子ＯＵＴ２及び入力端子ＩＮ２との間に接続されている。
【００３１】
なお、第１の容量１０２が有する第２の電極と、出力端子ＯＵＴ２との間に、抵抗またはダイオードを接続しても良い。
【００３２】
またダイオード１０５としてトランジスタを用いても良い。この場合、ダイオード１０５もトランジスタ１０６と同じ作製行程を用いて形成することが可能である。図１（Ａ）の整流回路１０１及び電源回路１１１において、ｎチャネル型のトランジスタ１０７をダイオード１０５として用いた場合の構成を図１（Ｂ）に示す。図１（Ｂ）においてトランジスタ１０７は、ゲート電極が入力端子ＩＮ２及び出力端子ＯＵＴ２に接続されている。またトランジスタ１０７のソース領域とドレイン領域は、一方が第２の容量１０３が有する第２の電極に接続されており、他方がゲート電極、出力端子ＯＵＴ２及び入力端子ＩＮ２に接続されている。ｎチャネル型のトランジスタ１０７をダイオードとして見立てたとき、ソース領域とドレイン領域のうち、ゲート電極と接続された方がゲート電極と共にアノードとして機能し、もう一方がカソードとして機能する。
【００３３】
なおトランジスタ１０７はｐチャネル型であっても良い。この場合、トランジスタ１０７のゲート電極は、第２の容量１０３が有する第２の電極に接続される。またトランジスタ１０７のソース領域とドレイン領域は、一方が入力端子ＩＮ２及び出力端子ＯＵＴ２に接続され、他方がゲート電極及び第２の容量１０３が有する第２の電極に接続される。そしてｐチャネル型のトランジスタ１０７をダイオードとして見立てたとき、ソース領域とドレイン領域のうち、ゲート電極と接続された方がゲート電極と共にカソードとして機能し、もう一方がアノードとして機能する。
【００３４】
次に、図１（Ａ）に示した整流回路１０１及び電源回路１１１の動作について、図２（Ａ）を用いて説明する。図２（Ａ）に示すように、入力端子ＩＮ１にグラウンド（ＧＮＤ）よりも高い電圧Ｖｈが印加されたと仮定する。このとき、入力端子ＩＮ２及び出力端子ＯＵＴ２はグラウンド（ＧＮＤ）に落とされているものとする。入力端子ＩＮ１に電圧Ｖｈが印加されると、第１の容量１０２の第２の電極、第２の容量１０３の第１の電極、及びトランジスタ１０６のゲート電極に、電圧Ｖｈが印加される。以下、第１の容量１０２の第２の電極、第２の容量１０３の第１の電極、及びトランジスタ１０６のゲート電極の電圧を、第１のノード（Ｎ１）の電圧として表現する。なお実際には第１の容量１０２、第２の容量１０３、トランジスタ１０６のゲート容量、寄生抵抗及び寄生容量によって電圧は降下するので、第１のノード（Ｎ１）の電圧は電圧Ｖｈよりも低くなるが、電圧Ｖｈと殆ど同じであるとみなしても動作の説明上は問題がない。
【００３５】
第１のノード（Ｎ１）の電圧が電圧Ｖｈとなると、第２の容量１０３の第２の電極及びダイオード１０５のカソードに、電圧Ｖｈが印加される。以下、第２の容量１０３の第２の電極及びダイオード１０５のカソードの電圧を、第２のノード（Ｎ２）の電圧として表現する。なお実際には第２の容量１０３、トランジスタ１０６のゲート電極とドレイン領域間の容量、寄生抵抗及び寄生容量によって電圧は降下するので、第２のノード（Ｎ２）の電圧は電圧Ｖｈよりもさらに低くなるが、電圧Ｖｈと殆ど同じであるとみなしても動作の説明上は問題がない。
【００３６】
第２のノード（Ｎ２）の電圧が電圧Ｖｈとなると、トランジスタ１０６はｎチャネル型であるので、トランジスタ１０６が有する一対の不純物領域のうち、第２の容量１０３の第２の電極及びダイオード１０５のカソードと接続された方をドレイン領域（Ｄ）、出力端子ＯＵＴ１と接続された方をソース領域（Ｓ）と見なすことができる。ゲート電極とソース領域間の電圧に相当するゲート電圧が、トランジスタ１０６の閾値電圧Ｖｔｈよりも高くなると、トランジスタ１０６はオンする。またダイオード１０５には逆方向バイアスの電圧が印加されるので、ダイオード１０５はオフになる。よって第２のノード（Ｎ２）の電圧からトランジスタ１０６の閾値電圧Ｖｔｈ分下がった電圧、この場合電圧（Ｖｈ−Ｖｔｈ）が、出力端子ＯＵＴ１に与えられる。
【００３７】
オンの状態のトランジスタ１０６を抵抗とみなした場合の、電源回路１１１の構成を図２（Ｂ）に示す。図２（Ａ）においてダイオード１０５はオフしているので、図２（Ｂ）では開放されたスイッチとして図示する。電圧Ｖｈが入力端子ＩＮ１に印加された場合、第１の容量１０２と、第２の容量１０３と、抵抗であるトランジスタ１０６とが直列に接続される。そして出力端子ＯＵＴ１とグラウンド（ＧＮＤ）に落とした出力端子ＯＵＴ２との間には第３の容量１０４が接続されている。ここで、第２の容量１０３と、抵抗であるトランジスタ１０６と、第３の容量１０４とは、ローパスフィルタ１０８として機能するので、入力端子ＩＮ１に与えられた交流信号に高周波のノイズが含まれていても、該ノイズが出力端子ＯＵＴ１から出力される直流電圧にそのまま含まれてしまうのを防ぐことができる。
【００３８】
さらに本発明の電源回路１１１は、第１の容量１０２が有する第２の電極と入力端子ＩＮ２との間に抵抗１１０を接続している場合、第１の容量１０２と該抵抗１１０とがハイパスフィルタ１０９として機能する。よって、入力端子ＩＮ１に与えられた交流信号に低周波のノイズが含まれていても、該ノイズが出力端子ＯＵＴ１から出力される直流電圧にそのまま含まれてしまうのを防ぐことができる。
【００３９】
従って、質問器から発せられる電波に高周波または低周波のノイズが含まれていても、電源回路１１１から出力される直流電圧に該ノイズがのりにくく、該直流電圧を用いて動作する各種回路の動作が該ノイズの影響を受けにくくなる。従って各種回路の動作を安定化させることができる。
【００４０】
なおローパスフィルタ１０８では、該フィルタを通過する電圧の周波数をＦＬ、第２の容量１０３の容量値をＣ２、トランジスタ１０６を抵抗と見なした場合の抵抗値をＲｔ、第３の容量１０４の容量値をＣ３、とすると、ＦＬは数１に示した式を満たす。よって、カットしたいノイズの周波数に合わせて容量値Ｃ２、抵抗値Ｒｔ、容量値Ｃ３の値を設定することが望ましい。またハイパスフィルタ１０９では、該フィルタを通過する電圧の周波数をＦＨ、第１の容量１０２の容量値をＣ１、抵抗１１０の抵抗値をＲとすると、ＦＨ≧１／（２π×Ｃ１×Ｒ）となる。よって、カットしたいノイズの周波数に合わせて容量値Ｃ１、抵抗値Ｒの値を設定することが望ましい。
【００４１】
【数１】
2008161044.tif 000003
【００４２】
次に図３（Ａ）に示すように、入力端子ＩＮ１にグラウンド（ＧＮＤ）よりも低い電圧Ｖｌ（＝−Ｖｈ）が印加されたと仮定する。このとき、入力端子ＩＮ２はグラウンド（ＧＮＤ）に落とされているものとする。入力端子ＩＮ１に電圧Ｖｌが印加されると、第１のノード（Ｎ１）の電圧は電圧Ｖｌとなる。なお実際には第１の容量１０２、第２の容量１０３、トランジスタ１０６のゲート容量、寄生抵抗及び寄生容量によって電圧は上昇するので、第１のノード（Ｎ１）の電圧は電圧Ｖｌよりも高くなるが、電圧Ｖｌと殆ど同じであるとみなしても動作の説明上は問題がない。
【００４３】
第１のノード（Ｎ１）の電圧が電圧Ｖｌとなると、第２のノード（Ｎ２）の電圧も電圧Ｖｌとなる。なお実際には第２の容量１０３、トランジスタ１０６のゲート電極とドレイン領域間の容量、寄生抵抗及び寄生容量によって電圧は上昇するので、第２のノード（Ｎ２）の電圧は電圧Ｖｌよりもさらに高くなるが、電圧Ｖｌと殆ど同じであるとみなしても動作の説明上は問題がない。
【００４４】
第２のノード（Ｎ２）の電圧が電圧Ｖｌとなると、トランジスタ１０６はｎチャネル型であるので、トランジスタ１０６が有する一対の不純物領域のうち、第２の容量１０３の第２の電極及びダイオード１０５のカソードと接続された方をソース領域（Ｓ）、出力端子ＯＵＴ１と接続された方をドレイン領域（Ｄ）と見なすことができる。ゲート電圧がトランジスタ１０６の閾値電圧Ｖｔｈよりも低くなると、トランジスタ１０６はオフする。ここで、出力端子ＯＵＴ１の電圧は第３の容量１０４によって保持される。一方、ダイオード１０５には順方向バイアスの電圧が印加されるので、ダイオード１０５はオンになる。よって第２のノード（Ｎ２）の電圧は、徐々にグラウンド（ＧＮＤ）の電圧となる。
【００４５】
オフの状態のトランジスタ１０６を開放されたスイッチとみなした場合の、電源回路１１１の構成を図３（Ｂ）に示す。図３（Ａ）においてダイオード１０５はオンしているので、図３（Ｂ）では抵抗として図示する。図３（Ｂ）に示すように、電圧Ｖｌが入力端子ＩＮ１に印加された場合、図２（Ｂ）で示した場合と同様に、第１の容量１０２と、抵抗１１０とがハイパスフィルタ１０９として機能する。さらに第２の容量１０３と、ダイオード１０５で形成される抵抗とがハイパスフィルタ１１２として機能する。よってハイパスフィルタが直列に２段接続された構成になるので、出力端子ＯＵＴ１から出力される直流電圧に低周波ノイズがよりのりにくくなる。
【００４６】
なお整流回路１０１及び電源回路１１１に用いられる半導体素子の種類及びその数は、本実施の形態に示した構成に限定されない。より理想的に近い整流特性を得るために、図１（Ａ）に示した半導体素子に加えて、抵抗、容量、ダイオード、インダクタ、スイッチなどを適宜追加しても良い。
【００４７】
このように本実施の形態の整流回路では、ダイオード１０５またはトランジスタ１０６の前段に第１の容量１０２及び第２の容量１０３が直列に接続されている。そのため入力端子ＩＮ１に電圧の振幅が大きな交流信号が与えられても、ダイオード１０５またはトランジスタ１０６に印加される電圧を小さくすることができる。またダイオード１０５またはトランジスタ１０６に直接電圧が印加されない。したがって、ダイオード１０５またはトランジスタ１０６の過電圧による劣化や破壊を抑えることができる。
【００４８】
また本実施の形態の電源回路１１１では、質問器から発せられる電波に高周波または低周波のノイズが含まれていても、電源回路１１１から出力される直流電圧に該ノイズがのりにくい。その結果、該直流電圧を用いて動作する半導体装置内の各種回路の動作がノイズの影響を受けにくくなり、半導体装置の動作を安定化させることができる。
【００４９】
（実施の形態２）
図４を用いて、本発明の整流回路及び電源回路の構成について説明する。図４（Ａ）において、２０１は本発明の整流回路に相当する。整流回路２０１は２つの入力端子ＩＮ１、ＩＮ２と、２つの出力端子ＯＵＴ１、ＯＵＴ２に接続されている。アンテナが有する２つの端子は、入力端子ＩＮ１と入力端子ＩＮ２にそれぞれ接続される。また整流回路２０１は、第１の容量２０２と、第２の容量２０３と、ダイオード２０５と、トランジスタ２０６とを少なくとも有する。なお図４（Ａ）では、トランジスタ２０６がｐチャネル型である場合の整流回路２０１の構成を示している。また本発明の電源回路２１１は、整流回路２０１に加え、第３の容量２０４を有している。
【００５０】
第１の容量２０２と、第２の容量２０３と、ダイオード２０５とは、入力端子ＩＮ１と出力端子ＯＵＴ１とを結ぶ経路において、順に直列に接続されている。より詳細に説明すると、第１の容量２０２が有する第１の電極は、入力端子ＩＮ１に接続されている。また第１の容量２０２が有する第２の電極は、第２の容量２０３が有する第１の電極に接続されている。第２の容量２０３が有する第２の電極はダイオード２０５のアノードに接続されている。ダイオード２０５のカソードは出力端子ＯＵＴ１に接続されている。
【００５１】
そして入力端子ＩＮ１とトランジスタ２０６のゲート電極の間には、第１の容量２０２が接続されている。さらに、トランジスタ２０６のソース領域またはドレイン領域の一方と、トランジスタ２０６のゲート電極の間には、第２の容量２０３が接続されている。トランジスタ２０６のソース領域とドレイン領域は、いずれか一方が入力端子ＩＮ２及び出力端子ＯＵＴ２に接続され、他方がダイオード２０５のアノードに接続されている。第３の容量２０４は出力端子ＯＵＴ１と出力端子ＯＵＴ２の間に接続されている。
【００５２】
なお、第１の容量２０２が有する第２の電極と、出力端子ＯＵＴ２との間に、抵抗またはダイオードを接続しても良い。
【００５３】
またダイオード２０５としてトランジスタを用いても良い。この場合、ダイオード２０５もトランジスタ２０６と同じ作製行程を用いて形成することが可能である。図４（Ａ）の整流回路２０１及び電源回路２１１において、ｐチャネル型のトランジスタ２０７をダイオード２０５として用いた場合の構成を図４（Ｂ）に示す。図４（Ｂ）においてトランジスタ２０７は、ゲート電極が出力端子ＯＵＴ１に接続されている。またトランジスタ２０７のソース領域とドレイン領域は、一方が第２の容量２０３が有する第２の電極に接続されており、他方がゲート電極及び出力端子ＯＵＴ１に接続されている。ｐチャネル型のトランジスタ２０７をダイオードとして見立てたとき、ソース領域とドレイン領域のうち、ゲート電極と接続された方がゲート電極と共にカソードとして機能し、もう一方がアノードとして機能する。
【００５４】
なおトランジスタ２０７はｎチャネル型であっても良い。この場合、トランジスタ２０７のゲート電極は、第２の容量２０３が有する第２の電極に接続される。またトランジスタ２０７のソース領域とドレイン領域は、一方がゲート電極と共に第２の容量２０３が有する第２の電極に接続され、他方が出力端子ＯＵＴ１に接続される。そしてｎチャネル型のトランジスタ２０７をダイオードとして見立てたとき、ソース領域とドレイン領域のうち、ゲート電極と接続された方がゲート電極と共にアノードとして機能し、もう一方がカソードとして機能する。
【００５５】
次に、図４（Ａ）に示した整流回路２０１及び電源回路２１１の動作について、図５（Ａ）を用いて説明する。図５（Ａ）に示すように、入力端子ＩＮ１にグラウンド（ＧＮＤ）よりも高い電圧Ｖｈが印加されたと仮定する。このとき、入力端子ＩＮ２はグラウンド（ＧＮＤ）に落とされているものとする。入力端子ＩＮ１に電圧Ｖｈが印加されると、第１の容量２０２の第２の電極、第２の容量２０３の第１の電極、及びトランジスタ２０６のゲート電極に、電圧Ｖｈが印加される。以下、第１の容量２０２の第２の電極、第２の容量２０３の第１の電極、及びトランジスタ２０６のゲート電極の電圧を、第１のノード（Ｎ１）の電圧として表現する。なお実際には第１の容量２０２、第２の容量２０３、トランジスタ２０６のゲート容量、寄生抵抗及び寄生容量によって電圧は降下するので、第１のノード（Ｎ１）の電圧は電圧Ｖｈよりも低くなるが、電圧Ｖｈと殆ど同じであるとみなしても動作の説明上は問題がない。
【００５６】
第１のノード（Ｎ１）の電圧が電圧Ｖｈとなると、第２の容量２０３の第２の電極及びダイオード２０５のアノードに、電圧Ｖｈが印加される。以下、第２の容量２０３の第２の電極及びダイオード２０５のアノードの電圧を、第２のノード（Ｎ２）の電圧として表現する。なお実際には第２の容量２０３、トランジスタ２０６のゲート電極とソース領域間の容量、寄生抵抗及び寄生容量によって電圧は降下するので、第２のノード（Ｎ２）の電圧は電圧Ｖｈよりもさらに低くなるが、電圧Ｖｈと殆ど同じであるとみなしても動作の説明上は問題がない。
【００５７】
第２のノード（Ｎ２）の電圧が電圧Ｖｈとなると、トランジスタ２０６はｐチャネル型であるので、トランジスタ２０６が有する一対の不純物領域のうち、第２の容量２０３の第２の電極及びダイオード２０５のアノードと接続された方をソース領域（Ｓ）、出力端子ＯＵＴ２と接続された方をドレイン領域（Ｄ）と見なすことができる。ゲート電極とソース領域間の電圧に相当するゲート電圧がトランジスタ２０６の閾値電圧Ｖｔｈよりも高くなると、トランジスタ２０６はオフする。またダイオード２０５には順方向バイアスの電圧が印加されるので、ダイオード２０５はオンになる。よって第２のノード（Ｎ２）の電圧からダイオード２０５において降下する電圧分Ｖｄを差し引いた電圧、この場合電圧（Ｖｈ−Ｖｄ）が、出力端子ＯＵＴ１に与えられ、出力端子ＯＵＴ１の電圧は第３の容量２０４によって保持される。
【００５８】
オンの状態のダイオード２０５を抵抗とみなした場合の、電源回路２１１の構成を図５（Ｂ）に示す。図５（Ａ）においてトランジスタ２０６はオフしているので、図５（Ｂ）では開放されたスイッチとして図示する。電圧Ｖｈが入力端子ＩＮ１に印加された場合、第１の容量２０２と、第２の容量２０３と、抵抗であるダイオード２０５とが直列に接続される。そして出力端子ＯＵＴ１とグラウンド（ＧＮＤ）に落とした出力端子ＯＵＴ２との間には第３の容量２０４が接続されている。ここで、第２の容量２０３と、抵抗であるダイオード２０５と、第３の容量２０４とは、ローパスフィルタ２０８として機能するので、入力端子ＩＮ１に与えられた交流信号に高周波のノイズが含まれていても、該ノイズが出力端子ＯＵＴ１から出力される直流電圧にそのまま含まれてしまうのを防ぐことができる。
【００５９】
さらに本発明の電源回路２１１は、第１の容量２０２が有する第２の電極と入力端子ＩＮ２との間に抵抗２１０を接続している場合、第１の容量２０２と該抵抗２１０とがハイパスフィルタ２０９として機能する。よって、入力端子ＩＮ１に与えられた交流電圧に低周波のノイズが含まれていても、該ノイズが出力端子ＯＵＴ１から出力される直流電圧にそのまま含まれてしまうのを防ぐことができる。
【００６０】
従って、質問器から発せられる電波に高周波または低周波のノイズが含まれていても、整流回路２０１から出力される直流電圧に該ノイズがのりにくく、該直流電圧を用いて動作する各種回路の動作が該ノイズにより妨げられにくくなる。
【００６１】
なおローパスフィルタ２０８では、該フィルタを通過する電圧の周波数をＦＬ、第２の容量２０３の容量値をＣ２、ダイオード２０５を抵抗と見なした場合の抵抗値をＲｔ、第３の容量２０４の容量値をＣ３とすると、ＦＬは数１に示した式を満たす。よって、カットしたいノイズの周波数に合わせて容量値Ｃ２、抵抗値Ｒｔ、容量値をＣ３の値を設定することが望ましい。またハイパスフィルタ２０９では、該フィルタを通過する電圧の周波数をＦＨ、第１の容量２０２の容量値をＣ１、抵抗２１０の抵抗値をＲとすると、ＦＨ≧１／（２π×Ｃ１×Ｒ）となる。よって、カットしたいノイズの周波数に合わせて容量値Ｃ１、抵抗値Ｒの値を設定することが望ましい。
【００６２】
次に図６（Ａ）に示すように、入力端子ＩＮ１にグラウンド（ＧＮＤ）よりも低い電圧Ｖｌ（＝−Ｖｈ）が印加されたと仮定する。このとき、入力端子ＩＮ２はグラウンド（ＧＮＤ）に落とされているものとする。入力端子ＩＮ１に電圧Ｖｌが印加されると、第１のノード（Ｎ１）の電圧は電圧Ｖｌとなる。なお実際には第１の容量２０２、第２の容量２０３、トランジスタ２０６のゲート容量、寄生容量及び寄生抵抗によって電圧は上昇するので、第１のノード（Ｎ１）の電圧は電圧Ｖｌよりも高くなるが、電圧Ｖｌと殆ど同じであるとみなしても動作の説明上は問題がない。
【００６３】
第１のノード（Ｎ１）の電圧が電圧Ｖｌとなると、第２のノード（Ｎ２）の電圧も電圧Ｖｌとなる。なお実際には第２の容量２０３、トランジスタ２０６のゲート電極とソース領域間の容量、寄生抵抗及び寄生容量によって電圧は上昇するので、第２のノード（Ｎ２）の電圧は電圧Ｖｌよりもさらに高くなるが、電圧Ｖｌと殆ど同じであるとみなしても動作の説明上は問題がない。
【００６４】
第２のノード（Ｎ２）の電圧が電圧Ｖｌとなると、トランジスタ２０６はｐチャネル型であるので、トランジスタ２０６が有する一対の不純物領域のうち、第２の容量２０３の第２の電極及びダイオード２０５のアノードと接続された方をドレイン領域（Ｄ）、出力端子ＯＵＴ２と接続された方をソース領域（Ｓ）と見なすことができる。ゲート電極とソース領域間の電圧に相当するゲート電圧が、トランジスタ２０６の閾値電圧Ｖｔｈよりも低くなると、トランジスタ２０６はオンする。一方、ダイオード２０５には逆方向バイアスの電圧が印加されるので、ダイオード２０５はオフになる。よって第２のノード（Ｎ２）の電圧は、徐々にグラウンド（ＧＮＤ）の電圧になる。出力端子ＯＵＴ１の電圧は第３の容量２０４によって保持される。
【００６５】
オフの状態のダイオード２０５を開放されたスイッチとみなした場合の、電源回路２１１の構成を図６（Ｂ）に示す。図６（Ａ）においてトランジスタ２０６はオンしているので、図６（Ｂ）では抵抗として図示する。図６（Ｂ）に示すように、電圧Ｖｌが入力端子ＩＮ１に印加された場合、図５（Ｂ）で示した場合と同様に、第１の容量２０２と、抵抗２１０とがハイパスフィルタ２０９として機能する。さらに第２の容量２０３と、トランジスタ２０６で形成される抵抗とがハイパスフィルタ２１２として機能する。よってハイパスフィルタが直列に２段接続された構成になるので、出力端子ＯＵＴ１から出力される直流電圧に低周波ノイズがよりのりにくくなる。
【００６６】
なお整流回路２０１及び電源回路２１１に用いられる半導体素子の種類及びその数は、本実施の形態に示した構成に限定されない。より理想的に近い整流特性を得るために、図４（Ａ）に示した半導体素子に加えて、抵抗、容量、ダイオード、インダクタ、スイッチなどを適宜追加しても良い。
【００６７】
このように本実施の形態の整流回路では、ダイオード２０５またはトランジスタ２０６の前段に第１の容量２０２及び第２の容量２０３が直列に接続されている。そのため入力端子ＩＮ１に電圧の振幅が大きな交流信号が与えられても、ダイオード２０５またはトランジスタ２０６に印加される電圧を小さくすることができる。またダイオード２０５またはトランジスタ２０６に直接電圧が印加されない。したがって、ダイオード２０５またはトランジスタ２０６の過電圧による劣化や破壊を抑えることができる。
【００６８】
また本実施の形態では、質問器から発せられる電波に高周波または低周波のノイズが含まれていても、電源回路２１１から出力される直流電圧に該ノイズがのりにくい。その結果、該直流電圧を用いて動作する半導体装置内の各種回路の動作がノイズの影響を受けにくくなり、半導体装置の動作を安定化させることができる。
【００６９】
（実施の形態３）
実施の形態１及び実施の形態２では、出力端子ＯＵＴ１から正の直流電圧を得ることができる整流回路及び電源回路の構成について説明した。本実施の形態では、負の直流電圧を得ることができる、本発明の整流回路及び電源回路の構成について説明する。
【００７０】
図７（Ａ）に、本実施の形態の整流回路及び電源回路の構成を示す。図７（Ａ）に示す整流回路３０１は、２つの入力端子ＩＮ１、ＩＮ２と、２つの出力端子ＯＵＴ１、ＯＵＴ２に接続されている。アンテナが有する２つの端子は、入力端子ＩＮ１と入力端子ＩＮ２にそれぞれ接続される。また整流回路３０１は、第１の容量３０２と、第２の容量３０３と、ダイオード３０５と、トランジスタ３０６とを少なくとも有する。なお図７（Ａ）では、トランジスタ３０６がｎチャネル型である場合の整流回路３０１の構成を示している。また本発明の電源回路３０９は、整流回路３０１に加え、第３の容量３０４を有している。
【００７１】
第１の容量３０２と、第２の容量３０３と、ダイオード３０５とは、入力端子ＩＮ１と出力端子ＯＵＴ１とを結ぶ経路において、順に直列に接続されている。より詳細に説明すると、第１の容量３０２が有する第１の電極は、入力端子ＩＮ１に接続されている。また第１の容量３０２が有する第２の電極は、第２の容量３０３が有する第１の電極に接続されている。第２の容量３０３が有する第２の電極はダイオード３０５のカソードに接続されている。ダイオード３０５のアノードは出力端子ＯＵＴ１に接続されている。
【００７２】
そして入力端子ＩＮ１とトランジスタ３０６のゲート電極の間には、第１の容量３０２が接続されている。さらに、トランジスタ３０６のソース領域またはドレイン領域の一方と、トランジスタ３０６のゲート電極の間には、第２の容量３０３が接続されている。トランジスタ３０６のソース領域とドレイン領域は、いずれか一方が入力端子ＩＮ２及び出力端子ＯＵＴ２に接続され、他方がダイオード３０５のカソードに接続されている。第３の容量３０４は出力端子ＯＵＴ１と出力端子ＯＵＴ２の間に接続されている。
【００７３】
なお、第１の容量３０２が有する第２の電極と、出力端子ＯＵＴ２との間に、抵抗またはダイオードを接続しても良い。
【００７４】
またダイオード３０５としてトランジスタを用いても良い。この場合、ダイオード３０５もトランジスタ３０６と同じ作製行程を用いて形成することが可能である。ダイオード３０５としてｎチャネル型のトランジスタを用いる場合、該トランジスタは、ゲート電極が出力端子ＯＵＴ１に接続されている。またダイオード３０５として用いるトランジスタのソース領域とドレイン領域は、一方が第２の容量３０３が有する第２の電極に接続されており、他方がゲート電極及び出力端子ＯＵＴ１に接続されている。ｎチャネル型のトランジスタをダイオードとして見立てたとき、ソース領域とドレイン領域のうち、ゲート電極と接続された方がゲート電極と共にアノードとして機能し、もう一方がカソードとして機能する。またダイオード３０５としてｐチャネル型のトランジスタを用いる場合、該トランジスタは、ゲート電極が第２の容量３０３が有する第２の電極に接続されている。またダイオード３０５として用いるトランジスタのソース領域とドレイン領域は、一方が出力端子ＯＵＴ１に接続されており、他方がゲート電極及び第２の容量３０３が有する第２の電極に接続されている。ｐチャネル型のトランジスタをダイオードとして見立てたとき、ソース領域とドレイン領域のうち、ゲート電極と接続された方がゲート電極と共にカソードとして機能し、もう一方がアノードとして機能する。
【００７５】
上記構成により、入力端子ＩＮ１に交流信号が入力されると、出力端子ＯＵＴ１から負の直流電圧が出力される。
【００７６】
なお整流回路３０１及び電源回路３０９に用いられる半導体素子の種類及びその数は、本実施の形態に示した構成に限定されない。より理想的に近い整流特性を得るために、図７（Ａ）に示した半導体素子に加えて、抵抗、容量、ダイオード、インダクタ、スイッチなどを適宜追加しても良い。
【００７７】
図７（Ａ）に示した整流回路では、ダイオード３０５またはトランジスタ３０６の前段に第１の容量３０２及び第２の容量３０３が直列に接続されている。そのため入力端子ＩＮ１に電圧の振幅が大きな交流信号が与えられても、ダイオード３０５またはトランジスタ３０６に印加される電圧を小さくすることができる。またダイオード３０５またはトランジスタ３０６に直接電圧が印加されない。したがって、ダイオード３０５またはトランジスタ３０６の過電圧による劣化や破壊を抑えることができる。
【００７８】
また図７（Ａ）に示した電源回路３０９では、図１（Ａ）に示した整流回路の場合と同様に、質問器から発せられる電波に高周波または低周波のノイズが含まれていても、電源回路３０９から出力される直流電圧に該ノイズがのりにくい。その結果、該直流電圧を用いて動作する半導体装置内の各種回路の動作がノイズの影響を受けにくくなり、半導体装置の動作を安定化させることができる。
【００７９】
次に、負の直流電圧を得ることができる、本発明の整流回路及び電源回路の別の構成について説明する。
【００８０】
図７（Ｂ）に、本実施の形態の整流回路及び電源回路の構成を示す。図７（Ｂ）に示す整流回路３１１は、２つの入力端子ＩＮ１、ＩＮ２と、２つの出力端子ＯＵＴ１、ＯＵＴ２に接続されている。アンテナが有する２つの端子は、入力端子ＩＮ１と入力端子ＩＮ２にそれぞれ接続される。また整流回路３１１は、第１の容量３１２と、第２の容量３１３と、ダイオード３１５と、トランジスタ３１６とを少なくとも有する。なお図７（Ｂ）では、トランジスタ３１６がｐチャネル型である場合の整流回路３１１の構成を示している。また本発明の電源回路３１９は、整流回路３１１に加え、第３の容量３１４を有している。
【００８１】
第１の容量３１２と、第２の容量３１３と、ダイオード３１５とは、入力端子ＩＮ１と出力端子ＯＵＴ２とを結ぶ経路において、順に直列に接続されている。より詳細に説明すると、第１の容量３１２が有する第１の電極は、入力端子ＩＮ１に接続されている。また第１の容量３１２が有する第２の電極は、第２の容量３１３が有する第１の電極に接続されている。第２の容量３１３が有する第２の電極はダイオード３１５のアノードに接続されている。ダイオード３１５のカソードは出力端子ＯＵＴ２に接続されている。
【００８２】
そして入力端子ＩＮ１とトランジスタ３１６のゲート電極の間には、第１の容量３１２が接続されている。さらに、トランジスタ３１６のソース領域またはドレイン領域の一方と、トランジスタ３１６のゲート電極の間には、第２の容量３１３が接続されている。トランジスタ３１６のソース領域とドレイン領域は、いずれか一方が出力端子ＯＵＴ１に接続され、他方がダイオード３１５のアノードに接続されている。第３の容量３１４は出力端子ＯＵＴ１と出力端子ＯＵＴ２の間に接続されている。
【００８３】
なお、第１の容量３１２が有する第２の電極と、出力端子ＯＵＴ２との間に、抵抗またはダイオードを接続しても良い。
【００８４】
またダイオード３１５としてトランジスタを用いても良い。この場合、ダイオード３１５もトランジスタ３１６と同じ作製行程を用いて形成することが可能である。ダイオード３１５としてｐチャネル型のトランジスタを用いる場合、該トランジスタは、ゲート電極が入力端子ＩＮ２及び出力端子ＯＵＴ２に接続されている。またダイオード３１５として用いるトランジスタのソース領域とドレイン領域は、一方が第２の容量３１３が有する第２の電極に接続されており、他方がゲート電極と共に入力端子ＩＮ２及び出力端子ＯＵＴ２に接続されている。ｐチャネル型のトランジスタをダイオードとして見立てたとき、ソース領域とドレイン領域のうち、ゲート電極と接続された方がゲート電極と共にカソードとして機能し、もう一方がアノードとして機能する。またダイオード３１５としてｎチャネル型のトランジスタを用いる場合、該トランジスタは、ゲート電極が出力端子ＯＵＴ２に接続されている。またダイオード３１５として用いるトランジスタのソース領域とドレイン領域は、一方が第２の容量３１３が有する第２の電極に接続されており、他方がゲート電極及び出力端子ＯＵＴ２に接続されている。ｎチャネル型のトランジスタをダイオードとして見立てたとき、ソース領域とドレイン領域のうち、ゲート電極と接続された方がゲート電極と共にアノードとして機能し、もう一方がカソードとして機能する。
【００８５】
上記構成により、入力端子ＩＮ１に交流信号が入力されると、出力端子ＯＵＴ１から負の直流電圧が出力される。
【００８６】
なお整流回路３１１及び電源回路３１９に用いられる半導体素子の種類及びその数は、本実施の形態に示した構成に限定されない。より理想的に近い整流特性を得るために、図７（Ｂ）に示した半導体素子に加えて、抵抗、容量、ダイオード、インダクタ、スイッチなどを適宜追加しても良い。
【００８７】
図７（Ｂ）に示した整流回路では、ダイオード３１５またはトランジスタ３１６の前段に第１の容量３１２及び第２の容量３１３が直列に接続されている。そのため入力端子ＩＮ１に電圧の振幅が大きな交流信号が与えられても、ダイオード３１５またはトランジスタ３１６に印加される電圧を小さくすることができる。またダイオード３１５またはトランジスタ３１６に直接電圧が印加されない。したがって、ダイオード３１５またはトランジスタ３１６の過電圧による劣化や破壊を抑えることができる。
【００８８】
また図７（Ｂ）に示した電源回路３１９では、図４（Ａ）に示した整流回路の場合と同様に、質問器から発せられる電波に高周波または低周波のノイズが含まれていても、整流回路３１１から出力される直流電圧に該ノイズがのりにくい。その結果、該直流電圧を用いて動作する半導体装置内の各種回路の動作がノイズの影響を受けにくくなり、半導体装置の動作を安定化させることができる。
【実施例１】
【００８９】
本発明の半導体装置の構成について、図８を用いて説明する。図８は本発明の半導体装置の一形態を示すブロック図である。図８において半導体装置９００は、アンテナ９０１と、集積回路９０２とを有している。集積回路９０２は、電源回路９０３、復調回路９０４、変調回路９０５、レギュレータ９０６、制御回路９０７、メモリ９０９を有している。本発明の整流回路は、電源回路９０３、復調回路９０４において用いることができる。
【００９０】
質問器から電波が送られてくると、アンテナ９０１において該電波が交流電圧に変換される。電源回路９０３では、アンテナ９０１からの交流電圧を整流し、電源用の電圧を生成する。本発明の電源回路９０３では、アンテナ９０１が受信する交流信号が、所定の範囲を逸脱するほど大きい電圧の振幅を有していても、電源回路９０３内の半導体素子の劣化または破壊を抑えつつ、電源用の電圧を生成することが出来る。またアンテナ９０１が受信する交流信号にノイズが含まれていても出力される直流電圧に、該ノイズがのるのを防ぐことができる。よって、電源回路９０３の後段の回路であるレギュレータ９０６や制御回路９０７の動作に、該ノイズが悪影響を及ぼすのを防ぐことができる。
【００９１】
電源回路９０３において生成された電源用の電圧は、制御回路９０７とレギュレータ９０６に与えられる。レギュレータ９０６は、電源回路９０３からの電源用の電圧を安定化させるか、またはその高さを調整した後、集積回路９０２内の復調回路９０４、変調回路９０５、制御回路９０７及びメモリ９０９などの各種回路に供給する。
【００９２】
復調回路９０４は、アンテナ９０１が受信した交流信号を復調して、後段の制御回路９０７に出力する。制御回路９０７は復調回路９０４から入力された信号に従って演算処理を行い、別途信号を生成する。上記演算処理を行う際に、メモリ９０９は一次キャッシュメモリまたは二次キャッシュメモリとして用いることが出来る。また制御回路９０７は、復調回路９０４から入力された信号を解析し、質問器から送られてきた命令の内容に従って、メモリ９０９内の情報の出力、またはメモリ９０９内における命令の内容の保存を行う。制御回路９０７から出力される信号は符号化され、変調回路９０５に送られる。変調回路９０５は該信号に従ってアンテナ９０１が受信している電波を変調する。アンテナ９０１において変調された電波は質問器で受け取られる。そして半導体装置９００から出力された情報を知ることができる。
【００９３】
このように半導体装置９００と質問器との通信は、キャリア（搬送波）として用いる電波を変調することで行われる。キャリアは、１２５ｋＨｚ、１３．５６ＭＨｚ、９５０ＭＨｚ、２．４５ＧＨｚなど規格により様々である。また変調の方式も規格により振幅変調、周波数変調、位相変調など様々な方式があるが、規格に即した変調方式であればどの変調方式を用いても良い。
【００９４】
信号の伝送方式は、キャリアの波長によって電磁結合方式、電磁誘導方式、マイクロ波方式など様々な種類に分類することが出来る。電磁結合方式や電磁誘導方式の場合、強い電波に半導体装置がさらされることで、アンテナに過度に大きい交流電圧が生じてしまう恐れがある。本発明の整流回路を用いることは、過度に大きい交流電圧によって集積回路内の、集積回路において半導体素子が劣化または破壊されるのを防止することができるので、電磁結合方式や電磁誘導方式の場合は特に有効である。
【００９５】
メモリ９０９は不揮発性メモリであっても揮発性メモリであってもどちらでも良い。メモリ９０９として、例えばＳＲＡＭ、ＤＲＡＭ、フラッシュメモリ、ＥＥＰＲＯＭ、ＦｅＲＡＭなどを用いることが出来る。
【００９６】
本実施例では、アンテナ９０１を有する半導体装置９００の構成について説明しているが、本発明の半導体装置は必ずしもアンテナを有していなくとも良い。また図８に示した半導体装置に、発振回路または二次電池を設けても良い。
【００９７】
また図８では、アンテナを１つだけ有する半導体装置の構成について説明したが、本発明はこの構成に限定されない。電力を受信するためのアンテナと、信号を受信するためのアンテナとの、２つのアンテナを有していても良い。アンテナが１つだと、例えば９５０ＭＨｚの電波で電力の供給と信号の伝送を両方行う場合、遠方まで大電力が伝送され、他の無線機器の受信妨害を起こす可能性がある。そのため、電力の供給は電波の周波数を下げて近距離にて行う方が望ましいが、この場合通信距離は必然的に短くなってしまう。しかしアンテナが２つあると、電力を供給する電波の周波数と、信号を送るための電波の周波数とを使い分けることができる。例えば電力を送る際は電波の周波数を１３．５６ＭＨｚとして磁界を用い、信号を送る際は電波の周波数を９５０ＭＨｚとして電界を用いることができる。このように機能に合わせてアンテナを使い分けることによって、電力の供給は近距離のみの通信とし、信号の伝送は遠距離も可能なものとすることができる。
【００９８】
本実施例は、実施の形態１〜３と適宜組み合わせて実施することが可能である。
【実施例２】
【００９９】
次に、本発明の半導体装置の外観について説明する。
【０１００】
図９（Ａ）に、チップ状に形成された本発明の半導体装置の一形態を、斜視図で示す。１６０１は集積回路、１６０２はアンテナに相当する。アンテナ１６０２は集積回路１６０１に接続されている。１６０３は基板、１６０４はカバー材に相当する。本発明の整流回路及び電源回路は集積回路１６０１に含まれている。集積回路１６０１は基板１６０３上に形成されており、カバー材１６０４は集積回路１６０１及びアンテナ１６０２を覆うように基板１６０３と重なっている。なおアンテナ１６０２は基板１６０３上にて形成されていても良いし、別途形成したアンテナ１６０２を、集積回路１６０１形成後に基板１６０３上に貼り付けても良い。
【０１０１】
図９（Ｂ）に、カード状に形成された本発明の半導体装置の一形態を、斜視図で示す。１６０５は集積回路、１６０６はアンテナに相当し、アンテナ１６０６は集積回路１６０５に接続されている。１６０８はインレットシートとして機能する基板、１６０７、１６０９はカバー材に相当する。集積回路１６０５及びアンテナ１６０６は基板１６０８上に形成されており、基板１６０８は２つのカバー材１６０７、１６０９の間に挟まれている。
【０１０２】
なお図９（Ａ）及び図９（Ｂ）では、アンテナ１６０２及びアンテナ１６０６がコイル状になっている場合を図示しているが、本発明にて用いられるアンテナの形状はこれに限定されない。通信を磁界でなく電界を用いて行う場合には、アンテナ１６０２及びアンテナ１６０６としてダイポールアンテナを用いても良い。
【０１０３】
本発明の整流回路及び電源回路は、通常のＭＯＳのプロセスで形成することが可能である。
【０１０４】
本実施例は、実施の形態１〜３、実施例１と適宜組み合わせて実施することが可能である。
【実施例３】
【０１０５】
次に、本発明の半導体装置の作製方法について詳しく述べる。なお本実施例では薄膜トランジスタ（ＴＦＴ）を半導体素子の一例として示すが、本発明の半導体装置に用いられる半導体素子はこれに限定されない。例えばＴＦＴの他に、記憶素子、ダイオード、抵抗、容量、インダクタなどを用いることができる。
【０１０６】
まず図１０（Ａ）に示すように、耐熱性を有する基板７００上に、絶縁膜７０１、剥離層７０２、下地膜として機能する絶縁膜７０３と、半導体膜７０４とを順に形成する。絶縁膜７０１、剥離層７０２、絶縁膜７０３及び半導体膜７０４は連続して形成することが可能である。
【０１０７】
基板７００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基板を含む金属基板、またはシリコン基板等の半導体基板を用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度は低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
【０１０８】
プラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
【０１０９】
なお本実施例では、剥離層７０２を基板７００上の全面に設けているが本発明はこの構成に限定されない。例えばフォトリソグラフィ法などを用いて、基板７００上において剥離層７０２を部分的に形成する様にしても良い。
【０１１０】
絶縁膜７０１、絶縁膜７０３は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素、窒化珪素（ＳｉＮｘ、Ｓｉ３Ｎ４等）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁性を有する材料を用いて形成する。
【０１１１】
絶縁膜７０１、絶縁膜７０３は、基板７００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が半導体膜７０４中に拡散し、ＴＦＴなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また絶縁膜７０３は、剥離層７０２に含まれる不純物元素が半導体膜７０４中に拡散するのを防ぎ、なおかつ後の半導体素子を剥離する工程において、半導体素子を保護する役目も有している。
【０１１２】
絶縁膜７０１、絶縁膜７０３は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。本実施例では、膜厚１００ｎｍの酸素よりも窒素の含有量が高い酸化窒化珪素膜、膜厚５０ｎｍの窒素よりも酸素の含有量が高い窒化酸化珪素膜、膜厚１００ｎｍの酸素よりも窒素の含有量が高い酸化窒化珪素膜を順に積層して絶縁膜７０３を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。例えば、下層の酸化窒化珪素膜に代えて、膜厚０．５〜３μｍのシロキサン系樹脂をスピンコート法、スリットコーター法、液滴吐出法、印刷法などによって形成しても良い。また、中層の窒化酸化珪素膜に代えて、窒化珪素膜（ＳｉＮｘ、Ｓｉ３Ｎ４等）を用いてもよい。また、上層の酸化窒化珪素膜に代えて、酸化珪素膜を用いていても良い。また、それぞれの膜厚は、０．０５〜３μｍとするのが望ましく、その範囲から自由に選択することができる。
【０１１３】
或いは、剥離層７０２に最も近い、絶縁膜７０３の下層を酸化窒化珪素膜または酸化珪素膜で形成し、中層をシロキサン系樹脂で形成し、上層を酸化珪素膜で形成しても良い。
【０１１４】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち、少なくとも１種を有していても良い。
【０１１５】
酸化珪素膜は、シランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の方法によって形成することができる。また、窒化珪素膜は、代表的には、シランとアンモニアの混合ガスを用い、プラズマＣＶＤによって形成することができる。また、酸化窒化珪素膜、窒化酸化珪素膜は、代表的には、シランと一酸化二窒素の混合ガスを用い、プラズマＣＶＤによって形成することができる。
【０１１６】
剥離層７０２は、金属膜、金属酸化膜、金属膜と金属酸化膜とを積層して形成される膜を用いることができる。金属膜と金属酸化膜は、単層であっても良いし、複数の層が積層された積層であっても良い。また、金属膜や金属酸化膜の他に、金属窒化物や金属酸化窒化物を用いてもよい。剥離層７０２は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。
【０１１７】
剥離層７０２に用いられる金属としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）またはイリジウム（Ｉｒ）等が挙げられる。剥離層７０２は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。
【０１１８】
また剥離層７０２は珪素（Ｓｉ）単体で形成された膜を用いても良いし、珪素（Ｓｉ）を主成分とする化合物で形成された膜を用いても良い。或いは、珪素（Ｓｉ）と上記金属とを含む合金で形成された膜を用いても良い。珪素を含む膜は、非晶質、微結晶、多結晶のいずれでもよい。
【０１１９】
剥離層７０２は、上述した膜を単層で用いても良いし、上述した複数の膜を積層して用いても良い。金属膜と金属酸化膜とが積層された剥離層７０２は、元となる金属膜を形成した後、該金属膜の表面を酸化または窒化させることで形成することができる。具体的には、酸素雰囲気中または一酸化二窒素雰囲気中で元となる金属膜にプラズマ処理を行ったり、酸素雰囲気中または一酸化二窒素雰囲気中で金属膜に加熱処理を行ったりすればよい。また元となる金属膜上に接するように、酸化珪素膜または酸化窒化珪素膜を形成することでも、金属膜の酸化を行うことが出来る。また元となる金属膜上に接するように、酸化窒化珪素膜または窒化珪素膜を形成することで、金属膜の窒化を行うことが出来る。
【０１２０】
金属膜の酸化または窒化を行うプラズマ処理として、プラズマ密度が１×１０１１ｃｍ−３以上、好ましくは１×１０１１ｃｍ−３から９×１０１５ｃｍ−３以下であり、マイクロ波（例えば周波数２．４５ＧＨｚ）などの高周波を用いた高密度プラズマ処理を行っても良い。
【０１２１】
なお元となる金属膜の表面を酸化することで、金属膜と金属酸化膜とが積層した剥離層７０２を形成するようにしても良いが、金属膜を形成した後に金属酸化膜を別途形成するようにしても良い。
【０１２２】
例えば金属としてタングステンを用いる場合、スパッタ法やＣＶＤ法等により元となる金属膜としてタングステン膜を形成した後、該タングステン膜にプラズマ処理を行う。これにより、金属膜に相当するタングステン膜と、該金属膜に接し、なおかつタングステンの酸化物で形成された金属酸化膜とを、形成することができる。
【０１２３】
なおタングステンの酸化物はＷＯｘで表される。ｘは２以上３以下の範囲内にあり、ｘが２の場合（ＷＯ２）、ｘが２．５の場合（Ｗ２Ｏ５）、ｘが２．７５の場合（Ｗ４Ｏ１１）、ｘが３の場合（ＷＯ３）となる。タングステンの酸化物を形成するにあたりｘの値に特に制約はなく、エッチングレート等をもとにｘの値を定めれば良い。
【０１２４】
半導体膜７０４は、絶縁膜７０３を形成した後、大気に曝さずに形成することが望ましい。半導体膜７０４の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは５０〜１５０ｎｍ）とする。なお半導体膜７０４は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。
【０１２５】
なお半導体膜７０４は、公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、基板７００として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温アニールを用いた結晶化法のうち少なくとも２つ以上を組み合わせた結晶化法を用いても良い。
【０１２６】
例えばレーザ結晶化を用いる場合、レーザ結晶化の前に、レーザに対する半導体膜７０４の耐性を高めるために、５５０℃、４時間の加熱処理を該半導体膜７０４に対して行なう。そして連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜７０４に照射する。このときのパワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度とし、照射する。
【０１２７】
連続発振の気体レーザとして、Ａｒレーザ、Ｋｒレーザなどを用いることが出来る。また連続発振の固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、フォルステライト（Ｍｇ２ＳｉＯ４）レーザ、ＧｄＶＯ４レーザ、Ｙ２Ｏ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザなどを用いることが出来る。
【０１２８】
またパルス発振のレーザとして、例えばＡｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ２レーザ、ＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。
【０１２９】
また、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なっても良い。パルス発振でレーザ光を半導体膜７０４に照射して半導体膜７０４が溶融してから半導体膜７０４が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって上記周波数を用いることで、半導体膜７０４がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。したがって、半導体膜７０４中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜７０４が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査方向に沿って連続的に成長した単結晶の結晶粒を形成することで、少なくともＴＦＴのチャネル方向には結晶粒界のほとんど存在しない半導体膜７０４の形成が可能となる。
【０１３０】
なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを並行して照射するようにしても良い。
【０１３１】
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。
【０１３２】
上述したレーザ光の照射により、結晶性がより高められた半導体膜７０４が形成される。なお、予め半導体膜７０４に、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などで形成した多結晶半導体を用いるようにしても良い。
【０１３３】
また本実施例では半導体膜７０４を結晶化しているが、結晶化せずに非晶質珪素膜または微結晶半導体膜のまま、後述のプロセスに進んでも良い。非晶質半導体、微結晶半導体を用いたＴＦＴは、多結晶半導体を用いたＴＦＴよりも作製工程が少ない分、コストを抑え、歩留まりを高くすることができるというメリットを有している。
【０１３４】
非晶質半導体は、珪素を含む気体をグロー放電分解することにより得ることができる。珪素を含む気体としては、ＳｉＨ４、Ｓｉ２Ｈ６が挙げられる。この珪素を含む気体を、水素、水素及びヘリウムで希釈して用いても良い。
【０１３５】
次に半導体膜７０４に対して、ｐ型を付与する不純物元素又はｎ型を付与する不純物元素を低濃度に添加するチャネルドープを行う。チャネルドープは半導体膜７０４全体に対して行っても良いし、半導体膜７０４の一部に対して選択的に行っても良い。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ここでは、不純物元素として、ボロン（Ｂ）を用い、当該ボロンが１×１０１６〜５×１０１７／ｃｍ３の濃度で含まれるよう添加する。
【０１３６】
次に図１０（Ｂ）に示すように、半導体膜７０４を所定の形状に加工（パターニング）し、島状の半導体膜７０５、７０６を形成する。そして、島状の半導体膜７０５、７０６を覆うように、ゲート絶縁膜７０８を形成する。ゲート絶縁膜７０８は、プラズマＣＶＤ法またはスパッタリング法などを用い、窒化珪素、酸化珪素、窒化酸化珪素または酸化窒化珪素を含む膜を、単層で、または積層させて形成することができる。積層する場合には、例えば、基板７００側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのが好ましい。
【０１３７】
ゲート絶縁膜７０８は、高密度プラズマ処理を行うことにより島状の半導体膜７０５、７０６の表面を酸化または窒化することで形成しても良い。高密度プラズマ処理は、例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化または窒化することにより、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に接するように形成される。この５〜１０ｎｍの絶縁膜をゲート絶縁膜７０８として用いる。
【０１３８】
上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、ゲート絶縁膜と半導体膜の界面準位密度をきわめて低くすることができる。また高密度プラズマ処理により半導体膜を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることが出来る。また半導体膜が結晶性を有する場合、高密度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜の一部または全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。
【０１３９】
次に図１０（Ｃ）に示すように、ゲート絶縁膜７０８上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、島状の半導体膜７０５、７０６の上方に電極７０９を形成する。本実施例では積層された２つの導電膜をパターニングして電極７０９を形成する。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。
【０１４０】
本実施例では、１層目の導電膜として窒化タンタル膜またはタンタル（Ｔａ）膜を、２層目の導電膜としてタングステン（Ｗ）膜を用いる。２つの導電膜の組み合わせとして、本実施例で示した例の他に、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜、アルミニウム膜とタンタル膜、アルミニウム膜とチタン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の行程において、熱活性化を目的とした加熱処理を行うことができる。また、２層目の導電膜の組み合わせとして、例えば、ｎ型を付与する不純物がドーピングされた珪素とニッケルシリサイド、ｎ型を付与する不純物がドーピングされたＳｉとＷＳｉｘ等も用いることが出来る。
【０１４１】
また、本実施例では電極７０９を積層された２つの導電膜で形成しているが、本実施例はこの構成に限定されない。電極７０９は単層の導電膜で形成されていても良いし、３つ以上の導電膜を積層することで形成されていても良い。３つ以上の導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【０１４２】
導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることが出来る。本実施例では１層目の導電膜を２０〜１００ｎｍの厚さで形成し、２層目の導電膜を１００〜４００ｎｍの厚さで形成する。
【０１４３】
なお電極７０９を形成する際に用いるマスクとして、レジストの代わりに酸化珪素、酸化窒化珪素等をマスクとして用いてもよい。この場合、パターニングして酸化珪素、酸化窒化珪素等のマスクを形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅を有する電極７０９を形成することができる。またマスクを用いずに、液滴吐出法を用いて選択的に電極７０９を形成しても良い。
【０１４４】
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【０１４５】
次に、電極７０９をマスクとして、島状の半導体膜７０５、７０６に、ｎ型を付与する不純物元素（代表的にはＰ（リン）またはＡｓ（砒素））を低濃度にドープする（第１のドーピング工程）。第１のドーピング工程の条件は、ドーズ量：１×１０１５〜１×１０１９／ｃｍ３、加速電圧：５０〜７０ｋｅＶとしたが、これに限定されるものではない。この第１のドーピング工程によって、ゲート絶縁膜７０８を介してドーピングがなされ、島状の半導体膜７０５、７０６に、低濃度不純物領域７１０がそれぞれ形成される。なお、第１のドーピング工程は、ｐチャネル型ＴＦＴとなる島状の半導体膜７０６をマスクで覆って行っても良い。
【０１４６】
次に図１１（Ａ）に示すように、ｎチャネル型ＴＦＴとなる島状の半導体膜７０５を覆うように、マスク７１１を形成する。そしてマスク７１１に加えて電極７０９をマスクとして用い、島状の半導体膜７０６に、ｐ型を付与する不純物元素（代表的にはＢ（ホウ素））を高濃度にドープする（第２のドーピング工程）。第２のドーピング工程の条件は、ドーズ量：１×１０１９〜１×１０２０／ｃｍ３、加速電圧：２０〜４０ｋｅＶとして行なう。この第２のドーピング工程によって、ゲート絶縁膜７０８を介してドーピングがなされ、島状の半導体膜７０６に、ｐ型の高濃度不純物領域７１２が形成される。
【０１４７】
次に図１１（Ｂ）に示すように、マスク７１１をアッシング等により除去した後、ゲート絶縁膜７０８及び電極７０９を覆うように、絶縁膜を形成する。該絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、珪素膜、酸化珪素膜、酸化窒化珪素膜または窒化酸化珪素膜や、有機樹脂などの有機材料を含む膜を、単層または積層して形成する。本実施例では、膜厚１００ｎｍの酸化珪素膜をプラズマＣＶＤ法によって形成する。
【０１４８】
そして、垂直方向を主体とした異方性エッチングにより、ゲート絶縁膜７０８及び該絶縁膜を部分的にエッチングする。上記異方性エッチングによりゲート絶縁膜７０８が部分的にエッチングされて、島状の半導体膜７０５、７０６上に部分的に形成されたゲート絶縁膜７１３が形成される。また上記異方性エッチングにより絶縁膜が部分的にエッチングされて、電極７０９の側面に接するサイドウォール７１４が形成される。サイドウォール７１４は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。本実施例ではエッチングガスとしては、ＣＨＦ３とＨｅの混合ガスを用いる。なお、サイドウォール７１４を形成する工程は、これらに限定されるものではない。
【０１４９】
次にｐチャネル型ＴＦＴとなる島状の半導体膜７０６を覆うようにマスクを形成する。そして、形成したマスクに加えて電極７０９及びサイドウォール７１４をマスクとして用い、ｎ型を付与する不純物元素（代表的にはＰまたはＡｓ）を高濃度にドープする（第３のドーピング工程）。第３のドーピング工程の条件は、ドーズ量：１×１０１９〜１×１０２０／ｃｍ３、加速電圧：６０〜１００ｋｅＶとして行なう。この第３のドーピング工程によって、島状の半導体膜７０５に、ｎ型の高濃度不純物領域７１５が形成される。
【０１５０】
なおサイドウォール７１４は、後に高濃度のｎ型を付与する不純物をドーピングし、サイドウォール７１４の下部に低濃度不純物領域またはノンドープのオフセット領域を形成する際のマスクとして機能するものである。よって、低濃度不純物領域またはオフセット領域の幅を制御するには、サイドウォール７１４を形成する際の異方性エッチングの条件またはサイドウォール７１４を形成するための絶縁膜の膜厚を適宜変更し、サイドウォール７１４のサイズを調整すればよい。なお、ｐチャネル型ＴＦＴ７１８において、サイドウォール７１４の下部に低濃度不純物領域またはノンドープのオフセット領域を形成しても良い。
【０１５１】
次に、マスクをアッシング等により除去した後、不純物領域の加熱処理による活性化を行っても良い。例えば、５０ｎｍの酸化窒化珪素膜を形成した後、５５０℃、４時間、窒素雰囲気中において、加熱処理を行なえばよい。
【０１５２】
また、水素を含む窒化珪素膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒素雰囲気中において加熱処理を行ない、島状の半導体膜７０５、７０６を水素化する工程を行なっても良い。或いは、水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の加熱処理を行ない、島状の半導体膜７０５、７０６を水素化する工程を行なっても良い。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを用いることが出来る。加熱処理により、水素化のみならず、半導体膜に添加された不純物元素の活性化も行うことが出来る。また、水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。この水素化の工程により、熱的に励起された水素によりダングリングボンドを終端することができる。
【０１５３】
上述した一連の工程により、ｎチャネル型ＴＦＴ７１６、７１７と、容量７１９と、ｐチャネル型ＴＦＴ７１８とが形成される。なお容量７１９は、島状の半導体膜７０５と、ゲート絶縁膜７１３、電極７０９とで形成されている。容量７１９において、島状の半導体膜７０５のうち電極７０９と重なる領域に、不純物のドープを施しておいても良い。
【０１５４】
次に図１１（Ｃ）に示すように、ＴＦＴ７１６〜７１８及び容量７１９を保護するためのパッシベーション膜として機能する絶縁膜７２０を形成する。絶縁膜７２０は必ずしも設ける必要はないが、絶縁膜７２０を形成することで、アルカリ金属やアルカリ土類金属などの不純物がＴＦＴ７１６〜７１８及び容量７１９へ侵入するのを防ぐことが出来る。具体的に絶縁膜７２０として、窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。本実施例では、膜厚６００ｎｍ程度の酸化窒化珪素膜を、絶縁膜７２０として用いる。この場合、上記水素化の工程は、該酸化窒化珪素膜形成後に行っても良い。
【０１５５】
次に、ＴＦＴ７１６〜７１８及び容量７１９を覆うように、絶縁膜７２０上に絶縁膜７２１を形成する。絶縁膜７２１は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜７２１を形成しても良い。
【０１５６】
絶縁膜７２１の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０１５７】
次に島状の半導体膜７０５、７０６がそれぞれ一部露出するように絶縁膜７２０及び絶縁膜７２１にコンタクトホールを形成する。そして、導電膜７２２と、該コンタクトホールを介して島状の半導体膜７０５、７０６に接する導電膜７２３〜７２８とを形成する。コンタクトホール開口時のエッチングに用いられるガスは、ＣＨＦ３とＨｅの混合ガスを用いたが、これに限定されるものではない。
【０１５８】
導電膜７２２〜７２８は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的に導電膜７２２〜７２８として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。導電膜７２２〜７２８は、上記金属が用いられた膜を単層または複数積層させて形成することが出来る。
【０１５９】
アルミニウムを主成分とする合金の例として、アルミニウムを主成分としニッケルを含むものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方とを含むものも例として挙げることが出来る。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜７２２〜７２８を形成する材料として最適である。特にアルミニウムシリコン（Ａｌ−Ｓｉ）膜は、導電膜７２２〜７２８をパターニングするとき、レジストベークにおけるヒロックの発生をアルミニウム膜に比べて防止することができる。また、珪素（Ｓｉ）の代わりに、アルミニウム膜に０．５％程度のＣｕを混入させても良い。
【０１６０】
導電膜７２２〜７２８は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物を用いて形成された膜である。アルミニウムシリコン（Ａｌ−Ｓｉ）膜を間に挟むようにバリア膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、島状の半導体膜７０５、７０６上に薄い酸化膜ができていたとしても、バリア膜に含まれるチタンがこの酸化膜を還元し、導電膜７２３〜７２８と島状の半導体膜７０５、７０６が良好なコンタクトをとることができる。またバリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜７２２〜７２８を下層からチタン、窒化チタン、アルミニウムシリコン、チタン、窒化チタンの５層構造とすることが出来る。
【０１６１】
なお、導電膜７２３、７２４はｎチャネル型ＴＦＴ７１６の高濃度不純物領域７１５に接続されている。導電膜７２５、７２６はｎチャネル型ＴＦＴ７１７の高濃度不純物領域７１５に接続されている。導電膜７２７、７２８はｐチャネル型ＴＦＴ７１８の高濃度不純物領域７１２に接続されている。なおｎチャネル型ＴＦＴ７１６が有する電極７０９と、容量７１９が有する電極７０９とは、電気的に接続されている。そして導電膜７２４と導電膜７２５とは電気的に接続されている。
【０１６２】
次に図１２（Ａ）に示すように、導電膜７２２〜７２８を覆うように絶縁膜７３０を形成し、その後、導電膜７２２の一部が露出するように、該絶縁膜７３０にコンタクトホールを形成する。そして該コンタクトホールおいて導電膜７２２と接するように、導電膜７３１を形成する。導電膜７２２〜７２８に用いることが出来る材料であるならば、導電膜７３１の材料として使用することが出来る。
【０１６３】
絶縁膜７３０は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテンなどを用いることが出来る。無機絶縁膜ならば酸化珪素、酸化窒化珪素、窒化酸化珪素、ＤＬＣ（ダイヤモンドライクカーボン）に代表される炭素を含む膜などを用いることができる。なおフォトリソグラフィ法で開口部を形成するのに用いるマスクを、液滴吐出法または印刷法で形成することができる。また絶縁膜７３０はその材料に応じて、ＣＶＤ法、スパッタ法、液滴吐出法または印刷法などで形成することが出来る。
【０１６４】
次にアンテナとして機能する導電膜７３２を、その一部が導電膜７３１と接するように形成する。導電膜７３２は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、ニッケル（Ｎｉ）などの金属を用いて形成することが出来る。導電膜７３２は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。導電膜７３２は、上述した膜を単層で用いても良いし、上述した複数の膜を積層して用いても良い。
【０１６５】
導電膜７３２は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、めっき法、フォトリソグラフィ法、蒸着法等を用いて形成することが出来る。
【０１６６】
例えばスクリーン印刷法を用いる場合、粒径が数ｎｍから数十μｍの導電性を有する粒子（導電体粒子）を有機樹脂に分散させた導電性のペーストを、絶縁膜７３０上に選択的に印刷することで導電膜７３２を形成することができる。導電体粒子は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、錫（Ｓｎ）、鉛（Ｐｂ）、亜鉛（Ｚｎ）、クロム（Ｃｒ）またはチタン（Ｔｉ）等を用いて形成することが出来る。導電体粒子は上記金属で形成されたものの他に、上記金属を主成分とする合金で形成されていても良いし、上記金属を含む化合物を用いて形成されていても良い。またハロゲン化銀の微粒子または分散性ナノ粒子も用いることができる。また、導電性ペーストに含まれる有機樹脂として、ポリイミド、シロキサン系樹脂、エポキシ樹脂、珪素樹脂等を用いることが出来る。
【０１６７】
上記金属の合金の一例として、銀（Ａｇ）とパラジウム（Ｐｄ）、銀（Ａｇ）と白金（Ｐｔ）、金（Ａｕ）と白金（Ｐｔ）、金（Ａｕ）とパラジウム（Ｐｄ）、銀（Ａｇ）と銅（Ｃｕ）の組み合わせが挙げられる。また例えば、銅（Ｃｕ）を銀（Ａｇ）でコートした導電体粒子なども用いることが可能である。
【０１６８】
なお導電膜７３２の形成にあたり、印刷法や液滴吐出法で導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストに、銀を主成分とする導電対粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより、導電膜７３２を形成することができる。焼成は、赤外ランプ、キセノンランプ、ハロゲンランプなどを用いたランプアニールで行なっても良いし、電気炉を用いたファーネスアニールで行なっても良い。またエキシマレーザや、Ｎｄ：ＹＡＧレーザを用いたレーザーアニール法で行なっても良い。また、半田や鉛フリーの半田を主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。半田や鉛フリーの半田は、低コストであるといった利点を有している。
【０１６９】
印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも導電膜７３２を形成することが可能になる。また、液滴吐出法、印刷法だと、フォトリソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、半導体装置の作製に費やされるコストを抑えることができる。
【０１７０】
次に図１２（Ｂ）に示すように、導電膜７３１及び導電膜７３２を覆うように、絶縁膜７３０上に絶縁膜７３３を形成する。絶縁膜７３３は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテンなどを用いることが出来る。無機絶縁膜ならば酸化珪素、酸化窒化珪素、窒化酸化珪素、ＤＬＣ（ダイヤモンドライクカーボン）に代表される炭素を含む膜などを用いることができる。なおフォトリソグラフィ法で開口部を形成するのに用いるマスクを、液滴吐出法または印刷法で形成することができる。また絶縁膜７３３はその材料に応じて、ＣＶＤ法、スパッタ法、液滴吐出法または印刷法などで形成することが出来る。なお絶縁膜７３３は必ずしも形成する必要はない。
【０１７１】
次に図１３（Ａ）に示すように、絶縁膜７０３から絶縁膜７３３までの、ＴＦＴに代表される半導体素子と各種導電膜を含む層（以下、「素子形成層７３４」と記す）を、基板７００から剥離する。本実施例では、第１のシート材７３５を素子形成層７３４の絶縁膜７３３側の面に貼り合わせ、物理的な力を用いて基板７００から素子形成層７３４を剥離する。剥離層７０２は、全て除去せず一部が残存した状態であっても良い。
【０１７２】
また上記剥離は、剥離層７０２のエッチングを用いた方法で行っても良い。この場合、剥離層７０２が一部露出するように溝を形成する。溝は、ダイシング、スクライビング、ＵＶ光を含むレーザ光を用いた加工、フォトリソグラフィ法などにより、溝を形成する。溝は、剥離層７０２が露出する程度の深さを有していれば良い。そしてエッチングガスとしてフッ化ハロゲンを用い、該ガスを溝から導入する。本実施例では、例えばＣｌＦ３（三フッ化塩素）を用い、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：６Ｔｏｒｒ、時間：３ｈの条件で行なう。また、ＣｌＦ３ガスに窒素を混ぜたガスを用いても良い。ＣｌＦ３等のフッ化ハロゲンを用いることで、剥離層７０２が選択的にエッチングされ、基板７００をＴＦＴ７１６〜７１８から剥離することができる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでも良い。
【０１７３】
次に図１３（Ｂ）に示すように、素子形成層７３４の上記剥離により露出した面に、第２のシート材７３６を貼り合わせた後、素子形成層７３４を第１のシート材７３５から剥離する。
【０１７４】
なお基板７００上に複数の半導体装置に対応する半導体素子を形成している場合には、素子形成層７３４を半導体装置ごとに分断する。分断は、レーザ照射装置、ダイシング装置、スクライブ装置等を用いることができる。
【０１７５】
なお本実施例では、アンテナを半導体素子と同じ基板上に形成する例について説明したが、本発明はこの構成に限定されない。半導体素子を形成した後、別途形成したアンテナを、集積回路と電気的に接続するようにしても良い。この場合、アンテナと集積回路との電気的な接続は、異方導電性フィルム（ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ））や異方導電性ペースト（ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ））等で圧着させることにより電気的に接続することが出来る。また、他にも、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤や半田接合等を用いて接続を行うことも可能である。
【０１７６】
なお、図１３（Ｂ）に示す半導体装置が完成したら、絶縁膜７３３を覆うように第３のシート材を貼り合わせ、加熱処理と加圧処理の一方または両方を行って第２のシート材７３６と第３のシート材を貼り合わせる様にしても良い。第２のシート材７３６、第３のシート材として、ホットメルトフィルム等を用いることができる。また第３のシート材を用意せずとも、第１のシート材７３５を剥離せずに、第１のシート材７３５と第２のシート材７３６を貼り合わせる様にしても良い。
【０１７７】
また第２のシート材７３６、第３のシート材として、静電気等を防止する帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。
【０１７８】
帯電防止フィルムは、帯電を防ぐことが出来る材料（帯電防止剤）がフィルムに練り込まれたタイプ、フィルムそのものが帯電を防ぐ効果を有するタイプ、及び帯電防止剤をフィルムにコーティングしたタイプ等が挙げられる。帯電防止剤は、ノニオンポリマー系、アニオンポリマー系、カチオンポリマー系、ノニオン界面活性剤系、アニオン界面活性剤系、カチオン界面活性剤系、両性界面活性剤系を用いることが出来る。また金属、インジウムと錫の酸化物（ＩＴＯ）等も帯電防止剤として用いることが出来る。また帯電を防ぐ効果を有するフィルムの材料として、オレフィン系樹脂、ＡＢＳ樹脂、スチレン系樹脂、ＰＭＭＡ樹脂、ポリカーボネート系樹脂、ＰＶＣポリエステル系樹脂、ポリアミド樹脂、変性ＰＰＯ樹脂などを用いることが出来る。
【０１７９】
なお本実施例では、導電膜７３２でコイル状のアンテナを形成する場合を例として挙げているが、本実施例はこの構成に限定されない。本発明においてアンテナはコイル状に限定されるものではなく、ダイポールアンテナまたはパッチアンテナでも良い。本実施例で用いるアンテナは、電波を受信する機能を有し、フォトリソグラフィ法で作製が可能なアンテナであれば良い。
【０１８０】
また本実施例では素子形成層７３４を基板７００から剥離して利用する例を示しているが、剥離層７０２を設けずに、基板７００上に上述の素子形成層７３４を作製し、半導体装置として利用しても良い。
【０１８１】
なお、本実施例では、半導体膜７０４として多結晶半導体、非晶質半導体を用いる例について説明したが、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を利用することで、単結晶半導体を半導体膜７０４として用いることも出来る。ＳＯＩ基板は、例えば、スマートカットに代表されるＵＮＩＢＯＮＤ、ＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ  Ｌａｙｅｒ  Ｔｒａｎｓｆｅｒ）、誘電体分離法、ＰＡＣＥ（Ｐｌａｓｍａ  Ａｓｓｉｓｔｅｄ  Ｃｈｅｍｉｃａｌ  Ｅｔｃｈｉｎｇ）法などの貼り合わせ方法や、ＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）法などを用いて作製することができる。
【０１８２】
本実施例は、実施の形態１〜３、実施例１、実施例２と適宜組み合わせて実施することが可能である。
【実施例４】
【０１８３】
本実施例では、単結晶基板に形成されたトランジスタを用いて、本発明の半導体装置を作製する例について説明する。単結晶基板に形成されたトランジスタは特性のばらつきを抑えることが出来るので、半導体装置に用いるトランジスタの数を抑えることが出来る。
【０１８４】
まず図１４（Ａ）に示すように、半導体基板２３００に、半導体素子を電気的に分離するための素子分離用絶縁膜２３０１を絶縁膜で形成する。素子分離用絶縁膜２３０１の形成により、トランジスタを形成するための領域（素子形成領域）２３０２と、素子形成領域２３０３とを電気的に分離することが出来る。
【０１８５】
半導体基板２３００は、例えば、ｎ型またはｐ型の導電型を有する単結晶シリコン基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）を用いることができる。
【０１８６】
素子分離用絶縁膜２３０１の形成には、選択酸化法（ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法）またはトレンチ分離法等を用いることができる。
【０１８７】
また本実施例ではｎ型の導電型を有する単結晶シリコン基板を半導体基板２３００として用い、素子形成領域２３０３にｐウェル２３０４を形成した例を示している。半導体基板２３００の素子形成領域２３０３に形成されたｐウェル２３０４は、ｐ型の導電型を付与する不純物元素を素子形成領域２３０３に選択的に導入することによって形成することができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等を用いることができる。また半導体基板２３００としてｐ型の導電型を有する半導体基板を用いる場合、素子形成領域２３０２にｎ型を付与する不純物元素を選択的に導入し、ｎウェルを形成すれば良い。
【０１８８】
なお本実施例では、半導体基板２３００としてｎ型の導電型を有する半導体基板を用いているため、素子形成領域２３０２には不純物元素の導入を行っていない。しかし、ｎ型を付与する不純物元素を導入することにより素子形成領域２３０２にｎウェルを形成してもよい。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。
【０１８９】
次に図１４（Ｂ）に示すように、素子形成領域２３０２、２３０３を覆うように絶縁膜２３０５、２３０６をそれぞれ形成する。本実施例では、半導体基板２３００を熱酸化することで素子形成領域２３０２、２３０３に形成された酸化珪素膜を、絶縁膜２３０５、２３０６として用いる。また、熱酸化により酸化珪素膜を形成した後、窒化処理を行うことによって酸化珪素膜の表面を窒化させて酸窒化珪素膜を形成し、酸化珪素膜と酸窒化珪素膜とが積層された層を絶縁膜２３０５、２３０６として用いても良い。
【０１９０】
他にも、上述したように、プラズマ処理を用いて絶縁膜２３０５、２３０６を形成してもよい。例えば、高密度プラズマ処理により半導体基板２３００の表面を酸化または窒化することで、素子形成領域２３０２、２３０３に、絶縁膜２３０５、２３０６として用いる酸化珪素（ＳｉＯｘ）膜または窒化珪素（ＳｉＮｘ）膜を形成することができる。
【０１９１】
次に図１４（Ｃ）に示すように、絶縁膜２３０５、２３０６を覆うように導電膜を形成する。本実施例では、導電膜として、順に積層された導電膜２３０７と導電膜２３０８とを用いた例を示している。導電膜は、単層の導電膜を用いていても良いし、３層以上の導電膜を積層して用いていても良い。
【０１９２】
導電膜２３０７、２３０８として、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることが出来る。また導電膜２３０７、２３０８は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。本実施例では、窒化タンタルを用いて導電膜２３０７を形成し、タングステンを用いて導電膜２３０８を形成する。
【０１９３】
次に図１５（Ａ）に示すように、積層して設けられた導電膜２３０７、２３０８を所定の形状に加工（パターニング）することによって、絶縁膜２３０５、２３０６上にゲート電極２３０９、２３１０を形成する。
【０１９４】
次に図１５（Ｂ）に示すように、素子形成領域２３０２を覆うように、レジストでマスク２３１１を選択的に形成する。そして、素子形成領域２３０３に不純物元素を導入する。マスク２３１１に加えてゲート電極２３１０もマスクとして機能するので、上記不純物元素の導入により、ｐウェル２３０４にソース領域またはドレイン領域として機能する不純物領域２３１２と、チャネル形成領域２３１３が形成される。不純物元素は、ｎ型を付与する不純物元素またはｐ型を付与する不純物元素を用いる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。本実施例では、不純物元素として、リン（Ｐ）を用いる。
【０１９５】
次にマスク２３１１を除去した後、図１５（Ｃ）に示すように、素子形成領域２３０３を覆うようにレジストでマスク２３１４を選択的に形成する。そして素子形成領域２３０２に不純物元素を導入する。マスク２３１４に加えてゲート電極２３０９もマスクとして機能するので、上記不純物元素の導入により、素子形成領域２３０２内の半導体基板２３００において、ソース領域またはドレイン領域として機能する不純物領域２３１５と、チャネル形成領域２３１６が形成される。不純物元素としては、ｎ型を付与する不純物元素またはｐ型を付与する不純物元素を用いる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。本実施例では、図１５（Ｂ）で素子形成領域２３０３に導入した不純物元素と異なる導電型を有する不純物元素（例えば、ボロン（Ｂ））を導入する。
【０１９６】
次に図１６（Ａ）に示すように、絶縁膜２３０５、２３０６、ゲート電極２３０９、２３１０を覆うように絶縁膜２３１７を形成する。そして絶縁膜２３１７にコンタクトホールを形成し、不純物領域２３１２、２３１５を一部露出させる。次にコンタクトホールを介して不純物領域２３１２、２３１５と接続する導電膜２３１８を形成する。導電膜２３１８は、ＣＶＤ法やスパッタリング法等により形成することができる。
【０１９７】
絶縁膜２３１７は、無機絶縁膜、有機樹脂膜またはシロキサン系絶縁膜を用いて形成することができる。無機絶縁膜ならば酸化珪素、酸化窒化珪素、窒化酸化珪素、ＤＬＣ（ダイヤモンドライクカーボン）に代表される炭素を含む膜などを用いることができる。有機樹脂膜ならば、例えばアクリル、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテンなどを用いることが出来る。また絶縁膜２３１７はその材料に応じて、ＣＶＤ法、スパッタ法、液滴吐出法または印刷法などで形成することが出来る。
【０１９８】
なお本発明の半導体装置に用いるトランジスタは、本実施例において図示した構造に限定されるものではない。例えば、逆スタガ構造であっても良い。
【０１９９】
次に図１６（Ｂ）に示すように層間膜２３２４を形成する。そして層間膜２３２４をエッチングしコンタクトホールを形成し、導電膜２３１８の一部を露出させる。層間膜２３２４は樹脂には限定せず、ＣＶＤ酸化膜など他の膜であっても良いが、平坦性の観点から樹脂であることが望ましい。また、感光性樹脂を用いて、エッチングを用いずにコンタクトホールを形成しても良い。次に層間膜２３２４上に、コンタクトホールを介して導電膜２３１８と接する配線２３２５を形成する。
【０２００】
次にアンテナとして機能する導電膜２３２６を、配線２３２５と接するように形成する。導電膜２３２６は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、ニッケル（Ｎｉ）などの金属を用いて形成することが出来る。導電膜２３２６は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。導電膜２３２６は、上述した膜を単層で用いても良いし、上述した複数の膜を積層して用いても良い。
【０２０１】
導電膜２３２６は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、めっき法、フォトリソグラフィ法、蒸着法等を用いて形成することが出来る。
【０２０２】
なお本実施例では、アンテナを半導体素子と同じ基板上に形成する例について説明したが、本発明はこの構成に限定されない。半導体素子を形成した後、別途形成したアンテナを、集積回路と電気的に接続するようにしても良い。この場合、アンテナと集積回路との電気的な接続は、異方導電性フィルム（ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ））や異方導電性ペースト（ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ））等で圧着させることにより電気的に接続することが出来る。また、他にも、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤や半田接合等を用いて接続を行うことも可能である。
【０２０３】
なお、本実施例は、上記実施の形態及び実施例と組み合わせて実施することが出来る。
【実施例５】
【０２０４】
本実施例では、図１（Ｂ）に示した本発明の整流回路及び電源回路の構成を、その上面図を用いて説明する。
【０２０５】
図１７に本発明の整流回路及び電源回路の上面図を示す。図１７に示すように、本実施例では第１の容量１０２を、半導体膜１４０と、導電膜１４１の一部と、半導体膜１４０と導電膜１４１の間に設けられたゲート絶縁膜とで形成している。また半導体膜１４０は導電膜１４２と接続されており、該導電膜１４２から入力端子ＩＮ１に与えられた交流信号が入力される。
【０２０６】
第２の容量１０３は、半導体膜１４３の一部と、導電膜１４１の一部と、半導体膜１４３と導電膜１４１の間に設けられたゲート絶縁膜とで形成されている。またトランジスタ１０６は導電膜１４１の一部をゲート電極として用い、さらに半導体膜１４３の一部を活性層として用いている。半導体膜１４３のうち、トランジスタ１０６のソース領域またはドレイン領域としてそれぞれ機能する部分は、一方が導電膜１４４に接続されており、他方が導電膜１４５に接続されている。
【０２０７】
ダイオードとして機能するトランジスタ１０７は、導電膜１４６をゲート電極として用い、さらに半導体膜１４３の一部を活性層として用いている。半導体膜１４３のうち、トランジスタ１０７のソース領域またはドレイン領域としてそれぞれ機能する部分は、一方が導電膜１４７に接続されており、他方が導電膜１４５に接続されている。導電膜１４７は導電膜１４６に接続されている。そして該導電膜１４７には入力端子ＩＮ２の電圧が与えられ、なおかつ導電膜１４７の電圧が出力端子ＯＵＴ２の電圧として後段の回路に出力される。
【０２０８】
第３の容量１０４は、半導体膜１４８と、導電膜１４９の一部と、半導体膜１４８と導電膜１４９の間に設けられたゲート絶縁膜とで形成されている。半導体膜１４８は導電膜１４７に接続されており、導電膜１４９は導電膜１４４に接続されている。導電膜１４４の電圧は、出力端子ＯＵＴ１の電圧として後段の回路に出力される。
【０２０９】
本発明の整流回路及び電源回路は、通常の薄膜のトランジスタのプロセスを用いて形成することができる。
【実施例６】
【０２１０】
本発明の半導体装置は、バッテリーを有し、電源回路から出力された直流電圧を用いて該バッテリー（二次電池）への充電を行っていても良い。バッテリーとしてはニッカド電池、リチウムイオン二次電池、鉛電池などがあるが、メモリ効果がない、電流量が大きく取れるなどの利点からリチウム二次イオン電池が広く用いられている。また、リチウムイオン二次電池は近年、薄膜化の研究がおこなわれており、厚さ１μｍ〜数μｍのものも作られつつある。このような薄膜二次電池はフレキシブルな二次電池として活用できる。本実施例ではバッテリーとして用いられる薄膜二次電池の構成について説明する。
【０２１１】
図２２は、薄膜二次電池の断面の構成を示したものである。基板７１０１上には、電極となる集電体薄膜７１０２が形成されている。集電体薄膜７１０２は、負極活物質層７１０３と密着性が高いこと、また抵抗が小さいことが求められる。具体的に集電体薄膜７１０２として、アルミニウム、銅、ニッケル、バナジウムなどを用いることができる。
【０２１２】
集電体薄膜７１０２上には負極活物質層７１０３が形成されている。一般に負極活物質層７１０３は酸化バナジウム（Ｖ２Ｏ５）などが用いられる。負極活物質層７１０３上には、固体電解質層７１０４が形成されている。一般に固体電解質層７１０４はリン酸リチウム（Ｌｉ３ＰＯ４）などが用いられる。固体電解質層７１０４上には正極活物質層７１０５が形成されている。一般に正極活物質層７１０５はマンガン酸リチウム（ＬｉＭｎ２Ｏ４）などが用いられる。コバルト酸リチウム（ＬｉＣｏＯ２）やニッケル酸リチウム（ＬｉＮｉＯ２）を用いても良い。正極活物質層７１０５上には電極となる集電体薄膜７１０６が形成されている。集電体薄膜７１０６は正極活物質層７１０５と密着性がよく、抵抗が小さいことが求められる。集電体薄膜７１０６として、アルミニウム、銅、ニッケル、バナジウムなどを用いることができる。これらの各薄膜層はスパッタ技術を用いて形成しても良いし、蒸着技術を用いても良い。それぞれの厚さは０．１μｍ〜３μｍが望ましい。
【０２１３】
次に以下に充電時、放電時の動作を説明する。充電時には、正極活物質層７１０５からリチウムがイオンとなって離脱する。そのリチウムイオンは固体電解質層７１０４を介して負極活物質層７１０３に吸収される。このときに、正極活物質層７１０５から外部へ電子が放出される。放電時には、負極活物質層７１０３からリチウムがイオンとなって離脱する。そのリチウムイオンは固体電解質層７１０４を介して、正極活物質層７１０５に吸収される。このとき負極活物質層７１０３から外部に電子が放出される。
【０２１４】
図２２に示すような薄膜二次電池を使用することにより、小型、軽量なバッテリーを構成することができる。
【０２１５】
また本実施例は、実施の形態１〜３、実施例１〜５と組み合わせて実施することが可能である。
【実施例７】
【０２１６】
本発明の半導体装置では、過電流または過電圧に対する耐性が高いため、より広範な分野での利用が可能である。
【０２１７】
図２０（Ａ）に、本発明の半導体装置１３０７が取り付けられた包装材１３０８で、販売用のお弁当１３０９を包装している様子を示す。包装材とは、ラップ、ペットボトル、トレイ、カプセルなど、対象物を包装するために成形が可能な、或いは成形された支持体に相当する。半導体装置１３０７内に商品の価格などを記録しておくことで、質問器としての機能を有するレジスターでお弁当１３０９の代金を清算することができる。
【０２１８】
また例えば、商品のラベルに本発明の半導体装置を付けておき、該半導体装置を用いて商品の流通を管理するような利用の仕方も可能である。
【０２１９】
図２０（Ｂ）に示すように、裏面が粘着性を有する商品のラベル１３１０などの支持体に、本発明の半導体装置１３１１を取り付ける。そして、半導体装置１３１１が取り付けられたラベル１３１０を、商品１３１２に装着する。商品１３１２に関する識別情報は、ラベル１３１０に貼り合わされた半導体装置１３１１から、無線で読み取ることが可能である。よって半導体装置１３１１により、流通の過程において、商品の管理が容易になる。
【０２２０】
例えば、半導体装置１３１１内の集積回路が有するメモリとして、書き込みが可能な不揮発性メモリを用いている場合、商品１３１２の流通のプロセスを記録することができる。また商品の生産段階におけるプロセスを記録しておくことで、卸売業者、小売業者、消費者が、産地、生産者、製造年月日、加工方法などを把握することが容易になる。
【０２２１】
本実施例は、実施の形態１〜３、実施例１〜６と組み合わせて実施することが可能である。
【実施例８】
【０２２２】
本実施例では、本発明の半導体装置の利用方法について説明する。図２１（Ａ）に示すように、書籍、ＤＶＤ、ＣＤなど内在している情報に価値を有する商品の場合、内在する情報全てを開示できるようにすると商品としての価値が下がり、かといって全く開示しないと商品としての価値が把握しにくいという問題を有している。
【０２２３】
上記商品を本発明の半導体装置を取り付けた包装材で包装し、半導体装置に商品が有する情報の一部を記憶させておくことで、商品の価値を下げることなく、商品の価値を客に把握してもらうことができる。図２１（Ａ）に、書籍１１０１を、本発明の半導体装置１１０３を取り付けた包装材１１０２で包装している様子を示す。
【０２２４】
そして、例えば携帯電話のような携帯情報端末に質問器としての機能を付加しておくことで、客が書籍１１０１の内容を一部把握することができる。図２１（Ｂ）に、携帯電話１１０４の表示部１１０５に、書籍１１０１の内容が表示されている様子を示す。
【０２２５】
上記構成により、商品に内在している情報を全て開示せずとも、客が商品の内容を把握することが可能になる。
【０２２６】
本実施例は、実施の形態１〜３、実施例１〜６と組み合わせて実施することが可能である。
【実施例９】
【０２２７】
本実施例では、バッテリーを搭載した場合の本発明の半導体装置の構成および動作について説明する。
【０２２８】
初めに、本発明の半導体装置にバッテリーを搭載した場合の構成について、図２３を用いて説明する。本発明の半導体装置３０００は、アンテナ３１００および集積回路３６００を有する。そして、集積回路３６００は、高周波回路３２００、電源回路３３００、リセット回路３４００、復調回路３５００、クロック生成回路３７００、変調回路４０００、第一の制御回路４１００、第二の制御回路４４１０、メモリ回路４３００を有する。また、半導体装置３０００はバッテリー４４００を有する。
【０２２９】
次に、本発明の半導体装置３０００にバッテリーを搭載した場合の動作について、図２３および図２４を用いて説明する。質問器３０１０に接続されたアンテナユニット３０２０から無線信号が送信される。ここで、無線信号には質問器３０１０から半導体装置３０００へ送られた命令が含まれている。
【０２３０】
半導体装置３０００が有するアンテナ３１００は当該無線信号を受信する。そして、受信された当該無線信号はアンテナ３１００に接続された高周波回路３２００を介して各回路ブロックに送られる。高周波回路３２００には電源回路３３００、リセット回路３４００、クロック生成回路３７００、復調回路３５００および変調回路４０００が接続されている。
【０２３１】
電源回路３３００では第一の高電源電位（ＶＤＤ１）および第二の高電源電位（ＶＤＤ２）が生成される。本実施例においては、生成された２つの高電源電位のうち、ＶＤＤ２が各回路ブロックに供給されるものとする。なお、本実施例において、低電源電位（ＶＳＳ）は共通である。ここで、電源回路３３００は、整流回路、容量素子、定電圧回路を有する。
【０２３２】
電源回路３３００の動作について簡単に説明する。例えば、電源回路３３００として、１つの整流回路に一つの容量素子および定電圧回路が接続されていた場合を考える。高周波回路３２００を介して電源回路３３００に送られた当該無線信号は、整流回路に入力され、整流される。そして、整流回路に接続された容量素子により平滑化され、第一の高電源電位（ＶＤＤ１）が生成される。生成されたＶＤＤ１は、定電圧回路を通ることで、入力以下の安定した電圧（第二の高電源電位、ＶＤＤ２）になる。定電圧回路の出力電圧であるＶＤＤ２が電源として各回路ブロックに供給される。なお、生成されたＶＤＤ１を電源として各回路ブロックに供給してもよい。さらに、ＶＤＤ１およびＶＤＤ２の両方を各回路ブロックに供給してもよい。各回路ブロックの動作条件および用途によりＶＤＤ１またはＶＤＤ２の供給を使い分けることが望ましい。
【０２３３】
ここで、定電圧回路は直流電圧を一定に保つ機能を有しており、電圧や電流または両方により直流電圧を一定に保つことができる回路であればどのような回路でもよい。
【０２３４】
またリセット回路３４００ではリセット信号が生成される。リセット信号は、半導体装置３０００の初期化を行う信号であり、半導体装置３０００内の各回路ブロックに供給されている。
【０２３５】
さらに、クロック生成回路３７００では高周波回路３２００を介して送られてきた信号を分周し、基本クロック信号を生成している。クロック生成回路３７００にて生成された基本クロック信号は各回路ブロックに送られ、各回路ブロック内の信号のラッチおよび選択、時間のカウント等に用いられる。
【０２３６】
復調回路３５００では復調信号が生成される。生成された復調信号が各回路ブロックに供給される。ここで、復調回路３５００は、複数の抵抗素子および複数の容量素子を有する。なお整流回路として、本発明の整流回路が用いられる。また、復調回路の構成は上記構成に限定されず、整流する機能を持った回路と、抵抗、容量、コイルなどの素子を組み合わせて復調できる機能を有していればよい。
【０２３７】
各回路ブロックと第一の制御回路４１００は接続されており、各回路ブロックで生成された信号（リセット信号、復調信号、基本クロック信号、ＶＤＤ１、ＶＤＤ２等）が第一の制御回路４１００に供給される。
【０２３８】
第一の制御回路４１００は、供給された信号から、前記質問器３０１０から半導体装置３０００へ送られた命令を抽出し、どのような命令が送られてきたのかを判別する。また、メモリ回路４３００を制御する役割も有している。
【０２３９】
こうして、前記質問器３０１０からどのような命令が送られてきたのかを判別し、判別された命令により、メモリ回路４３００を動作させる。そして、メモリ回路４３００に記憶または書き込まれたＩＤ番号等の固有データを含んだ信号を出力する。または、メモリ回路４３００に前記質問器３０１０から送られてきた情報を記憶する。
【０２４０】
ここでメモリ回路４３００は、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  ａｎｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、フラッシュメモリを用いることができる。
【０２４１】
さらに、第一の制御回路４１００はメモリ回路４３００に記憶または書き込まれたＩＤ番号等の固有データを含んだ信号を、ＩＳＯ等の規格に則った符号化方式で符号化した信号に変える役割も有する。そして、符号化された信号にしたがって、変調回路４０００により、アンテナ３１００に送られてきている信号に変調をかける。
【０２４２】
変調をかけられた信号は、質問器３０１０に接続されたアンテナユニット３０２０で受信される。そして、受信された信号は質問器３０１０で解析され、半導体装置３０００のＩＤ番号等の固有データを認識することができる。
【０２４３】
最後に、本発明の半導体装置３０００に搭載されているバッテリー４４００の機能と動作について説明する。
【０２４４】
バッテリー４４００は電源回路３３００および第二の制御回路４４１０と電気的に接続されている。
【０２４５】
また、バッテリー４４００へは、電源回路３３００からＶＤＤ１またはＶＤＤ２の少なくとも一方から電荷が供給されていればよい。通常、ＶＤＤ１またはＶＤＤ２の少なくとも一方から供給された電荷が蓄えられる。
【０２４６】
第二の制御回路４４１０は、バッテリー４４００の動作を制御し、第三の高電位電源（ＶＤＤ３）を生成する。ここで、第二の制御回路４４１０は、本発明の半導体装置３０００を構成する回路ブロックのうち、少なくとも一つの回路ブロックと接続されていればよい。
【０２４７】
第二の制御回路４４１０は、各回路ブロックに供給されるＶＤＤ２が各回路ブロックを動作させるのに十分な場合は、動作しない。第二の制御回路４４１０は、各回路ブロックに供給されるＶＤＤ２が各回路ブロックを動作させるのには十分でない場合に動作し、バッテリー４４００を制御することで、ＶＤＤ３を各回路ブロックに供給する。そうすることで、質問器３０１０に接続されたアンテナユニット３０２０とバッテリー４４００を搭載した半導体装置３０００の間の送受信が可能となる。
【０２４８】
ここで、各回路ブロックに供給されるＶＤＤ２が各回路ブロックを動作させるのには十分でない場合の一例として、質問器３０１０に電気的に接続されたアンテナユニット３０２０とバッテリー４４００を搭載した半導体装置３０００との距離が離れている場合が挙げられる。一般的に、距離が離れると信号の送受信は困難になるが、バッテリーを搭載することで、通常送受信が行われている間にバッテリーを充電し、送受信が困難な際にはバッテリーから電源を供給することで、距離が離れた場合でも送受信が可能となる。
【０２４９】
なお、各回路ブロックに供給されるＶＤＤ２が各回路ブロックを動作させるのには十分でない場合は、上記の例に限定されない。
【０２５０】
バッテリー４４００を搭載した半導体装置３０００を用いた無線通信システムでは、バッテリー４４００を搭載した半導体装置３０００と公知の構成の質問器３０１０に接続されたアンテナユニット３０２０、及び質問器３０１０を制御する制御用端末３０３０を用いることができる。バッテリー４４００を搭載した半導体装置３０００と質問器３０１０に接続されたアンテナユニット３０２０との通信方式は、単方向通信または双方向通信であって、空間分割多重化方式、偏波面分割多重化方式、周波数分割多重化方式、時分割多重化方式、符号分割多重化方式、直交周波数分割多重化方式のいずれも用いることができる。
【０２５１】
また、前記無線信号は搬送波を変調した信号である。搬送波の変調は、アナログ変調またはデジタル変調であって、振幅変調、位相変調、周波数変調、及びスペクトラム拡散のいずれであってもよい。
【０２５２】
さらに、搬送波の周波数は、サブミリ波である３００ＧＨｚ〜３ＴＨｚ、ミリ波である３０ＧＨｚ〜３００ＧＨｚ、マイクロ波である３ＧＨｚ〜３０ＧＨｚ、極超短波である３００ＭＨｚ〜３ＧＨｚ、超短波である３０ＭＨｚ〜３００ＭＨｚ、短波である３ＭＨｚ〜３０ＭＨｚ、中波である３００ｋＨｚ〜３ＭＨｚ、長波である３０ｋＨｚ〜３００ｋＨｚ、及び超長波である３ｋＨｚ〜３０ｋＨｚのいずれの周波数も用いることができる。
【０２５３】
アンテナ３１００およびアンテナユニット３０２０は、ダイポールアンテナ、パッチアンテナ、ループアンテナ、八木アンテナのいずれのアンテナも用いることができる。また、アンテナ３１００およびアンテナユニット３０２０において無線信号を送受信する方式は、電磁結合方式、電磁誘導方式、及び電波方式のいずれであってもよい。
【０２５４】
また、本発明において、接続されているとは電気的に接続されていることと同義である。したがって、間に別の素子などが配置されていてもよい。
【０２５５】
本実施例は、上記の実施の形態および実施例と自由に組み合わせることができる。
【図面の簡単な説明】
【０２５６】
【図１】本発明の整流回路及び電源回路の構成を示す回路図。
【図２】本発明の整流回路及び電源回路の動作を示す図。
【図３】本発明の整流回路及び電源回路の動作を示す図。
【図４】本発明の整流回路及び電源回路の構成を示す回路図。
【図５】本発明の整流回路及び電源回路の動作を示す図。
【図６】本発明の整流回路及び電源回路の動作を示す図。
【図７】本発明の整流回路及び電源回路の構成を示す回路図。
【図８】本発明の半導体装置の構成を示すブロック図。
【図９】本発明の半導体装置の外観を示す図。
【図１０】本発明の半導体装置の作製方法を示す図。
【図１１】本発明の半導体装置の作製方法を示す図。
【図１２】本発明の半導体装置の作製方法を示す図。
【図１３】本発明の半導体装置の作製方法を示す図。
【図１４】本発明の半導体装置の作製方法を示す図。
【図１５】本発明の半導体装置の作製方法を示す図。
【図１６】本発明の半導体装置の作製方法を示す図。
【図１７】本発明の電源回路の上面図。
【図１８】従来の整流回路の構成を示す回路図。
【図１９】整流回路から出力される電圧の時間変化を示す図。
【図２０】本発明の半導体装置の利用方法を示した図。
【図２１】本発明の半導体装置の利用方法を示した図。
【図２２】本発明の半導体装置で用いられる薄膜二次電池の構成を示す図。
【図２３】本発明の半導体装置の構成を示すブロック図。
【図２４】本発明の半導体装置の動作を示す図。
【符号の説明】
【０２５７】
１０１    整流回路
１０２    第１の容量
１０３    第２の容量
１０４    第３の容量
１０５    ダイオード
１０６    トランジスタ
１０７    トランジスタ
１０８    ローパスフィルタ
１０９    ハイパスフィルタ
１１０    抵抗
１１１    電源回路
１１２    ハイパスフィルタ
１４０    半導体膜
１４１    導電膜
１４２    導電膜
１４３    半導体膜
１４４    導電膜
１４５    導電膜
１４６    導電膜
１４７    導電膜
１４８    半導体膜
１４９    導電膜
２０１    整流回路
２０２    第１の容量
２０３    第２の容量
２０４    第３の容量
２０５    ダイオード
２０６    トランジスタ
２０７    トランジスタ
２０８    ローパスフィルタ
２０９    ハイパスフィルタ
２１０    抵抗
２１１    電源回路
２１２    ハイパスフィルタ
２Ｏ４    マンガン酸リチウム（ＬｉＭｎ
２Ｏ５    場合（Ｗ
２Ｏ５    酸化バナジウム（Ｖ
３０１    整流回路
３０２    第１の容量
３０３    第２の容量
３０４    第３の容量
３０５    ダイオード
３０６    トランジスタ
３０９    電源回路
３１１    整流回路
３１２    第１の容量
３１３    第２の容量
３１４    第３の容量
３１５    ダイオード
３１６    トランジスタ
３１９    電源回路
７００    基板
７０１    絶縁膜
７０２    剥離層
７０３    絶縁膜
７０４    半導体膜
７０５    半導体膜
７０６    半導体膜
７０８    ゲート絶縁膜
７０９    電極
７１０    低濃度不純物領域
７１１    マスク
７１２    高濃度不純物領域
７１３    ゲート絶縁膜
７１４    サイドウォール
７１５    高濃度不純物領域
７１６    ＴＦＴ
７１７    ＴＦＴ
７１８    ＴＦＴ
７１９    容量
７２０    絶縁膜
７２１    絶縁膜
７２２    導電膜
７２３    導電膜
７２４    導電膜
７２５    導電膜
７２７    導電膜
７３０    絶縁膜
７３１    導電膜
７３２    導電膜
７３３    絶縁膜
７３４    素子形成層
７３５    シート材
７３６    シート材
８００    ダイオード
８０１    入力端子
８０２    出力端子
８０３    コンデンサ
９００    半導体装置
９０１    アンテナ
９０２    集積回路
９０３    電源回路
９０４    復調回路
９０５    変調回路
９０６    レギュレータ
９０７    制御回路
９０９    メモリ
１１０１    書籍
１１０２    包装材
１１０３    半導体装置
１１０４    携帯電話
１１０５    表示部
１３０７    半導体装置
１３０８    包装材
１３０９    弁当
１３１０    ラベル
１３１１    半導体装置
１３１２    商品
１６０１    集積回路
１６０２    アンテナ
１６０３    基板
１６０４    カバー材
１６０５    集積回路
１６０６    アンテナ
１６０７    カバー材
１６０８    基板
２３００    半導体基板
２３０１    素子分離用絶縁膜
２３０２    素子形成領域
２３０３    素子形成領域
２３０４    ｐウェル
２３０５    絶縁膜
２３０７    導電膜
２３０８    導電膜
２３０９    ゲート電極
２３１０    ゲート電極
２３１１    マスク
２３１２    不純物領域
２３１３    チャネル形成領域
２３１４    マスク
２３１５    不純物領域
２３１６    チャネル形成領域
２３１７    絶縁膜
２３１８    導電膜
２３２４    層間膜
２３２５    配線
２３２６    導電膜
３０００    半導体装置
３０１０    質問器
３０２０    アンテナユニット
３０３０    制御用端末
３１００    アンテナ
３２００    高周波回路
３３００    電源回路
３４００    リセット回路
３５００    復調回路
３６００    集積回路
３７００    クロック生成回路
４０００    変調回路
４１００    第一の制御回路
４３００    メモリ回路
４４００    バッテリー
４４１０    第二の制御回路
７１０１    基板
７１０２    集電体薄膜
７１０３    負極活物質層
７１０４    固体電解質層
７１０５    正極活物質層
７１０６    集電体薄膜
【図１】
2008161044.tif 000004
【図２】
2008161044.tif 000005
【図３】
2008161044.tif 000006
【図４】
2008161044.tif 000007
【図５】
2008161044.tif 000008
【図６】
2008161044.tif 000009
【図７】
2008161044.tif 000010
【図８】
2008161044.tif 000011
【図９】
2008161044.tif 000012
【図１０】
2008161044.tif 000013
【図１１】
2008161044.tif 000014
【図１２】
2008161044.tif 000015
【図１３】
2008161044.tif 000016
【図１４】
2008161044.tif 000017
【図１５】
2008161044.tif 000018
【図１６】
2008161044.tif 000019
【図１７】
2008161044.tif 000020
【図１８】
2008161044.tif 000021
【図１９】
2008161044.tif 000022
【図２０】
2008161044.tif 000023
【図２１】
2008161044.tif 000024
【図２２】
2008161044.tif 000025
【図２３】
2008161044.tif 000026
【図２４】
2008161044.tif 000027