(57)【要約】【課題】実装面積を狭小化するために、特に半導体チップを積層して実装し、半導体機器の高性能化及び小型化を図ることが可能な、新規な半導体チップの実装方法を提供する。【解決手段】半導体チップに対して少なくとも１つの貫通ホールを形成し、次いで、前記半導体チップの裏面側に接着層を付着させる。その後、少なくとも１つの金属ピンが立設されたパッケージ用基板を準備し、前記半導体チップと前記パッケージ用基板とを、前記貫通ホール内に前記金属ピンが前記接着層の一部を巻き込むようにして挿入され、前記接着層の一部が前記金属ピンと前記貫通ホールとの隙間を埋設するようにして、前記接着層を介して貼り合わせる。【選択図】図８
2008103624.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップに対して少なくとも１つの貫通ホールを形成する工程と、
前記半導体チップの裏面側に接着層を付着させる工程と、
少なくとも１つの金属ピンが立設されたパッケージ用基板を準備する工程と、
前記半導体チップと前記パッケージ用基板とを前記接着層を介して貼り合わせる工程とを備え、
前記半導体チップと前記パッケージ用基板とを前記接着層を介して貼り合わせる工程は、前記金属ピンが前記接着層の一部を前記貫通ホール内に巻き込み、前記接着層の一部が前記金属ピンと前記貫通ホールとの隙間を埋設するようにして挿入されることを特徴とする、半導体チップの実装方法。
【請求項２】
前記パッケージ用基板において、前記半導体チップの前記貫通ホールが形成された位置と相応する位置において溝加工を実施して溝を形成する工程と、
前記パッケージ用基板上に形成された前記溝に前記金属ピンを立設させるようにして形成する工程とを備え、
前記パッケージ基板上の前記金属ピンが、前記半導体チップの前記貫通ホール内に略直線的に挿入するようにしたことを特徴とする、請求項１に記載の半導体チップの実装方法。
【請求項３】
前記パッケージ用基板の前記金属ピンの先端部には低融点の導電性材料が設けられ、
前記パッケージ用基板の前記金属ピンが前記半導体チップの前記貫通ホール内に挿入された後、前記導電性材料を加熱溶解して、前記半導体基板の主面上に形成された配線と前記金属ピンとを電気的に導通させる工程を備えることを特徴とする、請求項１又は２に記載の半導体チップの実装方法。
【請求項４】
請求項１〜３のいずれか一に記載の実装方法における複数の工程を１サイクルとし、このサイクルを複数回繰り返すことにより、前記半導体チップ及び前記接着層を介して貼り合わせた前記パッケージ用基板から半導体チップ要素を積層し、前記貫通ホール内が前記接着層の一部で埋設されるようにして前記金属ピンが挿入された前記半導体チップを複数積層するようにしたことを特徴とする、請求項１〜３のいずれか一に記載の半導体チップの実装方法。
【請求項５】
半導体チップの実装方法であって、
複数の半導体チップを準備する工程と、
各半導体チップに対して少なくとも１つの貫通ホールを形成する工程と、
前記複数の半導体チップを各半導体チップに形成された前記貫通ホールが一致するようにして積層して半導体チップ積層体を形成する工程と、
前記半導体チップ積層体の少なくとも裏面に接着層を付着させる工程と、
少なくとも１つの金属ピンが立設されたパッケージ用基板を準備する工程と、
前記半導体チップ積層体と前記パッケージ用基板とを、各半導体チップの、前記貫通ホール内に前記金属ピンが前記接着層の一部を巻き込むようにして挿入され、前記接着層の一部が前記金属ピンと各半導体チップの前記貫通ホールとの隙間を埋設するようにして、前記接着層を介して貼り合わせる工程と、
を備えることを特徴とする、半導体チップの実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップの実装方法に関する。
【背景技術】
【０００２】
近年、電子機器の高性能化、小型化に伴って１つのパッケージ内に複数の半導体チップを配置してマルチチップパッケージ(Multi Chip Package)とすることにより、半導体装置の高機能化と小型化とが図られている。そして、マルチチップパッケージには、複数の半導体チップを平面的に並べたものと、複数の半導体チップを厚み方向に積層したものとがある。半導体チップを平面的に並べたマルチチップパッケージは、広い実装面積を必要とするため、電子機器の小型化への寄与が小さい。このため、半導体チップを積層したスタックドＭＣＰの開発が盛んに行われている。
【０００３】
かかる観点より、特開２００１−１２７２４１号公報では、半導体チップを複数積層し、これらの積層体に対して一直線上にスルーホールを形成し、このスルーホールに対して導通シャフトを挿入し、チップ電極部との導通を図るようにして構成した半導体チップの実装方法が開示されている。
【０００４】
また、特開２００１−１３５７８５号公報では、複数の半導体チップを準備し、各半導体チップにスルーホールを形成するとともに、前記スルーホール内に金属ピンを挿入してチップ電極部との導通を図るようにした後、これら半導体チップをアライメント積層して半導体チップを実装する方法が開示されている。
【０００５】
しかしながら、特開２００１−１２７２４１号公報に記載の方法では、前記半導体チップの前記スルーホールと前記導通シャフトとの絶縁を図るため、前記スルーホール内壁面に酸化シリコン膜を形成している。また、特開２００１−１３５７８５号公報では、前記半導体チップの前記スルーホールと前記金属ピンとの絶縁を図るため、前記スルーホールと前記金属ピンとの間に絶縁樹脂を介在させている。
【０００６】
したがって、このような従来技術においては、半導体チップと、そのスルーホール内に挿入された導通シャフトや金属ピンなどと、絶縁を図るために別途絶縁部材を形成するための操作が必要になる。また、上述のような酸化シリコン膜や絶縁樹脂を介在させる場合、その介在量に応じて前記スルーホールの開口径をある程度大きく設定しておく必要がある。したがって、半導体チップにおける前記スルーホールの開口の占める割合が増大し、前記半導体チップの小型化の要請にも反することになる。
【特許文献１】特開２００１−１２７２４１号
【特許文献２】特開２００１−１３５７８５号
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、実装面積を狭小化するために、特に半導体チップを積層して実装し、半導体機器の高性能化及び小型化を図ることが可能な、新規な半導体チップの実装方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成すべく、本発明の一態様は、
半導体チップに対して少なくとも１つの貫通ホールを形成する工程と、
前記半導体チップの裏面側に接着層を付着させる工程と、
少なくとも１つの金属ピンが立設されたパッケージ用基板を準備する工程と、
前記半導体チップと前記パッケージ用基板とを前記接着層を介して貼り合わせる工程とを備え、
前記半導体チップと前記パッケージ用基板とを前記接着層を介して貼り合わせる工程は、前記金属ピンが前記接着層の一部を前記貫通ホール内に巻き込み、前記接着層の一部が前記金属ピンと前記貫通ホールとの隙間を埋設するようにして挿入されることを特徴とする、半導体チップの実装方法に関する。
【発明の効果】
【０００９】
以上、本発明の一態様によれば、実装面積を狭小化するために、特に半導体チップを積層して実装し、半導体機器の高性能化及び小型化を図ることが可能な、新規な半導体チップの実装方法を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明のその他の特徴及び利点について、発明を実施するための最良の形態に基づいて説明する。
【００１１】
図１〜５は、本発明の半導体チップの実装方法の一例における工程図であり、図６〜８は、前記実装方法の一工程における状態を拡大して示す説明図である。
【００１２】
最初に、図１に示すように、シリコン（Ｓｉ）などの半導体ウエハ１１を準備し、この主面上にチップ切断のためのスクラブライン１２を形成する。次いで、図２に示すように、半導体ウエハ１１のスクラブライン１２で画定された領域内に複数の貫通ホール１３を形成する。貫通ホール１３は、例えばウォータレーザカッターなどの手段を用いて形成することができる。
【００１３】
前記ウォータレーザカッターは、水圧の負荷と同時にレーザビームを照射するようにして微細加工を行う技術であり、このような技術を用いることにより、貫通ホール１３の開口径は５０μｍ〜１００μｍ程度の大きさの微小なものとすることができる。また、半導体ウエハの厚さが１００μｍ程度まで増大しても、上述した開口径の貫通ホール１３を形成することができる。
【００１４】
なお、図１及び２においては、半導体ウエハ１１の、スクラブライン１２で画定された領域内のみを示すようにしているが、実際には図示した領域を大幅に超えて延在している。
【００１５】
また、図１及び２においては、複数の貫通ホール１３をライン上に形成しているが、用途に応じて任意の形態で配列するようにして形成することができる。
【００１６】
次に、図３に示すように、半導体ウエハ１１をスクラブライン１２に沿って切断し、半導体チップ１１とした後、半導体チップ１１の裏面に接着層１４を形成（付着）する。接着層１４としては、エポキシ、ポリイミド、ポリエチレン及びアクリルなどの接着性フィルムを用いることができる。
【００１７】
なお、図３以降においては、簡略化のため半導体ウエハを指示していた参照数字１１を半導体チップと併用するようにする。
【００１８】
また、本例においては、特に図示しないが、半導体チップ１１の主面に酸化などの操作を施す、あるいはＣＶＤなどの成膜処理を施すことにより、酸化シリコンなどの絶縁層を形成するとともに、前記絶縁層上に以下に示す金属ピンと電気的に接続される金属配線を適宜に形成する。
【００１９】
次いで、図４に示すように、パッケージ用基板２１を準備し、その主面上に立設するようにして複数の金属ピン２２を形成する。パッケージ用基板２１は、例えばガラスエポキシ樹脂などから構成することができ、その上に金属ピン２２を半田などを用いて固定し、立設させる。
【００２０】
なお、金属ピン２２は、後に示すように半導体チップ１１の貫通ホール１３内に挿入するため、その直径は貫通ホール１３の開口径より小さくする必要があるとともに、その長さは、貫通ホール１３内に完全に挿入された後に、半導体チップ１１の主面上に形成された金属配線と電気的に接触できような長さに設定しておく。また、金属ピン２２はそれぞれ対応する貫通ホール１３内に挿入されるものであるため、貫通ホール１３の配列に相応するようにして配列させる必要がある。
【００２１】
また、金属ピン２２は、例えば金、銀、銅、アルミニウムなどの電気的良導性を呈する金属材料から構成する。
【００２２】
次いで、図４の矢印で示すように、半導体チップ１１を下降させて、パッケージ用基板２１上に立設された金属ピン２２が半導体チップ１１の貫通ホール１３内に挿入されるようにして、半導体チップ１１及びパッケージ用基板２１を接着層１４を介して貼り合わせる。これによって、図５に示すように、パッケージ用基板２１に設けられた金属ピン２２が半導体チップ１１の貫通ホール１３内を貫通し、半導体チップ１１の主面上に形成された金属配線と電気的に接触して実装がなされる。
【００２３】
なお、本例では特に示されてしないが、図５のようにして実装された半導体チップは、その保護のために適宜に樹脂封止を行うことができる。
【００２４】
次に、図６〜８において、上記実装工程におけるパッケージ用基板２１上に形成された金属ピン２２の、半導体チップ１１の貫通ホール１３内における挿入過程について説明する。
【００２５】
最初に、図６に示すように、金属ピン２２が半導体チップ１１の裏面に形成された接着層１４と接触すると、接触箇所が窪むようになり、さらに金属ピン２２の挿入が進行すると、図７に示すように、金属ピン２２が接着層１４を貫通して貫通ホール１３内に侵入するようになる。このとき、金属ピン２２は接着層１４の貫通口近傍の部分を巻き込み、この巻き込み部分１４Ａを伴って貫通ホール１３内に挿入されるようになる。その後、巻き込み部分１４Ａは金属ピン２２の側面に密着し、金属ピン２２の貫通ホール１３内への挿入に伴って同じく貫通ホール１３内へ導入される。
【００２６】
結果として、金属ピン２２の全体が貫通ホール１３内に挿入された後は、図８に示すように、貫通ホール１３と金属ピン２２との隙間には、接着層１４の巻き込み部分１４Ａが存在し、半導体チップ１１の、貫通ホール１１Ａを介した電気的導通を回避することができるようになる。
【００２７】
なお、本発明においては、パッケージ基板２１における金属ピン２２の先端部２２Ａを半田などの低融点の導電性材料から構成することができる。この場合、図５及び８に示すような実装後において加熱操作を施し、図９に示すように、先端部２２Ａを加熱融解させて平坦化させることにより、金属配線１５との電気的接続を確実に行うようにすることができる。
【００２８】
なお、金属ピン２２の先端部２２Ａは上述したように半田などの材料から構成することができるが、その材料の融点は２７０℃程度とし、実装時には溶解しないようなものを適宜選択することが好ましい。
【００２９】
図１０は、上記具体例の変形例である。図１０においては、パッケージ用基板２１に対して溝加工を実施し、複数の溝２１Ａを形成している。これら複数の溝２１Ａは、半導体チップ１１の貫通ホール１３の位置に相応するようにして形成する。この場合、溝２１Ａに対して金属ピン２２を半田などによって固定し、立設するようにすれば、半導体チップ１１の貫通ホール１３へ挿入すべき金属ピン２２の固定を容易ならしめることができるとともに、金属ピン２２の貫通ホール１３に対する位置決めを容易ならしめることができる。
【００３０】
したがって、金属ピン２２を貫通ホール１３内にほぼ完全に直線的に挿入することができるようになり、接着層１４の巻き込む部分１４Ａが部分的に破れて、半導体チップ１１と金属ピン２２とが電気的に導通してしまうというような問題を回避することができる。
【００３１】
図１１及び１２は、本発明の半導体チップの実装方法の他の例を示す構成図である。なお、上記具体例に関する図１〜９と同一あるいは類似の構成要素に関しては、同一の参照数字を用いて表している。
【００３２】
本例においては、上述した図１〜図９に示す工程を１サイクルとして、このサイクルを最初に１回実施して、図１１及び１２に示すような半導体チップ要素Ａを作製し、次いで、前記サイクルをさらに１回実施して図１１及び１２に示すような半導体チップ要素Ｂを作製する。その後、各半導体チップ要素の金属ピン２２の上下部分が接触するようにしてアライメントし、接着層１４を介して接着固定させる。
【００３３】
なお、本例において、半導体チップ要素Ａからはパッケージ用基板を除去しているが、パッケージ用基板を残存させ、新たにチップ要素Ａ及びＢ間に接着層を形成して上述したアライメント及び接着固定を実施することができる。
【００３４】
図１３〜１５は、本発明の半導体チップの実装方法のその他の例を示す構成図である。なお、本例においても、上記具体例に関する図１〜９と同一あるいは類似の構成要素に関しては、同一の参照数字を用いて表している。
【００３５】
本例においては、最初に、図１〜３で示す工程に従って、貫通ホール１３が形成された半導体チップ１１を、上側の半導体チップの裏面に形成された接着層１４を介して互いの貫通ホールが一致するようにしてアライメントし、接着固定する。この結果、図１３に示すような半導体チップ積層体Ｃを作製する。
【００３６】
次いで、図４に示すようなパッケージ用基板２１を準備し、図４に示す半導体チップ１１の代わりに図１３に示す半導体チップ積層体を下降させ、金属ピン２２が半導体チップ積層体Ｃを構成する上下半導体チップの各貫通ホール内に順次に挿入されるようにする。
【００３７】
その結果、図１４に示すように、最初は、金属ピン２２は、下側の半導体チップ１１の接着層１４を貫通し、接着層１４の一部を巻き込みながら貫通ホール１３内に挿入される。その後、上側の半導体チップ１１の接着層１４に至り、この接着層１４を貫通し、一部を巻き込みながら貫通ホール１３内に挿入される。最終的には、図１５に示すように、半導体チップ積層体Ｃの、上側半導体チップ及び下側半導体チップにおける貫通ホールは、それぞれの半導体チップとの隙間が接着層１４の巻き込み部分１４Ａで埋設されるようになり、上下半導体チップ１１と金属ピン２２との電気的絶縁が確保されるようになる。
【００３８】
なお、本例においても、金属ピン２２の先端部２２Ａは半田などの低融点の導電性材料から構成することができる。この場合、図１５に示すように、先端部２２Ａを加熱溶融させて平坦化し、金属配線１５との電気的接触を確実なものとすることができる。
【００３９】
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
【００４０】
例えば、上記図１１及び１２に関する具体例、並びに図１３〜１５に関する具体例においては、半導体チップを２層に積層しているが、これらの積層数は要求される半導体機器の性能及び小型化の要請などに応じて、３以上の任意の数とすることもできる。
【図面の簡単な説明】
【００４１】
【図１】本発明の半導体チップの実装方法の一例における最初の工程を示す図である。
【図２】図１に示す工程の次の工程を示す図である。
【図３】図２に示す工程の次の工程を示す図である。
【図４】図３に示す工程の次の工程を示す図である。
【図５】図４に示す工程の次の工程を示す図である。
【図６】上記実装方法の一工程における状態を拡大して示す説明図である。
【図７】同じく、上記実装方法の一工程における状態を拡大して示す説明図である。
【図８】同じく、上記実装方法の一工程における状態を拡大して示す説明図である。
【図９】図５に示す工程の、次の好ましい工程を示す図である。
【図１０】上記実装方法の変形例を示す図である。
【図１１】本発明の半導体チップの実装方法の他の例における、一工程を示す図である。
【図１２】図１１に示す工程の次の工程を示す図である。
【図１３】本発明の半導体チップの実装方法のその他の例における、一工程を示す図である。
【図１４】図１３に示す工程の次の工程を示す図である。
【図１５】図１４に示す工程の次の工程を示す図である。
【符号の説明】
【００４２】
１１  半導体チップ（半導体ウエハ）
１２  スクラブライン
１３  （半導体チップの）貫通ホール
１４  接着層
１５  金属配線
２１  パッケージ用基板
２２  （パッケージ用基板上に立設された）金属ピン
【図１】
2008103624.tif 000003
【図２】
2008103624.tif 000004
【図３】
2008103624.tif 000005
【図４】
2008103624.tif 000006
【図５】
2008103624.tif 000007
【図６】
2008103624.tif 000008
【図７】
2008103624.tif 000009
【図８】
2008103624.tif 000010
【図９】
2008103624.tif 000011
【図１０】
2008103624.tif 000012
【図１１】
2008103624.tif 000013
【図１２】
2008103624.tif 000014
【図１３】
2008103624.tif 000015
【図１４】
2008103624.tif 000016
【図１５】
2008103624.tif 000017