(57)【要約】【課題】III族窒化物半導体からなる縦型電界効果トランジスタについて、高耐圧を達成し、ノーマリオフモードとすること。【解決手段】第１の一導電型III族窒化物半導体層３と、第１の一導電型III族窒化物半導体層３上に形成されて少なくとも上部にメサ部６を有する反対導電型III族窒化物半導体層４と、反対導電型III族窒化物半導体層４のメサ部６の上に形成された第２の一導電型III族窒化物半導体層５と、第２の一導電型III族窒化物半導体層５の上にオーミック接触する第１の電極１１と、反対導電型III族窒化物半導体層４の少なくともメサ部６の側方に間隔をおいて形成されたゲート電極Ｇと、第１の一導電型III族窒化物半導体層３の下にオーミック接触で形成された第２の電極１２を有する。【選択図】図３
2008153371.tif 000002
【特許請求の範囲】
【請求項１】
第１の一導電型III族窒化物半導体層と、
前記第１の一導電型III族窒化物半導体層上に形成されて少なくとも上部にメサ部を有する反対導電型III族窒化物半導体層と、
前記反対導電型III族窒化物半導体層の前記メサ部の上に形成された第２の一導電型III族窒化物半導体層と、
前記第２の一導電型III族窒化物半導体層の上にオーミック接触する第１の電極と、
前記反対導電型III族窒化物半導体層の少なくとも前記メサ部の側方に間隔をおいて形成されたゲート電極と、
前記第１の一導電型III族窒化物半導体層の下にオーミック接触で形成された第２の電極と
を有することを特徴とする縦型電界効果トランジスタ。
【請求項２】
前記第２の一導電型III族窒化物半導体層は、一導電型ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）層からなることを特徴とする請求項１に縦型電界効果トランジスタ。
【請求項３】
前記ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）のうちのＩｎ組成を示すｘは０．２以下であることを特徴とする請求項２に記載の縦型電界効果トランジスタ。
【請求項４】
前記ゲート電極は、前記反対導電型III族窒化物半導体層の前記メサ部の側方にある上面にゲート絶縁膜を介して形成されていることを特徴とする請求項１乃至請求項３のいずれか１つに記載の縦型電界効果トランジスタ。
【請求項５】
前記メサ部の幅は１０μｍ以下であることを特徴とする請求項１乃至請求項４のいずれか１つに記載の縦型電界効果トランジスタ。
【請求項６】
前記第２の電極は、前記第１の一導電型III族窒化物半導体層の下に導電性基板を介してオーミック接触していることを特徴とする請求項１乃至請求項５のいずれか１つに記載の縦型電界効果トランジスタ。
【請求項７】
前記第１の一導電型III族窒化物半導体層は、Ｓｉ，ＳｉＣ、ＺｒＢ2、ＳＣＡＭ、ＧａＮのいずれかからなる基板上に形成されていることを特徴とする請求項１乃至請求項６のいずれか１つに記載の縦型電界効果トランジスタ。
【請求項８】
前記第１の一導電型III族窒化物半導体層と前記基板の間には一導電型III族窒化物バッファ層が形成されていることを特徴とする請求項６又は請求項７に記載の縦型電界効果トランジスタ。
【請求項９】
前記ゲート絶縁膜は、実効的酸化膜厚が２０ｎｍ以上であって２００ｎｍ以下であることを特徴とする請求項１乃至請求項８のずれか１つに記載の縦型電界効果トランジスタ。
【請求項１０】
前記ゲート電極は、ポリシリコン、ポリシリコンゲルマニウム、アルミニウム、金、パラジウム、プラチナ、ニッケル、タンタル、モリブデン、タングステン、チタンのいずれかの金属、或いは該金属のシリサイド合金のいずれかから構成されていることを特徴とする請求項１乃至請求項９のいずれか１つに記載の縦型電界効果トランジスタ。
【請求項１１】
前記第１、第２の一導電型III族窒化物半導体層はｐ型、ｎ型の一方の導電型のIII族窒化物半導体層であり、前記反対導電型III族窒化物半導体層は前記ｐ型、前記ｎ型のうちの他方の導電型のIII族窒化物半導体層であることを特徴とする請求項１乃至請求項１０のいずれか１つに記載の縦型電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、縦型電界効果トランジスタに関し、より詳しくは、III族窒化物半導体からなる縦型電界効果トランジスタに関する。
【背景技術】
【０００２】
III族窒化物半導体を用いた横型の電界効果トランジスタとしては、接合界面に二次元電子ガスが発生するＡｌＧａＮ／ＧａＮのヘテロ接合を有するヘテロ接合電界効果トランジスタ（ＨＦＥＴ）や、絶縁膜を介してゲート電極がIII族窒化物半導体層上に形成されるＭＩＳ（metal insulator semiconductor）ＦＥＴが知られている。
【０００３】
それらの素子は、従来のシリコンや、或いはガリウム砒素、インジウム燐系のIII-Ｖ族半導体よりも高い絶縁破壊耐圧や高い飽和移動度を有しており、パワーデバイスに適している。
【０００４】
一方、縦型デバイスは、横型デバイスに比べて電流を流す面積を容易に大きくすることができるため、大電流デバイスとして有用な構造となっている。
【０００５】
これまでの、III族窒化物を用いた縦型トランジスタとしては、下記の特許文献１に記載のバイポーラトランジスタや、非特許文献１、２に記載の電界効果トランジスタなどがある。
【特許文献１】特開平５−２９１２８２号公報
【非特許文献１】日刊工業新聞  ２００６年６月２８日
【非特許文献２】第１３回応用物理学関係連合講演会講演予稿集（２００６年春、武蔵工業大学）第３分冊、２４ａ−ＺＥ−１６，ｐ．１５１３）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１では、コンタクト層となるＩｎＧａＮ層のｎ型化にイオン注入法が用いられているが、半導体層への照射損傷が大きく、前記半導体層上に再成長した膜に結晶欠陥が含まれて、高品質の膜が得られず、これにより耐圧の向上を達成できなという課題があった。
【０００７】
また、非特許文献１において、パワーデバイスに要求されるノーマリオフ型が達成できておらず、閾値電圧は−８Ｖ程度である。
【０００８】
さらに、非特許文献２において、コンタクト層にＡｌＧａＮ層を用いているが、Ａｌを添加することによって、電子親和力が小さくなり、接触抵抗が増加してしまい、オン抵抗が十分に減少しない問題がある。
【０００９】
本発明は、高耐圧を達成し、ノーマリオフモードとなる縦型電界効果トランジスタを提供することにある。
【課題を解決するための手段】
【００１０】
上記の課題を解決するための本発明の第１の態様は、第１の一導電型III族窒化物半導体層と、前記第１の一導電型III族窒化物半導体層上に形成されて少なくとも上部にメサ部を有する反対導電型III族窒化物半導体層と、前記反対導電型III族窒化物半導体層の前記メサ部の上に形成された第２の一導電型III族窒化物半導体層と、前記第２の一導電型III族窒化物半導体層の上にオーミック接触する第１の電極と、前記反対導電型III族窒化物半導体層の少なくとも前記メサ部の側方に間隔をおいて形成されたゲート電極と、前記第１の一導電型III族窒化物半導体層の下にオーミック接触で形成された第２の電極とを有することを特徴とする縦型電界効果トランジスタである。
【００１１】
本発明の第２の態様は、前記第１の態様に係る縦型電界効果トランジスタにおいて、前記第２の一導電型III族窒化物半導体層は、一導電型ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）層からなることを特徴とする。
【００１２】
本発明の第３の態様は、前記第２の態様に係る縦型電界効果トランジスタにおいて、前記ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）のうちのＩｎ組成を示すｘは０．２以下であることを特徴とする。
【００１３】
本発明の第４の態様は、前記第１乃至第３の態様のいずれかに係る縦型電界効果トランジスタにおいて、前記ゲート電極は、前記反対導電型III族窒化物半導体層の前記メサ部の側方にある上面にゲート絶縁膜を介して形成されていることを特徴とする。
【００１４】
本発明の第５の態様は、前記第１乃至第４の態様のいずれかに係る縦型電界効果トランジスタにおいて、前記メサ部の幅は１０μｍ以下であることを特徴とする。
【００１５】
本発明の第６の態様は、前記第１乃至請求項５の態様のいずれかに係る縦型電界効果トランジスタにおいて、前記第２の電極は、前記第１の一導電型III族窒化物半導体層の下に導電性基板を介してオーミック接触していることを特徴とする。
【００１６】
本発明の第７の態様は、前記第１乃至第６の態様のいずれかに係る縦型電界効果トランジスタにおいて、前記第１の一導電型III族窒化物半導体層は、Ｓｉ，ＳｉＣ、ＺｒＢ2、ＳＣＡＭ、ＧａＮのいずれかからなる基板上に形成されていることを特徴とする。
【００１７】
本発明の第８の態様は、前記第６又は第７の態様に係る縦型電界効果トランジスタにおいて、前記第１の一導電型III族窒化物半導体層と前記基板の間には一導電型III族窒化物バッファ層が形成されていることを特徴とする。
【００１８】
本発明の第９の態様は、前記第１乃至第８の態様のいずれかに係る縦型電界効果トランジスタにおいて、前記ゲート絶縁膜は、実効的酸化膜厚が２０ｎｍ以上であって２００ｎｍ以下であることを特徴とする。
本発明の第１０の態様は、前記第１乃至第９の態様のいずれかに係る縦型電界効果トランジスタにおいて、前記ゲート電極は、ポリシリコン、ポリシリコンゲルマニウム、アルミニウム、金、パラジウム、プラチナ、ニッケル、タンタル、モリブデン、タングステン、チタンのいずれかの金属、或いは該金属のシリサイド合金のいずれかから構成されていることを特徴とする
【００１９】
本発明の第１１の態様は、前記第１乃至１０の態様に係る縦型電界効果トランジスタにおいて、前記第１、第２の一導電型III族窒化物半導体層はｐ型、ｎ型の一方の導電型のIII族窒化物半導体層であり、前記反対導電型III族窒化物半導体層は前記ｐ型、前記ｎ型のうちの他方の導電型のIII族窒化物半導体層であることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、第１の一導電型III族窒化物半導体層、反対導電型III族窒化物半導体層と、第２の一導電型III族窒化物半導体層とを有し、反対導電型III族窒化物半導体層の少なくとも前記メサ部の側方に間隔をおいて形成されたゲート電極と、第２の一導電型III族窒化物半導体層の上にオーミック接触する第１の電極と、第１の一導電型III族窒化物半導体層の下にオーミック接触により形成された第２の電極とを備えている。この場合、第１の一導電型III族窒化物半導体層として例えばＩｎＧａＮのようなＡｌを含まない材料を使用する。
【００２１】
従って、一貫した結晶成長を行うことによって、第１、第２の電極の接触抵抗を低減し、かつゲート電極と反対導電型III族窒化物半導体層の間に間隙又はゲート絶縁膜を配置することによってノーマリオフモードを達成することができる。
【００２２】
また、第１の電極から第２の電極の間を流れるドリフト領域を１〜３μｍ程度にすることによって反対導電型III族窒化物半導体層と、第２の一導電型III族窒化物半導体層の空乏層を容易に伸ばすことができ、これにより耐圧を増加させることができる。
【発明を実施するための最良の形態】
【００２３】
以下に本発明の実施の形態を図面に基づいて詳細に説明する。
（第１の実施の形態）
図１〜図３は、本発明の第１実施形態に係るIII族窒化物半導体を用いた電界効果トランジスタの製造工程を示す断面図である。
【００２４】
まず、図１（ａ）に示すように、リンが例えば１×１０18ｃｍ-3でドープされたｎ型のシリコン（Ｓｉ）基板１上に、有機金属気相成長（ＭＯＣＶＤ）法により、ｎ型（ｎ−）ＩｎＧａＮ系バッファ層２を厚さ２０ｎｍ、ｎ−ＧａＮ層３を厚さ５μｍ、ｐ型（ｐ−）ＧａＮ層４を厚さ５００ｎｍ、ｎ−ＩｎＧａＮ層５を厚さ３００ｎｍに順にエピタキシャル成長する。ｎ−ＩｎＧａＮ層５は、ＩｎｘＧａ１−ｘＮ（０≦ｘ≦１）層とすれば、Ｉｎ組成を示すｘは、相分離を起こさない０．２以下であることが好ましい。
【００２５】
インジウム（Ｉｎ）のガスソースとしてはトリメチルインジウム（ＴＭＩ）を用い、ガリウム（Ｇａ）のガスソースとしてはトロメチルガリウム（ＴＭＧ）を用い、また、窒素（Ｎ）のガスソースとしては、アンモニア（ＮＨ3）を使用する。
【００２６】
ｎ−ＩｎＧａＮ系バッファ層２、ｎ−ＧａＮ層３、ｎ−ＩｎＧａＮ層５内には、成長時にｎ型のドーパントとしてＳｉが導入され、そのソースガスとしてはシラン（ＳｉＨ4）が使用される。また、ｐ−ＧａＮ層４内には、成長時にｐ型のドーパントとしてマグネシウム（Ｍｇ）が導入され、そのソースガスとしてシクロペンタジエニルマグネシウム（Ｃｐ2Ｍｇ）が用いられる。
【００２７】
Ｓｉドーパント濃度については、ｎ−ＩｎＧａＮ系バッファ層２内とｎ−ＩｎＧａＮ層５内では１×１０18ｃｍ-3〜５×１０20ｃｍ-3とし、また、ｎ−ＧａＮ層３内では１×１０16ｃｍ-3〜１×１０18ｃｍ-3とする。さらに、Ｍｇドーパント濃度については、ｐ−ＧａＮ層４内で５×１０15ｃｍ-3〜５×１０17ｃｍ-3とする。
【００２８】
なお、ＭＯＣＶＤ法に代えて、ハライド気相エピタキシ（ＨＶＰＥ）法、分子線エピタキシー（ＭＢＥ）法等を用いても良い。
次に、図１（ｂ）に示すように、幅が１０μｍ以下のマスク７をｎ−ＩｎＧａＮ層５上に形成する。マスク７として、例えば、露光、現像によりパターニングされたフォトレジストが使用され、その平面形状は、例えば丸、四角等である。
【００２９】
続いて、マスク７に覆われない領域のｎ−ＩｎＧａＮ層５をエッチングし、さらに、ｐ−ＧａＮ層４の途中までをエッチングした後に、マスク７をアセトンにより除去すると、図１（ｃ）に示すようなメサ部６が形成される。
【００３０】
エッチングの際には、誘導結合方式（ＩＣＰ）エッチング、反応性イオンエッチング（ＲＩＥ）等のドライエッチング装置が使用される。この後に、界面準位低減のために、８００℃〜１０００℃の温度で２０分以上のアニールを行う。
【００３１】
次に、図２（ａ）に示すように、スパッタや高温ＣＶＤによってＳｉＯ2からなるゲート絶縁膜８を形成する。ゲート絶縁膜８の材料として、その他に、窒化シリコン（Ｓｉ3Ｎ4）、酸化マグネシウム（ＭｇＯ）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ2Ｏ3）等を用いてもよい。また、ゲート絶縁膜８の厚さは、閾値制御のために２０ｎｍ以上であって２００ｎｍ以下が好ましい。
【００３２】
続いて、図２（ｂ）に示すように、ゲート絶縁膜８とメサ部６の側面を含む全面に、ポリシリコン膜を減圧（ＬＰ）ＣＶＤ法やスパッタ法により成長する。その後に、オキシ塩化リン（ＰＯＣｌ3）ガスが封入された熱拡散炉を用いて、９００℃、２０分間の条件で、ｎ型ドーパントであるリンをポリシリコン膜内に拡散してこれを導電膜９とする。この場合のポリシリコン膜へのドーピング方法は、その表面へのリンを蒸着した後に熱拡散を行う方法を採用してもよい。
【００３３】
なお、ポリシリコン膜にはホウ素（Ｂ）をドープしてもよいし、導電膜９として、その他に、ポリシリコンゲルマニウム、又は、アルミニウム（Ａｌ）、金（Ａｕ）、パラジウム（Ｐｄ）、プラチナ （Ｐｔ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）あるいはこれらの金属のシリサイド合金を用いても良い。
【００３４】
続いて、導電膜９上にフォトレジスト１０を塗布し、これを露光、現像して、メサ部６周囲の段差のうち低部にあるｐ−ＧａＮ層４の上面上にのみフォトレジスト１０を残す。
【００３５】
続いて、フォトレジスト１０に覆われない領域、即ちメサ部６の側面及び上面の領域にある導電膜９をドライエッチングにより除去すると、図２（ｃ）に示すように、メサ部６周囲の段差のうち低部にあるｐ−ＧａＮ層４の上面上で導電膜９が残されるので、これをゲート電極Ｇとして使用する。
【００３６】
なお、ゲート電極Ｇとメサ部６の側面との間に形成されるギャップは、例えば５０ｎｍ〜１００ｎｍとなるように各条件が設定される。
【００３７】
バッファドフッ酸によりメサ部６の頂面上のゲート絶縁膜８を除去した後に、フォトレジスト１０をアセトンにより除去する。
【００３８】
次に、図３（ａ）に示すように、フォトレジスト（不図示）を塗布し、これを露光、現像することにより、メサ部６の最上面を露出させ且つその側面とその外側のｐ−ＧａＮ層４の上面を被覆するフォトレジストのパターンを形成する。さらに、メサ部６の最上面から露出しているｎ−ＩｎＧａＮ層５上とフォトレジスト上にＴｉ／Ａｌからなるソース電極１１を形成する。
【００３９】
さらに、フォトレジストをアセトンボイルにより除去すると、メサ部６のｎ−ＩｎＧａＮ層５上面の上にソース電極１１が残ることになる。なお、ソース電極１１は、ｎ−ＩｎＧａＮ層５とオーミック接触を実現できる材料であれば、Ｔｉ／Ａｌに限られるものではない。
【００４０】
この後に、図３（ｂ）に示すように、Ｓｉ基板１の下面にＴｉ／Ａｌよりなるドレイン電極１２を形成してもよいし、Ｓｉ基板１をドレイン電極としてもよい。ドレイン電極１２は、Ｓｉ基板１又はｎ−ＧａＮ層３とオーミック接触を実現できる材料であれば、Ｔｉ／Ａｌに限られるものではない。
【００４１】
以上により、縦型であってノーマリオフ型のパワー電界効果トランジスタが製造される。
【００４２】
その電界効果トランジスタは、ソース電極１１とドレイン電極１２の間に電圧を印可して電位差を生じさせた状態で、ゲート電極Ｇに所定の電圧を印可すると、ゲート電極Ｇから生じた電界によってメサ部６のｐ−ＧａＮ層４の外周部とその周囲のｐＧａＮ層４内には図３（ｃ）に示すように、反転層４ａが形成され、その反転層４ａを介してＳｉ基板１からｎ−ＩｎＧａＮ層５に向けて電流が流れる。
【００４３】
一方、ゲート電極Ｇへの電圧の印可を０Ｖにすると、反転層４ａは無くなるので、ｎ−ＩｎＧａＮ層５からＳｉ基板１に向けて電流は流れなくなる。
【００４４】
また、電界効果トランジスタでは、ｎ−ＩｎＧａＮ層５では、成長時のドーパントの導入によりｎ型化されているので、半導体層への照射損傷は生じることがなく、オン抵抗が下がって耐圧が向上する。
【００４５】
さらに、ソース電極１１からドレイン電極１２を流れるドリフト領域、即ちｎ−ＧａＮ層３の厚さを１〜３μｍ程度とすれば、ｎ−ＩｎＧａＮ層５とｐ−ＧａＮ層４の空乏層を容易に伸ばすことができ、この結果、耐圧が増加する。
【００４６】
（第２の実施の形態）
図４は、本発明の第２実施形態に係るIII族窒化物半導体を用いた電界効果トランジスタの製造工程を示す断面図である。なお、図４のうち図１〜３と同一符号は同一要素を示している。
【００４７】
まず、第１実施形態の図１（ａ）に示したように、ｎ型のＳｉ基板１上に、ｎ−ＩｎＧａＮ系バッファ層２、ｎ−ＧａＮ層３、ｐ−ＧａＮ層４、ｎ−ＩｎＧａＮ層５を順にエピタキシャル成長する。
【００４８】
次に、幅が１０μｍ以下のマスク（不図示）をｎ−ＩｎＧａＮ層５上に形成する。マスクとして、第１実施形態と同様に、パターニングされたフォトレジストが使用される。
【００４９】
続いて、マスクに覆われない領域のｎ−ＩｎＧａＮ層５、ｐ−ＧａＮ層４をエッチングし、さらに、ｎ−ＧａＮ層３を浅くエッチングしてメサ部１６を形成した後に、マスクをアセトンにより除去する。
【００５０】
次に、図４（ａ）に示すように、メサ部１６の上面及び側面と、その周囲のｎ−ＧａＮ層３の上面に、ＣＶＤ法によりＳｉＯ2よりなるゲート絶縁膜８を形成する。続いて、第１実施形態に示した材料からなる導電膜９を形成する。
【００５１】
次に、Ｓｉ基板１の垂直方向の異方性を有するエッチング、例えばスパッタエッチングにより導電膜９をエッチングしてメサ部１６の上面上のゲート絶縁幕８が露出するまで行うと、導電膜９は、メサ部１６の側壁、特にｐ−ＧａＮ層４の側方部に選択的に残され、これをゲート電極Ｇとして使用する。
【００５２】
続いて、図４（ｂ）に示すように、ゲート電極Ｇをマスクにしてゲート絶縁膜８をバッファドフッ酸により除去すると、ゲート電極Ｇとメサ部１６及びｎ−ＧａＮ層３との間にのみゲート絶縁膜８が存在することになる。
【００５３】
この後に、第１実施形態と同様な方法により、ｎ−ＩｎＧａＮ層５の上面にソース電極１１を形成し、Ｓｉ基板１の下面にドレイン電極１２を形成する。
【００５４】
これによりメサ部１６のｐ−ＧａＮ層４の側面にゲート絶縁膜８を介してゲート電極Ｇが形成される。
【００５５】
以上のような工程で形成された縦型且つノーマリオフ型のパワー電界効果トランジスタにおいても、第１実施形態と同様に、ゲート電極Ｇへの電圧印可により、ｐ−ＧａＮ層４の側部に反転層が形成されてソース電極１１とドレイン電極１２の間のＳｉ基板１からｎ−ＩｎＧａＮ層５まで反転層を通してキャリアが流れることになる。
【００５６】
そして、電界効果トランジスタのｎ−ＩｎＧａＮ層５では、成長時のドーパントの導入によりｎ型化されているので、半導体層への照射損傷は生じなく、オン抵抗が下がって耐圧が向上する。
【００５７】
さらに、ソース電極１１からドレイン電極１２を流れるドリフト領域、即ちｎ−ＧａＮ層３の厚さを１〜３μｍ程度とすることにより、ｎ−ＩｎＧａＮ層５とｐ−ＧａＮ層４の空乏層を容易に伸ばすことができ、この結果、耐圧が増加する。
【００５８】
なお、上記した２つの実施形態では、基板としてシリコン基板を使用したが、その他に、炭化シリコン（ＳｉＣ）基板、ホウ化ジルコニア（ＺｒＢ2）基板、酸化スカンジウムアルミニウムマグネシウム（ＳＣＡＭ）基板、窒化ガリウム（ＧａＮ）基板のいずれかを採用してもよい。いずれの基板でも導電性を有する場合には、基板とその下の電極はオーミック接触させる。
【００５９】
また、III族窒化物半導体用のｎ型ドーパントとしては、Ｓｉの他に、セレン（Ｓｅ）、硫黄（Ｓ）、テルル（Ｔｅ）のいずれを選択しても良い。さらに、III族窒化物半導体用のｐ型ドーパントとしては、Ｍｇの他に、ベリリウム（Ｂｅ）、亜鉛（Ｚｎ）、炭素（Ｃ）のいずれを選択してもよい。
【図面の簡単な説明】
【００６０】
【図１】図１は、本発明の第１実施形態に係るIII族窒化物半導体の電界効果トランジスタの製造工程を示す断面図（その１）である。
【図２】図２は、本発明の第１実施形態に係るIII族窒化物半導体の電界効果トランジスタの製造工程を示す断面図（その２）である。
【図３】図３は、本発明の第１実施形態に係るIII族窒化物半導体の電界効果トランジスタの製造工程を示す断面図（その３）である。
【図４】図４は、本発明の第２実施形態に係るIII族窒化物半導体の電界効果トランジスタの製造工程を示す断面図である。
【符号の説明】
【００６１】
１：Ｓｉ基板
２：バッファ層
３：ｎ−ＧａＮ層
４：ｐ−ＧａＮ層
５：ｎ−ＩｎＧａＮ層
６，１６：メサ部
７：マスク
８：ゲート絶縁膜
９：導電膜
１０：フォトレジスト
１１：ドレイン電極
１２：ソース電極
Ｇ：ゲート電極
【図１】
2008153371.tif 000003
【図２】
2008153371.tif 000004
【図３】
2008153371.tif 000005
【図４】
2008153371.tif 000006