(57)【要約】【課題】従来とは異なる手法でＰＬＬの引き込み時間を短縮する。【解決手段】ＰＬＬ回路３０は、制御電圧に応じたクロック信号を出力する電圧制御発信回路３２と、入力波を二乗して、二乗された入力波を生成する二乗演算回路３６と、クロック信号が基準位相となるタイミングで変化するタイミング信号を生成するタイミング信号生成回路３８と、タイミング信号が変化するタイミングで、二乗された入力波から基準値を減算して得られる差分を、入力波およびクロック信号の位相差信号として出力する位相比較回路４０と、位相比較回路により出力された位相差信号に基づいて、入力波およびクロック信号の位相差を減少させる制御電圧を生成し、当該制御電圧を電圧制御発振回路に供給するループ補償回路４２と、を備える。【選択図】図２
2008152862.tif 000002
【特許請求の範囲】
【請求項１】
位相変調された一定周期の入力波に位相同期したクロック信号を生成するＰＬＬ回路であって、
制御電圧に応じたクロック信号を出力する電圧制御発信回路と、
前記入力波を二乗して、二乗された入力波を生成する二乗演算回路と、
前記クロック信号が基準位相となるタイミングで変化するタイミング信号を生成するタイミング信号生成回路と、
前記タイミング信号が変化するタイミングで、前記二乗された入力波から基準値を減算して得られる差分を、前記入力波および前記クロック信号の位相差信号として出力する位相比較回路と、
前記位相比較回路により出力された位相差信号に基づいて、前記入力波および前記クロック信号の位相差を減少させる制御電圧を生成し、当該制御電圧を前記電圧制御発振回路に供給するループ補償回路と、
を有するＰＬＬ回路を備えたことを特徴とするディスク再生装置。
【請求項２】
前記基準値は、前記二乗された入力波の中間値であることを特徴とする請求項１に記載のディスク再生装置。
【請求項３】
前記タイミング信号生成回路は、前記クロック信号の複数倍の周波数のクロック信号を利用して、前記クロック信号が前記基準位相となるタイミングで変化するタイミング信号を生成することを特徴とする請求項１に記載のディスク再生装置。
【請求項４】
前記タイミング信号生成回路は、前記タイミング信号として、前記クロック信号の２倍の周波数のタイミング信号を生成することを特徴とする請求項１に記載のディスク再生装置。
【請求項５】
前記入力波は、ディスク状記憶媒体に形成されたウォブルグルーブが検出されたウォブル入力波であることを特徴とする請求項１〜４のいずれか１項に記載のディスク再生装置。
【請求項６】
位相変調された一定周期の入力波に位相同期したクロック信号を生成するＰＬＬ回路であって、
制御電圧に応じたクロック信号を出力する電圧制御発信回路と、
前記入力波を二乗して、二乗された入力波を生成する二乗演算回路と、
前記クロック信号が基準位相となるタイミングで変化するタイミング信号を生成するタイミング信号生成回路と、
前記タイミング信号が変化するタイミングで、前記二乗された入力波から基準値を減算して得られる差分を、前記入力波および前記クロック信号の位相差信号として出力する位相比較回路と、
前記位相比較回路により出力された位相差信号に基づいて、前記入力波および前記クロック信号の位相差を減少させる制御電圧を生成し、当該制御電圧を前記電圧制御発振回路に供給するループ補償回路と、
を備えたことを特徴とするＰＬＬ回路。
【請求項７】
制御電圧に応じたクロック信号を出力する電圧制御発振回路の当該クロック信号を、位相変調された一定周期の入力波に位相同期させるクロック同期方法であって、
前記入力波を二乗して、二乗された入力波を生成する二乗演算ステップと、
前記クロック信号が基準位相となるタイミングで変化するタイミング信号を生成するタイミング信号生成ステップと、
前記タイミング信号が変化するタイミングで、前記二乗された入力波から基準値を減算して得られる差分を、前記入力波および前記クロック信号の位相差信号とする位相比較ステップと、
前記位相差信号に基づいて、前記入力波および前記クロック信号の位相差を減少させる制御電圧を生成し、当該制御電圧を前記電圧制御発振回路に供給するループ補償ステップと、
を含むクロック同期方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスク再生装置、ＰＬＬ回路、およびクロック同期方法に関する。
【背景技術】
【０００２】
従来文献（特許文献１）には、受信信号を標本化するタイミング位相を制御するタイミング位相制御装置が示されている。このタイミング位相制御装置では、受信信号を二乗した二乗値を演算し、二乗値が極大となるタイミングで位相ずれの演算等を行うことにより、タイミング位相の引き込みを速くしている。
【特許文献１】特公昭６３‐６２９３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記文献に示されるように、従来より位相引き込み時間を短縮化するための技術が検討されているが、依然として位相引き込み時間を短縮化する要望がある。
【０００４】
本発明は、上記の課題を解決するためになされたもので、従来とは異なる手法でＰＬＬの引き込み時間を短縮することが可能なディスク再生装置、ＰＬＬ回路、およびクロック同期方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上述した目的を達成するために、本発明のディスク再生装置は、位相変調された一定周期の入力波に位相同期したクロック信号を生成するＰＬＬ回路であって、制御電圧に応じたクロック信号を出力する電圧制御発信回路と、入力波を二乗して、二乗された入力波を生成する二乗演算回路と、クロック信号が基準位相となるタイミングで変化するタイミング信号を生成するタイミング信号生成回路と、タイミング信号が変化するタイミングで、二乗された入力波から基準値を減算して得られる差分を、入力波およびクロック信号の位相差信号として出力する位相比較回路と、位相比較回路により出力された位相差信号に基づいて、入力波およびクロック信号の位相差を減少させる制御電圧を生成し、当該制御電圧を電圧制御発振回路に供給するループ補償回路と、を有するＰＬＬ回路を備えたことを特徴とする。
【０００６】
また、本発明のＰＬＬ回路は、位相変調された一定周期の入力波に位相同期したクロック信号を生成するＰＬＬ回路であって、制御電圧に応じたクロック信号を出力する電圧制御発信回路と、入力波を二乗して、二乗された入力波を生成する二乗演算回路と、クロック信号が基準位相となるタイミングで変化するタイミング信号を生成するタイミング信号生成回路と、タイミング信号が変化するタイミングで、二乗された入力波から基準値を減算して得られる差分を、入力波およびクロック信号の位相差信号として出力する位相比較回路と、位相比較回路により出力された位相差信号に基づいて、入力波およびクロック信号の位相差を減少させる制御電圧を生成し、当該制御電圧を電圧制御発振回路に供給するループ補償回路と、を備えたことを特徴とする。
【０００７】
また、本発明のクロック同期方法は、制御電圧に応じたクロック信号を出力する電圧制御発振回路の当該クロック信号を、位相変調された一定周期の入力波に位相同期させるクロック同期方法であって、入力波を二乗して、二乗された入力波を生成する二乗演算ステップと、クロック信号が基準位相となるタイミングで変化するタイミング信号を生成するタイミング信号生成ステップと、タイミング信号が変化するタイミングで、二乗された入力波から基準値を減算して得られる差分を、入力波およびクロック信号の位相差信号とする位相比較ステップと、位相差信号に基づいて、入力波およびクロック信号の位相差を減少させる制御電圧を生成し、当該制御電圧を電圧制御発振回路に供給するループ補償ステップと、を含む。
【発明の効果】
【０００８】
本発明によれば、ＰＬＬの引き込み時間を短縮することが可能なディスク再生装置、ＰＬＬ回路、およびクロック同期方法を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１０】
図１は、本発明の実施形態に係るディスク再生装置１を示すブロック図である。ディスク再生装置１は、ディスク状の記憶媒体である光ディスクＤを着脱可能に構成されており、光ディスクＤにデータを書き込む機能と、光ディスクＤからデータを読み出す機能とを備えている。
【００１１】
ここで、光ディスクＤとは、ＨＤ‐ＤＶＤ（High Definition Digital Versatile Disc）、ＤＶＤ‐ＲＡＭ（DVD Random Access Memory）、ＤＶＤ‐Ｒ（DVD Recordable）、ＤＶＤ‐ＲＷ（DVD ReWritable）、ＣＤ（Compact Disc）等の規格で用いられるディスク状の記憶媒体である。
【００１２】
ディスク再生装置１は、光学ヘッドＰＵＨと、プリアンプ１０と、ＲＦ回路１２と、データ処理部１４と、制御部２０と、モータ駆動制御部２２と、光スポット位置制御部２４と、光ヘッド位置制御部２６と、モータＭと、送り機構Ｒと、ウォブルＰＬＬ（Phase Locked Loop）回路３０を備えている。
【００１３】
光ディスクＤへのデータの書き込み時には、データ処理部１４は、記録データに誤り検出符号（ＥＤＣ）や誤り訂正符号（ＥＣＣ）などを付加してから、記録データをラン長制限符号などの予め定めた規則に従い変調データに変換し、得られた変調データに応じたパルス幅の記録パルス信号を生成して出力する。光学ヘッドＰＵＨは、記録パルス信号を取り込み、記録データに対応する適切なレーザ光を光ディスクＤに照射する。光学ヘッドＰＵＨから適切なレーザ光が光ディスクＤに照射されることで、光ディスクＤへのデータの記録が行われる。
【００１４】
光ディスクＤからのデータの読み出し時には、光学ヘッドＰＵＨから適切なレーザ光が光ディスクＤに照射されることで、光ディスクＤからのデータの再生が行われる。光学ヘッドＰＵＨは適切な電力のレーザ光を照射し、光ディスクＤからの反射光を検出することで、データ情報を含む和信号Ｓ１とアドレス情報を含む差信号Ｓ２との２種類の信号を出力する。すなわち、光学ヘッドＰＵＨは、光ディスクＤに記録されたデータを読み出して、再生信号を生成する再生信号生成部である。
【００１５】
和信号Ｓ１および差信号Ｓ２について説明する。光ディスクＤにおける記録トラックには、半径方向に僅かに蛇行(ウォブリング)したウォブルグルーブが形成されている。この反射光が光学ヘッドＰＵＨのセンサーで検出される。光センサーは、半径方向に二つに分割されている。和信号Ｓ１は、外周側の光センサーの検出値と内周側の光センサーの検出値を足して得られる信号であり、ビームスポット中のトラック幅に応じた信号レベルとなるので光ディスクＤの結晶状態に応じた信号となっている。一方、差信号Ｓ２は、外周側の光センサーの検出値から内周側の光センサーの検出値を引いて得られる信号であり、トラックの蛇行 (ウォブリング)に応じたウォブル信号となっている。
【００１６】
光学ヘッドＰＵＨからの和信号Ｓ１は、プリアンプ１０により増幅されてからＲＦ回路１２を経由してデータ処理部１４に入力される。データ処理部１４は、光ディスクＤから読み出されたデータに復調処理や誤り訂正処理などを施して元のデータを再生し、再生されたデータを外部装置に出力する。
【００１７】
制御部２０は、データ記録時またはデータ再生時に、モータ駆動制御部２２、光スポット位置制御部２４および光ヘッド位置制御部２６の各々に指令信号を出力する。モータ駆動制御部２２は、スピンドルモータＭを駆動制御して、光ディスクＤを安定に回転させる。光スポット位置制御部２４は、フォーカシングやトラッキングなどの光スポット位置制御を行って、光ディスクＤの回転に伴う光ディスクＤの偏心や面振れに対処している。光ヘッド位置制御部２６は、送り機構Ｒを制御して、光学ヘッドＰＵＨを記録または再生したいトラックの近傍まで移動させる。
【００１８】
ウォブルＰＬＬ回路３０は、光学ヘッドＰＵＨからの差信号であるウォブル信号Ｓ２を取り込み、ウォブル信号Ｓ２に応じたウォブルクロック信号を生成して、ウォブルクロック信号ＷＰＬＬをデータ処理部１４や制御部２０などに出力する。光ディスクＤにデータが未記録の場合でも、ウォブルクロック信号により、光ディスクＤのアドレスを判別することが可能となっている。データ処理部１４や制御部２０などは、ウォブルクロック信号をカウントして光ディスクＤのアドレスを判別し、制御に利用する。
【００１９】
次に、図２を参照して、ウォブルＰＬＬ回路３０についてより詳しく説明する。図２は、ウォブルＰＬＬ回路３０の回路構成を示すブロック図である。
【００２０】
ウォブルＰＬＬ回路３０は、位相変調された一定周期のウォブル信号（以下、ウォブル入力波と呼ぶ）に位相同期したウォブルクロック信号を生成するための回路である。ウォブルＰＬＬ回路３０は、アナログデジタル（Analog to Digital：Ａ／Ｄ）変換回路３４と、二乗演算回路３６と、位相比較回路４０と、ループ補償回路４２と、電圧制御発振回路（Voltage Controlled Oscillator：ＶＣＯ）３２と、タイミング信号生成回路３８と、を備えている。
【００２１】
ＶＣＯ３２は、一定周期のクロック信号を出力する回路であり、外部から供給される制御電圧に応じてその発振周波数および位相を調節可能に構成されている。ＶＣＯ３２は、ループ補償回路４２から制御電圧を取り込んで、制御電圧に応じて発振周波数および位相が調節されたウォブルクロック信号ＷＰＬＬを出力する。なお、ＶＣＯ３２は、ウォブルクロック信号ＷＰＬＬとは異なる周波数のクロック信号を生成することが可能であり、タイミング信号生成回路３８にはウォブルクロック信号ＷＰＬＬの８倍の周波数のクロック信号を供給し、Ａ／Ｄ変換回路３４にはさらに高い倍率の周波数のクロック信号を供給する。
【００２２】
Ａ／Ｄ変換回路３４は、ＶＣＯ３２からのクロック信号に応じてアナログ信号をデジタル信号に変換可能な回路であり、外部から入力されるアナログ信号のウォブル入力波を、デジタル信号のウォブル入力波に変換する。図３（ａ）は、デジタル信号のウォブル入力波の一例である。ＶＣＯ３２からＡ／Ｄ変換回路３４に入力されるクロック信号は高周波数であるため、アナログ信号のウォブル入力波は殆どそのままデジタル信号のウォブル入力波に変換される。なお、図３（ａ）において、ウォブル入力波は位相変調されており、その位相が途中で反転している。
【００２３】
二乗演算回路３６は、Ａ／Ｄ変換回路３４からデジタル信号のウォブル入力波を取り込んで、ウォブル入力波の二乗を演算し、二乗されたウォブル入力波を位相比較回路４０に出力する。以下の説明では、二乗されたウォブル入力波を、ウォブル二乗波と呼ぶ。図３（ｂ）は、ウォブル二乗波の一例である。ウォブル二乗波は、ウォブル入力波が二乗された波形であるため、位相変調による波形の乱れが解消されており、後段での信号処理に適した波形となっている。
【００２４】
タイミング信号生成回路３８は、位相比較回路４０に位相比較タイミング信号を供給する回路である。タイミング信号生成回路３８は、ＶＣＯ３２からウォブルクロック信号の８倍の周波数のクロック信号（以下、８倍クロック信号と呼ぶ）を取り込む。そして、タイミング信号生成回路３８は、この８倍クロック信号に基づいて、図４に示されるように位相比較タイミング信号を生成する。図４（ａ）はウォブルクロック信号であり、図４（ｂ）は８倍クロック信号であり、図４（ｃ）は位相比較タイミング信号である。
【００２５】
タイミング信号生成回路３８は、ウォブルクロック信号がオフからオンに変化したタイミングから数えて、８倍クロック信号が２番目にオフからオンに変化したタイミングに、位相比較タイミング信号をオフからオンに変化させて、８倍クロック信号が４番目にオフからオンに変化したタイミングに、位相比較タイミング信号をオンからオフに変化させる。また、タイミング信号生成回路３８は、ウォブルクロック信号がオフからオンに変化したタイミングから数えて、８倍クロック信号が６番目にオフからオンに変化したタイミングに、位相比較タイミング信号をオフからオンに変化させて、８倍クロック信号が８番目にオフからオンに変化したタイミングに、位相比較タイミング信号をオンからオフに変化させる。
【００２６】
言い換えれば、位相比較タイミング信号は、ウォブルクロック信号が４５°の位相となった時にオフからオンに変化してから、ウォブルクロック信号が１３５°の位相となった時にオンからオフに変化する。また、位相比較タイミング信号は、ウォブルクロック信号が２２５°の位相となった時にオフからオンに変化してから、ウォブルクロック信号が３１５°の位相となった時にオンからオフに変化する。なお、ウォブルクロック信号とウォブル入力波はほぼ同位相であるため、位相比較タイミング信号は、ウォブル入力波が４５°の位相となった時にオフからオンに変化し、ウォブル入力波が２２５°の位相となった時にオフからオンに変化する。
【００２７】
なお、後述する説明から理解できるように、タイミング信号生成回路３８により生成される位相比較タイミング信号は、ウォブルクロック信号およびウォブル入力波の位相が予め設定された基準位相（本実施形態では４５°、２２５°）となるタイミングであって、ウォブル入力波が予め設定された基準値（本実施形態ではウォブル入力波の中間値）となるタイミングを知らせる信号であればよい。ここで、基準位相と基準値とは、互いに対応するものとなっている。
【００２８】
なお、位相比較タイミング信号は、ウォブルクロック信号の２倍の周波数のクロック信号であり、ウォブル二乗波と周波数が近似する。このため、位相比較タイミング信号は、ウォブル二乗波に対してタイミングが取りやすくなっており、位相比較回路４０における処理が容易となっている。
【００２９】
位相比較回路４０は、ウォブルクロック信号およびウォブル入力波の位相差を示す位相差信号を出力する回路である。位相比較回路４０は、ウォブル二乗波を取り込んで、例えば、ウォブル二乗波の平均値を演算したり、ウォブル二乗波の最大値と最小値の中心値を演算するといった簡易な処理で、ウォブル二乗波の中間値（基準値）を演算する（図５参照）。そして、位相比較回路４０は、タイミング信号生成回路３８からの位相比較タイミング信号がオフからオンに変化するタイミングで、二乗演算回路３６により生成されたウォブル二乗波から中間値を減算して、ウォブル二乗波と中間値の差分を演算する。
【００３０】
前述したように、位相比較タイミング信号は、ウォブル入力波が４５°および２２５°の位相となった時にオフからオンに変化する信号である。ウォブル入力波が４５°および２２５°の位相（基準位相）であるときにはウォブル二乗波は中間値となるため、ウォブル二乗波と中間値の差分は、ウォブル入力波に対してウォブルクロック信号の位相同期がとれている場合には、ゼロとなるはずである。但し、ウォブル入力波に対してウォブルクロック信号の位相遅れが生じている場合にはその位相ずれ量に応じた大きさの正値となり、ウォブル入力波に対してウォブルクロック信号の位相進みが生じている場合にはその位相ずれ量に応じた大きさの負値となる。
【００３１】
そして、位相比較回路４０は、ウォブル二乗波と中間値の差分を、ウォブルクロック信号およびウォブル入力波の位相差を示す位相差信号として、ループ補償回路４２に供給する。なお、ウォブル二乗波から減算される上記基準値は、処理を簡易化する観点からはウォブル二乗波の中間値であることが好ましいが、ウォブル二乗波の最大値および最小値以外であれば他の値であってもよい。また、これに応じて、上記基準位相は、４５°、２２５°であるなら８倍クロック信号から位相比較タイミング信号を簡易に生成でき好ましいが、他の位相であってもよい。
【００３２】
ループ補償回路４２は、位相比較回路４０から出力された位相差信号を取り込んで、この位相差信号に基づいて、ウォブルクロック信号の発振周波数および位相を調節するためのＶＣＯ制御電圧を生成する。ここで、ＶＣＯ制御電圧は、ウォブル入力波とウォブルクロック信号との位相差を減少させるようにウォブルクロック信号の位相を調節する制御値である。ループ補償回路４２は、ＶＣＯ制御電圧をＶＣＯ３２に供給する。ＶＣＯ３２は、このＶＣＯ制御電圧に応じて発振周波数を調節して、ウォブル入力波とウォブルクロック信号との位相差を減少させる。
【００３３】
図５を参照して、ＶＣＯ３２のウォブルクロック信号の位相がウォブル入力波の位相に対して遅れている状況について説明する。図５では、位相比較タイミング信号がオフからオンに変化したタイミングには、ウォブル二乗波から中間値を減算した差分は、ウォブルクロック信号の位相遅れに応じた正値となる。よって、位相比較回路４０は、この正値を位相差信号としてループ補償回路４２に出力する。ループ補償回路４２は、ＶＣＯ３２の発振周波数を上げるＶＣＯ制御電圧を生成し、ウォブルクロック信号の位相を矢印Ａ１方向に進ませて、ウォブルクロック信号の位相をウォブル入力波の位相に近づける。
【００３４】
図６を参照して、ＶＣＯ３２のウォブルクロック信号の位相がウォブル入力波の位相に対して進んでいる状況について説明する。図６では、位相比較タイミング信号がオフからオンに変化したタイミングには、ウォブル二乗波から中間値を減算した差分は、ウォブルクロック信号の位相進みに応じた負値となる。よって、位相比較回路４０は、この負値を位相差信号としてループ補償回路４２に出力する。ループ補償回路４２は、ＶＣＯ３２の発振周波数を下げるＶＣＯ制御電圧を生成し、ウォブルクロック信号の位相を矢印Ａ２方向に遅らせて、ウォブルクロック信号の位相をウォブル入力波の位相に近づける。
【００３５】
図７を参照して、ＶＣＯ３２のウォブルクロック信号の位相がウォブル入力波の位相に同期している状況について説明する。上述したように、ＶＣＯ３２のウォブルクロック信号の位相がウォブル入力波の位相に対して遅れている場合には、ウォブルクロック信号の位相を進ませることにより、ウォブルクロック信号の位相をウォブル入力波の位相に同期させる。また、ＶＣＯ３２のウォブルクロック信号の位相がウォブル入力波の位相に対して進んでいる場合には、ウォブルクロック信号の位相を遅らせることにより、ウォブルクロック信号の位相をウォブル入力波の位相に同期させる。
【００３６】
本実施形態のウォブルＰＬＬ回路３０によれば、ＶＣＯ３２のウォブルクロック信号をウォブル入力波に同期させることができる。特に、本実施形態のウォブルＰＬＬ回路３０によれば、ウォブルクロック信号をウォブル入力波に同期させる処理が簡易であるため、ウォブルＰＬＬ回路３０を位相ロック状態に早期に移行させることができ、ウォブルＰＬＬ回路３０の同期引き込み時間の短縮化を実現している。また、本実施形態のウォブルＰＬＬ回路３０は、従来よりも回路構成が簡素化されているため、ウォブルクロック信号をウォブル入力波に正確に同期させることができる。
【００３７】
すなわち、ウォブル入力波を二乗したウォブル二乗波を利用して、ウォブルクロック信号とウォブル入力波との位相差を求めているため、ウォブルＰＬＬ回路３０を位相ロック状態に比較的早期に移行させることができる。すなわち、ウォブル二乗波は、位相変調による影響を受けず、乱れのない単調な波形であるため、ウォブルクロック信号とウォブル入力波の位相比較を安定した状態で行うことができる。よって、ウォブルＰＬＬ回路３０を位相ロック状態に比較的早期に移行させることができ、ウォブルＰＬＬ回路３０の同期引き込み時間を短縮することができる。
【００３８】
さらに、上述したように安定したウォブル二乗波から基準値を減算した差分を演算することで、ウォブルクロック信号とウォブル入力波との位相差を簡易に演算することができるため、ウォブルＰＬＬ回路３０を位相ロック状態に早期に移行させて、ウォブルＰＬＬ回路３０の引き込み時間を短縮することができる。また、ウォブルＰＬＬ回路３０において、ウォブルクロック信号とウォブル入力波との位相差を演算する回路が、ウォブル二乗波から基準値を減算するだけの簡易な回路構成であるため、従来の複雑な回路構成のウォブルＰＬＬ回路よりも省電力とすることができる。
【図面の簡単な説明】
【００３９】
【図１】本実施形態のディスク再生装置の回路構成を示すブロック図である。
【図２】本実施形態のウォブルＰＬＬ回路の回路構成を示すブロック図である。
【図３】ウォブル入力波およびウォブル二乗波を示すタイムチャートである。
【図４】ウォブルクロック信号、８倍クロック信号、および位相比較タイミング信号を示すタイムチャートである。
【図５】ＶＣＯのウォブルクロック信号の位相が遅れている状況を示すタイムチャートである。
【図６】ＶＣＯのウォブルクロック信号の位相が進んでいる状況を示すタイムチャートである。
【図７】ＶＣＯのウォブルクロック信号の位相が同期している状況を示すタイムチャートである。
【符号の説明】
【００４０】
１…ディスク再生装置、１０…プリアンプ、１２…ＲＦ回路、１４…データ処理部、２０…制御部、２２…モータ駆動制御部、２４…光スポット位置制御部、２６…光ヘッド位置制御部、３０…ウォブルＰＬＬ回路、３２…ＶＣＯ、３４…Ａ／Ｄ変換回路、３６…二乗演算回路、３８…タイミング信号生成回路、４０…位相比較回路、４２…ループ補償回路、Ｄ…光ディスク、Ｍ…スピンドルモータ、ＰＵＨ…光学ヘッド、Ｒ…送り機構。
【図１】
2008152862.tif 000003
【図２】
2008152862.tif 000004
【図３】
2008152862.tif 000005
【図４】
2008152862.tif 000006
【図５】
2008152862.tif 000007
【図６】
2008152862.tif 000008
【図７】
2008152862.tif 000009