(57)【要約】【課題】維持期間に表示放電の電力を供給するための駆動波形と充放電電流の回収動作の関係を最適に制御して、高い発光効率での駆動を可能とする。【解決手段】ＰＤＰ１０の表示放電を開始し維持するための電力を、維持電圧電源Ｖｓｕｓからスイッチ素子Ｓ５を介して表示電極対に供給する維持回路５１と、表示放電に伴う電流により充放電が行われる回収コンデンサＣ１、回収コンデンサと直列に接続された少なくとも１つのインダクタＬ１、および回収コンデンサによる充放電を制御するためのスイッチ部Ｓ１、Ｓ２、Ｄ１、Ｄ２を有する回収回路５４とを備える。回収回路が回収コンデンサからの放電により表示電極に電力の供給を開始してから、スイッチ素子がオンすることにより維持回路から表示電極に対する放電電力の供給が開始されるまでの時間Ｔ１が、インダクタとプラズマディスプレイパネルの静電容量とで決定される共振時間の６０％以下に制御される。【選択図】図１
2008008980.tif 000002
【特許請求の範囲】
【請求項１】
走査電極および維持電極からなる表示電極対と前記表示電極対と直交するデータ電極とを有するプラズマディスプレイパネルの前記各電極に電圧を印加し、前記表示電極対と前記データ電極により形成された表示セルにおいて表示放電を行わせるように構成され、
前記プラズマディスプレイパネルにおける前記表示放電を開始し維持するための電力を、維持電圧電源からスイッチ素子を介して前記表示電極対に供給する維持回路と、
前記表示放電に伴う電流により充放電が行われる回収コンデンサ、前記回収コンデンサと直列に接続された少なくとも１つのインダクタ、および前記回収コンデンサによる前記充放電を制御するためのスイッチ部を有する回収回路とを備えたプラズマディスプレイパネル駆動回路において、
前記回収回路が前記回収コンデンサの放電により前記表示電極に電力の供給を開始してから、前記スイッチ素子がオンすることにより前記維持回路から前記表示電極に対する放電のための電力の供給が開始されるまでの時間が、前記インダクタと前記プラズマディスプレイパネルの静電容量とで決定される共振時間の６０％以下に制御されることを特徴とするプラズマディスプレイパネル駆動回路。
【請求項２】
前記回収回路が前記回収コンデンサからの放電により前記表示電極に電力の供給を開始してから前記維持回路の前記スイッチ素子がオンとなって前記表示電極に対する放電電力の供給が開始するまでの時間が、前記インダクタと前記プラズマディスプレイパネルの静電容量とで決定される共振時間の１５％以上である請求項１に記載のプラズマディスプレイパネル駆動回路。
【請求項３】
前記回収コンデンサは、
前記表示電極から電力を回収するための第一の回収コンデンサと、
前記表示電極に電力を供給するための第二の回収コンデンサとを含む請求項１または２に記載のプラズマディスプレイパネル駆動回路。
【請求項４】
前記第一の回収コンデンサの電圧値は、前記表示電極に放電電力を供給するための電圧値の３０％以上８０％以下の範囲になるように設定された請求項３に記載のプラズマディスプレイパネル駆動回路。
【請求項５】
前記第二の回収コンデンサの電圧値は、前記表示電極に放電電力を供給するための電圧値の５％以上４０％以下の範囲になるように設定された請求項３に記載のプラズマディスプレイパネル駆動回路。
【請求項６】
前記第一の回収コンデンサに回収された余剰の電荷は、昇圧コンバータを介して前記維持電圧電源に回生される請求項３〜５のいずれか１項に記載のプラズマディスプレイパネル駆動回路。
【請求項７】
前記第一の回収コンデンサに回収された余剰の電荷は、レギュレータで安定化される請求項３〜５のいずれか１項に記載のプラズマディスプレイパネル駆動回路。
【請求項８】
前記第一の回収コンデンサから前記第二の回収コンデンサに電荷を供給するための回路を有する請求項３〜５のいずれか１項に記載のプラズマディスプレイパネル駆動回路。
【請求項９】
前記第二の回収コンデンサに対して、前記維持電圧電源から電荷が供給される請求項３〜８のいずれか１項に記載のプラズマディスプレイパネル駆動回路。
【請求項１０】
前記第二の回収コンデンサに対して、アドレス電圧電源から電荷が供給される請求項３〜８のいずれか１項に記載のプラズマディスプレイパネル駆動回路。
【請求項１１】
走査電極と維持電極とからなる表示電極対と前記表示電極対と直交するデータ電極を有し、前記表示電極対と前記データ電極の各交差部に表示セルが形成されたプラズマディスプレイパネルと、
前記プラズマディスプレイパネルを駆動するための、請求項１〜１０のいずれか１項に記載のプラズマディスプレイパネル駆動回路とを備えたプラズマディスプレイ装置。
【請求項１２】
前記プラズマディスプレイパネルは、キセノン濃度が１５％以上の放電ガスが充填されている請求項１１に記載のプラズマディスプレイ装置。
【請求項１３】
前記プラズマディスプレイパネルは、最大負荷における放電電流のピーク値が１００アンペア以上である請求項１１または１２に記載のプラズマディスプレイ装置。
【請求項１４】
前記プラズマディスプレイパネルは、電極幅が２００ミクロン以下である１１〜１３のいずれか１項に記載のプラズマディスプレイ装置。
【請求項１５】
前記プラズマディスプレイパネルは、静電容量が０．００１マイクロファラッド以上１マイクロファラッド以下である請求項１１〜１４のいずれか１項に記載のプラズマディスプレイ装置。
【請求項１６】
前記プラズマディスプレイパネルは、放電ガス圧力が３００Ｔｏｒｒ以上６００Ｔｏｒｒ以下であるガスが充填されている請求項１１〜１５のいずれか１項に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
ＡＣ型として代表的な交流面放電型プラズマディスプレイパネル（以下、「ＰＤＰ」と略記する）は、面放電を行う走査電極および維持電極を配列して形成したガラス基板からなる前面板と、データ電極を配列して形成したガラス基板からなる背面板とを、両電極がマトリックスを組むように、しかも間隙に放電空間を形成するように平行に対向配置し、その外周部をガラスフリット等の封着材によって封着することにより構成されている。そして、前面板と背面板との両基板間には、隔壁によって区画された放電セルが設けられ、この隔壁間のセル空間に蛍光体層が形成された構成である。このような構成のＰＤＰにおいては、ガス放電により紫外線を発生させ、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起して発光させることによりカラー表示を行っている。
【０００３】
図９は、ＰＤＰ１０の構造を示す斜視図である。第１の基板であるガラス製の前面板２０上には、ストライプ状の走査電極２２とストライプ状の維持電極２３とで対をなす表示電極が複数対形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２４が形成され、その誘電体層２４上に保護層２５が形成されている。
【０００４】
第２の基板である背面板３０上には、走査電極２２および維持電極２３と立体交差するように複数のストライプ状のデータ電極３２が形成され、誘電体層３３で覆われている。誘電体層３３上にはデータ電極３２と平行に複数の隔壁３４が配置され、この隔壁３４間の誘電体層３３上に蛍光体層３５が設けられている。また、データ電極３２は隣り合う隔壁３４の間の位置に配置されている。
【０００５】
これら前面板２０と背面板３０とは、走査電極２２および維持電極２３とデータ電極３２とが直交するように、微小な放電空間を挟んで対向配置されるとともに、その外周部をガラスフリット等の封着材によって封着されている。そして放電空間には、例えばネオン（Ｎｅ）とキセノン（Ｘｅ）の混合ガスが放電ガスとして封入されている。放電空間は、隔壁３４によって複数の区画に仕切られており、各区画の蛍光体層３５としては、赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層が順次配置されている。
【０００６】
以上の構成により、走査電極２２および維持電極２３とデータ電極３２とが交差する部分に放電セルが形成され、各色に発光する蛍光体層３５が形成された隣接する３つの放電セルにより１つの画素が構成される。この画素を構成する放電セルが形成された領域が画像表示領域となり、画像表示領域の周囲は、ガラスフリットが形成された領域等のように画像表示が行われない非表示領域となる。
【０００７】
図１０は、ＰＤＰ１０の電極配列図である。行方向にｎ行の走査電極ＳＣ1〜ＳＣn（図９の走査電極２２）とｎ行の維持電極ＳＵ1〜ＳＵn（図９の維持電極２３）とが交互に配列され、列方向にはｍ列のデータ電極Ｄ1〜Ｄm（図９のデータ電極３２）が配列されている。そして、一対の走査電極ＳＣi、維持電極ＳＵi（ｉ＝１〜ｎ）と１つのデータ電極Ｄj（ｊ＝１〜ｍ）とを含む放電セルＣi,jが放電空間内に形成され、放電セルＣの総数は（ｍ×ｎ）個になる。
【０００８】
このような構成のＰＤＰ１０においては、ガス放電により紫外線を発生させ、その紫外線でＲ、Ｇ、Ｂの各色の蛍光体を励起して発光させることによりカラー表示を行っている。また、ＰＤＰ１０は、１フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動されることにより階調表示を行う。各サブフィールドは初期化期間、書込み期間および維持期間からなり、画像データを表示するために、初期化期間、書込み期間および維持期間でそれぞれ異なる信号波形が各電極に印加される。
【０００９】
図１１は、ＰＤＰ１０の各電極に印加される各駆動電圧波形を示す図である。図１１に示すように、各サブフィールドは初期化期間、書込み期間、維持期間を有している。また、それぞれのサブフィールドでは、発光期間の重みを変えるため維持期間における維持パルスの数が異なる以外はほぼ同様の動作が行われ、各サブフィールドにおける動作原理もほぼ同様であるので、ここでは１つのサブフィールドについてのみ動作を説明する。
【００１０】
まず、初期化期間では、例えば、正のパルス電圧を全ての走査電極ＳＣ1〜ＳＣnに印加し、走査電極ＳＣ1〜ＳＣnおよび維持電極ＳＵ1〜ＳＵnを覆う誘電体層２４上の保護層２５および蛍光体層３５上に必要な壁電荷を蓄積する。加えて、放電遅れを小さくして書込み放電を安定して発生させるためのプライミング（放電のための起爆剤＝励起粒子）を発生させるという働きを持つ。
【００１１】
具体的には、初期化期間の前半部では、データ電極Ｄ1〜Ｄm、維持電極ＳＵ1〜ＳＵnをそれぞれ０（Ｖ）に保持し、走査電極ＳＣ1〜ＳＣnには、データ電極Ｄ1〜Ｄmに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極ＳＣ1〜ＳＣnと維持電極ＳＵ1〜ＳＵn、データ電極Ｄ1〜Ｄmとの間でそれぞれ１回目の微弱な初期化放電が起こる。そして、走査電極ＳＣ1〜ＳＣn上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ1〜Ｄm上部および維持電極ＳＵ1〜ＳＵn上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは、電極を覆う誘電体層上に蓄積された壁電荷により生じる電圧を表す。
【００１２】
初期化期間の後半部では、維持電極ＳＵ1〜ＳＵnを正電圧Ｖｅに保ち、走査電極ＳＣ1〜ＳＣnには、維持電極ＳＵ1〜ＳＵnに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極ＳＣ1〜ＳＣnと維持電極ＳＵ1〜ＳＵn、データ電極Ｄ1〜Ｄmとの間でそれぞれ２回目の微弱な初期化放電が起こる。そして、走査電極ＳＣ1〜ＳＣn上部の負の壁電圧および維持電極ＳＵ1〜ＳＵn上部の正の壁電圧が弱められ、データ電極Ｄ1〜Ｄm上部の正の壁電圧は書込み動作に適した値に調整される。以上により初期化動作が終了する（以下、初期化期間に各電極に印加される駆動電圧波形を「初期化波形」と略記する）。
【００１３】
次に、書込み期間では、全ての走査電極ＳＣ1〜ＳＣnに順次負の走査パルスを印加することによって走査を行う。そして、走査電極ＳＣ1〜ＳＣnを走査している間に、表示データにもとづきデータ電極Ｄ1〜Ｄmに正の書込みパルス電圧を印加する。こうして走査電極ＳＣ1〜ＳＣnとデータ電極Ｄ1〜Ｄmとの間に書込み放電が発生し、走査電極ＳＣ1〜ＳＣn上の保護層２５の表面に壁電荷が形成される。
【００１４】
具体的には、書込み期間では、走査電極ＳＣ1〜ＳＣnを一旦電圧Ｖｓｃｎに保持する。次に、放電セルＣp,1〜Ｃp,m（ｐは１〜ｎの整数）の書込み動作では、走査電極ＳＣpに走査パルス電圧（−Ｖａｄ）を印加するとともに、データ電極Ｄ1〜Ｄmのうちｐ行目に表示すべき映像信号に対応するデータ電極Ｄq（ＤqはＤ1〜Ｄmのうち映像信号にもとづき選択されるデータ電極）に正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧が印加されたデータ電極Ｄqと走査パルス電圧が印加された走査電極ＳＣpとの交差部に対応する放電セルＣp、qで書込み放電が発生する。この書込み放電により放電セルＣp,qの走査電極ＳＣp上部に正電圧が蓄積され、維持電極ＳＵp上部に負電圧が蓄積されて、書込み動作が終了する。以下、同様の書込み動作をｎ行目の放電セルＣn,qに至るまで行い、書込み動作が終了する。
【００１５】
続く維持期間では、一定の期間、走査電極ＳＣ1〜ＳＣnと維持電極ＳＵ1〜ＳＵnとの間に放電を維持するのに充分な電圧を印加する。これにより、走査電極ＳＣ1〜ＳＣnと維持電極ＳＵ1〜ＳＵnとの間に放電プラズマが生成され、一定の期間、蛍光体層を励起発光させる。このとき、書込み期間において書込みパルス電圧が印加されなかった放電空間では、放電は発生せず蛍光体層３５の励起発光は起こらない。
【００１６】
具体的には、維持期間では、走査電極ＳＣ1〜ＳＣnを０（Ｖ）に一旦戻した後、維持電極ＳＵ1〜ＳＵnを０（Ｖ）に戻す。その後、走査電極ＳＣ1〜ＳＣnに正の維持パルス電圧Ｖｓｕｓを印加する。このとき、書込み放電を起こした放電セルＣp,qにおける走査電極ＳＣp上部と維持電極ＳＵp上部との間の電圧は、正の維持パルス電圧Ｖｓｕｓに加えて、書込み期間において走査電極ＳＣp上部および維持電極ＳＵp上部に蓄積された壁電圧が加算されて、放電開始電圧より大きくなり、１回目の維持放電が発生する。そして、維持放電を起こした放電セルＣp,qでは、維持放電発生時における走査電極ＳＣpと維持電極ＳＵpとの電位差を打ち消すように走査電極ＳＣp上部に負電圧が蓄積され、維持電極ＳＵp上部に正電圧が蓄積される。こうして、１回目の維持放電が終了する。
【００１７】
１回目の維持放電の後、走査電極ＳＣ1〜ＳＣnを０（Ｖ）に戻し、その後、維持電極ＳＵ1〜ＳＵnにＶｓｕｓを印加する。このとき、１回目の維持放電を起こした放電セルＣp,qにおける走査電極ＳＣp上部と維持電極ＳＵp上部との間の電圧は、正の維持パルス電圧Ｖｓｕｓに加えて、１回目の維持放電において走査電極ＳＣp上部および維持電極ＳＵp上部に蓄積された壁電圧が加算されて放電開始電圧より大きくなり、２回目の維持放電が発生する。以降同様に、走査電極ＳＣ1〜ＳＣnと維持電極ＳＵ1〜ＳＵnとに維持パルスを交互に印加することにより、書込み放電を起こした放電セルＣp,qに対して維持パルスの回数だけ維持放電が継続して行われる。なお、書込み放電を起こしていない放電セルは壁電荷が存在しないため、放電空間内の電圧は維持パルス電圧Ｖｓｕｓを印加しても放電開始電圧に到達しない。したがって、放電が発生しない。
【００１８】
図１２は、ＰＤＰ１０を組み込んだプラズマディスプレイ装置の電気的構成を示すブロック図である。図１２に示すプラズマディスプレイ装置は、ＡＤコンバータ１、映像信号処理回路２、サブフィールド処理回路３、データ電極駆動回路４、走査電極駆動回路５、および維持電極駆動回路６、およびＰＤＰ１０を備えている。
【００１９】
ＡＤコンバータ１は、入力されたアナログの映像信号をデジタルの映像信号に変換する。映像信号処理回路２は、入力されたデジタルの映像信号を発光期間の重みの異なる複数のサブフィールドの組み合わせによってＰＤＰ１０に発光表示するため、１フィールドの映像信号から各サブフィールドの制御を行うサブフィールドデータに変換する。サブフィールド処理回路３は、映像信号処理回路２で作成されたサブフィールドデータから、データ電極駆動回路用制御信号、走査電極駆動回路用制御信号および維持電極駆動回路用制御信号を生成し、データ電極駆動回路４、走査電極駆動回路５、維持電極駆動回路６へそれぞれ出力する。
【００２０】
ＰＤＰ１０は、上述したとおり、行方向にｎ行の走査電極ＳＣ1〜ＳＣn（図９の走査電極２２）とｎ行の維持電極ＳＵ1〜ＳＵn（図９の維持電極２３）とが交互に配列され、列方向にｍ列のデータ電極Ｄ1〜Ｄm（図９のデータ電極３２）が配列されている。そして、一対の走査電極ＳＣi、維持電極ＳＵi（ｉ＝１〜ｎ）と１つのデータ電極Ｄj（ｊ＝１〜ｍ）とを含む放電セルＣi,jが放電空間内に（ｍ×ｎ）個形成され、赤色、緑色および青色の各色に発光する３つの放電セルにより１つの画素が構成される。
【００２１】
データ電極駆動回路４は、データ電極駆動回路用制御信号にもとづいて各データ電極Ｄｊを独立して駆動する。走査電極駆動回路５は、各走査電極ＳＣ1〜ＳＣnをそれぞれ独立して駆動することができる。そして、走査電極駆動回路用制御信号にもとづいて各走査電極ＳＣ1〜ＳＣnを独立して駆動する。維持電極駆動回路６は、ＰＤＰ１０の全ての維持電極ＳＵ1〜ＳＵnをまとめて駆動することができる。そして、維持電極駆動回路用制御信号にもとづいて維持電極ＳＵ1〜ＳＵnを駆動する。
【００２２】
以上のような駆動電圧を印加するためのプラズマディスプレイパネル（ＰＤＰ）駆動回路の具体的な回路構成について、図１３を参照して説明する。図１３には、ＰＤＰ駆動回路の一部である走査電極駆動回路５と維持電極駆動回路６が示される。
【００２３】
走査電極駆動回路５は、維持回路５１、初期化回路５２、書込み回路５３および回収回路５４を備えている。維持回路５１は、第一のハイサイド維持スイッチ素子Ｓ５と、第一のローサイド維持スイッチ素子Ｓ６と、電圧値Ｖｓｕｓの電圧源Ｖ１とを有する。回収回路５４は、第一のインダクタＬ１と、第一の回収コンデンサＣ１と、第一のハイサイド回収スイッチ素子Ｓ１と、第一のローサイド回収スイッチ素子Ｓ２と、第一のハイサイド回収ダイオードＤ１と、第一のローサイド回収ダイオードＤ２とを有する。
【００２４】
回収回路５４は、ＰＤＰ１０の容量性負荷（走査電極ＳＣ1〜ＳＣnに生じた容量性負荷）と第一のインダクタＬ１とをＬＣ共振させて、電力の回収および供給を行う。電力の回収時には、走査電極ＳＣ1〜ＳＣnに生じた容量性負荷に蓄えられた電力を、第一のローサイド回収ダイオードＤ２および第一のローサイド回収スイッチ素子Ｓ２を介して第一の回収コンデンサＣ１に移動させる。電力の供給時には、第一の回収コンデンサＣ１に蓄えられた電力を、第一のハイサイド回収スイッチ素子Ｓ１および第一のハイサイド回収ダイオードＤ１を介してＰＤＰ１０（走査電極ＳＣ1〜ＳＣn）に移動させる。こうして維持期間における走査電極ＳＣ1〜ＳＣnの駆動を行う。したがって回収回路５４では、維持期間において、電源から電力を供給されることなく、ＬＣ共振によって走査電極ＳＣ1〜ＳＣnの駆動を行うため、理論的には消費電力は０となる。
【００２５】
一方、維持回路５１は、電圧値Ｖｓｕｓの電圧源Ｖ１から第一のハイサイド維持スイッチ素子Ｓ５を介して走査電極ＳＣ1〜ＳＣnに電力を供給して走査電極ＳＣ1〜ＳＣnを電圧値Ｖｓｕｓにクランプし、また、走査電極ＳＣ1〜ＳＣnを第一のローサイド維持スイッチ素子Ｓ６を介して接地電位にクランプすることによって、走査電極ＳＣ1〜ＳＣnの駆動を行う。したがって、維持回路５１による走査電極ＳＣ1〜ＳＣnの駆動時においては、電力供給のインピーダンスが非常に小さく維持パルスの立ち上がり立ち下がりは急峻になるが、電源から電力が供給されることによる消費電力が発生する。
【００２６】
こうして維持回路５１および回収回路５４は、各スイッチ素子Ｓ１、Ｓ２、Ｓ５、Ｓ６の切替えによって、電力回収と電圧クランプとの動作を切替え、走査電極ＳＣ1〜ＳＣnに印加するための維持パルスを発生する。
【００２７】
なお、各スイッチ素子Ｓ１、Ｓ２、Ｓ５、Ｓ６は、ＭＯＳＦＥＴ等のスイッチ動作を行う一般に知られた素子からなる。ＭＯＳＦＥＴは、一般にボディダイオードと呼ばれる寄生ダイオード（ＭＯＳＦＥＴの構造に寄生して発生するダイオード）が、スイッチ動作を行う部分に対して並列に、かつスイッチ動作を行う部分に対してアノード、カソードが逆向きに生成される（以下、このような構成を「逆並列」と記す）。そのため、スイッチ素子は、スイッチ動作が遮断状態であっても、ボディダイオードに対して順方向となる電流を流すことができる。これらのスイッチ素子は、ＭＯＳＦＥＴではなくＩＧＢＴ等のスイッチ動作を行う素子を用いて、逆並列ダイオードを別途備えたものであってもよい。
【００２８】
初期化回路５２は、上記と同様の一般に知られた素子からなる、ハイサイド初期化スイッチ素子Ｓ１１、ローサイド初期化スイッチ素子Ｓ１２、第一の分離スイッチ素子Ｓ９、および第二の分離スイッチ素子Ｓ１０とともに、電圧値Ｖｓｅｔの電圧源Ｖ３、および負の電圧値（−Ｖａｄ）の電圧源Ｖ２を有している。そして、電圧源Ｖ３からハイサイド初期化スイッチ素子Ｓ１１を介して走査電極ＳＣ1〜ＳＣnに電力を供給し、また、電圧源Ｖ２からローサイド初期化スイッチ素子Ｓ１２を介して走査電極ＳＣ1〜ＳＣnに負の電位となる電力を供給して、初期化波形を発生する。
【００２９】
また、第二の分離スイッチ素子Ｓ１０は、ハイサイド初期化スイッチ素子Ｓ１１が導通（以下、スイッチ素子の導通状態を「オン」と略記する）しているときに、電圧源Ｖ３から主放電経路を通じて第一の維持スイッチ素子Ｓ５のボディダイオード（ＩＧＢＴの場合は逆並列ダイオード）を通って電圧源Ｖ１に電流が流れ込むのを防ぐ。主放電経路とは、維持回路５１、初期化回路５２、書込み回路５３、回収回路５４が共通して接続され、走査電極ＳＣ1〜ＳＣnへ供給する電力および走査電極ＳＣ1〜ＳＣnからの回収電力が流れる経路を言う。すなわち、第二の分離スイッチ素子Ｓ１０は、上記のような電流を遮断（以下、スイッチ素子の遮断状態を「オフ」と略記する）するべく配置され、ハイサイド初期化スイッチ素子Ｓ１１がオンである期間は、第二の分離スイッチ素子Ｓ１０はオフになる。同様に、第一の分離スイッチ素子Ｓ９は、ローサイド初期化スイッチ素子Ｓ１２がオンしている時に、第一のローサイド維持スイッチ素子Ｓ６のボディダイオードを通って、接地電位から主放電経路を通じて電圧源Ｖ２に電流が流れ込むのを防ぐ。すなわち、第一の分離スイッチ素子Ｓ９は上記のような電流をオフするべく配置され、ローサイド初期化スイッチ素子Ｓ１２がオンである期間は、第一の分離スイッチ素子Ｓ９はオフになる。
【００３０】
こうして初期化回路５２は、図１１に示したような初期化波形を発生させる。すなわち、初期化期間の前半部では、データ電極Ｄ1〜Ｄmに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２、すなわちＶｓｅｔに向かって緩やかに上昇する傾斜波形を発生させ、初期化期間の後半部では、維持電極ＳＵ1〜ＳＵnに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４、すなわち−Ｖａｄに向かって緩やかに下降する傾斜波形を発生させる。
【００３１】
書込み回路５３は、２つの入力口を有し、スイッチ動作により２つの入力口に入力される電力のいずれか一方を出力して走査パルス波形を生成するスキャンドライバであるＩＣ１を有する。
【００３２】
書込み期間では、全ての走査電極ＳＣ1〜ＳＣnに順次負の走査パルスを印加することによって走査を行う。そのために、書込み期間では、電圧源Ｖ４から供給される電圧値Ｖｓｃｎの電力をスキャンドライバＩＣ１の一方の入力口に入力する。また、初期化回路５２のローサイド初期化スイッチ素子Ｓ１２をオンにして、電圧源Ｖ２から負の電圧値（−Ｖａｄ）の電力をスキャンドライバＩＣ１の他方の入力口に入力する。そして、電圧源Ｖ４から供給される電力と電圧源Ｖ２から供給される電力のいずれか一方の電力がスキャンドライバＩＣ１で選択され、走査電極ＳＣ１〜ＳＣｎに供給される構成としている。すなわち、スキャンドライバＩＣ１は、負の走査パルスを印加するタイミングでは電圧源Ｖ２からの電力を、それ以外の時には電圧源Ｖ４からの電力を走査電極ＳＣ1〜ＳＣnに供給するようにスイッチ動作する。
【００３３】
なお、上述したように維持回路５１を初期化回路５２から電気的に分離するために、維持回路５１と初期化回路５２との間には、第一の分離スイッチ素子Ｓ９および第二の分離スイッチ素子Ｓ１０が直列に、かつそれぞれのボディダイオードが互いに逆方向となるようにして挿入されている（以下、このような、ダイオード同士を互いに逆方向にしての接続を「バックトゥバック接続」と記す）。このような構成とすることにより、第一の分離スイッチＳ９および第二の分離スイッチＳ１０を同時にオフにすれば、維持回路５１から初期化回路５２のハイサイド初期化スイッチ素子Ｓ１１やローサイド初期化スイッチ素子Ｓ１２へ流れる電流、および初期化回路５２のハイサイド初期化スイッチ素子Ｓ１１やローサイド初期化スイッチ素子Ｓ１２から維持回路５１へ流れる電流のいずれの電流も遮断することができる。
【００３４】
これは、初期化回路５２の電圧源Ｖ３からの電力供給時に、それよりも電位の低い維持回路５１の電圧源Ｖ１の影響を受けないようにするためであり、また、初期化回路５２における負の電位の電圧源Ｖ２からの電力供給時に、それよりも高い電位、すなわち維持回路５１のクランプ部の接地電位（以下、「ＧＮＤ」と略記する）の影響を受けないようにするためである。
【００３５】
電圧源Ｖ３による電力供給時には、電圧値Ｖｓｅｔの電圧源Ｖ３から、それよりも電位の低い電圧源Ｖ１へ主放電経路を介して電流が流れ込む恐れがある。そのような場合には主放電経路の電位が電圧源Ｖ３の電位Ｖｓｅｔよりも低下してしまい、本来の駆動電圧波形を生成することが困難となる。また、負の電圧値（−Ｖａｄ）の電圧源Ｖ２による電力供給時には、電圧源Ｖ２よりも電位の高いクランプ部のＧＮＤから電圧源Ｖ２へ主放電経路を介して電流が流れ込む恐れがある。そのような場合には、主放電経路の電位が電圧源Ｖ２の負の電圧値（−Ｖａｄ）よりも上昇してしまい、本来の駆動電圧波形を生成することが困難となる。
【００３６】
しかし、初期化回路５２によって走査電極ＳＣ1〜ＳＣnの駆動が行われる初期化期間において、第一の分離スイッチＳ９、第二の分離スイッチＳ１０をオフにすることで、維持回路５１を初期化回路５２の電圧源Ｖ２および電圧源Ｖ３から電気的に分離することができ、そのような電流の流れ込みを遮断することができる。したがって、第一の分離スイッチ素子Ｓ９および第二の分離スイッチＳ１０は、維持回路５１によって走査電極ＳＣ1〜ＳＣnの駆動が行われる期間のみオンにし、それ以外の初期化期間等ではオフにする。
【００３７】
なお、維持回路５１によって走査電極ＳＣ1〜ＳＣnの駆動が行われる期間は、ハイサイド初期化スイッチ素子Ｓ１１、ローサイド初期化スイッチ素子Ｓ１２をオフにすることにより、電圧源Ｖ２および電圧源Ｖ３を主放電経路から電気的に分離することができる。これは、電圧源Ｖ３が電圧源Ｖ１よりも電位が高く、かつボディダイオードが電圧源Ｖ３から主放電経路へ流れる電流を遮断するようにハイサイド初期化スイッチ素子Ｓ１１が配置されているからであり、また、電圧源Ｖ２がＧＮＤよりも電位が低く、かつボディダイオードが主放電経路から電圧源Ｖ２へ流れる電流を遮断するようにローサイド初期化スイッチ素子Ｓ１２が配置されているからである。
【００３８】
なお、維持電極駆動回路６も、走査電極駆動回路５と同様の維持回路６１ならびに回収回路６２を有する。維持回路６１は、第一のハイサイド維持スイッチ素子Ｓ７と、第一のローサイド維持スイッチ素子Ｓ８と、電圧値Ｖｓｕｓの電圧源Ｖ１とから構成されている。回収回路６２は、第一のインダクタＬ２と、第一の回収コンデンサＣ２と、第一のハイサイド回収スイッチ素子Ｓ３と、第一のローサイド回収スイッチ素子Ｓ４と、第一のハイサイド回収ダイオードＤ３と、第一のローサイド回収ダイオードＤ４とから構成されている。ＰＤＰ１０の容量性負荷（維持電極ＳＵ1〜ＳＵnに生じた容量性負荷）と第一のインダクタＬ２とでＬＣ共振させて、第一の回収コンデンサＣ２とＰＤＰ１０との間で電力の回収および供給を行う構成である。その動作は、走査電極駆動回路５における維持回路５１ならびに回収回路５４と同様であるので説明を省略する。
【００３９】
上記構成の駆動回路の動作に関し、２種類の従来技術を以下に説明する。第一の従来技術は、走査電極駆動回路５における維持回路５１と回収回路５４の各スイッチ素子のオンオフタイミングが、ＰＤＰ１０の容量性負荷に蓄えられる電力を最大限回収するように、あるいは回収した電力を最大限パネルに供給できるように設定するものである。
【００４０】
図１４に、維持期間における維持回路５１および回収回路５４の各スイッチ素子Ｓ１、Ｓ２、Ｓ５、Ｓ６のオンオフタイミングと、走査電極ＳＣｉに印加される電圧波形、ならびに第一のインダクタＬ１に流れる電流波形を示す。図１４の各スイッチ素子の状態について、斜線部はオン、×の部分はオンオフどちらでもよく、印のない部分はオフであることを示す。ＳＣiは走査電極に印加される電圧波形であり、ＩＬは回収回路５４から維持回路５１に流れる向きを正とする第一のインダクタＬ１に流れる電流波形である。以降、維持期間における維持回路５１および回収回路５４の動作を、モードＩからモードＩＶに分類して説明する。
【００４１】
＜モードＩ＞
モードＩでは、第一のハイサイド回収スイッチ素子Ｓ１をオンにし、それ以外のスイッチ素子はオフにする。第一のハイサイド回収スイッチ素子Ｓ１をオンにすることで、ＰＤＰ１０の静電容量と第一のインダクタＬ１とでＬＣ共振回路を形成し、第一の回収コンデンサＣ１からＰＤＰ１０に電力が供給され、ＰＤＰ１０の走査電極ＳＣ1〜ＳＣnの電圧は上昇する。ＬＣ共振動作をするため、第一のインダクタＬ１に流れる電流ＩＬは正弦波状の電流である。第一のハイサイド回収ダイオードＤ１が直列に接続されているため、共振電流が負になると同時にダイオードＤ１が逆方向の電流を阻止して、共振動作は停止する。
【００４２】
＜モードＩＩ＞
モードＩＩでは、第一のハイサイド維持スイッチ素子Ｓ５をオンにする。第一のハイサイド回収スイッチ素子Ｓ１はオンオフいずれでもよい。第一のハイサイド維持スイッチ素子Ｓ５をオンにすることで、維持電圧Ｖｓｕｓが電圧源Ｖ１から走査電極ＳＣ1〜ＳＣnに供給される。第一の回収コンデンサＣ１に回収した電力をＰＤＰに最大限供給しようとするため、共振動作が停止してから第一のハイサイド維持スイッチ素子Ｓ５をオンにする。第一のインダクタＬ１のインダクタンスとＰＤＰ１０の静電容量は既知のため、共振時間も既知となる。したがって、回収した電力をＰＤＰ１０に最大限供給する場合の第一のハイサイド維持スイッチ素子Ｓ５をオンにするタイミングは、あらかじめ決めることができる。
【００４３】
＜モードＩＩＩ＞
モードＩＩＩでは、第一のハイサイド維持スイッチ素子Ｓ５をオフにし、第一のローサイド回収スイッチ素子Ｓ２をオンにする。第一のローサイド回収スイッチ素子Ｓ２をオンにすることで、ＰＤＰ１０の静電容量と第一のインダクタＬ１とでＬＣ共振回路を形成する。それにより、ＰＤＰ１０から第一の回収コンデンサＣ１へ電力が供給され、ＰＤＰ１０の走査電極ＳＣiの電圧は下降する。ＬＣ共振動作であるため、インダクタＬ１に流れる電流ＩＬは正弦波状の電流である。回収ダイオードＤ２が直列に接続されているため、電流ＩＬが正になると同時にダイオードＤ２が逆方向の電流を阻止して、共振動作は停止する。
【００４４】
＜モードＩＶ＞
モードＩＶでは、第一のローサイド維持スイッチ素子Ｓ６をオンにする。第一のローサイド回収スイッチ素子Ｓ２はオンオフいずれでもよい。ＰＤＰ１０の電力を最大限回収しようとするため、共振動作が停止してから第一のローサイド維持スイッチ素子Ｓ６をオンにする。上述のとおり共振時間もあらかじめ分かっていることから、第一のローサイド維持スイッチ素子Ｓ６をオンにするタイミングはあらかじめ決めることができる。
【００４５】
このように維持回路５１ならびに回収回路５４の各スイッチ素子がオンオフ動作し、上述するタイミングにて、第一のハイサイド維持スイッチ素子Ｓ５ならびに第一のローサイド維持スイッチ素子Ｓ６をオンにすることで、パネルの電力を最大限回収かつ供給することができる。
【００４６】
なお、モードＩＶの期間においては、維持電極駆動回路６の維持回路６１ならびに回収回路６２が、走査電極駆動回路５のモードＩからモードＩＩＩと同様の動作をする。したがって、維持電極側の電圧が上昇して、維持電圧にクランプされ、維持電極側から走査電極側に放電電流が流れた後、電圧が接地電位付近まで下降する（図示しない）。このように走査電極駆動回路５と維持電極駆動回路６が交互にモードＩからモードＩＶの動作を繰り返すことで、維持期間における放電が継続し、ＰＤＰ１０が発光する。
【００４７】
第二の従来技術では、発光効率を高めるために、回収動作中に放電を発生させるように制御する（例えば特許文献１参照）。すなわち、回収回路を動作させ、ＬＣ共振によりＰＤＰに電流を供給している時に、放電を発生させる。ＬＣ共振動作中のため、第一のインダクタＬ１が放電電流を制限するように作用する。したがって、放電が時間的に長くなり、その結果として発光効率が高く放電が安定したプラズマディスプレイ装置が得られる。
【特許文献１】特開２００２−２１５０８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００４８】
近年は省エネルギー化の促進や消費電力の削減の観点から、発光効率の高いＰＤＰが求められている。そのために、放電セルの構造や放電ガスの成分などを変えたＰＤＰが開発されている。このような従来とは異なるＰＤＰの場合、従来の電圧や電流の供給方法ではＰＤＰの性能を充分に発揮できず、結果として発光効率の低い場合が存在する。
【００４９】
例えば、放電ガス中のキセノン分圧を高めることで発光効率を高めたＰＤＰの場合、キセノン分圧の低いＰＤＰと比較して発光時間が短くなる傾向がある。この場合、放電電流を制限してしまうと、発光に必要な電流が不足する。したがって、このようなＰＤＰの場合、第二の従来技術のようなアプローチでは、結果的にＰＤＰの発光効率が高くならない。
【００５０】
また、放電セルの構造を変えて発光効率を高めたＰＤＰの場合、従来のＰＤＰと比較して初期の放電開始電圧が低く、全放電セルが放電する電圧が高くなる傾向がある。この場合、維持期間中の回収回路が動作している時点で、放電セルに印加される電圧が放電開始電圧を超えてしまうため、回収動作中に放電が開始してしまう。ところが、これを避けるために維持電圧を小さく設定すると、全放電セルが放電しきれないという問題が発生する。
【００５１】
このように、放電セルの構造や放電ガスの組成などが従来とは異なるＰＤＰを高発光効率に駆動するには、従来の電圧や電流の供給方法、すなわち従来の駆動波形とは異なった、改良された駆動波形によりＰＤＰを駆動することが必要である。
【００５２】
したがって本発明は、上述のようなＰＤＰの放電セルの構造や放電ガスの状態の相違に着目し、駆動波形に対する発光効率の関係が従来とは異なる性質を有するＰＤＰについて、維持期間に表示放電の電力を供給するための駆動波形と充放電電流の回収動作の関係を最適に制御し、高い発光効率での駆動が可能なプラズマディスプレイパネル駆動回路を提供することを目的とする。また、そのようなＰＤＰを用いたプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００５３】
本発明によるプラズマディスプレイパネル駆動回路は、走査電極および維持電極からなる表示電極対と前記表示電極対と直交するデータ電極とを有するプラズマディスプレイパネルの前記各電極に電圧を印加し、前記表示電極対と前記データ電極により形成された表示セルにおいて表示放電を行わせるように構成され、前記プラズマディスプレイパネルにおける前記表示放電を開始し維持するための電力を、維持電圧電源からスイッチ素子を介して前記表示電極対に供給する維持回路と、前記表示放電に伴う電流により充放電が行われる回収コンデンサ、前記回収コンデンサと直列に接続された少なくとも１つのインダクタ、および前記回収コンデンサによる前記充放電を制御するためのスイッチ部を有する回収回路とを備える。
【００５４】
上記の課題を解決するため、前記回収回路が前記回収コンデンサの放電により前記表示電極に電力の供給を開始してから、前記スイッチ素子がオンすることにより前記維持回路から前記表示電極に対する放電電力の供給が開始されるまでの時間が、前記インダクタと前記プラズマディスプレイパネルの静電容量とで決定される共振時間の６０％以下に制御されることを特徴とする。
【発明の効果】
【００５５】
上記構成の本発明のプラズマディスプレイパネル駆動回路によれば、共振時間が経過するよりも早い段階に維持回路のスイッチをオンにして維持電圧を供給することで、ＰＤＰの初期放電セルの放電開始電圧を上回ることなく、ＰＤＰに維持電圧を印加することができる。その結果、放電開始電圧を上回って放電が始まる時点ですでに放電電流経路のインピーダンスを小さくできるので、ＰＤＰが必要とする放電電流を充分に供給することができる。また、回収動作中に放電開始電圧を超えることがないので、誤って発光効率の低い放電を発生することがないため、ＰＤＰを常に高い発光効率で駆動することができ、消費電力の小さいプラズマディスプレイを提供することができる。
【発明を実施するための最良の形態】
【００５６】
上記構成の本発明のプラズマディスプレイパネル駆動回路において、前記回収回路が前記表示電極に電力の供給を開始してから前記維持回路の前記スイッチ素子がオンとなって前記表示電極に対する放電電力の供給が開始するまでの時間が、前記インダクタと前記プラズマディスプレイパネルの静電容量とで決定される共振時間の１５％以上であることが好ましい。
【００５７】
また、前記回収コンデンサは、前記表示電極から電力を回収するための第一の回収コンデンサと、前記表示電極に電力を供給するための第二の回収コンデンサとを含む構成であることが好ましい。好ましくは、前記第一の回収コンデンサの電圧値は、前記表示電極に放電電力を供給するための電圧値の３０％以上８０％以下の範囲になるように設定される。また、好ましくは、前記第二の回収コンデンサの電圧値は、前記表示電極に放電電力を供給するための電圧値の５％以上４０％以下の範囲になるように設定される。
【００５８】
このように回収動作に用いるコンデンサとしてパネル電力の回収用と供給用との２つのコンデンサを備えることで、パネル電力を供給動作する際、ＰＤＰの初期放電セルの放電開始電圧を上回ることなくＰＤＰに維持電圧を印加する動作が確実になる。その結果、放電開始電圧を上回って放電が始まる時点ですでに放電電流経路のインピーダンスを小さくできるので、ＰＤＰが必要とする放電電流を充分に供給することができる。加えて、ＰＤＰの電力回収率をより高めることができる。その結果、ＰＤＰを高発光効率で駆動可能で、プラズマディスプレイ装置の消費電力を低減可能な駆動回路が得られる。
【００５９】
第一の回収コンデンサは、ＰＤＰから電力を供給される動作のみを行う。したがって、ＰＤＰから第一の回収コンデンサに回収された余剰の電力は、昇圧コンバータを介して維持電圧電源に回生したり、レギュレータで消費したり、あるいは第二のコンデンサに電荷を供給することで、コンデンサの電圧を安定化することが好ましい。この役割を果たすために、第一の回収コンデンサの電圧値は、好ましくは、上述のように設定される。
【００６０】
また、第二の回収コンデンサは、ＰＤＰに電力を供給する動作のみを行う。したがって、第二の回収コンデンサに、不足する電力を維持電圧電源から供給したり、アドレス電圧電源から供給することで、第二の回収コンデンサの電圧を安定化することが好ましい。この役割を果たすために、第二の回収コンデンサの電圧値は、好ましくは、上述のように設定される。
【００６１】
本発明のプラズマディスプレイ装置は、走査電極と維持電極とからなる表示電極対と前記表示電極対と直交するデータ電極を有し、前記表示電極対と前記データ電極の各交差部に表示セルが形成されたプラズマディスプレイパネルと、前記プラズマディスプレイパネルを駆動するための、上記のいずれかの構成のプラズマディスプレイパネル駆動回路とを備える。
【００６２】
また、本発明のプラズマディスプレイパネル装置は、従来技術に比べて発光効率の高いＰＤＰを用いるのに好適であり、以下のとおり、発光効率の高いＰＤＰの特徴を有する構成とすることが好ましい。
【００６３】
すなわち、前記プラズマディスプレイパネルは、キセノン濃度が１５％以上の放電ガスが充填されていることが好ましい。あるいは、前記プラズマディスプレイパネルは、最大負荷における放電電流のピーク値が１００アンペア以上であることが好ましい。あるいは、前記プラズマディスプレイパネルは、電極幅が２００ミクロン以下であることが好ましい。あるいは、前記プラズマディスプレイパネルは、静電容量が０．００１マイクロファラッド以上１マイクロファラッド以下であることが好ましい。あるいは、前記プラズマディスプレイパネルは、放電ガス圧力が３００Ｔｏｒｒ以上６００Ｔｏｒｒ以下であるガスが充填されたものであることが好ましい。
【００６４】
これらの特徴を少なくとも１つ有するＰＤＰは、発光効率の高いＰＤＰである。そのようなＰＤＰを高い発光効率で駆動するためには、周波数や電流ピーク値の高い放電電流を供給できるプラズマディスプレイパネル駆動回路を必要とする。上記構成のプラズマディスプレイパネル駆動回路は、放電が開始する時点で維持電圧を供給しているので、周波数や電流ピーク値の高い放電電流を供給することができる。したがって、上述する特性を有するＰＤＰを高い発光効率で駆動するに充分な供給能力を備えているため、高い発光効率でＰＤＰを駆動することができる。また、回収回路からＰＤＰに電力を供給する動作において放電開始電圧を超えないようにすることができるので、ＰＤＰが発光効率の低い放電を起こすことがない。その結果、常に高い発光効率でＰＤＰが駆動されるプラズマディスプレイパネル装置を得ることができる。
【００６５】
以下、本発明の実施の形態について、図面を参照しつつ説明する。
【００６６】
（実施の形態１）
本発明の実施の形態１におけるＰＤＰ駆動回路は、図１３に示した従来例と同様の具体的な回路構成を有する。したがって、本実施の形態の説明にも図１３を参照する。本実施の形態の特徴は、図１の波形図に示される。図１は、維持回路５１と回収回路５４の各スイッチ素子Ｓ１、Ｓ２、Ｓ５ならびにＳ６の維持期間におけるオンオフタイミングを示す。本実施の形態は、この各スイッチ素子のオンオフタイミングが従来技術とは異なる設定になっている。
【００６７】
維持期間には、パネルに維持電圧を印加する動作とパネルの静電容量に蓄えられる電力を回収あるいは再供給する動作を繰り返す。ここでは、維持期間における１回の繰り返し動作をモードＩからモードＩＶの期間に分けて説明する。なお、図１における各スイッチ素子のオンオフ状態について、斜線部がオンを示し、×はオンオフのいずれでもよいことを示し、それ以外はオフを示すものとする。
【００６８】
＜モードＩ＞
モードＩでは、第一のハイサイド回収スイッチ素子Ｓ１をオンにし、それ以外のスイッチ素子はオフにする。第一のハイサイド回収スイッチ素子Ｓ１をオンにすることで、ＰＤＰ１０の静電容量と第一のインダクタＬ１とでＬＣ共振回路を形成し、第一の回収コンデンサＣ１からＰＤＰ１０に電力が供給され、ＰＤＰ１０の走査電極ＳＣ1〜ＳＣnの電圧は上昇する。モードＩの期間中、維持電極駆動回路６の電位は接地電位である。
【００６９】
＜モードＩＩ＞
モードＩＩでは、第一のハイサイド維持スイッチ素子Ｓ５をオンにする。第一のハイサイド回収スイッチ素子Ｓ１はオンオフいずれでもよいが、モードＩＩＩに移行する前にオフにする。第一のハイサイド維持スイッチ素子Ｓ５をオンにすることで、維持電圧Ｖｓｕｓが電圧源Ｖ１から走査電極ＳＣ1〜ＳＣnに供給される。
【００７０】
従来技術では、第一のハイサイド維持スイッチ素子Ｓ５がオンするタイミング、すなわち、第一のハイサイド回収スイッチ素子Ｓ１がオンしてから第一のハイサイド維持スイッチ素子Ｓ５がオンするまでの時間Ｔ１は、ＰＤＰ１０の静電容量と第一のインダクタＬ１で決まる共振時間とほぼ同じに設定されている。
【００７１】
一方、本実施の形態では、上記の時間Ｔ１が常に共振時間よりも短いタイミングで第一のハイサイド維持スイッチ素子Ｓ５をオンにする。すなわち、従来技術と比べて、共振時間に到達する前に第一のハイサイド維持スイッチ素子Ｓ５をオンにする点が異なる。このようにすることで、ＰＤＰ１０の走査電極ＳＣ1〜ＳＣnに供給する電圧が放電開始電圧に到達する前は回収回路５４から電圧を供給し、放電開始電圧を超えて放電が開始する時には、電圧源Ｖ１から第一のハイサイド維持スイッチ素子Ｓ５を経由して維持電圧Ｖｓｕｓを供給する。したがって、従来技術のように放電に必要な電流が回収回路５４のインダクタＬ１によって制限されることはないため、ＰＤＰ１０が必要とする放電電流を供給することができる。それにより、ＰＤＰ１０を常に発光効率の高い状態で発光させることができるので、高効率で消費電力の小さいプラズマディスプレイ装置を提供することができる。なお、モードＩＩの期間中、維持電極駆動回路６の電位は接地電位である。
【００７２】
＜モードＩＩＩ＞
モードＩＩＩでは、第一のハイサイド維持スイッチ素子Ｓ５をオフにし、第一のローサイド回収スイッチ素子Ｓ２をオンにする。第一のローサイド回収スイッチ素子Ｓ２をオンにすることで、ＰＤＰ１０の静電容量と第一のインダクタＬ１とでＬＣ共振回路を形成し、ＰＤＰ１０から第一の回収コンデンサＣ１へ電力が供給され、ＰＤＰ１０の走査電極の電圧は下降する。なお、モードＩＩＩの期間中、維持電極駆動回路６の電位は接地電位である。
【００７３】
＜モードＩＶ＞
モードＩＶでは、第一のローサイド維持スイッチ素子Ｓ６をオンにする。第一のローサイド維持スイッチ素子Ｓ６がオンするタイミングは、第一のローサイド回収スイッチ素子Ｓ２がオンしてからの時間Ｔ０後である。時間Ｔ０はモードＩの時間であるＴ１と同じでもよいし、従来技術と同様にＬＣ共振時間と同じ時間でもよい。モードＩＩＩからモードＩＶに移行するタイミングでは、ＰＤＰ１０は放電しないためである。なお、第一のローサイド回収スイッチ素子Ｓ２はオンオフいずれでもよいが、モードＩに移行する前にオフにする。
【００７４】
一方、モードＩＶの期間において、維持電極駆動回路６に備わる維持回路６１ならびに回収回路６２は、走査電極駆動回路５が図１のモードＩからモードＩＩＩの動作をするのと同様の動作をしてもよい。すなわち、維持電極駆動回路６の回収回路６２における第二のハイサイド回収スイッチ素子Ｓ３がオンすることによって、モードＩと同様のＬＣ共振動作により維持電極の電圧を上昇させる。維持電極の電圧が放電開始電圧に到達して放電が開始するまでに、維持電圧Ｖｓｕｓを第二のハイサイド維持スイッチ素子Ｓ７をオンにすることで供給する(モードＩＩと同様の動作)。この時は維持電極側から走査電極側に放電電流が流れる。放電が終了した後、維持電極駆動回路６の回収回路６２における第二のローサイド回収スイッチ素子Ｓ４がオンすることによって、モードＩＩＩと同様のＬＣ共振動作により維持電極の電圧を下降させる。
【００７５】
維持電極駆動回路６をこのように動作させることで、維持電極側から走査電極側に放電電流が流れる場合においても、上記モードＩＩで説明したのと同様の理由によりＰＤＰ１０を高効率に駆動することが可能である。このようにモードＩＶの期間において、維持電極駆動回路６は走査電極駆動回路５がモードＩからモードＩＩＩの動作をしたのと同様の動作をしてもよい。
【００７６】
以上述べたように、本実施の形態は、放電開始電圧以下の時には回収回路にＬＣ共振動作をさせ、放電開始電圧を超えてから実際に放電が開始するまでの放電遅れの期間に、維持回路のハイサイド維持スイッチ素子をオンにしてＰＤＰに印加する電圧を維持電圧Ｖｓｕｓにしておくことを特徴とする。それにより、ＰＤＰを高効率に発光させることが可能となる。したがって、本実施の形態のＰＤＰ駆動回路を用いることにより、ＰＤＰの発光効率が高く、消費電力の小さいプラズマディスプレイ装置を提供することができる。
【００７７】
なお、第一の回収スイッチ素子Ｓ１がオンしてから第一のハイサイド維持スイッチ素子Ｓ５がオンするまでの時間Ｔ１と、ＬＣ共振時間との関係は、おおむねＴ１≦（０．６×共振時間）を満たせば、第一のハイサイド維持スイッチ素子Ｓ５がオンする前後は上記の放電開始電圧付近となるので好ましい。
【００７８】
図２は、ＬＣ共振時間に対する時間Ｔ１の比率と、最大値を１とした発光効率の相対値の関係を示した図である。このように、時間Ｔ１がＬＣ共振時間の６０％以下となるところで発光効率が最大になる。時間Ｔ１が６０％の比率を上回る領域では、モードＩの段階で放電が開始してしまうので、上述した理由によりパネル発光効率が急激に低下する。一方、時間Ｔ１の比率が小さくなるにしたがって、ＰＤＰの電力回収効率が低下するため、消費電力が増大する。したがって、時間Ｔ１の比率が４０％から６０％の領域が、ＰＤＰの発光効率が高く、しかも電力回収効率もあまり低下しない領域となるので、この領域での電力回収動作が好ましい。
【００７９】
なお、発光効率が最大となる時間Ｔ１の理想的な比率については、ＰＤＰの放電ガスや放電セルの構造などによって変化するが、おおむね上記のような範囲であれば、実用上十分に高い発光効率が得られる。本実施の形態によれば、このような時間Ｔ１の比率の領域で回収回路ならびに維持回路を動作させることによって、発光効率が高く、消費電力の小さいＰＤＰ駆動回路を提供することができる。
【００８０】
なお、初期化期間ならびに書込み期間における初期化回路ならびに書込み回路の具体的な回路構成については、従来技術と同様でもよいし、異なるものでもよい。また、本実施の形態は、初期化期間や書込み期間における電圧波形や回路が図１１や図１３の構成に限定されるものではない。
【００８１】
（実施の形態２）
本発明の実施の形態２におけるＰＤＰ駆動回路は、全体の構成は実施の形態１と概ね同様であるが、図１３に示した回路における回収回路５４が、図３に示す回収回路５４Ａのように改良された構成を有する。ＰＤＰ駆動回路の他の部分は、図１３に示した回路と同様に構成することができる。
【００８２】
図３に示す回収回路５４Ａが実施の形態１と異なる点は、第一の回収コンデンサＣ１の電圧を調整するための回路（昇圧コンバータ）が追加されていることである。すなわち、第二のインダクタＬ３の一端が第一の回収コンデンサＣ１に接続され、他端は昇圧スイッチ素子Ｓ１３のドレイン端子に接続される。昇圧スイッチ素子Ｓ１３のドレイン端子には昇圧ダイオードＤ５のアノード端子が接続され、昇圧ダイオードＤ５のカソード端子は電圧源Ｖ５に接続されている。また、昇圧スイッチ素子Ｓ１３のソース端子は接地電位に接続される。
【００８３】
図４は、ＰＤＰ１０の走査電極ＳＣ1〜ＳＣnに維持期間中に印加する電圧波形と、走査電極駆動回路５における維持回路５１ならびに回収回路５４の各スイッチ素子のオンオフ状態を示す波形図である。昇圧スイッチ素子Ｓ１３のオンオフ状態が追加されている点が、実施の形態１とは異なる。昇圧スイッチ素子Ｓ１３がオンするのは、モードＩＶの期間中である。モードＩＶにおいて、昇圧スイッチ素子Ｓ１３は暫時オンした後、オフする。オンした時に、第一の回収コンデンサＣ１から、第二のインダクタＬ３に電流が流れる。この電流は昇圧スイッチ素子Ｓ１３を通り、接地電位に流れる。オンした直後にオフすることで、第二のインダクタＬ３に流れている電流は、昇圧スイッチ素子Ｓ１３がオフしたときに、昇圧ダイオードＤ５を経由して電圧源Ｖ５に供給される。この動作を１回または複数回、モードＩＶの期間中に実施し、第一の回収コンデンサＣ１の電圧を所望の電圧に制御する。この結果、モードＩに移行する時点での第一の回収コンデンサＣ１の電圧は、モードＩＶの時点での電圧よりも低下させることができる。
【００８４】
このように制御することで、モードＩＩにおいてＬＣ共振動作中であっても強制的に第一のハイサイド維持スイッチ素子Ｓ５をオンにする際、ＰＤＰ１０の走査電極に電圧重畳されることによる維持電圧のオーバーシュートを防ぐことができる。その結果、より安定した維持電圧をＰＤＰ１０に供給することができ、実施の形態１よりも損失の小さい回収回路を提供することができる。すなわち、電力回収効率を高めることができるので、消費電力の小さいプラズマディスプレイ装置を提供することができる。
【００８５】
また、モードＩの期間Ｔ２とモードＩＩＩの期間Ｔ０の期間が等しくないので、第一の回収コンデンサＣ１に充電する電力と放電する電力が異なり、維持放電動作を繰り返すと、結果として第一の回収コンデンサＣ１の電圧が上昇していく。したがって、上記のオーバーシュートを防ぐために、モードＩＶにおいて第一の回収コンデンサＣ１の電圧を低下させることが好ましい。
【００８６】
また、モードＩの動作終了時点で走査電極ＳＣ1〜ＳＣnに印加する電圧を放電開始電圧以下にするために、第一の回収コンデンサＣ１の電圧をモードＩの動作開始前にあらかじめ小さくしてもよい。モードＩの動作終了時点で放電開始電圧以下であれば、モードＩの動作時間は共振時間よりも短くする必要はなく、共振時間とほぼ同じでもよい。すなわち、時間Ｔ２は時間Ｔ０とほぼ同じでもよい。この場合は、電力回収効率は従来技術と同様に高くなる。したがって、モードＩでの放電が発生せず高い発光効率が得られるのと同時に、電力回収効率も高いので、より好ましいＰＤＰ駆動回路を提供することができる。
【００８７】
なお、各スイッチ素子Ｓ１、Ｓ２、Ｓ５、Ｓ６の動作は実施の形態１と同様でもよい。また、維持電極駆動回路６の回収回路６２を図３に示した回路と同様に構成し、図４のように動作させても、上述した効果と同様の効果を得ることができる。
【００８８】
また、モードＩＶにおける昇圧スイッチ素子Ｓ１３のオンオフ動作については、図４に示した態様に制限されるものではない。第一の回収コンデンサＣ１の電位が所望の電位となるように昇圧スイッチ素子Ｓ１３が動作すれば、適宜設定することができる。したがって、オンする時間やオフする時間、およびオンオフ回数に制限はない。また、１回の維持動作に必ずしも１回以上オンオフする必要もない。
【００８９】
また、昇圧スイッチ素子Ｓ１３のオンオフ動作は、モードＩＩの期間に実施してもよい。モードＩＩＩのＬＣ共振動作時間は自ら決められるので、モードＩＩＩにおいてＰＤＰから第一の回収コンデンサＣ１に回収する電力もあらかじめ分かる。したがって、モードＩを開始する時点で、望ましい第一の回収コンデンサＣ１の電圧と、モードＩＩＩで回収する電力とから、モードＩＩＩを開始する時点で望ましい第一の回収コンデンサＣ１の電圧を計算することが可能である。それにより、モードＩＩＩを開始する時点で望ましい電圧となるように、モードＩＩの期間に昇圧スイッチ素子Ｓ１３のオンオフ動作を実施することができる。
【００９０】
また、図３における電圧源Ｖ５の電圧値は、第一の回収コンデンサＣ１に印加される電圧の最大値よりも大きい電圧源であれば、適宜設定することができる。したがって、電圧源Ｖ５は例えば、データ電極駆動回路に電圧Ｖｄを供給する電圧源であってもよいし、維持電圧Ｖｓｕｓを供給する電圧源であってもよい。
【００９１】
（実施の形態３）
図５は、本発明の実施の形態３における回収回路５４Ｂの具体的な回路図である。本実施の形態は、回収回路５４Ｂの構成に特徴を有し、実施の形態２で説明した種々の目的を達成するための、その他の好適な回路構成に関するものである。
【００９２】
回収回路５４Ｂでは、図１３に示した回収回路５４の構成に加えて、第一の回収コンデンサＣ１の電圧を低下させる第二の回収コンデンサＣ３と、第二の回収スイッチ素子Ｓ１４を備えている。具体的には、第二の回収スイッチ素子Ｓ１４のドレイン端子が第一の回収コンデンサＣ１の接地電位側ではない一端に接続される。第二の回収スイッチ素子Ｓ１４のソース端子は第二の回収コンデンサＣ３に接続される。この接続点は第一のハイサイド回収スイッチ素子Ｓ１のドレイン端子に接続される。なお、第二の回収コンデンサＣ３の他端は、接地電位に接続される。
【００９３】
第二の回収スイッチ素子Ｓ１４のオンオフ動作は、図４に示した昇圧スイッチ素子Ｓ１３の動作と同様である（図４参照）。すなわち、実施の形態２では、昇圧スイッチ素子Ｓ１３が第一の回収コンデンサＣ１の電圧を制御するように動作させていたのに対し、実施の形態３では、第二の回収スイッチ素子Ｓ１４は、第二の回収コンデンサＣ３の電圧を制御するように動作させる。このように第二の回収スイッチ素子Ｓ１４を動作させることで、第一の回収コンデンサＣ１から第二の回収スイッチ素子Ｓ１４を経由して第二の回収コンデンサＣ３に電荷を移動させることにより、第二の回収コンデンサＣ３の電圧を所望の電圧に制御することができる。
【００９４】
したがって、回収回路５４Ｂにより、実施の形態２で説明したのと同様の効果を得ることができる。すなわち、回収回路５４ＢがモードＩの動作を開始する時点で、第二の回収コンデンサＣ３の電圧はモードＩＩＩが終了した時点での第一の回収コンデンサＣ１の電圧よりも低くなる。したがって、モードＩにおいて、回収回路がＬＣ共振動作を開始した後、モードＩＩにおいてＬＣ共振動作中であっても強制的に第一のハイサイド維持スイッチ素子Ｓ５をオンにする際、ＰＤＰ１０の走査電極に対する電圧重畳による維持電圧のオーバーシュートを防ぐことができる。その結果、より安定した維持電圧をＰＤＰに供給することができ、ＰＤＰに印加する電圧の無駄を省くことができる。
【００９５】
また、モードＩの期間Ｔ１とモードＩＩＩの期間Ｔ０の期間が等しくないために発生する第一の回収コンデンサＣ１の電圧上昇を防ぐことができる。さらに、モードＩの動作終了時点で走査電極ＳＣ1〜ＳＣnに印加する電圧を放電開始電圧以下にするために、第二の回収コンデンサＣ３の電圧を、モードＩの動作開始前にあらかじめ小さくすることもできる。その結果、実施の形態１よりも損失の小さい回収回路を提供することができ、消費電力の小さいプラズマディスプレイ装置を提供することができる。
【００９６】
なお、各スイッチ素子Ｓ１、Ｓ２、Ｓ５、Ｓ６の動作は、実施の形態１と同様でよい。また、維持電極駆動回路６の回収回路６２を図５の回路と同様に構成し、図４のように動作させても、上述した効果と同様の効果を得ることができる。
【００９７】
また、モードＩＶにおける第二の回収スイッチ素子Ｓ１４のオンオフ動作については、図４に示した態様に制限されるものではない。第二の回収コンデンサＣ３の電位が所望の電位となるように第二の回収スイッチ素子Ｓ１４が動作すれば、適宜動作させることができる。したがって、オンする時間やオフする時間、およびオンオフ回数に制限はない。また、モードＩＩあるいはモードＩＩＩの期間に動作させてもよい。
【００９８】
なお、第二の回収コンデンサＣ３の所望の電圧値は、維持電圧Ｖｓｕｓの５％以上４０％以下である。このように所望の電圧値に範囲があるのは、上述した目的毎に適切な電圧値が異なるためである。例えば、モードＩの動作が終了してモードＩＩの動作が開始する時点で、必ず走査電極ＳＣ1〜ＳＣnの電圧が放電開始電圧以下となるようにするためには、放電開始電圧Ｖｆと第二の回収コンデンサＣ３の所望の電圧Ｖｃ３の関係が、Ｖｃ３＜（Ｖｆ−壁電圧）／２となるように、所望の電圧Ｖｃ３を設定する必要がある。従来の維持期間の動作では、（Ｖｆ−壁電圧）は維持電圧Ｖｓｕｓに近い値であるため、Ｖｃ３＜Ｖｓｕｓ／２という関係となる。実際には（Ｖｆ−壁電圧）はＶｓｕｓよりも小さい値であるため、上記の目的を達成するためには、第二の回収コンデンサＣ３の所望の電圧は、維持電圧Ｖｓｕｓの例えば４０％以下が望ましい。また、モードＩＩに移行した時の電圧のオーバーシュートを防ぐためには、第二の回収コンデンサＣ３の所望の電圧値をかなり小さくしなければならない。例えばＶｓｕｓの５％〜１５％に設定すれば、このオーバーシュートが発生しなくなることが、本発明者らの検討によって判明している。
【００９９】
以上のように、所望の電圧値はその目的に応じて設定されるものであるが、いずれにしても、上記のような値の範囲に設定すればよい。一方、第一の回収コンデンサＣ１の所望の電圧値は、例えば維持電圧Ｖｓｕｓの３０％以上８０％以下である。この電圧値の範囲以内であれば、モードＩＩＩにおいてＰＤＰから電力回収動作をする際、回収する電力は、第一の回収コンデンサＣ１の電圧値によらず、ほぼ同等であり、しかも最大であることが、本発明者らの検討により判明している。
【０１００】
なお、実施の形態３は実施の形態２と比べ、インダクタを有しない構成であるため回路が小型化できるという長所を有する。
【０１０１】
（実施の形態４）
図６は、本発明の第４の実施形態における回収回路５４Ｃの具体的な回路図である。ＰＤＰ駆動回路の他の部分は、図１３に示した回路と同様に構成することができる。本実施の形態は、図３に示した実施の形態２の回収回路５４Ａに対して、第二の回収コンデンサＣ３を追加し、さらに第二の回収コンデンサＣ３に制御回路５５を接続したものである。制御回路５５の具体的な回路構成を、図７（ａ）〜（ｄ）に示す。
【０１０２】
図８は、本実施の形態において、ＰＤＰ１０の走査電極ＳＣ1〜ＳＣnに維持期間中に印加する電圧波形と、走査電極駆動回路５における維持回路５１ならびに回収回路５４Ｃの各スイッチ素子のオンオフ状態を示す波形図である。
【０１０３】
回収コンデンサが２つの構成になっており、かつ、それぞれのコンデンサの電圧を独立に制御できる点が、本実施形態の特徴である。すなわち、第一の回収コンデンサＣ１はＰＤＰ１０から充電される動作のみに関与し、第二の回収コンデンサＣ３はＰＤＰ１０に放電する動作のみに関与する。そして、それぞれのコンデンサの電圧を制御する独立に動作可能な回路が備わっている。なお、本実施形態における各スイッチ素子Ｓ１、Ｓ２、Ｓ５、Ｓ６のオンオフ動作は、実施の形態１から３と同様のため、説明は省略する。
【０１０４】
本実施の形態における昇圧スイッチＳ１３の動作を説明する。昇圧スイッチＳ１３は、第一の回収コンデンサＣ１の電圧がモードＩＩＩの開始時点で所望の電圧となるように制御する。昇圧スイッチ素子Ｓ１３のオンオフ動作は、モードＩＶ、モードＩ、モードＩＩのいずれの期間でもよい点が、実施の形態２とは異なる。また、オンオフ動作の回数や波形、周期、オン時間、オフ時間については、図８に示した態様に制限されるものではない。第一の回収コンデンサＣ１はＰＤＰ１０から充電されるのみなので、第一の回収コンデンサＣ１の電圧は維持動作を繰り返すにつれて上昇する。したがって、過電圧とならないように昇圧スイッチＳ１３が動作することにより、第一の回収コンデンサＣ１の電圧を所望の電圧に制御する。
【０１０５】
次に、本実施の形態における制御回路５５について説明する。制御回路５５は、第二の回収コンデンサＣ３の電圧が、モードＩの開始時点で所望の電圧となるように制御する。実施の形態２と異なり、回収コンデンサが独立して構成されているので、制御回路５５の動作はモードＩＩ、モードＩＩＩ、モードＩＶのいずれの期間でもよい。また、オンオフ動作の回数や波形、周期、オン時間、オフ時間については、図８に示した態様に制限されるものではない。制御回路５５の具体的な回路構成は、図７（ａ）〜（ｄ）に示されるような回路であり、あるいは、これらを組み合わせた回路であってもよい。
【０１０６】
制御回路５５は、いずれもスイッチ素子Ｓ１５を備えており、スイッチ素子Ｓ１５がオンオフ動作することで、制御回路５５の動作が決まる。すなわち、上述したモードの期間の範囲以内で、スイッチ素子Ｓ１５がオンオフする。
【０１０７】
図７（ａ）の回路は、第三のインダクタＬ４、ダイオードＤ６、およびスイッチ素子Ｓ１５により構成された降圧回路であり、この降圧回路は、第二の回収コンデンサＣ３の電圧が所望の電圧よりも低い場合に電圧源Ｖ６から電力を第二の回収コンデンサＣ３に供給するために用いる。図７（ｂ）の回路は、図７（ａ）の降圧回路を簡略化した場合の構成である。図７（ｃ）の回路は、昇圧回路であり、この昇圧回路は、第二の回収コンデンサＣ３の電圧が所望の電圧よりも高い場合に第二の回収コンデンサＣ３から電圧源Ｖ６へ電力を供給するために用いる。図７（ｄ）の回路は、スイッチ素子Ｓ１５と抵抗Ｒ１により構成されたレギュレータ回路であり、第二の回収コンデンサＣ３の電圧が所望の電圧よりも高い場合に用いる。
【０１０８】
図７（ａ）〜（ｄ）のいずれの回路においても、電圧源Ｖ６の出力電圧は、第二の回収コンデンサＣ３の電圧の最大値よりも高い電圧であればよい。例えば、維持電圧Ｖｓｕｓを供給する電圧源Ｖ１でもよいし、データ電極駆動回路の電圧Ｖｄを供給する電圧源であってもよい。なお、電圧源Ｖ５は、実施の形態２で説明したものと同様である。なお、第一の回収コンデンサＣ１ならびに第二の回収コンデンサＣ３の所望の電圧値は実施形態３と同様である。
【０１０９】
本実施の形態に示すような回路を用いることで、ハイサイド側の回収動作とローサイド側の回収動作の回収動作開始時点での回収コンデンサの電圧を、独立に制御することができる。特にハイサイド側回収回路に接続される回収コンデンサの電圧を制御することで、回収動作中に放電開始電圧に到達しないようにすることができる。その場合、共振時間よりも短い時間で必ず、ハイサイド維持スイッチ素子Ｓ５を強制的にオンにすることなくハイサイド維持スイッチ素子Ｓ５をオンにすることで、モードＩの期間では確実に放電開始電圧を超えず、モードＩＩの期間において始めて放電開始電圧を超えるように設定することができる。すなわち、ハイサイド側回収回路に接続される回収コンデンサの電圧を低く制御することで、共振時間とほぼ同じ時間を経過した後にハイサイド維持スイッチ素子Ｓ５をオンにしても、モードＩの期間で放電開始電圧に到達しない。
それにより、より自由度の高いプラズマディスプレイパネル駆動を提供することができる。併せて発光効率の高いプラズマディスプレイ装置を提供することができる。
【０１１０】
（実施の形態５）
本発明の実施の形態５におけるプラズマディスプレイ装置は、実施形態１〜４において説明したいずれかのＰＤＰ駆動回路を用いて構成される。プラズマディスプレイパネルそのものが下記のような特徴を有する場合に、実施形態１〜４のいずれかのＰＤＰ駆動回路を用いることで、高い発光効率を得ることができる。以下、プラズマディスプレイパネルそのものの特徴を列挙しつつ、上述のＰＤＰ駆動回路を用いることの利点について説明する。
【０１１１】
維持放電期間中の維持電圧Ｖｓｕｓの設定について述べる。一般にＰＤＰにおいては、ｍ×ｎ個の放電セルの放電開始電圧や放電終了電圧はばらついている。すべてのセルが消灯している状態から印加電圧を上昇させていくと、はじめに１個の放電セルが点灯する。さらに印加電圧を上昇させていくと多くの放電セルが点灯し、最終的に全セルが点灯する。はじめの１個が放電を開始する時に印加する電圧をＶｆ１、全セルが点灯する時に印加する電圧をＶｆｎと呼ぶ。また、すべてのセルが点灯している状態から印加する電圧を下降させていくと、はじめに１個の放電セルが消灯する。さらに印加電圧を下降させていくと多くの放電セルが消灯し、最終的に全セルが消灯する。はじめの１個が消灯する時の印加電圧をＶｓｍｎ、全セルが消灯する時の印加電圧をＶｓｍ１と呼ぶ。維持放電期間中に印加する電圧Ｖｓｕｓは、一般的にはＶｓｍｎより大きくＶｆ１よりも小さい値に設定する。また、Ｖｓｍ１＜Ｖｓｍｎ＜Ｖｆ１＜Ｖｆｎの関係がある。
【０１１２】
放電ガス中に含まれるキセノン分圧が大きいほど、Ｖｆ１とＶｆｎの差は大きくなる傾向を有する。したがって、ＶｓｕｓはＶｆ１に近い値に設定しなければならない。これは壁電圧とＶｓｕｓの和がＶｆｎを超えなければすべてのセルが正しく点灯しないためである。壁電圧はキセノン分圧が大きくなってもあまり大きくすることはできないため、キセノン分圧が大きくなればなるほど、ＶｓｕｓをＶｆ１に近づける必要がある。そのため、キセノン分圧が大きい場合は実施の形態１で示した回収動作、すなわちモードＩの後半でＰＤＰに印加する電圧がＶｆ１を超えやすくなり、放電が開始してしまい発光効率の低い動作となってしまう。したがって、本発明のＰＤＰ駆動回路は、キセノン分圧の大きいＰＤＰを駆動する場合には顕著な効果を有する。例えば、キセノン分圧を大きくするために、キセノン濃度が１５％を超えるような放電ガスを有するＰＤＰを駆動する場合である。キセノン濃度は最大１００％のＰＤＰであってもよい。また、ＰＤＰは放電ガスの圧力が高くなるほど、ＶｆｎとＶｆ１の差が大きくなるという傾向をも有するため、本発明のＰＤＰ駆動回路は、放電ガス圧力の大きいＰＤＰを駆動する場合にも顕著な効果を有する。例えば、放電ガス圧力が３００Ｔｏｒｒを超えるような放電ガスを有するＰＤＰを駆動する場合である。
【０１１３】
なお、放電ガス圧力が高すぎると、維持期間に印加する電圧Ｖｓｕｓの値を大きくしなければ発光しなくなるため、大気圧程度までとするのが一般的である。本発明者らの検討によれば、６００Ｔｏｒｒを超える圧力では、維持電圧Ｖｓｕｓを高くしなければならないことによる回路損失が増大していき、結果的には６００Ｔｏｒｒを超えるＰＤＰでは発光効率が低下する傾向を示した。したがって、ＰＤＰの放電ガス圧力は６００Ｔｏｒｒ以下であることが望ましい。
【０１１４】
また、本実施の形態に基づき、放電電流が大きいほど発光効率が高いＰＤＰを、実施の形態１〜４のいずれかのＰＤＰ駆動回路で駆動するプラズマディスプレイ装置を構成した場合にも、発光効率が高い特徴が得られる。すなわち、最大負荷で１００アンペアを超えるピーク電流を要するＰＤＰなどは、回収回路のインダクタから放電電流を供給しきれないために、従来の駆動回路では発光効率が低下することを余儀なくされていた。しかし、本実施の形態によれば、１００アンペアを超える放電電流を要するＰＤＰであっても、放電電流がＰＤＰ駆動回路によって制限されることはないので、高い発光効率が得られる。
【０１１５】
また、本実施の形態に基づき、走査電極と維持電極のバス電極幅が小さいＰＤＰを、実施の形態１〜４のいずれかのＰＤＰ駆動回路で駆動するプラズマディスプレイ装置を構成した場合にも、発光効率が高い特徴が得られる。ＰＤＰの走査電極と維持電極に用いられる電極の幅が細くなればなるほど、放電強度が強くなるという傾向がある。特に２００ミクロン以下のバス電極幅のＰＤＰは、放電強度が強く、しかも放電電流が大きくなるにつれて発光効率が高まる性質を有する。本実施の形態のＰＤＰ駆動回路は、特に２００ミクロン以下のバス電極幅を有するＰＤＰを駆動する場合において、きわめて高い発光効率で駆動することができるので、高い発光効率を得るために効果が顕著である。一方、バス電極幅が細すぎると電極抵抗値が増大するため、結果的にパネルでの抵抗損失が増大する。本発明者らの検討によれば、バス電極幅が細くなるにつれて抵抗損失が増大していき、結果的には電極幅が１００ミクロン以下のＰＤＰでは発光効率が低下する傾向を示した。したがって、ＰＤＰの走査電極や維持電極に用いる電極幅は、１００ミクロン以上２００ミクロン以下とすることが望ましい。
【０１１６】
また、本実施の形態に基づき、静電容量が小さいＰＤＰを、実施の形態１〜４のいずれかのＰＤＰ駆動回路で駆動するプラズマディスプレイ装置を構成した場合にも、発光効率が高い特徴が得られる。ＰＤＰの静電容量に蓄えられる電荷は、放電時にも利用される。したがって、ＰＤＰの静電容量が小さいパネルであればあるほど、静電容量から放電電流を賄える量が減少するため、放電電流を駆動回路から供給しなければならない。本実施の形態によれば、このように静電容量が小さいＰＤＰを駆動する場合においても、放電電流を充分供給することができるので、ＰＤＰの放電電流を制限することがない。すなわち、本発明のＰＤＰ駆動回路は、静電容量が小さいＰＤＰを駆動する場合にも顕著な効果を有する。
【０１１７】
上述の静電容量が小さいＰＤＰとしては、例えば１マイクロファラッド以下の場合に特に有効である。なお、静電容量が小さすぎると、負荷依存性が大きくなる傾向を示す。すなわち、横一行の画素すべてを発光させるような場合、すなわち、図１０におけるＣi,1〜Ｃi,mのすべてのセルを点灯させるような場合、点灯率が低い他の行の発光輝度に比べて、ｉ行の輝度が低下するという表示不具合が発生する。本発明者らの検討によれば、静電容量が小さくなるにつれて点灯率の低い行と点灯率の高い行とでの輝度差が増大していき、結果的には静電容量が０．００１マイクロファラッド以下のＰＤＰでは輝度差が目視でも認識できることが判明した。よって、ＰＤＰの静電容量は０．００１マイクロファラッド以上であることが望ましい。
【０１１８】
以上説明したように、本発明のＰＤＰ駆動回路は、発光効率の高いプラズマディスプレイ装置を提供する観点からは、特に上記のような特性を持つプラズマディスプレイパネルを駆動する際に有用である。
【０１１９】
なお、上述した実施の形態１から５のいずれにおいても、走査電極駆動回路の構成要素である初期化回路および書込み回路については、従来技術で示した構成に限定されない。本発明は、維持期間中の維持回路ならびに回収回路の動作および回路構成に特徴があるものであり、初期化回路および書込み回路の回路構成ならびに初期化期間、書込み期間の駆動波形には制限されないからである。
【０１２０】
また、上述した実施の形態１から５のいずれにおいても、回路構成はＭＯＳＦＥＴを前提として説明しているが、ＩＧＢＴなどのトランジスタを用いてもよいことはいうまでもない。また、ＳｉＣやＧａＮなどのＳｉとは異なる素材を用いたトランジスタを用いてもよく、電流を導通あるいは遮断する機能を有する素子であれば、種々のものを用いることが可能である。
【産業上の利用可能性】
【０１２１】
本発明のＰＤＰ駆動回路およびプラズマディスプレイ装置は、発光効率が高く、かつ消費電力を削減する効果も得られるので、壁掛けテレビや大型モニターに好適である。
【図面の簡単な説明】
【０１２２】
【図１】本発明の実施の形態１におけるＰＤＰ駆動回路の動作に関し、維持期間中に走査電極に対して印加される電圧波形、および走査電極駆動回路中の維持回路と回収回路に含まれる各スイッチ素子のオンオフのタイミングを示す波形図
【図２】同ＰＤＰ駆動回路を構成する回収回路の動作時間と共振時間の比率に対する発光効率の関係を示すグラフ
【図３】本発明の実施の形態２におけるＰＤＰ駆動回路に含まれる回収回路の回路図
【図４】同ＰＤＰ駆動回路の動作に関し、維持期間中に走査電極に対して印加される電圧波形、および走査電極駆動回路中の維持回路と回収回路に含まれる各スイッチ素子のオンオフのタイミングを示す波形図
【図５】本発明の実施の形態３におけるＰＤＰ駆動回路に含まれる回収回路の回路図
【図６】本発明の実施の形態４におけるＰＤＰ駆動回路に含まれる回収回路の回路図
【図７】同ＰＤＰ駆動回路の回収回路に含まれる制御回路の回路図
【図８】同ＰＤＰ駆動回路の動作に関し、維持期間中に走査電極に対して印加される電圧波形、および走査電極駆動回路中の維持回路と回収回路に含まれる各スイッチ素子のオンオフのタイミングを示す波形図
【図９】従来例のＰＤＰの構成を示す斜視図
【図１０】従来例のＰＤＰの電極配列を示す図
【図１１】従来例のＰＤＰの各電極に対して１サブフィールド期間中に印加する電圧波形を示す波形図
【図１２】従来例のプラズマディスプレイ装置の構成を機能ブロック毎に示したブロック構成図
【図１３】従来例のＰＤＰ駆動回路における走査電極駆動回路および維持電極駆動回路を示す回路図
【図１４】同ＰＤＰ駆動回路の動作に関し、維持期間中に走査電極に対して印加される電圧波形、および走査電極駆動回路中の維持回路と回収回路に含まれる各スイッチ素子のオンオフのタイミングを示す波形図
【符号の説明】
【０１２３】
１  Ａ／Ｄコンバータ
２  映像信号処理回路
３  サブフィールド処理回路
４  データ電極駆動回路
５  走査電極駆動回路
６  維持電極駆動回路
１０  ＰＤＰ
２０  前面板
２１  フレキシブル配線板
２２  走査電極
２３  維持電極
２４  誘電体層
２５  保護層
２６  シャーシ部材
３０  背面板
３１  フレキシブル配線板
３２  データ電極
３３  誘電体層
３４  隔壁
３５  蛍光体層
５１、６１  維持回路
５２  初期化回路
５３  書込み回路
５４、５４Ａ、５４Ｂ、５４Ｃ、６２  回収回路
５５  制御回路
Ｃ１、Ｃ２  第一の回収コンデンサ
Ｃ３  第二の回収コンデンサ
Ｄ１、Ｄ３  第一のハイサイド回収ダイオード
Ｄ２、Ｄ４  第一のローサイド回収ダイオード
Ｄ５  昇圧ダイオード
Ｄ６  ダイオード
ＩＣ１  スキャンドライバ
Ｌ１、Ｌ２  第一のインダクタ
Ｌ３  第二のインダクタ
Ｌ４  第三のインダクタ
Ｒ１  抵抗
Ｓ１、Ｓ３  第一のハイサイド回収スイッチ素子
Ｓ２、Ｓ４  第一のローサイド回収スイッチ素子
Ｓ５、Ｓ７  第一のハイサイド維持スイッチ素子
Ｓ６、Ｓ８  第一のローサイド維持スイッチ素子
Ｓ９  第一の分離スイッチ素子
Ｓ１０  第二の分離スイッチ素子
Ｓ１１  ハイサイド初期化スイッチ素子
Ｓ１２  ローサイド初期化スイッチ素子
Ｓ１３  昇圧スイッチ素子
Ｓ１４  第二の回収スイッチ素子
Ｓ１５  スイッチ素子
【図１】
2008008980.tif 000003
【図２】
2008008980.tif 000004
【図３】
2008008980.tif 000005
【図４】
2008008980.tif 000006
【図５】
2008008980.tif 000007
【図６】
2008008980.tif 000008
【図７】
2008008980.tif 000009
【図８】
2008008980.tif 000010
【図９】
2008008980.tif 000011
【図１０】
2008008980.tif 000012
【図１１】
2008008980.tif 000013
【図１２】
2008008980.tif 000014
【図１３】
2008008980.tif 000015
【図１４】
2008008980.tif 000016