(57)【要約】      （修正有）【課題】大電流の流れ込みを防止することができる表示パネルの駆動装置、及びかかる駆動装置を搭載した表示装置を提供する。【解決手段】表示パネルを発光駆動させるべき各種駆動パルスを発生するドライバ内の最終段の一対のスイッチング素子の一方を駆動するプリドライバを設ける。プリドライバは、一方の端子に低電位が印加されているコンデンサと、オン状態時には上記コンデンサの両端子間を短絡させるスイッチング素子と、オン状態時には低電位を有する駆動信号を駆動制御ラインを介してスイッチング素子に送出するスイッチング素子と駆動制御ライン上の電位に応じてオン状態及びオフ状態の内の一方の状態に設定されるスイッチング素子と、上記コンデンサの他方の端子の電位に応じてオン状態及びオフ状態の内の一方の状態に設定されるスイッチング素子と、駆動制御ラインと表示ラインとを接続する抵抗を含む。【選択図】図７
2008261924.tif 000002
【特許請求の範囲】
【請求項１】
複数の表示ライン各々に画素を担う表示セルが形成されている表示パネルを駆動する表示パネルの駆動装置であって、
駆動制御ラインを介して供給された駆動信号が所定の第１電位を有する場合にはオン状態に設定されて前記第１電位を前記表示ラインに印加する一方、前記駆動信号が前記第１電位よりも低い第２電位を有する場合にはオフ状態に設定される第１スイッチング素子と、
第１制御信号に応じてオン状態及びオフ状態の内の一方の状態に設定され、当該オン状態時には前記第２電位を前記表示ラインに印加する第２スイッチング素子と、
前記駆動信号を前記駆動制御ラインを介して前記第１スイッチング素子に供給するプリドライバと、を備え、
前記プリドライバは、
一方の端子に前記第２電位が印加されているコンデンサと、
第２制御信号に応じてオン状態及びオフ状態の内の一方の状態に設定され、当該オン状態時には前記コンデンサの一方の端子及び他方の端子同士を短絡させる第３スイッチング素子と、
第３制御信号に応じてオン状態及びオフ状態の内の一方の状態に設定され、当該オン状態時には前記第２電位を有する前記駆動信号を前記駆動制御ラインに送出する第４スイッチング素子と、
前記駆動制御ライン上の電位に応じてオン状態及びオフ状態の内の一方の状態に設定され、当該オン状態時には前記第１電位を前記コンデンサの他方の端子に印加する第５スイッチング素子と、
前記コンデンサの他方の端子の電位に応じてオン状態及びオフ状態の内の一方の状態に設定され、当該オン状態時には前記第１電位を有する前記駆動信号を前記駆動制御ラインに送出する第６スイッチング素子と、
前記駆動制御ラインと前記表示ラインとを接続する抵抗と、を含むことを特徴とする表示パネルの駆動装置。
【請求項２】
前記第２及び第４スイッチング素子を共にオフ状態、前記第３スイッチング素子をオン状態に夫々設定してから所定の第１期間経過後に、前記第２〜第４スイッチング素子各々の内の第３スイッチング素子のみをオフ状態に切り替え、更に所定の第２期間経過後に前記第２及び第４スイッチング素子を共にオン状態に切り替えるべき前記第１〜第３制御信号を生成する駆動制御回路を更に含むことを特徴とする請求項１記載の表示パネルの駆動装置。
【請求項３】
前記第１及び第２スイッチング素子はｎチャネル型ＭＯＳトランジスタであることを特徴とする請求項１記載の表示パネルの駆動装置。
【請求項４】
前記表示セル各々は２次元平面上において配列された容量性発光素子であることを特徴とする請求項１記載の表示パネルの駆動装置。
【請求項５】
複数の表示ライン各々に画素を担う表示セルが形成されている表示パネルを備えた表示装置であって、
駆動制御ラインを介して供給された駆動信号が所定の第１電位を有する場合にはオン状態に設定されて前記第１電位を前記表示ラインに印加する一方、前記駆動信号が前記第１電位よりも低い第２電位を有する場合にはオフ状態に設定される第１スイッチング素子と、
第１制御信号に応じてオン状態及びオフ状態の内の一方の状態に設定され、当該オン状態時には前記第２電位を前記表示ラインに印加する第２スイッチング素子と、
前記駆動信号を前記駆動制御ラインを介して前記第１スイッチング素子に供給するプリドライバと、を備え、
前記プリドライバは、
一方の端子に前記第２電位が印加されているコンデンサと、
第２制御信号に応じてオン状態及びオフ状態の内の一方の状態に設定され、当該オン状態時には前記コンデンサの一方の端子及び他方の端子同士を短絡させる第３スイッチング素子と、
第３制御信号に応じてオン状態及びオフ状態の内の一方の状態に設定され、当該オン状態時には前記第２電位を有する前記駆動信号を前記駆動制御ラインに送出する第４スイッチング素子と、
前記駆動制御ライン上の電位に応じてオン状態及びオフ状態の内の一方の状態に設定され、当該オン状態時には前記第１電位を前記コンデンサの他方の端子に印加する第５スイッチング素子と、
前記コンデンサの他方の端子の電位に応じてオン状態及びオフ状態の内の一方の状態に設定され、当該オン状態時には前記第１電位を有する前記駆動信号を前記駆動制御ラインに送出する第６スイッチング素子と、
前記駆動制御ラインと前記表示ラインとを接続する抵抗と、を含むことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量性発光素子が配列されている表示パネルを駆動する駆動装置及び表示装置に関する。
【背景技術】
【０００２】
容量性発光素子としてプラズマ素子を用いた表示パネルとしてプラズマディスプレイパネル（ＰＤＰ）を搭載した表示装置（特許文献１参照）が製品化されている。
【０００３】
図１は、かかる表示装置の概略構成を示す図である。
【０００４】
図１において、表示パネルとしてのＰＤＰ１０には、Ｘ及びＹの１対にて１画面の各表示ライン（ｎ個の行）に対応した行電極対を為す行電極Ｙ1〜Ｙn及びＸ1〜Ｘnと、該行電極対に直交しかつ誘電体層及び放電空間を挟んで１画面の各列（ｍ個の列）に対応する列電極Ｄ1〜Ｄmとが形成されている。１対の行電極対（Ｘ、Ｙ）と１つの列電極Ｄとの交差部に、容量性発光素子としての放電セルが形成されている。
【０００５】
駆動制御回路５０は、映像信号にて示される輝度レベルを各画素毎の画素データに変換してこれをアドレスドライバ２０に供給する。更に、駆動制御回路５０は、サブフィールド法に基づいてＰＤＰ１０を階調駆動させるべき各種制御信号をＸ行電極ドライバ３０及びＹ行電極ドライバ４０各々に供給する。これにより、アドレスドライバ２０、Ｘ行電極ドライバ３０及びＹ行電極ドライバ４０は、映像信号における１フィールド又は１フレーム毎に、夫々がアドレス期間及びサスティン期間を含む複数のサブフィールド各々において、図２に示す如くＰＤＰ１０を駆動する。
【０００６】
すなわち、各サブフィールドのアドレス期間では、アドレスドライバ２０が、各画素データビット毎にその論理レベルに応じた電圧値を有する画素データパルスを生成し、これを１表示ライン分（ｍ個）毎の画素データパルス群ＤＰとして順次、ＰＤＰ１０の列電極Ｄ1〜Ｄmに印加する。尚、図２においては、ＰＤＰ１０の第１〜第ｎ表示ラインの内の第ｊ表示ラインに属する放電セル各々に対応したｍ個の画素データパルスからなる画素データパルス群ＤＰjのみを抜粋して示している。更に、アドレス期間では、Ｙ行電極ドライバ４０が、各画素データパルス群ＤＰに同期させて画素データの書込（又は消去）対象となる表示ラインを選択させるべき走査パルスＳＰを行電極Ｙ1〜Ｙn各々に順次択一的に印加する。ここで、走査パルスＳＰが印加された行電極Ｙに属する放電セルにおいて、上記画素データパルスのパルス電圧に応じて選択的にアドレス放電が生起され、壁電荷の形成（又は消去）が為される。これにより、各放電セルは、壁電荷が存在する状態（点灯モード）と、壁電荷が存在しない状態（消灯モード）の一方の状態に設定される。
【０００７】
サスティン期間では、Ｘ行電極ドライバ３０及びＹ行電極ドライバ４０が、各サブフィールドの輝度重みに対応した回数分だけ繰り返し、図２に示す如きサスティンパルスＩＰX及びＩＰYを行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnの各々に印加する。この際、かかるサスティンパルスの印加に応じて、上記点灯モードの状態に設定されている放電セルのみが繰り返しサスティン放電して、その放電に伴う発光状態を維持する。
【０００８】
尚、各サブフィールドの少なくとも１のサブフィールドでは、上記アドレス期間に先立ちリセット期間での動作を実行する。リセット期間では、Ｙ行電極ドライバ４０が、図２に示す如きリセットパルスＲＰYを生成し、これを全行電極Ｙに印加する。これにより、全放電セル内にリセット放電を生起させて、各放電セル内の残留壁電荷量を初期化する。
【０００９】
ここで、Ｙ行電極ドライバ４０には、図３に示す如く、上記リセットパルスＲＰYを生成する為のリセットドライバ部ＲＳＤ、走査パルスＳＰを生成する為のスキャンドライバ部ＳＣＤ及びサスティンパルスＩＰYを生成する為のサスティンドライバＳＵＤ部（特許文献１の図４参照）が搭載されている。
【００１０】
図２に示すように、上記リセット期間では、リセットドライバ部ＲＳＤのスイッチング素子Ｓ１７、及びスキャンドライバ部ＳＣＤのスイッチング素子Ｓ２１を共にオフ状態からオン状態に切り換える。これにより、スキャンドライバ部ＳＣＤに設けられている電源Ｂ６の正極端子に発生した電圧Ｖhがスイッチング素子Ｓ２１を介して行電極Ｙに印加されるので、図２に示す如く、行電極Ｙは電圧Ｖhの状態に遷移する。この際、サスティンドライバ部ＳＵＤの電源Ｂ３の正極性の電圧Ｖsが抵抗Ｒ１及び電源Ｂ６を介して行電極Ｙに印加されることになる。よって、行電極Ｙ上の電圧は、ＰＤＰ１０の負荷容量Ｃ0と抵抗Ｒ１との時定数により、図２に示す如き電圧Ｖhの状態から時間経過に伴い緩やかに増加する。そして、行電極Ｙ上の電圧が、電源Ｂ３と電源Ｂ６との直列接続によって生じる電圧(Ｖs＋Ｖh)に到達したら、スイッチング素子Ｓ１７及びＳ２１をオフ状態に切り換えると共に、スイッチング素子Ｓ１８及びＳ２２をオフ状態からオン状態に切り換える。これにより、スイッチング素子Ｓ２２、Ｓ１８、抵抗Ｒ２及びダイオードＤ７なる電流路ＣＲ２が形成され、行電極Ｙ上の電圧は図２に示す如く徐々に下降する。
【００１１】
すなわち、リセット期間では、２つの電源（Ｂ３、Ｂ６）を直列接続することにより、図２に示す如きピーク電圧(Ｖs＋Ｖh)を有するリセットパルスＲＰyを生成するのである。
【００１２】
ところが、このような構成のドライバでは、放電セルに異常放電が生じた場合、スイッチング素子Ｓ２１がオン状態のため、(Ｖs＋Ｖh)に伴う比較的大なる電流がスイッチング素子Ｓ２１に流れ込み、このスイッチング素子Ｓ２１が破損する虞があった。
【特許文献１】特開２００４−１９９０２６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明は、かかる問題を解決すべく為されたものであり、大電流の流れ込みを防止することができる表示パネルの駆動装置、及びかかる駆動装置を搭載した表示装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１４】
請求項１記載による表示パネルの駆動装置は、複数の表示ライン各々に画素を担う表示セルが形成されている表示パネルを駆動する表示パネルの駆動装置であって、駆動制御ラインを介して供給された駆動信号が所定の第１電位を有する場合にはオン状態に設定されて前記第１電位を前記表示ラインに印加する一方、前記駆動信号が前記第１電位よりも低い第２電位を有する場合にはオフ状態に設定される第１スイッチング素子と、第１制御信号に応じてオン状態及びオフ状態の内の一方の状態に設定され、当該オン状態時には前記第２電位を前記表示ラインに印加する第２スイッチング素子と、前記駆動信号を前記駆動制御ラインを介して前記第１スイッチング素子に供給するプリドライバと、を備え、前記プリドライバは、一方の端子に前記第２電位が印加されているコンデンサと、第２制御信号に応じてオン状態及びオフ状態の内の一方の状態に設定され、当該オン状態時には前記コンデンサの一方の端子及び他方の端子同士を短絡させる第３スイッチング素子と、第３制御信号に応じてオン状態及びオフ状態の内の一方の状態に設定され、当該オン状態時には前記第２電位を有する前記駆動信号を前記駆動制御ラインに送出する第４スイッチング素子と、前記駆動制御ライン上の電位に応じてオン状態及びオフ状態の内の一方の状態に設定され、当該オン状態時には前記第１電位を前記コンデンサの他方の端子に印加する第５スイッチング素子と、前記コンデンサの他方の端子の電位に応じてオン状態及びオフ状態の内の一方の状態に設定され、当該オン状態時には前記第１電位を有する前記駆動信号を前記駆動制御ラインに送出する第６スイッチング素子と、前記駆動制御ラインと前記表示ラインとを接続する抵抗と、を含む。
【００１５】
又、請求項５記載による表示装置は、複数の表示ライン各々に画素を担う表示セルが形成されている表示パネルを備えた表示装置であって、駆動制御ラインを介して供給された駆動信号が所定の第１電位を有する場合にはオン状態に設定されて前記第１電位を前記表示ラインに印加する一方、前記駆動信号が前記第１電位よりも低い第２電位を有する場合にはオフ状態に設定される第１スイッチング素子と、第１制御信号に応じてオン状態及びオフ状態の内の一方の状態に設定され、当該オン状態時には前記第２電位を前記表示ラインに印加する第２スイッチング素子と、前記駆動信号を前記駆動制御ラインを介して前記第１スイッチング素子に供給するプリドライバと、を備え、前記プリドライバは、一方の端子に前記第２電位が印加されているコンデンサと、第２制御信号に応じてオン状態及びオフ状態の内の一方の状態に設定され、当該オン状態時には前記コンデンサの一方の端子及び他方の端子同士を短絡させる第３スイッチング素子と、第３制御信号に応じてオン状態及びオフ状態の内の一方の状態に設定され、当該オン状態時には前記第２電位を有する前記駆動信号を前記駆動制御ラインに送出する第４スイッチング素子と、前記駆動制御ライン上の電位に応じてオン状態及びオフ状態の内の一方の状態に設定され、当該オン状態時には前記第１電位を前記コンデンサの他方の端子に印加する第５スイッチング素子と、前記コンデンサの他方の端子の電位に応じてオン状態及びオフ状態の内の一方の状態に設定され、当該オン状態時には前記第１電位を有する前記駆動信号を前記駆動制御ラインに送出する第６スイッチング素子と、前記駆動制御ラインと前記表示ラインとを接続する抵抗と、を含む。
【発明を実施するための最良の形態】
【００１６】
表示パネルを発光駆動させるべき各種駆動パルスを発生するドライバ内の最終段の一対のスイッチング素子の一方、つまりオン状態時に高電位を表示ラインに印加する第１スイッチング素子、及びオン状態時に低電位を表示パネルの表示ラインに印加する第２スイッチング素子各々の内の第１スイッチング素子、を駆動するプリドライバを設ける。プリドライバは、第１スイッチング素子をオン状態に設定する場合には高電位を有する駆動信号を駆動制御ラインを介して第１スイッチング素子に供給する一方、第１スイッチング素子をオフ状態に設定する場合には低電位を有する駆動信号を駆動制御ラインを介して第１スイッチング素子に供給する。この際、かかるプリドライバを、以下の如きコンデンサ、第３〜第６スイッチング素子及び抵抗にて構築する。上記コンデンサの両端子の内の一方の端子には低電位が印加されている。第３スイッチング素子は、オン状態時には上記コンデンサの両端を短絡させる。第４スイッチング素子は、オン状態時には低電位を有する駆動信号を上記駆動制御ラインに送出する。第５スイッチング素子は、上記駆動制御ライン上の電位に応じてオン及びオフ状態の内の一方の状態に設定され、当該オン状態時には高電位を上記コンデンサの他方の端子に印加する。第６スイッチング素子は、上記コンデンサの他方の端子の電位に応じてオン状態及びオフ状態の内の一方の状態に設定され、当該オン状態時には高電位を有する駆動信号を上記駆動制御ラインに送出する。
【００１７】
ここで、第２及び第４スイッチング素子を共にオフ状態、第３スイッチング素子をオン状態に夫々設定してから所定の第１期間経過後に、第２〜第４スイッチング素子各々の内の第３スイッチング素子のみをオフ状態に切り替え、更に所定の第２期間経過後に第２及び第４スイッチング素子を共にオン状態に切り替える。かかるスイッチング制御により、表示セルを初期化する為のリセットパルスが生成される。
【００１８】
尚、上記第３スイッチング素子をオフ状態に切り替えた後は、第６スイッチング素子は、上記コンデンサの他方の端子の電位によってオン状態を維持している。よって、この間、表示ラインが接地電位に短絡していると、上記抵抗を介して表示ラインに接続されている駆動制御ライン上の電位が低下し、第５スイッチング素子がオン状態に遷移する。よって、上記コンデンサの他方の端子には、第５スイッチング素子を介して高電位が印加されるようになり、このコンデンサは充電動作を開始する。これにより、コンデンサの他方の端子電位が上昇し、それ故に第６スイッチング素子はオン状態を維持できなくなり、オフ状態に遷移する。
【００１９】
従って、表示ラインが何らかの原因で接地電位に短絡してしまったが故に、第１スイッチング素子に大電流が流れ込む虞が生じる場合には、プリドライバの動作により、自動的に第１スイッチング素子がオフ状態に切り替わるので、大電流の流れ込みが阻止される。
【実施例】
【００２０】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【００２１】
図４は、本発明による駆動装置を搭載した表示装置としてのプラズマディスプレイ装置の概略構成を示す図である。
【００２２】
図４において、プラズマディスプレイパネルとしてのＰＤＰ１０は、２次元表示画面の縦方向（垂直方向）に夫々伸長している列電極Ｄ1〜Ｄm、横方向（水平方向）に夫々伸長しており、且つＸ及びＹ交互に配置されている行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnが形成されている。尚、互いに隣接する一対の行電極Ｘ及びＹにて、ＰＤＰ１０の１表示ライン分の表示を行う。すなわち、ＰＤＰ１０は、行電極Ｘ1及びＹ1からなる第１表示ライン、行電極Ｘ2及びＹ2からなる第２表示ライン、・・・、行電極Ｘn及びＹnからなる第ｎ表示ラインを備える。これら第１〜第ｎ表示ラインと、列電極Ｄ1〜Ｄとの間には放電ガスが封入された放電空間が設けられており、この放電空間を含む行電極と列電極との各交叉部に画素に対応した放電セル（表示セル）が形成される構造となっている。
【００２３】
駆動制御回路５００は、入力された映像信号を各画素毎の画素データに変換し、この画素データを各ビット桁毎に分割して画素データビットを得る。そして、駆動制御回路５００は、同一ビット桁同士にて各表示ライン分(ｍ個)ずつ画素データビットをアドレスドライバ２０に供給する。更に、駆動制御回路５００は、図５に示す如きサブフィールド法に基づく発光駆動シーケンスに従ってＰＤＰ１０を駆動させるべく、各種制御信号(後述する)をアドレスドライバ２０、Ｘ行電極ドライバ３０及びＹ行電極ドライバ４００各々に供給する。図５に示す発光駆動シーケンスは、入力映像信号における１フィールド又は１フレーム（以下、単位表示期間と称する）毎に、夫々がアドレス期間Ｗ及びサスティン期間Ｉを含むＮ個のサブフィールドＳＦ１〜ＳＦ（Ｎ）にてＰＤＰ１０を階調駆動させるものである。尚、図５に示す発光駆動シーケンスでは、先頭のサブフィールドＳＦ１に限りリセット期間Ｒを含んでいる。
【００２４】
アドレスドライバ２０、Ｘ行電極ドライバ３０及びＹ行電極ドライバ４００各々は、上記リセット期間Ｒ、アドレス期間Ｗ及びサスティン期間Ｉ各々において、図６に示す如き各種駆動パルスをＰＤＰ１０の列電極Ｄ、行電極Ｘ及びＹに印加する。
【００２５】
すなわち、先ず、リセット期間Ｒでは、Ｘ行電極ドライバ３０が、図６に示す如き負極性のピーク電位を有するリセットパルスＲＰXを全行電極Ｘに印加する。更に、リセット期間Ｒでは、かかるリセットパルスＲＰXに同期させて、Ｙ行電極ドライバ４００が図６に示す如き正極性のピーク電位を有するリセットパルスＲＰYを生成し、これを全行電極Ｙに印加する。これらリセットパルスＲＰX及びＲＰYの印加に応じて、全放電セル内においてリセット放電が生起され、各放電セル内の残留壁電荷量が所定値に初期化される。
【００２６】
次に、アドレス期間Ｗでは、アドレスドライバ２０が、各画素データビット毎にその論理レベルに応じた電圧値を有する画素データパルスを生成し、これを１表示ライン分（ｍ個）毎の画素データパルス群ＤＰとして図６に示す如く順次、ＰＤＰ１０の列電極Ｄ1〜Ｄmに印加する。更に、アドレス期間Ｗでは、Ｙ行電極ドライバ４００が、各画素データパルス群ＤＰに同期させて画素データの書込（又は消去）対象となる表示ラインを選択させるべき負極性の走査パルスＳＰを図６に示すように行電極Ｙ1〜Ｙn各々に順次択一的に印加する。ここで、走査パルスＳＰが印加された行電極Ｙに属する放電セルにおいて、上記画素データパルスのパルス電圧に応じて選択的にアドレス放電が生起され、壁電荷の形成（又は消去）が為される。これにより、各放電セルは、壁電荷が存在する状態（点灯モード）と、壁電荷が存在しない状態（消灯モード）の一方の状態に設定される。
【００２７】
サスティン期間Ｉでは、Ｘ行電極ドライバ３０及びＹ行電極ドライバ４００が、各サブフィールドの輝度重みに対応した回数分だけ繰り返し、図６に示す如きサスティンパルスＩＰX及びＩＰYを行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnの各々に印加する。この際、かかるサスティンパルスの印加に応じて、上記点灯モードの状態に設定されている放電セルのみが繰り返しサスティン放電して、その放電に伴う発光状態を維持する。
【００２８】
以下に、Ｙ行電極ドライバ４００による上記リセットパルスＲＰY、走査パルスＳＰ及びサスティンパルスＩＰYの生成動作について説明する。
【００２９】
図７は、かかるＹ行電極ドライバ４００の内部構成の一部を示す図である。
【００３０】
図７に示す如く、Ｙ行電極ドライバ４００は、リセットパルスを生成するリセットドライバＲＳＤ、サスティンパルスＩＰYを生成するサスティンドライバＳＵＤ、走査パルスＳＰを生成して行電極Ｙに印加するスキャンドライバＳＣＤ、及びこのＳＣＤを駆動制御するプリドライバＰＲＤを備える。上記スキャンドライバＳＣＤは、サスティンドライバＳＵＤにて生成されたサスティンパルスＩＰYを行電極Ｙに中継供給する役目も担う。更に、かかるスキャンドライバＳＣＤは、リセットドライバＲＳＤにて生成されたリセットパルスのピーク電位を高めたものをリセットパルスＲＰYとして生成し、これを行電極Ｙに中継供給する機能（後述する）を有する。尚、図７においては、リセットドライバＲＳＤ、サスティンドライバＳＵＤ、スキャンドライバＳＣＤ、及びプリドライバＰＲＤを夫々１系統ずつ示しているが、スキャンドライバＳＣＤ及びプリドライバＰＲＤに関しては、行電極Ｙ1〜Ｙnの各々毎に設けられている。
【００３１】
図７に示すように、サスティンドライバＳＵＤは、電源Ｂ１、スイッチング素子Ｓ１１〜Ｓ１４、コイルＬ３、Ｌ４、ダイオードＤ３、Ｄ４、及びコンデンサＣ２を含む。コンデンサＣ２は、その一端がＰＤＰ１０の接地電位としてのＰＤＰ接地電位に設定されている。バイポーラトランジスタからなるスイッチング素子Ｓ１１〜Ｓ１４は、夫々駆動制御回路５００から供給されたスイッチング信号ＳＷ１１〜ＳＷ１４に応じてオン状態及びオフ状態の内の一方の状態に設定される。この際、スイッチング素子Ｓ１１がオン状態に設定されると、コンデンサＣ２の他端に生じた電位がコイルＬ３及びダイオードＤ３を介して接続ラインＣＬ１上に印加される。又、スイッチング素子Ｓ１２がオン状態に設定されると、接続ラインＣＬ１上の電位がコイルＬ４及びダイオードＤ４を介してコンデンサＣ２の他端に印加される。この際、コンデンサＣ２は、この接続ラインＣＬ１上の電位によって充電される。又、スイッチング素子Ｓ１３がオン状態に設定されると、電源Ｂ１が発生した正極性の電源電位ＶSUSが接続ラインＣＬ１上に印加される。又、スイッチング素子Ｓ１４がオン状態に設定されると、接続ラインＣＬ１がＰＤＰ接地電位に設定される。
【００３２】
ここで、図７に示す如きスイッチング素子Ｓ１５が、駆動制御回路５００から供給されたスイッチング信号ＳＷ１５に応じてオン状態に設定されると、前述した如く接続ラインＣＬ１と後述する接続ラインＣＬ２とが電気的に接続される。  リセットドライバＲＳＤは、電源Ｂ２、スイッチング素子Ｓ１７、Ｓ１８、抵抗Ｒ１、Ｒ２及びダイオードＤ７を含む。バイポーラトランジスタからなるスイッチング素子Ｓ１７及びＳ１８は、夫々駆動制御回路５００から供給されたスイッチング信号ＳＷ１７及びＳＷ１８に応じてオン状態及びオフ状態の内の一方の状態に設定される。この際、スイッチング素子Ｓ１７がオン状態に設定されると、電源Ｂ２が発生した正極性の電源電位Ｖrstが抵抗Ｒ１を介して接続ラインＣＬ２上に印加される。一方、スイッチング素子Ｓ１８がオン状態に設定されると、接続ラインＣＬ２が抵抗Ｒ２及びダイオードＤ７を介して接地される。
【００３３】
スキャンドライバＳＣＤは、電源Ｂ３、Ｂ４、スイッチング素子Ｓ１９、Ｓ２１、Ｓ２２、及び抵抗Ｒ３を含む。バイポーラトランジスタからなるスイッチング素子Ｓ１９及びＳ２２は、夫々駆動制御回路５００から供給されたスイッチング信号ＳＷ１９及びＳＷ２１に応じてオン状態及びオフ状態の内の一方の状態に設定される。この際、スイッチング素子Ｓ１９がオン状態に設定されると、電源Ｂ３が発生した負極性の電源電位(−Ｖofs)が抵抗Ｒ３を介して接続ラインＣＬ２上に印加される。又、スイッチング素子Ｓ２２がオン状態に設定されると、接続ラインＣＬ２上の電位が行電極Ｙに印加される。直流の電源電位Ｖhを発生する電源Ｂ４の正極端子は電源ラインＰＬに接続されており、その負極端子は接続ラインＣＬ２に接続されている。バイポーラトランジスタからなるスイッチング素子Ｓ２１は、プリドライバＰＲＤから駆動制御ラインＧＬを介して供給された駆動信号に応じてオン状態及びオフ状態の内の一方の状態に設定される。すなわち、スイッチング素子Ｓ２１は、かかる駆動信号が電源ラインＰＬ上の電位を有する場合にはオン状態に設定される一方、この駆動信号が接続ラインＣＬ２上の電位（電源ラインＰＬ上の電位よりも小なる電位）を有する場合にはオフ状態に設定される。この際、スイッチング素子Ｓ２１がオン状態に設定されると、電源ラインＰＬ上の電位がスイッチング素子Ｓ２１を介して行電極Ｙに印加される。
【００３４】
プリドライバＰＲＤは、ｎチャネル型ＭＯＳ（metal oxide semiconductor）トランジスタからなるスイッチング素子Ｓ２３及びＳ２４、ｐチャネル型ＭＯＳトランジスタからなるスイッチング素子Ｓ２５及びＳ２６、コンデンサＣＱ、及び抵抗ＲＲからなる。コンデンサＣＱにおける一方の端子ＴＭ１には接続ラインＣＬ２上の電位が印加されており、他方の端子ＴＭ２には、スイッチング素子Ｓ２３のソース端子、スイッチング素子Ｓ２５のドレイン端子、スイッチング素子Ｓ２６のゲート端子が夫々接続されている。スイッチング素子Ｓ２３及びＳ２４は、駆動制御回路５００から供給されたスイッチング信号ＳＷ２３及びＳＷ２４に応じて夫々オン状態及びオフ状態の内の一方の状態に設定される。ここで、スイッチング素子Ｓ２３がオン状態に設定されると、コンデンサＣＱの端子ＴＭ１及び端子ＴＭ２同士が短絡されると共に、接続ラインＣＬ２上の電位がスイッチング素子Ｓ２６のゲート端子に印加される。かかるゲート端子に印加された電位に応じてスイッチング素子Ｓ２６はオン状態に設定され、電源ラインＰＬ上の電位を有する駆動信号を駆動制御ラインＧＬを介してスイッチング素子Ｓ２１に供給する。これにより、スイッチング素子Ｓ２１はオン状態に設定され、電源ラインＰＬ上の電位を行電極Ｙに印加する。尚、かかる電源ラインＰＬ上の電位は、スイッチング素子Ｓ２６を介して抵抗ＲＲの一端及びスイッチング素子Ｓ２５のゲート端子にも夫々印加される。このゲート端子に印加された電位に応じてスイッチング素子Ｓ２５がオン状態に設定されると、電源ラインＰＬ上の電位がコンデンサＣＱの端子ＴＭ２及びスイッチング素子Ｓ２６のゲート端子に夫々印加される。この際、コンデンサＣＱでは、その端子ＴＭ２に印加された電位に基づく充電が為される。尚、駆動制御ラインＧＬは抵抗ＲＲを介して行電極Ｙに接続されている。又、スイッチング素子Ｓ２４がオン状態に設定されると、スイッチング素子Ｓ２４は、接続ラインＣＬ２上の電位を有する駆動信号を駆動制御ラインＧＬを介してスイッチング素子Ｓ２１に供給する。これにより、スイッチング素子Ｓ２１はオフ状態に設定される。
【００３５】
駆動制御回路５００は、上記スイッチング素子Ｓ１１〜Ｓ２２、Ｓ２３〜Ｓ２６各々を図８に示す如くオンオフ制御する。
【００３６】
すなわち、駆動制御回路５００は、サスティン期間Ｉでは、図７に示す如きスイッチング素子Ｓ１５、及びスキャンドライバＳＣＤのスイッチングトランジスタＳ２２各々を共にオン状態に固定設定する。更に、この間、駆動制御回路５００は、図８に示す如きスイッチングシーケンスＳＳＹに従って、サスティンドライバＳＵＤのスイッチング素子Ｓ１１〜Ｓ１４をオンオフ制御する。スイッチングシーケンスＳＳＹによれば、先ず、スイッチング素子Ｓ１１〜Ｓ１４及びＳ１７〜Ｓ２２の内のＳ１１のみがオン状態となり、コンデンサＣ２に蓄積されていた電荷に伴う電流がコイルＬ３、ダイオードＤ３、スイッチング素子Ｓ１５、スイッチング素子Ｓ２２を介して行電極Ｙに流れ込む。これにより、行電極Ｙの電位は図８に示す如く徐々に上昇して行く。次に、上記スイッチング素子Ｓ１１と共にＳ１３がオン状態となり、電源Ｂ１が発生した電源電位ＶSUSがスイッチング素子Ｓ１５及びスイッチング素子Ｓ２２を介して行電極Ｙに印加される。これにより、行電極Ｙ上の電位は図８に示す如く電源電位ＶSUSに固定される。そして、スイッチング素子Ｓ１１〜Ｓ１４の内のＳ１２のみがオン状態となり、行電極Ｘ及びＹ間の負荷容量Ｃ0に蓄えられていた電荷に伴う電流が行電極Ｙ、スイッチング素子Ｓ２２、Ｓ１５、コイルＬ４、ダイオードＤ４を介してコンデンサＣ２に流れ込む。これにより、行電極Ｙ上の電位は図８に示す如く徐々に下降して行く。かかるスイッチングシーケンスＳＳＹに従った動作により、サスティンドライバＳＵＤは、図８に示す如き波形を有するサスティンパルスＩＰYを生成し、これをスイッチング素子Ｓ１５及びスキャンドライバＳＣＤのスイッチング素子Ｓ２２を介して行電極Ｙに供給する。尚、サスティン期間Ｉでは、このサブフィールドの輝度重みに対応した回数分だけ、スイッチングシーケンスＳＳＹに従った動作を繰り返し実行することにより、サスティンドライバＳＵＤは、このサブフィールドの輝度重みに対応した回数分だけ繰り返しサスティンパルスＩＰYを行電極Ｙに印加する。
【００３７】
又、図８に示すアドレス期間Ｗでは、駆動制御回路５００は、スイッチング素子Ｓ１５をオン状態からオフ状態に切り替えると共にスキャンドライバＳＣＤのスイッチング素子Ｓ１９をオフ状態からオン状態に切り替えて、その状態（Ｓ１５：オフ状態、Ｓ１９：オン状態）を維持させる。これにより、スキャンドライバＳＣＤにおける電源Ｂ３が発生した負極性の電源電位（−Ｖofs）が抵抗Ｒ３を介して接続ラインＣＬ２に印加されると共に、電源Ｂ４が発生した正極性の電源電位Ｖhが電源ラインＰＬに印加される。この間、駆動制御回路５００は、スキャンドライバＳＣＤのスイッチング素子Ｓ２２をオン状態からオフ状態に切り替える。更に、プリドライバＰＲＤのスイッチング素子Ｓ２４をオン状態からオフ状態に切り替えると共にスイッチング素子Ｓ２３をオフ状態からオン状態に切り替える。これにより、接続ラインＣＬ２上の電位（負極性の電源電位−Ｖofs）がスイッチング素子Ｓ２３を介してスイッチング素子Ｓ２６のゲート端子に供給され、このスイッチング素子Ｓ２６はオン状態に遷移する。すると、スイッチング素子Ｓ２６は、電源ラインＰＬ上の電源電位Ｖhを有する駆動信号を駆動制御ラインＧＬを介してスイッチング素子Ｓ２１に供給する。この際、スイッチング素子Ｓ２１はオン状態となる。よって、この間、スイッチング素子Ｓ２１は、電源ラインＰＬ上の電源電位Ｖhを行電極Ｙに印加し、その状態を図８に示すように維持する。その後、駆動制御回路５００は、画素データの書込（又は消去）対象となる行電極Ｙに設けられているプリドライバＰＲＤのスイッチング素子Ｓ２３を所定期間だけオフ状態に設定すると共にスイッチング素子Ｓ２４を所定期間だけオン状態に設定する。スイッチング素子Ｓ２４がオン状態に設定されると、このＳ２４は、接続ラインＣＬ２上の電位（負極性の電源電位−Ｖofs）を有する駆動信号を駆動制御ラインＧＬを介してスイッチング素子Ｓ２１に供給する。これにより、スイッチング素子Ｓ２１がオフ状態に設定される。更に、この所定期間の間だけ、駆動制御回路５００は、スキャンドライバＳＣＤのスイッチング素子Ｓ２２をオン状態に設定する。これにより、電源Ｂ３によって生成された負極性の電源電位（−Ｖofs）が、スイッチング素子Ｓ１９、抵抗Ｒ３、及びスイッチング素子Ｓ２２を介して行電極Ｙに印加される。すなわち、行電極Ｙ上の電位が正極性の電源電位Ｖhの状態から負極性の電源電位（−Ｖofs）の状態に遷移することにより、図８に示す如き負極性の走査パルスＳＰが生成されるのである。
【００３８】
又、図８において、リセット期間Ｒでは、駆動制御回路５００は、先ず、スイッチング素子Ｓ１５、リセットドライバＲＳＤのスイッチング素子Ｓ１７、Ｓ１８及びスキャンドライバＳＣＤのスイッチング素子Ｓ１９及びＳ２２各々をオフ状態に設定する。これにより、接続ラインＣＬ２は、電源Ｂ４の負極端子の電位に設定される。更に、駆動制御回路５００は、プリドライバＰＲＤのスイッチング素子Ｓ２４をオフ状態に設定すると共に、図８に示す如きアクティブ駆動期間ＡＴの間だけスイッチング素子Ｓ２３をオン状態に設定する。これにより、電源Ｂ４の負極端子の電位がスイッチング素子Ｓ２３を介してスイッチング素子Ｓ２６のゲート端子に供給され、このスイッチング素子Ｓ２６がオン状態に設定される。よって、スイッチング素子Ｓ２６は、この時点での電源ラインＰＬ上の電源電位Ｖhを有する駆動信号を駆動制御ラインＧＬを介してスイッチング素子Ｓ２１に供給する。これにより、スイッチング素子Ｓ２１がオン状態に設定される。すると、かかる電源電位Ｖhがスイッチング素子Ｓ２１を介して行電極Ｙに印加され、図８に示すように、行電極Ｙ上の電位が０ボルトから電位Ｖhに遷移する。
【００３９】
その後、駆動制御回路５００は、リセットドライバＲＳＤのスイッチング素子Ｓ１７をオフ状態からオン状態に切り替える。これにより、接続ラインＣＬ２は、電源Ｂ２によって生成された電源電位Ｖrstに設定される。又、電源ラインＰＬは、電源電位Ｖhの状態から、この電源電位Ｖhに電源Ｂ２にて生成された電源電位Ｖrstを加算した電源電位（Ｖrst＋Ｖh）に向けて徐々に上昇する。よって、かかる電源ラインＰＬ上の電位がスイッチング素子Ｓ２１を介して行電極Ｙに印加されるので、図８に示すように行電極Ｙ上の電位は電源電位Ｖhの状態から徐々に上昇する。尚、この間（アクティブ駆動期間ＡＴ）、スイッチング素子Ｓ２３がオン状態にあるので、コンデンサＣＱの端子ＴＭ１及びＴＭ２同士が短絡される。従って、図８に示す如く、アクティブ駆動期間ＡＴの経過後にスイッチング素子Ｓ２３がオフ状態に切り替わっても、コンデンサＣＱの端子ＴＭ２からは、スイッチング素子Ｓ２６をオン状態に維持させ得る低電位がこのＳ２６のゲート端子に供給され続ける。つまり、スイッチング素子Ｓ２６は、スイッチング素子Ｓ２３がオフ状態に切り替わった後もそのままオン状態を保持し（容量保持期間ＣＨＴ）、スイッチング素子Ｓ２１のオン状態を維持させる。それに伴い、行電極Ｙ上の電位も継続して上昇し、電源電位（Ｖrst＋Ｖh）の状態に到る。ここで、駆動制御回路５００は、スイッチング素子Ｓ１７をオフ状態に切り替える。その後、駆動制御回路５００は、スイッチング素子Ｓ１３及びＳ１５を夫々図８に示すように所定の短期間だけオン状態に設定すると共に、スイッチング素子Ｓ２２及びＳ２４を夫々オフ状態からオン状態に切り替える。この際、スイッチング素子Ｓ２４がオン状態になることにより、接続ラインＣＬ２上の電位、つまり、電源Ｂ１によって生成された電源電位ＶSUSを有する駆動信号が駆動制御ラインＧＬを介してスイッチング素子Ｓ２１に供給されるので、スイッチング素子Ｓ２１はオフ状態に遷移する。更に、この間、電源Ｂ１によって生成された電源電位ＶSUSがスイッチング素子Ｓ１３、Ｓ１５及びＳ２２を介して行電極Ｙに印加されるので、行電極Ｙ上の電位は図８に示す如く電源電位ＶSUSの状態に設定される。その後、駆動制御回路５００は、スイッチング素子Ｓ１５をオフ状態に切り替えると共に、スイッチング素子Ｓ１８をオン状態に切り替える。これにより、接続ラインＣＬ２上の電位は、抵抗Ｒ２及びダイオードＤ７を介して接地されるので、行電極Ｙ上の電位は、図８に示す如く抵抗Ｒ２及び負荷容量Ｃoによる時定数に従って徐々に低下する。
【００４０】
以上の如き一連のスイッチング制御により、図８に示す如き波形を有するリセットパルスＲＰYが生成され、これが行電極Ｙに印加されることになる。
【００４１】
ここで、比較的高電位となるリセットパルスＲＰYの正極性ピーク電位（Ｖh＋Ｖrst）がスイッチング素子Ｓ２１によって行電極Ｙに印加されている際に、行電極Ｙが何らかの原因で接地電位に短絡してしまうと、このスイッチング素子Ｓ２１には大電流が流れ込む虞が生じる。
【００４２】
そこで、行電極Ｙが接地電位に短絡してしまった場合には、プリドライバＰＲＤにおいて、スイッチング素子Ｓ２１を強制的にオフ状態に切り替えることによりこのＳ２１を保護する保護動作が働くようになっている。
【００４３】
以下に、かかる保護動作について説明する。
【００４４】
通常、プリドライバＰＲＤのスイッチング素子Ｓ２６は、図８に示す如くリセットパルスＲＰYの立上がり期間、つまり行電極Ｙの電位が０ボルトの状態から正極性のピーク電位（Ｖh＋Ｖrst）に到るまでの期間に亘りオン状態に設定される。これにより、スイッチング素子Ｓ２６は、この期間中に亘りスイッチング素子Ｓ２１をオン状態に維持させるべき駆動信号を駆動制御ラインＧＬを介してスイッチング素子Ｓ２１に供給する。この際、プリドライバＰＲＤのスイッチング素子Ｓ２６は、かかる立上がり期間の前半部（アクティブ駆動期間ＡＴ）では、スイッチング素子Ｓ２３からの低電位（Ｖrst）印加によってオン状態に設定されている。ところが、その後半部（容量保持期間ＣＨＴ）では、スイッチング素子Ｓ２６は、コンデンサＣＱに蓄積されている電荷に伴って発生した端子ＴＭ２の電位によってオン状態に維持されているので、そのスイッチング動作は不安定な状態にある。よって、この容量保持期間ＣＨＴにおいて行電極Ｙが接地電位に短絡してしまうと、その影響が抵抗ＲＲを介して駆動制御ラインＧＬに反映され、駆動制御ラインＧＬ上の電位が一時的に接地電位（低電位）に遷移する。これにより、スイッチング素子Ｓ２５はオフ状態からオン状態に遷移する。スイッチング素子Ｓ２５がオン状態に遷移すると、かかるスイッチング素子Ｓ２５を介して電源電位（Ｖh＋Ｖrst）がコンデンサＣＱの端子ＴＭ２に印加され、コンデンサＣＱが充電動作を開始する。すると、スイッチング素子Ｓ２６のゲート端子の電位が上昇し、このスイッチング素子Ｓ２６はオン状態からオフ状態に遷移する。よって、この間、駆動制御ラインＧＬの電位は抵抗ＲＲを介して行電極Ｙ上の電位、つまり接地電位に維持される。これにより、スイッチング素子Ｓ２１が強制的に、オン状態からオフ状態に切り替わり、このスイッチング素子Ｓ２１への大電流の流れ込みが阻止されるのである。
【００４５】
以上の如く、プリドライバＰＲＤにおいては、行電極Ｙが何らかの原因によって接地電位に短絡されると、
・スイッチング素子Ｓ２５がオフ状態からオン状態に遷移
・コンデンサＣＱの充電開始
・スイッチング素子Ｓ２６がオン状態からオフ状態に遷移
なる一連の動作が自動的に為される。これにより、スイッチング素子Ｓ２１が強制的にオフ状態に切り替えられて、大電流の流れ込みが阻止されるのである。
【００４６】
尚、図７に示す実施例においては、スキャンドライバＳＣＤにおけるスイッチング素子Ｓ２１及びＳ２２として、夫々バイポーラトランジスタを用いるようにしているが、図９に示す如く、ｎチャネル型のＭＯＳトランジスタを採用しても良い。
【図面の簡単な説明】
【００４７】
【図１】プラズマディスプレイ装置の概略構成を示す図である。
【図２】図１に示されるＰＤＰ１０に印加される各種駆動パルスと、各駆動パルスの生成動作とを表す図である。
【図３】図１に示されるＸ行電極ドライバ３０及びＹ行電極ドライバ４０各々の内部構成を示す図である。
【図４】本発明による駆動装置を搭載したプラズマディスプレイ装置の概略構成を示す図である。
【図５】図４に示されるプラズマディスプレイ装置に搭載されているＰＤＰ１０を駆動する際の発光駆動シーケンスの一例を示す図である。
【図６】図４に示されるアドレスドライバ２０、Ｘ行電極ドライバ３０、及びＹ行電極ドライブ４００によって、１サブフィールド内でＰＤＰ１０に印加される各種駆動パルスを示す図である。
【図７】Ｙ行電極ドライバ４００の内部構成の一例を示す図である。
【図８】Ｙ行電極ドライバ４００におけるスイッチング素子Ｓ１１〜Ｓ２２、Ｓ２３〜Ｓ２６各々のスイッチング制御動作を表す図である。
【図９】Ｙ行電極ドライバ４００の内部構成の他の一例を示す図である。
【符号の説明】
【００４８】
１０        ＰＤＰ
４００      Ｙ行電極ドライバ
ＰＲＤ      プリドライバ
ＲＳＤ      リセットドライバ
ＳＣＤ      スキャンドライバ
【図１】
2008261924.tif 000003
【図２】
2008261924.tif 000004
【図３】
2008261924.tif 000005
【図４】
2008261924.tif 000006
【図５】
2008261924.tif 000007
【図６】
2008261924.tif 000008
【図７】
2008261924.tif 000009
【図８】
2008261924.tif 000010
【図９】
2008261924.tif 000011