(57)【要約】【課題】不良が生じにくい素子構造及び当該素子を有する半導体装置を提供することを課題とする。【解決手段】第１の電極層と第２の電極層からなる一対の電極層間に有機化合物を含む層を有する素子構造とし、一対の電極層のうち、少なくとも一方の電極層のヤング率を７．５×１０１０Ｎ／ｍ２以下とする。作製される素子の用途に応じた有機化合物を用いて有機化合物を含む層を形成し、記憶素子、発光素子、圧電素子、有機トランジスタ素子を形成する。【選択図】図１
2008124448.tif 000002
【特許請求の範囲】
【請求項１】
可撓性を有する基板と、
前記可撓性を有する基板上に記憶素子と、
を有し、
前記記憶素子は、第１の電極層と第２の電極層との間に有機化合物を含む層を有し、
前記第２の電極層は、ヤング率７．５×１０１０Ｎ／ｍ２以下であることを特徴とする半導体装置。
【請求項２】
可撓性を有する基板と、
前記可撓性を有する基板上に発光素子と、
を有し、
前記発光素子は、第１の電極層と第２の電極層との間に有機化合物を含む層を有し、
前記第２の電極層は、ヤング率７．５×１０１０Ｎ／ｍ２以下であることを特徴とする半導体装置。
【請求項３】
請求項１又は請求項２において、
前記第２の電極層は、膜厚１０ｎｍ以上２００ｎｍ以下であることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第２の電極層は、インジウム（Ｉｎ）、バリウム（Ｂａ）、鉛（Ｐｂ）、カルシウム（Ｃａ）、ビスマス（Ｂｉ）、マグネシウム（Ｍｇ）、錫（Ｓｎ）、又はアルミニウム（Ａｌ）のうち少なくとも１つを含むことを特徴とする半導体装置。
【請求項５】
第１の基板上に剥離層を形成し、
前記剥離層上に第１の電極層と、
前記第１の電極層上に有機化合物を含む層と、
前記有機化合物を含む層上にヤング率７．５×１０１０Ｎ／ｍ２以下の第２の電極層と、を有する素子層を形成し、
前記素子層を第２の基板へ固定した後、前記素子層から前記第１の基板を剥離
することを特徴とする半導体装置の作製方法。
【請求項６】
請求項５において、
前記素子層の有する第２の電極層は膜厚１０ｎｍ以上２００ｎｍ以下とすることを特徴とする半導体装置の作製方法。
【請求項７】
請求項５又は請求項６において、
前記素子層から前記第１の基板を剥離した後、前記素子層に可撓性を有する第３の基板を固定することを特徴とする半導体装置の作製方法。
【請求項８】
請求項５乃至請求項７のいずれか一において、
前記第２の基板としては可撓性を有する基板を用いることを特徴とする半導体装置の作製方法。
【請求項９】
請求項５乃至請求項８のいずれか一において、
前記第２の電極層としては、インジウム（Ｉｎ）、バリウム（Ｂａ）、鉛（Ｐｂ）、カルシウム（Ｃａ）、ビスマス（Ｂｉ）、マグネシウム（Ｍｇ）、錫（Ｓｎ）、又はアルミニウム（Ａｌ）のうち少なくとも１つを含む材料を用いて形成することを特徴とする半導体装置の作製方法。
【請求項１０】
請求項５乃至請求項９のいずれか一において、
前記素子層には、記憶素子、発光素子、圧電素子、又は有機トランジスタ素子が形成されていることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその作製方法に関する。特に、有機化合物を含む層を有する素子を有する半導体装置に関する。
【背景技術】
【０００２】
近年、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴等の情報を明確にし、生産・管理等に役立てるといった個体認識技術が注目されている。その中でも、非接触でデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置として、特にＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）（ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）タグ、無線タグ、電子タグ、無線チップともよばれる）等が企業内、市場等で導入され始めている。
【０００３】
これらの半導体装置の多くは、シリコン（Ｓｉ）等の半導体基板を用いた回路（以下、ＩＣ（Ｉｎｔｅｒｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）チップとも記す）とアンテナと、を有し、当該ＩＣチップは記憶回路（以下、メモリとも記す）や制御回路等から構成されている。
【０００４】
このような半導体装置の作製工程において、製造コストを下げるために、ガラス基板上に作製した素子、周辺回路等を、プラスチック基板等の安価な基板へ転置する工程が行われている（例えば、特許文献１参照）。  
【特許文献１】特開平１１−０９７３５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ガラス基板上に作製した素子をプラスチック基板上に転置することで、折り曲げたりすることのできる極薄の半導体装置を提供することが可能になる。しかし、素子等を転置する工程において、素子が基板からうまく剥離しない、又は工程中に基板や素子が曲がってしまうなどの原因により、素子を破壊してしまう問題がある。
【０００６】
例えば、一対の電極層間に有機化合物を含む層を設けた素子は、記憶素子、発光素子等の様々な素子に適用することができる。これらの素子の電極層を構成する材料を、求められる素子特性等によって仕事関数、電気抵抗等の電気特性を考慮して選定すると、電極層を構成する材料の選択の幅が狭くなりやすく、素子を転置する際に破壊されることがあった。図２１に、一対の電極層間に有機化合物を含む層を有する記憶素子を転置する際の、素子が破壊される一例を示す。
【０００７】
図２１（Ａ）は、第１の基板３０００上に素子３０２０が設けられ、素子３０２０上に第２の基板３０４０が設けられた構成を示している。
【０００８】
第１の基板３０００は、素子３０２０を形成する基板であり、素子３０２０が剥離される基板である。素子３０２０は、第１の電極層３０２２と第２の電極層３０２６の間に有機化合物を含む層３０２４を有する。素子３０２０において、第１の電極層３０２２は第１の基板３０００に接し、第２の電極層３０２６は第２の基板３０４０に接している。第２の基板３０４０は、第１の基板３０００に形成された素子３０２０を転置する基板、つまり第１の基板３０００から素子３０２０を剥離する基板である。第２の基板３０４０は、可撓性を有する基板である。
【０００９】
第１の基板３０００から第２の基板３０４０に、素子３０２０を転置（剥離）する。素子３０２０は、転置する際に第１の基板３０００の方向や第２の基板３０４０の方向に力を受け、受けた力によって素子３０２０が曲がる。例えば、第２の基板３０４０が可撓性を有する基板の場合、第２の基板３０４０は転置の際に力を受けて曲がることになる。このとき、第２の基板３０４０の曲がりに伴い、素子３０２０も曲がる必要がある。しかし、素子３０２０を構成する電極層は金属等の導電材料からなるため、一般に硬く曲がりにくい。そのため、素子３０２０が第２の基板３０４０の曲がりに対応できず、素子が破壊してしまう場合がある。
【００１０】
また、第１の基板３０００から第２の基板３０４０に素子３０２０を転置した後、第１の基板３０００を剥離した面に第３の基板（可撓性を有する基板）を貼り合わせる場合も、第２の基板３０４０又は第３の基板が曲がる場合がある。この場合も同様に、素子３０２０を構成する電極層は金属等の導電材料からなっており、硬くて曲がりにくいため、素子が破壊してしまう場合がある。
【００１１】
図２１（Ｂ）に、転置工程の際に素子が破壊する一例を示す。例えば、第２の電極層３０２６と有機化合物を含む層３０２４の界面で剥がれが生じている、或いは第２の電極層３０２６にクラックが生じている状態を示す。なお、図２１（Ｂ）に示す不良はあくまで一例であり、様々な素子の破壊も起こりうる。また、素子の破壊には、素子が外観的に損傷を受けていなくとも、電気特性、信頼性等が低下する場合も含まれる。このように転置工程の際に素子が破壊すると、当該素子を有する半導体装置の製造において歩留まりが低下してしまう。また、完成した半導体装置が具備する素子が曲げ等の挙動に対応できにくければ、信頼性にも悪影響を及ぼす。
【００１２】
このような問題を鑑みて、本発明は不良が生じにくい素子構造及び当該素子を有する半導体装置を提供することを課題とする。また、信頼性の高い半導体装置及びその作製方法を提供することを課題とする。さらに、本発明は、素子を有する半導体装置を歩留まり良く作製できる技術を提供することも課題とする。
【課題を解決するための手段】
【００１３】
本発明は、不良が生じにくい素子及び当該素子を有する半導体装置を作製することを特徴とする。特に、良好に転置工程を行うことができる素子及び当該素子を有する半導体装置を作製することを特徴とする。本明細書において、転置とは、第１の基板に形成された素子を第２の基板へ移し替えることを意味する。転置の際に、素子は第１の基板から剥離される。また、良好に転置工程を行うことができるとは、素子に外観的損傷や特性劣化等の不良を生じることなく、転置工程が行われることを意味する。以下、良好に転置工程を行うことができることを、転置特性が良好とも表現する。
【００１４】
本発明に係る素子は、第１の電極層と第２の電極層からなる一対の電極層間に有機化合物を含む層を有する素子構造である。一対の電極層のうち、少なくとも一方の電極層はヤング率７．５×１０１０Ｎ／ｍ２以下である。有機化合物を含む層は、作製される素子の用途に応じた有機化合物を用いる。
【００１５】
第１の基板上に上記構成を有する素子を形成した後、第２の基板に転置して、素子を有する半導体装置を作製する。本発明では、素子において、第１の基板に接しなく、第２の基板に貼り合わされる側の電極層をヤング率７．５×１０１０Ｎ／ｍ２以下とすることを特徴とする。
【００１６】
本発明の一は、可撓性を有する基板と、当該可撓性を有する基板上に記憶素子と、を有する半導体装置である。該記憶素子は、第１の電極層と第２の電極層との間に有機化合物を含む層を有し、第２の電極層はヤング率７．５×１０１０Ｎ／ｍ２以下であることを特徴とする。
【００１７】
本発明の一は、可撓性を有する基板と、当該可撓性を有する基板上に発光素子と、を有する半導体装置である。該発光素子は、第１の電極層と第２の電極層との間に有機化合物を含む層を有し、第２の電極層はヤング率７．５×１０１０Ｎ／ｍ２以下であることを特徴とする。
【００１８】
上記構成において、第２の電極層は膜厚１０ｎｍ以上２００ｎｍ以下であることが好ましい。また、第２の電極層は、インジウム（Ｉｎ）、バリウム（Ｂａ）、鉛（Ｐｂ）、カルシウム（Ｃａ）、ビスマス（Ｂｉ）、マグネシウム（Ｍｇ）、錫（Ｓｎ）、又はアルミニウム（Ａｌ）のうち少なくとも１つを含むことが好ましい。
【００１９】
また、有機化合物を含む層を有する素子は、記憶素子、発光素子の他にも、圧電素子、有機トランジスタ素子、容量素子、抵抗素子、光電変換素子とすることもできる。
【００２０】
また、本発明の一は、第１の基板上に剥離層を形成し、剥離層上に第１の電極層と、第１の電極層上に有機化合物を含む層と、有機化合物を含む層上にヤング率７．５×１０１０Ｎ／ｍ２以下の第２の電極層と、を有する素子層を形成し、前記素子層を第２の基板へ固定した後、素子層から第１の基板を剥離することを特徴とする。
【００２１】
上記構成において、第２の電極層は、膜厚１０ｎｍ以上２００ｎｍ以下で形成することが好ましい。
【００２２】
また、素子層から第１の基板を剥離した後、素子層に可撓性を有する第３の基板を固定することもできる。
【００２３】
また、第２の基板は可撓性を有する基板を用いることが好ましい。
【００２４】
また、第２の電極層としては、インジウム（Ｉｎ）、バリウム（Ｂａ）、鉛（Ｐｂ）、カルシウム（Ｃａ）、ビスマス（Ｂｉ）、マグネシウム（Ｍｇ）、錫（Ｓｎ）、又はアルミニウム（Ａｌ）のうち少なくとも１つを含む材料を用いて形成することが好ましい。
【００２５】
また、素子層は、記憶素子、発光素子、圧電素子、有機トランジスタ素子、容量素子、抵抗素子、又は光電変換素子が形成されていることが好ましい。さらに、素子層はトランジスタが形成されていてもよい。
【発明の効果】
【００２６】
本発明により、曲げ等の挙動に強く、不良が生じにくい素子を提供することができる。よって、当該素子を有する半導体装置を歩留まり良く製造することが可能である。
【００２７】
また、本発明により、可撓性を有する基板上に設けられた半導体装置を提供することができる。本発明を適用することで、可撓性を有する基板上に半導体装置を設ける場合にも素子の不良を防止できるため、半導体装置の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００２８】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなく、その形態及び詳細をさまざまに変更しうることは、当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
【００２９】
（実施の形態１）
本発明は、記憶素子、発光素子、圧電素子、有機トランジスタ素子、容量素子、抵抗素子、又は光電変換素子等の素子構造、及び当該素子を有する半導体装置に関するものである。本発明に適用する素子の基本構造は、一対の電極層間に有機化合物を含む層（有機化合物層ともいう）を有する。また、本発明に係る素子は、少なくとも一方の電極層のヤング率が７．５×１０１０Ｎ／ｍ２以下である。より好ましくはアルミニウムのヤング率である７．０６×１０１０Ｎ／ｍ２以下が望ましい。なお、本明細書で示すヤング率は、室温でのヤング率である。
【００３０】
一対の電極層は、導電材料を用いる。一対の電極層は両方ともヤング率が７．５×１０１０Ｎ／ｍ２以下でもよいし、一方のみがヤング率が７．５×１０１０Ｎ／ｍ２以下でもよい。したがって、一方の電極層はヤング率を考慮し、他方の電極層は仕事関数や電気抵抗等の電気特性を考慮して、材料を選定してもよい。有機化合物を含む層は、作製される素子の用途に応じた有機化合物を用いる。以下、具体的な素子構造について説明する。
【００３１】
図１に本発明に係る記憶素子の例を示す。図１（Ａ）に示す記憶素子１００は、第１の電極層１０２と、有機化合物を含む層１０４と、第２の電極層１０６と、が順次積層された構造を有する。
【００３２】
第１の電極層１０２は、導電材料を用いる。例えば、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等の元素、又は当該元素を含む合金材料若しくは化合物材料を用いることができる。当該元素を含む化合物としては、窒素化合物、酸素化合物、炭素化合物、ハロゲン化合物などを用いることができる。例えば、窒化チタン、窒化タングステン、窒化モリブデン等を用いることができる。その他、リチウム（Ｌｉ）やセシウム（Ｃｓ）等のアルカリ金属、およびマグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカリ土類金属、ユーロピウム（Ｅｒ）、イッテルビウム（Ｙｂ）等の希土類金属、及びこれらのいずれかを含む合金（ＭｇＡｇ、ＡｌＬｉ等）等を用いることができる。また、酸化インジウム錫（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）等の透光性酸化物導電材料や、酸化シリコンを含む酸化インジウム錫（以下、ＩＴＳＯと記す）、２ｗｔ％乃至２０ｗｔ％の酸化亜鉛（ＺｎＯ）を含む酸化インジウム等の導電材料を用いることもできる。第１の電極層１０２は、これら材料のうち１種又は２種以上を組み合わせて用いることができる。
【００３３】
なお、第１の電極層１０２の膜厚は、特に限定されないが、２０ｎｍ乃至２００ｎｍ程度が好ましく、５０ｎｍ乃至１００ｎｍ程度であるのがより好ましい。
【００３４】
第２の電極層１０６は、完成した記憶素子における第２の電極層１０６のヤング率が７．５×１０１０Ｎ／ｍ２以下となるように導電材料を用いて形成する。例えば、ヤング率が７．５×１０１０Ｎ／ｍ２以下の金属元素、又はヤング率７．５×１０１０Ｎ／ｍ２以下の合金材料若しくは化合物材料を用いて形成する。なお、合金材料若しくは化合物材料を用いる場合は、ヤング率７．５×１０１０Ｎ／ｍ２以下の金属元素を含むことが好ましい。また、第２の電極層１０６としては、よりヤング率が小さい材料を用いることが好ましい。第２の電極層１０６は、ヤング率を小さくすることで、より変形しやすくなる。
【００３５】
例えば、第２の電極層１０６は、インジウム（Ｉｎ）、バリウム（Ｂａ）、鉛（Ｐｂ）、カルシウム（Ｃａ）、ビスマス（Ｂｉ）、マグネシウム（Ｍｇ）、錫（Ｓｎ）、アルミニウム（Ａｌ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いることができる。当該元素を含む合金材料としては、インジウム−錫（Ｉｎ−Ｓｎ）合金、アルミニウム−マグネシウム（Ａｌ−Ｍｇ）合金、マグネシウム−銀（Ｍｇ−Ａｇ）合金などを用いることができる。当該元素を含む化合物としては、窒素化合物、酸素化合物、炭素化合物、ハロゲン化合物などを用いることができる。第２の電極層１０６は、これら材料のうち１種又は２種以上を組み合わせて用いることができる。
【００３６】
なお、第２の電極層１０６の膜厚は、特に限定されないが、１０ｎｍ乃至２００ｎｍ程度であるのが好ましく、１０ｎｍ乃至１００ｎｍ程度であるのがより好ましい。第２の電極層１０６は、膜厚１０ｎｍ乃至１００ｎｍ程度と比較的薄くすることで、より変形しやすくなる。
【００３７】
第１の電極層１０２又は第２の電極層１０６は、上述した材料を用いて、蒸着法、スパッタリング法、印刷法又は液滴吐出法により、単層構造又は積層構造で形成する。
【００３８】
有機化合物を含む層１０４は、光学的作用若しくは電気的作用により、導電性が変化する有機化合物又は形状が変化する有機化合物を用いて、単層構造又は積層構造で形成する。当該有機化合物を含む層１０４を持つ記憶素子は、導電性の変化前後又は形状の変化前後で「初期状態」と「変化後の状態」とに対応した２つの値を記憶させることができる。このような有機化合物を含む層１０４としては、正孔輸送性を有する有機化合物、電子輸送性を有する有機化合物、又は高分子系有機化合物を用いることができる。
【００３９】
正孔輸送性を有する有機化合物としては、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＮＰＢ）、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−ビフェニル（略称：ＴＰＤ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニル−アミノ）−トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニル−アミノ］−トリフェニルアミン（略称：ＭＴＤＡＴＡ）、４，４’−ビス（Ｎ−（４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル）−Ｎ−フェニルアミノ）ビフェニル（略称：ＤＮＴＰＤ）などの芳香族アミン系（即ち、ベンゼン環−窒素の結合を有する）の化合物を用いることができる。その他、フタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）等のフタロシアニン化合物を用いることもできる。ここに述べた化合物は、主に１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有するものである。
【００４０】
また、電子輸送性を有する有機化合物としては、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）等のキノリン骨格またはベンゾキノリン骨格を有する金属錯体等を用いることができる。この他、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）などのオキサゾール系、チアゾール系配位子を有する金属錯体等を用いることができる。金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）等を用いることができる。ここに述べた化合物は、主に１０−６ｃｍ２／Ｖｓ以上の電子移動度を有するものである。
【００４１】
有機化合物を含む層１０４は、蒸着法、スパッタリング法、液滴吐出法又はスピンコート法により、単層構造又は積層構造で形成する。有機化合物を含む層１０４を複数の材料を用いて形成する場合は、各々の材料を同時に成膜することにより形成することができる。例えば、抵抗加熱蒸着同士による共蒸着法、電子ビーム蒸着同士による共蒸着法、抵抗加熱蒸着と電子ビーム蒸着による共蒸着法、抵抗加熱蒸着とスパッタリングによる成膜、電子ビーム蒸着とスパッタリングによる成膜など、同種、異種の方法を組み合わせて形成することができる。
【００４２】
なお、有機化合物を含む層１０４の膜厚は、光学的作用若しくは電気的作用により、導電性又は形状が変化することが可能な膜厚とする。具体的な有機化合物を含む層１０４の膜厚は５ｎｍ乃至１００ｎｍ程度が好ましい。より好ましくは１０ｎｍ乃至６０ｎｍ、５ｎｍ乃至２０ｎｍ、又は５ｎｍ乃至１０ｎｍ程度が望ましい。
【００４３】
本発明は、一対の電極層のうち、少なくとも一方の電極層（本実施の形態では、第２の電極層１０６）のヤング率が７．５×１０１０Ｎ／ｍ２以下であることを特徴としている。ヤング率とは弾性率の一種であり、ヤング率（Ｅ）は下記数式（１）のように表される。
【００４４】
【数１】
2008124448.tif 000003
【００４５】
上記数式（１）において、同一の応力（Ｔ）が働く場合、ヤング率が小さいほど物質のひずみ（ε）は大きくなる。つまり、ヤング率が小さいほど物質は変形しやすい。
【００４６】
本実施の形態では、第２の電極層１０６をヤング率７．５×１０１０Ｎ／ｍ２以下としており、銀（Ａｇ）、亜鉛（Ｚｎ）、銅（Ｃｕ）等の金属と比較してヤング率が小さい。したがって、第２の電極層１０６は変形しやすく、曲げ等の挙動に伴って変形しやすい。言い換えると、第２の電極層１０６は曲げ等の挙動に同調しやすい。そのため、曲げ等の挙動に因る不良（素子の破壊）を防止することができ、記憶素子の信頼性が向上する。
【００４７】
また、第２の電極層１０６の膜厚を薄くすることで、曲げ等の挙動により同調しやすくなるため好ましい。したがって、第２の電極層１０６は、電極層として機能することが可能な膜厚で、より薄くすることが好ましい。具体的には、１０ｎｍ乃至２００ｎｍ、好ましくは１０ｎｍ乃至１００ｎｍが望ましい。
【００４８】
なお、本発明に係る記憶素子の構造は特に限定されるものではない。例えば、図１（Ｂ）に示す記憶素子１１０のように、第１の電極層１０２と有機化合物を含む層１０４との間に層１０８を設ける構造としてもよい。層１０８は、半導体材料、絶縁材料、又は金属酸化物材料等を用いて半導体層、絶縁層又は金属酸化物層として形成することができる。層１０８は、前述の材料を組み合わせて、複数層で形成してもよい。また、半導体層、絶縁層又は金属酸化物層を、第２の電極層１０６と有機化合物を含む層１０４との間に設けてもよい。層１０８の膜厚は、完成する記憶素子が、有機化合物を含む層１０４の導電性の変化前後又は形状の変化前後で「初期状態」と「変化後の状態」とに対応した２つの値を記憶することを妨げない膜厚とする。
【００４９】
図１（Ｂ）に示すように層１０８を設けることで、第１の電極層１０２と第２の電極層１０６との間を厚膜化することができ、電極間の短絡による初期不良を防止することができる。また、記憶素子の書き込み電圧などの特性のばらつきも低減することができる。
【００５０】
次に、図２、図３に本発明に係る発光素子、圧電素子、有機トランジスタ素子の例を示す。
【００５１】
図２に示す発光素子２２０は、第１の電極層２２６と、電子注入層２３６と、電子輸送層２３４と、発光層２２４と、正孔輸送層２３２と、正孔注入層２３０と、第２の電極層２２２と、が順次積層された構造を有する。第１の電極層２２６と第２の電極層２２２の間に設けられる層（電子注入層２３６、電子輸送層２３４、発光層２２４、正孔輸送層２３２、正孔注入層２３０）は、有機化合物を用いて形成される層である。
【００５２】
第１の電極層２２６又は第２の電極層２２２のいずれか一方は陽極となり、他方は陰極となる。なお、陽極とは、発光層に正孔を注入する電極層のことを示し、陰極とは発光層に電子を注入する電極層のことを示す。本実施の形態では、第１の電極層２２６を陰極とし、第２の電極層２２２を陽極とする。
【００５３】
第１の電極層２２６は、導電材料を用いる。例えば、元素周期表の１族または２族に属する元素、リチウム（Ｌｉ）、セシウム（Ｃｓ）等のアルカリ金属、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカリ土類金属、又はこれらの元素を含む合金材料（Ｍｇ−Ａｇ、Ａｌ−Ｌｉ）、ユウロピウム（Ｅｕ）、イッテルビウム（Ｙｂ）等の希土類金属、又はこれらの元素を含む合金材料等を用いることができる。その他、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）等の元素、又は当該元素を含む合金材料若しくは化合物材料、酸化インジウム錫（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）等の透光性酸化物導電材料や、酸化シリコンを含む酸化インジウム錫（ＩＴＳＯ）、２ｗｔ％乃至２０ｗｔ％の酸化亜鉛（ＺｎＯ）を含む酸化インジウム等の酸化物導電材料を用いることができる。第１の電極層２２６は、これら材料のうち１種または２種以上を組み合わせて用いることができる。
【００５４】
なお、第１の電極層２２６の膜厚は、特に限定されないが、１００ｎｍ乃至１０００ｎｍ程度が好ましく、２００ｎｍ乃至５００ｎｍ程度であるのがより好ましい。
【００５５】
第２の電極層２２２は、当該第２の電極層２２２のヤング率が７．５×１０１０Ｎ／ｍ２以下となるような導電材料を用いる。例えば、ヤング率が７．５×１０１０Ｎ／ｍ２以下の元素、合金材料又は化合物材料を用いて形成する。なお、合金材料又は化合物材料を用いる場合は、ヤング率７．５×１０１０Ｎ／ｍ２以下の元素を含むことが好ましい。また、第２の電極層２２２としては、ヤング率がより小さい材料を用いることが好ましい。例えば、第２の電極層２２２は、インジウム（Ｉｎ）、バリウム（Ｂａ）、鉛（Ｐｂ）、カルシウム（Ｃａ）、ビスマス（Ｂｉ）、マグネシウム（Ｍｇ）、錫（Ｓｎ）、アルミニウム（Ａｌ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いることができる。当該金属元素を含む合金材料としては、インジウム−錫（Ｉｎ−Ｓｎ）合金、アルミニウム−マグネシウム（Ａｌ−Ｍｇ）合金、マグネシウム−銀（Ｍｇ−Ａｇ）合金などを用いることができる。当該金属元素を含む化合物としては、窒素化合物、酸素化合物、炭素化合物、ハロゲン化合物などを用いることができる。例えば、酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化シリコンを含む酸化インジウム錫（ＩＴＳＯ）、２ｗｔ％乃至２０ｗｔ％の酸化亜鉛（ＺｎＯ）を含む酸化インジウム等を用いることができる。第２の電極層２２２は、これら材料のうち１種または２種以上を組み合わせて用いることができる。
【００５６】
なお、第２の電極層２２２の膜厚は、特に限定されないが、１０ｎｍ乃至２００ｎｍ程度が好ましく、１０ｎｍ乃至１００ｎｍ程度であるのがより好ましい。
【００５７】
第１の電極層２２６又は第２の電極層２２２は、蒸着法、スパッタリング法、印刷法又は液滴吐出法により、単層構造又は積層構造で形成する。
【００５８】
なお、発光した光を外部に取り出すために、第１の電極層２２６と第２の電極層２２２のいずれか一方または両方は、酸化インジウム錫等の透光性酸化物導電材料を用いるか、或いは銀、アルミニウム等を数ｎｍ乃至数１０ｎｍの厚さとなるように形成して、可視光が透過できるように形成することが好ましい。
【００５９】
電子注入層２３６は、第１の電極層２２６から電子輸送層２３４へ電子の注入を補助する機能を有する層である。電子注入層２３６は、ＢＰｈｅｎ、ＢＣＰ、ｐ−ＥｔＴＡＺ、ＴＡＺ、ＢｚＯｓ等の電子輸送層２３４を形成するのに用いることのできる物質の中から、電子輸送層２３４の形成に用いる物質よりも電子親和力が相対的に大きい物質を選択して用いることによって形成することができる。このようにして電子注入層２３６を形成することによって、第１の電極層２２６と電子輸送層２３４との間の電子親和力の差が緩和され、電子が注入され易くなる。また、電子注入層２３６には、Ｌｉ、Ｃｓ等のアルカリ金属、リチウム酸化物、カリウム酸化物、ナトリウム酸化物等のアルカリ金属の酸化物、カルシウム酸化物、マグネシウム酸化物等のアルカリ土類金属の酸化物、フッ化リチウム、フッ化セシウム等のアルカリ金属のフッ化物、フッ化カルシウム等のアルカリ土類金属のフッ化物、またはＭｇ、Ｃａ等のアルカリ土類金属等の無機物が含まれていてもよい。また、電子注入層２３６はＢＰｈｅｎ、ＢＣＰ、ｐ−ＥｔＴＡＺ、ＴＡＺ、ＢｚＯｓ等の有機化合物を含む構成であってもよいし、ＬｉＦ等のアルカリ金属のフッ化物、またはＣａＦ２等のアルカリ土類金属のフッ化物等の無機化合物からなる構成であってもよい。このようにＬｉＦ等のアルカリ金属のフッ化物、またはＣａＦ２等のアルカリ土類金属のフッ化物等の無機化合物を用いて１ｎｍ乃至２ｎｍの薄膜として電子注入層２３６が設けられることによって電子注入層２３６のエネルギーバンドが曲がる、或いは電子注入層２３６にトンネル電流が流れることにより、第１の電極層２２６から電子輸送層２３４へ電子の注入が容易となる。なお、本発明は特に限定されず、電子注入層２３６は設けなくともよい。
【００６０】
電子輸送層２３４は、第１の電極層２２６から注入された電子を発光層２２４へ輸送する機能を有する層である。このように、電子輸送層２３４を設けることによって、第１の電極層２２６と発光層２２４との距離を離すことができる。その結果、第１の電極層２２６等に含まれている金属に起因して発光が消滅することを防ぐことができる。電子輸送層２３４は、電子輸送性物質を用いて形成することが好ましく、特に１×１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質を用いて形成することが好ましい。なお、電子輸送性物質とは、正孔よりも電子の移動度が高く、正孔の移動度に対する電子の移動度の比の値（＝電子移動度／正孔移動度）が好ましくは１００よりも大きい物質をいう。電子輸送層２３４を形成するのに用いることができる物質の具体例としては、トリス（８−キノリノラト）アルミニウム（略称：Ａｌｑ３）、トリス（４−メチル−８−キノリノラト）アルミニウム（略称：Ａｌｍｑ３）、ビス（１０−ヒドロキシベンゾ［ｈ］−キノリナト）ベリリウム（略称：ＢｅＢｑ２）、ビス（２−メチル−８−キノリノラト）−４−フェニルフェノラト−アルミニウム（略称：ＢＡｌｑ）、ビス［２−（２−ヒドロキシフェニル）ベンゾオキサゾラト］亜鉛（略称：Ｚｎ（ＢＯＸ）２）、ビス［２−（２−ヒドロキシフェニル）ベンゾチアゾラト］亜鉛（略称：Ｚｎ（ＢＴＺ）２）等の金属錯体の他、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（略称：ＯＸＤ−７）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（略称：ｐ−ＥｔＴＡＺ）、バソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）、４，４−ビス（５−メチルベンズオキサゾル−２−イル）スチルベン（略称：ＢｚＯｓ）等を用いることができる。また、電子輸送層２３４は、単層構造でもよいし、これら材料を２種以上組み合わせて積層構造としてもよい。なお、本発明は特に限定されず、電子輸送層２３４は設けなくともよい。
【００６１】
発光層２２４は、発光機能を有する層であり、有機化合物でなる発光材料を含む。また、無機化合物を含んでいてもよい。発光層２２４に含まれる有機化合物は、発光性の有機化合物であれば特に限定はなく、種々の低分子系有機化合物、高分子系有機化合物を用いることができる。また、発光性の有機化合物は、蛍光発光材料、又は燐光発光材料のどちらを用いることも可能である。発光層２２４は、発光性の有機化合物のみからなる層としてもよいし、発光性の有機化合物を当該有機化合物よりも大きいエネルギーギャップを有するホスト材料に分散した構成としてもよい。なお、発光層２２４を、有機化合物でなる発光材料とホスト材料とを含む層のように複数の化合物を混合した層とする場合は、共蒸着法を用いて形成することができる。ここで、共蒸着とは、一つの処理室内に設けられた複数の蒸着源からそれぞれ原料を気化させ、気化した原料を気相状態で混合し、被処理物上に堆積させる蒸着法をいう。
【００６２】
正孔輸送層２３２とは、第２の電極層２２２側から注入された正孔を発光層２２４へ輸送する機能を有する層である。このように、正孔輸送層２３２を設けることによって、第２の電極層２２２と発光層２２４との距離を離すことができる。その結果、第２の電極層２２２等に含まれている金属に起因して発光が消滅することを防ぐことができる。正孔輸送層２３２は、正孔輸送性物質を用いて形成することが好ましく、特に１×１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質を用いて形成することが好ましい。なお、正孔輸送性物質とは、電子よりも正孔の移動度が高く、電子の移動度に対する正孔の移動度の比の値（＝正孔移動度／電子移動度）が好ましくは１００よりも大きい物質をいう。正孔輸送層２３２を形成するのに用いることができる物質の具体例としては、４，４’−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＮＰＢ）、４，４’−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＴＰＤ）、４，４’，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：ＭＴＤＡＴＡ）、４，４’−ビス｛Ｎ−［４−（Ｎ，Ｎ−ジ−ｍ−トリルアミノ）フェニル］−Ｎ−フェニルアミノ｝ビフェニル（略称：ＤＮＴＰＤ）、１，３，５−トリス［Ｎ，Ｎ−ジ（ｍ−トリル）アミノ］ベンゼン（略称：ｍ−ＭＴＤＡＢ）、４，４’，４’’−トリス（Ｎ−カルバゾリル）トリフェニルアミン（略称：ＴＣＴＡ）、フタロシアニン（略称：Ｈ２Ｐｃ）、銅フタロシアニン（略称：ＣｕＰｃ）、バナジルフタロシアニン（略称：ＶＯＰｃ）、４，４’−ビス［Ｎ−（４−ビフェニリル）−Ｎ−フェニルアミノ］ビフェニル（略称：ＢＢＰＢ）等が挙げられる。なお、正孔輸送層２３２は、単層構造でもよいし、これら材料のうち２種以上を組み合わせて積層構造としてもよい。なお、本発明は特に限定されず、正孔輸送層２３２は設けなくともよい。
【００６３】
正孔注入層２３０は、第２の電極層２２２から正孔輸送層２３２へ正孔の注入を補助する機能を有する層である。正孔注入層２３０を設けることによって、第２の電極層２２２と正孔輸送層２３２との間のイオン化ポテンシャルの差が緩和され、正孔が注入され易くなる。正孔注入層２３０は、正孔輸送層２３２を形成している物質よりもイオン化ポテンシャルが小さく、第２の電極層２２２を形成している物質よりもイオン化ポテンシャルが大きい物質、または正孔輸送層２３２と第２の電極層２２２との間に１ｎｍ乃至２ｎｍの薄膜として設けたときにエネルギーバンドが曲がるような物質を用いて形成することが好ましい。正孔注入層２３０を形成するのに用いることのできる物質の具体例として、フタロシアニン（略称：Ｈ２Ｐｃ）や銅フタロシアニン（ＣｕＰＣ）等のフタロシアニン系の化合物、或いはポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液（ＰＥＤＯＴ／ＰＳＳ）等の高分子等が挙げられる。つまり、正孔注入層２３０におけるイオン化ポテンシャルが正孔輸送層２３２におけるイオン化ポテンシャルよりも相対的に小さくなるような物質を正孔輸送性物質の中から選択することによって、正孔注入層２３０を形成することができる。なお、本発明は特に限定されず、正孔注入層２３０は設けなくともよい。
【００６４】
なお、正孔注入層２３０に換えて正孔発生層が設けられていてもよいし、または電子注入層２３６に換えて電子発生層が設けられていてもよい。
【００６５】
ここで、正孔発生層とは、正孔を発生する層である。正孔輸送性物質の中から選ばれた少なくとも一の物質と、正孔輸送性物質に対して電子受容性を示す物質とを混合することによって正孔発生層を形成することができる。ここで、正孔輸送性物質としては、正孔輸送層２３２を形成するのに用いることのできる物質と同様の物質を用いることができる。また、電子受容性を示す物質としては、モリブデン酸化物、バナジウム酸化物、ルテニウム酸化物、レニウム酸化物等の金属酸化物を用いることが好ましい。
【００６６】
また、電子発生層とは、電子を発生する層である。電子輸送性物質の中から選ばれた少なくとも一の物質と、電子輸送性物質に対して電子供与性を示す物質とを混合することによって電子発生層を形成することができる。ここで、電子輸送性物質としては電子輸送層２３４を形成するのに用いることのできる物質と同様の物質を用いることができる。また、電子供与性を示す物質としては、アルカリ金属およびアルカリ土類金属の中から選ばれた物質、具体的にはリチウム（Ｌｉ）、カルシウム（Ｃａ）、ナトリウム（Ｎａ）、カリウム（Ｋ）、マグネシウム（Ｍｇ）等を用いることができる。
【００６７】
電子注入層２３６、電子輸送層２３４、発光層２２４、正孔輸送層２３２、正孔注入層２３０は、それぞれ、蒸着法、液滴吐出法、または塗布法により形成すればよい。第１の電極層２２６又は第２の電極層２２２は、スパッタリング法または蒸着法等により形成すればよい。
【００６８】
本実施の形態において、発光素子２２０は、一対の電極層（第１の電極層２２６及び第２の電極層２２２）間に少なくとも発光層２２４を含んでいればよく、その他の機能を有する層（電子注入層２３６、電子輸送層２３４、正孔輸送層２３２、正孔注入層２３０等）は適宜設ければよい。
【００６９】
また、第１の電極層２２６を陽極とし、第２の電極層２２２を陰極としてもよい。その場合、第１の電極層２２６側から、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層が順次積層された構成となる。
【００７０】
発光素子２２０を構成する第２の電極層２２２をヤング率７．５×１０１０Ｎ／ｍ２以下としており、銀（Ａｇ）、亜鉛（Ｚｎ）、銅（Ｃｕ）等の金属と比較してヤング率が小さい。そのため、第２の電極層２２２は比較的変形させやすく、素子の曲げ等の挙動に同調しやすい。したがって、曲げ等の挙動に因る不良を防止することができ、発光素子の信頼性が向上する。
【００７１】
図３（Ａ）に示す圧電素子３００は、第１の電極層３０６と、圧電層３０４と、第２の電極層３０２と、が順次積層された構造を有する。
【００７２】
第１の電極層３０６は、導電材料を用いる。例えば、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等の元素、又は当該元素を含む合金材料若しくは化合物材料を用いることができる。その他、酸化インジウム錫（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）等の透光性酸化物導電材料や、酸化シリコンを含む酸化インジウム錫（ＩＴＳＯ）、２ｗｔ％乃至２０ｗｔ％の酸化亜鉛（ＺｎＯ）を含む酸化インジウム等の導電材料を用いることもできる。第１の電極層３０６は、これら材料のうち１種又は２種以上を組み合わせて用いることができる。
【００７３】
第２の電極層３０２は、当該第２の電極層３０２のヤング率が７．５×１０１０Ｎ／ｍ２以下となるような導電材料を用いる。例えば、ヤング率が７．５×１０１０Ｎ／ｍ２以下の元素、合金材料又は化合物材料を用いて形成する。なお、合金材料又は化合物材料を用いる場合は、ヤング率７．５×１０１０Ｎ／ｍ２以下の元素を含むことが好ましい。また、第２の電極層３０２としては、ヤング率がより小さい材料を用いることが好ましい。
【００７４】
例えば、第２の電極層３０２は、インジウム（Ｉｎ）、バリウム（Ｂａ）、鉛（Ｐｂ）、カルシウム（Ｃａ）、ビスマス（Ｂｉ）、マグネシウム（Ｍｇ）、錫（Ｓｎ）、アルミニウム（Ａｌ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いることができる。当該金属元素を含む合金材料としては、インジウム−錫（Ｉｎ−Ｓｎ）合金、アルミニウム−マグネシウム（Ａｌ−Ｍｇ）合金、マグネシウム−銀（Ｍｇ−Ａｇ）合金などを用いることができる。当該元素を含む化合物としては、窒素化合物、酸素化合物、炭素化合物、ハロゲン化合物などを用いることができる。第２の電極層３０２は、これら材料のうち１種又は２種以上を組み合わせて用いることができる。
【００７５】
なお、第２の電極層３０２の膜厚は、特に限定されないが、１０ｎｍ乃至２００ｎｍ程度であるのが好ましく、１０ｎｍ乃至１００ｎｍ程度であるのがより好ましい。
【００７６】
第１の電極層３０６又は第２の電極層３０２は、上述した材料を用いて、蒸着法、スパッタリング法、印刷法又は液滴吐出法により、単層構造又は積層構造で形成する。
【００７７】
圧電層３０４は、有機圧電材料を用いる。例えば、ポリフッ化ビニリデン又はその共重合体等の高分子系有機化合物を用いることができる。圧電層３０４は、スパッタリング法又は蒸着法により形成すればよい。
【００７８】
圧電素子３００を構成する第２の電極層３０２をヤング率７．５×１０１０Ｎ／ｍ２以下としており、Ａｇ、Ｚｎ、Ｃｕ等の金属元素と比較するとヤング率が小さい。そのため、第２の電極層３０２は比較的変形させやすく、素子の曲げ等の挙動に同調させやすい。したがって、曲げ等の挙動に因る不良を防止することができ、圧電素子の信頼性が向上する。
【００７９】
図３（Ｂ）に示す有機トランジスタ素子３２０は、ゲート電極層３２６と、ゲート絶縁層３３０と、有機半導体層３２４と、ソース電極又はドレイン電極として機能する電極層３２２と、が積層された構造を有する。まず、基板３２８上にゲート電極層３２６が形成される。当該ゲート電極層３２６上にゲート絶縁層３３０が形成され、ゲート電極層３２６上にゲート絶縁層３３０を間に介して有機半導体層３２４が形成される。当該有機半導体層３２４に接して、ソース電極又はドレイン電極として機能する電極層３２２が形成される。
【００８０】
基板３２８は、ガラス基板、石英基板、半導体基板、金属基板、又はステンレス基板等を用いる。
【００８１】
ゲート電極層３２６は、導電材料を用いて形成する。例えば、白金（Ｐｔ）、金（Ａｕ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、銅（Ｃｕ）、チタン（Ｔｉ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、バリウム（Ｂａ）等の元素、又は当該元素を含む合金材料若しくは化合物材料を用いて、蒸着法又はスパッタリング法により導電層を形成し、当該導電層を選択的にエッチング加工することで形成できる。また、ゲート電極層３２６は、各種印刷法（スクリーン（孔版）印刷、オフセット（平版）印刷、凸版印刷やグラビア（凹版）印刷など所望なパターンで形成される方法）、ナノインプリント法、液滴吐出法、ディスペンサ法、選択的な塗布法などを用いて形成してもよい。このような方法を用いると、所望の場所に選択的に導電層を形成することができる。
【００８２】
ゲート絶縁層３３０は、酸化シリコン、窒化シリコン、酸化窒化シリコン、或いは窒化酸化シリコン等の無機絶縁材料、又はポリイミドなどの有機絶縁材料を用いて形成する。ゲート絶縁層３３０は、単層構造としてもよいし、これら材料のうち２種以上組み合わせて積層構造としてもよい。なお、ゲート絶縁層３３０は、ＣＶＤ法、スパッタリング法、液滴吐出法、塗布法等により形成すればよい。
【００８３】
有機半導体層３２４は、キャリア輸送性（正孔輸送性又は電子輸送性）があり、電界効果によりキャリア密度（正孔密度又は電子密度）が変化する有機化合物を用いて形成する。例えば、ペンタセン、ナフタセン等の低分子系有機化合物、ポリ（エチレンジオキシチオフェン）（ＰＥＤＯＴ）、ポリフェニレンビニレン（ＰＰＶ）等の高分子系有機化合物を用いることができる。有機半導体層３２４は、蒸着法、塗布法、液滴吐出法等により形成すればよい。なお、低分子系有機化合物を用いる場合は、蒸着法により形成することが好ましい。
【００８４】
電極層３２２は、当該電極層３２２のヤング率が７．５×１０１０Ｎ／ｍ２以下となるような導電材料を用いて形成する。例えば、ヤング率が７．５×１０１０Ｎ／ｍ２以下の元素、合金材料又は化合物材料を用いて形成する。なお、合金材料又は化合物材料を用いる場合は、ヤング率７．５×１０１０Ｎ／ｍ２以下の元素を含むことが好ましい。また、電極層３２２としては、よりヤング率が小さい材料を用いることが好ましい。
【００８５】
例えば、電極層３２２は、インジウム（Ｉｎ）、バリウム（Ｂａ）、鉛（Ｐｂ）、カルシウム（Ｃａ）、ビスマス（Ｂｉ）、マグネシウム（Ｍｇ）、錫（Ｓｎ）、アルミニウム（Ａｌ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いることができる。当該金属元素を含む合金材料としては、インジウム−錫（Ｉｎ−Ｓｎ）合金、アルミニウム−マグネシウム（Ａｌ−Ｍｇ）合金、マグネシウム−銀（Ｍｇ−Ａｇ）合金などを用いることができる。当該元素を含む化合物としては、窒素化合物、酸素化合物、炭素化合物、ハロゲン化合物などを用いることができる。電極層３２２は、これら材料のうち１種又は２種以上を組み合わせて用いることができる。電極層３２２は、上述した材料を用いて、スパッタリング法又は蒸着法により導電層を形成し、当該導電層を選択的にエッチング加工して形成できる。また、電極層３２２は、各種印刷法（スクリーン（孔版）印刷、オフセット（平版）印刷、凸版印刷やグラビア（凹版）印刷など所望なパターンで形成される方法）、ナノインプリント法、液滴吐出法、ディスペンサ法、選択的な塗布法などを用いて形成してもよい。このような方法を用いると、所望の場所に選択的に電極層を形成することができる。電極層３２２は、ソース電極又はドレイン電極として機能する。
【００８６】
有機トランジスタ素子３２０を構成する電極層３２２をヤング率７．５×１０１０Ｎ／ｍ２以下としており、Ａｇ、Ｚｎ、Ｃｕ等の金属元素と比較するとヤング率が小さい。そのため、電極層３２２は比較的変形させやすく、素子の曲げ等の挙動に同調させやすい。したがって、曲げ等の挙動に因る不良を防止することができ、素子の信頼性が向上する。
【００８７】
以上のように、本発明は有機化合物を含む層を有する様々な素子に適用することが可能である。本発明を適用することで、不良が生じにくい素子を提供することができる。また、適用する素子が求める特性に応じ、仕事関数や電気抵抗等の電気特性を考慮して電極層を構成する材料を選定する場合にも、本発明を適用しヤング率を考慮することで、より不良が生じにくい素子を提供することができる。よって、素子の不良を防止できるため、素子の信頼性を向上させることができる。また、素子の製造において歩留まりを向上させることも可能になる。
【００８８】
（実施の形態２）
本実施の形態では、本発明の半導体装置の作製方法の例について、図１１、図１２を用いて説明する。なお、本実施の形態で説明する半導体装置は、可撓性を有する基板上に有機化合物を含む層を有する素子が設けられている。
【００８９】
図１１（Ａ）に示すように、第１の基板７００上に剥離層７０２を形成し、剥離層７０２上に絶縁層７０４を形成する。次に、絶縁層７０４上に半導体素子を形成する。ここでは、半導体素子として、トランジスタ７０６、トランジスタ７０８、トランジスタ７１０を形成する。次に、トランジスタ７０６と接続する第１の電極層７１８、トランジスタ７０８と接続する第１の電極層７１９、トランジスタ７１０と接続する第１の電極層７２０を形成し、第１の電極層７１８、７１９、７２０の端部を覆う隔壁層７２１を形成する。第１の電極層７１８、７１９、７２０及び隔壁層７２１上に有機化合物を含む層７２２を形成し、有機化合物を含む層７２２上に第２の電極層７２４を形成して、有機化合物を含む層を有する素子７２６、素子７２８、素子７３０を得る。第２の電極層７２４上には、保護層として機能する絶縁層７３４を形成する。ここでは、絶縁層７０４から上層に積層された第２の電極層７２４までの積層体を素子形成層７３８とする。
【００９０】
第１の基板７００は、ガラス基板、石英基板、半導体基板、金属基板、ステンレス基板等の、本作製工程の処理温度に耐えうる耐熱性を有する基板を用いる。
【００９１】
剥離層７０２は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いて形成する。また、剥離層７０２はシリコン（Ｓｉ）を含む材料を用いて形成することもできる。剥離層７０２をシリコンを用いて形成する場合、非晶質構造、微結晶構造、多結晶構造のいずれを用いてもよい。剥離層７０２は、これらの材料を用い、スパッタリング法、ＣＶＤ法、塗布法又は印刷法等により、単層構造又は積層構造で形成する。なお、塗布法は、スピンコート法や液滴吐出法を含む。
【００９２】
剥離層７０２を単層構造で形成する場合、タングステン層、モリブデン層、タングステンとモリブデンの混合物を含む層、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成することが好ましい。なお、タングステンとモリブデンの混合物とは、例えばタングステンとモリブデンの合金に相当する。
【００９３】
剥離層７０２を積層構造で形成する場合は、１層目に金属層を形成し、２層目に金属酸化物又は金属窒化物を含む層を形成することが好ましい。例えば、１層目にタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目にタングステンの酸化物若しくは酸化窒化物層、モリブデンの酸化物若しくは酸化窒化物、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を形成することが好ましい。なお、剥離層７０２は、第１の基板７００側から順に１層目、２層目とする。
【００９４】
剥離層７０２を金属層と金属酸化物を含む層の積層構造とする場合、金属層を形成し、当該金属層を酸化処理することで金属酸化物層を形成することができる。酸化処理は、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液を用いる処理等を行えばよい。また、剥離層として金属層を形成し、当該金属層上に酸化物でなる絶縁層を形成することで、金属層と絶縁層との界面に当該金属の酸化物を含む層（金属酸化物層）を形成することもできる。例えば、剥離層７０２をタングステン層とタングステンの酸化物を含む層の積層構造とする場合、タングステン層を形成し、当該タングステン層を酸化処理することでタングステンの酸化物を含む層を形成することができる。また、タングステン層上に酸化物でなる絶縁層を形成することで、タングステン層と絶縁層との界面に、タングステンの酸化物を含む層を形成することもできる。同様に、タングステン層上に窒化物を含む絶縁層を形成することで、タングステン層と絶縁層との界面に、タングステンの窒化物を含む層を形成することもできる。
【００９５】
剥離層７０２に用いるタングステンの酸化物は、ＷＯｘで表すことができる。ｘは２乃至３の範囲内にあり、ｘが２の場合はＷＯ２、ｘが２．５の場合はＷ２Ｏ５、ｘが２．７５の場合はＷ４Ｏ１１、ｘが３の場合はＷＯ３となる。
【００９６】
なお、本実施の形態では、第１の基板７００に接して剥離層７０２を形成しているが、本発明は特に限定されない。例えば、第１の基板７００に接して絶縁層を形成し、当該絶縁層に接して剥離層７０２を形成してもよい。
【００９７】
絶縁層７０４は、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の無機絶縁材料を用いて形成する。絶縁層７０４は、これらの材料を用いて、スパッタリング法、ＣＶＤ法、塗布法、印刷法等により、単層構造又は積層構造で形成する。
【００９８】
トランジスタ７０６、トランジスタ７０８、トランジスタ７１０としては、様々なトランジスタを適用することができる。例えば、トランジスタ７０６、７０８、７１０として、図１０（Ａ）乃至（Ｄ）に示すようなＴＦＴ１３８０、ＴＦＴ１３９０、ＴＦＴ１４８０、ＴＦＴ１４９０を適用することができる。以下、図１０を用いて、トランジスタの具体的な作製方法について説明する。
【００９９】
図１０（Ａ）に示すＴＦＴ１３８０は、トップゲート型の薄膜トランジスタの一例である。薄膜トランジスタは、ＴＦＴともいう。基板上に剥離層を介して絶縁層１３０１が設けられ、絶縁層１３０１上にＴＦＴ１３８０が設けられている。
【０１００】
ＴＦＴ１３８０は、絶縁層１３０１上に半導体層１３０２が形成され、半導体層１３０２上にゲート絶縁層１３０３を介してゲート電極層１３０４が形成されている。また、ゲート電極層１３０４の側面には、サイドウォールとも言われる絶縁層１３０８が形成されている。半導体層１３０２、ゲート電極層１３０４上には層間絶縁層として機能する絶縁層１３５１、絶縁層１３５２が形成され、当該絶縁層１３５１、１３５２を介して半導体層１３０２と接続する電極層１３１２が形成される。電極層１３１２は、ソース電極又はドレイン電極として機能する。
【０１０１】
半導体層１３０２は、半導体材料を用いて形成する。例えば、シリコン、シリコンゲルマニウムのようなシリコンを主成分とする材料又はゲルマニウム等を用いる。半導体層１３０２は、半導体材料を用いて、ＣＶＤ法又はスパッタリング法により半導体層を形成し、当該半導体層を選択的にエッチング加工して、島状の半導体層１３０２を形成する。
【０１０２】
半導体層１３０２は、非晶質半導体又は結晶性半導体のいずれを用いてもよい。本実施の形態では、半導体層１３０２は、結晶構造を有する半導体で形成される層とする。結晶構造を有する半導体で形成される層としては、非晶質若しくは微結晶質の半導体を、レーザビームの照射により結晶化させた結晶性半導体、加熱処理により結晶化させた結晶性半導体、加熱処理とレーザビームの照射を組み合わせて結晶化させた結晶性半導体を適用することが好ましい。加熱処理においては、半導体の結晶化を助長する作用のあるニッケルなどの金属元素を用いた結晶化法を適用することができる。
【０１０３】
加熱処理を適用して結晶化させた半導体層を形成する場合、結晶化の際の加熱処理により、半導体層の下層に形成された剥離層及び絶縁層の界面に、剥離層の酸化物層を形成することができる。例えば、図１１（Ａ）において、剥離層７０２として金属層を形成した場合、上層に設けられるトランジスタ７０６、７０８、７１０が有する半導体層を結晶化する際の加熱処理により、剥離層７０２と絶縁層７０４の界面において、剥離層７０２である金属層の表面を酸化して金属酸化物層を形成することが可能である。このように剥離層７０２と絶縁層７０４との界面に剥離層の酸化物層（金属酸化物層）を形成することで、後の剥離工程において、剥離層と絶縁層との間を容易に剥離することができる。
【０１０４】
レーザビームを照射して結晶化する場合には、連続発振レーザビーム、若しくは繰り返し周波数が１０ＭＨｚ以上であって、パルス幅が１ナノ秒以下、好ましくは１ピコ秒乃至１００ピコ秒である超短パルス発振のレーザビームを照射することによって、結晶性半導体が溶融した溶融領域を、当該レーザビームの照射方向に連続的に移動させながら結晶化を行うことができる。このような結晶化法により、大粒径であって、結晶粒界が一方向に延びる結晶性半導体を得ることができる。キャリアのドリフト方向を、この結晶粒界が延びる方向に合わせることで、トランジスタにおける電界効果移動度を高めることができる。例えば、電界効果移動度４００ｃｍ２／Ｖ・ｓｅｃ以上を実現することができる。
【０１０５】
また、ガラス基板の耐熱温度（約６００℃）以下の結晶化プロセスを用いて結晶化する場合、大面積ガラス基板を用いることが可能である。このため、基板あたり大量の半導体装置を作製することが可能であり、低コスト化が可能である。
【０１０６】
なお、ガラス基板の耐熱温度以上の加熱による結晶化工程を行い、半導体層１３０２を形成することもできる。代表的には、絶縁性基板に石英基板を用い、非晶質若しくは微結晶質の半導体を７００℃以上で加熱して半導体層１３０２を形成する。この結果、結晶性の高い半導体を形成することが可能である。このため、応答速度や移動度などの特性が良好で、高速な動作が可能な薄膜トランジスタを提供することができる。
【０１０７】
また、半導体層１３０２は、少なくともチャネル形成領域とソース領域又はドレイン領域として機能する不純物領域が形成される。また、チャネル形成領域とソース領域又はドレイン領域として機能する不純物領域との間に、ＬＤＤ領域（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）として機能する低濃度不純物領域が形成されてもよい。不純物領域は、半導体層に導電性を付与する元素を添加することで形成することができる。導電性を付与する元素は、ｐ型を付与する元素又はｎ型を付与する元素を添加すればよい。ｎ型を付与する元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、半導体層１３０２にチャネル形成領域１３１３と、ソース領域又はドレイン領域として機能する高濃度不純物領域１３１１と、低濃度不純物領域１３１０（ＬＤＤ領域ともいわれる）を形成する。低濃度不純物領域１３１０は、チャネル形成領域１３１３と高濃度不純物領域１３１１との間に形成される。高濃度不純物領域１３１１には、低濃度不純物領域１３１０よりも高い濃度で導電性を付与する元素が添加されている。また、チャネル形成領域１３１３は、ゲート絶縁層１３０３を介してゲート電極層１３０４と重なり、低濃度不純物領域１３１０は、ゲート絶縁層１３０３を介して絶縁層１３０８と重なるように形成される。なお、本発明は特に限定されず、低濃度不純物領域はゲート電極層と重なるように形成してもよいし、低濃度不純物領域を形成しない構成としてもよい。
【０１０８】
ゲート絶縁層１３０３は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の無機絶縁材料を用いて形成する。ゲート絶縁層１３０３は、これらの材料を用いて、ＣＶＤ法またはスパッタリング法により、単層構造又は積層構造で形成する。その他、液滴吐出法、塗布法、ゾルゲル法等を用い、絶縁性を有する溶液を用いてゲート絶縁層１３０３を形成してもよい。絶縁性を有する溶液の代表例としては、無機酸化物の微粒子が分散された溶液、ポリイミド、ポリアミド、ポリエステル、アクリル、ＰＳＧ（リンガラス）、ＢＰＳＧ（ボロンリンガラス）、シリケート系ＳＯＧ（Ｓｐｉｎ  ｏｎ  Ｇｌａｓｓ）、アルコキシシリケート系ＳＯＧ、ポリシラザン系ＳＯＧ、ポリメチルシロキサンに代表される、Ｓｉ−ＣＨ２結合を有するＳｉＯ２を適宜用いることができる。
【０１０９】
ゲート電極層１３０４は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）等の元素、又は当該元素を含む合金材料若しくは化合物材料等の導電材料を用いて形成する。また、導電性を付与する元素を添加した多結晶半導体で形成することもできる。ゲート電極層１３０４は、これらの材料を用いて、ＣＶＤ法、スパッタリング法、蒸着法等により単層構造又は積層構造の導電層を形成し、当該導電層を選択的にエッチング加工することで形成できる。また、ゲート電極層１３０４は、各種印刷法（スクリーン（孔版）印刷、オフセット（平版）印刷、凸版印刷やグラビア（凹版）印刷など所望なパターンで形成される方法）、ナノインプリント法、液滴吐出法、ディスペンサ法、選択的な塗布法などを用いて形成してもよい。このような方法を用いると、所望の場所に選択的にゲート電極層１３０４となる導電層を形成することができ、エッチング工程が不要になる。
【０１１０】
例えば、ゲート電極層１３０４を積層構造で形成する場合は、１層目に金属窒化物からなる層を形成し、２層目に金属元素からなる層を形成することができる。ゲート電極層１３０４は、ゲート絶縁層１３０３側から１層目、２層目とする。ゲート電極層１３０４をこのような積層構造とする場合は、１層目の端部が２層目の端部より外側に突き出した形状としても良い。また、１層目を金属窒化物からなる層とすることで、バリアメタルとすることができ、２層目を構成する金属元素が、ゲート絶縁層１３０３やその下層の半導体層１３０２に拡散することを防ぐことができる。
【０１１１】
絶縁層１３０８は、酸化シリコン等のシリコンを含む絶縁材料を用いて形成する。例えば、絶縁層１３０８は、ゲート電極層１３０４を形成した後、ＣＶＤ法により酸化シリコンを用いて絶縁層を形成し、該絶縁層をＲＩＥ（Ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ：反応性イオンエッチング）法によりエッチングすることで、形成することができる。絶縁層１３０８は、ゲート電極層１３０４の側面に形成される。また、絶縁層１３０８は、サイドウォールとも呼ばれる。なお、絶縁層１３０８は、設けなくともよい。なお、本実施の形態では、絶縁層１３０８をエッチング加工して形成する際に、下層にあるゲート絶縁層１３０３もエッチングする。もちろん、絶縁層１３０８のみエッチング加工してもよい。
【０１１２】
絶縁層１３５１、絶縁層１３５２は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の無機絶縁材料、又はアクリル、ポリイミドなどの有機絶縁材料を用いて形成する。絶縁層１３５１、１３５２は、これらの材料を用いて、スパッタリング法、ＣＶＤ法、塗布法等により、単層構造又は積層構造で形成する。例えば、絶縁層１３５１、１３５２は、スピン塗布やロールコーターなどの塗布法を用いて形成することができる。その場合は、液状の絶縁材料を塗布した後、熱処理により酸化シリコンを含む絶縁層を形成することもできる。具体的には、シロキサン結合を含む材料を塗布した後、２００℃乃至４００℃の熱処理を行うことで酸化シリコンを含む絶縁層を形成することができる。絶縁層１３５１、１３５２として、塗布法により形成した絶縁層やリフローにより平坦化した絶縁層を形成することで、その上層の形成する配線の断線を防止することができる。また、多層配線を形成する場合にも有効に利用することができる。なお、図１０（Ａ）では層間絶縁層を絶縁層１３５１、１３５２の２層構造とする例を説明したが、本発明は特に限定されず、単層構造又は３層以上の積層構造としてもよい。
【０１１３】
電極層１３１２は、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）等の元素、又は当該元素を含む合金材料若しくは化合物材料等の導電材料を用いて形成することができる。例えば、アルミニウムを含む合金材料としては、アルミニウムとニッケルを含む合金材料、又はアルミニウム及びニッケルの他、炭素若しくはシリコンの一方又は両方を含む合金材料を用いることができる。なお、電極層１３１２は、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層とバリア層の積層構造、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン層とバリア層の積層構造を採用するのが好ましい。ここで、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる層に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため電極層１３１２を形成する材料として最適である。また、上層と下層にバリア層を設けることで、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することが可能である。さらに、還元性の高い元素であるチタンからなるバリア層を形成することで、結晶質半導体層上に薄い自然酸化層ができてしまう場合でも、この自然酸化層を還元し、結晶質半導体層と良好なコンタクトをとることを可能にする。電極層１３１２は、これらの材料を用いて、スパッタリング法やＣＶＤ法等により、単層構造又は積層構造でなる導電層を形成し、当該導電層を選択的にエッチング加工して形成することができる。また、電極層１３１２は、各種印刷法（スクリーン（孔版）印刷、オフセット（平版）印刷、凸版印刷やグラビア（凹版）印刷など所望なパターンで形成される方法）、ナノインプリント法、液滴吐出法、ディスペンサ法、選択的な塗布法などを用いて形成してもよい。このような方法を用いると、所望の場所に選択的に電極層１３１２となる導電層を形成することができる。
【０１１４】
なお、図１０（Ａ）における絶縁層１３５１、１３５２は、図１１（Ａ）における絶縁層７１２、７１４に相当する。また、絶縁層１３０１は絶縁層７０４に相当する。
【０１１５】
図１０（Ｂ）に示すＴＦＴ１３９０は、ボトムゲート型の薄膜トランジスタの一例である。基板上に剥離層を介して絶縁層１３６１が設けられ、絶縁層１３６１上にＴＦＴ１３９０が設けられている。
【０１１６】
ＴＦＴ１３９０は、絶縁層１３６１上にゲート電極層１３６４が形成され、ゲート電極層１３６４上にゲート絶縁層１３６３を介して半導体層１３６２が形成されている。また、半導体層１３６２の上層には、チャネル保護層１３６９が形成されている。半導体層１３６２及びチャネル保護層１３６９上には、層間絶縁層として機能する絶縁層１３９１、絶縁層１３９２が形成され、当該絶縁層１３９１、１３９２を介して半導体層１３６２と接続する電極層１３７２が形成される。電極層１３７２は、ソース電極又はドレイン電極として機能する。
【０１１７】
ゲート電極層１３６４、ゲート絶縁層１３６３、半導体層１３６２、電極層１３７２は、上述した図１０（Ａ）の説明に準じ、同様の材料及び作製方法を用いて形成する。絶縁層１３６１、１３９１、１３９２は、図１０（Ａ）における絶縁層１３０１、１３５１、１３５２にそれぞれ準じ、同様の材料、作製方法を用いて形成すればよい。
【０１１８】
チャネル保護層１３６９は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の無機絶縁材料、又はアクリル、ポリイミド等の有機絶縁材料を用いて形成する。チャネル保護層１３６９は、これらの材料を用いて、ＣＶＤ法、スパッタリング法により絶縁層を形成し、当該絶縁層を選択的にエッチング加工して形成する。また、絶縁性を有する溶液を用いて、液滴吐出法、塗布法、ゾルゲル法等により、チャネル保護層として機能する絶縁層を選択的に形成することもできる。
【０１１９】
図１０（Ｃ）に示すＴＦＴ１４８０は、スタガ型の有機半導体トランジスタの一例である。基板上に剥離層を介して絶縁層１４０１が設けられ、絶縁層１４０１上にＴＦＴ１４８０が設けられている。
【０１２０】
ＴＦＴ１４８０は、絶縁層１４０１上にゲート電極層１４０２が形成され、ゲート電極層１４０２上にゲート絶縁層１４０３を介して有機半導体層１４０４が形成されている。有機半導体層１４０４及びゲート絶縁層１４０３上に、当該有機半導体層１４０４と接続する電極層１４１２が形成される。電極層１４１２は、ソース電極又はドレイン電極として機能する。
【０１２１】
ゲート電極層１４０２は、ゲート電極層１３０４と同様の材料及び作製方法を用いて形成することができる。また、液滴吐出法を用い、乾燥、焼成してゲート電極層１４０２を形成することができる。また、絶縁層１４０１上に、導電性微粒子を含むペーストを印刷法により印刷し、乾燥、焼成してゲート電極層１４０２を形成することができる。導電性微粒子の代表例としては、金、銅、金と銀の合金、金と銅の合金、銀と銅の合金、金と銀と銅の合金のいずれを主成分とする微粒子でもよい。また、酸化インジウム錫（ＩＴＯ）などの酸化物導電材料を主成分とする微粒子でもよい。
【０１２２】
ゲート絶縁層１４０３は、ゲート絶縁層１３０３と同様の材料及び作製方法を用いて形成することができる。
【０１２３】
有機半導体層１４０４は、キャリア輸送性（正孔輸送性又は電子輸送性）があり、電界効果によりキャリア密度（正孔密度又は電子密度）が変化する有機化合物を用いて形成する。例えば、ペンタセン、ナフタセン等の低分子系有機化合物、ポリ（エチレンジオキシチオフェン）（ＰＥＤＯＴ）、ポリフェニレンビニレン（ＰＰＶ）等の高分子系有機化合物を用いることができる。有機半導体層１４０４は、これらの材料を用いて、蒸着法、塗布法、液滴吐出法等により形成すればよい。なお、低分子系有機化合物を用いる場合は、蒸着法により形成することが好ましい。
【０１２４】
電極層１４１２は、電極層１３１２と同様の材料及び作製方法を用いて形成することができる。
【０１２５】
図１０（Ｄ）に示すＴＦＴ１４９０は、コプレナー型の有機半導体トランジスタの一例である。基板上に剥離層を介して絶縁層１４６１が設けられ、絶縁層１４６１上にＴＦＴ１４９０が設けられている。
【０１２６】
ＴＦＴ１４９０は、絶縁層１４６１上にゲート電極層１４６２が形成され、ゲート電極層１４６２上にゲート絶縁層１４６３が形成されている。ゲート絶縁層１４６３上には電極層１４７２が形成され、電極層１４７２及びゲート絶縁層１４６３上に有機半導体層１４６４が形成されている。有機半導体層１４６４は、電極層１４７２の一部を覆うように形成されており、当該電極層１４７２と接続している。また、有機半導体層１４６４は、ゲート絶縁層１４６３を介してゲート電極層１４６２と対向している。電極層１４７２は、ソース電極又はドレイン電極として機能する。
【０１２７】
ゲート電極層１４６２、ゲート絶縁層１４６３、電極層１４７２、有機半導体層１４６４は、上述した図１０（Ｃ）の説明に準じ、同様の材料及び作製方法を用いて形成する。
【０１２８】
以上のように形成されたＴＦＴ１３８０、１３９０、１４８０、１４９０を、図１１（Ａ）に示すトランジスタ７０６、７０８、７１０に適用することができる。
【０１２９】
図１１（Ａ）に示す第１の電極層７１８、７１９、７２０は、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等の元素、又は当該元素を含む合金材料若しくは化合物材料等の導電材料を用いて形成する。その他、リチウム（Ｌｉ）やセシウム（Ｃｓ）等のアルカリ金属、およびマグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカリ土類金属、ユーロピウム（Ｅｒ）、イッテルビウム（Ｙｂ）等の希土類金属、及びこれらのいずれかを含む合金（ＭｇＡｇ、ＡｌＬｉ等）等の導電材料を用いることができる。また、酸化インジウム錫（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）等の透光性酸化物導電材料や、酸化シリコンを含む酸化インジウム錫（ＩＴＳＯ）、２ｗｔ％乃至２０ｗｔ％の酸化亜鉛（ＺｎＯ）を含む酸化インジウム等の導電材料を用いることもできる。第１の電極層７１８、７１９、７２０は、これらの材料を用いて、スパッタリング法、ＣＶＤ法、蒸着法等により単層構造又は積層構造の導電層を形成し、当該導電層を選択的にエッチング加工して形成することができる。また、第１の電極層７１８、７１９、７２０は、各種印刷法（スクリーン（孔版）印刷、オフセット（平版）印刷、凸版印刷やグラビア（凹版）印刷など所望なパターンで形成される方法）、ナノインプリント法、液滴吐出法、ディスペンサ法、選択的な塗布法などを用いて形成してもよい。このような方法を用いると、所望の場所に選択的に第１の電極層７１８、７１９、７２０となる導電層を形成することができ、エッチング工程が不要になる。
【０１３０】
第１の電極層７１８、７１９、７２０及びトランジスタ７０６、７０８、７１０は、絶縁層７１６を介して接続している。絶縁層７１６は、層間絶縁層として機能し、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の無機絶縁材料、又はアクリル、ポリイミドなどの有機絶縁材料を用いて形成する。絶縁層７１６は、これらの材料を用いて、スパッタリング法、ＣＶＤ法、塗布法等により、単層構造又は積層構造で形成すればよい。なお、絶縁層７１６は、上層に形成する第１の電極層７１８、７１９、７２０の断線を防止するため、平坦化した絶縁層を形成することが好ましい。
【０１３１】
隔壁層７２１は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の無機絶縁材料、又はアクリル、ポリイミド等の有機絶縁材料等を用いて形成する。隔壁層７２１は、これらの絶縁材料を用いて、ＣＶＤ法、スパッタリング法、塗布法等により全面に絶縁層を形成した後、選択的にエッチング加工して形成することができる。また、液滴吐出法、印刷法等を用いて、選択的に隔壁層として機能する絶縁層を形成することもできる。その他、感光性の材料を用いて全面に絶縁層を形成した後、当該絶縁層を露光及び現像することにより、所望の形状に加工することが可能である。なお、隔壁層７２１の形状は、端部の曲率半径が連続的に変化する形状が好ましい。隔壁層７２１をこのような形状にすることで、上層に形成する層の被覆性を向上することができる。
【０１３２】
有機化合物を含む層７２２は、光学的作用若しくは電気的作用により、導電性が変化する有機化合物又は形状が変化する有機化合物を用いて形成する。具体的には、有機化合物を含む層７２２は、正孔輸送性を有する有機化合物、電子輸送性を有する有機化合物、又は高分子系有機化合物を用いて形成することができる。有機化合物を含む層７２２は、これらの材料を用いて、スパッタリング法、蒸着法、印刷法又は液滴吐出法により、単層構造又は積層構造で形成する。
【０１３３】
第２の電極層７２４は、ヤング率が７．５×１０１０Ｎ／ｍ２以下となるような導電材料を用いて形成する。例えば、ヤング率が７．５×１０１０Ｎ／ｍ２以下の元素、合金材料、又は化合物材料を用いて形成する。なお、合金材料又は化合物材料を用いて形成する場合は、ヤング率７．５×１０１０Ｎ／ｍ２以下の元素を含むことが好ましい。また、第２の電極層７２４は、ヤング率がより小さいことが好ましい。具体的には、インジウム（Ｉｎ）、バリウム（Ｂａ）、鉛（Ｐｂ）、カルシウム（Ｃａ）、ビスマス（Ｂｉ）、マグネシウム（Ｍｇ）、錫（Ｓｎ）、アルミニウム（Ａｌ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いて形成すればよい。第２の電極層７２４は、これらの材料を用いて、スパッタリング法、蒸着法、印刷法又は液滴吐出法等により、単層構造又は積層構造で形成する。また、第２の電極層７２４の膜厚は、特に限定されないが、１０ｎｍ乃至２００ｎｍ程度で形成するのが好ましく、１０ｎｍ乃至１００ｎｍ程度で形成するのがより好ましい。
【０１３４】
以上により、素子７２６、素子７２８、素子７３０を得ることができる。本実施の形態では、素子７２６、７２８、７３０は、記憶素子として機能する。なお、素子７２６、７２８、７３０を記憶素子として機能させる場合は、上記実施の形態１で示した記憶素子１００又は記憶素子１１０と同様の材料及び作製方法を用いて形成すればよいので、本実施の形態では詳しい説明は省略している。したがって、本実施の形態では第１の電極層と有機化合物を含む層が接して形成された例を説明したが、第１の電極層と有機化合物を含む層との間に絶縁層や半導体層等が設けられた構成としてもよい。同様に、第２の電極層と有機化合物を含む層との間にも絶縁層や半導体層等が設けられた構成としてもよい。
【０１３５】
また、本発明は特に限定されず、有機化合物を含む層７２２を構成する材料を適宜選択することによって、発光素子として機能する素子７２６、７２８、７３０を形成することもできる。
【０１３６】
素子７２６、７２８、７３０を発光素子として機能させる場合、有機化合物を含む層７２２として、発光機能を有する層を形成する。例えば、有機化合物を含む層７２２として、有機化合物でなる発光材料を含む発光層を形成する。発光層は、無機化合物を含んでいてもよい。発光層に含まれる有機化合物は、発光性の有機化合物であれば特に限定はなく、様々な低分子系有機化合物、高分子系有機化合物を用いることができる。発光性の有機化合物は、蛍光発光材料又は燐光発光材料のどちらを用いてもよい。発光層は、発光性の有機化合物のみからなる層としてもよいし、発光性の有機化合物を当該有機化合物よりも大きいエネルギーギャップを有するホスト材料に分散した構成としてもよい。また、有機化合物を含む層７２２は、少なくとも発光層を含めばよく、その他に正孔輸送層、正孔注入層、電子輸送層、電子注入層等を適宜設けてもよい。なお、素子７２６、７２８、７３０を発光素子として機能させる場合は、上記実施の形態１で示した発光素子２２０の発光層、正孔輸送層、正孔注入層、電子輸送層、電子注入層と同様の材料及び作製方法を用いて形成すればよいので、本実施の形態では詳しい説明は省略している。
【０１３７】
また、本発明は、有機化合物を含む層７２２は有機圧電材料を用いて形成することで、素子７２６、７２８、７３０を圧電素子として機能させることも可能である。例えば、有機化合物を含む層７２２として、ポリフッ化ビニリデン又はその共重合体等の高分子系有機化合物等の有機圧電材料を含む層を形成することができる。なお、素子７２６、７２８、７３０を圧電素子として機能させる場合は、上記実施の形態１で示した圧電素子３００と同様の材料及び作製方法を用いて形成すればよいので、本実施の形態では詳しい説明は省略している。
【０１３８】
ここまでで形成されたトランジスタから第２の電極層７２４までの積層体を、素子形成層７３８とする。
【０１３９】
次に、図１１（Ｂ）に示すように、第２の電極層７２４上に絶縁層７３４を形成し、絶縁層７３４表面に第２の基板７３６を貼り合わせる。
【０１４０】
絶縁層７３４は、アクリル樹脂、ポリイミド樹脂、メラミン樹脂、ポリエステル樹脂、ポリカーボネート樹脂、フェノール樹脂、エポキシ樹脂、ポリアセタール、ポリエーテル、ポリウレタン、ポリアミド（ナイロン）、フラン樹脂、ジアリルフタレート樹脂等の有機樹脂、シリカガラスに代表されるシロキサンポリマー系材料を出発材料として形成されたシリコン、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサンポリマー、又はアルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーに代表されるシリコンに結合される水素がメチルやフェニルのような有機基によって置換された有機シロキサンポリマーを用いて形成される。絶縁層７３４は、これらの材料を塗布法により塗布し、乾燥加熱して形成することができる。塗布法を用いて絶縁層７３４を形成することで、表面の凹凸の少ない絶縁層を形成することができるため好ましい。また、絶縁層７３４は、ＣＶＤ法やスパッタリング法等により酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の絶縁層を形成した後、ＣＭＰ法により表面を研磨して形成することもできる。絶縁層７３４は、後の剥離工程での保護層としても機能する。
【０１４１】
なお、本実施の形態では、第２の基板７３６を絶縁層７３４表面に貼り合わせたが、本発明は特に限定されず、絶縁層７３４は設けなくともよい。つまり、第２の基板７３６を、直接第２の電極層７２４に貼り合わせてもよい。
【０１４２】
第２の基板７３６は、可撓性を有する基板を用いることが好ましい。本明細書において、可撓性を有する基板とは、折り曲げることができる（フレキシブル）基板のことを示す。また、第２の基板７３６は、薄くて軽い基板を用いることが好ましい。具体的には、第２の基板７３６は、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、ポリフタールアミド等からなる基板を用いることができる。また、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙等）と接着性有機樹脂フィルム（アクリル系有機樹脂、エポキシ系有機樹脂等）との積層フィルムなどを用いることもできる。なお、上述したような基板を第２の基板７３６として用いる場合は、絶縁層７３４と第２の基板７３６との間に接着層を設けて、絶縁層７３４と第２の基板７３６とを貼り合わせるのが好ましい。
【０１４３】
また、第２の基板７３６としては、熱圧着により、被処理体と接着する接着層を有するフィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）を用いることもできる。これらのフィルムは、当該フィルムの最表面に設けられた接着層又は最外層に設けられた層（接着層ではない層）を加熱処理によって溶かし、加圧により接着することで、被処理体と接着することが可能である。このようなフィルムを用いる場合は、絶縁層７３４と第２の基板７３６との間に接着層を別途設ける必要は無い。
【０１４４】
ここでは、被処理体は絶縁層７３４から下層に積層された第１の基板７００までの積層体を示し、被処理面は絶縁層７３４の第２の電極層７２４と接しない面とする。
【０１４５】
本実施の形態では、まず、塗布法によりエポキシ樹脂組成物を塗布し、乾燥焼成してエポキシ樹脂からなる絶縁層７３４を形成する。次に、第２の基板７３６として接着層を有するフィルムを用い、絶縁層７３４表面に第２の基板７３６であるフィルムを熱圧着して、絶縁層７３４と第２の基板７３６とを貼り合わせる。
【０１４６】
次に、図１２（Ａ）に示すように、剥離層７０２と絶縁層７０４との間を剥離する。このようにして、トランジスタ及び素子等を含む素子形成層７３８が第１の基板７００から剥離され、第２の基板７３６に転置される。
【０１４７】
素子形成層７３８を第１の基板７００から剥離する方法としては、（１）基板と素子形成層との間に剥離層として金属層と金属酸化物（又は金属窒化物）を含む層の積層構造を設け、当該金属酸化物を含む層を結晶化により脆弱化して、素子形成層を基板から物理的に剥離する方法、（２）基板と素子形成層との間に剥離層として金属層と金属酸化物（又は金属窒化物）を含む層の積層構造を設け、当該金属酸化物を含む層を結晶化により脆弱化し、剥離層の一部を溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスによりエッチング除去した後、素子形成層を基板から物理的に剥離する方法、（３）基板と素子形成層との間に水素を含む非晶質シリコンを用いて剥離層を形成し、当該剥離層にレーザビームを照射して水素ガスを放出させて基板を剥離する方法、（４）基板と素子形成層との間に非晶質シリコンを用いて剥離層を形成し、当該剥離層を溶液やフッ化ハロゲンガスによりエッチング除去して剥離する方法、（５）素子形成層が形成された基板（本実施の形態では第１の基板７００）を機械的に削る、又は溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスによりエッチング除去して剥離する方法、等を適宜選択することができる。また、上述した剥離する方法（１）、（２）については、基板と素子形成層との間に剥離層及び絶縁層を形成し、剥離層及び絶縁層の間に金属酸化物（又は金属窒化物）を含む層を設け、当該金属酸化物を含む層を結晶化により脆弱化してもよい。本実施の形態では、第１の基板７００と素子形成層７３８との間に剥離層７０２及び絶縁層７０４を形成し、剥離層７０２及び絶縁層７０４の界面に金属酸化物層を設け、当該金属酸化物層を結晶化により脆弱化して、素子形成層７３８を第１の基板７００から物理的に剥離する。
【０１４８】
次に、図１２（Ｂ）に示すように、絶縁層７０４表面に第３の基板７４０を貼り合わせる。第３の基板７４０は、可撓性を有する基板を用いることが好ましい。具体的には、第２の基板７３６と同様の基板を用い、同様の手法で絶縁層７０４に貼り合わせる。本実施の形態では、第３の基板７４０としてフィルムを用い、絶縁層７０４の露出している表面に第３の基板７４０であるフィルムを熱圧着して、絶縁層７０４と第３の基板７４０とを貼り合わせる。以上の工程により、剥離工程を用いて、可撓性を有する基板上に有機化合物を含む層を有する素子を転置することができる。
【０１４９】
素子の転置工程では、基板（ガラス基板などの支持基板）から素子を剥離する工程や、素子に基板（可撓性を有する基板）を貼り合わせる工程などで、必然的に素子が曲がってしまう。素子を構成する電極層は、ヤング率が大きいと素子の曲がりに同調して変形することが難しい。また、可撓性を有する基板と素子とは、熱圧着等の方法を用いて、比較的密着性よく接着させる。したがって、支持基板と接しない側で、可撓性を有する基板と接着される側の電極層のヤング率が大きいと、当該電極層は基板や素子の曲げ等の挙動に同調することができず、素子が破壊してしまう。
【０１５０】
本発明では、支持基板と接しなく、且つ可撓性を有する基板と接着される第２の電極層をヤング率７．５×１０１０Ｎ／ｍ２以下とすることを特徴としている。本発明を適用して、可撓性を有する基板と密着性よく接着される電極層のヤング率を、７．５×１０１０Ｎ／ｍ２以下と比較的小さくなるように形成することで、素子を基板の挙動に同調させやすくなる。その結果、転置工程における素子不良の発生、素子の破壊を防止することができる。したがって、歩留まり高く、信頼性の高い半導体装置を製造することが可能になる。
【０１５１】
（実施の形態３）
本実施の形態では、本発明に係る記憶素子を有する半導体装置の例について、図４乃至図６を用いて説明する。ここでは、半導体装置の構成がパッシブマトリクス型の例について説明する。
【０１５２】
図４（Ａ）に示したのは本発明に係る半導体装置の一例であり、基板２０上に設けられたメモリセルアレイ１０、ビット線駆動回路３２、ワード線駆動回路４０及びインターフェース３０を有している。
【０１５３】
メモリセルアレイ１０は、ｘ方向に延在する複数のビット線Ｂｘ（１≦ｘ≦ｍ）と、ｘ方向と直交するｙ方向に延在する複数のワード線Ｗｙ（１≦ｙ≦ｎ）とで構成されている。また、ビット線Ｂｘとワード線Ｗｙが交差する部分には、記憶素子１４を有するメモリセル１２が設けられている。メモリセル１２は、メモリセルアレイ１０において、マトリクス状に設けられている。
【０１５４】
ビット線駆動回路３２は、カラムデコーダ３４と、読み出し／書き込み回路３６と、セレクタ３８と、を有する。また、ビット線駆動回路３２は、ビット線Ｂｘ及びインターフェース３０に接続されている。
【０１５５】
ワード線駆動回路４０は、ロウデコーダ４２と、レベルシフタ４４と、を有する。また、ワード線駆動回路４０は、ワード線Ｗｙ及びインターフェース３０に接続されている。
【０１５６】
インターフェース３０は、外部から入力される信号をビット線駆動回路３２又はワード線駆動回路４０に供給する、又はビット線駆動回路３２から出力される信号を外部に供給する回路である。
【０１５７】
なお、図４（Ａ）に示す構成はあくまで一例であり、センスアンプ、出力回路、バッファ回路等の他の回路を有していてもよい。また、インターフェース３０に書き込み回路を設けてもよい。
【０１５８】
次に、メモリセルアレイ１０の上面図の一例を図５（Ａ）に示す。図５（Ｂ）には、図５（Ａ）の線分ＯＰにおける断面図の一例を示す。図５（Ａ）では、第１の電極層と第２の電極層以外の構成は、一部省略している。
【０１５９】
図５に示すように、メモリセルアレイ１０は、ビット線Ｂｘを構成する第１の電極層２２と、ワード線Ｗｙを構成する第２の電極層２８と、で構成されている。また、メモリセルアレイ１０において、第１の電極層２２と第２の電極層２８との交差部は、図４（Ａ）におけるメモリセル１２に相当し、記憶素子１４が形成されている。記憶素子１４としては、上記実施の形態１、２で示したような記憶素子が形成される。具体的には、記憶素子１４は、少なくとも第１の電極層と第２の電極層とからなる一対の電極層間に有機化合物を含む層を含む構造であり、一対の電極層のうち少なくとも一方の電極層（本実施の形態では第２の電極層）のヤング率が７．５×１０１０Ｎ／ｍ２以下であることを特徴とする。本実施の形態では、記憶素子１４は、第１の電極層２２と第２の電極層２８との間に、有機化合物を含む層２６が接して設けられた構造とする（図５（Ｂ）参照）。なお、本発明は特に限定されず、第１の電極層と有機化合物を含む層との間、又は第２の電極層と有機化合物を含む層との間に絶縁層、半導体層、金属酸化物層等が設けられた構造としてもよい。
【０１６０】
メモリセルアレイ１０のその他の構成例について、図６に示す。例えば、図６（Ａ）に示すように、第１の電極層２２を介して有機化合物を含む層２６と反対側に整流性を有する素子を設けてもよい。整流性を有する素子とは、ショットキーダイオード、ＰＮ接合を有するダイオード、ＰＩＮ接合を有するダイオード、アバランシェダイオード等のダイオード、又はゲート電極層とドレイン電極層を接続したトランジスタ等である。もちろん、他の構成のダイオードを用いてもよい。ここでは、第３の電極層５２及び半導体層５４で構成されるダイオード５０を第１の電極層２２に接して設ける。具体的には、第１の電極層２２に接して半導体層５４が設けられ、当該半導体層５４に接して第３の電極層５２が設けられる。つまり、第１の電極層２２と第３の電極層５２との間に半導体層５４が挟持された構成となる。なお、整流性を有する素子は、第２の電極層２８を介して有機化合物を含む層２６と反対側に設けてもよい。例えば、第２の電極層２８に接して半導体層及び第３の電極層を順次積層してダイオードを形成してもよい。このように、整流性がある素子を設けることにより、電流の流れる方向を一方向のみに制御することができる。したがって、誤差が減少し、読み出し精度が向上する。なお、隣接する記憶素子の間には、ダイオードを絶縁する絶縁層５５が設けられている。
【０１６１】
例えば、絶縁性を有する基板上に薄膜トランジスタ（ＴＦＴ）を設けてその上に記憶素子１４を設けてもよいし、絶縁性を有する基板の代わりにＳｉ等の半導体基板やＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いて基板上に電界効果トランジスタ（ＦＥＴ）を形成し、その上に記憶素子１４を設けてもよい。
【０１６２】
また、記憶素子と、ＴＦＴまたはＦＥＴを貼り合わせてもよい。この場合、記憶素子とＴＦＴまたはＦＥＴは別工程で作製し、その後、導電性フィルム、異方性導電接着剤等を用いて貼り合わせることができる。また、ＴＦＴまたはＦＥＴの構成は、公知のものであればどのような構成を用いてもよい。
【０１６３】
可撓性を有する基板上にＴＦＴを設けてその上に記憶素子１４を設けてもよい。例えば、上記実施の形態２で説明したように、作製工程の処理温度に耐えうる耐熱性を有する支持基板上に、ＴＦＴ及び記憶素子を含む素子形成層を形成した後、支持基板から素子形成層を剥離して他の基板（可撓性を有する基板が好ましい）に転置する。または、支持基板上に素子形成層を形成した後、他の基板に素子形成層を固定し、支持基板から素子形成層を剥離して転置してもよい。
【０１６４】
また、隣接する各々の記憶素子間において横方向への電界の影響が懸念される場合は、各記憶素子に設けられた有機化合物を含む層を分離するため、各記憶素子に設けられた有機化合物を含む層の間に隔壁として機能する絶縁層（以下、隔壁層ともいう）を設けてもよい。また、各メモリセルごとに有機化合物を含む層を選択的に設けた構成としてもよい。
【０１６５】
例えば、図６（Ｂ）に示すように、第１の電極層２２を覆って有機化合物を含む層２６を設ける際に、隣接する第１の電極層２２間に隔壁層５６を設けてもよい。このような構成にすることで、第１の電極層２２の段差により生じる有機化合物を含む層２６の段切れや各メモリセル間における横方向への電界の影響を防止することができる。なお、隔壁層５６の断面において、隔壁層５６の側面は、第１の電極層２２の表面に対して１０度以上６０度未満、好ましくは２５度以上４５度以下の傾斜角度を有することが好ましい。さらには、湾曲していることが好ましい。その後、第１の電極層２２および隔壁層５６を覆うように有機化合物を含む層２６及び第２の電極層２８を形成する。
【０１６６】
また、図６（Ｃ）に示すように、基板２０上に設けられたｘ方向に延在する第１の電極層２２の一部を覆う層間絶縁層６２と、該層間絶縁層６２の一部を覆う隔壁層６４を設けてもよい。層間絶縁層６２は、記憶素子１４が設けられる部分に開口部が形成されている。また、隔壁層６４は、層間絶縁層６２の開口部が形成されていない領域上に、ｙ方向に延在するように設ける。隔壁層６４は、層間絶縁層６２表面に対して隔壁層６４の側壁の断面が、９５度以上１３５度以下の傾斜角度を有することが好ましい。
【０１６７】
隔壁層６４の材料は特に限定されないが、例えば未露光部分が残存するポジ型感光性樹脂を用いて、フォトリソグラフィ法により形成することができる。この場合、隔壁層となるパターンの下部がより多くエッチングされるように露光量または現像時間を調節することによって好ましい傾斜角度を有する隔壁層を形成することができる。また、隔壁層６４は、無機絶縁材料、有機絶縁材料等を用いて絶縁層を形成し、当該絶縁層を選択的にエッチング加工して形成してもよい。
【０１６８】
隔壁層６４の高さは、有機化合物を含む層２６及び第２の電極層２８の厚さより高く設定する。この結果、基板２０全面に有機化合物を含む層及び第２の電極層を蒸着する工程のみで、電気的に独立し、複数の領域に分離された記憶素子を形成することができる。具体的には、ｘ方向に延在する第１の電極層２２と交差するｙ方向に伸長するストライプ状の有機化合物を含む層２６及び第２の電極層２８を形成することができる。したがって、工程数を削減することが可能である。なお、隔壁層６４上にも有機化合物を含む層２５及び第２の電極層２７が形成されるが、これらは記憶素子１４を構成する有機化合物を含む層２６及び第２の電極層２８とは分断されている。
【０１６９】
なお、基板２０は、可撓性を有する基板や、ガラス基板、石英基板、半導体基板、金属基板、ステンレス基板等を用いることができる。可撓性を有する基板としては、プラスチック基板、繊維質な材料からなる紙、フィルム等を用いることができる。
【０１７０】
本実施の形態の記憶素子において、第２の電極層をヤング率７．５×１０１０Ｎ／ｍ２以下とすることで、曲げ等の挙動に同調しやすくできる。その結果、記憶素子の不良の発生を防止・低減することが可能になる。したがって、記憶素子を有する半導体装置を歩留まり良く製造することが可能になる。また、信頼性の高い半導体装置を提供することも可能になる。
【０１７１】
次に、本発明の記憶素子を有する半導体装置におけるデータの書き込み動作の一例について説明する。例えば、図４（Ａ）に示すメモリセルアレイ１０に設けられた複数のメモリセル１２のうち、ｘ列目ｙ行目に位置するメモリセル１２にデータを書き込む場合は、ロウデコーダ４２、カラムデコーダ３４、セレクタ３８により、ｘ列目のビット線Ｂｘとｙ行目のワード線Ｗｙとを選択して、当該ビット線Ｂｘとワード線Ｗｙとの交差部に位置するメモリセル１２を選択する。そして、書き込み回路を用いて、選択したメモリセル１２にデータを書き込む。
【０１７２】
メモリセル１２は、記憶素子１４を有している。記憶素子１４は電圧印加前後で電気抵抗が変化するため、記憶素子１４の電気抵抗の変化を利用することにより、メモリセル１２に選択的にデータを書き込むことができる。
【０１７３】
以下に、本発明の半導体装置にデータの書き込みを行う際の具体的な動作について、図４を用いて説明する。なお、書き込みはメモリセルの電気抵抗等の電気特性を変化させることで行い、メモリセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化させた状態を「１」とする。
【０１７４】
メモリセル１２にデータ「１」を書き込む場合、まず、図４（Ａ）に示すロウデコーダ４２、レベルシフタ４４、カラムデコーダ３４、セレクタ３８によってメモリセル１２を選択する。例えば、ビット線Ｂ３とワード線Ｗ３との交差部に位置するメモリセル１２を選択する場合、ロウデコーダ４２、レベルシフタ４４によって、メモリセル１２に接続されるワード線Ｗ３に所定の電圧Ｖ２を印加する。また、カラムデコーダ３４、セレクタ３８によって、メモリセル１２に接続されるビット線Ｂ３を読み出し／書き込み回路３６に接続する。そして、読み出し／書き込み回路３６からビット線Ｂ３へ書き込み電圧Ｖ１を出力する。こうして、当該メモリセル１２を構成する第１の電極層２２と第２の電極層２８の間に電圧Ｖｗ＝Ｖ１−Ｖ２を印加する。印加する電圧Ｖｗを適切に選ぶことで、記憶素子１４の有する第１の電極層２２と第２の電極層２８との間に設けられた有機化合物を含む層２６を物理的もしくは電気的変化させ、データ「１」の書き込みを行うことができる。具体的には、読み出し動作電圧において、データ「１」の状態の第１の電極層２２と第２の電極層２８の間の電気抵抗が、データ「０」の状態と比較して、大幅に小さくなるように変化させるとよい。例えば、（Ｖ１、Ｖ２）＝（０Ｖ、５〜１５Ｖ）、あるいは（３〜５Ｖ、−１２〜−２Ｖ）の範囲から適宜選べば良い。電圧Ｖｗは５〜１５Ｖ、あるいは−５〜−１５Ｖとすればよい。
【０１７５】
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「１」が書き込まれないよう制御する。例えば、非選択のワード線および非選択のビット線を浮遊状態とすればよい。メモリセルを構成する第１の電極層２２と第２の電極層２８の間は、ダイオード特性など、選択性を確保できる特性を有する必要がある。
【０１７６】
一方、メモリセル１２にデータ「０」を書き込む場合は、該メモリセル１２に電気的作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、ロウデコーダ４２、レベルシフタ４４、カラムデコーダ３４、及びセレクタ３８によってメモリセル１２を選択するが、読み出し／書き込み回路３６からビット線Ｂ３への出力電位を、選択されたワード線Ｗ３の電位あるいは非選択ワード線の電位と同程度とし、メモリセル１２を構成する第１の電極層２２と第２の電極層２８の間に、メモリセル１２の電気特性を変化させない程度の電圧（例えば−５〜５Ｖ）を印加すればよい。
【０１７７】
続いて、本発明の半導体装置からデータの読み出しを行う際の具体的な動作について説明する。データの読み出しは、メモリセルを構成する第１の電極層と第２の電極層の間の電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する第１の電極層と第２の電極層の間の実効的な電気抵抗（以下、単にメモリセルの電気抵抗と呼ぶ）が、読み出し電圧においてＲ０、データ「１」を有するメモリセルの電気抵抗を、読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し／書き込み回路３６は、読み出し部分の構成として、例えば、図４（Ｂ）に示す抵抗素子７２と差動増幅器７４を用いた回路を考えることができる。抵抗素子７２は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。また、図４（Ｃ）に示すように抵抗素子７２の代わりにトランジスタ７６を用いてもよいし、差動増幅器の代わりにクロックドインバータ７８を用いることも可能である。クロックドインバータ７８には、読み出しを行うときにＨｉｇｈ、行わないときにＬｏｗとなる、信号φ又は反転信号φが入力される。勿論、回路構成は図４（Ｂ）、（Ｃ）に限定されない。
【０１７８】
メモリセル１２からデータの読み出しを行う場合、まず、ロウデコーダ４２、レベルシフタ４４、カラムデコーダ３４、セレクタ３８によってメモリセル１２を選択する。具体的には、ロウデコーダ４２、レベルシフタ４４によって、メモリセル１２に接続されるワード線Ｗｙに所定の電圧Ｖｙを印加する。また、カラムデコーダ３４、セレクタ３８によって、メモリセル１２に接続されるビット線Ｂｘを読み出し／書き込み回路３６の端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、抵抗素子７２（抵抗値Ｒｒ）とメモリセル１２（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル１２がデータ「０」を有する場合には、Ｖｐ０＝Ｖｙ＋（Ｖ０−Ｖｙ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル１２がデータ「１」を有する場合には、Ｖｐ１＝Ｖｙ＋（Ｖ０−Ｖｙ）×Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図４（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図４（Ｃ）では、クロックドインバータの変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔとして、データ「０」／「１」に応じて、Ｌｏ／Ｈｉ（もしくはＨｉ／Ｌｏ）が出力され、読み出しを行うことができる。
【０１７９】
例えば、差動増幅器７４をＶｄｄ＝３Ｖで動作させ、Ｖｙ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉｇｈが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏｗが出力される。こうして、メモリセルの読み出しを行うことができる。
【０１８０】
上記の方法によると、記憶素子１４の電気抵抗の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。また、記憶素子の抵抗値を電流の大きさに置き換えて読みとる方法や、ビット線をプリチャージする方法を採用することも可能である。
【０１８１】
本発明を適用することで、記憶素子の不良の発生が防止される。よって、当該記憶素子を有する半導体装置の製造において、歩留まりを向上させることができる。また、信頼性の高い半導体装置を提供することができる。
【０１８２】
また、製造時以外にデータの書き込み（追記）が可能であり、且つデータの書き換えによる偽造を防止できる記憶素子を有する半導体装置を提供することができる。
【０１８３】
なお、本実施の形態は上記実施の形態１、２と自由に組み合わせることができる。
【０１８４】
（実施の形態４）
本実施の形態では、本発明に係る記憶素子を有する半導体装置の例について、図７、図８を用いて説明する。ここでは、半導体装置の構成がアクティブマトリクス型の例について説明する。
【０１８５】
図７（Ａ）に示したのは本発明に係る半導体装置の一例であり、基板６２０上に設けられたメモリセルアレイ６１０、ビット線駆動回路６３２、ワード線駆動回路６４０及びインターフェース６３０を有している。
【０１８６】
メモリセルアレイ６１０は、ｘ方向に延在する複数のビット線Ｂｘ（１≦ｘ≦ｍ）と、ｘ方向と直交するｙ方向に延在する複数のワード線Ｗｙ（１≦ｙ≦ｎ）とで構成されている。また、ビット線Ｂｘとワード線Ｗｙが交差する部分には、トランジスタ６８０と記憶素子６１４を有するメモリセル６１２が設けられている。メモリセル６１２は、メモリセルアレイ６１０において、マトリクス状に設けられている。
【０１８７】
ビット線駆動回路６３２は、カラムデコーダ６３４と、読み出し／書き込み回路６３６と、セレクタ６３８と、を有する。また、ビット線駆動回路６３２は、ビット線Ｂｘ及びインターフェース６３０に接続されている。
【０１８８】
ワード線駆動回路６４０は、ロウデコーダ６４２と、レベルシフタ６４４と、を有する。また、ワード線駆動回路６４０は、ワード線Ｗｙ及びインターフェース６３０に接続されている。
【０１８９】
インターフェース６３０は、外部から入力される信号をビット線駆動回路６３２又はワード線駆動回路６４０に供給する、又はビット線駆動回路６３２から出力される信号を外部に供給する回路である。
【０１９０】
なお、図７（Ａ）に示す構成はあくまで一例であり、センスアンプ、出力回路、バッファ回路等の他の回路を有していてもよい。また、インターフェース６３０に書き込み回路を設けてもよい。
【０１９１】
次に、メモリセル６１２について、図８を用いて詳細に説明する。図８（Ａ）には、メモリセルアレイ６１０の上面図の一例を示す。また、図８（Ｂ）には、図８（Ａ）の線分ＡＢにおける断面図の一例を示す。なお、図８（Ａ）の上面図では、トランジスタと第１の電極層以外の構成は、一部省略している。
【０１９２】
メモリセル６１２は、ビット線Ｂｘ（１≦ｘ≦ｍ）に接続される第１の電極層６２２とワード線Ｗｙ（１≦ｙ≦ｎ）に接続される第２の電極層６２８と、記憶素子６１４と、トランジスタ６８０とを有する。記憶素子６１４は、上記実施の形態１で示したような構成を有する。具体的には、記憶素子６１４は、少なくとも第１の電極層と第２の電極層とからなる一対の電極層間に有機化合物を含む層を含み、一対の電極層のうち少なくとも一方の電極層（本実施の形態では第２の電極層）のヤング率が７．５×１０１０Ｎ／ｍ２以下である。また、トランジスタ６８０のゲート電極層はワード線Ｗｙと接続され、ソース電極もしくはドレイン電極のいずれか一方はビット線Ｂｘと接続され、残る一方は記憶素子６１４が有する２端子の一方と接続される。記憶素子の残る１端子は共通電極（電位Ｖｃｏｍ）と接続される。
【０１９３】
例えば、図８（Ｂ）に示すように、記憶素子６１４はトランジスタ６８０が設けられた基板６２０上に形成することができる。記憶素子６１４としては、上記実施の形態１で示したような記憶素子が形成される。具体的には、記憶素子６１４は、第１の電極層６２２と、有機化合物を含む層６２６と、第２の電極層６２８とが順次積層された構造を有する。また、隣接する第１の電極層６２２間には、該第１の電極層６２２の端部を覆う隔壁層６５４が設けられている。さらに、本実施の形態では、記憶素子６１４上に保護層として機能する絶縁層６５６が設けられている。なお、記憶素子６１４は、上記実施の形態１の図１（Ｂ）に示したように、第１の電極層６２２と有機化合物を含む層６２６との間に絶縁層や半導体層が設けられた構造としてもよい。
【０１９４】
トランジスタ６８０は、基板６２０上に下地絶縁層６５０を介して設けられている。また、トランジスタ６８０のソース電極又はドレイン電極として機能する電極層は、記憶素子６１４の第１の電極層６２２と接続している。
【０１９５】
本実施の形態のトランジスタ６８０としては、様々なトランジスタを適用することができる。例えば、図１０（Ａ）乃至（Ｄ）に示すようなＴＦＴ１３８０、ＴＦＴ１３９０、ＴＦＴ１４８０、又はＴＦＴ１４９０を適用することができる。なお、図１０（Ａ）乃至（Ｄ）に示すトランジスタの具体的な構成及び作製方法等は、上記実施の形態２の説明に準じるため、ここでは省略する。また、図８（Ｂ）における絶縁層６５１、６５２は、図１０（Ａ）における絶縁層１３５１、１３５２と同様の材料、作製方法を用いて形成すればよい。本実施の形態では、トランジスタ６８０として図１０（Ａ）に示すトップゲート型のＴＦＴ１３８０を適用する例を示す。
【０１９６】
トランジスタ６８０として適用するＴＦＴ１３８０は、半導体層１３０２が形成され、半導体層１３０２上にゲート絶縁層１３０３を介してゲート電極層１３０４が形成されている。また、ゲート電極層１３０４の側面には、絶縁層１３０８（サイドウォール）が形成されている。半導体層１３０２、ゲート電極層１３０４及び絶縁層１３０８上には層間絶縁層として機能する絶縁層１３５１、１３５２が形成され、当該絶縁層１３５１、１３５２を介して半導体層１３０２と接続する電極層１３１２が形成されている。半導体層１３０２には、チャネル形成領域と、ソース領域又はドレイン領域として機能する不純物領域と、ＬＤＤ領域として機能する低濃度不純物領域が形成されている。
【０１９７】
なお、図１０（Ａ）における電極層１３１２はソース電極又はドレイン電極として機能するが、本実施の形態においては、記憶素子を構成する電極層としても機能する。すなわち、図８（Ｂ）において、トランジスタ６８０のソース電極又はドレイン電極として機能する電極層と、記憶素子６１４を構成する第１の電極層６２２は、同一層で形成されている。なお、トランジスタ６８０のソース電極又はドレイン電極として機能する電極層は、該トランジスタ６８０のゲート電極層と同じ層で形成される配線と交差して設けることが可能であり、多層配線構造を形成することができる。さらに、絶縁層６５２と同様の絶縁層を複数積層して、その上層に配線を形成することで多層配線構造を形成することができる。第１の電極層６２２はチタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造、モリブデン（Ｍｏ）とアルミニウム（Ａｌ）との積層構造、アルミニウム（Ａｌ）のような低抵抗材料と、チタン（Ｔｉ）やモリブデン（Ｍｏ）などの高融点金属材料を用いたバリアメタルとの組み合わせで形成することが好ましい。
【０１９８】
その他、トランジスタ６８０は、直列に接続された少なくとも２つ以上のチャネル形成領域を含んだ半導体層と、それぞれのチャネル形成領域に電圧を印加する少なくとも２つ以上のゲート電極層と、を有するマルチゲート構造としてもよいし、半導体層を上下にゲート電極層で挟むデュアルゲート構造としてもよい。
【０１９９】
なお、図１０（Ａ）乃至（Ｄ）に示す薄膜トランジスタや有機半導体トランジスタはスイッチング素子として機能し得るものであれば、どのような構成で設けてもよい。
【０２００】
また、単結晶基板やＳＯＩ基板を用いて、トランジスタを形成し、その上に記憶素子を設けてもよい。ＳＯＩ基板は、表面に酸化膜を形成した基板と表面に酸化膜を形成していない基板の２枚を貼り合わせて一方の基板の表面を削る貼り合わせ法や、酸素イオンをＳｉ基板内に打ち込むことにより内部に絶縁層を形成するＳＩＭＯＸと呼ばれるイオン打ち込み法を用いて形成すればよい。例えば、図８（Ｃ）に示すように、単結晶半導体基板６６０を用いて電界効果トランジスタ６６２を形成し、その上に記憶素子６１４を設ける。ここで、電界効果トランジスタ６６２の不純物領域と接続する電極層６６３と、記憶素子６１４の第１の電極層６２２と、が接続されることで、電界効果トランジスタ６６２と記憶素子６１４は接続されている。また、電界効果トランジスタ６６２のソース電極又はドレイン電極として機能する電極層６６３を覆うように絶縁層６７２が設けられ、当該絶縁層６７２上に記憶素子６１４が設けられている。電界効果トランジスタ６６２は、フィールド酸化膜６６１によって分離されている。
【０２０１】
単結晶半導体で形成されるトランジスタは、応答速度や移動度などの特性が良好なために、高速な動作が可能になる。また、単結晶半導体で形成されるトランジスタは、その特性のバラツキが少ないために、高い信頼性を実現した半導体装置を提供することができる。
【０２０２】
なお、図８（Ｂ）のように、トランジスタのソース電極又はドレイン電極として機能する電極層と、記憶素子を構成する第１の電極層とを同一層で形成する場合は、トランジスタの上方を避けた領域に記憶素子を設ける必要がある。一方、図８（Ｃ）のように、トランジスタのソース電極又はドレイン電極として機能する電極層上に絶縁層を形成し、当該絶縁層上に記憶素子を構成する第１の電極層を形成し、絶縁層を介してトランジスタの電極層と記憶素子の第１の電極層を接続する構成とすることで、記憶素子を自由に配置することが可能になる。
【０２０３】
図８（Ｂ）、（Ｃ）に示す構成では有機化合物を含む層６２６を基板全面に設けた例を示しているが、各メモリセルのみに選択的に設けてもよい。この場合、液滴吐出法等を用いて有機化合物を吐出し焼成して選択的に有機化合物を含む層を設けることにより、材料の利用効率を向上させることができる。
【０２０４】
記憶素子６１４の具体的な構成及び作製方法等は、上記実施の形態１乃至３の説明に準じる。詳しくは、上記実施の形態１乃至３に示した記憶素子１００、記憶素子１１０、記憶素子として機能する素子７２６、素子７２８、素子７３０、記憶素子１４と同様の材料及び作製方法を用いて形成すればよい。
【０２０５】
また、隔壁層６５４は、上記実施の形態２、３で示した隔壁層５６、隔壁層７２１と同様の材料および形成方法を用いて設けることができる。
【０２０６】
本実施の形態の記憶素子において、第２の電極層をヤング率７．５×１０１０Ｎ／ｍ２以下とすることで、曲げ等の挙動に同調しやすくできる。その結果、記憶素子の不良の発生を防止・低減することが可能になる。したがって、記憶素子を有する半導体装置を歩留まり良く製造することが可能になる。また、信頼性の高い半導体装置を提供することも可能になる。
【０２０７】
次に、本発明の半導体装置にデータの書き込みを行う際の具体的な動作について、図７を用いて説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化させた状態を「１」とする。
【０２０８】
ここでは、３列目３行目のメモリセル６１２にデータを書き込む場合について説明する。メモリセル６１２にデータ「１」を書き込む場合、まず、ロウデコーダ６４２、カラムデコーダ６３４およびセレクタ６３８によってメモリセル６１２を選択する。具体的には、ロウデコーダ６４２によって、メモリセル６１２に接続されるワード線Ｗ３に所定の電圧Ｖ２２を印加する。また、カラムデコーダ６３４とセレクタ６３８によって、メモリセル６１２に接続されるビット線Ｂ３を読み出し／書き込み回路６３６に接続する。そして、読み出し／書き込み回路６３６からビット線Ｂ３へ書き込み電圧Ｖ２１を出力する。
【０２０９】
こうして、選択されたメモリセル６１２を構成するトランジスタ６８０をオン状態とし、記憶素子６１４に、ビット線を電気的に接続し、おおむねＶｗ＝Ｖｃｏｍ−Ｖ２１の電圧を印加する。なお、記憶素子６１４の一方の電極は電位Ｖｃｏｍの共通電極に接続されている。電位Ｖｗを適切に選ぶことで、記憶素子６１４が有する第１の電極層と第２の電極層との間に設けられた有機化合物を含む層を物理的もしくは電気的変化させ、データ「１」の書き込みを行うことができる。具体的には、読み出し動作電圧において、データ「１」の状態の第１の電極層と第２の電極層の間の電気抵抗が、データ「０」の状態と比較して、大幅に小さくなるように変化させるとよく、単に短絡（ショート）させてもよい。なお、電位は、（Ｖ２１、Ｖ２２、Ｖｃｏｍ）＝（５Ｖ乃至１５Ｖ、５Ｖ乃至１５Ｖ、０Ｖ）、あるいは（−１２Ｖ乃至０Ｖ、−１２Ｖ乃至０Ｖ、３Ｖ乃至５Ｖ）の範囲から適宜選べば良い。電圧Ｖｗは５Ｖ乃至１５Ｖ、あるいは−５Ｖ乃至−１５Ｖとすればよい。
【０２１０】
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「１」が書き込まれないよう制御する。具体的には、非選択のワード線には接続されるメモリセルのトランジスタをオフ状態とする電位（例えば０Ｖ）を印加し、非選択のビット線は浮遊状態とするか、Ｖｃｏｍと同程度の電位を印加するとよい。
【０２１１】
一方、メモリセル６１２にデータ「０」を書き込む場合は、メモリセル６１２には電気的作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、ロウデコーダ６４２、カラムデコーダ６３４およびセレクタ６３８によってメモリセル６１２を選択するが、読み出し／書き込み回路６３６からビット線Ｂ３への出力電位をＶｃｏｍと同程度とするか、ビット線Ｂ３を浮遊状態とする。その結果、記憶素子６１４には、小さい電圧（例えば−５Ｖ乃至５Ｖ）が印加されるか、電圧が印加されないため、電気特性が変化せず、データ「０」書き込みが実現される。
【０２１２】
次に、電気的作用により、データの読み出しを行う際の動作について説明する。データの読み出しは、記憶素子６１４の電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ０、データ「１」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し／書き込み回路は、読み出し部分の構成として、例えば、図７（Ｂ）に示す抵抗素子６７３と差動増幅器６７４を用いた読み出し／書き込み回路６３６を考えることができる。抵抗素子は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。なお、図７（Ｃ）に示すように、抵抗素子６７３の代わりにトランジスタ６７６を用いても良いし、差動増幅器６７４の代わりにクロックドインバータ６７８を用いることも可能である。勿論、回路構成は図７（Ｂ）、（Ｃ）に限定されない。
【０２１３】
ｘ列目ｙ行目のメモリセル６１２からデータの読み出しを行う場合、まず、ロウデコーダ６４２、カラムデコーダ６３４およびセレクタ６３８によってメモリセル６１２を選択する。具体的には、ロウデコーダ６４２によって、メモリセル６１２に接続されるワード線Ｗｙに所定の電圧Ｖ２４を印加し、トランジスタ６８０をオン状態にする。また、カラムデコーダ６３４とセレクタ６３８によって、メモリセル６１２に接続されるビット線Ｂｘを読み出し／書き込み回路６３６の端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、ＶｃｏｍとＶ０が抵抗素子６７３（抵抗値Ｒｒ）と記憶素子６１４（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル６１２がデータ「０」を有する場合には、Ｖｐ０＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル６１２がデータ「１」を有する場合には、Ｖｐ１＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）×Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図７（Ｂ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図７（Ｃ）では、クロックドインバータ６７８の変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔが、データ「０」／「１」に応じて、Ｌｏ／Ｈｉ（もしくはＨｉ／Ｌｏ）が出力され、読み出しを行うことができる。
【０２１４】
例えば、差動増幅器６７４をＶｄｄ＝３Ｖで動作させ、Ｖｃｏｍ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とし、トランジスタ６８０のオン抵抗を無視できるとすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉｇｈが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏｗが出力される。こうして、メモリセルの読み出しを行うことができる。
【０２１５】
上記の方法によると、記憶素子６１４の抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
【０２１６】
本発明を適用することで、記憶素子の不良の発生が防止される。よって、当該記憶素子を有する半導体装置の製造において、歩留まりを向上させることができる。また、信頼性の高い半導体装置を提供することができる。
【０２１７】
また、製造時以外にデータの書き込み（追記）が可能であり、且つデータの書き換えによる偽造を防止できる記憶素子を有する半導体装置を提供することができる。
【０２１８】
なお、本実施の形態は上記実施の形態１、２と適宜組み合わせて行うことができる。
【０２１９】
（実施の形態５）
本発明に係る発光素子を有する半導体装置の例について説明する。なお、本実施の形態では、表示機能を有する表示装置の例について、図９を用いて説明する。
【０２２０】
図９（Ａ）は、表示装置の上面図の一例を示す。図９（Ｂ）には、図９（Ａ）の線分ＱＲにおける断面図の一例を示す。
【０２２１】
図９に示す表示装置９００は、基板９０１上に設けられた画素部９０２、駆動回路部９０４を有している。基板９０１の上方には、シール材９１０を介して基板９０８が設けられている。また、基板９０１上には、端子部９０６が設けられている。画素部９０２を構成する複数の素子の動作を制御する信号や電源電位は、端子部９０６を介して外部から入力される。
【０２２２】
図９（Ｂ）に示すように、画素部９０２は、基板９０１上に駆動用トランジスタ９２４、容量素子９２０が設けられている。画素部９０２には、スイッチング用トランジスタが設けられていてもよい。発光素子９３０は駆動用トランジスタ９２４の上方に設けられている。また、発光素子９３０と駆動用トランジスタ９２４は接続されている。
【０２２３】
発光素子９３０は、上記実施の形態１等で示したような発光素子を形成する。具体的には、発光素子９３０は、第１の電極層と第２の電極層とからなる一対の電極層間に発光機能を有する有機化合物を含む層を含む構造であり、一対の電極層のうち少なくとも一方の電極層（本実施の形態では第２の電極層）のヤング率が７．５×１０１０Ｎ／ｍ２以下であることを特徴とする。本実施の形態では、発光素子９３０は、第１の電極層９３２と第２の電極層９３６との間に、発光機能を有する有機化合物を含む層９３４が設けられた構造とする。なお、発光素子９３０は、第１の電極層９３２と第２の電極層９３６との間に、正孔輸送層、正孔注入層、電子輸送層、電子注入層等が適宜設けられた構造としてもよい。
【０２２４】
発光素子９３０の第１の電極層９３２の端部は、隔壁層９１８で覆われている。隔壁層９１８は、酸化シリコン、窒化シリコン等の無機絶縁材料、又はアクリル、ポリイミド等の有機絶縁材料等を用いて形成する。隔壁層９１８により、隣接して設けられる別の発光素子と分離することができる。隔壁層９１８の形状は、端部の曲率半径が連続的に変化するのが好ましい。このような形状にすることで、上層に積層する有機化合物を含む層９３４、第２の電極層９３６の被覆性を向上することが可能になる。
【０２２５】
駆動用トランジスタ９２４及び容量素子９２０は、基板９０１上に絶縁層９０３を介して設けられている。駆動用トランジスタ９２４のソース電極又はドレイン電極として機能する電極層は、発光素子９３０の第１の電極層９３２と絶縁層９１６を介して接続されている。
【０２２６】
駆動用トランジスタ９２４としては、様々なトランジスタを適用することができ、例えば、上述した図１０（Ａ）乃至（Ｄ）に示すトランジスタを適用することができる。本実施の形態では、トップゲート型のＴＦＴを適用する。トップゲート型のＴＦＴの一例については図１０（Ａ）に示したが、図１０（Ａ）に示すＴＦＴの構成と、本実施の形態で示す駆動用トランジスタ９２４の構成は、ゲート電極層が２層の積層構造で且つ側面にサイドウォールが設けられていないこと、マルチゲート構造（半導体層に直列に接続された２つのチャネル形成領域が形成され、それぞれのチャネル形成領域に電圧を印加する２つのゲート電極を有する構造）であることが異なっている。
【０２２７】
駆動用トランジスタ９２４は、半導体層上にゲート絶縁層を介してゲート電極層が形成されている。半導体層には２つのチャネル形成領域と、ソース領域又はドレイン領域が形成されている。隣接するチャネル形成領域の間には、高濃度不純物領域が形成されている。該高濃度不純物領域の濃度は、ソース領域又はドレイン領域と同程度である。また、ソース領域又はドレイン領域とチャネル形成領域の間、及び高濃度不純物領域とチャネル形成領域の間には、ＬＤＤ領域が形成されている。該ＬＤＤ領域の濃度は、ソース領域又はドレイン領域よりも低濃度である。
【０２２８】
駆動用トランジスタ９２４の２つのゲート電極層は、半導体層に形成された２つのチャネル形成領域に対応して形成されている。また、ここではゲート電極層を２層の積層構造とし、下層（ゲート絶縁層に接する側）のゲート電極層の幅（キャリアがチャネル形成領域を流れる方向（ソース領域とドレイン領域とを結ぶ方向））が、上層のゲート電極層の幅よりも大きくなるように形成されている。
【０２２９】
駆動用トランジスタ９２４のソース電極又はドレイン電極として機能する電極層は、絶縁層９１３、絶縁層９１４を介して、半導体層に形成されたソース領域又はドレイン領域と接続するように形成されている。
【０２３０】
容量素子９２０は、半導体層上にゲート絶縁層を介して電極層が形成されている。半導体層は駆動用トランジスタ９２４の半導体層と同一層であり、不純物元素が添加されていない真性領域と、低濃度不純物領域と高濃度不純物領域と、を有する。低濃度不純物領域の濃度は駆動用トランジスタ９２４のＬＤＤ領域と同程度であり、高濃度不純物領域の濃度は駆動用トランジスタ９２４のソース領域又はドレイン領域と同程度である。駆動用トランジスタ９２４のソース領域又はドレイン領域は、該駆動用トランジスタ９２４と容量素子９２０とを接続する機能も有している。容量素子９２０の電極層は、駆動用トランジスタ９２４のゲート電極層と同一層である。
【０２３１】
絶縁層９１３、絶縁層９１４、絶縁層９１６は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の無機絶縁材料、又はアクリル、ポリイミドなどの有機絶縁材料を用いて形成する。絶縁層９１３、９１４、９１６は層間絶縁層として機能する。ここでは、絶縁層９１３、９１４により、駆動用トランジスタ９２４のゲート電極層と同一層で形成される配線と、ソース電極又はドレイン電極として機能する電極層と、を交差して設けることが可能になり、多層配線構造を形成できる。同様に、絶縁層９１６を形成してその上層に第１の電極層９３２を形成することで、多層配線構造を形成できる。
【０２３２】
駆動回路部９０４は、基板９０１上に複数のトランジスタ群９２６が設けられている。複数のトランジスタ群９２６は、画素部９０２の動作を制御する駆動回路を構成している。駆動回路部９０４は、例えばシフトレジスタ、デコーダ、バッファ、サンプリング回路、ラッチ回路等が設けられる。
【０２３３】
複数のトランジスタ群９２６は、複数のトランジスタで構成される。図９（Ｂ）には、複数のトランジスタ群９２６として２つのトランジスタを示している。
【０２３４】
複数のトランジスタ群９２６を構成するトランジスタとしては、様々なトランジスタを適用することができる。例えば上述した図１０（Ａ）乃至（Ｄ）に示すトランジスタを適用することができる。ここでは、駆動用トランジスタ９２４と同様に、トップゲート型のＴＦＴを適用する。
【０２３５】
複数のトランジスタ群９２６を構成するトランジスタは、半導体層上にゲート絶縁層を介してゲート電極層が形成されている。半導体層にはチャネル形成領域とソース領域又はドレイン領域が形成され、該チャネル形成領域とソース領域又はドレイン領域との間にＬＤＤ領域の濃度領域が形成されている。該ＬＤＤ領域の濃度は、ソース領域又はドレイン領域よりも低濃度である。また、ゲート電極層は２層の積層構造とし、下層のゲート電極層の幅が、上層よりも大きくなるように形成されている。トランジスタのソース電極又はドレイン電極として機能する電極層は、絶縁層９１３、９１４を介して、半導体層に形成されたソース領域又はドレイン領域と接続するように形成されている。
【０２３６】
なお、図９（Ｂ）に複数のトランジスタ群９２６として示されている２つのトランジスタは、相異なる導電性（ｐ型又はｎ型）を有していてもよい。相異なる導電性を有するトランジスタを相補的に組み合わせることによって、ＣＭＯＳ回路を構成することができる。
【０２３７】
基板９０１と基板９０８は、画素部９０２及び駆動回路部９０４を封じ込めるように、シール材９１０を介して貼り合わされている。
【０２３８】
シール材９１０は、光硬化性樹脂又は熱硬化性樹脂を用いるのが好ましい。例えば、フェノール樹脂、エポキシ樹脂等を用いることができる。シール材９１０で囲まれた領域９３８にはエポキシ樹脂等の充填材を充填してもよいし、窒素雰囲気下で封止して窒素を封入してもよい。また、充填材として、乾燥剤などの吸湿性を有する物質を用いると、水分による発光素子９３０等の劣化を防止することができる。なお、発光素子９３０からの発光を基板９０８側から取り出す場合には、透光性を有する充填材を用いる。
【０２３９】
基板９０１と基板９０８には、ガラス基板、石英基板、半導体基板、金属基板、ステンレス基板等を用いることができる。基板９０８は、プラスチック基板等の可撓性を有する基板を用いることもできる。また、上記実施の形態２で説明したように、作製工程の処理温度に耐えうる耐熱性を有する支持基板上にＴＦＴ及び発光素子を含む素子形成層を形成した後、支持基板から素子形成層を剥離して可撓性を有する基板に転置することで、基板９０１として可撓性を有する基板を用いることも可能である。
【０２４０】
端子部９０６は、基板９０１上に絶縁層を介して端子電極層９５０が設けられている。端子電極層９５０には、異方性導電層９５２によってＦＰＣ９５４が接続され、外部と電気的に接続する構造となっている。
【０２４１】
なお、本実施の形態では、図９（Ａ）に示すように、同一基板上に画素部９０２と駆動回路部９０４とが設けられた構成を説明したが、本発明は特に限定されない。例えば、駆動回路部としてＩＣチップをＣＯＧ方式やＴＡＢ方式によって実装する構成としてもよい。
【０２４２】
次に、図９に示した表示装置の画素部の回路図の一例を図２０に示す。
【０２４３】
図２０において、画素部は発光素子２０３０、トランジスタ２０２４、トランジスタ２００３、容量素子２０２０を有する。発光素子２０３０は、図９（Ｂ）における発光素子９３０、トランジスタ２０２４は駆動用トランジスタ９２４、容量素子２０２０は容量素子９２０にそれぞれ対応している。トランジスタ２００３はスイッチング機能を有するスイッチング用トランジスタであり、トランジスタ２０２４は駆動用トランジスタである。
【０２４４】
トランジスタ２００３のゲートはゲート配線２００４と接続している。トランジスタ２００３のソース又はドレインの一方はソース配線２００５と接続し、ソース又はドレインの他方はトランジスタ２０２４のゲート及び容量素子２０２０の一方の端子と接続している。容量素子２０２０の一方の端子は、トランジスタ２００３のソース又はドレインの他方及びトランジスタ２０２４のゲートと接続し、他方の端子は電流供給線２００６及びトランジスタ２０２４のソース又はドレインの一方と接続している。トランジスタ２０２４のソース又はドレインの一方は電流供給線２００６と接続し、他方は発光素子２０３０と接続している。ソース配線２００５及び電流供給線２００６は、ゲート配線２００４と交差するように設けられている。
【０２４５】
上述したように、トランジスタ２０２４のソース又はドレインの一方は電流供給線２００６と接続しており、トランジスタ２０２４がオンになったときに発光素子２０３０に電流が供給される。
【０２４６】
本実施の形態の表示装置の画素部には、図２０に示すような回路によって駆動する複数の発光素子がマトリクス状に配列されている。なお、発光素子を駆動させるための回路は、図２０に示したものに限定されない。例えば、入力された信号を強制的に消去するための消去線及び消去動作に用いられる消去用のトランジスタを設けた構成の回路としてもよい。
【０２４７】
また、本実施の形態の表示装置において、画面表示の駆動方法は、特に限定されず、例えば点順次駆動方法、線順次駆動方法、面順次駆動方法などを用いればよい。線順次駆動方法を用いる場合は、時分割階調駆動方法や面積階調駆動方法を適宜選択すればよい。また、表示装置のソース配線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、映像信号に合わせて駆動回路などを適宜設計すればよい。
【０２４８】
本発明を適用することで、表示装置を構成する発光素子の不良を防止することができる。また、発光素子の発光効率を向上させるため電極層を構成する材料の仕事関数等を考慮して材料を選定する場合にも、本発明を適用しヤング率まで考慮することで、発光素子の不良を防止することができる。したがって、表示装置の信頼性を向上させることができる。また、表示装置の作製工程において、歩留まりを向上させることができる。
【０２４９】
なお、本実施の形態は、上記実施の形態１、２と適宜組み合わせて行うことができる。
【０２５０】
（実施の形態６）
本実施の形態では、本発明の半導体装置及びその作製方法の例について、図１４乃至図１８を用いて説明する。
【０２５１】
本実施の形態で示す半導体装置は、非接触でデータの読み出しと書き込みが可能であることを特徴としている。データの伝送形式は、一対のコイルを対向に配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別されるが、いずれの方式を用いてもよい。データの伝送に用いるアンテナは２通りの設け方があり、１つはトランジスタおよび記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合、もう１つはトランジスタおよび記憶素子が設けられた基板上にアンテナを設ける場合がある。
【０２５２】
まず、複数の半導体素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合の半導体装置の構成例を図１４（Ａ）を用いて説明する。ここでは、半導体装置の断面の一部として、アンテナと、当該アンテナに接続される回路およびメモリ回路の一部を示す。
【０２５３】
図１４（Ａ）に示す半導体装置は、基板５３００上にトランジスタ５４５１、トランジスタ５４５２を有するトランジスタ層５２５０が設けられ、トランジスタ層５２５０の上方に記憶素子部５３５２が設けられている。基板５４００にはアンテナとして機能する導電層５４６３が設けられている。トランジスタ層５２５０と導電層５４６３が接続するように、基板５３００と基板５４００は対向して設けられている。
【０２５４】
なお、ここではトランジスタ層５２５０の上方に記憶素子部５３５２及び導電層５４６３を設けた例について説明するが、本発明は特に限定されない。例えば、記憶素子部又はアンテナとして機能する導電層を、素子形成層の下方や同一の層に設けてもよい。
【０２５５】
記憶素子部５３５２は記憶素子５３５１ａ、記憶素子５３５１ｂを有する。また、記憶素子５３５１ａは、絶縁層５２５２上に形成された第１の電極層５３６１ａと、該第１の電極層５３６１ａ上に形成された有機化合物を含む層５３６２ａと、該有機化合物を含む層５３６２ａ上に形成された第２の電極層５３６４ａとを有する。同様に、記憶素子５３５１ｂは、絶縁層５２５２上に形成された第１の電極層５３６１ｂと、該第１の電極層５３６１ｂ上に形成された有機化合物を含む層５３６２ｂと、該有機化合物を含む層５３６２ｂ上に形成された第２の電極層５３６４ｂとを有する。記憶素子部５３５２は上記実施の形態１乃至４で示した記憶素子と同様の材料または作製方法を用いて形成することができる。本実施の形態では、第２の電極層５３６４ａ、５３６４ｂがヤング率７．５×１０１０Ｎ／ｍ２以下であることを特徴とする。
【０２５６】
また、記憶素子５３５１ａ、５３５１ｂを覆って保護層として機能する絶縁層５４６６が形成されている。絶縁層５４６６は、素子形成層と導電層５４６３とが接続する部分は除去されている。
【０２５７】
トランジスタ５４５２は、記憶素子部５３５２の動作を制御する駆動回路の一部を構成する。駆動回路には、デコーダ、バッファ等が設けられる。トランジスタ５４５１は、アンテナとして機能する導電層５４６３に接続し、アンテナに接続する回路の一部を構成する。トランジスタ５４５１、５４５２は、様々なトランジスタを適用することができる。例えば、上述した図１０（Ａ）乃至（Ｄ）に示すトランジスタを適用することができる。
【０２５８】
アンテナとして機能する導電層５４６３は、基板５４００に設けられている。導電層５４６３の材料としては、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）等の元素または当該元素を含む合金材料等を用いることができる。また、導電層５４６３は、蒸着法、スパッタリング法、スクリーン印刷法やグラビア印刷法等の各種印刷法または液滴吐出法等を用いて形成することができる。
【０２５９】
トランジスタ層５２５０と記憶素子部５３５２とが設けられた基板５３００は、アンテナとして機能する導電層５４６３が設けられた基板５４００と、接着性を有する樹脂５４４０により貼り合わされている。トランジスタ層５２５０と導電層５４６３は、樹脂５４４０中に含まれる導電性微粒子５４４４を介して電気的に接続されている。詳しくは、基板５３００上に設けられたトランジスタ５４５１と接続する端子電極層５３６０と、基板５４００上に設けられた導電層５４６３が、それぞれ導電性微粒子５４４４に接することで、電気的に接続されている。なお、銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤や半田接合を行う方法を用いて、素子形成層が設けられた基板と、アンテナとして機能する導電層が設けられた基板とを貼り合わせてもよい。
【０２６０】
次に、複数の半導体素子および記憶素子が設けられた基板上にアンテナを設ける場合の半導体装置の構成例を図１４（Ｂ）を用いて説明する。なお、図１４（Ｂ）については、図１４（Ａ）と異なる部分に関して説明する。
【０２６１】
図１４（Ｂ）に示す半導体装置は、基板５６００上にトランジスタ５４５１、５４５２を有するトランジスタ層５２５０が設けられ、トランジスタ層５２５０の上方に記憶素子部５３５５及びアンテナとして機能する導電層５３５３が設けられている。また、トランジスタ５４５１、５４５２と同一の層に記憶素子部５３５５のスイッチング素子として機能するトランジスタ５４５３、トランジスタ５４５４が設けられている。なお、本発明は特に限定されず、記憶素子部５３５５やアンテナとして機能する導電層５３５３を、トランジスタ層５２５０の下方や同一の層に設けてもよい。
【０２６２】
記憶素子部５３５５は、記憶素子５３５６ａ、記憶素子５３５６ｂを有する。また、記憶素子５３５６ａは、絶縁層５２５２上に形成された第１の電極層５３７１ａと、該第１の電極層５３７１ａ上に形成された有機化合物を含む層５３７２と、該有機化合物を含む層５３７２上に形成された第２の電極層５３７３とを有する。同様に、記憶素子５３５６ｂは、絶縁層５２５２上に形成された第１の電極層５３７１ｂと、該第１の電極層５３７１ｂ上に形成された有機化合物を含む層５３７２と、該有機化合物を含む層５３７２上に形成された第２の電極層５３７３とを有する。記憶素子部５３５５は上記実施の形態１乃至４で示した記憶素子と同様の材料または作製方法を用いて形成することができる。本実施の形態では、第２の電極層５３７３がヤング率７．５×１０１０Ｎ／ｍ２以下であることを特徴とする。記憶素子５３５６ａの第１の電極層５３７１ａの端部と記憶素子５３５６ｂの第１の電極層５３７１ｂの端部は、隔壁層５３７４によって覆われている。隔壁層５３７４により、隣接する記憶素子５３５６ａ、５３５６ｂを分離することができる。
【０２６３】
なお、記憶素子５３５６ａ、５３５６ｂにおいて、有機化合物を含む層５３７２、第２の電極層５３７３は、共通する層として用いられている。すなわち、第１の電極層５３７１ａ、５３７１ｂ及び当該第１の電極層５３７１ａ、５３７１ｂの端部を覆う隔壁層５３７４上に有機化合物を含む層５３７２、第２の電極層５３７３が、順次積層されて設けられている。
【０２６４】
記憶素子５３５６ａはトランジスタ５４５４に接続され、記憶素子５３５６ｂはトランジスタ５４５３に接続されている。トランジスタ５４５４、５４５３は、トランジスタ５４５１と同様のトランジスタを適用すればよい。
【０２６５】
アンテナとして機能する導電層５３５３は、端子電極層５３６０上に設けられている。端子電極層５３６０はトランジスタ５４５１の上方に設けられており、端子電極層５３６０とトランジスタ５４５１は配線層５５３８を介して接続されている。詳しくは、端子電極層５３６０とトランジスタ５４５１のソース電極又はドレイン電極として機能する電極層とが、配線層５５３８を介して接続される。
【０２６６】
アンテナとして機能する導電層５３５３は、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）等の元素または当該元素を含む合金材料等を用いて、蒸着法、スパッタリング法、スクリーン印刷法やグラビア印刷法等の各種印刷法または液滴吐出法により形成することができる。端子電極層５３６０は、第２の電極層５３７３と同一層で形成することができる。配線層５５３８は、第１の電極層５３７１ａ、５３７１ｂと同一層で形成することができる。
【０２６７】
記憶素子５３５６ａ、５３５６ｂ、アンテナとして機能する導電層５３５３を覆って保護層として機能する絶縁層５３６６が形成されている。
【０２６８】
トランジスタ層５２５０、記憶素子部５３５５、アンテナとして機能する導電層５３５３が設けられた基板５６００と、基板５５００とは、絶縁層５５４０を介して貼り合わされている。なお、基板５５００は、絶縁層５５４０表面に接着層を設けて貼り合わせるのが好ましい。
【０２６９】
なお、図１４（Ａ）、（Ｂ）において、記憶素子の他にセンサ素子を設けてもよい。センサ素子としては、温度、湿度、照度、ガス（気体）、重力、圧力、音（振動）、加速度、その他の特性を物理的又は化学的手段により検出する素子が挙げられる。センサ素子は、代表的には抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオード、静電容量型素子、圧電素子などの素子で形成される。
【０２７０】
次に、図１４（Ｂ）に示した半導体装置の作製方法の例について、図１５乃至図１８を用いて説明する。
【０２７１】
まず、基板５１００の一表面に、剥離層５１０２を形成する（図１５（Ａ）参照）。基板５１００は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの、或いは本作製工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いることができる。ここでは、剥離層５１０２は基板５１００の全面に設けているが、基板５１００の一部に設けてもよい。また、基板５１００に接するように剥離層５１０２を形成しているが、必要に応じて、基板５１００に接する絶縁層を形成し、当該絶縁層に接するように剥離層５１０２を形成してもよい。
【０２７２】
剥離層５１０２は、スパッタリング法やＣＶＤ法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、鉛（Ｐｂ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、シリコン（Ｓｉ）等の元素または当該元素含む合金材料若しくは化合物材料からなる層を、単層構造又は積層構造で形成する。剥離層５１０２としてシリコンを含む層を形成する場合、その結晶構造は、非晶質、微結晶、多結晶のいずれでもよい。
【０２７３】
剥離層５１０２が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。または、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。また、タングステンの酸化物は、酸化タングステンと表記することがある。
【０２７４】
剥離層５１０２が積層構造の場合、１層目に金属層を形成し、２層目に金属酸化物又は金属窒化物を含む層を形成することが好ましい。例えば、１層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。そして、２層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。なお、剥離層５１０２が積層構造の場合は、基板５１００に接する側から順に１層目、２層目とする。
【０２７５】
剥離層５１０２を金属層と金属酸化物を含む層の積層構造とする場合、金属層を形成し、当該金属層を酸化処理することで金属酸化物層を形成することができる。酸化処理は、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液を用いる処理等を行えばよい。また、剥離層として金属層を形成し、当該金属層上に酸化物でなる絶縁層を形成することで、金属層と絶縁層との界面に当該金属の酸化物を含む層（金属酸化物層）を形成することもできる。例えば、剥離層５１０２としてタングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化シリコンを含む層を形成することで、タングステン層と酸化シリコン層との界面に、タングステンの酸化物を含む層が形成される。これは、タングステンの窒化物、酸化窒化物及び窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化シリコン、窒化酸化シリコン等の窒素及びシリコンを含む絶縁層を形成すればよい。なお、金属層を形成後に、その上層に形成する酸化物でなる絶縁層（例えば、窒化シリコン、酸化シリコン、その他のシリコンを含む絶縁層など）は、下地絶縁層及び後に行う剥離工程の際の保護層として機能する。
【０２７６】
剥離層５１０２に用いるタングステンの酸化物は、ＷＯｘで表され、ｘは２乃至３の範囲内にある。具体的には、ｘが２の場合（ＷＯ２）、ｘが２．５の場合（Ｗ２Ｏ５）、ｘが２．７５の場合（Ｗ４Ｏ１１）、ｘが３の場合（ＷＯ３）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたｘの値に特に制約はなく、タングステンの酸化物のエッチングレートなどを基に決めるとよい。なお、酸素雰囲気下で、スパッタリング法により形成するタングステンの酸化物を含む層（ＷＯｘ、０＜Ｘ＜３）のエッチングレートを基に決めることが好ましい。従って、作製時間の短縮のために、剥離層５１０２として、酸素雰囲気下でスパッタリング法によりタングステンの酸化物を含む層を形成するとよい。本実施の形態では、剥離層５１０２としてタングステン層とタングステンの酸化物を含む層の積層構造を形成する。タングステンの酸化物を含む層は、酸素と窒素を含む雰囲気下でタングステン層をプラズマ処理することで形成する。
【０２７７】
次に、剥離層５１０２を覆うように、絶縁層５１０４を形成する。絶縁層５１０４は、スパッタリング法、ＣＶＤ法などの薄膜形成法を用い、窒化シリコン、酸化シリコン、その他のシリコンを含む絶縁層を、単層構造又は積層構造で形成する。絶縁層５１０４は、基板５１００からの不純物の侵入を防止するブロッキング層として機能する。また、後に剥離工程を行う際の保護層としても機能する。本実施の形態では、絶縁層５１０４として窒化シリコン層を形成する。
【０２７８】
次に、トランジスタ５４５１、５４５２、５４５３、５４５４を形成する（図１５（Ｂ）参照）。トランジスタ５４５１、５４５２、５４５３、５４５４は、上述した図１０（Ａ）乃至（Ｄ）に示すようなトランジスタを形成すればよい。具体的な構成及び作製方法等は、上記実施の形態２に準じ、ここでは省略する。本実施の形態では、図１０（Ａ）に示したトップゲート型のＴＦＴ１３８０と同様に形成する。具体的には、図１５（Ｂ）において、絶縁層５１０４上に半導体層を形成し、該半導体層上にゲート絶縁層介してゲート電極層を形成する。ゲート電極層の側面にサイドウォールとして機能する絶縁層を形成し、半導体層、ゲート電極層及びサイドウォールを覆う絶縁層を形成する。そして、絶縁層を介して半導体層と接続するソース電極又はドレイン電極として機能する電極層を形成する。
【０２７９】
トランジスタ５４５１、５４５２、５４５３、５４５４には、導電性を付与する元素を添加し、それぞれの半導体層にチャネル形成領域と、ＬＤＤ領域と、ソース領域又はドレイン領域を形成する。ソース領域又はドレイン領域には、ＬＤＤ領域よりも高い濃度で導電性を付与する元素が添加されている。なお、ＬＤＤ領域は設けなくともよい。導電性を付与する元素は、ｐ型を付与する元素又はｎ型を付与する元素を添加すればよい。ｎ型を付与する元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
【０２８０】
ここでは、トランジスタ５４５１に、チャネル形成領域５１０６と、ＬＤＤ領域５１０８と、ソース領域又はドレイン領域５１１０を形成する。トランジスタ５４５２は、相異なる導電性を付与する元素が添加された２つのトランジスタから構成されており、それぞれのトランジスタにチャネル形成領域５５１２、ＬＤＤ領域５１１４、ソース領域又はドレイン領域５１１６、及びチャネル形成領域５１１８、ＬＤＤ領域５１２０、ソース領域又はドレイン領域５１２２を形成する。トランジスタ５４５２において、ＬＤＤ領域５１１４及びソース領域又はドレイン領域５１１６と、ＬＤＤ領域５１２０及びソース領域又はドレイン領域５１２２は、相異なる導電性の元素が添加されている。トランジスタ５４５３は、チャネル形成領域５１２４と、ＬＤＤ領域５１２６と、ソース領域又はドレイン領域５１２８を形成する。トランジスタ５４５４は、チャネル形成領域５１３０と、ＬＤＤ領域５１３２と、ソース領域又はドレイン領域５１３４を形成する。
【０２８１】
次にトランジスタ５４５１、５４５２、５４５３、５４５４上に絶縁層５５３６、絶縁層５２５２を形成する（図１６（Ａ）参照）。絶縁層５５３６、絶縁層５２５２は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどの無機絶縁材料、又はアクリ、ポリイミドなどの有機絶縁材料で形成する。スピン塗布やロールコーターなど塗布法を用いる場合には、液状の絶縁層材料を塗布した後、熱処理により酸化シリコンを含む絶縁層を用いることもできる。例えば、シロキサン結合を含む材料を塗布し、２００℃乃至４００℃での熱処理により酸化シリコンを含む絶縁層を用いることができる。絶縁層５５３６、５２５２として、塗布法で形成する絶縁層やリフローにより平坦化した絶縁層を形成することで、その層上に形成する配線（ここでは記憶素子の第１の電極層及びアンテナとして機能する導電層とトランジスタとを接続する配線層）の断線を防止することができる。ここでは層間絶縁層を２層構造としたが、特に限定されず、単層構造又は３層以上の積層構造とすることもできる。また、トランジスタ５４５１、５４５２、５４５３、５４５４の電極層に接する絶縁層５５３６を酸化シリコン、窒化シリコンなどの無機絶縁材料を用いて形成すると、保護層として機能させることもできる。
【０２８２】
次に、絶縁層５５３６、５２５２を選択的にエッチング加工して、トランジスタ５４５１、５４５３、５４５４のソース電極又はドレイン電極として機能する電極層を露出させるコンタクトホールを形成する。そして、絶縁層５２５２上に、コンタクトホールを充填するように導電層を形成する。導電層は、スパッタリング法、印刷法または液滴吐出法等により、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等の金属元素、又は当該元素を含む合金材料若しくは化合物材料を用いて形成する。その他、リチウム（Ｌｉ）やセシウム（Ｃｓ）等のアルカリ金属、およびマグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカリ土類金属、およびこれらのいずれかを含む合金材料（ＭｇＡｇ、ＡｌＬｉ）、ユーロピウム（Ｅｒ）、イッテルビウム（Ｙｂ）等の希土類金属およびこれらを含む合金材料を用いることができる。また、酸化インジウム錫（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）、酸化シリコンを含む酸化インジウム錫（ＩＴＳＯ）、２ｗｔ％乃至２０ｗｔ％の酸化亜鉛（ＺｎＯ）を含む酸化インジウム等の酸化物導電材料を用いることもできる。
【０２８３】
上述の材料を用いて形成された導電層を、選択的にエッチング加工して、記憶素子を構成する第１の電極層５３７１ａ、第１の電極層５３７１ｂと、配線層５５３８を形成する（図１６（Ａ）参照）。第１の電極層５３７１ａは、トランジスタ５４５４に接続される。第１の電極層５３７１ｂは、トランジスタ５４５３に接続される。また、配線層５５３８は、トランジスタ５４５１と後に形成されるアンテナとして機能する導電層を電気的に接続する配線として機能する。
【０２８４】
次に、第１の電極層５３７１ａ、第１の電極層５３７１ｂ、配線層５５３８を覆う絶縁層を形成する。当該絶縁層は、酸化シリコン、窒化シリコンなどの無機絶縁材料、アクリル、ポリイミド、レジストなどの有機絶縁材料、又はシロキサン結合を含む材料を用いて形成する。絶縁層は、用いる材料に応じて、スパッタリング法、ＣＶＤ法、塗布法等により形成する。
【０２８５】
次に、絶縁層を選択的にエッチング加工して、第１の電極層５３７１ａ、第１の電極層５３７１ｂを露出させる。残存する絶縁層を隔壁層５３７４とする。隔壁層５３７４は、第１の電極層５３７１ａ、第１の電極層５３７１ｂの端部を覆うように形成する（図１６（Ａ）参照）。また、配線層５５３８上の絶縁層については、アンテナとして機能する導電層と接続する端子電極層が形成できる程度のコンタクトホールを形成し、配線層５５３８の一部を露出させる。なお、絶縁層として未露光部分が残存するポジ型の感光性樹脂を用いる場合は、露光工程及び現像工程のみで形成できるため、工程の短縮を図ることが可能である。
【０２８６】
次に、第１の電極層５３７１ａ、第１の電極層５３７１ｂ上に有機化合物を含む層５３７２を形成する（図１６（Ｂ）参照）。有機化合物を含む層５３７２は、光学的作用若しくは電気的作用により、導電性が変化する有機化合物又は形状が変化する有機化合物を用いて、蒸着法、電子ビーム蒸着法、スパッタリング法又はＣＶＤ法により、単層構造又は積層構造で形成する。当該有機化合物を含む層５３７２を持つ記憶素子は、導電性又は形状の変化前後で「初期状態」と「変化後の状態」とに対応した２つの値を記憶させることができる。このような有機化合物を含む層５３７２としては、具体的には、ポリイミド類、ポリアクリル酸エステル、ポリメタクリル酸エステル等の有機樹脂、正孔輸送性を有する有機化合物又は電子輸送性を有する有機化合物を用いることができる。なお、具体的に有機化合物を含む層５３７２として用いることのできる材料及び作製方法は、上記実施の形態１の記憶素子１００の説明に準じる。
【０２８７】
次に、有機化合物を含む層５３７２上に第２の電極層５３７３を形成する（図１６（Ｂ）参照）。第２の電極層５３７３は、ヤング率が７．５×１０１０Ｎ／ｍ２以下となるように、ヤング率が７．５×１０１０Ｎ／ｍ２以下の金属元素、合金材料、又は化合物材料を用いて、蒸着法、スパッタリング法、印刷法又は液滴吐出法により形成する。合金材料又は化合物材料を用いる場合は、ヤング率７．５×１０１０Ｎ／ｍ２以下の金属元素を含むことが好ましい。例えば、第２の電極層５３７３は、インジウム（Ｉｎ）、バリウム（Ｂａ）、鉛（Ｐｂ）、カルシウム（Ｃａ）、ビスマス（Ｂｉ）、マグネシウム（Ｍｇ）、錫（Ｓｎ）、アルミニウム（Ａｌ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いることができる。また、第２の電極層５３７３の膜厚は、特に限定されないが、１０ｎｍ乃至２００ｎｍ程度であるのが好ましく、１０ｎｍ乃至１００ｎｍ程度であるのがより好ましい。具体的に第２の電極層５３７３として用いることのできる材料等は、上記実施の形態１の記憶素子１００の説明に準じる。
【０２８８】
また、第２の電極層５３７３を形成する際に、端子電極層５３６０も形成される。端子電極層５３６０は、上層に形成されるアンテナとして機能する導電層とトランジスタ５４５１とを接続する役割を果たす。端子電極層５３６０は第２の電極層５３７３と同一層でなり、配線層５５３８が露出するように形成されたコンタクトホールを充填するように形成される。
【０２８９】
なお、ここでは、第１の電極層５３７１ａ、５３７１ｂ、及び第１の電極層５３７１ａ、５３７１ｂの端部を覆う隔壁層５３７４上に、共通する層として有機化合物を含む層５３７２及び第２の電極層５３７３を積層して設けているが、特に限定されない。例えば、第１の電極層５３７１ａ、第１の電極層５３７１ｂ上にそれぞれ分離した有機化合物を含む層及び第２の電極層を選択的に設けてもよい。
【０２９０】
次に、端子電極層５３６０に接し、アンテナとして機能する導電層５３５３を形成する（図１６（Ｂ）参照）。導電層５３５３は、蒸着法、スパッタリング法、スクリーン印刷やグラビア印刷等の各種印刷法または液滴吐出法により、導電材料を用いて形成する。具体的には、導電層５３５３は、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）等の金属元素、又は当該金属元素を含む合金材料若しくは化合物材料を用いて、単層構造又は積層構造で形成する。
【０２９１】
次に、第２の電極層５３７３、隔壁層５３７４、端子電極層５３６０及び導電層５３５３上に保護層として機能する絶縁層５３６６を形成する（図１６（Ｂ）参照）。絶縁層５３６６は、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどの無機絶縁材料を用いて、スパッタリング法、ＣＶＤ法等により形成する。なお、絶縁層５３６６は、必要に応じて形成すればよく、設けなくともよい。ここまでで、絶縁層５１０４より上層に積層された第２の電極層５３７３までの積層体を素子形成層５５４１とする。
【０２９２】
次に、第２の電極層５３７３上に絶縁層５３６６を介して絶縁層５５４０を形成し、絶縁層５５４０表面に基板５５００を貼り合わせる（図１７（Ａ）参照）。絶縁層５５４０は、アクリル樹脂、ポリイミド樹脂、メラミン樹脂、ポリエステル樹脂、ポリカーボネート樹脂、フェノール樹脂、エポキシ樹脂、ポリアセタール、ポリエーテル、ポリウレタン、ポリアミド（ナイロン）、フラン樹脂、ジアリルフタレート樹脂等の有機樹脂、シリカガラスに代表されるシロキサンポリマー系材料を出発材料として形成されたシリコン、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサンポリマー、又はアルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーに代表されるシリコンに結合される水素がメチルやフェニルのような有機基によって置換された有機シロキサンポリマーを用い、これらの材料を塗布法により塗布して乾燥加熱して形成することができる。塗布法により絶縁層５５４０を形成することで、表面の凹凸の少なくできるため好ましい。また、絶縁層５５４０は、ＣＶＤ法やスパッタリング法等により酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の絶縁層を形成した後、ＣＭＰ法により表面を研磨して形成してもよい。絶縁層５５４０は、後の剥離工程での保護層としても機能する。
【０２９３】
ここでは、基板５５００を絶縁層５５４０表面に貼り合わせたが、特に限定されず、基板５５００を直接第２の電極層に貼り合わせてもよい。
【０２９４】
基板５５００は、可撓性を有する基板を用いることが好ましく、薄くて軽い基板を用いることがより好ましい。具体的には、基板５５００は、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＥＳ（ポリエーテルスルホン）、ポリプロピレン、ポリプロピレンサルファイド、ポリカーボネート、ポリエーテルイミド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、ポリフタールアミド等のプラスチック基板を用いることができる。また、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙等）と接着性有機樹脂フィルム（アクリル系有機樹脂、エポキシ系有機樹脂等）との積層フィルムなどを用いることもできる。その他、熱圧着により被処理体と接着することができる接着層を有するフィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）を用いることもできる。これらのフィルムは、当該フィルムの最表面に設けられた接着層又は最外層に設けられた層（接着層ではない層）を加熱処理によって溶かし、加圧により接着することで、被処理体と接着することが可能である。なお、ここでは、被処理体とは絶縁層５５４０から下層に積層された基板５１００までの積層体を示し、被処理面は絶縁層５５４０の第２の電極層５３７３と接しない面とする。
【０２９５】
なお、基板５５００として接着性のないプラスチック基板等を用いる場合は、絶縁層５５４０と基板５５００との間に接着層を設けて絶縁層５５４０と基板５５００とを貼り合わせる。基板５５００として、接着性を有する基板（フィルム）を用いる場合は、絶縁層５５４０と基板５５００との間に接着層を別途設ける必要は無い。
【０２９６】
本実施の形態では、塗布法によりエポキシ樹脂組成物を塗布し、乾燥焼成してエポキシ樹脂からなる絶縁層５５４０を形成する。基板５５００は接着層を有するフィルムを用い、絶縁層５５４０表面に基板５５００であるフィルムを熱圧着して、絶縁層５５４０と基板５５００とを貼り合わせる。
【０２９７】
次に、剥離層５１０２と絶縁層５１０４との間を剥離することにより基板５１００から素子形成層５５４１を剥離し、基板５５００へ転置する（図１７（Ｂ）参照）。
【０２９８】
素子形成層５５４１を基板５１００から剥離する方法の例としては、（１）基板と素子形成層との間に剥離層として金属層と金属酸化物（又は金属窒化物）を含む層の積層構造を設け、当該金属酸化物を含む層を結晶化により脆弱化して、素子形成層を基板から物理的に剥離する方法、（２）基板と素子形成層との間に剥離層として金属層と金属酸化物（又は金属窒化物）を含む層の積層構造を設け、当該金属酸化物を含む層を結晶化により脆弱化し、剥離層の一部を溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスによりエッチング除去した後、素子形成層を基板から物理的に剥離する方法、（３）基板と素子形成層との間に水素を含む非晶質シリコンを用いて剥離層を形成し、当該剥離層にレーザビームを照射して水素ガスを放出させて基板を剥離する方法、（４）基板と素子形成層との間に非晶質シリコンを用いて剥離層を形成し、当該剥離層を溶液やフッ化ハロゲンガスによりエッチング除去して剥離する方法、（５）素子形成層が形成された基板（本実施の形態では基板５１００）を機械的に削る、又は溶液やＮＦ３、ＢｒＦ３、ＣｌＦ３等のフッ化ハロゲンガスによりエッチング除去して剥離する方法、等を適宜選択することができる。また、上述した剥離する方法（１）、（２）については、基板と素子形成層との間に剥離層及び絶縁層を形成し、剥離層及び絶縁層の間に金属酸化物（又は金属窒化物）を含む層を設け、当該金属酸化物を含む層を結晶化により脆弱化してもよい。本実施の形態では、剥離層５１０２としてタングステン層とタングステンの酸化物を含む層を設けている。当該タングステンの酸化物を含む層は、上層に設けたトランジスタの半導体層を結晶化する際に脆弱化している。したがって、ここでは素子形成層５５４１に基板５５００を固着した後、素子形成層５５４１を基板５１００から物理的に剥離する。なお、素子形成層５５４１が剥離された基板５１００は、コスト削減のために再利用することが好ましい。
【０２９９】
次に、基板５１００が剥離されて絶縁層５１０４が露出した面に、基板５６００を貼り合わせる（図１８参照）。基板５６００は、可撓性を有する基板が好ましく、具体的には基板５５００と同様の基板を用いることができる。本実施の形態では、基板５６００として接着層を有するフィルムを用い、絶縁層５１０４表面に基板５６００であるフィルムを熱圧着して、絶縁層５１０４と基板５６００とを貼り合わせる。以上で、素子形成層５５４１は可撓性を有する基板に挟持された構成とできる。
【０３００】
なお、基板５５００に素子形成層５５４１を転置した後、基板５５００を剥離してもよい。例えば、支持基板である基板５１００より素子形成層５５４１を剥離して基板５５００に転置した後、素子形成層５５４１に基板５６００を貼り合わせ、基板５５００より素子形成層５５４１を剥離して基板５６００に転置することも可能である。
【０３０１】
以上の工程により、記憶素子およびアンテナを有する半導体装置を作製することができる。また、可撓性を有する半導体装置を作製することができる。本発明を適用することで、転置工程の際に素子に不良が生じるのを防ぐことができる。したがって、歩留まり高く、信頼性の高い半導体装置を提供することが可能になる。
【０３０２】
次に、図１４（Ａ）、（Ｂ）に示すような非接触でデータの読み出しと書き込みが可能である本発明の半導体装置を様々な用途に用いる例について、図１３を用いて説明する。
【０３０３】
図１３には、本発明に係る半導体装置を無線チップとして適用する例について示している。例えば、本発明に係る半導体装置を適用した無線チップ９２１０は、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１３（Ａ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１３（Ｂ）参照）、包装用容器類（包装紙やボトル等、図１３（Ｃ）参照）、乗物類（自転車等、図１３（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、衣類、生活用品類、電子機器等の商品や荷物の荷札（図１３（Ｅ）、図１３（Ｆ）参照）等の物品に設けて使用することができる。また、動物類又は人体に貼り付ける、若しくは埋め込むことができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。
【０３０４】
本発明の半導体装置（例えば、図１３（Ａ）乃至（Ｆ）の無線チップ９２１０）は、プリント基板に実装する、表面に貼る、又は埋め込むことで、物品に固定される。例えば、本の場合は紙に埋め込む、有機樹脂からなるパッケージの場合は当該有機樹脂に埋め込むことで、各物品に固定される。本発明の半導体装置は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。
【０３０５】
なお、本実施の形態は、上記実施の形態１乃至４と適宜組み合わせて行うことができる。
【０３０６】
（実施の形態７）
本実施の形態では、本発明の半導体装置を実装した電子機器の一例について、図１９を用いて説明する。
【０３０７】
本実施の形態で例示する電子機器は携帯電話機であり、筐体２７００、筐体２７０６、パネル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バッテリ２７０５を有する。パネル２７０１はハウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に嵌着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板２７０３には、パッケージングされた複数の半導体装置が実装されており、このうちの１つとして、本発明の半導体装置を適用することができる。具体的には、上記実施の形態に示した記憶素子を有する半導体装置を適用する。プリント配線基板２７０３に実装される複数の半導体装置は、コントローラ、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。
【０３０８】
パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と接続される。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される。パネル２７０１が含む画素領域２７０９は、筐体２７００に設けられた開口窓から視認できるように配置されている。
【０３０９】
上記の通り、本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体２７００、２７０６内部の限られた空間を有効に利用することができる。
【０３１０】
また、本発明は、外部からの電圧印加により変化する有機化合物を含む層が一対の電極層間に挟まれた単純な構造の記憶素子を有する半導体装置ため、半導体装置の製造コストを抑えることができ、安価な電子機器を提供することが可能になる。また、本発明の半導体装置は高集積化が容易なため、大容量の記憶回路を有する電子機器を提供することが可能になる。
【０３１１】
また、本発明に係る記憶素子を有する半導体装置は、外部からの電圧印加によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止することができ、新たなデータを追加して書き込むことができる。従って、高機能化と高付加価値化を実現した電子機器を提供することができる。
【０３１２】
なお、筐体２７００、２７０６は、携帯電話機の外観形状を一例として示したものであり、本実施の形態に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。
【０３１３】
本実施の形態は、上記実施の形態１乃至６と適宜組み合わせることができる。
【実施例１】
【０３１４】
本実施例では、本発明を用いて記憶素子を作製し、転置工程を行った結果を示す。
【０３１５】
ガラス基板上に、第１の電極層としてチタン層、第１の電極層の一部（端部）を覆う隔壁層として膜厚１．５μｍのポリイミド層、第１の電極層及び隔壁層上に絶縁層として膜厚１ｎｍのフッ化カルシウム層（ＣａＦ２）、有機化合物を含む層として膜厚１０ｎｍのＮＰＢ層、第２の電極層を順次積層形成して試料を作製した。本実施例では、第２の電極層の材料や作製方法を変えて、試料１乃至試料１４を作製した。また、第２の電極層として銀（Ａｇ）、亜鉛（Ｚｎ）、銅（Ｃｕ）を用いた比較例１乃至３を作製した。
【０３１６】
なお、本実施例では、ポリイミドを用いた隔壁層を、第１の電極層上に開口を有するように形成した後、第１の電極層上のポリイミドの残渣を除去するために、酸素（Ｏ２）アッシングを行った。
【０３１７】
次に、試料１乃至試料１４で形成した第２の電極層について説明する。試料１はインジウム層（膜厚２００ｎｍ）、試料２はカルシウム層（膜厚１５０ｎｍ）、試料３は錫層（膜厚２００ｎｍ）、試料４はアルミニウム層（膜厚１００ｎｍ）、試料５はインジウム錫合金層（膜厚２００ｎｍ）、試料６は同一のボートに入れたインジウム錫合金とインジウムを蒸着して形成した層（膜厚２００ｎｍ）、試料７はインジウムに対して錫の含有量が１０ｗｔ％となるようにインジウムと錫を共蒸着して形成した層（膜厚２００ｎｍ）、試料８はインジウムに対して錫の含有量が１ｗｔ％となるようにインジウムと錫を共蒸着して形成した層（膜厚２００ｎｍ）、試料９はインジウムに対して錫の含有量が１０ｗｔ％となるようにインジウムと錫を共蒸着して形成した層（膜厚２００ｎｍ）とアルミニウム層（膜厚２００ｎｍ）との積層、試料１０はインジウム錫合金とクロムの比率が１０：１になるようにインジウム錫合金とクロムを共蒸着して形成した層（膜厚２００ｎｍ）、試料１１はインジウムに対してマグネシウムの含有量１０ｗｔ％となるようにインジウムとマグネシウムを共蒸着して形成した層（膜厚１５０ｎｍ）、試料１２はインジウム層（膜厚１００ｎｍ）とアルミニウム層（膜厚２００ｎｍ）の積層、試料１３は同一のボートに入れたインジウム錫合金とインジウムを蒸着して形成した層（膜厚１００ｎｍ）とアルミニウム層（膜厚１００ｎｍ）の積層、試料１４は同一のボートに入れたインジウム錫合金とインジウムを蒸着して形成した層（膜厚２００ｎｍ）とアルミニウム層（膜厚１０ｎｍ）の積層を、それぞれ第２の電極層として形成した。試料１乃至４、試料１２はそれぞれの材料を用いて蒸着法により形成した。
【０３１８】
比較例１は銀層（膜厚２００ｎｍ）、比較例２は亜鉛層（膜厚２００ｎｍ）、比較例３は銅層（膜厚２００ｎｍ）を、それぞれ第２の電極層として形成した。比較例１乃至３は、それぞれの材料を用いて蒸着法により形成した。
【０３１９】
ガラス基板上に作製した試料１の記憶素子上にエポキシ樹脂を孔版印刷法により塗布し、窒素雰囲気下において６０分間１１０℃で加熱して、膜厚１００μｍ乃至２００μｍのエポキシ樹脂層を形成した。その後、試料１の記憶素子をガラス基板から剥離し、エポキシ樹脂層に転置した。エポキシ樹脂層に転置した試料１の記憶素子の転置状態を表１に示す。また、試料１と同様に、それぞれガラス基板上に作製した試料２乃至１４及び比較例１乃至３の記憶素子上にエポキシ樹脂を孔版印刷法により塗布し、窒素雰囲気下において６０分間１１０℃で加熱して、膜厚１００μｍ乃至２００μｍのエポキシ樹脂層を形成した。その後、試料２乃至１４及び比較例１乃至３の記憶素子をそれぞれガラス基板から剥離し、それぞれエポキシ樹脂層に転置した。エポキシ樹脂層に転置した試料２乃至１４及び比較例１乃至３の記憶素子の転置状態を表１に示す。なお、表１において、「−」は合金を示し、例えば「Ｉｎ−Ｓｎ」はインジウム錫合金を示す。「＋」は同一ボートに入れた材料を用いて蒸着したことを示し、例えば「（Ｉｎ−Ｓｎ）＋Ｉｎ」」は同一ボートに入れたインジウム錫合金とインジウムを蒸着して形成したことを示す。「：」は共蒸着したことを示し、例えば「Ｉｎ：Ｓｎ」はインジウムと錫を共蒸着して形成したことを示す。「＼」は積層構造を示し、左側に表記されるものよりも右側に表記されるものが上層であること示す。例えば「Ｉｎ＼Ａｌ」はインジウムとアルミニウムの積層構造で、且つアルミニウムが上層であることを示す。
【０３２０】
【表１】
2008124448.tif 000004
【０３２１】
本発明を用いて作製した試料１乃至１４においては、目視では膜剥がれや剥離残りなどなく、良好な状態で剥離することができた。一方、比較例１乃至３については、第２の電極層（銀層、亜鉛層、銅層）のみがエポキシ樹脂層に転置され、記憶素子全体はガラス基板から剥離することができなかった。
【０３２２】
ここで、図２２、表２に金属元素の機械的性質について示す。図２２に示す棒グラフは、横軸は金属元素の種類を示し、縦軸はヤング率（１０１０Ｎ／ｍ２）を示す。なお、以下に示す金属元素のヤング率は、岩波理化学辞典第５版から抜粋した。
【０３２３】
【表２】
2008124448.tif 000005
【０３２４】
図２２は、横軸に金属元素が左側からＩｎ、Ｂａ、Ｐｂ、Ｃａ、Ｂｉ、Ｍｇ、Ｓｎ、Ａｌ、Ａｇ、Ｚｎ、Ｃｕ、Ｍｎ、Ｎｉの順で並んでおり、右側にいくにつれてヤング率が大きくなっているのがわかる。図２２に示した金属元素のヤング率の具体的な数値を示したのが、表２である。
【０３２５】
また、図２２において、表１に示した剥離が良好に行われ、転置の成功した金属元素を丸で囲んでいる。一方、剥離特性が悪く、転置の失敗した金属元素は四角で囲んでいる。
【０３２６】
図２２、表１から明らかであるように、アルミニウムよりも左側にある金属元素（アルミニウムを含む）、すなわちアルミニウムよりもヤング率が小さい金属元素（アルミニウムを含む）は剥離が良好に行われ、転置が成功している。これに対して、銀よりも右側にある金属元素（銀を含む）、すなわち銀よりもヤング率が大きい金属元素は剥離特性が悪く、転置は失敗しており、本発明の範囲外であった。したがって、銀のヤング率未満のヤング率である金属元素は、剥離が良好に行われて優れる結果となった。
【０３２７】
素子の転置工程では、基板（ガラス基板などの支持基板）から素子を剥離する工程や、素子に基板（可撓性を有する基板）を貼り合わせる工程などで、必然的に素子が曲がってしまう。また、可撓性を有する基板と素子とは、熱圧着等の方法を用いて、比較的密着性よく接着させることができる。つまり、支持基板とは接しなく、且つ可撓性を有する基板と接着される側である第２の電極層は、可撓性を有する基板と密着性良く接着される。
【０３２８】
上記数式（１）に示したように、物質（電極層）はヤング率が小さいほど変形しやすくなり、ヤング率が大きいほど変形しにくくなる。よって、第２の電極層のヤング率がある値よりも大きい場合は、第２の電極層が変形しにくく、且つ可撓性を有する基板と密着性良く接着されているため、素子が曲げ等の挙動に同調することができず、素子が破壊してしまうと考えられる。
【０３２９】
本実施例では、表１、図２２等の結果から、アルミニウムと銀との間のヤング率に転置工程における素子破壊の臨界があることが分かる。表２より、アルミニウムのヤング率は７．０６×１０１０Ｎ／ｍ２であり、銀のヤング率は８．２７×１０１０Ｎ／ｍ２である。本発明は、第２の電極層のヤング率がアルミニウムと銀との間の数値以下のヤング率の場合は、良好な状態で素子を剥離でき、転置の成功が期待できる。よって、第２の電極層のヤング率７．５×１０１０Ｎ／ｍ２を上限とし、好ましくは第２の電極層のヤング率７．５×１０１０Ｎ／ｍ２以下の場合に、転置を良好に行うことができる。
【実施例２】
【０３３０】
本実施例では、転置工程を行って本発明に係る記憶素子を有する半導体装置を作製した結果、及びその記憶素子を有する半導体装置の特性について評価した結果を示す。本実施例では、第２の電極層としてアルミニウム層を形成する。本実施例に係る半導体装置の作製について、図２３に示す模式図を用いて説明する。
【０３３１】
第１の基板７０００上に剥離層７００２を形成し、当該剥離層７００２上に素子層７００４を形成した。素子層７００４上に絶縁層７００９を形成し、当該絶縁層７００９表面に第２の基板７０１９を貼り合わせた（図２３（Ａ）参照）。
【０３３２】
第１の基板７０００としては、ガラス基板を用いた。剥離層７００２としては、金属層及び金属酸化物層の積層構造を形成し、具体的にはタングステン層とタングステンの酸化物を含む層の積層構造とした。なお、ここでは、タングステン層を形成した後、該タングステン層上に絶縁層を形成することで、該絶縁層とタングステン層との界面にタングステンの酸化物を含む層を形成した。
【０３３３】
素子層７００４には、半導体素子７００６及び当該半導体素子７００６と電気的に接続された記憶素子７００８を形成した。また、素子層７００４にはアンテナとして機能する導電層も形成した。なお、図２３では、記憶素子７００８以外の構成を簡略化して示している。
【０３３４】
記憶素子７００８は本発明に係る構成とし、具体的には第１の電極層７０１０としてチタン層、該第１の電極層７０１０上に絶縁層７０１２として膜厚１ｎｍのフッ化カルシウム（ＣａＦ２）層、該絶縁層７０１２上に有機化合物を含む層７０１４として膜厚１０ｎｍの９−［４−（Ｎ−カルバゾリル）］フェニル−１０−フェニルアントラセン（略称：ＣｚＰＡ）層、該有機化合物を含む層７０１４上に第２の電極層７０１６として膜厚７５ｎｍのアルミニウム層を順次積層して形成した。第１の電極層７０１０及び第２の電極層７０１６はスパッタリング法により形成した。また、絶縁層７０１２及び有機化合物を含む層７０１４は、蒸着法により形成した。
【０３３５】
絶縁層７００９としては有機樹脂を用い、具体的にはエポキシ樹脂で形成した。第２の基板７０１９としては可撓性を有する基板を用い、具体的には絶縁層７００９表面に接着層を有するフィルムを貼り合わせた。
【０３３６】
次に、第１の基板７０００から素子層７００４を剥離し、第２の基板７０１９に素子層７００４を転置した（図２３（Ｂ）参照）。
【０３３７】
剥離は剥離層７００２と素子層７００４との界面又は剥離層７００２内で生じ、素子層７００４を第１の基板７０００から物理的に剥離した。
【０３３８】
次に、第１の基板７０００が剥離されて素子層７００４が露出した面に、第３の基板７０２０を貼り合わせた（図２３（Ｃ）参照）。第３の基板７０２０としては可撓性を有する基板を用いた。
【０３３９】
以上で、可撓性を有する基板に転置され、記憶素子を有する半導体装置が得られた。
【０３４０】
なお、本実施例では１基板上に５０個の半導体装置を形成した試料Ａ、試料Ｂを作製した。試料Ａ、試料Ｂの構成は同じであり、それぞれ一基板上に５０個の半導体装置が形成されたものである。また、個々の半導体装置にはそれぞれ半導体素子や記憶素子、アンテナが設けられている。試料Ａ、試料Ｂに形成された５０個の半導体装置には、それぞれ６４個の記憶素子が形成されているものとする。上面の模式図を図２４に示し、個々の半導体装置を点線で示す。
【０３４１】
試料Ａにおいて、光学顕微鏡にて外観検査を行ったところ、５０個の半導体装置では記憶素子が破壊されることなく転置できており、転置成功率は１００％であった。また、試料Ｂにおいて、試料Ａと同様に光学顕微鏡にて外観検査を行ったところ、４７個の半導体装置では記憶素子が破壊されることなく転置できており、転置成功率は９４％であった。したがって、第２の電極層としてアルミニウム層を用いることで転置を良好に行うことができることがわかった。
【０３４２】
次に、試料Ａ及び試料Ｂに形成された記憶素子に非接触でデータの書き込みを行ったときの書き込み成功率について、図２５に示す。ここでは、リーダライタを用いて、記憶素子に無線で書き込みを行った結果を示す。
【０３４３】
図２５（Ａ）には、試料Ａの書込み率を示し、図２５（Ｂ）には試料Ｂの書込み率を示す。図２５（Ａ）より、９３％の割合で、リーダライタからの１回の書き込み命令により記憶素子にデータを書き込むことが可能であることがわかる。また、図２５（Ｂ）より、９７％の割合で、リーダライタからの１回の書き込み命令により記憶素子にデータを書き込むことが可能であることがわかる。つまり、リーダライタからの１回の書き込み命令により、試料Ａ及び試料Ｂを平均して、９５％以上の割合で記憶素子にデータを書き込むことが可能であることがわかる。また、図２５（Ａ）、（Ｂ）より、リーダライタからの１０回以内の書き込み命令により、１００％の割合で、記憶素子にデータを書き込むことが可能であることがわかる。したがって、試料Ａ及び試料Ｂは良好な書き込み率を有しており、本発明に係る記憶素子は転置後もデータの書き込みは良好に行えることがわかった。
【０３４４】
次に、試料Ａ又は試料Ｂから得られ、外観検査で転置成功と判断した半導体装置を一定の条件で保存した後、記憶素子に非接触でデータの書き込みを行ったときの書き込み率について、図２６に示す。ここでは、リーダライタを用いて、記憶素子に無線で書き込みを行った結果を示す。
【０３４５】
ここでは、高温（＋８０℃）、低温（−４０℃）、室温、又は熱衝撃（−４５℃〜＋８５℃）のいずれかの条件で、一定時間（０時間、６０時間、１２０時間、２４０時間、５００時間、又は１０００時間）、所定の数の記憶素子を保存した後、該記憶素子にリーダライタを用いて無線で書き込みを行った。ここでは、４個の半導体装置がそれぞれ有する８個の記憶素子、つまり３２個の記憶素子について、一定の条件で保存した後、書き込みを行った。
【０３４６】
なお、本実施例における熱衝撃保存とは、高温保存と低温保存とを繰り返して保存することを示す。ここでは、＋８５℃条件で３０分保存と、−４５℃条件で３０分保存と、を繰り返して保存した。
【０３４７】
図２６（Ａ）は高温（＋８５℃）保存した記憶素子の書き込み率、図２６（Ｂ）は低温（−４０℃）保存した記憶素子の書き込み率、図２６（Ｃ）は室温保存した記憶素子の書き込み率、図２６（Ｄ）は熱衝撃保存した記憶素子の書き込み率を示す。
【０３４８】
図２６（Ａ）、図２６（Ｃ）より、高温（＋８５℃）状態又は室温状態で、０時間、６０時間、１２０時間、２４０時間、５００時間、又は１０００時間保存した後も、３回以内の書き込み命令によりデータを書き込むことが可能であることがわかる。
【０３４９】
また、図２６（Ｂ）、図２６（Ｄ）より、低温（−４０℃）状態又は熱衝撃を与える条件下で、０時間、６０時間、１２０時間、２４０時間又は５００時間保存した後も、３回以内の書き込み命令によりデータを書き込むことが可能であることがわかる。
【０３５０】
図２６（Ａ）〜図２６（Ｄ）に示した結果を、下記表３に示す。表３では、１００回以内の書き込み命令によりデータを書き込めた場合を丸（○）としている。
【０３５１】
【表３】
2008124448.tif 000006
【０３５２】
図２６及び表３の結果から、試料Ａ及び試料Ｂの記憶素子は良好な書き込み率を有しており、本発明に係る記憶素子は転置後、一定の条件下で保存した後もデータの書き込みは良好に行えることがわかった。
【０３５３】
また、試料Ａ又は試料Ｂから得られ、外観検査で転置成功と判断した半導体装置の記憶素子に非接触でデータの書き込みを行った後、該半導体装置の記憶素子を一定の条件で保存したときのデータ変動の有無を評価した結果について、下記表４に示す。
【０３５４】
ここでは、リーダライタを用いて、記憶素子に無線で書き込みを行った。また、データの書き込み後の保存条件は、高温（＋８０℃）、低温（−４０℃）、熱衝撃（−４５℃〜＋８５℃）、又は室温のいずれかの条件下で、一定時間（６０時間、１２０時間、２４０時間、５００時間、又は１０００時間）、所定の数の記憶素子を保存した。
【０３５５】
【表４】
2008124448.tif 000007
【０３５６】
表４において、分母は評価した半導体装置の個数を示し、分子は一定条件下での保存後にデータ変動した半導体装置の個数を示す。なお、評価は各半導体装置が有する６４個の記憶素子について行っており、一定条件下での保存後にデータ変動した記憶素子の個数を括弧内に示す。当該括弧内では、分母は評価した記憶素子の個数を示し、分子は一定条件下での保存後にデータ変動した記憶素子の個数を示す。括弧内の分母となる記憶素子の個数は、評価した半導体装置の個数に６４を乗じたものである。
【０３５７】
表４の結果から、評価した記憶素子のうち、データ変動が見られた確率は０．１％以下であり、本発明に係る記憶素子はデータ書き込み後、一定の条件下で保存してもデータ変動する確率は非常に低いことがわかった。
【図面の簡単な説明】
【０３５８】
【図１】本発明の素子構造の例を示す図。
【図２】本発明の素子構造の例を示す図。
【図３】本発明の素子構造の例を示す図。
【図４】本発明の半導体装置の例を示す図。
【図５】本発明の半導体装置の例を示す上面図及び断面図。
【図６】本発明の半導体装置の例を示す断面図。
【図７】本発明の半導体装置の例を示す図。
【図８】本発明の半導体装置の例を示す上面図及び断面図。
【図９】本発明の表示装置の例を示す図。
【図１０】本発明の半導体装置の例を示す図。
【図１１】本発明の半導体装置の作製方法の例を示す図。
【図１２】本発明の半導体装置の作製方法の例を示す図。
【図１３】本発明の半導体装置の例を示す図。
【図１４】本発明の半導体装置の例を示す図。
【図１５】本発明の半導体装置の作製方法の例を示す図。
【図１６】本発明の半導体装置の作製方法の例を示す図。
【図１７】本発明の半導体装置の作製方法の例を示す図。
【図１８】本発明の半導体装置の作製方法の例を示す図。
【図１９】本発明の半導体装置の例を示す図。
【図２０】本発明の表示装置の画素部の等価回路の例を示す図。
【図２１】従来の半導体装置の例を示す図。
【図２２】金属元素の機械的性質を示す図。
【図２３】本発明の半導体装置の作製方法の例を示す図。
【図２４】本発明の半導体装置の上面の模式図。
【図２５】本発明の半導体装置の評価結果を示した図。
【図２６】本発明の半導体装置の評価結果を示した図。
【符号の説明】
【０３５９】
１００    記憶素子
１０２    第１の電極層
１０４    有機化合物を含む層
１０６    第２の電極層
１０８    層
１１０    記憶素子
【図１】
2008124448.tif 000008
【図２】
2008124448.tif 000009
【図３】
2008124448.tif 000010
【図４】
2008124448.tif 000011
【図５】
2008124448.tif 000012
【図６】
2008124448.tif 000013
【図７】
2008124448.tif 000014
【図８】
2008124448.tif 000015
【図９】
2008124448.tif 000016
【図１０】
2008124448.tif 000017
【図１１】
2008124448.tif 000018
【図１２】
2008124448.tif 000019
【図１３】
2008124448.tif 000020
【図１４】
2008124448.tif 000021
【図１５】
2008124448.tif 000022
【図１６】
2008124448.tif 000023
【図１７】
2008124448.tif 000024
【図１８】
2008124448.tif 000025
【図１９】
2008124448.tif 000026
【図２０】
2008124448.tif 000027
【図２１】
2008124448.tif 000028
【図２２】
2008124448.tif 000029
【図２３】
2008124448.tif 000030
【図２４】
2008124448.tif 000031
【図２５】
2008124448.tif 000032
【図２６】
2008124448.tif 000033