(57)【要約】      （修正有）【課題】階段状のプログラミング特性を有する相変化メモリを形成し、相変化メモリの高密度化をはかる手法を提供する。【解決手段】メモリセルは、第１の電極２０２、第２の電極２０６、および上記第１の電極２０２と上記第２の電極２０６との間にある相変化材料２０４を含んでいる。上記相変化材料２０４は、階段状のプログラム特性を有している。【選択図】図２Ａ
2008103677.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極と、
第２の電極と、
上記第１の電極と上記第２の電極との間にあり、かつ階段状のプログラム特性を有している相変化材料と、
を備えるメモリセル。
【請求項２】
上記相変化材料が、階段状のパターンを形成している請求項１に記載のメモリセル。
【請求項３】
上記相変化材料が、長方形または円筒形を有する複数の部分を有している請求項２に記載のメモリセル。
【請求項４】
上記相変化材料、上記第１の電極、および上記第２の電極の側面を取り囲む絶縁材料を、さらに含んでいる請求項１に記載のメモリセル。
【請求項５】
上記相変化材料の側面の一部を少なくとも取り囲み、かつ第１の熱伝導性を有する第１の誘電体材料と、
上記第１の電極、上記第２の電極、および上記第１の誘電体材料の側面を取り囲み、かつ第１の熱伝導性よりも高い第２の熱伝導性を有する第２の誘電体材料と、
をさらに含んでいる請求項１に記載のメモリセル。
【請求項６】
上記第１の誘電体材料が低誘電率材料から構成されている請求項５に記載のメモリセル。
【請求項７】
第１の電極と、
第２の電極と、
上記第１の電極と上記第２の電極との間にある複数の相変化材料の部分と、
を備え、
１つの上記相変化材料の部分における電流密度は、他の相変化材料の部分における電流密度とは異なる
メモリセル。
【請求項８】
上記相変化材料の部分のそれぞれは、１つの長方形または円筒形を形成している請求項７に記載のメモリセル。
【請求項９】
上記相変化材料の部分の少なくとも２つは、異なる断面幅を有している請求項７に記載のメモリセル。
【請求項１０】
上記相変化材料の部分、上記第１の電極、および上記第２の電極の側面を取り囲む絶縁材料を、さらに備えている請求項７に記載のメモリセル。
【請求項１１】
上記相変化材料の部分の内の少なくとも１つの側面を取り囲み、かつ第１の熱伝導性を有する第１の誘電体材料と、
上記第１の電極、上記第２の電極、および上記第１の誘電体材料の側面を取り囲み、かつ第１の熱伝導性よりも高い第２の熱伝導性を有する第２の誘電体材料と、
をさらに備えている請求項７に記載のメモリセル。
【請求項１２】
上記第１の誘電体材料が低誘電率材料から構成されている請求項１１に記載のメモリセル。
【請求項１３】
第１の電極と、
第２の電極と、
上記第１の電極と上記第２の電極との間にあり、かつ階段状のパターンを形成している複数の相変化材料層と、
を備え、
複数の上記相変化材料層の内の少なくとも２つは、異なる相変化材料から構成されている
メモリセル。
【請求項１４】
複数の上記相変化材料層の内の少なくとも２つは、異なる結晶化温度を有している請求項１３に記載のメモリセル。
【請求項１５】
複数の上記相変化材料層のそれぞれは、１つの長方形または円筒形を形成している請求項１３に記載のメモリセル。
【請求項１６】
複数の上記相変化材料層の少なくとも２つは、異なる断面幅を有している請求項１３に記載のメモリセル。
【請求項１７】
複数の上記相変化材料層、上記第１の電極、および上記第２の電極の側面を取り囲む絶縁材料を、さらに含んでいる請求項１３に記載のメモリセル。
【請求項１８】
複数の上記相変化材料層の内の少なくとも１つの側面を取り囲み、かつ第１の熱伝導性を有する第１の誘電体材料と、
上記第１の電極、上記第２の電極、および上記第１の誘電体材料の側面を取り囲み、かつ第１の熱伝導性よりも高い第２の熱伝導性を有する第２の誘電体材料と、
をさらに備えている請求項１３に記載のメモリセル。
【請求項１９】
上記第１の誘電体材料が低誘電率材料から構成されている請求項１８に記載のメモリセル。
【請求項２０】
第１の電極および絶縁材料を含む前処理されたウェハを準備する工程と、
前処理された上記ウェハ上に相変化材料層を堆積する工程と、
上記相変化材料層をエッチングして、上記絶縁材料を露出させる工程と、
エッチングした上記相変化材料層の露出部分の上に保護層を体積する工程と、
上記保護層をエッチングして、エッチングした上記相変化材料層の一部を露出させる肯工程と、
エッチングした上記相変化材料層をエッチングして、エッチングした上記相変化材料層に階段状のパターンを形成する工程と、
を包含するメモリセルの製造方法。
【請求項２１】
上記相変化材料層の上に電極材料層を堆積する工程と、
上記電極材料層をエッチングして、第２の電極を形成する工程と、
をさらに包含する請求項２０に記載の方法。
【請求項２２】
エッチングした上記相変化材料層をエッチングして、エッチングした上記相変化材料層に階段状のパターンを形成する上記工程は、エッチングした上記相変化材料層をプルバックエッチングして、エッチングした上記相変化材料層に階段状のパターンを形成することを含む請求項２０に記載の方法。
【請求項２３】
エッチングした上記保護層を除去する工程と、
上記第２電極、階段状の上記パターン、および前処理された上記ウェハの露出部分の上に、誘電体材料を堆積する工程と、
上記誘電体材料を平坦化して、上記第２電極を露出させる工程と、
をさらに包含する請求項２１に記載の方法。
【請求項２４】
エッチングした上記保護層を除去する工程と、
上記第２電極、階段状の上記パターン、および前処理された上記ウェハの露出部分の上に、第１の誘電体材料を堆積する工程と、
上記第１の誘電体材料をエッチングして、上記第２電極および上記絶縁材料を露出させる工程と、
上記第２の電極、階段状の上記パターン、上記第１の誘電体材料、および前処理された上記ウェハの上に、上記第１の誘電体材料よりも高い熱伝導率を有する第２の誘電体材料を堆積する工程と、
上記第２の誘電体材料をエッチングして、上記第２の電極を露出させる工程と、
をさらに包含する請求項２１に記載の方法。
【請求項２５】
第１の誘電体材料を堆積する上記工程は、低誘電率材料を堆積することを含む請求項２４に記載の方法。
【請求項２６】
第１の電極および絶縁材料を含む前処理されたウェハを準備する工程と、
前処理された上記ウェハ上に第１の相変化材料層を堆積する工程と、
上記第１の相変化材料層をエッチングして、上記絶縁材料を露出させる工程と、
エッチングした上記第１の相変化材料層および上記絶縁材料の上に、第１の誘電体材料層を堆積する工程と、
上記第１の誘電体材料層を平坦化して、エッチングした上記相変化材料層を露出させる工程と、
エッチングした上記第１の相変化材料層、および平坦化した上記第１の誘電体材料層の上に、第２の相変化材料層を堆積する工程と、
上記第２の相変化材料層をエッチングして、平坦化した上記第１の誘電体材料層の少なくとも一部を露出させる工程と、
を包含するメモリセルの製造方法。
【請求項２７】
エッチングした上記第２の相変化材料層は、エッチングした上記第１の相変化材料とは異なる断面を有している請求項２６に記載の方法。
【請求項２８】
エッチングした上記第２の相変化材料層、平坦化した上記第１の誘電体材料層、およびエッチングした第１の相変化材料層の上に、第２の誘電体材料層を堆積する工程と、
上記第２の誘電体材料層をエッチングして、エッチングした上記第２の相変化材料層を露出させる工程と、
をさらに包含する請求項２６に記載の方法。
【請求項２９】
第１の電極および絶縁材料を含む前処理されたウェハを準備する工程と、
前処理した上記ウェハの上に、第１の絶縁材料層を堆積する工程と、
上記第１の絶縁材料層をエッチングして、上記第１の電極の少なくとも一部を露出させる第１の開口部を形成する工程と、
エッチングした上記第１の絶縁材料層および前処理した上記ウェハの露出部分の上に、第１の相変化材料層を堆積する工程と、
上記第１の相変化材料層を平坦化して、上記第１の絶縁材料層を露出させる工程と、
平坦化した第１相変化材料層およびエッチングした第１絶縁材料層の上に、第２の絶縁材料層を堆積する工程と、
上記第２の絶縁材料層をエッチングして、平坦化した上記第１の相変化材料層のすくなくとも一部を露出させる第２の開口部を形成する工程と、
を包含するメモリセルの製造方法。
【請求項３０】
エッチングした上記第２の絶縁材料層および平坦化した上記第１相変化材料層の露出部分の上に、第２の相変化材料層を堆積する工程と、
上記第２の相変化材料層を平坦化して、エッチングした上記第２の絶縁材料層を露出させる工程と、
をさらに包含する請求項２９に記載の方法。
【請求項３１】
上記第２の開口部の断面は、上記第１の開口部の断面よりも狭い請求項２９に記載の方法。
【請求項３２】
第１の電極および絶縁材料を含む前処理されたウェハを準備する工程と、
前処理した上記ウェハの上に、異なる相変化材料から構成された層を少なくとも２つ含む、複数の相変化材料層を堆積する工程と、
複数の上記相変化材料層の上に、電極材料層を堆積する工程と、
上記電極材料層をエッチングして、第２の電極を供給する工程と、
複数の上記相変化材料層をエッチングして、上記絶縁材料を露出させる工程と、
エッチングした複数の上記相変化材料層をエッチングして、複数の上記相変化材料層の階段状のパターンを形成する工程と、
を包含するメモリセルの製造方法。
【請求項３３】
エッチングした複数の上記相変化材料層をエッチングして、複数の上記相変化材料層の階段状のパターンを形成する上記工程は、エッチングした複数の上記相変化材料層を、異なるエッチング速度によってプルバックエッチングして、複数の上記相変化材料層の階段状のパターンを形成することを含む請求項３２に記載の方法。
【請求項３４】
上記第２の電極、階段状の上記パターン、および前処理した上記ウェハの露出部分の上に、絶縁材料を堆積する工程と、
上記絶縁材料を平坦化して、上記第２の電極を露出させる工程と、
をさらに包含する請求項３２に記載の方法。
【請求項３５】
上記第２の電極、階段状の上記パターンおよび前処理されたウェハの上に、第１の誘電体材料を堆積する工程と、
上記第１の誘電体材料をエッチングして、上記絶縁材料および上記第２の電極を露出させる工程と、
第２の電極、階段状の上記パターン、エッチングした上記第１の誘電体材料、および前処理した上記ウェハの上記露出部分の上に、上記第１の誘電体材料よりも高い熱伝導率を有する第２の誘電体材料を堆積する工程と、
上記第２の誘電体材料を平坦化して、上記第２の電極を露出させる工程と、
さらにを包含する請求項３２に記載の方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
〔関連出願の相互参照〕
本出願は、米国特許出願番号＃＃／＃＃＃、＃＃＃、代理人明細書番号Ｉ３３１.３０２.１０１、発明の名称「階段状のプログラミング特性を有する相変化メモリセル」、および米国特許出願番号＃＃／＃＃＃、＃＃＃、代理人明細書番号Ｉ３３１.３０４.１０１、発明の名称「階段状のプログラミング特性を有する相変化メモリセル」に関する。これら両出願とも、本出願と同日に出願されており、本明細書に参照として援用される。
【０００２】
〔背景〕
不揮発性メモリの１つのタイプとして、抵抗メモリがある。抵抗メモリは、メモリ素子の抵抗値を用いて、１ビットまたは１ビット以上のデータを記憶する。例えば、抵抗値が高くなるようにプログラムされたメモリ素子は論理値「１」データビット値を示し、抵抗値が低くなるようにプログラムされたメモリ素子は論理値「０」データビット値を示す。メモリ素子の抵抗値は、メモリ素子に電圧パルスまたは電流パルスを印加することによって、電気的に切り替えられる。抵抗メモリの１つのタイプとして、相変化メモリがある。相変化メモリは、抵抗メモリ素子として相変化材料を用いる。
【０００３】
相変化メモリは、少なくとも２つの異なる状態を示す相変化材料に基づいている。相変化材料は、データビットを記憶するためにメモリセル内において用いられる。相変化材料の状態は、アモルファス状態および結晶状態と称される。これらの状態は、通常、アモルファス状態が結晶状態よりも高い抵抗値を示すため、区別することができる。通常、アモルファス状態では原子構造がより不規則であり、一方において、結晶状態では格子がより規則的である。一部の相変化材料は、例えば面心立方（face-centered cubic; FCC）状態および六方最密充填（hexagonal closest packing; HCP）状態など、２つ以上の結晶状態を示す。これら２つの結晶状態は抵抗値がそれぞれ異なり、データビットを記憶するために用いることができる。以下の説明において、アモルファス状態は、通常、抵抗値のより高い状態を指し、かつ結晶状態は、通常、抵抗値のより低い状態を指す。
【０００４】
相変化材料における相変化は、可逆的に誘導され得る。このようにメモリは、温度変化に応じて、アモルファス状態から結晶状態へ、および結晶状態からアモルファス状態へと変化する。相変化材料における温度変化は、相変化材料への電流供給、または相変化材料に隣接する抵抗ヒータへの電流供給によって達成することができる。これらの方法のいずれにおいても、相変化材料の加熱が制御可能であることによって、これら相変化材料内における相変化が制御可能となる。
【０００５】
相変化材料からなる複数のメモリセルを有するメモリアレイを備えた相変化メモリは、データを記憶するために、相変化材料のメモリ状態を利用してプログラムすることができる。このような相変化メモリデバイスにおけるデータの読み出しおよび書き込みを行うための方法の１つとして、相変化材料へ印加される電流および／または電圧パルスを制御する方法がある。この電流および／または電圧のレベルは、各メモリセル内の相変化材料内において誘発される温度に対応している。
【０００６】
より密度の高い相変化メモリを達成するために、相変化メモリセルは、複数のデータビットを記憶することができる。相変化メモリセル内における多ビット記憶は、相変化材料が中間的な抵抗レベル（resistance level）または状態を有するようにプログラムすることによって達成することができる。相変化メモリセルが、３つの異なる抵抗値のいずれか１つにプログラムされた場合、１セルにつき１．５データビットを記憶させることができる。４つの異なる抵抗値のいずれか１つに相変化メモリセルをプログラムした場合は、１セルにつき２データビットを記憶させることができる。以下、同様に記憶させることができる。説明を簡単にするために、本開示における説明では、４つの異なる抵抗値または状態、ならびに１セルにつき２データビットに実質的な焦点を当てる。これは、単に例証する目的のためであって、本発明の範囲の限定を意図するものではない。原則的には、３つまたは３つ以上の状態を記憶することが可能である。
【０００７】
相変化メモリセルを中間的な抵抗値にプログラムするためには、アモルファス材料と共存している結晶性材料の量、したがってセル抵抗値が、適切な書き込み方式を介して制御される。高い信頼性を有し、かつ繰り返し可能な相変化メモリセルのプログラミングには、実質的に同様の抵抗値が得られる、実質的に同様のプログラム条件が必要である。しかし、通常の相変化メモリセルに印加される実質的に同一の電流および／または電圧パルスを含む、実質的に同様のプログラム条件によって、形成時における変動（fabrication fluctuations）、電気的ノイズ、温度変化、またはその他の一時的な変動に起因して、抵抗値が異なる場合がある。
【０００８】
上記および上記以外の理由により、本発明が必要とされる。
【０００９】
〔概要〕
本発明の一実施形態は、メモリセルを提供する。上記メモリセルは、第１の電極と、第２の電極と、上記第１の電極と上記第２の電極との間にある相変化材料と、を含んでいる。上記相変化材料は、階段状のプログラム特性を有している。
【００１０】
〔図面の簡単な説明〕
本発明をさらに理解するために、図面が添付されている。これらの添付図面は本明細書に組み込まれ、本明細書の一部を構成する。これらの図面は、本発明の実施形態を例証し、また本明細書における記載と共に本発明の原理を説明するためのものである。本発明の別の実施形態、および本発明の意図する多くの利点については、以下の詳細な説明を参照することによって容易に理解できるであろう。これら図面中の各素子は、必ずしも互いに相対的な縮小とはなっていない。同様の符号は、対応する同様の箇所を示している。
【００１１】
図１Ａは、メモリデバイスの一実施形態を示すブロック図である。
【００１２】
図１Ｂは、相変化メモリセルの階段状のプログラミング特性の一実施形態を示すグラフである。
【００１３】
図２Ａは、相変化メモリセルの一実施形態の断面図である。
【００１４】
図２Ｂは、相変化メモリセルの別の実施形態の断面図である。
【００１５】
図２Ｃは、相変化メモリセルの別の実施形態の断面図である。
【００１６】
図３Ａは、相変化メモリセルの別の実施形態の断面図である。
【００１７】
図３Ｂは、相変化メモリセルの別の実施形態の断面図である。
【００１８】
図３Ｃは、相変化メモリセルの別の実施形態の断面図である。
【００１９】
図４Ａは、相変化メモリセルの別の実施形態の断面図である。
【００２０】
図４Ｂは、相変化メモリセルの別の実施形態の断面図である。
【００２１】
図４Ｃは、相変化メモリセルの別の実施形態の断面図である。
【００２２】
図５は、前処理されたウェハの一実施形態の断面図である。
【００２３】
図６は、前処理されたウェハ、相変化材料層、および電極材料層の一実施形態の断面図である。
【００２４】
図７は、電極材料層および相変化材料層をエッチングした後における、前処理されたウェハ、相変化材料層、および第２の電極の一実施形態の断面図である。
【００２５】
図８は、前処理されたウェハ、相変化材料層、第２の電極、および保護材料層の一実施形態の断面図である。
【００２６】
図９は、保護材料層をエッチングした後における、前処理されたウェハ、相変化材料層、第２の電極、および保護材料層の一実施形態の断面図である。
【００２７】
図１０は、相変化材料層をエッチングした後における、前処理されたウェハ、相変化材料層、第２の電極、および保護材料層の一実施形態の断面図である。
【００２８】
図１１は、相変化材料層をエッチングした後における、前処理されたウェハ、相変化材料層、および第２の電極の一実施形態の断面図である。
【００２９】
図１２は、前処理されたウェハの一実施形態の断面図である。
【００３０】
図１３は、前処理されたウェハおよび第１の相変化材料層の一実施形態の断面図である。
【００３１】
図１４は、第１の相変化材料層をエッチングした後における、前処理されたウェハおよび第１の相変化材料層の一実施形態の断面図である。
【００３２】
図１５は、前処理されたウェハ、第１の相変化材料層、および第１の絶縁材料層の一実施形態の断面図である。
【００３３】
図１６は、前処理されたウェハ、第１の相変化材料層、第１の絶縁材料層、および第２の相変化材料層の一実施形態の断面図である。
【００３４】
図１７は、第２の相変化材料層をエッチングした後における、前処理されたウェハ、第１の相変化材料層、第１の絶縁材料層、および第２の相変化材料層の一実施形態の断面図である。
【００３５】
図１８は、前処理されたウェハ、複数の相変化材料層、および複数の絶縁材料層の一実施形態の断面図である。
【００３６】
図１９は、前処理されたウェハ、相変化材料、絶縁材料、および電極材料層の一実施形態の断面図である。
【００３７】
図２０は、電極材料層をエッチングした後における、前処理されたウェハ、相変化材料、絶縁材料、および第２の電極の一実施形態の断面図である。
【００３８】
図２１は、前処理されたウェハの一実施形態の断面図である。
【００３９】
図２２は、前処理されたウェハ、および第１の絶縁材料層の一実施形態の断面図である。
【００４０】
図２３は、第１の絶縁材料層をエッチングした後における、前処理されたウェハ、および第１の絶縁材料層の一実施形態の断面図である。
【００４１】
図２４は、前処理されたウェハ、第１の絶縁材料層、および第１の相変化材料層の一実施形態の断面図である。
【００４２】
図２５は、第１の相変化材料層を平坦化した後における、前処理されたウェハ、第１の絶縁材料層、および第１の相変化材料層一実施形態の断面図である。
【００４３】
図２６は、前処理されたウェハ、第１の絶縁材料層、第１の相変化材料層、および第２の絶縁材料層の一実施形態の断面図である。
【００４４】
図２７は、第２の絶縁材料層をエッチングした後における、前処理されたウェハ、第１の絶縁材料層、第１の相変化材料層、および第２の絶縁材料層の一実施形態の断面図である。
【００４５】
図２８は、前処理されたウェハ、複数の絶縁材料層、および複数の相変化材料層の一実施形態の断面図である。
【００４６】
図２９は、前処理されたウェハ、絶縁材料、相変化材料、および電極材料層の一実施形態の断面図である。
【００４７】
図３０は、電極材料層をエッチングした後における、前処理されたウェハ、絶縁材料、相変化材料、および第２の電極の一実施形態の断面図である。
【００４８】
図３１は、前処理されたウェハの一実施形態の断面図である。
【００４９】
図３２は、前処理されたウェハ、複数の相変化材料層、および電極材料層の一実施形態の断面図である。
【００５０】
図３３は、電極材料層および複数の相変化材料層をエッチングした後における、前処理されたウェハ、複数の相変化材料層、および第２の電極の一実施形態の断面図である。
【００５１】
図３４は、複数の相変化材料層をエッチングした後における、前処理されたウェハ、複数の相変化材料層、および第２の電極の一実施形態の断面図である。
【００５２】
図３５は、前処理されたウェハ、複数の相変化材料層、第２の電極、および誘電体材料層の一実施形態の断面図である。
【００５３】
図３６は、誘電体材料層をエッチングした後における、前処理されたウェハ、複数の相変化材料層、第２の電極、および誘電体材料層の一実施形態の断面図である。
【００５４】
〔詳細な説明〕
以下の詳細な説明では添付図面を参照する。これらの添付図面は、本明細書の一部を構成するものであり、また本発明を実施し得る具体的な実施形態を例証するために示されている。これに関し、説明する（これら）図面の方向を参照して、「上」、「下」、「前」、「後」、「先端」および「後端」などの方向を示す用語が使用されている。本発明の実施形態の構成要素は、多くの異なる方向に配置することができる。したがって、方向を表す上記用語は、例証するために用いられているものであって、それに限定されるものではない。なお、本発明の範囲を逸脱することなく、別の実施形態を用いること、および構造的または論理的な変化を加えることができることについて理解されたい。したがって、以下の詳細な説明は、限定的な意味として捉えられるものではなく、本発明の範囲は特許請求の範囲によって規定される。
【００５５】
図１Ａは、メモリデバイス１００の一実施形態を示すブロック図である。メモリデバイス１００は、書き込み回路１０２、分配回路１０４、メモリセル１０６ａ、１０６ｂ、１０６ｃ、および１０６ｄ、センス回路１０８、および制御装置１１８を有している。メモリセル１０６ａ〜１０６ｄのそれぞれは、メモリセル内の相変化材料がアモルファス状態であるのか結晶状態であるのかに基づいてデータを記憶する、相変化メモリセルである。また、メモリセル１０６ａ〜１０６ｄのそれぞれは、相変化材料が中間的な抵抗値を有するようにプログラムすることによって、３つ以上の状態のいずれか１つにプログラムされることができる。メモリセル１０６ａ〜１０６ｄのいずれか１つを中間的な抵抗値にプログラムするためには、アモルファス材料と共存している結晶性材料の量、すなわち、セル抵抗値が、適切な書き込み方式に従ってコントローラ１１８によって制御される。
【００５６】
本明細書において使用される場合、「電気的に結合」という表現は、素子同士が直接結合しているという意味だけではなく、一方の素子と他方の素子との間に別の素子が介在した状態において該一方の素子と該他方の素子とが「電気的に結合」されていると言うことができる。
【００５７】
書き込み回路１０２は、信号経路１１０を介して、分配回路１０４に電気的に結合されている。分配回路１０４は、信号経路１１２ａ〜１１２ｄを介して、メモリセル１０６ａ〜１０６ｄのそれぞれに電気的に結合されている。分配回路１０４は、信号経路１１２ａを介して、メモリセル１０６ａに電気的に結合されている。分配回路１０４は、信号経路１１２ｂを介して、メモリセル１０６ｂに電気的に結合されている。分配回路１０４は、信号経路１１２ｃを介して、メモリセル１０６ｃに電気的に結合されている。分配回路１０４は、信号経路１１２ｄを介して、メモリセル１０６ｄに電気的に結合されている。さらに、分配回路１０４は、信号経路１１４を介して、センス回路１０８に電気的に結合されており、かつセンス回路１０８は、信号経路１１６を介して、コントローラ１１８に電気的に結合されている。また、コントローラ１１８は、信号経路１２０を介して、書き込み回路１０２に電気的に結合されている。
【００５８】
メモリセル１０６ａ〜１０６ｄのそれぞれは、温度変化の影響下において、アモルファス状態から結晶状態、または結晶状態からアモルファス状態へと変化する、相変化材料を含んでいる。従って、メモリセル１０６ａ〜１０６ｄの内の１つにおけるアモルファス相変化材料と共存している結晶性相変化材料の量が、メモリデバイス１００内にデータを記憶するための２つ以上の状態を規定する。メモリセル１０６ａ〜１０６ｄは階段状のプログラミング特性を有しており、これによって多ビットデータ記憶が容易になる。
【００５９】
一実施形態では、メモリセル１０６ａ〜１０６ｄのそれぞれが有する相変化材料は、階段状のパターンを形成しており、これによって階段状のプログラミング特性が達成される。階段状のパターンに電流が流されると、段のそれぞれを流れる電流の密度の間には、差異が生じる。断面が最も狭い段または複数の段において電流密度が最も高くなり、断面が最も広い段または複数の段において電流密度が最も低くなる。電流密度が最も高い段は、電流密度がより低い段または複数の段よりも前に、アモルファス状態から結晶状態、または結晶状態からアモルファス状態へと遷移する。相変化材料内において誘起される温度は、電流密度が最も高い段または複数の段内においてより高いため、電流密度が最も高い段または複数の段が最初に遷移する。より高い電流がセルに供給されると、断面が２番目に狭い段または複数の段の状態が遷移する。このように、階段状のパターンを構成している相変化材料からなる段のうち、選択された数の段は、信頼性が高く、かつ繰り返して、特定の抵抗値を供給するようにプログラムされる。
【００６０】
別の実施形態では、相変化材料からなる階段状のパターンの段の１つまたは１つ以上は、低誘電率（low-k）材料などの誘電体材料によって側方が囲まれている。これによって、異なる断面を有する段間の熱環境に差異が生じる。一実施形態では、誘電体材料の熱伝導率は、誘電体材料によって囲まれていない相変化材料段の側方を囲んでいる絶縁材料よりも低い。階段状のパターン内の断間における熱環境に差異を生じさせることによって、各段内において誘起される温度がさらに制御され、階段状のパターンを構成している相変化材料からなる段のうち、選択された数の段が、特定の抵抗値を高い信頼性で繰り返し供給するようにプログラムされる。
【００６１】
別の実施形態では、階段状のパターンを構成している相変化材料段の少なくとも２つは、異なる相変化材料を含んでいる。これら少なくとも２つの相変化材料は、異なる結晶化温度を有している。階段状のパターンを構成している段間における結晶化温度に差異を生じさせることによって、各段の遷移がさらに制御される。この結果、階段状のパターンを構成している相変化材料からなる段のうち、選択された数の段が、特定の抵抗値を高い信頼性で繰り返し供給するようにプログラムされる。別の実施形態では、階段状のパターン、異なる熱環境、および異なる相変化材料を任意かつ適切に組み合わせて、階段状のプログラミング特性を達成し、これによって複数の状態を高い信頼性で容易にプログラムすることができる。
【００６２】
相変化材料は、アモルファス状態では、結晶状態よりも遥かに高い抵抗値を示す。従って、相変化材料のアモルファス部分および結晶質部分を制御することによって、メモリセル１０６ａ〜１０６ｄの上記３つ以上の状態の電気抵抗に差異が生じる。一実施形態では、上記３つ以上の状態は３つの状態であり、これら３つの状態が「０」、「１」、および「２」のビット値に割り当てられる３値システムを用いることができる。別の実施形態では、上記３つ以上の状態は４つの状態であり、「００」、「０１」、「１０」、および「１１」などの多ビット値に割り当てられる。別の実施形態では、上記３つ以上の状態は、メモリセルの相変化材料における適切な任意の数の状態であってよい。
【００６３】
コントローラ１１８は、書き込み回路１０２およびセンス回路１０８の動作を制御する。コントローラ１１８は、マイクロプロセッサ、マイクロコントローラ、または、書き込み回路１０２およびセンス回路１０８の動作を制御するその他の適切な論理回路を備えている。コントローラ１１８は、メモリセル１０６ａ〜１０６ｄの抵抗状態を設定する書き込み回路１０２を制御する。コントローラ１１８は、メモリセル１０６ａ〜１０６ｄの抵抗状態を読み出すセンス回路１０８を制御する。
【００６４】
一実施形態では、書き込み回路１０２は、信号経路１１０を介して分配回路１０４に電圧パルスを供給し、分配回路１０４は、信号経路１１２ａ〜１１２ｄを介してメモリセル１０６ａ〜１０６ｄに電圧パルスを制御しつつ導く。一実施形態では、分配回路１０４は、各メモリセル１０６ａ〜１０６ｄに電圧パルスを制御しつつ導く、複数のトランジスタを有している。別の実施形態では、書き込み回路１０２は、信号経路１１０を介して分配回路１０４に電流パルスを供給し、分配回路１０４は、信号経路１１２ａ〜１１２ｄを介して、メモリセル１０６ａ〜１０６ｄに電流パルスを制御しつつ導く。
【００６５】
センス回路１０８は、信号経路１１４を介して、メモリセル１０６ａ〜１０６ｄの３つ以上の各状態を読み出す。分配回路１０４は、信号経路１１２ａ〜１１２ｄを介して、センス回路１０８とメモリセル１０６ａ〜１０６ｄとの間に、読み出し信号を制御しつつ導く。一実施形態では、分配回路１０４は、センス回路１０８とメモリセル１０６ａ〜１０６ｄとの間に読み出し信号を制御しつつ導く、複数のトランジスタを有している。一実施形態では、メモリセル１０６ａ〜１０６ｄのいずれか１つの抵抗値を読み出すために、センス回路１０８は、メモリセル１０６ａ〜１０６ｄのいずれか１つに流す電流を供給し、メモリセル１０６ａ〜１０６ｄのいずれか１つにおける電圧を読み出す。一実施形態では、センス回路１０８は、メモリセル１０６ａ〜１０６ｄのいずれか１つに電圧を供給し、メモリセル１０６ａ〜１０６ｄのいずれか１つに流す電流を供給する。一実施形態では、書き込み回路１０２は、メモリセル１０６ａ〜１０６ｄのいずれか１つに電圧を供給し、センス回路１０８は、メモリセル１０６ａ〜１０６ｄのいずれか１つに流す電流を読み出す。一実施形態では、書き込み回路１０２は、メモリセル１０６ａ〜１０６ｄのいずれか１つに流す電流を供給し、センス回路１０８は、メモリセル１０６ａ〜１０６ｄのいずれか１つにおける電圧を読み出す。
【００６６】
メモリデバイス１００内のメモリセル１０６ａ〜１０６ｄをプログラムするために、書き込み回路１０２は、標的メモリセル内の相変化材料を加熱する電流パルスまたは電圧パルスを生成する。一実施形態では、書き込み回路１０２は、分配回路１０４内に供給されて適切な標的メモリセル１０６ａ〜１０６ｄに分配される、適切な電流パルスまたは電圧パルスを生成する。この電流パルスまたは電圧パルスの振幅および幅は、標的メモリセル１０６ａ〜１０６ｄがプログラムされている特定の状態に依存して、コントローラ１１８によって制御される。通常、メモリセルの「セット」動作によって、標的メモリセルの相変化材料は、その結晶化温度を超えて（しかしその融点を超えないように）、結晶状態、あるいは、部分的に結晶のおよび部分的にアモルファスの状態に達するまで十分な時間加熱される。通常、メモリセルの「リセット」動作によって、標的メモリセルの相変化材料は、その融点を超えて加熱された後に急速に冷却され、これによってアモルファス状態、あるいは、部分的なアモルファスのおよび部分的な結晶の状態が達成される。メモリセルは、メモリセルに部分的な「セット」パルスまたは部分的な「リセット」パルスを印加して、相変化材料のアモルファス部分および結晶質部分を得ることによって、アモルファス状態と結晶状態との間にある抵抗状態にプログラムすることができる。
【００６７】
図１Ｂは、相変化メモリセル１０６ａ〜１０６ｄの階段状のプログラミング特性１３６の一実施形態を示すグラフ１３０である。グラフ１３０は、ｘ軸１３２にプログラム状態を示し、ｙ軸１３４に抵抗値を示している。適切なプログラムパラメータは、例えば書き込み時間またはパルス振幅を含んでいる。階段状のプログラミング特性１３６によって、選択されたプログラム条件近辺にプログラムされる抵抗値のばらつきが低減される。一実施形態において、選択されたプログラム状態では、抵抗値または段は実質的に一定である。
【００６８】
第１のプログラム状態では、メモリセルは、１３８に示されている第１の抵抗段（resistance step）または状態にプログラムされる。一実施形態では、１３８に示されている段は「００」状態である。第２のプログラム状態では、メモリセルは、１４０に示されている第２の抵抗段または状態にプログラムされる。第２の抵抗状態は、第１の抵抗状態よりも大きい。一実施形態では、１４０に示されている段は「０１」状態である。第３のプログラム状態では、メモリセルは、１４２に示されている第３の抵抗段または状態にプログラムされる。第３の抵抗状態は、第２の抵抗状態よりも大きい。一実施形態では、１４２に示されている段は「１０」状態である。第４のプログラム状態では、メモリセルは、１４４に示されている第４の抵抗段または状態にプログラムされる。第４の抵抗状態は、第３の抵抗状態よりも大きい。一実施形態では、１４４に示されている段は「１１」状態である。別の実施形態では、メモリセルは、任意の適切な数の抵抗段または状態を含む、任意の適切な階段状プログラミング特性を有することができる。相変化メモリセルの以下の実施形態によって、階段状のプログラミング特性が得られる。
【００６９】
図２Ａは、相変化メモリセル２００ａの一実施形態の断面図を示している。一実施形態では、相変化メモリセル２００ａは、ピラーベース（pillar based）の相変化メモリセルである。相変化メモリセル２００ａは、第１の電極２０２、相変化材料２０４、第２の電極２０６、および絶縁材料２０８を有している。相変化材料２０４は、第１の相変化部分２１０ａ、第２の相変化部分２１０ｂ、および第３の相変化部分２１０ｃを有している。第１の電極２０２は、第１の相変化部分２１０ａに接触している。第１の相変化部分２１０ａは、第２の相変化部分２１０ｂに接触している。第２の相変化部分２１０ｂは、第３の相変化部分２１０ｃに接触している。第３の相変化部分２１０ｃは、第２の電極２０６に接触している。相変化材料２０４は、２データビットを記憶するための記憶場所を提供する。絶縁材料２０８は、相変化材料２０４、第１の電極２０２、および第２の電極２０６の側方を完全に囲んでいる。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル２００ａと同様である。
【００７０】
相変化部分２１０ａ〜２１０ｃは、階段状のパターンを構成している。相変化部分２１０ａ〜２１０ｃによって、１つの相変化部分ともう１つの相変化部分との間における明らかな遷移が提供される。各相変化部分２１０ａ〜２１０ｃは、実質的に長方形または円筒形である。第１の相変化部分２１０ａは、第２の相変化部分２１０ｂよりも大きい断面を有している。第２の相変化部分２１０ｂは、第３の相変化部分２１０ｃよりも大きい断面を有している。
【００７１】
絶縁材料２０８は、ＳｉＯ２、フッ化ケイ酸ガラス(ＦＳＧ)、リンおよびホウ素含有シリケートガラス(ＢＰＳＧ)、ホウ素含有シリケートガラス(ＢＳＧ)または低誘電率材料などの、任意の適切な絶縁体であってもよい。第１の電極２０２および第２の電極２０６は、ＴｉＮ、ＴａＮ、Ｗ、ＴｉＳｉＮ、ＴｉＡｌＮ、またはＴａＡｌＮなどの、任意の適切な電極材料であってもよい。
【００７２】
相変化材料２０４は、本発明に従って、様々な材料から形成することができる。そのような材料としては、通常、周期表の第６族に属する元素を１つまたは１つ以上含有したカルコゲナイド合金が有用である。一実施形態では、メモリセル２００ａの相変化材料２０４は、カルコゲナイド化合物材料（例えばＧｅＳｂＴｅ、ＳｂＴｅ、ＧｅＴｅ、またはＡｇＩｎＳｂＴｅ）から形成されている。別の実施形態では、相変化材料２０４は、カルコゲンを含有していない（例えばＧｅＳｂ、ＧａＳｂ、ＩｎＳｂ、またはＧｅＧａＩｎＳｂ）。別の実施形態では、相変化材料２０４は、Ｇｅ、Ｓｂ、Ｔｅ、Ｇａ、Ａｓ、Ｉｎ、Ｓｅ、およびＳを１つまたは１つ以上含有した任意の適切な材料から形成されている。
【００７３】
能動素子（例えばトランジスタまたはダイオード）などの選択素子は、第１の電極２０２または第２の電極２０６に結合されて、第１の電極２０２または第２の電極２０６の他方、ひいては相変化材料２０４への電流パルスまたは電圧パルスの印加を制御する。これによって、上記選択素子は、相変化材料２０４をセットおよびリセットすることができる。第１の相変化部分２１０ａにおける電流密度は、第２の相変化部分２１０ｂにおける電流密度よりも小さい。これは、第２の相変化部分２１０ｂの断面が、第１の相変化部分２１０ａよりも狭いからである。第２の相変化部分２１０ｂにおける電流密度は、第３の相変化部分２１０ｃにおける電流密度よりも小さい。これは、第３の相変化部分２１０ｃの断面が、第２の相変化部分２１０ｂよりも狭いからである。従って、振幅および／またはパルス幅のより低い電流パルスまたは電圧パルスは、第２の相変化部分２１０ｂをプログラムするためというよりは、第３の相変化部分２１０ｃをプログラムするために用いられる。さらに、振幅および／またはパルス幅のより低い電流パルスまたは電圧パルスは、第１の相変化部分２１０ａをプログラムするためというよりは、第２の相変化部分２１０ｂをプログラムするために用いられる。
【００７４】
相変化メモリセル２００ａの動作中に、第１の電極２０２と第２の電極２０６との間に電流パルスまたは電圧パルスが印加され、相変化メモリセル２００ａがプログラムされる。第１の振幅および／またはパルス幅を有する第１の電流パルスまたは電圧パルスは、第１の相変化部分２１０ａおよび第２の相変化部分２１０ｂに多大な影響を及ぼすことなく、第３の相変化部分２１０ｃをプログラムする。第２の振幅および／またはパルス幅を有する第２の電流パルスまたは電圧パルスは、第１の相変化部分２１０ａに多大な影響を及ぼすことなく、第１の相変化部分２１０ｂおよび第３の相変化部分２１０ｃをプログラムする。第２の振幅および／またはパルス幅は、第１の振幅および／またはパルス幅よりも大きい。第３の振幅および／またはパルス幅を有する第３の電流パルスまたは電圧パルスは、相変化部分２１０ａ〜２１０ｃをプログラムする。第３の振幅および／またはパルス幅は、第２の振幅および／またはパルス幅よりも大きい。
【００７５】
相変化部分２１０ａ〜２１０ｃを選択的にプログラムすることによって、相変化材料２０４内における４つの状態を提供するように相変化メモリセル２００ａをプログラムすることができる。一実施形態では、第１の状態では、相変化部分２１０ａ〜２１０ｃはアモルファスである。第２の状態では、第３の相変化部分２１０ｃは結晶質であり、第１の相変化部分２１０ａおよび第２の相変化部分２１０ｂはアモルファスである。第３の状態では、第２の相変化部分２１０ｂおよび第３の相変化部分２１０ｃは結晶質であり、第１の相変化部分２１０ａはアモルファスである。第４の状態では、相変化部分２１０ａ〜２１０ｃは結晶質である。別の実施形態では、第１の状態では、相変化部分２１０ａ〜２１０ｃは結晶質である。第２の状態では、第３の相変化部分２１０ｃはアモルファスであり、第１の相変化部分２１０ａおよび第２の相変化部分２１０ｂは結晶質である。第３の状態では、第２の相変化部分２１０ｂおよび第３の相変化部２１０ｃはアモルファスであり、第１の相変化部分２１０ａは結晶質である。第４の状態では、相変化部分２１０ａ〜２１０ｃはアモルファスである。別の実施形態では、相変化メモリセル２００ａ内において所望の数の状態を得るために、任意の適切な数の相変化階段状部分２１０が用いられる。
【００７６】
図２Ｂは、相変化メモリセル２００ｂの別の実施形態の断面図である。相変化メモリセル２００ｂは、第１の電極２０２、相変化材料２０４、第２の電極２０６、および絶縁材料２０８を有している。相変化材料２０４は、第１の相変化部分２１２ａ、第２の相変化部分２１２ｂ、および第３の相変化部分２１２ｃを有している。第１の電極２０２は、第１の相変化部分２１２ａに接触している。第１の相変化部分２１２ａは、第２の相変化部分２１２ｂに接触している。第２の相変化部分２１２ｂは、第３の相変化部分２１２ｃに接触しており、第３の相変化部分２１２ｃは、第２の電極２０６に接触している。相変化材料２０４は、１．５データビットを記憶するための記憶場所を提供する。絶縁材料２０８は、相変化材料２０４、第１の電極２０２、および第２の電極２０６の側方を完全に囲んでいる。一実施形態では、各メモリセル１０６ａ〜１０６ｄは相変化メモリセル２００ｂと同様である。
【００７７】
相変化部分２１２ａ〜２１２ｃは、階段状のパターンを構成している。相変化部分２１２ａ〜２１２ｃによって、１つの相変化部分ともう１つの相変化部分との間における明らかな遷移が提供される。各相変化部分２１２ａ〜２１２ｃは、実質的に長方形または円筒形である。第１の相変化部分２１２ａおよび第３の相変化部分２１２ｃは、実質的に同じの断面幅を有している。第２の相変化部分２１２ｂは、第１の相変化部分２１２ａおよび第３の相変化部分２１２ｃよりも狭い断面を有している。
【００７８】
第１の相変化部分２１２ａおよび第３の相変化部分２１２ｃにおける電流密度は、第２の相変化部分２１２ｂにおける電流密度よりも小さい。従って、振幅および／またはパルス幅のより低い電流パルスまたは電圧パルスは、第１の相変化部分２１２ａおよび第３の相変化部分２１２ｃをプログラムするためというよりは、第２の相変化部分２１２ｂをプログラムするために用いられる。
【００７９】
相変化メモリセル２００ｂの動作中に、第１の電極２０２と第２の電極２０６との間に電流パルスまたは電圧パルスが印加されて、相変化メモリセル２００ｂがプログラムされる。第１の振幅および／またはパルス幅を有する第１の電流パルスまたは電圧パルスは、第１の相変化部分２１２ａおよび第３の相変化部分２１２に多大な影響を及ぼすことなく、第２の相変化部分２１２ｂをプログラムする。第２の振幅および／またはパルス幅を有する第２の電流パルスまたは電圧パルスは、相変化部分２１２ａ〜２１２ｃをプログラムする。第２の振幅および／またはパルス幅は、第１の振幅および／またはパルス幅よりも大きい。
【００８０】
相変化部分２１２ａ〜２１２ｃを選択的にプログラムすることによって、相変化材料２０４内における３つの状態を提供するするように相変化メモリセル２００ａをプログラムすることができる。一実施形態では、第１の状態では、相変化部分２１２ａ〜２１２ｃはアモルファスである。第２の状態では、第２の相変化部分２１２ｂは結晶質であり、第１の相変化部分２１２ａおよび第３の相変化部分２１２ｃはアモルファスである。第３の状態では、相変化部分２１２ａ〜２１２ｃは結晶質である。別の実施形態では、第１の状態では、相変化部分２１２ａ〜２１２ｃは結晶質である。第２の状態では、第２の相変化部分２１２ｂはアモルファスであり、第１の相変化部分２１２ａおよび第３の相変化部分２１２ｃは結晶質である。第３の状態では、相変化部分２１２ａ〜２１２ｃはアモルファスである。
【００８１】
図２Ｃは、相変化メモリセル２００ｃの別の実施形態の断面図である。相変化メモリセル２００ｃは、第１の電極２０２、相変化材料２０４、第２の電極２０６、および絶縁材料２０８を有している。相変化材料２０４は、第１の相変化部分２１４ａ、第２の相変化部分２１４ｂ、第３の相変化部分２１４ｃ、第４の相変化部分２１４ｄ、および第５の相変化部分２１４ｅを有している。第１の電極２０２は、第１の相変化部分２１４ａに接触している。第１の相変化部分２１４ａは、第２の相変化部分２１４ｂに接触している。第２の相変化部分２１４ｂは、第３の相変化部分２１４ｃに接触している。第３の相変化部分２１４ｃは、第４の相変化部分２１４ｄに接触している。第４の相変化部分２１４ｄは、第５の相変化部分２１４ｅに接触しており、第５の相変化部分２１４ｅは、第２の電極２０６に接触している。相変化材料２０４は、２データビットを記憶するための記憶場所を提供する。絶縁材料２０８は、相変化材料２０４、第１の電極２０２、および第２の電極２０６の側方を完全に囲んでいる。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル２００ｃと同様である。
【００８２】
相変化部分２１４ａ〜２１４ｅは、階段状のパターンを構成している。相変化部分２１４ａ〜２１４ｅによって、１つの相変化部分ともう１つの相変化部分との間における明らかな遷移が提供される。各相変化部分２１４ａ〜２１４ｅは、実質的に長方形または円筒形である。第１の相変化部分２１４ａおよび第５の相変化部分２１４ｅの断面幅は、実質的に同じである。第２の相変化部分２１４ｂおよび第４の相変化部分２１４ｄの断面幅は、実質的に同じである。第２の相変化部分２１４ｂおよび第４の相変化部分２１４ｄの断面は、第１の相変化部分２１４ａおよび第５の相変化部分２１４ｅの断面よりも狭い。第３の相変化部分２１４ｃの断面は、第２の相変化部分２１４ｂおよび第４の相変化部分２１４ｄの断面よりも狭い。
【００８３】
第１の相変化部分２１４ａおよび第５の相変化部分２１４ｅにおける電流密度は、第２の相変化部分２１４ｂおよび第４の相変化部分２１４ｄにおける電流密度よりも小さい。第２の相変化部分２１４ｂおよび第４の相変化部分２１４ｄにおける電流密度は、第３の相変化部分２１４ｃにおける電流密度よりも小さい。従って、振幅および／またはパルス幅のより低い電流パルスまたは電圧パルスは、第２の相変化部分２１４ｂおよび第４の相変化部分２１４ｄをプログラムするためというよりは、第３の相変化部分２１４ｃをプログラムするために用いられる。さらに、振幅および／またはパルス幅のより低い電流パルスまたは電圧パルスは、第１の相変化部分２１４ａおよび第５の相変化部分２１４ｅをプログラムするためというよりは、第２の相変化部分２１４ｂおよび第４の相変化部分２１４ｄをプログラムするために用いられる。
【００８４】
相変化メモリセル２００ｃの動作中において、第１の電極２０２と第２の電極２０６との間に電流パルスまたは電圧パルスが印加されて、相変化メモリセル２００ｃがプログラムされる。第１の振幅および／またはパルス幅を有する第１の電流パルスまたは電圧パルスは、第１の相変化部分２１４ａ、第２の相変化部分２１４ｂ、第４の相変化部分２１４ｄ、および第５の相変化部分２１４ｅに多大な影響を及ぼすことなく、第３の相変化部分２１４ｃをプログラムする。第２の振幅および／またはパルス幅を有する第２の電流パルスまたは電圧パルスは、第１の相変化部分２１４ａおよび第５の相変化部分２１４ｅに多大な影響を及ぼすことなく、第２の相変化部分２１４ｂ、第３の相変化部分２１４ｃ、および第４の相変化部分２１４ｄをプログラムする。第２の振幅および／またはパルス幅は、第１の振幅および／またはパルス幅よりも大きい。第３の振幅および／またはパルス幅を有する第３の電流パルスまたは電圧パルスは、相変化部分２１４ａ〜２１４ｅをプログラムする。第３の振幅および／またはパルス幅は、第２の振幅および／またはパルス幅よりも大きい。
【００８５】
相変化部分２１４ａ〜２１４ｅを選択的にプログラムすることによって、相変化材料２０４内における４つの状態を提供するように相変化メモリセル２００ｃをプログラムすることができる。一実施形態では、第１の状態では、相変化部分２１４ａ〜２１４ｅはアモルファスである。第２の状態では、第３の相変化部分２１４ｃは結晶質であり、第１の相変化部分２１４ａ、第２の相変化部分２１４ｂ、第４の相変化部分２１４ｄ、および第５の相変化部分２１４ｅはアモルファスである。第３の状態では、第２の相変化部分２１４ｂ、第３の相変化部分２１４ｃ、および第４の相変化部分２１４ｄは結晶質であり、第１の相変化部分２１４ａおよび第５の相変化部分２１４ｅはアモルファスである。第４の状態では、相変化部分２１４ａ〜２１４ｅは結晶質である。別の実施形態では、第１の状態では、相変化部分２１４ａ〜２１４ｅは結晶質である。第２の状態では、第３の相変化部分２１４ｃはアモルファスであり、第１の相変化部分２１４ａ、第２の相変化部分２１４ｂ、第４の相変化部分２１４ｄ、および第５の相変化部分２１４ｅは結晶質である。第３の状態では、第２の相変化部分２１４ｂ、第３の相変化部分２１４ｃ、および第４の相変化部分２１４ｄはアモルファスであり、第１の相変化部分２１４ａおよび第５の相変化部分２１４ｅは結晶質である。第４の状態では、相変化部分２１４ａ〜２１４ｅはアモルファスである。別の実施形態では、相変化メモリセル２００ｃ内において所望の数の状態を得るために、任意の適切な数の相変化階段状部分２１４が用いられる。
【００８６】
図３Ａは、相変化メモリセル２２０ａの別の実施形態の断面図である。相変化メモリセル２２０ａは、第１の電極２０２、相変化材料２０４、第２の電極２０６、絶縁材料２０８、および誘電体材料２２２を有している。相変化材料２０４は、第１の相変化部分２１０ａ、第２の相変化部分２１０ｂ、および第３の相変化部分２１０ｃを有している。第１の電極２０２は、第１の相変化部分２１０ａに接触している。第１の相変化部分２１０ａは、第２の相変化部分２１０ｂに接触している。第２の相変化部分２１０ｂは、第３の相変化部分２１０ｃに接触しており、第３の相変化部分２１０ｃは、第２の電極２０６に接触している。相変化材料２０４は、２データビットを記憶するための記憶場所を提供する。低誘電率材料またはその他の適切な誘電体材料などの誘電体材料２２２は、第２の相変化部分２１０ｂおよび第３の相変化部分２１０ｃの側方を完全に囲んでいる。絶縁材料２０８は、誘電体材料２２２、第１の相変化部分２１０ａ、第１の電極２０２、および第２の電極２０６の側方を完全に囲んでいる。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル２２０ａと同様である。
【００８７】
相変化部分２１０ａ〜２１０ｃは、階段状のパターンを構成している。相変化部分２１０ａ〜２１０ｃによって、１つの相変化部分ともう１つの相変化部分との間における明らかな遷移が提供される。各相変化部分２１０ａ〜２１０ｃは、実質的に長方形または円筒形である。第１の相変化部分２１０ａは、第２の相変化部分２１０ｂよりも大きい断面を有している。第２の相変化部分２１０ｂは、第３の相変化部分２１０ｃよりも大きい断面を有している。
【００８８】
相変化メモリセル２２０ａの相変化部分２１０ａ〜２１０ｃは、図２Ａに照らして説明および図示した相変化メモリセル２００ａの対応する相変化部分２１０ａ〜２１０ｃと同様の相変化材料組成および機能を有している。
【００８９】
誘電体材料２２２は、誘電体材料２２２によって囲まれていない第１の相変化部分２１０ａと、誘電体材料２２２の第１の断面幅によって囲まれている第２の相変化部分２１０ｂと、誘電体材料２２２の第２の断面幅によって囲まれている第３の相変化部分２１０ｃとの間における熱環境に差異を生じさせる。第２の相変化部分２１０ｂを囲んでいる誘電体材料２２２の第１の断面幅は、第３の相変化部分２１０ｃを囲んでいる誘電体材料２２２の第２の断面幅よりも小さい。一実施形態では、誘電体材料２２２の熱伝導率は、絶縁材料２０８よりも低い。相変化部分２１０ａ〜２１０ｃ間における熱環境に差異を生じさせることによって、各相変化部分２１０ａ〜２１０ｃ内において誘起される温度がプログラミング中にさらに制御される。相変化メモリセル２２０ａは、図２Ａに照らして説明および図示した相変化メモリセル２００ａと同様に動作する。
【００９０】
図３Ｂは、相変化メモリセル２２０ｂの別の実施形態の断面図である。相変化メモリセル２２０ｂは、第１の電極２０２、相変化材料２０４、第２の電極２０６、絶縁材料２０８、および誘電体材料２２２を有している。相変化材料２０４は、第１の相変化部分２１２ａ、第２の相変化部分２１２ｂ、および第３の相変化部分２１２ｃを有している。第１の電極２０２は、第１の相変化部分２１２ａに接触している。第１の相変化部分２１２ａは、第２の相変化部分２１２ｂに接触している。第２の相変化部分２１２ｂは、第３の相変化部分２１２ｃに接触しており、第３の相変化部分２１２ｃは、第２の電極２０６に接触している。相変化材料２０４は、１．５データビットを記憶するための記憶場所を提供する。低誘電率材料またはその他の適切な誘電体材料などの誘電体材料２２２は、第２の相変化部分２１２ｂの側方を完全に囲んでいる。絶縁材料２０８は、誘電体材料２２２、第１の相変化部分２１２ａ、第３の相変化部分２１２ｃ、第１の電極２０２、および第２の電極２０６の側方を完全に囲んでいる。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル２２０ｂと同様である。
【００９１】
相変化部分２１２ａ〜２１２ｃは、階段状のパターンを構成している。相変化部分２１２ａ〜２１２ｃによって、１つの相変化部分ともう１つの相変化部分との間における明らかな遷移が提供される。各相変化部分２１２ａ〜２１２ｃは、実質的に長方形または円筒形である。第１の相変化部分２１２ａおよび第３の相変化部分２１２ｃの断面幅は、実質的に同じである。第２の相変化部分２１２は、第１の相変化部分２１２ａおよび第３の相変化部分２１２ｃよりも狭い断面を有している。
【００９２】
相変化メモリセル２２０ｂの相変化部分２１２ａ〜２１２ｃは、図２Ｂに照らして説明および図示した相変化メモリセル２００ｂの同様の相変化部分２１２ａ〜２１２ｃと同様の相変化材料組成および機能を有している。
【００９３】
誘電体材料２２２は、誘電体材料２２２によって囲まれていない第１の相変化部分２１２ａおよび第３の相変化部分２１２ｃと、誘電体材料２２２によって囲まれている第２の相変化部分２１２ｂとの間における熱環境に差異を生じさせる。一実施形態では、誘電体材料２２２の熱伝導率は、絶縁材料２０８よりも低い。相変化部分２１２ａ〜２１２ｃ間における熱環境に差異を生じさせることによって、各相変化部分２１２ａ〜２１２ｃ内において誘起される温度がプログラミング中にさらに制御される。相変化メモリセル２２０ｂは、相変化メモリセル２００ｂと同様に動作する。
【００９４】
図３Ｃは、相変化メモリセル２２０ｃの別の実施形態の断面図である。相変化メモリセル２２０ｃは、第１の電極２０２、相変化材料２０４、第２の電極２０６、絶縁材料２０８、および誘電体材料２２２を有している。相変化材料２０４は、第１の相変化部分２１４ａ、第２の相変化部分２１４ｂ、第３の相変化部分２１４ｃ、第４の相変化部分２１４ｄ、および第５の相変化部分２１４ｅを有している。第１の電極２０２は、第１の相変化部分２１４ａに接触している。第１の相変化部分２１４ａは、第２の相変化部分２１４ｂに接触している。第２の相変化部分２１４ｂは、第３の相変化部分２１４ｃに接触している。第３の相変化部分２１４ｃは、第４の相変化部分２１４ｄに接触している。第４の相変化部分２１４ｄは、第５の相変化部分２１４ｅに接触しており、第５の相変化部分２１４ｅは、第２の電極２０６に接触している。相変化材料２０４は、２データビットを記憶するための記憶場所を提供する。低誘電率材料またはその他の適切な誘電体材料などの誘電体材料２２２は、第２の相変化部分２１４ｂ、第３の相変化部分２１４ｃ、および第４の相変化部分２１４ｄの側方を完全に囲んでいる。絶縁材料２０８は、誘電体材料２２２、第１の相変化部分２１４ａ、第５の相変化部分２１４ｅ、第１の電極２０２、および第２の電極２０６の側方を完全に囲んでいる。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル２２０ｃと同様である。
【００９５】
相変化部分２１４ａ〜２１４ｅは、階段状のパターンを構成している。相変化部分２１４ａ〜２１４ｅによって、１つの相変化部分ともう１つの相変化部分との間における明らかな遷移が提供される。各相変化部分２１４ａ〜２１４ｅは、実質的に長方形または円筒形である。第１の相変化部分２１４ａおよび第５の相変化部分２１４ｅの断面幅は、実質的に同じである。第２の相変化部分２１４ｂおよび第４の相変化部分２１４ｄの断面幅は、実質的に同じである。第２の相変化部分２１４ｂおよび第４の相変化部分２１４ｄの断面は、第１の相変化部分２１４ａおよび第５の相変化部分２１４ｅの断面よりも狭い。第３の相変化部分２１４ｃの断面は、第２の相変化部分２１４ｂおよび第４の相変化部分２１４ｄの断面よりも狭い。
【００９６】
相変化メモリセル２２０ｃの相変化部分２１４ａ〜２１４ｅは、図２Ｃに照らして説明および図示した相変化メモリセル２００ｃの同様の相変化部分２１４ａ〜２１４ｅと同様の相変化材料組成および機能を有している。
【００９７】
誘電体材料２２２は、誘電体材料２２２によって囲まれていない第１の相変化部分２１４ａおよび第５の相変化部分２１４ｅと、誘電体材料２２２の第１の断面幅によって囲まれている第２の相変化部分２１４ｂおよび第４の相変化部分２１４ｄと、誘電体材料２２２の第２の断面幅によって囲まれている第３の相変化部分２１４ｃとの間における熱環境に差異を生じさせる。第２の相変化部分２１４ｂおよび第４の相変化部分２１４ｄを囲んでいる誘電体材料２２２の第１の断面幅は、第３の相変化部分２１４ｃを囲んでいる誘電体材料２２２の第２よりも小さい。一実施形態では、誘電体材料２２２の熱伝導率は、絶縁材料２０８よりも低い。相変化部分２１４ａ〜２１４ｅ間における熱環境に差異を生じさせることによって、各相変化部分２１４ａ〜２１４ｅ内において誘起される温度がプログラミング中にさらに制御される。相変化メモリセル２２０ｃは、図２Ｃに照らして説明および図示した相変化メモリセル２００ｃと同様に動作する。
【００９８】
図４Ａは、相変化メモリセル２４０ａの別の実施形態の断面図である。相変化メモリセル２４０ａは、第１の電極２０２、第１の相変化材料２０４ａ、第２の相変化材料２０４ｂ、第３の相変化材料２０４ｃ、第２の電極２０６、絶縁材料２０８、および誘電体材料２２２を有している。第１の相変化部分２１０ａは、第１の相変化材料２０４ａを含んでいる。第２の相変化部分２１０ｂは、第２の相変化材料２０４ｂを含んでいる。第３の相変化部分２１０ｃは、第３の相変化材料２０４ｃを含んでいる。第１の電極２０２は、第１の相変化部分２１０ａに接触している。第１の相変化部分２１０ａは、第２の相変化部分２１０ｂに接触している。第２の相変化部分２１０ｂは、第３の相変化部分２１０ｃに接触しており、第３の相変化部分２１０ｃは、第２の電極２０６に接触している。相変化材料２０４ａ〜２０４ｃは、２データビットを記憶するための記憶場所を提供する。低誘電率材料またはその他の適切な誘電体材料などの誘電体材料２２２は、第２の相変化部分２１０ｂおよび第３の相変化部分２１０ｃの側方を完全に囲んでいる。絶縁材料２０８は、誘電体材料２２２、第１の相変化部分２１０ａ、第１の電極２０２、および第２の電極２０６の側方を完全に囲んでいる。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル２４０ａと同様である。
【００９９】
相変化部分２１０ａ〜２１０ｃは、階段状のパターンを構成している。相変化部分２１０ａ〜２１０ｃによって、１つの相変化部分ともう１つの相変化部分との間における明らかな遷移が提供される。各相変化部分２１０ａ〜２１０ｃは、実質的に長方形または円筒形である。第１の相変化部分２１０ａは、第２の相変化部分２１０ｂよりも大きい断面を有している。第２の相変化部分２１０ｂは、第３の相変化部分２１０ｃよりも大きい断面を有している。
【０１００】
相変化メモリセル２４０ａの相変化部分２１０ａ〜２１０ｃは、相変化部分２１０ａ〜２１０ｃの少なくとも２つが異なる相変化材料を含んでいるという点を除いては、図２Ａに照らして説明および図示した相変化メモリセル２００ａの同様の相変化部分２１０ａ〜２１０ｃと同様の相変化材料組成および機能を有している。誘電体材料２２２は、図３Ａに照らして説明および図示した相変化部分２１０ａ〜２１０ｃ間における熱環境に差異を生じさせる。一実施形態では、誘電体材料２２２は、メモリセル２４０ａ内において絶縁材料２０８に置き換えられる。
【０１０１】
相変化部分２１０ａ〜２１０ｃに用いられる相変化材料の少なくとも２つは、異なる結晶化温度を有している。相変化部分２１０ａ〜２１０ｃ間における結晶化温度に差異を生じさせることによって、各相変化部分２１０ａ〜２１０ｃ間における遷移がプログラミング中にさらに制御される。相変化メモリセル２４０ａは、図２Ａに照らして説明および図示した相変化メモリセル２００ａと同様に機能する。
【０１０２】
図４Ｂは、相変化メモリセル２４０ｂの別の実施形態の断面図である。相変化メモリセル２４０ｂは、第１の電極２０２、第１の相変化材料２０４ａ、第２の相変化材料２０４ｂ、第３の相変化材料２０４ｃ、第２の電極２０６、絶縁材料２０８、および誘電体材料２２２を有している。第１の相変化部分２４２ａは、第１の相変化材料２０４ａを含んでいる。第２の相変化部分２４２ｂは、第２の相変化材料２０４ｂを含んでいる。第３の相変化部分２４２ｃは、第３の相変化材料２０４ｃを含んでいる。第１の電極２０２は、第１の相変化部分２４２ａに接触している。第１の相変化部分２４２ａは、第２の相変化部分２４２ｂに接触している。第２の相変化部分２４２ｂは、第３の相変化部分２４２ｃに接触しており、第３の相変化部分２４２ｃは、第２の電極２０６に接触している。相変化材料２０４ａ〜２０４ｃは、１．５データビットを記憶するための記憶場所を提供する。低誘電率材料またはその他の適切な誘電体材料などの誘電体材料２２２は、第２の相変化部分２４２ｂおよび第３の相変化部分２４２ｃの側方を完全に囲んでいる。絶縁材料２０８は、誘電体材料２２２、第１の相変化部分２４２ａ、第１の電極２０２、および第２の電極２０６の側方を完全に囲んでいる。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル２４０ｂと同様である。
【０１０３】
相変化部分２４２ａ〜２４２ｃは、階段状のパターンを構成している。相変化部分２４２ａ〜２４２ｃによって、１つの相変化部分ともう１つの相変化部分との間における明らかな遷移が提供される。各相変化部分２４２ａ〜２４２ｃは、実質的に長方形または円筒形である。第２の相変化部分２４２ｂは、第３の相変化部分２４２ｃよりも狭い断面を有している。第３の相変化部分２４２ｃは、第１の相変化部分２４２ａよりも狭い断面を有している。
【０１０４】
第１の相変化部分２４２ａにおける電流密度は、第３の相変化部分２４２ｃにおける電流密度よりも低い。第３の相変化部分２４２ｃにおける電流密度は、第２の相変化部分２４２ｂにおける電流密度よりも低い。従って、振幅および／またはパルス幅のより低い電流パルスまたは電圧パルスは、第３の相変化部分２４２ｃをプログラムするためというよりは、第２の相変化部分２４２ｂをプログラムするために用いられる。さらに、振幅および／またはパルス幅のより低い電流パルスまたは電圧パルスは、第１の相変化部分２４２ａをプログラムするためというよりは、第３の相変化部分２４２ｃをプログラムするために用いられる。
【０１０５】
誘電体材料２２２は、誘電体材料２２２によって囲まれていない第１の相変化部分２４２ａと、誘電体材料２２２の第１の断面幅によって囲まれている第２の相変化部分２４２ｂと、誘電体材料２２２の第２の断面幅によって囲まれている第３の相変化部分２４２ｃとの間における熱環境に差異を生じさせる。第２の相変化部分２４２ｂを囲んでいる誘電体材料２２２の第１の断面幅は、第３の相変化部分２４２ｃを囲んでいる誘電体材料２２２の第２の断面幅よりも大きい。一実施形態では、誘電体材料２２２の熱伝導率は、絶縁材料２０８よりも低い。相変化部分２４２ａ〜２４２ｃ間における熱環境に差異を生じさせることによって、各相変化部分２４２ａ〜２４２ｃ内において誘起される温度がプログラミング中にさらに制御される。一実施形態では、誘電体材料２２２は、メモリセル２４０ｂ内において絶縁材料２０８に置き換えられる。
【０１０６】
相変化メモリセル２４０ｂの相変化部分２４２ａ〜２４２ｃは、異なる相変化材料を含んだ相変化部分を少なくとも２つ有している。相変化部分２４２ａ〜２４２ｃのために用いられるこれら少なくとも２つの相変化材料は、異なる結晶化温度を有している。相変化部分２４２ａ〜２４２ｃ間における結晶化温度に差異を生じさせることによって、各相変化部分２４２ａ〜２４２ｃの遷移がプログラミング中にさらに制御される。
【０１０７】
相変化メモリセル２４０ｂの動作中において、第１の電極２０２と第２の電極２０６との間に電流パルスまたは電圧パルスが印加されて、相変化メモリセル２４０ｂがプログラムされる。第１の振幅および／またはパルス幅を有する第１の電流パルスまたは電圧パルスは、第１の相変化部分２４２ａおよび第３の相変化部分２４２ｃに多大な影響を及ぼすことなく、第２の相変化部分２４２ｂをプログラムする。第２の振幅および／またはパルス幅を有する第２の電流パルスまたは電圧パルスは、第１の相変化部分２４２ａに多大な影響を及ぼすことなく、第２の相変化部分２４２ｂおよび第３の相変化部分２４２ｃをプログラムする。第２の振幅および／またはパルス幅は、第１の振幅および／またはパルス幅よりも大きい。第３の振幅および／またはパルス幅を有する第３の電流パルスまたは電圧パルスは、相変化部分２４２ａ〜２４２ｃをプログラムする。第３の振幅および／またはパルス幅は、第２の振幅および／またはパルス幅よりも大きい。
【０１０８】
相変化部分２４２ａ〜２４２ｃを選択的にプログラムすることによって、相変化材料２０４ａ〜２０４ｃ内における４つの状態を提供するように相変化メモリセル２４０ａをプログラムすることができる。一実施形態では、第１の状態では、相変化部分２４２ａ〜２４２ｃはアモルファスである。第２の状態では、第２の相変化部分２４２ｂは結晶質であり、第１の部分２４２ａおよび第３の部分２４２ｃはアモルファスである。第３の状態では、第２の相変化部分２４２ｂおよび第３の相変化部分２４２ｃは結晶質であり、第１の相変化部分２４２ａはアモルファスである。第４の状態では、相変化部分２４２ａ〜２４２ｃは結晶質である。別の実施形態では、第１の状態では、相変化部分２４２ａ〜２４２ｃは結晶質である。第２の状態では、第２の相変化部分２４２ｂはアモルファスであり、第１の相変化部分２４２ａおよび第３の相変化部分２４２ｃは結晶質である。第３の状態では、第２の相変化部分２４２ｂおよび第３の相変化部分２４２ｃはアモルファスであり、第１の相変化部分２４２ａは結晶質である。第４の状態では、相変化部分２４２ａ〜２４２ｃはアモルファスである。別の実施形態では、相変化メモリセル２４０ｂ内において所望の数の状態を得るために、任意の適切な数の相変化階段状部分２４２が用いられる。
【０１０９】
図４Ｃは、相変化メモリセル２４０ｃの別の実施形態の断面図である。相変化メモリセル２４０ｃは、第１の電極２０２、第１の相変化材料２０４ａ、第２の相変化材料２０４ｂ、第３の相変化材料２０４ｃ、第４の相変化材料２０４ｄ、第５の相変化材料２０４ｅ、第２の電極２０６、絶縁材料２０８、および誘電体材料２２２を含んでいる。第１の相変化部分２１４ａは、第１の相変化材料２０４ａを含んでいる。第２の相変化部分２１４ｂは、第２の相変化材料２０４ｂを含んでいる。第３の相変化部分２１４ｃは、第３の相変化材料２０４ｃを含んでいる。第４の相変化部分２１４ｄは、第４の相変化材料２０４ｄを含んでおり、第５の相変化部分２１４ｅは、第５の相変化材料２０４ｅを含んでいる。第１の電極２０２は、第１の相変化部分２１４ａに接触している。第１の相変化部分２１４ａは、第２の相変化部分２１４ｂに接触している。第２の相変化部分２１４ｂは、第３の相変化部分２１４ｃに接触している。第３の相変化部分２１４ｃは、第４の相変化部分２１４ｄに接触している。第４の相変化部分２１４ｄは、第５の相変化部分２１４ｅに接触しており、第５の相変化部分２１４ｅは、第２の電極２０６に接触している。相変化材料２０４ａ〜２０４ｅは、２データビットを記憶するための記憶場所を提供する。低誘電率材料またはその他の適切な誘電体材料などの誘電体材料２２２は、第２の相変化部分２１４ｂ、第３の相変化部分２１４ｃ、および第４の相変化部分２１４ｄの側方を完全に囲んでいる。絶縁材料２０８は、誘電体材料２２２、第１の相変化部分２１４ａ、第５の相変化部分２１４ｅ、第１の電極２０２、および第２の電極２０６の側方を完全に囲んでいる。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル２４０ｃと同様である。
【０１１０】
相変化部分２１４ａ〜２１４ｅは、階段状のパターンを構成している。相変化部分２１４ａ〜２１４ｅによって、１つの相変化部分ともう１つの相変化部分との間における明らかな遷移が提供される。各相変化部分２１４ａ〜２１４ｅは、実質的に長方形または円筒形である。第１の相変化部分２１４ａおよび第５の相変化部分２１４ｅの断面幅は、実質的に同じである。第２の相変化部分２１４ｂおよび第４の相変化部分２１４ｄの断面幅は、実質的に同じである。第２の相変化部分２１４ｂおよび第４の相変化部分２１４ｄの断面は、第１の相変化部分２１４ａおよび第５の相変化部分２１４ｅの断面よりも狭い。第３の相変化部分２１４ｃの断面は、第２の相変化部分２１４ｂおよび第４の相変化部分２１４ｄの断面よりも狭い。
【０１１１】
相変化メモリセル２４０ｃの相変化部分２１４ａ〜２１４ｅは、相変化部分２１４ａ〜２１４ｅの少なくとも２つが異なる相変化材料を含んでいる点を除いては、図２Ｃに照らして説明および図示した相変化メモリセル２００ｃの同様の相変化部分２１４ａ〜２１４ｅと同様の相変化材料の組成および機能を有している。誘電体材料２２２は、図３Ｃに照らして説明および図示した相変化部分２１４ａ〜２１４ｅ間における熱環境に差異を生じさせる。一実施形態では、誘電体材料２２２は、メモリセル２４０ｃ内において絶縁材料２０８に置き換えられる。
【０１１２】
相変化部分２１４ａ〜２１４ｅに用いられる相変化材料の少なくとも２つは、異なる結晶化温度を有している。相変化部分２１４ａ〜２１４ｅ間における結晶化温度に差異を生じさせることによって、各相変化部分２１４ａ〜２１４ｅの遷移がプログラミング中にさらに制御される。相変化メモリセル２４０ｃは、図２Ｃに照らして説明および図示した相変化メモリセル２００ｃと同様に機能する。
【０１１３】
以下の図５〜図１１は、図２Ａに照らして説明および図示した相変化メモリセル２００ａ、または図３Ａに照らして説明および図示した相変化メモリセル２２０ａなど、階段状のパターンを構成する相変化材料を含んだ相変化メモリセルを形成する方法の実施形態を示している。
【０１１４】
図５は、前処理されたウェハ３００の一実施形態の断面図である。前処理されたウェハ３００は、第１の電極２０２、絶縁材料２０８ａ、および下方のウェハ層（図示せず）を有している。一実施形態では、第１の電極２０２は、タングステンプラグ、銅プラグ、またはその他の適切な導電性材料プラグなどのコンタクトプラグである。第１の電極２０２は、ＳｉＯ２、ＦＳＧ、ＢＰＳＧ、ＢＳＧ、低誘電率材料、またはその他の適切な誘電体材料などの絶縁材料２０８ａによって側方が囲まれており、第１の電極２０２を隣接する素子機構から電気的に絶縁している。
【０１１５】
図６は、前処理されたウェハ３００、相変化材料層３０２ａ、および電極材料層２０６ａの一実施形態の断面図である。前処理されたウェハ３００上に、カルコゲナイド化合物材料などの相変化材料、またはその他の適切な相変化材料が堆積されて、相変化材料層３０２ａが形成されてもよい。別の実施形態では、まず専用（dedicated）の下部電極層が堆積される。相変化材料層３０２ａは、化学的気相堆積法（ＣＶＤ）、有機金属化学的気相堆積法（ＭＯＣＶＤ）、プラズマ気相堆積法(ＰＶＤ)、ジェット気相堆積（ＪＶＰ）、またはその他の適切な堆積技術を用いて堆積される。
【０１１６】
ＴｉＮ、ＴａＮ、Ｗ、ＴｉＳｉＮ、ＴｉＡｌＮ、ＴａＳｉＮおよびＴａＡｌＮなどの電極材料、あるいはその他の適切な電極材料を、相変化材料層３０２ａ上に堆積して、電極材料層２０６ａを形成する。電極材料層２０６ａは、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、ＰＶＤ、ＪＶＰ、またはその他の適切な堆積技術を用いて堆積される。
【０１１７】
図７は、電極材料層２０６ａおよび相変化材料層３０２ａをエッチングした後における、前処理されたウェハ３００、相変化材料層３０２ｂ、および第２の電極２０６の一実施形態の断面図である。電極材料層２０６ａおよび相変化材料層３０２ａがエッチングされて、第２の電極２０６および相変化材料層３０２ｂが形成される。一実施形態では、第２の電極２０６および相変化材料層３０２ｂは、第１の電極２０２上に実質的に中心が合わせられている。
【０１１８】
図８は、前処理されたウェハ３００、相変化材料層３０２ｂ、第２の電極２０６、および保護材料層３０４ａの一実施形態の断面図である。フォトレジストまたはその他の適切な材料からなる保護材料を、第２の電極２０６、相変化材料層３０２ｂ、および前処理されたウェハ３００の内の露出した部分の上に堆積して、保護材料層３０４ａを形成する。保護材料層３０４ａは、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、ＰＶＤ、ＪＶＰ、スピンオン法（spin on）、またはその他の適切な堆積技術を用いて堆積される。
【０１１９】
図９は、保護材料層３０４ａをエッチングした後における、前処理されたウェハ３００、相変化材料層３０２ｂ、第２の電極２０６、および保護材料層３０４ｂの一実施形態の断面図である。保護材料層３０４ａがエッチングされて、保護材料層３０４ｂが形成される。保護材料層３０４ｂは、相変化材料層３０２ｂの第２の部分を露出させる一方で、相変化材料層３０２ｂの第１の部分を保護する。
【０１２０】
図１０は、相変化材料層３０２ｂをエッチングした後における、前処理されたウェハ３００、相変化材料層３０２ｃ、第２の電極２０６、および保護材料層３０４ｂ一実施形態の断面図である。相変化材料層３０２ｂは、プルバックエッチング（pull-back etch）またはその他の適切なエッチング技術を用いてエッチングされ、これによって相変化材料層３０２ｃが形成される。相変化材料層３０２ｃは、第１の相変化部分２１０ａと、第１の相変化部分２１０ａよりも狭い相変化部分２１１とを有している。
【０１２１】
図１１は、相変化材料層３０２ｃをエッチングした後における、前処理されたウェハ３００、相変化材料２０４、および第２の電極２０６の一実施形態の断面図である。第２の電極２０６、相変化材料層３０２ｃ、および前処理されたウェハ３００の内の露出した部分の上に、別の保護材料層が堆積される。この保護材料層はエッチングされて、相変化材料層３０２ｃの一部が露出する。相変化材料層３０２ｃの内の露出した部分は、プルバックエッチングまたはその他の適切なエッチング技術を用いてエッチングされて、第２の相変化部分２１０ｂおよび第３の相変化部分２１０ｃが形成される。次に、上記保護材料が剥離されて、相変化材料２０４が露出される。一実施形態では、保護層を堆積してエッチングし、そして相変化材料層をエッチングする工程が、任意の適切な回数繰り返されて、所望の数の相変化部分２１０が形成される。
【０１２２】
一実施形態では、第２の電極２０６、相変化材料２０４、および前処理されたウェハ３００の内の露出した部分の上に、ＳｉＯ２、ＦＳＧ、ＢＰＳＧ、ＢＳＧ、低誘電率材料、またはその他の適切な誘電体材料などの絶縁材料が堆積される。この絶縁材料は、化学的機械的平坦化（ＣＭＰ）またはその他の適切な平坦化技術を用いて平坦化されて、第２の電極２０６が露出され、これによって図２Ａに示されている相変化メモリセル２００ａが形成される。
【０１２３】
別の実施形態では、第２の電極２０６、相変化材料２０４、および前処理されたウェハ３００の内の露出した部分の上に、絶縁材料２０８よりも低い熱伝導率を有する、低誘電率材料またはその他の適切な材料からなる誘電体材料２２２が堆積される。この誘電体材料はエッチングされて、第２の電極２０６および第１の相変化部分２１０ａの側面が露出される。一方において、相変化部分２１０ｂおよび２１０ｃの側方を囲んでいる誘電体材料は残されている。第２の電極２０６、誘電体材料、相変化材料２０４、および前処理されたウェハ３００の内の露出した部分の上に、ＳｉＯ２、ＦＳＧ、ＢＰＳＧ、ＢＳＧ、低誘電率材料、またはその他の適切な誘電体材料などの絶縁材料が堆積される。この絶縁材料は、ＣＭＰまたはその他の適切な平坦化技術を用いて平坦化されて、第２の電極２０６が露出され、これによって図３Ａに示されている相変化メモリセル２２０ａが形成される。
【０１２４】
以下の図１２〜図２０は、図２Ｃに照らして説明および図示した相変化メモリセル２００ｃ、または図３Ｃに照らして説明および図示した相変化メモリセル２２０ｃなどの、階段状のパターンを構成する相変化材料を含んだ相変化メモリセルを形成する方法の別の実施形態を示している。
【０１２５】
図１２は、前処理されたウェハ３００の一実施形態の断面図である。前処理されたウェハ３００は、第１の電極２０２、絶縁材料２０８ａ、および下方のウェハ層（図示せず）を有している。一実施形態では、第１の電極２０２は、タングステンプラグ、銅プラグ、またはその他の適切な導電性材料プラグなどのコンタクトプラグである。第１の電極２０２は、ＳｉＯ２、ＦＳＧ、ＢＰＳＧ、ＢＳＧ、低誘電率材料、またはその他の適切な誘電体材料からなる絶縁材料２０８ａによって側方が囲まれており、第１の電極２０２を隣接する素子機構から電気的に絶縁している。
【０１２６】
図１３は、前処理されたウェハ３００および第１の相変化材料層３１０ａの一実施形態の断面図である。前処理されたウェハ３００上に、カルコゲナイド化合物材料またはその他の適切な相変化材料である相変化材料が堆積されて、第１の相変化材料層３１０ａが形成される。第１の相変化材料層３１０ａは、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、ＰＶＤ、ＪＶＰ、またはその他の適切な堆積技術を用いて堆積される。
【０１２７】
図１４は、第１の相変化材料層３１０ａをエッチングした後における、前処理されたウェハ３００および第１の相変化材料層３１０ｂ一実施形態の断面図である。第１の相変化材料層３１０ａはエッチングされて、第１の相変化部分２１４ａを構成する第１の相変化材料層３１０ｂが形成される。一実施形態では、第１の相変化材料層３１０ｂは、第１の電極２０２上に実質的に中心が合わせられている。
【０１２８】
図１５は、前処理されたウェハ３００、第１の相変化材料層３１０ｂ、および第１の絶縁材料層２０８ｂの一実施形態の断面図である。第１の相変化材料層３１０ｂおよび前処理されたウェハ３００の内の露出した部分の上に、ＳｉＯ２、ＦＳＧ、ＢＰＳＧ、ＢＳＧ、低誘電率材料、またはその他の適切な誘電体材料などの絶縁材料が堆積されて、絶縁材料層が形成される。この絶縁材料層は、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、ＰＶＤ、ＪＶＰ、またはその他の適切な堆積技術を用いて堆積される。この絶縁材料層は、ＣＭＰまたはその他の適切な平坦化技術を用いて平坦化されて、第１の相変化材料層３１０ｂが露出され、これによって第１の絶縁材料層２０８ｂが形成される。
【０１２９】
図１６は、前処理されたウェハ３００、第１の相変化材料層３１０ｂ、第１の絶縁材料層２０８ｂ、および第２の相変化材料層３１０ｃの一実施形態の断面図である。第１の相変化材料層３１０ｂおよび第１の絶縁材料層２０８ｂ上に、カルコゲナイド化合物材料などの相変化材料、またはその他の適切な相変化材料が堆積されて、第２の相変化材料層３１０ｃが形成される。第２の相変化材料層３１０ｃは、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、ＰＶＤ、ＪＶＰ、またはその他の適切な堆積技術を用いて堆積される。
【０１３０】
図１７は、第２の相変化材料層３１０ｃをエッチングした後における、前処理されたウェハ３００、第１の相変化材料層３１０ｂ、第１の絶縁材料層２０８ｂ、および第２の相変化材料層３１０ｄの一実施形態の断面図である。第２の相変化材料層３１０ｃはエッチングされて、第２の相変化部分２１４ｂを構成する第２の相変化材料層３１０ｄが形成される。
【０１３１】
図１８は、前処理されたウェハ３００、複数の相変化材料層３１０ｂ、３１０ｄ、３１０ｅ、３１０ｆ、３１０ｇ、および複数の絶縁材料層２０８ｂ〜２０８ｆの一実施形態の断面図である。複数の相変化材料層３１０ｂ、３１０ｄ、３１０ｅ、３１０ｆ、および３１０ｇは、第１の相変化材料層３１０ｂ、第２の相変化材料層３１０ｄ、第３の相変化材料層３１０ｅ、第４の相変化材料層３１０ｆ、および第５の相変化材料層３１０ｇを含んでいる。第１の相変化材料層３１０ｂは、第１の相変化部分２１４ａを形成している。第２の相変化材料層３１０ｄは、第２の相変化部分２１４ｂを形成している。第３の相変化材料層３１０ｅは、第３の相変化部分２１４ｃを形成している。第４の相変化材料層３１０ｆは、第４の相変化部分２１４ｄを形成し、第５の相変化材料層３１０ｇは、第５の相変化部分２１４ｅを形成している。
【０１３２】
複数の絶縁材料層２０８ｂ〜２０８ｆは、第１の絶縁材料層２０８ｂ、第２の絶縁材料層２０８ｃ、第３の絶縁材料層２０８ｄ、第４の絶縁材料層２０８ｅ、および第５の絶縁材料層２０８ｆを有している。第１の絶縁層材料層２０８ｂは、第１の相変化部分２１４ａの側方を囲んでいる。第２の絶縁材料層２０８ｃは、第２の相変化部分２１４ｂの側方を囲んでいる。第３の絶縁材料層２０８ｄは、第３の相変化部分２１４ｃの側方を囲んでいる。第４の絶縁材料層２０８ｅは、第４の相変化部分２１４ｄの側方を囲んでおり、第５の絶縁材料層２０８ｆは、第５の相変化部分２１４ｅの側方を囲んでいる。
【０１３３】
相変化材料層を堆積、相変化材料層をエッチング、絶縁材料層を堆積、および絶縁材料層を平坦化するという、図１３〜図１７に示したプロセスを複数回繰り返すことによって、相変化材料２０４からなる相変化材料層３１０ｂ、３１０ｄ、３１０ｅ、３１０ｆ、３１０ｇ、および絶縁材料２０８からなる絶縁材料層２０８ｂ〜２０８ｆが形成される。一実施形態では、相変化材料層を堆積、相変化材料層をエッチング、絶縁材料層を堆積、および絶縁材料層を平坦化するというプロセスを、任意の適切な回数だけ繰り返すことによって、所望の数の相変化部分２１４が形成される。
【０１３４】
図１９は、前処理されたウェハ３００、相変化材料２０４、絶縁材料２０８、および電極材料層２０６ａの一実施形態の断面図である。ＴｉＮ、ＴａＮ、Ｗ、ＴｉＳｉＮ、ＴｉＡｌＮ、ＴａＳｉＮおよびＴａＡｌＮなどの電極材料、あるいはその他の適切な電極材料を、相変化材料２０４および絶縁材料２０８上に堆積することによって、電極材料層２０６ａが形成される。電極材料層２０６ａは、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、ＰＶＤ、ＪＶＰ、またはその他の適切な堆積技術を用いて堆積される。
【０１３５】
図２０は、電極材料層２０６ａをエッチングした後における、前処理されたウェハ３００、相変化材料２０４、絶縁材料２０８、および第２の電極２０６一実施形態の断面図である。電極材料層２０６ａはエッチングされて、第２の電極２０６が形成される。
【０１３６】
第２の電極２０６および絶縁材料２０８の内の露出した部分の上に、ＳｉＯ２、ＦＳＧ、ＢＰＳＧ、ＢＳＧ、低誘電率材料、またはその他の適切な誘電体材料などの絶縁材料が堆積される。この絶縁材料は、ＣＭＰまたはその他の適切な平坦化技術を用いて平坦化されて、第２の電極２０６が露出される。結果として、図２Ｃに示されているような相変化メモリセル２００ｃが形成される。
【０１３７】
別の実施形態では、図１５〜図２０に照らして説明および図示したプロセスにおいて、絶縁材料層２０８ｂ〜２０８ｆが誘電体材料２２２に置き換えられる。この誘電体材料はエッチングされて、絶縁材料２０８ａ、第２の電極２０６の側面、第１の相変化部分２１４ａの側面、および第５の相変化部分２１４ｅの側面が露出される。一方において、第２の相変化部分２１４ｂ、第３の相変化部分２１４ｃ、および第４の相変化部分２１４ｄを囲んでいる誘電体材料は残される。第２の電極２０６、誘電体材料、および前処理されたウェハ３００の内の露出した部分の上に、ＳｉＯ２、ＦＳＧ、ＢＰＳＧ、ＢＳＧ、低誘電率材料、またはその他の適切な誘電体材料などの絶縁材料が堆積される。この絶縁材料は、ＣＭＰまたはその他の適切な平坦化技術を用いて平坦化され、第２の電極２０６が露出される。結果として、図３Ｃに示されている相変化メモリセル２２０ｃが形成される。
【０１３８】
以下の図２１〜図３０は、図２Ｃに照らして説明および図示した相変化メモリセル２００ｃ、または図３Ｃに照らして説明および図示した相変化メモリセル２２０ｃなどの、階段状のパターンを構成する相変化材料を含んだ相変化メモリセルを形成する方法の別の実施形態を示している。
【０１３９】
図２１は、前処理されたウェハ３００の一実施形態の断面図である。前処理されたウェハ３００は、第１の電極２０２、絶縁材料２０８ａ、および下方のウェハ層(図示せず)を有している。一実施形態では、第１の電極２０２は、タングステンプラグ、銅プラグ、またはその他の適切な導電性材料プラグなどのコンタクトプラグである。ｖ第１の電極２０２は、ＳｉＯ２、ＦＳＧ、ＢＰＳＧ、ＢＳＧ、低誘電率材料、またはその他の適切な誘電体材料などの絶縁材料２０８ａによって側方が囲まれており、第１の電極２０２を隣接する素子機構から電気的に絶縁している。
【０１４０】
図２２は、前処理されたウェハ３００および第１の絶縁材料層３２０ａの一実施形態の断面図である。前処理されたウェハ３００上に、ＳｉＯ２、ＦＳＧ、ＢＰＳＧ、ＢＳＧ、低誘電率材料、またはその他の適切な誘電体材料などの絶縁材料が堆積されて、第１の絶縁材料層３２０ａが形成される。第１の絶縁材料層３２０ａは、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、ＰＶＤ、ＪＶＰ、またはその他の適切な堆積技術を用いて堆積される。
【０１４１】
図２３は、第１の絶縁材料層３２０ａをエッチングした後における、前処理されたウェハ３００および第１の絶縁材料層２０８ｂの一実施形態の断面図である。第１の絶縁材料層３２０ａがエッチングされて、第１の電極２０２が露出され、これによって開口部３２２ａを有する第１の絶縁材料層２０８ｂが形成される。一実施形態では、開口部３２２ａは、第１の電極２０２上に実質的に中心が合わせられている。
【０１４２】
図２４は、前処理されたウェハ３００、第１の絶縁材料層２０８ｂ、および第１の相変化材料層３２４ａの一実施形態の断面図である。カルコゲナイド化合物材料などの相変化材料、またはその他の適切な相変化材料を、第１の絶縁材料層２０８ｂおよび前処理されたウェハ３００の内の露出した部分の上に堆積することによって、第１の相変化材料層３２４ａが形成される。第１の相変化材料層３２４ａは、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、ＰＶＤ、ＪＶＰ、またはその他の適切な堆積技術を用いて堆積される。
【０１４３】
図２５は、第１の相変化材料層３２４ａを平坦化した後における、前処理されたウェハ３００、第１の絶縁材料層２０８ｂ、および第１の相変化材料層３２４ｂの一実施形態の断面図である。第１の相変化材料層３２４ａが平坦化されて、第１の絶縁材料層２０８ｂが露出される。結果として、第１の相変化部分２１４ａを構成する第１の相変化材料層３２４ｂが形成される。第１の相変化材料層３２４ａは、ＣＭＰまたはその他の適切な平坦化技術を用いて平坦化される。
【０１４４】
図２６は、前処理されたウェハ３００、第１の絶縁材料層２０８ｂ、第１の相変化材料層３２４ｂ、および第２の絶縁材料層３２０ｂの一実施形態の断面図である。ＳｉＯ２、ＦＳＧ、ＢＰＳＧ、ＢＳＧ、低誘電率材料、またはその他の適切な誘電体材料などの絶縁材料を、第１の絶縁材料層２０８ｂおよび第１の相変化材料層３２４ｂ上に堆積することによって、第２の絶縁材料層３２０ｂが形成される。第２の絶縁材料層３２０ｂは、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、ＰＶＤ、ＪＶＰ、またはその他の適切な堆積技術を用いて堆積される。
【０１４５】
図２７は、第２の絶縁材料層３２０ｂをエッチングした後における、前処理されたウェハ３００、第１の絶縁材料層２０８ｂ、第１の相変化材料層３２４ｂ、および第２の絶縁材料層２０８ｃの一実施形態の断面図である。第２の絶縁材料層３２０ｂがエッチングされて、相変化材料層３２４ｂの一部が露出される。結果として、開口部３２２ｂを有する第２の絶縁材料層２０８ｃが形成される。
【０１４６】
図２８は、前処理されたウェハ３００、複数の絶縁材料層２０８ｂ〜２０８ｆ、および複数の相変化材料層３２４ｂ〜３２４ｆの一実施形態の断面図である。複数の相変化材料層３２４ｂ〜３２４ｆは、第１の相変化材料層３２４ｂ、第２の相変化材料層３２４ｃ、第３の相変化材料層３２４ｄ、第４の相変化材料層３２４ｅ、および第５の相変化材料層３２４ｆを有している。第１の相変化材料層３２４ｂは、第１の相変化部分２１４ａを形成している。第２の相変化材料層３２４ｃは、第２の相変化部分２１４ｂを形成している。第３の相変化材料層３２４ｄは、第３の相変化部分２１４ｃを形成している。第４の相変化材料層３２４ｅは、第４の相変化部分２１４ｄを形成しており、第５の相変化材料層３２４ｆは、第５の相変化部分２１４ｅを形成している。
【０１４７】
複数の絶縁材料層２０８ｂ〜２０８ｆは、第１の絶縁材料層２０８ｂ、第２の絶縁材料層２０８ｃ、第３の絶縁材料層２０８ｄ、第４の絶縁材料層２０８ｅ、および第５の絶縁材料層２０８ｆを有している。第１の絶縁層材料層２０８ｂは、第１の相変化部分２１４ａの側面を囲んでいる。第２の絶縁材料層２０８ｃは、第２の相変化部分２１４ｂの側面を囲んでいる。第３の絶縁材料層２０８ｄは、第３の相変化部分２１４ｃの側面を囲んでいる。第４の絶縁材料層２０８ｅは、第４の相変化部分２１４ｄの側面を囲んでおり、第５の絶縁材料層２０８ｆは、第５の相変化部分２１４ｅの側面を囲んでいる。
【０１４８】
絶縁材料層を堆積、絶縁材料層をエッチング、相変化材料層を堆積、および相変化材料層を平坦化するという、図２２〜図２７に示したプロセスを複数回繰り返すことによって、相変化材料２０４からなる相変化材料層３２４ｂ〜３２４ｆ、および絶縁材料２０８からなる絶縁材料層２０８ｂ〜２０８ｆが形成される。一実施形態では、絶縁材料層を堆積、絶縁材料層をエッチング、相変化材料層を堆積、および相変化材料層を平坦化するという上記プロセスが、任意の適切な回数だけ繰り返されて、所望の数の相変化部分２１４が形成される。
【０１４９】
図２９は、前処理されたウェハ３００、相変化材料２０４、絶縁材料２０８、および電極材料層２０６ａの一実施形態の断面図である。ＴｉＮ、ＴａＮ、Ｗ、ＴｉＳｉＮ、ＴｉＡｌＮ、ＴａＳｉＮ、ＴａＡｌＮなどの電極材料、またはその他の適切な電極材料を、相変化材料２０４および絶縁材料２０８上に堆積することによって、電極材料層２０６ａが形成される。電極材料層２０６ａは、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、ＰＶＤ、ＪＶＰ、またはその他の適切な堆積技術を用いて堆積される。
【０１５０】
図３０は、電極材料層２０６ａをエッチングした後における、前処理されたウェハ３００、相変化材料２０４、絶縁材料２０８、および第２の電極２０６の一実施形態の断面図である。電極材料層２０６ａがエッチングされて、第２の電極２０６が形成される。
【０１５１】
第２の電極２０６および絶縁材料２０８の内の露出した部分の上に、ＳｉＯ２、ＦＳＧ、ＢＰＳＧ、ＢＳＧ、低誘電率材料、またはその他の適切な誘電体材料などの絶縁材料が堆積される。この絶縁材料は、ＣＭＰまたはその他の適切な平坦化技術を用いて平坦化されて、第２の電極２０６が露出される。結果として、図２Ｃに示されている相変化メモリセル２００ｃが形成される。
【０１５２】
別の実施形態では、図２２〜図３０に照らして説明および図示したプロセスにおいて、絶縁材料層２０８ｂ〜２０８ｆが誘電体材料２２２に置き換えられる。この誘電体材料はエッチングされて、絶縁材料２０８ａ、第２の電極２０６の側面、第１の相変化部分２１４ａの側面、および第５の相変化部分２１４ｅの側面が露出される。一方において、第２の相変化部分２１４ｂ、第３の相変化部分２１４ｃ、および第４の相変化部分２１４ｄを囲んでいる誘電体材料は残される。第２の電極２０６、誘電体材料、および前処理されたウェハ３００の露出された部分上に、ＳｉＯ２、ＦＳＧ、ＢＰＳＧ、ＢＳＧ、低誘電率材料、またはその他の適切な誘電体材料などの絶縁材料が堆積される。絶縁材料は、ＣＭＰまたはその他の適切な平坦化技術を用いて平坦化されて、第２の電極２０６が露出される。結果として、図３Ｃに示されている相変化メモリセル２２０ｃが形成される。
【０１５３】
以下の図３１〜図３６は、階段状のパターンを構成すると共に相変化部分の間において異なっている相変化材料を含んでいる、図４Ｃに照らして説明および図示した相変化メモリセル２４０ｃなどの相変化メモリセルを形成する方法の一実施形態を示している。
【０１５４】
図３１は、前処理されたウェハ３００の一実施形態の断面図である。前処理されたウェハ３００は、第１の電極２０２、絶縁材料２０８ａ、および下方のウェハ層(図示せず)を有している。一実施形態では、第１の電極２０２は、タングステンプラグ、銅プラグ、またはその他の適切な導電性材料プラグなどのコンタクトプラグである。第１の電極２０２は、ＳｉＯ２、ＦＳＧ、ＢＰＳＧ、ＢＳＧ、低誘電率材料、またはその他の適切な誘電体材料などの絶縁材料２０８ａによって囲まれており、第１の電極２０２を隣接する素子機構から電気的に絶縁している。
【０１５５】
図３２は、前処理されたウェハ３００、複数の相変化材料層３３０ａ〜３３０ｅ、および電極材料層２０６ａの一実施形態の断面図である。前処理されたウェハ３００上に、カルコゲナイド化合物材料またはその他の適切な相変化材料である第１の相変化材料が堆積されて、第１の相変化材料層３３０ａが形成される。第１の相変化材料層３３０ａ上に、第１の相変化材料とは異なる第２の相変化材料が堆積されて、第２の相変化材料層３３０ｂが形成される。第２の相変化材料層３３０ｂ上に、第２の相変化材料とは異なる第３の相変化材料が堆積されて、第３の相変化材料層３３０ｃが形成される。第３の相変化材料層３３０ｃ上に、第３の相変化材料とは異なる第４の相変化材料が堆積されて、第４の相変化材料層３３０ｄが形成される。第４の相変化材料層３３０ｄ上に、第４の相変化材料とは異なる第５の相変化材料が堆積されて、第５の相変化材料層３３０ｅが形成される。相変化材料層３３０ａ〜３３０ｅは、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、ＰＶＤ、ＪＶＰ、またはその他の適切な堆積技術を用いて堆積される。
【０１５６】
一実施形態では、第１の相変化材料層３３０ａおよび第５の相変化材料層３３０ｅは、第１の相変化材料を含んでおり、第２の相変化材料層３３０ｂおよび第４の相変化材料層３３０ｄは、第１の相変化材料とは異なる第２の相変化材料を含んでおり、第３の相変化材料層３３０ｃは、第２の相変化材料とは異なる第３の相変化材料を含んでいる。別の実施形態では、第１の相変化材料を含む第１の相変化材料層３３０ａおよび第５の相変化材料層３３０ｅ、第１の相変化材料とは異なる第２の相変化材料を含む第２の相変化材料層３３０ｂ、第２の相変化材料とは異なる第３の相変化材料を含む第３の相変化材料層３３０ｃ、および第３の相変化材料とは異なる第４の相変化材料を含む第４の相変化材料３３０ｄなどの、その他の組み合わせが用いられる。別の実施形態では、所望の数の相変化部分を得るために、任意の適切な数の相変化材料層３３０が用いられる。
【０１５７】
相変化材料層３３０ｅ上に、ＴｉＮ、ＴａＮ、Ｗ、ＴｉＳｉＮ、ＴｉＡｌＮ、ＴａＳｉＮ、ＴａＡｌＮなどの電極材料、またはその他の適切な電極材料が堆積されて、電極材料層２０６ａが形成される。電極材料層２０６ａは、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、ＰＶＤ、ＪＶＰ、またはその他の適切な堆積技術を用いて堆積される。
【０１５８】
図３３は、電極材料層２０６ａおよび相変化材料層３３０ａ〜３３０ｅをエッチングした後における、前処理されたウェハ３００、相変化材料層３３２ａ〜３３２ｅ、および第２の電極２０６の一実施形態の断面図である。電極材料層２０６ａがエッチングされて、第２の電極２０６が形成される。相変化材料層３３０ａ〜３３０ｅがエッチングされて、相変化材料層３３２ａ〜３３２ｅが形成される。一実施形態では、相変化材料層３３２ａ〜３３２ｅおよび第２の電極２０６は、第１の電極２０２上に実質的に中心が合わせられている。
【０１５９】
図３４は、相変化材料層３３２ａ〜３３２ｅをエッチングした後における、前処理されたウェハ３００、相変化材料層２０４ａ〜２０４ｅ、および第２の電極２０６の一実施形態の断面図である。相変化材料層３３２ａ〜３３２ｅは、エッチング速度の異なるプルバックエッチングを用いてエッチングされ、相変化材料層２０４ａ〜２０４ｅが形成される。相変化材料層２０４ａ〜２０４ｅは、第１の相変化材料層２０４ａ、第２の相変化材料層２０４ｂ、第３の相変化材料層２０４ｃ、第４の相変化材料層２０４ｄ、および第５の相変化材料層２０４ｅを有している。第１の相変化材料層２０４ａは、第１の相変化部分２１４ａを形成している。第２の相変化材料層２０４ｂは、第２の相変化部分２１４ｂを形成している。第３の相変化材料層２０４ｃは、第３の相変化部分２１４ｃを形成している。第４の相変化材料層２０４ｄは、第４の相変化部分２１４ｄを形成しており、第５の相変化材料層２０４ｅは、第５の相変化部分２１４ｅを形成している。
【０１６０】
図３５は、前処理されたウェハ３００、相変化材料層２０４ａ〜２０４ｅ、第２の電極２０６、および誘電体材料層２２２ａの一実施形態の断面図である。第２の電極２０６、相変化材料層２０４ａ〜２０４ｅ、および前処理されたウェハ３００の内の露出した部分の上に、低誘電率材料などの誘電体材料、またはその他の適切な誘電体材料が堆積されて、誘電体材料層２２２ａが形成される。誘電体材料層２２２ａは、スピンオン法またはその他の適切な堆積技術を用いて堆積される。
【０１６１】
図３６は、誘電体材料層２２２ａをエッチングした後における、前処理されたウェハ３００、相変化材料層２０４ａ〜２０４ｅ、第２の電極２０６、および誘電体材料層２２２の一実施形態の断面図である。誘電体材料層２２２ａは、バックエッチングまたはその他の適切なエッチング法を用いてエッチングされ、誘電体材料層２２２が形成される。この誘電体材料層２２２は、第２の相変化部分２１４ｂ、第３の相変化部分２１４ｃ、および第４の相変化部分２１４ｄの側方を囲んでいる。
【０１６２】
第２の電極２０６、相変化材料層２０４ａおよび２０４ｅ、誘電体材料層２２２、および前処理されたウェハ３００の内の露出した部分の上に、ＳｉＯ２、ＦＳＧ、ＢＰＳＧ、ＢＳＧ、低誘電率材料、またはその他の適切な誘電体材料などの絶縁材料が堆積される。この絶縁材料は、ＣＭＰまたはその他の適切な平坦化技術を用いて平坦化されて、第２の電極２０６が露出される。この結果として、図４Ｃに示されている相変化メモリセル２４０ｃが形成される。
【０１６３】
図５〜図３６に照らして説明および図示した実施形態を分割および／または組み合わせて、図２Ａ〜図２Ｃに示したような階段状のパターンを構成する相変化材料を含むメモリセル、図３Ａ〜図３Ｃに示したような階段状のパターンおよび様々な熱環境を有するメモリセル、および図４Ａ〜図４Ｃに示したような異なる相変化材料を用いて階段状のパターンが構成されたメモリセル、またはこれらの組み合わせを形成することができる。
【０１６４】
本明細書において、具体的な実施形態について図示および説明してきたが、当該分野において通常の知識を有する者であれば、本発明の範囲を逸脱することなく、図示および説明してきたこれらの実施形態の代わりに、様々な別の、および／または同等の実施形態を用いることができることについて理解するであろう。本出願は、本明細書に記載の具体的な実施形態の任意の適応または改変を含んでいる。従って本発明は、特許請求の範囲および特許請求の範囲に相当する部分によってのみ限定される。
【図面の簡単な説明】
【０１６５】
【図１Ａ】メモリデバイスの一実施形態を示すブロック図である。
【図１Ｂ】相変化メモリセルの階段状のプログラミング特性の一実施形態を示すグラフである。
【図２Ａ】相変化メモリセルの一実施形態の断面図である。
【図２Ｂ】相変化メモリセルの別の実施形態の断面図である。
【図２Ｃ】相変化メモリセルの別の実施形態の断面図である。
【図３Ａ】相変化メモリセルの別の実施形態の断面図である。
【図３Ｂ】相変化メモリセルの別の実施形態の断面図である。
【図３Ｃ】相変化メモリセルの別の実施形態の断面図である。
【図４Ａ】相変化メモリセルの別の実施形態の断面図である。
【図４Ｂ】相変化メモリセルの別の実施形態の断面図である。
【図４Ｃ】相変化メモリセルの別の実施形態の断面図である。
【図５】前処理されたウェハの一実施形態の断面図である。
【図６】前処理されたウェハ、相変化材料層、および電極材料層の一実施形態の断面図である。
【図７】電極材料層および相変化材料層をエッチングした後における、前処理されたウェハ、相変化材料層、および第２の電極の一実施形態の断面図である。
【図８】前処理されたウェハ、相変化材料層、第２の電極、および保護材料層の一実施形態の断面図である。
【図９】保護材料層をエッチングした後における、前処理されたウェハ、相変化材料層、第２の電極、および保護材料層の一実施形態の断面図である。
【図１０】相変化材料層をエッチングした後における、前処理されたウェハ、相変化材料層、第２の電極、および保護材料層の一実施形態の断面図である。
【図１１】相変化材料層をエッチングした後における、前処理されたウェハ、相変化材料層、および第２の電極の一実施形態の断面図である。
【図１２】前処理されたウェハの一実施形態の断面図である。
【図１３】前処理されたウェハおよび第１の相変化材料層の一実施形態の断面図である。
【図１４】第１の相変化材料層をエッチングした後における、前処理されたウェハおよび第１の相変化材料層の一実施形態の断面図である。
【図１５】前処理されたウェハ、第１の相変化材料層、および第１の絶縁材料層の一実施形態の断面図である。
【図１６】前処理されたウェハ、第１の相変化材料層、第１の絶縁材料層、および第２の相変化材料層の一実施形態の断面図である。
【図１７】第２の相変化材料層をエッチングした後における、前処理されたウェハ、第１の相変化材料層、第１の絶縁材料層、および第２の相変化材料層の一実施形態の断面図である。
【図１８】前処理されたウェハ、複数の相変化材料層、および複数の絶縁材料層の一実施形態の断面図である。
【図１９】前処理されたウェハ、相変化材料、絶縁材料、および電極材料層の一実施形態の断面図である。
【図２０】電極材料層をエッチングした後における、前処理されたウェハ、相変化材料、絶縁材料、および第２の電極の一実施形態の断面図である。
【図２１】前処理されたウェハの一実施形態の断面図である。
【図２２】前処理されたウェハおよび第１の絶縁材料層の一実施形態の断面図である。
【図２３】第１の絶縁材料層をエッチングした後における、前処理されたウェハおよび第１の絶縁材料層の一実施形態の断面図である。
【図２４】前処理されたウェハ、第１の絶縁材料層、および第１の相変化材料層の一実施形態の断面図である。
【図２５】第１の相変化材料層を平坦化した後における、前処理されたウェハ、第１の絶縁材料層、および第１の相変化材料層一実施形態の断面図である。
【図２６】前処理されたウェハ、第１の絶縁材料層、第１の相変化材料層、および第２の絶縁材料層の一実施形態の断面図である。
【図２７】第２の絶縁材料層をエッチングした後における、前処理されたウェハ、第１の絶縁材料層、第１の相変化材料層、および第２の絶縁材料層の一実施形態の断面図である。
【図２８】前処理されたウェハ、複数の絶縁材料層、および複数の相変化材料層の一実施形態の断面図である。
【図２９】前処理されたウェハ、絶縁材料、相変化材料、および電極材料層の一実施形態の断面図である。
【図３０】電極材料層をエッチングした後における、前処理されたウェハ、絶縁材料、相変化材料、および第２の電極の一実施形態の断面図である。
【図３１】前処理されたウェハの一実施形態の断面図である。
【図３２】前処理されたウェハ、複数の相変化材料層、および電極材料層の一実施形態の断面図である。
【図３３】電極材料層および複数の相変化材料層をエッチングした後における、前処理されたウェハ、複数の相変化材料層、および第２の電極の一実施形態の断面図である。
【図３４】複数の相変化材料層をエッチングした後における、前処理されたウェハ、複数の相変化材料層、および第２の電極の一実施形態の断面図である。
【図３５】前処理されたウェハ、複数の相変化材料層、第２の電極、および誘電体材料層の一実施形態の断面図である。
【図３６】誘電体材料層をエッチングした後における、前処理されたウェハ、複数の相変化材料層、第２の電極、および誘電体材料層の一実施形態の断面図である。
【図１Ａ】
2008103677.tif 000003
【図１Ｂ】
2008103677.tif 000004
【図２Ａ】
2008103677.tif 000005
【図２Ｂ】
2008103677.tif 000006
【図２Ｃ】
2008103677.tif 000007
【図３Ａ】
2008103677.tif 000008
【図３Ｂ】
2008103677.tif 000009
【図３Ｃ】
2008103677.tif 000010
【図４Ａ】
2008103677.tif 000011
【図４Ｂ】
2008103677.tif 000012
【図４Ｃ】
2008103677.tif 000013
【図５】
2008103677.tif 000014
【図６】
2008103677.tif 000015
【図７】
2008103677.tif 000016
【図８】
2008103677.tif 000017
【図９】
2008103677.tif 000018
【図１０】
2008103677.tif 000019
【図１１】
2008103677.tif 000020
【図１２】
2008103677.tif 000021
【図１３】
2008103677.tif 000022
【図１４】
2008103677.tif 000023
【図１５】
2008103677.tif 000024
【図１６】
2008103677.tif 000025
【図１７】
2008103677.tif 000026
【図１８】
2008103677.tif 000027
【図１９】
2008103677.tif 000028
【図２０】
2008103677.tif 000029
【図２１】
2008103677.tif 000030
【図２２】
2008103677.tif 000031
【図２３】
2008103677.tif 000032
【図２４】
2008103677.tif 000033
【図２５】
2008103677.tif 000034
【図２６】
2008103677.tif 000035
【図２７】
2008103677.tif 000036
【図２８】
2008103677.tif 000037
【図２９】
2008103677.tif 000038
【図３０】
2008103677.tif 000039
【図３１】
2008103677.tif 000040
【図３２】
2008103677.tif 000041
【図３３】
2008103677.tif 000042
【図３４】
2008103677.tif 000043
【図３５】
2008103677.tif 000044
【図３６】
2008103677.tif 000045
【外国語明細書】
2008103677000001.pdf