(57)【要約】      （修正有）【課題】用いられるオペアンプの数が少なく、簡素化された回路構成の浮動アクティブキャパシタを提供する。【解決手段】第１及び第２入力端子１、２間に直列接続された２つの高抵抗３、４、第１入力端子１に接続した１次のアクティブ全域通過形９０°遅相回路５、前記９０°遅相回路に縦続接続した位相反転回路６、前記９０°遅相回路５及び前記位相反転回路６の動作基準電位を設定する仮想接地路９、前記９０°遅相回路５の出力と第１入力端子１間に接続した第１抵抗７、前記位相反転回路６の出力と第２入力端子２間に接続した第２抵抗８、前記２つの高抵抗の接続点と仮想接地路９とを接続する電圧バッファ１０を備え、第１及び第２入力端子１、２間に信号電圧を供給すると、第１入力端子１に９０°進相信号電流が流入し、第２入力端子２から９０°進相信号電流が流出し、第１及び第２入力端子１、２間に浮動アクティブキャパシタが形成される。【選択図】図１
2008078992.tif 000002
【特許請求の範囲】
【請求項１】
第１入力端子及び第２入力端子間に直列接続された等高抵抗値を有する２つの抵抗と、入力端が前記第１入力端子に接続され、入力信号を９０°遅相して９０°遅相信号を形成する１次のアクティブ全域通過形遅相回路と、前記１次のアクティブ全域通過形遅相回路に従属接続され、前記９０°遅相信号を位相反転して９０°進相信号を形成する位相反転回路と、前記１次のアクティブ全域通過形遅相回路の動作基準電位及び前記位相反転回路の動作基準電位を設定する仮想接地路と、前記１次のアクティブ全域通過形遅相回路の出力と前記第１入力端子間に接続された第１抵抗及び前記第１抵抗と等しい低抵抗値を有し、前記位相反転回路の出力と前記第２入力端子間に接続された第２抵抗と、入力端が前記２つの抵抗の接続点に接続され、出力端が前記仮想接地路に接続された低出力インピーダンスバッファとを備え、前記第１入力端子及び前記第２入力端子間に信号電圧が供給されたとき、その信号電圧に対して、前記第１入力端子にその信号電圧の９０°進相信号電流が流入され、前記第２入力端子から９０°進相信号電流が流出されることにより、前記第１入力端子及び前記第２入力端子間に浮動アクティブキャパシタが形成されることを特徴とする浮動アクティブキャパシタ。
【請求項２】
第１入力端子及び第２入力端子間に直列接続された等高抵抗値を有する２つの抵抗と、入力端が前記第１入力端子に接続され、入力信号を９０°進相して９０°進相信号を形成する１次のアクティブ全域通過形進相回路と、前記１次のアクティブ全域通過形進相回路に従属接続され、前記９０°進相信号を位相反転して９０°遅相信号を形成する位相反転回路と、前記１次のアクティブ全域通過形進相回路の動作基準電位及び前記位相反転回路の動作基準電位を設定する仮想接地路と、前記位相反転回路の出力と前記第１入力端子間に接続された第１抵抗及び前記第１抵抗と等しい低抵抗値を有し、前記１次のアクティブ全域通過形真相回路の出力と前記第２入力端子間に接続された第２抵抗と、入力端が前記２つの抵抗の接続点に接続され、出力端が前記仮想接地路に接続された低出力インピーダンスバッファとを備え、前記第１入力端子及び前記第２入力端子間に信号電圧が供給されたとき、その信号電圧に対して、前記第１入力端子にその信号電圧の９０°進相電流が流入され、前記第２入力端子から９０°進相電流が流出されることにより、前記第１入力端子及び前記第２入力端子間に浮動アクティブキャパシタが形成されることを特徴とする浮動アクティブキャパシタ。
【請求項３】
前記低出力インピーダンスバッファは、非反転入力が前記２つの抵抗の接続点に接続され、反転入力と出力とが直接負帰還接続され、出力が前記仮想接地路に接続されたオペアンプからなる電圧フォロワであることを特徴とする請求項１もしくは２に記載の浮動アクティブキャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、浮動アクティブキャパシタに係り、特に、キャパシタ、抵抗、オペアンプからなる構成要素の組み合わせにより構成するか、またはインダクタ、抵抗、オペアンプからなる構成要素の組み合わせにより構成することにより、一対の入力端子間に浮動アクティブキャパシタを形成する浮動アクティブキャパシタに関するもので、連続可変キャパシタを構成可能な浮動アクティブキャパシタに関する。
【背景技術】
【０００２】
一般に、集中定数形フィルタにおいては、カットオフ周波数やフィルタの帯域幅等を変更する場合には、キャパシタ素子を変更すると同時にインダクタ素子も変更する必要があり、その変更時には、一端が接地接続されたこれらの素子だけでなく、浮動状態で使用されるこれらの素子についても、変更できるような構成にすることが必要である。この場合、可変容量を有するキャパシタ素子については比較的大容量（数ｎＦ）を有する可変容量ダイオードの利用が可能であって、かなりの容量変化範囲をカバーすることができる。しかしながら、可変容量ダイオードを用いた場合であっても、その容量変化範囲を超えるような容量変化を必要とするようなときには、その容量変化への対応が困難であるため、可変容量ダイオードを用いることなく、大きな容量変化範囲に対応可能な種々のアクティブキャパシタが提案されており、使用に供している。
【０００３】
ところで、一端を接地接続して使用するアクティブキャパシタは、以下に述べる文献１、文献２に記載されており、その他にもジャイレータを用いる方法等により実現することができる。
【０００４】
この中で、文献１は、本件出願人が先に特願２００６−０３９４７５号、発明の名称「アクティブキャパシタ」として提案しているもので、キャパシタを形成させるためには、入力信号電圧の位相に対して流入する信号電流の位相を９０°進ませる必要があるため、入力端子に供給される信号電圧の位相を９０°遅相させ、この９０°遅相信号電圧に比例した信号電流を入力端子から流出させることによって等価的に入力信号電圧に対して９０°進相した進相信号電流を流入させ、それにより入力端子間にアクティブキャパシタを形成するようにしたものである。そして、このアクティブキャパシタのキャパシタンス値は、９０°遅相電圧を形成する際に、９０°遅相電圧が得られる信号周波数を適宜変更させることにより、可変容量として機能させることができるものである。
【０００５】
また、文献２は、柳沢  健  監訳、金井  元  他訳“アナログフィルタの設計”４７９頁〜４９６頁、秋葉出版、１９８６年２月発行に係るものであって、一般に、インピーダンス変換器（ＧＩＣ）と呼ばれている回路を利用したものである。この回路は、直列接続された４個のインピーダンス素子Ｚ１、Ｚ２、Ｚ３、Ｚ４と、１個の負荷インピーダンスＺ５と、２つのオペアンプとを組み合わせて構成した回路からなっており、その回路の入力インピーダンスは、（Ｚ１・Ｚ３・Ｚ５）／（Ｚ２・Ｚ４）で表されることから、例えば、インピーダンスＺ５をキャパシタとし、他のインピーダンスＺ１、Ｚ２、Ｚ３、Ｚ４をすべて抵抗にすれば、等価的にキャパシタンスが形成されるという性質が利用されるものである。
【０００６】
この他に、ジャイレータを用いる方法は、インピーダンス変換器（ＧＩＣ）を用いた回路に酷似の回路であり、文献２中にもその点が詳述されているので、ここではその説明を省略する。
【０００７】
一方、浮動アクティブキャパシタについては、インピーダンス変換器（ＧＩＣ）あるいはジャイレータを用いれば構成できることが文献２に記載されている。
【０００８】
この文献２の記載内容は、前述のキャパシタを形成する際の構成において、負荷インピーダンスＺ５の接地接続部分を切り離し、このインピーダンス変換器（以下、これを第１インピーダンス変換器という）と同一構成のインピーダンス変換器（以下、これを第２インピーダンス変換器という）を用意し、第２インピーダンス変換器の負荷インピーダンスＺ５の代わりに第１インピーダンス変換器の負荷インピーダンスＺ５の切り離し端を接続し、その負荷インピーダンスＺ５を第１及び第２インピーダンス変換器の浮動共通負荷としたものである。このような構成にすれば、第１及び第２インピーダンス変換器の一対の入力端子間に浮動アクティブキャパシタを形成することができる。
【特許文献１】特願２００６−０３９４７５号
【発明の開示】
【発明が解決しようとする課題】
【０００９】
前記既知の浮動アクティブキャパシタは、４つのオペアンプを必要とするだけでなく、少なくとも８個またはそれ以上のインピーダンス素子を必要とするもので、それにより全体の回路構成がかなり複雑になり、それに伴って回路規模が大きくなって小型化を達成することが難しく、かつ、製造コストが高価になってしまうという等の不具合を有しているもので、必然的にそれらの点を解決した浮動アクティブキャパシタの出現が望まれている。
【００１０】
本発明は、このような技術的背景に基づいてなされたもので、その目的は、既知の浮動アクティブキャパシタに比べて、用いられるオペアンプの数が少なく、簡素化された回路構成にした浮動アクティブキャパシタを提供することにある。
【課題を解決するための手段】
【００１１】
前記目的を達成するために、本発明による浮動アクティブキャパシタは、第１入力端子及び第２入力端子間に直列接続された等抵抗値を有する２つの抵抗と、入力端が第１入力端子に接続され、入力信号を９０°遅相して９０°遅相信号を形成する１次のアクティブ全域通過形遅相回路と、１次のアクティブ全域通過形遅相回路に従属接続され、９０°遅相信号を位相反転して９０°進相信号を形成する位相反転回路と、１次のアクティブ全域通過形遅相回路の動作基準電位及び位相反転回路の動作基準電位を設定する仮想接地路と、１次のアクティブ全域通過形遅相回路の出力と第１入力端子間に接続された第１抵抗及び第１抵抗と等しい抵抗値を有し、位相反転回路の出力と第２入力端子間に接続された第２抵抗と、入力端が２つの抵抗の接続点に接続され、出力端が仮想接地路に接続された低出力インピーダンスバッファとを備え、第１入力端子及び第２入力端子間に信号電圧が供給されたとき、その信号電圧に対して、第１入力端子にその信号電圧の９０°進相信号電流が流入され、第２入力端子から９０°進相信号電流が流出されることにより、第１入力端子及び第２入力端子間に浮動アクティブキャパシタが形成される第１構成手段を備える。
【００１２】
また、前記目的を達成するために、本発明による浮動アクティブキャパシタは、第１入力端子及び第２入力端子間に直列接続された等高抵抗値を有する２つの抵抗と、入力端が第１入力端子に接続され、入力信号を９０°進相して９０°進相信号を形成する１次のアクティブ全域通過形進相回路と、１次のアクティブ全域通過形進相回路に従属接続され、９０°進相信号を位相反転して９０°遅相信号を形成する位相反転回路と、１次のアクティブ全域通過形進相回路の動作基準電位及び位相反転回路の動作基準電位を設定する仮想接地路と、位相反転回路の出力と第１入力端子間に接続された第１抵抗及び第１抵抗と等しい低抵抗値を有し、１次のアクティブ全域通過形真相回路の出力と第２入力端子間に接続された第２抵抗と、入力端が２つの抵抗の接続点に接続され、出力端が仮想接地路に接続された低出力インピーダンスバッファとを備え、第１入力端子及び第２入力端子間に信号電圧が供給されたとき、その信号電圧に対して、第１入力端子にその信号電圧の９０°進相電流が流入され、第２入力端子から９０°進相電流が流出されることにより、第１入力端子及び第２入力端子間に浮動アクティブキャパシタが形成される第２構成手段を備える。
【００１３】
前記第１構成手段及び第２構成手段における低出力インピーダンスバッファは、非反転入力が第１入力端子及び第２入力端子間に直列接続された２つの抵抗の接続点に接続され、反転入力と出力とが直接負帰還接続され、出力が仮想接地路に接続されたオペアンプからなる電圧フォロワで構成されている。
【発明の効果】
【００１４】
以上、詳しく述べたように、本発明の浮動アクティブキャパシタによれば、第１及び第２入力端子間に直列接続された２つの高抵抗と、入力が第１入力端子に接続された１次のアクティブ全域通過形遅相回路または１次のアクティブ全域通過形進相回路と、位相反転回路と、１次のアクティブ全域通過形遅相回路または１次のアクティブ全域通過形進相回路の動作基準電位及び位相反転回路の動作基準電位を設定する仮想接地路と、第１入力端子に９０°進相電流を流入する第１抵抗及び第２入力端子から９０°進相電流を流出するそれぞれ低抵抗の第２抵抗とにより構成されるので、既知の浮動アクティブキャパシタに比べて、使用するオペアンプの数を少なくできるだけでなく、比較的簡単な構成手段を用いることによって浮動アクティブキャパシタを形成することができるという効果があり、また、この浮動アクティブキャパシタに使用する抵抗の抵抗値等を変化させれば、そのキャパシタンス値が変化するので、キャパシタンス値の調整を容易に行える連続可変浮動アクティブキャパシタを得られるという効果もある。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図面を参照して説明する。
【００１６】
図１は、本発明の浮動アクティブキャパシタにおける第１の基本的回路構成図であって、構成要素の一部をブロック化した要部構成図である。
【００１７】
図１に示されるように、この浮動アクティブキャパシタは、第１入力端子１と、第２入力端子２と、抵抗値Ｒの抵抗３と、同じ抵抗値Ｒの抵抗４と、１次のアクティブ全域通過形９０°遅相回路（−９０°）５と、位相反転回路（ＩＮＶ）６と、抵抗値ｒの抵抗７と、同じ抵抗値ｒの抵抗８と、仮想接地路９と、低出力インピーダンスバッファである電圧フォロワ（ＶＦ）１０とからなっている。この場合、抵抗３及び抵抗４の抵抗値Ｒは、抵抗３と抵抗４の接続点が通常の接地点に対して高インピーダンスを呈するような高い抵抗値のものを用い、抵抗７及び抵抗８の抵抗値ｒは、浮動アクティブキャパシタの内部抵抗を示すものであることから低い抵抗値のものを用いている。そして、抵抗３と抵抗４は、第１入力端子１と第２入力端子２の間に直列接続される。１次のアクティブ全域通過形遅相回路５は、入力端が第１入力端子１に接続され、出力端が次続する位相反転回路６の入力端に接続され、入力端と出力端との間に抵抗７が接続され、基準電位点が仮想接地路９に接続される。位相反転回路６は、出力端が抵抗８を通して第２入力端子２に接続され、基準電位点が仮想接地路９に接続される。
【００１８】
かかる構成を備えた浮動アクティブキャパシタは次のように動作する。
【００１９】
いま、第１入力端子１及び第２入力端子２との間に信号電圧が供給されると、その信号電圧は１次のアクティブ全域通過形９０°遅相回路５で９０°遅相されて９０°遅相信号電圧に変換され、得られた９０°遅相信号電圧は抵抗７を通して第１入力端子１に供給されて第１入力端子１から９０°遅相信号電流として流出される。このとき、第１入力端子１から９０°遅相信号電流が流出することは、第１入力端子１に９０°進相信号電流が流入されたことと等価となる。一方、１次のアクティブ全域通過形９０°遅相回路５から出力された９０°遅相信号電圧は位相反転回路６で位相反転されて９０°進相信号電圧に変換され、得られた９０°進相信号電圧は抵抗８を通して第２入力端子２に供給されて第２入力端子２から９０°進相信号電流として流出する。このように、第１入力端子１及び第２入力端子２の間に信号電圧が供給されたとき、第１入力端子１に９０°進相信号電流が流入し、第２入力端子２から９０°進相信号電流が流出するので、第１入力端子１及び第２入力端子２から回路内部を見たとき、供給される信号に対してアクティブキャパシタが形成されたことになる。
【００２０】
この場合、１次のアクティブ全域通過形９０°遅相回路５及び位相反転回路６は、それぞれ基準電位点が仮想接地路９に接続され、また、この仮想接地路９は、入力端が等しい高い抵抗値Ｒを持った２つの抵抗３、４の高インピーダンス接続点に接続された電圧フォロワ１０の出力端に接続されるので、回路内部においては、仮想接地路９が実質的に仮想接地点として機能することになり、形成された前記アクティブキャパシタを浮動アクティブキャパシタとして動作させることができる。
【００２１】
次に、図２は、図１に図示された浮動アクティブキャパシタの第１の実施の形態であって、図１に図示したブロックの内部構成の一例を具体的に示した回路構成図である。
【００２２】
なお、図２においては、図１に図示された構成要素と同じ構成要素については同じ符号を付けている。
【００２３】
図２に示されるように、第１の実施の形態の浮動アクティブキャパシタは、１次のアクティブ全域通過形９０°遅相回路５が第１オペアンプ５（１）と第１〜第４インピーダンス５（２）〜５（５）とによって構成され、位相反転回路６が第２オペアンプ６（１）と第５、第６インピーダンス６（２）、６（３）とによって構成され、電圧フォロワ１０が第３オペアンプ１０（１）によって構成される。
【００２４】
そして、本例においては、第１、第２、第３、第５、第６インピーダンス５（２）、５（３）、５（４）、６（２）、６（３）は抵抗からなっており、第４インピーダンス５（５）はキャパシタからなっている。
【００２５】
そして、１次のアクティブ全域通過形９０°遅相回路５において、第１インピーダンス５（２）が入力端と第１オペアンプ５（１）の反転入力（−）間に接続され、第２インピーダンス５（３）が入力端と第１オペアンプ５（１）の非反転入力（＋）間に接続され、第３インピーダンス５（４）が第１オペアンプ５（１）の反転入力（−）と出力間に接続され、第４インピーダンス５（５）は第１オペアンプ５（１）の非反転入力（＋）と仮想接地路９間に接続される。また、位相反転回路６において、第５インピーダンス６（２）が入力端と第２オペアンプ６（１）の反転入力（−）間に接続され、第６インピーダンス６（３）が第２オペアンプ６（１）の反転入力（−）と出力間に接続され、第２オペアンプ６（１）の非反転入力（＋）が仮想接地路９に接続される。電圧フォロワ１０において、第３オペアンプ１０（１）は、反転入力（−）と出力が直接接続され、非反転入力（＋）が仮想接地路９に接続される。
【００２６】
図２に図示の例では、それぞれ抵抗からなる第１インピーダンス５（２）及び第３インピーダンス５（４）が図１に図示された抵抗７を兼用しているもので、第１インピーダンス５（２）の抵抗の抵抗値及び第３インピーダンス５（４）の抵抗の抵抗値はそれぞれ抵抗７の抵抗値ｒの半分の抵抗（ｒ／２）を有するように選ばれる。
【００２７】
この他に、第１の実施の形態における１次のアクティブ全域通過形９０°遅相回路５、位相反転回路６及び電圧フォロワ１０の各周辺部の具体的構成は、図１に図示された浮動アクティブキャパシタにおける１次のアクティブ全域通過形９０°遅相回路５、位相反転回路６及び電圧フォロワ１０の各周辺部の具体的構成と同じである。このため、ここではそれらの具体的構成の説明を省略する。
【００２８】
このような構成を備えた第１の実施の形態の浮動アクティブキャパシタは、図１に図示した浮動アクティブキャパシタで行われる前述のような動作と同じ動作が行われ、第１入力端子１と第２入力端子２の間に浮動アクティブキャパシタを形成している。
【００２９】
この動作の際、１次のアクティブ全域通過形９０°遅相回路５は、その伝達関数（Ｖ２／Ｖ１）を−｛（ｓ−ａ）／（ｓ＋ａ）｝で表すことができるもので、この中で、ｓはラプラス変換子、ａは用いられる第２及び第４インピーダンス５（３）、５（５）のインピーダンスで決まる値である。この場合、図２に図示されるように、第２インピーダンス５（３）を構成する抵抗の抵抗値をＲ0 、第４インピーダンス５（５）を構成するキャパシタの容量値をＣ0 としたとき、ａは（１／Ｃ0 ・Ｒ0 ）になる。
【００３０】
そして、第１入力端子１と第２入力端子２間に供給される信号電圧をｅ、第１入力端子１と第２入力端子２に流れる信号電流をｉとすれば、第１入力端子１及び第２入力端子２から内部を見たときのインピーダンスＺは、ａ＝１／（Ｃ0 ・Ｒ0 ）である場合、
【数１】
2008078992.tif 000003
【００３１】
で示され、（ｒ／Ｃ0 ・Ｒ0 ）のキャパシタンス値と、ｒの内部抵抗とを有するキャパシタが得られる。ここで、当該キャパシタの容量値Ｃ0 及び／または当該抵抗の抵抗値Ｒ0 、好ましくは当該抵抗の抵抗値Ｒ0 を適宜変更すれば、浮動アクティブキャパシタのキャパシタンス値（ｒ／Ｃ0 Ｒ0 ）を可変にすることができる。
【００３２】
次いで、図３は、図１に図示した浮動アクティブキャパシタの第２の実施の形態であって、図１に図示したブロックの内部構成の一例を具体的に示した回路構成図である。
【００３３】
なお、図３においては、図１に図示された構成要素と同じ構成要素については同じ符号を付けている。
【００３４】
図３に示されるように、第２の実施の形態の浮動アクティブキャパシタは、第１の実施の形態と同様に、１次のアクティブ全域通過形９０°遅相回路５が第１オペアンプ５（１）と第１〜第４インピーダンス５（２）〜５（４）と位相反転回路６が第２オペアンプ６（１）と第５、第６インピーダンス６（２）、６（３）とで構成され、電圧フォロワ１０が第３オペアンプ１０（１）で構成される。
【００３５】
そして、本例においては、第１、第３、第４、第５、第６インピーダンス５（２）、５（４）、５（５）、６（２）、６（３）は抵抗からなっており、第２インピーダンス５（３）はインダクタからなっている。
【００３６】
図３に図示の例においても、それぞれ抵抗からなる第１インピーダンス５（２）及び第３インピーダンス５（４）が図１に図示された抵抗７を兼用しているもので、第１インピーダンス５（２）の抵抗の抵抗値及び第３インピーダンス５（４）の抵抗の抵抗値はそれぞれ抵抗７の抵抗値の半分の抵抗（ｒ／２）を有するように選ばれる。
【００３７】
この他に、第２の実施の形態における１次のアクティブ全域通過形９０°遅相回路５、位相反転回路６及び電圧フォロワ１０の各周辺部の具体的構成は、前述の第１の実施の形態における１次のアクティブ全域通過形９０°遅相回路５、位相反転回路６及び電圧フォロワ１０の各周辺部の具体的構成と同じである。このため、ここではそれらの具体的構成の説明を省略する。
【００３８】
このような構成を備えた第２の実施の形態の浮動アクティブキャパシタは、図１に図示した浮動アクティブキャパシタで行われる前述のような動作と同じ動作が行われ、第１入力端子１と第２入力端子２の間に浮動アクティブキャパシタを形成している。
【００３９】
この動作の際に、１次のアクティブ全域通過形９０°遅相回路５の伝達関数（Ｖ0 ／Ｖ1 ）＝−｛（ｓ−ａ）／（ｓ＋ａ）｝において、図３に図示されるように、第２インピーダンス５（３）を構成するインダクタのインダクタンス値をＬ0 、第４インピーダンス５（５）を構成する抵抗の抵抗値をＲ0 としたとき、ａ＝（Ｒ0 ／Ｌ0 ）になる。
【００４０】
そして、第１入力端子１と第２入力端子２間に供給される信号電圧をｅ、第１入力端子１と第２入力端子２に流れる信号電流をｉとすれば、第１入力端子１及び第２入力端子２から内部を見たときのインピーダンスＺは、ａ＝（Ｒ0 ／Ｌ0 ）である場合、
【数２】
2008078992.tif 000004
【００４１】
で示され、（ｒＲ0 ／Ｌ0 ）のキャパシタンス値と、ｒの内部抵抗とを有する浮動アクティブキャパシタが得られる。この場合も、当該インダクタのインダクタンス値Ｌ0 及び／または当該抵抗の抵抗値Ｒ0 、好ましくは当該抵抗の抵抗値Ｒ0 を適宜変更すれば、浮動アクティブキャパシタのキャパシタンス値（ｒＲ0 ／Ｌ0 ）を可変することができる。
【００４２】
前述の各例においては、いずれも、１次のアクティブ全域通過形９０°遅相回路５を用いて浮動アクティブキャパシタを形成したものであるが、１次のアクティブ全域通過形９０°遅相回路５に代えて１次のアクティブ全域通過形９０°進相回路を用いても、回路接続状態の一部を変更することにより、同じように浮動アクティブキャパシタを形成することができるもので、以下これらの例について説明する。
【００４３】
図４は、本発明の浮動アクティブキャパシタにおける第２の基本的回路構成図であって、構成要素の一部をブロック化した要部構成図である。
【００４４】
図４に示されるように、この浮動アクティブキャパシタは、第１入力端子１と、第２入力端子２と、抵抗値Ｒの抵抗３と、抵抗値Ｒの抵抗４と、１次のアクティブ全域通過形９０°進相回路（＋９０°）１１と、位相反転回路（ＩＮＶ）６と、抵抗値ｒの抵抗７と、抵抗値ｒの抵抗８と、仮想接地路９と、電圧フォロワ（ＶＦ）１０とからなっている。この場合、抵抗３及び抵抗４の抵抗値Ｒの選び方、抵抗７及び抵抗８の抵抗値ｒの選び方は、前述の第１の基本的回路構成図で説明した場合と同じである。
【００４５】
そして、抵抗３と抵抗４は、第１入力端子１と第２入力端子２の間に直列接続される。１次のアクティブ全域通過形９０°進相回路１１は、入力端が第１入力端子１に接続され、出力端が次続する位相反転回路６の入力端と抵抗８を通して第２入力端子２に接続され、基準電位点が仮想接地路９に接続される。位相反転回路６は、出力端が抵抗７を通して第１入力端子１に接続され、基準電位点が仮想接地路９に接続される。電圧フォロワ１０は、入力端が抵抗３と抵抗４の接続点に接続され、出力端が仮想接地路９に接続される。
【００４６】
かかる構成を備えた浮動アクティブキャパシタは次のように動作する。
【００４７】
第１入力端子１と第２入力端子２の間に信号電圧が供給されると、その信号電圧は１次のアクティブ全域通過形９０°進相回路１１で９０°進相されて９０°進相信号電圧に変換され、得られた９０°進相信号電圧は位相反転回路６で位相反転されて９０°遅相信号電圧に変換され、得られた９０°遅相信号電圧は抵抗７を通して第１入力端子１に供給されて第１入力端子１から９０°遅相信号電流として流出する。このときも、第１入力端子１から９０°遅相信号電流が流出することは、第１入力端子１に９０°進相信号電流が流入されたことと等価になる。一方、１次のアクティブ全域通過形９０°進相回路１１から出力された９０°進相信号電圧は抵抗８を通して第２入力端子２に供給されて、第２入力端子２から９０°進相信号電流として流出する。このように、第１入力端子１と第２入力端子２の間に信号電圧が供給されたとき、第１入力端子１に９０°進相信号電流が流入し、第２入力端子２から９０°進相信号電流が流出するので、第１入力端子１及び第２入力端子２から回路内部を見たとき、供給される信号に対してアクティブキャパシタが形成される。
【００４８】
この場合も、１次のアクティブ全域通過形９０°進相回路１１と位相反転回路６は、それぞれ基準電位点が仮想接地路９に接続され、また、この仮想接地路９は、入力端が等しい高い抵抗値Ｒを持った２つの抵抗３、４の高インピーダンス接続点に接続された電圧フォロワ１０の出力端に接続されるので、回路内部においては、仮想接地路９が実質的な仮想接地点として機能し、形成したアクティブキャパシタを浮動アクティブキャパシタとして動作させることができる。
【００４９】
次いで、図５は、図４に図示された浮動アクティブキャパシタの第３の実施の形態であって、図４に図示したブロックの内部構成の一例を具体的に示した回路構成図である。
【００５０】
なお、図５においては、図４に図示された構成要素と同じ構成要素については同じ符号を付けている。
【００５１】
図５に示されるように、第３の実施の形態の浮動アクティブキャパシタは、１次のアクティブ全域通過形９０°進相回路１１が第１オペアンプ１１（１）と第１〜第４インピーダンス１１（２）〜１１（５）とで構成され、位相反転回路６が第２オペアンプ６（１）と第５、第６インピーダンス６（２）、６（３）とで構成され、電圧フォロワ１０が第３オペアンプ１０（１）で構成される。
【００５２】
そして、本例においては、第１、第３、第４、第５、第６インピーダンス１１（２）、１１（４）、１１（５）、６（２）、６（３）は抵抗からなり、第２インピーダンス１１（３）はキャパシタからなる。
【００５３】
そして、１次のアクティブ全域通過形９０°進相回路１１において、第１インピーダンス１１（２）が入力端と第１オペアンプ１１（１）の反転入力（−）間に接続され、第２インピーダンス１１（３）が入力端と第１オペアンプ１１（１）の非反転入力（＋）間に接続され、第３インピーダンス１１（４）が第１オペアンプ１１（１）の反転入力（−）と出力間に接続され、第４インピーダンス１１（５）が第１オペアンプ１１（１）の非反転入力（＋）と仮想接地路９間に接続される。また、位相反転回路６において、第５インピーダンス６（２）が入力端と第２オペアンプ６（２）の反転入力（−）間に接続され、第６インピーダンス６（３）が第２オペアンプ６（２）の反転入力（−）と出力間に接続され、第２オペアンプ６（２）の非反転入力（＋）が仮想接地路９に接続される。電圧フォロワ１０において、第３オペアンプ１０（１）は、反転入力（−）と出力が直接接続され、出力が仮想接地路９に接続される。
【００５４】
この他に、第３の実施の形態における１次のアクティブ全域通過形９０°進相回路１１、位相反転回路６及び電圧フォロワ１０の各周辺部の具体的構成は、図４に図示した浮動アクティブキャパシタにおける１次のアクティブ全域通過形９０°進相回路１１、位相反転回路６及び電圧フォロワ１０の各周辺部の具体的構成と同じである。このため、ここではそれらの具体的構成の説明を省略する。
【００５５】
このような構成を備えた第３の実施の形態の浮動アクティブキャパシタは、図４に図示した浮動アクティブキャパシタで行われる前述のような動作と同じ動作が行われ、第１入力端子１と第２入力端子２の間に浮動アクティブキャパシタが形成される。
【００５６】
この動作の際に、１次のアクティブ全域通過形９０°進相回路１１は、その伝達関数（ＶO ／ＶI ）が｛（ｓ−ａ）／（ｓ＋ａ）｝で表されるもので、この場合も、ｓはラプラス変換子、ａは使用される第２及び第４インピーダンス１１（３）、１１（５）のインピーダンスによって決まる値である。そして、図５に図示されるように、第２インピーダンス１１（３）を構成する抵抗の抵抗値をＲ0 、第４インピーダンス１１（５）を構成するキャパシタのキャパシタンス値をＣ0 としたとき、ａは（１／Ｃ0 ・Ｒ0 ）になる。
【００５７】
そして、第１入力端子１と第２入力端子２間に供給される信号電圧をｅ、第１入力端子１と第２入力端子２に流れる信号電流をｉとすれば、第１入力端子１と第２入力端子２から内部を見たときのインピーダンスＺは、ａ＝（１／Ｃ0 ・Ｒ0 ）である場合、前述の場合と同様に、
【数１】
2008078992.tif 000005
【００５８】
で示され、（ｒ／Ｃ0 ・Ｒ0 ）のキャパシタンス値と、ｒの内部抵抗とを有するキャパシタが得られる。この場合も、当該キャパシタの容量値Ｃ0 及び／または当該抵抗の抵抗値Ｒ0 、好ましくは当該抵抗の抵抗値Ｒ0 を適宜変更すれば、浮動アクティブキャパシタのキャパシタンス値（ｒ／Ｃ0 Ｒ0 ）を可変することができる。
【００５９】
続く、図６は、図４に図示した浮動アクティブキャパシタの第４の実施の形態であって、図４に図示したブロックの内部構成の他の一例を具体的に示した回路構成図である。
【００６０】
なお、図６においては、図４に図示された構成要素と同じ構成要素については同じ符号を付けている。
【００６１】
図６に示されるように、第４の実施の形態の浮動アクティブキャパシタは、第３の実施の形態と同様に、１次のアクティブ全域通過形９０°進相回路１１が第１オペアンプ１１（１）と第１〜第４インピーダンス１１（２）〜１１（５）とで構成され、位相反転回路６が第２オペアンプ６（１）と第５、第６インピーダンス６（２）、６（３）とで構成され、電圧フォロワ１０が第３オペアンプ１０（１）で構成される。
【００６２】
そして、本例においては、第１、第２、第３、第５、第６インピーダンス１１（２）、１１（３）、１１（４）、６（２）、６（３）は抵抗からなり、第４インピーダンス１１（５）はインダクタからなっている。
【００６３】
この他に、第４の実施の形態における１次のアクティブ全域通過形９０°進相回路１１、位相反転回路６及び電圧フォロワ１０の各周辺部の具体的構成は、前述の第３の実施の形態における１次のアクティブ全域通過形９０°進相回路１１、位相反転回路６及び電圧フォロワ１０の各周辺部の具体的構成と同じである。このめ、ここではそれらの具体的構成手段の説明を省略する。
【００６４】
このような構成を備えた第４の実施の形態の浮動アクティブキャパシタは、図４に図示した浮動アクティブキャパシタで行われる前述のような動作と同じ動作が行われ、第１入力端子１と第２入力端子２の間に浮動アクティブキャパシタを形成させる。
【００６５】
この動作の際に、１次のアクティブ全域通過形９０°進相回路１１の伝達関数（ＶO ／ＶI ）＝｛（ｓ−ａ）／（ｓ＋ａ）｝において、図６に図示されるように、第２インピーダンス１１（３）を構成する抵抗の抵抗値をＲ0 、第４インピーダンス１１（５）を構成するインダクタのインダクタンス値をＬ0 としたとき、ａ＝（Ｒ0 ／Ｌ0 ）になる。
【００６６】
そして、第１入力端子１と第２入力端子２間に供給される信号電圧をｅ、第１入力端子１と第２入力端子２に流れる信号電流をｉとすれば、第１入力端子１及び第２入力端子２から内部を見たときのインピーダンスＺは、ａ＝（Ｒ0 ／Ｌ0 ）である場合、前述の場合と同様に、
【数２】
2008078992.tif 000006
【００６７】
で示され、（ｒ・Ｒ0 ／Ｌ0 ）のキャパシタンス値と、ｒの内部抵抗とを有するキャパシタが得られる。この場合も、当該抵抗の抵抗値Ｒ0 及び／または当該インダクタのインダクタンス値Ｌ0 、好ましくは当該抵抗の抵抗値Ｒ0 を適宜変更すれば、浮動アクティブキャパシタのキャパシタンス値（ｒ・Ｒ0 ／Ｌ0 ）を可変することができる。
【図面の簡単な説明】
【００６８】
【図１】本発明の浮動アクティブキャパシタにおける第１の基本的回路構成図であって、構成要素の一部をブロック化した要部構成図である。
【図２】図１に図示された浮動アクティブキャパシタの第１の実施の形態であって、図１に図示したブロックの内部構成の一例を具体的に示した回路構成図である。
【図３】図１に図示された浮動アクティブキャパシタの第２の実施の形態であって、図１に図示したブロックの内部構成の他の一例を具体的に示した回路構成図である。
【図４】本発明の浮動アクティブキャパシタにおける第２の基本的回路構成図であって、構成要素の一部をブロック化した要部構成図である。
【図５】図４に図示された浮動アクティブキャパシタの第３の実施の形態であって、図４に図示したブロックの内部構成の一例を具体的に示した回路構成図である。
【図６】図４に図示された浮動アクティブキャパシタの第４の実施の形態であって、図４に図示したブロックの内部構成の他の一例を具体的に示した回路構成図である。
【符号の説明】
【００６９】
１  第１入力端子
２  第２入力端子
３、４  抵抗値Ｒの抵抗
５  １次のアクティブ全域通過形９０°遅相回路（−９０°）
５（１）  第１オペアンプ
５（２）  第１インピーダンス
５（３）  第２インピーダンス
５（４）  第３インピーダンス
５（５）  第４インピーダンス
６  位相反転回路（ＩＮＶ）
６（１）  第２オペアンプ
６（２）  第５インピーダンス
６（３）  第６インピーダンス
７、８  抵抗値ｒの抵抗
９  仮想接地路
１０  電圧フォロワ（ＶＦ）
１０（１）  第３オペアンプ
１１  １次のアクティブ全域通過形９０°進相回路（＋９０°）
【図１】
2008078992.tif 000007
【図２】
2008078992.tif 000008
【図３】
2008078992.tif 000009
【図４】
2008078992.tif 000010
【図５】
2008078992.tif 000011
【図６】
2008078992.tif 000012