(57)【要約】【課題】本発明の目的は、転写時に対向する２つの基板が画素領域において接触することを防止し、基板上に周辺回路を確実に転写することができる配線基板の製造方法を提供する。【解決手段】本実施形態に係る配線基板の製造方法は、画素領域１０１に突起部１２が形成された可撓性基板１１と、周辺回路を構成する電子素子１５が配置された基板４０とを、画素領域１０１の周囲に電子素子１５が対向するようにして貼り合わせる工程と、可撓性基板１１に電子素子１５を残して、可撓性基板１１から基板４０を分離する工程と、を有し、可撓性基板１１と基板４０とを貼り合わせる工程において、電子素子１５を可撓性基板１１に圧着し、画素領域１０１において突起部１２を基板４０に接触させる。【選択図】図６
2008124387.tif 000002
【特許請求の範囲】
【請求項１】
画素領域と、前記画素領域の周囲に位置する駆動領域と、を含み、前記画素領域に突起部が形成された第１基板と、周辺回路が配置された第２基板とを、前記駆動領域に前記周辺回路が対向するようにして貼り合わせる工程と、
前記第１基板に前記周辺回路を残して、前記第１基板から前記第２基板を分離する工程と、を有し、
前記第１基板と前記第２基板とを貼り合わせる工程において、前記周辺回路を前記第１基板に圧着し、前記画素領域において前記突起部を前記第２基板に接触させる、
配線基板の製造方法。
【請求項２】
前記分離する工程の後に、前記第１基板の前記画素領域に画素回路を形成する工程をさらに有する、
請求項１記載の配線基板の製造方法。
【請求項３】
前記貼り合わせる工程の前に、前記第１基板の前記画素領域に画素回路を形成する工程をさらに有する、
請求項１記載の配線基板の製造方法。
【請求項４】
前記画素回路を形成する工程において、前記突起部を避けて前記画素回路を形成する、
請求項２または３に記載の配線基板の製造方法。
【請求項５】
前記画素領域に複数の前記突起部が散在した前記第１基板を用いる、
請求項１ないし４のいずれかに記載の配線基板の製造方法。
【請求項６】
前記周辺回路の厚さと前記突起部の厚さとが等しい、
請求項１ないし５のいずれかに記載の配線基板の製造方法。
【請求項７】
前記周辺回路と前記第２基板との間に剥離層が形成されており、
前記貼り合わせる工程の後、前記分離する工程の前に、前記剥離層にエネルギーを供給して、前記周辺回路と前記第２基板の接着力を減少させる工程をさらに有する、
請求項１ないし６のいずれかに記載の配線基板の製造方法。
【請求項８】
前記貼り合わせる工程において、前記第１基板と前記周辺回路との間に導電性接着剤を介在させて、前記第１基板と前記第２基板とを貼り合わせる、
請求項１ないし７のいずれかに記載の配線基板の製造方法。
【請求項９】
前記第１基板として、可撓性を有する基板を用いる、
請求項１ないし８のいずれかに記載の配線基板の製造方法。
【請求項１０】
請求項１ないし９のいずれかの製法で製造された、
配線基板。
【請求項１１】
請求項１０記載の配線基板を備える、
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板およびその製造方法、並びに電子機器に関し、特に、ディスプレイ用の配線基板の製造方法、および当該配線基板を備えた電子機器に関する。
【背景技術】
【０００２】
近年、自由に折り曲げられる電子機器が注目されている。例えば、フレキシブルディスプレイは、持ち運びの軽さ、衝撃の吸収性、手になじむ柔軟性などユビキタス社会の一役を担う電子機器となりうる。
【０００３】
フレキシブルディスプレイの製造方法として、他の基板（転写元基板）に予め薄膜トランジスタ（ＴＦＴ）等を用いて回路素子を複数形成しておき、可撓性基板と転写元基板を対向配置し、基板間に圧力をかけることにより、複数の回路素子を可撓性基板上に一度に転写する方法が知られている（例えば、特許文献１参照）。
【０００４】
回路素子は、例えば、フェースダウン（基板側に端子を向けること）で異方性導電接着剤を介して可撓性基板上に固定される。異方性導電接着剤は、接着剤（バインダ）中に導電性粒子が分散されており、回路素子に圧力をかけて、バインダを押し広げ、回路素子と可撓性基板の電極間に導電性粒子を少なくとも１個以上挟みこむことで、回路素子の電気的導通および機械的接合が得られる。したがって、複数の回路素子を一度に転写する場合には、全ての回路素子に対して均一に所望の圧力をかける必要がある。
【特許文献１】特開２００３−２９７９７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、例えば画素領域の周囲の周辺回路を転写する場合、基板の大部分を占める画素領域に画素回路が形成されていない状態では、対向する２枚の基板を加圧した場合に、画素領域において双方の基板が接触してしまうことがあった。この場合、周辺回路およびその接続部に印加すべき圧力が逃げてしまい、周辺回路に必要な圧力がかからなくなり、周辺回路の電気的導通が得られないという不具合があった。
【０００６】
異方性導電接着剤を用いずに周辺回路と基板上の配線を直接接続するような場合や、接着剤を用いて周辺回路を基板上に転写した後に接続配線を形成する場合であっても、周辺回路を転写するためには必要な圧力を均一にかけることが要求される。
【０００７】
本発明の目的は、転写時に対向する２つの基板が画素領域において接触することを防止し、基板上に周辺回路を確実に転写することができる配線基板の製造方法を提供することにある。
本発明の他の目的は、上記の配線基板の製造方法により製造され、信頼性のある配線基板、および当該配線基板を備える電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る配線基板の製造方法は、画素領域と、前記画素領域の周囲に位置する駆動領域と、を含み、前記画素領域に突起部が形成された第１基板と、周辺回路が配置された第２基板とを、前記駆動領域に前記周辺回路が対向するようにして貼り合わせる工程と、前記第１基板に前記周辺回路を残して、前記第１基板から前記第２基板を分離する工程と、を有し、前記第１基板と前記第２基板とを貼り合わせる工程において、前記周辺回路を前記第１基板に圧着し、前記画素領域において前記突起部を前記第２基板に接触させる。
【０００９】
これによれば、第１基板と第２基板を貼り合わせた際に、画素領域において突起部が第２基板に接触することから、画素領域において基板同士が接触することを防止することができる。この結果、基板間隔を一定にすることができ、周辺回路に均一かつ必要な圧力をかけることができる。ほぼ均一な圧力で周辺回路を圧着できることから、周辺回路を確実に第１基板上に転写することができる。
【００１０】
前記分離する工程の後に、前記第１基板の前記画素領域に画素回路を形成する工程をさらに有することが好ましい。このように、特に張り合わせ工程において画素領域に画素回路が形成されていない場合には、画素領域に突起部を形成しておくことによる利点が大きい。なお、前記貼り合わせる工程の前に、前記第１基板の前記画素領域に画素回路を形成する工程を有するものであってもよい。
【００１１】
前記画素回路を形成する工程において、前記突起部を避けて前記画素回路を形成することが好ましい。これにより、突起部を形成することによる画素回路の特性への影響もない。
【００１２】
前記画素領域に複数の前記突起部が散在した前記第１基板を用いることが好ましい。複数の突起部を散在させることにより、貼り合わせ工程における基板間隔をより一定に維持することができる。ここで散在とは、適当な間隔をおいて配置されていることをいうが、必ずしも均等な間隔でなくてもよい。
【００１３】
前記周辺回路の厚さと前記突起部の厚さとが等しいことが好ましい。これにより、第１基板と第２基板とを貼り合せる際、これらの距離を広い範囲で一定に保つことができ、接触を防ぐことができる。
【００１４】
前記周辺回路と前記第２基板との間に剥離層が形成されており、前記貼り合わせる工程の後、前記分離する工程の前に、前記剥離層にエネルギーを供給して、前記周辺回路と前記第２基板の接着力を減少させる工程をさらに有することが好ましい。これにより、容易に第２基板から周辺回路を剥離させることができる。
【００１５】
前記貼り合わせる工程において、前記第１基板と前記周辺回路との間に導電性接着剤を介在させて、前記第１基板と前記第２基板とを貼り合わせることが好ましい。これにより、転写と同時に、周辺回路の電気的導通が得られる。
【００１６】
前記第１基板として、可撓性を有する基板を用いることが好ましい。これにより、フレキシブルな配線基板を形成することができる。
【００１７】
本発明に係る配線基板は、上述した製造で製造されたものである。画素領域に突起部が形成されていることにより、上述したように周辺回路が確実に転写された配線基板を実現することができる。
【００１８】
本発明に係る電子機器は、上述した配線基板を備える。これにより、信頼性の向上した電子機器を実現することができる。
【発明を実施するための最良の形態】
【００１９】
以下に、本発明の実施の形態について、図面を参照して説明する。
図１は、本実施形態に係る配線基板の断面図である。
可撓性基板１１の画素領域１０１には、有機薄膜トランジスタ２０を用いてアクティブマトリクス回路が形成されている。図１では、１つの有機薄膜トランジスタ２０のみを図示しているが、図示しない領域において複数の有機薄膜トランジスタ２０が形成されている。アクティブマトリクス回路は、本発明の画素回路の一実施形態であり、これに限定されるものではない。可撓性基板１１の画素領域１０１上には、突起部１２が形成されている。本願明細書では、画素が配置されるべき領域を画素領域１０１と称し、画素の形成前または形成後の双方を含む。
【００２０】
画素領域１０１の周囲に位置する駆動領域における可撓性基板１１上には、周辺回路を構成する電子素子１５が実装されている。図１では、１つの電子素子１５のみを図示しているが、複数の電子素子１５が実装されていてもよい。電子素子１５は、異方性導電接着剤１４を介して可撓性基板１１上の配線１３に電気的に接続されている。以下に、各構成要素について詳細に説明する。
【００２１】
可撓性基板１１は、可撓性を有する材料、例えば樹脂または金属からなる。樹脂としては、シクロオレフィン樹脂、ポリカーボネート樹脂、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、ウレタン樹脂、アクリレート樹脂等が挙げられるが、特に限定はない。可撓性基板１１の厚さは、可撓性を確保できる限りにおいて限定はないが、例えば１００ｎｍである。ただし、本発明の基板（第１基板）として、可撓性を有しない基板を用いることも可能である。
【００２２】
配線１３は、可撓性基板１１の一方の面上に形成されている。なお、配線１３は、可撓性基板１１の他方の面上にも形成されていてもよい。配線１３は、導電性材料、例えば、Ａｕ、Ｔａ、Ｃｕ、Ｔｉ、Ｎｉ、Ａｇなどの単層膜または多層膜により形成されている。配線１３の厚さは、例えば１００ｎｍ以下である。図示はしないが、配線１３は、電子素子１５との接続部において幅広な形状（パッド形状）に形成されている。
【００２３】
有機薄膜トランジスタ２０は、画素領域１０１においてマトリックス状に複数形成されており、有機薄膜トランジスタ２０を用いてアクティブマトリクス回路が形成されている。アクティブマトリクス回路は、後述するように、ゲート線等の配線と、画素電極と、スイッチング素子としての有機薄膜トランジスタ２０とを有する。
【００２４】
突起部１２は、画素領域１０１に複数形成されている。突起部１２は、後述するように電子素子１５の実装の際に、対向する２枚の基板間隔を一定に保つ機能を果たす。このため、突起部１２の厚さと、電子素子１５の厚さとを略同じに形成することが好ましい。また、また基板間隔を一定に保つため、突起部１２は画素領域１０１の一箇所に偏在しているよりも、画素領域１０１に散在していることが好ましい。ここで散在とは、適当な間隔をおいて配置されていることをいうが、必ずしも均等な間隔でなくてもよい。また、突起部１２は、アクティブマトリクス回路の隙間に形成される、すなわち、アクティブマトリクス回路を構成する配線、画素電極および薄膜トランジスタに重ならない位置に散在していることが好ましい。
【００２５】
突起部１２は、対向基板の押圧により潰れない程度の剛性を確保できる材料であれば特に限定はなく、フェノール樹脂、シクロオレフィン樹脂、ポリカーボネート樹脂、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、ウレタン樹脂、アクリレート樹脂等の有機物であっても、ＳｉＯ2、ＳｉＮなどの無機物であってもよい。また、突起部１２として、感光性樹脂を用いてもよい。
【００２６】
電子素子１５は、周辺回路を構成するものであり、配線１３と電気的に接続し、かつ、可撓性基板１１に接合されている。電子素子１５は、例えば、薄膜トランジスタ１６を含み、表面に金バンプ等からなる突起状の端子１７が形成されている。端子１７は、薄膜トランジスタ１６に電気的に接続されている。電子素子１５の端子１７が、配線１３の一部と接続されている。端子１７の厚さは、２μｍ程度であり、電子素子１５の厚さは、２〜３μｍ程度である。
【００２７】
なお、薄膜トランジスタ１６は、電子素子１５に含まれる電子回路の例示である。電子素子１５に特に限定はなく、トランジスタやダイオード等の能動素子、抵抗やコンデンサ等の受動素子、その他、コネクタ、端子等の補助素子であってもよい。また、電子素子１５は、半導体レーザや、発光ダイオードであってもよい。電子素子１５は、半導体素子以外の素子であってもよい。また、複数の素子を含む回路であってもよい。
【００２８】
可撓性基板１１と、電子素子１５との間には、電子素子１５の電気的接続および機械的接合を得るために、導電性接着剤、例えば異方性導電接着剤１４が設けられている。
【００２９】
図２は、電子素子１５と可撓性基板１１間の領域の拡大断面図である。
異方性導電接着剤１４は、主に導電性粒子１４ａと接着剤（バインダ）１４ｂから構成されており、前者は対向する電極同士を電気的に導通させるもの、後者は、接続部を機械的に固定するための役割を担う。ただし、接着機能と導電性を兼ね備えるものであれば、上記構成以外の導電性接着剤を用いてもよい。
【００３０】
導電性粒子１４ａには、電気的導通だけでなく、隣接する電極間に接触しない形状および適度な分散率が要求される。導電性粒子１４ａは、金属核（ニッケル（Ｎｉ）単体や金メッキ処理をおこなったＮｉ）と樹脂核（スチレン、アクリルおよび酸化チタン等）に金メッキ処理したもの、さらには、これら粒子の上に熱や圧力で破壊、溶融する絶縁皮膜を有したもの等様々な種類がある。形状は、球形に近いものが選択され、使用される製品に合わせて、数μｍから数十μｍまでの粒径の材料が用いられている。また、バインダ１４ｂには、合成ゴム、熱可塑性樹脂、熱硬化性樹脂等が用いられる。
【００３１】
接続原理は、ある一定時間、熱と圧力を加えること（熱圧着加工）で、バインダを押し広げ、対向電極間（本例では端子１７と配線１３間）に導電性粒子を少なくとも１個以上挟みこむことで、圧着部における厚み方向に対しては導電性、一方、面方向に対しては絶縁性という電気的異方性が得られる。
【００３２】
以上のように、可撓性基板１１の画素領域１０１に有機薄膜トランジスタ２０を用いてアクティブマトリクス回路が形成され、画素領域１０１の周囲に電子素子１５を用いて周辺回路が形成されて、配線基板１０が構成されている。なお、図１では、可撓性基板１１上に１つの電子素子１５のみが実装されている例を示しているが、他の電子素子が実装されていてもよい。
【００３３】
図３〜図９を参照して、本実施形態に係る配線基板の製造方法について説明する。
まず、図３（ａ）に示すように、画素領域１０１において、複数の突起部１２を形成する。突起部１２は、画素回路を構成する配線、画素電極、有機薄膜トランジスタ２０等の要素が配置されない位置に形成することが好ましい。例えば、可撓性基板１１上に感光性樹脂を成膜し、露光および現像により感光性樹脂をパターニングし、加熱することにより、断面が半球状の突起部１２を形成する。感光性材料以外の材料を使用する場合には、可撓性基板１１上に非感光性の材料膜を成膜し、レジスト塗布、露光、現像およびエッチングにより材料膜をパターニングし、加熱することにより、断面が半球状の突起部１２を形成する。突起部１２の厚さや散在のさせ方については、上述した通りである。
【００３４】
次に、図３（ｂ）に示すように、突起部１２に重ならない位置に配線１３を形成する。配線１３は、例えば可撓性基板１１上に金属膜を成膜し、金属膜をパターニングすることにより形成される。図示はしないが、配線１３は、電子素子１５の端子１７との接続部において幅広なパッド形状となるようにパターニングされる。このときの配線１３の形成工程において、画素領域１０１の配線や、画素電極も同時に形成してもよい。金属膜の材料については、上述した通りである。または、配線１３は、例えば導電性材料を含む溶液を塗布し、塗布膜に対して加熱等の処理を行なった後、塗布膜をパターニングすることにより形成してもよい。さらに、配線１３は、印刷法を用いて形成することもできる。印刷法では、導電性材料を含む溶液の液滴を用いて所望のパターンを描画できるため、パターニングが不要となる。
【００３５】
次に、図３（ｃ）に示すように、可撓性基板１１をこれより硬い支持基板３０に貼り付ける。支持基板３０に可撓性基板１１を貼り付けるのは、電子素子１５（部材）の実装工程におけるアライメントを容易にし、かつ、加圧時にかかる荷重を分散させる等のためである。支持基板３０として、上記作業を行なうのに適した剛性を有する材料、例えばガラス基板を使用する。
【００３６】
次に、図３（ｄ）に示すように、可撓性基板１１における電子素子１５の配置領域に異方性導電接着剤１４を形成する。例えば、異方性導電接着剤１４をスクリーン印刷などで形成する。異方性導電接着剤１４の厚さは、例えば２〜５μｍである。なお、異方性導電接着剤１４をスクリーン印刷以外、例えばディスペンス技術を用いて形成してもよい。また、異方性導電接着剤１４はペースト状、フィルム状の双方を使用できる。
【００３７】
図４（ａ）は、図３（ａ）〜（ｄ）の工程を経た可撓性基板１１の平面図である。
画素領域１０１の周囲には、配線１３が形成されている。画素領域１０１には、複数の画素電極２２がマトリックス状に形成され、列方向に延在するデータ線２１が複数形成されている。データ線２１および画素電極２２は、配線１３と同時に形成される。ただし、データ線２１および画素電極２２は、この時点で形成されていなくてもよい。この場合には、後述する有機薄膜トランジスタ２０の形成工程において、データ線２１および画素電極２２を形成する。例えば、図４（ａ）の斜線部に示すように異方性導電接着剤１４を配置する。
【００３８】
図４（ｂ）は、画素領域１０１における要部平面図である。
図４（ｂ）に示すように、各画素電極２２の部位において、データ線２１には有機薄膜トランジスタのソース電極２１ａが一体形成されている。画素電極２２は、有機薄膜トランジスタ２０のドレイン電極となる。画素電極２２およびデータ線２１の隙間、より詳細には後に形成される有機薄膜トランジスタ２０およびゲート線２５にも重ならない位置に、複数の突起部１２が散在している。本実施形態では、粒状の突起部１２を形成する例について説明するが、突起部１２は線状、十字型等であってもよく、平面形状に限定はない。
【００３９】
一方で、別の基板上に、例えば薄膜トランジスタを備える電子素子を形成する。以下に、薄膜トランジスタ（ＴＦＴ）としてポリシリコンＴＦＴの製造プロセスの一例について説明する。
【００４０】
図５（ａ）に示すように、石英やガラス等からなる基板４０上に、ＳｉＨ4を用いたプラズマＣＶＤや、Ｓｉ2Ｈ6を用いたＬＰＣＶＤ法により、アモルファスシリコンからなる剥離層４１を形成する。続いて、剥離層４１上に酸化シリコンからなる下地層４２を形成した後、下地層４２上にアモルファスシリコン層４３ａを形成する。
【００４１】
次に、図５（ｂ）に示すように、アモルファスシリコン層４３ａにレーザを照射することにより、アモルファスシリコンを結晶化させてポリシリコン層４３を形成する。続いて、ポリシリコン層４３をパターニングした後、ポリシリコン層４３上に例えば酸化シリコンからなるゲート絶縁膜４４を形成する。
【００４２】
次に、図５（ｃ）に示すように、ゲート絶縁膜４４上に金属膜を成膜し、当該金属膜をパターニングすることによりゲート電極４５を形成する。続いて、ゲート絶縁膜４４およびゲート電極４５上に、例えば酸化シリコンからなる層間絶縁膜４６を形成する。
【００４３】
次に、図５（ｄ）に示すように、層間絶縁膜４６およびゲート絶縁膜４４にポリシリコン層４３に達する２つのコンタクトホールを形成する。続いて、当該コンタクトホール内を埋め込む金属膜を層間絶縁膜４６上に形成し、当該金属膜をパターニングすることにより、ソース電極４７およびドレイン電極４８を形成する。
【００４４】
以上により、基板４０上に剥離層４１を介してポリシリコンＴＦＴからなる薄膜トランジスタ１６が形成される。
【００４５】
図６（ａ）に示すように、上記の薄膜トランジスタ１６の形成プロセスにより、基板４０上に剥離層４１を介して電子素子１５が形成される。電子素子１５は、通常、複数の薄膜トランジスタ１６を備えており、複数の薄膜トランジスタ１６により所望の機能を実現する回路が形成されている。図示しない領域において、基板４０上には複数の電子素子１５が形成されている。電子素子１５の上面には、薄膜トランジスタ１６に接続する突起状の端子１７が形成される。本実施形態では、電子素子１５として、フレキシブルディスプレイ用の周辺回路を構成するＣＰＵ，メモリー、ドライバをそれぞれ作製する。
【００４６】
図６（ｂ）に示すように、画素領域１０１に突起部１２が形成された可撓性基板１１と、画素領域１０１の周囲に対向して電子素子１５が配置された基板４０とを所定の圧力で貼り合わせ、異方性導電接着剤１４にエネルギー（例えば熱）を供給して硬化させる。これにより、異方性導電接着剤１４を介して、電子素子１５の端子１７と配線１３との電気的接続および電子素子１５と可撓性基板１１との機械的接合がなされる。本例では、電子素子１５として、周辺回路を構成する複数の素子が同時に転写される。なお、周辺回路を構成する複数の素子を複数回に分けて転写してもよい。
【００４７】
当該工程において、周辺領域において電子素子１５が異方性導電接着剤１４を介して可撓性基板１１に押し付けられる一方で、画素領域において突起部１２が基板４０に接触する。このため、可撓性基板１１の大部分を占める画素領域１０１において双方の基板が接触することを防止することができる。この結果、双方の基板１１，４０の基板間隔を一定にすることができ、全ての電子素子１５に均一かつ必要な圧力をかけることができることから、全ての電子素子１５について、異方性導電接着剤１４を介した電気的導通が得られる。突起部１２は、この目的を達成するため、画素領域１０１内において複数散在していることが好ましい。
【００４８】
次に、図７（ａ）に示すように、実装すべき電子素子１５と基板４０との間の剥離層４１にエネルギーを供給する。例えば、アモルファルシリコンからなる剥離層４１にエキシマレーザ光を照射する場合、剥離層４１中のＳｉ−Ｈ結合が切れ、水素が発生し、剥離層４１の密度が低下する。これにより、僅かな力で電子素子１５が剥がれやすい状態となる。なお、剥離層４１の剥離に必要なエネルギーが供給できれば、エキシマレーザ光以外のレーザ光を用いてもよい。
【００４９】
次に、図７（ｂ）に示すように、可撓性基板１１から基板４０を分離することにより、剥離層４１を境界として電子素子１５を基板４０から剥離することができ、可撓性基板１１上に電子素子１５を転写することができる。
【００５０】
本実施形態では、フレキシブルディスプレイ用の配線基板１０を製造するため、可撓性基板１１の画素領域１０１に、スイッチング素子としての有機薄膜トランジスタを形成することにより、アクティブマトリクス回路（画素回路）を形成する。以下に、有機薄膜トランジスタの製造プロセスの一例について説明する。なお、電子素子１５を転写した後に、データ線２１および画素電極２２を形成してもよい。
【００５１】
図８（ａ）に示すように、画素領域１０１における可撓性基板１１上には、ソース電極２１ａおよびドレイン電極２２ａが形成されている。これらは、配線１３と同時に形成される。なお、図示しない領域において、データ線２１および画素電極２２も同様に形成されている（図４参照）。なお、画素領域１０１において何の素子も形成していない場合には、当該工程において、ソース電極２１ａおよびデータ線２１を形成すればよい。
【００５２】
次に、図８（ｂ）に示すように、ソース電極２１ａおよびドレイン電極２２ａ、並びにその間における可撓性基板１１上に、有機半導体層２３を形成する。有機半導体層２３は、例えば、有機半導体材料またはその前駆体を含む溶液を塗布（供給）した後、必要に応じてこの塗布膜に対して加熱等の処理を施し、パターニングすることにより形成することができる。また、有機半導体層２３は印刷法を用いて形成することもできる。有機半導体材料としては、ペンタセン、ヘキサセン、フタロシアニン等の低分子の有機半導体材料を用いても、ポリチオフェン、ポリ（ｐ−フェニレンビニレン）のような高分子の有機半導体材料（共役系高分子材料）を用いてもよい。
【００５３】
次に、図８（ｃ）に示すように、少なくとも有機半導体層２３を覆うように、ゲート絶縁層２４を形成する。ゲート絶縁層２４は、絶縁材料またはその前駆体を含む溶液を塗布塗布（供給）した後、必要に応じてこの塗膜に対して加熱等の処理を施すことにより形成することができる。また、ゲート絶縁層２４は印刷法を用いて形成することもできる。ゲート絶縁層２４は、ＳｉＯ2等の無機絶縁材料であっても、ポリスチレン、ポリイミド、ポリカーボネート（ＰＣ）、ポリメチルメタクリレート（ＰＭＭＡ）のような有機絶縁材料を用いてもよい。
【００５４】
次に、図８（ｄ）に示すように、ゲート絶縁層２４上に、ゲート電極２５ａを形成する。ゲート電極２５ａは、例えば導電性材料を含む溶液を塗布し、塗布膜に対して加熱等の処理を行なった後、塗布膜をパターニングすることにより形成できる。また、ゲート電極２５ａは、印刷法を用いて形成することもできる。導電性材料としては、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉ、Ｃｕ、Ａｇもしくはこれらを含む合金等の金属材料を用いても、インジウムティンオキサイド（ＩＴＯ）等の金属酸化物材料等を用いてもよい。
【００５５】
以上により、可撓性基板１１上に有機薄膜トランジスタ２０が形成される。この有機薄膜トランジスタ２０の形成プロセスにより、アクティブマトリクス回路１８が形成される。
【００５６】
図９（ａ）は、アクティブマトリクス回路１８を示す要部平面図である。図９（ａ）に示すように、データ線２１と画素電極２２との間に有機薄膜トランジスタ２０が形成され、有機薄膜トランジスタ２０のゲート電極２５ａと接続するゲート線２５が、データ線２１と交差する方向に形成される。ゲート線２５は、ゲート電極２５ａと同時に形成される。
【００５７】
以上のようにして、ディスプレイ用の配線基板が製造される。電気泳動表示デバイス用の配線基板を形成する場合には、以下の工程をさらに経ればよい。
図９（ｂ）に示すように、アクティブマトリクス回路１８の上層に例えばマイクロカプセル２７を分散させたフィルムを形成する。マイクロカプセル２７内には、それぞれ特性の異なる複数種の電気泳動粒子、例えば、電荷および色の異なる２種の電気泳動粒子を含む電気泳動分散液が封入されている。続いて、マイクロカプセルを含むフィルム上に、対向電極２８を形成する。例えば、ＩＴＯ等の透明電極材料からなるシートをラミネートする。なお、対向電極２８を含む対向基板を配線基板に貼り付けてもよい。この場合には、可撓性を有する対向基板を使用する。
【００５８】
以上のようにして、電気泳動表示デバイス用の配線基板が製造される。なお、本発明に係る配線基板は、有機ＥＬデバイス用、液晶デバイス用等にも使用することができ、表示方式に限定はない。
【００５９】
電気泳動表示デバイスでは、ゲート線２５に選択信号（選択電圧）が供給されると、この選択信号が供給されたゲート線２５に接続する有機薄膜トランジスタ２０がオン状態となる。これにより、当該有機薄膜トランジスタ２０に接続されているデータ線２１と画素電極２２とは実質的に導通する。このとき、データ線２１に所望のデータ（電圧）を供給した状態であれば、このデータ（電圧）は画素電極２２に供給される。このとき、画素電極２２と対向電極２８との間に電界が生じ、この電界の方向、強さ等に応じて、マイクロカプセル２７中の電気泳動粒子はいずれかの電極２２または２８に向かって電気泳動する。
【００６０】
一方、この状態から、ゲート線２５への選択信号の供給を停止すると、有機薄膜トランジスタ２０はオフとなり、かかる有機薄膜トランジスタ２０に接続されているデータ線２１と画素電極２２とは非導通状態となる。したがって、ゲート線２５への選択信号の供給および停止、あるいは、データ線２１へのデータの供給および停止を適宜組み合わせて行なうことにより、電気泳動表示装置の表示画素には所望の画像を表示させることができる。
【００６１】
図１０は、本発明の電子機器の例として、フレキシブルディスプレイの概略構成を示す図である。図１０では、非接触に画像情報が配信されるタイプのフレキシブルディスプレイの例を示すが、これに限定されるものではない。
【００６２】
フレキシブルディスプレイ１００は、可撓性基板１１上に形成された画素部１０１と、垂直ドライバ１０２と、水平ドライバ１０３と、ＣＰＵ１０４と、ＲＡＭ１０５、ＲＦ回路１０６と、アンテナ１０７とを有する。各部１０１〜１０７は、可撓性基板１１上に形成された配線１３に接続されている。
【００６３】
画素部１０１は、図９に示したアクティブマトリクス回路１８、マイクロカプセル２７、対向電極２８により構成される。
【００６４】
垂直ドライバ１０２は、画素部１０１のゲート線２５に電気的に接続されており、ＣＰＵ１０４からの信号に基づいて、画素部１０１の画素を選択するための選択信号を出力する。垂直ドライバ１０２は、ゲート線２５の数だけ出力可能なシフトレジスタを備える。
【００６５】
水平ドライバ１０３は、画素部１０１のデータ線２１に電気的に接続されており、画素部１０１の画素によって表示すべきデータに対応するデータ信号を出力する。水平ドライバ１０３は、データ線２１の数だけ出力可能なシフトレジスタを備える。
【００６６】
ＣＰＵ１０４は、中央処理装置であり、所望のソフトウェアプログラムを実行することにより、装置全体の表示動作を制御する。ＲＡＭ１０５は、ＣＰＵ１０４の一時的な作業領域として使用される。
【００６７】
ＲＦ回路１０６は、アンテナ１０７に信号を出力する送信回路と、アンテナ１０７からの信号を受信する受信回路とを有する。アンテナ１０７は、可撓性基板１１の周囲にループ状に設けられている。
【００６８】
太陽電池１０８は、光エネルギーを表示動作に必要な電力に変換する。当該電力は、ＣＰＵ１０４等に供給される。太陽電池１０８は、例えば、ｐｎ接合型、または色素増感型の構造をもつ。ｐｎ接合型の場合には、例えばポリシリコンなどのシリコン系材料を用いて、太陽電池が形成される。色素増感型の場合には、有機材料を用いて、可撓性基板１１に直接太陽電池が形成される。
【００６９】
図１０に示すフレキシブルディスプレイでは、アンテナ１０７により外部からの電波を受信すると、当該電波に載せられている画像情報がＲＦ回路により取り出され、ＣＰＵ１０４により当該画像信号が選択信号とデータ信号とに分けられて、それぞれ垂直ドライバ１０２と水平ドライバ１０３に振り分けて出力される。
【００７０】
上記の本実施形態に係るフレキシブルプレイでは、図１に示した電子素子１５を実装することにより、画素部１０１の周辺回路、例えば、垂直ドライバ１０２、水平ドライバ１０３、ＣＰＵ１０４、ＲＡＭ１０５、ＲＦ回路１０６が形成される。また、画素部１０１は、可撓性基板１１上に直接形成される。太陽電池１０８は、可撓性基板１１上に直接形成しても、他の周辺回路と同様に可撓性基板１１上に転写してもよい。
【００７１】
以上説明したように、本実施形態に係る配線基板の製造方法によれば、可撓性基板１１と基板４０を貼り合わせた際に、画素領域１０１において突起部３１が基板４０に当たることから、画素領域１０１において基板同士が接触することを防止できる。この結果、双方の基板１１，４０の基板間隔を一定にすることができ、全ての電子素子１５に均一かつ必要な圧力をかけることができる。したがって、全ての電子素子１５について、異方性導電接着剤１４を介した電気的導通および機械的接合が得られる。画素領域１０１のアクティブマトリクス回路と重ならない位置に突起部１２を形成することにより、アクティブマトリクス回路の特性に影響を与えることもない。したがって、配線基板の信頼性を向上させることができる。
【００７２】
また、上記配線基板を備えることにより、信頼性を向上させたディスプレイを実現することができる。ポリシリコンＴＦＴを含む電子素子１５を用いて周辺回路を形成することにより、有機ＴＦＴを用いる場合に比べて、駆動能力を向上させたディスプレイを実現することができる。
【００７３】
さらに、可撓性基板１１の画素領域１０１にスイッチング素子として有機ＴＦＴを備えるアクティブマトリクス回路１８を形成することにより、アクティブマトリクス回路１８を塗布法や印刷法により形成することができ、材料やエネルギーの消費を抑制することができる。このため、環境への負荷も少なく、安価に製造することができる。また、画素領域１０１はディスプレイ全体の駆動能力には影響が少ないため、ディスプレイの駆動能力を落とすことなく、上述した製造上のメリットが得られる。
【００７４】
ただし、本発明の電子機器は、上述した可撓性を有する配線基板を備えていればよく、電子ペーパ以外の表示装置例えば、液晶表示装置、有機ＥＬ表示装置等に適用することもできる。
【００７５】
本発明は、上記の実施形態の説明に限定されない。
なお、可撓性基板１１と基板４０とを貼り合わせる工程の前、すなわち電子素子１５を転写する工程の前に、アクティブマトリクス回路（画素回路）の一部または全部を形成しておいてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【図面の簡単な説明】
【００７６】
【図１】第１実施形態に係る配線基板の断面図である。
【図２】電子素子と可撓性基板の間の領域における拡大断面図である。
【図３】第１実施形態に係る配線基板の製造における工程断面図である。
【図４】第１実施形態に係る配線基板の製造における工程図である。
【図５】第１実施形態に係る配線基板の製造における工程断面図である。
【図６】第１実施形態に係る配線基板の製造における工程断面図である。
【図７】第１実施形態に係る配線基板の製造における工程断面図である。
【図８】第１実施形態に係る配線基板の製造における工程断面図である。
【図９】第１実施形態に係る配線基板の製造における工程図である。
【図１０】電子機器の例として、フレキシブルディスプレイの概略構成を示す図である。
【符号の説明】
【００７７】
１０…配線基板、１１…可撓性基板、１２…突起部、１３…配線、１４…異方性導電接着剤、１４ａ…導電性粒子、１４ｂ…バインダ、１５…電子素子、１６…薄膜トランジスタ、１７…端子、１８…アクティブマトリクス回路、２０…有機薄膜トランジスタ、２１ａ…ソース電極、２１…データ線、２２ａ…ドレイン電極、２２…画素電極、２３…有機半導体層、２４…ゲート絶縁層、２５ａ…ゲート電極、２５…ゲート線、２７…マイクロカプセル、２８…対向電極、３０…支持基板、４０…基板、４１…剥離層、４２…下地層、４３ａ…アモルファスシリコン層、４３…ポリシリコン層、４４…ゲート絶縁膜、４５…ゲート電極、４６…層間絶縁膜、４７…ソース電極、４８…ドレイン電極、１００…フレキシブルディスプレイ、１０１…画素部、１０２…垂直ドライバ、１０３…水平ドライバ、１０４…ＣＰＵ、１０５…ＲＡＭ、１０６…ＲＦ回路、１０７…アンテナ、１０８…太陽電池
【図１】
2008124387.tif 000003
【図２】
2008124387.tif 000004
【図３】
2008124387.tif 000005
【図４】
2008124387.tif 000006
【図５】
2008124387.tif 000007
【図６】
2008124387.tif 000008
【図７】
2008124387.tif 000009
【図８】
2008124387.tif 000010
【図９】
2008124387.tif 000011
【図１０】
2008124387.tif 000012