(57)【要約】【課題】信号対雑音比（Ｓ／Ｎ比)を向上でき、出力誤差を低減できるランプ波発生回路およびＡＤコンバータを提供する。【解決手段】ランプ波発生回路は、一定時間毎に一定の電荷を発生する電荷供給部２１と、前記電荷供給部から発生した電荷を蓄積して電圧に変換する積分回路２２と、前記積分回路の出力電圧のノイズ値を減衰した電圧を出力端子に出力する減衰部２３とを具備する。【選択図】      図３
2008124726.tif 000002
【特許請求の範囲】
【請求項１】
一定時間毎に一定の電荷を発生する電荷供給部と、
前記電荷供給部から発生した電荷を蓄積して電圧に変換する積分回路と、
前記積分回路の出力電圧のノイズ値を減衰した電圧を出力端子に出力する減衰部とを具備すること
を特徴とするランプ波発生回路。
【請求項２】
前記減衰部は、出力電圧の減衰率または出力電圧の電圧値が可変であること
を特徴とする請求項１に記載のランプ波発生回路。
【請求項３】
前記減衰部は、一端が電源に接続された第１可変電圧源と、一端が前記積分回路の出力に接続された第１可変抵抗と、第１入力が前記第１可変電圧源の他端に接続され第２入力が前記第１可変抵抗に他端に接続され出力が前記出力端子に接続された比較部と、一端が前記第１可変抵抗の他端に接続され他端が前記出力端子に接続された第２可変抵抗とを備えること
を特徴とする請求項１または２に記載のランプ波発生回路。
【請求項４】
前記電荷供給部は、一端が電源に接続された第２可変電圧源と、一端が前記第２可変電圧源の他端に接続された第１スイッチと、一端が前記第１スイッチの他端に接続され他端が前記積分回路の入力に接続された第２スイッチと、電極の一方が前記電源に接続され電極の他方が前記第２スイッチの一端に接続されたキャパシタとを備えること
を特徴とする請求項１乃至３のいずれか１項に記載のランプ波発生回路。
【請求項５】
一定時間毎に一定の電荷を発生する電荷供給部と、前記電荷供給部から発生した電荷を蓄積して電圧に変換する積分回路と、前記積分回路の出力電圧のノイズ値を減衰した電圧を出力端子に出力する減衰部とを備えたランプ波発生部と、
前記ランプ波発生回路の出力電圧がリファレンス電圧として入力され、デジタル信号を出力するように構成されたコンバータ部とを具備すること
を特徴とするＡＤコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ランプ波発生回路およびＡＤコンバータに関し、例えば、特に、ランプ波発生回路から出力されるランプ波形の傾きが小さい場合のＡＤコンバータ等に適用されるものである。
【背景技術】
【０００２】
従来より、例えば、出力回路と、コンバータ回路等を備えたＡＤコンバータがある。上記出力回路は、アナログ信号を発生しリファレンス信号としてコンバータ回路に出力する。コンバータ回路は、上記出力回路からのリファレンス信号を受けて、所望のデジタル信号を出力する（例えば、特許文献１参照）。
【０００３】
しかし、出力回路が出力するランプ波等のリファレンス信号には、周辺回路からのノイズや、出力回路自身の持つノイズなど、あらゆるノイズが含まれている。そのため、リファレンス信号の信号対雑音比（Ｓ／Ｎ比：signal-to-noise ratio）が劣化するという問題がある。特に、リファレンス信号のランプ波の傾きが変わった場合でも、ランプ波に含まれるノイズの大きさは変わらないことから、ランプ波形の傾きを小さくすればするほど、Ｓ／Ｎ比の劣化の問題がより大きくなる。
【０００４】
結果、これを入力信号として受けるコンバータ回路の出力誤差が増大し、ＡＤコンバータの出力信号の出力誤差が増大する。
【０００５】
上記のように、従来のランプ波発生回路およびＡＤコンバータは、Ｓ／Ｎ比が劣化し、出力誤差が増大するという問題があった。
【特許文献１】特開２００６−８１２０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
この発明は、信号対雑音比（Ｓ／Ｎ比)を向上でき、出力誤差を低減できるランプ波発生回路およびＡＤコンバータを提供する。
【課題を解決するための手段】
【０００７】
この発明の一態様によれば、一定時間毎に一定の電荷を発生する電荷供給部と、前記電荷供給部から発生した電荷を蓄積して電圧に変換する積分回路と、前記積分回路の出力電圧のノイズ値を減衰した電圧を出力端子に出力する減衰部とを具備するランプ波発生回路を提供できる。
【０００８】
この発明の一態様によれば、一定時間毎に一定の電荷を発生する電荷供給部と、前記電荷供給部から発生した電荷を蓄積して電圧に変換する積分回路と、前記積分回路の出力電圧のノイズ値を減衰した電圧を出力端子に出力する減衰部とを備えたランプ波発生部と、前記ランプ波発生回路の出力電圧がリファレンス電圧として入力され、デジタル信号を出力するように構成されたコンバータ部とを具備するＡＤコンバータを提供できる。
【発明の効果】
【０００９】
この発明によれば、信号対雑音比（Ｓ／Ｎ比)を向上でき、出力誤差を低減できるランプ波発生回路およびＡＤコンバータが得られる。
【発明を実施するための最良の形態】
【００１０】
以下、この発明の実施形態について図面を参照して説明する。尚、この説明においては、全図にわたり共通の部分には共通の参照符号を付す。
【００１１】
[第１の実施形態]
まず、図１乃至図４を用いて、この発明の第１の実施形態に係るＡＤコンバータおよびランプ波発生回路の基本構成例について説明する。
【００１２】
＜１−１．ＡＤコンバータの基本構成例＞
図１は、この実施形態に係るＡＤコンバータを示すブロック図である。図示するように、ＡＤコンバータ１０は、リファレンス信号Ｖrefを発生するランプ波発生回路１１と、それぞれに上記リファレンス信号Ｖrefが入力されデジタル信号ＤＳを出力する複数のコンバータ回路１２により構成されている。
【００１３】
ランプ波発生回路１１は、所望のカウンタ信号ＣＳのタイミングと同期して、リファレンス信号Ｖrefを出力するように構成されている。
【００１４】
コンバータ回路１２のそれぞれは、リファレンス信号Ｖrefを共通入力として受け、所定のデジタル信号ＤＳを出力するように構成されており、入力信号保持部１６、比較回路１５、ラッチ回路１７を備えている。例えば、コンバータ回路１２は、一ＡＤコンバータ１０あたり数十個〜数千個程度のオーダーで設けられている。
【００１５】
入力信号保持部１６は、入力信号Ｖinを受けて、この入力信号Ｖinを保持し、比較回路の負（−）側入力端子に入力信号Ｖinを出力するように構成されている。
【００１６】
比較回路１５は、正（＋）側入力端子に入力されたリファレンス信号Ｖrefと、負（−）側入力端子に入力された入力信号Ｖinを比較し、デジタル信号としてラッチ回路１７に出力する。
【００１７】
ラッチ回路１７は、上記デジタル信号の出力タイミングとカウンタ信号ＣＳのタイミングにより、デジタル信号ＤＳを保持し、その後出力するように構成されている。
【００１８】
＜１−２.コンバータ回路の構成例＞
次に、具体的に、コンバータ回路１２の構成例について、図２を用いて説明する。図２は、コンバータ回路１２の構成例を示す回路図である。
【００１９】
図示するように、コンバータ回路１２は、比較回路（この場合、チョッパ型コンパレータ）１５、信号保持部１６、ラッチ回路１７を備えている。
【００２０】
比較回路（チョッパ型コンパレータ）１５は、スイッチＳ１、Ｓ３、Ｓ４、インバータ１９−１、１９−２により構成されている。
【００２１】
スイッチＳ１は、制御信号により入力信号Ｖinのオン／オフを制御し、その一端は入力信号Ｖinが入力される入力端子１８に接続され、他端はキャパシタＣ１、Ｃ３の共通ノードに接続されている。
【００２２】
スイッチＳ３の一端は、インバータ１９−１の入力に接続され、他端はインバータ１９−１の出力に接続されている。
【００２３】
スイッチＳ４の一端は、インバータ１９−２の入力に接続され、他端はインバータ１９−２の出力に接続されている。
【００２４】
インバータ１９−１は、入力を反転するように構成され、入力はキャパシタＣ１の電極の他方に接続され、出力はキャパシタＣ２の電極の一方に接続されている。
【００２５】
インバータ１９−２は、入力を反転するように構成され、入力はキャパシタＣ２の電極の他方に接続され、出力はラッチ回路１７の入力に接続されている。
【００２６】
入力信号保持部１６は、スイッチＳ２、キャパシタＣ１、Ｃ２、Ｃ３により構成されている。
【００２７】
スイッチＳ２は、ランプ波発生回路１１からのリファレンス電圧Ｖrefのオン／オフを制御し、一端はランプ波発生回路１１の出力に接続され、他端はキャパシタＣ３の電極の一方に接続されている。
【００２８】
キャパシタＣ３は、リファレンス電圧Ｖrefを保持し、電極の他方はキャパシタＣ１の電極の一方に接続されている。
【００２９】
キャパシタＣ１は、入力信号を保持し、電極の他方はインバータ１９−１の入力に接続されている。
【００３０】
キャパシタＣ２は、入力信号を保持し、電極の一方はインバータ１９−１の出力に接続され、電極の他方はインバータ１９−２の入力に接続されている。
【００３１】
＜１−３.ランプ波発生回路の基本構成例＞
次に、ランプ波発生回路の基本構成例について、図３を用いて説明する。図３は、この実施形態に係るランプ波発生回路の基本構成例を示すブロック図である。
【００３２】
図示するように、ランプ波発生回路１１は、電荷供給回路（電荷供給部）２１、積分回路２２、減衰回路（減衰部またはアッテネータ）２３を備えている。
【００３３】
電荷供給回路（電荷供給部）２１は、一定時間毎に一定の電荷を発生するように構成されている。本例の場合、電荷供給回路２１は、一端が接地電源ＧＮＤに接続され、他端が積分回路２２の入力に接続された可変電流源２６を備えている。ここで、電荷発生回路２１は、その電流値が可変であるように構成された可変電流源２６を備えているため、積分回路２２から出力されるランプ波（後述するランプ波３１）は、可変電流源２６の電流値を変化させることにより、所望の傾き（後述する傾きα３３）を得ることも可能である。
【００３４】
尚、電荷供給回路２１は、後述するようにこの構成には限られない。また、ここでは可変電流源２６の一端を接地電源ＧＮＤに接続しているが、一端を基準電源Ｖddに接続することも可能である。
【００３５】
積分回路２２は、前記電荷供給部から発生した電荷を蓄積して電圧に変換するように構成されている。本例の場合、積分回路２２は、キャパシタＣ０、電圧源２７、およびオペアンプ２８を備えている。
【００３６】
キャパシタＣ０は、電荷供給回路２１から出力された電荷を保持するように構成され、電極の一方が電荷供給回路２１の出力に接続され、電極の他方が減衰回路２３の入力に接続されている。
【００３７】
電圧源２７は、一端が接地電源ＧＮＤに接続され、他端がオペアンプ２８の正（＋）側入力端子に接続されている。
【００３８】
オペアンプ２８は、負（−）側、正（＋）側入力端子に入力される信号の差に応じた出力信号（後述するランプ波３１）を減衰回路に出力するように構成され、出力が減衰回路２３の入力に接続されている。
【００３９】
減衰回路（アッテネータ）２３は、上記積分回路２２の出力電圧のノイズ値を減衰した電圧を出力端子２５に出力するように構成されている。
【００４０】
＜２.ランプ波発生回路の基本動作例＞
次に、ランプ波発生回路１１の基本動作例について、図４を用いて説明する。図４は、この実施形態に係るランプ波発生回路の動作を説明するための図であり、時間［time］−出力電圧［Ｖ］との関係を示すものである。
【００４１】
まず、電荷供給回路２１に発生した電荷は、積分回路２２に入力される。
【００４２】
続いて、図示するように、積分回路２２は、入力された電荷によりランプ波形３１を減衰回路２３に出力する。この際、ランプ波形３１は、傾きα３１であって、周辺回路からのノイズや発生回路１１自身の持つノイズなどを含んだノイズＮＳ３１を有している。
【００４３】
続いて、減衰回路２３は、上記ランプ波形３１のノイズ値および電圧値を減衰したランプ波形３３をリファレンス電圧Ｖrefとして出力端子２５に出力する。そのため、このランプ波形３３が包含するノイズＮＳ３３は上記ノイズＮＳ３１よりも小さく（ノイズ：ＮＳ３３＜ＮＳ３１）、傾きα３３は上記傾きα３１よりも小さい（傾き：α３３＜α３１）。
【００４４】
上記のようにノイズを低減できるため、積分回路２２の出力から同じ傾き（α３３）のランプ波形を得るよりも、リファレンス信号Ｖrefの信号対雑音比（Ｓ／Ｎ比：signal-to-noise ratio）［ｄB］を向上することができる。ここで、上記信号対雑音比（Ｓ／Ｎ比）とは、基準信号レベル（signal level）を雑音信号レベル（noise level）で割ったものである。
【００４５】
結果、出力端子２５から出力されるリファレンス電圧Ｖrefにより、所望のカウンタ信号ＣＳ１のタイミングで、入力信号Ｖinをデジタル信号ＤＳに変換して出力することができる。
【００４６】
ここで、入力信号Ｖinのレンジが狭く、ランプ波形３３の傾きを小さくする必要がある場合に、出力誤差に対するＳ／Ｎ比の劣化の影響が大きくなる。しかし、この場合であっても、減衰回路２３により、そのノイズ値を低減（ＮＳ３１→ＮＳ３３）したリファレンス電圧Ｖrefを出力することができるため、ＡＤコンバータ１０の出力誤差を低減することができる。
【００４７】
＜３.減衰回路の構成例＞
次に、この実施形態に係る減衰回路の構成例について、図５を用いて説明する。図５は、この実施形態に係る減衰回路２３の構成例を示す回路図である。
【００４８】
図示するように、減衰回路２３は、その抵抗値が可変であるように構成された可変抵抗Ｒ１、Ｒ２を備えている。
【００４９】
可変抵抗Ｒ１の一端は接地電源ＧＮＤに接続され、他端は出力端子２５に接続されている。可変抵抗Ｒ２の一端は出力端子２５に接続され、他端は積分回路２２の出力に接続されている。
【００５０】
このように、この減衰回路２３が２つ可変抵抗Ｒ１、Ｒ２を備え、これらを積分回路２２の出力に配置することにより、積分回路２２から出力されたランプ波形３１のノイズ値および電圧値を減衰することができる。
【００５１】
この構成例の場合のノイズ値および電圧値の減衰率は、可変抵抗Ｒ１、Ｒ２の抵抗値をそれぞれＲ１、Ｒ２とした場合、Ｒ１／（Ｒ１＋Ｒ２）、と表される。そのため、この値は常に１以下とすることができる。また、可変抵抗Ｒ１、Ｒ２の抵抗値を選択することと、電荷発生回路２１の可変電流源２６の電流値を選択することの組み合わせにより、ランプ波形３３の傾きを入力信号Ｖinのレンジに合わせて選択することができる点で有利である。
【００５２】
＜４.この実施形態に係る効果＞
上記のように、この実施形態に係るランプ波発生回路１１およびＡＤコンバータ１０によれば、下記（１）乃至（３）の効果が得られる。
【００５３】
（１）信号対雑音比（Ｓ／Ｎ比)を向上でき、出力誤差を低減できる。
【００５４】
この実施形態に係るランプ波発生回路１１は、積分回路２２の出力電圧のノイズ値を減衰した出力電圧を出力端子２５に出力するように構成された減衰回路（アッテネータ）２３を備えている。
【００５５】
このように、減衰回路２３が、ノイズ成分を含んだ出力電圧を減衰することにより、図４に示すように、積分回路２２の出力波形であるランプ波形３１のノイズ値を減衰したランプ波形３３を出力端子２５にリファレンス電圧Ｖrefとして出力することができる。そのため、このランプ波形３３が包含するノイズ値ＮＳ３３は、上記ノイズ値ＮＳ３１よりも小さい（ノイズ値：ＮＳ３３＜ＮＳ３１）。
【００５６】
例えば、図５に示す構成例の場合の減衰率は、Ｒ１／（Ｒ１＋Ｒ２）、で表され、その値を常に１以下とすることができる。
【００５７】
このように、積分回路２２の出力から同じ傾き（α３３）のランプ波形を得るよりも、出力波形３３のノイズを低減できるため、リファレンス信号Ｖrefの信号対雑音比（Ｓ／Ｎ比：signal-to-noise ratio）を向上することができる。
【００５８】
結果、出力端子２５から出力されるリファレンス電圧Ｖrefにより、所望のカウンタ信号ＣＳ１のタイミングで、入力信号Ｖinをデジタル信号ＤＳに変換して出力することができ、ＡＤコンバータ１０の出力誤差を低減することができる。
【００５９】
さらに、可変抵抗Ｒ１、Ｒ２の抵抗値を選択することと、電荷発生回路２１の可変電流源２６の電流値を選択することの組み合わせにより、ランプ波形３３の傾きを入力信号Ｖinのレンジに合わせて選択することができる。
【００６０】
そのため、例えば、図４に示すように、ランプ波形３３の傾きα３３を、ランプ波形３１の傾きα３１よりも小さく（傾き：α３３＜α３１）することができる。
【００６１】
（２）ランプ波発生回路１１の出力波形の傾きが小さい場合であっても、出力誤差を低減することができる。
【００６２】
ここで、ランプ波発生回路１１のランプ波形３３の傾きが小さい場合には、出力誤差に対するＳ／Ｎ比の劣化の影響が大きくなる。しかし、本例では、このような場合であっても、減衰回路２３により、そのノイズ値を低減（ＮＳ３１→ＮＳ３３）したリファレンス電圧Ｖrefを出力することができる。
【００６３】
そのため、ランプ波発生回路１１の出力波形の傾きが小さい場合であっても、ＡＤコンバータ１０の出力誤差を低減することができる。
【００６４】
（３）マルチチャンネル化に対して有利である。
【００６５】
ＡＤコンバータ１０は、リファレンス信号Ｖrefを発生するランプ波発生回路１１と、それぞれに上記リファレンス信号Ｖrefが入力されデジタル信号ＤＳを出力する複数のコンバータ回路１２により構成されている。例えば、コンバータ回路１２は、一ＡＤコンバータ１０あたり数十個〜数千個程度のオーダーで設けられるものである。
【００６６】
上記のように、本例に係るランプ波発生回路１１からコンバータ回路１２に入力されるリファレンス信号Ｖrefは、そのノイズ値が低減され、信号対雑音比（Ｓ／Ｎ比）が向上されたものである。そのため、コンバータ回路１２から出力誤差を低減したデジタル信号ＤＳをそれぞれ出力できる点で、マルチチャンネル化に対して有利である。
【００６７】
このように、例えば、コンバータ回路１２が一ＡＤコンバータあたり数十個〜数千個程度設けられるような多数のチャネルを有するＡＤコンバータに適用する場合に、より有利である。
【００６８】
ここで、マルチチャネル化に対して有利であるためには、以下の２つ条件を満たすことが望ましい。
【００６９】
第１に、リファレンス信号Ｖref発生回路１１の大きさに比べ、1つ1つのコンバータ回路１２が非常に小さいことである。
【００７０】
第２に、リファレンス信号Ｖrefが全コンバータ回路１２で共有できることである。
【００７１】
＜５．電荷供給回路２１のその他の構成例＞
次に、電荷供給回路２１のその他の構成例について、図６乃至図１２を用いて説明する。
【００７２】
＜５−１．電荷供給回路２１の一構成例＞
図６に示すように、この例の電荷供給回路２１は、可変電圧源Ｖb、ＮＭＯＳトランジスタＮ１を備えている。
【００７３】
可変電圧源Ｖbは、その電圧値が可変であるように構成され、一端が接地電源ＧＮＤに接続され、他端がＮＭＯＳトランジスタＮ１のゲートに接続されている。ＮＭＯＳトランジスタＮ１のソースは接地電源ＧＮＤに接続され、ドレインは積分回路２２の入力に接続されている。
【００７４】
この例の電荷供給回路２１によれば、可変電圧源Ｖbの出力バイアスにより電流値を変化することにより、ＮＭＯＳトランジスタＮ１の出力を制御することができ、積分回路２２から出力されるランプ波形３１の傾きα３１およびランプ波形３３の傾きα３３を制御することができる点で有利である。
【００７５】
＜５−２．電荷供給回路２１の一構成例＞
図７に示すように、この例の電荷供給回路２１は、可変電圧源Ｖb、ＰＭＯＳトランジスタＰ１を備えている。この例は、上記＜５−１．＞の場合の電圧関係を逆電位とした構成例である。
【００７６】
可変電圧源Ｖbは、その電圧値が可変であるように構成され、一端が接地電源ＧＮＤに接続され、他端がＰＭＯＳトランジスタＰ１のゲートに接続されている。ＰＭＯＳトランジスタＰ１のソースは基準電源Ｖddに接続され、ドレインは積分回路２２の入力に接続されている。
【００７７】
この例の電荷供給回路２１によれば、上記＜５−１．＞の場合と同様の効果を得ることができる。さらに、電圧関係を逆電位とする場合には、必要に応じて、本例の構成とすることが可能である。
【００７８】
＜５−３．電荷供給回路２１の一構成例＞
図８に示すように、この例の電荷供給回路２１は、可変電圧源Ｖb1、Ｖb2、ＮＭＯＳトランジスタＮ２、Ｎ３を備えている。
【００７９】
可変電圧源Ｖb1は、その電圧値が可変であるように構成され、一端が接地電源ＧＮＤに接続され、他端がＮＭＯＳトランジスタＮ２のゲートに接続されている。可変電圧源Ｖb2は、その電圧値が可変であるように構成され、一端が接地電源ＧＮＤに接続され、他端がＮＭＯＳトランジスタＮ３のゲートに接続されている。
【００８０】
ＮＭＯＳトランジスタＮ２のソースは接地電源ＧＮＤに接続され、ドレインはＮＭＯＳトランジスタＮ３のソースに接続されている。ＮＭＯＳトランジスタＮ３のドレインは積分回路２２の入力に接続されている。
【００８１】
この例の電荷供給回路２１によれば、ＮＭＯＳトランジスタＮ２、Ｎ３が縦続接続（いわゆるカスコード接続）されているため、上記＜５−１.＞、＜５−２.＞の場合と比較して、ＮＭＯＳトランジスタＮ２、Ｎ３に流れる電流が、積分回路２２からの信号の影響を受けにくく、電荷を安定して供給できる点で有効である。
【００８２】
この際、ＮＭＯＳトランジスタＮ２、Ｎ３のゲートにかかる電圧の関係がＶb2＞Ｖb1であることが動作上で望ましい。また、このバイアスＶb１、Ｖb2により電流値を変化でき、積分回路２２から出力されるランプ波形３１の傾きα３１およびランプ波形３３の傾きα３３を制御できる。
【００８３】
＜５−４．電荷供給回路２１の一構成例＞
図９に示すように、この例の電荷供給回路２１は、可変電圧源Ｖb1、Ｖb2、ＰＭＯＳトランジスタＰ２、Ｐ３を備えている。この例は、上記＜５−３．＞の場合の電圧関係を逆電位とした構成例である。
【００８４】
可変電圧源Ｖb1は、その電圧値が可変であるように構成され、一端が接地電源ＧＮＤに接続され、他端がＰＭＯＳトランジスタＰ２のゲートに接続されている。可変電圧源Ｖb2は、その電圧値が可変であるように構成され、一端が接地電源ＧＮＤに接続され、他端がＰＭＯＳトランジスタＰ３のゲートに接続されている。
【００８５】
ＰＭＯＳトランジスタＰ２のソースはＰＭＯＳトランジスタＰ３のドレインに接続され、ドレインは積分回路２２の入力に接続されている。ＰＭＯＳトランジスタＮ３のソースは基準電源Ｖddに接続されている。
【００８６】
この例の電荷供給回路２１によれば、上記＜５−３．＞の場合と同様の効果を得ることができる。さらに、電圧関係を逆電位とする場合には、必要に応じて、本例の構成とすることが可能である。
【００８７】
＜５−５．電荷供給回路２１の一構成例＞
図１０に示すように、この例の電荷供給回路２１は、可変電圧源Ｖb、および抵抗Ｒ０を備えている。
【００８８】
可変電圧源Ｖbは、一端が接地電源ＧＮＤに接続されている。抵抗Ｒ０は、一端が可変電圧源Ｖbの他端に接続され、他端が積分回路２２の入力に接続されている。
【００８９】
必要に応じて、本例のような構成を適用することが可能である。
【００９０】
＜５−６．電荷供給回路２１の一構成例＞
図１１に示すように、この例の電荷供給回路２１は、スイッチＳ６、Ｓ７、およびキャパシタＣ５からなるスイッチトキャパシタと、可変電圧源Ｖb、およびキャパシタＣ５を備えている。
【００９１】
可変電圧源Ｖbは、一端が接地電源ＧＮＤに接続されている。スイッチＳ６の一端は課可変電圧源Ｖbの他端に接続され、他端はスイッチＳ７の一端に接続されている。スイッチＳ７の他端は、積分回路２２の入力に接続されている。キャパシタＣ５の電極の一方は接地電源ＧＮＤに接続され、電極の他方はスイッチＳ７の一方に接続されている。
【００９２】
必要に応じて、本例のような構成を適用することが可能である。
【００９３】
＜５−７．電荷供給回路２１の一構成例＞
図１２に示すように、この例の電荷供給回路２１は、ＮＭＯＳトランジスタＮ５、Ｎ６、スイッチＳ８、Ｓ９を備えることにより、電流を調整できる構成例である。
【００９４】
ＮＭＯＳトランジスタＮ５のソースは接地電源ＧＮＤに接続され、ドレインはスイッチＳ８の一端に接続されている。ＮＭＯＳトランジスタＮ６のソースは接地電源ＧＮＤに接続され、ドレインはスイッチＳ９の一端に接続されている。スイッチＳ８、Ｓ９の他端は、積分回路２２の入力に接続されている。
【００９５】
必要に応じて、この例の電荷供給回路２１のような構成を適用することが可能である。
【００９６】
尚、ここでは、ＮＭＯＳトランジスタＮ５、Ｎ６、スイッチＳ８、Ｓ９と、トランジスタとスイッチのセットを２セット備える電源供給回路２１を一例として示した。しかし、これに限られず、トランジスタとスイッチのセットが複数セット（Ｎセット）ある場合であっても同様に適用することができる。
【００９７】
［第２の実施形態（減衰回路のその他の構成例）］
次に、第２の実施形態に係るランプ波発生回路およびＡＤコンバータについて、図１３を用いて説明する。この実施形態は、減衰回路のその他の構成例に関するものである。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。
【００９８】
図示するように、この実施形態に係る減衰回路２３は、可変抵抗Ｒ５、Ｒ６、可変電圧源Ｖa、オペアンプ２９を備えている点で、上記第１の実施形態と相違している。
【００９９】
可変抵抗Ｒ５の一端は積分回路２２の出力に接続され、他端はオペアンプ２９の負（−）側入力端子に接続されている。可変抵抗Ｒ６の一端は可変抵抗Ｒ５の他端に接続され、他端はオペアンプ２９の出力端子に接続されている。可変電圧源Ｖaの一端は、接地電源ＧＮＤに接続され、他端はオペアンプ２９の正（＋）側入力端子に接続されている。
【０１００】
この実施形態に係る減衰回路２３が上記構成であることにより、積分回路２２から出力されたランプ波形３１を減衰させたランプ波形３３を出力することができる。
【０１０１】
この実施形態に係る減衰回路２３の出力電圧のノイズ値および電圧値の減衰率は、−Ｒ６／Ｒ５で表される。本例の場合、減衰率は負となり、入力と出力の位相が逆になるため、積分回路２２からは所望のランプ波形と逆の位相で出力を得る必要がある。
【０１０２】
上記のように、この実施形態に係るランプ波発生回路およびＡＤコンバータによれば、上記（１）乃至（３）と同様の効果が得られる。
【０１０３】
さらに、この実施形態に係る減衰回路２３は、可変抵抗Ｒ５、Ｒ６、可変電圧源Ｖaを備えている。
【０１０４】
可変抵抗Ｒ５、Ｒ６の抵抗値、および可変電圧源Ｖaの電圧値を選択することにより、前段の可変電流源２６と組み合わせて、ランプ波形３３の傾きα３３を入力レンジに合わせて変化させることができる点で有利である。尚、この際、可変抵抗Ｒ５、Ｒ６の抵抗値を、−Ｒ６／Ｒ５が−１よりも小さくなるように選択することにより、積分回路２２から出力されるランプ３１の傾きα３１よりも、ランプ波形３３の傾きα３３を増幅（減衰ではなく）することも可能である。
【０１０５】
［第３の実施形態（減衰回路のその他の構成例）］
次に、第３の実施形態に係るランプ波発生回路およびＡＤコンバータについて、図１４を用いて説明する。この実施形態は、減衰回路のその他の構成例に関するものである。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。
【０１０６】
図示するように、この実施形態に係る減衰回路２３は、可変キャパシタＣ５、Ｃ６、可変電圧源Ｖa、オペアンプ２９を備えている点で、上記第１の実施形態と相違している。
【０１０７】
可変キャパシタＣ５の電極の一方は、積分回路２２の出力に接続され、電極の他方はオペアンプ２９の負（−）側入力端子に接続されている。可変キャパシタＣ６の電極の一方は可変キャパシタＣ５の電極の他方に接続され、電極の他方はオペアンプ２９の出力端子に接続されている。可変電圧源Ｖaの一端は、接地電源ＧＮＤに接続され、他端はオペアンプ２９の正（＋）側入力端子に接続されている。
【０１０８】
この実施形態に係る減衰回路２３が上記構成であることにより、積分回路２２から出力されたランプ波形３１を減衰させたランプ波形３３を出力することができる。
【０１０９】
この実施形態に係る減衰回路２３の減衰率は、−Ｃ５／Ｃ６で表される。本例の場合、減衰率は負となり、入力と出力の位相が逆になるため、積分回路２２からは所望のランプ波形と逆の位相で出力を得る必要がある。
【０１１０】
上記のように、この実施形態に係るランプ波発生回路およびＡＤコンバータによれば、上記（１）乃至（３）と同様の効果が得られる。
【０１１１】
さらに、この実施形態に係る減衰回路２３は、可変キャパシタＣ５、Ｃ６、可変電圧源Ｖaを備えている。
【０１１２】
可変キャパシタＣ５、Ｃ６の容量値、および可変電圧源Ｖaの電圧値を選択することにより、前段の可変電流源２６と組み合わせて、ランプ波形３３の傾きα３３を入力レンジに合わせて変化させることができる点で有利である。尚、この際、可変キャパシタＣ５、Ｃ６の容量値を、−Ｃ５／Ｃ６が−１よりも小さくなるように選択することにより、積分回路２２から出力されるランプ３１の傾きα３１よりも、ランプ波形３３の傾きα３３を増幅（減衰ではなく）することも可能である。
【０１１３】
［比較例（減衰回路を備えない場合の一例）］
次に、上記第１乃至第３の実施形態に係るランプ波発生回路およびＡＤコンバータと比較するために、比較例の係るランプ波発生回路について、図１５乃至図１７を用いて説明する。図１５、図１６は、比較例の係るランプ波発生回路の構成例を示す回路図である。この説明において、上記第１の実施形態と重複する部分の詳細な説明を省略する。
【０１１４】
＜構成例＞
図示するように、この比較例に係るランプ波発生回路１１１はいずれも、ランプ波形出力回路１１１の最終段には積分回路１２２もしくはボルテージフォロア回路１３０が設けられているが、減衰回路２３が設けられていない点で上記第１の実施形態と相違している。
【０１１５】
そのため、前段の回路や周辺のデジタル回路からのノイズや、自身１１１のもつノイズなど、あらゆるノイズを含んだランプ波形がリファレンス信号Ｖref´として出力される点で上記第１の実施形態と相違する。
【０１１６】
＜ランプ波発生回路１１１の動作例＞
次に、この比較例に係るランプ波発生回路１１１の動作例について、図１７を用いて説明する。図１７は、この比較例に係るランプ波発生回路１１１の動作波形を示す図であり、時間［time］−出力電圧［Ｖ］との関係を示すものである。
【０１１７】
図示するように、出力端子１２５からリファレンス信号Ｖref´として出力されるランプ波形は、波形Ｗ０および波形Ｗ１として表されている。波形Ｗ０は傾きが大きい場合のランプ波形であり、波形Ｗ１は傾きが小さい場合のランプ波形である。
【０１１８】
この比較例では、減衰回路２３が設けられていないため、いずれの波形Ｗ０、波形Ｗ１にもノイズが減衰されていない状態で、リファレンス信号Ｖref´として出力されている。
【０１１９】
例えば、波形Ｗ０の信号値をＳ０、ノイズ値の大きさをＮ０とし、波形Ｗ１の信号値をＳ１、ノイズ値の大きさをＮ１とする場合を考える（但し、ノイズ値：Ｎ０＝Ｎ１、信号値：Ｓ１＝Ｓ０×０．５）。この場合、波形Ｗ０の信号対雑音比（Ｓ／Ｎ比)がＳ０／Ｎ０である。一方、波形Ｗ１の信号対雑音比（Ｓ／Ｎ比)は、Ｓ１／Ｎ１＝Ｓ０／Ｎ０×０．５である。そのため、波形Ｗ１のＳ／Ｎ比は、波形Ｗ０のＳ／Ｎと比べ、５０％程度劣化する。
【０１２０】
このように、ランプ波形の傾きが変わってもノイズ値の大きさは変わらない（ノイズ値：Ｎ０＝Ｎ１）ことから、ランプ波形の傾きを小さくすればするほどＳ／Ｎ比が劣化することが分かる。
【０１２１】
そのため、例えば、図示するように、ランプ波形Ｗ１の場合の出力端子１２５から出力されるリファレンス電圧Ｖref´は、所望のカウンタ信号ＣＳ１のより早いカウンタ信号ＣＳ０のタイミングで、出力誤差ΔＣＳを有するデジタル信号ＤＳ´として出力されてしまう。
【０１２２】
その結果、ランプ波形の傾きが小さい場合（Ｗ１）に、Ｓ／Ｎ比の劣化の影響がより大きくなり、ＡＤコンバータの出力誤差が増大する。
【０１２３】
尚、上記説明においては、（可変）電圧源及び（可変）電流源の一端は、全て接地電源ＧＮＤに接続している場合を一例として説明した。しかし、これに限らず、（可変）電圧源及び（可変）電流源の一端が固定電源に接続される限り同様に適用することができる。そのため、（可変）電圧源及び（可変）電流源の接地電源ＧＮＤに接続されている一端を基準電源Ｖddに接続することも可能である。
【０１２４】
以上、第１乃至第３の実施形態および比較例を用いて本発明の説明を行ったが、この発明は上記各実施形態および比較例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施形態および比較例には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施形態、変形例、および比較例に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【０１２５】
【図１】この発明の第１の実施形態に係るＡＤコンバータを示すブロック図。
【図２】第１の実施形態に係るコンバータ回路を示す回路図。
【図３】第１の実施形態に係るランプ波発生回路（基本構成例）を示す回路図。
【図４】第１の実施形態に係るランプ波発生回路を説明するためのランプ波形を示す図。
【図５】第１の実施形態に係るランプ波発生回路を示す回路図。
【図６】第１の実施形態に係る電荷供給回路の一構成例を示す回路図。
【図７】第１の実施形態に係る電荷供給回路の一構成例を示す回路図。
【図８】第１の実施形態に係る電荷供給回路の一構成例を示す回路図。
【図９】第１の実施形態に係る電荷供給回路の一構成例を示す回路図。
【図１０】第１の実施形態に係る電荷供給回路の一構成例を示す回路図。
【図１１】第１の実施形態に係る電荷供給回路の一構成例を示す回路図。
【図１２】第１の実施形態に係る電荷供給回路の一構成例を示す回路図。
【図１３】この発明の第２の実施形態に係るランプ波発生回路を示す回路図。
【図１４】この発明の第３の実施形態に係るランプ波発生回路を示す回路図。
【図１５】比較例にランプ波発生回路を示す回路図。
【図１６】比較例にランプ波発生回路を示す回路図。
【図１７】比較例にランプ波発生回路ランプ波形を示す図。
【符号の説明】
【０１２６】
１０…ＡＤコンバータ、１１…ランプ波発生回路、１２…コンバータ回路、１５…比較回路、１６…入力信号保持部、１７…ラッチ回路。
【図１】
2008124726.tif 000003
【図２】
2008124726.tif 000004
【図３】
2008124726.tif 000005
【図４】
2008124726.tif 000006
【図５】
2008124726.tif 000007
【図６】
2008124726.tif 000008
【図７】
2008124726.tif 000009
【図８】
2008124726.tif 000010
【図９】
2008124726.tif 000011
【図１０】
2008124726.tif 000012
【図１１】
2008124726.tif 000013
【図１２】
2008124726.tif 000014
【図１３】
2008124726.tif 000015
【図１４】
2008124726.tif 000016
【図１５】
2008124726.tif 000017
【図１６】
2008124726.tif 000018
【図１７】
2008124726.tif 000019