(57)【要約】【課題】本発明の目的は、開口率を向上させることができる液晶表示装置及びその製造方法を提供することである。【解決手段】本発明の液晶表示装置は、基板１００上に画素領域を定義する複数本のゲートライン１１４及びデータライン１１２と、ゲートライン１１４とデータライン１１２との交差領域に形成され、対応するデータライン１１２と電気的に結合する半導体層１２０を含む薄膜トランジスタと、画素領域に形成されて上記薄膜トランジスタのドレイン電極１１６ｂと接続された画素電極１２４とを備え、隣接した画素電極１２４間の領域内に位置するデータライン１１２は、半導体層１２０上に形成され、隣接した画素電極１２４間の領域内に位置するデータライン１１２及び半導体層１２０の線幅は同一であることを特徴とする。【選択図】図２
2008152231.tif 000002
【特許請求の範囲】
【請求項１】
基板上に画素領域を定義する複数本のゲートライン及びデータラインと、
前記ゲートラインとデータラインとの交差領域に形成され、前記対応するデータラインと電気的に結合する半導体層を含む薄膜トランジスタと、
前記画素領域に形成されて前記薄膜トランジスタに接続された画素電極とを備え、
前記隣接した画素電極間の領域内に位置する前記データラインは、前記半導体層上に形成され、前記隣接した画素電極間の領域内に位置する前記データライン及び半導体層の線幅は同一であることを特徴とする液晶表示装置。
【請求項２】
前記隣接した画素電極間の領域内に位置する前記データライン及び前記半導体層のそれぞれの側面と上部面を覆い、前記半導体層のエッジと隣接したゲート絶縁膜の上部面を一部覆うように形成されるデータ保護パターンをさらに備えることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記データ保護パターンは、前記画素電極と同一物質で形成されることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記ゲートライン、データライン及び薄膜トランジスタを覆うように形成され、前記隣接した画素電極間の前記データラインを露出させるラインホールを含む保護膜をさらに備えることを特徴とする請求項２に記載の液晶表示装置。
【請求項５】
前記データ保護パターンは、前記ラインホール内に形成されていることを特徴とする請求項４に記載の液晶表示装置。
【請求項６】
前記データ保護パターンは、前記ゲートラインとデータラインとの交差部では前記保護膜を介在して前記データラインと重畳形成されていることを特徴とする請求項４に記載の液晶表示装置。
【請求項７】
前記ゲートラインとデータラインとの交差部では、半導体層の線幅が前記データラインの線幅よりも約１〜３μｍ大きく形成されており、
前記データラインと連結されたデータパッド下部電極に位置する半導体層の線幅は、該データパッド下部電極の線幅よりも約１〜３μｍ大きく形成されていることを特徴とする請求項１に記載の液晶表示装置。
【請求項８】
基板上にゲートライン及びゲート電極を含むゲートパターンを形成する段階と、
前記ゲートパターンの形成された基板上にゲート絶縁膜及び半導体層を形成し、該半導体層上にデータライン及びソース／ドレイン電極を含むソース／ドレインパターンを形成する段階と、
前記ソース／ドレインパターンの形成された基板上に保護膜を形成し、前記データラインの両側に突出している半導体層を除去する段階と、
前記保護膜上に、前記ドレイン電極と接続された画素電極を形成する段階と、
を含むことを特徴とする液晶表示装置の製造方法。
【請求項９】
前記データライン及び半導体層を覆うデータ保護パターンを形成する段階をさらに含むことを特徴とする請求項８に記載の液晶表示装置の製造方法。
【請求項１０】
前記データ保護パターンは、前記画素電極と同一物質で形成されることを特徴とする請求項９に記載の液晶表示装置の製造方法。
【請求項１１】
前記データ保護パターンは、前記ゲートラインとデータラインとの交差部では保護膜を介在して前記データラインと重畳形成されることを特徴とする請求項９に記載の液晶表示装置の製造方法。
【請求項１２】
前記データライン両側に突出している半導体層を除去する段階は、
前記保護膜上にフォトレジストパターンを形成する段階と、
前記フォトレジストパターンをマスクとして前記保護膜及びゲート絶縁膜のうちの少なくともいずれか一つと、前記データラインの両側に突出している半導体層とをエッチングし、前記データライン及びその下部に位置する半導体層を露出させるラインホールを形成する段階と、
を含むことを特徴とする請求項９に記載の液晶表示装置の製造方法。
【請求項１３】
前記半導体層は、前記隣接する画素電極間において前記データラインと同じ線幅を有することを特徴とする請求項１２に記載の液晶表示装置の製造方法。
【請求項１４】
前記データ保護パターンは、前記ラインホール内に形成されることを特徴とする請求項１２に記載の液晶表示装置の製造方法。
【請求項１５】
前記ゲートラインとデータラインとの交差部では、半導体層の線幅が前記データラインの線幅よりも約１〜３μｍ大きく形成され、
前記データラインと連結されたデータパッド下部電極に位置する半導体層の線幅は、該データパッド下部電極の線幅よりも約１〜３μｍ大きく形成されることを特徴とする請求項８に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びその製造方法に係り、特に、データラインの下部に配置される半導体層の線幅を減らすことによって開口率を向上させることができる液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、液晶表示装置は、消費電力が低く且つ携帯性に優れた技術集約的で且つ高付加価値の次世代尖端ディスプレイ（Ｄｉｓｐｌａｙ）素子として脚光を浴びている。
【０００３】
一般に、液晶表示装置は、大きく、薄膜トランジスタアレイ基板と、カラーフィルタアレイ基板と、これらの両基板間に形成された液晶層とで構成される。
【０００４】
薄膜トランジスタアレイ基板は、基板上に縦横に配列されて複数個の画素領域を定義する複数本のゲートライン及びデータラインと、ゲートラインとデータラインとの交差領域に形成されたスイッチング素子の薄膜トランジスタと、画素領域上に形成された画素電極とで構成される。
【０００５】
カラーフィルタアレイ基板は、色を具現するカラーフィルタと、カラーフィルタ間の区分及び外部光の反射防止のためのブラックマトリクスとで構成される。
【０００６】
このような液晶表示装置の薄膜トランジスタアレイ基板は、半導体工程とともに多数のマスク工程を必要とするため、製造工程が複雑となり、液晶表示装置の製造コストが上昇するという問題があった。
【０００７】
そこで、最近では、マスク工程を減少させるために、半導体層と、データライン及びソース／ドレイン電極を含むソース／ドレインパターンとを一つのマスク工程で形成する製造方法が提案された。この場合、ソース／ドレインパターンは、半導体層と同一パターンのための第１エッチング工程と、ソース／ドレイン電極分離のための第２エッチング工程とで形成される。
【０００８】
ここで、半導体層は１回のエッチング工程で形成されるのに対し、その上に形成されるデータラインは２回のエッチング工程を必要とするから、データラインの線幅がその下部に配置される半導体層の線幅よりも小さく形成される。
【０００９】
これにより、半導体層はデータラインの両側部から画素領域側へ突出した構造を持つ。ところが、画素領域に形成された画素電極は、寄生キャパシタンスの影響を減らすためにデータライン及び半導体層と隔たって形成されなければならず、半導体層がデータラインから突出した分だけ画素電極の面積が減少するという問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は上記の従来の問題点を解決するためのもので、その目的は、開口率を向上させることができる液晶表示装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するための本発明に係る液晶表示装置は、基板上に画素領域を定義する複数本のゲートライン及びデータラインと、前記ゲートラインとデータラインとの交差領域に形成され、前記対応するデータラインと電気的に結合する半導体層を含む薄膜トランジスタと、前記画素領域に形成されて前記薄膜トランジスタのドレイン電極に接続された画素電極とを備え、前記隣接した画素電極間の領域内に位置する前記データラインは、前記半導体層上に形成され、前記隣接した画素電極間の領域内に位置する前記データライン及び半導体層の線幅は同一であることを特徴とする。
【００１２】
上記目的を達成するための本発明に係る液晶表示装置の製造方法は、基板上にゲートライン及びゲート電極を含むゲートパターンを形成する段階と、前記ゲートパターンの形成された基板上にゲート絶縁膜及び半導体層を形成し、この半導体層上にデータライン及びソース／ドレイン電極を含むソース／ドレインパターンを形成する段階と、前記ソース／ドレインパターンの形成された基板上に保護膜を形成し、前記データラインの両側に突出している半導体層を除去する段階と、前記保護膜上に、前記ドレイン電極と接続された画素電極を形成する段階とを含むことを特徴とする。
【発明の効果】
【００１３】
本発明による液晶表示装置及びその製造方法は、データラインの下部に重畳された半導体層の線幅を減少させ、半導体層の線幅が減少する分だけ画素電極の面積を増加させうるため、液晶表示装置の開口率を向上させることが可能になる。
【発明を実施するための最良の形態】
【００１４】
以下、添付の図面を参照しつつ、本発明の好適な実施例について詳細に説明する。
【００１５】
図１は、本発明の実施例による液晶表示装置を示す平面図であり、図２は、図１の線Ｉ−Ｉ’、線II−II’、線III−III’、線IV−IV’、及び線Ｖ−Ｖ’に沿った液晶表示装置の断面図である。
【００１６】
図１及び図２に示すように、基板１００上に画素領域を定義する複数本のゲートライン１１４及びデータライン１１２と、ゲートライン１１４とデータライン１１２との交差領域に形成された薄膜トランジスタＴＦＴと、上記画素領域に形成されて薄膜トランジスタＴＦＴと第１コンタクトホール１２２ａを通じて接続された画素電極１２４と、ゲートライン１１４に接続されるゲートパッド８０と、データライン１１２に接続されるデータパッド９０と、データライン１１２及びその周辺を露出するように形成されたラインホール１３０と、露出されたデータライン１１２を覆うように形成されたデータ保護パターン１１３と、を備えて構成される。
【００１７】
薄膜トランジスタＴＦＴは、ゲートライン１１４から分岐するゲート電極１１８と、ゲート電極１１８を含む全面に形成されたゲート絶縁膜１０２と、ゲート電極１１８上部のゲート絶縁膜１０２上に形成された半導体層１２０と、データライン１１２から分岐して半導体層１２０の両端にそれぞれ形成されるソース／ドレイン電極１１６ａ／１１６ｂと、で構成される。
【００１８】
このデータライン１１２の線幅は、その下部に配置される半導体層１２０の線幅と等しいか、または小さく形成される。
【００１９】
半導体層１２０は、活性層１２０ａ及びオーミックコンタクト層１２０ｂとで形成される。このような半導体層１２０は、ゲート電極１１８とゲート絶縁膜１０２を介在して重畳形成されると同時に、データライン１１２及びデータ下部パッド９０ａの下部にも形成される。特に、隣接する画素電極１２４間のデータライン１１２の下部に形成される半導体層１２０は、データライン１１２の線幅と同じ線幅を持つように形成される。そして、ゲートライン１１４及びデータライン１１２の交差部に位置する半導体層１２０とデータ下部パッド９０ａの下部に位置する半導体層１２０は、データライン１１２の線幅と等しいか、または大きく形成される。
【００２０】
ゲートパッド８０は、ゲートライン１１４から延在するゲート下部パッド８０ａと、ゲート下部パッド８０ａと第２コンタクトホール１２２ｂを介して電気的に接続されるゲート上部パッド８０ｂとを含む。
【００２１】
データパッド９０は、データライン１１２から延在するデータ下部パッド９０ａと、データ下部パッド９０ａと第３コンタクトホール１２２ｃを介して電気的に接続されるデータ上部パッド９０ｂとを含む。
【００２２】
ソース／ドレイン電極１１６ａ／１１６ｂ、データライン１１２及びデータ下部パッド９０ａを含むソース／ドレインパターン上に、ドレイン電極１１６ｂ、データ下部パッド９０ａ及びデータライン１１２を露出するようにして保護膜１０４が形成される。
【００２３】
また、ゲート上部パッド８０ｂ及びデータ上部パッド９０ｂは、画素電極１２４と同一層に同一材質で形成される。
【００２４】
データ保護パターン１１３は、ラインホール１３０によって露出されたデータライン１１２の上部面と側面を覆うように形成されるとともに、そのデータライン１１２の下部に位置する半導体層１２０の側面を覆うように形成される。このようなデータ保護パターン１１３は、画素電極１２４と同一材質でラインホール１３０内に形成される。
【００２５】
ラインホール１３０は、データライン１１２及びそのデータライン１１２の周辺上の保護膜１０４及びゲート絶縁膜１０２を除去してデータライン１１２を露出させるとともに、基板１００の上部面を露出させる。
【００２６】
それ以外にも、ラインホール１３０は、図３のように形成しても良い。図３に示すラインホール１３０は、データライン１１２及び該データライン１１２の周辺上の保護膜１０４を除去してデータライン１１２を露出させるとともに、ゲート絶縁膜１０２の上部面を露出させるように形成される。
【００２７】
図４Ａ及び図４Ｈは、図２に示す液晶表示装置の製造方法を示す工程断面図である。
【００２８】
まず、図４Ａに示すように、具体的に、基板１００上にスパッタリング方法のような蒸着工程によってゲート金属層が形成される。このゲート金属層がフォトリソグラフィ工程とエッチングこ工程でパターニングされることによって、基板１００上にゲートライン１１４、ゲート電極１１８及びゲート下部パッド８０ａを含むゲートパターンが形成される。
【００２９】
次いで、図４Ｂに示すように、上記ゲートパターンの形成された基板１００上に、ゲート絶縁膜１０２、活性層１２０ａ及びオーミックコンタクト層１２０ｂで構成された半導体層１２０、ソース／ドレイン金属層１１６が順次形成される。
【００３０】
ゲート絶縁膜１０２の材料には、酸化シリコン（ＳｉＯｘ）または窒化シリコン（ＳｉＮｘ）などの無機絶縁物質が用いられる。
【００３１】
ソース／ドレイン金属層１１６は、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン合金、銅（Ｃｕ）、アルミニウム（Ａｌ）またはアルミニウムネオジウム（ＡｌＮｄ）からなる単層構造またはこれらが積層された多層構造などに形成される。
【００３２】
ソース／ドレイン金属層１１６上にフォトレジストが形成され、その上に第２マスクとして回折マスクやハーフトーンマスク（ｈａｌｆ−ｔｏｎｅ  ｍａｓｋ）が整列される。第２マスクは、入射光を遮断する光遮断部、入射光の一部を透過させる反透過部または回折部、入射光の大部分を透過させる透過部を含む。
【００３３】
したがって、上記第２マスクを用いてフォトレジストを露光及び現像し、データ下部パッド９０ａ、ソース／ドレイン電極１１６ａ／１１６ｂ、データライン１１２を含むソース／ドレインパターンの形成される部分の上側に、厚さの異なる第１フォトレジストパターン２００を形成する。
【００３４】
具体的に、第１フォトレジストパターン２００は、ソース／ドレイン電極が分離されるべき領域において相対的に低く薄い厚さを持つ。
【００３５】
図４Ｃに示すように、第１フォトレジストパターン２００をマスクとした湿式エッチング工程によってソース／ドレインパターンの形成される部分を除く領域のソース／ドレイン金属層１１６を除去する。次いで、第１フォトレジストパターン２００をマスクとした乾式エッチング工程によって半導体パターンの形成される部分を除く領域の半導体層１２０を除去する。
【００３６】
続いて、図４Ｄに示すように、アッシング工程によって第１フォトレジストパターン２００の厚さを減少させることによって、ソース／ドレイン電極１１６ａ／１１６ｂが分離される領域上のフォトレジストパターン２００は除去される。
【００３７】
具体的に、第１フォトレジストパターン２００は、ソース／ドレイン電極１１６ａ，１１６ｂが分離される領域で相対的に低く薄い厚さを持っていた部分が除去されている。
【００３８】
図４Ｅに示すように、第１フォトレジストパターン２００をマスクとしてソース／ドレインパターンを湿式エッチングしてソース／ドレイン電極１１６ａ／１１６ｂを分離し、次いで乾式エッチングによって露出されたオーミックコンタクト層１２０ｂを除去する。
【００３９】
ここで、ソース／ドレイン電極パターンは２回の湿式エッチングで形成されるため、データライン１１２及びソース／ドレイン電極１１６ａ／１１６ｂの幅が、その下部に配置される半導体層１２０の幅よりも小さく形成されることがわかる。
【００４０】
例えば、データライン１１２をモリブデン（Ｍｏ）のような乾式エッチングされる金属で形成する場合、データライン１１２の下部に位置する半導体層１２０は、データライン１１２の両側部から略１〜３μｍ突出するが、データライン１１２を銅（Ｃｕ）などのような湿式エッチングされる金属で形成すると、データライン１１２の下部に位置する半導体層１２０はデータライン１１２の両側部で略３〜５μｍ突出する。このように、湿式エッチングされる銅で形成されるデータライン１１２の線幅と半導体層１２０の線幅との差分は、乾式エッチングされる金属で形成されるデータライン１１２の線幅と半導体層１２０の線幅との差分よりも大きくなる。
【００４１】
続いて、図４Ｆに示すように、ゲート下部パッド８０ａ及びソース／ドレインパターンを含む基板全面に保護膜１０４を形成する。
【００４２】
保護膜１０４の材料には、ゲート絶縁膜１０２と同様な無機絶縁物質や誘電定数の小さいアクリル系有機化合物、ＢＣＢまたはＰＦＣＢなどの有機絶縁物質が用いられる。
【００４３】
続いて、保護膜１０４上にフォトレジストを形成し、その上に第３マスクを用いて当該フォトレジストを露光及び現像し、ゲート下部パッド８０ａ、ドレイン電極１１６ｂ、データライン１１２及びデータ下部パッド９０ａ上の保護膜１０４の一部領域を露出する第２フォトレジストパターン３００を形成する。
【００４４】
図４Ｇに示すように、第２フォトレジストパターン３００をマスクとしたエッチング工程によって第１乃至第３コンタクトホール１２２ａ，１２２ｂ，１２２ｃ及びラインホール１３０が形成される。ここで、第１コンタクトホール１２２ａは、保護膜１０４を貫通してドレイン電極１１６ｂを露出させ、第２コンタクトホール１２２ｂは保護膜１０４及びゲート絶縁膜１０２を貫通してゲート下部パッド８０ａを露出させ、第３コンタクトホール１２２ｃは保護膜１０４を貫通してデータ下部パッド９０ａを露出させ、ラインホール１３０は、保護膜１０４及びゲート絶縁膜１０２を貫通してデータライン１１２の上部面及び側面、その下部に位置する半導体層１２０の側面、及び基板１００の上部面を露出させる。
【００４５】
このようなラインホール１３０の形成時に、第２フォトレジストパターン３００によって露出された保護膜１０４及びデータライン１１２の両側部に突出した半導体層１２０が除去されて、隣接する画素電極１２４間に位置するデータライン１１２の下部に位置する半導体層１２０は、データライン１１２と同一線幅を有することになる。また、データライン１１２とゲートライン１１４との交差部では保護膜１０４が残存してデータライン１１２の下部の半導体層１２０とゲート絶縁膜１０２がエッチングされるのを防止する。
【００４６】
一方、図３に示すラインホール１３０を形成するためには、スリットマスクやハーフトーンマスクを使用する。ここで、スリットマスクを使用する場合を例に挙げて説明する。スリットマスクの透過部は、第１乃至第３コンタクトホール１２２ａ，１２２ｂ，１２２ｃの形成される領域と対応して形成され、スリットマスクのスリット部は、ラインホール１３０の形成される領域と対応して形成され、スリットマスクの遮断部は、保護膜１０４の形成される領域と対応して形成される。このようなスリットマスクを用いた露光及び現像工程によって形成されたフォトレジストパターンを用いたエッチング工程によって第１乃至第３コンタクトホール１２２ａ，１２２ｂ，１２２ｃが形成されるとともに、保護膜１０４を貫通するラインホール１３０が形成される。このラインホール１３０の形成時に、データライン１１２の両側部に突出した半導体層１２０が除去され、データライン１１２の下部に位置する半導体層１２０はデータライン１１２と同一線幅を有するようになる。
【００４７】
続いて、図４Ｈに示すように、第１乃至第３コンタクトホール１２２ａ／１２２ｂ／１２２ｃ及びラインホール１３０を備え、データライン１１２を露出する保護膜１０４上に透明導電物質を蒸着する。
【００４８】
この透明導電物質には、インジウムスズ酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ：ＩＴＯ）、スズ酸化物（Ｔｉｎ  Ｏｘｉｄｅ：ＴＯ）、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ：ＩＺＯ）またはインジウムスズ亜鉛酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｚｉｎｃ  Ｏｘｉｄｅ：ＩＴＺＯ）などが用いられる。
【００４９】
続いて、第４マスク（図示せず）工程を用いるフォトリソグラフィ工程とエッチング工程によって画素電極１２４、データ保護パターン１１３、データ上部パッド９０ｂ、ゲート上部パッド８０ｂを含む透明導電パターンが形成される。
【００５０】
データ保護パターン１１３はラインホール１３０において露出されたデータライン１１２の上部面及び側面と半導体層１２０の側面とを覆うように形成される。そして、データ保護パターン１１３は、ゲートライン１１４とデータライン１１２との交差部で保護膜１０４を介在してデータライン１１２と重畳形成される。
【００５１】
このとき、データ保護パターン１１３は、ラインホール１３０によって露出されたデータライン１１２及び半導体層１２０が画素電極１２４の形成時に使用されるエッチング液によってエッチングされるのを防止する機能を担う。
【００５２】
一方、以上説明した本発明は、上述した実施例及び添付図面に限定されることはなく、本発明の技術的思想を逸脱しない範囲内で様々な置換、変形及び変更が可能であるということは、本発明の属する技術分野における通常の知識を持つ者にとっては明白である。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施例による液晶表示装置を示す平面図である。
【図２】図１の線Ｉ−Ｉ’、線II−II’、線III−III’、線IV−IV’、及び線Ｖ−Ｖ’に沿った液晶表示装置の断面図である。
【図３】図１の線Ｉ−Ｉ’、線II−II’、線III−III’、線IV−IV’、及び線Ｖ−Ｖ’に沿った液晶表示装置の断面図である。
【図４Ａ】図２に示す液晶表示装置の製造方法を示す断面図である。
【図４Ｂ】図２に示す液晶表示装置の製造方法を示す断面図である。
【図４Ｃ】図２に示す液晶表示装置の製造方法を示す断面図である。
【図４Ｄ】図２に示す液晶表示装置の製造方法を示す断面図である。
【図４Ｅ】図２に示す液晶表示装置の製造方法を示す断面図である。
【図４Ｆ】図２に示す液晶表示装置の製造方法を示す断面図である。
【図４Ｇ】図２に示す液晶表示装置の製造方法を示す断面図である。
【図４Ｈ】図２に示す液晶表示装置の製造方法を示す断面図である。
【図１】
2008152231.tif 000003
【図２】
2008152231.tif 000004
【図３】
2008152231.tif 000005
【図４Ａ】
2008152231.tif 000006
【図４Ｂ】
2008152231.tif 000007
【図４Ｃ】
2008152231.tif 000008
【図４Ｄ】
2008152231.tif 000009
【図４Ｅ】
2008152231.tif 000010
【図４Ｆ】
2008152231.tif 000011
【図４Ｇ】
2008152231.tif 000012
【図４Ｈ】
2008152231.tif 000013