(57)【要約】【課題】ソース／ドレイン電極用金属膜による基板のストレスを減少させて素子の製造歩留まりを向上させる。【解決手段】基板と、前記基板上に位置し、ソース／ドレイン領域及びチャネル領域を有する半導体層と、前記半導体層を含む基板上に位置するゲート絶縁膜と、前記半導体層のチャネル領域に対応するように、前記ゲート絶縁膜上に位置するゲート電極と、前記ゲート電極を含む基板上に位置し、前記半導体層のソース／ドレイン領域に連結されるコンタクトホールを有する層間絶縁膜と、前記コンタクトホールを介してソース／ドレイン領域に連結されるソース／ドレイン電極と、を備え、前記ソース／ドレイン電極は、第１金属膜、第２金属膜及びこれら間に介在された金属酸化膜を有する。【選択図】図３
2008124340.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に位置し、ソース／ドレイン領域及びチャネル領域を有する半導体層と、
前記半導体層を含む基板上に位置するゲート絶縁膜と、
前記半導体層のチャネル領域に対応するように、前記ゲート絶縁膜上に位置するゲート電極と、
前記ゲート電極を含む基板上に位置し、前記半導体層のソース／ドレイン領域に連結されるコンタクトホールを有する層間絶縁膜と、
前記コンタクトホールを介してソース／ドレイン領域に連結されるソース／ドレイン電極と、を備え、
前記ソース／ドレイン電極は、第１金属膜、第２金属膜及びこれらの間に介在された金属酸化膜を有することを特徴とする薄膜トランジスタ。
【請求項２】
前記第１金属膜または第２金属膜は、モリブデン（Ｍｏ）、タングステン（Ｗ）、モリブデン・タングステン（ＭｏＷ）及びチタニウム（Ｔｉ）よりなる群から選択されたいずれか一つで形成されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記金属酸化膜の厚さは、前記第１及び第２金属膜の厚さの合計の１乃至４％であることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記金属酸化膜の厚さは、５０乃至２００Åであることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項５】
基板を用意する段階と、
前記基板上に、ソース／ドレイン領域及びチャネル領域を有する半導体層を形成する段階と、
前記半導体層を含む基板上にゲート絶縁膜を形成する段階と、
前記半導体層のチャネル領域に対応するように、前記ゲート絶縁膜上にゲート電極を形成する段階と、
前記ゲート電極を含む基板上に、前記半導体層のソース／ドレイン領域に連結されるコンタクトホールを有する層間絶縁膜を形成する段階と、
前記コンタクトホールを介してソース／ドレイン領域に連結されるように第１金属膜を形成する段階と、
前記第１金属膜上に金属酸化膜を形成する段階と、
前記金属酸化膜上に第２金属膜を形成する段階と、
前記第１金属膜、金属酸化膜及び第２金属膜をエッチングし、ソース／ドレイン電極を形成する段階と、を備えることを特徴とする薄膜トランジスタの製造方法。
【請求項６】
前記金属酸化膜を形成する段階は、前記第１金属膜が形成された基板を純水で洗浄することによって行うことを特徴とする請求項５に記載の薄膜トランジスタの製造方法。
【請求項７】
前記金属酸化膜を形成する段階は、酸素雰囲気でスパッタリングを用いて行うことを特徴とする請求項５に記載の薄膜トランジスタの製造方法。
【請求項８】
前記第１金属膜、金属酸化膜及び第２金属膜を形成する段階は、スパッタリングを用いてインサイチュ（in situ)で行うことを特徴とする請求項５に記載の薄膜トランジスタの製造方法。
【請求項９】
前記第１金属膜または第２金属膜を形成する段階は、モリブデン（Ｍｏ）、タングステ
ン（Ｗ）、モリブデン・タングステン（ＭｏＷ）及びチタニウム（Ｔｉ）よりなる群から選択されたいずれか一つを使用してスパッタリングを用いて行うことを特徴とする請求項５に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及びその製造方法に関し、より詳細には、有機電界発光表示装置の薄膜トランジスタを製造する際に生じる、ソース／ドレイン電極用金属膜による基板のストレスを減少させて、素子の製造歩留まりを向上させることができる薄膜トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
一般的な有機電界発光素子は、アノードと、前記アノード上に位置する有機発光層と、前記有機発光層上に位置するカソードとから構成される。前記有機電界発光素子において、前記アノードと前記カソードとの間に電圧を印加する場合、正孔は、前記アノードから前記有機発光層内に注入され、電子は、前記カソードから前記有機発光層内に注入される。前記有機発光層内に注入された正孔と電子は、前記有機発光層で再結合して励起子（exciton）を生成し、このような励起子が励起状態から基底状態に転移しながら光を放出す
るようになる。
【０００３】
一般的に、有機電界発光表示装置は、マトリクス状に配置されたＮ×Ｍ個の画素を駆動する方式によってパッシブマトリクス（Passive matrix）方式とアクティブマトリクス（Active matrix）方式とに分けられる。
【０００４】
前記アクティブマトリクス方式において、単位画素領域には、発光領域を定義する画素電極と、前記画素電極に電流または電圧を印加するための単位画素駆動回路とが位置する。前記単位画素駆動回路は、少なくとも一つの薄膜トランジスタを有し、これにより、有機電界発光表示装置の画素数と関係なく、一定の電流を供給することによって、安定した輝度を示すことができ、また、電力消耗が少なくて、高解像度及び大型ディスプレイへの適用に有利であるという長所を有する。
【０００５】
図１は、従来技術に係る有機電界発光表示装置の薄膜トランジスタ及びその製造方法を説明するための断面図である。
【０００６】
図１を参照すれば、基板１０上にバッファ層１１を形成した後、前記バッファ層１１上に半導体層１２を形成する。
【０００７】
前記半導体層１２上にゲート絶縁膜１３を積層し、前記ゲート絶縁膜１３上に、前記半導体層１２の所定領域に対応するようにゲート電極１５を形成する。
【０００８】
次に、前記半導体層１２に前記ゲート電極１５をマスクとして不純物イオンを注入し、ソース／ドレイン領域１２ａ、１２ｂを形成すると同時に、前記ソース／ドレイン領域１２ａ、１２ｂ間に介在されたチャネル領域１２ｃを定義する。
【０００９】
次に、前記ゲート電極１５を含む基板上部全体にわたって層間絶縁膜１６を形成し、前記層間絶縁膜１６内にエッチングにより前記ソース／ドレイン領域１２ａ、１２ｂを各々露出させるコンタクトホール（Contact hole）１７を形成する。
【００１０】
次に、前記層間絶縁膜１６上にソース／ドレイン電極用金属膜を積層し、これをパターニングして、前記ソース／ドレイン領域１２ａ、１２ｂとコンタクトするソース／ドレイン電極１８ａ、１８ｂを形成することによって、薄膜トランジスタの製造を完成する。
【００１１】
図２Ａ及び図２Ｂは、従来のソース／ドレイン電極用金属膜を図式的に示す断面図である。
【００１２】
図２Ａを参照すれば、前記ソース／ドレイン電極は、モリブデン（Ｍｏ）、タングステン（Ｗ）、モリブデン・タングステン（ＭｏＷ）またはチタニウム（Ｔｉ）などのような金属で形成されるが、これらの金属は、高温でスパッタリングにより積層され、積層時、柱状の形態で一定の方向性を持って結晶化される特徴を有する。
【００１３】
したがって、モリブデンなどの金属を使用してソース／ドレイン金属膜を積層した後、図２Ｂに示されるように、前記基板は、前記金属膜の方向性及び温度下降による熱膨張係数の変化によってストレスを受けて基板が曲がる現象が発生するようになる。
【００１４】
このような現象は、基板の厚さが次第に減少するにつれて頻繁に発生し、さらに前記金属膜をパターニングするために前記金属膜上にフォトレジストを塗布する場合、基板が破損される現象が発生するという問題がある。
【特許文献１】韓国特許第０５０７３４３号
【特許文献２】韓国特許出願公開公報２００２−９０２１５号
【発明の開示】
【発明が解決しようとする課題】
【００１５】
従って、本発明は、前述のような問題を解決するためになされたもので、その目的は、ソース／ドレイン電極用金属膜による基板のストレスを減少させて、素子の製造歩留まりを向上させることができる薄膜トランジスタ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
前記目的を達成するために、本発明の一形態に係る薄膜トランジスタは、基板と、前記基板上に位置し、ソース／ドレイン領域及びチャネル領域を有する半導体層と、前記半導体層を含む基板上に位置するゲート絶縁膜と、前記半導体層のチャネル領域に対応するように、前記ゲート絶縁膜上に位置するゲート電極と、前記ゲート電極を含む基板上に位置し、前記半導体層のソース／ドレイン領域に連結されるコンタクトホールを有する層間絶縁膜と、前記コンタクトホールを介してソース／ドレイン領域に連結されるソース／ドレイン電極と、を備え、前記ソース／ドレイン電極は、第１金属膜、第２金属膜及びこれらとの間に介在された金属酸化膜を有することを特徴とする。
【００１７】
また、本発明の他の形態に係る薄膜トランジスタの製造方法は、基板を用意する段階と、前記基板上に、ソース／ドレイン領域及びチャネル領域を有する半導体層を形成する段階と、前記半導体層を含む基板上にゲート絶縁膜を形成する段階と、前記半導体層のチャネル領域に対応するように、前記ゲート絶縁膜上にゲート電極を形成する段階と、前記ゲート電極を含む基板上に、前記半導体層のソース／ドレイン領域に連結されるコンタクトホールを有する層間絶縁膜を形成する段階と、前記コンタクトホールを介してソース／ドレイン領域に連結されるように第１金属膜を形成する段階と、前記第１金属膜上に金属酸化膜を形成する段階と、前記金属酸化膜上に第２金属膜を形成する段階と、前記第１金属膜、金属酸化膜及び第２金属膜をエッチングし、ソース／ドレイン電極を形成する段階と、を備えることを特徴とする。
【発明の効果】
【００１８】
本発明は、ソース／ドレイン電極用金属膜による基板のストレスを減少させることができる。したがって、本発明は、薄膜トランジスタ自体の信頼性を向上させることができると共に、有機電界発光表示装置の製造歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００１９】
（実施例）
以下、添付した図面を参照して本発明に係る薄膜トランジスタの製造方法を説明する。
【００２０】
図３は、本発明に係る有機電界発光表示装置の薄膜トランジスタ及びその製造方法を説明するための断面図である。
【００２１】
図３に示すように、基板１００上にバッファ層１１０を形成する。前記バッファ層１１０は、前記基板１００から流れ出される不純物から後続工程で形成されるべき薄膜トランジスタを保護するために形成するもので、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮｘ）またはこれらが積層された二重層を使用して選択的に形成する。
【００２２】
次に、前記バッファ層１１０上に半導体層１２０を形成する。前記半導体層１２０は、前記バッファ層１１０上に非晶質シリコン層を形成した後、ＥＬＡ（Excimer Laser Annealing）、ＳＬＳ（Sequential Lateral Solidification）、ＭＩＣ（Metal Induced Crystallization）またはＭＩＬＣ（Metal Induced Lateral Crystallization）法を用いて結晶化し、これをパターニングした多結晶シリコン層で形成することが好ましい。
【００２３】
次に、前記半導体層１２０を含む基板上部全体にわたってゲート絶縁膜１３０を形成する。前記ゲート絶縁膜１３０は、シリコン酸化膜、シリコン窒化膜またはこれらの二重層で形成することができる。前記ゲート絶縁膜１３０を、半導体層１２０との界面特性に優れたシリコン酸化膜、シリコン窒化膜またはこれらの二重層で形成することによって、前記ゲート絶縁膜１３０の絶縁耐圧を向上させることができ、流動電荷（Mobile Charge）
による影響を低減して、薄膜トランジスタの電気的特性を向上させることができる。
【００２４】
前記ゲート絶縁膜１３０上に、前記半導体層１２０の所定領域に対応するゲート電極１５０を形成する。前記ゲート電極１５０は、モリブデン・タングステン（ＭｏＷ）、モリブデン（Ｍｏ）、タングステン（Ｗ）またはアルミニウム（Ａｌ）のうちいずれか一つを使用して形成することができる。
【００２５】
次に、前記半導体層１２０に前記ゲート電極１５０をマスクとして不純物イオンを注入し、ソース／ドレイン領域１２０ａ、１２０ｂを形成すると同時に、前記ソース／ドレイン領域１２０ａ、１２０ｂ間に介在されたチャネル領域１２０ｃを定義する。
【００２６】
前記不純物イオンは、ｎ型不純物またはｐ型不純物であることができる。前記ｎ型不純物は、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）及びビスマス（Ｂｉ）よりなる群から選択することができる。また、前記ｐ型不純物は、ホウ素（Ｂ）、アルミニウム（Ａｌ）、カリウム（Ｇａ）及びインジウム（Ｉｎ）よりなる群から選択することができる。
【００２７】
前記ゲート電極１５０を含む基板上部全体にわたって層間絶縁膜１６０を形成する。前記層間絶縁膜１６０は、シリコン酸化膜、シリコン窒化膜またはこれらの二重層で形成することができる。前記層間絶縁膜１６０は、ＰＥＣＶＤまたはＬＰＣＶＤのような方式を行って積層する。
【００２８】
次に、前記層間絶縁膜１６０内にエッチングにより前記ソース／ドレイン領域１２０ａ、１２０ｂを各々露出させるコンタクトホール１７０を形成する。
【００２９】
次に、前記コンタクトホール１７０を含む層間絶縁膜１６０上に、第１金属膜１８０ａを積層する。この第１金属膜１８０ａは、モリブデン（Ｍｏ）、タングステン（Ｗ）、モリブデン・タングステン（ＭｏＷ）またはチタニウム（Ｔｉ）などの金属物質を使用して
形成することができる。
【００３０】
ここで、前記第１金属膜１８０ａは、スパッタリングを行って形成することが好ましく、ソース／ドレイン電極の全体厚さの半分程度である、約２５００Åの厚さで積層する。
【００３１】
次に、前記第１金属膜１８０ａを形成した後、前記第１金属膜１８０ａ上に金属酸化膜１８０ｂを形成する。
【００３２】
図４Ａは、本発明によって形成されたソース／ドレイン電極用金属膜１８０を模式的に示す断面図である。
【００３３】
図４Ａに示すように、柱状の形態で結晶化された第１金属膜１８０ａ上に金属酸化膜１８０ｂを形成する。このように金属酸化膜１８０ｂを形成した後に、第２金属膜１８０ｃを形成する場合、前記第２金属膜１８０ｃの結晶方向と第１金属膜１８０ａの結晶方向とが整合（match）しないので、図４Ｂに示されるように、前記ソース／ドレイン電極用金
属膜１８０の結晶性によるストレスが減少し、前記基板が曲がることを減少させることができる。
【００３４】
ここで、前記金属酸化膜１８０ｂの厚さは、第１及び第２金属膜、すなわち、ソース／ドレイン電極用金属膜１８０の全体厚さの１乃至４％であることが好ましい。
【００３５】
したがって、前記ソース／ドレイン電極用金属膜１８０を約５０００Åの厚さで形成する場合、前記金属酸化膜の厚さは、５０乃至２００Åであることが好ましい。上記のように、第１金属膜１８０ａの結晶方向と第２金属膜１８０ｃの結晶方向とが整合しないようにするためには、前記金属酸化膜の厚さを、約１％である５０Å以上としなければならない。また、前記第１金属膜１８０ａと前記第２金属膜１８０ｃとの間の電気伝導において、前記金属酸化膜１８０ｂは、トンネリング現象により電荷を移動させるようになるので、前記金属酸化膜は、４％、すなわち２００Å以下の厚さを有することが好ましい。
【００３６】
前記第１金属膜１８０ａと前記金属酸化膜１８０ｂは、スパッタリングを用いてインサイチュで形成することが好ましい。これは、前記金属物質を真空雰囲気でスパッタリングして前記第１金属膜１８０ａを形成した後、前記金属物質を酸素雰囲気でスパッタリングして金属酸化膜１８０ｂを形成することによって具現することができる。
【００３７】
これとは異なって、前記金属酸化膜１８０ｂは、第１金属膜１８０ａの形成後、純水を使用した洗浄工程によっても形成することができる。
【００３８】
次に、前記金属酸化膜１８０ｂ上に第２金属膜１８０ｃを形成する。この際、前記第２金属膜１８０ｃは、モリブデン（Ｍｏ）、タングステン（Ｗ）、モリブデン・タングステン（ＭｏＷ）またはチタニウム（Ｔｉ）などの金属物質を使用して形成することができ、ソース／ドレイン電極１８０の全体厚さの半分程度である、約２５００Åの厚さで形成する。
【００３９】
ここで、前記第２金属膜１８０ｃは、スパッタリングによって形成することが好ましく、前記金属酸化膜１８０ｂの形成後、インサイチュで形成することが好ましい。
【００４０】
次に、前記ソース／ドレイン電極用金属膜１８０上にフォトレジストを塗布し、これを露光及び現象した後、これを用いて前記ソース／ドレイン電極用金属膜１８０をパターニングすることによって、前記コンタクトホール１７０内に露出された前記ソース／ドレイン領域１２０ａ、１２０ｂとコンタクトするソース／ドレイン電極（図示せず）を形成す
る。
【００４１】
前述のような工程を行うことによって、前記半導体層１２０、前記ゲート電極１５０及び前記ソース／ドレイン電極（図示せず）を備えた薄膜トランジスタの製造を完成する。
【００４２】
以下、本発明を下記実験例（example）を例にとって例示するが、本発明の保護範囲は
、下記の実験例に限定されるわけではない。
【００４３】
＜実験例＞
基板上に半導体層、ゲート絶縁膜及びゲート電極を形成した後、層間絶縁膜を積層した。次に、前記層間絶縁膜内に前記半導体層のソース／ドレイン領域に連結されるコンタクトホールを形成した後、前記コンタクトホールを含む基板全面上にモリブデン・タングステン（ＭｏＷ）を使用して第１金属膜を約２５００Åの厚さで形成した。次に、洗浄工程を通じて第１金属膜上に約５０Åの厚さで金属酸化膜を形成した後、前記金属酸化膜上にさらにモリブデン・タングステン（ＭｏＷ）を使用して第２金属膜を約２５００Åの厚さで形成した。
【００４４】
＜比較例＞
基板上に半導体層、ゲート絶縁膜及びゲート電極を形成した後、層間絶縁膜を積層した。次に、前記層間絶縁膜内に前記半導体層のソース／ドレイン領域に連結されるコンタクトホールを形成した後、前記コンタクトホールを含む基板全面上にモリブデン・タングステン（ＭｏＷ）を用いて約５０００Åの厚さでソース／ドレイン電極用金属膜を形成した。
【００４５】
図５は、ソース／ドレイン電極用金属膜によるストレスに起因して基板が曲がった程度を数値で説明するための概略図で、基板のストレスの程度は、単位面積当たり圧力（ｄｙｎｅ／ｃｍ２）、半径（Ｒ）及び高さ（Ｈ）で表示することができる。
【００４６】
【表１】
2008124340.tif 000003
【００４７】
【表２】
2008124340.tif 000004
【００４８】
前記表１及び表２は、各々実験例と比較例によって形成された基板のストレスを測定したものである。
【００４９】
前記表１及び表２から分かるように、第１金属膜の形成後、金属酸化膜を形成し、その後、第２金属膜を形成した実験例の場合、単位面積当たり基板が受ける圧力は、ほぼ１／２に減少したことが分かる。
【００５０】
また、基板の曲がる程度が減少するにつれて、実験例の半径（Ｒ）は、比較例の半径（Ｒ）より１０ｍ程度増加し、実験例の高さ（Ｈ）は、比較例の高さ（Ｈ）より２００ｍ以上減少したので、本発明によってソース／ドレイン金属膜を形成した場合、基板のストレスが非常に減少したことが分かる。
【００５１】
以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能である。したがって、本発明の技術的範囲は、上述した実施例及び添付された図面に限定されるものではない。
【産業上の利用可能性】
【００５２】
有機電界発光表示装置の薄膜トランジスタの製造に利用することができる。
【図面の簡単な説明】
【００５３】
【図１】従来の有機電界発光表示装置における薄膜トランジスタ製造方法を説明するための断面図である。
【図２Ａ】従来のソース／ドレイン電極用金属膜を図式的に示す断面図である。
【図２Ｂ】従来のソース／ドレイン電極用金属膜を図式的に示す断面図である。
【図３】本発明に係る有機電界発光表示装置における薄膜トランジスタの製造方法を説明するための断面図である。
【図４Ａ】本発明に係るソース／ドレイン電極用金属膜を図式的に示す断面図である。
【図４Ｂ】本発明に係るソース／ドレイン電極用金属膜を図式的に示す断面図である。
【図５】金属膜によるストレスに起因して基板が曲がった程度を数値で説明するための概略図である。
【符号の説明】
【００５４】
１００    基板
１１０    バッファ層
１２０    半導体層
１３０    ゲート絶縁膜
１５０    ゲート電極
１６０    層間絶縁膜
１７０    コンタクトホール
１８０    ソース／ドレイン電極
１８０ａ    第１金属膜
１８０ｂ    金属酸化膜
１８０ｃ    第２金属膜
【図１】
2008124340.tif 000005
【図２Ａ】
2008124340.tif 000006
【図２Ｂ】
2008124340.tif 000007
【図３】
2008124340.tif 000008
【図４Ａ】
2008124340.tif 000009
【図４Ｂ】
2008124340.tif 000010
【図５】
2008124340.tif 000011