(57)【要約】【課題】膜を薬液により除去する際に、膜の形成領域以外の領域においてエッチングによりシリコンからなる基板の掘れを防ぐ半導体装置の製造方法を提供する。【解決手段】本発明の一実施形態の半導体装置の製造方法は、ダミーサイドウォール１０３の窒化ケイ素膜をエッチング除去する際に、シリコン基板１００や、ゲート電極１０１表面に第一の酸化膜１０５を形成して表面を保護し、薬液により窒化ケイ素膜の一部をエッチングし、同時にエッチングされた第一の酸化膜１０５の一部を補うための、第二の酸化膜１０８を形成して、ダミーサイドウォール１０３の窒化ケイ素膜を完全に除去するエッチングを行う。【選択図】図１
2008078439.tif 000002
【特許請求の範囲】
【請求項１】
シリコンからなる基板の上部に、第一の領域において第一の膜を形成するとともに、前記第一の領域とは異なる第二の領域に前記基板を酸化させて第一のシリコン酸化膜を形成する工程と、
前記第一の膜と前記第一のシリコン酸化膜に第一の薬液を接触させて、前記第一の膜及び前記第一のシリコン酸化膜の少なくとも一部を除去する工程と、
前記第二の領域において前記基板を酸化させて第二のシリコン酸化膜を形成する工程と、
前記第一の膜と前記第二のシリコン酸化膜に第二の薬液を接触させて、前記第一の膜及び前記第二のシリコン酸化膜を除去し、前記第一の領域において前記基板を露出させる工程とを含むことを特徴とする半導体装置の製造方法。
【請求項２】
シリコン基板上にポリシリコンからなるゲート電極を形成する工程と、
前記ゲート電極の両側面に第一の膜からなるサイドウォールを形成する工程と、
前記サイドウォールの両側の前記シリコン基板上に不純物拡散領域を形成する工程と、
前記サイドウォールを除去する工程とを含み、
サイドウォールを除去する前記工程は、
前記不純物拡散領域の上面を構成するシリコン及び前記ゲート電極の上面を構成するシリコンを酸化させてなる第一のシリコン酸化膜を形成する工程と、
前記シリコン基板の全面に第一の薬液を接触させて、前記第一の膜及び前記第一のシリコン酸化膜の少なくとも一部を除去する工程と、
前記不純物拡散領域の上面を構成するシリコン及び前記ゲート電極の上面を構成するシリコンを酸化させて第二のシリコン酸化膜を形成する工程と、
前記シリコン基板の全面に第二の薬液を接触させて、前記第一の膜及び前記第二のシリコン酸化膜を除去し、前記ゲート電極の両側面を露出させる工程とを含むことを特徴とする半導体装置の製造方法。
【請求項３】
シリコン基板上にゲート絶縁膜とポリシリコンからなるゲート電極膜とをこの順に形成し、前記ゲート電極膜上に第一の膜からなるハードマスクを形成する工程と、
前記ハードマスクを用いて、前記ゲート絶縁膜と前記ゲート電極膜を選択的にエッチングしゲート電極を形成する工程と、
前記ハードマスクを除去する工程とを含む半導体装置の製造方法であって、
ハードマスクを除去する前記工程は、
前記ゲート電極以外の領域の上面を構成するシリコン及び前記ゲート電極の側面を構成するシリコンを酸化させてなる第一のシリコン酸化膜を形成する工程と、
前記シリコン基板の全面に第一の薬液を接触させて、前記第一の膜及び前記第一のシリコン酸化膜の少なくとも一部を除去する工程と、
前記ゲート電極以外の領域の上面を構成するシリコン及び前記ゲート電極の側面を構成するシリコンを酸化させてなる第二のシリコン酸化膜を形成する工程と、
前記シリコン基板の全面に第二の薬液を接触させて、前記第一の膜及び前記第二のシリコン酸化膜を除去し、前記ゲート電極の上面を露出させる工程とを含むことを特徴とする半導体装置の製造方法。
【請求項４】
前記第一の膜は、窒素を含む膜であることを特徴とする請求項1乃至３いずれかに記載の半導体装置の製造方法。
【請求項５】
前記第一の薬液は、燐酸水溶液であることを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第二の薬液は、燐酸水溶液であることを特徴とする請求項４または５に記載の半導体装置の製造方法。
【請求項７】
第一のシリコン酸化膜を形成する前記工程は、６００℃以上８００℃未満の急速熱酸化もしくは洗浄により前記第一のシリコン酸化膜を形成する工程を含むことを特徴とする請求項１乃至６いずれかに記載の半導体装置の製造方法。
【請求項８】
第二のシリコン酸化膜を形成する前記工程は、硫酸過水、Ｈ２ＳＯ４／Ｏ３、またはオゾン水のいずれか1つを用いた薬液によって前記第二のシリコン酸化膜を形成する工程を含むことを特徴とする請求項１乃至７いずれかに記載の半導体装置の製造方法。
【請求項９】
第二のシリコン酸化膜を形成する前記工程は、６００℃以上８００℃未満の急速熱酸化によって前記第二のシリコン酸化膜を形成する工程を含むことを特徴とする請求項１乃至７いずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
４５ｎｍノードレベルの微細トランジスタの形成において、短チャネル効果抑制の為に、ソースドレイン不純物の注入および活性化熱処理の後にエクステンション不純物の注入、活性化熱処理を行うことが多い。これはソースドレイン不純物の活性化熱処理温度が高いため、エクステンション不純物の拡散が無視できない為である。このソースドレイン形成処理後に、エクステンション形成の処理を行うプロセスでは、窒化ケイ素膜等でダミーサイドウォールを形成しソースドレイン不純物の注入、活性化を行い、その後窒化ケイ素膜を燐酸でエッチング除去する工程を経る。
【０００３】
ここで、ダミーサイドウォールの窒化ケイ素膜を燐酸でエッチング除去する際、シリコンの露出面であるソースドレイン領域の基板上及びゲートポリシリコン電極上では直前の洗浄工程等で形成された1ｎｍ程度の化学酸化膜しか存在しない。このため、特に窒化ケイ素膜の目標エッチング量が数10ｎｍレベルになると、窒化ケイ素膜/酸化膜選択比の関係から、場合によっては化学酸化膜が完全に除去されてしまい、シリコン基板上およびゲートポリシリコン電極上に直接燐酸が触れることになる。燐酸はシリコンをエッチングする性質があるため、結果としてシリコン基板やゲートポリシリコン電極はエッチングされることとなる。以下、この現象を基板掘れとする。特にシリコン基板の基板掘れの影響は深刻で、ソースドレイン領域でこの基板掘れが発生すると、シリサイドと接合の距離が短くなることによる接合リークの増大という問題があった。
【０００４】
一方、４５ｎｍノードレベルの微細トランジスタのゲート電極加工は窒化ケイ素膜などのハードマスクを用いて行うことが多い。これはゲート長（ソースからドレインに向かう方向の電極寸法：L寸法）が極めて細いため、レジストマスクでは加工中にゲート電極が消失もしくは変形し、良好な加工形状を得られないためである。ハードマスクとして窒化ケイ素膜を使用する場合には、ゲート電極加工後、燐酸で除去する必要があるが、この場合においても上記のダミーサイドウォール除去と全く同様な問題が発生する。すなわちシリコン基板やゲートポリシリコン電極がエッチングされることとなる。ゲート電極加工直後に基板掘れが発生する場合であっても、ソースドレイン領域の表面位置がゲート絶縁膜/基板界面よりも下がってしまう形状になるので、最終的に形成される接合深さが深くなり、Ｌｍｉｎの劣化を生じるという問題があった。
ここで、Lminとは、単位ゲート寸法変動に対するＶｔｈ変動の許容値を与える最小ゲート寸法である。詳細には、トランジスタの閾値（Ｖｔｈ）を縦軸に、ゲート寸法（L）を横軸に取ったグラフの傾きがあらかじめ決めた許容値（例えば、１０V／μｍ）以上になる最大のL値を示し、Lminが小さいほどそのトランジスタは、より微細な領域まで動作させることができる。
【０００５】
上述の問題を解決するための従来技術として特許文献1には素子分離の形成時に燐酸に過酸化水素水を加えてシリコン露出面に酸化膜を形成しながら窒化膜の除去を行う方法が記載されている。
また、特許文献２には、図１２に示したように一旦ダミーサイドウォール２２を形成し、ソースドレイン領域２３を形成した後、ダミーサイドウォール２２を除去してソースドレイン領域２３を拡張する場合に、ゲート電極２１やソースドレイン領域２３の主面に保護酸化膜３８を形成してからダミーサイドウォール２２を除去する方法が記載されている。
【０００６】
【特許文献１】特開平７−２１１６９０号公報
【特許文献２】特開２００３−２５８２４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上述の方法では、以下の点で改善の余地を有していた。
特許文献1に記載の方法では、窒化ケイ素膜の除去とＳｉ露出面への酸化膜形成が同時に行われるため、燐酸による基板掘れを防止するための質の良い化学酸化膜の形成ができない。このため、所定の形状の半導体装置を得ることが困難であった。
【０００８】
また、特許文献２に記載の方法では、ソース/ドレイン領域やゲート電極上の保護酸化膜の形成に、ドライ酸化で酸化膜を形成することが開示されている。しかしこのような熱処理では、ソース/ドレイン領域において不純物の拡散により接合深さが深くなり、また、ゲートポリシリコン電極中においては不純物が再分布を引き起こし、ゲート絶縁膜を突き抜けてチャネル不純物濃度を不均一に変えてしまうため、所望の電気特性を得ることが困難であった。
【課題を解決するための手段】
【０００９】
本発明によれば、
シリコンからなる基板の上部に、第一の領域において第一の膜を形成するとともに、前記第一の領域とは異なる第二の領域に前記基板を酸化させて第一のシリコン酸化膜を形成する工程と、
前記第一の膜と前記第一のシリコン酸化膜に第一の薬液を接触させて、前記第一の膜及び前記第一のシリコン酸化膜の少なくとも一部を除去する工程と、
前記第二の領域において前記基板を酸化させて第二のシリコン酸化膜を形成する工程と、
前記第一の膜と前記第二のシリコン酸化膜に第二の薬液を接触させて、前記第一の膜及び前記第二のシリコン酸化膜を除去し、前記第一の領域において前記基板を露出させる工程とを含むことを特徴とする半導体装置の製造方法が提供される。
【００１０】
また、本発明によれば、
シリコン基板上にポリシリコンからなるゲート電極を形成する工程と、
前記ゲート電極の両側面に第一の膜からなるサイドウォールを形成する工程と、
前記サイドウォールの両側の前記シリコン基板上に不純物拡散領域を形成する工程と、
前記サイドウォールを除去する工程とを含み、
サイドウォールを除去する前記工程は、
前記不純物拡散領域の上面を構成するシリコン及び前記ゲート電極の上面を構成するシリコンを酸化させてなる第一のシリコン酸化膜を形成する工程と、
前記シリコン基板の全面に第一の薬液を接触させて、前記第一の膜及び前記第一のシリコン酸化膜の少なくとも一部を除去する工程と、
前記不純物拡散領域の上面を構成するシリコン及び前記ゲート電極の上面を構成するシリコンを酸化させて第二のシリコン酸化膜を形成する工程と、
前記シリコン基板の全面に第二の薬液を接触させて、前記第一の膜及び前記第二のシリコン酸化膜を除去し、前記ゲート電極の両側面を露出させる工程とを含むことを特徴とする半導体装置の製造方法が提供される。
【００１１】
また、本発明によれば、
シリコン基板上にゲート絶縁膜とポリシリコンからなるゲート電極膜とをこの順に形成し、前記ゲート電極膜上に第一の膜からなるハードマスクを形成する工程と、
前記ハードマスクを用いて、前記ゲート絶縁膜と前記ゲート電極膜を選択的にエッチングしゲート電極を形成する工程と、
前記ハードマスクを除去する工程とを含む半導体装置の製造方法であって、
ハードマスクを除去する前記工程は、
前記ゲート電極以外の領域の上面を構成するシリコン及び前記ゲート電極の側面を構成するシリコンを酸化させてなる第一のシリコン酸化膜を形成する工程と、
前記シリコン基板の全面に第一の薬液を接触させて、前記第一の膜及び前記第一のシリコン酸化膜の少なくとも一部を除去する工程と、
前記ゲート電極以外の領域の上面を構成するシリコン及び前記ゲート電極の側面を構成するシリコンを酸化させてなる第二のシリコン酸化膜を形成する工程と、
前記シリコン基板の全面に第二の薬液を接触させて、前記第一の膜及び前記第二のシリコン酸化膜を除去し、前記ゲート電極の上面を露出させる工程とを含むことを特徴とする半導体装置の製造方法が提供される。
【００１２】
本発明によれば、膜を所定の薬液により除去する際に、膜の形成領域以外の領域を第一のシリコン酸化膜により保護し、上記薬液により第一のシリコン酸化膜が完全にエッチングされる前に、第二のシリコン酸化膜を形成しているため、薬液による基板掘れを抑制することができる。この結果、例えばゲート電極を形成して、サイドウォールをマスクにして不純物拡散領域を形成後、該サイドウォールを除去するプロセスでは、ゲート電極上面や不純物拡散領域上面に第一のシリコン酸化膜及び第二のシリコン酸化膜を形成して基板掘れを抑制するため、ゲート電極や不純物拡散領域を所定の形状に形成することができる。また、ハードマスクを用いてゲート電極形状に加工し、該ハードマスクを除去するプロセスでは、ゲート電極の側面やシリコン基板上に第一のシリコン酸化膜及び第二のシリコン酸化膜を形成して基板掘れを抑制し、ゲート電極を所定の形状に形成することができる。また、本発明に係る半導体装置の製造方法によれば、特許文献２に記載のドライ酸化による高温での熱処理を不要とし、不純物の熱処理による拡散を抑制することが可能である。
【００１３】
本発明において、前記第一の膜は、窒素を含む膜とすることができる。また、前記第一の薬液及び第二の薬液は、燐酸水溶液とすることができる。第一の薬液及び第二の薬液は、同じであっても種類の異なった薬液であってもよい。
【００１４】
本発明において、前記第一のシリコン酸化膜を形成する工程は、例えば６００℃以上８００℃未満の急速熱酸化もしくは洗浄により前記第一のシリコン酸化膜を形成する工程を含むことができる。これにより、不純物拡散領域やゲート電極中の不純物が拡散することを抑制できる。また、洗浄により前記第一のシリコン酸化膜を形成する工程は、積極的に酸化膜を形成するのではなく、前工程の洗浄処理で形成した化学酸化膜とすることもできる。
【００１５】
また、第二のシリコン酸化膜を形成する前記工程は、硫酸過水、Ｈ２ＳＯ４／Ｏ３、またはオゾン水のいずれか1つを用いた薬液によって前記第二のシリコン酸化膜を形成する工程を含むことができる。これにより、酸化膜質が緻密な良質のシリコン酸化膜が形成されるため、エッチングマージンを確保することができる。
ここで、Ｈ２ＳＯ４／Ｏ３は、Ｈ２ＳＯ４にＯ３を添加した薬液である。
【００１６】
さらに、第二のシリコン酸化膜を形成する前記工程は、６００℃以上８００℃未満の急速熱酸化によって前記第二のシリコン酸化膜を形成する工程を含むことができる。
これにより、不純物拡散領域やゲート電極中の不純物が拡散することを抑制できる。
【００１７】
なお本発明において、第二のシリコン酸化膜は、第一のシリコン酸化膜との膜厚を増加させて連続一体に形成されたシリコン酸化膜であることも含む。
【００１８】
なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を方法、装置の間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１９】
本発明によれば、膜を薬液により除去する際に、膜の形成領域以外の領域においてシリコンからなる基板の掘れを抑制するため、所定の形状の半導体装置が得られると共に、電気特性の劣化を抑制する半導体装置の製造方法が実現される。
【発明を実施するための最良の形態】
【００２０】
以下、図面を参照しつつ、本発明による半導体装置の製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【００２１】
本発明に係る半導体装置の製造方法は、下記の工程を含むものである。
（ａ）シリコンからなる基板の上部に、第一の領域において第一の膜を形成するとともに、上記第一の領域とは異なる第二の領域に前記基板を酸化させて第一のシリコン酸化膜を形成する工程
（ｂ）上記第一の膜と前記第一のシリコン酸化膜に第一の薬液を接触させて、上記第一の膜及び上記第一のシリコン酸化膜の少なくとも一部を除去する工程
（ｃ）上記第二の領域において上記基板を酸化させて、第二のシリコン酸化膜を形成する工程
（ｄ）上記第一の膜と上記第二のシリコン酸化膜に第二の薬液を接触させて、上記第一の膜及び第二のシリコン酸化膜を除去し、上記第一の領域において上記基板を露出させる工程
【００２２】
ここで上記第一の膜は、窒素を含む膜とすることができる。また、上記第一の薬液及び第二の薬液は、燐酸水溶液とすることができる。ここで、第一の薬液及び第二の薬液は、同じであっても異なった種類の薬液であってもよい。
【００２３】
また、上記第一のシリコン酸化膜は、６００℃以上８００℃未満の急速熱酸化もしくは洗浄により形成することが好ましい。また、第二のシリコン酸化膜は、硫酸過水、Ｈ２ＳＯ４／Ｏ３、またはオゾン水のいずれか1つを用いた薬液によって形成することが好ましい。さらに、第二のシリコン酸化膜は、６００℃以上８００℃未満の急速熱酸化によって形成することが好ましい。
【００２４】
ここで、上記第一のシリコン酸化膜は、上記第一の薬液により除去されてもよいが、膜厚が薄くなることによりシリコン酸化膜の一部が残っていてもよい。これにより、上記第二の領域が保護されるため、基板掘れを抑制することができる。
また、上記第二のシリコン酸化膜は、上記第二の薬液により除去されてもよいが、膜厚が薄くなることによりシリコン酸化膜の一部が残っていてもよい。
なお、第二のシリコン酸化膜は、第一のシリコン酸化膜の膜厚を増加させて連続一体に形成されたシリコン酸化膜であることも含む。
【００２５】
以下、第一及び第二の実施形態に係る半導体装置の製造方法を説明する。
【００２６】
（第一の実施形態）
本実施形態においては、ソースドレイン領域形成のための不純物注入のマスクとなるゲート電極側面に形成したダミーサイドウォールを、不純物注入後に除去する例について説明する。
【００２７】
図１及び図２は、本発明の第一の実施形態における半導体装置の製造方法を示す工程断面図である。
【００２８】
まず、図１（ａ）に示すように、素子分離用酸化膜１０６を形成したシリコン基板１００上に、ゲート絶縁膜１０４、ポリシリコンからなるゲート電極１０１を形成し、ゲート電極１０１の両側面にダミー酸化膜１０２を介してダミーサイドウォール１０３（第一の膜）を形成し、ダミーサイドウォール１０３の両側にイオン注入し、活性化アニールを行うことによりソースドレイン領域１０７を形成する。ダミーサイドウォール１０３は、例えば窒素を含む膜で形成する。本実施形態では窒化ケイ素膜を用いた。
【００２９】
ここで、ソースドレイン領域１０７表面層は、リンなどがイオン注入・活性化された状態や予めＳｉＧｅがエピ成長された状態としてもよい。このような状態において本発明のプロセスを適用した場合、本発明の効果がより顕著となる。
【００３０】
次に、ソースドレイン領域１０７表面層のシリコン及びゲート電極１０１表面のポリシリコンを酸化させて第一のシリコン酸化膜１０５を形成する。ここで、第一のシリコン酸化膜１０５は、急速熱酸化などにより６００℃以上８００℃未満の低温で約１〜１．５ｎｍ程度形成する。なお、この第一のシリコン酸化膜１０５は洗浄で形成される化学酸化膜でもよい。さらに、図1（ａ）のように積極的に酸化膜を形成するのではなく、前工程の洗浄処理で形成した化学酸化膜とすることもできる。
【００３１】
その後、シリコン基板１００の全面に第一の薬液を接触させる（図１（ｂ））。第一の薬液は、たとえば燐酸水溶液である。これにより、ダミーサイドウォール１０３の窒化ケイ素膜がエッチングされる。ここでの窒化ケイ素膜エッチング量は、約４０ｎｍ相当でよい。一方、窒化ケイ素／シリコン酸化膜の燐酸水溶液に対するエッチング選択比は、約４０であるため、燐酸水溶液により第一のシリコン酸化膜１０５も約１．０ｎｍ程度エッチングされる。その結果、第一のシリコン酸化膜１０５は、除去されてもよいし、０．５ｎｍ以下の膜厚となってもよい。
【００３２】
次に、ソースドレイン領域１０７と、ゲート電極１０１の上面を酸化させ第二のシリコン酸化膜１０８を形成する（図１（ｃ））。第二のシリコン酸化膜１０８は、６００℃以上８００℃未満の低温の急速熱酸化により約１〜１．５ｎｍ形成する。または、硫酸過水、Ｈ２ＳＯ４／Ｏ３、またはオゾン水のいずれか1つを用いた洗浄処理により、化学酸化膜を約１ｎｍに再成長させる。硫酸過水、Ｈ２ＳＯ４／Ｏ３、またはオゾン水のいずれか1つを用いた薬液の洗浄により形成すると、酸化膜質が緻密な良質のシリコン酸化膜となり、エッチングマージンを確保することができる。ここで、第二のシリコン酸化膜１０８形成前に、第一のシリコン酸化膜１０５が残存している場合は、第二のシリコン酸化膜１０８は、第一のシリコン酸化膜１０５を含む連続一体に形成されたシリコン酸化膜となる。
【００３３】
さらに、シリコン基板１００の全面に第二の薬液を接触させダミーサイドウォール１０３をエッチングし、窒化ケイ素膜を完全に除去する（図１（ｄ））。ここで、第二の薬液は、燐酸水溶液とすることができる。これにより、前述の窒化ケイ素膜のエッチング処理で残存した窒化ケイ素膜が４０ｎｍ相当エッチングされ、窒化ケイ素膜が除去される。この場合も、エッチング終了時に第二のシリコン酸化膜１０８は１．０ｎｍ程度エッチングされ、その結果、第二のシリコン酸化膜１０８は、除去されてもよいし、０．５ｎｍ以下の膜厚となってもよい。
すなわち２回の燐酸水溶液による処理を通した後でシリコン基板や、ゲート電極表面がたとえ露出したとしてもオーバエッチングがかかることはない。また、第二のシリコン酸化膜１０８が残る場合もある。その結果として基板や電極掘れは発生しない。
【００３４】
上述の処理を実施した後は、図２に示すように、希フッ酸などによる窒化ケイ素膜下のダミー酸化膜１０２のエッチング処理後、オフセットスペーサ１１２を酸化膜等により形成し（図２（ｂ））、エクステンション不純物注入及びアニールを行ってエクステンション領域１０９を形成する。
【００３５】
さらに、サイドウォール１１０を窒化ケイ素膜等で形成後（図２（ｃ））、シリサイド１１１を形成し、図２（ｄ）に示すような構造を得る。
【００３６】
次に本実施形態の効果について説明する。
図1及び図２で説明した半導体装置の製造方法では、ダミーサイドウォール１０３の窒化ケイ素膜をエッチング除去する際に、まず、シリコン基板１００や、ゲート電極１０１表面に第一の酸化膜１０５を形成してシリコン基板や、ゲート電極表面を保護し、燐酸水溶液により窒化ケイ素膜の一部をエッチングする。このとき同時にエッチングされた第一の酸化膜１０５は、膜厚が減少するため、その状態で窒化ケイ素膜のエッチングを行うと、基板が露出されることになる。このシリコン酸化膜の膜厚を補うために第二のシリコン酸化膜１０８を形成して、ダミーサイドウォール１０３の窒化ケイ素膜を完全に除去するエッチングを行っている。これにより、燐酸水溶液にシリコン基板や、ゲート電極表面が曝されることなく、窒化ケイ素膜の除去後には、シリコン基板やゲート電極の掘れを防ぐことができる。よって、所定のゲート電極やソースドレインの形状を得ることができるため、接合リークの増大や、Ｌｍｉｎの劣化を抑制する良好な構成となっている。
【００３７】
さらに、本実施形態の効果について、シリコン基板やゲート電極掘れの対策を行わずに、ダミーサイドウォールの窒化ケイ素膜をエッチング除去する場合と比較して詳細に説明する。
【００３８】
図３及び図４は、第一のシリコン酸化膜および第二のシリコン酸化膜を形成せずに、ダミーサイドウォール１０３の窒化ケイ素膜を1回の燐酸処理により、エッチング量換算で８０ｎｍ相当のエッチングを行う場合の工程断面図を示している。ダミーサイドウォール１０３の窒化ケイ素膜を１回のエッチングで除去すると、窒化ケイ素膜／酸化膜選択比が約４０であるため、シリコン酸化膜１１３は２．０ｎｍ相当エッチングされることになる。図３（ａ）に示したように、ソースドレイン領域１０７と、ゲート電極１０１の上面のシリコン酸化膜１１３は、前の工程の洗浄処理で形成した化学酸化膜や自然酸化膜であるため、厚さ約1ｎｍ程度であり、燐酸水溶液が該酸化膜を完全に突き抜けてしまう。すなわちシリコン基板やゲートポリシリコン電極が燐酸に暴露されたうえ、完全にオーバエッチングがかかるのでシリコン基板や電極がエッチングされ掘れてしまう（図３（ｂ））。この状態で、ダミー酸化膜１０２を除去後、オフセットスペーサ１１２を形成して、エクステンション領域１０９をイオン注入及び活性化のためのアニール処理により形成する。さらに、サイドウォール１１０及びシリサイド１１１を形成すると、図４（ｂ）の断面構造のようになり、シリサイド１１１とソースドレイン１０７との接合の距離が短くなるため、接合リークの増大が懸念される。
【００３９】
これに対し、本実施形態では窒化ケイ素膜を燐酸水溶液によるエッチングで完全に除去するまでに、第一のシリコン酸化膜及び、第二のシリコン酸化膜でシリコン基板及びゲート電極表面を保護しているため、シリコン基板及びゲート電極表面の掘れを防ぐことができる。
【００４０】
さらに、第一のシリコン酸化膜、第二のシリコン酸化膜は、６００℃以上８００℃未満の急速熱酸化で形成する場合、ソースドレイン領域の不純物の拡散を抑制できる。
また、第二のシリコン酸化膜を、硫酸過水、Ｈ２ＳＯ４／Ｏ３、またはオゾン水のいずれか1つを用いた薬液の洗浄により形成すると、酸化膜質が緻密な良質の酸化膜となり、エッチングマージンを確保することができる。
【００４１】
（第二の実施形態）
本実施形態では、ゲート電極加工の際のハードマスクを除去する例について説明する。
【００４２】
図５は本発明の第二の実施形態における半導体装置の製造方法を示す工程断面図である。素子分離用酸化膜２０６を形成したシリコン基板２００上にゲート絶縁膜２０４とポリシリコンからなるゲート電極膜を成膜し、ゲート電極膜上にゲート電極形状にエッチング加工したハードマスク２０３（第一の膜）を形成する。ゲート電極膜とゲート絶縁膜２０４をエッチングし、ゲート電極２０１を形成する。ここで、ハードマスク２０３は、窒素を含む膜で形成される。具体的には、窒化ケイ素膜である。
【００４３】
次に、シリコン基板２００とゲート電極２０１の両側面のポリシリコンを酸化させて第一のシリコン酸化膜２０５を形成する（図５（ａ））。ここで、第一のシリコン酸化膜２０５は、急速熱酸化などにより６００℃以上８００℃未満の低温で約１〜１．５ｎｍ程度形成する。なお、この第一のシリコン酸化膜２０５は、洗浄で形成される化学酸化膜でもよい。さらに、第一のシリコン酸化膜２０５は、図５（ａ）のように積極的に酸化膜を形成するのではなく、前工程の洗浄処理で形成した化学酸化膜とすることもできる。
【００４４】
その後、シリコン基板２００の全面に第一の薬液を接触させる（図５（ｂ））。第一の薬液は、たとえば燐酸水溶液である。これにより、ハードマスク２０３の窒化ケイ素膜がエッチングされる。ここでの窒化ケイ素膜エッチング量は、約４０ｎｍ相当でよい。第一の実施形態で前述したように、窒化ケイ素／シリコン酸化膜のエッチング選択比により、第一のシリコン酸化膜２０５も約１．０ｎｍ程度エッチングされ、その結果、第一のシリコン酸化膜２０５は、除去されてもよいし、０．５ｎｍ以下の膜厚となってもよい。
【００４５】
次に、シリコン基板２００とゲート電極２０１の両側面のポリシリコンを酸化させ第二のシリコン酸化膜２０８を形成する（図５（ｃ））。第二のシリコン酸化膜２０８は、急速熱酸化などにより６００℃以上８００℃未満の低温で約１〜１．５ｎｍ程度形成する。または、硫酸過水、Ｈ２ＳＯ４／Ｏ３、またはオゾン水のいずれか1つを用いた洗浄処理により、化学酸化膜を約１ｎｍに再成長させる。ここで、第二のシリコン酸化膜２０８形成前に、第一のシリコン酸化膜２０５が残存している場合は、第二のシリコン酸化膜２０８は、第一のシリコン酸化膜２０５を含む連続一体に形成されたシリコン酸化膜となる。
【００４６】
さらに、シリコン基板２００の全面に第二の薬液を接触させハードマスク２０３をエッチングし、窒化ケイ素膜を完全に除去する（図５（ｄ））。ここで、第二の薬液は、例えば燐酸水溶液である。これにより、前述の窒化ケイ素膜のエッチング処理で残存した窒化ケイ素膜が４０ｎｍ相当エッチングされ、窒化ケイ素膜が除去される。この場合も、エッチング終了時に第二のシリコン酸化膜２０８は１．０ｎｍ程度エッチングされ、その結果、第二のシリコン酸化膜２０８は除去されてもよいし、０．５ｎｍ以下の膜厚となってもよい。
すなわち２回の燐酸水溶液による処理を通した後でシリコン基板２００や、ゲート電極２０１の側面がたとえ露出したとしてもオーバエッチングがかかることはない。また、第二のシリコン酸化膜２０８が残る場合もある。その結果として基板や電極掘れは発生しない。
【００４７】
次に本実施形態の効果について説明する。
図５で説明した半導体装置の製造方法では、ハードマスク２０３の窒化ケイ素膜をエッチング除去する際に、まず、シリコン基板２００や、ゲート電極２０１側面に第一のシリコン酸化膜２０５を形成してシリコン基板や、ゲート電極２０１側面を保護し、燐酸水溶液により窒化ケイ素膜の一部をエッチングする。このとき同時にエッチングされた第一の酸化膜２０５は、膜厚が減少するため、その状態で窒化ケイ素膜のエッチングを行うと、基板が露出されることになる。このシリコン酸化膜の膜厚を補うために、第二のシリコン酸化膜２０８を形成して、ハードマスク２０３の窒化ケイ素膜を完全に除去するエッチングを行っている。これにより、燐酸水溶液にシリコン基板や、ゲート電極側面が曝されることなく、窒化ケイ素膜の除去後には、シリコン基板やゲート電極の掘れを防ぐことができる。その結果、ゲート電極の寸法の変動や、ソースドレイン領域の表面位置がゲート絶縁膜/基板界面よりも下がることにより、最終的に形成される接合深さが深くなる等の問題を防止することができる。
【００４８】
さらに、本実施形態の効果について、シリコン基板やゲート電極掘れの対策を行わずに、ハードマスク２０３の窒化ケイ素膜をエッチング除去する場合と比較して詳細に説明する。
【００４９】
図６は、第一のシリコン酸化膜および第二のシリコン酸化膜を形成せずに、ハードマスク２０３の窒化ケイ素膜を1回の燐酸処理により、エッチング量換算で８０ｎｍ相当のエッチングを行う場合の工程断面図を示している。ハードマスク２０３の窒化ケイ素膜を１回のエッチングで除去すると、窒化ケイ素膜／酸化膜選択比が約４０であるため、シリコン酸化膜２１３は２．０ｎｍ相当エッチングされることになる。図６（ａ）に示したように、シリコン基板２００とゲート電極２０１の両側面のシリコン酸化膜２１３は、前の工程の洗浄処理で形成した化学酸化膜や自然酸化膜であるため、厚さ約1ｎｍ程度であり、燐酸水溶液が該酸化膜を完全に突き抜けてしまう。すなわちシリコン基板２００やゲート電極２０１が燐酸に暴露されたうえ、完全にオーバエッチングがかかるのでシリコン基板やゲート電極がエッチングされ掘れてしまう（図６（ｂ））。
【００５０】
これに対し、本実施形態では、第一のシリコン酸化膜及び、第二のシリコン酸化膜で、窒化ケイ素膜をエッチングで完全に除去するまでにシリコン基板及びゲート電極側面を保護しているため、シリコン基板及びゲート電極側面の掘れを防ぐことができる。
【００５１】
さらに、第一のシリコン酸化膜は、６００℃以上８００℃未満の急速熱酸化もしくは洗浄により形成するため、ゲートポリシリコン電極中の不純物が再分布を引き起こし、ゲート絶縁膜を突き抜けてチャネル不純物濃度に影響を与えることを抑制できる。
【００５２】
第二のシリコン酸化膜を、６００℃以上８００℃未満の急速熱酸化で形成すると、ゲートポリシリコン電極中の不純物が再分布を引き起こし、ゲート絶縁膜を突き抜けてチャネル不純物濃度に影響を与えることを抑制できる。
また、第二のシリコン酸化膜を、硫酸過水、Ｈ２ＳＯ４／Ｏ３、またはオゾン水のいずれか1つを用いた薬液の洗浄により形成すると、酸化膜質が緻密な良質の酸化膜となり、エッチングマージンを確保することができる。
【実施例】
【００５３】
（実施例１）
図１、図２に示した第一の実施形態の半導体装置の製造方法により試料を作成した。
具体的には、シリコン基板１００上に、ゲート絶縁膜１０４（膜厚１．０〜１．５nm）、リンをドープしたポリシリコンでゲート電極１０１を形成し、ゲート電極１０１にダミー酸化膜１０２を介してダミーサイドウォール１０３（第一の膜）を形成し、ダミーサイドウォール１０３の両側に不純物を注入し、活性化アニールを行うことによりソースドレイン領域１０７を形成した。その後エクステンション領域１０９に不純物を注入後、シリサイド１１１を形成してトランジスタを作成した。
図７は、シリコン基板掘れ量及び表面ラフネス（Ｒａ）を従来例と比較した図である。試料１は、第一の実施形態の半導体装置の製造方法、試料２、３、４は、前述で説明した図３、図４の製造方法を用いた試料である。試料３は、窒化ケイ素膜エッチング時に燐酸に過酸化水素を添加した薬液を使用し、試料４は、窒化ケイ素膜エッチングの燐酸処理直前に８５０℃の急速熱酸化で保護酸化膜を形成した点で試料２と異なる。シリコン基板掘れと表面ラフネス（Ra）を各試料で比較すると、シリコン基板掘れ、表面ラフネス共に試料１と試料４においては良好な結果となっている。
【００５４】
図８は、図７で用いたのと同じ試料で、接合リーク特性を比較した図である。接合リークは、シリコン基板掘れと表面ラフネス（Ra）の結果をそのまま反映しており、試料１は、良好な接合リーク特性を示している。
【００５５】
接合リーク特性において、試料４についても第一の実施形態と同等の値を示しているが、他の特性において８００℃以上の高温の熱処理が影響している結果について説明する。
【００５６】
図９は図７と同じ試料で、Ｌｍｉｎを比較した図である。第一の実施形態の試料1に比べ、試料４はＬｍｉｎが大きく劣化している。これは、試料４では８００℃以上の高温の熱処理により、ソースドレイン領域の不純物が深く拡散し、接合が深くなったことによるものである。
【００５７】
（実施例２）
図５に示した第二の実施形態の半導体装置の製造方法によりゲート電極を形成し、その後、エクステンション領域の形成、サイドウォールの形成、ソースドレイン領域の形成の順で処理し、トランジスタを作成した。
具体的には、シリコン基板２００上に、ハードマスク２０３の窒化ケイ素膜をマスクにしてゲート絶縁膜２０４（膜厚１．０〜１．５nm）、リンをドープしたポリシリコンでゲート電極２０１を形成し、エクステンション（不図示）に不純物を注入後、サイドウォール（不図示）を形成し、該サイドウォールの両側に不純物を注入し、活性化アニールを行うことによりソースドレイン領域（不図示）を形成した。
図１０は、第二の実施形態の製造方法の試料について、Ｌｍｉｎを測定した図である。図中、試料1は、第二の実施形態の製造方法によるものであり、試料２、３、４は、前述で説明した図６の製造方法によりゲート電極を形成し、その後、試料１と同様にエクステンション領域、サイドウォール、ソースドレイン領域を形成して、トランジスタを作成した試料である。試料３は、ハードマスク２０３の窒化ケイ素膜をエッチングする際に、燐酸に過酸化水素を添加した薬液を使用し、試料４は、窒化ケイ素膜エッチングの燐酸処理直前に８５０℃の急速熱酸化で保護酸化膜を形成した点で試料２と異なる。第二の実施形態の製造方法による試料１に比べ、試料２及び試料３はＬｍｉｎの劣化が見られる。これは、基板掘れが発生しているために接合深さが深くなったこと及びゲート電極の側面が掘れてL寸法が所望の値よりも部分的に細くなりすぎてしまったことによる。
【００５８】
Ｌｍｉｎの劣化については、試料４についても第二の実施形態による試料１と同等の値を示しているが、他の特性において８００℃以上の高温の熱処理が影響している結果について説明する。
図１１は、図１０で用いた試料の閾値電圧Ｖｔｈのウエハ面内ばらつきを示した図である。試料１〜試料４は図１０で用いた試料と同じものである。閾値電圧Ｖｔｈのウエハ面内ばらつきでは、試料４でばらつきが非常に大きくなっている。これは保護酸化膜形成のため８００℃以上の高温の熱処理により、ゲート電極中の不純物がゲート絶縁膜を突き抜けてチャネル不純物濃度を不均一に変えてしまうことによる。
【００５９】
上記結果より、第二の実施形態の半導体装置の製造方法によれば、シリコン基板やゲート電極側面の掘れを防ぎ、その結果Ｌｍｉｎの劣化やＶｔｈのばらつきを低減することが出来る。
【００６０】
本発明による半導体装置の製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においては、基板をシリコン基板としたが、ＳＯＩ基板であってもよい。また、ゲート絶縁膜としては、ＳｉＯ２、ＳｉＯＮ、Ｈｉｇｈ−Ｋとすることができる。さらに、トランジスタ構造においては、ＦｉｎＦＥＴにも適用が可能である。
【図面の簡単な説明】
【００６１】
【図１】本発明の第一の実施形態における半導体装置の製造方法を示す工程断面図である。
【図２】本発明の第一の実施形態における半導体装置の製造方法を示す工程断面図である。
【図３】従来の半導体装置の製造方法を示す工程断面図である。
【図４】従来の半導体装置の製造方法を示す工程断面図である。
【図５】本発明の第二の実施形態における半導体装置の製造方法を示す工程断面図である。
【図６】従来の半導体装置の製造方法を示す工程断面図である。
【図７】本発明の第一の実施形態における製造方法によるシリコン基板掘れ量及び表面ラフネス（Ｒａ）を従来例と比較した図である。
【図８】図７で用いた試料と同じ製造方法でトランジスタを試作し、接合リークを比較した図である。
【図９】図７で用いた試料と同じ製造方法でトランジスタを試作し、Ｌｍｉｎを測定した図である。
【図１０】本発明の第二の実施形態における製造方法により、トランジスタを試作し、Ｌｍｉｎを測定した図である。
【図１１】図１０で用いた試料の閾値電圧Ｖｔｈのウエハ面内ばらつきを示した図である。
【図１２】従来の半導体装置の製造方法を示す図である。
【符号の説明】
【００６２】
１００  シリコン基板
１０１  ゲート電極
１０２  ダミー酸化膜
１０３  ダミーサイドウォール
１０４  ゲート絶縁膜
１０５  第一のシリコン酸化膜
１０６  素子分離用酸化膜
１０７  ソースドレイン領域
１０８  第二のシリコン酸化膜
１０９  エクステンション領域
１１０  サイドウォール
１１１  シリサイド
１１２  オフセットスペーサ
１１３  シリコン酸化膜
２００  シリコン基板
２０１  ゲート電極
２０３  ハードマスク
２０４  ゲート絶縁膜
２０５  第一のシリコン酸化膜
２０６  素子分離用酸化膜
２０８  第二のシリコン酸化膜
２１３  シリコン酸化膜
【図１】
2008078439.tif 000003
【図２】
2008078439.tif 000004
【図３】
2008078439.tif 000005
【図４】
2008078439.tif 000006
【図５】
2008078439.tif 000007
【図６】
2008078439.tif 000008
【図７】
2008078439.tif 000009
【図８】
2008078439.tif 000010
【図９】
2008078439.tif 000011
【図１０】
2008078439.tif 000012
【図１１】
2008078439.tif 000013
【図１２】
2008078439.tif 000014