(57)【要約】【目的】電極部の貫通孔に樹脂が充填された磁気誘導素子を実装する際に、ボイドによる実装不良を抑制できる超小型電力変換装置を提供する。【解決手段】フェライト基板１６の外周部に形成され実装基板にはんだ付けされる第２主面に形成された電極１２にスリット状の間隙１１を形成することではんだのリフロー工程で発生するボイドによる実装不良を抑制することができる。【選択図】        図１
2008153455.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路が形成された半導体基板と薄膜磁気誘導素子とコンデンサを有し、前記薄膜磁気誘導素子が磁性絶縁基板と該磁性絶縁基板の中央部に形成されたコイルと該磁性絶縁基板の第１主面および第２主面の外周部で貫通孔を介して電気的に接続された電極を有する超小型電力変換装置において、前記第１主面および第２主面の少なくとも一方の主面の前記電極がスリット状の間隙を有し、該スリット状の間隙が前記貫通孔と接続し前記電極の端部まで延在することを特徴とする超小型電力変換装置。
【請求項２】
前記スリット状の間隙が前記電極を貫通することを特徴とする請求項１に記載の超小型電力変換装置。
【請求項３】
前記電極のスリット状の間隙の幅が前記電極の厚さ以上であることを特徴とする請求項２に記載の超小型電力変換装置。
【請求項４】
前記スリット状の間隙が前記電極に形成した凹部の溝であることを特徴とする請求項１に記載の超小型電力変換装置。
【請求項５】
前記磁性絶縁基板がフェライト基板であることを特徴とする請求項１〜４のいずれか一項に記載の超小型電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体基板上に形成した半導体集積回路（以下ＩＣと記す）と、コイルやコンデンサ、抵抗などの受動部品で形成されるＤＣ−ＤＣコンバータなどの超小型電力変換装置に関する。
【背景技術】
【０００２】
近年、電子情報機器、特に携帯型の各種電子情報機器の普及が著しい。それらの電子情報機器は、電池を電源とするものが多く、ＤＣ−ＤＣコンバータなどの電力変換装置を内蔵している。通常その電力変換装置は、スイッチング素子、整流素子、制御用ＩＣなどの能動素子と、磁気部品、コンデンサ、抵抗などの受動素子の各個別部品とをセラミック基板やプラスチックなどのプリント基板などの上に実装することでハイブリッド型電源モジュールとして構成されている。
【０００３】
前記した携帯用を含めた各種電子情報機器の小型、薄型、軽量化の要望に伴い、内蔵される電力変換装置の小型、薄型、軽量化の要求も強い。ハイブリッド型電源モジュールの小型化は、ＭＣＭ（マルチチップモジュール）技術や、積層セラミック部品などの技術により進歩してきている。しかしながら、個別の部品を同一基板上に、並べて実装するため、電源モジュールの実装面積の縮小化が制限されている。特にインダクタやトランスなどの磁気部品は、集積回路と比較すると体積が非常に大きいために電子機器の小型、薄型化をはかる上で最大の制約となっている。
【０００４】
これら磁気部品の小型、薄型化に対する今後の方向としては、チップ部品として限りなく小さく、薄くし、面実装する方向と、シリコン基板上に薄膜で形成する方向の２つが考えられる。近年、半導体技術の適用により、半導体基板上に薄型のマイクロ磁気素子（コイル、トランス）を搭載した例も報告されている。
特に、平面型磁気部品をとして、スイッチング素子や制御回路などの半導体部品を作り込んだ半導体基板の表面上に、薄膜コイルを磁性基板とフェライト基板とで挟んだ形の平面型磁気部品（薄型インダクタ）を薄膜技術により形成したものが開示されている（例えば、特許文献１など）。
これにより、磁気素子の薄型化とその実装面積の削減が可能となった。しかし、真空プロセスでの製造でコストが高くなる。また、電流の大きい所で使用する場合などは、磁性膜と絶縁膜に関する多大な積層工程が必要であり、コストが非常に高くなるという問題があった。
【０００５】
平面型磁気素子として、スパイラル（渦巻き状）のコイル導体の隙間に磁性を帯びた微粒子を混入した樹脂を充填し、上面、下面をフェライト基板で挟み込んで形成したものが開示されている（例えば、特許文献２など）。
この方法では、コイル導体のインダクタンスは、スパイラルの回数（ターン数）にほぼ比例するため、大きなインダクタンスを得るためには、ターン数を増やす必要がある。実装面積を増やさずにターン数を増やすと、コイル導体の断面積を小さくする必要がある。つまり、大きなインダクタンスを得るためには、コイル導体の断面積を小さく、導体線長を長くしなければならない。しかし、コイル断面積を小さく、導体線長を長くすると、コイル導体の直流抵抗が増大するため電力損失が増大してしまうという課題があった。
【０００６】
その点を解消するために、磁性絶縁基板と、該磁性絶縁基板の第１主面に形成された第１導体と前記磁性絶縁基板の第２主面に形成された第２導体と前記磁性絶縁基板を貫通する貫通孔に形成された接続導体とをそれぞれ接続してなるソレノイド状のコイル導体と、からなる薄型磁気素子が開示されている（例えば、特許文献３など）。
この特許文献３に記載されている構造は、磁性絶縁基板に貫通孔を形成し、コイル導体を形成する際、同時に半導体素子、実装基板などと接続するための実装端子を形成し、コイルとなる磁性絶縁基板にＩＣを実装するだけで、新たな実装基板を不要とし、超小型・薄型の電力変換装置を実現するものである。
【０００７】
特許文献３に記載されている超小型電力変換素子の特徴は、磁性絶縁基板に貫通孔を形成し、その貫通孔を通して電気的に接続されたコイル導体を第１主面、第２主面に具備し、さらに同様に第１主面に半導体素子との電気的接続をするための電極（接合単端子）、第２主面に実際に使用される場合のプリント板などとの電気的接続のための電極（実装電極）を具備していることである。この構造を適用することにより、デバイスを構成する部品を最小限に留め、薄型化を実現した超小型電力変換装置を得ることができる。
【０００８】
図１０、図１１は、従来の超小型電力変換装置の構成図であり、図１０（ａ）はＩＣチップを搭載した要部断面図であり図１０（ｂ）のＹ−Ｙ線で切断した要部断面図、図１０（ｂ）は磁気誘導素子の第２主面(裏面)の要部平面図、図１１は図１０（ｂ）の要部断面図で、図１１（ａ）は図１０（ｂ）のＸ１−Ｘ１線で切断した要部拡大断面図、図１１（ｂ）は図１０（ｂ）のＸ２−Ｘ２線で切断した要部拡大断面図である。
【０００９】
フェライト基板８６の中央部にソレノイド状コイルが形成され、周辺部に電極８２、８８が形成されている。ソレノイド状コイルはフェライト基板８６の第１主面と第２主面と貫通孔８５の側壁に形成されるコイル導体８４で出来ている。電極８８は第１主面、電極８２は第２主面に形成され，貫通孔８３の側壁に形成される接続導体８３ａで互いに接続されている。
【００１０】
第１主面に形成された電極８８とＩＣチップ８０はスタッドバンプ８１を介して固着し、ＩＣチップ８０とフェライト基板８６の間にはアンダーフィル８９が充填されている。また、第２主面に形成されたコイル導体８４は保護膜８７で被覆されている。
【特許文献１】特開２００１−１９６５４２号公報
【特許文献２】特開２００２−２３３１４０号公報  （図１）
【特許文献３】特開２００４−２７４００４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図１０（ｂ）の電極構造の詳細断面は図１１（ａ）、図１１（ｂ）に示すように、第１主面と第２主面との電極８８、８２を貫通孔８３の側壁に形成された接続導体８３ａで電気的に接続されており、貫通孔８３の空洞箇所は充填樹脂８３ｂが充填されている。この充填樹脂８３ｂは樹脂層である保護膜８７を形成するときに貫通孔８３の空洞箇所に充填される。
【００１２】
製造工程としては、（１）フェライト基板８６に貫通孔８３、８５を形成、（２）電解めっきをするために必要なめっきシード層を形成、（３）電解めっき時の型となるレジストパターンを形成、（４）電解めっきでコイル導体８４、実装端子である電極８２、８８および接続導体８３ａを同時形成、（５）不要レジスト、シード層を除去、（６）保護膜８７として、樹脂層を形成、という手順である。電解めっきでコイル導体８４および電極８２、８８および接続導体８３ａとなる導電層を形成する際、貫通孔８３、８５の内部は完全には埋められず空洞箇所が発生し、その空洞箇所が最後に保護膜８７として樹脂層を形成する際に充填される。
【００１３】
この樹脂層である保護膜８７をパターニングした後、図１１（ａ）に示すように、貫通孔８３内部を充填した樹脂層(保護膜８７)である充填樹脂８３ｂの露出面はパターニング時の現像で電極８２、８８の表面高さより低くなっている。後述するように、この低くなっている充填樹脂８３ｂの露出部にはんだ付けの際にボイドが形成される。
本製造方法は、最小限の工程で電気的な接続とコイル導体８４、電極８２、８８および接続導体８３ａを形成できるため、低いコストで形成できるが、電極８２、８８の中央部に貫通孔８３が形成されており、かつその内部に充填樹脂８３ｂが充填されていることから、図１２に示すようにプリント基板などの基板９５に形成された基板電極９６へはんだ９１で実装する時に、充填樹脂８３ｂの下部にボイド９２ができてしまう。また、このボイド９２ははんだ９１の実装での１回目のリフローではボイド体積Ｖ３は小さいが（図１２（ａ））、１回実装後に再度、他の部品の実装をするために２回目のリフロー工程を実施すると、充填樹脂８３ｂの吸湿によって充填樹脂８３ｂ中にとりこまれた水分がボイド９２内に放出され、かつ、熱による膨張をすることで、ボイド９２の体積Ｖ４が大きくなる（図１２（ｂ））。このため、実質的な実装面積（はんだ９１と実装電極９６との接触面積）は小さくなり、実装強度が低下することで、実装不良を引き起こす。
【００１４】
本課題を解決するためには、空洞箇所の充填樹脂８３ｂをなくして、吸湿しない金属系の材料で充填するなどの方法が必要である。また金属系の材料で充填しない場合で空洞箇所の充填樹脂８３ｂをなくして、空洞箇所を開放状態にする方法もある。しかし、例えばＩＣチップなどの半導体素子を第１主面に固着したあとに樹脂などでモールドすると、貫通孔８３に樹脂が充填されて開放状態が維持できなくなる。開放状態とするためにはデバイス全体を保護する樹脂モールドが行えないことになり採用できない。
【００１５】
前記の貫通孔８３を金属で埋める方法には、めっきの厚さを厚くすることで、貫通孔８３の中央部を閉じさせてしまう方法、スクリーン印刷法などで導電ペーストやはんだペーストで埋め込んでしまうなどの方法が考えられる。ただし、めっきの厚さで貫通孔８３をとじさせてしまう方法は、コイル導体８４、電極８２、８８と同時にめっきしていることから、厚さの制約がある場合は適用できない。また、仮に厚さの制約をなくした場合でも、めっきの時間を延長しなければならないことからコスト増加になる。別工程として、電極内部を埋め込む場合については、フォトリソグラフィー工程、めっき工程、レジスト剥離工程などを再度実施しなければならず、コストは大幅に上昇する。また、めっきで埋め込む場合は、貫通孔８３内部のめっき厚の制御が悪い場合、めっきされた金属でボイドが発生し、その中にめっき液などの残留液が取り残されるため、腐食の発生など信頼性上の問題が発生する。
【００１６】
電極８２、８８をスクリーン印刷で導電ペースト、はんだペーストで埋め込む工程は、工程が増えるためにコスト増加につながるだけでなく、これらを保護膜８７の形成前に実施しなければならず、保護膜８７の熱硬化など、後工程の熱処理工程を制限することになる。
この発明の目的は、前記の課題を解決して、電極部の貫通孔に樹脂が充填された磁気誘導素子を実装する際に、ボイドによる実装不良を抑制できる超小型電力変換装置を提供することである。
【課題を解決するための手段】
【００１７】
前記の目的を達成するために、半導体集積回路ｇａ形成された半導体基板と薄膜磁気誘導素子とコンデンサを有し、前記薄膜磁気誘導素子が磁性絶縁基板と該磁性絶縁基板の中央部に形成されたコイルと該磁性絶縁基板の第１主面および第２主面の外周部で貫通孔を介して電気的に接続された電極を有する超小型電力変換装置において、前記第１主面および第２主面の少なくとも一方の主面の前記電極がスリット状の間隙を有し、該スリット状の間隙が前記貫通孔と接続し前記電極の端部まで延在する構成とする。
【００１８】
また、前記スリット状の間隙が前記電極を貫通するとよい。
また、前記電極のスリット状の間隙の幅が前記電極の厚さ以上であるとよい。
また、前記スリット状の間隙が前記電極に形成した凹部の溝であるとよい。
また、前記磁性絶縁基板がフェライト基板であるとよい。
【発明の効果】
【００１９】
この発明によれば、実装基板にはんだ付けされる電極にスリット状の間隙を形成することにより、２回目のリフロー工程でのボイド体積の増加を抑制し、コストを増加させることなく、超小型電力変換装置のはんだ実装時のリフローで引き起こされる実装不良を防止することができる。
【発明を実施するための最良の形態】
【００２０】
実施の形態を以下の実施例で説明する。
【実施例１】
【００２１】
図１は、この発明の第１実施例の超小型電力変換装置の要部構成図でり、図１（ａ）は薄型磁気部品の第２主面（裏面）から透視した平面図、図１（ｂ）は図１（ａ）のＸ１−Ｘ１線で切断した要部断面図、図１（ｃ）は図１（ａ）のＸ２−Ｘ２線で切断した要部断面図、図１（ｄ）は図１（ａ）のＣ部の第１主面(表面)側の電極の平面形状図である。
また図２は図１の拡大図であり、図２（ａ）は図１（ｂ）のＡ部拡大図、図２（ｂ）は図１（ｃ）のＢ部拡大図である。
【００２２】
尚、超小型電力変換装置としては、図１０（ａ）に示したようにＩＣチップ等の他の構成部品もあるが、図１ではそれらを省略し磁気誘導素子のみを示した。
フェライト基板１６の中央部にソレノイド状コイルが形成され、周辺部に電極１２、１８が形成されている。ソレノイド状コイルはフェライト基板１６の第１主面と第２主面に形成されたコイル導体１４ａ、１４ｂおよびこれらのコイル導体１４ａ、１４ｂを電気的に接続する貫通孔１５ａの側壁に形成される接続導体１５ｃで構成される。電極１８、１２は第１主面と第２主面にそれぞれ形成され，貫通孔１３ａの側壁に形成される接続導体１３ｃで互いに接続されている。第２主面に形成される電極１２には貫通孔１３ａに接するスリット状の間隙１１が形成され、このスリット状の間隙１１は電極１２の端部まで延在しており、その底はフェライト基板１６が露出している。尚、図中の符号で１３ｂ、１５ｂは充填樹脂、１７は樹脂層である保護膜である。
【００２３】
図１で示すように、電極１２にスリット状の間隙１１を形成することで、はんだ実装の際、充填樹脂１３ｂ上にはボイドは発生するものの、２回目のリフローでは、スリット状の間隙１１から吸湿した水分が放出されるため、ボイドが大きくなるのを防止することができる。このスリット状の間隙１１の底部はフェライト基板１６であるため、はんだが固着せず間隙１１に沿って空洞の通路３４が形成され(図５（ｂ）参照)、その通路３４からボイドの空気や湿気が外部に放出され、ボイドが２回目のリフローで大きくならない。
【００２４】
また、本発明は、電極１２のスリットの空隙１１のパターン形成の際には、フォトマスクのパターン変更のみで実行することができるため、新たな工程を追加することもなく、コストの増加を招くことはない。
図３、図４は図１の磁気誘導素子の製造方法を示す工程図であり、両図面の（ａ）〜（ｆ）は工程順に示した要部製造工程断面図である。各工程で図３は図１（ａ）のＹ−Ｙ線で切断した断面図に対応する要部断面図であり、図４は図１（ａ）のＸ２−Ｘ２線で切断した断面図に対応する要部断面図である。図３および図４は、１つのチップ部分（磁気誘導素子の部分）のみについて拡大して示してあるが、実際はこのようなチップを多数形成した基板として製造した。
【００２５】
絶縁磁性基板として、厚さ５２５μｍのＮｉ−Ｚｎ系フェライト基板１６を用いた。なお、フェライト基板１６の厚さは必要なインダクタンス、コイル電流値、磁性基板の特性から決定されるものであり、今回の実施例での厚さに限ったものではない。なお、絶縁基板としてフェライト基板１６を用いたが、絶縁性の磁性基板であればどの材料でも良い。今回は、容易に基板状に成型し得る材料としてフェライト基板１６を用いた。
【００２６】
まず、フェライト基板１６に貫通孔１３ａ、１５ａを形成する。ＩＣチップとの接合に用いる電極１８とプリント基板などに形成した基板電極との接合に用いる電極１２とを接続する貫通孔が１３ａ、コイル導体１４ａ、１４ｂを接続する貫通孔が１５ａである。加工方法は、レーザ加工、サンドブラスト加工、放電加工、超音波加工、機械加工などいずれの方法も適用でき、加工コスト、加工寸法などで決定する必要がある。今回の実施例では、最小加工寸法幅が０．１３ｍｍと微小なこと、加工個所が多いことからサンドブラスト法を用いた（図３（ａ）、図４（ａ）の工程）。
【００２７】
つぎに、貫通孔１３ａ、１５ａの接続導体１３ｂ、１５ｂおよび第１主面、第２主面のコイル導体１４ａ、１４ｂ、電極１８、１２を形成する。電極１２に貫通孔１３ａに接し電極１２の端部まで延在するスリット状の間隙１１を形成する。この間隙１１の底部はフェライト基板１６が露出しており、この間隙１１は電極１２を貫通している。
まず、フェライト基板１６全面に導電性を付与するために、Ｃｒ／Ｃｕをスパッタ法で成膜し、めっきシード層４１を形成する（図３（ｂ）、図４（ｂ）の工程）。このとき、貫通孔１３ａ、１５ａへも導電性は付与されるが、必要であれば、無電解めっきなどを施しても良い。また、スパッタ法にかぎらず真空蒸着法、ＣＶＤ（ケミカルベイパーデポジション）法、などを用いても良い。無電解めっきのみで形成する方法でも良い。ただし、フェライト基板１６との密着性を十分得られる方法が望ましい。なお、導電性材料については導電性を持つ材料であればなんでも良い。密着性を得るための密着層として今回はＣｒを用いたが、Ｔｉ、Ｗ、Ｎｂ、Ｔａなども用いることができる。また、Ｃｕが後工程の電解めっき工程でめっきが生成されるシード層となるが、これもＮｉ、Ａｕなどを用いることができる。今回は、後工程での加工の容易さも考慮し、Ｃｒ／Ｃｕの膜構成とした。
【００２８】
つぎに、第１主面、第２主面に形成されるべきコイル導体１４ａ、１４ｂ、電極１８、１２のパターンをフォトレジストを用いて形成する（図３（ｃ）、図４（ｃ）の工程）。本実施例ではネガ型のフィルムタイプのレジストを用いて、これらのパターンを形成した。このときのパターンで、電極１２のスリット状の空隙１１のパターン（スリット用フォトレジストパターン４３）を形成しておく。また、４２はスリット用フォトレジストパターンであり、４３以外のフォトレジストパターンである。
【００２９】
次にレジストパターンの開口部へ電解めっきで導電層３３としてＣｕを形成させる（図３（ｄ）、図４（ｄ）の工程）。このとき、貫通孔１３ａ、１５ａ部へもＣｕがめっきされ、接続導体１３ｃ、１５ｃも同時に形成され、第１主面と第２主面のコイル導体１４ａ、１４ｂが接続され、ソレノイド状コイルが形成される。また、電極パターン１８、１２も同時に形成される。電解めっき後、不要なフォトレジスト、シード層を除去することで、所望のコイル導体１４ａ、１４ｂと電極１８、１２が形成される。このとき、電極１２にスリット状の間隙１１が形成される。このスリット状の間隙１１の幅は後述するように電極１１の厚さ以上とする（図３（ｅ）、図４（ｅ）の工程）。
【００３０】
つぎにコイル導体１４ｂ上に保護膜１７を形成する（図３（ｆ）、図４（ｆ）の工程）。本実施例ではフィルム型の絶縁材料を用いた。保護膜１７は保護膜としての機能を果たすとともに、貫通孔１３ａ、１５ａ内部を充填する機能も持つ。不要であれば形成する必要はないが、後工程でＩＣチップなどの半導体素子を実装し、樹脂封止をする際、樹脂が流れ出してくるため、充填しておく必要がある。また、長期信頼性を考慮すると形成しておくのが望ましい。なお、絶縁膜形成方法はフィルム型の材料に限定されるものではなく、液状の絶縁材料をスクリーン印刷でパターン形成し、熱硬化させても良い。
【００３１】
なお、コイル導体１４ａ、１４ｂおよび電極１８、１２となる導電層４４の表面には必要に応じて、Ｎｉ、Ａｕめっきなどを施し、表面処理層を形成する。本実施例では図３（ｄ）、図４（ｄ）の工程で、Ｃｕを電解めっき後連続してＮｉおよびＡｕを電解めっきで形成した。なお、図３（ｆ）、図４（ｆ）の工程の終了後に無電解めっきでこれらを形成してよい。もしくは図３（ｅ）、図４（ｅ）の工程後に同様に無電解めっきを実施しても良い。これらの金属保護導体は後工程でのＩＣチップなどの半導体素子との接続工程で安定した接続状態を得るためのものである。
【００３２】
前述した工程により、実装側(第２主面側)の電極１２にスリット状の間隙１１を形成した薄型磁気誘導素子が形成される。尚、電力変換装置としての構成をとるためには、図１０（ａ）で示したように電源用のＩＣチップ８０を図１で示す磁気誘導素子に形成した電極１８に接続する。構成の一例としては図１０（ａ）に示したとおりスタッドバンプ８１を用いて超音波接続で接合し、アンダーフィル８９でＩＣチップ８０と磁気誘導素子を固定する。図１０は一例であり、接合方法として本実施例ではスタッドバンプと超音波接合を用いたが、本構造ではこれに限定されるものではなく、はんだ接合、導電接着材などを用いても問題はない。また、ＩＣチップ８０と磁気誘導素子の固定にはアンダーフィル８９を用いたが、これは必要に応じて材料を選定すれば良く、エポキシ樹脂などの封止材などでも良い。
【００３３】
本実施例を用いた超小型電力変換装置を実装基板にはんだ実装し、ボイドの発生状況を調査した。
図５と図６は、ボイドの状態を示す図であり、図５は１回目のリフローで形成されたはんだのボイドの状態を示す図であり、図６は２回目のリフロー後のボイドの状態を示す図である。磁気誘導素子の断面図を比較したとき、図５（ａ）、図６は図２（ａ）に相当する断面図であり、図５（ｂ）は図２（ｂ）に相当する断面図である。図５、図６から１回目のリフローで形成されたはんだ３２のボイド３３ａの体積Ｖ１が２回目のリフローでも成長することはなく、ボイド３３ｂの体積Ｖ２は殆ど増加せず、実質的なはんだ実装面積の低下は見られなかった。これは図５（ｂ）に示すスリット状の間隙１１に形成された通路３４を通ってボイド３３ａに溜まった湿気や空気が外界に抜けて行くためである。
【００３４】
このスリット状の間隙１１の幅Ｍと電極１２の厚さＮを変化させ、はんだボイド３３ａ、３３ｂから成長状態を実験した。今回の実験では、電極１２の厚さＮを４０μｍ、６０μｍを用い、スリット状の間隙１１の幅Ｍを３０μｍ〜８０μｍまで１０μｍ間隔とした。その結果についてつぎに説明する。
図８は、１回目のリフロー工程を行った後のボイド体積に対する２回目のリフロー工程を行った後のボイド体積の比率（Ｖ２／Ｖ１）とスリット状の間隙の幅Ｍの関係を示した相関図である。図８（ａ）は電極１２の厚さＮが４０μｍの場合であり、図８（ｂ）は電極１２の厚さＮが６０μｍの場合である。図８は２回目のリフロー工程でのボイド体積Ｖ２が１回目のリフロー工程でのボイド体積Ｖ１の何倍に増大したかを表したものである。２回のリフロー工程を行うのは、従来技術で説明した通りであるのでここでは説明を省略する。
【００３５】
図８に示すデータは、リフロー工程に関する信頼性試験規格に準拠したリフロー工程を適用して得られたものである。すなわち、そのリフロー工程は、はんだの耐熱性を確認するための前工程とその後高温で加熱処理してリフローする後工程の２つの工程で構成されている。前工程の条件は吸湿処理を行うための前処理条件であり、この前処理条件は温度が８５℃、湿度が８５％、時間が１９２時間である。後工程の条件は実際にリフローする条件であり温度が２６０℃、時間が２分である。後工程ではんだ内の湿気を吸引したボイド３３ｂがはじける（ポップコーン現象）などの不具合が発生していないか否か調査して通常は良否を判定する。
【００３６】
しかし、ここでは前記したように１回目のリフロー工程で発生したボイド体積Ｖ１が２回目のリフロー工程でそのボイド体積Ｖ２がどの程度大きくなったかを調査した。１回目のリフロー工程と２回目のリフロー工程は前記した条件と同じ条件である。尚、前記の前処理条件は湿度を与えたときのはんだのリフロー耐熱を保証する条件であり、リフロー試験規格でレベル１と称せられる階級の規格に準じている。
【００３７】
ボイド体積Ｖ１、Ｖ２の調査において、ボイド３３ａ、３３ｂははんだ３２と充填樹脂１３ｂの境界に形成されるために外部から直接測定することはできない。そこで充填樹脂１３ｂとはんだ３３の接合部付近の断面(図１のＸ１−Ｘ１線で切断した断面近傍)を研磨してボイド３３ａ、３３ｂの断面形状を出し、ボイド３３ａ，３３ｂの最大幅Ｗ１、Ｗ２と最大高さＨ１、Ｈ２を測定する。図７で示すように、ボイド３３ａ、３３ｂの形状を円筒形と仮定して、この円筒形の底面の直径（Ｄ＝２ｒ）はボイド３３ａ、３３ｂの最大幅Ｗ１、Ｗ２とし、円筒形の高さ（ｈ）はボイド３３ａ、３３ｂの最大高さＨ１、Ｈ２として円筒形の体積（πｒ２×ｈ）を算出してボイド体積Ｖ１、Ｖ２とした。
【００３８】
図８（ａ）に示すように、電極１２の厚さＮが４０μｍの場合は、スリット状の間隙１１の幅Ｍ（間隔）が４０μｍ未満であると、一部の素子でボイドの増加が確認された。これは、スリット状の間隙１１の幅Ｍが狭すぎて、はんだ３３がスリットの間隙１１箇所でブリッジングを発生させてしまい、スリット状の間隙１１に沿って出来るはずの通路３４が狭まりボイド３３内の水分や気体が放出されづらくなっているためである。
【００３９】
また、図８（ｂ）に示すように、電極１２の厚さＮが６０μｍの場合は、スリット状の間隙１１の幅Ｍが６０μｍ未満であると、４０μｍの場合と同様に、一部の素子でボイドの増加が確認された。これは、スリット状の間隙１１の幅Ｍが狭すぎて、はんだ３３がスリットの間隙１１箇所でブリッジングを発生させてしまい、スリット状の間隙１１に沿って出来るはずの通路３４が狭まりボイド３３内の水分や気体が放出されづらくなっているためである。
【００４０】
このことから、スリット状の間隙１１の幅Ｍ（間隔）を電極１２の厚さＮよりも大きくすることで、ボイド体積比を１．０付近の小さな値にできて、２回目のリフローでの不良数を減少させることができて、２回のはんだリフローでの良品率を向上させることができる。
【実施例２】
【００４１】
図９は、この発明の第２実施例の超小型電力変換装置の要部断面図である。この断面図は図１（ｃ）の断面図に相当する断面図であり、貫通孔１３ａ、接続導体１３ｃ，充填樹脂１３ｂを参考までに点線で示した。
図１との違いは、スリット状の間隙１１が凹部１１ａの溝であり、この凹部１１ａの溝では溝の底部でフェライト基板１６が露出していない点である。この第２実施例は電極１２ａにスリット状の間隙である凹部１１ａを形成するときに、スリット状の間隙の底部のフェライト基板１６が露出する前にエッチングを停止させ、スリット状の間隙である凹部１１ａの底部の厚さを１μｍ程度にする。これは、スリット状の間隙を形成するためのエッチングが十分行われず底部に電極１２ａの残渣が残った場合も含んでいる。特に、電極１２ａの厚さが厚く、凹部１１ａの側壁が数十μｍと高い場合には、はんだが凹部１１ａの底部に充填されず、凹部１１ａに沿って空洞の通路ができて２回目のリフロー工程でボイド体積の増大が抑制される。
【００４２】
また、凹部１１ａの底部に保護膜１７の残渣が被覆した場合にははんだが凹部１１ａの底部に付き難く通路が一層出来易くなり、ボイド体積の増大はさらに抑制される。
なお、第１、第２実施例において、ソレノイド状コイルを一例として実施したが、本発明においては、コイル形成は関係なく、渦巻き状（スパイラル状）コイルやトロイダル状コイルなど別の形状のコイルについても適用できることは勿論である。
【図面の簡単な説明】
【００４３】
【図１】この発明の第１実施例の超小型電力変換装置の要部構成図であり、（ａ）は薄型磁気部品の第２主面（裏面）から透視した平面図、（ｂ）は（ａ）のＸ１−Ｘ１線で切断した要部断面図、（ｃ）は（ａ）のＸ２−Ｘ２線で切断した要部断面図、（ｄ）は（ａ）のＣ部の第１主面(表面)側の電極の平面形状図
【図２】図１の拡大図であり、（ａ）は図１（ｂ）のＡ部拡大図、（ｂ）は図１（ｃ）のＢ部拡大図
【図３】図１の磁気誘導素子の製造方法を示す工程図であり、（ａ）〜（ｆ）は工程順に示した要部製造工程断面図
【図４】図１の磁気誘導素子の製造方法を示す工程図であり、（ａ）〜（ｆ）は工程順に示した要部製造工程断面図
【図５】１回目のリフローで形成されたはんだのボイドの状態を示す図
【図６】２回目のリフロー後のボイドの状態を示す図
【図７】ボイドの形状を仮定した円筒形の図
【図８】１回目のリフロー工程を行った後のボイド体積に対する２回目のリフロー工程を行った後のボイド体積の比率（Ｖ２／Ｖ１）とスリット状の間隙の幅Ｍの関係を示した相関図であり、（ａ）は電極１２の厚さＮが４０μｍの場合の図、（ｂ）は電極１２の厚さＮが６０μｍの場合の図
【図９】この発明の第２実施例の超小型電力変換装置の要部断面図
【図１０】従来の超小型電力変換装置の構成図であり、（ａ）はＩＣチップを搭載した要部断面図、（ｂ）は磁気誘導素子の第２主面(裏面)の要部平面図
【図１１】従来の超小型電力変換装置の構成図であり、（ａ）は図１０の（ｂ）のＸ１−Ｘ１線で切断した要部拡大断面図、（ｂ）は図１０（ｂ）のＸ２−Ｘ２線で切断した要部拡大断面図
【図１２】従来の超小型電力変換装置の実装時でのボイドの状態を示す図であり、（ａ）は１回目のリフロー後のボイドの図、（ｂ）は２回目のリフロー後のボイドの図
【符号の説明】
【００４４】
１１    スリット状の隙間
１１ａ  凹部
１２，１２ａ  電極（第２主面）
１３ａ  貫通孔（電極部）
１３ｂ  充填樹脂（電極部）
１３ｃ  接続導体（電極部）
１４ａ  コイル導体（第１主面）
１４ｂ  コイル導体（第２主面）
１５ａ  貫通孔（コイル導体部）
１５ｂ  充填樹脂（コイル導体部）
１５ｃ  接続導体（コイル導体部）
１６    フェライト基板
１７    保護膜（樹脂層）
１８    電極（第１主面）
３１    実装電極
３２    はんだ
３３ａ  ボイド（１回目のリフロー後）
３３ｂ  ボイド（２回目のリフロー後）
３４    通路
４１    めっきシード層
４２    フォトレジストパターン
４３    スリット用フォトレジストパターン
４４    導電層
【図１】
2008153455.tif 000003
【図２】
2008153455.tif 000004
【図３】
2008153455.tif 000005
【図４】
2008153455.tif 000006
【図５】
2008153455.tif 000007
【図６】
2008153455.tif 000008
【図７】
2008153455.tif 000009
【図８】
2008153455.tif 000010
【図９】
2008153455.tif 000011
【図１０】
2008153455.tif 000012
【図１１】
2008153455.tif 000013
【図１２】
2008153455.tif 000014