(57)【要約】【課題】常に精度の高い上下非対称歪みの補正を行うことができるようにする。【解決手段】調整モジュール２２は、イコライザ４１、AGC４２、およびアシンメトリ補正回路４３により構成され、入力された再生信号の波形等化を行い、波形等化された再生信号を、２値化部２８およびPLL回路２３に出力する。PLL回路２３は、波形等化された再生信号の再生信号とクロックとの位相誤差、および再生信号の反転間隔を検出し、クロックの位相を、再生信号の位相に同期させるようにVCO回路２７を制御する。アシンメトリ補正回路４３は、PLL回路２３により検出されたデータに基づいて、アシンメトリ補正の補正値を算出する。本発明は、記録媒体より読み出される再生信号に対して信号処理を行う信号処理装置に適用できる。【選択図】図１
2008103020.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の波形の上下非対称歪みを補正するアシンメトリ補正回路において、
前記波形の上下非対称歪みが補正された入力信号から、PLL回路により検出されるデータを用いて、補正値を算出する補正値算出手段と、
前記補正値算出手段により算出された前記補正値を用いて、前記入力信号の波形の上下非対称歪みを補正する補正手段と
を備えるアシンメトリ補正回路。
【請求項２】
前記補正値算出手段は、前記波形の上下非対称歪みが補正された入力信号から、前記PLL回路により検出される位相誤差データを用いて、前記補正値を算出する
請求項１に記載のアシンメトリ補正回路。
【請求項３】
前記補正値算出手段は、前記入力信号の波形のエッジにおいて、前記PLL回路により検出される位相誤差データに帰還ゲインをかけ、前記帰還ゲインがかけられた前記位相誤差データを、前記補正値よりも分解能が高い真値に加算し、前記真値から、前記補正値を算出する
請求項２に記載のアシンメトリ補正回路。
【請求項４】
前記補正値算出手段は、前記波形の上下非対称歪みが補正された入力信号から、前記PLL回路により検出される反転間隔データの積算値を用いて、前記補正値を算出する
請求項１に記載のアシンメトリ補正回路。
【請求項５】
前記補正値算出手段は、前記PLL回路により検出される反転間隔データの積算値を所定の閾値と比較した比較結果に基づいて、前記積算値に帰還ゲインをかけ、前記帰還ゲインがかけられた前記積算値を、前記補正値よりも分解能が高い真値に加算し、前記真値から、前記補正値を算出する
請求項４に記載のアシンメトリ補正回路。
【請求項６】
前記PLL回路において位相誤差が安定している場合、前記補正値算出手段は、前記PLL回路により検出される反転間隔データの積算値が所定の閾値よりも小さいとき、前記PLL回路により検出される位相誤差データを用いて、前記補正値を算出し、前記積算値が所定の閾値以上のとき、前記積算値を用いて、前記補正値を算出し、
前記PLL回路において位相誤差が安定していない場合、前記補正算出手段は、前記PLL回路により検出される反転間隔データの積算値を所定の閾値と比較した比較結果に基づき、前記積算値を用いて、前記補正値を算出する
請求項１に記載のアシンメトリ補正回路。
【請求項７】
前記補正値算出手段により算出された前記補正値は、前記補正手段により波形の上下非対称歪みが補正された信号を２値化する２値化手段に供給される
請求項１に記載のアシンメトリ補正回路。
【請求項８】
入力信号の波形の上下非対称歪みを補正するアシンメトリ補正回路のアシンメトリ補正方法において、
前記波形の上下非対称歪みが補正された入力信号から、PLL回路により検出されるデータに基づいて、補正値を算出し、
算出された前記補正値を用いて、前記入力信号の波形の上下非対称歪みを補正する
ステップを含むアシンメトリ補正方法。
【請求項９】
記録媒体より読み出された信号を処理する信号処理装置において、
前記信号を入力する信号入力手段と、
波形の上下非対称歪みが補正された信号から、PLL回路により検出されるデータに基づいて、補正値を算出し、算出された前記補正値を用いて、前記信号入力手段により入力された信号の波形の上下非対称歪みを補正するアシンメトリ補正回路と、
前記アシンメトリ補正回路により前記波形の上下非対称歪みが補正された信号を出力する信号出力手段と
を備える信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アシンメトリ補正回路および方法、並びに信号処理装置に関し、特に、常に精度の高い上下非対称歪みの補正を行うことができるようにしたアシンメトリ補正回路および方法、並びに信号処理装置に関する。
【背景技術】
【０００２】
ディスク再生などの場合、入力信号の波形が上下非対称になって再生されることがある。これは、ディスクやピックアップの性能により発生する。信号の対称性が崩れると、データの判定すべきレベルが中心からずれてしまい、正確に２値化ができなくなってしまう。
【０００３】
これに対して、従来は、入力信号の波形をスライスした後の直流値がゼロになるように制御を行うことが多かった。また、特許文献１では、入力信号の波形の包絡線のピークの値を積算して、それを基に、波形の上下非対称歪み（アシンメトリ）を補正することが提案されている。
【０００４】
【特許文献１】特許第３７５０５５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の方法では、波形の上下非対称歪みを大雑把にしか補正することができなかった。したがって、再生中の細かい変動などを追従することができないため、常に最適な補正が行われているとは言えず、読み取りエラーなどの問題が生じていた。
【０００６】
また、特許文献１の提案では、入力信号の波形の包絡線のピークの値しか積算されていないため、包絡線のピークがうまく検出されなかった場合には、波形の上下非対称歪みの補正の精度が落ちてしまう恐れがあった。
【０００７】
本発明は、このような状況に鑑みてなされたものであり、常に精度の高い上下非対称歪みの補正を行うことができるようにするものである。
【課題を解決するための手段】
【０００８】
本発明の第１の側面のアシンメトリ補正回路は、入力信号の波形の上下非対称歪みを補正するアシンメトリ補正回路において、前記波形の上下非対称歪みが補正された入力信号から、PLL回路により検出されるデータを用いて、補正値を算出する補正値算出手段と、前記補正値算出手段により算出された前記補正値を用いて、前記入力信号の波形の上下非対称歪みを補正する補正手段とを備える。
【０００９】
前記補正値算出手段は、前記波形の上下非対称歪みが補正された入力信号から、前記PLL回路により検出される位相誤差データを用いて、前記補正値を算出することができる。
【００１０】
前記補正値算出手段は、前記入力信号の波形のエッジにおいて、前記PLL回路により検出される位相誤差データに帰還ゲインをかけ、前記帰還ゲインがかけられた前記位相誤差データを、前記補正値よりも分解能が高い真値に加算し、前記真値から、前記補正値を算出することができる。
【００１１】
前記補正値算出手段は、前記波形の上下非対称歪みが補正された入力信号から、前記PLL回路により検出される反転間隔データの積算値を用いて、前記補正値を算出することができる。
【００１２】
前記補正値算出手段は、前記PLL回路により検出される反転間隔データの積算値を所定の閾値と比較した比較結果に基づいて、前記積算値に帰還ゲインをかけ、前記帰還ゲインがかけられた前記積算値を、前記補正値よりも分解能が高い真値に加算し、前記真値から、前記補正値を算出することができる。
【００１３】
前記PLL回路において位相誤差が安定している場合、前記補正値算出手段は、前記PLL回路により検出される反転間隔データの積算値が所定の閾値よりも小さいとき、前記PLL回路により検出される位相誤差データを用いて、前記補正値を算出し、前記積算値が所定の閾値以上のとき、前記積算値を用いて、前記補正値を算出し、前記PLL回路において位相誤差が安定していない場合、前記補正算出手段は、前記PLL回路により検出される反転間隔データの積算値を所定の閾値と比較した比較結果に基づき、前記積算値を用いて、前記補正値を算出することができる。
【００１４】
前記補正値算出手段により算出された前記補正値は、前記補正手段により波形の上下非対称歪みが補正された信号を２値化する２値化手段に供給されることができる。
【００１５】
本発明の第１の側面のアシンメトリ補正方法は、入力信号の波形の上下非対称歪みを補正するアシンメトリ補正回路のアシンメトリ補正方法において、前記波形の上下非対称歪みが補正された入力信号から、PLL回路により検出されるデータに基づいて、補正値を算出し、算出された前記補正値を用いて、前記入力信号の波形の上下非対称歪みを補正するステップを含む。
【００１６】
本発明の第２の側面の信号処理装置は、記録媒体より読み出された信号を処理する信号処理装置において、前記信号を入力する信号入力手段と、波形の上下非対称歪みが補正された信号から、PLL回路により検出されるデータに基づいて、補正値を算出し、算出された前記補正値を用いて、前記信号入力手段により入力された信号の波形の上下非対称歪みを補正するアシンメトリ補正回路と、前記アシンメトリ補正回路により前記波形の上下非対称歪みが補正された信号を出力する信号出力手段とを備える。
【００１７】
本発明の第１の側面においては、波形の上下非対称歪みが補正された入力信号から、PLL回路により検出されるデータに基づいて、補正値が算出される。そして、算出された前記補正値を用いて、前記入力信号の波形の上下非対称歪みが補正される。
【００１８】
本発明の第２の側面においては、記録媒体より読み出された信号が入力される。そして、波形の上下非対称歪みが補正された信号から、PLL回路により検出されるデータに基づいて、補正値が算出され、算出された前記補正値を用いて、入力された信号の波形の上下非対称歪みが補正され、前記波形の上下非対称歪みが補正された信号が出力される。
【００１９】
信号処理装置は、独立した装置であってもよいし、記録再生装置や再生装置の信号処理を行うブロックであってもよい。
【発明の効果】
【００２０】
本発明の第１の側面によれば、常に精度の高い上下非対称歪みの補正を行うことができる。
【００２１】
本発明の第２の側面によれば、常に高い信頼性での記録や再生を可能にすることができる。
【発明を実施するための最良の形態】
【００２２】
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書または図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書または図面に記載されていることを確認するためのものである。したがって、明細書または図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
【００２３】
本発明の第１の側面のアシンメトリ補正回路は、入力信号の波形の上下非対称歪みを補正するアシンメトリ補正回路（例えば、図１のアシンメトリ補正回路４３）において、前記波形の上下非対称歪みが補正された入力信号から、PLL回路（例えば、図１のPLL回路２３）により検出されるデータを用いて、補正値を算出する補正値算出手段（例えば、図３の補正値算出部６２）と、前記補正値算出手段により算出された前記補正値を用いて、前記入力信号の波形の上下非対称歪みを補正する補正手段（例えば、図３の補正処理部６１）とを備える。
【００２４】
前記補正値算出手段により算出された前記補正値は、前記補正手段により波形の上下非対称歪みが補正された信号を２値化する２値化手段（例えば、図１の２値化部２８）に供給されることができる。
【００２５】
本発明の第１の側面のアシンメトリ補正方法は、入力信号の波形の上下非対称歪みを補正するアシンメトリ補正回路のアシンメトリ補正方法において、前記波形の上下非対称歪みが補正された入力信号から、PLL回路により検出されるデータに基づいて、補正ちを算出し（例えば、図４のステップＳ１６）、算出された前記補正値を用いて、前記入力信号の波形の上下非対称歪みを補正する（例えば、図４のステップＳ１４）ステップを含む。
【００２６】
本発明の第２の側面の信号処理装置は、記録媒体より読み出された信号を処理する信号処理装置（例えば、図１の信号処理装置１）において、前記信号を入力する信号入力手段（例えば、図１の入力端子１１）と、波形の上下非対称歪みが補正された信号から、PLL回路により検出されるデータに基づいて、補正値を算出し、算出された前記補正値を用いて、前記信号入力手段により入力された信号の波形の上下非対称歪みを補正するアシンメトリ補正回路（例えば、図１のアシンメトリ補正回路４３）と、前記アシンメトリ補正回路により前記波形の上下非対称歪みが補正された信号を出力する信号出力手段（例えば、図１の出力端子１２）とを備える。
【００２７】
以下、図を参照して本発明の実施の形態について説明する。
【００２８】
図１は、本発明を適用した信号処理装置の構成例を示している。図１において、信号処理装置１は、例えば、光ディスク等の記録媒体からのデータを再生する再生システムに構成され、記録媒体より読み出される再生信号に対して信号処理を行う装置である。
【００２９】
信号処理装置１は、入力端子１１、および出力端子１２、並びに、AD（analog-to-digital）変換器２１、調整モジュール２２、PLL(phase locked loop)回路２３、DA（digital-to-analog）変換器２５、ローパスフィルタ(LPF:low pass filter)２６、VCO(voltage controlled oscillator) 回路２７、２値化部２８、同期検出部２９、復調部３０、および誤り訂正部３１などにより構成されている。
【００３０】
なお、これらの構成要素のうち、例えば、AD変換器２１、調整モジュール２２、PLL回路２３、DA変換器２５、ローパスフィルタ２６、VCO回路２７、および２値化部２８は、１つのチップに集積化されている。
【００３１】
信号処理装置１の入力端子１１を介して入力された再生信号は、AD変換器２１に入力される。AD変換器２１は、VCO回路２７より出力されるクロックによりタイミングが制御されて、入力端子１１からの再生信号をデジタル化し、調整モジュール２２に出力する。
【００３２】
調整モジュール２２は、イコライザ４１、AGC（automatic gain control circuit）４２、およびアシンメトリ補正回路４３により構成され、入力された再生信号の波形等化を行い、波形等化された再生信号を、２値化部２８およびPLL回路２３に出力する。
【００３３】
イコライザ４１は、所定のイコライザ(EQ)係数を用いて、AD変換器２１によりデジタル化された再生信号の周波数特性を調整し、周波数特性が調整された再生信号をAGC４２に出力する。AGC４２は、イコライザ４１により周波数特性が調整された再生信号のレベル調整を行い、レベル調整が行われた再生信号を、アシンメトリ補正回路４３に出力する。
【００３４】
アシンメトリ補正回路４３は、PLL回路２３により検出されたデータに基づいて、再生信号に最適なアシンメトリ補正の補正値を算出し、算出した補正値を用いて、AGC４２によりレベル調整が行われた再生信号の波形のアシンメトリ（上下非対称歪み）を補正し、アシンメトリが補正された再生信号を、２値化部２８およびPLL回路２３に出力する。
【００３５】
PLL回路２３は、調整モジュール２２により波形等化された再生信号とクロックとの位相誤差および再生信号の反転間隔を検出する。そして、PLL回路２３は、検出した位相誤差や反転間隔に基づいて、クロックの位相を再生信号の位相に同期させるようにVCO回路２７を制御する制御情報を、周波数情報として、DA変換器２５に出力する。また、PLL回路２３は、このとき検出した位相誤差や反転間隔のデータ（以下、位相誤差および反転間隔の情報とも称する）を、アシンメトリ補正回路４３に供給する。
【００３６】
DA変換器２５は、PLL回路２３からの周波数情報をアナログ化し、ローパスフィルタ２６に出力する。ローパスフィルタ２６は、周波数情報のノイズ（高周波成分）を除去し、VCO制御電圧としてVCO回路２７に出力する。VCO回路２７は、VCO制御電圧に相当する周波数で発振を行うことで、クロックを生成し、生成したクロックを、AD変換器２１に供給する。
【００３７】
２値化部２８は、調整モジュール２２により波形等化された信号に対して、例えば、パーシャルレスポンス(PR: partial response) (1,2,2,2,1)方式と最尤検出（ML:maximum likelihood sequence detection）方式を組み合わせたビタビ復号を行うことにより、０と１の２値であるチャネルビット列を検出することで、２値化を行い、同期検出部２９に出力する。
【００３８】
同期検出部２９は、チャネルビット列から、所定の同期パターンを検出し、検出した同期パターンを復調部３０に出力する。復調部３０は、同期検出部２９により検出された同期パターンに基づいて、チャネルビット列を所定の位置から復号し、誤り訂正部３１に出力する。誤り訂正部３１は、復調部３０により復号された信号に対して、誤り訂正を行い、誤り訂正後の信号を出力端子１２に出力する。出力端子１２からの信号は、例えば、図示せぬデコード部などに出力され、画像や音声などのデータに復号される。
【００３９】
図２は、図１のアシンメトリ補正回路４３によるアシンメトリ補正の制御モードを説明する図である。アシンメトリ補正回路４３は、位相誤差方式と反転間隔方式の２つの制御モードを有しており、それらの組み合わせにより、アシンメトリ補正回路４３は、図２に示される４通りの制御での動作を行うことができる。
【００４０】
位相誤差方式は、位相誤差の情報を用いてアシンメトリ補正の補正値を算出して、細かくアシンメトリ補正を行う方式であり、位相誤差の情報を用いることから、周波数が乱れているときなど位相誤差が乱れているときには使用できないが、リアルタイム性には優れているという特徴がある。反転間隔方式は、反転間隔の情報を用いてアシンメトリ補正の補正値を算出して、粗くアシンメトリ補正を行う方式であるが、反転間隔の情報を用いるので、位相誤差が乱れているときなど、いついかなる場合でも使用可能であり、信頼性が高いという特徴がある。
【００４１】
例えば、位相誤差方式および反転間隔方式の両方がオフ(位相-Off,反転-Off)の場合、アシンメトリ補正回路４３は、固定値をアシンメトリ補正の補正値として動作を行う。位相誤差方式だけがオン(位相-On,反転-Off)の場合、アシンメトリ補正回路４３は、位相誤差方式で算出したアシンメトリ補正の補正値を用いて動作を行う。
【００４２】
反転間隔方式だけがオン(位相-Off,反転-On)の場合、アシンメトリ補正回路４３は、反転間隔方式で算出したアシンメトリ補正の補正値を用いて動作を行う。
【００４３】
位相誤差方式および反転間隔方式の両方がオン(位相-On,反転-On)の場合、アシンメトリ補正回路４３は、所定の条件の判定結果に応じて、位相誤差方式と反転間隔方式の切り替えを行う。すなわち、アシンメトリ補正回路４３は、所定の条件の判定を判定しながら、所定の条件の判定結果に応じた方式で算出されたアシンメトリ補正の補正値を用いて動作を行う。
【００４４】
図３は、図１のPLL回路２３およびアシンメトリ補正回路４３の構成例を示している。なお、図３の例においては、図１の各部のうち、１つのチップに集積化されているAD変換器２１、調整モジュール２２、PLL回路２３、DA変換器２５、ローパスフィルタ２６、VCO回路２７、および２値化部２８のみが示されている。
【００４５】
図３のPLL回路２３は、位相検出部５１、反転間隔検出部５２、位相拡張部５３、セレクタ５４、およびループフィルタ(loop filter)５５により構成されている。
【００４６】
位相検出部５１は、調整モジュール２２により波形等化された再生信号の位相を検出し、検出した位相の情報を反転間隔検出部５２に出力する。また、位相検出部５１は、再生信号の波形が位相ゼロとクロスし、位相の符号が反転するとき（以下、再生信号の位相がエッジ部分であるときとも称する）に、調整モジュール２２により波形等化された再生信号の位相とクロックの位相から、位相誤差を検出し、検出した位相誤差の情報を位相拡張部５３に出力する。このとき、位相検出部５１は、図２を参照して上述した制御モードに応じて、検出した位相誤差の情報をアシンメトリ補正回路４３に供給している。
【００４７】
反転間隔検出部５２は、再生信号の位相がエッジ部分であるときに、位相検出部５１により検出された位相に基づいて、波形等化された再生信号の反転間隔を検出し、そのうちの最長反転間隔（以下、実測最長反転間隔とも称する）を、ある固定値（以下、TMAX固定値とも称する）で、目標の理想最長反転間隔に合わせるように制御する。
【００４８】
すなわち、反転間隔検出部５２は、実測最長反転間隔を理想最長反転間隔に合わせるためのTMAX固定値を、VCO回路２７に対する制御情報としてセレクタ５４に出力する。なお、再生中の記録媒体がDVDの場合、理想最長反転間隔は、１４Ｔとされる。反転間隔が１４Ｔとは、１４クロック（＝１４Ｔ）で１回の反転があることを表す。
【００４９】
ここで、PLL回路２３には、２つの処理モードがある。実測最長反転間隔と理想最長反転間隔とのずれがほぼ落ち着いて、位相誤差が安定してきた場合、PLL回路２３の処理モードは微調整モードとなり、セレクタ５４が、位相拡張部５３側の端子に接続される。一方、再度、実測最長反転間隔と理想最長反転間隔とのずれが生じ、位相誤差が乱れてきた場合、PLL回路２３の処理モードはラフモードとなり、セレクタ５４が、反転間隔検出部５２側の端子に接続される。
【００５０】
すなわち、反転間隔検出部５２は、実測最長反転間隔と理想最長反転間隔とのずれがほぼ落ち着いて、位相誤差が安定してきた場合、微調整モードに切り替えるため、セレクタ５４を、位相拡張部５３側の端子に切り替えさせ、再度、実測最長反転間隔と理想最長反転間隔とのずれが生じ、位相誤差が乱れてきた場合には、ラフモードに切り替えるため、セレクタ５４を、自分（反転間隔検出部５２）側の端子に切り替えさせる。
【００５１】
また、反転間隔検出部５２は、図２を参照して上述した制御モードに応じて、検出された再生信号の反転間隔の情報を適応等化制御部２４に供給する。
【００５２】
位相拡張部５３は、位相検出部５１からの位相誤差の情報(例えば、128ビット)を、例えば、512ビットの位相誤差の情報に拡張し、拡張した位相誤差の情報を、制御情報としてセレクタ５４に出力する。
【００５３】
セレクタ５４は、反転間隔検出部５２および位相拡張部５３の制御のもと、接続する端子を、反転間隔検出部５２または位相拡張部５３側の端子に切り替え、接続された端子からの制御情報を、ループフィルタ５５に出力する。なお、セレクタ５４は、常に、処理モード（ラフモードおよび微調整モードのどちらか一方）を示す信号を、アシンメトリ補正回路４３に供給している。
【００５４】
ループフィルタ５５は、セレクタ５４からの制御情報に対して、周波数偏差を計算し、計算結果の周波数情報を、DA変換器２５に出力する。
【００５５】
図３のアシンメトリ補正回路４３は、補正処理部６１および補正値算出部６２により構成されている。補正処理部６１は、補正値算出部６２により算出されたアシンメトリ補正の補正値を用いて、AGC４２によりレベル調整が行われた再生信号の波形のアシンメトリを補正し、アシンメトリが補正された再生信号を、２値化部２８およびPLL回路２３に出力する。
【００５６】
補正値算出部６２は、図２を参照して上述した制御モードに応じて、位相検出部５１からの位相誤差の情報および反転間隔検出部５２からの反転間隔の情報の少なくとも一方を用いて、補正処理部６１が用いるアシンメトリ補正値を算出する。
【００５７】
次に、図４のフローチャートを参照して、図１の信号処理装置１の信号処理について説明する。記録媒体より読み出される再生信号は、入力端子１１を介して、AD変換器２１に入力される。
【００５８】
ステップＳ１１において、AD変換器２１は、入力端子１１を介して、アナログの再生信号を入力し、ステップＳ１５において後述するようにしてVCO回路２７から供給されるクロックに基づいて、デジタル信号に変換する。デジタルに変換された再生信号は、調整モジュール２２のイコライザ４１に出力される。
【００５９】
ステップＳ１２において、イコライザ４１は、所定のイコライザ係数を用いて、AD変換器２１によりデジタル化された再生信号の周波数特性を調整し、周波数特性が調整された再生信号をAGC４２に出力する。
【００６０】
ステップＳ１３において、AGC４２は、イコライザ４１により周波数特性が調整された再生信号のレベル調整を行い、レベル調整が行われた再生信号を、アシンメトリ補正回路４３に出力する。
【００６１】
ステップＳ１４において、アシンメトリ補正回路４３の補正処理部６１は、ステップＳ１６において後述するようにして算出された補正値を用いて、AGC４２によりレベル調整が行われた再生信号の波形の上下非対称歪み（アシンメトリ）を補正し、アシンメトリが補正された再生信号を、２値化部２８およびPLL回路２３に出力する。
【００６２】
すなわち、ステップＳ１２乃至Ｓ１４において、記録媒体から読み出された再生信号は、イコライザ４１、AGC４２、およびアシンメトリ補正回路４３からなる調整モジュール２２により波形等化される。
【００６３】
ステップＳ１５において、PLL回路２３、DA変換器２５、ローパスフィルタ２６、およびVCO回路２７は、調整モジュール２２により波形等化された再生信号の位相を検出し、クロックを生成する。この位相検出およびクロック生成処理は、図５を参照して後述する。
【００６４】
ステップＳ１５の処理により、PLL回路２３により、波形等化された再生信号とクロックとの位相誤差および再生信号の反転間隔などが検出され、クロックの位相を再生信号の位相に同期させるようにVCO回路２７が制御されて、VCO回路２７により、クロックが生成され、AD変換器２１に供給される。このクロックにより、次回のステップＳ１１のデジタル化のタイミングが制御される。
【００６５】
また、このとき、PLL回路２３より、図２を参照して上述した制御モードに応じて、検出されたデータ（例えば、位相誤差および反転間隔の情報の少なくとも一方）が、アシンメトリ補正回路４３に供給される。
【００６６】
ステップＳ１６において、アシンメトリ補正回路４３は、補正値算出処理を実行する。この補正値算出処理は、図６を参照して後述するが、ステップＳ１６の処理により、PLL回路２３により検出されたデータを用いて、現在の再生信号に最適なアシンメトリ補正の補正値が算出され、算出された補正値が補正処理部６１に供給される。
【００６７】
ステップＳ１７において、２値化部２８は、調整モジュール２２により波形等化された再生信号を２値化し、同期検出部２９に出力する。例えば、２値化部２８は、再生信号に対して、パーシャルレスポンス (1,2,2,2,1)方式と最尤検出方式を組み合わせたビタビ復号を行うことにより、０と１の２値であるチャネルビット列を検出することで、２値化を行う。
【００６８】
ステップＳ１８において、同期検出部２９は、２値化された信号（チャネルビット列）から、所定の同期パターンを検出し、復調部３０は、同期検出部２９による同期検出（すなわち、同期検出部２９により検出された同期パターン）に基づいて、チャネルビット列を所定の位置から復号し、誤り訂正部３１に出力する。
【００６９】
ステップＳ１９において、誤り訂正部３１は、復調部３０により復号された信号に対して、誤り訂正を行い、誤り訂正後の信号を出力端子１２に出力する。
【００７０】
以上のように、図１の信号処理装置１においては、PLL回路２３により検出されたデータが用いられて現在の再生信号に最適なアシンメトリ補正の補正値が算出され、算出された補正値が用いられて、再生信号の波形のアシンメトリ補正が適応的に行われる。したがって、常に精度の高い補正が可能となり、常に高い信頼性で記録や再生を行うことができる。
【００７１】
次に、図５のフローチャートを参照して、図４のステップＳ１５の位相検出およびクロック生成処理について説明する。
【００７２】
ステップＳ３１において、位相検出部５１は、調整モジュール２２により波形等化された再生信号の位相を検出し、検出した位相の情報を反転間隔検出部５２に出力する。
【００７３】
ステップＳ３２において、位相検出部５１は、再生信号の位相がエッジ部分であるときに、再生信号の位相とクロックの位相から、位相誤差を検出し、検出した位相誤差の情報を位相拡張部５３に供給する。このとき、位相検出部５１は、図２の制御モードに応じて、検出された位相誤差の情報を、アシンメトリ補正回路４３に供給する。すなわち、制御モードが、位相誤差方式、および位相誤差方式と反転間隔方式の切り替えの場合、位相誤差の情報がアシンメトリ補正回路４３に供給される。
【００７４】
ステップＳ３３において、位相検出部５１により検出された位相に基づいて、反転間隔検出部５２は、再生信号の位相がエッジ部分であるときに、波形等化された再生信号の反転間隔を検出する。このとき、反転間隔検出部５２は、図２の制御モードに応じて、検出された再生信号の反転間隔の情報をアシンメトリ補正回路４３に供給する。すなわち、制御モードが、反転間隔方式、および位相誤差方式と反転間隔方式の切り替えの場合、反転間隔の情報がアシンメトリ補正回路４３に供給される。
【００７５】
ステップＳ３４において、反転間隔検出部５２は、検出された再生信号の反転間隔のうちの実測最長反転間隔を理想最長反転間隔に合わせるためのTMAX固定値を、VCO回路２７に対する制御情報としてセレクタ５４に出力する。
【００７６】
ステップＳ３５において、位相拡張部５３は、位相検出部５１からの位相誤差の情報(例えば、128ビット)を、例えば、512ビットの位相誤差の情報に拡張し、拡張した位相誤差の情報を、制御情報としてセレクタ５４に出力する。
【００７７】
ステップＳ３６において、セレクタ５４は、最長反転間隔の落ち着き（すなわち、実測最長反転間隔が理想最長反転間隔に合ってきたか否か）に応じた制御情報を選択し、ループフィルタ５５、DA変換器２５およびローパスフィルタ２６を介して、VCO回路２７に出力する。
【００７８】
すなわち、セレクタ５４は、反転間隔検出部５２および位相拡張部５３の制御のもと、実測最長反転間隔と理想最長反転間隔とのずれが生じている場合（すなわち、位相誤差が乱れている場合）、PLL回路２３の処理モードがラフモードであるとし、接続する端子を、反転間隔検出部５２側の端子に切り替え、接続された端子からの制御情報を、ループフィルタ５５に出力する。また、セレクタ５４は、実測最長反転間隔と理想最長反転間隔とのずれがほぼ落ち着いた場合（すなわち、位相誤差が安定している場合）、PLL回路２３の処理モードが微調整モードであるとし、接続する端子を、位相拡張部５３側の端子に切り替え、接続された端子からの制御情報を、ループフィルタ５５に出力する。
【００７９】
ループフィルタ５５は、セレクタ５４からの制御情報に対して、周波数偏差を計算し、計算結果の周波数情報を、DA変換器２５に出力する。DA変換器２５は、PLL回路２３からの周波数情報をアナログ化し、ローパスフィルタ２６に出力する。ローパスフィルタ２６は、周波数情報のノイズ（高周波成分）を除去し、VCO制御電圧としてVCO回路２７に出力する。
【００８０】
ステップＳ３７において、VCO回路２７は、PLL回路２３からの制御情報に基づいて、クロックを生成し、生成したクロックを、AD変換器２１に供給する。すなわち、VCO回路２７は、VCO制御電圧に相当する周波数で発振を行うことで、クロックを生成する。
【００８１】
以上のように、PLL回路２３においては、クロックを合わせるために位相誤差や反転間隔などが検出され、検出された位相誤差や反転間隔の情報が、アシンメトリ補正回路４３に供給される。
【００８２】
すなわち、アシンメトリ補正回路４３においては、補正値の算出に、PLL回路２３の位相検出処理においてもともと検出されるデータ（位相誤差データまたは反転間隔データなど）が用いられているので、わざわざ補正値を算出するためのデータを生成することなく、簡単な構成で、再生時の読み取りエラーなどを抑制することができる。これにより、記録や再生に高い信頼性のあるシステムを構築することができる。
【００８３】
次に、図６のフローチャートを参照して、図４のステップＳ１６の補正値算出処理について説明する。なお、この処理は、位相誤差方式の補正値算出処理であり、図７に示される構成のPLL回路２３およびアシンメトリ補正回路４３により実行される。
【００８４】
図７は、位相誤差方式の場合のPLL回路２３およびアシンメトリ補正回路４３の構成例を示している。なお、図７の例においては、反転間隔検出部５２からアシンメトリ補正回路４３に対して反転間隔の情報が供給されていない点のみが図３の例と異なるだけであり、その他は、図３のPLL回路２３およびアシンメトリ補正回路４３と共通しているので、その説明は繰り返しになるため省略する。
【００８５】
すなわち、位相誤差方式の場合、補正値算出部６２には、位相検出部５１からの位相誤差の情報と、セレクタ５４からの処理モード（ラフモードおよび微調整モードのどちらか一方）を示す信号が入力されている。なお、この位相誤差方式は、細かくアシンメトリ補正を行う制御方式であるが、周波数が乱れているときなど位相誤差が乱れている場合には使用することができない。したがって、補正値算出部６２は、以下に説明するように、まず、処理モードを示す信号に基づいて、位相誤差が安定しているかを判定してから、位相検出部５１からの位相誤差の情報を用いて、補正値を算出する。
【００８６】
ステップＳ５１において、補正値算出部６２は、セレクタ５４からの処理モードを示す信号に基づいて、位相誤差が安定しているか否かを判定する。例えば、信号が微調整モードを示している場合、実測最長反転間隔と理想最長反転間隔とのずれがほぼ落ち着いて、位相誤差が安定してきた状態であるので、ステップＳ５１において位相誤差が安定していると判定され、処理は、ステップＳ５２に進む。
【００８７】
ステップＳ５２において、補正値算出部６２は、再生信号の位相がエッジ部分であるか否かを判定する。位相検出部５１において位相誤差の情報は、再生信号の位相がエッジ部分であるときに算出され、供給されてくる。したがって、補正値算出部６２に、位相検出部５１からの位相誤差の情報が供給されている場合、ステップＳ５２において、再生信号の位相がエッジ部分であると判定され、処理は、ステップＳ５３に進む。
【００８８】
ステップＳ５３において、補正値算出部６２は、位相検出部５１からの位相誤差の情報に帰還ゲインをかける。帰還ゲインは、＋の値も−の値も取り得る。補正値算出部６２は、ステップＳ５４において、帰還ゲインがかけられた位相誤差の情報（以下、位相誤差の帰還ゲインとも称する）を、補正値よりも分解能が高い真値に足し、ステップＳ５５において、位相誤差が足された真値から、補正値を導出（算出）する。
【００８９】
ここで、直接ゲインを補正値に帰還するのではなく、真値を用いる理由は、補正値のばたつきを抑制するためである。なお、帰還ゲインが大きければ位相誤差の値が直接補正値に反映されるので変動が早い入力信号の波形などには有効となる。
【００９０】
補正値算出部６２により算出された補正値は、補正処理部６１に供給されて、補正値算出処理は終了される。これにより、次回の図４のステップＳ１４においては、補正値算出部６２により算出された補正値に基づいて、アシンメトリ補正が行われる。
【００９１】
一方、信号がラフモードを示している場合、実測最長反転間隔と理想最長反転間隔とのずれが生じ、位相誤差が乱れてきた状態であるので、ステップＳ５１において位相誤差が安定していないと判定され、補正値算出処理は終了される。また、ステップＳ５２において、再生信号の位相がエッジ部分ではないと判定された場合も、補正値算出処理は終了される。
【００９２】
以上のように、位相誤差方式においては、位相誤差が安定している場合、再生信号の位相がエッジ部分である毎に補正値に帰還がかかるので、リアルタイムに補正値を算出することができる。これにより、細かいアシンメトリ補正をリアルタイムに行うことができる。
【００９３】
次に、図８のフローチャートを参照して、図４のステップＳ１６の補正値算出処理の他の例について説明する。なお、この処理は、反転間隔方式の補正値算出処理であり、図９に示される構成のPLL回路２３およびアシンメトリ補正回路４３により実行される。
【００９４】
図９は、反転間隔方式の場合のPLL回路２３およびアシンメトリ補正回路４３の構成例を示している。なお、図９の例においては、位相検出部５１からアシンメトリ補正回路４３に対して位相誤差の情報が供給されていない点のみが図３の例と異なるだけであり、その他は、図３のPLL回路２３およびアシンメトリ補正回路４３と共通しているので、その説明は繰り返しになるため省略する。
【００９５】
すなわち、反転間隔方式の場合、補正値算出部６２には、反転間隔検出部５２からの反転間隔の情報と、セレクタ５４からの処理モード（ラフモードおよび微調整モードのどちらか一方）を示す信号が入力されている。なお、この反転間隔方式は、粗くアシンメトリ補正を行う制御方式であるが、反転間隔の情報を用いるため、位相誤差が乱れている場合でも使用することができる。したがって、反転間隔方式においては、補正値算出部６２は、処理モードを示す信号は用いず、以下に説明するように、反転間隔検出部５２からの反転間隔の情報を用いて、補正値を算出する。
【００９６】
ステップＳ７１において、補正値算出部６２は、反転間隔検出部５２からの反転間隔の情報を符号付きで積算する。ステップＳ７２において、補正値算出部６２は、内蔵するタイマにより計時動作を行い、予め設定されたリーク間隔が経過したか否かを判定する。ステップＳ７２において、リーク間隔が経過したと判定された場合、処理は、ステップＳ７３に進む。ステップＳ７３において、補正値算出部６２は、ゼロレベル方向へ積算値をリークする。
【００９７】
なお、このとき、積算値が非線形にならないように小さな値でリークすることが好ましい。これにより、積算値が溜まり過ぎることが抑制される。
【００９８】
ステップＳ７２において、まだリーク間隔が経過していないと判定された場合、処理は、ステップＳ７３をスキップし、ステップＳ７４に進む。補正値算出部６２は、ステップＳ７４において、積算値が＋閾値αよりも大きいか否かを判定し、積算値が＋閾値αよりも大きいと判定した場合、ステップＳ７５において、再生信号の位相がエッジ部分であるか否かを判定する。
【００９９】
反転間隔検出部５２において反転間隔の情報は、再生信号の位相がエッジ部分であるときに算出され、供給されてくる。したがって、補正値算出部６２に、反転間隔検出部５２からの反転間隔の情報が供給されている場合、ステップＳ７５において、再生信号の位相がエッジ部分であると判定され、処理は、ステップＳ７６に進む。
【０１００】
ステップＳ７６において、補正値算出部６２は、積算値に−帰還ゲインをかけ、−帰還ゲインがかけられた積算値（以下、積算値の−帰還ゲインとも称する）を真値に足す。すなわち、ステップＳ７６においては、積算値を０レベル方向へ近づけるため、積算値が底下げされている。この後、処理は、ステップＳ８０に進む。
【０１０１】
ステップＳ７４において、積算値が＋閾値α以下であると判定された場合、処理は、ステップＳ７７に進む。補正値算出部６２は、ステップＳ７７において、積算値が−閾値αよりも小さいか否かを判定し、積算値が−閾値αよりも小さいと判定した場合、ステップＳ７８において、再生信号の位相がエッジ部分であるか否かを判定する。
【０１０２】
上述したように、反転間隔検出部５２において反転間隔の情報は、再生信号の位相がエッジ部分であるときに算出され、供給されてくる。したがって、補正値算出部６２に、反転間隔検出部５２からの反転間隔の情報が供給されている場合、ステップＳ７８において、再生信号の位相がエッジ部分であると判定され、処理は、ステップＳ７９に進む。
【０１０３】
ステップＳ７９において、補正値算出部６２は、積算値に＋帰還ゲインをかけ、＋帰還ゲインがかけられた積算値（以下、積算値の＋帰還ゲインとも称する）を真値に足す。すなわち、ステップＳ７９においては、積算値を０レベル方向へ近づけるため、積算値が底上げされている。この後、処理は、ステップＳ８０に進む。
【０１０４】
なお、帰還ゲインは、図６で上述したように＋の値も−の値も取り得るが、図８の例においては、説明の便宜上、−帰還ゲインと＋帰還ゲインに区別されている。
【０１０５】
ステップＳ８０において、補正値算出部６２は、積算値の−帰還ゲインまたは積算値の＋帰還ゲインが足された真値から、補正値を導出（算出）する。
【０１０６】
補正値算出部６２により算出された補正値は、補正処理部６１に供給されて、補正値算出処理は終了される。これにより、次回の図４のステップＳ１４においては、補正値算出部６２により算出された補正値に基づいて、アシンメトリ補正が行われる。
【０１０７】
一方、ステップＳ７５において、または、ステップＳ７８において、再生信号の位相がエッジ部分ではないと判定された場合、補正値算出処理は終了される。
【０１０８】
以上のように、反転間隔方式においては、積算された反転間隔が用いられるので、位相誤差の安定、不安定によらず、常に、有効な補正値を算出することができる。すなわち、粗いアシンメトリ補正を常に行うことができるので、信頼性が高い。ただし、積算を行うことで、位相誤差方式よりもリアルタイム性に欠けてしまう。
【０１０９】
なお、反転間隔方式の簡易版として、調整モジュール２２において調整された波形の符合（正なら+1、負なら-1）をアシンメトリ補正回路４３にフィードバックして、反転間隔方式と同様に積算を行い、補正値の制御を行う方式もある。これは、DSV(digital sum value)制御といい、反転間隔方式の分解能を落とした制御方法である。
【０１１０】
次に、図１０のフローチャートを参照して、図４のステップＳ１６の補正値算出処理のさらに他の例について説明する。なお、この処理は、位相誤差方式および反転間隔方式の切り替えの場合の補正値算出処理であり、上述した図３に示される構成のPLL回路２３およびアシンメトリ補正回路４３により実行される。
【０１１１】
位相誤差方式および反転間隔方式の切り替えの場合には、まず、再生開始後、PLL回路２３のクロック周波数が安定するまでは位相誤差が乱れているので、位相誤差の帰還ゲインをマスクして使用せず、反転間隔方式の補正値算出処理が行われ、PLL回路２３のクロック周波数が安定して位相誤差も安定したら、位相誤差の帰還ゲインを用いての補正値算出処理が行われる。このとき、反転間隔方式における反転間隔の積算も動作しており、積算値がある閾値βを超えた場合に、位相誤差の帰還ゲインをマスクして、反転間隔の積算値の帰還ゲインを用いるようにする。そして、積算値がある閾値βを下回った場合に、再び、位相誤差の帰還ゲインを用いて補正値を算出する。なお、以下に詳しく説明する。
【０１１２】
ステップＳ９１において、補正値算出部６２は、セレクタ５４からの処理モードを示す信号に基づいて、位相誤差が安定しているか否かを判定する。例えば、セレクタ５４からの信号がラフモードを示している場合、実測最長反転間隔と理想最長反転間隔とのずれが生じ、位相誤差が乱れている状態であるので、ステップＳ９１において位相誤差が安定していないと判定され、処理は、ステップＳ９２に進む。
【０１１３】
ステップＳ９２において、補正値算出部６２は、図８を参照して上述した反転間隔方式の補正値算出処理を実行する。ステップＳ９２の補正値算出処理により、反転間隔が積算値が用いられて、補正値が算出される。そして、算出された補正値は、補正処理部６１に供給されて、補正値算出処理は終了される。これにより、次回の図４のステップＳ１４においては、反転間隔の積算値を用いて算出された補正値が用いられてアシンメトリ補正が行われる。
【０１１４】
一方、例えば、セレクタ５４からの信号が微調整モードを示している場合、実測最長反転間隔と理想最長反転間隔とのずれがほぼ落ち着いて、位相誤差が安定してきた状態であるので、ステップＳ９１において位相誤差が安定していると判定され、処理は、ステップＳ９３に進む。
【０１１５】
ステップＳ９３において、補正値算出部６２は、反転間隔検出部５２からの反転間隔の情報を符号付きで積算する。ステップＳ９４において、補正値算出部６２は、内蔵するタイマにより計時動作を行い、予め設定されたリーク間隔が経過したか否かを判定する。ステップＳ９４において、リーク間隔が経過したと判定された場合、処理は、ステップＳ９５に進む。ステップＳ９５において、補正値算出部６２は、ゼロレベル方向へ積算値をリークする。
【０１１６】
ステップＳ９４において、まだリーク間隔が経過していないと判定された場合、処理は、ステップＳ９５をスキップし、ステップＳ９６に進む。補正値算出部６２は、ステップＳ９６において、反転間隔の積算値が閾値βよりも小さいか否かを判定し、反転間隔の積算値が閾値β以上であると判定した場合、位相誤差が乱れてきているため、ステップＳ９７において、積算値に帰還ゲインをかけ、帰還ゲインがかけられた積算値（以下、積算値の帰還ゲインとも称する）を真値に足す。この後、処理は、ステップＳ１００に進む。
【０１１７】
ステップＳ９６において、反転間隔の積算値が閾値βよりも小さいと判定された場合、処理は、ステップＳ９８に進む。すなわち、この場合、位相誤差は安定しているので、補正値算出部６２は、ステップＳ９８において、再生信号の位相がエッジ部分であるか否かを判定し、エッジ部分であると判定した場合、ステップＳ９９において、位相誤差に帰還ゲインをかけ、位相誤差の帰還ゲインを真値に足す。この後、処理は、ステップＳ１００に進む。
【０１１８】
ステップＳ１００において、補正値算出部６２は、反転間隔の積算値の帰還ゲインまたは位相誤差の帰還ゲインが足された真値から、補正値を導出する。補正値算出部６２により算出された補正値は、補正処理部６１に供給されて、補正値算出処理は終了される。これにより、次回の図４のステップＳ１４においては、補正値算出部６２により算出された補正値に基づいて、アシンメトリ補正が行われる。
【０１１９】
また、ステップＳ９８において、エッジ部分ではないと判定された場合、補正値算出処理は終了される。
【０１２０】
以上のように、位相誤差が乱れている場合には、反転間隔方式の補正値算出処理が行われ、位相誤差が安定している場合には、位相誤差方式の補正値算出処理が行われるので、反転間隔方式または位相誤差方式だけの場合よりも、その２つの方式の利点を活かした、常に精度の高いアシンメトリ補正を行うことができる。
【０１２１】
また、位相誤差が安定している場合にも、常に、反転間隔の積算値をある閾値βと比較するようにしたので、位相誤差が不安定になったときであっても、アシンメトリ補正が行われるので、常に高い信頼性での再生や記録の処理を行うことができる。
【０１２２】
図１１は、図３のPLL回路２３およびアシンメトリ補正回路４３の他の構成例を示している。なお、図１１の例においては、補正値算出部６２が補正値算出部１０１に入れ替わった点と、２値化部２８が２値化部１０２に入れ替わった点が図３の例と異なるだけであり、その他は、図３のPLL回路２３およびアシンメトリ補正回路４３と共通している。
【０１２３】
すなわち、図１１の補正値算出部１０１は、図３の補正値算出部６２と同様に、位相誤差方式および反転間隔方式の少なくとも１の方式でアシンメトリ補正の補正値を算出し、算出した補正値を、補正処理部６１だけでなく、２値化部１０２にも供給する。
【０１２４】
２値化部１０２は、補正値算出部１０１により最適に算出されたアシンメトリ補正の補正値を参照して、調整モジュール２２により波形等化された信号に対して、ビタビ復号を行うことにより、０と１の２値であるチャネルビット列を検出することで、２値化を行い、同期検出部２９に出力する。
【０１２５】
すなわち、２値化部１０２は、ビタビ復号など、レベル差に基づいて２値化しているので、波形が歪んでいるとレベルの目標値が多少ずれてしまう。このずれ量を、アシンメトリ補正の補正値（補正においてどれだけずらしたか）を参照して予め知っておくことで、２値化部１０２においては、２値化の精度を向上させることができる。
【０１２６】
なお、図１１の信号処理装置１の信号処理は、図４のステップＳ１７における２値化処理が、２値化部１０２が補正値算出部１０１により最適に算出されたアシンメトリ補正の補正値を参照して、２値化することが異なるだけであり、図４を参照して上述した信号処理と基本的に同様であるので、その図示および説明は省略する。
【０１２７】
以上のように、信号処理装置１において、PLL回路２３の位相検出処理においてもともと検出されているデータに基づいて、アシンメトリ補正の補正値が算出されるので、わざわざ補正値を算出するためのデータを生成することなく、簡単な構成で、常に高い信頼性での記録や再生の処理が可能となる。これにより、再生時の読み取りエラーなどを抑制することができる。
【０１２８】
また、補正値算出部１０１により最適に算出されたアシンメトリ補正の補正値を２値化部１０２にフィードフォアするようにしたので、２値化部１０２における２値化の精度を向上させることができる。
【０１２９】
なお、上述した信号処理装置１は、例えば、楽曲や映像などの信号を再生する再生装置、楽曲や映像の信号を再生する再生ブロックが含まれる記録再生装置などに適用することができる。
【０１３０】
また、上記説明においては、例えば、記録媒体が、DVDなどの光ディスクの場合の例を説明したが、記録媒体は、光ディスクに限らず、例えば、MD（mini-disk）などの光磁気ディスクやハードディスクなど、アナログの信号が書き込まれる記録媒体とすることができる。
【０１３１】
なお、本明細書において、フローチャートを参照して説明した各ステップの処理は、必ずしもフローチャートに記載された順序に沿って時系列に行う必要はなく、また、可能であれば、並列的に行ってもよい。
【０１３２】
また、本明細書において、システムとは、複数の装置により構成される装置全体を表すものである。
【０１３３】
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【０１３４】
【図１】本発明を適用した信号処理装置の構成例を示すブロック図である。
【図２】図１のアシンメトリ補正回路による制御モードを説明する図である。
【図３】図１のPLL回路およびアシンメトリ補正回路の構成例を示すブロック図である。
【図４】図１の信号処理装置の信号処理について説明するフローチャートである。
【図５】図４のステップＳ１５の位相検出およびクロック生成処理について説明するフローチャートである。
【図６】位相誤差方式の補正値算出処理を説明するフローチャートである。
【図７】図６の補正値算出処理を実行する図１のPLL回路およびアシンメトリ補正回路の構成例を示すブロック図である。
【図８】反転間隔方式の補正値算出処理を説明するフローチャートである。
【図９】図８の補正値算出処理を実行する図１のPLL回路およびアシンメトリ補正回路の構成例を示すブロック図である。
【図１０】位相誤差方式および反転間隔方式の切り替えの場合の補正値算出処理を説明するフローチャートである。
【図１１】図１のPLL回路およびアシンメトリ補正回路の他の構成例を示すブロック図である。
【符号の説明】
【０１３５】
１  信号処理装置，  １１  入力端子，  １２  出力端子，  ２１  AD変換器，  ２２  調整モジュール，  ２３  PLL回路，  ２５  DA変換器，  ２６  ローパスフィルタ，  ２７  VCO回路，  ２８  ２値化部，  ２９  同期検出部，  ３０  復調部，  ３１  誤り訂正部，  ４１  イコライザ，  ４２  AGC，  ４３  アシンメトリ補正回路，５１  位相検出部，  ５２  反転間隔検出部，５３  位相拡張部，  ５４  セレクタ，  ５５  ループフィルタ，６１  補正処理部，  ６２  補正値算出部
【図１】
2008103020.tif 000003
【図２】
2008103020.tif 000004
【図３】
2008103020.tif 000005
【図４】
2008103020.tif 000006
【図５】
2008103020.tif 000007
【図６】
2008103020.tif 000008
【図７】
2008103020.tif 000009
【図８】
2008103020.tif 000010
【図９】
2008103020.tif 000011
【図１０】
2008103020.tif 000012
【図１１】
2008103020.tif 000013