(57)【要約】【課題】周囲温度や供給電圧の変動による影響を抑制することが可能な変調回路及び画像形成装置を提供する。【解決手段】補正回路６３は、例えば４ｎｓ単位で遅延出力を行うことができるフリップフロップ８２と、それよりも更に短い１ｎｓ単位で遅延出力を行うことができるディレイバッファ８４とによってＰＷＭ信号Ｓ２のパルス幅補正を行うようにした。つまり、パルス幅の補正量が比較的に短い場合には、微補正用のディレイバッファ８４による遅延時間（０〜３ｎｓ）のみによってパルス幅補正を行う。一方、パルス幅の補正量が比較的に大きい場合（４〜７ｎｓ）には、まず、フリップフロップ８２によりＰＷＭ信号Ｓ２を大きく遅延させ、ディレイバッファ８４によって短い時間単位で遅延させる。【選択図】図４
2008183726.tif 000002
【特許請求の範囲】
【請求項１】
画像データに基づき、レーザ駆動回路を制御するための制御信号を生成する変調回路であって、
前記画像データに基づき各画素ごとに、当該各画素の階調数に応じたパルス幅のＰＷＭ信号を生成する生成回路と、
前記生成回路からの前記ＰＷＭ信号のパルス幅を補正する補正回路と、を備え、
前記補正回路は、前記生成回路からの前記ＰＷＭ信号が入力され、前記ＰＷＭ信号を遅延させた第１遅延信号を出力する第１遅延回路と、
前記ＰＷＭ信号、及び、前記第１遅延回路からの前記第１遅延信号のうちいずれか１つを選択して第１出力信号として出力する第１選択回路と、
前記第１選択回路からの前記第１出力信号が入力され、当該第１出力信号を遅延させた第２遅延信号を出力する第２遅延回路と、
前記第１選択回路からの前記第１出力信号、及び、前記第２遅延回路からの前記第２遅延信号のうちいずれか１つを選択して第２出力信号として出力する第２選択回路と、を有し、
前記第１遅延回路及び前記第２遅延回路のいずれか一方の遅延回路が、クロック信号が入力され、入力に対して前記クロック信号に応じて遅延した出力を行うシフトレジスタであり、他方の遅延回路がバッファ回路であり、
前記ＰＷＭ信号に対し、そのパルス幅を、前記第２選択回路からの前記第２出力信号に応じて補正して前記制御信号として生成する変調回路。
【請求項２】
請求項１に記載の変調回路であって、
前記補正回路には、前記ＰＷＭ信号と前記第２選択回路からの前記第２出力信号とが入力される論理和回路を備え、
前記制御信号は、前記論理和回路からの出力信号である。
【請求項３】
請求項１または請求項２に記載の変調回路であって、
前記補正回路には、前記ＰＷＭ信号と前記第２選択回路からの前記第２出力信号とが入力される論理積回路を備え、
前記制御信号は、前記論理積回路からの出力信号である。
【請求項４】
請求項１から請求項３のいずれか１つに記載の変調回路であって、
外部からの設定信号に応じて前記第１選択回路及び前記第２選択回路の選択パターンを設定する設定部を備える。
【請求項５】
請求項１から請求項４のいずれか１つに記載の変調回路と、
レーザ光の発光動作を、前記変調回路からの制御信号に応じて行うレーザ駆動回路と、
前記レーザ駆動回路からのレーザ光によって静電潜像が形成される像担持体と、を備える画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、変調回路及び画像形成装置に関する。
【背景技術】
【０００２】
レーザプリンタは、入力された画像データに基づき各画素ごとに、その各画素の階調数に応じたパルス幅のＰＷＭ信号を生成する変調回路を備え、この変調回路から出力された上記ＰＷＭ信号は走査装置に与えられる。この走査装置には、上記変調回路からのＰＷＭ信号に応じてレーザダイオードをオンオフ制御するレーザ駆動回路と、上記レーザダイオードからのレーザ光を像担持体上に走査するポリゴンミラーとが備えられている。そして、走査装置によって像担持体に静電潜像が形成され、この静電潜像が現像器によって現像される。
【０００３】
ところで、例えばレーザダイオードは、その発光量の立ち上がり特性や立下り特性にばらつきがあるため、所定パルス幅のＰＷＭ信号に対するレーザダイオードの実際のオン時間が、設計上のオン時間に比べて短くなることがある。
そこで、特許文献１には、パルス付加回路を備えた画像形成装置が開示されている。このパルス付加回路は、上記ＰＷＭ信号のパルス幅に所定幅の付加パルスを付加することで、実際のオン時間を、上記設計上のオン時間に合わせるように補正する。
【特許文献１】特開２００４−１２２５８７公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、上記特許文献１の発明では、上記パルス付加回路は、複数のバッファ回路を直列接続したディレイバッファを備え、このディレイバッファによる遅延時間に基づき上記付加パルスを生成する構成である。バッファ回路は、その遅延時間が周囲温度や供給電圧の変動によって大きくばらつくため、遅延時間が長い場合に、ディレイバッファを構成するバッファ回路の数に比例して所望の遅延時間とのずれが大きくなり、正常な補正処理が行えないおそれがあった。
本発明は上記のような事情に基づいて完成されたものであって、その目的は、周囲温度や供給電圧の変動による影響を抑制することが可能な変調回路及び画像形成装置を提供するところにある。
【課題を解決するための手段】
【０００５】
上記の目的を達成するための手段として、第１の発明に係る変調回路は、画像データに基づき、レーザ駆動回路を制御するための制御信号を生成する変調回路であって、前記画像データに基づき各画素ごとに、当該各画素の階調数に応じたパルス幅のＰＷＭ信号を生成する生成回路と、前記生成回路からの前記ＰＷＭ信号のパルス幅を補正する補正回路と、を備え、前記補正回路は、前記生成回路からの前記ＰＷＭ信号が入力され、前記ＰＷＭ信号を遅延させた第１遅延信号を出力する第１遅延回路と、前記ＰＷＭ信号、及び、前記第１遅延回路からの前記第１遅延信号のうちいずれか１つを選択して第１出力信号として出力する第１選択回路と、前記第１選択回路からの前記第１出力信号が入力され、当該第１出力信号を遅延させた第２遅延信号を出力する第２遅延回路と、前記第１選択回路からの前記第１出力信号、及び、前記第２遅延回路からの前記第２遅延信号のうちいずれか１つを選択して第２出力信号として出力する第２選択回路と、を有し、前記第１遅延回路及び前記第２遅延回路のいずれか一方の遅延回路が、クロック信号が入力され、入力に対して前記クロック信号に応じて遅延した出力を行うシフトレジスタであり、他方の遅延回路がバッファ回路であり、前記ＰＷＭ信号に対し、そのパルス幅を、前記第２選択回路からの前記第２出力信号に応じて補正して前記制御信号として生成する。
【０００６】
なお、上記第１の発明には、次の発明Ａ，Ｂが含まれる。
（発明Ａ）「画像データに基づき、レーザ駆動回路を制御するための制御信号を生成する変調回路であって、前記画像データに基づき各画素ごとに、当該各画素の階調数に応じたパルス幅のＰＷＭ信号を生成する生成回路と、前記生成回路からの前記ＰＷＭ信号のパルス幅を補正する補正回路と、を備え、前記補正回路は、前記生成回路からの前記ＰＷＭ信号およびクロック信号が入力され、前記ＰＷＭ信号を前記クロック信号に応じて遅延させた第１遅延信号を出力するシフトレジスタと、前記ＰＷＭ信号、及び、前記シフトレジスタからの前記第１遅延信号のうちいずれか１つを選択して第１出力信号として出力する第１選択回路と、前記第１選択回路からの前記第１出力信号が入力され、当該第１出力信号を遅延させた第２遅延信号を出力するバッファ回路と、前記第１選択回路からの前記第１出力信号、及び、前記バッファ回路からの前記第２遅延信号のうちいずれか１つを選択して第２出力信号として出力する第２選択回路と、を有し、前記ＰＷＭ信号に対し、そのパルス幅を、前記第２選択回路からの前記第２出力信号に応じて補正して前記制御信号として生成する変調回路。」
【０００７】
（発明Ｂ）「画像データに基づき、レーザ駆動回路を制御するための制御信号を生成する変調回路であって、前記画像データに基づき各画素ごとに、当該各画素の階調数に応じたパルス幅のＰＷＭ信号を生成する生成回路と、前記生成回路からの前記ＰＷＭ信号のパルス幅を補正する補正回路と、を備え、前記補正回路は、前記生成回路からの前記ＰＷＭ信号が入力され、前記ＰＷＭ信号を遅延させた第１遅延信号を出力するバッファ回路と、前記ＰＷＭ信号、及び、前記バッファ回路からの前記第１遅延信号のうちいずれか１つを選択して第１出力信号として出力する第１選択回路と、前記第１選択回路からの前記第１出力信号およびクロック信号が入力され、当該第１出力信号を前記クロック信号に応じて遅延させた第２遅延信号を出力するシフトレジスタと、前記第１選択回路からの前記第１出力信号、及び、前記シフトレジスタからの前記第２遅延信号のうちいずれか１つを選択して第２出力信号として出力する第２選択回路と、を有し、前記ＰＷＭ信号に対し、そのパルス幅を、前記第２選択回路からの前記第２出力信号に応じて補正して前記制御信号として生成する変調回路。」
【０００８】
第２の発明は、第１の発明であって、前記補正回路には、前記ＰＷＭ信号と前記第２選択回路からの前記第２出力信号とが入力される論理和回路を備え、前記制御信号は、前記論理和回路からの出力信号である。
【０００９】
第３の発明は、第１または第２の発明であって、前記補正回路には、前記ＰＷＭ信号と前記第２選択回路からの前記第２出力信号とが入力される論理積回路を備え、前記制御信号は、前記論理積回路からの出力信号である。
【００１０】
第４の発明は、第１から第３のいずれか１つの発明であって、外部からの設定信号に応じて前記第１選択回路及び前記第２選択回路の選択パターンを設定する設定部を備える。
【００１１】
第５の発明に係る画像形成装置は、第１から第４のいずれか１つの変調回路と、レーザ光の発光動作を、前記変調回路からの制御信号に応じて行うレーザ駆動回路と、前記レーザ駆動回路からのレーザ光によって静電潜像が形成される像担持体と、を備える。
【発明の効果】
【００１２】
＜第１の発明＞
補正回路は、バッファ回路とシフトレジスタとを備え、両者の遅延時間によってＰＷＭ信号を補正するから、バッファ回路単独で補正を行う従来の構成に比べて周囲温度や供給電圧の変動による影響を抑制できる。
【００１３】
＜第２の発明＞
論理和回路により、バッファ回路及びシフトレジスタの遅延時間に応じてＰＷＭ信号のパルス幅を広くすることができる。
【００１４】
＜第３の発明＞
論理積回路により、バッファ回路及びシフトレジスタの遅延時間に応じてＰＷＭ信号のパルス幅を狭くすることができる。
【００１５】
＜第４の発明＞
外部から与える設定信号によって補正回路による補正量を決定することができる。
【００１６】
＜第５の発明＞
周囲温度や供給電圧の変動による画像の品質低下を抑制できる。
【発明を実施するための最良の形態】
【００１７】
本発明の一実施形態を図１〜図４を参照しつつ説明する。
１．レーザプリンタの全体構成
図１は、本実施形態のレーザプリンタ（以下、「プリンタ１」という）の概略構成を示す側断面図である。なお、以下の説明においては、図１における右側を前方とする。
【００１８】
このプリンタ１（「画像形成装置」の一例）は、直接転写タンデム方式のカラーレーザプリンタであって、図１に示すように、略箱型のケーシング２を備えている。ケーシング２の下部には、シート材４が積載される給紙トレイ７が前方へ引き出し可能に装着されている。給紙トレイ７内には、バネ８の付勢によりシート材４の前端側を持ち上げるように傾動可能な用紙押圧板９が設けられている。
【００１９】
給紙トレイ７の最上位のシート材４は、用紙押圧板９によってピックアップローラ１０に向かって押圧され、ピックアップローラ１０の回転によって、ピックアップローラ１０と分離パッド１１との間に挟まれたときに１枚ごとに分離される。そして、この分離されたシート材４は、給紙ローラ１２によって、レジストレーションローラ１３へ送られる。レジストレーションローラ１３では、そのシート材４を所定のタイミングで、後方のベルトユニット１５上へ送り出す。
【００２０】
ベルトユニット１５は、一対の支持ローラ１６，１７間に架設される搬送用のベルト１８を備える。そして、ベルト１８は、例えば後側の支持ローラ１７が回転駆動することで図１の反時計回り方向に循環移動し、そのベルト１８上に載せたシート材４を後方へ搬送する。
【００２１】
スキャナユニット２７は、画像データに基づいた各色毎のレーザ光Ｌを対応する感光ドラム３１（「像担持体」の一例）の表面上に高速走査にて照射する。スキャナユニット２７の構成については後述する。
【００２２】
プロセス部２５は、例えば、ブラック（ＢＫ），シアン（Ｃ），マゼンタ（Ｍ），イエロー（Ｙ）の各色に対応した４つの画像形成ユニット２６を備えている。各画像形成ユニット２６は、感光ドラム３１、スコロトロン型の帯電器３２及び現像カートリッジ３４等を備えて構成されている。
【００２３】
現像カートリッジ３４は、上部にトナー収容室３８が設けられ、その下側に供給ローラ３９、現像ローラ４０およびブレード４１が設けられている。各トナー収容室３８には、現像剤として、ブラック、シアン、マゼンタおよびイエローの各色のトナーがそれぞれ収容されている。
【００２４】
トナーは、アジテータ４２によって攪拌されトナー収容室３８から放出され、供給ローラ３９の回転により現像ローラ４０に供給され、供給ローラ３９と現像ローラ４０との間で正に摩擦帯電される。さらに、現像ローラ４０上に供給されたトナーは、ブレード４１と現像ローラ４０との間に進入し、一定厚さの薄層として現像ローラ４０上に担持される。
【００２５】
感光ドラム３１の表面は、上記帯電器３２により一様に正帯電される。その後、スキャナユニット２７からのレーザ光Ｌにより露光されて、シート材４に形成すべき画像に対応した静電潜像が形成される。なお、感光ドラム３１の回転軸３１ａは接地されている。
【００２６】
次いで、現像ローラ４０上に担持されているトナーが、感光ドラム３１の表面上の静電潜像に供給される。これにより、感光ドラム３１の静電潜像は、可視像化された現像剤像とされる。
【００２７】
その後、各感光ドラム３１の表面上に担持された現像剤像は、ベルト１８によって搬送されるシート材４が、感光ドラム３１と転写ローラ１９との間の各転写位置Ｘを通る間に、転写ローラ１９に印加される負極性の転写電圧Ｖによって、シート材４に順次転写される。こうして現像剤像が転写されたシート材４は、次いで定着器４３に搬送される。
【００２８】
定着器４３は、現像剤像を担持したシート材４を、加熱ローラ４４と加圧ローラ４５との間で挟んで搬送しながら加熱することにより、現像剤像をシート材４に定着させる。そして、熱定着されたシート材４は、定着器４３の斜め後上方に配置された搬送ローラ４６によりケーシング２の上部に設けられた排紙ローラ４７へ搬送され、この排紙ローラ４７により排紙トレイ５上に排出される。
【００２９】
２．走査装置
図２は、プリンタ１に備えられた走査装置５０の概略構成を示すブロック図である。
ＣＰＵ７０は、ＲＯＭ７２に格納されたプログラムに従って、プリンタ１全体の制御を行う。プリンタ１と通信可能に接続された外部の通信装置（図示せず）からの印刷データはインターフェース７３に入力され、ＣＰＵ７０は、この印刷データをＲＡＭ７４上で画像データＳ１（ビットマップデータ）に展開してラインバッファ７５に与える。また、プリンタ１に備えられたスキャナ部（図示せず）から送られてくるスキャンデータもインターフェース７３に入力され、ＣＰＵ７０は、このスキャンデータを画像データＳ１（ビットマップデータ）としてラインバッファ７５に与える。
【００３０】
ラインバッファ７５は、ＲＡＭ７４上で画像データＳ１を、画像の一走査分ずつ順次、変調回路５１に転送するものである。
【００３１】
変調回路５１はブラック（ＢＫ），シアン（Ｃ），マゼンタ（Ｍ），イエロー（Ｙ）の画像データＳ１に応じ、所定のタイミングで周知のディジタルＰＷＭ（Pulse Width Modulation：パルス幅変調）を行って、ＰＷＭ信号Ｓ２を生成する。そして、後述するように、変調回路５１は、必要に応じて上記ＰＷＭ信号Ｓ２を補正してレーザ駆動回路５２に出力する。以下、変調回路５２で補正されたかどうかにかかわらず、変調回路５１から出力されるＰＷＭ信号を、制御信号Ｓ３という。
【００３２】
レーザ駆動回路５２では上記制御信号Ｓ３に応じて、発光素子５３（例えば、レーザダイオード）をオンオフ制御する。発光素子５３から出射されるレーザ光の光路上にはポリゴンミラー５４が配置されている。
【００３３】
このポリゴンミラー５４はポリゴンモータ５６に接続されており、このポリゴンモータ５６はモータ制御回路５５によって回転制御される。このポリゴンミラー５４に反射されたレーザ光Ｌは、ｆ‐θレンズ５７によってｆθ補正された後に、感光ドラム３１の表面上を走査する。
【００３４】
このレーザ光Ｌの走査によって感光ドラム３１の表面上には静電潜像が形成される。レーザ光Ｌによる感光ドラム３１の表面上の走査開始位置近傍には、ＢＤ（Beam Detect）センサ５８が配設されており、レーザ光Ｌのライン走査を検出する。この検出信号は各ラインの走査開始基準信号になる。
【００３５】
変調回路５１で行うディジタルＰＷＭは、例えば入力された４ビットの画像データＳ１によって１画素を画素内階調数である１６に分割し、画像データＳ１に応じたパルス幅（ｎ／１６画素）を出力する。
【００３６】
図３は、上記変調回路５１の内部構成を示すブロック図である。ＰＬＬ回路６０であり、基本クロックＣ１（画像クロック）を入力することにより１６倍の高周波クロックＣ２を出力する。この高周波クロックＣ２は、出力回路６１に入力される。生成回路６２は入力された画像データＳ１を変調してＰＷＭ信号Ｓ２を生成する。
【００３７】
具体的には、例えば、４ｂｉｔの画像データＳ１にＰＷＭを実行する場合には、２４＝１６ビットのＰＷＭ信号Ｓ２に変換し、出力回路６１にその信号を送信する。出力回路６１は、１６bitのＰＷＭ信号Ｓ２について、１bitごとの信号を、ＰＬＬ回路６０から出力される高周波クロックＣ２に同期したタイミングで順次、補正回路６３に出力する。補正回路６３は、生成回路６２からのＰＷＭ信号Ｓ２について、そのパルス幅を、外部から入力される選択信号Ｓ６，Ｓ９（設定信号）に応じて補正し、その補正後の信号を上記制御信号Ｓ３としてレーザ駆動回路５２に出力する。
【００３８】
３．補正回路
図４は、上記補正回路６３の内部構成を示すブロック図である。
この補正回路６３は、主として、粗補正用のシフトレジスタ部８０と、微補正用のディレイバッファ部８１とを備えて構成されている。
【００３９】
具体的には、シフトレジスタ部８０は、例えばＤタイプのフリップフロップ８２（「シフトレジスタ、第１遅延回路」の一例）と、第１選択回路８３とを備える。フリップフロップ８２は、Ｄ端子に上記ＰＷＭ信号Ｓ２が入力され、クロック端子に図示しない発振回路からクロック信号Ｃ３（例えば２５０ＭＨｚ）が入力され、出力回路６１からのＰＷＭ信号Ｓ２を、クロック信号Ｃ３の１クロック分だけ遅延させてＱ端子から出力する。以下、このＱ端子から出力されるＰＷＭ信号を、「第１遅延信号Ｓ５」という。
【００４０】
第１選択回路８３は、上記ＰＷＭ信号Ｓ２と、当該ＰＷＭ信号Ｓ２に対して１クロック分（本実施形態では４ｎｓ）だけ遅延した第１遅延信号Ｓ５とが入力され、これらの信号Ｓ２，Ｓ５のうちのいずれか１つを選択して第１出力信号Ｓ７として出力する。なお、上記ＣＰＵ７０は、例えばプリンタ１の製造段階において、検査装置（図示しない）からの指令信号を上記インターフェース７３を介して受けて、この指令信号に応じた選択信号Ｓ６を第１選択回路８３のセット端子に与える。これにより、第１選択回路８３における上記信号選択が決定される。このとき、ＣＰＵ７０は「設定部」の一例として機能する。
【００４１】
ディレイバッファ部８１は、ディレイバッファ８４と第２選択回路８５とを備える。ディレイバッファ８４は、複数（本実施形態では例えば３つ）のバッファ回路８６（「第２遅延回路」の一例）が直列接続され、最上段のバッファ回路８６に第１選択回路８３からの第１出力信号Ｓ７が入力される。各バッファ回路８６は、入力信号を例えば１ｎｓだけ遅延させて出力する。
【００４２】
第２選択回路８５には、各バッファ回路８６の出力信号それぞれが、第２遅延信号Ｓ８として入力されると共に、上記第１選択回路８３からの第１出力信号Ｓ７が入力される。これにより、第２選択回路８５は、第１選択回路８３からの第１出力信号Ｓ７、第１出力信号Ｓ７に対して１ｎｓだけ遅れた第２遅延信号Ｓ８、第１出力信号Ｓ７に対して２ｎｓだけ遅れた第２遅延信号Ｓ８、及び、第１出力信号Ｓ７に対して３ｎｓだけ遅れた第２遅延信号Ｓ８のうちいずれか１つを選択して第２出力信号Ｓ１０として出力する。
【００４３】
なお、上記ＣＰＵ７０は、例えばプリンタ１の製造段階において、検査装置（図示しない）からの指令信号を上記インターフェース７３を介して受けて、この指令信号に応じた選択信号Ｓ９を第２選択回路８５のセット端子に与える。これにより、第２選択回路８５における上記信号選択が決定される。このとき、ＣＰＵ７０は「設定部」の一例として機能する。
【００４４】
また、補正回路６３は、最下段にＯＲ回路（論理和回路）８７を備え、このＯＲ回路８７は、出力回路６１からのＰＷＭ信号Ｓ２が直接入力されると共に、第２選択回路８５の第２出力信号Ｓ１０が入力され、上記制御信号Ｓ３を出力する。この制御信号Ｓ３は、上記ＰＷＭ信号Ｓ２に対し、シフトレジスタ部８０及びディレイバッファ部８１による遅延時間に応じた分だけパルス幅を広げた補正が施された信号である。
【００４５】
４．補正回路による補正
図５には、第１選択回路８３及び第２選択回路８５の信号選択パターンと、それに応じて補正された各制御信号Ｓ３のタイムチャートとを説明した図である。
【００４６】
まず、第１選択回路８３がＰＷＭ信号Ｓ２を選択しているときについて説明する。このとき、補正回路６３は、ディレイバッファ８４の遅延時間のみに応じてパルス幅補正を行う。具体的には、第２選択回路８５が第１出力信号Ｓ７を選択しているときには、補正回路６３から出力される制御信号Ｓ３は、補正がされていないＰＷＭ信号Ｓ２そのものである（図５の最上段チャート参照）。第２選択回路８５が最上段のバッファ回路８６からの第２遅延信号Ｓ８Ａを選択しているときには、制御信号Ｓ３は、ＰＷＭ信号Ｓ２に対して、１ｎｓ分だけパルス幅を広げた補正が施された信号となる（図５の上から２段目のチャート参照）。第２選択回路８５が２番目のバッファ回路８６からの第２遅延信号Ｓ８Ｂを選択しているときには、制御信号Ｓ３は、ＰＷＭ信号Ｓ２に対して、２ｎｓ分だけパルス幅を広げた補正が施された信号となる（図５の上から３段目のチャート参照）。第２選択回路８５が３番目のバッファ回路８６からの第２遅延信号Ｓ８Ｃを選択しているときには、制御信号Ｓ３は、ＰＷＭ信号Ｓ２に対して、３ｎｓ分だけパルス幅を広げた補正が施された信号となる（図５の上から４段目のチャート参照）。
【００４７】
次に、第１選択回路８３がフリップフロップ８２からの第１遅延信号Ｓ５を選択しているときについて説明する。このとき、補正回路６３は、フリップフロップ８２及びディレイバッファ８４の遅延時間に応じてパルス幅補正を行う。具体的には、第２選択回路８５が第１出力信号Ｓ７を選択しているときには、補正回路６３から出力される制御信号Ｓ３は、ＰＷＭ信号Ｓ２に対して、フリップフロップ８２の遅延時間に相当する４ｎｓ分だけパルス幅を広げた補正が施された信号となる（図５の上から５段目のチャート参照）。第２選択回路８５が最上段のバッファ回路８６からの第２遅延信号Ｓ８Ａを選択しているときには、制御信号Ｓ３は、ＰＷＭ信号Ｓ２に対して、５ｎｓ分だけパルス幅を広げた補正が施された信号となる（図５の上から６段目のチャート参照）。第２選択回路８５が２番目のバッファ回路８６からの第２遅延信号Ｓ８Ｂを選択しているときには、制御信号Ｓ３は、ＰＷＭ信号Ｓ２に対して、６ｎｓ分だけパルス幅を広げた補正が施された信号となる（図５の上から７段目のチャート参照）。第２選択回路８５が３番目のバッファ回路８６からの第２遅延信号Ｓ８Ｃを選択しているときには、制御信号Ｓ３は、ＰＷＭ信号Ｓ２に対して、７ｎｓ分だけパルス幅を広げた補正が施された信号となる（図５の上から８段目のチャート参照）。
【００４８】
５．本実施形態の効果
ディレイバッファ８４は、フリップフロップ８２に比べてより短い時間単位で遅延時間を設定することができるというメリットがある反面、フリップフロップ８２に比べて周囲温度や供給電圧の変動による影響が大きいというデメリットがある。従って、パルス幅の補正量が比較的に大きい場合に、この補正量をバッファ回路の遅延時間だけで生成すると、各バッファ回路でのオンオフ特性のずれが蓄積されて、パルス幅補正への影響が顕著になり得る。
【００４９】
そこで、本実施形態によれば、補正回路６３は、例えば４ｎｓ単位で遅延出力を行うことができるフリップフロップ８２と、それよりも更に短い１ｎｓ単位で遅延出力を行うことができるディレイバッファ８４とによってＰＷＭ信号Ｓ２のパルス幅補正を行うようにした。つまり、パルス幅の補正量が比較的に短い場合には、微補正用のディレイバッファ８４による遅延時間（０〜３ｎｓ）のみによってパルス幅補正を行う。一方、パルス幅の補正量が比較的に大きい場合（４〜７ｎｓ）には、まず、フリップフロップ８２によりＰＷＭ信号Ｓ２を大きく遅延させ、ディレイバッファ８４によって短い時間単位で遅延させる。
【００５０】
従って、バッファ回路単独で補正を行う従来の構成に比べて周囲温度や供給電圧の変動による影響を抑制できる。そして、発光素子５３に製造ばらつきがあり、所定パルス幅のＰＷＭ信号Ｓ２に対する発光素子５３の実際のオン時間が、設計上のオン時間に比べて短くなる場合に、当該ＰＷＭ信号Ｓ２のパルス幅を正確に補正して、実際のオン時間を、上記設計上のオン時間に合わせることができる。また、周囲温度や供給電圧の変動による画像の品質低下を抑制できる。
【００５１】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
（１）「画像形成装置」は、上記実施形態の４色のカラーレザープリンタに限らず、レーザプリンタであれば、モノクロタイプや、４色以外の複数色タイプのレーザプリンタであってもよい。
【００５２】
（２）上記実施形態では、シフトレジスタとして、フリップフロップ８２が１つであったが、複数のフリップフロップ８２を直列接続し、各フリップフロップ８２の出力をも第１選択回路８３に入力させて選択対象とする構成であってもよい。これにより、より広い範囲でパルス幅補正を行うことができる。
【００５３】
（３）上記実施形態では、ＰＷＭ信号Ｓ２のパルス幅を広くする補正を行う構成であったが、図４中のＯＲ回路８７の代わりに、ＡＮＤ回路（論理積回路）を設けて、ＰＷＭ信号Ｓ２のパルス幅を狭める補正を行う構成であってもよい。更に、図６に示す構成であってもよい。即ち、ＯＲ回路８７に加えて、ＡＮＤ回路（論理積回路）８８を設けて、このＡＮＤ回路８８にＰＷＭ信号Ｓ２及び第２出力信号Ｓ１０を入力させ、ＯＲ回路８７の出力信号とＡＮＤ回路８８の出力信号とを第３選択回路８９にて選択し、制御信号Ｓ３として出力する。第３選択回路８９における選択はＣＰＵ７０からの選択信号Ｓ１１によって決められる。このような構成であれば、共通の補正回路によってＰＷＭ信号Ｓ２のパルス幅を広げる補正も狭める補正も行うことができる。
【００５４】
（４）上記実施形態では、「第１遅延回路」をフリップフロップ８２とし、「第２遅延回路」をディレイバッファ８４としたが、図７に示すように、「第１遅延回路」をディレイバッファ８４とし、「第２遅延回路」をフリップフロップ８２とした構成であってもよい。この場合、第１選択回路８３及び第２選択回路８５の信号選択パターンと、それに応じて補正された各制御信号Ｓ３のタイムチャートとの関係は、図８に示したようになる。
【図面の簡単な説明】
【００５５】
【図１】本発明の一実施形態に係るプリンタの概略構成を示す側断面図
【図２】走査装置の概略構成を示すブロック図
【図３】変調回路の内部構成を示すブロック図
【図４】補正回路の内部構成を示すブロック図
【図５】第１選択回路及び第２選択回路の信号選択パターンと各制御信号のタイムチャートとを説明した図
【図６】変形例の補正回路の内部構成を示すブロック図（その１）
【図７】変家例の補正回路の内部構成を示すブロック図（その２）
【図８】第１選択回路及び第２選択回路の信号選択パターンと各制御信号のタイムチャートとを説明した図
【符号の説明】
【００５６】
１…プリンタ（画像形成装置）
３１…感光ドラム（像担持体）
５１…変調回路
５２…レーザ駆動回路
６２…生成回路
６３…補正回路
７０…ＣＰＵ（設定部）
８２…フリップフロップ（シフトレジスタ）
８３…第１選択回路
８５…第２選択回路
８６…バッファ回路
８７…ＯＲ回路（論理和回路）
８８…ＡＮＤ回路（論理積回路）
Ｃ３…クロック信号
Ｓ１…画像データ
Ｓ２…ＰＷＭ信号
Ｓ３…制御信号
Ｓ６，Ｓ９…選択信号（設定信号）
Ｓ５…第１遅延信号
Ｓ７…第１出力信号
Ｓ８…第２遅延信号
Ｓ１０…第２出力信号
【図１】
2008183726.tif 000003
【図２】
2008183726.tif 000004
【図３】
2008183726.tif 000005
【図４】
2008183726.tif 000006
【図５】
2008183726.tif 000007
【図６】
2008183726.tif 000008
【図７】
2008183726.tif 000009
【図８】
2008183726.tif 000010