(57)【要約】【課題】  クリップ後の非線形成分に拘わらず良好な撮影画像を生成できる撮像装置を提供する。【解決手段】  被写体像を撮像する撮像素子１２と、撮像素子の出力に応じたアナログ信号を入力し、該信号の振幅の予め定めたレベル以上の部分をクリップするクリップ部１３と、クリップ部から出力されるアナログ信号の振幅の非線形成分を補正する補正部１６とを備える。【選択図】      図１
2008092289.tif 000002
【特許請求の範囲】
【請求項１】
被写体像を撮像する撮像素子と、
前記撮像素子の出力に応じたアナログ信号を入力し、該信号の振幅の予め定めたレベル以上の部分をクリップするクリップ部と、
前記クリップ部から出力されるアナログ信号の振幅の非線形成分を補正する補正部とを備えた
ことを特徴とする撮像装置。
【請求項２】
請求項１に記載の撮像装置において、
前記クリップ部の後段に配置され、該クリップ部から出力されるアナログ信号の振幅にゲインを掛けるゲイン部を備えた
ことを特徴とする撮像装置。
【請求項３】
請求項２に記載の撮像装置において、
前記ゲインの値を設定すると共に、該ゲインの値に応じて前記クリップ部の前記レベルを設定する設定部を備えた
ことを特徴とする撮像装置。
【請求項４】
請求項２または請求項３に記載の撮像装置において、
前記補正部は、前記ゲイン部の後段に配置され、前記ゲインの値に応じたパラメータを用いて前記非線形成分を補正する
ことを特徴とする撮像装置。
【請求項５】
請求項２から請求項４の何れか１項に記載の撮像装置において、
前記ゲイン部から出力されるアナログ信号をデジタル信号に変換する変換部を備え、
前記補正部は、前記デジタル信号を処理して前記非線形成分を補正する
ことを特徴とする撮像装置。
【請求項６】
請求項１から請求項５の何れか１項に記載の撮像装置において、
前記補正部は、前記撮像装置の内部の温度に応じたパラメータを用いて前記非線形成分を補正する
ことを特徴とする撮像装置。                                                                             
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタルカメラなどの撮像装置に関する。
【背景技術】
【０００２】
撮像装置は、ＣＣＤやＣＭＯＳセンサなどの撮像素子を用いて被写体の撮影を行う装置である。撮影画像における高輝度な被写体（例えば太陽）の影響を軽減するため、撮像装置にクリップ回路を設けることが提案されている（例えば特許文献１を参照）。この装置では、撮像素子の出力から得た色信号の大振幅成分をクリップ回路においてクリップし、クリップ回路の出力（色信号）に基づいて撮影画像の生成を行っている。
【特許文献１】特開平５−１９９５３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、上記の装置では、クリップ回路の出力（色信号）の振幅に非線形成分が含まれていると、この非線形成分に起因して撮影画像の性能（例えば色再現性）が低下することがあった。
本発明の目的は、クリップ後の非線形成分に拘わらず良好な撮影画像を生成できる撮像装置を提供することにある。
【課題を解決するための手段】
【０００４】
本発明の撮像装置は、被写体像を撮像する撮像素子と、前記撮像素子の出力に応じたアナログ信号を入力し、該信号の振幅の予め定めたレベル以上の部分をクリップするクリップ部と、前記クリップ部から出力されるアナログ信号の振幅の非線形成分を補正する補正部とを備えたものである。
また、上記の撮像装置において、前記クリップ部の後段に配置され、該クリップ部から出力されるアナログ信号の振幅にゲインを掛けるゲイン部を備えることが好ましい。
【０００５】
また、上記の撮像装置において、前記ゲインの値を設定すると共に、該ゲインの値に応じて前記クリップ部の前記レベルを設定する設定部を備えることが好ましい。
また、上記の撮像装置において、前記補正部は、前記ゲイン部の後段に配置され、前記ゲインの値に応じたパラメータを用いて前記非線形成分を補正することが好ましい。
また、上記の撮像装置において、前記ゲイン部から出力されるアナログ信号をデジタル信号に変換する変換部を備え、前記補正部は、前記デジタル信号を処理して前記非線形成分を補正することが好ましい。
【０００６】
また、上記の撮像装置において、前記補正部は、前記撮像装置の内部の温度に応じたパラメータを用いて前記非線形成分を補正することが好ましい。
【発明の効果】
【０００７】
本発明によれば、クリップ後の非線形成分に拘わらず良好な撮影画像を生成できる。
【発明を実施するための最良の形態】
【０００８】
以下、図面を用いて本発明の実施形態を詳細に説明する。
本実施形態の撮像装置１０には、図１に示す通り、撮影レンズ１１、撮像センサ１２、クリップ回路１３、アナログ処理部１４、ＡＤ変換器１５、デジタル処理部１６、ＣＰＵ１７、および、ＤＡ変換器１８が設けられる。
撮像装置１０は、撮像センサ１２を用いて被写体の撮影を行う装置であり、一眼レフタイプまたはコンパクトタイプのデジタルカメラなどである。撮像装置１０の全体的な制御はＣＰＵ１７によって行われる。
【０００９】
撮影レンズ１１は、被写体からの光を集光して、撮像センサ１２の撮像面に被写体像を形成するレンズ群からなる。撮像センサ１２は、ＣＣＤやＣＭＯＳセンサなどの撮像素子であり、撮像面に形成された被写体像を撮像してアナログ信号Ｖ0を出力する。
撮像センサ１２から出力されるアナログ信号Ｖ0の波形例を図２(ａ)に示す。図２(ａ)の横軸は時間を表し、縦軸は電圧値を表す。露光前にアナログ信号Ｖ0の基準電圧Ｖ1が設定され、この基準電圧Ｖ1からの低下量（以下「振幅ΔＶ0」）が撮像センサ１２の各画素に対する入射光量に応じて増減する。
【００１０】
傾向としては、入射光量が増えるほど振幅ΔＶ0が大きくなる。ただし、振幅ΔＶ0には上限値(Ｖ1−Ｖ2)がある。図２(ｂ)に示す通り、振幅ΔＶ0は入射光量が大きくなりすぎると飽和し、上限値(Ｖ1−Ｖ2)に近づく。通常の撮影では、振幅ΔＶ0が飽和しないように、被写体の明るさに応じて撮影レンズ１１の絞り値やシャッタ−秒時などが調整される。
【００１１】
クリップ回路１３（図１）は、撮像センサ１２の出力端（出力直後）に配置され、撮像センサ１２から出力されるアナログ信号Ｖ0（図２(ａ)）を入力する。そして、概略、アナログ信号Ｖ0の振幅ΔＶ0の予め定めたレベル(Ｖ1−ＶC)以上の部分をクリップし、そのレベル(Ｖ1−ＶC)以下の振幅のアナログ信号ＶS（図２(ｃ),(ｄ)）をアナログ処理部１４に出力する。
【００１２】
クリップ回路１３における上記のレベル(Ｖ1−ＶC)をクリップレベル(Ｖ1−ＶC)という。クリップレベル(Ｖ1−ＶC)は、振幅ΔＶ0が飽和しない範囲（図２(ｂ)）の任意の値に設定される。その設定は、ＣＰＵ１７（図１）からの指示にしたがってＤＡ変換器１８が行う。すなわち、ＤＡ変換器１８からクリップ回路１３に印加される制御電圧ＶCに応じて、クリップレベル(Ｖ1−ＶC)が設定される。
【００１３】
ここで、クリップ回路１３の具体的な構成例を図３に示す。クリップ回路１３は、トランジスタ２１,２２,２３と、抵抗２４,２５と、コンデンサ２６とで構成される。
ｎｐｎ型のトランジスタ２２がクリップ用、ｐｎｐ型のトランジスタ２１が温度補償用として機能する。第３のトランジスタ２３はインピ−ダンス変換用である。
上記した撮像センサ１２からのアナログ信号Ｖ0（図２(ａ)）は、トランジスタ２３のベースに入力される。さらに、上記したＤＡ変換器１８による制御電圧ＶCは、トランジスタ２１のベースに印加される。そして、制御電圧ＶCに応じたクリップレベル(Ｖ1−ＶC)以下の振幅のアナログ信号ＶS（図２(ｃ),(ｄ)）がコンデンサ２６を介して出力される。
【００１４】
クリップ回路１３の入出力特性は図４に示すようになる。図４の横軸は入力レベル（図２(ａ)のアナログ信号Ｖ0の振幅ΔＶ0）であり、縦軸は出力レベル（図２(ｃ),(ｄ)のアナログ信号ＶSの電圧値）である。
図４から分かるように、入力レベル（ΔＶ0）が条件式(１)を満たす領域[Ａ]において、出力レベル（ＶS）は式(２)のようになる。つまり、入力レベル（ΔＶ0）の増加に伴って直線的に出力レベル（ＶS）が増加する。
【００１５】
０≦ΔＶ0≦Δ1  …(１)
ＶS＝ΔＶ0  …(２)
領域[Ａ]では、入力レベル（ΔＶ0）がクリップレベル(Ｖ1−ＶC)より小さい。このため、入力レベルの振幅ΔＶ0は、クリップされずにそのままアナログ信号ＶSとして出力される。以下、領域[Ａ]を、線形領域[Ａ]という。
【００１６】
また、入力レベル（ΔＶ0）が条件式(１)より増加し、条件式(３)を満たす領域[Ｂ]になると、出力レベル（ＶS）は式(４)のようになる。領域[Ｂ]での入力レベル（ΔＶ0）は、クリップレベル(Ｖ1−ＶC)の近傍である。式(４)のパラメータα（＞０）は、入力レベル（ΔＶ0）の増加に伴って徐々に大きくなる。
Δ1＜ΔＶ0＜Δ2  …(３)
ＶS＝ΔＶ0−α  …(４)
このため、領域[Ｂ]では、入力レベル（ΔＶ0）の増加に伴って非直線的に出力レベル（ＶS）が増加する。つまり、振幅ΔＶ0はパラメータαの分だけクリップされた後、アナログ信号ＶSとして出力される。以下、領域[Ｂ]を、非線形領域[Ｂ]という。
【００１７】
さらに、入力レベル（ΔＶ0）が条件式(３)より増加し、条件式(５)を満たす領域[Ｃ]になると、出力レベル（ＶS）は式(６)のようになる。つまり、入力レベルの振幅ΔＶ0の大きさに拘わらず、出力レベルのアナログ信号ＶSは常に一定のクリップレベル(Ｖ1−ＶC)を示す。
Δ2≦ΔＶ0（＜Ｖ1−Ｖ2）  …(５)
ＶS＝Ｖ1−ＶC  …(６)
領域[Ｃ]では、入力レベル（ΔＶ0）がクリップレベル(Ｖ1−ＶC)より大きい。このため、振幅ΔＶ0はクリップレベル(Ｖ1−ＶC)以上の部分がクリップされた後、アナログ信号ＶSとして出力される。以下、領域[Ｃ]を、安定領域[Ｃ]という。
【００１８】
このようなクリップ回路１３の入出力特性（図４）は、クリップ用のトランジスタ２２の動作状態（図５）を反映したものである。図５は、トランジスタ２２のベース電流ＩBを縦軸とし、エミッタ電圧Ｖ3を横軸とした。また、図中右側ほどエミッタ電圧Ｖ3が小さくなるように示した。
クリップ用のトランジスタ２２の動作状態は、エミッタ電圧Ｖ3の大小に応じて３つの領域に分けられる。つまり、エミッタ電圧Ｖ3が所定の電圧Ｖ3(1)以上の非動作領域と、エミッタ電圧Ｖ3が電圧Ｖ3(1)より小さく所定の電圧Ｖ3(2)より大きい非線形領域と、エミッタ電圧Ｖ3が電圧Ｖ3(2)以下の安定動作領域とに分けられる。
【００１９】
そして、クリップ回路１３の入出力特性（図４）の線形領域[Ａ]は、トランジスタ２２の動作状態（図５）の非動作領域[Ａ']に対応する。また、クリップ回路１３の非線形領域[Ｂ]は、トランジスタ２２の非線形動作領域[Ｂ']に対応する。さらに、クリップ回路１３の安定領域[Ｃ]は、トランジスタ２２の安定動作領域[Ｃ']に対応する。
なお、トランジスタ２２の安定動作時のベース-エミッタ電圧ＶBE2は、インピ−ダンス変換用トランジスタ２１の安定動作時のベース-エミッタ電圧ＶBE1と等しい（ＶBE1＝ＶBE2）。また、トランジスタ２２が安定動作をしているとき、トランジスタ２２のエミッタ電圧Ｖ3は、
制御電圧ＶCと等しくなる（Ｖ3＝ＶC）。そして、このエミッタ電圧Ｖ3（＝制御電圧ＶC）と上記した基準電圧Ｖ1との差が、クリップレベル(Ｖ1−ＶC)となる。
【００２０】
このように、本実施形態の撮像装置１０（図１）では、撮像センサ１２の後段であってアナログ処理部１４の前段にクリップ回路１３を配置した。そして、クリップ回路１３において、撮像センサ１２から出力されるアナログ信号Ｖ0（図２(ａ)）を入力し、この信号の振幅ΔＶ0のクリップレベル(Ｖ1−ＶC)以上の部分をクリップした後、クリップレベル(Ｖ1−ＶC)以下の振幅のアナログ信号ＶS（図２(ｃ),(ｄ)）をアナログ処理部１４に出力する。
【００２１】
このため、撮像センサ１２からのアナログ信号Ｖ0の振幅ΔＶ0がアナログ処理部１４の安定動作電圧より大きくても、その電圧値をそのままアナログ処理部１４が受けることはない。そして、クリップ回路１３にて大振幅成分をクリップした後の安全なアナログ信号ＶSのみをアナログ処理部１４に導くことができる。
クリップ後のアナログ信号ＶSの電圧値（振幅）は、クリップレベル(Ｖ1−ＶC)以下であり、アナログ処理部１４の安定動作電圧より小さい。安定動作電圧とは、アナログ処理部１４を含むＩＣの駆動電圧に相当する。
【００２２】
したがって、アナログ処理部１４を含むＩＣに過重電圧が入力されることはなく、そのＩＣの破損を回避できる。つまり、アナログ処理部１４を含むＩＣを保護でき、撮像装置１０の内部回路の安定動作を維持できる。また、アナログ処理部１４における信号の飽和による誤動作も回避でき、他の回路にノイズが重畳することもない。
アナログ処理部１４では、クリップ回路１３からのアナログ信号ＶSに対して周知の相関二重サンプリング（ＣＤＳ）などの処理を行う。また、必要に応じて、所定のゲイン値によりアナログ信号ＶSを増幅し（ＰＧＡ）、感度設定を上げる。処理後のアナログ信号ＶSは、ＡＤ変換器１５に出力される。
【００２３】
このように、クリップ回路１３の後段にアナログ処理部１４を配置して、クリップ後のアナログ信号ＶSの振幅にゲインを掛ける（ＰＧＡ）ので、ゲイン後のアナログ信号ＶSの大電圧化を回避でき（クリップ前のアナログ信号Ｖ0にゲインを掛ける場合と比較して）、アナログ処理部１４を含むＩＣの保護を確実に行える。
さらに、アナログ処理部１４におけるＰＧＡのゲイン値は、ＣＰＵ１７がユーザ操作に応じて（または自動的に）設定する。そして、ＣＰＵ１７は、ＰＧＡのゲイン値に応じて、ゲイン値に適したクリップレベル(Ｖ1−ＶC)を求め、これを実現するために必要な制御電圧（デジタル値）をＤＡ変換器１８に出力する。ＤＡ変換器１８では、ＣＰＵ１７からの制御電圧（デジタル値）をアナログ値の制御電圧に変換し、クリップ回路１３に制御電圧ＶCとして印加する。
【００２４】
このように、本実施形態の撮像装置１０では、アナログ処理部１４のＰＧＡのゲイン値に応じてクリップレベル(Ｖ1−ＶC)の設定を変更する。このため、ゲインアップによる大電圧化を回避でき、ＩＣ（アナログ処理部１４など）を保護できる。
例えば、アナログ処理部１４のＰＧＡのゲイン値を例えば４倍とし、撮像センサ１２の出力（アナログ信号Ｖ0）の振幅ΔＶ0が最も高く飽和しているレベル(Ｖ1−Ｖ2)を例えば１Ｖとする。通常の振幅ΔＶ0は、撮影レンズ１１の絞り値やシャッタ−秒時などの変更によって飽和しないように調整されている。
【００２５】
しかし、太陽などの高輝度部分では、アナログ信号Ｖ0の振幅ΔＶ0が飽和することもある。この状態で（クリップせずに）ＰＧＡのゲインを掛けると、ゲイン値が４倍の場合、飽和部分のゲイン後の電圧値は４Ｖになってしまう。この電圧値は、アナログ処理部１４への負荷が大きく、ＩＣ破損の可能性がある。
そこで、ゲイン値を大きくする（例えば４倍にする）場合は、ゲイン前にアナログ信号Ｖ0の振幅ΔＶ0をクリップすることで、ゲイン後のアナログ信号ＶSの電圧値を低減することができる。例えばクリップレベル(Ｖ1−ＶC)を０.５Ｖとすれば、ゲイン値が４倍の場合、ゲイン後のアナログ信号ＶSの電圧値は最大でも２Ｖとなる。したがって、アナログ処理部１４への負荷を軽減でき、ＩＣの破損を回避できる。
【００２６】
アナログ処理部１４の後段に配置されたＡＤ変換器１５では、ゲイン後のアナログ信号ＶSをデジタル信号ＶS'に変換する。そして、このデジタル信号ＶS'を後段のデジタル処理部１６に出力する。
ＡＤ変換器１５からのデジタル信号ＶS'は、クリップ回路１３の入出力特性（図４）の非線形領域[Ｂ]の影響で、その振幅に非線形成分を含んでいる。つまり、撮像センサ１２から出力されるアナログ信号Ｖ0（図２(ａ)）の振幅ΔＶ0が上記の条件式(３)を満たす場合には、クリップ回路１３の出力レベル（アナログ信号ＶS）が理想的な値（図６）よりも非線形的に小さくなり、これと同様に、ＡＤ変換器１５からのデジタル信号ＶS'も理想的な値より非線形的に小さくなる。
【００２７】
図６は、クリップ回路１３における理想的な入出力特性を示したものである。理想的な入出力特性は、入力レベル（ΔＶ0）がクリップレベル(Ｖ1−ＶC)より小さい領域において、出力レベル（ＶS）が上記の式(２)のようになる。また、入力レベル（ΔＶ0）がクリップレベル(Ｖ1−ＶC)以上の領域において、出力レベル（ＶS）が上記の式(６)のようになる。つまり、式(２),(６)に対応する２本の直線がクリップレベル(Ｖ1−ＶC)で交差したような特性である。
【００２８】
ＡＤ変換器１５からのデジタル信号ＶS'には、図６に示す理想的な入出力特性と図５に示す現実の入出力特性との差に応じた非線形成分が含まれるため、このデジタル信号ＶS'に基づいて撮影画像を生成すると、その非線形成分に起因して撮影画像の性能（例えば色再現性）が低下することがあり、好ましくない。
そこで、本実施形態の撮像装置１０では、上記の非線形成分に拘わらず良好な撮影画像を生成するために、その非線形成分をデジタル処理部１６において補正する。
【００２９】
デジタル処理部１６は、ＡＤ変換器１５からデジタル信号ＶS'を入力すると、予め記憶しているルックアップテーブル（ＬＵＴ）を参照し、非線形成分の補正処理を行う。このルックアップテーブルには、デジタル信号ＶS'の大きさごとに非線形補正用のパラメータβ1,β2,…,βN（例えば図７参照）が登録されている。
このため、ＡＤ変換器１５からのデジタル信号ＶS'の大きさに応じて、ルックアップテーブルから非線形補正用のパラメータ（β1,β2,…,βNの何れか）を読み出した後、このパラメータ（β1,β2,…,βNの何れか）をデジタル信号ＶS'に加算することで、補正処理を行う。その結果、あたかも図６に示す理想的な入出力特性でクリップされた場合と等価なデジタル信号ＶS'を得ることができる。
【００３０】
また、クリップ回路１３の現実の入出力特性（図４）は、ＣＰＵ１７とＤＡ変換器１８とがアナログ処理部１４のＰＧＡのゲイン値に応じてクリップレベル(Ｖ1−ＶC)の設定を変更すると、図８のようにシフトする。図８には、制御電圧ＶC＝ＶC(1),ＶC(2)のときの各々の入出力特性を重ねて示した。
図６から分かるように、クリップ回路１３の入出力特性の非線形領域[Ｂ]も、クリップレベル(Ｖ1−ＶC)に応じてシフトする。そして、ＡＤ変換器１５からのデジタル信号ＶS'に含まれる非線形成分の大きさも、クリップレベル(Ｖ1−ＶC)に応じてシフトすることになる。
【００３１】
このため、デジタル処理部１６では、クリップ回路１３におけるクリップレベル(Ｖ1−ＶC)の設定ごとに（つまりアナログ処理部１４のＰＧＡのゲイン値ごとに）異なるルックアップテーブルを予め記憶して、ＰＧＡのゲイン値に応じたルックアップテーブルの非線形補正用のパラメータを用いてデジタル信号ＶS'の非線形成分の補正処理を行う。
その結果、アナログ処理部１４のＰＧＡのゲイン値に応じてクリップレベル(Ｖ1−ＶC)の設定を変更する場合でも、ＰＧＡのゲイン値に適した理想的な入出力特性（図６参照）でクリップされた場合と等価なデジタル信号ＶS'を得ることができる。
【００３２】
さらに、クリップ回路１３の現実の入出力特性は、撮像装置１０の内部の温度が変化すると、図９に示す通り、非線形領域[Ｂ]における出力レベル（ＶS）の大きさが変化する。図９のような変化は、クリップ用のトランジスタ２２の温度特性（図１０）を反映したものである。また、このような変化により、ＡＤ変換器１５からのデジタル信号ＶS'に含まれる非線形成分の大きさも、撮像装置１０の内部の温度に応じて変化することになる。
【００３３】
このため、デジタル処理部１６では、撮像装置１０の内部の温度ごとに、異なるルックアップテーブルを予め記憶し、内部の温度に応じたルックアップテーブルの非線形補正用のパラメータを用いてデジタル信号ＶS'の非線形成分の補正処理を行う。内部温度の情報は、撮像装置１０に温度センサを内蔵するなどして取得すればよい。
その結果、撮像装置１０の内部の温度が変化する場合でも、その温度に適した理想的な入出力特性（図６参照）でクリップされた場合と等価なデジタル信号ＶS'を得ることができる。つまり、入力レベル（ΔＶ0）が一定であれば、撮像装置１０の内部の温度に拘わらず、一定の値のデジタル信号ＶS'を得ることができる。
【００３４】
なお、本実施形態の撮像装置１０では、クリップ回路１３にインピ−ダンス変換用トランジスタ２１,２２を配置し、ｎｐｎ型のトランジスタ２２をクリップ用、ｐｎｐ型のトランジスタ２１を温度補償用として機能させるため、トランジスタ２１,２２の安定動作領域での温度特性差が相殺される。このため、温度変化に拘わらずクリップ回路１３の安定領域[Ｃ]の出力レベルを一定に保つことができる。
【００３５】
デジタル処理部１６は、ＡＤ変換器１５からのデジタル信号ＶS'の非線形成分の補正を行った後、各種の画像処理（例えばホワイトバランス処理や階調変換処理など）を行って撮影画像を生成する。そして、この撮影画像は、モニタ画面(不図示)に表示され、適宜、メモリや記憶媒体に書き込まれる。
このように、本実施形態の撮像装置１０では、クリップ回路１３の後段のデジタル処理部１６においてデジタル信号ＶS'の非線形成分を補正する。すなわち、クリップ回路１３から出力されるアナログ信号ＶSの振幅の非線形成分を補正する。このため、クリップ後の非線形成分による撮影画像の性能（例えば色再現性）の低下を防止でき、その非線形成分に拘わらず良好な撮影画像を生成できる。
【００３６】
さらに、本実施形態の撮像装置１０では、アナログ処理部１４の後段のデジタル処理部１６において、アナログ処理部１４のＰＧＡのゲイン値ごとに非線形補正用のパラメータを用意し、ゲイン値に応じた適切なパラメータを用いて非線形成分の補正処理を行う。このため、ゲイン値に応じてクリップレベル(Ｖ1−ＶC)の設定を変更する場合でも、良好な撮影画像を生成できる。
【００３７】
また、本実施形態の撮像装置１０では、同様のデジタル処理部１６において、撮像装置１０の内部の温度ごとに非線形補正用のパラメータを用意し、内部の温度に応じた適切なパラメータを用いて非線形成分の補正処理を行う。このため、撮像装置１０の内部の温度が変化する場合でも、良好な撮影画像を生成できる。
さらに、本実施形態の撮像装置１０では、デジタル処理部１６で、ＡＤ変換器１５からのデジタル信号ＶS'を処理して非線形成分を補正するので、非線形成分の補正処理を簡単に行うことができる。
【００３８】
（変形例）
なお、上記した実施形態では、クリップ回路１３（図３）にインピ−ダンス変換用２個のトランジスタ２１,２２を設けたが、本発明はこれに限定されない。温度補償用のトランジスタ２１の代わりにダイオードを用いても同様の効果を得ることができる。この場合、ダイオードは、アノードをトランジスタ２２のベースに接続して、カソードにＤＡ変換器１８からの制御電圧ＶCを印加すればよい。
【００３９】
また、上記した実施形態では、クリップ回路１３を撮像センサ１２の出力端（アナログ処理部１４の前段）に配置したが、本発明はこれに限定されない。アナログ処理部１４の後段（ＡＤ変換器１５の前段）にクリップ回路１３を配置し、アナログ処理部１４からのアナログ信号（これも上記と同様の撮像センサ１２の出力に応じたアナログ信号である）をクリップ回路１３に入力してもよい。この場合でも、クリップ後の非線形成分を補正することで、非線形成分に拘わらず良好な撮影画像を生成できる。
【００４０】
また、上記した実施形態では、デジタル処理部１６でルックアップテーブル（ＬＵＴ）を用いて非線形成分の補正処理を行ったが、本発明はこれに限定されない。その代わりに補正式（関数）を用いてもよい。
さらに、上記した実施形態では、非線形成分の補正をデジタル処理部１６で行ったが、アナログ信号の段階（例えばアナログ処理部１４）で行ってもよい。クリップ後であれば、どの段階で非線形成分の補正を行ってもよい。
【図面の簡単な説明】
【００４１】
【図１】本実施形態の撮像装置１０の全体構成を示すブロック図である。
【図２】撮像センサ１２から出力されるアナログ信号Ｖ0とクリップ回路１３から出力されるアナログ信号ＶSの波形例を説明する図である。
【図３】クリップ回路１３の具体的な構成例を示す図である。
【図４】クリップ回路１３の入出力特性を説明する図である。
【図５】トランジスタ２２のダイオード特性を説明する図である。
【図６】クリップ回路１３の理想的な入出力特性を説明する図である。
【図７】非線形補正用のパラメータβ1,β2,…,βNを説明する図である。
【図８】クリップレベル(Ｖ1−ＶC)に応じた入出力特性の変化を説明する図である。
【図９】撮像装置１０の内部の温度に応じた入出力特性の変化を説明する図である。
【図１０】クリップ用のトランジスタ２２の温度特性を説明する図である。
【符号の説明】
【００４２】
１０ 撮像装置 ; １１ 撮影レンズ ; １２ 撮像センサ ; １３ クリップ回路 ;
１４ アナログ処理部 ; １５ ＡＤ変換器 ; １６ デジタル処理部 ; １７ ＣＰＵ ;
１８ ＤＡ変換器 ; ２１〜２３トランジスタ
【図１】
2008092289.tif 000003
【図２】
2008092289.tif 000004
【図３】
2008092289.tif 000005
【図４】
2008092289.tif 000006
【図５】
2008092289.tif 000007
【図６】
2008092289.tif 000008
【図７】
2008092289.tif 000009
【図８】
2008092289.tif 000010
【図９】
2008092289.tif 000011
【図１０】
2008092289.tif 000012