(57)【要約】【課題】フォトリソグラフィ工程での解像限界を超える微細ピッチのコンタクトホールパターンを実現可能な、ダブルパターニング工程を利用する半導体素子の微細パターンの形成方法を提供する。【解決手段】複数の第１ハードマスクパターン１３０を形成する工程と、第１ハードマスクパターン１３０の側壁にバッファ層１４０を形成し、第１ハードマスクパターン１３０により自己整列される第２ハードマスクパターン１５０ａを形成する工程と、第１ハードマスクパターン１３０と第２ハードマスクパターン１５０ａとの間にあるバッファ層１４０のうち、一部領域を覆うようにマスクパターン１６０を形成する工程と、マスクパターン１６０と第１及び第２ハードマスクパターン１３０、１５０ａとをエッチングマスクとして利用し、バッファ層１４０の露出された領域をエッチングし、露出される被エッチング膜をエッチングしてコンタクトホールを形成する工程と、を含む。【選択図】図６Ｂ
2008124444.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の被エッチング膜上に第１ピッチをもって第１方向に相互平行に延びる複数の第１ハードマスクパターンを形成する工程と、
前記複数の第１ハードマスクパターンのうち、相互隣接した２つの第１ハードマスクパターンの間で、前記第１ハードマスクパターンの側壁を覆うバッファ層によって前記第１ハードマスクパターンと離隔された位置に、前記第１ハードマスクパターンによって自己整列される第２ハードマスクパターンを形成する工程と、
前記第１ハードマスクパターンと前記第２ハードマスクパターンとの間にある前記バッファ層のうち、一部領域を覆うように、前記第１ハードマスクパターン及び前記第２ハードマスクパターン上で前記第１方向と異なる第２方向に延びる複数のマスクパターンを形成する工程と、
前記第１ハードマスクパターン、前記第２ハードマスクパターン、及び前記マスクパターンをエッチングマスクとして利用して、前記バッファ層の露出された領域をエッチングして前記被エッチング膜を露出させるホールを形成する工程と、
前記第１ハードマスクパターン、前記第２ハードマスクパターン、及び前記マスクパターンをエッチングマスクとして利用して、前記ホールを通じて露出された被エッチング膜をエッチングして前記被エッチング膜に複数のコンタクトホールを形成する工程と、を含むことを特徴とする半導体素子の微細パターンの形成方法。
【請求項２】
前記第１ハードマスクパターン及び前記第２ハードマスクパターンは、それぞれ相互平行に延びる第１ラインパターン及び第２ラインパターンから形成されることを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
【請求項３】
前記第１ラインパターン及び第２ラインパターンのうち少なくとも一つのラインパターンは、その延長方向に沿って均一な幅を有することを特徴とする請求項２に記載の半導体素子の微細パターンの形成方法。
【請求項４】
前記第１ラインパターン及び第２ラインパターンのうち少なくとも一つのラインパターンは、その延長方向に沿って可変的な幅を有することを特徴とする請求項２に記載の半導体素子の微細パターンの形成方法。
【請求項５】
前記第１ラインパターン及び第２ラインパターンのうち少なくとも一つのラインパターンは、平面から見て、その側壁がＳ字型の曲線形状を有することを特徴とする請求項４に記載の半導体素子の微細パターンの形成方法。
【請求項６】
前記第１ハードマスクパターン及び前記第２ハードマスクパターンは、前記バッファ層とは異なるエッチング特性を有する物質で形成されることを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
【請求項７】
前記第１ハードマスクパターン及び前記第２ハードマスクパターンは、それぞれ酸化膜、窒化膜、酸化窒化膜、ポリシリコン膜、及び金属膜からなる群から選択される何れか一つの膜で形成されることを特徴とする請求項６に記載の半導体素子の微細パターンの形成方法。
【請求項８】
前記バッファ層は、前記第１ハードマスクパターン及び前記第２ハードマスクパターンとは異なる物質からなる膜で形成され、前記バッファ層は、酸化膜、窒化膜、酸化窒化膜、ポリシリコン膜、及び金属膜からなる群から選択されることを特徴とする請求項６に記載の半導体素子の微細パターンの形成方法。
【請求項９】
前記第１ハードマスクパターン及び前記第２ハードマスクパターンは、窒化膜またはポリシリコン膜で形成され、前記バッファ層は、酸化膜で形成されることを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
【請求項１０】
前記第１ハードマスクパターン及び前記第２ハードマスクパターンは、酸化膜またはポリシリコン膜で形成され、前記バッファ層は、窒化膜または酸化窒化膜で形成されることを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
【請求項１１】
前記第２ハードマスク層を形成する前に、前記複数の第１ハードマスクパターンの上面及び両側壁をそれぞれ覆う前記バッファ層を形成する工程をさらに含み、
前記バッファ層は、前記複数の第１ハードマスクパターンのうち、相互隣接した２個の第１ハードマスクパターンの間でリセスが形成された上面を有することを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
【請求項１２】
前記第２ハードマスクパターンは、前記バッファ層の上面に形成されたリセス内に形成されることを特徴とする請求項１１に記載の半導体素子の微細パターンの形成方法。
【請求項１３】
前記第２ハードマスクパターンを形成する工程は、
前記リセスが完全に満たされるように前記バッファ層上に第２ハードマスク層を形成する工程と、
前記バッファ層の上面が露出されるように前記第２ハードマスク層の一部を除去する工程と、を含むことを特徴とする請求項１２に記載の半導体素子の微細パターンの形成方法。
【請求項１４】
前記第２ハードマスク層の一部を除去するためにＣＭＰ工程を利用することを特徴とする請求項１３に記載の半導体素子の微細パターンの形成方法。
【請求項１５】
前記マスクパターンは、フォトレジスト物質からなることを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
【請求項１６】
前記マスクパターンは、ＳＯＣ膜、ＡＲＣ膜、及びフォトレジスト層が順次に積層された膜で形成されることを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
【請求項１７】
前記ＡＲＣ膜は、Ｓｉ、有機物、またはこれらの組合わせからなることを特徴とする請求項１６に記載の半導体素子の微細パターンの形成方法。    
【請求項１８】
前記被エッチング膜は、絶縁膜であることを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
【請求項１９】
前記半導体基板には、所定形状の活性領域が形成されており、
前記被エッチング膜に形成される複数のコンタクトホールのうち少なくとも一つのコンタクトホールは、前記活性領域上に形成されることを特徴とする請求項１に記載の半導体素子の微細パターンの形成方法。
【請求項２０】
前記活性領域は、複数のアイランド型の活性領域を備え、
前記一つのアイランド型の活性領域上には、前記被エッチング膜に形成される複数のコンタクトホールのうち少なくとも一つのコンタクトホールが形成されることを特徴とする請求項１９に記載の半導体素子の微細パターンの形成方法。
【請求項２１】
前記アイランド型の活性領域の上に形成される少なくとも一つのコンタクトホールは、キャパシタのストレージノードを前記活性領域に電気的に連結させるためのＢＣ、またはビットラインを前記活性領域に電気的に連結させるためのＤＣをその内部に形成するためのコンタクトホールであることを特徴とする請求項２０に記載の半導体素子の微細パターンの形成方法。
【請求項２２】
前記半導体基板には、複数のアイランド型の活性領域が形成されており、
前記第１ハードマスクパターンは、その延長方向に沿って可変的な幅を有し、前記アイランド型の活性領域上で延びるラインパターンでなることを特徴とする請求項１９に記載の半導体素子の微細パターンの形成方法。
【請求項２３】
前記第１ハードマスクパターンのうち前記アイランド型の活性領域の上に延びる部分は、他の部分より大幅を有することを特徴とする請求項２２に記載の半導体素子の微細パターンの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の微細パターンの形成方法に係り、特に、ダブルパターニング工程を利用して既存の露光設備の解像限界を超える微細ピッチのコンタクトホールを形成する工程を含む、半導体素子の微細パターンの形成方法に関する。
【背景技術】
【０００２】
高集積化された半導体素子の製造において、パターンの微細化が必須である。狭い面積に多くの素子を集積させるためには、個別素子のサイズを可能なかぎり小さく形成しなくてはならず、このためには、形成しようとするパターンのそれぞれの幅と前記パターン間の間隔との和であるピッチを小さくしなければならない。最近、半導体素子のデザインルールが急減するにつれて、半導体素子の実現に必要なパターンの形成のためのフォトリソグラフィ工程において、解像限界によって微細ピッチを有するパターンを形成するには限界がある。特に、基板上に形成される単位素子を電気的に連結させるコンタクトを形成するために絶縁膜にコンタクトホールを形成するときに、狭い面積内に微細ピッチで密集して形成される複数のコンタクトホールを形成するためにフォトリソグラフィ工程を利用する場合、解像限界によって実現可能な形状が制限され、各コンタクトホールのパターンの間に維持されなければならない間隔及びアラインマージンが減少して、微細ピッチを有する所望のコンタクトホールパターンを形成するには限界がある。また、コンタクトホールのオープニングのためのエッチング工程時にも、減少したコンタクトアラインマージンのためにエッチング率の低いエッチング条件を適用することが不回避であり、したがって、コンタクトホールがオープンされない工程不良が引き起こされて生産性が低下するという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、前記従来の技術での問題点を解決しようとするものであって、フォトリソグラフィ工程での解像限界を超える微細ピッチのコンタクトホールパターンを容易に実現できる半導体素子の微細パターンの形成方法を提供することである。
【課題を解決するための手段】
【０００４】
前記目的を達成するために、本発明による半導体素子の微細パターンの形成方法では、半導体基板上の被エッチング膜上に第１ピッチをもって第１方向に相互平行に延びる複数の第１ハードマスクパターンを形成する。前記複数の第１ハードマスクパターンのうち、相互隣接した２つの第１ハードマスクパターンの間で、前記第１ハードマスクパターンの側壁を覆うバッファ層によって前記第１ハードマスクパターンと離隔された位置に、前記第１ハードマスクパターンによって自己整列される第２ハードマスクパターンを形成する。前記第１ハードマスクパターンと前記第２ハードマスクパターンとの間にある前記バッファ層のうち一部領域を覆うように、前記第１ハードマスクパターン及び前記第２ハードマスクパターン上で前記第１方向とは異なる第２方向に延びる複数のマスクパターンを形成する。前記第１ハードマスクパターン、前記第２ハードマスクパターン、及び前記マスクパターンをエッチングマスクとして利用して、前記バッファ層の露出された領域をエッチングして前記被エッチング膜を露出させるホールを形成する。前記第１ハードマスクパターン、前記第２ハードマスクパターン、及び前記マスクパターンをエッチングマスクとして利用して、前記ホールを通じて露出された被エッチング膜をエッチングして前記被エッチング膜に複数のコンタクトホールを形成する。
【０００５】
前記第１ハードマスクパターン及び前記第２ハードマスクパターンは、それぞれ相互平行に延びる第１ラインパターン及び第２ラインパターンで形成されうる。
前記第１ラインパターン及び第２ラインパターンのうち少なくとも一つのラインパターンは、その延長方向に沿って均一な幅を有しうる。または、前記第１ラインパターン及び第２ラインパターンのうち少なくとも一つのラインパターンは、その延長方向に沿って可変的な幅を有しうる。また、前記第１ラインパターン及び第２ラインパターンのうち少なくとも一つのラインパターンは、平面から見て、その側壁がＳ字型の曲線形状を有しうる。
前記第１ハードマスクパターン及び前記第２ハードマスクパターンは、前記バッファ層とは異なるエッチング特性を有する物質で形成される。
【０００６】
前記第２ハードマスク層を形成する前に、前記複数の第１ハードマスクパターンの上面及び両側壁をそれぞれ覆う前記バッファ層を形成する工程をさらに含みうる。この場合、前記バッファ層は、前記複数の第１ハードマスクパターンのうち、相互隣接した２つの第１ハードマスクパターンの間でリセスが形成された上面を有しうる。また、前記第２ハードマスクパターンは、前記バッファ層の上面に形成されたリセス内に形成されうる。
前記第２ハードマスクパターンを形成するために、前記リセスが完全に満たされるように前記バッファ層上に第２ハードマスク層を形成し、前記バッファ層の上面が露出されるように前記第２ハードマスク層の一部を除去する工程を含みうる。
【０００７】
前記半導体基板に所定形状の活性領域が形成されている場合、前記被エッチング膜に形成される複数のコンタクトホールのうち少なくとも１つのコンタクトホールは、前記活性領域上に形成されうる。前記活性領域は、複数のアイランド型の活性領域を備え、前記一つのアイランド型の活性領域上には、前記被エッチング膜に形成される複数のコンタクトホールのうち少なくとも１つのコンタクトホールが形成されうる。
前記アイランド型の活性領域の上に形成される少なくとも１つのコンタクトホールは、キャパシタのストレージノードを前記活性領域に電気的に連結させるためのＢＣ（Ｂｕｒｉｅｄ Ｃｏｎｔａｃｔ）、またはビットラインを前記活性領域に電気的に連結させるためのＤＣ（Ｄｉｒｅｃｔ Ｃｏｎｔａｃｔ）をその内部に形成するためのコンタクトホールを構成しうる。
【０００８】
また、前記半導体基板に複数のアイランド型の活性領域が形成されている場合、前記第１ハードマスクパターンは、その延長方向に沿って可変的な幅を有し、前記アイランド型の活性領域の上に延びるラインパターンでなりうる。
前記第１ハードマスクパターンのうち、前記アイランド型の活性領域の上に延びる部分は、他の部分より大幅を有しうる。
（発明の効果）
【０００９】
本発明による半導体素子の微細パターンの形成方法では、ダブルパターニング工程を利用してフォトリソグラフィ工程での解像限界を超える微細ピッチで反復形成されるコンタクトパターンを優秀なＣＤ（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ）均一度で形成しうる。
特に、微細ピッチで反復形成される複数のコンタクトホールを形成するためのハードマスクの形成において、フォトリソグラフィ工程によって形成される第１ハードマスクパターンと前記第１ハードマスクパターンによって自己整列される第２犠牲パターンとが形成される位置と、これらの上に形成されるマスクパターンの位置によって最終的に実現しようとするコンタクトホールの位置が決定される。
したがって、コンタクトホールの形成のためのレイアウトの設計が容易であり、コンタクトホールの形成位置を所望の位置にアラインすることが容易になって、十分なエッチングマージンを確保しうる。また、エッチングマスクとして使われる第１ハードマスクパターン、第２ハードマスクパターン及びマスクパターンの形状及び配置を自由に決定することによって、形成しようとするコンタクトホールをその形状に制限されずに容易に形成しうる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の望ましい実施形態について添付図面を参照して詳細に説明する。
（第１実施形態）
本発明の第１実施形態による半導体素子の微細パターンの形成方法を、図１Ａから図７Ａに示す工程順序によって説明する。図１Ｂから図７Ｂは、それぞれ図１Ａから図７Ａの断面図である。
図１Ａと図１ＡのＩｂ−Ｉｂ’線の断面図である図１Ｂとを参照すれば、所定の単位素子、例えば、トランジスタが形成されている半導体基板１００上に絶縁膜１２０を形成する。そして、絶縁膜１２０上に通常のフォトリソグラフィ工程を利用して複数の第１ハードマスクパターン１３０を形成する。
【００１１】
複数の第１ハードマスクパターン１３０は、最終的に形成しようとするハードマスクパターンのピッチＰより２倍大きい第１ピッチ２Ｐをもって所定方向に相互平行に延びるラインパターン形状を有する。第１ハードマスクパターン１３０の第１幅Ｗ1は、第１ピッチ２Ｐの１／４の値を有するように設計されうる。第１ハードマスクパターン１３０は、例えば、半導体基板１００上で第１ピッチ２Ｐをもって所定の方向に反復形成される複数のラインパターンで形成されうる。
【００１２】
第１ハードマスクパターン１３０は、絶縁膜１２０の材料及び形成しようとするパターンの用途によって多様な物質で形成されうる。例えば、第１ハードマスクパターン１３０は、酸化膜、窒化膜、酸化窒化膜、ポリシリコン、または金属で形成されうる。第１ハードマスクパターン１３０は、絶縁膜１２０とは異なるエッチング特性を有する物質で形成されうる。
【００１３】
図２Ａと図２ＡのＩＩｂ−ＩＩｂ’線の断面図である図２Ｂとを参照すれば、第１ハードマスクパターン１３０及び絶縁膜１２０上に均一な厚さを有するバッファ層１４０を形成する。バッファ層１４０は、複数の第１ハードマスクパターン１３０のうち、相互隣接した２つの第１ハードマスクパターン１３０の間で第２幅Ｗ2のリセス１４２が形成された上面を有するように形成される。第２幅Ｗ2が第１ピッチ２Ｐの１／４の値を有するように、バッファ層１４０の厚さを決定しうる。望ましくは、バッファ層１４０のうち、第１ハードマスクパターン１３０の両側壁上に形成される部分の厚さ、すなわち第３幅Ｗ3が第１ピッチ２Ｐの１／４の値を有するように設計されうる。
【００１４】
バッファ層１４０は、第１ハードマスクパターン１３０の上面及び両側壁と、絶縁膜１２０の上面をそれぞれ均一な厚さに覆うように形成されうる。望ましくは、バッファ層１４０の上面に形成されたリセス１４２の第２幅Ｗ2が第１ハードマスクパターン１３０の第１幅Ｗ1と同じ寸法を有するようにバッファ層１４０の厚さを決定する。バッファ層１４０が第１ハードマスクパターン１３０の上面及び両側壁と、絶縁膜１２０の上面でそれぞれ均一な厚さを有するように形成されるために、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）方法によってバッファ層１４０を形成しうる。
【００１５】
バッファ層１４０は、第１ハードマスクパターン１３０とはエッチング特性が異なる物質、すなわち所定のエッチング条件に対して異なるエッチング選択比を有する物質で形成される。例えば、バッファ層１４０は、酸化膜、窒化膜、酸化窒化膜、ポリシリコン、または金属で形成されうる。
【００１６】
例えば、第１ハードマスクパターン１３０が窒化膜またはポリシリコン膜で形成された場合に、バッファ層１４０は、熱酸化膜、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）酸化膜、ＵＳＧ膜（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ Ｆｉｌｍ）及びＨＤＰ酸化膜（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ Ｏｘｉｄｅ Ｆｉｌｍ）からなる群から選択される少なくとも一つの酸化膜で形成されうる。または、第１ハードマスクパターン１３０が酸化膜またはポリシリコン膜で形成される場合に、バッファ層１４０は、窒化膜、例えば、ＳｉＯＮ、ＳｉＮ、ＳｉＢＮ及びＢＮからなる群から選択される少なくとも一つの膜で形成されることもある。または、第１ハードマスクパターン１３０が酸化膜または窒化膜で形成された場合に、バッファ層１４０は、ポリシリコン膜で形成されうる。バッファ層１４０は、第１ハードマスクパターン１３０の材料及び絶縁膜１２０の材料を考慮して、これらの材料とは異なるエッチング特性を有する物質で形成しうる。
【００１７】
図３Ａと図３ＡのＩＩＩｂ−ＩＩＩｂ’線の断面図である図３Ｂとを参照すれば、バッファ層１４０が形成された結果物上に第２ハードマスク層１５０を形成する。第２ハードマスク層１５０は、第１ハードマスクパターン１３０とエッチング特性が同一かまたは類似した物質で形成されうる。例えば、第２ハードマスク層１５０は、酸化膜、窒化膜、酸化窒化膜、ポリシリコン、または金属で形成されうる。例えば、バッファ層１４０が酸化膜または窒化膜で形成される場合に、第２ハードマスク層１５０は、ポリシリコン膜で形成されうる。
【００１８】
第２ハードマスク層１５０を形成することによって、リセス１４２は、第２ハードマスク層１５０で完全に満たされる。バッファ層１４０の厚さ、すなわち第３幅Ｗ3が第１ピッチ２Ｐの１／４の値を有する場合に、第２ハードマスク層１５０のうち、リセス１４２内に満たされた部分の幅Ｗ4は、第２幅Ｗ2と同一に第１ピッチ２Ｐの１／４の値を有する。
【００１９】
図４Ａと図４ＡのＩＶｂ−ＩＶｂ’線の断面図である図４Ｂとを参照すれば、バッファ層１４０の上面が露出されるまで第２ハードマスク層１５０の一部を除去して、リセス１４２内に複数の第２ハードマスクパターン１５０ａを形成する。例えば、第２ハードマスク層１５０の一部を除去するためにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程を利用しうる。
複数の第２ハードマスクパターン１５０ａは、第１ハードマスクパターン１３０の延長方向と同じ方向に相互平行に延びるラインパターンの形状を有する。
【００２０】
半導体基板１００上で第１ハードマスクパターン１３０及び第２ハードマスクパターン１５０ａは、後続工程で絶縁膜１２０の乾式エッチング時にエッチングマスクとして使われるハードマスクパターン１５６を構成する。ハードマスクパターン１５６は、第１ピッチ２Ｐの１／４である幅（Ｗ1またはＷ4）を有し、第１ピッチ２Ｐの１／２であるピッチＰで反復形成されるラインパターンの形状を有する。
【００２１】
図５Ａと図５ＡのＶｂ−Ｖｂ’線の断面図である図５Ｂとを参照すれば、ハードマスクパターン１５６が形成された結果物上にバッファ層１４０の上面及び第２ハードマスクパターン１５０ａの上面を部分的に覆うマスクパターン１６０を形成する。マスクパターン１６０は、図５Ａに例示したように、第１ハードマスクパターン１３０及び第２ハードマスクパターン１５０ａのそれぞれの延長方向とは異なる方向に延びるラインパターンで形成されうる。所望の通りに、マスクパターン１６０は、その延長方向が第１ハードマスクパターン１３０の延長方向または第２ハードマスクパターン１５０ａの延長方向との間に所定の傾斜角、例えば、約５〜９０°の角をなすように、第１ハードマスクパターン１３０または第２ハードマスクパターン１５０ａと相互交差して延びるパターン形状を有しうる。図５Ａには、マスクパターン１６０がラインパターンの形状を有すると示されたが、本発明は、これに限定されるものではない。絶縁膜１２０に形成しようとするコンタクトホールの平面形状によって多様な形状を有しうる。
【００２２】
マスクパターン１６０と第２ハードマスクパターン１５０ａとを通じてバッファ層１４０の上面のうち、所定領域が露出される。バッファ層１４０の上面のうち、露出された領域は、後続工程で絶縁膜１２０に形成されるコンタクトホール領域に対応する。
【００２３】
マスクパターン１６０は、例えば、フォトレジスト膜で形成されうる。または、マスクパターン１６０は、ＳＯＣ（Ｓｐｉｎ Ｏｎ Ｃａｒｂｏｎ）膜、Ｓｉ ＡＲＣ（Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｖｅ Ｃｏａｔｉｎｇ）膜、及びフォトレジスト層が順次に積層された３層構造の積層膜、またはＳＯＣ膜、Ｓｉ ＡＲＣ膜、有機ＡＲＣ膜、及びフォトレジスト層が順次に積層された４層構造の積層膜で形成されうる。
【００２４】
図６Ａと図６ＡのＶＩｂ−ＶＩｂ’線の断面図である図６Ｂとを参照すれば、マスクパターン１６０、第１ハードマスクパターン１３０及び第２ハードマスクパターン１５０ａをエッチングマスクとして、これらを通じて露出されるバッファ層１４０を異方性乾式エッチングして、ハードマスクパターン１５６のうち、第１ハードマスクパターン１３０の側壁と第２ハードマスクパターン１５０ａの側壁とを同時に露出させるハードマスクホール１７０を形成する。ハードマスクホール１７０の形成のために、例えば、プラズマを利用する乾式エッチング工程または反応性イオンエッチング工程を利用しうる。ハードマスクホール１７０を通じて絶縁膜１２０の上面のうち、一部領域が露出される。
【００２５】
図７Ａと図７ＡのＶＩＩｂ−ＶＩＩｂ’線の断面図である図７Ｂとを参照すれば、マスクパターン２３０、第１ハードマスクパターン１３０及び第２ハードマスクパターン１５０ａをエッチングマスクとして、ハードマスクホール１７０を通じて露出される絶縁膜１２０を異方性乾式エッチングして、コンタクトホール１２０ｈが形成された絶縁膜パターン１２０ａを形成する。そして、絶縁膜パターン１２０ａ上に残っているマスクパターン１６０、バッファ層１４０、第１ハードマスクパターン１３０、及び第２ハードマスクパターン１５０ａを除去する。
【００２６】
絶縁膜パターン１２０ａに形成されたコンタクトホール１２０ｈは、半導体基板１００上でマスクパターン１６０の延長方向に沿って第１ピッチ２Ｐの１／２であるピッチＰで反復配置される。第１ピッチ２Ｐが通常のフォトリソグラフィ工程での解像限界内で得られる最小ピッチならば、コンタクトホール１２０ｈのピッチＰは、フォトリソグラフィ工程の解像限界内で得られる最小ピッチの１／２であるピッチＰで形成することが可能になって、フォトリソグラフィ工程の解像限界を超えた微細パターンが実現されうる。また、第２ハードマスクパターン１５０ａが第１ハードマスクパターン１３０によって自己整列される方式で形成されるダブルパターニング工程を利用してハードマスクパターン１５６を形成し、ハードマスクパターン１５６とその上に形成されるマスクパターン１６０とをそれぞれエッチングマスクとして利用する乾式エッチング工程によってコンタクトホール１２０ｈを形成するので、コンタクトホール１２０ｈの形成位置を所望の位置にアラインすることが容易であり、十分なエッチングマージンを確保しうる。そして、第１ハードマスクパターン１３０、第２ハードマスクパターン１５０ａ及びマスクパターン１６０の形状及び配置を自由に決定することによって、形成しようとするコンタクトホール１２０ｈをその形状に制限されずに容易に形成しうる。
【００２７】
図８は、本発明による半導体素子の微細パターンの形成方法によって実現可能な例示的なコンタクト２８０を示すレイアウトである。
図８で、コンタクト２８０は、半導体基板２００に形成されているアイランド形状の活性領域２０２のうち、一部領域に電気的に連結されるコンタクト、例えば、キャパシタのストレージノードを活性領域２０２に電気的に連結させるためのＢＣを構成しうる。または、ビットラインを活性領域２０２に電気的に連結させるためのＤＣを構成することもある。
【００２８】
（第２実施形態）
次いで、本発明による半導体素子の微細パターンの形成方法を適用する第２実施形態を、図８に例示されたレイアウトに表れているコンタクト２８０の実現に必要なコンタクトホールの形成の例について説明する。
図８のレイアウトに表れている活性領域２０２及びコンタクト２８０の具体的な形状及び構成は、単に例示に過ぎず、本発明の基本的な思想の範囲内で多様な形状及び配置が可能である。
【００２９】
本発明の第２実施形態による半導体素子の微細パターンの形成方法を、図９Ａから図１４Ａに示す工程順序によって説明する。図９Ｂから図１４Ｂは、それぞれ図９Ａから図１４Ａの断面図である。図９Ａから図１４Ａには、本発明の理解を助けるために、図８のレイアウトに表れている活性領域２０２の形状及び位置が共に表示されている。
【００３０】
図９Ａと図９ＡのＩＸｂ−ＩＸｂ’線の断面図である図９Ｂとを参照すれば、図１Ａ及び図１Ｂを参照して説明した絶縁膜１２０の形成方法と同じ方法で、所定の単位素子、例えば、トランジスタが形成されている半導体基板２００上に絶縁膜２２０を形成する。そして、図１Ａ及び図１Ｂを参照して説明した第１ハードマスクパターン１３０の形成方法と同じ方法で、絶縁膜２２０上に複数の第１ハードマスクパターン２３０を形成する。
【００３１】
但し、第２実施形態では、複数の第１ハードマスクパターン２３０が最終的に形成しようとするハードマスクパターンのピッチより大きい第１ピッチＰ≡をもって所定方向に相互平行に延びるラインパターン形状を有する。そして、第１ハードマスクパターン２３０は、図９Ａに示したように、平面から見て、その長手方向に沿って可変的な幅を有するように形成される。図９Ａに例示したように、第１ハードマスクパターン２３０は、活性領域２０２の上を過ぎる部分の幅Ｗs1が活性領域２０２を外れた部分での幅Ｗs2より大きくなるように形成され、それにより、第１ハードマスクパターン２３０の側壁は、曲線形状、例えば、Ｓ字型の曲線形状を有しうる。
【００３２】
図１０Ａと図１０ＡのＸｂ−Ｘｂ’線の断面図である図１０Ｂとを参照すれば、図２Ａ及び図２Ｂを参照して説明したバッファ層１４０の形成方法と同じ方法で、第１ハードマスクパターン２３０及び絶縁膜２２０上に均一な厚さを有するバッファ層２４０を形成する。  但し、第２実施形態では、バッファ層２４０が可変的な幅を有する第１ハードマスクパターン２３０の側壁に形成されるので、バッファ層２４０の上面に形成されるリセス２４２の幅Ｗrは、相互隣接している２つの第１ハードマスクパターン２３０間の距離によって可変的なサイズを有する。場合によって、リセス２４２の幅Ｗrが０である部分がありうる。すなわち、相互隣接している２つの第１ハードマスクパターン２３０の間で部分的にリセス２４２が形成されない領域がありうる。
【００３３】
図１１Ａと図１１ＡのＸＩｂ−ＸＩｂ’線の断面図である図１１Ｂとを参照すれば、図３Ａ及び図３Ｂと図４Ａ及び図４Ｂとを参照して説明した第２ハードマスクパターン１５０ａの形成方法と同じ方法で、バッファ層２４０が形成された結果物上にハードマスク層を形成した後、ＣＭＰ工程を利用してバッファ層２４０の上面が露出されるまで、前記ハードマスク層を研磨してリセス２４２内に第２ハードマスクパターン２５０を形成する。第１ハードマスクパターン２３０及び第２ハードマスクパターン２５０は、後続工程で絶縁膜２２０の乾式エッチング時にエッチングマスクとして使われるハードマスクパターン２５６を構成する。
【００３４】
図１２Ａと図１２ＡのＸＩＩｂ−ＸＩＩｂ’線の断面図である図１２Ｂとを参照すれば、図５Ａ及び図５Ｂを参照して説明したマスクパターン１６０形成方法と同じ方法で、ハードマスクパターン２５６が形成された結果物上にバッファ層２４０の上面及び第２ハードマスクパターン２５０の上面を部分的に覆うマスクパターン２６０を形成する。図１２Ａには、マスクパターン２６０がラインパターンの形状を有すると示されたが、本発明は、これに限定されるものではない。絶縁膜１２０に形成しようとするコンタクトホールの平面形状によって、多様な形状のマスクパターン２６０を形成しうる。
【００３５】
マスクパターン２６０と第２ハードマスクパターン２５０とを通じてバッファ層２４０の上面のうち所定領域が露出される。バッファ層２４０の上面のうち露出された領域は、後続工程で絶縁膜２２０に形成されるコンタクトホール領域に対応する。
【００３６】
図１３Ａと図１３ＡのＸＩＩＩｂ−ＸＩＩＩｂ’線の断面図である図１３Ｂとを参照すれば、図６Ａ及び図６Ｂを参照して説明したバッファ層１４０のエッチング方法と同じ方法で、マスクパターン２６０、第１ハードマスクパターン２３０及び第２ハードマスクパターン２５０をエッチングマスクとして、これらを通じて露出されるバッファ層１４０を異方性乾式エッチングして、ハードマスクパターン２５６のうち第１ハードマスクパターン２３０の側壁と第２ハードマスクパターン２５０の側壁とを同時に露出させるハードマスクホール２７０を形成する。ハードマスクホール２７０を通じて絶縁膜２２０の上面のうち一部領域が露出される。
【００３７】
図１４Ａと図１４ＡのＸＩＶｂ−ＸＩＶｂ’線の断面図である図１４Ｂとを参照すれば、図７Ａ及び図７Ｂを参照して説明した絶縁膜１２０のエッチング方法と同じ方法で、マスクパターン２６０、第１ハードマスクパターン２３０及び第２ハードマスクパターン２５０をエッチングマスクとして、ハードマスクホール２７０を通じて露出される絶縁膜２２０を異方性乾式エッチングしてコンタクトホール２２０ｈが形成された絶縁膜パターン２２０ａを形成する。そして、絶縁膜パターン２２０ａ上に残っているマスクパターン２６０、バッファ層２４０、第１ハードマスクパターン２３０、及び第２ハードマスクパターン２５０を除去する。
【００３８】
第１ハードマスクパターン２３０の第１ピッチＰ’が通常のフォトリソグラフィ工程での解像限界内で得られる最小ピッチならば、絶縁膜パターン２２０ａに形成されたコンタクトホール２２０ｈは、半導体基板２００上で少なくともフォトリソグラフィ工程の解像限界内で得られるピッチＰ’より小さいピッチＰ’’で反復するように形成でき、コンタクトホール２２０ｈの幅及びこれらの間の間隔をフォトリソグラフィ工程の解像限界を超えた微細なサイズで実現しうる。また、第２ハードマスクパターン２５０が第１ハードマスクパターン２３０によって自己整列される方式で形成されるダブルパターニング工程を利用してハードマスクパターン２５６を形成し、このように形成されたハードマスクパターン２５６とその上に形成されるマスクパターン２６０とをそれぞれエッチングマスクとして利用する乾式エッチング工程によってコンタクトホール２２０ｈを形成するので、コンタクトホール２２０ｈの形成位置を所望の位置にアラインすることが容易であり、十分なエッチングマージンを確保しうる。そして、第１ハードマスクパターン２３０、第２ハードマスクパターン２５０及びマスクパターン２６０の形状及び配置を自由に決定することによって、形成しようとするコンタクトホール２２０ｈをその形状に制限されずに容易に形成しうる。
【００３９】
以上、本発明を望ましい実施形態を詳細に説明したが、本発明は、前記実施形態に限定されず、本発明の技術的思想及び範囲内で当業者によって色々な変形及び変更が可能である。
（産業上の利用可能性）
本発明は、半導体素子の微細パターン関連の製造方法に適用可能である。
【図面の簡単な説明】
【００４０】
【図１Ａ】本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す平面図である。
【図１Ｂ】本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す断面図である。
【図２Ａ】本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す平面図である。
【図２Ｂ】本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す断面図である。
【図３Ａ】本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す平面図である。
【図３Ｂ】本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す断面図である。
【図４Ａ】本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す平面図である。
【図４Ｂ】本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す断面図である。
【図５Ａ】本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す平面図である。
【図５Ｂ】本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す断面図である。
【図６Ａ】本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す平面図である。
【図６Ｂ】本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す断面図である。
【図７Ａ】本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す平面図である。
【図７Ｂ】本発明の第１実施形態による半導体素子の微細パターンの形成方法を示す断面図である。
【図８】本発明の第２実施形態による半導体素子の微細パターンの形成方法によって実現可能なコンタクトを示すレイアウトである。
【図９Ａ】本発明の第２実施形態による半導体素子の微細パターンの形成方法を示す平面図である。
【図９Ｂ】本発明の第２実施形態による半導体素子の微細パターンの形成方法を示す断面図である。
【図１０Ａ】本発明の第２実施形態による半導体素子の微細パターンの形成方法を示す平面図である。
【図１０Ｂ】本発明の第２実施形態による半導体素子の微細パターンの形成方法を示す断面図である。
【図１１Ａ】本発明の第２実施形態による半導体素子の微細パターンの形成方法を示す平面図である。
【図１１Ｂ】本発明の第２実施形態による半導体素子の微細パターンの形成方法を示す断面図である。
【図１２Ａ】本発明の第２実施形態による半導体素子の微細パターンの形成方法を示す平面図である。
【図１２Ｂ】本発明の第２実施形態による半導体素子の微細パターンの形成方法を示す断面図である。
【図１３Ａ】本発明の第２実施形態による半導体素子の微細パターンの形成方法を示す平面図である。
【図１３Ｂ】本発明の第２実施形態による半導体素子の微細パターンの形成方法を示す断面図である。
【図１４Ａ】本発明の第２実施形態による半導体素子の微細パターンの形成方法を示す平面図である。
【図１４Ｂ】本発明の第２実施形態による半導体素子の微細パターンの形成方法を示す断面図である。
【符号の説明】
【００４１】
１００：半導体基板、１２０：絶縁膜、１２０ａ：絶縁膜パターン、１２０ｈ：コンタクトホール、１３０：第１ハードマスクパターン、１４０：バッファ層、１４２：リセス、１５０：第２ハードマスク層、１５０ａ：第２ハードマスクパターン、１５６：ハードマスクパターン、１６０：マスクパターン、１７０：ハードマスクホール、２００：半導体基板、２２０：絶縁膜、２２０ａ：絶縁膜パターン、２２０ｈ：コンタクトホール、２３０：第１ハードマスクパターン、２４０：バッファ層、２４２：リセス、２５０：第２ハードマスクパターン、２５６：ハードマスクパターン、２６０：マスクパターン、２７０：ハードマスクホール
【図１Ａ】
2008124444.tif 000003
【図１Ｂ】
2008124444.tif 000004
【図２Ａ】
2008124444.tif 000005
【図２Ｂ】
2008124444.tif 000006
【図３Ａ】
2008124444.tif 000007
【図３Ｂ】
2008124444.tif 000008
【図４Ａ】
2008124444.tif 000009
【図４Ｂ】
2008124444.tif 000010
【図５Ａ】
2008124444.tif 000011
【図５Ｂ】
2008124444.tif 000012
【図６Ａ】
2008124444.tif 000013
【図６Ｂ】
2008124444.tif 000014
【図７Ａ】
2008124444.tif 000015
【図７Ｂ】
2008124444.tif 000016
【図８】
2008124444.tif 000017
【図９Ａ】
2008124444.tif 000018
【図９Ｂ】
2008124444.tif 000019
【図１０Ａ】
2008124444.tif 000020
【図１０Ｂ】
2008124444.tif 000021
【図１１Ａ】
2008124444.tif 000022
【図１１Ｂ】
2008124444.tif 000023
【図１２Ａ】
2008124444.tif 000024
【図１２Ｂ】
2008124444.tif 000025
【図１３Ａ】
2008124444.tif 000026
【図１３Ｂ】
2008124444.tif 000027
【図１４Ａ】
2008124444.tif 000028
【図１４Ｂ】
2008124444.tif 000029