(57)【要約】【課題】半導体スイッチを利用して、電流制限、過電圧制限、及び外部オン／オフ機能を一つにまとめ機能の充実化を図り、回路の簡素化、機材の小型化に寄与する電流制限回路を提供する。【解決手段】入力ラインに直列に接続された半導体スイッチ１１と入力ラインに流れる電流を検出する電流検出素子１２及び電流検出回路１３と検出された電流に基づき半導体スイッチ１１を制御するドライブ回路１０ｂとを有する電流制限回路において、入力ラインに入力された入力電圧を検出する過電圧検出回路１５と、  外部信号に基づき当該電流制限回路の出力電圧をオン又はオフするためのオン／オフ情報をドライブ回路に出力するスイッチ回路１７と、外部信号をスイッチ回路１７に出力する外部信号出力回路１６とを備え、ドライブ回路１０ｂは、さらに過電圧検出回路１５により検出された入力電圧とスイッチ回路１７により出力されたオン／オフ情報とに基づき半導体スイッチ１１を制御する。【選択図】図１
2008092711.tif 000002
【特許請求の範囲】
【請求項１】
入力ラインに直列に接続された半導体スイッチと前記入力ラインに流れる電流を検出する電流検出手段と前記電流検出手段により検出された電流に基づき前記半導体スイッチを制御するドライブ回路とを有する電流制限回路において、
前記入力ラインに入力された入力電圧を検出する電圧検出手段と、
外部信号に基づき当該電流制限回路の出力電圧をオン又はオフするためのオン／オフ情報を前記ドライブ回路に出力するスイッチ手段と、
前記外部信号を前記スイッチ手段に出力する外部信号出力手段とを備え、
前記ドライブ回路は、さらに前記電圧検出手段により検出された入力電圧と前記スイッチ手段により出力されたオン／オフ情報とに基づき前記半導体スイッチを制御することを特徴とする電流制限回路。
【請求項２】
前記ドライブ回路は、前記スイッチ手段によりオフ情報が前記ドライブ回路に出力されている場合には、前記入力電圧が立ち上がるときも前記半導体スイッチをオフに維持し、前記入力電圧が立ち上がるときに発生する前記スイッチ手段の電圧不感帯により前記半導体スイッチがオンすることを防止することを特徴とする請求項１記載の電流制限回路。
【請求項３】
前記外部信号出力手段と前記スイッチ手段とが電気的に絶縁されていることを特徴とする請求項１又は請求項２記載の電流制限回路。
【請求項４】
前記電圧検出手段と前記ドライブ回路とが電気的に絶縁されていることを特徴とする請求項１乃至請求項３のいずれか１項記載の電流制限回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流を制限する回路に係り、電流制限、過電圧制限、外部オン／オフ機能を有する電流制限回路に関する。
【背景技術】
【０００２】
図６に従来の電流制限回路の構成図を示す。入力＋と入力−の間に電圧が印加されると、その直後にコンデンサ６は短絡状態となる。サイリスタ（ＳＣＲ）４は、当初オフ状態であり、突入電流はサイリスタ４に並列接続された抵抗２とコンデンサ６を通り入力−に流れる。したがって抵抗２は、突入電流を制限する。比較器８は、出力電圧と基準電圧（Ｖｒｅｆ）を比較し、出力電圧が基準電圧を超えるとドライブ回路１０ａを介してサイリスタ４をオン状態にする。すなわち、この電流制限回路は、最初の突入電流のみを制限し、出力電圧が所定の電圧以上に上昇した後は、サイリスタ４が導通して突入電流防止の動作が解除される。
【０００３】
同様の電流制限回路を備えたものとして、特許文献１に記載された直流電源装置が挙げられる。この直流電源装置は、サイリスタのゲートと接地間に印加電圧の立ち上がり時間を調整するためのゲートコンデンサを接続している。ゲートコンデンサの値を変えると、サイリスタがオンになる時間を変えることができる。すなわち、この直流電源装置によれば、突入電流防止回路の解除開始点を任意に、最適時間に設定できる。
【特許文献１】特開平５−５６６３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の電流制限回路自体にはオン／オフ機能はなく、また入力電圧がそのまま出力電圧となる。したがって、オン／オフ機能は、別途機材側に備える必要があり、また過大な電圧が印加される場合には、機材側の入力電圧範囲を広げる必要があり、機材の大型化、回路の複雑化を招いていた。
【０００５】
本発明は上述した従来技術の問題点を解決するもので、半導体スイッチを利用して、電流制限、過電圧制限、及び外部オン／オフ機能を一つにまとめ機能の充実化を図り、回路の簡素化、機材の小型化に寄与する電流制限回路を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明に係る電流制限回路は、上記課題を解決するために、請求項１記載の発明は、入力ラインに直列に接続された半導体スイッチと前記入力ラインに流れる電流を検出する電流検出手段と前記電流検出手段により検出された電流に基づき前記半導体スイッチを制御するドライブ回路とを有する電流制限回路において、前記入力ラインに入力された入力電圧を検出する電圧検出手段と、外部信号に基づき当該電流制限回路の出力電圧をオン又はオフするためのオン／オフ情報を前記ドライブ回路に出力するスイッチ手段と、前記外部信号を前記スイッチ手段に出力する外部信号出力手段とを備え、前記ドライブ回路は、さらに前記電圧検出手段により検出された入力電圧と前記スイッチ手段により出力されたオン／オフ情報とに基づき前記半導体スイッチを制御することを特徴とする。
【０００７】
請求項２記載の発明は、請求項１において、前記ドライブ回路は、前記スイッチ手段によりオフ情報が前記ドライブ回路に出力されている場合には、前記入力電圧が立ち上がるときも前記半導体スイッチをオフに維持し、前記入力電圧が立ち上がるときに発生する前記スイッチ手段の電圧不感帯により前記半導体スイッチがオンすることを防止することを特徴とする。
【０００８】
請求項３記載の発明は、請求項１又は請求項２において、前記外部信号出力手段と前記スイッチ手段とが電気的に絶縁されていることを特徴とする。
【０００９】
請求項４記載の発明は、請求項１乃至請求項３のいずれか１項において、前記電圧検出手段と前記ドライブ回路とが電気的に絶縁されていることを特徴とする。
【発明の効果】
【００１０】
本発明の請求項１記載の発明によれば、一つの半導体スイッチ（例えばＦＥＴ）をドライブ回路を介して複数の手段すなわち電流検出手段、電圧検出手段、及びスイッチ手段で制御するため、電流制限機能のみならず、電圧制限機能、スイッチ機能を備えた電流制限回路を構成することができる。その結果、回路の簡素化及び機材の小型化を行うことができる。
【００１１】
本発明の請求項２記載の発明によれば、オフ情報がスイッチ手段により出力されている場合には、入力電圧が立ち上がる場合にも半導体スイッチをオフに維持するので、スイッチ手段の電圧不感帯が発生することにより半導体スイッチがオンするのを阻止し、無制御期間の発生しない安定した電流制限回路を提供することができる。
【００１２】
本発明の請求項３記載の発明によれば、外部信号出力手段とスイッチ手段とが電気的に絶縁されているので、それぞれの手段を構成する回路を動作させるリターン電位に差異が生じたとしても、問題無く動作させることができる。
【００１３】
本発明の請求項４記載の発明によれば、電圧検出手段とドライブ回路とが電気的に絶縁されているので、それぞれの手段を構成する回路を動作させるリターン電位に差異が生じたとしても、問題無く動作させることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の電流制限回路の実施の形態を、図面に基づいて詳細に説明する。
【実施例１】
【００１５】
以下、本発明の実施例について図面を参照しながら説明する。図１は本発明の実施例１の電流制限回路の構成を示すブロック図である。なお、図１において、図６における構成要素と同一ないし均等のものは、前記と同一符号を以て示し、重複した説明を省略する。
【００１６】
まず、本実施の形態の構成を説明すると、本実施の形態に係る電流制限回路は、図１に示すように、ドライブ回路１０ｂ、半導体スイッチ１１、電流検出素子１２、電流検出回路１３、過電圧検出回路１５、外部信号発生回路１６、及びスイッチ回路１７で構成されている。
【００１７】
半導体スイッチ１１は、入力ライン及びコンデンサ６に直列に接続されている。電流検出素子１２は、入力ライン及び半導体スイッチ１１に直列に接続され、入力ラインに流れる電流を検出する。電流検出回路１３は、電流検出素子１２で検出された電流値を基準電流と比較し、過電流であればドライブ回路１０ｂに信号を伝える。電流検出素子１２及び電流検出回路１３は、本発明の電流検出手段に対応する。
【００１８】
過電圧検出回路１５は、本発明の電圧検出手段に対応し、入力ライン間（コンデンサ６の両端間）に設けられ、入力ラインに入力された入力電圧を検出する。過電圧検出回路１５は、さらに検出された入力電圧が基準電圧を越えた過電圧であれば、検出信号をドライブ回路１０ｂに出力する。ここで、過電圧検出回路１５とドライブ回路１０ｂとは、信号伝達にホトカプラ等を用いることにより、電気的に絶縁されている。
【００１９】
外部信号出力回路１６は、本発明の外部信号出力手段に対応し、外部信号をスイッチ回路１７に出力する。操作人は、この外部信号により出力電圧のオン／オフを決定することができる。ここで、外部信号出力回路１６とスイッチ回路１７とは、信号伝達にホトカプラ等を用いることにより、電気的に絶縁されている。スイッチ回路１７は、本発明のスイッチ手段に対応し、外部信号に基づき当該電流制限回路の出力電圧をオン又はオフするためのオン／オフ情報をドライブ回路１０ｂに出力する。
【００２０】
ドライブ回路１０ｂは、電流検出素子１２及び電流検出回路１３により検出された電流と過電圧検出回路１５により検出された入力電圧とスイッチ回路１７により出力されたオン／オフ情報とに基づき半導体スイッチ１１を制御する。
【００２１】
スイッチ回路１７によりオフ情報がドライブ回路１０ｂに出力されている場合には、ドライブ回路１０ｂは、入力電圧が立ち上がるときも半導体スイッチ１１をオフに維持し、スイッチ回路１７の電圧不感帯が発生することにより半導体スイッチ１１がオンすることを防止する。
【００２２】
次に実施例１に係る電流制限回路の動作を説明する。図２は本発明の実施例１の電流制限回路の回路図である。まず、入力ラインに入力電圧が印加されると、ドライブ回路１０ｃは、ＦＥＴ１１ａのゲートに電圧Ｖｇａｔｅを印加する。ここで、ＦＥＴ１１ａは、本発明の半導体スイッチに対応する。
【００２３】
この際、外部信号出力回路１６ａにより出力された外部信号に基づき、スイッチ回路１７ａがオフ情報をドライブ回路１０ｃに出力している場合には、ＰＮＰトランジスタ２４のＶＢＥ（ベース・エミッタ間電圧）に約−０．８Ｖ（エミッタの電位がベースの電位よりも０．８Ｖ高い）が印加されたときにＰＮＰトランジスタ２４はオン状態に移行する。ＦＥＴ１１ａの動作閾値は２．５Ｖであるため、ＦＥＴ１１ａがオンする前にＰＮＰトランジスタ２４は、オン状態に移行することになる。したがって、ＦＥＴ１１ａはオフ状態を維持する。すなわちＰＮＰトランジスタ２４は、電源の起動時に一瞬でもＦＥＴ１１ａがオンになるのを防ぐものである。
【００２４】
全ての電源において、１次側（非接地系）をオン／オフする場合、信号は２次側（接地系）で作られ絶縁をとって１次側のスイッチ回路へ伝送される。実施例１においては、スイッチ回路１７ａが１次側であり、外部信号出力回路１６ａが２次側である。通常の電源において、２次側の電圧が確立するまで、もしくはスイッチ回路の補助電圧が規定値に達するまでは、１次側スイッチ回路が不定の状態となり、ＦＥＴのゲート電圧が上昇し、瞬間オンとなる状態がある。これを防ぐため、本実施例においてはＰＮＰトランジスタ２４が用いられ、２次側からオフ信号が来ない場合でもＦＥＴ１１ａをオフすることができる。
【００２５】
図３は、スイッチ回路１７ａがオフ情報をドライブ回路１０ｃに出力している場合に、入力電圧をかけた場合の各電圧波形を示す図である。図３に示すように、入力電圧供給後も、電圧Ｖｇａｔｅは１Ｖ程度しか印加されず、ＦＥＴ１１ａはほとんどオフ状態のままである。したがって、出力電圧もほとんど変化せず０Ｖに近い値である。
【００２６】
スイッチ回路１７ａ内のフォトカプラ２１は、外部信号出力回路１６ａにより出力された外部信号に基づきオン／オフを行う。フォトカプラ２１は、電気的に絶縁されているため、外部信号出力回路１６ａとスイッチ回路１７ａとは電気的に絶縁されている。したがって、両回路の一方が接地系で他方が非接地系であるためにリターン電位が異なっていたとしても、問題無く動作させることができる。
【００２７】
外部信号出力回路１６ａにより出力された外部信号に基づき、スイッチ回路１７ａがオン情報をドライブ回路１０ｃに出力している場合には、ＰＮＰトランジスタ２４は、オフ状態を維持する。したがって、入力ラインに入力電圧が印加されると、ドライブ回路１０ｃは、ＦＥＴ１１ａのゲートに電圧Ｖｇａｔｅを印加し、ＦＥＴ１１ａがオンされることにより、入力ラインに電流が流れる。
【００２８】
次に入力ラインに流れる電流が過電流時の動作について説明する。電流検出素子１２ａは、入力ラインに流れる電流を検出する。電流検出素子１２ａに所定の値を超える電流が流れると、電流検出素子１２ａにかかる電圧が電流検出回路１３ａ内にあるＮＰＮトランジスタ２２のＶＢＥに印加され、ＮＰＮトランジスタ２２はオン状態に移行する。これにより、電流検出回路１３ａは、電圧Ｖｇａｔｅを制御し、ＦＥＴ１１ａのインピーダンスを増加することにより流れる電流を制限する。
【００２９】
図４は、実際に入力ラインに過電流が流れた場合の各部の波形を示す。ここで、Ｖｉｎは入力電圧、Ｖｇａｔｅは半導体スイッチ１１ａの駆動電圧、Ｉｉｎは入力電流、Ｖｏｕｔは出力電圧を示す。時刻ｔ０で電圧Ｖｉｎ、電圧Ｖｇａｔｅ、電圧Ｖｏｕｔはそれぞれ０Ｖである。また、電流Ｉｉｎは０Ａである。時刻ｔ１で入力電圧Ｖｉｎが立ち上がった際、入力ラインに流れる電流Ｉｉｎが所定の値を超えると、上述したようにＮＰＮトランジスタ２２はオン状態に移行する。したがって電圧Ｖｇａｔｅは低下する。電圧Ｖｇａｔｅを制限することにより、ＦＥＴ１１ａのインピーダンスは増加し、電流Ｉｉｎは制限される。その結果、制限された電流（定電流）によりコンデンサ６が充電され、電圧Ｖｏｕｔは一定の傾きで立ち上がる。時刻ｔ２でコンデンサ６に対する充電が完了すると、電圧Ｖｏｕｔは一定となる。
【００３０】
次に入力電圧が過電圧時の動作について説明する。過電圧検出回路１５ａは、本発明の電圧検出手段に対応し、入力ラインに入力された入力電圧を検出する。過電圧検出回路１５ａ内にある増幅器２３は、入力電圧を分圧した電圧である電圧Ｖａと基準電圧Ｖｒｅｆを比較する。増幅器２３による比較結果は出力され、ドライブ回路１０ｃ内のフォトカプラ２６に入力される。フォトカプラ２６は、電圧Ｖａが基準電圧Ｖｒｅｆよりも大きい場合にはオンされる。これにより、過電圧検出回路１５ａは、電圧Ｖｇａｔｅを制御し、当該電流制限回路の出力電圧を制御することができる。
【００３１】
ここで、ドライブ回路１０ｃ内のフォトカプラ２６により、過電圧検出回路１５ａとドライブ回路１０ｃとは電気的に絶縁されている。したがって、両回路の一方が接地系で他方が非接地系であるためにリターン電位が異なっていたとしても、問題無く動作させることができる。
【００３２】
図５は、実際に入力電圧が過電圧の場合の各部の波形を示す。ここで、Ｖｉｎ、Ｖｇａｔｅ、Ｖｏｕｔは図４において示された記号と同様である。また電圧Ｖｄｓは半導体スイッチ１１ａの両端（ドレイン−ソース間）電圧を示す。時刻ｔ１’から時刻ｔ２’の間の期間において、電圧Ｖｉｎが過電圧である。この入力過電圧状態の期間において、上述したように過電圧検出回路１５ａが動作し、電圧Ｖｇａｔｅが低下している。したがってＦＥＴ１１ａのインピーダンスは増加し、電圧Ｖｄｓは上昇している。電圧Ｖｏｕｔは若干上昇するが、電圧Ｖｇａｔｅが制限されているため電圧Ｖｏｕｔも制限される。
【００３３】
上述のとおり、本発明の実施例１の形態に係る電流制限回路によれば、一つの半導体スイッチ１１（例えばＦＥＴ１１ａ）をドライブ回路１０ｂを介して複数の手段すなわち電流検出回路１３、過電圧検出回路１５、及びスイッチ回路１７で制御するため、電流制限機能のみならず、電圧制限機能、スイッチ機能を備えた電流制限回路を構成することができる。その結果、回路の簡素化及び機材の小型化を行うことができる。
【００３４】
また、オフ情報がスイッチ回路１７により出力されている場合には、入力電圧が立ち上がる場合にも半導体スイッチ１１をオフに維持するので、スイッチ回路１７の電圧不感帯が発生することにより半導体スイッチ１１がオンするのを阻止し、無制御期間の発生しない安定した電流制限回路を提供することができる。
【００３５】
さらに、外部信号出力回路１６とスイッチ回路１７とが電気的に絶縁されているので、それぞれの手段を構成する回路を動作させるリターン電位に差異が生じたとしても、問題無く動作させることができる。
【００３６】
また、過電圧検出回路１５とドライブ回路１０ｂとについても、電気的に絶縁されているので、同様の効果が生じる。
【産業上の利用可能性】
【００３７】
本発明に係る電流制限回路は、電流制限、過電圧制限、外部オン／オフ機能を有し、電源装置等に利用可能である。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施例１の形態の電流制限回路の構成を示すブロック図である。
【図２】本発明の実施例１の形態の電流制限回路の回路図の１例を示す図である。
【図３】本発明の実施例１においてスイッチ回路によるオフ情報がドライブ回路に出力されているときに、入力電圧をかけた場合の各電圧波形を示す図である。
【図４】本発明の実施例１において過電流時の入力電流波形及び各部の電圧波形を示す図である。
【図５】本発明の実施例１において過電圧時の各部の電圧波形を示す図である。
【図６】従来の電流制限回路の構成を示すブロック図である。
【符号の説明】
【００３９】
２      抵抗
４      サイリスタ（ＳＣＲ）
６      コンデンサ
８      比較器
１０ａ、１０ｂ、１０ｃ    ドライブ回路
１１    半導体スイッチ
１１ａ  ＦＥＴ
１２、１２ａ    電流検出素子
１３、１３ａ    電流検出回路
１５、１５ａ    過電圧検出回路
１６、１６ａ    外部信号出力回路
１７、１７ａ    スイッチ回路
２１    フォトカプラ
２２    ＮＰＮトランジスタ
２３    増幅器
２４    ＰＮＰトランジスタ
２６    フォトカプラ
【図１】
2008092711.tif 000003
【図２】
2008092711.tif 000004
【図３】
2008092711.tif 000005
【図４】
2008092711.tif 000006
【図５】
2008092711.tif 000007
【図６】
2008092711.tif 000008