(57)【要約】【課題】インダクタ電流が逆流せず、かつ逆電流検出時にインダクタに順方向電流が流れる時間が最小になるよう設定することができる同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法を得る。【解決手段】逆電流検出回路３は、同期整流用トランジスタＭ２によってインダクタＬ１が放電される際に流れる順方向電流の検出を行い、出力端子ＯＵＴから同期整流用トランジスタＭ２の方向に流れる逆電流の発生を防止するためにＮＭＯＳトランジスタＭ３をオフさせて同期整流用トランジスタＭ２に流れる電流を遮断してから前記順方向電流がゼロになったと判定するまでの時間を、オフセット電圧Ｖｏｆｆを制御して前記逆電流の発生を防止するために同期整流用トランジスタＭ２に流れる電流を遮断するタイミングを調整するようにした。【選択図】図１
2008092635.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子に接続された負荷に出力する同期整流型スイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチングトランジスタと、
該スイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
入力された制御信号に応じてスイッチングを行って該インダクタの放電を行う同期整流用トランジスタと、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行うと共に、前記同期整流用トランジスタに対して前記スイッチングトランジスタと相反するスイッチング動作を行わせる制御回路部と、
前記出力端子から前記同期整流用トランジスタの方向に流れる逆電流の発生を防止するために、該同期整流用トランジスタに流れる電流を遮断する逆電流防止回路部と、
を備え、
前記逆電流防止回路部は、前記同期整流用トランジスタによって前記インダクタが放電される際に流れる順方向電流の検出を行い、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから該順方向電流がゼロになったと判定するまでの時間を、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断するタイミングを調整することによって調整可能であることを特徴とする同期整流型スイッチングレギュレータ。
【請求項２】
前記逆電流防止回路部は、前記インダクタに流れるインダクタ電流を電圧に変換するインダクタ電流検出用の抵抗を備え、該抵抗の両端電圧から前記順方向電流及び前記逆電流をそれぞれ検出することを特徴とする請求項１記載の同期整流型スイッチングレギュレータ。
【請求項３】
前記逆電流防止回路部は、
前記同期整流用トランジスタと直列に接続され、制御電極に入力された制御信号に応じてスイッチングを行う逆電流防止用トランジスタと、
前記抵抗の両端電圧から、前記逆電流が発生する兆候又は前記逆電流の発生を検出すると、前記逆電流防止用トランジスタをオフさせて遮断状態にし前記同期整流用トランジスタに流れる電流を遮断する逆電流検出回路部と、
前記抵抗の両端電圧から前記順方向電流の検出を行い、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから該順方向電流がゼロになったと判定するまでの時間間隔が所定値になるように、前記逆電流検出回路部に対して、前記逆電流の発生を防止するために前記逆電流防止用トランジスタを遮断状態にするタイミングを制御して調整する調整回路部と、
を備えることを特徴とする請求項２記載の同期整流型スイッチングレギュレータ。
【請求項４】
前記逆電流防止回路部は、
前記抵抗の両端電圧から、前記逆電流が発生する兆候又は前記逆電流の発生を検出すると、該同期整流用トランジスタをオフさせて遮断状態にし、前記同期整流用トランジスタに流れる電流を遮断する逆電流検出回路部と、
前記抵抗の両端電圧から前記順方向電流の検出を行い、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから該順方向電流がゼロになったと判定するまでの時間間隔が所定値になるように、前記逆電流検出回路部に対して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整する調整回路部と、
を備えることを特徴とする請求項２記載の同期整流型スイッチングレギュレータ。
【請求項５】
前記逆電流防止回路部は、
前記同期整流用トランジスタと直列に接続され、制御電極に入力された制御信号に応じてスイッチングを行う逆電流防止用トランジスタと、
該逆電流防止用トランジスタの両端電圧から、前記逆電流が発生する兆候又は前記逆電流の発生を検出すると、該逆電流防止用トランジスタをオフさせて遮断状態にし前記同期整流用トランジスタに流れる電流を遮断する逆電流検出回路部と、
前記逆電流防止用トランジスタの両端電圧から前記順方向電流の検出を行い、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから該順方向電流がゼロになったと判定するまでの時間間隔が所定値になるように、前記逆電流検出回路部に対して、前記逆電流の発生を防止するために前記逆電流防止用トランジスタを遮断状態にするタイミングを制御して調整する調整回路部と、
を備えることを特徴とする請求項１記載の同期整流型スイッチングレギュレータ。
【請求項６】
前記逆電流防止回路部は、
前記同期整流用トランジスタの両端電圧から、前記逆電流が発生する兆候又は前記逆電流の発生を検出すると、該同期整流用トランジスタをオフさせて遮断状態にし、前記同期整流用トランジスタに流れる電流を遮断する逆電流検出回路部と、
前記同期整流用トランジスタの両端電圧から前記順方向電流の検出を行い、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから該順方向電流がゼロになったと判定するまでの時間間隔が所定値になるように、前記逆電流検出回路部に対して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整する調整回路部と、
を備えることを特徴とする請求項１記載の同期整流型スイッチングレギュレータ。
【請求項７】
前記調整回路部は、前記所定値が設定可能であることを特徴とする請求項３、４、５又は６記載の同期整流型スイッチングレギュレータ。
【請求項８】
前記逆電流検出回路部は、
前記抵抗の両端の電圧比較を行う電圧比較回路と、
該電圧比較回路の電圧比較結果に応じて前記逆電流防止用トランジスタのスイッチング制御を行う駆動制御回路と、
を備え、
前記調整回路部は、前記電圧比較回路のオフセット電圧を制御して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整することを特徴とする請求項３又は４記載の同期整流型スイッチングレギュレータ。
【請求項９】
前記逆電流検出回路部は、
前記逆電流防止用トランジスタの両端の電圧比較を行う電圧比較回路と、
該電圧比較回路の電圧比較結果に応じて前記逆電流防止用トランジスタのスイッチング制御を行う駆動制御回路と、
を備え、
前記調整回路部は、前記電圧比較回路のオフセット電圧を制御して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整することを特徴とする請求項５記載の同期整流型スイッチングレギュレータ。
【請求項１０】
前記逆電流検出回路部は、
前記同期整流用トランジスタの両端の電圧比較を行う電圧比較回路と、
該電圧比較回路の電圧比較結果に応じて前記同期整流用トランジスタのスイッチング制御を行う駆動制御回路と、
を備え、
前記調整回路部は、前記電圧比較回路のオフセット電圧を制御して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整することを特徴とする請求項６記載の同期整流型スイッチングレギュレータ。
【請求項１１】
前記逆電流検出回路部は、
前記逆電流防止用トランジスタの両端の電圧比較を行い、該比較結果を示す信号を出力する電圧比較回路と、
該電圧比較回路の出力信号を遅延させて出力する遅延回路と、
該遅延回路の出力信号に応じて前記逆電流防止用トランジスタのスイッチング制御を行う駆動制御回路と、
を備え、
前記調整回路部は、前記遅延回路の遅延時間を制御して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整することを特徴とする請求項５記載の同期整流型スイッチングレギュレータ。
【請求項１２】
前記逆電流検出回路部は、
前記同期整流用トランジスタの両端の電圧比較を行い、該比較結果を示す信号を出力する電圧比較回路と、
該電圧比較回路の出力信号を遅延させて出力する遅延回路と、
該遅延回路の出力信号に応じて前記同期整流用トランジスタのスイッチング制御を行う駆動制御回路と、
を備え、
前記調整回路部は、前記遅延回路の遅延時間を制御して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整することを特徴とする請求項６記載の同期整流型スイッチングレギュレータ。
【請求項１３】
入力された制御信号に応じてスイッチングを行うスイッチングトランジスタと、
該スイッチングトランジスタのスイッチングによって、入力端子に入力された入力電圧による充電が行われるインダクタと、
入力された制御信号に応じてスイッチングを行って該インダクタの放電を行う同期整流用トランジスタと、
を備え、
出力端子から出力される出力電圧が所定の定電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行うと共に、前記同期整流用トランジスタに対して前記スイッチングトランジスタと相反するスイッチング動作を行わせ、前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子に接続された負荷に出力する同期整流型スイッチングレギュレータの制御回路において、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行うと共に、前記同期整流用トランジスタに対して前記スイッチングトランジスタと相反するスイッチング動作を行わせる制御回路部と、
前記出力端子から前記同期整流用トランジスタの方向に流れる逆電流の発生を防止するために、該同期整流用トランジスタに流れる電流を遮断する逆電流防止回路部と、
を備え、
前記逆電流防止回路部は、前記同期整流用トランジスタによって前記インダクタが放電される際に流れる順方向電流の検出を行い、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから該順方向電流がゼロになったと判定するまでの時間間隔を、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断するタイミングを調整して調整可能であることを特徴とする同期整流型スイッチングレギュレータの制御回路。
【請求項１４】
前記逆電流防止回路部は、前記インダクタに流れるインダクタ電流を電圧に変換するインダクタ電流検出用の抵抗を備え、該抵抗の両端電圧から前記順方向電流及び前記逆電流をそれぞれ検出することを特徴とする請求項１３記載の同期整流型スイッチングレギュレータの制御回路。
【請求項１５】
前記逆電流防止回路部は、
前記同期整流用トランジスタと直列に接続され、制御電極に入力された制御信号に応じてスイッチングを行う逆電流防止用トランジスタと、
前記抵抗の両端電圧から、前記逆電流が発生する兆候又は前記逆電流の発生を検出すると、前記逆電流防止用トランジスタをオフさせて遮断状態にし前記同期整流用トランジスタに流れる電流を遮断する逆電流検出回路部と、
前記抵抗の両端電圧から前記順方向電流の検出を行い、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから該順方向電流がゼロになったと判定するまでの時間間隔が所定値になるように、前記逆電流検出回路部に対して、前記逆電流の発生を防止するために前記逆電流防止用トランジスタを遮断状態にするタイミングを制御して調整する調整回路部と、
を備えることを特徴とする請求項１４記載の同期整流型スイッチングレギュレータの制御回路。
【請求項１６】
前記逆電流防止回路部は、
前記抵抗の両端電圧から、前記逆電流が発生する兆候又は前記逆電流の発生を検出すると、該同期整流用トランジスタをオフさせて遮断状態にし、前記同期整流用トランジスタに流れる電流を遮断する逆電流検出回路部と、
前記抵抗の両端電圧から前記順方向電流の検出を行い、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから該順方向電流がゼロになったと判定するまでの時間間隔が所定値になるように、前記逆電流検出回路部に対して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整する調整回路部と、
を備えることを特徴とする請求項１４記載の同期整流型スイッチングレギュレータの制御回路。
【請求項１７】
前記逆電流防止回路部は、
前記同期整流用トランジスタと直列に接続され、制御電極に入力された制御信号に応じてスイッチングを行う逆電流防止用トランジスタと、
該逆電流防止用トランジスタの両端電圧から、前記逆電流が発生する兆候又は前記逆電流の発生を検出すると、該逆電流防止用トランジスタをオフさせて遮断状態にし前記同期整流用トランジスタに流れる電流を遮断する逆電流検出回路部と、
前記逆電流防止用トランジスタの両端電圧から前記順方向電流の検出を行い、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから該順方向電流がゼロになったと判定するまでの時間間隔が所定値になるように、前記逆電流検出回路部に対して、前記逆電流の発生を防止するために前記逆電流防止用トランジスタを遮断状態にするタイミングを制御して調整する調整回路部と、
を備えることを特徴とする請求項１３記載の同期整流型スイッチングレギュレータの制御回路。
【請求項１８】
前記逆電流防止回路部は、
前記同期整流用トランジスタの両端電圧から、前記逆電流が発生する兆候又は前記逆電流の発生を検出すると、該同期整流用トランジスタをオフさせて遮断状態にし、前記同期整流用トランジスタに流れる電流を遮断する逆電流検出回路部と、
前記同期整流用トランジスタの両端電圧から前記順方向電流の検出を行い、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから該順方向電流がゼロになったと判定するまでの時間間隔が所定値になるように、前記逆電流検出回路部に対して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整する調整回路部と、
を備えることを特徴とする請求項１３記載の同期整流型スイッチングレギュレータの制御回路。
【請求項１９】
前記調整回路部は、前記所定値が設定可能であることを特徴とする請求項１５、１６、１７又は１８記載の同期整流型スイッチングレギュレータの制御回路。
【請求項２０】
前記逆電流検出回路部は、
前記抵抗の両端の電圧比較を行う電圧比較回路と、
該電圧比較回路の電圧比較結果に応じて前記逆電流防止用トランジスタのスイッチング制御を行う駆動制御回路と、
を備え、
前記調整回路部は、前記電圧比較回路のオフセット電圧を制御して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整することを特徴とする請求項１５又は１６記載の同期整流型スイッチングレギュレータの制御回路。
【請求項２１】
前記逆電流検出回路部は、
前記逆電流防止用トランジスタの両端の電圧比較を行う電圧比較回路と、
該電圧比較回路の電圧比較結果に応じて前記逆電流防止用トランジスタのスイッチング制御を行う駆動制御回路と、
を備え、
前記調整回路部は、前記電圧比較回路のオフセット電圧を制御して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整することを特徴とする請求項１７記載の同期整流型スイッチングレギュレータの制御回路。
【請求項２２】
前記逆電流検出回路部は、
前記同期整流用トランジスタの両端の電圧比較を行う電圧比較回路と、
該電圧比較回路の電圧比較結果に応じて前記同期整流用トランジスタのスイッチング制御を行う駆動制御回路と、
を備え、
前記調整回路部は、前記電圧比較回路のオフセット電圧を制御して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整することを特徴とする請求項１８記載の同期整流型スイッチングレギュレータの制御回路。
【請求項２３】
前記逆電流検出回路部は、
前記逆電流防止用トランジスタの両端の電圧比較を行い、該比較結果を示す信号を出力する電圧比較回路と、
該電圧比較回路の出力信号を遅延させて出力する遅延回路と、
該遅延回路の出力信号に応じて前記逆電流防止用トランジスタのスイッチング制御を行う駆動制御回路と、
を備え、
前記調整回路部は、前記遅延回路の遅延時間を制御して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整することを特徴とする請求項１７記載の同期整流型スイッチングレギュレータの制御回路。
【請求項２４】
前記逆電流検出回路部は、
前記同期整流用トランジスタの両端の電圧比較を行い、該比較結果を示す信号を出力する電圧比較回路と、
該電圧比較回路の出力信号を遅延させて出力する遅延回路と、
該遅延回路の出力信号に応じて前記同期整流用トランジスタのスイッチング制御を行う駆動制御回路と、
を備え、
前記調整回路部は、前記遅延回路の遅延時間を制御して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整することを特徴とする請求項１８記載の同期整流型スイッチングレギュレータの制御回路。
【請求項２５】
入力された制御信号に応じてスイッチングを行うスイッチングトランジスタと、
該スイッチングトランジスタのスイッチングによって、入力端子に入力された入力電圧による充電が行われるインダクタと、
入力された制御信号に応じてスイッチングを行って該インダクタの放電を行う同期整流用トランジスタと、
を備え、
出力端子から出力される出力電圧が所定の定電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行うと共に、前記同期整流用トランジスタに対して前記スイッチングトランジスタと相反するスイッチング動作を行わせ、前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子に接続された負荷に出力する同期整流型スイッチングレギュレータの動作制御方法において、
前記同期整流用トランジスタによって前記インダクタが放電される際に流れる順方向電流の検出を行い、
前記出力端子から前記同期整流用トランジスタの方向に流れる逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから、前記順方向電流がゼロになったと判定するまでの時間を、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断するタイミングを調整することによって調整可能にしたことを特徴とする同期整流型スイッチングレギュレータの動作制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期整流型スイッチングレギュレータに関し、特に、軽負荷時の高効率化を図ることができる同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法に関する。
【背景技術】
【０００２】
近年、ＰＤＡや携帯電話等のバッテリを使用する機器においては、バッテリを長く持続させて使用することができるように求められており、このためには、電源回路自体の効率を向上させ無駄な電力消費を抑えることが重要である。
このような機器に使用される高効率の電源回路としては、インダクタを用いた非絶縁型のスイッチングレギュレータが広く用いられている。
このようなスイッチングレギュレータでは、負荷が大きい場合には、ＭＯＳトランジスタのサイズや、外付けのダイオード、インダクタ、容量等の寄生抵抗といった、制御方法に因らない部分での損失が顕著であった。特に、ダイオードに関しては順方向電圧降下を引き起こすため、ダイオードの変わりにＭＯＳトランジスタを使用することで効率を改善することができる同期整流型スイッチングレギュレータが広く使用されている。
【０００３】
しかし、同期整流型スイッチングレギュレータは、負荷電流が大きいときには効率改善に寄与するが、負荷電流が小さい軽負荷になるとインダクタに逆電流が流れる状態が発生し、出力端子から電流が逆流することにより軽負荷時での効率が悪化するという問題があった。特に、携帯機器では、待機状態になると軽負荷状態になり、このときの効率の悪化がバッテリの持続時間を短くしていた。
そこで、同期整流型スイッチングレギュレータにおいて、出力端子からの逆電流を阻止するため、ＭＯＳトランジスタからなる同期整流用トランジスタをオフさせ、電流が逆流する経路を遮断することによって、軽負荷時の効率を改善する手法が知られている。
【０００４】
この場合、インダクタに流れる逆電流を電圧比較回路によって検出し、該逆電流を検出すると同期整流用トランジスタをオフさせていた。但し、このような電圧比較回路は、逆電流が発生してから該逆電流を検出するまでに必ず遅延時間が生じるため、逆電流が発生しないようにするためには、該逆電流が発生する前に同期整流用トランジスタをオフさせる必要があった。前記電圧比較回路は、電圧比較を行うための比較ポイントは電圧で与えられ、該電圧とインダクタ電流を電圧変換して得られた電圧とを比較する。しかし、前記比較ポイントとインダクタ電流との関係は、温度や、プロセスのばらつきや、インダクタ電流を電圧変換する方法等によって常に一定ではなく、また、前述したように、前記電圧比較回路で遅延時間が発生していた。これらに起因する逆電流検出誤差が発生しても、インダクタ電流が逆流しないようにするためには、前記比較ポイントをインダクタ電流が逆流する前の電圧に設定する必要があった。
【０００５】
図１２は、このようにした従来のスイッチングレギュレータの回路例を示した図である。
図１２において、ＰＷＭ制御回路７０１は、出力電圧Ｖｏｕｔが所望の電圧になるようにＰＭＯＳトランジスタからなるスイッチングトランジスタ７０６と、ＮＭＯＳトランジスタからなる同期整流用トランジスタ７０７のスイッチング制御を行う。インダクタ７０５と直列に接続された抵抗値Ｒｓｅｎの抵抗７０８は、インダクタ電流ｉＬを電圧に変換するためのものであり、抵抗７０８の両端電圧差は（Ｒｓｅｎ×ｉＬ）になる。
【０００６】
逆電流検出回路７００において、電圧比較回路７０２は、抵抗７０８の両端電圧差（Ｒｓｅｎ×ｉＬ）が所定値Ｖｏｆｆになったことでインダクタ電流ｉＬが逆流しようとしたことを検出する。所定のオフセット電圧Ｖｏｆｆは、電圧比較回路７０２の回路遅延や、抵抗７０８の抵抗値変動等を考慮して、確実にインダクタ電流ｉＬが逆電流にならないように設定されており、このときのインダクタ電流ｉＬは、Ｖｏｆｆ／Ｒｓｅｎで表わすことができる。電圧比較回路７０２が逆電流の発生を検出すると、次にＰＷＭ制御回路７０１がスイッチングトランジスタ７０６をオンさせる信号を出力するまでは、ラッチ回路７０３によって、逆電流防止用トランジスタ７０４をオフさせている。
【０００７】
図１３は、図１２のスイッチングレギュレータにおける、軽負荷時の各部の波形例を示したタイミングチャートである。なお、図１３では、出力電圧Ｖｏｕｔが高い状態にあり、インダクタ電流ｉＬの減少時の傾きが大きい場合を示している。
電圧比較回路７０２の遅延時間と抵抗７０８のばらつき等を考慮して、オフセット電圧Ｖｏｆｆは、図１３の位置に設定されている。図１３から分かるように、ラッチ回路７０３は、インダクタ電流ｉＬが逆流する前に逆電流防止用トランジスタ７０４をオフさせるため、インダクタ電流ｉＬの逆流を防ぐことができる。なお、図１３において、ＤＩＯで示した時間は、逆電流防止用トランジスタ７０４の寄生ダイオードを介してインダクタ電流ｉＬが流れる時間を示している。
【０００８】
図１４は、図１２のスイッチングレギュレータにおける、軽負荷時における各部の他の波形例を示したタイミングチャートであり、図１４では、出力電圧Ｖｏｕｔが低い状態にあり、インダクタ電流ｉＬの減少時の傾きが小さい場合を示している。
図１４では、オフセット電圧Ｖｏｆｆと、電圧比較回路７０２の遅延時間は図１３と同じであるが、出力電圧Ｖｏｕｔが低いため、インダクタ電流ｉＬが減少する時間が長くなっている。このため、図１４から分かるように、逆電流防止用トランジスタ７０４の寄生ダイオードを介してインダクタ電流ｉＬが流れる時間ＤＩＯが非常に長くなっている。このため、該寄生ダイオードによる損失が大きくなり軽負荷時の効率が悪化していた。
【０００９】
また、本発明とは異なるが、降圧型の同期整流型スイッチングレギュレータにおいて、軽負荷時に、出力端子から同期整流用トランジスタを介して接地電圧へ電流が逆流する逆電流の発生を防止するために、スイッチングトランジスタと同期整流用トランジスタとの接続部の電圧が、接地電圧以下にアンダーシュートしてから、再び接地電圧を超えて上昇するタイミングを高速に検出して、速やかに同期整流用トランジスタをオフさせて逆電流の発生を防止するものがあった（例えば、特許文献１参照。）。
このように、スイッチングレギュレータにおいて、軽負荷時にインダクタ電流が逆流するような場合、該逆電流が流れる経路を構成しているＭＯＳトランジスタをオフさせて該逆電流の発生を防止する方法が知られている。
【特許文献１】特開２００４−５６９８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
前記のような逆電流を防止するためには、該逆電流を何らかの検出手段を用いて検出し、該逆電流が流れる経路を構成するＭＯＳトランジスタをオフさせて遮断状態にする必要がある。一般的には、前記検出手段として、インダクタ電流を電圧変換して得られた電圧と、検出したいインダクタ電流に応じた参照電圧との電圧比較を行う電圧比較回路を使用していた。
しかし、このような電圧比較回路は遅延時間を有しているため、インダクタ電流が逆流する瞬間に電圧比較回路が逆電流を検出するように前記参照電圧を設定した場合、逆電流が流れる経路を構成するＭＯＳトランジスタをオフさせるまでに時間がかかってしまい、該遅延時間だけインダクタ電流が逆流するという問題があった。
【００１１】
また、前記参照電圧とインダクタ電流を電圧変換して得られた電圧は、それぞればらつきを有しており、電圧比較回路自身も差動オフセットを有している場合があった。このため、逆電流を確実に防止するためには、前記参照電圧にオフセットを持たせる等して、電圧比較回路が逆電流を検出するタイミングを、実際に逆電流が発生する前になるように設定する必要があった。
例えば、図１２の場合、インダクタ電流ｉＬは、逆流を開始するまでは、逆電流が流れる経路を構成するＭＯＳトランジスタ、すなわち逆電流防止用トランジスタ７０４を介して流れる。
【００１２】
このため、電圧比較回路７０２が逆電流を検出するタイミングを早くしすぎると、逆電流防止用トランジスタ７０４の寄生ダイオードを介して順方向のインダクタ電流ｉＬが流れるため、該インダクタ電流ｉＬは、寄生ダイオードの順方向電圧と抵抗７０８による電圧降下によって電力損失が大きくなる。このため、逆電流検出時に逆電流防止用トランジスタ７０４をオフさせるタイミングは、インダクタ電流ｉＬが逆流せず、かつ逆電流防止用トランジスタ７０４の寄生ダイオードに電流が流れる時間が最小になるよう設定する必要がある。しかし、電圧比較回路７０２の遅延時間、オフセット電圧Ｖｏｆｆのばらつきは一定ではないため、このようなタイミング設定を行うことは困難であった。
【００１３】
本発明は、このような問題を解決するためになされたものであり、インダクタ電流が逆流せず、かつ逆電流検出時にインダクタに順方向電流が流れる時間が最小になるように設定することができる同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法を得ることを目的とする。
【課題を解決するための手段】
【００１４】
この発明に係る同期整流型スイッチングレギュレータは、入力端子に入力された入力電圧を、所定の定電圧に変換して出力端子に接続された負荷に出力する同期整流型スイッチングレギュレータにおいて、
入力された制御信号に応じてスイッチングを行うスイッチングトランジスタと、
該スイッチングトランジスタのスイッチングによって前記入力電圧による充電が行われるインダクタと、
入力された制御信号に応じてスイッチングを行って該インダクタの放電を行う同期整流用トランジスタと、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行うと共に、前記同期整流用トランジスタに対して前記スイッチングトランジスタと相反するスイッチング動作を行わせる制御回路部と、
前記出力端子から前記同期整流用トランジスタの方向に流れる逆電流の発生を防止するために、該同期整流用トランジスタに流れる電流を遮断する逆電流防止回路部と、
を備え、
前記逆電流防止回路部は、前記同期整流用トランジスタによって前記インダクタが放電される際に流れる順方向電流の検出を行い、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから該順方向電流がゼロになったと判定するまでの時間を、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断するタイミングを調整することによって調整可能であるものである。
【００１５】
また、前記逆電流防止回路部は、前記インダクタに流れるインダクタ電流を電圧に変換するインダクタ電流検出用の抵抗を備え、該抵抗の両端電圧から前記順方向電流及び前記逆電流をそれぞれ検出するようにした。
【００１６】
具体的には、前記逆電流防止回路部は、
前記同期整流用トランジスタと直列に接続され、制御電極に入力された制御信号に応じてスイッチングを行う逆電流防止用トランジスタと、
前記抵抗の両端電圧から、前記逆電流が発生する兆候又は前記逆電流の発生を検出すると、前記逆電流防止用トランジスタをオフさせて遮断状態にし前記同期整流用トランジスタに流れる電流を遮断する逆電流検出回路部と、
前記抵抗の両端電圧から前記順方向電流の検出を行い、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから該順方向電流がゼロになったと判定するまでの時間間隔が所定値になるように、前記逆電流検出回路部に対して、前記逆電流の発生を防止するために前記逆電流防止用トランジスタを遮断状態にするタイミングを制御して調整する調整回路部と、
を備えるようにした。
【００１７】
また具体的には、前記逆電流防止回路部は、
前記抵抗の両端電圧から、前記逆電流が発生する兆候又は前記逆電流の発生を検出すると、該同期整流用トランジスタをオフさせて遮断状態にし、前記同期整流用トランジスタに流れる電流を遮断する逆電流検出回路部と、
前記抵抗の両端電圧から前記順方向電流の検出を行い、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから該順方向電流がゼロになったと判定するまでの時間間隔が所定値になるように、前記逆電流検出回路部に対して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整する調整回路部と、
を備えるようにした。
【００１８】
また具体的には、前記逆電流防止回路部は、
前記同期整流用トランジスタと直列に接続され、制御電極に入力された制御信号に応じてスイッチングを行う逆電流防止用トランジスタと、
該逆電流防止用トランジスタの両端電圧から、前記逆電流が発生する兆候又は前記逆電流の発生を検出すると、該逆電流防止用トランジスタをオフさせて遮断状態にし前記同期整流用トランジスタに流れる電流を遮断する逆電流検出回路部と、
前記逆電流防止用トランジスタの両端電圧から前記順方向電流の検出を行い、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから該順方向電流がゼロになったと判定するまでの時間間隔が所定値になるように、前記逆電流検出回路部に対して、前記逆電流の発生を防止するために前記逆電流防止用トランジスタを遮断状態にするタイミングを制御して調整する調整回路部と、
を備えるようにした。
【００１９】
また具体的には、前記逆電流防止回路部は、
前記同期整流用トランジスタの両端電圧から、前記逆電流が発生する兆候又は前記逆電流の発生を検出すると、該同期整流用トランジスタをオフさせて遮断状態にし、前記同期整流用トランジスタに流れる電流を遮断する逆電流検出回路部と、
前記同期整流用トランジスタの両端電圧から前記順方向電流の検出を行い、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから該順方向電流がゼロになったと判定するまでの時間間隔が所定値になるように、前記逆電流検出回路部に対して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整する調整回路部と、
を備えるようにした。
【００２０】
また、前記調整回路部は、前記所定値が設定可能であるようにした。
【００２１】
また、前記逆電流検出回路部は、
前記抵抗の両端の電圧比較を行う電圧比較回路と、
該電圧比較回路の電圧比較結果に応じて前記逆電流防止用トランジスタのスイッチング制御を行う駆動制御回路と、
を備え、
前記調整回路部は、前記電圧比較回路のオフセット電圧を制御して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整するようにした。
【００２２】
また、前記逆電流検出回路部は、
前記逆電流防止用トランジスタの両端の電圧比較を行う電圧比較回路と、
該電圧比較回路の電圧比較結果に応じて前記逆電流防止用トランジスタのスイッチング制御を行う駆動制御回路と、
を備え、
前記調整回路部は、前記電圧比較回路のオフセット電圧を制御して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整するようにした。
【００２３】
また、前記逆電流検出回路部は、
前記同期整流用トランジスタの両端の電圧比較を行う電圧比較回路と、
該電圧比較回路の電圧比較結果に応じて前記同期整流用トランジスタのスイッチング制御を行う駆動制御回路と、
を備え、
前記調整回路部は、前記電圧比較回路のオフセット電圧を制御して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整するようにした。
【００２４】
また、前記逆電流検出回路部は、
前記逆電流防止用トランジスタの両端の電圧比較を行い、該比較結果を示す信号を出力する電圧比較回路と、
該電圧比較回路の出力信号を遅延させて出力する遅延回路と、
該遅延回路の出力信号に応じて前記逆電流防止用トランジスタのスイッチング制御を行う駆動制御回路と、
を備え、
前記調整回路部は、前記遅延回路の遅延時間を制御して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整するようにした。
【００２５】
また、前記逆電流検出回路部は、
前記同期整流用トランジスタの両端の電圧比較を行い、該比較結果を示す信号を出力する電圧比較回路と、
該電圧比較回路の出力信号を遅延させて出力する遅延回路と、
該遅延回路の出力信号に応じて前記同期整流用トランジスタのスイッチング制御を行う駆動制御回路と、
を備え、
前記調整回路部は、前記遅延回路の遅延時間を制御して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整するようにした。
【００２６】
また、この発明に係る同期整流型スイッチングレギュレータの制御回路は、入力された制御信号に応じてスイッチングを行うスイッチングトランジスタと、
該スイッチングトランジスタのスイッチングによって、入力端子に入力された入力電圧による充電が行われるインダクタと、
入力された制御信号に応じてスイッチングを行って該インダクタの放電を行う同期整流用トランジスタと、
を備え、
出力端子から出力される出力電圧が所定の定電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行うと共に、前記同期整流用トランジスタに対して前記スイッチングトランジスタと相反するスイッチング動作を行わせ、前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子に接続された負荷に出力する同期整流型スイッチングレギュレータの制御回路において、
前記出力端子から出力される出力電圧が前記所定の定電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行うと共に、前記同期整流用トランジスタに対して前記スイッチングトランジスタと相反するスイッチング動作を行わせる制御回路部と、
前記出力端子から前記同期整流用トランジスタの方向に流れる逆電流の発生を防止するために、該同期整流用トランジスタに流れる電流を遮断する逆電流防止回路部と、
を備え、
前記逆電流防止回路部は、前記同期整流用トランジスタによって前記インダクタが放電される際に流れる順方向電流の検出を行い、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから該順方向電流がゼロになったと判定するまでの時間間隔を、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断するタイミングを調整して調整可能であるものである。
【００２７】
また、前記逆電流防止回路部は、前記インダクタに流れるインダクタ電流を電圧に変換するインダクタ電流検出用の抵抗を備え、該抵抗の両端電圧から前記順方向電流及び前記逆電流をそれぞれ検出するようにした。
【００２８】
具体的には、前記逆電流防止回路部は、
前記同期整流用トランジスタと直列に接続され、制御電極に入力された制御信号に応じてスイッチングを行う逆電流防止用トランジスタと、
前記抵抗の両端電圧から、前記逆電流が発生する兆候又は前記逆電流の発生を検出すると、前記逆電流防止用トランジスタをオフさせて遮断状態にし前記同期整流用トランジスタに流れる電流を遮断する逆電流検出回路部と、
前記抵抗の両端電圧から前記順方向電流の検出を行い、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから該順方向電流がゼロになったと判定するまでの時間間隔が所定値になるように、前記逆電流検出回路部に対して、前記逆電流の発生を防止するために前記逆電流防止用トランジスタを遮断状態にするタイミングを制御して調整する調整回路部と、
を備えるようにした。
【００２９】
また具体的には、前記逆電流防止回路部は、
前記抵抗の両端電圧から、前記逆電流が発生する兆候又は前記逆電流の発生を検出すると、該同期整流用トランジスタをオフさせて遮断状態にし、前記同期整流用トランジスタに流れる電流を遮断する逆電流検出回路部と、
前記抵抗の両端電圧から前記順方向電流の検出を行い、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから該順方向電流がゼロになったと判定するまでの時間間隔が所定値になるように、前記逆電流検出回路部に対して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整する調整回路部と、
を備えるようにした。
【００３０】
また具体的には、前記逆電流防止回路部は、
前記同期整流用トランジスタと直列に接続され、制御電極に入力された制御信号に応じてスイッチングを行う逆電流防止用トランジスタと、
該逆電流防止用トランジスタの両端電圧から、前記逆電流が発生する兆候又は前記逆電流の発生を検出すると、該逆電流防止用トランジスタをオフさせて遮断状態にし前記同期整流用トランジスタに流れる電流を遮断する逆電流検出回路部と、
前記逆電流防止用トランジスタの両端電圧から前記順方向電流の検出を行い、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから該順方向電流がゼロになったと判定するまでの時間間隔が所定値になるように、前記逆電流検出回路部に対して、前記逆電流の発生を防止するために前記逆電流防止用トランジスタを遮断状態にするタイミングを制御して調整する調整回路部と、
を備えるようにした。
【００３１】
また具体的には、前記逆電流防止回路部は、
前記同期整流用トランジスタの両端電圧から、前記逆電流が発生する兆候又は前記逆電流の発生を検出すると、該同期整流用トランジスタをオフさせて遮断状態にし、前記同期整流用トランジスタに流れる電流を遮断する逆電流検出回路部と、
前記同期整流用トランジスタの両端電圧から前記順方向電流の検出を行い、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから該順方向電流がゼロになったと判定するまでの時間間隔が所定値になるように、前記逆電流検出回路部に対して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整する調整回路部と、
を備えるようにした。
【００３２】
また、前記調整回路部は、前記所定値が設定可能であるようにした。
【００３３】
また、前記逆電流検出回路部は、
前記抵抗の両端の電圧比較を行う電圧比較回路と、
該電圧比較回路の電圧比較結果に応じて前記逆電流防止用トランジスタのスイッチング制御を行う駆動制御回路と、
を備え、
前記調整回路部は、前記電圧比較回路のオフセット電圧を制御して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整するようにした。
【００３４】
また、前記逆電流検出回路部は、
前記逆電流防止用トランジスタの両端の電圧比較を行う電圧比較回路と、
該電圧比較回路の電圧比較結果に応じて前記逆電流防止用トランジスタのスイッチング制御を行う駆動制御回路と、
を備え、
前記調整回路部は、前記電圧比較回路のオフセット電圧を制御して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整するようにした。
【００３５】
また、前記逆電流検出回路部は、
前記同期整流用トランジスタの両端の電圧比較を行う電圧比較回路と、
該電圧比較回路の電圧比較結果に応じて前記同期整流用トランジスタのスイッチング制御を行う駆動制御回路と、
を備え、
前記調整回路部は、前記電圧比較回路のオフセット電圧を制御して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整するようにした。
【００３６】
また、前記逆電流検出回路部は、
前記逆電流防止用トランジスタの両端の電圧比較を行い、該比較結果を示す信号を出力する電圧比較回路と、
該電圧比較回路の出力信号を遅延させて出力する遅延回路と、
該遅延回路の出力信号に応じて前記逆電流防止用トランジスタのスイッチング制御を行う駆動制御回路と、
を備え、
前記調整回路部は、前記遅延回路の遅延時間を制御して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整するようにした。
【００３７】
また、前記逆電流検出回路部は、
前記同期整流用トランジスタの両端の電圧比較を行い、該比較結果を示す信号を出力する電圧比較回路と、
該電圧比較回路の出力信号を遅延させて出力する遅延回路と、
該遅延回路の出力信号に応じて前記同期整流用トランジスタのスイッチング制御を行う駆動制御回路と、
を備え、
前記調整回路部は、前記遅延回路の遅延時間を制御して、前記逆電流の発生を防止するために前記同期整流用トランジスタを遮断状態にするタイミングを制御して調整するようにした。
【００３８】
また、この発明に係る同期整流型スイッチングレギュレータの動作制御方法は、入力された制御信号に応じてスイッチングを行うスイッチングトランジスタと、
該スイッチングトランジスタのスイッチングによって、入力端子に入力された入力電圧による充電が行われるインダクタと、
入力された制御信号に応じてスイッチングを行って該インダクタの放電を行う同期整流用トランジスタと、
を備え、
出力端子から出力される出力電圧が所定の定電圧になるように前記スイッチングトランジスタに対するスイッチング制御を行うと共に、前記同期整流用トランジスタに対して前記スイッチングトランジスタと相反するスイッチング動作を行わせ、前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子に接続された負荷に出力する同期整流型スイッチングレギュレータの動作制御方法において、
前記同期整流用トランジスタによって前記インダクタが放電される際に流れる順方向電流の検出を行い、
前記出力端子から前記同期整流用トランジスタの方向に流れる逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから、前記順方向電流がゼロになったと判定するまでの時間を、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断するタイミングを調整することによって調整可能にした。
【発明の効果】
【００３９】
本発明の同期整流型スイッチングレギュレータ、同期整流型スイッチングレギュレータの制御回路及び同期整流型スイッチングレギュレータの動作制御方法によれば、出力端子から前記同期整流用トランジスタの方向に流れる逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断してから、前記インダクタが放電される際に流れる順方向電流がゼロになったと判定するまでの時間を、前記逆電流の発生を防止するために前記同期整流用トランジスタに流れる電流を遮断するタイミングを調整することによって調整可能にした。このことから、差動オフセットや遅延時間等のばらつきが発生してもインダクタ電流が逆流せず、かつ逆電流検出時にインダクタに順方向電流が流れる時間が最小になるように設定することができる。
【００４０】
また、同期整流用トランジスタと直列に接続され、制御電極に入力された制御信号に応じてスイッチングを行う逆電流防止用トランジスタの両端電圧から、前記逆電流が発生する兆候又は前記逆電流の発生を検出すると共に、前記逆電流防止用トランジスタの両端電圧から前記同期整流用トランジスタによってインダクタが放電される際に流れる順方向電流の検出を行うようにした。このことから、電流を検出するための抵抗が不要になり、該抵抗による電力損失をなくすことができる。
【００４１】
また、同期整流用トランジスタの両端電圧から、前記逆電流が発生する兆候又は前記逆電流の発生を検出すると共に、前記同期整流用トランジスタの両端電圧から前記同期整流用トランジスタによってインダクタが放電される際に流れる順方向電流の検出を行うようにした。このことから、電流を検出するための抵抗が不要になり、該抵抗による電力損失をなくすことができる。
【発明を実施するための最良の形態】
【００４２】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態におけるスイッチングレギュレータの構成例を示した図である。
図１において、スイッチングレギュレータ１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを降圧して所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷１０に出力する同期整流型スイッチングレギュレータである。
スイッチングレギュレータ１は、入力電圧Ｖｉｎの出力制御を行うためのスイッチング動作を行うＰＭＯＳトランジスタからなるスイッチングトランジスタＭ１と、ＮＭＯＳトランジスタからなる同期整流用トランジスタＭ２とを備えている。
【００４３】
更に、スイッチングレギュレータ１は、ＰＷＭ制御回路２、逆電流検出回路３、順方向電流検出回路４、調整回路５、インバータ６、ＮＭＯＳトランジスタＭ３、電流検出用の抵抗７、コンデンサＣ１及びインダクタＬ１を備えている。なお、ＰＷＭ制御回路２は制御回路部を、逆電流検出回路３、順方向電流検出回路４、調整回路５、インバータ６、ＮＭＯＳトランジスタＭ３及び抵抗７は逆電流防止回路部をそれぞれなす。また、ＮＭＯＳトランジスタＭ３は逆電流防止用トランジスタを、逆電流検出回路３及びインバータ６は逆電流検出回路部を、順方向電流検出回路４及び調整回路５は調整回路部をそれぞれなす。また、スイッチングレギュレータ１において、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の少なくとも１つ、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。
【００４４】
入力端子ＩＮと接地電圧との間には、スイッチングトランジスタＭ１、同期整流用トランジスタＭ２及びＮＭＯＳトランジスタＭ３が直列に接続されている。スイッチングトランジスタＭ１と同期整流用トランジスタＭ２との接続部と出力端子ＯＵＴとの間には、インダクタＬ１と電流検出用の抵抗７が直列に接続され、出力端子ＯＵＴと接地電圧との間には、コンデンサＣ１が接続されている。
ＰＷＭ制御回路２は、出力電圧Ｖｏｕｔが所望の電圧になるようにスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２に対してＰＷＭ制御を行ってスイッチングを制御する。
【００４５】
逆電流検出回路３は、抵抗７の両端電圧からインダクタＬ１を流れるインダクタ電流ｉＬの逆流検出を行い、該逆流の兆候を検出するとＮＭＯＳトランジスタＭ３をオフさせて遮断状態にする。
順方向電流検出回路４は、抵抗７の両端電圧から、ＮＭＯＳトランジスタＭ３がオフして遮断状態になったときのＮＭＯＳトランジスタＭ３の寄生ダイオードに電流が流れなくなった状態の検出を行い、該検出結果を示す信号を生成して出力する。
調整回路５は、ＮＭＯＳトランジスタＭ３をオフさせようとする信号と、順方向電流検出回路４からのＮＭＯＳトランジスタＭ３の寄生ダイオードに電流が流れなくなった状態を検出したことを示す信号との時間間隔ができるだけ小さくなるように、逆電流検出回路３によるインダクタ電流ｉＬが逆流しようとしたことを検出するタイミングの調整を行う。
抵抗７は、抵抗値をＲｓｅｎΩとすると、両端電圧差は（Ｒｓｅｎ×ｉＬ）になる。
【００４６】
逆電流検出回路３は、コンパレータ１１、ラッチ回路１２及び入力された信号に応じたオフセット電圧Ｖｏｆｆを生成するオフセット電圧生成回路１３を備えている。なお、コンパレータ１１及びオフセット電圧生成回路１３は電圧比較回路をなす。オフセット電圧生成回路１３は、抵抗７と出力端子ＯＵＴとの接続部の電圧にオフセット電圧Ｖｏｆｆを加えてコンパレータ１１の非反転入力端に出力する。コンパレータ１１の反転入力端には、インダクタＬ１と抵抗７との接続部の電圧が入力され、コンパレータ１１の出力端は、ラッチ回路１２のセット端Ｓに接続されている。ラッチ回路１２のリセット端Ｒには、ＰＷＭ制御回路２からスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲートに出力された出力信号Ｓｏ２が入力されており、ラッチ回路１２の出力端Ｑは、インバータ６を介してＮＭＯＳトランジスタＭ３のゲートに接続されている。
【００４７】
順方向電流検出回路４は、ラッチ回路２１とコンパレータ２２で構成され、コンパレータ２２の反転入力端は、インダクタＬ１と抵抗７との接続部に接続され、コンパレータ２２の非反転入力端は、抵抗７と出力端子ＯＵＴとの接続部に接続されている。コンパレータ２２の出力端は、ラッチ回路２１のセット端Ｓに接続され、ラッチ回路２１のリセット端ＲＢには、ラッチ回路１２の出力端Ｑから出力された信号が入力されている。なお、符号の末尾に付けられたＢは、ロー（Ｌｏｗ）イネーブルであることを示している。
調整回路５は、ＡＮＤ回路３１、抵抗３２、コンデンサ３３、誤差増幅回路３４及び設定可能な調整電圧Ｖｒを生成して出力する調整電圧生成回路３５とを備えている。ＡＮＤ回路３１の一方の入力端は、ラッチ回路１２の出力端Ｑに接続され、ＡＮＤ回路３１の他方の入力端は、ラッチ回路２１の出力端ＱＢに接続されている。ＡＮＤ回路３１の出力端は、抵抗３２を介して誤差増幅回路３４の反転入力端に接続され、誤差増幅回路３４の反転入力端と接地電圧との間にはコンデンサ３３が接続されている。抵抗３２とコンデンサ３３は積分回路を形成している。誤差増幅回路３４の非反転入力端には調整電圧Ｖｒが入力され、オフセット電圧生成回路１３は、誤差増幅回路３４の出力信号に応じたオフセット電圧Ｖｏｆｆを生成して出力する。
【００４８】
このような構成において、インダクタ電流ｉＬが逆流しようとしたことを検出するためのコンパレータ１１は、抵抗７の両端電圧差Ｖｓｅｎ１（＝Ｒｓｅｎ×ｉＬ）がオフセット電圧Ｖｏｆｆになったか否かの検出を行う。抵抗７の両端電圧差Ｖｓｅｎ１がオフセット電圧Ｖｏｆｆになったときのインダクタ電流ｉＬは、Ｖｏｆｆ／Ｒｓｅｎで表わすことができる。抵抗７の両端電圧差Ｖｓｅｎ１がオフセット電圧Ｖｏｆｆになってインダクタ電流ｉＬが逆流しようとしたことを検出すると、ＰＷＭ制御回路２がスイッチングトランジスタＭ１をオンさせる信号を出力するまで、ラッチ回路１２によって、ＮＭＯＳトランジスタＭ３をオフさせて遮断状態にする。
【００４９】
順方向電流検出回路４において、出力端子ＯＵＴと抵抗７との接続部の電圧が抵抗７の他端の電圧を超えるとコンパレータ２２の出力信号はハイ（Ｈｉｇｈ）レベルになり、出力端子ＯＵＴと抵抗７との接続部の電圧が抵抗７の他端の電圧以下である場合はコンパレータ２２の出力信号はローレベルになる。ラッチ回路２１は、ＮＭＯＳトランジスタＭ３がオフしているときにコンパレータ２２の出力信号がハイレベルになると、ＮＭＯＳトランジスタＭ３の寄生ダイオードに電流が流れなくなったと判定して出力信号Ｓｏ４をローレベルに立ち下げる。
【００５０】
調整回路５において、ＡＮＤ回路３１は、インダクタ電流ｉＬの逆流の兆候を検出してＮＭＯＳトランジスタＭ３をオフさせるためにラッチ回路１２の出力信号がハイレベルに立ち上がってから、インダクタＬ１が放電される際に流れるインダクタ電流ｉＬの順方向電流がゼロになってラッチ回路２１の出力信号Ｓｏ４がローレベルに立ち下がるまでの間、ハイレベルになるパルスを生成して出力する。抵抗３２とコンデンサ３３からなる積分回路は、ＡＮＤ回路３１の出力信号Ｓｏ６を積分して平滑する。抵抗３２とコンデンサ３３は十分に大きな時定数を有しており、ＡＮＤ回路３１から出力された信号Ｓｏ６のパルス幅が細くなるにしたがって、前記積分回路からの出力信号Ｓｏ７の電圧は小さくなる。
【００５１】
誤差増幅回路３４は、前記積分回路の出力信号Ｓｏ７の電圧が調整電圧Ｖｒになるように、オフセット電圧生成回路１３で生成されるオフセット電圧Ｖｏｆｆの調整を行う。オフセット電圧Ｖｏｆｆを調整することにより、インダクタ電流ｉＬの逆流の兆候を検出してＮＭＯＳトランジスタＭ３をオフさせてからＮＭＯＳトランジスタＭ３の寄生ダイオードに流れる電流がゼロになるまでの時間を調整することができる。すなわち、ＮＭＯＳトランジスタＭ３の寄生ダイオードに電流が流れる時間を、調整電圧Ｖｒによって、オフセット電圧Ｖｏｆｆやコンパレータ１１の遅延時間のばらつきに関係なく任意に設定することができる。
【００５２】
図２は、図１の各部の波形例を示したタイミングチャートである。図２を用いて図１のスイッチングレギュレータ１の動作の流れについて説明する。
以下、インダクタ電流ｉＬは、逆電流検出回路３が作動するような平均電流であるとする。調整回路５によってオフセット電圧Ｖｏｆｆが調整され、逆電流検出回路３が作動するタイミングの調整が行われる。
まず、スイッチングトランジスタＭ１がオフして電圧Ｖｓｅｎ１が低下し、電圧Ｖｓｅｎ１がオフセット電圧Ｖｏｆｆ以下になると、逆電流検出回路３は、インダクタ電流ｉＬが逆流する兆候を検出したと判定して、ＮＭＯＳトランジスタＭ３をオフさせて遮断状態にする。この後、電圧Ｖｓｅｎ１がゼロになると、順方向電流検出回路４は、ＮＭＯＳトランジスタＭ３の寄生ダイオードを流れる電流がゼロになったと判定して出力信号Ｓｏ４をローレベルにする。
【００５３】
ＡＮＤ回路３１は、逆電流検出回路３が逆流の兆候を検出したと判定したタイミングと、順方向電流検出回路４がＮＭＯＳトランジスタＭ３の寄生ダイオードを流れる電流がゼロになったと判定したタイミングとの間、出力信号Ｓｏ６をハイレベルにしてパルスを生成する。該出力信号Ｓｏ６は、抵抗３２及びコンデンサ３３で積分され、パルス幅に応じた電圧の信号Ｓｏ７に変換される。出力信号Ｓｏ６のパルス幅が大きく、信号Ｓｏ７の電圧が調整電圧Ｖｒよりも大きい場合、誤差増幅回路３４は、信号Ｓｏ７の電圧が調整電圧Ｖｒになるように、オフセット電圧生成回路１３に対して、オフセット電圧Ｖｏｆｆを低下させる。
【００５４】
オフセット電圧Ｖｏｆｆが低下すると、出力信号Ｓｏ６のパルス幅が小さくなっていき、信号Ｓｏ７の電圧が調整電圧Ｖｒになって収束する。逆に、出力信号Ｓｏ６のパルス幅が小さく、信号Ｓｏ７の電圧が調整電圧Ｖｒよりも小さい場合や、逆電流検出回路３が逆流の兆候を検出するタイミングが遅すぎて出力信号Ｓｏ６にパルスが発生しない場合には、出力信号Ｓｏ６のパルス幅を大きくするために、調整回路５は、オフセット電圧生成回路１３に対して、オフセット電圧Ｖｏｆｆを上昇させる。
【００５５】
なお、前記説明では、降圧型のスイッチングレギュレータを例にして説明したが、本発明はこれに限定するものではなく、昇圧型のスイッチングレギュレータにも適用することができ、この場合、図１は、図３のようになる。なお、図３では、図１と同じもの又は同様のものは同じ符号で示しており、ＰＷＭ制御回路２、逆電流検出回路３、順方向電流検出回路４及び調整回路５の各動作は、図１の場合と同様であるのでその説明を省略する。
【００５６】
このように、本第１の実施の形態におけるスイッチングレギュレータは、抵抗７の両端電圧から、逆流防止用のトランジスタＭ３をオフさせるタイミングと、インダクタ電流ｉＬが逆流しようとすることによりトランジスタＭ３の寄生ダイオードを流れる電流がゼロになるタイミングとを監視し、トランジスタＭ３をオフさせるタイミングを調整するようにした。このことから、インダクタ電流が逆流せず、かつ同期整流用トランジスタの寄生ダイオードに電流が流れる時間が最小になるよう設定することができる。
【００５７】
第２の実施の形態．
前記第１の実施の形態では、インダクタＬ１と出力端子ＯＵＴとの間にインダクタ電流ｉＬを電圧に変換するための抵抗７を挿入し、該抵抗７の両端電圧からインダクタ電流ｉＬを検出するようにしたが、ＮＭＯＳトランジスタＭ３の両端電圧からインダクタ電流ｉＬを検出するようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図４は、本発明の第２の実施の形態におけるスイッチングレギュレータの構成例を示した図である。なお、図４では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
【００５８】
図４における図１との相違点は、抵抗７をなくし、同期整流用トランジスタＭ２とＮＭＯＳトランジスタＭ３との接続部にコンパレータ１１及び２２の各非反転入力端をそれぞれ接続し、コンパレータ１１の反転入力端と接地電圧との間にオフセット電圧生成回路１３を接続すると共にコンパレータ２２の反転入力端を接地電圧に接続したことと、誤差増幅回路３４の非反転入力端に信号Ｓｏ７が、誤差増幅回路３４の反転入力端に調整電圧Ｖｒがそれぞれ入力されるようにしたことにある。これに伴って、図１の逆電流検出回路３を逆電流検出回路３ａに、図１の順方向電流検出回路４を順方向電流検出回路４ａに、図１の調整回路５を調整回路５ａに、図１のスイッチングレギュレータ１をスイッチングレギュレータ１ａにそれぞれした。
図４において、スイッチングレギュレータ１ａは、入力端子ＩＮに入力された入力電圧Ｖｉｎを降圧して所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷１０に出力する同期整流型スイッチングレギュレータである。
【００５９】
スイッチングレギュレータ１ａは、スイッチングトランジスタＭ１、同期整流用トランジスタＭ２、ＰＷＭ制御回路２、逆電流検出回路３ａ、順方向電流検出回路４ａ、調整回路５ａ、インバータ６、ＮＭＯＳトランジスタＭ３、コンデンサＣ１及びインダクタＬ１を備えている。
なお、逆電流検出回路３ａ、順方向電流検出回路４ａ、調整回路５ａ、インバータ６及びＮＭＯＳトランジスタＭ３は逆電流防止回路部をなす。また、逆電流検出回路３ａ及びインバータ６は逆電流検出回路部を、順方向電流検出回路４ａ及び調整回路５ａは調整回路部をそれぞれなす。また、スイッチングレギュレータ１ａにおいて、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の少なくとも１つ、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。
【００６０】
逆電流検出回路３ａは、ＮＭＯＳトランジスタＭ３の両端電圧からインダクタＬ１を流れるインダクタ電流ｉＬの逆流検出を行い、該逆流の兆候を検出するとＮＭＯＳトランジスタＭ３をオフさせて遮断状態にする。
順方向電流検出回路４ａは、ＮＭＯＳトランジスタＭ３の両端電圧から、ＮＭＯＳトランジスタＭ３がオフして遮断状態になったときのＮＭＯＳトランジスタＭ３の寄生ダイオードに電流が流れなくなった状態の検出を行い、該検出結果を示す信号を生成して出力する。
【００６１】
逆電流検出回路３ａは、コンパレータ１１、ラッチ回路１２及び入力された信号に応じたオフセット電圧Ｖｏｆｆを生成するオフセット電圧生成回路１３を備えている。オフセット電圧生成回路１３は、設定されたオフセット電圧Ｖｏｆｆをコンパレータ１１の反転入力端に出力する。コンパレータ１１の非反転入力端には、同期整流用トランジスタＭ２とＮＭＯＳトランジスタＭ３との接続部の電圧が入力され、コンパレータ１１の出力端は、ラッチ回路１２のセット端Ｓに接続されている。ラッチ回路１２のリセット端Ｒには、ＰＷＭ制御回路２からスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲートに出力された出力信号Ｓｏ２が入力されており、ラッチ回路１２の出力端Ｑは、インバータ６を介してＮＭＯＳトランジスタＭ３のゲートに接続されている。
【００６２】
順方向電流検出回路４ａは、ラッチ回路２１とコンパレータ２２で構成され、コンパレータ２２の非反転入力端は、同期整流用トランジスタＭ２とＮＭＯＳトランジスタＭ３との接続部に接続され、コンパレータ２２の反転入力端には、接地電圧が入力されている。コンパレータ２２の出力端は、ラッチ回路２１のセット端Ｓに接続され、ラッチ回路２１のリセット端ＲＢには、ラッチ回路１２の出力端Ｑから出力された信号が入力されている。
このような構成において、インダクタ電流ｉＬ、ＮＭＯＳトランジスタＭ３のオン抵抗、及びＮＭＯＳトランジスタＭ３の寄生ダイオード特性によって決まるＮＭＯＳトランジスタＭ３のドレイン電圧を電圧Ｖｓｅｎ２とする。
【００６３】
逆電流検出回路３ａは、インダクタ電流ｉＬが逆流しようとしたことを検出するためのコンパレータ１１によって、Ｖｓｅｎ２＝Ｖｏｆｆになることが検出される。このときの検出電流値は、Ｖｏｆｆ／（ＮＭＯＳトランジスタＭ３のオン抵抗）で表される。インダクタ電流ｉＬの逆流の兆候が検出されてコンパレータ１１の出力信号がハイレベルに立ち上がると、次にＰＷＭ制御回路２がスイッチングトランジスタＭ１をオンさせるまでは、ラッチ回路１２により、ＮＭＯＳトランジスタＭ３はオフする。
【００６４】
順方向電流検出回路４ａは、コンパレータ２２で電圧Ｖｓｅｎ２を２値化し、電圧Ｖｓｅｎ２が接地電圧を超えるとコンパレータ２２の出力信号はハイレベルになり、電圧Ｖｓｅｎ２が接地電圧以下である場合はコンパレータ２２の出力信号はローレベルになる。ラッチ回路２１は、ＮＭＯＳトランジスタＭ３がオフしているときにコンパレータ２２の出力信号がハイレベルになると、ＮＭＯＳトランジスタＭ３の寄生ダイオードに電流が流れなくなったと判定して出力信号Ｓｏ４をローレベルに立ち下げる。
【００６５】
調整回路５ａにおいて、ＡＮＤ回路３１は、インダクタ電流ｉＬの逆流の兆候を検出してＮＭＯＳトランジスタＭ３をオフさせるためにラッチ回路１２の出力信号Ｓｏ３がハイレベルに立ち上がってから、インダクタ電流ｉＬの順方向電流がゼロになってラッチ回路２１の出力信号Ｓｏ４がローレベルに立ち下がるまでの間、ハイレベルになるパルスを生成して出力する。抵抗３２とコンデンサ３３からなる積分回路は、ＡＮＤ回路３１の出力信号を積分して平滑する。抵抗３２とコンデンサ３３は十分に大きな時定数を有しており、ＡＮＤ回路３１から出力された信号のパルス幅が細くなるにしたがって、前記積分回路から出力される電圧は小さくなる。
【００６６】
誤差増幅回路３４は、前記積分回路の出力信号Ｓｏ７の電圧が調整電圧Ｖｒになるように、オフセット電圧生成回路１３で生成されるオフセット電圧Ｖｏｆｆの調整を行う。オフセット電圧Ｖｏｆｆを調整することにより、インダクタ電流ｉＬの逆流の兆候を検出してＮＭＯＳトランジスタＭ３をオフさせてからＮＭＯＳトランジスタＭ３の寄生ダイオードに流れる電流がゼロになるまでの時間を調整することができる。すなわち、ＮＭＯＳトランジスタＭ３の寄生ダイオードに電流が流れる時間を、調整電圧Ｖｒによって、オフセット電圧Ｖｏｆｆやコンパレータ１１の遅延時間のばらつきに関係なく任意に設定することができる。
【００６７】
図５は、図４の各部の波形例を示したタイミングチャートである。図５を用いて図４のスイッチングレギュレータ１ａの動作の流れについて説明する。
以下、インダクタ電流ｉＬは、逆電流検出回路３ａが作動するような平均電流であるとする。調整回路５ａによってオフセット電圧Ｖｏｆｆが調整され、逆電流検出回路３ａが作動するタイミングの調整が行われる。
まず、スイッチングトランジスタＭ１がオフして電圧Ｖｓｅｎ２が上昇し、電圧Ｖｓｅｎ２がオフセット電圧Ｖｏｆｆ以上になると、逆電流検出回路３ａは、インダクタ電流ｉＬが逆流する兆候を検出したと判定して、ＮＭＯＳトランジスタＭ３をオフさせて遮断状態にする。この後、電圧Ｖｓｅｎ２がゼロになると、順方向電流検出回路４ａは、ＮＭＯＳトランジスタＭ３の寄生ダイオードを流れる電流がゼロになったと判定して出力信号Ｓｏ４をローレベルにする。
【００６８】
ＡＮＤ回路３１は、逆電流検出回路３ａが逆流の兆候を検出したと判定したタイミングと、順方向電流検出回路４ａがＮＭＯＳトランジスタＭ３の寄生ダイオードを流れる電流がゼロになったと判定したタイミングとの間、出力信号Ｓｏ６をハイレベルにしてパルスを生成する。該出力信号Ｓｏ６は、抵抗３２及びコンデンサ３３で積分され、パルス幅に応じた電圧の信号Ｓｏ７に変換される。出力信号Ｓｏ６のパルス幅が大きく、信号Ｓｏ７の電圧が調整電圧Ｖｒよりも大きい場合、誤差増幅回路３４は、信号Ｓｏ７の電圧が調整電圧Ｖｒになるように、オフセット電圧生成回路１３に対して、オフセット電圧Ｖｏｆｆを上昇させる。
【００６９】
オフセット電圧Ｖｏｆｆが上昇すると、出力信号Ｓｏ６のパルス幅が小さくなっていき、信号Ｓｏ７の電圧が調整電圧Ｖｒになって収束する。逆に、出力信号Ｓｏ６のパルス幅が小さく、信号Ｓｏ７の電圧が調整電圧Ｖｒよりも小さい場合や、逆電流検出回路３が逆流の兆候を検出するタイミングが遅すぎて出力信号Ｓｏ６にパルスが発生しない場合には、出力信号Ｓｏ６のパルス幅を大きくするために、調整回路５ａは、オフセット電圧生成回路１３に対して、オフセット電圧Ｖｏｆｆを低下させる。
【００７０】
なお、前記説明では、降圧型のスイッチングレギュレータを例にして説明したが、本発明はこれに限定するものではなく、昇圧型のスイッチングレギュレータにも適用することができ、この場合、図４は、図６のようになる。なお、図６では、図４と同じもの又は同様のものは同じ符号で示しており、ＰＷＭ制御回路２、逆電流検出回路３ａ、順方向電流検出回路４ａ及び調整回路５ａの各動作は、図４の場合と同様であるのでその説明を省略する。
【００７１】
このように、本第２の実施の形態におけるスイッチングレギュレータは、逆流防止用のトランジスタＭ３のドレイン電圧から、トランジスタＭ３をオフさせるタイミングと、インダクタ電流ｉＬが逆流しようとすることによりトランジスタＭ３の寄生ダイオードを流れる電流がゼロになるタイミングとを監視し、トランジスタＭ３をオフさせるタイミングを調整するようにした。このことから、前記第１の実施の形態と同様の効果を得ることができると共に、インダクタ電流ｉＬを検出するための抵抗をインダクタＬ１と出力端子との間に接続する必要がないため、該抵抗による損失をなくすことができ、効率を向上させることができる。
【００７２】
第３の実施の形態．
前記第２の実施の形態では、オフセット電圧生成回路１３で生成されるオフセット電圧値を制御して、ＮＭＯＳトランジスタＭ３をオフさせるタイミングを調整するようにしたが、コンパレータ１１の出力端に遅延回路を挿入し、該遅延回路の遅延時間を調整することによってＮＭＯＳトランジスタＭ３をオフさせるタイミングを調整するようにしてもよく、このようにしたものを本発明の第３の実施の形態とする。
図７は、本発明の第３の実施の形態におけるスイッチングレギュレータの構成例を示した図である。なお、図７では、図４と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図４との相違点のみ説明する。
【００７３】
図７における図４との相違点は、図４のコンパレータ１１が入力された制御信号によって出力電流を制御されるようにしたことと、図４のオフセット電圧生成回路１３がオフセット電圧Ｖｏｆｆを生成するようにすると共にコンデンサ４２を追加し、図４のコンパレータ２２をバッファ４３に置き換えたことにある。これに伴って、図４のコンパレータ１１をコンパレータ１１ｂに、図４のオフセット電圧生成回路１３をオフセット電圧生成回路４１に、図４の逆電流検出回路３ａを逆電流検出回路３ｂに、図４の順方向電流検出回路４ａを順方向電流検出回路４ｂに、図４のスイッチングレギュレータ１ａをスイッチングレギュレータ１ｂにそれぞれした。
図７において、スイッチングレギュレータ１ａは、入力端子ＩＮに入力された入力電圧Ｖｉｎを降圧して所定の定電圧に変換し、出力電圧Ｖｏｕｔとして出力端子ＯＵＴから負荷１０に出力する同期整流型スイッチングレギュレータである。
【００７４】
スイッチングレギュレータ１ｂは、スイッチングトランジスタＭ１、同期整流用トランジスタＭ２、ＰＷＭ制御回路２、逆電流検出回路３ｂ、順方向電流検出回路４ｂ、調整回路５、インバータ６、ＮＭＯＳトランジスタＭ３、コンデンサＣ１及びインダクタＬ１を備えている。
なお、逆電流検出回路３ｂ、順方向電流検出回路４ｂ、調整回路５、インバータ６及びＮＭＯＳトランジスタＭ３は逆電流防止回路部をなす。また、逆電流検出回路３ｂ及びインバータ６は逆電流検出回路部を、順方向電流検出回路４ｂ及び調整回路５は調整回路部をそれぞれなす。また、スイッチングレギュレータ１ｂにおいて、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよく、場合によっては、スイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の少なくとも１つ、インダクタＬ１及びコンデンサＣ１を除く各回路を１つのＩＣに集積するようにしてもよい。
【００７５】
逆電流検出回路３ｂは、ＮＭＯＳトランジスタＭ３の両端電圧からインダクタＬ１を流れるインダクタ電流ｉＬの逆流検出を行い、該逆流の兆候を検出するとＮＭＯＳトランジスタＭ３をオフさせて遮断状態にする。
順方向電流検出回路４ｂは、ＮＭＯＳトランジスタＭ３のドレイン電圧から、ＮＭＯＳトランジスタＭ３がオフして遮断状態になったときのＮＭＯＳトランジスタＭ３の寄生ダイオードに電流が流れなくなった状態の検出を行い、該検出結果を示す信号を生成して出力する。
【００７６】
逆電流検出回路３ｂは、コンパレータ１１ｂ、ラッチ回路１２、オフセット電圧生成回路４１及びコンデンサ４２を備えている。なお、コンパレータ１１ｂ及びオフセット電圧生成回路４１は電圧比較回路をなす。オフセット電圧Ｖｏｆｆが設けられたコンパレータ１１ｂの非反転入力端には、同期整流用トランジスタＭ２とＮＭＯＳトランジスタＭ３との接続部の電圧にオフセット電圧Ｖｏｆｆが加えられた電圧が入力され、コンパレータ１１ｂの出力端は、ラッチ回路１２のセット端Ｓに接続されている。ラッチ回路１２のリセット端Ｒには、ＰＷＭ制御回路２からスイッチングトランジスタＭ１及び同期整流用トランジスタＭ２の各ゲートに出力された出力信号Ｓｏ２が入力されており、ラッチ回路１２の出力端Ｑは、インバータ６を介してＮＭＯＳトランジスタＭ３のゲートに接続されている。コンパレータ１１ｂの出力端と接地電圧との間にはコンデンサ４２が接続され、コンパレータ１１ｂは、誤差増幅回路３４の出力信号Ｓｏ５の電圧に応じた電流を出力する。
【００７７】
順方向電流検出回路４ｂは、ラッチ回路２１とバッファ４３で構成され、バッファ４３の入力端は、同期整流用トランジスタＭ２とＮＭＯＳトランジスタＭ３との接続部に接続され、バッファ４３の出力端は、ラッチ回路２１のセット端Ｓに接続され、ラッチ回路２１のリセット端ＲＢには、ラッチ回路１２の出力端Ｑから出力された信号Ｓｏ３が入力されている。
このような構成において、インダクタ電流ｉＬ、ＮＭＯＳトランジスタＭ３のオン抵抗、及びＮＭＯＳトランジスタＭ３の寄生ダイオード特性によって決まるＮＭＯＳトランジスタＭ３のドレイン電圧を電圧Ｖｓｅｎ２とする。
【００７８】
逆電流検出回路３ｂは、インダクタ電流ｉＬが逆流しようとしたことを検出するためのコンパレータ１１ｂによって、Ｖｓｅｎ２＝Ｖｏｆｆになることを検出する。このときの検出電流値は、Ｖｏｆｆ／（ＮＭＯＳトランジスタＭ３のオン抵抗）で表される。インダクタ電流ｉＬの逆流の兆候が検出されてコンパレータ１１ｂの出力信号がハイレベルに立ち上がる際、コンパレータ１１ｂから出力された電流でコンデンサ４２が充電され、該充電に要する時間だけ遅れてラッチ回路１２のセット端Ｓがハイレベルに立ち上がる。コンパレータ１１ｂの出力信号がハイレベルに立ち上がると、次にＰＷＭ制御回路２がスイッチングトランジスタＭ１をオンさせるまでは、ラッチ回路１２により、ＮＭＯＳトランジスタＭ３はオフする。
【００７９】
順方向電流検出回路４ｂは、バッファ４３で電圧Ｖｓｅｎ２のＬＣＲ発振を増幅させ、すなわち電圧Ｖｓｅｎ２がバッファ４３のしきい値電圧を超えるとバッファ４３の出力信号はハイレベルになり、電圧Ｖｓｅｎ２がバッファ４３のしきい値電圧以下である場合はバッファ４３の出力信号はローレベルになる。ラッチ回路２１は、ＮＭＯＳトランジスタＭ３がオフしているときにバッファ４３の出力信号がハイレベルになると、ＮＭＯＳトランジスタＭ３の寄生ダイオードに電流が流れなくなったと判定して出力信号Ｓｏ４をローレベルに立ち下げる。
【００８０】
誤差増幅回路３４は、抵抗３２及びコンデンサ３３からなる積分回路の出力信号Ｓｏ７の電圧が調整電圧Ｖｒになるようにコンパレータ１１ｂの出力電流を調整し、コンパレータ１１ｂの出力信号に対する遅延時間の調整を行う。このようにして、インダクタ電流ｉＬの逆流の兆候を検出してＮＭＯＳトランジスタＭ３をオフさせてからＮＭＯＳトランジスタＭ３の寄生ダイオードに流れる電流がゼロになるまでの時間を調整することができる。すなわち、ＮＭＯＳトランジスタＭ３の寄生ダイオードに電流が流れる時間を、調整電圧Ｖｒによって、オフセット電圧Ｖｏｆｆやコンパレータ１１の遅延時間のばらつきに関係なく任意に設定することができる。
【００８１】
図８は、図７の各部の波形例を示したタイミングチャートである。図８を用いて図７のスイッチングレギュレータ１ｂの動作の流れについて説明する。
インダクタ電流ｉＬが逆流する兆候を示している状態にあるとする。この状態において、まずコンパレータ１１ｂは、出力信号をハイレベルにし、ラッチ回路１２は、コンパレータ１１ｂの出力電流とコンデンサ４２の容量で決まる遅延時間が経過してからセット端Ｓがハイレベルになることから、コンパレータ１１ｂの出力信号がハイレベルになってから前記遅延時間後にＮＭＯＳトランジスタＭ３をオフさせる。
【００８２】
この後、ＮＭＯＳトランジスタＭ３の寄生ダイオードに流れる電流がなくなると、電圧Ｖｓｅｎ２がＬＣＲ発振を開始し、該電圧をバッファ４３で増幅し、ラッチ回路２１の出力信号Ｓｏ４がローレベルに立ち下がる。ＡＮＤ回路３１は、逆電流検出回路３ｂが逆流の兆候を検出したと判定したタイミングと、順方向電流検出回路４ｂがＮＭＯＳトランジスタＭ３の寄生ダイオードを流れる電流がゼロになったと判定したタイミングとの間、出力信号Ｓｏ６をハイレベルにしてパルスを生成する。該出力信号Ｓｏ６は、抵抗３２及びコンデンサ３３で積分され、パルス幅に応じた電圧の信号Ｓｏ７に変換される。
【００８３】
出力信号Ｓｏ６のパルス幅が大きく、信号Ｓｏ７の電圧が調整電圧Ｖｒよりも大きい場合、誤差増幅回路３４は、信号Ｓｏ７の電圧が調整電圧Ｖｒになるように、電流源４１に対して、コンパレータ１１ｂの出力電流が小さくなるようにして、コンデンサ４２による遅延時間が大きくなるようにする。逆に、出力信号Ｓｏ６のパルス幅が小さく、信号Ｓｏ７の電圧が調整電圧Ｖｒよりも小さい場合や、逆電流検出回路３ｂが逆流の兆候を検出するタイミングが遅すぎて出力信号Ｓｏ６にパルスが発生しない場合には、出力信号Ｓｏ６のパルス幅を大きくするために、誤差増幅回路３４は、コンパレータ１１ｂの出力電流が大きくなるようにして、コンデンサ４２による遅延時間が小さくなるようにする。
【００８４】
なお、前記説明では、降圧型のスイッチングレギュレータを例にして説明したが、本発明はこれに限定するものではなく、昇圧型のスイッチングレギュレータにも適用することができ、この場合、図７は、図９のようになる。なお、図９では、図７と同じもの又は同様のものは同じ符号で示しており、ＰＷＭ制御回路２、逆電流検出回路３ｂ及び調整回路５の各動作は、図７の場合と同様であり、図９の順方向電流検出回路４ｂでは、図７のバッファ４３をインバータ４５にしたこと以外は図７と同様であることからその説明を省略する。
【００８５】
このように、本第３の実施の形態におけるスイッチングレギュレータは、ＮＭＯＳトランジスタＭ３のドレイン電圧から、ＮＭＯＳトランジスタＭ３をオフさせるタイミングと、インダクタ電流ｉＬが逆流しようとすることによりＮＭＯＳトランジスタＭ３の寄生ダイオードを流れる電流がゼロになるタイミングとを監視し、コンパレータ１１ｂの出力電流を調整してコンデンサ４２による遅延時間を調整することにより、ＮＭＯＳトランジスタＭ３をオフさせるタイミングを調整するようにした。このことから、前記第２の実施の形態と同様の効果を得ることができると共に、コンパレータの代わりにバッファ又はインバータを使用したことから、回路の縮小と消費電流の低減を図ることができる。
【００８６】
なお、前記第１〜第３の各実施の形態では、逆流防止用のトランジスタＭ３を設けた場合を例にして示したが、本発明はこれに限定するものではなく、同期整流用トランジスタＭ２が逆流防止用のトランジスタを兼ねるようにしてもよい。このようにした場合、例えば図１は図１０のようになり、図３は図１１のようになる。図１０では、図１と同じもの又は同様のものは同じ符号で示しており、図１１では、図３と同じもの又は同様のものは同じ符号で示している。また、図４及び図６の場合は、ＮＭＯＳトランジスタＭ３の両端電圧から、インダクタＬ１を放電する電流の有無を検出するようにしたが、同期整流用トランジスタＭ２の両端電圧から、インダクタＬ１を放電する電流の有無を検出するようにすればよい。また、前記第１〜第３の各実施の形態において、逆電流検出回路を構成するコンパレータ内にオフセット電圧を持たせるようにしてもよい。
【図面の簡単な説明】
【００８７】
【図１】本発明の第１の実施の形態におけるスイッチングレギュレータの構成例を示した図である。
【図２】図１の各部の波形例を示したタイミングチャートである。
【図３】本発明の第１の実施の形態におけるスイッチングレギュレータの他の構成例を示した図である。
【図４】本発明の第２の実施の形態におけるスイッチングレギュレータの構成例を示した図である。
【図５】図４の各部の波形例を示したタイミングチャートである。
【図６】本発明の第２の実施の形態におけるスイッチングレギュレータの他の構成例を示した図である。
【図７】本発明の第３の実施の形態におけるスイッチングレギュレータの構成例を示した図である。
【図８】図７の各部の波形例を示したタイミングチャートである。
【図９】本発明の第３の実施の形態におけるスイッチングレギュレータの他の構成例を示した図である。
【図１０】本発明の第１の実施の形態におけるスイッチングレギュレータの他の構成例を示した図である。
【図１１】本発明の第１の実施の形態におけるスイッチングレギュレータの他の構成例を示した図である。
【図１２】従来のスイッチングレギュレータの構成例を示した図である。
【図１３】図１２の各部の波形例を示したタイミングチャートである。
【図１４】図１２の各部の他の波形例を示したタイミングチャートである。
【符号の説明】
【００８８】
１，１ａ，１ｂ  スイッチングレギュレータ
２  ＰＷＭ制御回路
３，３ａ，３ｂ  逆電流検出回路
４，４ａ，４ｂ  順方向電流検出回路
５，５ａ  調整回路
６  インバータ
７  抵抗
１０  負荷
Ｍ１  スイッチングトランジスタ
Ｍ２  同期整流用トランジスタ
Ｍ３  逆流防止用のトランジスタ
Ｌ１  インダクタ
Ｃ１  コンデンサ
【図１】
2008092635.tif 000003
【図２】
2008092635.tif 000004
【図３】
2008092635.tif 000005
【図４】
2008092635.tif 000006
【図５】
2008092635.tif 000007
【図６】
2008092635.tif 000008
【図７】
2008092635.tif 000009
【図８】
2008092635.tif 000010
【図９】
2008092635.tif 000011
【図１０】
2008092635.tif 000012
【図１１】
2008092635.tif 000013
【図１２】
2008092635.tif 000014
【図１３】
2008092635.tif 000015
【図１４】
2008092635.tif 000016