(57)【要約】【課題】リンギングの発生を抑制できると共に、電源電圧の変動時においても迅速にＩＣへ電力供給を行うことができる積層コンデンサ、回路基板及び回路モジュールを提供すること。【解決手段】第１の内部電極５と第２の内部電極６とを含む積層コンデンサ１。第１のビア導体７は、上面１６と下面１７との間を貫通するように形成され、金属酸化物を含有する材料により形成され、下面１７側の端部における金属酸化物の含有率が中央部又は上面１６側の端部における金属酸化物の含有率よりも高い。第２のビア導体８は、上面１６と下面１７との間を貫通するように形成され、金属酸化物を含有する材料により形成され、下面１７側の端部における金属酸化物の含有率が中央部又は上面１６側の端部における金属酸化物の含有率よりも高い。【選択図】図２
2008078622.tif 000002
【特許請求の範囲】
【請求項１】
複数のセラミック層が積層されて構成され、第１の面及び該第１の面に対向する第２の面を有する積層体と、
前記セラミック層を介して互いに対向する少なくとも一対の第１の内部電極及び第２の内部電極と、
前記第１の面に形成された第１及び第２の外部電極と、
前記第２の面に形成された第３及び第４の外部電極と、
前記第１の外部電極と前記第１の内部電極と前記第３の外部電極とを電気的に接続し、前記第１の面と前記第２の面との間を貫通するように形成されたビア導体であって、金属酸化物を含有する材料により形成され、該第２の面側の端部における金属酸化物の含有率が中央部又は該第１の面側の端部における金属酸化物の含有率よりも高い第１のビア導体と、
前記第２の外部電極と前記第２の内部電極と前記第４の外部電極とを電気的に接続し、前記第１の面と前記第２の面との間を貫通するように形成されたビア導体であって、金属酸化物を含有する材料により形成され、該第２の面側の端部における金属酸化物の含有率が中央部又は該第１の面側の端部における金属酸化物の含有率よりも高い第２のビア導体と、
を備えることを特徴とする積層コンデンサ。
【請求項２】
前記第１のビア導体において、前記第２の面側の端部における金属酸化物の含有率は、中央部及び前記第１の面側の端部における金属酸化物の含有率よりも高く、
前記第２のビア導体において、前記第２の面側の端部における金属酸化物の含有率は、中央部及び前記第１の面側の端部における金属酸化物の含有率よりも高いこと、
を特徴とする請求項１に記載の積層コンデンサ。
【請求項３】
前記第１のビア導体は、前記第２の面側の端部から前記第１の面側の端部へといくに従って、断面積が大きくなる形状を有し、
前記第２のビア導体は、前記第２の面側の端部から前記第１の面側の端部へといくに従って、断面積が大きくなる形状を有すること、
を特徴とする請求項１又は２のいずれかに記載の積層コンデンサ。
【請求項４】
前記積層体は、容量の形成に寄与する容量層と、容量の形成に寄与しない非容量層とを含み、
前記容量層は、積層方向において前記非容量層に挟まれており、
前記第１のビア導体の前記第２の面側の端部及び前記第２のビア導体の前記第２の面側の端部のそれぞれは、該第１のビア導体及び該第２のビア導体の内、前記第２の面側の前記非容量層を貫通する部分であること、
を特徴とする請求項１乃至３のいずれかに記載の積層コンデンサ。
【請求項５】
前記第１のビア導体において、前記第１の面側の端部における金属酸化物の含有率は、中央部における金属酸化物の含有率よりも高く、
前記第２のビア導体において、前記第１の面側の端部における金属酸化物の含有率は、中央部における金属酸化物の含有率よりも高いこと、
を特徴とする請求項１に記載の積層コンデンサ。
【請求項６】
前記第１のビア導体は、前記第１の面側の端部及び前記第２の面側の端部から中央部へといくに従って、断面積が大きくなる形状を有し、
前記第２のビア導体は、前記第１の面側の端部及び前記第２の面側の端部から中央部へといくに従って、断面積が大きくなる形状を有すること、
を特徴とする請求項５に記載の積層コンデンサ。
【請求項７】
前記積層体は、容量の形成に寄与する容量層と、容量の形成に寄与しない非容量層とを含み、
前記容量層は、積層方向において前記非容量層に挟まれており、
前記第１のビア導体の中央部及び前記第２のビア導体の中央部は、該第１のビア導体及び該第２のビア導体の内、前記容量層を貫通する部分であること、
を特徴とする請求項５又は６のいずれかに記載の積層コンデンサ。
【請求項８】
前記第１及び第２のビア導体に含有される金属酸化物は、前記セラミック層を構成するセラミックと同じ材料系のセラミックであること、
を特徴とする請求項１乃至７のいずれかに記載の積層コンデンサ。
【請求項９】
絶縁性材料により形成された基板本体と、
前記基板本体の表面に形成された複数の入力端子と、
前記入力端子に電気的に接続された複数の配線と、
請求項１乃至８のいずれかに記載の積層コンデンサと、
を備え、
前記複数の配線と前記第３及び第４の外部電極とが電気的に接続された状態で前記積層コンデンサが前記基板本体に実装されていること、
を特徴とする回路基板。
【請求項１０】
請求項９に記載の回路基板と、
前記回路基板に実装された半導体集積回路と、
を備え、
前記積層コンデンサと前記半導体集積回路とは、前記第１及び第２の外部電極を介して電気的に接続されていること、
を特徴とする回路モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層コンデンサ、より特定的には、セラミック層と該セラミック層を介して対向する少なくとも一対の内部電極を備える積層コンデンサ、回路基板及び回路モジュールに関する。
【背景技術】
【０００２】
電源回路においては、電源ラインの電圧変動が大きくなると、電源ラインやグランドに存在するインピーダンスにより、駆動する回路の動作が不安定になったり、電源回路を経由して回路間の干渉が生じたり、発振が生じたりする。そこで、通常、電源ラインとグランドとの間には、デカップリングコンデンサが接続されている。デカップリングコンデンサは、電源ラインとグランド間の交流的なインピーダンスを低減し、電源電圧の変動や回路間の干渉を抑える役割を果たす。
【０００３】
ところで、近年、携帯電話などの通信機器やパーソナルコンピュータなどの情報処理機器では、大量の情報を処理するために信号の高速化が進んでおり、それに伴って、使用される半導体集積回路（以下、ＩＣと称す）のクロック周波数も高周波化が進んでいる。このため、高調波成分を多く含むノイズが発生しやすくなり、ＩＣ電源回路において、より強力なデカップリングを施す必要がある。
【０００４】
デカップリング効果を高めるためには、インピーダンス周波数特性の優れたデカップリングコンデンサを用いることが有効である。このようなデカップリングコンデンサとしては、積層セラミックコンデンサが挙げられる。積層セラミックコンデンサは、ＥＳＬ（等価直列インダクタンス）が小さいため、電解コンデンサに比べて広い周波数帯域にわたって高いノイズ吸収効果を発揮する。
【０００５】
図１６は、特許文献１に記載されているＥＳＬを低減することができる積層コンデンサ１３１の断面構造図である。この積層コンデンサ１３１では、図１６に示すように、第１及び第２の外部端子１３８，１３９の双方をコンデンサ本体１３５の一方主面１３７上に形成し、コンデンサ本体１３５の内部にある第１の内部電極１３３と第１の外部端子１３８との接続及び複数の第１の内部電極１３３相互の接続を第１のビアホール接続部１４０によって達成し、第２の内部電極１３４と第２の外部端子１３９との接続及び複数の第２の内部電極１３４相互の接続を第２のビアホール接続部１４１によって達成する。そして、第１及び第２のビアホール接続部１４０，１４１は、交互に並ぶように配置される。
【０００６】
前記積層コンデンサ１３１では、内部電極１３３，１３４を流れる電流については、電流長が短くされると共に、種々の方向へ向けられ、又、ビアホール接続部１４０，１４１を流れる電流については、互いに逆向きにされることによって、磁束が相殺され、ＥＳＬが低減される。
【０００７】
ところで、デカップリングコンデンサとして用いられる積層セラミックコンデンサにおいては、ＥＳＬの低減に加えて、ＥＳＲ（等価直列抵抗）の制御が要求される。これは、多数のコンデンサがＩＣの周辺に並列に接続された場合、ＩＣの共振周波数付近でＩＣのインピーダンスが極端に小さくなることでリンギングが発生し、ＩＣでの信号の波形が乱れることを防止するためである。
【０００８】
ＥＳＲの制御を実現するためのものとしては、特許文献２に記載の多層セラミックコンデンサが存在する。この多層セラミックコンデンサでは、図１６に示した積層コンデンサにおいて、ビアホール接続部１４０，１４１に相当する終端部ビアを抵抗材料である酸化ルテニウムにより形成することが記載されている。これにより、終端部ビアにおける抵抗値（インピーダンス）が大きくなり、リンギングの発生による信号の波形の乱れが抑制される。
【０００９】
しかしながら、前記多層セラミックコンデンサでは、終端部ビアでの抵抗値が大きくなりすぎることにより、ＩＣの立ち上がりが遅くなるという問題が存在する。該多層セラミックコンデンサをデカップリングコンデンサとして用いた場合、該多層セラミックコンデンサは、他の回路からの信号の干渉を防ぐだけでなく、電源電圧の変動時に不足した電力をＩＣに供給する役割も果たす。そのため、終端部ビアの抵抗値が大きくなりすぎると、多層セラミックコンデンサからＩＣへの迅速な電力供給が妨げられてしまい、ＩＣの立ち上がりが遅れてしまう。更に、終端部ビア全体に抵抗成分が存在する場合には、終端部ビアの焼結収縮などの影響により該終端部ビアの抵抗値がばらつきやすく、該終端部ビアの抵抗値の調整が難しいという問題が存在する。
【特許文献１】特開平１１−２０４３７２号公報
【特許文献２】特開２００４−４７９８３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
そこで、本発明の目的は、リンギングの発生を抑制できると共に、電源電圧の変動時においても迅速にＩＣへ電力供給を行うことができる積層コンデンサ、回路基板及び回路モジュールを提供することである。
【課題を解決するための手段】
【００１１】
本発明は、積層コンデンサに関し、複数のセラミック層が積層されて構成され、第１の面及び該第１の面に対向する第２の面を有する積層体と、前記セラミック層を介して互いに対向する少なくとも一対の第１の内部電極及び第２の内部電極と、前記第１の面に形成された第１及び第２の外部電極と、前記第２の面に形成された第３及び第４の外部電極と、前記第１の外部電極と前記第１の内部電極と前記第３の外部電極とを電気的に接続し、前記第１の面と前記第２の面との間を貫通するように形成されたビア導体であって、金属酸化物を含有する材料により形成され、該第２の面側の端部における金属酸化物の含有率が中央部又は該第１の面側の端部における金属酸化物の含有率よりも高い第１のビア導体と、前記第２の外部電極と前記第２の内部電極と前記第４の外部電極とを電気的に接続し、前記第１の面と前記第２の面との間を貫通するように形成されたビア導体であって、金属酸化物を含有する材料により形成され、該第２の面側の端部における金属酸化物の含有率が中央部又は該第１の面側の端部における金属酸化物の含有率よりも高い第２のビア導体と、を備えることを特徴とする。
【００１２】
以上のような構成を有する積層コンデンサによれば、第１のビア導体及び第２のビア導体の第２の面側の端部における金属酸化物の含有率が、第１のビア導体及び第２のビア導体の第１の面側の端部又は中央部における金属酸化物の含有率よりも高くなっているので、第１のビア導体及び第２のビア導体の第２の面側の端部における抵抗値が相対的に高くなり、第１のビア導体及び第２のビア導体の第１の面側の端部又は中央部における抵抗値が相対的に低くなる。そのため、第１のビア導体及び第２のビア導体の第２の面側の端部の効果によりリンギングが発生しにくくなる。更に、第１のビア導体及び第２のビア導体の第１の面側の端部又は中央部では電流が流れやすくなり、電源電圧の変動時においてもＩＣへ迅速に電力供給を行うことができる。更に、第１のビア導体及び第２のビア導体の抵抗値を部分的に高めているので、第１のビア導体及び第２のビア導体の抵抗値を全体的に高める場合に比べて、第１のビア導体及び第２のビア導体の抵抗値のばらつきが発生しにくい。すなわち、第１のビア導体及び第２のビア導体の抵抗値の調整が容易となる。
【００１３】
本発明では、前記第１のビア導体において、前記第２の面側の端部における金属酸化物の含有率は、中央部及び前記第１の面側の端部における金属酸化物の含有率よりも高く、前記第２のビア導体において、前記第２の面側の端部における金属酸化物の含有率は、中央部及び前記第１の面側の端部における金属酸化物の含有率よりも高いことが好ましい。
【００１４】
前記のような構成によれば、第１のビア導体及び第２のビア導体において、第２の面側の端部における抵抗値が相対的に高くなり、その他の部分の抵抗値が相対的に低くなるので、第１のビア導体及び第２のビア導体の第１の面側の端部を介して電流が流れやすくなる。その結果、電源電圧の変動時においてもＩＣへより迅速に電力供給を行うことができる。
【００１５】
本発明では、前記第１のビア導体は、前記第２の面側の端部から前記第１の面側の端部へといくに従って、断面積が大きくなる形状を有し、前記第２のビア導体は、前記第２の面側の端部から前記第１の面側の端部へといくに従って、断面積が大きくなる形状を有することが好ましい。
【００１６】
前記のような構成によれば、第１のビア導体及び第２のビア導体の第１の面側の端部から第２の面側の端部にいくに従って抵抗値が大きくなっていく。そのため、第１の面側の端部における抵抗値と第２の面側の端部における抵抗値との間により顕著な差を出すことが可能となる。
【００１７】
本発明では、前記積層体は、容量の形成に寄与する容量層と、容量の形成に寄与しない非容量層とを含み、前記容量層は、積層方向において前記非容量層に挟まれており、前記第１のビア導体の前記第２の面側の端部及び前記第２のビア導体の前記第２の面側の端部のそれぞれは、該第１のビア導体及び該第２のビア導体の内、前記第２の面側の前記非容量層を貫通する部分であることが好ましい。
【００１８】
前記のような構成によれば、第１のビア導体及び第２のビア導体の第２の面側の非容量層を貫通する部分の抵抗値が相対的に高くなり、第１のビア導体及び第２のビア導体の第１の面側の非容量層及び容量層を貫通する部分の抵抗値が相対的に低くなる。コンデンサからの電力の供給は、第１のビア導体及び第２のビア導体の第１の面側の非容量層及び容量層を貫通する部分を介して行われるので、これらの部分の抵抗値が低くなることにより、ＩＣに対してより迅速に電力供給を行うことができるようになる。
【００１９】
本発明では、前記第１のビア導体において、前記第１の面側の端部における金属酸化物の含有率は、中央部における金属酸化物の含有率よりも高く、前記第２のビア導体において、前記第１の面側の端部における金属酸化物の含有率は、中央部における金属酸化物の含有率よりも高いことが好ましい。
【００２０】
前記のような構成によれば、第１のビア導体及び第２のビア導体の両端において中央部よりも抵抗値が相対的に高くなっている。すなわち、第１のビア導体及び第２のビア導体の構造が中央部から見て対称な構造となる。その結果、積層コンデンサの第１の面と第２の面とを識別するためのマーキングなどが不要となる。
【００２１】
本発明では、前記第１のビア導体は、前記第１の面側の端部及び前記第２の面側の端部から中央部へといくに従って、断面積が大きくなる形状を有し、前記第２のビア導体は、前記第１の面側の端部及び前記第２の面側の端部から中央部へといくに従って、断面積が大きくなる形状を有することが好ましい。
【００２２】
前記のような構成によれば、第１のビア導体及び第２のビア導体の第１の面側の端部及び第２の面側の端部から中央部にいくに従って抵抗値が小さくなっていく。そのため、第１の面側の端部及び第２の面側の端部における抵抗値と、中央部における抵抗値との間により顕著な差を出すことが可能となる。
【００２３】
本発明では、前記積層体は、容量の形成に寄与する容量層と、容量の形成に寄与しない非容量層とを含み、前記容量層は、積層方向において前記非容量層に挟まれており、前記第１のビア導体の中央部及び前記第２のビア導体の中央部は、該第１のビア導体及び該第２のビア導体の内、前記容量層を貫通する部分であることが好ましい。
【００２４】
前記のような構成によれば、第１のビア導体及び第２のビア導体の非容量層を貫通する部分の抵抗値が相対的に高くなり、第１のビア導体及び第２のビア導体の第１の面側の容量層を貫通する部分の抵抗値が相対的に低くなる。コンデンサからの電力の供給は、第１のビア導体及び第２のビア導体の第１の面側の非容量層及び容量層を貫通する部分を介して行われるので、容量層を貫通する部分の抵抗値が低くなることにより、ＩＣに対してより迅速に電力供給を行うことができるようになる。
【００２５】
本発明では、前記第１及び第２のビア導体に含有される金属酸化物は、前記セラミック層を構成するセラミックと同じ材料系のセラミックであることが好ましい。
【００２６】
前記のような構成によれば、第１のビア導体及び第２のビア導体とセラミック層との接着性が向上する。
【００２７】
本発明は、以下に示す回路基板に適用することが可能である。具体的には、回路基板において、絶縁性材料により形成された基板本体と、前記基板本体の表面に形成された複数の入力端子と、前記入力端子に電気的に接続された複数の配線と、本発明に係る積層コンデンサと、を備え、前記複数の配線と前記第３及び第４の外部電極とが電気的に接続された状態で前記積層コンデンサが前記基板本体に実装されていること、を特徴とする。また、該回路基板は以下に示す回路モジュールに適用することが可能である。具体的には、回路モジュールにおいて、前記回路基板と、前記回路基板に実装された半導体集積回路と、を備え、前記積層コンデンサと前記半導体集積回路とは、前記第１及び第２の外部電極を介して電気的に接続されていること、を特徴とする。
【発明の効果】
【００２８】
本発明によれば、第１のビア導体及び第２のビア導体の第２の面側の端部における抵抗値が相対的に高くなり、第１のビア導体及び第２のビア導体の第１の面側の端部又は中央部における抵抗値が相対的に低くなるので、リンギングが発生しにくくなると共に、電源電圧の変動時においてもＩＣへ迅速に電力供給を行うことができる。更に、第１のビア導体及び第２のビア導体の抵抗値を部分的に高めているので、第１のビア導体及び第２のビア導体の抵抗値を全体的に高める場合に比べて、第１のビア導体及び第２のビア導体の抵抗値のばらつきが発生しにくい。すなわち、第１のビア導体及び第２のビア導体の抵抗値の調整が容易となる。
【発明を実施するための最良の形態】
【００２９】
以下に本発明の実施形態に係る積層コンデンサ、回路基板及び回路モジュールについて図面を参照しながら説明する。なお、以下に説明する第１乃至第１０の実施形態の各図において、同じ部材、部分については共通する符号を付し、重複する説明を省略する。
【００３０】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る積層コンデンサ１の分解斜視図である。図２は、積層コンデンサ１の断面構造図である。積層コンデンサ１は、図１に示すように、第１のセラミック層２、第２のセラミック層３及び第３のセラミック層４を備える。第１のセラミック層２と第２のセラミック層３とは交互に積層される。第３のセラミック層４は、第１のセラミック層２及び第２のセラミック層３が交互に積層されたものを、積層方向の上下方向から挟むように積層される。第１のセラミック層２、第２のセラミック層３及び第３のセラミック層４により図２に示す積層体１８が構成される。そして、図２に示すように、積層体１８の上面１６には第１の外部電極１２及び第２の外部電極１３が形成され、下面１７には第３の外部電極１４及び第４の外部電極１５が形成される。
【００３１】
第１のセラミック層２、第２のセラミック層３及び第３のセラミック層４は、ＢａＴｉＯ3，ＣａＴｉＯ3，ＳｒＴｉＯ3，ＣａＺｒＯ3などを主成分とする誘電体セラミック層である。また、これらを主成分とするものに、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などが副成分として添加されていてもよい。第１のセラミック層２、第２のセラミック層３及び第３のセラミック層４の焼成後の厚みは、１．０μｍ〜５．０μｍであることが好ましい。第１のセラミック層２の主面には、第１の内部電極５が形成され、第１のビア導体７及び第２のビア導体８が第１のセラミック層２を積層方向に貫通するように形成される。第２のセラミック層３の主面には、第２の内部電極６が形成され、第１のビア導体７及び第２のビア導体８が第２のセラミック層３を積層方向に貫通するように形成される。第１のビア導体７及び第２のビア導体８が、第３のセラミック層４を積層方向に貫通するように形成され、第３のセラミック層４の主面には第１の内部電極５及び第２の内部電極６は形成されない。
【００３２】
第１の内部電極５及び第２の内部電極６は、Ｎｉ，Ｃｕ，Ａｇ，Ｐｄ，Ａｇ−Ｐｄ合金，Ａｕなどの金属により形成され、コンデンサの電極を構成する。具体的には、第１のセラミック層２又は第２のセラミック層３を介して第１の内部電極５と第２の内部電極６とが対向することにより、一つのコンデンサが構成される。第１の内部電極５及び第２の内部電極６の焼成後の厚みは、０．８μｍ〜１．２μｍであることが好ましい。
【００３３】
前記のように第１の内部電極５及び第２の内部電極６が第１のセラミック層２及び第２のセラミック層３に形成されることにより、図１に示すように、容量の形成に寄与する容量層２１が形成される。そして、容量層２１の積層方向の上下には、容量の形成に寄与しない非容量層２０，２２が第３のセラミック層４により形成される。
【００３４】
第１のビア導体７及び第２のビア導体８は、図２に示すように、Ｎｉ，Ｃｕ，Ａｇ，Ｐｄ，Ａｇ−Ｐｄ合金，Ａｕなどの金属に金属酸化物が混合された材料により上面１６と下面１７との間を貫通するように形成される。第１のビア導体７は、第１の外部電極１２、第１の内部電極５及び第３の外部電極１４を電気的に接続する。第２のビア導体８は、第２の外部電極１３、第２の内部電極６及び第４の外部電極１５を電気的に接続する。第１のビア導体７は、図１に示すように、島状に第１のセラミック層２、第２のセラミック層３及び第３のセラミック層４に形成される。該金属酸化物としては、例えば、ガラス、ＲｕＯ２，Ｉｎ−Ｓｎ複合酸化物（ＩＴＯ）、Ｌａ−Ｃｕ複合酸化物、Ｓｒ−Ｆｅ複合酸化物、Ｃａ−Ｓｒ−Ｒｕ複合酸化物、ＢａＴｉＯ３等の誘電体セラミック、Ａｌ２Ｏ３，ＴｉＯ２，ＺｒＯ２，ＺｎＯ２等の金属酸化物等が挙げられる。但し、第１の内部電極５及び第２の内部電極６がＮｉ又はＮｉ合金からなる場合には、Ｉｎ−Ｓｎ複合酸化物（ＩＴＯ）、Ｌａ−Ｃｕ複合酸化物、Ｓｒ−Ｆｅ複合酸化物、Ｃａ−Ｓｒ−Ｒｕ複合酸化物を用いるのが好ましい。これらの複合酸化物はＮｉと反応性がよく、第１のビア導体７及び第２のビア導体８と第１の内部電極５及び第２の内部電極６との接合性を向上させることができる。また、第１のビア導体７と第２の内部電極６とは絶縁されている。そのため、第２の内部電極６の第１のビア導体７に対応する位置には、円形の欠如部９が形成されている。第２のビア導体８は、図１に示すように、第１のビア導体７に重ならないように、島状に第１のセラミック層２、第２のセラミック層３及び第３のセラミック層４に形成される。また、第２のビア導体８と第１の内部電極５とは絶縁されている。そのため、第１の内部電極５の第２のビア導体８に対応する位置には、円形の欠如部９が形成されている。
【００３５】
第１のビア導体７及び第２のビア導体８を構成する金属は、第１の内部電極及び第２の内部電極を構成する金属と同じ金属を主成分とすることが好ましい。また、第１のビア導体７及び第２のビア導体８を構成する金属酸化物は、第１のセラミック層２、第２のセラミック層３及び第３のセラミック層４を構成するセラミックと同じ材料系のセラミックであることが好ましく、同じセラミックであることがより好ましい。「同じ材料系」とは、主成分が同じであることを意味し、本明細書において、「主成分」とは、全成分の５０重量％以上を占める成分を意味する。
【００３６】
第１のビア導体７及び第２のビア導体８では、金属酸化物の含有率が、第１のビア導体７及び第２のビア導体８の積層方向の位置によって異なる。図３は、第１のビア導体７及び第２のビア導体８の各部における金属酸化物の含有率を示した図である。以下、図３〜図８において、ハッチングが濃い部分が金属酸化物の含有率が高いことを意味する。図３に示すように、第１のビア導体７及び第２のビア導体８の下面１７側の端部における金属酸化物の含有率が、その他の部分における金属酸化物の含有率よりも高くなっている。なお、第１のビア導体７及び第２のビア導体８の下面１７側の端部とは、第１のビア導体７及び第２のビア導体８の内、非容量層２２を貫通する部分である。
【００３７】
また、第１のビア導体７及び第２のビア導体８の焼成後の径は、５０μｍ〜１５０μｍであることが好ましい。径が５０μｍ未満の場合には、ペーストの充填が困難となり、各層間での接続が確実に行えないおそれがある。一方、径が１５０μｍを超える場合には、耐湿性が低下するおそれがある。また、第１のビア導体７及び第２のビア導体８の実用的な長さは、焼成後の長さで１００μｍ〜１０００μｍ程度である。
【００３８】
第１の外部電極１２及び第２の外部電極１３はそれぞれ、上面１６に形成され、第１のビア導体７又は第２のビア導体８が接続される。第３の外部電極１４及び第４の外部電極１５はそれぞれ、下面１７に形成され、第１のビア導体７又は第２のビア導体８が接続される。第１の外部電極１２、第２の外部電極１３、第３の外部電極１４及び第４の外部電極１５は、Ｃｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｇ−Ｐｄ合金，Ａｕなどにより形成される。また、はんだ実装される場合には、Ｃｕにより形成され、かつ、その上にＮｉめっき，Ｓｎめっきが順に施されることが好ましく、導電性接着剤実装される場合には、Ａｇ，Ｐｄ，Ａｇ−Ｐｄ合金により形成されることが好ましい。樹脂基板に埋め込んで実装される場合には、表面にＣｕめっきが施されることが好ましい。第１の外部電極１２、第２の外部電極１３、第３の外部電極１４及び第４の外部電極１５の焼成後の厚みは、２０μｍ〜６０μｍであることが好ましい。
【００３９】
以上のような構成を有する積層コンデンサ１によれば、第１のビア導体７及び第２のビア導体８の下面１７側の端部における金属酸化物の含有率が、その他の部分における金属酸化物の含有率よりも高くなっているので、リンギングの発生を抑制できると共に、電源電圧の変動時においてもＩＣへ迅速に電力供給を行うことができる。以下に、詳しく説明する。
【００４０】
ビア導体の各部における金属酸化物の含有率は、該ビア導体の各部における抵抗値に影響する。具体的には、金属酸化物の含有率が高い部分では、その抵抗値が大きくなり、金属酸化物の含有率が低い部分では、その抵抗値が小さくなる。このような性質を利用して、本実施形態では、第１のビア導体７及び第２のビア導体８の下面１７側の端部における金属酸化物の含有率を、その他の部分における金属酸化物の含有率よりも高くすることにより、第１のビア導体７及び第２のビア導体８の下面１７側の端部における抵抗値を、第１のビア導体７及び第２のビア導体８のその他の部分の抵抗値よりも大きくしている。これにより、これらの端部において電流が流れにくくなり、リンギングの発生が抑制される。また、前記端部以外の部分の抵抗値を小さくすることにより、これらの部分において電流が流れやすくなり、他方の端部を介してＩＣへの電力供給が迅速に行われるようになる。そのため、第１の外部電極１２及び第２の外部電極１３をＩＣに接続し、第３の外部電極１４又は第４の外部電極１５に電源電圧又はグランド電圧を印加することにより、リンギングの抑制と電源電圧の変動時におけるＩＣへの迅速な電力供給とを同時に実現することが可能となる。
【００４１】
また、積層コンデンサ１において、第１のビア導体７及び第２のビア導体８の下面１７側の端部とは、第１のビア導体７及び第２のビア導体８の内、非容量層２２を貫通する部分としている。これにより、第１のビア導体７及び第２のビア導体８の内、非容量層２０及び容量層２１を貫通する部分の抵抗値は、相対的に小さくなる。ＩＣへの電力供給時には、ＩＣへと流れる電流及びＩＣから流れ出る電流は、第１のビア導体７及び第２のビア導体８の内、非容量層２０及び容量層２１を貫通する部分を通過する。そのため、これらの部分の抵抗値が小さくなることにより、ＩＣへの電力供給が迅速に行えるようになる。
【００４２】
また、第１のビア導体７及び第２のビア導体８に金属酸化物が混合されているので、第１のセラミック層２、第２のセラミック層３及び第３のセラミック層４との接着性が向上する。
【００４３】
更に、第１のビア導体７及び第２のビア導体８の抵抗値を部分的に高めているので、第１のビア導体７及び第２のビア導体８の抵抗値を全体的に高める場合に比べて、第１のビア導体７及び第２のビア導体８の抵抗値のばらつきが発生しにくい。すなわち、第１のビア導体７及び第２のビア導体８の抵抗値の調整が容易となる。
【００４４】
次に、積層コンデンサ１の製造方法について説明する。まず、セラミックグリーンシート及び導電性ペーストを準備する。準備したセラミックグリーンシートの内、第１のセラミック層２及び第２のセラミック層３に用いるセラミックグリーンシートに対して、導電性ペーストを所定のパターンにスクリーン印刷により印刷する。この所定のパターンは、図１に示すような、島状に欠如部９が形成された矩形状の電極パターンを示す。これにより、第１の内部電極５及び第２の内部電極６のパターンが形成される。
【００４５】
次に、第１の内部電極５及び第２の内部電極６のパターンが印刷されたセラミックグリーンシートを、所定枚数積層すると共に、第１の内部電極５及び第２の内部電極６のパターンが印刷されていないセラミックグリーンシートを積層方向の上方向にのみ所定枚数積層する。これにより、第１のマザー積層体が作製される。更に、第３のセラミック層４に用いるセラミックグリーンシートを所定枚数積層して、第２のマザー積層体を作製する。この第３のセラミック層４に用いるセラミックグリーンシートは、第１の内部電極５及び第２の内部電極６のパターンが印刷されていないセラミックグリーンシートである。第１のマザー積層体及び第２のマザー積層体は、必要に応じて、静水圧プレスなどにより積層方向の上下から圧着される。
【００４６】
次に、レーザやＮＣパンチにより、第１のマザー積層体及び第２のマザー積層体を積層方向に貫通するビアホールを、複数形成する。本実施形態では、図１に示すように、行列状にビアホールを形成する。
【００４７】
次に、スクリーン印刷により、ビアホール内部に導電性ペーストを充填して第１のビア導体７及び第２のビア導体８を形成する。具体的には、第１のマザー積層体のビアホールに対して、金属酸化物の含有量が相対的に少ない導電性ペーストを充填し、第２のマザー積層体のビアホールに対して、金属酸化物の含有量が相対的に多い導電性ペーストを充填する。この際、ビアホール以外の部分に導電性ペーストが付着しないように、第１のマザー積層体及び第２のマザー積層体の主面上にマスクを施すことが好ましい。また、導電性ペーストがビアホール内部に入り込みやすくするために、導電性ペーストを充填する口の反対側の口から吸引することが好ましい。この後、第１のマザー積層体と第２のマザー積層体とを積層してマザー積層体を得る。
【００４８】
次に、マザー積層体を所定のサイズにカットし、生のセラミックの積層体を得る。この生のセラミックの積層体を、大気、窒素、又は、水蒸気と窒素の混合気の雰囲気中において９００℃〜１３００℃で焼成する。これにより、焼成された積層体１８が得られる。
【００４９】
次に、スクリーン印刷により、積層体１８の上面１６及び下面１７に導電性ペーストを印刷し、第１の外部電極１２、第２の外部電極１３、第３の外部電極１４及び第４の外部電極１５のパターンを形成する。その後、該パターンを、大気、窒素、又は、水蒸気と窒素の混合気の雰囲気中において７００℃〜９００℃で焼付ける。これにより、第１の外部電極１２、第２の外部電極１３、第３の外部電極１４及び第４の外部電極１５が形成される。なお、必要に応じて、第１の外部電極１２、第２の外部電極１３、第３の外部電極１４及び第４の外部電極１５の表面にめっきを施してもよい。以上の工程を経て、積層コンデンサ１が完成する。
【００５０】
なお、セラミックグリーンシートや導電性ペーストには、バインダ及び溶剤が含まれるが、このバインダや溶剤には公知の有機バインダや有機溶剤を用いることができる。
【００５１】
（第２の実施形態）
第１のビア導体及び第２のビア導体の各部における金属酸化物の含有率の分布は、図４に示すようなものであってもよい。図４は、第２の実施形態に係る積層コンデンサ３１の第１のビア導体３７と第２のビア導体３８の各部における金属酸化物の含有率を示した図である。
【００５２】
図４によれば、第１のビア導体３７及び第２のビア導体３８の上面１６側の端部から第１のビア導体３７及び第２のビア導体３８の下面１７側の端部へといくに従って、金属酸化物の含有率は高くなっている。これにより、第１のビア導体３７及び第２のビア導体３８の上面１６側の端部における抵抗値を低くすることができると共に、第１のビア導体３７及び第２のビア導体３８の下面１７側の端部における抵抗値を高くすることができる。その結果、第１の実施形態と同様に、積層コンデンサ３１においてもリンギングの発生を抑制できると共に、ＩＣに対して迅速に電力を供給することができる。
【００５３】
ここで、図４に示すような第１のビア導体３７及び第２のビア導体３８を有する積層コンデンサ３１の製造方法について説明する。本実施形態では、セラミックグリーンシートが積層されて構成されたマザー積層体に対して、レーザやＮＣパンチによりビアホールを形成する。この後、金属酸化物の含有率が異なる導電性ペーストを連続的にビアホールに充填していく。この後に行われる工程については、第１の実施形態と同様であるので、説明を省略する。
【００５４】
（第３の実施形態）
第１のビア導体及び第２のビア導体の形状は、図５に示すような形状であってもよい。図５は、第３の実施形態に係る積層コンデンサ４１の第１のビア導体４７及び第２のビア導体４８の断面構造、及び、各部における金属酸化物の含有率を示した図である。
【００５５】
第１のビア導体４７及び第２のビア導体４８は、上面１６側の端部から下面１７側の端部へといくに従って、積層方向に対する垂直断面の断面積が小さくなる形状を有する。より詳細には、図５に示すように、第１のビア導体４７及び第２のビア導体４８は、上面１６側の端部から下面１７側の端部へといくに従って、細くなるようにテーパ形状を有する。
【００５６】
更に、第１のビア導体４７及び第２のビア導体４８の上面１６側の端部から第１のビア導体４７及び第２のビア導体４８の下面１７側の端部へといくに従って、金属酸化物の含有率は高くなっている。
【００５７】
以上のような構成により、第２の実施形態と比較して、第１のビア導体４７及び第２のビア導体４８の上面１６側の端部における抵抗値をより顕著に低くすることができると共に、第１のビア導体４７及び第２のビア導体４８の下面１７側の端部における抵抗値をより顕著に高くすることができる。その結果、第１の実施形態と同様に、積層コンデンサ４１においてもリンギングの発生を抑制できると共に、ＩＣに対して迅速に電力を供給することができる。
【００５８】
ここで、図５に示すような第１のビア導体４７及び第２のビア導体４８を有する積層コンデンサ４１の製造方法について説明する。本実施形態では、セラミックグリーンシートが積層されて構成されたマザー積層体に対して、レーザによりビアホールを形成する。ビアホールを形成する際、上側からレーザを照射すれば、積層方向の下のセラミック層にいくに従ってレーザのエネルギーが減衰する。その結果、形成されるビアホールの断面積は、積層方向の下にいくに従って小さくなる。この後、金属酸化物の含有率が異なる導電性ペーストを連続的にビアホールに充填していく。この後に行われる工程については、第１の実施形態と同様であるので、説明を省略する。
【００５９】
（第４の実施形態）
第１のビア導体及び第２のビア導体の各部における金属酸化物の含有率の分布は、図６に示すようなものであってもよい。図６は、第４の実施形態に係る積層コンデンサ５１の第１のビア導体５７と第２のビア導体５８の各部における金属酸化物の含有率を示した図である。
【００６０】
図６によれば、第１のビア導体５７及び第２のビア導体５８の上面１６側の端部と、第１のビア導体５７及び第２のビア導体５８の下面１７側の端部における金属酸化物の含有率が、中央部の金属酸化物の含有率よりも高い。この場合、積層コンデンサ１，３１，４１に比べて、ＩＣに対する電力供給の迅速性が低下してしまう。しかしながら、第１のビア導体及び第２のビア導体の全体の抵抗値を大きくした積層コンデンサと積層コンデンサ５１とを比べると、積層コンデンサ５１において中央部の抵抗値が小さくなっているので十分な効果を得ることができる。また、第１のビア導体５７及び第２のビア導体５８の金属酸化物の含有率の分布が積層方向の上下方向において対称となるので、積層コンデンサ５１の積層方向における上下方向を識別する必要がなくなる。その結果、該積層コンデンサ５１の上下方向を特定するためのマーキングが不要となる。
【００６１】
ここで、図６に示すような第１のビア導体５７及び第２のビア導体５８を有する積層コンデンサ５１の製造方法について説明する。第１の内部電極５及び第２の内部電極６のパターンがセラミックグリーンシートに印刷される工程までは、第１の実施形態と同様であるので説明を省略する。
【００６２】
非容量層２０を構成する第３のセラミック層４に用いるセラミックグリーンシートを積層して第１のマザー積層体とし、非容量層２２を構成する第３のセラミック層４に用いるセラミックグリーンシートを積層して第２のマザー積層体とし、容量層２１を構成する第１のセラミック層２及び第２のセラミック層３に用いるセラミックグリーンシートを積層して第３のマザー積層体とする。
【００６３】
次に、第１〜第３のマザー積層体に対して、第１の実施形態と同様に、ビアホールを形成する。
【００６４】
次に、スクリーン印刷により、ビアホール内部に導電性ペーストを充填して第１のビア導体５７及び第２のビア導体５８を形成する。具体的には、第１のマザー積層体及び第２のマザー積層体に対して、金属酸化物の含有量が相対的に多い導電性ペーストを充填し、第３のマザー積層体に対して、金属酸化物の含有量が相対的に少ない導電性ペーストを充填する。この後、積層方向の下から順に、第２のマザー積層体、第３のマザー積層体、第１のマザー積層体を積層してマザー積層体を得る。この後に行われる工程は第１の実施形態と同様であるので、説明を省略する。
【００６５】
（第５の実施形態）
第１のビア導体及び第２のビア導体の各部における金属酸化物の含有率の分布は、図７に示すようなものであってもよい。図７は、第５の実施形態に係る積層コンデンサ６１の第１のビア導体６７と第２のビア導体６８の各部における金属酸化物の含有率を示した図である。
【００６６】
図７によれば、第１のビア導体６７及び第２のビア導体６８それぞれの上面１６側の端部及び下面１７側の端部から中央部へといくに従って、金属酸化物の含有率は低くなっている。この場合、積層コンデンサ５１と同様に、積層コンデンサ１，３１，４１に比べて、積層コンデンサ６１のＩＣに対する電力供給の迅速性が低下してしまう。しかしながら、第１のビア導体及び第２のビア導体の全体の抵抗値を大きくした場合に比べると、中央部の抵抗値が小さくなっているので十分な効果を得ることができる。また、第１のビア導体６７及び第２のビア導体６８の金属酸化物の含有率の分布が積層方向の上下方向において対称となるので、積層コンデンサ６１の積層方向における上下方向を識別する必要がなくなる。その結果、該積層コンデンサ６１の上下方向を特定するためのマーキングが不要となる。
【００６７】
ここで、図７に示すような第１のビア導体６７及び第２のビア導体６８を有する積層コンデンサ６１の製造方法について説明する。第１の内部電極５及び第２の内部電極６のパターンがセラミックグリーンシートに印刷される工程までは、第１の実施形態と同様であるので説明を省略する。
【００６８】
積層方向の上半分のセラミックグリーンシートを積層して第１のマザー積層体とし、積層方向の下半分のセラミックグリーンシートを積層して第２のマザー積層体とする。
【００６９】
次に、第１のマザー積層体及び第２のマザー積層体に対して、第１の実施形態と同様に、ビアホールを形成する。
【００７０】
次に、第１のマザー積層体のビアホールと第２のマザー積層体のビアホールのそれぞれに、金属酸化物の含有率が異なる導電性ペーストを連続的に充填していく。この後、第１のマザー積層体と第２のマザー積層体とを積層し、マザー積層体を得る。この後に行われる工程については、第１の実施形態と同様であるので、説明を省略する。
【００７１】
（第６の実施形態）
第１のビア導体及び第２のビア導体の形状は、図８に示すような形状であってもよい。図８は、第６の実施形態に係る積層コンデンサ７１の第１のビア導体７７及び第２のビア導体７８の断面構造、及び、各部における金属酸化物の含有率を示した図である。
【００７２】
第１のビア導体７７及び第２のビア導体７８は、上面１６側の端部及び下面１７側の端部から中央部へといくに従って、積層方向に対する垂直断面の断面積が大きくなる形状を有する。より詳細には、図８に示すように、第１のビア導体７７及び第２のビア導体７８は、上面１６側の端部及び下面１７側の端部から中央部へといくに従って、太くなるようにテーパ形状を有する。
【００７３】
更に、第１のビア導体７７及び第２のビア導体７８において、上面１６側の端部及び下面１７側の端部から中央部へといくに従って、金属酸化物の含有率は低くなっている。
【００７４】
以上のような構成により、第５の実施形態と比較して、第１のビア導体７７及び第２のビア導体７８の上面１６側の端部と、第１のビア導体７７及び第２のビア導体７８の下面１７側の端部とにおける抵抗値をより顕著に高くすることができる。その結果、第１の実施形態と同様に、積層コンデンサ７１においてもリンギングの発生を抑制できると共に、ＩＣに対して迅速に電力を供給することができる。
【００７５】
ここで、図８に示すような第１のビア導体７７及び第２のビア導体７８を有する積層コンデンサ７１の製造方法について説明する。第１の内部電極５及び第２の内部電極６のパターンがセラミックグリーンシートに印刷される工程までは、第１の実施形態と同様であるので説明を省略する。
【００７６】
次に、積層方向の上半分のセラミックグリーンシートを積層して第１のマザー積層体とし、積層方向の下半分のセラミックグリーンシートを積層して第２のマザー積層体とする。
【００７７】
次に、第１のマザー積層体及び第２のマザー積層体に対して、レーザによりビアホールを形成する。第１のマザー積層体にビアホールを形成する際、下側からレーザを照射すれば、積層方向の上にいくに従ってレーザのエネルギーが減衰する。同様に、第２のマザー積層体にビアホールを形成する際、上側からレーザを照射すれば、積層方向の下にいくに従ってレーザのエネルギーが減衰する。その結果、形成されるビアホールの断面積は、中央部から積層方向の両端にいくに従って小さくなる。
【００７８】
次に、第１のマザー積層体のビアホールと第２のマザー積層体のビアホールのそれぞれに、金属酸化物の含有率が異なる導電性ペーストを連続的に充填していく。この後、第１のマザー積層体と第２のマザー積層体とを積層し、積層体を得る。この後に行われる工程については、第１の実施形態と同様であるので、説明を省略する。
【００７９】
（第７の実施形態）
前記第１〜第６の実施形態では、第１のビア導体及び第２のビア導体は行列上に配置されているが、第１のビア導体及び第２のビア導体の配置方法はこれに限らない。図９に示す第７の実施形態に係る積層コンデンサ８１のように、第１のビア導体８７及び第２のビア導体８８は、それぞれ１本ずつ設けられていてもよい。
【００８０】
（第８の実施形態）
以下に、第１の実施形態に係る積層コンデンサ１が用いられた回路基板について図面を参照しながら説明する。図１０は、積層コンデンサ１を含む回路基板９１の断面構造図である。
【００８１】
回路基板９１は、積層コンデンサ１、基板本体９２、第１の配線９３、第２の配線９４、グランド用端子９５、電源用端子９６、第３の配線９７、第４の配線９８、第１の外部端子９９及び第２の外部端子１００を備える。
【００８２】
基板本体９２は、樹脂からなる絶縁層が積層されて構成される。グランド用端子９５は、基板本体９２の下面に形成され、グランド電位が印加される。電源用端子９６は、基板本体９２の下面に形成され、電源電圧が印加される。
【００８３】
第１の配線９３は、基板本体９２内部に形成され、グランド用端子９５と積層コンデンサ１の第３の外部電極１４とを電気的に接続する。第２の配線９４は、基板本体９２内部に形成され、電源用端子９６と積層コンデンサ１の第４の外部電極１５とを電気的に接続する。
【００８４】
積層コンデンサ１は、金属酸化物の含有率が高い端部が、第１の配線９３及び第２の配線９４側に接続されるように基板本体９２に実装される。具体的には、図１０に示すように、第３の外部電極１４及び第４の外部電極１５が積層方向の下方向に位置するように基板本体９２に実装される。
【００８５】
第３の配線９７は、基板本体９２内部に形成され、第１の外部電極１２と第１の外部端子９９とを電気的に接続する。第４の配線９８は、基板本体９２内部に形成され、第２の外部電極１３と第２の外部端子１００とを電気的に接続する。第１の外部端子９９は、基板本体９２の上面に形成され、回路基板９１に実装されるＩＣに対してグランド電位を供給する役割を果たす。第２の外部端子１００は、基板本体９２の上面に形成され、回路基板９１に実装されるＩＣに対して電源電圧を供給する役割を果たす。
【００８６】
以上のように構成された回路基板９１の製造方法について説明する。図１０の回路基板９１の点線より下の部分の樹脂基板を準備する。この樹脂基板上に積層コンデンサ１を実装する。
【００８７】
次に、未硬化の熱硬化性樹脂を含むプリプレグシートを、積層コンデンサ１の上に被せて積層方向の上方向から加圧する。この後、プリプレグシートを加熱することにより硬化させる。
【００８８】
次に、基板本体９２の上面にビアホールを形成し、Ｃｕなどの金属粉末及びエポキシ樹脂などの熱硬化性樹脂を含む導電性樹脂を該ビアホールに充填することにより、第３の配線９７及び第４の配線９８を形成する。なお、めっきによりビアホール内部に金属を充填する、いわゆるビアフィリングにより第３の配線９７及び第４の配線９８を形成してもよい。
【００８９】
次に、第１の外部端子９９及び第２の外部端子１００を、Ｃｕなどの金属箔をエッチングすることにより形成する。なお、第１の外部端子９９及び第２の外部端子１００それぞれは、第３の配線９７及び第４の配線９８の直上に形成されるＡｕバンプや導電性樹脂のバンプであってもよい。
【００９０】
なお、第８の実施形態では、回路基板９１には積層コンデンサ１が搭載されるとしているが、回路基板９１には積層コンデンサ３１，４１，５１，６１，７１，８１のいずれが搭載されてもよい。
【００９１】
（第９の実施形態）
図１１は、第９の実施形態に係る回路モジュール１０１の断面構造図である。図１２は、回路モジュール１０１の等価回路図である。
【００９２】
回路モジュール１０１は、図１１に示すように、回路基板９１にＩＣとしてＭＰＵ１０２が実装されたものである。図１２に示すように、ＭＰＵ１０２と電源との間には、第１の内部電極５と第２の内部電極６とにより構成されるコンデンサと、高抵抗Ｒ１，Ｒ２と、低抵抗ｒ１，ｒ２とが存在する。具体的には、電源の一端と第１の内部電極５との間、及び、電源の他端と第２の内部電極６との間には高抵抗Ｒ１，Ｒ２がそれぞれ接続されている。ＭＰＵ１０２の一端と第１の内部電極５との間、及び、ＭＰＵ１０２の他端と第２の内部電極６との間には低抵抗ｒ１，ｒ２がそれぞれ接続されている。
【００９３】
前記のような等価回路を回路モジュール１０１が有することにより、電源と積層コンデンサ１との間において抵抗値が大きくなり、リンギングが抑制される。一方、ＭＰＵ１０２と積層コンデンサ１との間において抵抗値が小さくなるので、積層コンデンサ１からＭＰＵ１０２へと電流が流れやすくなり、ＭＰＵ１０２へ迅速に電力を供給することが可能となる。
【００９４】
（第１０の実施形態）
図１３は、第１０の実施形態に係る回路モジュール１０５の断面構造図である。図１４は、回路モジュール１０５の等価回路図である。
【００９５】
回路モジュール１０５の第３の配線９７は、グランド用端子９５に接続され、第４の配線９８は、電源用端子９６に接続される。これにより、回路モジュール１０５の等価回路は、図１４に示すようになる。具体的には、電源とＭＰＵ１０２とが第３の配線９７と第４の配線９８とにより直接に接続されることになる。
【００９６】
以上のような構成を有する回路モジュール１０５によれば、電源とＭＰＵ１０２との間の抵抗値が小さくなるので、高抵抗における電流のロスが低減される。
【００９７】
（第１１の実施形態）
図１５は、第１１の実施形態に係る回路モジュール１０７の断面構造図である。図１５に示すように、基板本体１０８に凹部を形成し、該凹部に積層コンデンサ１を実装するようにしてもよい。この場合、ＭＰＵ１０２が積層コンデンサ１にバンプ１０９を介して実装されてもよい。
【００９８】
（その他の実施形態）
なお、積層コンデンサ1，３１，４１，５１，６１，７１，８１における第１及び第２のビア導体では、金属酸化物が混合されていない部分があってもよい。
【図面の簡単な説明】
【００９９】
【図１】第１の実施形態に係る積層コンデンサの分解斜視図である。
【図２】前記積層コンデンサの断面構造図である。
【図３】第１の実施形態における第１のビア導体及び第２のビア導体の各部における金属酸化物の含有率を示した図である。
【図４】第２の実施形態における第１のビア導体及び第２のビア導体の各部における金属酸化物の含有率を示した図である。
【図５】第３の実施形態における第１のビア導体及び第２のビア導体の断面構造、及び、各部における金属酸化物の含有率を示した図である。
【図６】第４の実施形態における第１のビア導体及び第２のビア導体の各部における金属酸化物の含有率を示した図である。
【図７】第５の実施形態における第１のビア導体及び第２のビア導体の各部における金属酸化物の含有率を示した図である。
【図８】第６の実施形態における第１のビア導体及び第２のビア導体の断面構造、及び、各部における金属酸化物の含有率を示した図である。
【図９】第７の実施形態に係る積層コンデンサの断面構造図である。
【図１０】第８の実施形態に係る回路基板の断面構造図である。
【図１１】第９の実施形態に係る回路モジュールの断面構造図である。
【図１２】前記回路モジュールの等価回路図である。
【図１３】第１０の実施形態に係る回路モジュールの断面構造図である。
【図１４】前記回路モジュールの等価回路図である。
【図１５】第１１の実施形態に係る回路モジュールの断面構造図である。
【図１６】従来の積層コンデンサの断面構造図である。
【符号の説明】
【０１００】
１，３１，４１，５１，６１，７１，８１  積層コンデンサ
２  第１のセラミック層
３  第２のセラミック層
４  第３のセラミック層
５  第１の内部電極
６  第２の内部電極
７，３７，４７，５７，６７，７７，８７  第１のビア導体
８，３８，４８，５８，６８，７８，８８  第２のビア導体
９  欠如部
１２  第１の外部電極
１３  第２の外部電極
１４  第３の外部電極
１５  第４の外部電極
１６  上面
１７  下面
１８  積層体
２０，２２  非容量層
２１  容量層
９１  回路基板
９２，１０６，１０８  基板本体
９３  第１の配線
９４  第２の配線
９５  グランド用端子
９６  電源用端子
９７  第３の配線
９８  第４の配線
９９  第１の外部端子
１００  第２の外部端子
１０１，１０５，１０７  回路モジュール
１０２  ＭＰＵ
１０９  バンプ
【図１】
2008078622.tif 000003
【図２】
2008078622.tif 000004
【図３】
2008078622.tif 000005
【図４】
2008078622.tif 000006
【図５】
2008078622.tif 000007
【図６】
2008078622.tif 000008
【図７】
2008078622.tif 000009
【図８】
2008078622.tif 000010
【図９】
2008078622.tif 000011
【図１０】
2008078622.tif 000012
【図１１】
2008078622.tif 000013
【図１２】
2008078622.tif 000014
【図１３】
2008078622.tif 000015
【図１４】
2008078622.tif 000016
【図１５】
2008078622.tif 000017
【図１６】
2008078622.tif 000018