(57)【要約】【課題】負荷駆動用のスイッチング素子のゲート−ソース間にクランプ回路を設けることなく、負荷駆動用のスイッチング素子として、ゲート−ソース間耐圧の低いスイッチング素子を用いる。【解決手段】ドライブ回路１１は、コンデンサ１３によって供給される電源電圧以下の振幅で信号を出力し、コンデンサ１３の端子間電圧がパワーＭＯＳＦＥＴ１０のゲート−ソース間耐圧以下となるようにコンデンサ１３の端子間電圧を固定する電位固定回路２０を備える。【選択図】図１
2008092730.tif 000002
【特許請求の範囲】
【請求項１】
入力される信号に応じてオンまたはオフすることにより負荷を駆動するスイッチング素子（１０）と、
前記スイッチング素子のソース端子の電位を基準電位として、前記スイッチング素子に前記信号を入力するドライブ回路（１１）と、
直流電源から供給される電荷を充電することにより、前記スイッチング素子のソース端子の電位を基準電位として、前記ドライブ回路に電源電圧を供給するコンデンサ（１３）と、を備えた負荷駆動回路であって、
前記ドライブ回路は、前記コンデンサによって供給される電源電圧以下の振幅で前記信号を出力するもので、
前記コンデンサの端子間電圧が前記スイッチング素子のゲート−ソース間耐圧以下となるように前記コンデンサの端子間電圧を固定する電位固定回路（２０）を備えたことを特徴とする負荷駆動回路。
【請求項２】
前記電位固定回路（２０）は、前記スイッチング素子のゲート−ソース間耐圧以下となるような定電圧を保持する定電圧回路（２１）と、
前記直流電源から前記定電圧回路に定電流を供給する定電流回路（２２）と、
制御端子が前記定電圧回路と前記定電流回路の接続点に接続され、前記直流電源から前記コンデンサに電流を供給する第１のトランジスタ（２３）と、
制御端子が前記スイッチング素子のソース端子に接続され、前記定電圧回路と直列に接続された第２のトランジスタ（２４）と、を備えたことを特徴とする請求項１に記載の負荷駆動回路。
【請求項３】
前記第１のトランジスタ（２３）と前記コンデンサ（１３）との間には、前記コンデンサから前記直流電源側へ逆流する電流を防止する第１のダイオード（１４）が設けられており、
前記電位固定回路（２０）は、前記定電圧回路（２１）と直列に、前記第２のトランジスタ側へ電流を流す第２のダイオード（２５）を備えたことを特徴とする請求項２に記載の負荷駆動回路。
【請求項４】
前記定電圧回路（２１）は、前記定電流回路にカソードが接続された定電圧ダイオード（２１ａ）によって構成されていることを特徴とする請求項２または３に記載の定電流回路。
【請求項５】
前記定電圧回路（２１）は、前記定電流回路と直列に多段接続された整流ダイオード（２１ｂ）を有し、これらの整流ダイオードの順方向降下電圧によって定電圧を保持することを特徴とする請求項２または３に記載の定電流回路。
【請求項６】
前記定電圧回路（２１）は、前記定電流回路と直列に接続された抵抗（２１ｃ）によって構成されていることを特徴とする請求項２または３に記載の定電流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子を制御して負荷を駆動する負荷駆動回路に関する。
【背景技術】
【０００２】
従来、インバータ回路や降圧型ＤＣコンバータ回路などにおいては、直列に接続されたハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴＦＥＴを用いて、負荷を駆動する負荷駆動回路が用いられる（例えば、特許文献１参照）。
【０００３】
図７に、従来の負荷駆動回路の構成例を示す。この負荷駆動回路では、ハイサイドＭＯＳＦＥＴ１０とローサイドＭＯＳＦＥＴ４０のオン、オフによって、ハイサイドＭＯＳＦＥＴ１０のソース対グランド電位が、グランド電位から直流電源ＶＢ２の電源電位の範囲内で変動する。したがって、ハイサイドパワーＭＯＳＦＥＴ１０を駆動するためには、第１ドライブ回路１１の電源の電位を、ハイサイドＭＯＳＦＥＴ１０のソース電位よりも直流電源ＶＢ１の電源電位分だけ高くする必要がある。この電源電位を第１ドライブ回路１１に印加するためにブートストラップコンデンサ１３が設けられている。このブートストラップコンデンサ１３に充電された充電電圧によって第１ドライブ回路１１が動作し、ハイサイドパワーＭＯＳＦＥＴ１０を駆動するようになっている。
【特許文献１】特開平８−１６８２６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記したような駆動回路では、ハイサイドＭＯＳＦＥＴ１０のソース対グランド電位（ハイサイドＭＯＳＦＥＴ１０とローサイドＭＯＳＦＥＴ４０の接続点の電位）が、グランド電位から第２の直流電源ＶＢ２の電源電位の範囲内で変動するため、ハイサイドＭＯＳＦＥＴ１０としては、比較的ゲート−ソース間耐圧の高いパワーＭＯＳ素子を用いる必要がある。
【０００５】
しかしながら、ゲート−ソース間耐圧の高いパワーＭＯＳ素子を用いる場合、比較的デバイス面積が大きくなってしまうという欠点がある。そこで、ゲート−ソース間耐圧の比較的低いパワーＭＯＳ素子を用いてハイサイドＭＯＳＦＥＴ１０を構成することが考えられる。しかし、このような構成では、図８のツェナーダイオード３０ａに示すような、ハイサイドＭＯＳＦＥＴ１０のゲート−ソース間電圧をクランプするためのクランプ回路３０を設ける必要が生じる。
【０００６】
しかし、このように負荷駆動用スイッチング素子１０のゲート−ソース間にクランプ回路３０を設けるようにした構成では、ドライブ回路１１から負荷駆動用スイッチング素子１０のゲートに入力される信号の電圧レベルがクランプ回路３０によってクランプされる電圧よりも大きい場合に、クランプ回路３０のツェナーダイオード３０ａに不要な電流が流れるといった問題が生じる。
【０００７】
本発明は上記点に鑑みたもので、負荷駆動用のスイッチング素子のゲート−ソース間にクランプ回路を設けることなく、負荷駆動用のスイッチング素子として、ゲート−ソース間耐圧の低いスイッチング素子を用いることを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の特徴は、入力される信号に応じてオンまたはオフすることにより負荷を駆動するスイッチング素子（１０）と、スイッチング素子のソース端子の電位を基準電位として、スイッチング素子に信号を入力するドライブ回路（１１）と、直流電源から供給される電荷を充電することにより、スイッチング素子のソース端子の電位を基準電位として、ドライブ回路に電源電圧を供給するコンデンサ（１３）と、を備えた負荷駆動回路であって、ドライブ回路は、コンデンサによって供給される電源電圧以下の振幅で信号を出力するもので、コンデンサの端子間電圧がスイッチング素子のゲート−ソース間耐圧以下となるようにコンデンサの端子間電圧を固定する電位固定回路（２０）を備えたことである。
【０００９】
このような構成では、ドライブ回路は、コンデンサによって供給される電源電圧以下の振幅で信号を出力するようになっており、コンデンサの端子間電圧がスイッチング素子のゲート−ソース間耐圧以下となるようにコンデンサの端子間電圧が固定されるので、ドライブ回路から出力される信号の振幅は、スイッチング素子のゲート−ソース間耐圧以下となり、負荷駆動用のスイッチング素子のゲート−ソース間にクランプ回路を設けることなく、負荷駆動用のスイッチング素子として、ゲート−ソース間耐圧の低いスイッチング素子を用いることができる。なお、スイッチング素子としては、パワーＭＯＳＦＥＴやＩＧＢＴを用いることができる。
【００１０】
また、本発明の第２の特徴は、電位固定回路（２０）は、スイッチング素子のゲート−ソース間耐圧以下となるような定電圧を保持する定電圧回路（２１）と、直流電源から定電圧回路に定電流を供給する定電流回路（２２）と、制御端子が定電圧回路と定電流回路の接続点に接続され、直流電源からコンデンサに電流を供給する第１のトランジスタ（２３）と、制御端子がスイッチング素子のソース端子に接続され、定電圧回路と直列に接続された第２のトランジスタ（２４）と、を備えたことである。
【００１１】
このように、電位固定回路は、スイッチング素子のゲート−ソース間耐圧以下となるような定電圧を保持する定電圧回路と、直流電源から定電圧回路に定電流を供給する定電流回路と、制御端子が定電圧回路と定電流回路の接続点に接続され、直流電源からコンデンサに電流を供給する第１のトランジスタと、制御端子がスイッチング素子のソース端子に接続され、定電圧回路と直列に接続された第２のトランジスタによって構成することができる。
【００１２】
なお、第１、第２のトランジスタとしては、ＮＰＮ型トランジスタとＰＮＰ型トランジスタを用いて構成することができるが、ＮチャネルＭＯＳＦＥＴとＰチャネルＭＯＳＦＥＴを用いて構成することもできる。
【００１３】
また、本発明の第３の特徴は、第１のトランジスタ（２３）とコンデンサ（１３）との間には、コンデンサから直流電源側へ逆流する電流を防止する第１のダイオード（１４）が設けられており、電位固定回路（２０）は、定電圧回路（２１）と直列に、第２のトランジスタ側へ電流を流す第２のダイオード（２５）を備えたことである。
【００１４】
このように、第１のトランジスタとコンデンサとの間に、コンデンサから直流電源側へ逆流する電流を防止する第１のダイオードが設けられている場合には、定電圧回路と直列に、第２のトランジスタ側へ電流を流す第２のダイオードが備えられ、この第２のダイオードの順方向降下電圧によって第１のダイオードの順方向降下電圧によるドライブ回路の電源電圧への影響がキャンセルされるので、第１のトランジスタとコンデンサとの間に第１のダイオードを備えた構成であっても、コンデンサの端子間電圧がスイッチング素子のゲート−ソース間耐圧以下となるようにコンデンサの端子間電圧を固定することができる。
【００１５】
また、本発明の第４の特徴は、定電流回路にカソードが接続された定電圧ダイオード（２１ａ）によって定電圧回路（２１）が構成されていることである。
【００１６】
このように、定電流回路にカソードが接続された定電圧ダイオードによって定電圧回路を構成することができる。
【００１７】
また、本発明の第５の特徴は、定電圧回路（２１）は、定電流回路と直列に多段接続された整流ダイオード（２１ｂ）を有し、これらの整流ダイオードの順方向降下電圧によって定電圧を保持することである。
【００１８】
このように、定電流回路と直列に多段接続された整流ダイオードの順方向降下電圧によって定電圧を保持する定電圧回路を構成することができる。
【００１９】
また、本発明の第６の特徴は、定電流回路と直列に接続された抵抗（２１ｃ）によって定電圧回路（２１）が構成されていることである。
【００２０】
このように、定電流回路と直列に接続された抵抗によって定電圧回路を構成することができる。
【００２１】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００２２】
（第１実施形態）
本発明の第１実施形態に係る負荷駆動回路の構成を図１に示す。本負荷駆動回路１は、パワーＭＯＳＦＥＴ１０、ドライブ回路１１、負荷１２、コンデンサ１３、ダイオード１４および電位固定回路２０を備えている。
【００２３】
パワーＭＯＳＦＥＴ１０は、ゲートから入力される信号に応じてオンまたはオフすることにより、直接に接続された負荷１２を駆動する。本実施形態では、負荷１２としてモータが接続されている。
【００２４】
ドライブ回路１１は、パワーＭＯＳＦＥＴ１０のソース（エミッタ）端子の電位を基準電位Ｖｇとして、パワーＭＯＳＦＥＴ１０のゲートにオン、オフ信号を出力する。
【００２５】
コンデンサ１３は、直流電源ＶＢ１から供給される電荷を充電することにより、パワーＭＯＳＦＥＴ１０のソース端子の電位を基準電位Ｖｇとして、ドライブ回路１１に電源電圧Ｖｂｓを供給する。このコンデンサ１３がいわゆるブートストラップコンデンサである。
【００２６】
なお、ドライブ回路１１は、コンデンサ１３によって供給される電源電圧（電源電圧Ｖｂｓ−基準電圧Ｖｇ）以下の振幅でパワーＭＯＳＦＥＴ１０のゲートにオン、オフ信号を出力するようになっている。
【００２７】
ダイオード１４は、コンデンサ１３から直流電源ＶＢ１側へ逆流する電流を防止するためのものである。
【００２８】
電位固定回路２０は、コンデンサ１３の端子間電圧がパワーＭＯＳＦＥＴ１０のゲート−ソース間耐圧以下となるようにコンデンサ１３の端子間電圧を固定するための回路である。電位固定回路２０は、定電圧回路２１、定電流回路２２、ＮＰＮ型トランジスタ２３、ＰＮＰ型トランジスタ２４およびダイオード２５を備えている。
【００２９】
定電圧回路２１は、パワーＭＯＳＦＥＴ１０のゲート−ソース間耐圧以下となるような定電圧を保持するための回路である。本実施形態では、一定値以上の逆方向電圧が印加されたときに大電流が流れるツェナー降伏を利用して一定電圧（ツェナー電圧）を保持する定電圧ダイオードとしてのツェナーダイオード２１ａによって構成されている。
【００３０】
定電流回路２２は、定電圧回路２１とＮＰＮ型トランジスタ２３のベース端子に定電流を供給する。
【００３１】
ＮＰＮ型トランジスタ２３は、エミッタ・フォロアとなっており、直流電源ＶＢ１からダイオード１４を介してドライブ回路１１とコンデンサ１３に電源を供給する。
【００３２】
ＰＮＰ型トランジスタ２４は、ベース端子がパワーＭＯＳＦＥＴ１０のソース端子に接続され、定電流回路２２、定電圧回路２１およびダイオード２５と直列に接続されている。
【００３３】
ダイオード２５は、ドライブ回路１１の電源電圧Ｖｂｓに対するダイオード１４の順方向降下電圧による影響をキャンセルするために設けられたものである。
【００３４】
次に、上記した構成における本負荷駆動回路１の作動について説明する。直流電源ＶＢ１と直流電源ＶＢ２からそれぞれ電源が供給されると、パワーＭＯＳＦＥＴ１０は一定期間オフ状態となり、直流電源ＶＢ１からＮＰＮ型トランジスタ２３、ダイオード１４、コンデンサ１３に電流が流れ、コンデンサ１３に電荷がチャージされる。
【００３５】
このとき、ＰＮＰ型トランジスタ２４のベース−エミッタ間電圧をＶｂｅ１、ダイオード２５の順方向降下電圧をＶＦ１、ツェナーダイオード２１ａのツェナー電圧をＶｚ、ＮＰＮ型トランジスタ２３のベース−エミッタ間電圧をＶｂｅ２、ダイオード１４の順方向降下電圧をＶＦ２とすると、コンデンサ１３の端子間電圧Ｖｃｈｇは、数式１によって表される。
【００３６】
（数１）
Ｖｃｈｇ＝Ｖｂｓ−Ｖｇ
＝（Ｖｇ＋Ｖｂｅ１＋ＶＦ１＋Ｖｚ−Ｖｂｅ２−ＶＦ２）−Ｖｇ
＝Ｖｂｅ１＋ＶＦ１＋Ｖｚ―Ｖｂｅ２−ＶＦ２
ここで、Ｖｂｅ１＝ＶＦ１＝Ｖｂｅ２＝ＶＦ２の関係が成り立つため、コンデンサ１３の端子間電圧Ｖｃｈｇは、数式２によって表される。
【００３７】
（数２）
Ｖｃｈｇ＝Ｖｚ
数式２より、コンデンサ１３の端子間電圧Ｖｃｈｇは、基準電位Ｖｇに依存することなく、ツェナーダイオード２１ａのツェナー電圧Ｖｚと等しくなることが分かる。なお、このツェナー電圧Ｖｚは、パワーＭＯＳＦＥＴ１０のゲート−ソース間耐圧以下となっているため、ドライブ回路１１には、パワーＭＯＳＦＥＴ１０のゲート−ソース間耐圧以下の電源電圧が供給されることになる。
【００３８】
また、ドライブ回路１１は、コンデンサ１３によって供給される電源電圧以下の振幅で信号を出力するようになっているため、ドライブ回路１１からパワーＭＯＳＦＥＴ１０のゲートに入力されるオン、オフ信号の振幅は、パワーＭＯＳＦＥＴ１０のゲート−ソース間耐圧以下となる。
【００３９】
なお、ドライブ回路１１は、一定期間が経過すると、ツェナーダイオード２１ａのツェナー電圧Ｖｚ以下の振幅でパワーＭＯＳＦＥＴ１０のゲートにオン、オフ信号を周期的に出力する。パワーＭＯＳＦＥＴ１０がオン状態のときに負荷１２に電流が流れ、パワーＭＯＳＦＥＴ１０がオフ状態のときにコンデンサ１３はチャージされる。
【００４０】
上記した構成によれば、ドライブ回路１１は、コンデンサによって供給される電源電圧以下の振幅で信号を出力するようになっており、電位固定回路２０によって、コンデンサの端子間電圧がパワーＭＯＳＦＥＴ１０のゲート−ソース間耐圧以下となるようにコンデンサの端子間電圧が固定されるので、ドライブ回路から出力される信号の振幅は、パワーＭＯＳＦＥＴ１０のゲート−ソース間耐圧以下となり、負荷駆動用のパワーＭＯＳＦＥＴ１０のゲート−ソース間に、図８に示したようなクランプ回路３０を設けることなく、ゲート−ソース間耐圧の低いスイッチング素子を用いてパワーＭＯＳＦＥＴ１０を構成することができる。
【００４１】
なお、本実施形態において、コンデンサ１３から直流電源ＶＢ１側へ逆流する電流を防止するためのダイオード１４が備えられており、このダイオード１４の順方向降下電圧による影響を補正するためにダイオード２５が備えられている。
【００４２】
（第２実施形態）
上記第１実施形態における定電圧回路２１は、図１に示したように、ツェナーダイオード２１ａによって構成されているが、本実施形態における定電圧回路２１は、図２に示すように、直列に接続された複数の整流ダイオード２１ｂによって構成されている。以下、上記実施形態と同一部分には同一符号を付して説明を省略し、異なる部分を中心に説明する。
【００４３】
本定電圧回路２１は、直列に多段接続された整流ダイオード２１ｂによって構成されており、これらの整流ダイオード２１ｂには、定電流回路２２から定電流が流れる。直列接続された整流ダイオード２１ｂによって構成される定電圧回路２１の端子間電圧は、各整流ダイオード２１ｂの順方向降下電圧を加算した一定電圧となり、この一定電圧によって、パワーＭＯＳＦＥＴ１０のゲート−ソース間耐圧以下となるような電圧を保持する。
【００４４】
このように、直列に多段接続された整流ダイオード２１ｂによって定電圧回路２１を構成することができる。
【００４５】
（第３実施形態）
上記第１実施形態における定電圧回路２１は、図１に示したように、ツェナーダイオード２１ａによって構成されているが、本実施形態における定電圧回路２１は、図３に示すような抵抗２１ｃによって構成されている。
【００４６】
本定電圧回路２１は、抵抗２１ｃによって構成され、この抵抗２１ｃには、定電流回路２２から定電流が流れる。したがって、抵抗２１ｃの端子間電圧は、一定電圧となり、この一定電圧によって、パワーＭＯＳＦＥＴ１０のゲート−ソース間耐圧以下となるような電圧を保持する。このように、抵抗２１ｃによって定電圧回路２１を構成してもよい。
【００４７】
（第４実施形態）
本実施形態に係る負荷駆動回路の構成を図４に示す。図１に示した第１実施形態の負荷駆動回路１は、パワーＭＯＳＦＥＴ１０と直列に接続された負荷１２を駆動する構成となっているが、本実施形態の負荷駆動回路１は、インバータ回路による負荷駆動回路として構成されている。
【００４８】
本負荷駆動回路１は、パワーＭＯＳＦＥＴ１０と直列に接続されたパワーＭＯＳＦＥＴ４０と、このパワーＭＯＳＦＥＴ４０を駆動するドライブ回路４１およびドライブ回路１１、４１を制御する制御回路１７を備え、パワーＭＯＳＦＥＴ１０とパワーＭＯＳＦＥＴ４０の接続点に接続された負荷１２を駆動する構成となっている。
【００４９】
図４に示した構成において、直流電源ＶＢ１と直流電源ＶＢ２からそれぞれ電源が供給されると、制御回路１７からの指示に応じて一定期間、パワーＭＯＳＦＥＴ４０はオン状態となり、パワーＭＯＳＦＥＴ１０はオフ状態となる。この一定期間中にコンデンサ１３は充電される。
【００５０】
そして、一定期間が経過すると、ドライブ回路１１、４１は、それぞれ制御回路１７からの指示に応じてツェナーダイオード２１ａのツェナー電圧Ｖｚ以下の振幅でパワーＭＯＳＦＥＴ１０とパワーＭＯＳＦＥＴ４０が交互にオン状態またはオフ状態となるようにオン、オフ信号によりＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御する。
【００５１】
このように、パワーＭＯＳＦＥＴ１０とパワーＭＯＳＦＥＴ４０をＰＷＭ制御することにより、負荷１２に流れる電流を制御してモータ制御を行う。
【００５２】
（第５実施形態）
本実施形態に係る負荷駆動回路を電圧降下型ＤＣＤＣ電源に適用した場合の構成を図５に示す。本負荷駆動回路１は、パワーＭＯＳＦＥＴ１０と直列に接続されたツェナーダイオード５０と、パワーＭＯＳＦＥＴ１０とツェナーダイオード５０の接続点と出力端子ＯＵＴの間に配置されたインダクタンス５１と、出力端子ＯＵＴとグランド間に配置された平滑用のコンデンサ５２と、出力端子ＯＵＴの電圧を検出する電圧検出回路５３を備えている。なお、本制御回路１７は、電圧検出回路５３によって異常電圧が検出されると、ドライブ回路１１に停止を指示する信号を出力する。
【００５３】
上記した構成において、直流電源ＶＢ１と直流電源ＶＢ２からそれぞれ電源が供給されると、一定期間、パワーＭＯＳＦＥＴ１０はオフ状態となり、直流電源ＶＢ１からＮＰＮ型トランジスタ２３、ダイオード１４、コンデンサ１３に電流が流れ、コンデンサ１３に電荷がチャージされる。そして、ドライブ回路１１には、パワーＭＯＳＦＥＴ１０のゲート−ソース間耐圧以下の電源電圧が供給される。
【００５４】
ドライブ回路１１は、一定期間が経過すると、ツェナーダイオード２１ａのツェナー電圧Ｖｚ以下の振幅でパワーＭＯＳＦＥＴ１０のゲートにオン、オフ信号を周期的に出力する。パワーＭＯＳＦＥＴ１０がオン状態のときには、図中Ａに示す経路に従って、パワーＭＯＳＦＥＴ１０からインダクタンス５１を介してコンデンサ５２に電流が流れ、パワーＭＯＳＦＥＴ１０がオフ状態のときには、図中Ｂに示す経路に従って、ツェナーダイオード５０からインダクタンス５１を介してコンデンサ５２に電流が流れる。
【００５５】
このように、パワーＭＯＳＦＥＴ１０のゲートにオン、オフ信号を周期的に出力し、出力端子ＯＵＴから定電圧が出力される。
【００５６】
（第６実施形態）
本実施形態に係る負荷駆動回路の構成を図６に示す。本負荷駆動回路１は、パワーＭＯＳＦＥＴ１０と直列に接続されたインダクタンス６０と、このインダクタンス６０と並列に接続されたツェナーダイオード６１と、ＰＮＰ型トランジスタ２４のコレクタとグランド間に配置されたダイオード６２を備えている。
【００５７】
上記した構成において、直流電源ＶＢ１と直流電源ＶＢ２からそれぞれ電源が供給されると、一定期間、パワーＭＯＳＦＥＴ１０はオフ状態となり、直流電源ＶＢ１からＮＰＮ型トランジスタ２３、ダイオード１４、コンデンサ１３に電流が流れ、コンデンサ１３に電荷がチャージされる。そして、ドライブ回路１１には、パワーＭＯＳＦＥＴ１０のゲート−ソース間耐圧以下の電源電圧が供給される。
【００５８】
そして、ドライブ回路１１は、一定期間が経過すると、ツェナーダイオード２１ａのツェナー電圧Ｖｚ以下の振幅でパワーＭＯＳＦＥＴ１０のゲートにオン、オフ信号を周期的に出力する。
【００５９】
パワーＭＯＳＦＥＴ１０がオン状態のときには、図中Ｃに示す経路に従って、パワーＭＯＳＦＥＴ１０からインダクタンス６０に電流が流れる。
【００６０】
反対に、パワーＭＯＳＦＥＴ１０がオフ状態になると、インダクタンス６０に蓄積された電磁エネルギーによりパワーＭＯＳＦＥＴ１０のソース端子の電位が負の電位となる場合がある。この場合、図中Ｄに示す経路に従って、グランドからＰＮＰ型トランジスタ２４へ電流が流れようとする。
【００６１】
ダイオード１４は、このようにグランドからＰＮＰ型トランジスタ２４のベースへ電流れようとする電流を防止するために設けられている。
【００６２】
このダイオード１４により、パワーＭＯＳＦＥＴ１０のソース端子の電位が負の電位となっても、ＰＮＰ型トランジスタ２４のコレクタからベースに向けて電流れようとする電流が防止され、ＰＮＰ型トランジスタ２４の破損を防止することができる。
【００６３】
（その他の実施形態）
上記実施形態では、スイッチング素子としてパワーＭＯＳＦＥＴを用いた例を示したがＩＧＢＴを用いてもよい。この場合、電位固定回路は、コンデンサの端子間電圧がスイッチング素子のゲート−エミッタ間耐圧以下となるようにコンデンサの端子間電圧を固定するように構成すればよい。
【００６４】
また、上記実施形態では、第１、第２のトランジスタとして、ＮＰＮ型トランジスタとＰＮＰ型トランジスタを用いて構成した例を示したが、ＮチャネルＭＯＳＦＥＴとＰチャネルＭＯＳＦＥＴを用いて構成してもよい。
【図面の簡単な説明】
【００６５】
【図１】本発明の第１実施形態に係る負荷駆動回路の構成を示す図である。
【図２】本発明の第２実施形態に係る負荷駆動回路の定電圧回路の構成を示す図である。
【図３】本発明の第３実施形態に係る負荷駆動回路の定電圧回路の構成を示す図である。
【図４】本発明の第４実施形態に係る負荷駆動回路の構成を示す図である。
【図５】本発明の第５実施形態に係る負荷駆動回路の構成を示す図である。
【図６】本発明の第６実施形態に係る負荷駆動回路の構成を示す図である。
【図７】従来の負荷駆動回路の構成を示す図である。
【図８】課題を説明するための図である。
【符号の説明】
【００６６】
１…負荷駆動回路、１０…パワーＭＯＳＦＥＴ、１１…ドライブ回路、１２…負荷、
１３…コンデンサ、１４…ダイオード、２０…電位固定回路、２１…定電圧回路、
２１ａ…ツェナーダイオード、２２…定電流回路、２３…ＮＰＮ型トランジスタ、
２４…ＰＮＰ型トランジスタ、２５…ダイオード。 
【図１】
2008092730.tif 000003
【図２】
2008092730.tif 000004
【図３】
2008092730.tif 000005
【図４】
2008092730.tif 000006
【図５】
2008092730.tif 000007
【図６】
2008092730.tif 000008
【図７】
2008092730.tif 000009
【図８】
2008092730.tif 000010