(57)【要約】【課題】撮像素子の分割領域対応の画像境界における不連続性を解消するための処理を行なう構成を実現する。【解決手段】撮像領域の分割領域各々に対応する撮像信号を個別に出力して信号処理および合成処理により出力画像を得る構成において、アナログフロントエンドのアンプのゲイン設定値に応じて、水平ＣＣＤに対するリセットゲート信号の駆動レベルを変更する。具体的には、アンプのゲイン設定値が相対的に低い場合は、リセットゲート信号の駆動レベルを下げ、アンプのゲイン設定値が相対的に高い場合は、リセットゲート信号の駆動レベルを上げる。本構成により、撮像領域の分割領域に対応する出力画像のレベル差が解消し高品質な画像を得ることができる。【選択図】図３
2008103793.tif 000002
【特許請求の範囲】
【請求項１】
撮像領域の分割領域各々に対応する撮像信号を水平ＣＣＤ（Charge Coupled Device）を介して個別に出力するＣＣＤと、
前記水平ＣＣＤの出力に対する信号処理回路であり、増幅処理を行なうアンプとデジタルデータへの変換を行なうデジタル変換部を有するアナログフロントエンド回路と、
前記水平ＣＣＤのリセット処理用のリセットゲート信号の駆動レベルの制御を行う制御部とを有し、
前記制御部は、
前記アナログフロントエンド回路内のアンプのゲイン設定値に応じて、前記リセットゲート信号の駆動レベルの制御を行う構成であり、
前記アンプのゲイン設定値が相対的に低い場合は、前記リセットゲート信号の駆動レベルを下げ、前記アンプのゲイン設定値が相対的に高い場合は、前記リセットゲート信号の駆動レベルを上げる制御を実行する構成であることを特徴とする撮像装置。
【請求項２】
前記制御部は、
前記アンプのゲイン設定値が予め定めた下限閾値より低い場合は、前記リセットゲート信号の駆動レベルを下げ、前記アンプのゲイン設定値が予め定めた上限閾値より高い場合は、前記リセットゲート信号の駆動レベルを上げる制御を実行する構成であることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記制御部は、
前記アンプのゲイン設定値と前記リセットゲート信号の駆動レベルの設定値とを対応付けたテーブルを参照して、前記アンプのゲイン設定値に応じて前記リセットゲート信号の駆動レベルを決定する処理を行う構成であることを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記アナログフロントエンド回路は、
前記リセットゲート信号の出力部としての水平ＣＣＤ駆動信号生成部を有し、
前記制御部は、前記水平ＣＣＤ駆動信号生成部に対して、前記リセットゲート信号の駆動レベルの設定情報を出力する構成であり、
前記水平ＣＣＤ駆動信号生成部は、
前記制御部から入力する前記設定情報に基づいてリセットゲート信号の駆動レベルを制御して前記水平ＣＣＤに対する出力処理を実行する構成であることを特徴とする請求項１に記載の撮像装置。
【請求項５】
前記リセットゲート信号は、前記水平ＣＣＤを構成するフローティングディフュージョンアンプ部のフローティング容量に残された電荷の中和処理を行い基準電位に復帰させるための信号であり、前記制御部は、前記アナログフロントエンド回路内のアンプのゲイン設定値に応じたリセットゲート信号の駆動レベルを決定し、駆動レベルに応じた出力パルス形状を持つリセットゲート信号を出力させる制御を行う構成であることを特徴とする請求項１に記載の撮像装置。
【請求項６】
撮像領域の分割領域各々に対応する複数の撮像信号の各々を異なる水平ＣＣＤ（Charge Coupled Device）を介して個別に出力するＣＣＤから出力される信号の制御を行う信号処理装置であり、
前記水平ＣＣＤの出力に対する信号処理回路として構成されるアナログフロントエンド回路内のアンプのゲイン設定値に応じて、前記水平ＣＣＤのリセット処理のためのリセットゲート信号の駆動レベルを決定する制御部と、
前記制御部の決定した駆動レベルに応じたリセットゲート信号を生成して前記水平ＣＣＤに対して出力する駆動信号生成部とを有し、
前記制御部は、
前記アンプのゲイン設定値が相対的に低い場合は、前記リセットゲート信号の駆動レベルを下げ、前記アンプのゲイン設定値が相対的に高い場合は、前記リセットゲート信号の駆動レベルを上げる制御を実行する構成であることを特徴とする信号処理装置。
【請求項７】
前記制御部は、
前記アンプのゲイン設定値が予め定めた下限閾値より低い場合は、前記リセットゲート信号の駆動レベルを下げ、前記アンプのゲイン設定値が予め定めた上限閾値より高い場合は、前記リセットゲート信号の駆動レベルを上げる制御を実行する構成であることを特徴とする請求項６に記載の信号処理装置。
【請求項８】
前記制御部は、
前記アンプのゲイン設定値と前記リセットゲート信号の駆動レベルの設定値とを対応付けたテーブルを参照して、前記アンプのゲイン設定値に応じて前記リセットゲート信号の駆動レベルを決定する処理を行う構成であることを特徴とする請求項６に記載の信号処理装置。
【請求項９】
前記リセットゲート信号は、前記水平ＣＣＤを構成するフローティングディフュージョンアンプ部のフローティング容量に残された電荷の中和処理を行い基準電位に復帰させるための信号であり、前記制御部は、前記アナログフロントエンド回路内のアンプのゲイン設定値に応じたリセットゲート信号の駆動レベルを決定し、駆動レベルに応じた出力パルス形状を持つリセットゲート信号を出力させる制御を行う構成であることを特徴とする請求項６に記載の信号処理装置。
【請求項１０】
撮像領域の分割領域各々に対応する複数の撮像信号の各々を異なる水平ＣＣＤ（Charge Coupled Device）を介して個別に出力するＣＣＤから出力される信号の制御を行う信号処理装置において実行する信号処理方法であり、
制御部が、前記水平ＣＣＤの出力に対する信号処理回路として構成されるアナログフロントエンド回路内のアンプのゲイン設定値に応じて、前記水平ＣＣＤのリセット処理のためのリセットゲート信号の駆動レベルを決定するレベル決定ステップと、
駆動信号生成部が、前記制御部の決定した駆動レベルに応じたリセットゲート信号を生成して前記水平ＣＣＤに対して出力する駆動信号生成ステップとを有し、
前記レベル決定ステップは、
前記アンプのゲイン設定値が相対的に低い場合は、前記リセットゲート信号の駆動レベルを下げ、前記アンプのゲイン設定値が相対的に高い場合は、前記リセットゲート信号の駆動レベルを上げる処理を実行するステップであることを特徴とする信号処理方法。
【請求項１１】
撮像領域の分割領域各々に対応する複数の撮像信号の各々を異なる水平ＣＣＤ（Charge Coupled Device）を介して個別に出力するＣＣＤから出力される信号の制御を行う信号処理装置において信号処理を実行させるコンピュータ・プログラムであり、
制御部に、前記水平ＣＣＤの出力に対する信号処理回路として構成されるアナログフロントエンド回路内のアンプのゲイン設定値に応じて、前記水平ＣＣＤのリセット処理のためのリセットゲート信号の駆動レベルを決定させるレベル決定ステップと、
駆動信号生成部に、前記制御部の決定した駆動レベルに応じたリセットゲート信号を生成して前記水平ＣＣＤに対して出力させる駆動信号生成ステップとを有し、
前記レベル決定ステップは、
前記アンプのゲイン設定値が相対的に低い場合は、前記リセットゲート信号の駆動レベルを下げ、前記アンプのゲイン設定値が相対的に高い場合は、前記リセットゲート信号の駆動レベルを上げる処理を実行させるステップであることを特徴とするコンピュータ・プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、信号処理装置、および信号処理方法、並びにコンピュータ・プログラムに関する。さらに、詳細には、撮像素子を複数に分割し分割区分毎の信号処理を行なう構成において、分割領域の境界の不連続性を解消する制御構成を持つ撮像装置、信号処理装置、および信号処理方法、並びにコンピュータ・プログラムに関する。
【背景技術】
【０００２】
例えばビデオカメラやスチルカメラなどにおける撮像素子としてＣＣＤ（Charge Coupled Device）が広く用いられている。従来の一般的なＣＣＤは、１画面分の撮影情報を多数のフォトディテクタ（ＰＤ：Photo Detector）によって受光し、光電変換によって得られる電荷信号を垂直ＣＣＤと水平ＣＣＤとによって読み出してデータストリームに変換して１つの出力チャネルから出力していた。このような１チャネル出力型のＣＣＤおよび信号処理構成について図１を参照して説明する。
【０００３】
図１に示すＣＣＤ１０は、ＣＣＤを構成する撮像素子としてのフォトディテクタ（ＰＤ）に蓄積された電荷を垂直方向に転送する垂直ＣＣＤ１１と、垂直ＣＣＤ１１により転送された電荷を水平方向に１ラインずつ転送する１つの水平ＣＣＤ１２を有する。水平ＣＣＤ１２は、各ラインに対応する電荷を蓄積する水平レジスタ１３と水平レジスタ１３の電荷を電圧に変換する出力アンプ１４を有し、出力アンプ１４の出力をアナログフロントエンド（ＡＦＥ）２１に入力する構成である。
【０００４】
アナログフロントエンド（ＡＦＥ）２１は、入力信号中のノイズ除去を実行するＣＤＳ回路、ゲイン調整を行うアンプ（ＡＭＰ）回路、ＡＤ変換を行なうデジタル変換部（ＡＤＣ）等によって構成される。アナログフロントエンド（ＡＦＥ）２１において信号処理のなされたデジタル信号は、デジタルシグナルプロセッサ（ＤＳＰ）２２においてデジタル信号に対する信号処理がなされた後、出力され、例えば図に示す出力画像３０が得られる。
【０００５】
近年、信号処理の高速化の要請やＣＣＤの構成画素数の増大に伴い、ＣＣＤの出力を複数に分割し、それぞれの出力の並列処理を行い合成して出力する構成、例えば２線出力ＣＣＤが提案されている。２線出力ＣＣＤの構成によって高速な信号処理が実現される。すなわち、１つのＣＣＤから２チャネルの出力がなされれば、１チャネル出力の場合と比較して１／２の動作周波数で出力データの信号処理を行うことができる。
【０００６】
２線出力ＣＣＤの信号処理構成について図２を参照して説明する。図２に示すＣＣＤ５０は、ＣＣＤを構成する撮像素子としてのフォトディテクタ（ＰＤ）に蓄積された電荷を垂直方向に転送する垂直ＣＣＤ（垂直レジスタ）５１と、垂直ＣＣＤ５１により転送された電荷を水平方向に１ラインずつ転送する２つの水平ＣＣＤ５２，５３を有する。第１水平ＣＣＤ５２はＣＣＤ５０を構成するフォトディテクタの左半分の出力、第２水平ＣＣＤ５３は右半分の出力を入力する。
【０００７】
第１水平ＣＣＤ５２の第１水平レジスタ５４に蓄積されたデータは、出力アンプ５６によって電荷が電圧に変換されてアナログフロントエンド（ＡＦＥ）６１に入力される。また、第２水平ＣＣＤ５３の第２水平レジスタ５５に蓄積されたデータは、出力アンプ５７によって電荷が電圧に変換されてアナログフロントエンド（ＡＦＥ）６２に入力される。
【０００８】
アナログフロントエンド（ＡＦＥ）６１，６２はそれぞれ入力信号中のノイズ除去を実行するＣＤＳ回路、ゲイン調整を行うアンプ（ＡＭＰ）回路、ＡＤ変換を行なうデジタル変換部（ＡＤＣ）によって構成される。２つのアナログフロントエンド（ＡＦＥ）６１，６２は、それぞれＣＣＤの構成画素の半分の出力データを並列に処理する。この処理によって高速な処理が実現される。
【０００９】
信号処理のなされたデータは、デジタルシグナルプロセッサ（ＤＳＰ）６３においてデジタル信号に対する信号処理および合成処理がなされた後、出力され、例えば図に示す出力画像７０が得られる。
【００１０】
図２に示す２線出力ＣＣＤの構成では、ＣＣＤの撮像領域を左右に２分割し、左右それぞれの水平ＣＣＤ５２，５３を介してデータ転送および信号処理を並列に実行することで、画像の出力スピードを向上させることが可能となる。しかし、複数の出力アンプ５６，５７、およびアナログフロントエンド（ＡＦＥ）６１，６２を使用することとなり、出力アンプやアナログフロントエンド（ＡＦＥ）６１，６２の特性の違いに基づく出力レベルの差が生じてしまう。
【００１１】
アナログフロントエンド（ＡＦＥ）６１，６２の内部には、それぞれゲイン調整を行うアンプ部（ＡＭＰ）が備えられ、アンプ部（ＡＭＰ）において信号が増幅された後、デジタル変換器（ＡＤＣ）でデジタル映像として出力される。アナログフロントエンド（ＡＦＥ）６１，６２に構成されるアンプ部（ＡＭＰ）やデジタル変換部（ＡＤＣ）の特性がまったく同じで、他に信号差を発生させる要因がなければ、出力画像７０は左右領域において差がなく、あたかもひとつの出力映像として見えるが、現実的には左右のアナログフロントエンド（ＡＦＥ）６１，６２の構成する部品の特性の差によって出力される信号に差が生じ、結果として出力画像７０は、図に示すように左右のレベル差が発生し中心を境界とする線が見えるようになる。
【００１２】
出力画像における左右の特性差の発生要因をまとめると、以下の通りに大別できる。
（１）２つの水平ＣＣＤに与えるクロックの位相差が発生している
（２）ＣＣＤの出力アンプの特性差がある
（３）ＡＦＥのゲインアンプ特性差がある
これらの特性差発生要因を除去することによって、出力画像における左右の特性差を解消することが可能と考えられる。これらの項目中、（１）は基板のトレースを厳密に管理すれば解決できる。（２）や（３）はデバイス製造上の問題に起因し、一定のばらつきを持っているのが現実である。さらに（２）は以下の２つに分けられると考えられる。
（２Ａ）水平ＣＣＤの転送特性が左右で異なる
（２Ｂ）水平ＣＣＤ最終段のフローティングディフュージョンアンプの特性が左右で異なる
【００１３】
水平ＣＣＤ最終段のフローティングディフュージョンアンプは、図２に示す出力アンプ５６，５７であり、このアンプは電荷を電圧に変換し増幅してそれぞれのアナログフロントエンド（ＡＦＥ）６１，６２に対する入力信号を生成している。出力アンプの特性は製造工程上のばらつきに依存し、アンプの特性値を完全に一致することはかなり難しい。
【００１４】
左右のレベル差を補正し、撮像領域境界を目立たなくさせるには、左右の画像出力のレベルを一致させればよい。例えば、左右領域それぞれのレベルを演算して比較し、片方のレベルを補正してもう片方のレベルに一致させる手法である。例えば、特許文献１（特許３６１９０７７号）は、この手法によるレベル制御構成を開示している。しかしながら、この方法を適用する場合は、分割された各領域の画素から相関性の高い領域、例えば左右の画像に含まれる空の領域など同一被写体を撮影した領域を選択してレベル比較を行うことが必要となる。従って、レベル制御のための処理として相関性の判定処理や、相関性の高い領域の選択処理を行なうことが必要となる。また、分割された各領域に相関性の高い画素領域を検出できない場合には、処理が不可能になるという問題がある。
【００１５】
また、特許文献２（特開２００２−２５２８０８号公報）には、左右のレベル差を補正するため、左右の各チャネルの画素データを複数ラインに亘って平均化してその差分を求めてゲイン補正値を決定して補正を行なう構成を開示している。しかし、この構成においても分割された領域の相関性を考慮した処理が必要となり、上記と同様の問題が発生する。
【００１６】
また、特許文献３（特開２００３−１４３４９１号公報）には、左右各チャネルの出力を独立に制御する制御系を設けてレベル差を小さくするように制御系の調整を行う構成を開示している。しかし、このような構成とする場合、新たな制御系を備えることが必要となり、回路規模やコストの増大という問題が発生する。
【００１７】
また、特許文献４（特開２００４−６４４０４号公報）には、撮像装置において、遮光状態での撮影を実行して、この撮影データに基づいて分割領域のレベル差を検出してレベル調整用のデータを得た後、撮影データに対してレベル調整を行なう構成が開示されている。しかし、この構成では、撮影前の制御用パラメータの取得処理が必要となるという問題がある。
【００１８】
上述したように、２線出力ＣＣＤを用いた場合、左右の水平ＣＣＤの転送特性や出力アンプ部の特性バラツキなどに基づいて出力画像の輝度レベルが左右で若干異なってしまうことがあり、撮像領域の中心部分の画像境界がはっきり現れることがある。これらの差を解消する手法については、上述のようにいくつか提案されているが、いずれも調整用データ取得、解析処理などのための付加的な構成を必要とし、また各領域に相関性の高い画素領域を検出できない場合には、処理が不可能になるというような問題がある。
【００１９】
左右の画像の差を解消する簡易な手法の１つとして、アナログフロントエンド（ＡＦＥ）６１，６２のゲイン調整を行うアンプ部（ＡＭＰ）の調整を行うことが考えられる。ゲイン設定を左右でそれぞれ調整を行い、異なる値にすることで画像の境界を極力減らすという手法である。しかし、ゲイン調整を行うアンプ部（ＡＭＰ）のゲイン特性が、アナログフロントエンド（ＡＦＥ）６１，６２を構成する２つのＬＳＩで必ずしも同じではないので、一様に明暗のある（ダイナミックレンジを広く取るような）被写体を撮像したときは境界を減らすことが難しいとされている。また、２つのゲインアンプの特性差をあらかじめ特定することは不可能であり、個別にゲイン設定を決められないという問題がある。
【特許文献１】特許３６１９０７７号公報
【特許文献２】特開２００２−２５２８０８号公報
【特許文献３】特開２００３−１４３４９１号公報
【特許文献４】特開２００４−６４４０４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
本発明は、このような問題点に鑑みてなされたものであり、複数の分割出力を持つＣＣＤからの出力信号を簡易な構成で補正を行い分割領域の境界の不連続性を解消することを可能とした撮像装置、信号処理装置、および信号処理方法、並びにコンピュータ・プログラムを提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明の第１の側面は、
撮像領域の分割領域各々に対応する撮像信号を水平ＣＣＤ（Charge Coupled Device）を介して個別に出力するＣＣＤと、
前記水平ＣＣＤの出力に対する信号処理回路であり、増幅処理を行なうアンプとデジタルデータへの変換を行なうデジタル変換部を有するアナログフロントエンド回路と、
前記水平ＣＣＤのリセット処理用のリセットゲート信号の駆動レベルの制御を行う制御部とを有し、
前記制御部は、
前記アナログフロントエンド回路内のアンプのゲイン設定値に応じて、前記リセットゲート信号の駆動レベルの制御を行う構成であり、
前記アンプのゲイン設定値が相対的に低い場合は、前記リセットゲート信号の駆動レベルを下げ、前記アンプのゲイン設定値が相対的に高い場合は、前記リセットゲート信号の駆動レベルを上げる制御を実行する構成であることを特徴とする撮像装置にある。
【００２２】
さらに、本発明の撮像装置の一実施態様において、前記制御部は、前記アンプのゲイン設定値が予め定めた下限閾値より低い場合は、前記リセットゲート信号の駆動レベルを下げ、前記アンプのゲイン設定値が予め定めた上限閾値より高い場合は、前記リセットゲート信号の駆動レベルを上げる制御を実行する構成であることを特徴とする。
【００２３】
さらに、本発明の撮像装置の一実施態様において、前記制御部は、前記アンプのゲイン設定値と前記リセットゲート信号の駆動レベルの設定値とを対応付けたテーブルを参照して、前記アンプのゲイン設定値に応じて前記リセットゲート信号の駆動レベルを決定する処理を行う構成であることを特徴とする。
【００２４】
さらに、本発明の撮像装置の一実施態様において、前記アナログフロントエンド回路は、前記リセットゲート信号の出力部としての水平ＣＣＤ駆動信号生成部を有し、前記制御部は、前記水平ＣＣＤ駆動信号生成部に対して、前記リセットゲート信号の駆動レベルの設定情報を出力する構成であり、前記水平ＣＣＤ駆動信号生成部は、前記制御部から入力する前記設定情報に基づいてリセットゲート信号の駆動レベルを制御して前記水平ＣＣＤに対する出力処理を実行する構成であることを特徴とする。
【００２５】
さらに、本発明の撮像装置の一実施態様において、前記リセットゲート信号は、前記水平ＣＣＤを構成するフローティングディフュージョンアンプ部のフローティング容量に残された電荷の中和処理を行い基準電位に復帰させるための信号であり、前記制御部は、前記アナログフロントエンド回路内のアンプのゲイン設定値に応じたリセットゲート信号の駆動レベルを決定し、駆動レベルに応じた出力パルス形状を持つリセットゲート信号を出力させる制御を行う構成であることを特徴とする。
【００２６】
さらに、本発明の第２の側面は、
撮像領域の分割領域各々に対応する複数の撮像信号の各々を異なる水平ＣＣＤ（Charge Coupled Device）を介して個別に出力するＣＣＤから出力される信号の制御を行う信号処理装置であり、
前記水平ＣＣＤの出力に対する信号処理回路として構成されるアナログフロントエンド回路内のアンプのゲイン設定値に応じて、前記水平ＣＣＤのリセット処理のためのリセットゲート信号の駆動レベルを決定する制御部と、
前記制御部の決定した駆動レベルに応じたリセットゲート信号を生成して前記水平ＣＣＤに対して出力する駆動信号生成部とを有し、
前記制御部は、
前記アンプのゲイン設定値が相対的に低い場合は、前記リセットゲート信号の駆動レベルを下げ、前記アンプのゲイン設定値が相対的に高い場合は、前記リセットゲート信号の駆動レベルを上げる制御を実行する構成であることを特徴とする信号処理装置にある。
【００２７】
さらに、本発明の信号処理装置の一実施態様において、前記制御部は、前記アンプのゲイン設定値が予め定めた下限閾値より低い場合は、前記リセットゲート信号の駆動レベルを下げ、前記アンプのゲイン設定値が予め定めた上限閾値より高い場合は、前記リセットゲート信号の駆動レベルを上げる制御を実行する構成であることを特徴とする。
【００２８】
さらに、本発明の信号処理装置の一実施態様において、前記制御部は、前記アンプのゲイン設定値と前記リセットゲート信号の駆動レベルの設定値とを対応付けたテーブルを参照して、前記アンプのゲイン設定値に応じて前記リセットゲート信号の駆動レベルを決定する処理を行う構成であることを特徴とする。
【００２９】
さらに、本発明の信号処理装置の一実施態様において、前記リセットゲート信号は、前記水平ＣＣＤを構成するフローティングディフュージョンアンプ部のフローティング容量に残された電荷の中和処理を行い基準電位に復帰させるための信号であり、前記制御部は、前記アナログフロントエンド回路内のアンプのゲイン設定値に応じたリセットゲート信号の駆動レベルを決定し、駆動レベルに応じた出力パルス形状を持つリセットゲート信号を出力させる制御を行う構成であることを特徴とする。
【００３０】
さらに、本発明の第３の側面は、
撮像領域の分割領域各々に対応する複数の撮像信号の各々を異なる水平ＣＣＤ（Charge Coupled Device）を介して個別に出力するＣＣＤから出力される信号の制御を行う信号処理装置において実行する信号処理方法であり、
制御部が、前記水平ＣＣＤの出力に対する信号処理回路として構成されるアナログフロントエンド回路内のアンプのゲイン設定値に応じて、前記水平ＣＣＤのリセット処理のためのリセットゲート信号の駆動レベルを決定するレベル決定ステップと、
駆動信号生成部が、前記制御部の決定した駆動レベルに応じたリセットゲート信号を生成して前記水平ＣＣＤに対して出力する駆動信号生成ステップとを有し、
前記レベル決定ステップは、
前記アンプのゲイン設定値が相対的に低い場合は、前記リセットゲート信号の駆動レベルを下げ、前記アンプのゲイン設定値が相対的に高い場合は、前記リセットゲート信号の駆動レベルを上げる処理を実行するステップであることを特徴とする信号処理方法にある。
【００３１】
さらに、本発明の第４の側面は、
撮像領域の分割領域各々に対応する複数の撮像信号の各々を異なる水平ＣＣＤ（Charge Coupled Device）を介して個別に出力するＣＣＤから出力される信号の制御を行う信号処理装置において信号処理を実行させるコンピュータ・プログラムであり、
制御部に、前記水平ＣＣＤの出力に対する信号処理回路として構成されるアナログフロントエンド回路内のアンプのゲイン設定値に応じて、前記水平ＣＣＤのリセット処理のためのリセットゲート信号の駆動レベルを決定させるレベル決定ステップと、
駆動信号生成部に、前記制御部の決定した駆動レベルに応じたリセットゲート信号を生成して前記水平ＣＣＤに対して出力させる駆動信号生成ステップとを有し、
前記レベル決定ステップは、
前記アンプのゲイン設定値が相対的に低い場合は、前記リセットゲート信号の駆動レベルを下げ、前記アンプのゲイン設定値が相対的に高い場合は、前記リセットゲート信号の駆動レベルを上げる処理を実行させるステップであることを特徴とするコンピュータ・プログラムにある。
【００３２】
なお、本発明のコンピュータ・プログラムは、例えば、様々なプログラム・コードを実行可能な汎用コンピュータ・システムに対して、コンピュータ可読な形式で提供する記憶媒体、通信媒体、例えば、ＣＤやＦＤ、ＭＯなどの記憶媒体、あるいは、ネットワークなどの通信媒体によって提供可能なコンピュータ・プログラムである。このようなプログラムをコンピュータ可読な形式で提供することにより、コンピュータ・システム上でプログラムに応じた処理が実現される。
【００３３】
本発明のさらに他の目的、特徴や利点は、後述する本発明の実施例や添付する図面に基づくより詳細な説明によって明らかになるであろう。なお、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。
【発明の効果】
【００３４】
本発明の一実施例の構成によれば、撮像領域の分割領域各々に対応する撮像信号を個別に出力して信号処理および合成処理を実行して出力画像を得る構成において、ＣＣＤの出力の信号処理を行なうアナログフロントエンド回路のアンプのゲイン設定値に応じて、ＣＣＤの出力信号を生成する水平ＣＣＤのリセット処理用のリセットゲート信号の駆動レベルを変更して出力する構成とした。具体的には、アンプのゲイン設定値が相対的に低い場合は、リセットゲート信号の駆動レベルを下げ、アンプのゲイン設定値が相対的に高い場合は、リセットゲート信号の駆動レベルを上げる制御を実行する。本構成により、撮像領域の分割領域各々に対応する出力画像におけるレベル差が解消し、境界の目立たない高品質な画像を得ることができる。
【発明を実施するための最良の形態】
【００３５】
以下、図面を参照しながら本発明の撮像装置、信号処理装置、および信号処理方法、並びにコンピュータ・プログラムの詳細について説明する。まず、図３を参照して、本発明の一実施例に係る撮像装置、信号処理装置の構成例について説明する。
【００３６】
図３に示すＣＣＤ１００は、先に図２を参照して説明したＣＣＤの構成と同様、複数に分割され、分割領域毎の出力構成を有する。すなわち、２線出力ＣＣＤである。ＣＣＤ１００の詳細構成について、図４を参照して説明する。
【００３７】
ＣＣＤ１００は、光電変換素子であるフォトディテクタ（ＰＤ）２００を多数有し、これらのフォトディテクタ（ＰＤ）２００に蓄積された電荷に基づく電圧信号を出力する構成となっている。ＣＣＤ１００は、１画面分の撮像領域を水平方向の中心で２分割して、それぞれ異なるチャネルから画素情報を出力する。ＣＣＤ１００は、垂直ＣＣＤ（垂直レジスタ）１０１と、１ライン分の水平ＣＣＤ１０２，１０３を有する。垂直ＣＣＤ１０１は、フォトディテクタ（ＰＤ）２００に蓄積された電荷を１ライン単位で垂直方向に転送するレジスタである。
【００３８】
水平ＣＣＤ１０２，１０３は、垂直ＣＣＤ１０１から転送されてきた１ライン分の電荷を水平レジスタ１０４，１０５に蓄積し、１画素単位で転送して電荷情報を電圧に変換して増幅する出力アンプ１０６，１０７に入力する。出力アンプ１０６，１０７は、それぞれの分割画像に対応する電荷情報を電圧信号として出力するフローティングディフュージョンアンプである。このようにＣＣＤ１００のフォトディテクタ（ＰＤ）２００の生成した画像情報は、２つの出力アンプ１０６，１０７を介した２つの出力チャネルから出力される。
【００３９】
すなわち、第１水平ＣＣＤ１０２は、左画像の領域に含まれるフォトディテクタ（ＰＤ）２００から出力される電荷情報に基づく信号を第１出力アンプ１０６を介して出力し、第２水平ＣＣＤ１０３は、右画像の領域に含まれるフォトディテクタ（ＰＤ）２００から出力される電荷情報に基づく信号を第２出力アンプ１０７を介して出力する。
【００４０】
図３に戻り、これらの出力アンプ１０６，１０７の出力信号の処理について説明する。ＣＣＤ１００の左側画像に対応する画像信号情報である第１出力アンプ１０６の出力はアナログフロントエンド（ＡＦＥ）１１０に入力される。アナログフロントエンド（ＡＦＥ）１１０は、入力信号中のノイズ除去を実行するＣＤＳ回路、ゲイン調整を行うアンプ（ＡＭＰ）、ＡＤ変換を行なうデジタル変換部（ＡＤＣ）等によって構成され、これらの各回路によって信号処理がなされ、アナログ信号から例えば１２ビットのデジタル信号（０（ｍｉｎ）〜４０９５（ｍａｘ））が生成されて、生成信号がデジタルシグナルプロセッサ（ＤＳＰ）１３０に出力される。
【００４１】
一方、ＣＣＤ１００の右側画像に対応する画像信号情報である第２出力アンプ１０７の出力はアナログフロントエンド（ＡＦＥ）１２０に入力される。アナログフロントエンド（ＡＦＥ）１２０も、入力信号中のノイズ除去を実行するＣＤＳ回路、ゲイン調整を行うアンプ（ＡＭＰ）、ＡＤ変換を行なうデジタル変換部（ＡＤＣ）等によって構成され、これらの各回路によって信号処理がなされ、例えば１２ビットのデジタル信号（０（ｍｉｎ）〜４０９５（ｍａｘ））が生成されて生成信号がデジタルシグナルプロセッサ（ＤＳＰ）１３０に出力される。
【００４２】
デジタルシグナルプロセッサ（ＤＳＰ）１３０は、２つのアナログフロントエンド（ＡＦＥ）１１０，１２０からのデジタル信号の合成および信号処理により、１つのレーム画像を生成し、出力画像１５０を出力する。
【００４３】
本発明の撮像装置、信号処理装置の構成では、制御部１４０が、２つのアナログフロントエンド（ＡＦＥ）１１０，１２０に制御信号を出力する構成となっている。制御部１４０が、２つのアナログフロントエンド（ＡＦＥ）１１０，１２０に出力する制御信号は、以下の２つの信号である。
（１）ゲイン制御信号：アナログフロントエンド（ＡＦＥ）１１０，１２０のゲイン調整用のアンプ（ＡＭＰ）の設定値
（２）ＲＧ制御信号：アナログフロントエンド（ＡＦＥ）１１０，１２０を介して各水平ＣＣＤ１０２，１０３に対して入力される制御信号中のリセットゲート（ＲＧ）信号の駆動レベル値（駆動能力値）
これらの各制御信号を出力する。
【００４４】
図５に２つのアナログフロントエンド（ＡＦＥ）１１０，１２０の構成および制御部１４０の出力信号を説明する図を示す。アナログフロントエンド（ＡＦＥ）１１０は、入力信号中のノイズ除去を実行するＣＤＳ１１１、ゲイン調整を行うアンプ（ＡＭＰ）１１２、ＡＤ変換を行なうデジタル変換部（ＡＤＣ）１１３を有し、第１水平ＣＣＤ１０２の電荷情報に基づく出力アンプ１０６の出力を入力してアナログ信号から例えば１２ビットのデジタル信号（０（ｍｉｎ）〜４０９５（ｍａｘ））を生成して、生成信号をデジタルシグナルプロセッサ（ＤＳＰ）１３０に出力する。
【００４５】
アナログフロントエンド（ＡＦＥ）１１０は、さらに、第１水平ＣＣＤ駆動信号生成部１１４を有する。第１水平ＣＣＤ駆動信号生成部１１４は、第１水平ＣＣＤ１０２に蓄積されたレジスタ値としての電荷の掃きだし等のタイミング制御、リセット信号等を第１水平ＣＣＤ１０２に対して出力する。第１水平ＣＣＤ１０２には、１つのフレーム画像中の１水平ラインの左半分の電荷情報が、ライン毎に順次蓄積され、この電荷情報を順次、出力アンプ１０６を介して出力させることが必要であり、第１水平ＣＣＤ駆動信号生成部１１４は、このタイミング制御信号、およびレジスタのリセット信号としてのリセットゲート（ＲＧ）信号を出力する。
【００４６】
同様に、もう一方の右側のアナログフロントエンド（ＡＦＥ）１２０も、入力信号中のノイズ除去を実行するＣＤＳ１２１、ゲイン調整を行うアンプ（ＡＭＰ）１２２、ＡＤ変換を行なうデジタル変換部（ＡＤＣ）１２３を有し、第２水平ＣＣＤ１０３の電荷情報に基づく出力アンプ１０７の出力を入力してアナログ信号から例えば１２ビットのデジタル信号（０（ｍｉｎ）〜４０９５（ｍａｘ））を生成して、生成信号をデジタルシグナルプロセッサ（ＤＳＰ）１３０に出力する。
【００４７】
アナログフロントエンド（ＡＦＥ）１２０の第２水平ＣＣＤ駆動信号生成部１２４は、第２水平ＣＣＤ１０３に蓄積されたレジスタ値としての電荷の掃きだし等のタイミング制御、リセット信号等を第２水平ＣＣＤ１０３に対して出力する。第２水平ＣＣＤ１０３も、１つのフレーム画像中の１水平ラインの左半分の電荷情報が、ライン毎に順次蓄積され、この電荷情報を順次、出力アンプ１０７を介して出力させることが必要であり、第２水平ＣＣＤ駆動信号生成部１２４は、このタイミング制御信号、および水平ＣＣＤのリセット信号としてのリセットゲート（ＲＧ）信号を出力する。
【００４８】
制御部１４０は、前述したように、２つのアナログフロントエンド（ＡＦＥ）１１０，１２０に制御信号を出力する。すなわち、
（１）ゲイン制御信号（ゲイン設定値）：アナログフロントエンド（ＡＦＥ）１１０，１２０のゲイン調整用のアンプ（ＡＭＰ）１１２，１２２の設定値
（２）ＲＧ制御信号（ＲＧ駆動レベル設定値）：アナログフロントエンド（ＡＦＥ）１１０，１２０を介して各水平ＣＣＤ１０２，１０３に対して入力される制御信号中のリセットゲート（ＲＧ）信号の駆動レベル（能力）値
これらの各制御信号を出力する。
【００４９】
制御部１４０は、ＲＧ駆動レベル設定値を、アナログフロントエンド（ＡＦＥ）１１０，１２０のアンプ１１２，１２２のゲイン設定値に基づいて決定して出力する。アナログフロントエンド（ＡＦＥ）１１０，１２０の内部のアンプ（ＡＭＰ）１１２，１２２のゲイン設定値は、例えば出力画像を観察しながら任意の設定が可能である。例えばＰＣ等の入力部１６０を介してゲイン設定を行うことが可能な構成であり、出力画像の画面が明るい場合はゲインを下げ、出力画像の画面が暗い場合は、ゲインを上げる等のゲイン調整処理が行なわれる。
【００５０】
制御部１４０は、ゲイン設定値に基づいてＲＧ駆動レベル設定値を決定し、ゲイン設定値と、ＲＧ駆動レベル設定値を、それぞれゲイン制御信号、ＲＧ制御信号としてアナログフロントエンド（ＡＦＥ）１１０，１２０に出力する。アナログフロントエンド（ＡＦＥ）１１０，１２０は、それぞれ制御部１４０から入力するゲイン制御信号に基づいて、アナログフロントエンド（ＡＦＥ）１１０，１２０のアンプ（ＡＭＰ）１１２，１２２のゲインを設定し、さらに、ＲＧ駆動レベル設定値に基づくレベルの設定されたＲＧ信号（リセットゲート信号）を駆動信号として、それぞれ、アナログフロントエンド（ＡＦＥ）１１０，１２０の第１水平ＣＣＤ駆動信号生成部１１４、第２水平ＣＣＤ駆動信号生成部１２４を介して、第１水平ＣＣＤ１０２、および第２水平ＣＣＤ１０３に出力する。
【００５１】
前述したように、制御部１４０は、ＲＧ駆動レベル設定値をゲイン設定値に基づいて決定して出力する。この決定は、例えば、制御部１４０の保持するテーブルあるいは算出式に基づいて行なわれる。制御部１４０は、例えば図６に示すような関係に基づいて、ゲイン設定値に対応するＲＧ駆動レベル設定値を決定する。
【００５２】
すなわち、図６に示すように、アナログフロントエンド（ＡＦＥ）１１０，１２０のアンプ（ＡＭＰ）１１２，１２２のゲイン設定値が低い場合は、ＲＧ駆動レベルを相対的に低い値として、アナログフロントエンド（ＡＦＥ）１１０，１２０のアンプ（ＡＭＰ）１１２，１２２のゲイン設定値が高い場合は、ＲＧ駆動レベルを相対的に高い値とする。図６に示す例では、
アンプ（ＡＭＰ）のゲイン：０〜１８ｄＢに対して、
ＲＧ駆動レベルを８．６ｍＡ〜６０．２ｍＡ
とする設定でアンプ（ＡＭＰ）のゲインに応じてＲＧ駆動レベルを決定している。
【００５３】
このように、制御部１４０は、アナログフロントエンド（ＡＦＥ）１１０，１２０のアンプ（ＡＭＰ）１１２，１２２のゲイン設定値が低い場合は、ＲＧ駆動レベルを相対的に低い値として、アナログフロントエンド（ＡＦＥ）１１０，１２０のアンプ（ＡＭＰ）１１２，１２２のゲイン設定値が高い場合は、ＲＧ駆動レベルを相対的に高い値とした制御信号をアナログフロントエンド（ＡＦＥ）１１０，１２０に出力する。
【００５４】
なお、図６に示す図では、ゲイン設定値の個々の値に応じてＲＧ駆動レベルを異なる値に設定する例を示しているが、ＲＧ駆動レベルを数段階のレベルに設定する構成としてもよい。例えば図７に示すように、ＲＧ駆動レベルを２段階のレベル（ＨＩＧＨ（高）ＬＯＷ（低））に設定する構成として、
（ａ）ゲイン設定値が上限閾値（ＨＩ＿ＴＨ）以上である場合は、ＲＧ駆動レベルをＨＩＧＨ（高）に設定、
（ｂ）ゲイン設定値が下限閾値（ＬＯＷ＿ＴＨ）以下である場合は、ＲＧ駆動レベルをＬＯＷ（低）に設定、
（ｃ）その他の場合は、変更せず現設定を維持する
このように閾値に応じて段階的にＲＧ駆動レベルを変更する構成としてもよい。
【００５５】
上述のように、本発明の構成では、アナログフロントエンド（ＡＦＥ）１１０，１２０のアンプ（ＡＭＰ）１１２，１２２のゲイン設定値に応じてＲＧ駆動レベルを変更した制御を行う。この制御構成によって、出力画像の左右のレベル差が解消され、境界の目立たない高品質な画像を得ることができる。具体的には、図３、図５に示す制御部１４０が、アナログフロントエンド（ＡＦＥ）１１０，１２０のアンプ（ＡＭＰ）１１２，１２２のゲイン設定値を参照し、ゲイン設定値に応じてＲＧ駆動レベルを決定する。例えば、ゲイン設定値が予め定めた下限閾値より低い場合は、リセットゲート信号の駆動レベルを下げ、アンプのゲイン設定値が予め定めた上限閾値より高い場合は、リセットゲート信号の駆動レベルを上げる制御を実行する。あるいは、制御部１４０は、アナログフロントエンド（ＡＦＥ）のアンプのゲイン設定値とリセットゲート信号の駆動レベルの設定値とを対応付けたテーブルを参照して、アンプのゲイン設定値に応じてリセットゲート信号の駆動レベルを決定する処理を行う。
【００５６】
なお、図５に示す構成において制御部１４０は、アナログフロントエンド（ＡＦＥ）１１０，１２０に構成されている水平ＣＣＤ駆動信号生成部１１４，１２４に対して、リセットゲート信号の駆動レベルの設定情報を出力し、水平ＣＣＤ駆動信号生成部１１４，１２４が、制御部１４０から入力する設定情報に基づいてリセットゲート信号の駆動レベルを制御して水平ＣＣＤに対するＲＧ信号の出力処理を実行する。
【００５７】
次に、このような制御によって、左右のレベル差が解消される理由について説明する。まず、２線出力ＣＣＤにおいて、各出力チャネルの画像における領域境界の出現原因の解析処理について図８〜図１３を参照して説明する。
【００５８】
解析処理は、図８に示す撮像装置３００を用いて行なった、この撮像装置は、先に図３を参照して説明したと同様の２線出力ＣＣＤ３０１を持つ撮像装置である。左右各水平ＣＣＤからの出力が出力アンプを介してそれぞれ個別のアナログフロントエンド（ＡＦＥ）３０２，３０３に入力され、デジタルデータとしてＤＳＰに入力され、ＤＳＰからの出力画像３１０が得られる。アナログフロントエンド（ＡＦＥ）３０２，３０３は同じ仕様のＩＣである。このＩＣは入力信号の処理を実行するＣＤＳ，ＡＭＰ，ＡＤＣを有するとともに水平ＣＣＤ駆動用の信号生成ジェネレータであるＣＣＤ駆動信号生成部を有している。なお実際にはＣＣＤ出力後にはエミッタ回路があって、インピーダンスを下げた信号がアナログフロントエンド（ＡＦＥ）３０２，３０３に入力される。
【００５９】
特別な処理を行なわない場合の出力画像３１０は、図に示すように、左領域画像３１１と、右領域画像３１２とで輝度レベルに差が発生し左右画像の境界が認識可能な画像となってしまっている。すなわち左画面が暗く右画面が明るくなり、左右の撮像領域境界が発生してしまっている。なお、アナログフロントエンド（ＡＦＥ）３０２，３０３のアンプ（ＡＭＰ）のゲインの設定値は２７ｄＢである。
【００６０】
図９は、アナログフロントエンド（ＡＦＥ）３０２，３０３に共通のＣＣＤ出力を入力した例である。図９に示すように、アナログフロントエンド（ＡＦＥ）３０２，３０３の双方に左画像に相当する画像信号を出力する第１水平ＣＣＤの出力を供給して処理を実行して出力画像３２０を得た。この結果の出力画像３２０は、左右対称の画像となり、左領域画像３２１と、右領域画像３２２とで輝度レベルに差が発生していない。
【００６１】
図１０は、左右の水平ＣＣＤに対して入力する駆動信号を共通にした構成である。この結果の出力画像３３０は、図に示すように、左領域画像３３１と、右領域画像３３２とで輝度レベルに差が発生し左右画像の境界が認識可能な画像となってしまっている。すなわち左画面が暗く右画面が明るくなり、左右の撮像領域境界が発生してしまっている。
【００６２】
図１１、図１２は、水平ＣＣＤに入力するＲＧの駆動能力を変化させた例である。図１１は水平ＣＣＤに入力するＲＧの駆動能力を高くした場合、図１２は水平ＣＣＤに入力するＲＧの駆動能力を低くした場合の例である。図１１に示すＲＧの駆動能力を高くした場合、出力画像３４０では、左領域画像３４１と、右領域画像３４２とで輝度レベルに差があまり発生していないが、図１２に示すＲＧの駆動能力を低くした場合、出力画像３５０は、左領域画像３５１と、右領域画像３５２とで輝度レベルに差が発生しており境界が認識できる画像となっている。
【００６３】
さらに、図１３は、図１１と同様、ＲＧの駆動能力を高くし、さらに、撮像装置のレンズを開いてアナログフロントエンド（ＡＦＥ）３０２，３０３のアンプ（ＡＭＰ）のゲインを低く（０ｄＢ）に設定した例である。この場合、出力画像３６０では、他のレベル差とは逆に左領域画像３６１が、右領域画像３６２よりやや輝度レベルが高く（明るく）なっている
【００６４】
これら、図８〜図１３に示すそれぞれの処理結果について考察する。
図８に示す特に処理を加えない通常の状態の出力画像３１０は、中心部に境界がくっきり確認できるのがわかる。
図９に示す２つのＡＦＥに共通の信号を入力した場合の出力画像３２０は、左右偏差はほとんど確認できない。なお、図９に示す出力画像３２０で左右対称映像になっているのは、ＤＳＰで右側入力信号をラインごとにいったんメモリに保存し、最後に入った信号から先に送り出しているためである（ＬＩＦＯ）。２つのＡＦＥに入力される信号は共通なので、ＡＦＥのばらつきが原因で左右差を発生させていることは少ないということを示している。
図１０に示す左右の水平ＣＣＤに対して同じ駆動信号を入力した場合の出力画像３３０は、左右偏差が見られるので、左右の水平ＣＣＤの出力であるＣＣＤｏｕｔ１／ＣＣＤｏｕｔ２の信号出力の時点で差が発生していると考えられる。
【００６５】
これら、図８、図９、図１０の結果から、左右偏差を発生させるもっとも大きな要因は左右の水平ＣＣＤの特性差にあると考えられる。水平ＣＣＤ特性を決める要因は大きく分けて２つあると考えられる。
要因Ａ：水平ＣＣＤの転送特性が左右で異なる
要因Ｂ：水平ＣＣＤ最終段の出力アンプ（フローティングディフュージョンアンプ）の特性が左右で異なる
【００６６】
図１０に示すように、同じ水平駆動信号を左右の水平ＣＣＤに入力してもその出力画像３３０にはレベル差が発生していることから、上記要因Ａのように、水平ＣＣＤの転送特性に起因しているとは考えにくい。そこで、図１１、図１２に示すように、ＲＧ（リセットゲート）駆動信号レベルを変化させてみた。
【００６７】
図１１は、ＲＧの駆動能力を高くした場合であり、出力画像３４０では、左領域画像３４１と、右領域画像３４２とで輝度レベルに差があまり発生していないが、図１２に示すＲＧの駆動能力を低くした場合、出力画像３５０は、左領域画像３５１と、右領域画像３５２とで輝度レベルに差が発生しており逆に境界が強く現れた。また図１３ではＲＧのドライブ能力は図１１と同じく高いレベルとし、被写体が明るい場合でゲインを０ｄＢに戻した場合である。図１２のように被写体が暗いばあいは、左画面が右画面に比べて暗かったが、この図１３に示す被写体が明るい場合の例では、逆に左画面の方が若干明るくなっている。
【００６８】
また水平ＣＣＤに対する駆動信号としては、電荷の出力、リセット当の各制御タイミング毎に様々な信号（Ｈ１／Ｈ２／ＨＬ／ＲＧ）が水平ＣＣＤ駆動信号生成部から入力されるが、これらのＨ１／Ｈ２／ＨＬ／ＲＧの立ち上がり・立下り波形の位相を２６０ｐｓｅｃ単位で調節してみたが、境界差がさらに強調されたり、縦筋ノイズが発生したりしてこれ以上画質が改善することはなかった。
【００６９】
以上、図１１、図１２、図１３の結果から、ＣＣＤの出力レベルは左右の各水平ＣＣＤの出力アンプ（フローティングディフュージョンアンプ）特性のばらつきによって大きな影響を受け、左右の撮像領域境界が発生すると推定され、これを解決する手段として、被写体が暗く転送電荷量が小さい場合にはＲＧの駆動能力をあげ、逆に明るく転送電荷量が大きい場合には駆動能力を下げることで、左右のアンプ特性差を補正し、境界を見えにくくすることできると判断される。
【００７０】
すなわち、図１１、図１２に示すように、図１３に比較して被写体が暗く転送電荷量が小さい場合は、図１１に示すように、ＲＧの駆動能力をあげる処理が、左右のレベル差を解消するために有効であり、図１３に示すように写体が明るく転送電荷量が大きい場合は、左右のバランスが逆、すなわち、被写体が相対的に暗い場合の図１２に示す左右画像のバランスと逆に、逆に左画面の方が若干明るくなる現象があり、ＲＧの駆動能力を下げる処理が、左右のレベル差を解消するために有効であると判断できる。
【００７１】
なお、被写体が暗く転送電荷量が小さい場合は、アナログフロントエンド（ＡＦＥ）のアンプ（ＡＭＰ）のゲインは比較的高く設定され、一方、被写体が明るく転送電荷量が大きい場合は、アナログフロントエンド（ＡＦＥ）のアンプ（ＡＭＰ）のゲインは比較的低く設定される。
【００７２】
本発明の処理構成では、このアンプ（ＡＭＰ）のゲイン設定に応じて、ＲＧの駆動能力を変更する。具体的には、図６、図７を参照して説明したように、
被写体が暗くアンプ（ＡＭＰ）のゲインが高い場合は、ＲＧの駆動能力を上げる、
被写体が明るくアンプ（ＡＭＰ）のゲインが低い場合は、ＲＧの駆動能力を下げる、
これらの処理によって、出力画像における左右のレベル差を解消する。
【００７３】
次に、図１４〜図１８を参照して、水平ＣＣＤに対するリセットゲート（ＲＧ）信号の入力による具体的な処理について説明する。図１４は、水平ＣＣＤの出力信号レベルの時間的推移を示している。横軸が時間（ｔ）であり、縦軸が水平ＣＣＤに蓄積された電荷量としての電位（Ｖ）である。図１４（Ａ）に示す水平ＣＣＤの基準電位Ａに対して、出力により電位が低下し電位Ｂとなる。このときの転送電荷量［Ａ−Ｂ］が、画素の信号として出力される。
【００７４】
アナログフロントエンド（ＡＦＥ）の水平ＣＣＤ駆動信号生成部から出力されるリセットゲート（ＲＧ）信号は、画素信号出力後に低下した電位Ｂから基準電位Ａに戻す信号として水平ＣＣＤに入力される。ところが、リセットゲート（ＲＧ）信号の入力後においても水平ＣＣＤの出力アンプ部のフローティング容量の特性によっては電荷が残ることがあり、出力アンプ部のフローティング容量に残された電荷分だけ基準電位が高くなってしまうことがある。結果として、図１４（Ｂ）に示すように基準電位がＡ'となってしまう。このとき、出力レベルは［Ａ'−Ｂ］となってしまい、
Ａ'−Ｂ＞Ａ−Ｂ
であるので、出力レベルが高くなるという現象が発生する。
【００７５】
図１５、図１６を参照して、水平ＣＣＤにおけるＲＧ信号に基づくリセット動作と電荷の充放電について説明する。水平ＣＣＤと出力アンプ部の仕組みを図１５（Ａ）に示す。水平ＣＣＤに蓄積される電荷は、図１５（Ａ）に示すフローティング容量Ｃｓｓに蓄積され、フローティング容量Ｃｓｓに充電された電荷に相当する電圧が出力アンプの出力信号として出力される。ＲＧはリセットゲート信号、ＲＤは、リセットゲート電位を示している。図１５〜図１６に示すＴ０，Ｔ１，Ｔ２，Ｔ'０の各図は、リセットゲート信号の入力前後における水平ＣＣＤの出力アンプの状態遷移を示している。各時刻の状態について説明する。
【００７６】
［時刻Ｔ０］
時刻Ｔ０は、ＲＧでリセットされた直後の状態を示している。出力アンプ前の水平レジスタ（水平ＣＣＤ内のレジスタ）には次の信号電荷Ｑが存在している。このとき、出力アンプのフローティング容量Ｃｓｓはリセットゲート電位ＲＤと同電位を示している。
【００７７】
［時刻Ｔ１］
時刻Ｔ１は、信号電荷Ｑが出力アンプ部のフローティング容量Ｃｓｓに流れ込む状態の図である。この電荷の流れ込みの結果、電荷量Ｑに相当する｜ΔＶ｜＝｜Ｑ／Ｃｓｓ｜だけ電位が上がる。ΔＶは増幅回路によって出力信号として出力される。
【００７８】
［図１６に示す時刻Ｔ２］
図１６に示す時刻Ｔ２は、ＲＧリセット動作開始時の図である。
ＲＧ端子がオンすると電源ＲＤ端子から電荷（＋）が注入され、Ｃｓｓの電位が基準電位Ａまで中和される。このようにリセットゲート（ＲＧ）信号は、フローティングディフュージョンアンプ部のフローティング容量に残された電荷の中和処理を行い基準電位に復帰させるための信号として利用される。
【００７９】
しかし、このとき電源ＲＤ端子からの電荷（＋）注入によるＣｓｓ電位の中和が十分に実行されずにリセット処理が完了してしまうと、図１６に示す時刻Ｔ０'の状態、すなわち、基準電位はＡ'＞Ａとなり、基準電位が高い値に設定されることになる。
この状態における電位Ａ'は、先に図１４を参照して説明した図１４（Ｂ）に示す基準電位Ａ'に相当する。
【００８０】
２線出力ＣＣＤでは、図３を参照して説明したように左右の２つの出力アンプを用いており、これらの出力アンプのフローティング容量Ｃｓｓの充放電特性を完全に一致させることは難しい。このため、左右同じ被写体照度で撮影し、左右撮像領域の電荷量が一致したとしても、各水平ＣＣＤの出力アンプ部のフローティングディフュージョンアンプ特性が異なると、ＲＧパルスの立ち上がり時間によっては片側だけの出力アンプの電荷の残りが発生して、リセット後の基準電位の差が発生し、その後の出力信号に差が生ずることになる。
【００８１】
特に被写体照度が暗く、ＣＣＤ出力電位差が小さい場合は、アナログフロントエンド（ＡＦＥ）のアンプのゲインが大きく設定されることになり、この結果、わずかの電荷残りの影響が増幅されてさらに差が大きくなり、出力画像におけるレベル差となって現れやすい。よって、アナログフロントエンド（ＡＦＥ）のアンプのゲインを高く（アップ）する場合（通常は被写体照度が暗い場合）は、リセットゲート（ＲＧ）パルスの駆動能力を上げて残留電荷を強力に掃きさり、左右の出力アンプの基準電位をＲＤ電位にできるだけ揃えることで左右のレベル差を少なくすることができる。
【００８２】
一方、被写体が明るく、フローティング容量として蓄積される電荷が多い場合はＲＧパルスがオンしたときにＲＤ電位で中和して基準電位にリセットされるまでの時間が長く必要となる。従って、ＲＧパルスの駆動能力を暗いときよりも比較的弱くしておくことで、基準電位までに到達する時間を早くすることができる。これを図１７に示す。
【００８３】
図１７は、水平ＣＣＤを介する出力アンプの出力波形を示している。図１７（Ａ）が暗い画像であり、（Ｂ）が明るい画像の場合である。それぞれ、リセットゲート（ＲＧ）信号の駆動レベルを高く設定した場合と、低く設定した場合の出力アンプの出力波形の遷移を示している。
【００８４】
図１７（Ａ）に示す暗い画像に対しては、信号出力が完了した時点（ｐａ１）からリセットゲート信号によって基準電位に設定される時間（ｐａ２）は、リセットゲート（ＲＧ）信号の駆動レベルを高く設定した場合の方が早い。一方、図１７（Ｂ）に示す明るい画像に対しては、信号出力が完了した時点（ｐｂ１）からリセットゲート信号によって基準電位に設定される時間（ｐｂ２）は、リセットゲート（ＲＧ）信号の駆動レベルを低く設定した場合の方が早い。
【００８５】
図１８にＲＧ信号のリセットゲート（ＲＧ）信号の駆動レベルの高低による信号の差異を示す。リセットゲート（ＲＧ）信号の駆動レベルを高くした場合は、所定の電位までに到達する時間が早いがオーバーシュートが存在する。すなわち、基準電位までに戻すまでの電荷注入スピードが早いがオーバーシュートが発生する。一方、リセットゲート（ＲＧ）信号の駆動レベルを低くした場合は、所定の電位までに到達する時間が比較的ゆっくり、すなわち、基準電位までに戻すまでの電荷注入スピードが遅いがオーバーシュートの発生はほとんどない。図１８に示す時間ｔ１＞ｔ２の差がある。
【００８６】
図５に示す構成において、制御部１４０は、アナログフロントエンド１１０，１２０内のアンプ１１２，１２２のゲイン設定値に応じたリセットゲート信号の駆動レベルを決定し、駆動レベルに応じた出力パルス形状を持つリセットゲート信号を出力させる制御を行う。
【００８７】
図１７（Ａ）に示す暗い画像に対しては、信号出力が完了した時点（ｐａ１）からリセットゲート信号によって基準電位に設定される時間（ｐａ２）は、リセットゲート（ＲＧ）信号の駆動レベルを高く設定した場合の方が、オーバーシュートを考慮しても早くなる。一方、図１７（Ｂ）に示す明るい画像に対しては、信号出力が完了した時点（ｐｂ１）からリセットゲート信号によって基準電位に設定される時間（ｐｂ２）は、リセットゲート（ＲＧ）信号の駆動レベルを低く設定し、オーバーシュートを発生させない処理として実行した方が早くなる。
【００８８】
このように、本発明の構成では、アナログフロントエンドのアンプのゲイン設定値に応じてリセットゲート（ＲＧ）信号の駆動レベルを変更することで、素祐の画像のバランスを合わせ境界が目立たない高品質の画像を出力する構成を実現している。具体的には、図６、図７を参照して説明したように、
被写体が暗くアンプ（ＡＭＰ）のゲインが高い場合は、ＲＧの駆動能力を上げる、
被写体が明るくアンプ（ＡＭＰ）のゲインが低い場合は、ＲＧの駆動能力を下げる、
これらの処理によって、左右のレベル差を解消している。
【００８９】
図１９に示すフローチャートを参照して本発明の撮像装置、あるいは信号処理装置において実行するリセットゲート（ＲＧ）信号の制御シーケンスについて説明する。図１９に示す処理は、図３に示す装置構成における制御部１４０の実行する処理シーケンスである。また、この処理フローにおいては、先に図７を参照して説明したＨＩＧＨ，ＬＯＷ２段階のリセットゲート（ＲＧ）信号の切り替え制御を行うシーケンスである。
【００９０】
まず、ステップＳ１０１において、アンプゲインの設定値を入力する。これは、アナログフロントエンド（ＡＦＥ）内のアンプ（ＡＭＰ）のゲイン設定値であり、例えば出力画像を観察しながら入力される値である。
画像が暗い場合は、ゲインは高く設定され、
画像が明るい場合は、ゲインは低く設定される。
【００９１】
ステップＳ１０２において、設定されたゲイン［ＧＡＩＮ］の値と予め設定されたゲインの下限閾値［ＬＯＷ＿ＴＨ］を比較し、
ＧＡＩＮ＜ＬＯＷ＿ＴＨ
が成立するか否かを判定する。
ＧＡＩＮ＜ＬＯＷ＿ＴＨ
が成立する場合は、ステップＳ１０３に進み、リセットゲート（ＲＧ）駆動レベル（能力）を下げる処理を実行する。
【００９２】
ステップＳ１０２において、
ＧＡＩＮ＜ＬＯＷ＿ＴＨ
が成立しない場合は、ステップＳ１０４に進み、設定されたゲイン［ＧＡＩＮ］の値と予め設定されたゲインの上限閾値［ＨＩ＿ＴＨ］を比較し、
ＧＡＩＮ＞ＨＩ＿ＴＨ
が成立するか否かを判定する。
ＧＡＩＮ＞ＨＩ＿ＴＨ
が成立する場合は、ステップＳ１０５に進み、リセットゲート（ＲＧ）駆動レベル（能力）を上げる処理を実行する。
【００９３】
また、ステップＳ１０４において、
ＧＡＩＮ＞ＨＩ＿ＴＨ
が成立しない場合は、ステップＳ１０６に進み、リセットゲート（ＲＧ）駆動レベル（能力）を現状のまま変更せず維持する処理を実行する。
【００９４】
これらの処理を画像出力時に継続的に実行することで、明るい画像の場合（ＡＦＥのアンプのゲインが小さい場合）は、リセットゲート（ＲＧ）駆動レベル（能力）が低く抑えられ、暗い画像の場合（ＡＦＥのアンプのゲインが大きい場合）は、リセットゲート（ＲＧ）駆動レベル（能力）が高く設定されることになり、結果として、水平ＣＣＤの出力アンプの電荷掃きだしがスムーズに行なわれ、左右の画像の差分の発生が抑制され、境目のめだたない高品質な画像を出力することができる。
【００９５】
以上、特定の実施例を参照しながら、本発明について詳解してきた。しかしながら、本発明の要旨を逸脱しない範囲で当業者が該実施例の修正や代用を成し得ることは自明である。すなわち、例示という形態で本発明を開示してきたのであり、限定的に解釈されるべきではない。本発明の要旨を判断するためには、特許請求の範囲の欄を参酌すべきである。
【００９６】
また、明細書中において説明した一連の処理はハードウェア、またはソフトウェア、あるいは両者の複合構成によって実行することが可能である。ソフトウェアによる処理を実行する場合は、処理シーケンスを記録したプログラムを、専用のハードウェアに組み込まれたコンピュータ内のメモリにインストールして実行させるか、あるいは、各種処理が実行可能な汎用コンピュータにプログラムをインストールして実行させることが可能である。
【００９７】
例えば、プログラムは記録媒体としてのハードディスクやＲＯＭ（Read Only Memory)に予め記録しておくことができる。あるいは、プログラムはフレキシブルディスク、ＣＤ−ＲＯＭ(Compact Disc Read Only Memory)，ＭＯ(Magneto optical)ディスク，ＤＶＤ(Digital Versatile Disc)、磁気ディスク、半導体メモリなどのリムーバブル記録媒体に、一時的あるいは永続的に格納（記録）しておくことができる。このようなリムーバブル記録媒体は、いわゆるパッケージソフトウエアとして提供することができる。
【００９８】
なお、プログラムは、上述したようなリムーバブル記録媒体からコンピュータにインストールする他、ダウンロードサイトから、コンピュータに無線転送したり、ＬＡＮ(Local Area Network)、インターネットといったネットワークを介して、コンピュータに有線で転送し、コンピュータでは、そのようにして転送されてくるプログラムを受信し、内蔵するハードディスク等の記録媒体にインストールすることができる。
【００９９】
なお、明細書に記載された各種の処理は、記載に従って時系列に実行されるのみならず、処理を実行する装置の処理能力あるいは必要に応じて並列的にあるいは個別に実行されてもよい。また、本明細書においてシステムとは、複数の装置の論理的集合構成であり、各構成の装置が同一筐体内にあるものには限らない。
【産業上の利用可能性】
【０１００】
以上、説明したように、本発明の一実施例の構成によれば、撮像領域の分割領域各々に対応する撮像信号を個別に出力して信号処理および合成処理を実行して出力画像を得る構成において、ＣＣＤの出力の信号処理を行なうアナログフロントエンド回路のアンプのゲイン設定値に応じて、ＣＣＤの出力信号を生成する水平ＣＣＤのリセット処理用のリセットゲート信号の駆動レベルを変更して出力する構成とした。具体的には、アンプのゲイン設定値が相対的に低い場合は、リセットゲート信号の駆動レベルを下げ、アンプのゲイン設定値が相対的に高い場合は、リセットゲート信号の駆動レベルを上げる制御を実行する。本構成により、撮像領域の分割領域各々に対応する出力画像におけるレベル差が解消し、境界の目立たない高品質な画像を得ることができる。
【図面の簡単な説明】
【０１０１】
【図１】１チャネル出力型のＣＣＤおよび信号処理構成について説明する図である。
【図２】２チャネル出力型のＣＣＤおよび信号処理構成について説明する図である。
【図３】本発明の一実施例に係る撮像装置、信号処理装置の構成例について説明する図である。
【図４】ＣＣＤの詳細構成について説明する図である。
【図５】本発明の一実施例に係る撮像装置、信号処理装置のアナログフロントエンドの構成および制御部の制御構成について説明する図である。
【図６】ＡＦＥのアンプゲインの設定値に対するリセットゲート信号の駆動レベルの設定例について説明する図である。
【図７】ＡＦＥのアンプゲインの設定値に対するリセットゲート信号の駆動レベルの設定例について説明する図である。
【図８】２線出力ＣＣＤにおける左右画像のレベル差発生要因の解析処理例について説明する図である。
【図９】２線出力ＣＣＤにおける左右画像のレベル差発生要因の解析処理例について説明する図である。
【図１０】２線出力ＣＣＤにおける左右画像のレベル差発生要因の解析処理例について説明する図である。
【図１１】２線出力ＣＣＤにおける左右画像のレベル差発生要因の解析処理例について説明する図である。
【図１２】２線出力ＣＣＤにおける左右画像のレベル差発生要因の解析処理例について説明する図である。
【図１３】２線出力ＣＣＤにおける左右画像のレベル差発生要因の解析処理例について説明する図である。
【図１４】水平ＣＣＤに対するリセットゲート（ＲＧ）信号の入力による具体的な処理について説明する図である。
【図１５】水平ＣＣＤに対するリセットゲート（ＲＧ）信号の入力による具体的な処理について説明する図である。
【図１６】水平ＣＣＤに対するリセットゲート（ＲＧ）信号の入力による具体的な処理について説明する図である。
【図１７】異なるリセットゲート（ＲＧ）信号の入力によるリセット処理例について説明する図である。
【図１８】ＲＧ信号のリセットゲート（ＲＧ）信号の駆動レベルの高低による信号の差異を説明する図である。
【図１９】本発明のＲＧ信号の設定シーケンスについて説明するフローチャートを示す図である。
【符号の説明】
【０１０２】
１０  ＣＣＤ
１１  垂直ＣＣＤ
１２  水平ＣＣＤ
１３  水平レジスタ
１４  出力アンプ
２１  アナログフロントエンド（ＡＦＥ）
２２  ＤＳＰ
３０  出力画像
５０  ＣＣＤ
５１  垂直ＣＣＤ
５２，５３  水平ＣＣＤ
５４，５５  水平レジスタ
５６，５７  出力アンプ
６１，６２  アナログフロントエンド（ＡＦＥ）
６３  ＤＳＰ
７０  出力画像
１００  ＣＣＤ
１０１  垂直ＣＣＤ
１０２，１０３  水平ＣＣＤ
１０４，１０５  水平レジスタ
１０６，１０７  出力アンプ
１１０，１２０  アナログフロントエンド（ＡＦＥ）
１１１，１２１  ＣＤＳ
１１２，１２２  ＡＭＰ
１１３，１２３  ＡＤＣ
１１４，１２４  水平ＣＣＤ駆動信号生成部
１３０  ＤＳＰ
１４０  制御部
１５０  出力画像
１６０  入力部
２００  フォトディテクタ（ＰＤ）
３００  撮像装置
３０１  ２線出力ＣＣＤ
３０２，３０３  アナログフロントエンド（ＡＦＥ）
【図５】
2008103793.tif 000003
【図６】
2008103793.tif 000004
【図７】
2008103793.tif 000005
【図１４】
2008103793.tif 000006
【図１７】
2008103793.tif 000007
【図１８】
2008103793.tif 000008
【図１９】
2008103793.tif 000009
【図１】
2008103793.tif 000010
【図２】
2008103793.tif 000011
【図３】
2008103793.tif 000012
【図４】
2008103793.tif 000013
【図８】
2008103793.tif 000014
【図９】
2008103793.tif 000015
【図１０】
2008103793.tif 000016
【図１１】
2008103793.tif 000017
【図１２】
2008103793.tif 000018
【図１３】
2008103793.tif 000019
【図１５】
2008103793.tif 000020
【図１６】
2008103793.tif 000021
【手続補正書】
【提出日】平成19年11月21日(2007.11.21)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
第１水平ＣＣＤ５２の第１水平レジスタ５４に蓄積されたデータは、出力アンプ５６によって電荷が電圧に変換されてアナログフロントエンド（ＡＦＥ）６２に入力される。また、第２水平ＣＣＤ５３の第２水平レジスタ５５に蓄積されたデータは、出力アンプ５７によって電荷が電圧に変換されてアナログフロントエンド（ＡＦＥ）６１に入力される。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
デジタルシグナルプロセッサ（ＤＳＰ）１３０は、２つのアナログフロントエンド（ＡＦＥ）１１０，１２０からのデジタル信号の合成および信号処理により、１つのフレーム画像を生成し、出力画像１５０を出力する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
アナログフロントエンド（ＡＦＥ）１２０の第２水平ＣＣＤ駆動信号生成部１２４は、第２水平ＣＣＤ１０３に蓄積されたレジスタ値としての電荷の掃きだし等のタイミング制御、リセット信号等を第２水平ＣＣＤ１０３に対して出力する。第２水平ＣＣＤ１０３も、１つのフレーム画像中の１水平ラインの右半分の電荷情報が、ライン毎に順次蓄積され、この電荷情報を順次、出力アンプ１０７を介して出力させることが必要であり、第２水平ＣＣＤ駆動信号生成部１２４は、このタイミング制御信号、および水平ＣＣＤのリセット信号としてのリセットゲート（ＲＧ）信号を出力する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
解析処理は、図８に示す撮像装置３００を用いて行なった。この撮像装置は、先に図３を参照して説明したと同様の２線出力ＣＣＤ３０１を持つ撮像装置である。左右各水平ＣＣＤからの出力が出力アンプを介してそれぞれ個別のアナログフロントエンド（ＡＦＥ）３０２，３０３に入力され、デジタルデータとしてＤＳＰに入力され、ＤＳＰからの出力画像３１０が得られる。アナログフロントエンド（ＡＦＥ）３０２，３０３は同じ仕様のＩＣである。このＩＣは入力信号の処理を実行するＣＤＳ，ＡＭＰ，ＡＤＣを有するとともに水平ＣＣＤ駆動用の信号生成ジェネレータであるＣＣＤ駆動信号生成部を有している。なお実際にはＣＣＤ出力後にはエミッタ回路があって、インピーダンスを下げた信号がアナログフロントエンド（ＡＦＥ）３０２，３０３に入力される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００８８
【補正方法】変更
【補正の内容】
【００８８】
このように、本発明の構成では、アナログフロントエンドのアンプのゲイン設定値に応じてリセットゲート（ＲＧ）信号の駆動レベルを変更することで、左右の画像のバランスを合わせ境界が目立たない高品質の画像を出力する構成を実現している。具体的には、図６、図７を参照して説明したように、
被写体が暗くアンプ（ＡＭＰ）のゲインが高い場合は、ＲＧの駆動能力を上げる、
被写体が明るくアンプ（ＡＭＰ）のゲインが低い場合は、ＲＧの駆動能力を下げる、
これらの処理によって、左右のレベル差を解消している。