(57)【要約】【課題】プラズマディスプレイパネルの駆動装置において、プラズマディスプレイパネル自体に印加する電圧や波形に制約を少なくするとともに、ノイズを減らし、コストを低減することができる駆動装置およびプラズマディスプレイ装置を提供する。【解決手段】サスティン（維持）パルスＸ駆動回路６に、リセット期間に印加する電圧Ｖｓよりもグランドレベルに近い電位の電圧ＶＸ１を印加するトランジスタＴｒ３、Ｔｒ４と抵抗Ｒ１とから構成された回路６１と、電圧ＶＸ１よりもグランドレベルに近い電圧ＶＸ２を印加するトランジスタＴｒ６、Ｔｒ７と抵抗Ｒ３とから構成された回路６２を設けて、電圧Ｖｓから電圧ＶＸ１、電圧ＶＸ２と徐々に電圧を降下させてグランドレベルに降下させる。【選択図】図３
2008275915.tif 000002
【特許請求の範囲】
【請求項１】
プラズマディスプレイパネルの表示素子で放電を行わせるために前記プラズマディスプレイパネルの電極に対して所定の電圧を印加する駆動装置において、
前記所定の電圧よりもグランドレベルに近い電位の電圧を前記電極に対して印加する電圧印加手段を設けたことを特徴とする駆動装置。
【請求項２】
前記電圧印加手段が、スイッチング素子で構成されていることを特徴とする請求項１に記載の駆動装置。
【請求項３】
前記電圧印加手段の前記スイッチング素子が、複数直列に接続されていることを特徴とする請求項１または２に記載の駆動装置。
【請求項４】
前記電圧印加手段には、該電圧印加手段に流れる電流を抑制するための電流抑制手段が前記スイッチング素子に直列に接続されていることを特徴とする請求項２乃至３のうちいずれか一項に記載の駆動装置。
【請求項５】
前記電圧印加手段を複数設け、複数の電圧印加手段が、互いに異なる電圧を印加することを特徴とする請求項１乃至４のうちいずれか一項に記載の駆動装置。
【請求項６】
前記複数の電圧印加手段に対して、前記所定の電圧に近い電位の電圧を印加する電圧印加手段から徐々にグランドレベルに近い電位の電圧を印加する電圧印加手段に切り替える制御手段を設けたことを特徴とする請求項１乃至５のうちいずれか一項に記載の駆動装置。
【請求項７】
請求項１乃至６のいずれか一項に記載の駆動装置を備えたことを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの表示電極に所定の波形や電圧を与える駆動装置および駆動装置を備えたプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
一般に、プラズマディスプレイパネルは気体の放電によって生成されたプラズマを利用して文字または映像を表示する平板ディスプレイ装置である。図１は一般的なプラズマディスプレイパネルの電極配列図である。
【０００３】
電極はｍ列、ｎ行のマトリックス構成を有する。列方向にはアドレス電極（Ａ１〜Ａｍ）が配列されており、行方向にはｎ行のスキャン電極（Ｙ１〜Ｙｎ）及び維持電極（Ｘ）が配列されている。対をなすスキャン電極及び維持電極とアドレス電極の交差部にある放電空間に表示素子としての放電セルを形成する。そして維持電極とスキャン電極にパルス信号形態の電位差が形成されて放電が起こり、この放電過程で生成された真空紫外線が放電セルの赤（Ｒ）、緑（Ｇ）、青（Ｂ）の蛍光体に各々励起されて発光する。
【０００４】
上述した構成のプラズマディスプレイパネルの駆動方法は、例えば特許文献１や２に記載されている。
【０００５】
すなわち、従来のプラズマディスプレイパネルの駆動方法は、１フレームを発光回数の異なる多くのサブフィールドに分け、さらに各サブフィールドを、全セルを初期化するためのリセット期間と、放電するセルを選択するためのアドレス期間と、放電回数によって階調を具現する維持期間とに分ける。例えば、２５６階調で画像を表示しようとする場合、１フレーム期間を、８つのサブフィールドに分け、各サブフィールドのリセット期間及びアドレス期間は同じとし、維持期間は、各サブフィールドにおいて２ｎ（ただし、ｎ＝０，１，２，３，４，５，６，７）の割合で増加するように設定する。このように各サブフィールドで維持期間を変えることで、維持放電回数を調節することとなり画像の階調を表現することができる。
【０００６】
各サブフィールドにおけるリセット期間は、スキャン電極や維持電極およびアドレス電極に所定の波形の電圧を与えることによって以前の表示状態にかかわらず全放電セルで放電を行わせて各放電セルの放電特性を安定化させている。アドレス期間は、表示データに応じた放電セルのオン／オフ（ＯＮ／ＯＦＦ）動作を行うために、線順次方式によりアドレス放電を行わせる。このアドレス期間では、まず、スキャン電極にスキャンパルスが印加されると共に、アドレス電極中、維持放電を起こす放電セル、すなわち、点灯させるべき放電セルに対応するアドレス電極に対しアドレスパルスが選択的に印加され、点灯させるべき放電セルのアドレス電極とスキャン電極との間で放電が起こる。維持期間は、維持電極とスキャン電極に対し交互に、維持放電パルスが印加されて維持放電が行われ、１サブフレームの画像表示が行われる。
【特許文献１】特開２００４−２９８５１号公報
【特許文献２】特開２００６−２２７６２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
プラズマディスプレイパネルは、上述した駆動動作を行うために各電極に印加する波形は数十〜数百Ｖの高電圧を印加する。したがって波形によっては駆動回路に急峻な電流が流れることによるノイズが発生し、このノイズによる不要輻射の対策を行う必要があった。また、そのような急峻な電流に対応できるように定格の大きなトランジスタなどの素子で駆動回路を構成する必要がありコストの上昇を招いていた。
【０００８】
特許文献１に記載の駆動方法は、アドレス期間にスキャン電極を選択する電位は、維持放電期間と同等の電圧を有し、維持電極の電圧とは逆極性で維持放電期間の電圧と同等の電圧をスキャン電極に印加している。また、スイッチング素子のインピーダンスを高くするためにスイッチング素子の出力段に抵抗を挿入している。このようにすることで、アドレスデータドライバの低耐圧化および電源構成の簡素化を実現すると共に、維持放電パルスの立ち下がり時のノイズの発生を抑制しアドレス電極とスキャン電極との間、および、アドレス電極と維持電極との間で異常放電が発生するのを防止している。
【０００９】
特許文献２に記載のプラズマディスプレイ装置は、リセット期間中に走査電極に立上りパルスを印加するセットアップ駆動部と、走査電極に立上りパルスが印加される前に第１の立下りランプパルスを印加し、走査電極に立上りパルスが印加された後に、第２の立下りランプパルスを印加するセットダウン駆動部と、リセット期間後のアドレス期間中に走査電極に立上りパルスの電圧と実質的に同じ電圧を有する走査パルスを印加する走査パルス駆動部と、を備えることで、従来必要であった高耐圧のトランジスタを削除してコストを低減させている。
【００１０】
しかしながら、特許文献１に記載の駆動方法や特許文献２に記載のプラズマディスプレイ装置は、プラズマディスプレイパネル自体に印加する電圧や波形に制約を与えてしまうために、プラズマディスプレイパネルの特性の改良などにより表示品質を向上できる駆動波形や電圧を要求された場合に適用できない可能性がある。また、特許文献２に記載のプラズマディスプレイ装置はノイズ対策について言及されていない。
【００１１】
そこで、本発明は、例えば、プラズマディスプレイパネルの駆動装置において、プラズマディスプレイパネル自体に印加する電圧や波形の制約を少なくするとともに、ノイズを減らし、コストを低減することができる駆動装置およびプラズマディスプレイ装置を提供することを課題とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、請求項１に記載の駆動装置は、プラズマディスプレイパネルの表示素子で放電を行わせるために前記プラズマディスプレイパネルの電極に対して所定の電圧を印加する駆動装置において、前記所定の電圧よりもグランドレベルに近い電位の電圧を前記電極に対して印加する電圧印加手段を設けたことを特徴としている。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の一実施形態にかかる駆動装置を説明する。本発明の一実施形態にかかる駆動装置は、プラズマディスプレイパネルの電極に印加する所定の電圧よりもグランドレベルに近い電位の電圧を印加する電圧印加手段を設けている。このようにすることによって、所定の電圧からグランドレベルに電位を降下される際に所定の電圧よりもグランドレベルに近い電位を経てグランドレベルに降下させることで、ピーク電流を分散できることから駆動装置に急峻な電流が流れることを防止できノイズを少なくすることができる。また、電流が少なくなることにより、駆動装置に使用する素子の定格を低くすることができるのでコストを低減することができる。
【００１４】
また、電圧印加手段が、スイッチング素子で構成されていてもよい。このようにすることにより、スイッチング素子をスイッチすることで所定の電圧よりもグランドレベルに近い電位の電圧を電極に対して印加することができる。
【００１５】
また、電圧印加手段のスイッチング素子が、複数直列に接続されていてもよい。このようにすることにより、スイッチング素子に形成されるダイオードによる電流を抑制することができる。
【００１６】
また、電圧印加手段には、該電圧印加手段に流れる電流を抑制するための電流抑制手段がスイッチング素子に直列に接続されていてもよい。このようにすることにより、駆動装置に流れる電流をさらに減少させることができるのでコストを低減することができる。
【００１７】
また、電圧印加手段を複数設け、複数の電圧印加手段は、互いに異なる電圧を印加してもよい。このようにすることにより、所定の電圧から複数の電位を経てグランドレベルにすることができ、また、複数の電位を設けることによってプラズマディスプレイパネルの仕様などにより要求される波形を生成しやすくなる。
【００１８】
また、複数の電圧印加手段に対して、所定の電圧に近い電位の電圧を印加する電圧印加手段から徐々にグランドレベルに近い電位の電圧を印加する電圧印加手段に切り替える制御手段を設けてもよい。このようにすることにより、よりピーク電流を分散できるので急峻な電流が流れなくなり駆動装置に使用する素子の定格を低くすることができるのでコストを低減することができる。
【００１９】
また、請求項１乃至６のいずれか一項に記載の駆動装置をプラズマディスプレイ装置に備えてもよい。このようにすることにより、プラズマディスプレイ装置の駆動動作時のノイズを減らし、かつコストを低減させることができる。
【実施例】
【００２０】
本発明の一実施例を、図２乃至図４を参照して説明する。本発明の一実施例にかかるプラズマディスプレイ装置１は、プラズマディスプレイパネル２と、マイクロプロセッサ３と、サスティン（維持）パルス制御回路４と、サスティン（維持）パルスＹ駆動回路５と、サスティン（維持）パルスＸ駆動回路６と、アドレス・スキャン制御回路７と、スキャン（走査）駆動回路８と、アドレス（データ）駆動回路９と、を備えている。
【００２１】
プラズマディスプレイパネル２は、ＡＣ型のＰＤＰ（Plasma Display Panel）方式のパネルであり、周知の三電極面放電型構造を有する。この構造では、ＰＤＰの背面基板上にアドレス電極Ａ１〜Ａｍがパネルの縦方向（列方向）に配置され、ＰＤＰの前面基板上にスキャン電極Ｙ１〜Ｙｎと維持電極Ｘが交互に、かつパネルの横方向（行方向）に配置される。アドレス電極Ａ１〜Ａｍとスキャン電極Ｙ１〜Ｙｎとは一本ずつ個別に電位を変化させ得る。アドレス電極Ａ１〜Ａｍおよび隣り合うスキャン電極Ｙ１〜Ｙｎと維持電極Ｘとの対の間の交差点には図示しない表示素子としての放電セルが設置される。放電セルの表面には、誘電体から成る層（誘電体層）、電極と誘電体層とを保護するための層（保護層）、蛍光体を含む層（蛍光層）が設けられる。放電セルの内部にはガスが封入される。アドレス電極Ａ１〜Ａｍ、スキャン電極Ｙ１〜Ｙｎ及び維持電極Ｘ間に対するパルス電圧の印加により放電セル中で放電が生じるとき、そのガスの分子が電離し、紫外線を発する。その紫外線が放電セル表面の赤（Ｒ）、緑（Ｇ）、青（Ｂ）の蛍光体を励起し、可視光を発生させる。こうして、映像が表示される。すなわち、アドレス電極Ａ１〜Ａｍとスキャン電極Ｙ１〜Ｙｎと維持電極Ｘがプラズマディスプレイパネルの電極に相当する。
【００２２】
マイクロプロセッサ３は、プラズマディスプレイ装置１の全体の制御を行っており、特に映像表示時におけるサスティン（維持）パルス制御回路４とアドレス・スキャン制御回路７への制御信号を生成出力している。
【００２３】
サスティン（維持）パルス制御回路４は、プラズマディスプレイパネル２のスキャン電極Ｙ１〜Ｙｎと維持電極Ｘに対して維持放電駆動（サスティン駆動）させるための回路であるサスティン（維持）パルスＹ駆動回路５とサスティン（維持）パルスＸ駆動回路６への制御信号を生成出力している。
【００２４】
サスティン（維持）パルスＹ駆動回路５は、プラズマディスプレイパネル２のスキャン電極Ｙ１〜Ｙｎに対してサスティン駆動するための電圧および波形を生成しスキャン（走査）駆動回路８に出力している。
【００２５】
サスティン（維持）パルスＸ駆動回路６は、プラズマディスプレイパネル２の維持電極Ｘに対してサスティン駆動するための電圧および波形を生成し維持電極Ｘに直接出力している。
【００２６】
アドレス・スキャン制御回路７は、マイクロプロセッサ３からの垂直同期信号、水平同期信号やクロック信号などの制御信号に基づいて、リセット期間、アドレス期間、維持期間において、スキャン（走査）制御回路８とアドレス（データ）駆動回路９の動作タイミングと同期を制御するための制御信号をスキャン（走査）駆動回路８とアドレス（データ）制御回路９に生成出力している。
【００２７】
スキャン（走査）駆動回路８は、アドレス・スキャン制御回路７からの制御信号に基づいてサスティン（維持）パルスＹ駆動回路５から入力された駆動波形をスキャン電極Ｙ１〜Ｙｎに出力する。
【００２８】
アドレス（データ）駆動回路９は、アドレス・スキャン制御回路７からの制御信号に基づいて所定の電圧の駆動波形をアドレス電極Ａ１〜Ａｍに生成出力する。
【００２９】
次に、本発明の一実施例にかかる駆動装置としてのサスティン（維持）パルスＸ駆動回路６の回路図を図３を参照して説明する。
【００３０】
サスティン（維持）パルスＸ駆動回路６は、トランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４，Ｔｒ５，Ｔｒ６，Ｔｒ７，Ｔｒ８，Ｔｒ９，Ｔｒ１０と、抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ４と、ダイオードＤ１，Ｄ２と、インダクタＬ１，Ｌ２と、キャパシタＣ１と、制御回路６３と、を備えている。
【００３１】
スイッチング素子としてのトランジスタＴｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４，Ｔｒ５，Ｔｒ６，Ｔｒ７，Ｔｒ８，Ｔｒ９，Ｔｒ１０は、ＦＥＴ（電界効果トランジスタ）で構成され、ソース−ドレイン間には逆極性のダイオードが並列に接続されるように形成されている。
【００３２】
トランジスタＴｒ１は、ドレインに電圧Ｖｓが印加され、ソースに維持電極Ｘが接続されている。トランジスタＴｒ２は、ドレインに維持電極Ｘが接続され、ソースはグランドレベルに接地されている。
【００３３】
トランジスタＴｒ３は、ソースに所定の電圧よりもグランドレベルに近い電位の電圧としての電圧ＶＸ１が印加され、ドレインに抵抗Ｒ１の一端が接続されている。電流抑制手段としての抵抗Ｒ１は、一端にトランジスタＴｒ３のドレインが接続され、他端にトランジスタＴｒ４のドレインが接続されている。トランジスタＴｒ４は、ドレインに抵抗Ｒ１の他端が接続され、ソースに維持電極Ｘが接続されている。すなわち、電流抑制手段がスイッチング素子に直列に接続され、スイッチング素子が、複数直列に接続されている。
【００３４】
トランジスタＴｒ５は、ソースがグランドレベルに接地され、ドレインに抵抗Ｒ２の一端が接続されている。抵抗Ｒ２は、一端にトランジスタＴｒ５のドレインが接続され、他端に維持電極Ｘが接続されている。
【００３５】
トランジスタＴｒ６は、ソースに所定の電圧よりもグランドレベルに近い電位の電圧としての電圧ＶＸ２が印加され、ドレインに抵抗Ｒ３の一端が接続されている。電流抑制手段としての抵抗Ｒ３は、一端にトランジスタＴｒ６のドレインが接続され、他端にトランジスタＴｒ７のドレインが接続されている。トランジスタＴｒ７は、ドレインに抵抗Ｒ３の他端が接続され、ソースに維持電極Ｘが接続されている。すなわち、電流抑制手段がスイッチング素子に直列に接続され、スイッチング素子が、複数直列に接続されている。
【００３６】
トランジスタＴｒ８は、ソースに維持電極Ｘが接続され、ドレインに抵抗Ｒ４の一端が接続されている。抵抗Ｒ４は、一端がトランジスタＴｒ８のドレインが接続され、他端には所定の電圧としての電圧Ｖｓが印加されている。
【００３７】
トランジスタＴｒ９は、ドレインがトランジスタＴｒ１０のソースとともにグランドレベルに接地され、ソースがダイオードＤ１のアノードに接続されている。トランジスタＴｒ１０は、ソースがトランジスタＴｒ９のドレインとともにグランドレベルに接地され、ドレインがダイオードＤ２のカソードに接続されている。ダイオードＤ１は、アノードがトランジスタＴｒ９のソースに接続され、カソードがインダクタＬ１の一端に接続されている。ダイオードＤ２は、アノードがインダクタＬ２の一端に接続され、カソードがトランジスタＴｒ１０のドレインに接続されている。インダクタＬ１は、一端がダイオードＤ１のカソードに接続され、他端がインダクタＬ２の他端とともにキャパシタＣ１の一端に接続されている。インダクタＬ２は、一端がダイオードＤ２のアノードに接続され、他端がインダクタＬ１の他端とともにキャパシタＣ１の一端に接続されている。キャパシタＣ１は、一端がインダクタＬ１およびＬ２の他端に接続され、他端が維持電極Ｘに接続されている。
【００３８】
制御手段としての制御回路６３は、サスティン（維持）パルス制御回路４から入力される制御信号に基づいてサブフィールドごとに予め定めたトランジスタと順序でトランジスタのＯＮ／ＯＦＦ制御（ゲートの制御）を行っている。
【００３９】
ここで、電圧ＶＸ１と電圧ＶＸ２は、抵抗Ｒ４とトランジスタＴｒ８によって維持電極Ｘに印加される電圧Ｖｓよりもグランドレベルに近い電位の電圧に設定されている。さらに、電圧ＶＸ１と電圧ＶＸ２は異なる電圧であって、電圧ＶＸ１よりも電圧ＶＸ２の方がよりグランドレベルに近い電位の電圧に設定されている。
【００４０】
トランジスタＴｒ１とＴｒ２は、維持期間においてサスティン動作を行うためのパルス波形を維持電極Ｘに与える。すなわち、電圧Ｖｓとグランドレベルを交互に維持電極Ｘに印加する。
【００４１】
抵抗Ｒ４とトランジスタＴｒ８は、リセット期間において電圧Ｖｓを維持電極Ｘに印加する。
【００４２】
トランジスタＴｒ３と抵抗Ｒ１とトランジスタＴｒ４は、リセット期間において電圧ＶＸ１を印加する。すなわち、トランジスタＴｒ３と抵抗Ｒ１とトランジスタＴｒ４から構成される回路６１は特許請求の範囲における電圧印加手段に相当する。
【００４３】
トランジスタＴｒ６と抵抗Ｒ３とトランジスタＴｒ７は、リセット期間において電圧ＶＸ２を印加する。すなわち、トランジスタＴｒ６と抵抗Ｒ３とトランジスタＴｒ７から構成される回路６２は特許請求の範囲における電圧印加手段に相当する。
【００４４】
抵抗Ｒ２とトランジスタＴｒ５は、リセット期間においてＶｓまたはＶＸ１またはＶＸ２が印加された後にグランドレベルにする。
【００４５】
トランジスタＴｒ９，Ｔｒ１０、ダイオードＤ１，Ｄ２、インダクタＬ１，Ｌ２、キャパシタＣ１は、維持期間における電力回収回路を形成している。
【００４６】
次に、上述した構成のサスティン（維持）パルスＸ駆動回路６のリセット期間における動作を図４を参照して説明する。図４は、サスティン（維持）パルスＸ駆動回路６のリセット期間におけるスキャン電極Ｙ１〜Ｙｎと維持電極Ｘとアドレス電極Ａ１〜Ａｍへ印加する駆動波形の例である。
【００４７】
図４に示した波形はサブフィールド０〜２のリセット期間の波形である。本実施例は従来技術で説明したプラズマディスプレイパネルとは異なり、各サブフィールドでリセット期間、アドレス期間、維持期間を繰り返すのではなく、１フィールドの先頭にリセット期間を設け、その後アドレス期間と維持期間を繰り返す方式のプラズマディスプレイパネルである。この方式は従来の方式と比較して暗部コントラストが高くできるという利点がある。ただし、本発明はこの方式に限らず従来の方式に適用することもできる。図４において、リセット期間は１フィールドの先頭の予め定められた所定の期間であり、各サブフィールド期間は、リセット期間を例えばサブフィールドの数で等分した所定の期間である。なお、以降の説明では本発明を適用した維持電極Ｘの駆動波形を説明する。
【００４８】
まず、サブフィールド０において、トランジスタＴｒ８をＯＮにして、電圧Ｖｓを維持電極Ｘに印加する。そうすると維持電極Ｘの電位がグランドレベル（ＧＮＤレベル）からＶｓまで上昇する。そして、トランジスタＴｒ８をＯＦＦ、トランジスタＴｒ５をＯＮにして維持電極Ｘの電位をグランドレベルに降下させる。
【００４９】
次に、サブフィールド１において、トランジスタＴｒ８をＯＮにして、Ｖｓを維持電極Ｘに印加し、維持電極Ｘの電位をグランドレベルからＶｓまで上昇させる。そして、トランジスタＴｒ８をＯＦＦ、トランジスタＴｒ３、Ｔｒ４をＯＮにして維持電極Ｘの電位をＶｓよりもグランドレベルに近い電位であるＶＸ１に降下させる。そして、トランジスタＴｒ３、Ｔｒ４をＯＦＦ、トランジスタＴｒ６、Ｔｒ７をＯＮにして維持電極Ｘを電位ＶＸ１よりもさらにグランドレベルに近い電位であるＶＸ２に降下させる。そして、トランジスタＴｒ６、Ｔｒ７をＯＦＦ、トランジスタＴｒ５をＯＮにして維持電極Ｘの電位をグランドレベルに降下させる。つまり、維持電極Ｘの電位をＶｓから一度にグランドレベルに降下させるのではなく、ＶＸ１、ＶＸ２を経由して徐々に降下させることでピーク電流を分散させている。すなわち、複数の電圧印加手段に対して、所定の電圧に近い電位の電圧を印加する電圧印加手段から徐々にグランドレベルに近い電位の電圧を印加する電圧印加手段に切り替えている。
【００５０】
サブフィールド２においては、維持電極Ｘはグランドレベルのままであるが、これは実施例に用いたプラズマディスプレイパネルの仕様によるものなので、別のプラズマディスプレイパネルを用いた場合はその仕様に合わせた駆動波形を印加してもよい。
【００５１】
本実施例によれば、サスティン（維持）パルスＸ駆動回路６に、リセット期間に印加する電圧Ｖｓよりもグランドレベルに近い電位の電圧ＶＸ１を印加する回路６１と、電圧ＶＸ１よりもグランドレベルに近い電圧ＶＸ２を印加する回路６２を設けて、電圧Ｖｓから電圧ＶＸ１、電圧ＶＸ２と徐々に電圧を降下させてグランドレベルに降下させているので、回路に流れるピーク電流を分散させることができ、急峻な電流が流れることを防止できるのでノイズを少なくすることができる。また、電流が少なくなることにより、使用するトランジスタや抵抗の定格を低くすることができるのでコストを低減することができる。
【００５２】
また、回路６１、６２においてトランジスタを直列に接続したことで、トランジスタに形成されるダイオードによる電流を抑制することができる。
【００５３】
また、電圧Ｖｓ、ＶＸ１、ＶＸ２とを組み合わせることでプラズマディスプレイパネルの仕様などにより要求される波形が生成しやすくなる。
【００５４】
なお、図４に示した波形はプラズマディスプレイパネルの特性によって任意に定められるものであり図４に限定されるのもではない。
【００５５】
また、電圧ＶＸ１、ＶＸ２は２つに限らず１つでも３つ以上あってもよい。勿論その場合は回路６１や６２に相当する回路をその分維持電極Ｘに接続する必要がある。
【００５６】
また、上述した実施例においてはサスティン（維持）パルスＸ駆動回路６について説明したが、サスティン（維持）パルスＹ駆動回路５やアドレス（データ）駆動回路９においても同様に適用することができる。
【００５７】
また、上述した実施例においてはリセット期間において適用したが、アドレス期間や維持期間に印加する波形おいても同様に適用することができる。
【００５８】
また、上述した実施例においては、スイッチング素子としてＦＥＴを使用したがバイポーラトランジスタを使用してもよい。
【００５９】
前述した実施例によれば、以下のサスティン（維持）パルスＸ駆動回路６が得られる。
【００６０】
（付記１）プラズマディスプレイパネル２の表示素子で放電を行わせるためにプラズマディスプレイパネル２の維持電極Ｘに対して電圧Ｖｓを印加するサスティン（維持）パルスＸ駆動回路６において、
電圧Ｖｓよりもグランドレベルに近い電位の電圧ＶＸ１を維持電極Ｘに対して印加する回路６１を設けたことを特徴とするサスティン（維持）パルスＸ駆動回路６。
【００６１】
このサスティン（維持）パルスＸ駆動回路６によれば、電圧Ｖｓからグランドレベルに電位を低下される際に電圧Ｖｓよりもグランドレベルに近い電位の電圧ＶＸ１にしてからグランドレベルにすることで、ピーク電流を分散できることからサスティン（維持）パルスＸ駆動回路６に急峻な電流が流れることを防止できるのでノイズを少なくすることができる。また、電流が少なくなることにより、サスティン（維持）パルスＸ駆動回路６に使用する素子の定格を低くすることができるのでコストを低減することができる。
【００６２】
なお、前述した実施例は本発明の代表的な形態を示したに過ぎず、本発明は、実施例に限定されるものではない。すなわち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
【図面の簡単な説明】
【００６３】
【図１】従来技術におけるプラズマディスプレイパネルの説明図である。
【図２】本発明の一実施例にかかるプラズマディスプレイ装置のブロック図である。
【図３】図１に示されたプラズマディスプレイ装置のサスティン（維持）パルスＸ駆動回路の回路図である。
【図４】図２に示されたサスティン（維持）パルスＸ駆動回路のリセット期間における駆動波形を示した波形図である。
【符号の説明】
【００６４】
１               プラズマディスプレイ装置
２               プラズマディスプレイパネル
６               サスティン（維持）パルスＸ駆動回路（駆動装置）
６１             回路（電圧印加手段）
６２             回路（電圧印加手段）
６３             制御回路（制御手段）
Ｘ               維持電極（電極）
Ｔｒ３           トランジスタ（スイッチング素子）
Ｔｒ４           トランジスタ（スイッチング素子）
Ｔｒ６           トランジスタ（スイッチング素子）
Ｔｒ７           トランジスタ（スイッチング素子）
Ｒ１             抵抗（電流抑制手段）
Ｒ３             抵抗（電流抑制手段）
Ｖｓ             電圧（所定の電圧）
ＶＸ１           電圧（グランドレベルに近い電位の電圧）
ＶＸ２           電圧（グランドレベルに近い電位の電圧）
【図１】
2008275915.tif 000003
【図２】
2008275915.tif 000004
【図３】
2008275915.tif 000005
【図４】
2008275915.tif 000006