(57)【要約】【課題】本発明は、駆動電圧を低下させるようにした電気泳動表示装置とその駆動方法に関する。【解決手段】この電気泳動表示装置は、複数のデータラインと複数のゲートラインとが交差し、画素電極と共通電極に印加される電圧によって駆動されるセルを含む電気泳動表示パネル；デジタルデータをデータ電圧に変換して前記データラインに供給するデータ駆動回路；前記ゲートラインにスキャンパルスを供給するゲート駆動回路；複数のフレーム期間の中で、少なくとも一部のフレーム期間に、１フレーム期間周期に極性が反転される交流共通電圧を前記共通電極に供給する共通電圧発生回路；及び前記データ駆動回路、前記ゲート駆動回路及び前記共通電圧発生回路の動作タイミングを制御し、前記デジタルデータを前記データ駆動回路に供給するタイミングコントローラを備える。【選択図】図６
2008152228.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータラインと複数のゲートラインとが交差し、画素電極と共通電極に印加される電圧によって駆動されるセルを含む電気泳動表示パネル；
デジタルデータをデータ電圧に変換して前記データラインに供給するデータ駆動回路；
前記ゲートラインにスキャンパルスを供給するゲート駆動回路；
複数のフレーム期間の中、少なくとも一部のフレーム期間に、１フレーム期間周期に極性が反転される交流共通電圧を前記共通電極に供給する共通電圧発生回路；及び
前記データ駆動回路、前記ゲート駆動回路及び前記共通電圧発生回路の動作タイミングを制御し、前記デジタルデータを前記データ駆動回路に供給するタイミングコントローラ；
を備えることを特徴とする電気泳動表示装置。
【請求項２】
前記セルのそれぞれは、
前記画素電極と前記共通電極に供給される電圧によって駆動することができる陽に帯電された白色粒子と陰に帯電された黒色粒子とを含むマイクロキャップシールを含むことを特徴とする請求項１に記載の電気泳動表示装置。
【請求項３】
前記タイミングコントローラは、
現在のフレームイメージと次のフレームイメージとを貯蔵するメモリ；
前記現在のフレームイメージと前記次のフレームイメージとを前記セル単位に比較し、その比較の結果によって、前記データ電圧の駆動波形に対応する１ビットのデジタルデータを出力すると共に、予め定められた前記交流駆動電圧の駆動波形を制御するための１ビットの共通電圧制御データを出力するルックアップテーブル；及び
前記ルックアップテーブルから出力されたデジタルデータを一時貯蔵した後、前記データ駆動回路に供給するデータメモリ；
を備えることを特徴とする請求項２に記載の電気泳動表示装置。
【請求項４】
前記データ電圧の駆動波形は、
複数のフレーム期間を含むリセット期間に発生され、前記マイクロキャップシールを初期化するリセット電圧波形；
前記リセット期間に続く複数のフレーム期間を含む第１安定化期間に、前記マイクロキャップシール内の帯電した粒子を分離するための第１安定化電圧波形；  
前記第１安定化期間に続く複数のフレーム期間を含む第２安定化期間に、前記第１安定化期間とは逆に、前記マイクロキャップシール内の帯電した粒子を分離するための第２安定化電圧波形；及び
前記第２安定化期間に続くデータ記入期間に、前記セルで階調を表現する記入データ電圧波形；
を含むことを特徴とする請求項３に記載の電気泳動表示装置。
【請求項５】
前記交流共通電圧は、
前記リセット期間、前記第１安定化期間、前記第２安定化期間、及び前記データ記入期間に前記１フレーム期間単位に極性が反転されることを特徴とする請求項４に記載の電気泳動表示装置。
【請求項６】
前記記入データ電圧波形は、前記データ記入期間内の一部区間で前記交流共通電圧の位相と同一な位相に発生されることを特徴とする請求項５に記載の電気泳動表示装置。
【請求項７】
前記交流共通電圧は、
前記リセット期間と前記データ記入期間との間、前記１フレーム期間単位に極性が反転されて、
前記第１安定化期間の間に高電位電圧を保持し、
前記第２安定化期間の間に低電位電圧を保持することを特徴とする請求項４に記載の電気泳動表示装置。
【請求項８】
前記記入データ電圧波形は、
前記第１安定化期間に低電位電圧を保持し、
前記第２安定化期間に高電位電圧を保持することを特徴とする請求項７に記載の電気泳動表示装置。
【請求項９】
前記セルのそれぞれは、
前記画素電極と前記共通電極に供給される電圧によって駆動することができる陰に帯電された白色粒子と陽に帯電された黒色粒子とを含むマイクロキャップシールを含むことを特徴とする請求項１に記載の電気泳動表示装置。
【請求項１０】
複数のデータラインと複数のゲートラインとが交差し、画素電極と共通電極に印加される電圧によって駆動されるセルを含む電気泳動表示パネルを有する電気泳動表示装置の駆動方法において、
デジタルデータをデータ電圧に変換して前記データラインに供給する段階；
前記ゲートラインにスキャンパルスを供給する段階；及び
複数のフレーム期間の中で、少なくとも一部のフレーム期間に、１フレーム期間周期に極性が反転される交流共通電圧を前記共通電極に供給する段階；
を含むことを特徴とする電気泳動表示装置の駆動方法。
【請求項１１】
前記セルのそれぞれは、
前記画素電極と前記共通電極に供給される電圧によって駆動することができる陽に帯電された白色粒子と陰に帯電された黒色粒子とを含むマイクロキャップシールを含むことを特徴とする請求項１０に記載の電気泳動表示装置の駆動方法。
【請求項１２】
現在のフレームイメージと次のフレームイメージとを前記セル単位に比較し、その比較の結果によって、前記データ電圧の駆動波形に対応する１ビットのデジタルデータを出力する段階；及び
前記交流駆動電圧の駆動波形を制御するための１ビットの共通電圧制御データを出力する段階；を更に含み、
前記交流共通電圧の極性は前記共通電圧制御データによって反転されることを特徴とする請求項１１に記載の電気泳動表示装置の駆動方法。
【請求項１３】
前記データ電圧の駆動波形は、
複数のフレーム期間を含むリセット期間に発生され、前記マイクロキャップシールを初期化するリセット電圧波形；
前記リセット期間に続く複数のフレーム期間を含む第１安定化期間に、前記マイクロキャップシール内の帯電した粒子を分離するための第１安定化電圧波形；  
前記第１安定化期間に続く複数のフレーム期間を含む第２安定化期間に、前記第１安定化期間とは逆に、前記マイクロキャップシール内の帯電した粒子を分離するための第２安定化電圧波形；及び
前記第２安定化期間に続く複数のフレーム期間を含むデータ記入期間に、前記セルで階調を表現する記入データ電圧波形；
を含むことを特徴とする請求項１２に記載の電気泳動表示装置の駆動方法。
【請求項１４】
前記交流共通電圧は、
前記リセット期間に、前記第１安定化期間、前記第２安定化期間、及び前記データ記入期間の間に前記１フレーム期間単位に極性が反転されることを特徴とする請求項１３に記載の電気泳動表示装置の駆動方法。
【請求項１５】
前記記入データ電圧波形は、前記データ記入期間内の一部区間で前記交流共通電圧の位相と同一な位相に発生されることを特徴とする請求項１４に記載の電気泳動表示装置の駆動方法。
【請求項１６】
前記交流共通電圧は、
前記リセット期間と前記データ記入期間との間、前記１フレーム期間単位に極性が反転されて、
前記第１安定化期間に高電位電圧を保持し、
前記第２安定化期間に低電位電圧を保持することを特徴とする請求項１３に記載の電気泳動表示装置の駆動方法。
【請求項１７】
前記記入データ電圧波形は、
前記第１安定化期間に低電位電圧を保持し、
前記第２安定化期間に高電位電圧を保持することを特徴とする請求項１６に記載の電気泳動表示装置の駆動方法。
【請求項１８】
前記セルのそれぞれは、
前記画素電極と前記共通電極に供給される電圧によって駆動することができる陰に帯電された白色粒子と陽に帯電された黒色粒子とを含むマイクロキャップシールを含むことを特徴とする請求項１０に記載の電気泳動表示装置の駆動方法。
【請求項１９】
複数のデータラインと複数のゲートラインとが交差し、画素電極と共通電極に印加される電圧によって駆動されるセルを含む電気泳動表示パネルを有する電気泳動表示装置の駆動方法において、
前記画素電極にデータ電圧を供給し、前記共通電極に前記データ電圧と電位差が存在する共通電圧を供給して前記セル内で荷電粒子の配列状態を変化させる段階；
前記画素電極に周期的に電圧が変わるデータ電圧を供給し、前記共通電極に前記データ電圧の波形と同位相の波形に電圧が変わる共通電圧を供給して、前記セル内で荷電粒子の配列状態を保持される段階；
を含むことを特徴とする電気泳動表示装置の駆動方法。
【請求項２０】
前記共通電圧は１フレーム期間単位に電圧が変わることを特徴とする請求項１９に記載の電気泳動表示装置の駆動方法。
【請求項２１】
前記共通電圧は、前記セル内で荷電粒子を双安定状態に安定化させるための安定化期間を除いた残りの駆動期間に、１フレーム期間単位に電圧が変わることを特徴とする請求項１９に記載の電気泳動表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気泳動表示装置に関し、特に、駆動電圧を低下させるようにした電気泳動表示装置とその駆動方法に関する。
【背景技術】
【０００２】
電荷を有する物質が電場に置かれると、その物質は電荷、分子の大きさ及び形等によって特有の移動をする。そのような移動を電気泳動という。近来、このような電気泳動を用いる表示装置が開発されつつあり、従来の紙媒体を代用する媒体として注目を受けている。
【０００３】
電気泳動を用いる表示装置は、米国特許ＵＳ7,012,600、米国特許ＵＳ7,119,772に開示されている。このような電気泳動表示装置は、図１に示すように、ルックアップテーブル（Ｌｏｏｋ−Ｕｐ  Ｔａｂｌｅ：ＬＵＴ）１、複数のメモリ２〜４及びフレームカウンター５を用いて、セル毎に現状態のイメージとその次の状態のイメージとを比較して、その比較の結果、複数のフレーム期間に各セルに供給されるデータＶ１〜Ｖｎを決める。
【０００４】
ルックアップテーブル１から出力されたデータＶ１〜Ｖｎは「００」、「０１」、「１０」、「１１」のようなデジタルデータとして、各セルの画素電極に供給される三つの状態、即ち、Ｖｅ＋、Ｖｅ−、Ｖｅ０に変換される。「００」と「１１」は０Ｖ、「０１」はＶｅ＋（＋１５Ｖ）、「１０」はＶｅ−（−１５Ｖ）に変換される。
【０００５】
図２は、現状態（Ｃｕｒｒｅｎｔ  ｓｔａｔｅ）で記入されたデータと、その次の状態（Ｎｅｘｔ  ｓｔａｔｅ）で記入されるデータに応じて、複数のフレーム期間に供給される駆動波形の一例を示す図面である。図２において、「Ｗ（１１）」はピークホワイト階調、「ＬＧ（１０）」は明るい中間階調、「ＤＧ（０１）」は暗い中間階調、「Ｂ（００）」はピークブラック階調を指し、駆動波形の下に記載された数字はフレーム数を指す。
【０００６】
画素電極と対向する共通電極には直流共通電圧Ｖｃｏｍが供給される。画素電極に供給される正極性データ電圧Ｖｅ＋は直流共通電圧Ｖｃｏｍより高い電圧であり、負極性データ電圧Ｖｅ−は共通電圧Ｖｃｏｍより低い電圧である。
【０００７】
このような電気泳動の駆動方法は、第一に、各セルのデジタルデータのそれぞれが２ビットであるため、メモリ４の貯蔵容量が大きくなるという問題があり、第二に、従来のセル状態を初期化した後、全セルを双安定状態に均一となるようにするためには、長いフレーム期間にリセット電圧波形、安定化電圧波形及び記入データ電圧波形を画素電極に順次供給しなくてはならないため、データ更新に時間が長くかかるという問題がある。一方、データ更新にかかる時間を短縮するためにはデータ電圧を高める方法があるが、この場合、データ駆動集積回路（Ｄａｔａ  Ｄｒｉｖｅ  ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ：Ｄ−ＩＣ）内の素子が高電圧素子から構成されるべきであるため、Ｄ−ＩＣの大きさが大きくなり、コストが上昇してしまう問題が更にある。
【特許文献１】米国特許ＵＳ7,012,600
【特許文献２】米国特許ＵＳ7,119,772
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従って、本発明の目的は、駆動電圧を低下させるようにした電気泳動表示装置とその駆動方法を提供することにある。
【課題を解決するための手段】
【０００９】
前記目的を達成するために、本発明の実施の形態に係る電気泳動表示装置は、複数のデータラインと複数のゲートラインとが交差し、画素電極と共通電極に印加される電圧によって駆動されるセルを含む電気泳動表示パネル；デジタルデータをデータ電圧に変換して前記データラインに供給するデータ駆動回路；前記ゲートラインにスキャンパルスを供給するゲート駆動回路；複数のフレーム期間の中で、少なくとも一部のフレーム期間に、１フレーム期間周期に極性が反転される交流共通電圧を前記共通電極に供給する共通電圧発生回路；及び前記データ駆動回路、前記ゲート駆動回路及び前記共通電圧発生回路の動作タイミングを制御し、前記デジタルデータを前記データ駆動回路に供給するタイミングコントローラを備える。
【００１０】
前記セルのそれぞれは、前記画素電極と前記共通電極に供給される電圧によって駆動することができる陽に帯電された白色粒子と陰に帯電された黒色粒子とを含むマイクロキャップシールを含む。
【００１１】
前記タイミングコントローラは、現在のフレームイメージと次のフレームイメージとを貯蔵するメモリ；前記現在のフレームイメージと前記次のフレームイメージとを前記セル単位に比較し、その比較の結果によって、前記データ電圧の駆動波形に対応する１ビットのデジタルデータを出力すると共に、予め定められた前記交流駆動電圧の駆動波形を制御するための１ビットの共通電圧制御データを出力するルックアップテーブル；及び前記ルックアップテーブルから出力されたデジタルデータを一時貯蔵した後、前記データ駆動回路に供給するデータメモリを備える。
【００１２】
前記データ電圧の駆動波形は、複数のフレーム期間を含むリセット期間に発生され、前記マイクロキャップシールを初期化するリセット電圧波形；前記リセット期間に続く複数のフレーム期間を含む第１安定化期間に、前記マイクロキャップシール内の帯電した粒子を分離するための第１安定化電圧波形；前記第１安定化期間に続く複数のフレーム期間を含む第２安定化期間に、前記第１安定化期間とは逆に、前記マイクロキャップシール内の帯電した粒子を分離するための第２安定化電圧波形；及び前記第２安定化期間に続くデータ記入期間に、前記セルで階調を表現する記入データ電圧波形を含む。
【００１３】
前記交流共通電圧は、前記リセット期間、前記第１安定化期間、前記第２安定化期間、及び前記データ記入期間の間に前記１フレーム期間単位に極性が反転される。
【００１４】
前記記入データ電圧波形は、前記データ記入期間内の一部区間で前記交流共通電圧の位相と同一な位相に発生される。
【００１５】
前記交流共通電圧は、前記リセット期間と前記データ記入期間との間、前記１フレーム期間単位に極性が反転されて、前記第１安定化期間に高電位電圧を保持し、前記第２安定化期間に低電位電圧を保持する。
【００１６】
前記記入データ電圧波形は、前記第１安定化期間に低電位電圧を保持し、前記第２安定化期間に高電位電圧を保持する。
【００１７】
本発明の実施の形態に係る電気泳動表示装置の駆動方法は、デジタルデータをデータ電圧に変換して前記データラインに供給する段階；前記ゲートラインにスキャンパルスを供給する段階；及び複数のフレーム期間の中、少なくとも一部のフレーム期間に、１フレーム期間周期に極性が反転される交流共通電圧を前記共通電極に供給する段階を含む。
【００１８】
本発明の他の実施の形態に係る電気泳動表示装置の駆動方法は、前記画素電極にデータ電圧を供給し、前記共通電極に前記データ電圧と電位差が存在する共通電圧を供給して前記セル内で荷電粒子の配列状態を変化させる段階；及び前記画素電極に周期的に電圧が変わるデータ電圧を供給し、前記共通電極に前記データ電圧の波形と同位相の波形に電圧が変わる共通電圧を供給して、前記セル内で荷電粒子の配列状態を保持される段階を含む。
【発明の効果】
【００１９】
本発明は、フレーム期間単位に共通電圧の電位と極性を反転させて、データ電圧と共通電圧との差で決定される実効電圧を高めることによってデータ電圧を低下させることができ、データ更新過程にかかる時間を短縮すると共に、デジタルデータを１ビットに減らすことができるため、デジタルデータが貯蔵されるメモリの貯蔵容量を減らすこと、データ駆動集積回路の大きさを小さくすることと共に、回路のコストを節減することが可能となる。
【発明を実施するための最良の形態】
【００２０】
前記目的の他、本発明の外の目的及び特徴は、添付した図面を参照した実施の形態についての説明を通じて明らかになる。
【００２１】
以下、図３〜図１０を参照して、本発明の好ましい実施の形態に対して説明する。
【００２２】
図３及び図４は、本発明の実施の形態に係る電気泳動表示装置とセルを示す図面である。
【００２３】
図３及び図４を参照すると、本発明の実施の形態に係る電気泳動表示装置は、ｍ×ｎ個のセル１６が配列される表示パネル１４、データ電圧を表示パネル１４のデータラインＤ１〜Ｄｍに供給するデータ駆動回路１２、表示パネル１４のゲートラインＧ１〜Ｇｎにスキャンパルスを供給するためのゲート駆動回路１３、表示パネル１４の共通電極１８にフレーム単位に電位と極性が反転される交流共通電圧Ｖｃｏｍ２を供給する共通電圧発生回路１５、データ/ゲート駆動回路１２、１３と共通電圧発生部１５を制御するためのタイミングコントローラ１１を備える。
【００２４】
表示パネル１４は、図４に示すように、複数のマイクロキャップシール２０が２枚の基板間に注入される。マイクロキャップシール２０のそれぞれは、陽に帯電された白色粒子２１と陰に帯電された黒色粒子２２とを含む。この表示パネル１４の下部基板上に形成されたｍ個のデータラインＤ１〜Ｄｍとｎ個のゲートラインＧ１〜Ｇｎとは互いに交差する。データラインＤ１〜ＤｍとゲートラインＧ１〜Ｇｎとの交差部には薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ；以下、ＴＦＴという）が接続される。ＴＦＴのソース電極はデータラインＤ１〜Ｄｍに接続され、そのドレイン電極はセル１６の画素電極１７に接続される。そして、ＴＦＴのゲート電極はゲートラインＧ１〜Ｇｎに接続される。ＴＦＴは、ゲートラインＧ１〜Ｇｎからのスキャンパルスに応じてターンオンされることにより、示そうとする一ラインのセル１６を選択する。表示パネル１４の上部透明基板上には全セルに交流共通電圧Ｖｃｏｍ２を同時に供給するための共通電極１８が形成される。共通電極１８は Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ（ＩＴＯ）のような透明電導性材料から形成される。
【００２５】
一方、マイクロキャップシール２０は陰に帯電された白色粒子と陽に帯電された黒色粒子とを含むことができる。この場合、後術する駆動波形の位相と電圧が変化する可能性がある。
【００２６】
データ駆動回路１２は、シフトレジスタ、ラッチ、デジタル−アナログ変換器及び出力バッファ等をそれぞれ含む複数のデータドライブ集積回路から構成される。このデータ駆動回路１２は、タイミングコントローラ１１の制御下でデジタルデータをラッチし、そのデジタルデータをガンマ補償電圧に変換してデータ電圧を生じ、そのデータ電圧をデータラインＤ１〜Ｄｎに供給する。
【００２７】
ゲート駆動回路１３は、シフトレジスタ、シフトレジスタの出力信号のスイング幅をＴＦＴの駆動に適するスイング幅に変換するためのレベルシフタ及びレベルシフタとゲートラインＧ１〜Ｇｎの間に接続される出力バッファをそれぞれ含む複数のゲートドライブ集積回路から構成される。このゲート駆動回路１３は、データラインＤ１〜Ｄｍに供給されるデータ電圧に同期されるスキャンパルスを順次出力する。
【００２８】
タイミングコントローラ１１は、垂直/水平同期信号Ｖ、Ｈとクロック信号ＣＬＫの入力を受け、データ/ゲート駆動回路１２、１３の動作タイミングを制御するための制御データと、共通電圧発生回路１５の動作タイミングを制御するための制御データとを発生する。また、タイミングコントローラ１１は、メモリに貯蔵された以前のフレームのイメージと現在のフレームのイメージとを比較する。タイミングコントローラ１１は、以前のフレームのイメージと現在のフレームのイメージとの比較の結果によってデータ電圧と交流共通電圧Ｖｃｏｍ２の駆動波形を決めるルックアップテーブル、フレーム数をカウントするフレームカウンターを用いてデータ電圧の駆動波形に対応するデジタルデータを発生し、そのデジタルデータをデータ駆動回路１２に供給する。
【００２９】
共通電圧発生回路１５は、タイミングコントローラ１１からの制御データＣ１に応じて、高電位共通電圧Ｖｃｏｍ＋と低電位共通電圧Ｖｃｏｍ−との間で毎フレーム期間単位に電位と極性が反転される交流共通電圧Ｖｃｏｍ２を発生し、その交流共通電圧Ｖｃｏｍ２を共通電極１８に供給する。一方、ＴＦＴの寄生容量によるキックバック電圧（Ｋｉｃｋ  ｂａｃｋ  ｖｏｌｔａｇｅ）は交流共通電圧Ｖｃｏｍ２対比データ電圧の極性に応じて異なる。従って、キックバック電圧を補償するため、高電位共通電圧Ｖｃｏｍ＋と低電位共通電圧Ｖｃｏｍ−は共通電圧発生回路１５で独立的に調整される。
【００３０】
図５は、タイミングコントローラ１１からデジタルデータと交流共通電圧Ｖｃｏｍ２の制御データとを発生する回路を詳細に示す図面である。
【００３１】
図５を参照すると、タイミングコントローラ１１は、現在のフレームＦｎのイメージを貯蔵する第１フレームメモリ１１２、次のフレームＦｎ＋１のイメージを貯蔵する第２フレームメモリ１１３、フレームメモリ１１２、１１３に接続したルックアップテーブル１１１、フレーム数をカウントするフレームカウンター１１５、ルックアップテーブル１１１から出力されたデジタルデータを貯蔵するデータメモリ１１４を備える。データメモリ１１４は、後述するデータ駆動回路１２の集積回路ＩＣに含まれたラッチである。
【００３２】
ルックアップテーブル１１１は、各フレーム別に現在のフレームＦｎのイメージとその次のフレームＦｎ＋１のイメージによって、複数のフレーム期間に、各セルに供給されるデータ電圧の駆動波形と交流共通電圧Ｖｃｏｍの駆動波形に対するパルス幅変調データが登載された複数のルックアップテーブルを貯蔵する。このルックアップテーブル１１１は、フレームカウンター１１５からのフレーム数の情報によって、フレーム毎に現在のフレームＦｎのイメージと次のフレームのイメージとをセル単位に比較し、その比較結果によって各セル単位に１ビットのデジタルデータを選択する。ルックアップテーブル１１１から選択された各セルのデジタルデータは、全セルから現在のイメージを消去して全セルを初期化するためのリセットデータ、全セルを双安定状態に安定化するための安定化データ、次のイメージの階調（Ｇｒａｙ  ｓｃａｌｅ）を表現するための記入データを含む。また、ルックアップテーブル１１１は予め定められた交流共通電圧Ｖｃｏｍ２の駆動波形を指す１ビットの制御データＣ１を選択し、その制御データＣ１を共通電圧発生回路１５に供給する。
【００３３】
図６及び図７は、本発明の第１の実施の形態に係るデータ電圧Ｖｄａｔａ、交流共通電圧Ｖｃｏｍ２及び実効電圧Ｖｒｍｓの一例を示す図面である。図６において、糸線はＶｈ＋電位とＶｈ−電位との間でスイングするデータ電圧Ｖｄａｔａ、点線はＶｃｏｍ＋電位とＶｃｏｍ−電位との間でスイングする交流共通電圧Ｖｃｏｍ２を示す。
【００３４】
図６及び図７を参照すると、マイクロキャップシール２０は、画素電極１７に供給されるデータ電圧Ｖｄａｔａと共通電極１８に供給される交流共通電圧Ｖｃｏｍ２によって、リセット期間Ｐ１、第１安定化期間Ｐ２、第２安定化期間Ｐ３及びデータ記入期間Ｐ４に分けられて駆動される。
【００３５】
データ電圧Ｖｄａｔａと交流共通電圧Ｖｃｏｍ２との間に電位差がないと、マイクロキャップシール２０内で陽に帯電された白色粒子２１と陰に帯電された黒色粒子２２の配列状態は保持される。反面、データ電圧Ｖｄａｔａと交流共通電圧Ｖｃｏｍ２との間に電位差が発生すると、図４に示すように、マイクロキャップシール２０内で陽に帯電された白色粒子２１と陰に帯電された黒色粒子２２の配列状態は変化する。
【００３６】
リセット期間Ｐ１は、画素電極１７に高電位データ電圧Ｖｈ＋が供給されて、共通電極１８に１フレーム期間単位に電位と極性が反転される交流共通電圧Ｖｃｏｍ２が供給される第１区間Ｔ１と、画素電極１７と共通電極１８に同位相の交流電圧が供給される第２区間Ｔ２とを含む。第１区間Ｔ１の間、画素電極１７に供給される高電位データ電圧Ｖｈ＋が供給されるフレーム期間数は、図２に示すように、各セル単位に現在のイメージの階調によって異なるようになる。第１区間Ｔ１は現在のイメージの階調が高いほど長いフレーム期間を含む。第２区間はリセット期間Ｐ１内で第１区間Ｔ１が長いと相対的に短くなり、第１区間Ｔ１が短いと相対的に長くなる。従って、リセット期間Ｐ１の第１区間Ｔ１と第２区間Ｔ２は各セルで現在のイメージの階調によって異なるようになる。
【００３７】
現在のイメージの階調によって各セル内でマイクロキャップシール２０内に陽に帯電された白色粒子２１と陰に帯電された黒色粒子２２との配列と分離程度がセル毎に異なる。このため、データ駆動回路１２は、リセット期間Ｐ１の第１区間Ｔ１に含まれた複数のフレーム期間に、データラインＤ１〜Ｄｍに高電位データ電圧Ｖｈ＋を供給し、共通電圧発生回路１５はフレーム期間単位に電位と極性が反転される交流電圧Ｖｃｏｍ２を共通電極１８に供給して、全セルでマイクロキャップシール２０内の粒子配列を１次初期化する。リセット期間Ｐ１の第２区間Ｔ２は、全セルで画素電極１７と共通電極１８に供給される交流電圧の波形が同位相であるため、データ電圧Ｖｄａｔａと交流共通電圧Ｖｃｏｍ２との電位差がない。
【００３８】
リセット期間Ｐ１の第１区間Ｔ１の間、全セル１６でマイクロキャップシール２０の画素電極１７と共通電極１８との電位差、即ち、マイクロキャップシール２０を駆動するための実効電圧Ｖｒｍｓは、交流共通電圧Ｖｃｏｍとデータ電圧Ｖｄａｔａとの合計に該当する│（Ｖｈ＋）−（Ｖｃｏｍ−）│になる。この第１区間Ｔ１内で、奇数フレームの間にデータ電圧Ｖｄａｔａと交流共通電圧Ｖｃｏｍ２との電位差が存在し、偶数フレームの間にデータ電圧Ｖｄａｔａと交流共通電圧Ｖｃｏｍ２との電位差がないため、マイクロキャップシール２０には第１区間Ｔ１に含まれた全体フレーム期間の中、１/２期間に実効電圧が印加され、残りの１/２期間に０Ｖが供給される。従来の電気泳動表示装置において、リセット期間Ｐ１の間にマイクロキャップシール２０を駆動するための実効電圧の振幅はデータ電圧で決定される＋１５Ｖに過ぎない。反面、本発明は、リセット期間Ｐ１の間にデータ電圧Ｖｄａｔａと交流共通電圧Ｖｃｏｍ２のそれぞれが＋１５Ｖと−１５Ｖとの間でスイングすると、マイクロキャップシール２０を駆動するための実効電圧Ｖｒｍｓの振幅を従来の２倍以上、即ち、３０Ｖ以上に高めることができる。従って、本発明は、データ駆動回路１２の出力を従来と同一にしても、実効電圧を更に高くしてマイクロキャップシール２０内の粒子の動きを高速化し、その結果、リセット期間Ｐ１を従来のリセット期間Ｐ１に必要なフレーム数よりも小さな数のフレーム期間に構成することができる。
【００３９】
第１安定化期間Ｐ２の間、データ電圧Ｖｄａｔａは低電位データ電圧Ｖｈ−に発生されて、交流共通電圧Ｖｃｏｍ２は１フレーム期間単位に電位と極性が反転される。第２安定化期間Ｐ３の間、データ電圧Ｖｄａｔａは高電位データ電圧Ｖｈ＋に発生されて、交流共通電圧Ｖｃｏｍ２は１フレーム期間単位に電位と極性が反転される。この第１及び第２安定化期間Ｐ２、Ｐ３の間、本発明は図７に示すように、実効電圧Ｖｒｍｓの極性が交互に反転されて、マイクロキャップシール２０内で陽に帯電された白色粒子２１と陰に帯電された黒色粒子２２とを分離して、マイクロキャップシール２０内の帯電粒子を双安定状態に２次初期化する。第１及び第２安定化期間Ｐ２、Ｐ３の間に供給されるデータ電圧Ｖｄａｔａと交流共通電圧Ｖｃｏｍ２の駆動波形は、現在のイメージと次のイメージとは関係はく、全マイクロキャップシール２０を初期化させるため、データのアップデート過程の全フレーム期間において同一である。
【００４０】
第１安定化期間Ｐ２の間、全セル１６でマイクロキャップシール２０の画素電極１７と共通電極１８との電位差、即ち、マイクロキャップシール２０を駆動するための実効電圧Ｖｒｍｓは、交流共通電圧Ｖｃｏｍとデータ電圧Ｖｄａｔａとの合計に該当する│（Ｖｈ−）−（Ｖｃｏｍ＋）│になる。この第１安定化期間Ｐ２内で、奇数フレームの間にデータ電圧Ｖｄａｔａと交流共通電圧Ｖｃｏｍ２との間に電位差が存在し、偶数フレームの間にデータ電圧Ｖｄａｔａと交流共通電圧Ｖｃｏｍ２との間に電位差がないため、マイクロキャップシール２０には第１安定化期間Ｐ２に含まれた全体フレーム期間の中で、１/２期間に実効電圧が印加され、残りの１/２期間に０Ｖが供給される。従来の電気泳動表示装置において、第１安定化期間Ｐ２の間にマイクロキャップシール２０を駆動するための実効電圧の振幅はデータ電圧で決定される−１５Ｖに過ぎない。反面、本発明は、第１安定化期間Ｐ２の間にデータ電圧Ｖｄａｔａと交流共通電圧Ｖｃｏｍ２のそれぞれが＋１５Ｖと−１５Ｖとの間でスイングすると、マイクロキャップシール２０を駆動するための実効電圧Ｖｒｍｓを２倍以上、即ち、−３０Ｖ以上に高めることができる。従って、本発明は、データ駆動回路１２の出力を従来と同一にしても、実効電圧を更に高くしてマイクロキャップシール２０内の粒子の動きを高速化し、その結果、第１安定化期間Ｐ２を従来の第１安定化期間Ｐ２に必要なフレーム数よりも小さな数のフレーム期間に構成することができる。
【００４１】
第２安定化期間Ｐ３の間、全セル１６でマイクロキャップシール２０の画素電極１７と共通電極１８との電位差、即ち、マイクロキャップシール２０を駆動するための実効電圧Ｖｒｍｓは、交流共通電圧Ｖｃｏｍとデータ電圧Ｖｄａｔａとの合計に該当する│（Ｖｈ＋）−（Ｖｃｏｍ−）│になる。この第２安定化期間Ｐ３内で、奇数フレームの間にデータ電圧Ｖｄａｔａと交流共通電圧Ｖｃｏｍ２との間に電位差が存在し、偶数フレームの間にデータ電圧Ｖｄａｔａと交流共通電圧Ｖｃｏｍ２との間に電位差がないため、マイクロキャップシール２０には第２安定化期間Ｐ３に含まれた全体フレーム期間の中で、１/２期間に実効電圧が印加され、残りの１/２期間に０Ｖが供給される。従来の電気泳動表示装置において、第２安定化期間Ｐ３の間にマイクロキャップシール２０を駆動するための実効電圧の振幅はデータ電圧で決定される＋１５Ｖに過ぎない。反面、本発明は、第２安定化期間Ｐ３の間にデータ電圧Ｖｄａｔａと交流共通電圧Ｖｃｏｍ２のそれぞれが＋１５Ｖと−１５Ｖとの間でスイングすると、マイクロキャップシール２０を駆動するための実効電圧Ｖｒｍｓを２倍以上、即ち、−３０Ｖ以上に高めることができる。従って、本発明は、データ駆動回路１２の出力を従来と同一にしても、実効電圧を更に高くしてマイクロキャップシール２０内の粒子の動きを高速化し、その結果、第２安定化期間Ｐ３を従来の第２安定化期間Ｐ３に必要なフレーム数よりも小さな数のフレーム期間に構成することができる。
【００４２】
データ記入期間Ｐ４の間、データ電圧Ｖｄａｔａは、白色表示電圧である高電位データ電圧Ｖｈ＋あるいは黒色表示電圧である低電位データ電圧Ｖｈ−に発生されて、交流共通電圧Ｖｃｏｍ２は１フレーム期間単位に電位と極性が反転される。このデータ記入期間Ｐ４内でデータ電圧Ｖｄａｔａの電位とフレーム期間は、図２に示すように、次のイメージの階調によって異なるようになる。例えば、次のイメージがホワイト階調Ｗであると、データ記入期間Ｐ４は高電位データ電圧Ｖｈ＋が発生される２５個のフレーム期間を含む。次のイメージが明るい中間階調ＬＧ、暗い中間階調ＤＧあるいはブラック階調Ｂであると、データ記入期間Ｐ４は低電位データ電圧Ｖｈ−が発生される複数のフレーム期間を含む。次のイメージが明るい中間階調ＬＧ、暗い中間階調ＤＧあるいはブラック階調Ｂであると、データ記入期間Ｐ４のフレーム期間数は階調が低いほど、即ち、ブラック階調にいくほど低電位増加する。データ記入期間Ｐ４内で、データを記入するためのフレーム期間外の残りのフレーム期間に、データ電圧Ｖｄａｔａの波形はリセット期間Ｐ１の第２区間Ｔ２と同様に、交流共通電圧Ｖｃｏｍ２の位相と同一な位相に発生されることができる。
【００４３】
データ記入期間Ｐ４の間、全セル１６でマイクロキャップシール２０の粒子を駆動するための実効電圧Ｖｒｍｓは、交流共通電圧Ｖｃｏｍとデータ電圧Ｖｄａｔａとの合計に該当する│（Ｖｈ＋）−（Ｖｃｏｍ−）│または│（Ｖｈ−）−（Ｖｃｏｍ＋）│になる。このデータ記入期間Ｐ４内で、奇数フレームの間にデータ電圧Ｖｄａｔａと交流共通電圧Ｖｃｏｍ２との電位差が存在し、偶数フレームの間にデータ電圧Ｖｄａｔａと交流共通電圧Ｖｃｏｍ２との電位差がないため、マイクロキャップシール２０にはデータ記入期間Ｐ４に含まれた全体フレーム期間の中で、１/２期間に実効電圧が印加され、残りの１/２期間に０Ｖが供給される。従来の電気泳動表示装置において、データ記入期間Ｐ４の間にマイクロキャップシール２０を駆動するための実効電圧の振幅はデータ電圧で決定される＋１５Ｖまたは−１５Ｖに過ぎない。反面、本発明は、データ記入期間Ｐ４の間にデータ電圧Ｖｄａｔａと交流共通電圧Ｖｃｏｍ２のそれぞれが＋１５Ｖと−１５Ｖとの間でスイングすると、マイクロキャップシール２０を駆動するための実効電圧Ｖｒｍｓを２倍以上、即ち、−３０Ｖ以上に高めることができる。従って、本発明は、データ駆動回路１２の出力を従来と同一にしても、実効電圧を更に高くしてマイクロキャップシール２０内の粒子の動きを高速化し、その結果、データ記入期間Ｐ４を従来のデータ記入期間Ｐ４に必要なフレーム数よりも小さな数のフレーム期間に構成することができる。
【００４４】
このように、複数のフレーム期間、例えば、１２８個のフレーム期間に、初期化、安定化、データ記入過程を含み、各セル単位に一つのデータが記入される。   
【００４５】
図８及び図９は、本発明の第２の実施の形態に係るデータ電圧Ｖｄａｔａ、交流共通電圧Ｖｃｏｍ２及び実効電圧Ｖｒｍｓの一例を示す図面である。
【００４６】
図８及び図９を参照すると、マイクロキャップシール２０は、画素電極１７に供給されるデータ電圧Ｖｄａｔａと共通電極１８に供給される交流共通電圧Ｖｃｏｍ２によって、リセット期間Ｐ１、第１安定化期間Ｐ２、第２安定化期間Ｐ３及びデータ記入期間Ｐ４に分けられて時分割駆動される。
【００４７】
リセット期間Ｐ１の第１区間Ｔ１の間、データ電圧Ｖｄａｔａは高電位データ電圧Ｖｈ＋に固定され、交流共通電圧Ｖｃｏｍ２は１フレーム期間単位にスイングする。従って、全セルにはリセット期間Ｐ１の第１区間Ｔ１の間、奇数フレーム期間で│（Ｖｈ＋）−（Ｖｃｏｍ−）│の実効電圧が印加される。リセット期間Ｐ１の第１区間Ｔ１内で偶数フレーム期間に、データ電圧Ｖｄａｔａと交流共通電圧Ｖｃｏｍ２との電位差は殆どない。リセット期間Ｐ１の第２区間Ｔ１の間、データ電圧Ｖｄａｔａは１フレーム期間単位に高電位データ電圧Ｖｈ＋と低電位データ電圧Ｖｈ−との間でスイングし、交流共通電圧Ｖｃｏｍ２はデータ電圧Ｖｄａｔａの波形と同位相に発生して、１フレーム期間単位に高電位共通電圧Ｖｃｏｍ＋と低電位共通電圧Ｖｃｏｍ−との間でスイングする。
【００４８】
第１安定化期間Ｐ２の間、データ電圧Ｖｄａｔａは低電位データ電圧Ｖｈ−に固定され、交流共通電圧Ｖｃｏｍ２は高電位共通電圧Ｖｃｏｍ＋に固定される。反面、第２安定化期間Ｐ３の間、データ電圧Ｖｄａｔａは高電位データ電圧Ｖｈ＋に固定され、交流共通電圧Ｖｃｏｍ２は低電位共通電圧Ｖｃｏｍ−に固定される。
【００４９】
データ記入期間Ｐ４は、次のイメージの階調を表現する第３区間と、データ電圧Ｖｄａｔａと交流共通電圧Ｖｃｏｍ２が同位相に発生され、その電圧間に電位差のない第４区間Ｔ４とを含む。データ記入期間Ｐ４の第３区間Ｔ３の間、データ電圧Ｖｄａｔａは次のイメージの階調によって高電位データ電圧Ｖｈ＋あるいは低電位データ電圧Ｖｈ−に固定され、次のイメージの階調によってデータ電圧Ｖｄａｔａが発生される第３区間Ｔ３のフレーム期間数は異なるようになる。このデータ記入期間Ｐ４の第３区間Ｔ３の間、交流共通電圧Ｖｃｏｍ２は１フレーム期間単位に高電位共通電圧Ｖｃｏｍ＋と低電位共通電圧Ｖｃｏｍ−との間でスイングする。データ記入期間Ｐ４の第４区間Ｔ４はデータ記入期間Ｐ４内で第３区間Ｔ３が長いほど短くなり、第３区間Ｔ３が短いほど長くなる。データ記入期間Ｐ４の第４区間Ｔ４の間、データ電圧Ｖｄａｔａと交流共通電圧Ｖｃｏｍ２は１フレーム期間単位にスイングする。このデータ記入期間Ｐ４の第４区間Ｔ４の間、データ電圧Ｖｄａｔａと交流共通電圧Ｖｃｏｍ２の波形は同位相である。従って、データ記入期間Ｐ４の第４区間Ｔ４の間、データ電圧Ｖｄａｔａと交流共通電圧Ｖｃｏｍ２との電位差はない。
【００５０】
本発明の第２の実施の形態は、リセット期間Ｐ１の第１区間Ｔ１、第１及び第２安定化期間Ｐ２、Ｐ３、及びデータ記入期間Ｐ４の第３区間Ｔ２の間にデータ電圧Ｖｄａｔａを固定させ、かつ第１及び第２安定化期間Ｐ２、Ｐ３の間に交流共通電圧Ｖｃｏｍ２を固定させる。
【００５１】
本発明の第２の実施の形態は、リセット期間Ｐ１、第１安定化期間Ｐ２、第２安定化期間Ｐ３、及びデータ記入期間Ｐ４の間にマイクロキャップシール２０を駆動するための実効電圧Ｖｒｍｓを、図９に示すように、従来の技術より２倍以上に高めることができる。従って、本発明は、データ駆動回路１２の出力を従来と同一にしても、マイクロキャップシール２０内の粒子の動きを高速化することによって、リセット期間Ｐ１、第１安定化期間Ｐ２、第２安定化期間Ｐ３、及びデータ記入期間Ｐ４のそれぞれに必要なフレーム期間数を減らすことができる。更に、本発明の第２の実施の形態は、第１及び第２安定化期間Ｐ２、Ｐ３の間にデータ電圧Ｖｄａｔａを固定させるため、第１の実施の形態に比べて、交流共通電圧Ｖｃｏｍ２の極性反転の回数を減らすことによって、共通電圧発生回路１５の消費電流と発熱を減少させることができる。
【００５２】
図１０は、データ駆動回路１２を詳細に示す回路図である。
【００５３】
図１０を参照すると、データ駆動回路１２は複数のデータドライブ集積回路を含み、それぞれの集積回路はタイミングコントローラ１１から１ビットデジタルデータの入力を受けるレジスタ１０６、サンプリング信号を順次発生するシフトレジスタ１０１、レジスタ１０６とデータラインＤ１〜Ｄｍとの間に従属的に接続したラッチ１０２、デジタル−アナログ変換器（Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｏｒ：ＤＡＣ）１０３及び出力バッファ１０４を備える。
【００５４】
レジスタ１０６は、タイミングコントローラ１１から直列に入力される１ビットデジタルデータを一時貯蔵し、そのデジタルデータを並列にラッチ１０２に供給する。   
【００５５】
シフトレジスタ１０１は、タイミングコントローラ１１からのソーススタートパルスをソースシフトクロック信号に従ってシフトしてサンプリング信号を発生する。また、シフトレジスタ１０１はソーススタートパルスをシフトして次の段の集積回路にキャリ信号を伝える。   
【００５６】
ラッチ１０２は、シフトレジスタ１０１から入力されるサンプリング信号に従って１ビットのデジタルデータを順次サンプリングしてラッチした後、ラッチされた１ビットのデジタルデータを同時にＤＡＣ１０４に供給する。
【００５７】
ＤＡＣ１０３は、ラッチ１０２からの１ビットデジタルデータをガンマ補償電圧である高電位データ電圧Ｖｈ＋と低電位データ電圧Ｖｈ−に変換する。
【００５８】
出力バッファ１０４は、ＤＡＣ１０３から出力されるデータ電圧Ｖｄａｔａを損失なしにデータラインＤ１〜Ｄｍに供給する。   
【００５９】
前述のように、本発明に係る電気泳動表示装置とその駆動方法は、フレーム期間単位に共通電圧の電位と極性を反転させて、データ電圧と共通電圧との差に決定される実効電圧を高めることによってデータ電圧を低下させることができる。更に、本発明は、実効電圧を高めてマイクロキャップシール内の粒子の動きを高速化することによって、データ更新にかかる時間を短縮することが可能となり、更に、データ電圧を高電位電圧と低電位電圧の２つ電圧のみに発生するため、そのデータ電圧に対応するデジタルデータを１ビットに減らすことができるため、デジタルデータが貯蔵されるメモリの貯蔵容量を減らすことができると共に、データ電圧を低下させてデータ駆動集積回路の大きさを小さくし、かつ回路のコストを節減することができる。
【００６０】
以上、説明した内容を通じて、当業者であれば本発明の技術思想を逸脱しない範囲内で種々なる変更および修正が可能であることが分かる。従って、本発明の技術的範囲は、明細書の詳細な説明に記載した内容に限定されるものではなく、特許請求の範囲により定めなければならない。
【図面の簡単な説明】
【００６１】
【図１】従来の電気泳動表示装置において、データ電圧波形を発生するための回路を示す図面である。
【図２】図１に示すルックアップテーブルに登載されたデータ電圧波形の一例を示す図面である。
【図３】本発明の実施の形態に係る電気泳動表示装置を示すブロック図である。
【図４】図３に示すセルのマイクロキャップシールの構造を詳細に示す図面である。
【図５】図３に示すタイミングコントローラにおいて、デジタルデータと交流共通電圧の制御データとを発生する回路を詳細に示す回路図である。
【図６】本発明の第１の実施の形態に係るデータ電圧と交流共通電圧との波形を示す波形図である。
【図７】本発明の第１の実施の形態に係る実効電圧の波形を示す波形図である。
【図８】本発明の第２の実施の形態に係るデータ電圧と交流共通電圧との波形を示す波形図である。
【図９】本発明の第２の実施の形態に係る実効電圧の波形を示す波形図である。
【図１０】図５に示すデータ駆動回路を詳細に示す図面である。
【符号の説明】
【００６２】
１１：タイミングコントローラ        
１２：データ駆動回路
１３：ゲート駆動回路                
１４：電気泳動表示パネル
１５：共通電圧発生回路              
１１１：ルックアップテーブル
１１２、１１３、１１４：メモリ      
１１５：フレームカウンター
１０１：シフトレジスタ              
１０２：ラッチ
１０３：デジタル−アナログ変換器    
１０４：出力バッファ
【図１】
2008152228.tif 000003
【図２】
2008152228.tif 000004
【図３】
2008152228.tif 000005
【図４】
2008152228.tif 000006
【図５】
2008152228.tif 000007
【図６】
2008152228.tif 000008
【図７】
2008152228.tif 000009
【図８】
2008152228.tif 000010
【図９】
2008152228.tif 000011
【図１０】
2008152228.tif 000012