(57)【要約】【課題】金属配線におけるディッシングの発生を抑制することができる半導体装置を提供すること。【解決手段】半導体基板３と、各金属配線（１１、１７、２３、２９）がダマシン法により形成される各配線層（４、５、６、７）と、ボンディングパッド２が形成されるパッド層８と、を備える半導体装置１において、各金属配線（１１、１７、２３、２９）が形成される各配線溝（１０、１６、２２、２８）内に、各金属配線（１１、１７、２３、２９）から露出する各絶縁膜残留部（１２、１８、２４、３０）を設ける。【選択図】図３
2008124271.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に積層された配線層と、
前記配線層上に積層された表面絶縁層と、
前記表面絶縁層の表面に埋設され、外部との電気接続のためのボンディングワイヤが接続されるボンディングパッドとを備え、
前記配線層は、
絶縁層と、
前記絶縁層を掘り下げて形成される配線溝内に、前記絶縁層を部分的に残すことにより形成される絶縁層残留部と、
前記配線溝内に金属材料を埋設することにより形成され、前記ボンディングパッドと電気的に接続される金属配線パターンと、を備えていることを特徴とする、半導体装置。
【請求項２】
前記配線層は、少なくとも第１および第２の前記配線層を含み、
前記表面絶縁層を貫通して形成され、第１の前記配線層の前記金属配線と前記ボンディングパッドとを接続するボンディングパッド接続ビアと、
第１の前記配線層の前記絶縁層を貫通して形成され、第１の前記配線層の前記金属配線と第２の前記配線層の前記金属配線とを接続する金属配線接続ビアと、をさらに備えていることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記ボンディングパッド接続ビアと前記金属配線接続ビアとは、前記半導体基板の表面と平行な方向における位置を互いにずらして形成されていることを特徴とする、請求項２に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置、詳しくは、ダマシン配線を有する半導体装置に関する。
【背景技術】
【０００２】
一般的に、半導体装置の表面には、外部との電気接続のための金属製のボンディングパッドが形成されている。ボンディングパッドの下側には、配線パターンを有する複数の配線層が積層されている。各配線層の配線パターンは、接続ビアにより相互に電気的に接続されている。最上層の配線層の配線パターンは、接続ビアを介してボンディングパッドと電気的に接続されている。また、最上層の配線パターンは、半導体装置の基体をなす半導体基板に作り込まれる素子と電気的に接続されている。そして、ボンディングパッドとリードフレームのリード電極（外部電極）とが、金細線からなるボンディングワイヤによって接続されることにより、半導体装置（半導体基板に作り込まれる素子）とリードフレームとの電気的な接続が達成される。
【０００３】
ところで、近年、ボンディングパッドや配線パターンの材料として銅が用いられてきている。銅からなる微細な配線を形成する方法としては、ダマシン法が知られている。
ダマシン法では、まず、半導体基板の上に形成された、酸化シリコン（ＳｉＯ2）からなる第１の絶縁層に、半導体基板に達する第１のビアホールが形成される。次いで、第１のビアホールが形成された第１の絶縁層に、第１の配線溝が形成される。その後、第１の絶縁層の上に、第１のビアホールおよび第１の配線溝を埋め尽くす銅膜が形成される。そして、化学的機械的研磨法（ＣＭＰ法）による銅膜の研磨処理により、第１の配線溝に埋め込まれていない余分な銅が除去され、第１の配線溝に埋設された第１の銅配線が形成される。
【０００４】
次いで、第１の絶縁層の上に、第２の絶縁層が形成され、この第２の絶縁層に、第１の銅配線に達する第２のビアホールが形成される。その後、第２のビアホールが形成された第２の絶縁層に、ボンディングパッドのパターンに対応する第２の配線溝が形成され、第２のビアホールおよび第２の配線溝に銅が埋設されることによって、第１の銅配線と電気的に接続された第２の銅配線が形成される。
【０００５】
さらに、第２の絶縁層の上に、第３の絶縁層が形成され、この第３の絶縁層に、第２の銅配線に達する第３のビアホールが形成される。そして、第３の絶縁層に、ボンディングパッドを埋設するためのパッド溝が形成され、第１および第２の銅配線の場合と同様の方法により、第３のビアホールおよびパッド溝に銅が埋設されることによって、第２の銅配線と電気的に接続されたボンディングパッドが形成される。
【特許文献１】特開２００５−８５９３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、ボンディングパッドは、一般的に比較的大きい面積の矩形状（たとえば、１００μｍ角）に形成されるため、各銅配線のパターンがボンディングパッドと対向する同一形状のパターンを含む場合、そのパターンも、ボンディングパッドと同様に比較的大きい面積を有する。そのため、各配線溝に埋め込まれていない銅膜をＣＭＰ法により研磨処理する際、銅配線の表面が平坦化されずに皿状にくぼむ、いわゆるディッシングが生じやすい。とりわけ、複数の配線層が積層される多層配線の形成に際しては、このようなディッシングが各配線層で生じる結果、上層において、ディッシングにより生じるくぼみが大きくなる。その結果、フォトリソグラフィの解像不良、各配線層間の短絡など、様々な不具合が生じる場合がある。
【０００７】
そこで、この発明の目的は、金属配線におけるディッシングの発生を抑制することができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するための請求項１記載の発明は、半導体基板と、前記半導体基板上に積層された配線層と、前記配線層上に積層された表面絶縁層と、前記表面絶縁層の表面に埋設され、外部との電気接続のためのボンディングワイヤが接続されるボンディングパッドとを備え、前記配線層は、絶縁層と、前記絶縁層を掘り下げて形成される配線溝内に、前記絶縁層を部分的に残すことにより形成される絶縁層残留部と、前記配線溝内に金属材料を埋設することにより形成され、前記ボンディングパッドと電気的に接続される金属配線パターンと、を備えていることを特徴とする、半導体装置である。
【０００９】
この構成によれば、ボンディングパッドが形成される表面絶縁層の下に形成される配線層は、絶縁層と、前記絶縁層を掘り下げて形成される配線溝内に、前記絶縁層を部分的に残すことにより形成される絶縁層残留部と、前記配線溝内に金属材料を埋設することにより形成され、前記ボンディングパッドと電気的に接続される金属配線パターンと、を備えている。
【００１０】
このように、絶縁層の配線溝内に絶縁層残留部が形成されることによって、その配線溝内に金属材料を埋設して形成される金属配線のパターンの幅を比較的小さくすることができる。そのため、配線溝に絶縁層残留部を設けずに、配線溝を銅で埋め尽くすことによって金属配線パターンを形成する構成と比べて、金属配線パターンの表面積を小さくすることができる。よって、配線溝および絶縁層残留部が形成された絶縁層上に金属材料を埋設させ、その配線溝外の金属材料をＣＭＰ法により研磨処理する際に、金属配線にディッシングが生じることを抑制することができる。その結果、フォトリソグラフィの解像不良や各配線層間の短絡などの発生を抑制でき、品質信頼性の高い半導体装置を得ることができる。
【００１１】
また、配線層は、請求項２記載のように、少なくとも第１および第２の配線層を含んでいてもよい。この場合には、表面絶縁層を貫通して形成され、第１の配線層の金属配線とボンディングパッドとを接続するボンディングパッド接続ビアと、第１の配線層の絶縁層を貫通して形成され、第１の配線層の金属配線と第２の配線層の金属配線を接続する金属配線接続ビアとをさらに備えることが好ましい。ボンディングパッド接続ビアおよび金属配線接続ビアが形成されることによって、ボンディングパッド、第１の配線層および第２の配線層を電気的に接続することができる。
【００１２】
さらに、ボンディングパッド接続ビアと金属配線接続ビアとは、請求項３記載のように、半導体基板の表面と平行な方向における位置を互いにずらして形成されていてもよい。このように、連続する各層間をつなぐ、ボンディングパッド接続ビアおよび金属配線接続ビアが、上下方向において、同一直線上に配列されずに各位置を互いにずらして形成されることによって、たとえば、ボンディングワイヤの接続、バンプの形成およびデバイステストのためのプロービングなどの際に、ボンディングパッドに対して応力が加わったとしても、その応力を分散させて緩和することができる。その結果、絶縁層にクラックが生じることを抑制することができる。
【発明を実施するための最良の形態】
【００１３】
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体装置の構成を示す図解的な平面図である。
図１を参照して、半導体装置１は、たとえば、平面視略矩形状に形成されている。
半導体装置１の上面（表面）１Ａには、複数のボンディングパッド２（たとえば、この実施形態においては、１２個）が、その周縁に沿って互いに間隔を隔てて配置されている。各ボンディングパッド２は、たとえば、銅、アルミニウム、アルミニウム−銅系合金などの金属材料からなり、平面視略矩形状に形成されている。
【００１４】
図２は、ボンディングパッド２の周辺を示す平面図である。図３は、図２に示すＡ−Ａの切断面で切断したときの断面図である。
半導体装置１は、半導体基板３と、この半導体基板３の上に順次積層される、第１配線層４、第２配線層５、第３配線層６、第４配線層７およびパッド層８を備えている。
半導体基板３は、たとえば、シリコン（Ｓｉ）などの半導体材料からなり、その表層部には、半導体素子などの機能素子が形成されている。
【００１５】
半導体基板３の上には、第１配線層４が形成されている。この第１配線層４は、半導体基板３の上に積層された、層間絶縁膜９を備えている。層間絶縁膜９は、たとえば、酸化シリコンからなる。
層間絶縁膜９には、層間絶縁膜９を掘り下げることにより、平面視略矩形状の配線溝１０が形成されている。
【００１６】
配線溝１０の内側には、層間絶縁膜９を部分的に残すことにより複数の絶縁膜残留部１２（この実施形態においては、１６個）が形成されている。各絶縁膜残留部１２は、配線溝１０の底部から突出した状態で、平面視略矩形状に形成されており、全体として、横４行×縦４列の行列状に配置されている（図２参照）。
各絶縁膜残留部１２が、全体として、横４行×縦４列の行列状に配置されることによって、配線溝１０は、互いに所定の間隔を隔てて直交する格子パターン（この実施形態においては、横５行×縦５列）に形成される。そして、この配線溝１０に、金属材料（たとえば、銅）が埋め込まれることによって、金属配線１１が形成されている。なお、絶縁膜残留部１２は、金属配線１１から露出している。
【００１７】
このように、配線溝１０内に絶縁膜残留部１２が設けられることによって、配線溝１０の各行方向および各列方向において、層間絶縁膜９と絶縁膜残留部１２との間、または、絶縁膜残留部１２と絶縁膜残留部１２との間の金属配線１１の間隔を小さくすることができる。
また、層間絶縁膜９における、配線溝１０の格子パターン（横５行×縦５列）のうち、中央の横３行×縦３列には、配線溝１０の底面から層間絶縁膜９を貫通し、半導体基板３に達する複数の基板接続ビアホール１３が形成されている。基板接続ビアホール１３は、各行および各列において、それぞれ行方向および列方向に沿って、２列に整列して形成されている。また、配線溝１０と基板接続ビアホール１３とは、連通している。基板接続ビアホール１３には、金属材料（たとえば、銅）が埋め込まれることによって、基板接続ビア１４が形成されている（図２参照）。
【００１８】
そして、金属配線１１は、基板接続ビア１４を介して、半導体基板３と電気的に接続される。つまり、第１配線層４と半導体基板３とが、電気的に接続される。
第１配線層４の上には、第２配線層５が形成されている。この第２配線層５は、層間絶縁膜９の上に積層された、層間絶縁膜１５を備えている。層間絶縁膜１５は、たとえば、酸化シリコンからなる。
【００１９】
層間絶縁膜１５には、層間絶縁膜１５を掘り下げることにより、平面視略矩形状の配線溝１６が形成されている。
配線溝１６の内側には、層間絶縁膜１５を部分的に残すことにより複数の絶縁膜残留部１８（この実施形態においては、１６個）が形成されている。各絶縁膜残留部１８は、配線溝１６の底部から突出した状態で、平面視略矩形状に形成されており、全体として、横４行×縦４列の行列状に配置されている（図２参照）。
【００２０】
各絶縁膜残留部１８が、全体として、横４行×縦４列の行列状に配置されることによって、配線溝１６は、互いに所定の間隔を隔てて直交する格子パターン（この実施形態においては、横５行×縦５列）に形成される。そして、この配線溝１６に、金属材料（たとえば、銅）が埋め込まれることによって、金属配線１７が形成されている。なお、絶縁膜残留部１８は、金属配線１７から露出している。
【００２１】
このように、配線溝１６内に絶縁膜残留部１８が設けられることによって、配線溝１６の各行方向および各列方向において、層間絶縁膜１５と絶縁膜残留部１８との間、または、絶縁膜残留部１８と絶縁膜残留部１８との間の金属配線１７の間隔を小さくすることができる。
また、層間絶縁膜１５における、配線溝１６の格子パターン（横５行×縦５列）のうち、中央の横３行×縦３列には、配線溝１６の底面から層間絶縁膜１５を貫通し、金属配線１１に達する複数の配線間接続ビアホール１９が形成されている。配線間接続ビアホール１９は、各行および各列において、それぞれ行方向および列方向に沿って、３列に整列して形成されている。これにより、各基板接続ビアホール１３の上下方向における中心軸と各配線間接続ビアホール１９の中心軸とは、半導体基板３の表面と平行な方向における位置が、互いにずれている。
【００２２】
また、配線溝１６と配線間接続ビアホール１９とは、連通している。配線間接続ビアホール１９には、金属材料（たとえば、銅）が埋め込まれることによって、配線間接続ビア２０が形成されている。
そして、金属配線１７は、配線間接続ビア２０を介して、金属配線１１と電気的に接続される。つまり、第２配線層５と第１配線層４とが電気的に接続される。
【００２３】
第２配線層５の上には、第３配線層６が形成されている。この第３配線層６は、層間絶縁膜１５の上に積層された、層間絶縁膜２１を備えている。層間絶縁膜２１は、たとえば、酸化シリコンからなる。
層間絶縁膜２１には、層間絶縁膜２１を掘り下げることにより、平面視略矩形状の配線溝２２が形成されている。
【００２４】
配線溝２２の内側には、層間絶縁膜２１を部分的に残すことにより複数の絶縁膜残留部２４（この実施形態においては、１６個）が形成されている。各絶縁膜残留部２４は、配線溝２２の底部から突出した状態で、平面視略矩形状に形成されており、全体として、横４行×縦４列の行列状に配置されている（図２参照）。
各絶縁膜残留部２４が、全体として、横４行×縦４列の行列状に配置されることによって、配線溝２２は、互いに所定の間隔を隔てて直交する格子パターン（この実施形態においては、横５行×縦５列）に形成される。そして、この配線溝２２に、金属材料（たとえば、銅）が埋め込まれることによって、金属配線２３が形成されている。なお、絶縁膜残留部２４は、金属配線２３から露出している。
【００２５】
このように、配線溝２２内に絶縁膜残留部２４が設けられることによって、配線溝２２の各行方向および各列方向において、層間絶縁膜２１と絶縁膜残留部２４との間、または、絶縁膜残留部２４と絶縁膜残留部２４との間の金属配線２３の間隔を小さくすることができる。
また、層間絶縁膜２１における、配線溝２２の格子パターン（横５行×縦５列）のうち、中央の横３行×縦３列には、配線溝２２の底面から層間絶縁膜２１を貫通し、金属配線１７に達する複数の配線間接続ビアホール２５が形成されている。配線間接続ビアホール２５は、各行および各列において、それぞれ行方向および列方向に沿って、２列に整列して形成されている。これにより、各配線間接続ビアホール１９の上下方向における中心軸と各配線間接続ビアホール２５の中心軸とは、半導体基板３の表面と平行な方向における位置が、互いにずれている。
【００２６】
また、配線溝２２と配線間接続ビアホール２５とは、連通している。配線間接続ビアホール２５には、金属材料（たとえば、銅）が埋め込まれることによって、配線間接続ビア２６が形成されている（図２参照）。
そして、金属配線２３は、配線間接続ビア２６を介して、金属配線１７と電気的に接続される。つまり、第３配線層６と第２配線層５とが電気的に接続される。
【００２７】
第３配線層６の上には、第４配線層７が形成されている。この第４配線層７は、層間絶縁膜２１の上に積層された、層間絶縁膜２７を備えている。層間絶縁膜２７は、たとえば、酸化シリコンからなる。
層間絶縁膜２７には、層間絶縁膜２７を掘り下げることにより、平面視略矩形状の配線溝２８が形成されている。
【００２８】
配線溝２８の内側には、層間絶縁膜２７を部分的に残すことにより複数の絶縁膜残留部３０（この実施形態においては、１６個）が形成されている。各絶縁膜残留部３０は、配線溝２８の底部から突出した状態で、平面視略矩形状に形成されており、全体として、横４行×縦４列の行列状に配置されている（図２参照）。
各絶縁膜残留部３０が、全体として、横４行×縦４列の行列状に配置されることによって、配線溝２８は、互いに所定の間隔を隔てて直交する格子パターン（この実施形態においては、横５行×縦５列）に形成される。そして、この配線溝２８に、金属材料（たとえば、銅）が埋め込まれることによって、金属配線２９が形成されている。なお、絶縁膜残留部３０は、金属配線２９から露出している。
【００２９】
このように、配線溝２８内に絶縁膜残留部３０が設けられることによって、配線溝２８の各行方向および各列方向において、層間絶縁膜２７と絶縁膜残留部３０との間、または、絶縁膜残留部３０と絶縁膜残留部３０との間の金属配線２９の間隔を小さくすることができる。
また、層間絶縁膜２７における、配線溝２８の格子パターン（横５行×縦５列）のうち、中央の横３行×縦３列には、配線溝２８の底面から層間絶縁膜２７を貫通し、金属配線２３に達する複数の配線間接続ビアホール３１が形成されている。配線間接続ビアホール３１は、各行および各列において、それぞれ行方向および列方向に沿って、３列に整列して形成されている。これにより、各配線間接続ビアホール２５の上下方向における中心軸と各配線間接続ビアホール３１の中心軸とは、半導体基板３の表面と平行な方向における位置が、互いにずれている。
【００３０】
また、配線溝２８と配線間接続ビアホール３１とは、連通している。配線間接続ビアホール３１には、金属材料（たとえば、銅）が埋め込まれることによって、配線間接続ビア３２が形成されている。
そして、金属配線２９は、配線間接続ビア３２を介して、金属配線２３と電気的に接続される。つまり、第４配線層７と第３配線層６とが電気的に接続される。
【００３１】
第４配線層７の上には、パッド層８が形成されている。このパッド層８は、層間絶縁膜２７の上に積層された、表面絶縁膜３３を備えている。表面絶縁膜３３は、たとえば、酸化シリコンからなる。
表面絶縁膜３３には、表面絶縁膜３３を掘り下げることにより、平面視略矩形状のパッド溝３４が形成されている。そして、このパッド溝３４に、金属材料（たとえば、銅、アルミニウム、アルミニウム−銅系合金など）が埋め込まれることによって、ボンディングパッド２が形成されている。
【００３２】
また、表面絶縁膜３３には、パッド溝３４の底面から表面絶縁膜３３を貫通し、金属配線２９に達する複数のパッド接続ビアホール３５が形成されている。これらのパッド接続ビアホール３５は、層間絶縁膜２１に形成された配線間接続ビアホール２５と同一中心軸線上に配置されている。これにより、各配線間接続ビアホール３１の上下方向における中心軸と各パッド接続ビアホール３５の中心軸とは、半導体基板３の表面と平行な方向における位置が、互いにずれている。
【００３３】
また、パッド溝３４とパッド接続ビアホール３５とは、連通している。パッド接続ビアホール３５には、金属材料（たとえば、銅、アルミニウム、アルミニウム−銅系合金など）が埋め込まれることによって、パッド接続ビア３６が形成されている（図２参照）。
そして、ボンディングパッド２は、パッド接続ビア３６を介して、金属配線２９と電気的に接続される。つまり、パッド層８と第４配線層７とが、電気的に接続される。
【００３４】
そして、半導体装置１が、たとえば、半導体パッケージ用のリードフレーム（図示せず）のアイランドにダイボンディングされ、ボンディングパッド２が、リードフレームのリード電極（図示せず）と、たとえば、金細線からなるボンディングワイヤ（図示せず）を介して接続されることにより、半導体装置１と外部のリードフレームとの電気的な接続が達成される。
【００３５】
次に、半導体装置１の製造方法について説明する。
半導体装置１の製造に際しては、まず、半導体基板３の上に、第１配線層４が形成される。
第１配線層の形成に際しては、まず、半導体装置３の上に、層間絶縁膜９が形成される。次いで、層間絶縁膜９に、基板接続ビアホール１３に対応するパターンにパターニングされたフォトレジスト（図示せず）が形成される。そして、このフォトレジストをマスクとして、層間絶縁膜９をエッチングすることにより、層間絶縁膜９を貫通する基板接続ビアホール１３が形成される。
【００３６】
次に、フォトレジストが、アッシング処理により除去された後、層間絶縁膜９の上に、配線溝１０に対応するパターンにパターニングされたフォトレジストが形成される。そして、このフォトレジストをマスクとして、層間絶縁膜９をエッチングすることにより、基板接続ビアホール１３の開口面を露出させ、かつ、絶縁膜残留部１２を残すように、配線溝１０が形成される。
【００３７】
次に、フォトレジストが、アッシング処理により除去された後、半導体基板３の上面、基板接続ビアホール１３の側面、配線溝１０の内面に、バリア膜（図示せず）が、スパッタ法により被着される。このバリア膜の形成後は、たとえば、電解めっき法、スパッタ法、ＣＶＤ法などの方法によって、層間絶縁膜９の上に、基板接続ビアホール１３および配線溝１０を埋め尽くす金属膜（たとえば、銅膜）（図示せず）が形成される。
【００３８】
そして、ＣＭＰ法による金属膜の研磨が行なわれる。この研磨は、金属膜の表面が、層間絶縁膜９の表面と面一になるまで続けられる。これにより、配線溝１０に埋め込まれていない、余分な金属膜が除去され、配線溝１０に埋設された金属配線１１が得られる。
次に、第１配線層４の上に、第２配線層５が形成される。
第２配線層５の形成に際しては、まず、層間絶縁膜９の上に、層間絶縁膜１５が形成される。次いで、層間絶縁膜１５に、配線間接続ビアホール１９に対応するパターンにパターニングされたフォトレジスト（図示せず）が形成される。そして、このフォトレジストをマスクとして、層間絶縁膜１５をエッチングすることにより、層間絶縁膜１５を貫通する配線間接続ビアホール１９が形成される。
【００３９】
次に、フォトレジストが、アッシング処理により除去された後、層間絶縁膜１５の上に、配線溝１６に対応するパターンにパターニングされたフォトレジストが形成される。そして、このフォトレジストをマスクとして、層間絶縁膜１５をエッチングすることにより、配線間接続ビアホール１９の開口面を露出させ、かつ、絶縁膜残留部１８を残すように、配線溝１６が形成される。
【００４０】
次に、フォトレジストが、アッシング処理により除去された後、層間絶縁膜９の上面、配線間接続ビアホール１９の側面、配線溝１６の内面に、バリア膜（図示せず）が、スパッタ法により被着される。このバリア膜の形成後は、たとえば、電解めっき法、スパッタ法、ＣＶＤ法などの方法によって、層間絶縁膜１５の上に、配線間接続ビアホール１９および配線溝１６を埋め尽くす金属膜が形成される。
【００４１】
そして、ＣＭＰ法による金属膜の研磨が行なわれる。この研磨は、金属膜の表面が、層間絶縁膜１５の表面と面一になるまで続けられる。これにより、配線溝１６に埋め込まれていない、余分な金属膜が除去され、配線溝１６に埋設された金属配線１７が得られる。
その後、第２配線層５の上に、第３配線層６が、第１配線層４の場合と同様の方法により形成される。次いで、第３配線層６の上に、第４配線層７が、第２配線層５の場合と同様の方法により形成されて、各配線層（４、５、６、７）が積層されてなる積層構造配線が完成する。
【００４２】
第４配線層７が形成された後は、第４配線層７の上にパッド層８が形成される。
パッド層８を形成するに際しては、まず、層間絶縁膜２７の上に、表面絶縁膜３３が形成される。次いで、表面絶縁膜３３に、パッド接続ビアホール３５に対応するパターンにパターニングされたフォトレジスト（図示せず）が形成される。そして、このフォトレジストをマスクとして、表面絶縁膜３３をエッチングすることにより、表面絶縁膜３３を貫通するパッド接続ビアホール３５が形成される。
【００４３】
次に、フォトレジストが、アッシング処理により除去された後、表面絶縁膜３３の上に、パッド溝３４に対応するパターンにパターニングされたフォトレジストが形成される。そして、このフォトレジストをマスクとして、表面絶縁膜３３をエッチングすることにより、パッド接続ビアホール３５の開口面を露出させる、パッド溝３４が形成される。
次に、フォトレジストが、アッシング処理により除去された後、層間絶縁膜２７の上面、パッド接続ビアホール３５の側面、パッド溝３４の内面に、バリア膜（図示せず）が、スパッタ法により被着される。このバリア膜の形成後は、たとえば、電解めっき法、スパッタ法、ＣＶＤ法などの方法によって、表面絶縁膜３３の上に、パッド接続ビアホール３５およびパッド溝３４を埋め尽くす金属膜（たとえば、銅膜、アルミニウム膜、アルミニウム−銅系合金膜など）が形成される。
【００４４】
そして、ＣＭＰ法による金属膜の研磨が行なわれる。この研磨は、金属膜の表面が、表面絶縁膜３３の表面と面一になるまで続けられる。これにより、パッド溝３４に埋め込まれていない、余分な金属膜が除去され、パッド溝３４に埋設されたボンディングパッド２が形成されることによって、半導体装置１が完成する。
以上のように、
半導体装置１において、第４配線層７には、配線溝２８内に層間絶縁膜２７を部分的に残すことにより、金属配線２９から露出する絶縁膜残留部３０が形成されている。また、第３配線層６には、配線溝２２内に層間絶縁膜２１を部分的に残すことにより、金属配線２３から露出する絶縁膜残留部３０が形成されている。また、第２配線層５には、配線溝１６内に層間絶縁膜１５を部分的に残すことにより、金属配線１７から露出する絶縁膜残留部１８が形成されている。さらに、第１配線層４には、配線溝１０内に層間絶縁膜９を部分的に残すことにより、金属配線１１から露出する絶縁膜残留部３０が形成されている。
【００４５】
このように、各配線層（４、５、６、７）の各配線溝（１０、１６、２２、２８）内に、各金属配線（１１、１７、２３、２９）から露出する各絶縁膜残留部（１２、１８、２４、３０）が形成されることによって、各配線溝（１０、１６、２２、２８）の各行方向および各列方向において、各層間絶縁膜（９、１５、２１、２７）と各絶縁膜残留部（１２、１８、２４、３０）との間、または、各絶縁膜残留部（１２、１８、２４、３０）と各絶縁膜残留部（１２、１８、２４、３０）との間の各金属配線（１１、１７、２３、２９）の間隔を小さくすることができる。
【００４６】
そのため、各配線溝（１０、１６、２２、２８）に各絶縁膜残留部（１２、１８、２４、３０）を設けずに、各配線溝（１０、１６、２２、２８）を銅で埋め尽くすことによって金属配線を形成する構成と比べて、各金属配線（１１、１７、２３、２９）の表面積を小さくすることができる。
よって、各配線溝（１０、１６、２２、２８）および各絶縁膜残留部（１２、１８、２４、３０）が形成された各層間絶縁膜（９、１５、２１、２７）上に金属材料を埋設させ、各配線溝（１０、１６、２２、２８）外の金属材料をＣＭＰ法により研磨処理する際に、各金属配線（１１、１７、２３、２９）にディッシングが生じることを抑制することができる。その結果、フォトリソグラフィの解像不良や各配線層間の短絡などの発生を抑制でき、品質信頼性の高い半導体装置を得ることができる。
【００４７】
また、半導体基板３と第１配線層４との間、第１配線層４と第２配線層５との間、第２配線層５と第３配線層６との間、第３配線層６と第４配線層７との間、および、第４配線層７とパッド層８との間に、それぞれ、基板接続ビア１４、配線間接続ビア２０、配線間接続ビア２６、配線間接続ビア３２、および、パッド接続ビア３６が形成されることよって、これらの各接続ビア（１４、２０、２６、３２、３６）を介して、半導体基板３からボンディングパッド２までを電気的に接続することができる。
【００４８】
さらに、基板接続ビア１４と配線間接続ビア２０とは、半導体基板３の表面と平行な方向における位置を互いにずらして形成されている。また、配線間接続ビア２０と配線間接続ビア２６、配線間接続ビア２６と配線間接続ビア３２、および、配線間接続ビア３２とパッド接続ビア３６についても、同様に、半導体基板３の表面と平行な方向における位置を互いにずらして形成されている。このように、連続する各層間をつなぐ各接続ビア（１４、２０、２６、３２、３６）が、上下方向において、同一直線上に配列されずに各位置を互いにずらして形成されることによって、たとえば、ボンディングワイヤの接続、バンプの形成およびデバイステストのためのプロービングなどの際に、ボンディングパッド２に対して応力が加わったとしても、その応力を分散させて緩和することができる。その結果、各絶縁膜（９、１５、２１、２７、３３）にクラックが生じることを抑制することができる。
【００４９】
以上、この発明の一実施形態を説明したが、この発明は、他の形態で実施することもできる。
たとえば、上述の実施形態では、ボンディングパッド２が、たとえば、銅、アルミニウム、アルミニウム−銅系合金などの金属材料からなる場合の構造を例にとったが、図４に示すように、パッド溝３４を銅で埋めることにより形成される埋設部３７と、表面絶縁膜３３上に積層される絶縁膜３９に形成されたパッド開口部４０上に配置され、アルミニウムからなる表面部３８とによって、ボンディングパッド２が構成されてもよい。
【００５０】
このような構成を有する半導体装置１を製造するには、上述の実施形態に係る半導体装置１の製造工程において、パッド接続ビアホール３５およびパッド溝３４が金属材料（たとえば、銅、アルミニウム、アルミニウム−銅系合金など）で埋め尽くされる代わりに、銅で埋め尽くされる。銅で埋め尽くされた後、この銅がＣＭＰ法によって研磨される。この研磨は、銅の表面が、表面絶縁膜３３の表面と面一になるまで続けられる。これにより、パッド溝３４に埋め込まれていない、余分な銅が除去され、パッド溝３４に埋設された埋設部３７が形成される。
【００５１】
その後、表面絶縁膜３３の上に、絶縁膜３９が形成される。次いで、絶縁膜３９に、パッド開口部４０に対応するパターンにパターニングされたフォトレジスト（図示せず）が形成される。そして、このフォトレジストをマスクとして、絶縁膜３９をエッチングすることにより、絶縁膜３９を貫通するパッド開口部４０が形成される。
次に、フォトレジストが、アッシング処理により除去された後、絶縁膜３９に、表面部３８に対応するパターンにパターニングされたフォトレジスト（図示せず）が形成される。そして、このフォトレジストをマスクとして、フォトレジストを含む絶縁膜３９上の領域に、埋設部３７を覆うようにパッド開口部４０の内部を埋め尽くすアルミニウム膜が形成される。そして、フォトレジストが溶解除去させられることにより、アルミニウム膜の不要部分（表面部３８以外の部分）がフォトレジストとともにリフトオフされる。これにより、表面部３８が形成されて、埋設部３７と表面部３８とからなるボンディングパッド２が形成される。
【００５２】
なお、上記変形例における、表面部３８の材料としては、アルミニウムの代わりに、アルミニウム−銅系合金を用いてもよい。
また、上述の実施形態では、各絶縁膜残留部（１２、１８、２４、３０）を、平面視略矩形状となるように形成したが、たとえば、平面視で円形、三角形などで形成してもよい。
【００５３】
また、上述の実施形態では、各金属配線（１１、１７、２３、２９）を、銅を用いて形成したが、その他の金属を用いて形成してもよい。
また、上述の実施形態では、各金属配線（１１、１７、２３、２９）を、いわゆるデュアルダマシン法により形成する手段を取り上げたが、これらは、いわゆるシングルダマシン法で形成してもよい。
【００５４】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【図面の簡単な説明】
【００５５】
【図１】この発明の一実施形態に係る半導体装置の構成を示す図解的な平面図である。
【図２】図１に示す枠Ａで囲まれたボンディングパッドの周辺を示す平面図である。
【図３】図２に示すＢ−Ｂの切断面で切断したときの断面図である。
【図４】図１に示す半導体装置の変形例を示す図解的な断面図であって、ボンディングパッドを他の構成としたものである。
【符号の説明】
【００５６】
１    半導体装置
２    ボンディングパッド
３    半導体基板
４    第１配線層
５    第２配線層
６    第３配線層
７    第４配線層
９    層間絶縁膜
１０  配線溝
１１  金属配線
１２  絶縁膜残留部
１５  層間絶縁膜
１６  配線溝
１７  金属配線
１８  絶縁膜残留部
２０  配線間接続ビア
２１  層間絶縁膜
２２  配線溝
２３  金属配線
２４  絶縁膜残留部
２６  配線間接続ビア
２７  層間絶縁膜
２８  配線溝
２９  金属配線
３０  絶縁膜残留部
３２  配線間接続ビア
３３  表面絶縁膜
３６  パッド接続ビア
３７  埋設部
３８  表面部
３９  絶縁膜
【図１】
2008124271.tif 000003
【図２】
2008124271.tif 000004
【図３】
2008124271.tif 000005
【図４】
2008124271.tif 000006