(57)【要約】【課題】ヒステリシスを有するＭＩＭ素子を配列した電子装置を、高い歩留まりで製造可能とする。【解決手段】電子装置は、基板と、前記基板上に互いに平行に第1の方向に延在するように形成されたダミーパターンと、前記ダミーパターンの相対向する第1および第２の側壁面にそれぞれ形成された第1および第2の導電性側壁膜よりなり、各々前記第1の方向に延在する一対の下部電極パターンと、前記基板上に、前記ダミーパターンおよび前記一対の下部電極パターンを覆って形成された、金属酸化物よりなるヒステリシス膜と、前記ヒステリシス膜上に、前記第1の方向とは異なる第2の方向に延在するように形成された導電膜よりなる上部電極パターンと、よりなる。【選択図】図４
2008140907.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に互いに平行に第１の方向に延在するように形成されたダミーパターンと、
前記ダミーパターンの相対向する第1および第２の側壁面にそれぞれ形成された第1および第２の導電性側壁膜よりなり、各々前記第１の方向に延在する一対の下部電極パターンと、
前記基板上に、前記ダミーパターンおよび前記一対の下部電極パターンを覆って形成された、金属酸化物よりなるヒステリシス膜と、
前記ヒステリシス膜上に、前記第１の方向とは異なる第2の方向に延在するように形成された導電膜よりなる上部電極パターンと、
よりなることを特徴とする電子装置。
【請求項２】
前記ヒステリシス膜は、前記ダミーパターン上および前記第１および第２の導電性側壁膜上において、実質的に一様な膜厚を有することを特徴とする請求項１記載の電子装置。
【請求項３】
前記下部電極パターンおよび上部電極パターンは、導電性金属窒化物よりなることを特徴とする請求項１または２記載の電子装置。
【請求項４】
前記ヒステリシス膜は、金属酸化物膜よりなることを特徴とする請求項１〜３のうち、いずれか一項記載の電子装置。
【請求項５】
基板主面上に第１の方向に延在するダミーパターンを形成する工程と、
前記基板主面上に前記ダミーパターンを覆うように第１の導電膜を、前記ダミーパターンの断面形状に整合した形状に形成する工程と、
前記第１の導電膜を、前記基板の主面に対して略垂直方向に、前記ダミーパターンの上面および前記基板の主面が露出するまでエッチバックし、前記ダミーパターンの相対向する第１および第２の側壁面にそれぞれ第１および第２の導電性側壁膜を、一対の下部電極パターンとして形成する工程と、
前記基板主面上に前記一対の下部電極パターンおよび前記ダミーパターンの上面を連続して覆うように、金属酸化物よりなるヒステリシス膜を形成する工程と、
前記ヒステリシス膜上に第２の導電膜を形成する工程と、
前記ヒステリシス膜をパターニングして、前記第１の方向とは異なる第２の方向に延在する上部電極パターンを形成する工程と、
を備えたことを特徴とする電子装置の製造方法。
【請求項６】
前記第１および第２の導電膜は、金属窒化物膜よりなることを特徴とする請求項５記載の電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に電子装置に係り、特にヒステリシスを有するＭＩＭ素子により構成された電子装置およびその製造方法に関する。
【背景技術】
【０００２】
微細化技術の進歩とともに、今日では数ナノメートルのゲート長を有する超微細化半導体装置も実用化の視野に入ってきている。
【０００３】
一方、このような超微細化半導体装置では、その製造費用も急激に増大しており、さらなる微細化については、その製造技術の面のみならず、費用面からも大きな困難が予測される。
【０００４】
一方従来、ＭＩＭ（metal-insulator-metal）キャパシタ、特に酸化物膜をキャパシタ絶縁膜に使ったＭＯＭ（metal-oxide-metal）キャパシタにおいて、あるフォーミング電圧以上の電圧を印加すると、キャパシタ絶縁膜がＮｉＯ膜やＦｅ2Ｏ3膜、あるいはＣｕＯ膜などの非強誘電体膜であっても、ヒステリシス特性が得られることが知られており、このヒステリシス特性を使って超微細メモリやスイッチを構成することが研究されている。
【特許文献１】特開２００３−２１８２１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図１（Ａ）〜（Ｃ）は、本発明の関連技術によるＰｔ／ＮｉＯ／Ｐｔ構造のＭＩＭ素子を含む電子装置１０の構成を示す。ただし図１（Ａ）は前記電子装置１０の平面図を、図１（Ｂ）は前記図１（Ａ）中、線Ａ−Ａ'に沿った断面図を、図１（Ｃ）は前記図１（Ａ）中、線Ｂ−Ｂ'に沿った断面図を示す。
【０００６】
図１（Ａ）〜（Ｃ）を参照するに、シリコン基板１１上には厚さが１００ｎｍのシリコン酸化膜１２を介して下部電極パターン１４Ａ〜１４Ｄを構成するＰｔ膜１４が、間にＴｉ密着層１３を介して形成されており、前記シリコン酸化膜１２上にはＮｉＯ膜１５がキャパシタ絶縁膜として、前記下部電極パターン１４Ａ〜１４Ｄを覆うように形成されている。
【０００７】
さらに前記ＮｉＯ膜１５上には各々Ｐｔ膜１６よりなる上部電極１６Ａ〜１６Ｄが、前記下部電極１３Ａ〜１３Ｄと平面図において交差するように形成されている。
【０００８】
このような構成においては、前記図１（Ｂ）中、下部電極パターン１４Ａ〜１４Ａおよび上部電極１６Ａ〜１６Ｄの交差点の各々に対応して、○で囲んで示すＭＩＭ素子が形成されるが、前記ＭＩＭ素子は、そのＩ−Ｖ特性に図２概略的に示すようなヒステリシスを有する。
【０００９】
図２を参照するに、前記ＭＩＭ素子を流れる電流Ｉの値は、印加電圧Ｖが０Ｖから正極性に増加されると、前記印加電圧Ｖと共に増大するが、ある電圧Ｖｆに達すると急増し（抵抗値が急減）、その後印加電圧を減少させると、ループを描いて元の値に戻る。また印加電圧が０Ｖから負極性で増加された場合には、同様なループが、印加電圧Ｖが０Ｖの原点に対して対称的に現れ、ある電圧−Ｖｆに達すると電流Ｉの値が急減する（抵抗値が急増）。その結果、前記図１（Ａ）〜（Ｃ）の各ＭＩＭ素子は、電気抵抗の高い高抵抗状態と電気抵抗の低い低抵抗状態の二つの状態をとることができる。
【００１０】
図２のようなヒステリシスループが出現するメカニズムは未だ解明されていないが、図２のヒステリシスループは、図１におけるＭＩＭ素子を、前記電圧Ｖｆ以上の電圧を印加することによりプログラムできることを意味しており、これにより、例えば図３に示すようなＭＩＭ素子をマトリクス配列したクロスバースイッチなどの電子装置において、スイッチング動作を制御することができることを、またＡＮＤ，ＯＲなどの様々な論理動作を行わせることができることを意味している。図３の例では、○で囲んだＭＩＭ素子のみが低抵抗状態となっている。
【００１１】
ところで、前記図１（Ａ）〜（Ｃ）に示すＭＩＭ素子をマトリクス配列したクロスバースイッチなどの電子装置では、図１（Ｃ）の断面図に示すようにヒステリシス膜が矩形断面を有する下部電極パターニング１４Ａ〜１４Ｄを覆い、またその上を上部電極パターン１６Ａ〜１６Ｄが覆う構成となっているため、図１（Ｃ）中に○で囲んで示す角部においてヒステリシス膜１５ｃが消失し、上下の電極パターンが短絡したり、あるいは上部電極パターンの膜厚が減少し断線したりする恐れがある。
【００１２】
また、図１（Ａ）〜（Ｃ）で説明した本発明の関連技術による電子装置では、下部電極パターン１４Ａ〜１４Ｄおよび上部電極パターン１６Ａ〜１６ＤがＰｔやＲｈ、Ｒｕ，Ｉｒなどの白金属の貴金属で形成されているが、このような材料は高価であり、またドライエッチングによるパターニングが困難で、製造費用が増大してしまう問題点を有している。
【課題を解決するための手段】
【００１３】
一の側面によれば本発明は、基板と、前記基板上に互いに平行に第１の方向に延在するように形成されたダミーパターンと、前記ダミーパターンの相対向する第１および第２の側壁面にそれぞれ形成された第１および第２の導電性側壁膜よりなり、各々前記第１の方向に延在する一対の下部電極パターンと、前記基板上に、前記ダミーパターンおよび前記一対の下部電極パターンを覆って形成された、金属酸化物よりなるヒステリシス膜と、前記ヒステリシス膜上に、前記第１の方向とは異なる第２の方向に延在するように形成された導電膜よりなる上部電極パターンと、よりなることを特徴とする電子装置を提供する。
【００１４】
他の側面によれば本発明は、
基板主面上に第１の方向に延在するダミーパターンを形成する工程と、前記基板主面上に前記ダミーパターンを覆うように第１の導電膜を、前記ダミーパターンの断面形状に整合した形状に形成する工程と、前記第１の導電膜を、前記基板の主面に対して略垂直方向に、前記ダミーパターンの上面および前記基板の主面が露出するまでエッチバックし、前記ダミーパターンの相対向する第１および第２の側壁面にそれぞれ第１および第２の導電性側壁膜を、一対の下部電極パターンとして形成する工程と、前記基板主面上に前記一対の下部電極パターンおよび前記ダミーパターンの上面を連続して覆うように、金属酸化物よりなるヒステリシス膜を形成する工程と、前記ヒステリシス膜上に第２の導電膜を形成する工程と、前記ヒステリシス膜をパターニングして、前記第１の方向とは異なる第２の方向に延在する上部電極パターンを形成する工程と、を備えたことを特徴とする電子装置の製造方法を提供する。
【発明の効果】
【００１５】
本発明によれば、上部電極パターンと下部電極パターンでヒステリシス膜を挟持したＭＩＭ素子を含む電子装置を製造する際に、下部電極パターンを基板上のダミーパターンの導電性側壁膜として形成することにより、その上のヒステリシス膜あるいは上部電極パターンのステップカバレッジが向上し、前記下部電極パターン上にヒステリシス膜および上部電極を形成した場合に、下部電極パターンの鋭い角部により前記ヒステリシス膜に欠陥が生じて上下電極が短絡したり、あるいは上部電極パターンが断線したりする問題が回避される。また前記上部電極パターンおよび下部電極パターンに導電性窒化膜を使うことにより、前記下部電極パターンを形成する際のエッチバック工程や前記上部電極パターンを形成する際のドライエッチング工程が容易に実行でき、電子装置の製造歩留まりおよび製造効率が向上する。さらに前記下部電極パターンを導電性金属膜により形成し、前記ヒステリシス膜を低温のスパッタにより形成することにより、前記下部電極パターン表面における酸化膜の形成が抑制され、前記電子装置を大きなヒステリシスループを有するＭＩＭ素子より構成することが可能になる。
【発明を実施するための最良の形態】
【００１６】
図４（Ａ）〜（Ｃ）は、本発明の一実施形態による電子装置２０の構成を示す。ただし図４（Ａ）は前記電子装置２０の平面図を、図４（Ｂ）は図４（Ａ）の平面図中、線Ａ−Ａ'に沿った断面図を、さらに図４（Ｃ）は図４（Ａ）中、線Ｂ−Ｂ'に沿った断面図を示す。
【００１７】
図４（Ａ）〜（Ｃ）を参照するに、前記電子装置２０はシリコン基板２１上に、厚さが例えば１００ｎｍのシリコン酸化膜２２を介して形成されており、前記シリコン酸化膜２２上には、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜などの絶縁膜よりなる幅が例えば１００ｎｍで高さが１００ｎｍのダミーパターン２３Ａ，２３Ｂが、前記図４（Ａ）の紙面上を上下方向に互いに平行に、例えば１００ｎｍの間隔ないし繰り返しピッチで延在している。
【００１８】
前記ダミーパターン２３Ａには、その相対向する一対の側壁面上に、例えばＭｏＮ膜よりなる導電性側壁膜２４Ａ1，２４Ａ2が形成され、同様に前記ダミーパターン２３Ｂには、その相対向する一対の側壁面上に、同様な導電性側壁膜２４Ｂ1，２４Ｂ2が形成されている。
【００１９】
前記導電性側壁膜２４Ａ1，２４Ａ2，２４Ｂ1，２４Ｂ2は、前記ダミ―パターン２３Ａあるいは２３Ｂの上面から基板主面まで連続する外方に凸（正曲率）の湾曲面で画成されており、前記ダミーパターン２３Ａ，２３Ｂに沿って、前記図４（Ａ）の平面図において上下方向に互いに平行に延在する。
【００２０】
さらに前記シリコン酸化膜２２上には、前記導電性側壁膜パターン２４Ａ1〜２４Ｂ2および前記ダミーパターン２３Ａ，２３Ｂの上面を連続して覆うように、厚さが１５〜６０ｎｍのＮｉＯ膜よりなるヒステリシス膜２５が形成され、前記ヒステリシス膜２５上には、厚さが例えば９０ｎｍのＭｏＮ膜よりなる上部電極パターン２６Ａ〜２６Ｄが、各々図中を横方向に、例えば１００ｎｍの幅および１００ｎｍのピッチで、互いに平行に繰り返し形成されている。なお、前記ダミーパターン２３Ａ，２３Ｂおよび上部電極パターン２６Ａ〜２６Ｄの膜厚、幅、繰り返しピッチは上記のものに限定されるものではない。
【００２１】
かかる構造では、前記図４（Ａ）の平面図において各々の導電性側壁膜パターン２４Ａ1〜２４Ｂ2と各々の上部電極パターン２６Ａ〜２６Ｄの交点に対応して、前記導電性側壁膜パターン２４Ａ1〜２４Ｂ2を下部電極とし、前記上部電極パターン２６Ａ〜２６Ｄの一つを上部電極とし、先に図２で示したようなヒステリシス特性を有するＭＩＭ素子が形成される。
【００２２】
本実施形態で前記導電性側壁膜パターン２４Ａ1〜２４Ｂ2および上部電極パターン２６Ａ〜２６Ｄを構成するのに使われているＭｏＮ膜は一般に非化学量論組成ＭｏＮｘを有するが、本発明では特に前記ヒステリシス膜２５の形成時における前記導電性側壁膜パターン２４Ａ1〜２４Ｂ2中のＭｏの酸化を抑制するため、特に前記導電性側壁膜パターン２４Ａ1〜２４Ｂ2としては、化学量論組成に近い、すなわち組成パラメータｘが１に近い組成のＭｏＮ膜を使うのが好ましい。なお、前記導電性側壁膜パターン２４Ａ1〜２４Ｂ2および上部電極パターン２６Ａ〜２６Ｄとしては、ＭｏＮ以外にも、ＷＮ，ＴａＮ，ＴｉＮなどの導電性窒化物を使うことができる。
【００２３】
さらに本実施形態では前記ヒステリシス膜はＮｉＯ膜に限定されるものではなく、ＴｉＯ2膜やＮｂ2Ｏ5膜であってもよい。
【００２４】
図５（Ａ）〜（Ｃ）および図６（Ｄ）は、前記図４（Ａ）〜（Ｃ）の電子装置２０の製造工程を示す。
【００２５】
図５（Ａ）を参照するに、前記シリコン基板２１を覆うシリコン酸化膜２２上にはダミーパターン２３Ａ，２３Ｂが形成され、さらにＭｏＮ膜などの導電性窒化物膜よりなる導電膜２４が、反応性スパッタにより典型的には室温で、前記ダミーパターン２３Ａ，２３Ｂを覆うように、その断面形状に整合した形状で形成される。
【００２６】
次いで図５（Ｂ）の工程において、前記導電膜２４は、Ａｒガスプラズマ中、Ｃｌ2ガスとＯ2ガスをエッチングガスとして添加したＲＩＥ法により、前記ダミーパターン２３Ａ，２３Ｂの上面および前記シリコン酸化膜２２の上面が露出するまでエッチバックされ、これにより、前記ダミーパターン２３Ａ，２３Ｂのそれぞれの側壁面に、前記導電性側壁膜２４Ａ1〜２４Ｂ2が形成される。本実施形態では前記導電膜２４としてＭｏＮ膜などの導電性窒化物膜を使うことにより、前記図５（Ｂ）のエッチバック工程を、前記導電膜２４にＰｔ膜やＲｈ膜、Ｒｕ膜、Ｉｒ膜などを使った場合に比べて効率的に実行することができる。また前記導電膜２４としては、先にも述べたようにＭｏＮ膜以外にもＷＮ膜，ＴａＮ膜，ＴｉＮ膜などの耐酸化性導電膜を使うことが可能である。
【００２７】
次に図５（Ｃ）の工程において、前記図５（Ｂ）の構造上に前記ＮｉＯヒステリシス膜２５が酸素雰囲気中での反応性スパッタ法により、前記シリコン酸化膜２２上に、前記導電性側壁膜２４Ａ1〜２４Ｂ2を覆うように、室温で連続的に形成される。これにより、前記導電性側壁膜２４Ａ1〜２４Ｂ2が、前記ヒステリシス膜２５の下の下部電極を構成する。その際、本実施形態では前記ヒステリシス膜２５が、前記ダミーパターン２３Ａ，２３Ｂおよびそれぞれの導電性側壁膜２４Ａ1〜２４Ｂ2を覆うように形成され、さらに各々の導電性側壁膜２４Ａ1〜２４Ｂ2が、前記ダミーパターンの上面からシリコン酸化膜２２の表面まで連続し外方に凸形状を有する側壁面で覆われているため、前記ヒステリシス膜２５は前記導電性側壁膜２４Ａ1〜２４Ｂ2を優れたステップカバレッジで覆い、ステップカバレッジ不良のため前記ヒステリシス膜２５の膜厚が局所的に減少したりあるいは前記ヒステリシス膜２５が消失したりする問題は生じない。
【００２８】
また本実施形態では前記導電膜２４として上記の導電性窒化膜を使っているため、このようなヒステリシス膜２５の形成を酸化雰囲気中において実行しても、前記導電性側壁膜２４Ａ1〜２４Ｂ2表面の酸化が効率的に抑制され、ＭＩＭ素子の抵抗の増加が抑制される。
【００２９】
次に図６（Ｄ）の工程において、前記ヒステリシス膜２５上にＭｏＮ膜などの導電性窒化物膜２６がスパッタ法により例えば９０ｎｍの厚さに形成され、さらにこれを、レジストパターンＲ１をマスクとするドライエッチングによりパターニングすることにより、前記上部電極パターン２６Ａ〜２６Ｄが形成される。図示の例では、前記図６（Ｄ）のドライエッチング工程は、Ａｒガスプラズマ中、Ｃｌ2ガスおよびＯ2ガスをエッチングガスとしたＲＩＥ法により実行される。
【００３０】
本実施形態では前記導電膜２６としてＭｏＮ膜などの導電性窒化物膜を使うことにより、前記図５（Ｄ）のパターニング工程を、前記導電膜２６としてＰｔ膜やＲｈ膜、Ｒｕ膜，Ｉｒ膜などを使った場合に比べ効率的に、単純なレジストプロセスにより、すなわちハードマスクパターンを使うことなく、実行することができる。先にも述べたように、前記導電性窒化物膜２６としては、ＭｏＮ膜以外にも、ＷＮ膜，ＴａＮ膜，ＴｉＮ膜などの導電性窒化物を使うことができる。
【００３１】
このようにして得られた電子装置２０は、図４（Ａ）の平面図に示すようにヒステリシス特性を有するＭＩＭ素子をマトリクス状に配列した構成を有しており、先に図３で説明したように、様々な論理動作を実行することができる。
【００３２】
このような電子装置２０は、下部電極として導電性側壁膜２４Ａ1〜２４Ｂ2を使っているため素子面積が縮小され、特に図４（Ａ）の平面図において横方向への微細化が容易に、かつ費用を増大させることなく実現され、ＭＩＭ配列よりなる高い集積密度の論理素子を、容易かつ安価に形成することが可能となる。
【００３３】
以上、本発明を好ましい実施形態について説明したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【００３４】
（付記１）  基板と、
前記基板上に互いに平行に第１の方向に延在するように形成されたダミーパターンと、
前記ダミーパターンの相対向する第１および第２の側壁面にそれぞれ形成された第１および第２の導電性側壁膜よりなり、各々前記第１の方向に延在する一対の下部電極パターンと、
前記基板上に、前記ダミーパターンおよび前記一対の下部電極パターンを覆って形成された、金属酸化物よりなるヒステリシス膜と、
前記ヒステリシス膜上に、前記第１の方向とは異なる第２の方向に延在するように形成された導電膜よりなる上部電極パターンと、
よりなることを特徴とする電子装置。
【００３５】
（付記２）  前記第１および第２の導電性側壁膜の各々は、前記ダミーパターンの上面から前記ダミ―パターンが形成されている基板表面まで連続する外方に正曲率の湾曲面により画成されており、前記ヒステリシス膜は前記下部電極パタ―ン上において、前記湾曲面に対応した正曲率の湾曲面により画成されていることを特徴とする付記１記載の電子装置。
【００３６】
（付記３）  前記ヒステリシス膜は、前記ダミーパターン上および前記第１および第２の導電性側壁膜上において、実質的に一様な膜厚を有することを特徴とする付記１または２記載の電子装置。
【００３７】
（付記４）  前記下部電極パターンおよび上部電極パターンは、導電性金属窒化物よりなることを特徴とする付記１〜３のうち、いずれか一項記載の電子装置。
【００３８】
（付記５）  前記下部電極パターンおよび上部電極パターンは、ＭｏＮ，ＴａＮ，ＷＮ，ＨｆＮ，ＴｉＮよりなる群から選ばれることを特徴とする付記１〜４のうち、いずれか一項記載の電子装置。
【００３９】
（付記６）  前記ヒステリシス膜は、金属酸化物膜よりなることを特徴とする付記１〜５のうち、いずれか一項記載の電子装置。
【００４０】
（付記７）  前記ヒステリシス膜は、ＮｉＯ膜、ＴｉＯ2膜またはＮｂ2Ｏ5膜よりなることを特徴とする付記１〜６のうち、いずれか一項記載の電子装置。
【００４１】
（付記８）  前記第１および第２の下部電極パターンは前記基板上、前記第１の方向に直交する方向に繰り返し形成され、前記上部電極パターンは、前記ヒステリシス膜上、前記第２の方向に直交する方向に繰り返し形成されることを特徴とする付記１〜７のうち、いずれか一項記載の電子装置。
【００４２】
（付記９）  基板主面上に第１の方向に延在するダミーパターンを形成する工程と、
前記基板主面上に前記ダミーパターンを覆うように第１の導電膜を、前記ダミーパターンの断面形状に整合した形状に形成する工程と、
前記第１の導電膜を、前記基板の主面に対して略垂直方向に、前記ダミーパターンの上面および前記基板の主面が露出するまでエッチバックし、前記ダミーパターンの相対向する第１および第２の側壁面にそれぞれ第１および第２の導電性側壁膜を、一対の下部電極パターンとして形成する工程と、
前記基板主面上に前記一対の下部電極パターンおよび前記ダミーパターンの上面を連続して覆うように、金属酸化物よりなるヒステリシス膜を形成する工程と、
前記ヒステリシス膜上に第２の導電膜を形成する工程と、
前記ヒステリシス膜をパターニングして、前記第１の方向とは異なる第２の方向に延在する上部電極パターンを形成する工程と、
を備えたことを特徴とする電子装置の製造方法。
【００４３】
（付記１０）  前記第１および第２の導電膜は、金属窒化物膜よりなることを特徴とする付記９記載の電子装置の製造方法。
【００４４】
（付記１１）  前記第１および第２の導電膜は、ＭｏＮ，ＴａＮ，ＷＮ，ＨｆＮ，ＴｉＮよりなる群から選ばれる付記９または１０記載の電子装置の製造方法。
【００４５】
（付記１２）  前記ヒステリシス膜は金属酸化膜よりなることを特徴とする付記９〜１１のうち、いずれか一項記載の電子装置の製造方法。
【００４６】
（付記１３）  前記金属酸化膜はＮｉＯ膜、ＴｉＯ2膜またはＮｂ2Ｏ5膜であることを特徴とする付記１２記載の電子装置の製造方法。
【００４７】
（付記１４）  前記金属酸化膜はスパッタにより形成されることを特徴とする付記９〜１３のうち、いずれか一項記載の電子装置の製造方法。
【図面の簡単な説明】
【００４８】
【図１】（Ａ）〜（Ｃ）は、本発明の関連技術による電子装置の構成を示す図である。
【図２】図１の電子装置に含まれるＭＩＭ素子のヒステリシス特性を示す図である。
【図３】図１の電子装置による論理動作の例を示す図である。
【図４】（Ａ）〜（Ｃ）は、本発明の一実施形態による電子装置の構成を示す図である。
【図５】（Ａ）〜（Ｃ）は、図４の電子装置の製造工程を説明する図（その１）である。
【図６】（Ｄ）は、図４の電子装置の製造工程を説明する図（その２）である。
【符号の説明】
【００４９】
２１  シリコン基板
２２  シリコン酸化膜
２３Ａ，２３Ｂ  ダミーパターン
２４Ａ1，２４Ａ2，２４Ｂ1，２４Ｂ2  導電性側壁膜（下部電極パターン）
２５  ヒステリシス膜
２６Ａ〜２６Ｄ  上部電極
【図１】
2008140907.tif 000003
【図２】
2008140907.tif 000004
【図３】
2008140907.tif 000005
【図４】
2008140907.tif 000006
【図５】
2008140907.tif 000007
【図６】
2008140907.tif 000008