(57)【要約】【課題】ＭＥＭＳ構造体を効率的に製造することができる製造技術を実現する。【解決手段】本発明のＭＥＭＳ構造体は、基板１０上に絶縁膜１１を形成する工程と、該絶縁膜上にＭＥＭＳ機能構造部１２，１４，１５Ａ，１５Ｂ，１６Ａ，１６Ｂを形成する工程と、該ＭＥＭＳ機能構造部の縁部側面にサイドウォール１８Ｓを形成し、また、前記ＭＥＭＳ機能構造部及び前記サイドウォールで被覆された部分を残して前記絶縁膜１１を除去する工程と、前記サイドウォール１８Ｓを除去するサイドウォール除去工程と、を具備することを特徴とする。【選択図】図１０
2008221394.tif 000002
【特許請求の範囲】
【請求項１】
基板上に絶縁膜を形成する工程と、
該絶縁膜上にＭＥＭＳ機能構造部を形成する工程と、
該ＭＥＭＳ機能構造部の縁部側面にサイドウォールを形成し、また、前記ＭＥＭＳ機能構造部及び前記サイドウォールで被覆された部分を残して前記絶縁膜を除去する工程と、
前記サイドウォールを除去する工程と、
を具備することを特徴とするＭＥＭＳ構造体の製造方法。
【請求項２】
前記ＭＥＭＳ機能構造部を形成する工程では、前記ＭＥＭＳ機能構造部が犠牲層を含む構造として形成され、
前記サイドウォールを除去する工程では、前記サイドウォールと同時に前記犠牲層が除去されることを特徴とする請求項１に記載のＭＥＭＳ構造体の製造方法。
【請求項３】
前記サイドウォールを形成し、また、前記ＭＥＭＳ機能構造部及び前記サイドウォールで被覆された部分を残して前記絶縁膜を除去する工程では、前記サイドウォールの構成素材からなる層が成膜され、当該層が除去されて前記サイドウォールが残存する過程で前記絶縁膜が同時に除去されることを特徴とする請求項１又は２に記載のＭＥＭＳ構造体の製造方法。
【請求項４】
基板上に絶縁膜を形成する工程と、
該絶縁膜上にＭＥＭＳ機能構造部を形成し、また、半導体回路の一部を構成する半導体構造部を形成する工程と、
前記ＭＥＭＳ機能構造部及び前記半導体構造部の縁部側面にサイドウォールを形成し、また、前記ＭＥＭＳ機能構造部及び前記サイドウォールで被覆された部分を残して前記絶縁膜を除去する工程と、
前記サイドウォールを除去する工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項５】
前記ＭＥＭＳ構造部及び前記半導体構造部を形成し、また、前記ＭＥＭＳ機能構造部及び前記サイドウォールで被覆された部分を残して前記絶縁膜を除去する工程では、前記ＭＥＭＳ機能構造部が犠牲層を含む構造として形成され、
前記サイドウォールを除去する工程では、前記サイドウォールと同時に前記犠牲層が除去されることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項６】
前記サイドウォールを形成し、また、前記ＭＥＭＳ機能構造部及び前記サイドウォールで被覆された部分を残して前記絶縁膜を除去する工程では、前記サイドウォールの構成素材からなる層が成膜され、当該層が除去されて前記サイドウォールが残存する過程で前記絶縁膜が同時に除去されることを特徴とする請求項４又は５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＭＥＭＳ構造体の製造方法及び半導体装置の製造方法に係り、特に、微細なＭＥＭＳ素子を有する各種装置に好適な構造に関する。
【背景技術】
【０００２】
近年、加速度センサや映像デバイス等で活用されている素子構造を有するＭＥＭＳは、Micro Electro Mechanical Systemの略称であり、その包含する概念範囲には種々の解釈があって、マイクロマシン、ＭＳＴ（Micro System Technology）と呼ばれる場合もあるが、通常、「半導体製造技術を用いて作製された微小な機能素子」を意味するものとされる。それらは従来の半導体で培われた微細加工技術をベースとして製造されている。ただし、現在では、ＭＥＭＳ単体を製造する専用のプロセス、或いは、ＩＣの製造後に後からＩＣ内にＭＥＭＳを作り込むプロセスなどが主流となっている。
【０００３】
上記のＭＥＭＳよりなる素子（以下、単に「ＭＥＭＳ素子」という。）には、電子回路等に用いるフィルタや発振回路などを構成するＭＥＭＳ振動子、加速度センサなどの各種のＭＥＭＳセンサ、微細な動きを実現するＭＥＭＳアクチュエータ、電気的スイッチングを実現するＭＥＭＳスイッチなどの各種の応用が考えられる（たとえば、以下の特許文献１参照）。
【０００４】
上記のような各種の素子を構成するＭＥＭＳ構造体としては、ＭＥＭＳ構造体の機能部分を支持するためのアンカーとしての絶縁膜を介して基板上に機能構造部を形成した構成が一般的である。ここで、上記の絶縁膜としては、機能構造体を形成する際に必要とされる犠牲層（通常はＳｉＯ２、ＰＳＧ（リンドープガラス）等で構成される。）を除去するリリース工程において用いられるエッチャントに対する耐性が高いことから、窒化シリコン（ＳｉＮ）膜が用いられる場合が多い。
【０００５】
たとえば、機能構造部が下部構造部と上部構造部の２層構造を有する場合には、パターニングすることで機能構造部が形成される領域に対応した範囲に限定された上記絶縁膜上に、下部構造部、犠牲層、上部構造部の順に成膜及びパターニング処理を繰り返し行って積層する必要がある。そして、最終段階において犠牲層をウエットエッチング等によって除去することによってＭＥＭＳ構造体を完成させる。
【特許文献１】特開２００６−２５５８７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、前述のＭＥＭＳ構造体は半導体製造技術を用いることに特徴を有するにも拘らず通常の半導体製造工程とは異なる製造要素（たとえば、リリース工程など）を含むとともに、半導体装置を製造する場合には必要であってもＭＥＭＳ構造体を製造する場合には不要なプロセスが多々あることから、従来では半導体装置とは別々に製造されていたり、或いは、ＭＥＭＳ構造体を一体に含む半導体装置を製造する場合でもＭＥＭＳ構造体の製造プロセスと半導体回路の製造プロセスとを相前後して行うようにしていた。したがって、ＭＥＭＳ構造体を含む半導体装置の製造効率を高めることが難しいという問題点があった。
【０００７】
そこで、本発明は上記問題点を解決するものであり、その課題は、ＭＥＭＳ構造体を効率的に製造することができる製造技術を実現することにある。また、半導体装置の製造プロセスとのインテグレーションを図ることにより、ＭＥＭＳ構造体を含む半導体装置を効率的に製造することができる製造技術を実現することにある。
【課題を解決するための手段】
【０００８】
斯かる実情に鑑み、本発明のＭＥＭＳ構造体の製造方法は、基板上に絶縁膜を形成する工程と、該絶縁膜上にＭＥＭＳ機能構造部を形成する工程と、該ＭＥＭＳ機能構造部の縁部側面にサイドウォールを形成し、また、前記ＭＥＭＳ機能構造部及び前記サイドウォールで被覆された部分を残して前記絶縁膜を除去する工程と、前記サイドウォールを除去するサイドウォール除去工程と、を具備することを特徴とする。
【０００９】
この発明によれば、ＭＥＭＳ機能構造部の縁部側面にサイドウォールを形成し、また、ＭＥＭＳ機能構造部及びサイドウォールで被覆された部分を残して絶縁膜を除去することにより、絶縁膜を予めパターニングにより所定範囲に限定して形成し、その後、その上にＭＥＭＳ機能構造部を形成する従来方法よりも、パターニングのためのマスク形成工程などが不要になるなど、容易にＭＥＭＳ構造体を製造することができる。また、ＭＥＭＳ機能構造部の縁部側面に形成されたサイドウォールの分だけ周囲に絶縁膜が残存することで、一般的には、ＭＥＭＳ機能構造部の周囲に隣接した絶縁膜にＭＥＭＳ機能構造部の隣接する部分の高さと正の相関を有する幅の張り出し領域を絶縁膜が備えることとなるので、基板上のスペース効率を高めつつ、ＭＥＭＳ機能構造部の高さに応じた充分なアンカー効果を得ることができる。ただし、本発明の製造方法は、サイドウォールの形成条件にも依存することから、結果的に製造されたＭＥＭＳ構造体の絶縁膜の張り出し領域がＭＥＭＳ機能構造部の隣接部分の高さと正の相関を有する幅を備えている場合に限定されるものではない。
【００１０】
本発明において、前記ＭＥＭＳ機能構造部を形成する工程では、前記ＭＥＭＳ機能構造部が犠牲層を含む構造として形成され、前記サイドウォールを除去する工程では、前記サイドウォールと同時に前記犠牲層が除去されることが好ましい。これによれば、ＭＥＭＳ機能構造部が犠牲層を含む構造として形成された後に、サイドウォールと同時に犠牲層を除去することにより、サイドウォールを除去する工程を別途設ける必要がなくなるので、製造工数をさらに低減できる。
【００１１】
本発明において、前記サイドウォールを形成し、また、前記ＭＥＭＳ機能構造部及び前記サイドウォールで被覆された部分を残して前記絶縁膜を除去する工程では、前記サイドウォールの構成素材からなる層が成膜され、当該層が除去されて前記サイドウォールが残存する過程で前記絶縁膜が同時に除去されることが好ましい。本発明においては、サイドウォールを形成する工程と、上記絶縁膜を除去する工程とを別工程で行っても構わないが、上記のようにサイドウォールを形成する過程で同時に上記絶縁膜が除去されることで、さらに製造工程数を低減することができる。
【００１２】
次に、本発明の半導体装置の製造方法は、基板上に絶縁膜を形成する工程と、該絶縁膜上にＭＥＭＳ機能構造部を形成し、また、半導体回路の一部を構成する半導体構造部を形成する工程と、前記ＭＥＭＳ機能構造部及び前記半導体構造部の縁部側面にサイドウォールを形成し、また、前記ＭＥＭＳ機能構造部及び前記サイドウォールで被覆された部分を残して絶縁膜を除去する工程と、前記サイドウォールを除去する工程と、を具備することを特徴とする。
【００１３】
この発明によれば、上記効果に加えて、ＭＥＭＳ機能構造部の縁部側面にサイドウォールを形成すると同時に半導体構造部の縁部側面にサイドウォールを形成することで、ＭＥＭＳ機能構造部と半導体回路を製造するプロセスを共通化することができるため、効率的に半導体装置を製造できる。たとえば、半導体回路を形成するプロセスでは半導体構造部及びサイドウォールをマスクとして不純物が導入される不純物導入工程を設けることで、不純物領域を半導体構造部から離間した範囲に限定的に設けたり、或いは、ＬＤＤ構造を形成する場合などにおいて半導体構造部と隣接する範囲と半導体構造部から離間した範囲の不純物濃度を異なる濃度としたりすることができる。
【００１４】
本発明において、前記ＭＥＭＳ構造部及び前記半導体構造部を形成し、また、前記ＭＥＭＳ機能構造部及び前記サイドウォールで被覆された部分を残して前記絶縁膜を除去する工程では、前記ＭＥＭＳ機能構造部が犠牲層を含む構造として形成され、前記サイドウォールを除去する工程では、前記サイドウォールと同時に前記犠牲層が除去されることが好ましい。
【００１５】
本発明において、前記サイドウォールを形成し、また、前記ＭＥＭＳ機能構造部及び前記サイドウォールで被覆された部分を残して絶縁膜を除去する工程では、前記サイドウォールの構成素材からなる層が成膜され、当該層が除去されて前記サイドウォールが残存する過程で前記絶縁膜が同時に除去されることが好ましい。
【００１６】
なお、本発明のＭＥＭＳ構造体は、基板と、該基板上に形成された絶縁膜と、該絶縁膜上に形成されたＭＥＭＳ機能構造部と、を含み、前記絶縁膜は、前記ＭＥＭＳ機能構造部の周囲に張り出した張り出し領域を有することを特徴とする。特に、前記ＭＥＭＳ機能構造部の隣接部分の高さと正の相関を有する幅を備えた張り出し領域を備えていることが好ましい。
【００１７】
この発明によれば、ＭＥＭＳ機能構造部の周囲において絶縁膜に張り出し領域を備えることにより、ＭＥＭＳ機能構造部の高さに応じた充分なアンカー効果を得ることができる。また、上記のような態様の絶縁膜は、ＭＥＭＳ機能構造部の縁部側面にサイドウォールを形成し、また、ＭＥＭＳ機能構造部及びサイドウォールで被覆された部分を残して絶縁膜を除去することで容易に形成できる。
【００１８】
また、本発明の半導体装置は、上記のいずれかに記載のＭＥＭＳ構造体を含むとともに、前記基板の表層部若しくは前記基板上に形成された半導体回路をさらに含むことを特徴とする。
【００１９】
なお、上記の各発明において、前記絶縁膜は窒化シリコン膜であることが好ましい。絶縁膜を窒化シリコン膜とすることで、シリコン半導体を用いた半導体プロセスに適合したものとなるとともに、絶縁膜や犠牲層として一般的な酸化シリコン等のエッチングプロセスに対する耐性を備えることで容易にプロセスを実現できる。
【００２０】
また、前記ＭＥＭＳ機能構造部は、前記絶縁膜上に形成された固定電極と、該固定電極上に対向して配置され、前記固定電極との間の間隙を介して生ずる静電力により動作する可動電極と、を含む場合がある。
【発明を実施するための最良の形態】
【００２１】
［第１実施形態］
次に、添付図面を参照して本発明の実施形態について詳細に説明する。図１は、本発明に係る第１実施形態のＭＥＭＳ構造体の構造を示す概略平面図、図２は図１のＡ−Ａ線に沿った断面を示す概略縦断面図、図３は図１のＢ−Ｂ線に沿った断面を示す概略縦断面図である。
【００２２】
本実施形態のＭＥＭＳ構造体は、図１乃至図３に示すように、基板１０と、この表面上に設けられたＭＥＭＳ機能構造部とによって構成される。
【００２３】
基板１０は特に限定されるものではないが、単結晶半導体基板、例えば、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）などの基板を用いることができる。特に、単結晶シリコン基板であることが望ましい。基板１０の表面上には、導電性を有する多結晶シリコン等で構成された固定電極１２及び可動電極１４が形成されている。基板１０の厚みは典型的には１００〜５００μｍ程度とされる。
【００２４】
基板１０上には絶縁膜１１が形成される。この絶縁膜１１は窒化シリコン等で構成できる。絶縁膜１１上には固定電極１２が導電性ポリシリコン等によって形成されている。この固定電極１２は典型的には１００〜８００ｎｍ程度、好ましくは３００〜５００ｎｍ程度の厚みとされる。
【００２５】
上記固定電極１２上には、間隙１７を介して導電性ポリシリコン等よりなる可動電極１４が配置されている。この可動電極１４は、全体として薄板状に構成され、固定電極１２の直上に配置されている。可動電極１４は、基板１０上に絶縁膜１１を介して配置された被固定部１５Ａ，１５Ｂに対して支持梁１６Ａ，１６Ｂを介して水平姿勢となるように、いわゆる両持ち梁式に支持されている。また、可動電極１４、被固定部１５Ａ，１５Ｂ、並びに、支持梁１６Ａ，１６Ｂは一体に構成されている。なお、可動電極１４は、上記図示例とは異なり、１つの支持梁により片持ち梁式で、或いは、３箇所以上の支持梁で支持されていてもよい。
【００２６】
可動電極１４は１０〜４００ｎｍ程度、好ましくは５０〜１００ｎｍ程度の間隙１７を介して固定電極１２に対向して配置されている。可動電極１４は、少なくとも固定電極１２に対して平面的に重なる動作領域Ｄにおいて実質的に均一な厚みを有するものとなっている。当該厚みは典型的には１００〜８００ｎｍ程度、好ましくは３００〜５００ｎｍ程度とされる。図示例では、固定電極１２と可動電極１４は共に帯状に構成され、固定電極１２と可動電極１４が中央部において平面的に交差する範囲が静電力を生ずる動作領域Ｄとなっている。
【００２７】
上記固定電極１２、被固定部１５Ａ，１５Ｂ、支持梁１６Ａ，１６Ｂ、及び、可動電極１４は上記のＭＥＭＳ機能構造部を構成し、このＭＥＭＳ機能構造部は、上記絶縁膜１１上に形成されている。絶縁膜１１はＭＥＭＳ機能構造部の外縁より周囲にはみ出した張り出し領域１１Ｐを有し、この張り出し領域１１Ｐは、ＭＥＭＳ機能構造部の隣接部分の高さに応じた幅ＷＰを有するように構成されている。
【００２８】
すなわち、上記張り出し領域１１Ｐでは、ＭＥＭＳ機能構造部の隣接部分が固定電極１２のみを有して高さが低くなっている張り出し範囲１１ｐ１では狭い幅Ｗｐ１となり、上記隣接部分が可動電極１４を有して高くなっている張り出し範囲１１ｐ２では広い幅Ｗｐ２となっている。一般的に言えば、隣接部分の高さと張り出し領域１１Ｐの幅ＷＰとは正の相関を有する関係となっている。
【００２９】
上記の絶縁膜１１は、ＭＥＭＳ機能構造部を支持固定するためのアンカー作用を奏するための支持構造となっている。ここで、上記のように張り出し領域１１Ｐを設けることで、絶縁膜１１のアンカー効果を高めることができるため、可動電極１４をより安定した状態で動作させることが可能になる。また、張り出し領域１１ＰがＭＥＭＳ機能構造部の隣接部分が高い場所では幅広に形成され、ＭＥＭＳ機能構造部の隣接部分が低い場所では幅狭に形成されることで、基板１０上のスペース効率を高めつつ、充分なアンカー効果を確保することができる。
【００３０】
ここで、固定電極１２と可動電極１４の間に所定の電位差が付与されると、両電極間には静電力（静電引力と静電斥力の少なくとも一方）が生じ、これによって上記間隙１７が増減する態様で可動電極１４が振動する。このとき、支持梁１６が主として撓み変形するが、可動電極１４（特に上記動作領域Ｄ内に配置される部分）が支持梁１６よりも撓み変形しにくいように構成することが好ましい。このように構成する方法としては、図示例とは異なり、上述のように支持梁１６を可動電極１４より狭幅の帯状若しくは棒状に構成することで、可動電極１４に付与された静電力を細い支持梁１６に集中させることが挙げられる。
【００３１】
本実施形態のＭＥＭＳ構造体は振動子を構成し、固定電極１２と可動電極１４との間に周期的な変動電圧を印加することにより固定電極１２と可動電極１４との間に静電引力又は静電斥力が周期的に発生し、これによって可動電極１４が振動する。この場合、公知のように、可動電極１４に交流電圧を印加して、直流的に接地された固定電極１２との間に周期的な電圧変動を発生させてもよく、或いは、固定電極１２と可動電極１４との間にＤＣバイアスを印加した状態で交流電圧を供給するようにしてもよい。例えば、固定電極１２と可動電極１４との間に所定のＤＣバイアス電圧を設定して、可動電極１４に入力信号（交流電圧）を供給するように構成することができる。
【００３２】
なお、本実施形態において、基板１０に半導体基板を用いる場合、上記可動電極を駆動するための駆動回路、出力信号を得るための出力回路、入力信号を導入するための入力回路、上記振動子構造体を組み込んだ発振回路などの種々の回路を半導体基板の表層部、若しくは、半導体基板上に形成することによって、ＭＥＭＳ構造体を回路構造と一体化することができる。このような半導体装置の構成は、上記振動子構造体に相当する別の振動子素子を用いる場合や振動子構造体と回路構造とを別体に構成する場合に比べて、大幅なコンパクト化を可能にする。また、各回路間の配線における冗長性も排除できるため、特性の向上も期待できる。
【００３３】
次に、本発明に係る第１実施形態のＭＥＭＳ構造体（ＭＥＭＳ振動子）の製造方法について図面を参照して説明する。図４乃至図８は第１実施形態のＭＥＭＳ構造体の製造工程を示す概略平面図及び概略縦断面図（Ａ−Ａ線に沿った概略断面図）、図９は同概略平面図、図１０は図９のＡ−Ａ線に沿った概略断面図、図１１は図９のＢ−Ｂ線に沿った概略断面図である。なお、これらの各図では図示の都合上、図１及び図２に示す構造を簡略化して示してある。
【００３４】
本実施形態の製造方法では、先ず、図４に示すようにシリコン基板等の基板１０を用意し、この基板１０の表面上にはスパッタリング法や熱酸化法などによって酸化シリコン（ＳｉＯ２）などで構成される絶縁膜（図示せず）を形成する。この絶縁膜は基板表面に自然に形成される自然酸化膜で構成してもよい。さらに、上記絶縁膜上にスパッタリング法やＣＶＤ（化学的気相成長）法などにより窒化シリコン（Ｓｉ３Ｎ４）などで構成される絶縁膜１１を形成する。この絶縁膜１１は、上記のアンカー効果を得るためだけに設けられるものではなく、主として製造上の観点からも設けられる。たとえば、後述する犠牲膜のエッチングを行う際のエッチングストップ層としても機能する。
【００３５】
次に、図５に示すように、基板１０上に絶縁膜１１を介して固定電極１２を形成する。固定電極１２は、例えば、基板１０上に導電性ポリシリコン等の導体膜を成膜し、これをエッチング等によってパターニングすることで形成される。
【００３６】
次に、図６に示すように、絶縁膜１１及び固定電極１２上に犠牲層１３を形成する。犠牲層１３は酸化シリコン（ＳｉＯ２）、ＰＳＧ（リンドープガラス）等の絶縁膜で構成される。犠牲層１３の厚さは、上記間隙１７に対応する厚みとなるように形成される。たとえば、１０〜４００ｎｍ程度、好ましくは５０〜１００ｎｍ程度の厚みである。
【００３７】
次に、図７に示すように、犠牲層１３上に導電性ポリシリコン等よりなる導体層を成膜しパターニングすることで、可動電極１４、被固定部１５Ａ，１５Ｂ及び支持梁１６Ａ，１６Ｂを一体に形成する。可動電極１４は、固定電極１２との間に上記犠牲層１３を介在させた状態で形成される。可動電極１４は、ＣＶＤ法、スパッタリング法などの成膜手段で成膜されることで、上記動作領域Ｄ内では実質的に均一な厚みを有する平坦な構造とされる。
【００３８】
次に、図８に示すように、絶縁膜１１、固定電極１２、犠牲層１３及び可動電極１４上に絶縁膜１８を形成する。絶縁膜２１の材料は、例えば、ＳｉＯ２、ＰＳＧ、ＴＥＯＳ（テトラ・エチル・オルソ・シリケート）、ＢＰＳＧ（ボロンリンシリケートガラス）などである。絶縁膜１８の厚さは、例えば、５００ｎｍ〜２μｍ程度である。
【００３９】
その後、絶縁膜１８をドライエッチング法等によってエッチングすることで概略除去することにより、図９に示すように、ＭＥＭＳ機能構造部の側面上にサイドウォール１８Ｓが残存した状態とする。このサイドウォール１８Ｓは隣接するＭＥＭＳ機能構造部の側面の高さに応じた張り出し幅を有する態様で形成される。一般的には、上記側面の高さが高くなるほどサイドウォール１８Ｓの張り出し幅は大きくなる。通常、サイドウォール１８Ｓの張り出し幅は隣接する側面の高さの０．５倍〜１．０倍程度である。実際には側面の高さとサイドウォール１８Ｓの張り出し幅とは比例するわけではなく、側面の高さが高くなるほど張り出し幅１８Ｓの張り出し幅１８Ｓの増加率は低下するが、少なくとも側面の高さと張り出し幅１８Ｓとが正の相関を有する態様となるようにサイドウォール１８Ｓが形成される。なお、図示例では説明の都合上、ＭＥＭＳ機能構造部の縁部側面上に形成されるサイドウォール１８Ｓのみを示すが、図示点線で示すように、その他の側面部位（たとえば、支持梁１６Ａ，１６Ｂの表面など）に他のサイドウォールが形成されていても構わない。
【００４０】
上記のサイドウォール１８Ｓが形成される工程では、上記絶縁膜１８とともに上記絶縁膜１１が除去される。絶縁膜１１は、ＭＥＭＳ機能構造部の周囲に上記サイドウォール１８Ｓで覆われた部分が残存し、周囲に張り出す態様でパターニングされる。なお、一般的には、絶縁膜１８を概略除去して上記サイドウォール１８Ｓを形成した後に、別のエッチング工程でＭＥＭＳ機能構造部及びサイドウォール１８Ｓをマスクとして絶縁膜１１をエッチングしてもよく、或いは、絶縁膜１１と１８を同時に除去できる方法（ドライエッチングなど）でサイドウォール１８Ｓの形成と、絶縁膜１１のパターニングとを同時に行ってもよい。
【００４１】
なお、図９乃至図１１に示す工程が終了した後に、ＭＥＭＳ機能構造部上に層間絶縁膜及び配線層などを順次に形成して積層していくことで、ＭＥＭＳ機能構造部の上記固定電極１２及び可動電極１４に導電接続された配線パターンなどを形成し、さらにはこれらの表面上に保護膜を形成してもよい。この場合には、以下に説明するリリース工程前に上層に形成された層間絶縁膜及び保護膜をドライエッチング等で開口し、開口凹部を設ける開口工程を別途設ける。
【００４２】
次に、図９乃至図１１に示すＭＥＭＳ機能構造部において上記犠牲層１３を除去することで、可動電極１４及び支持梁１６を動作可能な状態とする（リリース工程）。このリリース工程は、緩衝沸酸等のフッ化水素酸系のエッチング液を用いたウエットエッチング法によって行うことができる。また、このリリース工程では同時に上記サイドウォール１８Ｓも除去される。
【００４３】
本実施形態では、絶縁膜１１を上記のサイドウォール１８Ｓを形成する工程で同時にパターニングするようにしたことで、従来行われていた絶縁膜１１のパターニング工程（この工程には、絶縁膜１１の一部をレジスト等のマスクで覆う段階と、当該マスクを用いて絶縁膜１１をエッチング除去する段階とが含まれる。）の少なくとも一部（たとえば、マスク形成段階）を省略することができる。また、上記のようにサイドウォール１８Ｓによって絶縁膜１１の周囲の張り出し領域１１Ｐの幅が自動的に得られるので、絶縁膜１１によるＭＥＭＳ機能構造部のアンカー効果を確保することができる。さらに、上記張り出し領域１１ＰがＭＥＭＳ機能構造部の隣接部分の高さに応じた幅を有するように設けられる場合には、ＭＥＭＳ機能構造部の基板１０上のスペース効率を低下させることなく、絶縁膜１１によるＭＥＭＳ機能構造部のアンカー効果をより確実かつ十分に得ることができる。なお、上記犠牲層１３が側面に存在する部分にもサイドウォールが形成されるので、犠牲層１３の形状パターン等によって意図的にサイドウォールの幅を設定することも可能である。
【００４４】
［第２実施形態］
次に、図１２乃至図１９を参照して、本発明に係る第２実施形態のＭＥＭＳ構造体（ＭＥＭＳ振動子）の製造方法について説明する。なお、本実施形態において、ＭＥＭＳ構造体自体の構造は上記第１実施形態と同様とし、同一部分には同一符号を付し、それらの説明は省略する。図１２乃至図１９は本実施形態の製造工程を示す概略断面図である。
【００４５】
本実施形態のＭＥＭＳ構造体の製造方法では、まず、図１２に示すように、基板３０上のＭＥＭＳ形成範囲ＸにＣＶＤ法やスパッタリング法などで窒化シリコン等よりなる絶縁膜１１を形成するとともに、上記の絶縁膜１１上に固定電極１２をＣＶＤ法などにより導電性ポリシリコン等で形成する。固定電極１２は、導電性を付与するためにｎ型のＰ、ｐ型のＢなどのドーパントが多結晶シリコン中に導入されたものであり、たとえば、ＣＶＤ法であればＰＯＣｌ３、ＢＢｒ３等のガスを添加してドーピングされた多結晶シリコンを成膜することで形成することができる。
【００４６】
一方、基板３０の素子形成範囲Ｙの表層部には不純物領域であるウェル２０Ａ及び２０Ｂが形成され、また、これらの表面上には酸化シリコン等よりなるフィールド絶縁膜２１が形成される。さらに、素子形成範囲Ｙにおいて基板１０の表面上にシリコン層などの半導体層２２を形成する。この半導体層２２は本実施形態で形成されるべきＭＯＳ素子のチャネル領域の品位を高めるために形成されるものであるが、特に形成しなくても構わない。
【００４７】
次に、図１３に示すように、上記第１実施形態と同様にしてＭＥＭＳ形成範囲Ｘにおいて犠牲層１３を形成するとともに、素子形成範囲Ｙにおいて上記半導体層２２上にＳｉＯ２等よりなるゲート絶縁膜２３を形成する。ここで、本実施形態では素子形成範囲Ｙにおいて半導体素子を形成する製造プロセスと、ＭＥＭＳ形成範囲ＸにおいてＭＥＭＳ機能構造部を形成する製造プロセスとを極力共通化し、製造コストを低減する観点から犠牲層１３とゲート絶縁膜２３は同時に同方法で形成するが、本発明としてはこのような製造方法に何ら限定されるものではない。たとえば、犠牲層１３とゲート絶縁膜２３とで厚み、材質等に大きな相違がある場合には別工程でそれぞれを形成しても構わない。
【００４８】
次に、図１４に示すように、ＭＥＭＳ形成範囲Ｘでは上記犠牲層１３上に導電性ポリシリコン等により可動電極１４、被固定部１５Ａ，１５Ｂ、及び、支持梁１６Ａ，１６Ｂを一体に形成する。この工程における導電性ポリシリコンの成膜方法は上記固定電極１２の場合と同様である。また、本工程では、可動電極１４と同時に同方法でゲート電極２４が形成される。このように可動電極１４とゲート電極２４とを同時に形成する方法は、図１３に示す工程と同様に製造プロセスの共通化を目的としてなされるが、本発明としてはこのような製造方法に何ら限定されるものではない。たとえば、可動電極１４とゲート電極２４とで厚み、材質等が相違する場合には別工程でそれぞれを形成しても構わない。
【００４９】
なお、素子形成範囲Ｙにおいては、上記のように形成されたゲート絶縁膜２３及びゲート電極２４をマスクとしてセルフアライメントにより半導体層２２にイオン注入法等で不純物を導入し、ソース領域２２Ａ及びドレイン領域２２Ｂを形成する。
【００５０】
次に、図１５に示すように、ＣＶＤ法などによりＭＥＭＳ形成範囲Ｘ及び素子形成範囲ＹにＳｉＯ２等よりなる絶縁膜１８を形成し、その後、当該絶縁膜１８をドライエッチング法等によって概略除去することで、図１６に示すようにサイドウォール１８Ｓ、２８Ｓを形成する。ここで、図示例の場合には、上記半導体構造部はゲート絶縁膜２３及びゲート電極２４の積層構造部に相当している。
【００５１】
上記のようにしてＭＥＭＳ形成範囲Ｘでサイドウォール１８Ｓが形成され、このサイドウォール１８Ｓで被覆された部分を残して絶縁膜１１が除去されることにより、絶縁膜１１は上記のようにサイドウォール１８Ｓに対応する張り出し領域１１Ｐを周囲に有する島状に構成される。
【００５２】
また、素子形成範囲Ｙでは、ゲート絶縁膜２３及びゲート電極２４の側面に形成されたサイドウォール２８Ｓをマスクとしてさらに上記と同様の方法で不純物を導入することで、図１６に示すように上記ソース領域２２Ａ及び上記ドレイン領域２２Ｂ内にさらに不純物濃度の高い高濃度領域２２Ｓ及び２２Ｔが形成される。このようにして、ソース領域２２Ａ及びドレイン領域２２Ｂのうちチャネル領域（ゲート絶縁膜２３及びゲート電極２４の直下領域）に隣接する部分が低濃度不純物領域に、当該部分よりチャネル領域から離間した部分が高濃度不純物領域として構成されたＬＤＤ（Lightly Doped Drain）構造が形成される。
【００５３】
その後、図１７に示すように、ＭＥＭＳ形成範囲Ｘ及び素子形成範囲Ｙにおいて層間絶縁膜２５を形成し、さらに、層間絶縁膜２５に設けたコンタクトホールを介して上記ソース領域２２Ａ及びドレイン領域２２Ｂに導電接続された配線層２６Ａ，２６Ｂを形成する。また、配線層２６Ａ，２６Ｂ上にはさらに別の層間絶縁膜２７を形成し、以後、必要に応じて種々の配線構造を設ける。いずれにしても、最上層には酸化シリコンと窒化シリコンの積層構造等よりなる保護膜２９を形成する。
【００５４】
その後、図１８に示すように、ＭＥＭＳ形成範囲Ｘにおいて、上記保護膜２９及び層間絶縁膜２７、２５を部分的に除去してドライエッチング等により開口凹部３０を形成する。この開口凹部３０はドライエッチング等による可動電極１４の損傷を防止するために、図示のように可動電極１４上に層間絶縁膜２５の一部が残存するように形成することが望ましい。
【００５５】
最後に、図１９に示すように、上記第１実施形態と同様にウエットエッチング法などによって開口凹部３０の内部の層間絶縁膜２５及び犠牲層１３をエッチングし、開口空間３１を形成して、可動電極１４が動作可能な状態とする（リリース工程）。また、必要に応じて上記開口空間３１を図示しない樹脂等によって閉鎖することで、開口空間３１内に塵埃等が進入することを防止できる。
【００５６】
本実施形態は、基板１０上にＭＥＭＳ機能構造部とともに半導体回路（図示例ではＭＯＳトランジスタを含む回路（たとえばＣ−ＭＯＳ回路）を想定している。）を含む半導体装置を製造する方法である。当該方法では、ＭＥＭＳ形成範囲ＸにおいてＭＥＭＳ機能構造部にサイドウォール１８Ｓを形成する工程と、素子形成範囲Ｙにおいて半導体素子を形成するためのサイドウォール２８Ｓを形成する工程とを同時に行うことで、工程数の増加を抑制し、製造コストを低減することができる。
【００５７】
尚、本発明の振動子構造体及びその製造方法は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。たとえば、本発明は、上述の各実施形態のようにＭＥＭＳ振動子及びその製造方法に限定されず、静電アクチュエータや加速度センサなどといった各種のＭＥＭＳ構造体の構成及び製造プロセスとして用いることができる。
【図面の簡単な説明】
【００５８】
【図１】第１実施形態の振動子構造体の概略平面図。
【図２】第１実施形態の振動子構造体の概略縦断面図（Ａ−Ａ断面図）。
【図３】第１実施形態の振動子構造体の概略縦断面図（Ｂ−Ｂ断面図）。
【図４】第１実施形態の振動子構造体の製造プロセスを示す工程平面図及び部分断面図。
【図５】第１実施形態の振動子構造体の製造プロセスを示す工程平面図及び部分断面図。
【図６】第１実施形態の振動子構造体の製造プロセスを示す工程平面図及び部分断面図。
【図７】第１実施形態の振動子構造体の製造プロセスを示す工程平面図及び部分断面図。
【図８】第１実施形態の振動子構造体の製造プロセスを示す工程平面図及び部分断面図。
【図９】第１実施形態の振動子構造体の製造プロセスを示す工程平面図。
【図１０】第１実施形態の振動子構造体の製造プロセスを示す工程部分断面図（Ａ−Ａ断面図）。
【図１１】第１実施形態の振動子構造体の製造プロセスを示す工程部分断面図（Ｂ−Ｂ断面図）。
【図１２】第２実施形態の振動子構造体の製造プロセスを示す工程部分断面図。
【図１３】第２実施形態の振動子構造体の製造プロセスを示す工程部分断面図。
【図１４】第２実施形態の振動子構造体の製造プロセスを示す工程部分断面図。
【図１５】第２実施形態の振動子構造体の製造プロセスを示す工程部分断面図。
【図１６】第２実施形態の振動子構造体の製造プロセスを示す工程部分断面図。
【図１７】第２実施形態の振動子構造体の製造プロセスを示す工程部分断面図。
【図１８】第２実施形態の振動子構造体の製造プロセスを示す工程部分断面図。
【図１９】第２実施形態の振動子構造体の製造プロセスを示す工程部分断面図。
【符号の説明】
【００５９】
１０…基板、１１…絶縁膜、１２…固定電極、１３…犠牲層、１４…可動電極、１５Ａ，１５Ｂ…被固定部、１６Ａ，１６Ｂ…支持梁、１７…間隙、１８Ｓ、２８Ｓ…サイドウォール、Ｄ…動作領域、Ｘ…ＭＥＭＳ形成範囲、Ｙ…素子形成範囲、２１…フィールド絶縁膜、２２…半導体層、２３…ゲート絶縁膜、２４…ゲート電極、２５、２７…層間絶縁膜、２９…保護膜
【図１】
2008221394.tif 000003
【図２】
2008221394.tif 000004
【図３】
2008221394.tif 000005
【図４】
2008221394.tif 000006
【図５】
2008221394.tif 000007
【図６】
2008221394.tif 000008
【図７】
2008221394.tif 000009
【図８】
2008221394.tif 000010
【図９】
2008221394.tif 000011
【図１０】
2008221394.tif 000012
【図１１】
2008221394.tif 000013
【図１２】
2008221394.tif 000014
【図１３】
2008221394.tif 000015
【図１４】
2008221394.tif 000016
【図１５】
2008221394.tif 000017
【図１６】
2008221394.tif 000018
【図１７】
2008221394.tif 000019
【図１８】
2008221394.tif 000020
【図１９】
2008221394.tif 000021