(57)【要約】【課題】絶縁ゲート構造のＧａＮ−ＨＥＭＴ等において、下地の結晶と格子定数・熱膨張係数の異なる結晶薄膜のＡｌＮ膜等をゲート絶縁膜として用いた時に、表面形状の劣化が生じることを防止する。【解決手段】バリア層又は電子供給層（３３）とこのバリア層又は電子供給層（３３）に隣接するチャネル層（３２）とのヘテロ構造上に、結晶薄膜のゲート絶縁膜（３４）が設けられた絶縁ゲート構造のＧａＮ−ＨＥＭＴ等において、下地のバリア層又は電子供給層（３３）と同じか、あるいは同様な格子定数又は熱膨張係数を有するキャップ層（３５）をゲート絶縁膜（３４）上に形成している。そのため、応力がゲート絶縁膜（３４）の上下で平均化され、これによって表面形状の改善や、及びその結果得られる電気特性の改善を向上出来る。【選択図】図１
2008140813.tif 000002
【特許請求の範囲】
【請求項１】
結晶薄膜をゲート絶縁膜とする絶縁ゲート電界効果トランジスタにおいて、
前記ゲート絶縁膜の下地の半導体と同じか、あるいは前記ゲート絶縁膜の下地の半導体と同様な格子定数又は熱膨張係数を有する半導体薄膜を、前記ゲート絶縁膜上に形成したことを特徴とする絶縁ゲート電界効果トランジスタ。
【請求項２】
請求項１記載の絶縁ゲート電界効果トランジスタは、
前記ゲート絶縁膜の下地の半導体であるバリア層又は電子供給層と前記バリア層又は前記電子供給層に隣接するチャネル層とのヘテロ構造を有し、
前記半導体薄膜であるキャップ層が、前記ゲート絶縁膜上に形成された高電子移動度電界効果トランジスタであることを特徴とする絶縁ゲート電界効果トランジスタ。
【請求項３】
前記チャネル層は、ＧａＮ、ＩｎＮ、又はＩｎＧａＮを含む層であり、
前記バリア層又は前記電子供給層と前記キャップ層とは、ＧａＮ、ＡｌＮ、ＡｌｘＧａ１ーｘＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａ、ＩｎＡｌＧａＮ、又はＩｎＧａＡｌＮを含む層であり、
前記ゲート絶縁膜は、ＡｌＮを含む層であることを特徴とする請求項２記載の絶縁ゲート電界効果トランジスタ。
【請求項４】
前記ＡｌｘＧａ１ーｘＮ中のＡｌ組成比ｘは、１〜０．７であることを特徴とする請求項３記載の絶縁ゲート電界効果トランジスタ。
【請求項５】
前記ＡｌｘＧａ１ーｘＮの膜厚は、１〜２０ｎｍであることを特徴とする請求項３記載の絶縁ゲート電界効果トランジスタ。
【請求項６】
前記ゲート絶縁膜のＡｌＮの膜厚は、１〜２０ｎｍであることを特徴とする請求項３記載の絶縁ゲート電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）のうち、絶縁ゲート構造の窒化ガリウム（ＧａＮ）系高電子移動度電界効果トランジスタ（High Electron Mobility Transister：ＨＥＭＴ）等の絶縁ゲートＦＥＴ、例えば、絶縁材料に窒化アルミ（ＡｌＮ）等を用いたＭＩＳ（Metal Insulator Semiconductor）ゲート構造のＧａＮ−ＨＥＭＴ等を実現するために有用なＧａＮ−ＨＥＭＴ等の結晶構造に関するものである。
【背景技術】
【０００２】
携帯電話等の情報インフラが拡大を続けている。これらは無線通信技術の発展によるものであり、各種の半導体技術に支えられている。特に、電波を発生させる高周波電力発生の部分で、高周波、大電力動作ばかりでなく、高効率、小型低コストの半導体素子が重要である。この分野で、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）を用いた電力素子が開発されてきたが、近年、ＧａＮを用いたＦＥＴの一種であるＧａＮ系ＨＥＭＴによる電力素子が有望になってきた。
【０００３】
ＧａＮを用いた半導体素子に関する技術としては、例えば、次のような文献等に記載されるものが知られている。
【０００４】
【特許文献１】特開２００６−８０４９７号公報
【特許文献２】特開２００５−１４２５４３号公報
【特許文献３】特開２００４−１１９７８３号公報
【０００５】
この特許文献１には、ＧａＮを用いた紫外半導体レーザ素子の技術、特許文献２には、ＧａＮを用いた紫外領域の発光素子の技術、及び、特許文献３には、ＧａＮを用いた半導体ダイオード素子の技術がそれぞれ記載されている。
【０００６】
これらの半導体レーザ素子、発光素子あるいは半導体ダイオード素子とは異なり、ＦＥＴは、ソース電極・ドレイン電極間を流れる電流をゲート電極に印加した電界によって制御することによって動作する。特に、ＧａＮ−ＨＥＭＴは、ＧａＮの材料物性の特徴から、高耐圧特性を有し、窒化ガリウムアルミ（ＡｌＧａＮ）／ＧａＮヘテロ構造の界面に発生する高電子移動度の二次元電子ガス（２ＤＥＧ）によって高周波高出力で動作するトランジスタとして、無線システム等への適用が期待されている。
【０００７】
通常、ＧａＮ−ＨＥＭＴのゲート部はゲート金属と半導体の接触（ショットキ接合）で構成される場合と、ゲート金属と半導体間に絶縁膜が挟まれた金属／絶縁膜／半導体で構成されるＭＩＳゲート構造がある。ショットキ接合の場合には、ゲートに正電圧が印加された場合に、リーク電流が流れてＨＥＭＴの動作が制限されてしまうが、ＭＩＳゲート構造の場合には、絶縁膜のためにこのリーク電流が低減される。
【０００８】
一般に用いられているＧａＮ−ＨＥＭＴの構造としては、例えば、次の（ａ）〜（ｃ）のようなものがある。
【０００９】
（ａ）  ショットキゲート構造のＧａＮ−ＨＥＭＴ
図２は、従来知られている通常のショットキゲート構造を有するＧａＮ−ＨＥＭＴの模式的な構造断面図である。
【００１０】
このショットキゲート構造のＧａＮ−ＨＥＭＴ１０では、サファイア、炭化シリコン（ＳｉＣ）等の成長基板１１上に、不純物の混入を極力無くしたアンドープ（ｉ）のｉ−ＧａＮ層１２（厚さ２〜３μｍ程度）と、ｉ−ＡｌＧａＮ層１３（厚さ２５ｎｍ程度）とが結晶成長されている。ｉ−ＡｌＧａＮ層１３は、これに代えてｎ型不純物がドープされたｎ−ＡｌＧａＮ層であっても良い。ここで、ｉ−ＡｌＧａＮ層は電子をチャネル領域に発生させる原因を形成する役割があり、自由電子を有するＡｌＧａＮ層から電子を供給する場合には電子供給層、自由電子を有しない例えばｉ−ＡｌＧａＮ層１３を用いる場合にはバリア層等とも呼ばれる。ｉ−ＧａＮ層１２は電子が流れる領域なのでチャネル層、又は結晶構造の特徴からバッファ層とも呼ばれる。
【００１１】
ＡｌＧａＮ／ＧａＮへテロ界面には、トランジスタ動作を担うキャリアとなる高電子移動度の２ＤＥＧ１４が発生する。ｉ−ＡｌＧａＮ層１３上には、オーミック特性を有するソース電極１５、ドレイン電極１６、及びショットキ特性を有するゲート電極１７が形成されている。
【００１２】
例えば、ソース電極１５及びドレイン電極１６間にドレイン電圧Ｖｄｓが印加されると共に、ゲート電極１７及びソース電極１５間にゲート電圧Ｖｇｓが印加されるような電源配線がされた場合、ソース電極１５から２ＤＥＧ１４を介してドレイン電極１６に流れる電子流は、ゲート電極１７に印加されたゲート電圧Ｖｇｓによって制御される。この電流・電圧特性を図３に示す。
【００１３】
図３は、図２のＧａＮ−ＨＥＭＴ１０における電圧・電流特性図であり、横軸にドレイン電圧Ｖｄｓ、縦軸にドレイン電流Ｉｄがとられ、各ゲート電圧Ｖｇｓの曲線が描かれている。
【００１４】
この図３において、ゲート電圧Ｖｇｓを  −２Ｖから＋２Ｖまで増加させるにつれて、ドレイン電流Ｉｄが増加するが、ゲート電圧Ｖｇｓ＝＋２Ｖにおいてはドレイン電流Ｉｄの増加が少なくなり、又、低ドレイン電圧領域（丸印）でゼロ点を通らなくなっている。これはショットキ特性を有するゲート電極１７が順方向にバイアスされたとき、ゲート電極１７から電子がｉ−ＡｌＧａＮ層１３に流れ込むことによるものである。この様子を図４に示す。
【００１５】
図４は、図２のＧａＮ−ＨＥＭＴ１０におけるショットキ特性図であり、横軸にゲート電圧Ｖｇｓ、縦軸にゲート電流Ｉｇｓがとられ、ショットキ曲線が描かれている。
【００１６】
この図４において、ゲート電圧Ｖｇｓを０Ｖから逆方向（負の電圧方向）に増大させても、ゲート電流Ｉｇｓは増加しないが、順方向（正の電圧方向）に増加させると、ゲート電流Ｉｇｓは指数関数的に増大する。このようなショットキ特性を有するゲート電極１７を用いると、このゲート電極１７に正のバイアスを印加した場合には、ゲート電流Ｉｇｓが半導体に流れてしまう、ゲート直下に電圧が掛からず、ドレイン電流Ｉｄが増大しない等、トランジスタ特性を損ねてしまう欠陥があった。
【００１７】
（ｂ）  絶縁ゲート構造のＧａＮ−ＨＥＭＴ
前記欠陥を解決するために、ＧａＮ系ＨＥＭＴにおいて、シリコンＭＯＳゲート構造のような絶縁ゲート構造が試みられている。絶縁材料としてシリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（Ｓｉ３Ｎ４）、アルミナ膜（Ａｌ２Ｏ３）等が用いられる。これらは全てＣＶＤ法（化学気相成長法、Chemical Vapor Deposition）、スパッタ法等で形成されるが、非結晶（アモルファス）であり、下地の半導体結晶とは格子整合しない。絶縁体と半導体の界面の絶縁体は格子欠陥が存在することになる。又、半導体結晶の成長後、別の装置で絶縁膜を形成することになるので、酸素や水等の不純物原子が入り込み易くなる。ＣＶＤ法やスパッタ法等は形成エネルギーが大きく、下地の半導体や絶縁膜中に結晶欠陥が生じ易くなる等の欠陥があった。これらの要因で発生する格子欠陥や不純物は、界面準位や不純物準位を形成し、半導体素子の動作に悪影響を及ぼす。これはＧａＮ系ＨＥＭＴでよく知られている電流コラプス（高ドレイン電圧印加時にドレイン電流が減少する現象）やゲート耐圧の劣化等と関係があると考えられている。
【００１８】
（ｃ）  窒化アルミ絶縁構造のＧａＮ−ＨＥＭＴ
絶縁ゲート材料としてＡｌＮを用いることで、前記の問題を改善出来る可能性がある。ＡｌＮは、バンドギャップが６．２ｅＶと大きく絶縁特性を有するため、ゲート絶縁膜として有望な材料である。最近、ＡｌＮは、ＨＥＭＴ結晶成長初期のバッファ層や、ＡｌＧａＮ／ＧａＮへテロ界面に挿入するスペーサ層に用いられ、２ＤＥＧ性能の改善に利用されている。つまり、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ結晶成長後、連続してＡｌＮ絶縁膜を形成出来る。この場合には、ＡｌＮは結晶なので、下地のＧａＮやＡｌＧａＮと格子整合する、成長界面に不純物が入らない、ＣＶＤ法やスパッタ法を用いないのでダメージがない等、多くの長所がある。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
ここで、ＡｌＮ絶縁膜を有するＡｌＮ−ＭＩＳ−ＨＥＭＴを実現するための課題について説明する。実際に、ＡｌＧａＮ／ＧａＮ−ＨＥＭＴ結晶上に連続してＡｌＮ層を形成し、ＡＦＭ（Atomic Force Microscopy）によるＡｌＮ表面の表面観察と、実際に電極を形成しＡｌＮ−ＭＩＳ−ＧａＮ−ＨＥＭＴを作成して特性を評価した結果を説明する。
【００２０】
図５は、従来のＡｌＮ絶縁層付のＧａＮ−ＨＥＭＴ結晶を示す模式的な構造断面図である。
【００２１】
このＡＩＮ絶縁層付きＧａＮ−ＨＥＭＴ結晶２０では、ＭＯＣＶＤ法（Metal Organic Chemical Vapor Deposition）によって、サファイアの成長基板２１上に、アンドープ層であるｉ−ＧａＮ層２２（厚さ２μｍ程度）と、ｉ−ＡｌｘＧａ１−ｘＮ層２３（厚さ２５ｎｍ程度。ｘはＡｌ組成比、ここでは０．２６とした）とが形成され、トップにＡｌＮ層２４が結晶成長されている。このトップＡＩＮ層２４の表面評価（Ａ）について説明する。
【００２２】
（Ａ）  トップＡｌＮ層２４の表面評価
図６は、図５のＡｌＮ層２４の厚みを２ｎｍとしたときのＡＦＭによる領域１μｍ□の表面形状を示す図である。
【００２３】
この図６から明らかなように、ＡｌＮ層２４の表面がひび割れ（クラック）の形状を示し、自乗平均粗さ（ＲＭＳ）は０．６７２ｎｍとなった。これはＡｌＮ層２４と下地のｉ−ＡｌxＧａ1-xＮ層２３の格子定数の違い、熱膨張係数の違い等から、ＡｌＮ／ＡｌＧａＮ界面に強いストレスが発生し、ひび割れ形状が発生したものと考えられる。ＡｌＮとＧａＮの格子定数（ａ面）はそれぞれ、０．３１１２ｎｍ、０．３１８９であり、熱膨張係数（ｃ面に平行）はそれぞれ、５．２７×１０−６Ｋ、３．１７×１０−６Ｋである。ＡｌＧａＮについてはＡｌ組成に従って、ＡｌＮとＡｌＧａＮの間の数値となるが、結局ＡｌＮの格子定数はＡｌＧａＮよりも小さく、熱膨張係数は大きくなる。これらの特性は、ＡｌＮ／ＡｌＧａＮ結晶成長時、又、成長後の冷却過程において、表面に引っ張り応力が発生する方向に働く。結局、ＡｌＮ層２４はひび割れることによって応力を緩和したものと考えられる。このＡＩＮ層２４のひび割れを防止するためには、以下の（Ｂ）のような方法が考えられる。
【００２４】
（Ｂ）  ＡＩＮ層２４のひび割れの防止方法
図５において、ＡｌＧａＮ表面上のＡｌＮ層２４のひび割れを防ぐ方法として、前記特許文献１〜３の技術を適用することも考えられる。
【００２５】
前記特許文献１は、紫外半導体レーザ素子用に好適な化合物半導体デバイスの技術である。この化合物半導体デバイスは、ＧａＮ層と、前記ＧａＮ層上に成長させたＡｌＮ中間層と、前記ＡｌＮ中間層上に成長させたＡｌx1Ｇａy1Ｎ系化合物層と、前記Ａｌx1Ｇａy1Ｎ系化合物層上に成長させ、ｘ１＞ｘ２なる関係式を満たすＡｌx2Ｇａy2Ｎ系化合物層とを備えている。つまり、ＡｌＮ中間層上に２層のＡｌx1ＧａＮ／Ａｌx2ＧａＮを形成し、ｘ１＞ｘ２とすることを特徴とし、これにより、ＡｌＧａＮ系化合物層を含む複数の半導体層を厚くさせてもクラックの発生を低減出来ると記載されている。
【００２６】
前記特許文献２は、紫外領域の発光素子に好適なＩＩＩ族窒化物半導体積層物の技術である。このＩＩＩ族窒化物半導体積層物は、基板上にＡｌＮからなる第１窒化物半導体層、この第１窒化物半導体層上のＡｌｘ１Ｇａ１−ｘ１Ｎ（０≦ｘ１≦０．１）からなる第２窒化物半導体層及びこの第２窒化物半導体層上のＡｌｘ２Ｇａ１−ｘ２Ｎ（０＜ｘ２＜１、且つｘ１＋０．０２≦ｘ２）からなる第３窒化物半導体層を有している。つまり、ＡｌＮ上に２層のＡｌｘ１ＧａＮ／Ａｌｘ２ＧａＮを形成し、ｘ１＜ｘ２とすることを特徴とし、これにより、結晶性が良好で、且つクラックのない厚膜ＡｌＧａＮを有するＩＩＩ族窒化物半導体積層物を提供出来ると記載されている。
【００２７】
又、前記特許文献３は、半導体ダイオード素子に好適な結晶成長方法の技術である。この結晶成長方法は、技術結晶成長面内方向の格子定数が異なる２つ以上の層を積層する結晶成長方法において、第１の結晶面内格子定数を持つ第１の層と、前記第１の結晶面内格子定数とは異なる第２の結晶面内格子定数を持つ第２の層との間に、第３の結晶面内格子定数を有する第３の層を設け、前記第３の層の厚さを結晶成長温度における転位発生の臨界膜厚よりも厚くすることにより、クラックの生成を抑制出来ると記載されている。
【００２８】
しかしながら、前記特許文献１〜３の製造方法は、図５のようなＧａＮ系ＨＥＭＴの製造方法とは異なることから、前記特許文献１〜３の技術をそのまま図５のようなＧａＮ系ＨＥＭＴの製造方法に適用出来ず、しかも、図５のような結晶薄膜からなるＡｌＮ膜２４は、シリコンＭＯＳゲート構造に用いられる非結晶（アモルファス）のゲート絶縁膜と異なり、ひび割れし易く、仮に、前記特許文献１〜３の技術をそのまま図５の構造に適用したとしても、ＡｌＮ膜２４のひび割れを的確に防止することが困難である。
【課題を解決するための手段】
【００２９】
本発明は、結晶薄膜をゲート絶縁膜とする絶縁ゲートＦＥＴにおいて、前記ゲート絶縁膜の下地の半導体と同じか、あるいは前記ゲート絶縁膜の下地の半導体と同様な格子定数又は熱膨張係数を有する半導体薄膜を、前記ゲート絶縁膜上に形成している。
【発明の効果】
【００３０】
本発明によれば、下地の結晶と格子定数・熱膨張係数の異なる結晶薄膜をゲート絶縁膜として用いた時に表面形状の劣化が生じる場合に、下地の半導体と同じか、あるいは同様な格子定数又は熱膨張係数を有する半導体薄膜をキャップ層としてゲート絶縁膜上に形成したので、応力がゲート絶縁膜の上下で平均化され、これによって表面形状の改善や、及びその結果得られる電気特性の改善を向上出来る。
【発明を実施するための最良の形態】
【００３１】
本発明の絶縁ゲートＦＥＴは、例えば、ゲート絶縁膜の下地の半導体であるバリア層又は電子供給層とこのバリア層又は電子供給層に隣接するチャネル層とのヘテロ構造を有し、半導体薄膜であるキャップ層が、そのゲート絶縁膜上に形成されたＧａＮ系等のＨＥＭＴである。
【実施例１】
【００３２】
（実施例１の構成）
図１は、本発明の実施例１を示す絶縁ゲート構造のＧａＮ−ＨＥＭＴの模式的な構造断面図である。
【００３３】
この絶縁ゲート構造のＧａＮ−ＨＥＭＴ３０は、ＭＯＣＶＤ法等によって、サファイア等の成長基板３１上に、アンドープ層であるｉ−ＧａＮ層３２（厚さ２μｍ程度）と、ｉ−ＡｌｘＧａ１−ｘＮ層３３（厚さ２５ｎｍ、Ａｌ組成比ｘは０．２６程度）とが形成され、更に、この上に、ＡｌＮ層３４（厚さ２ｎｍ程度）と、キャップのｉ−ＡｌｘＧａ１−ｘＮ層３５（厚さ５ｎｍ、Ａｌ組成比ｘは下地のＡｌＧａＮ層３３と同じ０．２６程度）が結晶成長されている。
【００３４】
このように、本実施例１では、ＡｌＧａＮ表面上のＡｌＮ層３４のひび割れを防ぐ方法として、格子定数はＡｌＮ層３４よりも大きく、熱膨張係数は小さいｉ−ＡｌｘＧａ１−ｘＮ膜３５を、ＡｌＮ−ＭＩＳ−ＧａＮ−ＨＥＭＴ３０のＡｌＮ層３４上に形成している。ＡｌＧａＮ／ＧａＮへテロ界面には、トランジスタ動作を担うキャリアとなる高電子移動度の２ＤＥＧ３６が発生する。
【００３５】
ｉ−ＡｌＧａＮ層３３上には、ＡｌＮ層３４及びｉ−ＡｌｘＧａ１−ｘＮ層３５の一部がホトリソグラフィ技術等により開口されて、ソース電極３７及びドレイン電極３８が形成され、更にｉ−ＡｌｘＧａ１−ｘＮ層３５上に、ゲート電極３９が形成されている。
【００３６】
（実施例１の効果）
図７は、図６と同様に、図１のＡＦＭによる領域１μｍ□のＡｌＧａＮ表面形状を示す図である。
【００３７】
図７に示すように、表面状態は大きく改善された。ひび割れがなく、成長ステップが観察出来るようになっている。自乗平均粗さ（ＲＭＳ）も０．２２４ｎｍと、キャップのｉ−ＡｌｘＧａ１−ｘＮ層３５がない図６に示す値よりも１／３程度に減少した。
【００３８】
図８（ａ）、（ｂ）は、図５と図１に示す構造において、それぞれの透過電子顕微鏡（ＴＥＭ、１５０万倍）によるＡｌＮ層２４，３４の断面を観察した図であり、同図（ａ）は、キャップのｉ−ＡｌｘＧａ１−ｘＮ層の無い、図５に示す構造と対応する図であり、同図（ｂ）は、キャップのｉ−ＡｌｘＧａ１−ｘＮ層３５が形成された図１の構造に対応する図である。ＴＥＭによって測定された各ＡｌＮ層とＡｌＧａＮ層の膜厚が同図中に記入されている。
【００３９】
図８（ａ）に示すように、ＡｌＧａＮキャップのないＡｌＮ−ＭＩＳ構造では、表面に凹凸が見られる。表面左部に大きな凹部が見られ、その深さは１０ｎｍ以上であり、ＡｌＮ層２４の厚みを超えている。これより、図６のＡＦＭ観察で見られたひび割れ形状は、ＡｌＮ層２４のみがひび割れたのではなく、下地のｉ−ＡｌｘＧａ１−ｘＮ２３までが消失したことが分かる。これに対して、図８（ｂ）に示すように、ＡｌＧａＮキャップの付いたＡｌＮ−ＭＩＳ構造では、表面に凹凸は見られない。
【００４０】
ここで、前述のように表面形状が大きく改善された理由を考察する。
図１のＡｌＮ層３４は、下地のｉ−ＡｌｘＧａ１−ｘＮ層３３とキャップのｉ−ＡｌｘＧａ１−ｘＮ３５とに挟まれた構造になっている。結晶成長後の冷却過程でｉ−ＡｌｘＧａ１−ｘＮ層３３，３５とＡｌＮ層３４の格子定数、熱膨張係数の差異によって、薄いＡｌＮ層３４（厚さ２ｎｍ程度）ではストレスが発生し変形しようとするが、上下をｉ−ＡｌｘＧａ１−ｘＮ層３３，３５に結合されているので、変形することが出来ないものと思われる。つまり、ＡｌＮ層３４内の上下でストレスが均一化し、その結果、ＡｌＮ層全体の格子定数がＡｌＧａＮの格子定数に近く大きくなる、いわば歪んだ結晶状態になっているものと思われる。
【００４１】
図８（ａ）に示すように、ＡｌＧａＮキャップのないＡｌＮ−ＭＩＳ構造では、表面左部に大きな凹部が見られ、その深さはＡｌＮ層２４の厚みを超えている。高温での結晶成長後、冷却過程において熱膨張係数の差によってＡｌＮ層２４にひび割れが発生する。ひび割れ部よりＧａ蒸発を原因として下地のｉ−ＡｌｘＧａ１−ｘＮ層２３が揮発してしまったのに対し、図８（ｂ）に示すＡｌＧａＮキャップ付のＡｌＮ−ＭＩＳ構造では、ひび割れが生じず、上部のｉ−ＡｌｘＧａ１−ｘＮ層３５、及びＡｌＮ層３４に守られて、下地のｉ−ＡｌｘＧａ１−ｘＮ層３３は揮発しなかったものと考えられる。
【００４２】
図９（ａ）、（ｂ）は、ＡｌＧａＮキャップの有り／無しのＡｌＮ−ＭＩＳゲート構造ＧａＮ−ＨＥＭＴを実際に試作し、電気特性を比較したゲート特性を示す図であり、横軸はゲート電圧Ｖｇｓ、縦軸はゲート電流Ｉｇｓである。
【００４３】
図９（ａ）、（ｂ）共にＡｌＮ絶縁ゲートを通して順方向のゲート電流Ｉｇｓが指数関数的に増大しているが、これはＡｌＮ層２４，３４が２ｎｍと極めて薄いためにＡｌＮ層２４，３４を通過するトンネル電流が流れているためである。順方向のゲート電流Ｉｇｓについて、１０−５Ａ／ｍｍでのゲート電圧Ｖｇｓをゲート電流Ｉｇｓの立ち上がり電圧Ｖｆとして定義すると、図９（ａ）のＡｌＧａＮキャップ無しではＶｆ＝１．２８Ｖ、図９（ｂ）のＡｌＧａＮキャップ有りではＶｆ＝１．５６Ｖであった。
【００４４】
ここで、ＡｌＧａＮキャップの有り無しについての立ち上がり電圧Ｖｆの差異を考察する。
【００４５】
図９（ａ）のＡｌＧａＮキャップ無しでは、表面のＡｌＮ層２４のひび割れによって、ゲート金属が直接下地のｉ−ＡｌｘＧａ１−ｘＮ層２３、及びｉ−ＧａＮ層２２に接触してしまう。この場合、ｉ−ＡｌｘＧａ１−ｘＮ層２３、及びｉ−ＧａＮ層２２はＡｌＮよりもバンドギャップが小さく、ショットキゲートの順方向電流が流れやすいという性質を持っている。つまり、ＡｌＧａＮキャップ無しではＡｌＮ層２３を流れるトンネル電流ばかりでなく、表面のＡｌＮのひび割れによって、ゲート電極が接触するｉ−ＡｌｘＧａ１−ｘＮ層２３、及びｉ−ＧａＮ層２２に電流が流れることによって全ゲート電流ＩｇＳが増加し、立ち上がり電圧Ｖｆが小さくなるものと思われる。逆に、図９（ｂ）のＡｌＧａＮキャップの存在によって、ゲートの順方向電流はＡｌＮ層３３を通過するトンネル電流のみになるために、電流が抑制される結果、立ち上がり電圧Ｖｆが増大したものと考えられる。
【００４６】
逆方向ゲート電流については、図９（ｂ）のＡｌＧａＮキャップ有りの方が電流値が大きいが、このような極めて電流が少ない領域においては、素子間、測定上のばらつきも大きく、現状では有意な差異であるとは思われない。
【００４７】
このように、本実施例１では、下地の結晶と格子定数・熱膨張係数の異なる結晶薄膜のＡｌＮ膜３４をゲート絶縁膜として用いた時に表面形状の劣化が生じる場合に、下地のｉ−ＡｌｘＧａ１−ｘＮ層３３と同じか、あるいは同様な格子定数又は熱膨張係数を有するｉ−ＡｌｘＧａ１−ｘＮ層３５をキャップ層としてゲート絶縁膜上に形成したので、応力がゲート絶縁膜の上下で平均化され、これによって表面形状の改善や、及びその結果得られる電気特性の改善を向上出来る。
【００４８】
（利用形態）
実施例１では、ＡｌＮ層３４をＨＥＭＴ素子のゲート絶縁膜として利用する場合、キャップ層としてｉ−ＡｌｘＧａ１−ｘＮ層３５を、ゲート絶縁膜であるＡｌＮ膜２４の上に設置して表面状態を改善し、その結果、ゲート特性の順方向電流が抑制出来ることを示した。ゲート絶縁膜であるＡｌＮ膜３４の厚みを２ｎｍとした試作結果について説明したが、所望するゲート特性によってこの厚みは調整される。実際の応用では、１〜２０ｎｍ程度が使用されるであろう。好ましくは１〜１０ｎｍである。厚すぎるＡｌＮ膜３４はＭＩＳ−ＨＥＭＴ構造において、ゲート電極３９とチャネル間の距離を増大させることになり、閾値電圧が深くなる、相互コンダクタンスが小さくなる等、デバイス特性を劣化させるからである。
【００４９】
実施例１では、キャップのｉ−ＡｌｘＧａ１−ｘＮ層３５については５ｎｍ、Ａｌ組成比ｘについては０．２６とした。しかし、この膜厚、Ａｌ組成比ｘについても固定のものではない。所望するゲート特性によってゲート絶縁膜であるＡｌＮ膜３４の厚みは調整される。又、ゲート絶縁膜であるＡｌＮ膜３４の厚みによってその上のキャップのｉ−ＡｌｘＧａ１−ｘＮ層３５の厚みは調整される。要は、ＡｌＮ層３４上にｉ−ＡｌｘＧａ１−ｘＮ層３５を形成することによって表面形状の劣化を防ぐことが本発明の趣旨である。実際の応用では、キャップのｉ−ＡｌｘＧａ１−ｘＮ層３５については、膜厚として１〜２０ｎｍ程度が使用されるであろう。好ましくは１〜１０ｎｍである。絶縁膜であるＡｌＮ層３４の厚さと同様に、閾値電圧が深くなる、相互コンダクタンスが小さくなる等、デバイス特性を劣化させるからである。
【００５０】
Ａｌ組成比ｘについては、０〜０．７程度が使用されるであろう。Ａｌ組成比ｘが０というのは、ＧａＮを示している。表面よりＧａＮキャップ／ＡｌＮ／ＡｌＧａＮという構造であっても、最も格子定数が小さく、熱膨張係数が大きいＡｌＮ層３４が、より格子定数が大きく、より熱膨張係数が小さいＧａＮ層、ＡｌＧａＮ層等によって挟まれる構造によって、表面形状の劣化を防ぎ、ゲート特性の順方向電流を抑制することが本発明の趣旨であるからである。
【００５１】
実施例１では、ＡｌＧａＮ／ＧａＮへテロ構造を有するＭＩＳ−ＧａＮ−ＨＥＭＴについて、ＡｌＧａＮキャップ構造の効果を説明したが、これに限られるものではない。一般論として、本発明の趣旨は、下地の結晶と格子定数・熱膨張係数の異なる結晶薄膜をゲート絶縁膜として用いた時に表面形状の劣化が生じる場合に、下地の結晶と同様な格子定数・熱膨張係数を有する薄膜をキャップ層としてゲート絶縁膜上に形成し、応力がゲート絶縁膜の上下で平均化されることにより表面形状の改善や、及びその結果得られる電気特性の改善を意図するものである。
【００５２】
つまり、バリア層又は電子供給層として、ＡｌＧａＮ以外にもＩｎＡｌＮ、ＩｎＧａＡｌＮ、ＡｌＮ等の仕様が可能である。チャネル層としては、ＧａＮ以外にもＩｎＧａＮ、ＩｎＮ等の使用が可能である。要は、ＨＥＭＴ構造においては、バンドギャップの大きい材料は電子供給層又はバリア層として用いられ、バンドギャップがより小さい材料はチャネル層として用いられる。これらを組み合わせたヘテロ構造に対して結晶薄膜をゲート絶縁膜として用いた時にも、同様に本発明は有効であることは勿論のことである。ＡｌＮをバリア層として用いる場合には、同時に絶縁ゲート膜としての働きを有する。この場合にも、ＡｌＮバリア層の下のチャネル層と同様な材料をＡｌＮバリア層の上にキャップ層として用いることによって、ひび割れのないＡｌＮバリア層（ゲート絶縁膜）を得ることが出来る。更に、結晶薄膜をゲート絶縁膜に、下地にヘテロ構造が無い場合においても、同様である。これは、ゲート絶縁膜に下地がチャネル層として導電型の半導体層が存在する場合である。下地結晶と同様な格子定数・熱膨張係数を有するＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ、ＧａＮ層等をキャップ層として用いることで、良好な結晶薄膜をゲート絶縁膜を形成できることが本発明の特徴だからである。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施例１を示す絶縁ゲート構造のＧａＮ−ＨＥＭＴの模式的な構造断面図である。
【図２】従来のショットキゲート構造を有するＧａＮ−ＨＥＭＴの模式的な構造断面図である。
【図３】図２のＧａＮ−ＨＥＭＴにおける電圧・電流特性図である。
【図４】図２のＧａＮ−ＨＥＭＴにおけるショットキ特性図である。
【図５】従来のＡｌＮ絶縁層付のＧａＮ−ＨＥＭＴ結晶を示す模式的な構造断面図である。
【図６】図５のＡｌＮ層の厚みを２ｎｍとしたときのＡＦＭによる領域１μｍ□の表面形状を示す図である。
【図７】図１のＡＦＭによる領域１μｍ□のＡｌＧａＮ表面形状を示す図である。
【図８】図５と図１に示す構造においてそれぞれの透過電子顕微鏡（ＴＥＭ、１５０万倍）によるＡｌＮ層の断面を観察した図である。
【図９】ＡｌＧａＮキャップの有り／無しのＡｌＮ−ＭＩＳゲート構造ＧａＮ−ＨＥＭＴにおける電気特性を比較したゲート特性を示す図である。
【符号の説明】
【００５４】
３１      成長基板
３２      ｉ−ＧａＮ層
３３，３５      ｉ−ＡｌｘＧａ１−ｘＮ層
３４      ＡｌＮ層
３７      ソース電極
３８      ドレイン電極
３９      ゲート電極
【図１】
2008140813.tif 000003
【図２】
2008140813.tif 000004
【図３】
2008140813.tif 000005
【図４】
2008140813.tif 000006
【図５】
2008140813.tif 000007
【図６】
2008140813.tif 000008
【図７】
2008140813.tif 000009
【図８】
2008140813.tif 000010
【図９】
2008140813.tif 000011