(57)【要約】【課題】半導体リソグラフィ工程における２回現像プロセスにおいて、複雑なプロセスの追加を必要とせずに所望の特性が得られる半導体装置の製造方法を提供すること。【解決手段】半導体装置の製造方法は、半導体基板上に被加工膜を形成する工程と、前記被加工膜の上にレジスト膜を形成する工程と、前記レジスト膜に露光ビームを照射して第１のパターンを露光する第１の露光工程と、前記第１の露光工程の後に前記レジスト膜にネガ型あるいはポジ型のいずれかの現像を行う第１の現像工程と、前記第１の現像工程の後に前記レジスト膜に露光ビームをさらに照射して第２のパターンを露光する第２の露光工程と、前記第２の露光工程の後に前記レジスト膜にネガ型あるいはポジ型のいずれかの前記第１の現像工程とは異なる現像を行う第２の現像工程とを含む。【選択図】      図４
2008153373.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に被加工膜を形成する工程と、
前記被加工膜の上にレジスト膜を形成する工程と、
前記レジスト膜に露光ビームを照射して第１のパターンを露光する第１の露光工程と、
前記第１の露光工程の後に前記レジスト膜にネガ型あるいはポジ型のいずれかの現像を行う第１の現像工程と、
前記第１の現像工程の後に前記レジスト膜に露光ビームをさらに照射して第２のパターンを露光する第２の露光工程と、
前記第２の露光工程の後に前記レジスト膜にネガ型あるいはポジ型のいずれかの前記第１の現像工程とは異なる現像を行う第２の現像工程とを含む
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記第２の現像工程の後に前記レジスト膜の硬化処理を行う工程と、
前記硬化処理を行う工程の後に前記レジスト膜の上に別のレジスト膜を形成する工程と、
前記別のレジスト膜に露光ビームを照射して第３のパターンを露光する第３の露光工程と、
前記第３の露光工程の後に前記別のレジスト膜に現像を行う第３の現像工程とを含む
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
半導体基板上に被加工膜を形成する工程と、
前記被加工膜の上にレジスト膜を形成する工程と、
前記レジスト膜に露光ビームを照射してパターンを露光する露光工程と、
前記露光工程の後に前記レジスト膜にネガ型あるいはポジ型のいずれかの現像を行う第１の現像工程と、
前記第１の現像工程の後に前記レジスト膜にネガ型あるいはポジ型のいずれかの前記第１の現像工程とは異なる現像を行う第２の現像工程と、
前記第２の現像工程の後に前記レジスト膜が存在しない前記被加工膜の上にエッチングマスク材を形成する工程と、
前記エッチングマスク材をマスクに用いて前記被加工膜をエッチングする工程とを含む
ことを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板上に被加工膜を形成する工程と、
前記被加工膜の上に第１のレジスト膜を形成する工程と、
前記第１のレジスト膜に露光ビームを照射して第１のパターンを露光する第１の露光工程と、
前記第１の露光工程の後に前記レジスト膜にネガ型あるいはポジ型のいずれかの現像を行う第１の現像工程と、
前記第１の現像工程の後に前記レジスト膜にネガ型あるいはポジ型のいずれかの前記第１の現像工程とは異なる現像を行う第２の現像工程と、
前記第２の現像工程の後に前記第１のレジスト膜の硬化処理を行う工程と、
前記硬化処理を行う工程の後に前記第１のレジスト膜の上に第２のレジスト膜を形成する工程と、
前記第２のレジスト膜に露光ビームを照射して第２のパターンを露光する第２の露光工程と、
前記第２の露光工程の後に前記第２のレジスト膜に現像を行う第３の現像工程と、
前記第３の現像工程の後に前記第１及び第２のレジスト膜が存在しない前記被加工膜の上にエッチングマスク材を形成する工程と、
前記エッチングマスク材をマスクに用いて前記被加工膜をエッチングする工程とを含む
ことを特徴とする半導体装置の製造方法。
【請求項５】
前記ネガ型の現像においては有機現像液を現像液として用い、前記ポジ型の現像においてはアルカリ現像液を現像液として用いる
ことを特徴とする請求項１、３又は４のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術の一つであるリソグラフィ技術に関し、特に半導体装置のパターン形成方法に係る半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路開発におけるパターン寸法は微細化の一途をたどっている。今まで微細化の推進を担ってきたのは光リソグラフィ技術であり、今後も微細化の加速が暫く続くものと考えられる。
【０００３】
半導体素子の微細化に伴って、リソグラフィ工程では高い解像性が求められており、使用する露光光の短波長化、投影レンズの大ＮＡ化が進められている。光リソグラフィでは、ＡｒＦエキシマレーザー（波長：１９３nm）が露光光源として広く使われるようになっていたが、次世代の露光光源としてはＦ２レーザー（波長：１５７nm）が期待されていた。
【０００４】
しかしながら、Ｆ２レーザーを用いたリソグラフィでは、露光装置、レジスト材料共に開発課題が多く、最近ではこれに代わって、液浸露光技術が次第に注目を集めるようになっている。これは、投影レンズとレジスト膜との間を従来の空気でなく、液体（主に水）で満たすことで、実効的なＮＡを大きくさせて、限界解像度をひき上げる技術である。
【０００５】
微細レジストパターンの形成に液浸露光技術を用いることは、成功例も数多く報告され、有用性は示されている。しかし、技術的な課題も多く、露光装置やレジストプロセスのトータルコストは従来プロセスよりも大幅に増大するという問題点がある。
【０００６】
これに対し、露光装置の性能だけに依存するのではなく、レジストプロセスを工夫して、反転パターンを利用して高い寸法精度を得る方法（例えば、特許文献１及び特許文献２参照。）や、レジストの特性や現像プロセスの工夫によって限界解像度を引き上げる方法が提案されている。
【０００７】
レジスト特性や現像プロセスの工夫によって、通常のリソグラフィで形成可能なパターンピッチよりも微細なパターンピッチを形成する方法としては、例えば、ポジ型とネガ型の溶解特性を併せ持つレジストを用いることで、解像度を２倍に向上させる方法が提案されている（例えば、特許文献３参照。）。また、露光後にポジ型の現像特性を示す現像液での現像工程とネガ型の現像特性を示す現像液での現像工程からなる２回現像プロセスを行うことで、前の例と同様に、解像度を２倍に向上させる方法が開示されている（例えば、特許文献４及び非特許文献１参照。）。
【０００８】
これら２回現像（倍周期）プロセスは、露光装置の限界解像度以下の同じサイズのパターンを繰り返し形成することができるため、低コスト化を実現することができる。しかし、原理上、閉ループ状のレジストパターンが形成されてしまい、この閉ループパターンは不要となる場合が多い。従って、この閉ループパターンを切断するプロセスがさらに必要となり、プロセスコストが増大するという問題点があった。
【０００９】
また、一般に集積回路パターンは最小線幅のみならず、様々な線幅のパターンから形成される。即ち、２回現像プロセスの同一サイズパターンを繰り返し形成する特性は、複雑な集積回路パターンを形成する上ではデメリットとなる。従って、２回現像プロセスで最小線幅からなるパターンサイズを形成し、さらに最小線幅以外のパターンを形成するプロセスの構築が必要であった。
【特許文献１】特開２００１−３４３７５７号公報
【特許文献２】特開２００２−１１０５１０号公報
【特許文献３】特開平８−２５０３９５号公報
【特許文献４】特開２０００−１９９９５３号公報
【非特許文献１】Japanese Journal of Applied Physics Vol.38(1999) pp.6999-7003
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、半導体リソグラフィ工程における２回現像プロセスにおいて、複雑なプロセスの追加を必要とせずに所望の特性が得られる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【００１１】
この発明の第１の態様に係る半導体装置の製造方法は、半導体基板上に被加工膜を形成する工程と、前記被加工膜の上にレジスト膜を形成する工程と、前記レジスト膜に露光ビームを照射して第１のパターンを露光する第１の露光工程と、前記第１の露光工程の後に前記レジスト膜にネガ型あるいはポジ型のいずれかの現像を行う第１の現像工程と、前記第１の現像工程の後に前記レジスト膜に露光ビームをさらに照射して第２のパターンを露光する第２の露光工程と、前記第２の露光工程の後に前記レジスト膜にネガ型あるいはポジ型のいずれかの前記第１の現像工程とは異なる現像を行う第２の現像工程とを含む。
【００１２】
この発明の第２の態様に係る半導体装置の製造方法は、半導体基板上に被加工膜を形成する工程と、前記被加工膜の上にレジスト膜を形成する工程と、前記レジスト膜に露光ビームを照射してパターンを露光する露光工程と、前記露光工程の後に前記レジスト膜にネガ型あるいはポジ型のいずれかの現像を行う第１の現像工程と、前記第１の現像工程の後に前記レジスト膜にネガ型あるいはポジ型のいずれかの前記第１の現像工程とは異なる現像を行う第２の現像工程と、前記第２の現像工程の後に前記レジスト膜が存在しない前記被加工膜の上にエッチングマスク材を形成する工程と、前記エッチングマスク材をマスクに用いて前記被加工膜をエッチングする工程とを含む。
【００１３】
この発明の第３の態様に係る半導体装置の製造方法は、半導体基板上に被加工膜を形成する工程と、前記被加工膜の上に第１のレジスト膜を形成する工程と、前記第１のレジスト膜に露光ビームを照射して第１のパターンを露光する第１の露光工程と、前記第１の露光工程の後に前記レジスト膜にネガ型あるいはポジ型のいずれかの現像を行う第１の現像工程と、前記第１の現像工程の後に前記レジスト膜にネガ型あるいはポジ型のいずれかの前記第１の現像工程とは異なる現像を行う第２の現像工程と、前記第２の現像工程の後に前記第１のレジスト膜の硬化処理を行う工程と、前記硬化処理を行う工程の後に前記第１のレジスト膜の上に第２のレジスト膜を形成する工程と、前記第２のレジスト膜に露光ビームを照射して第２のパターンを露光する第２の露光工程と、前記第２の露光工程の後に前記第２のレジスト膜に現像を行う第３の現像工程と、前記第３の現像工程の後に前記第１及び第２のレジスト膜が存在しない前記被加工膜の上にエッチングマスク材を形成する工程と、前記エッチングマスク材をマスクに用いて前記被加工膜をエッチングする工程とを含む。
【発明の効果】
【００１４】
本発明によれば、半導体リソグラフィ工程における２回現像プロセスにおいて、複雑なプロセスの追加を必要とせずに所望の特性が得られる半導体装置の製造方法を提供することが可能である。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００１６】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置の製造方法のプロセスフローを以下に示す。
【００１７】
本実施形態においては、ＮＡＮＤフラッシュメモリの素子分離パターン形成のためのリソグラフィプロセスを例にとって説明する。図１は、本実施形態に係る半導体装置の製造方法によって作成するＮＡＮＤフラッシュメモリの素子分離パターンレイアウトを示す。図２、図４、及び図６は、本実施形態で用いる露光マスクを示す。図３、図５、及び図７は、それぞれ、図２、図４、図６を露光マスクとした露光の後の現像後のレジスト転写パターンを示す。図８及び図９は、本実施形態に係る半導体装置の製造方法を示す断面図である。
【００１８】
本実施形態では、２回のレジスト塗布工程、３回の露光工程、３回の現像工程、及び１回のエッチング工程により、図１に示した素子分離パターンを形成する。
【００１９】
図１に示されるように、ＮＡＮＤフラッシュメモリの素子分離パターンは、メモリセル部１０と呼ばれる最も微細な線幅が要求されるパターンと、周辺回路部１２と呼ばれるメモリセル部１０よりも線幅が大きいパターンとに大別される。一般に、メモリセル部１０のパターンはラインアンドスペースなど単純な繰り返しパターンとなる場合が多く、周辺回路部１２はデバイス設計者が設計した不規則なデバイス回路パターンとなる。
【００２０】
最初に、被加工膜が形成された半導体処理基板上にメモリセル部１０のレジストパターンを形成するために１回目のレジスト塗布工程と１回目の露光工程を行う。
【００２１】
まず、図８の断面図に示すように半導体処理基板１上に素子分離パターンの被加工膜８０を成膜する。素子分離パターンの被加工膜８０としては、例えば厚さ１００nm程度のシリコン酸化膜やシリコン窒化膜が考えられる。
【００２２】
次に、被加工膜が形成された半導体処理基板上を洗浄し、必要ならばレジストの基板への密着性を高めるためのレジスト塗布前ベークを行う。その後、図８に示すように、被加工膜８０の上にレジスト材料を塗布して第１のレジスト膜３０を形成する（１回目のレジスト塗布工程）。レジスト材料としてここでは酸発生剤がパターン形成に寄与する化学増幅型レジスト（ポジ型）を使用する。
【００２３】
またレジストは均一に塗布することが重要である。そのため、スピンコータと呼ばれる塗布装置を用い、処理基板を回転台に乗せ高速回転させながら溶媒に溶かしたレジストを滴下して、遠心力で広げて均一な厚さにする。この時のレジストの膜厚は被加工膜の耐エッチング性能や必要なリソグラフィの性能（解像性）などから決定される。従って、そのレジスト膜厚になるようにレジストの粘度及びスピンコータの回転数を調整する。
【００２４】
例えば１００nm以下のパターン線幅を形成する場合、レジスト膜厚は３００nm以下とすることが望まれ、スピンコータの回転数は１０００〜４０００rpm程度に設定される。レジスト塗布の後、レジスト膜中に残っている溶媒を揮発させ、同時に膜を緻密にするため、１００℃前後で露光前ベーク（プリベーク）を行う。
【００２５】
その後、メモリセル部のラインアンドスペースパターンをレジストで形成するために、ラインアンドスペースパターンが形成された図２に示す露光マスク(第１のパターン）を通してレーザービーム（露光ビーム）をレジストに照射する（第１の露光工程）。１００nm以下のレジストパターンを形成する場合のレーザービームはＡｒＦレーザー（波長１９３nm）を選択することが多い。露光ビームとしては、紫外線、遠紫外線等の他の光源、或いは電子線でもかまわない。
【００２６】
また、本実施形態では露光マスクとしてブライトフィールド（ＢＦ）のハーフトーン型位相シフトマスク（ＨＴマスク）を使用する。ブライトフィールドのマスクとは、クォーツ（Ｑｚ）基板２０上に半透明膜又は遮光膜からなる設計パターンが形成された構成のマスクである。ここでは露光マスクとしてブライトフィールド（ＢＦ）のハーフトーン型位相シフトマスク（ＨＴマスク）を使用するが、必要な解像性能に応じてＣＯＧ（Chromium on Glass）マスクやLevenson型位相シフトマスクを使用しても良い。
【００２７】
また図２の露光マスクのラインアンドスペースパターン２２のピッチは、集積回路で必要とされるラインアンドスペースパターンのピッチの倍のピッチで形成する。またこの露光工程に用いる露光マスクは、光学的近接効果（ＯＰＥ: Optical Proximity Effect）やプロセス的近接効果（ＰＰＥ: Process Proximity Effect）をマスクパターンで補正したマスクにすることが望ましい。露光後、処理基板は１００℃前後で露光後ベーク（ポストエクスポージャーベーク：ＰＥＢ）を施し、レジスト中に発生した酸を拡散させる。
【００２８】
第１の露光工程の後、第１の現像工程を施す。この現像工程は、ネガ型のパターン形成行うための現像工程であり、レジスト中に光が透過しない暗部を溶解させるものである。即ち、位置ｘにおける露光量をＥ(ｘ)とすると、Ｅ(ｘ)が一定の露光閾値Ｅ２よりも小さい（Ｅ(ｘ)＜Ｅ２）領域のレジストを溶解する。
【００２９】
この時の現像液には例えば有機現像液を用いる。有機現像液としては、例えば、アニソール（anisole）とメチルイソブチルケトン（methyl isobutyl ketone (ＭＩＢＫ)）の混合溶剤などがある。現像後のリンス液としては、例えば、アニソールなどが考えられる。
【００３０】
この有機現像液による現像後のパターンを図３に示す。図２で示した露光マスクのパターン面によって光が当たらない領域の中のさらに暗い領域（Ｅ(ｘ)＜Ｅ２）が溶解されるので、パターン面よりさらに細い領域が溶解し、溶解した領域３０１を取り囲んでレジストパターン３０の閉ループが形成されている。
【００３１】
第１の現像工程の後に、不要なパターンであるこの閉ループを切断するための露光を行う（第２の露光工程）。閉ループを切断するために用いるマスクパターン４２（第２のパターン）は、図４に示すように第１の露光工程で形成したラインアンドスペース部のライン端部に光が照射されるように半透明膜に窓を開けた開口パターン４２となっている。
【００３２】
また、本実施形態においては露光マスクとしてダークフィールド（ＤＦ）のハーフトーン型位相シフトマスク（ＨＴマスク）を使用する。ダークフィールドのマスクとは、クォーツ（Ｑｚ）基板全体が遮光膜又は半透明膜４０に覆われており、設計パターンが光を透過する開口部からなる構成のマスクである。ここでは露光マスクとしてダークフィールド（ＤＦ）のハーフトーン型位相シフトマスク（ＨＴマスク）を使用するが、必要な解像性能に応じてその他のマスクを使用しても良い。
【００３３】
この露光工程に用いる露光マスクも、光学的近接効果（ＯＰＥ）やプロセス的近接効果（ＰＰＥ）をマスクパターンで補正したマスクにすることが望ましい。露光光としては第１の露光工程で使用したレーザービームと同じものを用いても良い。しかし、第２の露光工程のパターンサイズが第１の露光工程のそれよりも大きいので、第１の露光工程よりも長波長の露光光を用いてもかまわない。
【００３４】
第２の露光工程の後、第２の現像工程を施す。この現像工程はポジ型のパターン形成行うための現像工程であり、レジスト中に光が透過した明部を溶解させるものである。即ち、露光量Ｅ(ｘ)が一定の露光閾値Ｅ１（Ｅ１＞Ｅ２）よりも大きい（Ｅ(ｘ)＞Ｅ１）領域のレジストを溶解する。
【００３５】
この時の現像液としては、例えばアルカリ現像液を用いる。アルカリ現像液としては、例えば、テトラメチルアンモニウムハイドロオキサイド（tetramethylammonium hydroxide (ＴＭＡＨ)）などを用い、現像後のリンス液としては、例えば脱イオン水などを用いる。
【００３６】
第２の現像工程を施した後、メモリセル部において、図５に示すように、マスクパターンのエッジ部に相当する明部と暗部の中間の透過光領域（Ｅ２＜Ｅ（ｘ）＜Ｅ１）のみにレジストパターン３０が形成されるようになる。この時のメモリセル部のラインアンドスペースパターンはリソグラフィの解像限界以下であるマスクパターンの半分のピッチになっており、さらに閉ループパターンではなく１本1本が分離された形で形成される。
【００３７】
一般的に第２の現像工程を経て形成されるレジストパターンは、ライン寸法＜スペース寸法となる場合が多い。それは第１および第２の現像工程で、設計寸法が要求するスペース幅を形成することが困難なためである。そこでライン寸法とスペース寸法が等しくなるようにレジストパターンとして求められる場合、第２の現像工程の後、レジストパターン３０を太らせる工程を施す。この工程として本実施形態では、例えばリラックス（Relacs）工程を行うが、その他サーマルフロー工程、サファイア工程、さらにはベーク処理や薬液追加等によってもよい。ここまでの工程で、メモリセル部１０のためのレジストパターン３０が形成される。
【００３８】
その後、周辺回路パターン形成のためにさらにレジスト塗布工程（２回目のレジスト塗布工程）を施すことになる。しかし、メモリセル部１０のためのレジストパターン３０の形成直後に別のレジストを塗布してしまうと、ラインアンドスペースのレジストパターン３０と塗布するレジスト材料が混ざり合うミキシングという現象が生ずる。そして、既に形成されたレジストパターン３０が消失してしまう。
【００３９】
このようなミキシング現象を防止するために、２回目のレジスト塗布工程の前に既に形成されたラインアンドスペースのレジストパターン３０を硬化する処理を施す場合がある。レジスト膜３０の硬化処理としては、ベーク処理、イオン注入処理、軽い灰化（アッシング）処理、ＵＶ（紫外線）照射処理などのレジスト改質処理を行う。レジスト寸法の制御性を重視した場合は、イオン注入処理が好ましい。
【００４０】
第１のレジスト膜３０の硬化処理の後、図９に示すように、その上に２回目のレジスト塗布工程を施して第２のレジスト膜（別のレジスト膜）９０を形成する。ここで塗布するレジスト材料としては酸発生剤がパターン形成に寄与する化学増幅型レジスト（ポジ型）を使用する。
【００４１】
またレジストは均一に塗布することが重要であるため、１回目のレジスト塗布工程と同様にスピンコータと呼ばれる塗布装置を用いる。この時のレジストの膜厚も被加工膜の耐エッチング性能や必要リソグラフィ性能（解像性）などから決定され、そのレジスト膜厚になるようにレジストの粘度及びスピンコータの回転数を調整する。
【００４２】
例えば１００nm以下のパターン線幅を形成する場合、レジスト膜厚は３００nm以下とすることが望まれ、スピンコータの回転数は１０００〜４０００rpm程度に設定される。レジスト塗布の後、レジスト膜中に残っている溶媒を揮発させ、同時に膜を緻密にするため、１００℃前後で露光前ベーク（プリベーク）を行う。
【００４３】
その後、周辺回路パターン形成のための第３の露光工程を施す。周辺回路パターンが形成された図６に示す露光マスク(第３のパターン）を通してレーザービーム（露光ビーム）をレジストに照射する。またここでは露光マスクとしてブライトフィールド（ＢＦ）のハーフトーン型位相シフトマスク（ＨＴマスク）を使用したが、必要な解像性能に応じてその他のマスクを使用しても良い。
【００４４】
このとき、メモリセル部の領域全面に露光光が透過するよう透明基板上のメモリセル部に対応する領域はパターンが形成されていない。またこの露光工程に用いる露光マスクも、光学的近接効果（ＯＰＥ）やプロセス的近接効果（ＰＰＥ）をマスクパターンで補正したマスクにすることが望ましい。露光光としては第１の露光工程で使用したレーザービームと同じものを用いても良い。或いは、第３の露光工程のパターンサイズが第１の露光工程のそれよりも大きいので、第１の露光工程よりも長波長の露光光を用いてもかまわない。第３の露光工程の後、処理基板は１００℃前後で露光後ベーク（ＰＥＢ）を施し、レジスト中に発生した酸を拡散させる。
【００４５】
第３の露光工程の後、ポジ型のパターン形成行うための第３の現像工程を施す。この現像工程はレジスト中に光が透過した明部を溶解させるものである。この現像液としては、例えばアルカリ現像液を用いる。アルカリ現像液としては、例えば、テトラメチルアンモニウムハイドロオキサイド(ＴＭＡＨ)などを用い、現像後のリンス液としては、例えば、脱イオン水などを用いる。
【００４６】
この第３の現像工程を経ることで、図９でレジストパターン３０の上に堆積している第２のレジスト膜９０は溶解してなくなる。そして図７に示すように、メモリセル部に対応するレジストパターン３０には１本１本が分離したリソグラフィの解像限界以下のラインアンドスペースパターンが、また周辺回路部７２には周辺回路パターンが、レジストパターンとして形成される。この後、被加工膜をエッチングで選択的に除去し、レジストを剥離して、図１に示した素子分離の加工後パターンが完成する。
【００４７】
従来の２回現像プロセスは、図１０に示すように、１回の露光工程とそれに引き続く２回の現像工程からなる。第１の現像工程において、例えば、ポジ型の現像が行われると、露光量と現像後の膜厚の関係は図１１に示すように、露光閾値Ｅ１以下ではレジスト膜は残存し、露光閾値Ｅ１以上ではレジスト膜が消失する。第２の現像工程において、例えば、ネガ型の現像が行われると、露光量と現像後の膜厚の関係は図１２に示すように、露光閾値Ｅ２以下ではレジスト膜は消失し、露光閾値Ｅ２以上ではレジスト膜が残存するようになる。従って、２回の現像工程を経た後の露光量と現像後の膜厚の関係は、図１３に示すように露光閾値Ｅ２とＥ１の間の露光量となっている領域にレジスト膜が残存するような関係となっている。即ち、フォトマスクのエッジ部に対応するレジストが残存することになる。
【００４８】
従って、図１４のようなレイアウトパターンを得ようとして、図１５のようなフォトマスクを用いて露光した場合に、従来の２回現像プロセスによると図１６のような閉ループを有するレジストパターンが形成されてしまう。この場合、この閉ループパターンを切断するためのプロセスがさらに必要となり、プロセスコストが増大するという問題点があった。
【００４９】
しかしながら、本実施形態によると、２回の現像工程の間にさらに露光工程（第２の露光工程）を挿入することによって、２回目の現像工程で１回目の現像工程より微細なパターンピッチが形成されるのと同時に閉ループの切断がなされる。従って、閉ループパターンを切断するための新たなプロセスが不要となりプロセスコストの増大を防ぐことが可能となる。
【００５０】
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置の製造方法のプロセスフローを以下に示す。
【００５１】
本実施形態においても、第１の実施形態と同様、ＮＡＮＤフラッシュメモリの素子分離パターン形成のためのリソグラフィプロセスを例にとって説明する。図１７は本実施形態で用いる露光マスクを示し、図１８はそれを用いた露光の後の現像後のレジスト転写パターンを示す。
【００５２】
本実施形態においても、２回のレジスト塗布工程、３回の露光工程、３回の現像工程、１回のエッチング工程により、図１に示した素子分離パターンを形成する。
【００５３】
本実施形態においては、第１の露光工程で用いるラインアンドスペースパターンが形成された露光マスク(第１のパターン）として、ブライトフィールドではなく、図１７に示すようなダークフィールド（ＤＦ）のハーフトーン型位相シフトマスク（ＨＴマスク）を使用するところが第１の実施形態と異なっている。図１７のダークフィールドのマスクは、基板全体が遮光膜又は半透明膜で覆われており、パターンが光を透過する開口部からなる構成のマスクである。しかし、必要な解像性能に応じてＣＯＧ（Chromium on Glass）マスクやLevenson型位相シフトマスクを使用しても良い。
【００５４】
またこのときの露光マスクのラインアンドスペースパターンのピッチも、集積回路で必要とされるラインアンドスペースパターンのピッチの倍のピッチで形成する。またこの露光工程に用いる露光マスクは、光学的近接効果（ＯＰＥ）やプロセス的近接効果（ＰＰＥ）をマスクパターンで補正したマスクにすることが望ましい。露光後、処理基板は１００℃前後で露光後ベーク（ＰＥＢ）を施し、レジスト中に発生した酸を拡散させる。
【００５５】
第１の露光工程の後、第１の実施形態と同様にネガ型のパターン形成を行う第１の現像工程を施す。有機現像液による現像後のレジストパターンは図１８に示したものとなる。図１８のレジストパターン１８０は、各ラインパターンの中心部が強く露光されている。従って、この後、従来の２回現像プロセスように２回目の現像工程としてアルカリ現像液を用いてポジ型の現像を行うと各ラインパターンの中心が溶解して閉ループが形成されてしまう。従って、本実施形態においても第１の実施形態と同様に、第１の現像工程の後に、図４で示したマスクパターン（第２のパターン）を用いてこの閉ループを切断するための露光を行う（第２の露光工程）。以後の工程は第１の実施形態と同様である。
【００５６】
本実施形態によっても、２回の現像工程の間にさらに露光工程を挿入することによって、２回目の現像工程で１回目の現像工程より微細なパターンピッチが形成されるのと同時に閉ループの切断がなされるので、閉ループパターンを切断するための新たなプロセスが不要となりプロセスコストの増大を防ぐことが可能となる。
【００５７】
（第３の実施形態）
本発明の第３の実施形態である半導体装置の製造方法のプロセスフローを以下に示す。
【００５８】
本実施形態は、第２の実施形態（第１の露光工程にダークフィールドマスクを用いる方式）の発展型であり、第１及び第２の実施形態よりも更に低コスト化を図ったものである。
【００５９】
本実施形態においても、第１及び第２の実施形態と同様、ＮＡＮＤフラッシュメモリの素子分離パターン形成のためのリソグラフィプロセスを例にとって説明する。図１９及び図２１は、本実施形態で用いる露光マスクを模式的に示す。図２０は、図１９で示した露光マスクの断面、その露光マスクに対する露光ビームの透過光強度(即ちレジストの露光量）、そして露光後の現像によって残存したレジストの断面を並べて示した図である。図２２は、図２１で示した露光マスクの断面、及び露光後の現像によって残存したレジストの断面を並べて示した図である。
【００６０】
本実施形態では、１回のレジスト塗布工程、２回の露光工程、２回の現像工程、及び１回のエッチング工程により、図１に示したような素子分離パターンを形成する。
【００６１】
最初に、被加工膜が形成された半導体処理基板上に、メモリセル部１０の倍ピッチのラインアンドスペースを有するレジストパターン及び、周辺回路部１２を覆うレジストパターンを形成するための１回目のレジスト塗布工程と１回目の露光工程を行う。
【００６２】
半導体処理基板上に素子分離パターンの被加工膜を成膜し、レジストを塗布し（第１のレジスト塗布工程）、露光前ベーク（プリベーク）を行うまでは、第１及び第２の実施形態と同様である。
【００６３】
その後、メモリセル部１０のラインアンドスペースパターンをレジストで形成するために、ラインアンドスペースパターンが形成された図１９に示す露光マスク（第１のパターン）を通してレーザービーム（露光ビーム）をレジストに照射する（第１の露光工程）。１００nm以下のレジストパターンを形成する場合のレーザービームはＡｒＦレーザー（波長１９３nm）を選択することが多い。露光ビームとしては、紫外線、遠紫外線等の他の光源、或いは電子線でもかまわない。
【００６４】
本実施形態では露光マスクとしてダークフィールド（ＤＦ）のハーフトーン型位相シフトマスク（ＨＴマスク）を使用する。しかし、必要な解像性能に応じてＣＯＧマスクやLevenson型位相シフトマスクを使用しても良い。
【００６５】
また、図１９の露光マスクのメモリセル部に対応するラインアンドスペースパターン１９０のピッチは、集積回路で必要とされるラインアンドスペースパターンのピッチの倍のピッチで形成する。
【００６６】
更に、図１９の露光マスクの周辺回路が形成される領域上のマスクパターン１９２は解像限界以下のパターン、即ち、等間隔のラインアンドスペースパターンで形成する場合には、ハーフピッチ（ＨＰ）＜（０.２５×λ／ＮＡ）を満たすように形成する。ここで、λは露光波長、ＮＡはレンズ開口数である。係数０.２５は、リソグラフィによるパターン形成寸法の物理的解像限界を示す係数であり、これより小さいとリソグラフィによるパターン形成は困難となる。そして、この周辺回路領域のマスクパターン１９２の寸法は、その透過光強度、即ち露光量Ｅ（ｘ）がＥ２＜Ｅ（ｘ）＜Ｅ１となるように調整される。
【００６７】
また、図１９の露光マスクは、光学的近接効果（ＯＰＥ）やプロセス的近接効果（ＰＰＥ）をマスクパターンで補正したマスクにすることが望ましい。露光後、処理基板は１００℃前後で露光後ベーク（ＰＥＢ）を施し、レジスト中に発生した酸を拡散させる。
【００６８】
第１の露光工程の後、第１及び第２の実施形態と同様にネガ型のパターン形成を行う第１の現像工程を施す。有機現像液による現像後のレジストパターンの断面は図２０に示したものとなる。
【００６９】
ラインアンドスペースパターンのマスクで形成されたメモリセル部のレジストパターン２００は遮光された暗部が溶解している。更に、光透過部となっているメモリセルと周辺回路の境界部のレジストパターン２０２、及び解像限界以下のパターンで形成された周辺回路部のレジストパターン２０４は、透過光強度、即ち露光量Ｅ（ｘ）がＥ２よりも大きいため、第１の現像工程の後にレジストが残るようになる。
【００７０】
第１の現像工程の後、図２１に示す露光マスク（第２のパターン）を用いて、閉ループを切断するための露光と周辺回路パターンの形成を１度の露光で行う（第２の露光工程）。この閉ループの切断に用いるメモリセル部に対応するマスクパターン２１０は、第１の露光工程で形成したラインアンドスペースからなるメモリセル部２００のライン端部に光が照射するよう窓を開けたパターンとなっている。また周辺回路パターン２１２は素子分離パターンの周辺回路パターンとなっている。
【００７１】
またこの露光工程に用いる露光マスクは、光学的近接効果（ＯＰＥ）やプロセス的近接効果（ＰＰＥ）をマスクパターンで補正したマスクにすることが望ましい。また、本実施形態では露光マスクとしてブライトフィールド（ＢＦ）のハーフトーン型位相シフトマスク（ＨＴマスク）を使用したが、必要な解像性能に応じてその他のマスクを使用しても良い。
【００７２】
露光光としては第１の露光工程で使用したレーザービームと同じものを用いても良い。しかし、第２の露光工程のパターンサイズが第１の露光工程のそれよりも大きいので、第１の露光工程よりも長波長の露光光を用いてもかまわない。
【００７３】
第２の露光工程の後、第１及び第２の実施形態と同様に、ポジ型のパターン形成を行うための第２の現像工程を施す。第２の現像工程を施した後、図２２に示すようにメモリセル部においては、マスクパターンエッジ部に相当する明部と暗部の中間の透過光領域（Ｅ２＜Ｅ（ｘ）＜Ｅ１）のみにレジストパターン２２０が形成されるようになる。周辺回路部のレジストパターン２２２においては光が透過した明部（Ｅ（ｘ）＞Ｅ１）のレジストが溶解している。更に、図２０で存在したメモリセルと周辺回路の境界部のレジストパターン２０２も溶解して消失する。
【００７４】
この現像工程により、メモリセル部のレジストパターン２２０のラインアンドスペースパターンはリソグラフィの解像限界以下であるマスクパターンの半分のピッチで、かつ閉ループパターンではなく１本1本が分離された形で形成される。さらに、周辺回路部のレジストパターン２２２も同時に形成される。
【００７５】
一般的に第２の現像工程を経て形成されるレジストパターンは、メモリセル部のパターン２２０においてライン寸法＜スペース寸法となる場合が多い。それは第１および第２の現像工程で、設計寸法が要求するスペース幅を形成することが困難なためである。
【００７６】
そこでレジストパターンとしてライン寸法とスペース寸法が等しくなるように求められる場合、第２の現像工程の後、メモリセル部のレジストパターン２２０を太らせる工程を施す。この工程として本実施形態では、例えばリラックス（Relacs）工程を行うが、その他サーマルフロー工程、サファイア工程、さらにはベーク処理や薬液追加等によってもよい。
【００７７】
第２の現像工程の後、被加工膜をエッチングで選択的に除去し、レジストを剥離して、図１に示したような素子分離の加工後パターンが完成する。
【００７８】
本実施形態においては、第１及び第２の実施形態に比べ、レジスト塗布工程、露光工程、現像工程が、それぞれ１回ずつ少なくなっている。さらに、レジスト塗布工程が１回なので、第１及び第２の実施形態のようにレジスト材料のミキシング現象を懸念する必要がないので、レジストの硬化処理も不要となる。従って、本実施形態によって、第１及び第２の実施形態と同様なパターン形成を実現しつつ、プロセスのさらなる低コスト化が実現可能となる。
【００７９】
また、上記第１乃至第３の実施形態においては、第１の現像工程は有機現像液によるネガ型の現像処理とし、第２の現像工程はアルカリ現像液によるポジ型の現像処理とした。しかし、使用する露光マスクのパターンを反転したパターンにすることによって、第１の現像工程でアルカリ現像液によるポジ型の現像処理を、第２の現像工程で有機現像液によるネガ型の現像処理を実行するようにしても同様の効果が得られることはいうまでもない。
【００８０】
（第４の実施形態）
本発明の第４の実施形態に係る半導体装置の製造方法のプロセスフローを以下に示す。
【００８１】
本実施形態においては、Ａｌを配線材とした配線パターンの形成のためのリソグラフィプロセスを例にとって説明する。図２３は、レジストパターンを転写するチップの構成を示した模式図である。図２４、図２５、図２８乃至図４１は、本実施形態のプロセスフローを示した断面図及び上面図である。図２６及び図２７は、本実施形態で用いる露光マスクを示す。
【００８２】
本実施形態では、２回のレジスト塗布工程、２回の露光工程、３回の現像工程、及び１回のエッチング工程により、Ａｌの配線パターンを形成する。
【００８３】
図２３は、周期的なパターンで形成されているメモリセル部１０１と不規則なパターン群で形成されている周辺回路部１０２の２つの領域とで構成されている。
【００８４】
まず、メモリセル部１０１のレジストパターン形成について説明する。
【００８５】
図２４に示すように、半導体基板１の表面に膜厚４００nmのＡｌ膜２４０を形成する。さらに、その上にノボラック樹脂を主成分とした有機溶液をスピンコート法で塗布した後、加熱処理を行って膜厚５００nmの下層膜２４１を形成する。この上にさらに化学増幅レジストを塗布した後、１２０℃、６０秒の条件でレジスト中の溶剤を揮発させるための露光前ベーク（プリベーク）を行う。下層膜２４１上に膜厚１５０nmの第１のレジスト膜２４２が形成される。このときの上面図が図２５である。
【００８６】
プリベーク後、ウエハを室温まで冷却した後に、ＡｒＦエキシマレーザー（波長１９３nm）を光源とする露光装置で露光した（第１の露光工程）。ここで用いる露光ビームとしては、紫外線、遠紫外線等の他の光源、或いは電子線でもかまわない。
【００８７】
このとき、図２７に示す露光用マスク（第１のパターン）に配置されたハーフピッチ１００×Ｍnm（Ｐｍ＝２００×Ｍnm）のラインアンドスペースパターンが倍率１／Ｍで第１のレジスト膜２４２上に転写される。本実施形態では露光用マスクとして、強度透過率６％、位相差１８０度のハーフトーン型位相シフトマスク（ＨＴマスク）２６０を用いた。図２６は、図２７に示した露光マスクの断面図、及び光源がこのマスクを経たときの露光量を示したグラフを並べたものである。
【００８８】
その後、レジスト中に発生した酸を拡散させるために露光後ベーク（ＰＥＢ）を１３０℃、９０秒の条件で行う。そして、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）を主成分としたアルカリ現像液でポジ型の現像処理（第１の現像工程）を行う。
【００８９】
図２６の下段で示す露光量Ｅ(ｘ)がＥ１以上の（Ｅ(ｘ)＞Ｅ１）領域のみが選択的に除去され、図２８を断面図、図２９を上面図とするような第１のレジスト膜のポジパターン２４２が形成される。ここでのパターンのピッチはＰｍ／Ｍである。ここで、図２８は図２９のＡ−Ａ’破線に沿った断面図である。以降の断面図は全てこのＡ−Ａ’破線に沿った位置での断面である。
【００９０】
次に、メチルイソブチルケトン(ＭＩＢＫ)を主成分とする有機現像液でネガ型の現像処理（第２の現像工程）を行い、露光量がＥ２以下の領域を選択的に除去する。図３１に示すように、図２７のマスクパターンの倍周期であるハーフピッチ５０nmの閉ループを有するレジストパターン２４２が形成される。即ち、ここでのピッチＰｗは、第１の露光工程で用いる露光マスクのピッチをＰｍとすると、Ｐｗ＝Ｐｍ／（２Ｍ）の関係になっておいり、この場合Ｐｗ＝１００nmとなる。
【００９１】
なお、ここでは、アルカリ現像液によるポジ型の現像処理を最初に行い（第１の現像工程）、有機現像液によるネガ型の現像処理をその後に行った（第２の現像工程）が、この順番は逆でもよい。
【００９２】
次いで、周辺回路部１０２のレジストパターン形成について説明する。
【００９３】
周辺回路部１０２のレジストパターン形成のための第２のレジスト膜を形成する前に、第１のレジストパターンとミキシングしないように、ＵＶキュア処理で第１のレジスト膜２４２を硬化させる。レジスト膜を硬化させる方法としては、ＵＶキュア処理以外にベーク処理、イオン注入処理、灰化（アッシング）処理などのレジスト改質処理を用いても良い。
【００９４】
なお、レジスト膜を硬化させることでレジストパターン２４２の寸法が変動する場合は、予め変動量を求めておき、露光工程、現像工程の少なくとも１つの工程において、変動量を考慮してレジストパターン寸法を制御することが望ましい。
【００９５】
その後、図３２及び図３３に示すように、閉ループのレジストパターン２４２を含んだメモリセル部１０１及び周辺回路部１０２の上に、第２のレジスト膜３２０（膜厚２２０nm、ポジ型レジスト）をスピンコート法で成膜する。図３３の上面図においては、分かりやすくするためにレジストパターン２４２が透けて見えるように示してある。
【００９６】
その後、強度透過率６％、位相差１８０度のハーフトーン型位相シフトマスク（ＨＴマスク）を露光用マスク(第２のパターン）として用い、ＡｒＦエキシマレーザー（波長１９３nm）を光源として露光した（第２の露光工程）。
【００９７】
さらに、露光後ベーク（ＰＥＢ）を１４０℃、９０秒の条件で行った後、テトラメチルアンモニウムハイドロオキサイド（ＴＭＡＨ）を主成分としたアルカリ現像液でポジ型の現像処理（第３の現像工程）を行った。その結果、図３５に示すように第１のレジスト膜２４２のパターン上に第２のレジスト膜３２０のパターンが形成される。
【００９８】
図３５において、第２のレジスト膜３２０は、メモリセル部１０１では必要な領域のみを開口して、第１のレジスト膜２４２の閉ループを形成している不要な端部は覆うようにパターン転写がされている。また、周辺回路部１０２では開口パターンが所望のパターンとなるようにパターン転写がなされている。図３５のＡ−Ａ’線に沿った断面が図３４である。
【００９９】
その後、エッチングマスク材である水溶性シリコンをスピンコート法で塗布を行い、さらにＣＭＰ法で、平坦化を行う。その結果、図３６及び図３７に示されるように第１のレジスト膜２４２及び第２のレジスト膜３２０のパターンが存在しない隙間領域（凹部）にエッチングマスクパターン３６０が形成される。
【０１００】
さらに、図３８及び図３９に示すようにエッチングマスクパターン３６０をマスクにして、第１のレジスト膜２４２及び第２のレジスト膜３２０、下層膜２４１、及びＡｌ膜２４０を反応性イオンエッチングにより、選択的にエッチングする。エッチングマスクパターン３６０及び下層膜２４１を除去して、図４０及び図４１に示すような所望のＡｌ膜２４０のパターンを形成した。
【０１０１】
以上述べたように本実施形態においては、特性の異なる２種類の現像液（アルカリ現像液と有機現像液）を用いた２回現像プロセスによって微細なパターンを形成するプロセスと、反転プロセスとを組み合わせて実行する。それによって、メモリセル部で生じる閉ループパターンの切断のための露光工程と周辺回路部のパターン形成のための露光工程を同時に行うことができるようになり、プロセスコストを大幅に削減することが可能となる。
【０１０２】
２回現像プロセスは、既に述べたようにライン端部が繋がる閉ループ形状のレジストを形成するため、レジストのスペース部をエッチングして、そこに配線材料等を埋め込んで配線パターンを形成するダマシンプロセスに対しては、適用が比較的容易であった。
【０１０３】
しかし、レジストパターンをエッチングマスクに用いて被加工膜を加工する非ダマシンプロセスに適用しようとすると、従来は、ライン端部で繋がっている領域を切断するためのエッチング工程が別途必要であった。本実施形態においては、２回現像プロセスに反転プロセスを加えることによって、２回現像プロセスを非ダマシンプロセスに適用することが低コストで実現可能となる。
【０１０４】
本実施形態では、第１のレジスト膜に対する２回現像プロセスの後に、第２のレジスト膜を形成して、露光及び現像し、第１及び第２のレジスト膜のいずれも存在しない領域に反転マスクを形成して、その反転マスクをマスクに用いてエッチングを行った。しかし、周辺回路の形成を考えなければ、第１のレジスト膜に対する２回現像プロセスの後（即ち、第２の現像工程の後）に、第１のレジスト膜の存在しない領域にただちに反転マスクを形成してもよい。その後、その反転マスクをマスクに用いてエッチングを行い、メモリセル部のみの配線を形成する。
【０１０５】
本実施形態では、エッチングマスク材として水溶性シリコンを用いたが、シリコン又は金属を含む材料を用いることも可能である。また、本実施形態では、ＣＭＰによってレジストパターンが存在しない隙間領域（凹部）にエッチングマスクパターンを形成したが、ウエットエッチングや、ドライエッチング、或いはそれらの組み合わせによってマスクパターンを形成することも可能である。また、本実施形態では、被加工膜としてＡｌ膜を用いたが、酸化シリコン膜、窒化シリコン膜などを用いても良い。
【０１０６】
さらに、上記第１乃至第４の実施形態においては、ネガ型の現像処理には有機現像液を用い、ポジ型の現像処理にはアルカリ現像液を用いたが、同一種類の現像液を用いて、その濃度を制御することによって、ネガ型あるいはポジ型の現像特性に切り替えて使用してもよい。
【０１０７】
このように、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
【図面の簡単な説明】
【０１０８】
【図１】第１の実施形態に係る半導体装置の製造方法によって作成するＮＡＮＤフラッシュメモリの素子分離パターンレイアウトを示す図。
【図２】第１の実施形態に係る半導体装置の製造方法で用いる露光マスクのパターンを示す図。
【図３】図２の露光マスクを用いた露光の後の現像後のレジスト転写パターンを示す図。
【図４】第１の実施形態に係る半導体装置の製造方法で用いる露光マスクのパターンを示す別の図。
【図５】図４の露光マスクを用いた露光の後の現像後のレジスト転写パターンを示す図。
【図６】第１の実施形態に係る半導体装置の製造方法で用いる露光マスクのパターンを示すまた別の図。
【図７】図６の露光マスクを用いた露光の後の現像後のレジスト転写パターンを示す図。
【図８】第１の実施形態に係る半導体装置の製造方法を示す断面図。
【図９】第１の実施形態に係る半導体装置の製造方法を示す別の断面図。
【図１０】従来の２回現像プロセスの工程の流れを示す図。
【図１１】露光量とポジ型の現像を行った後の膜厚との関係を示す図。
【図１２】露光量とネガ型の現像を行った後の膜厚との関係を示す図。
【図１３】露光量とポジ型及びネガ型の現像を行った後の膜厚との関係を示す図。
【図１４】所望のレイアウトパターンを示す図。
【図１５】フォトマスクを示す図。
【図１６】図１５のフォトマスクを用いて従来の２回現像プロセスによって得られる閉ループレジストパターンを示す図。
【図１７】第２の実施形態に係る半導体装置の製造方法で用いる露光マスクのパターンを示す図。
【図１８】図１７の露光マスクを用いた露光の後の現像後のレジスト転写パターンを示す図。
【図１９】第３の実施形態に係る半導体装置の製造方法で用いる露光マスクのパターンを示す図。
【図２０】図１９で示した露光マスクの断面、その露光マスクに対する露光ビームの透過光強度(即ちレジストの露光量）、そして露光後の現像によって残存したレジストの断面を並べて示した図。
【図２１】第３の実施形態に係る半導体装置の製造方法で用いる露光マスクのパターンを示す別の図。
【図２２】図２１で示した露光マスクの断面、及び露光後の現像によって残存したレジストの断面を並べて示した図。
【図２３】第４の実施形態に係る半導体装置の製造方法によって作成するチップのレイアウトを示す図。
【図２４】第４の実施形態に係る半導体装置の製造方法の一工程を示す断面図。
【図２５】図２４が示す半導体装置の製造方法の一工程の上面図。
【図２６】第４の実施形態に係る半導体装置の製造方法で用いる露光マスクパターンを示す断面図、及びこのマスクによる露光量を示したグラフを並べた図。
【図２７】図２６が示す露光マスクパターンの上面図。
【図２８】図２４の工程に続く、半導体装置の製造方法の一工程を示す断面図。
【図２９】図２８が示す半導体装置の製造方法の一工程の上面図。
【図３０】図２８の工程に続く、半導体装置の製造方法の一工程を示す断面図。
【図３１】図３０が示す半導体装置の製造方法の一工程の上面図。
【図３２】図３０の工程に続く、半導体装置の製造方法の一工程を示す断面図。
【図３３】図３２が示す半導体装置の製造方法の一工程の上面図。
【図３４】図３２の工程に続く、半導体装置の製造方法の一工程を示す断面図。
【図３５】図３４が示す半導体装置の製造方法の一工程の上面図。
【図３６】図３４の工程に続く、半導体装置の製造方法の一工程を示す断面図。
【図３７】図３６が示す半導体装置の製造方法の一工程の上面図。
【図３８】図３６の工程に続く、半導体装置の製造方法の一工程を示す断面図。
【図３９】図３８が示す半導体装置の製造方法の一工程の上面図。
【図４０】図３８の工程に続く、半導体装置の製造方法の一工程を示す断面図。
【図４１】図４０が示す半導体装置の製造方法の一工程の上面図。
【符号の説明】
【０１０９】
１…半導体基板、１０、１０１…メモリセル部、１２、１０２…周辺回路部、２０、４２、１７２…クォーツ（Ｑｚ）、２２、４０、１７０、２６０…ＨＴマスク、３０、１８０、２００、２２０…メモリセル部のレジストパターン（膜）、７２、２０４、２２２…周辺回路部のレジストパターン、８０…被加工膜、９０…別のレジスト膜、１９０、２１０…メモリセル部に対応する露光マスクパターン、１９２、２１２…周辺回路部に対応する露光マスクパターン、２０２…メモリセルと周辺回路の境界部のレジストパターン、２４０…Ａｌ膜、２４１…下層膜、２４２…第１のレジスト膜、３２０…第２のレジスト膜、３６０…エッチングマスクパターン、３０１、３０２…溶解した領域。
【図１】
2008153373.tif 000003
【図２】
2008153373.tif 000004
【図３】
2008153373.tif 000005
【図４】
2008153373.tif 000006
【図５】
2008153373.tif 000007
【図６】
2008153373.tif 000008
【図７】
2008153373.tif 000009
【図８】
2008153373.tif 000010
【図９】
2008153373.tif 000011
【図１０】
2008153373.tif 000012
【図１１】
2008153373.tif 000013
【図１２】
2008153373.tif 000014
【図１３】
2008153373.tif 000015
【図１４】
2008153373.tif 000016
【図１５】
2008153373.tif 000017
【図１６】
2008153373.tif 000018
【図１７】
2008153373.tif 000019
【図１８】
2008153373.tif 000020
【図１９】
2008153373.tif 000021
【図２０】
2008153373.tif 000022
【図２１】
2008153373.tif 000023
【図２２】
2008153373.tif 000024
【図２３】
2008153373.tif 000025
【図２４】
2008153373.tif 000026
【図２５】
2008153373.tif 000027
【図２６】
2008153373.tif 000028
【図２７】
2008153373.tif 000029
【図２８】
2008153373.tif 000030
【図２９】
2008153373.tif 000031
【図３０】
2008153373.tif 000032
【図３１】
2008153373.tif 000033
【図３２】
2008153373.tif 000034
【図３３】
2008153373.tif 000035
【図３４】
2008153373.tif 000036
【図３５】
2008153373.tif 000037
【図３６】
2008153373.tif 000038
【図３７】
2008153373.tif 000039
【図３８】
2008153373.tif 000040
【図３９】
2008153373.tif 000041
【図４０】
2008153373.tif 000042
【図４１】
2008153373.tif 000043