(57)【要約】【課題】本発明は、マルチチップモジュールの製造コストの低下、歩留まりの改善及び生産量の増加が得られる集積回路チップ用の汎用相互連結システムの提供を目的とする。【解決手段】本発明による汎用マルチチップ相互連結システム１０は、主基板１５と、複数の汎用チップ担体２０と、複数のブリッジ相互連結コネクタ３０と、複数の電源コネクタ５０とを含む。部品は主基板１５にキルト状のパターンに配置され、各ブリッジ相互連結コネクタ３０は２個の隣接したチップ担体２０のエッジの間に取り付けられ、電源コネクタ５０は各担体２０の１個以上のコーナーに配置される。【選択図】図１
2008124520.tif 000002
【特許請求の範囲】
【請求項１】
集積回路チップを保持する汎用チップ担体であって、
集積回路チップが搭載される表面と、
前記表面の中心領域に形成され、前記集積回路チップに接続する複数の第１のパッドと、
前記表面の、前記第１のパッドが形成された領域の周辺に形成された複数の第２のパッドと、
前記第１のパッドのいずれかと前記第２のパッドのいずれかを接続する信号ラインを有し、前記信号ラインが少なくとも一つの誘電性層によって分離された少なくとも二つの別個の導電性層に形成されている配線パターンと、
電源電位及び接地電位を前記中心領域内に形成された第１のパッドのうち選択されたパッドに接続する手段とを備え、
前記集積回路チップは前記中心領域の第１の領域上に重なり、前記第１の領域内に形成された第１のパッドの数は前記集積回路チップ上のパッドの数よりも多い、汎用チップ担体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子システムの部品のパッケージング及び相互連結に係わり、特に、コンピュータシステムなどにおけるＩＣチップのパッケージング及び相互連結に関する。
【背景技術】
【０００２】
マルチチップコンピュータシステムを構築する従来の方法は、システムのアーキテクチャに基づいて集積回路の組を設計、製造し、ＩＣチップ用の担体パッケージを見つけるか、若しくは、構築し、ＩＣチップを相互連結するためカスタム配線された回路基板（例えば、印刷配線基板）を作成し、或いは、カスタム配線されＩＣチップを収容するマルチチップモジュールを作成するステップを含む。一般的に、担体パッケージと、ＩＣチップ間の相互連結とを与える仕事は、ＩＣチップの設計よりも低い優先順位が与えられる。一例として、信号ラインをチップの利用可能なＩ／Ｏパッドに割り当てる方法は、主として、チップの回路と、回路を実装するため必要とされる表面積を縮小する要望とによって決まる。次に考慮されるのは、信号ラインのＩ／Ｏパッドへの割り当てがＩＣチップのパッケージング及び相互連結のコスト、歩留まり及び製造性に与える影響である。
【０００３】
面積を最小化し、その結果として、ウェハ１枚当たりのＩＣチップ数を増加させることにより、製造コストを削減しチップ歩留まりを増加させるための回路のレイアウトが非常に重要視されている。一般的に、従来技術ではＩＣチップのパッケージングコストは、ＩＣチップの製造コストよりも低いと考えられている。しかし、パッケージングは、うまく作動しないＩＣチップを置き換えたり、不良接続点を修理したりするためにやり直さなければならない場合がよくある。通常、ＩＣチップは、直流、若しくは、テストユニットによって発生された低速信号だけを用いてテストされ、システム内に現れる高速タイプの信号を用いてテストされない。したがって、ＩＣチップは、直流テストに合格したとしても、システム内でうまく動作しない場合が起こり得る。さらに、ＩＣチップは、一般的にテスト用のテスト基板に取り付けられる。テスト後、チップは、テスト基板から取り外され、次に、担体基板、若しくは、ＭＣＭ（マルチチップモジュール）モジュールに取り付けられる。取り外しと、次の取り付け処理は、相互連結パッド若しくはチップに損傷を加え、その結果としてチップの機能を不全にさせる可能性がある。組み立てられたシステム内でうまく動作しないチップと欠陥性の接続とを見つけるために貴重な時間が消費される。この時間及び時間消費型のやり直しは、パッケージング作業に重大な隠されたコストを付加し、チップ製造コストをパッケージングコストと比較する際に屡々見落とされる。
【０００４】
従来技術において、ＩＣチップへのカスタム化された相互連結の組を得るため、汎用相互連結基板の表面で配線を溶融させ、及び／又は、接着させることによってカスタム化可能な汎用相互連結基板を製作し得るある種の提案がなされている。残念ながら、このような提案は、通常、製造不可能であったり、或いは、うまく機能するために十分な配線密度が得られない。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記のパッケージングの問題は、マルチチップコンピュータシステムだけではなく、幾つかのＩＣチップの相互連結を必要とする特別な電子プロセッサ及び（アナログシステム、ハイブリッドデジタル／アナログシステムを含む）その他の電子システムにも当てはまる。
【０００６】
したがって、本発明の目的は、集積回路チップ用の汎用相互連結システムを提供することである。
【０００７】
本発明の他の目的は、マルチチップモジュールの製造コストを低下させることである。
【０００８】
本発明の更なる目的は、マルチチップモジュール組立体の歩留まりを増加させることである。
【０００９】
本発明の更に別の目的は、マルチチップモジュールの生産量を増加させることである。
【課題を解決するための手段】
【００１０】
一般的に、本発明は、標準化された各部品は少なくとも１個の別の標準化された部品に接続することができる少なくとも２種類の標準化された相互連結部品の組を有する汎用相互連結システムを包含する。少なくとも１種類の部品は、少なくとも１個のＩＣチップを第１の部分に保持し、複数の標準化された相互連結を第１の部分から１個以上の第２の部分に与えることができるチップ担体を含み、別の種類の１個以上の相互連結部品が接続される。少なくとも別の１種類の部品は、第２の部分で２個以上のチップ担体を接続することができるブリッジコネクタを含む。各ブリッジコネクタは、第２の部分でチップ担体に接続することができる少なくとも２個の相互連結コネクタと、相互連結コネクタの間に標準化された相互連結配線のパターンとを有する。
【００１１】
チップ担体とブリッジ担体の組が所望の配置で組み立てられた後、複数の潜在的にアクティブ状態の相互連結経路が形成され、殆どの相互連結経路はチップ担体及びブリッジコネクタ内の相互連結配線により構成される。組み立てられた相互連結部品によって得られる潜在的にアクティブ状態の相互連結経路の総数は、システムによって必要とされる相互連結経路の数を上回る。システム内の少なくとも１個のチップ担体は、そのＩＣチップのＩ／Ｏ信号の数よりも多数の相互連結パッドをＩＣチップに具備する。この担体及び対応したチップは、それぞれ、余剰担体及び余剰ＩＣチップと呼ばれる。各余剰パッドは、潜在的にアクティブ状態の相互連結経路に接続される。システムの相互連結を実現するため必要とされる相互連結経路の選択は、余剰ＩＣチップのＩ／Ｏ信号を、所望の相互連結経路に接続された担体の余剰パッドに配線することにより行われる。この配線は、相互連結メタライゼーション層を「カスタム化」し、ＩＣチップをカスタム化された相互連結を有する介挿物を用いて余剰パッドチップ担体に接続し、ＩＣチップと余剰パッドチップ担体との間にはんだバンプのカスタム化されたパターン（若しくは、等価的なコネクタ）を形成すること、又は、これらのステップの中の一つ以上のステップの組合せにより実現される。複雑なシステムは２個以上の余剰パッド担体を有する。
【００１２】
システムによって必要とされる相互連結経路を選択するためカスタム化された配線パターンを作成する作業は、以下に説明された実施例を用いてシミュレーションすることができる。多数のコンピュータシステム用の配線パターンは、シミュレーションによって決定され、過度な実験を行わなくてもよい。勿論、このような配線作業は、ＩＣチップ上の回路のレイアウト及び印刷回路基板上の経路のレイアウトのため使用されるコンピュータ化された配線技術によって容易に取り扱うことができる。
【００１３】
標準化された相互連結部品は広い範囲のマルチチップシステムで使用することができるので、大量に製造され得る。大量生産によって製造コストは実質的に削減される。
【００１４】
本発明の一実施例において、余剰パッド担体の中の余剰パッド間の少なくとも一つのジャンパーは、一方のブリッジコネクタから他方のブリッジコネクタに信号を発送できるように対応したチップのメタライゼーション層の上に形成される。ブリッジコネクタが別のチップを有する担体に接続されるとき、これらの余剰パッド間のジャンパーは２個の別のＩＣチップの間に信号経路を作成し得る。
【００１５】
本発明の一実施例において、ブリッジコネクタは柔軟性があり、チップ担体及びブリッジコネクタの配置を伸縮させることが可能である。アレイは、各チップがチップの厚さと平坦さのばらつきとは無関係に冷却プレートに接続されるように、冷却システムの冷却プレートに接続させてもよい。
【００１６】
本発明の一実施例において、ＩＣチップはテスト前に夫々の汎用型のチップ担体に接続される。ブリッジコネクタを用いて担体に装着させるよう適合したテスト機器は、装着されたチップを、最終的な組立システムで与えられる高速信号を用いてテストする（いわゆる、アット・スピード・テスティング）ため使用される。潜在的に破壊的な取り外し工程と次の取り付け工程は回避される。組み立てられたＩＣチップと担体に故障がある場合に、組立体の全体が廃棄されるけれど、チップ担体は標準化されているため低コストで製造できるので、経済的な損失は僅かである。各相互連結部品が組立前にテストされる場合、組立システムの製造歩留まりは、従来のマルチチップモジュールよりも非常に高くすることが可能である。
【発明を実施するための最良の形態】
【００１７】
集積回路チップは、回路の組（又は、グループ）と、主要な２表面の中の一方の表面に設けられた複数の相互連結パッドとにより構成される。一部のパッドは入力信号を回路に伝達し、他の一部のパッドは入力信号に応じて回路によって発生された出力信号を伝達し、その他のパッドは電源及びグランド電位を伝達する。複雑な電子デジタルシステムは、多くの場合に、その回路が数個のＩＣチップの間で分割され、信号ラインがＩＣチップの入力パッドと出力パッドの間に通される。
【００１８】
ＩＣチップは、一般的に共通配線基板、或いは、等価的な手段に装着される。この共通配線基板は、電源をチップに供給し、ＩＣチップの間で信号ラインを接続するため機能する信号経路を有する。すなわち、この信号経路は、回路の機能によって指定された方法でＩＣチップのパッドを互いに接続する。典型的な電子システムのＩＣチップ間の信号ラインの構造は、一般的に、ランダムであり、不規則性である。換言すれば、通常、各ＩＣチップに対し共通した信号ラインのパターンは存在せず、各システムは異なる構造を有する。この構造上の不規則性によって、必然的に配線基板内の経路の構造が不規則になり、配線基板の経路レイアウトがシステム毎にカスタム化されることが要求される。このようなしすてむにおいて殆どのＩＣチップは、実質的に互いに相異する。
【００１９】
本発明の一つの目的は、複雑化されたカスタム相互連結配線基板を用いることなく、複雑かつ不規則な信号ライン構造を備えたシステムの相互連結を行うことである。この目的は、本発明によれば、カスタム化された配線基板を、システムによって必要とされるよりも多数の信号経路を一体的に生成する複数の汎用チップ担体及びブリッジ相互連結によって置き換えることによって達成される。各担体は、１個以上のチップを保持し、必要とされるよりも多数の相互連結パッドをチップに準備し、各ブリッジコネクタはある担体の信号パッドを少なくとも別の担体に相互連結する。特定のシステムの独特な信号ライン構造は、この構造を実装するために利用可能な信号経路の部分集合を選択すべく各ＩＣチップのメタライゼーション層をカスタム化することにより実現される。このため、一般的に、各チップの入力及び出力用の各パッドは、特定のパッドのため必要な所望の信号経路接続を行う汎用担体上のパッドに接触するよう配線が直される。単一タイプの汎用担体がシステム全体を通して使用される。或いは、ある種のカテゴリーのチップ（例えば、メモリチップ、算術チップ）に対し特定の特徴を有する僅かな種類のタイプを使用してもよい。これらの特定の特徴は、信号配線パターンとは特に関係の無い電源消費及び電源フィルタリングの要求条件に関係する場合がある。
【００２０】
本発明による汎用マルチチップ相互連結システム１０の第１実施例は図１に示されている。システム１０は、主基板１５と、複数の汎用チップ担体２０と、複数のブリッジ相互連結コネクタ３０と、複数の電源コネクタ５０とを含む。これらの部品は、主基板１５にキルト状のパターンに配置され、一般的に、各ブリッジ相互連結コネクタ３０は、２個の隣接したチップ担体２０のエッジの間に配置され、取り付けられ、電源コネクタ５０は各担体２０の１個以上のコーナーに配置される。システム１０のより鮮明な構造は図２に示され、同図では、主基板１５及び一部の電源コネクタ５０は視覚的な分かり易さに配慮して図示されていない。
【００２１】
集積回路（ＩＣ）チップ５は、通常、１個の担体につき１個ずつが設けられ、担体２０に取り付けられる。担体２０は、ＩＣチップ５への取り付け用の内部パッドアレイ２２（図２）と、対応したブリッジ相互連結コネクタ３０等のアレイへの装着用の４個の外部パッドアレイ２４とを含む。汎用チップ担体２０は、１個の大きいチップ、又は、２個以上のより小さいチップを収容するよう設計される。各ブリッジ相互連結コネクタ３０は、２個の隣接した担体２０の間をつなぎ、その間で信号を伝達する。電源コネクタ５０は、担体２０の１個、２個、３個、若しくは、４個のコーナーに連結する。各担体２０には少なくとも１個の電源コネクタ５０が接続される。電源コネクタ５０は、最大で４個までの担体に連結し、サイド電源コネクタ５０’（図１）は最大２個までの担体と接続し、コーナー電源コネクタ５０”は１個の担体と接続し得る。
【００２２】
複数の外部相互連結コネクタ６０（図１）は、選択された担体２０の外部パッドアレイ２４に取り付けられる。外部相互連結コネクタ６０は、外部入力信号をシステム１０に伝達し、システム１０からの出力信号を種々の外部部品に伝達する。相互連結コネクタ６０の構造は、以下に説明するブリッジ相互連結コネクタ３０の構造と類似している。
【００２３】
好ましい一実施例において、主基板１５は、チップ担体２０を受容するための複数の凹部（リセス）１６（図１）と、凹部１６の頂点に配置され、電源コネクト５０のねじ留め金具５１を受容する複数のアパーチャ１７とを有する。各アパーチャ１７の周囲には、主基板１５内に少なくとも２個の電源プラグ１８が形成され、各電源プラグ１８は電源コネクタ５０の電源ピンを受容する。電源電圧及び接地電圧の形の電源は、主基板１５内に供給され、電気経路を介して電源プラグ１８に発送される。電源は、電源コネクタ５０のピンから電源コネクタ５０内の電気経路を介して担体２０のコーナー（頂点）にある電源パッドに発送される。主基板１５及び電源コネクタ５０は、標準的な印刷回路基板部品及び積層技術を用いて製作される。
【００２４】
電源コネクタ及びブリッジコネクタについて
図３には電源コネクタ５０の下側面の斜視図が示され、図４には電源コネクタ５０の下面図が示されている。コネクタ５０は、電気配線経路と、金具５１が通過する中心アパーチャとを有する矩形状ベース基板５２、及び、それぞれのベース基板５２の側方で金具５１の周囲に対称的に配置された４個のベース台座５３を含む。各ベース台座５３には、主基板１５の電源プラグ１８に差し込まれた電源電圧ピン５４及び接地ピン５５が配置される。第１の板ばね接点の組５６（又は、等価的な構造体）は電源コネクタ５０のコーナーに配置され、チップ担体２０の対応した電源電圧パッド２８に接触する。各接点５６はベース基板５２内の電気経路を介して少なくとも１本のピン５４に電気的に結合する。第２の板ばねの組５７（又は、等価的な構造体）は、ベース基板５０のコーナーに配置され、チップ担体２０の対応した接地パッド２８に接触する。各接点５７はベース基板５２内の電気経路を介して少なくとも１本のピン５５に電気的に接触する。接点５６及び５７は、図３及び４に示されるように、金具又は溶接部５８によってベース基板２に取り付けられる。ベース台座５３は、担体２０の間の距離が最小に抑えられることを保証し、また、金具５１が過剰な力を板ばね接点５６及び５７に加えないことを保証する。その上、付加電圧レベルは、付加的なピン（ピン５４及び５５として図示されるようなピン）と、付加的な板ばね接点（接点５５及び５６として図示されるような接点）とによって印加される。
【００２５】
電源コネクタ５０’及び５０”は、類似した素子により構成され、類似した方法で製作される。電源コネクタ５０’は３個の台座５３を有し、電源コネクタ５０”は２個の台座を有する。
【００２６】
図５は、２個の遠位部材３２と、部材３２の間に設けられた可撓性信号層３４とを含むブリッジ相互連結コネクタ３０の等角投影図である。可撓性信号層３４は、各遠位部材３２の下側にチップ担体２０の対応した外側パッド２４に取り付けるための複数の接続パッドを含む。遠位部材３２は、好ましくは、信号層３４よりも剛性があり、信号層３４は、部材３２が相互に相対的に移動できるように充分に可撓性がある。図６には、図５に示されたブリッジコネクタ３０の可撓性信号層３４の一部の上面図が示されている。信号層３４は、誘電性層と、誘電性層上のパターン化された導体とにより構成され、二つの接続領域の間にある信号ラインの配線の一例を表わす。信号層３４は、左側にパッドアレイ３５−３７を、右側にパッドアレイ３５−３７を有する。パッドの各アレイは対応した部材３２の下にあり、部材３２によって支えられる。
【００２７】
パッド３５は信号を伝達し、パッド３６は電源電位を伝達し、パッド３７は接地電位を伝達する。信号パッド３５は、左右の両側で電源パッド及び接地パッド３７と「チェッカー盤」形式で互い違いにされる。一般的に、左側の信号パッド３５は、夫々の経路４０を介して対応した右側の信号パッド３６に配線される。しかし、特定のアプリケーションの場合に、左側の信号パッド３５を右側の２個以上の信号パッドに接続すること（或いは、その逆）が好都合である。電源パッド３６及び接地パッド３７は、図６に示されるように一つおきの行に配置される。他の電源パッド３６及び接地パッド３７の配置も実現可能であり、これらの配置は本発明を実施する場合に重要ではない。
【００２８】
図７には、図６に示された平面７−７によるブリッジ相互連結コネクタ３０の断面図が示されている。同図において、経路４０は２個以上の誘電性層の上に設けられ、上部誘電性層により被覆される。第１の交流接地面３８はこれらの誘電性層上に形成される。第２の交流接地面３９は誘電性層の下側に配置される。第２の交流接地面３９はパッド３６を介して電源電位に接続される。
【００２９】
コネクタ３０は、従来の厚膜及び薄膜方法によって形成される。この方法は、Moresco  他による発明の名称が“Three-Dimensional  Multichip  Module”である米国特許第５，４２６，５６３号に記載されている。誘電性層、面３８及び３９、経路４０、並びに、パッド３５−３７は、銅／ポリイミド処理を用いてシリコンウェハ上に製作される。ポリイミドと銅の交互の層が形成され、図７に示された構造を生ずるようにパターン化される。シリコンウェハは、次に、シリコン材料から部材３２を形成するため、反対側からエッチングされる。誘電性層の厚さ、経路４０の幅、経路４０の相互の間隔、接地面からの間隔は、所望の特性インピーダンスのレベルが得られるように、周知の従来技術に従って選択される。各経路４０は、好ましくは、他の経路と同一の特性インピーダンスを有し、このインピーダンスは、所望レベルの狭い許容範囲内に収まるよう制御される。５０オームは、一般的な特性インピーダンスの値であるが、別の値を使用してもよい。好ましくは、経路の端に接続された入力回路及び出力回路は、それぞれ、特性インピーダンス値に接近したえ入力インピーダンス及び出力インピーダンスを有する。パッド３５−３７は、例えば、Love他に発行された発明の名称が“Wire  Interconnect  Structures  for  Connectingan  Integrated  Circuit  to  a  Substrate  ”である米国特許第５，３３４，８０４号に記載されているＣ4  はんだバンプ又は配線相互連結技術（ＷＴＴ）コネクタのような従来から公知の多数の手段を用いてチップ担体２０の対応したパッド２４に接続してもよい。
【００３０】
汎用チップ担体について
従来の相互連結の方法と対比すると、汎用担体２０における信号配線は、特定のＩＣチップに対しカスタマイズされないが、実質的に異なる回路を具備したチップを収容することができる。より詳細には、各担体２０は、収容するチップによって必要とされる数を上回る多数の内部信号パッド２２（図１及び２）を有し、内部パッド２２と外部パッド２４の間の対応した信号配線の数は、チップによって必要とされる数よりも多い。内部アレイ２２内のパッドの数は、一般的にＩＣチップによって必要とされる（或いは、ＩＣチップ上に形成される）数よりも２倍だけ多く、好ましくは、３倍以上多い。この信号ラインは、各担体が少なくとも１８０°の回転対称を有し、好ましくは、９０°の回転対称を有するように、所定の対称的なパターンに配置される。９０°の回転対称の場合に、担体上のチップの回転配置は重要な事項ではなく、組立工程が非常に簡略化される。組立工程は、ＩＣチップの１個だけのエッジを担体のいずれかのエッジと整列させるだけでよい。１８０°の回転対称性を有する担体の場合には、通常、チップを担体に組み付ける間に、担体の特定のエッジを確認する必要がある。
【００３１】
従来の相互連結方法と比較すると、システム全体の信号の配線は、ＩＣチップの最後のメタライゼーション層、通常、パッドメタライゼーション層の配線パターンをカスタム化することにより実現される。実際上、ＩＣパッドの位置は、担体２０上の適当な信号経路と一致するように再配置され、次に、金属経路が、各パッドの新しい位置から元の位置まで通され、一方、経路は、バイアを介して、下にある次のＩＣ相互連結層と接触する。このような方法でＩＣパッド層をカスタム化するコストは、１層若しくは２層の設計しか関与しないので、一般的に実質的ではなく、数レベルのカスタムメタライゼーションレベルを必然的に含むチップ担体システムの全体をカスタム設計する場合よりも遙かに低コストである。主要な機能ユニット（例えば、ＣＰＵ、メモリコントローラ、Ｉ／Ｏコントローラ、メモリ）が別個のＩＣチップ上に分割される簡単なシステムの場合に、ＩＣチップの最後のメタライゼーション層の上の配線は、回路設計者によって人手で、若しくは、配線プログラムの支援を受けて行われる。次に、担体２０を詳しく説明した後、例示的なチップ配置及び信号配線方法について説明する。
【００３２】
図８及び１０には、外側パッドのアレイ２４と内側パッドのアレイ２２との間に通される担体２０用の信号経路の例示的な組が示されている。黒く塗りつぶされたパッドは信号パッドであり、白抜きで表されたパッドは電源／接地パッドである。内側パッドアレイ２２及び外側パッドアレイ２４の両方で、信号パッドは、電源及び接地パッドと「チェッカー盤」状で互い違いにされる。この互い違いの「チェッカー盤」形式の配置は、屡々、チェッカー盤の矩形の色に従って赤−黒順のパッドの矩形状グリッドによって参照される。信号パッドは、一方の色（例えば、赤色）の矩形に位置し、電源／接地パッドは、もう一方の色（例えば、黒色）の矩形に置かれる。信号パッドの数は、内側パッドアレイ２２及び外側パッドアレイ２４の両方で電源パッド（例えば、電源又は接地パッド）の数と略同一である。内側パッドアレイ２２において、信号パッドは、電源パッドと同様に内側アレイの領域全体に実質的に均一に分布する。これにより、信号パッドの中の１０％乃至２５％が内側アレイ２２の周辺よりも中心点の近傍に配置される（周囲長は、内側アレイのすべてのパッドをちょうど包含する最も外側の矩形によって決められる）。同様に、電源パッドの１０％乃至２５％は、周辺よりも中心点の近傍に配置される。外側パッドアレイ２４の場合に、電源及び接地パッドは、図６に示されるように相互連結ブリッジ３０において、電源及び接地パッドの互い違いの配置に適合するように一つおきの行に配置される。以下、内側パッドアレイ２４内の種々の電源及び接地パッドの配置を説明する。
【００３３】
内側アレイの信号パッド２２は、複数の経路４２を用いて外側アレイの信号パッド２４に繋がれる。水平経路４２は“Ｘ”信号経路４２Ｘとして表記され、垂直経路は“Ｙ”信号経路４２Ｙとして表記される。図８及び１０において、Ｘ信号経路及びＹ信号経路は、一つの視線ですべての経路が見えるように互いの上に重ね合わされ、同図において互いに交差するように表されたＸ信号経路及びＹ信号経路は、実際には、その交差点において互いに電気的に遮断されている。Ｘ信号経路は、単一の導電性層若しくは平面内に形成され、或いは、幾つかの導電性層に分配されてもよい。同様に、Ｙ信号経路は一つ以上の導電性層に形成される。互いに交差するこれらの信号経路は、別々の導電性層に配置される。この要求は、Ｘ信号経路及びＹ信号経路を別々の層に隔離することによって容易に満たされる。
【００３４】
内側アレイの各信号パッド２２は、対応した経路４２を介して外側アレイ内の少なくとも１個のパッド２４に繋がれる。経路の組４２による内側パッド２２の外側パッドへの特定の接続は、信号配線パターンと呼ばれる。実現可能な信号配線パターンは数通り存在する。各配線パターンは対称性のある部分と、対称性の無い部分とを有する。対称性のある部分は、パッド２２とパッド２４の部分集合と、チップ担体が隣接したチップ担体に関して９０°及び／又は１８０°回転されたときにチップ担体と隣接したチップ担体との間で同一の信号接続性を維持するチップ担体の接続経路４２とを含む。対称的な部分が存在するならば、この対称的な部分は、パッド２２及びパッド２４の部分集合と、９０°回転されたとき、又は、１８０°回転されたときに同じ信号接続性を維持しない経路４２とを含む。現時点で好ましい実施例によれば、担体２０は非対称性信号配線部分をもたず、対称性信号配線部分だけを含む。１８０°の回転対称性のある対称性信号配線部分は、そのチップ担体と隣接したチップ担体との間の信号接続性に相違を生じさせることなく、隣接したチップ担体に関して１８０°回転させることができる。同様に、９０°の回転対称性を有する対称性信号配線部分は、そのチップ担体と隣接したチップ担体との間の信号接続性に相違を生じさせることなく、隣接したチップ担体に関して９０°回転させることができる。９０°の回転対称性を有するすべての対称性信号配線パターンは、１８０°の回転対称性があるが、１８０°の回転対称性のあるすべての信号パターンに９０°の回転対称性があるとは限らない。図８及び１０に示された例示的な信号配線パターンは、１８０°の回転対称性があり、非対称性部分は含まれない。図８に示された信号配線パターンには９０°の回転対称性があり、図１０に示された信号配線パターンには９０°の回転対称性はない。図１０に示されるように１８０°の回転対称性しかない配線パターンに対し、図１０に示されるように１個以上の方向マーク２９が担体上に設けられる。
【００３５】
現在までのところ、９０°の回転対称性を有する信号配線パターンは、隣接したチップ担体に対し信号接続性に差違を生じさせることなく任意の形で隣接したチップ担体に関して配置させることができるので、１８０°の回転対称性しかない信号配線パターンよりも好ましい。以下に説明するように、電源及び接地でパッド２２、２４の配置は、１８０°回転対称性のある信号配線パターンを有する担体に対し少なくとも１８０°の回転対称性を有し、９０°の回転対称性を有する場合もある。電源パッド２２及び接地パッド２４の配置は、好ましくは、９０°回転対称性を有する信号配線パターンを備えた担体２０に対し９０°回転対称性がある。
【００３６】
９０°回転対称性についてより詳細に説明する。外側アレイ２４内のパッドは４組のパッドに分割され、各組は、担体２０の夫々のエッジに配置され、他の組と共通したパッド配置を有する。同様に、内側アレイ２２に配置された信号パッドは４つのグループに分割され、各グループは、夫々の電気経路の組を介して外側パッド２４の対応した組に接続される。内側アレイ２２の４組の内側信号パッドの組は、内側アレイ２２の中心点の周りに９０°回転対称性を有する第１パターンで配置される。図８に示された実施例の場合に、中心点はアレイの中心にある白抜きで表示された電源若しくは接地パッドである。より詳細に説明すると、内側パッドの各組は、固有のパッドの配置パターンを有し、各組の配置パターンは、中心点の周りに９０°回転されたときに、別の組の配置パターンと一致する。電気経路の各組は、関連した内側パッドの組と外側パッドの組との間に接続性があり、電気経路の組と関連した内側パッド及び外側パッドとが９０°回転された場合に、その関連した内側パッドと外側パッドの間に別の電気経路の組と同じ接続性が得られる。
【００３７】
図８の信号配線パターンを備えた担体２０の一実施例は、図８に定められた平面による担体２００の断面図を表わす図９に示されている。担体２００は、接地ポート２０７から接地電位を伝達する導電性基板２１０と、電源ポート２８から電源電位を伝達する導電性グリッド２１４とを含む。グリッド２１４は基板２１０に埋め込まれ、誘電性層２１２によって隔離される。基板２１０は、電源グリッド２１４のパターンに対応した溝のパターンを含む。グリッド２１４の上部は、基板２１０の上部と実質的に同じ高さである。担体２００は４層の誘電性層２２１−２２４を更に含む。誘電性層２２１−２２４は、誘電性層２２１が基板２１０の上部に設けられ、順番に上部に積層される。第１導電性層２３１は、第１誘電性層２２１と第２誘電性層２２２の間に介挿され、第２導電性層２３２は、第２誘電性層２２２と第３誘電性層２２３の間に介挿され、第３導電性層２３３は、第３誘電性層２２３と第４誘電性層２２４の間に介挿される。第１導電性層２３１は、Ｘ信号経路を形成するようパターン化される。第２導電性層２３２は、Ｙ信号経路を形成するようパターン化される。第３導線性層２３３は、交流接地面を形成するようパターン化される。基板２１０及び電源グリッド２１４は、一体的に、第２交流接地面を形成する。Ｘ信号経路及びＹ信号経路は、二つの交流接地面の間に介挿され、下側の接地面が電源配分を行う。
【００３８】
内部パッド２２及び外部パッド２４は、第４誘電性層２２４の上部に設けられ、対応したバイア２１５は、信号パッドを対応した経路４２に接続し、電源パッドを電源グリッド２１４に接続し、接地パッドを基板２１０に接続する。図９の左側の２個のパッド２４と、５個のパッド２２は、厳密には図８に定義された断面９−９内に存在しないが、参考のため白抜きの四角形□で示されている。適切なバイア接続２１５は、これらのパッドに対して存在するが、定義された断面には含まれないので図示されない。１本のＸ信号経路４２Ｘが図１０の左側に完全に示され、別のＸ信号経路は右側に示され、参照番号２３１が付けられている。また、図９には、第２導電性層２３２内の８本のＹ信号経路４２Ｙの断面が示されている。
【００３９】
図１１は、担体２００の種々の層の拡大斜視図である。誘電性層２２１−２２４は擬略的に描写され、視覚的な明瞭さのためバイアは表示されていない。これらの層におけるバイアの位置は、図９に示された断面図及びその説明から当業者には明白である。
【００４０】
図１２は基板２１０と電源グリッド２１４の上面図であり、電源パッド２２及び接地パッド２４の位置がその上に重ねて表示されている。同図において、電源パッドは黒い四角形■で表示され、グリッド２１４の上に置かれ、接地パッドは白抜きの四角形□で表示され、基板２１０の上に置かれる。電源グリッド２１４と基板２１０との間に設けられた誘電性層２１２は、グリッド２１４の陰影領域と、基板２１０の陰影の無い領域との間に黒い線で示されている。
【００４１】
図１３には、交流接地面である第３導電性層２３３の上面図が示されている。陰影領域は導電性であり、陰影の無い領域は導電性層２３３を通るボイド（又は、アパーチャ）である。ボイドは、信号パッド及び接地パッドの場所と対応し、バイアがボイド中に形成される。多くの一般的なバイア形成手法と同様に、各ボイドは、図１３で大きいボイドとして示されているように、内部により小さい金属パッド２３５を有する。視覚的な分かり易さのため、同図では、このような小さい金属バイアは、層２３３の全部のボイドで表示されていない。
【００４２】
尚、図８では導電性層２３１及び２３２（Ｘ信号経路及びＹ信号経路）の平面図が重ね合わされている。
【００４３】
図１２を参照するに、内部パッドアレイ２２内の電源及び接地パッドは、多数の異なる有用なパターンの形に配置される。図１２に示されたパターンは、ダイヤモンド型パターンであり、図１４により詳細に示されている。図１４には、４種類の有用なパターン：（ａ）ダイヤモンド形、（ｂ）Ｘ形、（ｃ）十字（プラス）形、（ｄ）風車形が示されている。図示された各パターンにおいて、電源パッドは黒い四角形■で表示され、接地パッドは白い四角形□で表示される。電源パッドを強調し、電源パッドのより大きいパッドアレイへの拡張を示すために、電源パッドの周りは線で囲まれている。図１４の例では、１１×１１形の全部で１２１このパッドを含むパッドアレイが示され、その中の６０個のパッドは信号パッドであり（見易くするため図１４には表示されていない）、残りの６１個のパッドは電源及び接地パッドである。図１４に示されたパターンは、１辺のパッドの個数が奇数Ｎ個、例えば、１１個、１３個、１５個、１７個などを有し、電源／接地パッドアレイはチップの中心にパッドを有するパターンである。各パターンは、アレイサイズ（Ｎ×Ｎ）が増加するときに、電源パッドの個数が接地パッドの個数と略一致するように保つ。ダイヤモンド形の場合に、電源パッドの個数は接地パッドの個数よりも少ないが、いずれのサイズの場合でも４個以上には少なくならない。Ｘ形パターンに対し、電源パッドの個数は接地パッドの個数よりも多いが、６個以上多くなることはない。Ｘ形パターンは、中心の電源パッドが接地パッドに変更され、この場合にもダイヤモンド形と同様に、電源パッドの個数は接地パッドの個数よりも４個以上多くなることはない。１辺上のパッドの数が奇数個（奇数Ｎ個）の場合、十字形パターン及び風車形パターンは、同数の電源パッド及び同数の接地パッドを含む。奇数Ｎ個の場合、いずれのパターンでも、接地パッドの個数は電源パッドの個数よりも、（２Ｎ−１）倍だけ多く、Ｎが２０未満の場合には非常に有意であるが、Ｎが２０以上になると相対的に重要性が低くなる。
【００４４】
上記の通り、電源パッドの組は、中心点に関して９０°回転対称性を有し、内部アレイ２２の領域全体に均一に分布する。このため、電源パッドの１０％乃至２５％は、内部アレイ２２の周辺よりも内部アレイ２２の中心点の近くに配置される。同じことは、接地パッドの組に対しても当てはまる。もちろん、電源パッド及び接地パッドの各組は、９０°回転対称性があるので、１８０°回転対称性を有する。
【００４５】
勿論、これらのパターンにおいて、電源パッドと接地パッドの指定（及び、それらの位置）を反対にしてもよい。このような場合、接地パッドは（白い四角形□ではなく）黒い四角形■で表示され、電源パッドは白い四角形□で表示される。
【００４６】
図１５には、１辺に奇数Ｎ個のパッドが配置された場合のパターンが示されているが、電源／接地パッドアレイは（図１４のパターンに示されるように）チップの中心に電源若しくは接地パッドが設けられるのではなく、中心から外れて配置されている。図１５のパターンの場合に、信号パッドアレイは、１個の信号パッドがチップの中心に配置された中心位置にある。図１４に示された例と同様に、上記パターンにおける電源及び接地パッドの指定（及び、それらの位置）は、接地パッドが黒い四角形■で表示され、電源パッドが白い四角形□で表示されるように逆転しても構わない。図１４及び図１５に示された奇数Ｎ個用のすべての例示的なパターンは１８０°及び９０°の両方の回転対称性がある。
【００４７】
Ｎが偶数の場合、信号ラインと電源及び接地ラインとの間で厳密な「チェッカー盤」配置を使用したとき、１８０°回転対称性だけを実現することができる。チェッカー盤は、対向する側から見たときに全く同じように見えるので１８０°回転対称性があるが、９０°回転させると異なって見える。それにも係わらず、電源及び接地パッドは、図１６に示されるようにダイヤモンド形、Ｘ形、十字形及び風車形のパターンに配置される。これらのパターンは、対応した図１４及び１５の実施例のパターンから多少歪曲している。
【００４８】
９０°回転対称性は、図１７に示されるように変形されたチェッカー盤パターンが使用される場合に偶数Ｎに対しても実現される。このパターンにおいて、信号パッドは黒い三角形▲で示され、電源及び接地パッドは白い四角形□で示されている。このアレイは、４象限に均一に分割され、各象限はチェッカー盤パターンを厳密に維持する。しかし、象限は９０°回転対称性を保つように配置される。図１７に示されたパターンは、チェッカー盤パターン（すなわち、赤黒の順列）を一つの象限内にレイアウトし、象限のイメージをコピーし、残りの３象限のパターンを得るためそのコピーを９０°回転させることにより容易に得られる。図１８には、変形されたチェッカー盤パターンを使用する４個の基本的なパターンが示されている。電源パッドは黒い四角形■によって表され、接地パッドは白い四角形□によって表示される。上述のパターンと同様に、パターン内での電源パッド及び接地パッドの相対的な位置は逆転させてもよく、その結果として、接地パッドは黒い四角形■によって表され、電源パッドは白い四角形□によって表示される。
【００４９】
上記のいずれのパターンの場合でも、内部アレイ２２内の最も外側のパッドの矩形は、全信号パッドの数を増加させるため信号ラインに割り当てられる。このようなパターンは図１９に示されている。信号パッドは黒い三角形▲でしめされ、電源及び接地パッドは白い四角形□によって表示される。
【００５０】
チップレイアウト及び信号配線方法について
ブリッジコネクタ３０が２個の担体２０の間に接続されるとき、かなり多数の利用可能な信号ラインが２個の担体の間に形成される。利用可能な信号の本数は２個の担体２０の間で実際に伝達されるべき信号の個数よりも遙かに多い。利用可能な信号ラインは図２０に示されている。図２０には、（図８の実施例に示された）２個の汎用チップ担体２０Ｌ及び２０Ｒの内部パッドアレイ、ブリッジコネクタ３０の（図２０では点線で示されている）経路、及び、信号パッドをブリッジコネクタの信号パッドに接続する担体内の内部経路４２Ｘの上面図が示されている。信号パッドは、黒い色の四角形■で表示され、電源及び接地パッドは白い色の四角形□で表示される。チップ５Ｌは、フリップチップボンディングによって担体２０Ｌに取り付けられ、チップ５Ｒは担体２０Ｒに取り付けられる。担体２０Ｌ、２０Ｒ上の経路４２Ｘと、コネクタ３０上の経路４０は、一体的に、２個の担体間に１５本の利用可能な信号線を形成する。図２０において、信号線には＃１から＃１５までの番号が付けられ、各番号は対応した経路の□の中に現れる。本発明の一実施例では、ブリッジコネクタ３０は２２本の経路を含み、その中の１５本だけが担体２０によって使用される。担体のもう一方側に接続する経路は、簡単化のため図２０には表示されていない。
【００５１】
本発明の典型的に構成された実施例の場合、２個の担体の間で利用可能な信号ラインの数は、１５０から２０００、或いは、それ以上であり、一方、２個の担体間で伝達されるべき信号の総数は５０乃至５００である。視覚的な明瞭さのため、図２０には僅かな数の利用可能な信号ラインしか表示されていないが、当業者は、本発明の教示に基づいて信号ラインの数を所望の本数まで容易に増加させることができる。
【００５２】
担体２０の経路配線パターンが同一であり、ブリッジコネクタの配線パターンが同一である場合、利用可能な信号ライン＃１−＃１５は同様に準備され、利用可能な信号ラインの規則的、かつ、対称的なネットワークがチップ担体２０の間に形成される。しかし、電子システムの信号パターンが規則的かつ対称的であることは殆ど無い。したがって、本発明によって得られる信号ラインのネットワークは、従来の実際例とは異なり、不規則な経路パターンが電子システムの不規則な信号パターンに適合するようにチップパッケージングの種々のレベルで形成される。このような不規則な電子システムのチップは、ある種の共通なクロック分配回路を共用する場合を除いて、実質的に互いに相違する。本発明は、共通した構造（すなわち、同一の構造及び機能）が１０％に満たないような実質的に異なるチップを互いに接近させて配置することが容易である。
【００５３】
本発明の規則的な信号ネットワークにおいて、典型的な電子システムの不規則で非対称的な信号パターンを実現するため、以下の一般的なステップが実行される。最初のステップで、チップ担体間で実際の数の信号を伝達するため、２個のチップ担体間で利用可能な信号＃１−＃１５の部分集合が選択される。典型的に、利用可能な信号ラインの本数の３分の１未満が使用するため選択される。すなわち、担体２０は、典型的に電子システムによって必要とされる信号ラインの数の３倍以上の信号ラインを提供する。２番目のステップにおいて、相互連結パッドを収容するＩＣチップの上部メタライゼーション層は、ＩＣチップの信号パッドを、利用可能な信号ラインの選択された部分集合に接続された担体２０上のパッドと一致し得る場所に動かすため、通常の構造から変更される。この変更において、各信号は、チップの上部面の通常の場所で出入りし、変更経路によって変更されたパッド位置に配線される。出力信号はチップから出る信号であり、入力信号はチップに入る信号である（クロック信号は入力信号である）。出力信号の出口ポイントは、通常、信号がチップの能動部品によって発生される場所、若しくは、その場所の付近のポイントであり、入力信号の入口ポイントは、通常、信号がチップの能動回路によって入力として受信される場所、若しくは、その場所の付近のポイントである。一般的に、選択された部分集合の各信号経路＃１−＃１５は、一つのチップから一方の端に出力信号を受信し、もう一方の端で第２のチップへの入力としてその信号を供給する。
【００５４】
一般的に、利用可能な信号ラインの部分集合は、パッドの移動量と変更経路の長さを最小限に抑えるように選択され、変更経路の長さを抑えることにより、２本以上の経路が交差する可能性が最小限に抑えられる。簡単なシステムから適度に複雑なシステムまでの場合に、この変更は、変更経路を互いに交差させることなく、上部メタライゼーション層で実行され得る。より複雑なシステムの場合、一部のチップにおいて変更経路の間でクロスオーバー（交差）を行うため２レベルのメタライゼーションに対する変更が必要である。ＩＣチップの上部メタライゼーション層を相互連結システム（例えば、担体２０）の設備と合うように変更する概念は、ＩＣチップを変更することはコストの高い提案であり、回避されるべきであるという従来の思想及び実例とは相反する。
【００５５】
以下、図２０を参照して、不規則、非対称的な電子システムに対し信号相互連結を実現する本発明を構成する工程の一例について説明する。チップ５Ｌの上面からの５個の信号“Ａ”−“Ｅ”の出口／入口位置は、丸付きの英字“Ａ”−“Ｅ”によって図示されている。これらの信号は、各担体の経路４２Ｘ及びブリッジ相互連結コネクタ３０の経路４０を介してチップ５Ｒ上の５個の対応した場所につながれる。チップ５Ｒの上面の５個の信号の出口／入口ポイントは、対応した丸付きの英字“Ａ”−“Ｅ”によって表示される。これらのチップは、好ましくは、夫々の担体にフリップチップ装着されているので、信号“Ａ”−“Ｅ”の場所は、チップが担体に装着された場合に担体裏面からチップを通して見たような形で表示されている。信号Ａは信号ライン＃１２を介して発送され、信号Ｂは信号ライン＃１４を介して発送され、信号Ｃは信号ライン＃８を介して発送され、信号Ｄは信号ライン＃６を介して発送され、信号Ｅは信号ライン＃４を介して発送される。信号ライン＃４、＃６、＃８、＃１２及び＃１４は、使用されていない信号ラインと明瞭に区別されるように太線で図示されている。変更経路４４Ｌ及び４４Ｒは、各チップ５Ｌ及び５Ｒのメタライゼーション層（好ましくは、最後のメタライゼーション層）に形成され、各信号Ａ−Ｅを、チップ表面上の出口ポイントから、適切な信号ライン（例えば、信号ライン＃４、＃６、＃８、＃１２及び＃１４）に接続するＩＣチップ上の信号パッドに発送する。オンチップ経路４４Ｌ及び４４Ｒは、図２０に破線で示されている。図２１には、参考のため２個のチップ上の経路＃１−＃１５の端の場所が示されている。
【００５６】
信号ライン＃１−＃１５のすべてが使用されるわけではなく、各信号Ａ乃至Ｅは、（１層のメタライゼーション層だけが変更された場合）選択された信号ラインがＩＣチップメタライゼーション層内の別の信号に対する経路と交差しない限り、信号ライン＃１−＃１５の中の何れかの信号ラインを介して発送される。一般的に、信号Ａ−Ｅは、経路４４Ｌ及び４４Ｒの全長を最小限に抑えると共に、経路４４Ｌ及び４４Ｒを同一金属層内で互いに交差させない信号ライン＃１−＃１５の部分集合を用いて発送される。同一金属層内のこのような交差は、２個の信号の意図しない電気接続を生じさせる。経路４４Ｌ及び４４Ｒの全長を最小限に抑えることにより、交差の可能性が低減される。交差を回避できない場合、一方の信号を迂回させるため第２の層がカスタム化され、或いは、バイアポイントを除いて誘電性層によって分離された第２のカスタム金属層が最後の金属層の上に追加される。
【００５７】
経路４４Ｌ及び４４Ｒの全長を最小限に抑える経路の部分集合を決定若しくは計算するための多数の方法が存在する。以下にその中の一つの方法を説明する。各信号Ａ乃至Ｅに対し、各信号ライン＃１−＃１５毎に経路４４Ｌ及び４４Ｒの長さが最小マンハッタン配線距離（すなわち、Ｘ＋Ｙ距離）を用いて計算される。この長さは、経路４４Ｌに対しＬL  と表され、経路４４Ｒに対しＬR  と表され、二つの長さの合計は、合成長さＬC  （ＬC  ＝ＬL  ＋ＬR  ）として表記される。各信号毎に、最短合成長を有する所定のＪ個の信号ラインは、識別され、最短長に従ってソートされる。一例として、信号Ａ−Ｅに対し最短合成さを有する５個の信号ライン（Ｊ＝５）が、相対単位で表された合成長と共に以下の表１に与えられる。
【表１】
2008124520.tif 000003
【００５８】
最小合計経路長を有するラインの組は、列内に重複したライン番号が存在しない限り、列１に現れる。信号ラインの組に対する全経路長ＬT  は集合内の対応した合成長ＬC  の合計として定義される。表１の列１には重複がなく、２６．５相対単位の全経路長ＬT  を有する。列２に対する全経路長は３３．５相対単位であり、列５に対する全経路長は４５．５相対単位である。比較として、経路長の量を最大化する集合は９３相対単位の全経路長を有する。
【００５９】
列１に重複したエントリが存在する場合（すなわち、単一の信号ラインが信号Ａ−Ｅの中の２個の信号に対し最短である場合）、重複したエントリの中の一方は、列１には存在しない右隣の列の（同一行の）エントリによって置換される。重複は両方共に置換可能であり、一方の置換は、もう一方の置換よりも全経路長を短くさせる。一例として、列３は信号Ｄと信号Ｅに対して重複した信号ライン＃３を有する。説明の都合上、列１及び列２が無く、選択処理は列３から開始される場合を考える。このとき、信号Ｄに対する重複は、列４からのライン＃２によって置換可能であり、信号Ｅに対する重複は、列４からのライン＃９によって置換可能である。代替としてライン＃２を使用した方が、全経路長は（相対単位で４．５単位、４．５＝１０．５−６．０だけ）短くなる。列１からの選択と、重複したエントリの置換とを反映した最終的な選択結果を保持するため、最終列、列０をこの表１に追加してもよい。
【００６０】
明らかに、計算された列数Ｊは、列１の重複エントリの最大予測数に一致するように選択されるべきである。慎重なステップとして、Ｊは、起こり得る最大の重複数である信号の数と一致するよう選択してもよい。
【００６１】
信号ラインの組が選択された後、チップ５Ｌ及びチップ５Ｒ上の経路４４Ｌ及び４４Ｒに対する厳密なレイアウトを決定するため従来の経路配線プログラムを利用することができる。この配線プログラムは、勿論、１組の信号に対し実行され、或いは、各チップには最大４個までのチップが隣接するので最大４組までのチップの信号のすべての組に対し実行してもよい。
【００６２】
表１に示された情報は、重複した列エントリに対し代用信号ラインを与えるだけではなく、配線プログラムが他の信号ラインとの配線競合を見つけた場合に、信号に対する格付けされた代替配線選択結果のリストを与える。代替選択結果を準備することにより、このような競合を容易に解消できるようになる。
【００６３】
選択された信号ラインの組（すなわち、列０）は、２個のチップの中の一方で全経路長ＬT  を非常に大きくさせる可能性があり、配線プログラムによって信号を、「稠密」チップと呼ばれるそのチップ上に配線させることがより難しくなる。これは、数学的に、
ΣＬL  ≫ΣＬR 
若しくは、
ΣＬL  ≪ΣＬR 
のように表現される。式中、総計は列０の信号に対して行われる。不均衡が大きい場合、例えば、稠密チップが全経路長の７５％以上を占める場合、割合を５０％まで低下させる代替選択肢を見つけるため列２が検査される。この代替選択肢を使用することによりＬT  は増加する傾向がある。しかし、担体２０の典型的な実装例の場合、２個の隣接したチップの間の信号ラインの数は１００を超過し、多数の実装例では４００を超え、これにより、列１のエントリと列５のエントリとの間の経路長ＬC  の平均的な差は、非常に小さくなる。したがって、典型的なシステムの場合に、代替選択肢を使用することによって生じるＬT  の増加は小さい。列２乃至５（或いは列６以上）は、稠密チップ上の全経路長を減少させる代替選択を見つけるため調べられる。稠密チップ上の経路長を最も減少させ、ＬT  を殆ど増加させない代替選択肢が選ばれる。代替選択肢が別の信号のため使用するものとして既に列０に現れている場合、この代替選択肢を考慮する必要はなく、代替信号ラインを競合する信号に対し選択することが考慮されるので、重複は生じない。この代替信号は不平衡さを増加させない信号でなければならない。
【００６４】
図８及び２０に示された担体２０に対する配線パターンの例において、隣接したチップに進入する信号経路４２Ｘは、ＩＣチップ領域の半分までしか延ばされていない。例えば、チップ５Ｒに対する信号Ｅのように、この領域の外側に幾つかの信号が存在する場合、特に、３個以上の隣接したチップが拡張性のオンチップ経路を必要とする場合、ＩＣチップ上の一つのカスタム金属層しか使用しないすべての信号に対しオンチップ経路をうまく配線することは不可能である。この問題は、ＩＣチップ上の第２のカスタム金属層を使用することによって容易に取り扱われる。また、この問題は、ＩＣチップの両側に信号経路４２Ｘの終端を分布させる担体２０内の異なる配線パターンを使用することによって取り扱われる。他のアプローチとして、システム内のチップが未だレイアウト、若しくは、製作されていない場合、信号源を選択された経路の端により良く一致させるためチップレイアウトが行われ得る。
【００６５】
各チップ上で１層以上のメタライゼーション層をカスタム化することにより２個の隣接したチップの間で信号を発送する種々の方法を説明したので、次に、システムのチップを相対的に配置する一般的な方法を説明する。
【００６６】
ステップ１：各チップと他のチップとの間に接続される信号の数がカウントされる。Ｎチップの場合、Ｎ（Ｎ−１）／２個がカウントされる。このカウントは、一般的に、ＳＣX,Y  のように表記され、ＸはＸ番目のチップ、ＹはＹ番目のチップを表わす。各カウントＳＣX,Y  は２個のチップＸ及びＹと関連付けられ、ＳＣX,Y  はＳＣY,X  と同じである。例えば、４チップシステムは、６個の信号カウント：ＳＣ1,2  、ＳＣ1,3  、ＳＣ1,4  、ＳＣ2,3  、ＳＣ2,4  及びＳＣ3,4  を有する。
【００６７】
ステップ２：カウントＳＣX,Y  は大きさの減少する順番に並べられる（ソートされる）。
【００６８】
ステップ３：カウントＳＣX,Y  と関連した２個のチップＸ及びＹの各チップに対し、カウント内のＸ及びＹチップ上の信号の入口ポイント及び出口ポイントが決定される。例えば、信号Ａ乃至信号Ｅの入口ポイント及び出口ポイントは、図２０に丸付きの英字Ａ乃至Ｅで示されている。図２２には、チップの間を通る信号の入口ポイント及び出口ポイントが円形○で表された２個のチップＸ及びＹの例が示されている。同図において、ポイントの場所は、チップが担体にフリップチップ装着されたときに、裏面からチップを透視したときの見え方で示されている。典型的なＩＣチップの場合に、入口ポイント及び出口ポイントは、パッドメタライゼーション層の直ぐ下にある金属及び／又はポリ層に設けられる。
【００６９】
ステップ４：最大のチップ間信号カウントＳＣと関連した２個のチップは、隣接したチップ担体に割り当てられる。この最初の２個のチップは、付加的なチップが残りの利用可能なチップ側で追加される第１のチップクラスタの始まりである。最初の２個のチップの相対的な向きの決め方には１６通りの方法がある。２個のチップの向きを決める一つの一般的な方法によれば、実現可能な向き毎に全合成経路長が計算され、最小の合成経路長を与える向きが選択される。２個のチップが最小の合成経路長を与える向きに配置された場合、対向する２個のチップの側面は境界辺と呼ばれる。
【００７０】
チップの向きを決める第２の方法として、あまり汎用的ではないが、容易に計算できる方法によれば、カウントＳＣX,Y  に対する信号位置の集まりに最も近い各チップＸ及びＹの側面が決定され、そのカウントに対する境界辺と呼ばれる。この決定は、殆どの場合に視覚的な検査によって行われ、入口ポイントと出口ポイントの重心を計算し、重心に最も近い側面を見つけることよっても実現可能である。重心計算は、直交平面の原点をチップの中心に割り当て、各場所のＸ及びＹの値を決め、平均Ｘ値及び平均Ｙ値を計算することによっても行われる。上記の２個の平均値に最も近い側面は境界辺である。図２２において、重心は、各チップ上でプラス＋の記号によって示され、各チップの四方の側面は対応した番号１乃至４によって示されている。チップＸに対し、境界辺は側面３であり、チップＹに対する境界辺は側面２である。図２２では、重心から境界辺をより簡単に見つけることができるように仮想的な対角線が各チップの上に重ねられている。対角線は、コンピュータが境界辺を決めるための簡単な計算方法を提供する。２個のチップは、境界辺が互いに対向するように夫々のチップ担体内で向きが決められる。すなわち、境界辺は互いに最も接近する。この向きは、図２２のチップの境界辺が互いに対向するように配置されている図２３に概略的に示されている。この方法は、図８及び２０に示された担体の例のように、担体２０の隣接したチップへの経路端が隣接したチップに最も接近した側面付近に集められているときに、特に、有効であり、かつ、簡単に計算できる。
【００７１】
ステップ５：２番目に大きいカウントＳＣと関連した２個のチップは、ステップ４で第１のカウントから得られたチップと同じ方法で互いに隣接させて配置あれる。２番目に大きいカウントの２個のチップがステップ４で得られた２個のチップと異なる場合、第２のチップクラスタが形成され、この第２のチップクラスタは、通常、すべてのチップが配置された後に１個以上の残りのチップによって第１のチップクラスタとリンクされる。２番目に大きいカウントのチップの中の一つのチップがステップ４で配置されたチップと同一である場合、このペアは、第１のチップクラスタに追加されるべき配置されていないチップを一つしかもたない。この場合、先に配置されたチップの境界辺がステップ４で既に選択されていた可能性があり、２番目に優れた境界辺が先に配置されたチップに対し選択される。ステップ２で行われたように信号カウントを降下順に並べることにより、境界辺が先に配置されたチップによって得られている可能性は最小限に抑えられる。
【００７２】
ステップ６：ステップ５の処理が残りの信号カウントＳＣに対し降下順に反復的に行われる。殆どの場合に、未だ配置されていないチップがチップクラスタの一つに追加される。一部の場合に、所定の信号カウントＳＣの２個のチップは、異なるチップクラスタに既に配置されている可能性があり、この場合に、２個のチップクラスタは１個のチップクラスタに併合されるべきである。２個のクラスタは、２個のクラスタからのチップが同じ物理的位置に関して競合しないように適合的に併合される。クラスタは、併合が生じる２個のチップの境界辺で試験的に接合される。このときの２個のチップは併合チップと呼ばれ、異なるクラスタからのチップが同じ物理的位置に割り当てられていないかどうかが検査される。試験的な接合の一例は図２４に示され、同図において、第１のクラスタはチップ１乃至チップ４により構成され、第２のクラスタはチップ５乃至７により構成されチップ４とチップ７の間の試験的な接合が破線の矢印で示されている。競合がない場合、このステップは、後述するステップ７に進む。競合がある場合、併合チップに対し別の境界辺の組が選択され、競合検査が再び行われる。図２４に示された例の場合に、チップ１とチップ５の間の競合と、チップ２とチップ６の間の競合とが存在する。８個の利用可能な代替的な境界辺の組が存在し、その中から選択された２個の代替的な組が図２５及び２６に示されている。図２５では、チップ４に対する元の境界辺が維持され、チップ７に対し新しい境界辺が選択されている。図２６では、逆の選択が行われ、チップ７に対する元の境界辺が維持され、チップ４に対し新しい境界辺が選択される。通常、一方の併合チップは、他方の併合チップよりも多数の信号が接続され、そのチップに対する元の境界辺の指定を維持する方が良い。例えば、チップ４がチップ７よりも多数の信号と接続されている場合、図２５に示された構造の方が図２６に示された構造よりも好まれる。
【００７３】
併合チップに対する代替的な境界辺の選択によって２個のチップクラスタ間の物理的な競合が解消されない場合、一方若しくは両方のチップクラスタ内で先に配置された信号カウントが境界辺に再び割り当てられる。図２７に示された例では、２個のチップクラスが併合チップ１と併合チップ８で併合される。このとき、チップ２とチップ５の間に物理的競合が存在し、チップ１とチップ８に対する境界辺の代替的な組は、チップ８のもう一つの空いている側面を選択する１組しかない。しかし、この代替的な境界辺の組はチップ５とチップ９の間に競合を生じる。この競合は、図２８に示されるようにチップ５とチップ６の境界辺を再割り当てすることによって容易に解消される。また、両方のチップクラスタ内で先に配置された信号カウントは競合を解消させるため再割り当てされる。さらに、先に配置された信号カウントの再割り当ては、特に有利であるならば、併合チップの境界辺の再割り当てと同時に行うことができる。一般的に、最小の値を有する信号カウントＳＣを再割り当てする方がよい。
【００７４】
ステップ６の処理がＳＣカウントの格付けリストの下方に進行すると共に、チップに対し、既に４個の最近接位置が割り付けられている場合が生じ得る。図２９にはそのような場合の一例が示されている。同図では、チップ１０はチップ１の隣に配置されるべきであるが、チップ１の隣接位置には既にチップ２、３、４及び７が割り付けられている。本例の場合に、次に利用可能な開放した場所が選択され、チップ１とチップ１０の間の信号は、隣接したチップ２、３、４及び７の中の少なくとも１個のチップを介して配線される必要がある。チップ１０の配置及び信号のチップ１への配線の多数の可能な形態が図３０に示されている。チップ１及びチップ１０に対する信号カウントＳＣは信号カウント格付けリスト内のかなり下位にあるので、隣接したチップを介して配線されるべき信号の数はかなり少ない。好ましくは、チップ１に関して最低信号カウントを有する隣接したチップがチップ１とチップ１０の間で信号を伝達するため選択される。その理由は、一般的にこのチップは配線の競合を生じさせる可能性が小さいからである。これらの「通過」信号を配線する方法の詳細は、ステップ８に基づいて後述する。図２９及び３０において、種々の信号カウントの格付けは、対応した矢印リンク記号の隣に数値で表示され、例えば、格付け指定“１”は最高の信号カウントを表現する。チップ１に隣接したチップの中で、チップ７がチップ１に関して最低の信号カウントを有し、チップ１０は、次に利用可能な隣接位置においてチップ７の隣に配置される。しかし、付加的なチップをチップ７の隣に配置する必要があるので、処理が信号カウントの格付けリストの下方に進むと共に競合が発生する場合には、他の代替案を見つけ、記録するべきである。図３０には、チップ７の隣への配置を含むチップ０の実現可能な数通りの配置が示されている。チップ４からチップ１に入る信号のカウント（ＳＣ1,4  ）は次に少なく、チップ１０に対し３通りの利用可能な隣接位置を有する。チップ４の上方の利用可能な場所で、チップ１とチップ１０の間の信号は、チップ２並びにチップ４、或いは、それらの組合せを経由して発送される。同様に、チップ４の下方の利用可能な場所において、チップ１とチップ１０の間の信号は、チップ３並びにチップ４を経由して、或いは、両者の組合せを経由して発送される。通過信号を利用するこのアプローチは、２個のチップクラスタの併合に非常に多数のチップ競合が含まれる場合に使用され得る。
【００７５】
ステップ６の処理がＳＣカウントの格付けリストの下位に進むと共に、一つの信号カウントが同一チップクラスタに先に配置された２個のチップの間に生じる場合がある。このような状況の一例は、図２９に示されたチップ４及びチップ６である。チップ４とチップ６の間の信号（ＳＣ4,6  ）は、チップ１、３及び５を介して直接に配線される。また、チップ４とチップ６の間のパスに沿ったチップの向きは、１個以上の境界辺の組を再割り当てすることによって、チップ４及びチップ６を隣接した関係にさせ、或いは、近付けるように変更される。例えば、チップ３及びチップ５用の境界辺に対するリンク＃６は、図３１に示されるように、チップ６をチップ４に近付けるため再割り当てされ、チップ４とチップ６の間の信号はチップ５を経由して発送され、チップ５、３及び１を経由して直列に与えられた配線よりも短い配線を供給する。
【００７６】
ステップ６の終了後、チップが２個以上の分離した回路に含まれない場合に、単一のチップクラスタが得られる。多数の実現可能な解決策が上記のアプローチを実現することにより得られ、最も小型のレイアウトを与えるアプローチが選択される。
【００７７】
ステップ７：選択的なステップとして、レイアウトは、競合を生じない範囲内で、チップクラスタの独立した部分を再構成することにより小型化される。
【００７８】
ステップ８：このチップ構造セットが得られた場合に、チップのメタライゼーション層は、図２０を参照して説明したような従来技術で公知の標準的な配線及びレイアウト処理を用いてシステム内の信号の配線を行うためレイアウトされる。これらの処理は、産業上利用可能な幾つかのソフトウェアプログラムによって実現される。各チップの１層以上のメタライゼーション層（又は、等価的な層）が使用される。好ましくは、通過信号の配線が最初に行われる。その理由は、通過信号の配線が本発明の担体システムによって得られる配線の柔軟性を最も必要とするからである。
【００７９】
通過信号経路の配線について
図３２は、チップ担体２０Ｃの内部パッドアレイ２２Ｃと、隣接した３個の担体２０Ｌ、２０Ｒ及び２０Ｔの内部パッドアレイ２２Ｌ、２２Ｒ及び２２Ｔの平面図である。図３２には、隣接したチップ担体の間で信号を伝達し、中央のチップ担体２２Ｃを通過する３種類の複合経路Ｔ１、Ｌ１及びＲ１の形成が示されている。対応したチップ５Ｃ、５Ｌ、５Ｒ及び５Ｔは、担体２２Ｃ、２２Ｌ、２２Ｒ及び２２Ｔの内部パッドアレイの上に配置される。チップ境界は実質的にパッドアレイ２２の境界に対応するが、常に対応している必要はない。視覚的な分かり易さのため、担体の完全な上面図は他の図面に記載されているので、担体２０Ｃ、２０Ｌ、２０Ｒ及び２０Ｔは破線の外形線によって省略された形式で表示されている。同様に、担体２０Ｃ、２０Ｌ、２０Ｒ及び２０Ｔの間のブリッジコネクタ３０も省略された形式で表示されている。
【００８０】
各複合通過経路Ｔ１、Ｒ１及びＬ１は、チップ担体２０の選択された経路４２Ｘ、４２Ｙと、ブリッジコネクタ３０の選択された経路４０と、チップ５Ｃの１個以上のメタライゼーション層の上に形成された経路とを使用する。例えば、通過信号経路Ｔ１は、左側の担体アレイ２２Ｌの中程のパッドから始まり、担体２０Ｌの担体経路４２Ｘと、ブリッジ経路４０と、担体２０Ｃの担体経路４２Ｘとによって担体アレイ２２Ｃの中程のパッドに繋がれる。複合通過経路Ｔ１は、次に、チップ５Ｃのメタライゼーション層に形成された信号経路４４１に接続され、この信号経路４４１は担体２０Ｃの第２の経路４２Ｘに信号を伝達する。この第２の経路４２Ｘから、複合信号経路Ｔ１は、ブリッジ経路４０及び担体２０上の経路４２Ｘを介してアレイ２２Ｒの中程に渡される。
【００８１】
経路４４１は担体アレイ２２Ｌと２２Ｒとの間で多様な通過信号を供給するためアレイ２２Ｃのパッドの間に構成することが可能である。複合経路Ｔ１の形成に寄与するため、経路４４１はチップ５Ｃ上の能動回路に接続されるべきではない。勿論、複合経路Ｔ１によって伝達される信号が両方のチップ５Ｃ及び５Ｒ上で能動回路に接続されることが意図されている場合、経路４４１はＩＣチップ５Ｃ上の目的の回路に接続するよう構成される。純粋な通過経路の場合、経路４４１は、チップ５Ｃの能動回路（例えば、トランジスタ）の上に重なるとしても、このような能動回路（例えば、トランジスタ）から電気的に隔離される。
【００８２】
同様に、複合経路Ｒ１及びＬ１は、チップ５Ｃ上の対応した経路４４２及び４４３を用いて形成される。経路４４１と同様に、経路４４２及び４４３は、チップ５Ｃの能動回路（例えば、トランジスタ）の上に重なるとしても、この能動回路から電気的に隔離される。
【００８３】
上記の通り、各担体２０Ｌ及び２０Ｒからの信号は、上記の接続構造を用いて担体２０Ｃ上のチップ５Ｃの信号に接続される。このような接続は、複合経路Ｒ１、Ｌ１及びＴ１と共に図３２に記載されている。
【００８４】
上記の構造を使用した場合、チップ担体２０の内部アレイ２２のパッドの数は、集積回路チップによって必要とされるパッドの数を上回り、一般的に２倍、好ましくは３倍、場合によっては４倍以上になる。パッドの数が２倍以上超過することにより、システム全体を構成するための配線接続を選択する際の柔軟性が増大する。略同数の信号パッドと電源パッドを有する担体２０の内部アレイ２２の場合、内部アレイ２２内の信号パッドの数はチップによって必要とされる信号パッドの数を（一般的に上記と同じ倍率で）上回り、内部アレイ２２内の電源パッドの数はチップによって必要とされる電源パッドの数を（一般的に上記と同じ倍率で）上回る。集積回路チップが内部アレイ２２の全面積を占有しない場合、上記の数はチップによって占有される実際の面積に関して決められる。図３３は、システム内で動作するために必要とされる相互連結パッドを具備したチップ５の一例を示す図である。本例の場合、チップ５は、チップ５を保持する担体２０の隣に図示されている。同図からわかるように、担体２０の内部アレイ上のパッドの数はチップによって必要とされるパッドの数の約３倍に達する。また、ＩＣチップ上のパッドの分布は、担体２０の完全なアレイと比較して、不規則であり（すなわち、対称性が無い）。この不規則性は、ＩＣチップのメタライゼーション層の中の１層（好ましくは、最後の層）がシステムの信号ラインの相互連結を実現するようカスタム化されていることに起因する。本発明の相互連結アプローチを使用するシステム内の殆どのＩＣチップは、全部ではないとしても、表面上に不規則なパッドの分布を有する。
【００８５】
図３４は、本発明による汎用的なシステム１００の第２実施例を示す図である。システム１００は第１実施例のシステム１０と類似しているが、以下の点で相違する。第１に、ブリッジコネクタの経路４０とパッド３６及び３７は、変更された主基板１５’を作成するため主基板１５に統合される。経路４０は基板１５内に埋め込まれるが、担体凹部１６の左下コーナーと関連した経路は露出した形で図示されている。他の相違点は、パッドのアレイが相互連結コネクタ６０を接続するため主基板１５’のエッジに形成されている点である。担体２０及びチップ５は、第１実施例と同じように使用、構成されるが、組み立てられた担体は、凹部１６に裏返しに配置され、フリップチップボンディングされる。さらに別の相違点として、内部凹部１１６がチップ５の高さが収容できるように各担体凹部１６内に形成される。担体２０のコーナーにおける電源接続は（フリップチップボンディング処理の場合のように）はんだ接合してもよく、或いは、電源コネクタ５０に使用される板ばね接点は主基板１５’に移してもよい。選択的な相違点として、凹部１６は省略してもよい。
【００８６】
上記の通り、本発明は実施例を参照して説明されているが、本発明の開示に基づいて、本発明の範囲を逸脱することなく種々の置換、変形、適応が可能であることが認められるであろう。また、本発明は、現時点で最も実際的であり、かつ、好ましい実施例であると考えられる事項に関して説明されているが、本発明は開示された実施例に限定されるものではなく、特許請求の範囲の請求項に係る発明の範囲に含まれる種々の変形及び等価的な構成を包含するよう意図されていることに注意する必要がある。
［発明の効果］
担体パッケージと、ＩＣチップ間の相互連結とを設けるためのコストは、平均的な量のテスト及びやり直しが要求される場合にＩＣチップを製造するコストに匹敵し、ときには製造コストを上回ることが認められる。本発明では、ＩＣチップの相互連結メタライゼーション層をカスタム化するコスト、又は、付加的な相互連結メタライゼーション層を形成するコストは、チップ担体及びチップモジュールを備えたカスタム化された配線パターンを作成するコストよりも実質的に低く、ＩＣチップの歩留まりを僅かに増加するだけで実現できることが認められる。カスタム化された配線用介挿部も低価格で使用することができる。本発明では、標準化された相互連結部品の組を使用することにより、マルチチップモジュールを組み立てるコストを削減し、モジュールの歩留まりを増加させ、組立工程を簡単化することにより生産量を増加させ得ることが認められる。特定のシステムによって使用されるべき経路の選択は、少なくとも１個のＩＣチップと、そのＩＣチップが装着された相互連結部品との間の配線パターンをカスタム化することにより実現される。
【００８７】
なお、一部の実施形態を整理すると以下の通りである。
（付記１）  第１の回路のグループと、第２の回路のグループと、第３の回路のグループと、上記回路のグループを相互連結する電気接続部の組とを含む電子システムを別個の集積回路チップから構築するマルチチップモジュールであって、
表面の中心領域に形成され集積回路チップに接続するための複数の第１パッドと、上記表面の周辺領域に形成された複数の第２のパッドと、上記第１のパッドと上記第２のパッドを接続するＸ方向信号ラインの組及びＹ方向信号ラインの組を含む配線パターンとを有する第１のチップ担体と、
表面の中心領域に形成され集積回路チップに接続するための複数の第１パッドと、上記表面の周辺領域に形成された複数の第２のパッドと、上記第１のパッドと上記第２のパッドを接続するＸ方向信号ラインの組及びＹ方向信号ラインの組を含む配線パターンとを有する第２のチップ担体と、
表面の中心領域に形成され集積回路チップに接続するための複数の第１パッドと、上記表面の周辺領域に形成された複数の第２のパッドと、上記第１のパッドと上記第２のパッドを接続するＸ方向信号ラインの組及びＹ方向信号ラインの組を含む配線パターンとを有する第３のチップ担体と、
上記第１の担体と上記第２の担体との間に上記電子システムによって必要とされる電気経路よりも多数の電気経路を準備し、上記第１の担体の多数の上記第２のパッドを上記第２の担体の対応した数の上記第２のパッドに対応した数の電気経路を用いて電気接続する第１の相互連結手段と、
上記第１の担体と上記第３の担体との間に上記電子システムによって必要とされる電気経路よりも多数の電気経路を準備し、上記第１の担体の多数の上記第２のパッドを上記第３の担体の対応した数の上記第２のパッドに対応した数の電気経路を用いて電気接続する第２の相互連結手段と、
上記電子システムの上記第１の回路のグループを含み、上面に形成された対応した相互連結パッドに発送される複数の入力信号及び出力信号を有し、上記相互連結パッドは上記第１の担体の上記第１のパッドの中から選択されたパッドに接続されるよう配置されている上記第１の集積回路チップと、
上記電子システムの上記第２の回路のグループを含み、上面に形成された対応した相互連結パッドに発送される複数の入力信号及び出力信号を有し、上記相互連結パッドは上記第２の担体の上記第１のパッドの中から選択されたパッドに接続されるよう配置されている上記第２の集積回路チップと、
上記電子システムの上記第３の回路のグループを含み、上面に形成された対応した相互連結パッドに発送される複数の入力信号及び出力信号を有し、上記相互連結パッドは上記第３の担体の上記第１のパッドの中から選択されたパッドに接続されるよう配置されている上記第３の集積回路チップとにより構成され、
上記各集積回路チップの上記相互連結パッドへの上記信号の発送、及び、上記各集積回路チップの上記相互連結パッドの配置は、上記電子システムの上記電気接続部を形成するよう選択されている、マルチチップモジュール。
（付記２）  電子システムを別個の集積回路チップから構築するマルチチップモジュールであって、
表面の中心領域に形成され集積回路チップに接続するための複数の第１パッドと、上記表面の周辺領域に形成された複数の第２のパッドと、上記第１のパッドと上記第２のパッドを接続するＸ方向信号ラインの組及びＹ方向信号ラインの組を含む配線パターンとを有し、上記配線パターンは上記中心領域の中心点に関して９０°の回転対称性がある第１のチップ担体と、
表面の中心領域に形成され集積回路チップに接続するための複数の第１パッドと、上記表面の周辺領域に形成された複数の第２のパッドと、上記第１のパッドと上記第２のパッドを接続するＸ方向信号ラインの組及びＹ方向信号ラインの組を含む配線パターンとを有し、上記配線パターンは上記中心領域の中心点に関して９０°の回転対称性がある第２のチップ担体と、
表面の中心領域に形成され集積回路チップに接続するための複数の第１パッドと、上記表面の周辺領域に形成された複数の第２のパッドと、上記第１のパッドと上記第２のパッドを接続するＸ方向信号ラインの組及びＹ方向信号ラインの組を含む配線パターンとを有し、上記配線パターンは上記中心領域の中心点に関して９０°の回転対称性がある第３のチップ担体と、
上記第１の担体の多数の上記第２のパッドを上記第２の担体の対応した数の上記第２のパッドに対応した数の電気経路を用いて電気接続する第１の相互連結手段と、
上記第１の担体の多数の上記第２のパッドを上記第３の担体の対応した数の上記第２のパッドに対応した数の電気経路を用いて電気接続する第２の相互連結手段とにより構成され、
上記第１の相互連結手段及び上記第２の相互連結手段は、第１、第２及び第３のチップの間の接続性を変更することなく置き換えられるように
共通パッド接続性を有する、マルチチップモジュール。
（付記３）  第１の電気経路によって伝達される第１の出力信号を有する第１の集積回路チップ担体と、
上記第１の集積回路チップ担体から隔離され、第２の電気経路によって伝達される第１の入力信号を有する第２の集積回路チップ担体と、
第１の表面と、上記第１の表面の中心領域に形成され、集積回路チップの上面に接続する第１の複数のパッドと、上記第１の表面の周辺領域に形成され、２個以上のブリッジコネクタに接続する第２の複数のパッドと、上記中心領域内の第１のパッドで終端する第１の端及び上記第１の表面の周辺領域で終端する第２の端を具備する第３の電気経路と、上記中心領域内の第２のパッドで終端する第１の端及び上記第１の表面の周辺領域で愁嘆する第２の端を具備する第４の電気経路とを有する第３の集積回路チップ担体と、
上記第１の集積回路チップ担体の上記第１の経路を上記第３の集積回路チップ担体の上記第３の電気経路に電気接続する第５の電気経路を有し、上記第１の集積回路チップ担体と上記第３の集積回路チップ担体の間に延びる第１のブリッジコネクタと、
上記第２の集積回路チップ担体の上記第２の経路を上記第３の集積回路チップ担体の上記第４の電気経路に電気接続する第６の電気経路を有し、上記第２の集積回路チップ担体と上記第３の集積回路チップ担体の間に延びる第２のブリッジコネクタと、
表面に形成された複数のトランジスタと、多数の上記トランジスタの上に重なり、少なくとも一つの誘電性層によって上記トランジスタから絶縁されたメタライゼーション層とを有する集積回路チップとにより構成され、
上記メタライゼーション層は、上記集積回路チップが上記第３の集積回路チップ担体にフリップチップ実装されているときに、上記第３の集積回路チップ担体の上記第１及び第２のパッドに電気接続する第７の電気経路を有し、
上記第７の電気経路は、上記第３の集積回路チップ担体及び上記集積回路チップを介して上記第１の集積回路チップ担体からの上記出力信号を上記第２の集積回路チップ担体の上記入力信号に伝達する、マルチチップモジュール。
（付記４）  集積回路チップを保持する汎用チップ担体であって、
集積回路チップに相互連結する表面と、
上記表面の中心領域に形成され、上記集積回路チップに接続する第１の複数のパッドと、
上記表面の周辺に形成された第２の複数のパッドと、
上記第１のパッドと上記第２のパッドを接続するＸ方向信号ラインの組及びＹ方向信号ラインの組を含み、上記信号ラインは少なくとも一つの誘電性層によって分離された少なくとも二つの別個の導電性層に形成されている配線パターンと、
電源電位及び接地電位を上記中心領域内の選択されたパッドに接続する手段とにより構成され、
上記集積回路チップは上記中心領域の第１の領域の上に重なり、上記第１の領域内のパッドの数は上記集積回路チップ上のパッドの数よりも多い、チップ担体。
（付記５）  １個以上の集積回路チップを保持する汎用チップ担体において、
中心点及び周囲を有する中心領域、周辺部及び上記周辺部の４個のエッジを含み集積回路チップに相互連結する表面と、
上記表面の中心領域に設けられ、上記中心点に関して９０°の回転対称性を有する第１のパターンに配置された４組の内部信号パッドであって、上記内部信号パッドは、上記集積回路チップとの間で信号の伝達を行うことが可能であり、上記内部信号パッドの第１の組の中の少なくとも１０％は上記周囲よりも上記中心点の近くに配置され、上記内部信号パッドの各組は上記中心点に関して９０°回転されたときに別の組のパターンと一致するパターンを有する４組の内部信号パッドの組と、
上記担体の夫々のエッジに配置され、共通パッド配置を有する４組の外部信号パッドの組と、
内部信号パッドの各組を対応した外部信号パッドの各組に接続し、上記対応した内部信号パッドの組と外部信号パッドの組との間に接続性を生じさせる４組の電気経路の組とにより構成され、
電気経路の各組は、上記電気経路の組と対応した内部信号パッド及び外部信号パッドとが９０°回転されたときに、別の電気経路の組として、関連した内部信号パッドと外部信号パッドとの間に同じ接続性を生じさせ、
上記４組の電気経路は、少なくとも１層の誘電性層によって分離された少なくとも２層の別個の導電性層の上に集合的に形成されていることを特徴とする担体。
（付記６）  集積回路チップを保持する汎用チップ担体において、
中心点及び周囲を有する中心領域、周辺部及び上記周辺部の４個のエッジを含み集積回路チップに相互連結する表面と、
上記表面の中心領域に設けられ、上記中心点に関して９０°の回転対称性を有する第１のパターンに配置された４組の内部信号パッドであって、上記内部信号パッドは、上記集積回路チップとの間で信号の伝達を行うことが可能であり、上記内部信号パッドの第１の組の中の少なくとも１０％は上記周囲よりも上記中心点の近くに配置され、上記内部信号パッドの各組は上記中心点に関して９０°回転されたときに別の組のパターンと一致するパターンを有する４組の内部信号パッドの組と、
上記担体の夫々のエッジに配置され、共通パッド配置を有する４組の外部信号パッドの組と、
内部信号パッドの各組を対応した外部信号パッドの各組に接続し、上記対応した内部信号パッドの組と外部信号パッドの組との間に接続性を生じさせる４組の電気経路の組とにより構成され、
電気経路の各組は、上記電気経路の組と対応した内部信号パッド及び外部信号パッドとが９０°回転されたときに、別の電気経路の組として、関連した内部信号パッドと外部信号パッドとの間に同じ接続性を生じさせ、
上記集積回路チップは上記中心領域の中の第１の領域の上に重なり、
上記第１の領域内のパッドの数は上記集積回路上のパッドの数の少なくとも２倍を上回ることを特徴とする担体。
（付記７）  １個以上の集積回路チップを保持する汎用チップ担体において、
中心点及び周囲を有する中心領域、周辺部及び上記周辺部の４個のエッジを含み集積回路チップに相互連結する表面と、
上記表面の中心領域に設けられ、上記中心点に関して９０°の回転対称性を有する第１のパターンに配置された４組の内部信号パッドであって、上記内部信号パッドは、上記集積回路チップとの間で信号の伝達を行うことが可能であり、上記内部信号パッドの第１の組の中の少なくとも１０％は上記周囲よりも上記中心点の近くに配置され、上記内部信号パッドの各組は上記中心点に関して９０°回転されたときに別の組のパターンと一致するパターンを有する４組の内部信号パッドの組と、
上記担体の夫々のエッジに配置され、共通パッド配置を有する４組の外部信号パッドの組と、
内部信号パッドの各組を対応した外部信号パッドの各組に接続し、上記対応した内部信号パッドの組と外部信号パッドの組との間に接続性を生じさせる４組の電気経路であって、上記電気経路の各組は、上記電気経路の組と対応した内部信号パッド及び外部信号パッドとが９０°回転されたときに、別の電気経路の組として、関連した内部信号パッドと外部信号パッドとの間に同じ接続性を生じさせる４組の電気経路の組と、
上記中心点に関して９０°の回転対称性を有する第２のパターンで上記中心領域に上記内部信号パッドと重ならないように配置され、第１の共通電位で互いに電気的に接続され上記第１の共通電位を上記集積回路チップに伝達することができる第１の電源パッドの組と、
上記中心点に関して９０°の回転対称性を有する第３のパターンで上記中心領域に上記内部信号パッド若しくは上記第１の電源パッドの組と重ならないように配置され、第２の共通電位で互いに電気的に接続され上記第２の共通電位を上記集積回路チップに伝達することができる第２の電源パッドの組とにより構成されることを特徴とする担体。
（付記８）  １個以上の集積回路チップを保持する汎用チップ担体において、
中心点及び周囲を有する中心領域、周辺部及び上記周辺部の４個のエッジを含み集積回路チップに相互連結する表面と、
上記表面の中心領域に設けられ、上記中心点に関して１８０°の回転対称性を有する第１のパターンに配置された４組の内部信号パッドであって、上記内部信号パッドは、上記集積回路チップとの間で信号の伝達を行うことが可能であり、上記内部信号パッドの第１の組の中の少なくとも１０％は上記周囲よりも上記中心点の近くに配置され、上記内部信号パッドの各組は上記中心点に関して９０°回転されたときに別の組のパターンと一致するパターンを有する４組の内部信号パッドの組と、
上記担体の夫々のエッジに配置され、共通パッド配置を有する４組の外部信号パッドの組と、
内部信号パッドの各組を対応した外部信号パッドの各組に接続し、上記対応した内部信号パッドの組と外部信号パッドの組との間に接続性を生じさせる４組の電気経路の組と、
上記中心点に関して１８０°の回転対称性を有する第２のパターンで上記中心領域に上記内部信号パッドと重ならないように配置され、第１の共通電位で互いに電気的に接続され上記第１の共通電位を上記集積回路チップに伝達することができ、少なくとも１０％の電源パッドが上記中心領域の上記周囲よりも上記中心点の近くに配置されている第１の電源パッドの組と、
上記中心点に関して１８０°の回転対称性を有する第３のパターンで上記中心領域に上記内部信号パッド若しくは上記第１の電源パッドの組と重ならないように配置され、第２の共通電位で互いに電気的に接続され上記第２の共通電位を上記集積回路チップに伝達することができ、少なくとも１０％の電源パッドが上記中心領域の上記周囲よりも上記中心点の近くに配置されている第２の電源パッドの組とにより構成されることを特徴とする担体。
（付記９）  マルチチップモジュール内の集積回路チップを相互連結する方法において、
集積回路チップに接続するため中心に配置された複数の第１のパッドと、周辺部に配置された複数の第２のパッドと、上記第１のパッドと上記第２のパッドの間の電気相互連結の書き込みパターンとを有する複数の同じタイプのチップ担体を配置し、
上記第２のパッドの中の選択された数のパッドで少なくとも２個の担体を相互連結する複数の担体間接続手段を配置し、
一つ以上の上記担体間接続手段を用いて各チップ担体を少なくとも１個の別のチップ担体と相互連結し、
各チップ担体内の上記第１のパッドの組の中で選択された数のパッドを、対応した集積回路チップ上の対応したパッドの組に接続し、選択された数のパッドと少なくとも１個の集積回路チップとの間にカスタム配線パターンを形成することによって、各集積回路チップへの信号の配線及び集積回路チップの間の信号の配線をカスタマイズするステップを有することを特徴とする方法。
【図面の簡単な説明】
【００８８】
【図１】本発明による汎用マルチチップ相互連結システムの第１実施例の平面図である。
【図２】図１に示された本発明によるシステムの一部の部品の平面図である。
【図３】本発明による電源コネクタの一例の下側面の斜視図である。
【図４】図３に示された本発明による電源コネクタの一例の底面図である。
【図５】本発明によるブリッジ相互連結コネクタの一例の斜視図である。
【図６】図５に示された本発明によるブリッジ相互連結コネクタの可撓性信号層の平面図である。
【図７】図５に示された本発明によるブリッジ相互連結コネクタの断面図である。
【図８】本発明による第１実施例の信号配線パターンを実現する第１実施例の配線経路の組の平面図である。
【図９】図８に示された本発明による配線経路の組及び信号配線パターンを有する担体の一例の断面図である。
【図１０】本発明による第２実施例の信号配線パターンを実現する第２実施例の配線経路の組の平面図である。
【図１１】図８及び９に示された本発明による担体の一例の層の拡大斜視図である。
【図１２】図１１に示された本発明による層から選択された層の平面図である。
【図１３】図１１に示された本発明による層から選択された層の平面図である。
【図１４】本発明による電源パッド及び接地パッドの４通りの対称的な配置例の平面図である。
【図１５】本発明による電源パッド及び接地パッドの４通りの更なる対称的な配置例の平面図である。
【図１６】本発明による電源パッド及び接地パッドの４通りの更なる対称的な配置例の平面図である。
【図１７】本発明による信号パッド、電源パッド及び接地パッドの第２実施例の配置の平面図である。
【図１８】図１７に示された本発明による配置を使用する電源パッド及び接地パッドの４通りの対称的な配置の平面図である。
【図１９】本発明による信号パッド、電源パッド及び接地パッドの第３実施例の配置の平面図である。
【図２０】本発明によるチップ担体間の相互連結経路の形成の例を示す２個の汎用チップ担体の内部パッドアレイとブリッジコネクタの平面図である。
【図２１】本発明に従って２個の担体間に形成された経路の端の場所を示す図２０の２個の隣接したチップ担体の内部パッドアレイの平面図である。
【図２２】本発明に従ってチップの間を伝搬する信号の入口ポイント及び出口ポイントと信号ポイントの中心と示すチップの裏側からみた２個の例示的なチップの平面図である。
【図２３】本発明に従って図２２に示された２個のチップの信号中心が互いに接近するよう再配置された平面図である。
【図２４】本発明による共通チップ配置の競合及び競合の解消を示すチップの種々のレイアウトの平面図である。
【図２５】本発明による共通チップ配置の競合及び競合の解消を示すチップの種々のレイアウトの平面図である。
【図２６】本発明による共通チップ配置の競合及び競合の解消を示すチップの種々のレイアウトの平面図である。
【図２７】本発明による共通チップ配置の競合及び競合の解消を示すチップの種々のレイアウトの平面図である。
【図２８】本発明による共通チップ配置の競合及び競合の解消を示すチップの種々のレイアウトの平面図である。
【図２９】本発明による共通チップ配置の競合及び競合の解消を示すチップの種々のレイアウトの平面図である。
【図３０】本発明による共通チップ配置の競合及び競合の解消を示すチップの種々のレイアウトの平面図である。
【図３１】本発明による共通チップ配置の競合及び競合の解消を示すチップの種々のレイアウトの平面図である。
【図３２】本発明に従って共通チップを通過し隣接したチップ担体の上に端を有する経路の形成を説明するためのチップ担体及び３個の隣接した担体の内部パッドアレイの平面図である。
【図３３】システム内で動作するために必要とされる相互連結パッドを具備したチップの一例を示す図である。
【図３４】本発明による汎用的なシステム１００の第２実施例を示す図である。
【符号の説明】
【００８９】
５    集積回路チップ
１０    汎用マルチチップ相互連結システム
１５    主基板
１６    凹部
１７    アパーチャ
１８    電源プラグ
２０    汎用チップ担体
２２    内部パッドアレイ
２４    外部パッドアレイ
３０    相互連結コネクタ
５０    電源コネクタ
５０’    サイド電源コネクタ
５０”    コーナー電源コネクタ
５１    ねじ留め金具
６０    外部相互連結コネクタ
【図１】
2008124520.tif 000004
【図２】
2008124520.tif 000005
【図３】
2008124520.tif 000006
【図４】
2008124520.tif 000007
【図５】
2008124520.tif 000008
【図６】
2008124520.tif 000009
【図７】
2008124520.tif 000010
【図８】
2008124520.tif 000011
【図９】
2008124520.tif 000012
【図１０】
2008124520.tif 000013
【図１１】
2008124520.tif 000014
【図１２】
2008124520.tif 000015
【図１３】
2008124520.tif 000016
【図１４】
2008124520.tif 000017
【図１５】
2008124520.tif 000018
【図１６】
2008124520.tif 000019
【図１７】
2008124520.tif 000020
【図１８】
2008124520.tif 000021
【図１９】
2008124520.tif 000022
【図２０】
2008124520.tif 000023
【図２１】
2008124520.tif 000024
【図２２】
2008124520.tif 000025
【図２３】
2008124520.tif 000026
【図２４】
2008124520.tif 000027
【図２５】
2008124520.tif 000028
【図２６】
2008124520.tif 000029
【図２７】
2008124520.tif 000030
【図２８】
2008124520.tif 000031
【図２９】
2008124520.tif 000032
【図３０】
2008124520.tif 000033
【図３１】
2008124520.tif 000034
【図３２】
2008124520.tif 000035
【図３３】
2008124520.tif 000036
【図３４】
2008124520.tif 000037