(57)【要約】【課題】スピン分離の際に必要とされる電場勾配に伴って発生する電位差によるスピン分離特性の劣化を補償でき、スピン素子におけるスピン分離度を向上させる。【解決手段】半導体チャンネル２にキャリア注入部３とスピン軌道相互作用空間勾配生成部４が備わり、その構成に電位制御部１が備わる。この電位制御部１を備えることにより、オーミックコンタクトなどのキャリア注入手段によってキャリア注入部３にキャリアを注入し、スピン軌道相互作用空間勾配生成部４により電場勾配を与えたときに発生する電位差を打ち消す。【選択図】図１
2008041714.tif 000002
【特許請求の範囲】
【請求項１】
キャリア注入手段において、キャリアを注入するためのステップと、
半導体チャンネル層において、前記キャリアを伝搬するためのステップと、
一対の対称なゲート電圧印加手段において、前記半導体チャンネル層に前記キャリアの伝搬方向に対して垂直方向に空間的非一様な電界を発生するために前記半導体チャンネル層を所定の角度でもって挟持してゲート電圧を印加するためのステップと、
を有することを特徴とするスピンの分離方法。
【請求項２】
キャリアを注入するためのキャリア注入手段と、
前記キャリアを伝搬するための半導体チャンネル層と、
前記半導体チャンネル層に前記キャリアの伝搬方向に対して垂直方向に空間的非一様な電界を発生するために前記半導体チャンネル層を所定の角度でもって挟持してゲート電圧を印加するための一対の対称なゲート電圧印加手段と、
を備えることを特徴とするスピンフィルタ。
【請求項３】
キャリアを注入するためのキャリア注入手段と、
前記キャリアを伝搬するための半導体チャンネル層と、
前記半導体チャンネル層に前記キャリアの伝搬方向に対して垂直方向に空間的非一様な電界を発生するために前記半導体チャンネル層を所定の角度でもって挟持してゲート電圧を印加するための一対の対称なゲート電圧印加手段と、
して構成されたスピンフィルタを備えることを特徴とするスピントランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体中を伝搬するキャリアのスピン状態を分離するためのスピンの分離方法、スピンフィルタ、スピントランジスタに関するものである。
【背景技術】
【０００２】
従来の構造はゲートもしくはそれに代わる方法において２次元電子ガス（２ＤＥＧ）に非一様な電場勾配を与えてｇ−因子もしくはスピン軌道相互作用の非一様性を利用しスピンを分離するものである（特許文献１、２を参照）。
【０００３】
従来技術の実施の形態におけるデバイス構造を図８〜１０に示す。このデバイスでは図８にあるように、Ｙ字分岐したチャンネルの分岐手前の部分に図９に示すような電場勾配を印加する構造を作ることによって、スピン軌道相互作用の空間変化（特許文献１）、もしくはｇ−因子の空間変化（特許文献２）を利用して異なったスピンを持つ電子の軌道を分離しようとするものである。
【特許文献１】特開２００６−３２５６９
【特許文献２】特開２００６−３２５７０
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の技術ではチャンネル中の電位差によって電荷に対する静電的な力が大きく働くため、スピンの純粋な分離が達成されないことを以下に示す。
【０００５】
先ず、図１０に電位差と電場勾配の関係を模式的に示す。赤と黒の実線は図９に示す半導体チャンネルとバリア部分（カラー部分）におけるそれぞれ右端と左端の伝導帯の模式図であり、図中の番号は図９の各番号に対応している。ゲート５０１による電場勾配印加に伴って両端の伝導体の電場は空間的に差が生じるが（図１０中の点線と破線の傾きの差）、このとき半導体チャンネル部５０４の電位（図１０中の点線と破線の半導体チャンネル部５０４の部分における平均値）にも差が生じている。
【０００６】
スピン軌道相互作用Δα＝５×１０-12ｅＶｍとし電子密度をｎs＝２×１０12ｃｍ-2とするとアップスピンとダウンスピンを持つ電子の感じる有効ポテンシャル差は
【数１】
2008041714.tif 000003
となる。したがってチャンネルの両端の電位差はこれより十分に小さくしておかないとこの電位差によるスピンとは無関係の電子の流れが大きくなるため高いスピン分離は達成できない。実際、図９に示されるように、ゲートによって電場勾配を変化させてΔα＝５×１０-12ｅＶｍを達成するときには同時に電子密度には約
【数２】
2008041714.tif 000004
の変化を伴っている。これはチャンネル中のフェルミ面を一定、有効質量ｍ*＝０．０４とし、２次元電子系の状態密度
【数３】
2008041714.tif 000005
を用いて、伝導帯端の電位差に換算すると
【数４】
2008041714.tif 000006
に相当している。この、両端における電位差は先のスピン軌道相互作用によるポテンシャル差よりも大きい。
【０００７】
この結果は、スピンの違いに依る軌道分離の大きさよりもスピンに依らずに電子の電荷に依って軌道が曲げられる効果のほうが大きいことを意味しており、単純にゲートによって電場勾配を与えてＹ分岐させるだけでは高効率のスピン分離は達成されない。
【０００８】
また、上述の技術に基づいてスピントランジスタも考案されている。図１１にこのスピントランジスタにおける動作特性を示す。このスピントランジスタにおいて、スピン分離度が高いときに矢印の点（ゲート電圧を印加した点）におけるバイアス電圧Ｖ（横軸）に対する折れ曲がりの点付近での特性が重要であり、高効率でのスピン分離が達成されていることがこのスピントランジスタの動作には不可欠であることがわかる。
【０００９】
本発明の解決しようとする課題は、スピン分離の際に必要とされる電場勾配に伴って発生する電位差によるスピン分離特性の劣化を補償し、スピン素子におけるスピン分離度を向上させることにある。
【課題を解決するための手段】
【００１０】
課題を解決するために、請求項１に記載の本発明は、キャリア注入手段において、キャリアを注入するためのステップと、半導体チャンネル層において、前記キャリアを伝搬するためのステップと、一対の対称なゲート電圧印加手段において、前記半導体チャンネル層に前記キャリアの伝搬方向に対して垂直方向に空間的非一様な電界を発生するために前記半導体チャンネル層を所定の角度でもって挟持してゲート電圧を印加するためのステップと、を有する。
【００１１】
また、請求項２に記載の本発明は、キャリアを注入するためのキャリア注入手段と、前記キャリアを伝搬するための半導体チャンネル層と、前記半導体チャンネル層に前記キャリアの伝搬方向に対して垂直方向に空間的非一様な電界を発生するために前記半導体チャンネル層を所定の角度でもって挟持してゲート電圧を印加するための一対の対称なゲート電圧印加手段と、を備える。
【００１２】
また、請求項３に記載の本発明は、キャリアを注入するためのキャリア注入手段と、前記キャリアを伝搬するための半導体チャンネル層と、前記半導体チャンネル層に前記キャリアの伝搬方向に対して垂直方向に空間的非一様な電界を発生するために前記半導体チャンネル層を所定の角度でもって挟持してゲート電圧を印加するための一対の対称なゲート電圧印加手段と、して構成されたスピンフィルタを備える。
【発明の効果】
【００１３】
本発明によれば、スピン分離の際に必要とされる電場勾配に伴って発生する電位差によるスピン分離特性の劣化を補償でき、スピン素子におけるスピン分離度を向上させることができる。
【発明を実施するための最良の形態】
【００１４】
本実施の形態では、電場勾配を与えたときに発生する電位差を打ち消すための構成を備えていることに特徴を有している。この特徴的な構成について、図１に本構成の概念図を説明のために示している。
【００１５】
この図１においては、半導体チャンネル２にキャリア注入部３とスピン軌道相互作用空間勾配生成部４が備わり、その構成に電位制御部１が備わる。この電位制御部１を備えることにより、オーミックコンタクトなどのキャリア注入手段によってキャリア注入部３にキャリアを注入し、スピン軌道相互作用空間勾配生成部４により電場勾配を与えたときに発生する電位差を打ち消していることに特徴を有する。
【００１６】
図２および図３は、実施の形態に係るスピンフィルタの構造を説明するための構成図を示している。図２はスピンフィルタの模式的な外観の上面図を示しており、図３は図２中に示したＡ−Ｂ間における断面構造を説明するための断面図を示している。
【００１７】
この図２には、スピンフィルタを構成するゲート電極５と、ソース電極２５と、ドレイン電極２６と、ドレイン電極２７と、が示されている。また、上向キャリア２０と、下向キャリア２１が示されている。
【００１８】
また、図３には、ゲート電極５の図中Ａ−Ｂにおける断面図であり、キャリアが注入される半導体２次元チャンネル層１４と、第１のゲートコンタクト層１３と、第１のゲート絶縁層１２と、第１のゲート電極１１と、第１のゲートコンタクト層１３と一対になる対称形状で半導体２次元チャンネル層１４を挟んだ反対側に配置された第２のゲートコンタクト層１５と、第２のゲート絶縁層１６と、第２のゲート電極１７と、が示されている。
【００１９】
このような構成による本実施の形態では、傾斜した第１のゲート絶縁層１２を配置することによって第１のゲート電極１１にも物理的な傾斜角度を持たせている。第１のゲート電極１１が傾斜をもって配置されていることに起因して、チャンネル層１４に印加される２次元チャンネル位置における電場に空間的に勾配を与えている。
【００２０】
そして、第１のゲート電極１１による傾斜した電場に伴って生じる空間的な電位の変化を、第２のゲート絶縁層１６により傾斜された第２のゲート電極１７により生じる電場によって打ち消している。
【００２１】
すなわち、この図３に示すスピンフィルタの構造により、第１のゲート電極１１と第２のゲート電極１７をそれぞれ独立に制御して電圧を印加することにより、半導体２次元チャンネル層１４に非一様な（傾斜した）電場を与えたときにおいて、平均電位を一定に保持することができる。
【００２２】
次に、図４に半導体２次元チャンネル１４と、バリア部分における第１のゲートコンタクト層１３と第２のゲートコンタクト層１５とのそれぞれの伝導帯の電位のグラフを示す。第１のゲートコンタクト層１３は図４中の破線で示され、第２のゲートコンタクト層１５は図４中の実線で示されている。
【００２３】
この場合、電場勾配印加の際に生じる半導体２次元チャンネル層１４の平均電位の差が第２のゲート電極１７を配置することによって打ち消されており、点線と実線で示されたそれぞれの電位の平均電位には差がない。したがって、電位差によるスピンにおいて独立な電子の流れは発生せず、高効率にスピンの分離を実行できる。
【００２４】
なお、打ち消しによる平均電位の均等化について以下に詳述する。
【００２５】
まず、表面（第１のゲート電極１１）と裏面（第２のゲート電極１７）のそれぞれのゲートによって挟まれた中央の半導体２次元チャンネル層１４に電場を誘起する場合、半導体２次元チャンネル層１４における電場は
【数５】
2008041714.tif 000007
2008041714.tif 000008
【数６】
2008041714.tif 000009
2008041714.tif 000010
【００２６】
2008041714.tif 000011
【００２７】
これは、第１のゲート絶縁層１２と第２のゲート絶縁層１６によるポテンシャル差を打ち消すため、それぞれの絶縁層の勾配が図５に示すように設定されていることが好ましい。すなわち、両側の絶縁層の傾斜の延長線が半導体２次元チャンネル層１４の延長線上の一点ｆで交わればよいので、本実施の形態ではバリア層（第１のゲート絶縁層１２、第１のゲートコンタクト層１３、第２のゲートコンタクト層１５、第２のゲート絶縁層１６）の材料としてＩｎ０．５２Ａｌ０．４８Ａｓを用いている。また、半導体２次元チェンネル層１４の材料としてＩｎ０．５３Ｇａ０．４７Ａｓを用い、第１のゲートコンタクト層１３と第２のゲートコンタクト層１５と半導体２次元チェンネル層１４の厚みが１０ｎｍとし、第１のゲート絶縁層１２と第２のゲート絶縁層１６の傾斜により出現する三角形の高さが、どちらも２００ｎｍ、ｗ＝５００ｎｍ、Ｌ＝１０００ｎｍとした。
【００２８】
なお、本実施の形態においては表面側の第１のゲート電極１１と裏面側の第２のゲート電極１７には逆方向の電圧を印加し、典型的には裏面電圧として１〜３Ｖ、表面側に−１〜−３Ｖを印加した。
【００２９】
図６は、実施の形態に係るスピントランジスタの一つの例を説明するための構成図を示している。
【００３０】
図６においては、常伝導電極（ソース）１０１と、超伝導電極（ドレイン）１０２と、ゲート電極１０３と、を備えたスピントランジスタの構成が示されている。
【００３１】
また、図７は図６中のＡ−Ｂにおける断面図を示している。この図７には、ゲート電極１０４と、ゲート絶縁層１０５と、ゲートコンタクト層１０６と、半導体２次元チャンネル１０７と、ゲートコンタクト層１０８と、ゲート絶縁層１０９と、ゲート電極１１０と、が示されている。また、スピン分離部である図７に示す構造はすでに説明した実施の形態と同様である。
【００３２】
また、この図６に示す構造において、スピンを空間分離する部分に、すでに説明したものと同様に厚さ方向へ傾斜を持たせたゲート絶縁層１０５、１０９とゲート１０４、１１０の組合わせによって電場勾配印加にともなう電位差を打ち消している。
【００３３】
このような構成により、実施の形態と同様に高効率のスピン分離が達成される。この結果、スピントランジスタ動作において、スピン偏極率を大きく変化させることができるためトランジスタの特性を向上させることができる。
【図面の簡単な説明】
【００３４】
【図１】実施の形態の基本構成を説明するための概念図を示す。
【図２】実施の形態に係るスピンフィルタの構造を説明するための構成図を示す。
【図３】実施の形態に係るスピンフィルタの構造を説明するための構成図を示す。
【図４】実施の形態における電位を説明するためのグラフを示す。
【図５】実施の形態に係るスピンフィルタの構造を説明するための構成図を示す。
【図６】実施の形態に係るスピンフィルタの変形例を説明するための構成図を示す。
【図７】実施の形態に係るスピントランジスタの一つの例を説明するための構成図を示す。
【図８】従来技術におけるスピン分離素子の構造図を示す。
【図９】従来技術におけるスピン分離素子の構造図を示す。
【図１０】従来技術におけるスピン分離素子の構造図を示す。
【図１１】従来技術におけるスピントランジスタの動作特性を示す。
【符号の説明】
【００３５】
１…電位制御部
２…半導体チャンネル
３…キャリア注入部
４…スピン軌道相互作用空間勾配生成部
５…ゲート電極
１１…第１のゲート電極
１２…第１のゲート絶縁層
１３…第１のゲートコンタクト層
１４…半導体２次元チャンネル層
１５…第２のゲートコンタクト層
１６…第２のゲート絶縁層
１７…第２のゲート電極
【図１】
2008041714.tif 000012
【図２】
2008041714.tif 000013
【図３】
2008041714.tif 000014
【図４】
2008041714.tif 000015
【図５】
2008041714.tif 000016
【図６】
2008041714.tif 000017
【図７】
2008041714.tif 000018
【図８】
2008041714.tif 000019
【図９】
2008041714.tif 000020
【図１０】
2008041714.tif 000021
【図１１】
2008041714.tif 000022