(57)【要約】【課題】消費電力の増加や素子の高精度化を招くことなく高フレームレート化、多画素化などの高速動作を実現でき、高分解能、高精度な撮像装置およびカメラを提供する。【解決手段】撮像して得られた信号電荷を画素信号として出力する画素１１と、画素信号の伝送経路ＶＳＬに接続される電流値が可変の電流源１４１と、伝送経路への出力信号に応じた信号に対して信号処理を行い、信号処理結果に応じて前記定電流源の電流値を変化させるように制御する信号処理回路１４２とを有する。【選択図】図３
2008153909.tif 000002
【特許請求の範囲】
【請求項１】
撮像して得られた信号電荷を画素信号として出力する画素と、
前記画素信号の伝送経路に接続される電流値が可変の電流源と、
前記伝送経路への出力信号に応じた信号に対して信号処理を行い、当該信号処理結果に応じて前記定電流源の電流値を変化させるように制御する信号処理回路と
を有する撮像装置。
【請求項２】
前記画素は、
信号電荷を画素信号として前記画素信号出力線に出力するソースフォロワを形成する増幅トランジスタを含み、
前記電流源は、
ゲートが所定のバイアス信号でバイアスされ、ソースが所定電位に対して並列に接続された複数の負苛トランジスタと、
前記負苛トランジスタのドレインと前記伝送経路との間に接続された複数のスイッチと、を有し、
前記信号処理回路は、
前記伝送経路を伝送された画素信号の処理結果に応じて前記電流源のスイッチを選択的オン、オフさせる
請求項１記載の撮像装置。
【請求項３】
前記画素は、
信号電荷を画素信号として前記画素信号出力線に出力するソースフォロワを形成する増幅トランジスタを含み、
前記電流源は、
ソースが所定電位に対して接続された負苛トランジスタと、
前記負苛トランジスタのゲートと異なるバイアス信号の供給線との間に接続された複数のスイッチと、を有し、
前記信号処理回路は、
前記伝送経路を伝送された画素信号の処理結果に応じて前記電流源のスイッチを選択的オン、オフさせる
請求項１記載の撮像装置。
【請求項４】
前記信号処理回路は、
前記伝送経路を伝送された画素信号を積分する積分器と、
前記積分器の出力信号を量子化する量子化器と、
前記量子化器の量子化結果に応じて前記電流源の電流値を変化させるセレクタと、を有する
請求項１記載の撮像装置。
【請求項５】
前記信号処理回路は、
前記伝送経路を伝送された画素信号を積分する積分器と、
前記積分器の出力信号を量子化する量子化器と、
前記量子化器の量子化結果に応じて前記電流源の前記スイッチを選択的にオン、オフさせるセレクタと、を有する
請求項２記載の撮像装置。
【請求項６】
前記信号処理回路は、
前記伝送経路を伝送された画素信号を積分する積分器と、
前記積分器の出力信号を量子化する量子化器と、
前記量子化器の量子化結果に応じて前記電流源の前記スイッチを選択的にオン、オフさせるセレクタと、を有する
請求項３記載の撮像装置。
【請求項７】
前記量子化器は、
前記積分器による積分信号と所定のしきい値とを比較し、比較結果を前記セレクタに出力し、
前記セレクタは、
積分信号がしきい値より大きい場合には前記伝送経路のレベルを下げるように、積分信号がしきい値とより小さい場合には前記伝送経路のレベルを上げるにように、前記電流源の電流値を変化させる
請求項４記載の撮像装置。
【請求項８】
前記量子化器は、
前記積分器による積分信号と所定のしきい値とを比較し、比較結果を前記セレクタに出力し、
前記セレクタは、
積分信号がしきい値より大きい場合には前記伝送経路のレベルを下げるように、積分信号がしきい値とより小さい場合には前記伝送経路のレベルを上げるにように、前記電流源の前記スイッチを選択的にオン、オフさせる
請求項５記載の撮像装置。
【請求項９】
前記量子化器は、
前記積分器による積分信号と所定のしきい値とを比較し、比較結果を前記セレクタに出力し、
前記セレクタは、
積分信号がしきい値より大きい場合には前記伝送経路のレベルを下げるように、積分信号がしきい値とより小さい場合には前記伝送経路のレベルを上げるにように、前記電流源の前記スイッチを選択的にオン、オフさせる
請求項６記載の撮像装置。
【請求項１０】
前記伝送経路は、
前記画素の増幅トランジスタのソースが接続され、かつ、電流源が接続された画素出力信号線を含む
請求項７または８記載の撮像装置。
【請求項１１】
前記伝送経路は、
前記画素の増幅トランジスタのソースが接続された画素出力信号線と、
ゲートが前記画素信号出力線に接続され、ソースが前記電流源に接続されたソースフォロワトランジスタと、を含む
請求項７または８記載の撮像装置。
【請求項１２】
撮像して得られた信号電荷を画素信号として出力する複数の画素が行列状に配列された画素アレイと、
前記画素配列の列配列ごとに対応して配置された複数の画素信号処理部と、を有し、
前記各画素信号処理部は、
前記画素信号の伝送経路に接続される電流値が可変の電流源と、
前記伝送経路への出力信号に応じた信号に対して信号処理を行い、当該信号処理結果に応じて前記定電流源の電流値を変化させるように制御する信号処理回路と、を有する
撮像装置。
【請求項１３】
前記信号処理回路は、
前記伝送経路を伝送された画素信号を積分する積分器と、
前記積分器の出力信号を量子化する量子化器と、
前記量子化器の量子化結果に応じて前記電流源の電流値を変化させるセレクタと、を有する
請求項１２記載の撮像装置。
【請求項１４】
前記量子化器は、
前記積分器による積分信号と所定のしきい値とを比較し、比較結果を前記セレクタに出力し、
前記セレクタは、
積分信号がしきい値より大きい場合には前記伝送経路のレベルを下げるように、積分信号がしきい値とより小さい場合には前記伝送経路のレベルを上げるにように、前記電流源の電流値を変化させる
請求項１３記載の撮像装置。
【請求項１５】
前記伝送経路は、
前記画素の増幅トランジスタのソースが接続され、かつ、電流源が接続された画素出力信号線を含む
請求項１４記載の撮像装置。
【請求項１６】
前記伝送経路は、
前記画素の増幅トランジスタのソースが接続された画素出力信号線と、
ゲートが前記画素信号出力線に接続され、ソースが前記電流源に接続されたソースフォロワトランジスタと、を含む
請求項１４記載の撮像装置。
【請求項１７】
撮像装置と、
前記撮像装置に被写体像を結像する光学系と、を有し、
前記撮像装置は、
撮像して得られた信号電荷を画素信号として出力する複数の画素が行列状に配列された画素アレイと、
前記画素配列の列配列ごとに対応して配置された複数の画素信号処理部と、を有し、
前記各画素信号処理部は、
前記画素信号の伝送経路に接続される電流値が可変の電流源と、
前記伝送経路への出力信号に応じた信号に対して信号処理を行い、当該信号処理結果に応じて前記定電流源の電流値を変化させるように制御する信号処理回路と、を有する
カメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、列並列型のアナログーデジタル変換装置を搭載した撮像装置およびカメラに関するものである。
【背景技術】
【０００２】
列並列型のアナログ−デジタル変換装置を搭載した固体撮像装置は、一般的にはシングルスロープを用いたカウンターランプ型のアナログ−デジタル変換装置を用いた例が多い。
【０００３】
図１は、シングルスロープを用いたカウンターランプ型のアナログ−デジタル変換装置を搭載した撮像装置の構成例を示す図である。
図２は、図１の動作を説明するためのタイミングチャートである。
【０００４】
図１の動作を図２のタイミングチャートに関連付けて説明する。
外部からの光を光電変換により電気信号に変換する単位画素１が格子状に配列された画素アレイ２において、垂直選択回路３により、画素アレイ２のある行が選択させたとする。
その行にある画素から、画素アレイ２の列方向にある垂直信号線ｖｓｌから画素の信号(以下、画素出力信号とする)が出力される。この垂直信号線ｖｓｌは列毎に設けられたコンパレータ４の一方の入力端子(正極側とする)に接続されていて、コンパレータ４のもう一方の入力端子(負極側とする)には別に設けられたクロック信号に応じたアナログ出力が得られるデジタル−アナログ（Ｄ／Ａ）変換装置５の出力信号ｎｓｌｏｐｅが供給されている。
【０００５】
つまり、垂直信号線ｖｓｌの画素出力信号Ｓ１がＤ／Ａ変換装置５の出力信号ｎｓｌｏｐｅより小さい場合はコンパレータ４の出力信号ｎｃｏｍｐｏｕｔはロー（L）レベルになり、垂直信号線ｖｓｌの画素出力信号Ｓ１がＤ／Ａ変換装置５の出力信号ｎｓｌｏｐｅより大きい場合にはコンパレータ４の出力信号ｎｃｏｍｐｏｕｔはハイ（H）レベルになるとする。
【０００６】
このコンパレータ４の出力信号ｎｃｏｍｐｏｕｔはｎビットカウンタ６に入力され、ｎビットカウンタ６はクロック信号ｃｌｋに応じてカウント値を増減させる。図２ではクロックにより値が１ずつ減少している例である。
ｎビットカウンタ６のカウンタ値はリセット信号ｒｓｔで初期値iinitをとり、コンパレータ６の出力信号ｎｃｏｍｐｏｕｔがハイレベルになった時点でカウント値の増減を停止し、そのカウント値を保持している(図２での値i)。
このカウント値はカウンタ６のｎビット出力data[n-1:0]として出力され、他の列のカウンタ出力らと合わせて順次出力される。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
この図１のようなシングルスロープを用いカウンターランプ型のアナログ−デジタル変換装置では、アナログ−デジタル変換の精度を上げようとした場合、変換時間を増加させるか、クロック周波数を増加させなければならないという不利益がある。
たとえば、ｎビットでのアナログ−デジタル変換に要するクロック数は、２ｎ−１サイクルであり、これがｎ＋１ビットに拡張したとすると、２ｎ＋１−１サイクルとほぼ２倍のクロック数が必要になる。
これを実現するには、２倍程度の変換時間を要するか、クロック周波数を２倍程度に増加させなければならず、前者では固体撮像装置の高フレームレート化、多画素化などの高速動作の妨げになり、後者では消費電力の増加や素子の高精度化を招くという不利益があった。
【０００８】
また、このシングルスロープを用いカウンターランプ型のアナログ−デジタル変換装置ではコンパレータのしきい値Ｖｔｈのバラツキやデジタルーアナログ変換装置の出力電圧精度が、アナログ−デジタル変換装置の精度に効いてきてしまうという不利益もある。
つまり、画素からの出力信号が、暗時と明時との差が１Ｖの振幅を持っていたとすると、ｎビットでのアナログ−デジタル変換に対応した精度として、１／ (２ｎ−１) Ｖの精度が必要である。
たとえば、ｎ＝１４ビットとすると１／（２１４−１)＝６１μＶとなり、一般的なコンパレータのＶｔｈバラツキは数ｍＶのオーダーであることを考えると、実現は困難である。
【０００９】
本発明は、消費電力の増加や素子の高精度化を招くことなく高フレームレート化、多画素化などの高速動作を実現でき、高分解能、高精度な撮像装置およびカメラを提供することにある。
【課題を解決するための手段】
【００１０】
本発明の第１の観点の撮像装置は、撮像して得られた信号電荷を画素信号として出力する画素と、前記画素信号の伝送経路に接続される電流値が可変の電流源と、前記伝送経路への出力信号に応じた信号に対して信号処理を行い、当該信号処理結果に応じて前記定電流源の電流値を変化させるように制御する信号処理回路とを有する。
【００１１】
好適には、前記画素は、信号電荷を画素信号として前記画素信号出力線に出力するソースフォロワを形成する増幅トランジスタを含み、前記電流源は、ゲートが所定のバイアス信号でバイアスされ、ソースが所定電位に対して並列に接続された複数の負苛トランジスタと、前記負苛トランジスタのドレインと前記伝送経路との間に接続された複数のスイッチと、を有し、前記信号処理回路は、前記伝送経路を伝送された画素信号の処理結果に応じて前記電流源のスイッチを選択的オン、オフさせる。
【００１２】
好適には、前記画素は、信号電荷を画素信号として前記画素信号出力線に出力するソースフォロワを形成する増幅トランジスタを含み、前記電流源は、ソースが所定電位に対して接続された負苛トランジスタと、前記負苛トランジスタのゲートと異なるバイアス信号の供給線との間に接続された複数のスイッチと、を有し、前記信号処理回路は、前記伝送経路を伝送された画素信号の処理結果に応じて前記電流源のスイッチを選択的オン、オフさせる。
【００１３】
好適には、前記信号処理回路は、前記伝送経路を伝送された画素信号を積分する積分器と、前記積分器の出力信号を量子化する量子化器と、前記量子化器の量子化結果に応じて前記電流源の電流値を変化させるセレクタと、を有する。
【００１４】
好適には、前記信号処理回路は、前記伝送経路を伝送された画素信号を積分する積分器と、前記積分器の出力信号を量子化する量子化器と、前記量子化器の量子化結果に応じて前記電流源の前記スイッチを選択的にオン、オフさせるセレクタと、を有する。
【００１５】
好適には、前記量子化器は、前記積分器による積分信号と所定のしきい値とを比較し、比較結果を前記セレクタに出力し、前記セレクタは、積分信号がしきい値より大きい場合には前記伝送経路のレベルを下げるように、積分信号がしきい値とより小さい場合には前記伝送経路のレベルを上げるにように、前記電流源の電流値を変化させる。
【００１６】
好適には、前記量子化器は、前記積分器による積分信号と所定のしきい値とを比較し、比較結果を前記セレクタに出力し、前記セレクタは、積分信号がしきい値より大きい場合には前記伝送経路のレベルを下げるように、積分信号がしきい値とより小さい場合には前記伝送経路のレベルを上げるにように、前記電流源の前記スイッチを選択的にオン、オフさせる。
【００１７】
好適には、前記伝送経路は、前記画素の増幅トランジスタのソースが接続され、かつ、電流源が接続された画素出力信号線を含む。
【００１８】
好適には、前記伝送経路は、前記画素の増幅トランジスタのソースが接続された画素出力信号線と、ゲートが前記画素信号出力線に接続され、ソースが前記電流源に接続されたソースフォロワトランジスタと、を含む。
【００１９】
本発明の第２の観点の撮像装置は、撮像して得られた信号電荷を画素信号として出力する複数の画素が行列状に配列された画素アレイと、前記画素配列の列配列ごとに対応して配置された複数の画素信号処理部と、を有し、前記各画素信号処理部は、前記画素信号の伝送経路に接続される電流値が可変の電流源と、前記伝送経路への出力信号に応じた信号に対して信号処理を行い、当該信号処理結果に応じて前記定電流源の電流値を変化させるように制御する信号処理回路と、を有する。
【００２０】
本発明の第３の観点のカメラは、撮像装置と、前記撮像装置に被写体像を結像する光学系と、を有し、前記撮像装置は、撮像して得られた信号電荷を画素信号として出力する複数の画素が行列状に配列された画素アレイと、前記画素配列の列配列ごとに対応して配置された複数の画素信号処理部と、を有し、前記各画素信号処理部は、前記画素信号の伝送経路に接続される電流値が可変の電流源と、前記伝送経路への出力信号に応じた信号に対して信号処理を行い、当該信号処理結果に応じて前記定電流源の電流値を変化させるように制御する信号処理回路と、を有する。
【００２１】
本発明によれば、撮像して得られた信号電荷を画素信号に対して信号処理回路により所定の処理が行われる。
そして、信号処理結果に応じて電流源の電流値を変化させるように、換言すれば伝送経路のレベルが制御される。
【発明の効果】
【００２２】
本発明によれば、消費電力の増加や素子の高精度化を招くことなく高フレームレート化、多画素化などの高速動作を実現でき、高分解能、高精度な撮像装置およびカメラを実現することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態を図面に関連付けて説明する。
【００２４】
図３は、本発明の実施形態に係る撮像装置の概略構成を示すブロック図である。
図４は、本発明の実施形態に係る単位画素と画素信号処理部の一構成例を示す図である。
【００２５】
本発増装置１０は、外部からの光を光電変換により電気信号に変換する複数の単位画素１１が行列（マトリクス）状に配列された画素アレイ１２と、画素アレイ１２の所定行を選択して単位画素が接続された複数の駆動線ＤＲＶＬを駆動する垂直選択回路１３と、画素アレイ１２の単位画素の列配列ごとに配線された伝送経路を形成する画素出力信号線ＶＳＬが直接（またはソースフォロワトランジスタを介して）接続された複数の画素信号処理部１４（−１，１４−２、・・・）と、を有している。
【００２６】
単位画素１１は、光電変換を行うフォトダイオード１１１、転送トランジスタ１１２、増幅（アンプ）トランジスタ１１３、リセットトランジスタ１１４、および選択（セレクト）トランジスタ１１５を有する。
【００２７】
フォトダイオード１１１は、入射光をその光量に応じた電荷量の信号電荷（たとえば、電子）に光電変換して蓄積する。
【００２８】
転送トランジスタ１１２は、フォトダイオード１１１のカソードとフローティングノードＮＤ１１１との間にソース、ドレインが接続され、ゲートが転送信号ＴＲが伝搬される転送選択線ＴＲＬに接続されており、導通（オン）することによって、フォトダイオード１１１に蓄積されている信号電荷をフローティングノードＮＤ１１１に転送する機能を有する。
【００２９】
増幅トランジスタ１１３は、ソースが垂直信号線ＶＳＬに接続され、ドレインが選択トランジスタ１１５のソースに接続され、ゲートがフローティングノードＮＤ１１１に接続されている。また、選択トランジスタ１１５のドレインが電源電圧源ＶＤＤに接続され、ゲートが選択線ＳＥＬＬに接続されている。
増幅トランジスタ１１３は、垂直選択回路１３により選択線ＳＥＬＬにハイレベルの選択信号ＳＥＬが印加されて選択トランジスタ１１５がオンすると、フローティングノードＮＤ１１１の電位を垂直信号線ＶＳＬに出力する機能を有する。
【００３０】
リセットトランジスタ１１４は、ドレインが電源電圧源ＶＤＤに接続され、ソースがフローティングノードＮＤ１１１に接続され、ゲートがリセット線ＲＳＴＬに接続され、対直選択回路１３によりリセット線ＲＳＴＬにハイレベルのリセット信号ＲＳＴが印加されるオンし、フローティングゲートＮＤ１１１の電位をリセットする機能を有する。
【００３１】
このような構成を有する単位画素１１１が行列状に配列されて画素領域（撮像領域）が形成され、転送選択線ＴＲＬ、選択線ＳＥＬＬ、およびリセット線ＲＳＴＬの３本は、画素配列の各行ごとに配線されている。
そして、転送選択線ＴＲＬ、選択線ＳＥＬＬ、およびリセット線ＲＳＴＬは、垂直選択回路１３により駆動される。
【００３２】
画素信号処理部１４は、電流源１４１、および信号処理回路１４２を有し、画素アレイ１２からの画素出力信号線ＶＳＬに電流源１４１および信号処理回路１４２が接続され、さらに単位画素１１内のアンプトランジスタ１１３に対して画素出力信号線ＶＳＬを通じて少なくとも一つの負荷ＭＯＳトランジスタＬＴ１、図４の例では、ｎ個の負苛ＭＯＳトランジスタＬＲ１〜ＬＴｎ（ｎは２以上の正の整数）がスイッチングトランジスタＳＷ１〜ＳＷｎを通して選択的に接続され、この負荷ＭＯＳトランジスタの電流駆動量を信号処理回路１４２（量子化器）で信号処理した出力に応じて制御する。
【００３３】
電流源１４１において、負苛ＭＯＳトランジスタＬＴ（１〜ｎ）のゲートはバイアス信号ＶＢＩＡＳの供給線ＶＢＩＡＳＬに接続されており、負苛ＭＯＳトランジスタＬＴ（１〜ｎ）は定電流源としての機能を有する。
負苛ＭＯＳトランジスタＬＴ１のソースが基準電位（本実施形態では接地電位ＧＮＤ）に接続され、ドレインがＭＯＳスイッチ（ＭＯＳトランジスタ）ＳＷ１のソースに接続され、ＭＯＳスイッチＳＷ１のドレインが画素出力信号線ＶＳＬに接続されている。
同様に、負苛ＭＯＳトランジスタＬＴｎのソースが基準電位（本実施形態では接地電位ＧＮＤ）に接続され、ドレインがＭＯＳスイッチ（ＭＯＳトランジスタ）ＳＷｎのソースに接続され、ＭＯＳスイッチＳＷｎのドレインが画素出力信号線ＶＳＬに接続されている。
ＭＯＳスイッチＳＷ１〜ＳＷｎのゲートが信号処理回路１４２の制御出力に接続されている。
【００３４】
本実施形態の撮像装置１０は、画素信号処理部１４において、信号処理回路１４２の出力であるデジタル値の電流源１４１へのフィードバックを画素信号毎に行うようにして、高精度なアナログ-デジタル変換が実現できるΔΣアナログ−デジタル変換装置と等価な機能を実現している。
具体的には、固体撮像装置に備えられたΔΣ型の列並列型アナログ-デジタル変換装置において、量子化器出力のフィードバックを、画素信号線に接続されているソースフォロアの負荷ＭＯＳの電流値を可変することで実現し、高分解能、高精度な固体撮像装置を実現している。
【００３５】
以下、ΔΣアナログ−デジタル変換装置の基本構成および本実施形態の画素信号処理部１４の特徴的な構成についてさらに詳述する。
【００３６】
図５は、ΔΣアナログ−デジタル変換装置の基本的な構成を示すブロック図である。
【００３７】
ΔΣアナログ−デジタル変換装置２００は、図５に示すように、減算器２０１、積分器２０２、量子化器２０３、デジタル−アナログ変換装置２０４、およびデシメーションフィルタ２０５を有している。
積分器２０２はローパスフィルタ（ＬＰＦ）としての機能を有し、量子化器２０３は量子化雑音を加える機能（微分をし「１」または「０」にするかを決定する機能）を有し、デジタル−アナログ変換装置２０４は微分する機能を有する。
【００３８】
ところで、オーディオ用途や計測器用途など固体撮像装置以外の分野では、高精度を実現するアナログ−デジタル変換装置として、ΔΣアナログ−デジタル変換装置が多く用いられ、１６ビットを越える変換精度を実現している。
このΔΣアナログ-デジタル変換装置２００は、図５に示すように、基本的に積分器２０２と量子化器２０３を有し、アナログ入力から量子化器２０３の出力をデジタル−アナログ変換装置２０４でデジタル-アナログ変換したフィードバック信号を減算器２０１で減算した後、これを積分器２０２で積分し、さらに量子化器２０３で量子化した信号をデシメーションフィルタ２０５でデシメーションすることで得るものである。
このΔΣアナログ−デジタル変換装置２００では高精度なアナログ-デジタル変換が実現できるが、これを固体撮像装置に適応しようとすると、デジタル値のフィードバックが画素信号毎に行う必要があり、その実現が困難である。
【００３９】
そこで、本実施形態においては、前述のようなフィードバックを、単位画素１１内に設けられた増幅トランジスタと組み合わせてソースフォロア回路を形成するＭＯＳトランジスタ（本実施形態ではｎチャネルＭＯＳ）で構成された定電流源を備え、ソースフォロア回路の出力もしくはその出力を用いた後段の信号処理回路１４２の出力によって、定電流源の電流値を変化させることで実現している。
【００４０】
図４の画素信号処理部１４は、前述したように、画素からの画素出力信号線ＶＳＬに、信号処理回路１４２が接続され、さらに単位画素１１内のアンプトランジスタ１１３に対して画素出力信号線ＶＳＬを通じて負荷ＭＯＳトランジスタＬＴ１〜ＬＴｎがスイッチングトランジスタ（ＭＯＳスイッチ）ＳＷ１〜ＳＷｎを介して接続されるように構成され、この負荷ＭＯＳトランジスタの電流駆動量を信号処理回路１４２の量子化器の出力に応じて制御する。
すなわち、図４の画素信号処理部１４においては、負荷ＭＯＳトランジスタＬＴ１〜ＬＴｎと画素出力信号線ＶＳＬとの間にＭＯＳスイッチＳＷ１〜ＳＷｎを配置し、このＭＯＳスイッチＳＷ１〜ＳＷｎをオン（ＯＮ）／オフ（ＯＦＦ）することで、等価的に画素出力信号線ＶＳＬに接続される負荷ＭＯＳトランジスタＬＴの数を変化させている。
【００４１】
このとき、負荷ＭＯＳトランジスタＬＴによる垂直信号線ＶＳＬの変化を示す下記式１より、負荷ＭＯＳトランジスタＬＴの電流駆動量をIloadとした場合により、画素信号VPIXELに対して、アンプトランジスタ１１３のしきい値VTHを含んだ電圧VPIXEL- VTHに対し、電流駆動量Iloadが変化するため、結果的に量子化器の出力をフィードバックすることができる。
【００４２】
【数１】
2008153909.tif 000003
【００４３】
ここで、μはキャリアの移動度を、Ｃｏｘは単位面積当たりのゲ−ト容量を、Ｗはゲ−ト幅を、Ｌはゲ−ト長を、それぞれ示している。
【００４４】
図６は、本発明の実施形態に係る画素信号処理部の他の構成例を示す図である。
【００４５】
図６の画素信号処理部１４Ａが図４の画素信号処理部１４と異なる点は、電流源１４１Ａにおいて、一つの負苛ＭＯＳトランジスタＬＴ１とし、この負苛ＭＯＳトランジスタＬＴ１のゲートと第１バイアス信号線ＶＢＩＡＳＬ１との間に第１ＭＯＳスイッチＳＷ１を接続し、負苛ＭＯＳトランジスタＬＴ１のゲートと第ｎバイアス信号線ＶＢＩＡＳＬｎとの間に第１ＭＯＳスイッチＳＷｎを接続し、ＭＯＳスイッチＳＷ１〜ＳＷｎのオン／オフを信号処理回路１４２の出力により制御するように構成したことにある。
【００４６】
すなわち、図６の画素信号処理部１４は、負荷ＭＯＳトランジスタＬＴ１のゲート電圧を信号処理回路１４２の出力により複数のバイアス電圧から選択するものであり、その選択のためにＭＯＳスイッチ（トランジスタ）が接続されていて排他的に選択することで、バイアス電圧を変化させることで負荷ＭＯＳトランジスタＬＴ１の電流駆動量を変化させることができる。
【００４７】
このように、図４や図６の画素信号処理部１４，１４Ａを有する撮像装置１００は、固体撮像装置の画素出力もしくは画素出力を信号処理した画素信号により負荷ＭＯＳトランジスタＬＴの電流駆動量を変化させることで、さらに後段の信号処理に適したオフセット量を画素出力に与えることができる。
また、オフセットを与えることで単位画素１１のアンプトランジスタ１１３と負荷ＭＯＳトランジスタＬＴで構成されるソースフォロア回路がリニア特性である領域で使用できるようにフィードバックがかけることができる。
また、オフセットを変化させることで画素１１のアンプトランジスタ１１３のしきい値ばらつきなど、製造工程でのばらつきをキャンセルさせることができる。
そして、本実施形態によれば、消費電力の増加や素子の高精度化を招くことなく高フレームレート化、多画素化などの高速動作を実現でき、高分解能、高精度な撮像装置を
実現することができる。
【００４８】
以下、より具体的な画素信号処理部の構成例について説明する。
【００４９】
図７は、本発明の実施形態に係る単位画素および画素信号処理部の具体的な第１の構成例を示す図である。
【００５０】
図７において、単位画素１１の構成は図４および図６と同様であり、画素信号処理部１４Ｂの構成が図４および図６の構成に対してより具体的な構成となっている。
すなわち、図７においては、信号処理回路が積分器１４２１、量子化器１４２２、およびセレクタ１４２３を含むΔΣモジュレータ１４２Ｂとして構成されている。
また、電流源１４１Ｂは、図４の構成に対応しており、ここではｎ＝３として、３つの負苛ＭＯＳトランジスタＬＴ１〜ＬＴ３、並びに３つのＭＯＳスイッチＳＷ１〜ＳＷ３を有している。
【００５１】
電流源１４１Ｂにおいて、負苛ＭＯＳトランジスタＬＴ１〜ＬＴ３のゲートはバイアス信号ＶＢＩＡＳの供給線ＶＢＩＡＳＬに接続されており、負苛ＭＯＳトランジスタＬＴ１〜ＬＴ３は定電流源としての機能を有する。
負苛ＭＯＳトランジスタＬＴ１のソースが基準電位（本実施形態では接地電位ＧＮＤ）に接続され、ドレインがＭＯＳスイッチ（ＭＯＳトランジスタ）ＳＷ１のソースに接続され、ＭＯＳスイッチＳＷ１のドレインが画素出力信号線ＶＳＬに接続されている。
同様に、負苛ＭＯＳトランジスタＬＴ２のソースが基準電位（本実施形態では接地電位ＧＮＤ）に接続され、ドレインがＭＯＳスイッチ（ＭＯＳトランジスタ）ＳＷ２のソースに接続され、ＭＯＳスイッチＳＷ２のドレインが画素出力信号線ＶＳＬに接続されている。
同様に、負苛ＭＯＳトランジスタＬＴ３のソースが基準電位（本実施形態では接地電位ＧＮＤ）に接続され、ドレインがＭＯＳスイッチ（ＭＯＳトランジスタ）ＳＷ３のソースに接続され、ＭＯＳスイッチＳＷ３のドレインが画素出力信号線ＶＳＬに接続されている。
そして、ＭＯＳスイッチＳＷ１のゲートがΔΣモジュレータ１４２Ｂの選択制御信号ＩＳＥＬ１の供給ラインに接続され、ＭＯＳスイッチＳＷ２のゲートがΔΣモジュレータ１４２Ｂの選択制御信号ＩＳＥＬ２の供給ラインに接続され、ＭＯＳスイッチＳＷ３のゲートがΔΣモジュレータ１４２Ｂの選択制御信号ＩＳＥＬ３の供給ラインに接続されている。
【００５２】
ΔΣモジュレータ１４２Ｂにおいて、積分器１４１１、量子化器１４２２、およびセレクタ１４２３は、セレクト信号ＨＳＥＬをハイレベルで受けて動作し、クロック信号ＣＬＫに同期して動作する。
【００５３】
積分器１４１１はＬＰＦとして機能を有し、その結果を信号ＳＯＵＴとして量子化器１４２２に出力する。
【００５４】
量子化器１４２２は、所定のしきい値ＶＴＨＬを用いて積分器１４２１の出力信号ＳＯＵＴを量子化し、その結果を信号ＨＳＩＧとしてセレクタ１４２３および図示しない後段のデシメーションフィルタに出力する。
量子化器１４２２は、信号ＳＯＵＴのレベルがしきい値ＶＴＨＬより高い場合には出力信号ＨＳＩＧを「１」に設定し、信号ＳＯＵＴのレベルがしきい値ＶＴＨＬより低い場合には出力信号ＨＳＩＧを「０」に設定する。
【００５５】
セレクタ１４２３は、量子化器１４２２の出力信号ＨＳＩＧの値に応じて、電流源１４１ＢのＭＯＳスイッチＳＷ１〜ＳＷ３のオン／オフを制御するための選択制御信号ＩＳＥＬ１，ＩＳＥＬ２，ＩＳＥＬ３のレベルをハイレベル（Ｈ（または１））かローレベル（Ｌ（または０））に設定する。
【００５６】
図８は、本実施形態に係るΔΣモジュレータ１４２Ｂのセレクタにおける量子化器出力と選択制御信号の設定との関係を示す図である。
【００５７】
本実施形態において、セレクタ１４２３は、図８に示すように、初期状態では２つの選択制御信号ＩＳＥＬ１およびＩＳＥＬ２をハイレベル（Ｈ）に設定し、選択制御信号ＩＳＥＬ３をローレベル（Ｌ）に設定する。
この初期状態時には、電流源１４１ＢのＭＯＳスイッチＳＷ１，ＳＷ２がオンし、ＭＯＳスイッチＳＷ３がオフする。したがって、負苛ＭＯＳトランジスタＬＴ１，ＬＴ２が画素出力信号線ＶＳＬに対して並列に接続されており、２つの電流源がソースフォロワを形成する単位画素のアンプトランジスタ１１３に接続される。すなわち、セレクタ１４２３は、初期状態時には、負苛ＭＯＳトランジスタの電流駆動量を２トランジスタ分となるように選択制御する。
【００５８】
セレクタ１４２３は、図８に示すように、量子化器１４２２の出力が「１」のときは、３つの選択制御信号ＩＳＥＬ１、ＩＳＥＬ２、およびＩＳＥＬ３をハイレベル（Ｈ）に設定する。
この量子化器１４２２の出力が「１」のときは、電流源１４１ＢにＭＯＳスイッチＳＷ１〜ＳＷ３がオンする。したがって、負苛ＭＯＳトランジスタＬＴ１〜ＬＴ３が画素出力信号線ＶＳＬに対して並列に接続されており、３つの電流源がソースフォロワを形成する単位画素のアンプトランジスタ１１３に接続される。すなわち、セレクタ１４２３は、量子化器１４２２の出力が「１」のときは、負苛ＭＯＳトランジスタの電流駆動量を３トランジスタ分となるように選択制御する。
【００５９】
セレクタ１４２３は、図８に示すように、量子化器１４２２の出力が「０」のときは、１つの選択制御信号ＩＳＥＬ１をハイレベル（Ｈ）に設定し、２つの選択制御信号ＩＳＥＬ２およびＩＳＥＬ３をローレベル（Ｌ）に設定する。
この量子化器１４２２の出力が「０」のときは、電流源１４１ＢにＭＯＳスイッチＳＷ１がオンし、ＭＯＳスイッチＳＷ２，ＳＷ３がオフする。したがって、負苛ＭＯＳトランジスタＬＴ１が画素出力信号線ＶＳＬに対して並列に接続されており、１つの電流源がソースフォロワを形成する単位画素のアンプトランジスタ１１３に接続される。すなわち、セレクタ１４２３は、量子化器１４２２の出力が「０」のときは、負苛ＭＯＳトランジスタの電流駆動量を１トランジスタ分となるように選択制御する。
【００６０】
このような構成を有する画素信号処理部１４Ｂにおいては、画素出力信号線ＶＳＬからの出力がΣΔモジュレータ１４２Ｂを構成する積分器１４２１の入力に加えられ、その出力信号ＳＯＵＴが量子化器１４２２に入力される。量子化器１４２２により量子化された画素出力信号は信号ＨＳＩＧとして後段のデシメーションフィルタへ入力されるのと同時並列的に、セレクタ１４２３を通じて負荷ＭＯＳトランジスタの駆動量を制御することでフィードバックさせ、ΔΣアナログ-デジタル変換器を実現させている。
【００６１】
図９は、図７の画素信号処理部の動作を説明するためのタイミングチャートである。
【００６２】
セレクト信号ＨＳＥＬがハイレベルに切り替わる前の初期状態時には、セレクタ１４２３が２つの選択制御信号ＩＳＥＬ１およびＩＳＥＬ２をハイレベル（Ｈ）に設定し、選択制御信号ＩＳＥＬ３をローレベル（Ｌ）に設定する。これにより、電流源１４１ＢのＭＯＳスイッチＳＷ１，ＳＷ２がオンし、ＭＯＳスイッチＳＷ３がオフする。すなわち、セレクタ１４２３は、初期状態時には、負苛ＭＯＳトランジスタの電流駆動量を２トランジスタ分となるように選択制御する。
ここで、セレクト信号ＨＳＥＬがハイレベルに切り替わると、積分器１４２１、量子化器１４２２、セレクタ１４２３が動作し始め、積分器１４２１の出力信号ＳＯＵＴに応じて(図９中のＳＯＵＴの点線が量子化器のしきい値ＶＴＨＬを示している)、量子化器１４２２の出力信号ＨＳＩＧが変化する。
この信号ＨＳＩＧを受け、セレクタ１４２３は１クロック後に量子化器１４２２の出力信号ＨＳＩＧが＋１の場合には画素出力信号線ＶＳＬのレベルを下げるように、３つの選択制御信号ＩＳＥＬ１、ＩＳＥＬ２、およびＩＳＥＬ３をハイレベル（Ｈ）に設定する。これにより、電流源１４１ＢのＭＯＳスイッチＳＷ１〜ＳＷ３がオンする。すなわち、セレクタ１４２３は、量子化器１４２２の出力が「１」のときは、負苛ＭＯＳトランジスタの電流駆動量を３トランジスタ分となるように選択制御する。
一方、セレクタ１４２３は、量子化器１４２２の出力信号ＨＳＩＧが０の場合には画素出力信号線ＶＳＬのレベルを上げるように、１つの選択制御信号ＩＳＥＬ１のみをハイレベル（Ｈ）に設定する。これにより、電流源１４１ＢのＭＯＳスイッチＳＷ１のみがオンする。すなわち、セレクタ１４２３は、量子化器１４２２の出力が「０」のときは、負苛ＭＯＳトランジスタの電流駆動量を１トランジスタ分となるように選択制御する。
以上のフィードバックによりΔΣアナログ-デジタル変換器を実現させている。
【００６３】
以上のように、図７の構成によれば、ΔΣアナログ-デジタル変換器が実現でき、高精度なアナログ-デジタル変換器を搭載した固体撮像装置が、列並列型で実現できる。
【００６４】
なお、図７の構成例では、積分器は１次であり、量子化器は１ビットであるが、積分器の次数や量子化器のビット数に応じて、セレクタや制御する負荷ＭＯＳトランジスタの数を変化させれば良い。また、積分器の構成がスイッチトキャパシタ型やＲＣ型のいずれでもかまわない。
【００６５】
図１０は、本発明の実施形態に係る単位画素および画素信号処理部の具体的な第２の構成例を示す図である。
【００６６】
図１０の第２の構成例が図７の構成例と異なる点は、画素出力信号線ＶＳＬの出力を一旦別の伝送経路の一部となるＭＯＳトランジスタ１５で形成されるソースフォロワ１５Ｓで受け、そのソースフォロワ１５Ｓに電流源１４２Ｂを接続し、ソースフォロワ１５Ｓの負苛ＭＯＳトランジスタの電流駆動量を変化させるようにしたことにある。
【００６７】
具体的には、ＭＯＳトランジスタ１５のソースが電流源１４２ＢのＭＯＳスイッチＳＷ１〜ＳＷ３を形成するＭＯＳトランジスタのドレインに共通に接続され、ドレインが電源電圧源ＶＤＤに接続され、ゲートが画素出力信号線ＶＳＬに接続されている。さらに、電流源として機能するＭＯＳトランジスタ１６のドレインが画素出力信号線ＶＳＬおよびＭＯＳトランジスタ１５のゲートに接続され、ソースが基準電位（本実施形態では接地電位ＧＮＤ）に接続され、ゲートがバイアス信号線ＶＢＩＡＳＬ１１に接続されている。
そして、電流源１４２ＢのＭＯＳスイッチＳＷ１〜ＳＷ３を形成するＭＯＳトランジスタのゲートがバイアス信号線ＶＢＩＡＳＬ１２に接続されている。
【００６８】
このような構成を採用した理由は次の通りである。
通常、画素出力信号線ＶＳＬは画素アレイ１２に対しいわゆる垂直方向（行方向）に配線されるため、多数の画素１１が接続されることになる。
そのため、画素出力信号線ＶＳＬに付く寄生容量が数ｐＦにも及ぶことがある。このため、図４や図６あるいは図７のような負荷ＭＯＳトランジスタの電流駆動量を変化させるとソースフォロア出力のセトリング特性を悪化させてしまう可能性がある。
そのため、画素出力信号線ＶＳＬの出力を一旦別のソースフォロア１５Ｓで受け、そのソースフォロア１５の負荷ＭＯＳトランジスタの電流駆動量を変化させることで、上述したフォードバック処理を実現している。
【００６９】
図１０の構成によれば、寄生素子が画素出力信号線ＶＳＬに接続されているような固体撮像装置においても、ΔΣアナログ-デジタル変換器が実現でき、高精度なアナログ-デジタル変換器を搭載した固体撮像装置が、列並列型で実現できる。
【００７０】
このような効果を有する撮像装置１０，１０Ａ〜１０Ｃは、デジタルカメラやビデオカメラの固体撮像装置に適用することができる。
【００７１】
図１１は、本発明の実施形態に係る撮像装置が適用されるカメラシステムの構成の一例を示す図である。
【００７２】
本カメラシステム３００は、図１１に示すように、撮像デバイス３１０と、この撮像デバイス３１０の画素領域に入射光を導く（被写体像を結像する）光学系、たとえば入射光（像光）を撮像面上に結像させるレンズ３２０と、撮像デバイス３１０を駆動する駆動回路 (ＤＲＶ)３３０と、撮像デバイス３１０の出力信号を処理する画像処理装置(ＰＲＣ)３４０と、を有する。
【００７３】
そして、図１１の撮像デバイス３１０として、前述した撮像装置１０，１０Ａ〜１０Ｃが適用される。
また、駆動回路３３０は、水平シフトレジスタや垂直シフトレジスタ等を駆動するスタートパルスやクロックパルスを含む各種のタイミング信号を生成するタイミングジェネレータ(図示せず)を有し、所定のタイミング信号で撮像デバイス３１０を駆動する。
【００７４】
本カメラシステム３００によれば、前述した実施形態の効果と同様の効果を得ることができ、消費電力の増加や素子の高精度化を招くことなく高フレームレート化、多画素化などの高速動作を実現でき、高分解能、高精度なカメラを実現することが可能である。
【図面の簡単な説明】
【００７５】
【図１】シングルスロープを用いたカウンターランプ型のアナログ−デジタル変換装置を搭載した撮像装置の構成例を示す図である。
【図２】図１の動作を説明するためのタイミングチャートである。
【図３】本発明の実施形態に係る撮像装置の概略構成を示すブロック図である。
【図４】本発明の実施形態に係る単位画素と画素信号処理部の一構成例を示す図である。
【図５】ΔΣアナログ−デジタル変換装置の基本的な構成を示すブロック図である。
【図６】本発明の実施形態に係る画素信号処理部の他の構成例を示す図である。
【図７】本発明の実施形態に係る単位画素および画素信号処理部の具体的な第１の構成例を示す図である。
【図８】本実施形態に係るΔΣモジュレータのセレクタにおける量子化器出力と選択制御信号の設定との関係を示す図である。
【図９】図７の画素信号処理部の動作を説明するためのタイミングチャートである。
【図１０】本発明の実施形態に係る単位画素および画素信号処理部の具体的な第２の構成例を示す図である。
【図１１】本発明の実施形態に係る撮像装置が適用されるカメラシステムの構成の一例を示す図である。
【符号の説明】
【００７６】
１０，１０Ａ〜１０Ｃ・・・撮像装置、１１・・・単位画素、１１１・・・フォトダイオード、１１２・・・転送トランジスタ、１１３・・・増幅（アンプ）トランジスタ、１１４・・・リセットトランジスタ、１１５・・・選択トランジスタ、１２・・・画素アレイ、１３・・・垂直選択回路、１４（−１，−２，・・・）、１４Ａ，１４Ｂ・・・画素信号処理部、１４１，１４１Ａ，１４１Ｂ・・・電流源、１４２，１４２Ａ・・・信号処理回路、１４２Ｂ・・・ΔΣモジュレータ、１４２１・・・積分器、１４２２・・・量子化器、１４２３・・・セレクタ、ＶＬＳ・・・画素出力信号線、ＬＴ１〜ＬＴｎ・・・負苛ＭＯＳトランジスタ、ＳＷ１〜ＳＷｎ・・・ＭＯＳスイッチ、１５，１６・・・ＭＯＳトランジスタ、１５Ｓ・・・ソースフォロワ。
【図１】
2008153909.tif 000004
【図２】
2008153909.tif 000005
【図３】
2008153909.tif 000006
【図４】
2008153909.tif 000007
【図５】
2008153909.tif 000008
【図６】
2008153909.tif 000009
【図７】
2008153909.tif 000010
【図８】
2008153909.tif 000011
【図９】
2008153909.tif 000012
【図１０】
2008153909.tif 000013
【図１１】
2008153909.tif 000014