(57)【要約】【課題】実装密度が向上された回路装置およびそれが組み込まれたデジタル放送受信装置を提供すること。【解決手段】本形態の回路装置１０は、上面および下面に配線層が設けられた基材２２から成る配線基板１２と、配線基板１２の上面および下面に配置された半導体素子３４等（第１回路素子）およびパッケージ１４等（第２回路素子）とを具備して差し込み実装される回路装置であり、配線基板１２を貫通して設けた貫通接続部４４を経由して第１回路素子と第２回路素子とが電気的に接続された構成となっている。【選択図】図１
2008140915.tif 000002
【特許請求の範囲】
【請求項１】
第１主面および第２主面に配線層が設けられた配線基板と、
前記第１主面に実装された第１回路素子と、
前記第２主面に実装された第２回路素子とを具備し、差し込み実装される回路装置であり、
前記配線基板を貫通する貫通接続部を経由して前記第１回路素子と前記第２回路素子とが電気的に接続されること特徴とする回路装置。
【請求項２】
前記第１回路素子は半導体素子であり、
前記第２回路素子は、前記半導体素子にクロックを供給する水晶発振子であることを特徴とする請求項１記載の回路装置。
【請求項３】
前記水晶発振子は、前記配線基板の前記第２主面において、前記半導体素子とは重畳しない領域に配置されることを特徴とする請求項２記載の回路装置。
【請求項４】
半導体素子を含む前記第１回路素子が実装される前記第１主面は封止樹脂により被覆され、前記水晶発振子は外部に露出することを特徴とする請求項２記載の回路装置。
【請求項５】
前記第１回路素子は半導体素子であり、
前記第２回路素子は、電源配線と接地配線との間に設けられたバイパスコンデンサであることを特徴とする請求項１記載の回路装置。
【請求項６】
前記バイパスコンデンサの少なくとも一部は、前記配線基板の前記第２主面において、前記半導体素子と重畳する位置に配置されることを特徴とする請求項５記載の回路装置。
【請求項７】
前記第１回路素子は半導体素子であり、
前記第２回路素子は、水晶発振子およびバイパスコンデンサであり、
前記水晶発振子は、前記半導体素子とは重畳しない位置に配置され、前記バイパスコンデンサは前記半導体素子と重畳する位置に配置されることを特徴とする請求項１記載の回路装置。
【請求項８】
実装基板と前記実装基板上に配置された電子部品とから成りデジタル放送の受信信号の復調およびデコートを行って映像信号を生成するデジタル放送受信装置に於いて、
前記電子部品として前記実装基板に差し込み実装される回路装置は、第１主面および第２主面に配線層が設けられた配線基板と、前記第１主面に実装された第１回路素子と、前記第２主面に実装された第２回路素子とを具備し、前記配線基板を貫通する貫通接続部を経由して前記第１回路素子と前記第２回路素子とが電気的に接続されること特徴とするデジタル放送受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置およびデジタル放送受信装置に関し、特に、配線基板の両面に半導体素子を含む回路素子が実装された構成の回路装置およびそれを含むデジタル放送受信装置に関するものである。
【背景技術】
【０００２】
電子機器の小型化および高機能化に伴い、その内部に収納される回路装置においては、多層の配線層を具備するものが主流になっている。図５を参照して、多層基板２０７を有する回路装置を説明する（下記特許文献１）。
【０００３】
ここでは、多層基板２０７の上面に形成された第１の配線層２０２Ａにパッケージ２０５等の回路素子が実装されることで回路装置が構成されている。
【０００４】
多層基板２０７は、ガラスエポキシ等の樹脂から成る基材２０１の表面及び裏面に配線層が形成されている。ここでは、基材２０１の上面に第１の配線層２０２Ａおよび第２の配線層２０２Ｂが形成されている。第１の配線層２０２Ａと第２の配線層２０２Ｂとは、絶縁層２０３を介して積層されている。基材２０１の下面には、第３の配線層２０２Ｃおよび第４の配線層２０２Ｄが、絶縁層２０３を介して積層されている。また、各配線層は、絶縁層２０３を貫通して設けられた接続部２０４により所定の箇所にて接続されている。
【０００５】
最上層の第１の配線層２０２Ａには、パッケージ２０５が固着されている。ここでは、半導体素子２０５Ａが樹脂封止されたパッケージ２０５が、半田等から成る接続電極２０６を介して面実装されている。多層基板２０７の表面には、パッケージ２０５の他にも、チップコンデンサやチップ抵抗等の受動素子や、ベアの半導体素子等が実装されても良い。ここで、多層基板２０７の厚みは、例えば１ｍｍ程度である。
【０００６】
上述した構成の回路装置は、多層基板２０７の下面に形成されたパッド形状の第４の配線層２０２Ｄに半田等の接合材が溶着され、例えばコンピュータやテレビ等のマザーボードに実装される。このような実装形態は一般的に面実装と呼ばれている。しかしながら、面実装を行うと、少なくとも多層基板２０７の平面的な面積が、回路装置の実装に必要とされ、上記したマザーボードの実装密度を向上しづらい問題がある。
【０００７】
この問題を解決する方法の一つとして、基板の端部に外部接続用の電極を設けて、差し込み実装することがあり、この差し込み実装に関する技術事項は例えば下記特許文献２に記載されている。この特許文献２の図１を参照すると、第１のプリント基板２１に切り込み部を設け、この切り込み部に第２のプリント基板４１を差し込み実装している。このような差し込み実装を行うことで、面実装の場合と比較すると、実装に必要とされる面積を低減させることが可能となり、差し込み実装されるマザーボード側の実装密度を向上させることができる。
【０００８】
また、上記した回路装置が組み込まれるセットの一つとして、例えば放送受信装置（テレビジョン）がある。一般的に、回路装置が放送受信装置に組み込まれる場合は、放送受信装置の筐体の内部に収納される基板に、回路装置が実装される。現状のアナログテレビジョンでは、筐体内部において、単層の導電路が形成された紙フェノール等からなる実装基板の上面に、チューナーやコンデンサ等の電子部品が実装されて互いに電気的に接続されている。
【０００９】
一方、近年では映像圧縮技術やデジタル技術の進歩により放送のデジタル化が進んでおり、このデジタル放送では、テレビ放送や音声放送に加え、文字情報や制止画情報などのデータを配信するデータ放送が行われる。地上テレビジョン放送も、いずれはアナログ放送を終了し、デジタル放送に全面的に移行するように計画されている。
【特許文献１】特開２００２−１８２２７０号公報
【特許文献２】特開２０００−３１６１５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
回路装置が内蔵されるデジタル放送受信装置では、データのデコード等の複雑な処理が必要とされるため、組み込まれる画像処理用のＬＳＩは、例えば５００個以上の多数個の電極をその表面に有する。このような多数個のＬＳＩをセットに内蔵される実装基板に直に実装すると、実装基板の表面に形成される配線層を微細なものにする必要があり、さらに、多層の配線層が必要となる。具体的には、例えば６層程度に積層された多層の配線層が必要とされ、セット全体のコスト上昇につながる。
【００１１】
また、上述した特許文献２に記載された技術では、差し込まれる基板側に複数の電子部品が実装されることが記載されているのみであり、多数の電極が表面に形成されたベアのＬＳＩを上記基板に実装することは全く考慮されていない。従って、特許文献２に記載された技術をそのままデジタル放送受信装置に適用させることは困難であった。さらに、この文献に記載された構造では、差込実装される配線の一方の主面のみに電子部品が組み込まれているので、配線密度を向上しがたい問題もあった。
【００１２】
本発明はこのような問題を鑑みて成されたものであり、本発明の主な目的は、実装密度が向上された回路装置およびそれが組み込まれたデジタル放送受信装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の回路装置は、第１主面および第２主面に配線層が設けられた配線基板と、前記第１主面に実装された第１回路素子と、前記第２主面に実装された第２回路素子とを具備し、差し込み実装される回路装置であり、前記配線基板を貫通する貫通接続部を経由して前記第１回路素子と前記第２回路素子とが電気的に接続されること特徴とする。
【００１４】
本発明は、実装基板と前記実装基板上に配置された電子部品とから成りデジタル放送の受信信号の復調およびデコートを行って映像信号を生成するデジタル放送受信装置に於いて、前記電子部品として前記実装基板に差し込み実装される回路装置は、第１主面および第２主面に配線層が設けられた配線基板と、前記第１主面に実装された第１回路素子と、前記第２主面に実装された第２回路素子とを具備し、前記配線基板を貫通する貫通接続部を経由して前記第１回路素子と前記第２回路素子とが電気的に接続されること特徴とする。
【発明の効果】
【００１５】
本発明の回路装置およびデジタル放送受信装置によれば、差込実装される配線基板の第１主面および第２主面に、デジタル放送受信装置を構成する第１回路素子および第２回路素子を実装し、この配線基板を貫通して両回路素子を電気的に接続している。従って、互いに電気的に接続された回路素子が両主面に設けられることで、回路装置の実装密度を向上させることができる。
【００１６】
さらに、第１回路素子として半導体素子を採用し、さらに第２回路素子として水晶発振子を採用することで、配線基板を貫通して半導体素子と水晶発振子とを短い距離で接続することが可能となり、水晶発振子から半導体素子に供給されるパルス信号の劣化を抑止することができる。また、第２回路素子としてバイパスコンデンサを採用すると、半導体素子とバイパスコンデンサとの距離を短くすることができるので、バイパスコンデンサのノイズ除去の効果をより大きくすることができる。
【発明を実施するための最良の形態】
【００１７】
図１を参照して、本形態の回路装置１０の構成を説明する。図１（Ａ）および図１（Ｂ）は平面図であり、図１（Ｃ）は回路装置１０の断面図である。ここで、図１（Ａ）は、図１（Ｃ）に示す回路装置１０を下方から見た平面図であり、図１（Ｂ）は上方から見た平面図である。
【００１８】
図１の各図を参照して、本実施の形態の回路装置１０は、上面（第１主面）および下面（第２主面）に配線層が設けられた基材２２から成る配線基板１２と、配線基板１２の上面および下面に配置された半導体素子３４等（第１回路素子）およびパッケージ１４等（第２回路素子）とを具備する差込実装型の回路装置である。更に、配線基板１２を貫通して設けた貫通接続部４４を経由して第１回路素子と第２回路素子とが電気的に接続された構成となっている。
【００１９】
図１（Ｃ）を参照して、配線基板１２は、下面および上面に配線層が形成された基材２２から成る。ここで、基材２２は、繊維状のフィラー（例えばガラス繊維）にエポキシ樹脂が含浸されたガラスエポキシ等の樹脂系材料から成り、差し込み実装の際の圧力が作用しても屈曲やクラックが生じない程度の機械的強度を有する。例えば、厚みが０．５ｍｍ〜１．０ｍｍ程度の厚みを有するガラスエポキシ基板は、充分な機械的強度を有するので、基材２２として採用可能である。
【００２０】
上記した基材２２の上面および下面には配線層が形成されている。ここでは、基材２２の上面に第１配線層２４および第２配線層２６から成る２層の配線層が積層され、基材２２の下面には第３配線層２８および第４配線層３０から成る２層の配線層が積層され、合計で４層の配線層が設けられている。ここで、配線層同士は、樹脂からなる絶縁層を介して積層されている。また、第１配線層２４と第２配線層２６とは、絶縁層を貫通して設けたメッキ膜等から成る接続部５８により所定の箇所で接続されている。そして、第３配線層２８と第４配線層３０も、絶縁層を貫通して設けたメッキ膜から成る接続部６０により所定の箇所にて電気的に接続されている。
【００２１】
更に、基材２２の上面および下面に設けた第２配線層２６と第３配線層２８は、基材２２を厚み方向に貫通して設けたメッキ膜等から成る貫通接続部４４により所定の箇所で接続されている。
【００２２】
ここでは、基材２２の上面および下面に合計で４層の多層配線が設けられているが、形成される配線層の総数は４層以外でも良い。例えば、基材２２の上面および下面に１層ずつ配線層が設けられて合計で２層の配線層が構成されても良いし、５層以上の配線構造が構成されても良い。
【００２３】
上述した第１配線層２４は、電気的接続領域（パッド）となる領域を除いて、被覆樹脂４２により被覆される。具体的には、図１（Ｃ）を参照して、基材２２の上面に形成された第１配線層２４は被覆樹脂４２により被覆され、第１配線層２４の一部であるパッドの上面は被覆樹脂４２により被覆されずに露出している。更に、被覆樹脂４２から露出するパッドの上面は、例えば金メッキから成るメッキ膜により被覆されている。また、基材２２の下面に形成された第４配線層３０は被覆樹脂４０により被覆されて、第４配線層３０の一部であるパッドの表面は部分的に被覆樹脂４０から露出している。ここで、第１配線層２４を被覆する被覆樹脂４２は、配線基板１２の全面を被覆しているのではなく、配線基板１２の上面の周辺部に於いては、被覆樹脂４２は形成されず、露出する配線基板１２の周辺部は封止樹脂２０により被覆されている。
【００２４】
図１（Ａ）および図１（Ｃ）を参照して、配線基板１２の下面に形成された最下層の第４配線層３０には、回路素子として、パッケージ１４、チップ素子３８、水晶発振子５４、５６が電気的に接続されている。図１（Ｃ）を参照して、パッケージ１４の構造を説明すると、ランドに固着された半導体素子３２が樹脂封止されており、半導体素子３２と電気的に接続された複数のリード４８がパッケージ１４の対向する２つの側辺から外部に導出されている。ここで、パッケージ１４に内蔵される半導体素子３２としては、半導体メモリ等が考えられる。そして、パッケージ１４のリード４８は、第４配線層３０から成るパッドの上面に、半田等の導電性接着材（接合材）を介して接合される。更に、チップ素子３８は、ノイズ低減のためのバイパスコンデンサやチップ抵抗器等であり、両端の電極が半田を介してパッドに接合されている。
【００２５】
更に、図１（Ａ）を参照して、水晶発振子５４、５６も他の回路素子と共に、第４配線層３０から成るパッドに接合材を介して接合されている。水晶発振子５４、５６は、半導体素子３４等を動作させるためのクロック（パルス信号）を発生させる素子である。具体的には、水晶発振子５４は、半導体素子３４が各種計算を行うためのクロックを発生させるものであり、金属製のパッケージである。更に、水晶発振子５４は、内蔵されたＩＣにより電圧制御されており、極めて高精度のクロックが発生される。また、水晶発振子５４により生成されたクロックは、パッケージ１４に内蔵された半導体素子３２にも供給される。一方、水晶発振子５６は、樹脂封止型のパッケージであり、配線基板１２の反対面に実装された半導体素子３４がデジタル放送の受信信号を復調するために必要とされるクロックを生成している。水晶発振子５４と水晶発振子５６とでは、生成されるクロックの周波数が異なる。
【００２６】
ここで、第４配線層３０に接続される回路素子としては、上述した素子の他にも、面実装で配置される樹脂封止型のパッケージ、フリップチップ実装される半導体素子（ＬＳＩ）等が採用可能である。更には、第４配線層３０に接続される全ての回路素子を、半田から成る接合材を用いてリフロー工程により面実装されるものとしても良い。このことにより、実装工程を容易にすることができる。
【００２７】
更に、図１（Ｃ）を参照して、配線基板１２の上面に形成された第１配線層２４には、半導体素子３４、３６が接続されている。半導体素子３４は、例えば、入力されたデジタル放送の受信信号の信号処理を行うＬＳＩであり、その表面には例えば５００個程度の多数個の電極が形成されている。半導体素子３４は、フェイスアップで配線基板１２の上面に配置され、その電極は金属細線４６を経由して第１配線層２４の一部から成るパッドに接続される。一方、半導体素子３６は、例えば半導体メモリ（具体例としてＤＤＲ  ＳＤＲＡＭ（Double Data Rate SDRAM））であり、フェイスアップで実装されて表面の電極は金属細線４６を経由して第１配線層２４から成るパッドと接続される。ここでは、第１配線層２４に接続される半導体素子の全てをフェイスアップで接続して、金属細線４６を使用して接続することで、実装に斯かるコストを低減させることができる。
【００２８】
また、本実施の形態では、半導体素子３４の電極間ピッチが５０μｍ程度と極めて狭いために、バンプ電極を使用したフリップチップ実装が困難であるので、両半導体素子はフェイスアップで実装されている。しかしながら、半導体素子３４の電極間ピッチが例えば８０μｍ程度以上であったら、バンプ電極を使用したフリップチップ実装で半導体素子３４をフリップチップ実装しても良い。更に、半導体素子３４と共に半導体素子３６もフリップチップ実装しても良い。フリップチップ実装を採用することで、半導体素子３４と他の素子とが接続される距離を短くすることができ、処理速度を向上させることができる。
【００２９】
図１（Ａ）、図１（Ｂ）を参照して、配線基板１２の一側辺（図では左側の側辺）に沿って多数個の外部接続電極１８が設けられている。外部接続電極１８は、例えば、縦×横＝１ｍｍ×２ｍｍのパッド形状に形成された第１配線層２４または第４配線層３０から成る。ここでは、配線基板１２の一側辺に沿って、上面および下面の両面に外部接続電極１８が設けられているが、どちらか一方の面のみに外部接続電極１８が設けられても良い。外部接続電極１８の上面は、金メッキ等のメッキ膜により被覆されている。
【００３０】
封止樹脂２０は、熱硬化性樹脂または熱可塑性樹脂から成り、図１（Ｃ）では配線基板１２の上面およびそこに配置された半導体素子３４、３６を被覆するように形成されている。半導体素子３４等の放熱性を向上させるために、シリカ等の無機フィラーが混入された樹脂材料から封止樹脂２０が構成されても良い。封止樹脂２０の形成方法としては、トランスファーモールド、インジェクションモールド、ポッティング等が考えられる。図１（Ｂ）を参照すると、配線基板１２の３つの側辺（上側辺、右側辺、下側辺）に於いては、配線基板１２の終端部まで封止樹脂２０により被覆されている。一方、多数の外部接続電極１８が設けられる左側側辺の配線基板１２の周辺部は、封止樹脂２０は形成されずに、外部接続電極１８およびその周辺部の配線基板１２の主面が外部に露出している。これは、外部接続電極１８が設けられた領域の配線基板１２をマザーボード等に差し込み実装するためである。ここで、封止樹脂２０を形成することで、装置全体の機械的強度が補強されて、回路装置１０を差し込み実装する際の曲げ等が抑制されるメリットもある。
【００３１】
更にまた、金型を用いたトランスファーモールドにより形成される封止樹脂２０の上面は平坦面であるので、この封止樹脂２０の平坦面に放熱フィン等の放熱器を当接させて、半導体素子３４等から発生する熱を、封止樹脂２０および放熱器を経由して外部に放出させることができる。
【００３２】
本形態では、図１（Ｃ）を参照して、金属細線４６を介して接続される半導体素子３４、３６を配線基板１２の上面に配置して、この半導体素子３４、３６および金属細線４６が封止されるように封止樹脂２０を形成している。このことにより、半導体素子３４、３６および金属細線４６が封止樹脂２０により被覆されて保護されるので、半導体素子３４の破損や金属細線４６の断線・変形が抑止される。従って、従来は差し込み実装される基板に配置することが困難であったシステムＬＳＩ等を、差し込み実装される回路装置１０に取り込むことができる。
【００３３】
一方、図１（Ｃ）を参照して、配線基板１２の下面に配置される素子は、パッケージ１４やチップ素子３８であり封止樹脂により封止されず外部に露出している。これらの回路素子の全て（または大部分）は、半田等の導電性接着材を用いて面実装されるものであり、金属細線で接続される半導体素子３４等と比較してショート等の危険性が低い回路素子である。従って、このような回路素子を封止樹脂で被覆しないことにより、製造コストを低減させることができる。
【００３４】
特に、水晶発振子５４、５６は、クロックを発生させるために振動する水晶が内蔵され、この水晶の振動を許容するための空間が内蔵された中空構造のパッケージとなっている。このことから、水晶発振子５４、５６をトランスファーモールドして樹脂封止すると、封止の際の圧力によりパッケージが変形して、水晶の振動が阻害され、水晶発振子５４、５６から発生するパルス信号の周波数が、本来の周波数からずれてしまう恐れがある。本形態では、水晶発振子５４、５６を敢えて樹脂封止せずに外部に露出させることで、この恐れを排除している。しかしながら、接続信頼性を向上させるために、パッケージ１４等が被覆されるように配線基板１２の下面に封止樹脂２０と同様の構成の封止樹脂が設けられても良い。
【００３５】
更に、図１（Ａ）を参照して、外部接続電極１８が設けられた部分の配線基板１２の両端には、配線基板１２を部分的に除去した切り込み部５０が設けられている。このことから、外部接続電極１８が設けられた部分の配線基板１２の幅（紙面上ではこの部分の上下方向の長さ）は、配線基板１２の他の部分よりも短くなっている。従って、配線基板１２を差し込み実装すると、切り込み部５０の終端部が、差し込み実装される側の実装基板に当接して、配線基板１２の過度の差し込みを抑制するストッパーとして機能している。
【００３６】
更にまた、図１（Ａ）を参照して、外部接続電極１８が設けられた配線基板１２の側辺の中間部を部分的に除去してスリット５２が設けられている。このスリット５２は、配線基板１２の縦方向の中心部を外した部分（下側または上側）に設けられており、回路装置１０を差し込み実装する際に、本来の方向とは逆の方向に指してしまうこと（逆指し）を防止するためのものである。
【００３７】
本実施の形態では、差し込み実装される配線基板１２の上面および下面の両方に回路素子を実装し、配線基板１２を貫通して両回路素子を電気的に接続することで、回路装置の実装密度を向上させている。具体的には、図１（Ｃ）を参照すると、配線基板１２の上面に半導体素子３４、３６が実装され、下面にはパッケージ１４、チップ素子３８、水晶発振子（図１（Ａ）参照）が実装されており、これらの素子は配線基板１２を貫通して互いに電気的に接続されている。例えば、図に示されたように４層の配線層が設けられた場合、配線基板１２の上面に実装された半導体素子３４と下面のチップ素子３８とを接続する経路は、半導体素子３４→第１配線層２４→接続部５８→第２配線層２６→貫通接続部４４→第３配線層２８→第４配線層３０→チップ素子３８となる。
【００３８】
図２を参照して、次に、図１に示した回路装置１０の配線基板１２に設けられる配線層の構成を説明する。図２（Ａ）は最上層である第１配線層２４の平面図であり、図２（Ｂ）は最下層である第４配線層の平面図である。これらの図は、図１（Ｃ）に示す回路装置１０を上方（封止樹脂２０が形成される面）から見た図である。
【００３９】
図２（Ａ）を参照して、第１配線層２４は、パッド６２、６６、配線６４、導電パターン６８、外部接続電極１８を構成している。また、ここでは、半導体素子３４、３６が実装される領域を点線にて示している。パッド６６は、半導体素子３６の周辺部に設けられており、不図示の金属細線が接続される。また、パッド６２は、デジタル放送の受信信号を処理するシステムＬＳＩである半導体素子３４を取り囲むように、例えば５００個程度が配置されている。
【００４０】
更にパッド６２は、細長く形成された第１配線層２４から成る配線６４を経由して、接続部５８と接続されている。ここで、図１（Ｃ）を参照して、接続部５８は、絶縁層を貫通して第１配線層２４とその下方の第２配線層２６とを接続する部位である。この事項は、パッド６６に関しても同様である。更に、パッド６６とパッド６２とを配線６４を経由して接続することで、半導体素子３４と半導体素子３６とが接続される。
【００４１】
更に、配線基板１２の下側の側面に沿って、第１配線層２４の一部から成る外部接続電極１８が設けられている。そして、この外部接続電極１８は、上記した配線６４およびパッド６２等を経由して半導体素子３４、３６と接続される。
【００４２】
上記したパッド６２等が設けられない領域には、パターニングされていないベタの第１配線層２４から成る導電パターン６８が設けられている。更に、この導電パターン６８は、配線等を経由して固定電位（例えば接地電位や電源電位）に接続されることで、シールド層として機能し、半導体素子３４等の回路素子から発生するノイズを吸収して低減させることができる。また、導電パターン６８を設けることで、熱伝導性に優れる銅等の導電材料の残存率が上昇して、配線基板１２自体の熱伝導性が向上されて、回路装置全体の放熱性を向上させることができる。更にまた、配線基板１２に設けられる各配線層に導電パターン６８を設けることで、各配線層の配線基板１２の面積に対してパターンが残存する割合を略一定にすることが可能となり、配線基板１２が加熱されたときに発生する反りを低減させる効果も期待される。
【００４３】
更に、導電パターン６８を部分的に除去して除去部７６が設けられている。この除去部は、導電パターン６８のほぼ全域に渡って等間隔でマトリックス状に設けられており、個々の除去部７６は菱形の形状を呈している。換言すると、除去部７６が設けられることにより、導電パターン６８はメッシュ形状（網の目形状）を呈している。このように、導電パターン６８に除去部７６を設けることで、第１配線層２４を被覆する絶縁材料（例えば、図１（Ｃ）に示す被覆樹脂４２）の厚みを均一にすることができる。更に、斯かる構成にすることで、リフローを行う際に発生し易いデラミ（配線基板の基材が膨張してしまう現象）を抑制することができる。
【００４４】
図２（Ｂ）を参照して、第４配線層３０は、回路素子と接続されるパッド７０、配線７２および接続部６０、導電パターン７４から構成されている。第４配線層３０には、水晶発振子５４、５６、チップ素子３８、パッケージ１４、コネクタ８０が実装され、これらの素子はここでは点線で示されている。パッド７０は、四角形形状に形成された第４配線層３０からなり、水晶発振子５４等の回路素子が面実装されるため、第１配線層２４に設けられたワイヤボンディングのためのパッド６２よりも大きく形成されている。更に、パッド７０は、細く形成された第４配線層３０から成る配線７２を経由して接続部６０と接続されている。ここで、接続部６０は、図１（Ｃ）を参照して、層間の絶縁膜を貫通して第４配線層３０と第３配線層２８とを接続する部位である。更に、パッド７０同士を配線７２を経由して接続することで、第４配線層３０に固着される回路素子同士（例えば、パッケージ１４とチップ素子３８）を電気的に接続しても良い。
【００４５】
更に、第４配線層３０に関しても、上記した第１配線層２４と同様に、導電パターン７４が形成されている。ここでも、導電パターン７４を設けることにより、第４配線層３０におけるパターンの残存率を向上させて回路装置全体の放熱性が向上され、加熱に伴う配線基板１２の反りを抑制することができる。更に、ここでも導電パターン７４を部分的に除去して除去部７８が設けられ、このことにより、第４配線層３０を被覆する被覆樹脂４０と配線基板１２との密着性が向上される。
【００４６】
更に、ここでは平面図を示していないが、図１（Ｃ）に示す第２配線層２６では、接続部５８と貫通接続部４４とを接続する配線が主に構成される。そして、この配線が形成されない領域では、パターニングされていない第２配線層２６から成る導電パターンが形成され、この導電パターンにも、上述した除去部が設けられる。
【００４７】
また、第３配線層２８では、貫通接続部４４と接続部６０とを接続する配線が主に形成される。更に、第３配線層２８に於いても、上述した構成の導電パターンと除去部が設けられる。
【００４８】
以上が回路装置１０の構成である。
【００４９】
図１の各図を参照して、本実施の形態では、デジタル放送の受信信号を処理するシステムＬＳＩである半導体素子３４を配線基板１２の上面に実装して、この半導体素子３４にクロックを供給する水晶発振子５４を配線基板１２の下面に実装している。そして、半導体素子３４と水晶発振子５４とを配線基板１２を貫通して電気的に接続している。この構成により、半導体素子３４と水晶発振子５４とが接続される経路の距離を短くして、半導体素子３４の動作を安定化させることができる。具体的には、図１（Ｃ）を参照して、半導体素子３４および水晶発振子５４等の両方の素子を、配線基板１２の上面に配置することも可能である。しかしながら、映像信号の処理を行う半導体素子３４は５００個程度の多数の電極を表面に有するので、半導体素子３４の近傍にはこの電極と接続されるパッドが必要となる。即ち、半導体素子３４の近傍の領域は、半導体素子３４と接続されるパッドが密に配置される。このことから、配線基板１２の上面に半導体素子３４と水晶発振子５４等の両方を実装すると、半導体素子３４はパッドにより囲まれているので、両素子を接近して配置することは困難である。更に、パッドが密に配置された領域に、半導体素子３４と水晶発振子５４を接続する配線を設けることも困難である。そこで、本実施の形態では、半導体素子３４を配線基板１２の上面に配置して、水晶発振子５４等を配線基板１２の下面に配置している。そして、配線基板１２の基材２２を貫通する貫通接続部４４等を経由して、半導体素子３４と水晶発振子５４とを電気的に接続している。このことにより、半導体素子３４の周囲に配置されたパッドにより、水晶発振子５４等の位置が制約されないので、半導体素子３４と水晶発振子５４とが接続される経路を短くすることができる。従って、水晶発振子５４から発生したクロックの劣化を抑止して、半導体素子３４に供給することができる。
【００５０】
図２（Ｂ）を参照して、半導体素子３４と水晶発振子５４、５６の平面的な配置を説明する。なお、図２（Ｂ）では、半導体素子３４は枠が無いハッチングにて示されている。ここでは、水晶発振子５４、５６の平面的な位置は、半導体素子３４の近傍とされている。即ち、水晶発振子５４、５６は、半導体素子３４が実装される面とは反対の面の配線基板１２の表面に於いて、半導体素子３４の近傍に配置されている。このことにより、水晶発振子５４、５６と半導体素子３４とが短距離にて接続されて、上記した効果を得ることができる。更にここでは、水晶発振子５４、５６を、半導体素子３４とは重畳しない領域に配置している。このようにすることで、半導体素子３４が動作することにより発生した熱が水晶発振子５４、５６に伝わることが抑制され、水晶発振子５４、５６から発生するクロックの劣化を抑止できる。
【００５１】
ここで、半導体素子３４が接続されるパッド６２（図２（Ａ）参照）の下方に（重畳して）、水晶発振子５４、５６を配置しても良い。このことにより、水晶発振子５４と半導体素子３４とが接続される経路を更に短くして、半導体素子３４の動作を更に安定化させることができる。また、半導体素子３４から発生する熱がそれほど問題にならなければ、半導体素子３４と重畳する領域に、水晶発振子５４、５６の両方またはいずれか一方を配置しても良い。このことで、水晶発振子５４、５６と半導体素子３４とが接続される距離を更に短くすることができる。
【００５２】
更に、本実施の形態では、バイパスコンデンサを含むチップ素子３８を、半導体素子３４と重畳する位置に配置している。このことにより、バイパスコンデンサと半導体素子３４とを接続する経路が短くなり、バイパスコンデンサがノイズを除去する効果を大きくして、半導体素子３４の動作を安定化させることができる。ここで、パイパスコンデンサは、一方の電極が半導体素子３４に電源電位を供給する第４配線層３０に接続され、他方の電極が半導体素子３４に接地電位を供給する第４配線層３０に接続される。また、本実施の形態では、半導体素子３４には、アナログ回路とデジタル回路の両方が設けられているので、両回路において電源電位と接地電位が必要とされ、各々の回路に対してバイパスコンデンサが設けられている。更に、デジタル回路では、電位が異なる複数の電源電位と接地電池の組が必要とされ、各組に対してバイパスコンデンサが必要とされる。以上の理由から、一つの半導体素子３４に対して、複数のバイパスコンデンサが必要となる。
【００５３】
バイパスコンデンサは、上記した水晶発振子５４等と比較すると加熱による性能の劣化はほとんど無いので、半導体素子３４から発生した熱がダイレクトに伝導しても、悪影響は受けない。バイパスコンデンサであるチップ素子３８をこのような場所に配置することで、配線基板１２の相対向する面に配置されるバイパスコンデンサと半導体素子３４との距離を最短にして、バイパスコンデンサの効果を大きくすることができる。また、複数あるバイパスコンデンサの全てを半導体素子３４と重畳する領域に配置させる必要はなく、一部のバイパスコンデンサを半導体素子３４と重畳する領域に配置して、残りのバイパスコンデンサを半導体素子３４の近傍に配置しても良い。
【００５４】
図３は、入力されたデジタル放送の受信信号から映像信号等を生成する本発明の回路装置１０の構成を示すブロック図である。本発明の回路装置１０は、半導体素子３４と、記憶部８２（半導体素子３６）と、水晶発振子５４、５６と、記憶部９８（半導体素子３２）とを具備する。更に、半導体素子３４の内部には、Ａ／Ｄ変換部８４と、復調部８６と、分離部８８と、ビデオデコーダ９０と、オーディオデコーダ９２と、キャプションデコーダ９４と、コントローラ９６と、エンコーダ１０２と、Ｄ／Ａ変換部１００が内蔵されている。回路装置１０全体の概略的機能を説明すると、回路装置１０は、入力された所定のチャンネルのデジタル放送のアナログ受信信号から、アナログの音声信号と画像信号を生成して外部に出力している。
【００５５】
回路装置１０がデジタル放送の受信信号を処理する詳細は次の通りである。先ず、所定のチャンネルのデジタル放送の受信信号が、半導体素子３４のＡ／Ｄ変換部８４に入力される、Ａ／Ｄ変換部８４では、アナログの受信信号からデジタルの受信信号が生成され、この信号は復調部８６に伝送される。
【００５６】
復調部８６では、デジタルの受信信号を復調して、受信信号に含まれる元のデータを抽出する。そして、抽出されたデータは、分離部８８で、画像情報、音声情報および文字情報に分離されて、各々の情報はビデオデコーダ９０、オーディオデコーダ９２およびキャプションデコーダ９４に伝送される。
【００５７】
ビデオデコーダ９０では、画像情報がデコード（復元）され、復元された画像情報は、エンコーダ１０２に伝送される。また、オーディオデコーダ９２では、音声情報がデコードされ、復元された音声情報は外部に出力される。更に、キャプションデコーダ９４では、クローズドキャプションを構成する文字情報が復元される。ここで、クローズドキャプションとは、難聴の人が放送を楽しむため開発された方法であり、テレビの画面上に文字を表示される方法である。
【００５８】
エンコーダ１０２では、ビデオデコーダ９０から出力された画像情報と、キャプションデコーダ９４から出力された文字情報が合成されて、エンコード（変換）される。例えば、画像情報は、ＮＴＳＣ（National Television System Committee）の規格に沿ってエンコードされる。そして、エンコードされた情報は、Ｄ／Ａ変換部１００にてアナログ変換されて外部に出力される。この情報は、通常のアナログテレビジョンの場合と同じ処理でディスプレイに映し出すことができる。
【００５９】
また、水晶発振子５４は、復調部８６が受信信号を復調するときに使用されるクロックを半導体素子３４に供給している。更に、水晶発振子５６は、システム全体で計算を行う際に使用されるシステムクロックを、半導体素子３６および記憶部９８（半導体素子３２）に対して供給している。
【００６０】
更に、記憶部９８は、画像データや音声データが暫定的に記憶される役割を有し、例えば、２５６メガバイト程度の記憶容量を有する。一方、記憶部８２（半導体素子３６）は、半導体素子３４を稼働させるためのプログラム等が記憶されており、例えばフラッシュメモリから成る。
【００６１】
なお、コントローラ９６は、記憶部９８等の外部の素子と、半導体素子３４のインターフェースをコントロールする機能を有する部位である。
【００６２】
図４を参照して、次に、上記した構成の回路装置１０が組み込まれたデジタル放送受信装置１１４の構成を説明する。ここで、図４（Ａ）はデジタル放送受信装置１１４の断面図であり、図４（Ｂ）はその電気的構成を示すブロック図である。
【００６３】
図４（Ａ）を参照して、実装基板１１０の上面に必要とされる電子部品を実装することにより、デジタル放送受信装置１１４が構成されている。ここでは、実装基板１１０に、電子部品として、チューナー１０４、回路装置１０、回路装置１０６、コンデンサ１０８等が差し込み実装されている。チューナー１０４は、所定のチャンネルの受信信号を得る機能を有する。回路装置１０の構成等は上記したとおりであり、配線基板が部分的に実装基板１１０に差し込まれて実装されている。回路装置１０６は、複数の半導体素子が樹脂モールドされたパッケージであり、両側辺から外部に導出するリードが実装基板１１０に差し込み実装されている。コンデンサ１０８は、例えばノイズ除去のための高さが１ｃｍ程度の電解コンデンサであり、外部に導出した２本のリードが実装基板１１０に差し込み実装されている。各部品の機能等は、図４（Ｂ）を参照して後述する。
【００６４】
実装基板１１０は、例えば紙にフェノール樹脂を含浸させた紙フェノール樹脂基板であり、下面のみに単層の導電路１１２が設けられている。そして、チューナー１０４等の電子部品が配置される領域には、電子部品を差し込み実装するための開口部（スリット）が設けられている。この導電路１１２を経由して、上記電子部品同士が電気的に接続される。
【００６５】
上記した各電子部品の実装基板１１０への実装は、次の通りである。まず、所定のパターン形状の導電路が下面に設けられ、所望の領域に差し込み実装用の穴が設けられた実装基板１１０を用意する。次に、所定の箇所に電子部品を差し込み実装する。更に、溶融された半田が収納された槽に、電子部品が差し込まれた実装基板１１０を浸漬させる。そして、実装基板１１０の導電路１１２と電子部品との接続箇所に付着した半田を常温にて固化させて、差し込み実装が完了する。
【００６６】
上記構成のデジタル放送受信装置１１４は、テレビ装置の筐体に内蔵される。
【００６７】
図４（Ｂ）を参照して、上記した構成のデジタル放送受信装置１１４を構成する各ブロックの役割を説明する。この図を参照して、デジタル放送受信装置１１４は、チューナー１０４と、回路装置１０と、回路装置１０６と、電源回路１２０と、スピーカ１２２と、ディスプレイ１２４とを具備している。
【００６８】
チューナー１０４では、テレビ放送受信装置１１４の外部に位置するアンテナ１１６を経由して入力されたデジタル放送の信号から、所定のチャンネルの受信信号を抽出する。そして、この受信信号は回路装置１０に入力され、受信信号から画像信号と音声信号が生成される。回路装置で生成される各信号は、アナログ信号である。生成された画像信号は回路装置１０６に入力され、チャンネルを示す文字等と重ね合わされて、ディスプレイ１２４に出力される。ここで、ディスプレイ１２４は、例えば、液晶ディスプレイ、プラズマディスプレイ、有機ＥＬディスプレイ、ブラウン管ディスプレイ等である。一方、回路装置１０にて生成された音声信号は、スピーカ１２２に入力され、スピーカ１２２からは音声信号に基づく音が発生する。
【００６９】
なお、電源回路１２０は、例えば１００Ｖの交流電力（商用電源）を、所定の電圧の直流電力に変換する機能を有する。電源回路１２０により生成された直流電力は、デジタル放送受信装置１１４を構成する各部位に供給される。
【００７０】
以上がデジタル放送受信装置１１４の構成である。本実施の形態では、デジタル放送の受信信号の処理に必要とされる半導体素子等を回路装置１０に集約しており、回路装置１０からは、アナログの音声信号および画像信号が出力される。具体的には、回路装置１０では、ファインピッチの配線層を多層に積層させることで、電極数が極めて多い画像処理用の半導体素子と他の回路素子とを接続している。この結果、回路装置１０からアナログ信号を出力させることが可能となり、実装基板１１０側では複雑な処理が必要とされないので、実装基板１１０の配線構造を簡素にすることができる。即ち、回路装置１０の配線基板と実装基板１１０とを比較すると、回路装置１０の配線基板に構成される配線層の方が実装基板１１０の下面に形成される導電路１１２よりも配線幅および配線間が狭い。また、回路装置１０の配線基板の方が、実装基板よりも多層の配線構造を有する。
【００７１】
以上のことから、本実施の形態のデジタル放送受信装置１１４では、従来から使用されている紙フェノール樹脂から成る単層の実装基板１１０をそのまま使用可能である。従って、コストダウンを実現することができる。
【図面の簡単な説明】
【００７２】
【図１】本発明の回路装置の構成を示す図であり、（Ａ）および（Ｂ）は平面図であり、（Ｃ）は断面図である。
【図２】本発明の回路装置に構成される配線層を示す平面図であり、（Ａ）は第１配線層２４の平面図であり、（Ｂ）は第４配線層３０の平面図である。
【図３】本発明の回路装置の電気的構成を示すブロック図である。
【図４】（Ａ）は本発明のデジタル放送受信装置を示す断面図であり、（Ｂ）はその電気的構成を示すブロック図である。
【図５】従来の回路装置を示す断面図である。
【符号の説明】
【００７３】
１０            回路装置
１２            配線基板
１４            パッケージ
１８            外部接続電極
２０            封止樹脂
２２            基材
２４            第１配線層
２６            第２配線層
２８            第３配線層
３０            第４配線層
３２            半導体素子
３４            半導体素子
３６            半導体素子
３８            チップ素子
４０            被覆樹脂
４２            被覆樹脂
４４            貫通接続部
４６            金属細線
４８            リード
５０            切り込み部
５２            スリット
５４            水晶発振子
５６            水晶発振子
５８            接続部
６０            接続部
６２            パッド
６４            配線
６６            パッド
６８            導電パターン
７０            パッド
７２            配線
７４            導電パターン
７６            除去部
７８            除去部
８０            コネクタ
８２            記憶部
８４            Ａ／Ｄ変換部
８６            復調部
８８            分離部
９０            ビデオデコーダ
９２            オーディオデコーダ
９４            キャプションデコーダ
９６            コントローラ
９８            記憶部
１００          Ｄ／Ａ変換部
１０２          エンコーダ
１０４          チューナー
１０６          回路装置
１０８          コンデンサ
１１０          実装基板
１１２          導電路
１１４          デジタル放送受信装置
１１６          アンテナ
１２０          電源回路
１２２          スピーカ
１２４          ディスプレイ
【図１】
2008140915.tif 000003
【図２】
2008140915.tif 000004
【図３】
2008140915.tif 000005
【図４】
2008140915.tif 000006
【図５】
2008140915.tif 000007