(57)【要約】【課題】シリコン基板表面に損傷及び汚染を与えることなく窒化シリコン膜を選択的に形成することによって同一シリコン基板内に種類の異なる複数のゲート絶縁膜を形成して成る半導体装置及びその製造方法を提供すること。【解決手段】シリコン基板の表面に酸化シリコン膜を形成してからその一部を除去し、酸化シリコン膜を除去した基板面に窒化シリコン膜を形成すると同時に除去せずに残した酸化シリコン膜の表面に窒素を導入する。その他に、シリコン基板の表面に化学気相成長法により酸化シリコン膜を堆積してからその一部を除去し、酸化シリコン膜を除去した基板面に窒化シリコン膜を形成すると共に除去せずに残した酸化シリコン膜の表面に窒素を導入し、続いて窒素を導入した酸化シリコン膜を溶解除去して基板表面を露出させ、露出したシリコン基板の表面及び上記窒化シリコン膜を酸化する。【選択図】図１
2008124523.tif 000002
【特許請求の範囲】
【請求項１】
シリコン半導体基板の表面に選択的に形成された素子分離のためのフィールド絶縁層によって互いに分離された第１半導体領域及び第２半導体領域と、該第１半導体領域の表面に形成した窒素を含有する酸化シリコン膜をゲート絶縁膜として用いた第１のＭＯＳ(Metal Oxide Semiconductor)デバイスと、該第２半導体領域の表面に形成した酸素を有する窒化シリコン膜をゲート絶縁膜として用いた第２のＭＯＳデバイスとを有し、
上記窒素を含有する酸化シリコン膜の窒素濃度が該酸化シリコン膜の表面又は該酸化シリコン膜と前記シリコン半導体基板との界面のいずれかにおいて最大であり、上記酸素を含有する窒化シリコン膜の酸素濃度が該窒化シリコン膜と該シリコン半導体基板との界面と該窒化シリコン膜の表面との間の膜中間において最小であることを特徴とする半導体装置。
【請求項２】
前記第２半導体領域の表面に形成した前記酸素を含有する窒化シリコン膜の酸化膜換算膜厚が２．５ｎｍ以下であることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳ(Metal Oxide Semiconductor)デバイスを集積してなる半導体装置、特に複数の異なる種類のＭＯＳデバイス用ゲート絶縁膜を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
ＭＯＳトランジスタ等のＭＯＳデバイスを基本構成要素とする半導体装置において、メモリセル部と周辺回路部、デジタル回路部とアナログ回路部、高速動作が要求される素子と低消費電力動作が要求される素子等の、要求性能の異なるＭＯＳデバイスが混在しているものが多くなってきている。異なるＭＯＳデバイスのそれぞれの要求性能に応じるために、ゲート絶縁膜が互に異なる複数種類のＭＯＳデバイスを形成することが有効であり、これを実現する技術として、多水準ゲート絶縁膜技術がある。互に異なるゲート絶縁膜を例えば複数の膜厚水準を有する酸化シリコン膜を混在させることによって形成した複数のＭＯＳデバイスを有する半導体装置が広く量産されている。
【０００３】
ここで、２種類の膜厚水準の酸化シリコン膜からなる２種類のゲート絶縁膜を形成する従来技術の例を図８を用いて述べる。シリコン基板１の表面に、周知の浅溝素子分離法を用いて素子分離溝２を形成した後、流量１０リットル／分の酸素と０．５リットル／分の水素とを同時に流したパイロジェニック酸化により８００℃で膜厚７．７ｎｍの酸化シリコン膜３をシリコン基板１上に形成する（図８ａ）。
【０００４】
次に、レジスト４をウェハ全面に塗布し（図８ｂ）、通常のパターニングを行なって一部のレジストを除去する（図８ｃ）。この時点で基板１は、レジスト４に覆われている部分の領域１と、レジスト４に覆われていない部分の領域２とに分けられる。
【０００５】
続いて、領域２のゲート絶縁膜３を弗酸水溶液で除去し（図８ｄ）、続いて硫酸と過酸化水素水を含有する水溶液によってレジスト４を溶解除去する（図８ｅ）。この後、アンモニアと過酸化水素水を含有する水溶液による洗浄（以下「ＳＣ−１洗浄」と呼ぶ）と、塩酸と過酸化水素水を含有する水溶液による洗浄（以下「ＳＣ−２洗浄」と呼ぶ）を行ない、表面の汚染を除去する。更に、ＳＣ−１洗浄と、希弗酸洗浄を行なってから、８００℃でパイロジェニック酸化することにより、膜厚４ｎｍの酸化シリコン膜であるゲート絶縁膜５と、膜厚８ｎｍの酸化シリコン膜であるゲート絶縁膜６を形成する。
【０００６】
ところで、近年、ＭＯＳデバイスに対する高速化や低電圧化の要求から、ゲート絶縁膜の薄膜化が急激に進行している。その結果、絶縁膜を貫通して漏洩する電流即ちゲートリーク電流が増大する問題や、ゲート電極中の硼素がゲート絶縁膜を通り抜けてシリコン基板に拡散するという問題が顕在化してきた。多水準のゲート絶縁膜を形成する場合には、これらの問題は当然に最も薄いゲート絶縁膜において顕著になる。
【０００７】
上記ゲートリーク電流の増大や硼素の拡散を防止する対策として、例えば、非特許文献１によって開示されている、酸化シリコン膜を亜酸化窒素ガスや一酸化窒素ガス雰囲気中で熱処理することによって窒素を導入する方法があり、すでに量産に用いられている。
【０００８】
更に、電気的容量から換算した酸化膜換算膜厚で２ｎｍ以下にまでゲート絶縁膜の薄膜化が進行すると、ゲートリーク電流や硼素の拡散の問題がより深刻になる。その場合には、より高い窒素濃度を有するＳｉ−Ｏ−Ｎ三元系材料からなるゲート絶縁膜が求められ、例えば、非特許文献２によって開示されている、酸化シリコン膜を活性窒素を用いて処理する方法が採用される。この方法により、上記した亜酸化窒素ガスや一酸化窒素ガス雰囲気中における熱処理を用いる方法よりも大量の窒素が酸化シリコン膜に導入される。
【０００９】
一方、ゲート絶縁膜の薄膜化に対して、上記のゲートリーク電流や硼素の拡散を抑制する観点からではなく、酸化シリコン膜の膜厚均一性の劣化とレジストによる重金属汚染を防ぐ観点から、窒化シリコンを基本構造とするゲート絶縁膜を形成する方法が例えば特許文献１に開示されている。
【００１０】
特許文献１によれば、窒化シリコンによるゲート絶縁膜が次のように形成される。図９に示すように、シリコン基板９１上にウエル層９４を形成し、更に素子分離絶縁層９２を選択的に形成した後に、素子分離絶縁層９２が無い領域全域に窒化シリコン膜９５を形成して（図９ａ）、レジストをマスクとして選択的に窒化膜９５を除去する（図９ｂ）。しかる後に酸化性雰囲気中における熱処理を行なって、窒化シリコン膜９５を除去した領域には酸化シリコン膜を形成し、同時に窒化シリコン膜９５が残る領域には窒化シリコン膜を熱酸化処理した膜を形成し、それらをそれぞれゲート絶縁膜９８及び９７として用いる（図９ｃ）。
【００１１】
【非特許文献１】ＩＥＤＭテクニカル・ダイジェスト（IEDM Technical Digest）」（１９９５年発行）、（米国）、第６９１頁
【非特許文献２】「シンポジウム・オン・ＶＬＳＩテクノロジー・ダイジェスト・オブ・テクニカル・ペーパーズ（Symposium on VLSI Technology Digest of Technical Papers）」（２０００年発行）、（米国）、第１１６頁
【特許文献１】特開２００１−７２１７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
酸化シリコン膜に窒素を導入する上述の場合よりも更にゲートリーク電流及び硼素の拡散を抑制するためには窒化シリコンを基本構造とするようなゲート絶縁膜を用いる必要がある。
【００１３】
観点は異なるが、特許文献１に開示されているような窒化シリコン膜による薄膜化の例がある。しかし、複数の異なる種類のゲート絶縁膜を形成するために、レジストをマスクにしたプラズマエッチングにより窒化シリコン膜を除去して窒化シリコン膜を選択的に形成する従来の方法では、シリコン基板表面に与える損傷及び汚染を十分に抑えることが困難である。
【００１４】
ところで、窒化シリコンの膜中には正の固定電荷が生じることが避けられない。この正の固定電荷があると、ＭＯＳトランジスタにおいて十分な駆動電流が得られない。従来には、このような問題に解決をみておらず、窒化シリコンを基本構造とするゲート絶縁膜を用いて多水準ゲート絶縁膜を形成する技術は未だ確立していないのが実情である。
【００１５】
本発明の主たる目的は、シリコン基板表面に損傷及び汚染を与えることなく窒化シリコン膜を選択的に形成することによって同一シリコン基板内に種類の異なる複数のゲート絶縁膜を形成して成る半導体装置及びその製造方法を提供することにある。
【００１６】
本発明の付帯的な目的は、窒化シリコン膜中の正の固定電荷を減少させることによってＭＯＳデバイスの電流駆動能力を高めた半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１７】
上記主たる主目的は、シリコン基板の表面に酸化シリコン膜を形成してからその一部を除去し、酸化シリコン膜を除去した基板面に窒化シリコン膜を形成すると同時に除去せずに残した酸化シリコン膜の表面に窒素を導入することによって効果的に達成することが可能である。
【００１８】
窒化シリコン膜を形成するのための領域が酸化シリコン膜を除去することによって形成されるので、シリコン基板表面への損傷及び汚染を防ぎながら、窒化シリコン膜と窒素を含有する酸化シリコン膜とからなる種類の異なるゲート絶縁膜を形成することができるからである。
【００１９】
本発明者は、窒化シリコン膜へ導入された酸素が窒化シリコン膜に生じる正の固定電荷を減少させ、それによってＭＯＳデバイスの駆動電流が高まることを見出した。本発明はそのような知見に基づきなされたものである。即ち、上記付帯的目的は、上記窒化シリコン膜に酸化性雰囲気中での熱処理によって酸素を導入することにより、効果的に達成することが可能である。
【００２０】
なお、酸素が導入された窒化シリコン膜即ち酸素を含有する窒化シリコン膜は、酸素導入前の膜厚が１．５ｎｍ以下であることが望ましい。
【００２１】
また、上記主たる主目的は、その他に、シリコン基板の表面に化学気相成長法により酸化シリコン膜を堆積してからその一部を除去し、酸化シリコン膜を除去した基板面に窒化シリコン膜を形成すると共に除去せずに残した酸化シリコン膜に窒素を導入し、続いて窒素を導入した酸化シリコン膜を溶解除去して基板表面を露出させ、露出したシリコン基板の表面及び上記窒化シリコン膜を酸化して窒素を実質的に含まない酸化シリコン膜と酸素を含有する窒化シリコン膜とを形成することによっても効果的に達成することができる。
【００２２】
窒化シリコン膜を形成するのための領域が酸化シリコン膜を除去することによって形成され、更に窒素を実質的に含まない酸化シリコン膜を形成するための領域が窒素を導入した酸化シリコン膜の溶解除去によって形成されるので、シリコン基板表面への損傷及び汚染を防ぎながら、酸素を含有する窒化シリコン膜と窒素を実質的に含まない酸化シリコン膜とからなる種類の異なるゲート絶縁膜を形成することができるからである。
【発明の効果】
【００２３】
発明によれば、酸化膜換算膜厚で２ｎｍ以下で、ゲートリーク電流が従来の酸化シリコン膜よりも小さく、硼素の拡散の抑制効果が高い特性を示す、酸素を含有する窒化シリコン膜と、所望の膜厚の酸化シリコン膜とをそれぞれゲート絶縁膜とするＭＯＳデバイスを同一シリコン基板上に作製することができる。特に酸化シリコン膜については、６ｎｍ以下の膜厚ならば、窒素を実質的に含有しない膜とすることが可能である。以上のゲート絶縁膜を用いることにより、高速ＭＯＳデバイス、高耐圧ＭＯＳデバイス、アナログ回路のＭＯＳデバイス等の複数の種類のＭＯＳデバイスを、それぞれ高い性能を実現させながら同一チップに混在させることができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明に係る半導体装置及びその製造方法を図面に示した幾つかの発明の実施の形態を参照して更に詳細に説明する。
＜発明の実施の形態１＞
酸素を含有する窒化シリコンによるゲート絶縁膜と窒素を含有する酸化シリコンによるゲート絶縁膜とを持つ２膜厚水準の半導体装置の製造方法を図１及び図３を用いて説明する。
【００２５】
ｐ型のシリコン基板１の表面に、周知の浅溝素子分離法を用いて素子分離溝２を形成した後、ホトリソグラフィを用いて所望の領域をレジストで覆った状態でＢ（硼素）イオンを打ち込んで、シリコン基板の一部の領域にｐウェル（図示を省略する）を形成する。
【００２６】
続いて、８００℃においてドライ酸化することによって、膜厚３ｎｍの酸化シリコン膜３をシリコン基板１上に形成する（図１ａ）。次に、レジスト４をウェハ全面に塗布し（図１ｂ）、通常のパターニングを行なって一部のレジストを除去する（図１ｃ）。この時点で基板１１は、レジスト４に覆われている部分の領域１、レジスト４に覆われていない部分の領域２に分けられる。
【００２７】
続いて、領域２の酸化シリコン膜３を弗酸水溶液で除去し（図１ｄ）、続いて硫酸と過酸化水素水を含有する水溶液によってレジスト４を溶解除去する（図１ｅ）。この後、ＳＣ−１洗浄、ＳＣ−２洗浄を行ない、表面の汚染を除去する。更に、上記の洗浄処理によって領域２上にできた薄い酸化シリコン膜を除去するためにＳＣ−１洗浄、希弗酸洗浄を行なう。ここで、領域1上の酸化シリコン膜３は膜厚が２ｎｍに減じる。
【００２８】
続いて、アンモニア雰囲気中７００℃の熱処理によって領域２のシリコン基板１の表面に０．９ｎｍの窒化シリコン膜を形成し、続いて窒素で５％に希釈した亜酸化窒素雰囲気中９００℃の熱処理によって上記窒化シリコン膜に酸素を導入して、領域２に酸素を含有する窒化シリコン膜２１を形成する。この過程において、領域１上の酸化シリコン膜３は、アンモニア雰囲気中の熱処理及び亜酸化窒素雰囲気中の熱処理によって窒素が導入されると同時に膜厚が若干増加し、膜厚２．５ｎｍの窒素を含有する酸化シリコン膜２２となる（図１ｆ）。
【００２９】
なお、窒素を含有する酸化シリコン膜２２の膜厚は、上記アンモニア雰囲気中の熱処理及び亜酸化窒素雰囲気中の熱処理の前の段階において領域１に存在する酸化シリコン膜３の膜厚を変えることによって制御が可能であり、アンモニア雰囲気中の熱処理及び亜酸化窒素雰囲気中の熱処理の前の段階における酸化シリコン膜３の膜厚と、領域１に完成する窒素を含有する酸化シリコン膜２２の膜厚の関係は図２のようになる。
【００３０】
以上により、領域１及び領域２にそれぞれ窒素を含有する酸化シリコン膜２２及び酸素を含有する窒化シリコン膜２１による異なるゲート絶縁膜を形成した。続いて、双方の領域にｎチャネル型ＭＯＳトランジスタを作製するが、製造方法の基本は双方の領域で共通であるので、ここでは代表して領域２におけるＭＯＳトランジスタの製造方法を図３を用いて説明する。
【００３１】
酸素を含有する窒化シリコン膜２１によるゲート絶縁膜上に、モノシランをソース・ガスとして用いる周知の化学気相成長法により、厚さ２００ｎｍの多結晶シリコン膜を堆積し、４×１０１５／ｃｍ２のＰ（燐）を１０ｋＶの加速電圧でイオン打ち込みして、ホトリソグラフィとドライエッチングを用いてこれを所望の寸法に加工してゲート電極１４とする。ここで、３×１０１４／ｃｍ２のＡｓ（砒素）を１５ｋＶの加速電圧でイオン打ち込みし、拡散層１５の低濃度領域を形成する。
【００３２】
次に化学気相成長法によりモノシランと亜酸化窒素を用いて酸化シリコン膜１００ｎｍを形成し、続いてこれを異方性ドライエッチングすることにより、酸化シリコンからなるサイドウォール１６を形成する。２×１０１５／ｃｍ２のＰを３０ｋＶの加速電圧でイオン打ち込みして拡散層１５の高濃度領域を形成する。次に、９５０℃３０秒の熱処理を行なって、拡散層１５にイオン打ち込みしたＡｓ及びＰを電気的に活性化する。
【００３３】
上記の熱処理を行なった後に、プラズマ化学気相成長法によりテトラエトキシシラン（Ｓｉ（ＯＣ２Ｈ５）４）を用いて酸化シリコン膜を６００ｎｍ堆積して、これを化学機械研磨することによって平坦化して層間絶縁膜１７を形成する。ホトリソグラフィとドライエッチングを用いて層間絶縁膜１７にコンタクトホールをあけて、化学気相成長法及びスパッタリングを用いてタングステンをコンタクトホール内まで堆積して、これをホトリソグラフィーとドライエッチングによって加工して配線１８とする。
【００３４】
以上の工程を経て、領域２に図３に示す構造を有するｎチャネル型ＭＯＳトランジスタが作製される。領域１にも同様の方法でｎチャネル型ＭＯＳトランジスタが作製される。
【００３５】
ここで、ウェルにはＢ（硼素）のIII族元素、ゲート電極１４，拡散層１５にＡｓ及びＰのＶ族元素のイオン打ち込みを行なったが、イオン打ち込みする不純物の型を逆にして、ウェルにＶ族元素、ゲート電極１４，拡散層１５にIII族元素のイオン打ち込みを行なってｐチャネル型ＭＯＳトランジスタを作製することもでき、ｎチャネル型ＭＯＳトランジスタとｐチャネル型ＭＯＳトランジスタを同一シリコン基板上に形成してＣＭＯＳデバイスを構成することもできる。
【００３６】
なお、酸素を含有する窒化シリコン膜２１の形成工程として、アンモニアを用いた熱的な窒化処理後に亜酸化窒素雰囲気中で熱処理すると記述したが、アンモニアを用いた熱的な窒化処理の代わりに活性窒素を用いた窒化処理でも同様の結果が得られる。１ｎｍ以下の薄い窒化シリコン膜を形成する場合には、アンモニアを用いた熱的な窒化処理よりも、膜厚の制御性が悪いものの、膜の微視的な均一性の点で優れる。
【００３７】
亜酸化窒素を含有する雰囲気における熱処理の目的は、酸素を膜中に導入することによって、元来窒化シリコン膜中に存在する正の固定電荷を減少させること及び窒化シリコン膜中及びシリコン基板との界面に存在する電荷捕獲準位を減らすことである。正の固定電荷や電荷捕獲準位は、ＭＯＳトランジスタの駆動電流を低減させる。
【００３８】
なお、亜酸化窒素を含有する雰囲気における熱処理の代わりに、乾燥酸素雰囲気中での熱処理（以後、ドライ酸化と呼ぶ）や水蒸気と酸素を含有する雰囲気中における熱処理（以後、ウェット酸化と呼ぶ）を行なうこともできるが、完成状態の酸化膜換算膜厚の制御性及びゲートリーク電流抑制効果の点で劣る場合がある。
【００３９】
窒化シリコン膜２１によるゲート絶縁膜の形成工程中の、窒化シリコンの形成条件及び亜酸化窒素雰囲気を含有する雰囲気中での熱処理条件については、最終的な酸化膜換算膜厚の目標値を考慮して決定される。亜酸化窒素雰囲気中での熱処理は、異なる窒化シリコン形成条件に対しては、それぞれ電気特性を最適にする亜酸化窒素雰囲気中での熱処理条件が異なる。
【００４０】
最初に形成した窒化シリコン膜の膜厚が厚いほど、亜酸化窒素雰囲気中での熱処理条件を高温或いは長時間にしなければ、膜中の準位や固定電荷を減らすことができない。最初に形成する窒化シリコン膜厚が１．５ｎｍを超えると、亜酸化窒素雰囲気中での熱処理を高温、長時間にした場合でも、熱酸化膜を基準としたフラットバンド電圧の負方向へのシフトが０．２Ｖを超えるようになる。即ち、閾値電圧の調整が困難になると同時に、膜中の正の固定電荷によるチャネル中の電荷の散乱が無視できなくなり、トランジスタの電流駆動能力が低下する。
【００４１】
例えば１．５ｎｍの窒化シリコンを形成した後に亜酸化窒素雰囲気中における熱処理を行なって、酸素を含有する窒化シリコンゲート絶縁膜を形成する場合には、電気特性が好適となる亜酸化窒素雰囲気中における熱処理は、例えば９５０℃１０分である。この場合においても、熱酸化膜を基準としたフラットバンド電圧の負方向へのシフトが０．２５Ｖとなり、酸化膜換算膜厚は２．５ｎｍであった。
【００４２】
また、２．５ｎｍの熱酸化膜に比べて、ｎチャネル型ＭＯＳトランジスタのゲート絶縁膜に用いた場合の電流駆動能力は約８５％であった。あらかじめ形成する窒化シリコン膜を１．５ｎｍ以上に厚くした場合には、電流駆動能力の低下がこれよりも顕著となる。即ち、酸素を導入した窒化シリコン膜をゲート絶縁膜として用いるのが実用的となるのは、最初に形成する窒化シリコン膜の膜厚が１．５ｎｍ以下であり、完成状態での酸化膜換算膜厚が２．５ｎｍ以下である場合である。
【００４３】
窒化シリコン膜に酸素が導入される形態を調べるために、パターン無しのシリコン基板上に１．３ｎｍの窒化シリコン膜を形成した後に、窒素で５％に希釈した亜酸化窒素雰囲気中で８００℃１０分間の熱処理をした試料を作製し、ＨＦ水溶液を用いたウェットエッチングとＸ線光電子分光の測定を繰り返し行なって、組成の深さ方向プロファイルを取得したところ、図４のようになった。窒化シリコンの表面に０．５ｎｍ以下の二酸化シリコンに近い組成の部分が形成すると同時に、窒化シリコンとシリコン基板の界面に酸素が導入されていることがわかる。即ち、膜中の酸素濃度は、窒化シリコンの表面及び窒化シリコンとシリコン基板の界面において極大となる。云い換えると、膜中の酸素濃度は、窒化シリコンの表面及び窒化シリコンとシリコン基板の界面の間の膜中間において最小となる。
【００４４】
以上に述べた窒化シリコン膜の構造は、次に述べる発明の実施の形態２，３にも共通している。
【００４５】
ここで、従来技術で作製したシリコン、酸素及び窒素を主構成元素とする絶縁膜の組成分布について言及しておく。まず、酸化シリコン膜に亜酸化窒素や一酸化窒素を用いて窒素を導入した場合は（前掲の非特許文献１）、酸化シリコンとシリコン基板の界面に窒素が選択的に導入される、即ち窒素濃度は酸化シリコンとシリコン基板の界面において最大となる（極大ともなる）。次に、酸化シリコン膜に活性窒素を用いて窒素を導入した場合に（前掲の非特許文献２）、酸化シリコンの表面に窒素が導入され、即ち窒素濃度は酸化シリコンの表面近傍において最大となる（極大ともなる）。従って、本発明の核となる酸素を含有する窒化シリコン膜とは組成分布が明らかに異なる。云い換えると、窒化シリコン膜を形成してからこれに酸素を導入した膜と、酸化シリコン膜を形成してからこれに窒素を導入した膜とでは、その組成の膜厚方向の分布が大きく異なる。そのため、本明細書では、酸素を含有する窒化シリコン膜と窒素を含有する酸化シリコン膜とは、明確に区別をすることとする。
【００４６】
さて、以上により領域２にｎチャネル型ＭＯＳトランジスタを作製したが、領域１にも同様のトランジスタ作製方法を適用して、同一シリコン基板上に２種類の異なるゲート絶縁膜を有するｎチャネル型ＭＯＳトランジスタを作製した。
【００４７】
電気的容量の測定から求めたゲート絶縁膜の酸化膜換算膜厚は、領域１は２．５ｎｍ、領域２は１．６ｎｍであった。また領域２のＭＯＳトランジスタのゲートリーク電流は膜厚１．６ｎｍの酸化シリコン膜をゲート絶縁膜とするＭＯＳトランジスタに比べて１／４０に抑えられていた。領域２に作製された、ゲート長が１μｍのｎチャネル型ＭＯＳトランジスタにおいてゲート電圧とドレイン電圧がともに１Ｖのバイアス条件で測定したドレイン電流の値は、膜厚１．６ｎｍの酸化シリコン膜をゲート絶縁膜とするＭＯＳトランジスタに比べて９７％と良好であった。
【００４８】
また、上述したｐチャネル型ＭＯＳトランジスタの作製方法を用いて、ｐチャネル型ＭＯＳトランジスタを作製して、硼素がドーピングされた多結晶からなるゲート電極からシリコン基板への硼素の拡散を調べた。領域２に作製された酸素を含有する窒化シリコン膜２１は膜厚１．６ｎｍの酸化シリコン膜に比べて、基板に漏れる硼素が１／１００以下に抑えられていることがわかった。膜中に含まれる大量の窒素が、硼素の拡散を阻止している。
【００４９】
こうして、酸化膜換算膜厚１．６ｎｍでゲートリーク電流が酸化シリコン膜の１／４０に抑えられていて、なおかつ電流駆動能力も良好で、硼素の拡散抑制力が非常に強い、酸素を含有する窒化シリコン膜２１と、酸化膜換算膜厚２．５ｎｍの窒素を含有する酸化シリコン膜２２の二種類のゲート絶縁膜を、同一ウェハ上に、シリコン基板表面に損傷及び汚染を与えることなく形成することが可能となった。また、窒素を含有する酸化シリコン膜２２の膜厚は、領域１に形成する酸化シリコン膜３の膜厚を変化させることによって制御可能である。
【００５０】
ここで領域１に形成された窒素を含有する酸化シリコン膜２２の組成について言及しておく。二次イオン質量分析によって窒素を含有する酸化シリコン膜２２のシリコン、酸素、窒素の分析を行なったところ、図５のようになった。亜酸化窒素や一酸化窒素雰囲気中における熱処理によって、酸化シリコン膜に窒素を導入した場合と同じように、酸化シリコン膜とシリコン基板の界面に窒素が導入されていることがわかる。即ち窒素濃度は、酸化シリコン膜とシリコン基板の界面において最大となっている（極大ともなる）。
【００５１】
また、以上に示した本発明の実施の形態は、複数種類の膜厚水準を有する酸化シリコン膜を同一シリコン基板上に形成する従来の方法と組み合わせることによって、同一基板上に３種類以上のゲート絶縁膜を形成するように拡張することが可能である。例えば、複数種類の膜厚水準を有する酸化シリコン膜を同一シリコン基板上に形成した後に、その一部を選択的に除去した後に、アンモニア雰囲気中の熱処理及び亜酸化窒素雰囲気中の熱処理を行なうことによって、酸素を含有する窒化シリコン膜と複数種類の窒素を含有する酸化シリコン膜を同一シリコン基板上に形成することができる。
＜発明の実施の形態２＞
酸素を含有する窒化シリコンによるゲート絶縁膜と窒素を実質的に含有しない酸化シリコンによるゲート絶縁膜とを持つ２膜厚水準の半導体装置の製造方法を図６を用いて説明する。
【００５２】
シリコン基板１の表面に、周知の浅溝素子分離法を用いて素子分離溝２を形成した後、モノシランと亜酸化窒素をソースガスとする化学気相成長法により、膜厚１０ｎｍの酸化シリコン膜３１を堆積する（図６ａ）。
【００５３】
次に、レジスト４をウェハ全面に塗布し、通常のパターニングを行なって一部のレジストを除去する（図６ｂ）。この時点で基板１は、レジスト４に覆われている部分を領域１、レジスト４に覆われていない部分を領域２とに分けられる。
【００５４】
続いて、領域２の酸化シリコン膜３１を弗酸水溶液で除去し、次いで硫酸と過酸化水素水を含有する水溶液によってレジスト４を溶解除去する（図６ｃ）。この後、ＳＣ−１洗浄、ＳＣ−２洗浄を行ない、表面の汚染を除去する。更に、ＳＣ−１洗浄、弗酸水溶液による洗浄を行なって、領域２のシリコン基板表面を露出させる。この弗酸水溶液による洗浄によって領域１上の酸化シリコン膜３１は１０ｎｍから５ｎｍに減少する。
【００５５】
次に、アンモニア雰囲気中７００℃の熱処理によって領域２のシリコン基板表面に０．９ｎｍの窒化シリコン膜を形成し、続いて窒素によって５％に希釈した亜酸化窒素雰囲気中９００℃の熱処理によって上記窒化シリコン膜に酸素を導入して、酸素を含有する窒化シリコン膜３２とする。この際に領域１上の酸化シリコン膜３の膜厚は５．８ｎｍに増加すると同時に、窒素が導入されて、窒素を含有する酸化シリコン膜３３となる（図６ｄ）。
【００５６】
続いて、領域１上の窒素を含有する酸化シリコン膜３３を弗酸水溶液によって溶解除去する。上記窒素を含有する酸化シリコン膜３３は、アンモニアガス雰囲気中及び亜酸化窒素雰囲気中における熱処理を加えられたとはいえ、元来が化学気相成長法によって形成された酸化シリコン膜であるので、通常の熱的な酸化処理によって形成されたいわゆるシリコンの熱酸化膜よりも、弗酸水溶液による溶解速度が速い。このため、熱酸化膜を４ｎｍ溶解するような溶解処理によって、上記窒素を含有する酸化シリコン膜３３は完全に除去される。
【００５７】
一方、領域２に形成された酸素を含有する窒化シリコン膜３２は、上部に形成された酸化シリコンに近い組成の部分は弗酸水溶液によって速やかに溶解されるものの、その下部にある窒化シリコンに近い組成を有する部分は弗酸水溶液によるエッチングレートが遅く、上記熱酸化膜を４ｎｍ溶解するエッチングを施しても殆ど溶解しない。こうして上記フッ酸水溶液による溶解処理によって、領域１においてはシリコン基板が露出し、領域２においては酸素を含有する窒化シリコン膜３２の上部の酸化シリコンに近い組成を有する部分のみが除去された状態となる（図６ｅ）。
【００５８】
続いて、乾燥酸素を含有する雰囲気中における熱処理、即ちドライ酸化によって領域１のシリコン基板上に酸化シリコン膜３４を形成する。この際に領域２の酸素を含有する窒化シリコン膜３２に更に酸素が導入され、上部に再び酸化シリコンに近い組成を有する部分が形成される（図６ｆ）。
【００５９】
化学気相成長法による酸化シリコン膜３１の堆積の役割は、図６ｅに示したような、領域２のみに酸素を含有する窒化シリコンが存在する構造を実現する準備である。酸化シリコン膜３１は、アンモニアガス雰囲気中及び亜酸化窒素雰囲気中における熱処理を加えた後に弗酸水溶液に速やかに溶解すればよいのであり、例えばテトラエトキシシラン等の有機材料を用いる化学気相成長法によって堆積した酸化シリコン膜でも良い。
【００６０】
図６ｅに示したような構造を実現する手段としては、他に、領域１にも領域２と同様に酸素を含有する窒化シリコン膜を形成しておいて、レジストを用いたパターニングによって領域２を保護した状態で、領域１上の酸素を含有する窒化シリコン膜を除去する方法も考えられる。しかしながら、酸素を含有する窒化シリコン膜は弗酸水溶液に対する溶解速度が遅く、弗酸水溶液による溶解除去は困難である。１８０℃程度の高温に保持した燐酸水溶液に対しては速やかに溶解するものの、レジストによる保護が困難である。水溶液による溶解除去以外の手段としては、ドライエッチングやプラズマ処理を用いた方法も考えられるが、これらの方法は、領域１のシリコン基板中に損傷を与える。よって、本発明の実施の形態で述べたような、あらかじめ領域１に酸化シリコン膜３１を化学気相成長法によって形成しておいて、これを溶解除去する方法が最適である。
【００６１】
領域１に形成する酸化シリコン膜３４の膜厚は、これを形成するためのドライ酸化条件によって制御することができる。ただし、この領域１に形成する酸化シリコン膜３４の膜厚が厚くなるほど、即ちドライ酸化条件が高温或いは長時間になると、領域２の酸素を含有する窒化シリコン膜３２への酸素の導入が進行し、膜厚が厚くなっていく。また、上記酸素を含有する窒化シリコン膜３２の組成が酸化シリコンに近づいていき、酸化膜に比べてリーク電流が小さいという利点が失われていく。
【００６２】
勿論、上記ドライ酸化条件を考慮して、その前の工程の亜酸化窒素雰囲気中での熱処理条件を短時間或いは低温にすることで、ある程度の調整はできる。しかしながら、発明者の検討結果では、領域１に形成する酸化シリコン膜３４の膜厚が６ｎｍを超えると、領域２に形成される酸素を含有する窒化シリコン膜の膜厚増加が著しく、実用的では無い。また、領域１上の酸化シリコン膜３４の形成を、ドライ酸化以外の手法で行なうことももちろん可能であり、例えばウェット酸化を用いることもできるが、この場合には、ドライ酸化に比べて窒化シリコン膜への酸素導入がより急激で、領域２に形成する酸素を含有する窒化シリコン膜３２の酸化膜換算膜厚がより厚くなってしまう。
【００６３】
また、完成状態において、領域１に、実質的に窒素を含有しない酸化シリコン膜ではなく窒素を含有する酸化シリコン膜を形成することも勿論可能であり、領域１に酸化シリコン膜を形成した後に、例えば、一酸化窒素や亜酸化窒素を含有する雰囲気で熱処理を行なえば良い。ただ、この本発明の実施の形態が、先に示した発明の実施の形態１と比較して特徴的な点は、窒素を実質的に含有しない酸化シリコン膜を形成できることである。酸素が導入された窒化シリコン膜と窒素を含有する酸化シリコン膜を同一シリコン基板上に形成するためには、発明の実施の形態１に述べた手法の方が適しており、加えて領域１に形成する酸化シリコン膜厚を６ｎｍ以上にすることも可能である。
【００６４】
以上の領域１及び２に異なるゲート絶縁膜を形成する手順と、発明の実施の形態１の中において述べたのと同様のｎチャネル型ＭＯＳトランジスタの作製方法を組み合わせて、同一シリコン基板上に２種類の異なるゲート絶縁膜を有するｎチャネル型ＭＯＳトランジスタを作製した。
【００６５】
領域１上の酸化シリコン膜の形成をドライ酸化によって行ない、膜厚を２．５ｎｍとした。電気的容量の測定から求めたゲート絶縁膜の酸化膜換算膜厚は、領域１は２．５ｎｍ、領域２は１．６ｎｍであった。また領域２のＭＯＳトランジスタのゲートリーク電流は膜厚１．５ｎｍの酸化シリコン膜をゲート絶縁膜とするＭＯＳトランジスタに比べて１／１０に抑えられていた。
【００６６】
領域１に作製したゲート長が１μｍであるようなＭＯＳトランジスタについて、ドレイン電圧が５０ｍＶのバイアス条件で、相互コンダクタンスを測定すると、発明の実施の形態１において領域１に作製したＭＯＳトランジスタよりも、相互コンダクタンスの最大値が１２％大きくなった。どちらのゲート絶縁膜の酸化膜換算膜厚も２．５ｎｍであることを勘案すると、発明の実施の形態２で領域１に作製した窒素を含まない酸化シリコン膜の方が、発明の実施の形態１において領域１に作製した窒素を含有する酸化シリコン膜よりも、チャネル中の電子の移動度の最大値が大きくなっていると考えられる。これは、例えばアナログ素子に望ましい特性である。
【００６７】
こうして、酸化膜換算膜厚１．６ｎｍでゲートリーク電流が酸化シリコン膜の１／１０に抑えられていて、なおかつ電流駆動能力も良好で、硼素の拡散抑制力が非常に強い、酸素を含有する窒化シリコン膜３２と、膜厚２．５ｎｍの窒素を実質的に含有しない酸化シリコン膜２２の二種類のゲート絶縁膜を、同一ウェハ上に、シリコン基板表面に損傷及び汚染を与えることなく形成することが可能となった。
＜発明の実施の形態３＞
酸素を含有する窒化シリコンによるゲート絶縁膜と窒素を実質的に含有しない酸化シリコンによるゲート絶縁膜と窒素を含有する酸化シリコンによるゲート絶縁膜とを持つ３膜厚水準の半導体装置の製造方法を図７を用いて説明する。
【００６８】
シリコン基板１の表面に、周知の浅溝素子分離法を用いて素子分離溝２を形成した後、８５０℃においてウェット酸化することによって、膜厚１０ｎｍの酸化シリコン膜４１をシリコン基板１上に形成する。
【００６９】
次に、レジスト４をウェハ全面に塗布し、通常のパターニングを行なって一部のレジストを除去する（図７ａ）。この時点で基板１にレジスト４に覆われている部分に領域１が形成される。
【００７０】
領域１以外の酸化シリコン膜４１を弗酸水溶液で除去し、続いて硫酸と過酸化水素水を含有する水溶液によってレジスト４を溶解除去する（図７ｂ）。この後、ＳＣ−１洗浄、ＳＣ−２洗浄を行ない、表面の汚染を除去する。更に、ＳＣ−１洗浄、希弗酸洗浄を行なってから、モノシランと亜酸化窒素をソースガスとする化学気相成長法によって膜厚５ｎｍの酸化シリコン膜４２を堆積する。
【００７１】
続いて、レジスト４３を全面に塗布し、通常のパターニングを行なって、領域１以外の領域のうち一部分のみにレジスト４３を残す（図７ｃ）。このレジスト４３を残した領域が領域２となり、領域１，２以外の残りの領域が領域３となる。
【００７２】
領域１及び３の酸化シリコン膜４２を弗酸水溶液によって溶解除去し、続いて硫酸と過酸化水素水を含有する水溶液によってレジスト４３を溶解除去する（図７ｄ）。この洗浄によって、領域１上の酸化シリコン膜４１は削れ、膜厚が９ｎｍとなる。この後、ＳＣ−１洗浄、ＳＣ−２洗浄を行ない、表面の汚染を除去する。
【００７３】
更に、ＳＣ−１洗浄、希弗酸洗浄を行なってから、アンモニアガス雰囲気中７００℃の熱処理によって領域３に０．９ｎｍの窒化シリコン膜を形成し、続いて窒素によって５％に希釈した亜酸化窒素雰囲気中９００℃の熱処理によって上記窒化シリコン膜に酸素を導入することにより、領域３上に酸素を含有する窒化シリコン膜４４を形成する（図７ｅ）。この際に領域１上の酸化シリコン膜４１には窒素が導入される。また、領域２上の酸化シリコン膜４２にも窒素が導入される。
【００７４】
続いて、弗酸水溶液によって領域２上の酸化シリコン膜４２を溶解除去する。この領域２上の酸化シリコン膜４２は、元来が化学気相成長法によって形成された膜なので、弗酸水溶液に対する溶解速度が、熱酸化膜よりも速い。従って、上記領域２上の酸化シリコン膜４２の溶解除去の間に、領域１上の酸化シリコン膜４１は約３ｎｍ膜厚が減少する程度しか溶解せず、膜厚は６ｎｍとなる。また、領域３の酸素が導入された窒化シリコン膜４４については、その上部に形成した酸化シリコンに近い組成の部分が溶解するのみで、その下部に存在する窒化シリコンに近い組成の部分は殆ど溶解しない（図７ｆ）。
【００７５】
次に、８００℃におけるドライ酸化によって、領域２の露出したシリコン基板上に２．５ｎｍの酸化シリコン膜４５を形成する。このドライ酸化工程において、領域１上の酸化シリコン膜４１は膜厚が６ｎｍから７ｎｍに増加する。同時に、領域３上の酸素を含有する窒化シリコン膜４４に更に酸素が導入され、上部には酸化シリコンに近い組成を有する部分が再び形成する（図７ｇ）。
【００７６】
こうして、領域１上には膜厚が７ｎｍであり窒素を含有する酸化シリコン膜４１、領域２には窒素を実質的に含有しない膜厚２．５ｎｍの酸化シリコン膜４５、領域３には酸素を含有する窒化シリコン膜４４が形成され、同一シリコン基板上に３種類のゲート絶縁膜を形成することが可能となった。
【００７７】
以上に述べたような、同一シリコン基板上に３種類のゲート絶縁膜を形成する手順と発明の実施の形態１に述べたＭＯＳトランジスタの形成方法を組み合わせて、同一シリコン基板上に３種類の異なるゲート絶縁膜を有するｎチャネル型ＭＯＳトランジスタを作製した。
【００７８】
電気的容量の測定から求めたゲート絶縁膜の酸化膜換算膜厚は、領域１が６．９ｎｍ、領域２は２．５ｎｍ、領域３は１．６ｎｍであった。各領域に形成されたトランジスタは、それぞれ、電源電圧３．３Ｖの入出力部分の素子、アナログ回路部分の素子、０．８〜１．４Ｖにおいて動作する高速論理回路部分の素子を対象としている。
【００７９】
領域２のゲート絶縁膜４５の特性は、当然ながら、通常の膜厚２．５ｎｍの熱酸化膜と同等であった。また、領域３に形成した酸素を含有する窒化シリコン膜４４の特性は、発明の実施の形態３において領域２に形成した酸素を含有する窒化シリコン膜と同等であった。即ち、膜厚１．６ｎｍの従来の熱酸化膜に比べて、リーク電流が約１／１０に抑制されていた。
【００８０】
ところで、領域１に形成した窒素を含有する酸化シリコン膜４１については、その形成過程において、一度膜厚１０ｎｍの酸化シリコン膜が形成された後に弗酸水溶液による溶解処理を経てその膜厚が６ｎｍに減じられ、再びドライ酸化を行なって、膜厚７ｎｍの酸化シリコン膜が形成されている。このような絶縁膜形成中の溶解処理は、膜の絶縁破壊寿命に影響する場合があるが、一般には溶解処理後の再度のドライ酸化処理により、絶縁破壊寿命が回復する。
【００８１】
そこで、領域１上の酸化シリコン膜４１の絶縁破壊寿命を評価するために、領域１に作製したゲート長１５μｍ、ゲート幅１５μｍのｎチャネル型ＭＯＳトランジスタの絶縁破壊寿命を測定した。３．３Ｖにおける使用を想定した寿命予測の結果は１００００年以上であり、全く問題がないことが判明した。
【００８２】
こうして、酸化膜換算膜厚１．６ｎｍでゲートリーク電流が酸化シリコン膜の１／１０に抑えられていて、なおかつ電流駆動能力も良好で、硼素の拡散抑制力が非常に強い、酸素を含有する窒化シリコン膜４４と、酸化膜換算膜厚６．９ｎｍの窒素を含有する酸化シリコン膜４１と膜厚２．５ｎｍの窒素を実質的に含有しない酸化シリコン膜２２との三種類のゲート絶縁膜を、同一ウェハ上に、シリコン基板表面に損傷及び汚染を与えることなく形成することが可能となった。
【図面の簡単な説明】
【００８３】
【図１】本発明に係る半導体装置の製造方法の第１の発明の実施の形態を説明するための断面図。
【図２】予め形成する酸化シリコン膜に窒素を含有させた場合の仕上がり膜厚を示す曲線図。
【図３】第１の発明の実施の形態において作製した半導体装置を説明するための断面図。
【図４】第１の発明の実施の形態において作製した酸素を含有する窒化シリコン膜の組成の深さ方向の分布を示す図。
【図５】第１の発明の実施の形態において作製した窒素を含有する酸化シリコン膜の組成の深さ方向の分布を示す図。
【図６】第２の発明の実施の形態を説明するための断面図。
【図７】第３の発明の実施の形態を説明するための断面図。
【図８】半導体装置の従来の製造方法を説明するためのに断面図。
【図９】半導体装置の別の従来の製造方法を説明するためのに断面図。
【符号の説明】
【００８４】
１…シリコン基板、２…素子分離溝、３…酸化シリコン膜、４，４３…レジスト、１４…ゲート電極、１５…拡散層、１６…サイドウォール、１７…層間絶縁膜、１８…配線、２１，３２，４４…酸素を含有する窒化シリコン膜、２２，３３…窒素を含有する酸化シリコン膜、３１，３４，４１，４２，４５…酸化シリコン膜。
【図１】
2008124523.tif 000003
【図２】
2008124523.tif 000004
【図３】
2008124523.tif 000005
【図４】
2008124523.tif 000006
【図５】
2008124523.tif 000007
【図６】
2008124523.tif 000008
【図７】
2008124523.tif 000009
【図８】
2008124523.tif 000010
【図９】
2008124523.tif 000011