(57)【要約】【課題】ボンドパッドを二つの層に形成したパッケージ用印刷回路基板及びその製造方法を提供する。【解決手段】本発明のよるパッケージ用印刷回路基板は、複数の電気接点（１）を有する電子素子が一面に実装される第１絶縁層と、第１絶縁層の他面に所定間隔離隔されて形成され、電気接点（１）と電気的に繋がる複数の第１ボンドパッド（１２）と、第１絶縁層の他面に積層され、第１ボンドパッド（１２）の形成された部分が除去された第２絶縁層と、複数の第１ボンドパッド（１２）間の位置に相応して第２絶縁層の表面に形成され、電気接点（１）と電気的に繋がる第２ボンドパッド（２２）とを含み、第１層のボンドパッド（１２）間の空間に層を異にして第２層のボンドパッドを形成する。【選択図】図１
2008078646.tif 000002
【特許請求の範囲】
【請求項１】
複数の電気接点を有する電子素子が一面に実装される第１絶縁層と、
前記第１絶縁層の他面に所定間隔離隔されて形成され、前記電気接点と電気的に繋がる複数の第１ボンドパッド（ｂｏｎｄ  ｐａｄ）と、
前記第１絶縁層の他面に積層され、前記第１ボンドパッドの形成された部分が除去された第２絶縁層と、
複数の前記第１ボンドパッド間の位置に相応して前記第２絶縁層の表面に形成され、前記電気接点と電気的に繋がる第２ボンドパッドと、
を含むことを特徴とするパッケージ用印刷回路基板。
【請求項２】
前記第１ボンドパッドは一列に配置され、前記第２ボンドパッドは前記第１ボンドパッド間の空間に位置し、前記第１ボンドパッドの列と前記第２ボンドパッドの列とは互いに相応することを特徴とする請求項１に記載のパッケージ用印刷回路基板。
【請求項３】
前記第１絶縁層の表面には前記第１ボンドパッドと電気的に繋がる第１回路パターンが形成され、前記第２絶縁層の表面には前記第２ボンドパッドと電気的に繋がる第２回路パターンが形成されることを特徴とする請求項１に記載のパッケージ用印刷回路基板。
【請求項４】
前記第１ボンドパッド及び前記第２ボンドパッドが形成された部分を除き、前記印刷回路基板の表面に塗布されるソルダレジスト（ｓｏｌｄｅｒ  ｒｅｓｉｓｔ）をさらに含むことを特徴とする請求項１に記載のパッケージ用印刷回路基板。
【請求項５】
前記第１ボンドパッド及び前記第２ボンドパッドの表面に積層される金メッキ層をさらに含むことを特徴とする請求項１に記載のパッケージ用印刷回路基板。
【請求項６】
前記印刷回路基板には、前記電気接点の位置に相応して貫通ホールが穿孔され、前記第１ボンドパッド及び前記第２ボンドパッドは前記貫通ホールの周辺に配列されることを特徴とする請求項１に記載のパッケージ用印刷回路基板。
【請求項７】
（ａ）コア基板の表面に複数の第１ボンドパッドを形成する段階と、
（ｂ）前記コア基板に絶縁層を積層する段階と、
（ｃ）前記絶縁層の表面に、前記第１ボンドパッド間の位置に相応して第２ボンドパッドを形成する段階と、
（ｄ）前記第１ボンドパッドが形成された位置に相応して前記絶縁層を選択的に除去して前記第１ボンドパッドを露出させる段階と、
を含むことを特徴とするパッケージ用印刷回路基板の製造方法。
【請求項８】
前記段階（ａ）は、前記コア基板の表面に前記第１ボンドパッドと電気的に繋がる内層回路を形成する段階を含むことを特徴とする請求項７に記載のパッケージ用印刷回路基板の製造方法。
【請求項９】
前記段階（ｃ）は、前記絶縁層の表面に前記第２ボンドパッドと電気的に繋がる外層回路を形成する段階を含むことを特徴とする請求項７に記載のパッケージ用印刷回路基板の製造方法。
【請求項１０】
前記段階（ｃ）は、
（ｃ１）前記コア基板及び前記絶縁層を貫通するビアホールを穿孔する段階と、
（ｃ２）前記ビアホール内にメッキ層を形成して前記外層回路と電気的に連結させる段階と、
を含むことを特徴とする請求項９に記載のパッケージ用印刷回路基板の製造方法。
【請求項１１】
前記段階（ｄ）は、レーザドリリングにより行われることを特徴とする請求項７に記載のパッケージ用印刷回路基板の製造方法。
【請求項１２】
前記段階（ｄ）の以後に、前記第１ボンドパッド及び前記第２ボンドパッドが形成された部分を除き、前記印刷回路基板の表面にソルダレジストを塗布する段階をさらに含むことを特徴とする請求項７に記載のパッケージ用印刷回路基板の製造方法。
【請求項１３】
前記段階（ｄ）の以後に、
（ｅ）前記第１ボンドパッド及び前記第２ボンドパッドの表面を金メッキする段階をさらに含むことを特徴とする請求項７に記載のパッケージ用印刷回路基板の製造方法。
【請求項１４】
前記段階（ｅ）の以後に、
（ｆ）前記第１ボンドパッド及び前記第２ボンドパッドに隣接して前記印刷回路基板に貫通ホールを穿孔する段階をさらに含むことを特徴とする請求項１３に記載のパッケージ用印刷回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージ用印刷回路基板及びその製造方法（Ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ  ｆｏｒ  ｐａｃｋａｇｅ  ａｎｄ  ｍａｎｕｆａｃｔｕｒｉｎｇ  ｍｅｔｈｏｄ  ｔｈｅｒｅｏｆ）に関する。
【背景技術】
【０００２】
最近、信号処理に必要である半導体技術の急速な発展により半導体素子が著しく成長している。これと共に、半導体素子などの電子素子を印刷回路基板に予め実装してパッケージで構成するＳＩＰ（Ｓｙｓｔｅｍ  ｉｎ  ｐａｃｋａｇｅ）、ＣＳＰ（Ｃｈｉｐ  ｓｉｚｅｄ  ｐａｃｋａｇｅ）、ＦＣＰ（Ｆｌｉｐ  ｃｈｉｐ  ｐａｃｋａｇｅ）などの半導体パッケージに対する開発が活発に進んでいる。
【０００３】
近年では半導体技術の発展によりダイ（ｄｉｅ）の大きさが縮小されつつあり、これにより、半導体素子などを実装するためのパッケージ用基板の大きさも縮小されて、電子素子との電気的繋がりのために基板に形成されるボンドパッド（Ｂｏｎｄ  ｐａｄ）を具現できる面積も減っている。
【０００４】
このような半導体素子の性能向上及び高周波の具現に対する要求などにより、パッケージ用基板上に従来より多数のＩ／Ｏ接点を設計することが求められており、これに従い、上述したように大きさが縮小された基板上に電子素子との電気的繋がりのためのボンドパッドを形成できる空間も減っている。
【０００５】
パッケージ用基板に形成されるボンドパッドに関しては、従来は一つの回路層に限ってボンドパッドを形成することが一般的であったが、一方、図６に示すように、パッケージ基板を階段形状に製作し、各層にボンドパッドを形成して二つの層にボンドパッドを具現した場合も開示されている。
【０００６】
図６のように、階段形状の断面を有するパッケージ用基板である場合、図７に示したもののように、各層に形成されたボンドパッドと電子素子との電気接点をワイヤボンディング（ｗｉｒｅ  ｂｏｎｄｉｎｇ）により電気的に繋がることで、より多数のボンドパッドが形成できるようにした。
【０００７】
しかし、図６及び図７に示された従来技術の場合、二つの層にボンドパッドが形成されていたものの、第１層のボンドパッドと第２層のボンドパッドが階段状で形成されており、同一線上に配列されていないため、各ボンドパッドと半導体素子の電気接点との間の距離が層により変わることになる。これにより、ボンドパッドと電気接点との間の距離、すなわち、ボンディングのためのワイヤの長さがボンドパッドの位置に応じて変わることになり、これは結局、電気的抵抗として作用するので全体パッケージの電気的特性を低下させる素地がある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、ボンドパッドを二つの層に形成し、各層に形成されたボンドパッドを一列に配列させることにより、狭い面積に、より多くのボンドパッドを具現することができるパッケージ用基板及びその製造方法を提供する。
【課題を解決するための手段】
【０００９】
本発明の一実施形態によれば、複数の電気接点を有する電子素子が一面に実装される第１絶縁層と、第１絶縁層の他面に所定間隔離隔されて形成され、電気接点と電気的に繋がる複数の第１ボンドパッドと、第１絶縁層の他面に積層され、第１ボンドパッドの形成された部分が除去された第２絶縁層と、複数の第１ボンドパッド間の位置に相応して第２絶縁層の表面に形成され、電気接点と電気的に繋がる第２ボンドパッドと、を含むパッケージ用印刷回路基板が提供される。
【００１０】
第１ボンドパッドは一列に配置され、第２ボンドパッドは第１ボンドパッド間の空間に位置し、第１ボンドパッドの列と第２ボンドパッドの列とは互いに相応することが好ましい。第１絶縁層の表面には第１ボンドパッドと電気的に繋がる第１回路パターンが形成され、第２絶縁層の表面には第２ボンドパッドと電気的に繋がる第２回路パターンが形成されることができる。第１ボンドパッド及び第２ボンドパッドが形成された部分を除き、印刷回路基板の表面にソルダレジスト（ｓｏｌｄｅｒ  ｒｅｓｉｓｔ）が塗布されてもよく、第１ボンドパッド及び第２ボンドパッドの表面には金メッキ層を積層することが好ましい。印刷回路基板には電気接点の位置に相応して貫通ホールが穿孔されて、第１ボンドパッド及び第２ボンドパッドは貫通ホールの周辺に配列されることが好ましい。第１絶縁層と第２絶縁層とを貫通して貫通ホールを穿孔した後、電子素子を第１絶縁層の一面に実装すれば、電子素子の電気接点が貫通ホールを通してボンドパッドを向いて露出されることになり、第１ボンドパッド及び第２ボンドパッドが貫通ホールの周辺に配列されていると、ボンドパッドと電気接点との間をワイヤボンディングなどにより電気的に連結させることができる。
【００１１】
さらに、本発明の別の実施形態によれば、（ａ）コア基板の表面に複数の第１ボンドパッドを形成する段階と、（ｂ）コア基板に絶縁層を積層する段階と、（ｃ）絶縁層の表面に第１ボンドパッド間の位置に相応して第２ボンドパッドを形成する段階と、及び（ｄ）第１ボンドパッドが形成された位置に相応して絶縁層を選択的に除去し第１ボンドパッドを露出させる段階と、を含むパッケージ用印刷回路基板の製造方法が提供される。
【００１２】
段階（ａ）は、コア基板の表面に第１ボンドパッドと電気的に繋がる内層回路を形成する段階を含むことができ、段階（ｃ）は、絶縁層の表面に第２ボンドパッドと電気的に繋がる外層回路を形成する段階を含むことができる。段階（ｃ）は、（ｃ１）コア基板及び絶縁層を貫通するビアホールを穿孔する段階と、（ｃ２）ビアホール内にメッキ層を形成して外層回路と電気的に連結させる段階とを含むことができる。段階（ｄ）は、レーザドリリングにより行われることが好ましい。段階（ｄ）の以後に、第１ボンドパッド及び第２ボンドパッドが形成された部分を除き、印刷回路基板の表面にソルダレジストを塗布する段階をさらに含むことができ、（ｅ）第１ボンドパッド及び第２ボンドパッドの表面を金メッキする段階をさらに含むことができる。段階（ｅ）の以後に、（ｆ）第１ボンドパッド及び第２ボンドパッドに隣接して印刷回路基板に貫通ホールを穿孔する段階をさらに含むことができる。上述した以外の別の実施形態、特徴、利点が本発明の図面、特許請求の範囲及び発明の詳細な説明により明確になるだろう。
【発明の効果】
【００１３】
本発明の好ましい実施形態によれば、第１層のボンドパッド間の空間に層を異にして第２層のボンドパッドを形成し、すなわち、ボンドパッドを二つの層に具現することにより、印刷回路基板の所定面積にＩ／Ｏとして使用可能なボンドパッドを、一つの層で形成する場合より２倍以上の高密度で形成することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明によるパッケージ用印刷回路基板及びその製造方法の好ましい実施形態を添付図面を参照して詳しく説明するが、添付図面を参照して説明することにおいて、同一であるか対応する構成要素は同一の図面番号を付与し、これに対する重複される説明は略する。
【００１５】
図１は、本発明の好ましい一実施形態によるパッケージ用印刷回路基板を示す平面図であり、図２は、図１のＡ−Ａ’に対する断面図であって、図３は、図１のＢ−Ｂ’に対する断面図である。図１ないし図３を参照すると、電気接点１、ボンディングワイヤ３、コア基板１０、第１ボンドパッド１２、内層回路１４、ビアホール１６、絶縁層２０、第２ボンドパッド２２、外層回路２４、貫通ホール３０、ソルダレジスト４０、金メッキ層４２が示されている。
【００１６】
本実施形態は、半導体素子などが実装されるパッケージ用基板に、互いに高さが異なる第１層及び第２層のボンドパッドを具現し、各層のボンドパッドが平面上で見る場合一列に配列されることにより、狭い領域に、より多数のＩ／Ｏ用ボンドパッドを具現することを特徴とする。
【００１７】
本実施形態によるパッケージ用基板は、二つ以上の回路パターン層を有する多層印刷回路基板のような構造で形成される。すなわち、コア基板１０に内層回路１４を形成し、その上に絶縁層２０をビルドアップ（ｂｕｉｌｄ−ｕｐ）した後、絶縁層２０の表面に外層回路２４を形成して多層の回路パターン層を有する印刷回路基板を形成する。
【００１８】
コア基板１０の表面に形成される内層回路１４は、パッケージ用基板に実装される半導体素子の電気接点１との電気的繋がりのための第１ボンドパッド１２を含む。図２には、半導体素子の電気接点１を露出させるために貫通ホール３０の周辺に第１ボンドパッド１２が形成されていることが示されており、図３には貫通ホール３０の周辺に沿って第１ボンドパッド１２が並んで配列されていることが示されている。結果的に、図１のように、貫通ホール３０の両周辺に沿って第１ボンドパッド１２が２列に配列される。
【００１９】
コア基板１０を基準として見ると、半導体素子はコア基板１０の一面に実装され、ボンドパッドはコア基板１０の他面に形成されて、図１のようにボンドパッドと電気接点１との間をボンディングワイヤ３で連結できる構造に形成される。第１ボンドパッド１２はコア基板１０の表面上に形成されるが、後述する第２ボンドパッド２２が形成される空間を提供するために所定間隔離隔されるように設計される。
【００２０】
第１ボンドパッド１２が形成されたコア基板１０の表面には絶縁層２０が積層され、絶縁層２０の表面には第２回路パターン層である外層回路２４が形成される。内層回路１４の場合と同じく外層回路２４は、パッケージ用基板に実装される半導体素子の電気接点１との電気的繋がりのために第２ボンドパッド２２を含む。図２には、半導体素子の電気接点１を露出させるための貫通ホール３０の周辺に第２ボンドパッド２２が形成されていることが示されており、図３には、貫通ホール３０の周辺に沿って第２ボンドパッド２２が並んで配列されていることが示されている。結果的に、図１のように、貫通ホール３０の両周辺に沿って第２ボンドパッド２２も２列に配列される。
【００２１】
このように、第１ボンドパッド１２と第２ボンドパッド２２とを、層を異にして貫通ホール３０の両周辺に沿って２列に配列することにより、同一面積に、より多数のボンドパッドを設計できるようになる。すなわち、図１を見ると、第１ボンドパッド１２と第２ボンドパッド２２は互いに隣接していても層を異にして形成されているので、ボンドパッド間の電気的絶縁のための空間が不要となる。
【００２２】
このように、二つの層にボンドパッドをそれぞれ設計した後、互いに隣接するように並んで配置するためには、コア基板１０に絶縁層２０を積層した後、第２ボンドパッド２２を形成する過程中に、または第２ボンドパッド２２を形成した後に、第１ボンドパッド１２部分に積層された絶縁層２０を選択的に除去し第１ボンドパッド１２を露出させることがよい。すなわち、第１ボンドパッド１２が所定間隔で配列されるように形成した後、絶縁層２０を積層し、絶縁層２０の表面中の第１ボンドパッド１２間の空間に該当する部分に第２ボンドパッド２２を形成した後、第２ボンドパッド２２間の領域、すなわち、第１ボンドパッド１２が位置する部分の絶縁層２０を除去することにより、本実施形態によるパッケージ用基板が構成されることができる。
【００２３】
図３に示すように、第１ボンドパッド１２と第２ボンドパッド２２を、ジグザグ状に第１層及び第２層に交差的に配置することにより、ボンドパッド間の空間に別のボンドパッドをさらに形成することができるので、同一空間に、より多数のボンドパッドを設計できるようになる。これにより、小型化になる半導体パッケージに対応して高密度のパッケージ用基板を提供することができる。
【００２４】
また、図１で分かるように、層を異にしてボンドパッドを並んで配列して、すなわち、第１ボンドパッド１２と第２ボンドパッド２２が図１のように、平面上で見る場合一列で配列されることにより、第１ボンドパッド１２と第２ボンドパッド２２との間に電気接点１との電気的繋がりのためのボンディングワイヤ３の長さを同一にすることができるので、電気的特性の向上にも寄与できる。
【００２５】
このような構造のボンドパッドが形成された後には、パッケージ用基板の表面にソルダレジスト４０を塗布し、ボンドパッドの表面には電気的接続の信頼度を向上させるために導電性の優れた金メッキ層４２が積層される。
【００２６】
図２に示したように、本実施形態によるパッケージ用基板には、半導体素子が実装されて電気接点１が露出されるように貫通ホール３０が穿孔される。図１に示したように、貫通ホール３０の周辺にはボンドパッドを配列して半導体素子と基板との間の電気的接続が効率的に行われるようにする。
【００２７】
このようにパッケージ用基板を貫通して貫通ホール３０を穿孔した後、半導体素子をコア基板１０に実装すれば、電気接点１が貫通ホール３０を通してボンドパッドを向いて露出されるし、貫通ホール３０の周辺に配列されている第１ボンドパッド１２及び第２ボンドパッド２２と電気接点１との間をボンディングワイヤ３で連結して電気的繋がりを具現する。
【００２８】
図４は、本発明の好ましい一実施形態によるパッケージ用印刷回路基板の製造方法を示す順序図であり、図５は、本発明の好ましい一実施形態によるパッケージ用印刷回路基板の製造工程を示す流れ図である。図５を参照すると、コア基板１０、第１ボンドパッド１２、内層回路１４、ビアホール１６、絶縁層２０、第２ボンドパッド２２、外層回路２４、貫通ホール３０、ソルダレジスト４０、金メッキ層４２が示されている。
【００２９】
上述した実施形態によるパッケージ用基板を製造するためには、コア基板１０に絶縁層２０をビルドアップして外層回路２４まで形成した後、第１ボンドパッド１２が位置する部分の絶縁層２０を選択的に除去する工程が核心となる。これは、ＣＯ２レーザなどを用いたドリリングやプラズマ（ｐｌａｓｍａ）工程による選択的除去により、第１ボンドパッド１２の部位の絶縁層２０を除去して開放させる工程により行われることができる。
【００３０】
先ず、図４の段階１００で、図５の（ａ）のように、コア基板１０の表面に図５の（ｂ）のように第１ボンドパッド１２及び内層回路１４を形成し、段階１１０で、図５の（ｃ）のようにコア基板１０の表面に絶縁層２０をビルドアップした後、段階１２０で、図５の（ｅ）のように絶縁層２０の表面に第２ボンドパッド２２及び外層回路２４を形成する。上述したように、第２ボンドパッド２２は第１ボンドパッド１２間に位置されるようにする。
【００３１】
外層回路２４の形成工程までは一般的な多層印刷回路基板の製造工程を適用することができる。よって、図５の（ｄ）のように回路層間の電気的繋がりのためには、段階１２２で、コア基板１０及び絶縁層２０を貫通するビアホール１６を穿孔し、段階１２４で、ビアホール１６をメッキして外層回路２４と内層回路１４、及び/または外層回路２４と外層回路２４とを電気的に導通させる工程が適用されてもよい。その他にも必要により、多層印刷回路基板に適用できる各種構造を形成することができる。
【００３２】
次に、図４の段階１３０で、図５の（ｆ）のように第１ボンドパッド１２が形成された位置の絶縁層２０を選択的に除去し第１ボンドパッド１２を露出させる。絶縁層２０を選択的に除去するためには、上述したように、レーザドリリングなど印刷回路基板の製造工程において選択的除去に用いることができる多様な工程が適用できる。
【００３３】
次に、図４の段階１３２で、図５の（ｇ）のようにパッケージ用基板の表面にソルダレジスト４０を塗布する。ソルダレジスト４０は、基板表面に形成された回路パターンを保護するためのものであって、電気的繋がりを必要とする第１ボンドパッド１２及び第２ボンドパッド２２部分を除き、塗布される。段階１４０で、第１ボンドパッド１２及び第２ボンドパッド２２の表面には、図５の（ｈ）のように、電気的繋がりの信頼性を高めるために金メッキ層４２が積層される。
【００３４】
最後に、図４の段階１５０で、図５の（ｉ）のように半導体素子が実装される場合、電気接点１が露出されるように貫通ホール３０を穿孔する。貫通ホール３０を通して電気接点１が露出されると、ボンドパッドと電気接点１との間にワイヤボンディングをするので、第１ボンドパッド１２及び第２ボンドパッド２２が貫通ホール３０の周辺に配列されるように、すなわち、第１ボンドパッド１２及び第２ボンドパッド２２が配列された位置に隣接して貫通ホール３０を穿孔することがよい。
【００３５】
このような工程により製造されたパッケージ用基板に半導体素子を実装し、電気接点１とボンドパッドとをワイヤボンディングなどで電気的に繋がることにより半導体パッケージが製造されることができる。本実施形態により製造された半導体パッケージは、同一面積内に、より多数のボンドパッドを設計することができるので、小型化になる半導体素子に充分に対応できるし、ボンドパッドの位置に応じてボンドパッドと電気接点１との間の距離が変わらなく一定となるので、半導体パッケージの電気的特性を向上させることができる。上述した実施形態以外の多くの実施形態が本発明の特許請求の範囲内に存在する。
【図面の簡単な説明】
【００３６】
【図１】本発明の好ましい一実施形態によるパッケージ用印刷回路基板を示す平面図である。
【図２】図１のＡ−Ａ’に対する断面図である。
【図３】図１のＢ−Ｂ’に対する断面図である。
【図４】本発明の好ましい一実施形態によるパッケージ用印刷回路基板の製造方法を示す順序図である。
【図５】本発明の好ましい一実施形態によるパッケージ用印刷回路基板の製造工程を示す流れ図である。
【図６】従来技術によるパッケージ基板を示す断面図である。
【図７】従来技術によるパッケージ基板を示す平面図である。
【符号の説明】
【００３７】
１  電気接点
３  ボンディングワイヤ
１０  コア基板
１２  第１ボンドパッド
１４  内層回路
１６  ビアホール
２０  絶縁層
２２  第２ボンドパッド
２４  外層回路
３０  貫通ホール
４０  ソルダレジスト
５０  金メッキ層
【図１】
2008078646.tif 000003
【図２】
2008078646.tif 000004
【図３】
2008078646.tif 000005
【図４】
2008078646.tif 000006
【図５】
2008078646.tif 000007
【図６】
2008078646.tif 000008
【図７】
2008078646.tif 000009