(57)【要約】      （修正有）【課題】１層で異なる結晶格子構造を有する相変化層及びその形成方法、並びにＴｉ拡散防止手段を備える相変化メモリ素子及びその製造方法を提供する。【解決手段】スイッチング素子及びスイッチング素子に連結されるストレージノードを備える相変化メモリ素子において、ストレージノードＳは、順次に積層された下部積層物３０，３０ａ、相変化層３４及び上部積層物３６，３８を備え、相変化層３４は、上層部３４ｂと下層部３４ａとに区分された単一層であり、上層部３４ｂの結晶格子構造と下層部３４ａの結晶格子構造とは異なったものであることを特徴とする相変化メモリ素子である。ここで、下層部３４ａは、ドーピングされたカルコゲナイド物質層であり、上層部３４ｂは、アンドープトされたカルコゲナイド物質層であり、上部積層物は、順次に積層された付着層３６と上部電極３８とを備える。【選択図】図８
2008153649.tif 000002
【特許請求の範囲】
【請求項１】
上層部と下層部とに区分される単一層であり、
前記上層部及び前記下層部の結晶格子は異なっていることを特徴とする相変化物質層。
【請求項２】
前記下層部は、不純物がドーピングされたカルコゲナイド物質層であることを特徴とする請求項１に記載の相変化物質層。
【請求項３】
前記下層部の結晶格子は、ＦＣＣであることを特徴とする請求項１に記載の相変化物質層。
【請求項４】
前記上層部は、アンドープト・カルコゲナイド物質層であることを特徴とする請求項１または請求項２に記載の相変化物質層。
【請求項５】
前記上層部の結晶格子は、ＨＣＰであることを特徴とする請求項１に記載の相変化物質層。
【請求項６】
前記下層部は、窒素がドーピングされた、Ｇｅ−Ｓｂ−Ｔｅ層、Ｇｅ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ−Ｎ層、Ｓｎ−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（６Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層のうち、いずれか一つであることを特徴とする請求項２に記載の相変化物質層。
【請求項７】
前記上層部は、Ｇｅ−Ｓｂ−Ｔｅ層、Ａｓ−Ｓｂ−Ｔｅ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ層、Ｓｎ−Ｓｂ−Ｔｅ層、（５Ａ族元素）−Ｓｂ−Ｔｅ層、（６Ａ族元素）−Ｓｂ−Ｔｅ層、（５Ａ族元素）−Ｓｂ−Ｓｅ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ層のうち、いずれか一つであることを特徴とする請求項４に記載の相変化物質層。
【請求項８】
相変化物質層の形成方法において、
基板上にドーピングガスと共に第１ソースを供給してドーピングされた下層を形成する第１段階と、
前記ドーピングガスの供給を中止し、前記下層上に第２ソースを供給してアンドープト上層を形成する第２段階とを含むが、
前記上層及び下層は結晶化される温度で形成し、
前記上層及び下層の結晶格子を互いに異ならせて形成することを特徴とする相変化物質層の形成方法。
【請求項９】
前記第１ソース及び第２ソースは、同じであることを特徴とする請求項８に記載の相変化物質層の形成方法。
【請求項１０】
前記下層及び上層は、カルコゲナイド物質層から形成することを特徴とする請求項８に記載の相変化物質層の形成方法。
【請求項１１】
前記上層及び下層は、２５０℃〜４００℃で形成することを特徴とする請求項８に記載の相変化物質層の形成方法。
【請求項１２】
前記上層及び下層は、互いに異なる温度で形成することを特徴とする請求項８に記載の相変化物質層の形成方法。
【請求項１３】
前記第１ソース及び第２ソースは、異なったものであることを特徴とする請求項８に記載の相変化物質層の形成方法。
【請求項１４】
前記上層の結晶格子は、ＨＣＰであることを特徴とする請求項８に記載の相変化物質層の形成方法。
【請求項１５】
前記下層の結晶格子は、ＦＣＣであることを特徴とする請求項８または請求項１４に記載の相変化物質層の形成方法。
【請求項１６】
前記第１及び第２段階は、インシチュで形成することを特徴とする請求項８に記載の相変化物質層の形成方法。
【請求項１７】
スイッチング素子及び前記スイッチング素子に連結されるストレージノードを備える相変化メモリ素子において、
前記ストレージノードは、
順次に積層された下部積層物、相変化層及び上部積層物を備え、
前記相変化層は、
上層部と下層部とに区分された単一層であり、
前記上層部の結晶格子と前記下層部の結晶格子とは異なっていることを特徴とする相変化メモリ素子。
【請求項１８】
前記下層部は、不純物がドーピングされたカルコゲナイド物質層であることを特徴とする請求項１７に記載の相変化メモリ素子。
【請求項１９】
前記下層部の結晶格子は、ＦＣＣであることを特徴とする請求項１７に記載の相変化メモリ素子。
【請求項２０】
前記上層部は、アンドープト・カルコゲナイド物質層であることを特徴とする請求項１７または請求項１８に記載の相変化メモリ素子。
【請求項２１】
前記上層部の結晶格子は、ＨＣＰであることを特徴とする請求項１７に記載の相変化メモリ素子。
【請求項２２】
前記下層部は、窒素がドーピングされた、Ｇｅ−Ｓｂ−Ｔｅ層、Ｇｅ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ−Ｎ層、Ｓｎ−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（６Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層のうち、いずれか一つであることを特徴とする請求項１８に記載の相変化メモリ素子。
【請求項２３】
前記上層部は、Ｇｅ−Ｓｂ−Ｔｅ層、Ａｓ−Ｓｂ−Ｔｅ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ層、Ｓｎ−Ｓｂ−Ｔｅ層、（５Ａ族元素）−Ｓｂ−Ｔｅ層、（６Ａ族元素）−Ｓｂ−Ｔｅ層、（５Ａ族元素）−Ｓｂ−Ｓｅ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ層のうち、いずれか一つであることを特徴とする請求項２０に記載の相変化メモリ素子。
【請求項２４】
前記上部積層物は、順次に積層された付着層と上部電極とを備えることを特徴とする請求項１７に記載の相変化メモリ素子。
【請求項２５】
スイッチング素子及び前記スイッチング素子に連結されるストレージノードを備える相変化メモリ素子において、
前記ストレージノードは、
順次に積層された下部積層物、相変化層、拡散防止膜及び上部積層物を備え、
前記拡散防止膜はアンドープト相変化物質膜であり、前記相変化層と結晶格子が異なったものであることを特徴とする相変化メモリ素子。
【請求項２６】
前記相変化層及び前記拡散防止膜は、カルコゲナイド物質からなることを特徴とする請求項２５に記載の相変化メモリ素子。
【請求項２７】
前記相変化層の結晶格子はＦＣＣであり、前記拡散防止膜の結晶格子はＨＣＰであることを特徴とする請求項２５に記載の相変化メモリ素子。
【請求項２８】
前記上部積層物は、順次に積層された付着層及び上部電極を備えることを特徴とする請求項２５に記載の相変化メモリ素子。
【請求項２９】
スイッチング素子と、これに連結されたストレージノードとを備える相変化メモリ素子の製造方法において、
前記ストレージノードは、
下部積層物、相変化層及び上部積層物を順次に積層して形成し、
前記相変化層を形成する段階は、
基板上にドーピングガスと共に第１ソースを供給してドーピングされた下層を形成する第１段階と、
前記ドーピングガスの供給を中止し、前記下層上に第２ソースを供給してアンドープト上層を形成する第２段階とを含むが、
前記上層及び下層は、結晶化される温度で形成し、
前記上層及び下層の結晶格子を互いに異ならせて形成することを特徴とする相変化メモリ素子の製造方法。
【請求項３０】
前記第１ソース及び第２ソースは、同じであることを特徴とする請求項２９に記載の相変化メモリ素子の製造方法。
【請求項３１】
前記下層及び上層は、カルコゲナイド物質層から形成することを特徴とする請求項２９に記載の相変化メモリ素子の製造方法。
【請求項３２】
前記上層及び下層は、２５０℃〜４００℃で形成することを特徴とする請求項２９に記載の相変化メモリ素子の製造方法。
【請求項３３】
前記上層及び下層は、互いに異なる温度で形成することを特徴とする請求項２９に記載の相変化メモリ素子の製造方法。
【請求項３４】
前記第１ソース及び第２ソースは、異なったものであることを特徴とする請求項２９に記載の相変化メモリ素子の製造方法。
【請求項３５】
前記上層の結晶格子は、ＨＣＰであることを特徴とする請求項２９に記載の相変化メモリ素子の製造方法。
【請求項３６】
前記下層の結晶格子は、ＦＣＣであることを特徴とする請求項２９または請求項３５に記載の相変化メモリ素子の製造方法。
【請求項３７】
前記第１及び第２段階は、インシチュで形成することを特徴とする請求項２９に記載の相変化メモリ素子の製造方法。
【請求項３８】
前記上部積層物は、付着層及び上部電極を順次に積層して形成することを特徴とする請求項２９に記載の相変化メモリ素子の製造方法。
【請求項３９】
スイッチング素子と、これに連結されたストレージノードとを備える相変化メモリ素子の製造方法において、
前記ストレージノードは、
下部積層物、相変化層、拡散防止膜及び上部積層物を順次に積層して形成し、
前記拡散防止膜は、
アンドープト相変化物質膜から形成するが、結晶化される温度で形成し、前記相変化層の結晶格子と異なる結晶格子を有するように形成することを特徴とする相変化メモリ素子の製造方法。
【請求項４０】
前記相変化層と前記拡散防止膜は、カルコゲナイド物質から形成することを特徴とする請求項３９に記載の相変化メモリ素子の製造方法。
【請求項４１】
前記相変化層及び前記拡散防止膜は、２５０℃〜４００℃で形成することを特徴とする請求項３９に記載の相変化メモリ素子の製造方法。
【請求項４２】
前記相変化層及び前記拡散防止膜は、互いに異なる温度で形成することを特徴とする請求項３９に記載の相変化メモリ素子の製造方法。
【請求項４３】
前記相変化層の結晶格子は、ＦＣＣであることを特徴とする請求項３９に記載の相変化メモリ素子の製造方法。
【請求項４４】
前記拡散防止膜の結晶格子は、ＨＣＰであることを特徴とする請求項３９または請求項４３に記載の相変化メモリ素子の製造方法。
【請求項４５】
前記上部積層物は、付着層及び上部電極を順次に積層して形成することを特徴とする請求項３９に記載の相変化メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体メモリ素子に係り、さらに詳細には、同一物質の１層に互いに異なる結晶格子構造を有する相変化層及びその形成方法、並びにＴｉ拡散防止手段を備える相変化メモリ素子及びその製造方法に関する。
【背景技術】
【０００２】
相変化メモリ（phase-change random access memory）素子は、一般的に相変化層の含まれたストレージノードと、これに連結されたトランジスタとを備える。前記相変化層の状態は、印加電圧によって、結晶状態から非晶質状態に変化するか、または反対に変化する。すなわち、前記印加電圧がセット（set）電圧であるとき、前記相変化層は、非晶質状態から結晶状態に変化する。そして、前記印加電圧がリセット（reset）電圧であるとき、前記相変化層は、結晶状態から非晶質状態に変化する。
【０００３】
前記相変化層が有することができる結晶状態と非晶質状態とのうち、１状態はデータ１に対応し、残りはデータ０に対応しうる。前記相変化層が結晶状態であるときの前記相変化層の抵抗は、前記相変化層が非晶質状態にあるときの抵抗より小さい。これはすなわち、前記相変化層が結晶状態であるときに測定される電流は、前記相変化層が非晶質状態であるときに測定される電流より小さいということを意味する。
【０００４】
従って、前記相変化層に読み取り電圧を印加して測定される電流を基準電流と比較することによって、前記相変化層に記録されているデータを読み取ることができる。
【０００５】
現在まで紹介されている相変化メモリ素子（以下、従来のメモリ素子）は、ストレージノードで、相変化層、例えばＧＳＴ（Ｇｅ２Ｓｂ２Ｔｅ５）層上にチタン（Ｔｉ）層と窒化チタン（ＴｉＮ）層とが順次に積層されている。前記ＴｉＮ層は、上部電極コンタクト層として使われる。そして、前記Ｔｉ層は、前記ＴｉＮ層の付着力を高めるための付着層（adhesion layer）として使われる。
【０００６】
ところで、前記従来のメモリ素子において、書き込み動作や読み取り動作が反復されつつ、前記Ｔｉ層からＴｉが相変化層に拡散する現象が現れる。これにより、相変化層の組成及び抵抗が変わってしまい、かかる結果によって、従来のメモリ素子にさまざまな欠陥が現れる。例えば、従来のメモリ素子の耐久性試験（endurance test）で、Ｔｉの拡散にともなう結果として、セットスタック欠陥（set stuck fail）とリセットスタック欠陥（reset stuck fail）とが現れる。
【０００７】
かかる欠陥は、Ｔｉ層を除去したり、または顕著に薄く形成して減らすことができる。しかし、Ｔｉ層を除去したり、または薄く形成する場合、後続工程で、相変化層と上部電極との間に、マイクロリフティング（micro lifting）が発生しうる。マイクロリフティングによって寄生抵抗が増加し、リセット電流が増大してしまう。かかる欠陥により、相変化メモリの信頼性が落ちてしまう恐れがある。
【０００８】
また、相変化メモリの高集積化のためには、相変化層と上部電極との付着力を高め、両者間でマイクロリフティングの発生を防止せねばならず、そのとき、Ｔｉ層を十分に厚く形成せねばならないが、従来技術による相変化メモリは、前述のようなＴｉ拡散問題によって、Ｔｉ層を十分な厚さに形成することもできない。
【０００９】
結局、従来技術による相変化メモリは、Ｔｉ拡散問題によって信頼性も落ち、集積度も低下してしまう。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明が解決しようとする技術的課題は、前述の従来技術の問題点を改善するためのものであり、相変化層の上部に形成された上部積層物から相変化層に、相変化層の特性を低下させる不純物が拡散することを防止できる相変化層を提供するところにある。
【００１１】
本発明が解決しようとする他の技術的課題は、かかる相変化層の形成方法を提供するところにある。
【００１２】
本発明が解決しようとするさらに他の技術的課題は、Ｔｉ拡散防止手段を備える相変化メモリ素子を提供するところにある。
【００１３】
本発明が解決しようとするさらに他の技術的課題は、かかる相変化メモリ素子の製造方法を提供するところにある。
【課題を解決するための手段】
【００１４】
前記技術的課題を達成するために、本発明は、上層部と下層部とに区分される単一層であり、前記上層部及び前記下層部の結晶格子構造が異なったものであることを特徴とする相変化物質層を提供する。
【００１５】
前記下層部は、不純物がドーピングされたカルコゲナイド物質層であって、結晶格子構造は面心立方（ＦＣＣ：Face-Centered Cubic）でありうる。
【００１６】
前記上層部は、アンドープト・カルコゲナイド物質層であって、結晶格子構造は、六方密集（ＨＣＰ：Hexagonal Close-Packed）構造でありうる。
【００１７】
前記他の技術的課題を達成するために、本発明は、相変化物質層の形成方法において、基板上にドーピングガスと共に第１ソースを供給してドーピングされた下層を形成する第１段階と、前記ドーピングガスの供給を中止し、前記下層上に第２ソースを供給してアンドープト上層を形成する第２段階とを含むが、前記上層及び下層は、結晶化される温度で形成し、前記上層及び下層の結晶格子構造を互いに異ならせて形成することを特徴とする相変化物質層の形成方法を提供する。
【００１８】
前記第１ソース及び第２ソースは、同一でありうる。
【００１９】
前記下層及び上層は、カルコゲナイド物質層でありうる。
【００２０】
前記上層及び下層は、２５０℃〜４００℃で形成され、該温度範囲で前記上層及び下層は、互いに異なる温度で形成される。
【００２１】
本発明の実施例によれば、前記第１ソース及び第２ソースは、異なりうる。
【００２２】
前記第１ソース及び第２ソースの供給は、スパッタリング蒸着方式のような物理的な蒸着法、あるいはＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）方式のような化学的蒸着法によって供給できる。
【００２３】
前記上層の結晶格子構造はＨＣＰ、前記下層の結晶格子構造はＦＣＣでありうる。
【００２４】
前記第１及び第２段階は、インシチュで形成可能である。
【００２５】
前記さらに他の技術的課題を達成するために、本発明は、スイッチング素子、及び前記スイッチング素子に連結されるストレージノードを備える相変化メモリ素子において、前記ストレージノードは、順次に積層された下部積層物、相変化層及び上部積層物を備え、前記相変化層は、上層部と下層部とに区分された単一層であり、前記上層部の結晶格子構造と前記下層部の結晶格子構造は、異なったものであることを特徴とする相変化メモリ素子を提供する。
【００２６】
前記下層部と前記上層部は、前記相変化物質層で述べた通りでありうる。
【００２７】
前記上部積層物は、順次に積層された付着層と上部電極とを備えることができる。
【００２８】
前記さらに他の技術的課題を達成するために、本発明は、スイッチング素子及び前記スイッチング素子に連結されるストレージノードを備える相変化メモリ素子において、前記ストレージノードは、順次に積層された下部積層物、相変化層、拡散防止膜及び上部積層物を備え、前記拡散防止膜は、アンドープト相変化物質膜であり、前記相変化層と結晶格子構造が異なったものであることを特徴とする相変化メモリ素子を提供する。
【００２９】
前記相変化層及び前記拡散防止膜は、カルコゲナイド物質から形成されたものでありうる。
【００３０】
前記相変化層の結晶格子構造はＦＣＣであり、前記拡散防止膜の結晶格子構造はＨＣＰでありうる。
【００３１】
前記上部積層物は、順次に積層された付着層及び上部電極を備えることができる。
【００３２】
前記さらに他の技術的課題を達成するために、本発明は、スイッチング素子と、これに連結されたストレージノードとを備える相変化メモリ素子の製造方法において、前記ストレージノードは、下部積層物、相変化層及び上部積層物を順次に積層して形成し、前記相変化層を形成する段階は、基板上にドーピングガスと共に第１ソースを供給してドーピングされた下層を形成する第１段階、及び前記ドーピングガスの供給を中止し、前記下層上に第２ソースを供給してアンドープト上層を形成する第２段階を含むが、前記上層及び下層は、結晶化される温度で形成し、前記上層及び下層の結晶格子構造を互いに異ならせて形成することを特徴とする相変化メモリ素子の製造方法を提供する。
【００３３】
前記第１ソース及び第２ソースは、前記上層及び下層については、前述の通りでありうる。
【００３４】
前記上部積層物は、付着層及び上部電極を順次に積層して形成できる。
【００３５】
前記さらに他の技術的課題を達成するために、本発明は、スイッチング素子と、これに連結されたストレージノードとを備える相変化メモリ素子の製造方法において、前記ストレージノードは、下部積層物、相変化層、拡散防止膜及び上部積層物を順次に積層して形成し、前記拡散防止膜は、アンドープト相変化物質膜から形成するが、結晶化される温度で形成し、前記相変化層の結晶格子構造と異なる結晶格子構造を有するように形成することを特徴とする相変化メモリ素子の製造方法を提供する。
【００３６】
前記相変化層と前記拡散防止膜は、カルコゲナイド物質から形成できる。前記相変化層及び前記拡散防止膜は、２５０℃〜４００℃で形成できる。該温度範囲で、前記相変化層及び前記拡散防止膜は、互いに異なる温度で形成できる。前記相変化層の結晶格子構造はＦＣＣであり、前記拡散防止膜の結晶格子構造はＨＣＰでありうる。前記上部積層物は、付着層及び上部電極を順次に積層して形成できる。
【００３７】
かかる本発明を利用すれば、相変化層上に積層された上部積層物から相変化層にＴｉの拡散することを防止できる。よって、Ｔｉ拡散による相変化メモリ素子のさまざまな欠陥を減らすことができ、相変化メモリ素子の動作信頼性を高めることができる。また、相変化メモリ素子の集積度も高めることができる。
【発明の効果】
【００３８】
本発明の相変化メモリ素子で相変化層は、上層及び下層からなる単一層である。ここで、前記上下層は、同じ相変化物質層であるが、前記上層は、結晶格子構造がＨＣＰである相変化物質層である。また相変化層は、結晶格子構造がＦＣＣである相変化物質から形成された下層のみで構成され、かかる相変化層と付着層との間に、結晶格子構造がＨＣＰである相変化物質層を拡散防止層として別途に具備できる。
【００３９】
従って、本発明の相変化メモリ素子を利用すれば、相変化層自体に、あるいは相変化層とその上部構造物との間に拡散防止膜を備え、相変化層上に形成されたチタンを含む付着層からＴｉが相変化層に拡散することを防止したり、または減らすことができる。
【００４０】
このように本発明の相変化メモリ素子では、Ｔｉが相変化層に拡散することを防止したり、または減らすことができ、Ｔｉ拡散に起因した相変化層の欠陥を改善できる。併せて、前記のような拡散防止膜の具備により、相変化層と上部電極との間に十分な厚さの付着層を具備でき、相変化メモリ素子の高集積化時に、相変化層と上部電極との付着力を高めることができる。これにより、高集積化時にも、相変化層と上部電極との界面に、マイクロリフティングが発生することを防止できる。
【００４１】
本発明の相変化メモリ素子で、リセット電流の増大原因が消え、決まったリセット電流でメモリ素子を動作させることができ、従ってメモリ素子の動作信頼性を高めることができる。また、メモリ素子の集積度を向上させられる。
【発明を実施するための最良の形態】
【００４２】
以下、本発明の実施形態による、１層で異なる結晶格子構造を有する相変化層及びその形成方法、並びにＴｉ拡散防止手段を備える相変化メモリ素子及びその製造方法について、添付された図面を参照しつつ詳細に説明する。この過程で、図面に図示された層や領域の厚さは、明細書の明確性のために誇張されて図示されている。
【００４３】
まず、本発明の実施形態による、１層で異なる結晶格子構造を有する相変化層について説明する。
【００４４】
図１を参照すれば、相変化層ＰＬは、順次に存在する下層（部）Ｐ１と上層（部）Ｐ２とを備える。下層Ｐ１の厚さｔ１は、１０ｎｍ〜１００ｎｍほどであり、上層Ｐ２の厚さｔ２は、５ｎｍ〜３０ｎｍほどでありうる。これらの厚さは、形成段階から調節可能である。下層Ｐ１と上層Ｐ２は、ドーピング程度に差があるのみであり、同じ物質から形成されている。例えば、下層Ｐ１は、窒素がドーピングされた（ドープト）ＧＳＴ（Ｇｅ２Ｓｂ２Ｔｅ５など）層であって、上層Ｐ２は、不純物がドーピングされていない（アンドープト）ノーマル（normal）ＧＳＴ層でありうる。
【００４５】
下層Ｐ１及び上層Ｐ２は、このように同一物質層であるために、相変化層ＰＬは、単一層でありうる。相変化層ＰＬが単一層であるにもかかわらず、図面で第１層Ｐ１及び第２層Ｐ２間に境界線を付したのは、ただ区分の便宜のためである。下層Ｐ１の結晶格子構造は、面心立方格子（ＦＣＣ：Face-Centered Cubic）であって、上層Ｐ２の結晶格子構造は、六方密集（ＨＣＰ：Hexagonal Close-Packed）でありうる。下層Ｐ１は、ＧＳＴ層以外の異なったカルコゲナイド（chalcogenide）層でありうるが、例えば所定の不純物がドーピングされたＧｅ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｓｂ−Ｔｅ−Ｎ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ−Ｎ層、Ｓｎ−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（６Ａ族元素）−Ｓｂ−Ｔｅ−Ｎ層、（５Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ−Ｎ層でありうる。下層Ｐ１がＧＳＴ層である場合、下層Ｐ１は、所定濃度で不純物がドーピングされた、例えば〜２ｗｔ％ほどで窒素がドーピングされたＧＳＴ層でありうる。上層Ｐ２は、ノーマルＧＳＴ層以外に、ドーピングされていない他のカルコゲナイド層でありうるが、例えばＡｓ−Ｓｂ−Ｔｅ層、Ａｓ−Ｇｅ−Ｓｂ−Ｔｅ層、Ｓｎ−Ｓｂ−Ｔｅ層、（５Ａ族元素）−Ｓｂ−Ｔｅ層、（６Ａ族元素）−Ｓｂ−Ｔｅ層、（５Ａ族元素）−Ｓｂ−Ｓｅ層及び（６Ａ族元素）−Ｓｂ−Ｓｅ層でありうる。
【００４６】
次に、前述の相変化層の形成方法について説明する。
【００４７】
図２を参照すれば、基板８上に、下層Ｐ１を第１厚さｔ１に形成する。下層Ｐ１は、図１で説明した通り、不純物がドーピングされたカルコゲナイド層で形成可能である。下層Ｐ１が窒素がドーピングされたＧＳＴ層（N-doped ＧＳＴ）である場合、下層Ｐ１は、ドーピングガスである窒素ガスと共にＧＳＴ蒸着のためのソース物質を基板８上に供給して形成可能である。このとき、前記ＧＳＴ蒸着のためのソース物質は、スパッタリング蒸着方式で供給するか、またはＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）のようなＣＶＤ蒸着方式で形成可能である。後者の場合、前記ＧＳＴ層は、ソース物質を前駆体形態でもって供給できる。かような下層Ｐ１の形成過程で、窒素ドーピング濃度は、１〜１０％ほどであり、望ましくは２％ほどである。そして蒸着温度は、２５０℃−４００℃ほど、望ましくは３００℃である。かかる蒸着過程は、下層Ｐ１の第１厚さｔ１が１０−１００ｎｍになるまで実施する。このように形成された下層Ｐ１の結晶格子構造は、ＦＣＣ格子を有する。これについては後述する。
【００４８】
図３を参照すれば、下層（部）Ｐ１上に、上層（部）Ｐ２を第２厚さｔ２に形成する。上層Ｐ２は、図１で説明したドーピングされていないカルコゲナイド物質から形成できる。従って上層Ｐ２は、ドーピングガスを供給しないという点を除けば、下層Ｐ１と同じ工程で形成できる。従って、下層Ｐ１が所望の第１厚さｔ１に形成された後、ドーピングガスの供給のみを中止し、他の工程条件は、そのまま維持した状態で工程をインシチュで続けて進められる。前記ドーピングガスの供給が中止された後の工程は、上層Ｐ２を形成するための工程であるから、該工程は、下層Ｐ１上に第２厚さｔ２の上層Ｐ２、すなわちアンドープト・カルコゲナイド物質が積層されるまで実施する。このように形成された上層Ｐ２の結晶格子構造は、下層Ｐ１と異なってＨＣＰとなる。これについては後述する。
【００４９】
上層Ｐ２がノーマルＧＳＴ層から形成される場合を例に挙げれば、上層Ｐ２は、前述の下層Ｐ１を形成した後、ドーピングガスである窒素ガスの供給を中止した状態で、下層Ｐ１の形成工程を続けて進めて形成できる。かかる工程は、下層Ｐ１上に５−３０ｎｍ厚の上層Ｐ２が形成されるまで続ける。前述の過程を介して基板８上に、上部と下部とで結晶格子が互いに異なる単一層の相変化層ＰＬが形成される。
【００５０】
一方、他の実施形態で、下層Ｐ１と上層Ｐ２との形成過程は、前述のように連続的なインシチュ工程で実施するが、下層Ｐ１と上層Ｐ２とが形成される温度を異ならせることも出来る。この場合にも、下層Ｐ１の結晶格子構造はＦＣＣ、上層Ｐ２の結晶格子構造はＨＣＰになるように、下層Ｐ１と上層Ｐ２との形成温度を定める。例えば、相変化層ＰＬがＧＳＴ層である場合、下層Ｐ１は、前述の工程条件によって形成する。そして上層Ｐ２も、前述の下層Ｐ１の工程条件によって形成するが、ドーピングガスは供給せずに、２５０℃−４００℃の範囲で下層Ｐ１と異なる温度、例えば２８０℃、あるいは３５０℃で形成できる。
【００５１】
図４及び図５は、それぞれ上層Ｐ２及び下層Ｐ１をＧＳＴ層から形成したとき、それぞれの表面粗度（roughness of surface）を示す原子顕微鏡（ＡＦＭ：Atomic Force Microscope）イメージである。
【００５２】
図４及び図５を比較すれば、上層Ｐ２と下層Ｐ１との表面粗度には、大差のないことが分かる。数字上でも、図４に示された上層Ｐ２の表面粗度は、２．２ｎｍであり、図５に示された下層Ｐ１の表面粗度は、１．８ｎｍであり、両者の表面粗度差は０．４ｎｍにすぎない。従って、上層Ｐ２と下層Ｐ１とからなるセル単位の相変化層ＰＬ間のモルフォロジー（morphology）差はほぼないといえる。
【００５３】
図６は、２００℃と４００℃とで形成された、窒素のドーピングされたＧＳＴ膜に対するエックス線回折パターンを示している。
【００５４】
図６を参照すれば、２００℃と４００℃とで形成された、窒素のドーピングされたＧＳＴ膜の結晶面に対するエックス線回折パターンＧ１（２００℃），Ｇ２（４００℃）での結晶ピークは、いずれも一致するということが分かる。かようなエックス線回折パターンＧ１，Ｇ２は、窒素がドーピングされたＧＳＴ膜の結晶格子構造がＦＣＣであるときに現れる。従って、図６から、２００℃と４００℃とで形成された窒素がドーピングされたＧＳＴ膜の結晶格子構造は、ＦＣＣであるということが分かる。
【００５５】
図７は、さまざまな温度で形成されたノーマルＧＳＴ膜、すなわちドーピングされていないＧＳＴ膜に対するエックス線回折パターンを示している。
【００５６】
図７を参照すれば、１５０℃と２００℃とで形成されたノーマルＧＳＴ膜に対するエックス線回折パターンＧ２２，Ｇ３３に現れるピーク（以下、第１ピーク）は、主に結晶面（２００）と（２２０）とで現れるが、これは、１５０℃と２００℃とで形成されたノーマルＧＳＴ膜の結晶格子構造は、ＦＣＣであるということを意味する。２５０℃と３００℃とで形成されたノーマルＧＳＴ膜に対するエックス線回折パターンＧ４４，Ｇ５５に現れるピーク（以下、第２ピーク）は、前記第１ピークと異なっているということが分かる。前記第２ピークは、ノーマルＧＳＴ膜の結晶格子構造がＨＣＰであるときに現れるものと同一である。従って図７から、２５０℃と３００℃とでノーマルＧＳＴ膜が形成されるとき、その結晶格子構造がＨＣＰになるということが分かる。図７で、室温ＲＴで形成されたノーマルＧＳＴ膜に対するエックス線回折パターンＧ１１には、結晶ピークが現れていないが、かかる結果は、室温で、例えば１５０℃より低い温度で形成されたＧＳＴ膜は、結晶格子構造を有さない非晶質であるということを意味する。
【００５７】
図６及び図７の結果から、前述の相変化層の形成方法で、３００℃で形成された相変化層ＰＬの第１層Ｐ１は窒素ドーピングされたＧＳＴ層であり、下層Ｐ１の結晶格子構造がＦＣＣであるということが分かる。そして、３００℃で形成された相変化層ＰＬの上層Ｐ２は、ノーマルＧＳＴ層であり、上層Ｐ２の結晶格子構造がＨＣＰであるということが分かる。
【００５８】
次に、本発明の実施形態による、Ｔｉ拡散防止手段を備える相変化メモリ素子について説明する。
【００５９】
図８は、本発明の実施形態による相変化メモリ素子を示している。
【００６０】
図８を参照すれば、基板１０に、離隔された第１不純物領域１２及び第２不純物領域１４が形成されている。第１不純物領域１２及び第２不純物領域１４は、所定の導電性不純物、例えば窒素がドーピングされて形成されうる。第１不純物領域１２及び第２不純物領域１４のうち一つはソース、残りはドレインでありうる。第１不純物領域１２及び第２不純物領域１４間の基板１０上に、ゲート積層物２０が存在する。ゲート積層物２０下に、チャンネル領域１６が存在する。ゲート積層物２０は、順次に積層されたゲート絶縁膜１８とゲート電極１９とを備える。第１不純物領域１２及び第２不純物領域１４が形成された基板１０とゲート積層物２０は、トランジスタを構成する。基板１０上に、前記トランジスタを覆う第１層間絶縁層２２が形成されている。第１層間絶縁層２２に、第２不純物領域１４が露出される第１コンタクトホールｈ１が形成されている。第１コンタクトホールｈ１は、導電性プラグ２４で充填されている。第１層間絶縁層２２上に、導電性プラグ２４の露出面を覆う下部電極（Bottom Electrode）３０が存在する。第１層間絶縁層２２上に、下部電極３０を覆う第２層間絶縁層３２が積層されている。第２層間絶縁層３２に、下部電極３０の一部領域が露出される第２コンタクトホールｈ２が形成されている。第２コンタクトホールｈ２は、下部電極コンタクト層３０ａで充填されている。下部電極３０と下部電極コンタクト層３０ａは、下部積層物をなす。下部電極コンタクト層３０ａは、ＴｉＮまたはＴｉＡｌＮのような導電性物質層でありうる。第２層間絶縁層３２は、第１層間絶縁層２２と同じ物質層でありうる。第２層間絶縁層３２上に、下部電極コンタクト層３０ａの露出面を覆う相変化層３４が存在する。そして、相変化層３４上に、付着層３６及び上部電極３８が順次に積層されている。付着層３６と上部電極３８は、上部積層物をなす。付着層３６はＴｉ層であって、上部電極３８はＴｉＮ電極でありうる。前記下部積層物、相変化層３４及び前記上部積層物は、ストレージノードＳをなす。
【００６１】
相変化層３４は、順次に積層された下層（部）３４ａと上層（部）３４ｂとを備える。相変化層３４は、図１の相変化層ＰＬと同一でありえる。従って、相変化層３４の下層（部）３４ａ及び上層（部）３４ｂは、図１の下層（部）Ｐ１及び上層（部）Ｐ２と同じカルコゲナイド物質層でありうる。また、相変化層３４の下層３４ａの結晶格子構造はＦＣＣ、上層３４ｂの結晶格子構造はＨＣＰでありうる。下層３４ａ及び上層３４ｂのその他諸元も図１の下層Ｐ１及び上層Ｐ２と同一でありえる。
【００６２】
図９は、リセット電流（reset current）が印加された後の従来の相変化メモリ素子の相変化層６８の状態を示している。図９で、下部電極コンタクト層６２の上部面を覆う相変化層６８の第１領域６４は、非晶質である。第１領域６４は、リセット電流によって発生した熱により、相が結晶から非晶質に変化した領域である。前記リセット電流により発生した熱は、第１領域６４を経て相変化層６８の他の領域に伝えられる。第１領域６４外に伝えられた熱量は、相変化層６８の相を非晶質に変化させるには十分ではないが、相変化層６８の結晶格子構造を変化させるには十分な量である。これにより、相変化層６８の第１領域６４を覆い包む一部領域６６（以下、第２領域）は、相が非晶質に変化しないが、結晶格子構造がＦＣＣからＨＣＰに変化する。相変化層６８の第２領域６６外に伝えられた熱量は、結晶格子構造を変化させることができる熱量に達し得ない。従って、相変化層６８の第１領域６４及び第２領域６６を除外した領域の相と結晶格子構造は、それぞれリセット電流が印加される前と同様に結晶状態であってＦＣＣである。図９で６０、７０及び８０は、それぞれ層間絶縁層、付着層（Ｔｉ層）及び上部電極である。
【００６３】
図１０は、図９の（１０）−（１０’）方向への物質成分分布、すなわち上部電極８０から下部電極コンタクト層６２までの物質成分分布を示すグラフである。図１０のグラフは、上部電極８０の上部面を基準点として図示している。図１０で、第１グラフないし第５グラフＣ１−Ｃ５は、それぞれＴｉ、Ｗ、Ｔｅ、Ｓｂ及びＧｅの分布を表す。そして、第１区間ないし第５区間Ｔ１−Ｔ５は、それぞれ上部電極８０とＴｉ付着層７０、相変化層６８の第２領域６６とＴｉ付着層７０との間の領域、相変化層６８の第２領域６６、相変化層６８の第１領域６４及び下部電極コンタクト層６２に対応する。
【００６４】
図１０で、第１グラフＣ１を参照すれば、Ｔｉは、少量ではあるが、第２区間ないし第４区間Ｔ２−Ｔ４まで分布しているということが分かる。かかる結果は、付着層７０のＴｉが付着層７０に下に拡散した結果である。Ｔｉは、第１区間に最も多く分布し、第２区間Ｔ２が始まりつつ急激に減る。そして、相変化層６８の第２領域６６に対応する第３区間Ｔ３が始まりつつ、Ｔｉは、再び急激に減る。これにより、相変化層６８の第１領域６４、すなわち非晶質領域でのＴｉ分布は、非常に少なくなる。かかる結果から、第３区間Ｔ３は、Ｔｉの拡散を防止できるということが分かる。第３区間Ｔ３は、すなわち相変化層６８の第２領域６６が存在する領域である。相変化層６８の第２領域６６が相変化層６８の他の領域と異なる点は、結晶格子構造がＨＣＰであるという点である。かかる事実は、結晶格子構造がＨＣＰを有する相変化層は、Ｔｉの拡散を防止する障壁層として使われうるということを意味する。
【００６５】
ここで、図８に図示した本発明の相変化メモリ素子の相変化層３４で、上層３４ｂの結晶格子構造もＨＣＰである点を考慮すれば、上層３４ｂは、その上に形成された物質層、特に付着層３６から相変化層３２に不純物、例えばＴｉが拡散することを防止する障壁層の役割を果たせる。
【００６６】
次に、図８に図示した相変化メモリ素子の製造方法について説明する。
【００６７】
図１１を参照すれば、基板１０の所定領域上に、ゲート積層物２０を形成する。ゲート積層物２０は、ゲート絶縁膜１８とゲート電極１９とを順次に積層して形成できる。ゲート積層物２０をマスクとして使用し、基板１０に導電性不純物をイオン注入する。前記導電性不純物は、例えばｎ型不純物でありうる。前記導電性不純物注入の結果、ゲート積層物２０を挟んで基板１０に、第１不純物領域１２及び第２不純物領域１４が形成される。第１不純物領域１２及び第２不純物領域１４のうち、一つはソース、残りはドレインでありうる。第１不純物領域１２及び第２不純物領域１４とゲート積層物２０は、スイッチング素子の一つであるトランジスタをなす。基板１０のゲート絶縁膜１８の直下の領域、すなわち第１不純物領域１２及び第２不純物領域１４間の領域は、チャンネル領域１６になる。
【００６８】
次に、基板１０上に、前記トランジスタを覆う第１層間絶縁層２２を形成する。第１層間絶縁層２２は、ＳｉＯｘまたはＳｉＯｘＮｙのような誘電体物質から形成できる。第１層間絶縁層２２に、第２不純物領域１４が露出される第１コンタクトホールｈ１を形成する。第１コンタクトホールｈ１を導電性物質で充填し、導電性プラグ２４を形成する。第１層間絶縁層２２上に、導電性プラグ２４の露出面を覆う下部電極３０を形成する。下部電極３０は、ＴｉＮまたはＴｉＡｌＮから形成できる。また、下部電極３０は、金属イオンであって、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒ、Ｃｏ、Ｎｉ、Ｔｉ、Ｓｂ、Ｖ、Ｍｏ、Ｔａ、Ｎｂ、Ｒｕ、Ｗ、Ｐｔ、Ｐｄ、Ｚｎ及びＭｇからなる群から選択されたいずれか一つを含むシリサイドによって形成できる。下部電極３０は、ＣＶＤ、ＡＬＤ、金属イオン注入による熱処理のような方法で形成できるが、かかる方法に制限されるものではない。
【００６９】
図１２を参照すれば、第１層間絶縁層２２上に、下部電極３０を覆う第２層間絶縁層３２を形成する。第２層間絶縁層３２は、ＳｉＯｘまたはＳｉＯｘＮｙのような誘電体物質から形成できる。第２層間絶縁層３２に、下部電極３０の上部面の一部が露出される第２コンタクトホールｈ２を形成する。第２コンタクトホールｈ２をＴｉＮまたはＴｉＡｌＮ物質に充填し、下部電極コンタクト層３０ａを形成する。
【００７０】
図１３を参照すれば、第２層間絶縁層３２上に、下部電極コンタクト層３０ａの上部面を覆う相変化層３４を形成する。次に、相変化層３４上に付着層３６及び上部電極３８を順次に積層する。相変化層３４は、下層３４ａと上層３４ｂとを順次に積層して形成できる。相変化層３４は、図１の相変化層ＰＬでありうる。従って、下層３４ａと上層３４ｂは、図２及び図３で説明した下層Ｐ１と上層Ｐ２とを形成する方法で形成できる。下層３４ａと上層３４ｂは、それぞれ下層Ｐ１と上層Ｐ２とを形成する物質から形成できる。上部電極３８を形成した後、上部電極３８上に図８のストレージノードＳが形成される領域を限定する感光膜パターン５０を形成する。感光膜パターン５０をエッチングマスクとして、上部電極３８、付着層３６及び相変化層３４を順次にエッチングする。その後、感光膜パターン５０を除去する。この結果、図８に図示した相変化メモリ素子が形成される。
【００７１】
一方、相変化層３４を拡散防止層の役割をする上層３４ｂを含む単一層から形成する代わりに、相変化層３４は、下層３４ａのみで形成した後、相変化層３４と付着層３６との間に別途の拡散防止膜をさらに備えられる。前記拡散防止膜は、前述の上層３４ｂと同一に形成できる。
【００７２】
前記の説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するものとするより、望ましい実施形態の例示として解釈されるものである。例えば、本発明が属する技術分野で当業者ならば、前述のような上層３４ｂを備える形態に、あるいは上層３４ｂを相変化層３４から分離された形態に維持しつつ、ストレージノードの構成を多様に変形でき、下部電極と導電性プラグとを経ずに下部電極コンタクト層が直接トランジスタに接触するように形成することもできるのである。また相変化層で、上層と下層とを結晶格子構造が互いに異なる条件を維持したままで互いに異なる相変化物質から形成できるのである。よって、本発明の範囲は、説明された実施形態によって定められるものではなく、特許請求の範囲に記載された技術的思想によってのみ定められるのである。
【産業上の利用可能性】
【００７３】
本発明の１層で異なる結晶格子構造を有する相変化層及びその形成方法、並びにＴｉ拡散防止手段を備える相変化メモリ素子及びその製造方法は、例えば、携帯電話、カムコーダ、ＭＰ３、ＰＤＡ（Personal Digital Assistant）、ＧＰＳ（Global Positioning System）、ＤＭＢ（Dual Mode Bus）ホン、デジタルカメラのようなデジタル機器、各種映像ディスプレイ、家電製品関連の技術分野に効果的に適用可能である。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施形態による、上層と下層とに異なる結晶格子構造を有する単一層相変化層の断面図である。
【図２】図１の相変化層を形成する方法を段階別に表した断面図である。
【図３】図１の相変化層を形成する方法を段階別に表した断面図である。
【図４】相変化層の上層Ｐ２をＧＳＴ層から形成したとき、当該層の表面粗度を示す原子顕微鏡イメージである。
【図５】相変化層の下層Ｐ１をＧＳＴ層から形成したとき、当該層の表面粗度を示す原子顕微鏡イメージである。
【図６】２００℃と４００℃とで形成された窒素がドーピングされたＧＳＴ膜に対するエックス線回折パターンを示すグラフである。
【図７】さまざまな温度で形成されたノーマルＧＳＴ膜（ドーピングされていないＧＳＴ膜）に対するエックス線回折パターンを示すグラフである。
【図８】本発明の実施形態によるＴｉ拡散防止手段を備える相変化メモリ素子の断面図である。
【図９】リセット電流が印加された後、従来の相変化メモリ素子の相変化層の状態を示す図面である。
【図１０】図９の（１０）−（１０’）方向への物質成分分布（上部電極から下部電極コンタクト層までの物質成分分布）を示すグラフである。
【図１１】図８の相変化メモリ素子の製造方法を段階別に表した断面図である。
【図１２】図８の相変化メモリ素子の製造方法を段階別に表した断面図である。
【図１３】図８の相変化メモリ素子の製造方法を段階別に表した断面図である。
【符号の説明】
【００７５】
８，１０  基板
１２  第１不純物領域
１４  第２不純物領域
１６  チャンネル領域
１８  ゲート絶縁膜
１９  ゲート電極
２０  ゲート積層物
２２  第１層間絶縁層
２４  導電性プラグ
３０  下部電極
３０ａ，６２  下部電極コンタクト層
３２  第２層間絶縁層
３４，６８，ＰＬ  相変化層
３４ａ，Ｐ１  相変化層の下層
３４ｂ，Ｐ２  相変化層の上層
３６，７０  付着層
３８，８０  上部電極
５０  感光膜パターン
６０  層間絶縁層
６４  第１領域
６６  第２領域
ｈ１  第１コンタクトホール
ｈ２  第２コンタクトホール
Ｓ  ストレージノード
【図１】
2008153649.tif 000003
【図２】
2008153649.tif 000004
【図３】
2008153649.tif 000005
【図６】
2008153649.tif 000006
【図７】
2008153649.tif 000007
【図８】
2008153649.tif 000008
【図９】
2008153649.tif 000009
【図１２】
2008153649.tif 000010
【図１３】
2008153649.tif 000011
【図４】
2008153649.tif 000012
【図５】
2008153649.tif 000013
【図１０】
2008153649.tif 000014
【図１１】
2008153649.tif 000015