(57)【要約】【課題】ΔΣ変調器の出力パルスのパルス幅に下限があるため、ポップアップノイズが発生してしまう。【解決手段】デジタルオーディオ処理回路１００において、遷移信号生成部２２は、本回路の起動時に遷移信号を生成する。ΔΣ変調器４０は、遷移信号Ｓ７をΔΣ変調する。デューティ比調節部６０は、ΔΣ変調器４０から出力されるビットストリームＳ６のデューティ比を調節し、後段のＤ級アンプ５０へと出力する。デューティ比調節部６０は、ビットストリームＳ６のパルス幅を変化させることにより、デューティ比を調節する。デューティ比調節部６０は、本回路の起動時において、ビットストリームＳ６のパルス幅を、時間の経過とともに、所定の最小値から、入力されたビットストリームのパルス幅まで漸増させる。【選択図】図１
2008153999.tif 000002
【特許請求の範囲】
【請求項１】
起動時に遷移信号を生成する遷移信号生成部と、
前記遷移信号をΔΣ変調するΔΣ変調器と、
前記ΔΣ変調器から出力されるビットストリームのデューティ比を調節し、後段のＤ級アンプへと出力するデューティ比調節部と、
を備えることを特徴とするオーディオ処理回路。
【請求項２】
前記デューティ比調節部は、前記ビットストリームのパルス幅を変化させることにより、前記デューティ比を調節することを特徴とする請求項１に記載のオーディオ処理回路。
【請求項３】
前記デューティ比調節部は、本回路の起動時において時間の経過とともに、前記ビットストリームのパルス幅を、所定の最小値から入力されたビットストリームのパルス幅まで漸増させることを特徴とする請求項２に記載のオーディオ処理回路。
【請求項４】
前記デューティ比調節部は、前記ΔΣ変調器に供給される第１クロック信号より高い周波数を有する第２クロック信号を受け、当該第２クロック信号を利用して、前記ビットストリームのパルス幅を調節することを特徴とする請求項２または３に記載のオーディオ処理回路。
【請求項５】
前記第１クロック信号の周波数は、入力されるオーディオ信号のサンプリング周波数のｍ倍（ｍは自然数）であり、前記第２クロック信号の周波数は、入力されるオーディオ信号のサンプリング周波数のｎ倍（ｎは、ｎ＞ｍを満たす自然数）であることを特徴とする請求項４に記載のオーディオ処理回路。
【請求項６】
前記デューティ比調節部は、前記ビットストリームから所定の割合でパルスを間引くことにより、粗密を変化させることを特徴とする請求項１から３のいずれかに記載のオーディオ処理回路。
【請求項７】
再生すべきオーディオ信号と、前記遷移信号生成部により生成された遷移信号と、を受け、一方を選択して前記ΔΣ変調に出力するセレクタ回路をさらに備えることを特徴とする請求項１から３のいずれかに記載のオーディオ処理回路。
【請求項８】
前記遷移信号生成部は、起動から所定期間、前記遷移信号を所定レベルに固定し、その後時間とともに中点レベルまで増大させ、
前記デューティ比調節部は、前記遷移信号が前記所定レベルの期間、前記ビットストリームのパルス幅を変化させるアクティブ状態に設定され、前記遷移信号のレベルが増大する期間、前記ビットストリームをそのまま出力させる非アクティブ状態に設定されることを特徴とする請求項１から３のいずれかに記載のオーディオ処理回路。
【請求項９】
前記所定レベルは、後段のΔΣ変調器によって生成されるビットストリームのパルス幅が最小となるレベル以下であることを特徴とする請求項８に記載のオーディオ処理回路。
【請求項１０】
一つの半導体基板上に一体集積化されたことを特徴とする請求項１から３のいずれかに記載のオーディオ処理回路。
【請求項１１】
デジタルのオーディオ信号を生成する信号生成部と、
前記オーディオ信号を入力として受ける請求項１から３のいずれかに記載のオーディオ処理回路と、
前記オーディオ処理回路の前記デューティ比調節部からのビットストリームを増幅するＤ級アンプと、
前記Ｄ級アンプの出力信号をフィルタリングするフィルタと、
前記フィルタの後段に設けられた音声出力部と、
を備えることを特徴とする電子機器。
【請求項１２】
ΔΣ変調器を有するオーディオ処理回路の起動方法であって、
本回路の起動時に遷移信号を生成するステップと、
前記遷移信号をΔΣ変調するステップと、
ΔΣ変調により生成されるビットストリームのデューティ比を調節し、時間とともに増大せしめるステップと、
を備えることを特徴とする起動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーディオ信号処理に関し、特に１ビットデジタルアナログ（Ｄ／Ａ）変換器に関する。
【背景技術】
【０００２】
近年の半導体集積技術の発展に伴い、シリコンオーディオプレイヤやＣＤ（Compact Disc）プレイヤ、携帯電話端末などのオーディオ再生機能を有する電子機器において、高速なデジタル信号処理を利用した１ビットＤ／Ａ変換が利用される。１ビットＤ／Ａ変換は、まずオーディオ信号を、デジタルフィルタを利用してオーバーサンプリングし、不要な帯域を除去する。続いて、フィルタリングされたオーディオ信号を、ΔΣ変調器などを用いてパルス変調された１ビットのパルス信号に変換する。続いて、このパルス信号をＤ級アンプを利用して増幅し、アナログフィルタによって高周波成分を除去する。その結果得られるアナログフィルタの出力信号は、再生すべきオーディオ信号となる。
【０００３】
機器の起動時において、スピーカやヘッドホンなどに印加される電圧が急激に変化するとポップアップノイズと呼ばれる雑音が発生する。ポップアップノイズを抑制するためには、スピーカに印加される電圧を緩やかに上昇させる必要がある。
【特許文献１】特開２００３−３１８６７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ΔΣ変調器は、所定の周波数を有するクロック信号を利用して変調処理を行う。したがって、ΔΣ変調器から出力されるパルス信号のデューティ比（たとえばパルス幅）の最小値は、そのクロック信号によって制限を受けることになる。したがって、ΔΣ変調器に対する入力信号を緩やかに変化させたとしても、生成されるパルス信号を平滑化して得られるアナログオーディオ信号の連続性が損なわれ、ポップアップノイズが発生するという問題がある。
【０００５】
本発明はこうした課題に鑑みてなされたものであり、その包括的な目的は、ポップアップノイズを低減したオーディオ処理技術の提供にある。
【課題を解決するための手段】
【０００６】
本発明のある態様のオーディオ処理回路は、本回路の起動時に遷移信号を生成する遷移信号生成部と、遷移信号をΔΣ変調するΔΣ変調器と、ΔΣ変調器から出力されるビットストリームのデューティ比を調節し、後段のＤ級アンプへと出力するデューティ比調節部と、を備える。
【０００７】
この態様によると、デューティ比調節部を設け、ΔΣ変調器により生成されるビットストリームよりもデューティ比が低いパルス信号を生成することにより、スピーカやヘッドホンなどの音声出力部（電気音響変換素子）に供給される駆動電圧を、０Ｖ付近から連続的に増加させることができるため、電圧に不連続に変化するのを防止し、ポップアップノイズを抑制することができる。
【０００８】
なお、「デューティ比」とは、ビットストリームの周期時間に対するハイレベルの期間の比率を意味し、本明細書では、単独のパルスに対するデューティ比（オン時間／周期時間）のみでなく、複数のパルスのデューティ比の平均値を意味する場合もある。したがって、「デューティ比を調節する」ことには、パルス幅を変化させること、パルスの出現頻度を変化させることが含まれる。
【０００９】
デューティ比調節部は、ビットストリームのパルス幅を変化させることにより、デューティ比を調節してもよい。
【００１０】
デューティ比調節部は、本回路の起動時において時間の経過とともに、ビットストリームのパルス幅を、所定の最小値から、入力されたビットストリームのパルス幅まで漸増させてもよい。
この場合、電気音響変換素子に対する駆動電圧を緩やかに変化させることができるため、ポップアップノイズをさらに抑制することができる。
【００１１】
デューティ比調節部は、ΔΣ変調器に供給される第１クロック信号より高い周波数を有する第２クロック信号を受け、当該第２クロック信号を利用して、ビットストリームのパルス幅を調節してもよい。
第２クロック信号のパルス幅は、第１クロック信号のパルス幅よりも狭くなるため、第２クロック信号を利用することにより、ΔΣ変調器により生成されるビットストリームよりもパルス幅の細いビットストリームを生成することができる。
【００１２】
第１クロック信号の周波数は、入力されるオーディオ信号のサンプリング周波数のｍ倍（ｍは自然数）であり、第２クロック信号の周波数は、入力されるオーディオ信号のサンプリング周波数のｎ倍（ｎは、ｎ＞ｍを満たす自然数）であってもよい。
この場合、第１、第２クロックを、同一のマスタークロック信号を逓倍して生成することができるため、回路の構成を簡略化できる。
【００１３】
デューティ比調節部は、ビットストリームから所定の割合でパルスを間引くことにより、粗密を変化させてもよい。
パルス幅の調節に加えて、パルスを間引くことにより、パルスストリームのデューティ比をさらに低く設定することができる。また、パルスを間引く処理を単独で行うことによって、デューティ比を低く設定できる。
【００１４】
オーディオ処理回路は、再生すべきオーディオ信号と、遷移信号生成部により生成された遷移信号と、を受け、一方を選択してΔΣ変調に出力するセレクタ回路をさらに備えてもよい。
【００１５】
遷移信号生成部は、起動から所定期間、遷移信号を所定レベルに固定し、その後、時間とともに中点レベルまで増大させ、デューティ比調節部は、遷移信号が所定レベルの期間、ビットストリームのパルス幅を変化させるアクティブ状態に設定され、遷移信号のレベルが増大する期間、ビットストリームをそのまま出力させる非アクティブ状態に設定されてもよい。
この構成によれば、所定期間の間、デューティ比調節部によってデューティ比を増大させ、その後、遷移信号が上昇することによりデューティ比を増大させることができる。
【００１６】
所定レベルは、後段のΔΣ変調器によって生成されるビットストリームのパルス幅が最小となるレベル以下であってもよい。
【００１７】
オーディオ信号処理回路は、一つの半導体基板上に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのＩＣとして集積化することにより、その面積を削減することができる。
【００１８】
本発明の別の態様は、電子機器である。この電子機器は、デジタルのオーディオ信号を生成する信号生成部と、オーディオ信号を入力として受ける上述のオーディオ処理回路と、オーディオ処理回路のデューティ比調節部からのビットストリームを増幅するＤ級アンプと、Ｄ級アンプの出力信号をフィルタリングするフィルタと、フィルタの後段に設けられた音声出力部と、を備える。
【００１９】
この態様によると、音声出力部から発生するポップアップノイズを抑制することができ、電子機器の付加価値を高めることができる。
【００２０】
本発明のさらに別の態様は、ΔΣ変調器を有するデジタルオーディオ処理回路の起動方法に関する。この方法は、本回路の起動時に遷移信号を生成するステップと、遷移信号をΔΣ変調するステップと、ΔΣ変調により生成されるビットストリームのデューティ比を調節し、時間とともに増大せしめるステップと、を備える。
【００２１】
なお、以上の構成要素の任意の組合せ、本発明の表現を、方法、装置などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２２】
本発明によれば、ポップアップノイズを低減できる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２４】
図１は、本発明の実施の形態に係るデジタルオーディオ処理回路１００を搭載した電子機器２００の構成を示すブロック図である。電子機器２００は、たとえば携帯電話端末、シリコンオーディオプレイヤ、ＣＤプレイヤなどのスピーカやヘッドホン、イヤホンなどから音声を出力可能な機器である。電子機器２００は、デジタルオーディオ処理回路１００、ローパスフィルタ１１０、音声出力部１２０、オーディオ信号生成部１３０を備える。
【００２５】
デジタルオーディオ処理回路１００、オーディオ信号生成部１３０には電源電圧Ｖｃｃとして、電池電圧、もしくは電池電圧をスイッチングレギュレータなどにより安定化して得られる電圧が供給される。音声出力部１２０は、スピーカ、ヘッドホンあるいはイヤホンなど、電気信号を音響波に変換するデバイスであり、電子機器２００に内蔵され、もしくは外付けされる。
【００２６】
オーディオ信号生成部１３０は、デジタルのオーディオ信号Ｓ１を生成する。オーディオ信号Ｓ１は、通話相手の発話した声、着信音、あるいは図示しないメモリ等にエンコードして記録されたオーディオ信号をデコードした信号である。
【００２７】
図１のデジタルオーディオ処理回路１００、ローパスフィルタ１１０は、１ビットＤ／Ａ変換器として機能する。
オーディオ信号生成部１３０とデジタルオーディオ処理回路１００は、信号線１３２を介して接続される。たとえば信号線１３２はＩ２Ｓ規格のバスであり、オーディオ信号Ｓ１は、シリアルデータとしてデジタルオーディオ処理回路１００に伝送される。なお、Ｉ２Ｓはあくまで一例であり、その他のシリアルバス、あるいはパラレルバスであってもよく、本発明は特定のバスを使用した状況に限定されるものではない。
【００２８】
デジタルオーディオ処理回路１００は、オーディオ信号Ｓ１を受け、パルス変調された１ビットのパルス信号に変換して増幅し、後段のローパスフィルタ１１０へと出力する。ローパスフィルタ１１０は、デジタルオーディオ処理回路１００の出力パルス（以下、出力オーディオ信号Ｓ２という）の高周波成分を除去し、アナログオーディオ信号Ｓ３に変換する。音声出力部１２０は、ローパスフィルタ１１０からのアナログオーディオ信号Ｓ３によって駆動される。
【００２９】
デジタルオーディオ処理回路１００は、入力端子１０２、出力端子１０４を備える。入力端子１０２には、オーディオ信号生成部１３０からのオーディオ信号Ｓ１が入力され、出力端子１０４はローパスフィルタ１１０と接続される。
デジタルオーディオ処理回路１００は、入力インタフェース部１０、デジタル補間フィルタ（以下、単に補間フィルタという）２０、遷移信号生成部２２、セレクタ２４、制御部３０、ΔΣ変調器４０、Ｄ級アンプ５０、デューティ比調節部６０を含み、ひとつの半導体基板上に一体集積化されている。
【００３０】
制御部３０は、デジタルオーディオ処理回路１００を統括的に制御するブロックであり、具体的には、遷移信号生成部２２、セレクタ２４、ΔΣ変調器４０、デューティ比調節部６０の動作を制御する。制御部３０には、外部からパワーオン信号ＰＷＲ＿ＯＮが入力される。制御部３０は、パワーオン信号ＰＷＲ＿ＯＮのレベルが遷移すると、予め定められた起動シーケンスに従い、各回路ブロックそれぞれに対する第１制御信号Ｓｃ１〜第４制御信号Ｓｃ４を制御する。
【００３１】
入力インタフェース部１０は、信号線１３２を介して入力されたオーディオ信号Ｓ１を受け、これをシリアルパラレル変換してオーディオ信号Ｓ４を生成する。オーディオ信号Ｓ４は、後段の補間フィルタ２０に入力される。
【００３２】
補間フィルタ２０は、サンプリング周波数ｆｓのオーディオ信号Ｓ４を８倍にオーバーサンプリングして補間するＦＩＲ（Finite Impulse Response）フィルタである。
【００３３】
遷移信号生成部２２は、デジタルオーディオ処理回路１００の起動時に利用される遷移信号Ｓ７を生成する。遷移信号Ｓ７は、時間とともに信号レベルが緩やかに変化する信号であり、ミュート状態から音声再生状態（鳴動状態）への遷移（またはその逆の遷移）に利用される。遷移信号生成部２２は、制御部３０からの第１制御信号Ｓｃ１によって指示を受けると、遷移信号Ｓ７の生成を開始する。
【００３４】
遷移信号Ｓ７は、ミュート状態から音声再生状態への遷移の場合、接地レベル（０Ｖに対応するデジタル値）からオーディオ信号の中点レベル（Ｖｃｃ／２に対応するデジタル値）まで緩やかに上昇する波形を有するのが好ましい。逆に、音声再生状態からミュート状態への遷移の場合、オーディオ信号の中点レベルから接地レベルに緩やかに低下する波形を有することが好ましい。
【００３５】
セレクタ２４は、補間フィルタ２０によりフィルタリングされたオーディオ信号（以下、補間オーディオ信号Ｓ５という）と、遷移信号生成部２２により生成された遷移信号Ｓ７と、を受ける。遷移信号生成部２２は、第１制御信号Ｓｃ１の信号レベルにもとづき、補間オーディオ信号Ｓ５または遷移信号Ｓ７のいずれか一方を選択して出力する。本実施の形態では、第１制御信号Ｓｃ１がローレベルのとき遷移信号Ｓ７が選択され、第１制御信号Ｓｃ１がハイレベルのとき補間オーディオ信号Ｓ５が選択される。
【００３６】
セレクタ２４の出力信号Ｓ８は、後段のΔΣ変調器４０に入力される。ΔΣ変調器４０は、第１クロック信号ＣＫ１にもとづき信号Ｓ８にΔΣ変調を施し、パルス変調されたビットストリーム（以下、パルスオーディオ信号Ｓ６という）を出力する。パルスオーディオ信号Ｓ６に含まれるパルス列の粗密、もしくは各パルスの幅（デューティ比）が、再生すべきオーディオ信号の振幅に対応する。ΔΣ変調器４０は、一般的に使用される高次のΔΣ変調器を利用すればよい。
【００３７】
本実施の形態ではさらに、ΔΣ変調器４０の次数は切り替え可能に構成されてもよい。ΔΣ変調器４０は、次数の異なる２つのΔΣ変調器を含み、これらを切り替えて使用してもよいし、単一のΔΣ変調器の次数が切り替えられる構成であってもよい。ΔΣ変調器４０は、第３制御信号Ｓｃ３にもとづいて次数を切り替える。
【００３８】
デューティ比調節部６０には、パルスオーディオ信号Ｓ６と第２クロック信号ＣＫ２とが入力される。第２クロック信号ＣＫ２の周波数は、第１クロック信号ＣＫ１の周波数よりも高く設定される。デューティ比調節部６０は、ミュート状態から音声再生状態の遷移する際に、第２クロック信号ＣＫ２を利用してパルスオーディオ信号Ｓ６のデューティ比を調節し、後段のＤ級アンプへと出力する。デューティ比調節部６０は、デューティ比の調節を、パルス幅およびパルスの密度のいずれか一方、または両方を強制的に変化させることにより実行する。デューティ比調節部６０の処理については後述する。
【００３９】
Ｄ級アンプ５０は、デューティ比調節部６０から出力されるパルス信号Ｓ９を増幅する。このＤ級アンプ５０は、電源電圧Ｖｃｃと接地電位の間に設けられたＣＭＯＳ(Complementary Metal Oxide Semiconductor)インバータ型のスイッチングアンプである。Ｄ級アンプ５０により増幅された１ビットの出力オーディオ信号Ｓ２は、振幅がＶｃｃに増幅されて、出力端子１０４を介して出力される。
【００４０】
次にデューティ比調節部６０によるパルスオーディオ信号Ｓ６の調節、およびデジタルオーディオ処理回路１００の全体動作について説明する。
図２は、図１のデジタルオーディオ処理回路１００の起動時の動作状態を示すタイムチャートである。
時刻ｔ０以前、デジタルオーディオ処理回路１００はミュート状態である。時刻ｔ０に、パワーオン信号ＰＷＲ＿ＯＮがローレベルからハイレベルに遷移し、デジタルオーディオ処理回路１００の起動が指示される。制御部３０は、パワーオン信号ＰＷＲ＿ＯＮがハイレベルになると、所定の起動シーケンスに従い、第１制御信号Ｓｃ１〜第４制御信号Ｓｃ４を制御する。
【００４１】
制御部３０は、時刻ｔ０において、第２制御信号Ｓｃ２はローレベルであり、セレクタ２４は遷移信号Ｓ７を選択している。
制御部３０は、パワーオン信号ＰＷＲ＿ＯＮがハイレベルになると、それと同時に、もしくは所定の時間の経過後に、遷移信号生成部２２に対して第１制御信号Ｓｃ１（不図示）を出力し、遷移信号Ｓ７の生成開始を指示する。遷移信号生成部２２は、時刻ｔ０以降、遷移信号Ｓ７を所定レベルＬ１もしくはそれ以下に固定する。所定レベルは、後段のΔΣ変調器４０によって変調されたパルスオーディオ信号Ｓ６のパルス幅が最小となるレベルとしてもよい。時刻ｔ０以降、ΔΣ変調器４０には信号Ｓ８として、遷移信号Ｓ７が入力される。また、パワーオン信号ＰＷＲ＿ＯＮがハイレベルとなると、入力されるオーディオ信号はミュートされた状態となり、補間オーディオ信号Ｓ５は中点レベルに固定される。
【００４２】
時刻ｔ１に、制御部３０はΔΣ変調器４０に対してΔΣ変調の開始を指示する。このとき、第３制御信号Ｓｃ３はローレベルとなっており、ΔΣ変調の次数は２次に設定される。時刻ｔ１以降、遷移信号Ｓ７が所定レベルの間、パルスオーディオ信号Ｓ６（不図示）のデューティ比（パルス幅）は最小値となる。パルスオーディオ信号Ｓ６の周波数は、第１クロック信号ＣＫ１によって規定され、たとえば、入力されるオーディオ信号のサンプリング周波数ｆｓのｍ倍（ｍは自然数）に設定される。たとえばｍ＝１２８〜３２に設定してもよい。
【００４３】
デューティ比調節部６０は、デューティ比が最小値に設定されたパルスオーディオ信号Ｓ６を受ける。制御部３０は、時刻ｔ１にデューティ比調節部６０に対して、パルスオーディオ信号Ｓ６のデューティ比の調節処理の開始を指示する。
図３は、デューティ比調節部６０によるパルスオーディオ信号Ｓ６のデューティ比の調節処理を示すタイムチャートである。
【００４４】
デューティ比調節部６０は、以下の２つの処理の少なくとも一方、あるいは両方を実行してデューティ比を調節する。
１．第１処理
デューティ比調節部６０は、ビットストリームのパルス幅を変化させることにより、デューティ比を調節する。具体的には、本回路の起動時において、ビットストリームのパルス幅を、時間の経過とともに、所定の最小値から、入力されたビットストリームのパルス幅まで漸増させてもよい。
【００４５】
図１の回路において、デューティ比調節部６０は、ΔΣ変調器４０に供給される第１クロック信号ＣＫ１より高い周波数を有する第２クロック信号ＣＫ２を受ける。デューティ比調節部６０は、第２クロック信号ＣＫ２を利用して、ビットストリームのパルス幅を調節する。第１クロック信号ＣＫ１の周波数は、入力されるオーディオ信号のサンプリング周波数のｍ倍であり、第２クロック信号ＣＫ２の周波数は、入力されるオーディオ信号のサンプリング周波数のｎ倍（ｎは、ｎ＞ｍを満たす自然数）である。ｍ＝１２８〜３２に対して、ｎ＝２５６に設定してもよい。
【００４６】
第２クロック信号ＣＫ２は、パルスオーディオ信号Ｓ６よりも周波数が高い。そこでデューティ比調節部６０は、カウンタやフリップフロップを利用して第２クロック信号ＣＫ２のパルス数に比例したパルス幅を有するパルス信号Ｓ９を生成する。
【００４７】
２．第２処理
デューティ比調節部６０は、ビットストリームから所定の割合でパルスを間引くことにより、粗密を変化させる。
【００４８】
第１、第２の処理の任意の組み合わせによって、デューティ比調節部６０は、パルス信号Ｓ９のデューティ比を、０に近い状態から、パルスオーディオ信号Ｓ６の有するデューティ比に近づくように徐々に変化させる。
【００４９】
デューティ比調節部６０は、遷移信号Ｓ７が所定レベルの期間（図２の時刻ｔ２以前）、ビットストリームのパルス幅を変化させるアクティブ状態に設定され、遷移信号Ｓ７のレベルが増大する期間（図２の時刻ｔ２以降）、ビットストリームをそのまま出力させる非アクティブ状態に設定される。
【００５０】
図３は、上から順に、第２クロック信号ＣＫ２、パルスオーディオ信号Ｓ６、パルス信号Ｓ９を示す。パルス信号Ｓ９は、Ｓ９ａからＳ９ｇに示されるように、時間の経過にともないデューティ比が徐々に増加するように生成される。Ｓ９ａは、図２の時刻ｔ１における波形であり、Ｓ９ｇは、図２の時刻ｔ２における波形に相当する。
【００５１】
デューティ比調節部６０は、パルスオーディオ信号Ｓ６のポジティブエッジを基準として、第２クロック信号ＣＫ２のカウントを開始する。パルス信号Ｓ９ａ〜Ｓ９ｃのパルス幅は、第２クロック信号ＣＫ２の１クロック分となっている。
パルスオーディオ信号Ｓ６のポジティブエッジごとに第２クロック信号ＣＫ２を１パルス分カウントすることにより、パルス信号Ｓ９ｃの波形が生成される。
デューティ比調節部６０は、パルス信号Ｓ９ｃを所定の比率（図３では１／２、１／４）で間引くことにより、パルス信号Ｓ９ｂ、パルス信号Ｓ９ａを生成する。
【００５２】
同様に、パルス信号Ｓ９ｄ〜Ｓ９ｇのパルス幅は、第２クロック信号ＣＫ２の２〜５パルス分に対応する。制御部３０は、第４制御信号Ｓｃ４によって、パルスの間引き率、パルス幅を指示する。
【００５３】
当業者であれば、カウンタ、フリップフロップ、ラッチ回路、あるいはプログラム機能を有するデジタル回路を利用することにより、第２クロック信号ＣＫ２およびパルスオーディオ信号Ｓ６にもとづいて、図３に示されるパルス信号Ｓ９を生成することができ、デューティ比調節部６０の内部の構成については特に限定されるものではない。
【００５４】
図２に戻る。時刻ｔ１〜ｔ２の期間にわたり、デューティ比調節部６０によってパルス信号Ｓ９の波形が、図３のＳ９ａ〜Ｓ９ｇへと変化していく。その結果、アナログオーディオ信号Ｓ３は、接地レベルから所定レベルＬ１に相当する電圧にまで緩やかに増加していく。
【００５５】
時刻ｔ２に制御部３０は、第４制御信号Ｓｃ４を利用し、デューティ比調節部６０に対してパルスオーディオ信号Ｓ６のパルス幅の調節制御の停止を指示する。したがって、時刻ｔ２以降にデューティ比調節部６０は、パルスオーディオ信号Ｓ６をそのままパルス信号Ｓ９として出力する。
【００５６】
時刻ｔ２に制御部３０は、第１制御信号Ｓｃ１によって遷移信号生成部２２に対して、遷移信号Ｓ７のレベルを増加させるように指示する。これを受けて遷移信号生成部２２は、遷移信号Ｓ７のレベルを、中点レベルに向かって緩やかに増加させる。時刻ｔ２以降、遷移信号Ｓ７のレベルの上昇にともなって、パルス信号Ｓ９（Ｓ６）のパルス幅が大きくなっていく。
【００５７】
時刻ｔ３に制御部３０は、第３制御信号Ｓｃ３によってΔΣ変調器４０の次数を２次から５次に切り替える。時刻ｔ４に遷移信号Ｓ７が中点レベルに達すると、一連の起動シーケンスが完了し、制御部３０は第２制御信号Ｓｃ２をハイレベルに切り替える。第２制御信号Ｓｃ２がハイレベルとなると、セレクタ２４の出力信号Ｓ８は、オーディオ信号生成部１３０からのオーディオ信号Ｓ１にもとづく補間オーディオ信号Ｓ５となる。その後、オーディオ信号生成部１３０のミュート状態が解除されて鳴動状態となり、オーディオ信号の再生が開始される。
【００５８】
このように、本実施の形態に係るデジタルオーディオ処理回路１００によれば、アナログオーディオ信号Ｓ３のレベルを０Ｖ付近から中間レベルＶｃｃ／２まで緩やかに変化させることができ、ポップアップノイズの発生を抑制することができる。
【００５９】
ΔΣ変調器４０により生成されるパルスオーディオ信号Ｓ６のパルス幅は、第１クロック信号ＣＫ１の周波数で規定されるパルス幅より短くならない。したがって、デューティ比調節部６０を設けない構成とした場合、音声出力部１２０に印加されるアナログオーディオ信号Ｓ３の電圧レベルを０Ｖから緩やかに変化させることができなかった。
これに対して、本実施の形態に係るデジタルオーディオ処理回路１００によれば、デューティ比調節部６０を設けて、パルスオーディオ信号Ｓ６のデューティ比を、さらに小さなデューティ比に調節するため、アナログオーディオ信号Ｓ３の電圧レベルを、０Ｖ付近で変化させることが可能となり、ポップアップノイズを抑制することができる。
【００６０】
さらに、実施の形態において、デューティ比調節部６０は、パルスオーディオ信号Ｓ６から所定の割合でパルスを間引くことにより、デューティ比を変化させる。その結果、パルス幅のみを変化させた場合に比べて、デューティ比をより細かく変化させることができる。
【００６１】
実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能である。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施の形態に係るデジタルオーディオ処理回路を搭載した電子機器の構成を示すブロック図である。
【図２】図１のデジタルオーディオ処理回路の起動時の動作状態を示すタイムチャートである。
【図３】デューティ比調節部によるパルスオーディオ信号のデューティ比の調節処理を示すタイムチャートである。
【符号の説明】
【００６３】
１０  入力インタフェース部、  ２０  補間フィルタ、  ２２  遷移信号生成部、  ２４  セレクタ、  ３０  制御部、  ４０  ΔΣ変調器、  ５０  Ｄ級アンプ、  ６０  デューティ比調節部、  １００  デジタルオーディオ処理回路、  １０２  入力端子、  １０４  出力端子、  １１０  ローパスフィルタ、  １２０  音声出力部、  １３０  オーディオ信号生成部、  ２００  電子機器、  Ｓｃ１  第１制御信号、  Ｓｃ２  第２制御信号、  Ｓｃ３  第３制御信号、  Ｓｃ４  第４制御信号、  Ｓ１  入力オーディオ信号、  Ｓ２  出力オーディオ信号、  Ｓ３  アナログオーディオ信号、  Ｓ４  オーディオ信号、  Ｓ５  補間オーディオ信号、  Ｓ６  パルスオーディオ信号、  Ｓ７  遷移信号、  Ｓ８  信号、  Ｓ９  パルス信号、  ＣＫ１  第１クロック信号、  ＣＫ２  第２クロック信号。
【図１】
2008153999.tif 000003
【図２】
2008153999.tif 000004
【図３】
2008153999.tif 000005