(57)【要約】【課題】レーザダイオードに流れる電流のジッタを低減する。【解決手段】ＬＤ駆動電流が出力する差動形式の出力端子ＯＵＴ１，ＯＵＴ２およびＬＤバイアス電流が出力するＬＤバイアス端子ＢＢを有するＬＤドライブ回路１０と、レーザダイオードＬＤの一方の端子と出力端子ＯＵＴ１との間に接続されるの伝送線路Ｔ１と、レーザダイオードＬＤの他方の端子と出力端子ＯＵＴ２との間に接続されるの伝送線路Ｔ２と、レーザダイオードＬＤの一方の端子とＬＤ電源端子ＶＣＣ２との間に接続されるバイアス用インダクタＬ１と、レーザダイオードＬＤの他方の端子とＬＤバイアス端子ＢＢとの間に接続されるバイアス抵抗Ｒ６とを有する。【選択図】図１
2008041907.tif 000002
【特許請求の範囲】
【請求項１】
ＬＤ駆動電流が出力する差動形式の第１および第２の出力端子およびＬＤバイアス電流が出力するＬＤバイアス端子を有するＬＤドライブ回路と、レーザダイオードの一方の端子と前記第１の出力端子との間に接続される第１の伝送線路と、前記レーザダイオードの他方の端子と前記第２の出力端子との間に接続される第２の伝送線路と、前記レーザダイオードの前記一方の端子とＬＤ電源端子との間に接続されるインダクタと、前記レーザダイオードの前記他方の端子と前記ＬＤバイアス端子との間に接続されるバイアス抵抗とを有することを特徴とするＬＤ差動駆動回路。
【請求項２】
請求項１に記載のＬＤ差動駆動回路において、
前記ＬＤドライブ回路は、ＬＤドライブ回路本体とＬＤバイアス回路とからなり、
前記ＬＤドライブ回路本体は、第１のトランジスタと第２のトランジスタからなる第１の差動回路と、前記第１のトランジスタのコレクタ又はドレインと第１の電源端子との間に接続される第１の負荷抵抗と、前記第２のトランジスタのコレクタ又はドレインと前記第１の電源端子との間に接続される第２の負荷抵抗と、前記第１および第２のトランジスタのエミッタ又はソースと第２の電源端子に接続された電流源と、前記第１の電源端子と前記第２の電源端子との間に接続される少なくとも１０ｐＦの容量値をもつ第１の電源安定化容量とを備え、前記第１および第２のトランジスタのベース又はゲートが差動入力端子に接続され、前記第１および第２のトランジスタのコレクタ又はドレインが前記第１および第２の出力端子に接続されてなり、
前記ＬＤバイアス回路は、第３のトランジスタと第４のトランジスタからなる第２の差動回路と、前記第３のトランジスタのコレクタ又はドレインと第３の電源端子との間に接続される第３の負荷抵抗と、前記第３および第４のトランジスタのエミッタ又はソースにコレクタ又はドレインが接続されベース又はゲートが自動光出力制御回路に接続されソースが第４の電源端子に接続される第５のトランジスタとを備え、前記第４のトランジスタのコレクタ又はドレインが前記ＬＤバイアス端子に接続され、前記第３および第４のトランジスタのベース又はゲートに制御信号が印加するようにしてなる、
ことを特徴とするＬＤ差動駆動回路。
【請求項３】
請求項２に記載のＬＤ差動駆動回路において、
前記第１の電源端子を第５の電源端子と第６の電源端子に分離し、前記第５の電源端子を前記第１の負荷抵抗に接続すると共に前記第６の電源端子を前記第２の負荷抵抗に接続し、
前記第１の電源安定化容量に代えて、前記第５の電源端子と前記第２の電源端子との間に、少なくとも１０ｐＦの容量値をもつ第２の電源安定化容量を接続し、前記第６の電源端子と前記第２の電源端子との間に、少なくとも１０ｐＦの容量値をもつ第３の電源安定化容量を接続したことを特徴とするＬＤ差動駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力するバーストデータに応じてレーザダイオード（ＬＤ）を差動駆動するＬＤ差動駆動回路に関するものである。
【背景技術】
【０００２】
従来のＬＤ差動駆動回路を図３に示す（例えば、非特許文献１参照）。レーザダイオードＬＤを差動駆動するＬＤ差動駆動回路は、そのレーザダイオードＬＤとＬＤ電源端子ＶＣＣ２との間に接続されるバイアス用インダクタＬ１、レーザダイオードＬＤとＬＤバイアス端子ＢＢとの間に接続されるバイアス用インダクタＬ２、伝送線路Ｔ１，Ｔ２、その伝送線路Ｔ１，Ｔ２とレーザダイオードＬＤとの間に接続される終端抵抗Ｒ４，Ｒ５、およびＬＤドライブ回路２０からなる。
【０００３】
ＬＤドライブ回路２０は、差動回路を構成するトランジスタＱ１，Ｑ２、そのトランジスタＱ１，Ｑ２のコレクタと電源端子ＶＣＣ１との間に接続される負荷抵抗（送端抵抗）Ｒ１，Ｒ２、トランジスタＱ１，Ｑ２のエミッタにコレクタが共通接続されベースが電流制御端子ＶＣＳ１に接続される電流源トランジスタＱ３、トランジスタＱ３のエミッタと接地端子ＧＮＤとの間に接続される電流安定化抵抗Ｒ３、およびレーザダイオードＬＤの出力を一定に制御するためそのレーザダイオードＬＤの後方光をモニタしてバイアス電流をフィードバックする自動光出力制御回路ＡＰＣを備える。前記したトランジスタＱ１，Ｑ２のベースはバーストデータ信号が入力する差動入力端子ＩＮ１，ＩＮ２に接続され、コレクタはバーストデータ信号が出力する差動出力端子ＯＵＴ１，ＯＵＴ２に接続されている。そして、差動出力端子ＯＵＴ１，ＯＵＴ２が前記した伝送線路Ｔ１，Ｔ２に接続され、自動光出力制御回路ＡＰＣがＬＤバイアス端子ＢＢに接続されている。
【０００４】
このＬＤ差動駆動回路では、差動入力端子ＩＮ１，ＩＮ２に入力するバーストデータ信号が増幅されて差動出力端子ＯＵＴ１，ＯＵＴ２に出力し、レーザダイオードＬＤが差動駆動される。また、自動光出力制御回路ＡＰＣによって、レーザダイオードＬＤの後方光がモニタされ、該モニタ結果に応じたバイアス電流がＬＤバイアス端子ＢＢにフィードバックされ、レーザダイオードＬＤの出力が制御される。
【０００５】
【非特許文献１】K.Sakai, et al."1.3-μm Unlooled DFB Laser-Diode Module With a Coupled Differential Feed for 10-Gb/s Ethernet Applications" I EEE Journal of Lightwave Technology,Vol.22,No.2,2004
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、この従来のＬＤ差動駆動回路は、自動光出力制御回路ＡＰＣを、ＬＤバイアス端子ＢＢからバイアス用インダクタＬ２を介して接続していた関係で、そのインダクタＬ２のインダクタンスによりジッタが大きくなっていた。図４(b)にそのレーザダイオードＬＤに流れる電流波形のアイパターン特性を示す。
【０００７】
本発明の目的は、レーザダイオードに流れる電流のジッタを低減にしたＬＤ差動駆動回路を提供することである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、請求項１にかかる発明のＬＤ差動駆動回路は、ＬＤ駆動電流が出力する差動形式の第１および第２の出力端子およびＬＤバイアス電流が出力するＬＤバイアス端子を有するＬＤドライブ回路と、レーザダイオードの一方の端子と前記第１の出力端子との間に接続される第１の伝送線路と、前記レーザダイオードの他方の端子と前記第２の出力端子との間に接続される第２の伝送線路と、前記レーザダイオードの前記一方の端子とＬＤ電源端子との間に接続されるインダクタと、前記レーザダイオードの前記他方の端子と前記ＬＤバイアス端子との間に接続されるバイアス抵抗とを有することを特徴とする。
請求項２にかかる発明は、請求項１に記載のＬＤ差動駆動回路において、前記ＬＤドライブ回路が、ＬＤドライブ回路本体とＬＤバイアス回路とからなり、前記ＬＤドライブ回路本体は、第１のトランジスタと第２のトランジスタからなる第１の差動回路と、前記第１のトランジスタのコレクタ又はドレインと第１の電源端子との間に接続される第１の負荷抵抗と、前記第２のトランジスタのコレクタ又はドレインと前記第１の電源端子との間に接続される第２の負荷抵抗と、前記第１および第２のトランジスタのエミッタ又はソースと第２の電源端子に接続された電流源と、前記第１の電源端子と前記第２の電源端子との間に接続される少なくとも１０ｐＦの容量値をもつ第１の電源安定化容量とを備え、前記第１および第２のトランジスタのベース又はゲートが差動入力端子に接続され、前記第１および第２のトランジスタのコレクタ又はドレインが前記第１および第２の出力端子に接続されてなり、前記ＬＤバイアス回路が、第３のトランジスタと第４のトランジスタからなる第２の差動回路と、前記第３のトランジスタのコレクタ又はドレインと第３の電源端子との間に接続される第３の負荷抵抗と、前記第３および第４のトランジスタのエミッタ又はソースにコレクタ又はドレインが接続されベース又はゲートが自動光出力制御回路に接続されソースが第４の電源端子に接続される第５のトランジスタとを備え、前記第４のトランジスタのコレクタ又はドレインが前記ＬＤバイアス端子に接続され、前記第３および第４のトランジスタのベース又はゲートに制御信号が印加するようにしてなる、ことを特徴とする。
請求項３にかかる発明は、請求項２に記載のＬＤ差動駆動回路において、前記第１の電源端子を第５の電源端子と第６の電源端子に分離し、前記第５の電源端子を前記第１の負荷抵抗に接続すると共に前記第６の電源端子を前記第２の負荷抵抗に接続し、前記第１の電源安定化容量に代えて、前記第５の電源端子と前記第２の電源端子との間に、少なくとも１０ｐＦの容量値をもつ第２の電源安定化容量を接続し、前記第６の電源端子と前記第２の電源端子との間に、少なくとも１０ｐＦの容量値をもつ第３の電源安定化容量を接続したことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、レーザダイオードの一端と自動光出力制御回路の出力とをインダクタではなく、バイアス抵抗を介して接続したので、レーザダイオードに流れる電流のジッタが少ないＬＤ差動駆動回路を実現することができる。また、ＬＤドライブ回路本体の電源端子間に少なくとも１０ｐＦの電源安定化容量を接続することで、そのジッタをより少なくすることができる。
【発明を実施するための最良の形態】
【００１０】
図１は本発明の実施例のＬＤ差動駆動回路の回路図である。本実施例のＬＤ差動駆動回路は、レーザダイオードＬＤとＬＤ電源端子ＶＣＣ２との間に接続されるバイアス用インダクタＬ１、レーザダイオードＬＤとＬＤバイアス端子ＢＢとの間に接続されるバイアス抵抗Ｒ６、伝送線路Ｔ１，Ｔ２、その伝送線路Ｔ１，Ｔ２とレーザダイオードＬＤとの間に接続される終端抵抗Ｒ４，Ｒ５、およびＬＤドライブ回路１０からなる。ＬＤドライブ回路１０の差動出力端子ＯＵＴ１，ＯＵＴ２は、伝送線路Ｔ１，Ｔ２に接続されている。また、ＬＤバイアス端子ＢＢはＬＤドライブ回路１０に接続されている。
【００１１】
このように、本実施例では、レーザダイオードＬＤとＬＤバイアス端子ＢＢとの間に、従来のインダクタＬ２に代えて、バイアス抵抗Ｒ６を接続している。このため、レーザダイオードＬＤを流れる電流のジッタを低減できる。図４(a)にその電流波形のアイパターン特性を示した。図４(b)のインダクタＬ１を使用した従来の場合に比べて、ジッタが大幅に低減している。
【００１２】
図２は図１に示したＬＤ差動駆動回路において、ＬＤドライブ回路１０の部分を具体化した回路図である。ＬＤドライブ回路１０は、ＬＤドライブ回路本体１１とＬＤバイアス回路１２とからなる。
【００１３】
ＬＤドライブ回路本体１１は、差動回路を構成するトランジスタＱ１，Ｑ２、そのトランジスタＱ１，Ｑ２のコレクタと電源端子ＶＣＣ１との間に接続される負荷抵抗（送端抵抗）Ｒ１，Ｒ２、トランジスタＱ１，Ｑ２のエミッタにコレクタが共通接続されベースが電流制御端子ＶＣＳ１に接続される電流源トランジスタＱ３、トランジスタＱ３と接地端子ＧＮＤとの間に接続される電流安定化抵抗Ｒ３、電源端子ＶＣＣ１と接地端子ＧＮＤとの間に接続される電源安定化容量Ｃ１を有する。
【００１４】
ＬＤバイアス回路１２は、差動回路を構成するトランジスタＱ４，Ｑ５、そのトランジスタＱ４のコレクタと電源端子ＶＣＣ３との間に接続される負荷抵抗Ｒ７、トランジスタＱ４，Ｑ５のエミッタにコレクタが共通接続されベースが電流制御端子ＶＣＳ２を介して自動光出力制御回路ＡＰＣに接続される電流源トランジスタＱ６、トランジスタＱ６と接地端子ＧＮＤとの間に接続される電流安定化抵抗Ｒ８を有する。そして、トランジスタＱ５のコレクタがＬＤバイアス端子ＢＢに接続されている。
【００１５】
このＬＤドライブ回路１０では、電源安定化容量Ｃ１の値を少なくとも１０ｐＦ、好ましくは１００ｐＦに設定することにより、電源端子ＶＣＣ１に電源を供給するパターン配線やワイヤ配線の寄生インダクタンス成分（通常では１ｎＨ程度）による悪影響を回避できる。すなわち、このＬＤドライバ回路１０では、負荷抵抗Ｒ１，Ｒ２に４０ｍＡ以上のＬＤ駆動電流を流す必要があり、このとき、上記の寄生インダクタンスによっても、レーザダイオードＬＤに流れる電流にジッタが生じるが、上記電源安定化容量Ｃ１によって、その寄生インダクタンスによるジッタを低減できる。
【００１６】
自動光出力制御回路ＡＰＣの出力信号は、イネーブル時、すなわちバイアス制御端子ＩＮ３を“Ｌ”に、ＩＮ４を“Ｈ”に設定したとき、ＬＤバイアス端子ＢＢに電流として供給され、レーザダイオードＬＤの後方光のモニタ結果に応じたバイアス電流がＬＤバイアス端子ＢＢにフィードバックされる。
【００１７】
なお、以上ではトランジスタＱ１〜Ｑ６としてバイポーラトランジスタを使用した例で説明したが、ＭＯＳトランジスタを使用した場合でも同様に実施することができ、同様の作用効果を得ることができる。このようにＭＯＳトランジスタを使用する場合は、電流源安定化抵抗Ｒ３，Ｒ８は削除することができる。また、ＬＤドライブ回路本体１１の電源端子ＶＣＣ１と接地ＧＮＤ間に接続した電源安定化容量Ｃ１は、電源端子ＶＣＣ１の配線をレイアウトの関係から２系統に形成する場合には、その各系統の電源端子と接地端子間に個々に接続することが好ましい。このとき、負荷抵抗Ｒ１，Ｒ２はその各系統の電源端子にそれぞれ接続する。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施例のＬＤ差動駆動回路の回路図である。
【図２】図１のＬＤ差動駆動回路の具体的回路図である。
【図３】従来のＬＤ差動駆動回路の具体的回路図である。
【図４】本発明と従来のＬＤ差動駆動回路のレーザダイオードの電流波形のアイパターン特性図である。
【符号の説明】
【００１９】
Ｑ１〜Ｑ６：トランジスタ、Ｒ１、Ｒ２，Ｒ７：負荷抵抗、Ｒ４，Ｒ５：終端抵抗、Ｒ６：バイアス抵抗、Ｒ３，Ｒ８：電流安定化抵抗、Ｌ１，Ｌ２：バイアス用インダクタ、ＬＤ：レーザダイオード、ＶＣＣ１，ＶＣＣ３：電源端子、ＶＣＣ２：ＬＤ電源端子、ＧＮＤ：接地端子、ＶＣＳ１，ＶＣＳ２：電流制御端子、ＩＮ１〜ＩＮ４：入力端子、ＯＵＴ１，ＯＵＴ２：出力端子、Ｔ１，Ｔ２：伝送線路、ＡＰＣ：自動光出力制御回路、ＢＢ：ＬＤバイアス端子
【図１】
2008041907.tif 000003
【図２】
2008041907.tif 000004
【図３】
2008041907.tif 000005
【図４】
2008041907.tif 000006