(57)【要約】【課題】高電圧側のしきい値とそれよりも低い低電圧側のしきい値をそれぞれ別々に調整できるようにすることで、双方の高精度化が図れるようにする。【解決手段】高電圧側のしきい値となる参照電圧ＶＩＨを形成する第１しきい値設定回路２と、低電圧側のしきい値となる参照電圧ＶＩＬを形成する第２しきい値設定回路３とを別々に備え、これら第１、第２しきい値設定回路２、３により、高電圧側と低電圧側それぞれのしきい値を独立して設定できるようにする。これにより、一方のしきい値の設定により他方のしきい値までずれてしまうことを防止でき、高電圧側のしきい値と低電圧側のしきい値の双方の高精度化を図ることができる。【選択図】図１
2008103995.tif 000002
【特許請求の範囲】
【請求項１】
第１のしきい値となる第１参照電圧（ＶＩＨ）を設定する第１しきい値設定回路（２）と、
前記第１のしきい値よりも低い第２のしきい値となる第２参照電圧（ＶＩＬ）を設定する第２しきい値設定回路（３）と、
前記第１参照電圧（ＶＩＨ）もしくは前記第２参照電圧（ＶＩＬ）と入力電圧（ＶＩＮ）とを大小比較し、その比較結果に応じた出力を発生させるコンパレータ（１）と、
前記コンパレータ（１）に対して前記第１参照電圧（ＶＩＨ）と前記第２参照電圧（ＶＩＬ）のいずれを入力するかを前記コンパレータ（１）の出力に基づいて切替えるスイッチ手段（４、５）とを有し、
前記第１しきい値設定回路（２）は、互いに直列接続された第１分圧抵抗（２ａ）および第２分圧抵抗（２ｂ）により第１基準電圧を分圧し、これら第１分圧抵抗（２ａ）および第２分圧抵抗（２ｂ）の間の電位を第１参照電圧（ＶＩＨ）として設定するものであり、
前記第２しきい値設定回路（３）は、互いに直列接続された第３分圧抵抗（３ａ）および第４分圧抵抗（３ｂ）により第２基準電圧を分圧し、これら第３分圧抵抗（３ａ）および第４分圧抵抗（３ｂ）の間の電位を第２参照電圧（ＶＩＬ）として設定するものであることを特徴とするヒステリシス付きコンパレータ回路。
【請求項２】
前記スイッチ手段（４、５）は、前記第１分圧抵抗（２ａ）および前記第２分圧抵抗（２ｂ）の間と前記コンパレータ（１）との間のスイッチングを行う第１スイッチ（４）と、前記第３分圧抵抗（３ａ）および前記第４分圧抵抗（３ｂ）の間と前記コンパレータ（１）との間のスイッチングを行う第２スイッチ（５）とを有して構成され、前記コンパレータ（１）の出力に基づいて前記第１スイッチ（４）がオンされるときには前記第２スイッチ（５）がオフされ、前記第１スイッチ（４）がオフされるときには前記第２スイッチ（５）がオンされるように構成されていることを特徴とする請求項１に記載のヒステリシス付きコンパレータ回路。
【請求項３】
前記第１分圧抵抗（２ａ）は、トリミング抵抗として用いられ、前記第２分圧抵抗（２ｂ）に対してハイサイド側に配置されており、
前記第４分圧抵抗（３ｂ）は、トリミング抵抗として用いられ、前記第３分圧抵抗（３ａ）に対してローサイド側に配置されていることを特徴とする請求項１または２に記載のヒステリシス付きコンパレータ回路。
【請求項４】
前記第１分圧抵抗（２ａ）および前記第４分圧抵抗（３ｂ）をトリミングする前の状態において、前記第１しきい値設定回路（２）により設定される前記第１参照電圧（ＶＩＨ）は前記第２しきい値設定回路（２）により設定される前記第２参照電圧（ＶＩＬ）よりも高くなっていることを特徴とする請求項３に記載のヒステリシス付きコンパレータ回路。
【請求項５】
第１のしきい値となる第１参照電圧（ＶＩＨ）を設定する第１しきい値設定回路（１２）と、
前記第１のしきい値よりも低い第２のしきい値となる第２参照電圧（ＶＩＬ）を設定する第２しきい値設定回路（１３）と、
前記第１参照電圧（ＶＩＨ）もしくは前記第２参照電圧（ＶＩＬ）と入力電圧（ＶＩＮ）とを大小比較し、その比較結果に応じた出力を発生させるコンパレータ（１）と、
前記コンパレータ（１）に対して前記第１参照電圧（ＶＩＨ）と前記第２参照電圧（ＶＩＬ）のいずれを入力するかを前記コンパレータ（１）の出力に基づいて切替えるスイッチ手段（１１）とを有し、
前記第１しきい値設定回路（１２）は、互いに直列接続された第１分圧抵抗（１０ａ）および該第１分圧抵抗（１０ａ）に対してローサイド側に配置された第２分圧抵抗（１０ｂ）により基準電圧を分圧し、これら第１分圧抵抗（１０ａ）および第２分圧抵抗（１０ｂ）の間の電位を第１参照電圧（ＶＩＨ）として設定するものであり、
前記第２しきい値設定回路（３）は、前記第１、第２分圧抵抗（１０ａ）および前記第２分圧抵抗（１０ｂ）に対して並列接続された第３分圧抵抗（１０ｃ）により前記基準電圧を分圧し、前記第１分圧抵抗（１０ａ）と前記第２、第３分圧抵抗（１０ｂ、１０ｃ）との間の電位を第２参照電圧（ＶＩＬ）として設定するものであり、
前記スイッチ手段は、前記第３分圧抵抗（１０ｃ）への電流経路のオンオフをスイッチングするものであることを特徴とするヒステリシス付きコンパレータ回路。
【請求項６】
前記第１分圧抵抗（１０ａ）と前記第３分圧抵抗（１０ｃ）がトリミング抵抗であることを特徴とする請求項５に記載のヒステリシス付きコンパレータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンパレータの参照電圧にヒステリシスを形成するヒステリシス付きコンパレータ回路に関するものである。
【背景技術】
【０００２】
従来より、コンパレータの参照電圧にヒステリシスを形成するヒステリシス付きコンパレータ回路が知られている（例えば、特許文献１参照）。図４は、従来のヒステリシス付きコンパレータ回路の回路図である。
【０００３】
この図に示されるように、コンパレータ１００には参照電圧と被比較対象となる入力電圧ＶＩＮが入力されるように構成され、入力電圧ＶＩＮが参照電圧よりも大きければコンパレータ１００からＨｉレベルが出力され、逆に小さければコンパレータ１００からＬｏｗレベルが出力されるようになっている。参照電圧は、基準電圧を分圧抵抗１０１〜１０３で分圧することにより形成される。すなわち、コンパレータ１００の出力がＬｏｗレベルとなり、スイッチ１０４がオフされているときには、分圧抵抗１０１と分圧抵抗１０２の間の電位が高電圧側のしきい値を設定する参照電圧ＶＩＨとなる。そして、コンパレータ１００の出力がＨｉレベルとなり、スイッチ１０４がオンされると、分圧抵抗１０２と分圧抵抗１０３の間の電位が低電圧側のしきい値を設定する参照電圧ＶＩＬとなる。このように、分圧抵抗１０１〜１０３の抵抗比に基づいてしきい値を取ることで、高精度なしきい値を設定できるようにしている。
【特許文献１】特開平６−８６０８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記従来のコンパレータ回路では、より高精度なしきい値を設定するために、抵抗１０１〜１０３のいずれかをトリミングすることで、しきい値の合わせ込みを行っている。しかしながら、抵抗１０１〜１０３をトリミングした場合、高電圧側のしきい値と低電圧側のしきい値それぞれを設定する参照電圧ＶＩＨ、ＶＩＬのいずれか一方のみを調整しようとしても双方共に調整されてしまうため、一方のみしか高精度化が図れず、高精度化に限界があった。
【０００５】
本発明は上記点に鑑みて、第１のしきい値（高電圧側のしきい値）とそれよりも低い第２のしきい値（低電圧側のしきい値）をそれぞれ別々に調整できるようにすることで、双方の高精度化が図れるようにすることを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、本発明では、第１のしきい値となる第１参照電圧（ＶＩＨ）を設定する第１しきい値設定回路（２）と、第１のしきい値よりも低い第２のしきい値となる第２参照電圧（ＶＩＬ）を設定する第２しきい値設定回路（３）と、第１参照電圧（ＶＩＨ）もしくは第２参照電圧（ＶＩＬ）と入力電圧（ＶＩＮ）とを大小比較し、その比較結果に応じた出力を発生させるコンパレータ（１）と、コンパレータ（１）に対して第１参照電圧（ＶＩＨ）と第２参照電圧（ＶＩＬ）のいずれを入力するかをコンパレータ（１）の出力に基づいて切替えるスイッチ手段（４、５）とを有し、第１しきい値設定回路（２）は、互いに直列接続された第１分圧抵抗（２ａ）および第２分圧抵抗（２ｂ）により第１基準電圧を分圧し、これら第１分圧抵抗（２ａ）および第２分圧抵抗（２ｂ）の間の電位を第１参照電圧（ＶＩＨ）として設定するものであり、第２しきい値設定回路（３）は、互いに直列接続された第３分圧抵抗（３ａ）および第４分圧抵抗（３ｂ）により第２基準電圧を分圧し、これら第３分圧抵抗（３ａ）および第４分圧抵抗（３ｂ）の間の電位を第２参照電圧（ＶＩＬ）として設定するものであることを第１の特徴としている。
【０００７】
このように、第１しきい値となる第１参照電圧（ＶＩＨ）を設定する第１しきい値設定回路（２）と、第２しきい値となる第２参照電圧（ＶＩＬ）を設定する第２しきい値設定回路（３）とを別々に備え、これら第１、第２しきい値設定回路（２、３）により、第１、第２しきい値をそれぞれ独立して設定できるようにしている。このため、一方のしきい値の設定により他方のしきい値までずれてしまうことを防止でき、高電圧側のしきい値と低電圧側のしきい値の双方の高精度化を図ることができる。
【０００８】
この場合、第２分圧抵抗（２ｂ）に対してハイサイド側に配置される第１分圧抵抗（２ａ）をトリミング抵抗として用い、かつ、第３分圧抵抗（３ａ）に対してローサイド側に配置される第４分圧抵抗（３ｂ）をトリミング抵抗として用いると好ましい。
【０００９】
このようにすれば、第１分圧抵抗（２ａ）をトリミングすることで第１参照電圧（ＶＩＨ）を徐々に減少させ、第４分圧抵抗（２ｄ）をトリミングすることで第２参照電圧ＶＩＬ）を徐々に増加させることができる。
【００１０】
そして、第１分圧抵抗（２ａ）および第４分圧抵抗（３ｂ）をトリミングする前の状態において、第１しきい値設定回路（２）により設定される第１参照電圧（ＶＩＨ）は第２しきい値設定回路（２）により設定される第２参照電圧（ＶＩＬ）よりも高くなるようにすれば、予め高く設定された第１参照電圧（ＶＩＨ）を徐々に減少させ、それよりも低く設定された第２参照電圧（ＶＩＬ）を徐々に増加させれば、これらを狙い値に調整することが可能となる。このとき、第１、第２のしきい値の高低を反転させることも無いため、例えばトリミング途中にも第１、第２参照電圧（ＶＩＨ、ＶＩＬ）の区別が付き、誤って第１のしきい値を調整しなければならないのに第２のしきい値を調整してしまう等のミスの発生を無くすことも可能となる。
【００１１】
なお、スイッチ手段（４、５）は、例えば、第１分圧抵抗（２ａ）および第２分圧抵抗（２ｂ）の間とコンパレータ（１）との間のスイッチングを行う第１スイッチ（４）と、第３分圧抵抗（３ａ）および第４分圧抵抗（３ｂ）の間とコンパレータ（１）との間のスイッチングを行う第２スイッチ（５）とを有して構成され、コンパレータ（１）の出力に基づいて第１スイッチ（４）がオンされるときには第２スイッチ（５）がオフされ、第１スイッチ（４）がオフされるときには第２スイッチ（５）がオンされるように構成される。
【００１２】
一方、本発明は、第１しきい値設定回路（１２）は、互いに直列接続された第１分圧抵抗（１０ａ）および該第１分圧抵抗（１０ａ）に対してローサイド側に配置された第２分圧抵抗（１０ｂ）により基準電圧を分圧し、これら第１分圧抵抗（１０ａ）および第２分圧抵抗（１０ｂ）の間の電位を第１参照電圧（ＶＩＨ）として設定するものであり、第２しきい値設定回路（３）は、第１、第２分圧抵抗（１０ａ）および第２分圧抵抗（１０ｂ）に対して並列接続された第３分圧抵抗（１０ｃ）により基準電圧を分圧し、第１分圧抵抗（１０ａ）と第２、第３分圧抵抗（１０ｂ、１０ｃ）との間の電位を第２参照電圧（ＶＩＬ）として設定するものであり、スイッチ手段は、第３分圧抵抗（１０ｃ）への電流経路のオンオフをスイッチングするものであることを第２の特徴としている。
【００１３】
このような形態であっても、第１、第２しきい値設定回路（１２、１３）により、第１、第２しきい値をそれぞれ独立して設定できる。このため、一方のしきい値の設定により他方のしきい値までずれてしまうことを防止でき、高電圧側のしきい値と低電圧側のしきい値の双方の高精度化を図ることができる。
【００１４】
この場合、例えば、第１分圧抵抗（１０ａ）と第３分圧抵抗（１０ｃ）をトリミング抵抗とすることができる。
【００１５】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００１７】
（第１実施形態）
図１は、本発明の第１実施形態を適用したヒステリシス付きコンパレータ回路の回路図である。以下、この図を参照して本実施形態のコンパレータ回路について説明する
図１に示すように、本実施形態のコンパレータ回路は、コンパレータ１と、高電圧側の参照電圧ＶＩＨを形成する第１しきい値設定回路２と、低電圧側の参照電圧ＶＩＬを形成する第２しきい値設定回路３と、第１スイッチ４および第２スイッチ５が備えられた構成とされている。
【００１８】
コンパレータ１は、第１、第２しきい値設定回路２、３で形成される高電圧側もしくは低電圧側の参照電圧ＶＩＨ、ＶＩＬと被比較対象となる入力電圧ＶＩＮが入力されるように構成され、入力電圧ＶＩＮが参照電圧ＶＩＨ、ＶＩＬよりも大きければコンパレータ１からＨｉレベルが出力され、逆に小さければコンパレータ１からＬｏｗレベルが出力されるようになっている。
【００１９】
第１しきい値設定回路２は、高電圧側のしきい値となる参照電圧ＶＩＨを形成するものであり、分圧抵抗２ａ、２ｂを有した構成とされている。これら分圧抵抗２ａ、２ｂにて基準電圧を分圧し、分圧抵抗２ａと分圧抵抗２ｂの間の電位を参照電圧ＶＩＨとして用いている。これら分圧抵抗２ａ、２ｂのうちの一方または双方をトリミング抵抗として用いても良いが、本実施形態では、参照電圧ＶＩＨを構成する分圧抵抗２ａ、２ｂの接続点よりもハイサイド側に配置された分圧抵抗２ａをトリミング抵抗としている。
【００２０】
第２しきい値設定回路３は、低電圧側のしきい値となる参照電圧ＶＩＬを形成するものであり、分圧抵抗３ａ、３ｂを有した構成とされている。これら分圧抵抗３ａ、３ｂにて基準電圧を分圧し、分圧抵抗３ａと分圧抵抗３ｂの間の電位を参照電圧ＶＩＬとして用いている。これら分圧抵抗３ａ、３ｂのうちの一方または双方をトリミング抵抗として用いても良いが、本実施形態では、参照電圧ＶＩＬを構成する分圧抵抗３ａ、３ｂの接続点よりもローサイド側に配置された分圧抵抗２ａをトリミング抵抗としている。
【００２１】
なお、第１しきい値設定回路２に備えられた分圧抵抗２ａ、２ｂと第２しきい値設定回路３に備えられた分圧抵抗３ａ、３ｂの大小関係に関しては特に規定は無いが、分圧抵抗２ａの抵抗値Ｒ１と分圧抵抗２ｂの抵抗値Ｒ２との分圧比（Ｒ２／Ｒ１）の方が、分圧抵抗３ａの抵抗値Ｒ３と分圧抵抗３ｂの抵抗値Ｒ４との分圧比（Ｒ４／Ｒ３）よりも高くされることで、参照電圧ＶＩＨ＞参照電圧ＶＩＬの関係が成り立つようにされている。
【００２２】
第１スイッチ４と第２スイッチ５は、コンパレータ１の出力電位に基づいてオン・オフされる。具体的には、第１スイッチ４は、コンパレータ１の出力電位がＬｏｗレベルのときにオン、Ｈｉレベルのときにオフされる。第２スイッチ５は、コンパレータ１の出力電位がＨｉレベルのときにオフ、Ｌｏｗレベルのときにオンされる。
【００２３】
続いて、上記のように構成された本実施形態のコンパレータ回路のしきい値設定手法および作動について説明する。
【００２４】
図２は、トリミング抵抗として用いる分圧抵抗２ａおよび分圧抵抗３ｂの抵抗値に対するしきい値の変化を示したグラフである。
【００２５】
まず、トリミング抵抗として用いる分圧抵抗２ａおよび分圧抵抗３ｂのトリミング前の状態において、分圧抵抗２ａと分圧抵抗２ｂの間の電位が図２中Ａ点、分圧抵抗３ａと分圧抵抗３ｂの間の電位が図２中Ｂ点となるように、各分圧抵抗２ａ、２ｂ、３ａ、３ｂの抵抗値を設定しておく。このとき、Ａ点の電位、つまりトリミング前の高電圧側のしきい値となる参照電圧ＶＩＨと、Ｂ点の電位、つまりトリミング前の低電圧側のしきい値となる参照電圧ＶＩＬとの差が小さい方が好ましいが、この差は各分圧抵抗２ａ、２ｂ、３ａ、３ｂの出来栄えによって必然的に決まり、例えば１Ｖ程度となる。このため、少なくとも、Ａ点の電位がＢ点の電位よりも大きくなるように、各分圧抵抗２ａ、２ｂ、３ａ、３ｂの抵抗値を設定しておく。
【００２６】
続いて、分圧抵抗２ａをトリミングしていく。これにより、分圧抵抗２ａの抵抗値が高くなるため、分圧抵抗２ａと分圧抵抗２ｂの間の電位となる参照電圧ＶＩＨが徐々に小さくなる。そして、この参照電圧ＶＩＨが狙い値となるまでトリミングを続ける。
【００２７】
また、同時に分圧抵抗３ｂもトリミングしていく。これにより、分圧抵抗３ｂの抵抗値が高くなるため、分圧抵抗３ａと分圧抵抗３ｂの間の電位となる参照電圧ＶＩＬが徐々に大きくなる。そして、この参照電圧ＶＩＬが狙い値となるまでトリミングを続ける。
【００２８】
このようにして、参照電圧ＶＩＨ、ＶＩＬが共に狙い値となるように調整され、高電圧側のしきい値と低電圧側のしきい値が設定され、これらの差が所望値、例えば１０〜１００ｍＶ程度とされる。したがって、高電圧側のしきい値と低電圧側のしきい値の設定次第で、ヒステリシスを大きくしたり小さくしたり適宜設定することが可能となる。
【００２９】
このようにして高電圧側のしきい値と低電圧側のしきい値の設定されると、コンパレータ回路は、入力電圧ＶＩＮを参照電圧ＶＩＨ、ＶＩＬと大小比較し、入力電圧ＶＩＮの方が大きければコンパレータ１の出力電位がＨｉレベルとなり、第１スイッチ４がオフ、第２スイッチ５がオンとなり、入力電圧ＶＩＮが参照電圧ＶＩＬと大小比較される。一方、入力電圧ＶＩＮの方が小さければコンパレータ１の出力電位がＬｏｗレベルとなり、第１スイッチ４がオン、第２スイッチ５がオフとなり、入力電圧ＶＩＮが参照電圧ＶＩＨと大小比較される。
【００３０】
なお、入力電圧ＶＩＮが入力された当初は、それ以前の入力電圧ＶＩＮがゼロ（もしくは非常に小さい値）になっているため、第１スイッチ４がオン、第２スイッチ５がオフとなり、入力電圧ＶＩＮは参照電圧ＶＩＨと大小比較されることになる。
【００３１】
以上説明したように、本実施形態では、高電圧側のしきい値となる参照電圧ＶＩＨを形成する第１しきい値設定回路２と、低電圧側のしきい値となる参照電圧ＶＩＬを形成する第２しきい値設定回路３とを別々に備え、これら第１、第２しきい値設定回路２、３により、高電圧側と低電圧側それぞれのしきい値を独立して設定できるようにしている。このため、一方のしきい値の設定により他方のしきい値までずれてしまうことを防止でき、高電圧側のしきい値と低電圧側のしきい値の双方の高精度化を図ることができる。
【００３２】
また、上述したように、本実施形態では、トリミング抵抗として用いる分圧抵抗２ａおよび分圧抵抗３ｂのトリミング前の状態において、分圧抵抗２ａと分圧抵抗２ｂの間の電位が図２中Ａ点、分圧抵抗３ａと分圧抵抗３ｂの間の電位が図２中Ｂ点となるように、各分圧抵抗２ａ、２ｂ、３ａ、３ｂの抵抗値を設定している。そして、高電圧側のしきい値に関しては分圧抵抗２ａをトリミングすることによりしきい値を減少させ、低電圧側のしきい値に関しては分圧抵抗３ｂをトリミングすることによりしきい値を増加させる形態としている。
【００３３】
したがって、トリミング前の状態において、高電圧側のしきい値の方が低電圧側のしきい値よりも大きくされているため、トリミング時に参照電圧ＶＩＨ、ＶＩＬを確認する際に、いずれが高電圧側のしきい値を設定するための第１しきい値設定回路２であり、いずれが低電圧側のしきい値を設定するための第２しきい値設定回路３であるかを的確に判断することが可能となる。また、高電圧側のしきい値を減少させ、かつ、低電圧側のしきい値を増加させるにあたり、しきい値の高低が反転することも無いため、例えばトリミング途中にも高電圧側のしきい値と低電圧側のしきい値の区別が付き、誤って高電圧側のしきい値を調整しなければならないのに低電圧側のしきい値を調整してしまう等のミスの発生を無くすことも可能となる。
【００３４】
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態のコンパレータ回路は、第１実施形態に対して第１、第２しきい値設定回路の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、異なる部分についてのみ説明する。
【００３５】
本実施形態では、分圧抵抗１０ａ〜１０ｃにより基準電圧を分圧して高電圧側のしきい値となる参照電圧ＶＩＨと低電圧側のしきい値となる参照電圧ＶＩＬを形成している。具体的には、互いに並列接続された分圧抵抗１０ｂ、１０ｃが分圧抵抗１０ａに対して直列接続されると共に、分圧抵抗１０ｃに対する電流経路のオンオフを制御するスイッチ手段としてのＭＯＳトランジスタ１１が備えられている。
【００３６】
このような構成では、ＭＯＳトランジスタ１１がオフして分圧抵抗１０ｃに対する電流経路がオフされているときには、分圧抵抗１０ａ、１０ｂにて高電圧側のしきい値となる参照電圧ＶＩＨが形成され、ＭＯＳトランジスタ１１がオンして分圧抵抗１０ｃに対する電流経路がオンされると、分圧抵抗１０ａ〜１０ｃにて低電圧側のしきい値となる参照電圧ＶＩＬが形成される。
【００３７】
すなわち、本実施形態の場合、分圧抵抗１０ａ、１０ｂにて第１しきい値設定回路１２が構成されると共に分圧抵抗１０ａ〜１０ｃにて第２しきい値設定回路１３が構成されている。そして、これら分圧抵抗１０ａ〜１０ｃのうち、分圧抵抗１０ａおよび分圧抵抗１０ｃがトリミング抵抗として用いられ、分圧抵抗１０ａをトリミングすることにより、第１しきい値設定回路１２が設定する高電圧側のしきい値となる参照電圧ＶＩＨを調整でき、分圧抵抗１０ｃをトリミングすることで第２しきい値設定回路１３が設定する低電圧側のしきい値となる参照電圧ＶＩＬを調整できる。
【００３８】
このような本実施形態のコンパレータ回路は、コンパレータ１にて入力電圧ＶＩＮを参照電圧ＶＩＨ、ＶＩＬと大小比較し、入力電圧ＶＩＮの方が大きければコンパレータ１の出力電位がＨｉレベルとなり、ＭＯＳトランジスタ１１がオンになって、入力電圧ＶＩＮが参照電圧ＶＩＬと大小比較される。一方、入力電圧ＶＩＮの方が小さければコンパレータ１の出力電位がＬｏｗレベルとなり、ＭＯＳトランジスタ１１がオフになって、入力電圧ＶＩＮが参照電圧ＶＩＨと大小比較される。
【００３９】
以上説明したコンパレータ回路によっても、分圧抵抗１０ａ、１０ｃをトリミングすることにより、高電圧側と低電圧側それぞれのしきい値を独立して設定できる。このため、一方のしきい値の設定により他方のしきい値までずれてしまうことを防止でき、高電圧側のしきい値と低電圧側のしきい値の双方の高精度化を図ることができる。なお、分圧抵抗１０ａのトリミングにより、高電圧側のしきい値だけでなく低電圧側のしきい値もずれてしまうことになるが、低電圧側のしきい値に関しては別途分圧抵抗１０ｃをトリミングすることで高電圧側のしきい値をずらすことなく調整できるため、上述したように高電圧側と低電圧側それぞれのしきい値を実質的に独立して設定することが可能である。
【００４０】
（他の実施形態）
上記第１実施形態では、第１、第２しきい値設定回路２、３で用いている基準電位が同じ電位であることを前提に説明しているが、異なる電位であっても構わない。また、スイッチ手段として、第１、第２スイッチ４、５およびＭＯＳトランジスタ１１を示したが、コンパレータ１の出力に応じてスイッチング動作が行えるものであればどのようなものであっても構わない。
【００４１】
また、上記各実施形態では、各分圧抵抗２ａ、２ｂ、３ａ、３ｂ、１０ａ〜１０ｃの数を１つずつしか記載していないが複数個の抵抗を直列または並列接続したもので構成しても構わない。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１実施形態におけるヒステリシス付きコンパレータ回路の回路図である。
【図２】トリミング抵抗として用いる各分圧抵抗の抵抗値に対するしきい値の変化を示したグラフである。
【図３】本発明の第２実施形態におけるヒステリシス付きコンパレータ回路の回路図である。
【図４】従来のヒステリシス付きコンパレータ回路の回路図である。
【符号の説明】
【００４３】
１…コンパレータ、２…第１しきい値設定回路、２ａ、２ｂ…分圧抵抗、３…第２しきい値設定回路、３ａ、３ｂ…分圧抵抗、４、５…第１、第２スイッチ、１０ａ〜１０ｃ…分圧抵抗、１１…ＭＯＳトランジスタ、１２…第１しきい値抵抗設定回路、１３…第２しきい値設定回路。
【図１】
2008103995.tif 000003
【図２】
2008103995.tif 000004
【図３】
2008103995.tif 000005
【図４】
2008103995.tif 000006