(57)【要約】【課題】データ線の両側にドライバを配置する従来手法の場合、立ち上がり立ち下がり特性を改善できる一方でコストや消費電力が増加する。【解決手段】アクティブマトリクス駆動型の表示デバイスを駆動する表示デバイス駆動回路に、各水平走査期間の先頭に位置する第１の期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、第１の期間に後続する第２の期間、スイッチ素子を一斉にオン状態に制御する走査線駆動部と、第１及び第２の期間中、各水平走査期間の信号電圧を対応するデータ線に印加するデータ線駆動部とを搭載する。【選択図】図９
2008152176.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリクス駆動型の表示デバイスを駆動する表示デバイス駆動回路において、
各水平走査期間の先頭に位置する第１の期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、前記第１の期間に後続する第２の期間、前記スイッチ素子を一斉にオン状態に制御する走査線駆動部と、
前記第１及び第２の期間中、各水平走査期間の信号電圧を対応するデータ線に印加するデータ線駆動部と
を有することを特徴とする表示デバイス駆動回路。
【請求項２】
請求項１に記載の表示デバイス駆動回路において、
前記第１の期間の長さは、信号電圧を書き込む画素列とデータ線駆動部とを接続するデータ線長に応じて個別に設定される
ことを特徴とする表示デバイス駆動回路。
【請求項３】
請求項２に記載の表示デバイス駆動回路において、
前記第１の期間の長さＴａと前記第２の期間の長さＴｂの比率を次式で設定する
ことを特徴とする表示デバイス駆動回路。
Ｔａ：Ｔｂ＝Ｋ・ＣLi：Ｃtotal
Ｋは、第１の期間を最低限確保するための係数
ＣLiは、データ線駆動部から信号電圧を書き込む画素列までのデータ線部分の容量
Ｃtotal は、画素内の総容量
【請求項４】
アクティブマトリクス駆動型の画素構造を有する表示領域と、
各水平走査期間の先頭に位置する第１の期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、前記第１の期間に後続する第２の期間、前記スイッチ素子を一斉にオン状態に制御する走査線駆動部と、
前記第１及び第２の期間中、各水平走査期間の信号電圧を対応するデータ線に印加するデータ線駆動部と
を有することを特徴とするアクティブマトリクス駆動型の表示デバイス。
【請求項５】
請求項４に記載の表示デバイスにおいて、
各画素がエレクトロルミネセンス素子で構成される
ことを特徴とする表示デバイス。
【請求項６】
請求項４に記載の表示デバイスにおいて、
各画素が液晶で構成される
ことを特徴とする表示デバイス。
【請求項７】
アクティブマトリクス駆動型の画素構造を有する表示領域と、
各水平走査期間の先頭に位置する第１の期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、前記第１の期間に後続する第２の期間、前記スイッチ素子を一斉にオン状態に制御する走査線駆動部と、
前記第１及び第２の期間中、各水平走査期間の信号電圧を対応するデータ線に印加するデータ線駆動部と、
システム制御部と
を有することを特徴とする電子機器。
【請求項８】
アクティブマトリクス駆動型の表示デバイスを駆動する表示デバイス駆動方法において、
各水平走査期間の先頭に位置する第１の期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、前記第１の期間に後続する第２の期間、前記スイッチ素子を一斉にオン状態に制御する処理と、
前記第１及び第２の期間中、各水平走査期間の信号電圧を対応するデータ線に印加する処理と
を有することを特徴とする表示デバイス駆動方法。
【請求項９】
アクティブマトリクス駆動型の表示デバイスの駆動タイミングを制御するコンピュータに、
各水平走査期間の先頭に位置する第１の期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、前記第１の期間に後続する第２の期間、前記スイッチ素子を一斉にオン状態に制御する処理と、
前記第１及び第２の期間中、各水平走査期間の信号電圧を対応するデータ線に印加する処理と
を実行させることを特徴とするコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書で説明する発明は、アクティブマトリクス駆動型の表示デバイスの駆動技術に関する。なお、ここでの発明は、表示デバイス駆動回路、表示デバイス、電子機器、表示デバイス駆動方法及びコンピュータプログラムとしての側面を有する。
【背景技術】
【０００２】
フラットパネル型の表示デバイスの大画面化と高精細化はますます進む方向にある。これに伴い、パネル表示素子の駆動周波数に対する信号遅延や駆動信号の立ち上がり立ち下り特性（周波数特性）の劣化が問題となっている。
【０００３】
図１に、アクティブマトリクス駆動型表示デバイスの駆動信号例を示す。なお、図１は、データ線を片側から駆動する場合の駆動信号例を示す。図１に示すように、各画素に対する信号電圧Ｖin（図１（Ａ））の書き込みは、水平同期信号ＨＳ（図１（Ｅ））に同期する書き込み信号ＷＳ（図１（Ｂ）〜図１（Ｄ））の立ち上がりに伴って順番に実行される。
【０００４】
ところで、この駆動方法は、書き込み周波数の上昇に伴い、信号電圧Ｖinの波形の鈍りが大きくなる（図１（Ａ）に破線で囲んで示す）。このため、表示素子内のキャパシタに信号電圧Ｖinを正確に書き込むのが困難になっている。
【０００５】
そこで、駆動周波数に対する立ち上がり立ち下がり特性の改善を目的として、駆動ラインを両側から駆動する方法が提案されている。
図２に、表示デバイス１の画面構成例を示す。図２に示すように、表示パネル３の上下両側に２つのデータ線ドライバ５が配置されている。
【０００６】
なお、信号電圧Ｖinの書き込み対象である画素１１の選択は、書き込み信号ＷＳを出力する走査線ドライバ７が実行する。
【特許文献１】特開２００５−３４５９１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、２つのデータ線ドライバ５によりデータ線を両側から駆動する方法は、立ち上がり立ち下がり特性を改善できるプラス面がある一方で、製造コストや消費電力が増加するマイナス面がある。しかも、駆動周波数が上がるほど消費電力が上昇し易いマイナス面もある。従って、各種特性の改善とコスト面その他とのバランスに優れた技術の提案が求められる。
【課題を解決するための手段】
【０００８】
そこで、発明者は、アクティブマトリクス駆動型の表示デバイスを駆動する表示デバイス駆動回路として、（ａ）各水平走査期間の先頭に位置する第１の期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、第１の期間に後続する第２の期間、スイッチ素子を一斉にオン状態に制御する走査線駆動部と、（ｂ）第１及び第２の期間中、各水平走査期間の信号電圧を対応するデータ線に印加するデータ線駆動部とを有するものを提案する。
【発明の効果】
【０００９】
発明者の提案する発明の場合、各画素に対する信号電圧の書き込みを制御するスイッチ素子がオフ制御されている第１の期間（画素内の容量成分がデータ線側から見えない期間）を水平走査期間の先頭に設け、当該期間から信号電圧をデータ線に印加する。
【００１０】
勿論、信号電圧の書き込みを制御するスイッチ素子がオン制御された後も継続的に、信号電圧の印加を継続する。
すなわち、発明者の提案する発明では、時定数の小さい先頭期間内にデータ線の電位を信号電圧に出来るだけ近づけることができる。
【００１１】
結果的に、データ線駆動部から見える容量が大きくなる第２の期間（スイッチ素子がオン制御された後の期間）にデータ線駆動部が駆動すべきデータ線の電圧変化は小さくなる。このため、目標電位までの電圧変化が小さければ、時定数が大きくても短時間のうちにデータ線の電位を信号電圧まで駆動することができる。従って、駆動周波数に対する信号電圧の立ち上がり特性及び立ち下がり特性の改善が実現される。
【発明を実施するための最良の形態】
【００１２】
以下、発明をアクティブマトリクス駆動型の有機ＥＬディスプレイ装置に適用する場合に好適な駆動制御例を説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。
また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
【００１３】
（Ａ）形態例１
（Ａ−１）有機ＥＬディスプレイ装置の全体構成
図３に、有機ＥＬディスプレイ装置２１の主要構成部分を示す。有機ＥＬディスプレイ装置２１は、有機ＥＬパネル２３、データ線ドライバ２５、走査線ドライバ２７及びタイミングジェネレータ２９を主要な構成要素とする。
【００１４】
（Ａ−２）各部の構成
有機ＥＬパネル２３は、画素３１がパネル解像度に応じてマトリクス状に配置された自発光型の表示パネルである。この形態例の場合、有機ＥＬパネル２３はカラー表示用であり、画素３１は発光色別に配置される。ただし、画素３１が複数色の発光層を積層した構造の有機ＥＬ素子の場合、１つの画素３１が複数の発光色に対応する。
【００１５】
図４に、データ線ＤＬと走査線ＷＬとの交点位置に形成される画素３１と駆動回路との接続関係を示す。
画素３１は、スイッチ素子Ｔ１、キャパシタＣ、電流ドライブ素子Ｔ２及び有機ＥＬ素子Ｄで構成される。
【００１６】
スイッチ素子Ｔ１は、データ線ＤＬに印加された信号電圧のキャパシタＣへの書き込みを制御するトランジスタである。書き込み信号ＷＳは、走査線ドライバ２７から走査線ＷＬを通じて各スイッチ素子Ｔ１に供給される。
【００１７】
キャパシタＣは、書き込まれた信号電圧Ｖinを１フレームの間保持する記憶素子である。キャパシタＣを用いることで、信号電圧Ｖinの書き込みが線順次に実行される場合でも、面順次走査方式で書き込まれる場合と同様の発光態様が実現される。
【００１８】
電流ドライブ素子Ｔ２は、キャパシタＣに保持されている信号電圧Ｖinに応じた駆動電流を有機ＥＬ素子Ｄに供給するトランジスタである。ここでの駆動電流値は、電流ドライブ素子Ｔ２のゲートソース間に印加される電圧Ｖgsにより定まる。
【００１９】
データ線ドライバ２５は、有機ＥＬパネル２３のデータ線ＤＬを駆動する回路デバイスである。図５に、データ線ドライバ２５の内部構成例を示す。
データ線ドライバ２５は、シフトレジスタ部２５１、ラッチ部２５３、Ｄ／Ａ変換部２５５及びラッチ部２５７で構成される。
【００２０】
シフトレジスタ部２５１は、逐次入力される階調値（信号値）Ｄinを水平方向に順次シフトし、１走査線単位でラッチ部２５３に出力する処理を実行する。ラッチ部２５３は、画素単位で読み出した階調値（信号値）ＤinをＤ／Ａ変換部２５５に出力する処理を実行する。Ｄ／Ａ変換後の信号電圧Ｖinは、対応するデータ線ＤＬ別にラッチ部２５７に出力される。
【００２１】
走査線ドライバ２７は、信号電圧Ｖinの書き込みタイミングを与える回路デバイスである。走査線ドライバ２７は、水平同期信号ＨＳが入力されるたび１つの走査線を選択的に書き込み可能な状態に制御する。
【００２２】
この制御信号が、書き込み信号ＷＳである。ただし、この形態例で使用する走査線ドライバ２７は、水平走査期間Ｔ０より短い期間Ｔｂ（特許請求の範囲における「第２の期間」に対応する。）だけスイッチ素子Ｔ１にオン電位を印加する。
【００２３】
なお、水平走査期間Ｔ０の先頭にはスイッチ素子Ｔ１をオフ制御する期間Ｔａ（特許請求の範囲における「第１の期間」に対応する。）が配置される。この期間Ｔａは、画素３１がデータ線ＤＬから切り離されている期間に当たる。従って、図６（Ａ）に示すように、デー線ドライバ２５の駆動対象はデータ線ＤＬだけとなる。
【００２４】
ところで、データ線ＤＬの配線容量は、画素回路内の総容量Ｃtotal（信号電圧を蓄積するキャパシタＣと画素回路内の寄生容量）に比べかなり小さい。このため、この先頭期間Ｔａにおける駆動周波数に対する立ち上がり立ち下がり特性が改善される。参考までに、図７に、画素回路内に存在する各種の容量成分を示す。
【００２５】
一方、期間Ｔｂ（スイッチ素子Ｔ１のオン期間）は、画素３１がデータ線ＤＬに接続される。従って、図６（Ｂ）に示すように、デー線ドライバ２５にはデータ線ＤＬと画素回路内の総容量Ｃtotal とが接続されているように見える。
【００２６】
総容量Ｃtotal は、配線容量ＣL に比してかなり大きい。従って、期間Ｔｂにおける駆動周波数に対する立ち上がり立ち下がり特性は低下する。
ただし、データ線ＤＬの電位ＶＤは、書き込むべき信号電圧Ｖinに近い電位まで駆動されている。従って、データ線ドライバ２５は、スイッチ素子Ｔ１をオン状態に切り替える直前の電位ＶＤと信号電圧Ｖinとの差電圧ΔＶだけを駆動すれば良い。
【００２７】
差電圧ΔＶは一般に小さいので、短時間のうちにデータ線ＤＬの電位を信号電圧Ｖに駆動することができる。結果的に、解像度の向上等により水平走査期間が短縮しても（すなわち、駆動周波数が高くなっても）、データ線の電位ＶＤを短時間のうちに信号電圧Ｖinまで駆動でき、キャパシタＣに信号電圧Ｖinを確実に書き込むことが可能になる。
【００２８】
図８に、前述した書き込みを可能とする走査線ドライバ２７の内部構成例を示す。また、図９に、走査線ドライバ２７の内部信号例を示す。
走査線ドライバ２７は、シフトレジスタ２７１、ラッチ２７３、論理積回路２７５及びバッファ回路２７７で構成される。
シフトレジスタ２７１は、垂直解像度数分の段数を有するレジスタ段で構成される。  
【００２９】
先頭位置のレジスタ段には、各フレームの先頭時に書き込み信号ＷＳ（図９（Ａ））が入力される。書き込み信号ＷＳの信号幅Ｔ０は水平走査期間と同じである。
書き込み信号ＷＳは、水平同期信号ＨＳ（図９（Ｆ））に同期したクロック（図９（Ｂ））で順次次段に出力され、各走査線ＤＬに対応した書き込み信号ＷＳとしてラッチ２７３に出力される。ラッチ２７３は、書き込み信号ＷＳのタイミング調整を実行する。
【００３０】
論理積回路２７５は、書き込み信号ＷＳ（図９（Ａ））と書き込みイネーブル信号ＷＳenable （図９（Ｃ））の論理積を演算する。書き込みイネーブル信号ＷＳenable は、例えば第１の期間Ｔａに対応するパルス幅を有するパルスを論理反転して生成する。
【００３１】
図９（Ｄ）にＩ行目の走査線ＤＬの選択に使用する書き込み信号ＷＳ（Ｉ）を示し、図９（Ｅ）にＩ＋１行目の走査線ＤＬの選択に使用する書き込み信号ＷＳ（Ｉ＋１）を示す。
ところで、書き込みイネーブル信号ＷＳenable の立ち上がり開始時点は、データ線ＤＬの立ち上がり時間を考慮して設定する。
【００３２】
また、スイッチ素子Ｔ１のオフ期間に対応する期間Ｔａとスイッチ素子Ｔ１のオン期間に対応する期間Ｔｂの比率は、この形態例の場合、Ｔａ：Ｔｂ＝Ｋ・ＣLi：Ｃtotal を満たすように決定する。
【００３３】
前式におけるＣLiは、ｉ行目の走査線ＷＬを駆動する場合のデータ線部分の容量である。また、係数Ｋは、期間Ｔａを最低限確保するための係数である。因みに、製造誤差を無視すると各画素の総容量Ｃtotal は基本的に同じである。
【００３４】
一般に、データ線ドライバ２５からの距離が遠いほど配線容量ＣLiは大きくなる。従って、図１０に示すように、データ線ドライバ２５から遠い位置の画素３１を駆動する場合ほど、水平走査期間の先頭部分に確保する期間Ｔａの比率が増えることになる。
【００３５】
タイミングジェネレータ２９は、データ信号Ｄinに基づいて各種のタイミング信号を生成する処理デバイスである。クロック信号の他、書き込みイネーブル信号ＷＳenable 等も生成する。
【００３６】
（Ａ−３）駆動動作
図１１に、有機ＥＬディスプレイ装置２１の駆動動作を説明する信号波形例を示す。
図１１（Ａ）は、データ線ＤＬの駆動による電位ＶＤの変化を示す。図１１（Ｂ）及び（Ｃ）は、走査線ドライバ２７が供給する書き込み信号ＷＳである。
【００３７】
なお、図１１（Ｂ）は、第Ｉ行目の走査線ＷＬに印加される書き込み信号ＷＳであり、図１１（Ｃ）は、第Ｉ＋１行目の走査線ＷＬに印加される書き込み信号ＷＳである。図１１（Ｄ）は、水平同期信号ＨＳである。
【００３８】
図１１に示すように、水平走査期間が開始すると同時に、データ線ＤＬの電位ＶＤは、印加された信号電圧Ｖinに近づくように急速に変化する。
この際、データ線ドライバ２５から見た容量はスイッチ素子Ｔ１がオン制御されている場合に比して格段に小さく見える。
【００３９】
すなわち、時定数が小さく見える。このため、データ線ＤＬの電位ＶＤは、急峻に立ち上がる。
やがて、この期間Ｔａが終了すると、書き込み信号ＷＳがＬレベルからＨレベルに切り替わる。
【００４０】
このタイミング以降、スイッチ素子Ｔ１はオン状態に制御され、スイッチ素子Ｔ１を通じて画素内のキャパシタＣに対する信号電圧Ｖinの書き込みが開始される。
ただし、ここでの書込電位は、期間Ｔａの駆動により到達した電位との最終到達電位である信号電圧Ｖinとの差分である。
【００４１】
従って、データ線ドライバ２５が駆動すべき負荷容量は大きくなるが、短時間のうちにデータ線ＤＬの電位を信号電圧Ｖinまで駆動することができる。図１１（Ａ）ではこの動作を２段階の遷移波形として表している。
【００４２】
なお、消費電力Ｗは、Ｃ・Ｖ2・ｆ
（Ｃ：容量，Ｖ：電圧，ｆ：周波数）で算出される。この形態例の駆動方法の場合、期間Ｔａの負荷容量は、配線容量ＣL だけで済む。従って、従来手法のように水平駆動期間の先頭からスイッチ素子Ｔ１をオン状態に制御する場合に比して、消費電力は大幅に低減される。
【００４３】
因みに、期間Ｔａの終了後は、従来手法と同じ負荷容量を駆動する必要があるが、今度は駆動すべき電圧が大幅に小さくなる。従って、信号電圧Ｖinを画素３１に書き込む際の消費電力Ｗは従来手法に比して大幅に小さくなる。
【００４４】
（Ａ−４）形態例の効果
結果的に、信号電圧Ｖinに立ち上がるまでの総時間は、既存の駆動方式だけで駆動する場合に比して大幅に短縮される。従って、有機ＥＬパネル２３の解像度や駆動周波数が高い場合にも、特別な配線パターンや駆動回路を増やすことなく、十分な書き込み時間を確保することが可能になる。
【００４５】
すなわち、データ線ＤＬの電位は、キャパシタＣに電位を書き込むのに十分な時間を残して信号電圧Ｖinまで変化する。結果的に、キャパシタＣには、信号電圧Ｖinを忠実に書き込むことができ、画像品質の向上を実現できる。
また、信号電圧Ｖinの書き込みに伴い消費される電力も既存の駆動方式に比して小さくなる。
【００４６】
また、この形態例の場合、画素内の総容量Ｃtotal がデータ線ＤＬの容量及び抵抗に対して無視できないときも、書き込み電圧を高速化（オーバードライブ）することなく、簡易かつ低コストで駆動周波数の高速化に追従することができる。
【００４７】
（Ｂ）他の形態例
（Ｂ−１）期間Ｔａの自動調整
前述の形態例においては、データ線ドライバ２５からの書き込み対象である画素列までの距離（配線長）に応じて期間Ｔａを固定的に設定する場合について説明した。
【００４８】
しかし、実際には製造ばらつき等の影響により、設定された期間では想定通りの特性が得られない可能性がある。すなわち、データ線ＤＬの電位の変化が少なすぎたり、多すぎたりする可能性がある。
【００４９】
従って、適切な特性が得られるように先頭期間長を自動的に調整できることが望まれる。
図１２に、期間Ｔａの自動調整機能を搭載する有機ＥＬディスプレイ装置２１の主要構成部分を示す。
【００５０】
図１２は、１つのデータ線ＤＬと１つの画素３１との関係のみを表しているが実際には、この接続関係が全てのデータ線ＤＬについて用意される。
期間Ｔａの自動調整機能を実現する書き込みイネーブル信号幅調整部４１は、タイミングジェネレータ２９の内部に配置する。
【００５１】
書き込みイネーブル信号幅調整部４１は、データ線ドライバ２５から最も離れた位置から引き出したフィードバック線を通じて入力されるデータ線電位の変化を監視し、その変化が基準特性と一致するか否かに基づいて書き込みイネーブル信号ＷＳenable の信号幅を増減する。
【００５２】
図１３に、書き込みイネーブル信号幅調整部４１の内部構成例を示す。
書き込みイネーブル信号幅調整部４１は、Ａ／Ｄ変換器４３、信号幅制御部４５、基準特性記憶部４７及び書き込みイネーブル信号発生部４９を搭載する。
【００５３】
Ａ／Ｄ変換器４３は、フィードバック線を通じて入力されるアナログ電位をディジタルデータに変換する処理を実行する。変換対象であるアナログ電位は、テスト信号をデータ線ＤＬに印加する場合にデータ線ＤＬの最遠端側に出現する電位の変化である。
【００５４】
信号幅制御部４５は、フィードバック線を通じて検出されたデータ線ＤＬに固有の立ち上がり立ち下がり特性波形と基準特性記憶部４７に記憶されている基準特性とを比較し、比較結果に応じて先頭部分の期間長を指定する制御信号を出力する。制御信号は書き込みイネーブル信号発生部４７に与えられる。
【００５５】
書き込みイネーブル信号発生部４９は、信号幅制御部４５の制御信号により与えられる期間長だけスイッチ素子Ｔ１をオフ制御する書き込みイネーブル信号ＷＳenable を発生する処理デバイスである。
【００５６】
図１４に、書き込みイネーブル信号発生部４９の内部回路例を示す。イネーブル信号発生部４９は、例えば制御信号で指定される先頭期間長だけ各水平走査期間の先頭からＨレベルに立ち上がるパルスを発生するパルス幅変調回路４９１と、パルス幅変調回路４９１から出力されるパルスを論理反転するインバーター４９３とで構成する。インバーター４９３の出力が書き込みイネーブル信号ＷＳenable である。
【００５７】
因みに、この先頭期間長の調整機能は（データ線ＤＬに対するテスト信号の印加は）、出荷前テスト時や経年変化に対する補正機能として定期的に実行されることが望ましい。
【００５８】
（Ｂ−２）他の画素構造
前述の形態例においては、スイッチ素子Ｔ１がＮチャネルＦＥＴ、電流ドライブ素子Ｔ２がＰチャネルＦＥＴで構成される場合について説明した。
しかし、製造プロセス等に応じて必ずしもこの組み合わせである必要はない。
【００５９】
例えばスイッチ素子Ｔ１と電流ドライブ素子Ｔ２の両方をＮチャネルＦＥＴで構成しも良い。図１５に、この場合に対応する画素の等価回路を示す。この場合、キャパシタＣの一方の電極は電流ドライバ素子Ｔ２のゲート端子に接続され、他方の電極はドレイン端子に接続される。
【００６０】
また例えばスイッチ素子Ｔ１をＰチャネルＦＥＴで構成し、電流ドライブ素子Ｔ２をＮチャネルＦＥＴで構成しても良い。また例えばスイッチ素子Ｔ１と電流ドライブ素子Ｔ２の両方をＰチャネルＦＥＴで構成しも良い。
【００６１】
（Ｂ−３）製品例
（ａ）ドライブＩＣ
有機ＥＬディスプレイ装置２１を構成する有機ＥＬパネル２３、データ線ドライバ２５及び走査線ドライバ２７は、いずれも１つのパネル上に形成することもできるが、ドライバと画素マトリクスとを別々に製造し、流通することもできる。
【００６２】
例えば、データ線ドライバ２５及び走査線ドライバ２７はそれぞれ独立したドライブＩＣ（integrated circuit）として製造し、有機ＥＬパネル２３とは独立に流通することもできる。
【００６３】
（ｂ）表示モジュール
前述した形態例における有機ＥＬディスプレイ装置２１は、中間生成品である表示モジュールの形態で流通することもできる。
【００６４】
図１６に、表示モジュール５１の外観例を示す。表示モジュール５１は、支持基板５５の表面に対向部５３を貼り合わせた構造を有している。対向部５３は、ガラスその他の透明部材を基材とし、その表面にはカラーフィルタ、保護膜、遮光膜等が配置される。
【００６５】
なお、表示モジュール５１には、外部から支持基板５５に信号等を入出力するためのＦＰＣ（フレキシブルプリントサーキット）５７等が設けられていても良い。
【００６６】
（ｃ）電子機器
前述した形態例における有機ＥＬディスプレイ装置２１は、電子機器に実装された商品形態でも流通される。
図１７に、電子機器６１の概念構成例を示す。電子機器６１は、前述した有機ＥＬディスプレイ装置２１及びシステム制御部６３で構成される。システム制御部６３で実行される処理内容は、電子機器６１の商品形態により異なる。
【００６７】
なお、電子機器６１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
この種の電子機器６１には、例えばテレビジョン受像機が想定される。図１８に、テレビジョン受像機７１の外観例を示す。
【００６８】
テレビジョン受像機７１の筐体正面には、フロントパネル７３及びフィルターガラス７５等で構成される表示画面７７が配置される。表示画面７７の部分が、形態例で説明した有機ＥＬディスプレイ装置２１に対応する。
【００６９】
また、この種の電子機器６１には、例えばデジタルカメラが想定される。図１９に、デジタルカメラ８１の外観例を示す。図１９（Ａ）が正面側（被写体側）の外観例であり、図１９（Ｂ）が背面側（撮影者側）の外観例である。
【００７０】
デジタルカメラ８１は、撮像レンズ（図１９は保護カバー８３が閉じた状態であるので、保護カバー８３の裏面側に配置される。）、フラッシュ用発光部８５、表示画面８７、コントロールスイッチ８９及びシャッターボタン９１で構成される。このうち、表示画面８７の部分が、形態例で説明した有機ＥＬディスプレイ装置２１に対応する。
【００７１】
また、この種の電子機器６１には、例えばビデオカメラが想定される。図２０に、ビデオカメラ１０１の外観例を示す。
ビデオカメラ１０１は、本体１０３の前方に被写体を撮像する撮像レンズ１０５、撮影のスタート／ストップスイッチ１０７及び表示画面１０９で構成される。このうち、表示画面１０９の部分が、形態例で説明した有機ＥＬディスプレイ装置２１に対応する。
【００７２】
また、この種の電子機器６１には、例えば携帯端末装置が想定される。図２１に、携帯端末装置としての携帯電話機１１１の外観例を示す。図２１に示す携帯電話機１１１は折りたたみ式であり、図２１（Ａ）が筐体を開いた状態の外観例であり、図２１（Ｂ）が筐体を折りたたんだ状態の外観例である。
【００７３】
携帯電話機１１１は、上側筐体１１３、下側筐体１１５、連結部（この例ではヒンジ部）１１７、表示画面１１９、補助表示画面１２１、ピクチャーライト１２３及び撮像レンズ１２５で構成される。このうち、表示画面１１９及び補助表示画面１２１の部分が、形態例で説明した有機ＥＬディスプレイ装置２１に対応する。
【００７４】
また、この種の電子機器６１には、例えばコンピュータが想定される。図２２に、ノート型コンピュータ１３１の外観例を示す。
ノート型コンピュータ１３１は、下型筐体１３３、上側筐体１３５、キーボード１３７及び表示画面１３９で構成される。このうち、表示画面１３９の部分が、形態例で説明した有機ＥＬディスプレイ装置２１に対応する。
【００７５】
これらの他、電子機器６１には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
【００７６】
（Ｂ−４）他の表示デバイス例
形態例の説明においては、表示デバイスが有機ＥＬディスプレイ装置２１である場合について説明した。
しかし、データ線ドライバ２５及び走査線ドライバ２７は、その他の自発光表示装置にも適用することができる。例えば無機ＥＬディスプレイ装置、ＬＥＤを配列する表示装置、ＦＥＤディスプレイ装置やＰＤＰディスプレイ装置等にも適用できる。
【００７７】
また、データ線ドライバ２５及び走査線ドライバ２７は、液晶表示装置等の非自発光表示装置にも適用できる。
図２３に、データ線ＤＬと走査線ＷＬとの交点位置に形成される画素１４１と駆動回路との接続関係を示す。
【００７８】
図２３に示すように、画素１４１の等価回路は、スイッチ素子Ｔ１とキャパシタＣ１として表すことができる。キャパシタＣ１が画素電極と対向電極に挟まれる液晶に対応する。発明者の提案する駆動方法を液晶表示装置に応用する場合にも、信号電圧の書き込み特性を改善することができる。従って、コストの増加を伴うことなく画質の向上を実現できる。
【００７９】
（Ｂ−５）制御デバイス構成
前述の説明では、データ線ドライバ２５の駆動タイミングや走査線ドライバ２７の駆動タイミングをハードウェア的に制御する場合について説明した。
しかし、これらの制御タイミングは、ソフトウェア処理を通じて制御しても良い。
【００８０】
（Ｂ−６）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
【図面の簡単な説明】
【００８１】
【図１】従来の駆動例を示す図である。
【図２】表示デバイスの従来例を示す図である。
【図３】表示デバイスの構造例を示す図である。
【図４】画素の構造例を示す図である。
【図５】データ線ドライバの構造例を示す図である。
【図６】データ線ドライバから見える負荷容量を示す図である。
【図７】画素内の容量成分を説明する図である。
【図８】走査線ドライバの構造例を示す図である。
【図９】走査線ドライバの駆動例を示す図である。
【図１０】走査線とデータ線ドライバとの位置関係に応じた書き込み信号を示す図である。
【図１１】表示デバイスの駆動例を示す図である。
【図１２】先頭部分に確保する期間長の自動調整付きの表示デバイス構造を示す図である。
【図１３】イネーブル信号部の内部構成例を示す図である。
【図１４】イネーブル信号発生部の内部構成例を示す図である。
【図１５】画素の他の構造例を示す図である。
【図１６】表示モジュールの構成例を示す図である。
【図１７】電子機器の機能構成例を示す図である。
【図１８】電子機器の商品例を示す図である。
【図１９】電子機器の商品例を示す図である。
【図２０】電子機器の商品例を示す図である。
【図２１】電子機器の商品例を示す図である。
【図２２】電子機器の商品例を示す図である。
【図２３】液晶表示装置の画素構造を示す図である。
【符号の説明】
【００８２】
２１        有機ＥＬディスプレイ装置
２３        有機ＥＬパネル
２５        データ線ドライバ
２７        走査線ドライバ
２９        タイミングジェネレータ
４１        書き込みイネーブル信号幅調整部
６１        電子機器
【図１】
2008152176.tif 000003
【図２】
2008152176.tif 000004
【図３】
2008152176.tif 000005
【図４】
2008152176.tif 000006
【図５】
2008152176.tif 000007
【図６】
2008152176.tif 000008
【図７】
2008152176.tif 000009
【図８】
2008152176.tif 000010
【図９】
2008152176.tif 000011
【図１０】
2008152176.tif 000012
【図１１】
2008152176.tif 000013
【図１２】
2008152176.tif 000014
【図１３】
2008152176.tif 000015
【図１４】
2008152176.tif 000016
【図１５】
2008152176.tif 000017
【図１６】
2008152176.tif 000018
【図１７】
2008152176.tif 000019
【図１８】
2008152176.tif 000020
【図１９】
2008152176.tif 000021
【図２０】
2008152176.tif 000022
【図２１】
2008152176.tif 000023
【図２２】
2008152176.tif 000024
【図２３】
2008152176.tif 000025