(57)【要約】【課題】垂直伝導ディスクリートデバイスや、コンタクトの抵抗が両側とも低いことが必要とされる他のダイ用のパッケージを製造する改良された技術に対する当技術分野において必要性が存在する。【解決手段】本発明による態様は、ダイの頂部表面との低電気抵抗のコンタクトを含む垂直伝導半導体デバイス用のパッケージング設計に関する。一態様では、リードフレームの一方の側部またはその両方の側部とボンディングするアルミニウム製リボンを利用するによって、この低抵抗のコンタクトをとっている。ある特定の態様によれば、垂直伝導デバイスは、この目的用に改良されたQuad Flat No-lead（QFN）パッケージ内に内蔵されてもよい。【選択図】図１
2008124410.tif 000002
【特許請求の範囲】
【請求項１】
ダイパッドとパッケージの外に伸張するが該ダイパッドとは一体化されていない導電性エレメントとを含むリードフレームと、
該ダイパッドによって第1の側部上に支持されるダイと、
該導電性エレメントと第1の側部とは反対側にあるダイの第2の側部とを電気接触させる導電性リボンとを含む、
パッケージ。
【請求項２】
導電性リボンはまた、ダイの第2の側部と、第1の導電性エレメントの反対側でパッケージの外に伸張する第2の導電性エレメントとを電気接触させ、該第2の導電性エレメントがダイパッドとは一体化していない、請求項1記載のパッケージ。
【請求項３】
ダイが垂直伝導ダイを含む、請求項1記載のパッケージ。
【請求項４】
垂直伝導ダイがMosfetを含む、請求項3記載のパッケージ。
【請求項５】
導電性リボンが、Mosfetのソースコンタクトとの電気接触をもたらす、請求項4記載のパッケージ。
【請求項６】
リードフレームが、パッケージの外に伸張しダイパッドと一体化している第2の導電性エレメントをさらに含み、該第2の導電性エレメントがMosfetのドレインとの電気接触をもたらす、請求項4記載のパッケージ。
【請求項７】
リードフレームが、パッケージの外に伸張しているがダイパッドとは一体化していない第2の導電性エレメントをさらに含み、該パッケージが、該第2の導電性エレメントとMosfetのゲートコンタクトを電気接触させるボンディングワイヤをさらに含む、請求項4記載のパッケージ。
【請求項８】
導電性リボンがアルミニウムを含む、請求項1記載のパッケージ。
【請求項９】
パッケージの寸法がJEDEC仕様MO-229,MO-220またはMO-243に適合する、請求項1記載のパッケージ。
【請求項１０】
ダイパッド上に支持される第2のダイと、
該第2のダイと、パッケージの外に伸張するが該ダイパッドとは一体化していない第2の導電性エレメントを電気接触させる第2の導電性リボンとをさらに含む、
請求項1記載のパッケージ。
【請求項１１】
ダイおよび第2のダイが、逆阻止構成で接続されるMosfetを含む、請求項10記載のパッケージ。
【請求項１２】
第2のダイが、Mosfet、パワー集積回路（PIC）またはショットキーダイオードを含む、請求項10記載のパッケージ。
【請求項１３】
ダイパッドと電気接触しているダイの第2の表面の反対側の該ダイの第1の側部と、パッケージの外に伸張しているが該ダイパッドとは一体化していない導電性エレメントと、を電気接触する導電性リボンを提供する工程を含む、垂直伝導ダイをパッケージングする方法。
【請求項１４】
導電性リボンはまた、ダイの第1の側部と、第1の導電性エレメントの反対側でパッケージの外に伸張する第2の導電性エレメントとを電気接触させ、該第2の導電性エレメントがダイパッドとは一体化していない、請求項13記載の方法。
【請求項１５】
ダイがMosfetを含み、および、導電性リボンがソースコンタクトと電気接触している、請求項13記載の方法。
【請求項１６】
ダイパッドによって第2の表面上で支持されるダイの表面上のコンタクトと電気通信するように構成された第1の部分と、
該ダイおよびリボンを内蔵するパッケージの外に伸張する導電性エレメントと電気通信するように構成された第2の部分であって、該導電性エレメントが該ダイパッドとは一体化していない、第2の部分とを有する、
導電性リボン。
【請求項１７】
第1の導電性エレメントとは反対側でパッケージから外に伸張する第2の導電性エレメントと電気通信するように構成された第3の部分をさらに含む、該第2の導電性エレメントがダイパッドとは一体化していない、請求項16記載の導電性リボン。
【請求項１８】
アルミニウムを含む、請求項16記載の導電性リボン。
【請求項１９】
約40mil2〜800mil2間の断面積を有する、請求項16記載の導電性リボン。
【請求項２０】
Mosfetダイのソースコンタクトと電気通信している状態で約1mΩ以下の抵抗値を示すように構成される、請求項16記載の導電性リボン。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、垂直伝導ダイ用のパッケージ設計に関する。
【背景技術】
【０００２】
「パワーマネージメント用半導体製品」や、（携帯式電気通信、デジタルカメ、MP3プレーヤー、ポケットコンピュータなどの）超大容量消費財で用いられる単独技術、集積技術および組み合わせ技術などに対する要求の普及によって、バッテリから多量の電圧を発生したりスイッチングしたりする新たな製品が生み出されてきた。すると、大量生産を志向する圧力のため、特化した半導体製品の急激な進化が促され、また、垂直プロフィールが減少し、占有面積が小さく、熱抵抗と電気抵抗が低く、製造コストの安いデバイスパッケージが幾世代に渡って連続して発生した。
【０００３】
内蔵されたダイの一方の側に対して1つの低抵抗コンタクトしか必要としないパッケージの代替物として許容範囲なものがある程度は存在する。一方の側だけにコンタクトを有するこのようなダイの例として、集積回路や、パワー集積回路（パワーIC）や、横置きディスクリートなどがある。
【０００４】
しかしながら、垂直伝導ディスクリートデバイス（従来のMosfetなど）のように単位面積当たりの抵抗を低くするには、ダイの頂部と底部の双方に対するコンタクトの抵抗を非常に低くする必要がある。この必要性のため、パッケージと、プロセスと、材料を固有に組み合わせたものが開発されてきた。
【０００５】
垂直伝導ディスクリートデバイス用の過去の世代のパッケージの設計に影響を与える1つの課題は、パッケージによって表される電気抵抗を減少させることであった。この過去の世代のパッケージでは、従来の厚さ2milのゴールド製のボンディングワイヤの代わりに、電気抵抗の低い代替物が用いられていた。過去の世代のパッケージの設計に影響を与えるもう1つの課題は、リード線を解消し、これによって、熱抵抗の減少化とパッケージプロフィールの厚さの減少化の双方を可能とすることであった。
【０００６】
垂直伝導ディスクリートデバイス用の次世代のパッケージを設計する1つの鍵は、このような同じ課題を1つの製造可能でコストパフォーマンスの良い標準のパッケージに組み込むことであろう。未来のパッケージ設計に対するもう1つの鍵は、様々な技術によるダイを、そして受動素子さえもパワー管理用ダイと経済的に相互接続する方法を提供することであろう。このような相互接続は、互いに別個のパッケージ中にあるこのようなデバイスを相互接続することよって達成されるより低インピーダンス、低インダクタンスおよび高周波数で遂行されることが有利である。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
したがって、当技術分野において垂直伝導ディスクリートデバイス用や、両側に低抵抗コンタクトを必要とする他のダイ用のパッケージを製造する改良技術の必要性が存在する。
【課題を解決するための手段】
【０００８】
発明の簡単な概要
本発明による態様は、ダイの頂部表面との低抵抗コンタクトを含む垂直伝導半導体デバイスのためのパッケージングの設計に関する。一態様では、この低抵抗コンタクトは、リードフレームの一方の側または両側とアルミニウム製のリボンでボンディングすることによって達成される。ある特定の態様によれば、垂直伝導デバイスは、この目的用に改良されたQFNパッケージ内に内蔵される。
【０００９】
本発明によるパッケージのある態様は、ダイパッドと、パッケージの外部に伸張するがこのダイパッドとは一体化されていない伝導エレメントとを含むリードフレームを含む。ダイはダイパッドによって第1の側で支持され、伝導リボンが、伝導エレメントとダイの第1の側および反対側の第2の側とを電気接触させるようになっている。
【００１０】
垂直伝導ダイをパッケージングする本発明による方法のある態様は、ダイパッドと電気接触しているダイの第2の表面と反対側のダイの第1の側と電気接触する伝導リボンと、パッケージの外に伸張しているがダイパッドとは一体化していない伝導エレメントとを提供する工程を含む。
【００１１】
本発明による伝導リボンのある態様は、ダイパッドによって第2の表面で支持されているダイの表面上のコンタクトと電気通信するように構成された第1の部分と、ダイおよびリボンを内蔵するパッケージの外部に伸張する伝導エレメントと電気通信するように構成された第2の部分とを有するが、この伝導エレメントがダイパッドとは一体化していない。
【００１２】
本発明のこれらの態様および他の態様ならびにその特徴および潜在的長所を、以下の本文および図面を参照してより詳細に説明する。
【００１３】
本発明（１）は、ダイパッドとパッケージの外に伸張するが該ダイパッドとは一体化されていない導電性エレメントとを含むリードフレームと、該ダイパッドによって第1の側部上に支持されるダイと、該導電性エレメントと第1の側部とは反対側にあるダイの第2の側部とを電気接触させる導電性リボンとを含む、パッケージである。
本発明（２）は、導電性リボンはまた、ダイの第2の側部と、第1の導電性エレメントの反対側でパッケージの外に伸張する第2の導電性エレメントとを電気的に接触させ、該第2の導電性エレメントがダイパッドとは一体化していない、本発明（１）のパッケージである。
本発明（３）は、ダイが垂直伝導ダイを含む、本発明（１）のパッケージである。
本発明（４）は、垂直伝導ダイがMosfetを含む、本発明（３）のパッケージである。
本発明（５）は、導電性リボンが、Mosfetのソースコンタクトとの電気接触をもたらす、本発明（４）のパッケージである。
本発明（６）は、リードフレームが、パッケージの外に伸張しダイパッドと一体化している第2の導電性エレメントをさらに含み、該第2の導電性エレメントがMosfetのドレインとの電気接触をもたらす、本発明（４）のパッケージである。
本発明（７）は、リードフレームが、パッケージの外に伸張しているがダイパッドとは一体化していない第2の導電性エレメントをさらに含み、該パッケージが、該第2の導電性エレメントとMosfetのゲートコンタクトを電気接触させるボンディングワイヤをさらに含む、本発明（４）のパッケージである。
本発明（８）は、導電性リボンがアルミニウムを含む、本発明（１）のパッケージである。
本発明（９）は、パッケージの寸法がJEDEC仕様MO-229,MO-220またはMO-243に適合する、本発明（１）のパッケージである。
本発明（１０）は、ダイパッド上に支持される第2のダイと、該第2のダイと、パッケージの外に伸張するが該ダイパッドとは一体化していない第2の導電性エレメントを電気接触させる第2の導電性リボンとをさらに含む、本発明（１）のパッケージである。
本発明（１１）は、ダイおよび第2のダイが、逆阻止構成で接続されるMosfetを含む、本発明（１０）のパッケージである。
本発明（１２）は、第2のダイが、Mosfet、パワー集積回路（PIC）またはショットキーダイオードを含む、本発明（１０）のパッケージである。
本発明（１３）は、ダイパッドと電気的に接触しているダイの第2の表面の反対側の該ダイの第1の側部と、パッケージの外に伸張しているが該ダイパッドとは一体化していない導電性エレメントと、を電気的に接触する導電性リボンを提供する工程を含む、垂直伝導ダイをパッケージングする方法である。
本発明（１４）は、導電性リボンはまた、ダイの第1の側部と、第1の導電性エレメントの反対側でパッケージの外に伸張する第2の導電性エレメントとを電気的に接触させ、該第2の導電性エレメントがダイパッドとは一体化していない、本発明（１３）の方法である。
本発明（１５）は、ダイがMosfetを含み、および、導電性リボンがソースコンタクトと電気的に接触している、本発明（１３）の方法である。
本発明（１６）は、ダイパッドによって第2の表面上で支持されるダイの表面上のコンタクトと電気通信するように構成された第1の部分と該ダイおよびリボンを内蔵するパッケージの外に伸張する導電性エレメントと電気通信するように構成された第2の部分であって、該導電性エレメントが該ダイパッドとは一体化していない、第2の部分とを有する、導電性リボンである。
本発明（１７）は、第1の導電性エレメントとは反対側でパッケージから外に伸張する第2の導電性エレメントと電気通信するように構成された第3の部分であって、該第2の導電性エレメントがダイパッドとは一体化していない、第3の部分をさらに含む、本発明（１６）の導電性リボンである。
本発明（１８）は、アルミニウムを含む、本発明（１６）の導電性リボンである。
本発明（１９）は、約40mil2〜800mil2間の断面積を有する、本発明（１６）の導電性リボンである。
本発明（２０）は、Mosfetダイのソースコンタクトと電気通信している状態で約1mΩ以下の抵抗値を示すように構成される、本発明（２０）の導電性リボンである。
【発明の効果】
【００１４】
本発明により、垂直伝導ダイ用のパッケージ設計が提供される。
【発明を実施するための最良の形態】
【００１５】
発明の詳細な説明
本発明のある態様によるデバイスパッケージでは、ボンディングワイヤではなくてアルミニウム製リボンを用いて、垂直伝導ダイの少なくとも1つの表面との低抵抗コンタクトをもたらすようにしている。
【００１６】
アルミニウム製ワイヤボンダーの一流の製造業者であるカリフォルニア州アービン市のOrthodyne Electronics社は最近、幅と厚さがそれぞれ20mil×2milから最大で80mil×10milまで変化するアルミニウム製リボンをボンディングすることが可能な1連の機械を発表した。表Aに、ボンディングワイヤの断面直径対電気的に同程度のアルミニウムリボンの寸法を列挙する。
【００１７】
【表Ａ】
2008124410.tif 000003
【００１８】
図1Aに、ダイ表面との電気抵抗がほぼ同じのコンタクトをとる互いに異なった2つの方式による断面図の比較を示す。従来の方式では、各々が8milの直径を有する7つのアルミニウム製ボンディングワイヤを組み合わせると、その断面積は351mil2となる。それと比べて、本発明のある態様によるアルミニウム製リボン40mil×4milを2本組み合わせると、その断面積は320mil2となる。ボンディングワイヤと比較してアルミニウム製リボンによって提供されるより大きい断面積が、接続による電気抵抗が減少して望ましい。
【００１９】
さらに、図1Bに、図1Aに示す2つの方式による垂直プロフィールを比較する。図1Bでは、アルミニウム製リボンの方が薄いため、ループの高さが低くなっていることが示されている。このようにループの高さが低いことによって、ダイ上のプラスチックの厚さを増すことが可能となる。別の例では、ループの高さを低くすることによって、ダイをカバーするプラスチックの分量を犠牲にすることなく、パッケージの厚さを増すことを可能としている。この結果、パッケージの垂直プロフィールが極めて望ましいように減少する。
【００２０】
図2Aに、アルミニウム製リボンのあるボンディングパターンを利用した本発明によるパッケージの態様の簡略化された平面図を示す。図2Bに、図2Aを線A-A’で切った図2Aのパッケージの簡略化された断面図を示す。ダイ表面との電気的コンタクトを取るために用いられた4mm×40mmの1対のアルミニウム製リボンによって、図2A〜2Bに示すパッケージの態様の垂直プロフィールは、従来のボンディングワイヤを利用した同等のパッケージと比較して減少した垂直プロファイルを示すことができる。
【００２１】
図2Aの態様は、隣のピンとのゲートコンタクトに接続しているボンディングワイヤを示している。しかしながら、ゲートとコンタクトするには、高い電圧を必要とはしない。したがって、ゲートコンタクトボンディングワイヤの直径（たとえば4milすなわち0.1mm）は、ソースコンタクトを取るために従来用いられているボンディングワイヤの直径（たとえば8mil）より小さい。したがって、ボンディングワイヤとリボンのボンディングプロフィールを同じと仮定しても、より小さい直径（8milに対して4mil）を持つゲート残りボンディングワイヤだけを用いていることによる高さの減少は、パッケージの全体の厚さの10％より多い。
【００２２】
図2A〜2Bに示すパッケージの特定の態様は1つのダイを内蔵しているが、本発明による態様はこの構成には限られない。別の態様では、パッケージは、本発明の範囲から逸脱することなく1つより多いダイを内蔵可能である。したがって、図3に、パッケージ内に内蔵された1対のダイの頂部表面に対して別々のアルミニウム製リボンを利用してボンディングする、本発明によるパッケージレイアウトの別の態様の簡略化された平面図を示す。
【００２３】
図3に示す態様では、アルミニウム製リボンボンディングを利用した1つの局面を強調表示している。具体的には、既存のパワーマネージメントパッケージの多くがワイヤボンディング用に設計されているが、これでは、ワイヤを比較的鋭角でボンディングして小さい半径で折り曲げて引っ張る必要がある。しかしながら、アルミニウム製のリボンは薄くて/幅の広い形状をしているため、これを横方向に折り曲げて、ダイやリードフレームボンディングヘッダーと合わせて、既存のパッケージに適合させるのは容易ではない。したがって、図3に示す態様では、アルミニウム製リボンが、ダイの頂部表面と少し曲がった接続を成しているように描かれている。この曲がった接続があることと、デュアルダイ式リードフレーム上のボンディングヘッダーの幅を考慮すると、リボンの幅は限られるため、直列抵抗に寄与する。
【００２４】
本発明の態様によれば、本発明者は、従来のパッケージタイプを改良すると、アルミニウム製のボンディングパターンを用いて、ダイ表面とのコンタクトの電気抵抗を低下させることが容易となることを発見した。具体的には、「Quad Flat No-lead」（QFN）はJEDEC登録されているパッケージのファミリー製品であって、ダイを内部に配置し、ボンディングパワーダイに対する接続を最適化するような構造によって、パッケージの占有面積に対するダイサイズの比を最大化し、パッケージの電気抵抗と熱抵抗を最小化して、JEDEC登録されている外部パッケージ寸法の規格を満たすことをその特徴としている。図4A〜4Bに、ボンディングワイヤを利用して、内蔵されているダイの頂部表面と電気接触を取る従来のQFNパッケージの簡略されたそれぞれ斜視図と平面図を示す。
【００２５】
本発明による特定の態様では、QFNパッケージや他のパッケージの設計が、垂直伝導、パワーマネージメントデバイスを収容するように適合されている。この方式によると、ある等級のパワーマネージメント半導体デバイスが以前に従来通りパッケージングされていた方法を改良する別の例をいくつか提供する。
【００２６】
たとえば、上述したようなパワーマネージメントデバイスの従来のパッケージングとQFNパッケージとの1つの相違は、QFNは一般にリード線のピッチがはるかに細かく、リード線が小さく、リード線の数が多く、そしてリード線がパッケージの4つの側部のすべてに配置されていることである。集積回路（IC）用のパッケージの場合、ますます多くの電気接続部を有するダイに対処するためにピン数が時と共に増大している。それに対して、Mosfetのようなディスクリート製品や小パワーマネージメント集積回路（PIC）の場合、電気接続部の数は通常適度であり、ある種の既存のパッケージのピン数が多く、これで、多くのリード線を並列に追加して熱抵抗の欠点を補うようにしている。
【００２７】
しかしながら、本発明による態様が開示する16〜50ピンの改良型QFNパッケージの場合、ピン数が多いことによって、ダイと「集団的」/一体的なピンとの方向合わせのフレキシビリティが与えられ、これで、方向の変更を最小限にしてアルミニウム製リボンのボンディングパターンが収納可能となって、ダイとのコンタクトの熱抵抗と電気抵抗とが低下する。たとえば、本発明の特定の態様によれば、アルミニウム製リボンの両端部がパッケージの互いに反対側の側部にあるピンとボンディングするが、このリボンの中心部がダイ表面と接触するようになっている。以下の表Bに、本発明の態様にしたがって改良された図5A〜5GのQFNパッケージのある特徴を要約する。
【００２８】
【表Ｂ】
2008124410.tif 000004
【００２９】
どのようなサイズのQFNパッケージとそのパッケージ中のどのような構成の場合でもその全体的な電気抵抗を最低にしても、利害得失が発生しやすく、また、あらゆる組み合わせに対して好ましい構成が1つという結果にはならない。たとえば、図5Aに、本発明の態様にしたがって改良された36ピンの5mm×5mmのQFNパッケージ501中に配置された1つのMosfetダイのレイアウトの簡略化された平面図を示す。この特定の態様では、1つのMosfetダイ500は、ダイの1つの側部の中心のところでゲートコンタクト504に対するワイヤボンディングされたリード線接続部505を有する。この方向合わせによって、リボンのボンディング配置を対称的なものとすることが可能となり、4mil×40milの2つのリボン502と503が容易に収納される。
【００３０】
図5Bに、本発明によるパッケージ520の別の態様のレイアウトの簡略化された平面図を示す。図5Bの態様は、図5Aの態様の場合のように同じ種類の中心（リード線）ゲート接続部521と522を利用しており、パッケージ520が1つではなく2つのMosfetダイ524を含んでいる。
【００３１】
図5A〜5Bのどちらのレイアウトでも、アルミニウム製リボンによる抵抗量（resistance contribution)は、ダイの頂部表面を横断してリードフレームの両側部に接続することによって最小に抑えている。このようなボンディング方式は、本発明によるパッケージ530の別の態様のレイアウトの簡略化された平面図を示す図5Cのそれと比較してもよい。具体的には、図5Cのパッケージ530のアルミニウム製リボン532は、ソースを内蔵されたダイの1つの側部上のリードフレームに対して接続している。
【００３２】
図5Aと5Bの態様のようにソースをパッケージの両側部で接続すると、ボンディングリボンの直列抵抗が、約0.4mΩから約0.20mΩと半分に削減される。しかしながら、抵抗がこのように削減される代わりに、ダイサイズが約20％減少するという犠牲が伴う。従って、ダイサイズの減少による影響は、ダイの抵抗の関数ということになる。この例では、図5A〜5Bに示すダイのサイズでは、最新の低電圧Mosfet技術によれば、ダイ全体の抵抗値が約1mΩである。この場合、ダイサイズが20％減少すると、約0.2mΩだけ増加する。これは、パッケージの両側部から分離してソースをボンディングして、ボンディングリボンを半分だけ減少させることに匹敵するが、これによってまた、全体の抵抗値が約0.2mΩだけ減少する。したがって、ここでは、リードフレームの両側部でリボンをボンディングするかどうかは、恐らく、単に抵抗値の問題だけではなく、経済的条件（シリコンエリア対リボンによるボンディング）に基づくか、またスイッチング速度のような性能に基づいて決まる。
【００３３】
Mosfetのブレークダウン電圧の定格が増すに連れて、このサイズを持つMosfetの抵抗値も増す；したがって、ダイサイズの20％のペナルティは、ダイの抵抗値においてより大きなペナルティとなり、そのため、ダイサイズの最大値は、恐らく、抵抗の絶対値を最大にするか最小にするかの選択である。
【００３４】
図5A、5Bおよび5Cのボンディング図は、36ピンで5mm×5mmのQFNパッケージを用いる場合には当てはまる。しかしながら、デュアルダイ式パッケージの態様上でのゲート配置は、36ピンではなく40ピンを有するが同じサイズを持つ改良されたQFNパッケージを用いれば改善される。具体的には、図5Dに、リードフレームの一方の側部にだけソースコンタクトがあるリボンボンディング544を持つデュアルダイ543を内蔵するように改良されたこのようなQFNパッケージ540の簡略化されたレイアウトを示す。
【００３５】
図5Bと5Dのデュアルダイは図5Aと5Cの態様によって内蔵される1つのダイの面積の半分より少し少ない面積を占有するため、その結果として得られる抵抗値はこの1つのダイのそれの2倍より少し大きくなる。また、ダイは各々がデュアルダイ式の態様上で用いられる2つのリボンと同じサイズの1つのリボンしか有していないが、それでも、アルミニウム製ボンディングリボンとMosfetの双方共、全体の直列抵抗値をほぼ同じパーセンテージだけ増加させることになる。
【００３６】
図5C〜5Dの態様は、パッケージのたった1つの側部のソースピンにボンディングされたアルミニウム製リボンを図示している。このパッケージの残りの3つの側部上のピンはすべてダイパッドと一体化しており、これで、ダイが占有することが可能なダイパッド面積が最大となっている。この配置によって追加された、パッケージ抵抗値のわずかなmΩの犠牲の代わりに、ダイが利用可能なダイパッドの面積を増加させることが可能となる。
【００３７】
パッケージの設計の際にさらに考慮しなければならないことは、パッケージサイズが異なればダイサイズのパーセンテージの差も異なる、ということである。たとえば、ダイの両方の側を絶縁するために必要な最小の間隔の値は固定値である。しかしながら、この値は、パッケージのサイズが増すに連れて、パッケージ全体のサイズに対するパーセンテージは小さくなる。
【００３８】
ゲート接続部を、たとえば図5A〜5Bの態様に示すように、ソースピン間の外に配置するピンアウトによって、ダイとパッケージのレイアウトの内で最も対称的なレイアウトが可能となり、また、リボンボンディングのための最も直接的なアクセスが可能となる。プリント基板のレイアウトという観点からすれば、ソースピンはしばしば直接に内部電源平面やグランド平面に対して「バイア」を介して接続されるため、ソース接続部間にあるゲート接続部を辿るようにしても常に問題を起こすわけではない。
【００３９】
ソースとゲートを1つのプリント基板レイヤー上で接続しなければならないことがまれにあるがそのような場合には、図5E〜5Fのレイアウトの簡略化された平面図に示すように、36ピンの5mm×5mmのQFNパッケージに、図5A〜5Bのように同じ2つの単独リボンと2つのデュアルリボンのボンディング/ピンアウトオプションを有する。しかしながら、図5E〜5Fの態様では、ゲートボンディングパッド550とピン552は、1つのコーナーに移動されているか（図5Eの単独ダイパッケージの場合）、対向するコーナー同士のところに移動されている（図5Fのデュアルダイパッケージの場合）。その結果、ダイサイズもボンディングリボン抵抗も同じとなる。したがって、同じダイ/パッケージ抵抗比がそれでも成り立つ。しかしながら、小さいパッケージ上のわずかな不都合な角度は、収納可能なリボンの幅を制限する。
【００４０】
図5Gの態様に示すコーナーにゲートを配置するというオプションは、図5Cの単独ダイ態様にも適用可能である。前述したように、40mil×4milのリボンを用いると、ソースの頂部の金属を横断するボンディング経路を依然として最適化することが可能である。しかしながら、小さいパッケージ中でリボンの幅を増加させたり、ダイサイズを減少させたりすると、ゲートをコーナーに配置するというこのオプションでは、利用可能なボンディング構成が限られる。
【００４１】
上記によれば、本発明の態様による多ピン数化されたQFNパッケージに複数のリード線があることによって、パッケージの設計に大きなフレキシビリティが与えられることが明らかである。具体的には、利用可能なピンが多く存在することによって、設計者は、パッケージの占有面積に関する関連のJEDEC規格を満足させながら、所与のダイに対して最適な内部接続を多くの可能な内部接続から選ぶことが可能である。QFNパッケージのピッチとリード線幅が最小であることによってまた、リードフレーム上の多くの面積を無駄にすることなく、ゲートおよび他の低抵抗の重要な電気接続部を外部にボンディングするという別の態様が提供されることになる。
【００４２】
図5Eと5Gの態様のリボンパターンは、5mm×5mmのパッケージで40mil幅のリボンを用いるのであれば容認可能である。しかしながら、ゲート接続部に対してコーナーピンを用いると、より小さいパッケージで40milのリボンを用いるには、または、5mm×5mmのパッケージ中でリボンの幅を最大化するとしたら、それは少し最適ではない。リボンを直線でボンディングしないと、面積がある程度犠牲となり、ボンディングプロセス中でボンディング部に対してストレスと張力が生じることになる。このようなストレスは、ソース金属部の下方の構造やリボン/ソース金属のボンディング部の一体性に関する信頼性に影響を及ぼすに十分なほど大きかったり大きくなかったりする。
【００４３】
本発明にしたがって適合されたQFNスタイルのパッケージを用いるもう1つの長所は、個々のピン間のエリアが、パッケージのエッジのまわりでプラスチックに封入する働きをするということである。具体的には、ある種の従来のパッケージの設計は、パッケージ本体の頂部と底部のプラスチック部分間の連続性を妨害する連続的タブ部分を特徴とする。この結果、パッケージはその一体性を維持するために厚くなければならないことになるが、それは、頂部と底部のプラスチック部分は、側部の大部分にわたって互いにつながっているからである。このような従来型のパッケージ設計とは対照的に、多ピン数QFNスタイルのパッケージでは、側部を分割して多くのピンとし、頂部と底部のプラスチック部分をこのピン間で連続的につなげている。
【００４４】
図6Aに、垂直伝導パワースイッチングデバイスを内蔵するように本発明にしたがって改良されたQFNパッケージ設計のある態様の簡略化された平面図を示す。図6Bに、垂直伝導パワースイッチングデバイスを収納するように本発明にしたがって改良されたQFNパッケージ設計の別の態様の簡略化された平面図を示す。
【００４５】
図6A〜6Bの改良型QFNパッケージの態様のレイアウトを、図2A〜2Bおよび図3に示す非QFNパッケージ設計に対応している図6Cのレイアウトと比較してもよい。表Cに、これら3つのパッケージ設計の相対的な寸法を要約する。
【００４６】
【表Ｃ】
2008124410.tif 000005
【００４７】
表Cに、本発明による改良型のQFNパッケージ設計の双方の例を示すが、これらは、アルミニウム製リボンのボンディング部が1つであることを特徴とするとはいえ、改良型のQFNパッケージ方式（図6C）以外と比較してより小さい占有面積に大きいダイが収納されるという結果となっている。また、図6Aに、図5Cのパッケージと類似したピンアウト配置を示すが、この配置によって、ソースをダイの一方の側部から離れたところでボンディングし、ドレインをパッケージの反対側（および、熱伝達を最大とするためにQFNスタイルのパッケージの両端部および下方）に沿ってコンタクトをとることが可能となっている。この結果、スペースの利用度が16％改善される。したがって、これは、占有面積がより小さく、ダイサイズがより大きく、熱伝達性能と電気的性能が改善されたより薄い（最大で0.8mm）表面実装パッケージに収まる標準のJEDECアウトラインパッケージである。
【００４８】
一般に、本発明の態様によるパッケージスタイルに適したMosfetダイサイズの範囲および技術に関して言えば、リボンのボンディング部を、パッケージの抵抗値とダイの抵抗値の和で表される合計の抵抗値の約15％〜30％の間にパッケージの抵抗値を維持するように構成することが可能である。特定の態様では、本発明で採用する導電性リボンは、1つのMosfetダイを含むパッケージに対して約0.5mΩ未満の抵抗値を示すように構成されている。デュアルのMosfetダイを含むパッケージに対して、導電性リボンは、約1.0mΩ以下の抵抗値を示すものと期待されている。
【００４９】
図7A〜7Dに、本発明によるある態様によるレイアウトルールを単独またはデュアルのMosfetダイを内蔵する4mm×4mmのパッケージおよび3mm×3mmのパッケージに拡張した様子を示す。これと同じルールがさらに適用されて、ピンの数を最大にして、ダイサイズを最大化し、ボンディング角度が最適化される。図7Aと7Bの4mm×4mmのパッケージの場合、ピン数を28にし、ピンピッチを0.4mmにして、ダイサイズを最大化し、ボンディング角度を最適化している。図7Cと7Dの3mm×3mmパッケージの場合、ピン数を20にし、ピンピッチを0.4mmにして、ダイサイズを最大化し、ボンディング角度を最適化している。表Dに、図7A〜7Dに示すダイのある特徴を要約する。
【００５０】
【表Ｄ】
2008124410.tif 000006
【００５１】
上で、垂直伝導デバイスを収納するための、（JEDEC仕様MO-220に適合する）QFNタイプのパッケージの改良について記述した。しかしながら、本発明は、この特定の態様に限られず、別の態様では別のパッケージタイプを用いている。たとえば、JEDEC仕様第MO-243には、QFNパッケージのさらに新しい改良例が記述されており、本発明による別の態様はこの仕様に適合することが可能である。他の仕様ではQFNタイプのパッケージが網羅されており、本発明による様々な態様がこれらのパッケージ仕様に適合することが可能である。
【００５２】
加えて、図8Aに、QFNに緊密に関連したもう1つの従来型パッケージ構成の簡略化された平面図を示す。具体的には、図8Aに示す2mm×5mmの「DFNスタイル」（JEDEC仕様MO-229）のパッケージでは、2つの側部にのみ沿ったピンが存在する。DFNスタイルのパッケージは広範囲にわたって用いられているとはいえ、2mm×5mmサイズのパッケージは、ほとんど「逆阻止Mosfetスイッチ」専用として用いられている。逆阻止Mosfetスイッチは、Mosfetのベースとして共通のドレインを有する2つの垂直伝導Mosfetを含む。この構成で、Mosfetが双方ともオフすると、各々のMosfet中の真性ダイオードが、他方のMosfetの真性ダイオードが逆バイアス伝導するのを阻止するようになっている。この構成は、電源を複数個有する多くの製品で用いられている。これと同じMosfet構成がまた、スマートで保護されているバッテリでは一般的となっている。図示するダイパッドのサイズおよび配置を用いている、図8Aに示す従来型のDFNパッケージでは、利用可能なダイパッド面積が3.05mm×1.5mm＝4.57mm2（効率が46％）となっている。
【００５３】
図8Bに、ソースに対するアルミニウム製リボン接続部を利用した、図8AのDFNパッケージのレイアウトの簡略化された平面図を示す。図8Bに、図8AのDFNパッケージ中のアルミニウム製リボンボンディング部に単に切り替えることによってインピーダンスと経費を削減しようとしてもあまり意味がないことを示す。具体的には、本態様では、リボンの最大幅は20milであるが、これは、コンタクトがパッケージの狭い端部に位置付けされており、また、ダイのアスペクト比が小さいためである。リボンの幅はたった2milであるので、図8Bの態様では、以前の例で用いられた4mil×40milのリボンの断面積のたった1/4である。
【００５４】
図8Cでは、「標準の」3mm×3mmのQFNパッケージ（占有面積：9mm2）を、2mm×5mmのDFNパッケージ（10mm2）の代わりに用いている。この場合、パッケージの占有面積が10％（1mm2）減少すると、ダイパッド面積は約9％増す。逆阻止構成で収納されるダイの占有する面積は、2.57mm×2.02mm＝5.2mm2となり、図8Bの構成より約9％ダイパッドサイズが増している。加えて、これで、パッケージは、前の例（図8B）のパッケージの場合と比べてダイコンタクトとリードフレームのソースコンタクト間の距離が約半分の40mil×4milのアルミニウム製リボンを2つ収納する。
【００５５】
図9A〜9Cに、表Eに要約するように、PICを有するMosfet、他のMosfetおよびショットキーダイオードのような他の能動デバイスとの一般的に用いられる組み合わせを収納するパッケージを示す。
【００５６】
【表Ｅ】
2008124410.tif 000007
【００５７】
ここで、目的とするところは、所望のデバイスを相互接続可能となるように内蔵できるようにすることである。Mosfetまたはショットキーダイオードに対するいずれかの高電流接続の場合、もう1つの目的は、リボンボンディング部を収納するに十分な空間を持ったリードフレームヘッダーに対して直接に接続する明瞭な経路を有するアルミニウム製リボンでデバイスをボンディングすることを許容するようなレイアウトを提供することである。非パワー接続は、より薄いアルミニウム製ボンディングワイヤを用いて果たされる。パワー接続用にアルミニウム製リボンを用いる同じダイ上では、非パワー接続するために、より小さい直径の金製または銅製のワイヤでさえ用いることが可能である。このような態様では、頂部金属と、リードフレームのコンタクトエリアのスポットめっき部とは互換性のあるものにすべきである。
【００５８】
特定の態様について完全に上述したが、様々な修正例、別の構成および等価物を用いてもよい。したがって、上の説明と解説は、添付の請求項によって定義される本発明の範囲を制限するものと理解すべきではない。
【図面の簡単な説明】
【００５９】
【図１】図１Ａは、一組のボンディングワイヤおよびアルミニウム製リボンによって与えられるエリアの簡略化された断面図を示す。図１Ｂは、アルミニウム製ボンディングワイヤおよびアルミニウム製リボンによって与えられる垂直プロフィールを示す図を示す。
【図２】図２Ａは、1つの垂直伝導ダイを内蔵し、アルミニウム製ボンディングリボンとその頂部表面とがコンタクトしている本発明によるパッケージのある態様の簡略化された平面図を示す。図２Ｂは、図２Ａのパッケージの簡略化された断面図を示す。
【図３】2つのダイを内蔵する本発明によるパッケージの別の態様の簡略化された平面図を示す。
【図４】従来のQFNパッケージのレイアウトの簡略された斜視図と平面図をそれぞれ示す。
【図５Ａ−Ｇ】本発明の態様にしたがって改良されたQFNパッケージのダイサイズのオプションに対する様々な抵抗値の簡略化された平面図を示す。
【図６】様々なパッケージタイプのダイパッド上のダイのボンディング配置の様々なオプションと対比したダイサイズの図を示す。
【図７】本発明によるある態様によるレイアウトルールを単独またはデュアルのMosfetダイを内蔵する4mm×4mmのパッケージおよび3mm×3mmのパッケージに拡張した図を示す。
【図８】図８Ａは、QFNに緊密に関連したもう1つの従来型パッケージ構成の簡略化された平面図を示す。図８Ｂは、ソースに対する接続にアルミニウム製リボンを利用した、図8AのDFNパッケージのレイアウトの簡略化された平面図を示す。図８Ｃは、2mm×5mmQFNパッケージ（10mm2）の代わりに導入された「標準の」3mm×3mm QFNパッケージ（占有面積：9mm2）を示す。
【図９】MosfetとPIC、他のMosfetおよびショットキーダイオードのような他の能動デバイスとの一般的に用いられる組み合わせを内蔵するパッケージを示す。
【符号の説明】
【００６０】
500  Mosfetダイ、
501  QFNパッケージ、
502  リボン、
503  リボン、
504  ゲートコンタクト、
505  リード線接続部、
520  パッケージ、
521  中心（リード線）ゲート接続部、
522  中心（リード線）ゲート接続部、
524  Mosfetダイ、
530  パッケージ、
532  アルミニウム製リボン、
540  QFNパッケージ、
542  デュアルダイ、
543  デュアルダイ、
544  リボンボンディング、
550  ゲートボンディングパッド、
552  ピン、
560  ゲートボンディングパッド、
562  ピン
【図１】
2008124410.tif 000008
【図２】
2008124410.tif 000009
【図３】
2008124410.tif 000010
【図４】
2008124410.tif 000011
【図５Ａ】
2008124410.tif 000012
【図５Ｂ】
2008124410.tif 000013
【図５Ｃ】
2008124410.tif 000014
【図５Ｄ】
2008124410.tif 000015
【図５Ｅ】
2008124410.tif 000016
【図５Ｆ】
2008124410.tif 000017
【図５Ｇ】
2008124410.tif 000018
【図６】
2008124410.tif 000019
【図７】
2008124410.tif 000020
【図８】
2008124410.tif 000021
【図９】
2008124410.tif 000022