(57)【要約】【課題】信号電荷を混合加算する機能を持たないＣＣＤラインセンサを使い、かつＡＳＩＣのデータ取り込み速度を引き上げることなく、通常解像度及び低解像度の何れの場合にもＡＳＩＣの画像処理性能を無駄なく発揮できる画像処理装置を提供する。【解決手段】原稿を読み取って得られる複数の画素信号を、通常画素レート、及び前記通常画素レートのＮ倍の高画素レートで順次出力するＣＣＤラインセンサ２１と、前記複数の画素信号をそれぞれ通常解像度の画素データにアナログデジタル変換するＡ／Ｄ２２１、２２２と、前記通常解像度の画素データをＮ個ごとに１つの低解像度の画素データに合成し、合成された低解像度の画素データを前記通常画素レートで出力するＡＶＲ２２３と、前記通常解像度の画素データ及び前記低解像度の画素データに対して画像処理を施すことにより画像データを得るＡＳＩＣ１７とを備える。【選択図】図３
2008153857.tif 000002
【特許請求の範囲】
【請求項１】
通常解像度、及び前記通常解像度の１／Ｎ（Ｎは２以上の整数）の低解像度で原稿画像を処理する画像処理装置であって、
与えられる制御に応じて、前記原稿画像を読み取って得られる複数の画素信号を順次出力する撮像手段と、
前記画素信号が、通常画素レート及び前記通常画素レートのＮ倍の高画素レートを含む複数の画素レートの中の１つで出力されるように前記撮像手段を制御する制御手段と、
前記制御手段の制御下で前記撮像手段から出力される前記複数の画素信号を、それぞれ通常解像度の画素データにアナログデジタル変換するＡＤ変換手段と、
前記通常解像度の画素データをＮ個ごとに１つの低解像度の画素データに合成し、合成された低解像度の画素データを前記通常画素レートで出力する合成手段と、
前記通常解像度の画素データ及び前記低解像度の画素データに対して画像処理を施すことにより画像データを得る画像処理手段と
を備えることを特徴とする画像処理装置。
【請求項２】
前記撮像手段は、前記複数の画素信号を複数の出力端子から並列に出力し、
前記ＡＤ変換手段は、前記複数の出力端子のそれぞれに対応して設けられ、対応する出力端子から出力される画素信号を通常解像度の画素データに変換し、
前記合成手段は、前記それぞれのＡＤ変換手段で変換された通常解像度の画素データを１つの低解像度の画素データに合成し、合成された画素データを前記通常画素レートで出力し、
前記画像処理手段は、さらに、
前記それぞれのＡＤ変換手段で変換された通常解像度の画素データを順次選択し、選択された通常解像度の画素データを前記通常画素レートで直列に出力する多重化手段を備え、
画像処理手段は、前記多重化手段から出力される通常解像度の画素データ、及び前記合成手段から出力される低解像度の画素データに対して画像処理を施す
ことを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記撮像手段は、前記原稿画像をカラーで読み取って得られる色成分ごとの複数の画素信号を、各色成分について複数設けられる出力端子から並列に出力し、
前記ＡＤ変換手段、前記合成手段、及び前記多重化手段は、それぞれの色成分について設けられる
ことを特徴とする請求項２に記載の画像処理装置。
【請求項４】
前記合成手段は、前記通常解像度の画素データをＮ個ごとに平均して前記１つの低解像度の画素データに合成する
ことを特徴とする請求項１に記載の画像処理装置。
【請求項５】
前記制御手段は、前記通常解像度を指定する制御信号が与えられると、周波数がｆである駆動クロックを供給することによって前記撮像手段が前記画素信号を前記通常画素レートで順次出力するように制御し、また、前記低解像度を指定する制御信号が与えられると、周波数がＮｆである駆動クロックを供給することによって前記撮像手段が前記画素信号を前記高画素レートで順次出力するように制御する
ことを特徴とする請求項１に記載の画像処理装置。
【請求項６】
通常解像度、及び通常解像度の１／Ｎ（Ｎは２以上の整数）の低解像度で原稿画像を処理するネットワーク複合機であって、
プリンタと、
ファクシミリ通信手段と、
ネットワーク通信手段と、
与えられる制御に応じて、前記原稿画像を読み取って得られる複数の画素信号を順次出力する撮像手段と、
前記画素信号が、通常画素レート及び前記通常画素レートのＮ倍の高画素レートを含む複数の画素レートの中の１つで出力されるように前記撮像手段を制御する制御手段と、
前記制御手段の制御下で前記撮像手段から出力される前記複数の画素信号を、それぞれ通常解像度の画素データにアナログデジタル変換するＡＤ変換手段と、
前記通常解像度の画素データをＮ個ごとに１つの低解像度の画素データに合成し、合成された低解像度の画素データを前記通常画素レートで出力する合成手段と、
前記通常解像度の画素データ及び前記低解像度の画素データに対して画像処理を施すことにより画像データを得る画像処理手段と、
前記画像データを、前記プリンタ、前記ファクシミリ通信手段、及び前記ネットワーク通信手段のうちの少なくとも１つへ転送することによって、前記原稿のコピー、ファクシミリ送信、前記ネットワーク通信手段を介して接続される端末装置への送信のうちの少なくとも１つを行う出力手段と
を備えることを特徴とするネットワーク複合機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の異なる解像度で原稿画像を処理することができる画像処理装置及びネットワーク複合機に関する。
【背景技術】
【０００２】
近年、省スペース化を指向して、コピー機能、ファクシミリ通信機能、及びネットワークスキャナ機能を一台で兼ね備えたネットワーク複合機の普及が進んでいる。ネットワーク複合機において、原稿画像は、例えばファクシミリ通信では３００ｄｐｉ、コピー機能やネットワークスキャナ機能では６００ｄｐｉというように、機能ごとの標準的な解像度や、利用者の指定に応じた解像度で処理される。
【０００３】
従来、そのような用途に利用可能な画像処理装置が周知となっている（例えば、特許文献１及び特許文献２を参照）。この画像処理装置は、通常解像度と低解像度とで原稿画像を読み取ることができる。
【０００４】
特許文献１に示される画像処理装置は、ＣＣＤラインセンサを用いて実現され、低解像度で原稿画像を読み取る場合には、通常解像度で原稿画像を読み取る場合に比べて、ＣＣＤラインセンサの駆動クロックを例えば２倍にし、かつ出力部のリセットタイミングを同一に維持することにより、隣接する２画素分の信号電荷を出力部で１つに混合加算する。これにより、通常の半分の解像度で原稿画像を表す画素信号が得られる。
【０００５】
また、特許文献２に示される画像処理装置は、各画素に電荷転送用のレジスタを２つずつ設けたＣＣＤラインセンサを用いて実現され、低解像度で原稿を読み取る場合には、ＣＣＤラインセンサを３相の駆動クロックを用いて動作させることにより、隣接する２画素分の信号電荷を１つに混合加算しつつ、混合加算された信号電荷を転送する。これにより、原稿画像を通常の半分の解像度で表す画素信号が得られる。
【０００６】
これらの従来のＣＣＤラインセンサから得られる画素信号を用いて、通常解像度と低解像度とで原稿画像を処理することができる。特に、特許文献１に示される画像処理装置では、ＣＣＤラインセンサから通常解像度の画素信号と通常の半分の解像度の画素信号とが同一の画素レート（時間あたりの画素信号の数を意味する）で得られるので、後段の処理部は、どちらの解像度の画素信号を処理する場合にも、持てる処理性能を無駄なく発揮することができる。
【特許文献１】特許第３１００４３０号公報
【特許文献２】特許第３７０６８１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、例えば部品の安定確保や設計資産の流用などの観点から、むしろ信号電荷を混合加算する機能を持たないＣＣＤラインセンサを積極的に使いたい場合もある。その場合、低解像度（具体的に半分の解像度として説明する）で原稿画像を処理しようとすれば、当然にＣＣＤラインセンサ以外の構成要素で解像度を半分に落とす必要がある。
【０００８】
単純には、ＣＣＤラインセンサから出力される画素信号を画素データにデジタル化し、後段の処理部の一例である画像処理用のＡＳＩＣ（特定用途向け集積回路）に一旦全て取り込み、ＡＳＩＣで解像度を半分に落としてから画像処理を施すことが考えられる。
【０００９】
このとき、ＡＳＩＣが画像処理すべきデータ量は取り込むデータ量の実質的に半分だから、画像処理性能を無駄なく発揮させるために、ＡＳＩＣは通常解像度で画像処理する場合の２倍の速度でデータを取り込むことが望まれる。
【００１０】
ところが、ＡＳＩＣの製造プロセスによってはそのような高速なデータ取り込みを実現できない場合や、逆に、高速なデータ取り込みを実現可能な製造プロセスが画像処理性能にとって過剰である場合にそのような製造プロセスを採用することは無駄なコストアップにつながる可能性がある。
【００１１】
本発明は、このような状況に鑑みてなされたものであり、信号電荷を混合加算する機能を持たないＣＣＤラインセンサを使い、かつＡＳＩＣのデータ取り込み速度を引き上げることなく、通常解像度及び低解像度の何れの場合にもＡＳＩＣの画像処理性能を無駄なく発揮できる画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明に係る画像処理装置は、通常解像度、及び前記通常解像度の１／Ｎ（Ｎは２以上の整数）の低解像度で原稿画像を処理する画像処理装置であって、与えられる制御に応じて、前記原稿画像を読み取って得られる複数の画素信号を順次出力する撮像手段と、前記画素信号が、通常画素レート及び前記通常画素レートのＮ倍の高画素レートを含む複数の画素レートの中の１つで出力されるように前記撮像手段を制御する制御手段と、前記制御手段の制御下で前記撮像手段から出力される前記複数の画素信号を、それぞれ通常解像度の画素データにアナログデジタル変換するＡＤ変換手段と、前記通常解像度の画素データをＮ個ごとに１つの低解像度の画素データに合成し、合成された低解像度の画素データを前記通常画素レートで出力する合成手段と、前記通常解像度の画素データ及び前記低解像度の画素データに対して画像処理を施す画像処理手段とを備える。
【００１３】
ここで、前記制御手段は、前記通常解像度を指定する制御信号が与えられると、周波数がｆである駆動クロックを供給することによって前記撮像手段が前記画素信号を前記通常画素レートで順次出力するように制御し、また、前記低解像度を指定する制御信号が与えられると、周波数がＮｆである駆動クロックを供給することによって前記撮像手段が前記画素信号を前記高画素レートで順次出力するように制御することが望ましい。
【００１４】
この構成によれば、前記画像処理手段への入力として、前記通常解像度の画素データと前記低解像度の画素データとが統一された通常画素レートで得られるので、前記画像処理手段のデータ取り込み速度を引き上げることなく、通常解像度での処理及び低解像度での処理の何れの際にも前記画像処理手段の画像処理性能を無駄なく発揮させることができる。解像度変換は前記合成手段がデジタル化された画素データに対して行うから、前記撮像手段には解像度を変換するための信号電荷を混合加算する機能を持たないＣＣＤラインセンサを用いることができる。さらには、原稿を低解像度で読み取る場合には、画像処理手段に入力される画素数を高解像度の場合よりも少なくできるので、画像処理手段での処理時間（処理画素数）が少なくなるという効果も得られる。
【００１５】
好ましくは、前記撮像手段は、前記複数の画素信号を複数の出力端子から並列に出力し、前記ＡＤ変換手段は、前記複数の出力端子のそれぞれに対応して設けられ、対応する出力端子から出力される画素信号を通常解像度の画素データに変換し、前記合成手段は、前記それぞれのＡＤ変換手段で変換された通常解像度の画素データを１つの低解像度の画素データに合成し、合成された画素データを前記通常画素レートで出力し、前記画像処理手段は、さらに、前記それぞれのＡＤ変換手段で変換された通常解像度の画素データを順次選択し、選択された通常解像度の画素データを前記通常画素レートで直列に出力する多重化手段を備え、画像処理手段は、前記多重化手段から出力される通常解像度の画素データ、及び前記合成手段から出力される低解像度の画素データに対して画像処理を施してもよい。
【００１６】
この構成は、前記撮像手段が、例えば１つの色成分に関する複数の画素信号を複数のシフトレジスタ（ＣＣＤ）を用いて複数チャンネル並列に出力するＣＣＤラインセンサである場合に好適である。
【００１７】
ここで、前記撮像手段は、前記原稿画像をカラーで読み取って得られる色成分ごとの複数の画素信号を、各色成分について複数設けられる出力端子から並列に出力し、前記ＡＤ変換手段、前記合成手段、及び前記多重化手段は、それぞれの色成分について設けられるとしてもよい。
【００１８】
前記画像処理装置は、複数の色成分について前記原稿画像を処理することができ、それぞれの色成分について、前記撮像手段、前記ＡＤ変換手段、前記合成手段、及び前記多重化手段の組を備えてもよい。
【００１９】
この構成は、特に、前記画像処理装置がカラー画像処理装置である場合に好適である。
【００２０】
また、前記合成手段は、前記通常解像度の画素データをＮ個ごとに平均して前記１つの低解像度の画素データに合成してもよい。
【００２１】
この構成によれば、前記合成手段を加算器及びビットシフタといった極めて簡素な回路で実現できるので、前記画像処理装置の回路規模の抑制に役立つ。
【００２２】
なお、本発明は、このような画像処理装置として実現できるだけでなく、このような画像処理装置を内蔵するネットワーク複合機として実現することもできる。
【発明の効果】
【００２３】
本発明に係る画像処理装置及びネットワーク複合機では、前記撮像手段が高画素レートで画素信号を出力し、前記合成手段がその画素信号をデジタル化した通常解像度の画素データから低解像度の画素データを合成して通常画素レートで出力するから、前記画像処理手段への入力として、前記通常解像度の画素データと前記低解像度の画素データとが統一された通常画素レートで得られる。
【００２４】
これにより、前記画像処理手段のデータ取り込み速度を引き上げることなく、通常解像度での処理及び低解像度での処理の何れの際にも前記画像処理手段の画像処理性能を無駄なく発揮させることができる。解像度変換は、前記合成手段がデジタル化された画素データに対して行うから、前記撮像手段には解像度を変換するための信号電荷を混合加算する機能を持たないＣＣＤラインセンサを用いることができる。さらには、原稿を低解像度で読み取る場合には、画像処理手段に入力される画素数を高解像度の場合よりも少なくできるので、画像処理手段での処理時間（処理画素数）が少なくなるという効果も得られる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【００２６】
図１は、本発明に係るネットワーク複合機を含む通信システムの構成の一例を示す図である。
【００２７】
この通信システムは、ネットワーク複合機１及び２、端末装置３及び４、ＰＳＴＮ（Ｐｕｂｌｉｃ  Ｓｗｉｔｃｈｅｄ  Ｔｅｌｅｐｈｏｎｅ  Ｎｅｔｗｏｒｋｓ：公衆電話交換回線網）５、並びにＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）６から構成される。
【００２８】
ここで、ネットワーク複合機１が本発明に係るネットワーク複合機であり、ＰＳＴＮ５を介してネットワーク複合機２と接続され、またＬＡＮ６を介して端末装置３及び４と接続される。
【００２９】
ネットワーク複合機１は、スキャナで読み取った原稿を、ＰＳＴＮ５を介してネットワーク複合機２へファクシミリ送信し、ＬＡＮ６を介して端末装置３及び４へ送信し、また内蔵されるプリンタでプリントアウトする。
【００３０】
図２は、ネットワーク複合機１のハードウェア構成の一例を示すブロック図である。
【００３１】
ネットワーク複合機１は、通常解像度、及び通常解像度の１／Ｎ（Ｎは２以上の整数）の低解像度で原稿画像を処理する画像処理装置の一例であって、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）１０、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）１１、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）１２、モデム１３、ＮＣＵ（Ｎｅｔｗｏｒｋ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）１４、操作パネル１５、ディスプレイ１６、ＡＳＩＣ１７、プリンタ１８、ＬＡＮＩ／Ｆ（ＬＡＮ  インターフェース）１９、及びスキャナ２０を備える。
【００３２】
スキャナ２０は、ＣＣＤラインセンサを用いて原稿画像を読み取る。ＣＣＤラインセンサは、周知のように、ライン状に配置された複数の画素回路と、各画素回路で光電変換の結果得られる信号を転送するＣＣＤとを含む撮像装置である。
【００３３】
ネットワーク複合機１は、次に述べるスキャナ２０の動作によって特徴付けられる。
【００３４】
すなわち、スキャナ２０は、原稿画像を通常解像度で処理する際には、ＣＣＤラインセンサの各画素回路で得られた画素信号を通常画素レートで順次読み出して通常解像度の画素データに変換し、変換された通常解像度の画素データを通常画素レートで出力する。
【００３５】
また、低解像度で原稿画像を処理する際には、ＣＣＤラインセンサの各画素回路で得られた画素信号を通常画素レートのＮ倍の高画素レートで順次読み出して通常解像度の画素データに変換し、変換された通常解像度の画素データをＮ個ごとに１つの低解像度の画素データに合成し、合成された低解像度の画素データを通常画素レートで出力する。
【００３６】
なお、この動作を実現するための構成、及び動作の具体例は、後に詳しく説明される。
【００３７】
ＡＳＩＣ１７は、スキャナ２０から出力された画素データに対して画像処理を施すことにより画像データを得る。この画像処理には、例えば圧縮、伸張、輪郭補正、傾き補正、９０度回転等の種々の処理が含まれる。
【００３８】
ＣＰＵ１０は、ＲＯＭ１１に格納された制御プログラム１１ａを実行することにより、ネットワーク複合機１の全体を制御する。
【００３９】
ＣＰＵ１０は、特徴的な処理として、操作パネル１５から利用者による解像度の指定操作に応じた信号を受け付けることにより、通常解像度又は低解像度を指定する制御信号をスキャナ２０へ供給する。そして、その制御信号に応じてスキャナ２０から通常解像度又は低解像度で出力された画素データに、ＡＳＩＣ１７で画像処理を施すことによって得られた画像データをＲＡＭ１２に保持し、保持された画像データをＲＡＭ１２からプリンタ１８、モデム１３、及びＬＡＮＩ／Ｆ１９へ転送する。これにより、それぞれ原稿のコピー、ファクシミリ送信、及び端末装置３等への送信が、利用者によって指定された解像度に従って行われる。
【００４０】
ＲＯＭ１１は、ＣＰＵ１０が実行する制御プログラム１１ａを保持する読み出し専用メモリである。
【００４１】
ＲＡＭ１２は、ＣＰＵ１０が制御プログラム１１ａを実行する際に用いられるワークデータ、スキャナ２０から得られた画素データ、及びＡＳＩＣ１７で得られた画像データを保持する読み書き可能なメモリである。
【００４２】
モデム１３は、ＲＡＭ１２に保持された画像データをファクシミリ信号に変調して送信し、また外部からから受信されたファクシミリ信号を画像データに復調する。モデム１３は、例えばＧ３規格に準拠したファックスモデムである。
【００４３】
ＮＣＵ１４は、モデム１３とＰＳＴＮ５との接続を制御する網制御装置である。
【００４４】
操作パネル１５は、前述した解像度の指定操作を含む、利用者からの操作を受け付けるタッチパネルである。
【００４５】
ディスプレイ１６は、利用者への操作ガイドや、ネットワーク複合機１の動作状態を表示する表示装置であり、例えばＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ：液晶表示装置）である。
【００４６】
スキャナ２０は、画像読み取り装置であり、ＣＰＵ１０の制御下で、ＣＣＤラインセンサを用いて原稿を光学的に読み取ることによって得た画素データを出力する。
【００４７】
プリンタ１８は、印刷装置であり、ＣＰＵ１０の制御下で、例えばＲＡＭ１２に保持された画像データによって表される原稿イメージを印刷出力する。
【００４８】
ＬＡＮＩ／Ｆ１９は、ネットワーク複合機１とＬＡＮ６とを接続する通信アダプタであり、ＣＰＵ１０の制御下で、例えばＲＡＭ１２に保持された画像データを端末装置３等へ送信する。
【００４９】
次に、スキャナ２０に関して、本発明に関わる特徴的な事項について説明する。なお、スキャナ２０の機械的な構成については、本発明の特徴ではないため、例えばフラットベッドスキャン方式及び自動原稿供給方式で原稿を読み取るための周知の機構を採用するものとして、説明を省略する。
【００５０】
図３は、スキャナ２０の特徴部分の機能的な構成の一例を示すブロック図である。この例は、特許請求の範囲に記載のＮを具体的に２とした場合に対応する。
【００５１】
スキャナ２０は、例えばフラットベッドスキャン方式及び自動原稿供給方式で原稿を読み取ることができるスキャナであり、ＣＣＤラインセンサ２１、ＡＦＥ（アナログフロントエンド）２２、ＴＧ（タイミング生成器）２３から構成される。
【００５２】
この構成において、特許請求の範囲に記載の撮像手段の一例がＣＣＤラインセンサ２１であり、ＡＤ変換手段及び合成手段の一例がＡＦＥ２２であり、制御手段の一例がＴＧ２３であり、画像処理手段の一例が図２に示されるＡＳＩＣ１７である。
【００５３】
ＣＣＤラインセンサ２１は、複数の画素回路がライン状に配置されてなる画素部２１１、奇数番目の画素回路の出力に共通に接続されそれらの画素回路で得られる信号電荷を転送するＣＣＤ２１２、及び偶数番目の画素回路の出力に共通に接続されそれらの画素回路で得られる信号電荷を転送するＣＣＤ２１３を含む。
【００５４】
画素部２１１は、制御信号ＴＣに従って、光電変換を行うことにより信号電荷を蓄積し、蓄積された信号電荷をＣＣＤ２１２及びＣＣＤ２１３へ出力する。
【００５５】
ＣＣＤ２１２及びＣＣＤ２１３は、並行して、駆動クロックΦ１及びΦ２に同期して信号電荷を転送し、終端まで転送された信号電荷に応じた画素信号ＣＣＤＯＵＴ１及びＣＣＤＯＵＴ２を、駆動クロックΦＲ及びΦＣＰに同期してそれぞれＣＣＤ２１２及びＣＣＤ２１３の出力端子から順次出力する。
【００５６】
ＡＦＥ２２は、画素信号ＣＣＤＯＵＴ１を奇数番目の画素に関する画素データＯＤＤに変換するＡ／Ｄ（アナログデジタル変換器）２２１、画素信号ＣＣＤＯＵＴ２を偶数番目の画素に関する画素データＥＶＥＮに変換するＡ／Ｄ２２２、画素データＯＤＤ及びＥＶＥＮを平均化することによって低解像度の画素データＡＶＲを合成するＡＶＲ（平均化器）２２３、画素データＯＤＤ及びＥＶＥＮを制御信号Φ１に同期して順次選択することにより通常解像度の画素データＭＵＸに多重化するスイッチ２２４、及び制御信号ＭＯＤＥに応じて低解像度の画素データＡＶＲ及び通常解像度の画素データＭＵＸの一方を選択し画素データＡＦＥＯＵＴとして出力するスイッチ２２５を含む。
【００５７】
なお、ＡＦＥ２２は、一般的に、画素信号ＣＣＤＯＵＴ１及びＣＣＤＯＵＴ２をサンプルホールドし、オフセット及びゲイン調整を施す機能部を有しているが、ここでは説明を省略する。
【００５８】
ＴＧ２３は、ＣＰＵ１０から制御信号ＭＯＤＥを与えられ、制御信号ＭＯＤＥに応じて予め定められているタイミングで制御信号ＴＣ、駆動クロックΦ１、Φ２、ΦＲ、ΦＣＰを生成する。そして、生成した各信号を制御信号ＭＯＤＥと共にＣＣＤラインセンサ２１及びＡＦＥ２２へ出力する。
【００５９】
なお、複数の色成分を検出可能なカラースキャナには、図３に示されるＣＣＤラインセンサ２１及びＡＦＥ２２と同一の構成が、検出される色成分の数だけ（例えば、赤、緑、青、及び原稿の明るさのみを検出するモノクロ用の４組）設けられることに注意する。これらの同一の構成は、図３に示される制御信号によって共通に制御することができる。
【００６０】
次に、通常解像度での処理及び低解像度での処理のそれぞれの際のスキャナ２０の動作タイミングについて、具体例を挙げて説明する。
【００６１】
図４は、通常解像度で原稿画像を処理する場合、つまり通常解像度を指定する制御信号ＭＯＤＥが与えられた場合の、主要な信号のタイミングを示す図である。図４には、信号電荷の蓄積と転送、及びＡＤ変換動作が示されている。
【００６２】
ＴＧ２３は、制御信号ＴＣを出力することにより、画素部２１１に信号電荷を蓄積させ、蓄積された信号電荷をＣＣＤ２１２及びＣＣＤ２１３へ出力させる。
【００６３】
次に、ＴＧ２３は、周波数がｆの駆動クロックΦ１、Φ２、ΦＲ、ΦＣＰを出力することにより、ＣＣＤ２１２及びＣＣＤ２１３で並行して信号電荷を転送させ、ＣＣＤ２１２の出力端子及びＣＣＤ２１３の出力端子からそれぞれ画素信号ＣＣＤＯＵＴ１及びＣＣＤＯＵＴ２を順次並行して出力させる。
【００６４】
このとき、画素信号ＣＣＤＯＵＴ１及びＣＣＤＯＵＴ２は個別の出力端子から並列に出力されるから、出力の画素レートはトータルで２ｆである。画素レートは、時間あたりの画素信号又は画素データの数を意味する。この２ｆの画素レートを、以下では通常画素レートと呼ぶ。
【００６５】
並列出力された２つの画素信号ＣＣＤＯＵＴ１及びＣＣＤＯＵＴ２は、それぞれＡ／Ｄ２２１及び２２２により通常解像度の画素データＯＤＤ及びＥＶＥＮにデジタル化された後、スイッチ２２４により駆動クロックΦ１の１周期内で通常解像度の画素データＭＵＸに直列に多重化される。
【００６６】
これにより、通常解像度の画素データＭＵＸが通常画素レートで得られる。画素データＭＵＸは、スイッチ２２５により選択され、画素データＡＦＥＯＵＴとしてＡＳＩＣ１７へ出力され、ＡＳＩＣ１７で画像処理を施される。
【００６７】
図５は、低解像度で原稿画像を処理する場合、つまり低解像度を指定する制御信号ＭＯＤＥが与えられた場合の、主要な信号のタイミングを示す図である。
【００６８】
ＴＧ２３は、制御信号ＴＣを出力することにより、画素部２１１に信号電荷を蓄積させ、蓄積された信号電荷をＣＣＤ２１２及びＣＣＤ２１３へ出力させる。このタイミングは、前述した通常解像度の場合と同一である。
【００６９】
次に、ＴＧ２３は、周波数が２ｆの駆動クロックΦ１、Φ２、ΦＲ、ΦＣＰを出力する。これにより、画素信号ＣＣＤＯＵＴ１及びＣＣＤＯＵＴ２は個別の出力端子から、トータルで４ｆの画素レートで出力される。この４ｆの画素レートを、以下では高画素レートと呼ぶ。この高画素レートは、通常画素レートの２倍である。
【００７０】
並列出力された２つの画素信号ＣＣＤＯＵＴ１及びＣＣＤＯＵＴ２は、それぞれＡ／Ｄ２２１及び２２２により通常解像度の画素データＯＤＤ及びＥＶＥＮにデジタル化された後、ＡＶＲ２２３により平均化されることによって低解像度の画素データＡＶＲに合成される。この低解像度は、通常解像度の半分である。
【００７１】
これにより、低解像度の画素データＡＶＲが通常画素レートで得られる。画素データＡＶＲは、スイッチ２２５により選択され、画素データＡＦＥＯＵＴとしてＡＳＩＣ１７へ出力され、ＡＳＩＣ１７で画像処理を施される。
【００７２】
以上説明したように、ネットワーク複合機１では、ＡＦＥ２２で、通常解像度の画素データＭＵＸと低解像度の画素データＡＶＲとが何れも統一された通常画素レートで得られるので、ＡＳＩＣ１７のデータ取り込み速度を引き上げることなく、通常解像度での処理及び低解像度での処理の何れの際にもＡＳＩＣ１７の画像処理性能を無駄なく発揮させることができる。解像度変換はＡＦＥ２２がデジタル化された画素データＯＤＤ及びＥＶＥＮに対して行うから、ＣＣＤラインセンサ２１には解像度を変換するための信号電荷を混合加算する機能を持たないＣＣＤラインセンサを用いることができる。
【００７３】
なお、ＣＣＤラインセンサ２１において一方のＣＣＤを省略し、他方のＣＣＤで全ての画素回路から得られる画素信号を転送する変形を考えることもできる。このとき、ＡＦＥ２２は次のように変形される。すなわち、ＡＦＥ２２において一方のＡ／Ｄは省略され他方のＡ／Ｄが全ての画素信号をアナログデジタル変換する。多重化のためのスイッチ２２４は省略され、Ｎ個のデータを一時的に保持するレジスタが追加される。ＡＶＲ２２３は、そのレジスタに保持されたＮ個のデータを平均化することにより画素データＡＶＲを合成することができる。このように変形された画像処理装置もまた、本発明に含まれる。
【産業上の利用可能性】
【００７４】
本発明は、原稿をカラー及びモノクロの両方で光学的に読み取る画像処理装置として、例えば、ネットワーク複合機、ファクシミリ装置、スキャナ装置などに利用することができる。
【図面の簡単な説明】
【００７５】
【図１】本発明に係るネットワーク複合機を含む通信システムの構成の一例を示す図
【図２】ネットワーク複合機のハードウェア構成を示す図
【図３】スキャナ特徴部分の機能構成を示すブロック図
【図４】通常解像度で原稿画像を処理する場合の主要な信号のタイミングを示す図
【図５】低解像度で原稿画像を処理する場合の主要な信号のタイミングを示す図
【符号の説明】
【００７６】
１、２  ネットワーク複合機
３、４  端末装置
５    ＰＳＴＮ
６    ＬＡＮ
１０    ＣＰＵ
１１    ＲＯＭ
１１ａ  制御プログラム
１２    ＲＡＭ
１３    モデム
１４    ＮＣＵ
１５    操作パネル
１６    ディスプレイ
１７    ＡＳＩＣ
１８    プリンタ
１９    ＬＡＮＩ／Ｆ
２０    スキャナ
２１    ＣＣＤラインセンサ
２２    ＡＦＥ
２３    ＴＧ
２１１    画素部
２１２、２１３  ＣＣＤ
２２１、２２２  Ａ／Ｄ
２２３    ＡＶＲ
２２４，２２５  スイッチ
【図１】
2008153857.tif 000003
【図２】
2008153857.tif 000004
【図３】
2008153857.tif 000005
【図４】
2008153857.tif 000006
【図５】
2008153857.tif 000007