(57)【要約】【課題】配置面積の縮小が容易で、かつ、不正入射光による電荷変動を防止して安定した動作を得ることができるキャパシタを提供する。【解決手段】PolyＳｉ膜製のキャパシタを有し、このキャパシタの拡散領域部の遮光およびキャパシタの容量を増加させることを目的として、PolyＳｉ膜の周囲および拡散領域にメタルを配置して、PolyＳｉ-メタル容量を付加させる。キャパシタのPolyＳｉ膜の周囲に配置されたメタル膜とPolyＳｉ膜との間の容量により、キャパシタの単位面積あたりの容量を増加させる。同時にPolyＳｉ膜を覆うようにメタル膜を配置するので、キャパシタの遮光を行うことができ、基板で光電変換した電荷によって、キャパシタで保持している電荷が変動するのを防ぐ。【選択図】図３
2008103444.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を形成した半導体基板と、前記半導体基板上に複数層の配線膜と絶縁膜を積層して形成される積層膜とを有し、
前記半導体基板の上層部に形成される拡散層と、前記拡散層上に絶縁膜を介して配置されるポリシリコン膜と、前記ポリシリコン膜上に絶縁膜を介して配置され、前記ポリシリコン膜を覆う状態で形成されたメタル膜とを含むキャパシタを有する、
ことを特徴とする固体撮像装置。
【請求項２】
前記拡散層とメタル膜がプラグを介して接続されていることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記キャパシタは前記画素から読み出された電荷を保持する電荷保持手段を構成することを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記電荷保持手段を構成するキャパシタは、各画素の信号電荷を取り出してサンプリングを行うＣＤＳ回路に設けられていることを特徴とする請求項３記載の固体撮像装置。
【請求項５】
前記メタル膜はメタル配線と一体に形成されていることを特徴とする請求項１記載の固体撮像装置。
【請求項６】
固体撮像装置を用いた撮像部と、前記撮像部を制御する制御部と、前記撮像部を操作する操作部とを有し、
前記固体撮像装置は、
複数の画素を形成した半導体基板と、前記半導体基板上に複数層の配線膜と絶縁膜を積層して形成される積層膜とを有し、
前記半導体基板の上層部に形成される拡散層と、前記拡散層上に絶縁膜を介して配置されるポリシリコン膜と、前記ポリシリコン膜上に絶縁膜を介して配置され、前記ポリシリコン膜を覆う状態で形成されたメタル膜とを含むキャパシタを有する、
ことを特徴とする撮像装置。
【請求項７】
前記拡散層とメタル膜はプラグを介して接続されていることを特徴とする請求項６記載の撮像装置。
【請求項８】
前記キャパシタは前記画素から読み出された電荷を保持する電荷保持手段を構成することを特徴とする請求項６記載の撮像装置。
【請求項９】
前記電荷保持手段を構成するキャパシタは、各画素の信号電荷を取り出してサンプリングを行うＣＤＳ回路に設けられていることを特徴とする請求項８記載の撮像装置。
【請求項１０】
前記メタル膜はメタル配線と一体に形成されていることを特徴とする請求項５記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種の被写体を撮像する固体撮像装置及び撮像装置に関し、特に画素の光電変換部で生成した信号電荷を画素信号に変換するための電荷電圧変換部を備えた固体撮像装置の構成に関する。
【背景技術】
【０００２】
近年、ＣＭＯＳイメージセンサに代表される増幅型の固体撮像装置の開発が活発化している。この増幅型固体撮像装置は、撮像部を構成する複数の画素毎に、光電変換部であるフォトダイオードと、このフォトダイオードで生成した信号電荷をＦＤ（フローティングデフュージョン）に読み出す読み出しトランジスタと、このＦＤに読み出された信号電荷を画素信号に変換して垂直信号線に出力する増幅トランジスタと、ＦＤの信号電荷をリセットするリセットトランジスタと、増幅トランジスタによる出力タイミングを選択する選択トランジスタ等を設けたものである。
【０００３】
また、この種のＣＭＯＳイメージセンサにおいて、画素列（カラム）毎に画素信号を一時的に蓄積してＣＤＳ回路により固有ノイズ除去等の処理を行う構成が実用されている（例えば特許文献１参照）。このＣＭＯＳイメージセンサでは、垂直信号線毎にキャパシタや負荷ＭＯＳトランジスタを設け、増幅トランジスタからの出力をキャパシタに順次蓄積し、後段のＣＤＳ回路に供給する。
この種のキャパシタとしては、一般にポリシリコン膜が用いられている。
【０００４】
図６及び図７は従来のポリシリコン膜製キャパシタの例を示しており、図６は断面図、図７は平面図である。
図６において、Ｓｉ基板１００の上層部にはＮ＋拡散層１０１が形成されており、その上面にゲート酸化膜１０２を介してポリシリコン膜１０３が形成されている。
また、図７において、Ｎ＋拡散層１０１とポリシリコン膜１０３は、それぞれビアプラグ（またはコンタクトプラグ）１０４、１０５を介してメタル配線１０６、１０７に接続され、これらメタル配線１０６、１０７を介して信号電荷が充放電されることにより、Ｎ＋拡散層１０１とポリシリコン膜１０３とでキャパシタが構成されている。
【特許文献１】特開２００５−３５４５６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、上述のようなＣＭＯＳイメージセンサでは、高解像度化（多画素化）と小型化の要求に伴って、画素の微細化が進んでいる。
しかし、画素の微細化を進めていくと、上述したカラム毎に設けられる負荷トランジスタ、キャパシタ、ＣＤＳ回路等の各素子の配置スペースを確保することが困難となる。すなわち、１カラムの幅は単位画素のサイズで決定されるため、画素サイズの縮小に伴ってカラムの幅が減少し、各素子を効率よく配置することが困難になっている。
特に、ポリシリコン膜を用いたキャパシタに関しては、安定したアナログ動作を確保するためには容量を下げて回路を構成することが難しい。
【０００６】
そのため、一定の容量を確保したまま、カラム幅の縮小を実現するためには、キャパシタを縦に長く配置する必要が生じてくる。加えて、イメージセンサのカラム部に配置されるキャパシタは、信号電荷のサンプル・ホールド回路として動作するものが多く、キャパシタに直接照射された光によって、キャパシタに保持している信号電荷が変動すると、画像上に線状に現れる欠陥を発生させてしまう。このため、大面積のキャパシタをメタルで遮光する必要があり、カラム回路部の設計を困難にしている。
結果として、遮光能力を維持したままキャパシタを小さく設計することが困難となっており、イメージセンサの小型化を妨げる要因の１つとなっている。
なお、ここではカラム回路に配置されたキャパシタについて説明したが、遮光を必要とするキャパシタのサイズ縮小は、カラム部に配置されるものだけではなく、その他の回路部においても同様に求められている。
【０００７】
そこで本発明は、配置面積の縮小が容易で、かつ、不正入射光による電荷変動を防止して安定した動作を得ることができるキャパシタを備えた固体撮像装置及び撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述の目的を達成するため、本発明の固体撮像装置は、複数の画素を形成した半導体基板と、前記半導体基板上に複数層の配線膜と絶縁膜を積層して形成される積層膜とを有し、前記半導体基板の上層部に形成される拡散層と、前記拡散層上に絶縁膜を介して配置されるポリシリコン膜と、前記ポリシリコン膜上に絶縁膜を介して配置され、前記ポリシリコン膜を覆う状態で形成されたメタル膜とを含むキャパシタを有することを特徴とする。
【０００９】
また本発明の撮像装置は、固体撮像装置を用いた撮像部と、前記撮像部を制御する制御部と、前記撮像部を操作する操作部とを有し、前記固体撮像装置は、複数の画素を形成した半導体基板と、前記半導体基板上に複数層の配線膜と絶縁膜を積層して形成される積層膜とを有し、前記半導体基板の上層部に形成される拡散層と、前記拡散層上に絶縁膜を介して配置されるポリシリコン膜と、前記ポリシリコン膜上に絶縁膜を介して配置され、前記ポリシリコン膜を覆う状態で形成されたメタル膜とを含むキャパシタを有することを特徴とする。
【発明の効果】
【００１０】
本発明の固体撮像装置及び撮像装置では、ポリシリコン膜とメタル膜の２重構造でキャパシタを構成したことから、従来のキャパシタに比して単位面積あたりの容量を増加させることができ、一定の容量値を維持したまま、キャパシタの面積を縮小することが可能となる。このため、キャパシタを画素信号の電荷保持手段に利用するような構成において、画素の微細化や装置の小型化に寄与できる。
また、下層のポリシリコン膜をメタル膜によって覆うように配置することにより、メタル膜によってキャパシタ部分の遮光を行うことができる。このため、半導体基板内での不正入射光による光電変換を防止でき、この不正に発生した電荷によって、キャパシタで保持している電荷が変動するのを防ぐことができる。
すなわち、本発明によれば、キャパシタ周辺における拡散領域の遮光と容量の付加を同時に実現することができ、固体撮像装置及び撮像装置に有用なキャパシタ構造を提供できる効果がある。
【発明を実施するための最良の形態】
【００１１】
本発明の実施の形態に係る固体撮像装置及び撮像装置は、PolyＳｉ膜製のキャパシタを有し、このキャパシタの拡散領域部の遮光およびキャパシタの容量を増加させることを目的として、PolyＳｉ膜及び拡散領域の上層にメタルを配置して、PolyＳｉ-メタル容量を付加させる構成のものである。
このような固体撮像装置及び撮像装置においては、キャパシタのPolyＳｉ膜の上層に配置されたメタル膜とPolyＳｉ膜との間の容量により、キャパシタの単位面積あたりの容量を増加させることができる。これにより、一定の容量値を維持したまま、キャパシタの面積を縮小することが可能となる。
また、同時にPolyＳｉ膜を覆うようにメタル膜を配置するので、キャパシタの遮光を行うことができる。これにより基板で光電変換した電荷によって、キャパシタで保持している電荷が変動するのを防ぐことができる。
【００１２】
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。
図１は本発明の実施の形態に係る固体撮像装置の構成例を示す概略図である。この固体撮像装置は、例えばＣＭＯＳイメージセンサを構成するものであって、複数の画素１を二次元マトリクス状に配置した撮像領域２と、垂直選択駆動回路３と、列信号処理部４と、水平走査回路５と、タイミングジェネレータ６と、水平信号線７に出力された信号を処理する出力処理部８とを備えた構成となっている。
撮像領域２には複数の画素１とともに、各画素１の信号を垂直方向に読み出すための複数の垂直信号線（不図示）が形成されている。
また、各画素１には、光電変換部であるフォトダイオードと、このフォトダイオードで生成した信号電荷をＦＤに読み出す読み出しトランジスタと、このＦＤに読み出された信号電荷を画素信号に変換して垂直信号線に出力する増幅トランジスタと、ＦＤの信号電荷をリセットするリセットトランジスタと、増幅トランジスタによる出力タイミングを選択する選択トランジスタ等が設けられている。
【００１３】
垂直選択駆動回路３は、撮像領域２の各画素１を一行ずつ選択して駆動するものである。撮像領域２の各画素１の信号は、一列毎に形成された垂直信号線を通して列信号処理部４に取り込まれる。列信号処理部４は、垂直信号線を通して取り込まれた各画素１の信号を処理するもので、例えば負荷ＭＯＳトランジスタとサンプルホールド・ＣＤＳ(Correlated Double Sampling)回路を用いて構成される。
サンプルホールド・ＣＤＳ回路は、画素列（カラム）毎に配線された各垂直信号線に対応して設けられ、水平走査方向に沿って並列に設けられている。そして、各垂直信号線によって出力される画素信号に基づいて、リセットレベルと信号レベルを順次サンプリングし、その差分を算出することにより、各画素間に固有に存在する特性のばらつき（リセットノイズ）を除去するＣＤＳ処理を行う。
そして、このサンプルホールド・ＣＤＳ回路では、各画素信号を電荷の形で保持する電荷保持部が通常はPolyＳｉ膜によるキャパシタで構成されるが、本実施の形態では、このキャパシタの構造を改良することにより、小面積で十分な容量の電荷を保持できるようにした。なお、ＣＤＳ回路及びキャパシタの具体的な構成例については後述する。
【００１４】
水平走査回路５は、各列の垂直信号線を通して読み出され、かつ列信号処理部４で処理された各画素１の信号を、水平方向に順に選択走査して水平信号線７に導くものである。この水平走査回路５は、例えば各列の垂直信号線に接続される複数の選択トランジスタと、当該複数の選択トランジスタを水平方向に順にオンするシフト回路とを用いて構成される。
タイミングジェネレータ６は、垂直選択駆動回路３、列信号処理部４及び水平走査回路５に対して、所定周期の基準クロックに基づいて各部の動作に必要な各種のパルス信号を供給するものである。
出力処理部８は、水平走査回路５によって水平信号線７に読み出された画素信号の出力処理を行うものである。この出力処理部８には、画素信号の増幅処理、選択処理、ＡＧＣ(Auto Gain Control)処理、Ａ／Ｄ（アナログ／デジタル）変換処理などが含まれる。
【００１５】
図２は本実施の形態に係る固体撮像装置のＣＤＳ回路の一例を示す説明図である。
このＣＤＳ回路は、図２（１）に示すように、上述した電荷保持部となるキャパシタ１１と、このキャパシタ１１の入力側に設けられるスイッチ１２と、キャパシタ１１の出力側（ＧＮＤ）に設けられるスイッチ１３とを有し、キャパシタ１１とスイッチ１３との間に出力ノードを設けたものである。
また、このようなＣＤＳ動作は大きく分けて、図２（１）に示すリセットレベルサンプリング、図２（２）に示す切り替え、及び図２（３）に示す信号レベルサンプリングから成る。
【００１６】
まず、図２（１）において、キャパシタ１１の出力側をクランプ（Ｖclmp）した状態で、画素側でリセット動作が行われた直後にスイッチ１２をオンし、この段階で垂直信号線に現れた信号電荷をキャパシタ１１にホールドし、リセットレベルＶrstを取得する。
次に、図２（２）において、スイッチ１２をオフした後、スイッチ１３をオンし、キャパシタ１１の出力側をＧＮＤに落とすことにより、リセットレベルの電荷をキャパシタにホールドした状態で、図２（３）において、画素側で転送動作が行われた時点で、再度スイッチ１２をオンし、信号レベルＶsignalを再度サンプルする。
このような動作によって、リセットレベルと信号レベルの差分（Ｖout＝Ｖrst−Ｖsignal＋Ｖclmp）を抽出し、各画素に固有のリセットノイズを除去することができる。
【００１７】
しかし、このような動作において、リセットレベルのサンプル中、あるいはＣＤＳ後の信号レベルの読み出し時に、キャパシタに保持された電荷が変動すると、ＣＤＳ処理によりノイズが発生する。
そこで本実施の形態では、キャパシタ１１に、後述するようなPolyＳｉ膜とメタル膜とを組み合わせた構造を用いることにより、ＣＤＳの電荷変動を抑制した構造を提供するものである。
【００１８】
図３及び図４は本実施の形態によるキャパシタの例を示しており、図３は断面図、図４は平面図である。
図３において、Ｓｉ基板２０の上層部にはＮ＋拡散層２１が形成されており、その上面にゲート酸化膜２２を介してポリシリコン膜２３が形成されている。
また、ポリシリコン膜２３の上には層間絶縁膜２４が形成され、この層間絶縁膜２４の上にメタル膜２５が形成されている。
このメタル膜２５は、ポリシリコン膜２３の上面を覆う状態（すなわち、ポリシリコン膜２３を上方から遮光した状態）で形成され、かつ、Ｎ＋拡散層２１にビアプラグ（またはコンタクトプラグ）２６を介して接続されており、１つのメタル膜２５によってキャパシタの電極とＮ＋拡散層２１の配線を兼用したものである。
【００１９】
また、図４において、ポリシリコン膜２３は、ビアプラグ（またはコンタクトプラグ）２７を介してメタル配線２８に接続されている。なお、このメタル配線２８の材料としては、アルミ配線や銅配線の他に、タングステン等の高融点金属配線を適宜選択できるものである。
このようなキャパシタでは、Ｎ＋拡散層２１とポリシリコン膜２３の間、及びポリシリコン膜２３とメタル膜２５の間にキャパシタが構成され、二重構造により、小面積で容量の大きいキャパシタを構成できる。
また、メタル膜２５が遮光膜として機能するため、図６に示した従来例に対して、ポリシリコン膜２３及びＮ＋拡散層２１への不正入射光を防止でき、電荷変動を抑制できる。
【００２０】
以上のように、本例で採用するキャパシタでは、従来のポリシリコン膜製のキャパシタに、ポリシリコン膜とメタル膜の間のキャパシタを付加することで、単位面積あたりの容量値を増加させることができるため、小面積で大きい容量を確保することが可能となり、固体撮像装置の画素部の微細化に有効に対応できる。
また、１つのメタル膜で容量の拡大効果と遮光効果の２つの効果を実現でき、少ないメタル面積で効果的にキャパシタの容量値を増加させることができる。特に、上述した例では、従来のメタル配線を延長した一体構造でメタル膜を設けることから、メタル配線のパターン変更だけで、従来の製造工程をほとんど変更することなく実現できる。
また、上層のメタル膜がメタル配線領域まではみ出した状態で下層のポリシリコン膜を覆う構造であるため、より確実な遮光を実現できる。
【００２１】
なお、以上の例では、列信号処理部のＣＤＳ回路に設けられるキャパシタを例に説明したが、本発明は固体撮像装置の他のキャパシタにも同様に適用できるものである。また、本発明は必ずしもＣＭＯＳイメージセンサに限定されず、他の固体撮像装置にも適用できるものである。
また、固体撮像装置は１チップ上にＣＭＯＳイメージセンサ等を構成したものに限らず、撮像部と信号処理部や光学系がまとめてパッケージ化されたモジュールであってもよい。また、カメラシステムや携帯電話器に利用される装置であってもよい。なお、本発明では、ＣＭＯＳイメージセンサの機能を単体で有する構成を固体撮像装置といい、固体撮像装置と他の要素（制御回路、操作部、表示部、さらにはデータ蓄積機能、通信機能等）と一体化された構成を撮像装置というものとする。
【００２２】
以下、本発明を適用した撮像装置の具体例を説明する。
図５は本例のＣＭＯＳイメージセンサを用いたカメラ装置の構成例を示すブロック図である。
図５において、撮像部３１０は、例えば図１に示したＣＭＯＳイメージセンサを用いて被写体の撮像を行うものであり、撮像信号をメイン基板に搭載されたシステムコントロール部３２０に出力する。
すなわち、撮像部３１０では、上述したＣＭＯＳイメージセンサの出力信号に対し、ＡＧＣ（自動利得制御）、ＯＢ（オプティカルブラック）クランプ、ＣＤＳ（相関二重サンプリング）、Ａ／Ｄ変換といった処理を行い、デジタル撮像信号を生成して出力する。
【００２３】
なお、本例では、撮像部３１０内で撮像信号をデジタル信号に変換してシステムコントロール部３２０に出力する例について示しているが、撮像部３１０からアナログ撮像信号をシステムコントロール部３２０に送り、システムコントロール部３２０側でデジタル信号に変換する構成であってもよい。
また、撮像部３１０内での具体的な制御動作や信号処理等も従来から種々の方法が提供されており、本発明の撮像装置において特に限定しないことは勿論である。
【００２４】
また、撮像光学系３００は、鏡筒内に配置されたズームレンズ３０１や絞り機構３０２等を含み、ＣＭＯＳイメージセンサの受光部に被写体像を結像させるものであり、システムコントロール部３２０の指示に基づく駆動制御部３３０の制御により、各部を機械的に駆動してオートフォーカス等の制御が行われる。
【００２５】
また、システムコントロール部３２０には、ＣＰＵ３２１、ＲＯＭ３２２、ＲＡＭ３２３、ＤＳＰ３２４、外部インターフェース３２５等が設けられている。
ＣＰＵ３２１は、ＲＯＭ３２２及びＲＡＭ３２３を用いて本カメラ装置の各部に指示を送り、システム全体の制御を行う。
ＤＳＰ３２４は、撮像部３１０からの撮像信号に対して各種の信号処理を行うことにより、所定のフォーマットによる静止画または動画の映像信号（例えばＹＵＶ信号等）を生成する。
外部インターフェース３２５には、各種エンコーダやＤ／Ａ変換器が設けられ、システムコントロール部３２０に接続される外部要素（本例では、ディスプレイ３３０、メモリ媒体３４０、操作パネル部３５０）との間で、各種制御信号やデータをやり取りする。
【００２６】
ディスプレイ３３０は、本カメラ装置に組み込まれた例えば液晶パネル等の小型表示器であり、撮像した画像を表示する。なお、このようなカメラ装置に組み込まれた小型表示器に加えて、外部の大型表示装置に画像データを伝送し、表示できる構成とすることも勿論可能である。
メモリ媒体３４０は、例えば各種メモリカード等に撮影された画像を適宜保存しておけるものであり、例えばメモリ媒体コントローラ３４１に対してメモリ媒体を交換可能なものとなっている。メモリ媒体３４０としては、各種メモリカードの他に、磁気や光を用いたディスク媒体等を用いることができる。
操作パネル部３５０は、本カメラ装置で撮影作業を行うに際し、ユーザが各種の指示を行うための入力キーを設けたものであり、ＣＰＵ３２１は、この操作パネル部３５０からの入力信号を監視し、その入力内容に基づいて各種の動作制御を実行する。
【００２７】
このようなカメラ装置に、本発明を適用することにより、固体撮像装置に設けたキャパシタ周辺における拡散領域の遮光と容量の付加を同時に実現することができ、画質の向上や装置の小型化等、高品位の撮像装置を提供できる。なお、以上の構成において、システムの構成要素となる単位デバイスや単位モジュールの組み合わせ方、セットの規模等については、製品化の実情等に基づいて適宜選択することが可能であり、本発明の撮像装置は、種々の変形を幅広く含むものとする。
【００２８】
また、本発明の固体撮像装置及び撮像装置において、撮像対象（被写体）としては、人や景色等の一般的な映像に限らず、偽札検出器や指紋検出器等の特殊な微細画像パターンの撮像にも適用できるものである。この場合の装置構成としては、図５に示した一般的なカメラ装置ではなく、さらに特殊な撮像光学系やパターン解析を含む信号処理系を含むことになり、この場合にも本発明の作用効果を十分発揮して、精密な画像検出を実現することが可能となる。
さらに、遠隔医療や防犯監視、個人認証等のように遠隔システムを構成する場合には、上述のようにネットワークと接続した通信モジュールを含む装置構成とすることも可能であり、幅広い応用が実現可能である。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施の形態に係る固体撮像装置の構成例を示す概略図である。
【図２】図１に示す固体撮像装置のＣＤＳ回路の一例を示す説明図である。
【図３】図２に示すＣＤＳ回路のキャパシタの例を示す断面図である。
【図４】図２に示すＣＤＳ回路のキャパシタの例を示す平面図である。
【図５】図１に示すＣＭＯＳイメージセンサを撮像部に用いたカメラ装置の構成例を示すブロック図である。
【図６】従来のキャパシタの例を示す断面図である。
【図７】従来のキャパシタの例を示す平面図である。
【符号の説明】
【００３０】
１……画素、２……撮像領域、３……垂直選択駆動回路、４……列信号処理部、５……
水平走査回路、６……タイミングジェネレータ、７……水平信号線、８……出力処理部、１１……キャパシタ、１２、１３……スイッチ、２０……Ｓｉ基板、２１……Ｎ＋拡散層、２２……ゲート酸化膜、２３……ポリシリコン膜、２４……層間絶縁膜、２５……メタル膜、２６、２７……ビアプラグ、２８……メタル配線。
【図１】
2008103444.tif 000003
【図２】
2008103444.tif 000004
【図３】
2008103444.tif 000005
【図４】
2008103444.tif 000006
【図５】
2008103444.tif 000007
【図６】
2008103444.tif 000008
【図７】
2008103444.tif 000009