(57)【要約】【課題】ソース・ドレインを構成するシリコンゲルマニウムの成膜方法を工夫することで、短チャネル効果の抑制と移動度の向上を両立させることを可能とする。【解決手段】半導体基板１１に絶縁ゲート型ＦＥＴを形成する半導体装置の製造方法であって、絶縁ゲート型ＦＥＴのソース・ドレイン１９、２０は、半導体基板１１のソース・ドレインが形成される領域に凹部１６を形成した後、シリコン原料ガスと、ゲルマニウム原料ガスと、エッチング成分ガスの塩化水素ガスと、搬送ガスの水素ガスとを成膜雰囲気に供給して、凹部の内面に沿って不純物を含まない第１ＳｉＧｅ層１７を形成し、各ガスをその供給量を調整しながら成膜雰囲気に導入しつつ、不純物を含む不純物原料ガスを徐々に成膜に必要な所定量まで増加させながら成膜雰囲気に供給して、凹部の第１ＳｉＧｅ層１７上に不純物を含む第２ＳｉＧｅ層１８を形成してなることを特徴とする。【選択図】図１
2008078519.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に絶縁ゲート型電界効果トランジスタを形成する半導体装置の製造方法であって、
前記絶縁ゲート型電界効果トランジスタのソース・ドレインは、
前記半導体基板のソース・ドレインが形成される領域に凹部を形成する工程と、
シリコン原料ガスと、ゲルマニウム原料ガスと、エッチング成分ガスと、搬送ガスとを成膜雰囲気に供給して、前記凹部の内面に沿って不純物を含まない第１シリコンゲルマニウム層を形成する工程と、
前記各ガスをその供給量を調整しながら前記成膜雰囲気に導入しつつ、不純物を含む不純物原料ガスを徐々に成膜に必要な所定量まで増加させながら前記成膜雰囲気に供給して、前記凹部の前記第１シリコンゲルマニウム層上に前記不純物を含む第２シリコンゲルマニウム層を形成する工程と
により形成されることを特徴とする半導体装置の製造方法。
【請求項２】
前記不純物は、ホウ素、インジウムもしくはガリウムである
ことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の両側にサイドウォール絶縁膜を形成する工程とを行った後に、
前記ゲート電極の前記サイドウォール絶縁膜を介した前記半導体基板に、前記サイドウォール絶縁膜下部に入り込むように前記凹部を形成する工程を行う
ことを特徴とする請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、トランジスタの性能向上のため、チャネルへ応力を印加し、ドレイン電流を増大させる技術の検討がなされている。応力の印加方法として、ゲート電極を形成した後に高い応力を持った膜を形成し、チャネル部に応力を印加する方法（例えば、特許文献１参照。）や、Ｐチャネル電界効果トランジスタ（以下、ＰＦＥＴと記す）のソース・ドレイン領域をエッチングし、その部分にシリコンゲルマニウム膜をエピタキシャル成長させ、チャネル部に応力を印加する技術（例えば、非特許文献１参照。）などがある。チャネルへの応力の印加は、シリコンゲルマニウム層の領域がチャネル部に近く、シリコンゲルマニウム層の体積が多いほど効果的である。
【０００３】
さらに、ソース・ドレイン領域の形成には、イオン注入を用いる形成方法が一般的であるが、シリコンゲルマニウム層をエピタキシャル成長させると同時にホウ素を添加することで、ＰＦＥＴのソース・ドレイン領域を形成する技術も検討されている。
【０００４】
その形成方法を図５の製造工程図によって説明する。
【０００５】
図５（１）に示すように、シリコン基板１１１上に素子分離領域（図示せず）を形成する。このシリコン基板１１１上に、ゲート絶縁膜１１２を形成した後、ゲート電極１１３を形成する。ゲート電極１１３の上部にはシリコンゲルマニウムの成長を阻止するためのシリコン窒化膜のハードマスク１１４を形成しておく。
【０００６】
その後、図５（２）に示すように、サイドウォールを形成するために、例えばシリコン窒化膜１２１を形成する。それをエッチバックすることで、図５（３）に示すように、ゲート電極１１３の側壁部にシリコン窒化膜１２１からなるサイドウォール１１５を形成する。
【０００７】
さらに、図５（４）に示すように、エピタキシャル成長を行うＰＦＥＴのソース・ドレイン領域となるシリコン基板１１１を数十ｎｍの深さにエッチングし、凹部１１６を形成する。
【０００８】
その後、図５（５）に示すように、上記凹部１１６内の自然酸化膜を、例えば希フッ酸処理で除去し、上記凹部１１６内に、ホウ素を含むシリコンゲルマニウム層１１７を成長させる。このようなプロセスが一般的である。
【０００９】
上記説明した従来技術では、図６に示すように、ソース・ドレイン領域にホウ素を添加したシリコンゲルマニウム層１１７をエピタキシャル成長させる場合、トランジスタのチャネル領域に近いほど、シリコンゲルマニウム層１１７によるストレス印加効率は高まる。しかし、シリコンゲルマニウム層１１７にはホウ素（Ｂ）が添加されているため、後工程でかかる熱処理、熱工程によりシリコンゲルマニウム層１１７中のホウ素がシリコン基板１１１中に拡散し、ホウ素の拡散領域１１８がチャネル領域に近づき、短チャネル効果の劣化を引き起こす。この劣化を防止するには、ホウ素を添加したシリコンゲルマニウム層１１７とチャネルの距離を離す構造をとることで防止は可能であるが、チャネルにかかるストレスは弱まり、十分な移動度が得られなくなるという問題が発生する。
【００１０】
この対策として、ホウ素ドープトシリコンゲルマニウム／ノンドープシリコンゲルマニウム積層構造が検討されている。しかし、通常用いられているシリコンゲルマニウム形成条件では成長速度の面方位依存性が大きい。このため、図７の断面ＳＥＭ写真に示すように、（１１１）面が露出している凹部の側壁１１６Ｓからのシリコンゲルマニウム成長速度が遅く、凹部の底面１１６Ｂ、すなわち（１００）面からの成長速度が速くなる。このため、ショートチャネル効果の抑制に必要なエクステンション領域１２１側部のノンドープシリコンゲルマニウム層１３１を十分な厚さに形成することができない。また、シリコン基板１１１に形成した凹部の底面１１６Ｂのノンドープシリコンゲルマニウム層１３１が厚膜化した場合は、Ｐ／Ｎ接合がシリコンゲルマニウム層中に形成されるため、接合リークが増大するという課題も発生する。
【００１１】
このため、シリコンゲルマニウム層の形成は１層目と２層目とで別条件とする必要がある。プロセス条件を切り替えて連続成膜する場合、図８に示すように、通常は、１層目のシリコンゲルマニウム（ＳｉＧｅ）層を形成するプロセスガスの供給を、プロセスラインから一旦ベントラインに切り換え、その間、プロセスラインへは、水素（Ｈ2）ガスのパージを行う、プロセス条件の安定化ステップを適用する。そして、２層目のシリコンゲルマニウム（ＳｉＧｅ）層を形成する条件にガス条件を変更した後、再びプロセスラインに成膜に必要なガスの供給を行う。しかしながら、水素（Ｈ2）パージ時に、１層目シリコンゲルマニウム層表面にゲルマニウムの偏析が発生すること、２層目のシリコンゲルマニウム層の成長初期に、塩化水素（ＨＣｌ）による１層目のシリコンゲルマニウム層表面がダメージを受けることにより、図９に示すように、１層目のシリコンゲルマニウム層上に２層目のシリコンゲルマニウム層を積層した時に、積層したシリコンゲルマニウム層のモホロジが悪化する問題があった。
【００１２】
また、１層目シリコンゲルマニウムへの塩化水素（ＨＣｌ）エッチングダメージを抑制するために、図１０に示すように、２層目のシリコンゲルマニウム形成初期の塩化水素（ＨＣｌ）流量を低減した場合は、塩化水素（ＨＣｌ）の少流量領域でジボラン（Ｂ2Ｈ6）流量に対するホウ素添加濃度の感度が上がって高濃度化する。その結果、図１１に示すように、２層目のシリコンゲルマニウムのモホロジが悪化するという課題があった。
【００１３】
【特許文献１】再公表特許ＷＯ２００２／０４３１５１号公報
【非特許文献１】T.Ghani,他著  「A 90nm High Volume Manufacturing Logic Technology Featuring Novel 45nm Gate length Strained Silicon CMOS Transistors」２００３  ＩＥＥＥ  ＩＥＤＭ（International Electron Devices Meeting）  ２００３年
【発明の開示】
【発明が解決しようとする課題】
【００１４】
解決しようとする問題点は、ソース・ドレインをシリコンゲルマニウムで形成する際、チャネル領域に接近させてソース・ドレインを形成すると、ソース・ドレイン中の不純物がチャネル領域側に拡散することにより短チャネル効果が発生し、短チャネル効果を抑制するためにチャネル領域から離してソース・ドレインを形成すると、シリコンゲルマニウムの応力を効果的にチャネル領域に印加されず、移動度の向上が困難になる。このように、短チャネル効果の抑制と移動度の向上を両立させることが困難な点である。
【００１５】
本発明は、ソース・ドレインを構成するシリコンゲルマニウムの成膜方法を工夫することで、短チャネル効果の抑制と移動度の向上を両立させることを可能にすることを課題とする。
【課題を解決するための手段】
【００１６】
請求項１に係る本発明は、半導体基板に絶縁ゲート型電界効果トランジスタを形成する半導体装置の製造方法であって、前記絶縁ゲート型電界効果トランジスタのソース・ドレインは、前記半導体基板のソース・ドレインが形成される領域に凹部を形成する工程と、シリコン原料ガスと、ゲルマニウム原料ガスと、エッチング成分ガスと、搬送ガスとを成膜雰囲気に供給して、前記凹部の内面に沿って不純物を含まない第１シリコンゲルマニウム層を形成する工程と、前記各ガスをその供給量を調整しながら前記成膜雰囲気に導入しつつ、不純物を含む不純物原料ガスを徐々に成膜に必要な所定量まで増加させながら前記成膜雰囲気に供給して、前記凹部の前記第１シリコンゲルマニウム層上に前記不純物を含む第２シリコンゲルマニウム層を形成する工程とにより形成されることを特徴とする。
【００１７】
請求項１に係る本発明では、不純物を含まない第１シリコンゲルマニウム層を形成する各ガスをその供給量を調整しながら前記成膜雰囲気に導入しつつ、不純物を含む不純物原料ガスを徐々に成膜に必要な所定量まで増加させながら前記成膜雰囲気に供給して不純物を含む第２シリコンゲルマニウム層を形成することから、不純物を含まない第１シリコンゲルマニウム層のプロセス条件において、高圧化、シリコン原料ガスの大流量化が可能になるので、不純物を含まない第１シリコンゲルマニウム層の成長速度の面方位依存が緩和され、凹部表面に不純物を含まない第１シリコンゲルマニウム層がコンフォーマルに成長するようになる。また、不純物を含む第２シリコンゲルマニウム層を形成する成膜条件に切り替える際、通常行われていた水素（Ｈ2）パージを省略して、１層目となる不純物を含まない第１シリコンゲルマニウム層の偏析、エッチング成分ガスによる表面のエッチングダメージの抑制、また２層目となる不純物を含む第２シリコンゲルマニウム層の成膜初期における不純物の高濃度化を抑制して、良好な積層シリコンゲルマニウムが形成される。
【発明の効果】
【００１８】
請求項１に係る本発明によれば、不純物を含まない第１シリコンゲルマニウム層を形成したことで短チャネル効果を劣化させることなく、第１、第２シリコンゲルマニウム層からなるシリコンゲルマニウム層をトランジスタのチャネル領域に近づけることができるので、シリコンゲルマニウム層の応力を効率的にチャネル部へ印加させることが可能になり、トランジスタの移動度の向上が実現できるという利点がある。
【発明を実施するための最良の形態】
【００１９】
本発明の半導体装置の製造方法に係る一実施の形態（第１実施例）を、図１の製造工程断面図および図２のプロセスシーケンス図によって説明する。
【００２０】
図１（１）に示すように、半導体基板１１にトランジスタ形成領域を分離する素子分離領域（図示せず）を形成する。素子分離領域は、例えばＳＴＩ（Shallow Trench Isolation）技術によって形成される。上記半導体基板１１には、例えばシリコン基板を用い、またはシリコン層が形成されたＳＯＩ（Silicon on insulator）基板を用いてもよい。
【００２１】
上記半導体基板１１上に、ゲート絶縁膜１２を形成した後、ゲート電極１３を形成する。ゲート絶縁膜１２は、例えば窒化酸化シリコン膜、酸化シリコン膜、ハフニウムやアルミニウムを含んだ金属酸化膜等の通常のゲート絶縁膜に用いる絶縁膜材料で形成される。また、ゲート電極１３は、例えば、ポリシリコン、金属材料を含んだ電極等の通常のゲート電極材料で形成される。ゲート電極１３の上部にはシリコンゲルマニウムの成長を阻止するためのハードマスク１４を形成しておく。このハードマスク１４は、例えば窒化シリコン膜で形成される。
【００２２】
次に、図１（２）に示すように、サイドウォールを形成するためのサイドウォール形成膜２１を、上記ゲート電極１３側を被覆するように形成する。このサイドウォール形成膜２１には、例えば窒化シリコン膜、酸化シリコン膜、またはその積層構造を用いる。
【００２３】
続いて図１（３）に示すように、そのサイドウォール形成膜２１をエッチバックして、ゲート電極１３の側壁部にサイドウォール１５を形成する。上記エッチバックでは、例えば異方性のドライエッチングにより行うことができる。また、上記サイドウォール１５は、例えば４０ｎｍ程度の幅に形成される。
【００２４】
次に、図１（４）に示すように、上記ゲート電極１３の両側における半導体基板１１に、上記サイドウォール１５を介して、ソース・ドレインが形成される凹部１６を形成する。この凹部１６は、上記半導体基板１１を例えば８０ｎｍの深さにエッチングして形成される。この凹部１６の深さは、８０ｎｍに限定されることはなく、チャネル領域に応力を印加するに適した深さに決定される。また、このときのエッチングは、サイドウォール１５下の半導体基板１１もエッチングされるような条件とする。このように、凹部１６をサイドウォール絶縁膜１５下部に達するように形成することで、後の工程で形成されるシリコンゲルマニウム層がチャネル領域により近づけるようになり、そのシリコンゲルマニウム層の応力をチャネル領域に印加し易くなる。
【００２５】
その後、図１（５）および図２に示すように、自然酸化膜（図示せず）を、例えば希フッ酸処理で除去し、不純物を含まない第１シリコンゲルマニウム（第１ＳｉＧｅ）層１７をエピタキシャル成長させる。この第１ＳｉＧｅ層１７は、凹部１６内面に対してコンフォーマルに成長される。このときの成膜条件は、一例として、チャンバ容積が５Ｌ−２０Ｌのエピタキシャル成長装置を用いる。処理温度（基板温度）を６５０℃〜７５０℃、成長雰囲気の圧力を６．７ｋＰａ〜１３．３ｋＰａに設定する。また、シリコン原料ガスに例えばジクロロシラン（ＳｉＣｌ2Ｈ2：ＤＣＳ）を用い、その供給流量を例えば８０ｃｍ3／ｍｉｎ〜２００ｃｍ3／ｍｉｎに設定し、ゲルマニウム原料ガスに例えば１．５％水素（Ｈ2）希釈のゲルマン（ＧｅＨ4）を用い、その供給流量を例えば１０ｃｍ3／ｍｉｎ〜５０（ｃｍ3／ｍｉｎ）に設定する。さらに、エッチング成分ガスに例えば塩化水素（ＨＣｌ）を用い、その供給流量を例えば５０ｃｍ3／ｍｉｎ〜２００（ｃｍ3／ｍｉｎ）に設定し、搬送ガスに例えば水素（Ｈ2）を用い、その供給流量を例えば１０Ｌ／ｍｉｎ〜５０Ｌ／ｍｉｎに設定する。上記条件にてエピタキシャル成長を行い、第１ＳｉＧｅ層１７を１ｎｍ〜３０ｎｍの膜厚に成膜した。
【００２６】
次に、第１ＳｉＧｅ層１７の成膜条件から不純物を含む第２シリコンゲルマニウム（第２ＳｉＧｅ）層の成膜条件に切り替える。その際、従来技術では、プロセスガスをベント側へ切り替える時に、水素（Ｈ2）パージを行う工程を行っていたが、本実施例では、この水素パージ工程を省略する。したがって、図２に示すように、シリコン原料ガスと、ゲルマニウム原料ガスと、エッチング成分ガスと、搬送ガスの各ガスをその供給量を調整しながら成膜雰囲気に導入しつつ、不純物を含む不純物原料ガスを徐々に成膜に必要な所定量まで増加させながら成膜雰囲気に供給する。これにより、図１（６）および図３に示すように、１層目の第１ＳｉＧｅ層１７に偏析が発生せず、その表面の塩化水素（ＨＣｌ）ガスによるエッチングダメージが抑制され、また２層目となる不純物を含む第２ＳｉＧｅ１８の成膜初期において、不純物の高濃度化が抑制された、第１ＳｉＧｅ層１７と第２ＳｉＧｅ１８とからなる積層ＳｉＧｅ層を形成することができる。
【００２７】
ここで、第２ＳｉＧｅ層１８の成膜条件の一例を説明する。第２ＳｉＧｅ層１８の成膜では、第１ＳｉＧｅ層１７よりも成膜雰囲気の圧力を低圧化し、シリコン原料ガスのＤＣＳの流量を減少させることにより、不純物を含む第２ＳｉＧｅ層１８を形成する。この不純物には、例えばホウ素（Ｂ）を用いた。その濃度は、例えば１×１０19ａｔｏｍｓ／ｃｍ3〜５×１０20ａｔｏｍｓ／ｃｍ3の範囲とし、その膜厚は５０ｎｍ〜１００ｎｍとする。
【００２８】
第２ＳｉＧｅ層１８の具体的な成膜条件は、一例として、チャンバ容積が５Ｌ−２０Ｌのエピタキシャル成長装置を用いる。処理温度（基板温度）を６５０℃〜７５０℃、成長雰囲気の圧力を１．３３ｋＰａ〜６．７ｋＰａに設定する。また、シリコン原料ガスに例えばジクロロシラン（ＳｉＣｌ2Ｈ2：ＤＣＳ）を用い、その供給流量を例えば１０ｃｍ3／ｍｉｎ〜８０ｃｍ3／ｍｉｎに設定し、ゲルマニウム原料ガスに例えば１．５％水素（Ｈ2）希釈のゲルマン（ＧｅＨ4）を用い、その供給流量を例えば５０ｃｍ3／ｍｉｎ〜１００（ｃｍ3／ｍｉｎ）に設定する。さらに、エッチング成分ガスに例えば塩化水素（ＨＣｌ）を用い、その供給流量を例えば１０ｃｍ3／ｍｉｎ〜５０（ｃｍ3／ｍｉｎ）に設定し、不純物原料ガスに例えば１００ｐｐｍ水素（Ｈ2）希釈のジボラン（Ｂ2Ｈ6）を用い、その供給流量を例えば５０ｃｍ3／ｍｉｎ〜３００（ｃｍ3／ｍｉｎ）に設定し、搬送ガスに例えば水素（Ｈ2）を用い、その供給流量を例えば１０Ｌ／ｍｉｎ〜５０Ｌ／ｍｉｎに設定する。上記条件にてエピタキシャル成長を行い、第２ＳｉＧｅ層１８を５０ｎｍ〜１００ｎｍの膜厚に成膜した。
【００２９】
このようにして、第１ＳｉＧｅ層１７および第２ＳｉＧｅ層１８とからなるソース・ドレイン１９が形成される。
【００３０】
その後、図示はしないが、例えば、ゲート電極１３、ソース・ドレイン１９等を被覆する層間絶縁膜を形成した後、層間絶縁膜にゲート電極１３、ソース・ドレイン１９等の取り出し電極および配線を形成するという、従来と同様な後工程を行い、電界効果トランジスタからなる半導体装置１を形成する。
【００３１】
これにより、図４に示すように、不純物の拡散領域５１が第１シリコンゲルマニウム層１７よりわずかに半導体基板１１側に、しみ出すことがあっても、半導体基板１１にしみ出した不純物の拡散領域５１の濃度は低い。したがって、高濃度の不純物の拡散領域は第２シリコンゲルマニウム層１８にあり、トランジスタのチャネル領域近傍には高濃度の不純物（例えばホウ素（Ｂ））領域は存在しない。よって、後に熱工程によるホウ素（Ｂ）の拡散が発生しても、短チャネル効果特性の劣化が抑えられる。
【００３２】
上記実施例では、不純物を含まない第１シリコンゲルマニウム層１７を形成する各ガスをその供給量を調整しながら成膜雰囲気に導入しつつ、不純物を含む不純物原料ガスを徐々に成膜に必要な所定量まで増加させながら成膜雰囲気に供給して不純物を含む第２シリコンゲルマニウム層１８を形成することから、不純物を含まない第１シリコンゲルマニウム層１７のプロセス条件において、高圧化、シリコン原料ガスの大流量化が可能になるので、不純物を含まない第１シリコンゲルマニウム層１７の成長速度の面方位依存が緩和され、凹部１６表面に不純物を含まない第１シリコンゲルマニウム層１７がコンフォーマルに成長するようになる。また、不純物を含む第２シリコンゲルマニウム層１８を形成する成膜条件に切り替える際、通常行われていた水素（Ｈ2）パージを省略して、１層目となる不純物を含まない第１シリコンゲルマニウム層１７の偏析、エッチング成分ガスによる表面のエッチングダメージの抑制、また２層目となる不純物を含む第２シリコンゲルマニウム層１８の成膜初期における不純物の高濃度化を抑制して、良好な積層シリコンゲルマニウムが形成される。
【００３３】
また、不純物を含む不純物原料ガスを徐々に成膜に必要な所定量まで増加させながら成膜雰囲気に供給して不純物を含む第２シリコンゲルマニウム層１８を形成することから、第２シリコンゲルマニウム層１８の第１シリコンゲルマニウム層１７側は、不純物濃度が薄い状態に形成される。この点からも、第２シリコンゲルマニウム層１８中の不純物が半導体基板１１側に拡散するのが抑制される。また、成膜半ばでは、所定の不純物濃度となるように不純物原料ガスが供給されることから、第２シリコンゲルマニウム層１８は所望の不純物濃度が得られるようになる。
【００３４】
よって、不純物を含まない第１シリコンゲルマニウム層１７を形成したことで短チャネル効果を劣化させることなく、第１、第２シリコンゲルマニウム層１７、１８からなるシリコンゲルマニウム層をトランジスタのチャネル領域に近づけることができるので、シリコンゲルマニウム層の応力を効率的にチャネル領域へ印加させることが可能になり、トランジスタの移動度の向上が実現できるという利点がある。
【００３５】
また、第２実施例として、上記第２ＳｉＧｅ層１８に添加される不純物のホウ素（Ｂ）の代わりに、例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）を用いることができる。この場合、不純物原料ガスとして、例えばガリウム原料ガスでは、トリエチルガリウム（Ｇａ（Ｃ2Ｈ5）3）、トリメチルガリウム（Ｇａ（ＣＨ3）3）、トリエチルインジウム（Ｉｎ（Ｃ2Ｈ5）3）等を、例えばインジウム原料ガスでは、トリメチルインジウム（Ｉｎ（ＣＨ3）3）をジボラン（Ｂ2Ｈ6）の代わりに用いることで、前記同様の効果が得られる。
【００３６】
上記各実施例では、凹部１６に形成される第１シリコンゲルマニウム層１７は、凹部１６の側壁および底面の結晶方位が、（１００）面、（１１０）面、（１１１）面のいずれであっても、コンフォーマルに形成することができるので、凹部１６の側壁および底面の結晶方位によらず、上記説明したのと同様の効果が得られる。
【００３７】
また、エピタキシャル成長装置のチャンバが例えば相似形状で同材質のチャンバの場合で、異なった容積のチャンバによって、例えば上記第１、２シリコンゲルマニウム層を成膜する場合、チャンバ内へ導入するガス流量を、チャンバ容積とガス流量の体積比を一定にし、上記説明した各ガスの混合比とすることにより、異なったチャンバ容積のチャンバにて成膜することもできる。
【図面の簡単な説明】
【００３８】
【図１】本発明の半導体装置の製造方法に係る一実施の形態（第１実施例）を示した製造工程断面図である。
【図２】本発明の製造方法に係るプロセスシーケンス図である。
【図３】本発明の製造方法により形成した第２シリコンゲルマニウム層の電子顕微鏡写真である。
【図４】本発明の効果を説明する概略構成断面図である。
【図５】従来の半導体装置の製造方法に係る一実施の形態（第１実施例）を示した製造工程断面図図である。
【図６】従来技術の問題点である不純物拡散を示す概略構成断面図である。
【図７】シリコンゲルマニウム成長の結晶方位依存性を示す電子顕微鏡写真である。
【図８】従来の製造方法に係るプロセスシーケンス図である。
【図９】従来技術によるモホロジーの悪化状態を示した電子顕微鏡写真である。
【図１０】従来の製造方法に係るプロセスシーケンス図である。
【図１１】従来技術によるモホロジーの悪化状態を示した電子顕微鏡写真である。
【符号の説明】
【００３９】
１…半導体装置、１１…半導体基板、１６…凹部、１７…第１シリコンゲルマニウム層、１８…第２シリコンゲルマニウム層、１９…ソース・ドレイン
【図１】
2008078519.tif 000003
【図２】
2008078519.tif 000004
【図４】
2008078519.tif 000005
【図５】
2008078519.tif 000006
【図６】
2008078519.tif 000007
【図８】
2008078519.tif 000008
【図１０】
2008078519.tif 000009
【図３】
2008078519.tif 000010
【図７】
2008078519.tif 000011
【図９】
2008078519.tif 000012
【図１１】
2008078519.tif 000013