(57)【要約】【課題】インダクタンスの低減と配線低抵抗化が図られる電力制御用半導体装置を提供する。【解決手段】電力制御用半導体装置１では、半導体素子５の表面に電気的に接続されるフレーム７は、フレーム本体８と突出部９を備えて構成される。フレーム本体８には、半導体素子５を駆動させるための所定の電気回路が形成されて、所定の厚みｔ0を有している。突出部９がはんだ６によって半導体素子５の表面に接合されている。その突出部９は、絞り加工によりフレーム本体７と一体的に形成され、その厚みｔ1は、フレーム本体７の厚みｔ0よりも薄くされる。【選択図】図２
2008041743.tif 000002
【特許請求の範囲】
【請求項１】
ヒートスプレッダと、
前記ヒートスプレッダの上に第１はんだを介在させて配設された、電力を制御するための半導体素子と、
前記半導体素子と電気的に接続され、前記半導体素子を駆動させるための所定の電気回路が形成されたフレームと
を有し、
前記フレームは、
フレーム本体と、
前記フレーム本体の厚みよりも薄い部分を含んで前記フレーム本体と一体的に形成され、前記半導体素子の表面に第２はんだにより接合される突出部と
を備えた、電力制御用半導体装置。
【請求項２】
前記突出部の先端部分に開口部が設けられた、請求項１記載の電力制御用半導体装置。
【請求項３】
前記開口部は前記突出部の先端部分が解放端となる態様で形成された、請求項２記載の電力制御用半導体装置。
【請求項４】
前記突出部における前記半導体素子側に位置する先端部分は、先端に向うにしたがって徐々に細くなる先細り形状とされた、請求項１記載の電力制御用半導体装置。
【請求項５】
前記フレームは、前記半導体素子の表面に接合される所定の領域に対し、前記突出部として複数の突出部によって接合された、請求項１〜４のいずれかに記載の電力制御用半導体装置。
【請求項６】
前記半導体素子の表面は複数の領域に分割され、
前記複数の突出部は、それぞれ対応する分割された領域に接合された、請求項５記載の電力制御用半導体装置。
【請求項７】
前記突出部は、前記フレーム本体の厚みよりも薄い厚みをもって前記突出部の全体にわたって一様に形成された、請求項１記載の電力制御用半導体装置。
【請求項８】
前記突出部は
前記半導体素子に接合される平板部と、
前記平板部と前記フレーム本体と繋ぐ側板部と
を含み、
前記側板部の厚みは前記平板部の厚みよりも薄くされた、請求項１記載の電力制御用半導体装置。
【請求項９】
前記突出部には、前記フレーム本体から前記半導体素子の側に向って階段状に細くなるように段差部が設けられた、請求項１〜８のいずれかに記載の電力制御用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力制御用半導体装置に関し、特に、電力を制御する半導体素子とフレームとを備えた電力制御用半導体装置に関するものである。
【背景技術】
【０００２】
電力制御用半導体装置の一つとして、電力を制御する半導体素子を射出成形により封止したいわゆるトランスファー型の電力制御用半導体装置がある。この種の電力制御用半導体装置は、電力を制御する半導体素子と、その半導体素子を駆動させるための電気回路が形成されたフレームとを備えて構成される。半導体素子とフレームとは、半導体装置に作用する熱ストレスを抑えるためにフレームとは別部材のダイレクトリードを介して接合されている。なお、半導体素子と電極との接続構造を開示した文献として、たとえば特許文献１〜３がある。
【特許文献１】特開平０５−３１５４９０号公報
【特許文献２】特開２０００−２３６０５６号公報
【特許文献３】特開２００３−３１８３４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の電力制御用半導体装置では次のような問題点があった。上述したように、トランスファー型の電力制御用半導体装置では、半導体素子とフレームとが別部材のダイレクトリードを介して電気的に接続されている。そのために、半導体素子が載置されるヒートスプレッダとフレームとの間の距離の影響を受けてインダクタンスが大きくなったり、配線抵抗も高くなりやすい傾向にあった。また、そのような付加的なダイレクトリードが部品として必要とされ、また、組立て工数の削減を阻害していた。
【０００４】
本発明は上記問題点を解決するためになされたものであり、その目的は、インダクタンスの低減と配線低抵抗化が図られる電力制御用半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
本発明に係る電力制御用半導体装置は、ヒートスプレッダと電力を制御するための半導体素子とフレームとを有している。半導体素子はヒートスプレッダの上に第１はんだを介在させて配設されている。フレームは半導体素子と電気的に接続され、半導体素子を駆動させるための所定の電気回路が形成されている。そのフレームは、フレーム本体と突出部とを備えている。突出部はフレーム本体の厚みよりも薄い部分を含んでフレーム本体と一体的に形成され、半導体素子の表面に第２はんだにより接合されている。
【発明の効果】
【０００６】
本発明に係る電力制御用半導体装置によれば、フレーム本体に一体的に形成される突出部が半導体素子の表面に接合される。これにより、メインフレームが別部材を介して半導体素子の表面に接続される場合と比べて、そのような別部材の取付け精度に起因するフレーム本体と半導体素子との間隔のばらつき等がなくなるとともにその間隔が狭めらて、インダクタンスの低減を図ることができる。また、フレーム本体と半導体素子との間に付加的な部材が介在しないことで、配線抵抗の低抵抗化も図ることができる。また、突出部は、フレーム本体の厚みよりも薄く形成されていることで熱ストレスを吸収しやすくなって、熱ストレスによって半導体素子の表面の接続部分が損傷を受けるのを抑制することができる。
【発明を実施するための最良の形態】
【０００７】
実施の形態１
本発明の実施の形態１に係る電力制御用半導体装置について説明する。図１および図２に示すように、この電力制御用半導体装置１では、ヒートスプレッダ２の一方の主表面上に、電力を制御するための半導体素子５がはんだ（第１はんだ）４によって接合されている。そのヒートスプレッダ２の他方の主表面は絶縁シート３によって被覆されている。
【０００８】
半導体素子５における所定の領域の表面に、フレーム７が電気的に接続されている。フレーム７はフレーム本体８と突出部９を備えて構成される。フレーム本体８には、半導体素子５を駆動させるための所定の電気回路（図示せず）が形成されている。フレーム本体８は所定の厚みｔ0を有している。突出部９はフレーム本体８から半導体素子５の側に向って突出している。その突出部９は、フレーム本体７にたとえば絞り加工を施すことによりフレーム本体７と一体的に形成されている。
【０００９】
突出部９をフレーム本体７に絞り加工を施すことによって形成することで、突出部９の厚みｔ1は、フレーム本体７の厚みｔ0よりも薄くされる。突出部９の厚みｔ1は、半導体素子５の厚みとほぼ同じ厚みにすることが望ましく、たとえば、フレーム本体８の厚みｔ0を約０．７ｍｍとすると、突出部９の厚みｔ1は約０．２５ｍｍとされる。その突出部９がはんだ（第２はんだ）６によって半導体素子５の表面に接合されている。突出部９の高さＨは、約０．７ｍｍとされる。なお、図２を含め各断面図では、突出部９の構造をわかりやすく図示するために縦方向が拡大されて示されている。
【００１０】
この電力制御用半導体装置１では、一つの半導体素子５に対し４つの突出部９が所定の領域の表面に接合されている。本発明の実施の形態に係る電力制御用半導体装置１は上記のように構成される。
【００１１】
次に、比較例に係る電力制御用半導体装置について説明する。図３〜図５に示すように、比較例に係る電力制御用半導体装置１０１では、ヒートスプレッダ１０２の一方の主表面上に、電力を制御するための半導体素子１０５がはんだ１０４によって接合されている。その半導体素子１０５に対し、これを駆動させるための電気回路が形成されたメインフレーム１０７が電気的に接続されている。メインフレーム１０７にはダイレクトリード１１０が装着され、そのダイレクトリード１１０がはんだ１０５によって半導体素子１０５の表面に接合されている。
【００１２】
このように、比較例に係る電力制御用半導体装置１０１では、半導体素子１０５とメインフレーム１０７とは、半導体素子１０５に作用する熱ストレスを抑えるために、メインフレーム１０７とは別部材のダイレクトリード１１０を介して電気的に接続されている。そのため、たとえばダイレクトリード１１０をメインフレーム１０７に取付ける際の取付け精度のばらつき等に起因して、半導体素子１０５とメインフレーム１０７との間隔が変動し、インダクタンスが大きくなる傾向があった。また、メインフレーム１０７とは別部材のダイレクトリード１１０が半導体素子１０５との間に介在することで、配線抵抗が大きくなる傾向があった。さらには、ダイレクトリード１１０という付加的な部品が必要とされて、部品点数が増えるとともに、組立て工数も増えて生産コストの削減を阻害する要因となっていた。
【００１３】
これに対して、上述した実施の形態１に係る電力制御用半導体装置１では、フレーム本体８に一体的に形成される突出部９が半導体素子５の表面に接合される。これにより、メインフレーム１０７がメインフレーム１０７とは別部材のダイレクトリード１１０を介して半導体素子１０５の表面に接続された比較例に係る電力制御用半導体装置１０１と比べて、そのようなダイレクトリードの取付け精度に起因するフレーム本体８と半導体素子５との間隔のばらつき等がなくなるとともにその間隔が狭めらて、インダクタンスの低減を図ることができる。また、フレーム本体８と半導体素子５との間に付加的な部材が介在しないことで、配線抵抗の低抵抗化も図ることができる。
【００１４】
ここで、そのインダクタンスについて簡単に説明する。電力制御用半導体装置１が動作しているときには、半導体素子５がオンオフを繰り返してスイッチング動作が行なわれており、回路内の電流の向きが常に変化する。そのスイッチング時には、図６に示すように、サージ電圧が発生する。電力制御用半導体装置１の性能として、そのサージ電圧２０を押えることが重要とされる。
【００１５】
サージ電圧Ｖと電力制御用半導体装置１内のインダクタンスＬには、Ｖ＝Ｌ・ｄｉ／ｄｔの関係があり、電力制御用半導体装置１内のインダクタンスＬを低減することによってサージ電圧を低減することが可能になる。電力制御用半導体装置１におけるフレーム７とヒートスプレッダ２との間の距離ｈとインダクタンスとの間には、図７に示すような関係があり、距離ｈが短くなるとインダクタンスは小さくなる傾向にある。
【００１６】
図８に示すように、本電力制御用半導体装置１を流れる電流３０においては、フレーム７を流れる電流３０の向きとヒートスプレッダ２を流れる電流３０の向きとは互いに反対向きになるように構成される。両者の電流３０の向きが互いに反対向きになることで、フレーム７を流れる電流３０によって発生する磁束と、ヒートスプレッダ２を流れる電流３０によって発生する磁束とが互いに打ち消しあってインダクタンスが低減される。
【００１７】
そして、本電力制御用半導体装置１では、上述したようにフレーム７と半導体素子５との間の距離をより縮めることができることで、フレーム７とヒートスプレッダ２との距離ｈをさらに縮めることができる。これにより、両者を流れる電流によって生じる磁束がより効果的に打ち消しあって、インダクタンスをさらに低減することができる。
【００１８】
また、上述した電力制御用半導体装置１では、突出部９は、フレーム本体８に絞り加工を施すことによりフレーム本体８の厚みｔ0よりも薄く（ｔ1）形成されていることで熱ストレスを吸収しやすくなって、熱ストレスによって半導体素子５の表面の接続部分（電極部材）が損傷を受けるのを抑制することができる。この熱ストレスは、たとえば銅から形成されるフレーム７とシリコンを主成分とする半導体素子５とで線膨張係数が異なることに起因する。フレーム７の突出部９の厚みが厚いと線膨張係数が大きく、線膨張係数の比較的小さい半導体素子５との線膨張係数の差が大きくなって熱ストレス（歪）が大きくなる。一方、突出部９の厚みを薄くすると線膨張係数が小さくなって半導体素子５の線膨張係数の値に近づき、熱ストレスを小さくすることができる。
【００１９】
そして、上述した電力制御用半導体装置１では、比較例に係る電力制御用半導体装置１０１と比べて、付加的なダイレクトリード１１０が不要とされる。これにより、電力制御用半導体装置１の部品点数の削減と組立て工数の削減を図ることができて、生産コストを低減することができる。
【００２０】
実施の形態２
次に、実施の形態２に係る電力制御用半導体装置について説明する。図９および図１０に示すように、この電力制御用半導体装置１では、フレーム本体８に絞り加工を施すことによって一体的に形成される突出部９に開口部１０が設けられて、突出部９の先端部分９ａが解放端とされている。その解放端とされた先端部分９ａが、はんだ６によって半導体素子５の表面に接合されている。なお、これ以外の構成については、図１および図２に示す電力制御用半導体装置１と同様なので、同一部材には同一符号を付しその説明を省略する。
【００２１】
上述した電力制御用半導体装置１では、実施の形態１において述べた効果に加えて次のような効果が得られる。すなわち、フレーム７の突出部９に開口部１０を設けることによって先端部分９ａが解放端とされ、その解放端とされた先端部分９ａがはんだ６によって半導体素子５の表面に接合されることで、先端部分９ａとはんだ６との接合部分に作用する歪（熱ストレス）を容易に吸収することができる。その結果、電力制御用半導体装置１の信頼性を向上させることができるとともにその寿命も延ばすことができる。なお、開口部１０としては、突出部９の先端部分９ａがフレーム本体８に対して解放端となるような態様の開口部であれば、特に開口形状等は限定されない。
【００２２】
変形例
突出部の先端部分に開口部を設ける態様の電力制御用半導体装置の変形例について説明する。図１１および図１２に示すように、変形例に係る電力制御用半導体装置１では、突出部９の先端部分９ａに平面（上面）形状がほぼ円形となる開口部１０が形成されている。フレーム７の突出部９は、はんだ６によりその開口部１０からはんだ６が盛り上がる態様で半導体素子５の表面に接合されている。なお、これ以外の構成については、図１および図２に示す電力制御用半導体装置１と同様なので、同一部材には同一符号を付しその説明を省略する。
【００２３】
この変形例に係る電力制御用半導体装置１では、線膨張係数の比較的大きいフレーム７と、線膨張係数の比較的小さい半導体素子５とが直接接触する面積を小さくすることができ、温度サイクルによる熱ストレス（歪）を低減することができる。
【００２４】
実施の形態３
次に、実施の形態３に係る電力制御用半導体装置について説明する。図１３および図１４に示すように、この電力制御用半導体装置１では、突出部９の先端部分９ａが、先端に向うにしたがって徐々に細くなる先細り形状とされている。また、突出部９には、フレーム本体８から先端部分９ａに向って階段状に細くなるように、フレーム本体８と先端部分９ａとの間に段差部１１が設けられている。その段差１１によって、たとえば突出部９の幅Ｗ1（約１５ｍｍ）は幅Ｗ2（約５ｍｍ）にまで狭められる。なお、これ以外の構成については、図１および図２に示す電力制御用半導体装置１と同様なので、同一部材には同一符号を付しその説明を省略する。
【００２５】
上述した電力制御用半導体装置１では、実施の形態１において述べた効果に加えて次のような効果が得られる。すなわち、突出部９の先端部分９ａが、先端に向うにしたがって徐々に細くなる先細り形状とされている。これにより、図１５に示すように、先端部分９ａが半導体素子５の表面に接触した位置から半導体素子５の周辺部までの距離ｈ（約１ｍｍ）を確保して、先端部分９ａと半導体素子５とを接合するはんだ６をその接触した部分から半導体素子５の周辺部に至る領域にわって位置させることができる。その結果、半導体素子５の表面近傍においてより広い領域にわたって位置するはんだ６により、温度サイクルによる熱ストレスに伴って、はんだ６の外周部にクラックが広がるのを抑制することができる。
【００２６】
また、突出部８に段差部１１を設けることで、絞り加工の深さを変えることなく、段差部１１の位置（ｈ1）を変更するだけで、フレーム本体８とヒートスプレッダ２との間隔（ｈ2）を容易に変更することができる。なお、段差部１１は、本実施の形態に係る電力制御用半導体装置１のほかに、他の実施の形態に係る電力制御用半導体装置にも適用することができる。
【００２７】
実施の形態４
次に、実施の形態４に係る電力制御用半導体装置について説明する。図１６および図１７に示すように、この電力制御用半導体装置１では、フレーム本体８に一つの半導体素子５に接合される複数の突出部９が形成されている。一方、一つの半導体素子５には、ガードリング１２およびスリット１３によって分割された複数の領域が形成されている。複数の突出部９は、半導体素子５における分割された領域の対応する領域にそれぞれ接合されている。なお、これ以外の構成については、図１および図２に示す電力制御用半導体装置１と同様なので、同一部材には同一符号を付しその説明を省略する。
【００２８】
上述した電力制御用半導体装置１では、実施の形態１において述べた効果に加えて次のような効果が得られる。すなわち、一つの半導体素子５に対して複数の突出部９を接触させることで、突出部９一つあたりの接合面積が小さくなり、半導体素子５に作用する熱ストレスを低減することができる。また、半導体素子５がガードリング１２およびスリット１３により分割されているような場合に、その分割された領域に対応した複数の突出部をフレーム本体８に絞り加工によって形成することで、そのような半導体素子における分割された領域のそれぞれに突出部を容易に接合させることができる。
【００２９】
実施の形態５
次に、実施の形態５に係る電力制御用半導体装置について説明する。図１８および図１９に示すように、この電力制御用半導体装置１では、突出部９のほぼ全体がフレーム本体８の厚みよりも薄い一様な厚みをもって形成されている。突出部９の大きさとして、たとえば幅Ｗは約５ｍｍとされ、高さＨは約０．７ｍｍとされる。なお、これ以外の構成については、図１および図２に示す電力制御用半導体装置１と同様なので、同一部材には同一符号を付しその説明を省略する。
【００３０】
上述した電力制御用半導体装置１では、実施の形態１において述べた効果に加えて次のような効果が得られる。すなわち、突出部９がフレーム本体８の厚みよりも薄い厚みをもってほぼ一様に形成されていることにより、半導体素子５に作用する熱ストレスをより効果的に低減することができる。
【００３１】
実施の形態６
次に、実施の形態６に係る電力制御用半導体装置について説明する。図２０および図２１に示すように、この電力制御用半導体装置１では、突出部９は、半導体素子５に接合される平板状の平板部９ｃと、その平板部９ｃとフレーム本体８とを繋ぐ側板部９ｄとによって構成される。平板部９ｃはフレーム本体８の厚み（ｔ0）とほぼ同じ厚みに形成され、側板部９ｄはフレーム本体８の厚みよりも薄く（厚みｔ1）形成されている。
【００３２】
なお、平板部９ｃは完全な平面を意図するものではなく、半導体素子５に対してより大きな接合面を確保することができるように形成されていればよい。突出部９の大きさとして、たとえば幅Ｗ1は約１５ｍｍ、幅Ｗ2は約５ｍｍ、高さＨは約０．７ｍｍとされる。なお、これ以外の構成については、図１および図２に示す電力制御用半導体装置１と同様なので、同一部材には同一符号を付しその説明を省略する。
【００３３】
上述した電力制御用半導体装置１では、実施の形態１において述べた効果に加えて次のような効果が得られる。すなわち、突出部９の半導体素子５に対する接合面積が増えることによって、放熱を効果的に行なうことができる。また、側板部９ｄの厚みがフレーム本体８の厚みよりも薄く（厚みｔ1）形成されていることによって、平板部９ｃと半導体素子５との接合部に作用する熱ストレス（歪）を吸収することができて、電力制御用半導体装置１の信頼性を向上させることができるとともにその寿命も延ばすことができる。
【００３４】
なお、上述した各実施の形態では、突出部９としてはフレーム本体８に絞り加工を施すことによってフレーム本体８に一体的に形成される場合を例に挙げて説明したが、フレーム本体７ａに一体的に形成され、かつ、フレーム本体８よりも薄く形成される部分を有しているのであれば、絞り加工に限られるものではない。また、各実施の形態において挙げられた寸法の値は一例であって、これらの寸法に限定されるものではない。
【００３５】
今回開示された実施の形態は例示にすぎず、これに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態１に係る電力制御用半導体装置の上面図である。
【図２】同実施の形態において、図１に示す断面線ＩＩ−ＩＩにおける断面図である。
【図３】比較例に係る電力制御用半導体装置の上面図である。
【図４】図３に示す断面線ＩＶ−ＩＶにおける断面図である。
【図５】図３に示す電力制御用半導体装置の側面図である。
【図６】同実施の形態において、サージ電圧を説明するためのスイッチング動作時における電圧の時間変化を示すグラフである。
【図７】同実施の形態において、インダクタンスのフレームとヒートスプレッダとの間の距離の依存性を示すグラフである。
【図８】同実施の形態において、電力制御用半導体装置を流れる電流を示す図である。
【図９】本発明の実施の形態２に係る電力制御用半導体装置の上面図である。
【図１０】同実施の形態において、図９に示す断面線Ｘ−Ｘにおける断面図である。
【図１１】同実施の形態において、変形例に係る電力制御用半導体装置の上面図である。
【図１２】同実施の形態において、図１１に示す断面線ＸＩＩ−ＸＩＩにおける断面図である。
【図１３】本発明の実施の形態３に係る電力制御用半導体装置の上面図である。
【図１４】同実施の形態において、図１３に示す断面線ＸＩＶ−ＸＩＶにおける断面図である。
【図１５】同実施の形態において、図１４に示す点線枠内を拡大して示す部分拡大断面図である。
【図１６】本発明の実施の形態４に係る電力制御用半導体装置の上面図である。
【図１７】同実施の形態において、図１６に示す断面線ＸＶＩＩ−ＸＶＩＩにおける断面図である。
【図１８】本発明の実施の形態５に係る電力制御用半導体装置の上面図である。
【図１９】同実施の形態において、図１８に示す断面線ＸＩＸ−ＸＩＸにおける断面図である。
【図２０】本発明の実施の形態６に係る電力制御用半導体装置の上面図である。
【図２１】同実施の形態において、図２０に示す断面線ＸＸＩ−ＸＸＩにおける断面図である。
【符号の説明】
【００３７】
１  電力制御用半導体装置、２  ヒートスプレッダ、３  絶縁シート、４，６  はんだ、５  半導体素子、７  フレーム、８  フレーム本体、９  突出部、１０  開口部、１１  段差部、１２  ガードリング、１３  スリット。
【図１】
2008041743.tif 000003
【図２】
2008041743.tif 000004
【図３】
2008041743.tif 000005
【図４】
2008041743.tif 000006
【図５】
2008041743.tif 000007
【図６】
2008041743.tif 000008
【図７】
2008041743.tif 000009
【図８】
2008041743.tif 000010
【図９】
2008041743.tif 000011
【図１０】
2008041743.tif 000012
【図１１】
2008041743.tif 000013
【図１２】
2008041743.tif 000014
【図１３】
2008041743.tif 000015
【図１４】
2008041743.tif 000016
【図１５】
2008041743.tif 000017
【図１６】
2008041743.tif 000018
【図１７】
2008041743.tif 000019
【図１８】
2008041743.tif 000020
【図１９】
2008041743.tif 000021
【図２０】
2008041743.tif 000022
【図２１】
2008041743.tif 000023