(57)【要約】【課題】高品質な歪シリコン基板の提供を可能とすること。【解決手段】支持基板２０として、その熱膨張係数がシリコン基板１０の熱膨張係数よりも小さなものが選択され、好ましくは１．３×１０-6Ｋ-1以下の熱膨張係数の材料からなる基板が用いられる。予めＳｉ基板１０の主面に水素イオン注入し、表面活性化処理の後にＳｉ基板１０と支持基板２０を１００〜４００℃の温度範囲で貼り合わせる。そして、貼り合わせ界面に外部衝撃を加え、水素イオン注入界面１２に沿ってシリコンの剥離を行う。Ｓｉ基板１０の貼り合わせ面側には、水素イオン注入により「微小気泡層」が形成されており、元素の結合状態は局所的に脆弱化されている。したがって、外部衝撃を付与すると、イオン注入層１１中の化学結合の切断が容易に生じる結果、イオン注入界面１２に沿ってシリコンの剥離が生じ、支持基板２０上に歪シリコン層１３が得られる。【選択図】図２
2008124206.tif 000002
【特許請求の範囲】
【請求項１】
歪シリコン基板の製造方法であって、
シリコン基板の主面側から水素イオンを注入する第１のステップと、
前記シリコン基板および該シリコン基板よりも熱膨張係数の小さな支持基板の少なくとも一方の主面に表面活性化処理を施す第２のステップと、
前記シリコン基板と前記支持基板の主面同士を１００℃以上４００℃以下の温度で貼り合わせる第３のステップと、
前記シリコン基板と支持基板の貼り合わせ界面に外部衝撃を付与して前記シリコン基板の水素イオン注入界面に沿ってシリコンを剥離して前記支持基板の主面上にシリコン層を形成する第４のステップと、
を備えていることを特徴とする歪シリコン基板の製造方法。
【請求項２】
前記第３のステップは、前記貼り合わせ後に一旦１００℃未満の温度とし、再度、前記シリコン基板と前記支持基板を貼り合わせた状態で１００℃以上４００℃以下の温度で熱処理するサブステップを備えている請求項１に記載の歪シリコン基板の製造方法。
【請求項３】
前記支持基板の熱膨張係数は１．３×１０-6Ｋ-1以下である請求項１または２に記載の歪シリコン基板の製造方法。
【請求項４】
前記支持基板は石英基板またはガラス基板である請求項１乃至３の何れか１項に記載の歪シリコン基板の製造方法。
【請求項５】
前記第１のステップの水素イオンの注入量（ドーズ量）は、１×１０16〜５×１０17ａｔｏｍｓ／ｃｍ2である請求項１乃至４の何れか１項に記載の歪シリコン基板の製造方法。
【請求項６】
前記第２のステップの表面活性化処理は、プラズマ処理又はオゾン処理の少なくとも一方で実行される請求項１乃至５の何れか１項に記載の歪シリコン基板の製造方法。
【請求項７】
請求項１乃至６の何れか１項に記載の方法で得られた歪シリコン基板の主面に形成された前記シリコン層に水素イオンを注入する第６のステップと、
前記歪シリコン基板および第２のシリコン基板の少なくとも一方の主面に表面活性化処理を施す第７のステップと、
前記歪シリコン基板と前記第２のシリコン基板の主面同士を１００℃以上４００℃以下の温度で加熱した状態で貼り合わせる第８のステップと、
前記歪シリコン基板と前記第２のシリコン基板の貼り合わせ界面に外部衝撃を付与して前記歪シリコン基板の水素イオン注入界面に沿ってシリコンを剥離して前記第２のシリコン基板の主面上にシリコン層を形成する第９のステップと、
を備えていることを特徴とする歪シリコン基板の製造方法。
【請求項８】
前記第２のシリコン基板は該基板の主面に酸化膜を有するものである請求項７に記載の歪シリコン基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、歪シリコン基板の製造方法に関し、より詳細には、歪シリコン層を貼り合わせ法で形成する方法に関する。
【背景技術】
【０００２】
従来、半導体デバイスの性能向上は、スケーリング則に則った微細化による高集積化により進められてきた。しかし、近年では、このような微細化・高集積化とは異なる指針に基づく高性能化が求められてきており、そのようなアプローチのひとつとして、歪効果の利用や素子構造の三次元化などがある。
【０００３】
このうち、歪効果を利用する技術として「歪シリコン基板」の利用がある。「歪シリコン基板」とは、基板表面に格子歪を有するシリコン（Ｓｉ）層を備えたＳｉ基板である。Ｓｉ結晶に引っ張り歪（応力）が付与されると、当該歪領域を伝導する電子の移動度が向上することが知られており、この現象を利用して歪Ｓｉ領域にチャネル層を形成すれば、Ｓｉトランジスタの高速化を図ることが可能である。このため、歪Ｓｉを用いたデバイスは、その高速性と低消費電力化の観点から注目を集めるようになってきている。
【０００４】
歪Ｓｉ基板としては種々の態様のものが知られており、Ｓｉへの歪付与の態様として、外部応力印加によるものや歪Ｓｉ基板を利用するものがあるが、歪Ｓｉ基板を利用する態様の代表的なものは、Ｓｉ基板上に、Ｓｉ結晶よりも僅かに格子定数が大きなＳｉＧｅ結晶（Ｇｅ濃度１５〜２０モル％）をエピタキシャル成長させ、その上にさらにＳｉをエピタキシャル成長させて当該Ｓｉエピタキシャル層に横方向の引っ張り歪（Biaxial strain）を導入する態様の「バルク歪Ｓｉ基板」である。
【０００５】
例えば、Ｇｅのモル含有率が約２０％とすると、このＳｉＧｅ上にＳｉをヘテロエピタキシャル成長させた場合には、Ｓｉの格子間隔は約０．８％伸び、１．４ＧＰａ程度の大きな引っ張り応力が付与される結果となる。
【０００６】
また、シリコン基板上に予め絶縁膜（シリコン酸化膜）を形成したＳＯＩ（Silicon on Insulator）基板のＳｉ層にＧｅを拡散させることでＳｉＧｅ層を形成し、この上にＳｉを結晶成長させて歪シリコン層を設ける態様の「ＳＧＯＩ（シリコン・ゲルマニウム・オンインシュレータ）基板」もある。
【０００７】
さらに、上述の「バルク歪Ｓｉ基板」と絶縁膜を有する基板とを貼り合わせて歪Ｓｉ層を転写し、その後にＳｉＧｅを除去して歪Ｓｉ層を得る「ＳＳＯＩ（Strained Silicon on Insulator）基板」もある（例えば、特許文献１参照）。このＳＳＯＩ基板の場合、上述の歪Ｓｉ層の転写は、予め歪Ｓｉ基板の主面側に水素イオンを注入しておき、支持基板となる酸化膜付Ｓｉ基板と貼り合わせ、５００℃近傍で熱処理を施してイオン注入界面で剥離を行うという手法が一般的である。
【特許文献１】米国特許第６６０３１５６号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
歪Ｓｉ技術は半導体デバイスの高性能化のための極めて有望な技術である一方で、高Ｇｅ濃度での高密度の転位発生、ＳｉＧｅ中のＧｅの異常拡散、ＳｉＧｅの低放熱性、基板表面の平坦性の低下などの問題点も指摘されている。
【０００９】
結晶欠陥については、ＳｉＧｅ層からの基板表面への貫通転位は１ｃｍ2当たり１０5程度と極めて高密度であり、また、歪Ｓｉ層の厚みがＳｉＧｅのＧｅ組成比に応じて決まる臨界膜厚を越えるとミスフィット転位が発生してしまうために歪Ｓｉ層の厚みは１５ｎｍ程度が限界であるとされている。
【００１０】
また、ＳｉＧｅ中のＧｅの異常拡散については、トランジスタの製造工程中の熱処理中にＳｉＧｅ層からＧｅが歪Ｓｉ層中に拡散する現象が確認されており、この拡散Ｇｅがキャリアの散乱中心となったり酸化膜の信頼性を著しく低下させる原因となる。
【００１１】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、高密度の転位発生、Ｇｅの異常拡散、ＳｉＧｅの低放熱性、基板表面の平坦性の低下などの従来の歪Ｓｉ基板で指摘されていた何れの技術的課題も解決可能であり、膜厚均一性と結晶性に優れ、高性能Ｓｉ半導体素子の製造に好適な歪Ｓｉ層付シリコン基板を提供することにある。
【課題を解決するための手段】
【００１２】
本発明は、このような課題を解決するために、請求項１に記載の発明は、歪シリコン基板の製造方法であって、シリコン基板の主面側から水素イオンを注入する第１のステップと、前記シリコン基板および該シリコン基板よりも熱膨張係数の小さな支持基板の少なくとも一方の主面に表面活性化処理を施す第２のステップと、前記シリコン基板と前記支持基板の主面同士を１００℃以上４００℃以下の温度で貼り合わせる第３のステップと、前記シリコン基板と支持基板の貼り合わせ界面に外部衝撃を付与して前記シリコン基板の水素イオン注入界面に沿ってシリコンを剥離して前記支持基板の主面上にシリコン層を形成する第４のステップとを備えている。
【００１３】
請求項２に記載の発明は、請求項１に記載の歪シリコン基板の製造方法において、前記第３のステップは、前記貼り合わせ後に一旦１００℃未満の温度とし、再度、前記シリコン基板と前記支持基板を貼り合わせた状態で１００℃以上４００℃以下の温度で熱処理するサブステップを備えている。
【００１４】
請求項３に記載の発明は、請求項１または２に記載の歪シリコン基板の製造方法において、前記支持基板の熱膨張係数は１．３×１０-6Ｋ-1以下である。
【００１５】
請求項４に記載の発明は、請求項１乃至３の何れか１項に記載の歪シリコン基板の製造方法において、前記支持基板は石英基板またはガラス基板である。
【００１６】
請求項５に記載の発明は、請求項１乃至４の何れか１項に記載の歪シリコン基板の製造方法において、前記第１のステップの水素イオンの注入量（ドーズ量）は、１×１０16〜５×１０17ａｔｏｍｓ／ｃｍ2である。
【００１７】
請求項６に記載の発明は、請求項１乃至５の何れか１項に記載の歪シリコン基板の製造方法において、前記第２のステップの表面活性化処理は、プラズマ処理又はオゾン処理の少なくとも一方で実行される。
【００１８】
請求項７に記載の発明は、歪シリコン基板の製造方法であって、請求項１乃至６の何れか１項に記載の方法で得られた歪シリコン基板の主面に形成された前記シリコン層に水素イオンを注入する第６のステップと、前記歪シリコン基板および第２のシリコン基板の少なくとも一方の主面に表面活性化処理を施す第７のステップと、前記歪シリコン基板と前記第２のシリコン基板の主面同士を１００℃以上４００℃以下の温度で加熱した状態で貼り合わせる第８のステップと、前記歪シリコン基板と前記第２のシリコン基板の貼り合わせ界面に外部衝撃を付与して前記歪シリコン基板の水素イオン注入界面に沿ってシリコンを剥離して前記第２のシリコン基板の主面上にシリコン層を形成する第９のステップとを備えている。
【００１９】
請求項８に記載の発明は、請求項７に記載の歪シリコン基板の製造方法において、前記第２のシリコン基板は該基板の主面に酸化膜を有するものである。
【発明の効果】
【００２０】
本発明によれば、シリコン層に歪を付与する手法として、従来手法のようにＳｉとＳｉＧｅの格子定数差を利用するのではなく、Ｓｉと支持基板の熱膨張係数差を利用することとし、さらに、シリコン基板と支持基板との貼り合わせによって歪シリコン層を形成することとしたので、高Ｇｅ濃度での高密度の転位発生やＳｉＧｅ中のＧｅの異常拡散、あるいはＳｉＧｅの低放熱性や基板表面の平坦性の低下などの諸問題が解決され、高品質な歪シリコン基板を提供することが可能となる。
【００２１】
また、本発明によれば、従来法のようにエピタキシャル成長を必須のものとすることなく歪シリコン基板が作製可能であるため、シリコン半導体デバイス製造のコストダウンにも寄与する。
【００２２】
このように、本発明によれば、従来の歪Ｓｉ基板で指摘されていた何れの技術的課題も解決可能で、膜厚均一性と結晶性に優れ、高性能Ｓｉ半導体素子の製造に好適な歪Ｓｉ層付シリコン基板が提供される。
【発明を実施するための最良の形態】
【００２３】
以下に、図面を参照して、本発明の実施の態様について説明する。
【００２４】
本発明の歪シリコン基板の製造方法においては、シリコン層に歪を付与する手法として、従来手法のようにＳｉとＳｉＧｅの格子定数差を利用するのではなく、Ｓｉと支持基板（ハンドルウエーハ）の熱膨張係数差を利用する。
【００２５】
図１（Ａ）乃至（Ｃ）は、本発明の手法によりシリコン層中に歪が導入される原理を説明するための概念図である。これらの図中、符号１０はその主面に予め水素イオン注入処理が施されたシリコン基板、２０は例えば石英基板やガラス基板などの支持基板である。支持基板２０は、その熱膨張係数がシリコン基板１０の熱膨張係数よりも小さなものが選択され、好ましくは１．３×１０-6Ｋ-1以下の熱膨張係数の材料からなる基板が用いられる。なお、シリコン基板１０は、主面に酸化膜を備えたシリコン基板であってもよい。
【００２６】
これらシリコン基板１０と支持基板２０の主面同士を１００℃以上４００℃以下の温度で貼り合わせる（図１（Ｂ）)。このとき、シリコン基板１０は支持基板２０に比較して、相対的に大きく熱膨張した状態で貼り合わされることとなる。なお、必要に応じて、貼り合わせ後に一旦１００℃未満の温度とし、再度、シリコン基板１０と支持基板２０を貼り合わせた状態で１００℃以上４００℃以下の温度の熱処理が繰り返される。
【００２７】
その後、貼り合わされた２枚の基板を室温に戻すと、熱膨張係数が相対的に大きなシリコン結晶には、貼り合わせ界面で生じる引っ張り応力により、結晶中に引っ張り歪が導入されることとなる（図１（Ｃ））。なお、上述したように、本発明においてはシリコン結晶１０の貼り合わせ面近傍には水素イオンが注入されており、外部衝撃を付与してこのイオン注入界面に沿ってシリコンを剥離し、支持基板２０の主面上に歪シリコン層が形成される。
【００２８】
以下に、実施例により、本発明の歪シリコン基板の製造方法のプロセス例について説明する。
【実施例１】
【００２９】
図２は、本発明の歪シリコン基板の製造方法の第１のプロセス例を説明するための図で、本実施例では、支持基板２０は石英基板である。また、Ｓｉ基板１０は、例えば、ＣＺ法（チョクラルスキ法）により育成された一般に市販されているＳｉ基板であり、その導電型や比抵抗率などの電気特性値や結晶方位や結晶径は、本発明の方法で製造される歪シリコン基板が供されるデバイスの設計値やプロセスあるいは製造されるデバイスの表示面積などに依存して適宜選択される。
【００３０】
なお、これらの基板の直径は概ね同一であり、後のデバイス形成プロセスの便宜のため、支持基板２０にもＳｉ基板１０に設けられているオリエンテーション・フラット（ＯＦ）と同様のＯＦを設けておくと、後の工程でこれらのＯＦ同士を一致させて貼り合わせることができ、好都合である。
【００３１】
先ず、Ｓｉ基板１０の主面（後の貼り合わせ面）に水素イオンを注入し、水素イオン注入層を形成する（図１（Ａ））。この水素イオン注入により、Ｓｉ基板１０の表面近傍の所定の深さ（平均イオン注入深さＬ）にイオン注入層（ダメージ層）１１が形成され、Ｓｉ基板１０の表面領域での平均イオン注入深さＬに対応する領域にイオン注入界面１２が形成される。
【００３２】
イオン注入層１１のＳｉ基板１０表面からの深さ（平均イオン注入深さＬ）はイオン注入時の加速電圧により制御され、どの程度の厚さのシリコン層を剥離させるかに依存して決定される。例えば、平均イオン注入深さＬを０．５μｍ以下とし、イオン注入条件を、ドーズ量１×１０16〜５×１０17ａｔｏｍｓ／ｃｍ2、加速電圧５０〜１００ｋｅＶなどとする。
【００３３】
なお、Ｓｉ結晶中へのイオン注入プロセスにおいて注入イオンのチャネリング抑制のために通常行われているように、Ｓｉ基板１０のイオン注入面に予め酸化膜等の絶縁膜を形成させておき、この絶縁膜を通してイオン注入を施すようにしてもよい。
【００３４】
このようにしてイオン注入層１１を形成したＳｉ基板１０と支持基板２０のそれぞれの接合面に、表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施す（図２（Ｂ））。なお、このような表面処理は、接合面となる表面の有機物除去や表面上のＯＨ基を増大させて表面活性化を図るなどの目的で行われるものであり、Ｓｉ基板１０と支持基板２０の双方の接合面に処理を施す必要は必ずしもなく、何れか一方の接合面にのみ施すこととしてもよい。
【００３５】
この表面処理をプラズマ処理により実行する場合には、予めＲＣＡ洗浄等を施した表面清浄なＳｉ基板１０および／または支持基板２０を真空チャンバ内の試料ステージに載置し、当該真空チャンバ内にプラズマ用ガスを所定の真空度となるように導入する。なお、ここで用いられるプラズマ用ガス種としては、Ｓｉ基板１０の表面処理用として、酸素ガス、水素ガス、アルゴンガス、またはこれらの混合ガス、あるいは水素ガスとヘリウムガスの混合ガスなどがあり、Ｓｉ基板１０の表面状態や目的などにより適宜変更され得る。
【００３６】
また、当該表面処理がＳｉ基板１０の表面を酸化させることをも目的とするような場合には、少なくとも酸素ガスを含有するものをプラズマ用ガスとして用いる。なお、支持基板２０として、石英基板などのようにその表面が酸化状態にあるものを用いる場合には、このようなプラズマ用ガス種の選定に特別な制限はない。プラズマ用ガスの導入後、１００Ｗ程度の電力の高周波プラズマを発生させ、プラズマ処理されるＳｉ基板１０および／または支持基板２０の表面に５〜１０秒程度の処理を施して終了する。
【００３７】
表面処理をオゾン処理で実行する場合には、予めＲＣＡ洗浄等を施した表面清浄なＳｉ基板１０および／または支持基板２０を酸素含有の雰囲気とされたチャンバ内の試料ステージに載置し、当該チャンバ内に窒素ガスやアルゴンガスなどのプラズマ用ガスを導入した後に所定の電力の高周波プラズマを発生させ、当該プラズマにより雰囲気中の酸素をオゾンに変換させ、処理されるＳｉ基板１０および／または支持基板２０の表面に所定の時間の処理が施される。
【００３８】
このような表面処理が施されたＳｉ基板１０と支持基板２０の主面を接合面として密着させ、１００℃以上４００℃以下の温度で熱処理を施して貼り合わせる（図２（Ｃ））。上述したように、Ｓｉ基板１０と支持基板２０の少なくとも一方の主面（接合面）は、プラズマ処理やオゾン処理などにより表面処理が施されて活性化しているために、上述の比較的低温の熱処理でも、後工程での機械的剥離や機械研磨に十分耐え得るレベルの接合強度を得ることができる。なお、より高い貼り合せ強度をもたせたいような場合には、必要に応じて、貼り合わせ後に一旦１００℃未満の温度とし、再度、Ｓｉ基板１０と支持基板２０を貼り合わせた状態で１００℃以上４００℃以下の温度の熱処理が繰り返される。
【００３９】
本発明で上記の熱処理温度が４００℃以下と設定される理由は、４００℃を超える温度で熱処理を施すと、水素イオン注入界面でマイクロキャビティと呼ばれる微小な空洞が発生し、これが熱的に剥離する現象が生じる結果、剥離後のシリコン層の表面荒れや基板割れにつながるためである。
【００４０】
なお、支持基板２０が石英基板である場合には、この熱処理温度の上限値を３５０℃とすることが好ましい。これは、Ｓｉと石英との熱膨張係数差と当該熱膨張係数差に起因する歪量、およびこの歪量とＳｉ基板１０ならびに石英基板２０の厚みを考慮したものである。Ｓｉ基板１０と石英基板２０の厚みが概ね同程度である場合、Ｓｉの熱膨張係数（２．３３×１０-6）と石英の熱膨張係数（０．６×１０-6）の間に大きな差異があるために、３５０℃を超える温度で熱処理を施した場合には、両基板間の剛性差に起因して、熱歪によるクラックや接合面における剥離などが生じたり、極端な場合にはＳｉ基板や石英基板が割れてしまうということが生じ得る。このため、熱処理温度の上限を３５０℃と選択し、より好ましくは１００〜３００℃の温度範囲で熱処理を施す。
【００４１】
図３は、上述の貼り合わせ熱処理にホットプレートを用いた例を示す図である。この図において、符号３０が加熱部であり、ホットプレート３１の上に平滑面を有する加熱板３２を載せ、この加熱板３２の平滑面を、Ｓｉ基板１０と貼り合わされた支持基板２０の裏面に密着させるようにしている。本実施例では、加熱板３２にはダミーのシリコン基板を用いているが、平滑面が得られやすいもの（半導体基板やセラミック基板）であれば特に材料的な制限はない。シリコーンゴムなども加熱板材料として用いることも可能ではあるが、耐熱温度は２５０℃程度と考えられるのでそれ以上の温度での使用には適さない。また、ホットプレート３１の面が十分に平滑であれば特別に加熱板３２を用いることなく、ホットプレート３１そのものを「加熱板」としてもよい。
【００４２】
続いて、貼り合わせ界面に外部衝撃を加え、水素イオン注入界面１２に沿ってシリコンの剥離を行う。衝撃付与手法としては種々のものが考えられるが、例えば、ガスや液体などの流体をノズルの先端部からジェット状に噴出させてＳｉ基板１０の側面から吹き付けることで衝撃を与えたり、あるいはブレードの先端部をイオン注入層１１の近傍領域に押し当てるなどして衝撃を付与するなどの手法によることができる。
【００４３】
Ｓｉ基板１０の貼り合わせ面側には、水素イオン注入により、平均イオン注入深さＬに対応する領域に局在する「微小気泡層」が形成されており、この「微小気泡層」には不対結合手をもつＳｉ原子や高密度の「Ｓｉ−Ｈ結合」が発生しており、「微小気泡層」内および当該領域近傍の元素の結合状態は局所的に脆弱化されている。したがって、上述のような外部衝撃を付与すると、ダメージ層であるイオン注入層１１中の不対結合手をもつＳｉ原子の化学結合やＳｉ−Ｈ結合の切断が容易に生じる結果、Ｓｉ基板１０の表面近傍の所定の深さ（平均イオン注入深さＬ）に相当するイオン注入界面１２に沿ってシリコンの剥離が生じ、支持基板２０上に歪シリコン層１３が得られる（図１（Ｄ））。
【００４４】
そして、最後に、歪シリコン層１３の表面に最終表面処理（ＣＭＰ研磨等）を施して水素イオン注入起因のダメージを除去すれば、歪シリコン層１３をＳＯＩ層とするＳＯＱ（Silicon on Quartz）基板が得られる（図１（Ｅ））。
【実施例２】
【００４５】
図４は、本発明の歪シリコン基板の製造方法の第２のプロセス例を説明するための図で、図４（Ａ）に図示された基板は、実施例１で作製された歪シリコン基板である。
【００４６】
この歪シリコン基板の歪シリコン層１３側から水素イオンを注入し、支持基板２０との貼り合わせ面の近傍領域に水素イオン注入層を形成する（図４（Ａ））。実施例１で説明したのと同様に、この水素イオン注入により、歪シリコン層１３の所定の深さ（平均イオン注入深さＬ）にイオン注入層（ダメージ層）１４が形成され、イオン注入界面１５が形成される。この際のイオン注入条件も、どの程度の厚さのシリコン層を剥離させるかに依存して決定される。
【００４７】
このようにしてイオン注入層１４を形成した歪シリコン基板と、後にハンドルウエーハとなるシリコン基板（支持基板）４０の少なくとも一方の主面（接合面）に、表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施す（図４（Ｂ））。なお、このような表面処理は、既に実施例１で詳細に説明を加えたので繰り返しての説明は行わない。
【００４８】
このような表面処理が施された両基板の主面同士を密着させ、１００℃以上４００℃以下の温度で熱処理を施して貼り合わせる（図４（Ｃ））。ここでも、必要に応じて、貼り合わせ後に一旦１００℃未満の温度とし、再度、Ｓｉ基板１０と支持基板４０を貼り合わせた状態で１００℃以上４００℃以下の温度の熱処理が繰り返される。
【００４９】
続いて、貼り合わせ界面に外部衝撃を加え、水素イオン注入界面１５に沿ってシリコンの剥離を行って歪シリコン層１６を得（図４（Ｄ））、さらにこの歪シリコン層１６の表面に最終表面処理（ＣＭＰ研磨等）を施して水素イオン注入起因のダメージを除去すれば、歪シリコン層１６をその表面に有するシリコン基板が得られる（図４（Ｅ））。
【実施例３】
【００５０】
図５は、本発明の歪シリコン基板の製造方法の第３のプロセス例を説明するための図で、図５（Ａ）に図示された基板は、実施例１で作製された歪シリコン基板である。なお、実施例２と異なるのは、支持基板５０がその主面に酸化膜５１を有するシリコン基板である点である。
【００５１】
この歪シリコン基板の歪シリコン層１３側から水素イオンを注入し、支持基板２０との貼り合わせ面の近傍領域に水素イオン注入層を形成し（図５（Ａ））、この歪シリコン基板と、後にハンドルウエーハとなるシリコン基板（支持基板）５０の少なくとも一方の主面（接合面）に、表面清浄化や表面活性化などを目的としたプラズマ処理やオゾン処理を施す（図５（Ｂ））。
【００５２】
このような表面処理が施された両基板の主面同士を密着させ、１００℃以上４００℃以下の温度で熱処理を施して貼り合わせる（図５（Ｃ））。ここでも、必要に応じて、貼り合わせ後に一旦１００℃未満の温度とし、再度、Ｓｉ基板１０と支持基板５０を貼り合わせた状態で１００℃以上４００℃以下の温度の熱処理が繰り返される。
【００５３】
続いて、貼り合わせ界面に外部衝撃を加え、水素イオン注入界面１５に沿ってシリコンの剥離を行って歪シリコン層１６を得（図５（Ｄ））、さらにこの歪シリコン層１６の表面に最終表面処理（ＣＭＰ研磨等）を施して水素イオン注入起因のダメージを除去すれば、歪シリコン層１６をその表面に有するＳＯＩ基板（ＳＳＯＩ基板）が得られる（図５（Ｅ））。
【００５４】
図６（Ａ）乃至（Ｃ）に図示したように、実施例１乃至３の手法で得られた歪シリコン基板を用いてＭＯＳＦＥＴなどのトランジスタを形成し、歪シリコン領域にチャネル形成すれば、動作の高速化を図ることが可能となる。
【産業上の利用可能性】
【００５５】
本発明は、高品質な歪シリコン基板の提供を可能とする。
【図面の簡単な説明】
【００５６】
【図１】本発明の手法によりシリコン層中に歪が導入される原理を説明するための概念図である。
【図２】本発明の歪シリコン基板の製造方法の第１のプロセス例を説明するための図である。
【図３】貼り合わせ熱処理にホットプレートを用いた例を示す図である。
【図４】本発明の歪シリコン基板の製造方法の第２のプロセス例を説明するための図である。
【図５】本発明の歪シリコン基板の製造方法の第３のプロセス例を説明するための図である。
【図６】本発明の手法で作製した歪シリコン基板を用いて作製されるＭＯＳＦＥＴの構造断面図である。
【符号の説明】
【００５７】
１０、４０、５０  Ｓｉ基板
１１、１４  イオン注入層
１２、１５  イオン注入界面
１３、１６  歪シリコン層
２０  支持基板
３０  加熱部
３１  ホットプレート
３２  加熱板
５１  酸化膜
【図１】
2008124206.tif 000003
【図２】
2008124206.tif 000004
【図３】
2008124206.tif 000005
【図４】
2008124206.tif 000006
【図５】
2008124206.tif 000007
【図６】
2008124206.tif 000008