(57)【要約】【課題】半導体装置の寿命を向上させる。【解決手段】接合層３の０．２％耐力の大きさが同一温度において基板１の０．２％耐力の大きさと同じ若しくはそれ以上になるように接合層１と基板１を形成する材料が選択されている。これにより、半導体素子２と基板１間の変位は接合層３ではなく基板１側で吸収され、最終的な破壊現象は接合層３と比較して靱性が高く、ある一定の歪に対する繰り返し疲労強度が高い基板１側において発生するようになるので、半導体装置の寿命を飛躍的に向上させることができる。【選択図】図１
2008041707.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と基板を有し、半導体素子と基板が接合層によって接合されている半導体装置において、前記接合層の０．２％耐力の大きさが同一温度において前記基板の０．２％耐力の大きさと同じ若しくはそれ以上であることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、前記基板はアルミニウム又はアルミニウム合金により形成され、前記接合層はアルミニウム、銅、金、銀、鉄、マグネシウム、ニッケル、パラジウム、白金、チタン、亜鉛のうちのいずれか又はこれら金属のうちのいずれかを含む合金により形成されていることを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、前記基板は銅又は銅合金により形成され、前記接合層は銅、鉄、チタンのうちのいずれか又はこれら金属のうちのいずれかを含む合金により形成されていることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のうち、いずれか１項に記載の半導体装置において、前記基板の厚さは前記接合層の厚さ以上の大きさであることを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のうち、いずれか１項に記載の半導体装置において、前記半導体素子の引張破壊強度の大きさが同一温度において前記基板の引張破壊強度の大きさと同じ若しくはそれ以上であることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のうち、いずれか１項に記載の半導体装置において、少なくとも前記基板と前記接合層の界面に形成された薄膜を有し、基板に対する薄膜の密着強度及び薄膜自体の引張破壊強度の大きさが同一温度において基板の０．２％耐力の大きさと同じ若しくはそれ以上であることを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のうち、いずれか１項に記載の半導体装置において、前記基板は突出面を有し、前記接合層は突出面において基板と接合していることを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置において、前記突出面は突出面の側面部と前記半導体素子の側面部との間の距離が半導体素子の側面形状の角部において最短になるように形成されていることを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８のうち、いずれか１項に記載の半導体装置において、前記接合層の融点は前記基板の融点よりも高いことを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９のうち、いずれか１項に記載の半導体装置の製造方法であって、前記半導体素子の接合面と前記基板の接合面の少なくとも一方に金属ナノ粒子を積層した後、半導体素子と基板の接合面を重ねて加熱接合する工程を有することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子と基板の接合技術に関する。
【背景技術】
【０００２】
一般に、半導体素子と金属基板を接合する際にははんだが用いられる。ところが、このはんだは、半導体素子と金属基板の熱膨張係数の差のために温度差によって発生する応力を自身が歪むことによって緩和するというメリットを有する反面、その繰り返しによってCoffin-Manson則（歪と疲労寿命の関係を示す法則）で示されるような劣化が発生するというデメリットを有する。
【０００３】
具体的には、実使用時、半導体素子の発熱によって半導体装置に温度変化が加わることによって熱膨張係数が異なる半導体素子と基板との間に変位が発生するために、半導体素子と基板間に存在するはんだには熱応力と熱歪が生じる。そして半導体素子の発熱が繰り返されることによってはんだの劣化が進み、遂には疲労寿命に達してクラックが発生する。この結果、半導体素子を冷却する放熱経路が遮断され、半導体素子が高温に晒されて破壊に至る。
【０００４】
このような背景から、近年、半導体素子の冷却能力を向上させて半導体素子と基板間の温度差を小さくすることにより半導体素子と基板間の変位を抑制する方法、半導体素子と基板間の熱膨張係数差を小さくすることにより半導体素子と基板間の変位を抑制する方法、半導体素子と基板間に変位が生じても接合部に熱応力や熱歪が集中しないように半導体素子や基板の形状を設計する方法等、はんだの寿命を延ばすための幾つかの方法が提案されている（特許文献１参照）。
【特許文献１】特開２００３−３１７３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記方法はいずれも、半導体素子と金属基板間の変位をその接合部であるはんだの歪により吸収しようとするものであり、その繰り返しによってはんだの劣化が進み遂には疲労寿命に達しクラックが発生するという初期の問題そのものを解決してはいない。即ち、接合部で応力緩和を行う従来の半導体装置構造によれば、多少の接合部の寿命改善ができたとしても、極端に温度差が大きくなったり、接合面積が増えたりした場合においては十分な改善策とは言えない。
【０００６】
本発明は、上記課題を解決するためになされたものであり、その目的は、寿命を飛躍的に向上可能な半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上述の課題を解決するために、本発明に係る半導体装置は、半導体素子と基板の接合材料の強度特性を指定することにより、半導体素子と基板間の変位を主に接合層ではなく基板側で吸収する。即ち、本発明に係る半導体装置は、接合層の０．２％耐力の大きさを同一温度において基板の０．２％耐力の大きさと同じ若しくはそれ以上とすることにより、半導体素子と基板間の変位を主に基板側で受け止めることが可能になる。
【発明の効果】
【０００８】
本発明に係る半導体装置及びその製造方法によれば、半導体素子と基板間の変位を接合層ではなく基板側で吸収するので、最終的な破壊現象は、接合層と比較して靱性が高く、ある一定の歪に対する繰り返し疲労強度が高い基板側において発生するようになり、半導体装置の寿命を飛躍的に向上させることができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照して、本発明の実施形態となる半導体装置の構成について詳しく説明する。
【００１０】
［半導体装置の構成］
〔第１の実施形態〕
本発明の第１の実施形態となる半導体装置は、図１に示すように、基板１と半導体素子２とを備え、基板１と半導体素子２は接合層３によって接合されている。基板１は金属材料又は有機物材料若しくは無機物材料と金属材料との複合材料により形成されている。接合層３は半導体材料は金属材料、又は有機物材料若しくは無機物と金属材料との複合材料により形成されている。
【００１１】
この半導体装置では、図２に示すように、接合層３の０．２％耐力（若しくは降伏強度）σｙ２が同一温度において基板１の０．２％耐力σｙ１と同じ若しくはそれ以上になるように基板１と接合層３を形成する材料が選択されている。このような構造によれば、半導体装置に熱負荷が掛かり、半導体素子２と基板１の熱膨張差によって剪断方向に変位が生じた際、接合層３と比較して靱性が高く、ある一定の歪に対する繰り返し疲労強度が高い基板１が歪むことによって応力緩和されるので、半導体装置の寿命を向上させることができる。
【００１２】
なお、基板１をアルミニウム（Ａｌ）又はアルミニウム合金により形成した場合には、上述の０．２％耐力の関係を満たすために、接合層３はＡｌ，銅（Ｃｕ），金（Ａｕ），銀（Ａｇ）、鉄（Ｆｅ）、マグネシウム（Ｍｇ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、チタン（Ｔｉ）、亜鉛（Ｚｎ）のうちのいずれか又はこれら金属のうちのいずれかを含む合金により形成することが望ましい。
【００１３】
また、基板１を銅（Ｃｕ）又は銅合金により形成した場合には、上述の０．２％耐力の関係を満たすために、接合層３は、Ｃｕ、Ｆｅ、Ｔｉのうちのいずれか又はこれら金属のうちのいずれかを含む合金により形成することが望ましい。
【００１４】
〔第２の実施形態〕
本発明の第２の実施形態となる半導体装置では、上記第１の実施形態となる半導体装置構造において、基板１の厚さｔ１が接合層３の厚さｔ２以上の大きさになっている（図１参照）。このような構造によれば、一定の発生変位に対して歪を分かち合う基板１の体積が増えことによって、応力や歪が基板１に局所的に集中しなくなり、基板１全体で応力や歪を吸収することができるようになるので、基板１や接合層３の疲労をさらに低減し、半導体装置の寿命をさらに向上させることができる。
【００１５】
〔第３の実施形態〕
本発明の第３の実施形態となる半導体装置では、上記第１又は第２の実施形態となる半導体装置構造において、図３に示すように、半導体素子２の引張破壊強度σｔ２の大きさが同一温度において基板１の引張破壊強度の大きさσｔ１と同じ若しくはそれ以上になるように基板１及び半導体素子２を形成する材料が選択されている。接合層を高強度に形成することによって基板１に発生する歪を極力低減するために、基板１を形成する材料として、極端に硬い金属材料を用いたり、歪の蓄積によって加工硬化することにより極端に硬くなる金属材料を用いた場合、半導体素子２自体が破壊する可能性がある。従ってこのような構造によれば、基板１に発生する応力によって半導体素子２が破壊されることを防止できるので、半導体装置の信頼性をさらに向上させることができる。
【００１６】
〔第４の実施形態〕
本発明の第４の実施形態となる半導体装置では、上記第１乃至第３の実施形態となる半導体装置構造のいずれかにおいて、図４に示すように、少なくとも基板１と接合層３の界面に形成された薄膜４を有し、基板１に対する薄膜４の密着強度及び薄膜４自体の引張破壊強度の大きさが同一温度において基板１の０．２％耐力の大きさと同じ若しくはそれ以上になるように薄膜４が形成されている。このような構成によれば、薄膜４が基板１から剥離したり、薄膜４が破壊されることがないので、半導体装置の寿命をより確実に向上させることができる。
【００１７】
〔第５の実施形態〕
本発明の第５の実施形態となる半導体装置では、上記第１乃至第４の実施形態となる半導体装置構造のいずれかにおいて、図５〜図８に示すように基板１が突出面Ａを有し、接合層３は突出面Ａ上において基板１と接合している。このような構成によれば、基板１の剛性が上がることによって基板１自体の反りを抑制でき、反りによって半導体素子２，接合層３，及び基板１に新たに発生する応力を緩和することができるので、接合後の冷却によって生じる残留応力により基板１自体や半導体素子２側面や接合層３にクラックが発生することを防止できる。
【００１８】
なお、上記剛性とは材料に力を加えた場合にどの程度変形し難いかを示す。突出面Ａを設けた場合、一定の発生変位に対して歪を分かち合う面積（又は体積）が増えるので、その分ミクロ的に歪も応力も小さくて済むと考えられる。また、接合後の熱負荷によって基板１に発生する歪が弾性歪である場合には、基板１に与えられる熱疲労は最小限に抑えられ、特に有効で画期的な寿命向上が可能になる。加えて、最終的に塑性歪が蓄積して基板１にクラックが入ったとしても、そのクラック方向が半導体装置としての電気・熱経路に大きく影響を与えない方向になるので、半導体装置の損傷を小さく抑えられ、結果的により一層の寿命向上が望める。
【００１９】
〔第６の実施形態〕
本発明の第６の実施形態となる半導体装置では、上記第５の実施形態となる半導体装置構造において、図９や図１０に示すように、突出面Ａが突出面Ａの側面部と半導体素子２の側面部との間の距離が半導体素子２の側面形状の角部において最短になるように形成されている。このような構成によれば、図１１（ａ）に示すような応力集中領域Ｒ１を図１１（ｂ）に示す領域Ｒ２のように分散させることによって、半導体素子２の角部周辺に応力が集中することを防止できる。
【００２０】
［半導体装置の製造方法］
次に、上記半導体装置の製造方法の幾つかの実施例について説明する。
【００２１】
〔実施例１〕
実施例１では、始めに、Ａｌとセラミックスから成るＡｌセラミックス絶縁基板により形成された基板１表面上にＡｌＳｉ系ロウ材により形成された接合層３を配置し、接合層３表面上にＳｉにより形成された高耐熱半導体素子２を配置した。次に、半導体素子２表面上に重りを配置し、６００［℃］程度の雰囲気の真空炉内で加熱することにより実施例１の半導体装置を得た。なお、接合層３を形成するＡｌＳｉ系ロウ材の融点は約５８０［℃］であるので、基板１と半導体素子２を接合する際の接合雰囲気の温度は６００［℃］程度とした。この実施例１における基板１と接合層３の０．２％耐力の大小関係、及び基板１と半導体素子２の引張破壊強度（引張強度）の大小関係を以下の表１に示す。この実施例１では、基板１はＡｌセラミックス絶縁基板により形成され、接合後の冷却時に生じるＡｌの収縮をセラミックスがある程度抑制するので、基板１の反りを抑え、製造時の残留応力を極力少なくすることができる。またこの結果、半導体素子２にクラックが入ったり、接合層３が剥離したりすることを防止できる。
【００２２】
〔実施例２〕
実施例２では、始めに、図１２（ａ）に示すように、Ｃｕにより形成された基板１と半導体素子２の少なくとも一方の接合面に粒径１０［ｎｍ］前後のＣｕナノ粒子粉末（又はＣｕナノ合金粒子粉末）５を吹き付けた。一般に、金属をナノレベルまで小さくすると、表面エネルギーが増加することによってバルク本来の融点以下の温度でも溶解するようになる。また、ナノ粒子の融点は粒径が小さい程低く、粒径が大きくなるにつれてバルク本来の融点に近づくことが知られている。このため、室温でＣｕナノ粒子を塗布し、図１２（ｂ）に示すように基板１と半導体素子２の接合面を重ねて３００［℃］程度に加熱し、図１２（ｃ）に示すように基板１と半導体素子２を接合することで実施例２の半導体装置を得た。なお、この時、より安定した接合層３を形成するために加圧してもよい。この実施例２における基板１と接合層３の０．２％耐力の大小関係、及び基板１と半導体素子２の引張破壊強度（引張強度）の大小関係を以下の表１に示す。この実施例２では、接合層３の耐熱温度はバルクのＣｕと同様１０００［℃］以上になるので、半導体素子２として高耐熱素子等を用いた場合であっても高い接合信頼性を得することができる。なお、この実施例２では、表１に示すように接合層３の０．２％耐力は同一温度において基板１の０．２％耐力と同じ大きさであるが、接合層３をＣｕ合金ナノ粒子により形成することにより、接合層３の０．２％耐力は同一温度において基板１の０．２％耐力以上の大きさになるので、接合層３をＣｕにより形成した場合よりも接合層３に発生する歪を更に低減することができる。
【００２３】
〔実施例３〕
実施例３では、始めに、Ａｌにより形成された基板１の接合面にＡｇめっき処理を施した。なお、Ａｇめっき界面の密着強度及びＡｇめっき自体の引張破壊強度は基板１（Ａｌ）の０．２％耐力よりも大きくする。Ａｇめっき密着強度を向上させるためには、Ａｇめっき前に基板１の接合面に表面処理を施す方法が有効である。例えば、脱脂やエッチング等によって基板１表面を洗浄したり、下地めっきを改善したりすることによって、Ａｇめっきの密着性を格段に向上することができる。また、一般的に電解めっきは無電解めっきに比べて緻密で高強度であり且つ母材への密着性が高いと言われているので、併せて利用できる。また、めっきはＡｇに限らず、ＣｕやＡｕ等であってもよい。次に、接合層３としてペースト化したＣｕＳｎ系ろう材をＡｇめっき処理が施された基板１に塗布した後、半導体素子２をＡｇめっき上に配置して２５０〜３００［℃］程度の温度範囲で加熱接合することにより、実施例３の半導体装置を得た。この実施例３における基板１と接合層３の０．２％耐力の大小関係、基板１と半導体素子２の引張破壊強度（引張強度）の大小関係、及びＡｇめっきの密着強度を以下の表１に示す。この実施例３では、比較的柔らかく靭性の高く、ある一定の歪に対する繰り返し疲労強度が高い基板１側の純Ａｌによる応力緩和が可能となり、接合層３の寿命が大幅に向上する。なお、基板１は純Ａｌではなく、Ａｌ合金や純Ｃｕであっても構わない。特に純Ｃｕの基板でＣｕＳｎ系ろう材を用いる場合はめっきは不要である。また、ＣｕＳｎろう材とは、溶融したＳｎがＣｕへ拡散することで合金化し融点が上がることを応用したものである。また、Ａｇめっきの強度は、Ａｇめっきが形成された基板１と試験用の治具とをＣｕＳｎ系ろう材で接合したもの、又はＡｇめっきが形成された基板１と半導体素子２とをＣｕＳｎ系ろう材で接合し、その後改めてどちらか一方を試験用の治具と接合又は固定したものを用いて引張試験を行い、Ａｇめっき中またはＡｇめっき界面に亀裂が入る前に基板１が変形し始めたらＡｇめっき自体の引張破壊強度及び密着強度は基板１の０．２％耐力より高いとすることにより、評価することができる。
【表１】
2008041707.tif 000003
【００２４】
［シミュレーションによる検討］
最後に、本発明の効果を検証するために、接合層３がＰｂＳｎにより形成された従来の半導体装置構造と接合層３がＡｇにより形成された本願発明の半導体装置構造それぞれについて、接合層３及び基板１のMises応力，Max応力，及びMax歪をシミュレーションにより評価した結果を以下の表２，３に示す。なお、シミュレーションにおいては、半導体素子２のヤング率を４００［ＧＰａ］に設定し、基板１としてＡｌ基板を用いた。また、ＰｂＳｎ，Ａｇ，及びＡｌには公知の材料特性を設定し、熱負荷として１５０［℃］から−５０［℃］に冷却する負荷を半導体装置に与えた。
【表２】
2008041707.tif 000004
【表３】
2008041707.tif 000005
【００２５】
表２，３に示すように、従来の半導体装置構造の場合、温度変化によって受ける損傷は接合層３のＰｂＳｎに集中し、１サイクルで９．４［％］の歪量が発生した。これに対して、本願発明の半導体装置構造の場合には、基板１のＡｌと接合層３のＡｇとが温度変化によって受ける損傷を分かち合い、１サイクルで発生した歪量はそれぞれ０．５［％］と０．６［％］であった。以上の結果と一定の歪に対する繰り返し疲労強度がＰｂＳｎに比べＡｌの方が高いことから、本願発明の半導体装置構造によれば、半導体装置の寿命を向上できることが証明される。
【００２６】
以上、本発明者によってなされた発明を適用した実施の形態について説明したが、この実施の形態による本発明の開示の一部をなす論述及び図面により本発明は限定されることはない。すなわち、この実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論であることを付け加えておく。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１の実施形態となる半導体装置の構成を示す断面図である。
【図２】接合層の０．２％耐力と基板の０．２％耐力の関係を説明するための応力−歪曲線である。
【図３】基板の引張破壊強度と半導体素子の引張破壊強度の関係を説明するための応力−歪曲線である。
【図４】本発明の第４の実施形態となる半導体装置の構成を示す断面図である。
【図５】本発明の第５の実施形態となる半導体装置の一構成例を示す断面図である。
【図６】本発明の第５の実施形態となる半導体装置の一構成例を示す断面図である。
【図７】本発明の第５の実施形態となる半導体装置の一構成例を示す断面図である。
【図８】本発明の第５の実施形態となる半導体装置の一構成例を示す断面図である。
【図９】本発明の第６の実施形態となる半導体装置の一構成例を示す断面図である。
【図１０】本発明の第６の実施形態となる半導体装置の一構成例を示す断面図である。
【図１１】図９及び図１０に示す半導体装置の構成による技術的効果を説明するための図である。
【図１２】本発明の実施形態となる半導体装置の製造方法を示す断面工程図である。
【符号の説明】
【００２８】
１：基板
２：半導体素子
３：接合層
４：薄膜
５：Ｃｕナノ粉末（又はＣｕナノ合金粉末）
【図１】
2008041707.tif 000006
【図２】
2008041707.tif 000007
【図３】
2008041707.tif 000008
【図４】
2008041707.tif 000009
【図５】
2008041707.tif 000010
【図６】
2008041707.tif 000011
【図７】
2008041707.tif 000012
【図８】
2008041707.tif 000013
【図９】
2008041707.tif 000014
【図１０】
2008041707.tif 000015
【図１１】
2008041707.tif 000016
【図１２】
2008041707.tif 000017