(57)【要約】【課題】レーザ光の照射で形成された結晶性の半導体層を含むトランジスタを利用した電流生成回路において出力電流の電流値の誤差を低減する。【解決手段】電流生成回路２０は、複数の電流源トランジスタＴAを各々が含む複数の単位回路Ｕ1〜Ｕnを具備する。各単位回路Ｕiは、複数の電流源トランジスタＴAを選択的に導通させることで設定データＳＤに応じた出力電流Ｉout[i]を生成する。各電流源トランジスタＴAは、レーザ長軸方向ＤAに長尺な領域に対するレーザ光の照射で結晶化された半導体層３１を含む。ひとつの単位回路Ｕiにおいては、各電流源トランジスタＴAの半導体層３１がレーザ長軸方向ＤAに配列する。【選択図】図５
2008153098.tif 000002
【特許請求の範囲】
【請求項１】
各々が出力電流を生成する複数の単位回路を具備する電流生成回路であって、
前記複数の単位回路の各々は、
第１方向に長尺な領域に対するレーザ光の照射で結晶化された半導体層を有するとともに各々の半導体層が前記第１方向に配列する複数の電流源トランジスタを含み、前記複数の電流源トランジスタに流れる電流を設定データに応じて選択的に加算することで出力電流を生成する
ことを特徴とする電流生成回路。
【請求項２】
前記複数の電流源トランジスタにおける各半導体層のチャネル長の方向は相互に平行である
ことを特徴とする請求項１に記載の電流生成回路。
【請求項３】
前記複数の電流源トランジスタにおける各半導体層のチャネル長の方向は前記第１方向である
ことを特徴とする請求項２に記載の電流生成回路。
【請求項４】
前記複数の単位回路は、前記第１方向に垂直な第２方向に配列する
ことを特徴とする請求項１から請求項３の何れかに記載の電流生成回路。
【請求項５】
前記複数の単位回路のうち一の単位回路と他の単位回路とは前記第１方向に配列する
ことを特徴とする請求項１から請求項３の何れかに記載の電流生成回路。
【請求項６】
前記複数の単位回路は、前記第１方向に垂直な第２方向に配列する２以上の単位回路で構成される第１回路群と、前記第２方向に配列する２以上の単位回路で構成されるとともに前記第１回路群に対して前記第１方向に隣接する第２回路群とを含む
ことを特徴とする請求項５に記載の電流生成回路。
【請求項７】
前記複数の単位回路の各々は、基礎電流源トランジスタを含み、前記各電流源トランジスタに流れる電流と前記基礎電流源トランジスタに流れる電流とから出力電流を生成する
ことを特徴とする請求項１から請求項６の何れかに記載の電流生成回路。
【請求項８】
前記複数の単位回路の各々における基礎電流源トランジスタと当該単位回路の各電流源トランジスタとは前記第１方向に配列する
ことを特徴とする請求項７に記載の電流生成回路。
【請求項９】
前記複数の単位回路の各々の基礎電流源トランジスタは前記第１方向に配列する
ことを特徴とする請求項７に記載の電流生成回路。
【請求項１０】
出力電流に応じて駆動される複数の電気光学素子と、
各々が出力電流を生成する複数の単位回路とを具備し、
前記複数の単位回路の各々は、
第１方向に長尺な領域に対するレーザ光の照射で結晶化された半導体層を有するとともに各々の半導体層が前記第１方向に配列する複数の電流源トランジスタを含み、前記複数の電流源トランジスタのうち設定データに応じて導通した各電流源トランジスタに流れる電流から出力電流を生成する
ことを特徴とする電気光学装置。
【請求項１１】
請求項１０に記載の電気光学装置を具備する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所望の電流値の複数の電流を生成する技術に関する。
【背景技術】
【０００２】
レーザ光の照射によって非晶質の半導体膜を結晶化することでトランジスタの半導体層を作成する技術においては、半導体膜の面内で結晶の粒径が相違することに起因して、各トランジスタにおける半導体層の電気的な特性にバラツキが発生するという問題がある。特許文献１から特許文献３には、半導体膜のうちレーザ光が照射される領域の長軸の方向に沿った領域（以下「レーザ照射領域」という）において結晶の粒形が均等化されるという性質を利用して、複数のトランジスタをレーザ照射領域内に形成する技術が開示されている。また、特許文献４および特許文献５には、相互に近接する各トランジスタにて特性の誤差を平均化する技術が開示されている。
【特許文献１】特開２００３−７７２０号公報
【特許文献２】特開平１０−１６３４９５号公報
【特許文献３】特開２００４−６７４１号公報
【特許文献４】特開平１１−８７７２０号公報
【特許文献５】特開２００３−１８６４４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
有機発光素子などの電流駆動型の電気光学素子を利用した電気光学装置においては、所望の電流値の複数の電流（以下「出力電流」という）を生成する電流生成回路が駆動回路として利用される。電流生成回路においては、電流源として機能する複数のトランジスタ（以下「電流源トランジスタ」という）が電気光学素子の配列に沿って直線状に配列する。基板の表面に形成された結晶性の半導体層を利用して電流生成回路の各電流源トランジスタを作成すれば、装置の小型化や部品点数の削減を実現することができる。
【０００４】
ところで、レーザ照射領域内とは言っても、相当の距離をあけて離間した各位置では半導体層における結晶の粒径が相違する。したがって、特許文献１から特許文献３の技術で電流生成回路の各電流源トランジスタを作成したとしても、例えば配列の両端部に位置する各電流源トランジスタなど相当の間隔をあけて離間した各電流源トランジスタの間では電気的な特性の相違が顕著となる。また、特許文献４や特許文献５の技術においては相互に近接する各電流源トランジスタの特性が平均化されるに過ぎないから、相当の距離をあけて離間した各トランジスタの特性の相違はやはり抑制されない。
【０００５】
以上のように、特許文献１から特許文献５の何れの技術を利用しても、総ての出力電流について電流値の誤差を高精度に抑制する（例えば各出力電流の電流値を均一化する）ことは困難である。このような事情を背景として、本発明は、レーザ光の照射で形成された結晶性の半導体層を含むトランジスタを利用した電流生成回路において出力電流の電流値の誤差を低減するという課題の解決を目的としている。
【課題を解決するための手段】
【０００６】
以上の課題を解決するために、本発明に係る電流生成回路は、各々が出力電流を生成する複数の単位回路を具備する電流生成回路であって、複数の単位回路の各々は、第１方向（例えば図４のレーザ長軸方向ＤA）に長尺な領域に対するレーザ光の照射で結晶化された半導体層（例えば低温ポリシリコン）を有するとともに各々の半導体層が第１方向に配列する複数の電流源トランジスタを含み、複数の電流源トランジスタのうち設定データに応じて導通した各電流源トランジスタに流れる電流から出力電流を生成する。第１方向は、光軸に垂直な横断面が線状または帯状であるレーザ光を半導体層の結晶化に使用する場合において当該横断面の長手の方向に相当する。
【０００７】
以上の構成によれば、ひとつの単位回路に含まれる複数の電流源トランジスタが第１方向に配列するから、各電流源トランジスタの電気的な特性は単位回路内で均一化される。したがって、各単位回路が生成する出力電流の電流値の誤差が低減される。また、各単位回路は設定データに応じた出力電流を生成するから、各電流源トランジスタの電気的な特性に仮に誤差がある場合（例えばひとつの単位回路内の各電流源トランジスタに特性の誤差がある場合や複数の単位回路間で電流源トランジスタの特性に誤差がある場合）であっても、各単位回路の出力電流を高い精度で所期の電流値に調整することが可能である。
【０００８】
本発明の好適な態様において、複数の電流源トランジスタにおける各半導体層のチャネル長の方向（例えば図３のチャネル長方向ＤC）は相互に平行である。以上の構成によれば、各半導体層のチャネル長の方向が単位回路内で相違する場合と比較して半導体層の電気的な特性が均一化されるという利点がある。さらに、各半導体層のチャネル長の方向を第１方向とした構成によれば、半導体層における結晶の粒径の相違が各半導体層の抵抗値に与える影響が低減されるという利点がある。
【０００９】
本発明の好適な態様において、複数の単位回路は、第１方向に垂直な第２方向に配列する（例えば図６や図１２）。さらに別の態様において、複数の単位回路のうち一の単位回路と他の単位回路とは第１方向に配列する。例えば、複数の単位回路は、第１方向に垂直な第２方向に配列する２以上の単位回路で構成される第１回路群と、第２方向に配列する２以上の単位回路で構成されるとともに第１回路群に対して第１方向に隣接する第２回路群とを含む（例えば図１０や図１３）。
【００１０】
本発明の好適な態様において、複数の単位回路の各々は、基礎電流源トランジスタを含み、各電流源トランジスタに流れる電流と基礎電流源トランジスタに流れる電流とから出力電流を生成する。以上の態様によれば、単位回路が基礎電流源トランジスタを含むから、出力電流を充分な電流値に維持しながら、設定データに応じた出力電流の調整（補正）の刻み幅を微細化することが可能である。したがって、基礎電流源トランジスタを含まない構成と比較して出力電流が高い精度で所期値に調整される。
【００１１】
基礎電流源トランジスタを含む電流生成回路のひとつの態様において、複数の単位回路の各々における基礎電流源トランジスタと当該単位回路の各電流源トランジスタとは第１方向に配列する（例えば図１２）。本態様によれば、基礎電流源トランジスタと各電流源トランジスタとで特性が均一化されるという利点がある。さらに好適な態様において、複数の単位回路の各々の基礎電流源トランジスタは第１方向に配列する（例えば図１３）。本態様によれば、各電流源トランジスタの特性が複数の単位回路にわたって均一化されるから、各単位回路が生成する出力電流を均一化し易いという利点がある。
【００１２】
さらに好適な態様において、複数の電流源トランジスタは、第１方向に配列する複数の第１電流源トランジスタ（例えば図１４の電流源トランジスタＴA1）と、前記第１電流源トランジスタの配列から離間した位置で第１方向に配列する複数の第２電流源トランジスタ（例えば図１４の電流源トランジスタＴA2）とを含む。以上の構成によれば、単位回路における電流源トランジスタの配列の全長を抑制しながら、電流源トランジスタの個数を確保することで充分な電流値の出力電流を生成できる。
【００１３】
本発明は、以上の各態様に係る電流生成回路を具備する電気光学装置としても特定される。本発明に係る電気光学装置は、出力電流に応じて駆動される複数の電気光学素子と、各々が出力電流を生成する複数の単位回路とを具備し、複数の単位回路の各々は、第１方向に長尺な領域に対するレーザ光の照射で結晶化された半導体層を有するとともに各々の半導体層が第１方向に配列する複数の電流源トランジスタを含み、複数の電流源トランジスタのうち設定データに応じて導通した各電流源トランジスタに流れる電流から出力電流を生成する。本発明に係る電流生成回路によれば、各単位回路の出力電流が高い精度で所期の電流値に調整されるから、本発明の電流生成回路を電気光学素子の駆動に利用した電気光学装置においては、各電気光学素子を高い精度で所期の状態（階調）に駆動できるという利点がある。
【００１４】
本発明に係る電気光学装置は各種の電子機器に利用される。本発明に係る電子機器の典型例は、以上の各態様に係る電気光学装置を感光体ドラムなどの像担持体の露光に利用した電子写真方式の画像形成装置である。この画像形成装置は、露光によって潜像が形成される像担持体と、像担持体を露光する本発明の電気光学装置と、像担持体の潜像に対する現像剤（例えばトナー）の付加によって顕像を形成する現像器とを含む。
【００１５】
さらに、電気光学素子がマトリクス状に配列された電気光学装置は、パーソナルコンピュータや携帯電話機など各種の電子機器の表示装置としても利用される。なお、ひとつの単位回路内における電流源トランジスタの電気的な特性の相違は各々が離間するほど増大するという傾向がある。画像形成装置においては、記録材（例えば用紙）のサイズに対応した長い寸法にわたって多数の電気光学素子が配列されるから、配列の両端部の近傍に位置する各電流源トランジスタの特性が相違し易い。以上の事情を考慮すると、出力電流を高精度に補正し得る本発明の電流生成回路は画像形成装置に特に好適であると言える。
【発明を実施するための最良の形態】
【００１６】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。電気光学装置１００は、感光体ドラムなどの像担持体を露光する露光装置として電子写真方式の画像形成装置に利用される。図１に示すように、電気光学装置１００は、素子アレイ部１０と電流生成回路２０とパルス制御回路４０とが基板５０の表面に形成された構造となっている。基板５０は、Ｘ方向（主走査方向）を長手とする姿勢に固定された長尺状の平板である。電気光学装置１００には各部を制御する制御回路６０が接続される。
【００１７】
素子アレイ部１０は、基板５０の表面に形成されてＸ方向に配列するｎ個（ｎは自然数）の電気光学素子１２を含む。本形態の電気光学素子１２は、相互に対向する陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層が介在する有機発光ダイオード素子である。
【００１８】
電流生成回路２０は、各々が別個の電気光学素子１２に対応するｎ個の単位回路Ｕ1〜Ｕnを含む。第ｉ番目（ｉは１≦ｉ≦ｎを満たす整数）の単位回路Ｕiは、電気光学素子１２の駆動に使用される電流（以下「出力電流」という）Ｉout[i]を４ビットの設定データＳＤから生成する電流出力型のＤＡＣ（Digital to Analog Converter）である。パルス制御回路４０は、各電気光学素子１２の階調を指定する階調データＧＤに応じて出力電流Ｉout[1]〜Ｉout[n]のパルス幅を制御する手段であり、各々が別個の電気光学素子１２に対応するｎ個のスイッチング素子４２を含む。第ｉ番目のスイッチング素子４２は、所定の期間（例えば水平走査期間）のうち第ｉ番目の電気光学素子１２の階調データＧＤに応じた期間にて出力電流Ｉout[i]を電気光学素子１２に供給し、残余の期間にて出力電流Ｉout[i]の供給を停止する。したがって、電気光学素子１２は、出力電流Ｉout[i]と階調データＧＤとに応じた階調（光量）に制御される。
【００１９】
制御回路６０は、階調データＧＤと設定データＳＤとを電気光学装置１００に出力する。階調データＧＤは、外部から供給される映像信号に応じて生成されて順次にパルス制御回路４０に出力される。単位回路Ｕ1〜Ｕnの各々の設定データＳＤは予め記憶部６２に格納される。電気光学装置１００の電源が投入された直後の初期化処理において、制御回路６０は、各設定データＳＤを記憶部６２から取得して電流生成回路２０に出力する。設定データＳＤは、単位回路Ｕ1〜Ｕnの各々に保持される。
【００２０】
図２は、ひとつの単位回路Ｕiの構成を示す回路図である。同図においてはひとつの単位回路Ｕiのみが代表的に図示されている。図２に示すように、単位回路Ｕiは、設定データＳＤを構成するビットｂ1〜ｂ4の総数に相当する４個の電流源Ａ1〜Ａ4と４個のスイッチング素子Ｂ1〜Ｂ4とを含む。電流源Ａk（ｋ＝１,２,３,４）は電流Ｉkを生成する。スイッチング素子Ｂkは、電流源ＡkとノードＮとの間に介在し、設定データＳＤのビットｂkに応じて電流Ｉkの通過および遮断を制御する。したがって、電流源Ａ1〜Ａ4が生成する電流Ｉ1〜Ｉ4のうち設定データＳＤに応じて導通したスイッチング素子Ｂkを通過した電流（電流Ｉ1〜Ｉ4のひとつまたは複数）の加算が出力電流Ｉout[i]としてノードＮに流れる。単位回路Ｕiは、出力電流Ｉout[i]の電流値を設定データＳＤ（補正値）に基づいて補正する回路として把握される。
【００２１】
図２に示すように、電流源Ａ1〜Ａ4の各々はひとつまたは複数の電流源トランジスタＴAで構成される。各電流源トランジスタＴAは、ゲート電極の電圧に応じた電流がドレイン電極とソース電極との間（チャネル領域）に発生するｎチャネル型の薄膜トランジスタである。各電流源トランジスタＴAのゲート電極には共通の基準電圧Ｖrefが供給される。また、各単位回路Ｕiに属する複数の電流源トランジスタＴAはサイズ（例えばチャネル長やチャネル幅）が共通する。
【００２２】
電流源Ａ1〜Ａ4の各々を構成する電流源トランジスタＴAの個数は、電流Ｉ1〜Ｉ4の電流値の相対比が２の累乗となる（Ｉ1：Ｉ2：Ｉ3：Ｉ4＝１：２：４：８）ように決定される。本形態においては各電流源トランジスタＴAのサイズが共通であるから、電流源Ａ1〜Ａ4の各々における電流源トランジスタＴAの個数の相対比は電流Ｉ1〜Ｉ4の電流値の相対比に合致する。すなわち、電流源Ａ1は１個の電流源トランジスタＴAで構成され、電流源Ａ2は、相互に並列に接続された２個の電流源トランジスタＴAで構成される。また、電流源Ａ3は４個の電流源トランジスタＴAで構成され、電流源Ａ4は８個の電流源トランジスタＴAで構成される。
【００２３】
図３は、ひとつの電流源トランジスタＴAの構成を示す平面図および断面図である。図３に示すように、電流源トランジスタＴAは、基板５０の表面に形成された半導体層３１と、半導体層３１を被覆するゲート絶縁層３２と、ゲート絶縁層３２を挟んで半導体層３１に対向するゲート電極３３とを含む薄膜トランジスタである。半導体層３１のうちゲート電極３３に対向するチャネル領域３１１の両側にはドレイン領域３１２およびソース領域３１３が形成される。ドレイン領域３１２にはドレイン電極Ｄが接続され、ソース領域３１３にはソース電極Ｓが接続される。なお、図３の平面図においてはドレイン電極Ｄおよびソース電極Ｓが便宜的に直線として図示されている。図３に示すように、ドレイン領域３１２とソース領域３１３とを結ぶ方向（すなわち半導体層３１のチャネル領域３１１にてキャリアが移動する方向）がチャネル長の方向（以下「チャネル長方向」という）ＤCとして定義される。
【００２４】
各電流源トランジスタＴAの半導体層３１は、図４に示すように、基板５０の表面に成膜された非晶質の半導体膜５３にXeClレーザなど各種のレーザ光を照射するレーザアニールによって形成される。レーザ光の光束の横断面は、所定の方向（以下「レーザ長軸方向」という）ＤAに延在する長尺状（線状または帯状）である。したがって、図４に示すように、半導体膜５３のうちレーザ長軸方向ＤAに沿った長尺状の領域Ｒにレーザ光が到達する。図４においては、基板５０のひとつの縁辺５１に沿う方向をレーザ長軸方向ＤAとした場合が例示されている。
【００２５】
半導体膜５３の領域Ｒはレーザ光の照射によって溶融および結晶化する。半導体膜５３に対するレーザ光の照射は、レーザ長軸方向ＤAに垂直な方向ＤBにおける半導体膜５３とレーザ光との相対的な位置を変化させながら順次に反復（走査）される。レーザアニール後の半導体膜５３をパターニングすることで電流源トランジスタＴAの半導体層３１が形成される。なお、パルス制御回路４０のスイッチング素子４２や各単位回路Ｕiのスイッチング素子Ｂkは、電流源トランジスタＴAとともに基板５０の表面に形成された薄膜トランジスタで構成される。
【００２６】
図５は、ひとつの単位回路Ｕi内で複数の電流源トランジスタＴAが配列する様子を模式的に示す平面図である。同図においては、スイッチング素子Ｂ1〜Ｂ4の図示が便宜的に省略されている。図５に示すように、単位回路Ｕiに含まれる複数の電流源トランジスタＴAは、レーザアニール時のレーザ長軸方向ＤA（すなわち基板５０の縁辺５１が延在する方向）に沿って直線状に配列する。また、各電流源トランジスタＴAにおける半導体層３１のチャネル長方向ＤCは相互に平行である。さらに詳述すると、各半導体層３１のチャネル長方向ＤCはレーザ長軸方向ＤAに平行である。
【００２７】
図６は、電流生成回路２０のｎ個の単位回路Ｕ1〜Ｕnが配列する様子を模式的に示す平面図である。同図に示すように、単位回路Ｕ1〜Ｕnはレーザ長軸方向ＤAに垂直な方向ＤBに配列する。すなわち、方向ＤBは図１におけるＸ方向に平行である。
【００２８】
レーザアニールによる結晶化後の半導体膜５３の電気的な特性は、領域Ｒが延在するレーザ長軸方向ＤAに沿って揃うという傾向がある。本形態においては、図５や図６のように、ひとつの単位回路Ｕiにおける複数の電流源トランジスタＴAの半導体層３１がレーザ長軸方向ＤAに沿って配列するから、各電流源トランジスタＴAの電気的な特性は単位回路Ｕi内で均一化される。さらに詳述すると、各電流源トランジスタＴAのサイズとゲート電極の電圧（基準電圧Ｖref）Ｖrefが共通とされた本形態においては、単位回路Ｕiに属する各電流源トランジスタＴAに流れる電流の電流値を高い精度で合致させることが可能となる。したがって、図７に示すように、各単位回路Ｕiが生成する出力電流Ｉout[i]の電流値は、当該単位回路Ｕiに供給される設定データＳＤに応じて線形性をもって変化する。
【００２９】
一方、図６に示したようにｎ個の単位回路Ｕ1〜Ｕnはレーザ長軸方向ＤAに垂直な方向ＤBに配列するから、各電流源トランジスタＴAの電気的な特性が単位回路Ｕ1〜Ｕnの各々で相違する可能性はある。例えば、図７に示すように、単位回路Ｕ1における設定データＳＤおよび出力電流Ｉout[1]の関係と、単位回路Ｕ2における設定データＳＤおよび出力電流Ｉout[2]の関係とは相違し得る。したがって、例えば単位回路Ｕ1と単位回路Ｕ2とで設定データＳＤが共通する場合には出力電流Ｉout[1]と出力電流Ｉout[2]とが相違する。そこで、本形態においては、各単位回路Ｕiの生成する出力電流Ｉout[i]の電流値が目標値Ｉ0に接近する（理想的には合致する）ように、設定データＳＤが単位回路Ｕiごとに個別に設定される。例えば、図７の場合を例示すると、単位回路Ｕ1の設定データＳＤを数値ＳＤ1に設定するとともに単位回路Ｕ2の設定データＳＤを数値ＳＤ2に設定することで、出力電流Ｉout[1]および出力電流Ｉout[2]の双方の電流値は目標値Ｉ0に均一化される。単位回路Ｕ1〜Ｕnの各々の設定データＳＤは、以上のように出力電流Ｉout[1]〜Ｉout[n]の電流値が均一化されるように例えば電気光学装置１００の出荷前に生成されて記憶部６２に格納される。
【００３０】
ところで、単位回路Ｕiにおける各電流源トランジスタＴAの半導体層３１がレーザ長軸方向ＤAとは異なる方向に配列された構成（以下「対比例１」という）においては、半導体膜５３上の位置に応じて結晶の粒形が相違することに起因して各半導体層３１の電気的な特性にバラツキが生じ得る。すなわち、各々のゲート電極に共通の基準電圧Ｖrefが供給された場合であっても、各電流源トランジスタＴAに流れる電流は相違する。したがって、図８に示すように、各単位回路Ｕiが生成する出力電流Ｉout[i]の電流値は、当該単位回路Ｕiに供給される設定データＳＤに対して不規則に変動するから、図８に示すように設定データＳＤを何れの数値に設定しても出力電流Ｉout[i]の電流値が目標値Ｉ0に合致しない場合がある。したがって、以上のような電流値の相違に起因して各電気光学素子１２の階調にムラが発生するという問題がある。これに対し、本形態においては、設定データＳＤに対して出力電流Ｉout[i]の電流値が線形に変化するから、図７に示すように各出力電流Ｉout[i]の電流値を充分に目標値Ｉ0に近づけることが可能である。
【００３１】
なお、出力電流Ｉout[i]の電流値が目標値Ｉ0となるように設定データＳＤを選定するためには、設定データＳＤと出力電流Ｉout[i]の電流値との関係を単位回路Ｕiごとに測定する必要がある。図８に示すように出力電流Ｉout[i]が設定データＳＤに応じて不規則に変動する対比例１においては、設定データＳＤを総ての数値にわたって変化させながら出力電流Ｉout[i]を測定することで、出力電流Ｉout[i]が目標値Ｉ0に最も近づく設定データＳＤを探索する必要がある。
【００３２】
一方、本形態においては図７のように設定データＳＤと出力電流Ｉout[i]とが線形の関係にあるから、設定データＳＤの各数値と出力電流Ｉout[i]の電流値との関係を容易に特定できる。例えば、ひとつの電流源トランジスタＴAを導通させた場合の出力電流Ｉout[i]の電流値さえ測定すれば、設定データＳＤに対する出力電流Ｉout[i]の電流値の変化の割合（図７における直線の傾き）が特定される。すなわち、設定データＳＤを総ての数値について出力電流Ｉout[i]の電流値を測定しなくても、任意の設定データＳＤが指定された場合の出力電流Ｉout[i]の電流値を特定することが可能である。したがって、出力電流Ｉout[i]を目標値Ｉ0に設定し得る設定データＳＤを探索する作業の負荷や時間が対比例１と比較して大幅に削減されるという利点がある。
【００３３】
次に、図９は、レーザアニールによる結晶化後の半導体膜５３の構造を示す平面図である。同図においては、レーザ長軸方向ＤAに長尺な領域Ｒ1および領域Ｒ2が方向ＤBに隣接する様子が図示されている。半導体膜５３の結晶の粒径（さらには電気的な特性）は、領域Ｒ1内および領域Ｒ2内の各々においては揃うけれども領域Ｒ1と領域Ｒ2との間では相違する。
【００３４】
図９の部分(a)には、チャネル長方向ＤCが方向ＤBを向くように半導体層３１を領域Ｒ1と領域Ｒ2とにわたって形成した構成（以下「対比例２」という）が図示されている。図９の部分(a)に示す半導体層３１の等価回路は、ドレイン電極Ｄとソース電極Ｓとの間に領域Ｒ1の抵抗ｒ1と領域Ｒ2の抵抗ｒ2とが直列に接続された構成となる。したがって、例えば結晶の欠陥などに起因して領域Ｒ1の抵抗ｒ1が高い場合には電流源トランジスタＴAのドレイン−ソース間の抵抗値が顕著に上昇するという問題がある。
【００３５】
一方、図９の部分(b)には、図５や図６に示したように、チャネル長方向ＤCがレーザ長軸方向ＤAを向くように半導体層３１を形成した場合が図示されている。図９の部分(b)に示す半導体層３１の等価回路は、ドレイン電極Ｄとソース電極Ｓとの間に抵抗ｒ1と抵抗ｒ2とが並列に接続された構成となる。したがって、仮に結晶の欠陥などに起因して領域Ｒ1の抵抗ｒ1が高い場合であっても、電流源トランジスタＴAのドレイン−ソース間の抵抗値は対比例２の場合と比較して抑制される。以上のように、本形態においては各半導体層３１のチャネル長方向ＤCがレーザ長軸方向ＤAに平行であるから、半導体膜５３における電気的な特性の相違が半導体層３１の抵抗値に与える影響が低減されるという利点がある。
【００３６】
なお、以上の形態においては、ｎ個の単位回路Ｕ1〜Ｕnがレーザ長軸方向ＤAに垂直な方向ＤBに配列する構成（図６）を例示したが、図１０のように単位回路Ｕ1〜Ｕnがレーザ長軸方向ＤAに配列する構成も採用される。図１０の構成においては、電流生成回路２０を構成するｎ個の単位回路Ｕ1〜Ｕnが所定の個数（ここでは８個）を単位として複数の回路群Ｇ（Ｇ1，Ｇ2，……）に区分される。図１０に示すように複数の回路群Ｇはレーザ長軸方向ＤAに沿って配列する。また、ひとつの回路群Ｇに属する８個の単位回路Ｕi（Ｕ1〜Ｕ8，Ｕ9〜Ｕ16）は方向ＤBに配列する。したがって、例えば回路群Ｇ1の単位回路Ｕ1と回路群Ｇ2の単位回路Ｕ9とはレーザ長軸方向ＤAに配列する。すなわち、図６の構成においては方向ＤBがＸ方向に相当するのに対し、図１０の構成においてはレーザ長軸方向ＤAがＸ方向に相当する。図１０の構成によっても図６の構成と同様の作用および効果が奏される。
【００３７】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、本形態において作用や機能が第１実施形態と共通する要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。
【００３８】
図１１は、単位回路Ｕiの構成を示す回路図である。同図に示すように、本形態の単位回路Ｕiは、図２の要素に加えてｎチャネル型の基礎電流源トランジスタＴBを含む。基礎電流源トランジスタＴBは、ノードＮと接地線との間に電流源Ａ1〜Ａ4と並列に配置され、ゲート電極の基準電圧Ｖrefに応じた基礎電流ＩBを設定データＳＤに拘わらず生成する定電流源として機能する。電流Ｉ1〜Ｉ4が設定データＳＤに応じて選択的に基礎電流ＩBに加算されることで出力電流Ｉout[i]が生成される。
【００３９】
なお、本形態においては基礎電流源トランジスタＴBがひとつのトランジスタで構成された場合を便宜的に例示するが、相互に並列に接続された複数の薄膜トランジスタで基礎電流源トランジスタＴBを構成してもよい。なお、出力電流Ｉout[i]の電流値を基礎電流ＩBで確保しながら電流Ｉ1〜Ｉ4の選択的な付加で微調整するという観点からすると、各電流源トランジスタＴAに流れる電流と比較して基礎電流ＩBの電流値が大きくなるように基礎電流源トランジスタＴBの特性（例えばサイズ）を選定することが望ましい。
【００４０】
以上の構成によれば、出力電流Ｉout[i]の電流値が基礎電流ＩBによって確保されるから、第１実施形態と比較して電流Ｉ1〜Ｉ4の電流値は低減される。すなわち、設定データＳＤに応じた出力電流Ｉout[i]の変動の単位（刻み幅）を微小化することが可能である。したがって、設定データＳＤのビット数（さらには電流源Ａの個数）を第１実施形態から増加させることなく、出力電流Ｉout[i]の電流値を高い精度で目標値Ｉ0に補正することができる。
【００４１】
次に、図１２は、電流生成回路２０を構成するｎ個の単位回路Ｕ1〜Ｕnが配列する様子を模式的に示す平面図である。図１２に示すように、ｎ個の単位回路Ｕ1〜Ｕnが方向ＤB（Ｘ方向）に配列する構成やひとつの単位回路Ｕi内の複数の電流源トランジスタＴAがレーザ長軸方向ＤAに配列する構成は第１実施形態と同様である。
【００４２】
基礎電流源トランジスタＴBは、電流源トランジスタＴAと同様に、ゲート絶縁層３２を挟んで対向する半導体層３７とゲート電極３８とを含む薄膜トランジスタである。図１２に示すように、ひとつの単位回路Ｕiにおいては、基礎電流源トランジスタＴBと各電流源トランジスタＴAとがレーザ長軸方向ＤAに沿って配列する。すなわち、電流源トランジスタＴAの半導体層３１と基礎電流源トランジスタＴBの半導体層３７とはレーザアニールによって同時に形成されるから、双方における結晶の粒径（さらには電気的な特性）は均一化される。また、基礎電流源トランジスタＴBおよび電流源トランジスタＴAのチャネル長方向ＤCはレーザ長軸方向ＤAに平行である。一方、図１２に示すように、単位回路Ｕ1〜Ｕnの各々の基礎電流源トランジスタＴBは方向ＤBに配列する。
【００４３】
以上に説明したように、本形態においては各電流源トランジスタＴAと基礎電流源トランジスタＴBとで電気的な特性が均一化されるから、基礎電流源トランジスタＴBの特性を測定することで各電流源トランジスタＴAの特性を推定できる。すなわち、例えば基礎電流源トランジスタＴBのサイズと各電流源トランジスタＴAのサイズとが共通するとすれば、各電流源トランジスタＴAには基礎電流ＩBに等しい電流が流れる。したがって、設定データＳＤをゼロに選定した場合（すなわち総ての電流源トランジスタＴAをオフ状態とした場合）の出力電流Ｉout[i]（すなわち基礎電流ＩB）を各電流源トランジスタＴAに流れる電流として把握することが可能である。したがって、各単位回路Ｕiにおける設定データＳＤと出力電流Ｉout[i]の電流値との関係を容易に把握できるという利点がある。
【００４４】
なお、単位回路Ｕ1〜Ｕnの電流源トランジスタＴAがレーザ長軸方向ＤAに配列する図１０の構成は本形態についても同様に適用される。例えば、図１３に示すように、単位回路Ｕ1〜Ｕnの電流源トランジスタＴAを図９と同様に配列する一方、ｎ個の単位回路Ｕ1〜Ｕnにおける基礎電流源トランジスタＴBをレーザ長軸方向ＤAに沿って直線状に配列する。図１３の構成によれば、結晶の粒径が揃った領域内に各基礎電流源トランジスタＴBが配置されるから、基礎電流ＩBの電流値を単位回路Ｕ1〜Ｕnにわたって均一化することが可能である。すなわち、目標値Ｉ0に対する出力電流Ｉout[1]〜Ｉout[n]の誤差が抑制される。したがって、出力電流Ｉout[1]〜Ｉout[n]を高精度に調整できるという利点がある。
【００４５】
＜Ｃ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００４６】
（１）変形例１  
単位回路Ｕiにおける各電流源Ａkの構成は適宜に変更される。例えば、電流源Ａ1〜Ａ4の各々がひとつの電流源トランジスタＴAのみを含む構成としてもよい。電流源Ａ1〜Ａ4の各々を構成するトランジスタＴAのサイズは、電流Ｉ1〜Ｉ4の電流値の相対比が２の累乗となるように決定される。例えば、電流源Ａ2の電流源トランジスタＴAのチャネル幅が電流源Ａ1の電流源トランジスタＴAの２倍に設定され、電流源Ａ3の電流源トランジスタＴAのチャネル幅が電流源Ａ1の電流源トランジスタＴAの４倍に設定されるといった具合である。
【００４７】
また、以上の形態においては電流Ｉ1〜Ｉ4の電流値が個別に重み付けされた構成を例示したが、電流源Ａ1〜Ａ4の各々が同じ電流値の電流を生成する構成も採用される。例えば、電流源Ａ1〜Ａ4の各々は、特性（サイズ）が共通するひとつの電流源トランジスタＴAで構成される。以上に例示したように、本発明の好適な態様における単位回路Ｕiは、複数の電流源トランジスタＴAが生成する電流を設定データＳＤに応じて選択的に加算することで出力電流Ｉout[i]を生成する回路として特定される。
【００４８】
（２）変形例２  
以上の形態においては、単位回路Ｕiを構成する総ての電流源トランジスタＴAがレーザ長軸方向ＤAに沿って直線状に配列する構成を例示したが、電流源トランジスタＴAが複数列に配列する構成も採用される。例えば、図１４に示すように、レーザ長軸方向ＤAに平行な直線Ｌ1および直線Ｌ2の各々に沿って複数の電流源トランジスタＴA（ＴA1，ＴA2）を配列した構成も採用される。図１４に示すように、電流源Ａ1は、直線Ｌ1上のひとつの電流源トランジスタＴA1と直線Ｌ2上のひとつの電流源トランジスタＴA1とを並列に接続した構成である。同様に、電流源Ａ2は、直線Ｌ1上の２個の電流源トランジスタＴA1と直線Ｌ2上の２個の電流源トランジスタＴA2とを並列に接続した構成である。なお、図１４においては電流源Ａ4およびスイッチング素子Ｂ4の図示が省略されている。
【００４９】
図１４の構成においては電流源Ａkを構成する電流源トランジスタＴA（ＴA1，ＴA2）が増加するから、第１実施形態と比較して、ひとつの電流源Ａkが生成する電流Ｉkの電流値を充分に確保できるという利点がある。また、電流源トランジスタＴAが複数列に配列されるから、総ての電流源トランジスタＴAが単列に配列する構成と比較して単位回路Ｕiにおけるレーザ長軸方向ＤAの寸法を削減することができる。さらに、直線Ｌ1上の各電流源トランジスタＴA1の電気的な特性が揃うとともに直線Ｌ2上の各電流源トランジスタＴA2の電気的な特性が揃うから、各電流源Ａkが生成する電流Ｉkの電流値は高い精度で所期の電流値に調整される。なお、以上では電流源トランジスタＴAに言及したが、基礎電流源トランジスタＴBも、直線Ｌ1上および直線Ｌ2上の各々に配置された複数のトランジスタによって構成され得る。
【００５０】
（３）変形例３  
以上の各形態においては出力電流Ｉout[1]〜Ｉout[n]の電流値が目標値Ｉ0に均一化される構成を便宜的に例示したが、出力電流Ｉout[1]〜Ｉout[n]の各々が設定データＳＤに応じて別個の電流値に調整される構成も採用される。例えば、各電気光学素子１２の電気的な特性（例えば発光効率）にバラツキがある場合には、各々に同じ階調が指定された場合の複数の電気光学素子１２の階調が均一化される（すなわち電気光学素子１２の特性のバラツキが補償される）ように出力電流Ｉout[1]〜Ｉout[n]の電流値を設定データＳＤに応じて個別に設定（補正）する構成が採用される。
【００５１】
（４）変形例４  
電流源トランジスタＴAや基礎電流源トランジスタＴBの形態や特性は任意に変更される。例えば、電流源トランジスタＴAや基礎電流源トランジスタＴBがｐチャネル型のトランジスタとされた構成やボトムゲート型の薄膜トランジスタとされた構成も採用される。
【００５２】
（５）変形例５  
有機発光ダイオード素子は電気光学素子の例示に過ぎない。本発明に適用される電気光学素子について、自身が発光する自発光型と外光の透過率を変化させる非発光型（例えば液晶素子）との区別や、電流の供給によって駆動される電流駆動型と電圧の印加によって駆動される電圧駆動型との区別は不問である。例えば、無機ＥＬ素子、フィールド・エミッション（ＦＥ）素子、表面導電型エミッション（ＳＥ：Surface-conduction Electron-emitter）素子、弾道電子放出（ＢＳ：Ballistic electron Surface emitting）素子、ＬＥＤ（Light Emitting Diode）素子、液晶素子、電気泳動素子、エレクトロクロミック素子など様々な電気光学素子を本発明に利用することができる。
【００５３】
＜Ｄ：応用例＞
以上の各形態に係る電気光学装置１００を利用した電子機器（画像形成装置）の形態を説明する。
図１５は、電気光学装置１００を採用した画像形成装置の構成を示す断面図である。画像形成装置は、タンデム型のフルカラー画像形成装置であり、以上の形態に係る４個の電気光学装置１００（１００K，１００C，１００M，１００Y）と、各電気光学装置１００に対応する４個の感光体ドラム７０（７０K，７０C，７０M，７０Y）とを具備する。ひとつの電気光学装置１００は、これに対応した感光体ドラム７０の像形成面（外周面）と対向するように配置される。なお、各符号の添字「K」「C」「M」「Y」は、黒（Ｋ）、シアン（Ｃ）、マゼンダ（Ｍ）、イエロー（Ｙ）の各顕像の形成に利用されることを意味している。
【００５４】
図１５に示すように、駆動ローラ７１１と従動ローラ７１２とには無端の中間転写ベルト７２が巻回される。４個の感光体ドラム７０は、相互に所定の間隔をあけて中間転写ベルト７２の周囲に配置される。各感光体ドラム７０は、中間転写ベルト７２の駆動に同期して回転する。
【００５５】
各感光体ドラム７０の周囲には、電気光学装置１００のほかにコロナ帯電器７３１（７３１K，７３１C，７３１M，７３１Y）と現像器７３２（７３２K，７３２C，７３２M，７３２Y）とが配置される。コロナ帯電器７３１は、これに対応する感光体ドラム７０の像形成面を帯電させる。この帯電した像形成面を各電気光学装置１００が露光することで静電潜像が形成される。各現像器７３２は、静電潜像に現像剤（トナー）を付着させることで感光体ドラム７０に顕像（可視像）を形成する。
【００５６】
以上のように感光体ドラム７０に形成された各色（黒・シアン・マゼンタ・イエロー）の顕像が中間転写ベルト７２の表面に順次に転写（一次転写）されることでフルカラーの顕像が形成される。中間転写ベルト７２の内側には４個の一次転写コロトロン（転写器）７４（７４K，７４C，７４M，７４Y）が配置される。各一次転写コロトロン７４は、これに対応する感光体ドラム７０から顕像を静電的に吸引することによって、感光体ドラム７０と一次転写コロトロン７４との間隙を通過する中間転写ベルト７２に顕像を転写する。
【００５７】
シート（記録材）７５は、ピックアップローラ７６１によって給紙カセット７６２から１枚ずつ給送され、中間転写ベルト７２と二次転写ローラ７７との間のニップに搬送される。中間転写ベルト７２の表面に形成されたフルカラーの顕像は、二次転写ローラ７７によってシート７５の片面に転写（二次転写）され、定着ローラ対７８を通過することでシート７５に定着される。排紙ローラ対７９は、以上の工程を経て顕像が定着されたシート７５を排出する。
【００５８】
以上に例示した画像形成装置は有機発光ダイオード素子を光源（露光手段）として利用しているので、レーザ走査光学系を利用した構成よりも装置が小型化される。なお、以上に例示した以外の構成の画像形成装置にも電気光学装置１００を適用することができる。例えば、ロータリ現像式の画像形成装置や、中間転写ベルトを使用せずに感光体ドラムからシートに対して直接的に顕像を転写するタイプの画像形成装置、あるいはモノクロの画像を形成する画像形成装置にも電気光学装置１００を利用することが可能である。
【００５９】
なお、電気光学装置１００の用途は像担持体の露光に限定されない。例えば、電気光学装置１００は、原稿などの読取対象に光を照射する照明装置として画像読取装置に採用される。この種の画像読取装置としては、スキャナ、複写機やファクシミリの読取部分、バーコードリーダ、あるいはＱＲコード（登録商標）のような二次元画像コードを読む二次元画像コードリーダがある。
【００６０】
また、電気光学素子１２がマトリクス状に配列された電気光学装置は、各種の電子機器の表示装置としても利用される。本発明が適用される電子機器としては、例えば、可搬型のパーソナルコンピュータ、携帯電話機、携帯情報端末（ＰＤCT_A：Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器などがある。
【図面の簡単な説明】
【００６１】
【図１】本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】単位回路の構成を示す回路図である。
【図３】電流源トランジスタの構造を示す平面図および断面図である。
【図４】半導体層を形成する工程を説明するための平面図である。
【図５】単位回路における各電流源トランジスタの配列を示す平面図である。
【図６】各単位回路の配列を示す平面図である。
【図７】設定データと出力電流の電流値との関係を示すグラフである。
【図８】対比例における設定データと出力電流の電流値との関係を示すグラフである。
【図９】第１実施形態の効果を説明するための平面図である。
【図１０】各単位回路の他の配列を示す平面図である。
【図１１】第２実施形態における単位回路の構成を示す回路図である。
【図１２】各単位回路の配列を示す平面図である。
【図１３】各単位回路の他の配列を示す平面図である。
【図１４】変形例に係る単位回路の各電流源トランジスタの配列を示す平面図である。
【図１５】本発明に係る電子機器の具体的な形態（画像形成装置）の構成を示す断面図である。
【符号の説明】
【００６２】
１００……電気光学装置、１０……素子アレイ部、１２……電気光学素子、２０……電流生成回路、Ｕ（Ｕ1〜Ｕn）……単位回路、Ａ（Ａ1〜Ａ4）……電流源、Ｂ（Ｂ1〜Ｂ4）……スイッチング素子、ＴA……電流源トランジスタ、ＴB……基礎電流源トランジスタ、３１，３７……半導体層、３２……ゲート絶縁層、３３，３８……ゲート電極、４０……パルス制御回路、５０……基板、５３……半導体膜、６０……制御回路、６２……記憶部。
【図１】
2008153098.tif 000003
【図２】
2008153098.tif 000004
【図３】
2008153098.tif 000005
【図４】
2008153098.tif 000006
【図５】
2008153098.tif 000007
【図６】
2008153098.tif 000008
【図７】
2008153098.tif 000009
【図８】
2008153098.tif 000010
【図９】
2008153098.tif 000011
【図１０】
2008153098.tif 000012
【図１１】
2008153098.tif 000013
【図１２】
2008153098.tif 000014
【図１３】
2008153098.tif 000015
【図１４】
2008153098.tif 000016
【図１５】
2008153098.tif 000017