(57)【要約】【課題】層間絶縁膜形成時に金属配線の一部がエッチングされることで金属配線間の異常膜が形成されるのを防止し、素子特性の劣化を有効に防止できる半導体素子の金属層間絶縁膜形成方法を提供する。【解決手段】半導体基板１００上に金属層を蒸着後、その金属層をパターニングして金属配線１０１Ａを形成する。この金属配線１０１Ａを含む全体構造上にバッファ酸化膜（バッファ膜）１０３を形成することにより、後工程で金属層間絶縁膜１０４を形成する工程の際のプラズマ損傷を防止する。そうしたバッファ酸化膜１０３を含む全体構造上に金属層間絶縁膜１０４を形成する。以上の工程を経ることで、金属層間絶縁膜１０４を形成する際に金属配線１０１Ａの一部がエッチングされてしまうことで金属配線間に異常膜が形成されるのを防ぎ、それにより素子特性の劣化を抑える。【選択図】図４
2008078624.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に金属配線用金属層を蒸着した後にパターニングして金属配線を形成する工程と、
前記金属配線を含む全体構造上に後続の層間絶縁膜の形成工程時のプラズマ損傷を防止するためにバッファ膜を形成する工程と、
前記バッファ膜を含む全体構造上に層間絶縁膜を形成する工程と、
を含むことを特徴とする半導体素子の金属層間絶縁膜形成方法。
【請求項２】
前記層間絶縁膜を形成する工程は、前記バッファ膜を形成する工程とイン-サイチュウ方式で進行することを特徴とする請求項１に記載の半導体素子の金属層間絶縁膜形成方法。
【請求項３】
前記バッファ膜は、酸化膜で形成することを特徴とする請求項１に記載の半導体素子の金属層間絶縁膜形成方法。
【請求項４】
前記金属配線用金属層は、タングステンを用いて形成することを特徴とする請求項１に記載の半導体素子の金属層間絶縁膜形成方法。
【請求項５】
前記バッファ膜は、低い圧縮力またはテンシルストレスを有する物質で形成することを特徴とする請求項１に記載の半導体素子の金属層間絶縁膜形成方法。
【請求項６】
前記バッファ膜は、バイアスパワーを0.1W〜1000Wで印加して形成することを特徴とする請求項１に記載の半導体素子の金属層間絶縁膜形成方法。
【請求項７】
前記バッファ膜は、50Å〜500Åの厚さで形成することを特徴とする請求項１に記載の半導体素子の金属層間絶縁膜形成方法。
【請求項８】
前記層間絶縁膜は、HDP CVD方式を用いて形成することを特徴とする請求項１に記載の半導体素子の金属層間絶縁膜形成方法。
【請求項９】
前記層間絶縁膜は、シリコン酸化膜を用いて形成することを特徴とする請求項１に記載の半導体素子の金属層間絶縁膜形成方法。
【請求項１０】
前記層間絶縁膜は、バイアスパワーを500W〜4000Wで印加して形成することを特徴とする請求項１に記載の半導体素子の金属層間絶縁膜形成方法。
【請求項１１】
前記層間絶縁膜は、1000Å〜20000Åの厚さで形成することを特徴とする請求項１に記載の半導体素子の金属層間絶縁膜形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の金属層間絶縁膜形成方法に関するものである。
【背景技術】
【０００２】
半導体素子では、金属膜と金属膜との間に層間絶縁膜(IMD; Inter Metal Dielectric)を形成してそれら両金属膜間を絶縁させる。層間絶縁膜は様々の工程を経て形成される。現在、半導体素子の高集積化に伴ってアスペクト比が増加する傾向にあるため、微細パターン化に有利なプラズマ化学蒸着(PECVD;Plasma Enhanced Chemical Vapor Deposition)工程を用いて層間絶縁膜を形成している。
【０００３】
フラッシュメモリ素子において、金属配線を形成する方法の多くはこれまでダマシン（damascene）工程を用いてきた。しかし、ダマシン工程では金属配線の抵抗が相対的に高くなるといった問題がある。すなわち、バリアメタルが側面に蒸着されながら抵抗が増加する問題と実際の金属ラインであるタングステンをCVD方式で蒸着する場合、完全に埋め込まれられず、つまりシーム(seam)が存在するようになって抵抗が増大するのである。素子の微細パターン化が進むにともない、抵抗を下げるためにタングステンをまず蒸着し、これをパターニングした後、後続のIMD物質で埋め込む方法が研究された。
【０００４】
ここで、図１を参照して半導体素子の層間絶縁膜形成方法の従来例を説明する。半導体基板(10)上に金属配線物質であるタングステンを蒸着後、パターニングして金属配線(11)を形成し、そうした全体構造上に層間絶縁膜(12)を形成する。この層間絶縁膜(12)には埋め込み能力に優れたHDP酸化膜が多く用いられる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記HDP酸化膜の場合、蒸着と同時にエッチングが起こる物質であるため、金属配線(11)の一部がエッチングされる。これは、金属ライン(11)の間の空間を埋め込むために、初めから高いバイアスパワーを用いてHDP酸化膜を蒸着する。その蒸着のために高いエネルギーを有するプラズマが金属配線と衝突するようになる。それによって金属配線の一部がエッチングされ、そのエッチングされた不純物が金属配線と金属配線との間の空間に積層され、薄い異常膜(13)が形成される問題が発生する。この異常膜(13)は、金属配線のような物質であるタングステン成分からなっているため、金属配線(11)の間に微細ブリッジ(bridge)を誘発し、素子特性を劣化させてしまうのである。
【０００６】
以上から、本発明の目的は、層間絶縁膜形成時に金属配線の一部がエッチングされることで金属配線間の異常膜が形成されるのを防止し、素子特性の劣化を有効に防止できる半導体素子の金属層間絶縁膜形成方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために本発明に係る代表的な半導体素子の金属層間絶縁膜形成方法は、半導体基板上に金属配線用金属層を蒸着した後にパターニングして金属配線を形成する工程と、前記金属配線を含む全体構造上に後続の層間絶縁膜の形成工程時のプラズマ損傷を防止するためにバッファ膜を形成する工程と、前記バッファ膜を含む全体構造上に層間絶縁膜を形成する工程と、を含むことを特徴とする。
【発明の効果】
【０００８】
本発明の半導体素子の金属層間絶縁膜形成方法によれば、半導体素子上に金属配線をパターニング後、その全体構造上にバッファ酸化膜と層間絶縁膜物質を形成し、その層間絶縁膜を形成する際に金属配線の一部がエッチングされてしまうことで金属配線間に異常膜が形成されるのを防ぎ、それにより素子特性の劣化を抑えるのに有効である。
【発明を実施するための最良の形態】
【０００９】
以下、本発明に係る半導体素子の金属層間絶縁膜形成方法の好適な実施形態について図を参照して詳細に説明する。
【００１０】
図２〜図４は、本実施形態の形成方法の工程を順に示す素子の断面図である。
【００１１】
まず、図２に示す工程において、所定の工程が完了した半導体基板(100)上に金属配線を形成するための物質(101)を蒸着する。この金属配線用物質(101に)はタングステンが用いられることが望ましい。その後、金属配線をパターニングするためのフォトレジストパターン(102)を形成する。
【００１２】
つぎに、図３に示す工程において、フォトレジストパターン(102)をエッチングマスクとするエッチング工程を進行し、半導体基板(100)が露出されるように金属配線用物質をエッチングして金属配線(101A)を形成する。その後、全体構造上に後続の層間絶縁膜の形成工程時に発生するプラズマダメージを防止するためのバッファ酸化膜(103)を形成する。バッファ酸化膜(103)は、低い圧縮力またはテンシルストレス(引張応力)を有する物質で形成することが望ましい。バッファ酸化膜(103)の蒸着工程は、バイアスパワーを0.1W〜1000Wで印加して形成することが望ましい。また、バッファ酸化膜(103)は50Å〜500Åの厚さで形成することが望ましい。
【００１３】
つぎに、図４に示す工程において、バッファ酸化膜(103)を含む全体構造上に層間絶縁膜(104)を形成する。層間絶縁膜(104)は、バッファ酸化膜(103)を蒸着する工程とイン-サイチュウ(in-situ)方式で形成することが望ましい。これは、従来技術と比較して工程時間の増加なしに工程を進行するためである。イン-サイチュウ方式で進行しなければ、約4時間以上の追加工程時間がさらに消費される。層間絶縁膜(104)は、HDPCVD方式を用いて形成することが望ましい。これは、層間絶縁膜(104)を金属配線(101A)の間の空間にシーム(seam)が発生しないように完全に埋め込むためである。層間絶縁膜(104)は、シリコン酸化膜を用いて形成することが望ましい。層間絶縁膜(104)は、バイアスパワーを500W〜4000Wで印加して形成することが望ましい。層間絶縁膜(104)は、1000Å〜20000Åの厚さで形成することが望ましい。
【００１４】
以上から、本実施形態の金属層間絶縁膜形成方法にあっては、バッファ酸化膜(103)が金属配線(101A)全体を囲んでいるため、層間絶縁膜(104)を形成するための工程時に高いバイアス電圧によるプラズマダメージを防止することができる。したがって、金属配線(101A)の一部がエッチングされ、金属配線(101A)の間の異常膜が形成されてブリッジが発生するのを有効に防ぐことができる。
【００１５】
なお、本発明に係る好適な実施形態を説明したが、そうした実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内でその他の実施形態、応用例、変形例、そしてそれらの組み合わせも可能である。
【図面の簡単な説明】
【００１６】
【図１】半導体素子の層間絶縁膜形成方法の従来例を示す素子の断面図。
【図２】本発明に係る半導体素子の金属層間絶縁膜形成方法の好適な実施形態の工程を示す素子の断面図。
【図３】同実施形態における次工程を示す素子の断面図。
【図４】同実施形態における次工程を示す素子の断面図。
【符号の説明】
【００１７】
100      半導体基板
101A     金属配線
102       フォトレジストパターン
103       バッファ酸化膜
104       金属層間絶縁膜
【図１】
2008078624.tif 000003
【図２】
2008078624.tif 000004
【図３】
2008078624.tif 000005
【図４】
2008078624.tif 000006