(57)【要約】【課題】Ｓｉ上に形成されたＳｉＧｅをエッチングする際に、Ｓｉに対するＳｉＧｅのエッチング選択比の劣化を抑制できるようにした半導体装置の製造方法を提供する。【解決手段】Ｓｉ基板１上にＳｉＧｅ層１１を形成し、ＳｉＧｅ層１１上にＳｉ層１３を形成する。次に、Ｓｉ層１３とＳｉＧｅ層１１とを部分的にエッチングして、ＳｉＧｅ層１１の側面を露出させる溝Ｈを形成し、Ｓｉ基板１又はＳｉ層１３の少なくとも一方の表面をＳｉＧｅ層１１下から露出するダミーパターンＤＰを形成する。その後、溝Ｈを介してＳｉＧｅ層１１をウェットエッチングすることによって、Ｓｉ基板１とＳｉ層１３との間に空洞部２５を形成する。空洞部２５を形成する工程では、ダミーパターンＤＰにエッチング液を触れさせながらＳｉＧｅ層１１をエッチングする。【選択図】図７
2008153533.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｉ基板上にＳｉＧｅ層を形成する工程と、
前記ＳｉＧｅ層下から前記Ｓｉ基板の表面を露出するダミーパターンを形成する工程と、
前記ＳｉＧｅ層をウェットエッチングする工程と、を含み、
前記ＳｉＧｅ層をウェットエッチングする工程では、前記ダミーパターンにエッチング液を触れさせながら前記ＳｉＧｅ層をエッチングすることを特徴とする半導体装置の製造方法。
【請求項２】
Ｓｉ基板上にＳｉＧｅ層を形成する工程と、
前記ＳｉＧｅ層上にＳｉ層を形成する工程と、
前記Ｓｉ層と前記ＳｉＧｅ層とを部分的にエッチングして、前記ＳｉＧｅ層の側面を露出させる溝を形成する工程と、
前記Ｓｉ基板又は前記Ｓｉ層の少なくとも一方の表面を前記ＳｉＧｅ層下から露出するダミーパターンを形成する工程と、
前記溝を介して前記ＳｉＧｅ層をウェットエッチングすることによって、前記Ｓｉ基板と前記Ｓｉ層との間に空洞部を形成する工程と、を含み、
前記空洞部を形成する工程では、前記ダミーパターンにエッチング液を触れさせながら前記ＳｉＧｅ層をエッチングすることを特徴とする半導体装置の製造方法。
【請求項３】
前記Ｓｉ基板には、バルクシリコンデバイスが形成される領域と、ＳＯＩデバイスが形成される領域とが用意されており、
前記ダミーパターンを形成する工程では、当該ダミーパターンを前記バルクシリコンデバイスが形成される領域、前記ＳＯＩデバイスが形成される領域又はスクライブライン領域のうちの少なくとも一領域に形成することを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項４】
前記エッチング液はＨＦ（あるいはＮＨ４Ｆ）、ＨＮＯ３及びＨ２Ｏを含む混合液からなり、
当該混合液の前記ダミーパターン及び前記ＳｉＧｅ層への供給は、当該混合液の温度が５０℃以上の状態で行うことを特徴とする請求項１から請求項３の何れか一項に記載の半導体装置の製造方法。
【請求項５】
前記エッチング液は、ＣＨ３ＣＯＯＨ、ＨＦ（あるいはＮＨ４Ｆ）、ＨＮＯ３及びＨ２Ｏを含む混合液からなり、当該混合液の前記ダミーパターン及び前記ＳｉＧｅ層への供給は、当該混合液の温度が５０℃以上の状態で行うことを特徴とする請求項１から請求項３の何れか一項に記載の半導体装置の製造方法。
【請求項６】
前記エッチング液に含まれる複数の組成液を各々単体で保管しておき、
前記ＳｉＧｅ層をウェットエッチングする工程では、
当該エッチングを行う直前の５分以内に前記組成液を混合してエッチング液を作成すると共に、当該エッチング液を所定の温度に調整し、
温度調整された前記エッチング液をノズルから、回転している前記Ｓｉ基板の表面に向けて供給することによって、前記ＳｉＧｅ層をエッチングすることを特徴とする請求項１から請求項５の何れか一項に記載の半導体装置の製造方法。
【請求項７】
前記ＳｉＧｅ層をウェットエッチングする工程では、
前記エッチング液及び、純水又は希ＨＦ水溶液若しくは過酸化水素水を交互にノズルから、回転している前記Ｓｉ基板の表面に向けて供給することによって、前記ＳｉＧｅ層をエッチングすることを特徴とする請求項１から請求項６の何れか一項に記載の半導体装置の製造方法。
【請求項８】
前記ＳｉＧｅ層をウェットエッチングする工程では、
前記Ｓｉ基板を５０℃以上の温度に加熱した状態で前記ＳｉＧｅ層をエッチングすることを特徴とする請求項１から請求項７の何れか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、Ｓｉ上に形成されたＳｉＧｅをエッチングする際に、Ｓｉに対するＳｉＧｅのエッチング選択比の劣化を抑制できるようにした技術に関する。  
【背景技術】
【０００２】
従来、ＳＯＩ基板上に形成された電界効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース／ドレイン接合容量が小さいなどの点から、その有用性が注目されている。特に、完全空乏型ＳＯＩトランジスタは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、ＳＯＩトランジスタを完全空乏モードで動作させるための研究が盛んに行われている。ここで、特許文献１や非特許文献１には、バルク基板上にＳＯＩ層を形成することで、ＳＯＩトランジスタを低コストで形成できる方法（即ち、ＳＢＳＩ法）が開示されている。ＳＢＳＩ方法では、Ｓｉ基板上にＳｉ／ＳｉＧｅ層を成膜し、ＳｉとＳｉＧｅとのエッチングレートの違いを利用してＳｉＧｅ層のみを選択的に除去することにより、Ｓｉ基板とＳｉ層との間に空洞部を形成する。そして、空洞部内に露出されたＳｉの熱酸化を行うことにより、Ｓｉ基板とＳｉ層との間にＳｉＯ層を埋め込み、Ｓｉ基板とＳｉ層との  間にＢＯＸ層を形成する。
【特許文献１】特開２００５−３５４０２４号公報
【非特許文献１】Ｔ．Ｓａｋａｉ  ｅｔ  ａｌ．“Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＢｏｎｄｉｎｇＳｉ  Ｉｓｌａｎｄｓ（ＳＢＳＩ）  ｆｏｒ  ＬＳＩ  Ａｐｐｌｉｃａｔｉｏｎ”，Ｓｅｃｏｎｄ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  ＳｉＧｅ  Ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  Ｄｅｖｉｃｅ  Ｍｅｅｔｉｎｇ，Ｍｅｅｔｉｎｇ  Ａｂｓｔｒａｃｔ，ｐｐ．２３０−２３１，Ｍａｙ（２００４）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上記のＳＢＳＩ法において、ＳｉＧｅ層を選択的に除去するプロセスは、安定した工程歩留まりと、高い電気特性歩留まりを得るために重要なプロセスである。従来の製造方法では、アクティブ層（ＳＯＩ層）の平面パターンに大小や疎密が少ないロジック回路やメモリー回路では、工程歩留まりや電気特性が安定していた。
しかしながら、バルクシリコンデバイスとＳＯＩデバイスが混載した回路や、異なる駆動電圧からなるデバイスが混載された回路では、ＳＯＩ層の平面パターン間で面積の差が大きく、また、疎密の差も大きいことが普通である。ここで、従来の製造方法では、パターンの粗密により場所によってはＳｉＧｅ層のエッチングスピードが劣化してしまう（即ち、遅くなってしまう）という問題があった。また、特にエッチング時間が長くなると、Ｓｉの増速エッチングが発生してしまうという問題があった。
【０００４】
つまり、従来の製造方法では、バルクシリコンデバイスやＳＯＩデバイスなど、種々のデバイスを混載する半導体装置を製造する場合に、Ｓｉ層に対するＳｉＧｅ層のエッチング選択比が局所的に劣化してしまい、安定した形状と均一な膜厚からなる大面積のＳＯＩ層や、種々の形状からなるＳＯＩ層を歩留まり良く形成することが難しい、という問題があった。このため、従来の製造方法では、上記種々のデバイスを混載する半導体装置の、工程歩留まりの向上と電気特性の安定化が課題となっている。
そこで、本発明は、このような事情に鑑みてなされたものであって、Ｓｉ上に形成されたＳｉＧｅをエッチングする際に、Ｓｉに対するＳｉＧｅのエッチング選択比の劣化を抑制できるようにした半導体装置の製造方法の提供を目的とする。
【課題を解決するための手段】
【０００５】
本発明者は、フッ硝酸によるＳｉＧｅの選択エッチングに関して様々な実験を行った。そして、その結果、上記選択エッチングではＳｉＧｅがアノード、Ｓｉがカソードの役割をし、図１０に示すような電気化学反応によってＳｉＧｅが除去される、という選択エッチングのメカニズムを見出した。
即ち、上記の「エッチング選択比の劣化」という課題は、ＳｉＧｅ選択エッチング時に、ＳｉＧｅ層に十分なホールが供給できず、ＳｉＧｅの酸化数が減少、あるいは、Ｓｉ層の酸化数が増加したためと本発明者は考えている。エッチング過程は、ＨＮＯ３とＨＦ分子がＳｉＧｅ表面に到達し、ＳｉＧｅ層／エッチング液界面にて、ＳｉＧｅ層はＨ２Ｓｉ（またはＧｅ）Ｆ６反応物となり除去される。ここで、ＳｉまたはＧｅをＩＶ（族）と表すと、その除去反応は（１）式のように表すことができる。
【０００６】
ＩＶ＋ＨＮＯ３＋６ＨＦ  ⇒  Ｈ２ＩＶＦ６＋ＨＮＯ２＋Ｈ２Ｏ＋Ｈ２…（１）
【０００７】
この反応では、ＨＮＯ３が酸化剤（ｏｘｉｄｉｚｅｒ）として働き、ＳｉＧｅ層表面で酸化物ＩＶＯ２が形成され、ＨＦがこの酸化物を溶解する役割を果たす。なお、Ｓｉ基板にＳｉＧｅ／Ｓｉを積層した場合、図１１に示すように、ＳｉＧｅ／Ｓｉ界面では、ワイドギャップ（Ｓｉ）からナローギャップ（ＳｉＧｅ）へ正孔が移動し、ナローギャップ（ＳｉＧｅ）側に正孔が蓄積し、ＳｉＧｅ／Ｓｉでの化学ポテンシャル（フェルミレベル）が一致する。ここで、ギャップとは、伝導帯のエネルギー準位Ｅｃと、価電子帯のエネルギー準位Ｅｖとの差、即ち、バンドギャップＥｇ（＝Ｅｃ−Ｅｖ）のことである。また、図中のｉ−Ｓｉはイントリンシック（ｉｎｔｒｉｎｓｉｃ）なＳｉ層のことであり、ｉ−ＳｉＧｅはイントリンシックなＳｉＧｅ層のことである。
【０００８】
図１１に示すように、ｉ−ＳｉＧｅとｉ−Ｓｉとの接触界面では、両層における伝導帯のエネルギー準位差ΔＥｃ（〜０Ｖ）よりも、価電子帯のエネルギー準位差ΔＥｖ（〜０．３Ｖ）の方が大きい。このため、Ｓｉ層からＳｉＧｅ層へ正電荷が移動し易く、ＳｉＧｅ層では相対的に正電荷が多い。それゆえ、図１０に示すように、ＳｉＧｅ層／エッチング液界面ではＳｉＧｅ層の酸化数が大きく、ＳｉＧｅ層は電気的にアノード電極のように振る舞い、（２）〜（４）式に示すように、ＩＶ＋＋の形でエッチング液（以下、「溶液」ともいう。）に正孔を供給する。なお、Ｓｉ基板をＰ型にすれば、ＳｉからＳｉＧｅへの正孔移動は更に増え、ＳｉＧｅ層の酸化数を高めることができる。
【０００９】
ＩＶ＋２ｈ＋  ⇒  ＩＶ＋＋  …（２）
【００１０】
ＩＶ＋＋＋２ＯＨ−  ⇒  ＩＶＯ２＋Ｈ２  …（３）
【００１１】
ＩＶＯ２＋６ＨＦ  ⇒  Ｈ２ＩＶＦ６＋２Ｈ２Ｏ  …（４）
【００１２】
一方、Ｓｉ層では相対的に負電荷が多く、Ｓｉ層／溶液界面では、Ｓｉ層は電気的にカソード電極のように振る舞い、（５）、（６）式に示すように、ＮＯ２−の形で溶液に電子を供給する。
【００１３】
Ｓｉ＋２ｅ  ⇒  Ｓｉ−−    …（５）
【００１４】
Ｓｉ−−  ＋  ２ＮＯ２  ⇒  Ｓｉ（固体）＋２ＮＯ２−（液体）  …（６）
【００１５】
従って、ＳｉＧｅ層の選択エッチングが生じる時は、図１０に示すように、ＳｉＧｅ層がアノード、Ｓｉ層がカソードの役割をして、電流（ホールｈ＋）は、エッチング液  ⇒  Ｓｉ層  ⇒  ＳｉＧｅ層  ⇒  エッチング液  …の順で循環する。このため、ＳｉＧｅ層選択エッチングの選択比を向上するためには、下記ａ）、ｂ）が重要である。
【００１６】
ａ）ＳｉＧｅ層の酸化数（過剰ホール数）を高める。
ｂ）ＳｉＧｅ層がエッチング反応で、溶液中に取り出されたＳｉ＋＋の正孔を、Ｓｉ層やＳｉ基板から補う。
【００１７】
また、Ｓｉ層／ＳｉＧｅ層（Ｇｅ濃度３７％、厚さ３０ｎｍ）／Ｓｉ基板からなる積層構造では、ＳｉＧｅ層のエッチングレートが０．０１μｍ／秒を超える。これは、ＳｉＧｅ層／溶液界面の単位面積当たりに流れる電流が、数十ｍＡ／ｃｍ２に達することを意味する。従って、ＳｉＧｅ層の高いエッチングスピードと高い選択性を確保するには、上記経路（即ち、エッチング液  ⇒  Ｓｉ層  ⇒  ＳｉＧｅ層  ⇒  エッチング液  …）で大きな電流が循環するための通路が必要であり、そのためには下記ｃ）、ｄ）が重要となる。
【００１８】
ｃ）Ｓｉ層／溶液界面及びＳｉ基板／溶液界面での電流通路の確保
ｄ）Ｓｉ層／ＳｉＧｅ層界面での電流通路の確保
本発明はこのような知見に基づいてなされたものである。
【００１９】
〔発明１〜３〕  発明１の半導体装置の製造方法は、Ｓｉ基板上にＳｉＧｅ層を形成する工程と、前記ＳｉＧｅ層下から前記Ｓｉ基板の表面を露出するダミーパターンを形成する工程と、前記ＳｉＧｅ層をウェットエッチングする工程と、を含み、前記ＳｉＧｅ層をウェットエッチングする工程では、前記ダミーパターンにエッチング液を触れさせながら前記ＳｉＧｅ層をエッチングすることを特徴とするものである。
【００２０】
発明２の半導体装置の製造方法は、Ｓｉ基板上にＳｉＧｅ層を形成する工程と、前記ＳｉＧｅ層上にＳｉ層を形成する工程と、前記Ｓｉ層と前記ＳｉＧｅ層とを部分的にエッチングして、前記ＳｉＧｅ層の側面を露出させる溝を形成する工程と、前記Ｓｉ基板又は前記Ｓｉ層の少なくとも一方の表面を前記ＳｉＧｅ層下から露出するダミーパターンを形成する工程と、前記溝を介して前記ＳｉＧｅ層をウェットエッチングすることによって、前記Ｓｉ基板と前記Ｓｉ層との間に空洞部を形成する工程と、を含み、前記空洞部を形成する工程では、前記ダミーパターンのＳｉ基板あるいはＳｉ層にエッチング液を触れさせながら前記ＳｉＧｅ層をエッチングすることを特徴とするものである。
【００２１】
発明３の半導体装置の製造方法は、発明１又は発明２の半導体装置の製造方法において、前記Ｓｉ基板には、バルクシリコンデバイスが形成される領域と、ＳＯＩデバイスが形成される領域とが用意されており、前記ダミーパターンを形成する工程では、当該ダミーパターンを前記バルクシリコンデバイスが形成される領域、前記ＳＯＩデバイスが形成される領域又はスクライブライン領域のうちの少なくとも一領域に形成することを特徴とするものである。
【００２２】
ここで、「バルクシリコンデバイス」とは、バルクＳｉ基板に形成される電子デバイスのことである。また、「ＳＯＩデバイス」とは、絶縁膜上に形成されたＳｉ層（即ち、ＳＯＩ層）に形成される電子デバイスのことである。本発明の実施の形態では、バルクシリコンデバイスが形成される領域をバルク領域と呼び、ＳＯＩデバイスが形成される領域をＳＯＩ領域と呼んでいる。
【００２３】
発明１〜３の半導体装置の製造方法によれば、ダミーパターンの存在により、Ｓｉとエッチング液とが接する界面を十分な広さに取ることができ、ＳｉＧｅ層のエッチングに必要な電流（ホールｈ＋）を、エッチング液⇒Ｓｉ基板（又は、Ｓｉ層）⇒ＳｉＧｅ層⇒エッチング液…の順で循環させることができる。従って、Ｓｉに対するＳｉＧｅのエッチング選択比の劣化を抑制することができる。これにより、例えば、ＳＯＩ層パターンの面積の大小や、疎密の大小によらず、ＳｉＧｅ層を高エッチング速度及び高選択比でエッチングすることができ、安定した形状と均一な膜厚からなる大面積のＳＯＩ層や、種々の形状からなるＳＯＩ層を歩留まり良く形成することができる。
【００２４】
〔発明４、５〕  発明４の半導体装置の製造方法は、発明１から発明３の何れか一の半導体装置の製造方法において、前記エッチング液はＨＦ（あるいはＮＨ４Ｆ）、ＨＮＯ３及びＨ２Ｏを含む混合液からなり、当該混合液の前記ダミーパターン及び前記ＳｉＧｅ層への供給は、当該混合液の温度が５０℃以上の状態で行うことを特徴とするものである。ここで、「ＨＦ、ＨＮＯ３及びＨ２Ｏを含む混合液」は、フッ硝酸溶液とも呼ばれている。
【００２５】
発明５の半導体装置の製造方法は、発明１から発明３の何れか一の半導体装置の製造方法において、前記エッチング液は、ＣＨ３ＣＯＯＨ、ＨＦ（あるいはＮＨ４Ｆ）、ＨＮＯ３及びＨ２Ｏを含む混合液からなり、当該混合液の前記ダミーパターン及び前記ＳｉＧｅ層への供給は、当該混合液の温度が５０℃以上の状態で行うことを特徴とするものである。
【００２６】
発明４、５の半導体装置の製造方法によれば、５０℃以上の温度制御を行うことにより、ＳｉＧｅ／Ｓｉ基板（又は、Ｓｉ層）界面で大きな電流供給が可能となり、エッチング液⇒Ｓｉ基板（又は、Ｓｉ層）⇒ＳｉＧｅ層⇒エッチング液…の順で大きな電流を循環させることができる。Ｓｉ基板がＮ型の時、ＳｉＧｅ／Ｓｉ界面が逆方向の電流供給になるが、この場合でも、高温のため逆方向リーク電流を大きく取ることができ、ＳｉＧｅ層への正孔供給能力を確保できる。
【００２７】
〔発明６〕  発明６の半導体装置の製造方法は、発明１から発明５の何れか一の半導体装置の製造方法において、前記エッチング液に含まれる複数の組成液を各々単体で保管しておき、前記ＳｉＧｅ層をウェットエッチングする工程では、当該エッチングを行う直前の５分以内に前記組成液を混合してエッチング液を作成すると共に、当該エッチング液を所定の温度に調整し、温度調整された前記エッチング液をノズルから、回転している前記Ｓｉ基板の表面に向けて供給することによって、前記ＳｉＧｅ層をエッチングすることを特徴とするものである。
このような方法によれば、エッチング液の劣化を防止することができる。また、例えば、発明５では、ＣＨ３ＣＯＯＨ、ＨＦ、ＨＮＯ３及びＨ２Ｏの混合時に、混合液の温度が４０〜５０℃に上昇する。このため、混合液を５０℃以上に加熱する場合には、その温度制御に要する熱量を少なくすることができる。省エネルギーである。
【００２８】
〔発明７〕  発明７の半導体装置の製造方法は、発明１から発明６の何れか一の半導体装置の製造方法において、前記ＳｉＧｅ層をウェットエッチングする工程では、前記エッチング液及び、純水又は希ＨＦ水溶液若しくは過酸化水素水を交互にノズルから、回転している前記Ｓｉ基板の表面に向けて供給することによって、前記ＳｉＧｅ層をエッチングすることを特徴とするものである。
【００２９】
このような方法によれば、例えば、フッ硝酸溶液中の亜硝酸濃度が高まる前に、古いフッ硝酸溶液を一旦除去することができ、その後、新液からなるフッ硝酸溶液を再び供給してＳｉＧｅ層をエッチングすることができる。従って、フッ硝酸溶液中の亜硝酸濃度やエッチング生成物を常に一定濃度以下に抑えることが容易であり、エッチング選択比の劣化やＳｉ層の増速エッチング等をより確実に防止することができる。
【００３０】
〔発明８〕  発明８の半導体装置の製造方法は、発明１から発明７の何れか一の半導体装置の製造方法において、前記ＳｉＧｅ層をウェットエッチングする工程では、前記Ｓｉ基板を５０℃以上の温度に加熱した状態で前記ＳｉＧｅ層をエッチングすることを特徴とするものである。このような方法によれば、ＳｉＧｅ／Ｓｉ基板（又は、Ｓｉ層）界面で大きな電流供給が可能となり、エッチング液⇒Ｓｉ基板（又は、Ｓｉ層）⇒ＳｉＧｅ層⇒エッチング液…の順で大きな電流を循環させることができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施の形態を図面を参照して説明する。
（１）実施形態
図１〜図８は、本発明実施の形態に係る半導体装置の製造方法を示す図であり、図１（ａ）〜図８（ａ）は平面図、図１（ｂ）〜図８（ｂ）は図１（ａ）〜図８（ａ）をＡ１−Ａ´１〜Ａ８−Ａ´８線でそれぞれ切断したときの断面図である。また、図６（ｃ）〜図８（ｃ）は図６（ａ）〜図８（ａ）をＢ６−Ｂ´６〜Ｂ８−Ｂ´８線でそれぞれ切断したときの断面図である。
【００３２】
まず始めに、図１（ａ）及び（ｂ）において、Ｓｉ基板１上の全面にシリコン酸化（ＳｉＯ２）膜３を形成する。ＳｉＯ２膜３は例えばＣＶＤで形成する。次に、フォトリソグラフィー技術及びエッチング技術を用いて、図１（ａ）及び（ｂ）に示すように、ＳＯＩ領域のＳｉ基板１上からＳｉＯ２膜３を取り除き、その基板表面を露出させる。このとき、バルク領域のＳｉ基板上にはＳｉＯ２膜３を残しておく。次に、ＳＯＩ領域のＳｉ基板１上に図示しない単結晶のシリコンバッファ（Ｓｉ−ｂｕｆｆｅｒ）層を形成し、その上に単結晶のシリコンゲルマニウム（ＳｉＧｅ）層１１を形成し、その上に単結晶のシリコン（Ｓｉ）層１３を形成する。これらＳｉ−ｂｕｆｆｅｒ層、ＳｉＧｅ層１１、Ｓｉ層１３は、例えば選択エピタキシャル成長法で連続して形成する。
【００３３】
次に、Ｓｉ基板１上の全面にＳｉＯ２膜５（図２（ａ）及び（ｂ）参照。）を形成する。ＳｉＯ２膜５は例えばＣＶＤで形成する。そして、フォトリソグラフィー技術及びエッチング技術を用いて、バルク領域のＳｉＯ２膜３、５を取り除き、その基板表面を露出させる。このとき、ＳＯＩ領域にはＳｉＯ２膜５を残しておく。次に、図２（ａ）及び（ｂ）に示すように、バルク領域のＳｉ基板１上に単結晶のＳｉ層１５を形成する。このＳｉ層１５は、例えば選択エピタキシャル成長法で形成する。Ｓｉ層１５を形成した後は、ＳＯＩ領域に残されていたＳｉＯ２膜５をエッチングして除去する。
【００３４】
次に、図３（ａ）及び（ｂ）に示すように、Ｓｉ基板の上方全面にＳｉＯ２膜１７を形成し、その上にシリコン窒化（Ｓｉ３Ｎ４）膜１９を形成する。ＳｉＯ２膜１７及びＳｉ３Ｎ４膜１９の形成は例えばＣＶＤで形成する。そして、図４（ａ）及び（ｂ）に示すように、フォトリソグラフィー技術及びエッチング技術を用いて、ＳＯＩ領域のＳｉ３Ｎ４膜１９、ＳｉＯ２膜１７、Ｓｉ層１３、ＳｉＧｅ層１１及びＳｉ−ｂｕｆｆｅｒ層（図示せず）を部分的にエッチングすると共に、バルク領域のＳｉ３Ｎ４膜１９、ＳｉＯ２膜１７、Ｓｉ層１５を部分的にエッチングする。これにより、素子分離領域（即ち、ＳＯＩ構造を形成しない領域）と平面視で重なる領域に、Ｓｉ基板１を底面とする支持体穴ｈを形成する。このエッチング工程では、Ｓｉ基板１の表面でエッチングを止めるようにしてもよいし、Ｓｉ基板１をオーバーエッチングして凹部を形成するようにしてもよい。
【００３５】
次に、図５（ａ）及び（ｂ）に示すように、支持体穴ｈを埋め込むようにしてＳｉ基板１上の全面にＳｉＯ２膜２１を形成する。このＳｉＯ２膜２１は例えばＣＶＤで形成する。次に、図６（ａ）〜（ｃ）に示すように、フォトリソグラフィー技術及びエッチング技術を用いて、ＳｉＯ２膜２１を部分的にエッチングし、ＳｉＯ２膜２１、Ｓｉ３Ｎ４膜１９及びＳｉＯ２膜１７からなる支持体２２を形成すると共に、Ｓｉ基板１の表面を露出させる溝Ｈを形成する。ここで、ＳＯＩ領域の溝Ｈは、後の工程でＳｉＧｅ層１１をエッチングする際に、エッチング液の導入口として使われるものである。
【００３６】
このＳｉＯ２膜１７及び２１のエッチング工程では、Ｓｉ３Ｎ４膜１９はエッチングマスクとして機能し、前の工程で支持体穴ｈが既に形成されている領域では、ＳｉＯ２膜２１によって埋め込まれていた支持体穴ｈが、新たに溝Ｈとして支持体２２下から露出することになる。それゆえ、支持体穴ｈと溝Ｈとが重なる領域では、溝ＨはＳｉ３Ｎ４膜１９の存在によって自己整合的に形成され、溝Ｈの大きさは支持体穴ｈの加工寸法のみによって決定されることとなる。なお、この溝Ｈを形成する工程では、Ｓｉ基板１の表面でエッチングを止めるようにしてもよいし、Ｓｉ基板１をオーバーエッチングして凹部を形成するようにしてもよい。また、図６（ａ）及び（ｃ）に示すように、このＳｉＯ２膜２１のエッチング工程では、ＳＯＩ領域のＳｉ３Ｎ４膜上にも溝Ｈ´を形成しておく。
【００３７】
次に、図７（ａ）〜（ｃ）に示すように、溝Ｈ、Ｈ´内のＳｉ３Ｎ４膜１９及びＳｉＯ２膜１７を順次エッチングして、溝Ｈ、Ｈ´内でＳｉ層１３の表面を露出させる。ここで、Ｓｉ３Ｎ４膜１９は例えば、ドライエッチング、あるいは、熱リン酸を用いてウェットエッチングし、ＳｉＯ２膜１７は例えば希ＨＦ溶液を用いてウェットエッチングする。この溝Ｈ、Ｈ´内で露出しているＳｉ層１３、１５表面又はＳｉ基板１表面が、ＳｉＧｅ層１１をエッチングする際に、Ｓｉとエッチング液との接触界面を広く確保するためのダミーパターンＤＰである。
【００３８】
次に、溝Ｈを介して例えばフッ硝酸溶液をＳｉ層１３及びＳｉＧｅ層１１のそれぞれの側面に接触させて、ＳｉＧｅ層１１を選択的にエッチングして除去する。これにより、図８（ａ）〜（ｃ）に示すように、Ｓｉ層１３とＳｉ基板１との間に空洞部２５を形成する。フッ硝酸溶液を用いたウェットエッチングでは、Ｓｉと比べてＳｉＧｅのエッチングレートが大きい（即ち、Ｓｉに対するエッチングの選択比が大きい）ので、Ｓｉ層１３を残しつつＳｉＧｅ層１１だけをエッチングして除去することが可能である。空洞部２５の形成後、Ｓｉ層１３はその上面と側面とが支持体２２によって支えられることとなる。
【００３９】
なお、このＳｉＧｅ層１１のエッチング工程では、溝Ｈ、Ｈ´内でＳｉ層１３、１５の表面が露出している（即ち、ダミーパターンが存在している）ため、Ｓｉとエッチング液とが接する界面を十分な広さに取ることができる。従って、図１０に示したように、ＳｉＧｅ層のエッチングに必要な電流（ホールｈ＋）を、エッチング液⇒Ｓｉ基板（又は、Ｓｉ−ｂｕｆｆｅｒ層）⇒ＳｉＧｅ層⇒エッチング液…の順で循環させることができるので、エッチング選択比の劣化を防止することができる。
【００４０】
次に、図８（ａ）〜（ｃ）において、Ｓｉ基板１を熱酸化して、空洞部２５内にＳｉＯ２膜（図示せず）を形成する。そして、空洞部２５内をＳｉＯ２膜等で埋め込んだ後は、ＣＶＤなどの方法により、Ｓｉ基板１全面に絶縁膜を成膜して溝Ｈ、Ｈ´を埋め込む。絶縁膜は、例えばＳｉＯ２膜やシリコン窒化（Ｓｉ３Ｎ４）膜である。なお、空洞部がＳｉＯ２膜３１で完全に埋め込まれていない場合には、この絶縁膜の形成によって空洞部の埋め込みが補完される。その後、Ｓｉ基板１の全面を覆う絶縁膜を例えばＣＭＰにより平坦化し、さらに、必要な場合は絶縁膜をウェットエッチングする。
これにより、Ｓｉ層１３、１５上から絶縁膜が完全に取り除かれて、ＳＯＩ領域のＳｉ基板１上にＳＯＩ構造が完成する。なお、Ｓｉ基板１上にＳＯＩ構造を形成した後は、例えば、ＳＯＩ領域のＳｉ層１３上にＳＯＩデバイスを形成すると共に、バルク領域のＳｉ層１５上にバルクシリコンデバイスを形成することとなる。
【００４１】
図９は、ＳＯＩ領域とバルク領域、及び、ダミーパターンＤＰ１、ＤＰ２の配置の一例を示す平面図である。図９では、溝Ｈに形成されるダミーパターンをＤＰ１、溝Ｈ´に形成されるダミーパターンをＤＰ２として、その配置の一例を示している。ダミーパターンＤＰ１はその底面がＳｉ基板１表面であるため、図９に示すように、バルク領域とＳＯＩ領域との間に介在する素子分離領域に配置することができ、また、ＳＯＩ領域内及びバルク領域内にも部分的に配置することができる。さらに、図示しないが、ダミーパターンＤＰ１はスクライブ（ライン）領域内にも配置することも可能である。これに対して、ダミーパターンＤＰ２はその底面がＳｉ層１３であるため、図９に示すように、ＳＯＩ領域内に配置することができる。
【００４２】
このように、本発明の実施形態によれば、ダミーパターンＤＰ、ＤＰ１、ＤＰ２などの存在により、Ｓｉとフッ硝酸溶液とが接する界面を十分な広さに取ることができ、ＳｉＧｅ層１１のエッチングに必要な電流（ホールｈ＋）を、エッチング液⇒Ｓｉ基板（又は、Ｓｉ−ｂｕｆｆｅｒ）⇒ＳｉＧｅ層⇒エッチング液…の順で循環させることができる。従って、Ｓｉ層１３、１５に対するＳｉＧｅ層１１の高い酸化数が維持でき、エッチング選択比の劣化を抑制することができる。
【００４３】
これにより、例えば、ＳＯＩ層１３の平面パターン間で面積の差が大きく、また、疎密の差も大きいような場合でも、ＳＯＩ層１３に対するＳｉＧｅ層１１のエッチング選択比の劣化を抑制することができる。また、フッ硝酸溶液によるエッチング時間が長いような場合でも、ＳＯＩ層１３の増速エッチングを防止することができる。それゆえ、安定した形状と均一な膜厚からなる大面積のＳＯＩ層１３や、種々の形状からなるＳＯＩ層１３を歩留まり良く形成することができる。バルクシリコンデバイスやＳＯＩデバイスなど、種々のデバイスを混載する半導体装置の、工程歩留まりの向上と電気特性の安定化に寄与することができる。
【００４４】
なお、本発明では、ＳｉＧｅ層１１をエッチングするために使用する薬液（即ち、エッチング液）はフッ硝酸溶液に限られることはない。上記エッチング液として、例えば、ＣＨ３ＣＯＯＨ、ＨＦ、ＨＮＯ３及びＨ２Ｏを含む混合液を使用しても良い。このようなエッチング液でも、ＳｉＧｅの方がＳｉよりもエッチングレートが大きいので、Ｓｉ層１３を残しつつＳｉＧｅ層１１だけをエッチングして除去することが可能である。
【００４５】
また、本発明では、上記エッチング液を５０℃以上で使用すると良い。例えば、エッチング装置の内部又は外部でフッ硝酸溶液を５０℃以上に加熱し、その温度が５０℃を下回らないうちに当該フッ硝酸溶液をＳｉ基板１表面に供給してＳｉＧｅ層をエッチング、除去すると良い。さらに、エッチング液だけでなく、Ｓｉ基板１の温度も５０℃以上に加熱しておき、その温度が５０℃を下回らないうちにＳｉＧｅ層１１のエッチングを行うと良い。このようにエッチング液やＳｉ基板１の温度を制御することにより、ＳｉＧｅ／Ｓｉ基板１界面で、順方向、逆方向いずれの場合でも、より大きな電流供給が可能となり、エッチング液⇒Ｓｉ基板（又は、Ｓｉ−ｂｕｆｆｅｒ層）⇒ＳｉＧｅ層⇒エッチング液…の順で大きな電流を循環させることができる。
【００４６】
さらに、本発明では、上記エッチング液に含まれる複数の組成液を各々単体で保管しておき、ＳｉＧｅ層１１をエッチングする工程では、単体保管されている組成液をエッチング開始直前（５分以内）に混合してエッチング液を作成すると共に、当該エッチング液を所定の温度に調整し、この温度調整されたエッチング液でＳｉＧｅ層をエッチングすると良い。このような方法により、エッチング液の劣化を防止することができる。また、単体保管されている組成液（例えば、ＣＨ３ＣＯＯＨ、ＨＦ、ＨＮＯ３及びＨ２Ｏ）を混合すると、混合液の温度は４０〜５０℃に上昇するので、混合液を例えば５０℃以上の温度に制御する場合には、加熱に要する熱量を少なくすることができ、省エネルギー効果を期待することができる。
【００４７】
また、本発明では、ＳｉＧｅ層１１をエッチングする際に、ディップ式のウエットステーションではなく、Ｓｉ基板１を回転させながらその表面にエッチング液を噴霧するスピン回転式のウェットエッチング装置を用いても良い。スピン回転式の装置を用いる場合には、ノズルから回転しているＳｉ基板１の表面に向けて、例えば、フッ硝酸溶液→純水→希ＨＦ水溶液（又は、過酸化水素水）→純水→フッ硝酸溶液→純水…の順に液体を交互に供給してＳｉＧｅ層１１をエッチングすると良い。このような方法により、例えば、フッ硝酸溶液中の亜硝酸濃度が高まる前に、古いフッ硝酸溶液をＳｉ基板１表面から一旦除去することができ、その後、新液からなるフッ硝酸溶液を再びＳｉ基板１表面に供給してＳｉＧｅ層をエッチングすることができる。従って、フッ硝酸溶液中の亜硝酸濃度やエッチング生成物を常に一定濃度以下に抑えることが容易であり、エッチング選択比の劣化やＳｉ層の増速エッチング等をより確実に防止することができる。
【００４８】
（２）従来の製造方法との比較
従来の製造方法では、ＳｉＧｅ選択エッチング時には、バルク領域が絶縁膜で全面的に覆われていた。例えば、図７において、従来の製造方法であればダミーパターンＤＰは無く、バルク領域全体がＳｉＯ２膜で覆われていた。このとき、ＳｉＯ２膜がわずかにエッチングされ、ＨＦ濃度が減っても、バルク領域ではフッ硝酸溶液とＳｉ基板（又は、Ｓｉ層）との間で電子のやり取りが行われない。また、ＳＯＩ領域とバルク領域界面のスクライブライン表面が絶縁膜で覆われた場合にも、同様に電子のやり取りが行われない。このため、従来の製造方法では、スクライブライン近くのＳＯＩ領域や、バルク領域に囲まれたＳＯＩ領域では、Ｓｉ層／溶液界面及びＳｉ基板／溶液界面での電流確保が困難となり、ＳｉＧｅ層に正孔（ｈ＋）を供給できず、ＳｉＧｅのエッチングレートが遅くなっていた。
【００４９】
また、従来の製造方法では、耐圧が高いＳＯＩデバイスや電流の大きいＳＯＩデバイス領域において、ＳＯＩ層面積（即ち、ＳｉＧｅ層をフッ硝酸溶液等でエッチングする面積）が大きくなり、これに比べて、溝Ｈの面積が相対的に小さくなると、Ｓｉ層／溶液界面及びＳｉ基板／溶液界面での電流確保が困難となり、ＳｉＧｅエッチングレートが遅くなっていた。
【００５０】
これに対して、本発明では、ＳＯＩ領域やバルク領域等にＳｉの表面を露出させるダミーパターンＤＰ、ＤＰ１、ＤＰ２などを設けているので、ＳｉＧｅ層１１をエッチングする際に、Ｓｉとフッ硝酸溶液とが接する界面を十分な広さに取ることができ、ＳｉＧｅ層１１のエッチングに必要な電流（ホールｈ＋）を、エッチング液⇒Ｓｉ基板（又は、Ｓｉ−ｂｕｆｆｅｒ）⇒ＳｉＧｅ層⇒エッチング液…の順で循環させることができる。それゆえ、ＳｉＧｅ層のエッチングレートを高く維持することができ、Ｓｉの増速エッチングを防止することができる。
なお、本実施の形態では、Ｓｉ基板１上にＳｉＧｅ層１１とＳｉ層１３とを各１層ずつ積層する場合について説明したが、本発明はこれに限られることはなく、例えば、Ｓｉ基板１上にＳｉＧｅ層とＳｉ層とを交互に複数層ずつ積み重ねるような半導体装置の製造方法にも適用可能である。
【図面の簡単な説明】
【００５１】
【図１】実施形態に係る半導体装置の製造方法を示す図（その１）。
【図２】実施形態に係る半導体装置の製造方法を示す図（その２）。
【図３】実施形態に係る半導体装置の製造方法を示す図（その３）。
【図４】実施形態に係る半導体装置の製造方法を示す図（その４）。
【図５】実施形態に係る半導体装置の製造方法を示す図（その５）。
【図６】実施形態に係る半導体装置の製造方法を示す図（その６）。
【図７】実施形態に係る半導体装置の製造方法を示す図（その７）。
【図８】実施形態に係る半導体装置の製造方法を示す図（その８）。
【図９】ダミーパターンＤＰ１、ＤＰ２等の配置例を示す図
【図１０】本発明者が見出したＳｉＧｅ層のエッチングメカニズムを示す図。
【図１１】ｉ−ＳｉＧｅ及びｉ−Ｓｉのエネルギー準位の違いを示す図。
【符号の説明】
【００５２】
１  Ｓｉ基板、３、５、１７、２１  ＳｉＯ２膜、１１  ＳｉＧｅ層、１３、１５  Ｓｉ層、１９  Ｓｉ３Ｎ４膜、２２  支持体、２５  空洞部、ｈ  支持体穴、Ｈ、Ｈ´  溝、ＤＰ、ＤＰ１、ＤＰ２  ダミーパターン
【図１】
2008153533.tif 000003
【図２】
2008153533.tif 000004
【図３】
2008153533.tif 000005
【図４】
2008153533.tif 000006
【図５】
2008153533.tif 000007
【図６】
2008153533.tif 000008
【図７】
2008153533.tif 000009
【図８】
2008153533.tif 000010
【図９】
2008153533.tif 000011
【図１０】
2008153533.tif 000012
【図１１】
2008153533.tif 000013