(57)【要約】【課題】データ線の両側にドライバを配置する従来手法の場合、立ち上がり立ち下がり特性を改善できる一方でコストや消費電力が増加する。【解決手段】アクティブマトリクス駆動型の表示デバイスを駆動する表示デバイス駆動回路に、データ線毎に、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧との中間的な電圧を発生する中間電圧発生部と、各水平走査期間の先頭期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、前記先頭期間の経過後、スイッチ素子を一斉にオン状態に制御する走査線駆動部と、先頭期間、中間電圧発生部で発生された中間的な電圧をそれぞれ対応するデータ線に印加し、先頭期間の経過後、現水平走査期間の信号電圧をそれぞれ対応するデータ線に印加するデータ線駆動部とを搭載する。【選択図】図１０
2008152177.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリクス駆動型の表示デバイスを駆動する表示デバイス駆動回路において、
データ線毎に、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧との中間的な電圧を発生する中間電圧発生部と、
各水平走査期間の先頭期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、前記先頭期間の経過後、前記スイッチ素子を一斉にオン状態に制御する走査線駆動部と、
前記先頭期間、前記中間電圧発生部で発生された中間的な電圧をそれぞれ対応するデータ線に印加し、前記先頭期間の経過後、現水平走査期間の信号電圧をそれぞれ対応するデータ線に印加するデータ線駆動部と
を有することを特徴とする表示デバイス駆動回路。
【請求項２】
請求項１に記載の表示デバイス駆動回路において、
前記中間的な電圧は、前水平走査期間の信号電圧と現水平走査期間の信号電圧をｎ（ｎは自然数）：１に内分する電圧である
ことを特徴とする表示デバイス駆動回路。
【請求項３】
請求項１に記載の表示デバイス駆動回路において、
前記中間的な電圧は、前水平走査期間の信号電圧と現水平走査期間の信号電圧を１：１に内分する電圧である
ことを特徴とする表示デバイス駆動回路。
【請求項４】
アクティブマトリクス駆動型の画素構造を有する表示領域と、
データ線毎に、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧との中間的な電圧を発生する中間電圧発生部と、
各水平走査期間の先頭期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、前記先頭期間の経過後、前記スイッチ素子を一斉にオン状態に制御する走査線駆動部と、
前記先頭期間、前記中間電圧発生部で発生された中間的な電圧をそれぞれ対応するデータ線に印加し、前記先頭期間の経過後、現水平走査期間の信号電圧をそれぞれ対応するデータ線に印加するデータ線駆動部と
を有することを特徴とするアクティブマトリクス駆動型の表示デバイス。
【請求項５】
請求項４に記載の表示デバイスにおいて、
各画素がエレクトロルミネセンス素子で構成される
ことを特徴とする表示デバイス。
【請求項６】
請求項４に記載の表示デバイスにおいて、
各画素が液晶で構成される
ことを特徴とする表示デバイス。
【請求項７】
アクティブマトリクス駆動型の画素構造を有する表示領域と、
データ線毎に、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧との中間的な電圧を発生する中間電圧発生部と、
各水平走査期間の先頭期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、前記先頭期間の経過後、前記スイッチ素子を一斉にオン状態に制御する走査線駆動部と、
前記先頭期間、前記中間電圧発生部で発生された中間的な電圧をそれぞれ対応するデータ線に印加し、前記先頭期間の経過後、現水平走査期間の信号電圧をそれぞれ対応するデータ線に印加するデータ線駆動部と、
システム制御部と
を有することを特徴とする電子機器。
【請求項８】
アクティブマトリクス駆動型の表示デバイスを駆動する表示デバイス駆動方法において、
データ線毎に、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧との中間的な電圧を発生する処理と、
各水平走査期間の先頭期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、前記先頭期間の経過後、前記スイッチ素子を一斉にオン状態に制御する処理と、
前記先頭期間、前記中間的な電圧をそれぞれ対応するデータ線に印加し、前記先頭期間の経過後、現水平走査期間の信号電圧をそれぞれ対応するデータ線に印加する処理と
を有することを特徴とする表示デバイス駆動方法。
【請求項９】
アクティブマトリクス駆動型の表示デバイスの駆動タイミングを制御するコンピュータに、
データ線毎に、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧との中間的な電圧を発生する処理と、
各水平走査期間の先頭期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、前記先頭期間の経過後、前記スイッチ素子を一斉にオン状態に制御する処理と、
前記先頭期間、前記中間的な電圧をそれぞれ対応するデータ線に印加し、前記先頭期間の経過後、現水平走査期間の信号電圧をそれぞれ対応するデータ線に印加する処理と
を実行させることを特徴とするコンピュータプログラム。
【請求項１０】
アクティブマトリクス駆動型の表示デバイスを駆動する表示デバイス駆動回路において、
データ線毎に、１フレーム前に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧との中間的な電圧を発生する中間電圧発生部と、
各水平走査期間の先頭期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、前記先頭期間の経過後、前記スイッチ素子を一斉にオン状態に制御する走査線駆動部と、
前記先頭期間、前記中間電圧発生部で発生された中間的な電圧をそれぞれ対応するデータ線に印加し、前記先頭期間の経過後、現フレーム期間の信号電圧をそれぞれ対応するデータ線に印加するデータ線駆動部と
を有することを特徴とする表示デバイス駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この明細書で説明する発明は、アクティブマトリクス駆動型の表示デバイスの駆動技術に関する。なお、ここでの発明は、表示デバイス駆動回路、表示デバイス、電子機器、表示デバイス駆動方法及びコンピュータプログラムとしての側面を有する。
【背景技術】
【０００２】
フラットパネル型の表示デバイスの大画面化と高精細化はますます進む方向にある。これに伴い、パネル表示素子の駆動周波数に対する信号遅延や駆動信号の立ち上がり立ち下り特性（周波数特性）の劣化が問題となっている。
【０００３】
図１に、アクティブマトリクス駆動型表示デバイスの駆動信号例を示す。なお、図１は、データ線を片側から駆動する場合の駆動信号例を示す。図１に示すように、各画素に対する信号電圧Ｖin（図１（Ａ））の書き込みは、水平同期信号ＨＳ（図１（Ｅ））に同期する書き込み信号ＷＳ（図１（Ｂ）〜図１（Ｄ））の立ち上がりに伴って順番に実行される。
【０００４】
ところで、この駆動方法は、書き込み周波数の上昇に伴い、信号電圧Ｖinの波形の鈍りが大きくなる（図１（Ａ）に破線で囲んで示す）。このため、表示素子内のキャパシタに信号電圧Ｖinを正確に書き込むのが困難になっている。
【０００５】
そこで、駆動周波数に対する立ち上がり立ち下がり特性の改善を目的として、駆動ラインを両側から駆動する方法が提案されている。
図２に、表示デバイス１の画面構成例を示す。図２に示すように、表示パネル３の上下両側に２つのデータ線ドライバ５が配置されている。
【０００６】
なお、信号電圧Ｖinの書き込み対象である画素１１の選択は、書き込み信号ＷＳを出力する走査線ドライバ７が実行する。
【特許文献１】特開２００５−３４５９１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、２つのデータ線ドライバ５によりデータ線を両側から駆動する方法は、立ち上がり立ち下がり特性を改善できるプラス面がある一方で、製造コストや消費電力が増加するマイナス面がある。しかも、駆動周波数が上がるほど消費電力が上昇し易いマイナス面もある。従って、各種特性の改善とコスト面その他とのバランスに優れた技術の提案が求められる。
【課題を解決するための手段】
【０００８】
そこで、発明者は、アクティブマトリクス駆動型の表示デバイスを駆動する表示デバイス駆動回路として、（ａ）データ線毎に、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧との中間的な電圧を発生する中間電圧発生部と、（ｂ）各水平走査期間の先頭期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、先頭期間の経過後、スイッチ素子を一斉にオン状態に制御する走査線駆動部と、（ｃ）先頭期間、中間電圧発生部で発生された中間的な電圧をそれぞれ対応するデータ線に印加し、先頭期間の経過後、現水平走査期間の信号電圧をそれぞれ対応するデータ線に印加するデータ線駆動部とを有するものを提案する。
【０００９】
また、発明者は、アクティブマトリクス駆動型の表示デバイスを駆動する表示デバイス駆動回路として、（ａ）データ線毎に、１フレーム前に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧との中間的な電圧を発生する中間電圧発生部と、（ｂ）各水平走査期間の先頭期間、対応画素に対する信号電圧の書き込みを制御するスイッチ素子を一斉にオフ状態に制御し、先頭期間の経過後、スイッチ素子を一斉にオン状態に制御する走査線駆動部と、（ｃ）先頭期間、中間電圧発生部で発生された中間的な電圧をそれぞれ対応するデータ線に印加し、先頭期間の経過後、現水平走査期間の信号電圧をそれぞれ対応するデータ線に印加するデータ線駆動部とを有するものを提案する。
【発明の効果】
【００１０】
発明者の提案する発明の場合、各画素に対する信号電圧の書き込みを制御するスイッチ素子がオフ制御されている期間（画素内の容量成分がデータ線側から見えない期間）に、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧との中間的な電圧、又は１フレーム前に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧との中間的な電圧をデータ線に印加する。
【００１１】
また、信号電圧の書き込みを制御するスイッチ素子がオン制御された以降は、現水平走査期間に書き込む信号電圧を印加する。
この結果、前水平走査期間の信号電圧から現水平走査期間の信号電圧への電圧変化が大きい場合でも又は１フレーム前の信号電圧から現水平走査期間の信号電圧への電圧変化が大きい場合でも、画素内の容量が見える期間における書き込み電圧を小さくできる。
【００１２】
電圧変化が小さく済むということは、駆動周波数に対する信号電圧の立ち上がり特性及び立ち下がり特性を改善できることを意味する。
また、信号電圧を書き込む際の電圧変化が小さく済むので、駆動周波数が同じであれば消費電力を下げることができる。また、駆動周波数を上げたとしても、既存の駆動方式による消費電力以内に制御できる。
【発明を実施するための最良の形態】
【００１３】
以下、発明をアクティブマトリクス駆動型の有機ＥＬディスプレイ装置に適用する場合に好適な駆動制御例を説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。
また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
【００１４】
（Ａ）形態例１
（Ａ−１）有機ＥＬディスプレイ装置の全体構成
図３に、有機ＥＬディスプレイ装置２１の主要構成部分を示す。有機ＥＬディスプレイ装置２１は、有機ＥＬパネル２３、データ線ドライバ２５、走査線ドライバ２７及びタイミングジェネレータ２９を主要な構成要素とする。
【００１５】
（Ａ−２）各部の構成
有機ＥＬパネル２３は、画素３１がパネル解像度に応じてマトリクス状に配置された自発光型の表示パネルである。この形態例の場合、有機ＥＬパネル２３はカラー表示用であり、画素３１は発光色別に配置される。ただし、画素３１が複数色の発光層を積層した構造の有機ＥＬ素子の場合、１つの画素３１が複数の発光色に対応する。
【００１６】
図４に、データ線ＤＬと走査線ＷＬとの交点位置に形成される画素３１と駆動回路との接続関係を示す。
画素３１は、スイッチ素子Ｔ１、キャパシタＣ、電流ドライブ素子Ｔ２及び有機ＥＬ素子Ｄで構成される。
【００１７】
スイッチ素子Ｔ１は、データ線ＤＬに印加された信号電圧のキャパシタＣへの書き込みを制御するトランジスタである。書き込み信号ＷＳは、走査線ドライバ２７から走査線ＷＬを通じて各スイッチ素子Ｔ１に供給される。
【００１８】
キャパシタＣは、書き込まれた信号電圧Ｖinを１フレームの間保持する記憶素子である。キャパシタＣを用いることで、信号電圧Ｖinの書き込みが線順次に実行される場合でも、面順次走査方式で書き込まれる場合と同様の発光態様が実現される。
【００１９】
電流ドライブ素子Ｔ２は、キャパシタＣに保持されている信号電圧Ｖinに応じた駆動電流を有機ＥＬ素子Ｄに供給するトランジスタである。ここでの駆動電流値は、電流ドライブ素子Ｔ２のゲートソース間に印加される電圧Ｖgsにより定まる。
【００２０】
データ線ドライバ２５は、有機ＥＬパネル２３のデータ線ＤＬを駆動する回路デバイスである。図５に、データ線ドライバ２５の内部構成例を示す。
データ線ドライバ２５は、一般的な回路部分と中間電圧印加用の回路部分と印加電圧の切替回路とで構成される。
【００２１】
一般的な回路部分は、シフトレジスタ部２５１、ラッチ部２５３、Ｄ／Ａ変換部２５５及びラッチ部２５７で構成され、中間電圧印加用の回路部分は、中間電圧発生部２６１、Ｄ／Ａ変換部２５５及びラッチ部２５７で構成され、印加電圧の切り替え回路は選択スイッチ部２５９で構成される。
【００２２】
まず、一般的な回路部分を説明する。シフトレジスタ部２５１は、逐次入力される階調値（信号値）を水平方向に順次シフトし、１走査線単位でラッチ部２５３に出力する。ラッチ部２５３は、画素単位で読み出した階調値（信号値）をＤ／Ａ変換部２５５と中間電圧発生部２６１に出力する。
【００２３】
Ｄ／Ａ変換後の信号電圧Ｖinは、対応するデータ線ＤＬ別にラッチ部２５７に出力される。
ラッチ部２５７は、各信号電圧Ｖinを選択スイッチ部２５９の対応する入力端子に出力する。
【００２４】
次に、中間電圧印加用の回路部分を説明する。中間電圧発生部２６１は、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧とを１：１の内分比に分圧する電圧を発生する回路デバイスである。すなわち、中間電圧発生部２６１は、現水平走査期間で書き込む電圧の半分を発生する回路デバイスである。
【００２５】
図６に、中間電圧発生部２６１の回路構成例を示す。中間電圧発生部２６１は、前水平走査期間値保持部４１及び内分比電圧算出部４３で構成される。前水平走査期間値保持部４１は、水平解像度数分の信号値を１水平走査期間に亘って保持する記憶装置である。
【００２６】
内分比電圧算出部４３は、前水平走査期間の信号値と現水平走査期間の信号値を１：１の内分比に分圧する電圧を画素毎に算出する処理回路である。内分比が固定の場合、例えばゲート回路で構成する。図７に、電圧値の算出イメージを示す。図中、Ｖin（i,j）は、上からｊ行目の走査線上に位置する画面左からｉ番目の画素に対応する信号値を意味する。
【００２７】
また、Ｖin（i,j+1）
は、信号値Ｖin（i,j） を与える画素に対して１行下の画素に対応する信号値を意味する。Ｖｃは、算出される中間電圧値を示す。このように、中間電圧Ｖｃは、データ線（画素毎）に算出される。
なお、図７（Ａ）は、現水平走査期間の書き込み電圧値の方が前水平走査期間の書き込み電圧値より低い場合の電圧関係を示し、図７（Ｂ）は、現水平走査期間の書き込み電圧値の方が前水平走査期間の書き込み電圧値より高い場合の電圧関係を示している。
【００２８】
Ｄ／Ａ変換部２５５は、算出された中間電圧値をアナログ電圧値に変換する処理を実行する。変換後の信号電圧Ｖinは、ラッチ部２５７を通じて選択スイッチ部２５９の対応する入力端子に出力される。
なお、選択スイッチ部２５９は、各データ線ＤＬに対応する水平解像度数分のスイッチ素子の集合体である。
【００２９】
各スイッチ素子は２つの入力端子を有し、それぞれ各画素に対応する現水平走査期間の信号電圧Ｖinと前水平走査期間の信号電圧に対する中間電圧Ｖｃとが印加される。
各スイッチ素子のオンオフ制御は、選択信号ＳＥＬの信号レベルに応じて実行される。
【００３０】
この形態例の場合、選択スイッチ部２５９は、選択信号ＳＥＬがＨレベルのとき、中間電圧Ｖｃを出力端よりデータ線に供給し、選択信号ＳＥＬがＬレベルのとき、現水平走査期間に書き込む信号電圧Ｖinを出力端よりデータ線ＤＬに供給する。
【００３１】
従って、選択信号ＳＥＬの振幅幅の調整により、中間電圧Ｖｃの印加時間を自由に可変することができる。なお、選択信号ＳＥＬの信号幅の調整は、パルス幅変調器を用いることで簡単に実現できる。
【００３２】
走査線ドライバ２７は、信号電圧Ｖinの書き込みタイミングを与える回路デバイスである。走査線ドライバ２７は、水平同期信号ＨＳが入力されるたび１つの走査線を選択的に書き込み可能な状態に制御する。
【００３３】
この制御信号が、書き込み信号ＷＳである。ただし、この形態例で使用する走査線ドライバ２７は、水平走査期間Ｔ０より短い期間Ｔｂ（特許請求の範囲における「先頭期間の経過後」に対応する。）だけスイッチ素子Ｔ１にオン電位を印加する。
【００３４】
オン期間の短縮は、データ線ＤＬに中間電圧Ｖｃ（＝（Ｖin(i,j)＋Ｖin(i,j+1) ）／２）を書き込む際に画素内の容量成分（キャパシタＣと寄生容量）がデータ線側から見えない期間を確保するためである。なお、オフ期間は水平走査期間の先頭位置に配置する。
【００３５】
このオフ期間にデータ線ＤＬを駆動すれば、画素内の容量成分が見えない分だけ駆動周波数に対する立ち上がり立ち下がり特性が改善される。結果的にデータ線ＤＬの電位が中間電圧Ｖｃに立ち上がるまでの時間を短縮できる。
【００３６】
また、消費電力Ｗは、Ｃ・Ｖ2・ｆ
（Ｃ：容量，Ｖ：電圧，ｆ：周波数）で算出されるので、データ線ＤＬに中間電圧Ｖｃ（＝Ｖ／２）を印加する期間の消費電力は、駆動電圧Ｖを書き込む場合に比して小さくなる。なぜなら、この期間にデータ線ドライバ２５から見える容量Ｃはデータ線ＤＬの配線容量のみであり、スイッチ素子Ｔ１のオン期間に駆動する場合に比べて容量Ｃや駆動電圧Ｖが小さく済むためである。
【００３７】
図８に、走査線ドライバ２７の内部構成例を示し、図９に内部信号例を示す。
走査線ドライバ２７は、シフトレジスタ２７１、ラッチ２７３、論理積回路２７５及びバッファ回路２７７で構成される。
シフトレジスタ２７１は、垂直解像度数分の段数を有するレジスタ段で構成される。  
【００３８】
先頭位置のレジスタ段には、各フレームの先頭時に書き込み信号ＷＳ（図９（Ａ））が入力される。書き込み信号ＷＳの信号幅Ｔ０は水平走査期間と同じである。
書き込み信号ＷＳは、水平同期信号ＨＳ（図９（Ｆ））に同期したクロック（図９（Ｂ））で順次次段に出力され、各走査線ＤＬに対応した書き込み信号ＷＳとしてラッチ２７３に出力される。ラッチ２７３は、書き込み信号ＷＳのタイミング調整を実行する。
【００３９】
論理積回路２７５は、書き込み信号ＷＳと書き込みイネーブル信号ＷＳenable
（図９（Ｃ））の論理積を演算する。この形態例の場合、書き込みイネーブル信号ＷＳenable は、選択信号ＳＥＬの反転信号として与えられる。もっとも、選択信号ＳＥＬの場合と同様、パルス幅変調器を用いて生成しても良い。
【００４０】
書き込みイネーブル信号ＷＳenable の立ち上がり開始時点は、中間電圧Ｖｃの立ち上がり時間を考慮して設定される。なお、スイッチ素子Ｔ１のオフ期間（すなわち、水平走査期間の先頭位置から書き込みイネーブル信号ＷＳenable の立ち上がり開始時点までの期間）に対応する振幅幅Ｔａとスイッチ素子Ｔ１のオン期間に対応する振幅幅Ｔｂとの関係は、例えばＴａ：Ｔｂ＝Ｋ・ＣLi：Ｃtotal を満たすように決定する。
【００４１】
前式におけるＣLiは、ｉ行目の走査線ＷＬを駆動する場合のデータ線部分の容量である。一般に、データ線ドライバ２５からの距離が遠いほど配線容量ＣLiは大きくなる。また、Ｃtotal は、各画素内の総容量である。
【００４２】
ここでの総容量Ｃtotal には、キャパシタＣの他、画素内の配線やトランジスタ等に寄生する容量も含まれる。製造誤差を無視すると画素内の総容量Ｃtotal は基本的に同じである。なお、係数Ｋは、信号電圧Ｖinの書き込みに最低限必要な時間を確保できるように設定する。
【００４３】
図９（Ｄ）にＩ行目の走査線ＤＬで使用する書き込み信号ＷＳ（Ｉ）を示し、図９（Ｅ）にＩ＋１行目の走査線ＤＬで使用する書き込み信号ＷＳ（Ｉ＋１）を示す。
【００４４】
タイミングジェネレータ２９は、データ信号Ｄinに基づいて各種のタイミング信号を生成する処理デバイスである。クロック信号の他、選択信号ＳＥＬや書き込みイネーブル信号ＷＳenable 等も生成する。
【００４５】
（Ａ−３）駆動動作
図１０に、有機ＥＬディスプレイ装置２１の駆動動作を説明する信号波形例を示す。
図１０（Ａ）は、データ線ドライバ２５によるデータ線ＤＬの駆動波形例である。図１０（Ｂ）及び（Ｃ）は、走査線ドライバ２７が供給する書き込み信号ＷＳである。なお、図１０（Ｂ）は、第Ｉ行目の走査線ＷＬに印加される書き込み信号ＷＳであり、図１０（Ｃ）は、第Ｉ＋１行目の走査線ＷＬに印加される書き込み信号ＷＳである。
【００４６】
図１０（Ｄ）は、選択信号ＳＥＬの信号波形である。因みに、選択信号ＳＥＬがＨレベルの期間の振幅幅はＴａ、選択信号ＳＥＬがＬレベルの期間の振幅幅はＴｂである。図１０（Ｅ）は、水平同期信号ＨＳである。
【００４７】
図１０に示すように、水平走査期間が開始すると同時に選択信号ＳＥＬがＨレベルに制御される。同時に、データ線ドライバ２５は、各データ線ＤＬにそれぞれ対応する中間電圧Ｖｃを印加する。また、走査線ドライバ２７は、同期間の間、Ｌレベルの書き込み信号ＷＳを走査線ＷＬに印加する。
【００４８】
この際、データ線ドライバ２５から見た容量はスイッチ素子Ｔ１がオン制御されている場合に比して格段に小さく見える。また、駆動条件が最も厳しい場合（黒レベルの状態から白レベルを書き込む場合）でも、選択信号ＳＥＬがＨレベルの期間の到達目標電圧は中間電圧Ｖｃであるので（書き込むべき電圧の半分であるので）立ち上がり立ち下がり特性は改善される。また、消費電力Ｗも少なく済む。
【００４９】
やがて、この設定期間が満了すると、選択信号ＳＥＬがＨレベルからＬレベルに切り替わると共に、書き込み信号ＷＳがＬレベルからＨレベルに切り替わる。
このタイミング以降、スイッチ素子Ｔ１はオン状態に制御され、スイッチ素子Ｔ１を通じて画素内のキャパシタＣに対する信号電圧Ｖinの書き込みが開始される。
【００５０】
ただし、ここでの書込電位は、信号電圧Ｖinと中間電圧Ｖｃとの差分である。従って、差分電圧が小さい場合には非常に短時間で、信号電圧Ｖinが黒レベルか白レベルの場合でも比較的短時間のうちに目的とする電圧にデータ線ＤＬを制御できる。図１０（Ａ）ではこの動作を２段階の遷移波形として表している。
【００５１】
なお、スイッチ素子Ｔ１がオン動作すると、データ線ドライバ２５の駆動容量に画素内の容量成分が追加される、しかし、この形態例の場合は中間電圧Ｖｃからの駆動になるので、駆動電圧は最大でも既存の駆動方式の半分となる。すなわち、消費電力Ｗは、既存の駆動方式の４分の１で済む。また、最終的な信号電圧Ｖinに推移するまでに要する時間も短く済む。
【００５２】
（Ａ−４）形態例の効果
結果的に、信号電圧Ｖinに立ち上がるまでの総時間は、既存の駆動方式だけで駆動する場合に比して大幅に短縮される。従って、有機ＥＬパネル２３の解像度や駆動周波数が高い場合にも、特別な配線パターンや駆動回路を増やすことなく、十分な書き込み時間を確保することが可能になる。
【００５３】
書き込み時間が確実に確保されることで、画像品質の向上も期待できる。
また、中間電圧Ｖｃへの遷移時間も含め、総消費電力も既存の駆動方式に比して小さくなる。
【００５４】
なお、スイッチ素子Ｔ１がオフ動作している期間を利用して、データ線ＤＬの電位を最終的な信号電圧Ｖinまで駆動することも考えられるが、このような駆動方法を選択すると、周波数特性の悪化と消費電力の上昇を招いてしまう。そこで、前述したようにデータ線ＤＬに中間電圧Ｖｃを印加した後に信号電圧Ｖinを印加する方式を採用する。
【００５５】
また、この形態例の場合、データ線ドライバ２５の瞬時的な最大駆動振幅は最大信号振幅の２分の１で良い。従って、Ｄ／Ａ変換部２５５には精度よりもスルーレート優先のデバイスを選択することができる。このため、製造コスト面でも効果がある。
【００５６】
また、この形態例の場合、画素内の総容量Ｃtotal がデータ線ＤＬの容量及び抵抗に対して無視できないときも、書き込み電圧を高速化（オーバードライブ）することなく、簡易かつ低コストで駆動周波数の高速化に追従することができる。
【００５７】
（Ｂ）他の実装例
（Ｂ−１）他の画素構造
前述の形態例においては、スイッチ素子Ｔ１がＮチャネルＦＥＴ、電流ドライブ素子Ｔ２がＰチャネルＦＥＴで構成される場合について説明した。
しかし、製造プロセス等に応じて必ずしもこの組み合わせである必要はない。
【００５８】
例えばスイッチ素子Ｔ１と電流ドライブ素子Ｔ２の両方をＮチャネルＦＥＴで構成しも良い。図１１に、この場合に対応する画素の等価回路を示す。この場合、キャパシタＣの一方の電極は電流ドライバ素子Ｔ２のゲート端子に接続され、他方の電極はドレイン端子に接続される。
【００５９】
また例えばスイッチ素子Ｔ１をＰチャネルＦＥＴで構成し、電流ドライブ素子Ｔ２をＮチャネルＦＥＴで構成しても良い。また例えばスイッチ素子Ｔ１と電流ドライブ素子Ｔ２の両方をＰチャネルＦＥＴで構成しも良い。
【００６０】
（Ｂ−２）他の中間電圧例１
前述した形態例においては、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧とを１：１に内分する電圧値を中間電圧Ｖｃとして発生する場合について説明した。
しかし、中間電圧Ｖｃは、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧とをｎ：１に内分する電圧値でも良い。なお、ｎは自然数である。
【００６１】
（Ｂ−３）他の中間電圧例２
前述した形態例においては、前水平走査期間に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧とを１：１に内分する電圧値を中間電圧Ｖｃとして発生する場合について説明した。
しかし、中間電圧Ｖｃは、画素毎に１フレーム前に書き込んだ信号電圧と現水平走査期間に書き込む信号電圧とをｎ：１に内分する電圧値でも良い。やはり、ｎは自然数とする。
【００６２】
図１２に、この種の処理動作に適した中間電圧発生部５１の構成例を示す。中間電圧発生部５１は、フレームメモリ５３及び内分比電圧算出部５５で構成する。このうち、フレームメモリ５３は、１画面を構成する全画素の信号値を１フレーム期間保存する記憶媒体である。なお、フレームメモリ５３の信号値は、内分比電圧算出部５５による中間電圧Ｖｃが計算の後、上書き保存される。
【００６３】
内分比電圧算出部５５は、画素毎に１フレーム前に書き込んだ信号電圧値と現水平走査期間に書き込む信号電圧値を１：１の内分比に分圧する電圧を算出する処理回路である。なお、ここでの中間電圧Ｖｃも、ｎ：１の内分比に従って算出しても良い。
【００６４】
（Ｂ−４）データ線ドライバの他の構成例
前述した形態例においては、シフトレジスタ２５１及びラッチ部２５３を、一般的な回路部分と中間電圧印加用の回路部分とで共用する場合について説明した。
しかし、一般的な回路部分と中間電圧印加用の回路部分とで、全く同じ回路構成を採用しても良い。
【００６５】
図１３に、データ線ドライバ２５の他の構成例を示す。なお図１３には、図５と対応する部分に同一符号を付して示す。図１３に示すように、信号電圧供給用の回路部分と中間電圧印加用の回路部分との違いは、シフトレジスタ部２５１の前段に中間電圧発生部２６１を配置する点だけである。
【００６６】
（Ｂ−５）製品例
（ａ）ドライブＩＣ
有機ＥＬディスプレイ装置２１を構成する有機ＥＬパネル２３、データ線ドライバ２５及び走査線ドライバ２７は、いずれも１つのパネル上に形成することもできるが、ドライバと画素マトリクスとを別々に製造し、流通することもできる。
【００６７】
例えば、データ線ドライバ２５及び走査線ドライバ２７はそれぞれ独立したドライブＩＣ（integrated circuit）として製造し、有機ＥＬパネル２３とは独立に流通することもできる。
【００６８】
（ｂ）表示モジュール
前述した形態例における有機ＥＬディスプレイ装置２１は、中間生成品である表示モジュールの形態で流通することもできる。
【００６９】
図１４に、表示モジュール６１の外観例を示す。表示モジュール６１は、支持基板６５の表面に対向部６３を貼り合わせた構造を有している。対向部６３は、ガラスその他の透明部材を基材とし、その表面にはカラーフィルタ、保護膜、遮光膜等が配置される。
【００７０】
なお、表示モジュール６１には、外部から支持基板６５に信号等を入出力するためのＦＰＣ（フレキシブルプリントサーキット）６７等が設けられていても良い。
【００７１】
（ｃ）電子機器
前述した形態例における有機ＥＬディスプレイ装置２１は、電子機器に実装された商品形態でも流通される。
図１５に、電子機器７１の概念構成例を示す。電子機器７１は、前述した有機ＥＬディスプレイ装置２１及びシステム制御部７３で構成される。システム制御部７３で実行される処理内容は、電子機器７１の商品形態により異なる。
【００７２】
なお、電子機器７１は、機器内で生成される又は外部から入力される画像や映像を表示する機能を搭載していれば、特定の分野の機器には限定されない。
この種の電子機器７１には、例えばテレビジョン受像機が想定される。図１６に、テレビジョン受像機８１の外観例を示す。
【００７３】
テレビジョン受像機８１の筐体正面には、フロントパネル８３及びフィルターガラス８５等で構成される表示画面８７が配置される。表示画面８７の部分が、形態例で説明した有機ＥＬディスプレイ装置２１に対応する。
【００７４】
また、この種の電子機器７１には、例えばデジタルカメラが想定される。図１７に、デジタルカメラ９１の外観例を示す。図１７（Ａ）が正面側（被写体側）の外観例であり、図１７（Ｂ）が背面側（撮影者側）の外観例である。
【００７５】
デジタルカメラ９１は、撮像レンズ（図１７は保護カバー９３が閉じた状態であるので、保護カバー９３の裏面側に配置される。）、フラッシュ用発光部９５、表示画面９７、コントロールスイッチ９９及びシャッターボタン１０１で構成される。このうち、表示画面９７の部分が、形態例で説明した有機ＥＬディスプレイ装置２１に対応する。
【００７６】
また、この種の電子機器７１には、例えばビデオカメラが想定される。図１８に、ビデオカメラ１１１の外観例を示す。
ビデオカメラ１１１は、本体１１３の前方に被写体を撮像する撮像レンズ１１５、撮影のスタート／ストップスイッチ１１７及び表示画面１１９で構成される。このうち、表示画面１１９の部分が、形態例で説明した有機ＥＬディスプレイ装置２１に対応する。
【００７７】
また、この種の電子機器７１には、例えば携帯端末装置が想定される。図１９に、携帯端末装置としての携帯電話機１２１の外観例を示す。図１９に示す携帯電話機１２１は折りたたみ式であり、図１９（Ａ）が筐体を開いた状態の外観例であり、図１９（Ｂ）が筐体を折りたたんだ状態の外観例である。
【００７８】
携帯電話機１２１は、上側筐体１２３、下側筐体１２５、連結部（この例ではヒンジ部）１２７、表示画面１２９、補助表示画面１３１、ピクチャーライト１３３及び撮像レンズ１３５で構成される。このうち、表示画面１２９及び補助表示画面１３１の部分が、形態例で説明した有機ＥＬディスプレイ装置２１に対応する。
【００７９】
また、この種の電子機器７１には、例えばコンピュータが想定される。図２０に、ノート型コンピュータ１４１の外観例を示す。
ノート型コンピュータ１４１は、下型筐体１４３、上側筐体１４５、キーボード１４７及び表示画面１４９で構成される。このうち、表示画面１４９の部分が、形態例で説明した有機ＥＬディスプレイ装置２１に対応する。
【００８０】
これらの他、電子機器７１には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
【００８１】
（Ｂ−６）他の表示デバイス例
形態例の説明においては、表示デバイスが有機ＥＬディスプレイ装置２１である場合について説明した。
しかし、データ線ドライバ２５及び走査線ドライバ２７は、その他の自発光表示装置にも適用することができる。例えば無機ＥＬディスプレイ装置、ＬＥＤを配列する表示装置、ＦＥＤディスプレイ装置やＰＤＰディスプレイ装置等にも適用できる。
【００８２】
また、データ線ドライバ２５及び走査線ドライバ２７は、液晶表示装置等の非自発光表示装置にも適用できる。
図２１に、データ線ＤＬと走査線ＷＬとの交点位置に形成される画素１５１と駆動回路との接続関係を示す。
【００８３】
図２１に示すように、画素１５１の等価回路は、スイッチ素子Ｔ１とキャパシタＣ１として表すことができる。キャパシタＣ１が画素電極と対向電極に挟まれる液晶に対応する。発明者の提案する駆動方法を液晶表示装置に応用する場合にも、信号電圧の書き込み特性を改善することができる。従って、コストの増加を伴うことなく画質の向上を実現できる。
【００８４】
（Ｂ−７）制御デバイス構成
前述の説明では、データ線ドライバ２５の駆動タイミングや走査線ドライバ２７の駆動タイミングをハードウェア的に制御する場合について説明した。
しかし、これらの制御タイミングは、ソフトウェア処理を通じて制御しても良い。
【００８５】
（Ｂ−８）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
【図面の簡単な説明】
【００８６】
【図１】従来の駆動例を示す図である。
【図２】表示デバイスの従来例を示す図である。
【図３】表示デバイスの構造例を示す図である。
【図４】画素の構造例を示す図である。
【図５】データ線ドライバの構造例を示す図である。
【図６】中間電圧発生部の構造例を示す図である。
【図７】中間電圧の発生原理を説明する図である。
【図８】走査線ドライバの構造例を示す図である。
【図９】走査線ドライバの駆動例を示す図である。
【図１０】表示デバイスの駆動例を示す図である。
【図１１】画素の他の構造例を示す図である。
【図１２】中間電圧発生部の他の構造例を示す図である。
【図１３】データ線ドライバの他の構造例を示す図である。
【図１４】表示モジュールの構成例を示す図である。
【図１５】電子機器の機能構成例を示す図である。
【図１６】電子機器の商品例を示す図である。
【図１７】電子機器の商品例を示す図である。
【図１８】電子機器の商品例を示す図である。
【図１９】電子機器の商品例を示す図である。
【図２０】電子機器の商品例を示す図である。
【図２１】液晶表示装置の画素構造を示す図である。
【符号の説明】
【００８７】
２１        有機ＥＬディスプレイ装置
２３        有機ＥＬパネル
２５        データ線ドライバ
２７        走査線ドライバ
２９        タイミングジェネレータ
７１        電子機器
【図１】
2008152177.tif 000003
【図２】
2008152177.tif 000004
【図３】
2008152177.tif 000005
【図４】
2008152177.tif 000006
【図５】
2008152177.tif 000007
【図６】
2008152177.tif 000008
【図７】
2008152177.tif 000009
【図８】
2008152177.tif 000010
【図９】
2008152177.tif 000011
【図１０】
2008152177.tif 000012
【図１１】
2008152177.tif 000013
【図１２】
2008152177.tif 000014
【図１３】
2008152177.tif 000015
【図１４】
2008152177.tif 000016
【図１５】
2008152177.tif 000017
【図１６】
2008152177.tif 000018
【図１７】
2008152177.tif 000019
【図１８】
2008152177.tif 000020
【図１９】
2008152177.tif 000021
【図２０】
2008152177.tif 000022
【図２１】
2008152177.tif 000023