(57)【要約】【課題】  フレーム形式で伝送されたラインデータからクライアントデータを取り出して一時的にデマッピングＦＩＦＯ１２に蓄え、このデマッピングＦＩＦＯ１２へのデータの書き込み頻度に対応して位相同期ループによりクライアントデータのクロックを再生して、デマッピングＦＩＦＯ１２からクライアントデータを読み出す構成において、ラインデータに含まれるヘッダ領域やエラー訂正領域によって書き込み周期にギャップがあるため、データの書き込み周期を位相比較の基準としてクロックを再生するのでは、回路が複雑となる。【解決手段】  仮想データ量カウンタ１５を設け、受信したラインデータのフレーム間隔とその期間のデータ量とからデマッピングＦＩＦＯ１２に蓄積されていると推定されるクライアントデータの仮想データ量を計数し、その計数値に基づいて、位相同期ループにおける位相基準となる位相比較信号を生成する。【選択図】  図１
2008092409.tif 000002
【特許請求の範囲】
【請求項１】
フレーム形式で伝送されたラインデータに含まれるクライアントデータを一時的に蓄える蓄積手段と、
この蓄積手段へのデータの書き込み頻度に対応してクライアントデータのクロックを再生する位相同期ループと、
この位相同期ループの出力するクロックに従って前記蓄積手段からクライアントデータを読み出す手段と
を備えたデマッピング回路において、
受信したラインデータのフレーム間隔とその期間のデータ量とから前記蓄積手段に蓄積されていると推定されるクライアントデータの仮想データ量を計数し、その計数値に基づいて、前記位相同期ループにおける位相基準となる位相比較信号を出力する仮想データ量計数手段を備えた
ことを特徴とするデマッピング回路。
【請求項２】
前記仮想データ量計数手段は、
Ｎフレームのラインデータごとに、そのＮフレームのラインデータを受信する間隔Ｔを計数する手段と、
１フレームあたりのスタッフ処理がない場合のクライアントデータのデータ量ａ、Ｎフレームの間のデスタッフ処理で増減したクライアントデータのデータ量Ａ、および前記計数する手段のクロックで１クロックあたり仮想的に前記蓄積手段から出力されるデータ量の少数点以下を切り捨てた値ｂに対して、
Ｉ＝ａＮ−ｂＴ+Ａ
なる変数Ｉを求める手段と、
前記計数する手段の１クロックごとにＴクロックにわたって変数Ｉを変数Ｊに加算し、変数ＪがＴ以上のときには変数ＪからＴを減算する手段と、
変数ＪがＴ未満のときには変数Ｋにｂを加算し、変数ＪがＴ以上の場合には変数Ｋにｂ＋１を加算する手段と、
変数Ｋがあらかじめ定められた閾値Ｓに達するごとに前記位相同期ループへ出力する位相比較信号を反転させる手段と
を含む
請求項１記載のデマッピング回路。
【請求項３】
フレーム形式で伝送されたラインデータに含まれるクライアントデータを蓄積手段に一時的に蓄え、
前記蓄積手段へのデータの書き込み頻度に対応して位相同期ループによりクライアントデータのクロックを再生し、
再生されたクロックに従って前記蓄積手段からクライアントデータを読み出す
デマッピング方法において、
受信したラインデータのフレーム間隔とその期間のデータ量とから前記蓄積手段に蓄積されていると推定されるクライアントデータの仮想データ量を計数し、
その計数値に基づいて、前記位相同期ループにおける位相基準となる位相比較信号を生成する
ことを特徴とするデマッピング方法。
【請求項４】
仮想データ量の計数は、
Ｎフレームのラインデータごとに、そのＮフレームのラインデータを受信する間隔Ｔを計数し、
１フレームあたりのスタッフ処理がない場合のクライアントデータのデータ量ａ、Ｎフレームの間のデスタッフ処理で増減したクライアントデータのデータ量Ａ、および前記間隔Ｔを計数するクロックで１クロックあたり仮想的に前記蓄積手段から出力されるデータ量の少数点以下を切り捨てた値ｂに対して、
Ｉ＝ａＮ−ｂＴ+Ａ
なる変数Ｉを求め、
前記間隔Ｔを計数するクロックの１クロックごとにＴクロックにわたって変数Ｉを変数Ｊに加算し、
変数ＪがＴ以上のときには変数ＪからＴを減算し、
変数ＪがＴ未満のときには変数Ｋにｂを加算し、
変数ＪがＴ以上の場合には変数Ｋにｂ＋１を加算する
ことにより行い、
変数Ｋがあらかじめ定められた閾値Ｓに達するごとに、前記位相同期ループへ出力する位相比較信号を反転させる
請求項３記載のデマッピング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフレーム形式で伝送されたラインデータからクライアントデータを取り出すデマッピング技術に関する。特に、クライアントデータを出力するためのクロックの再生に関する。
【背景技術】
【０００２】
図３は従来例のデマッピング回路を示すブロック構成図である。このデマッピング回路は、ラインデータに含まれるスタッフ用バイトの状況に応じてデータを処理しそのラインデータに含まれるクライアントデータを取り出すデスタッフ処理回路２１と、デスタッフ処理回路２１の取り出したクライアントデータを一時的に蓄えるデマッピングＦＩＦＯ２２と、ラインクロックに基づいてデマッピングＦＩＦＯ２２へのライトアドレスを生成するライトアドレスカウンタ２３と、デマッピングＦＩＦＯ２２のリードアドレスを生成するリードアドレスカウンタ２４とを備え、さらに、リードアドレスカウンタ２４のカウント周期をライトアドレスカウンタ２３のカウント周期に同期させる位相同期ループとして、位相比較回路２５、フィルタ２６および電圧制御発振器（ＶＣＯ）２７を備える。
【０００３】
位相比較回路２５は、ライトアドレスカウンタ２３の計数値の最上位ビットと、リードアドレスカウンタ２４の計数値の最上位ビットとの位相を比較する。これにより電圧制御発振器２７の出力には、ライトアドレスカウンタのカウント周期に同期したクライアントクロックが得られる。リードアドレスカウンタ２４は、このクライアントクロックに基づいて、デマッピングＦＩＦＯ２２のリードアドレスを生成する。
【０００４】
【特許文献１】特開平６−４６０８４
【発明の開示】
【発明が解決しようとする課題】
【０００５】
デマッピング回路に入力されるラインデータにはオーバヘッド領域やＦＥＣ（Forward
Error Correction）領域が存在し、書き込み側のクライアント信号にギャップが発生する。このため、位相の基準となるべきライトアドレスカウンタの最上位ビットの周期にずれが生じ、位相比較出力にもジッタが生じてしまう。このようなジッタをフィルタで平滑化する必要があるが、そのためには複雑な構成のフィルタが必要となり、高応答性との両立が難しい。特にＩＴＵ−Ｔ勧告Ｇ．７０９で定義された光伝送ネットワークで用いられるＯＤＵ（光データユニット））多重に対応するためには、階層ごとにフレーム周期が異なるためにより不規則なクライアント信号ギッャプが発生し、フィルタ設計がさらに困難になる。また、位相比較周期はデマッピングＦＩＦＯ容量に依存するため、自由に位相比較周期を選択することができないため、回路構成上の制約が大きい。
【０００６】
本発明は、このような課題を解決し、比較的簡単な構成でクライアントクロックを再生してデマッピング処理を行うことのできるデマッピング方法および回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の第一の観点によると、フレーム形式で伝送されたラインデータに含まれるクライアントデータを一時的に蓄える蓄積手段（デマッピングＦＩＦＯ）と、この蓄積手段へのデータの書き込み頻度に対応してクライアントデータのクロックを再生する位相同期ループと、この位相同期ループの出力するクロックに従って前記蓄積手段からクライアントデータを読み出す手段とを備えた構成において、受信したラインデータのフレーム間隔とその期間のデータ量とから前記蓄積手段に蓄積されていると推定されるクライアントデータの仮想データ量を計数し、その計数値に基づいて、前記位相同期ループにおける位相基準となる位相比較信号を出力する仮想データ量計数手段を備えたことを特徴とするデマッピング回路が提供される。
【０００８】
前記仮想データ量計数手段は、Ｎフレームのラインデータごとに、そのＮフレームのラインデータを受信する間隔Ｔを計数する手段と、１フレームあたりのスタッフ処理がない場合のクライアントデータのデータ量ａ、Ｎフレームの間のデスタッフ処理で増減したクライアントデータのデータ量Ａ、および前計数する手段のクロックで１クロックあたり仮想的に前記蓄積手段から出力されるデータ量の少数点以下を切り捨てた値ｂに対して、
Ｉ＝ａＮ−ｂＴ+Ａ
なる仮想データ量Ｉを求める手段と、前記計数する手段のクロックで１クロックごとにＴクロックにわたって仮想データ量Ｉを変数Ｊに加算し、変数ＪがＴ以上のときには変数ＪからＴを減算する手段と、変数ＪがＴ未満のときには変数Ｋにｂを加算し、変数ＪがＴ以上の場合には変数Ｋにｂ＋１を加算する手段と、変数Ｋがあらかじめ定められた閾値Ｓに達するごとに前記位相同期ループへ出力する位相比較信号を反転させる手段とを含むことが望ましい。
【０００９】
本発明の第二の観点によると、フレーム形式で伝送されたラインデータに含まれるクライアントデータを蓄積手段に一時的に蓄え、前記蓄積手段へのデータの書き込み頻度に対応して位相同期ループによりクライアントデータのクロックを再生し、再生されたクロックに従って前記蓄積手段からクライアントデータを読み出すデマッピング方法において、受信したラインデータのフレーム間隔とその期間のデータ量とから前記蓄積手段に蓄積されていると推定されるクライアントデータの仮想データ量を計数し、その計数値に基づいて、前記位相同期ループにおける位相基準となる位相比較信号を生成することを特徴とするデマッピング方法が提供される。
【００１０】
仮想データ量の計数は、Ｎフレームのラインデータごとに、そのＮフレームのラインデータを受信する間隔Ｔを計数し、１フレームあたりのスタッフ処理がない場合のクライアントデータのデータ量ａ、Ｎフレームの間のデスタッフ処理で増減したクライアントデータのデータ量Ａ、および前記間隔Ｔを計数するクロックで１クロックあたり仮想的に前記蓄積手段から出力されるデータ量の少数点以下を切り捨てた値ｂに対して、
Ｉ＝ａＮ−ｂＴ+Ａ
なる変数Ｉを求め、前記間隔Ｔを計数するクロックの１クロックごとにＴクロックにわたって変数Ｉを変数Ｊに加算し、変数ＪがＴ以上のときには変数ＪからＴを減算し、変数ＪがＴ未満のときには変数Ｋにｂを加算し、変数ＪがＴ以上の場合には変数Ｋにｂ＋１を加算することにより行い、変数Ｋがあらかじめ定められた閾値Ｓに達するごとに、前記位相同期ループへ出力する位相比較信号を反転させることがよい。
【発明の効果】
【００１１】
本発明では、クライアントクロックを再生する位相同期ループの位相基準となる位相比較信号として、デマッピングＦＩＦＯに蓄積されていると推定されるクライアントデータ量に対応する周期的な信号を用いる。これにより、ライト側のクライアント信号にギャップがあっても、位相周期に変動のない位相比較信号が得られる。また、位相比較周期を閾値Ｓにより設定できる。
【００１２】
本発明で間隔Ｔを計数するクロックは、ラインデータのクロックに比べて低速でよい。また、必要な演算も単純であって非常に簡単に実施でき、その一方で、位相比較信号が平滑化されているので、フィルタ設計の負担が軽減される。フィルタおよびＶＣＯはＬＳＩ外部で構成することが多いため、その場合は外部回路の簡略化という点でも有効である。さらに、位相比較周期を自由に設定できるので、位相同期ループの設計自由度が格段に高くなる。
【発明を実施するための最良の形態】
【００１３】
図１は本発明実施例のデマッピング回路を示すブロック構成図である。
【００１４】
このデマッピング回路は、フレーム形式で伝送されたラインデータをデスタッフ処理してそのラインデータに含まれるクライアントデータを取り出すデスタッフ処理回路１１と、取り出されたクライアントデータを一時的に蓄えるデマッピングＦＩＦＯ１２と、ラインクロックに基づいてデマッピングＦＩＦＯ１２へのライトアドレスを生成するライトアドレスカウンタ１３と、デマッピングＦＩＦＯ１２のリードアドレスを生成するリードアドレスカウンタ１４と、デマッピングＦＩＦＯ１２へのデータの書き込み頻度に対応してクライアントデータのクロックを再生する位相同期ループとしての位相比較回路１６、フィルタ１７、電圧制御発振器１８および分周カウンタ１９とを備え、リードアドレスカウンタ１４は、電圧制御発振器１８の出力するクライアントクロックに従ってリードアドレスを生成する。
【００１５】
ここで本実施例の特徴とするところは、デスタッフ処理回路１１からデスタッフ情報およびフレーム情報を受け取る仮想データ量カウンタ１５を備え、この仮想データ量カウンタ１５が、受信したラインデータのフレーム間隔とその期間のデータ量とからデマッピングＦＩＦＯ１２に蓄積されていると推定されるクライアントデータの仮想データ量を計数し、その計数値に基づいて、位相比較回路１６に位相比較信号を出力することにある。位相同期ループ内の分周カウンタ１９は、この仮想データ量カウンタ１５の位相比較信号の出力周期に対応するように設けられている。
【００１６】
図２は仮想データ量カウンタ１５の動作を説明するフローチャートである。仮想データ量カウンタ１５は、以下の動作をＮフレームのラインデータごとに繰り返す。
【００１７】
まず、Ｎフレームのラインデータを受信する間隔Ｔを計数する（Ｓ１）。そして、１フレームあたりのスタッフ処理がない場合のクライアントデータのデータ量ａ、Ｎフレームの間のデスタッフ処理で増減したクライアントデータのデータ量Ａ、および間隔Ｔを計数するクロックで１クロックあたり仮想的にデマッピングＦＩＦＯ１２から出力されるデータ量の少数点以下を切り捨てた値ｂに対して、
Ｉ＝ａＮ−ｂＴ+Ａ
なる変数Ｉを求める（Ｓ２）。
【００１８】
続いて、間隔Ｔを計数するクロックの１クロックごとに、変数Ｉを変数Ｊに加算し（Ｓ３）、変数ＪがＴ以上のとき（Ｓ４）には変数ＪからＴを減算する（Ｓ５）。そして、変数ＪがＴ未満のときには変数Ｋにｂを加算し（Ｓ７）、変数ＪがＴ以上の場合には変数Ｋにｂ＋１を加算する（Ｓ６）。変数Ｋがあらかじめ定められた閾値Ｓに達するごとに（Ｓ８）、位相同期ループへ出力する位相比較信号を反転させ、変数ＫからＳを減算する（Ｓ９）。これをＴクロックにわたり繰り返す（Ｓ１０）。
【００１９】
仮想データ量Ｉは、１クロックごとにｂのデータを出力した場合に、Ｎフレームの処理の後に蓄積手段に残ると考えられるデータ量を表す。このようなデータは、実際にはＮフレームの間にほぼ均等に分散させて出力しなければならない。そこで、Ｎフレーム（Ｔクロック）の間にほぼ均等にＩ回の出力が得られるように、変数Ｊを計算する。そして、そのＩ回に関しては出力データ量を１だけ増やすべきである。したがって、この出力データ量を積算した値である変数Ｋが、デマッピングＦＩＦＯ１２から出力させるべきデータ量を表す。このデータ量が所定の閾値Ｓとなるごとに、位相比較信号を反転させる。位相同期ループ内の分周カウンタ１９の分周数は、閾値Ｓに対応して設定される。
【００２０】
具体的な例として、ＯＤＵ２フレームからクライアントデータをデマッピングする場合を例に説明する。この場合、ａ＝１５１６８バイトである。Ｔを８４ＭＨｚのクロックでカウントするものとすると、ＯＤＵ２フレームに含まれるバイト数およびそのビットレートとクロックの周波数とから、ｂ＝１４バイトが得られる。したがって、仮想データ量Ｉは、
Ｉ＝１５１６８Ｎ−１４Ｔ+Ａ  ［バイト］
となる。１クロックごとに変数Ｉを変数Ｊに加算し、変数ＪがＴ以上のときには変数ＪからＴを減算し、変数ＪがＴ未満のときには変数Ｋに１４バイト、変数ＪがＴ以上の場合には変数Ｋに１５バイトを加算し、変数Ｋがあらかじめ定められた閾値Ｓバイトに達するごとに、変数ＫからＳを減算するとともに位相比較回路１６へ出力する位相比較信号を反転させる。
【００２１】
位相比較信号はＳバイトごとに反転するので、その周期はクライアントクロックの２Ｓバイトに相当する。電圧制御発振器１８の出力するクライアントクロックがビット単位であるとすると、分周カウンタ１９の分周数が１６Ｓであればよい。閾値Ｓと分周カウンタ１９の分周数とが互いに対応していれば、これらの値は自由に選ぶことができる。
【００２２】
以上の実施例では位相同期ループ内に分周カウンタ１９を設けた場合を例に説明したが、リードアドレスカウンタ１４の分周数が閾値Ｓに対応する値である場合には、分周カウンタ１９を用いる代わりに、リードアドレスカウンタ１４の最上位ビットを用いることもできる。また、リードアドレスカウンタ１４の最上位ビット出力を加工して用いることもできる。
【図面の簡単な説明】
【００２３】
【図１】本発明実施例のデマッピング回路を示すブロック構成図。
【図２】仮想データ量カウンタの動作を説明するフローチャート。
【図３】従来例のデマッピング回路を示すブロック構成図。
【符号の説明】
【００２４】
１１、２１  デスタッフ処理回路
１２、２２  デマッピングＦＩＦＯ
１３、２３  ライトアドレスカウンタ
１４、２４  リードアドレスカウンタ
１５  仮想データ量カウンタ
１６、２５  位相比較回路
１７、２６  フィルタ
１８、２７  電圧制御発振器
１９  分周カウンタ
【図１】
2008092409.tif 000003
【図２】
2008092409.tif 000004
【図３】
2008092409.tif 000005