(57)【要約】【課題】処理時間の短縮、設計効率の向上が可能な半導体集積回路の設計方法を提供する。【解決手段】半導体集積回路のレイアウトデータから配線幅、配線長、配線間距離、および配線密度を含む配線データを抽出し、配線データを、予め定義されたネット分割単位に対応するように、複数の分割配線データに分割し、周囲データを抽出し、分割配線データおよび抽出された周囲データに基づいて、処理対象分割配線の容量値および抵抗値を算出し、それぞれの分割配線データに対応して算出された容量値、抵抗値をそれぞれ合成することにより、半導体集積回路の全体の容量値および抵抗値を算出し、周囲データに基づいて、処理対象分割配線がランダム欠陥により短絡または開放し得るクリティカルエリアをネット分割単位で算出する。【選択図】図１
2008041944.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路のレイアウトデータから配線幅、配線長、配線間距離、および配線密度を含む配線データを抽出し、
前記配線データを、予め定義されたネット分割単位に対応するように、複数の分割配線データに分割し、
前記分割配線データに対応する処理対象分割配線の配線幅、前記処理対象分割配線とこの処理対象分割配線の周囲の分割配線との間の配線間距離、および前記周囲の分割配線の配線密度、を含む周囲データを抽出し、
前記分割配線データおよび抽出された前記周囲データに基づいて、前記処理対象分割配線の容量値および抵抗値を算出し、
それぞれの前記分割配線データに対応して算出された前記容量値、前記抵抗値をそれぞれ合成することにより、前記半導体集積回路の全体の容量値および抵抗値を算出し、
前記周囲データに基づいて、前記処理対象分割配線がランダム欠陥により短絡または開放し得るクリティカルエリアを前記ネット分割単位で算出する
ことを特徴とする半導体集積回路の設計方法。
【請求項２】
前記クリティカルエリアで前記処理対象分割配線が短絡または開放しないように、前記処理対象分割配線の配線幅を太くしまたは配線間隔を広げることにより、前記クリティカルエリアに対応するレイアウトを修正し、
前記分割配線データ、抽出された前記周囲データ、および前記レイアウトの修正の内容に基づいて、前記レイアウトの修正後の前記処理対象分割配線の容量値および抵抗値を算出する
ことを特徴とする請求項１記載の半導体集積回路の設計方法。
【請求項３】
半導体集積回路のレイアウトデータから配線幅、配線長、配線間距離、および配線密度を含む配線データを抽出し、
前記配線データを、予め定義されたネット分割単位に対応するように、複数の分割配線データに分割し、
前記分割配線データに対応する処理対象分割配線の配線幅、前記処理対象分割配線とこの処理対象分割配線の周囲の分割配線との間の配線間距離、および前記周囲の分割配線の配線密度、を含む周囲データを抽出し、
前記分割配線データおよび抽出された前記周囲データに基づいて、前記処理対象分割配線の容量値および抵抗値を算出し、
それぞれの前記分割配線データに対応して算出された前記容量値、前記抵抗値をそれぞれ合成することにより、前記半導体集積回路の全体の容量値および抵抗値を算出し、
前記周囲データに基づいて、前記ネット分割単位で、リソグラフィシミュレーションし、リソグラフィによる前記処理対象分割配線および前記周囲の分割配線の配線形状の変動量を算出する
ことを特徴とする半導体集積回路の設計方法。
【請求項４】
前記配線形状の変動量が規定値より大きい場合は、
前記配線形状の変動量に基づいて、前記処理対象分割配線および前記周囲の分割配線の配線幅または配線形状を変更することにより、前記処理対象分割配線と前記周囲の分割配線のレイアウトを修正し、レイアウト修正を反映させた前記周囲データに基づいて、前記ネット分割単位で、さらにリソグラフィシミュレーションし、リソグラフィにおける前記処理対象分割配線の配線形状の変動量を算出し、
前記配線形状の変動量が前記規定値より小さい場合は、
前記分割配線データ、抽出された前記周囲データ、および前記配線形状の変動量に基づいて、前記配線形状の変動量を反映した前記処理対象分割配線の容量値および抵抗値を算出する
ことを特徴とする請求項３に記載の半導体集積回路の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の配線部を設計・検証する半導体集積回路の設計方法に関する。
【背景技術】
【０００２】
微細化が進む現在、半導体集積回路の製造工程におけるパーティクル等のランダム欠陥や、リソグラフィ工程の誤差による配線形状のシステマティックな変動により、配線の短絡や開放などの不具合を起こし、歩留まりの低下を招く可能性が指摘されている。
【０００３】
この歩留まりの低下を防ぐために、上記ランダム欠陥に対しては、レイアウト上で配線間隔を広げたり、配線幅を太くしたりするという対策がなされることが多い。
【０００４】
一方、上記リソグラフィ工程の誤差による配線形状のシステマティックな変動については、リソグラフィシミュレーションをチップ全面にかけて危険箇所を見つけてレイアウト対策を行うことは可能である。しかし、非常に時間がかかるという問題がある。
【０００５】
また、これらとは別に、半導体集積回路のタイミング設計、クロストーク防止設計の為に、配線の寄生容量、寄生抵抗を抽出する作業が必要である。
【０００６】
現状では、歩留まり低下を防ぐためのレイアウト対策を行う度に、レイアウトデータ入力から配線の寄生容量、寄生抵抗の抽出作業をやり直す必要がある。したがって、タイミング設計、クロストーク防止設計の効率を低下させるという問題がある。
【０００７】
さらに、リソグラフィ工程の誤差による配線形状のシステマティックな変動の影響は、現状の配線の寄生容量、寄生抵抗の抽出に対し必ずしも正確には反映されていない。
【０００８】
ここで、従来の半導体集積回路の設計方法は、モデル配線と該モデル配線の周囲に存在する同層の配線との距離と、該モデル配線のマスクレイアウト幅と仕上がり幅との相関データを準備する。そして、実際のレイアウトから、解析配線の配線長と配線幅とを抽出するとともに、該解析配線と同層で周囲に存在する配線との距離を抽出し、抽出した前記解析配線のレイアウト配線幅と、同じく抽出した前記解析配線と前記解析配線の周囲に存在する前記配線との距離とに対して、前記相関データを参照することによって得られる配線仕上がり幅を用いて、配線抵抗値と配線容量値とを算出する（例えば、特許文献１参照。）。
【０００９】
これにより、高精度な配線仕上がり幅算出および回路シミュレーションを可能にするものである。
【００１０】
しかし、既述のように、モデル配線のマスクレイアウト幅と仕上がり幅との相関データを準備する必要があり、この相関データと対比される実際の配線データとの間に乖離があると、正確にリソグラフィシミュレーションができない。
【特許文献１】特開２００１−２３０３２３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、半導体集積回路の全体の容量値、抵抗値を算出するとともに、配線が短絡または開放し得るクリティカルエリアを算出しまたはリソグラフィシミュレーションするため、処理時間の短縮、設計効率の向上が可能な半導体集積回路の設計方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一態様に係る半導体集積回路の設計方法は、
半導体集積回路のレイアウトデータから配線幅、配線長、配線間距離、および配線密度を含む配線データを抽出し、
前記配線データを、予め定義されたネット分割単位に対応するように、複数の分割配線データに分割し、
前記分割配線データに対応する処理対象分割配線の配線幅、前記処理対象分割配線とこの処理対象分割配線の周囲の分割配線との間の配線間距離、および前記周囲の分割配線の配線密度、を含む周囲データを抽出し、
前記分割配線データおよび抽出された前記周囲データに基づいて、前記処理対象分割配線の容量値および抵抗値を算出し、
それぞれの前記分割配線データに対応して算出された前記容量値、前記抵抗値をそれぞれ合成することにより、前記半導体集積回路の全体の容量値および抵抗値を算出し、
前記周囲データに基づいて、前記処理対象分割配線がランダム欠陥により短絡または開放し得るクリティカルエリアを前記ネット分割単位で算出することを特徴とする。
【００１３】
本発明の他の態様に係る半導体集積回路の設計方法は、
半導体集積回路のレイアウトデータから配線幅、配線長、配線間距離、および配線密度を含む配線データを抽出し、
前記配線データを、予め定義されたネット分割単位に対応するように、複数の分割配線データに分割し、
前記分割配線データに対応する処理対象分割配線の配線幅、前記処理対象分割配線とこの処理対象分割配線の周囲の分割配線との間の配線間距離、および前記周囲の分割配線の配線密度、を含む周囲データを抽出し、
前記分割配線データおよび抽出された前記周囲データに基づいて、前記処理対象分割配線の容量値および抵抗値を算出し、
それぞれの前記分割配線データに対応して算出された前記容量値、前記抵抗値をそれぞれ合成することにより、前記半導体集積回路の全体の容量値および抵抗値を算出し、
前記周囲データに基づいて、前記ネット分割単位で、リソグラフィシミュレーションし、リソグラフィによる前記処理対象分割配線および前記周囲の分割配線の配線形状の変動量を算出することを特徴とする。
【発明の効果】
【００１４】
本発明の一態様に係る半導体集積回路の設計方法によれば、半導体集積回路の全体の容量値、抵抗値を算出するとともに、配線が短絡または開放し得るクリティカルエリアを算出しまたはリソグラフィシミュレーションするため、処理時間の短縮、設計効率の向上を図ることができる。
【発明を実施するための最良の形態】
【００１５】
本発明の一態様に係る半導体集積回路の設計方法は、半導体集積回路のレイアウトの配線部に関し、（１）寄生容量／抵抗の抽出、（２）歩留まりの見積もり／改善のためのレイアウト修正という、２つの設計上重要な処理の一部を統合し、処理時間の短縮、設計効率の向上を図る。
【００１６】
以下、本発明を適用した実施例について、図面を参照しながら詳細に説明する。
【実施例１】
【００１７】
図１は、本発明の実施例１に係る半導体集積回路の設計方法のフローを説明するためのフローチャートである。また、図２は、ネット分割単位に対しパタンを検索する範囲のモデルを示す図である。
【００１８】
まず、図１に示すように、半導体集積回路のレイアウトデータ１から配線の使用層、配線の座標、配線幅、配線長、配線間距離、および配線密度を含む配線データを抽出する。
【００１９】
次に、半導体集積回路のレイアウトデータから取得した１本の処理対象ネット５の配線データを分割する。すなわち、図２に示すように、配線データを、半導体集積回路のレイアウトを分割するように予め定義されたネット分割単位６に対応するように、複数の分割配線データに分割する（ステップＳ１）。
【００２０】
次に、分割された単位各々について、図２に示すパタン検索範囲で、３次元的に周囲を検索する。具体的には、分割配線データに対応する処理対象分割配線７の配線幅、処理対象分割配線７とこの処理対象分割配線７の周囲の分割配線８との間の配線間距離、および周囲の分割配線８の配線密度、を含む周囲データを抽出する（ステップＳ２）。ここで、パタン検索範囲は、ネット分割単位６に対し、寄生容量/寄生抵抗の計算で必要になる範囲とクリティカルエリアの計算で必要になる範囲とを含むものとする。
【００２１】
次に、少なくとも配線間距離および配線密度と、分割配線の容量値および分割配線の抵抗値とを関連づけた計算テーブルまたは関数を用いて、分割配線データ、および抽出された周囲データに基づいて、処理対象分割配線の容量値および抵抗値を算出する（ステップＳ３）。
【００２２】
ここで、図３Ａに、少なくとも配線間距離および配線密度と、分割配線の容量値および分割配線の抵抗値とを関連づけた計算テーブルの一例を示す。また、図３Ｂに、少なくとも配線間距離および配線密度と、分割配線の容量値および分割配線の抵抗値とを関連づけた関数の一例を示す。図３Ａ、図３Ｂに示すように、計算テーブルまたは関数は、隣接パタンとの距離や上下パタンの密度などをパラメータとして、抵抗値や容量値を求めることができるようになっている。ステップＳ２で得られた周囲データを該パラメータに当てはめることにより、抵抗値や容量値が求められるようになっている。なお既述の特開２００１−２３０３２３号公報にも記載のように、配線幅および配線長から配線抵抗を求めるとともに、配線幅、配線長、配線間距離および配線密度から配線容量を求めることが可能である。
【００２３】
次に、それぞれの分割配線データに対応して算出された容量値、抵抗値をそれぞれ合成することにより、半導体集積回路の全体の容量値、抵抗値３を算出する（ステップＳ４）。
【００２４】
一方、ステップＳ２の後、周囲データに基づいて、処理対象分割配線が、例えば、図４Ａ、図４Ｂに示すような、パーティクル等のランダム欠陥９により短絡または開放し得るクリティカルエリアをネット分割単位で算出する（ステップＳ５）。このステップＳ５は、その計算範囲をステップＳ２で求めた、処理対象ネットの周囲に限定することにより、高速な計算を行うことができる。
【００２５】
上記ステップＳ５で得られたクリティカルエリアレポート４に基づいて、短絡、開放を防止するため、図５Ａに示すようにレイアウト上で配線間隔を広げたり、図５Ｂに示すようにレイアウト上で配線幅を太くしたりする等の対策が実施される。
【００２６】
以上のステップにおいては、従来では別々に行っていたネットの寄生容量／抵抗の算出とクリティカルエリアの計算とについて、その処理内容がほぼ共通で、全体に対し処理時間の占める割合が大きな部分を統合化した。これにより、別々に行うよりも処理時間の大幅な短縮が期待できる。
【００２７】
以上のように、本実施例に係る半導体集積回路の設計方法によれば、半導体集積回路の全体の容量値、抵抗値を算出するとともに、配線が短絡または開放し得るクリティカルエリアを算出するため、処理時間の短縮、設計効率の向上を図ることができる。
【実施例２】
【００２８】
実施例１では、半導体集積回路の全体の容量値、抵抗値を算出するとともに、配線が短絡または開放し得るクリティカルエリアを算出する構成について説明した。
【００２９】
本実施例では、半導体集積回路の全体の容量値、抵抗値を算出するとともに、リソグラフィシミュレーションする構成について述べる。
【００３０】
図６は、本発明の実施例２に係る半導体集積回路の設計方法のフローを説明するためのフローチャートである。なお、図６において、実施例１と同じ符号は、実施例１と同じ構成、ステップを示している。また、図７Ａは、リソグラフィ後に隣接する配線が短絡し得るモデルを示す図である。また、図７Ｂは、リソグラフィ後に配線が開放し得るモデルを示す図である。
【００３１】
まず、図６に示すように、実施例１と同様に、半導体集積回路のレイアウトデータ１から配線の使用層、配線の座標、配線幅、配線長、配線間距離、および配線密度を含む配線データを抽出する。
【００３２】
次に、半導体集積回路のレイアウトデータから取得した１本の処理対象ネット５の配線データを分割する。すなわち、実施例１と同様に、図２に示すように、配線データを、半予め定義されたネット分割単位６に対応するように、複数の分割配線データに分割する（ステップＳ１）。
【００３３】
次に、分割された単位各々について、３次元的に周囲を検索する。具体的には、分割配線データに対応する処理対象分割配線７の配線幅、処理対象分割配線７とこの処理対象分割配線７の周囲の分割配線８との間の配線間距離、および周囲の分割配線８の配線密度、を含む周囲データを抽出する（ステップＳ２２）。なお、本実施例においては、パタン検索範囲は、ネット分割単位６に対し、寄生容量/寄生抵抗の計算で必要になる範囲とリソグラフィシミュレーションの計算で必要になる範囲とを含むものとする。
【００３４】
次に、少なくとも配線間距離および配線密度と、分割配線の容量値および分割配線の抵抗値とを関連づけた計算テーブルまたは関数を用いて、分割配線データ、および抽出された周囲データに基づいて、処理対象分割配線７の容量値および抵抗値を算出する（ステップＳ３）。
【００３５】
次に、それぞれの分割配線データに対応して算出された容量値、抵抗値をそれぞれ合成することにより、半導体集積回路の全体の容量値、抵抗値３を算出する（ステップＳ４）。
【００３６】
一方、ステップＳ２２の後、周囲データに基づいて、ネット分割単位で、リソグラフィシミュレーションし、例えば、図７Ａ、図７Ｂに示すような、リソグラフィによる処理対象分割配線７および周囲の分割配線８の配線形状の変動量を算出する（ステップＳ６）。
【００３７】
ここで、RET（解像度向上技術）の１つとしてOPC（光近接効果補正）がある。設計パタンにOPCを行ったものをマスクパタンとし、リソグラフィ工程の後に、設計パタン通りのレジストが作成されることを目指す。しかし、実際には補正しきれずに、設計パタンとレジストパタンとの間には差異が生ずる。リソグラフィシミュレーションは、OPC（光近接効果補正）に加え、さらにリソグラフィ工程の条件（光学条件、レジスト条件）を与えることにより、マスクパタンからレジストパタンの予測をする。
【００３８】
このステップＳ６は、その計算範囲をステップＳ２２で求めた、処理対象ネットの周囲に限定することにより、リソグラフィシミュレーションの高速な計算を行うことができる。
【００３９】
上記ステップＳ６のリソグラフィシミュレーションにより得られたリソグラフィによる配線形状変動量に基づいて、レイアウト変更等の対策が実施される。
【００４０】
以上のステップにおいては、従来では別々に行っていたネットの寄生容量／抵抗の算出とリソグラフィシミュレーションとについて、その処理内容がほぼ共通で、全体に対し処理時間の占める割合が大きな部分を統合化した。これにより、別々に行うよりも処理時間の大幅な短縮が期待できる。
【００４１】
以上のように、本実施例に係る半導体集積回路の設計方法によれば、半導体集積回路の全体の容量値、抵抗値を算出するとともに、リソグラフィシミュレーションするため、処理時間の短縮を図ることができる。
【実施例３】
【００４２】
本実施例では、実施例１のステップに加え、クリティカルエリアの改善の必要性を判断し、改善をするために配線間隔を拡大し、配線幅を太らす等のレイアウト修正を行う。
【００４３】
図８は、本発明の実施例３に係る半導体集積回路の設計方法のフローを説明するためのフローチャートである。なお、図８において、実施例１と同じ符号は、実施例１と同じ構成、ステップを示している。また図９Ａは、配線間隔を拡大した場合の容量の変化のモデルを示す図である。また、図９Ｂは、配線幅を太くした場合の容量の変化のモデルを示す図である。
【００４４】
まず、図８に示すように、半導体集積回路のレイアウトデータ１から配線の使用層、配線の座標、配線幅、配線長、配線間距離、および配線密度を含む配線データを抽出する。
【００４５】
次に、半導体集積回路のレイアウトデータから取得した１本の処理対象ネット５の配線データを分割する。すなわち、実施例１と同様に、図２に示すように、配線データを、予め定義されたネット分割単位６に対応するように、複数の分割配線データに分割する（ステップＳ１）。
【００４６】
次に、分割された単位各々について３次元的に周囲を検索する。具体的には、分割配線データに対応する処理対象分割配線７の配線幅、処理対象分割配線７とこの処理対象分割配線７の周囲の分割配線８との間の配線間距離、および周囲の分割配線８の配線密度、を含む周囲データを抽出する（ステップＳ２）。
【００４７】
ここで、ステップＳ２の後、周囲データに基づいて、処理対象分割配線７がパーティクル等のランダム欠陥により短絡または開放し得るクリティカルエリアをネット分割単位で算出する（ステップＳ５）。
【００４８】
次に、上記ステップＳ５で得られたクリティカルエリアを改善の必要性があるか否かを判定する（ステップＳ７）。このクリティカルエリアの改善の必要性は、デバイス特性への影響度、製品の歩留まり等を考慮して判断される。
【００４９】
次に、クリティカルエリアを改善の必要性がある場合には、レイアウトを修正する（ステップＳ８）。このレイアウトの修正は、例えば、既述の図３Ａに示す短絡を防止するため、既述の図５Ａに示すようにレイアウト上で配線間隔を広げたり、また既述の図３Ｂに示す開放を防止するため、図５Ｂに示すようにレイアウト上で配線幅を太くしたりする等の対策が実施される。
【００５０】
次に、計算テーブルまたは関数２を用いて、分割配線データ、抽出された周囲データ、および上記レイアウトの修正の内容に基づいて、このレイアウトの修正後の処理対象分割配線７の容量値および抵抗値を算出する（ステップＳ３３）。なお、ステップＳ７でクリティカルエリアを改善の必要性がないと判断された場合には、レイアウト修正がされないため、実施例１と同様に分割配線データ、抽出された周囲データに基づいて、処理対象分割配線７の容量値および抵抗値が算出される。
【００５１】
次に、それぞれの分割配線データに対応して算出された容量値、抵抗値をそれぞれ合成することにより、半導体集積回路の全体の容量値、抵抗値３３を算出する（ステップＳ３４）。
【００５２】
このとき、例えば、配線の寄生容量の観点では、図９Ａに示すように、配線間隔を拡大した場合は、寄生容量が小さくなるように変化し、また、図９Ｂに示すように、配線幅を太くした場合は、寄生容量が大きくなるように変化する。
【００５３】
従来技術では、修正されたレイアウトを再入力して、再度のネットの寄生容量を抽出し、変化した後の寄生容量を求めていた。しかし、本実施例では、レイアウト修正した結果を、ステップＳ３３の容量値、抵抗値の計算に反映させる。これにより、修正レイアウトの再入力を行うことなしに、修正レイアウトに基づいた、ネットの寄生抵抗値、寄生容量値計算を行うことができる。
【００５４】
このことは、例えば、歩留まり低下を防ぐためのレイアウト修正の対策をした場合、タイミング設計作業やクロストーク防止設計作業の効率を著しく低下させる問題を解決する。
【００５５】
以上のように、本実施例に係る半導体集積回路の設計方法によれば、半導体集積回路の全体の容量値、抵抗値を算出するとともに、配線が短絡または開放し得るクリティカルエリアを算出するため、処理時間の短縮、設計効率の向上を図ることができる。
【実施例４】
【００５６】
本実施例では、実施例２のステップに加え、求められたリソグラフィ後の配線形状変動の影響度を判断し、レイアウト修正を行う。
【００５７】
図１０は、本発明の実施例４に係る半導体集積回路の設計方法のフローを説明するためのフローチャートである。なお、図１０において、実施例２と同じ符号は、実施例２と同じ構成、ステップを示している。
【００５８】
まず、図１０に示すように、実施例２と同様に、半導体集積回路のレイアウトデータ１から配線の使用層、配線の座標、配線幅、配線長、配線間距離、および配線密度を含む配線データを抽出する。
【００５９】
次に、半導体集積回路のレイアウトデータから取得した１本の処理対象ネット５の配線データを分割する。すなわち、実施例２と同様に、図２に示すように、配線データを、半導体集積回路のレイアウトを分割したネット分割単位６に対応するように、複数の分割配線データに分割する（ステップＳ１）。
【００６０】
次に、分割された単位各々について３次元的に周囲を検索する。具体的には、実施例２と同様に、分割配線データに対応する処理対象分割配線７の配線幅、処理対象分割配線７とこの処理対象分割配線７の周囲の分割配線８との間の配線間距離、および周囲の分割配線８の配線密度、を含む周囲データを抽出する（ステップＳ２２）。
【００６１】
ここで、ステップＳ２２の後、周囲データに基づいて、ネット分割単位で、リソグラフィシミュレーションし、例えば、図７Ａ、図７Ｂに示すような、リソグラフィによる処理対象分割配線７および周囲の分割配線８の配線形状の変動量を算出する（ステップＳ６）。
【００６２】
このステップＳ６の後、配線形状の変動量が配線容量／抵抗に与える影響を尺度として基準となる規定値を定めて判断がなされる（ステップＳ８）。この配線形状の変動量が配線容量／抵抗に与える影響には、デバイス特性や製品の歩留まりが考慮される。
【００６３】
すなわち、配線形状の変動量が該規定値より大きい（配線容量／抵抗に与える影響が大きい）場合は、配線形状の変動量に基づいて、処理対象分割配線７および周囲の分割配線８の配線幅または配線形状を変更（配線間隔を拡張したり配線幅を太くする等）する（ステップＳ９）。これにより、処理対象分割配線７と周囲の分割配線８のレイアウトを修正する。そして、ステップＳ６に戻り、このレイアウト修正を反映させた周囲データに基づいて、ネット分割単位で、さらにリソグラフィシミュレーションし、リソグラフィにおける処理対象分割配線７の配線形状の変動量を算出する。
【００６４】
一方、配線形状の変動量が該規定値より小さい（配線容量／抵抗に与える影響が小さい）場合は、計算テーブルまたは関数２を用いて、分割配線データ、抽出された周囲データ、および配線形状の変動量に基づいて、配線形状の変動量を反映した処理対象分割配線７の容量値および抵抗値を算出する（ステップＳ４３）。
【００６５】
次に、それぞれの分割配線データに対応して算出された容量値、抵抗値をそれぞれ合成することにより、半導体集積回路の全体の容量値、抵抗値４３を算出する（ステップＳ４４）。
【００６６】
以上のステップにより、リソグラフィにより過度に配線容量／抵抗が影響を受ける、ひいては配線の短絡／開放が発生するのを抑制する。さらに、リソグラフィによる配線形状の変動量を考慮した容量値、抵抗値計算が可能となる。
【００６７】
以上のように、本実施例に係る半導体集積回路の設計方法によれば、半導体集積回路の全体の容量値、抵抗値を算出するとともに、リソグラフィシミュレーションするため、処理時間の短縮を図ることができる。
【図面の簡単な説明】
【００６８】
【図１】本発明の実施例１に係る半導体集積回路の設計方法のフローを説明するためのフローチャートである。
【図２】ネット分割単位に対しパタンを検索する範囲のモデルを示す図である。
【図３Ａ】少なくとも配線間距離および配線密度と、分割配線の容量値および分割配線の抵抗値とを関連づけた計算テーブルの一例である。
【図３Ｂ】少なくとも配線間距離および配線密度と、分割配線の容量値および分割配線の抵抗値とを関連づけた関数の一例である。
【図４Ａ】ランダム欠陥により隣接する配線間が短絡し得るクリティカルエリアのモデルを示す図である。
【図４Ｂ】ランダム欠陥により配線が開放し得るクリティカルエリアのモデルを示す図である。
【図５Ａ】配線間隔を拡大した場合のモデルを示す図である。
【図５Ｂ】配線幅を太くした場合のモデルを示す図である。
【図６】本発明の実施例２に係る半導体集積回路の設計方法のフローを説明するためのフローチャートである。
【図７Ａ】リソグラフィ後に隣接する配線が短絡し得るモデルを示す図である。
【図７Ｂ】リソグラフィ後に配線が開放し得るモデルを示す図である。
【図８】本発明の実施例３に係る半導体集積回路の設計方法のフローを説明するためのフローチャートである。
【図９Ａ】配線間隔を拡大した場合の容量の変化のモデルを示す図である。
【図９Ｂ】配線幅を太くした場合の容量の変化のモデルを示す図である。
【図１０】本発明の実施例４に係る半導体集積回路の設計方法のフローを説明するためのフローチャートである。
【符号の説明】
【００６９】
１  レイアウトデータ
２  計算テーブルまたは関数
３  抵抗値、容量値
４  クリティカルエリアレポート
５  処理対象ネット
６  ネット分割単位
７  処理対象分割配線
８  周囲の分割配線
９  ランダム欠陥
３３  抵抗値、容量値
４３  抵抗値、容量値
【図１】
2008041944.tif 000003
【図２】
2008041944.tif 000004
【図３Ａ】
2008041944.tif 000005
【図３Ｂ】
2008041944.tif 000006
【図４Ａ】
2008041944.tif 000007
【図４Ｂ】
2008041944.tif 000008
【図５Ａ】
2008041944.tif 000009
【図５Ｂ】
2008041944.tif 000010
【図６】
2008041944.tif 000011
【図７Ａ】
2008041944.tif 000012
【図７Ｂ】
2008041944.tif 000013
【図８】
2008041944.tif 000014
【図９Ａ】
2008041944.tif 000015
【図９Ｂ】
2008041944.tif 000016
【図１０】
2008041944.tif 000017