(57)【要約】【課題】インジェクタ領域からホールを注入することでオン抵抗を低減させるようにした半導体装置において、サージに対する耐圧を向上させる。【解決手段】Ｎ−型層１３ｂに、Ｎ＋型層１３ａに達するようにディープＮ＋型領域１４が形成されている。当該ディープＮ＋型領域１４においてＰ＋型ベース領域１７とは反対側にディープＮ＋型領域１４に沿ってサージ吸収用のＰ＋型ベース領域２６が形成され、当該Ｐ＋型ベース領域上にグランド電極２７が形成されている。そして、グランド電極２７、Ｐ＋型ベース領域２６、Ｎ−型層１３ｂ、ディープＮ＋型領域１４、コレクタ電極１６によって形成される第１電流経路が、インジェクタ電極１８、Ｐ＋型ベース領域１７、Ｎ−型層１３ｂ、ディープＮ＋型領域１４、コレクタ電極１６によって形成される第２電流経路よりも短くなっている。【選択図】図１
2008124305.tif 000002
【特許請求の範囲】
【請求項１】
第１のシリコン基板（１２）と第２のシリコン基板（１３）とが酸化膜（１１）を介して貼り合わされたＳＯＩ基板（１０）のうち、前記第２のシリコン基板（１３）が第１導電型層（１３ａ）で構成されると共に、当該第１導電型層（１３ａ）の表層部に前記第１導電型層（１３ａ）よりも低濃度の第１導電型層（１３ｂ）が形成されており、
前記低濃度の第１導電型層（１３ｂ）において、当該低濃度の第１導電型層（１３ｂ）の表面から前記第１導電型層（１３ａ）に達するように形成され、前記低濃度の第１導電型層（１３ｂ）を２つの領域に分離する、前記第１導電型層（１３ａ）よりも高濃度の第１導電型領域（１４）と、
前記高濃度の第１導電型領域（１４）の表面に形成されたコレクタ電極（１６）と、
分離された前記低濃度の第１導電型層（１３ｂ）の一方の領域に形成されると共に、前記高濃度の第１導電型領域（１４）に沿って形成された第１の第２導電型インジェクタ領域（１７）と、
前記第１の第２導電型インジェクタ領域（１７）上に形成された第１インジェクタ電極（１８）と、
前記第１の第２導電型インジェクタ領域（１７）と前記低濃度の第１導電型層（１３ｂ）との境界を含むように前記高濃度の第１導電型領域（１４）に沿って形成されたゲート電極（２１、２２）と、
前記高濃度の第１導電型領域（１４）と前記第１の第２導電型インジェクタ領域（１７）との間の前記低濃度の第１導電型層（１３ｂ）の表層部に形成された第１導電型領域（１９）と、
前記第１導電型領域（１９）上に形成されたエミッタ電極（２０）とを備え、
前記高濃度の第１導電型領域（１４）と前記第１の第２導電型インジェクタ領域（１７）との間において、前記低濃度の第１導電型層（１３ｂ）が２つの領域に分離された方向にトレンチゲート構造（２３〜２５）と前記第１導電型領域（１９）とが交互に形成された横型の半導体素子が備えられた半導体装置であって、
前記高濃度の第１導電型領域（１４）において前記第１の第２導電型インジェクタ領域（１７）とは反対側に前記高濃度の第１導電型領域（１４）に沿ってサージ吸収用の第２導電型ベース領域（２６）が形成され、当該第２導電型ベース領域（２６）上にグランド電極（２７）が形成されていることを特徴とする半導体装置。
【請求項２】
前記グランド電極（２７）、前記第２導電型ベース領域（２６）、前記低濃度の第１導電型層（１３ｂ）、前記高濃度の第１導電型領域（１４）、前記コレクタ電極（１６）によって形成される第１電流経路が、前記第１インジェクタ電極（１８）、前記第１の第２導電型インジェクタ領域（１７）、前記低濃度の第１導電型層（１３ｂ）、前記高濃度の第１導電型領域（１４）、前記コレクタ電極（１６）によって形成される第２電流経路よりも短くなっていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記高濃度の第１導電型領域（１４）と前記トレンチゲート構造（２３〜２５）との間に前記高濃度の第１導電型領域（１４）に沿って第２の第２導電型インジェクタ領域（２８）が形成され、当該第２の第２導電型インジェクタ領域（２８）上に第２インジェクタ電極（２９）が形成されていることを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記第１電流経路が、前記第２インジェクタ電極（２９）、前記第２の第２導電型インジェクタ領域（２８）、前記低濃度の第１導電型層（１３ｂ）、前記高濃度の第１導電型領域（１４）、前記コレクタ電極（１６）によって形成される第３電流経路よりも短くなっていることを特徴とする請求項３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少数キャリアを注入することで導電率を変調することができる横型の半導体装置に関する。
【背景技術】
【０００２】
従来より、ホールを注入するためのインジェクタ領域を備えた縦型の半導体装置が、例えば特許文献１で提案されている。具体的に、特許文献１では、ｎ型のコレクタ領域の表層部にｎ＋型のエミッタ領域が設けられており、当該エミッタ領域を貫通してコレクタ領域に達するトレンチが形成され、当該トレンチ内に絶縁膜およびエミッタ電極が形成されたトレンチゲート構造が複数設けられた縦型の半導体装置が提案されている。
【０００３】
上記半導体装置では、各トレンチゲート構造はエミッタ領域が挟み込まれるように配置されており、各トレンチゲート構造で挟まれたエミッタ領域がチャネル領域として機能する。また、コレクタ領域およびトレンチ内の絶縁膜に接すると共にエミッタ領域には接触しないｐ＋型のインジェクタ領域が設けられている。このインジェクタ領域は駆動回路に接続され、当該駆動回路から電圧が印加されるようになっている。なお、コレクタ領域にはコレクタ電極が形成されている。
【０００４】
このような半導体装置において、コレクタ電極とエミッタ電極とを導通させ、駆動回路からインジェクタ領域に正電圧を印加すると、インジェクタ領域が接している絶縁膜との界面にホールが注入される。これに伴い、チャネル領域の空乏層が後退してチャネル中央部に中性領域が現われて電流が流れる。このとき、インジェクタ領域に所定値以上の正電圧を印加すると、インジェクタ領域とチャネル領域とによるｐｎ接合が順バイアスされ、ホールがチャネル領域およびコレクタ領域に注入されて伝導度変調される。これにより、主電流を低いオン抵抗で流すことができる。
【特許文献１】特許第２５６１４１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の技術では、インジェクタ領域に正電圧を印加した状態でコレクタ電極に、サージ、特に負サージが入力されると、コレクタ電極とインジェクタ領域とが順バイアスされ、サージ電流のほとんどがインジェクタ領域に流れてしまう。このため、負サージがインジェクタ領域への印加電圧を制御する駆動回路に入力されてしまい、当該駆動回路が破壊されてしまうという問題が生じてしまう。
【０００６】
本発明は、上記点に鑑み、インジェクタ領域からホールを注入することでオン抵抗を低減させるようにした半導体装置において、サージ、特に負サージに対する耐圧を向上させることを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明は、半導体装置において、第１のシリコン基板（１２）と第２のシリコン基板（１３）とが酸化膜（１１）を介して貼り合わされたＳＯＩ基板（１０）のうち、第２のシリコン基板が第１導電型層（１３ａ）で構成されると共に、当該第１導電型層（１３ａ）の表層部に第１導電型層（１３ａ）よりも低濃度の第１導電型層（１３ｂ）が形成されたものが用いられている。
【０００８】
そして、低濃度の第１導電型層（１３ｂ）において、当該低濃度の第１導電型層（１３ｂ）の表面から前記第１導電型層（１３ａ）に達すると共に、低濃度の第１導電型層（１３ｂ）を２つの領域に分離し、第１導電型層（１３ａ）よりも高濃度の第１導電型領域（１４）が形成されている。当該高濃度の第１導電型領域（１４）の表面にはコレクタ電極（１６）が形成されている。
【０００９】
分離された低濃度の第１導電型層の一方の領域には、高濃度の第１導電型領域（１４）に沿って第１の第２導電型インジェクタ領域（１７）が形成され、第１の第２導電型インジェクタ領域（１７）上に第１インジェクタ電極（１８）が形成されている。また第１の第２導電型インジェクタ領域（１７）と低濃度の第１導電型層（１３ｂ）との境界を含むように高濃度の第１導電型領域（１４）に沿ってゲート電極（２１、２２）が形成されている。
【００１０】
さらに、高濃度の第１導電型領域（１４）と第１の第２導電型インジェクタ領域（１７）との間の低濃度の第１導電型層（１３ｂ）の表層部に第１導電型領域（１９）が形成されていると共に、当該第１導電型領域（１９）上にエミッタ電極（２０）が形成されている。
【００１１】
そして、高濃度の第１導電型領域（１４）と第１の第２導電型インジェクタ領域（１７）との間において、低濃度の第１導電型層（１３ｂ）が２つの領域に分離された方向にトレンチゲート構造（２３〜２５）と第１導電型領域（１９）とが交互に形成され、高濃度の第１導電型領域（１４）において第１の第２導電型インジェクタ領域（１７）とは反対側に高濃度の第１導電型領域（１４）に沿ってサージ吸収用の第２導電型ベース領域（２６）が形成され、当該第２導電型ベース領域（２６）上にグランド電極（２７）が形成されていることが特徴となっている。
【００１２】
このように、サージ吸収用の第２導電型ベース領域（２６）を設けることで、コレクタ電極（１６）に印加されたサージ電流を第２導電型ベース領域（２６）側に流すようにすることができる。特に、コレクタ電極（１６）に負サージが印加された場合、低濃度の第１導電型層（１３ｂ）を分離するように形成された第１導電型領域（１９）によって、第２導電型ベース領域（２６）から第１の第２導電型インジェクタ領域（１７）側に流れようとする負サージを阻止することができる。以上のようにして、サージ、特に負サージに対する耐量を向上させることができ、第１インジェクタ電極（１８）に接続された駆動回路がサージによって破壊されてしまうことを防止できる。
【００１３】
上記のような場合、グランド電極（２７）、第２導電型ベース領域（２６）、低濃度の第１導電型層（１３ｂ）、高濃度の第１導電型領域（１４）、コレクタ電極（１６）によって形成される第１電流経路が、第１インジェクタ電極（１８）、第１の第２導電型インジェクタ領域（１７）、低濃度の第１導電型層（１３ｂ）、高濃度の第１導電型領域（１４）、コレクタ電極（１６）によって形成される第２電流経路よりも短くなっていることが好ましい。
【００１４】
これにより、コレクタ電極（１６）に印加されたサージ電流を電流経路が短い第２導電型ベース領域（２６）側に多く流すようにすることができ、サージが第１の第２導電型インジェクタ領域（１７）側に流れないようにすることができる。
【００１５】
また、上記の半導体装置において、高濃度の第１導電型領域（１４）とトレンチゲート構造（２３〜２５）との間に高濃度の第１導電型領域（１４）に沿って第２の第２導電型インジェクタ領域（２８）が形成され、当該第２の第２導電型インジェクタ領域（２８）上に第２インジェクタ電極（２９）が形成された構成とすることもできる。
【００１６】
これにより、小数キャリア（ホール）を注入するためのインジェクタ領域として第２の第２導電型ベース領域（２６）からのさらなる小数キャリアの注入を行うようにすることができ、導電率変調によって半導体装置の動作抵抗を下げるようにすることができる。
【００１７】
このような場合、第１電流経路が、第２インジェクタ電極（２９）、第２の第２導電型インジェクタ領域（２８）、低濃度の第１導電型層（１３ｂ）、高濃度の第１導電型領域（１４）、コレクタ電極（１６）によって形成される第３電流経路よりも短くなっていることが好ましい。これにより、サージをグランド電極（２７）に流れやすくすることができる。
【００１８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
【００２０】
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態で示される半導体装置は、例えば複合型パワーＩＣの一部として用いられ、モータ駆動や大電流のスイッチ等として適用される。なお、Ｎ型を第１導電型、Ｐ型を第２導電型とする。
【００２１】
図１は、本発明の第１実施形態に係る半導体装置を示した図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ断面図である。まず、図１（ｂ）に示すように、半導体装置は、酸化膜１１を介して第１のシリコン基板１２と第２のシリコン基板１３とを貼り合せたＳＯＩ基板１０を用いて形成されている。
【００２２】
ＳＯＩ基板１０のうち、第１のシリコン基板１２は支持基板であり、当該第１のシリコン基板１２上に酸化膜１１が形成されている。また、酸化膜１１上に第２のシリコン基板１３が形成されており、当該第２のシリコン基板１３は半導体素子が形成される部分であり、Ｎ＋型層１３ａで構成されている。本実施形態では、半導体素子として横型のＧＴＢＴが採用される。また、酸化膜１１として、例えばＳｉＯ２が採用される。
【００２３】
第２のシリコン基板１３においては、Ｎ＋型層１３ａの表層部にＮ−型層１３ｂが形成されている。このＮ−型層１３ｂには、当該Ｎ−型層１３ｂの表面からＮ＋型層１３ａに達するディープＮ＋型領域１４（図１（ｂ）中ＤｅｅｐＮ＋と表記）が形成されている。すなわち、図１（ｂ）に示されるように、ディープＮ＋型領域１４とＮ＋型層１３ａとがオーバーラップした状態になっている。
【００２４】
上記ディープＮ＋型領域１４は、第２のシリコン基板１３の面のうち一方向に延びるように直線状に形成されており、Ｎ−型層１３ｂを２つの領域に分離している。なお、ディープＮ＋型領域１４の濃度は例えば１×１０１９ｃｍ−３である。
【００２５】
そして、ディープＮ＋型領域１４上に、当該ディープＮ＋型領域１４が延びる方向に開口した絶縁膜１５が形成されており、この絶縁膜１５上に形成されると共にディープＮ＋型領域１４に接触するコレクタ電極１６が設けられている。図１（ａ）に示されるように、コレクタ電極１６は、ディープＮ＋型領域１４が延びる方向に沿って設けられ、ディープＮ＋型領域１４とのコンタクトが図られている。なお、本実施形態では、絶縁膜１５として、例えばＢＰＳＧ膜が採用される。
【００２６】
また、図１（ｂ）に示されるように、Ｎ−型層１３ｂにおいて、ディープＮ＋型領域１４によって分離された２つの領域のうちの一方には、Ｐ＋型ベース領域１７（図１（ｂ）中Ｐ＋ｂａｓｅと表記、本発明の第１の第２導電型インジェクタ領域に相当）が形成されている。このＰ＋型ベース領域１７は、半導体素子にホールを注入するためのインジェクタ領域であり、直線状のディープＮ＋型領域１４に沿って形成されている。
【００２７】
上記Ｐ＋型ベース領域１７上に、当該Ｐ＋型ベース領域１７が延びる方向に開口した絶縁膜１５が形成され、この絶縁膜１５上にＰ＋型ベース領域１７とコンタクトするインジェクタ電極１８（本発明の第１インジェクタ電極に相当）が設けられている。
【００２８】
そして、Ｎ−型層１３ｂのうち、ディープＮ＋型領域１４とＰ＋型ベース領域１７との間の表層部にＮ＋型領域１９が形成されている。このＮ＋型領域１９はエミッタ領域に相当するものであり、Ｎ＋型領域１９上に当該Ｎ＋型領域１９上で開口した絶縁膜１５が形成され、この絶縁膜１５上にＮ＋型領域１９とコンタクトするエミッタ電極２０が設けられている。
【００２９】
また、Ｎ−型層１３ｂ上において、エミッタ電極２０とインジェクタ電極１８との間には、Ｐ＋型ベース領域１７とＮ−型層１３ｂとの境界が含まれるように開口した絶縁膜１５が形成されており、当該境界とコンタクトするコンタクト用電極２１が設けられている。本実施形態では、コンタクト用電極２１としてポリシリコンが採用される。
【００３０】
さらに、当該コンタクト用電極２１上に開口した絶縁膜１５が形成されており、コンタクト用電極２１とコンタクトするゲート電極２２（図１（ｂ）中ｇａｔｅと表記）が設けられている。なお、コンタクト用電極２１およびゲート電極２２が本発明のゲート電極に相当する。
【００３１】
なお、図１（ａ）に示されるように、各エミッタ電極２０間にトレンチ２３が形成されており、当該トレンチ２３内にゲート絶縁膜２４およびポリシリコンで形成された電極２５が形成されたトレンチゲート構造が設けられている。そして、上記ゲート電極２２は、当該トレンチゲート構造の電極２５に接続され、ゲートとして機能する。
【００３２】
一方、図１（ｂ）に示されるように、Ｎ−型層１３ｂにおいて、ディープＮ＋型領域１４によって分離された２つの領域のうちの他方には、Ｐ＋型ベース領域２６（図１（ｂ）中Ｐ＋ｂａｓｅと表記）が形成されている。このＰ＋型ベース領域２６は、サージを吸収するための領域であり、直線状のディープＮ＋型領域１４に沿って形成されている。
【００３３】
また、Ｐ＋型ベース領域２６上に、当該Ｐ＋型ベース領域２６が延びる方向に開口した絶縁膜１５が形成され、この絶縁膜１５上にＰ＋型ベース領域２６とコンタクトするグランド電極２７が設けられている。
【００３４】
本実施形態では、Ｐ＋型ベース領域２６は、Ｐ＋型ベース領域１７よりもコレクタ電極１６の近くに配置されている。すなわち、グランド電極２７、Ｐ＋型ベース領域２６、Ｎ−型層１３ｂ、ディープＮ＋型領域１４、コレクタ電極１６によって形成される第１電流経路が、インジェクタ電極１８、Ｐ＋型ベース領域１７、Ｎ−型層１３ｂ、ディープＮ＋型領域１４、コレクタ電極１６によって形成される第２電流経路よりも短くなっている。
【００３５】
そして、グランド電極２７とインジェクタ電極１８との間でユニットセルが構成され、当該ユニットセルが繰り返し設けられた状態になっている。以上が、本実施形態に係る半導体装置の構成である。上記インジェクタ電極１８、ゲート電極２２、エミッタ電極２０、コレクタ電極１６、グランド電極２７は、半導体装置を制御する駆動回路にそれぞれ接続され、駆動回路から印加される電圧によって作動するようになっている。なお、上記構成を有する半導体装置は、周知の半導体プロセスにより形成される。
【００３６】
次に、上記半導体装置の作動について説明する。まず、通常のオン動作時では、多数キャリアはコレクタ電極１６からディープＮ＋型領域１４を介してＮ＋型層１３ａ、Ｎ−型層１３ｂＮ＋型領域１９、エミッタ電極２０を経由する経路をたどる。つまり、電流は当該経路を流れる。
【００３７】
このとき、少数キャリアであるホールはＰ＋型ベース領域１７からＮ−型層１３ｂに注入される。これにより、導電率変調効果が生じ、Ｎ−型層１３ｂにおける実際の抵抗率が大幅に低減する。具体的に、キャリア濃度については、１×１０１４ｃｍ−３の濃度が１×１０１６ｃｍ−３以上の濃度に増加する。また、動作抵抗は２桁以上減少する。このように、インジェクタ電極１８からホールを供給することで、ＧＴＢＴのオン抵抗を低減させて動作させることができる。
【００３８】
このように動作する半導体装置において、コレクタ電極１６に負サージが印加された場合、Ｐ＋型ベース領域１７よりもコレクタ電極１６側に配置されたＰ＋型ベース領域２６がいち早く順バイアスされる。これにより、負サージは、グランド電極２７、Ｐ＋型ベース領域２６、Ｎ−型層１３ｂ、ディープＮ＋型領域１４、コレクタ電極１６という経路（本発明の第１経路に相当）によってグランドに吸収される。
【００３９】
すなわち、負サージは、Ｐ＋型ベース領域２６からＰ＋型ベース領域１７側に流れようとするが、Ｎ−型層を二分するように設けられたディープＮ＋型領域１４によって阻止され、Ｐ＋型ベース領域１７側へ流れる負サージは少ない。したがって、Ｎ−型層１３ｂ、Ｐ＋型ベース領域１７、インジェクタ電極１８を介して当該インジェクタ電極１８に接続された駆動回路に負サージが流れる量は非常に少ない。このようにして、インジェクタ電極１８に接続された駆動回路への負サージの入力を防止することができ、ひいては駆動回路の破壊を防止することができる。
【００４０】
また、コレクタ電極１６に正サージが印加された場合、Ｐ＋型ベース領域１７よりもコレクタ電極１６に近いＰ＋型ベース領域２６でアバランシェが起き、負サージと同じくサージ電流はＰ＋型ベース領域２６を主として流れる。したがって、正サージがＰ＋型ベース領域１７側に流れる量は少なく、インジェクタ電極１８に接続された駆動回路が正サージによって破壊されることを防止できる。
【００４１】
なお、上記のようにして動作する半導体装置では、上述のように、定常動作でＰ＋型ベース領域１７を順バイアスすればホールが注入される。そして、本実施形態では、Ｐ＋型ベース領域２６は、コレクタ電極１６（ドレイン）に対してエミッタ電極２０（ソース）の反対側に配置され、エミッタ電極２０とＰ＋型ベース領域２６とは離れている。さらに、Ｎ＋型層１３ａとコレクタ電極１６下のディープＮ＋型領域１４が繋がっており、濃度が高いＮ＋型の領域、すなわちディープＮ＋型領域１４がエミッタ電極２０とＰ＋型ベース領域２６との間に形成されている。このため、ホールがＰ＋型ベース領域２６に直接吸収されることはほとんどなく、Ｎ−型層１３ｂの導電率を十分に上げることができるので、オン電圧の上昇という問題は起きない。
【００４２】
以上説明したように、本実施形態では、Ｎ＋型層１３ａの表層部に設けられたＮ−型層１３ｂにおいて、コレクタ電極１６下にＮ＋型層１３ａに達するディープＮ＋型領域１４を設け、Ｎ−型層１３ｂを２つの領域に分離している。また、ディープＮ＋型領域１４によって二分されたＮ−型層１３ｂの一方の領域にインジェクタとしてのＰ＋型ベース領域１７を設けると共に、ディープＮ＋型領域１４においてＰ＋型ベース領域１７とは反対側にサージ吸収用のＰ＋型ベース領域２６を設けている。この場合、Ｐ＋型ベース領域２６は、Ｐ＋型ベース領域１７よりもコレクタ電極１６の近くに配置されていることが特徴となっている。すなわち、コレクタ電極１６からインジェクタ電極１８までの電流経路よりも、コレクタ電極１６からグランド電極２７までの電流経路を短くなっている。
【００４３】
これにより、コレクタ電極１６に印加されたサージ電流を電流経路が短いＰ＋型ベース領域２６側に流すことができ、当該Ｐ＋型ベース領域２６を介してサージ電流をグランド電極２７に流すことができる。したがって、インジェクタ電極１８に接続された駆動回路にサージ電流が流れることを防止することができ、当該駆動回路が破壊されてしまうことを防止できる。
【００４４】
特に、コレクタ電極１６に負サージが印加された場合、コレクタ電極１６下に設けられたディープＮ＋型領域１４によって、Ｐ＋型ベース領域２６からＰ＋型ベース領域１７側に流れようとするサージを阻止することができる。以上のようにして、サージ耐量を向上させた導電率変調デバイスを提供することができる。
【００４５】
（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。本実施形態では、第１実施形態で示されたＧＴＢＴ素子において、さらにオン抵抗を低減させるために、インジェクタのための領域を増やした構成になっていることが特徴となっている。
【００４６】
図２は、本発明の第２実施形態に係る半導体装置を示した図であり、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ断面図である。図２（ｂ）に示されるように、ディープＮ＋型領域１４とＮ＋型領域１９との間に、インジェクタ領域としてのＰ＋型ベース領域２８（図２（ｂ）中Ｐ＋ｂａｓｅと表記、本発明の第２の第２導電型インジェクタ領域に相当）が設けられている。そして、上記Ｐ＋型ベース領域２８上に、当該Ｐ＋型ベース領域２８が延びる方向に開口した絶縁膜１５が形成され、この絶縁膜１５上にＰ＋型ベース領域２８とコンタクトするインジェクタ電極２９（本発明の第２インジェクタ電極に相当）が設けられている。
【００４７】
このようにしてＰ＋型ベース領域２８を設ける場合、図２（ａ）に示されるように、Ｐ＋型ベース領域２８は、ディープＮ＋型領域１４とトレンチゲート構造との間に配置されると共に、直線状のディープＮ＋型領域１４に沿って形成されている。
【００４８】
本実施形態では、第１電流経路が、インジェクタ電極２９、Ｐ＋型ベース領域２８、Ｎ−型層１３ｂ、ディープＮ＋型領域１４、コレクタ電極１６によって形成される第３電流経路よりも短くなっていることが好ましい。これにより、第１電流経路にサージを流しやすくすることができる。
【００４９】
以上説明したように、第１実施形態に示されたＧＴＢＴ素子の構造に対してホールを注入するためのインジェクタ領域としてＰ＋型ベース領域２８を追加して設け、導電率変調を行うことで動作抵抗を下げることができる。
【００５０】
（他の実施形態）
上記各実施形態において、サージ吸収用のＰ＋型ベース領域２６の濃度を高くする（例えば１×１０１８ｃｍ−３）ことで、サージの吸収を高めるようにしても良い。
【００５１】
また、当該Ｐ＋型ベース領域２６の領域深さをＮ＋型層１３ａに達しない程度まで深くすることもできる。これにより、コレクタ電極１６に印加された負サージがたどる電流経路を短くすることができ、サージ耐圧を高めることができる。なお、サージ吸収用のＰ＋型ベース領域２６を、インジェクタ領域としてのＰ＋型ベース領域１７、２９と同時に形成することにより、コストダウンを図ることもできる。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１実施形態に係る半導体装置を示した図であり、（ａ）は平面図、（ｂ）は（ａ）のＡ−Ａ断面図である。
【図２】本発明の第２実施形態に係る半導体装置を示した図であり、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ断面図である。
【符号の説明】
【００５３】
１０…ＳＯＩ基板、１１…酸化膜、１２…第１のシリコン基板、１３…第２のシリコン基板、１３ａ…Ｎ＋型層、１３ｂ…Ｎ−型層、１４…ディープＮ＋型領域、１６…コレクタ電極、１７…Ｐ＋型ベース領域、１８…インジェクタ電極、１９…Ｎ＋型領域、２０…エミッタ電極、２１…コンタクト用電極、２２…ゲート電極、２３〜２５…トレンチゲート構造、２６…Ｐ＋型ベース領域、２７…グランド電極、２８…Ｐ＋型ベース領域、２９…インジェクタ電極。
【図１】
2008124305.tif 000003
【図２】
2008124305.tif 000004