(57)【要約】      （修正有）【課題】光電変換素子に蓄積された電荷を一時的に蓄える蓄積部を複数の画素で共有する画素構造でダイナミックレンジを拡大する。【解決手段】光を電荷に変換する第１の光電変換素子及び第２の光電変換素子と、第１、第２の光電変換素子に蓄積された電荷を一時的に蓄える蓄積部と、第１の光電変換素子と蓄積部との間に配置された第１の転送スイッチと、第２の光電変換素子と蓄積部との間に配置された第２の転送スイッチと、光電変換素子から蓄積部に転送された電荷を電圧に変換して出力する出力部とを有する画素構成が二次元に配列され、更に電荷排出領域と、第１の光電変換素子と電荷排出領域との間に配置された第１の電荷排出スイッチと、第２の光電変換素子と蓄積部との間に配置された第２の電荷排出スイッチを備える。【選択図】図１
2008092478.tif 000002
【特許請求の範囲】
【請求項１】
光を電荷に光電変換する第１の光電変換素子及び第２の光電変換素子と、前記第１、第２の光電変換素子に蓄積された電荷を一時的に蓄える蓄積部と、前記第１の光電変換素子と前記蓄積部との間に配置された第１の転送スイッチと、前記第２の光電変換素子と前記蓄積部との間に配置された第２の転送スイッチと、前記第１、第２の光電変換素子から前記蓄積部に転送された電荷を電圧に変換して出力する出力部とを有する画素構成が、二次元に配列された光電変換装置であって、
電荷排出領域と、
前記第１の光電変換素子と前記電荷排出領域との間に配置された第１の電荷排出スイッチと、
前記第２の光電変換素子と前記蓄積部との間に配置された第２の電荷排出スイッチと、
を備え、
前記第１、第２の光電変換素子に電荷が蓄積される間に、前記第１の電荷排出スイッチと前記第２の転送スイッチには第１の電圧が供給され、前記第２の電荷排出スイッチと前記第１の転送スイッチには前記第１の電圧とは異なる第２の電圧が供給されることを特徴とする光電変換装置。
【請求項２】
前記第１、第２の光電変換素子の蓄積電荷量が各々の飽和電荷量を超える場合には、それぞれの余剰電荷が前記蓄積部及び前記電荷排出領域にそれぞれ振り分けられることを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記蓄積部に蓄積された余剰電荷に基づく画像信号と、その余剰電荷を発生した光電変換素子に蓄積された電荷に基づく画像信号とを合成して一枚の画像信号を生成することを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記第１、第２の光電変換素子には複数色の色フィルタが配置されていることを特徴とする請求項１乃至請求項３のいずれか１項に記載の光電変換装置。
【請求項５】
光学系と、
請求項１乃至請求項４のいずれか１項に記載の光電変換装置と、
を備えることを特徴とする撮像装置。
【請求項６】
光を電荷に光電変換する第１の光電変換素子及び第２の光電変換素子と、前記第１、第２の光電変換素子に蓄積された電荷を一時的に蓄える蓄積部と、前記第１の光電変換素子と前記蓄積部との間に配置された第１の転送スイッチと、前記第２の光電変換素子と前記蓄積部との間に配置された第２の転送スイッチと、前記第１、第２の光電変換素子から前記蓄積部に転送された電荷を電圧に変換して出力する出力部とを有する画素構成が、二次元に配列された光電変換装置を制御する方法であって、
前記第１、第２の光電変換素子に電荷が蓄積される間に、前記第１の光電変換素子と電荷排出領域との間に配置された第１の電荷排出スイッチ及び前記第２の転送スイッチに第１の電圧が供給し、前記第２の光電変換素子と前記蓄積部との間に配置された第２の電荷排出スイッチ及び前記第１の転送スイッチに前記第１の電圧とは異なる第２の電圧を供給することを特徴とする光電変換装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置及びその制御方法並びに撮像装置に関する。
【背景技術】
【０００２】
従来、光電変換装置のダイナミックレンジを拡大する方法として、多くの提案がなされている。
【０００３】
特許文献１は、フォトダイオード（以下「ＰＤ」という。）に入射した光の対数に応じた信号を出力する技術を開示している。
【０００４】
特許文献２は、ＰＤとフローティングディフュージョン（以下「ＦＤ」という。）の両方で光電変換を行うことによって、ダイナミックレンジを拡大する技術を開示している。
【０００５】
特許文献３は、ＰＤで発生した電荷をＦＤに複数回転送することによって、ダイナミックレンジを拡大する技術を開示している。
【０００６】
光電変換装置では、ＰＤに蓄積された信号電荷が飽和信号量を超えると、ポテンシャル障壁の低いところに漏れ込むことがある。図８にその様子を示す。図８は、上部に各部の断面構造を示し、下部にそのポテンシャル分布を示す。ポテンシャル分布の縦軸は絶縁膜下の半導体基板の表面電位を表す。下部に示すポテンシャル分布の横方向位置は、上部に示す断面構造の横方向位置に対応する。後述する図３及び図９も、同様にして図示される。図８（ａ）に示すように、ＰＤで発生した信号電荷は、ＰＤの寄生容量に蓄積される。ＰＤの寄生容量に蓄積された信号電荷が飽和信号量を超えると、図８（ｂ）に示すように、転送スイッチＴＸのポテンシャル障壁を超えてＦＤに漏れ込む。
【０００７】
特許文献４は、図８に示す現象を利用して、ＦＤに漏れ込んだ信号電荷をＰＤで発生した信号電荷と足し合わせることによって、ダイナミックレンジを拡大する技術を開示している。
【０００８】
また、近年の光電変換装置では、画素の縮小化のために、画素内に配置されたＰＤの信号を読み出す回路（信号読み出し回路）を複数のＰＤで共有して、画素ピッチを狭めることが試みられている。
【０００９】
図７は、信号読み出し回路を共有する２画素の読み出しに関わる回路構成を示す図である。２０１は信号読み出し回路を共有する２つの画素が配置された画素領域（画素構成）を示す。を示す。ＰＤ１、ＰＤ２は光を電荷に変換するフォトダイオード（以下「ＰＤ」という。）である。ＴＸ１、ＴＸ２はそれぞれ転送パルスΦＴＸ１、ΦＴＸ２によって駆動され、ＰＤ１、ＰＤ２で発生した電荷をＦＤにそれぞれ転送する転送スイッチである。
【００１０】
ＦＤは電荷を一時的に蓄積する蓄積部である。２０７はソースフォロアとして機能する増幅ＭＯＳアンプである。２０８は垂直選択パルスΦＳＥＬによって画素を選択する選択スイッチである。２０９はリセットパルスΦＲＥＳによってＦＤに蓄積された電荷を除去するリセットスイッチである。ＦＤ、増幅ＭＯＳアンプ２０７及び信号読み出し回路に接続された不図示の定電流源によりフローティングディフュージョンアンプ（以下、「ＦＤＡ」という。）が構成される。選択スイッチ２０８で選択された画素の信号電荷は、電圧に変換されて、読み出し出力線２１０を介して図１のＣＤＳ回路１０３に出力される。
【００１１】
ＰＤ１、ＰＤ２は、転送スイッチＴＸ１、ＴＸ２に別々に接続されるが、ＦＤ、増幅ＭＯＳアンプ２０７、選択スイッチ２０８及びリセットスイッチ２０９で構成される信号読み出し回路を共有する。
【特許文献１】特開平１１−３１３２５７号公報
【特許文献２】特開２０００−５９６８８号公報
【特許文献３】特開２００１−１７７７７５号公報
【特許文献４】特開２００３−８７６６５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、図７に示す従来の信号読み出し回路を共有する画素構造では、ＰＤで発生した余剰電荷をＦＤで捕捉してダイナミックレンジを拡大する方法を適用することが、極めて困難である。以下、図９及び図１０を用いてその様子を説明する。
【００１３】
図９は、上部に各部の断面構造を示し、下部にそのポテンシャル分布を示す図である。図１０は、各部の蓄積電荷量と露光時間との関係を示す図である。図１０において、横軸は時間、縦軸は電荷量を示す。図９（ａ）は図１０の時刻ｔ５１における画素の状態、図９（ｂ）は図１０の時刻ｔ５２における画素の状態、図９（ｃ）は図１０の時刻ｔ５３における画素の状態、図９（ｄ）は図１０の時刻ｔ５４における画素の状態にそれぞれ対応する。また、図１０（ａ）はＰＤ１の蓄積電荷量と露光時間との関係、図１０（ｂ）はＰＤ２の蓄積電荷量と露光時間との関係、図１０（ｃ）はＦＤの蓄積電荷量と露光時間との関係をそれぞれ示す。ここでは、信号読み出し回路を共有する２つのＰＤのうち、先に読み出すＰＤをＰＤ１とし、後に読み出すＰＤをＰＤ２とする。また、ＰＤ１がＰＤ２よりも高感度の色フィルタを有する画素であるとする。
【００１４】
時刻ｔ５１（図９（ａ）に対応）では、ＰＤ１、ＰＤ２及びＦＤがリセットされ、信号電荷の蓄積が開始される。
【００１５】
時刻ｔ５２（図９（ｂ）に対応）では、ＰＤ１及びＰＤ２において信号電荷が蓄積される。
【００１６】
時刻ｔ５３（図９（ｃ）に対応）では、ＰＤ１の蓄積電荷量が飽和電荷量を超えて、余剰電荷がＦＤに漏れ出している。ＰＤ１は、飽和時に、転送スイッチＴＸ１の下のポテンシャルが画素の中で最も低くなっている。
【００１７】
時刻ｔ５４（図９（ｄ）に対応）では、ＰＤ１及びＰＤ２の両方において蓄積電荷量が飽和電荷量を超えている。ＰＤ２は、飽和時に、転送スイッチＴＸ２の下のポテンシャルが画素の中で最も低くなっている。そのため、ＰＤ１の飽和電荷量以上の余剰電荷とＰＤ２の飽和電荷以上の余剰電荷とが、共にＦＤに漏れ出し、ＦＤにはＰＤ１とＰＤ２の信号電荷が混在する。
【００１８】
上述のように、ＦＤを共有する複数の画素からＦＤに信号電荷の漏れ込みがあると、両画素のＰＤから漏れ込んだ信号電荷が混入する。そのため、カラーフィルタを規則的に配列した光電変換装置においては、他の色フィルタを有する隣の画素の情報が混入し、本来得るべき信号とは異なる信号を得てしまう。その結果、ＦＤを共通に有する画素構成の撮像装置では、ＰＤで発生した余剰電荷をＦＤで捕捉してダイナミックレンジを拡大する方法を適用することは極めて困難であった。
【００１９】
本発明は、上記の問題点に鑑みてなされたものであり、光電変換素子に蓄積された電荷を一時的に蓄える蓄積部を複数の画素で共有する画素構造において、ダイナミックレンジを拡大することを目的とする。
【課題を解決するための手段】
【００２０】
本発明の第１の側面は、光を電荷に光電変換する第１の光電変換素子及び第２の光電変換素子と、前記第１、第２の光電変換素子に蓄積された電荷を一時的に蓄える蓄積部と、前記第１の光電変換素子と前記蓄積部との間に配置された第１の転送スイッチと、前記第２の光電変換素子と前記蓄積部との間に配置された第２の転送スイッチと、前記第１、第２の光電変換素子から前記蓄積部に転送された電荷を電圧に変換して出力する出力部とを有する画素構成が、二次元に配列された光電変換装置に係り、電荷排出領域と、前記第１の光電変換素子と前記電荷排出領域との間に配置された第１の電荷排出スイッチと、前記第２の光電変換素子と前記蓄積部との間に配置された第２の電荷排出スイッチと、を備え、前記第１、第２の光電変換素子に電荷が蓄積される間に、前記第１の電荷排出スイッチと前記第２の転送スイッチには第１の電圧が供給され、前記第２の電荷排出スイッチと前記第１の転送スイッチには前記第１の電圧とは異なる第２の電圧が供給されることを特徴とする。
【００２１】
本発明の第２の側面は、撮像装置に係り、光学系と、上記の光電変換装置と、を備えることを特徴とする。
【００２２】
本発明の第３の側面は、光を電荷に光電変換する第１の光電変換素子及び第２の光電変換素子と、前記第１、第２の光電変換素子に蓄積された電荷を一時的に蓄える蓄積部と、前記第１の光電変換素子と前記蓄積部との間に配置された第１の転送スイッチと、前記第２の光電変換素子と前記蓄積部との間に配置された第２の転送スイッチと、前記第１、第２の光電変換素子から前記蓄積部に転送された電荷を電圧に変換して出力する出力部とを有する画素構成が、二次元に配列された光電変換装置を制御する方法に係り、前記第１、第２の光電変換素子に電荷が蓄積される間に、前記第１の光電変換素子と電荷排出領域との間に配置された第１の電荷排出スイッチ及び前記第２の転送スイッチに第１の電圧が供給し、前記第２の光電変換素子と前記蓄積部との間に配置された第２の電荷排出スイッチ及び前記第１の転送スイッチに前記第１の電圧とは異なる第２の電圧を供給することを特徴とする。
【発明の効果】
【００２３】
本発明によれば、光電変換素子に蓄積された電荷を一時的に蓄える蓄積部を複数の画素で共有する画素構造において、ダイナミックレンジを拡大することができる。
【発明を実施するための最良の形態】
【００２４】
図１は、本発明の好適な実施の形態に係る撮像部１００の構成を示す図である。まず、光電変換装置１０１には、垂直方向及び水平方向に複数の画素が配列されている。垂直選択手段１０２は、行選択線ＶＳＥＬ１〜ＶＳＥＬｍ毎に画素から電気信号を読み出す制御パルスを出力する。行選択線ＶＳＥＬ１〜ＶＳＥＬｍにより選択された各画素の電気信号は、水平選択手段１０４により印加された列選択線ＶＳＩＧ１〜ＶＳＩＧｍの制御パルスにより選択される。列選択線ＶＳＩＧ１〜ＶＳＩＧｍの制御パルスにより選択された画素の出力信号は、ＣＤＳ回路１０３によりＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ）処理が施される。ＣＤＳ回路１０３で処理された信号は、出力線１０５から順次出力される。
【００２５】
図１の光電変換装置１０１における画素の詳細を図２に示す。図７と同様の構成には、同じ参照符号を付している。６０１は信号読み出し回路を共有する２つの画素が配置された画素領域（画素構成）を示す。ＰＤ１及びＰＤ２は、光を電荷に変換する光電変換素子としてのＰＤである。ＴＸ１及びＴＸ２は、それぞれ転送パルスΦＴＸ１、ΦＴＸ２によって駆動され、ＰＤ１、ＰＤ２で発生した電荷をＦＤにそれぞれ転送する転送スイッチである。
【００２６】
ＦＤは電荷を一時的に蓄積する蓄積部である。２０７はソースフォロアとして機能する増幅ＭＯＳアンプである。２０８は垂直選択パルスΦＳＥＬによって画素を選択する選択スイッチである。２０９はリセットパルスΦＲＥＳによってＦＤに蓄積された電荷を除去するリセットスイッチである。ＦＤ、増幅ＭＯＳアンプ２０７及び信号読み出し回路に接続された不図示の定電流源によりＦＤＡが構成される。選択スイッチ２０８で選択された画素の信号電荷は、電圧に変換されて、読み出し出力線２１０を介して図１のＣＤＳ回路１０３に出力される。
【００２７】
ＯＦＤは余剰電荷を排出するためのオーバーフロードレインである。ＯＦＤは、電荷排出スイッチＴＯＦＤ１、ＴＯＦＤ２を介して、それぞれＰＤ１、ＰＤ２と接続される。電荷排出スイッチＴＯＦＤ１、ＴＯＦＤ２は、それぞれ電荷排出パルスΦＴＯＦＤ１、ΦＴＯＦＤ２によって駆動される。電荷排出スイッチＴＯＦＤ１、ＴＯＦＤ２の電荷排出閾値は、電荷排出パルスΦＴＯＦＤ１、ΦＴＯＦＤ２の電圧値によって、それぞれ決定される。本発明の好適な実施の形態では、後述するように、転送パルスΦＴＸ１、ΦＴＸ２及び電荷排出パルスΦＴＯＦＤ１、ΦＴＯＦＤ２が印加される配線の一部に共通の電圧を供給し、ＰＤ１、ＰＤ２に信号電荷が蓄積される期間中に、これらの配線に印加される電圧を変更する。これによって、ＰＤ１、ＰＤ２の飽和電荷量以上の余剰電荷をＦＤ、ＯＦＤにそれぞれ蓄積することができる。
【００２８】
図３は、電荷排出スイッチＴＯＦＤ１、ＴＯＦＤ２及び転送スイッチＴＸ１、ＴＸ２に印加される電圧と各部のポテンシャル分布を説明する図である。ＴＯＦＤ１に接続された配線と転送スイッチＴＸ２に接続された配線とは共通に接続され、共通の電圧Ｖ１が印加される。また、ＴＯＦＤ２のゲート接続された配線と転送スイッチＴＸ１のゲートに接続された配線とは共通に接続され、共通の電圧Ｖ２が印加される。なお、図３では、図示の都合上、ＯＦＤが２つ示されているが、図２に示すように実際にはＯＦＤは１つである。
【００２９】
図３（ａ）は、Ｖ２がＶ１より高い電圧の場合を示す。この場合、電荷排出スイッチＴＯＦＤ１及び転送スイッチＴＸ２のポテンシャル障壁は、転送スイッチＴＸ１及び電荷排出スイッチＴＯＦＤ２のポテンシャル障壁よりも高くなる。この場合のポテンシャル障壁は、電子から見たときのポテンシャル障壁を表す。そのため、ＰＤ１の飽和電荷量以上の余剰電荷は、転送スイッチＴＸ１のポテンシャル障壁を超えて、ＦＤに流れ込む。また、ＰＤ２の飽和電荷量以上の余剰電荷は、電荷排出スイッチＴＯＦＤ２のポテンシャル障壁を超えて、ＯＦＤに排出される。
【００３０】
図３（ｂ）は、Ｖ１がＶ２より高い電圧の場合を示す。この場合、電荷排出スイッチＴＯＦＤ１及び転送スイッチＴＸ２のポテンシャル障壁は、転送スイッチＴＸ１及び電荷排出スイッチＴＯＦＤ２のポテンシャル障壁よりも低くなる。その結果、ＰＤ１の飽和電荷量以上の余剰電荷は、電荷排出スイッチＴＯＦＤ１のポテンシャル障壁を超えて、ＯＦＤに排出される。また、ＰＤ２の飽和電荷量以上の余剰電荷は、転送スイッチＴＸ２のポテンシャル障壁を超えて、ＦＤに流れ込む。
【００３１】
このように、ＰＤ１及びＰＤ２の各々の飽和電荷量以上の余剰電荷が混入しないように、各余剰電荷をＦＤ及びＯＦＤにそれぞれ振り分けて蓄積することができる。
【００３２】
図４は、図２及び図３に示した配線の共通化をより詳細に説明する図である。図２及び図３と同様の構成には、同じ参照符号を付している。なお、図示の都合上、図４においては、ＦＤ以降の回路は省略している。図４に示すように、各ＰＤには、４種類の色フィルターＲ、Ｇｒ、Ｇｂ、Ｂが積層される。画素領域６０１内に配置されたＰＤ１、ＰＤ２には、Ｇｒ及びＢがそれぞれ積層される。ＰＤ１及びＰＤ２は、１つのＦＤを共有する。
【００３３】
ＰＤ１、ＰＤ２に電荷が蓄積されている期間中に、Ｖ２がＶ１より高い電圧を印加する。この場合、図３（ａ）に示すように、ＰＤ（Ｒ１）１の飽和電荷量以上の余剰電荷は、ＦＤに蓄積され、ＰＤ１（Ｒ１）とＦＤを共通にするＰＤ２（Ｇｂ１）の飽和電荷量以上の余剰電荷はＯＦＤに排出される。同様に、ＰＤ１（Ｇｒ１）の飽和電荷量以上の余剰電荷は、ＦＤに蓄積され、ＰＤ１（Ｇｒ１）とＦＤを共通にするＰＤ２（Ｂ１）の飽和電荷量以上の余剰電荷はＯＦＤに排出される。さらに、ＰＤ（Ｒ３）１の飽和電荷量以上の余剰電荷は、ＦＤに蓄積され、ＰＤ１（Ｒ３）とＦＤを共通にするＰＤ２（Ｇｂ３）の飽和電荷量以上の余剰電荷はＯＦＤに排出される。同様に、ＰＤ１（Ｇｒ３）の飽和電荷量以上の余剰電荷は、ＦＤに蓄積され、ＰＤ１（Ｇｒ３）とＦＤを共通にするＰＤ２（Ｂ３）の飽和電荷量以上の余剰電荷はＯＦＤに排出される。
【００３４】
また、ＰＤ１、ＰＤ２に電荷が蓄積されている期間中に、Ｖ１がＶ２より高い電圧を印加してもよい。この場合、図３（ｂ）に示すように、ＰＤ（Ｒ１）１の飽和電荷量以上の余剰電荷は、ＯＦＤに排出され、ＰＤ１（Ｒ１）とＦＤを共通にするＰＤ２（Ｇｂ１）の飽和電荷量以上の余剰電荷はＦＤに蓄積される。同様に、ＰＤ１（Ｇｒ１）の飽和電荷量以上の余剰電荷は、ＯＦＤに排出され、ＰＤ１（Ｇｒ１）とＦＤを共通にするＰＤ２（Ｂ１）の飽和電荷量以上の余剰電荷はＦＤに蓄積される。さらに、ＰＤ（Ｒ３）１の飽和電荷量以上の余剰電荷は、ＯＦＤに排出され、ＰＤ１（Ｒ３）とＦＤを共通にするＰＤ２（Ｇｂ３）の飽和電荷量以上の余剰電荷はＦＤに蓄積される。同様に、ＰＤ１（Ｇｒ３）の飽和電荷量以上の余剰電荷は、ＯＦＤに排出され、ＰＤ１（Ｇｒ３）とＦＤを共通にするＰＤ２（Ｂ３）の飽和電荷量以上の余剰電荷はＦＤに蓄積される。
【００３５】
したがって、図４に示す構成によれば、２つの色フィルターのいずれかに対応したＰＤの飽和電荷量以上の余剰電荷を取得し、そのＰＤのダイナミックレンジを拡大することができる。
【００３６】
次に、ＦＤの読み出し動作とＰＤの読み出し動作の時間的な関係について撮像素子の駆動の時間的な関係を示す図５を用いて説明する。
【００３７】
図５は、横軸が時間を示している。説明のため、ＦＤを共有するＰＤはＰＤ１、ＰＤ２の２個とする。まず、光電変換装置１０１は、撮影動作に先立ち、まずＰＤとＦＤのリセットを行う。その後、ＰＤ１、２で信号電荷が発生し、その信号電荷の蓄積を開始する。上述のように、特定のＰＤ（ここでは、ＰＤ１とする。）は、飽和電荷以上になると、ＦＤへ信号電荷を蓄積する。信号電荷の蓄積が終了すると、まず、ＦＤに蓄積された信号電荷を読み出す。その後、ＦＤを一度リセットし、ＦＤが共通に接続されたＰＤ１に蓄積された信号電荷を読み出す。その後、再度ＦＤをリセットし、ＰＤ２に蓄積された信号電荷を読み出す。この動作を繰り返し、１画面分の信号を得る。ＦＤで蓄積された、ＰＤ１、ＰＤ２の飽和電荷量以上の余剰電荷による信号は、既知の補間処理等が施された後、ＰＤ１、ＰＤ２からの信号と合成して、一枚の画像信号が得られる。
【００３８】
次に、本実施形態に係る撮像部１００を適用した撮像装置について説明する。図６は、本実施形態に係るデジタルカメラなどの撮像装置を示す図である。
【００３９】
撮像部１００には、絞り機構及びレンズを有する光学系１を通して光線が入射する。光学系１と撮像部１００との間、又は光学系１内にメカニカルシャッタ２が配置される。光学系１、メカニカルシャッタ２及び撮像部１００は、駆動回路７によって駆動される。Ａ／Ｄ変換器５は、撮像部１００内のＣＤＳ回路（図１のＣＤＳ回路１０３）で処理されたアナログ信号をデジタル信号に変換する。タイミング信号発生回路６は、撮像部１００、図１のＣＤＳ回路１０３及びＡ／Ｄ変換器５に提供するタイミング信号を発生する。信号処理回路８は、Ａ／Ｄ変換された画像データに対して上述の信号処理の他、種々の信号処理を施す。画像メモリ９は、信号処理された画像データを記憶する。記録回路１１は、信号処理された画像データを記録媒体１０に記録する。表示回路１３は、信号処理された画像データを画像表示装置１２に提供し画像を表示させる。不揮発性メモリ等のＲＯＭ１５は、制御プログラム、プログラムを実行する際に使用されるパラメータやテーブル等の制御データ及びキズアドレス等の補正データを記憶する。ＲＡＭ１６には、ＲＯＭ１５に記憶されたプログラム、制御データ及び補正データが転送され、撮像装置全体を制御する制御部１４によって使用される。撮影動作に先立ち、撮像装置の電源投入時等の制御部１４の動作開始時において、ＲＯＭ１５から必要なプログラム、制御データ及び補正データがＲＡＭ１６に転送される。
【００４０】
光学系１は、制御部１４から送られてくる制御信号に応じて、絞りとレンズを駆動して、適切な明るさに設定された被写体像を撮像部１００内の光電変換装置（図１の光電変換装置１０１）に結像させる。次に、メカニカルシャッタ２は、制御部１４から送られてくる制御信号に応じて、撮像部１００内の光電変換装置（図１の光電変換装置１０１）の動作に合わせて撮像部１００を遮光するように駆動される。この時、撮像部１００が電子シャッタ機能を有する場合は、メカニカルシャッタ２と併用して、必要な露光時間を確保してもよい。撮像部１００は、制御部１４により制御されるタイミング信号発生回路６が発生する動作パルスを基にして駆動回路７で生成される駆動パルスで駆動され、被写体像を光電変換により電気信号に変換してアナログ画像信号として出力する。撮像部１００から出力されたアナログの画像信号は、制御部１４により制御されるタイミング信号発生回路６が発生する動作パルスにより、図１のＣＤＳ回路１０３でクロック同期性ノイズが除去され、Ａ／Ｄ変換器５でデジタル画像信号に変換される。次に、制御部１４により制御される信号処理回路８において、デジタル画像信号に対して、色変換、ホワイトバランス、ガンマ補正等の画像処理、解像度変換処理、画像圧縮処理等がなされる。画像メモリ９は、信号処理中のデジタル画像信号を一時的に記憶したり、信号処理されたデジタル画像信号である画像データを記憶したりするために用いられる。信号処理回路８で信号処理された画像データや画像メモリ９に記憶されている画像データは、記録回路１１において画像記録媒体１０に適したデータ（例えば階層構造を持つファイルシステムデータ）に変換される。そして、記録媒体１０に記録したり、信号処理回路８で解像度変換処理を実施された後、表示回路１３において画像表示装置１２に適した信号（例えばＮＴＳＣ方式のアナログ信号等）に変換されて画像表示装置１２に表示されたりする。
【００４１】
ここで、信号処理回路８においては、制御部１４からの制御信号により信号処理をせずにデジタル画像信号をそのまま画像データとして、画像メモリ９や記録回路１１に出力してもよい。また、信号処理回路８は、制御部１４から要求があった場合に、信号処理の過程で生じたデジタル画像信号や画像データの情報を制御部１４に出力する。このような情報としては、例えば、画像の空間周波数、指定領域の平均値、圧縮画像のデータ量等の情報、あるいは、それらから抽出された情報がある。また、記録回路１１は、制御部１４から要求があった場合に、画像記録媒体１０の種類や空き容量等の情報を制御部１４に出力する。
【００４２】
さらに、記録媒体１０に画像データが記録されている場合の再生動作について説明する。制御部１４からの制御信号により記録回路１１は、記録媒体１０から画像データを読み出し、同じく制御部１４からの制御信号により信号処理回路８は、画像データが圧縮画像であった場合には、画像伸長処理を行い、画像メモリ９に記憶する。画像メモリ９に記憶されている画像データは、信号処理回路８で解像度変換処理を実施された後、表示回路１３において画像表示装置１２に適した信号に変換されて画像表示装置１２に表示される。
【図面の簡単な説明】
【００４３】
【図１】本発明の好適な実施の形態に係る撮像部の構成を示す図である。
【図２】図１の光電変換装置における画素の詳細を示す図である。
【図３】電荷排出スイッチ及び転送スイッチに印加される電圧と各部のポテンシャル分布を説明する図である。
【図４】図２及び図３に示した配線の共通化をより詳細に説明する図である。
【図５】ＦＤの読み出し動作とＰＤの読み出し動作の時間的な関係について撮像素子の駆動の時間的な関係を示す図である。
【図６】本発明の好適な実施の形態に係る撮像装置を示す図である。
【図７】信号読み出し回路を共有する２画素の読み出しに関わる従来の回路構成を示す図である。
【図８】従来の光電変換装置の各部の断面構造とそのポテンシャル分布を示す図である。
【図９】従来の光電変換装置の各部の断面構造とそのポテンシャル分布を示す図である。
【図１０】従来の光電変換装置の各部の蓄積電荷量と露光時間との関係を示す図である。
【符号の説明】
【００４４】
ＰＤ１、ＰＤ２  フォトダイオード（光電変換素子）
ＦＤ  フローティングディフュージョン（蓄積部）
ＴＸ１、ＴＸ２  転送スイッチ
ＯＦＤ  オーバーフロードレイン
ＴＯＦＤ１、ＴＯＦＤ２  電荷排出スイッチ
【図１】
2008092478.tif 000003
【図２】
2008092478.tif 000004
【図３】
2008092478.tif 000005
【図４】
2008092478.tif 000006
【図５】
2008092478.tif 000007
【図６】
2008092478.tif 000008
【図７】
2008092478.tif 000009
【図８】
2008092478.tif 000010
【図９】
2008092478.tif 000011
【図１０】
2008092478.tif 000012