(57)【要約】【課題】半導体素子の製造に適用可能であるＧａＮ層成長速度を実現できるＧａＮ層成長方法、および、Ｓｉ基板直上にＧａＮ層が成長している半導体素子を提供すること。【解決手段】ＣＶＤ法を用いてＳｉ基板直上にＧａＮ層を成長させるＧａＮ層成長方法において、１００Ｔｏｒｒ以下の成長圧力においてＧａＮ層を成長させることを特徴とする。本発明によれば、半導体素子の製造に適用可能であるＧａＮ層成長速度を実現できるＧａＮ層成長方法、および、Ｓｉ基板直上にＧａＮ層が成長している半導体素子を実現することが可能になる。【選択図】        図２
2008124264.tif 000002
【特許請求の範囲】
【請求項１】
ＣＶＤ法を用いてＳｉ基板直上にＧａＮ層を成長させるＧａＮ層成長方法において、
１００Ｔｏｒｒ以下の成長圧力において前記ＧａＮ層を成長させることを特徴とするＧａＮ層成長方法。
【請求項２】
５５０℃以下の成長温度において前記ＧａＮ層を成長させることを特徴とする請求項１に記載のＧａＮ層成長方法。
【請求項３】
窒素流量比が６０％以上であるガスが供給されている状態で前記ＧａＮ層を成長させることを特徴とする請求項１または２に記載のＧａＮ層成長方法。
【請求項４】
前記Ｓｉ基板は、Ｓｉ（００１）基板またはＳｉ（１１１）基板であることを特徴とする請求項１〜３のいずれか一つに記載のＧａＮ層成長方法。
【請求項５】
Ｓｉ基板直上にＧａＮ層が成長していることを特徴とする半導体素子。
【請求項６】
前記Ｓｉ基板上に、０より厚く５０ｎｍ以内の厚さの微結晶質層である前記ＧａＮ層と、該ＧａＮ層上に該ＧａＮ層とは異なる条件で成長したＧａＮ層とが成長していることを特徴とする請求項５に記載の半導体素子。
【請求項７】
前記ＧａＮ層のＸ線半値幅は、２８００ｓｅｃ以上であることを特徴とする請求項５に記載の半導体素子。
【請求項８】
前記Ｓｉ基板は、Ｓｉ（００１）基板またはＳｉ（１１１）基板であることを特徴とする請求項５〜７のいずれか一つに記載の半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＣＶＤ法を用いてＳｉ基板直上にＧａＮ層を成長させるＧａＮ層成長方法およびＧａＮ層を有する半導体素子に関する。
【背景技術】
【０００２】
化合物半導体を用いて形成された半導体素子は、直接遷移性等、化合物半導体材料が本質的に有する特性から、高耐圧素子、高速素子としての適用が進められている。特に、ＧａＮ半導体を用いたＧａＮ系半導体素子は、高耐圧・大電流動作が可能であるため、電源デバイスをはじめ各種デバイスへの適用が期待されている。
【０００３】
このＧａＮ系半導体素子は、Ｓｉ基板上にＧａＮ半導体層を積層することによって製造される。しかしながら、Ｓｉ基板直上にＧａＮ半導体層を成長させた場合、反応ガス中に含まれるＧａとＳｉ基板におけるＳｉとが最初に反応してしまいＳｉ基板表面にＧａとＳｉとの反応物が形成されてしまうため、良質なＧａＮ半導体層をＳｉ基板直上に成長させることはできなかった。このため、ＧａＮ系半導体素子を製造するためには、図１９（１）、（２）に示すように、Ｇａと窒素とともにＡｌを含むガスが供給されている状態でＳｉ基板１０１直上にＡｌＮ／ＡｌＧａＮバッファ層１０２を成長させた後に、図１９（３）に示すように、ＧａＮ層１０３を成長せざるを得なかった。しかしながら、ＡｌＮ／ＡｌＧａＮバッファ層１０２は、多数の欠陥を含み、さらに高抵抗であるため、図１９に示す縦方向に十分な電流を流すことができず、半導体素子の高性能化を図ることが困難であるという問題があった。
【０００４】
そこで、近年、供給するガス比率と成長温度とを従来用いられていた成長条件と異なる条件とすることによって、Ｓｉ基板直上にＧａＮ層を成長させる成長方法が報告されている（非特許文献１参照）。このＧａＮ層成長方法によれば、従来における水素雰囲気および１０００℃程度の高温域での成長とは異なり、窒素雰囲気および６００℃程度の低温において成長させることによって、Ｓｉ基板直上のＧａＮ層成長を可能にする。
【０００５】
【非特許文献１】Ｊａｐａｎｅｓｅ  Ｊｏｒｕｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｖｏｌ．４５，Ｎｏ．１８，２００６，ｐｐ．Ｌ４７８−Ｌ４８１
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、非特許文献における成長方法においては、ＧａＮ層の成長速度が非常に遅く、１時間あたり１０ｎｍのＧａＮ層の成長が限界であり、実際の半導体素子の製造に用いることが困難であるという問題があった。
【０００７】
本発明は、上記に鑑みてなされたものであって、半導体素子の製造に適用可能であるＧａＮ層成長速度を実現できるＧａＮ層成長方法、および、Ｓｉ基板直上にＧａＮ層が成長している半導体素子を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決し、目的を達成するために、この発明にかかるＧａＮ層成長方法は、ＣＶＤ法を用いてＳｉ基板直上にＧａＮ層を成長させるＧａＮ層成長方法において、１００Ｔｏｒｒ以下の成長圧力において前記ＧａＮ層を成長させることを特徴とする。
【０００９】
また、この発明にかかるＧａＮ層成長方法は、５５０℃以下の成長温度において前記ＧａＮ層を成長させることを特徴とする。
【００１０】
また、この発明にかかるＧａＮ層成長方法は、窒素流量比が６０％以上であるガスが供給されている状態で前記ＧａＮ層を成長させることを特徴とする。
【００１１】
また、この発明にかかるＧａＮ層成長方法は、前記Ｓｉ基板は、Ｓｉ（００１）基板またはＳｉ（１１１）基板であることを特徴とする。
【００１２】
また、この発明にかかる半導体素子は、Ｓｉ基板直上にＧａＮ層が成長していることを特徴とする。
【００１３】
また、この発明にかかる半導体素子は、前記Ｓｉ基板上に、０より厚く５０ｎｍ以内の厚さの微結晶質層である前記ＧａＮ層と、該ＧａＮ層上に該ＧａＮ層とは異なる条件で成長したＧａＮ層とが成長していることを特徴とする。
【００１４】
また、この発明にかかる半導体素子は、前記ＧａＮ層のＸ線半値幅は、２８００ｓｅｃ以上であることを特徴とする。
【００１５】
また、この発明にかかる半導体素子は、前記Ｓｉ基板は、Ｓｉ（００１）基板またはＳｉ（１１１）基板であることを特徴とする。
【発明の効果】
【００１６】
本発明は、１００Ｔｏｒｒ以下の成長圧力においてＧａＮ層を成長させることによって、半導体素子の製造に適用可能であるＧａＮ層成長速度を実現できるＧａＮ層成長方法、および、Ｓｉ基板直上にＧａＮ層が成長している半導体素子を実現することが可能になる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して、この発明の実施の形態について説明する。なお、この実施の形態によりこの発明が限定されるものではない。図面の記載において、同一部分には同一の符号を付している。さらに、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実のものとは異なることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている。
【００１８】
図１は、実施の形態にかかるＧａＮ層成長方法を説明する図である。実施の形態においては、図１に示すように、有機金属気相成長（ＭＯＣＶＤ）法を用いて、Ｇａと窒素とを含むガスを供給した状態でＳｉ基板１直上にＧａＮ層を成長させる。本実施の形態においては、成長時の温度、供給されるキャリアガスの窒素流量比、成長時における圧力、および、成長させるＧａＮ層の膜厚をそれぞれ変えてＳｉ基板１直上にＧａＮ層を成長させることができるかを検証した結果をもとに、ＧａＮ層成長方法の成長条件を詳細に説明する。
【００１９】
図２は、成長時の温度、供給されるキャリアガスの窒素流量比、成長時の圧力、および、成長させるＧａＮ層の膜厚をそれぞれ変えてＳｉ基板１上にＧａＮ層を成長させた場合におけるＧａＮ層成長の可否および成長したＧａＮ層のＸ線半値幅（ω方向測定）を表した表を示す図である。図２の表Ｔに示すように、成長時の温度である成長温度、キャリアガスの窒素流量比、成長時の圧力、および、成長させるＧａＮ層の膜厚をそれぞれ変えた実験条件１〜２４の条件で、Ｓｉ（１１１）基板上にＧａＮ層を成長させている。また、実験条件２５においては、Ｓｉ（００１）基板上にＧａＮ層を成長させている。図２においては、列Ｌｃの各欄にキャリアガスの窒素流量比の各条件を示し、列Ｌｔの各欄に成長温度の各条件を示し、列Ｌｐの各欄に成長圧力の各条件を示し、列Ｌｉの各欄に成長させるＧａＮ層の各膜厚を示し、列Ｌｒの各欄にＧａＮ層成長の可否を示し、列Ｌｘの各欄に成長したＧａＮ層のＸ線半値幅を示す。また、ＧａＮ層構成用に、III属としてトリメチル
ガリウム（ＴＭＧ）、Ｖ属としてＮＨ3を流入させている。
【００２０】
まず、ＧａＮ層成長に適する成長圧力についてＳｉ（１１１）基板上における実験条件をもとに説明する。図３の表Ｔ１は、図２における実験条件２および１５〜１９の各成長圧力条件とＧａＮ層成長の可否とを対応させている。表Ｔおよび表Ｔ１に示すように、実験条件２および１５〜１９は、キャリアガスの窒素流量比を１００％、成長温度を５００℃、および、ＧａＮ層の成長膜厚を５０ｎｍとしたうえで、成長圧力を５０〜５００Ｔｏｒｒのいずれかとしている。この場合、表Ｔおよび表Ｔ１に示すように、成長圧力を３００Ｔｏｒｒ以上である場合には、ＧａＮ層は成長しなかった。また、成長圧力が２００Ｔｏｒｒである場合には、ＧａＮ層が一部平坦に成長するもののＳｉ基板の全面にＧａＮ層が平坦に成長しなかった。これに対し、成長圧力が５０Ｔｏｒｒおよび１００Ｔｏｒｒである場合には、Ｓｉ基板全面にわたってＧａＮ層が成長することができた。さらに、成長したＧａＮ層は、Ｓｉ基板全面にわたって平坦であったため、このＧａＮ層上にさらに他の層を成長させることが可能である。このように、Ｓｉ基板直上にＧａＮ層を成長させるためには、成長圧力が１００Ｔｏｒｒ以下である必要がある。
【００２１】
つぎに、ＧａＮ層成長に適する成長温度についてＳｉ（１１１）基板上における実験条件をもとに説明する。図４の表Ｔ２は、図２における実験条件１〜９の各成長温度条件とＧａＮ層成長の可否とを対応させている。表Ｔおよび表Ｔ２に示すように、実験条件１〜９は、キャリアガスの窒素流量比を１００％、成長圧力を５０Ｔｏｒｒ、および、ＧａＮ層の成長膜厚を５０ｎｍとしたうえで、成長温度を４００〜１０００℃のいずれかとしている。従来は、１０００℃程度の高温域でＧａＮ層の成長を行なっていた。しかし、表Ｔおよび表Ｔ２に示すように、従来と同様に１０００℃とした場合には、ＧａＮ層は成長しなかった。そして、成長温度を６５０℃まで下げた場合も同様に、ＧａＮ層は成長しなかった。また、成長温度を６００℃まで下げた場合には、ＧａＮ層が一部平坦に成長するもののＳｉ基板の全面にＧａＮ層が平坦に成長しなかった。これに対し、成長温度を４００〜５５０℃にまで下げた場合には、Ｓｉ基板全面にわたってＧａＮ層が成長することができた。成長したＧａＮ層は、Ｓｉ基板全面にわたって平坦であったため、このＧａＮ層上にさらに他の層を成長させることが可能である。このように、Ｓｉ基板直上にＧａＮ層を成長させるためには、成長温度が５５０℃以下である必要がある。
【００２２】
つぎに、ＧａＮ層成長に適するキャリアガスの窒素流量比についてＳｉ（１１１）基板上における実験条件をもとに説明する。図５の表Ｔ３は、図２における実験条件２および１０〜１４の各窒素流量比とＧａＮ層成長の可否とを対応させている。表Ｔおよび表Ｔ３に示すように、実験条件２および１０〜１４は、成長温度を５００℃、成長圧力を５０Ｔｏｒｒ、および、ＧａＮ層の成長膜厚を５０ｎｍとしたうえで、水素と窒素とを含むキャリアガスの窒素流量比を０〜１００％のいずれかとしている。従来は、水素雰囲気下でＧａＮ層の成長を行なっていた。しかし、表Ｔおよび表Ｔ３に示すように、従来と同様に水素流量比を１００％とし窒素流量比を０％とした場合、ＧａＮ層は成長しなかった。そして、窒素流量比を２０％まで上げた場合も同様に、ＧａＮ層は成長しなかった。さらに、窒素流量比を４０％まで上げた場合には、ＧａＮ層が一部平坦に成長するもののＳｉ基板の全面にＧａＮ層が平坦に成長しなかった。これに対し、窒素流量比を６０％以上に上げた場合には、Ｓｉ基板全面にわたってＧａＮ層が成長することができた。成長したＧａＮ層は、Ｓｉ基板全面にわたって平坦であるため、このＧａＮ層上にさらに他の層を成長させることが可能である。このように、Ｓｉ基板直上にＧａＮ層を成長させるためには、窒素流量比が６０％以上である必要がある。
【００２３】
つぎに、ＧａＮ層が成長可能である膜厚についてＳｉ（１１１）基板上における実験条件をもとに説明する。図６の表Ｔ４は、図２における実験条件２０〜２４の各ＧａＮの成長膜厚とＧａＮ層成長の可否とを対応させている。表Ｔおよび表Ｔ４に示すように、実験条件２０〜２４は、キャリアガスの窒素流量比を１００％、成長温度を５５０℃、および、成長圧力を５０Ｔｏｒｒとしたうえで、ＧａＮ層の成長膜厚を３０〜１１０ｎｍのいずれかとしている。ＧａＮ層の成長膜厚を１１０，９０ｎｍとした場合には、ＧａＮ層はＳｉ基板上に一様に成長できなかった。さらに、ＧａＮ層の成長膜厚を７０ｎｍとした場合も、ＧａＮ層が一部平坦に成長するもののＳｉ基板の全面にＧａＮ層が安定して成長しなかった。これに対し、ＧａＮ層の成長膜厚を５０ｎｍおよび３０ｎｍとした場合には、Ｓｉ基板全面にわたって、ＧａＮ層が成長することができた。成長したＧａＮ層は、Ｓｉ基板全面にわたって平坦であったため、このＧａＮ層上にさらに他の層を成長させることが可能である。Ｓｉ基板直上にＧａＮ層を成長させる場合、Ｓｉ基板とＧａＮとの熱膨張係数差による歪みに起因しＧａＮ層に膜割れなどが発生するため、図２の表Ｔおよび図６の表Ｔ４に示すように、Ｓｉ基板直上に成長できるＧａＮ層は５０ｎｍ程度が上限であると考えられる。もちろん、ＧａＮ層の膜厚は、Ｓｉ基板直上に一様に形成される必要があるため、０よりも厚い膜厚である必要があることは当然である。このように、Ｓｉ基板直上に安定して成長できるＧａＮ層の膜厚は、０より厚く５０ｎｍ以下の厚さとなるものと言える。
【００２４】
このように、成長圧力が１００Ｔｏｒｒ以下、成長温度が５５０℃以下、および、窒素流量比が６０％以上である成長条件を用いることによって、図７の矢印Ｙ１のようにＳｉ基板１上にＧａとＳｉとの反応物１０４を形成することなく、図７の矢印Ｙ２のようにＳｉ基板１上に５０ｎｍ以下の一様に平坦な微結晶質層であるＧａＮ層２を成長させることができる。このＧａＮ層２は、図２の列Ｌｘに示すように、Ｘ線半値幅が２８００〔ｓｅｃ〕以上である。従来の成長条件においてＳｉ基板直上に形成されたＧａとＳｉとの反応物は、最初に形成されたＧａとＳｉとの反応物を種結晶として成長したものであり、結晶性が高いため、Ｘ線半値幅は低い値であった。上述した成長条件でＳｉ基板上に成長したＧａＮ層は、一部が平坦であるものを含むと、２８００〔ｓｅｃ〕以上と高い値を示している。Ｓｉ基板上に一様に平坦に成長するＧａＮ層は、微結晶質層であることから、Ｘ線半値幅は高い値を示すためである。
【００２５】
特に、実験条件２０および実験条件２１によって成長させたＧａＮ層は、他の実験条件１〜１９および実験条件２２〜２４と比較して、Ｘ線半値幅が５４００〔ｓｅｃ〕、４５００〔ｓｅｃ〕と高い値を示している。ＧａＮ層はＸ線半値幅が高いほどＳｉ基板上に安定して成長した良質な微結晶質層となり、このＧａＮ層上に他の材料層を安定して成長させることができる。このため、本実施の形態において検証した実験条件のうち実験条件２０および実験条件２１における各条件がＧａＮ層をＳｉ基板直上に成長させるために最も適した条件であるものと考えられる。すなわち、成長圧力が１００Ｔｏｒｒ、成長温度が５５０℃、および、キャリアガスの窒素流量比が１００％である成長条件が本実施の形態において検証した実験条件中における最適条件であるものといえる。
【００２６】
さらに、この最適条件を用いて、Ｓｉ（１１１）基板ではなくＳｉ（００１）基板上にＧａＮ層を形成した結果を図２の表Ｔにおける実験条件２５に示す。図２の表Ｔに示すように、Ｓｉ（００１）基板上に５０ｎｍの膜厚のＧａＮ層を形成した場合、Ｘ線半値幅が６３００ｎｍと最も良好な値を示す結果が得られた。バッファ層としての機能を果たすためには、少なくとも４０ｎｍ程度の膜厚が求められている。Ｓｉ（１１１）基板上にＧａＮ層を成長させた場合、最適条件を用いた場合であっても、３０ｎｍの膜厚のＸ線半値幅よりも５０ｎｍの膜厚のＸ線半値幅を高くすることができなかった。しかしながら、図２の表Ｔに示すように、Ｓｉ（００１）基板上にＧａＮ層を形成した場合、５０ｎｍの膜厚で成長させたにも関わらずＸ線半値幅が最も良好な値を示す結果が得られた。
【００２７】
このため、上述した最適であるＧａＮ層成長条件を用いてＳｉ（００１）基板上にＧａＮ層を成長させることによって、さらに安定した良質なＧａＮ層を成長させることができる。この結果、図８（１）、（２）に示すように、Ｓｉ基板１直上に成長した微結晶質層であるＧａＮ層２上にさらに他の層、たとえば、ＧａＮ層２と異なる成長条件である１０５０℃程度の高温域で成長させたＧａＮ層３などを安定して成長させることが可能である。具体的には、図９に示すように、期間Ｔ１において１１００℃の高温でＳｉ基板１上を熱的に洗浄した後、期間Ｔ２において上述した最適条件でＳｉ基板上に４０ｎｍ程度の膜厚のＧａＮ層２を成長させる。そして、期間Ｔ３において、このＧａＮ層２上に１０５０℃の高温域で膜厚が厚いＧａＮ層３を安定して成長させることができる。このように、上述した最適であるＧａＮ層成長条件を用いることによって、Ｓｉ基板１と他の材料層との間におけるバッファ層２として機能するＧａＮ層２を安定して成長させることが可能になる。
【００２８】
さらに、本実施の形態における成長圧力が１００Ｔｏｒｒ以下、成長温度が５５０℃以下、および、窒素流量比が６０％以上である成長条件を用いることによって、従来の成長速度と比較し、ＧａＮ層の成長速度を１時間あたり８０ｎｍ〜２００ｎｍまで格段に高めることが可能になった。ここで、ＧａＮ層をバッファ層として機能させる場合には４０ｎｍ程度成長させる必要がある。本実施の形態である成長条件を用いた場合、Ｓｉ基板上に４０ｎｍのＧａＮ層を成長させる工程は、長くとも１時間程度となり、他の工程に影響が出ない程度まで短縮することが可能になる。したがって、本実施の形態にかかる成長条件を用いることによって、Ｓｉ基板直上のＧａＮ層成長工程の、実際の半導体素子の製造工程への適用が実現可能になるものと考えられる。
【００２９】
つぎに、実際の半導体素子に適用した場合について説明する。図１０は、実施の形態にかかるＧａＮ層成長方法を用いて形成したショットキーバリアダイオードの断面構造を示す図である。
【００３０】
図１０に示すように、ショットキーバリアダイオード１０は、Ｓｉ基板１上に、上述したＧａＮ層成長方法を用いて成長させたＧａＮ層２と、ＧａＮドリフト層１３とが順次設けられている。そして、ショットキーバリアダイオード１０は、ＧａＮドリフト層１３上にショットキーバリア接触するショットキー電極１４が形成され、Ｓｉ基板１裏面上にオーミック電極１５が形成されている。ＧａＮ層２は、たとえば５０ｎｍの膜厚を有し、ｎ型不純物として５×１０18ｃｍ-3の添加量のＳｉが添加されている。ＧａＮドリフト層１３は、たとえば５００ｎｍの膜厚を有し、ｎ型不純物として５×１０16ｃｍ-3の添加量のＳｉが添加されている。ショットキー電極１４は、たとえば、Ｐｔを含む金属材料によって形成される。また、オーミック電極１５は、たとえば、Ｔｉ、ＮｉおよびＡｕを含む金属材料によって形成される。
【００３１】
ショットキーバリアダイオード１０においては、実施の形態にかかるＧａＮ層成長方法を用いることによって、Ｓｉ基板１上に、Ｓｉ基板１直上に成長された微結晶質層であるＧａＮ層２と、このＧａＮ層２と異なる条件で成長したＧａＮドリフト層１３とを成長させることができる。したがって、従来にかかるショットキーバリアダイオードと異なり、Ｓｉ基板１とＧａＮドリフト層１３との間に形成されていた高抵抗のＡｌＮ／ＡｌＧａＮバッファ層を形成する必要がない。さらに、このＧａＮ層２は、半導体層であるため、ＡｌＮ／ＡｌＧａＮバッファ層と比較して十分に抵抗が低い。この結果、ショットキーバリアダイオード１０は、従来と比較し、図１０に示す縦方向に十分大きな電流を流すことができ、高耐圧とともにオン抵抗の低減を実現することが可能になる。
【００３２】
つぎに、図１１を参照して、このショットキーバリアダイオード１０の製造方法について説明する。まず、図１１（１）に示すように、実施の形態にかかるＧａＮ層成長方法を用いて、Ｓｉ基板１直上にたとえば５０ｎｍの厚さのＧａＮ層２を形成する。この場合、流量が５８μｍｏｌ／ｍｉｎのＴＭＧ、流量が１２ｌ／ｍｉｎのＮＨ3を流入させている。そして、図１１（２）に示すように、原料ガスとしてＴＭＧおよびＮＨ3を用い、１０５０℃の成長温度下および水素雰囲気下において、ＧａＮ層２上にＧａＮドリフト層１３を成長させる。なお、ＧａＮ層２およびＧａＮドリフト層１３の成長工程においては、ｎ型不純物であるＳｉを添加するためにシランガスを用いる。そして、図１１（３）に示すように、リフトオフ法によってＧａＮドリフト層１３上にＰｔを真空蒸着させてショットキー電極１４を形成する。つぎに、図１１（４）に示すように、Ｓｉ基板１の裏面に対する機械研磨によってＳｉ基板１を約１００μｍまで研磨した後、Ｓｉ基板１の裏面上に、Ｔｉ／Ｎｉ／Ａｕをスパッタによって蒸着しオーミック電極１５を形成することによって、ショットキーバリアダイオード１０を製造することができる。
【００３３】
つぎに、図１２に示すように、ＧａＮドリフト層１３の膜厚を厚くし、さらに耐圧を高めたショットキーバリアダイオード２０に実施の形態にかかるＧａＮ層成長方法を適用した場合について説明する。図１２に示すようにショットキーバリアダイオード２０においては、ＧａＮドリフト層１３の厚膜化のため、ＧａＮ層２およびＧａＮドリフト層１３は、選択成長によって形成される。
【００３４】
ショットキーバリアダイオード２０においては、Ｓｉ基板１上に形成された選択成長マスク２２以外の領域に、上述したＧａＮ層成長方法を用いて成長したＧａＮ層２と、従来と同様に高温域において成長されたＧａＮドリフト層１３とが形成される。ＧａＮ層２は、たとえば５０ｎｍの膜厚を有し、ｎ型不純物として５×１０18ｃｍ-3の添加量のＳｉが添加されている。ＧａＮドリフト層１３は、たとえば１０μｍの膜厚を有し、ｎ型不純物として５×１０16ｃｍ-3の添加量のＳｉが添加されている。選択成長マスク２２は、たとえば、直径４０μｍの円形の開口部が最も密に配列するように形成される。このため、Ｓｉ基板１上部から見た場合、選択成長マスク２２における各開口部から露出するＳｉ基板１上に、Ｓｉ基板表面に対して平行方向の断面が円形状であるのＧａＮ層２およびＧａＮドリフト層１３がそれぞれ成長する。
【００３５】
ショットキーバリアダイオード２０においては、ＧａＮドリフト層１３間は埋込み絶縁膜２３によって埋め込まれており、各ＧａＮドリフト層１３上には、それぞれショットキー電極１４が設けられている。そして、ショットキーバリアダイオード２０においては、複数のショットキー電極１４と接続する上部配線電極２４が設けられている。そして、ショットキーバリアダイオード２０においては、Ｓｉ基板１の裏面にオーミック電極１５が設けられている。
【００３６】
ところで、ショットキーバリアダイオード１０のように、ＧａＮ層２およびＧａＮドリフト層をＳｉ基板１上に一様に厚く形成した場合には、膜面積が大きくなり膜全体が歪むため、ＧａＮ層およびＧａＮドリフト層に膜割れが発生してしまう。このため、ＧａＮ層およびＧａＮドリフト層をＳｉ基板１上に一様に形成した場合には、ＧａＮドリフト層の膜厚は、０．５μｍ程度までしか厚くすることができず、ＧａＮドリフト層の厚膜化によるショットキーバリアダイオードの高耐圧化を図ることが難しい場合があった。
【００３７】
これに対し、ショットキーバリアダイオード２０においては、選択成長マスク２２を設けて選択成長マスク２２以外の領域にＧａＮ層２およびＧａＮドリフト層１３を選択的に成長しており、Ｓｉ基板１上にＧａＮ層２およびＧａＮドリフト層１３を一様に形成していない。このため、ショットキーバリアダイオード２０においては、ＧａＮ層２およびＧａＮドリフト層１３の膜面積を小さくすることができ、膜面積が大きいために発生していたクラックの発生を回避することが可能になる。
【００３８】
この結果、ショットキーバリアダイオード２０においては、ショットキーバリアダイオード１０と比して、０．５μｍの膜厚から、たとえば１０μｍの膜厚までＧａＮドリフト層１３の厚さを厚くすることができる。
【００３９】
具体的に、図１３を参照して、ショットキーバリアダイオード２０の特性について説明する。図１３は、バッファ層としてＧａＮ層を成長させたショットキーバリアダイオード２０、および、バッファ層としてＡｌＮ層を成長させた従来技術にかかるショットキーバリアダイオードの直列抵抗を表した図である。図１３は、成長圧力が５０Ｔｏｒｒ、成長温度が５５０℃、および、キャリアガスの窒素流量比が１００％であるＧａＮ層成長条件を適用したショットキーバリアダイオード２０の直列抵抗を示す。図１３に示すように、Ｓｉ（１１１）基板を用いた場合、高抵抗であるＡｌＮ層をバッファ層として成長させたショットキーバリアダイオードが１２．８Ωもの高い直列抵抗を示すのに対して、ＧａＮ層２をバッファ層として成長させたショットキーバリアダイオード２０は、２．５Ωまで直列抵抗を低減することができる。さらに、Ｓｉ基板としてＳｉ（００１）基板を用いたショットキーバリアダイオード２０においては、１．８Ωまで直列抵抗をさらに低減することが可能になる。
【００４０】
このように、ショットキーバリアダイオード２０は、Ｓｉ基板１直上にＧａＮ層２を設けることによってオン抵抗の低減を可能にするとともに、ＧａＮドリフト層の厚膜化によるショットキーバリアダイオードの高耐圧化を実現することが可能になる。
【００４１】
また、ショットキーバリアダイオード２０は、複数のショットキー電極１４を上部配線電極２４によって接続することによって、複数個のショットキーバリアダイオード２０を結合可能である。このため、ショットキーバリアダイオード２０においては、上部配線電極２４によって結合したショットキーバリアダイオードの個数に応じて、順方向電流の増大を制御することが可能である。
【００４２】
つぎに、図１２に示すショットキーバリアダイオード２０の製造方法について説明する。図１４は、図１２に示すショットキーバリアダイオード２０の製造方法を説明する図である。
【００４３】
まず、Ｓｉ基板１上に、プラズマ化学気相成長法（ＰＣＶＤ）を用いて、たとえば１００ｎｍの膜厚のＳｉＮ膜またはＳｉＯ2膜を形成する。そして、フォトリソグラフィー工程および誘電体エッチング工程を行なう。この場合、たとえば図１５に示すように、選択成長マスク２２における開口部に対応する直径４０μｍの円形領域Ｓａが最密配置されたマスクＭを用いてフォトリソグラフィー工程を行なう。この結果、図１４（１）に示すように、直径４０μｍの円形の開口部を有する選択成長マスク２２が形成される。なお、開口部である円の中心と隣り合う円の中心との距離は、たとえば５０μｍである。
【００４４】
つぎに、図１４（２）、（３）に示すように、図１１（１）、（２）に示す場合と同様に、本実施の形態にかかるＧａＮ層成長方法を用いてたとえば５０ｎｍの膜厚のＧａＮ層２を成長させた後、１０５０℃の高温域において１０μｍの膜厚のＧａＮドリフト層１３を順次積層する。そして、ＧａＮドリフト層１３上に、リフトオフ法を用いて１００ｎｍのＰｔを真空蒸着することによって、図１４（３）に示すように、たとえば２０μｍ角の正方形状を有するショットキー電極１４を形成する。
【００４５】
つぎに、ＰＣＶＤによって、ＳｉＯ2によって形成される絶縁膜を堆積し、ＧａＮドリフト層１３を絶縁膜内に埋め込み、化学的機械研磨（ＣＭＰ）処理を行なって絶縁膜表面を平坦化することによって、各ＧａＮドリフト層１３間に埋込み絶縁膜２８が埋め込まれる。その後、フォトリソグラフィー工程およびエッチング工程を経ることによって、ショットキー電極１４上の絶縁膜のみを除去し、図１４（４）に示すように、ショットキー電極１４上およびＧａＮドリフト層１３上に真空蒸着法を用いてＡｌである上部配線電極２４を形成する。この結果、隣接した複数のショットキー電極１４が上部配線電極２４によって接続されるため、複数のショットキーバリアダイオードが電気的に結合することになる。
【００４６】
そして、図１１（３）に示す場合と同様に、図１４（４）に示すように、Ｓｉ基板１の裏面に対する機械研磨によってＳｉ基板１を約１００μｍまで研磨した後、Ｓｉ基板１の裏面上に、Ｔｉ／Ｎｉ／Ａｕを含む金属材料をスパッタによって蒸着しオーミック電極１５を形成することによって、ショットキーバリアダイオード２０を製造することができる。
【００４７】
また、実施の形態にかかるＧａＮ層成長方法を用いて縦型のパワーＭＯＳＦＥＴを製造する場合について説明する。図１６〜図１８は、実施の形態にかかるＧａＮ層成長方法を用いたＭＯＳＦＥＴ製造方法を示す断面図である。
【００４８】
図１６（１）において、シリコン基板１上には選択成長マスク２２を使用して、実施の形態にかかるＧａＮ層成長方法を用いて、バッファ層として機能する厚さ１０μｍのｎ型のＧａＮ層２を形成した後に、ｎ型ＧａＮ層３３ａとｐ型ＧａＮ層３３ｂとｎ+型ＧａＮ層３３ｃが複数箇所に凸状に選択成長されている。ｎ型ＧａＮ層３３ａにはＳｉが１×１０16ｃｍ-3でドーピングされ、ｐ型ＧａＮ層３３ｂにはマグネシウム（Ｍｇ）が５×１０16ｃｍ-3の濃度にドーピングされ、ｎ+型ＧａＮ層３３ｃにはＳｉが３×１０18ｃｍ-3の濃度にドーピングされている。
【００４９】
凸状のｎ型ＧａＮ層３３ａの表面ではその上面だけでなく側面にもｐ型ＧａＮ層３３ｂ、ｎ+型ＧａＮ層３３ｃが成長する。この側面上のｐ型ＧａＮ層３３ｂとｎ+型ＧａＮ層３３ｃはマスクを使用してエッチングにより除去される。
【００５０】
つぎに、図１６（２）に示すように、ｎ型ＧａＮ層３３ａ、ｐ型ＧａＮ層３３ｂ、ｎ+型ＧａＮ層３３ｃの相互間をＳｉＯ2膜である第１の絶縁膜４１で埋め込む。ＳｉＯ2膜は、たとえばＴＥＯＳとＯ2をソースガスに用いてプラズマＣＶＤにより形成する方法、または、ＴＥＯＳとＯ2をソースガスに用いて形成する方法のいずれかの方法で成長される。次いで、第１の絶縁膜４１をＣＭＰ法でｎ+型ＧａＮ層３３ｃの頂上部の高さに研磨して平坦化する。
【００５１】
さらに、第１の絶縁膜４１とｎ+型ＧａＮ層３３ｃの上に、第２の絶縁膜４２を１００ｎｍの厚さに成膜する。そして、フォトリソグラフィー法と緩衝フッ酸を用いて、ｎ+型ＧａＮ層３３ｃの中心に円形、四角等のパターンを形成して、開口部４２ａを形成する。円形のパターンを採用する場合には、開口部４２ａは、直径３０μmとなり、正方形のパターンを採用する場合には、開口部４２ａは、３０μｍ角となる。
【００５２】
レジストを除去した後に、図１６（３）に示すように、第２の絶縁膜４２をマスクに使用して塩素系ＩＣＰ−ＲＩＥエッチング方法によりｎ+型ＧａＮ層３３ｃをエッチングしてｐ型ＧａＮ層３３ｂの上面を露出させる。そのエッチング条件は、たとえば、ＩＣＰのパワーが１７０Ｗ、バイアスパワーが５０Ｗ、塩素流量が７ｓｃｃｍ、圧力が０．６Ｔｏｒｒ、基板温度５０℃となるように設定される。
【００５３】
つぎに、図１６（４）に示すように、ＳｉＯ2からなる第１の絶縁膜４１および第２の絶縁膜４２は、ｐ型ＧａＮ層３３ｂが露出する深さよりもさらに５００ｎｍ深くなるまでエッチングされる。そのエッチングにより残される第１の絶縁膜４１の厚さは、その上下方向の耐圧がｎ型ＧａＮ層３３ａの厚み方向の耐圧よりも高くなる程度である。
【００５４】
そして、図１７（１）に示すように、ゲート酸化膜４３となるＳｉＯ2膜を５０ｎｍの厚さに成膜する。その成膜方法は、ＰＣＶＤでも熱ＣＶＤでもよい。また、原料ガスは、ＳｉＨ4とＮ2Ｏの組み合わせでもよいし、ＴＥＯＳとＯ2若しくはＯ3の組み合わせであってもよい。つぎに、図１７（２）に示すように、リフトオフ法により、ｐ型ＧａＮ層３３ｂの側面上にゲート酸化膜４３を介してゲート電極４４を形成する。
【００５５】
さらに、図１７（３）に示すように、ゲート酸化膜４３のうち、ｎ+型ＧａＮ層３３ｃ頂上部全体をエッチングにより除去する。そのエッチングの際には他の領域がレジストパターン（不図示）により覆われる。そして、リフトオフ法により、ｎ+型ＧａＮ層３３ｃの頂上部にオーミック接触するソース電極４５を形成する。ソース電極４５として、Ｔｉ（３０ｎｍ）／Ａｌ（５００ｎｍ）の積層構造を採用する。そして、図１７（４）に示すように、複数のゲート電極４４の間を連結するためのアルミニウムの第１の配線２６を第１の絶縁膜４１上に形成する。
【００５６】
次いで、図１８（１）に示すように、複数箇所のゲート電極４４、第１の配線４６及びソース電極４５を覆う第３の絶縁膜４７を形成する。第３の絶縁膜４７として、たとえば第１の絶縁膜４１と同じ方法によりＳｉＯ2膜が成長される。
【００５７】
さらに、図１８（２）に示すように、フォトレジストと緩衝フッ酸を使用するフォトリソグラフィー法により第３の絶縁膜４７をパターニングして、複数のソース電極４５上面を露出する開口部４７ａを形成する。そして、図１８（３）に示すように、開口部４７ａ内と第３の絶縁膜４７上にソース電極４５を連結する第２の配線４８を形成する。
【００５８】
そして、図１８（４）に示すように、Ｓｉ基板１の裏面にＴｉ（２０ｎｍ）／Ｎｉ（７００ｎｍ）／Ａｕ（２０ｎｍ）からなるドレイン電極層４９を形成する。このように、図１８（４）に示すＭＯＳＦＥＴを製造することができる。
【００５９】
以上のような構成の縦型のパワーＭＯＳＦＥＴにおいても、バッファ層としてＧａＮ層を形成することができるため、図１８（４）の縦方向に対応するソース電極４５およびドレイン電極４９間の抵抗を低減することができる。また、ｎ型ＧａＮ層３３ａを厚く形成できるため、１２００Ｖ程度の耐圧を得ることができる。なお、図１８（４）に示すＭＯＳＦＥＴにおいては、配線４６，４８の形成パターンによって連結できるゲート電極数およびソース電極数を調整することができるため、連結する電極数を制御することによって所望の電流値を取得することができる。
【００６０】
なお、本実施の形態にかかるＧａＮ層成長方法は、図１０〜図１８において説明したショットキーバリアダイオードおよびＭＯＳＦＥＴ以外にも、もちろん、ＨＥＭＴなどのＦＥＴなど、種々の半導体素子の製造方法に適用可能である。
【図面の簡単な説明】
【００６１】
【図１】実施の形態にかかるＧａＮ層成長方法を説明する図である。
【図２】各成長条件におけるＧａＮ層成長の可否および成長したＧａＮ層のＸ線半値幅を表した表を示す図である。
【図３】成長時の圧力を変えてＳｉ基板上にＧａＮ層を成長させた場合におけるＧａＮ層成長の可否を表した表を示す図である。
【図４】成長時の温度を変えてＳｉ基板上にＧａＮ層を成長させた場合におけるＧａＮ層成長の可否を表した表を示す図である。
【図５】供給されるキャリアガスの窒素流量比を変えてＳｉ基板上にＧａＮ層を成長させた場合におけるＧａＮ層成長の可否を表した表を示す図である。
【図６】成長させるＧａＮ層の膜厚を変えてＳｉ基板上にＧａＮ層を成長させた場合におけるＧａＮ層成長の可否を表した表を示す図である。
【図７】実施の形態にかかるＧａＮ層成長方法を説明する図である。
【図８】実施の形態にかかるＧａＮ層成長方法を説明する図である。
【図９】図８における各材料層の成長温度の時間依存性を示す図である。
【図１０】実施の形態にかかるＧａＮ層成長方法を用いて形成したショットキーバリアダイオードの断面構造を示す図である。
【図１１】図１０に示すショットキーバリアダイオードの製造方法を説明する図である。
【図１２】実施の形態にかかるＧａＮ層成長方法を用いて形成したショットキーバリアダイオードの他の断面構造を示す図である。
【図１３】図１２に示すショットキーバリアダイオードの特性を示す図である。
【図１４】図１２に示すショットキーバリアダイオードの製造方法を説明する図である。
【図１５】図１２に示すショットキーバリアダイオードの製造において使用されるマスクを例示する図である。
【図１６】実施の形態にかかるＧａＮ層成長方法を用いたＭＯＳＦＥＴ製造方法を示す断面図である。
【図１７】実施の形態にかかるＧａＮ層成長方法を用いたＭＯＳＦＥＴ製造方法を示す断面図である。
【図１８】実施の形態にかかるＧａＮ層成長方法を用いたＭＯＳＦＥＴ製造方法を示す断面図である。
【図１９】従来技術にかかるＧａＮ層成長方法を説明する図である。
【符号の説明】
【００６２】
１，１０１  Ｓｉ基板
２，１０３  ＧａＮ層
３  ＧａＮ層
１０，２０  ショットキーバリアダイオード
１３  ＧａＮドリフト層
１４  ショットキー電極
１５  オーミック電極
２２  選択成長マスク
２３  埋込み絶縁膜
２４  上部配線電極
４１，４２，４７：絶縁膜
４３  ゲート酸化膜
４４  ゲート電極
４５  ソース電極
４６，４８  配線
４９  ドレイン電極層
１０２  ＡｌＮ／ＡｌＧａＮバッファ層
【図１】
2008124264.tif 000003
【図２】
2008124264.tif 000004
【図３】
2008124264.tif 000005
【図４】
2008124264.tif 000006
【図５】
2008124264.tif 000007
【図６】
2008124264.tif 000008
【図７】
2008124264.tif 000009
【図８】
2008124264.tif 000010
【図９】
2008124264.tif 000011
【図１０】
2008124264.tif 000012
【図１１】
2008124264.tif 000013
【図１２】
2008124264.tif 000014
【図１３】
2008124264.tif 000015
【図１４】
2008124264.tif 000016
【図１５】
2008124264.tif 000017
【図１６】
2008124264.tif 000018
【図１７】
2008124264.tif 000019
【図１８】
2008124264.tif 000020
【図１９】
2008124264.tif 000021