(57)【要約】【課題】放射角と変調速度のトレードオフの関係による問題を解消し、低放射角と高速変調の両立を実現する半導体発光素子を提供する。【解決手段】２つの反射鏡に挟まれた共振器を有する半導体発光素子であって、 共振器の一部を構成する、所定の層厚分布を備えたパターン層と、パターン層よりもパターン層の成膜方向側に設けられた第１の埋込層と、第１の埋込層に接して設けられ、第１の埋込層と構成元素の組成が異なり、パターン層と逆の層厚分布を備えた第２の埋込層と、を有する構成である。【選択図】図１
2008103483.tif 000002
【特許請求の範囲】
【請求項１】
２つの反射鏡に挟まれた共振器を有する半導体発光素子であって、
前記共振器の一部を構成する、所定の層厚分布を備えたパターン層と、
前記パターン層よりも該パターン層の成膜方向側に設けられた第１の埋込層と、
前記第１の埋込層に接して設けられ、該第１の埋込層と構成元素の組成が異なり、前記パターン層と逆の層厚分布を備えた第２の埋込層と、
を有する半導体発光素子。
【請求項２】
前記第１および第２の埋込層が前記２つの反射鏡の間に設けられた請求項１記載の半導体発光素子。
【請求項３】
前記第１および第２の埋込層がレーザ光が分布する領域内に設けられた請求項１記載の半導体発光素子。
【請求項４】
前記パターン層が電流狭窄構造の一部を構成する請求項１から３のいずれか１項記載の半導体発光素子。
【請求項５】
前記第１の埋込層と前記第２の埋込層との関係が、前記第２の埋込層に対するエッチング条件において該第１の埋込層と該第２の埋込層のエッチング選択比が１：２以上である請求項１から４のいずれか１項記載の半導体発光素子。
【請求項６】
前記第１の埋込層が前記パターン層に接して設けられている請求項１から５のいずれか１項記載の半導体発光素子。
【請求項７】
前記電流狭窄構造がトンネル接合である請求項１から６のいずれか１項記載の半導体発光素子。
【請求項８】
前記２つの反射鏡のうち一部に誘電体が含まれている請求項１から７のいずれか１項記載の半導体発光素子。
【請求項９】
前記第１および第２の埋込層を含む積層構造の上面の平坦度が１０ｎｍ以下である請求項１から８のいずれか１項記載の半導体発光素子。
【請求項１０】
前記第１または第２の埋込層の少なくともいずれかの光路長が発振波長の１／４の整数倍である請求項１から９のいずれか１項記載の半導体発光素子。
【請求項１１】
前記第１および第２の埋込層のそれぞれのレーザ発振波長における屈折率差が１０％以内である請求項１から１０のいずれか１項記載の半導体発光素子。
【請求項１２】
基板上に第１の反射鏡を形成し、
前記第１の反射鏡の上に第１のクラッド層、活性層および第２のクラッド層を順に形成し、
電流狭窄構造の一部を構成する、所定の層厚分布を備えたパターン層を前記第２のクラッド層の上方に形成し、
第１の埋込層を前記パターン層の上に形成し、
前記第１の埋込層と構成元素の組成が異なる第２の埋込層を該第１の埋込層の上に形成し、
前記第２の埋込層に前記パターン層と逆の層厚分布を選択エッチングにより形成し、
前記第２の埋込層の上方に第２の反射鏡を形成する、半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光通信や光インターコネクションの分野で用いられる半導体レーザを含む半導体発光素子およびその製造方法に関するものである。
【背景技術】
【０００２】
光通信は長距離、大容量伝送が可能であることから、特に長距離通信では早くから広く実用に供されてきた。一般に光通信の送信装置には光源として半導体レーザが用いられており、その中で面発光レーザ（VCSEL: Vertical Cavity Surface Emitting Laser）は小型、低消費電力などの利点を有することから、短距離通信用の光源として利用されている。
【０００３】
面発光レーザの電流狭窄機構としてはエッチングによるエアポスト構造、プロトン注入型、酸化狭窄型などがある。酸化狭窄型は、側面の表面再結合の影響を受けないこと、また酸化層と半導体層の屈折率差に起因する集光のために回折損失が大幅に低減するなどの利点があり、主流となっている。酸化長は時間で制御されるが、そのウエハ面内均一性や再現性はそれほど高くはないため、開口幅のばらつき、延いては特性ばらつきの要因となっている。これを避けるため、ウエハ上にパターンを形成し、その上に酸化層を成長することにより、平坦面と斜面の酸化速度の差を利用して開口径の制御性を向上させる方法が提案されている。また、酸化狭窄型以外の電流狭窄構造である、埋め込みトンネル接合や電流ブロック層を用いた構造も検討されている。
【非特許文献１】G.R.Hadley, Optics Letters, vol.20, No.13, p.1483-5, 1995
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述したような、パターン上に酸化層を成長させた構造や埋め込みトンネル接合構造、電流ブロック構造などでは通常の酸化狭窄型と異なりウエハ上に凹部や凸部のパターンが生じることになる。この凹部や凸部が残った状態でミラーを形成すると、凹部とその他の領域とで、または凸部とその他の領域とで共振波長が異なることになる。この結果、非特許文献１にあるように等価屈折率の差を生じ、光閉じ込めを生じることになる。したがって一般に凹部や凸部の段差が大きいほど、等価屈折率差が大きくなる。
【０００５】
中央部の等価屈折率の方が小さい場合には、いわゆる逆導波構造となり、閾値電流が増加したり、発振しなくなる等の問題が生じる。逆に中央部の等価屈折率の方が大きい場合には光閉じ込めが強くなる。この場合、高次モードが発生し易くなり、シングルモードが必要な用途には使用できなくなる。マルチモードで使用する場合には使用は可能ではあるが、一般に高次のモードになるほど放射角が大きくなるため、光ファイバや光導波路との結合効率が低下する。高密度集積を行う場合、また低コスト化のためにはレンズを用いないことが望ましいが、この場合には放射角増加による結合効率低下が顕著になる。このような問題を避けるため、凹部や凸部のある層の上に位置する埋込層において表面を平坦化することが望ましい。
【０００６】
図９は、従来の埋込構造を説明するための図である。図９Ａは埋込層の膜厚を厚くすることによって表面を平坦化する場合であり、図９Ｂは埋込層の膜厚を厚くすることによって凸形状による段差部分を光が届かない領域まで遠ざける場合である。点線は埋込層が厚くなるにしたがって段差部分が中央から遠ざかる様子を示す。
【０００７】
一般に、図９Ａに示すように、凸形状層501aがあっても埋込層502aを十分に厚くすれば、その表面を平坦化することが可能となる。これは、埋め込み性の高い膜を厚く形成することで、段差形状が吸収されたことによる。また、図９Ｂに示すように、凸形状層501bがあっても埋込層502bを十分に厚くして段差部分を光が届かない領域まで遠ざけることが可能となる。この上にミラー（上側ミラー503a、503b）を形成すれば、層の高さの違いに起因する等価屈折率差はなくなるため、上述したような高次モードの発生およびそれに伴う放射角の増大が抑制される。
【０００８】
しかし埋込層の膜厚を厚くするほど、レーザの共振器長は長くなる。これは直接変調速度の点では不利となる。すなわち、上述したような凹部や凸部を有する構造を埋め込んだ素子構造においては、放射角と変調速度の間にはトレードオフの関係が存在する。
【０００９】
本発明は上述したような従来の技術が有する問題点を解決するためになされたものであり、放射角と変調速度のトレードオフの関係による問題を解消し、低放射角と高速変調の両立を実現する半導体発光素子およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため本発明の半導体発光素子は、
２つの反射鏡に挟まれた共振器を有する半導体発光素子であって、
前記共振器の電流狭窄構造の一部を構成する、所定の層厚分布を備えたパターン層と、
前記パターン層よりも該パターン層の成膜方向側に設けられた第１の埋込層と、
前記第１の埋込層に接して設けられ、該第１の埋込層と構成元素の組成が異なり、前記パターン層と逆の層厚分布を備えた第２の埋込層と、
を有する構成である。
【００１１】
本発明では、パターン層の成膜方向に第１の埋込層を介してパターン層とは逆の層厚分布で第２の埋込層が形成されているため、パターン層の凹部または凸部が第２の埋込層で吸収される。また、第１および第２の埋込層の構成元素の組成が異なっているので、第２の埋込層に対するエッチングの際、第１の埋込層とエッチング速度が異なる選択エッチャントを用いることにより、下地膜となる第１の埋込層の削れ量を抑制することができる。これにより再現性、均一性良く平坦化することが可能となる。また、エッチング量のバラつきによる共振器の光学長の変化を抑えることができるため、波長のバラつき、延いてはレーザ特性のバラつきを抑制することが可能となる。
【００１２】
一方、上記目的を達成するための本発明の半導体発光素子の製造方法は、
基板上に第１の反射鏡を形成し、
前記第１の反射鏡の上に第１のクラッド層、活性層および第２のクラッド層を順に形成し、
電流狭窄構造の一部を構成する、所定の層厚分布を備えたパターン層を前記第２のクラッド層の上方に形成し、
第１の埋込層を前記パターン層の上に形成し、
前記第１の埋込層と構成元素の組成が異なる第２の埋込層を該第１の埋込層の上に形成し、
前記第２の埋込層に前記パターン層と逆の層厚分布を選択エッチングにより形成し、
前記第２の埋込層の上方に第２の反射鏡を形成するものである。
【００１３】
本発明では、構成元素の組成が異なる２種以上の埋込層を用いているため、いずれかの埋込層を被エッチング膜とする選択エッチングなどの技術を用いることが可能となる。これにより、共振器内の凹部に対して逆の凸形状の埋込層を形成し、または、共振器内の凸部に対して逆の凹形状の埋込層を形成して表面を平坦化することが容易となる。
【発明の効果】
【００１４】
本発明によれば、埋込層の膜厚が従来よりも薄くても共振器表面の平坦化が可能となるため、共振器長を長くすることなく光閉じ込め係数を適切な値に調整することができる。そのため、従来技術の課題であった放射角と変調速度の間のトレードオフの関係による問題を解消し、低放射角かつ高速変調可能な素子を実現でき、面発光レーザを含む半導体発光素子の特性改善に大きく寄与する。
【発明を実施するための最良の形態】
【００１５】
本発明の半導体発光素子は、構成元素の組成が異なる２種類以上の埋込層を有し、そのうちの１つの埋込層は電流狭窄構造の一部を構成するパターンと逆のパターン形状を有していることを特徴とする。
【００１６】
「構成元素の組成が異なる２種以上の埋込層」とは、埋込層を構成する主要元素の組成が異なるものを意味し、ドーパントなど微量元素のみが異なるものは含まれない。例えば、p型GaAs層とn型GaAs層を用いて埋め込んだ場合、埋込層は２種ではなく、１種である。同様にCをドーパントに用いたp型GaAsとZnをドーパントに用いたp型GaAsを用いた場合も埋込層は１種となる。
【００１７】
“主要元素の組成が異なる”とは、具体的には同じ族に属する構成元素が１％以上異なっていればよい。例えばGaAs層と比べるとGaAs0.98N0.02層ではＶ族元素であるAs、Nの組成が２%異なっているため、これらの層は異なる層とみなすことができる。
【００１８】
以下に、本発明の半導体発光素子の実施例を説明する。
【実施例１】
【００１９】
本実施例の半導体発光素子の構成を説明する。ここではGaAs基板上に形成した発振波長1.3μmの面発光型レーザに本発明を適用した場合とする。本実施例の半導体発光素子の電流狭窄構造は埋め込みトンネル接合である。
【００２０】
図１は本実施例の面発光型レーザの構成例を示す断面模式図である。
【００２１】
図１に示すように、本実施例の面発光型レーザは、n型GaAs基板101上に、第1のDBR層102、n型Al0.3Ga0.7Asクラッド層103、活性層104、ｐ型Al0.3Ga0.7Asクラッド層105、p-GaAs層106、p+-GaAs0.9Sb0.1層107、n+- In0.15GaAs0.85層108、n-GaAs層109、n-InGaP層110、n-GaAs層111および第２のDBR層113が順に積層された構成である。
【００２２】
p+-GaAs0.9Sb0.1層107およびn+- In0.15GaAs0.85層108は、同一パターン形状が積層された構成であり、それぞれ同一の層厚分布を有している。層厚分布とは、厚みの異なるパターン形状の存在分布を意味する。これらの層は、パターンがある部位とない部位の分布を有している。p+-GaAs0.9Sb0.1層107およびn+- In0.15GaAs0.85層108はパターンのある部位でトンネル接合を構成する。このトンネル接合を構成する２層のそれぞれが本発明のパターン層に相当する。
【００２３】
トンネル接合部分がn-GaAs層109に埋め込まれ、n-GaAs層109上のn-InGaP層110およびn-GaAs層111はトンネル接合部分とは逆の層厚分布になっている。つまり、トンネル接合を構成するp+-GaAs0.9Sb0.1層107およびn+- In0.15GaAs0.85層108のパターンのある部位に対応する位置のn-InGaP層110およびn-GaAs層111にはパターンがない。反対に、p+-GaAs0.9Sb0.1層107およびn+- In0.15GaAs0.85層108のパターンのない部位に対応する位置のn-InGaP層110およびn-GaAs層111にはパターンがある。そのため、トンネル接合部分の凸形状がn-InGaP層110およびn-GaAs層111の凹形状に吸収されている。この構造により、n−GaAs層111の上面とn-GaAs層109の露出した面との高さが一致し、それらの表面が平坦になっている。
【００２４】
次に、本実施例の面発光型レーザの製造方法を説明する。
【００２５】
図２Ａから図２Ｅは図１に示した面発光型レーザの製造方法を説明するための断面模式図である。なお、以下では基板そのものだけでなく、基板上に素子を製造する過程の途中工程のものも含めて「ウエハ」と称する。他の実施例についても同様である。
【００２６】
まず、図２Ａに示すように、n型GaAs基板101上に、n型GaAs層とn型Al0.9Ga0.1As層の一対を基本単位とするDBR（n型半導体ミラー層）を複数積層した第1のDBR層102、n型Al0.3Ga0.7Asクラッド層103、ノンドープGaInNAs量子井戸とGaAs障壁層からなる活性層104、ｐ型Al0.3Ga0.7Asクラッド層105、p-GaAs層106、p+-GaAs0.9Sb0.1層107、n+- In0.15GaAs0.85層108を有機金属気相成長（MOCVD）法にて順次積層する（工程1）。
【００２７】
ここでp+-GaAs0.9Sb0.1層107のp型ドーパントとしてはC、n+- In0.15GaAs0.85層108層のn型ドーパントとしてはSiを用い、pドーピング濃度は1×1020cm-3、nドーピング濃度は5×1019cm-3とした。また各層の厚さは、p+-GaAs0.9Sb0.1層107を5nmとし、n+- In0.15GaAs0.85層108を10nmとした。
【００２８】
次にフォトリソグラフィ技術により直径約6μmの円形のレジストマスクをウエハ上に形成した後、エッチングによりレジストマスクで覆われていない部位の上記p+- GaAs0.9Sb0.1層107、n+- In0.15GaAs0.85層108を除去する。その後、フォトレジストを除去する（工程2）。
【００２９】
次に再びMOCVD法を用いて図２Ｂに示すようにn-GaAs層109、n-InGaP層110、n-GaAs層111をウエハ上に順次積層する（工程3）。本構造ではp+-GaAs0.9Sb0.1層107およびn+- In0.15GaAs0.85層108がトンネル接合を形成している。これを一部残して除去した後に半導体で埋め込んでおり、残存するトンネル接合部分にのみ電流が流れる構造となる。
【００３０】
次にn-GaAs層111上にレジストを塗布し、フォトリソグラフィ技術により、工程2で形成した6μm径のトンネル接合と中心軸が一致するように、中心が円状に開いたレジストマスク112を形成する。次に選択エッチングを用いて図２Ｃに示すように、レジストマスク112の開口部のn-GaAs層111およびn-InGaP層110をエッチングする（工程4）。その後、レジストマスク112を除去する。
【００３１】
工程４のエッチング処理について詳しく説明する。エッチング装置が、レジストマスク112の開口部のn- GaAs層111に対してエッチングを行い、n- GaAs層111の露出部分を除去する。続いて、n- InGaP層110に対してエッチングを行う。本エッチングによってレジストマスク112の開口部の半導体表面とレジストマスク112下のn- GaAs層111の上面の高さを一致させることにより、表面平坦化を実現することができる。
【００３２】
上記のような平坦化を実現するためには、エッチング量を厳密に制御する必要がある。n- InGaP層110のエッチングが不足すると、中央部に凸部のパターンが残り、逆にn-GaAs109までエッチングが進行すると、中央部に凹となるパターンが形成され、表面平坦化が不十分となるためである。さらにこのような中央部のエッチングの過不足は共振器の光学長の変化を生じさせる。これによりレーザの発振波長が変化し、それに伴って活性層の利得ピーク波長との差、いわゆるディチューニング量も変化するため、閾値や温度特性などのレーザ特性にも影響が生じる。
【００３３】
エッチング量の厳密制御のためには、一般に各層のエッチング速度を把握し、エッチング時間を厳密に制御する必要がある。しかし多少のエッチング条件のバラつきやウエハ面内の分布は避けられないため、再現性、均一性良く同じエッチング量を実現するのは容易ではない。一方、組成の異なる2種の埋込層を用いる場合、選択エッチングを使用することにより、この制御条件を大きく緩和することができる。本実施例で用いている第２の埋込層n-InGaP層110と第１の埋込層n-GaAs層109の場合には特に選択エッチング比を大きく取ることが可能である。例えば、塩酸に対するn-GaAsのエッチング速度はn-InGaPのエッチング速度の数十分の1以下である。したがってn-InGaP層110のエッチングの際に塩酸を用いた場合を考えると、エッチング速度から算出されるエッチング時間よりも長めにエッチングを行えばエッチング不足は生じず、さらにそのようにエッチング時間を長くした場合でもn-GaAs層109はほぼ全くエッチングされない。このように選択エッチングを用いることによりn-GaAs109層の表面でエッチングを止めることができ、再現性、均一性良くエッチングを行うことが可能となり、共振器の光学長を一定にすることができる。また、図２Ｂに示したように結晶成長の際にn-GaAs層109の凸部とn-GaAs層111の凸部以外の部分の高さを同じにすることにより、上記エッチングにより平坦化を実現することが可能となる。
【００３４】
再現性、均一性の良いエッチングを実現するには、２種の埋込層のエッチング選択比が大きければ大きいほど良く、実施例ではn-GaAsとn-InGaPという非常に大きな選択比が取れる組み合わせを用いている。ただし実際の素子作製時には各層のエッチング量を把握し、エッチング時間の制御を行うため、選択比はこのような制御を行っても避けられないバラつきを吸収できる分だけあれば良く、具体的には1:2以上の選択比が取れれば、実用上十分である。
【００３５】
使用するエッチャントは使用する埋込層の種類により出来るだけ大きな選択比が取れるものを適宜選択すれば良く、エッチング方法はウエットエッチングでもドライエッチングでも良い。
【００３６】
上述した工程４の処理により、n-GaAs層111およびn-InGaP層110にトンネル接合（p+-GaAs0.9Sb0.1層107およびn+- In0.15GaAs0.85層108）の凸部と逆の厚さ分布を持たせることができ、トンネル接合の凸部に起因する埋込層表面上の凸型を解消し、表面平坦化が可能となる。
【００３７】
次に、このウエハ上にスパッタリング法を用いて図２Ｄに示すようにSiO2層とアモルファスSi（a-Si）層の一対を基本単位とするDBR（誘電体ミラー層）を複数積層した第2のDBR層113を形成する（工程5）。SiO2層とa-Si層の膜厚は、これら媒質内の各々の光路長が発振波長のほぼ1/4となるように設定してある。
【００３８】
次に、図２Ｄに示すように、フォトリソグラフィとエッチングにより工程2で形成した円形のトンネル接合部と同軸上に直径約10μmの円形部分を残して第2のDBR層113の不要部位を除去する（工程6）。
【００３９】
次に、ウエハ上にレジストを塗布し、フォトリソグラフィ技術により、工程2で形成した円形のトンネル接合部と同軸上に直径約20μmの円形のレジストマスクを形成した後、第1のDBR層102の表面が露出するまでエッチング（メサエッチング）を行い、円柱状構造114を形成する（工程7）。この後、レジストを除去する。
【００４０】
次に上記メサエッチングにより露出した第1のDBR層102上に、次のようにして電極を形成する。まずウエハ上にフォトレジストを塗布した後、リソグラフィにより電極を形成する部分のみ除去する。Ti/Pt/Auを蒸着した後、上記フォトレジストを除去してフォトレジスト上のTi/Pt/Auをリフトオフすることにより第1のDBR層102上の一部に電極115が形成される（工程8）。
【００４１】
次にポリイミド116によりメサを埋め込んだ後、リソグラフィにより工程8で形成した電極115上のポリイミド116を除去する（工程9）。続いて、次のようにして電極を形成する。まずウエハ上にフォトレジストを塗布し、マスク露光によりパターニングした後、Ti/Pt/Auを蒸着し、上記フォトレジストを除去してフォトレジスト上のTi/Pt/Auをリフトオフすることにより電極117およびそれと接続されたパッド電極118を形成する。またこのとき同時にポリイミド116上にパッド電極119を形成し、上記工程8で形成した、第1のDBR層102上の電極115と接続している（工程10：図２Ｅ参照）。
【００４２】
このようにGaAs基板上に作製したVCSELを１個毎もしくは所望のアレイ状（例えば1個×10個、100個×100個など）に切り出して使用可能である。
【００４３】
本実施例では工程4において表面を平坦化しているため、トンネル接合がある中央部とその周囲の部分とのミラー間の光路長の差はGaAsとInGaPの屈折率差によってのみ生じる。これに起因する光路長の差は平坦化を行わない場合と比べて大幅に低減するため、過度な光閉じ込めを抑制できる。この結果、高次モードの発生を抑制し、放射角を低減することが可能になる。
【実施例２】
【００４４】
本実施例の半導体発光素子の構成を説明する。ここではGaAs基板上に形成した発振波長0.85μmの面発光型レーザに本発明を適用した場合とする。本実施例の半導体発光素子の電流狭窄構造は酸化狭窄型である。
【００４５】
図３は本実施例の面発光型レーザの構成例を示す断面模式図である。
【００４６】
図３に示すように、本実施例の面発光型レーザは、n型GaAs基板201上に、第1のDBR層202、n型Al0.3Ga0.7Asクラッド層203、活性層204、ｐ型Al0.3Ga0.7Asクラッド層205、p-Al0.1Ga0.9As層206、p-GaAs層207、酸化層形成層208、p- Al0.1Ga0.9As層209、p-Al0.35Ga0.65As層210、p-GaAs層211、第2のDBR層213およびp-GaAsコンタクト層214が順に積層された構成である。
【００４７】
図３に示すように、p-Al0.1Ga0.9As層206は、所定の厚みのある部位とそれよりも厚みの薄い部位を有する層厚分布であり、所定の厚みのある部位が凸形状を形成している。p-Al0.1Ga0.9As層206上に積層されたp-GaAs層207、酸化層形成層208およびp- Al0.1Ga0.9As層209にもp-Al0.1Ga0.9As層206の凸形状が反映されている。
【００４８】
p- Al0.1Ga0.9As層209の上に積層されたp-Al0.35Ga0.65As層210およびp-GaAs層211はp-Al0.1Ga0.9As層206とは逆の層厚分布である。p- Al0.1Ga0.9As層209の凸形状がp-Al0.35Ga0.65As層210およびp-GaAs層211の凹形状に吸収されている。この構造により、p-GaAs層211の上面とp- Al0.1Ga0.9As層209の露出した面との高さが一致し、それらの表面が平坦になっている。
【００４９】
次に、本実施例の面発光型レーザの製造方法を説明する。
【００５０】
図４Ａから図４Ｅは図３に示した面発光型レーザの製造方法を説明するための断面模式図である。
【００５１】
まず、図４Ａに示すようにn型GaAs基板201上に、n型Al0.1Ga0.9As層とn型Al0.9Ga0.1As層の一対を基本単位とするDBR（n型半導体ミラー層）を複数積層した第1のDBR層202、n型Al0.3Ga0.7Asクラッド層203、ノンドープGaAs量子井戸とAl0.2GaAs障壁層からなる活性層204、ｐ型Al0.3Ga0.7Asクラッド層205、p-Al0.1Ga0.9As層206を有機金属気相成長（MOCVD）法にて順次積層する（工程1）。
【００５２】
次にフォトリソグラフィ技術により直径約6μmの円形のレジストマスクをウエハ上に形成した後、p- Al0.1GaAs層206の途中部分までレジストマスクの上からエッチングする（工程2）。これにより中央の直径6μmの円柱ができる。この円柱の高さは約50nmとしている。
【００５３】
次に再びMOCVD法を用いて図４Ｂに示すようにp-GaAs層207、p型AlxGa1-xAs（ただし0.9<x≦1）の酸化層形成層208、p- Al0.1Ga0.9As層209、p-Al0.35Ga0.65As層210およびp-GaAs層211をウエハ上に順次積層する（工程3）。このとき、p-Al0.1Ga0.9As層206に形成した凸構造を反映してその上に積層したp-GaAs層207からp-GaAs層211も凸型となる。
【００５４】
次にp- GaAs層211上にレジストを塗布し、フォトリソグラフィ技術により、工程2で形成した6μm径の凸部と中心軸が一致するように、中心が円状に開いたレジストマスク212を形成する。次にエッチングを用い、図４Ｃに示すように表面が平坦になるようにレジストマスク212の開口部のp-GaAs層211およびp-Al0.35Ga0.65As層210をエッチングする（工程4）。その後、レジストマスク212を除去する。
【００５５】
工程４における被エッチング膜のp-Al0.35Ga0.65As層210とその下地膜のp-Al0.1Ga0.9As層209との関係は、実施例１のn-InGaP層110とn-GaAs層109との関係と同様である。そのため、本実施例においても、これらの埋込層の構成元素の組成が異なることで、実施例１と同様の作用が得られる。
【００５６】
工程４の処理により、p-GaAs層211およびp-Al0.35Ga0.65As層210にp-Al0.1Ga0.9As層206の凸部と逆の厚さ分布を持たせることができ、p-Al0.1Ga0.9As層206の凸部に起因する埋込層表面上の凸型を解消し、表面平坦化が可能となる。
【００５７】
次に再度MOVPE法を用いて図４Ｄに示すようにp型Al0.1Ga0.9As層およびAl0.9Ga0.1As層の一対を基本単位とするDBR（ノンドープ半導体ミラー層）を複数積層した第2のDBR層213と、p-GaAsコンタクト層214とをウエハ上に順次積層する（工程5）。各々のDBR層では、高屈折率のAl0.1Ga0.9As層と低屈折率のAl0.9Ga0.1As層のそれぞれの膜厚は、これら媒質内の各々の光路長が発振波長のほぼ1/4となるように設定してある。
【００５８】
次に、工程2で形成した円形の埋込トンネル接合と中心軸が一致するような直径20μmの円形誘電体マスクを形成し、第1のDBR層202の表面が露出するまで、p-GaAsコンタクト層214および第2のDBR層213以下をドライエッチングする（工程6）。これにより直径20μmの円柱状構造215が形成され、酸化層形成層208の側面が露出する。
【００５９】
次に円柱状構造215の周りの露出している第１のDBR層202上に、次のようにして電極を形成する。まずウエハ上全面にフォトレジストを塗布した後、リソグラフィにより電極を形成する部分のみフォトレジストを除去する。Au/Ge/Niを蒸着した後、上記フォトレジストを除去してフォトレジスト上のAu/Ge/Niをリフトオフすることにより第1のDBR層202上の一部に電極216が形成される（工程7）。
【００６０】
次に、水蒸気雰囲気中の炉内において温度約420℃で約30分間加熱を行う（工程8）。これにより、工程6で側面が露出した酸化層形成層208のみが円環状に選択的に同時に酸化される。なお、酸化層形成層AlxGa1-xAsのAl組成xを0.9より大きい値としたのは、0.9以下であるとほとんど酸化が生じないこと、またDBR部よりも酸化速度を速くする必要があるためである。
【００６１】
続いてp側電極を、次のようにして形成する。まずフォトレジストをウエハ上に塗布し、マスク露光によりパターニングした後、Ti/Pt/Auを蒸着し、上記フォトレジストを除去してフォトレジスト上のTi/Pt/Auをリフトオフすることにより図４Ｅに示すようにp側電極217が形成される（工程9）。
【００６２】
次にポリイミド218により図４Ｄに示すようにメサを埋め込んだ後、リソグラフィにより工程7で形成した円柱状構造215および工程7で形成した電極216上のポリイミドを除去する（工程10）。次にポリイミド上にパッド電極219および220を形成する。これらのパッド電極のそれぞれは、上記工程6で形成された電極216および上記工程9で形成されたp側電極217のそれぞれに接続されている（工程10：図４Ｅ参照）。
【００６３】
このようにGaAs基板上に作製したVCSELを1個毎もしくは所望のアレイ状（例えば1個×10個、100個×100個など）に切り出して使用可能である。
【００６４】
本実施例では電流狭窄構造として酸化層を用いているが、通常、酸化層形成層としては平坦な層が形成され、電流狭窄径の調整は酸化時間を制御することで行われる。しかしこれは酸化層形成層の側面の表面状態や組成のバラつきの影響を受けるため、再現性、均一性よく設計通りの電流狭窄径を得ることが困難である。
【００６５】
これに対し本実施例では先に述べたように、酸化層形成層208にはその下側のp- Al0.1Ga0.9As層206に形成した凸構造を反映して凸型となっている。このため図４Ｂで示したように中央付近で基板と平行ではない斜面部分が現れる。この斜面部分とその外側である基板に平行な部分とでは結晶の面方位の違いにより、酸化速度に違いが生じる。具体的には斜面部分では酸化速度が遅くなる。すなわちp-Al0.1Ga0.9As層206形成した円柱の直径である6μm付近で酸化速度が低下することになり、このため均一性、再現性よく、設計通りの電流狭窄径を得ることができる。しかしこのような凸構造を用いた場合、これに起因して光閉じ込めの増加が生じる。
【００６６】
また、凸構造上へ結晶成長する場合、凸部の上面およびその横の平坦部とそれを結ぶ斜面間で成長速度が異なるため、両者間で原料の移動が生じ得る。このため全面が平坦な基板に成長する場合と成長速度が異なることになり、また成長が進んで凸部の段差が変わるとその速度変化の割合も変わることになる。これは正確な層厚制御が必要なDBR成長には不利となる。本実施例では工程4において平坦化を行うことによりこれらの問題を解消している。
【実施例３】
【００６７】
本実施例の半導体発光素子の構成を説明する。ここではInP基板上に形成した発振波長1.3μmの面発光型レーザに本発明を適用した場合とする。本実施例の半導体発光素子の電流狭窄構造は電流ブロック構造である。
【００６８】
図５は本実施例の面発光型レーザの構成例を示す断面模式図である。
【００６９】
図５に示すように、本実施例の面発光型レーザは、n型InP基板301上に、第1のDBR層302、n型InPクラッド層303、活性層304、p型InPクラッド層305、ｎ型InP層306、p型InP層307、p型In0.8Ga0.2As0.44P0.56層308、p型InP層309および第2のDBR層311が順に積層された構成である。
【００７０】
図５に示すように、ｎ型InP層306は、パターンがある部位とない部位の分布を有しており、凹形状が形成されている。ｎ型InP層306の上に形成されたp型InP層307にも凹形状が反映されている。
【００７１】
p型InP層307上のp型In0.8Ga0.2As0.44P0.56層308およびp型InP層309はｎ型InP層306とは逆の層厚分布になっている。p型InP層307の凹形状がp型In0.8Ga0.2As0.44P0.56層308およびp型InP層309の下向きの凸形状に吸収されている。この構造により、p型InP層307の上面とp型InP層309の上面との高さが一致し、それらの表面が平坦になっている。
【００７２】
次に、本実施例の面発光型レーザの製造方法を説明する。
【００７３】
図６Ａから図６Ｅは図５に示した面発光型レーザの製造方法を説明するための断面模式図である。
【００７４】
まず、図６Ａに示すように、n型InP基板301上に、n型InP層とInPに格子整合するn型AlGaInAs層の一対を基本単位とするDBR（n型半導体ミラー層）を複数積層した第1のDBR層302、n型InPクラッド層303、ノンドープAl0.15Ga0.15In0.7As量子井戸とAl0.34Ga0.22In0.44As障壁層からなる活性層304、p型InPクラッド層305、ｎ型InP層306を順次積層する（工程1）。
【００７５】
次にフォトリソグラフィ技術により直径約7μmの円形部分が開いたレジストマスクを形成し、エッチングによりレジストマスクで覆われていない部位の上記ｎ型InP層306を除去した後、フォトレジストを除去する（工程2）。
【００７６】
次に再びMOCVD法を用いて図６Ｂに示すようにp型InP層307、p型In0.8Ga0.2As0.44P0.56層308およびp型InP層309をウエハ上に順次積層する（工程3）。次にp型InP層309上にレジストを塗布し、フォトリソグラフィ技術により、工程2で形成した7μm径の凹部と中心軸が一致するように、直径約7μmの円形状のレジストマスク310を形成する。
【００７７】
次に選択エッチャントを用いてレジストマスク310で被覆されていない部位のp型InP層309およびp型In0.8GaAs0.44P層308を順次除去する（工程4）。これにより図６Ｃに示すように表面が平坦化される。その後、レジストマスク310を除去する。
【００７８】
工程４における被エッチング膜のp型In0.8GaAs0.44P層308とその下地膜のp型InP層307との関係は、実施例１のn-InGaP層110とn-GaAs層109との関係と同様である。そのため、本実施例においても、これらの埋込層の構成元素の組成が異なることで、実施例１と同様の作用が得られる。その結果、p型InP層307の上面と残存するp型InP層309の上面の高さが一致し、上述したように、表面が平坦化される。
【００７９】
続いて図６Ｄに示すように、このウエハ上にスパッタリング法を用いてSiO2層とアモルファスSi（a-Si）層の一対を基本単位とするDBR（誘電体ミラー層）を複数積層した第2のDBR層311を形成する（工程5）。
【００８０】
SiO2層とa-Si層の膜厚は、これら媒質内の各々の光路長が発振波長のほぼ1/4となるように設定してある。次にフォトリソグラフィとエッチングにより工程2で形成した円形のトンネル接合部と同軸上に直径約10μmの円形部分を残して第2のDBR層311の不要部位を除去する（工程6）。次いで、実施例１と同様の手順を用いてメサエッチングを行い、第1のDBR層302の表面まで達する直径約30μｍの円柱状構造312を形成する（工程7）。
【００８１】
次に上記メサエッチングにより露出した第1のDBR層302上に電極を形成する。まずウエハ上にフォトレジストを塗布した後、リソグラフィにより電極を形成する部分のみ除去する。Ti/Pt/Auを蒸着した後、上記フォトレジストを除去してフォトレジスト上のTi/Pt/Auをリフトオフすることにより第1のDBR上の一部に電極313が形成される（工程8）。
【００８２】
次にポリイミド314によりメサを埋め込んだ後、リソグラフィにより工程8で形成した電極上のポリイミドを除去する（工程9）。続いて、次のようにして電極を形成する。まずフォトレジストをウエハ上に塗布し、マスク露光によりパターニングした後、Ti/Pt/Auを蒸着し、上記フォトレジストを除去してフォトレジスト上のTi/Pt/Auをリフトオフすることによりリング電極315およびそれと接続されたパッド電極316を形成する。またこのとき同時にポリイミド314上にパッド電極317を形成し、上記工程8で形成した、第1のDBR層302上の電極313と接続している（工程10：図６Ｅ参照。）。
【００８３】
このようにInP基板上に作製したVCSELを1個ごともしくは所望のアレイ状（例えば1個×10個、100個×100個など）に切り出して使用可能である。
【００８４】
本実施例では、中央7μmの円形部分を除いてp型InP層305およびp型InP層307の間にｎ型InP層306が形成されているため、これが電流ブロック層として機能し、電流が円形部分に狭窄される。
【００８５】
しかしこの電流ブロック構造を形成するため工程2において円形部分のｎ型InP層306を除去する必要があり、これにより凹部が生じる。このため、両側ミラー間に挟まれた光路長は円形部分の方が周囲の部分よりも小さくなる。この場合、実施例1とは逆に等価屈折率は円形部分の方が小さくなるため、いわゆる逆導波構造となり、レーザ発振が困難となる。このため閾値電流が高くなったり、発振しなくなったりするなどの問題が生じるおそれがある。これに対して、本実施例では工程4において平坦化を行うことによりこれらの問題を解消している。
【実施例４】
【００８６】
本実施例の半導体発光素子の構成を説明する。ここではGaAs基板上に形成した発振波長1.15μmの面発光型レーザに本発明を適用した場合とする。本実施例の半導体発光素子の電流狭窄構造は埋め込みトンネル接合である。
【００８７】
図７は本実施例の面発光型レーザの構成例を示す断面模式図である。
【００８８】
図７に示すように、本実施例の面発光型レーザは、n型GaAs基板401上に、第1のDBR層402、酸化層形成層403、n型Al0.2Ga0.8Asクラッド層404、活性層405、ｐ型Al0.3Ga0.7Asクラッド層406、p-GaAs層407、p-Al0.3Ga0.7As層408、p-GaAs層409、p+-GaAs0.9Sb0.1層410、n+- In0.15 Ga0.85As層411、n-GaAs層412、n-GaAs層413、n-InGaP層414および第2のDBR層416が順に積層された構成である。
【００８９】
p+-GaAs0.9Sb0.1層410、n+- In0.15 Ga0.85As層411およびn-GaAs層412は、同一パターン形状が積層された構成であり、それぞれ同一の層厚分布を有している。これらの層は、パターンがある部位とない部位の分布を有している。p+-GaAs0.9Sb0.1層410、n+- In0.15 Ga0.85As層411およびn-GaAs層412はパターンのある部位でトンネル接合を構成する。
【００９０】
トンネル接合部分がn-GaAs層413に埋め込まれ、n-GaAs層413の上に形成されたn-InGaP層414はトンネル接合部分とは逆の層厚分布になっている。トンネル接合部分の凸形状がn-InGaP層414の凹形状に吸収されている。この構造により、n-InGaP層414の上面とn-GaAs層413の露出した面との高さが一致し、それらの表面が平坦になっている。
【００９１】
次に、本実施例の面発光型レーザの製造方法を説明する。
【００９２】
図８Ａから図８Ｅは図７に示した面発光型レーザの製造方法を説明するための断面模式図である。
【００９３】
まず、図８Ａに示すように、n型GaAs基板401上に、n型GaAs層とn型Al0.9Ga0.1As層の一対を基本単位とするDBR（n型半導体ミラー層）を複数積層した第1のDBR層402、n型AlxGa1-xAs（ただし0.9<x<1）の酸化層形成層403、n型Al0.2Ga0.8Asクラッド層404、ノンドープIn0.35Ga0.65As量子井戸とGaAs障壁層からなる活性層405、ｐ型Al0.3Ga0.7Asクラッド層406、p-GaAs層407、p-Al0.3Ga0.7As層408、p-GaAs層409、p+-GaAs0.9Sb0.1層410、n+- In0.15 Ga0.85As層411、n-GaAs層412を有機金属気相成長（MOCVD）法にて順次積層する（工程1）。
【００９４】
ここでp+-GaAs0.9Sb0.1層410のp型ドーパントとしてはC、n+- In0.15 Ga0.85As層411のn型ドーパントとしてはSiを用い、pドーピング濃度は1×1020cm-3、nドーピング濃度は2×1019cm-3とした。また各層の厚さは、p+-GaAs0.9Sb0.1層410を5nmとし、n+- In0.15 Ga0.85As層411を10nmとした。
【００９５】
次にフォトリソグラフィ技術により直径約6μmの円形のレジストマスクをウエハ上に形成した後、エッチングによりレジストで覆われていない部位の上記n-GaAs層412、n+- In0.15 Ga0.85As層411、p+-GaAs0.9Sb0.1層410層を除去する(工程2)。その後、フォトレジストを除去する（工程3）。
【００９６】
次に図８Ｂに示すように再びMOCVD法を用いてn-GaAs層413、n-InGaP層414をウエハ上に順次積層する（工程4）。本構造ではp+-GaAs0.9Sb0.1層410およびn+- In0.15Ga0.85As層411がトンネル接合を形成している。これを一部残して除去した後に半導体で埋め込んでおり、残存するトンネル接合部分にのみ電流が流れる構造となる。
【００９７】
上記トンネル接合は、その界面が第1のDBR層402と後述する第2のDBR層の間に立つ定在波の節に配置されており、光吸収を低減している。また、工程2でエッチングによって半導体の段差が生じるが、この際凸部表面からトンネル接合界面までの光路長が発振波長のほぼ1/4となるようにn-GaAs層412の層厚を設定している。また、n-GaAs層413、n-InGaP層414の層厚は各層の光路長がそれぞれ発振波長のほぼ1/2、1/4など1/4の整数倍になるように設定している。
【００９８】
次にn-InGaP層414上にレジストを塗布し、フォトリソグラフィ技術により、工程2で形成した6μm径のトンネル接合と中心軸が一致するように、中心が円状に開いたレジストマスク415を形成する。そして、選択エッチングを用いてレジストマスク415の開口部のn- InGaP層414をエッチングする（工程5）。
【００９９】
工程５における被エッチング膜のn- InGaP層414とその下地膜のn-GaAs層413との関係は、実施例１のn-InGaP層110とn-GaAs層109との関係と同様である。そのため、本実施例においても、これらの埋込層の構成元素の組成が異なることで、実施例１と同様の作用が得られる。そのため、n- InGaP層414の上面とn-GaAs層413の露出面の高さが一致する。
【０１００】
工程５の処理により、図８Ｃに示すようにn- InGaP層414をトンネル接合の凸部と逆の厚さ分布を持たせることができ、トンネル接合の凸部に起因する埋込層表面上の凸型を解消し、表面平坦化が可能となる。その後、レジストマスク415を除去する。
【０１０１】
次に、このウエハ上にスパッタリング法を用いてSiO2層とアモルファスSi（a-Si）層の一対を基本単位とするDBR（誘電体ミラー層）を複数積層した第2のDBR層416を形成する。SiO2層とa-Si層の膜厚は、これら媒質内の各々の光路長が発振波長のほぼ1/4となるように設定してある（工程6）。
【０１０２】
次に、図８Ｄに示すようにフォトリソグラフィとエッチングにより工程2で形成した円形のトンネル接合部と同軸上に直径約10μmの円形部分を残して第2のDBR層416の不要部位を除去する（工程7）。
【０１０３】
次に、ウエハ上にレジストを塗布し、フォトリソグラフィ技術により、工程2で形成した円形のトンネル接合部と同軸上に直径約20μmの円形のレジストマスクを形成した後第1のDBR層402の表面が露出するまでエッチング（メサエッチング）を行い、円柱状構造417を形成する（工程8）。この後、レジストを除去する。
【０１０４】
次に上記メサエッチングにより露出した第1のDBR層402上に、次のようにして電極を形成する。まずウエハ上にフォトレジストを塗布した後、リソグラフィにより電極を形成する部分のみフォトレジストを除去する。Au/Ga/Niを蒸着した後、上記フォトレジストを除去してフォトレジスト上のAu/Ga/Niをリフトオフすることにより第1のDBR層402上の一部に電極418が形成される（工程9）。
【０１０５】
次にSiO2層419を成膜した後、リソグラフィにより工程9で形成した電極418上のSiO2層419を除去する（工程10）。続いて、次のようにして電極を形成する。まずウエハ上にフォトレジストを塗布し、マスク露光によりパターニングした後、Au/Ge/Niを蒸着し、上記フォトレジストを除去してフォトレジスト上のAu/Ge/Niをリフトオフすることにより図８Ｅに示すように電極420およびそれと接続されたパッド電極421を形成する。またこのとき同時にSiO2層419上にパッド電極422を形成し、上記工程9で形成した第1のDBR層402上の電極418と接続している（工程11：図８Ｅ参照。）。
【０１０６】
このようにGaAs基板上に作製したVCSELを1個毎もしくは所望のアレイ状（例えば1個×10個、100個×100個など）に切り出して使用可能である。
【０１０７】
本実施例でも工程5において実施例１と同様に表面を平坦化しており、埋込層の厚みが薄くても高次モードの発生を抑制し、放射角を低減可能となっている。
【０１０８】
また、本実施例ではトンネル接合上部ではトンネル接合界面から第2のDBR層までの光路長が発振波長の3/4となっており、n-GaAs層413、n-InGaP層414は各層の光路長がそれぞれ発振波長の概ね1/2、1/4となっている。InGaPの屈折率はGaAsよりも小さいことから、n-GaAs層413とn-InGaP層414の界面での反射は第2のDBR層からの反射波とほぼ逆位相となっている。このためトンネル接合上部の反射率に比べ、その周囲のInGaP層414が存在する部分の反射率が僅かに低くなっている。これによりいわゆるモードフィルタ効果が生じ、これにより高次モードがさらに抑制される利点がある。
【０１０９】
以上、本発明の実施例として実施例１から実施例４を挙げて説明したが、本発明の実施方法は上記した各種形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形が可能である。半導体発光素子の波長、材料についても実施例に挙げたもの以外を選ぶことが可能である。
【０１１０】
本発明の半導体発光素子では、パターン層の成膜方向に第１の埋込層を介してパターン層とは逆の層厚分布で第２の埋込層が形成されているため、パターン層の凹部または凸部が第２の埋込層で吸収される。また、第１および第２の埋込層の構成元素の組成が異なっているので、第２の埋込層に対するエッチングの際、下地膜となる第１の埋込層の削れ量を抑制することができる。そのため、再現性、均一性の良く表面を平坦化することが可能であり、また共振器の光学長を正確に制御できる。
【０１１１】
本発明の半導体発光素子の製造方法では、構成元素の組成が異なる２種以上の埋込層を用いているため、いずれかの埋込層を被エッチング膜とする選択エッチングなどの技術を用いることが可能となる。これにより、共振器内の凹部に対して逆の凸形状の埋込層を形成し、または、共振器内の凸部に対して逆の凹形状の埋込層を形成して表面を平坦化することが容易となる。
【０１１２】
本発明によれば、埋込層の膜厚が従来よりも薄くても共振器表面の平坦化が可能となるため、共振器長を長くすることなく光閉じ込め係数を適切な値に調整することができる。そのため、従来技術の課題であった放射角と変調速度の間のトレードオフの関係による問題を解消し、低放射角かつ高速変調可能な素子を実現でき、面発光レーザを含む半導体発光素子の特性改善に大きく寄与する。
【０１１３】
本発明では２種以上の埋込層を用いて共振器表面の平坦化を図っているが、上述したように、所定の埋込層に対して選択的なエッチングができることが好ましい。選択エッチングにより表面平坦化を行うためには、層厚分布を持つ層と、それと逆の厚さ分布を有する層の間に1層以上の埋込層があることが望ましい。また、平坦化の目的はレーザ光の高次モード発生を抑えることであるため、平坦化する必要があるのは光が分布する部分であり、光が及ばない部分には凹部や凸部があっても構わない。
【０１１４】
また、厚さ分布を有する層の上側のミラーは主に半導体DBRか誘電体DBRが用いられるが、誘電体DBRの場合にはDBRを構成する２種の層の屈折率差が大きいので、共振器内の光路長の違いが等価屈折率差、延いては光閉じ込めに大きく影響する。このため特に共振器表面の平坦化が重要となり、本発明が有効である。
【０１１５】
また、厚さ分布を有する層は電流狭窄構造を作製するために用いられることが多く、本発明はこれを平坦化するために特に有効である。
【０１１６】
また、低放射角のためには、共振器表面の平坦度は光が分布する領域の上面で10nm以下となるようにすることが望ましい。
【０１１７】
さらに、埋込層の屈折率差に起因する等価屈折率の差を低減するため、各埋込層の屈折率はレーザの発振波長において10%以内に収まっていることが望ましい。
【図面の簡単な説明】
【０１１８】
【図１】実施例１の面発光型レーザの構成例を示す断面模式図である。
【図２Ａ】実施例１の面発光型レーザの製造方法を説明するための断面模式図である。
【図２Ｂ】実施例１の面発光型レーザの製造方法を説明するための断面模式図である。
【図２Ｃ】実施例１の面発光型レーザの製造方法を説明するための断面模式図である。
【図２Ｄ】実施例１の面発光型レーザの製造方法を説明するための断面模式図である。
【図２Ｅ】実施例１の面発光型レーザの製造方法を説明するための断面模式図である。
【図３】実施例２の面発光型レーザの構成例を示す断面模式図である。
【図４Ａ】実施例２の面発光型レーザの製造方法を説明するための断面模式図である。
【図４Ｂ】実施例２の面発光型レーザの製造方法を説明するための断面模式図である。
【図４Ｃ】実施例２の面発光型レーザの製造方法を説明するための断面模式図である。
【図４Ｄ】実施例２の面発光型レーザの製造方法を説明するための断面模式図である。
【図４Ｅ】実施例２の面発光型レーザの製造方法を説明するための断面模式図である。
【図５】実施例３の面発光型レーザの構成例を示す断面模式図である。
【図６Ａ】実施例３の面発光型レーザの製造方法を説明するための断面模式図である。
【図６Ｂ】実施例３の面発光型レーザの製造方法を説明するための断面模式図である。
【図６Ｃ】実施例３の面発光型レーザの製造方法を説明するための断面模式図である。
【図６Ｄ】実施例３の面発光型レーザの製造方法を説明するための断面模式図である。
【図６Ｅ】実施例３の面発光型レーザの製造方法を説明するための断面模式図である。
【図７】実施例４の面発光型レーザの構成例を示す断面模式図である。
【図８Ａ】実施例４の面発光型レーザの製造方法を説明するための断面模式図である。
【図８Ｂ】実施例４の面発光型レーザの製造方法を説明するための断面模式図である。
【図８Ｃ】実施例４の面発光型レーザの製造方法を説明するための断面模式図である。
【図８Ｄ】実施例４の面発光型レーザの製造方法を説明するための断面模式図である。
【図８Ｅ】実施例４の面発光型レーザの製造方法を説明するための断面模式図である。
【図９Ａ】従来の埋込構造の一構成例を説明するための図である。
【図９Ｂ】従来の埋込構造の別の構成例を説明するための図である。
【符号の説明】
【０１１９】
１０１、２０１、４０１    n型GaAs基板
１０２、２０２、３０２、４０２    第1のDBR層
１０３、２０３    n型Al0.3Ga0.7Asクラッド層
１０４、２０４、３０４、４０５    活性層
１０５、２０５    p型Al0.3Ga0.7Asクラッド層
１０８    p+-In0.15Ga0.85As層
１０９    n-GaAs層
１１０    n-InGaP層
１１１    n-GaAs層
１１３、２１３、３１１、４１６    第2のDBR層
２０６、２０９    p-Al0.1Ga0.9As層
２１０    p-Al0.35Ga0.65As層
２１１    p-GaAs層
３０１    n-InP基板
３０３    n-InPクラッド層
３０５    p-InPクラッド層
３０６    n-InP層
３０７    p-InP層
３０８    p型In0.8Ga0.2As0.44P0.56層
３０９    p-InP層
４０４    n型Al0.2Ga0.8Asクラッド層
４０６    ｐ型Al0.3Ga0.7Asクラッド層
４１１    n+- In0.15 Ga0.85As層
４１２、４１３    n-GaAs層
４１４    n-InGaP層
【図１】
2008103483.tif 000003
【図２Ａ】
2008103483.tif 000004
【図２Ｂ】
2008103483.tif 000005
【図２Ｃ】
2008103483.tif 000006
【図２Ｄ】
2008103483.tif 000007
【図２Ｅ】
2008103483.tif 000008
【図３】
2008103483.tif 000009
【図４Ａ】
2008103483.tif 000010
【図４Ｂ】
2008103483.tif 000011
【図４Ｃ】
2008103483.tif 000012
【図４Ｄ】
2008103483.tif 000013
【図４Ｅ】
2008103483.tif 000014
【図５】
2008103483.tif 000015
【図６Ａ】
2008103483.tif 000016
【図６Ｂ】
2008103483.tif 000017
【図６Ｃ】
2008103483.tif 000018
【図６Ｄ】
2008103483.tif 000019
【図６Ｅ】
2008103483.tif 000020
【図７】
2008103483.tif 000021
【図８Ａ】
2008103483.tif 000022
【図８Ｂ】
2008103483.tif 000023
【図８Ｃ】
2008103483.tif 000024
【図８Ｄ】
2008103483.tif 000025
【図８Ｅ】
2008103483.tif 000026
【図９Ａ】
2008103483.tif 000027
【図９Ｂ】
2008103483.tif 000028