(57)【要約】【課題】上下方向からそれぞれ成長する熱酸化膜同士の界面において隙間の残存を防止できるようにした半導体装置の製造方法を提供する。【解決手段】Ｓｉ基板１上にＳｉ層１３／ＳｉＧｅ層１１を成膜し、素子領域の外周に沿って溝ｈ１を形成する。次に、Ｓｉ基板１上の全面に支持体膜を成膜し、これをドライエッチングして支持体２２を形成する。続いて、支持体２２下から露出しているＳｉ層１３／ＳｉＧｅ層１１をドライエッチングする。この状態でＳｉＧｅ層１１をフッ硝酸溶液でエッチングすると、支持体２２にＳｉ層１３がぶらさがった形でＳｉ層１３下に空洞部が形成される。その後、Ｓｉ基板１を熱酸化して空洞部内に熱酸化膜を形成する（ＢＯＸ酸化工程）。支持体２２を形成する工程では、ＢＯＸ酸化工程での支持体２２の反りを防止するために、素子領域外周の長辺の一部から溝ｈ１にかけて反り防止支持部２２ｂを形成する。【選択図】図４
2008103458.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１半導体層と第２半導体層とを順次積層する工程と、
前記第２半導体層と前記第１半導体層とを部分的にエッチングして、前記半導体基板を
底面とする第１溝を素子領域の外周に沿って形成する工程と、
前記第１溝が形成された前記半導体基板上に前記第１溝を埋め込み且つ前記第２半導体
層を覆うように支持体膜を形成する工程と、
前記支持体膜を部分的にエッチングして、前記素子領域の前記第２半導体層を覆って支
持する支持体を形成する工程と
前記支持体下から露出する前記第２半導体層及び前記第１半導体層を順次エッチングし
て、前記素子領域の前記第１半導体層の側面を露出させる第２溝を形成する工程と、
前記第２半導体層よりも前記第１半導体層の方がエッチングされ易い条件で、前記第２
溝を介して前記第１半導体層をエッチングすることによって、前記素子領域の前記第２半
導体層と前記半導体基板との間に空洞部を形成する工程と、
前記半導体基板を加熱して前記空洞部内に熱酸化膜を形成する工程と、を含み、
前記素子領域の外周は平面視で短辺と長辺とを有し、
前記支持体を形成する工程では、
前記熱酸化膜を形成する際に前記支持体の反りを防止するための反り防止用脚部を、前
記外周の長辺の一部から前記第１溝にかけて形成することを特徴とする半導体装置の製造
方法。
【請求項２】
前記支持体を形成する工程では、当該支持体を前記半導体基板上で支えるための脚部を
、前記外周の短辺の少なくとも一部から前記第１溝にかけて形成することを特徴とする請
求項１に記載の半導体装置の製造方法。
【請求項３】
前記熱酸化膜を形成した後で前記支持体を前記第２半導体層上から除去し、その後、当
該第２半導体層上に絶縁膜を介してゲート電極を形成する工程、をさらに含み、
前記ゲート電極を形成する工程では、前記反り防止用脚部が形成された領域と平面視で
重ならない位置に前記ゲート電極を形成することを特徴とする請求項１または請求項２に
記載の半導体装置の製造方法。
【請求項４】
前記熱酸化膜を形成した後で前記支持体を前記第２半導体層上から除去し、その後、当
該第２半導体層上に絶縁膜を介してゲート電極を形成する工程、をさらに含み、
前記反り防止用脚部のチャネル方向に沿った長さは前記ゲート電極のゲート長よりも大
きく、
前記ゲート電極を形成する工程では、
前記反り防止用脚部が形成された領域と平面視で重なり且つ、当該領域からチャネル方
向へはみ出ていない位置に前記ゲート電極を形成することを特徴とする請求項１または請
求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、上下方向からそれぞれ成長する熱酸化
膜同士の界面において隙間の残存を防止できるようにした技術に関する。
【背景技術】
【０００２】
バルクウェハ上にＳＯＩ構造を形成する手法として、非特許文献１に開示された方法が
ある。この方法では、Ｓｉ基板上にＳｉ層／ＳｉＧｅ層を成膜し、そこに支持体用の溝を
形成する。Ｓｉ層とＳｉＧｅ層はエピタキシャル成長法で形成し、支持体用の溝はドライ
エッチングで形成する。次に、Ｓｉ基板上の全面に支持体膜を成膜した後、この支持体膜
をドライエッチングして支持体を形成し、さらに、支持体下から露出しているＳｉ層／Ｓ
ｉＧｅ層もドライエッチングする。この状態でＳｉＧｅ層をフッ硝酸で選択的にエッチン
グすると、支持体にＳｉ層がぶらさがった形でＳｉ層の下に空洞部が形成される。次に、
Ｓｉ基板を熱酸化して空洞部内にＳｉＯ2膜を形成する（ＢＯＸ酸化工程）。このように
して、ＳｉＯ2膜とＳｉ層とからなるＳＯＩ構造をバルクウェハ上に形成する。ＳＯＩ構
造を形成した後は、ＣＶＤによってＳｉ基板上の全面にＳｉＯ2膜を成膜する。そして、
ＳｉＯ2膜と支持体とをＣＭＰで平坦化し、さらにＨＦ系溶液でウエットエッチング（即
ち、ＨＦエッチ）することで、Ｓｉ層の表面を露出させる。
【非特許文献１】Ｔ．Ｓａｋａｉ  ｅｔ  ａｌ．“Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＢｏｎｄｉｎｇＳｉ  Ｉｓｌａｎｄｓ（ＳＢＳＩ）  ｆｏｒ  ＬＳＩ  Ａｐｐｌｉｃａｔｉｏｎ”，Ｓｅｃｏｎｄ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  ＳｉＧｅ  Ｔｅｃｈｎｏｌｏｇｙ  ａｎｄ  Ｄｅｖｉｃｅ  Ｍｅｅｔｉｎｇ，Ｍｅｅｔｉｎｇ  Ａｂｓｔｒａｃｔ，ｐｐ．２３０−２３１，Ｍａｙ（２００４）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
図１３に示すように、従来の方法では、ＢＯＸ酸化工程で支持体１２２およびＳｉ層１
１３が上に向けて凸に反りやすく、Ｓｉ層１１３側から成長するＳｉＯ2膜１３１ａと、
Ｓｉ基板１０１側から成長するＳｉＯ2膜１３１ｂとの界面に隙間Ｓが残り易いという問
題があった。上記界面に隙間Ｓが残った状態で後のプロセスであるＨＦエッチを行うと、
隙間ＳにＨＦが侵入してしまい、Ｓｉ基板１０１上からＳｉ層１１３が剥がれてしまうお
それがある。
本発明は、このような事情に鑑みてなされたものであって、上下方向からそれぞれ成長
する熱酸化膜同士の界面において隙間の残存を防止できるようにした半導体装置の製造方
法の提供を目的とする。
【課題を解決するための手段】
【０００４】
〔発明１、２〕  上記問題点を解決するために、発明１の半導体装置の製造方法は、半導
体基板上に第１半導体層と第２半導体層とを順次積層する工程と、前記第２半導体層と前
記第１半導体層とを部分的にエッチングして、前記半導体基板を底面とする第１溝を素子
領域の外周に沿って形成する工程と、前記第１溝が形成された前記半導体基板上に前記第
１溝を埋め込み且つ前記第２半導体層を覆うように支持体膜を形成する工程と、前記支持
体膜を部分的にエッチングして、前記素子領域の前記第２半導体層を覆って支持する支持
体を形成する工程と前記支持体下から露出する前記第２半導体層及び前記第１半導体層を
順次エッチングして、前記素子領域の前記第１半導体層の側面を露出させる第２溝を形成
する工程と、前記第２半導体層よりも前記第１半導体層の方がエッチングされ易い条件で
、前記第２溝を介して前記第１半導体層をエッチングすることによって、前記素子領域の
前記第２半導体層と前記半導体基板との間に空洞部を形成する工程と、前記半導体基板を
加熱して前記空洞部内に熱酸化膜を形成する工程と、を含み、前記素子領域の外周は平面
視で短辺と長辺とを有し、前記支持体を形成する工程では、前記熱酸化膜を形成する際に
前記支持体の反りを防止するための反り防止用脚部を、前記外周の長辺の一部から前記第
１溝にかけて形成することを特徴とするものである。
【０００５】
また、発明２の半導体装置の製造方法は、発明１の半導体装置の製造方法において、前
記支持体を形成する工程では、当該支持体を前記半導体基板上で支えるための脚部を、前
記外周の短辺の少なくとも一部から前記第１溝にかけて形成することを特徴とするもので
ある。
発明１または発明２の半導体装置の製造方法によれば、熱酸化膜を形成する際に支持体
の反りが抑制されるので、空洞部内で第２半導体層側から成長する熱酸化膜と、半導体基
板側から成長する熱酸化膜との密着性を高めることができる。つまり、上下方向からそれ
ぞれ成長する熱酸化膜の界面に隙間が生じないようにすることができる。これにより、支
持体を除去する際に上記界面へエッチャントが侵入しにくくなるので、半導体基板上から
の第２半導体層の剥がれを防止することができる。
【０００６】
〔発明３、４〕  発明３の半導体装置の製造方法は、発明１または発明２の半導体装置の
製造方法において、前記熱酸化膜を形成した後で前記支持体を前記第２半導体層上から除
去し、その後、当該第２半導体層上に絶縁膜を介してゲート電極を形成する工程、をさら
に含み、前記ゲート電極を形成する工程では、前記反り防止用脚部が形成された領域と平
面視で重ならない位置に前記ゲート電極を形成することを特徴とするものである。ここで
、「反り防止用脚部」は第２溝を形成する際にマスクとしてはたらく。それゆえ、反り防
止用脚部によって第２半導体層の一部が覆われている場合には、その覆われている部分は
第２溝を形成する際にエッチングされず、素子領域外周の長辺から第１溝側への突出部と
して残される。
【０００７】
また、発明４の半導体装置の製造方法は、発明１または発明２の半導体装置の製造方法
において、前記熱酸化膜を形成した後で前記支持体を前記第２半導体層上から除去し、そ
の後、当該第２半導体層上に絶縁膜を介してゲート電極を形成する工程、をさらに含み、
前記反り防止用脚部のチャネル方向に沿った長さは前記ゲート電極のゲート長よりも大き
く、前記ゲート電極を形成する工程では、前記反り防止用脚部が形成された領域と平面視
で重なり且つ、当該領域からチャネル方向へはみ出ていない位置に前記ゲート電極を形成
することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。ここで、
「チャネル方向」とは、ドレイン電流が流れる方向と平行な方向のことである。
【０００８】
発明３または発明４の半導体装置の製造方法によれば、第２半導体層の突出部の角部は
ゲート電極と重ならないので、この角部における電界集中を防ぐことができ、電界集中に
よるゲートリーク電流の増大やゲート絶縁膜破壊寿命の劣化を避けることができる。また
、チャネルが形成される領域（即ち、チャネル領域）に第２半導体層の突出部は含まれな
いので、チャネル幅（Ｗ）の長い部分と短い部分とが混在する事態を避けることができ、
Ｗをおよそ一定の長さにすることができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態を添付図面を参照して説明する。
（１）第１実施形態
図１〜図８は、本発明の第１実施形態に係る半導体装置の製造方法を示す図であり、図
１（Ａ）〜図７（Ａ）は平面図、図１（Ｂ）〜図７（Ｂ）は図１（Ａ）〜図７（Ａ）をＸ
１−Ｘ´１〜Ｘ７−Ｘ´７線でそれぞれ切断したときの断面図である。
【００１０】
図１（Ａ）及び（Ｂ）に示すように、まず始めに、Ｓｉ基板（バルクウェハ）１上に図
示しないシリコンバッファ（Ｓｉ−ｂｕｆｆｅｒ）層を形成し、その上にシリコンゲルマ
ニウム（ＳｉＧｅ）層１１を形成し、その上にシリコン（Ｓｉ）層１３を形成する。これ
らＳｉ−ｂｕｆｆｅｒ層、ＳｉＧｅ層１１、Ｓｉ層１３は、例えばエピタキシャル成長法
で連続して形成する。次に、図２（Ａ）及び（Ｂ）に示すように、フォトリソグラフィー
技術及びエッチング技術を用いて、Ｓｉ層１３、ＳｉＧｅ層１１及びＳｉ−ｂｕｆｆｅｒ
層（図示せず）を部分的にエッチングする。これにより、Ｓｉ基板１を底面とする溝ｈ１
を素子領域（即ち、ＳＯＩ構造が形成される領域）の外周に沿って形成する。この溝ｈ１
は、支持体の脚部を配置するための溝である。なお、溝ｈ１を形成するエッチング工程で
は、Ｓｉ基板１の表面でエッチングを止めるようにしてもよいし、Ｓｉ基板１をオーバー
エッチングして溝ｈ１を深くしてもよい。
【００１１】
次に、図３（Ａ）及び（Ｂ）に示すように、溝ｈ１を埋め込むようにしてＳｉ基板１上
の全面に支持体膜２１を形成する。支持体膜２１は例えばシリコン酸化（ＳｉＯ2）膜で
あり、その厚さは例えば４００［ｎｍ］である。また、支持体膜２１の形成は例えばＣＶ
Ｄで行う。
そして、図４（Ａ）および（Ｂ）に示すように、フォトリソグラフィー技術及びエッチ
ング技術により支持体膜２１を部分的にエッチングして、素子領域のＳｉ層１３上を覆う
支持体２２を形成する。図４（Ａ）および（Ｂ）に示すように、この支持体２２には、素
子領域を覆う本体のほかに、支持体支持部２２ａと反り防止支持部２２ｂとが含まれてい
る。支持体支持部２２ａは、支持体２２をＳｉ基板１上で支えるため脚部であり、素子領
域外周の短辺から溝ｈ１にかけて支持体膜２１を残すことによって形成する。また、反り
防止支持部２２ｂは、後のＢＯＸ酸化工程で支持体２２の反りを防止するための脚部であ
り、素子領域外周の長辺の一部から第１溝ｈ１にかけて支持体膜２１を残すことによって
形成する。
【００１２】
次に、図５（Ａ）および（Ｂ）に示すように、支持体２２下から露出しているＳｉ層１
３、ＳｉＧｅ層１１及びＳｉ−ｂｕｆｆｅｒ層（図示せず）を順次エッチングして、Ｓｉ
基板１を底面とし、Ｓｉ層１３の側面とＳｉＧｅ層１１の側面とを内壁に露出させる溝ｈ
２を形成する。なお、溝ｈ２を形成するエッチング工程では、Ｓｉ基板１の表面でエッチ
ングを止めるようにしてもよいし、Ｓｉ基板１をオーバーエッチングして溝ｈ２を深くし
てもよい。図５（Ａ）および（Ｂ）において、素子領域の短辺から反り防止支持部２２ｂ
までの距離Ｌは例えば１．５μｍ程度である。
【００１３】
次に、図５（Ａ）および（Ｂ）において、溝ｈ２を介してフッ硝酸溶液をＳｉ層１３及
びＳｉＧｅ層１１のそれぞれの側面に接触させて、ＳｉＧｅ層１１を選択的にエッチング
して除去する。これにより、図６（Ａ）および（Ｂ）に示すように、Ｓｉ層１３とＳｉ基
板１との間に空洞部２５を形成する。ここで、フッ硝酸溶液を用いたウェットエッチング
では、Ｓｉと比べてＳｉＧｅのエッチングレートが大きい（即ち、Ｓｉに対するエッチン
グの選択比が大きい）ので、Ｓｉ層１３を残しつつＳｉＧｅ層１１だけをエッチングして
除去することが可能である。空洞部２５の形成後、Ｓｉ層１３はその上面と側面とが支持
体２２によって支えられることとなる。
【００１４】
次に、図７（Ａ）および（Ｂ）に示すように、Ｓｉ基板１を熱酸化して空洞部内に熱酸
化膜３１を形成する（ＢＯＸ酸化工程）。この例では、空洞部の上下の面はＳｉで構成さ
れているので、熱酸化膜３１はＳｉＯ2膜である。また、この例では、反り防止支持部２
２ｂによって支持体２２の長辺側がＳｉ基板１側に押さえ付けられているので、支持体２
２とその下側に位置するＳｉ層１３の反りがそれぞれ抑制される。このため、ＢＯＸ酸化
工程において空洞部２５の変形を防止することができ、Ｓｉ層１３から下に向かって成長
する熱酸化膜３１ａと、Ｓｉ基板１から上に向かって成長する熱酸化膜３１ｂとの密着性
を高めることができる。
【００１５】
熱酸化膜３１を形成した後は、ＣＶＤなどの方法によりＳｉ基板１上の全面に絶縁膜を
成膜して、素子領域の外周に沿って形成された溝ｈ１や、フッ硝酸溶液の導入用に形成さ
れた溝ｈ２を埋め込む。ここで成膜する絶縁膜は、例えばＳｉＯ2膜やシリコン窒化（Ｓ
ｉ3Ｎ4）膜である。次に、Ｓｉ基板１の全面を覆う絶縁膜とその下の支持体２２とを例え
ばＣＭＰにより平坦化し、さらに、必要な場合はこれらの膜をウェットエッチングする。
これにより、図８に示すように、Ｓｉ層１３上から絶縁膜３３を完全に取り除き、ＳＯＩ
構造が完成させる。
【００１６】
このように、本発明の第１実施形態によれば、熱酸化膜３１を形成する際に、反り防止
支持部２２ｂによって支持体２２の反りが抑制されるので、空洞部２５内でＳｉ層１３側
から成長する熱酸化膜３１ａと、Ｓｉ基板１側から成長する熱酸化膜３１ｂとの密着性を
高めることができる。つまり、上下方向からそれぞれ成長する熱酸化膜３１ａ、３１ｂの
界面に隙間が残らないようにすることができる。これにより、支持体２２を除去する際に
フッ硝酸溶液は上記界面へ侵入しにくくなるので、空洞部２５内で熱酸化膜３１がエッチ
ングされることを防ぐことができ、Ｓｉ基板１上からのＳｉ層１３の剥がれを防止するこ
とができる。
【００１７】
なお、本発明者が得た経験的事実によれば、溝ｈ２の素子領域長辺に沿った長さ（以下
、単に「溝ｈ２の長さ」という。）が１．５μｍを超えた場合に、支持体２２に反りが発
生しやすい傾向がある。そこで、溝ｈ２の長さが１．５μｍを超える場合には、この溝ｈ
２を複数の溝に区切って、その一つあたりの長さを１．５μｍ以下（即ち、ほとんど反り
を無視できる長さ）にすることで、支持体２２の反りをより効果的に抑制することができ
る。
【００１８】
例えば、図９において、素子領域の長辺の長さＬ１が例えば４．５μｍであり、短辺の
長さＬ２が例えば１．２μｍである場合、反り防止支持部２２ｂを素子領域の長辺側にそ
れぞれ１つずつ配置して溝ｈ２を二つに当分割しただけでは、分割後の溝ｈ２の長さは１
．５μｍを超えてしまう（即ち、４．５μｍ／２＝２．２５μｍ）。このような場合は、
図９に示すように、反り防止支持部２２ｂを素子領域の長辺側にそれぞれ２つずつ配置し
て溝ｈ２を三つに等分割すると良い。これにより、分割後の溝ｈ２の長さＬ３を１．５μ
ｍ以下とすることができるので、支持体２２の反りをより効果的に防止することができる
。
【００１９】
（２）第２実施形態
図４（Ａ）に示したように、反り防止支持部２２ｂによってＳｉ層１３の一部が覆われ
ていると、その覆われている部分は溝ｈ２を形成する際にエッチングされないので、Ｓｉ
層１３は素子領域外周の長辺の側から溝ｈ１の側へ突出部１４を有するような形状に形成
される。半導体装置の製造工程では、図８に示したＳＯＩ構造を形成した後、ＳＯＩ構造
のＳｉ層１３表面にゲート絶縁膜を形成し、その上に例えばポリシリコン等からなるゲー
ト電極を形成することになるが、上記の突出部１４とゲート電極との位置関係を工夫しな
いと、ゲート絶縁膜の信頼性が損なわれてしまう可能性がある。
【００２０】
詳しく説明すると、図１０（Ａ）に示すように、ＣＭＰ等の平坦化処理によって絶縁膜
３３を削りすぎると、Ｓｉ層１３が絶縁膜３３表面から若干浮き出た形となる。このよう
な状態で、図１０（Ａ）および（Ｂ）に示すように、突出部１４を完全に覆うようにゲー
ト電極５１を形成すると、突出部１４の角部ｅは尖っているので、トランジスタの動作時
に角部ｅに電界が集中して、ゲート絶縁膜が破壊されてしまう可能性がある。
【００２１】
また、図１０（Ｂ）に示すように、ゲート電極５１の直下に突出部１４が存在すること
によって、チャネル領域にチャネル幅（Ｗ）の長い部分と短い部分とが混在することとな
り、トランジスタのソース、ドレイン間で電流がどれくらい流れるかといったような電気
的特性の予測も難しくなる。
そこで、このような不具合を回避するためには、図１１（Ａ）および（Ｂ）に示すよう
に、反り防止支持部２２ｂの形成領域と平面視で重ならない位置にゲート電極５１を形成
する。図１１（Ａ）は、絶縁膜３３によって周囲から素子分離された（即ち、島状の）Ｓ
ｉ層１３上にゲート電極５１を一つ形成する場合を示す図であり、図１１（Ｂ）は、島上
のＳｉ層１３上にゲート電極５１を２つ形成する場合を示す図である。
【００２２】
図１１（Ａ）および（Ｂ）に示すように、反り防止支持部２２ｂの形成領域と平面視で
重ならないようにゲート電極５１を形成することで、角部ｅにおける電界集中を防ぐこと
ができる。したがって、電界集中によってゲート絶縁膜が破壊される事態を避けることが
でき、ゲート絶縁膜の信頼性を高く維持することができる。また、このような方法によれ
ば、チャネル領域から突出部１４が外れるので、チャネル幅（Ｗ）を一定の長さにするこ
とができ、Ｗの長い部分と短い部分とが混在する事態を避けることができる。したがって
、トランジスタの電気的特性の予測が容易である。
【００２３】
或いは、上記不具合を回避するための別の方法として、図１２（Ａ）および（Ｂ）に示
すように、反り防止支持部２２ｂのチャネル方向（即ち、Ｘ軸方向）に沿った長さＸ１を
ゲート電極５１のゲート長Ｘ２よりも大きく設計する。そして、反り防止支持部２２ｂの
形成領域と平面視で重なり且つ、当該領域からチャネル方向へはみ出ていない位置に、ゲ
ート電極５１を形成する。図１２（Ａ）は、島状のＳｉ層１３上にゲート電極５１を一つ
形成する場合を示す図であり、図１２（Ｂ）は、島上のＳｉ層１３上にゲート電極５１を
２つ形成する場合を示す図である。このような方法であっても、角部ｅにおける電界集中
を防ぐことができ、電界集中によってゲート絶縁膜が破壊される事態を避けることができ
るので、ゲート絶縁膜の信頼性を高く維持することができる。また、チャネル幅（Ｗ）を
一定の長さにすることができるので、トランジスタの電気的特性の予測が容易である。
【００２４】
上記の第１、第２実施形態では、Ｓｉ基板１が本発明の「半導体基板」に対応し、Ｓｉ
Ｇｅ層１１が本発明の「第１半導体層」に対応し、Ｓｉ層１３が本発明の「第２半導体層
」に対応している。また、溝ｈ１が本発明の「第１溝」に対応し、溝ｈ２が本発明の「第
２溝」に対応している。さらに、支持体支持部２２ａが本発明の「（支持体を支えるため
の）脚部」に対応し、反り防止支持部２２ｂが本発明の「反り防止用脚部」に対応してい
る。
【図面の簡単な説明】
【００２５】
【図１】第１実施形態に係る半導体装置の製造方法を示す図（その１）。
【図２】第１実施形態に係る半導体装置の製造方法を示す図（その２）。
【図３】第１実施形態に係る半導体装置の製造方法を示す図（その３）。
【図４】第１実施形態に係る半導体装置の製造方法を示す図（その４）。
【図５】第１実施形態に係る半導体装置の製造方法を示す図（その５。
【図６】第１実施形態に係る半導体装置の製造方法を示す図（その６）。
【図７】第１実施形態に係る半導体装置の製造方法を示す図（その７）。
【図８】第１実施形態に係る半導体装置の製造方法を示す図（その８）。
【図９】反り防止支持部２２ｂの他の配置例を示す図。
【図１０】突出部１４とゲート電極５１との位置関係の一例を示す図。
【図１１】第２実施形態に係るゲート電極５１の配置例を示す図（その１）。
【図１２】第２実施形態に係るゲート電極５１の配置例を示す図（その２）。
【図１３】従来例の問題点を示す図。
【符号の説明】
【００２６】
１  Ｓｉ基板、１１  ＳｉＧｅ層、１３  Ｓｉ層、１４  突出部、２１    支持体、２
２  支持体、２２ａ  支持体支持部、２２ｂ  反り防止支持部、２５  空洞部、３１  熱
酸化膜、３１ａ  （下方向に成長する）熱酸化膜、３１ｂ  （上方向に成長する）熱酸化
膜、３３  絶縁膜、５１  ゲート電極、ｅ  角部、ｈ１  （素子領域の外周に沿った）溝
、ｈ２  （フッ硝酸溶液を導入するための）溝
【図１】
2008103458.tif 000003
【図２】
2008103458.tif 000004
【図３】
2008103458.tif 000005
【図４】
2008103458.tif 000006
【図５】
2008103458.tif 000007
【図６】
2008103458.tif 000008
【図７】
2008103458.tif 000009
【図８】
2008103458.tif 000010
【図９】
2008103458.tif 000011
【図１０】
2008103458.tif 000012
【図１１】
2008103458.tif 000013
【図１２】
2008103458.tif 000014
【図１３】
2008103458.tif 000015