(57)【要約】【課題】小型化及び材料コストの低減を図ることができる半導体装置及びＬＥＤプリントヘッドを提供する。【解決手段】半導体装置は、集積回路が形成されたＳｉ基板１０１と、Ｓｉ基板１０１上に形成され、集積回路により独立に電位を制御可能なｍ個（ｍは２以上の整数）のメタル層１０３と、ｍ個のメタル層１０３の各々に貼り付けられ、メタル層１０３に面する側が共通接続されたメタル層１０３当たりｎ個（ｎは２以上の整数）のＬＥＤ素子１０５と、メタル層１０３と集積回路とを接続する共通配線１３１と、一の導通層１０３に貼り付けられたｎ個のＬＥＤ素子１０５の各々から引き出された個別配線１０６とを備え、ＬＥＤ素子１０５は、積層されたエピタキシャル層１０４で構成され、個別配線層１０６は、ＬＥＤ素子１０５の導通層とは反対側に接続されている。【選択図】図２
2008103761.tif 000002
【特許請求の範囲】
【請求項１】
集積回路が形成された半導体基板と、
前記半導体基板上に形成され、前記集積回路により独立に電位を制御可能なｍ個（ｍは２以上の整数）の導通層と、
ｍ個の前記導通層の各々に貼り付けられ、前記導通層に面する側が共通接続された前記導通層当たりｎ個（ｎは２以上の整数）の半導体素子と、
前記導通層と前記集積回路とを接続する共通配線と、
一の前記導通層に貼り付けられたｎ個の半導体素子の各々から引き出された個別配線とを備え、
前記半導体素子は、積層されたエピタキシャル層で構成され、
前記個別配線層は、前記半導体素子の前記導通層とは反対側に接続された
ことを特徴とする半導体装置。
【請求項２】
前記半導体素子の厚さは、１０μｍ以下であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
一の前記導通層に貼り付けられたｎ個の前記半導体素子は、一枚のエピタキシャルフィルムに形成されたことを特徴とする請求項１または請求項２の何れかに記載の半導体装置。
【請求項４】
前記半導体素子は、化合物半導体を主材料とすることを特徴とする請求項１から請求項３の何れか一項に記載の半導体装置。
【請求項５】
前記半導体素子周囲の前記導通層上で形成された絶縁層をさらに有し、
前記個別配線層は、前記半導体素子から前記絶縁層上を介して前記集積回路と接続された
ことを特徴とする請求項１に記載の半導体装置。
【請求項６】
請求項１から請求項５の何れか一項に記載の半導体装置と、
該半導体装置の半導体素子と対向して配置された光学素子と、
前記半導体装置及び前記光学素子を保持するホルダとを備え、
前記半導体素子はＬＥＤ素子である
ことを特徴とするＬＥＤプリントヘッド。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、電子写真式プリンタに使用されるＬＥＤプリントヘッドのような半導体装置に関する。
【背景技術】
【０００２】
図１８は、従来のＬＥＤプリントヘッドの一部を概略的に示す斜視図であり、図１９は、図１８のＬＥＤプリントヘッドに備えることができるＬＥＤアレイチップの一例を示す平面図である。図示されたＬＥＤプリントヘッド９００は、基板９０１上に備えられたＬＥＤアレイチップ９０２の電極パッド９０３と、基板９０１上に備えられた駆動ＩＣチップ９０４の電極パッド９０５とをボンディングワイヤ９０６で接続した構造を持つ。
【０００３】
また、下記の特許文献１には、薄膜構造の発光素子が開示されている。
【０００４】
【特許文献１】特開平１０−０６３８０７号公報（図３から図６まで、図８、段落００２１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、図１８及び図１９に示されたＬＥＤプリントヘッド９００では、ＬＥＤアレイチップ９０２と駆動ＩＣチップ９０４とをボンディングワイヤ９０６によって接続していたので、ＬＥＤアレイチップ９０２と駆動ＩＣチップ９０４のそれぞれにワイヤボンド用の大きな（例えば、１００μｍ×１００μｍ）電極パッド９０３及び９０５を設ける必要があった。このため、ＬＥＤアレイチップ９０２及び駆動ＩＣチップ９０４の面積を小さくすることが困難であり、その結果、材料コストを削減することが困難であった。
【０００６】
また、ＬＥＤアレイチップ９０２において発光部９０７として機能する領域は、表面から５μｍ程度の深さの領域である。しかし、図１８及び図１９に示されたＬＥＤプリントヘッド９００では、安定したワイヤボンドの歩留まりを確保するために、ＬＥＤアレイチップ９０２の厚さは駆動ＩＣチップ９０４の厚さ（例えば、２５０μｍ〜３００μｍ）と同程度にする必要があった。このため、ＬＥＤプリントヘッド９００においては、ＬＥＤアレイチップ９０２の材料コストを削減することが困難であった。
【０００７】
さらにまた、特許文献１には、薄膜構造の発光素子が開示されているが、発光素子にはハンダボール用の電極パッドが備えられており、この電極パッドにハンダボールを介して個別電極が接続されている。このように、特許文献１の薄膜構造の発光素子は電極パッドを備えているので、その面積を縮小することが困難であった。
【０００８】
そこで、本発明は上記したような従来技術の課題を解決するためになされたものであり、その目的とするところは、小型化及び材料コストの低減を図ることができる半導体装置及びＬＥＤプリントヘッドを提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置は、集積回路が形成された半導体基板と、前記半導体基板上に形成され、前記集積回路により独立に電位を制御可能なｍ個（ｍは２以上の整数）の導通層と、ｍ個の前記導通層の各々に貼り付けられ、前記導通層に面する側が共通接続された前記導通層当たりｎ個（ｎは２以上の整数）の半導体素子と、前記導通層と前記集積回路とを接続する共通配線と、一の前記導通層に貼り付けられたｎ個の半導体素子の各々から引き出された個別配線とを備え、前記半導体素子は、積層されたエピタキシャル層で構成され、前記個別配線層は、前記半導体素子の前記導通層とは反対側に接続されたことを特徴としている。
【発明の効果】
【００１０】
本発明によれば、半導体薄膜にワイヤボンディング用の電極パッドを備える必要がないので、半導体装置の小型化及び材料コストの低減を図ることができるという効果がある。
【００１１】
また、本発明によれば、各半導体素子ごとに駆動回路を備える方式に比べ、集積回路を簡素化できるという効果がある。
【００１２】
また、本発明によれば、広い面積を要する共通配線及び個別配線を、高価な化合物半導体等から構成される半導体薄膜上にではなく、基板上に設けたので、材料コストの低減を図ることができるという効果がある。
【発明を実施するための最良の形態】
【００１３】
＜第１の実施形態＞
図１は、本発明の第１の実施形態に係る半導体装置であるＬＥＤ／駆動ＩＣ複合チップの一部を概略的に示す斜視図である。また、図２は、第１の実施形態に係るＬＥＤ／駆動ＩＣ複合チップの一部を概略的に示す平面図であり、図３は、図２をＳ３−Ｓ３線で切る面を概略的に示す断面図である。また、図４は、第１の実施形態に係るＬＥＤ／駆動ＩＣ複合チップの回路図である。
【００１４】
図１から図４までに示されるように、第１の実施形態に係るＬＥＤ／駆動ＩＣ複合チップ１００は、集積回路１０２を有するシリコン（Ｓｉ）基板１０１と、このＳｉ基板１０１上に形成され、独立に電位を制御することができるｍ個（ｍは２以上の整数）のメタル層１０３と、ｎ個（ｎは２以上の整数）のＬＥＤ１０５を有し、ｍ個のメタル層１０３のそれぞれの表面に貼り付けられたシート状の半導体薄膜であるエピタキシャルフィルム（以下「ＬＥＤエピフィルム」と言う。）１０４と、ＬＥＤ１０５上からＳｉ基板１０１の個別電極領域１０７上まで延びる複数の個別配線層１０６とを有する。
【００１５】
また、図２又は図４に示されるように、第１の実施形態に係るＬＥＤ／駆動ＩＣ複合チップ１００は、集積回路１０２内に、独立に電位を制御することができるｍ本の共通配線１３１と、独立に電位を制御することができるｎ本の信号配線１３２とを有する。ｍ本の共通配線１３１とｎ本の信号配線１３２とは、集積回路１０２の一部である又は集積回路１０２に接続された駆動ＩＣ１０９に接続されている。駆動ＩＣ１０９は、ｍ本の共通配線１３１とｎ本の信号配線１３２との電位を独立に制御する。ｍ本の共通配線１３１とｍ個の導通層１０３とは、一対一で電気的に接続されている。このため、駆動ＩＣ１０９は、ｍ個の導通層１０３の電位を独立に制御する（例えば、選択的にグランド電位に接続する）ことができ、ＬＥＤ１０５の共通電極側の電位を制御することができる。
【００１６】
また、ｍ個の導通層１０３のそれぞれの上に備えられたｎ個のＬＥＤ１０５の内のｋ番目（ｋ＝１，２，…，ｎ）のＬＥＤ（例えば、一方の端部からの配列の順番）が、ｎ本の信号配線１３２の内のｋ番目の信号配線と接続される。このため、駆動ＩＣ１０９は、ｎ本の信号配線１３２の電位を独立に制御することができ、ＬＥＤ１０５の個別電極側の電位を制御することができる。図４は、ｍ＝４、ｎ＝４の場合を示しているが、ｍ及びｎの値はこれらの値に限定されない。
【００１７】
図１から図３までに示されるように、ＬＥＤエピフィルム１０４に形成されているｎ個のＬＥＤ（発光部）１０５は、等ピッチで１列に配列されている。ただし、ＬＥＤ１０５の配列は等ピッチに限定されない。また、ＬＥＤ１０５の列数も１列に限定されず、例えば、ＬＥＤ１０５の配列を、配列方向に直交する方向に規則的にずらしてもよい。また、図２に示されるように、ＬＥＤエピフィルム１０４は、ＬＥＤ１０５の発光領域の幅Ｗ２よりも広い幅Ｗ１を持つ。例えば、ＬＥＤ１０５の発光領域の幅Ｗ２を２０μｍとし、ＬＥＤエピフィルム１０４の幅Ｗ１を５０μｍとし、ＬＥＤ１０５の発光領域の両側にそれぞれ１５μｍの余裕を持たせている。ＬＥＤエピフィルム１０４の幅Ｗ１は、電極パッドを有する従来のＬＥＤプリントヘッドの基板の幅（通常、４００μｍ程度）よりも非常に小さい幅である。ただし、ＬＥＤエピフィルム１０４の幅Ｗ１及びＬＥＤ１０５の発光領域の幅Ｗ２は上記した値に限定されない。
【００１８】
ＬＥＤエピフィルム１０４は、後述するエピタキシャル層のみで構成されることが望ましい。ＬＥＤエピフィルム１０４の厚さは、ＬＥＤの安定した特性（例えば、発光特性や電気特性）を確保するために十分な厚さである２μｍ程度とすることができる。このＬＥＤエピフィルム１０４の厚さは、電極パッドを有する従来のＬＥＤプリントヘッドの厚さ（通常、３００μｍ程度）よりも非常に薄い厚さである。また、ＬＥＤエピフィルム１０４の厚さが厚くなると、その上に形成される薄膜の配線層に段切れが発生する確率が高くなる。このような不良の発生を回避するためには、ＬＥＤエピフィルム１０４の厚さを、約１０μｍ以下にすることが望ましい。ただし、ポリイミド等の絶縁体材料を使って、段差領域を平坦化する等の方策を講ずることによって、ＬＥＤエピフィルム１０４の厚さを１０μｍを超える厚さにすることもできる。
【００１９】
Ｓｉ基板１０１は、集積回路１０２が作り込まれたモノリシックＳｉ基板である。Ｓｉ基板１０１の集積回路１０２には、ＬＥＤエピフィルム１０４に形成されたＬＥＤ１０５を駆動させるための駆動ＩＣが含まれる。ただし、集積回路１０２には、駆動ＩＣの他に、ＬＥＤ１０５の点灯制御に共通に使用される回路、配線パターン等が含まれる。Ｓｉ基板１０１の厚さは、例えば、約３００μｍである。また、基板材料には、アモルファスシリコン、単結晶シリコン、ポリシリコンの他、化合物半導体、有機半導体、及び絶縁体材料（ガラスやサファイヤ等）のような他の材料を用いることもできる。さらに、集積回路１０２を有するＳｉ基板１０１に代えて、例えば、絶縁基板上に集積回路１０２を備えた構造を採用することもできる。
【００２０】
メタル層１０３は、Ｓｉ基板１０１表面の集積回路１０２が形成されている領域に隣接した、集積回路１０２が形成されていない領域上に形成されている。メタル層１０３は、例えば、パラジウム又は金等からなる。また、メタル層１０３に代えてポリシリコン等の金属以外の導通層を備えてもよい。メタル層１０３の表面にはＬＥＤエピフィルム１０４が貼り付けられている。メタル層１０３は、その上に貼り付けられたＬＥＤエピフィルム１０４をＳｉ基板１０１の集積回路１０２形成領域近傍に固定する機能と、ＬＥＤエピフィルム１０４の下面の共通電極領域とＳｉ基板１０１の共通電極領域とを電気的に接続する機能とを持つ。メタル層１０３とＬＥＤエピフィルム１０４内の共通電極領域との間、及び、メタル層１０３とＳｉ基板１０１の共通電極領域（例えば、図２の符号１０８）との間には、オーミックコンタクトが形成されることが望ましい。ここで、ＬＥＤエピフィルム１０４内の共通電極領域とは、メタル層１０３と接するエピタキシャル層全面を示しており、本実施形態で具体的に述べれば、ｎ型ＧａＡｓ層１１１の共通電位側（ｎ電極側）となる表面全面を意味する。また、Ｓｉ基板１０１の共通電極領域とは、メタル層１０３と接するＳｉ基板の表面領域を示しており、本実施形態で具体的に述べれば、図２に示される領域１０８を意味する。また、メタル層１０３を、Ｓｉ基板１０１表面の集積回路１０２が形成されている領域上に（全部又は一部が重なるように）、絶縁膜を挟んで、形成してもよい。なお、メタル層１０３の厚さは、例えば、約１００ｎｍ（＝０．１μｍ）である。
【００２１】
図２又は図４に示されるように、個別配線層１０６は、ＬＥＤエピフィルム１０４の複数のＬＥＤ１０５の発光領域上面と、Ｓｉ基板１０１の複数の個別電極領域１０７とのそれぞれを電気的に接続する。個別配線層１０６は、例えば、薄膜のメタル配線である。個別配線層１０６は、〔１〕金を含む単層又は積層のメタル層、例えば、金で構成された層（Ａｕ層）、チタンと白金と金の積層層（Ｔｉ／Ｐｔ／Ａｕ積層層）、金と亜鉛の積層層（Ａｕ／Ｚｎ積層層）、金・ゲルマニウム・ニッケルを含む層と金層との積層層（ＡｕＧｅＮｉ／Ａｕ積層層）、〔２〕パラジウムを含む単層又は積層のメタル層、例えば、パラジウムで構成された層（Ｐｄ層）、パラジウムと金の積層層（Ｐｄ／Ａｕ積層層）、〔３〕アルミニウムを含む単層又は積層のメタル層、例えば、アルミニウムで構成された層（Ａｌ層）、アルミニウムとニッケルの積層層（Ａｌ／Ｎｉ積層層）、〔４〕ポリシリコンで構成された層、〔５〕ＩＴＯやＺｎＯ等の導電性酸化物薄膜等とすることができる。また、個別配線層１０６においては、素子とのコンタクト部分の材料と、配線領域の材料とを別の材料で構成してもよい。その場合には、上記メタル材料や導電性酸化物材料を適宜組み合わせて使用することができる。個別配線層１０６は、フォトリソグラフィ技術を用いて一括形成することが望ましい。個別配線層１０６の幅が５μｍであり、厚さが０．５μｍであり、数ｍＡの駆動電流を流す場合には、個別配線層１０６の長さは、約２００μｍ以下にすることが望ましい。
【００２２】
また、個別配線層１０６とＬＥＤエピフィルム１０４の表面及び側面との間、個別配線層１０６とメタル層１０３との間、個別配線層１０６とＳｉ基板１０１の表面との間、個別配線層１０６と集積回路１０２形成領域との間など、電気的にショートしてはならない領域には、絶縁膜が設けられ、正常な動作を確保できる構造になっている。ＬＥＤエピフィルム１０４上の素子から個別電極領域１０７までの間には、ＬＥＤエピフィルム１０４やＩＣ形成領域の段差が存在する。これらの段差領域で、個別配線層１０６に断線が発生しないように良好な被覆が可能な、ＰＣＶＤ（プラズマ化学気相成長）法で形成した絶縁膜によって層間絶縁膜を形成したり、或いは、ポリイミド膜等で段差を平坦化する等、段差の形態に応じて層間絶縁膜（酸化シリコン又は窒化シリコンなど）を設けることが望ましい。
【００２３】
次に、第１の実施形態の断面構造を説明する。図３に示されるように、ＬＥＤ／駆動ＩＣ複合チップ１００は、Ｓｉ基板１０１と、メタル層１０３と、ＬＥＤエピフィルム１０４と、個別配線層１０６とを順に積層させた構造を持つ。図３に示されるように、ＬＥＤエピフィルム１０４は、ｎ型ＧａＡｓ層１１１と、ｎ型ＡｌｘＧａ１−ｘＡｓ層１１２（０≦ｘ≦１）と、ｎ型ＡｌｙＧａ１−ｙＡｓ層１１３（０≦ｙ≦１）と、ｎ型ＡｌｚＧａ１−ｚＡｓ層１１４（０≦ｚ≦１）と、ｎ型ＧａＡｓ層１１５とを順に積層させた構造を持つ。また、ｎ型ＡｌｙＧａ１−ｙＡｓ層１１３及びｎ型ＡｌｚＧａ１−ｚＡｓ層１１４にはＺｎ拡散領域１１６が形成されており、ｎ型ＡｌｚＧａ１−ｚＡｓ層１１４上には絶縁膜１１７が形成されている。
【００２４】
ｎ型ＧａＡｓ層１１１の厚さは、約１０ｎｍ（＝約０．０１μｍ）であり、ｎ型ＡｌｘＧａ１−ｘＡｓ層１１２の厚さは、約０．５μｍであり、ｎ型ＡｌｙＧａ１−ｙＡｓ層１１３の厚さは、約１μｍであり、ｎ型ＡｌｚＧａ１−ｚＡｓ層１１４の厚さは、約０．５μｍであり、ｎ型ＧａＡｓ層１１５の厚さは、約１０ｎｍ（＝約０．０１μｍ）である。この場合には、ＬＥＤエピフィルム１０４の厚さは、約２．０２μｍとなる。ただし、各層の厚さは、上記値に限定されない。また、ＬＥＤエピフィルム１０４の材料として、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ここで、０≦ｘ≦１且つ０≦ｙ≦１である。）、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ等の他の材料を用いてもよい。
【００２５】
また、上記各層のＡｌ組成は、ｘ＞ｙ且つｚ＞ｙ（例えば、ｘ＝ｚ＝０．４、ｙ＝０．１）とすることができる。Ｚｎ拡散領域１１６の拡散フロントは、ｎ型ＡｌｙＧａ１−ｙＡｓ層１１３の内部に位置するように構成することができる。このように構成することにより、ｐｎ接合を介して注入された少数キャリアは、ｎ型ＡｌｙＧａ１−ｙＡｓ層１１３内、及び、Ｚｎ拡散によってＡｌｙＧａ１−ｙＡｓ層１１３内に形成されたｐ型ＡｌｙＧａ１−ｙＡｓ内に閉じ込められ、高い発光効率が得られる。即ち、図３に示されるような構造を採用することによって、ＬＥＤエピフィルム１０４の厚さを約２μｍと薄くすることができ、発光効率を高くすることができる。なお、上記説明においては、エピタキシャル層としてダブルへテロ型に複数のエピタキシャル層を積層し、そこにＺｎ拡散層による逆導電型不純物拡散領域を形成してホモ接合型としたＬＥＤの製造方法を説明したが、シングルへテロ積層型或いは単層のエピタキシャル層からなるエピタキシャル層に拡散領域を形成したホモ接合型ＬＥＤとすることもできる。
【００２６】
次に、ＬＥＤエピフィルム１０４の製造プロセスを説明する。図５から図８までは、ＬＥＤエピフィルム１０４の製造プロセスを概略的に示す断面図であり、図８は、図７をＳ８−Ｓ８線で切る面を概略的に示す断面図である。なお、図７は、図８をＳ７−Ｓ７線で切る面を示す断面図に相当する。
【００２７】
ＬＥＤエピタキシャル層１０４ａ（剥離される前は「ＬＥＤエピタキシャル層１０４ａ」と記載し、剥離された後は「ＬＥＤエピフィルム１０４」と記載する。）の製造は、有機金属化学蒸着法（ＭＯＣＶＤ法）や分子線エピタキシー法（ＭＢＥ法）等によって行うことができる。ＬＥＤエピタキシャル層１０４ａの製造に際しては、図５に示されるように、ＧａＡｓ基板１２１上に、ＧａＡｓバッファ層１２２、（ＡｌＧａ）ＩｎＰエッチングストップ層１２３、及びＡｌＡｓ剥離層１２４を順に成膜する。次に、ＡｌＡｓ剥離層１２４上に、ＧａＡｓコンタクト層１１１（ｎ型ＧａＡｓ層１１１）、ＡｌＧａＡｓ下クラッド層１１２（ｎ型ＡｌｘＧａ１−ｘＡｓ層１１２）、ＡｌＧａＡｓ活性層１１３（ｎ型ＡｌｙＧａ１−ｙＡｓ層１１３）、及びＡｌＧａＡｓ上クラッド層１１４（ｎ型ＡｌｚＧａ１−ｚＡｓ層１１４）、ＧａＡｓコンタクト層１１５ａを順に成膜する。ＬＥＤエピタキシャル層１０４ａの剥離は、化学的リフトオフ法を用いて行うことができる。ここで、エッチングストップ層１２３を省くこともできる。
【００２８】
次に、図６に示されるように、固相拡散法等により亜鉛（Ｚｎ）からなるＰ型不純物を拡散し、Ｚｎ拡散領域１１６を形成する。その後、固相拡散時に用いた拡散源膜は除去し、ＧａＡｓコンタクト層のＺｎ拡散領域表面を露出させる。
【００２９】
次に、図７及び図８に示されるように、１０％ＨＦ（弗化水素）液により、ＡｌＡｓ剥離層１２４を選択的に除去する。ＡｌＡｓ剥離層１２４に対するエッチング速度は、ＡｌＧａＡｓ層１１２〜１１４、ＧａＡｓ層１１１，１２１，１２２、及びエッチングストップ層１２３に対するエッチング速度に比べ格段に大きいので、ＡｌＡｓ剥離層１２４を選択的にエッチングすることができる。これにより、ＬＥＤエピフィルム１０４を、ＬＥＤエピフィルム製造用基板１２０から剥がすことが可能になる。なお、このＬＥＤエピフィルム１０４を薄くするとともに、比較的短い時間でＬＥＤエピフィルム製造用基板１２０から剥がすためには、例えば、ＬＥＤエピフィルム１０４の幅を３００μｍ以下、例えば、５０μｍ程度とすることが望ましい。このためには、図８に示されるように、幅Ｗ１が５０μｍとなるように、各エピタキシャル層１１１〜１１４及び１１５ａをエッチングし、溝１２５を形成しておく。溝１２５の形成は、溝形成領域レジスト等によりマスクをしておき、燐酸過水によりエッチングするフォトリソグラフィ工程により行う。燐酸過水は、ＡｌＧａＡｓ層１１２〜１１４、ＧａＡｓ層１１１，１１５ａ，１２１，１２２は、エッチングするが、（ＡｌＧａ）ＩｎＰエッチングストップ層１２３に対するエッチング速度が遅いので、上面から溝１２５をエッチング形成する際に溝が基板１２１まで到達するのを防止することができる。溝１２５を形成するにあたり溝形成予定領域上の絶縁膜をあらかじめ除去した構造とした後に、溝１２５を形成してもよい。溝１２５を形成するためのフォトリソ・エッチング工程で、溝１２５を形成するためのレジストマスクを使って溝形成予定領域上の絶縁膜を除去し、さらに溝形成のためのエッチングを行ってもよい。溝１２５を形成した後、ＨＦ液によりエッチングすることにより、ＡｌＡｓ剥離層１２４をエッチングし、ＬＥＤエピフィルム１０４を剥離する。なお、図８には、ＡｌＡｓ剥離層１２４が残されている状態（エッチング途中）が示されているが、ＬＥＤエピフィルム１０４を保持した状態で、ＡｌＡｓ剥離層１２４は完全に除去される。ＡｌＡｓ剥離層１２４をエッチング除去した後、エッチング液が残留しないように純水による水洗処理を施す。ＬＥＤエピフィルム１０４の剥離に際して、ＬＥＤエピフィルムを支持及び保護する支持体をＬＥＤエピフィルム１０４上に設けることができる。例えば、ＬＥＤエピフィルム１０４の上に支持体を設けた場合、ＬＥＤエピフィルム支持体表面を、例えば、真空吸着や光硬化性粘着シート（光照射により粘着性を失う粘着シート）等により吸着し所定の位置に移動することができる。
【００３０】
以上説明したように、第１の実施形態に係るＬＥＤ／駆動ＩＣ複合チップ１００によれば、ＬＥＤエピフィルム１０４にワイヤボンディング用の電極パッドを備える必要がないので、装置の小型化及び材料コストの低減を図ることができる。
【００３１】
また、第１の実施形態に係るＬＥＤ／駆動ＩＣ複合チップ１００によれば、Ｓｉ基板１０１上に貼り付けられたＬＥＤエピフィルム１０４とＳｉ基板１０１に形成された集積回路１０２とをフォトリソグラフィ技術により形成された薄膜の個別配線層１０６により電気的に接続しているので、ＬＥＤエピフィルム１０４の厚さをワイヤボンドに対する強度を考慮して厚くする必要がない。このように、ＬＥＤエピフィルム１０４の厚さを薄くできるので、材料コストの低減を図ることができる。
【００３２】
さらに、第１の実施形態に係るＬＥＤ／駆動ＩＣ複合チップ１００によれば、各ＬＥＤごとに駆動回路を備える方式に比べ、集積回路１０２の面積を縮小できる。
【００３３】
さらにまた、第１の実施形態に係るＬＥＤ／駆動ＩＣ複合チップ１００によれば、広い面積を要する共通配線１３１及び個別配線１３２を、高価な化合物半導体等から構成されるＬＥＤエピフィルム１０４上にではなく、Ｓｉ基板１０１上又はＳｉ基板１０１内に設けたので、材料コストの低減を図ることができる。
【００３４】
図９は、本発明の第１の実施形態の変形例に係る半導体装置としてのＬＥＤ／駆動ＩＣ複合チップ１５０を概略的に示す斜視図である。図９において、図１（第１の実施形態）の構成と同一又は対応する構成には、同じ符号を付す。図９に示されたＬＥＤ／駆動ＩＣ複合チップ１５０は、メタル層１５３の形状が図１の場合と相違する。図１においては、メタル層１０３は、Ｓｉ基板１０１の共通電極領域１０８（集積回路１０２から延びる電極領域）と電気的接続されているが、図９においては、メタル層１５３の延長部１５３ａが集積回路１０２の共通電極領域上まで延びている。この点以外については、図９の例は、上記図１から図４までに示された上記第１の実施形態と同じである。なお、メタル層１０３を共通電極１３２に接続するための形態は、上記した具体例以外のものであってもよい。
【００３５】
＜第２の実施形態＞
図１０は、本発明の第２の実施形態に係る半導体装置であるＬＥＤ／駆動ＩＣ複合チップの一部を概略的に示す斜視図であり、図１１は、ＬＥＤ／駆動ＩＣ複合チップの一部を概略的に示す平面図である。また、図１２は、図１１をＳ１２−Ｓ１２線で切る面を概略的に示す断面図である。
【００３６】
図１０において、図１（第１の実施形態）の構成と同一又は対応する構成には、同じ符号を付す。また、図１１において、図２（第１の実施形態）の構成と同一又は対応する構成には、同じ符号を付す。また、図１２において、図３（第１の実施形態）の構成と同一又は対応する構成には、同じ符号を付す。図１０及び図１１に示されたＬＥＤ／駆動ＩＣ複合チップ２００は、各メタル層１０３上にｎ個のＬＥＤエピフィルム２０４を貼り付け、且つ、各ＬＥＤエピフィルム２０４が１個のＬＥＤ１０６を有する点が、図１及び図２に示される第１の実施形態に係るＬＥＤ／駆動ＩＣ複合チップ１００と相違する。
【００３７】
図１２に示されるように、ＬＥＤエピフィルム２０４は、ｐ型ＧａＡｓ層２１１上に、ｐ型ＡｌｘＧａ１−ｘＡｓ層２１２、ｐ型ＡｌｙＧａ１−ｙＡｓ層２１３、ｎ型ＡｌｚＧａ１−ｚＡｓ層２１４、及びｎ型ＧａＡｓ層２１５を順に形成した構造を持つ。ｎ型ＧａＡｓ層２１５上には層間絶縁膜１１７が成膜され、その開口部から集積回路１０３の個別電極領域１０７までの領域に個別配線層１０６が形成されている。上記各層のＡｌ組成は、ｘ＞ｙ且つｚ＞ｙ（例えば、ｘ＝ｚ＝０．４、ｙ＝０．１）とすることができる。ただし、ＬＥＤエピフィルム２０４の構造及び組成は上記したものに限定されない。例えば、シングルへテロ型でも、ホモ型でもよく、ダブルへテロ型においても、クラッド層の間にノンドープの活性層を設ける或いは、量子井戸層を挿入する等の種々の構造が可能である。また、上面をｐ型とし、下面をｎ型にする等の変形も可能である。
【００３８】
以上説明したように、第２の実施形態に係るＬＥＤ／駆動ＩＣ複合チップ２００によれば、ＬＥＤエピフィルム２０４が小さく分割されているので、材料コストの一層の削減が可能になる。
【００３９】
また、第２の実施形態に係るＬＥＤ／駆動ＩＣ複合チップ２００によれば、ＬＥＤエピフィルム２０４が小さく分割されているので、ＬＥＤエピフィルム２０４の熱膨張係数とＳｉ基板１０１の熱膨張係数とが大きく異なる場合に問題となり得る、ＬＥＤエピフィルム２０４の内部応力を軽減でき、ＬＥＤエピフィルム２０４の欠陥の発生要因の一つを排除できる。このため、第２の実施形態に係るＬＥＤ／駆動ＩＣ複合チップ２００の信頼性を高めることができる。
【００４０】
さらに、第２の実施形態に係るＬＥＤ／駆動ＩＣ複合チップ２００によれば、ＬＥＤエピフィルム２０４が小さく分割されており、接着領域が小さいので、ＬＥＤエピフィルム２０４をメタル層１０３に密着させるプロセスが容易であり、密着性の不完全さに起因する欠陥発生率を低減できる。
【００４１】
さらにまた、第２の実施形態に係るＬＥＤ／駆動ＩＣ複合チップ２００によれば、ＬＥＤエピフィルム２０４が発光領域以外の部分を持たないのでＬＥＤエピフィルムの幅を狭くすることができ、個別配線層１０６の長さを短くすることができる。
【００４２】
なお、第２の実施形態において、上記以外の点は、上記第１の実施形態の場合と同じである。
【００４３】
＜第３の実施形態＞
図１３は、本発明の第３の実施形態に係るＬＥＤ／駆動ＩＣ複合チップの一部を概略的に示す斜視図であり、図１４は、第３の実施形態に係るＬＥＤ／駆動ＩＣ複合チップの一部を概略的に示す平面図である。また、図１５及び図１６は、第３の実施形態に係るＬＥＤ／駆動ＩＣ複合チップの製造プロセスを概略的に示す斜視図である。
【００４４】
図１３において、図１（第１の実施形態）の構成と同一又は対応する構成には、同じ符号を付す。また、図１４において、図２（第１の実施形態）の構成と同一又は対応する構成には、同じ符号を付す。図１３及び図１４に示されたＬＥＤ／駆動ＩＣ複合チップ３００は、メタル層３０３のＬＥＤ配列方向の端部３０３ａと、ＬＥＤエピフィルム１０４の端部とがＳｉ基板１０１の表面に垂直な同一平面上にある、即ち、整列されている。このような構造を製造するためには、図１５に示されるように、基板１０１上に長尺な分離前のメタル層３１３を形成し、その上に長尺な分離前のＬＥＤエピフィルム３１４を貼り付ける。次に、エッチングマスク（図示せず）を用いて、図１６に示されるように、ＬＥＤエピフィルム３１４及びその下のメタル層３１３を部分的に除去し、分離されたメタル層３０３と分離されたＬＥＤエピフィルム１０４を形成する。このようなプロセスにより、図１３及び図１４に示されるように、分離されたメタル層３０３の端部３０３ａと分離されたＬＥＤエピフィルム１０４の端部とを整列させることができる。
【００４５】
以上説明したように、第３の実施形態に係るＬＥＤ／駆動ＩＣ複合チップ３００によれば、分離されたメタル層３０３及び分離されたＬＥＤエピフィルム１０４の端部を互いに一致させることができるので、メタル層３０３の端部とＬＥＤエピフィルムの端部のミスアライメントは生じない。このため、ＬＥＤエピフィルム１０４の接着位置のずれに伴う不具合（例えば、ＬＥＤエピフィルムの損傷など）を回避できる。
【００４６】
なお、第３の実施形態において、上記以外の点は、上記第１又は２の実施形態の場合と同じである。
【００４７】
＜本発明が適用されたＬＥＤプリントヘッド＞
図１７は、本発明に係る半導体装置を組み込んだＬＥＤプリントヘッド７００を概略的に示す断面図である。図１７に示されるように、ＬＥＤプリントヘッド７００は、ベース部材７０１と、ベース部材７０１に固定されたＬＥＤユニット７０２と、柱状の光学素子を多数配列したロッドレンズアレイ７０３と、ロッドレンズアレイ７０３を保持するホルダ７０４と、これらの構成７０１〜７０４を固定するクランプ７０５とを有する。ＬＥＤユニット７０２には、上記実施形態の半導体装置であるＬＥＤ／駆動ＩＣチップ又はＬＥＤアレイチップが搭載されている。ＬＥＤユニット７０２で発生した光はロッドレンズアレイ７０３を通して照射される。ＬＥＤプリントヘッド７００は、電子写真プリンタや電子写真コピー装置等の露光装置として用いられる。
【００４８】
＜可能な変形例＞
なお、上記実施形態においては、Ｓｉ基板上にメタル層１０３を形成した場合を説明したが、メタル層１０３に代えてポリシリコンや、ＩＴＯ、ＺｎＯ等の導電性酸化物等の金属以外の導電性薄膜層を用いてもよい。
【００４９】
また、上記第実施形態においては、半導体薄膜に備えられた半導体素子が、ＬＥＤ１０５である場合を説明したが、半導体素子は、レーザー等の他の発光素子、受光素子、ホール素子、及びピエゾ素子等のような他の素子であってもよい。
【００５０】
また、上記実施形態においては、ＬＥＤエピフィルム１０４がエピタキシャル層から構成された場合を説明したが、ＬＥＤエピフィルムに代えてエピタキシャル層ではない半導体薄膜を採用してもよい。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１の実施形態に係るＬＥＤ／駆動ＩＣ複合チップの一部を概略的に示す斜視図である。
【図２】第１の実施形態に係るＬＥＤ／駆動ＩＣ複合チップの一部を概略的に示す平面図である。
【図３】図２をＳ３−Ｓ３線で切る面を概略的に示す断面図である。
【図４】第１の実施形態に係るＬＥＤ／駆動ＩＣ複合チップの回路図である。
【図５】第１の実施形態に係るＬＥＤ／駆動ＩＣ複合チップのＬＥＤエピフィルムの製造プロセス（その１）を概略的に示す断面図である。
【図６】第１の実施形態に係るＬＥＤ／駆動ＩＣ複合チップのＬＥＤエピフィルムの製造プロセス（その２）を概略的に示す断面図である。
【図７】第１の実施形態に係るＬＥＤ／駆動ＩＣ複合チップのＬＥＤエピフィルムの製造プロセス（その３）を概略的に示す断面図である。
【図８】図７をＳ８−Ｓ８線で切る面を概略的に示す断面図である。
【図９】第１の実施形態の変形例に係るＬＥＤ／駆動ＩＣ複合チップを概略的に示す斜視図である。
【図１０】本発明の第２の実施形態に係るＬＥＤ／駆動ＩＣ複合チップの一部を概略的に示す斜視図である。
【図１１】第２の実施形態に係るＬＥＤ／駆動ＩＣ複合チップの一部を概略的に示す平面図である。
【図１２】図１１をＳ１２−Ｓ１２線で切る面を概略的に示す断面図である。
【図１３】本発明の第３の実施形態に係るＬＥＤ／駆動ＩＣ複合チップの一部を概略的に示す斜視図である。
【図１４】第３の実施形態に係るＬＥＤ／駆動ＩＣ複合チップの一部を概略的に示す平面図である。
【図１５】第３の実施形態に係るＬＥＤ／駆動ＩＣ複合チップの製造プロセスを示す斜視図である。
【図１６】第３の実施形態に係るＬＥＤ／駆動ＩＣ複合チップの製造プロセスを示す斜視図である。
【図１７】本発明に係る半導体装置を組み込んだＬＥＤプリントヘッドを概略的に示す断面図である。
【図１８】従来のＬＥＤプリントヘッドの一部を概略的に示す斜視図である。
【図１９】図１８のＬＥＤプリントヘッドに備えられたＬＥＤアレイチップの一部を示す平面図である。
【符号の説明】
【００５２】
１００，１５０，２００，３００  ＬＥＤ／駆動ＩＣ複合チップ、
１０１  Ｓｉ基板、
１０２  集積回路、
１０３，１５３  メタル層、
１０４，２０４  エピタキシャルフィルム（ＬＥＤエピフィルム）、
１０４ａ  エピタキシャル層、
１０５  ＬＥＤ（発光部）、
１０６  個別配線層、
１０７  集積回路の個別電極領域、
１０８  集積回路の共通電極領域、
１０９  駆動ＩＣ、
１１１  ＧａＡｓコンタクト層（ｎ型ＧａＡｓ層）、
１１２  ＡｌＧａＡｓ下クラッド層（ｎ型ＡｌｘＧａ１−ｘＡｓ層）、
１１３  ＡｌＧａＡｓ活性層（ｎ型ＡｌｙＧａ１−ｙＡｓ層）、
１１４  ＡｌＧａＡｓ上クラッド層（ｎ型ＡｌｚＧａ１−ｚＡｓ層）、
１１５  ＧａＡｓコンタクト層、
１１５ａ  ＧａＡｓコンタクト層（ＧａＡｓ層に形成されたＺｎ拡散領域）、
１１６  Ｚｎ拡散領域、
１１７  層間絶縁膜、
１２０  ＬＥＤエピフィルム形成用基板、
１２１  ＧａＡｓ基板、
１２２  ＧａＡｓバッファ層、
１２３  （ＡｌＧａ）ＩｎＰエッチングストップ層、
１２４  ＡｌＡｓ剥離層、
１３１  共通配線、
１３２  信号配線、
１５３ａ  メタル層の延長部、
２１１  ＧａＡｓ層、
２１２  ｐ型ＡｌｘＧａ１−ｘＡｓ層、
２１３  ｐ型ＡｌｙＧａ１−ｙＡｓ層、
２１４  ｎ型ＡｌｚＧａ１−ｚＡｓ層、
２１５  ｎ型ＧａＡｓ層、
３０３  メタル層、
３０３ａ  メタル層の端部、
３１４  分離前のＬＥＤエピフィルム、
７００  ＬＥＤプリントヘッド、
７０２  ＬＥＤユニット、
７０３  ロッドレンズアレイ。
【図１】
2008103761.tif 000003
【図２】
2008103761.tif 000004
【図３】
2008103761.tif 000005
【図４】
2008103761.tif 000006
【図５】
2008103761.tif 000007
【図６】
2008103761.tif 000008
【図７】
2008103761.tif 000009
【図８】
2008103761.tif 000010
【図９】
2008103761.tif 000011
【図１０】
2008103761.tif 000012
【図１１】
2008103761.tif 000013
【図１２】
2008103761.tif 000014
【図１３】
2008103761.tif 000015
【図１４】
2008103761.tif 000016
【図１５】
2008103761.tif 000017
【図１６】
2008103761.tif 000018
【図１７】
2008103761.tif 000019
【図１８】
2008103761.tif 000020
【図１９】
2008103761.tif 000021