(57)【要約】【課題】従来の電源電圧選択回路は、電源電圧を切り替えたとき電源電圧の変動が発生し電子回路の誤動作を起こしていた。【解決手段】本発明の電源電圧選択回路は、電源選択部と電源変動抑制部とを有している。電源選択部は異なる２つの電源電圧を切り替える。電源変動抑制部は、電源選択部の電圧出力と基準電位との間に接続するアナログスイッチ回路を有している。このアナログスイッチ回路は、アナログスイッチとこのアナログスイッチを制御する駆動電圧発生部を有している。このような構成とすることによって、電源電圧の切り替えの際に生じる電源電圧の変動を抑制する。【選択図】図１
2008078723.tif 000002
【特許請求の範囲】
【請求項１】
複数の電源の出力電圧を切り換える電源電圧選択回路であって、
前記電源電圧選択回路は、電源選択部と電源変動抑制部とを有し、
前記電源電圧選択回路部は、第１の電源電圧と第２の電源電圧と制御信号とを入力し、該制御信号に基づいてこれら２つの電源電圧を切り替えて電圧出力し、
前記電源変動抑制部は、電圧出力と基準電位との間にアナログスイッチ回路を備えて、前記第１の電源電圧と前記第２の電源電圧との切り替えのときに生じる電源変動を抑制することを特徴とする電源電圧選択回路。
【請求項２】
前記アナログスイッチ回路は、前記基準電位と前記電圧出力との間を所定のオン抵抗で接続する第１のアナログスイッチと、
該第１のアナログスイッチと並列に接続するとともに、前記第１のアナログスイッチを駆動する駆動電圧発生部とを有し、
前記駆動電圧発生部は、定電流源と第２のアナログスイッチとを直列接続し、これら２つの接続点にあらわれる電圧の値により前記第１のアナログスイッチのオン抵抗を決める駆動電圧を生成することを特徴とする請求項１に記載の電源電圧選択回路。
【請求項３】
前記第１のアナログスイッチと前記第２のアナログスイッチとは、トランジスタスイッチであり、
前記第２のアナログスイッチは、前記第１の電源電圧の値に応じてオン抵抗が決まることを特徴とする請求項２に記載の電源電圧選択回路。
【請求項４】
前記電源変動抑制部は、前記駆動電圧発生部に直列に設ける切断スイッチを有し、
前記切断スイッチは、前記制御信号に基づいて開閉制御されることを特徴とする請求項２に記載の電源電圧選択回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、システムの動作状況に応じて電源電圧を切り替える事が可能な電源電圧選択回路に関する。
【背景技術】
【０００２】
複数の電源電圧を用い、いずれかの電源電圧を選択して動作させる電子回路が知られている。このような電子回路は、複数の電源電圧を切り替えるスイッチ手段を備えており、システムの動作状況に応じてそのスイッチ手段を切り替えることで電源電圧を切り替えることができる。スイッチ手段は、トランジスタなどを用いる場合が一般的である。
【０００３】
そのような電子回路は、電源電圧を切り替えるトランジスタのゲートをトランジスタの電源電圧と同電位で駆動するため、トランジスタに印加する電源電圧からトランジスタのしきい値を引いた電圧供給能力しかなく、またトランジスタのカットオフ領域近傍で使用するため、トランジスタの大きさに対して電流供給能力が少ないことや供給電流の変動による電源電圧の変動が大きいという問題がある。
このような問題を解決する手段は多くの提案を見るものである。（例えば、特許文献１参照。）。
【０００４】
特許文献１に示した従来技術は、その電源電圧を切り替えるトランジスタのゲートに印加する駆動信号を昇圧回路で昇圧した信号とすることで、トランジスタの電源電圧より高電圧で駆動することにより、トランジスタでの電圧降下をなくし、面積の小さなトランジスタで大きな電流供給能力を発揮することができる。
【０００５】
特許文献１に示した従来技術を図３を用いて説明する。図３は、説明しやすいようにその主旨を逸脱しない程度に書き直した回路図である。図３において、３００は第１の電源電圧入力端子、３０１は第２の電源電圧入力端子、３０２は第１の切替信号入力端子、３０３は第１の切替信号の反転信号である第２の切替信号入力端子、３０４はクロックジェネレータ、３０５は昇圧回路、３０６は第１のＭＯＳトランジスタ、３０７は第２のＭＯＳトランジスタ、３０８は出力端子、３０９はクロックジェネレータ３０４から発生するクロック信号、３１０は昇圧回路３０５から発生する信号、３１１は内部回路、３１２は容量である。
【０００６】
第１の電源電圧入力端子３００と第２の電源電圧入力端子３０１とからは、それぞれ第１の電源電圧と第２の電源電圧とが入力している。第２の電源電圧は、第１の電源電圧より高電位である。
【０００７】
クロックジェネレータ３０４は、第２の切替信号入力端子３０３に入力する電圧が第２の電源電圧よりも低い電圧から第２の電源電圧と同電圧になることで起動し、クロック信号３０９を発生し昇圧回路３０５へ供給する。
昇圧回路３０５は、第２の切替信号入力端子３０３に入力する電圧が第２の電源電圧よりも低い電圧から第２の電源電圧と同電圧になることで起動し、クロックジェネレータ３０４から発生するクロック信号３０９を利用して第２の電源電圧より高い電圧の信号３１０を発生する。
【０００８】
信号３１０は、ドレインが第２の電源電圧、ソースが出力端子３０８に接続している第２のＭＯＳトランジスタ３０７のゲートへ入力している。ドレインが第１の電源電圧、ソースが出力端子３０８に接続している第１のＭＯＳトランジスタ３０６のゲートは、第１
の切替信号入力端子３０２に接続している。
【０００９】
なお、図３の内部回路３１１と容量３１２とは、特許文献１に示した従来技術では図示されていないが、内部回路３１１を第１の電源電圧入力端子３００に接続して使用することは広く一般的であり、また、容量３１２も出力端子３０８と接地電源との間に設け、その出力電圧の安定化のために用いることも一般的である。
【００１０】
このような構成とすることによって、特許文献１に示した従来技術は、第１の切替信号入力端子３０２の信号および第２の切替信号入力端子３０３の信号に応じて、第１のＭＯＳトランジスタ３０６と第２のＭＯＳトランジスタ３０７とのいずれか一方をオンし、第１の電源電圧入力端子３００または第２の電源電圧入力端子３０１のいずれかの電源電圧を出力端子３０８に出力する。
【００１１】
【特許文献１】特開昭６３−１１７５１６号公報（第３頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、特許文献１に示した従来技術は、出力端子３０８へ出力する電源電圧を第２の電源電圧から第１の電源電圧へ切り替えたときに、第１の電源電圧入力端子３００に入力している第１の電源電圧が大きく変動し、第１の電源電圧を電源電圧とする内部回路３１１が誤動作してしまうという問題があった。
【００１３】
図４を用いて説明する。第１の切替信号入力端子３０２に第１の電源電圧を入力し、第２の切替信号入力端子３０３に第２の電源電圧よりも高い電圧を入力すると、第１のＭＯＳトランジスタ３０６がオフし、第２のＭＯＳトランジスタ３０７がオンするため、第２の電源電圧が出力端子３０８へ出力され、容量３１２や図示しない出力端子３０８と接続する他の電子回路の寄生容量（以下、出力端子３０８の寄生容量とする）に第２の電源電圧と同等の電圧が充電される。
【００１４】
次に、図４に示す電源電圧選択タイミングで第１の切替信号入力端子３０２に第１の電源電圧より高い電圧を入力し、第２の切替信号入力端子３０３に第２の電源電圧を入力すると、第１のＭＯＳトランジスタ３０６がオンし、第２のＭＯＳトランジスタがオフするため、第１の電源電圧が出力端子３０８へ出力される。
【００１５】
つまり、第１の電源入力端子３００と出力端子３０８とが短絡する。すると、第１の電源電圧と容量３１２や出力端子３０８の寄生容量に充電されていた第２の電源電圧と同電位の電圧とが引き合いになり、第１の電源電圧は図４に示す電源電圧選択タイミング直後のように、第２の電源電圧の方向へ大きく変動し、その後、容量３１２や出力端子３０８の寄生容量に充電されていた電源電圧がゆっくりと放電され、第２の電源電圧まで戻る。その結果として、第１の電源電圧を電源電圧として動作している内部回路３１１が誤動作を起こしてしまうのである。
【００１６】
本発明の目的とするところは、上述のような課題を解決し、電源を切り替えたときにもその電源電圧の変動を抑制する電源電圧選択回路を提供するものである。
【課題を解決するための手段】
【００１７】
上記目的を達成するため、本発明は、以下のような構成を採用する。
【００１８】
複数の電源の出力電圧を切り換える電源電圧選択回路であって、
電源電圧選択回路は、電源選択部と電源変動抑制部とを有し、
電源電圧選択回路部は、第１の電源電圧と第２の電源電圧と制御信号とを入力し、制御信号に基づいてこれら２つの電源電圧を切り替えて電圧出力し、
電源変動抑制部は、電圧出力と基準電位との間にアナログスイッチ回路を備えて、第１の電源電圧と第２の電源電圧との切り替えのときに生じる電源変動を抑制することを特徴とする。
【００１９】
アナログスイッチ回路は、基準電位と電圧出力との間を所定のオン抵抗で接続する第１のアナログスイッチと、
第１のアナログスイッチと並列に接続するとともに、第１のアナログスイッチを駆動する駆動電圧発生部とを有し、
駆動電圧発生部は、定電流源と第２のアナログスイッチとを直列接続し、これら２つの接続点にあらわれる電圧の値により第１のアナログスイッチのオン抵抗を決める駆動電圧を生成することを特徴とする。
【００２０】
第１のアナログスイッチと第２のアナログスイッチとは、トランジスタスイッチであり、
第２のアナログスイッチは、第１の電源電圧の値に応じてオン抵抗が決まることを特徴とする。
【００２１】
電源変動抑制部は、駆動電圧発生部に直列に設ける切断スイッチを有し、
切断スイッチは、制御信号に基づいて開閉制御されることを特徴とする。
【発明の効果】
【００２２】
本発明の電源電圧選択回路は、電源選択部と電源変動抑制部とを有している。電源選択部が異なる２つの電源電圧を切り替えるが、電源変動抑制部がその切り替えの際に生じる電源電圧の変動を抑制する。これにより、電子回路の誤動作を防止する事ができる。
【発明を実施するための最良の形態】
【００２３】
以下、図１，図２を用いて本発明の電源電圧選択回路の実施形態を詳述する。
図１において、１０１は電源選択部、１０４は内部回路、１０６は容量、１０８は第１の制御信号入力端子、１０９は第１の制御信号１０８の反転信号である第２の制御信号入力端子、１１０は電源変動抑制部、１１１は第１のアナログスイッチであるＰチャネルＭＯＳトランジスタ、１１２は定電流源、１１３は第２のアナログスイッチであるＮチャネルＭＯＳトランジスタ、１１４は切断スイッチであるＮチャネルＭＯＳトランジスタ、１１５，１１６は電源選択部１０１のスイッチ手段であり、ＮチャネルＭＯＳトランジスタである。１２０は駆動電圧発生部である。
【００２４】
定電流源１１２とＮチャネルＭＯＳトランジスタ１１３とで駆動電圧発生部１２０を構成し、この駆動電圧発生部１２０とＰチャネルＭＯＳトランジスタ１１１とでアナログスイッチ回路を構成している。
【００２５】
基準電源線１０７の電圧は、基準電位であり、例えば、０Ｖである。第１の電源電圧線１０２の電圧は、例えば、−０．８Ｖである。第２の電源電圧線１０３の電圧は、例えば、−１．２Ｖである。電圧出力線１０５は、電源選択部１０１によって、第１の電源電圧線１０２の電圧か第２の電源電圧線１０３の電圧かが選択されて出力される。
【００２６】
内部回路１０４は、第１の電源電圧線１０２の電圧を電源電圧として動作する。容量１０６は、電圧出力線１０５の電圧を安定させるために基準電源線１０７との間に設けるものであり、例えば、コンデンサを用いることができる。
【００２７】
電源選択部１０１は、ソースを第１の電源電圧線１０２、ドレインを電圧出力線１０５、ゲートを第１の制御信号入力端子１０８に接続されたＮチャネルＭＯＳトランジスタ１１５と、ソースを第２の電源電圧線１０３、ドレインを電圧出力線１０５、ゲートを第２の制御信号入力端子１０９に接続されたＮチャネルＭＯＳトランジスタ１１６とで構成している。
【００２８】
電源変動抑制部１１０のアナログスイッチ回路を構成しているＰチャネルＭＯＳトランジスタ１１１は、ソースを基準電源線１０７に接続し、ドレインを電圧出力線１０５に接続し、ゲートを駆動電圧発生部１２０に接続している。
駆動電圧発生部１２０は、定電流源１１２とＮチャネルＭＯＳトランジスタ１１３とを直列に接続している。定電流源１１２の一方の端子は基準電源線１０７に接続し、他方の端子はＮチャネルＭＯＳトランジスタ１１３のドレインに接続している。この定電流源１１２とＮチャネルＭＯＳトランジスタ１１３との接続点は、ＰチャネルＭＯＳトランジスタ１１１のゲートに接続している。
【００２９】
ＮチャネルＭＯＳトランジスタ１１３のソースは、ＮチャネルＭＯＳトランジスタ１１４のドレインに接続し、ＮチャネルＭＯＳトランジスタ１１４のソースは電圧出力線１０５に接続している。
ＮチャネルＭＯＳトランジスタ１１３のゲートは、第１の電源電圧線１０２に接続し、ＮチャネルＭＯＳトランジスタ１１４のゲートは、第１の制御信号入力端子１０８に接続している。
【００３０】
つまり、ＮチャネルＭＯＳトランジスタ１１３は、第１の電源の値に応じてそのオン抵抗が決まる。そして、ＮチャネルＭＯＳトランジスタ１１４は、第１の制御信号入力端子１０８に基づいて開閉制御される。
【００３１】
次に、本発明の電源電圧選択回路の動作について説明する。
第１の制御信号入力端子１０８に入力する電圧を−１．２Ｖ、第２の制御信号入力端子１０９に入力する電圧を０Ｖとしたとき、ＮチャネルＭＯＳトランジスタ１１５がオフ、ＮチャネルＭＯＳトランジスタ１１６がオンとなり、第２の電源電圧線１０３の電圧−１．２Ｖが電圧出力線１０５へ出力され、容量１０６や図示しない電圧出力線１０５と接続する他の電子回路の寄生容量（以下、電源線１０５の寄生容量とする）に−１．２Ｖの電圧が充電される。
【００３２】
また、電源変動抑制部１１０のＮチャネルＭＯＳトランジスタ１１４は、第１の制御信号入力端子１０８が−１．２Ｖであるためオフされ、ＰチャネルＭＯＳトランジスタ１１１は、ＮチャネルＭＯＳトランジスタ１１４がオフされているため、定電流源１１２により、定電流源１１２とＮチャネルＭＯＳトランジスタ１１３との接合点に基準電源線１０７の電圧０Ｖが出力されてオフする。
つまり、電源変動抑制部１１０は非動作状態となる。
【００３３】
次に、図２に図示する電源電圧選択タイミングで第１の制御信号入力端子１０８に電圧０Ｖ、第２の制御信号入力端子１０９に電圧−１．２Ｖを入力したとき、ＮチャネルＭＯＳトランジスタ１１５がオン、ＮチャネルＭＯＳトランジスタ１１６がオフとなり、第１の電源電圧線１０２と電圧出力線１０５とが短絡する。
すると、第１の電源電圧線１０２の電圧−０．８Ｖと容量１０６や電圧出力線１０５の寄生容量に充電されていた電圧−１．２Ｖとが引き合いとなり、第１の電源電圧線１０２の電圧は、−１．２Ｖの方向へ変動し始める。
【００３４】
しかし、ＮチャネルＭＯＳトランジスタ１１４は、第１の制御信号入力端子１０８の電
圧０Ｖによりオンしているため、ＮチャネルＭＯＳトランジスタ１１３のソースは容量１０６や電圧出力線１０５の寄生容量に充電されていた電圧−１．２Ｖが印加される。
さらに、ＮチャネルＭＯＳトランジスタ１１３のゲート電圧は、−０．８Ｖが印加されているため、ＮチャネルＭＯＳトランジスタ１１３はソース電圧とゲート電圧との電位差によりハーフオン（ややオンしている状態）となり、ＮチャネルＭＯＳトランジスタ１１３のドレインは、−１．２Ｖが出力され、ＰチャネルＭＯＳトランジスタ１１１のゲートに入力される。
【００３５】
なお、ＮチャネルＭＯＳトランジスタ１１３のトランジスタサイズとＮチャネルＭＯＳトランジスタ１１４のトランジスタサイズとは、ＮチャネルＭＯＳトランジスタ１１３のオン抵抗とＮチャネルＭＯＳトランジスタ１１４のオン抵抗とを足し合わせたオン抵抗が、定電流源１１２のインピーダンスより低くなるようなトランジスタサイズとなっている。
【００３６】
したがって、ＰチャネルＭＯＳトランジスタ１１０がオンし、容量１０６や電圧出力線１０５の寄生容量に充電されていた電圧−１．２Ｖが瞬時に放電され０Ｖ方向へと変動していく。
また、ＮチャネルＭＯＳトランジスタ１１４はオンしているため、ＮチャネルＭＯＳトランジスタ１１３のソース電圧が−１．２Ｖから瞬時に０Ｖ方向へ変動していくがＮチャネルＭＯＳトランジスタ１１３のソース電圧がＮチャネルＭＯＳトランジスタ１１３のゲート電圧−０．８Ｖと同電位となったところでＮチャネルＭＯＳトランジスタ１１３はオフされ、さらに、定電流源１１２により定電流源１１２とＮチャネルトランジスタ１１３との接合点に０Ｖが出力されることでＰチャネルＭＯＳトランジスタ１１１がオフされる。
【００３７】
つまり、図２で示すように電源電圧選択タイミング直後の第１の電源電圧線１０２の電圧は、電圧出力線１０５と短絡するため第１の電源電圧線１０２の電圧−０．８Ｖと容量１０６や電源線１０５の寄生容量に充電されていた電圧−１．２Ｖとの引き合いにより−１．２Ｖ方向へ変動し始めるが、電圧出力線１０５の電圧が−１．２Ｖから瞬時に−０．８Ｖへ変動するため、第１の電源電圧線１０２の電圧は瞬時に−０．８Ｖへと戻る。
【００３８】
そのため、電源変動抑制部１１０を備えていない電源電圧選択回路に比べ、第１の電源電圧線１０２の電圧の変動をはるかに抑制することができ、内部回路１０４の誤動作を防止することができる。
【産業上の利用可能性】
【００３９】
本発明の電源電圧選択回路は、電源変動抑制部を設けることにより、システムの動作状況に応じて電源電圧を切り替えたときに発生する電源電圧の変動を抑制することができ、内部回路の誤動作を防止することができる。
したがって、電子回路の誤動作が許されないシステムに好適である。
【図面の簡単な説明】
【００４０】
【図１】本発明の電源変動抑制回路を説明する回路図である。
【図２】本発明の電源変動抑制回路の動作を説明するタイミングチャートである。
【図３】特許文献１に示した従来技術を説明する図である。
【図４】特許文献１に示した従来技術の動作を説明するタイミングチャートである。
【符号の説明】
【００４１】
１０１  電源選択部
１０２  第１の電源線
１０３  第２の電源線
１０４  内部回路
１０５  第３の電源線
１０６  容量
１０７  基準電源線
１０８  第１の制御信号入力端子
１０９  第２の制御信号入力端子
１１０  電源変動抑制部
１１１  第１のアナログスイッチであるＰチャネルＭＯＳトランジスタ
１１２  定電流源
１１３  第２のアナログスイッチであるＮチャネルＭＯＳトランジスタ
１１４  切断スイッチであるＮチャネルＭＯＳトランジスタ
１１５  電源選択部１０１のスイッチ手段であるＮチャネルＭＯＳトランジスタ
１１６  電源選択部１０１のスイッチ手段であるＮチャネルＭＯＳトランジスタ
【図１】
2008078723.tif 000003
【図２】
2008078723.tif 000004
【図３】
2008078723.tif 000005
【図４】
2008078723.tif 000006