(57)【要約】【課題】鉛フリーの材料を採用しながら、より簡素化した手法で端子素地の表面に形成しためっき層にウィスカが発生するのを抑制できる電子部品を提供する。【解決手段】端子１５を有する電子部品において、端子１１を発泡金属で形成し、その表面を鉛フリー材料からなるめっき層１６で被覆する。それにより、めっき層１６に発生するウィスカを抑制できる。【選択図】図１
2008103557.tif 000002
【特許請求の範囲】
【請求項１】
端子を有する電子部品であって、前記端子は発泡金属を主とする素地と該素地上に形成した鉛フリー材料からなるめっき層を有することを特徴とする電子部品。
【請求項２】
請求項１に記載の電子部品であって、前記発泡金属は発泡銅合金であることを特徴とする電子部品。
【請求項３】
請求項１または２に記載の電子部品であって、前記発泡金属の空孔率が１０〜３０％であることを特徴とする電子部品。
【請求項４】
請求項１から３のいずれかに記載の電子部品であって、前記電子部品はＩＣチップと該ＩＣチップを搭載したリードフレームを有し、前記端子は前記リードフレームの一部であることを特徴とする電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子部品、特にＩＣチップをリードフレームに搭載した半導体装置のような、端子を有する電子部品に関する。
【背景技術】
【０００２】
近年、例えばＩＣチップをリードフレームに搭載した半導体装置のような電子部品は一層の小型化が求められており、結果として、その端子間の間隔は数百μｍ程度まで狭くなってきている。半導体装置のような電子部品において、少なくともその端子材料は銅、銅合金、４２アロイなどが用いられるが、素地のままでは端子表面が酸化して導通不良（はんだ付け不良等による）を引き起こす恐れがあるので、通常、めっき等により端子表面に保護膜が形成される。めっき層の材料としては、主に錫や錫合金が用いられ、電子部品によっては亜鉛や亜鉛合金が用いられることもある。
【０００３】
めっき層の材料として錫合金あるいは亜鉛合金を用いる場合、従来から鉛を含む合金が用いられてきた。近年、環境負荷を軽減する観点から鉛フリー化が求められるようになり、端子のめっき層材料にも、例えば、Ｓｎ，Ｓｎ−Ｃｕ，Ｓｎ−Ｂｉ，Ｓｎ−Ａｇ合金のように、鉛を含まない材料が使用されるようになっている。しかし、鉛フリーの材料で電子部品の端子表面をめっき処理すると、例えば錫（Ｓｎ）のウィスカが発生することが知られており、前記のように端子間の間隔が数百μｍ程度と狭い場合には、発生したウィスカにより端子間ショートが発生する恐れがあるので、その対策が求められている。
【０００４】
特許文献１には、その対策として、端子を構成する素材およびめっき層の表面のそれぞれを、無方向性の凹凸形状を有しＲｚ値が０．５〜５μｍの範囲内の略同じ値の粗面として形成することが記載されている。
【０００５】
【特許文献１】特開２００６−１２４７８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載の方法は、端子を構成する素材およびめっき層の表面を粗面とするためにマイクロエッチング処理等の複雑な手順が必要であり、製造方法が煩雑となるのを避けられない。
【０００７】
本発明は、上記の事情に鑑みてなされたものであり、鉛フリーの材料を採用しながら、より簡素化した手法でもって、端子素地の表面に形成しためっき層にウィスカが発生するのを抑制できるようにした、新規な電子部品を提供することを課題とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決すべく、本発明者は多くの実験を行うことにより、素地が発泡金属の場合に、その表面に鉛フリーの合金によるめっき層を形成したときに、ウィスカが発生はするものの、その成長は大きく抑制されること、また成長は発泡金属の空孔率の影響を受けること、を知見した。その理由は必ずしも明確でないが、一般に、ウィスカの発生は鉛フリー材料内の内部応力増加が原因と考えられており、素地に発泡金属を用いる場合に、鉛フリー材料内の内部応力増加が抑制されることが一因と推測される。
【０００９】
本発明は上記の知見に基づいており、本発明による電子部品は、基本的に、端子を有する電子部品であって、前記端子は発泡金属を主とする素地と該素地上に形成した鉛フリー材料からなるめっき層を有することを特徴とする。
【００１０】
後の実施例に示すように、素地が同種の金属の場合、同じ条件でめっき層を形成したときのウィスカの経時的成長は、空孔率が０％すなわち非発泡の金属と比較して、発泡金属においては大きく抑制される。そのために、本発明による電子部品では、端子間ショートが発生するのを確実に回避することができる。また、素材として発泡金属を使用するだけで、それに対するめっき層の形成は、従来の非発泡金属に対する場合と同様の電解めっき法などによる方法で行えばよく、電子部品の製造手順が複雑化することはない。
【００１１】
めっき層を形成する鉛フリー材料には、錫合金あるいは亜鉛合金を例として挙げることができる。純錫あるいは純亜鉛であってもよい。好ましくは錫合金であり、例として、Ｓｎ−Ｃｕ，Ｓｎ−Ｂｉ，Ｓｎ−Ａｇ合金が挙げられる。
【００１２】
端子を構成する発泡金属材料は、従来の電子部品で端子素材に用いられてきた金属材料を発泡金属化したものをすべて用いることができ、例として、発泡銅合金、発泡４２アロイなどが挙げられる。電子部品の種類に応じて、適宜選択する。強度的に許される場合には、発泡銅であってもよい。発泡金属単独であってもよく、非発泡の金属材料と同種金属の発泡金属材料を積層したものであってもよい。
【００１３】
発泡金属の空孔率は好ましくは１０〜３０％の範囲である。後の実施例に示すように、空孔率が大きくなるほどウィスカの成長度は低減するが、空孔率が３０％を超えると、端子としての強度が不足するので実機としては好ましくない。また空孔率が１０％未満のものは、実機に求められるウィスカの成長抑制が得られない場合があり好ましくない。
【００１４】
本発明による電子部品は、半導体装置など端子を有する任意の電子部品を対象とする。一例として、ＩＣチップと該ＩＣチップを搭載したリードフレームを有し、前記端子は前記リードフレームの一部であるような電子部品を挙げることができる。
【発明の効果】
【００１５】
本発明によれば、鉛フリーの材料を採用しながら、端子素地の表面に形成しためっき層にウィスカが発生するのを抑制することのできる電子部品が得られる。
【発明を実施するための最良の形態】
【００１６】
本発明の実施の形態を、好ましい形態である図１を参照しながら説明する。
図１は、本発明による電子部品の一例である半導体装置１０を断面で示している。図において、１１はＩＣチップであり、該ＩＣチップ１１がダイパット１２を備えたリードフレーム１３に搭載されている。リードフレーム１３は、空孔率が１０〜３０％程度の発泡金属であり、例えば発泡銅合金製である。一例として、Ｃｕ９９．２８％、Ｚｎ０．２２％、Ｓｎ０．２５％、Ｃｒ０．２５％である組成の発泡銅合金ＥＦＴＥＣ（古河電工株式会社製）が挙げられる。
【００１７】
全体がエポキシやシリコーンのような封止樹脂１４で覆われており、リードフレーム１３の端部が端子１５として、外部に露出している。端子１５を素地として、その表面には鉛フリー材料からなるめっき層１６が形成されている。鉛フリー材料は、純錫でもよく、Ｓｎ−Ｃｕ，Ｓｎ−Ｂｉ，Ｓｎ−Ａｇ等の１〜５％のＣｕ，Ｂｉ，Ａｇを含む錫合金であってもよい。亜鉛または亜鉛系の合金であってもよい。めっき層１６の形成は電解めっき等により行えばよい。また、めっき層１６の厚さは５〜１５μｍ程度である。
【００１８】
上記の電子部品（半導体装置１０）において、発泡金属で作られる端子１５は、その表面が鉛フリー材料からなるめっき層１６で覆われており、めっき層１６にウィスカが成長するのが抑制され、端子間が狭い場合であっても、端子間ショートが発生するのを確実に阻止することができる。
【実施例】
【００１９】
以下、実施例と比較例により本発明を説明する。
［実施例１］
一般的にＩＣのリードフレーム材料として使用されている銅合金であって、空孔率が１０％と３０％とされた発泡銅合金（ＥＦＴＥＣ：古河電工社製）に電解めっきにより８μｍ厚のＳｎのめっき層を形成して、テストピースを得た。
めっき後のテストピースに対して、５５℃、８５％ＲＨの環境内に２０００時間放置する高温高湿試験を行い、ウィスカの発生とその成長状態（ウィスカ長：μｍ）を検討した。その結果を図２に示した。
【００２０】
［比較例１］
実施例１で用いた発泡銅合金と同種の銅合金であって空孔率０％の銅合金に対して、実施例１と同様にしてめっき層を形成して、テストピースを得た。めっき後のテストピースに対して、実施例１と同じ高温高湿試験を行い、ウィスカの発生とその成長状態を検討した。その結果を図２に空孔率０％として示した。
【００２１】
［実施例２］
実施例１で用いた発泡銅合金と同じ発泡銅合金であって、厚さが３００μｍであり、空孔率が１０％、２０％、３０％、４０％、５０％、のものについて、金属材料の引張強度試験を規定するＪＩＳ  Ｚ２２４１に準じて、引張強度試験（Ｎ／ｍｍ２）を行った。その結果を図３に示した。
【００２２】
［比較例２］
実施例２で用いた発泡銅合金と同種の銅合金であって空孔率０％の銅合金に対して、実施例２と同じ引張試験を行った。その結果を図３に空孔率０％として示した。
【００２３】
［評価］
図２に示すように、実施例品では、試験開始後ほぼ５００時間経過でウィスカの発生が起こっている。空孔率３０％のものでは２０００時間経過してもウィスカの成長はほとんど見られず、空孔率１０％のものでも２０００時間経過時点でウィスカ長は２５μｍ程度であった。一方、比較例品、すなわち素地が非発泡の銅合金の場合では、試験開始後ほぼ３００時間程度のウィスカの発生が起こり、１０００時間経過の時点で１００μｍ、２０００時間経過で２００μｍにまで成長している。
【００２４】
電子部品において、端子間に発生するウィスカのウィスカ長は５０μｍが限度（ＮＧレベル）であるとされており、空孔率１０％以上の発泡金属を少なくとも端子に用いることにより、そこに鉛フリー材料からなるめっき層を形成しても、めっき層でのウィスカ長を許容範囲内（ＮＧレベル以下）に抑制できることがわかる。
【００２５】
図３に示すように、発泡金属は空孔率が高くなるとそれに逆比例して引張強度が低下する。これまでの経験から、実際の電子部品では、リードフレームとしてあるいはその端子として、強度の低下率が許容されるのは２０％程度までであり、少なくとも発泡していない材料の８０％程度の強度を保持していることが必要である。そのことを考慮すると、発泡金属の空孔率は３０％で上限とするのが、好ましい。もちろん、電子機器において、端子に大きな強度が求められない場合、あるいは他の材料により強度の補強が可能な場合には、３０％を超える空孔率の発泡金属を用いることもできる。
【図面の簡単な説明】
【００２６】
【図１】本発明による電子部品の一例である半導体装置を断面で示す図。
【図２】実施例と比較例における空孔率とウィスカ長との関係を示すグラフ。
【図３】実施例と比較例における空孔率と引張強度との関係を示すグラフ。
【符号の説明】
【００２７】
１０…本発明による電子部品の一例である半導体装置、１１…ＩＣチップ、１２…ダイパット、１３…リードフレーム、１４…封止樹脂、１５…端部、１６…鉛フリー材料からなるめっき層
【図１】
2008103557.tif 000003
【図２】
2008103557.tif 000004
【図３】
2008103557.tif 000005