(57)【要約】【課題】高電圧用半導体装置において、ワイヤーボンディング時の破壊が起きても特性不良が発生しないボンディングパッドを備えた半導体装置を提供する。【解決手段】第１導電型の半導体基板１の上に絶縁膜３を介して形成された導電性のボンディングパッド４と、前記ボンディングパッド４の上に開孔部を設けたパッシベーション膜５と、前記開孔部の直下の前記半導体基板１の表面に第２導電型の拡散層２が備えた半導体装置において、前記ボンディングパッド４の端の下方には前記拡散層２が形成されてないことを特徴とする。【選択図】図１
2008103765.tif 000002
【特許請求の範囲】
【請求項１】
Ｐ型の半導体基板上に絶縁膜を介して形成された導電性のボンディングパッドを設け、
前記ボンディングパッドの下で前記ボンディングパッドの端の下方を除いて前記Ｐ型の半導体基板の表面に形成されたＮ型の拡散層を設け、
前記Ｐ型の半導体基板の表面に、前記ボンディングパッドから間隔をおいて前記ボンディングパッドを包囲するよう形成されたＰ型の拡散層を設け、
前記ボンディングパッドの上に開孔部を有するパッシベーション膜を設け、
前記パッシベーション膜で覆われた前記ボンディングパッド下方に前記Ｎ型の拡散層と前記Ｐ型の半導体基板によるＰＮ接合が形成されているとともに、前記Ｐ型の拡散層の濃度が前記Ｐ型の半導体基板より高濃度である
半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に高電圧用途の集積回路チップに設けるボンディングパッドに関するものである。
【背景技術】
【０００２】
一般に半導体装置、例えば集積回路チップにおいてチップ内部と外部を電気的に接続するため、チップ表面にボンディングパッドが形成されている。
以下、半導体装置のボンディングパッドの構造について説明する（例えば、特許文献１参照）。従来の半導体装置の断面図を図８に示す。
【０００３】
図８に示すように、ボンディングパッド４の下方のＰ型シリコン基板１の表面にＰ型シリコン基板１とは逆導電型のＮ型拡散層２が形成されている。このＮ型拡散層２はワイヤーボンディング時の機械的なショック、あるいは過大なサージ電圧の印加によるボンディングパッド４の直下の絶縁膜３の破壊に起因した集積回路チップの特性不良を抑制するために形成されている。これは、ボンディングパッド４とＰ型シリコン基板１の間でリークもしくは短絡が起きると、Ｐ型シリコン基板１とＮ型拡散層２の間のＰＮ接合に逆バイアスが印加されるが、ボンディングパッドに印加される電圧が低電圧であれば、逆方向リーク電流はほとんど流れず集積回路チップの特性不良を起こさないからである。
【特許文献１】特開昭６３−２８３１３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ボンディングパッド４とシリコン基板１の間でリークもしくは短絡が起きて、更にボンディングパッド４に高電圧が印加された場合は、集積回路チップの特性不良が発生する可能性がある。これは、リークもしくは短絡が起きると、ボンディングパッド４の下のＮ型拡散層２にも高電圧が印加されるため、Ｎ型拡散層２とＰ型シリコン基板１との降伏電圧以上の電圧が印加されると、アバランシェ降伏が発生して大電流が流れて集積回路チップ内のデバイスの誤動作を招くからである。
【０００５】
従って、高電圧を印加する場合は、Ｐ型シリコン基板１とＮ型拡散層２の間のＰＮ接合の降伏電圧を印加する電圧よりも高くする必要がある。
しかし、Ｎ型拡散層２の曲率が大きいと端部で電界集中が発生するので降伏電圧を高くすることは難しい。例えば、ＰＮ接合が円筒状の片側階段接合でＰ型シリコン基板１の不純物濃度が１×１０１５（ｃｍ−３）とすれば、Ｎ型拡散層が深さ３μｍでこの降伏電圧は９０Ｖ程度であり、耐圧を２００Ｖ程度にするにはＮ型拡散層の拡散深さは１０μｍ以上も必要になる。
【０００６】
通常、Ｎ型拡散層２には標準のＣＭＯＳプロセスで用いられる拡散深さ３〜５μｍ程度のＮウェル層が用いられることが多いが、上記理由から２００Ｖの高電圧を印加するボンディングパッド４の下の拡散層としてそのまま適用することができない。このため、プロセス条件の変更や別のＮ型拡散層を追加する必要がありコストアップにつながるという課題があった。
【０００７】
上記に鑑み、本発明は、高電圧デバイス等を集積した高電圧用半導体装置において、ワイヤーボンディング時の破壊が起きても特性不良が発生しないボンディングパッドを備えた半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するため、本発明に係る半導体装置は、Ｐ型の半導体基板上に絶縁膜を介して形成された導電性のボンディングパッドを設け、前記ボンディングパッドの下で前記ボンディングパッドの端の下方を除いて前記Ｐ型の半導体基板の表面に形成されたＮ型の拡散層を設け、前記Ｐ型の半導体基板の表面に、前記ボンディングパッドから間隔をおいて前記ボンディングパッドを包囲するよう形成されたＰ型の拡散層を設け、前記ボンディングパッドの上に開孔部を有するパッシベーション膜を設け、前記パッシベーション膜で覆われた前記ボンディングパッド下方に前記Ｎ型の拡散層と前記Ｐ型の半導体基板によるＰＮ接合が形成されているとともに、前記Ｐ型の拡散層の濃度が前記Ｐ型の半導体基板より高濃度であることを特徴とする。
【発明の効果】
【０００９】
本発明に係る半導体装置によると、ボンディングパッドと半導体基板の間でリークもしくは短絡が起きてしまった後で、ボンディングパッドにプラスの高電圧を印加した際、ボンディングパッドと電気的に接続するＮ型の拡散層とＰ型の半導体基板の間の降伏電圧を向上することができる。乃ち、特性不良を発生する印加電圧を上昇できる。これは、ボンディングパッドがＮ型の拡散層よりも外側のＰ型の半導体基板の上方まで延びていると、高電圧が印加された場合にボンディングパッドの外周部がフィールドプレートとしての役割を持つようになり、Ｎ型の拡散層端の電界を緩和して耐圧を向上できるからである。
【００１０】
このようなフィールドプレート効果を有する場合の耐圧は、下記の文献で計算している通り、絶縁膜を厚くすることで大幅に向上することができる。
更に、上記の半導体装置において、前記ボンディングパッドに対して間隔をおいて包囲するように高濃度で第１導電型の拡散層を備えることで、フィールドプレートの役割を担うボンディングパッド端下方の第１導電型の半導体基板の表面から外側に向かって拡がる空乏領域をストップすることができる。これにより、ボンディングパッド周辺の素子との絶縁性を確実にできる。
【００１１】
（文  献）  ADRIAN RUSU, Deep-Depletion Breakdown Voltage of Silicon-Dioxide
／Silicon MOS Capacitors, IEEE TRANSACTIONS ON ELECTRON DEVICES, MARCH 1979, VOL.ED-26, NO.3, PP.201-205
【発明を実施するための最良の形態】
【００１２】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置のボンディングパッドの構造について、図面を参照しながら説明する。本実施形態の半導体装置の断面図を図１に、平面図を図２に示す。
【００１３】
図１に示すように、半導体基板として比抵抗５〜１０Ω・ｃｍのＰ型シリコン基板１の上に絶縁膜３を介してアルミを主成分としたボンディングパッド４が形成されている。この絶縁膜３は膜厚１．２μｍ程度のシリコン酸化膜である。ボンディングパッド４の上に開孔部を有する膜厚１μｍ程度のシリコン窒化膜のパッシベーション膜５が形成されている。ボンディングパッド４の下方には表面濃度が１×１０１７ｃｍ−３程度で拡散深さ３μｍ程度のＮ型拡散層２が形成されている。図２に示すように、ボンディングパッド４はＮ型拡散層２よりも外側のＰ型シリコン基板１の表面まで延びている。
【００１４】
次に、ワイヤーボンディング時にボンディングパッド４の下の絶縁膜３が破壊されて、ボンディングパッド４とＮ型拡散層２の間にリークもしくは短絡状態になった場合について考える。図３にボンディングパッド４に高電圧を印加した時の状態を示す。ボンディングパッド４に印加された電圧は、破壊箇所７を通じてＮ型拡散層２にも印加される。
【００１５】
そこで、Ｎ型拡散層２とＰ型シリコン基板１の間に逆バイアスが印加されると、Ｎ型拡散層２の不純物濃度の方がＰ型シリコン基板１よりも高濃度であるため片側階段接合になり、Ｐ型シリコン基板１に空乏領域６が拡がる。また、ボンディングパッド４はフィールドプレートの役割も担うことになるため、ボンディングパッド４の端の下方のＰ型シリコン基板１の表面にも空乏領域６が拡がる。このため、Ｎ型拡散層２の端での電界が緩和されてＰＮ接合の降伏電圧を２００Ｖ程度に向上することができる。従って、２００Ｖまでの高電圧を印加しても特性不良が発生しないボンディングパッドを実現することができる。
【００１６】
なお、パッシベーション膜５で覆われたボンディングパッド４の下方にＮ型拡散層２とＰ型シリコン基板１によるＰＮ接合が形成されていると、ワイヤーボンディングによる破壊箇所７は必ずＮ型拡散層２の上にできる。このため、ボンディングパッド４とＰ型シリコン基板１の間がリークもしくは短絡状態になることはないので、ワイヤーボンディングに起因した特性不良を確実に防止することができる。
【００１７】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置のボンディングパッドの構造について、図面を参照しながら説明する。本実施形態の半導体装置の断面図を図４に、平面図を図５に示す。なお、第１の実施形態との相違点のみ説明する。
【００１８】
図４と図５に示すように、Ｐ型シリコン基板１よりも高濃度のＰ型拡散層８がボンディングパッド４を包囲するようにＰ型シリコン基板１の表面に形成されている。
次に、第１の実施形態と同様にして、ボンディングパッド４の直下の絶縁膜３が破壊されて、ボンディングパッド４とＮ型拡散層２の間にリークもしくは短絡状態になった場合について考える。図６にボンディングパッド４に高電圧を印加した時の状態を示す。逆バイアスが印加されてボンディングパッド４の端の下方のＰ型シリコン基板１から外側に向かって空乏領域６が拡がってきても、高濃度のＰ型拡散層８で空乏領域６の延びがストップされるため、外側の素子への影響を抑制することができる。
【００１９】
なお、本発明に係るボンディングパッドは、上記の実施形態に限定されるものではなく、図７に示すように、支持基板９の上に埋め込み絶縁膜１０を介してＰ型シリコン層１１が形成されたＳＯＩ基板上に形成しても構わない。
【産業上の利用可能性】
【００２０】
本発明は、高電圧用半導体装置などに有用である。
【図面の簡単な説明】
【００２１】
【図１】第１の実施形態に係るボンディングパッドの断面図
【図２】第１の実施形態に係るボンディングパッドの平面図
【図３】第１の実施形態に係るボンディングパッド直下の絶縁膜が破壊された後で高電圧が印加された時の状態を示した断面図
【図４】第２の実施形態に係るボンディングパッドの断面図
【図５】第２の実施形態に係るボンディングパッドの平面図
【図６】第２の実施形態に係るボンディングパッド直下の絶縁膜が破壊された後で高電圧が印加された時の状態を示した断面図
【図７】ＳＯＩ基板上に形成した本発明に係るボンディングパッドの断面図
【図８】従来のボンディングパッドの断面図
【符号の説明】
【００２２】
１    Ｐ型シリコン基板
２    Ｎ型拡散層
３    絶縁膜
４    ボンディングパッド
５    パッシベーション膜
６    空乏領域
７    破壊箇所
８    高濃度のＰ型拡散層
９    支持基板
１０    埋め込み絶縁膜
１１    Ｐ型シリコン層
【図１】
2008103765.tif 000003
【図２】
2008103765.tif 000004
【図３】
2008103765.tif 000005
【図４】
2008103765.tif 000006
【図５】
2008103765.tif 000007
【図６】
2008103765.tif 000008
【図７】
2008103765.tif 000009
【図８】
2008103765.tif 000010