(57)【要約】【課題】ＣＣＤイメージセンサの撮像部の縁を遮光膜で覆って構成される光学的黒（ＯＰＢ）領域に、有効画素領域に入射した光が漏れ込み、ＯＰＢレベルの精度を低下させる。【解決手段】層間絶縁層等からなる積層構造体９０のうち、ＯＰＢ領域に属する画素列とその隣接画素列とに挟まれた帯状領域に、トレンチ１０２を形成する。トレンチ１０２の底面はシリコン基板７０の表面に達する。トレンチ１０２を形成した積層構造体９０の上に配線等を形成するＡｌ膜を堆積する。Ａｌ膜は、ＯＰＢ領域において遮光膜９８を構成する。また、トレンチ１０２に堆積したＡｌ膜は遮光壁１０４を構成し、有効画素領域側からＯＰＢ画素への光の漏れ込みを防止する。【選択図】図２
2008153250.tif 000002
【特許請求の範囲】
【請求項１】
行列配置された画素の列毎に、それぞれ前記画素に対応して半導体基板に形成され入射光に応じて信号電荷を発生する複数の受光素子と当該受光素子の前記信号電荷を列方向に転送する垂直シフトレジスタとが形成された撮像部と、
前記半導体基板の上の積層体に設けられ、前記撮像部の行方向端部に位置する画素列を覆って遮光領域とする遮光膜と、
前記積層体のうち前記遮光膜下の層の開口部として、前記遮光領域に属する前記画素列とその隣接画素列とに挟まれた帯状領域に対し形成されたトレンチ部と、
前記トレンチ部の内部に前記遮光膜と一体に形成される遮光壁と、
を有することを特徴とする固体撮像素子。
【請求項２】
請求項１に記載の固体撮像素子において、
前記遮光壁は前記半導体基板の表面に接することを特徴とする固体撮像素子。
【請求項３】
請求項１又は請求項２に記載の固体撮像素子において、
前記撮像部から行方向外側に位置する外側領域に、前記トレンチ部に対向して帯状に形成された、前記積層体のうち前記遮光膜下の層についての開口部である外側トレンチ部と、
前記外側トレンチ部の内部に、前記撮像部から前記外側領域に延在される前記遮光膜と一体に形成される外側遮光壁と、
を有することを特徴とする固体撮像素子。
【請求項４】
請求項３に記載の固体撮像素子において、
前記外側遮光壁は前記半導体基板の表面に接することを特徴とする固体撮像素子。
【請求項５】
請求項１から請求項４のいずれか１つに記載の固体撮像素子において、
前記トレンチ部の底部に対応する前記半導体基板の表面に形成され、当該半導体基板内にて電位障壁を形成して、前記帯状領域を跨ぐ前記信号電荷の移動を抑制する分離半導体層を有すること、を特徴とする固体撮像素子。
【請求項６】
請求項１から請求項４のいずれか１つに記載の固体撮像素子において、
前記トレンチ部の底部に対応する前記半導体基板の表面に形成され、近傍の前記信号電荷を吸収して、前記帯状領域を跨ぐ前記信号電荷の移動を抑制する分離半導体層を有すること、を特徴とする固体撮像素子。
【請求項７】
請求項５又は請求項６に記載の固体撮像素子において、
前記分離半導体層は、前記垂直シフトレジスタのチャネルより深くまで拡がること、
を特徴とする固体撮像素子。
【請求項８】
請求項１から請求項７のいずれか１つに記載の固体撮像素子において、
前記遮光領域は、第１遮光膜と、前記第１遮光膜を覆う第２遮光膜とで遮光され、
前記遮光壁は、前記第１遮光膜と一体に形成され、
前記第２遮光膜は、列方向に帯状に形成されたコンタクト孔を介して前記第１遮光膜にコンタクトすること、
を特徴とする固体撮像素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子に関し、特に光学的黒（Optical Black:ＯＰＢ）画素領域の構成に関する。
【背景技術】
【０００２】
ＣＣＤ（Charge Coupled Device）イメージセンサ等の固体撮像素子は、行列配置される画素毎にフォトダイオード等の受光素子を備えた撮像部を有する。図５は、従来のＣＣＤイメージセンサの模式的な平面図である。図５に示すＣＣＤイメージセンサ２は、フレーム転送方式であり、半導体基板表面に形成された撮像部２ｉ、蓄積部２ｓ、水平転送部２ｈ及び出力部２ｄを備える。
【０００３】
撮像部２ｉは、その大部分の面積を占める有効画素領域４と、その周囲に配置されるＯＰＢ領域６とを有する。有効画素領域４に形成される受光素子は、撮像部２ｉの前面に配置される光学系等からの入射光を受け、入射光強度に応じた情報電荷を発生し蓄積する。
【０００４】
一方、ＯＰＢ領域６は遮光され、当該領域を構成するＯＰＢ画素に設けられる受光素子は、外部から光が入射しない状態、つまり光学的黒の状態とされる。このＯＰＢ領域６からは、光学的黒（ＯＰＢ）レベルの基準信号を得ることができる。
【０００５】
ＯＰＢ領域６を撮像部２ｉの行方向の端部に設けることで、各水平走査期間内の水平ブランキング期間（Ｈ−ＢＬＫ）にてＯＰＢ画素からＯＰＢレベルを取得できる。各Ｈ−ＢＬＫに得られるＯＰＢレベルは、相関二重サンプリング（Correlated Double Sampling：ＣＤＳ）回路によりクランプされ、当該Ｈ−ＢＬＫの直後に続く有効映像期間の画像信号の補正に用いられる。
【０００６】
なお、ＯＰＢ領域６の縁に近い部分からの画像信号は、有効画素領域４からの光や信号電荷の漏れ込みによりＯＰＢレベルの基準信号としての精度が低くなりやすいが、縁から離れた部分からの画像信号はＯＰＢレベルとして良好な精度を期待できる。そこで、通常は、撮像部２ｉの行方向のいずれか一方端に幅広のＯＰＢ領域６ｗを設け、この幅広のＯＰＢ領域６ｗの内側の画像信号をクランプしてＯＰＢレベルの基準信号として利用するように構成されている。
【０００７】
図６は、有効画素領域４との境界近傍のＯＰＢ領域６ｗの構造を模式的に示す断面図であり、同図は行方向に沿った部分的な垂直断面図である。ｐ型不純物を含んだシリコン基板１０の表面に、垂直シフトレジスタのチャネル領域となるｎウェル（ＮＷ）１２が形成される。撮像部２ｉにおいて垂直シフトレジスタのチャネル領域は、受光素子列を構成する。ＮＷ１２間のチャネル分離領域には、ｐウェル（ＰＷ）１４が形成され、さらにＰＷ１４の中央部にはｎ＋領域からなるオーバーフロードレイン（ＯＦＤ）領域１６が形成される。
【０００８】
シリコン基板１０の表面には、ゲート酸化膜１８、垂直シフトレジスタの転送電極２０、及び層間絶縁層２２，２３を含む積層構造体２６が形成される。ちなみに、積層構造体２６内には、転送電極２０に対する裏打ち配線構造２８も形成される。積層構造体２６の上には、さらに第１アルミ（Ａｌ）膜、第２Ａｌ膜がそれらの間に層間絶縁膜３４を挟んで順次積層される。この第１Ａｌ膜、第２Ａｌ膜は配線の形成に用いられる。ＯＰＢ領域６の遮光膜３０，３２はそれぞれこれら第１Ａｌ膜、第２Ａｌ膜を用いて形成することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ＯＰＢ領域６の遮光膜３０，３２は、上述のように層間絶縁層を介して、半導体基板表面から上方に離れて配置される。層間絶縁層は、シリコン基板１０に形成された受光素子への光の入射を可能とするために、光透過性を有する材料で形成される。そのため、ＯＰＢ領域６と有効画素領域４との境界部分に位置する遮光膜３０，３２の端部と半導体基板との間を通って、光がＯＰＢ領域６内に進入し得る。進入光は遮光膜３０，３２等の金属層と半導体基板表面とで反射してＯＰＢ領域６の奥まで達し得る。
【００１０】
特に、ＯＰＢ領域６が設けられる撮像部２ｉの周縁領域への入射光は、撮像部２ｉの前面に配置される光学系での屈折により、半導体基板表面に対する鉛直方向から傾斜して入射しやすい。そのため、遮光膜３０，３２の端部下からＯＰＢ領域６へ光が進入しやすい。また、例えば、太陽光などの強い光が斜め入射すると、進入光は遮光膜３０，３２等の金属膜や半導体基板表面での反射を繰り返して、ＯＰＢ領域６の一層奥まで到達し得る。
【００１１】
このようなＯＰＢ領域６への進入光は、ＯＰＢ画素にて光電変換による信号電荷を発生し、その結果、ＯＰＢ領域６からの画像信号に基づいて正確なＯＰＢレベルを取得することが困難となるという問題を生じる。具体的には、進入光の存在下にてＯＰＢ領域６から得られる画像信号をクランプしたＯＰＢレベルは、真のＯＰＢレベルよりも高くなり、これを用いて黒レベルの補正を行った画像は、全体として暗くなると共に、暗部の階調再現性が低下する。
【００１２】
この問題への対策として、ＯＰＢ領域６ｗの幅を拡大し、進入光が十分に減衰する部分のＯＰＢ画素の信号に基づいてＯＰＢレベルを取得することが考えられる。しかし、この対策は、撮像素子のチップサイズを大きくしたり、有効画素数を犠牲にするという側面を有するため、好ましいものではない。
【００１３】
本発明は上記問題点を解決するためになされたものであり、ＯＰＢ領域を不要に拡大せずに、好適なＯＰＢレベルを抽出することができる固体撮像素子を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る固体撮像素子は、行列配置された画素の列毎に、それぞれ前記画素に対応して半導体基板に形成され入射光に応じて信号電荷を発生する複数の受光素子と当該受光素子の前記信号電荷を列方向に転送する垂直シフトレジスタとが形成された撮像部と、前記半導体基板の上の積層体に設けられ、前記撮像部の行方向端部に位置する画素列を覆って遮光領域とする遮光膜と、前記積層体のうち前記遮光膜下の層の開口部として、前記遮光領域に属する前記画素列とその隣接画素列とに挟まれた帯状領域に対し形成されたトレンチ部と、前記トレンチ部の内部に前記遮光膜と一体に形成される遮光壁と、を有するものである。上記遮光壁は前記半導体基板の表面に接するように構成することができる。本発明によれば、列方向に延びる遮光壁が遮光領域に形成される。当該遮光壁は、撮像部の非遮光領域に入射した光が、遮光膜と半導体基板表面との間の積層体を通って遮光領域へ進入することを阻止することができる。
【００１５】
本発明の好適な態様は、前記撮像部から行方向外側に位置する外側領域に、前記トレンチ部に対向して帯状に形成された、前記積層体のうち前記遮光膜下の層についての開口部である外側トレンチ部と、前記外側トレンチ部の内部に、前記撮像部から前記外側領域に延在される前記遮光膜と一体に形成される外側遮光壁と、を有する固体撮像素子である。上記外側遮光壁は前記半導体基板の表面に接するように構成することができる。本発明によれば、撮像部の外側にも遮光壁が形成され、撮像部外側からの遮光領域への光の進入を阻止することができる。
【００１６】
本発明に係る固体撮像素子は、さらに、前記トレンチ部の底部に対応する前記半導体基板の表面に形成され、当該半導体基板内にて電位障壁を形成して、前記帯状領域を跨ぐ前記信号電荷の移動を抑制する分離半導体層を有する構造としたり、前記トレンチ部の底部に対応する前記半導体基板の表面に形成され、近傍の前記信号電荷を吸収して、前記帯状領域を跨ぐ前記信号電荷の移動を抑制する分離半導体層を有する構造とすることができる。また、本発明の好適な態様として、前記分離半導体層が、前記垂直シフトレジスタのチャネルより深くまで拡がる構造とすることができる。本発明によれば、遮光領域への光の進入を防止しつつ、撮像部の非遮光領域にて光の入射により生じた信号電荷が半導体基板内部を移動して遮光領域の受光素子へ到達することも防止される。
【００１７】
他の本発明に係る固体撮像素子においては、前記遮光領域が、第１遮光膜と、前記第１遮光膜を覆う第２遮光膜とで遮光され、前記遮光壁が、前記第１遮光膜と一体に形成され、前記第２遮光膜が、列方向に帯状に形成されたコンタクト孔を介して前記第１遮光膜にコンタクトする構成とすることができる。本発明によれば、コンタクト孔に充填された第２遮光膜が第１遮光膜と第２遮光膜との間を塞ぐ遮光壁を構成する。これにより、撮像部の外側から第１遮光膜と第２遮光膜との間隙に入射した光が、当該間隙を伝わって撮像部の有効画素領域の受光素子に入射することが防止される。
【発明の効果】
【００１８】
本発明によれば、列方向に延びる遮光壁が、斜め入射により遮光膜下へ入射した光が遮光領域の内部へ進入することを阻止する。すなわち、ＯＰＢ領域を不要に拡大せずに、ＯＰＢ領域の少なくとも一部の画素列への光の漏れ込みを防止し、当該画素列の画像信号に基づいて、良好な精度のＯＰＢレベルを取得することができる。また、遮光壁の位置設定によって、画像信号における高精度のＯＰＢレベルの継続時間を確保することができる。これにより、例えば、どの程度の斜め入射が起こり得るか、また遮光膜と半導体基板との距離、撮像部の画素数、画素サイズなどの諸条件と関係なく、ＯＰＢ領域の幅を所定値に設定することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００２０】
図１は、実施形態であるＣＣＤイメージセンサの概略の構成を示す模式的な平面図である。
【００２１】
ＣＣＤイメージセンサ５０は、フレーム転送方式であり、半導体基板表面に形成された撮像部５０ｉ、蓄積部５０ｓ、水平転送部５０ｈ及び出力部５０ｄを備える。
【００２２】
撮像部５０ｉは、それぞれＣＣＤで構成され行方向（水平方向）に配列された複数の垂直シフトレジスタ５２ｉを有する。蓄積部５０ｓは、それぞれＣＣＤで構成され行方向に配列された複数の垂直シフトレジスタ５２ｓを有する。蓄積部５０ｓの複数の垂直シフトレジスタ５２ｓは撮像部５０ｉの複数の垂直シフトレジスタ５２ｉと一対一に対応して設けられ、それぞれ対応する垂直シフトレジスタ５２ｉと連続した電荷転送チャネルを有する。
【００２３】
撮像部５０ｉの垂直シフトレジスタ５２ｉの各ビットは受光画素（受光素子）を構成し、入射光に応じて信号電荷を発生し蓄積することができる。撮像部５０ｉは、その大部分の面積を占める有効画素領域５４と、その周囲に設定されるＯＰＢ領域５６とを有する。ＯＰＢ領域５６は遮光膜５８で覆われ、当該領域に配置された受光画素であるＯＰＢ画素は光の入射を阻止される。ＯＰＢ領域５６のうち撮像部５０ｉの行方向の一方端（図１において右側）に配置されるＯＰＢ領域５６ｗは、ＯＰＢ領域５６の他の部分より幅広に形成される。この幅広のＯＰＢ領域５６ｗについては後述する。
【００２４】
また、蓄積部５０ｓや水平転送部５０ｈも遮光膜５８で覆われ、入射光による信号電荷の発生を阻止される。
【００２５】
撮像部５０ｉにて露光期間にて蓄積された信号電荷は、フレーム転送動作により高速に蓄積部５０ｓへ垂直転送される。蓄積部５０ｓは上述のように遮光膜で覆われているので、フレーム転送された撮像部５０ｉからの信号電荷を基本的にそのまま保持することができる。
【００２６】
水平転送部５０ｈはＣＣＤシフトレジスタで構成される。垂直シフトレジスタ５２ｓの電荷転送チャネルの出力端はそれぞれ水平転送部５０ｈのＣＣＤシフトレジスタの１つのビットに接続される。蓄積部５０ｓに保持された１画面分の信号電荷はライン転送動作により、１行単位で水平転送部５０ｈに転送される。水平転送部５０ｈに転送された信号電荷は、水平転送部５０ｈの水平転送駆動によって出力部５０ｄに転送される。出力部５０ｄは、電気的に独立した容量及びその電位変化を取り出すアンプからなり、水平転送部５０ｈから出力される信号電荷を１ビット単位で容量に受けて電圧値に変換し、時系列の画像信号Ｙ0(t)として出力する。
【００２７】
ＯＰＢ領域５６ｗを構成する画素列のうち最も有効画素領域５４寄りのものと、有効画素領域５４を構成する画素列との境界には、後述する遮光壁を配置するための帯状領域である遮光壁領域６０が設けられる。この遮光壁領域６０は撮像部５０ｉの上端から下端まで延在される。半導体基板上に積層される層間絶縁膜等は遮光壁領域６０内にトレンチ６２を形成され、このトレンチ６２内に遮光壁が形成される。また、撮像部５０ｉの外側領域のうち、ＯＰＢ領域５６ｗに隣接する領域にも、層間絶縁膜等にトレンチ（外側トレンチ６４）が形成される。外側トレンチ６４は列方向に延び、トレンチ６２に対向配置される。この外側トレンチ６４内にも遮光壁（外側遮光壁）が形成される。なお、撮像部５０ｉに遮光壁領域６０を設けることに対応して、蓄積部５０ｓの行方向の同じ位置に遮光壁領域６０と基本的に同等の幅のチャネル分離領域６６が設けられる。
【００２８】
図２は、有効画素領域５４との境界近傍のＯＰＢ領域５６ｗの構造を模式的に示す断面図であり、同図は行方向に沿った部分的な垂直断面図である。シリコン基板７０は、ｐ型不純物を導入されたエピタキシャル層７２を表面に有し、この表面に、垂直シフトレジスタ５２ｉのチャネル領域となるｎウェル（ＮＷ）７４が形成される。複数の垂直シフトレジスタ５２ｉのチャネル領域はそれぞれ受光素子列を構成する。ＮＷ７４の両側にはチャネル分離領域として、ｐウェル（ＰＷ）７６が形成される。ＰＷ７６の中央部にはｎ型不純物を高濃度にイオン注入したｎ＋領域からなるＯＦＤ領域７８が形成される。ＯＦＤ領域７８は例えば、所定の正電圧を印加することで、垂直シフトレジスタのチャネルに形成される電位井戸から余剰な信号電荷を吸収、排出し、ブルーミングを抑制する等の働きを有する。
【００２９】
図１に示した遮光壁領域６０の半導体基板には、当該遮光壁領域６０を跨ぐ信号電荷の移動を抑制する分離半導体領域８０が形成される。分離半導体領域８０として、例えば、その表面からｐ型不純物を高濃度にイオン注入し熱拡散したｐ＋領域が形成される。
【００３０】
シリコン基板７０の表面には、ゲート酸化膜８２、垂直シフトレジスタの転送電極８４、及び層間絶縁層８６，８７を含む積層構造体９０が形成される。転送電極８４は、例えば、ポリシリコン膜をパターニングして形成される。
【００３１】
ゲート酸化膜８２及び転送電極８４は、遮光壁領域６０の上には設けられない。この構造は、例えば、ゲート酸化膜８２及び転送電極８４を遮光壁領域６０上を含めて形成した後、フォトリソグラフィ技術を用いて、遮光壁領域６０上からゲート酸化膜８２及び転送電極８４を除去することにより実現可能である。また、このゲート酸化膜８２及び転送電極８４の開口の形成に続けて、分離半導体領域８０を形成するイオン注入を行うことで、分離半導体領域８０を当該開口にセルフアラインで形成することが可能である。
【００３２】
ちなみに、積層構造体９０内には、転送電極８４に対する裏打ち配線構造も形成される。裏打ち配線は、例えば、層間絶縁層８６上に第３層のポリシリコン膜（３poly-Si）を堆積し、さらに、その上にタングステンシリサイド（ＷＳi）膜を堆積し、これらをパターニングして形成される。この３poly-Si電極９２とＷＳi電極９４との２層構造からなる裏打ち配線は、隣接する垂直シフトレジスタ相互間のチャネル分離領域上に延在される。裏打ち配線は、層間絶縁層８６に開けられるコンタクトを介して転送電極８４に接続され、転送クロックを供給することができる。
【００３３】
裏打ち配線を形成した後、層間絶縁層８７が積層され、層間絶縁層８７の上には、さらに第１Ａｌ膜、第２Ａｌ膜がそれらの間に層間絶縁膜１００を挟んで順次、蒸着法により積層される。この第１Ａｌ膜、第２Ａｌ膜はＣＣＤイメージセンサ５０内の各部の配線の形成に用いられる。例えば、第１Ａｌ膜や第２Ａｌ膜で形成された配線は、コンタクト孔を介して、裏打ち配線のＷＳi電極９４に接続される。
【００３４】
第１Ａｌ膜及び第２Ａｌ膜は、遮光膜５８の形成にも用いられる。ＯＰＢ領域５６ｗ上には、図２に示すように、遮光膜５８として、第１Ａｌ膜からなる第１遮光膜９６と第２Ａｌ膜からなる第２遮光膜９８と設けられる。
【００３５】
第２Ａｌ膜の蒸着に先立って、遮光壁領域６０に対応する位置の積層構造体９０に、列方向に延びるトレンチ１０２が形成される。トレンチ１０２は図１において示したトレンチ６２に相当する。トレンチ１０２はシリコン基板７０の表面に達する。第２Ａｌ膜は、このトレンチ１０２内に堆積し、遮光壁１０４を形成する。遮光壁１０４の上部は、第２遮光膜９８につながり、下部はシリコン基板７０の表面に接する。また、遮光壁１０４は撮像部５０ｉの列方向の一方端から他方端まで連続して設けられる。この遮光壁１０４により、図２において左側に位置する有効画素領域５４に斜め入射した光等が積層構造体９０を伝わって、遮光壁１０４より右側のＯＰＢ領域５６ｗに進入することが阻止される。よって、遮光壁１０４より右側のＯＰＢ領域５６ｗのＯＰＢ画素に蓄積される信号電荷は光の漏れ込みの影響を受けず、当該信号電荷に基づく画像信号により良好なＯＰＢレベルを得ることができる。
【００３６】
また、撮像部５０ｉから行方向外側に、トレンチ１０２と同様の断面構造を有する外側トレンチ６４（図１参照）が積層構造体９０に形成され、この外側トレンチ６４に堆積される第２Ａｌ膜により、遮光壁１０４と同様の構造を有する外側遮光壁が形成される。この外側遮光壁は、遮光膜５８の外縁から遮光膜５８下に入射した光が遮光壁１０４より右側のＯＰＢ領域５６ｗに進入することを阻止する。よって、この点でも、ＯＰＢレベルの精度維持が図られる。
【００３７】
また、分離半導体領域８０として形成したｐ＋領域は、シリコン基板７０内での遮光壁領域６０を跨ぐ電子の移動を抑制する。特に、当該ｐ＋領域をエピタキシャル層７２に対して逆バイアス状態とすることで、当該ｐ＋領域の周りの空乏層がシリコン基板７０深さ方向に拡大し、遮光壁領域６０下に電子に対する電位障壁を形成する。よって、分離半導体領域８０は、有効画素領域５４への入射光により生じた信号電荷である電子がシリコン基板７０内部を横方向に移動してＯＰＢ画素に到達し蓄積されることを抑制する。本ＣＣＤイメージセンサ５０では、この点でも、ＯＰＢレベルの精度維持が図られている。
【００３８】
分離半導体領域８０は、ｎ型不純物を高濃度にイオン注入し熱拡散したｎ＋領域とすることもできる。この場合には、当該ｎ＋領域に例えば、正電圧を印加することにより、当該ｎ＋領域は、ＯＦＤ領域７８と同様に機能し、その近傍の電子を引き寄せ吸収する。よって、有効画素領域５４側からＯＰＢ領域５６ｗへ向かう電子は、分離半導体領域８０に吸収され、さらに奥のＯＰＢ画素へ到達することを妨げられるので、やはりＯＰＢレベルの精度維持が図られる。
【００３９】
なお、分離半導体領域８０を形成するｐ＋領域又はｎ＋領域は、シリコン基板７０の深さ方向に深く形成する程、シリコン基板７０内のより深い位置での信号電荷の移動を阻止でき、上述のＯＰＢレベルの精度維持の効果の向上を図ることができる。例えば、分離半導体領域８０を、垂直シフトレジスタ５２ｉのチャネルよりも深い位置まで拡大することで、良好なＯＰＢレベルの精度維持の効果が期待できる。
【００４０】
上述の構成では、遮光壁１０４を第２Ａｌ膜を用いて形成した。しかし、遮光壁１０４は、シリコン基板７０上に積層される他の金属層を用いて形成することもできる。例えば、第１Ａｌ膜を用いて、上述の構成と同様の効果を有するＯＰＢ領域５６を構成することができる。図３は、この第１Ａｌ膜を用いて遮光壁１０４を形成した場合の構造を示すものであり、図２と同様、有効画素領域５４との境界近傍のＯＰＢ領域５６ｗの構造を模式的に示す断面図である。図３において、図２を用いて説明した上述の構成と同様の構成要素には同一の符号を付している。この場合、積層構造体９０の上に第１Ａｌ膜を蒸着する工程に先行して、積層構造体９０にトレンチ１０２が形成され、その後、順次、第１Ａｌ膜、層間絶縁膜１００、第２Ａｌ膜が積層され、第１遮光膜９６、遮光壁１０４、及び第２遮光膜９８が形成される。
【００４１】
なお、この第１Ａｌ膜で遮光壁１０４を形成する構造においては、層間絶縁膜１００に設けたコンタクト孔１２０を介して第２遮光膜９８が第１遮光膜９６に接続される。コンタクト孔１２０は、トレンチ１０２と同様、撮像部５０ｉの列方向の一方端から他方端まで連続した帯状の開口である。このコンタクト孔１２０に堆積した第２Ａｌ膜は、第１遮光膜９６と第２遮光膜９８との間を塞ぐ遮光壁１２２を形成する。この遮光壁１２２を設けることで、撮像部の外側から第１遮光膜９６と第２遮光膜９８との間隙に入射した光が、当該間隙を伝わって有効画素領域５４に入射することが防止される。
【００４２】
また、遮光壁１０４は、例えば、タングステン膜をトレンチ１０２に堆積させることによっても形成することができる。また、遮光壁１０４は、例えば、タングステン等を用いたダマシンプロセス、デュアルダマシンプロセスによっても形成することができる。この場合、トレンチ１０２にダマシンプロセス等により遮光壁１０４を埋め込んだ後、第１Ａｌ膜からなる第１遮光膜９６や第２Ａｌ膜からなる第２遮光膜９８を遮光壁１０４の上面に接触させて形成する。これにより、遮光膜５８と遮光壁１０４とが、ＯＰＢ領域５６ｗに対する一体的な遮光構造を構成し、その内側のＯＰＢ画素への光の入射を好適に阻止する。
【００４３】
なお、上述の実施形態では、トレンチ６２及び外側トレンチ６４は、図２又は図３にて断面を示すトレンチ１０２のようにシリコン基板７０の表面に達するように形成される例を示した。しかし、トレンチ６２や外側トレンチ６４をシリコン基板７０の表面に接しない構成とすることもできる。図４は、その構成の一例を示すものであり、図２や図３と同様、有効画素領域５４との境界近傍のＯＰＢ領域５６ｗの構造を模式的に示す断面図である。図４において、図２を用いて説明した上述の構成と同様の構成要素には同一の符号を付している。
【００４４】
この構成では、例えば、遮光壁領域６０に形成されるトレンチ１２４は、シリコン基板７０の表面に形成されたゲート酸化膜１２６の上面までしか達しない。すなわち、トレンチ１２４の底面とシリコン基板７０表面との間にはゲート酸化膜１２６が配置される。遮光壁１２８は、このトレンチ１２４の内部にＡｌやＷを埋め込むことで形成される。例えば、図４に示す例では、トレンチ１２４に第２Ａｌ膜が埋め込まれる。このトレンチ１２４に形成される遮光壁１２８によっても、斜め入射により、遮光膜下に入射した光が遮光領域の内部へ進入することを抑制可能である。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施形態であるＣＣＤイメージセンサの概略の構成を示す模式的な平面図である。
【図２】本発明の実施形態であるＣＣＤイメージセンサの、有効画素領域との境界近傍のＯＰＢ領域の構造の一例を模式的に示す部分的な垂直断面図である。
【図３】本発明の実施形態であるＣＣＤイメージセンサの、有効画素領域との境界近傍のＯＰＢ領域の構造の他の例を模式的に示す部分的な垂直断面図である。
【図４】本発明の実施形態であるＣＣＤイメージセンサの、有効画素領域との境界近傍のＯＰＢ領域の構造の他の例を模式的に示す部分的な垂直断面図である。
【図５】従来のＣＣＤイメージセンサの模式的な平面図である。
【図６】従来のＣＣＤイメージセンサの、有効画素領域との境界近傍のＯＰＢ領域の構造を模式的に示す部分的な垂直断面図である。
【符号の説明】
【００４６】
５０  ＣＣＤイメージセンサ、５０ｉ  撮像部、５０ｓ  蓄積部、５０ｈ  水平転送部、５０ｄ  出力部、５２ｉ，５２ｓ  垂直シフトレジスタ、５４  有効画素領域、５６，５６ｗ  ＯＰＢ領域、５８  遮光膜、６０  遮光壁領域、６２，１０２，１２４  トレンチ、６４  外側トレンチ、６６  チャネル分離領域、７０  シリコン基板、７２  エピタキシャル層、７４  ｎウェル、７６  ｐウェル、７８  ＯＦＤ領域、８０  分離半導体領域、８２，１２６  ゲート酸化膜、８４  転送電極、８６，８７  層間絶縁層、９０  積層構造体、９２  ３poly-Si電極、９４  ＷＳi電極、９６  第１遮光膜、９８  第２遮光膜、１００  層間絶縁膜、１０４，１２２，１２８  遮光壁、１２０  コンタクト孔。
【図１】
2008153250.tif 000003
【図２】
2008153250.tif 000004
【図３】
2008153250.tif 000005
【図４】
2008153250.tif 000006
【図５】
2008153250.tif 000007
【図６】
2008153250.tif 000008