(57)【要約】【課題】回路基板に封止樹脂で封止された半導体素子と、樹脂封止領域から露出する回路基板とを有する半導体装置パッケージにおいて、半導体素子を封止する封止樹脂の漏れに起因する、上記露出した回路基板上に拡がる薄バリを防ぐことを実現する。【解決手段】本発明の半導体装置パッケージ及びその製造方法は、回路基板８と封止樹脂４で封止された半導体素子９とを有し、樹脂封止面側の樹脂封止領域２８から露出した回路基板上に、樹脂封止領域２８から漏れ出した封止樹脂を少なくとも一部に満たす溝１３を備えることで、漏れ出した封止樹脂４が、上記露出した回路基板上に拡がる薄バリ５となることを防止することできる。【選択図】  図１
2008078335.tif 000002
【特許請求の範囲】
【請求項１】
回路基板と、樹脂で封止された半導体素子とを有する半導体装置パッケージであって、少なくとも回路基板の一部が、樹脂封止領域より露出した半導体装置パッケージにおいて、
樹脂封止領域外に漏れ出した、余剰な封止樹脂を少なくとも一部に満たす溝を、樹脂封止面側の樹脂封止領域外の回路基板上に、１つ以上備えていることを特徴とする半導体装置パッケージ。
【請求項２】
上記溝が、上記樹脂封止領域と樹脂封止領域より露出した上記回路基板との境目である樹脂封止エッジに、少なくとも一部分つながっていることを特徴とする請求項１に記載の半導体装置パッケージ。
【請求項３】
上記溝が、上記樹脂封止領域と樹脂封止領域より露出した上記回路基板との境目である樹脂封止エッジを越えて樹脂封止領域内部に、一部分侵入していることを特徴とする請求項１に記載の半導体装置パッケージ。
【請求項４】
上記溝が、上記樹脂封止面側の回路基板表面の絶縁層を開口することで形成されていることを特徴とする請求項１に記載の半導体装置パッケージ。
【請求項５】
上記溝が、上記回路基板表面を露出させるように、上記絶縁層を開口することで形成されているとともに、樹脂封止領域から露出した回路基板の切断ラインに、上記溝の少なくとも一部分が重なっていることを特徴とする請求項４に記載の半導体装置パッケージ。
【請求項６】
電気的接続部を備えた回路基板と、樹脂で封止された半導体素子とを有する半導体装置パッケージであって、少なくとも回路基板の一部が、樹脂封止領域より露出した半導体装置パッケージの製造方法において、
回路基板上に成膜される絶縁層を開口して形成される溝であって、上記樹脂封止領域外に漏れ出した余剰な封止樹脂を少なくとも一部に満たす溝の形成工程を、回路基板に上記絶縁層を形成するフォトリソグラフィ工程における、上記電気的接続部の絶縁層を除去する工程で、同時に行うことを特徴とする半導体装置パッケージの製造方法。
【請求項７】
回路基板と、樹脂で封止された半導体素子とを有する半導体装置パッケージであって、少なくとも回路基板の一部が、樹脂封止領域より露出した半導体装置パッケージを、一括基板を用いて複数個形成し、該一括基板を切断することにより、個々の半導体装置パッケージに分割する半導体装置パッケージの製造方法において、
樹脂封止領域外に漏れ出した、余剰な封止樹脂が流れ込む溝を、その少なくとも一部が、一括基板の切断ラインに重なるように、かつ、余剰な封止樹脂が、該切断ライン上に流れ込む位置に形成するとともに、回路基板表面を覆う絶縁層を開口し、回路基板表面を露出させることで該溝を形成する工程と、
上記切断ラインに沿って一括基板を切断する工程と、を備えたことを特徴とする、半導体装置パッケージの製造方法。
【請求項８】
回路基板と、樹脂で封止された半導体素子とを有する半導体装置パッケージであって、少なくとも回路基板の一部が、樹脂封止領域より露出した半導体装置パッケージを、一括基板を用いて複数個形成し、該一括基板を切断することにより、個々の半導体装置パッケージに分割する半導体装置パッケージの製造方法において、
樹脂封止領域外に漏れ出した、余剰な封止樹脂が流れ込む溝を、樹脂封止面側の樹脂封止領域外の回路基板上に１つ以上形成する工程と、
基板の切断工程の前に、樹脂封止領域外の切断ライン上に漏れ出した余剰な封止樹脂を、切断ラインに沿ってレーザで切断する工程と、を備えることを特徴とする、半導体装置パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高密度実装が可能な半導体装置に利用される半導体装置パッケージおよびその製造方法に関するものであり、特に、半導体素子の封止樹脂領域から外側に回路基板の一部が露出し、露出した回路基板にランドを備えた半導体装置パッケージとその製造方法に関するものである。
【背景技術】
【０００２】
携帯情報機器の小型化、軽量化に伴い、半導体装置の高密度実装が必要とされ、近年、これらの要求に応えるべく、半導体装置には、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）やＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）等の高密度実装が可能な半導体装置が用いられている。
【０００３】
上記半導体装置の製造工程は、配線層が配設された回路基板へ半導体素子を搭載して実装し、半導体素子の外側にモールド成型の金型を被せ、金型内にエポキシ樹脂等を流し込み、半導体素子を覆うように樹脂封止層を形成するといった複数の工程を備えている。
【０００４】
なお、一般的な半導体装置の製造では、上記の製造工程によって一括基板上に多数の半導体装置を同時に形成した後、１つ１つの半導体装置に個片化するために、一括基板を切断する。
【０００５】
また、さらなる半導体装置の高密度化を図るため、半導体装置には、半導体装置パッケージを積層することにより、高密度化、システム化を計ったＰＯＰ（Ｐａｃｋａｇｅ  Ｏｎ  Ｐａｃｋａｇｅ）構造がある。
【０００６】
図１９は、このＰＯＰ構造の一例を示す断面図である。
【０００７】
例えば、下段をロジック系パッケージ、上段をメモリ系パッケージとして積層することで、高密度化およびシステム化が実現できる。
【０００８】
このとき、下段半導体装置パッケージ２（以下、下段パッケージ２と略称する）は、上段半導体装置パッケージ１（以下、上段パッケージ１略称とする）を搭載するための、回路基板上に配設されたランドからなる積層用パッド３が必要である。
【０００９】
下段パッケージ２の積層用パッド３と、上段パッケージ１の接続用バンプ２７とで、上段パッケージ１と下段パッケージ２は電気的に接続される。
【００１０】
また、下段パッケージ２の半導体素子搭載面は、基板に搭載された半導体素子を樹脂で封止した領域（以下、樹脂封止領域２８という）と、樹脂で封止した領域以外の基板が露出する領域（以下、露出領域２９という）とに、概して２つの領域に分けることができる。
【００１１】
通常、このような下段パッケージ２に配設される積層用パッド３は、半導体装置の樹脂封止領域２８の外側に形成される。
【００１２】
樹脂封止領域２８と積層用パッド３との位置関係については、概して以下の２通りの配置が考えられる。
【００１３】
図２０、２１は下段パッケージ２の樹脂封止領域２８と積層用パッド３との位置関係を示す平面図である。
【００１４】
図２０は、回路基板中央に半導体装置を封止した封止樹脂４の樹脂封止領域２８を設け、その外周４方向に、半導体装置を包囲するように積層用パッド３を配置するものである。
【００１５】
図２１は、回路基板を帯状に３分割し、その中央帯域を、半導体素子を封止した封止樹脂４の領域とし、その両脇に積層用パッド３を配置するものである。
【００１６】
図２０、２１に示す半導体装置パッケージにて、前記樹脂封止領域をモールド成型で形成する際、モールド成型の金型と回路基板との隙間から、封止樹脂４が回路基板上に薄く漏れ出すことで、本来の樹脂封止領域の際（以下、樹脂封止エッジとする）より外側に、樹脂の薄バリ５と呼ばれる薄い絶縁物が発生する。
【００１７】
図２０、２１は、半導体装置パッケージを積層するＰＯＰ構造における下段パッケージ２・３１を示している。
【００１８】
このように、積層用パッド３に、前記樹脂の薄バリ５が被った状態で、上段パッケージを積層すると、上段パッケージ１（図１９参照）と下段パッケージ２・３１との間で、電気的な接続不良が引き起こされる。
【００１９】
ＰＯＰ構造ではないが、該樹脂の薄バリの課題に鑑み、特開平１１−３１７４７２号では、図２２に示すように、回路基板にソルダレジストなどの絶縁物にて突起物２５をつくり、モールド成型の金型を突起物２５に圧接し隙間を無くすことで、上記樹脂の薄バリ５を防ぐ方法が提案されている。
【００２０】
なお、図２２は突起物２５により薄バリを防いで製造された、半導体装置の断面図である。
【特許文献１】特開平１１−３１７４７２号公報（１９９９年１１月１６日公開）
【発明の開示】
【発明が解決しようとする課題】
【００２１】
しかしながら、回路基板に突起物２５をつくることによって薄バリ５を防ぐ方法には、以下のような問題がある。
【００２２】
（１）図２０、２１のように積層用パッド３を有する半導体装置パッケージの場合、該積層用パッド３と突起物２５（図２２参照）との間にモールドエッジが配置される必要がある。このとき、回路基板の公差に起因して樹脂封止エッジの位置がバラツクため、特に、高密度の半導体装置パッケージ（積層用パッド３と突起物２５との間が狭い）の場合、突起物２５が図２２のように金型の内側に収まるよう製造することは難しい。
【００２３】
したがって、ＰＯＰ構造等のような、樹脂封止領域と、樹脂封止領域から露出した基板上にランドを配設する領域とを備える半導体装置パッケージでは、樹脂封止領域からの樹脂の漏れを防ぐ突起物を形成することができず、露出した基板上のランドの部分を、漏れ出した樹脂の薄バリが覆うことで、電気的な接続不良を起こすことが問題となる。
【００２４】
つまり、樹脂封止領域から漏れ出した封止樹脂である薄バリの存在が問題ではなく、漏れ出した封止樹脂が、封止樹脂領域外に露出した基板上にあるランドを覆うことが問題となる。
【００２５】
（２）一方、半導体装置パッケージの製造方法に関しては、上記のような突起物を、ソルダレジストなどの絶縁物で作る場合、ソルダレジストを基板に塗布し成膜するフォトリソグラフィ工程が１工程増えることになり、製造コストが増加する結果となる。
【００２６】
したがって、新たな工程を増やすことなく、樹脂封止領域より漏れ出した樹脂の薄バリが、露出した基板上のランドを覆うことを対策する、半導体装置パッケージの製造方法を確立する必要がある。
【００２７】
次に、図２１に示すような半導体装置パッケージを、一括基板から個片に切断して製造する場合、切断ライン上に薄バリが発生すると、更に以下の課題が発生する。
【００２８】
図２３は、一括基板から半導体装置パッケージを個片化する切断工程の模式図である。
【００２９】
図２３のように、通常、樹脂封止面を吸着し、高速回転でウェハを切断するための円形のダイヤモンド砥石からなるダイシングブレード６で、パッケージ裏面（バンプ１５の搭載面）から一括基板を切断する。
【００３０】
一括基板をダイシングブレード６で切断する工程では、パッケージ表面である樹脂封止面側となる下部に支えがない（空中）状態で切断することに起因して、帯状の切断屑７（ソルダレジストや基板の配線等）が発生しやすい。
【００３１】
ここで、一括基板の切断ライン上に薄バリ５が存在しない場合は、切断屑７は基板から切断され、切断水と共に流れることにより、パッケージ外形に付着することはない。
【００３２】
しかし、上記の一括基板を切断する際に、切断ラインのソルダレジスト上に薄バリ５が存在すると、樹脂の薄バリ５とソルダレジストの密着力の弱さに起因し、切断の負荷（下方向）により薄バリ５はソルダレジストから剥離する。このとき、下部に支えがない状態で基板を切断しているため、剥離した樹脂の薄バリ５は、樹脂封止面側且つパッケージ内側に倒れこむことで切断できず、パッケージ外形に付着する問題がある。
【００３３】
なお、一括基板を切断する工程では、樹脂封止エッジから漏れた樹脂の薄バリ５が発生した状態で、Ａ−Ａ´方向に一括基板を切断すると、前段のパッケージ外形に薄バリ５が付着することに起因して、同図に記載のように切断屑７が半導体装置パッケージ外形に付着する。
【００３４】
個片化した回路基板に切断屑７が付着している様子を、図２４に示す。同図に示すように、一括基板での切断ラインで切断できなかった薄バリ５が、回路基板の外形からはみ出し、はみ出た薄バリ５に切断屑７が付着している。
【００３５】
最悪の場合、この付着した切断屑７に起因し、露出領域にランドを備えた基板をもつ半導体装置パッケージでは、ランドを用いた電気的な接続の不良を引き起こす可能性がある。
【００３６】
本発明は、上記の課題に鑑みてなされたものであり、その目的は、半導体素子の樹脂封止の際、樹脂封止領域から漏れ出した封止樹脂が、露出領域にある回路基板を覆うことに起因する、回路基板を用いた電気的な接続の不良の可能性を低減することにある。
【課題を解決するための手段】
【００３７】
本発明の半導体装置パッケージは、上記課題を解決するために、回路基板と、樹脂で封止された半導体素子とを有する半導体装置パッケージであって、少なくとも回路基板の一部が、樹脂封止領域より露出した半導体装置パッケージにおいて、
樹脂封止領域外に漏れ出した、余剰な封止樹脂を少なくとも一部に満たす溝を、樹脂封止面側の樹脂封止領域外の回路基板上に、１つ以上備えていることを特徴としている。
【００３８】
上記構成によれば、樹脂封止領域より漏れ出した封止樹脂は、上記の溝に流れ込み、樹脂封止領域外に露出した回路基板上を、漏れ出した封止樹脂が覆うことを防止する。
【００３９】
したがって、漏れ出した封止樹脂が薄バリとなり、樹脂封止領域から露出した回路基板上を覆うことはなく、よって、回路基板を用いた電気的な接続の不良を防ぐ効果を奏する。
【００４０】
上記の回路基板を用いた電気的な接続の不良を防ぐ効果を、ＰＯＰ構造に適用すると、他の半導体装置パッケージを積層するために設けたランドの配設領域に侵入する樹脂の薄バリを防ぐことになり、上段半導体装置パッケージと下段半導体装置パッケージとの積層における、積層不良を防ぐ効果を奏する。
【００４１】
上記溝は、上記樹脂封止領域と樹脂封止領域より露出した上記回路基板との境目である樹脂封止エッジに、少なくとも一部分つながっていてもよい。
【００４２】
上記溝が、樹脂封止エッジに、少なくとも一部分つながっているということは、溝の一部が樹脂封止領域に少なくとも接しているということなので、樹脂封止領域より漏れ出した余剰な封止樹脂は、直ちに溝に流れ込む。したがって、余剰な封止樹脂が、より上記溝に流れこみ易くなり、露出した回路基板上を覆うことを防ぐ効果が向上する。
【００４３】
また、上記溝は、上記樹脂封止領域と樹脂封止領域より露出した上記回路基板との境目である樹脂封止エッジを越えて樹脂封止領域内部に、一部分侵入していてもよい。
【００４４】
このように構成した場合でも、前段と同様に、漏れ出した余剰な封止樹脂は、より確実に上記溝に流れ込み易くなり、露出した回路基板上を覆うことを防ぐ効果が向上する。
【００４５】
また、上記溝は、上記樹脂封止面側の回路基板表面の絶縁層を開口することで形成されていることが好ましい。
【００４６】
この構成によれば、絶縁層を開口することで、絶縁層が成膜された領域と、絶縁層が存在しない領域とでは、絶縁層の厚みだけ段差が生じる。
【００４７】
上記の段差を利用して、漏れ出した余剰な封止樹脂を満たす溝を形成することが可能となる。また、絶縁層は、回路基板の形成工程において通常必要となる構成なので、溝の形成にあたって特別な構成を必要とせず、既存の構成を利用することができる。
【００４８】
さらに、上記溝は、上記回路基板表面を露出させるように、上記絶縁層を開口することで形成されているとともに、樹脂封止領域から露出した回路基板の切断ラインに、上記溝の少なくとも一部分が重なっていることが好ましい。
【００４９】
この構成によれば、溝に流れ込んだ封止樹脂は、溝の底部において露出した回路基板表面に直に接することになる。この場合、回路基板の基材と封止樹脂との密着力は、絶縁層を形成する材料と封止樹脂との密着力に比べ、優れているため、漏れ出した封止樹脂から形成される薄バリは、回路基板から剥がれにくくなる。
【００５０】
しかも、溝の少なくとも一部分が、樹脂封止領域から露出した回路基板の切断ラインに重なっているので、切断ラインに沿って回路基板を切断したとしても、薄バリは回路基板表面に密着している結果、絶縁層と薄バリとの密着力の弱さに起因した問題の発生を抑制することができる。すなわち、切断によって薄バリが剥がれ、樹脂封止面側に倒れこむことで切断できず、パッケージ外形に付着するといった問題や、パッケージ外形に薄バリが付着することに起因して、絶縁層等の切断屑が半導体装置パッケージ外形及びダイシングブレードに付着するといった問題の発生を抑制することができる。この結果、半導体装置パッケージの電気的な接続の不良の可能性を低減することができるという効果を奏する。
【００５１】
なお、切断ラインと溝とが重なる領域を増やすほど、切断できなかった薄バリが付着するという問題の発生を抑制する効果が高まる。
【００５２】
本発明に係る半導体装置パッケージの製造方法では、
電気的接続部を備えた回路基板と、樹脂で封止された半導体素子とを有する半導体装置パッケージであって、少なくとも回路基板の一部が、樹脂封止領域より露出した半導体装置パッケージの製造方法において、
回路基板上に成膜される絶縁層を開口して形成される溝であって、上記樹脂封止領域外に漏れ出した余剰な封止樹脂を少なくとも一部に満たす溝の形成工程を、回路基板に上記絶縁層を形成するフォトリソグラフィ工程における、上記電気的接続部の絶縁層を除去する工程で、同時に行うことを特徴とする。
【００５３】
通常、樹脂封止領域より露出した回路基板上には、配線パターンと、配線パターンに接続され、他の部材との電気的接続に用いる端子などの電気的接続部とが設けられている。絶縁層は、配線パターンを被覆する一方、電気的接続部を露出させた状態で形成される。この絶縁層の形成のために、上記フォトリソグラフィ工程を行う。
【００５４】
つまり、フォトリソグラフィ工程では、回路基板表面全体に、絶縁層の形成材料として、例えば感光剤であるソルダレジストを塗布し、電気的接続部にマスクを掛け、光を照射する。
【００５５】
その後、マスクを掛けられた部分のソルダレジストは現像工程で除去され、電気的接続部には、絶縁層が成膜されないようにする。
【００５６】
このフォトリソグラフィ工程において、電気的接続部を絶縁層から露出させる際に、同時に溝部分のソルダレジストを除去、すなわち絶縁層を開口することにより、溝を形成する。なお、溝部分のソルダレジストを完全に除去し、回路基板表面を露出させてもよいし、回路基板表面を露出させない程度にとどめてもよい。
【００５７】
このように、電気的接続部を絶縁層から露出させるフォトリソグラフィ工程の中で、同時に溝も形成することが可能となり、溝を形成するための新たな工程を、設ける必要がないという効果を奏する。
【００５８】
本発明に係る半導体装置パッケージの製造方法では、
回路基板と、樹脂で封止された半導体素子とを有する半導体装置パッケージであって、少なくとも回路基板の一部が、樹脂封止領域より露出した半導体装置パッケージを、一括基板を用いて複数個形成し、該一括基板を切断することにより、個々の半導体装置パッケージに分割する半導体装置パッケージの製造方法において、
樹脂封止領域外に漏れ出した、余剰な封止樹脂が流れ込む溝を、その少なくとも一部が、一括基板の切断ラインに重なるように、かつ、余剰な封止樹脂が、該切断ライン上に流れ込む位置に形成するとともに、回路基板表面を覆う絶縁層を開口し、回路基板表面を露出させることで該溝を形成する工程と、
上記切断ラインに沿って一括基板を切断する工程と、を備えたことを特徴とする。
【００５９】
上記のように、樹脂封止領域より漏れ出した余剰な封止樹脂が満たされた溝は、絶縁層を開口し、回路基板表面を露出させて形成されることにより、溝に流れこんだ薄バリは、直接回路基板の基材に接している。
【００６０】
さらに、上記溝の少なくとも一部が、一括基板の切断ラインに重なるように、かつ、余剰な封止樹脂が、該切断ライン上に流れ込む位置に溝を形成するため、溝に浸入した封止樹脂は、露出した回路基板表面上を流れながら切断ライン上にまで流れ込む。
【００６１】
したがって、すでに説明したとおり、切断ラインに沿って回路基板を切断したとしても、薄バリは回路基板表面に密着している結果、絶縁層と薄バリとの密着力の弱さに起因した問題の発生を抑制することができる。すなわち、切断によって薄バリが剥がれ、樹脂封止面側に倒れこむことで切断できず、パッケージ外形に付着するといった問題や、パッケージ外形に薄バリが付着することに起因して、絶縁層等の切断屑が半導体装置パッケージ外形及びダイシングブレードに付着するといった問題の発生を抑制することができる。この結果、半導体装置パッケージの電気的な接続の不良の可能性を低減することができるという効果を奏する。
【００６２】
本発明に係る半導体装置パッケージの製造方法では、
回路基板と、樹脂で封止された半導体素子とを有する半導体装置パッケージであって、少なくとも回路基板の一部が、樹脂封止領域より露出した半導体装置パッケージを、一括基板を用いて複数個形成し、該一括基板を切断することにより、個々の半導体装置パッケージに分割する半導体装置パッケージの製造方法において、
樹脂封止領域外に漏れ出した、余剰な封止樹脂が流れ込む溝を、樹脂封止面側の樹脂封止領域外の回路基板上に１つ以上形成する工程と、
基板の切断工程の前に、樹脂封止領域外の切断ライン上に漏れ出した余剰な封止樹脂を、切断ラインに沿ってレーザで切断する工程と、を備えることを特徴とする。
【００６３】
上記特徴により、ダイシングブレードなどで一括基板を切断する際、すでに切断ライン上の薄バリはレーザで切断されているため、薄バリが樹脂封止面側に倒れこみ、パッケージ外形に切断不良となって付着することがなくなる効果を奏する。
【００６４】
その結果、パッケージ外形に薄バリが付着することによる、パッケージ外形及びダイシングブレードへの切断屑の付着を防ぐことができ、半導体装置パッケージの電気的な接続の不良の可能性を低減することができる。
【発明の効果】
【００６５】
本発明の半導体装置パッケージは、余剰な封止樹脂を少なくとも一部に満たす溝を、樹脂封止領域外に備えていることで、半導体素子を樹脂封止する際、漏れ出した封止樹脂は前記溝に流れ込む。
【００６６】
これにより、樹脂封止領域外に露出した回路基板は、薄バリに覆われることがなく、薄バリによる電気的な接続不良を防ぐことができる。
【００６７】
また、本発明の半導体装置パッケージの製造方法では、前記溝は回路基板上に成膜される絶縁層を開口することで形成されるので、溝を形成する工程を、回路基板に上記絶縁層を形成するフォトリソグラフィ工程で同時に行うことが可能となるため、溝を形成するための新たな工程が不要となる。
【００６８】
以上より、本発明の半導体装置パッケージ及びその製造方法は、新たな工程を設けることなく、薄バリによる電気的な接続不良を防ぐ効果を奏する。
【発明を実施するための最良の形態】
【００６９】
図１（ａ）（ｂ）から図１６、図１８は、本発明の実施の形態に係る半導体装置の構造の代表例を示す平面図と断面図である。
【００７０】
（実施の形態１）
図１（ａ）は、本発明の実施の形態１に係る半導体装置パッケージの構造を示す平面図であり、図１（ｂ）は図１（ａ）のＢ−Ｂ´における断面図である。
【００７１】
同図に示す半導体装置パッケージは、ＰＯＰ構造における下段半導体装置パッケージ２（以下、下段パッケージ２と略称する）であり、上段半導体装置パッケージを積層するための積層用パッド３（特許請求の範囲に記載した電気的接続部に相当。ランドともいう）を有している。
【００７２】
積層用パッド３が配置される露出領域２９は、前記下段パッケージ２の回路基板８の中央に、半導体素子９を封止樹脂４で封止した樹脂封止領域２８を設け、その外周４方向に、半導体素子９を包囲するように配置される。
【００７３】
同図では、樹脂封止領域２８外に漏れ出した余剰な封止樹脂４を一部に満たす溝１３が、樹脂封止面側の樹脂封止領域２８外の回路基板上に、１つ以上設けられている。より具体的には、溝１３は、樹脂封止領域２８の近傍から露出領域２９に向かって延び出すように設けられ、樹脂封止領域２８から漏れ出した封止樹脂４が、溝１３に流れ込めるようになっている。
なお、溝１３の構成および製造方法については後述する。
【００７４】
溝１３の配置数は、特に限定されないが、溝１３の容量の総和が、封止樹脂４の漏れ出す量を上回ることが好ましい。また、複数の溝１３を、樹脂封止領域２８の外周の領域、すなわち上記配置領域２９に、均等に設けることが好ましい。例えば、図１（ａ）の例では、略正方形の形状をした樹脂封止領域２８の一辺につき、３本の溝１３を等間隔に配置することによって、合計１２本の溝１３を等方的に設けた。
【００７５】
また、該溝１３は、樹脂封止領域２８と樹脂封止領域２８より露出した回路基板８、言い換えれば、上記配置領域２９との境目である樹脂封止エッジに少なくとも一部分つながっていることが好ましく、上記樹脂封止エッジを越えて樹脂封止領域２８内部に、一部分侵入していてもよい。これにより、樹脂封止領域２８から漏れ出した封止樹脂４が溝１３に流れ込む確実性を高めることができる。
【００７６】
この溝１３に、樹脂封止領域２８より漏れ出した封止樹脂４が流れ込むことで、図１（ａ）（ｂ）に示す下段パッケージ２は、露出領域２９へ余剰な封止樹脂４が侵入し、薄バリ５となって積層用パッド３を覆うことを防いでいる。これにより、積層用パッド３を用いた電気的接続が、不良になることはない。
【００７７】
次に、図３（ａ）〜（ｃ）を参照して、溝１３の構成を詳細に説明する。
【００７８】
図３（ａ）は、一括基板からなる回路基板８を、半導体素子９（図１（ｂ）参照）を搭載する側より見た平面図を示し、図３（ｂ）は回路基板８のＢ−Ｂ´における断面図とを示す。図３（ｃ）は、図３（ｂ）を拡大した断面図である。
図３（ａ）に示すように、回路基板８には、半導体素子９を搭載する面に、積層用パッド３と溝１３が形成されている。
【００７９】
また、図３（ｃ）に示すように、前記回路基板８の半導体素子９を搭載する面（樹脂封止面）を、回路基板の第１面１０とし、外部接続用バンプ１５（図１（ｂ）参照）を搭載する面を、回路基板の第２面１１とし、その両面１０・１１に絶縁層として、回路基板８にはソルダレジスト１２（特許請求の範囲に記載した絶縁層に相当）が成膜されており、半導体素子９が搭載される第１面１０には、溝１３が形成されている。
【００８０】
該溝１３は、回路基板の第１面１０に形成されたソルダレジスト１２を開口することにより形成されている。好ましくは、溝１３は、回路基板８の表面を露出させるように、ソルダレジスト１２を開口することで形成されている。
【００８１】
溝１３の形成では、回路基板８の表面を露出させるように、ソルダレジスト１２を開口することで形成されることにより、溝１３に流れ込む、樹脂封止領域２８より漏れ出した封止樹脂４は、回路基板の基材１７に直に接することとなる。
【００８２】
したがって、封止樹脂４とソルダレジスト１２との密着力に比べ、封止樹脂４と基材１７との密着力は優れているため、溝１３に流れ込んだ封止樹脂４は、回路基板８から剥離しにくくなる。
【００８３】
ソルダレジスト１２を開口することにより、ソルダレジスト１２が成膜された領域と、ソルダレジスト１２が存在しない領域とでは、ソルダレジスト１２の厚みだけ段差が生じている。この段差を利用して、該溝１３が形成されている。
【００８４】
続いて、図１（ａ）（ｂ）に示す半導体装置パッケージを実現するための、製造方法の一例を、図３（ａ）〜（ｃ）から図７までに示す。
【００８５】
図３（ａ）〜（ｃ）に示す回路基板８は、複数の半導体素子９が搭載可能で、一括基板上に複数の半導体装置を同時に形成した後、最終的に回路基板８を切断し、１つ１つの半導体装置に個片化することで、複数個の半導体装置パッケージが形成される。
【００８６】
なお、ソルダレジスト１２を開口する工程は、下記のフォトリソグラフィ工程で行う。
【００８７】
回路基板８にソルダレジスト１２を成膜するフォトリソグラフィ工程では、回路基板８の表面全体に感光剤であるソルダレジスト１２を塗布し、積層用パッド３と、接続パッド３０（半導体装置９と金属細線１４とで電気的に接続するための、回路基板８上のパッド）とにマスクを掛け、回路基板８に光を照射する。なお、積層用パッド３および接続パッド３０は、特許請求の範囲に記載の電気的接続部に相当する。
【００８８】
その後、マスクを掛けられた部分のソルダレジスト１２は現像工程で除去され、接続パッド３０と積層用パッド３の領域には、ソルダレジスト１２は開口され成膜されない。
【００８９】
このフォトリソグラフィ工程の、接続パッド３０と積層用パッド３の塗布されたソルダレジスト１２を除去する際に、同時に溝１３部分のソルダレジスト１２を除去している。
【００９０】
よって、溝１３を形成する領域には、ソルダレジスト１２は成膜されず、その結果、回路基板８上に溝１３を形成することができる。
【００９１】
したがって、接続パッド３０と積層用パッド３に塗布されたソルダレジスト１２を除去するフォトリソグラフィ工程で、同時に溝１３も形成することが可能であり、製造工程が増えることはなく、製造コストも増加しない。
【００９２】
次に、図４に示すように、該回路基板８に半導体素子９を搭載し、該半導体素子９の電極と回路基板８の接続パッド３０とを、金属細線１４にて接続している。
【００９３】
該半導体素子９の電極と回路基板８の接続パッド３０とを接続する方法は、上記に限定するものではなく、図１８に示すように、金属細腺を用いず、半導体素子９搭載されたバンプと、対応する基板のランドとを接続する、フリップチップ接続を用いても良い。
【００９４】
次に、図５に示すように、封止樹脂４にて半導体装置９を封止する。
【００９５】
樹脂封止の方法は、例えば、トップゲート構造の金型を用い、トランスファーモールド工法によって、半導体素子９は樹脂封止されている。
【００９６】
なお、樹脂封止領域２８（図１参照）は、積層用パッド３に被らないように設定されている。
【００９７】
同図に示すように、上記の樹脂封止の際（以下、樹脂封止エッジとする）より漏れ出した封止樹脂４が、前記溝１３に流れ込むことにより、積層用パッド３にまで薄バリ５が広がることを防止する。よってＰＯＰ構造の積層性を阻害することはない。
【００９８】
次に、図６に示すように、回路基板８の第２面１１に形成された外部端子用パッド（図示せず）にバンプ１５を形成する。
【００９９】
該バンプ１５は前記回路基板８の第１面１０に搭載された半導体装置９の電極と電気的につながっている。
【０１００】
次に図７に示すように、上記工程を踏まえた一括基板は、ダイシングブレード６で個片化され、下段パッケージ２が切り出されて完成する。
【０１０１】
上記の図３（ａ）〜（ｃ）から図７に示した工程により、積層不良の原因となる薄バリ５が積層用パッド３を覆うことはなく、下段パッケージ２を製造することが可能となっている。
【０１０２】
（実施の形態２）
図２（a）は、本発明の実施の形態２に係る半導体装置パッケージの構造を示す平面図であり、図２（ｂ）は、図２（a）のＣ−Ｃ´における断面図である。
【０１０３】
同図に示す半導体装置パッケージは、ＰＯＰ構造における下段パッケージ３１であり、上段半導体装置パッケージを積層するための積層用パッド３を有している。
【０１０４】
前記半導体装置パッケージの回路基板１６を帯状に３分割し、その中央帯領域を半導体素子を封止樹脂４で封止した樹脂封止領域２８とし、樹脂封止領域２８より露出した、その両脇の露出領域２９に、積層用パッド３は、配置されている。
【０１０５】
同図では、樹脂封止領域２８外に漏れ出した余剰な封止樹脂４を一部に満たす溝１３が、樹脂封止面側の樹脂封止領域２８の回路基板１６上に、１つ以上設けられている。
【０１０６】
なお、基板上に設けられた溝１３の一部は、パッケージ外形に重なるように設けられている。
【０１０７】
一般的に、半導体装置パッケージを製造するにあたっては、一括基板上に複数個の半導体素子９を搭載し、一括基板を切断することにより、個片化されて半導体装置は製造される。
【０１０８】
したがって、個片化されてできた半導体措置パッケージの外形は、一括基板の切断ラインと同じ箇所を示すことになる。
【０１０９】
よって、図２（ａ）に示す溝１３は、一括基板を切断する際の切断ライン上に形成されていることになる。
【０１１０】
この溝１３に、樹脂封止領域２８より漏れ出した封止樹脂４が流れ込むことで、溝１３は露出領域２９へ余剰な封止樹脂４が浸入し、薄バリ５となって積層用パッド３を覆うことを防いでおり、且つ、溝１３は切断ライン上に形成されているため、切断ライン上での溝１３以外の部分には、薄バリ５が形成されないようにしている。
【０１１１】
ここで、切断ライン上に形成する溝１３は、特に限定はされないが、樹脂封止領域２８に一部分つながっているか、一部分浸入していることが好ましい。
【０１１２】
また、溝１３の配置数についても、特に限定されていないが、切断ライン上に薄バリ５が発生する可能性がある全ての箇所に、配置することが好ましい。
【０１１３】
上記切断ライン上に薄バリ５が発生する可能性がある箇所とは、樹脂封止エッジと切断ラインが重なる箇所となる。
【０１１４】
なお、図２（ａ）に示す溝１３は、切断ライン上に薄バリ５が発生する可能性がある、切断ラインと樹脂封止エッジが重なる箇所に接し、パッケージ外形に沿って４本設けられている。
【０１１５】
次に、図８（ａ）〜（ｃ）を参照して、溝１３の構成を詳細に説明する。
【０１１６】
図８（ａ）は、一括基板からなる回路基板１６を、半導体素子９（図２参照）を搭載する側より見た平面図であり、図８（ｂ）は、回路基板１６のＣ−Ｃ´における断面図を示す。
【０１１７】
図８（ｃ）は図８（ｂ）を拡大した断面図である。
【０１１８】
図８（ａ）に示すように、回路基板１６には、半導体素子９（図２参照）を搭載する面に、積層用パッド３と溝１３が形成されている。
【０１１９】
また、図８（ｃ）に示すように、前記回路基板１６の半導体素子９を搭載する面（樹脂封止面）を、回路基板１６の第１面１０とし、外部接続用バンプ１５（図２参照）を搭載する面を、回路基板１６の第２面１１とし、その両面１０・１１に絶縁層として、回路基板１６にはソルダレジスト１２が成膜されており、半導体素子９が搭載される第１面１０には、溝１３が形成されている。
【０１２０】
該溝１３は、回路基板１６の第１面１０に形成されたソルダレジスト１２を開口し、回路基板１６の表面を露出させることで形成されている。
【０１２１】
以下に、図２（ａ）（ｂ）に示す半導体装置パッケージを実現するための、製造方法の一例を、図８（ａ）〜（ｃ）から図１３を用いて示す。
【０１２２】
図８（ａ）に示す、回路基板１６は、複数の半導体素子９（図２参照）が搭載可能で、一括基板上に複数の半導体装置９（図２参照）を形成した後、一括基板を切断し、１つ１つの半導体装置に個片化することで、複数の半導体装置パッケージが形成される。
【０１２３】
なお、ソルダレジスト１２を開口する工程は、下記のフォトリソグラフィ工程で行う。
【０１２４】
回路基板１６にソルダレジスト１２を成膜するフォトリソグラフィ工程では、回路基板１６の表面全体に感光剤であるソルダレジスト１２を塗布し、積層用パッド３と、接続パッド３０（半導体装置９と金属細線１４とで電気的に接続するための、回路基板１６上のパッド）とにマスクを掛け、回路基板１６に光を照射する。なお、積層用パッド３および接続パッド３０は、特許請求の範囲に記載の電気的接続部分に相当する。
【０１２５】
その後、マスクを掛けられた部分のソルダレジスト１２は現像工程で除去され、接続パッド３０と積層用パッド３の領域には、ソルダレジスト１２は開口され成膜されない。
【０１２６】
このフォトリソグラフィ工程の、接続パッド３０と積層用パッド３の塗布されたソルダレジスト１２を除去する際に、同時に溝１３部分のソルダレジスト１２を除去している。
【０１２７】
よって、溝１３を形成する領域には、ソルダレジスト１２は成膜されず、その結果、回路基板１６上に溝１３を形成することができる。
【０１２８】
したがって、接続パッド３０と積層用パッド３に塗布されたソルダレジスト１２を除去するフォトリソグラフィ工程で、同時に溝１３も形成することが可能となり、製造工程が増えることはなく、製造コストも増加しない。
【０１２９】
ここで、該溝１３は、露出した回路基板１６の切断ライン、すなわち個片化される半導体装置パッケージの切断ラインに、少なくとも一部がつながるように回路基板１６上に形成する。（図８では一部で一致する。）
次に、図９に示すように、該回路基板１６に半導体素子９を搭載し、該半導体素子９の電極と回路基板１６の接続パッド３０とを、金属細線１４にて接続する。
【０１３０】
該半導体素子９の電極と回路基板１６の接続パッド３０とを接続する方法は、以上に限定するものではなく、図１８に示すのように、金属細腺を用いず、半導体素子９に搭載されたバンプと、対応する基板のランドとを接続する、フリップチップ接続を用いても良い。
【０１３１】
次に、図１０に示すように、封止樹脂４にて半導体装置９を封止する。
【０１３２】
樹脂封止の方法は、例えば、サイドゲート構造の金型を用い、トランスファーモールド工法によって、半導体素子９は樹脂封止される。
【０１３３】
また、樹脂封止領域２８（図２参照）は、積層用パッド３に被らないように設定される。
【０１３４】
同図に示すように、上記の樹脂封止の際、樹脂封止領域２８より漏れ出した封止樹脂４が、前記溝１３に流れ込むことにより、積層用パッド３にまで薄バリ５が広がることを防止する。よってＰＯＰ構造の積層性を阻害することはない。
【０１３５】
次に図１１に示すように、回路基板１６の第２面１１に形成された外部端子用パッド（図示せず）にバンプ１５を形成する。
【０１３６】
該バンプ１５は前記回路基板の第１面１０に搭載された半導体装置９の電極と電気的につながっている。
【０１３７】
次に図１２で示す一括基板を裏返し、図１３に示すように、ダイシングブレード６で一括基板を切断することで個片化し、下段パッケージ３１が切り出されて完成する。
【０１３８】
ここでのダイシングブレード６による個片化では、図１２に示すＸ方向（樹脂封止領域２８および露出領域２９の配列方向）に、回路基板１６と、樹脂封止領域２８（図２参照）と、漏れ出した封止樹脂４を満たす溝１３を含む回路基板１６とを切断しなければならない。
【０１３９】
図１３に示すように、切断ライン上にある溝１３は、ソルダレジスト１２を開口することで回路基板１６上に形成されているため、溝１３に満たされた、樹脂封止エッジから漏れ出した薄バリ５は、回路基板１６の基材１７に、直に接することになる。
【０１４０】
本実施の形態においては、回路基板の基材１７を樹脂含浸ガラスクロス基板とし、半導体素子を封止する封止樹脂４は、エポキシを主材料とするトランスファー成型用モールド樹脂とし、ソルダレジスト１２は、エポキシを主材料とする樹脂としている。
【０１４１】
なお、基材１７、封止樹脂４及びソルダレジスト１２の種類は、上記に特定されるものだけではない。
【０１４２】
前記回路基板の基材１７と薄バリ５との密着力は、ソルダレジスト１２と薄バリ５との密着力と比較して優れている。
【０１４３】
したがって、切断時に、溝１３に満たされた薄バリ５は基板から剥がれることないため、外形パッケージ及びダイシングブレード６への、切断屑の付着を防止することができる。
【０１４４】
（実施の形態３）
図１４〜１６は、本発明の実施の形態３に係る半導体装置パッケージの構造を示し、ソルダレジスト１２を開口して形成される溝１３と、樹脂封止エッジとの位置関係を示す。
【０１４５】
図１４では、モールドエッジより漏れ出した封止樹脂４を満たす溝は、切断ライン上に形成された溝１８と、積層用パッド３の間に形成される溝２１との２種類形成されている。
【０１４６】
同図の溝２１は、積層用パッド３の間に形成され、且つ、樹脂封止エッジから距離Ｌ１離れて配置される。
【０１４７】
ここで、溝２１のエッジまでの距離Ｌ１は、トランスファーモールドの金型で押さえられた部分より漏れ出した薄バリ５が、樹脂封止エッジから、積層用パッド３を備えた樹脂封止領域２８より露出した回路基板８上に広がり、積層用パッド３にまで到達しないように設定する必要がある。
【０１４８】
よって、Ｌ１（樹脂封止エッジと溝２１とのエッジ間距離）の値は、Ｌ２（樹脂封止エッジと積層用パッド３とのエッジ間距離）の値より小さくなる。
【０１４９】
同図中に示す溝２１は、積層用パッド３を備える露出領域２９側に接する、樹脂封止エッジの中央に１つ形成されているが、溝２１の形成は、これに限定するものではなく、複数個であってもよい。
【０１５０】
同図の溝１８は、溝２１と同様に、樹脂封止エッジから距離Ｌ１離れて、切断ライン上に形成されている。
【０１５１】
また、溝１８、溝２１には薄バリ５が満たされるが、完全に満たされる必要はなく、同図中の拡大図のように、薄バリ５を一部満たす状態でもよい。
【０１５２】
ここで、溝１８、溝２１について、樹脂封止エッジより距離Ｌ１離して溝を形成するメリットは下記のとおりとなる。
【０１５３】
溝１８、２１を樹脂封止エッジから距離Ｌ１離して溝を形成することにより、溝は樹脂封止領域に接することがなくなる。
【０１５４】
これにより、樹脂封止を行う際、樹脂封止を行う際の金型と、金型と接する基板との間に、溝による凹凸及び隙間ができないため、溝を樹脂封止領域２８に接した場合と比べ、樹脂封止エッジより封止樹脂が漏れにくくなる効果がある。
【０１５５】
また、溝１８は、ダイシングブレード６による個片化後に半導体装置パッケージの外形となる部分、つまり切断ライン上に形成される。
【０１５６】
例えば、ソルダレジスト１２を開口することで形成する場合、溝１８に満たされた、樹脂封止領域の際から漏れ出した封止樹脂４の薄バリ５は、回路基板１６の基材１７に直に接する。
【０１５７】
回路基板の基材１７を、一般的に使用される樹脂含浸ガラスクロス基板とすると、回路基板の基材１７と前記樹脂の薄バリ５との密着力は、ソルダレジスト１２と樹脂の薄バリ５との密着力と比較して優れている。
【０１５８】
したがって、切断時に、溝１８に満たされた樹脂の薄バリ５は基板から剥がれることなく、外形パッケージ及びダイシングブレード６への、切断屑の付着を防止することができる。
【０１５９】
以上の溝は、例えば、ソルダレジスト１２をフォトリソグラフィ工程で開口し形成するが、材料、工程を限定するわけではなく、他の絶縁材料や基材自体に、レーザ等で溝を加工し形成してもよい。
【０１６０】
次に、図１５および図１６（積層用パッドは図示せず）では、樹脂封止エッジより漏れ出した封止樹脂４を満たす一部の溝を、積層用パッドを備える露出領域２９側に接する、樹脂封止エッジに沿って形成する、半導体装置パッケージを示す。
【０１６１】
図１５、図１６に示す溝２２および溝２３は、溝のエッジと樹脂封止エッジとがほぼ重なり、つながる場合や、封止エッジの内側に一部侵入するように配置する場合を示す。
【０１６２】
溝２２や溝２３は、パッケージの樹脂封止エッジに沿って形成される場合を示すが、その長さや形成数を限定するものではない。
【０１６３】
一方、溝１９はおよび溝２０は、溝のエッジと樹脂封止エッジがほぼ重なる場合や、封止エッジの内側に一部侵入するように配置する場合であり、且つ、個片化後に半導体装置パッケージの外形になる部分に形成される場合を示す。
【０１６４】
上記溝２２及び溝２３のメリットとして、積層用パッド間の間隔が狭いために、積層用パッド間に溝を設けることができない場合や、L２（樹脂封止エッジと積層用パッドエッジ間距離）が狭いため、樹脂封止エッジとの距離Ｌ１をとって溝を設けることができない場合に、漏れ出した封止樹脂４を満たす溝を基板上に設けることができる。
【０１６５】
（実施の形態４）
図１７（ａ）、図１７（ｂ）は、本発明の実施の形態４に係る半導体装置パッケージの製造方法を示す。
【０１６６】
回路基板には、少なくとも複数の半導体装置が搭載可能で、最終的に回路基板及び樹脂封止部を切断し個片化することで、１つ１つの半導体装置パッケージを製造される。
【０１６７】
上記の製造方法では、図１７（ｂ）のように回路基板の第２面１１からダイシングブレード６により個片化することが一般的である。
【０１６８】
図１７（ａ）のように、回路基板の第１面１０に、封止樹脂と回路基板とによる凹凸がある場合で且つ、同図に示すように、個片化後の半導体装置パッケージの構造が、回路基板を帯状に３分割し、その中央帯領域を樹脂封止領域とし、その両脇を半導体封止領域から露出した回路基板の領域とする構造となる場合（積層用パッド３の有無に関わらず）、切断時に、樹脂封止領域を切断するＸ方向では、回路基板と樹脂封止領域とを切断しなければならない。
【０１６９】
このとき、樹脂封止エッジから漏れた樹脂の薄バリ５が、切断ライン上に発生した状態で回路基板を切断すると、半導体装置パッケージの外形及びダイシングブレード６に、ソルダレジスト１２等の切断屑７（図２３参照）が付着する。
【０１７０】
上記の切断屑７（図２３参照）の発生は、薄バリ５と、回路基板表面に形成されたソルダレジスト１２との、密着が悪いことに起因し、薄バリ５が、樹脂封止面側に倒れこむことで切断できず、パッケージ外形に付着するためである。
【０１７１】
よって、図１７（ａ）に示すように、レーザ２４を用い、Ｘ方向のみ（回路基板→樹脂封止領域→回路基板）をＸ１のラインと、Ｘ２のラインと、Ｘ３のラインとに、レーザ照射することで、切断ライン上の樹脂の薄バリ５に切れ目をいれる。
【０１７２】
上記工程を、図１７（ｂ）のダイシングブレード６による個片化の工程の前に行うことで、薄バリ５がパッケージ外形に付着するのを防ぎ、パッケージ外形及びダイシングブレード６への切断屑７の付着を防止できる。
【０１７３】
尚、該レーザ工程は、樹脂にて半導体装置を封止する工程、例えば、トランスファーモールド工程の後、該樹脂封止部にレーザにより製品番号等を形成する工程であるレーザマーク工程時に同時に行えば、新規の製造方法や専用工程の増加は必要ない。
【０１７４】
以上のレーザ工程は、本発明の実施の形態１〜３で示す、溝を形成した回路基板を用いた、半導体装置パッケージの製造方法に付加することも可能で、切断屑の防止には、より効果がある。
【０１７５】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【０１７６】
なお、半導体装置パッケージの製造方法を以下のように構成することもできる。
【０１７７】
（第１の方法）
少なくとも1つの半導体装置が回路基板上に搭載されて、封止樹脂に覆われて、個片化されてなる半導体装置パッケージの製造方法であって、
回路基板の第１面に、半導体装置を搭載すること工程と、
前記回路基板の第１面に形成された接続パッドと、前記半導体装置の電極とを、電気的に接続する工程と、
前記回路基板の第１面に搭載された半導体装置を封止樹脂で覆う工程と、
前記半導体装置を封止樹脂で覆う工程と同時に、前記回路基板の第１面に形成された溝に前記封止樹脂を満たす工程と、
前記回路基板の第２面に、前記第１面の接続パッドと電気的に接続された外部端子用パッドにハンダボールを形成する工程と、
前記回路基板の第２面の方向から、個片に切断する工程と、
前記切断の工程は、前記封止樹脂が満たされた溝の少なくとも一部を切断することを特徴とする半導体装置パッケージの製造方法。
【０１７８】
（第２の方法）
少なくとも1つの半導体装置が回路基板上に搭載されて、封止樹脂に覆われて、個片化されてなる半導体装置パッケージの製造方法であって、
回路基板の第１面に、半導体装置を搭載すること工程と、
前記回路基板の第１面に形成された接続パッドと、前記半導体装置の電極とを、電気的に接続する工程と、
前記回路基板の第１面に搭載された半導体装置を封止樹脂で覆う工程と、
前記回路基板の第１面の樹脂封止エッジに発生する樹脂の薄バリを、レーザで除去する工程と、
前記回路基板の第２面に、前記第１面の接続パッドと電気的に接続された外部端子用パッドにハンダボールを形成する工程と
前記回路基板の第２面の方向から、個片に切断する工程を含むことを特徴とする半導体装置パッケージの製造方法。
【産業上の利用可能性】
【０１７９】
本発明は、半導体素子の樹脂封止領域から露出した回路基板上への、前記樹脂封止領域から漏れ出した封止樹脂の拡がりを防ぐことができ、ＰＯＰ構造等の積層型半導体パッケージにも適用できる。
【図面の簡単な説明】
【０１８０】
【図１】（ａ）および（ｂ）は、本発明の実施の形態１に示す半導体装置の構造を示す平面図及び断面図である。
【図２】（ａ）および（ｂ）は、本発明の実施の形態２に示す半導体装置の構造を示す平面図及び断面図である。
【図３】（ａ）〜（ｃ）は、本発明の実施の形態１に示す半導体装置を構成する回路基板を示す平面図及び断面図である。
【図４】本発明の実施の形態１に示す半導体装置の一製造工程における構造を示す断面図である。
【図５】本発明の実施の形態１に示す半導体装置の次の製造工程における構造を示す断面図である。
【図６】本発明の実施の形態１に示す半導体装置の次の製造工程における構造を示す断面図である。
【図７】本発明の実施の形態１に示す半導体装置の切断工程における構造を示す断面図である。
【図８】（ａ）（ｂ）および（ｃ）は、本発明の実施の形態２に示す半導体装置を構成する回路基板を示す平面図及び断面図である。
【図９】本発明の実施の形態２に示す半導体装置の一製造工程における構造を示す断面図である。
【図１０】本発明の実施の形態２に示す半導体装置の次の製造工程における構造を示す断面図である。
【図１１】本発明の実施の形態２に示す半導体装置の次の製造工程における構造を示すの断面図である。
【図１２】本発明の実施の形態２に示す半導体装置の構造を示す平面図である。
【図１３】本発明の実施の形態２に示す半導体装置の切断工程における構造を示す断面図である。
【図１４】本発明の実施の形態３に示す半導体装置の構造を示す斜視図および平面図である。
【図１５】本発明の実施の形態３に示す半導体装置の構造を示す斜視図および平面図である。
【図１６】本発明の実施の形態３に示す半導体装置の構造を示す斜視図および平面図である。
【図１７】（ａ）及び（ｂ）は、本発明の実施の形態４に示す半導体装置の構造を示す斜視図である。
【図１８】本発明の実施の形態１および２における、フリップチップ接続にて半導体素子を基板に搭載した、半導体装置の構造を示す断面図である。
【図１９】従来技術であるＰＯＰ構造の半導体装置の構造を示す断面図である。
【図２０】従来の技術における、薄バリが存在する半導体装置を示す平面図および断面図である。
【図２１】従来の技術における、薄バリが存在する半導体装置を示す平面図および断面図である。
【図２２】従来の技術における、突起物を有する半導体装置の構造を示す断面図である。
【図２３】従来の技術における、切断屑の発生の様子を示す、半導体装置の構造の平面図、斜視図および断面図である。
【図２４】従来の技術における、切断屑が半導体装置パッケージの外形に付着している様子を示す平面図である。
【符号の説明】
【０１８１】
２    下段パッケージ（半導体装置パッケージ）
３    積層用パッド（電気的接続部）
４    封止樹脂
５    薄バリ
６    ダイシングブレード
７    切断屑
８    回路基板
９    半導体素子
１２  ソルダレジスト（絶縁層）
１３  溝
１６  回路基板
１７  基材
１８  溝  
１９  溝
２０  溝
２１  溝
２２  溝
２３  溝
２４  レーザ
２８  樹脂封止領域
２９  露出領域
３０  接続パッド（電気的接続部）
３１  下段パッケージ
【図１】
2008078335.tif 000003
【図２】
2008078335.tif 000004
【図３】
2008078335.tif 000005
【図４】
2008078335.tif 000006
【図５】
2008078335.tif 000007
【図６】
2008078335.tif 000008
【図７】
2008078335.tif 000009
【図８】
2008078335.tif 000010
【図９】
2008078335.tif 000011
【図１０】
2008078335.tif 000012
【図１１】
2008078335.tif 000013
【図１２】
2008078335.tif 000014
【図１３】
2008078335.tif 000015
【図１４】
2008078335.tif 000016
【図１５】
2008078335.tif 000017
【図１６】
2008078335.tif 000018
【図１７】
2008078335.tif 000019
【図１８】
2008078335.tif 000020
【図１９】
2008078335.tif 000021
【図２０】
2008078335.tif 000022
【図２１】
2008078335.tif 000023
【図２２】
2008078335.tif 000024
【図２３】
2008078335.tif 000025
【図２４】
2008078335.tif 000026