(57)【要約】【課題】表面にパッド電極を有する半導体装置の製造歩留まりを向上させる。【解決手段】半導体基板上にトレンチ型ゲート構造の縦型ＭＩＳＦＥＴを形成し、ゲート配線及びソース配線を形成してから、最上層の表面保護膜をスピンコート法で形成する。それから、ゲートパッド電極形成予定位置に開口部２８ａを有するレジストパターンＲＰ１を表面保護膜上に形成し、レジストパターンＲＰ１をエッチングマスクとして表面保護膜をエッチングすることで表面保護膜に開口部２９ａを形成する。開口部２９ａから露出されるゲート配線により、ゲートパッド電極が形成される。レジストパターンＲＰ１の開口部２８ａの平面形状は、四角形状をベースとするが、後で半導体チップとなる半導体装置領域１０Ａの角部４４ａに最も近い部分を、丸みを持たせて、その角部４４ａから離れる方向に後退させた形状とする。【選択図】図１６
2008140952.tif 000002
【特許請求の範囲】
【請求項１】
主面の第１角部近傍に配置された第１パッド電極を有する半導体装置の製造方法であって、
（ａ）半導体基板を準備する工程、
（ｂ）前記半導体基板の第１主面上に、前記第１パッド電極形成用の第１導体層を形成する工程、
（ｃ）前記半導体基板の前記第１主面上に、前記第１導体層を覆うように第１絶縁膜を形成する工程、
（ｄ）前記第１絶縁膜上に、第１開口部を有するレジストパターンを形成する工程、
（ｅ）前記レジストパターンをエッチングマスクとして用いて前記第１開口部から露出する前記第１絶縁膜をエッチングすることで前記第１絶縁膜に第２開口部を形成し、前記第２開口部の底部で前記第１導体層を露出させて前記第１パッド電極を形成する工程、
を有し、
前記（ｄ）工程で形成された前記レジストパターンの前記第１開口部の平面形状は、前記第１角部に対応する前記半導体基板の第１の位置に最も近い部分を、前記第１の位置から離れる方向に後退させた形状であることを特徴とする半導体装置の製造方法。
【請求項２】
請求項１記載の半導体装置の製造方法において、
前記（ｄ）工程で形成された前記レジストパターンの前記第１開口部の平面形状は、四角形状の開口パターンをベースにし、前記四角形状の開口パターンのうちの前記第１の位置に最も近い角部を、前記第１の位置から離れる方向に後退するように変形させた形状であることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１記載の半導体装置の製造方法において、
前記（ｃ）工程では、スピンコート法により前記第１絶縁膜を形成することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１記載の半導体装置の製造方法において、
前記第１角部から前記第１パッド電極までの距離が１００μｍ以下であることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１記載の半導体装置の製造方法において、
前記第１導体層はアルミニウムを主成分とする導体層であり、前記第１絶縁膜はポリイミド樹脂膜であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、表面保護膜をスピンコート法により成膜してからパッド開口を形成する半導体装置の製造方法に適用して有効な技術に関する。
【背景技術】
【０００２】
半導体チップは、その表面に外部接続用のパッド電極を有している。このパッド電極は、半導体素子を形成した半導体基板上にパッド電極用の導体層を形成してから、それを覆うように表面保護膜を形成し、この表面保護膜に開口部を設けてこの開口部からパッド電極用の導体層を露出させることで、形成することができる。
【０００３】
特開２００６−２２２１２１号公報（特許文献１）には、トレンチ型ゲート構造を有する縦型のパワーＭＩＳＦＥＴが形成され、表面にソースパッド電極およびゲートパッド電極が形成された半導体チップが記載されている。
【特許文献１】特開２００６−２２２１２１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明者の検討によれば、次のことが分かった。
【０００５】
表面保護膜は、例えばポリイミド樹脂などからなり、スピンコート法などを用いて成膜することができるが、成膜用の薬液が溝状のスクライブ領域に沿って移動し易いことから、半導体ウエハの面内で表面保護膜の膜厚が不均一な部分（局所的に薄い部分または局所的に厚い部分）を発生させてしまう。パッド電極を形成するには、パッド電極形成予定位置に開口部を有するフォトレジストパターンを表面保護膜上に形成し、このフォトレジストパターンをエッチングマスクとして表面保護膜をエッチングすることで、表面保護膜にパッド電極用開口部を形成し、このパッド電極用開口部からパッド電極用の導体層を露出させる。しかしながら、表面保護膜の厚みが厚い部分と薄い部分とでは、表面保護膜のサイドエッチング量は異なる。このため、上記のように表面保護膜の膜厚が不均一であると、フォトレジストパターンの開口部の形状に対して、表面保護膜のパッド電極用開口部の形状が変形してしまう可能性がある。すなわち、表面保護膜のパッド電極用開口部の形状が、フォトレジストパターンの開口部の形状から逸脱する（パターン変形する）可能性がある。これは、パッド電極用の導体層に対するパッド電極用開口部の合わせマージンを減少させ、半導体装置の製造歩留まりを低下させる可能性がある。
【０００６】
本発明の目的は、半導体装置の製造歩留まりを向上させることができる技術を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００９】
本発明は、パッド電極形成予定位置に開口部を有するレジストパターンを表面保護膜上に形成し、このレジストパターンをエッチングマスクとして表面保護膜をエッチングすることで表面保護膜にパッド電極用開口部を形成してパッド電極用の導体層を露出させるが、レジストパターンの開口部の平面形状を、後で半導体チップとなる半導体装置領域の角部に最も近い部分を、その角部から離れる方向に後退させた形状とするものである。
【発明の効果】
【００１０】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１１】
半導体装置の製造歩留まりを向上させることができる。
【発明を実施するための最良の形態】
【００１２】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１３】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００１４】
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
【００１５】
本発明の一実施の形態の半導体装置の製造方法および半導体装置を図面を参照して説明する。
【００１６】
図１は、本実施の形態の半導体装置（半導体チップ）１のチップレイアウトを示す上面図（平面図）、図２は半導体装置１の下面図（平面図）である。
【００１７】
半導体装置１は、詳細は後述するが、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）に種々の半導体素子または半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板（半導体ウエハ）を各半導体装置（半導体チップ）１に分離したものである。
【００１８】
本実施の形態では、半導体装置１としては、例えばトレンチ型ゲート構造を有する縦型のパワーＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）が形成された半導体チップなどを用いることができる。
【００１９】
半導体装置１は、互いに反対側に位置する２つの主面である表面（半導体素子形成側の主面）１ａおよび裏面（表面１ａとは反対側の主面）１ｂを有しており、図１には表面１ａ側が示され、図２には裏面１ｂ側が示されている。図１および図２に示されるように、半導体装置１は、表面１ａに形成されたソースパッド電極（表面電極）２ｓおよびゲートパッド電極（表面電極）２ｇと、裏面１ｂの全面に形成された裏面ドレイン電極（裏面電極）２ｄとを有している。ソースパッド電極２ｓは、半導体装置１内に形成されているＭＩＳＦＥＴのソースに電気的に接続され、ゲートパッド電極２ｇは、半導体装置１内に形成されているＭＩＳＦＥＴのゲート電極に電気的に接続され、裏面ドレイン電極２ｄは、半導体装置１内に形成されているＭＩＳＦＥＴのドレインに電気的に接続されている。本実施の形態の半導体装置１は、図１に示されるように、表面１ａに形成されたパッド電極（ここではソースパッド電極２ｓおよびゲートパッド電極２ｇ）を有しているが、そのうちゲートパッド電極２ｇは、半導体装置１の表面１ａの角部３の近傍に配置されている。
【００２０】
次に、本実施の形態の半導体装置１の製造工程を図３〜図１１を用いて説明する。図３〜図１１は、本実施の形態の半導体装置の製造工程中の要部断面図である。図３〜図１１には、隣り合う２つの半導体装置領域（半導体素子形成領域、チップ領域）１０Ａの一部と半導体装置領域１０Ａの間のスクライブ領域（切断領域）１０Ｂとが示されている。なお、後述するように、各半導体装置領域１０Ａは、後で個々の半導体チップ（半導体装置１）となる領域である。
【００２１】
半導体装置１を製造するには、まず、図３に示されるように、例えばヒ素（Ａｓ）が導入されたｎ＋型の単結晶シリコンなどからなる半導体基板（半導体ウエハ）１１ａの主面上に、ｎ−型単結晶シリコンからなるエピタキシャル層１１ｂを成長させて、半導体基板（半導体ウエハ、いわゆるエピタキシャルウエハ）１１を形成する。それから、半導体基板１１の主面に絶縁膜（酸化シリコン膜）を形成した後、この絶縁膜をパターン化して、絶縁膜１２（ＳｉＯ２プレート）を形成する。
【００２２】
次に、半導体基板１１の主面にｐ型の不純物（例えばホウ素（Ｂ））をイオン注入することなどにより、ｐ型ウエル１３を形成する。
【００２３】
次に、図４に示されるように、フォトレジストパターン（図示せず）をエッチングマスクとして用いて半導体基板１１をドライエッチングすることにより、トレンチゲート形成用の溝すなわちゲート用トレンチ１４を形成する。ゲート用トレンチ１４の深さはｐ型ウエル１３よりも深く、かつエピタキシャル層１１ｂの底部よりは浅くなる寸法である。
【００２４】
次に、例えば熱酸化法などを用いて、ゲート用トレンチ１４の内壁面（側面および底面）上などに比較的薄いゲート絶縁膜（酸化シリコン膜）１５を形成する。
【００２５】
次に、半導体基板１１の主面上に、例えば低抵抗の多結晶シリコン膜などからなる導体膜（ゲート電極材料膜）を形成する。それから、ゲート配線形成領域を覆いかつそれ以外の領域を露出するようなフォトレジストパターン（図示せず）を上記導体膜上に形成し、このフォトレジストパターンをエッチングマスクとして用いて、上記導体膜をエッチバックすることにより、ゲート用トレンチ１４内に埋め込まれた低抵抗の多結晶シリコンなどからなるゲート部１６と、ゲート部１６と一体的に形成されたゲート配線部（ゲート引き出し部）１６ａとを形成する。
【００２６】
次に、図５に示されるように、半導体基板１１の主面に対してｐ型の不純物（例えばホウ素（Ｂ））をイオン注入することなどにより、チャネル領域１７を形成する。それから、半導体基板１１の主面に対してｎ型の不純物（例えばヒ素（Ａｓ））をイオン注入することなどにより、ソース領域１８を形成する。
【００２７】
次に、図６に示されるように、半導体基板１１の主面上に絶縁膜（層間絶縁膜）２２を形成し、フォトリソグラフィ技術およびエッチング技術を用いてパターン化する。この際、絶縁膜２２には半導体基板１１の主面を露出するコンタクトホール２３と、ゲート配線部１６ａの一部を露出するスルーホール２４とが形成される。なお、フォトリソグラフィ法（リソグラフィ法）は、フォトレジスト膜（レジスト膜）の塗布、露光および現像の一連の工程によりフォトレジスト膜（レジスト膜）を所望のパターン（レジストパターン）にパターニングする方法である。
【００２８】
次に、コンタクトホール２３から露出する半導体基板１１をエッチングして孔２５を形成する。それから、コンタクトホール２３および孔２５から露出する半導体基板１１に、例えばｐ型の不純物（例えばホウ素（Ｂ））をイオン注入するによって、ｐ＋型の半導体領域を形成する。
【００２９】
次に、半導体基板１１の主面上に、例えばチタンタングステン膜（図示せず）を必要に応じて形成した後、その上にアルミニウム膜２６をスパッタリング法などによって形成する。アルミニウム膜２６は、アルミニウム単体膜またはアルミニウム合金膜のようなアルミニウムを主成分とする導体層である。
【００３０】
次に、図７に示されるように、チタンタングステン膜およびアルミニウム膜２６の積層膜をフォトリソグラフィ技術およびエッチング技術を用いてパターン化する。これにより、ゲート配線（ゲート電極）２６ａおよびソース配線２６ｂのような表面電極が形成される。
【００３１】
次に、図８に示されるように、半導体基板１１の主面上に、例えばポリイミド系の樹脂（ポリイミド樹脂）などからなる表面保護のための絶縁膜（保護膜、表面保護膜）２７を形成（成膜）する。
【００３２】
次に、図９に示されるように、半導体基板１１の主面上に、すなわち絶縁膜２７上に、フォトリソグラフィ技術を用いてレジストパターン（フォトレジストパターン、レジスト膜、フォトレジスト膜）ＲＰ１を形成する。レジストパターンＲＰ１は、半導体基板１１の主面上に各半導体装置領域１０Ａを覆うように形成され、各半導体装置領域１０Ａにおいて、後述する開口部２９ａ（ゲートパッド電極２ｇ）形成予定領域（位置）に開口部２８ａを有し、後述する開口部２９ｂ（ソースパッド電極２ｓ）形成予定領域（位置）に開口部２８ｂを有している。
【００３３】
次に、図１０に示されるように、レジストパターンＲＰ１をエッチングマスクとして用いて、絶縁膜２７（レジストパターンＲＰ１の開口部２８ａ，２８ｂから露出する絶縁膜２７）を選択的にエッチングする。このレジストパターンＲＰ１をエッチングマスクとした絶縁膜２７のエッチング工程（以下「絶縁膜２７のエッチング工程」と称する）により、絶縁膜２７をパターン化し、絶縁膜２７にゲート配線２６ａおよびソース配線２６ｂの一部が露出するような開口部２９ａ，２９ｂを形成してボンディングパッド（ここではゲートパッド電極２ｇおよびソースパッド電極２ｓ）を形成する。絶縁膜２７の開口部２９ａから露出するゲート配線２６ａが、半導体装置１の上記ゲートパッド電極２ｇとなり、絶縁膜２７の開口部２９ｂから露出するソース配線２６ｂが上記ソースパッド電極２ｓとなる。従って、開口部２９ａ，２９ｂは、パッド電極形成用の開口部であり、このうち、開口部２９ａは、ゲートパッド電極２ｇ用の開口部（パッド開口部）であり、開口部２９ｂはソースパッド電極２ｓ用の開口部（パッド開口部）である。
【００３４】
絶縁膜２７のエッチング工程は、ウエットエッチングにより行うことができる。この際、エッチング液には、ゲート配線２６ａおよびソース配線２６ｂを構成する導体膜（ここではアルミニウム膜２６）のエッチングを抑制し、絶縁膜２７を選択的にエッチングできるエッチング液、例えばＴＭＡＨ（水酸化テトラメチルアンモニウム）水溶液などを用いることができる。
【００３５】
その後、レジストパターンＲＰ１をアッシングなどにより除去する。
【００３６】
次に、必要に応じて、半導体基板１１の裏面を研削または研磨して薄くする。その後、図１１に示されるように、半導体基板１１の裏面に例えばニッケル、チタン、ニッケルおよび金を蒸着法などによって被着することにより、ドレイン電極３１を形成する。このドレイン電極３１が、半導体装置１の上記裏面ドレイン電極２ｄとなる。
【００３７】
このようにして、トレンチ型ゲート構造を有する縦型のパワーＭＩＳＦＥＴのような半導体素子が半導体基板１１に形成される。
【００３８】
図１２は、半導体装置の製造工程中の半導体基板１１全体を模式的に示す平面図（全体平面図）であり、図１１と同じ工程段階に対応する。
【００３９】
図１２に示されるように、半導体基板１１の主面には、複数の半導体装置領域１０Ａがアレイ状（行列状）に配置されている。
【００４０】
上記図３〜図１１の工程を行った後、図１２で示される半導体装置領域１０Ａの間のスクライブ領域１０Ｂに沿って半導体基板１１をダイシングソーなどを用いて切断またはダイシングする。これにより、半導体基板１１は個々の半導体装置領域１０Ａ（半導体装置１）に切断、分離される。個片化された各半導体装置領域１０Ａが、それぞれ上記半導体装置１となる。
【００４１】
このようにして、トレンチ型ゲート構造を有する縦型のパワーＭＩＳＦＥＴが形成された半導体装置１が製造される。なお、縦型ＭＩＳＦＥＴとは、ソース・ドレイン間の電流が、半導体基板の厚さ方向（半導体基板の主面に略垂直な方向）に流れるＭＩＳＦＥＴに対応する。
【００４２】
図１３は、半導体装置の製造工程中の半導体基板１１の一部を示す要部平面図（部分拡大平面図）である。図１３は、絶縁膜２７の成膜工程中の要部平面図に対応し、この段階では、パッド電極用の開口部２９ａ，２９ｂはまだ形成されていないが、理解を簡単にするために、図１３には、開口部２９ａ，２９ｂの形成位置（すなわちゲートパッド電極２ｇおよびソースパッド電極２ｓの形成位置）が点線で示されている。また、図１３は、平面図であるが、図面を見やすくするために、絶縁膜２７の成膜厚みが薄くなる領域４３ａと厚くなる領域４３ｂとに対して、ハッチングを付してある。
【００４３】
上記絶縁膜２７は、スピンコート法によって成膜することができる。例えば、半導体基板１１をウエハチャック（図示せず）などに吸着して所定の回転速度で回転させながら、絶縁膜２７成膜用の薬液（液状の成膜材料、ここではポリイミド溶液）を半導体基板１１の主面の中心に滴下することで、半導体基板１１の主面全体に成膜材料を塗布して、絶縁膜２７を成膜することができる。
【００４４】
スピンコート法を用いるため、絶縁膜２７成膜用の薬液は、半導体基板１１の主面の中心から外周側に流れる。絶縁膜２７の成膜前の段階（図７の段階）では、半導体基板領域１０Ａには絶縁膜２２およびアルミニウム膜が形成されているのに対して、スクライブ領域１０Ｂには、絶縁膜２２およびアルミニウム膜２６が形成されていない。このため、半導体基板１１の主面において、スクライブ領域１０Ｂは、半導体装置領域１０Ａよりも高さが低い溝状の状態となっている。このため、絶縁膜２７成膜用の薬液は、スクライブ領域１０Ｂに沿って移動し易くなる。
【００４５】
従って、図１３に示されるように、Ｘ方向に延在するスクライブ領域１０Ｂに沿って矢印４１ａの方向に流れてきた薬液と、Ｙ方向（Ｘ方向に交差または直交する方向）に延在するスクライブ領域１０Ｂに沿って矢印４１ｂの方向に流れてきた薬液とは、Ｘ方向のスクライブ領域１０ＢとＹ方向のスクライブ領域１０Ｂとの交点４２で衝突する。この衝突により、図１３に示される領域４３ｂでは、絶縁膜２７成膜用の薬液が溜まり易くなるため、絶縁膜２７が厚く成膜され、図１３に示される領域４３ａでは、絶縁膜２７成膜用の薬液が逃げ易くなるため、絶縁膜２７が薄く成膜されてしまう。
【００４６】
各半導体装置領域１０Ａにおいて、絶縁膜２７の成膜厚みが薄くなる領域４３ａは、半導体装置領域１０Ａの４つの角部のうち、半導体基板１１の主面の中心側に向かう側の角部４４ａの近傍の領域である。各半導体装置領域１０Ａにおいて、絶縁膜２７の成膜厚みが厚くなる領域４３ｂは、各半導体装置領域１０Ａの４つの角部のうち、半導体基板１１の主面の中心側に向かう側の角部４４ａとは反対側（対角線側）の角部４４ｂの近傍の領域である。半導体装置領域１０Ａの角部４４ａと、それと対角線方向に対向する位置に配置された他の半導体装置領域１０Ａの角部４４ｂとは、スクライブ領域１０Ｂの交点４２を介して対向している。
【００４７】
このような現象は、アルミニウム膜２６の膜厚が厚い場合、特に絶縁膜２７成膜時のスクライブ領域１０Ｂにおける絶縁膜２７の成膜厚みＴ２（図８参照）よりも、アルミニウム膜２６成膜時のスクライブ領域１０Ｂにおけるアルミニウム膜２６の成膜厚みＴ１（図６参照）の方が厚い場合（Ｔ１＞Ｔ２）に、より顕著となる。これは、絶縁膜２７成膜用の薬液がスクライブ領域１０Ｂから半導体装置領域１０Ａに流れるには、薬液がアルミニウム膜２６を乗り上げる必要があり、アルミニウム膜２６が厚いと、上記交点４２で衝突した薬液が、半導体装置領域１０Ａの角部４４ａ近傍に、ますます流れにくくなってしまうためである。一例として、絶縁膜２７の成膜厚みＴ２は例えば３μ程度とすることができ、アルミニウム膜２６の成膜厚みＴ１は例えば５μｍ程度とすることができる。
【００４８】
図１４は、第１の比較例の半導体装置の製造工程中の半導体基板１１の一部を示す要部平面図（部分拡大平面図）であり、本実施の形態の図１３に対応するものである。図１４の開口部１２９ａ，１２９ｂ、ゲートパッド電極１０２ｇおよびソースパッド電極１０２ｓは、それぞれ本実施の形態の開口部２９ａ，２９ｂ、ゲートパッド電極２ｇおよびソースパッド電極２ｓに対応するものである。図１４の第１の比較例は、本実施の形態とは異なり、ゲートパッド電極１０２ｇ（ゲートパッド電極１０２ｇ用の開口部１２９ａ）を半導体装置領域１０Ａの角部の近傍に配置しておらず、半導体装置領域１０Ａの側辺の中央部付近に配置している。このため、縁膜２７の成膜厚みが薄い領域４３ａにゲートパッド電極１０２ｇ形成位置が重ならないので、ゲートパッド電極１０２ｇ用の開口部１２９ａ形成時のエッチング工程で、絶縁膜２７の成膜厚みが薄い領域４３ａの影響を受けることは無い。
【００４９】
しかしながら、例えば配線（ゲート配線２６ａおよびソース配線２６ｂ）の引き回しの観点、半導体装置の実装上の観点、あるいは半導体装置の小型化の観点などから、本実施の形態の半導体装置１のように、半導体装置１の表面１ａの角部近傍にパッド電極（ここではゲートパッド電極２ｇ）を配置することが好ましい場合がある。
【００５０】
本実施の形態の半導体装置１は、上記図１に示されるように、表面１ａに形成されたパッド電極（ここではソースパッド電極２ｓおよびゲートパッド電極２ｇ）を有しているが、そのうちゲートパッド電極２ｇは、半導体装置１の表面１ａの角部３の近傍に配置されている。上記のように各半導体装置領域１０Ａが半導体装置１となるので、半導体装置１を製造するには、上記角部３に対応する半導体装置領域１０Ａの角部（第１の位置）４４ａの近傍に、ゲートパッド電極２ｇ（ゲートパッド電極２ｇ用の開口部２９ａ）を設けることになる。このため、図１３に示されるように、ゲートパッド電極２ｇ（ゲートパッド電極２ｇ用の開口部２９ａ）の一部が、絶縁膜２７の成膜厚みが薄い領域４３ａに重なってしまう。この場合、以下に詳述するように、絶縁膜２７の成膜厚みが薄い領域４３ａではサイドエッチング量の増大が生じて、開口部２９ａのパターン変形を引き起こす可能性があり、これに対処するために、本実施の形態では、レジストパターンＲＰ１の開口部２８ａの平面形状を工夫する。
【００５１】
図１５および図１６は、半導体装置の製造工程中の要部平面図であり、上記図１３に示される領域４６に相当する領域の拡大図が示されている。図１５は、上記図９と同じ工程段階（レジストパターンＲＰ１を形成した段階）に対応し、図１６は、上記１０と同じ工程段階（絶縁膜２７をエッチングして開口部２９ａ，２９ｂを形成した段階）に対応する。なお、図１６では、図面を見やすくするために、レジストパターンＲＰ１の開口部２８ａの平面位置を実線で示し、絶縁膜２７の開口部２９ａ（開口部２９ａの底部）の平面位置を点線で示してある。また、図１７および図１８は、第２の比較例の半導体装置の製造工程中の要部平面図であり、本実施の形態の図１５および図１６にそれぞれ対応するものである。なお、図１７および図１８の第２の比較例に示されるレジストパターンＲＰ２０１およびその開口部２２８ａは、本実施の形態１のレジストパターンＲＰ１およびその開口部２８ａに対応し、図１８の第２の比較例に示される絶縁膜２７の開口部２２９ａは、本実施の形態の絶縁膜２７の開口部２９ａに対応するものである。
【００５２】
図１７および図１８の第２の比較例では、レジストパターンＲＰ２０１の開口部２２８ａの平面形状を四角形状（長方形状）としている。それに対して、本実施の形態では、図１５および図１６に示されるように、レジストパターンＲＰ１の開口部２８ａの平面形状を、パターン変形が生じ得る角部５１に丸みを持たせた平面形状としている。
【００５３】
絶縁膜２７のエッチング工程（上記図９から図１０にかけての工程）で、絶縁膜２７のサイドエッチングが生じなければ、レジストパターンＲＰ１，ＲＰ２０１の開口部２８ａ，２２８ａと絶縁膜２７の開口部２９ａ，２２９ａとは、平面的に一致する。しかしながら、絶縁膜２７のエッチング工程では、絶縁膜２７のサイドエッチング（半導体基板１１の主面に平行な方向のエッチング）が生じる。このサイドエッチングのため、絶縁膜２７の開口部２９ａ，２２９ａとレジストパターンＲＰ１，ＲＰ２０１の開口部２８ａ，２２８ａとは、完全には一致せず、上記図１０のように絶縁膜２７の開口部２９ａ，２９ｂは半導体基板１１の主面に垂直な方向から傾斜し、図１６および図１８のように、絶縁膜２７の開口部２９ａ，２２９ａは、レジストパターンＲＰ１，ＲＰ２０１の開口部２８ａ，２２８ａよりも外側に広がった形状となる。特に、絶縁膜２７のエッチングにウエットエッチングを用いる場合には、絶縁膜２７は等方的にエッチングされるので、絶縁膜２７のサイドエッチングが生じてしまう。絶縁膜２７のエッチング工程での絶縁膜２７のサイドエッチング量は、絶縁膜２７の膜厚に依存し、絶縁膜２７の膜厚が薄い部分ほど大きくなる。
【００５４】
絶縁膜２７のエッチング工程では、開口部２９ａ，２９ｂの底部でゲート配線２６ａおよびソース配線２６ｂを確実に露出させることが必要であるため、半導体装置領域１０Ａの絶縁膜２７の厚みが厚い部分に合わせて、絶縁膜２７のエッチング量（オーバーエッチング量）を決める必要がある。このため、上記図１３のように半導体装置領域１０Ａに部分的に絶縁膜２７が薄い領域４３ａがあり、その領域４３ａを含む領域に開口部２９ａ，２２９ａを形成しようとすると、絶縁膜２７が薄い領域４３ａでだけ、サイドエッチング量が局所的に大きくなってしまう。
【００５５】
上記のように、半導体装置領域１０Ａにおいて、各半導体装置領域１０Ａの角部４４ａ近傍では、絶縁膜２７が、半導体装置領域１０Ａの他の部分よりも薄くなる。このため、半導体装置領域１０Ａの角部４４ａ近傍に開口部２９ａ，２２９ａを形成（配置）する場合、絶縁膜２７が部分的に薄い影響で、角部４４ａ近傍（領域４３ａ）で絶縁膜２７のサイドエッチング量が他の部分よりも局所的に多くなる。
【００５６】
従って、図１７の第２の比較例のように、レジストパターンＲＰ２０１の開口部２２８ａの平面形状を四角形状（長方形状）としていた場合、レジストパターンＲＰ２０１をエッチングマスクとして絶縁膜２７をエッチングした際に、上記のように角部４４ａ近傍（領域４３ａ）で絶縁膜２７が部分的に薄い影響で、開口部２２８ａの角部２５１近傍で絶縁膜２７のサイドエッチング量が他の部分よりも局所的に多くなる。このため、図１８に示されるように、半導体装置領域１０Ａの角部４４ａ近傍で、局所的に、絶縁膜２７の開口部２２９ａの形状が、レジストパターンＲＰ２０１の開口部２２８ａの形状から逸脱してしまう。
【００５７】
これにより、絶縁膜２７の開口部２２９ａにパターン変形（絶縁膜２７の開口部２２９ａのパターンがレジストパターンＲＰ２０１の開口部２２８ａのパターンから変形すること）が生じてしまう。すなわち、絶縁膜２７に形成された開口部２２９ａは、図１８に示されるように、半導体装置領域１０Ａの角部４４ａに最も近い部分（角部２５１に対応する部分）が、長方形のパターンから局所的に拡がった形状になってしまう。このことは、アルミニウム膜２６（ここではゲート配線２６ａ）に対する開口部２２９ａの合わせマージンを減少させてしまう。これに対処するために、半導体装置領域１０Ａにおける絶縁膜２７の膜厚分布を均一にすることも考えられるが、膜厚分布の均一化は、スピンコート方式の成膜法では困難である。
【００５８】
また、開口部２２９ａの局所的に拡がった部分が、アルミニウム膜２６（ここではゲート配線２６ａ）から外れて、アルミニウム２６の側面が絶縁膜２７の開口部２２９ａから露出してしまうと、次のような問題が生じる可能性がある。例えば、耐湿性低下（水分が進入しやすくなる）によるリーク電流の増大、パッド電極（ここではゲートパッド電極２ｇ）に対するボンディングワイヤの接続不良、あるいはパッド電極（ここではゲートパッド電極２ｇ）上へのバンプ電極形成時のバンプ形成不良などである。このため、開口部２２９ａの局所的に拡がった部分が、アルミニウム膜２６（ここではゲート配線２６ａ）から外れてしまうのを防止するために、パッド電極形成予定位置のアルミニウム膜２６の幅を更に広くすることも考えられるが、これは、半導体装置の小型化に不利となる。
【００５９】
上記のように、半導体装置領域１０Ａで絶縁膜２７が局所的に薄くなるのは角部４４ａ近傍（上記領域４３ａ）である。このため、本実施の形態では、パッド電極用の開口部（ここではゲートパッド電極２ｇ用の開口部２９ａ）を、半導体装置領域１０Ａの角部４４ａ近傍に形成（配置）するが、この角部４４ａ近傍に設ける開口部２９ａを形成するためのレジストパターンＲＰ１の開口部２８ａのレイアウト（平面形状）を、予め絶縁膜２７の膜厚が局所的に薄いことに起因したパターン変形を考慮して、補正しておく。
【００６０】
すなわち、本実施の形態では、図１５および図１６に示されるように、レジストパターンＲＰ１の開口部２８ａの平面形状は、図１７および図１８の第２の比較例のレジストパターンＲＰ２０１の開口部２２８ａと同様の四角形状（長方形状）をベース（基準、基本）とするが、パターン変形が生じ得る角部５１（図１７および図１８の第２の比較例の角部２５１に相当する部分）に丸みを持たせた平面形状としている。これにより、レジストパターンＲＰ１の開口部２８ａの平面形状は、半導体装置領域１０Ａの角部４４ａに最も近い部分（ここでは開口部２８ａの角部５１）を、その角部４４ａから離れる方向に後退させた形状となっている。
【００６１】
本実施の形態においても、レジストパターンＲＰ１をエッチングマスクとして絶縁膜２７をエッチングした際に、上記のように角部４４ａ近傍（上記領域４３ａ）で絶縁膜２７が部分的に薄い影響で、開口部２８ａの角部５１近傍で絶縁膜２７のサイドエッチング量が他の部分よりも局所的に多くなり得る。このため、本実施の形態においても、半導体装置領域１０Ａの角部４４ａ近傍で、局所的に、絶縁膜２７の開口部２９ａの形状が、レジストパターンＲＰ１の開口部２８ａの形状から逸脱する（パターン変形する）可能性がある。
【００６２】
しかしながら、本実施の形態では、図１５のように、レジストパターンＲＰ１の開口部２８ａの平面形状に対して、サイドエッチング量が多くなり得る角部５１に丸みを持たせている。このため、図１６のように、半導体装置領域１０Ａの角部４４ａ近傍（上記領域４３ａ）で、局所的に、絶縁膜２７の開口部２９ａの形状が、レジストパターンＲＰ１の開口部２８ａの形状よりも拡がったとしても、最終的に形成された開口部２９ａの平面形状は、ほぼ四角形状（長方形状）またはそれに近い形状のパターンとなる。
【００６３】
すなわち、本実施の形態は、絶縁膜２７の不均一性によるサイドエッチング量の不均一性を考慮して、レジストパターンＲＰ１の開口部２８ａの平面形状（平面レイアウト）を、図１５および図１６に示されるように、半導体装置領域１０Ａの角部４４ａに最も近い部分（ここでは開口部２８ａの角部５１）を、その角部４４ａから離れる方向に後退させた形状となるようにしている。これにより、サイドエッチング量が局所的に増大し得る部分（ここでは開口部２８ａの角部５１）が、サイドエッチングの増大量の分、半導体装置領域１０Ａの角部４４ａから離れる方向に後退させられる。このため、本実施の形態で形成される絶縁膜２７の開口部２９ａの平面形状は、図１７のような第２の比較例のレジストパターンＲＰ２０１の開口部２２８ａパターン（四角形状、長方形状の開口パターン）を用い、かつ半導体装置領域１０Ａ内の絶縁膜２７の膜厚が均一で絶縁膜２７のサイドエッチング量が均一である場合に形成することができるのとほぼ同じ平面形状とすることができる。
【００６４】
従って、本実施の形態では、半導体装置領域１０Ａ内における絶縁膜２７の膜厚の不均一性（角部４４ａ近傍で絶縁膜２７が局所的に薄くなる現象）が生じても、悪影響が生じなくなり、開口部２９ａ（特に開口部２８ａの角部５１に対応する部分）が、アルミニウム膜２６（ここではゲート配線２６ａ）から外れるのを（アルミニウム膜２６の側面が絶縁膜２７の開口部２９ａから露出してしまうのを）防止できる。また、アルミニウム膜２６（ここではゲート配線２６ａ）に対する開口部２９ａの合わせマージンを向上させることができる。このため、半導体装置の製造歩留まりを向上させることができる。
【００６５】
このように、本実施の形態では、半導体装置領域１０Ａ内における絶縁膜２７の膜厚の不均一性（角部４４ａ近傍で絶縁膜２７が局所的に薄くなる現象）を容認できるので、絶縁膜２７の成膜工程の管理が容易となる。また、絶縁膜２７の成膜法に、膜厚不均一性が生じ易いスピンコート法を用いることが可能になり、表面保護膜として適したポリイミド樹脂膜などを絶縁膜２７として容易に成膜することができる。
【００６６】
また、本実施の形態では、絶縁膜２７の開口部２９ａが、アルミニウム膜２６（ここではゲート配線２６ａ）から外れる（アルミニウム２６の側面が絶縁膜２７の開口部２９ａから露出する）のを防止できるので、耐湿性を向上してリーク電流を低減でき、パッド電極に対するボンディングワイヤの接続信頼性を向上でき、またパッド電極上へのバンプ電極形成時のバンプ形成不良を防止できる。また、パッド電極形成予定位置のアルミニウム膜２６の幅を広くしなくとも開口部２９ａがアルミニウム膜２６（ここではゲート配線２６ａ）から外れてしまうのを防止できるので、半導体装置の小型化に有利となる。
【００６７】
上記図１５および図１６では、レジストパターンＲＰ１の開口部２８ａの平面形状を、パターン変形が生じ得る角部５１に丸みを持たせた平面形状としていたが、レジストパターンＲＰ１の開口部２８ａの平面形状は、これに限定されず、絶縁膜２７の膜厚分布などに応じて、変更可能であり、例えば、図１９および図２０のような形状とすることもできる。図１９および図２０は、本実施の形態のレジストパターンＲＰ１の開口部２８ａの平面レイアウトの変形例を示す平面図であり、それぞれ上記図１５および図１６に対応するものである。
【００６８】
すなわち、図１９および図２０では、レジストパターンＲＰ１の開口部２８ａの平面形状は、図１７の第２の比較例のレジストパターンＲＰ２０１の開口部２２８ａの平面形状と同様の四角形状（長方形状）をベース（基準、基本）としている。そして、図１９および図２０では、パターン変形が生じ得る角部５１（図１７および図１８の第２の比較例の角部２５１に相当する部分）に接する２辺を、その角部５１近傍で、半導体装置領域１０Ａの角部４４ａから離れる方向に後退させた形状となっている。
【００６９】
図１９および図２０の場合も、上記図１５および図１６の場合と同様、半導体装置領域１０Ａの角部４４ａ近傍で、局所的に、絶縁膜２７の開口部２９ａの形状が、レジストパターンＲＰ１の開口部２８ａの形状よりも拡がったとしても、開口部２９ａが、アルミニウム膜２６から外れるのを（アルミニウム２６の側面が絶縁膜２７の開口部２９ａから露出してしまうのを）防止できる。
【００７０】
また、上記図１５および図１６では、レジストパターンＲＰ１の開口部２８ａの平面形状を、パターン変形が生じ得る角部５１だけを丸みを持たせた平面形状とし、それ以外の角部５１ａは丸みを持たせずに、ベースの四角形状（長方形状）の角（略直角の角）を保ったままとしていた。それに対して、図２１および図２２のように、レジストパターンＲＰ１の開口部２８ａの平面形状を、パターン変形が生じ得る角部５１だけでなく、他の角部５１ａ（図２１および図２２では４つの角部全て）に対しても丸みを持たせた平面形状とすることもできる。図２１および図２２は、本実施の形態のレジストパターンＲＰ１の開口部２８ａの平面レイアウトの他の変形例を示す平面図であり、それぞれ上記図１５および図１６に対応するものである。
【００７１】
図２１および図２２の場合も、上記図１５および図１６の場合と同様、半導体装置領域１０Ａの角部４４ａ近傍で、局所的に、絶縁膜２７の開口部２９ａの形状が、レジストパターンＲＰ１の開口部２８ａの形状よりも拡がったとしても、開口部２９ａがアルミニウム膜２６から外れるのを（アルミニウム２６の側面が絶縁膜２７の開口部２９ａから露出してしまうのを）防止できる。
【００７２】
但し、図２１および図２２の場合は、レジストパターンＲＰ１の開口部２８ａの角部５１以外の角部５１ａにも丸みを持たせていたため、形成される絶縁膜２７の開口部２９ａの平面形状は、図２２に示されるように、角部が丸みを帯びたものとなる。
【００７３】
このように、本実施の形態は、絶縁膜２７の不均一性によるサイドエッチング量の不均一性を考慮して、レジストパターンＲＰ１の開口部２８ａの平面形状（平面レイアウト）を、図１５、図１９あるいは図２１に示されるように、半導体装置領域１０Ａの角部４４ａに最も近い部分（ここでは開口部２８ａの角部５１）を、その角部４４ａから離れる方向に後退させた形状とするものである。これにより、半導体装置領域１０Ａ内における絶縁膜２７の膜厚の不均一性（角部４４ａ近傍で絶縁膜２７が局所的に薄くなる現象）が生じても、悪影響が生じなくなり、開口部２９ａがアルミニウム膜２６（ここではゲート配線２６ａ）から外れるのを防止することができる。従って、アルミニウム膜２６（ここではゲート配線２６ａ）に対する開口部２９ａの合わせマージンを向上させることができ、また、半導体装置の製造歩留まりを向上させることができる。
【００７４】
また、開口部２９ａの形成後の半導体装置１の種々の製造工程や製造された半導体装置１を用いたパッケージまたは電子装置組立工程などで、半導体装置領域１０Ａまたは半導体装置１の位置または方向の認識に、パッド電極用の開口部２９ａ，２９ｂの直線部分を用いる場合がある。この場合、パッド電極（ここではゲートパッド電極２ｇ）用の開口部２９ａは、四角形状（長方形状）に近い形状である方が、位置または方向の認識が行い易くなる。このため、図２１のように、レジストパターンＲＰ１の開口部２８ａの角部に対して、半導体装置領域１０Ａの角部４４ａに最も近い角部５１以外の角部５１ａも変形させるよりも、図１５や図１９のように、半導体装置領域１０Ａの角部４４ａに最も近い角部５１だけを変形（角部４４ａから遠ざかる方向に後退させる）させる方が、絶縁膜２７に形成された開口部２９ａは、四角形状（長方形状）に近い形状となる。従って、図１５や図１９のように、半導体装置領域１０Ａの角部４４ａに最も近い角部５１だけを変形させる場合の方が、種々の工程で半導体装置領域１０Ａまたは半導体装置１の位置または方向の認識が容易となるので、より好ましい。
【００７５】
また、本実施の形態は、半導体基板１１にトレンチゲート型ＭＩＳＦＥＴを形成した半導体装置の製造工程だけでなく、それ以外にも半導体基板に他の種々の半導体素子を形成した半導体装置の製造工程に適用することができる。但し、トレンチゲート型ＭＩＳＦＥＴを形成した半導体装置の場合、パッド電極形成用の導体膜（ここではアルミニウム膜２６）の膜厚が厚くなり、上記のような半導体装置領域１０Ａでの表面保護膜（ここでは絶縁膜２７）の膜厚の不均一性が生じやすいので、本実施の形態（本発明）を適用する効果が大きい。
【００７６】
また、上記のような半導体装置領域１０Ａでの表面保護膜（ここでは絶縁膜２７）の膜厚の不均一性（角部４４ａ近傍で局所的に薄くなる現象）は、表面保護膜（絶縁膜２７）をスピンコート法により形成した場合に生じ易い。このため、表面保護膜（絶縁膜２７）をスピンコート法により形成した場合に本実施の形態（本発明）を適用すれば、より効果が大きい。
【００７７】
また、上記のように、半導体装置領域１０Ａで絶縁膜２７が局所的に薄くなるのは角部近傍であり、角部から離れた領域では、絶縁膜２７の膜厚は、ほぼ均一になりやすい。このため、半導体装置領域１０Ａのうち、角部から離れた領域に形成（配置）するパッド電極用の開口部（絶縁膜２７の開口部）は、上記図１５、図１９または図２１のような補正を行わず、四角形状（長方形状）とすることが好ましい。そして、本実施の形態では、半導体装置領域１０Ａの角部４４ａ近傍に形成（配置）するパッド電極用の開口部（ここではゲートパッド電極２ｇ用の開口部２９ａ）に対して、その開口部２９ａ形成用のレジストパターンＲＰ１の開口部２８ａを、上記図１５、図１９または図２１などのように補正する。
【００７８】
また、半導体装置領域１０Ａのうち、絶縁膜２７の膜厚が薄くなりやすいのは、半導体装置領域１０Ａの角部４４ａの近傍領域、特に、半導体装置領域１０Ａの角部４４ａから概ね１００μｍ以内の領域である。このため、半導体装置領域１０Ａの角部４４ａから１００μｍ以内に、パッド電極用の開口部（ここでは開口部２９ａ）が一部でも入る場合に、本実施の形態（本発明）を適用すれば、より効果は大きい。この場合、製造された半導体装置１においては、図１に示される半導体装置１の角部３からパッド電極（ここではゲートパッド電極２ｇ）までの距離Ｄ１が１００μｍ以下（Ｄ１≦１００μｍ）となる。従って、半導体装置１の角部３からパッド電極（ここではゲートパッド電極２ｇ）までの距離Ｄ１が１００μｍ以下（Ｄ１≦１００μｍ）であるような半導体装置１を製造する場合に、本実施の形態（本発明）を適用すれば、より効果は大きい。
【００７９】
また、半導体基板（半導体ウエハ）１１には複数の半導体装置領域１０Ａが形成されるが、製造のしやすさを考慮すると、半導体基板１１の複数の半導体装置領域１０Ａに対して、同じ向きでパターン（半導体素子パターン、絶縁膜パターン、配線パターンおよび開口パターンなど）を形成する。このため、図１２にも示されるように、半導体基板１１の複数の半導体装置領域１０Ａには、半導体基板１１の主面の中心に対向する側の角部４４ａの近傍にパッド電極用の開口部（ここではゲートパッド電極２ｇの開口部２９ａ）を形成するものと、それ以外の角部（上記角部４４ｂを含む）の近傍にパッド電極用の開口部（ここではゲートパッド電極２ｇの開口部２９ａ）を形成するものとが混在することになる。
【００８０】
しかしながら、半導体装置領域１０Ａの角部近傍にパッド電極用の開口部２９ａを形成する場合、サイドエッチング量の増大により開口部２９ａがアルミニウム膜２６から外れてしまう問題が生じ得るのは、開口部２９ａ形成予定領域で絶縁膜２７の膜厚が局所的に薄くなっていた場合である。開口部２９ａ形成予定領域で絶縁膜２７の膜厚が均一な場合や、絶縁膜２７の膜厚が局所的に厚くなっていた場合には、サイドエッチング量は適量か、あるいは少な目となるので、開口部２９ａがアルミニウム膜２６から外れてしまう問題は生じない。
【００８１】
このため、半導体基板１１の半導体装置領域１０Ａにおいて、半導体装置領域１０Ａの角部近傍にパッド電極用の開口部２９ａを形成する場合には、その角部が半導体装置領域１０Ａの４つの角部のいずれであっても、本実施の形態を適用することが好ましい。すなわち、半導体装置領域１０Ａの４つの角部のうちの任意の角部の近傍にパッド電極用の開口部２９ａを形成する場合に、その開口部２９ａを形成するためのレジストパターンＲＰ１の開口部２８ａの平面形状を、上記図１５、図１９または図２１などのように補正する。これにより、一枚の半導体基板１１から複数の半導体装置１を製造した際に、いずれの半導体装置１においても、パッド電極用の開口部２９ａがアルミニウム膜２６から外れてしまうのを防止できる。このため、半導体装置１の製造歩留まりを向上させることができる。
【００８２】
また、図１に示される半導体装置１では、ゲートパッド電極２ｇ（用の開口部２９ａ）は角部３の近く（距離Ｄ１が１００μｍ以下となる位置）に配置されているのに対して、ソースパッド電極２ｓ（用の開口部２９ｂ）は表面１ａの角部３ａ，３ｂから比較的離れて（１００μｍよりも長い距離だけ離れて）配置されている。このため、ゲートパッド電極２ｇ用の開口部２９ａを形成するためのレジストパターンＲＰ１の開口部２８ａは、上記図１５、図１９または図２１などのように補正したのに対して、ソースパッド電極２ｓ用の開口部２９ｂを形成するためのレジストパターンＲＰ１の開口部２８ｂは、そのような補正を行わず、平面形状を四角形状（長方形状）とすることができる。
【００８３】
しかしながら、図１に示される半導体装置１の角部３ａ，３ｂからソースパッド電極２ｓまでの距離Ｄ２，Ｄ３の少なくとも一方が１００μｍ以下（Ｄ２≦１００μｍまたはＤ３≦１００μｍ）となる場合には、レジストパターンＲＰ１の開口部２８ｂの平面形状も、開口部２８ａに対して行ったのとほぼ同様の補正を行うことが好ましい。すなわち、この場合、レジストパターンＲＰ１の開口部２８ｂの平面形状は、半導体装置領域１０Ａの角部に最も近い部分（ここでは開口部２８ｂの角部５１に相当する部分）を、その半導体装置領域１０Ａの角部から離れる方向に後退させた形状とすることが好ましい。例えば、レジストパターンＲＰ１の開口部２８ｂの平面形状を、上記図１５、図１９または図２１に示される開口部２８ａの平面形状とほぼ相似の平面形状とすることができる。これにより、半導体装置領域１０Ａの角部近傍で絶縁膜２７の成膜厚みが薄くなったとしても、ゲートパッド電極２ｇ用の開口部２９ａの場合と同様、ソースパッド電極２ｓ用の開口部２９ｂがソース配線２６ｂから外れるのを防止することができる。
【００８４】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【００８５】
本発明は、パッド電極を有する半導体装置の製造方法に適用して有効である。
【図面の簡単な説明】
【００８６】
【図１】本発明の一実施の形態である半導体装置の上面図である。
【図２】本発明の一実施の形態である半導体装置の下面図である。
【図３】本発明の一実施の形態の半導体装置の製造工程中の断面図である。
【図４】図３に続く半導体装置の製造工程中の断面図である。
【図５】図４に続く半導体装置の製造工程中の断面図である。
【図６】図５に続く半導体装置の製造工程中の断面図である。
【図７】図６に続く半導体装置の製造工程中の断面図である。
【図８】図７に続く半導体装置の製造工程中の断面図である。
【図９】図８に続く半導体装置の製造工程中の断面図である。
【図１０】図９に続く半導体装置の製造工程中の断面図である。
【図１１】図１０に続く半導体装置の製造工程中の断面図である。
【図１２】半導体装置の製造工程中の半導体基板全体を示す平面図である。
【図１３】本発明の一実施の形態の半導体装置の製造工程中の半導体基板の一部を示す要部平面図である。
【図１４】第１の比較例の半導体装置の製造工程中の半導体基板の一部を示す要部平面図である。
【図１５】本発明の一実施の形態の半導体装置の製造工程中の要部平面図である。
【図１６】本発明の一実施の形態の半導体装置の製造工程中の要部平面図である。
【図１７】第２の比較例の半導体装置の製造工程中の要部平面図である。
【図１８】第２の比較例の半導体装置の製造工程中の要部平面図である。
【図１９】レジストパターンの開口部の平面レイアウトの変形例を示す要部平面図である。
【図２０】図１９のレジストパターンを用いてエッチングしたときの要部平面図である。
【図２１】レジストパターンの開口部の平面レイアウトの他の変形例を示す要部平面図である。
【図２２】図２１のレジストパターンを用いてエッチングしたときの要部平面図である。
【符号の説明】
【００８７】
１  半導体装置
１ａ  表面
１ｂ  裏面
２ｄ  裏面ドレイン電極
２ｇ，１０２ｇ  ゲートパッド電極
２ｓ，１０２ｓ  ソースパッド電極
３，３ａ，３ｂ  角部
１０Ａ  半導体装置領域
１０Ｂ  スクライブ領域
１１  半導体基板
１１ａ  半導体基板
１１ｂ  エピタキシャル層
１２  絶縁膜
１３  ｐ型ウエル
１４  ゲート用トレンチ
１５  ゲート絶縁膜
１６  ゲート部
１６ａ  ゲート配線部
１７  チャネル領域
１８  ソース領域
２２  絶縁膜
２３  コンタクトホール
２４  スルーホール
２５  孔
２６  アルミニウム膜
２６ａ  ゲート配線
２６ｂ  ソース配線
２７  絶縁膜
２８ａ，２８ｂ  開口部
２９ａ，２９ｂ  開口部
３１  ドレイン電極
４１ａ，４１ｂ  矢印
４２  交点
４３ａ，４３ｂ  領域
４４ａ，４４ｂ  角部
５１，５１ａ，２５１  角部
１２９ａ，１２９ｂ  開口部
２２８ａ，２２９ａ  開口部
ＲＰ１，ＲＰ２０１  レジストパターン
【図１】
2008140952.tif 000003
【図２】
2008140952.tif 000004
【図３】
2008140952.tif 000005
【図４】
2008140952.tif 000006
【図５】
2008140952.tif 000007
【図６】
2008140952.tif 000008
【図７】
2008140952.tif 000009
【図８】
2008140952.tif 000010
【図９】
2008140952.tif 000011
【図１０】
2008140952.tif 000012
【図１１】
2008140952.tif 000013
【図１２】
2008140952.tif 000014
【図１３】
2008140952.tif 000015
【図１４】
2008140952.tif 000016
【図１５】
2008140952.tif 000017
【図１６】
2008140952.tif 000018
【図１７】
2008140952.tif 000019
【図１８】
2008140952.tif 000020
【図１９】
2008140952.tif 000021
【図２０】
2008140952.tif 000022
【図２１】
2008140952.tif 000023
【図２２】
2008140952.tif 000024