(57)【要約】【課題】パケットのペイロード部の全ビットに対する誤りを正確に求める。【解決手段】Ｎ次の生成多項式で示される擬似ランダム信号がペイロード部に挿入されて伝送されたパケット信号からそのペイロード部のデータを検出し、入力順にＮビット単位で順方向参照信号発生部２２および逆方向参照信号発生部３０に初期値として取り込ませ、順方向の参照信号Ｐｆおよび逆方向の参照信号Ｐｒをそれぞれ発生させる。順方向比較部２７は参照信号Ｐｆと取り込んだＮビットデータの後に続くデータとを比較し、逆方向比較部３６は参照信号Ｐｒと取り込んだＮビットデータの前のデータとを比較する。制御部４０は同期確定するまで両参照信号発生部２２、３０に初期設定されるＮビットデータを更新させ、演算処理部４５は、同期確定後の両比較部２７、３６の比較結果を有効な誤り判定結果として、ペイロード部の全データに対する誤り演算を行う。【選択図】図１
2008153873.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ次の生成多項式にしたがって生成された擬似ランダム信号がペイロード部に挿入されて伝送されたパケット信号を受け、該パケット信号のペイロード部のデータを検出するペイロード検出部（２１）と、
前記ペイロード検出部により検出されたデータを入力順にＮビット単位で取込み、該取り込んだＮビットデータを初期値とし、前記生成多項式にしたがって順方向に参照信号を発生する順方向参照信号発生部（２２）と、
前記順方向参照信号発生部から出力される参照信号と前記初期値として取込んだＮビットのデータの後に続くデータとを比較する順方向比較部（２７）と、
前記順方向参照信号発生部に初期値として取り込まれたＮビットデータを初期値として取込み、前記生成多項式にしたがって逆方向に参照信号を発生する逆方向参照信号発生部（３０）と、
前記逆方向参照信号発生部から出力される参照信号と、前記初期値として取込んだＮビットデータの前のデータとを比較する逆方向比較部（３６）と、
前記順方向比較部でＮビット連続して一致判定が出力されて同期確定するまで、前記順方向参照信号発生部および前記逆方向参照信号発生部に初期設定されるＮビットデータを更新させる制御部（４０）と、
前記同期確定した後の前記順方向比較部および前記逆方向比較部の比較結果を有効な誤り判定結果として、前記パケットのペイロード部の全データに対する誤り演算を行う演算処理部（４５）とを備えたパケットエラー測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ペイロード部に擬似ランダム信号が挿入されて伝送されたパケットのエラーを確実に測定できるようにするための技術に関する。
【背景技術】
【０００２】
パケット信号を伝送するネットワークの試験を行うために、ペイロード部に所定次数Ｎの生成多項式で表される擬似ランダム信号が挿入された試験用のパケットを試験対象の装置あるいはネットワークを介して特定アドレスに送信し、そのアドレスの端末で受信したパケット信号のペイロード部に挿入されている信号の誤りを測定している。
【０００３】
この試験用のパケットのペイロード部に挿入される擬似ランダム信号のデータ列が毎回同じで既知であれば、受信側でその既知のデータと受信データとを比較すれば正しく誤り測定を行うことができるが、擬似ランダム信号の符号長（２Ｎ−１）に比べて、ペイロード部の長さが短いような場合、ランダム性が損なわれてしまうので、パケット毎に擬似ランダム信号のデータ列が異なるように挿入することが望ましく、その場合には、受信データから比較の基準となる正しいデータ列を求め、これに基づいて後続の参照信号を生成する、所謂同期確定処理が必要となる。
【０００４】
即ち、受信側で、Ｎ次の生成多項式にしたがったＮ段のシフトレジスタ回路とＥＸＯＲ（排他的論理和）回路とからなる参照信号発生器を設けておき、そのＮ段のシフトレジスタ回路の初期値として測定対象のデータを先頭からＮビット分を取り込み、以後、この参照信号発生器から生成多項式にしたがって生成出力される参照信号と測定対象のＮ＋１ビット以降のデータとをビット単位で比較し、Ｎビット分連続して誤りが発生しない場合に同期が確定したものとして、それ以後に生成される参照信号を正しいものとして、誤り測定を行う。
【０００５】
上記のように同期確定してから、誤り測定を行う技術は例えば、次の特許文献１に開示されている。
【０００６】
【特許文献１】特許第２８９９８６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記同期確定までの処理で、最初に初期値として取り込んだＮビットのデータに誤りが含まれていた場合、後続のデータに誤りがなくてもその比較結果が高い確率で不一致となり、後の誤り測定を正しく行えない。
【０００８】
そこで、データ取込処理を再度行い、Ｎビット分のビット比較を行い、Ｎビット連続して一致した段階で同期確定したと判断し、以後のデータに対する誤り測定を開始している。
【０００９】
したがって、同期確定するまでに入力されたデータは無効となり、そのデータに対する誤り測定がなされず、ペイロード部の全ビットに対する誤り数を正確に求めることができないという問題が生じる。
【００１０】
本発明は、この問題を解決し、パケットのペイロード部に挿入されている信号の誤りを、同期確定までに入力されたデータも含めて正確に求めることができるパケットエラー測定装置を提供することを目的としている。
【課題を解決するための手段】
【００１１】
前記目的を達成するために、本発明のパケットエラー測定装置は、
Ｎ次の生成多項式にしたがって生成された擬似ランダム信号がペイロード部に挿入されて伝送されたパケット信号を受け、該パケット信号のペイロード部のデータを検出するペイロード検出部（２１）と、
前記ペイロード検出部により検出されたデータを入力順にＮビット単位で取込み、該取り込んだＮビットデータを初期値とし、前記生成多項式にしたがって順方向に参照信号を発生する順方向参照信号発生部（２２）と、
前記順方向参照信号発生部から出力される参照信号と前記初期値として取込んだＮビットのデータの後に続くデータとを比較する順方向比較部（２７）と、
前記順方向参照信号発生部に初期値として取り込まれたＮビットデータを初期値として取込み、前記生成多項式にしたがって逆方向に参照信号を発生する逆方向参照信号発生部（３０）と、
前記逆方向参照信号発生部から出力される参照信号と、前記初期値として取込んだＮビットデータの前のデータとを比較する逆方向比較部（３６）と、
前記順方向比較部でＮビット連続して一致判定が出力されて同期確定するまで、前記順方向参照信号発生部および前記逆方向参照信号発生部に初期設定されるＮビットデータを更新させる制御部（４０）と、
前記同期確定した後の前記順方向比較部および前記逆方向比較部の比較結果を有効な誤り判定結果として、前記パケットのペイロード部の全データに対する誤り演算を行う演算処理部（４５）とを備えている。
【発明の効果】
【００１２】
上記のように、本発明のパケットエラー測定装置は、順方向比較部において、順方向参照信号発生部から順方向に出力される参照信号とペイロードのデータとの比較結果がＮビット連続して一致して同期確定した後は、順方向比較部の比較結果を有効な判定結果とするとともに、同期確定するまでに入力されたデータに対しては、逆方向比較部において、逆方向参照信号発生部が逆方向に発生した参照信号と比較し、これを有効な判定結果としているので、ペイロード部の全データに対する誤り判定を正確に行うことができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面に基づいて本発明の実施の形態を説明する。
図１は、本発明を適用したパケットエラー測定装置２０の構成を示している。
【００１４】
このパケットエラー測定装置２０のペイロード検出部２１は、ペイロード部にＮ次の生成多項式の擬似ランダム信号が挿入されて伝送されたパケット信号Ｐを受け、そのパケット信号Ｐからペイロード部のデータＤを検出し入力順に出力するとともに、ペイロード部のデータ長等の情報を後述する制御部４０へ通知する。
【００１５】
このデータＤは、順方向参照信号発生部２２、逆方向参照信号発生部３０およびデータ記憶部３５に出力される。
【００１６】
順方向参照信号発生部２２は、後述する制御部４０の指示にしたがって、ペイロード検出部２１により検出されたデータＤを入力順にＮビット単位で取込み、その取込んだＮビットデータを初期値とし、前記したＮ次の生成多項式にしたがって順方向に参照信号Ｒｆを発生する。
【００１７】
ここで、順方向参照信号発生部２２は、ペイロード検出部２１により検出されたデータＤに対して連続的且つリアルタイムな処理できるように、例えば図２に示すように構成されている。
【００１８】
即ち、Ｎ次の生成多項式が例えば１＋ｘ１８＋ｘ２３の場合（Ｎ＝２３）、その生成多項式にしたがって参照信号（擬似ランダム信号）を生成できるように、シフトクロックＣに同期して入力データを順次後段へシフトする２つの２３段のシフトレジスタ２３ａ、２３ｂと、その最終段目と所定段（この例では１８段）の出力の排他的論理和を求めて初段に帰還するＥＸＯＲ回路２４ａ、２４ｂと、初期データ取込み用のスイッチ２５ａ、２５ｂと、シフトレジスタ２３ａ、２３ｂの初段に帰還される出力のいずれかを選択的に出力するデータ選択器２６を有している。
【００１９】
スイッチ２５ａ、２５ｂは、制御部４０により制御され、初期データ取込み時にペイロード検出部２１から出力されるデータＤをシフトレジスタ２３ａ、２３ｂの初段から順次取り込ませ、参照信号発生時にはデータＤに代わりＥＸＯＲ回路２４ａ、２４ｂの出力をシフトレジスタ２３ａ、２３ｂの初段に入力させる。
【００２０】
そして、同期が確定するまで、この２つのシフトレジスタ２３ａ、２３ｂに、ペイロード検出部２１から出力されるデータＤが２３ビット単位で交互に初期設定されることになり、データ選択器２６は２つのシフトレジスタ２３ａ、２３ｂのうち、初期データの取り込みを行っていない方の出力信号を選択する。
【００２１】
このように構成された順方向参照信号発生部２２から出力される参照信号Ｒｆは、順方向比較部２７に入力され、順方向参照信号発生部２２に初期値として最終的に取り込まれたＮビットデータの後に続くデータとビット単位で比較される。
【００２２】
一方、逆方向参照信号発生部３０は、順方向参照信号発生部２２に初期値として取り込まれたＮビットデータを初期値として取込み、前記生成多項式にしたがって逆方向に参照信号Ｒｒを発生する。
【００２３】
この逆方向参照信号発生部３０は、生成多項式が前記した１＋ｘ１８＋ｘ２３の場合（Ｎ＝２３）、図３のように、入力データをシフトクロックＣに同期して後段にシフトする２３段のシフトレジスタ３１と、制御部４０からの取込み指示を受けてシフトレジスタ３１の各段の出力値を逆順に初期値として記憶する２３段のシフトレジスタ３２と、このシフトレジスタ３２の最終段と所定段（この例では２３−１８＝５段目）の出力の排他的論理和をとって初段に帰還するＥＸＯＲ回路３３により構成され、シフトレジスタ３２の初段に帰還される信号を、逆方向の参照信号Ｒｒとして出力する。
【００２４】
なお、前記した順方向参照信号発生部２２においても、この逆方向参照信号発生部３０と同様にＮビットデータを２つのシフトレジスタ２３ａ、２３ｂに並列に、（ただし順方向に）初期設定する構成を採用してもよい。
【００２５】
データ記憶部３５は、ペイロード検出部２１から出力されるデータＤの先頭から、逆方向参照信号発生部３０に初期値として最終的に取込まれたデータまでを記憶する。
【００２６】
逆方向比較部３６は、逆方向参照信号発生部３０から出力される参照信号Ｒｒと、その逆方向参照信号発生部３０に最後に初期設定されたＮビットデータより前のデータをデータ記憶部３５から入力順と逆の順で読み出して比較する。
【００２７】
制御部４０は、ペイロード検出部２１からの情報を受けると、順方向比較部２７でＮビット連続して一致判定が出力されるまで、順方向参照信号発生部２２および逆方向参照信号発生部３０に初期設定されるＮビットデータを更新させ、同期確定したことを演算処理部４５に通知する。
【００２８】
演算処理部４５は、同期確定後に順方向比較部２７および逆方向比較部３６から出力される比較結果を有効な誤り判定結果とし、入力されたパケットＰのペイロード部の全データに対する誤り演算を行う。
【００２９】
次に、上記構成のパケットエラー測定装置２０の動作を図４に基づいて説明する。
例えば、ペイロード検出部２１から図４の（ａ）に示すデータＤが出力されたとき、制御部４０の指示により、その先頭ビットからＮビット目までデータｄ（１）〜ｄ（Ｎ）が、図４の（ｂ）のように順方向参照信号発生部２２の一方のシフトレジスタ２３ａに初期設定され、その後にこのデータｄ（１）〜ｄ（Ｎ）を初期値として前記Ｎ次の生成多項式にしたがって次の参照信号ｒ（Ｎ＋１）、ｒ（Ｎ＋２）、…が順方向に順次出力され、順方向比較部２７において次のＮビットデータｄ（Ｎ＋１）、ｄ（Ｎ＋２）、…とそれぞれ比較される。
【００３０】
また、このＮビットデータｄ（Ｎ＋１）〜ｄ（２Ｎ）は、図４の（ｃ）のように、順方向参照信号発生部２２の他方のシフトレジスタ２３ｂに取り込まれ、その後にこれを初期値として順方向の参照信号ｒ（２Ｎ＋１）、ｒ（２Ｎ＋２）、…が順次出力され、順方向比較部２７において次のＮビットデータｄ（２Ｎ＋１）、ｄ（２Ｎ＋２）、…とそれぞれ比較される。
【００３１】
以下、ペイロード部から検出されたデータがＮビット単位で２つのシフトレジスタ２３ａ、２３ｂに交互に取り込まれて、それを初期値とする順方向の参照信号Ｒｆが出力され、その取り込まれたＮビットデータに続くデータと比較されることになる。この処理は、Ｎビットデータが初期設定されてから順方向比較部２７でＮビット連続して一致判定がなされる、即ち、同期確定するまで繰り返される。
【００３２】
図４の動作例は、４回目に取り込んだＮビットデータｄ（３Ｎ＋１）〜ｄ（４Ｎ）を初期値として順方向に生成した参照信号ｒ（４Ｎ＋１）〜ｒ（５Ｎ）と次のＮビットデータｄ（４Ｎ＋１）〜ｄ（５Ｎ）とが全ビット一致して、図４の（ｄ）のような同期確定信号が演算処理部４５に出力された場合のものであり、以後、初期データの更新および参照信号の切り替え処理はなされず、同期確定したときに参照信号を出力していたシフトレジスタ側で以後の参照信号を連続生成させ、その参照信号についての順方向比較部２７の比較結果が、データｄ（５Ｎ＋１）以降についての有効な判定結果として演算処理部４５による誤り率の演算処理がなされる。
【００３３】
一方、図４の（ｅ）、（ｆ）のように、逆方向参照信号発生部３０およびデータ記憶部３５にも、順方向信号発生部２２に取り込まれたＮビットデータが順次入力されるが、同期確定するまではその出力および逆方向比較部３６の比較結果は無視され、同期確定した段階で逆方向参照信号発生部３０に取り込まれているＮビットデータ（この例ではｄ（４Ｎ＋１）〜ｄ（５Ｎ）だが、その前のＮビットデータであってもよい）を初期値として逆方向に生成された参照信号ｒ（４Ｎ）、ｒ（４Ｎ−１）、…が逆方向比較部３６に有効な信号として出力される。
【００３４】
逆方向比較部３６は、同期確定した段階で、図４の（ｆ）のように、データ記憶部３５に記憶されている最後のデータ（この場合ｄ（５Ｎ））のＮビット前のデータｄ（４Ｎ）から先頭データｄ（１）まで逆方向に読み出して参照信号Ｒｒと比較する。
【００３５】
そして、この逆方向比較部３６の比較結果は、同期確定までに入力されたデータＤについての正しいビット誤り結果として演算処理部４５に入力され、演算処理を受ける。
【００３６】
演算処理部４５は、ペイロード部の先頭ビットから最終ビットまでの全データのうち、データｄ（５Ｎ＋１）以後について順方向比較部２７から同期確定後に出力される比較結果と、データｄ（４Ｎ）以前について逆方向比較部３６から同期確定後に出力される比較結果とに基づいて、全ビットについての誤り数を求め、その誤り率Ｅを算出する。
【００３７】
なお、上記例で同期確定した段階で取り込まれているＮビットデータｄ（４Ｎ＋１）〜ｄ（５Ｎ）については原理上誤りが無いので、誤り演算では、その誤りの無いＮビット分を含めて算出する。
【００３８】
上記実施形態では、同期確定するまでＮビットデータを初期値として取り込むようにしていたが、その取り込み回数を所定回（たとえば２回）に制限し、その所定回の取り込みで同期が確定しない場合には、そのパケット自体が異常なものとして廃棄し、次のパケットに対する誤り測定処理を行うようにしてもよい。
【００３９】
また、上記実施形態では、ペイロード部から検出したデータに対して連続的にＮビットずつ取り込めるように、順方向参照信号発生部２２に、参照信号を連続的に発生させるために２つのシフトレジスタ２３ａ、２３ｂを設けて交互に取り込むように設定していたが、同期確定するまではＮビットデータを連続的に取り込む必要はなく、一つのシフトレジスタのみを用いて、たとえばデータｄ（１）〜ｄ（Ｎ）、ｄ（２Ｎ＋１）〜ｄ（３Ｎ）、…というようにＮビット分の間を開けて取り込んでもよい。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施形態の構成図
【図２】実施形態の順方向参照信号発生部の構成例を示す図
【図３】実施形態の逆方向参照信号発生部の構成例を示す図
【図４】実施形態の動作説明図
【符号の説明】
【００４１】
２０……パケットエラー測定装置、２１……ペイロード検出部、２２……順方向参照信号発生部、２７……順方向比較部、３０……逆方向参照信号発生部、３５……データ記憶部、３６……逆方向比較部、４０……制御部、４５……演算処理部
【図１】
2008153873.tif 000003
【図２】
2008153873.tif 000004
【図３】
2008153873.tif 000005
【図４】
2008153873.tif 000006