(57)【要約】【課題】  ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、エミッタ層とエミッタコンタクト層との間に形成される遷移層に起因する電流利得率の低下を防止する。【解決手段】  ＧａＡｓ基板上に少なくともコレクタ層、ＧａＡｓベース層、ＩｎＧａＰエミッタ層、ＧａＡｓエミッタコンタクト層、及びノンアロイ層がエピタキシャル成長によって順次形成されたヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、前記ＩｎＧａＰエミッタ層と前記ＧａＡｓエミッタコンタクト層との間に、前記ＩｎＧａＰエミッタ層よりも低Ｉｎ組成のＩｎxＧａ1-xＰ層の薄膜層が形成されていることを特徴とする。【選択図】      図１
2008078426.tif 000002
【特許請求の範囲】
【請求項１】
ＧａＡｓ基板上に少なくともコレクタ層、ＧａＡｓベース層、ＩｎＧａＰエミッタ層、ＧａＡｓエミッタコンタクト層、及びノンアロイ層がエピタキシャル成長によって順次形成されたヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、
前記ＩｎＧａＰエミッタ層と前記ＧａＡｓエミッタコンタクト層との間に、前記ＩｎＧａＰエミッタ層よりも低Ｉｎ組成のＩｎxＧａ1-xＰ層の薄膜層が形成されていることを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
【請求項２】
前記低Ｉｎ組成のＩｎxＧａ1-xＰ層はその組成がＧａＡｓに格子整合する組成よりも低い値であることを特徴とする請求項１記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
【請求項３】
前記低Ｉｎ組成のＩｎxＧａ1-xＰ層の組成がｘ＜０．１であることを特徴とする請求項２記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ。
【請求項４】
ヘテロ接合バイポーラ用エピタキシャルウェハを製造するための製造方法であって、
ＧａＡｓ基板上にコレクタ層を成長する工程と、
前記コレクタ層上にＧａＡｓベース層を成長する工程と、
前記ＧａＡｓベース層上にＩｎＧａＰエミッタ層を成長する工程と、
前記ＩｎＧａＰエミッタ層を形成した後、Ｐ及びＧａ原料を供給して前記ＩｎＧａＰエミッタ層よりも低Ｉｎ組成のＩｎxＧａ1-xＰ層を前記ＩｎＧａＰエミッタ層上に成長する工程と、
前記低Ｉｎ組成のＩｎxＧａ1-xＰ層を成長した後、Ｇａ及びＡｓ原料を供給して前記低Ｉｎ組成のＩｎxＧａ1-xＰ層上に前記ＧａＡｓエミッタコンタクト層を成長する工程と、
前記ＧａＡｓエミッタコンタクト層上にノンアロイ層を成長する工程と
を含むことを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウェハの製造方法。
【請求項５】
前記ＩｎＧａＰエミッタ層、前記低Ｉｎ組成のＩｎxＧａ1-xＰ層、及び前記ＧａＡｓエミッタコンタクト層を形成する工程は、いずれも成長温度を５５０℃以下にすることを特徴とする請求項４記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハの製造方法。
【請求項６】
前記ＩｎＧａＰエミッタ層を成長後に、炉内にＰ原料を３０秒以上流し、その後Ｇａ原料を１秒流して、前記ＩｎＧａＰエミッタ層上に低Ｉｎ組成のＩｎxＧａ1-xＰ層を成長することを特徴とする請求項４または５に記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハの製造方法。
【請求項７】
前記Ｇａ原料にトリエチルガリウム（ＴＥＧ）を用いることを特徴とする請求項４ないし６のいずれかに記載のヘテロ接合バイポーラトランジスタ用エピタキシャルウェハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシャル法で作成されるヘテロ接合バイポーラトランジスタ（ＨＢＴ）用のエピタキシャルウェハ、及びその製造方法に関するものである。
【背景技術】
【０００２】
一般に、ＧａＡｓを代表とする化合物半導体を用いた高周波用デバイスでは、ＧＨｚ以上の高周波において歪みが小さい高周波特性を実現でき、そのため、この高周波用デバイスは携帯電話機を初めとする多くの通信機器において増幅器等に広く用いられている。
【０００３】
これら高周波用デバイス、なかでもエミッタ・ベース接合にヘテロ接合を用いたヘテロ接合バイポーラトランジスタ（ＨＢＴ）は、エミッタ層のバンドギャップがベース層のバンドギャップよりも広く、エミッタ注入効率を高くすることができる関係上、高周波特性に優れ、携帯電話機用の高出力トランジスタ等に広く用いられている。そして、ＨＢＴとして、エミッタ／ベース接合をＩｎＧａＰ／ＧａＡｓヘテロ接合としたものが知られている。
【０００４】
ここで、図３を参照して、ＩｎＧａＰ／ＧａＡｓヘテロ接合を有するＨＢＴ用のエピタキシャルウェハ（以下ＨＢＴ用ＩｎＧａＰエミッタエピタキシャルウェハと呼ぶ）について説明する。
【０００５】
半絶縁性ＧａＡｓ基板１０上に、ｎ+型ＧａＡｓサブコレクタ層１１、ｎ-型ＧａＡｓコレクタ層１２、及びｐ+型ＧａＡｓベース層１３を形成した後、ｎ-型ＩｎＧａＰエミッタ層１４を形成するため、III族原料となるＩｎ，Ｇａ、及びＶ族原料となるＰを供給する。
【０００６】
Ｉｎ組成はＩｎＧａＰエミッタ層１４がＧａＡｓに格子整合する０．５（Ｉｎ0.5Ｇａ0.5Ｐ）を適用する。これはＧａＡｓに対し不整合となるＩｎ組成を用いると、ベース層１３あるいは後述するＧａＡｓエミッタコンタクト層１５となるＧａＡｓ層と、エミッタ層１４となるＩｎＧａＰ層との間に格子不整合を起因とする欠陥が生じ、電流利得率が低下するといった問題が生じるからである。
【０００７】
続いて、ｎ+型ＧａＡｓエミッタコンタクト層１５を形成するため、III族原料となるＧａ、Ｖ族原料となるＡｓを供給する。そして、ｎ+型ＧａＡｓエミッタコンタクト層１５上に、Ｉｎ組成を変化させたｎ+型ＩｎＧａＡｓグレーデッドノンアロイ層１６、及びＩｎ組成を均一としたｎ+型ＩｎＧａＡｓノンアロイ層１７を形成して、図３に示すＨＢＴ用ＩｎＧａＰエミッタエピタキシャルウェハとする。
【０００８】
ところで、ＨＢＴにおいては、コレクタ電流とベース電流との比である電流利得率が重要な要素である。つまり、ＨＢＴにおいては、電流利得率を高くすることが重要である。電流利得率を高くするため、例えば、エミッタ層を中央層と上下層との三つの層によって構成して、中央層のＧａの比率を高く設定し、上下層におけるＧａの比率を中央層側からベース層及びエミッタコンタクト層側に向けて減少させるようにしたものが知られている（例えば、特許文献１参照）。
【０００９】
【特許文献１】特開２００１−４４２１５公報（第２頁、第１図〜第２図）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところが、前述のように、ＩｎＧａＰエミッタ層１４をエピタキシャル成長した後、ＧａＡｓエミッタコンタクト層１５を成長させると、ＩｎＧａＰエミッタ層１４とＧａＡｓエミッタコンタクト層１５との間に遷移層となるＩｎＧａＰＡｓ層（図示せず）が形成されてしまう。
【００１１】
つまり、ＩｎＧａＰエミッタ層１４とＧａＡｓエミッタコンタクト層１５との界面において、ＰとＡｓとが置換されて前述の遷移層が形成されることになる。又はＩｎＧａＰエミッタ層１４を形成した後Ｉｎ及びＰが残留物として残留するため、次に成長させるＧａＡｓエミッタコンタクト層１５を成長させる際、残留物であるＩｎ及びＰがＧａ及びＡｓと反応して、前述の遷移層が形成されることもある。
【００１２】
この遷移層はウェットエッチングに対して選択性が高い。例えば、ＧａＡｓをエッチングするための燐酸系エッチング液及びＩｎＧａＰをエッチングするための塩酸系エッチング液のどちらに対しても選択性が高い。
【００１３】
このため、ＨＢＴ用ＩｎＧａＰエミッタエピタキシャルウェハからＨＢＴを作成する際、ベース層に電極を形成するため、エミッタ層を部分的に除去しようとすると、エミッタ層及び遷移層を完全に除去することができず、エミッタ層又は遷移層自体が残留膜として残留してしまうことがある。そして、残留膜がベース層上に残留した状態でベース電極を形成すると、残留膜が抵抗成分となって電流利得率が低下してしまう。つまり、遷移層に起因して電流利得率が低下する。
【００１４】
加えて、前述のように遷移層が形成されると、ノンアロイ層からエミッタ層までのエッチングに要する時間が長くなって、ノンアロイ層からエミッタ層の部分にかけてサイドエッチングが発生し、この結果、ノンアロイ層とベース層との間に流れる電流の密度が非常に高くなって、ＨＢＴ素子が破壊することがある。
【００１５】
本発明の目的は、遷移層に起因する電流利得率の低下を防止することが可能なＨＢＴ用エピタキシャルウェハ及びその製造方法を提供することにある。
本発明の他の目的は、ノンアロイ層とベース層との間に流れる電流密度の増加を防止することが可能なＨＢＴ用エピタキシャルウェハ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
本発明の一態様によれば、ＧａＡｓ基板上にサブコレクタ層、コレクタ層、ＧａＡｓベース層、ＩｎＧａＰエミッタ層、ＧａＡｓエミッタコンタクト層、及びノンアロイ層がエピタキシャル成長によって順次形成されたエピタキシャルウェハにおいて、前記ＩｎＧａＰエミッタ層と前記ＧａＡｓエミッタコンタクト層との間に、前記ＩｎＧａＰエミッタ層よりも低Ｉｎ組成のＩｎxＧａ1-xＰ層の薄膜層が形成されていることを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウェハを提供できる。
【００１７】
本発明の他の態様によれば、ヘテロ接合バイポーラ用エピタキシャルウェハを製造するための製造方法であって、ＧａＡｓ基板上にコレクタ層を成長する工程と、前記コレクタ層上にＧａＡｓベース層を成長する工程と、前記ＧａＡｓベース層上にＩｎＧａＰエミッタ層を成長する工程と、前記ＩｎＧａＰエミッタ層を形成した後、Ｐ及びＧａ原料を供給して前記エミッタ層よりも低Ｉｎ組成のＩｎxＧａ1-xＰ層を前記エミッタ層上に成長する工程と、前記低Ｉｎ組成のＩｎxＧａ1-xＰ層を形成した後、Ｇａ及びＡｓ原料を供給して前記低Ｉｎ組成のＩｎxＧａ1-xＰ層上に前記ＧａＡｓエミッタコンタクト層を成長する工程と、前記ＧａＡｓエミッタコンタクト層上にノンアロイ層と成長する工程とを含むことを特徴とするヘテロ接合バイポーラトランジスタ用エピタキシャルウェハの製造方法が提供される。
【発明の効果】
【００１８】
本発明によれば、遷移層に起因する電流利得率の低下を防止できるＨＢＴ用エピタキシャルウェハ及びその製造方法を得ることができる。
また、本発明によれば、ノンアロイ層とベース層との間に流れる電流密度の増加を防止できるＨＢＴ用エピタキシャルウェハ及びその製造方法を得ることができる。
【発明を実施するための最良の形態】
【００１９】
次に、本発明の実施の形態によるＨＢＴ用ＩｎＧａＰエミッタエピタキシャルウェハについて説明する。ＭＯＶＰＥ又はＭＢＥ法等を用いて、図１に示すＨＢＴ用ＩｎＧａＰエミッタエピタキシャルウェハを、図示しない炉内で次のように作成した。
半絶縁性ＧａＡｓ基板１上に、ｎ+型ＧａＡｓサブコレクタ層２、ｎ-型ＧａＡｓコレクタ層３、及びｐ+型ＧａＡｓベース層４をそれぞれ厚さ５００ｎｍ、７００ｎｍ、及び８０ｎｍに成長した後、III族原料となるＩｎ及びＧａ、Ｖ族原料となるＰを供給して、ｎ-型ＩｎxＧａ1-xＰエミッタ層５となるｎ-型ＩｎxＧａ1-xＰ層を成長温度５５０℃以下で成長した。このときのＩｎ組成は、ＧａＡｓに格子整合する０．５に近い値ｘ＝０．４８であり、ｎ-型Ｉｎ0.48Ｇａ0.52Ｐエミッタ層５の厚さを４０ｎｍとした（なお図示例では、ｘ＝０．４８〜０．５としている）。
【００２０】
続いて、炉内にＰ原料を３０秒供給した後、Ｇａ原料となるＴＥＧ（トリエチルガリウム）を１秒間供給して、ｎ-型Ｉｎ0.48Ｇａ0.52Ｐエミッタ層５上に、低Ｉｎ組成のｎ-型ＩｎxＧａ1-xＰエミッタ層６を厚さ２ｎｍ以下、成長温度５５０℃以下で成長した。Ｉｎ組成はＧａＡｓに格子整合する組成よりも低い値、例えば、ｘ＜０．１である。つまり、ｎ-型Ｉｎ0.48Ｇａ0.52Ｐエミッタ層５を成長した後においては、炉内にＩｎが残留しているので、Ｐ原料の他は、Ｇａ原料のみを供給して、この残留ＩｎとＰ原料及びＧａ原料とによって、低Ｉｎ組成ｎ-型ＩｎxＧａ1-xＰエミッタ層６をｎ-型Ｉｎ0.48Ｇａ0.52Ｐエミッタ層５上に成長する。
【００２１】
このように、ｎ-型Ｉｎ0.48Ｇａ0.52Ｐエミッタ層５を成長した後、炉内にＰ原料を３０秒間供給した後さらにＧａ原料を１秒間供給して、低Ｉｎ組成のｎ-型ＩｎxＧａ1-xＰエミッタ層（ｘ＜０．１）６をエミッタ層５上に成長する。
【００２２】
そして、低Ｉｎ組成のｎ-型ＩｎxＧａ1-xＰエミッタ層（ｘ＜０．１）６を成長した後、Ｇａ及びＡｓ原料を供給し、低Ｉｎ組成ＩｎxＧａ1-xＰエミッタ層（ｘ＜０．１）６上に厚さ１００ｎｍのｎ-型ＧａＡｓエミッタコンタクト層７を成長温度５５０℃以下で成長した。
【００２３】
つまり、ｎ-型Ｉｎ0.48Ｇａ0.52Ｐエミッタ層５、低Ｉｎ組成ｎ-型ＩｎxＧａ1-xＰエミッタ層（ｘ＜０．１）６、及びｎ+型ＧａＡｓエミッタコンタクト層７を成長温度５５０℃以下でエピタキシャル成長させ、遷移層となるＩｎＧａＰＡｓ層を形成させないようにしている。
【００２４】
続いて、ｎ+型ＧａＡｓエミッタコンタクト層７上にｎ+型ＩｎxＧａ1-xＡｓセレン（Ｓｅ）ドープグレーデッドノンアロイ層（ｘ＝０→０．５）８、及びｎ+型ＩｎxＧａ1-xＡｓセレン（Ｓｅ）ドープ均一組成ノンアロイ層（ｘ＝０．５）９を、ともに厚さ５０ｎｍで成長して、図１に示すＨＢＴ用ＩｎＧａＰエミッタエピタキシャルウェハとした。
【００２５】
ここで、図３で説明したＨＢＴ用ＩｎＧａＰエミッタエピタキシャルウェハ（以下従来例ウェハと呼ぶ）と、図１で説明したＨＢＴ用ＩｎＧａＰエミッタエピタキシャルウェハ（以下本実施例ウェハと呼ぶ）についてエッチング性能を比較した。
【００２６】
図２において、横軸はエッチング時間（ｓｅｃ）、縦軸はエッチングにより削れたエッチング深さ（ｎｍ）である。白の丸印は従来ウェハを示し、黒の四角印は本実施例ウェハを示す。従来ウェハ及び本実施例ウェハともに、薄い燐酸系エッチング液を用いて、それぞれｎ+型ＩｎxＧａ1-xＡｓノンアロイ層１７、９からエッチングを行った。
【００２７】
エッチング時間が１００秒未満では、従来例ウェハ及び本実施例ウェハともにそのエッチング深さは同程度であり、それぞれｎ型+ＧａＡｓエミッタコンタクト層１５及び７までエッチングできた。
【００２８】
ところが、図２から容易に理解できるように、１００秒以上になると、さらにエッチングを行っても、従来例ウェハではエッチング深さが２００ｎｍ近傍でほとんど増加せず、一方、本実施例ウェハではエッチング速度は低下するものの、エッチング深さが２５０ｎｍに向かって増加していることが分かる。つまり、従来例ウェハでは既述した遷移層によってエッチングが妨げられ、本実施例ウェハでは低Ｉｎ組成ｎ-型ＩｎxＧａ1-xＰエミッタ層６の存在によってエッチング速度が改善されることが分かる。
【００２９】
加えて、通電試験を行うために、従来例ウェハからＨＢＴ（以下従来例ＨＢＴと呼ぶ）と、本実施例ウェハからＨＢＴ（以下本実施例ＨＢＴと呼ぶ）とを次のようにして作成した。図３及び図１において、ベース電極（図示せず）をベース層１３、４上にそれぞれ形成するため、ウェハのノンアロイ層１７、９からエミッタ層１４、５までをそれぞれ部分的に除去した。また、コレクタ電極（図示せず）をサブコレクタ層１１、２上にそれぞれ形成するため、さらにベース層１３、４からコレクタ層、１２、３までをそれぞれ部分的に除去した。そして、ベース層１３、４、サブコレクタ層１１、２及びノンアロイ層１７、９上に、それぞれエミッタ電極、ベース電極及びコレクタ電極を形成した。
このようにして従来例ウェハから作成したＨＢＴ（以下従来例ＨＢＴと呼ぶ）と、本実施例ウェハから作成したＨＢＴ（以下本実施例ＨＢＴと呼ぶ）とについて、２００時間の通電試験を行ったところ、従来例ＨＢＴにおいては、電流利得率が徐々に低下したが、本実施例ＨＢＴにおいては電流利得率の低下はほとんどみられなかった。したがって、ノンアロイ層とベース層との間に流れる電流密度の増加も防止できる。
【００３０】
上述したように本発明の態様によれば、ＩｎＧａＰエミッタ層とＧａＡｓエミッタコンタクト層との間に、前記ＩｎＧａＰエミッタ層よりも低Ｉｎ組成のＩｎxＧａ1-xＰ層の薄膜層を形成することによって、ＩｎＧａＰエミッタ層と前記ＧａＡｓエミッタコンタクト層との間に、遷移層となるＩｎＧａＰＡｓ層が形成されるのを抑制できる。
【００３１】
本発明の他の態様によれば、前記低Ｉｎ組成のＩｎxＧａ1-xＰ層はその組成がＧａＡｓに格子整合する組成よりも低い値であることによって、ＩｎＧａＰエミッタ層と前記ＧａＡｓエミッタコンタクト層との間に、遷移層となるＩｎＧａＰＡｓ層が形成されるのを確実に抑制できる。
【００３２】
本発明の他の態様によれば、前記低Ｉｎ組成のＩｎxＧａ1-xＰ層の組成がｘ＜０．１であることによって、ＩｎＧａＰエミッタ層と前記ＧａＡｓエミッタコンタクト層との間に、遷移層となるＩｎＧａＰＡｓ層が形成されるのをより確実に抑制できる。
【００３３】
本発明の他の態様によれば、前記サブコレクタ層、前記ベース層、及び前記アロイ層上にそれぞれ電極を設けたヘテロ接合バイポーラ用トランジスタを作成すると、ＩｎＧａＰエミッタ層と前記ＧａＡｓエミッタコンタクト層との間に形成される遷移層となるＩｎＧａＰＡｓ層の形成が抑制されているので、トランジスタの電流利得が向上する。
【００３４】
また、本発明の他の態様によれば、前記サブコレクタ層、前記ベース層、及び前記アロイ層上にそれぞれ電極を設けたヘテロ接合バイポーラ用トランジスタを作成すると、ＩｎＧａＰエミッタ層と前記ＧａＡｓエミッタコンタクト層との間に形成される遷移層となるＩｎＧａＰＡｓ層の形成が抑制されているので、ノンアロイ層からエミッタ層の部分にかけてサイドエッチングの発生が抑制され、その結果、ノンアロイ層とベース層との間に流れる電流密度の増加を防止可能することができ、ＨＢＴ素子の破壊を有効に防止できる。
【００３５】
また、本発明の他の態様によれば、ヘテロ接合バイポーラ用エピタキシャルウェハを製造するための製造方法であって、ＩｎＧａＰエミッタ層を形成した後、Ｐ原料を供給した後、Ｇａ原料を供給してエミッタ層よりも低Ｉｎ組成のＩｎxＧａ1-xＰ層を前記エミッタ層上に成長する工程と、前記低Ｉｎ組成のＩｎxＧａ1-xＰ層を形成した後、Ｇａ及びＡｓ原料を供給して前記低Ｉｎ組成のＩｎxＧａ1-xＰ層上に前記ＧａＡｓエミッタコンタクト層を成長する工程とを含むようにすることによって、ＩｎＧａＰエミッタ層を形成した後は、雰囲気中にＩｎが残留しているので、Ｐ原料を供給した後、Ｇａ原料を供給するだけで、ＩｎＧａＰエミッタ層よりも低Ｉｎ組成のＩｎxＧａ1-xＰ層をＩｎＧａＰエミッタ層上に成長させることができる。したがって、ＩｎＧａＰエミッタ層とＧａＡｓエミッタコンタクト層との間に、遷移層となるＩｎＧａＰＡｓ層が形成されるのを抑制できる。
【００３６】
また、本発明の他の態様によれば、前記ＩｎＧａＰエミッタ層、前記低Ｉｎ組成のＩｎxＧａ1-xＰ層、及び前記ＧａＡｓエミッタコンタクト層を形成する工程は、いずれも成長温度を５５０℃以下にすることによって、雰囲気中に残留するＡｓを極力混入しないようにできるので、ＩｎＧａＰエミッタ層とＧａＡｓエミッタコンタクト層との間に、遷移層となるＩｎＧａＰＡｓ層が形成されるのを確実に抑制できる。
【００３７】
また、本発明の他の態様によれば、前記ＩｎＧａＰエミッタ層を成長後に、Ｐ原料を３０秒以上流し、その後Ｇａ原料を１秒流して、前記ＩｎＧａＰエミッタ層上に低Ｉｎ組成のＩｎxＧａ1-xＰ層を成長しているが、ＩｎＧａＰエミッタ層の成長後は、Ｉｎが残留しているので、Ｐ原料の他にはＧａ原料のみを流すだけで、ＩｎＧａＰエミッタ層上に低Ｉｎ組成のＩｎxＧａ1-xＰ層の薄膜層を成長することができる。
また、ＩｎＧａＰエミッタ層の成長後はＩｎの他にＰも残留しているので、ＩｎＰ層ライクな薄膜層が形成される可能性がある。ＩｎＰ層ライクな薄膜層が形成されると、ＩｎＧａＰエミッタ層の終端がＰで終わるので、ＧａＡｓエミッタコンタクト層側のＡｓとＩｎＰエミッタ側のＰが置換されてしまい、遷移層が形成されやすくなる。本発明の他の態様によれば、ＩｎＧａＰエミッタ層を成長後に、Ｐを流した後からＧａを流すことによって、ＩｎＧａＰ層の終端がＧａで終わるので、ＧａＡｓエミッタコンタクト層側のＡｓとＩｎＧａＰエミッタ側のＰが置換されるのを防止することができる。その結果、ＩｎＧａＰＡｓの遷移層が形成されにくくなる。
また、ＩｎＧａＰエミッタ層の成長後は、Ｉｎに加えてＰも残留しているが、Ｐを３０秒以上流してＰリッチとすることによって、ＩｎＧａＰエミッタ層上に成長する低ＩｎのＩｎxＧａ1-xＰ層の薄膜層中に、残留しているＩｎを吸着できる。この点からも、遷移層が形成されにくくなる。
また、Ｇａ原料を流すことによって、低Ｉｎ組成のＩｎxＧａ1-xＰ（ｘ＜０．１）層の薄膜が、ＩｎＧａＰエミッタ層とＧａＡｓエミッタコンタクト層との間に形成できる。なお、Ｇａ原料であるＴＥＧの流す時間は、ウェハの劣化を防ぐために、２秒を超えないようにすることが好ましい。
【００３８】
また、本発明の他の態様によれば、前記Ｇａ原料にＴＥＧを用いることが好ましい。
【図面の簡単な説明】
【００３９】
【図１】本発明の一実施の形態によるＨＢＴ用エピタキシャルウェハの一例を示す断面図である。
【図２】従来例のＨＢＴ用エピタキシャルウェハ及び本発明の実施例のＨＢＴ用エピタキシャルウェハにおけるエッチング深さとエッチング時間との関係を示す図である。
【図３】従来例のＨＢＴ用エピタキシャルウェを示す断面図である。
【符号の説明】
【００４０】
１  半絶縁性ＧａＡｓ基板
２  ｎ+型ＧａＡｓサブコレクタ層
３  ｎ+型ＧａＡｓコレクタ層
４  ｐ+型ＧａＡｓベース層
５  ｎ-型ＩｎxＧａ1-xＰエミッタ層（ｘ＝０．４８〜０．５）
６  ｎ-型ＩｎxＧａ1-xＰエミッタ層（ｘ＜０．１）
７  ｎ+型ＧａＡｓエミッタコンタクト層
８  ｎ+型ＩｎxＧａ1-xＡｓセレン（Ｓｅ）ドープグレーデッドノンアロイ層（ｘ＝０→０．５）
９  ｎ+ＩｎxＧａ1-xＡｓノンアロイ層（ｘ＝０．５）
【図１】
2008078426.tif 000003
【図２】
2008078426.tif 000004
【図３】
2008078426.tif 000005