(57)【要約】【課題】アナログ入力ポート数を超える数のアナログデバイスからアナログ信号を選択的に取得する電子制御装置を提供すること。【解決手段】電子制御装置１００は、アナログポート１２及びデジタルポート１１を有するＣＰＵ１と、デジタルポート１１にゲート入力端子２０、３０が接続され、かつ、アナログデバイス６Ａ、６Ｂが出力するアナログ信号をアナログポート１２に選択的に入力させる複数のアナログゲート回路２、３と、デジタルポート１１から複数のアナログゲート回路２、３のゲート入力端子２０、３０にデジタル信号を出力し、各アナログゲート回路に接続されたアナログデバイス６Ａ、６Ｂが出力するアナログ信号の一つをアナログポート１２に入力させるアナログ入力選択手段１０と、を備える。【選択図】図１
2008124746.tif 000002
【特許請求の範囲】
【請求項１】
アナログポート及びデジタルポートを有するＣＰＵと、
前記デジタルポートにゲート入力端子が接続され、アナログデバイスが出力するアナログ信号の前記アナログポートへの入力の許否を切り替える複数のアナログゲート回路と、
前記デジタルポートから前記複数のアナログゲート回路におけるゲート入力端子にデジタル信号を出力し、各アナログゲート回路に接続されたアナログデバイスが出力するアナログ信号の一つを前記アナログポートに入力させるアナログ入力選択手段と、
を備えることを特徴とする電子制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ａ／Ｄ(Analog-Digital)変換器を内蔵するＣＰＵを備えた電子制御装置に関し、特に、アナログ入力ポート数を超える数のアナログデバイスからアナログ信号値を選択的に取得する電子制御装置に関する。
【背景技術】
【０００２】
従来、複数のアナログデバイスが出力したアナログ信号から１つのアナログ信号を選択して出力するアナログ入力切換回路と、別のアナログデバイスが出力したアナログ信号が直接入力される直接入力チャンネル及び上記アナログ入力切換回路で選択されたアナログ信号が入力される選択入力チャンネルを有しこれらチャンネルに入力されたアナログ信号をデジタル信号に変換するＡ／Ｄ変換器とを備えたＡ／Ｄ変換装置が知られている（例えば、特許文献１参照。）。
【０００３】
このＡ／Ｄ変換装置は、上記アナログ入力切換回路を使用することにより、Ａ／Ｄ変換器のチャンネル数を超える数のアナログ信号をデジタル信号に変換しＣＰＵ(Central  Processing  Unit)に送出することができる。
【特許文献１】特開平８−１３０４７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１は、Ａ／Ｄ変換装置におけるアナログ入力切換回路の構成について言及しておらず、そのアナログ入力切換回路が複数のアナログ信号からどのようにして１つのアナログ信号を選択するかを明確にしていない。
【０００５】
また、アナログ入力切換回路を制御するためにＣＰＵから出力ポートを介してアナログ入力切換回路に送信されるアナログ入力切換信号の内容も不明である。
【０００６】
上述の点に鑑み、本発明は、アナログ入力ポート数を超える数のアナログデバイスからアナログ信号値を選択的に取得する電子制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述の目的を達成するために、本発明に係る電子制御装置は、アナログポート及びデジタルポートを有するＣＰＵと、前記デジタルポートにゲート入力端子が接続され、アナログデバイスが出力するアナログ信号の前記アナログポートへの入力の許否を切り替える複数のアナログゲート回路と、前記デジタルポートから前記複数のアナログゲート回路におけるゲート入力端子にデジタル信号を出力し、各アナログゲート回路に接続されたアナログデバイスが出力するアナログ信号の一つを前記アナログポートに入力させるアナログ入力選択手段と、を備えることを特徴とする。
【発明の効果】
【０００８】
上述の手段により、本発明は、アナログ入力ポート数を超える数のアナログデバイスからアナログ信号値を選択的に取得する電子制御装置を提供することができる。
【発明を実施するための最良の形態】
【０００９】
以下、図面を参照しつつ、本発明を実施するための最良の形態の説明を行う。
【実施例１】
【００１０】
図１は、本発明に係る電子制御装置の構成例を示す図であり、電子制御装置１００は、ＣＰＵ１、第一アナログゲート回路２、第二アナログゲート回路３、ＲＡＭ(Random  Access  Memory)４及びＲＯＭ（Read  Only  Memory）５を有し、第一アナログデバイス６Ａ及び第二アナログデバイス６Ｂが接続される。
【００１１】
電子制御装置１００は、例えば、複数のアナログセンサからアナログ信号値を取得して所定の演算を行い、その演算結果に基づく制御信号を各種アクチュエータに出力する車載ＥＣＵ(Electronic  Control  Unit)である。
【００１２】
ＣＰＵ１は、取得したデジタル信号値やアナログ信号値に基づいて所定の演算を行う処理装置であり、アナログ入力選択手段１０、デジタル出力ポート１１、アナログ入力ポート１２及びＡ／Ｄ変換器１３を有する。
【００１３】
第一アナログゲート回路２は、ＣＰＵ１のアナログ入力ポート１２に第一アナログデバイス６Ａからのアナログ信号を入力させるか否かを切り換えるスイッチング回路であり、ＣＰＵ１のデジタル出力ポート１１に接続されたゲート入力端子２０にＨｉ信号が入力されると第一アナログデバイス６Ａからのアナログ信号を通過させてアナログ入力ポート１２に入力させ、ゲート入力端子２０にＬｏｗ信号が入力されると第一アナログデバイス６Ａからのアナログ信号を遮断してアナログ入力ポート１２に入力させないようにする。
【００１４】
第二アナログゲート回路３は、ＣＰＵ１のアナログ入力ポート１２に第二アナログデバイス６Ｂからのアナログ信号を入力させるか否かを切り換えるスイッチング回路であり、ゲート入力端子３０にインバータ（Ｈｉ信号とＬｏｗ信号とを反転させる反転回路）を有する点において第一アナログゲート回路２と異なる。
【００１５】
すなわち、ＣＰＵ１のデジタル出力ポート１１からＨｉ信号が出力されると、第一アナログゲート回路２は、アナログ信号を通過させてアナログ入力ポート１２に入力させ、一方で、第二アナログゲート回路３は、アナログ信号を遮断してアナログ入力ポート１２に入力させない。
【００１６】
また、ＣＰＵ１のデジタル出力ポート１１からＬｏｗ信号が出力されると、第一アナログゲート回路２は、アナログ信号を遮断してアナログ入力ポート１２に入力させず、一方で、第二アナログゲート回路３は、アナログ信号を通過させてアナログ入力ポート１２に入力させる。
【００１７】
このように、第一アナログゲート回路２と第二アナログゲート回路３とは、相補関係にあり、これら回路は、例えば、ＭＯＳ(Metal  Oxide  Semiconductor)トランジスタ等の電界効果型トランジスタで構成される。
【００１８】
ＲＡＭ４は、ＣＰＵ１が取得したアナログデータ、各種データに基づく演算結果、又は、ＲＯＭ５に記憶されたプログラム等を一時的に格納する揮発性記憶装置であり、電子制御装置１００は、ＲＯＭ５に記憶されたアナログ入力選択手段１０に対応するプログラムをＲＡＭ４にロードさせ、対応する処理をＣＰＵ１に実行させる。
【００１９】
ＲＯＭ５は、ＯＳ(Operating  System)若しくは各種アプリケーションソフトウェアのプログラム、又は、それらプログラムが使用するデータを記憶するための不揮発性記憶装置であり、アナログ入力選択手段１０に対応するプログラム、及び、後述のタイムチャートに関する情報（以下、「タイムチャート情報」という。）等を記憶する。
【００２０】
第一アナログデバイス６Ａ及び第二アナログデバイス６Ｂは、アナログ信号を出力する装置であり、例えば、車速センサ、加速度センサ、操舵角センサ等のアナログセンサがある。
【００２１】
アナログ入力選択手段１０は、ＣＰＵ１のアナログ入力ポート１２に入力されるアナログ信号を選択するための手段であり、例えば、ＣＰＵ１上で実行されるＯＳのタスク又はアプリケーションソフトウェアである。
【００２２】
アナログ入力選択手段１０は、例えば、ＲＯＭ５に記憶された後述のタイムチャート情報に基づいてＣＰＵ１のデジタル出力ポート１１から第一アナログゲート回路２及び第二アナログゲート回路３にデジタル信号を送信させ、第一アナログゲート回路２及び第二アナログゲート回路３のそれぞれに接続される第一アナログデバイス６Ａ、第二アナログデバイス６Ｂの何れか１つが出力するアナログ信号をアナログ入力ポート１２に入力させる。
【００２３】
また、アナログ入力選択手段１０は、タイムチャート情報に基づき、所定周期でＨｉ／Ｌｏｗが切り替わるデジタル信号を出力し、或いは、Ｈｉ信号のパルス幅ＴＨｉ又はＬｏｗ信号のパルス幅ＴＬｏｗを可変としたデジタル信号を出力して第一アナログゲート回路２及び第二アナログゲート回路３を制御し、複数のアナログ信号が任意のタイミングでアナログ入力ポート１２に入力されるようにしてもよい。
【００２４】
図２は、アナログ入力選択手段１０が参照するタイムチャートの例を示す図であり、図の左から右に時間経過を示し、縦軸の上から順に、「デジタル出力ポート１１の出力」、「アナログ信号値取得タイミング（図中の矢印）」、「選択されたアナログデバイス」を示す。
【００２５】
図２に示すように、ＣＰＵ１は、例えば、パルス幅の単位を５０ミリ秒としたデジタル信号をデジタル出力ポート１１から出力し、その５０ミリ秒の間にアナログ入力ポート１２でアナログ信号値を一回取得（ラッチ）する。
【００２６】
このようにして、電子制御装置１００は、例えば、デジタル出力ポート１１のＨｉ／Ｌｏｗを切り換えるタイミングから所定時間（例えば、パルス幅の半分である２５ミリ秒）遅らせた時点でアナログ入力ポート１２のアナログ信号値を取得（ラッチ）するようにし、アナログゲート回路切り換え直後に発生し得るデータ重複やノイズ混入を回避する。
【００２７】
また、選択されるアナログデバイスは、デジタル出力ポート１１が出力するデジタル信号によって決定され、Ｈｉ信号が出力された場合、第一アナログゲート回路２に接続された第一アナログデバイス６Ａが選択され、Ｌｏｗ信号が出力された場合、第二アナログゲート回路３に接続された第二アナログデバイス６Ｂが選択される。
【００２８】
また、ＣＰＵ１は、二単位（１００ミリ秒）以上のパルス幅でデジタル信号を出力でき、パルス幅ＴＨｉが１００ミリ秒のＨｉ信号を出力して、第一アナログデバイス６Ａが出力するアナログ信号値を二回連続で取得し、同様に、パルス幅ＴＬｏｗが１００ミリ秒のＬｏｗ信号を出力して第二アナログデバイス６Ｂが出力するアナログ信号値を二回連続で取得するようにしてもよい。
【００２９】
これにより、電子制御装置１００は、所定のアナログデバイスが出力するアナログ信号の値を複数回連続して取得し、それらの平均値、最大値、最小値、中間値等を算出して一回の値としてもよい。
【００３０】
また、アナログ入力選択手段１０は、Ｈｉ信号又はＬｏｗ信号の一方のみを継続的に出力して一つのアナログデバイスが出力するアナログ信号のみを継続的に入力させるようにしてもよい。所定のアナログデバイスを休止させる場合やアナログデバイスが接続されていないアナログゲート回路が存在する場合に対処するためである。
【００３１】
また、ＲＯＭ５に記憶されるタイムチャート情報は、デジタル出力ポート１１から送出されるデジタル信号の周期（例えば、２０Ｈｚ）、パルス幅を変更するタイミング（例えば、５回に一回の割合で二単位のパルス幅を有するＨｉ信号を出力する。）、デジタル信号とアナログデバイスとの間の組み合わせ（第一アナログデバイス６ＡがＨｉ信号に対応し、第二アナログデバイス６ＢがＬｏｗ信号に対応するといった情報をいう。）等で構成される。
【００３２】
また、アナログ入力選択手段１０は、予め登録されたタイミングチャート情報に優先し、動的にデジタル信号の状態（Ｈｉ信号又はＬｏｗ信号）を変更させてもよい。ある特定の環境下において、特定のアナログデバイスが出力するアナログ信号値を集中的に取得するためである。
【００３３】
次に、アナログ入力選択手段１０がアナログ信号を選択してアナログ入力ポート１２に入力させる処理の流れについて説明する。図３は、この処理の流れを示すフローチャートであり、この処理は、イグニッションスイッチがオンの間、継続的に実行されるものとする。
【００３４】
最初に、アナログ入力選択手段１０は、ＲＯＭ５に記憶されたタイミングチャート情報を取得する（ステップＳ１）。
【００３５】
次に、アナログ入力選択手段１０は、取得したタイミングチャート情報に基づいて、アナログ入力ポート１２に入力すべきアナログ信号を出力するアナログデバイスを決定する（ステップＳ２）。
【００３６】
取得すべきアナログ信号の出力源を第一アナログデバイス６Ａとした場合（ステップＳ２の６Ａ）、アナログ入力選択手段１０は、デジタル出力ポート１１から第一アナログゲート回路２のゲート入力端子２０にＨｉ信号を出力し、第一アナログデバイス６Ａが出力するアナログ信号をアナログ入力ポート１２に入力させる（ステップＳ３）。
【００３７】
この場合、アナログ入力選択手段１０は、デジタル出力ポート１１から第二アナログゲート回路３のゲート入力端子３０にもＨｉ信号を出力することとなり、第二アナログゲート回路３は、インバータによってＨｉ信号が反転されたＬｏｗ信号をゲート入力端子３０で受信することにより、第二アナログデバイス６Ｂが出力するアナログ信号をアナログ入力ポート１２に入力させないようにする。
【００３８】
その後、アナログ入力選択手段１０は、アナログ入力ポート１２で取得したアナログ信号値を所定のタイミング（例えば、デジタル信号を出力した後２５ミリ秒が経過した時点）でＲＡＭ４に記憶し（ステップＳ４）、Ｈｉ信号を出力する時間がパルス幅ＴＨｉとなるのを監視する（ステップＳ５）。
【００３９】
Ｈｉ信号を出力する時間がパルス幅ＴＨｉに達するまで（ステップＳ５のＮＯ）、アナログ入力選択手段１０は、デジタル出力ポート１１からＨｉ信号を継続的に出力させ、第一アナログデバイス６Ａが出力するアナログ信号をアナログ入力ポート１２に入力させる。
【００４０】
Ｈｉ信号を出力する時間がパルス幅ＴＨｉに達すると（ステップＳ５のＹＥＳ）、アナログ入力選択手段１０は、処理を一旦終了させ、イグニッションスイッチがオンであることを確認した後、ステップＳ１からの処理を再開させる。
【００４１】
一方、取得すべきアナログ信号の出力源を第二アナログデバイス６Ｂとした場合（ステップＳ２の６Ｂ）、アナログ入力選択手段１０は、デジタル出力ポート１１から第二アナログゲート回路３のゲート入力端子３０にＬｏｗ信号を出力し、第二アナログデバイス６Ｂが出力するアナログ信号をアナログ入力ポート１２に入力させる（ステップＳ６）。
【００４２】
なお、第二アナログゲート回路３は、インバータによってＬｏｗ信号が反転されたＨｉ信号をゲート入力端子３０で受信することにより、第二アナログデバイス６Ｂが出力するアナログ信号をアナログ入力ポート１２に入力させる。
【００４３】
この場合、アナログ入力選択手段１０は、デジタル出力ポート１１から第一アナログゲート回路２のゲート入力端子２０にもＬｏｗ信号を出力することとなり、第一アナログゲート回路２は、第一アナログデバイス６Ａが出力するアナログ信号をアナログ入力ポート１２に入力させないようにする。
【００４４】
その後、アナログ入力選択手段１０は、アナログ入力ポート１２で取得したアナログ信号値を所定のタイミングでＲＡＭ４に記憶し（ステップＳ７）、Ｌｏｗ信号を出力する時間がパルス幅ＴＬｏｗとなるのを監視する（ステップＳ８）。
【００４５】
Ｌｏｗ信号を出力する時間がパルス幅ＴＬｏｗに達するまで（ステップＳ８のＮＯ）、アナログ入力選択手段１０は、デジタル出力ポート１１からＬｏｗ信号を継続的に出力させ、第二アナログデバイス６Ｂが出力するアナログ信号をアナログ入力ポート１２に入力させる。
【００４６】
Ｌｏｗ信号を出力する時間がパルス幅ＴＬｏｗに達すると（ステップＳ８のＹＥＳ）、アナログ入力選択手段１０は、処理を一旦終了させ、イグニッションスイッチがオンであることを確認した後、ステップＳ１からの処理を再開させる。
【００４７】
なお、取得すべきアナログ信号の出力源を第一アナログデバイス６Ａ及び第二アナログデバイス６Ｂ以外のアナログデバイスとした場合（ステップＳ２のその他）、アナログ入力選択手段１０は、デジタル出力ポート１１から任意のデジタル信号を出力し、アナログ入力ポート１２で取得したアナログ信号値ではなく、初期値（データが有効でない旨を示す所定の値）をＲＡＭ４に記憶して（ステップＳ９）、処理を一旦終了させる。
【００４８】
電子制御装置１００は、第一アナログデバイス６Ａ及び第二アナログデバイス６Ｂ以外の別のアナログデバイスを接続していないからである。
【００４９】
以上の構成により、電子制御装置１００は、ＣＰＵ１の外部にマルチプレクサ等の装置を備えることなく、簡易な構成によりアナログ入力ポート数を超える数のアナログデバイスからアナログ信号値を選択的に取得することができる。
【００５０】
また、電子制御装置１００は、ＣＰＵ１の外部にマルチプレクサ等の素子を備えずＣＰＵ１の汎用クロック数のみに基づいてアナログ信号値の選択的な取得を実現するので、ＣＰＵ１が置き換えられＣＰＵ１の汎用クロック数が変更された場合、マルチプレクサ等の素子を用いていたときにはＣＰＵ１と素子とを同期させるためにハードウェアの変更が必要になるのに対し、電子制御装置１００を用いたときにはハードウェアを変更せずにＣＰＵ１の置換に対応することができる。
【００５１】
また、電子制御装置１００は、アナログゲート回路に空きポートがある限り、アナログ入力選択手段１０を構成するソフトウェアを変更するだけで、ハードウェアに変更を加えることなくアナログデバイスの後付けに対応することができる。
【実施例２】
【００５２】
図４は、本発明に係る電子制御装置の別の構成例を示す図であり、電子制御装置２００は、ＣＰＵ１Ａ、第一アナログゲート回路２Ａ〜２Ｃ、第二アナログゲート回路３Ａ〜３Ｃ、ＲＡＭ４及びＲＯＭ５を有し、アナログデバイス６Ａ〜６Ｄが接続される。
【００５３】
図１の電子制御装置１００と比較した場合、接続されるアナログデバイスの数、並びに、それらアナログデバイスを選択するためのアナログゲート回路の数及びＣＰＵ１Ａにおけるデジタル出力ポートの数が異なる。
【００５４】
電子制御装置２００において、アナログ入力選択手段１０は、デジタル出力ポート１１Ａ及びデジタル出力ポート１１Ｂの双方からＨｉ信号を出力し、第一アナログゲート回路２Ａ及び２Ｂを介して第一アナログデバイス６Ａが出力するアナログ信号をアナログ入力ポート１２に入力させる。
【００５５】
同様に、アナログ入力選択手段１０は、デジタル出力ポート１１ＡからＬｏｗ信号、デジタル出力ポート１１ＢからＨｉ信号を出力することで第二アナログデバイス６Ｂのアナログ信号を入力させ、デジタル出力ポート１１ＡからＨｉ信号、デジタル出力ポート１１ＢからＬｏｗ信号を出力することで第三アナログデバイス６Ｃのアナログ信号を入力させ、また、デジタル出力ポート１１Ａ及びデジタル出力ポート１１Ｂの双方からＬｏｗ信号を出力することで第四アナログデバイス６Ｄのアナログ信号を入力させる。
【００５６】
以上の構成により、電子制御装置２００は、電子制御装置１００と同様に、ＣＰＵ１の外部にマルチプレクサ等の装置を備えることなく、簡易な構成によりアナログ入力ポート数を超える数のアナログデバイスからアナログ信号値を選択的に取得することができる。
【００５７】
また、電子制御装置２００は、電子制御装置１００と同様に、ＣＰＵ１が置き換えられＣＰＵ１の汎用クロック数が変更された場合にも、ハードウェアを変更せずにＣＰＵ１の置換に対応することができ、或いは、ハードウェアに変更を加えることなくアナログデバイスの後付けに対応することができる。
【００５８】
以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなしに上述した実施例に種々の変形及び置換を加えることができる。
【００５９】
例えば、上述の実施例では、アナログデバイスの接続数が四個以下の場合について説明するが、アナログゲート回路及びデジタル出力ポートを追加して、五個以上のアナログデバイスに対応できるようにしてもよい。
【図面の簡単な説明】
【００６０】
【図１】本発明に係る電子制御装置の構成例を示す図（その１）である。
【図２】アナログ入力選択手段が参照するタイムチャートの例を示す図である。
【図３】アナログ入力選択手段がアナログ信号を選択してアナログ入力ポートに入力させる処理の流れを示すフローチャートである。
【図４】本発明に係る電子制御装置の構成例を示す図（その２）である。
【符号の説明】
【００６１】
１、１Ａ  ＣＰＵ
２、２Ａ〜２Ｃ  第一アナログゲート回路
３、３Ａ〜３Ｃ  第二アナログゲート回路
４      ＲＡＭ
５      ＲＯＭ
６Ａ〜６Ｄ  アナログデバイス
１０    アナログ入力選択手段
１１、１１Ａ、１１Ｂ  デジタル出力ポート
１２    アナログ入力ポート
１３    Ａ／Ｄ変換器
１００、２００  電子制御装置
【図１】
2008124746.tif 000003
【図２】
2008124746.tif 000004
【図３】
2008124746.tif 000005
【図４】
2008124746.tif 000006