(57)【要約】      （修正有）【課題】ＳＩＰの設計を行うための装置において、設計に要する作業時間を削減できる半導体装置の開発支援装置を提供する。【解決手段】ＳＩＰの設計時、演算装置１５は、表示装置１４のメイン画面１４ａ上に、ＳＩＰの平面図を表示させると同時に、サブ画面１４ｂ上に、その平面図の任意の範囲に対応する断面図を表示させる。サブ画面１４ｂ上の表示から、設計者は、チップとパッケージ基板との間およびチップとチップとの間でのボンディングワイヤの接続状態などを目視により確認しながら、設計作業を継続できるようになる。【選択図】図１
2008078318.tif 000002
【特許請求の範囲】
【請求項１】
開発しようとする半導体装置の図形を表示する第１の表示画面、および、前記第１の表示画面とは異なる第２の表示画面を有する表示装置と、
前記表示装置の前記第２の表示画面上に、前記半導体装置の開発時の制約事項を目視可能に表示させる制御装置と
を具備したことを特徴とする半導体装置の開発支援装置。
【請求項２】
前記制御装置は、前記半導体装置の平面図を二次元的に、または、前記半導体装置の斜視図を三次元的に、前記第１の表示画面上に表示させるものであることを特徴とする請求項１に記載の半導体装置の開発支援装置。
【請求項３】
前記制御装置は、前記半導体装置の平面図を二次元的に、または、前記半導体装置の側面図を二次元的に、もしくは、前記半導体装置の断面図を二次元的に、前記第２の表示画面上に表示させるものであることを特徴とする請求項１に記載の半導体装置の開発支援装置。
【請求項４】
前記半導体装置は、単一のパッケージ基板上に複数の半導体チップを搭載してなるシステムインパッケージであって、
前記制御装置は、少なくとも、前記複数の半導体チップのマウント順、複数のボンディングワイヤのボンディング順、または、前記複数のボンディングワイヤのボンディング方向を、前記第２の表示画面上に表示させるものであることを特徴とする請求項１または３に記載の半導体装置の開発支援装置。
【請求項５】
前記表示装置の、少なくとも前記第２の表示画面上に表示された前記制約事項を紙面上に印刷して出力する出力装置を、さらに備えることを特徴とする請求項１に記載の半導体装置の開発支援装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の開発支援装置に関するもので、たとえば、単一のパッケージ基板上に複数の半導体チップを搭載してなるシステムインパッケージ（以下、ＳＩＰと略記する）の設計または検査を行うための装置に関する。
【背景技術】
【０００２】
近年、半導体アセンブリ（組み立て）技術などの進歩により、単一のパッケージ基板上に複数の半導体チップを並列状態で搭載したり、積層状態で搭載してなる、いわゆるマルチチップパッケージとしてのＳＩＰが広く普及してきている。
【０００３】
ＳＩＰを設計または検査する従来の装置、たとえばＣＡＤ（Ｃｏｍｐｕｔｅｒ  Ａｉｄｅｄ  Ｄｅｓｉｇｎ）などの設計支援ツールでは、ＳＩＰの状態、つまりパッケージ基板上に半導体チップを搭載した状態、および、パッケージ基板上に搭載された半導体チップ上のボンディングパッドとパッケージ基板上の電極パッド（ボンドフィンガー）または別の半導体チップ上のボンディングパッドとの間を、ボンディングワイヤを介して接続した状態などを、主に三次元画像として表示するようになっている（たとえば、特許文献１参照）。
【０００４】
しかしながら、従来の装置は、単に、開発（設計または検査）しようとするＳＩＰの図形（図面）を画面上に立体的に表示するのみであった。そのため、装置の利用者（たとえば、開発者または検査者）にとっては、ＳＩＰ特有の制約事項である、ボンディングワイヤのボンディング順、および、パッケージ基板上に搭載された半導体チップのマウント順などを、表示画面上で目視により確認することができない。したがって、利用者は、制約事項を考慮しながら、半導体チップ上のボンディングパッドの位置の設計、または、アセンブリ可否の検査を行わなければならず、作業時間が増大するという問題があった。
【特許文献１】特開２００３−２９７８７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上記の問題点を解決すべくなされたもので、半導体装置を開発する際の制約事項を目視にて容易に確認でき、開発に要する作業時間を大幅に削減することが可能な半導体装置の開発支援装置を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本願発明の一態様によれば、開発しようとする半導体装置の図形を表示する第１の表示画面、および、前記第１の表示画面とは異なる第２の表示画面を有する表示装置と、前記表示装置の前記第２の表示画面上に、前記半導体装置の開発時の制約事項を目視可能に表示させる制御装置とを具備したことを特徴とする半導体装置の開発支援装置が提供される。
【発明の効果】
【０００７】
上記の構成により、半導体装置を開発する際の制約事項を目視にて容易に確認でき、開発に要する作業時間を大幅に削減することが可能な半導体装置の開発支援装置を提供できる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施の形態について図面を参照して説明する。ただし、図面は模式的なものであり、各図面の寸法および比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても、互いの寸法の関係および／または比率が異なる部分が含まれていることは勿論である。特に、以下に示すいくつかの実施の形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置などによって、本発明の技術思想が特定されるものではない。この発明の技術的思想は、その要旨を逸脱しない範囲において、種々の変更を加えることができる。
【０００９】
［第１の実施形態］
図１は、本発明の第１の実施形態にしたがった、半導体装置の開発支援装置の構成例を示すものである。なお、ここでは、ＳＩＰを設計するためのＳＩＰ設計装置とした場合を例に説明する。
【００１０】
本実施形態の場合、ＳＩＰ設計装置は、たとえば画像（図形）の三次元表示が可能なＣＡＤによって構成されている。すなわち、このＳＩＰ設計装置は、入力装置１１、記憶装置１２、出力装置１３、表示装置１４、および、これらの各装置１１，１２，１３，１４を制御する演算装置（制御装置）１５を有している。
【００１１】
入力装置１１は、設計しようとするＳＩＰの情報、たとえばパッケージ情報、チップ情報、ボンディング情報、マウント情報、パッド座標情報、および、表示制御情報などを、装置の利用者（この例の場合、設計者）がデータ入力するためのものである。パッケージ情報とは、ＳＩＰを構成するパッケージ基板のサイズおよび電極パッドの位置または信号の割り付けなどに関する情報である。チップ情報とは、ＳＩＰを構成する半導体チップのサイズおよびボンディングパッドの信号の割り付けなどに関する情報である。このチップ情報は、設計するＳＩＰに搭載される半導体チップの個数分だけ入力される。ボンディング情報とは、パッケージ基板上に搭載された半導体チップ上のボンディングパッドとパッケージ基板上の電極パッドとの間を、ボンディングワイヤを介して接続するための情報、および、パッケージ基板上に搭載された半導体チップ上のボンディングパッドと別の半導体チップ上のボンディングパッドとの間を、ボンディングワイヤを介して接続するための情報である。マウント情報とは、パッケージ基板上に並列または積層される半導体チップの配置に関する情報である。パッド座標情報とは、半導体チップ上のボンディングパッドの位置に関する情報である。表示制御情報とは、表示装置１４で表示されている画像の断面の位置を指定したり、画像の向き（表示方向）の切り替えなどを指示するための情報である。
【００１２】
記憶装置１２は、主に、設計しようとするＳＩＰの画像を表示装置１４のメイン画面（第１の表示画面）１４ａ上に表示させるためのデータ、および、そのための処理プログラム（ソフト）などを記憶するものである。たとえば、パッケージ情報およびチップ情報に対応するパッケージ基板および半導体チップを画像表示するための図形データ、この図形データをマウント情報およびボンディング情報などにしたがって編集するためのプログラム、また、それを二次元画像（平面図）または三次元画像（斜視図）として表示あるいはプリントアウトさせるためのプログラム、および、その画像の表示方向を変化させるためのプログラムなどを記憶している。
【００１３】
また、記憶装置１２は、表示装置１４のメイン画面１４ａ上に表示されている、設計しようとするＳＩＰの側面図（二次元画像）、または、所定の位置または指定された任意の位置に対応する断面図（二次元画像）を作成するためのデータおよびプログラム、また、その画像を表示装置１４のサブ画面（第２の表示画面）１４ｂ上に表示させるためのプログラム、および、その画像の表示方向を変化させるためのプログラムなどを記憶している。
【００１４】
さらに、記憶装置１２は、デザインルールなどを記憶しているとともに、ＳＩＰを設計する際の特有の制約事項である、たとえば半導体チップのマウント順、ワイヤボンディング順、および、ワイヤボンディングの方向などを、表示装置１４のサブ画面１４ｂ上に目視できるように表示させるためのデータおよびプログラムを記憶している。
【００１５】
出力装置１３は、たとえばプリンタであって、表示装置１４で表示されている画像を紙面上に印刷して出力するものである。
【００１６】
表示装置１４は、設計しようとするＳＩＰの画像を表示するためのメイン画面１４ａと、このメイン画面１４ａとは別に、そのメイン画面１４ａ上に表示されている画像の平面図、側面図または断面図、および、制約事項などを表示するためのサブ画面１４ｂとを有している。
【００１７】
演算装置１５は、入力装置１１より入力された情報、および、記憶装置１２に記憶されているデータおよびプログラムなどにしたがって、半導体チップのマウント位置およびボンディングパッド座標などを編集したり、出力装置１３および表示装置１４を制御したりするものである。また、演算装置１５は、デザインルールにもとづいて、ボンディングワイヤのアセンブリ可否についての判定なども行うようになっている。
【００１８】
ここで、ＳＩＰを設計する際の特有の制約事項について簡単に説明する。ＳＩＰの場合、単一のパッケージ基板上に複数の半導体チップを搭載するため、半導体チップをマウントする順序、および、ワイヤボンディングする順序などに、ある制約を受ける。つまり、チップマウントおよびワイヤボンディングは複数のチップに一度に行われるものではなく、マウント位置およびボンディング位置などに応じて、最適な順番がある。特に、通常は、チップ上のボンディングパッドからパッケージ基板上の電極パッドの順（方向）で行われるワイヤボンディングにおいては、異なるチップのボンディングパッド間を接続する際に、ワイヤボンディングする方向（順）が問題となる場合がある。本実施形態においては、制約事項として、チップマウント順、ワイヤボンディング順、および、ワイヤボンディング方向を、目視可能に表示するものとする。つまり、このような事項を、設計者が目視により一目で確認できるようにしたのが、この実施形態である。
【００１９】
図２は、表示装置１４の画面表示の一例を示すものである。ここでは、メイン画面１４ａ上に、設計しようとするＳＩＰの斜視図（三次元画像）が、サブ画面１４ｂ上に、その側面図（二次元画像）が、それぞれ表示されている場合を例に示している。
【００２０】
すなわち、このＳＩＰ１は、たとえば、パッケージ基板２上に３つの半導体チップ３，４，５が搭載されている。半導体チップ４は、半導体チップ３と並列に配置され、半導体チップ５は、半導体チップ３上に積層されている。そして、パッケージ基板２上の電極パッド２ａと各チップ３，４，５上のボンディングパッド３ａ，４ａ，５ａとの間、および、各チップ３，４，５上のボンディングパッド３ａ，４ａ，５ａの相互間が、適宜、ボンディングワイヤ６を介して接続されている。
【００２１】
図３は、上記した構成のＳＩＰ設計装置を用いてＳＩＰを設計する際の手順について示すものである。まず、ステップＳＴ０１において、設計者は、設計しようとするＳＩＰの、パッケージ情報、チップ情報、ボンディング情報、マウント情報、および、パッド座標情報などを、入力装置１１よりデータ入力する。すると、演算装置１５は記憶装置１２内のプログラムにしたがって、入力装置１１より入力されたパッケージ情報およびチップ情報に対応するパッケージ基板および半導体チップの図形データを記憶装置１２内から読み出す。また、その図形データを、たとえば表示制御情報をもとに三次元画像として編集する。そして、表示装置１４を制御し、それをメイン画面１４ａ上に表示させる。このとき、たとえば図２に示したように、半導体チップ３，４は、マウント情報にしたがって、パッケージ基板２上の所定の位置にそれぞれ並列に配置された状態で、また、半導体チップ５は、マウント情報にしたがって、パッケージ基板２上にマウントされた半導体チップ３上に積層された状態で、それぞれ表示される。
【００２２】
次いで、ステップＳＴ０２において、演算装置１５は記憶装置１２内のプログラムにしたがって動作し、チップ情報に含まれる信号割り付けのための情報などに応じて、各チップに対する、仮のボンディングパッド座標を自動的に発生させる。そして、メイン画面１４ａ上の、それぞれの座標位置にボンディングパッドを表示させる。これにより、各ボンディングパッドとともに、ボンディングワイヤ（たとえば、チップ上のボンディングパッドからパッケージ基板上の電極パッドへのワイヤボンディング接続、および、チップ間にネットがある場合には異なるチップ上のボンディングパッド間でのワイヤボンディング接続）が、表示装置１４のメイン画面１４ａ上に表示される。なお、ボンディングパッドは、あらかじめ決められた所定のボンディングパッド座標の位置に表示させることも可能である。
【００２３】
次いで、ステップＳＴ０３において、演算装置１５は記憶装置１２内のプログラムにしたがって動作し、各ボンディングワイヤのアセンブリ可否について、デザインルールにもとづいて判定を行う。
【００２４】
次いで、ステップＳＴ０４において、設計者は、デザインルールにもとづいた判定の結果をもとに、半導体チップのマウント位置の編集を行う。つまり、アセンブリ否と判定された半導体チップのマウント位置が、アセンブリ可となるように設計をやり直す。場合によっては、積層しているチップ同士を上下で入れ替える作業を行うこともある。編集の結果は、表示装置１４によって表示される。
【００２５】
このチップのマウント位置を編集するステップにおいては、たとえば図２に示したように、演算装置１５の制御により、表示装置１４のメイン画面１４ａとは別のサブ画面１４ｂ上に、表示制御情報をもとにパッケージ基板２および半導体チップ３，４，５の配置が目視により容易に確認できるＳＩＰ１の側面図を表示させることによって、編集にかかる作業をスムーズに行うことが可能となる。なお、この側面図に関しては、表示制御情報にしたがって、四方向への表示の切り替えが可能である。
【００２６】
また、たとえば図４に示すように、表示装置１４のメイン画面１４ａ上およびサブ画面１４ｂ上には、表示制御情報に応じてＳＩＰ１の平面図（二次元画像）とその断面図（二次元画像）とを、それぞれ表示させることも可能である。断面図としては、ＳＩＰ１の平面図の特定の範囲に対応する断面図に限らず、たとえば表示制御情報により、任意の範囲Ｆに対応する断面図を表示させることも可能である。サブ画面１４ｂ上に断面図を表示させるようにした場合には、特に、半導体チップが積層されているＳＩＰにおいて、チップとパッケージ基板との間およびチップとチップとの間でのボンディングワイヤの接続状態を確認するのに有効となる。
【００２７】
次いで、ステップＳＴ０５において、設計者は、デザインルールにもとづいた判定の結果をもとに、半導体チップ上のボンディングパッド位置の編集を行う。つまり、アセンブリ否と判定された半導体チップ上のボンディングパッド位置が、アセンブリ可となるように設計をやり直す。編集の結果は、表示装置１４によって表示される。
【００２８】
複数の半導体チップを搭載するＳＩＰの場合、同じチップ上のボンディングパッドであっても、パッケージ基板上の電極パッドと接続する場合と別のチップ上のボンディングパッドと接続する場合とで、ボンディングの工程が異なるケースもある。そのため、ボンディングパッド位置を編集するステップでは、ボンディングワイヤがどのような順番でボンディングされるのかを理解しながら編集の作業を行うことが重要である。
【００２９】
そこで、このような場合には、たとえば図５に示すように、メイン画面１４ａ上に表示された平面図に対し、ボンディングワイヤ６をボンディング工程ごとにグループ分け６ａ，６ｂ，６ｃ，６ｄして、サブ画面１４ｂ上に表示させるように、演算装置１５が動作する。グループごとにボンディングワイヤ６の表示を異ならせることで、設計者は容易にボンディング順を見分けることが可能となる。表示を異ならせる例としては、たとえば、グループごとにボンディングワイヤを色分けしたり、実線または点線のように、グループ単位で表示の形態を変えるなどの方法が考えられる。
【００３０】
なお、図２に示したサブ画面１４ｂ上の側面図（または、図４に示した断面図）において、たとえば図６に示すように、半導体チップ３，４，５のマウント順、および、ボンディングワイヤ６のボンディング順を、通し番号などによりアセンブリ工程の順番がわかるように表示させるようにしてもよい。この場合、マウント位置の編集を含む、パッド位置の編集にかかる作業を効率的に行うことが可能である。
【００３１】
最後に、ステップＳＴ０６において、演算装置１５は記憶装置１２内のプログラムにしたがって動作し、編集後の、ボンディングパッドの座標および半導体チップのマウント位置などのアセンブリに必要な情報を、設計済みのＳＩＰの図形データ（表示画像）とともに、記憶装置１２に記憶させる。同時に、表示装置１４のメイン画面１４ａ上およびサブ画面１４ｂ上にそれぞれ表示されている画像を、出力装置１３により紙面上に印刷して出力させる。
【００３２】
パッケージ基板上に搭載される半導体チップのマウント位置およびボンディングワイヤの接続状態を紙などに印刷する場合、特に、チップとチップとの間で接続されるボンディングワイヤは、そのボンディングの方向が判別しにくい。この場合、たとえば図７に示すように、ボンディングの方向が一目で判別できるようにするための目印として、ボンディングワイヤ６の一端にそれぞれ矢印を付けて印刷するように、演算装置１５が動作する。ボンディング方向の表示（矢印）は、紙面１３ａ上への印刷時のみでなく、サブ画面１４ｂ上に表示させることも可能である。
【００３３】
また、ボンディング方向を表示させる場合においては、ボンディングワイヤの端部に目印を付けると、ボンディングパッドなどと重なり、見づらくなる場合がある。それを防ぐ方法として、たとえば図８に示すように、ボンディングワイヤ６’の中間点に目印（矢印）を付ける方法もある。この例では、ボンディング方向の表示が特に必要となる、チップ３とチップ４との間のボンディングパッド３ａ，４ａ間を接続するボンディングワイヤ６’にだけ目印を付けている。
【００３４】
上記したように、ＳＩＰを設計する装置において、画面上および紙面上で、ボンディング順およびマウント順を目視にて容易に確認しながら、ＳＩＰの設計を行うことが可能となる。すなわち、メイン画面の他にサブ画面を有し、そのサブ画面上に、設計しようとするＳＩＰの平面図、側面図または断面図とともに、ＳＩＰ特有の制約事項を目視可能な補助的な情報として表示させるようにしている。これにより、ＳＩＰの設計にかかる作業の効率を格段に向上させることが可能となる。したがって、ＳＩＰの設計に要する作業時間を大幅に削減できるようになるものである。
【００３５】
特に、たとえば図９に示すように、パッケージ基板２上にマウントされた半導体チップ７上に、そのチップ７と同サイズか、チップ７よりもサイズの大きいチップ８を、スペーサ９を介して積層するＳＩＰ１’のような、今後、ますます複雑化、多様化が進む半導体装置の開発に用いて有効となる。
【００３６】
なお、半導体装置としてはＳＩＰに限らず、たとえば、各種のマルチチップパッケージにも適用できる。また、たとえばパッケージ基板に代えて、リードフレームを採用する半導体装置であってもよい。
【００３７】
また、第１の実施形態においては、開発支援装置を、ＳＩＰを設計するための設計装置とした場合を例に説明したが、これに限らず、たとえばＳＩＰの検査を行うための検査装置として用いることも可能である。
【００３８】
［第２の実施形態］
図１０は、本発明の第２の実施形態にしたがった、半導体装置の開発支援装置の構成例を示すものである。なお、ここでは、ＳＩＰを検査するためのＳＩＰ検査装置とした場合を例に説明する。
【００３９】
本実施形態のＳＩＰ検査装置は、第１の実施形態で示したＳＩＰ設計装置とほぼ同様の、たとえば画像（図形）の三次元表示が可能なＣＡＤによって構成されている。すなわち、このＳＩＰ検査装置は、入力装置１１、記憶装置１２’、出力装置１３、表示装置１４、および、演算装置（制御装置）１５を有して構成されている。ただし、ＳＩＰ設計装置と大きく異なるのは、記憶装置１２’には、たとえば、入力装置１１よりデータ入力されるパッケージ情報およびチップ情報などにしたがってボンディングパッド座標を自動的に発生させるためのプログラムに代えて、設計済みのＳＩＰについての、特有の制約事項である、マウント順およびボンディング順を自動的に算出するためのプログラムなどが記憶されている。
【００４０】
図１１は、上記した構成のＳＩＰ検査装置を用いてＳＩＰを検査する際の手順について示すものである。まず、ステップＳＴ１１において、装置の利用者である検査者は、検査しようとする設計済みのＳＩＰの図形データなど、アセンブリに必要な情報を、入力装置１１よりデータ入力する。すると、演算装置１５は記憶装置１２’内のプログラムにしたがって動作し、設計済みのＳＩＰの図形データを、表示装置１４のメイン画面１４ａ上に表示させる。このとき、たとえば図２に示したように、半導体チップ３，４は、編集後のマウント位置にしたがって、パッケージ基板２上の所定の位置にそれぞれ並列に配置された状態で、また、半導体チップ５は、編集後のマウント位置にしたがって、パッケージ基板２上にマウントされた半導体チップ３上に積層された状態で、それぞれ表示される。さらに、メイン画面１４ａ上には、編集後のボンディングパッド位置に応じてボンディングパッドが表示されるとともに、ボンディングワイヤが表示される。
【００４１】
次いで、ステップＳＴ１２において、演算装置１５は記憶装置１２’内のプログラムにしたがって動作し、編集後のマウント位置などにしたがって、パッケージ基板上にマウントされた半導体チップのマウント順を算出する。そして、表示装置１４を制御して、それを、たとえば図６に示したように、ＳＩＰ１の側面図とともに、サブ画面１４ｂ上に表示させる。
【００４２】
次いで、ステップＳＴ１３において、演算装置１５は記憶装置１２’内のプログラムにしたがって動作し、編集後のボンディングパッド位置およびステップＳＴ１２で算出されたマウント順などにしたがって、ボンディングワイヤのボンディング順を算出する。そして、表示装置１４を制御して、それを、たとえば図６に示したように、ＳＩＰ１の側面図とともに、サブ画面１４ｂ上に表示させる。
【００４３】
次いで、ステップＳＴ１４において、演算装置１５は記憶装置１２’内のプログラムにしたがって動作し、ステップＳＴ１２で算出されたマウント順およびステップＳＴ１３で算出されたボンディング順についてのアセンブリ可否について、デザインルールにもとづいて判定を行う。
【００４４】
このステップＳＴ１４において、アセンブリ否、つまりエラーが判定されると、検査者によって、エラーを修正するための作業が行われる。このとき、上述したように、サブ画面１４ｂ上に、半導体チップのマウント順およびボンディングワイヤのボンディング順を表示させておくことによって、単に、エラー箇所のみを表示する場合に比して、より効率的な修正作業が可能となる。すなわち、メイン画面１４ａとは別のサブ画面１４ｂ上に、ＳＩＰの平面図または側面図もしくは断面図とともに、マウント順およびボンディング順を目視による確認が容易なように表示しておくことにより、エラー箇所の状況を把握しやすくなるのみでなく、マウント順およびボンディング順を考慮しながら、効率的に修正作業を行うことが可能となる。
【００４５】
最後に、ステップＳＴ１５において、演算装置１５は記憶装置１２’内のプログラムにしたがって動作し、修正（検査）後の、ボンディング順および半導体チップのマウント順などのアセンブリに必要な情報を、表示画像とともに、出力装置１３により紙面上に印刷して出力させる。このとき、たとえば図７および図８に示したように、ボンディングの方向が一目で判別できるようにするための目印（矢印など）を付加して出力させるようにした場合には、紙面からもボンディング方向の確認が容易に可能となる。
【００４６】
上記した構成のＳＩＰ検査装置によれば、検査および修正にかかる作業を効率よく行うことが可能となり、作業時間の短縮を実現し得る。
【００４７】
その他、本願発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施形態にしたがった、ＳＩＰ設計装置の構成例を示すブロック図。
【図２】図１に示したＳＩＰ設計装置の、表示装置における画面表示の一例を示す図。
【図３】図１に示したＳＩＰ設計装置を用いて、ＳＩＰを設計する際の手順について説明するために示すフローチャート。
【図４】図１に示したＳＩＰ設計装置の、表示装置における画面表示の他の一例を示す図。
【図５】図１に示したＳＩＰ設計装置の、表示装置における画面表示の他の一例を示す図。
【図６】図１に示したＳＩＰ設計装置の、表示装置における画面表示の他の一例を示す図。
【図７】図１に示したＳＩＰ設計装置の、出力装置による印刷出力の一例を示す図。
【図８】図１に示したＳＩＰ設計装置の、出力装置による印刷出力の他の一例を示す図。
【図９】図１に示したＳＩＰ設計装置を用いて設計される、ＳＩＰの他の表示例を示す図。
【図１０】本発明の第２の実施形態にしたがった、ＳＩＰ検査装置の構成例を示すブロック図。
【図１１】図１０に示したＳＩＰ検査装置を用いて、ＳＩＰを検査する際の手順について説明するために示すフローチャート。
【符号の説明】
【００４９】
１，１’…ＳＩＰ、２…パッケージ基板、２ａ…電極パッド、３，４，５…半導体チップ、３ａ，４ａ，５ａ…ボンディングパッド、６，６ａ，６ｂ，６ｃ，６ｄ…ボンディングワイヤ、１１…入力装置、１２，１２’…記憶装置、１３…出力装置、１４…表示装置、１４ａ…メイン画面、１４ｂ…サブ画面、１５…演算装置。
【図１】
2008078318.tif 000003
【図２】
2008078318.tif 000004
【図３】
2008078318.tif 000005
【図４】
2008078318.tif 000006
【図５】
2008078318.tif 000007
【図６】
2008078318.tif 000008
【図７】
2008078318.tif 000009
【図８】
2008078318.tif 000010
【図９】
2008078318.tif 000011
【図１０】
2008078318.tif 000012
【図１１】
2008078318.tif 000013