(57)【要約】【課題】複数の半導体素子を積層する半導体装置において、チップサイズの制約をなくすことができ、かつ上方と下方の半導体素子の間にスペーサを介在させずにチップ同士を貼り合せることができる半導体装置を提供する。【解決手段】下方の半導体素子１１の辺１１ａに沿って電極を形成する。そして、下方の半導体素子１１の電極形成領域以外の領域に上方の半導体素子１２の一部を固着させるとともに、残余の部分を下方の半導体素子１１の外側へ突出させる。さらに、このとき、上方の半導体装置１２の下方の半導体素子１１の辺１１ａに対向する辺に沿って形成されている電極と下方の半導体素子１１の電極とを金属細線で接続できるように、かつ、上方の半導体素子１２の下方の半導体素子１１の外側へ突出した部分に形成されている電極とインナーリード１６とを金属細線で接続できるように、上方の半導体素子１２を配置する。【選択図】図１
2008153476.tif 000002
【特許請求の範囲】
【請求項１】
上方と下方の半導体素子の各辺を平行にして、下方の半導体素子の上面に上方の半導体素子の裏面を固着させた半導体装置であって、
素子搭載部と前記素子搭載部の周囲に設けられた電極とを具備する支持体と、
前記素子搭載部に裏面が固着された下方の半導体素子と、
前記下方の半導体素子の上面の少なくとも１つの辺に沿って設けられた電極と、
前記下方の半導体素子の電極と前記支持体の電極を接続する金属細線と、
前記下方の半導体素子の上面の電極が設けられた領域以外の領域に一部の裏面が固着され、残余の部分が前記下方の半導体素子の外側へ突出する上方の半導体素子と、
前記上方の半導体素子の上面の各辺に沿って設けられた電極と、
前記上方の半導体素子の前記下方の半導体素子の電極が設けられた辺に対向する辺に沿って設けられた電極と前記下方の半導体素子の電極とを接続する金属細線と、
前記上方の半導体素子の前記下方の半導体素子の外側へ突出する部分に設けられた電極と前記支持体の電極とを接続する金属細線と、
を備え、前記上方の半導体素子は、前記下方の半導体素子の電極が設けられた辺に対向する辺に沿って設けられた電極が前記下方の半導体素子の電極と金属細線で接続できるように、かつ、前記下方の半導体素子の外側へ突出する部分に設けられた電極が前記支持体の電極と金属細線で接続できるように配置されることを特徴とする半導体装置。
【請求項２】
前記下方の半導体素子の電極は１つの辺に沿って設けられ、前記上方の半導体素子の前記下方の半導体素子の外側へ突出する部分は、その辺に対向する辺を除く残りの３つの辺を含むことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記下方の半導体素子の電極は隣り合う２つの辺に沿って設けられ、前記上方の半導体素子の前記下方の半導体素子の外側へ突出する部分は、それらの辺に対向する辺を除く残りの２つの辺を含むことを特徴とする請求項１記載の半導体装置。
【請求項４】
前記下方の半導体素子の電極は隣り合う３つの辺に沿って設けられ、前記上方の半導体素子の前記下方の半導体素子の外側へ突出する部分は、それらの辺に対向する辺を除く残りの１つの辺を含むことを特徴とする請求項１記載の半導体装置。
【請求項５】
前記下方の半導体素子の電極は、前記支持体の電極に金属細線を介して接続する電極が、前記上方の半導体素子の電極に金属細線を介して接続する電極よりも外側に設けられていることを特徴とする請求項１ないし４のいずれかに記載の半導体装置。
【請求項６】
請求項１ないし５のいずれかに記載の半導体装置であって、前記素子搭載部は、前記上方の半導体素子の前記下方の半導体素子の外側へ突出する部分の裏面が固着する段部を有することを特徴とする半導体装置。
【請求項７】
前記上方の半導体素子が複数であることを特徴とする請求項１ないし６のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体素子を積み重ねることにより高密度化を図った半導体装置に関する。
【背景技術】
【０００２】
近年、半導体装置の低コスト化及び小型化を図るために、互いに異なる機能を有する半導体素子又は互いに異なるプロセスにより形成された半導体素子を３次元実装するマルチチップパッケージが提案されている。
【０００３】
従来のマルチチップパッケージとしては、リードフレームのダイパッド上に下方の半導体素子を固着させ、その下方の半導体素子の上面に上方の半導体素子を固着させ、上方と下方の半導体素子の電極をリードフレームのインナーリードとワイヤボンディングにより電気的に接続した構造のものがあった。
【０００４】
しかしながら、この従来の半導体装置においては、一般的に半導体素子ではその周辺部に電極が配置されていることから、下方の半導体素子の上面の周辺部に形成された電極が上方の半導体素子で覆われないようにするために、上方の半導体素子として下方の半導体素子に比べてサイズの小さい半導体素子を選択する必要があり、チップサイズが制約されるという問題があった。
【０００５】
そこで従来より、上方と下方の半導体素子の間に、ボンディングワイヤのループ高さ以上の隙間を設定するスペーサを介在させることで、上方の半導体素子が下方の半導体素子の電極を覆っても、下方の半導体素子の電極とリードフレームのインナーリードとのワイヤボンディングの妨げとならないようにして、チップサイズの制約をなくした半導体装置が提供されている。以下、この従来の半導体装置について、図面を交えて説明する。
【０００６】
図５（ａ）は従来の半導体装置の概略平面図、図５（ｂ）は図５（ａ）に示すＡ−Ａ部分の概略断面図である。図５において、５１、５２は半導体素子、５３、５４は金属細線、５５はリードフレームのインナーリード、５６はリードフレームのダイパッド、５７は導電性接着剤、５８は絶縁性樹脂である。
【０００７】
図５に示すように、この従来の半導体装置は、下方の半導体素子５１がダイパッド５６に導電性接着剤５７でダイボンドされ、下方の半導体素子５１の上面の周辺部に形成された電極とインナーリード５５がワイヤボンディングにより、金属細線５３で電気的に接続されている。一方、上方の半導体素子５２が下方の半導体素子５１の上面に絶縁性樹脂５８でダイボンドされ、上方の半導体素子５２の上面の周辺部に形成された電極とインナーリード５５がワイヤボンディングにより、金属細線５４で電気的に接続されている。
【０００８】
ここで、通常、ボンディングワイヤ（金属細線）のループ高さは５０μｍ〜２００μｍ程度であり、絶縁性樹脂５８の厚みを５５μｍ〜３００μｍ程度に設定すれば、下方の半導体素子５１の電極とインナーリード５５とを接続する金属細線５３が上方の半導体素子５２に接触する事態を回避できる。
【０００９】
以上のように、従来の半導体装置は、上方と下方の半導体素子の間にボンディングワイヤのループ高さ以上の厚みを有する絶縁性樹脂を介在させていた（例えば、特許文献１参照。）。また、その他の例として、上方と下方の半導体素子の間にボンディングワイヤのループ高さ以上の金属突起電極を設けた半導体装置も提供されている（例えば、特許文献２参照。）。
【特許文献１】特許第３４９７７７５号
【特許文献２】特許第３６４３４７６号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
以上のように、従来の半導体装置によれば、上方と下方の半導体素子の間にスペーサを介在させることで、チップサイズの制約をなくしていたが、金属細線（ボンディングワイヤ）のループ高さ以上の厚みを有する絶縁性樹脂や金属突起電極を設けるための工程を追加する必要があった。
【００１１】
本発明は、上記従来の問題点に鑑み、複数の半導体素子を積層する半導体装置において、チップサイズの制約をなくすことができ、かつ上方と下方の半導体素子の間にスペーサを介在させずにチップ同士を貼り合せることができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の請求項１記載の半導体装置は、上方と下方の半導体素子の各辺を平行にして、下方の半導体素子の上面に上方の半導体素子の裏面を固着させた半導体装置であって、素子搭載部と前記素子搭載部の周囲に設けられた電極とを具備する支持体と、前記素子搭載部に裏面が固着された下方の半導体素子と、前記下方の半導体素子の上面の少なくとも１つの辺に沿って設けられた電極と、前記下方の半導体素子の電極と前記支持体の電極を接続する金属細線と、前記下方の半導体素子の上面の電極が設けられた領域以外の領域に一部の裏面が固着され、残余の部分が前記下方の半導体素子の外側へ突出する上方の半導体素子と、前記上方の半導体素子の上面の各辺に沿って設けられた電極と、前記上方の半導体素子の前記下方の半導体素子の電極が設けられた辺に対向する辺に沿って設けられた電極と前記下方の半導体素子の電極とを接続する金属細線と、前記上方の半導体素子の前記下方の半導体素子の外側へ突出する部分に設けられた電極と前記支持体の電極とを接続する金属細線と、を備え、前記上方の半導体素子は、前記下方の半導体素子の電極が設けられた辺に対向する辺に沿って設けられた電極が前記下方の半導体素子の電極と金属細線で接続できるように、かつ、前記下方の半導体素子の外側へ突出する部分に設けられた電極が前記支持体の電極と金属細線で接続できるように配置されることを特徴とする。
【００１３】
また、本発明の請求項２記載の半導体装置は、請求項１記載の半導体装置であって、前記下方の半導体素子の電極は１つの辺に沿って設けられ、前記上方の半導体素子の前記下方の半導体素子の外側へ突出する部分は、その辺に対向する辺を除く残りの３つの辺を含むことを特徴とする。
【００１４】
また、本発明の請求項３記載の半導体装置は、請求項１記載の半導体装置であって、前記下方の半導体素子の電極は隣り合う２つの辺に沿って設けられ、前記上方の半導体素子の前記下方の半導体素子の外側へ突出する部分は、それらの辺に対向する辺を除く残りの２つの辺を含むことを特徴とする。
【００１５】
また、本発明の請求項４記載の半導体装置は、請求項１記載の半導体装置であって、前記下方の半導体素子の電極は隣り合う３つの辺に沿って設けられ、前記上方の半導体素子の前記下方の半導体素子の外側へ突出する部分は、それらの辺に対向する辺を除く残りの１つの辺を含むことを特徴とする。
【００１６】
また、本発明の請求項５記載の半導体装置は、請求項１ないし４のいずれかに記載の半導体装置であって、前記下方の半導体素子の電極は、前記支持体の電極に金属細線を介して接続する電極が、前記上方の半導体素子の電極に金属細線を介して接続する電極よりも外側に設けられていることを特徴とする。
【００１７】
また、本発明の請求項６記載の半導体装置は、請求項１ないし５のいずれかに記載の半導体装置であって、前記素子搭載部は、前記上方の半導体素子の前記下方の半導体素子の外側へ突出する部分の裏面が固着する段部を有することを特徴とする。
【００１８】
また、本発明の請求項７記載の半導体装置は、請求項１ないし６のいずれかに記載の半導体装置であって、前記上方の半導体素子が複数であることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、上方の半導体素子のチップサイズが下方の半導体素子よりも大きい場合であっても、上方と下方の半導体素子の間に、金属細線（ボンディングワイヤ）のループ高さ以上の隙間を設定するスペーサを介在させることなく、上方および下方の半導体素子の電極と支持体の電極とを金属細線で接続でき、チップサイズの制約をなくすことができる。また、上方と下方の半導体素子を絶縁性接着剤で容易に貼り合せることができる。さらに、上方と下方の半導体素子の間にスペーサを設けないので、金属細線を短くできる。
【００２０】
また、上方の半導体素子のオーバーハングする部分（下方の半導体素子の外側へ突出した部分）の裏面は、下方の半導体素子の上面に固着されていないが、そのオーバーハングする部分の面積が所定の大きさ以内であれば、上方の半導体素子の剛性により、そのオーバーハングする部分に設けられた電極にワイヤボンディングを実行する時の荷重に耐えることができる。一方、ワイヤボンディング時の荷重に耐えることができない場合でも、支持体の素子搭載部に段部を設け、上方の半導体素子の裏面を支える構造とすることで、金属細線が圧着できるようになる。
【００２１】
また、上方の半導体素子として下方の半導体素子に比べてサイズの小さい半導体素子を選択して、上方の半導体素子の裏面全面を下方の半導体素子の上面に固着させる従来の半導体装置では、下方の半導体素子の上面における上方の半導体素子のチップコーナー部との接触箇所に応力が集中して下方の半導体素子の電気特性が悪化するおそれがあった。これに対して、本発明によれば、下方の半導体素子の上面と上方の半導体素子のチップコーナー部との接触箇所を削減でき、上方の半導体素子のチップコーナー部との接触箇所に発生する応力が下方の半導体素子の電気特性に及ぼす影響を抑制することができる。例えば、上方と下方の半導体素子を、図３（ａ）〜（ｃ）に示すように配置すれば、下方の半導体素子１１の上面と上方の半導体素子１２のチップコーナー部との接触箇所は、図３（ａ）では０箇所、図３（ｂ）では１箇所、図３（ｃ）では２箇所となるので、下方の半導体素子の電気特性に及ぼす影響を抑制することができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態における半導体装置について、図面を交えて説明する。
図１（ａ）は本発明の実施の形態における半導体装置の一例を示す概略平面図、図１（ｂ）は図１（ａ）に示すＡ−Ａ部分の概略断面図である。
【００２３】
図１において、１１、１２は半導体素子、１３〜１５は金属細線、１６は支持体の電極としてのリードフレームのインナーリード、１７は支持体の素子搭載部としてのリードフレームのダイパッド、１８は導電性接着剤、１９は絶縁性接着剤である。ここでは、支持体としてリードフレームを使用する。
【００２４】
図１に示すように、本実施の形態における半導体装置は、メモリチップやマイコンチップ等のチップサイズが異なる矩形状の半導体素子１１、１２の各辺を平行にして、半導体素子１１の上面に半導体素子１２の裏面を固着したマルチチップパッケージ構造をしている。なお、図示していないが、この半導体装置は、樹脂等の材料によりモールドされ、該モールドからアウターリードが突出した各種パッケージの形態をとり最終製品となる。
【００２５】
下方の半導体素子１１は、その裏面がダイパッド１７に導電性接着剤１８で固着され、半導体素子１１とダイパッド１７は電気的に接続されている。このように半導体素子１１とダイパッド１７を電気的に接続することで、基板電位の安定化に供することができる。なお、下方の半導体素子とダイパッドを電気的に接続する必要がない場合は、絶縁性接着材を用いてもよい。
【００２６】
ダイパッド１７の周囲にはインナーリード１６が設けられている。ダイパッド１７は、トランスファモールド工程での樹脂の流動を良好にすること、パッケージの厚みを薄くすることなどの目的から、インナーリード１６より下方に位置している。
【００２７】
また、下方の半導体素子１１の上面には、辺１１ａに沿って２種類の電極が設けられており、一方の電極はインナーリード１６とワイヤボンディングにより、金属細線１３で電気的に接続されている。他方の電極は、上方の半導体素子１２の電極に金属細線１４を介して電気的に接続されている。
【００２８】
ここで金属細線１３のループ高さは、金属細線１３が下方の半導体素子１１に接触せず、かつ、上方の半導体素子１２の電極とインナーリード１６とを接続する金属細線１５に接触しない高さにする。
【００２９】
一方、上方の半導体素子１２は、その一部の裏面が下方の半導体素子１１の上面に絶縁性接着剤１９で固着され、残余の部分が下方の半導体素子１１の外側へ突出している。下方の半導体素子１１の上面における上方の半導体素子１２が固着される範囲は、電極形成領域以外の領域の少なくとも一部である。このように半導体素子１２を配置することで、下方の半導体素子１１の電極が上方の半導体素子１２で覆われないようにしている。また、ここでは、下方の半導体素子１１の電極は１つの辺１１ａに沿って設けられており、上方の半導体素子１２の下方の半導体素子１１の外側へ突出する部分は、その辺１１ａに対向する辺を除く残りの３つの辺を含んでいる。このように半導体素子１２を配置することで、下方の半導体素子１１の上面に上方の半導体素子１２のチップコーナー部が接触しないようにできる。また、このように、上方の半導体素子１２の裏面を下方の半導体素子１１の上面に絶縁性接着剤１９で固着するので、上方と下方の半導体素子１２、１１を容易に貼り合せることができる。
【００３０】
また、この半導体素子１２の上面には、各辺に沿って電極が設けられている。これらの電極のうち、下方の半導体素子１１の電極が設けられた辺１１ａに対向する辺に沿って設けられた電極は、下方の半導体素子１１の電極（上記他方の電極）あるいはインナーリード（支持体の電極）１６とワイヤボンディングにより、金属細線１４あるいは金属細線１５で電気的に接続されている。一方、下方の半導体素子１１の外側へ突出する部分に設けられた電極はインナーリード１６とワイヤボンディングにより、金属細線１５で電気的に接続されている。
【００３１】
ここで、上方の半導体素子１２は、下方の半導体素子１１の電極が設けられた辺１１ａに対向する辺に沿って設けられた電極が下方の半導体素子１１の電極（上記他方の電極）と金属細線で接続でき、かつ、下方の半導体素子１１の外側へ突出する部分に設けられた電極がインナーリード１６と金属細線で接続できるように配置される。なお、上方の半導体素子１２を下方の半導体素子１１上へ固着させる際に、絶縁性接着剤１９が半導体素子１２の裏面からはみ出さないようにする。あるいは、はみ出しても、下方の半導体素子の電極まで到達しないようにする。
【００３２】
また、金属細線１４のループ高さは、金属細線１４が上方の半導体素子１２に接触せず、かつ金属細線１５に接触しない高さにする。また、金属細線１５のループ高さは、金属細線１５が上方の半導体素子１２に接触せず、かつ金属細線１３、１４に接触しない高さにする。
【００３３】
図２にこの半導体装置の一部拡大平面図を示す。図２において、２０は下方の半導体素子１１の上面に設けられた外部電極、２１は下方の半導体素子１１の上面に設けられた内部電極、２２は上方の半導体素子１２の上面に設けられた電極である。
【００３４】
図２に示すように、下方の半導体素子１１の上面には２種類の電極２０、２１が設けられており、外部電極２０と内部電極２１は下方の半導体素子１１の表層（上面）においてつながっている。外側に位置する外部電極２０は、リードフレームのインナーリード１６と金属細線１３により結線され、外部電極２０より内側に位置する内部電極２１は、上方の半導体素子１２の電極２２と金属細線１４により結線される。
【００３５】
続いて、半導体素子の配置の一例について、図３（ａ）〜（ｃ）を用いて説明する。ここでは、上方と下方の半導体素子の形状が異なるため、下方の半導体素子１１の電極のレイアウトは、例えば図３（ａ）〜（ｃ）に示すように制約される。すなわち、下方の半導体素子１１の電極は、図３（ａ）では半導体素子１１の１つの辺に沿って設けられており、図３（ｂ）では半導体素子１１の隣り合う２つの辺に沿って設けられており、図３（ｃ）では半導体素子１１の隣り合う３つの辺に沿って設けられている。
【００３６】
これらの電極レイアウトに応じて、図３（ａ）では、上方の半導体素子１２は、下方の半導体素子１１の電極が設けられた辺に対向する辺を除く残りの３つの辺が下方の半導体素子１１の外側へ突出するように配置される。
【００３７】
また、図３（ｂ）では、上方の半導体素子１２は、下方の半導体素子１１の電極が設けられた隣り合う２つの辺に対向する辺を除く残りの２つの辺が下方の半導体素子１１の外側へ突出するように配置される。
【００３８】
また、図３（ｃ）では、上方の半導体素子１２は、下方の半導体素子１１の電極が設けられた隣り合う３つの辺に対向する辺を除く残りの１つの辺が下方の半導体素子１１の外側へ突出するように配置される。
【００３９】
いずれの場合でも、上述したように、上方の半導体素子１２は、下方の半導体素子１１の電極が設けられた辺に対向する辺に沿って設けられた電極が下方の半導体素子１１の電極と金属細線で接続でき、かつ、下方の半導体素子１１の外側へ突出する部分に設けられた電極がインナーリード１６と金属細線で接続できるように配置される。
【００４０】
このように、下方の半導体素子の電極を図３に示すようにレイアウトし、上方の半導体素子のオーバーラップする部分（下方の半導体素子の上面を覆う部分）とオーバーハングする部分（下方の半導体素子の外側へ突出した部分）をワイヤボンディングできる条件で設定することで、チップサイズの制約をなくすことができ、かつ上方と下方の半導体素子の間にスペーサを介在させずにチップ同士を貼り合せることができる。
【００４１】
また、本実施の形態によれば、下方の半導体素子１１の上面と上方の半導体素子１２のチップコーナー部との接触箇所を削減でき、上方の半導体素子１２のチップコーナー部との接触箇所に発生する応力が下方の半導体素子１１の電気特性に及ぼす影響を抑制することができる。例えば、上方と下方の半導体素子を、図３（ａ）〜（ｃ）に示すように配置すれば、下方の半導体素子１１の上面と上方の半導体素子１２のチップコーナー部との接触箇所は図３（ａ）では０箇所、図３（ｂ）では１箇所、図３（ｃ）では２箇所となるので、下方の半導体素子の電気特性に及ぼす影響を抑制することができる。
【００４２】
また、上方の半導体素子１２のオーバーハングする部分の裏面は、下方の半導体素子１１の上面に固着されていないが、そのオーバーハングする部分の面積が所定の大きさ以内であれば、上方の半導体素子の剛性によりワイヤボンディング時の荷重に耐えることができる。
【００４３】
一方、ワイヤボンディング時の荷重に耐えることができない場合には、図４に示すようにダイパッドに段部を設けてもよい。図４は本発明の実施の形態における半導体装置の他の例を示す概略断面図であり、図１（ｂ）に対応している。
【００４４】
図４において、１７ａはダイパッドの段部である。図４に示すように、上方の半導体素子１２の下方の半導体素子１１の外側へ突出する部分の裏面が固着する段部１７ａを設け、上方の半導体素子の裏面を支える構造とすることで、金属細線が圧着できるようになる。なお、ダイパッドの段部１７ａは、下方の半導体素子１１の厚み以上の厚みに設定する必要がある。また、このダイパッドの段部１７ａと上方の半導体素子１２との接着には、半導体素子同士の電気的接続が不要であることから絶縁性接着剤を用いる。
【００４５】
なお、上方の半導体素子が１つの場合について説明したが、例えば図３（ｄ）に示すように上方の半導体素子１２が複数個の場合にも適用できる。また、支持体としてリードフレームを用いた場合について説明したが、支持体としてキャリア基板を用いてもよい。この場合、支持体の電極はキャリア基板の電極部であり、支持体の素子搭載部は、キャリア基板上で下方の半導体素子が載置される部分である。
【産業上の利用可能性】
【００４６】
本発明は、複数の半導体素子を積層する半導体装置において、チップサイズの制約をなくすことができ、かつ上方と下方の半導体素子の間にスペーサを介在させずにチップ同士を貼り合せることができ、半導体装置の高密度化に有用である。
【図面の簡単な説明】
【００４７】
【図１】（ａ）は本発明の実施の形態における半導体装置の一例を示す概略平面図、（ｂ）は（ａ）に示すＡ−Ａ部分の概略断面図
【図２】同実施の形態における半導体装置の一部拡大平面図
【図３】同実施の形態における半導体素子の配置方法を説明するための平面図
【図４】同実施の形態における半導体装置の他の例を示す概略断面図
【図５】（ａ）は従来の半導体装置の概略平面図、（ｂ）は（ａ）に示すＡ−Ａ部分の概略断面図
【符号の説明】
【００４８】
１１、１２      半導体素子
１１ａ    下方の半導体素子の辺
１３〜１５      金属細線
１６      リードフレームのインナーリード（支持体の電極）
１７      リードフレームのダイパッド（支持体の素子搭載部）
１７ａ    ダイパッドの段部
１８      導電性接着剤
１９      絶縁性接着剤
２０      下方の半導体素子の上面に設けられた外部電極
２１      下方の半導体素子の上面に設けられた内部電極
２２      上方の半導体素子の上面に設けられた電極
５１、５２      半導体素子
５３、５４      金属細線
５５      リードフレームのインナーリード
５６      リードフレームのダイパッド、
５７      導電性接着剤
５８      絶縁性樹脂
【図１】
2008153476.tif 000003
【図２】
2008153476.tif 000004
【図３】
2008153476.tif 000005
【図４】
2008153476.tif 000006
【図５】
2008153476.tif 000007