(57)【要約】【課題】シフトレジスタにおいて、駆動に必要な信号の数の増加を抑えつつトランジスタの電圧ストレスを軽減し、また出力信号の立ち下がりの遅れを抑制して誤動作を防止する。【解決手段】単位シフトレジスタは、クロック信号ＣＬＫを出力端子ＯＵＴに供給するトランジスタＱ１、出力端子ＯＵＴを放電するトランジスタＱ２、第１入力端子ＩＮ１に接続したゲートを有し第１電圧信号端子Ｔ１のレベルをトランジスタＱ１のゲート（ノードＮ１）に供給するトランジスタＱ３、および第２入力端子ＩＮ２に接続したゲートを有し第２電圧信号端子Ｔ２のレベルをノードＮ１に供給するトランジスタＱ４を備える。第１、第２電圧信号端子Ｔ１，Ｔ２の一方には、クロック信号ＣＬＫに相補なクロック信号／ＣＬＫに同期してＨレベルになり、クロック信号ＣＬＫに同期してＬレベルになる電圧信号が入力される。【選択図】図１２
2008140522.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２入力端子、出力端子、クロック端子、並びに第１および第２電圧信号端子と、
前記クロック端子に入力される第１クロック信号を前記出力端子に供給する第１トランジスタと、
前記出力端子を放電する第２トランジスタと、
前記第１入力端子に接続した制御電極を有し、前記第１電圧信号端子に入力される電圧信号を前記第１トランジスタの制御電極が接続する第１ノードに供給する第３トランジスタと、
前記第２入力端子に接続した制御電極を有し、前記第２電圧信号端子に入力されるの電圧信号を前記第１ノードに供給する第４トランジスタとを備え、
前記第１および第２電圧信号端子の一方には、
前記第１クロック信号に相補な第２クロック信号が活性化するタイミングで、前記第１トランジスタをオンにする第１レベルになり、前記第１クロック信号が活性化するタイミングで、前記第１トランジスタをオフにする第２レベルになる第１電圧信号が入力される
ことを特徴とするシフトレジスタ回路。
【請求項２】
請求項１記載のシフトレジスタ回路であって、
前記第２トランジスタの制御電極が接続する第２ノードに接続した制御電極を有し、前記第１ノードを放電する第５トランジスタをさらに備える
ことを特徴とするシフトレジスタ回路。
【請求項３】
請求項１または請求項２記載のシフトレジスタ回路であって、
前記第１および第２電圧信号端子のもう一方には、
前記第１クロック信号が活性化するタイミングで前記第１レベルになり、前記第２クロック信号が活性化するタイミングで前記２レベルになる第２電圧信号が入力される
ことを特徴とするシフトレジスタ回路。
【請求項４】
請求項１または請求項２記載のシフトレジスタ回路であって、
前記第１および第２電圧信号端子のもう一方は、前記第２レベルを維持する第２電圧信号が入力される
ことを特徴とするシフトレジスタ回路。
【請求項５】
複数段から成るシフトレジスタ回路であって、
その各段は、請求項１から請求項４のいずれか記載のシフトレジスタ回路により構成され、
前記各段において、
前記第１入力端子は自己の前段の出力端子に接続され、
前記第２入力端子は自己の次段の出力端子に接続されている
ことを特徴とするシフトレジスタ回路。
【請求項６】
請求項５のシフトレジスタ回路を、ゲート線駆動回路とする画像表示装置。
【請求項７】
請求項３記載のシフトレジスタ回路に前記第１および第２電圧信号を供給する電圧信号生成回路であって、
前記シフトレジスタ回路の前記第１および第２電圧信号端子にそれぞれ接続される第１および第２の信号出力端子と、
前記第１および第２クロック信号がそれぞれ入力される第１および第２のクロック入力端子と、
電圧レベルが変更可能な第１および第２の電源供給端子と、
前記第２のクロック入力端子に接続した制御電極を有し、前記第１の電源供給端子と前記第１信号出力端子との間に接続した第６トランジスタと、
前記第１のクロック入力端子に接続した制御電極を有し、前記第２の電源供給端子と前記第１信号出力端子との間に接続した第７トランジスタと、
前記第１のクロック入力端子に接続した制御電極を有し、前記第１の電源供給端子と前記第２信号出力端子との間に接続した第８トランジスタと、
前記第２のクロック入力端子に接続した制御電極を有し、前記第２の電源供給端子と前記第２信号出力端子との間に接続した第９トランジスタとを備え、
前記第１の電源供給端子が前記第１レベルに、前記第２の電源供給端子が前記第２レベルにそれぞれ設定されることで、前記第１の信号出力端子から前記第１電圧信号が、前記第２の信号出力端子から前記第２電圧信号がそれぞれ出力され、
前記第１の電源供給端子を前記第２レベルに、前記第２の電源供給端子を前記第１レベルにそれぞれ設定することで、前記第１の信号出力端子から前記第２電圧信号が、前記第２の信号出力端子から前記第１電圧信号がそれぞれ出力される
ことを特徴とする電圧信号生成回路。
【請求項８】
請求項３記載のシフトレジスタ回路に前記第１および第２電圧信号を供給する電圧信号生成回路であって、
前記シフトレジスタ回路の前記第１および第２電圧信号端子にそれぞれ接続される第１および第２の信号出力端子と、
前記第１および第２クロック信号がそれぞれ入力される第１および第２のクロック入力端子と、
それぞれ前記第１および第２レベルに固定される第１および第２の電源供給端子と、
前記第２のクロック入力端子に接続した制御電極を有し、前記第１の電源供給端子と所定の第３ノードとの間に接続した第６トランジスタと、
前記第１のクロック入力端子に接続した制御電極を有し、前記第２の電源供給端子と前記第３ノードとの間に接続した第７トランジスタと、
前記第１のクロック入力端子に接続した制御電極を有し、前記第１の電源供給端子と所定の第４ノードとの間に接続した第８トランジスタと、
前記第２のクロック入力端子に接続した制御電極を有し、前記第２の電源供給端子と前記第４ノードとの間に接続した第９トランジスタと、
前記第３および第４ノードと前記第１および第２の信号出力端子との間の接続関係を切り替え可能な切替回路とを備え、
前記切替回路が前記第１の信号出力端子を前記第３ノードに、前記第２の信号出力端子を前記第４ノードにそれぞれ接続させることで、前記第１の信号出力端子から前記第１電圧信号が、前記第２の信号出力端子から前記第２電圧信号がそれぞれ出力され、
前記切替回路が前記第１の信号出力端子を前記第４ノードに、前記第２の信号出力端子を前記第３ノードにそれぞれ接続させることで、前記第１の信号出力端子から前記第２電圧信号が、前記第２の信号出力端子から前記第１電圧信号がそれぞれ出力される
ことを特徴とする電圧信号生成回路。
【請求項９】
請求項３記載のシフトレジスタ回路に前記第１および第２電圧信号を供給する電圧信号生成回路であって、
前記シフトレジスタ回路の前記第１および第２電圧信号端子にそれぞれ接続される第１および第２の信号出力端子と、
前記第１および第２クロック信号がそれぞれ入力される第１および第２のクロック入力端子と、
前記第２レベルに固定される電源供給端子と、
前記第２のクロック入力端子に接続した制御電極を有し、当該第２のクロック入力端子と所定の第３ノードとの間に接続した第６トランジスタと、
前記第１のクロック入力端子に接続した制御電極を有し、前記電源供給端子と前記第３ノードとの間に接続した第７トランジスタと、
前記第１のクロック入力端子に接続した制御電極を有し、当該第１のクロック入力端子と所定の第４ノードとの間に接続した第８トランジスタと、
前記第２のクロック入力端子に接続した制御電極を有し、前記電源供給端子と前記第４ノードとの間に接続した第９トランジスタと、
前記第３および第４ノードと前記第１および第２の信号出力端子との間の接続関係を切り替え可能な切替回路とを備え、
前記切替回路が前記第１の信号出力端子を前記第３ノードに、前記第２の信号出力端子を前記第４ノードにそれぞれ接続させることで、前記第１の信号出力端子から前記第１電圧信号が、前記第２の信号出力端子から前記第２電圧信号がそれぞれ出力され、
前記切替回路が前記第１の信号出力端子を前記第４ノードに、前記第２の信号出力端子を前記第３ノードにそれぞれ接続させることで、前記第１の信号出力端子から前記第２電圧信号が、前記第２の信号出力端子から前記第１電圧信号がそれぞれ出力される
ことを特徴とする電圧信号生成回路。
【請求項１０】
請求項３記載のシフトレジスタ回路に前記第１および第２電圧信号を供給する電圧信号生成回路であって、
前記シフトレジスタ回路の前記第１および第２電圧信号端子にそれぞれ接続される第１および第２の信号出力端子と、
前記第１および第２クロック信号がそれぞれ入力される第１および第２のクロック入力端子と、
前記第２のクロック入力端子に接続した制御電極を有し、当該第２のクロック入力端子と所定の第３ノードとの間に接続した第６トランジスタと、
前記第１のクロック入力端子に接続した制御電極を有し、前記第２のクロック入力端子と前記第３ノードとの間に接続した第７トランジスタと、
前記第１のクロック入力端子に接続した制御電極を有し、当該第１のクロック入力端子と所定の第４ノードとの間に接続した第８トランジスタと、
前記第２のクロック入力端子に接続した制御電極を有し、前記第１のクロック入力端子と前記第４ノードとの間に接続した第９トランジスタと、
前記第３および第４ノードと前記第１および第２の信号出力端子との間の接続関係を切り替え可能な切替回路とを備え、
前記切替回路が前記第１の信号出力端子を前記第３ノードに、前記第２の信号出力端子を前記第４ノードにそれぞれ接続させることで、前記第１の信号出力端子から前記第１電圧信号が、前記第２の信号出力端子から前記第２電圧信号がそれぞれ出力され、
前記切替回路が前記第１の信号出力端子を前記第４ノードに、前記第２の信号出力端子を前記第３ノードにそれぞれ接続させることで、前記第１の信号出力端子から前記第２電圧信号が、前記第２の信号出力端子から前記第１電圧信号がそれぞれ出力される
ことを特徴とする電圧信号生成回路。
【請求項１１】
請求項３記載のシフトレジスタ回路に前記第１および第２電圧信号を供給する電圧信号生成回路であって、
前記シフトレジスタ回路の前記第１および第２電圧信号端子にそれぞれ接続される第１および第２の信号出力端子と、
前記第１および第２クロック信号がそれぞれ入力される第１および第２のクロック入力端子と、
それぞれ前記第１および第２レベルに固定される第１および第２の電源供給端子と、
前記第１の電源供給端子と前記第１信号出力端子との間に接続した第６トランジスタと、
前記第２の電源供給端子と前記第１信号出力端子との間に接続した第７トランジスタと、
前記第１の電源供給端子と前記第２信号出力端子との間に接続した第８トランジスタと、
前記第２の電源供給端子と前記第２信号出力端子との間に接続した第９トランジスタと、
前記第６乃至第９トランジスタの制御電極と前記第１および第２のクロック入力端子との間の接続関係を切り替え可能な切替回路とを備え、
前記切替回路が前記第６および第９トランジスタの制御電極を前記第２のクロック入力端子に、前記第７および第８トランジスタの制御電極を前記第１のクロック入力端子にそれぞれ接続させることで、前記第１の信号出力端子から前記第１電圧信号が、前記第２の信号出力端子から前記第２電圧信号がそれぞれ出力され、
前記切替回路が前記第６および第９トランジスタの制御電極を前記第１のクロック入力端子に、前記第７および第８トランジスタの制御電極を前記第２のクロック入力端子にそれぞれ接続させることで、前記第１の信号出力端子から前記第２電圧信号が、前記第２の信号出力端子から前記第１電圧信号がそれぞれ出力される
ことを特徴とする電圧信号生成回路。
【請求項１２】
請求項３記載のシフトレジスタ回路に前記第１および第２電圧信号を供給する電圧信号生成回路であって、
前記シフトレジスタ回路の前記第１および第２電圧信号端子にそれぞれ接続される第１および第２の信号出力端子と、
前記第１および第２クロック信号がそれぞれ入力される第１および第２のクロック入力端子と、
前記第２レベルに固定される電源供給端子と、
一の主電極が自己の制御電極に接続され、他の主電極が前記第１信号出力端子に接続した第６トランジスタと、
前記電源供給端子と前記第１信号出力端子との間に接続した第７トランジスタと、
一の主電極が自己の制御電極に接続され、他の主電極が前記第２信号出力端子に接続した第８トランジスタと、
前記電源供給端子と前記第２信号出力端子との間に接続した第９トランジスタと、
前記第６乃至第９トランジスタの制御電極と前記第１および第２のクロック入力端子との間の接続関係を切り替え可能な切替回路とを備え、
前記切替回路が前記第６および第９トランジスタの制御電極を前記第２のクロック入力端子に、前記第７および第８トランジスタの制御電極を前記第１のクロック入力端子にそれぞれ接続させることで、前記第１の信号出力端子から前記第１電圧信号が、前記第２の信号出力端子から前記第２電圧信号がそれぞれ出力され、
前記切替回路が前記第６および第９トランジスタの制御電極を前記第１のクロック入力端子に、前記第７および第８トランジスタの制御電極を前記第２のクロック入力端子にそれぞれ接続させることで、前記第１の信号出力端子から前記第２電圧信号が、前記第２の信号出力端子から前記第１電圧信号がそれぞれ出力される
ことを特徴とする電圧信号生成回路。
【請求項１３】
請求項３記載のシフトレジスタ回路に前記第１および第２電圧信号を供給する電圧信号生成回路であって、
前記シフトレジスタ回路の前記第１および第２電圧信号端子にそれぞれ接続される第１および第２の信号出力端子と、
前記第１および第２クロック信号がそれぞれ入力される第１および第２のクロック入力端子と、
一の主電極が自己の制御電極に接続され、他の主電極が前記第１信号出力端子に接続した第６トランジスタと、
前記第６トランジスタの制御電極と前記第１信号出力端子との間に接続した第７トランジスタと、
一の主電極が自己の制御電極に接続され、他の主電極が前記第２信号出力端子に接続した第８トランジスタと、
前記第８トランジスタの制御電極と前記第２信号出力端子との間に接続した第９トランジスタと、
前記第６乃至第９トランジスタの制御電極と前記第１および第２のクロック入力端子との間の接続関係を切り替え可能な切替回路とを備え、
前記切替回路が前記第６および第９トランジスタの制御電極を前記第２のクロック入力端子に、前記第７および第８トランジスタの制御電極を前記第１のクロック入力端子にそれぞれ接続させることで、前記第１の信号出力端子から前記第１電圧信号が、前記第２の信号出力端子から前記第２電圧信号がそれぞれ出力され、
前記切替回路が前記第６および第９トランジスタの制御電極を前記第１のクロック入力端子に、前記第７および第８トランジスタの制御電極を前記第２のクロック入力端子にそれぞれ接続させることで、前記第１の信号出力端子から前記第２電圧信号が、前記第２の信号出力端子から前記第１電圧信号がそれぞれ出力される
ことを特徴とする電圧信号生成回路。
【請求項１４】
請求項４記載のシフトレジスタ回路に前記第１および第２電圧信号を供給する電圧信号生成回路であって、
前記シフトレジスタ回路の前記第１および第２電圧信号端子にそれぞれ接続される第１および第２の信号出力端子と、
前記第１および第２クロック信号がそれぞれ入力される第１および第２のクロック入力端子と、
電圧レベルが変更可能な第１および第２の電源供給端子、並びに前記第２レベルに固定される第３の電源供給端子と、
前記第２のクロック入力端子に接続した制御電極を有し、前記第１の電源供給端子と前記第１信号出力端子との間に接続した第６トランジスタと、
前記第２のクロック入力端子に接続した制御電極を有し、前記第３の電源供給端子と前記第１信号出力端子との間に接続した第７トランジスタと、
前記第２のクロック入力端子に接続した制御電極を有し、前記第２の電源供給端子と前記第２信号出力端子との間に接続した第８トランジスタと、
前記第１のクロック入力端子に接続した制御電極を有し、前記第３の電源供給端子と前記第２信号出力端子との間に接続した第９トランジスタとを備え、
前記第１の電源供給端子が前記第１レベルに、前記第２の電源供給端子が前記第２レベルにそれぞれ設定されることで、前記第１の信号出力端子から前記第１電圧信号が、前記第２の信号出力端子から前記第２電圧信号がそれぞれ出力され、
前記第１の電源供給端子を前記第２レベルに、前記第２の電源供給端子を前記第１レベルにそれぞれ設定することで、前記第１の信号出力端子から前記第２電圧信号が、前記第２の信号出力端子から前記第１電圧信号がそれぞれ出力される
ことを特徴とする電圧信号生成回路。
【請求項１５】
請求項４記載のシフトレジスタ回路に前記第１および第２電圧信号を供給する電圧信号生成回路であって、
前記シフトレジスタ回路の前記第１および第２電圧信号端子にそれぞれ接続される第１および第２の信号出力端子と、
前記第１および第２クロック信号がそれぞれ入力される第１および第２のクロック入力端子と、
それぞれ前記第１および第２レベルに固定される第１および第２の電源供給端子と、
前記第２のクロック入力端子に接続した制御電極を有し、前記第１の電源供給端子と所定の第３ノードとの間に接続した第６トランジスタと、
前記第１のクロック入力端子に接続した制御電極を有し、前記第２の電源供給端子と前記第３ノードとの間に接続した第７トランジスタと、
前記第１および第２の信号出力端子のそれぞれを、前記第３ノードに接続させるか又は前記第２レベルに固定するかを切り替え可能な切替回路とを備え、
前記切替回路が前記第１の信号出力端子を前記第３ノードに接続させると共に前記第２の信号出力端子を前記第２レベルに固定することで、前記第１の信号出力端子から前記第１電圧信号が、前記第２の信号出力端子から前記第２電圧信号がそれぞれ出力され、
前記切替回路が前記第１の信号出力端子を前記第２レベルに固定すると共に前記第２の信号出力端子を前記第３ノードに接続させることで、前記第１の信号出力端子から前記第２電圧信号が、前記第２の信号出力端子から前記第１電圧信号がそれぞれ出力される
ことを特徴とする電圧信号生成回路。
【請求項１６】
請求項４記載のシフトレジスタ回路に前記第１および第２電圧信号を供給する電圧信号生成回路であって、
前記シフトレジスタ回路の前記第１および第２電圧信号端子にそれぞれ接続される第１および第２の信号出力端子と、
前記第１および第２クロック信号がそれぞれ入力される第１および第２のクロック入力端子と、
前記第２レベルに固定される電源供給端子と、
前記第２のクロック入力端子に接続した制御電極を有し、当該第２のクロック入力端子と所定の第３ノードとの間に接続した第６トランジスタと、
前記第１のクロック入力端子に接続した制御電極を有し、前記第２の電源供給端子と前記第３ノードとの間に接続した第７トランジスタと、
前記第１および第２の信号出力端子のそれぞれを、前記第３ノードに接続させるか又は前記第２レベルに固定するかを切り替え可能な切替回路とを備え、
前記切替回路が前記第１の信号出力端子を前記第３ノードに接続させると共に前記第２の信号出力端子を前記第２レベルに固定することで、前記第１の信号出力端子から前記第１電圧信号が、前記第２の信号出力端子から前記第２電圧信号がそれぞれ出力され、
前記切替回路が前記第１の信号出力端子を前記第２レベルに固定すると共に前記第２の信号出力端子を前記第３ノードに接続させることで、前記第１の信号出力端子から前記第２電圧信号が、前記第２の信号出力端子から前記第１電圧信号がそれぞれ出力される
ことを特徴とする電圧信号生成回路。
【請求項１７】
請求項４記載のシフトレジスタ回路に前記第１および第２電圧信号を供給する電圧信号生成回路であって、
前記シフトレジスタ回路の前記第１および第２電圧信号端子にそれぞれ接続される第１および第２の信号出力端子と、
前記第１および第２クロック信号がそれぞれ入力される第１および第２のクロック入力端子と、
前記第２のクロック入力端子に接続した制御電極を有し、当該第２のクロック入力端子と所定の第３ノードとの間に接続した第６トランジスタと、
前記第１のクロック入力端子に接続した制御電極を有し、前記第２の電源供給端子と前記第３ノードとの間に接続した第７トランジスタと、
前記第１および第２の信号出力端子のそれぞれを、前記第３ノードに接続させるか又は前記第２レベルに固定するかを切り替え可能な切替回路とを備え、
前記切替回路が前記第１の信号出力端子を前記第３ノードに接続させると共に前記第２の信号出力端子を前記第２レベルに固定することで、前記第１の信号出力端子から前記第１電圧信号が、前記第２の信号出力端子から前記第２電圧信号がそれぞれ出力され、
前記切替回路が前記第１の信号出力端子を前記第２レベルに固定すると共に前記第２の信号出力端子を前記第３ノードに接続させることで、前記第１の信号出力端子から前記第２電圧信号が、前記第２の信号出力端子から前記第１電圧信号がそれぞれ出力される
ことを特徴とする電圧信号生成回路。
【請求項１８】
請求項４記載のシフトレジスタ回路に前記第１および第２電圧信号を供給する電圧信号生成回路であって、
前記シフトレジスタ回路の前記第１および第２電圧信号端子にそれぞれ接続される第１および第２の信号出力端子と、
前記第１および第２クロック信号がそれぞれ入力される第１および第２のクロック入力端子と、
それぞれ前記第１および第２レベルに固定される第１および第２の電源供給端子と、
前記第１の電源供給端子と前記第１信号出力端子との間に接続した第６トランジスタと、
前記第１のクロック入力端子に接続した制御電極を有し、前記第２の電源供給端子と前記第１信号出力端子との間に接続した第７トランジスタと、
前記第１の電源供給端子と前記第２信号出力端子との間に接続した第８トランジスタと、
前記第１のクロック入力端子に接続した制御電極を有し、前記第２の電源供給端子と前記第２信号出力端子との間に接続した第９トランジスタと、
前記第６および８トランジスタの制御電極のそれぞれを、前記第１のクロック入力端子に接続させるか又は前記第２レベルに固定するかを切り替え可能な切替回路とを備え、
前記切替回路が前記第６トランジスタの制御電極を前記第２のクロック入力端子に接続させると共に前記第８トランジスタの制御電極を前記第２レベルに固定することで、前記第１の信号出力端子から前記第１電圧信号が、前記第２の信号出力端子から前記第２電圧信号がそれぞれ出力され、
前記切替回路が前記第６トランジスタの制御電極を前記第２レベルに固定すると共に前記第８トランジスタの制御電極を前記第１のクロック入力端子に接続させることで、前記第１の信号出力端子から前記第２電圧信号が、前記第２の信号出力端子から前記第１電圧信号がそれぞれ出力される
ことを特徴とする電圧信号生成回路。
【請求項１９】
請求項４記載のシフトレジスタ回路に前記第１および第２電圧信号を供給する電圧信号生成回路であって、
前記シフトレジスタ回路の前記第１および第２電圧信号端子にそれぞれ接続される第１および第２の信号出力端子と、
前記第１および第２クロック信号がそれぞれ入力される第１および第２のクロック入力端子と、
前記第２レベルに固定される電源供給端子と、
一の主電極が自己の制御電極に接続され、他の主電極が前記第１信号出力端子に接続した第６トランジスタと、
前記第１のクロック入力端子に接続した制御電極を有し、前記電源供給端子と前記第１信号出力端子との間に接続した第７トランジスタと、
一の主電極が自己の制御電極に接続され、他の主電極が前記第２信号出力端子に接続した第８トランジスタと、
前記第１のクロック入力端子に接続した制御電極を有し、前記電源供給端子と前記第２信号出力端子との間に接続した第９トランジスタと、
前記第６および８トランジスタの制御電極のそれぞれを、前記第１のクロック入力端子に接続させるか又は前記第２レベルに固定するかを切り替え可能な切替回路とを備え、
前記切替回路が前記第６トランジスタの制御電極を前記第２のクロック入力端子に接続させると共に前記第８トランジスタの制御電極を前記第２レベルに固定することで、前記第１の信号出力端子から前記第１電圧信号が、前記第２の信号出力端子から前記第２電圧信号がそれぞれ出力され、
前記切替回路が前記第６トランジスタの制御電極を前記第２レベルに固定すると共に前記第８トランジスタの制御電極を前記第１のクロック入力端子に接続させることで、前記第１の信号出力端子から前記第２電圧信号が、前記第２の信号出力端子から前記第１電圧信号がそれぞれ出力される
ことを特徴とする電圧信号生成回路。
【請求項２０】
請求項４記載のシフトレジスタ回路に前記第１および第２電圧信号を供給する電圧信号生成回路であって、
前記シフトレジスタ回路の前記第１および第２電圧信号端子にそれぞれ接続される第１および第２の信号出力端子と、
前記第１および第２クロック信号がそれぞれ入力される第１および第２のクロック入力端子と、
一の主電極が自己の制御電極に接続され、他の主電極が前記第１信号出力端子に接続した第６トランジスタと、
前記第１のクロック入力端子に接続した制御電極を有し、前記第６トランジスタの制御電極と前記第１信号出力端子との間に接続した第７トランジスタと、
一の主電極が自己の制御電極に接続され、他の主電極が前記第２信号出力端子に接続した第８トランジスタと、
前記第１のクロック入力端子に接続した制御電極を有し、前記第８トランジスタの制御電極と前記第２信号出力端子との間に接続した第９トランジスタと、
前記第６および８トランジスタの制御電極のそれぞれを、前記第１のクロック入力端子に接続させるか又は前記第２レベルに固定するかを切り替え可能な切替回路とを備え、
前記切替回路が前記第６トランジスタの制御電極を前記第２のクロック入力端子に接続させると共に前記第８トランジスタの制御電極を前記第２レベルに固定することで、前記第１の信号出力端子から前記第１電圧信号が、前記第２の信号出力端子から前記第２電圧信号がそれぞれ出力され、
前記切替回路が前記第６トランジスタの制御電極を前記第２レベルに固定すると共に前記第８トランジスタの制御電極を前記第１のクロック入力端子に接続させることで、前記第１の信号出力端子から前記第２電圧信号が、前記第２の信号出力端子から前記第１電圧信号がそれぞれ出力される
ことを特徴とする電圧信号生成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば画像表示装置の走査線駆動回路などに使用される同一導電型の電界効果トランジスタのみにより構成されるシフトレジスタ回路に関するものであり、特に、信号をシフトさせる向きを反転可能な双方向シフトレジスタに関するものである。
【背景技術】
【０００２】
液晶表示装置等の画像表示装置（以下「表示装置」）では、複数の画素が行列状に配列された表示パネルの画素行（画素ライン）ごとにゲート線（走査線）が設けられ、表示信号の１水平期間の周期でそのゲート線を順次選択して駆動することにより表示画像の更新が行われる。そのように画素ラインすなわちゲート線を順次選択して駆動するためのゲート線駆動回路（走査線駆動回路）としては、表示信号の１フレーム期間で一巡するシフト動作を行うシフトレジスタを用いることができる。
【０００３】
ゲート線駆動回路に使用されるシフトレジスタは、表示装置の製造プロセスにおける工程数を少なくするために、同一導電型の電界効果トランジスタのみで構成されることが望ましい。このため、Ｎ型またはＰ型の電界効果トランジスタのみで構成されたシフトレジスタおよびそれを搭載する表示装置が種々提案されている。電界効果トランジスタとしては、ＭＯＳ（Metal Oxide Semiconductor）トランジスタや薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）などが用いられる。
【０００４】
また、ゲート線駆動回路は複数段から成るシフトレジスタにより構成される。即ち、ゲート線駆動回路は、１つの画素ラインすなわち１つのゲート線ごとに設けられた複数のシフトレジスタ回路が縦続接続（カスケード接続）して構成される。本明細書では説明の便宜上、ゲート線駆動回路を構成する複数のシフトレジスタ回路の各々を「単位シフトレジスタ」と称する。
【０００５】
例えば液晶画素が行列状に配設されたマトリクス型の液晶表示装置において、その表示画像を上下および左右に反転させたり、表示の際の表示順序を変更する等の、表示パターン変更の要望はたびたび生じる。
【０００６】
例えば表示反転は、液晶表示装置をＯＨＰ（Overhead Projector）用の投影装置に適用し、透過式スクリーンを用いる場合に望まれる。透過式スクリーンを用いる場合には、視聴者から見てスクリーンの裏側から映像を投写するため、スクリーンの表側から投写する場合に対してスクリーン上の映像が反転するためである。また、表示順序の変更は、表示画像がその上から下へ徐々に現れるようにしたり、逆に下から上へ徐々に現れるようにするなどして、棒グラフやヒストグラム等の表示に演出的効果を得たい場合に望まれる。
【０００７】
このような表示装置の表示パターン変更を行う手法の一つとして、ゲート線駆動回路における信号のシフト方向を切り換えることが挙げられる。そのため、信号のシフト方向を切り替え可能なシフトレジスタ（以下「双方向シフトレジスタ」と称す）が提案されている。
【０００８】
例えば、下記の特許文献１の図１３に、双方向シフトレジスタに用いられる単位シフトレジスタ（以下、「双方向単位シフトレジスタ」と称することもある）であって、Ｎチャネル型の電界効果トランジスタのみにより構成されたものが開示されている（本明細書の図３にそれと同様の回路が示されており、以下の括弧内の参照符号は当該図３のものに対応している）。
【０００９】
当該単位シフトレジスタの出力段は、クロック端子（ＣＫ）に入力されるクロック信号（ＣＬＫ）を出力端子（ＯＵＴ）に供給する第１トランジスタ（Ｑ１）および、当該出力端子を放電して基準電圧（ＶＳＳ）する第２トランジスタ（Ｑ２）により構成されている。ここで、第１トランジスタのゲートノード（Ｎ１）を第１ノード、第２トランジスタのゲートノード（Ｎ２）を第２ノードと定義する。
【００１０】
当該単位シフトレジスタは、第１ノードに第１電圧信号（Ｖｎ）を供給する第３トランジスタ（Ｑ３）および、第１ノードに第２電圧信号（Ｖｒ）を供給する第４トランジスタ（Ｑ４）を有している。この第１，第２電圧信号は、その一方の電圧レベル（以下、単に「レベル」）がＨ（High）レベルのとき、他方がＬ（Low）レベルになる互いに相補な信号である。また当該単位シフトレジスタは、第１ノードを入力端とし第２ノードを出力端とするインバータ（Ｑ６，Ｑ７）を有している。
【００１１】
この単位シフトレジスタが出力信号（Ｇk）を出力する際には、第２，第３トランジスタの動作により第１ノードがＨレベルにされ、第１トランジスタをオンにする。このときインバータの働きにより第２ノードはＬレベルになり、第２トランジスタはオフにされる。この状態でクロック信号が入力されると、当該クロック信号は第１トランジスタを通して出力端子に伝達され、それによって出力信号が出力される。一方、出力信号を出力しない期間は、第２，第３トランジスタの動作により第１ノードはＬレベルにされ、応じてインバータが第２ノードをＨレベルにする。それにより第１トランジスタがオフ、第２トランジスタがオンになり、出力端子はＬレベルに保持される。
【００１２】
例えば第１電圧信号（Ｖｎ）がＨレベル、第２電圧信号（Ｖｒ）がＬレベルである場合、第１入力端子に信号が入力されると第１ノードがＨレベル、第２ノードがＬレベルになり、第１トランジスタがオン、第２トランジスタがオフの状態になる。そしてその次にクロック信号が入力されるタイミングで当該単位シフトレジスタから出力信号が出力される。つまり、第１電圧信号がＨレベル、第２電圧信号がＬレベルである場合には、当該単位シフトレジスタは、第１入力信号に入力された信号を時間的にシフトして出力するよう動作する。
【００１３】
逆に、第１電圧信号がＬレベル、第２電圧信号がＨレベルの場合には、第２入力端子に信号が入力されたときに、第１ノードがＨレベル、第２ノードがＬレベルになり、第１トランジスタがオン、第２トランジスタがオフの状態になる。その後にクロック信号が入力されるタイミングで当該単位シフトレジスタから出力信号が出力される。つまり第１電圧信号がＬレベル、第２電圧信号がＨレベルの場合には、当該単位シフトレジスタは、第２入力信号に入力された信号を時間的にシフトして出力するよう動作する。
【００１４】
このように特許文献１の図１３の双方向単位シフトレジスタ（本明細書の図３）は、第１トランジスタを駆動するための第１電圧信号および第２電圧信号のレベルを切り替えることによって、信号のシフト方向を切り替わるようになっている。
【００１５】
【特許文献１】特開２００１−３５０４３８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上述した双方向単位シフトレジスタにおいて、そのシフト方向を制御する２つの電圧信号（Ｖｎ，Ｖｒ）は、信号のシフト方向によりＨレベル、Ｌレベルが切り替わるものの、シフトレジスタの動作中には一定の電圧に保持される。そのため動作中の第３、第４トランジスタにかかる電圧ストレスは大きい。その電圧ストレスを小さくできる方法として、クロック信号と同じ周期でレベルが繰り返し変化する電圧信号を用い、その電圧信号とクロック信号との位相関係（Ｈレベルになるタイミングの関係）を変化させることで信号のシフト方向を制御する技術が提案されている（例えば、特許文献１の図２０〜図２５、および本明細書の図７〜図１０参照）。この技術についての詳細は後に説明することとし、ここではその技術が有する課題を簡単に説明する。
【００１７】
まずシフト方向を制御する電圧信号（本明細書図７〜図１０のＶｎ１，Ｖｒ１）としてクロック信号のような繰り返し波形の信号を得るためには、シフトレジスタの外部に、信号生成回路および所定の出力レベルを得るためのレベルシフタ等が必要となり、一定レベルの電圧信号を生成する場合に比較してコストの上昇を招くことになる。
【００１８】
その対策としては、シフトレジスタの駆動に用いられているクロック信号を、シフト方向を制御する電圧信号としても使用することが考えられる。そうすることにより、回路規模の増大が抑えられ、コストの上昇が抑制されるが、以下のような問題が生じる。
【００１９】
シフト方向を制御する電圧信号としても使用する場合、電圧信号とクロック信号が同じ信号であるので、当然のことながら電圧信号とクロック信号のパルス幅（Ｈレベルになる期間の長さ）は同じになる。例えば双方向シフトレジスタ（ＳＲk）が順方向シフトを行う場合、その第３トランジスタ（Ｑ３）は、前段の出力信号（Ｇk-1）がＨレベルになる間、Ｈレベルになっている電圧信号（Ｖｎ１）を第１ノード（Ｎ１）に供給することで当該第１ノードを充電し、それによって第１トランジスタ（Ｑ１）をオンさせる。上述のように各単位シフトレジスタの出力信号は、第１トランジスタを通して出力端子に供給されたクロック信号であるので、理論的に出力信号のパルス幅もクロック信号と同等である。
【００２０】
しかしゲート線駆動回路に用いられる単位シフトレジスタの出力信号は、容量負荷の大きい表示パネルのゲート線にも入力されるので、その立ち下がりの遅れが生じやすい。また第１ノードの充電した後に、そのレベルがリーク電流等によって低下すると、第１トランジスタのオン抵抗が大きくなるので、その遅れはより大きくなる。
【００２１】
そのようにして前段の出力信号（Ｇk-1）の立ち下がりが遅れると、第３トランジスタ（Ｑ３）がＨレベルになっている電圧信号（Ｖｎ１）を用いて第１ノード（Ｎ１）を充電した後、当該第３トランジスタのゲート電位（前段の出力信号）が立ち下がるのよりも先に、電圧信号がＬレベルになる。電位関係からその状態では第１ノードが第３トランジスタのドレインとなって、ソース・ゲート間に電位差が生じる。
【００２２】
この電位差が、第３トランジスタのしきい値電圧を超えると当該第３トランジスタがオンし、当該第３トランジスタを充電時とは逆方向に流れ、充電後の第１ノードのレベルが低下する。そうなるとトランジスタＱ１の駆動能力が低下して出力信号（Ｇk）の立ち下がりの遅れがさらに大きくなり、その次段（ＳＲk+1）の第１ノード（Ｎ１）のレベル低下を大きくする、という悪循環になる。このようにゲート線駆動回路の出力信号の立ち下がりの遅延化が進むと、隣接する複数のゲート線が同時に活性化されるなどし、表示装置の表示不具合が生じる。
【００２３】
本発明は以上の問題を解決するためになされたものであり、双方向シフトレジスタにおいて、駆動に必要な信号の数の増加を抑えつつトランジスタの電圧ストレスを軽減し、また出力信号の立ち下がりの遅れを抑制して誤動作を防止することを目的とする。
【課題を解決するための手段】
【００２４】
本発明に係るシフトレジスタ回路は、第１および第２入力端子、出力端子、クロック端子、並びに第１および第２電圧信号端子と、前記クロック端子に入力される第１クロック信号を前記出力端子に供給する第１トランジスタと、前記出力端子を放電する第２トランジスタと、前記第１入力端子に接続した制御電極を有し、前記第１電圧信号端子に入力される電圧信号を前記第１トランジスタの制御電極が接続する第１ノードに供給する第３トランジスタと、前記第２入力端子に接続した制御電極を有し、前記第２電圧信号端子に入力されるの電圧信号を前記第１ノードに供給する第４トランジスタとを備え、前記第１および第２電圧信号端子の一方には、前記第１クロック信号に相補な第２クロック信号が活性化するタイミングで、前記第１トランジスタをオンにする第１レベルになり、前記第１クロック信号に活性化するタイミングで、前記第１トランジスタをオフにする第２レベルになる第１電圧信号が入力されるものである。
【発明の効果】
【００２５】
本発明によれば、シフトレジスタ回路の出力信号は第１クロック信号と同様の波形となるが、第１電圧信号は、第１クロック信号の活性化と共に第１レベルになり、その第１クロック信号の非活性化のに遅れて第２レベルになる。よって、シフトレジスタ回路を複数個従属接続させて動作させる場合、第３または第４トランジスタを介して第１レベルの第１電圧信号が第１ノードに供給されることによって第１ノードが充電された後、第１電圧信号が第２レベルになるのよりも先にそのトランジスタがオフになる。従って、そのとき第３または第４トランジスタを介して第１ノードの電荷が流出することが防止され、当該第１ノードのレベル低下が抑制される。その結果、シフトレジスタ回路の駆動能力の低下が抑制され、誤動作の発生が抑えられる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態を図面を参照しながら説明する。なお、説明が重複して冗長になるのを避けるため、各図において同一または相当する機能を有する要素には同一符号を付してある。
【００２７】
＜実施の形態１＞
図１は、本発明の実施の形態１に係る表示装置の構成を示す概略ブロック図であり、表示装置の代表例として液晶表示装置１０の全体構成を示している。
【００２８】
液晶表示装置１０は、液晶アレイ部２０と、ゲート線駆動回路（走査線駆動回路）３０と、ソースドライバ４０とを備える。後の説明により明らかになるが、本発明の実施の形態に係る双方向シフトレジスタはゲート線駆動回路３０に搭載され、液晶アレイ部２０と一体的に形成される。
【００２９】
液晶アレイ部２０は、行列状に配設された複数の画素２５を含む。画素の行（以下「画素ライン」とも称する）の各々にはそれぞれゲート線ＧＬ1，ＧＬ2・・・（総称「ゲート線ＧＬ」）が配設され、また、画素の列（以下「画素列」とも称する）の各々にはそれぞれデータ線ＤＬ1，ＤＬ2・・・（総称「データ線ＤＬ」）がそれぞれ設けられる。図１には、第１行の第１列および第２列の画素２５、並びにこれに対応するゲート線ＧＬ1およびデータ線ＤＬ1，ＤＬ2が代表的に示されている。
【００３０】
各画素２５は、対応するデータ線ＤＬと画素ノードＮｐとの間に設けられる画素スィッチ素子２６と、画素ノードＮｐおよび共通電極ノードＮＣの間に並列に接続されるキャパシタ２７および液晶表示素子２８とを有している。画素ノードＮｐと共通電極ノードＮＣとの間の電圧差に応じて、液晶表示素子２８中の液晶の配向性が変化し、これに応答して液晶表示素子２８の表示輝度が変化する。これにより、データ線ＤＬおよび画素スイッチ素子２６を介して画素ノードＮｐへ伝達される表示電圧によって、各画素の輝度をコントロールすることが可能となる。即ち、最大輝度に対応する電圧差と最小輝度に対応する電圧差との間の中間的な電圧差を、画素ノードＮｐと共通電極ノードＮＣとの間に印加することによって、中間的な輝度を得ることができる。従って、上記表示電圧を段階的に設定することにより、階調的な輝度を得ることが可能となる。
【００３１】
ゲート線駆動回路３０は、所定の走査周期に基づき、ゲート線ＧＬを順に選択して駆動する。本実施の形態では、ゲート線駆動回路３０は双方向シフトレジスタにより構成されており、ゲート線ＧＬを活性化させる順番の向きを切り替えることができる。画素スイッチ素子２６のゲート電極は、それぞれ対応するゲート線ＧＬと接続される。特定のゲート線ＧＬが選択されている間は、それに接続する各画素において、画素スイッチ素子２６が導通状態になり画素ノードＮｐが対応するデータ線ＤＬと接続される。そして、画素ノードＮｐへ伝達された表示電圧がキャパシタ２７によって保持される。一般的に、画素スイッチ素子２６は、液晶表示素子２８と同一の絶縁体基板（ガラス基板、樹脂基板等）上に形成されるＴＦＴで構成される。
【００３２】
ソースドライバ４０は、Ｎビットのデジタル信号である表示信号ＳＩＧによって段階的に設定される表示電圧を、データ線ＤＬへ出力するためのものである。ここでは一例として、表示信号ＳＩＧは６ビットの信号であり、表示信号ビットＤＢ０〜ＤＢ５から構成されるものとする。６ビットの表示信号ＳＩＧに基づくと、各画素において、２6＝６４段階の階調表示が可能となる。さらに、Ｒ（Red）、Ｇ（Green）およびＢ（Blue）の３つの画素により１つのカラー表示単位を形成すれば、約２６万色のカラー表示が可能となる。
【００３３】
また、図１に示すように、ソースドライバ４０は、シフトレジスタ５０と、データラッチ回路５２，５４と、階調電圧生成回路６０と、デコード回路７０と、アナログアンプ８０とから構成されている。
【００３４】
表示信号ＳＩＧにおいては、各々の画素２５の表示輝度に対応する表示信号ビットＤＢ０〜ＤＢ５がシリアルに生成される。すなわち、各タイミングにおける表示信号ビットＤＢ０〜ＤＢ５は、液晶アレイ部２０中のいずれか１つの画素２５における表示輝度を示している。
【００３５】
シフトレジスタ５０は、表示信号ＳＩＧの設定が切り換わる周期に同期したタイミングで、データラッチ回路５２に対して、表示信号ビットＤＢ０〜ＤＢ５の取り込みを指示する。データラッチ回路５２は、シリアルに生成される表示信号ＳＩＧを順に取り込み、１つの画素ライン分の表示信号ＳＩＧを保持する。
【００３６】
データラッチ回路５４に入力されるラッチ信号ＬＴは、データラッチ回路５２に１つの画素ライン分の表示信号ＳＩＧが取り込まれるタイミングで活性化する。データラッチ回路５４はそれに応答して、そのときデータラッチ回路５２に保持されている１つの画素ライン分の表示信号ＳＩＧを取り込む。
【００３７】
階調電圧生成回路６０は、高電圧ＶＤＨおよび低電圧ＶＤＬの間に直列に接続された６３個の分圧抵抗で構成され、６４段階の階調電圧Ｖ１〜Ｖ６４をそれぞれ生成する。
【００３８】
デコード回路７０は、データラッチ回路５４に保持されている表示信号ＳＩＧをデコードし、当該デコード結果に基づいて各デコード出力ノードＮｄ1，Ｎｄ2・・・（総称「デコード出力ノードＮｄ」）に出力する電圧を、階調電圧Ｖ１〜Ｖ６４のうちから選択して出力する。
【００３９】
その結果、デコード出力ノードＮｄには、データラッチ回路５４に保持された１つの画素ライン分の表示信号ＳＩＧに対応した表示電圧（階調電圧Ｖ１〜Ｖ６４のうちの１つ）が同時に（パラレルに）出力される。なお、図１においては、第１列目および第２列目のデータ線ＤＬ1，ＤＬ2に対応するデコード出力ノードＮｄ1，Ｎｄ2が代表的に示されている。
【００４０】
アナログアンプ８０は、デコード回路７０からデコード出力ノードＮｄ1，Ｎｄ2・・・に出力された各表示電圧に対応したアナログ電圧を、それぞれデータ線ＤＬ1，ＤＬ2・・・に出力する。
【００４１】
ソースドライバ４０が、所定の走査周期に基づいて、一連の表示信号ＳＩＧに対応する表示電圧を１画素ライン分ずつデータ線ＤＬへ繰り返し出力し、ゲート線駆動回路３０がその走査周期に同期してゲート線ＧＬ1，ＧＬ2・・・をこの順あるいはその逆順に駆動することにより、液晶アレイ部２０に表示信号ＳＩＧに基づいた画像あるいはその反転画像の表示が成される。
【００４２】
ここで、本発明の説明を容易にするために、双方向単位シフトレジスタを用いた従来のゲート線駆動回路３０について説明する。図２は、従来のゲート線駆動回路３０の構成を示す図である。このゲート線駆動回路３０は複数段から成る双方向シフトレジスタにより構成されている。即ち、当該ゲート線駆動回路３０は、縦続接続（カスケード接続）したｎ個の双方向単位シフトレジスタＳＲ1，ＳＲ2，ＳＲ3，・・・ＳＲnから成っている（以下、単位シフトレジスタＳＲ1，ＳＲ2，・・・，ＳＲnを「単位シフトレジスタＳＲ」と総称する）。単位シフトレジスタＳＲは、１つの画素ラインすなわち１つのゲート線ＧＬごとに１つずつ設けられる。通常は表示パネルのゲート線ＧＬの数は偶数であるので、ｎは偶数とする。
【００４３】
図２に示すクロック発生器３１は、互いに位相が異なる２相のクロック信号ＣＬＫ，／ＣＬＫをゲート線駆動回路３０の単位シフトレジスタＳＲに入力するものである。クロック信号ＣＬＫ，／ＣＬＫは、互いにＨレベルになる（活性化する）期間（活性期間）が重複しない相補な関係にあり、表示装置の走査周期に同期したタイミングで交互に活性化するよう制御されている。
【００４４】
また図２に示す電圧信号発生器１３２は、当該双方向シフトレジスタにおける信号のシフト方向を決定する２つの電圧信号Ｖｎ，Ｖｒを生成するものである。電圧信号発生器１３２は、前段から後段への向き（単位シフトレジスタＳＲ1，ＳＲ2，ＳＲ3，・・・の順）に信号をシフトさせる場合（この向きを「順方向」と定義する）には、電圧信号ＶｎをＨレベルにし、電圧信号ＶｒをＬレベルにする。逆に、後段から前段への向き（単位シフトレジスタＳＲn，ＳＲn-1，ＳＲn-2，・・・の順）に信号をシフトさせる場合（この向きを「逆方向」と定義する）には、電圧信号ＶｒをＨレベルにし、電圧信号ＶｎをＬレベルにする。
【００４５】
それぞれの単位シフトレジスタＳＲは、第１入力端子ＩＮ１、第２入力端子ＩＮ２、出力端子ＯＵＴ、クロック端子ＣＫ、第１電圧信号端子Ｔ１および第２電圧信号端子Ｔ２を有している。図２のように、各単位シフトレジスタＳＲのクロック端子ＣＫには、その前後に隣接する単位シフトレジスタＳＲと異なるクロック信号が入力されるよう、クロック信号ＣＬＫ，／ＣＬＫの片方が入力される。
【００４６】
クロック発生器３１が生成するクロック信号ＣＬＫ、／ＣＬＫはプログラムあるいは配線の接続変更により、信号のシフト方向に応じて位相を互いに交換することができるようになっている。配線の接続変更による交換は、表示装置の製造前にシフトの方向を一方向に固定するような場合に有効である。またプログラムによる交換は、表示装置の製造後にシフト方向を一方向に固定する、あるいは表示装置の使用中にシフト方向を変更できるようにするような場合に有効である。
【００４７】
単位シフトレジスタＳＲの出力端子ＯＵＴにはそれぞれゲート線ＧＬが接続する。つまり、出力端子ＯＵＴに出力される信号（出力信号Ｇ）は、ゲート線ＧＬを活性化するための水平（又は垂直）走査パルスとなる。
【００４８】
最前段である第１段目（第１ステージ）の単位シフトレジスタＳＲ1の第１入力端子ＩＮ１には、制御パルスＳＴｎが入力される。この制御パルスＳＴｎは、順方向シフトの場合には画像信号の各フレーム期間の先頭に対応するスタートパルスとなり、逆方向シフトの場合には画像信号の各フレーム期間の末尾に対応するエンドパルスとなる。第２段目以降の単位シフトレジスタＳＲの第１入力端子ＩＮ１は、自身の前段の単位シフトレジスタＳＲの出力端子ＯＵＴに接続されている。即ち、第２段目以降の単位シフトレジスタＳＲの第１入力端子ＩＮ１にはその前段の出力信号Ｇが入力される。
【００４９】
また、最後段である第ｎ段目（第ｎステージ）の単位シフトレジスタＳＲnの第２入力端子ＩＮ２には、制御パルスＳＴｒが入力される。この制御パルスＳＴｒは、逆方向の場合にはスタートパルスとなり、順方向シフトの場合にはエンドパルスとなる。第ｎ−１段目以前の第２入力端子ＩＮ２は、自身の後段の出力端子ＯＵＴに接続されている。即ち、第ｎ−１段目以前の第２入力端子ＩＮ２にはその後段の出力信号Ｇが入力される。
【００５０】
各単位シフトレジスタＳＲはクロック信号ＣＬＫ，／ＣＬＫに同期して、順方向シフトの場合には、前段から入力される入力信号（前段の出力信号Ｇ）を時間的にシフトさせながら、対応するゲート線ＧＬ並びに自身の次段の単位シフトレジスタＳＲへと伝達する。また逆方向シフトの場合には、後段から入力される入力信号（後段の出力信号Ｇ）を時間的にシフトさせながら、対応するゲート線ＧＬ並びに自身の前段の単位シフトレジスタＳＲへと伝達する（単位シフトレジスタＳＲの動作の詳細は後述する）。その結果、一連の単位シフトレジスタＳＲは、所定の走査周期に基づいたタイミングでゲート線ＧＬを順に活性化させる、いわゆるゲート線駆動ユニットとして機能する。
【００５１】
図３は、双方向単位シフトレジスタの一例であり、上記した特許文献１に開示されたものと同様の双方向単位シフトレジスタＳＲの回路図である。なおゲート線駆動回路３０においては、縦続接続された各単位シフトレジスタＳＲの構成は実質的にどれも同じであるので、以下では１つの単位シフトレジスタＳＲの構成についてのみ代表的に説明する。また、この単位シフトレジスタＳＲを構成するトランジスタは、全て同一導電型の電界効果トランジスタであり、ここでは全てＮ型ＴＦＴであるものとする。Ｎ型ＴＦＴは、ゲートがＨレベルになると活性（オン）状態となり、Ｌレベルで非活性（オフ）状態となる。但し、単位シフトレジスタＳＲはＰ型トランジスタで構成することも可能であり、そのＰ型トランジスタの場合は、ゲートがＬレベルになると活性（オン）状態となり、Ｈレベルで非活性（オフ）状態となる。
【００５２】
図３の如く、従来の双方向単位シフトレジスタＳＲは、既に図２で示した第１，第２入力端子ＩＮ１，ＩＮ２、出力端子ＯＵＴ、クロック端子ＣＫおよび第１，第２電圧信号端子Ｔ１，Ｔ２の他に、低電位側電源電位ＶＳＳが供給される第１電源端子Ｓ１および、高電位側電源電位ＶＤＤが供給される第２電源端子Ｓ２を有している。以下の説明では、低電位側電源電位ＶＳＳが回路の基準電位（＝０Ｖ）とするが、実使用では画素に書き込まれるデータの電圧を基準にして基準電位が設定され、例えば高電位側電源電位ＶＤＤは１７Ｖ、低電位側電源電位ＶＳＳは−１２Ｖなどと設定される。
【００５３】
単位シフトレジスタＳＲの出力段は、出力端子ＯＵＴとクロック端子ＣＫとの間に接続するトランジスタＱ１と、出力端子ＯＵＴと第１電源端子Ｓ１との間に接続するトランジスタＱ２とにより構成されている。即ち、トランジスタＱ１は、クロック端子ＣＫに入力されるクロック信号を出力端子ＯＵＴに供給する出力プルアップトランジスタであり、トランジスタＱ２は、第１電源端子Ｓ１の電位を出力端子ＯＵＴに供給する出力プルダウントランジスタである。以下、単位シフトレジスタＳＲの出力段を構成するトランジスタＱ１のゲート（制御電極）が接続するノードを「ノードＮ１」、トランジスタＱ２のゲートノードを「ノードＮ２」と定義する。
【００５４】
ノードＮ１と第１電圧信号端子Ｔ１との間にはトランジスタＱ３が接続しており、そのゲートは第１入力端子ＩＮ１に接続している。ノードＮ１と第２電圧信号端子Ｔ２との間には、トランジスタＱ４が接続し、そのゲートは第２入力端子ＩＮ２に接続している。
【００５５】
ノードＮ２と第２電源端子Ｓ２との間にはトランジスタＱ６が接続し、ノードＮ２と第１電源端子Ｓ１との間にはトランジスタＱ７が接続する。トランジスタＱ６は、ゲートがドレインと同じく第２電源端子Ｓ２に接続しており、いわゆるダイオード接続されている。トランジスタＱ７のゲートはノードＮ１に接続する。トランジスタＱ７は、トランジスタＱ６よりも駆動能力（電流を流す能力）が十分大きく設定されている。即ち、トランジスタＱ７のオン抵抗はトランジスタＱ６のオン抵抗よりも小さい。よってトランジスタＱ７のゲート電位が上昇するとノードＮ２の電位は下降し、反対にトランジスタＱ７のゲート電位が下降するとノードＮ２の電位は上昇する。即ちトランジスタＱ６およびトランジスタＱ７は、ノードＮ１を入力端としノードＮ２を出力端とするインバータを構成している。当該インバータは、トランジスタＱ６およびトランジスタＱ７のオン抵抗値の比によってその動作が規定される、いわゆる「レシオ型インバータ」である。また当該インバータは、出力端子ＯＵＴをプルダウンさせるためにトランジスタＱ２を駆動する「プルダウン駆動回路」として機能している。
【００５６】
図３の単位シフトレジスタＳＲの動作を説明する。ゲート線駆動回路３０を構成する各単位シフトレジスタＳＲの動作は実質的にどれも同じであるので、ここでは第ｋ段目の単位シフトレジスタＳＲkの動作を代表的に説明する。
【００５７】
簡単のため、当該単位シフトレジスタＳＲkのクロック端子ＣＫにはクロック信号ＣＬＫが入力されるものとして説明を行う（例えば図２における、単位シフトレジスタＳＲ1，ＳＲ3などがこれに該当する）。また、第ｉ段目の単位シフトレジスタＳＲiの出力信号Ｇを符号Ｇiを用いて表す。またクロック信号ＣＬＫ，／ＣＬＫ、電圧信号Ｖｎ、電圧信号ＶｒのＨレベルの電位は高電位側電源電位ＶＤＤと等しいものとする。さらに、単位シフトレジスタＳＲを構成する各トランジスタのしきい値電圧は全て等しいものと仮定し、その値をＶｔｈとする。
【００５８】
まずゲート線駆動回路３０が順方向シフトの動作を行う場合を説明する。このとき電圧信号発生器１３２は、電圧信号ＶｎをＨレベル（ＶＤＤ）にし、電圧信号ＶｒをＬレベル（ＶＳＳ）にする。つまり順方向シフトの場合には、トランジスタＱ３はノードＮ１を充電（プルアップ）するトランジスタとして機能し、トランジスタＱ４はノードＮ１を放電（プルダウン）するトランジスタとして機能する。
【００５９】
まず初期状態として、ノードＮ１がＬレベル（ＶＳＳ）であるとする（以下、この状態を「リセット状態」と称す）。このときトランジスタＱ６，Ｑ７から成るインバータにより、ノードＮ２がＨレベル（ＶＤＤ−Ｖｔｈ）になる。また、クロック端子ＣＫ（クロック信号ＣＬＫ）、第１入力端子ＩＮ１（前段の出力信号Ｇk-1）および第２入力端子ＩＮ２（次段の出力信号Ｇk+1）は何れもＬレベルであるとする。このリセット状態では、トランジスタＱ１がオフ（非活性状態）、トランジスタＱ２がオン（活性状態）であるので、出力端子ＯＵＴ（出力信号Ｇk）は、クロック端子ＣＫ（クロック信号ＣＬＫ）のレベルに関係なくＬレベルに保たれる。即ち、この単位シフトレジスタＳＲkが接続するゲート線ＧＬkは非選択状態にある。
【００６０】
その状態から、前段の単位シフトレジスタＳＲk-1の出力信号Ｇk-1（第１段目の場合はスタートパルスとしての制御パルスＳＴｎ）がＨレベルになると、それが当該単位シフトレジスタＳＲkの第１入力端子ＩＮ１に入力されトランジスタＱ３がオンになる。するとノードＮ１に電圧信号Ｖｎ（ＶＤＤ）が供給され、当該ノードＮ１は充電されてＨレベル（ＶＤＤ−Ｖｔｈ）になる。応じてトランジスタＱ７がオンになるので、ノードＮ２はＬレベル（ＶＳＳ）になる。このようにノードＮ１がＨレベル、ノードＮ２がＬレベルの状態（以下、この状態を「セット状態」称す）では、トランジスタＱ１がオン、トランジスタＱ２がオフになる。その後、前段の出力信号Ｇk-1がＬレベルに戻るとトランジスタＱ３はオフするが、ノードＮ１はフローティング状態のＨレベルになるので、このセット状態は維持される。
【００６１】
続いて、クロック端子ＣＫに入力されるクロック信号ＣＬＫがＨレベルになるが、このときトランジスタＱ１がオン、トランジスタＱ２がオフであるため、それに伴い出力端子ＯＵＴのレベルが上昇する。また、トランジスタＱ１のゲート・チャネル間容量を介した結合により、フローティング状態のノードＮ１のレベルは特定の電圧だけ昇圧される。それにより、出力端子ＯＵＴのレベルが上昇した間もトランジスタＱ１のゲート・ソース間電圧は大きく維持され、駆動能力は大きく保たれるので、出力信号Ｇkのレベルはクロック端子ＣＫのレベルに追随して変化する。特に、トランジスタＱ１のゲート・ソース間電圧が充分大きい場合にはトランジスタＱ１は非飽和領域での動作（非飽和動作）を行うので、しきい値電圧分の損失はなく出力端子ＯＵＴはクロック信号ＣＬＫと同レベルにまで上昇する。よって、クロック信号ＣＬＫがＨレベルの期間は、出力信号ＧkがＨレベルになり、ゲート線ＧＬkを活性化して選択状態にする。
【００６２】
その後、クロック信号ＣＬＫがＬレベルに戻ると、それに追随して出力信号ＧkもＬレベルになり、ゲート線ＧＬkはトランジスタＱ１を通して放電され非選択状態に戻る。
【００６３】
出力信号Ｇkは次段の第１入力端子ＩＮ１に入力されるため、次にクロック信号／ＣＬＫがＨレベルになるタイミングで、次段の出力信号Ｇk+1がＨレベルになる。そうなると、単位シフトレジスタＳＲkのトランジスタＱ４がオンになり、ノードＮ１に電圧信号Ｖｒ（ＶＳＳ）が供給され、当該ノードＮ１は放電されてＬレベルになる。応じてトランジスタＱ７がオフになってノードＮ２はＨレベルになる。即ち、単位シフトレジスタＳＲkは、トランジスタＱ１がオフ、トランジスタＱ２がオンのリセット状態に戻る。
【００６４】
その後、次段の出力信号Ｇk+1がＬレベルに戻るとトランジスタＱ４はオフになるが、このときトランジスタＱ３もオフであるのでノードＮ１はフローティング状態になり、そのＬレベルは維持される。その状態は次フレームで再び第１入力端子ＩＮ１に信号が入力されるまで続き、その間は当該単位シフトレジスタＳＲkはリセット状態に維持される。
【００６５】
以上の順方向シフトの動作をまとめると、単位シフトレジスタＳＲは、第１入力端子ＩＮ１に信号（スタートパルスとしての制御パルスＳＴｎまたは前段の出力信号Ｇk-1）が入力されない間はリセット状態を維持する。リセット状態ではトランジスタＱ１がオフ、トランジスタＱ２がオンであるので、出力端子ＯＵＴ（ゲート線ＧＬk）は低インピーダンスのＬレベル（ＶＳＳ）に維持される。そして、第１入力端子ＩＮ１に信号が入力されると、単位シフトレジスタＳＲはセット状態に切り替わる。セット状態ではトランジスタＱ１がオン、トランジスタＱ２がオフであるので、クロック端子ＣＫの信号（クロック信号ＣＬＫ）がＨレベルになる期間、出力端子ＯＵＴがＨレベルになって出力信号Ｇkが出力される。そしてその後、第２入力端子ＩＮ２に信号（次段の出力信号Ｇk+1あるいはエンドパルスとしての制御パルスＳＴｒ）が入力されると、元のリセット状態に戻る。
【００６６】
このように順方向シフトを行う複数の単位シフトレジスタＳＲが図２のように縦続接続して成るゲート線駆動回路３０を構成によれば、第１段目の単位シフトレジスタＳＲ1にスタートパルスとしての制御パルスＳＴｎが入力されると、それを切っ掛けにして、出力信号Ｇが、クロック信号ＣＬＫ，／ＣＬＫに同期してシフトされながら、単位シフトレジスタＳＲ2，ＳＲ3・・・と順番に伝達される（図４のタイミング図参照）。それによって、ゲート線駆動回路３０は、所定の走査周期でゲート線ＧＬ1，ＧＬ2，ＧＬ3・・・を順に駆動することができる。
【００６７】
また順方向シフトの場合には、図４の如く最後段の単位シフトレジスタＳＲnが出力信号Ｇnを出力した直後に、エンドパルスとしての制御パルスＳＴｒが、当該最後段の単位シフトレジスタＳＲnの第２入力端子ＩＮ２に入力される。それによって、最後段の単位シフトレジスタＳＲnがセット状態に戻され、次にクロック信号／ＣＬＫがＨレベルになったときに誤信号としての出力信号Ｇnが出力されることが防止される。
【００６８】
一方、ゲート線駆動回路３０が逆方向シフトの動作を行う場合には、電圧信号発生器１３２は、電圧信号ＶｎをＬレベル（ＶＳＳ）にし、電圧信号ＶｒをＨレベル（ＶＤＤ）にする。つまり逆方向シフトの場合には、順方向シフトのときとは反対に、トランジスタＱ３がノードＮ１を放電（プルダウン）するトランジスタとして機能し、トランジスタＱ４がノードＮ１を充電（プルアップ）するトランジスタとして機能する。また、制御パルスＳＴｒはスタートパルスとして最後段の単位シフトレジスタＳＲnの第２入力端子ＩＮ２に入力され、制御パルスＳＴｎはエンドパルスとして第１段目の単位シフトレジスタＳＲ1の第１入力端子ＩＮ１に入力される。以上により、各段の単位シフトレジスタＳＲにおいて、トランジスタＱ３およびトランジスタＱ４の動作が、順方向シフトの場合と互いに入れ替わることになる。
【００６９】
従って逆方向シフトの場合には、単位シフトレジスタＳＲは、第２入力端子ＩＮ２に信号（スタートパルスとしての制御パルスＳＴｒあるいは次段の出力信号Ｇk+1）が入力されない間はリセット状態を維持する。リセット状態ではトランジスタＱ１がオフ、トランジスタＱ２であるため、出力端子ＯＵＴ（ゲート線ＧＬk）は低インピーダンスのＬレベル（ＶＳＳ）に維持される。そして第２入力端子ＩＮ２に信号が入力されると、単位シフトレジスタＳＲはセット状態に切り替わる。セット状態ではトランジスタＱ１がオン、トランジスタＱ２がオフであるため、クロック端子ＣＫの信号（クロック信号ＣＬＫ）がＨレベルになる期間、出力端子ＯＵＴがＨレベルになって出力信号Ｇkが出力される。そしてその後、第１入力端子ＩＮ１に信号（前段の出力信号Ｇk-1あるいはエンドパルスとしての制御パルスＳＴｎ）が入力されると、元のリセット状態に戻る。
【００７０】
このように逆方向シフトを行う複数の単位シフトレジスタＳＲを図２のように縦続接続し、ゲート線駆動回路３０を構成すると、最後段（第ｎ段目）の単位シフトレジスタＳＲnにスタートパルスとしての制御パルスＳＴｒが入力されると、それを切っ掛けにして出力信号Ｇがクロック信号ＣＬＫ，／ＣＬＫに同期してシフトされながら単位シフトレジスタＳＲn-1，ＳＲn-2，・・・と順番に伝達される（図５のタイミング図参照）。それによって、ゲート線駆動回路３０は、所定の走査周期でゲート線ＧＬn，ＧＬn-1，ＧＬn-2，・・・をこの順に、即ち順方向シフトとは逆の順に駆動することができる。
【００７１】
また逆方向シフトの場合には、図５の如く、第１段目の単位シフトレジスタＳＲ1が出力信号Ｇ1を出力した直後に、エンドパルスとしての制御パルスＳＴｎが当該第１段目の単位シフトレジスタＳＲ1の第１入力端子ＩＮ１に入力される。それによって、当該第１段目の単位シフトレジスタＳＲ1がセット状態に戻され、次にクロック信号ＣＬＫがＨレベルになったときに誤信号としての出力信号Ｇ1が出力されることが防止される。
【００７２】
なお、上の例では複数の単位シフトレジスタＳＲが２相クロックに基づいて動作する例を示したが、３相クロック信号を使用して動作させることも可能である。その場合には、ゲート線駆動回路３０を図６に示すように構成すればよい。
【００７３】
この場合におけるクロック発生器３１は、それぞれ位相の異なる３相クロックであるクロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３を出力するものである。それぞれの単位シフトレジスタＳＲのクロック端子ＣＫには、前後に隣接する単位シフトレジスタＳＲに互いに異なるクロック信号が入力されるよう、そのクロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３のいずれかが入力される。これらクロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３はプログラムあるいは配線の接続変更により、Ｈレベルになる順番を信号をシフトさせる方向に応じて変更することができるようになっている。例えば、順方向シフトの場合にはＣＬＫ１，ＣＬＫ２，ＣＬＫ３，ＣＬＫ１，・・・の順にＨレベルになり、逆方向シフトの場合にはＣＬＫ３，ＣＬＫ２，ＣＬＫ１，ＣＬＫ３，・・・の順にＨレベルになる。
【００７４】
ゲート線駆動回路３０が図６のように構成されている場合でも、個々の単位シフトレジスタＳＲの動作は、上で説明した図２の場合と同じであるためここでの説明は省略する。
【００７５】
図２および図６のように構成されたゲート線駆動回路３０において、例えば順方向シフトの場合、各単位シフトレジスタＳＲは、自己の次段の単位シフトレジスタＳＲが少なくとも一度動作した後でなければリセット状態（すなわち上記の初期状態）にならない。反対に、逆方向シフトの場合には、各単位シフトレジスタＳＲは、自己の前段の単位シフトレジスタＳＲが少なくとも一度動作した後でなければリセット状態にならない。各単位シフトレジスタＳＲは、リセット状態を経なければ通常動作を行うことができない。従って、通常動作に先立って、ダミーの入力信号を単位シフトレジスタＳＲの第１段目から最後段まで（または最後段から第１段目まで）伝達させるダミー動作を行わせる必要がある。あるいは、各単位シフトレジスタＳＲのノードＮ２と第２電源端子Ｓ２（高電位側電源）との間にリセット用のトランジスタを別途設け、通常動作の前に強制的にノードＮ２を充電するリセット動作を行ってもよい。但し、その場合はリセット用の信号ラインが別途必要になる。
【００７６】
図２または図６のように構成された従来のゲート線駆動回路３０では、図４，図５にも示されているように、信号のシフト方向を制御する電圧信号Ｖｎ，Ｖｒは、シフト方向に応じてその片方が継続してＨレベル（ＶＤＤ）に保持される。例えば順方向シフトの場合、トランジスタＱ３のドレインに供給される電圧信号Ｖｎが継続してＨレベルになるので、それにかかる電圧ストレスが大きくなる。逆方向シフトの場合には、トランジスタＱ４のドレインに供給される電圧信号Ｖｒが継続してＨレベルになるので、それにかかる電圧ストレスが大きくなる。
【００７７】
先に述べたように、その電圧ストレスを小さくできる方法として、シフト方向を制御する電圧信号のレベルをクロック信号ＣＬＫ，／ＣＬＫと同じ周期でレベルが繰り返し変化させ、その電圧信号とクロック信号ＣＬＫ，／ＣＬＫとの位相関係を変化させることで信号のシフト方向を制御する技術がある。
【００７８】
図７は、その技術を適用した従来のゲート線駆動回路３０の構成例を示すブロック図である。図７に示す電圧信号発生器２３２は、シフト方向を制御する電圧信号Ｖｎ１，Ｖｒ１を生成するものであり、当該電圧信号Ｖｎ１，Ｖｒ１はクロック信号ＣＬＫ，／ＣＬＫと同じ周期でレベルが繰り返し変化するものである。
【００７９】
上で示した図２では、全ての単位シフトレジスタＳＲにおいて、第１電圧信号端子Ｔ１に電圧信号Ｖｎが入力され、第２電圧信号端子Ｔ２に電圧信号Ｖｒが入力されていたが、図７のゲート線駆動回路３０では、隣接する単位シフトレジスタＳＲ間で、第１および第２電圧信号端子Ｔ１，Ｔ２とそれに入力される電圧信号Ｖｎ１，Ｖｒ１との関係が逆になる。つまり、クロック端子ＣＫにクロック信号ＣＬＫが入力される奇数段目の単位シフトレジスタＳＲ1，ＳＲ3，ＳＲ5・・・にあっては、第１電圧信号端子Ｔ１に電圧信号Ｖｒ１、第２電圧信号端子Ｔ２に電圧信号Ｖｎ１がそれぞれ入力される。そしてクロック端子ＣＫにクロック信号／ＣＬＫが入力される偶数段目の単位シフトレジスタＳＲ2，ＳＲ4，ＳＲ6・・・にあっては、第１電圧信号端子Ｔ１に電圧信号Ｖｎ１、第２電圧信号端子Ｔ２に電圧信号Ｖｒ１がそれぞれ入力される。
【００８０】
図８，図９は、図７のゲート線駆動回路の動作を示すタイミング図であり、図８は順方向シフト時の動作、図９は逆方向シフト時の動作をそれぞれ示している。上記のように電圧信号Ｖｎ１，Ｖｒ１はクロック信号ＣＬＫ，ＣＬＫと同じ周期でレベルが変化する信号であり、クロック信号ＣＬＫ，／ＣＬＫとの位相関係によって信号のシフト方向を制御する。例えば順方向シフトを行わせる場合には、図８に示すように電圧信号Ｖｎ１はクロック信号ＣＬＫと同相とされ、電圧信号Ｖｒ１はクロック信号／ＣＬＫと同相にされる。また逆方向シフトを行わせる場合には、図９に示すように電圧信号Ｖｎ１はクロック信号／ＣＬＫと同相とされ、電圧信号Ｖｒ１はクロック信号ＣＬＫと同相にされる。
【００８１】
図１０は、図７のゲート線駆動回路３０の一部の回路図であり、第ｋ段目の単位シフトレジスタＳＲk、その前段の単位シフトレジスタＳＲk-1、後段の単位シフトレジスタＳＲk+1を示している。図１０のように、クロック端子ＣＫにクロック信号ＣＬＫが入力される単位シフトレジスタＳＲkにおいては、第１電圧信号端子Ｔ１に電圧信号Ｖｒ１が入力され、第２電圧信号端子Ｔ２に電圧信号Ｖｎ１が入力される。またクロック端子ＣＫにクロック信号／ＣＬＫが入力される単位シフトレジスタＳＲk-1，ＳＲk+1においては、第１電圧信号端子Ｔ１に電圧信号Ｖｎ１が入力され、第２電圧信号端子Ｔ２に電圧信号Ｖｒ１が入力される。
【００８２】
この図に基づいて、順方向シフト時におけるゲート線駆動回路３０の動作を説明する。順方向シフトの際には、図８の如く、電圧信号Ｖｎ１はクロック信号ＣＬＫがＨレベルのときにＨレベルになり、電圧信号Ｖｒ１はクロック信号／ＣＬＫがＨレベルのときにＨレベルになる。
【００８３】
上で説明した図３の単位シフトレジスタＳＲの動作から分かるように、単位シフトレジスタＳＲk-1の出力信号Ｇk-1は、クロック信号／ＣＬＫがＨレベルになるタイミングで出力される。順方向シフトでは、出力信号Ｇk-1が出力されたとき、単位シフトレジスタＳＲkにおいてトランジスタＱ３がノードＮ１を充電しなければならないが、このときその第１電圧信号端子Ｔ１に供給される電圧信号Ｖｒ１はＨレベルになっておりその充電は可能である。従って、単位シフトレジスタＳＲkはノードＮ１がＨレベルのセット状態になり、その次にクロック信号ＣＬＫがＨレベルになるタイミングで出力信号Ｇkを出力することができる。
【００８４】
そして単位シフトレジスタＳＲkが出力信号Ｇkを出力すると、単位シフトレジスタＳＲk+1においてトランジスタＱ３がノードＮ１を充電しなければならないが、このときその第１電圧信号端子Ｔ１に供給される電圧信号Ｖｎ１がＨレベルになっておりその充電は可能である。従って単位シフトレジスタＳＲk+1はセット状態になる。一方、出力信号Ｇkは、前段の単位シフトレジスタＳＲk-1の第２入力端子ＩＮ２にも入力される。このとき単位シフトレジスタＳＲk-1においては、トランジスタＱ４がノードＮ１を放電しなければならないが、その第２電圧信号端子Ｔ２に供給される電圧信号Ｖｒ１はＬレベルになっておりその放電は可能である。従って、単位シフトレジスタＳＲk-1はノードＮ１がＬレベルのリセット状態になる。
【００８５】
このように電圧信号Ｖｎ１，Ｖｒ１のレベルが、それぞれクロック信号ＣＬＫ，／ＣＬＫのレベルと同じように変化することによって、順方向シフトに係る各単位シフトレジスタＳＲのノードＮ１の充放電は正常に行われ、単位シフトレジスタＳＲは順方向シフトの動作が可能になる。従って図７のゲート線駆動回路３０においても、順方向シフトの際には、スタートパルスとしての制御パルスＳＴｎを切っ掛けにして単位シフトレジスタＳＲ1から出力された出力信号Ｇが、クロック信号ＣＬＫ，／ＣＬＫに同期してシフトされながら、単位シフトレジスタＳＲ2，ＳＲ3・・・と順番に伝達される（図８参照）。
【００８６】
一方、図７のゲート線駆動回路３０が逆方向シフトの動作を行う場合には、図９の如く、電圧信号Ｖｎ１はクロック信号／ＣＬＫがＨレベルのときにＨレベルになり、電圧信号Ｖｒ１はクロック信号ＣＬＫがＨレベルのときにＨレベルになる。
【００８７】
逆方向シフトでは、単位シフトレジスタＳＲk+1から出力信号Ｇk+1が出力されたとき、単位シフトレジスタＳＲkにおいてトランジスタＱ４がノードＮ１を充電しなければならない。出力信号Ｇk+1の出力時にはクロック信号／ＣＬＫはＨレベルであるので、このとき単位シフトレジスタＳＲkの第２電圧信号端子Ｔ２に供給される電圧信号Ｖｎ１はＨレベルになっており、そのノードＮ１の充電は可能である。従って、単位シフトレジスタＳＲkはセット状態になり、その次にクロック信号ＣＬＫがＨレベルになるタイミングで出力信号Ｇkを出力することができる。
【００８８】
そして単位シフトレジスタＳＲkが出力信号Ｇkを出力したとき、単位シフトレジスタＳＲk-1においてトランジスタＱ４がノードＮ１を充電しなければならないが、このときその第２電圧信号端子Ｔ２に供給される電圧信号Ｖｒ１はＨレベルになっているのでその充電は可能である。従って単位シフトレジスタＳＲk-1はセット状態になる。一方、出力信号Ｇkは、次段の単位シフトレジスタＳＲk+1の第１入力端子ＩＮ１にも入力される。このとき単位シフトレジスタＳＲk+1のトランジスタＱ３はノードＮ１を放電しなければならないが、このときその第１電圧信号端子Ｔ１に供給される電圧信号Ｖｎ１はＬレベルになっておりその放電は可能である。従って、単位シフトレジスタＳＲk+1はＬレベルのリセット状態になる。
【００８９】
このように電圧信号Ｖｎ１，Ｖｒ１のレベルがそれぞれクロック信号／ＣＬＫ，ＣＬＫと同じように変化することによって、逆方向シフトに係る各単位シフトレジスタＳＲのノードＮ１の充放電は正常に行われ、単位シフトレジスタＳＲは逆方向シフトの動作が可能である。従って図７のゲート線駆動回路３０においても、逆方向シフトの際には、スタートパルスとしての制御パルスＳＴｒを切っ掛けにして単位シフトレジスタＳＲnからが出力された出力信号Ｇが、クロック信号ＣＬＫ，／ＣＬＫに同期してシフトされながら、単位シフトレジスタＳＲn-1，ＳＲn-2・・・と順番に伝達される（図９参照）。
【００９０】
ここで、図７のゲート線駆動回路３０の有する課題について説明する。まず先に述べたように、シフト方向を制御するための繰り返し波形の電圧信号Ｖｎ１，Ｖｒ１を出力するためには、電圧信号発生器２３２は、シフトレジスタの外部に信号生成回路および所定の出力レベルを得るためのレベルシフタ等を有する必要があり、一定電圧の信号（Ｖｎ，Ｖｒ）を生成する場合に比較してコストの上昇を招くことになる。
【００９１】
そしてその対策としては、単位シフトレジスタＳＲの駆動に用いられているクロック信号ＣＬＫ，／ＣＬＫを、電圧信号Ｖｎ１，Ｖｒ１としても使用することが考えられる。即ち、順方向シフトを行う場合には、電圧信号Ｖｎ１としてクロック信号ＣＬＫを使用し、電圧信号Ｖｒ１としてクロック信号／ＣＬＫを使用する。また逆方向シフトの際には、電圧信号Ｖｎ１としてクロック信号／ＣＬＫを使用し、電圧信号Ｖｒ１としてクロック信号ＣＬＫを使用する。
【００９２】
再び図１０を参照し、ゲート線駆動回路３０が順方向シフトを行う場合を考える。例えば単位シフトレジスタＳＲkのトランジスタＱ３は、前段の出力信号Ｇk-1が立ち上がるとオンし、Ｈレベルになっている電圧信号Ｖｒ１としてのクロック信号ＣＬＫをノードＮ１に供給することで当該ノードＮ１を充電する。それにより単位シフトレジスタＳＲkはセット状態になる。
【００９３】
その後、電圧信号Ｖｒ１（クロック信号ＣＬＫ）はＬレベルに遷移するが、それとほぼ同時に前段の出力信号Ｇk-1も立ち下がりトランジスタＱ３がオフするので、ノードＮ１はフローティング状態でＨレベルに維持される。しかしゲート線駆動回路３０に用いられる各単位シフトレジスタＳＲの出力信号Ｇは、大きな容量負荷となる表示パネルのゲート線にも供給されるので、その立ち下がりの遅れが生じやすい。また前段の単位シフトレジスタＳＲk-1において、出力信号Ｇk-1の出力時にノードＮ１のレベルがリーク電流等によって低下していると、前段のトランジスタＱ１のオン抵抗が大きくなるので出力信号Ｇk-1の立ち下がりの遅れはより大きくなる。
【００９４】
そのようにして前段の出力信号Ｇk-1の立ち下がりが遅れると、単位シフトレジスタＳＲkのトランジスタＱ３がノードＮ１を充電した後に、当該トランジスタＱ３のゲート電位（前段の出力信号Ｇk-1）が立ち下がるのより先に、第１電圧信号端子Ｔ１の電圧信号ＶｎがＬレベルになる。その状態では、ノードＮ１と第１電圧信号端子Ｔ１の電位関係から、ノードＮ１がトランジスタＱ３のドレイン、第１電圧信号端子Ｔ１がソースとなるが、ゲート電位の立ち下がりが遅れるとそのソース・ゲート間に電位差が生じる。
【００９５】
そのソース・ゲート間の電位差が、トランジスタＱ３のしきい値電圧以上になると当該トランジスタＱ３がオンし、ノードＮ１から第１電圧信号端子Ｔ１へと電流が流れ、充電後のノードＮ１のレベルが低下する。そうなると当該単位シフトレジスタＳＲkのトランジスタＱ１のオン抵抗が大きくなるので、出力信号Ｇkの立ち下がりの遅れ、上記のノードＮ１のレベル低下の現象を次段の単位シフトレジスタＳＲk+1でも引き起こすという悪循環になる。このようにしてゲート線駆動回路３０の出力信号Ｇの立ち下がりの遅延化が進むと、隣接する複数のゲート線ＧＬが同時に活性化されるなどし、表示装置の表示不具合が生じる。
【００９６】
以下、これらの課題を解決することが可能な、本発明に係るゲート線駆動回路３０について説明する。
【００９７】
図１１は実施の形態１に係るゲート線駆動回路３０の構成例を示すブロック図である。同図では、縦続接続されたｎ個の単位シフトレジスタを２相のクロック信号ＣＬＫ，／ＣＬＫを用いて駆動する場合の例を示している。実施の形態１のゲート線駆動回路３０は、図７の構成に対し、従来の電圧信号発生器２３２に代えて本発明に係る電圧信号発生器３２が使用されている点で異なっているが、それを除く構成は図７と同様であるので、それらの詳細な説明は省略する。
【００９８】
なお本実施の形態において、ゲート線駆動回路３０を構成する双方向単位シフトレジスタＳＲの構成は、図３に示したものでもよいが、以下では、各単位シフトレジスタＳＲが図１２の回路構成を有しているものとして説明する。図１２の単位シフトレジスタＳＲは、図３の回路に対して、ノードＮ１と第１電源端子Ｓ１との間に接続し、ゲートがノードＮ２に接続したトランジスタＱ５を追加したものである。即ち当該トランジスタＱ５は、ノードＮ１がＬレベル、ノードＮ２がＨレベルのリセット状態のときにオンし、ゲート線ＧＬの非選択期間におけるノードＮ１を低インピーダンスでＬレベルに維持するように機能する。
【００９９】
単位シフトレジスタＳＲは非選択期間において、出力信号ＧがＬレベルに維持されるように、トランジスタＱ１をオフに保つ必要があり、そのためにはノードＮ１が安定してＬレベルにされることが望ましい。非選択期間では単位シフトレジスタＳＲのトランジスタＱ３，Ｑ４は共にオフになるので、図３の回路ではそのときノードＮ１は高インピーダンス状態（フローティング状態）でＬレベルになり、当該ノードＮ１のレベルはノイズやリーク電流等により上昇しやすく不安定である。
【０１００】
それに対し、図１２の単位シフトレジスタＳＲは、非選択期間にノードＮ２がＨレベルになるとトランジスタＱ５がオンになり、ノードＮ１は低インピーダンスで安定してＬレベルに維持されるので、誤動作が防止される。なお、その効果が得られることを除けば、図１２の単位シフトレジスタＳＲの動作自体は図３のものとほぼ同様であるので、ここでの説明は省略する。
【０１０１】
本実施の形態に係る電圧信号発生器３２は、単位シフトレジスタＳＲを駆動するためのクロック信号ＣＬＫ，／ＣＬＫを用いて、信号のシフト方向を制御するための電圧信号ＣＬＫＤ，／ＣＬＫＤを生成するものである。そのため電圧信号発生器３２は、クロック信号ＣＬＫ，／ＣＬＫを受けるクロック入力端子ＣＴ１，ＣＴ２と、電圧信号ＣＬＫＤ，／ＣＬＫＤを出力する電圧信号出力端子ＶＴ１，ＶＴ２とを備えている。
【０１０２】
図１１に示すように、本実施の形態のゲート線駆動回路３０では、隣接する単位シフトレジスタＳＲ間で、第１および第２電圧信号端子Ｔ１，Ｔ２とそれが接続する電圧信号発生器３２の電圧信号出力端子ＶＴ１，ＶＴ２との関係が逆になる。つまり、クロック端子ＣＫにクロック信号ＣＬＫが入力される奇数段目の単位シフトレジスタＳＲ1，ＳＲ3，ＳＲ5・・・にあっては、第１電圧信号端子Ｔ１は電圧信号発生器３２の端子ＶＴ２に接続され、第２電圧信号端子Ｔ２は端子ＶＴ１に接続される。そしてクロック端子ＣＫにクロック信号／ＣＬＫが入力される偶数段目の単位シフトレジスタＳＲ2，ＳＲ4，ＳＲ6・・・にあっては、第１電圧信号端子Ｔ１は電圧信号発生器３２の端子ＶＴ１に接続され、第２電圧信号端子Ｔ２は端子ＶＴ２に接続される。
【０１０３】
電圧信号発生器３２のクロック入力端子ＣＴ１にはクロック信号ＣＬＫが入力され、クロック入力端子ＣＴ２にはクロック信号／ＣＬＫがそれぞれ入力され、それらの対応関係は不変である。一方、電圧信号出力端子ＶＴ１，ＶＴ２のそれぞれは、信号をシフトさせようとする方向により、電圧信号ＣＬＫＤ，／ＣＬＫＤのどちらを出力するかが決まる。つまり、本実施の形態に係るゲート線駆動回路３０では、端ＶＴ１，ＶＴ２が出力する信号を入れ替えることによって、信号のシフト方向が変化する。詳細は後述するが、電圧信号発生器３２は、順方向シフトを行わせる場合には、端子ＶＴ１から電圧信号ＣＬＫＤを出力すると共に端子ＶＴ２から電圧信号／ＣＬＫＤを出力し、逆方向シフトを行わせる場合には、端子ＶＴ１から電圧信号／ＣＬＫＤを出力すると共に端子ＶＴ２から電圧信号ＣＬＫＤを出力する。
【０１０４】
例えば図１３および図１４は、図１１に示したゲート線駆動回路３０の一部の回路図であり、図１３は順方向シフト時の状態、図１４は逆方向シフト時の状態を示している（ｎは偶数）。
【０１０５】
順方向シフト時には、電圧信号発生器３２の端子ＶＴ１から電圧信号ＣＬＫＤが出力され、端子ＶＴ２から電圧信号／ＣＬＫＤが出力されるので、図１３の如く単位シフトレジスタＳＲ1を始めとする奇数段目の第１および第２電圧信号端子Ｔ１，Ｔ２には、電圧信号／ＣＬＫＤ，ＣＬＫＤがそれぞれ入力され、単位シフトレジスタＳＲ2を始めとする偶数段目の第１および第２電圧信号端子Ｔ１，Ｔ２には、電圧信号ＣＬＫＤ，／ＣＬＫＤがそれぞれ入力されることとなる。一方、逆方向シフト時には、電圧信号発生器３２の端子ＶＴ１から電圧信号／ＣＬＫＤが出力され、端子ＶＴ２から電圧信号ＣＬＫＤが出力されるので、図１４の如く奇数段目の第１および第２電圧信号端子Ｔ１，Ｔ２には、電圧信号ＣＬＫＤ，／ＣＬＫＤがそれぞれ入力され、偶数段目の第１および第２電圧信号端子Ｔ１，Ｔ２には、電圧信号／ＣＬＫＤ，ＣＬＫＤがそれぞれ入力されることとなる。
【０１０６】
本実施の形態において、電圧信号ＣＬＫＤ，／ＣＬＫＤはそれぞれ、クロック信号ＣＬＫ，／ＣＬＫが活性化するタイミングに同期して（同じタイミングで）、レベルが繰り返し変化する信号である。図１５は、当該電圧信号ＣＬＫＤ，／ＣＬＫＤの波形を示すタイミング図である。同図の如く電圧信号ＣＬＫＤは、クロック信号ＣＬＫが立ち上がりタイミング（活性化するタイミング）で立ち上がり、クロック信号／ＣＬＫの立ち上がりタイミングで立ち下がる。逆に電圧信号／ＣＬＫＤは、クロック信号ＣＬＫの立ち上がりタイミングで立ち下がり、クロック信号／ＣＬＫの立ち上がりタイミングで立ち上がる。従って図１５のように、電圧信号ＣＬＫＤは、クロック信号ＣＬＫと共に立ち上がるが、そのクロック信号ＣＬＫに遅れて立ち下がる波形となる。また電圧信号／ＣＬＫＤは、クロック信号／ＣＬＫと共に立ち上がるが、そのクロック信号／ＣＬＫに遅れて立ち下がる波形となる。
【０１０７】
上記のように、電圧信号発生器３２は、順方向シフトを行わせる場合には、端子ＶＴ１から電圧信号ＣＬＫＤを出力し、端子ＶＴ２から電圧信号／ＣＬＫＤを出力する。また逆方向シフトを行わせる場合には、端子ＶＴ１から電圧信号／ＣＬＫＤを出力し、端子ＶＴ２から電圧信号ＣＬＫＤを出力する。図１５のように電圧信号ＣＬＫＤ，／ＣＬＫＤは周期（周波数）が同じであるので、ゲート線駆動回路３０に順方向シフトをさせる場合と逆方向シフトをさせる場合とでは、電圧信号発生器３２の端子ＶＴ１，ＶＴ２の信号の位相が互いに入れ替わることになる。言い換えれば、信号のシフト方向は、電圧信号出力端子ＶＴ１，ＶＴ２の信号と、クロック信号ＣＬＫ，／ＣＬＫとの位相関係（Ｈレベルになるタイミングの関係）によって決まる。
【０１０８】
図１５に示したように、電圧信号ＣＬＫＤはクロック信号ＣＬＫがＨレベルのときにＨレベルになる信号であり、電圧信号／ＣＬＫＤはクロック信号／ＣＬＫがＨレベルのときにＨレベルになる信号である。また電圧信号発生器３２の電圧信号出力端子ＶＴ１，ＶＴ２から出力される信号の位相（Ｈレベルになるタイミング）は、シフト方向に応じて入れ替わる。結果として、電圧信号発生器３２の端子ＶＴ１から出力される信号は、図７〜図１０で説明した従来の電圧信号Ｖｎ１に類似した波形になり、端子ＶＴ２から出力される信号は、同じく従来の電圧信号Ｖｒ１に類似した波形になる。
【０１０９】
従って図１０を用いて説明したと同様の理論により、順方向シフトの場合には、スタートパルスとしての制御パルスＳＴｎを切っ掛けにして、図１６の如く、出力信号Ｇがクロック信号ＣＬＫ，／ＣＬＫに同期してシフトされながら単位シフトレジスタＳＲ1，ＳＲ2，・・・と順番に伝達される。また逆方向シフトの場合には、スタートパルスとしての制御パルスＳＴｒを切っ掛けにして、図１７の如く、出力信号Ｇがクロック信号ＣＬＫ，／ＣＬＫに同期してシフトされながら、単位シフトレジスタＳＲn，ＳＲn-1，・・・と順番に伝達される。
【０１１０】
ここで電圧信号発生器３２について詳細に説明する。本実施の形態に係る電圧信号発生器３２は、図１８に示す信号生成回路から成っている。同図の如く、電圧信号発生器３２は、電源供給端子ＰＴ１，ＰＴ２の間に直列に接続したトランジスタＱ１０，Ｑ１１と、同じく電源供給端子ＰＴ１，ＰＴ２の間に直列に接続したトランジスタＱ１２，Ｑ１３とから成っている。
【０１１１】
本実施の形態においては、トランジスタＱ１０，Ｑ１３のゲートは、クロック信号ＣＬＫが入力されるクロック入力端子ＣＴ１に接続され、トランジスタＱ１１，Ｑ１２のゲートは、クロック信号／ＣＬＫが入力されるクロック入力端子ＣＴ２に接続される。トランジスタＱ１０，Ｑ１１間の接続ノードを「ノードＮ３」、トランジスタＱ１２，Ｑ１３間の接続ノードを「ノードＮ４」と定義する。
【０１１２】
ノードＮ３は電圧信号出力端子ＶＴ１に接続され、ノードＮ４が電圧信号出力端子ＶＴ２に接続される。そして電源供給端子ＰＴ１，ＰＴ２には、図２〜図５に示した電圧信号Ｖｎ，Ｖｒがそれぞれ供給される。上記のように、電圧信号Ｖｎ，Ｖｒは信号のシフト方向の応じて、Ｈレベル、Ｌレベルが切り替わるものであり、ゲート線駆動回路３０の動作中には一定の電位に保たれるものである（繰り返し波形の信号ではない）。
【０１１３】
順方向シフトの場合には、図１９（ａ）に示すように電圧信号ＶｎがＨレベル（ＶＤＤ）、電圧信号ＶｒがＬレベル（ＶＳＳ）となる。この場合ノードＮ３は、クロック信号ＣＬＫがＨレベルになるとトランジスタＱ１０を介して充電されＨレベル（ＶＤＤ−Ｖｔｈ）になる。その後クロック信号ＣＬＫがＬレベルになるとトランジスタＱ１０はオフになるが、トランジスタＱ１１もオフであるのでノードＮ３のレベルは寄生容量に保持され、フローティング状態でＨレベルに維持される。そしてクロック信号／ＣＬＫがＨレベルになるとトランジスタＱ１１を介して放電されてＬレベル（ＶＳＳ）になる。従って、電圧信号出力端子ＶＴ１には、図１５に示した電圧信号ＣＬＫＤが出力される。逆にノードＮ４は、クロック信号ＣＬＫがＨレベルになるとトランジスタＱ１３を介して放電されＬレベル（ＶＳＳ）になり、クロック信号／ＣＬＫがＨレベルになるとトランジスタＱ１２を介して充電されてＨレベル（ＶＤＤ−Ｖｔｈ）になる。従って、電圧信号出力端子ＶＴ２には、図１５に示した電圧信号／ＣＬＫＤが出力される。
【０１１４】
また逆方向シフトの場合には、図１９（ｂ）に示すように電圧信号ＶｎがＬレベル（ＶＳＳ）、電圧信号ＶｒがＨレベル（ＶＤＤ）となる。この場合ノードＮ３は、クロック信号／ＣＬＫがＨレベルになるとトランジスタＱ１１を介して充電されＨレベル（ＶＤＤ−Ｖｔｈ）になり、クロック信号ＣＬＫがＨレベルになるとトランジスタＱ１０を介して放電されてＬレベル（ＶＳＳ）になる。従って、電圧信号出力端子ＶＴ１には、図１５に示した電圧信号／ＣＬＫＤが出力される。一方ノードＮ４は、クロック信号／ＣＬＫがＨレベルになるとトランジスタＱ１２を介して放電されＬレベル（ＶＳＳ）になり、クロック信号ＣＬＫがＨレベルになるとトランジスタＱ１３を介して充電されてＨレベル（ＶＤＤ−Ｖｔｈ）になる。従って、電圧信号出力端子ＶＴ２には、図１５に示した電圧信号ＣＬＫＤが出力される。
【０１１５】
先に述べたように図７〜図１０に示したゲート線駆動回路３０およびその駆動法においては、例えば順方向シフトを行う場合、単位シフトレジスタＳＲkの第１電圧信号端子Ｔ１に入力される電圧信号Ｖｒ１（クロック信号／ＣＬＫ）と、第１入力端子ＩＮ１に入力される前段の出力信号Ｇk-1とが同時に立ち下がる動作となっていた。そのため、前段の出力信号Ｇk-1に立ち下がりの遅れが生じると、電圧信号Ｖｎが立ち下がったときにトランジスタＱ３を通してノードＮ１の電荷が放出され、出力信号Ｇkの出力時におけるノードＮ１のレベルが低下する問題が生じていた。
【０１１６】
それに対し本実施の形態では、図１５に示したように、電圧信号ＣＬＫＤは、クロック信号ＣＬＫがＨレベルになるタイミング（活性化するタイミング）で立ち上がり、クロック信号／ＣＬＫがＨレベルになるタイミングで立ち下がる。逆に電圧信号／ＣＬＫＤは、クロック信号ＣＬＫがＨレベルになるタイミングで立ち下がり、クロック信号／ＣＬＫがＨレベルになるタイミングで立ち上がる。つまり、電圧信号ＣＬＫＤは、クロック信号ＣＬＫと共に立ち上がり、クロック信号ＣＬＫと共に立ち上がり、そのクロック信号ＣＬＫに遅れて立ち下がる。また電圧信号／ＣＬＫＤは、クロック信号／ＣＬＫと共に立ち上がり、そのクロック信号／ＣＬＫに遅れて立ち下がる。
【０１１７】
従って、例えば順方向シフトを行う場合には、単位シフトレジスタＳＲkの第１電圧信号端子Ｔ１に入力される電圧信号／ＣＬＫＤと、第１入力端子ＩＮ１に入力される前段の出力信号Ｇk-1とは同時に立ち下がらず、必ず前段の出力信号Ｇk-1の方が先に立ち下がるようになるので、上記の問題は生じない。また逆方向シフトを行う場合には、単位シフトレジスタＳＲkの第１電圧信号端子Ｔ２に入力される電圧信号／ＣＬＫＤと、第１入力端子ＩＮ１に入力される前段の出力信号Ｇk-1とは同時に立ち下がらず、必ず前段の出力信号Ｇk-1の方が先に立ち下がるようになるので、この場合にも同様の効果が得られる。従って、順方向シフトおよび逆方向シフトの両方において、ゲート線駆動回路３０の誤動作の発生を抑え、表示装置の表示不具合を防止することができる。
【０１１８】
また本実施の形態において、電圧信号発生器３２に供給される電源となるのは、図２〜図５に示した一定電圧の電圧信号Ｖｎ，Ｖｒであり、繰り返し波形を得るための特別な信号生成回路および、所定の出力レベルを得るためのレベルシフタ等は不要である。つまり図２〜図５の例からのコスト上昇は抑えられている。
【０１１９】
なお本実施の形態では、電圧信号ＣＬＫＤ，／ＣＬＫＤのＨレベルは、高電位側電源電位ＶＤＤから、トランジスタのしきい値電圧Ｖｔｈだけ低下したＶＤＤ−Ｖｔｈとなるが、単位シフトレジスタＳＲのノードＮ１の最大充電レベルがＶＤＤ−Ｖｔｈであるので問題とはならない。
【０１２０】
また本発明の効果は、電圧信号ＣＬＫＤ，／ＣＬＫＤの立ち下がりタイミングが、それぞれクロック信号ＣＬＫ，／ＣＬＫの立ち下がりよりも遅れることによって得られるものであるので、電圧信号ＣＬＫＤ，／ＣＬＫＤの立ち下がりはそれ程高速でなくても問題にならないが、立ち上がりは高速であることが望ましい。電圧信号ＣＬＫＤ，／ＣＬＫＤは、トランジスタＱ３又はＱ４がノードＮ１を充電する際の電源となるため、その立ち上がり速度が遅いとノードＮ１を充分に高いレベルに充電することができなくなるためである。電圧信号ＣＬＫＤ，／ＣＬＫＤの立ち上がり速度は、トランジスタＱ１０〜Ｑ１３のチャネル幅を広くすることで上げることが可能である。
【０１２１】
＜実施の形態２＞
ゲート線駆動回路のシフトレジスタを非晶質シリコンＴＦＴ（ａ−Ｓｉ ＴＦＴ）で構成した表示装置は、大面積化が容易で且つ生産性が高く、例えばノート型ＰＣの画面や、大画面ディスプレイ装置などに広く採用されている。しかしａ−Ｓｉ ＴＦＴはゲート電極が継続的に正バイアスされると、しきい値電圧が正方向にシフトして駆動能力（電流を流す能力）が小さくなる傾向がある。またａ−Ｓｉ ＴＦＴのみならず、有機ＴＦＴにおいても同様の問題が生じることが分かっている。
【０１２２】
上記のように、図１８の信号生成回路から成る電圧信号発生器３２においては理論上、順方向シフトと逆方向シフトの切り替えを、電源供給端子ＰＴ１，ＰＴ２の電位（Ｖｎ，Ｖｒ）をＶＤＤとＶＳＳとに切り替えにより行うことができる。しかし、電圧信号発生器３２を構成するトランジスタＱ１０〜Ｑ１３としてａ−Ｓｉ ＴＦＴや有機ＴＦＴを採用する場合、上記のしきい値電圧のシフト（Ｖｔｈシフト）が原因となって、シフト方向の変更の際にゲート線駆動回路３０の駆動能力が低下するという問題が生じる。
【０１２３】
例えば、順方向シフトの場合（Ｖｎ＝ＶＤＤ，Ｖｒ＝ＶＳＳ）、電源供給端子ＰＴ２（ＶＳＳ）側に接続したトランジスタＱ１１，Ｑ１３では、ゲート・ソース間が正にバイアスされるためＶｔｈシフトが起こる。電源供給端子ＰＴ２が電位ＶＳＳである間は、それらは非飽和領域での動作になるためＶｔｈシフトが生じても問題とはならないが、その状態から逆方向シフト（Ｖｎ＝ＶＳＳ，Ｖｒ＝ＶＤＤ）に切り替わると、飽和領域での動作となるためトランジスタＱ１１，Ｑ１３にＶｔｈシフトが生じていると、そのＶｔｈシフトの大きさの分だけ電圧信号ＣＬＫＤ，／ＣＬＫＤのＨレベルの電位が低下してしまう。そうなると、単位シフトレジスタＳＲのノードＮ１の高いレベルに充電することができなくなり、単位シフトレジスタＳＲの駆動能力の低下を招く。
【０１２４】
従って、図１８の回路から成る電圧信号発生器３２をａ−Ｓｉ ＴＦＴや有機ＴＦＴによって構成した場合には、ゲート線駆動回路３０の動作途中に、電源供給端子ＰＴ１，ＰＴ２の電位（Ｖｎ，Ｖｒ）の切り替えることによって、信号のシフト方向の変更する用途には不向きである。即ち図１８の回路から成る電圧信号発生器３２は、動作途中にシフト方向を変える必要がない場合の用途に使用されることが望ましい。
【０１２５】
実施の形態２では、以上の問題を伴わずに、ゲート線駆動回路３０の動作途中に信号のシフト方向の切り替えを行うことが可能な電圧信号発生器３２を提案する。本実施の形態に係る電圧信号発生器３２は、図１８の信号生成回路に加え、図２０に示す切替回路ＣＨ１を備える。切替回路ＣＨ１は、図１８の信号生成回路におけるノードＮ３，Ｎ４と電圧信号出力端子ＶＴ１，ＶＴ２との間に設けられるものであり、それらの接続関係を切り替えることによって、ゲート線駆動回路３０における信号のシフト方向を切り替えるものである。
【０１２６】
切替回路ＣＨ１は、接続端子ＴＥ１〜ＴＥ４と、それらの接続関係を切り替えるためのジャンパー配線Ｊ１〜Ｊ４とから成っている。ジャンパー配線Ｊ１は、接続端子ＴＥ１，ＴＥ３間の接続（ショート）／非接続（オープン）を切り替えるものであり、同様に、ジャンパー配線Ｊ２は接続端子ＴＥ２，ＴＥ３間の接続／非接続を切り替え、ジャンパー配線Ｊ３は接続端子ＴＥ２，ＴＥ４間の接続／非接続を切り替え、ジャンパー配線Ｊ４は接続端子ＴＥ１，ＴＥ４間の接続／非接続を切り替えるものである。
【０１２７】
接続端子ＴＥ１〜ＴＥ４は、ゲート線駆動回路３０が形成されるガラス等の絶縁体基板上に形成されており、当該絶縁基板上の回路と外部回路との接続を可能にしている。ジャンパー配線Ｊ１〜Ｊ４は上記絶縁基板とは別のプリント基板上に形成されており、接続端子ＴＥ１〜ＴＥ４を介して絶縁基板上の回路に接続されている。
【０１２８】
本実施の形態においては、図１８の信号生成回路の電源供給端子ＰＴ１のレベルは高電位側電源電位ＶＤＤに固定され、また電源供給端子ＰＴ２のレベルは低電位側電源電位ＶＳＳに固定される。即ち、実施の形態１において電源供給端子ＰＴ１，ＰＴ２に入力されていた、シフト方向に応じてレベルが切り替わる電圧信号Ｖｎ，Ｖｒは必要ない。
【０１２９】
そして図２０に示すように、図１８のノードＮ３が切替回路ＣＨ１の接続端子ＴＥ１に、ノードＮ４が接続端子ＴＥ２に、電圧信号出力端子ＶＴ１が接続端子ＴＥ３に、電圧信号出力端子ＶＴ２が接続端子ＴＥ４に、それぞれ接続される。
【０１３０】
ゲート線駆動回路３０に順方向シフトを行わせる場合には、図２０（ａ）の如くジャンパー配線Ｊ１，Ｊ３をショート状態にし、ジャンパー配線Ｊ２，Ｊ４をオープン状態にする。それにより、ノードＮ３と電圧信号出力端子ＶＴ１とが接続され、ノードＮ４と電圧信号出力端子ＶＴ２とが接続されるので、電圧信号発生器３２は図２１（ａ）に示す回路構成となる。その結果、電圧信号発生器３２の端子ＶＴ１から電圧信号ＣＬＫＤが出力され、端子ＶＴ２から電圧信号／ＣＬＫＤが出力されるようになり、ゲート線駆動回路３０は順方向シフトの動作を行うことが可能になる。
【０１３１】
また逆方向シフトを行わせる場合には、図２０（ｂ）の如くジャンパー配線Ｊ２，Ｊ４をショート状態にし、ジャンパー配線Ｊ１，Ｊ３をオープン状態にする。それにより、ノードＮ３と電圧信号出力端子ＶＴ２とが接続され、ノードＮ４と電圧信号出力端子ＶＴ１とが接続されるので、電圧信号発生器３２は図２１（ｂ）に示す回路構成となる。その結果、電圧信号発生器３２の端子ＶＴ１から電圧信号／ＣＬＫＤが出力され、端子ＶＴ２から電圧信号ＣＬＫＤが出力されるようになり、ゲート線駆動回路３０は逆方向シフトの動作を行うことが可能になる。
【０１３２】
本実施の形態に係る電圧信号発生器３２によれば、図１８の信号生成回路の電源供給端子ＰＴ１，ＰＴ２の電位を切り替えることなく、切替回路ＣＨ１によって、ゲート線駆動回路３０における信号のシフト方向の変更を行うことが可能である。従って、電圧信号発生器３２を構成するトランジスタＱ１０〜Ｑ１３としてａ−Ｓｉ ＴＦＴや有機ＴＦＴを採用しても、上記したＶｔｈシフトに起因する問題は伴わない。即ち、シフト方向の変更の際にゲート線駆動回路３０の駆動能力が低下するという問題が解決される。
【０１３３】
なお、本実施の形態においては、切替回路ＣＨ１における接続端子ＴＥ１〜ＴＥ４の接続関係を切り替える手段としてジャンパー配線を用いたが、それらはスイッチ（例えば電子スイッチ等）に置き換えてもよい。例えば図２０（ａ），（ｂ）に示した回路は、電子スイッチＳＷ１，ＳＷ２を用いて、図２２（ａ），（ｂ）のように構成することができる。
【０１３４】
＜実施の形態３＞
実施の形態３においても、上記したＶｔｈシフトに起因する問題を伴わずにゲート線駆動回路３０の動作途中に信号のシフト方向を切り替え可能な電圧信号発生器３２を提案する。本実施の形態に係る電圧信号発生器３２は、図１８の信号生成回路に加え、図２３に示す切替回路ＣＨ２を備える。切替回路ＣＨ２は、図１８の回路におけるクロック入力端子ＣＴ１，ＣＴ２とトランジスタＱ１０〜Ｑ１３のゲートとの間に設けられるものであり、それらの接続関係を切り替えることによって、ゲート線駆動回路３０における信号のシフト方向を切り替えるものである。
【０１３５】
切替回路ＣＨ２は、図２０に示した切替回路ＣＨ１と同様の構成を有している。即ち切替回路ＣＨ２も、絶縁体基板上に形成された接続端子ＴＥ１〜ＴＥ４と、プリント基板上に形成され、接続端子ＴＥ１〜ＴＥ４の接続関係を切り替えるためのジャンパー配線Ｊ１〜Ｊ４とから成っている。但し本実施の形態では、図２３に示すように、切替回路ＣＨ２の接続端子ＴＥ１には図１８のクロック入力端子ＣＴ１が、接続端子ＴＥ２にはクロック入力端子ＣＴ２が、接続端子ＴＥ３にはトランジスタＱ１０，Ｑ１３のゲートが、接続端子ＴＥ４にはトランジスタＱ１１，Ｑ１２のゲートが、それぞれ接続される。
【０１３６】
また本実施の形態でも、図１８の回路の電源供給端子ＰＴ１のレベルは高電位側電源電位ＶＤＤに固定され、また電源供給端子ＰＴ２のレベルは低電位側電源電位ＶＳＳに固定される。
【０１３７】
ゲート線駆動回路３０に順方向シフトを行わせる場合には、図２３（ａ）の如くジャンパー配線Ｊ１，Ｊ３をショート状態にし、ジャンパー配線Ｊ２，Ｊ４をオープン状態にする。それにより、クロック入力端子ＣＴ１とトランジスタＱ１０，Ｑ１３のゲートとが接続され、クロック入力端子ＣＴ２とトランジスタＱ１１，Ｑ１２のゲートとが接続されるので、電圧信号発生器３２は図２４（ａ）に示す回路構成となる。その結果、電圧信号発生器３２の端子ＶＴ１から電圧信号ＣＬＫＤが出力され、端子ＶＴ２から電圧信号／ＣＬＫＤが出力されるようになり、ゲート線駆動回路３０は順方向シフトの動作を行うことが可能になる。
【０１３８】
また逆方向シフトを行わせる場合には、図２３（ｂ）の如くジャンパー配線Ｊ２，Ｊ４をショート状態にし、ジャンパー配線Ｊ１，Ｊ３をオープン状態にする。それにより、クロック入力端子ＣＴ１とトランジスタＱ１１，Ｑ１２のゲートとが接続され、クロック入力端子ＣＴ２とトランジスタＱ１０，Ｑ１３のゲートとが接続されるので、電圧信号発生器３２は図２４（ｂ）に示す回路構成となる。その結果、電圧信号発生器３２の端子ＶＴ１から電圧信号／ＣＬＫＤが出力され、端子ＶＴ２から電圧信号ＣＬＫＤが出力されるようになり、ゲート線駆動回路３０は逆方向シフトの動作を行うことが可能になる。
【０１３９】
本実施の形態に係る電圧信号発生器３２においても、図１８の信号生成回路の電源供給端子ＰＴ１，ＰＴ２の電位を、切替回路ＣＨ２によって、切り替えることなく信号のシフト方向の変更を行うことが可能である。従って、電圧信号発生器３２を構成するトランジスタＱ１０〜Ｑ１３としてａ−Ｓｉ ＴＦＴや有機ＴＦＴを採用しても、上記したＶｔｈシフトに起因する問題は伴わない。即ち、シフト方向の変更の際にゲート線駆動回路３０の駆動能力が低下するという問題が解決される。
【０１４０】
なお、本実施の形態においても、切替回路ＣＨ２における接続端子ＴＥ１〜ＴＥ４の接続関係を切り替える手段としてジャンパー配線を用いたが、それらはスイッチ（例えば電子スイッチ等）に置き換えてもよい。例えば図２３（ａ），（ｂ）に示した回路は、電子スイッチＳＷ１，ＳＷ２を用いて、図２５（ａ），（ｂ）のように構成することができる。
【０１４１】
＜実施の形態４＞
上記のように本発明においては、ゲート線駆動回路３０における信号のシフト方向は、電圧信号発生器３２の端子ＶＴ１，ＶＴ２から出力される信号（電圧信号ＣＬＫＤ，／ＣＬＫＤ）と、各単位シフトレジスタＳＲのクロック端子ＣＫに入力されるクロック信号（クロック信号ＣＬＫ，／ＣＬＫ）との位相関係（Ｈレベルになるタイミングの関係）によって決まる。実施の形態１〜３においては、電圧信号発生器３２の端子ＶＴ１，ＶＴ２から出力される信号を入れ替えることで上記の位相関係を変更し、それによってシフト方向を切り替えていた。しかし上記の位相関係は、電圧信号発生器３２の端子ＶＴ１，ＶＴ２の信号を入れ替える代わりに、各単位シフトレジスタＳＲのクロック端子ＣＫに入力されるクロック信号を入れ替えることでも変更可能である。
【０１４２】
実施の形態４では、各単位シフトレジスタＳＲのクロック端子ＣＫに入力されるクロック信号を入れ替える手法の一例を示す。本実施の形態における電圧信号発生器３２は、図１８の信号生成回路である。但し、電圧信号発生器３２の端子ＶＴ１，ＶＴ２から出力される信号の入れ替えは行わないので、電源供給端子ＰＴ１のレベルは高電位側電源電位ＶＤＤに固定され、また電源供給端子ＰＴ２のレベルは低電位側電源電位ＶＳＳに固定される。また当該電圧信号発生器３２は実施の形態２，３に示した切替回路ＣＨ１，ＣＨ２を有さず、常に、端子ＶＴ１から電圧信号ＣＬＫＤを出力し、端子ＶＴ２から電圧信号／ＣＬＫＤを出力する。
【０１４３】
実施の形態４に係るゲート線駆動回路３０は、クロック信号ＣＬＫ，／ＣＬＫを生成するクロック発生器３１と単位シフトレジスタＳＲとの間に、図２６に示す切替回路ＣＨ３を備えている。即ち、クロック信号ＣＬＫ，／ＣＬＫは単位シフトレジスタＳＲに直接入力されず、切替回路ＣＨ３を介して入力される。
【０１４４】
切替回路ＣＨ３は、図２０に示した切替回路ＣＨ１と同様の構成を有している。即ち切替回路ＣＨ３も、絶縁体基板上に形成された接続端子ＴＥ１〜ＴＥ４と、プリント基板上に形成され、接続端子ＴＥ１〜ＴＥ４の接続関係を切り替えるためのジャンパー配線Ｊ１〜Ｊ４とから成っている。但し本実施の形態では、図２６に示すように、切替回路ＣＨ３の接続端子ＴＥ１にクロック発生器３１からのクロック信号ＣＬＫが入力され、接続端子ＴＥ２にクロック信号／ＣＬＫが入力される。また接続端子ＴＥ３には奇数段目の単位シフトレジスタＳＲのクロック端子ＣＫが接続され、接続端子ＴＥ４には偶数段目の単位シフトレジスタＳＲのクロック端子ＣＫが接続される。
【０１４５】
ゲート線駆動回路３０に順方向シフトを行わせる場合には、図２６（ａ）の如くジャンパー配線Ｊ１，Ｊ３をショート状態にし、ジャンパー配線Ｊ２，Ｊ４をオープン状態にする。それにより、図１１と同様に奇数段目の単位シフトレジスタＳＲにクロック信号ＣＬＫが入力され、偶数段目の単位シフトレジスタＳＲにクロック信号／ＣＬＫが入力される。また電圧信号発生器３２の端子ＶＴ１から電圧信号ＣＬＫＤが出力され、端子ＶＴ２から電圧信号／ＣＬＫＤが出力されるので、ゲート線駆動回路３０は順方向シフトの動作を行うことが可能になる。
【０１４６】
また逆方向シフトを行わせる場合には、図２６（ｂ）の如くジャンパー配線Ｊ２，Ｊ４をショート状態にし、ジャンパー配線Ｊ１，Ｊ３をオープン状態にする。それにより、図１１とは逆に奇数段目の単位シフトレジスタＳＲにクロック信号／ＣＬＫが入力され、偶数段目の単位シフトレジスタＳＲにクロック信号ＣＬＫが入力される。電圧信号発生器３２の端子ＶＴ１，ＶＴ２からの出力には変化は無いが、各単位シフトレジスタＳＲに入力されるクロック信号ＣＬＫとクロック信号／ＣＬＫとが入れ替わることにより、位相の関係が、端子ＶＴ１，ＶＴ２からの出力が入れ替わったときと等価になり、ゲート線駆動回路３０は逆方向シフトの動作を行うことが可能になる。
【０１４７】
本実施の形態においては、電圧信号発生器３２は図１８の信号生成回路であるが、信号のシフト方向の切り替えるときも電源供給端子ＰＴ１，ＰＴ２の電位を切り替える必要がない。よって、当該電圧信号発生器３２を構成するトランジスタＱ１０〜Ｑ１３としてａ−Ｓｉ ＴＦＴや有機ＴＦＴを採用しても、上記したＶｔｈシフトに起因する問題は伴わない。即ち、シフト方向の変更の際にゲート線駆動回路３０の駆動能力が低下するという問題が解決される。
【０１４８】
なお、本実施の形態においても、切替回路ＣＨ３における接続端子ＴＥ１〜ＴＥ４の接続関係を切り替える手段としてジャンパー配線を用いたが、それらはスイッチ（例えば電子スイッチ等）に置き換えてもよい。例えば図２６（ａ），（ｂ）に示した回路は、電子スイッチＳＷ１，ＳＷ２を用いて、図２７（ａ），（ｂ）のように構成することができる。
【０１４９】
＜実施の形態５＞
上記のように、実施の形態２〜４においては、電圧信号発生器３２が有する図１８の信号生成回路の電源供給端子ＰＴ１，ＰＴ２の電位はそれぞれ高電位側電源電位ＶＤＤおよび低電位側電源電位ＶＳＳに固定されており、それを切り替える必要はない。よってそれらの実施の形態においては、図１８の回路に代えて、図２８（ａ），（ｂ）に示す回路を用いてもよい。
【０１５０】
図２８（ａ）の信号生成回路は、図１８の回路に対して、トランジスタＱ１０，Ｑ１２をダイオード接続させたものである。即ちトランジスタＱ１０は、ノードＮ３に接続していない方の主電極が自己のゲート（クロック入力端子ＣＴ１）に接続され、同様にトランジスタＱ１２は、ノードＮ４に接続していない方の主電極が自己のゲート（クロック入力端子ＣＴ２）に接続される。この場合、ノードＮ３，４の充電はクロック信号ＣＬＫ，／ＣＬＫの電荷により行われ、図１８の回路と同様に電圧信号ＣＬＫＤ，／ＣＬＫＤを出力することができる。電源供給端子ＰＴ１およびそれに高電位側電源電位ＶＤＤを供給するための電源回路が省略できるため、回路面積を縮小することができる。
【０１５１】
図２８（ｂ）の信号生成回路はさらに、トランジスタＱ１１のソースをトランジスタＱ１０のゲート（クロック入力端子ＣＴ１）に接続させ、トランジスタＱ１３のソースをトランジスタＱ１２のゲート（クロック入力端子ＣＴ３）に接続させている。クロック信号ＣＬＫ，／ＣＬＫは相補な関係にあるので、例えばトランジスタＱ１１がクロック信号／ＣＬＫに応じてオンするとき、トランジスタＱ１１のソースに入力されるクロック信号ＣＬＫはＬレベルであり、トランジスタＱ１１はノードＮ３を放電してＬレベルにすることができる。トランジスタＱ１３についても同様である。従ってこの回路構成によっても、図１８の回路と同様に電圧信号ＣＬＫＤ，／ＣＬＫＤを出力することができる。電源供給端子ＰＴ２およびそれに低電位側電源電位ＶＳＳを供給するための電源回路も省略でき、回路面積をさらに縮小することができる。
【０１５２】
また図２８（ｂ）では、トランジスタＱ１１，Ｑ１３は、オフになるときにそのゲートがソースに対して負にバイアスされるのと等価な状態になる。それにより、正方向へシフトしたトランジスタＱ１１，Ｑ１３のしきい値電圧が負方向へ戻って回復する。その結果、トランジスタＱ１１，Ｑ１３のＶｔｈシフトが緩和されて駆動能力の低下が抑制される。よってトランジスタＱ１１，Ｑ１３としてサイズの小さいトランジスタを使用することができ、それによっても回路面積の縮小化に寄与できる。
【０１５３】
もちろん図２８（ａ），（ｂ）の信号生成回路を実施の形態２に適用する場合には、ノードＮ３，Ｎ４と電圧信号出力端子ＶＴ１，ＶＴ２との間に図２０の切替回路ＣＨ１が設けられ、また実施の形態３に適用する場合には、クロック入力端子ＣＴ１，ＣＴ２とトランジスタＱ１０〜Ｑ１３のゲートとの間に図２３の切替回路ＣＨ２が設けられる。
【０１５４】
＜実施の形態６＞
図２９は実施の形態６係るゲート線駆動回路３０の構成例を示すブロック図である。同図では、縦続接続されたｎ個（ｎは偶数）の単位シフトレジスタを２相のクロック信号ＣＬＫ，／ＣＬＫを用いて駆動する場合の例を示している。
【０１５５】
実施の形態６では、ゲート線駆動回路３０が備える電圧信号発生器３２Ａは、単位シフトレジスタＳＲを駆動するためのクロック信号ＣＬＫ，／ＣＬＫを用いて、信号のシフト方向を制御するための４つの電圧信号ＣＬＫＤｎ，／ＣＬＫＤｎ，ＣＬＫＤｒ，／ＣＬＫＤｒを生成するものである。そのため電圧信号発生器３２Ａは、それぞれクロック信号ＣＬＫ，／ＣＬＫを受けるクロック入力端子ＣＴ１，ＣＴ２と、それぞれ電圧信号ＣＬＫＤｎ，／ＣＬＫＤｎ，ＣＬＫＤｒ，／ＣＬＫＤｒをそれぞれ出力するための電圧信号出力端子ＶＴ１ｎ，ＶＴ２ｎ，ＶＴ１ｒ，ＶＴ２ｒとを備えている。
【０１５６】
図２９に示すように、本実施の形態のゲート線駆動回路３０では、各単位シフトレジスタＳＲの第１電圧信号端子Ｔ１には、電圧信号ＣＬＫＤｎ，／ＣＬＫＤｎの片方が入力される。また各単位シフトレジスタＳＲの第２電圧信号端子Ｔ２には、電圧信号ＣＬＫＤｒ，／ＣＬＫＤｒの片方が入力される。
【０１５７】
即ち図２９のように、クロック端子ＣＫにクロック信号ＣＬＫが入力される奇数段目の単位シフトレジスタＳＲ1，ＳＲ3，ＳＲ5・・・にあっては、第１電圧信号端子Ｔ１に／ＣＬＫＤｎが入力され、第２電圧信号端子Ｔ２に電圧信号／ＣＬＫＤｒが入力される。またクロック端子ＣＫにクロック信号／ＣＬＫが入力される偶数段目の単位シフトレジスタＳＲ2，ＳＲ4，ＳＲ6・・・にあっては、第１電圧信号端子Ｔ１に電圧信号ＣＬＫＤｎが入力され、第２電圧信号端子Ｔ２に電圧信号ＣＬＫＤｒが入力される。
【０１５８】
ここで４つの電圧信号ＣＬＫＤｎ，／ＣＬＫＤｎ，ＣＬＫＤｒ，／ＣＬＫＤｒについて説明する。電圧信号ＣＬＫＤｎは、順方向シフト時には図１５に示した電圧信号ＣＬＫＤと同じようにレベルが変化し、逆方向シフト時にはＬレベル（ＶＳＳ）に固定される信号である。電圧信号／ＣＬＫＤｎは、順方向シフト時には図１５の電圧信号／ＣＬＫＤと同じようにレベルが変化し、逆方向シフト時にはＬレベル（ＶＳＳ）に固定される信号である。電圧信号ＣＬＫＤｒは、逆方向シフト時には図１５の電圧信号ＣＬＫＤと同じようにレベルが変化し、順方向シフト時にはＬレベル（ＶＳＳ）に固定される信号である。電圧信号／ＣＬＫＤｒは、逆方向シフト時には図１５の電圧信号／ＣＬＫＤと同じようにレベルが変化し、順方向シフト時にはＬレベル（ＶＳＳ）に固定される信号である。先に述べたように、図１５に示した電圧信号ＣＬＫＤはクロック信号ＣＬＫの立ち上がりに同期して（同じタイミングで）Ｈレベルになり、クロック信号／ＣＬＫの立ち上がりに同期してＬレベルになる信号である。また電圧信号／ＣＬＫＤはクロック信号／ＣＬＫの立ち上がりに同期してＨレベルになり、クロック信号ＣＬＫの立ち上がりに同期してＬレベルになる信号である。
【０１５９】
このように、電圧信号ＣＬＫＤｎ，／ＣＬＫＤｎ，ＣＬＫＤｒ，／ＣＬＫＤｒのそれぞれは、シフト方向に応じて、図１５の電圧信号ＣＬＫＤ，／ＣＬＫＤのようにレベルが繰り返し変化する状態（活性状態）と、Ｌレベルに固定された状態（非活性状態）との２つの状態をとる信号である。言い換えれば、本実施の形態に係るゲート線駆動回路３０は、電圧信号ＣＬＫＤｎ，／ＣＬＫＤｎのペアと、電圧信号ＣＬＫＤｒ，／ＣＬＫＤｒのペアとのどちらを活性化させるかによって、信号のシフト方向が切り替わるものである。具体的には、電圧信号ＣＬＫＤｎ，／ＣＬＫＤｎを活性化させるとゲート線駆動回路３０は順方向シフトの動作が可能になり、電圧信号ＣＬＫＤｒ，／ＣＬＫＤｒを活性化されることで逆方向シフトの動作が可能になる。
【０１６０】
例えば図３０および図３１は、図２９に示したゲート線駆動回路３０の一部の回路図であり、図３０は順方向シフト時の状態、図３１は逆方向シフト時の状態を示している（ｎは偶数）。
【０１６１】
順方向シフト時には、電圧信号ＣＬＫＤｎ，／ＣＬＫＤｎが活性状態にされ、電圧信号ＣＬＫＤｒ，／ＣＬＫＤｒが非活性状態にされる。よって図３０の如く、単位シフトレジスタＳＲ1を始めとする奇数段目の第１電圧信号端子Ｔ１には活性状態の電圧信号／ＣＬＫＤｎ（＝電圧信号／ＣＬＫＤ）が入力され、第２電圧信号端子Ｔ２には非活性状態の電圧信号／ＣＬＫＤｒ（＝ＶＳＳ）が入力される。また単位シフトレジスタＳＲ2を始めとする偶数段目の第１電圧信号端子Ｔ１には活性状態の電圧信号ＣＬＫＤｎ（＝電圧信号ＣＬＫＤ）が入力され、第２電圧信号端子Ｔ２には非活性状態の電圧信号ＣＬＫＤｒ（＝ＶＳＳ）が入力される。
【０１６２】
一方、逆方向シフト時には、電圧信号ＣＬＫＤｎ，／ＣＬＫＤｎが非活性状態にされ、電圧信号ＣＬＫＤｒ，／ＣＬＫＤｒが活性状態にされる。よって図３１の如く、奇数段目の第１電圧信号端子Ｔ１には非活性状態の電圧信号／ＣＬＫＤｎ（＝ＶＳＳ）が入力され、第２電圧信号端子Ｔ２には活性状態の電圧信号／ＣＬＫＤｒ（＝電圧信号／ＣＬＫＤ）が入力される。また単位シフトレジスタＳＲ2を始めとする偶数段目の第１電圧信号端子Ｔ１には非活性状態の電圧信号ＣＬＫＤｎ（＝ＶＳＳ）が入力され、第２電圧信号端子Ｔ２には活性状態の電圧信号ＣＬＫＤｒ（＝電圧信号ＣＬＫＤ）が入力される。
【０１６３】
以上のように、順方向シフト時には、図３０の如く各単位シフトレジスタＳＲの第１電圧信号端子Ｔ１に入力される信号は、実施の形態１における順方向シフトの場合（図１３）と同じになる。またこのとき各単位シフトレジスタＳＲの第２電圧信号端子Ｔ２はＬレベルに固定されるが、順方向シフト時では各単位シフトレジスタＳＲのトランジスタＱ４は専らノードＮ１をＬレベルにするよう動作するので、その動作には影響ない。
【０１６４】
また逆方向シフト時には、図３１の如く各単位シフトレジスタＳＲの第２電圧信号端子Ｔ２に入力される信号は、実施の形態１における順方向シフトの場合（図１４）と同じになる。またこのとき各単位シフトレジスタＳＲの第１電圧信号端子Ｔ１はＬレベルに固定されるが、逆方向シフト時では各単位シフトレジスタＳＲのトランジスタＱ３は専らノードＮ１をＬレベルにするよう動作するので、その動作には影響ない。
【０１６５】
従って本実施の形態のゲート線駆動回路３０においても、図１０を用いて説明したと同様の理論により、順方向シフトの場合には、スタートパルスとしての制御パルスＳＴｎを切っ掛けにして単位シフトレジスタＳＲ1から出力された出力信号Ｇが、図３２の如く、クロック信号ＣＬＫ，／ＣＬＫに同期してシフトされながら単位シフトレジスタＳＲ2，ＳＲ3，・・・と順番に伝達される。また逆方向シフトの場合には、スタートパルスとしての制御パルスＳＴｒを切っ掛けにして単位シフトレジスタＳＲnから出力された出力信号Ｇが、図３３の如く、クロック信号ＣＬＫ，／ＣＬＫに同期してシフトされながら、単位シフトレジスタＳＲn-1，ＳＲn-2，・・・と順番に伝達される。
【０１６６】
ここで電圧信号発生器３２Ａについて詳細に説明する。図３４は、本実施の形態に係る電圧信号発生器３２Ａの回路図である。同図の如く、電圧信号発生器３２Ａは、図１８と同様の信号生成回路が２つ備えられたものとなっている。
【０１６７】
トランジスタＱ１０ｎ〜Ｑ１３ｎから成る回路は、順方向シフト時に活性化される電圧信号ＣＬＫＤｎ，／ＣＬＫＤｎを生成するものである。トランジスタＱ１０ｎ，Ｑ１１ｎは、電源供給端子ＰＴ１ｎ，ＰＴ２ｎの間に直列に接続しており、同じくトランジスタＱ１２ｎ，Ｑ１３ｎも、電源供給端子ＰＴ１ｎ，ＰＴ２ｎの間に直列に接続している。トランジスタＱ１０ｎ，Ｑ１３ｎのゲートはクロック入力端子ＣＴ１に接続しており、クロック信号ＣＬＫが入力される。トランジスタＱ１１ｎ，Ｑ１２ｎのゲートはクロック入力端子ＣＴ２に接続しており、クロック信号／ＣＬＫが入力される。トランジスタＱ１０ｎ，Ｑ１１ｎ間の接続ノードを「ノードＮ３ｎ」、トランジスタＱ１２ｎ，Ｑ１３ｎ間の接続ノードを「ノードＮ４ｎ」と定義する。
【０１６８】
トランジスタＱ１０ｒ〜Ｑ１３ｒから成る回路は、順方向シフト時に活性化される電圧信号ＣＬＫＤｒ，／ＣＬＫＤｒを生成するものである。トランジスタＱ１０ｒ，Ｑ１１ｒは、電源供給端子ＰＴ１ｒ，ＰＴ２ｒの間に直列に接続しており、同じくトランジスタＱ１２ｒ，Ｑ１３ｒも、電源供給端子ＰＴ１ｒ，ＰＴ２ｒの間に直列に接続している。トランジスタＱ１０ｒ，Ｑ１３ｒのゲートはクロック入力端子ＣＴ１に接続しており、クロック信号ＣＬＫが入力される。トランジスタＱ１１ｒ，Ｑ１２ｒのゲートはクロック入力端子ＣＴ２に接続しており、クロック信号／ＣＬＫが入力される。トランジスタＱ１０ｒ，Ｑ１１ｒ間の接続ノードを「ノードＮ３ｒ」、トランジスタＱ１２ｒ，Ｑ１３ｒ間の接続ノードを「ノードＮ４ｒ」と定義する。
【０１６９】
図３４のように本実施の形態においては、ノードＮ３ｎが電圧信号出力端子ＶＴ１ｎに、ノードＮ４ｎが電圧信号出力端子ＶＴ２ｎに、ノードＮ３ｒが電圧信号出力端子ＶＴ２ｒに、ノードＮ４ｒが電圧信号出力端子ＶＴ１ｒに、それぞれ接続される。また電源供給端子ＰＴ２ｎ，ＰＴ１ｒには、低電位側電源電位ＶＳＳが供給される。そして電源供給端子ＰＴ１ｎ，ＰＴ２ｒには、図２〜図５に示した電圧信号Ｖｎ，Ｖｒがそれぞれ供給される。先に述べたように、電圧信号Ｖｎ，Ｖｒは、信号のシフト方向の応じて、Ｈレベル、Ｌレベルが切り替わるものであり、またゲート線駆動回路３０の動作中は一定の電位に保たれるものである（繰り返し波形の信号ではない）。
【０１７０】
順方向シフトの場合には、図３５に示すように電圧信号ＶｎがＨレベル（ＶＤＤ）、電圧信号ＶｒがＬレベル（ＶＳＳ）となる。この場合、トランジスタＱ１０ｎ〜Ｑ１３ｎから成る回路は、図１９（ａ）（実施の形態１における順方向シフト時の電圧信号発生器３２）と同じ状態になる。よってノードＮ３ｎに接続する電圧信号出力端子ＶＴ１ｎには、電圧信号ＣＬＫＤｎとして図１５に示した電圧信号ＣＬＫＤと同じ信号が出力され、ノードＮ４ｎに接続する電圧信号出力端子ＶＴ２ｎには、電圧信号／ＣＬＫＤｎとして図１５に示した電圧信号／ＣＬＫＤと同じ信号が出力される。一方、トランジスタＱ１０ｒ〜Ｑ１３ｒから成る回路のノードＮ３ｒ，Ｎ４ｒは共にＬレベルに固定される。よって電圧信号出力端子ＶＴ２ｒに出力される電圧信号／ＣＬＫＤｒ、および電圧信号出力端子ＶＴ１ｒに出力される電圧信号ＣＬＫＤｒは、共にＬレベル（ＶＤＤ）を維持する信号になる。
【０１７１】
また逆方向シフトの場合には、図３６に示すように電圧信号ＶｎがＬレベル（ＶＳＳ）、電圧信号ＶｒがＨレベル（ＶＤＤ）となる。この場合、トランジスタＱ１０ｎ〜Ｑ１３ｎから成る回路はのノードＮ３ｎ，Ｎ４ｎは共にＬレベルに固定される。よって電圧信号出力端子ＶＴ１ｎに出力される電圧信号ＣＬＫＤｎ、および電圧信号出力端子ＶＴ２ｎに出力される電圧信号ＣＬＫＤｎは、共にＬレベル（ＶＤＤ）を維持する信号になる。一方、トランジスタＱ１０ｎ〜Ｑ１３ｎから成る回路は、図１９（ｂ）（実施の形態１における順方向シフト時の電圧信号発生器３２）と同じ状態になる。よって電圧信号出力端子ＶＴ２ｒには、電圧信号／ＣＬＫＤｒとして図１５に示した電圧信号／ＣＬＫＤと同じ信号が出力され、電圧信号出力端子ＶＴ１ｒには、電圧信号ＣＬＫＤｒとして図１５に示した電圧信号ＣＬＫＤと同じ信号が出力される。
【０１７２】
図３４の回路は、８個のトランジスタから成っているが、単位シフトレジスタＳＲの１つ１つに注目すると、トランジスタＱ１２ｎ，Ｑ１３ｎ，Ｑ１０ｒ，Ｑ１１ｒの４個から成る回路と、トランジスタＱ１０ｎ，Ｑ１１ｎ，Ｑ１２ｒ，Ｑ１３ｒの４個から成る回路とに分けて考えられる。
【０１７３】
例えば、クロック端子ＣＫにクロック信号ＣＬＫが入力される単位シフトレジスタＳＲk1に注目すると、その第１電圧信号端子Ｔ１には電圧信号発生器３２Ａの電圧信号出力端子ＶＴ２ｎが接続され、第２電圧信号端子Ｔ２には電圧信号出力端子ＶＴ２ｒが接続される。よって単位シフトレジスタＳＲk1の第１および第２電圧信号端子Ｔ１，Ｔ２へ入力する信号を生成する回路は、トランジスタＱ１２ｎ，Ｑ１３ｎ，Ｑ１０ｒ，Ｑ１１ｒの４個から成る回路ということになる。
【０１７４】
このトランジスタＱ１２ｎ，Ｑ１３ｎ，Ｑ１０ｒ，Ｑ１１ｒから成る回路は、電圧信号ＶｎがＨレベル（ＶＤＤ）に、電圧信号ＶｒがＬレベル（ＶＳＳ）にそれぞれ設定されることで、電圧信号出力端子ＶＴ２ｎから図１５の電圧信号／ＣＬＫＤと同じ電圧信号／ＣＬＫＤｎを出力し、電圧信号出力端子ＶＴ２ｒからＬレベルに固定された電圧信号／ＣＬＫＤｒを出力する。また電圧信号ＶｎがＬレベル（ＶＳＳ）に、電圧信号ＶｒがＨレベル（ＶＤＤ）にそれぞれ設定されることで、電圧信号出力端子ＶＴ２ｎからＬレベルに固定された電圧信号／ＣＬＫＤｎを出力し、電圧信号出力端子ＶＴ２ｒから図１５の電圧信号／ＣＬＫＤと同じ電圧信号／ＣＬＫＤｎを出力する。
【０１７５】
逆に、クロック端子ＣＫにクロック信号／ＣＬＫが入力される単位シフトレジスタＳＲk2に注目すると、その第１電圧信号端子Ｔ１には電圧信号発生器３２Ａの電圧信号出力端子ＶＴ１ｎが接続され、第２電圧信号端子Ｔ２には電圧信号出力端子ＶＴ１ｒが接続される。よって単位シフトレジスタＳＲk2の第１および第２電圧信号端子Ｔ１，Ｔ２へ入力する信号を生成する回路は、トランジスタＱ１０ｎ，Ｑ１１ｎ，Ｑ１２ｒ，Ｑ１３ｒの４個から成る回路ということになる。
【０１７６】
このトランジスタＱ１０ｎ，Ｑ１１ｎ，Ｑ１２ｒ，Ｑ１３ｒから成る回路は、電圧信号ＶｎがＨレベル（ＶＤＤ）に、電圧信号ＶｒがＬレベル（ＶＳＳ）にそれぞれ設定されることで、電圧信号出力端子ＶＴ１ｎから図１５の電圧信号ＣＬＫＤと同じ電圧信号ＣＬＫＤｎを出力し、電圧信号出力端子ＶＴ１ｒからＬレベルに固定された電圧信号ＣＬＫＤｒを出力する。また電圧信号ＶｎがＬレベル（ＶＳＳ）に、電圧信号ＶｒがＨレベル（ＶＤＤ）にそれぞれ設定されることで、電圧信号出力端子ＶＴ１ｎからＬレベルに固定された電圧信号ＣＬＫＤｎを出力し、電圧信号出力端子ＶＴ１ｒから図１５の電圧信号ＣＬＫＤと同じ電圧信号ＣＬＫＤｎを出力する。
【０１７７】
本実施の形態においても実施の形態１と同様の効果が得られる。即ち、例えば順方向シフトを行う場合、単位シフトレジスタＳＲkの第１電圧信号端子Ｔ１に入力される電圧信号ＣＬＫＤｎと、第１入力端子ＩＮ１に入力される前段の出力信号Ｇk-1とは同時に立ち下がらず、必ず前段の出力信号Ｇk-1の方が先に立ち下がるようになる。従って、前段の出力信号Ｇk-1の立ち下がりの遅れにより単位シフトレジスタＳＲのノードＮ１がＨレベルの電位が低下するという問題が解決され、その結果、ゲート線駆動回路３０の誤動作の発生を抑え、表示装置の表示不具合を防止することができる。
【０１７８】
さらに本実施の形態では、順方向シフトの際には各単位シフトレジスタＳＲの第２電圧信号端子Ｔ２がＬレベル（ＶＳＳ）に固定されるので、トランジスタＱ４の電圧ストレスをより緩和することができる。逆方向シフトの際には各単位シフトレジスタＳＲの第１電圧信号端子Ｔ１がＬレベル（ＶＳＳ）に固定されるので、トランジスタＱ３の電圧ストレスをより緩和することができる。
【０１７９】
また本実施の形態においても、電圧信号発生器３２Ａに供給される電源となるのは、図２〜図５に示した一定電圧の電圧信号Ｖｎ，Ｖｒであり、繰り返し波形を得るための特別な信号生成回路および、所定の出力レベルを得るためのレベルシフタ等は不要である。つまり図２〜図５の例からのコスト上昇は抑えられている。
【０１８０】
＜実施の形態７＞
図３４に示した電圧信号発生器３２Ａは、図１８と同じ構成の２つの回路から成るため、電圧信号発生器３２Ａをａ−Ｓｉ ＴＦＴや有機ＴＦＴによって構成した場合には、ゲート線駆動回路３０の動作途中に、電源供給端子ＰＴ１，ＰＴ２の電位（Ｖｎ，Ｖｒ）の切り替えることによって、信号のシフト方向の変更する用途には不向きである。
【０１８１】
実施の形態７では、ゲート線駆動回路３０の動作途中に信号のシフト方向の切り替えを行うことが可能な電圧信号発生器３２Ａを提案する。本実施の形態に係る電圧信号発生器３２Ａは、図１８に示した信号生成回路１つと、図３７に示す切替回路ＣＨ４とを備える。切替回路ＣＨ４は、図１８の回路におけるノードＮ３，Ｎ４と電圧信号出力端子ＶＴ１ｎ，ＶＴ２ｎ，ＶＴ１ｒ，ＶＴ２ｒとの間に設けられるものであり、それらの接続関係を切り替えることによって、ゲート線駆動回路３０における信号のシフト方向を切り替えるものである。
【０１８２】
切替回路ＣＨ４は、接続端子ＴＥ１〜ＴＥ６、それらの接続関係を切り替えるためのジャンパー配線Ｊ１〜Ｊ４、および接続端子ＴＥ３〜ＴＥ６に低電位側電源電位ＶＳＳを供給することが可能なジャンパー配線Ｊ５〜Ｊ８から成っている。ジャンパー配線Ｊ１は、接続端子ＴＥ１，ＴＥ３間の接続（ショート）／非接続（オープン）を切り替えるものであり、同様に、ジャンパー配線Ｊ２は接続端子ＴＥ２，ＴＥ４間の接続／非接続を切り替え、ジャンパー配線Ｊ３は接続端子ＴＥ１，ＴＥ５間の接続／非接続を切り替え、ジャンパー配線Ｊ４は接続端子ＴＥ２，ＴＥ６間の接続／非接続を切り替えるものである。またジャンパー配線Ｊ５〜Ｊ８は、それぞれ接続端子ＴＥ３〜ＴＥ６と低電位側電源電位ＶＳＳを供給する電源との接続／非接続を切り替えるものである。
【０１８３】
接続端子ＴＥ１〜ＴＥ６は、ゲート線駆動回路３０が形成されるガラス等の絶縁体基板上に形成されており、当該絶縁基板上の回路と外部回路との接続を可能にしている。ジャンパー配線Ｊ１〜Ｊ８は上記絶縁基板とは別のプリント基板上に形成されており、接続端子ＴＥ１〜ＴＥ８を介して絶縁基板上の回路に接続されている。
【０１８４】
本実施の形態においては、図１８の回路の電源供給端子ＰＴ１のレベルは高電位側電源電位ＶＤＤに固定され、また電源供給端子ＰＴ２のレベルは低電位側電源電位ＶＳＳに固定される。そして図３７に示すように、切替回路ＣＨ４の接続端子ＴＥ１に図１８のノードＮ３が接続され、接続端子ＴＥ２にノードＮ４が接続される。また接続端子ＴＥ３には電圧信号出力端子ＶＴ１ｎが、接続端子ＴＥ４には電圧信号出力端子ＶＴ２ｎが、接続端子ＴＥ５には電圧信号出力端子ＶＴ１ｒが、接続端子ＴＥ６には電圧信号出力端子ＶＴ２ｒが、それぞれ接続される。
【０１８５】
ゲート線駆動回路３０に順方向シフトを行わせる場合には、図３７（ａ）の如くジャンパー配線Ｊ１，Ｊ２，Ｊ７，Ｊ８をショート状態にし、ジャンパー配線Ｊ３，Ｊ４，Ｊ５，Ｊ６をオープン状態にする。それにより、ノードＮ３と電圧信号出力端子ＶＴ１ｎとが接続され、ノードＮ４と電圧信号出力端子ＶＴ２ｎとが接続され、電圧信号出力端子ＶＴ１ｒ，ＶＴ２ｒには低電位側電源電位ＶＳＳが供給される。その結果、電圧信号発生器３２Ａは図３８（ａ）に示す回路構成となる。従って、電圧信号出力端子ＶＴ１ｎ，ＶＴ２ｎから出力される電圧信号ＣＬＫＤｎ，／ＣＬＫＤｎは活性状態になり、電圧信号出力端子ＶＴ１ｒ，ＶＴ２ｒから出力される電圧信号ＣＬＫＤｒ，／ＣＬＫＤｒは非活性状態になる。よってゲート線駆動回路３０は順方向シフトの動作を行うことが可能になる。
【０１８６】
また逆方向シフトを行わせる場合には、図３７（ｂ）の如くジャンパー配線Ｊ３，Ｊ４，Ｊ５，Ｊ６をショート状態にし、ジャンパー配線Ｊ１，Ｊ２，Ｊ７，Ｊ８をオープン状態にする。それにより、ノードＮ３と電圧信号出力端子ＶＴ１ｒとが接続され、ノードＮ４と電圧信号出力端子ＶＴ２ｒとが接続され、電圧信号出力端子ＶＴ１ｎ，ＶＴ２ｎには低電位側電源電位ＶＳＳが供給される。その結果、電圧信号発生器３２Ａは図３８（ｂ）に示す回路構成となる。従って、電圧信号出力端子ＶＴ１ｒ，ＶＴ２ｒから出力される電圧信号ＣＬＫＤｒ，／ＣＬＫＤｒは活性状態になり、電圧信号出力端子ＶＴ１ｎ，ＶＴ２ｎから出力される電圧信号ＣＬＫＤｎ，／ＣＬＫＤｎは非活性状態になる。よってゲート線駆動回路３０は逆方向シフトの動作を行うことが可能になる。
【０１８７】
本実施の形態において図１８の回路は、単位シフトレジスタＳＲの１つ１つに注目すると、トランジスタＱ１０，Ｑ１１から成る回路と、トランジスタＱ１２，Ｑ１３から成る回路とに分けて考えられる。
【０１８８】
例えば、クロック端子ＣＫにクロック信号ＣＬＫが入力される単位シフトレジスタＳＲk1に注目すると、その第１電圧信号端子Ｔ１には電圧信号発生器３２Ａの電圧信号出力端子ＶＴ２ｎが接続され、第２電圧信号端子Ｔ２には電圧信号出力端子ＶＴ２ｒが接続される。順方向シフト時には、電圧信号出力端子ＶＴ２ｎはトランジスタＱ１２，Ｑ１３から成る回路に接続されるが、電圧信号出力端子ＶＴ２ｒはＬレベル（ＶＤＤ）に固定されるだけであり、実質的に図１８の回路に接続されない。逆方向シフト時には、電圧信号出力端子ＶＴ２ｒがトランジスタＱ１２，Ｑ１３から成る回路に接続されるが、電圧信号出力端子ＶＴ２ｎはＬレベル（ＶＤＤ）に固定されるだけであり、実質的に図１８の回路に接続されない。よって単位シフトレジスタＳＲk1の第１および第２電圧信号端子Ｔ１，Ｔ２へ入力する信号を生成するのは、トランジスタＱ１２，Ｑ１３から成る回路（および低電位側電源電位ＶＳＳの供給源）ということになる。
【０１８９】
このトランジスタＱ１２，Ｑ１３から成る回路は、切替回路ＣＨ４が電圧信号出力端子ＶＴ２ｎをノードＮ４に接続させると共に電圧信号出力端子ＶＴ２ｒをＬレベル（ＶＳＳ）に固定することで、電圧信号出力端子ＶＴ２ｎから図１５の電圧信号／ＣＬＫＤと同じ波形の電圧信号／ＣＬＫＤｎを出力し、電圧信号出力端子ＶＴ２ｒからＬレベルに固定された電圧信号／ＣＬＫＤｒを出力する。また切替回路ＣＨ４が電圧信号出力端子ＶＴ２ｎをＬレベル（ＶＳＳ）に固定すると共に電圧信号出力端子ＶＴ２ｒをノードＮ４に接続させることで、電圧信号出力端子ＶＴ２ｎからＬレベルに固定された電圧信号／ＣＬＫＤｎを出力し、電圧信号出力端子ＶＴ２ｒから図１５の電圧信号／ＣＬＫＤと同じ波形の電圧信号／ＣＬＫＤｎを出力する。
【０１９０】
逆に、クロック端子ＣＫにクロック信号／ＣＬＫが入力される単位シフトレジスタＳＲk2に注目すると、その単位シフトレジスタＳＲk2の第１および第２電圧信号端子Ｔ１，Ｔ２へ入力する信号を生成するのは、トランジスタＱ１０，Ｑ１１から成る回路（および低電位側電源電位ＶＳＳの供給源）ということになる。
【０１９１】
このトランジスタＱ１０，Ｑ１１から成る回路は、切替回路ＣＨ４が電圧信号出力端子ＶＴ１ｎをノードＮ３に接続させると共に電圧信号出力端子ＶＴ１ｒをＬレベル（ＶＳＳ）に固定することで、電圧信号出力端子ＶＴ１ｎから図１５の電圧信号ＣＬＫＤと同じ波形の電圧信号ＣＬＫＤｎを出力し、電圧信号出力端子ＶＴ１ｒからＬレベルに固定された電圧信号ＣＬＫＤｒを出力する。また切替回路ＣＨ４が電圧信号出力端子ＶＴ１ｎをＬレベル（ＶＳＳ）に固定すると共に電圧信号出力端子ＶＴ１ｒをノードＮ３に接続させることで、電圧信号出力端子ＶＴ１ｎからＬレベルに固定された電圧信号ＣＬＫＤｎを出力し、電圧信号出力端子ＶＴ１ｒから図１５の電圧信号ＣＬＫＤと同じ波形の電圧信号ＣＬＫＤｎを出力する。
【０１９２】
本実施の形態に係るゲート線駆動回路３０によれば、図１８の回路の電源供給端子ＰＴ１，ＰＴ２の電位を切り替えることなく、切替回路ＣＨ４によって、信号のシフト方向の変更を行うことが可能である。従って、電圧信号発生器３２Ａをａ−Ｓｉ ＴＦＴや有機ＴＦＴで構成しても、上記したＶｔｈシフトに起因する問題は伴わない。即ち、シフト方向の変更の際にゲート線駆動回路３０の駆動能力が低下するという問題が解決される。
【０１９３】
なお図示は省略するが、本実施の形態においてもジャンパー配線に代えてスイッチ（例えば電子スイッチ等）を用いて切替回路ＣＨ４を構成してもよい。
【０１９４】
＜実施の形態８＞
実施の形態８においても、ゲート線駆動回路３０の動作途中に信号のシフト方向を切り替え可能な電圧信号発生器３２Ａを提案する。本実施の形態に係る電圧信号発生器３２Ａは、図３４に示した回路に加え、図３９に示す切替回路ＣＨ５を備える。
【０１９５】
切替回路ＣＨ５は、図３４の回路におけるクロック入力端子ＣＴ１，ＣＴ２とトランジスタＱ１０〜Ｑ１３のゲートとの間に設けられるものであり、それらの接続関係を切り替えることによって、ゲート線駆動回路３０における信号のシフト方向を切り替えるものである。
【０１９６】
切替回路ＣＨ５は、図３７に示した切替回路ＣＨ４と同様の構成を有している。即ち切替回路ＣＨ５も、絶縁体基板上に形成された接続端子ＴＥ１〜ＴＥ６と、プリント基板上に形成され、接続端子ＴＥ１〜ＴＥ６の接続関係を切り替えるためのジャンパー配線Ｊ１〜Ｊ４、および接続端子ＴＥ３〜ＴＥ６に低電位側電源電位ＶＳＳを供給することが可能なジャンパー配線Ｊ５〜Ｊ８から成っている。但し本実施の形態では、図３９に示すように、切替回路ＣＨ５の接続端子ＴＥ１に図３４のクロック入力端子ＣＴ１が接続され、接続端子ＴＥ２にクロック入力端子ＣＴ２が接続される。また接続端子ＴＥ３にトランジスタＱ１０ｎのゲートが、接続端子ＴＥ４にトランジスタＱ１２ｎのゲートが、接続端子ＴＥ５にトランジスタＱ１１ｒのゲートが、接続端子ＴＥ６にトランジスタＱ１３ｒのゲートが、それぞれ接続される。なお、トランジスタＱ１３ｎ，Ｑ１０ｒのゲートは常にクロック入力端子ＣＴ１に接続され、トランジスタＱ１１ｎ，Ｑ１２ｒのゲートは常にクロック入力端子ＣＴ２に接続される。
【０１９７】
また本実施の形態では、図３４の回路の電源供給端子ＰＴ１ｎ，ＰＴ２ｒのレベルは高電位側電源電位ＶＤＤに固定され、また電源供給端子ＰＴ２ｎ，ＰＴ１ｒのレベルは低電位側電源電位ＶＳＳに固定される。
【０１９８】
ゲート線駆動回路３０に順方向シフトを行わせる場合には、図３９（ａ）の如くジャンパー配線Ｊ１，Ｊ２，Ｊ７，Ｊ８をショート状態にし、ジャンパー配線Ｊ３，Ｊ４，Ｊ５，Ｊ６をオープン状態にする。それにより、クロック入力端子ＣＴ１とトランジスタＱ１０ｎのゲートとが接続され、クロック入力端子ＣＴ２とトランジスタＱ１２ｎのゲートとが接続される。またトランジスタＱ１１ｒ，Ｑ１３ｒのゲートには低電位側電源電位ＶＳＳが供給される。その結果、電圧信号発生器３２Ａは図４０に示す回路構成となる。従って、電圧信号出力端子ＶＴ１ｎ，ＶＴ２ｎから出力される電圧信号ＣＬＫＤｎ，／ＣＬＫＤｎは活性状態になり、電圧信号出力端子ＶＴ１ｒ，ＶＴ２ｒから出力される電圧信号ＣＬＫＤｒ，／ＣＬＫＤｒは非活性状態になる。よってゲート線駆動回路３０は順方向シフトの動作を行うことが可能になる。またその間、トランジスタＱ１１ｒ，Ｑ１３ｒのゲートが正バイアスがかからないので、それらのＶｔｈシフトは軽減される。
【０１９９】
また逆方向シフトを行わせる場合には、図３９（ｂ）の如くジャンパー配線Ｊ３，Ｊ４，Ｊ５，Ｊ６をショート状態にし、ジャンパー配線Ｊ１，Ｊ２，Ｊ７，Ｊ８をオープン状態にする。それにより、クロック入力端子ＣＴ１とトランジスタＱ１１ｒのゲートとが接続され、クロック入力端子ＣＴ２とトランジスタＱ１３ｒのゲートとが接続される。またトランジスタＱ１０ｎ，Ｑ１２ｎのゲートには低電位側電源電位ＶＳＳが供給される。その結果、電圧信号発生器３２Ａは図４１に示す回路構成となる。従って、電圧信号出力端子ＶＴ１ｎ，ＶＴ２ｎから出力される電圧信号ＣＬＫＤｎ，／ＣＬＫＤｎは活性状態になり、電圧信号出力端子ＶＴ１ｒ，ＶＴ２ｒから出力される電圧信号ＣＬＫＤｒ，／ＣＬＫＤｒは非活性状態になる。よってゲート線駆動回路３０は逆方向シフトの動作を行うことが可能になる。またその間、トランジスタＱ１０ｎ，Ｑ１２ｎのゲートが正バイアスがかからないので、それらのＶｔｈシフトは軽減される。
【０２００】
本実施の形態において図３４の回路は、単位シフトレジスタＳＲの１つ１つに注目すると、トランジスタＱ１２ｎ，Ｑ１３ｎ，Ｑ１０ｒ，Ｑ１１ｒの４個から成る回路と、トランジスタＱ１０ｎ，Ｑ１１ｎ，Ｑ１２ｒ，Ｑ１３ｒの４個から成る回路とに分けて考えられる。
【０２０１】
例えば、クロック端子ＣＫにクロック信号ＣＬＫが入力される単位シフトレジスタＳＲk1に注目すると、その単位シフトレジスタＳＲk1の第１および第２電圧信号端子Ｔ１，Ｔ２へ入力する信号を生成する回路は、トランジスタＱ１２ｎ，Ｑ１３ｎ，Ｑ１０ｒ，Ｑ１１ｒの４個から成る回路である。
【０２０２】
このトランジスタＱ１２ｎ，Ｑ１３ｎ，Ｑ１０ｒ，Ｑ１１ｒから成る回路は、切替回路ＣＨ５がトランジスタＱ１２ｎのゲートをクロック入力端子ＣＴ２に接続させると共にトランジスタＱ１１ｒのゲートをＬレベル（ＶＳＳ）に固定することで、電圧信号出力端子ＶＴ２ｎから図１５の電圧信号／ＣＬＫＤと同じ電圧信号／ＣＬＫＤｎを出力し、電圧信号出力端子ＶＴ２ｒからＬレベルに固定された電圧信号／ＣＬＫＤｒを出力する。また、切替回路ＣＨ５がトランジスタＱ１２ｎのゲートをＬレベル（ＶＳＳ）に固定すると共にトランジスタＱ１１ｒのゲートをクロック入力端子ＣＴ２に接続させることで、電圧信号出力端子ＶＴ２ｎからＬレベルに固定された電圧信号／ＣＬＫＤｎを出力し、電圧信号出力端子ＶＴ２ｒから図１５の電圧信号／ＣＬＫＤと同じ電圧信号／ＣＬＫＤｎを出力する。
【０２０３】
逆に、クロック端子ＣＫにクロック信号／ＣＬＫが入力される単位シフトレジスタＳＲk2に注目すると、その単位シフトレジスタＳＲk2の第１および第２電圧信号端子Ｔ１，Ｔ２へ入力する信号を生成する回路は、トランジスタＱ１０ｎ，Ｑ１１ｎ，Ｑ１２ｒ，Ｑ１３ｒの４個から成る回路である。
【０２０４】
このトランジスタＱ１０ｎ，Ｑ１１ｎ，Ｑ１２ｒ，Ｑ１３ｒから成る回路は、切替回路ＣＨ５がトランジスタＱ１０ｎのゲートをクロック入力端子ＣＴ１に接続させると共にトランジスタＱ１３ｒのゲートをＬレベル（ＶＳＳ）に固定することで、電圧信号出力端子ＶＴ１ｎから図１５の電圧信号ＣＬＫＤと同じ電圧信号ＣＬＫＤｎを出力し、電圧信号出力端子ＶＴ１ｒからＬレベルに固定された電圧信号ＣＬＫＤｒを出力する。また切替回路ＣＨ５がトランジスタＱ１０ｎのゲートをＬレベル（ＶＳＳ）に固定すると共にトランジスタＱ１３ｒのゲートをクロック入力端子ＣＴ１に接続させることで、電圧信号出力端子ＶＴ１ｎからＬレベルに固定された電圧信号ＣＬＫＤｎを出力し、電圧信号出力端子ＶＴ１ｒから図１５の電圧信号ＣＬＫＤと同じ電圧信号ＣＬＫＤｎを出力する。
【０２０５】
本実施の形態においても、切替回路ＣＨ５を用いることによって、図３４の回路の電源供給端子ＰＴ１，ＰＴ２の電位を切り替えることなく信号のシフト方向の変更を行うことが可能である。従って、電圧信号発生器３２Ａをａ−Ｓｉ ＴＦＴや有機ＴＦＴで構成しても、上記したＶｔｈシフトに起因する問題は伴わない。即ち、シフト方向の変更の際にゲート線駆動回路３０の駆動能力が低下するという問題が解決される。
【０２０６】
なお図３４の回路においてはトランジスタＱ１１ｎ，Ｑ１３ｎ，Ｑ１０ｒ，Ｑ１２ｒは非飽和領域で動作するため、Ｖｔｈシフトが生じても問題とはならないので、本実施の形態では、トランジスタＱ１１ｎ，Ｑ１３ｎ，Ｑ１０ｒ，Ｑ１２ｒのゲートには常にクロック信号ＣＬＫ，／ＣＬＫ信号が供給される構成とした。しかし、例えば順方向シフト時にはトランジスタＱ１０ｒ，Ｑ１２ｒのゲートもＬレベル（ＶＳＳ）にし、逆方向シフト時にはトランジスタＱ１１ｎ，Ｑ１３ｎのゲートもＬレベル（ＶＳＳ）にしてもよい。それにより、トランジスタＱ１１ｎ，Ｑ１３ｎ，Ｑ１０ｒ，Ｑ１２ｒのＶｔｈシフトが軽減されるが、先に述べたようにこのＶｔｈシフトは特に問題とはならない上、切替回路ＣＨ５の回路規模が大きくなる。
【０２０７】
なお図示は省略するが、本実施の形態においてもジャンパー配線に代えてスイッチ（例えば電子スイッチ等）を用いて切替回路ＣＨ５を構成してもよい。
【図面の簡単な説明】
【０２０８】
【図１】本発明の実施の形態に係る表示装置の構成を示す概略ブロック図である。
【図２】双方向単位シフトレジスタを用いた従来のゲート線駆動回路の構成例を示すブロック図である。
【図３】双方向単位シフトレジスタの回路図である。
【図４】図２に示した従来のゲート線駆動回路の動作を示すタイミング図である。
【図５】図２に示した従来のゲート線駆動回路の動作を示すタイミング図である。
【図６】双方向単位シフトレジスタを用いた従来のゲート線駆動回路の構成例を示すブロック図である。
【図７】双方向単位シフトレジスタを用いた従来のゲート線駆動回路の構成例を示すブロック図である。
【図８】図７に示した従来のゲート線駆動回路の動作を示すタイミング図である。
【図９】図７に示した従来のゲート線駆動回路の動作を示すタイミング図である。
【図１０】図７のゲート線駆動回路の一部の回路図である。
【図１１】実施の形態１に係るゲート線駆動回路の構成例を示すブロック図である。
【図１２】実施の形態１に係るゲート線駆動回路に用いられた双方向単位シフトレジスタの回路図である。
【図１３】順方向シフト時における実施の形態１に係るゲート線駆動回路の一部の回路図である。
【図１４】逆方向シフト時における実施の形態１に係るゲート線駆動回路の一部の回路図である。
【図１５】実施の形態１に係る電圧信号の波形を示すタイミング図である。
【図１６】実施の形態１に係るゲート線駆動回路の動作を示すタイミング図である。
【図１７】実施の形態１に係るゲート線駆動回路の動作を示すタイミング図である。
【図１８】実施の形態１に係る電圧信号発生器の回路図である。
【図１９】実施の形態１に係る電圧信号発生器の動作を説明するための図である。
【図２０】実施の形態２に係るゲート線駆動回路の切替回路の構成を示す図である。
【図２１】実施の形態２に係るゲート線駆動回路の切替回路の動作を説明するための図である。
【図２２】実施の形態２に係るゲート線駆動回路の変形例を示す図である。
【図２３】実施の形態３に係るゲート線駆動回路の切替回路の構成を示す図である。
【図２４】実施の形態３に係るゲート線駆動回路の切替回路の動作を説明するための図である。
【図２５】実施の形態３に係るゲート線駆動回路の変形例を示す図である。
【図２６】実施の形態４に係るゲート線駆動回路の切替回路の構成を示す図である。
【図２７】実施の形態４に係るゲート線駆動回路の変形例を示す図である。
【図２８】実施の形態５に係る電圧信号発生器の回路図である。
【図２９】実施の形態６に係るゲート線駆動回路の構成例を示すブロック図である。
【図３０】順方向シフト時における実施の形態６に係るゲート線駆動回路の一部の回路図である。
【図３１】逆方向シフト時における実施の形態６に係るゲート線駆動回路の一部の回路図である。
【図３２】実施の形態６に係るゲート線駆動回路の動作を示すタイミング図である。
【図３３】実施の形態６に係るゲート線駆動回路の動作を示すタイミング図である。
【図３４】実施の形態６に係る電圧信号発生器の回路図である。
【図３５】実施の形態６に係る電圧信号発生器の動作を説明するための図である。
【図３６】実施の形態６に係る電圧信号発生器の動作を説明するための図である。
【図３７】実施の形態７に係るゲート線駆動回路の切替回路の構成を示す図である。
【図３８】実施の形態７に係るゲート線駆動回路の切替回路の動作を説明するための図である。
【図３９】実施の形態８に係るゲート線駆動回路の切替回路の動作を説明するための図である。
【図４０】実施の形態８に係るゲート線駆動回路の切替回路の動作を説明するための図である。
【図４１】実施の形態８に係るゲート線駆動回路の切替回路の構成を示す図である。
【符号の説明】
【０２０９】
１０  液晶表示装置、３０  ゲート線駆動回路、３１  クロック発生器、３２，３２Ａ  電圧信号発生器、ＳＲ  単位シフトレジスタ、Ｑ１〜Ｑ１３  トランジスタ、ＣＴ１，ＣＴ２  クロック入力端子、ＶＴ１，ＶＴ２  電圧信号出力端子、ＰＴ１，ＰＴ２  電源供給端子、ＣＨ１〜ＣＨ５  切替回路、ＴＥ１〜ＴＥ６  接続端子、Ｊ１〜Ｊ８  ジャンパー配線、ＳＷ１，ＳＷ２  電子スイッチ。
【図１】
2008140522.tif 000003
【図２】
2008140522.tif 000004
【図３】
2008140522.tif 000005
【図４】
2008140522.tif 000006
【図５】
2008140522.tif 000007
【図６】
2008140522.tif 000008
【図７】
2008140522.tif 000009
【図８】
2008140522.tif 000010
【図９】
2008140522.tif 000011
【図１０】
2008140522.tif 000012
【図１１】
2008140522.tif 000013
【図１２】
2008140522.tif 000014
【図１３】
2008140522.tif 000015
【図１４】
2008140522.tif 000016
【図１５】
2008140522.tif 000017
【図１６】
2008140522.tif 000018
【図１７】
2008140522.tif 000019
【図１８】
2008140522.tif 000020
【図１９】
2008140522.tif 000021
【図２０】
2008140522.tif 000022
【図２１】
2008140522.tif 000023
【図２２】
2008140522.tif 000024
【図２３】
2008140522.tif 000025
【図２４】
2008140522.tif 000026
【図２５】
2008140522.tif 000027
【図２６】
2008140522.tif 000028
【図２７】
2008140522.tif 000029
【図２８】
2008140522.tif 000030
【図２９】
2008140522.tif 000031
【図３０】
2008140522.tif 000032
【図３１】
2008140522.tif 000033
【図３２】
2008140522.tif 000034
【図３３】
2008140522.tif 000035
【図３４】
2008140522.tif 000036
【図３５】
2008140522.tif 000037
【図３６】
2008140522.tif 000038
【図３７】
2008140522.tif 000039
【図３８】
2008140522.tif 000040
【図３９】
2008140522.tif 000041
【図４０】
2008140522.tif 000042
【図４１】
2008140522.tif 000043