(57)【要約】【課題】この発明は、フォルスパス自動生成ツールが生成したフォルスパス設定の中から合理的なフォルスパス設定を抽出して、フォルスパス設定を利用した各種の処理に要する時間の短縮化を効果的に促進させるようにしたフォルスパス自動抽出装置及びフォルスパス自動抽出方法を提供することを目的としている。【解決手段】フォルスパス自動生成ツール（１３）が生成した複数のフォルスパスの経路に、それぞれ所定のタイミング仕様に基づいたタイミング解析を施す手段（２１）と、タイミング解析結果のうち所定のタイミング仕様を満たさない結果に対応したフォルスパスを抽出する手段（２３〜２５）とを備える。【選択図】    図３
2008140056.tif 000002
【特許請求の範囲】
【請求項１】
フォルスパス自動生成ツールが生成した複数のフォルスパスの経路に対して、それぞれ所定のタイミング仕様に基づいたタイミング解析を施す解析手段と、
前記解析手段によるタイミング解析結果を保存する記録手段と、
前記記録手段に保存されたタイミング解析結果のうち前記所定のタイミング仕様を満たさない結果と、前記フォルスパス自動生成ツールが生成した複数のフォルスパスとを照合し、前記所定のタイミング仕様を満たさない結果に対応したフォルスパスを抽出する抽出手段とを具備することを特徴とするフォルスパス自動抽出装置。
【請求項２】
前記抽出手段は、前記記録手段に保存されたタイミング解析結果のうち前記所定のタイミング仕様を満たさないものの中から悪い順に複数個の解析結果を抽出し、その抽出された解析結果に対応したフォルスパスを抽出することを特徴とする請求項１記載のフォルスパス自動抽出装置。
【請求項３】
前記抽出手段は、前記記録手段に保存されたタイミング解析結果の中から、スラックの値が悪い順に複数個の解析結果を抽出することを特徴とする請求項２記載のフォルスパス自動抽出装置。
【請求項４】
前記解析手段は、ＳＴＡであることを特徴とする請求項１記載のフォルスパス自動抽出装置。
【請求項５】
ＬＳＩのハードウエア記述とクロック仕様とに基づいてフォルスパスを自動生成するフォルスパス自動生成ツールと、
前記フォルスパス自動生成ツールが生成した複数のフォルスパスの経路に対して、それぞれ所定のタイミング仕様に基づいたタイミング解析を施す解析手段と、
前記解析手段によるタイミング解析結果を保存する記録手段と、
前記記録手段に保存されたタイミング解析結果のうち前記所定のタイミング仕様を満たさない結果と、前記フォルスパス自動生成ツールが生成した複数のフォルスパスとを照合し、前記所定のタイミング仕様を満たさない結果に対応したフォルスパスを抽出する抽出手段と、
前記抽出手段で抽出されたフォルスパスに基づいてインプリメント処理を行なう処理手段とを具備することを特徴とする論理設計最適化装置。
【請求項６】
フォルスパス自動生成ツールが生成した複数のフォルスパスの経路に対して、それぞれ所定のタイミング仕様に基づいたタイミング解析を施す第１の工程と、
前記第１の工程によるタイミング解析結果を保存する第２の工程と、
前記第２の工程で保存されたタイミング解析結果のうち前記所定のタイミング仕様を満たさない結果と、前記フォルスパス自動生成ツールが生成した複数のフォルスパスとを照合し、前記所定のタイミング仕様を満たさない結果に対応したフォルスパスを抽出する第３の工程とを具備することを特徴とするフォルスパス自動抽出方法。
【請求項７】
前記第３の工程は、前記第２の工程で保存されたタイミング解析結果の中から、ネガティブスラックの値が悪い順に複数個の解析結果を抽出し、その抽出された解析結果に対応したフォルスパスを抽出することを特徴とする請求項６記載のフォルスパス自動抽出方法。
【請求項８】
前記第３の工程は、前記第２の工程で保存されたタイミング解析結果の中から、スラックの値が悪い順に複数個の解析結果を抽出し、その抽出された解析結果に対応したフォルスパスを抽出することを特徴とする請求項６記載のフォルスパス自動抽出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えばＬＳＩ（large scale integrated circuit）の開発時等において自動生成されたフォルスパスから必要なフォルスパスを抽出するフォルスパス自動抽出装置及びフォルスパス自動抽出方法の改良に関する。
【背景技術】
【０００２】
周知のように、近年では、ＲＴＬ（resistor transistor logic）設計データとクロック情報［例えばＳＤＣ（synopsys design constraints）言語形式等で記述された情報］とを入力することにより、実際のチップ上では活性化されない「フォルスパス」や２クロック以上の「マルチサイクルパス」を発見するツールが出現している。「マルチサイクルパス」とは、通常、同期設計の論理回路中の組み合わせ回路部分の経路の遅延は１クロックサイクル以内である必要があるが、ｎサイクルのマルチサイクルパスとはｎ周期までタイミング制約を緩められる経路のことである。
【０００３】
この種のツールによれば、これまでＬＳＩ設計者が自ら指定していたタイミング制約に関するフォルスパス設定を、ＥＤＡ（electronics design automation）ツールにより自動的に抽出することができるため、論理合成処理、スタティックタイミング解析処理及び自動レイアウト処理等の効率化を図ることが可能となる。
【０００４】
このフォルスパス生成の自動化は、ＬＳＩ開発工程の初期から終盤までをカバーしており、各工程を効率化することによってＬＳＩ開発工期全体の短縮を図ることができる。また、このフォルスパス生成の自動化により、設計者が誤って設定したフォルスパスによるリスピン（リファイン）も解消することができる。
【０００５】
しかしながら、このようなフォルスパス自動生成ツールは、形式的な検証技術を使用していることから、存在し得る全てのフォルスパスを抽出するために、ときには膨大な量のフォルスパスを生成してしまう場合がある。このため、フォルスパスの自動生成結果を、そのまま論理合成処理やＳＴＡ（static timig analyzer）ツールに用いると、制約が多すぎるため、処理が完了するまでに長い時間を要し、最悪の場合、処理が完了しないという事態も生じる。
【０００６】
また、逆にフォルスパスが不足しても、論理合成処理や自動レイアウト処理等でフォルスパスの経路の最適化を行なうので、やはり、処理が完了するまでに長い時間を要するという不都合もある。
【０００７】
特許文献１には、ＬＳＩ回路のハードウエア記述に含まれる解析非対象部分を自動抽出し、タイミング最適化時にフォルスパス等の解析非対象パスを指定するファイルの自動生成を行なうことによって、解析時間の短縮と回路解析の効率化とを図るようにした技術が開示されている。
【特許文献１】特開２０００−２２２４５２
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで、この発明は上記事情を考慮してなされたもので、フォルスパス自動生成ツールが生成したフォルスパスの中から合理的なフォルスパスを抽出して、フォルスパスを利用した各種の処理に要する時間の短縮化を効果的に促進させるようにしたフォルスパス自動抽出装置及びフォルスパス自動抽出方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
この発明に係るフォルスパス自動抽出装置は、フォルスパス自動生成ツールが生成した複数のフォルスパスの経路に対して、それぞれ所定のタイミング仕様に基づいたタイミング解析を施す解析手段と；解析手段によるタイミング解析結果を保存する記録手段と；記録手段に保存されたタイミング解析結果のうち所定のタイミング仕様を満たさない結果と、フォルスパス自動生成ツールが生成した複数のフォルスパスとを照合し、所定のタイミング仕様を満たさない結果に対応したフォルスパスを抽出する抽出手段とを備えるようにしたものである。
【００１０】
また、この発明に係るフォルスパス自動抽出方法は、フォルスパス自動生成ツールが生成した複数のフォルスパスの経路に対して、それぞれ所定のタイミング仕様に基づいたタイミング解析を施す第１の工程と；第１の工程によるタイミング解析結果を保存する第２の工程と；第２の工程で保存されたタイミング解析結果のうち所定のタイミング仕様を満たさない結果と、フォルスパス自動生成ツールが生成した複数のフォルスパスとを照合し、所定のタイミング仕様を満たさない結果に対応したフォルスパスを抽出する第３の工程とを備えるようにしたものである。
【発明の効果】
【００１１】
上記した発明によれば、フォルスパス自動生成ツールが生成した複数のフォルスパスに対して、それぞれ所定のタイミング仕様に基づいたタイミング解析を施し、そのタイミング解析結果のうち所定のタイミング仕様を満たさない結果に対応したフォルスパスを抽出するようにしたので、フォルスパス自動生成ツールが生成したフォルスパスの中から合理的なフォルスパスを抽出して、フォルスパスを利用した各種の処理に要する時間の短縮化を効果的に促進させることができるようになる。
【発明を実施するための最良の形態】
【００１２】
以下、この発明の実施の形態について図面を参照して詳細に説明する。まず、フォルスパス自動生成ツールによって生成された膨大なフォルスパスの中から、この実施の形態で抽出したい合理的なフォルスパスの一例について、図１（ａ）乃至（ｃ）を参照して説明する。
【００１３】
すなわち、図１（ａ）において、符号Ａは、フリップフロップＦＦ＿Ａ／ＣＫからアンドゲートＡＮＤ＿Ｃ／Aを経由しフリップフロップＦＦ＿Ｂ／Ｄまでをフォルスパスと仮定したパスを示している。また、符号Ｂは、フリップフロップＦＦ＿Ａ／ＣＫからアンドゲートＡＮＤ＿Ｄ／Ｂを経由しフリップフロップＦＦ＿Ｂ／Ｄまでをフォルスパスと仮定したパスを示している。
【００１４】
そして、フリップフロップＦＦ＿Ａ／ＣＫ→アンドゲートＡＮＤ＿Ｃ／A→フリップフロップＦＦ＿Ｂ／ＤでなるパスＡは、図１（ｂ）に示すように、クロック周期の１０ｎｓ以内に次段のフリップフロップＦＦ＿Ｂに到達していないため、所望のタイミング仕様を満足しないケースであり、この実施の形態で抽出したい有効なフォルスパスである。
【００１５】
図１（ｂ）において、ネガティブスラックＮＳの発生は、一般的にタイミング仕様を満足していないケースである。スラックとは、要求されるタイミングに対するマージンがどの程度あるかを示している。正のスラック値は、要求されるタイミングを満足していることを示し、ポジティブスラックＰＳと称され、負のスラック値は、タイミング違反が含まれていることを示し、ネガティブスラックＮＳと称される。
【００１６】
一方、フリップフロップＦＦ＿Ａ／ＣＫ→アンドゲートＡＮＤ＿Ｄ／Ｂ→フリップフロップＦＦ＿Ｂ／ＤでなるパスＢは、図１（ｃ）に示すように、クロック周期の１０ｎｓ以内に次段のフリップフロップＦＦ＿Ｂに到達しているため、所望のタイミング仕様を満足するケースであり、この実施の形態で抽出したくないフォルスパスである。
【００１７】
図１（ｃ）において、ポジティブスラックＰＳの発生は、一般的にタイミング仕様を満足しているケースである。ポジティブスラックＰＳの場合には、前段フリップフロップから次段フリップフロップまでの到達時間を、クロック周期１０ｎｓから引いた値が正（プラス）となる。
【００１８】
このように、フォルスパス指定をしているパスには、所望のタイミング仕様を満足するパスと満足しないパスとが含まれている。本来、タイミング仕様を満足するパスであればフォルスパス指定しなくても問題は起こらない。この実施の形態では、ここに着目し、フォルスパス自動生成ツールが生成したフォルスパスの中で、所望のタイミング仕様を満足しないものだけを抽出するようにしている。
【００１９】
図２は、上記したように、フォルスパス自動生成ツールで生成されたフォルスパスの中から合理的なフォルスパスを抽出して論理合成処理に供させる一例の処理動作をまとめたフローチャートを示している。すなわち、処理が開始（ステップＳ１）されると、ステップＳ２で、フォルスパス自動生成ツールにより実際のチップ上では活性化されないフォルスパスの生成が行なわれ、ステップＳ３で、その検索結果がフォルスパス設定ファイルとして保存される。
【００２０】
その後、ステップＳ４で、フォルスパス設定ファイルに含まれる多数のフォルスパスの経路について、それぞれタイミング解析ツールを用いて遅延を測定し、所望のタイミング仕様を満足しないものだけを抽出する。つまり、ステップＳ２のフォルスパス自動生成ツールで生成された多数のフォルスパスを篩いにかけて、合理的なフォルスパスだけを抽出している。そして、ステップＳ５で、論理合成ツールにより、先に抽出された合理的なフォルスパスだけを用いた論理合成処理が行なわれて、処理が終了（ステップＳ６）される。
【００２１】
このように、フォルスパス自動生成ツールによって生成された膨大なフォルスパスの中から、所望のタイミング仕様を満足しないフォルスパスを合理的なフォルスパスとして抽出し、その抽出されたフォルスパスだけを用いて論理合成処理を行なうようにしたので、フォルスパスを利用した論理合成処理に要する時間を効果的に短縮することができる。
【００２２】
次に、上記したような、フォルスパス自動生成ツールで生成されたフォルスパスの中から合理的なフォルスパスを抽出して、例えば論理合成処理等の所定の処理を実行するためのフォルスパス自動生成システムの具体例について説明する。
【００２３】
図３（ａ）及び（ｂ）は、論理合成／ＳＴＡツールを使用したフォルスパス自動生成システムの一例を示している。すなわち、ファイル１１には、使用するクロックの周期やデューティ比等のクロック仕様が記述されている。また、ファイル１２には、ハードウエア記述言語（ＨＤＬ：hardware description language）を使って所望のＬＳＩがＲＴレベルで記述されている。
【００２４】
そして、フォルスパス自動生成ツール１３は、ファイル１１のクロック仕様とファイル１２のＨＤＬとを入力して、実際のチップ上では活性化されない「フォルスパス」を発見する。その後、フォルスパス自動生成ツール１３が生成したフォルスパスが、ファイル１４に格納される。これらの記述の形式はＳＤＣ形式が一般的である。
【００２５】
ここで、このフォルスパス自動生成システムは、有効フォルスパス抽出部１５を備えている。そして、この有効フォルスパス抽出部１５は、フォルスパス自動生成ツール１３が生成したフォルスパスの経路が所望のタイミング仕様を満足しているか否かを判定するためのタイミング解析部１６を含んでいる。
【００２６】
そして、このタイミング解析部１６は、フォルスパス自動生成ツール１３が生成したフォルスパス設定を、ＳＴＡのレポートタイミングコマンドの形式に変換する変換処理部１７を備えている。この変換処理部１７は、ファイル１４に格納されているフォルスパスの形式が、例えば、
set_false_path -from FFA -to FFB
であるとすると、それを、
report_timing -from FFA -to FFB
なるレポートタイミングコマンドの形式に変換する。そして、この変換処理部１７で形式変換された結果は、ファイル１８に格納される。
【００２７】
また、上記タイミング解析部１６は、論理合成ツール（logic synthesizer）１９を備えている。この論理合成ツール１９は、一般的に市販されているもので、ゲートレベルの論理設計を自動的に行なうツールである。すなわち、ファイル１２のＨＤＬで表現したＲＴＬ記述、真理値表、状態遷移記述、(特定の半導体製造技術に依存しない）論理式や、ファイル１１のクロック仕様を入力し、所望の半導体製造技術の下で最適なゲートレベル論理回路（ネットリスト）を自動生成する。
【００２８】
この論理合成ツール１９の役目は、後述するＳＴＡ２１が処理を実行するのに必要なネットリストを生成することである。一般的に、論理合成ツールは、フォルスパス設定が不足していると、フォルスパスの経路も回路の最適化をするために処理に時間が掛かってしまう場合がある。
【００２９】
したがって、この論理合成ツール１９では、最小限の時間で処理を終わらせるためにEffortレベルをローで実行している。論理合成ツール１９において、Effortレベルがハイとは、処理に時間を掛けて最適な論理回路（ネットリスト）を生成する実行モードであり、Effortレベルがローとは、処理にあまり時間を掛けずにラフなネットリストを生成する実行モードである。
【００３０】
そして、この論理合成ツール１９で生成されたゲートレベル論理回路（ネットリスト）は、ファイル２０に格納される。同じく、論理合成ツール１９で生成されたゲートレベルのクロック仕様は、ファイル２０−１に格納される。
【００３１】
ここで、上記タイミング解析部１６は、ＳＴＡ２１を備えている。このＳＴＡ２１は、一般的に市販されているものであり、論理回路のタイミングを検証するためのツールである。例えば、対象の論理回路が所望のクロック周波数で動作するか等、所望のタイミング仕様を満足するかどうかを調べるために使用される。
【００３２】
このＳＴＡ２１による解析は、以下のように実行される。まず、ファイル２０のネットリストとファイル２０−１のゲートレベルのクロック仕様とを入力し、各素子（論理ゲート）の遅延時間情報と配線遅延時間情報を基に、対象回路に相当するグラフ（グラフ理論のグラフであって、棒グラフとか折れ線グラフではない）を作成する。そして、このグラフから最大遅延時間のパス等を抽出して、例えばフリップフロップＦＦ間のタイミングが所望の仕様に違反していないかどうかを調べる。
【００３３】
このＳＴＡ２１の役目は、フォルスパス自動生成ツール１３が生成したフォルスパスの経路が、所望のタイミング仕様を満足しているか否かを判定することである。そして、このＳＴＡ２１でタイミング解析をした結果のパスレポートは、ファイル２２に格納される。このパスレポートには、図１（ｂ）及び（ｃ）で説明したネガティブスラックＮＳ、または、ポジティブスラックＰＳのスラック値も含まれる。
【００３４】
ここで、上記ファイル２２に格納されたパスレポートは、３種類のフォルスパス抽出部２３，２４，２５のいずれかに供給される。これらのフォルスパス抽出部２３，２４，２５は、必要に応じていずれか１つがフォルスパス自動生成システム内に設置されるか、または、３種類全てが設置される場合には、設置された３種類のうち必要に応じた１つが駆動されるように選択的に制御される。
【００３５】
まず、フォルスパス抽出部２３は、フォルスパス自動生成ツール１３が生成したフォルスパス設定の経路をＳＴＡ２１でタイミング解析し、タイミング違反を起こしたタイミングレポートに相当するフォルスパスのみを抽出している。ここでは、タイミング違反を起こしたタイミングレポートとファイル１４のフォルスパスとを照合し、一致したフォルスパスを有効なフォルスパス指定のファイル２６に出力している。
【００３６】
また、フォルスパス抽出部２４は、フォルスパス自動生成ツール１３が生成したフォルスパス設定の経路をＳＴＡ２１でタイミング解析し、タイミング違反を起こしたもののうちワースト何個のタイミングレポートに相当するフォルスパスを抽出している。このフォルスパス抽出部２４が使用される場合は、予め実行プログラム内に入力条件としてワースト何個を抽出するのかの指定がなされている。このフォルスパス抽出部２４における処理手順は、次の通りである。
【００３７】
（１）  ファイル２２のタイミングレポートからネガティブスラックＮＳのタイミングレポートを抽出する。
【００３８】
（２）  ネガティブスラックＮＳのスラック値のワースト順に（１）のパスレポートをソーティングする。
【００３９】
（３）  実行プログラムの入力条件に基づいて、ワースト何個かを抽出する。
【００４０】
（４）  （３）の結果とファイル１４のフォルスパスとを照合し、一致したものをファイル２６に出力する。
【００４１】
さらに、フォルスパス抽出部２５は、フォルスパス自動生成ツール１３が生成したフォルスパス設定の経路をＳＴＡ２１でタイミング解析し、スラック値のワースト何個のタイミングレポートに相当するフォルスパスを抽出している。この設定をする理由は、設計マージンを考慮する場合にポジティブスラックＰＳ内でもタイミング違反とする場合があるためである。このフォルスパス抽出部２５が使用される場合も、予め実行プログラム内に入力条件としてワースト何個を抽出するのかの指定がなされている。このフォルスパス抽出部２５における処理手順は、次の通りである。
【００４２】
（１）  スラック値のワースト順にファイル２２のパスレポートをソーティングする。
【００４３】
（２）  実行プログラムの入力条件に基づいて、ワースト何個かを抽出する。
【００４４】
（３）  （２）の結果とファイル１４のフォルスパスとを照合し、一致したものをファイル２６に出力する。
【００４５】
そして、上記ファイル２６に格納されたフォルスパスは、論理合成から自動レイアウトツールまでを司るインプリメントフロー２７内の論理合成ツール２８に供給される。この論理合成ツール２８は、前述した論理合成ツール１９と同様な構成のものであるが、ここでは、有効フォルスパス抽出部１５で得られた合理的なフォルスパス指定を使用して、Effortハイで最適なネットリストの生成を行なっている。
【００４６】
なお、ここでは、論理合成ツール２８に言及しているが、これに限らず、例えばデザインプランニングツールやシリコン仮想プロトタイピングツール等に入力することも可能である。デザインプランニングツール及びシリコン仮想プロトタイピングツール（ＲＴＬ floorplanner，ＲＴＬ design plannerともいう）は、ＬＳＩ設計者が設計初期のＲＴＬ設計段階に、
（１）  レイアウトを考慮したタイミング・面積・消費電力等の予測・見積り、
（２）  論理合成やレイアウトに使用するタイミング・面積制約の割り振り（デザインバジェッタ）、
（３）  ＲＴＬの最適化、
を行なうためのツールである。このツールの中に論理合成ツールやＳＴＡツールを保有しており、論理合成ツール１９やＳＴＡ２１の代替となる。
【００４７】
そして、上記論理合成ツール２８で生成されたネットリストは、ファイル２９に格納された後、自動レイアウトツール３０に供給される。この自動レイアウトツール３０は、マクロセルの接続情報（ネットリスト＝論理回路設計結果）を入力すると、チップ上にマクロセルを自動的に置き（配置し）、その間を自動的に結ぶ（配線する）ツールである。
【００４８】
図３（ａ）及び（ｂ）に示したフォルスパス自動生成システムによれば、フォルスパス自動生成ツール１３が生成する膨大なフォルスパス設定のパスを、ＳＴＡ２１を使用してタイミング解析し、所望のタイミング仕様を満足していないパスを含む合理的なフォルスパス設定のみを抽出している。
【００４９】
このため、フォルスパス自動生成ツール１３が生成した膨大な数のフォルスパス設定より、この抽出した合理的なフォルスパス設定を使用する方が論理合成処理を高速化することができ、処理時間の短縮化を図ることができる。
【００５０】
ここで、抽出した合理的なフォルスパス設定は、論理合成処理以外に、レイアウトツール用のタイミング制約及びレイアウト後のタイミング検証用の制約にも使用することができる。各ツールが合理的なフォルスパス設定を使用することにより、ツールに対して制限（制約）が減り、トータル的にＬＳＩ開発工期の削減を図ることができる。
【００５１】
図４（ａ）及び（ｂ）は、デザインプランニングツールを使用したフォルスパス自動生成システムの一例を示している。図４（ａ）及び（ｂ）において、図３（ａ）及び（ｂ）と同一部分には同一符号を付して説明すると、タイミング解析部１６内の論理合成ツール１９とＳＴＡ２１とをデザインプランニングツール３１に置き換えている。
【００５２】
一般的に、デザインプランニングツール３１が保有している論理合成ツールは、簡易的なものが多く、回路の最適化より、処理速度が速いのが特徴である。したがって、論理合成ツール１９の処理で説明したEffort機能等を使用しなくても短時間で処理ができることから、図３（ａ）及び（ｂ）に示したものよりも合成処理に要する時間が短くなる。
【００５３】
また、図３（ａ）及び（ｂ）に示したものは、論理合成とＳＴＡの２つのツールを使用するため、各々のツールの実行環境を作成する必要がある。さらに、論理合成用の実行スクリプトはＲＴＬに対応しているが、ＳＴＡ用は合成結果のネットリストに対応させる必要があるため、一部、スクリプトの書き換えが必要になる。図４（ａ）及び（ｂ）に示したものの場合、２つのツールが一体化しているため、実行環境の作成が容易であるとともに、論理合成用スクリプトからＳＴＡスクリプトへの変換はツールが実施しているので、人手による書き換えが不要となる。
【００５４】
図５（ａ）及び（ｂ）は、ネットリスト入力のフォルスパス自動生成システムの一例を示している。図５（ａ）及び（ｂ）において、図３（ａ）及び（ｂ）と同一部分には同一符号を付して説明すると、ネットリストからのフォルスパス自動生成の場合、タイミング解析部１６によるフォルスパスの経路のタイミング解析において、論理合成ツール１９は不要となり、ファイル２０のネットリストが直接使用される。有効フォルスパス抽出部１５で生成したフォルスパスは、インプリメントフロー２７の自動レイアウトツール３０に利用することができる。
【００５５】
なお、この発明は上記した実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を種々変形して具体化することができる。また、上記した実施の形態に開示されている複数の構成要素を適宜に組み合わせることにより、種々の発明を形成することができる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除しても良いものである。さらに、異なる実施の形態に係る構成要素を適宜組み合わせても良いものである。
【図面の簡単な説明】
【００５６】
【図１】この発明の実施の形態を示すもので、フォルスパス自動生成ツールで生成されたフォルスパスの中から抽出する合理的なフォルスパスを説明するために示す図。
【図２】同実施の形態における合理的なフォルスパスを利用した論理合成処理動作の一例を説明するために示すフローチャート。
【図３】同実施の形態におけるフォルスパス自動生成システムの一例を説明するために示す図。
【図４】同実施の形態におけるフォルスパス自動生成システムの他の例を説明するために示す図。
【図５】同実施の形態におけるフォルスパス自動生成システムのさらに他の例を説明するために示す図。
【符号の説明】
【００５７】
１１…ファイル、１２…ファイル、１３…フォルスパス自動生成ツール、１４…ファイル、１５…有効フォルスパス抽出部、１６…タイミング解析部、１７…変換処理部、１８…ファイル、１９…論理合成ツール、２０…ファイル、２０−１…ファイル、２１…ＳＴＡ、２２…ファイル、２３…フォルスパス抽出部、２４…フォルスパス抽出部、２５…フォルスパス抽出部、２６…ファイル、２７…インプリメントフロー、２８…論理合成ツール、２９…ファイル、３０…自動レイアウトツール。
【図１】
2008140056.tif 000003
【図２】
2008140056.tif 000004
【図３】
2008140056.tif 000005
【図４】
2008140056.tif 000006
【図５】
2008140056.tif 000007