(57)【要約】【課題】閾値電圧のばらつきを抑えることができる電界効果トランジスタを提供する。【解決手段】このＧａＮヘテロ接合電界効果トランジスタは、チャネル層１０３上に順次形成されたＡｌＸＧａ１−ＸＮ第１グレーデッド層１０４とＡｌＸＧａ１−ＸＮ第２グレーデッド層１０５を備えた。第１グレーデッド層１０４のＡｌ組成ｘはチャネル層１０３との界面から第２のグレーデッド層１０５との界面に向かって０.２から０.１に直線的に減少している。第２グレーデッド層１０５のＡｌ組成ｘは、第１のグレーデッド層１０４との界面から第１のグレーデッド層１０４とは反対側の表面に向かって０.１から０.３にＡｌ組成ｘが直線的に増加している。ＡｌＸＧａ１−ＸＮの自発分極が組成に依存するため、ＡｌＸＧａ１−ＸＮ第１グレーデッド層１０４には負の荷電が発生し、ＡｌＸＧａ１−ＸＮ第２グレーデッド層１０５には正の荷電が発生する。【選択図】図１
2008124373.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された半導体からなるバッファ層と、
上記バッファ層上に形成された半導体からなるチャネル層と、
上記チャネル層上に形成されていると共にＡｌＸＧａ１−ＸＮからなり、かつ、Ａｌ組成ｘが層厚方向に連続的に変化している第１のグレーデッド層と、
上記第１のグレーデッド層上に形成されていると共にＡｌＸＧａ１−ＸＮからなり、かつ、Ａｌ組成ｘが層厚方向に連続的に変化している第２のグレーデッド層と、
上記第１または第２のグレーデッド層上に形成されたソースオーミック電極と、
上記第１または第２のグレーデッド層上に形成されたドレインオーミック電極と、
上記第１または第２のグレーデッド層上に形成されたゲートショットキ電極とを備え、
上記第１のグレーデッド層は、上記チャネル層との界面から上記第２のグレーデッド層との界面に向かってＡｌ組成ｘが減少しており、
上記第２のグレーデッド層は、上記第１のグレーデッド層との界面から上記第１のグレーデッド層とは反対側の表面に向かってＡｌ組成ｘが増加していることを特徴とする電界効果トランジスタ。
【請求項２】
請求項１に記載の電界効果トランジスタにおいて、
上記第１のグレーデッド層は、
上記チャネル層との界面でのＡｌ組成ｘが０.２であると共に上記第２のグレーデッド層との界面でのＡｌ組成ｘが０.１であり、かつ、上記チャネル層との界面から上記第２のグレーデッド層との界面に向かってＡｌ組成ｘが直線的に減少しており、
上記第２のグレーデッド層は、
上記第１のグレーデッド層との界面でのＡｌ組成ｘが０.１であると共に上記第１のグレーデッド層とは反対側の表面でのＡｌ組成ｘが０.３であり、かつ、上記第１のグレーデッド層との界面から上記第１のグレーデッド層とは反対側の表面に向かってＡｌ組成ｘが直線的に増加していることを特徴とする電界効果トランジスタ。
【請求項３】
請求項１に記載の電界効果トランジスタにおいて、
上記ゲートショットキ電極は、
上記第２のグレーデッド層に形成されたリセスもしくは上記第２および第１のグレーデッド層に形成されたリセスに形成されていることを特徴とする電界効果トランジスタ。
【請求項４】
請求項１に記載の電界効果トランジスタにおいて、
閾値電圧が０Ｖ以上であることを特徴とする電界効果トランジスタ。
【請求項５】
請求項１に記載の電界効果トランジスタにおいて、
上記第１および第２のグレーデッド層が六方晶の半導体であることを特徴とする電界効果トランジスタ。
【請求項６】
請求項１に記載の電界効果トランジスタにおいて、
上記第１および第２のグレーデッド層がＧａ面Ｃ軸半導体であることを特徴とする電界効果トランジスタ。
【請求項７】
基板上に形成された半導体からなるバッファ層と、
上記バッファ層上に形成された半導体からなるチャネル層と、
上記チャネル層上に形成されていると共に組成が層厚方向に連続的に変化していて正電荷を有する第１のグレーデッド層と、
上記第１のグレーデッド層上に形成されていると共に組成が層厚方向に連続的に変化していて負電荷を有する第２のグレーデッド層と、
上記第１または第２のグレーデッド層上に形成されたソースオーミック電極と、
上記第１または第２のグレーデッド層上に形成されたドレインオーミック電極と、
上記第１または第２のグレーデッド層上に形成されたゲートショットキ電極とを備えることを特徴とする電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電界効果トランジスタに関し、例えば、ＨＦＥＴ(ヘテロ構造電界効果トランジスタ(Heterostructure Field Effect Transistor)に関し、より詳細な一例としてはＧａＮのＨＦＥＴ等に関する。
【背景技術】
【０００２】
従来、電界効果トランジスタとしては、図３に断面を示すＧａＮパワーＨＦＥＴが知られている(非特許文献１参照)。このＧａＮパワーＨＦＥＴは、サファイア基板２００１の上に、バッファ層２００２、アンドープＧａＮからなるチャネル層２００３、Ａｌ０.２５Ｇａ０.７５Ｎからなる層２００４が順次形成されている。このＡｌ０.２５Ｇａ０.７５Ｎからなる層２００４上に、Ｔｉ／Ａｌの積層からなるソースオーミック電極２００６と、Ｔｉ／Ａｌの積層からなるドレインオーミック電極２００８が形成されている。上記Ａｌ０.２５Ｇａ０.７５Ｎからなる層２００４にリセス２０１０がエッチングされ、このリセス２０１０にショットキゲート電極２００７が形成されている。
【０００３】
このＧａＮパワーＨＦＥＴは、ｎチャネルの「ノーマリオフ」型で閾値電圧が０Ｖ以上である。
【０００４】
ところで、上記従来のＨＦＥＴの閾値電圧は、ショットキゲート電極２００７とアンドープＧａＮチャネル層２００３との間に残っているＡｌＧａＮ層２００４の厚さに依存する。
【０００５】
このショットキゲート電極２００７下に残っているＡｌＧａＮ層２００４の厚さにはリセスエッチングによるばらつきが存在する。よって、ショットキゲート電極２００７下のＡｌＧａＮ層２００４の厚さはウエハ面内の位置による依存性がある。つまり、エッチング速度が制御し難いことから、ウエハ面内の場所によってデバイスの閾値電圧が変わるという問題がある。また、面積が広いＦＥＴの中に閾値電圧が部分的に変わっているという問題がある。
【非特許文献１】「リセスドゲートを有する高出力用ノーマリオフＡｌＧａＮ/ＧａＮ ＨＥＭＴ(Normally-off AlGaN/GaN HEMT with Recessed Gate for High Power Applications)」応用物理学会国際固体素子・材料コンファレンス組織委員会会報(International Conference on Solid State Devices and Materials)、 pp. ２０６〜２０７(２００５年)
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、この発明の課題は、閾値電圧のばらつきを抑えることができる電界効果トランジスタを提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、この発明の電界効果トランジスタは、基板上に形成された半導体からなるバッファ層と、
上記バッファ層上に形成された半導体からなるチャネル層と、
上記チャネル層上に形成されていると共にＡｌＸＧａ１−ＸＮからなり、かつ、Ａｌ組成ｘが層厚方向に連続的に変化している第１のグレーデッド層と、
上記第１のグレーデッド層上に形成されていると共にＡｌＸＧａ１−ＸＮからなり、かつ、Ａｌ組成ｘが層厚方向に連続的に変化している第２のグレーデッド層と、
上記第１または第２のグレーデッド層上に形成されたソースオーミック電極と、
上記第１または第２のグレーデッド層上に形成されたドレインオーミック電極と、
上記第１または第２のグレーデッド層上に形成されたゲートショットキ電極とを備え、
上記第１のグレーデッド層は、上記チャネル層から上記第２のグレーデッド層に向かってＡｌ組成ｘが減少しており、
上記第２のグレーデッド層は、上記第１のグレーデッド層から上記第１のグレーデッド層とは反対側の表面に向かってＡｌ組成ｘが増加していることを特徴としている。
【０００８】
この発明の電界効果トランジスタによれば、上記第１のグレーデッド層はＡｌ組成ｘの変化に依存する自発分極によって負電荷が発生する。この負電荷は、チャネル層の荷電を空乏化する効果がある。一方、第２のグレーデッド層はＡｌ組成ｘの変化に依存する自発分極によって正電荷が発生する。この正電荷は、第１のグレーデッド層で発生した負電荷による上記空乏化の効果を補正する効果がある。
【０００９】
これにより、第１,第２のグレーデッド層のＡｌ組成が均一である場合に比べて、ゲートショットキ電極下の第１,第２のグレーデッド層の厚さの変化に対する閾値電圧の変化を抑えることができる。
【００１０】
また、一実施形態の電界効果トランジスタでは、上記第１のグレーデッド層は、上記チャネル層との界面でのＡｌ組成ｘが０.２であると共に上記第２のグレーデッド層との界面でのＡｌ組成ｘが０.１であり、かつ、上記チャネル層との界面から上記第２のグレーデッド層との界面に向かってＡｌ組成ｘが直線的に減少しており、
上記第２のグレーデッド層は、上記第１のグレーデッド層との界面でのＡｌ組成ｘが０.１であると共に上記第１のグレーデッド層とは反対側の表面でのＡｌ組成ｘが０.３であり、かつ、上記第１のグレーデッド層との界面から上記第１のグレーデッド層とは反対側の表面に向かってＡｌ組成ｘが直線的に増加している。
【００１１】
この実施形態の電界効果トランジスタによれば、閾値電圧のばらつきを特に抑制できる。
【００１２】
また、一実施形態の電界効果トランジスタでは、上記ゲートショットキ電極は、上記第２のグレーデッド層に形成されたリセスもしくは上記第２および第１のグレーデッド層に形成されたリセスに形成されている。
【００１３】
この実施形態の電界効果トランジスタによれば、上記リセスが形成されたことで、ノーマリオフ動作を実現し易くなる。
【００１４】
また、一実施形態の電界効果トランジスタでは、閾値電圧が０Ｖ以上である。
【００１５】
この実施形態の電界効果トランジスタによれば、ノーマリオフ動作を実現できる。
【００１６】
また、一実施形態の電界効果トランジスタでは、上記第１および第２のグレーデッド層が六方晶の半導体である。
【００１７】
この実施形態の電界効果トランジスタによれば、ノーマリオフ動作を実現できる。
【００１８】
また、一実施形態の電界効果トランジスタでは、上記第１および第２のグレーデッド層がＧａ面Ｃ軸半導体である。
【００１９】
この実施形態の電界効果トランジスタによれば、ノーマリオフ動作を実現できる。
【００２０】
また、一実施形態の電界効果トランジスタでは、基板上に形成された半導体からなるバッファ層と、上記バッファ層上に形成された半導体からなるチャネル層と、上記チャネル層上に形成されていると共に組成が層厚方向に連続的に変化していて正電荷を有する第１のグレーデッド層と、上記第１のグレーデッド層上に形成されていると共に組成が層厚方向に連続的に変化していて負電荷を有する第２のグレーデッド層と、上記第１または第２のグレーデッド層上に形成されたソースオーミック電極と、上記第１または第２のグレーデッド層上に形成されたドレインオーミック電極と、上記第１または第２のグレーデッド層上に形成されたゲートショットキ電極とを備える。
【００２１】
この実施形態の電界効果トランジスタによれば、上記第１のグレーデッド層が有している負電荷は、チャネル層の荷電を空乏化する効果がある。一方、第２のグレーデッド層が有している正電荷は、第１のグレーデッド層が有する負電荷による上記空乏化の効果を補正する効果がある。これにより、ゲートショットキ電極下の第１,第２のグレーデッド層の厚さの変化に対する閾値電圧の変化を抑えることができる。
【発明の効果】
【００２２】
この発明の電界効果トランジスタによれば、ゲートショットキ電極下の第１,第２のグレーデッド層で負,正電荷が発生することで、チャネル層の空乏化およびこの空乏化に対する補正が行われるので、ゲートショットキ電極下の第１,第２のグレーデッド層の厚さの変化に対する閾値電圧の変化を抑えることができる。
【発明を実施するための最良の形態】
【００２３】
以下、この発明を図示の実施の形態により詳細に説明する。
【００２４】
図１に、この発明の電界効果トランジスタの実施形態の断面を示す。この実施形態は、シリコン基板１０１の上に、ＡｌＮバッファ層１０２、アンドープＧａＮからなるチャネル層１０３、ＡｌＸＧａ１−ＸＮからなる第１グレーデッド層１０４、ＡｌＸＧａ１−ＸＮからなる第２グレーデッド層１０５が順次形成されている。
【００２５】
この第２グレーデッド層１０５上に、Ｔｉ／Ａｌの積層からなるソースオーミック電極１０６と、Ｔｉ／Ａｌの積層からなるドレインオーミック電極１０８が形成されている。また、第２グレーデッド層１０５にリセス１１０がエッチングされ、このリセス１１０にショットキゲート電極１０７が形成されている。このショットキゲート電極１０７は、リセス１１０に露出した第１グレーデッド層１０４の表面を覆っていると共にリセス１１０の全体を覆っている。
【００２６】
この実施形態では、チャネル層１０３上に形成されたＡｌＸＧａ１−ＸＮからなる第１グレーデッド層１０４のＡｌ組成ｘは、層厚方向に連続的に変化していて、チャネル層１０３との界面から第２のグレーデッド層１０５との界面に向かって直線的に(一定の変化率で)減少している。そして、この第１グレーデッド層１０４のＡｌ組成ｘは、チャネル層１０３との界面において０.２であると共に第２グレーデッド層１０５との界面において０.１である。
【００２７】
また、第１グレーデッド層１０４上に形成されたＡｌＸＧａ１−ＸＮからなる第２グレーデッド層１０５のＡｌ組成ｘは、層厚方向に連続的に変化していて、第１のグレーデッド層１０４との界面から第１のグレーデッド層１０４とは反対側の表面に向かってＡｌ組成ｘが直線的に(一定の変化率で)増加している。そして、この第２グレーデッド層１０５のＡｌ組成ｘは、第１グレーデッド層１０４との界面において０.１であり、第１グレーデッド層１０４とは反対側の表面において０.３である。
【００２８】
この実施形態によれば、ｎチャネルの「ノーマリオフ」型で閾値電圧が０Ｖ以上であるＧａＮヘテロ接合ＦＥＴを実現できた。
【００２９】
より詳しくは、この実施形態では、ＡｌＸＧａ１−ＸＮからなる第１グレーデッド層１０４と第２グレーデッド層１０５は自発分極性を持っており、この極性の程度がＡｌ組成ｘに依存している。このＡｌ組成の連続的なグレーディング(勾配)によって極性の荷電が発生する。荷電密度ρは次の式(１)で示されるように発生する。
【００３０】
ρ＝−８.９７×１０−６・∂x/∂z  (Ｃｃｍ−３)    … (１)
この式(１)において、ｘはＡｌの組成であり、ｚは半導体チャネル層１０３表面からの層厚方向(垂直方向)の距離である。
【００３１】
この式(１)によれば、第１グレーデッド層１０４の荷電密度は約−０.８９７(Ｃｃｍ−３)である。この第１グレーデッド層１０４の荷電は、チャネル層１０３のチャネルの荷電を空乏化する効果がある。一方、上式(１)によれば、第２グレーデッド層１０５の荷電密度は約＋２.２４３(Ｃｃｍ−３)である。この第２グレーデッド層１０５の荷電は、後述の如く、第１グレーデッド層１０４によるチャネル空乏化効果を補正する効果がある。
【００３２】
この実施形態の第１,第２グレーデッド層１０４,１０５の構造によれば、エッチング深さが第２グレーデッド層１０５内に止まる場合でのエッチング深さの変化に対する閾値電圧の変化は、エッチング深さが第１グレーデッド層１０４内に達する場合でのエッチング深さの変化に対する閾値電圧の変化に比べて大きい。図２に、シミュレーション結果による、エッチング深さｚ(Å)と閾値電圧Ｖth(Ｖ)との関係特性を示す。このエッチング深さｚ(Å)は、第２グレーデッド層１０５の表面からのエッチング深さである。図２を参照すれば、エッチング深さｚが７５Å未満の領域では、エッチング深さｚが７５Å〜１２５Åの領域に比べて、ΔＶth/Δｚ(エッチング深さの変化量に対する閾値電圧の変化量)が大きくなっていることが分かる。
【００３３】
ところで、本実施形態のようなノーマリオフのｎチャネルＨＦＥＴを製造する場合は、ウエハの全てのデバイス(ｎチャネルＨＦＥＴ)の閾値電圧が０Ｖ以上になるように製造する必要がある。例えば、図２の閾値電圧特性を示すＨＦＥＴでは、ノーマリオフ化するために、深さ７５Åのリセスエッチングが必要である。したがって、エッチング深さのばらつきが、一例として、５０Åである場合は、最小のエッチング深さを７５Åとすると、エッチング深さのばらつき範囲は最小値７５Åから最大値１２５Åまでの範囲となる。これにより、図２に例示の如く、０Ｖから＋０.６Ｖまでの閾値電圧の狭い分布を達成できる。
【００３４】
これに対して、図４に、図３に示した従来例において、Ａｌ０.２５Ｇａ０.７５Ｎ層２００４に形成するリセス２０１０のエッチング深さｚ(Å)と閾値電圧Ｖth(Ｖ)との関係特性のシミュレーション結果を示す。図４に示すように、上記従来例では、ΔＶth/Δｚはほぼ一定値であり、エッチング深さのばらつきが５０Åである場合に完全にノーマリオフ化するためには、リセス２０１０の深さは１５４Åから２０４Åまでの分布となる。この１５４Åから２０４Åまでの深さ分布に対して、閾値電圧Ｖthは０Ｖから＋１.０４Ｖまでの分布となり、本実施形態に比べて、広い分布が生じる。
【００３５】
したがって、この実施形態のＨＦＥＴによれば、従来例のＨＦＥＴに比べて、リセス深さに対する閾値電圧の依存性を低減できることが分る。よって、この実施形態のＨＦＥＴによれば、従来例のＨＦＥＴに比べて、歩留りが良く、製造が容易になる。
【００３６】
また、この実施形態のＨＦＥＴによれば、第２グレーデッド層１０５のうちのリセスエッチングされていない部分の荷電が、第１グレーデッド層１０４によるチャネル空乏化効果を補正する効果がある。よって、第２グレーデッド層１０５の上記部分に対向する領域のチャネル層１０３では、リセス１１０に対向する領域のチャネル層１０３に比べて、チャネルの電子濃度が高い。したがって、第２グレーデッド層１０５の上記部分の真下のチャネル抵抗を低減でき、ＨＦＥＴの全体としてのチャネル抵抗を低くできる。
【００３７】
尚、上記実施形態では、第１グレーデッド層１０４のＡｌ組成ｘは層厚方向に連続的に変化していてチャネル層１０３との界面から第２のグレーデッド層１０５との界面に向かって直線的に(一定の変化率で)減少していたが、この変化率は一定でなくてもよい。また、上記実施形態では、第１グレーデッド層１０４のＡｌ組成ｘは、チャネル層１０３との界面において０.２であると共に第２グレーデッド層１０５との界面において０.１であったが、第１グレーデッド層１０４のＡｌ組成ｘの値は上記値に限らない。
【００３８】
また、上記実施形態では、第２グレーデッド層１０５のＡｌ組成ｘは、層厚方向に連続的に変化していて、第１のグレーデッド層１０４との界面から第１のグレーデッド層１０４とは反対側の表面に向かってＡｌ組成ｘが直線的に(一定の変化率で)増加していたが、この変化率は一定でなくてもよい。また、上記実施形態では、第２グレーデッド層１０５のＡｌ組成ｘは、第１グレーデッド層１０４との界面において０.１であり、第１グレーデッド層１０４とは反対側の表面において０.３であったが、第２グレーデッド層１０５のＡｌ組成ｘの値は上記値に限らない。
【００３９】
すなわち、第１グレーデッド層１０４は正電荷を有するようにＡｌ組成ｘが層厚方向に連続的に変化していればよく、一方、第２グレーデッド層１０５は負電荷を有するようにＡｌ組成ｘが層厚方向に連続的に変化していればよい。
【００４０】
また、上記第１,第２のグレーデッド層１０４,１０５が六方晶の半導体である場合には、ノーマリオフ動作を実現できる。また、上記第１および第２のグレーデッド層がＧａ面Ｃ軸半導体である場合には、ノーマリオフ動作を実現できる。
【００４１】
また、上記実施形態では、リセス１１０の深さを第１グレーデッド層１０４の厚さとしたが、リセスの深さは第１グレーデッド層１０４の厚さよりも浅くても深くてもよい。また、上記実施形態では、ソースオーミック電極１０６とドレインオーミック電極１０８を第２グレーデッド層１０５上に形成したが、ソースオーミック電極１０６とドレインオーミック電極１０８の直下の領域の第２グレーデッド層１０５を削除して第１グレーデッド層１０４上に直接ソースオーミック電極１０６とドレインオーミック電極１０８を形成してもよい。
【図面の簡単な説明】
【００４２】
【図１】この発明の電界効果トランジスタの実施形態であるＨＦＥＴを示す断面図である。
【図２】上記実施形態における閾値電圧とリセスエッチング深さとの関係を示す特性図である。
【図３】従来例のＨＦＥＴを示す断面図である。
【図４】上記従来例における閾値電圧とリセスエッチング深さとの関係を示す特性図である。
【符号の説明】
【００４３】
１０１  シリコン基板
１０２  ＡｌＮバッファ層
１０３  アンドープＧａＮチャネル層
１０４  ＡｌＸＧａ１−ＸＮ第１グレーデッド層
１０５  ＡｌＸＧａ１−ＸＮ第２グレーデッド層
１０６  Ｔｉ／Ａｌソースオーミック電極
１０７  ショットキゲート電極
１０８  Ｔｉ／Ａｌドレインオーミック電極
１１０  リセス
【図１】
2008124373.tif 000003
【図２】
2008124373.tif 000004
【図３】
2008124373.tif 000005
【図４】
2008124373.tif 000006