(57)【要約】【課題】直列に接続するダイオードが不要で、オン抵抗が低く電力ロスが小さい双方向スイッチを実現できるようにする。【解決手段】双方向スイッチは、第１のＦＥＴ１１と、第２のＦＥＴ１２と、ドレイン端子同士の間に電気的に接続された双方向電源からの電流が双方向に流れる導通状態と電流が流れない遮断状態とを制御するスイッチ制御部２１とを備えている。スイッチ制御部２１は、導通状態においては第１のＦＥＴ１１及び第２のＦＥＴ１２のゲート端子に、第１のＦＥＴ１１のソース端子と第２のＦＥＴ１２のソース端子とが接続されたノード１３の電位を基準として閾値電圧よりも高い電圧を印加し、遮断状態においては双方向電源と各ゲート端子とを電気的に絶縁された状態とし且つノード１３の電位を基準として閾値電圧以下の電圧を印加する。【選択図】図１
2008153748.tif 000002
【特許請求の範囲】
【請求項１】
第１のゲート端子、第１のドレイン端子及び第１のソース端子を有する第１の電界効果トランジスタと、
第２のゲート端子、第２のドレイン端子及び前記第１のソース端子と電気的に接続された第２のソース端子を有する第２の電界効果トランジスタと、
前記第１のドレイン端子と前記第２のドレイン端子との間に電気的に接続された双方向電源からの電流が、前記第１のドレイン端子と前記第２のドレイン端子との間を双方向に流れる導通状態と、前記第１のドレイン端子と前記第２のドレイン端子との間を流れない遮断状態とを制御するスイッチ制御部とを備え、
前記スイッチ制御部は、
前記導通状態においては、前記第１のゲート端子及び第２のゲート端子に、前記第１のソース端子と前記第２のソース端子とが接続されたノードの電位を基準として前記第１の電界効果トランジスタ及び第２の電界効果トランジスタの閾値電圧よりも高い電圧を印加し、
前記遮断状態においては、前記双方向電源と前記第１のゲート端子及び第２のゲート端子とを電気的に絶縁された状態とし、且つ前記第１のゲート端子及び第２のゲート端子に、前記ノードの電位を基準として前記閾値電圧以下の電圧を印加することを特徴とする双方向スイッチ。
【請求項２】
前記スイッチ制御部は、前記ノードと前記第１のゲート端子及び第２のゲート端子との間に電気的に接続され且つ前記双方向電源とはグランドが絶縁された制御電源を有し、
前記制御電源は、出力電圧を変化させることが可能な可変電源であり、前記導通状態において前記出力電圧を前記閾値電圧よりも高くし、前記遮断状態において前記出力電圧を前記閾値電圧以下とすることを特徴とする請求項１に記載の双方向スイッチ。
【請求項３】
前記スイッチ制御部は、
前記ノードと前記第１のゲート端子及び第２のゲート端子との間に電気的に接続され且つ前記双方向電源とグランドを共有する制御電源と、
前記制御電源を前記ノード並びに前記第１のゲート電極及び第２のゲート端子から電気的に切り離すスイッチとを有し、
前記導通状態において前記制御電源を前記ノードと前記第１のゲート端子及び第２のゲート端子との間に電気的に接続し、前記遮断状態において前記制御電源を前記ノード並びに前記第１のゲート端子及び第２のゲート端子から電気的に切り離し且つ前記ノードと前記第１のゲート端子及び第２のゲート端子とを短絡することを特徴とする請求項１に記載の双方向スイッチ。
【請求項４】
前記スイッチ制御部は、前記ノードと前記第１のオーミック電極との間に接続された第１のダイオードと、前記ノードと前記第２のオーミック電極との間に接続された第２のダイオードとを有することを特徴とする請求項１から３のいずれか１項に記載の双方向スイッチ。
【請求項５】
前記第１の電界効果トランジスタ及び第２の電界効果トランジスタは、窒化物系半導体又は炭化珪素からなることを特徴とする請求項１から４のいずれか１項に記載の双方向スイッチ。
【請求項６】
前記第１の電界効果トランジスタ及び第２の電界効果トランジスタは、前記ゲート端子と前記ソース端子との間の電位差がゼロのときに、前記ドレイン端子と前記ソース端子との間に電流が流れないノーマリーオフ特性を有することを特徴とする請求項１から５のいずれか１項に記載の双方向スイッチ。
【請求項７】
前記第１の電界効果トランジスタ及び第２の電界効果トランジスタは、一体に形成された半導体素子であり、
前記半導体素子は、
基板の主面上に形成され、前記主面と平行な方向に電子が走行するチャネル領域が生成する半導体層と、
前記半導体層の上に互いに間隔をおいて形成され、前記第１のドレイン端子である第１のオーミック電極及び前記第２のドレイン端子である第２のオーミック電極と、
前記半導体層の上における前記第１のオーミック電極と前記第２のオーミック電極との間に形成され、前記第１のソース端子及び第２のソース端子である基準電極と、
前記半導体層の上における前記第１のオーミック電極と前記基準電極との間に形成され、前記第１のゲート端子である第１のゲート電極と、
前記半導体層の上における前記第２のオーミック電極と前記基準電極との間に形成され、前記第２のゲート端子である第２のゲート電極とを有していることを特徴とする請求項１から３のいずれか１項に記載の双方向スイッチ。
【請求項８】
前記半導体素子は、前記第１のゲート電極と前記半導体層との間に形成された第１のｐ型半導体層と、前記第２のゲート電極と前記半導体層との間に形成された第２のｐ型半導体層とを有していることを特徴とする請求項７に記載の双方向スイッチ。
【請求項９】
前記半導体素子は、前記第１のゲート電極と前記半導体層との間及び前記第２のゲート電極と前記半導体層との間に形成された絶縁膜を有していることを特徴とする請求項７に記載の双方向スイッチ。
【請求項１０】
前記第１のゲート電極及び第２のゲート電極は、前記半導体層とショットキー接合していることを特徴とする請求項７に記載の双方向スイッチ。
【請求項１１】
前記半導体素子は、前記第１のゲート電極と前記基準電極との間の電位差及び前記第２のゲート電極と前記基準電極との間の電位差がゼロの場合に、前記第１のオーミック電極と前記第２のオーミック電極との間に電流が流れないノーマリーオフ特性を有していることを特徴とする請求項７から１０のいずれか１項に記載の双方向スイッチ。
【請求項１２】
前記スイッチ制御部は、前記基準電極と前記第１のオーミック電極との間に接続された第１のダイオードと、前記基準電極と前記第２のオーミック電極との間に接続された第２のダイオードとを有することを特徴とする請求項７に記載の双方向スイッチ。
【請求項１３】
前記第１のダイオードは、前記半導体層における前記第１のゲート電極及び第２のゲート電極が形成された領域と素子分離領域により分離されたダイオード形成領域の上にｐ型のアノード用半導体層を介在させて形成されたアノード電極と、前記ダイオード形成領域の上に前記アノード電極と間隔をおいて形成され且つ前記第１のオーミック電極と電気的に接続された第１のカソード電極とを有し、
前記第２のダイオードは、前記アノード電極と、前記ダイオード形成領域の上における前記アノード電極を挟んで前記第１のカソード電極と反対側に形成され且つ前記第２のオーミック電極と電気的に接続された第２のカソード電極とを有していることを特徴とする請求項１２に記載の双方向スイッチ。
【請求項１４】
前記半導体層は、窒化物系半導体又は炭化珪素からなることを特徴とする請求項７から１３のいずれか１項に記載の双方向スイッチ。
【請求項１５】
半導体基板の主面上に形成され、前記主面と平行な方向に電子が走行するチャネル領域が生成する半導体層と、前記半導体層の上に互いに間隔をおいて順に形成された第１のオーミック電極、ゲート電極、第１の基準電極及び第２のオーミック電極と、前記半導体基板の前記主面と反対側の面に形成された第２の基準電極とを有する半導体素子と、
前記第１のオーミック電極と前記第２のオーミック電極との間に電気的に接続された双方向電源からの電流が、前記第１のオーミック電極と前記第２のオーミック電極との間を双方向に流れる導通状態と、前記第１のドレイン端子と前記第２のドレイン端子との間を流れない遮断状態とを制御するスイッチ制御部とを備え、
前記スイッチ制御部は、
前記導通状態においては、前記第１の基準電極の電位を基準として、前記ゲート電極に前記半導体素子の閾値電圧よりも高い電圧を印加し、
前記遮断状態においては、前記ゲート電極と前記第２の基準電極とを短絡することを特徴とする双方向スイッチ。
【請求項１６】
第１のゲート端子、第１のドレイン端子及び第１のソース端子を有する第１の電界効果トランジスタと、第２のゲート端子、第２のドレイン端子及び前記第１のソース端子と電気的に接続された第２のソース端子を有する第２の電界効果トランジスタとを双方向スイッチとして駆動する駆動方法であって、
前記第１のソース端子と前記第２のソース端子とが接続されたノードの電位を基準として、前記第１の電界効果トランジスタ及び第２の電界効果トランジスタの閾値電圧よりも高い電圧を前記第１のゲート端子及び第２のゲート端子に印加することにより、前記第１のドレイン端子と前記第２のドレイン端子との間に電気的に接続された双方向電源からの電流が、前記第１のドレイン端子と前記第２のドレイン端子との間を双方向に流れるようにする導通ステップと、
前記双方向電源と前記第１のゲート端子及び第２のゲート端子とが電気的に絶縁された状態において、前記ノードの電位を基準として前記閾値電圧以下の電圧を前記第１のゲート端子及び第２のゲート端子に印加することにより、前記第１のドレイン端子と前記第２のドレイン端子との間に電流が流れないようにする遮断ステップとを備えていることを特徴とする双方向スイッチの駆動方法。
【請求項１７】
前記第１の電界効果トランジスタ及び第２の電界効果トランジスタは、一体に形成された半導体素子であり、
前記半導体素子は、
基板の主面上に形成され、前記主面と平行な方向に電子が走行するチャネル領域が生成する半導体層と、
前記半導体層の上に互いに間隔をおいて形成され、前記第１のドレイン端子である第１のオーミック電極及び前記第２のドレイン端子である第２のオーミック電極と、
前記半導体層の上における前記第１のオーミック電極と前記第２のオーミック電極との間に形成され、前記第１のソース端子及び第２のソース端子である基準電極と、
前記半導体層の上における前記第１のオーミック電極と前記基準電極との間に形成され、前記第１のゲート端子である第１のゲート電極と、
前記半導体層の上における前記第２のオーミック電極と前記基準電極との間に形成され、前記第２のゲート端子である第２のゲート電極とを有していることを特徴とする請求項１６に記載の双方向スイッチの駆動方法。
【請求項１８】
半導体基板の主面上に形成され、前記主面と平行な方向に電子が走行するチャネル領域が生成する半導体層と、前記半導体層の上に互いに間隔をおいて順に形成された第１のオーミック電極、ゲート電極、第１の基準電極及び第２のオーミック電極と、前記半導体基板の前記主面と反対側の面に形成された第２の基準電極とを有する半導体素子を双方向スイッチとして駆動する方法であって、
前記第１の基準電極の電位を基準として、前記ゲート電極に前記半導体素子の閾値電圧よりも高い電圧を印加することにより、前記第１のオーミック電極と前記第２のオーミック電極との間に電気的に接続された双方向電源からの電流が、前記第１のオーミック電極と前記第２のオーミック電極との間を双方向に流れるようにする導通ステップと、
前記第１のゲート電極と前記第２の基準電極とを短絡することにより、前記第１のオーミック電極と前記第２のオーミック電極との間に電流が流れないようにする遮断ステップとを備えていることを特徴とする双方向スイッチの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はオン抵抗が低い双方向スイッチ及びその駆動方法に関する。
【背景技術】
【０００２】
電力のスイッチングを行う半導体素子として、パワーＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、サイリスタ及びトライアック等が知られている。これらの半導体素子を用いて双方向に電流を流すことが可能なスイッチング回路を構成する場合は、半導体素子に双方向の耐圧が必要となる。
【０００３】
パワーＭＯＳＦＥＴ及びＩＧＢＴは一般的に逆方向耐圧が低いため、例えばＩＧＢＴを用いて双方向スイッチを実現するには、図１１に示すように２個のＩＧＢＴを互いに逆方向に並列に接続すると共に、各ＩＧＢＴにダイオードを直列に接続することが必要となる。パワーＭＯＳＦＥＴの場合も同様である。図１１においては、ＩＧＢＴ２０１及びダイオード２０２と、ＩＧＢＴ２０３及びダイオード２０４とが互いに逆方向に接続されている。このため、ＩＧＢＴ２０１及びＩＧＢＴ２０２を共にオン状態とすることにより、双方向に電流が流れ、ＩＧＢＴ２０１及びＩＧＢＴ２０２を共にオフ状態とすることにより、双方向の高耐圧を実現できる。
【０００４】
一方、１つの半導体素子で双方向スイッチとなる半導体素子としてトライアックがある。トライアックはゲートに信号を与えなければ、双方向に電圧が印加されても電流は流れない。また、ゲートにトリガ電流を流すとオン状態になり、オン状態は電圧が逆方向に印加されるまで維持される。このような特性を活かして、トライアックは図１２に示すような交流電力のスイッチングを行う場合に用いられている。トライアックは負荷及び交流電源と直列に接続され、ゲート制御回路により負荷に印加する電圧のスイッチングを行う。このトライアック１個により、交流電力のスイッチングが行えるため、回路の小型化及び低コスト化が実現できる。
【特許文献１】特開２００６−１６５３８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、図１１に示す従来の双方向スイッチは、ＩＧＢＴ又はＭＯＳＦＥＴに加えて、そのＩＧＢＴ又はＭＯＳＦＥＴに直列に接続するダイオードが必要となる。その結果、オン状態の場合にはＩＧＢＴ及びＭＯＳＦＥＴのオン抵抗による電力ロスに加えてダイオードのオン抵抗による電力ロスが発生するという問題がある。さらに素子数の増加によるコストの増加が発生するという問題もある。
【０００６】
また、従来のトライアック等を用いた双方向スイッチは、Ｓｉの材料限界によりオン抵抗の低減に限界があるという問題がある。
【０００７】
さらに、半導体基板の裏面に半導体基板の電位を固定するためのコモン電極を設けた半導体素子を用いた双方向スイッチが提案されているが（例えば、特許文献１を参照。）、この場合には、ゲートに過大な電流が流れ、素子が破壊されるおそれがある。また、基板の裏面にコモン電極を設けても高抵抗のバッファ層がある場合には、ゲートを駆動することが困難であるという問題がある。
【０００８】
本発明は前記従来の問題を解決し、直列に接続するダイオードが不要で、オン抵抗が低く電力ロスが小さい双方向スイッチを実現できるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
前記の目的を達成するため、本発明は双方向スイッチを、ソース端子同士が接続された２つのＦＥＴのゲート端子に、ソース電極同士が接続されたノードの電位を基準としてバイアス電圧を印加するスイッチ制御部を備えた構成とする。
【００１０】
具体的に、本発明に係る第１の双方向スイッチは第１のゲート端子、第１のドレイン端子及び第１のソース端子を有する第１の電界効果トランジスタと、第２のゲート端子、第２のドレイン端子及び第１のソース端子と電気的に接続された第２のソース端子を有する第２の電界効果トランジスタと、第１のドレイン端子と第２のドレイン端子との間に電気的に接続された双方向電源からの電流が、第１のドレイン端子と第２のドレイン端子との間を双方向に流れる導通状態と、第１のドレイン端子と第２のドレイン端子との間を流れない遮断状態とを制御するスイッチ制御部とを備え、スイッチ制御部は、導通状態においては、第１のゲート端子及び第２のゲート端子に、第１のソース端子と第２のソース端子とが接続されたノードの電位を基準として第１の電界効果トランジスタ及び第２の電界効果トランジスタの閾値電圧よりも高い電圧を印加し、遮断状態においては、双方向電源と第１のゲート端子及び第２のゲート端子とを電気的に絶縁された状態とし、且つ第１のゲート端子及び第２のゲート端子に、ノードの電位を基準として閾値電圧以下の電圧を印加することを特徴とする。
【００１１】
第１の双方向スイッチは、遮断状態においては、双方向電源と第１のゲート端子及び第２のゲート端子とを電気的に絶縁された状態とし、且つ第１のゲート端子及び第２のゲート端子に、ノードの電位を基準として閾値電圧以下の電圧を印加する。ノードの電位は、第１のドレイン端子と第２のドレイン端子との間に印加される電圧の向きにより変動する。このため、第１のゲート端子と第１のドレイン端子との間及び第２のゲート端子と第２のドレイン端子との間に生じているダイオード成分をオン状態とするために必要な順方向電圧が、第１のゲート端子及び第２のゲート端子に印加されることがない。従って、第１のゲート端子及び第２のゲート端子に過大なゲート電流が流れることがない。その結果、直列に接続するダイオードが不要で、オン抵抗が低く電力ロスが小さい双方向スイッチを実現できる。
【００１２】
第１の双方向スイッチにおいてスイッチ制御部は、ノードと第１のゲート端子及び第２のゲート端子との間に電気的に接続され且つ双方向電源とはグランドが絶縁された制御電源を有し、制御電源は、出力電圧を変化させることが可能な可変電源であり、導通状態において出力電圧を閾値電圧よりも高くし、遮断状態において出力電圧を閾値電圧以下とすることが好ましい。このような構成とすることにより、第１のゲート端子及び第２のゲート端子にノードの電位を基準にバイアス電圧を印加することが可能となる。
【００１３】
第１の双方向スイッチにおいてスイッチ制御部は、ノードと第１のゲート端子及び第２のゲート端子との間に電気的に接続され且つ双方向電源とグランドを共有する制御電源と、制御電源をノード並びに第１のゲート電極及び第２のゲート端子から電気的に切り離すスイッチとを有し、導通状態において制御電源をノードと第１のゲート端子及び第２のゲート端子との間に電気的に接続し、遮断状態において制御電源をノード並びに第１のゲート端子及び第２のゲート端子から電気的に切り離し且つノードと第１のゲート端子及び第２のゲート端子とを短絡することが好ましい。このような構成であっても、第１のゲート端子及び第２のゲート端子にノードの電位を基準にバイアス電圧を印加することが可能となる。
【００１４】
第１の双方向スイッチにおいてスイッチ制御部は、ノードと第１のオーミック電極との間に接続された第１のダイオードと、ノードと第２のオーミック電極との間に接続された第２のダイオードとを有することが好ましい。このような構成とすることにより、負荷が誘導性負荷（Ｌ負荷）の場合にスイッチが破壊されるおそれを低減できる。
【００１５】
第１の双方向スイッチにおいて、第１の電界効果トランジスタ及び第２の電界効果トランジスタは、窒化物系半導体又は炭化珪素からなることが好ましい。このような構成とすることにより、さらにオン抵抗を低減することができる。
【００１６】
第１の双方向スイッチにおいて、第１の電界効果トランジスタ及び第２の電界効果トランジスタは、ゲート端子とソース端子との間の電位差がゼロのときに、ドレイン端子とソース端子との間に電流が流れないノーマリーオフ特性を有することが好ましい。
【００１７】
第１の双方向スイッチにおいて、第１の電界効果トランジスタ及び第２の電界効果トランジスタは、一体に形成された半導体素子であり、半導体素子は、基板の主面上に形成され、主面と平行な方向に電子が走行するチャネル領域が生成する半導体層と、半導体層の上に互いに間隔をおいて形成され、第１のドレイン端子である第１のオーミック電極及び第２のドレイン端子である第２のオーミック電極と、半導体層の上における第１のオーミック電極と第２のオーミック電極との間に形成され、第１のソース端子及び第２のソース端子である基準電極と、半導体層の上における第１のオーミック電極と基準電極との間に形成され、第１のゲート端子である第１のゲート電極と、半導体層の上における第２のオーミック電極と基準電極との間に形成され、第２のゲート端子である第２のゲート電極とを有していることが好ましい。このような構成とすることにより、双方向スイッチに必要な素子の数を低減できる。また、基準電極が半導体層の上に形成されているため、導通状態とする場合にゲートを確実に駆動することができる。
【００１８】
第１の双方向スイッチにおいて半導体素子は、第１のゲート電極と半導体層との間に形成された第１のｐ型半導体層と、第２のゲート電極と半導体層との間に形成された第２のｐ型半導体層とを有していることが好ましい。このような構成とすることにより、半導体素子をノーマリーオフ型とすることができる。
【００１９】
第１の双方向スイッチにおいて半導体素子は、第１のゲート電極と半導体層との間及び第２のゲート電極と半導体層との間に形成された絶縁膜を有していることが好ましい。
【００２０】
第１の双方向スイッチにおいて、第１のゲート電極及び第２のゲート電極は、半導体層とショットキー接合していることが好ましい。
【００２１】
第１の双方向スイッチにおいて半導体素子は、第１のゲート電極と基準電極との間の電位差及び第２のゲート電極と基準電極との間の電位差がゼロの場合に、第１のオーミック電極と第２のオーミック電極との間に電流が流れないノーマリーオフ特性を有していることが好ましい。
【００２２】
第１の双方向スイッチにおいてスイッチ制御部は、基準電極と第１のオーミック電極との間に接続された第１のダイオードと、基準電極と第２のオーミック電極との間に接続された第２のダイオードとを有することが好ましい。
【００２３】
第１の双方向スイッチにおいて第１のダイオードは、半導体層における第１のゲート電極及び第２のゲート電極が形成された領域と素子分離領域により分離されたダイオード形成領域の上にｐ型のアノード用半導体層を介在させて形成されたアノード電極と、ダイオード形成領域の上にアノード電極と間隔をおいて形成され且つ第１のオーミック電極と電気的に接続された第１のカソード電極とを有し、第２のダイオードは、アノード電極と、ダイオード形成領域の上におけるアノード電極を挟んで第１のカソード電極と反対側に形成され且つ第２のオーミック電極と電気的に接続された第２のカソード電極とを有していることが好ましい。このような構成とすることにより、保護用ダイオードも一体に形成できる。
【００２４】
第１の双方向スイッチにおいて半導体層は、窒化物系半導体又は炭化珪素からなることが好ましい。
【００２５】
本発明に係る第２の双方向スイッチは、半導体基板の主面上に形成され、主面と平行な方向に電子が走行するチャネル領域が生成する半導体層と、半導体層の上に互いに間隔をおいて順に形成された第１のオーミック電極、ゲート電極、第１の基準電極及び第２のオーミック電極と、半導体基板の主面と反対側の面に形成された第２の基準電極とを有する半導体素子と、第１のオーミック電極と第２のオーミック電極との間に電気的に接続された双方向電源からの電流が、第１のオーミック電極と第２のオーミック電極との間を双方向に流れる導通状態と、第１のドレイン端子と第２のドレイン端子との間を流れない遮断状態とを制御するスイッチ制御部とを備え、スイッチ制御部は、導通状態においては、第１の基準電極の電位を基準として、ゲート電極に半導体素子の閾値電圧よりも高い電圧を印加し、遮断状態においては、ゲート電極と第２の基準電極とを短絡することを特徴とする。
【００２６】
第２の双方向スイッチによれば、遮断状態においては、第１のゲート電極と第２の基準電極とを短絡するため、ゲート電位は第２の基準電極の電位に固定される。第２の基準電極の電位はフローティングであるため、ゲート電極と第１のオーミック電極又は第２のオーミック電極との間にｐｎ接合がオン状態となるような大きな順バイアスはかからない。従って、過大なゲート電流は流れず、双方向スイッチ素子が破壊されることはない。また、導通状態においては、半導体層の上に形成された第１の基準電極の電位を基準としてゲート電極に電圧を印加するため、ゲートを確実に駆動することができる。
【００２７】
本発明に係る第１の双方向スイッチの駆動方法は第１のゲート端子、第１のドレイン端子及び第１のソース端子を有する第１の電界効果トランジスタと、第２のゲート端子、第２のドレイン端子及び第１のソース端子と電気的に接続された第２のソース端子を有する第２の電界効果トランジスタとを双方向スイッチとして駆動する駆動方法を対象とし、第１のソース端子と第２のソース端子とが接続されたノードの電位を基準として、第１の電界効果トランジスタ及び第２の電界効果トランジスタの閾値電圧よりも高い電圧を第１のゲート端子及び第２のゲート端子に印加することにより、第１のドレイン端子と第２のドレイン端子との間に電気的に接続された双方向電源からの電流が、第１のドレイン端子と第２のドレイン端子との間を双方向に流れるようにする導通ステップと、双方向電源と第１のゲート端子及び第２のゲート端子とが電気的に絶縁された状態において、ノードの電位を基準として閾値電圧以下の電圧を第１のゲート端子及び第２のゲート端子に印加することにより、第１のドレイン端子と第２のドレイン端子との間に電流が流れないようにする遮断ステップとを備えていることを特徴とする。
【００２８】
第１の双方向スイッチの駆動方法は、双方向電源と第１のゲート端子及び第２のゲート端子とが電気的に絶縁された状態において、ノードの電位を基準として閾値電圧以下の電圧を第１のゲート端子及び第２のゲート端子に印加することにより、第１のドレイン端子と第２のドレイン端子との間に電流が流れないようにする遮断ステップを備えている。ノードの電位は、第１のドレイン端子と第２のドレイン端子との間に印加される電圧の向きにより変動する。このため、第１のゲート端子と第１のドレイン端子との間及び第２のゲート端子と第２のドレイン端子との間に生じるダイオード成分をオン状態とするために必要な順方向電圧が、第１のゲート端子及び第２のゲート端子に印加されることがない。従って、第１のゲート端子及び第２のゲート端子に過大なゲート電流が流れることがない。その結果、直列に接続するダイオードが不要で、オン抵抗が低く電力ロスが小さい双方向スイッチを実現できる。
【００２９】
本発明の双方向スイッチの駆動方法において、第１の電界効果トランジスタ及び第２の電界効果トランジスタは、一体に形成された半導体素子であり、半導体素子は、基板の主面上に形成され、主面と平行な方向に電子が走行するチャネル領域が生成する半導体層と、半導体層の上に互いに間隔をおいて形成され、第１のドレイン端子である第１のオーミック電極及び第２のドレイン端子である第２のオーミック電極と、半導体層の上における第１のオーミック電極と第２のオーミック電極との間に形成され、第１のソース端子及び第２のソース端子である基準電極と、半導体層の上における第１のオーミック電極と基準電極との間に形成され、第１のゲート端子である第１のゲート電極と、半導体層の上における第２のオーミック電極と基準電極との間に形成され、第２のゲート端子である第２のゲート電極とを有していることが好ましい。
【００３０】
本発明に係る第２の双方向スイッチの駆動方法は、半導体基板の主面上に形成され、主面と平行な方向に電子が走行するチャネル領域が生成する半導体層と、半導体層の上に互いに間隔をおいて順に形成された第１のオーミック電極、ゲート電極、第１の基準電極及び第２のオーミック電極と、半導体基板の主面と反対側の面に形成された第２の基準電極とを有する半導体素子を双方向スイッチとして駆動する方法を対象とし、第１の基準電極の電位を基準として、ゲート電極に半導体素子の閾値電圧よりも高い電圧を印加することにより、第１のオーミック電極と第２のオーミック電極との間に電気的に接続された双方向電源からの電流が、第１のオーミック電極と第２のオーミック電極との間を双方向に流れるようにする導通ステップと、第１のゲート電極と第２の基準電極とを短絡することにより、第１のオーミック電極と第２のオーミック電極との間に電流が流れないようにする遮断ステップとを備えていることを特徴とする。
【００３１】
第２の双方向スイッチの駆動方法によれば、ゲート電極と第２の基準電極とを短絡することにより第１のオーミック電極と第２のオーミック電極との間に電流が流れないようにする遮断ステップを備えているため、ゲート電位は第２の基準電極の電位に固定される。第２の基準電極の電位はフローティングであるため、ゲート電極と第１のオーミック電極又は第２のオーミック電極との間にｐｎ接合がオン状態となるような大きな順バイアスはかからない。従って、過大なゲート電流は流れず、双方向スイッチ素子が破壊されることはない。
【発明の効果】
【００３２】
本発明に係る双方向スイッチによれば、直列に接続するダイオードが不要で、オン抵抗が低く電力ロスが小さい双方向スイッチを実現できる。
【発明を実施するための最良の形態】
【００３３】
（第１の実施形態）
本発明の第１の実施形態について図面を参照して説明する。図１は第１の実施形態に係る双方向スイッチの回路構成を示している。
【００３４】
第１の実施形態の双方向スイッチは、ソース端子同士が互いに接続された第１の電界効果トランジスタ（ＦＥＴ）１１及び第２のＦＥＴ１２と、第１のＦＥＴ１１及び第２のＦＥＴ１２のゲート端子にバイアス電圧を印加するスイッチ制御部２１とを備えている。
【００３５】
第１のＦＥＴ１１のドレイン端子Ｄ１と第２のＦＥＴのドレイン端子Ｄ２との間には、負荷３２と双方向電源である交流電源３３とが直列に接続された負荷回路３１が接続されている。双方向電源は、双方向に電流を流すことができる電源であり、例えば交流電源の他に双方向の電流を流すことができる回路構成も含む。例えば容量とインダクタンスとによる共振回路も双方向電源と見なすことができる。このような共振回路はプラズマディスプレイパネルの駆動回路等において使用されている。
【００３６】
スイッチ制御部２１は、第１のＦＥＴ１１のソース端子Ｓ１と第２のＦＥＴ１２のソース端子Ｓ２とが接続されたノード１３と第１のＦＥＴ１１のゲート端子Ｇ１及び第２のＦＥＴのゲート端子Ｇ２との間に接続された制御電源２２を有している。制御電源２２は、交流電源３３とは絶縁された電源であり且つ出力電圧を変化させることができる可変電源である。
【００３７】
以下に、本実施形態の双方向スイッチの動作について説明する。なお、第１のＦＥＴ１１及び第２のＦＥＴ１２がノーマリーオフ型のＦＥＴである場合を例に説明を行う。
【００３８】
まず、制御電源２２の電圧が０Ｖであり、第１のＦＥＴのゲート端子Ｇ１及び第２のＦＥＴ１２のゲート端子Ｇ２の電圧が、ノード１３に対して０Ｖである場合には、第１のＦＥＴ１１及び第２のＦＥＴ１２は、オフ状態となる。従って、第１のＦＥＴ１１のドレイン端子Ｄ１と第２のＦＥＴ１２のドレイン端子Ｄ２との間に電流は流れない。
【００３９】
この状態において、ドレイン端子Ｄ１にプラスの電圧が印加されドレイン端子Ｄ２にマイナスの電圧が印加された場合には、ドレイン端子Ｄ１とソース端子Ｓ１との間においてほとんどの電圧差が発生し、ドレイン端子Ｄ２とソース端子Ｓ２との間の電圧差は小さくなる。これは以下のような理由による。ゲート端子Ｇ２とドレイン端子Ｄ２との間に生成されるダイオード成分には、順方向のバイアスが印加されるため、ゲート端子Ｇ２からドレイン端子Ｄ２に電流が流れようとする。しかし、制御電源２２は交流電源３３とグランドが絶縁されている。従って、ゲート端子Ｇ２と交流電源３３とは電気的に絶縁されているため、電流の供給源がなく、ゲート端子Ｇ２とドレイン端子Ｄ２との間のダイオード成分がオン状態となることがない。
【００４０】
逆に、ドレイン端子Ｄ１にマイナスの電圧が印加され、ドレイン端子Ｄ２にプラスの電圧が印加された場合には、ドレイン端子Ｄ２とソース端子Ｓ２との間にほとんどの電圧差が発生し、ドレイン端子Ｄ１とソース端子Ｓ１との間の電圧差は小さくなる。従ってこの場合には、ゲート端子Ｇ１とドレイン端子Ｄ１との間に生成されるダイオード成分がオン状態となることがない。
【００４１】
このように、ドレイン端子Ｄ１とドレイン端子Ｄ２との間に印加される電圧の向きにより、ノード１３の電位が変動する。このため、ゲート端子Ｇ１とドレイン端子Ｄ１との間及びゲート端子Ｇ２とドレイン端子Ｄ２との間に生じるダイオード成分をオン状態とするために必要な順方向電圧が印加されることがなく、ゲート端子Ｇ１及びゲート端子Ｇ２に過大なゲート電流が流れることがない。
【００４２】
一方、ゲート端子Ｇ１及びゲート端子Ｇ２の電圧をノード１３の電位を基準として閾値電圧よりも高くした場合には、第１のＦＥＴ１１及び第２のＦＥＴ１２が同時にオン状態となり、ドレイン端子Ｄ１とドレイン端子Ｄ２との間に双方向に電流が流れる。
【００４３】
本実施形態の双方向スイッチは、保護ダイオードを必要とすることがないため、低損失の双方向スイッチとなる。また、窒化物半導体又は炭化珪素を用いたＦＥＴを用いれば、オン抵抗をさらに小さくすることができ、双方向スイッチの導通損失を極めて小さくすることが可能である。
【００４４】
なお、制御電源２２には、例えばバッテリ等の接地をフローティングとすることが可能な直流電源を用いればよい。また、絶縁型電圧変換回路（ＤＣ−ＤＣコンバータ）用いてもよい。絶縁型ＤＣ−ＤＣコンバータの入力側に第１の電源から供給される電圧を供給した場合においても、出力側には入力側と絶縁された電圧が出力されるため、制御電源と交流電源とを絶縁できる。
【００４５】
（第１の実施形態の一変形例）
以下に、第１の実施形態の一変形例について図面を参照して説明する。図２は第１の実施形態の一変形例に係る双方向スイッチの回路構成を示している。図２において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００４６】
図２に示すように本変形例の双方向スイッチはスイッチ制御部２１を、制御電源２２を回路から切り離し、ノード１３とゲート端子Ｇ１及びゲート端子Ｇ２とを短絡することができる構成としている。
【００４７】
具体的には、制御電源２２が第１のスイッチ２３Ａを介してノード１３と接続され、第２のスイッチ２３Ｂを介してゲート端子Ｇ１及びゲート端子Ｇ２と接続されている。第１のスイッチ２３Ａ及び第２のスイッチ２３Ｂは連動して切り替えることができ、制御電源２２をスイッチ制御部２１から切り離すことができる。また、第１のスイッチ２３Ａは単極双投スイッチであり、制御電源２２を切り離した場合にノード１３とゲート端子Ｇ１及びゲート端子Ｇ２とを短絡する。本変形例の制御電源２２は、交流電源３３と絶縁されている必要はなく、負極が接地された通常の電源を用いることができる。
【００４８】
本変形例の双方向スイッチは、ドレイン端子Ｄ１とドレイン端子Ｄ２との間に電流を流す導通状態とする場合には、制御電源２２がスイッチ制御部２１に接続された状態とする。これにより、ゲート端子Ｇ１及びゲート端子Ｇ２には、それぞれ閾値電圧以上の電圧が印加されるため、第１のＦＥＴ１１及び第２のＦＥＴ１２が共にオン状態となる。
【００４９】
ドレイン端子Ｄ１とドレイン端子Ｄ２との間に電流を流さない遮断状態とする場合には、第１のスイッチ２３Ａ及び第２のスイッチ２３Ｂを切り替え、制御電源２２をスイッチ制御部２１から切り離すと共に、ノード１３とゲート端子Ｇ１及びゲート端子Ｇ２とを短絡する。これによりゲート端子Ｇ１及びゲート端子Ｇ２と交流電源３３とが絶縁され、ゲート端子Ｇ１及びゲート端子Ｇ２の電位はノード１３の電位と等しくなる。
【００５０】
遮断状態においては、ゲート端子Ｇ１及びゲート端子Ｇ２が制御電源から切り離されているため、ゲート端子Ｇ１からドレイン端子Ｄ１又はゲート端子Ｇ２からドレイン端子Ｄ２へ流れようとする電流の供給源がない。このため、第１の実施形態と同様に、ドレイン端子Ｄ１とドレイン端子Ｄ２との間に印加される電圧の向きにより、ノード１３の電位が変動する。このため、ゲート端子Ｇ１とドレイン端子Ｄ１との間及びゲート端子Ｇ２とドレイン端子Ｄ２との間に生成するダイオード成分をオン状態とするために必要な順方向電圧が印加されることがなく、ゲート端子Ｇ１及びゲート端子Ｇ２に過大なゲート電流が流れることがない。
【００５１】
本変形例は、制御電源２２に交流電源３３とグランドを共有する通常の電源を用いることができるというメリットを有している。
【００５２】
第１のスイッチ２３Ａ及び第２のスイッチ２３Ｂには絶縁性が高いスイッチを用いる必要がある。例えば、フォトカップラによる光絶縁方式のスイッチを用いればよい。また、機械的スイッチ又はアイソレーションが高い電気式スイッチを用いてもよい。
【００５３】
（第２の実施形態）
以下に、本発明の第２の実施形態について図面を参照して説明する。図３は第２の実施形態に係る双方向スイッチの回路構成を示している。図３において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。本実施形態の双方向スイッチは、第１の実施形態の双方向スイッチにおける第１のＦＥＴ及び第２のＦＥＴを、１つの双方向スイッチ素子４０に置き換えている。
【００５４】
図３に示すように双方向スイッチ素子４０は、シリコン（Ｓｉ）等からなる基板４１の上に、バッファ層４２を介して形成した半導体層４３を有している。半導体層４３は、下から順にエピタキシャル成長させた、アンドープＧａＮ層４４及びアンドープＡｌＧａＮ層４５を含む半導体層４３からなる。アンドープＧａＮ層４４におけるアンドープＡｌＧａＮ層４５との界面領域には、自発分極とピエゾ分極の影響により、チャネル領域となる２次元電子ガス（２ＤＥＧ）層が形成されている。２ＤＥＧ層のキャリア濃度は、例えば、アンドープＧａＮ層４４の厚さが２μｍとし、アンドープＡｌＧａＮ層４５のＡｌ組成を１５％、Ｇａ組成を８５％とし、厚さを２５ｎｍとした場合には、１×１０13ｃｍ-2程度となる。
【００５５】
半導体層４３には、互いに間隔をおいて第１のオーミック電極４６Ａ、基準電極４７及び第２のオーミック電極４６Ｂが形成され、第１のオーミック電極４６Ａ、基準電極４７及び第２のオーミック電極４６Ｂは、チタン（Ｔｉ）とアルミニウム（Ａｌ）とが積層されており、２ＤＥＧ層とオーミック接合している。
【００５６】
アンドープＡｌＧａＮ層４５の上における第１のオーミック電極４６Ａと基準電極４７との間には、第１のｐ型半導体層４８Ａを介在させて第１のゲート電極４９Ａが形成され、第２のオーミック電極４６Ｂと基準電極４７との間には、第２のｐ型半導体層４８Ｂを介在させて第２のゲート電極４９Ｂが形成されている。第１のゲート電極４９Ａ及び第２のゲート電極４９Ｂは、パラジウム（Ｐｄ）、Ｔｉ、金（Ａｕ）が積層されており、それぞれ第１のｐ型半導体層４８Ａ及び第２のｐ型半導体層４８Ｂとオーミック接触している。
【００５７】
双方向スイッチ素子４０は、ソース電極同士が互いに接続された２つのＦＥＴと等価である。従って、第１のオーミック電極４６Ａは図１の第１のＦＥＴ１１のドレイン端子Ｄ１と対応し、第２のオーミック電極４６Ｂは第２のＦＥＴ１２のドレイン端子Ｄ２と対応する。基準電極４７は、互いに電気的に接続されたソース端子Ｓ１及びソース端子Ｓ２と対応し、第１のゲート電極４９Ａ及び第２のゲート電極４９Ｂは、それぞれゲート端子Ｇ１及びゲート端子Ｇ２と対応する。
【００５８】
本実施形態においては、ノーマリーオフ型とするために、第１のゲート電極４９Ａ及び第２のゲート電極４９ＢとアンドープＡｌＧａＮ層４５との間に、それぞれ第１のｐ型半導体層４８Ａ及び第２のｐ型半導体層４８Ｂを形成している。第１のｐ型半導体層４８Ａ及び第２のｐ型半導体層４８Ｂは、例えば、キャリア濃度が１×１０18ｃｍ-3のｐ型にドープしたＡｌＧａＮ層とすればよい。これにより、第１のｐ型半導体層４８Ａ及び第２のｐ型半導体層４８Ｂと２ＤＥＧ層との間にｐｎ接合が形成されるため、双方向スイッチ素子４０はノーマリーオフ型となる。
【００５９】
第１のオーミック電極４６Ａと第１のｐ型半導体層４８Ａとの間の距離及び第２のオーミック電極４６Ｂと第２のｐ型半導体層４８Ｂとの間の距離により、双方向スイッチがオフの場合の耐圧が決定される。数百Ｖの電源をスイッチングする場合には、この距離を５μｍ〜１０μｍ程度とすることが好ましい。
【００６０】
なお、図３に示すように本実施形態は、双方向スイッチ素子４０が、半導体層４３におけるイオン注入により高抵抗化された高抵抗領域５０によって周囲から分離された双方向素子形成領域に形成された例を示している。
【００６１】
また、第１のｐ型半導体層４８Ａ及び第２のｐ型半導体層４８Ｂは双方向素子形成領域にメサ状に形成されている。双方向スイッチ素子４０のゲート長は、第１のｐ型半導体層４８Ａ及び第２のｐ型半導体層４８Ｂの長さによって決定され、第１のｐ型半導体層４８Ａ及び第２のｐ型半導体層４８Ｂの長さは、１μｍ〜３μｍ程度とするが好ましい。第１のオーミック電極４６Ａ及び第２のオーミック電極４６Ｂの長さに関しては、短い方が双方向スイッチ素子４０の面積を小さくすることができる。しかし、大電流を流すためにある程度の長さが必要であり、３μｍ〜１０μｍ程度とすることが好ましい。基準電極４７は電流があまり流れないため、２μｍ〜５μｍ程度とすることが好ましい。
【００６２】
本実施形態は、１個の半導体素子により双方向スイッチを実現できるため、部品点数を削減できる。また、半導体素子を窒化物半導体により形成しているため、オン抵抗をさらに低減することができる。
【００６３】
なお、本実施形態は、スイッチ制御部２１を第１の実施形態と同一の回路としたが、図４に示すように第１の実施形態の第１変形例において示したスイッチ制御部２１を用いてもよい。
【００６４】
本実施形態において、半導体素子をノーマリーオフ型としたが、ノーマリーオン型の半導体素子も同様に用いることができる。この場合、第１のゲート電極４９Ａ及び第２のゲート電極４９Ｂに与える電位を、遮断状態の場合には基準電極４７に対してマイナスの電位とし、導通状態の場合には、遮断状態において与えたマイナスの電位よりも十分高い電位とすればよい。
【００６５】
本実施形態において、第１のゲート電極４９Ａ及び第２のゲート電極４９Ｂがそれぞれ第１のｐ型半導体層４８Ａ及び第２のｐ型半導体層４８Ｂとオーミック接触した半導体素子を示したが、図５に示すように、第１のゲート電極４９Ａ及び第２のゲート電極４９Ｂが、アンドープＡｌＧａＮ層４５とショットキー接触した半導体素子を用いてもよい。この場合において、半導体素子をノーマリーオフ型とするためには、例えば、アンドープＡｌＧａＮ層４５のＡｌ組成比を１０％、Ｇａ組成比を９０％とし、ピエゾ分極の影響を小さくすればよい。
【００６６】
また、図６に示すように第１のゲート電極４９Ａ及び第２のゲート電極４９Ｂと、アンドープＡｌＧａＮ層４５との間に厚さが５ｎｍのシリコン窒化膜５１を形成した、金属−絶縁膜半導体（ＭＩＳ）構造の半導体素子を用いてもよい。この場合にも、ピエゾ分極の影響を小さくすることによりノーマリーオフ型の半導体素子を実現できる。
【００６７】
さらに、図７に示すように第１のオーミック電極４６Ａから第２のオーミック電極４６Ｂまでの構造を１つのユニット５２とし、ミラー反転した複数のユニット５２を繰り返し設けることにより、マルチフィンガ構造の半導体素子としてもよい。このような構成とすることにより大電流を流すことが可能となる。
【００６８】
なお、実施形態においては基板４１としてＳｉを用いたが、窒化物系半導体が成長可能なサファイアや炭化珪素（ＳｉＣ）を基板に用いることも可能である。
【００６９】
また、双方向スイッチ素子４０を構成する主な半導体材料として窒化物系半導体を用いたが、ＳｉＣを用いてもよい。
【００７０】
（第２の実施形態の第１変形例）
以下に、第２の実施形態の第１変形例について図面を参照して説明する。図８は第２の実施形態の第１変形例に係る双方向スイッチの構成を示している。図８において図３と同一の構成要素には同一の符号を附すことにより説明を省略する。
【００７１】
本変形例の双方向スイッチは、第１のオーミック電極４６Ａと基準電極４７との間に接続された第１のダイオード６１Ａと第２のオーミック電極４６Ｂと基準電極４７との間に接続された第２のダイオード６１Ｂとを有している。
【００７２】
第１のダイオード６１Ａ及び第２のダイオード６１Ｂは、負荷３２が誘導性負荷（Ｌ負荷）の場合に、オフした瞬間に過電圧が双方向スイッチ素子４０に印加され、破壊するのを防ぐ還流ダイオード（フリーホイールダイオード）となる。
【００７３】
第１のダイオード６１Ａ及び第２のダイオード６１Ｂは、通常のｐｎ接合ダイオード素子又はショットキーダイオード素子等を用いればよいが、以下のようにすれば、双方向スイッチ素子４０と一体に形成することができる。
【００７４】
図９は第２の実施形態の第１変形例に係る双方向スイッチに用いる双方向スイッチ素子４０と第１のダイオード６１Ａ及び第２のダイオード６１Ｂとが一体に形成された半導体素子の平面構成の一例を示している。双方向スイッチ素子４０は半導体層４３における高抵抗領域５０に囲まれた双方向スイッチ素子形成領域４３Ａに形成されている。
【００７５】
半導体層４３における双方向スイッチ素子形成領域４３Ａとは高抵抗領域５０によって分離されたダイオード形成領域４３Ｂの上には、ダイオード形成用ｐ型半導体層６２を介在させてアノード電極６３が形成されている。また、第１のオーミック電極４６Ａ及び第２のオーミック電極４６Ｂは、双方向スイッチ素子形成領域４３Ａ及びダイオード形成領域４３Ｂに跨って形成されている。ダイオード形成用ｐ型半導体層６２と２ＤＥＧ層との間にｐｎ接合が形成される。このため、アノード電極６３は、第１のダイオード６１Ａ及び第２のダイオード６１Ｂに共通なアノード電極となり、第１のオーミック電極４６Ａ及び第２のオーミック電極４６Ｂにおけるダイオード形成領域４３Ｂに形成された部分は、それぞれ第１のダイオード６１Ａ及び第２のダイオード６１Ｂのカソード電極となる。
【００７６】
このように、第１のダイオード６１Ａ及び第２のダイオード６１Ｂを双方向スイッチ素子４０と一体に形成することにより、双方向スイッチを小さくすることができる。また、部品点数も減らすことができる。
【００７７】
なお、スイッチ制御部２１は、図４に示すような、第１のスイッチ２３Ａ及び第２のスイッチ２３Ｂを有し、制御電源２２の接地と交流電源３３の接地とが共通となった構成でも構わない。
【００７８】
（第３の実施形態）
以下に、本発明の第３の実施形態について図面を参照して説明する。図１０は第３の実施形態に係る双方向スイッチの構成を示している。
【００７９】
図１０に示すように本実施形態の双方向スイッチは、双方向スイッチ素子７０とスイッチ制御部２１とにより構成されている。双方向スイッチ素子７０は、シリコン（Ｓｉ）等からなる基板７１の上に、バッファ層７２を介して成長させた半導体層７３を有している。半導体層７３は、下から順にエピタキシャル成長させた、厚さが２μｍのアンドープＧａＮ層７４及び厚さが２５ｎｍのアンドープＡｌＧａＮ層７５を含む。アンドープＧａＮ層４４におけるアンドープＡｌＧａＮ層４５との界面領域には、自発分極とピエゾ分極の影響により、チャネル領域となる２ＤＥＧ層が形成されている。
【００８０】
半導体層７３の高抵抗領域８０により分離された領域の上には、互いに間隔をおいて、Ｔｉ及びＡｌからなり、２ＤＥＧ層に対してオーミック接合した第１のオーミック電極７６Ａと第２のオーミック電極７６Ｂとが形成されている。第１のオーミック電極７６Ａと第２のオーミック電極７６Ｂとの間には、ｐ型にドープされたＡｌＧａＮからなるｐ型半導体層７８がエピタキシャル成長により形成されている。ｐ型半導体層７８と２ＤＥＧ層との間にｐｎ接合が形成されており、ｐ型半導体層７８の上にはＰｄ、Ｔｉ及びＡｕからなり、ｐ型半導体層７８とオーミック接合したゲート電極７９が形成されている。
【００８１】
ｐ型半導体層７８と第２のオーミック電極７６Ｂとの間には、Ｔｉ及びＡｌからなる第１の基準電極７７が形成されており、基板７１の裏面には第２の基準電極８１が形成されている。第１の基準電極７７は２ＤＥＧ層に対してオーミック接合し、第２の基準電極８１はＳｉ基板に対してオーミック接合している。
【００８２】
第１のオーミック電極７６Ａとｐ型半導体層７８との間の距離及び第２のオーミック電極７６Ｂとｐ型半導体層７８との間の距離は、必要とする耐圧によって決定する。双方向に等しい数百Ｖの耐圧が必要な場合には、第１のオーミック電極７６Ａとｐ型半導体層７８との間の距離及び第２のオーミック電極７６Ｂとｐ型半導体層７８との間の距離を等しくし、５μｍ〜１０μｍ程度とすることが好ましい。また、双方向スイッチ素子７０のゲート長は、メサ状に形成されたｐ型半導体層７８の長さにより決定され、この長さは１μｍ〜３μｍ程度とすることが好ましい。第１のオーミック電極７６Ａ及び第２のオーミック電極７６Ｂの長さに関しては、短い方が素子の面積を小さくできる。しかし、大電流を流すためにある程度の長さが必要であり、３μｍ〜１０μｍ程度とすることが好ましい。第１の基準電極７７はほとんど電流が流れないためにあまり長くする必要はなく、２μｍ〜５μｍ程度とすればよい。
【００８３】
スイッチ制御部２１は、第１の基準電極７７と電気的に接続された制御電源２２と、ゲート電極７９が制御電源２２又は第２の基準電極８１と電気的に接続されるように切り替えるスイッチ２４とを有している。
【００８４】
以下に、第３の実施形態に係る双方向スイッチの動作について説明する。なお、図示していないが、第１のオーミック電極７６Ａと第２のオーミック電極７６Ｂとの間には、交流電源を有する負荷回路を接続する。
【００８５】
第３の実施形態に係る双方向スイッチは、第１のオーミック電極７６Ａと第２のオーミック電極７６Ｂとの間に電流が流れない遮断状態においては、基板７１の裏面に形成された第２の基準電極８１を基準にゲート電極７９にバイアス電圧を印加し、第１のオーミック電極７６Ａと第２のオーミック電極７６Ｂとの間に電流が流れる導通状態においては、半導体層７３の上に形成された第１の基準電極を基準にゲート電極７９にバイアス電圧を印加することを特徴とする。
【００８６】
第１の基準電極７７がなく、ゲート電極と基板の裏面に設けられた電極との間に電源を接続することにより、導通状態と遮断状態とを切り替える構成の場合には、以下のような理由により遮断状態においてゲート電極に過大な電流が流れ、素子が破壊されてしまうおそれがある。遮断状態においては、第１のオーミック電極又は第２のオーミック電極のどちらか一方の電極にマイナスの大きな電圧が印加される。その結果、ゲート電極とマイナスの大きな電圧が印加された電極との間に過大な順方向電圧が流れることになる。例えば、交流１００Ｖの日本国内の商用電源のスイッチング回路の場合には、１４０Ｖを越えるような順方向電圧が印加されることになる。
【００８７】
しかし、本実施形態の双方向スイッチは、第１のオーミック電極７６Ａと第２のオーミック電極７６Ｂとの間に電流を流さない遮断状態とする場合には、スイッチ２４によりゲート電極７９と第２の基準電極８１とを短絡する。第２の基準電極８１と２ＤＥＧ層との間には高抵抗なバッファ層７２があるが、第２の基準電極８１とゲート電極７９との間に電流を流す必要はないため、ゲート電位は第２の基準電極８１の電位に固定される。第２の基準電極８１の電位はフローティングであるため、ゲート電極７９と第１のオーミック電極４６Ａ又は第２のオーミック電極４６Ｂとの間にｐｎ接合がオン状態となるような大きな順バイアスはかからない。このため、過大なゲート電流は流れず、双方向スイッチ素子７０が破壊されることはない。
【００８８】
一方、第１の基準電極がなく基板裏面に設けられた電極を基準にゲート電極に電圧を印加して導通状態とする場合には、高抵抗のバッファ層が存在するため十分なゲート駆動を行うことが困難である。
【００８９】
しかし、本実施形態の双方向スイッチは、スイッチ２４により、ゲート電極７９を、半導体層７３の上に設けられた第１の基準電極７７と接続された制御電源２２と接続する。このため、バッファ層７２の存在が問題となることはなく、制御電源２２からの電圧が、第１の基準電極７７を基準にゲート電極７９に印加される。従って、ゲート電極７９が接するｐ型半導体層７８の下方に２ＤＥＧ層が形成されるため、オン抵抗を小さくすることができる。
【００９０】
なお、本実施形態においても、双方向スイッチ素子７０をゲート電極が半導体層とショットキー接続された構成又はＭＩＳ構造のゲート電極を有する構成としてもよい。
【００９１】
また、第１〜第３の実施形態及びその変形例において、双方向スイッチが用いられる回路として交流スイッチング回路を示したが、マトリックスインバータやプラズマディスプレイパネルの駆動回路に用いることが可能な双方向スイッチ回路などにも同様に適用可能である。
【産業上の利用可能性】
【００９２】
本発明の双方向スイッチ及びその駆動方法は、直列に接続するダイオードが不要で、オン抵抗が低く電力ロスが小さい双方向スイッチを実現でき、交流スイッチ回路、マトリックスインバータ、プラズマディスプレイパネルの駆動回路等に用いられるオン抵抗が低い双方向スイッチ等として有用である。
【図面の簡単な説明】
【００９３】
【図１】本発明の第１の実施形態に係る双方向スイッチを示す回路図である。
【図２】本発明の第１の実施形態の一変形例に係る双方向スイッチを示す回路図である。
【図３】本発明の第２の実施形態に係る双方向スイッチを示す回路構成図である。
【図４】本発明の第２の実施形態に係る双方向スイッチの変形例を示す回路構成図である。
【図５】本発明の第２の実施形態に係る双方向スイッチに用いる双方向スイッチ素子の変形例を示す断面図である。
【図６】本発明の第２の実施形態に係る双方向スイッチに用いる双方向スイッチ素子の変形例を示す断面図である。
【図７】本発明の第２の実施形態に係る双方向スイッチに用いる双方向スイッチ素子の変形例を示す断面図である。
【図８】本発明の第２の実施形態の一変形例を示す回路構成図である。
【図９】本発明の第２の実施形態の一変形例に係る双方向スイッチに用いる双方向スイッチ素子を示す平面図である。
【図１０】本発明の第３の実施形態に係る双方向スイッチに用いる双方向スイッチ素子を示す断面図である。
【図１１】従来例に係る双方向スイッチを示す回路図である。
【図１２】従来例に係る双方向スイッチを示す回路図である。
【符号の説明】
【００９４】
１１      第１のＦＥＴ
１２      第２のＦＥＴ
１３      ノード
２１      スイッチ制御部
２２      制御電源
２３Ａ    第１のスイッチ
２３Ｂ    第２のスイッチ
２４      スイッチ
３１      負荷回路
３２      負荷
３３      交流電源
４０      双方向スイッチ素子
４１      基板
４２      バッファ層
４３      半導体層
４３Ａ    双方向スイッチ素子形成領域
４３Ｂ    ダイオード形成領域
４４      アンドープＧａＮ層
４５      アンドープＡｌＧａＮ層
４６Ａ    第１のオーミック電極
４６Ｂ    第２のオーミック電極
４７      基準電極
４８Ａ    第１のｐ型半導体層
４８Ｂ    第２のｐ型半導体層
４９Ａ    第１のゲート電極
４９Ｂ    第２のゲート電極
５０      高抵抗領域
５１      シリコン窒化膜
５２      ユニット
６１Ａ    第１のダイオード
６１Ｂ    第２のダイオード
６２      ダイオード形成用ｐ型半導体層
６３      アノード電極
７０      双方向スイッチ素子
７１      基板
７２      バッファ層
７３      半導体層
７４      アンドープＧａＮ層
７５      アンドープＡｌＧａＮ層
７６Ａ    第１のオーミック電極
７６Ｂ    第２のオーミック電極
７７      第１の基準電極
７８      ｐ型半導体層
７９      ゲート電極
８０      高抵抗領域
８１      第２の基準電極
【図１】
2008153748.tif 000003
【図２】
2008153748.tif 000004
【図３】
2008153748.tif 000005
【図４】
2008153748.tif 000006
【図５】
2008153748.tif 000007
【図６】
2008153748.tif 000008
【図７】
2008153748.tif 000009
【図８】
2008153748.tif 000010
【図９】
2008153748.tif 000011
【図１０】
2008153748.tif 000012
【図１１】
2008153748.tif 000013
【図１２】
2008153748.tif 000014