(57)【要約】【課題】不良チップ部品の組込による損失額を減少させることができるとともに、接合ミスにより動作不良が生じることを減少させることができる回路モジュールおよびその製造方法を提供すること。【解決手段】本発明の回路モジュール１は、第１の空洞部２ａを有する多層配線板２と、チップ部品３を搭載するインターポーザ４とを備えている。そして、インターポーザ４はチップ部品３が第１の空洞部２ａの内部に配置されながらその第１の空洞部２ａを封止するように多層配線板２に接合されている。この回路モジュール１を製造する際、インターポーザ４と多層配線板２とを接合する前にインターポーザ４に検査電圧を供給してチップ部品３を予め導通検査しておく。【選択図】図１
2008103657.tif 000002
【特許請求の範囲】
【請求項１】
第１の空洞部を有する多層配線板と、
チップ部品を搭載するインターポーザと
を備えているとともに、
前記インターポーザは、前記チップ部品が前記第１の空洞部の内部に配置されつつ前記多層配線板に電気的に接続されるように、前記多層配線板に接合されている
ことを特徴とする回路モジュール。
【請求項２】
前記チップ部品は、前記インターポーザにフリップチップ接続されている
ことを特徴とする請求項１に記載の回路モジュール。
【請求項３】
前記インターポーザは多層構造になっている
ことを特徴とする請求項１または請求項２に記載の回路モジュール。
【請求項４】
前記チップ部品は圧電素子であり、
前記インターポーザは前記第１の空洞部を気密封止するように接合されている
ことを特徴とする請求項１から請求項３のいずれか１項に記載の回路モジュール。
【請求項５】
前記多層配線板および前記インターポーザは、前記第１の空洞部の周縁付近および前記インターポーザにおける前記多層配線板との対向面の周縁付近にそれぞれ枠状に形成された共晶接合用金属膜を用いて共晶接合されているとともに、それぞれの前記共晶接合用金属膜の枠内もしくは枠外に形成されたスルーホールを介して電気的に接続されている
ことを特徴とする請求項４に記載の回路モジュール。
【請求項６】
前記インターポーザは、前記チップ部品を囲繞する側壁を有する第２の空洞部を有しているとともに、前記多層配線板の第１の空洞部よりも小さい寸法に形成されており、
前記チップ部品は、前記第２の空洞部の内部に配置されており、
前記多層配線板は、前記第１の空洞部に前記第２の空洞部を対向させて前記インターポーザを前記第１の空洞部に内在させている
ことを特徴とする請求項１から請求項４のいずれか１項に記載の回路モジュール。
【請求項７】
前記インターポーザは、前記第２の空洞部の側壁における前記第１の空洞部との対向面にバンプを有しているとともに、前記バンプを介して前記多層配線板の第１の空洞部の内部にフリップチップ接続している
ことを特徴とする請求項６に記載の回路モジュール。
【請求項８】
前記インターポーザは、前記多層配線板の第１の空洞部の内側面と前記第２の空洞部の側壁の外側面との間に樹脂接着剤を充填することにより、前記多層配線板の第１の空洞部の内部に固着されている
ことを特徴とする請求項６または請求項７に記載の回路モジュール。
【請求項９】
前記インターポーザに用いられる絶縁基板は、前記多層配線板に用いられる絶縁基板と同一の材料を用いて形成されている
ことを特徴とする請求項１から請求項８のいずれか１項に記載の回路モジュール。
【請求項１０】
前記多層配線板の絶縁基板および前記インターポーザの絶縁基板は、低温共焼成セラミック（ＬＴＣＣ）を用いて形成されている
ことを特徴とする請求項９記載の回路モジュール。
【請求項１１】
前記多層配線板における第１の空洞部形成側の表面および前記インターポーザにおける第２の空洞部形成側と反対側の裏面は、平滑に形成されているとともに、前記インターポーザが前記多層配線板に接合されたときに同一面上に配置されている
ことを特徴とする請求項１から請求項１０のいずれか１項に記載の回路モジュール。
【請求項１２】
前記インターポーザは、前記チップ部品に前記チップ部品の特性を変化させる電子部品をあわせて配置することにより、モジュール化されている
ことを特徴とする請求項１から請求項１１のいずれか１項に記載の回路モジュール。
【請求項１３】
インターポーザにチップ部品を搭載する第１工程と、
前記インターポーザに検査電圧を供給することにより前記チップ部品を導通検査する第２工程と、
前記導通検査に合格した前記チップ部品を搭載する前記インターポーザを用いて多層配線板に穿設された第１の空洞部の内部に前記チップ部品を封入するように前記第１の空洞部を封止するとともに、前記インターポーザを前記多層配線板に電気的に接続させる第３工程と
を備えていることを特徴とする回路モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路モジュールおよびその製造方法に係り、特に、チップ型圧電素子を備える回路に好適に利用できる回路モジュールおよびその製造方法に関する。
【背景技術】
【０００２】
一般的に、ハイブリットモジュールなどの回路モジュールは、コンデンサ、インダクタ、フィルタ、共振器、遅延素子などのチップ型回路素子を多層配線板に電気接合させることにより形成されている。
【０００３】
前述したフィルタ、共振器、遅延素子などとして用いられる圧電素子は温度や湿度などの環境の変化に敏感に反応してしまうため、圧電素子の周辺を一定の環境にしなければならない。したがって、図７に示すように、従来の回路モジュール１０１においては多層配線板１０２に穿設された凹状の空洞部１０２ａの内部に圧電素子１０３が搭載されており、金属リッド１０７や封止樹脂（図示せず）を用いてその空洞部１０２ａを封止することにより多層配線板１０２に搭載される圧電素子１０３の周辺を一定の環境に保持していた（特許文献１を参照）。
【０００４】
また、搭載される圧電素子１０３は小型チップ部品であるので、多層配線板１０２への搭載前に導通検査を行うことが困難である。そのため、一般的に圧電素子１０３の導通検査は多層配線板１０２への搭載後に行なわれていた。
【０００５】
【特許文献１】特開２０００−５８７４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、圧電素子１０３を搭載した回路モジュール１０１の導通検査においてその圧電素子１０３が不良品であることが判明した場合、圧電素子１０３はすでに封入されてしまっていることから、回路モジュール１０１ごと廃棄せざるを得ないという問題があった。廃棄する回路モジュール１０１に他の半導体チップ部品１１、１２、１３、１４が搭載されている場合、一度搭載した半導体チップ部品１１、１２、１３、１４を分離して再利用することはできず、正常動作する半導体チップ部品１１、１２、１３、１４も併せて廃棄せざるを得ないので不経済である。
【０００７】
また、従来の回路モジュール１０１においては、圧電素子１０３は空洞部１０２ａの内部に搭載しなければならないため、圧電素子１０３と多層配線板１０２との接合が大変困難であり、接合不良により回路モジュール１０１が動作不良を起こしてしまうという問題があった。接合不良により動作不良を起こした回路モジュール１０１は再利用することができず、上記と同様、回路モジュール１０１ごと廃棄せざるを得ない。
【０００８】
さらに、金属リッド１０７の周縁は多層配線板１０２の接合棚１０２ｂに接合されるが、多層配線板１０２がＬＴＣＣ（低温共焼成セラミック）を用いて形成されている場合、ＬＴＣＣの焼成工程において行なわれるＷＩＰ(温水等方圧プレス)は段差部分のプレスを不得意とすることから、ＷＩＰにより接合棚１０２ｂを高精度に形成することは困難であった。
【０００９】
そこで、本発明はこれらの点に鑑みてなされたものであり、不良チップ部品の組込による損失額を減少させることができるとともに、接合ミスにより動作不良が生じることを減少させることができる回路モジュールを提供することをその目的としている。
【００１０】
また、本発明は、不良チップ部品の組込または接合ミスにより動作不良を起こしてしまう回路モジュールが製造されてしまうことを防止することができる回路モジュールの製造方法を提供することを他の目的としている。
【課題を解決するための手段】
【００１１】
前述した目的を達成するため、本発明の回路モジュールは、その第１の態様として、第１の空洞部を有する多層配線板と、チップ部品を搭載するインターポーザとを備えているとともに、インターポーザは、チップ部品が第１の空洞部の内部に配置されつつ多層配線板に電気的に接続されるように、多層配線板に接合されていることを特徴としている。
【００１２】
第１の態様の回路モジュールによれば、チップ部品をインターポーザに搭載することにより、チップ部品を搭載する配線板の単価を下げることができる。また、チップ部品をインターポーザに搭載し、そのインターポーザを多層配線板に接合することにより、チップ部品を第１の空洞部に直接搭載するよりもチップ部品の接合性を容易にすることができる。
【００１３】
本発明の第２の態様の回路モジュールは、第１の態様の回路モジュールにおいて、チップ部品は、インターポーザにフリップチップ接続されていることを特徴としている。
【００１４】
第２の態様の回路モジュールによれば、チップ部品を搭載するインターポーザを薄型化することができるので、回路モジュールの薄型化に貢献することができる。また、フリップチップ接続はワイヤボンディングによる接続よりも接合不良を起こす確率が高いので、インターポーザを介在させることにより得られる廃棄損失額の減少という作用を効果的に得ることができる。
【００１５】
本発明の第３の態様の回路モジュールは、第１または第２の態様の回路モジュールにおいて、インターポーザは多層構造になっていることを特徴としている。
【００１６】
第３の態様の回路モジュールによれば、インターポーザの機械的強度が高められるため、インターポーザのひずみによりチップ部品に加わる外力を低減することができる。
【００１７】
本発明の第４の態様の回路モジュールは、第１から第３のいずれか１の態様の回路モジュールにおいて、チップ部品は圧電素子であり、インターポーザは第１の空洞部を気密封止するように接合されていることを特徴としている。
【００１８】
第４の態様の回路モジュールによれば、多層配線板の第１の空洞部を封止することにより、チップ部品である圧電素子の特性が湿度変化により変化してしまうことを防止することができる。
【００１９】
本発明の第５の態様の回路モジュールは、第４の態様の回路モジュールにおいて、多層配線板およびインターポーザは、第１の空洞部の周縁付近およびインターポーザにおける多層配線板との対向面の周縁付近にそれぞれ枠状に形成された共晶接合用金属膜を用いて共晶接合されているとともに、それぞれの共晶接合用金属膜の枠内もしくは枠外に形成されたスルーホールにより電気的に接続されていることを特徴としている。
【００２０】
第５の態様の回路モジュールによれば、インターポーザと多層配線板とを共晶接合して枠状の共晶接合面を形成することができるので、優れた接合信頼性および気密性を有して接合させることができる。
【００２１】
本発明の第６の態様の回路モジュールは、第１から第４のいずれか１の態様の回路モジュールにおいて、前記インターポーザは、前記チップ部品を囲繞する側壁を有する第２の空洞部を有しているとともに、前記多層配線板の第１の空洞部よりも小さい寸法に形成されており、前記チップ部品は、前記第２の空洞部の内部に配置されており、前記多層配線板は、前記第１の空洞部に前記第２の空洞部を対向させて前記インターポーザを前記第１の空洞部に内在させていることを特徴としている。
【００２２】
第６の態様の回路モジュールによれば、インターポーザを第１の空洞部に内在させて接合しているので、インターポーザとの接合のために多層配線板に接合棚を設ける必要がなくなる。
【００２３】
本発明の第７の態様の回路モジュールは、第６の態様の回路モジュールにおいて、前記インターポーザは、前記第２の空洞部の側壁における前記第１の空洞部との対向面にバンプを有しているとともに、前記バンプを介して前記多層配線板の第１の空洞部の内部にフリップチップ接続していることを特徴としている。
【００２４】
第７の態様の回路モジュールによれば、実装面積の縮小化を図ることができる。また、インターポーザの寸法を第１の空洞部の寸法に近づけやすくなるため、チップ部品を気密封止する場合にインターポーザに配置されたチップ部品を第１の空洞部に気密封止しやすくなる。
【００２５】
本発明の第８の態様の回路モジュールは、第６または第７の態様の回路モジュールにおいて、前記インターポーザは、前記多層配線板の第１の空洞部の内側面と前記第２の空洞部の側壁の外側面との間に樹脂接着剤を充填することにより、前記多層配線板の第１の空洞部の内部に固着されていることを特徴としている。
【００２６】
第８の態様の回路モジュールによれば、インターポーザに配置されたチップ部品を第１の空洞部に気密封止することができる。
【００２７】
本発明の第９の態様の回路モジュールは、第１から第８のいずれか１の態様の回路モジュールにおいて、前記インターポーザに用いられる絶縁基板は、前記多層配線板に用いられる絶縁基板と同一の材料を用いて形成されていることを特徴としている。
【００２８】
第９の態様の回路モジュールによれば、インターポーザおよび多層配線板の熱膨張率が同一になるため、それらが熱膨張しても接合部分が断線するおそれがなくなる。
【００２９】
本発明の第１０の態様の回路モジュールは、第９の態様の回路モジュールにおいて、前記多層配線板の絶縁基板および前記インターポーザの絶縁基板は、低温共焼成セラミック（ＬＴＣＣ）を用いて形成されていることを特徴としている。
【００３０】
第１０の態様の回路モジュールによれば、絶縁基板を９００℃以下で低温焼成することができるので、Ａｇなどの低融点高導電金属を配線パターンや電極に用いることができる。
【００３１】
本発明の第１１の態様の回路モジュールは、第１から第１０のいずれか１の態様の回路モジュールにおいて、前記多層配線板における第１の空洞部形成側の表面および前記インターポーザにおける第２の空洞部形成側と反対側の裏面は、平滑に形成されているとともに、前記インターポーザが前記多層配線板に接合されたときに同一面上に配置されていることを特徴としている。
【００３２】
第１１の態様の回路モジュールによれば、多層配線板の表面とインターポーザの裏面とにまたがって他のチップ部品を接続することができる。
【００３３】
本発明の第１２の態様の回路モジュールは、第１から第１１のいずれか１の態様の回路モジュールにおいて、  前記インターポーザは、前記チップ部品に前記チップ部品の特性を変化させる電子部品をあわせて配置することにより、モジュール化されていることを特徴としている。
【００３４】
第１２の態様の回路モジュールによれば、回路モジュール全体の回路設計を変えなくても、モジュール化されたインターポーザの回路設計を変えることにより回路モジュール全体の仕様を変更することができる。
【００３５】
また、本発明の回路モジュールの製造方法は、インターポーザにチップ部品を搭載する第１工程と、インターポーザに検査電圧を供給することによりチップ部品を導通検査する第２工程と、導通検査に合格したチップ部品を搭載するインターポーザを用いて多層配線板に穿設された第１の空洞部の内部にチップ部品を封入するように第１の空洞部を封止するとともに、インターポーザを多層配線板に電気的に接続させる第３工程とを備えていることを特徴としている。
【００３６】
本発明の回路モジュールの製造方法によれば、チップ部品を多層配線板に電気的に接続する前にチップ部品の導通検査を行ない、不良品でないことを確かめてからチップ部品を搭載したインターポーザを多層配線板に接続することができる。また、チップ部品とインターポーザとの接合およびインターポーザと多層配線板との接合はチップ部品と多層配線板との直接接合よりも容易なため、回路モジュールに係る接合を容易にすることができる。
【発明の効果】
【００３７】
本発明の回路モジュールによれば、チップ部品を搭載する配線板の単価を下げることができるので、不良チップ部品の組込による損失額を減少させることができるという効果を奏する。また、本発明の回路モジュールによれば、インターポーザを介することによりチップ部品と多層配線板との接合が容易となるので、接合ミスにより回路モジュールが動作不良を起こしてしまうことを減少させることができるという効果を奏する。さらに、本発明の回路モジュールによれば、接合棚を形成する必要が無くなるため、多層配線板にＬＴＣＣを用いた場合でも多層配線板の形成が容易になる。
【００３８】
また、本発明の回路モジュールの製造方法によれば、不良品でないことを確かめてからチップ部品を搭載したインターポーザを多層配線板に接続することができるとともに、回路モジュールに係る接合を容易にすることができる。これにより、不良チップ部品の組込または接合ミスにより動作不良を起こしてしまう回路モジュールが製造されてしまうことを防止することができるという効果を奏する。
【発明を実施するための最良の形態】
【００３９】
以下、図１および図２を用いて、本発明の回路モジュールを以下の実施形態により説明する。ここで、図１は第１の実施形態の回路モジュールを示す縦断面図であり、図２は第１の実施形態の多層配線板２を示す斜視図である。
【００４０】
第１の実施形態の回路モジュール１は、図１に示すように、多層配線板２、チップ部品３およびインターポーザ４を備えている。
【００４１】
第１の実施形態の多層配線板２は、最上層の第１層２Ａ１から最下層の第８層２Ａ８まで８枚の配線板２Ａ１〜２Ａ８を積層させることにより形成されている。また、これら８枚の配線板２Ａ１〜２Ａ８は図示しないスルーホールを介して電気的に相互に接続されている。この多層配線板２においては、コンデンサ、インダクタ、フィルタ回路などの複数のチップ部品１１、１２、１３、１４が最上層となる第１層２Ａ１の上面に搭載されてカバー１５に覆われているとともに、その最下層となる第８層２Ａ８の表面には外部信号を入出力する平板電極１６が形成されている。
【００４２】
また、図１および図２に示すように、この多層配線板２の下面には空洞部２ａが穿設されている。空洞部２ａは配置されるチップ部品３にあわせて多層配線板２の４層分の厚みと同程度の深さを有して形成されている。第１の実施形態の回路モジュール１においては、空洞部２ａにおける最外層となる最下層の第８層２Ａ８の開口幅をその下層の第７層２Ａ７の開口幅よりも大きくすることにより、第７層２Ａ７の表面にインターポーザ４と接合するための接合棚２Ａ７ａが空洞部２ａの周縁２ｂに形成されている。この接合棚２Ａ７ａには共晶接合用金属膜５がＡｕ−Ｓｎ系共晶材やＳｎ−Ａｇ系共晶材、Ａｕ−Ａｇ系共晶材などの共晶材を用いて枠状に形成されている。
【００４３】
チップ部品３は、図１に示すようなインターポーザ４に搭載されており、空洞部２ａの内部に配置されている。第１の実施形態のチップ部品３においては  ＳＡＷフィルタ（Surface Acoustic Wave：表面弾性波）やＢＡＷフィルタ（Bulk Acoustic Wave：バルク弾性波）などの圧電素子が用いられている。また、このチップ部品３はインターポーザ４との対向面３ａにバンプ３ｂを有しており、インターポーザ４にフリップチップ接続されている。
【００４４】
インターポーザ４は、チップ部品３と多層配線板２とを電気的に接続する中継配線板であり、第１の実施形態においては多層構造になっている。また、このインターポーザ４はチップ部品３が空洞部２ａの内部に配置されるように空洞部２ａの接合棚２Ａ７ａに接合されている。具体的には、第１の実施形態のインターポーザ４は、多層配線板２との対向面４ａの周縁４ｂに枠状の共晶接合用金属膜５が形成されており、それらの共晶接合用金属膜５を用いて共晶接合することにより、空洞部２ａを気密封止するように接合されている。その際、封入されるチップ部品３の環境を一定にするため、空洞部２ａの内部を窒素雰囲気にすることが好ましい。そして、このインターポーザ４は、図１および図２に示すように、共晶接合用金属膜５の枠内に形成されたスルーホール６を介して、多層配線板２の内部にある配線パターン１７および第８層２Ａ８に形成された平板電極１６に電気的に接続されている。
【００４５】
次に、図３を用いて、前述した回路モジュール１の製造方法を説明する。ここで、図３は第１の実施形態の回路モジュールの製造方法をＡ〜Ｃの順に示している。この回路モジュール１は、第１工程から第３工程を経て製造される。
【００４６】
第１工程においては、図３Ａおよび図３Ｂに示すように、インターポーザ４にチップ部品３を搭載する。チップ部品３のバンプ３ｂとインターポーザ４の接続端子７との接合方法は、半田や共晶接合などの一般的に用いられる電気的な接合方法を採用することができる。また、前述したとおり、第１の実施形態のチップ部品３はフリップチップ接続方式によりインターポーザ４に接続される。
【００４７】
第２工程においては、図３Ｂに示すようなインターポーザ４に検査電圧を供給することによりチップ部品３を導通検査する。この導通検査は封入される空洞部２ａの内部（図１参照）と同じ環境にすることが好ましい。すなわち、空洞部２ａの内部を窒素雰囲気にする場合には窒素雰囲気下においてチップ部品３の導通検査を行なうことが好ましい。この導通検査に合格した場合には第３工程を行う。導通検査が不合格の場合、不良品のチップ部品３を搭載したインターポーザ４を廃棄し、新しいチップ部品３を新しいインターポーザ４に搭載して導通検査を再度行う。
【００４８】
第３工程においては、図３Ｃに示すように、導通検査に合格したチップ部品３を搭載するインターポーザ４を多層配線板２に接合する。その際、インターポーザ４に搭載されたチップ部品３が多層配線板２に穿設された空洞部２ａの内部に封入されるようにインターポーザ４の位置合わせを行い、その後にインターポーザ４を多層配線板２に接合する。
【００４９】
第１の実施形態の第３工程においては、インターポーザ４の周縁４ｂおよび空洞部２ａの周縁２ｂに枠状の共晶接合用金属膜５を予め形成しておき、インターポーザ４の位置あわせ後にチップ部品３を内包する空洞部２ａを封止するようにインターポーザ４を多層配線板２に共晶接合する。インターポーザ４を多層配線板２に接合し終えたら、共晶接合により形成された枠状の共晶接合面よりも内側にインターポーザ４と多層配線板２とを電気的に接続させるスルーホール６を形成する。
【００５０】
なお、スルーホール６による電気的接続でなくても、共晶接合面の内側に形成されたインターポーザ４および多層配線板２の各接続端子（図示せず）を半田接合もしくは共晶接合してインターポーザ４と多層配線板２とを電気的に接合してもよい。
【００５１】
次に、図１および図３を用いて、第１の実施形態の回路モジュール１の作用を説明する。
【００５２】
第１の実施形態の回路モジュール１においては、図１に示すように、チップ部品３と多層配線板２とを電気的に接続させるためにインターポーザ４を介在させている。つまり、チップ部品３をインターポーザ４に搭載することにより、チップ部品３を直接に搭載する配線板（第１の実施形態においてはインターポーザ４のことである）の単価を下げることができる。
【００５３】
チップ部品３の歩留まりを良くしても不良品を完全になくすことは不可能である。また、チップ部品３は小型であり、それ自体を単体で導通検査することが大変に困難である。つまり、搭載されたチップ部品３が導通検査により不良品であることが判明したとしても、チップ部品３を搭載する配線板の単価を下げることにより、廃棄にかかる損害額を低廉にすることができる。もちろん、従来よりも廃棄物の大きさを小さくすることができるので、環境に対しても配慮することができる。
【００５４】
また、チップ部品３を接合作業性の良いインターポーザ４に搭載することにより、小さくて接合作業しづらい凹状の空洞部２ａにチップ部品３を直接搭載することよりもチップ部品３の接合性を容易にすることができる。さらに、インターポーザ４と多層配線板２との接合面については設計段階において拡大自在であるため、インターポーザ４と多層配線板２との接合不良をほぼゼロに近づけることができる。つまり、チップ部品３をインターポーザ４に搭載し、そのインターポーザ４を多層配線板２に接合することにより、チップ部品３を凹状の空洞部２ａに直接搭載するよりもチップ部品３の接合性を容易にすることができるので、接合ミスにより回路モジュール１が動作不良を起こすことを防止することができる。
【００５５】
このチップ部品３はフリップチップ接続方式によりインターポーザ４に接続されている。このフリップチップ接続によりチップ部品３を搭載したインターポーザ４を薄型にすることができるので、回路モジュール１の薄型化に貢献することができる。ただし、フリップチップ接続はワイヤボンディング接続よりも接合不良を起こす確率が高い。そこで、前述したようにチップ部品３をインターポーザ４に搭載することにより、接合性を容易にすることができるので、フリップチップ接続により接合不良を起こす確率を下げることができる。つまり、フリップチップ接続を行なった場合、インターポーザ４を介在させることにより得られる作用を効果的に発揮することができる。
【００５６】
また、このチップ部品３は空洞部２ａの内部に配置されているので、チップ部品３に外力が加わってチップ部品３が誤作動を起こしたり、破損したりすること防止することができる。この作用については仮にインターポーザ４が空洞部２ａを封止していなくても享受することができる。
【００５７】
また、チップ部品３が誤作動を起こしたり、破損したりすること防止するため、第１の実施形態の回路モジュール１においてはインターポーザ４が多層構造になっている。インターポーザ４が多層構造になれば曲げ剛性やねじり剛性などの機械的強度が高められるため、インターポーザ４のひずみによりチップ部品３に加わる外力を低減することができる。また、多層構造にすることにより複雑な配線パターンも形成しやすくなるので、図１に示すようなインターポーザ４におけるチップ部品３の裏面側４ｃに他のチップ部品３を搭載することもできるようになる。
【００５８】
第１の実施形態の回路モジュール１においては、チップ部品３としてＳＡＷフィルタやＢＡＷフィルタなどの圧電素子がインターポーザ４に搭載されているので、インターポーザ４は空洞部２ａを気密封止するように接合されている。圧電素子は環境変化、特に湿度変化に敏感に反応してその特性を変化させてしまうが、多層配線板２の空洞部２ａを封止することにより、チップ部品３である圧電素子の特性が湿度変化により変化してしまうことを防止することができる。さらに第１の実施形態においては空洞部２ａの内部を窒素雰囲気にしているので湿度変化の悪影響をできる限り少なくすることができる。
【００５９】
多層配線板２およびインターポーザ４の接合方法は多種多様な接合方法から任意に選択することもできるが、第１の実施形態の回路モジュール１においては、多層配線板２およびインターポーザ４の接合方法として共晶接合が選択されている。この共晶接合は、空洞部２ａの周縁２ｂ付近（第１の実施形態においては多層配線板２における第７層２Ａ７の接合棚２Ａ７ａ）およびインターポーザ４における多層配線板２との対向面４ａの周縁４ｂ付近にそれぞれ枠状に形成された共晶接合用金属膜５を用いて行われる。これにより、インターポーザ４と多層配線板２との間に枠状の共晶接合面を形成することができるので、優れた接合信頼性および気密性を有してインターポーザ４と多層配線板２とを接合させることができる。
【００６０】
前述した第１の実施形態の回路モジュール１は、図３Ａ〜Ｃに示すように、第１の工程から第３の工程を経て製造される。図３Ａおよび図３Ｂに示すように、第２工程においては、第１工程においてインターポーザ４に搭載されたチップ部品３に対して導通検査が行なわれる。
【００６１】
従来においてはインターポーザがチップ部品と多層配線板との間に介在していなかったためにチップ部品を多層配線板に搭載するまでチップ部品の導通検査を行なうことができなかったが、第１の実施形態においてはチップ部品３をインターポーザ４に搭載するため、チップ部品３を多層配線板２に電気的に接続させる前にチップ部品３の良否を判断することができる。つまり、チップ部品３を多層配線板２に電気的に接続する前にチップ部品３の導通検査を行ない、不良品でないことを確かめてからチップ部品３を搭載したインターポーザ４を多層配線板２に接続することができる。そのため、不良品のチップ部品３が原因となって回路モジュール１を廃棄せざるを得ないといったことを防止することができる。
【００６２】
また、第３の工程においては、導通検査に合格したチップ部品３を搭載するインターポーザ４を用いて空洞部２ａを封止するようにインターポーザ４と多層配線板２とを接合させる。前述したとおり、チップ部品３とインターポーザ４との接合およびインターポーザ４と多層配線板２との接合はチップ部品３と多層配線板２との直接接合よりも容易なため、回路モジュール１に係る接合を容易にすることができる。そのため、チップ部品３の接合不良やインターポーザ４の接合不良が原因となって回路モジュール１を廃棄せざるを得ないといったことを防止することができる。
【００６３】
すなわち、第１の実施形態の回路モジュール１によれば、チップ部品３を搭載する配線板の単価を下げることができるので、不良チップ部品３の組込による損失額を減少させることができるという効果を奏する。また、第１の実施形態の回路モジュール１によれば、インターポーザ４を介することによりチップ部品３と多層配線板２との接合が容易となるので、接合ミスにより回路モジュール１が動作不良を起こしてしまうことを減少させることができるという効果を奏する。
【００６４】
また、第１の実施形態の回路モジュール１の製造方法によれば、不良品でないことを確かめてからチップ部品３を搭載したインターポーザ４を多層配線板２に接続することができるとともに、回路モジュール１に係る接合を容易にすることができる。これにより、不良チップ部品３の組込または接合ミスにより動作不良を起こしてしまう回路モジュール１が製造されてしまうことを防止することができるという効果を奏する。
【００６５】
次に、図４から図６を用いて、第２の実施形態の回路モジュールを説明する。ここで、図４は第２の実施形態の回路モジュール１Ｂを示す縦断面図であり、図５は第２の実施形態のインターポーザ４Ｂおよびチップ部品３を示す斜視図である。また、図６は、第２の実施形態の回路モジュール１Ｂにおいて多層配線板２Ｂとインターポーザ４Ｂとにまたがって他のチップ部品３Ｂを配置した状態を示す縦断面図である。なお、図４および図６におけるスルーホール６Ｂは一部のみ現されている。
【００６６】
第２の実施形態の回路モジュール１Ｂは、図４に示すように、多層配線板２Ｂ、チップ部品３およびインターポーザ４Ｂを備えている。
【００６７】
第２の実施形態の多層配線板２Ｂは、図４に示すように、図４上方から順に８枚の配線板２Ｂ１〜２Ｂ８を有している。また、この配線板は、絶縁基板２０、配線パターン１７、電極１６、スルーホール６Ｂを有している。第２の実施形態の絶縁基板２０としては低温共焼成セラミック（ＬＴＣＣ）が用いられている。焼成前の絶縁基板（グリーンシート）２０に配線パターン１７、電極１６、接地電極２１およびスルーホール６Ｂを印刷形成もしくは埋込形成した後にそのグリーンシート２０を積層させ、積層されたグリーンシート２０をＷＩＰにより圧縮してから焼成することにより多層配線板２Ｂが矩形平板状に形成されている。この多層配線板２Ｂの幅および長さは１００ｍｍ×１００ｍｍ程度になっている。
【００６８】
また、図４に示すように、この多層配線板２Ｂの表面２Ｂｃには矩形状の第１の空洞部２Ｂａが形成されている。第１の空洞部２Ｂａは内在させるインターポーザ４Ｂの寸法よりも少し大きな寸法になっており、インターポーザ４Ｂと接続する平板電極１６Ｂがインターポーザ４Ｂとの対向面２Ｂｂに形成されている。また、この多層配線板２Ｂにおける第１の空洞部２Ｂａが形成されている側の表面２Ｂｃは平滑に形成されている。
【００６９】
インターポーザ４Ｂは、図５に示すように、矩形状の第２の空洞部４Ｂａを有しており、側壁２５を有する矩形容器状に形成されている。インターポーザ４Ｂの第２の空洞部４Ｂａの内部には幅および長さが０．６ｍｍ×０．６ｍｍ程度のチップ部品３がバンプ３ａおよび電極１６Ｃを介してフリップチップ接続されており、チップ部品３の高さよりも高い側壁２５がチップ部品３を囲繞している。このチップ部品３は第１の実施形態と同様、圧電素子が用いられている。第２の空洞部４Ｂａ形成側と反対側の裏面４Ｂｃは平滑に形成されている。
【００７０】
このインターポーザ４Ｂの寸法は、図４に示すように、多層配線板２Ｂの第１の空洞部２Ｂａよりも小さい寸法になっており、多層配線板２Ｂの第１の空洞部２Ｂａに第２の空洞部４Ｂａを対向させて第１の空洞部２Ｂａに内在している。具体的には、このインターポーザ４Ｂの幅および長さは１ｍｍ×１ｍｍ程度になっており、チップ部品３よりも一回り大きな大きさになっている。多層配線板２Ｂの幅および長さと比較すると、このインターポーザ４Ｂの幅および長さは１／１００程度になっている。
【００７１】
また、インターポーザ４Ｂは、図５に示すように、第２の空洞部４Ｂａの側壁２５における第１の空洞部２Ｂａとの対向面４Ｂｄに半田製のバンプ２７を有している。図４に示すように、この半田バンプ２７が第１の空洞部２Ｂａの対向面２Ｂｂの平板電極１６Ｂと対向することにより、インターポーザ４Ｂはバンプ２７を介して多層配線板２Ｂの第１の空洞部２Ｂａの内部にフリップチップ接続されている。バンプ２７の高さは、インターポーザ４Ｂが第１の空洞部２Ｂａの内部にフリップチップ接続されたときに、第２の空洞部４Ｂａ形成側と反対側の裏面４Ｂｃが第１の空洞部２Ｂａ形成側の表面２Ｂｃと同一面上に配置される高さになっている。
【００７２】
そして、インターポーザ４Ｂは、図４に示すように、多層配線板２Ｂの第１の空洞部２Ｂａの内側面２Ｂｄと第２の空洞部４Ｂａの側壁２５の外側面２５ａとの間に樹脂接着剤２６を充填することにより、多層配線板２Ｂの第１の空洞部２Ｂａの内部に固着されている。この樹脂接着剤２６の充填により、インターポーザ４Ｂの第２の空洞部４Ｂａの内部に配置されたチップ部品３は気密封止される。その際、封入されるチップ部品３の環境を一定にするため、第２の空洞部４Ｂａの内部を窒素雰囲気にすることが好ましい。樹脂接着剤２６の充填時期はインターポーザ４Ｂが第１の空洞部２Ｂａの内部にフリップチップ接続された後である。
【００７３】
インターポーザ４Ｂに用いられる絶縁基板２４は、多層配線板２Ｂに用いられる絶縁基板２０と同一の材料を用いて形成されていることが好ましい。すなわち、第２の実施形態においては、インターポーザ４Ｂの絶縁基板２４および多層配線板２Ｂの絶縁基板２０としては、低温共焼成セラミック（ＬＴＣＣ）が用いられることが好ましい。
【００７４】
また、インターポーザ４Ｂは、抵抗（図示せず）、キャパシタ（図示せず）、他のチップ部品３Ｂなどの第２の空洞部４Ｂａに配置されたチップ部品３の特性を変化させる電子部品を裏面４Ｂｃに配置することにより、モジュール化されていることが好ましい。なお、図６に示すように、他のチップ部品３Ｂなどの電子部品に関しては、インターポーザ４Ｂのみに配置せず、多層配線板２Ｂの表面２Ｂｃとインターポーザ４Ｂの裏面４Ｂｃとにまたがって他のチップ部品３Ｂを接続させてもよい。
【００７５】
第２の実施形態の回路モジュール１Ｂにおけるその他の部品等については、第１の実施形態と同様にして形成されている。
【００７６】
次に、図４から図６を用いて、第２の実施形態の回路モジュール１Ｂの作用を説明する。なお、以下においては、第１の実施形態と異なる作用のみ記載する。
【００７７】
第２の実施形態の回路モジュール１Ｂにおいては、図４に示すように、矩形容器状に形成されたインターポーザ４Ｂに係る第２の空洞部４Ｂａの内部にチップ部品３がフリップチップ接続されており、そのインターポーザ４Ｂが多層配線板２Ｂの第１の空洞部２Ｂａの内部に第２の空洞部４Ｂａを第１の空洞部２Ｂａに対向させて接合されている。そのため、インターポーザ４Ｂの側壁２５の外側面２５ａ、内側面２５ｂまたは対向面４Ｂｄを第１の空洞部２Ｂａの内側面２Ｂｄまたは対向面２Ｂｂに直接接続することができるので、インターポーザ４Ｂとの接合のために多層配線板２Ｂに接合棚（図２を参照）を設ける必要がなくなる。これにより、ＷＩＰを利用して多層配線板２Ｂを形成しても、多層配線板２Ｂを容易に形成することができる。
【００７８】
ここで、第２の実施形態のインターポーザ４Ｂは、図４および図５に示すように、第２の空洞部４Ｂａの側壁２５における第１の空洞部２Ｂａとの対向面４Ｂｄにバンプ２７を有しており、バンプ２７を介して第１の空洞部２Ｂａにおける第２の空洞部４Ｂａとの対向面２Ｂｂに形成された平板電極１６Ｂにフリップチップ接続している。そのため、多層配線板２Ｂにインターポーザ４Ｂをワイヤボンディングする必要がなくなり、実装面積の縮小化を図ることができる。また、第１の空洞部２Ｂａの寸法にインターポーザ４Ｂの寸法を近づけることができるため、多層配線板２Ｂの第１の空洞部２Ｂａの内側面２Ｂｄとインターポーザ４Ｂの側壁２５の外側面２５ａとの間隙が小さくなり、インターポーザ４Ｂに配置されたチップ部品３を第１の空洞部２Ｂａに気密封止しやすくなる。
【００７９】
また、第２の実施形態のインターポーザ４Ｂは、この多層配線板２Ｂの第１の空洞部２Ｂａの内側面２Ｂｄと第２の空洞部４Ｂａの側壁２５の外側面２５ａとの間に樹脂接着剤２６を充填することにより、多層配線板２Ｂの第１の空洞部２Ｂａの内部に固着されている。インターポーザ４Ｂに配置されたチップ部品３を第１の空洞部２Ｂａに気密封止することができる。
【００８０】
ただし、インターポーザ４Ｂと多層配線板２Ｂとの熱膨張率が異なってしまうと、その違いによりインターポーザ４Ｂと多層配線板２Ｂとのフリップチップ接続部分に応力が生じてしまい、多層配線板２Ｂからインターポーザ４Ｂが断線してしまう。そのため、インターポーザ４Ｂに用いられる絶縁基板２４は、多層配線板２Ｂに用いられる絶縁基板２０と同一の材料を用いて形成されている。これにより、インターポーザ４Ｂおよび多層配線板２Ｂの熱膨張率が同一になるため、それらが熱膨張してもフリップチップ接続部分に応力が生じて断線するおそれをなくすことができる。
【００８１】
特に、多層配線板２Ｂの絶縁基板２０およびインターポーザ４Ｂの絶縁基板２４に低温共焼成セラミック（ＬＴＣＣ）を用いることが好ましい。これにより、それらの絶縁基板２０、２４を９００℃以下で低温焼成することができるので、Ａｇなどの低融点高導電金属を配線パターン１７や電極１６、平板電極１６Ｂに用いることができる。
【００８２】
また、チップ部品３は使用により発熱するが、インターポーザ４Ｂの幅および長さはチップ部品３よりも一回り大きな大きさになっているため、チップ部品３の熱がインターポーザ４Ｂの全体に伝わり、伝熱効率の悪いＬＴＣＣ製のインターポーザ４Ｂであっても熱膨張むらを生じさせないようにすることができる。また、インターポーザ４Ｂに熱膨張むらが生じないので、多層配線板２Ｂに対してインターポーザ４Ｂが１／１００倍程度大きくなっても、チップ部品３に不要な応力を加えることがない。この効果は、ＳＡＷ素子のように応力によってその特性が変化してしまうチップ部品３に対して最も効果的である。実施形態によってこの倍率は異なるが、多層配線板２Ｂに対してインターポーザ４Ｂが１／１０倍以下の値になるとインターポーザ４Ｂを別個に形成するメリットが生じやすい。
【００８３】
さらに、インターポーザ４Ｂは、チップ部品３にチップ部品３の特性を変化させる他のチップ部品３Ｂなどの電子部品をあわせて配置することにより、モジュール化されていることが好ましい。回路モジュール１Ｂの設計変更をする際にチップ部品３の特性を変更して新たな回路モジュール１Ｂとすることがあるが、多層配線板２Ｂおよびインターポーザ４Ｂに配置された回路要素（図示せず）や配線パターン１７等の全てを変更するのは非効率である。そのため、インターポーザ４Ｂをモジュール化し、インターポーザ４Ｂに配置された他のチップ部品３Ｂなどの電子部品を変更することによりチップ部品３の特性を変更すれば、回路モジュール１Ｂ全体の回路設計を変えなくても回路モジュール１Ｂ全体の仕様を変更することができる。
【００８４】
また、図６に示すように、多層配線板２Ｂにおける第１の空洞部２Ｂａ形成側の表面２Ｂｃおよびインターポーザ４Ｂにおける第２の空洞部４Ｂａ形成側と反対側の裏面４Ｂｃを平滑に形成し、インターポーザ４Ｂが多層配線板２Ｂに接合されたときに同一面上に配置されていることが好ましい。これによって、第１の空洞部２Ｂａ形成側の表面２Ｂｃおよび第２の空洞部４Ｂａ形成側と反対側の裏面４Ｂｃが他のチップ部品３Ｂなどの電子部品の接続面となるので、多層配線板２Ｂの表面２Ｂｃとインターポーザ４Ｂの裏面４Ｂｃとにまたがって他のチップ部品３Ｂを接続することができる。
【００８５】
すなわち、第２の実施形態の回路モジュール１Ｂによれば、接合棚を形成する必要が無くなるため、多層配線板２ＢにＬＴＣＣを用いた場合でも多層配線板２Ｂの形成が容易になる。
【００８６】
なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。
【００８７】
例えば、第１の実施形態においては、図２に示すようにインターポーザ４と多層配線板２とを電気的に接続させるスルーホール６は共晶接合用金属膜５の枠内に形成されているが、他の実施形態においては、そのスルーホール６は共晶接合用金属膜５の枠外に形成されていてもよい。その際には、そのスルーホール６とチップ部品３とを接続する配線パターンが共晶接合用金属膜５と接触して短絡することを防止するため、その配線パターンを共晶接合用金属膜５の形成面と別面に形成することが好ましい。
【００８８】
また、第２の実施形態においては、図示はしないが、半田パンプ３ａの代わりに側壁２５に設けられた配線パターン１７と第１の空洞部２Ｂａに設けられた平板電極１６Ｂをワイヤボンディングしても良い。
【図面の簡単な説明】
【００８９】
【図１】第１の実施形態の回路モジュールを示す縦断面図
【図２】第１の実施形態の多層配線板を示す斜視図
【図３】第１の実施形態の回路モジュールの製造方法を示す縦断面図
【図４】第２の実施形態の回路モジュールを示す部分縦断面図
【図５】第２の実施形態のインターポーザを示す斜視図
【図６】第２の実施形態の回路モジュールにおいて多層配線板とインターポーザとにまたがって電子部品を配置した状態を示す斜視図
【図７】従来の回路モジュールを示す縦断面図
【符号の説明】
【００９０】
１  回路モジュール
２  多層配線板
２ａ  第１の空洞部
３  チップ部品
４  インターポーザ
５  共晶接合用金属膜
６  スルーホール
【図１】
2008103657.tif 000003
【図２】
2008103657.tif 000004
【図３】
2008103657.tif 000005
【図４】
2008103657.tif 000006
【図５】
2008103657.tif 000007
【図６】
2008103657.tif 000008
【図７】
2008103657.tif 000009