(57)【要約】【課題】モニタパッドの表面が低く形成されるため、上層の絶縁膜のＣＭＰ後の膜厚が素子形成領域とモニタ形成領域とで異なる。【解決手段】半導体基板１上に第１の絶縁膜（３層目の絶縁膜）６を形成し、第１の絶縁膜６上に第２の絶縁膜（４層目の絶縁膜）７を形成し、第１の絶縁膜６に凹部（ダミーホール）８ｂを形成し、第２の絶縁膜７に配線用溝９を形成し、配線用溝よりもパターン幅の広いモニタ用溝１０を凹部８ｂを含む領域に形成し、半導体基板１上にメッキ法により金属膜１２を形成し、ＣＭＰ法を用いて金属膜１２を研磨して、配線用溝９内に配線１２ａを形成するとともに、モニタ用溝１０内にモニタパッド１２ｂを形成し、配線およびモニタパッドの上に第３の絶縁膜（５層目の絶縁膜）１３を形成し、ＣＭＰ法を用いて第３の絶縁膜を平坦化し、モニタパッド上の第３の絶縁膜の膜厚ｔｂを測定する。【選択図】図１
2008041984.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成された第２の絶縁膜と、
前記第２の絶縁膜に設けられた配線用溝内に形成された配線と、
前記第２の絶縁膜に設けられたモニタ用溝内に前記配線と同一材料で前記配線よりも広いパターン幅で形成されたモニタパッドと、
前記配線および前記モニタパッドの上に形成された第３の絶縁膜とを備え、
前記モニタパッドは、下部の一部が前記第１の絶縁膜に設けられた凹部内に埋め込まれている半導体装置。
【請求項２】
前記モニタパッドの下部が埋め込まれている前記凹部は、前記モニタパッドの下部に位置する前記第１の絶縁膜に設けられた複数の矩形状または円形状のダミーホールで構成されている請求項１に記載の半導体装置。
【請求項３】
前記モニタパッドの下部が埋め込まれている前記凹部は、前記モニタパッドの下部に位置する前記第１の絶縁膜に設けられた複数のライン状のダミーホールで構成されている請求項１に記載の半導体装置。
【請求項４】
さらに、前記配線の下部に位置する前記第１の絶縁膜に設けられたビアホールと、前記ビアホール内に形成されたビアプラグとを備え、前記配線と前記ビアプラグは一体化されている請求項１から請求項３までのいずれかに記載の半導体装置。
【請求項５】
半導体基板上に第１の絶縁膜を形成する工程（ａ）と、
前記第１の絶縁膜上に第２の絶縁膜を形成する工程（ｂ）と、
前記工程（ｂ）の後に、前記第１の絶縁膜に凹部を形成する工程（ｃ）と、
前記第２の絶縁膜に、配線用溝を形成するとともに、前記配線用溝よりもパターン幅の広いモニタ用溝を前記凹部を含む領域に形成する工程（ｄ）と、
前記工程（ｄ）の後に、前記半導体基板上にメッキ法により金属膜を形成する工程（ｅ）と、
ＣＭＰ法を用いて前記金属膜を研磨して、前記配線用溝内に配線を形成するとともに、前記モニタ用溝内にモニタパッドを形成する工程（ｆ）と、
前記配線および前記モニタパッドの上に第３の絶縁膜を形成する工程（ｇ）と、
ＣＭＰ法を用いて前記第３の絶縁膜を平坦化する工程（ｈ）と、
前記工程（ｈ）の過程において、前記モニタパッド上の前記第３の絶縁膜の膜厚を測定する工程（ｉ）とを含む半導体装置の製造方法。
【請求項６】
前記工程（ｃ）では、前記第１の絶縁膜に複数の矩形状または円形状のダミーホールを設けて前記凹部とし、前記工程(ｄ)では、前記ダミーホールを含むように前記モニタ用溝を形成し、前記工程（ｆ）では、前記ダミーホール内に前記モニタパッドの下部を埋め込む請求項５に記載の半導体装置の製造方法。
【請求項７】
前記工程（ｃ）では、前記第１の絶縁膜に複数のライン状のダミーホールを設けて前記凹部とし、前記工程(ｄ)では、前記ダミーホールを含むように前記モニタ用溝を形成し、前記工程（ｆ）では、前記ダミーホール内に前記モニタパッドの下部を埋め込む請求項５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化学的機械的研磨（ＣＭＰ）法により配線上の絶縁膜を研磨する際に、研磨量の調整のために絶縁膜の膜厚を測定するモニタパッドを備えた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、多層配線を有する半導体装置において、配線微細化のために配線間の絶縁膜を平坦化するＣＭＰ法が用いられている。ＣＭＰ法により配線上の絶縁膜を研磨する際、配線が微細であると、配線上の絶縁膜の膜厚を直接測定することができない。そのため、配線と同時に配線よりも広いパターン幅のモニタパッドを形成し、このモニタパッド上に形成されている絶縁膜の膜厚を測定することにより、研磨量の調整を行っている。
【０００３】
従来のＣＭＰ法を用いた多層配線の形成方法として、図５および図６に示すような製造方法がある。
【０００４】
まず、図５（ａ）に示す工程において、シリコンからなる半導体基板１上の全面に、１層目の絶縁膜２および２層目の絶縁膜３を順次に形成する。次いで、素子形成領域Ｒａにおける２層目の絶縁膜３に配線用溝３ａを形成し、配線用溝３ａ内にバリアメタル４を介して第１のＣｕ配線５を埋め込み形成する。
【０００５】
次に、図５（ｂ）に示す工程において、第１のＣｕ配線５が形成されている２層目の絶縁膜３上の全面に３層目の絶縁膜６を形成する。この３層目の絶縁膜６は、第１のＣｕ配線５と後工程で形成する第２のＣｕ配線１２ａ（図６（ｂ）参照）との間の層間絶縁膜となる。その後、３層目の絶縁膜６上の全面に４層目の絶縁膜７を形成する。
【０００６】
次に、図５（ｃ）に示す工程において、３層目の絶縁膜６および４層目の絶縁膜７をドライエッチングすることにより、第１のＣｕ配線５に到達するビアホール８を形成する。
【０００７】
次に、図５（ｄ）に示す工程において、４層目の絶縁膜７をドライエッチングすることにより、素子形成領域Ｒａに配線用溝９を形成するとともに、モニタ形成領域Ｒｂにモニタ用溝１０を形成する。なお、配線用溝９の一部は、ビアホール８に連通するように形成する。
【０００８】
次に、図６（ａ）に示す工程において、半導体基板１上の全面に、ＣＶＤ（化学気相成長）法を用いてバリアメタル１１を形成した後、メッキ法によって金属膜のＣｕ膜１２を形成する。このとき、Ｃｕ膜１２の膜厚は、配線用溝９およびモニタ用溝１０が完全に埋め込まれる厚さとする。
【０００９】
次に、図６（ｂ）に示す工程において、ＣＭＰ法を用いて、４層目の絶縁膜７上の不要なＣｕ膜１２およびバリアメタル１１を４層目の絶縁膜７の上面が露出するまで研磨除去する。これにより、ビアホール８を含む配線用溝９内にバリアメタル１１を介して第２のＣｕ配線１２ａを形成するとともに、モニタ用溝１０内にバリアメタル１１を介してモニタパッド１２ｂを形成する。このとき、第２のＣｕ配線１２ａのうち、ビアホール８内に埋め込まれた部分はビアプラグとなり、第１のＣｕ配線５と電気的に接続される。
【００１０】
次に、図６（ｃ）に示す工程において、半導体基板１上の全面に、第２のＣｕ配線１２ａおよびモニタパッド１２ｂを覆うように５層目の絶縁膜１３を形成する。
【００１１】
次に、図６（ｄ）に示す工程において、ＣＭＰ法を用いて、５層目の絶縁膜１３の表面を平坦化研磨する。このとき、モニタ形成領域Ｒｂのモニタパッド１２ｂ上に残存する５層目の絶縁膜１３の膜厚ｔｂを測定することにより、ＣＭＰにおける研磨量を調整して、素子形成領域Ｒａの５層目の絶縁膜１３の膜厚ｔａを所望の値に制御する。
【特許文献１】特開平１１−２１９９２２号公報（第４−６頁、第１−６図）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記の従来のモニタ構造およびその製造方法では、図６（ｂ）に示すように、モニタパッド１２ｂの上面が第２のＣｕ配線１２ａの上面や４層目の絶縁膜７の上面よりも低く凹入している。このため、図６（ｃ）に示すように、５層目の絶縁膜１３を形成した際、モニタパッド１２ｂ上の５層目の絶縁膜１３の表面に凹み１３ｈが生じる。
【００１３】
モニタパッド１２ｂの上面が、第２のＣｕ配線１２ａの上面よりも低くなる原因は次の２つである。
【００１４】
第１の原因は、メッキ法によってＣｕ膜１２を形成する際、モニタ形成領域Ｒｂに比べて配線用溝９が密集して形成されている素子形成領域Ｒａの表面積が大きいため、素子形成領域ＲａにおけるＣｕ膜１２の膜厚Ｔａが、モニタ形成領域ＲｂにおけるＣｕ膜１２の膜厚Ｔｂに比べて厚くなる。換言すれば、モニタ形成領域Ｒｂにおける膜厚Ｔｂは素子形成領域Ｒａにおける膜厚Ｔａより小さくなる。そのため、ＣＭＰ法により素子形成領域Ｒａの４層目の絶縁膜７上のＣｕ膜１２を残渣なく研磨した場合、モニタ形成領域Ｒｂに対するオーバー研磨量が大きくなり、特にモニタパッド１２ｂはその中央部が研磨されて薄くなる（図６（ｂ））。
【００１５】
第２の原因は、ＣＭＰ法によりＣｕ膜１２を研磨した際、幅の狭い配線用溝９上に比べて、幅の広いモニタ用溝１０上の方がＣｕ研磨量が多くなるディッシングとよばれる現象が生じる。これは、モニタパッド１２ｂの大きさに依存する。
【００１６】
いずれにせよ、ＣＭＰ法により５層目の絶縁膜１３を研磨すると、モニタパッド１２ｂ上の５層目の絶縁膜１３の研磨量が第２のＣｕ配線１２ａ上の５層目の絶縁膜１３の研磨量に比べて少なくなる。その結果、図６（ｄ）に示すように、モニタパッド１２ｂ上の５層目の絶縁膜１３の膜厚ｔｂは第２のＣｕ配線１２ａ上の５層目の絶縁膜１３の膜厚ｔａに比べて厚くなり、モニタリングの測定精度が低下してしまう。
【００１７】
本発明は、このような事情に鑑みて創作したものであり、配線上の絶縁膜の膜厚を精度良く測定することができる半導体装置およびその製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１８】
本発明の半導体装置は、
半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に形成された第２の絶縁膜と、
前記第２の絶縁膜に設けられた配線用溝内に形成された配線と、
前記第２の絶縁膜に設けられたモニタ用溝内に前記配線と同一材料で前記配線よりも広いパターン幅で形成されたモニタパッドと、
前記配線および前記モニタパッドの上に形成された第３の絶縁膜とを備え、
前記モニタパッドは、下部の一部が前記第１の絶縁膜に設けられた凹部内に埋め込まれていることを特徴とするものである。
【００１９】
この半導体装置による作用は次のとおりである。配線の幅よりも広いパターン幅のモニタパッドは、その下部の一部が第１の絶縁膜の凹部内に埋め込まれている。このことは、次のことを裏付ける。すなわち、モニタパッドはモニタ用溝に金属膜を充填して形成される。このとき、モニタ用溝はその下部が凹部につながっているので、平坦な領域に比べて金属膜の充填量が多くなり、モニタ用溝では金属膜がより厚く形成される。結果として、モニタパッドの上面は従来技術のように凹むことが抑制され、平坦になる。ひいては、配線とモニタパッドの上に形成され、ＣＭＰ法によって平坦化される第３の絶縁膜の上面も平坦なものになる。したがって、モニタパッド上の第３の絶縁膜の膜厚は素子形成領域の第３の絶縁膜の膜厚を正確に反映したものとなり、ＣＭＰにおける研磨量の調整を高精度に行う上で有効に機能する。
【００２０】
上記構成の半導体装置において、前記モニタパッドの下部が埋め込まれている前記凹部は、前記モニタパッドの下部に位置する前記第１の絶縁膜に設けられた複数の矩形状または円形状のダミーホールで構成されているという態様がある。この場合、矩形状または円形状のダミーホールを多数形成することにより、モニタ用溝における金属膜の充填量を多く確保し、金属膜をより厚く形成させるので、モニタパッドの上面をより平坦化することが可能になる。
【００２１】
また上記構成の半導体装置において、前記モニタパッドの下部が埋め込まれている前記凹部は、前記モニタパッドの下部に位置する前記第１の絶縁膜に設けられた複数のライン状のダミーホールで構成されているという態様がある。この場合、ライン状のダミーホールを多数形成することにより、モニタ用溝における金属膜の充填量を多く確保し、金属膜をより厚く形成させるので、モニタパッドの上面をより平坦化することが可能になる。
【００２２】
また上記構成の半導体装置において、さらに、前記配線の下部に位置する前記第１の絶縁膜に設けられたビアホールと、前記ビアホール内に形成されたビアプラグとを備え、前記配線と前記ビアプラグは一体化されているという態様がある。この場合、多層配線にも対応することが可能になる。
【００２３】
また、本発明の半導体装置の製造方法は、
半導体基板上に第１の絶縁膜を形成する工程（ａ）と、
前記第１の絶縁膜上に第２の絶縁膜を形成する工程（ｂ）と、
工程（ｂ）の後に、前記第１の絶縁膜に凹部を形成する工程（ｃ）と、
前記第２の絶縁膜に、配線用溝を形成するとともに、前記配線用溝よりもパターン幅の広いモニタ用溝を前記凹部を含む領域に形成する工程（ｄ）と、
工程（ｄ）の後に、前記半導体基板上にメッキ法により金属膜を形成する工程（ｅ）と、
ＣＭＰ法を用いて前記金属膜を研磨して、前記配線用溝内に配線を形成するとともに、前記モニタ用溝内にモニタパッドを形成する工程（ｆ）と、
前記配線および前記モニタパッドの上に第３の絶縁膜を形成する工程（ｇ）と、
ＣＭＰ法を用いて前記第３の絶縁膜を平坦化する工程（ｈ）と、
工程（ｈ）の過程において、前記モニタパッド上の前記第３の絶縁膜の膜厚を測定する工程（ｉ）とを含むものである。
【００２４】
この半導体装置の製造方法による作用は次のとおりである。すなわち、モニタパッドは、その機能上、素子形成領域の配線の幅よりも広くなければならない。研磨量の調整を行うに当たり、微細な配線の上の絶縁膜の膜厚は直接測定することができず、その対案として、配線と同時に、モニタ形成領域において配線よりも広いパターン幅でモニタパッドを形成し、そのモニタパッド上の絶縁膜の膜厚を測定する。したがって、モニタパッドを内部に形成するモニタ用溝は、素子形成領域の配線用溝よりもパターン幅を広くする。このモニタ用溝は、第２の絶縁膜に形成されるが、その下方の第１の絶縁膜に形成された凹部（ダミーホール）につながっている。メッキ法により半導体基板上に金属膜を形成し、さらにＣＭＰ法により金属膜を研磨することにより、配線用溝に金属膜を充填して配線を形成するとともに、凹部を含むモニタ用溝に金属膜を充填してモニタパッドを形成する。このとき、モニタ用溝は下地が凹凸になっているので、下地が平坦な領域に比べて金属膜の充填量が多くなり、モニタ用溝では金属膜がより厚く形成される。結果として、モニタパッドの上面は従来技術のように凹むことが抑制され、平坦に形成される。配線とモニタパッドの上に第３の絶縁膜を形成し、ＣＭＰ法によって第３の絶縁膜を平坦化するが、モニタパッド上の第３の絶縁膜の膜厚を測定して、ＣＭＰにおける研磨量の調整を行う。上記のように、モニタパッドの上面が平坦に構成されているので、モニタパッド上に残存する第３の絶縁膜の膜厚は素子形成領域の第３の絶縁膜の膜厚を正確に反映したものとなっており、ＣＭＰにおける研磨量の調整を高精度に行うことができる。
【００２５】
上記の半導体装置の製造方法において、前記工程（ｃ）では、前記第１の絶縁膜に複数の矩形状または円形状のダミーホールを設けて前記凹部とし、前記工程(ｄ)では、前記ダミーホールを含むように前記モニタ用溝を形成し、前記工程（ｆ）では、前記ダミーホール内に前記モニタパッドの下部を埋め込むものとする。
【００２６】
また上記の半導体装置の製造方法において、前記工程（ｃ）では、前記第１の絶縁膜に複数のライン状のダミーホールを設けて前記凹部とし、前記工程(ｄ)では、前記ダミーホールを含むように前記モニタ用溝を形成し、前記工程（ｆ）では、前記ダミーホール内に前記モニタパッドの下部を埋め込むものとする。
【発明の効果】
【００２７】
本発明によれば、モニタ用溝内に凹部を設けることによりモニタパッドの薄膜化を抑制しているので、配線と同等の高さでモニタパッドを設けることができる。これにより、ＣＭＰ法を用いて第３の絶縁膜を研磨した後、モニタパッド上に残存する第３の絶縁膜の膜厚を測定することによって、配線上の第３の絶縁膜の膜厚を精度良くモニタリングすることができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態における半導体装置の製造方法について、図１および図２を参照しながら説明する。
【００２９】
図１（ａ）に示す工程において、シリコンからなる半導体基板１上の全面において、１層目の絶縁膜２および２層目の絶縁膜３を順次に形成する。その後、素子形成領域Ｒａにおける２層目の絶縁膜３に配線用溝３ａを形成した後、配線用溝３ａ内にバリアメタル４を介して第１のＣｕ配線５を埋め込み形成する。
【００３０】
次に、図１（ｂ）に示す工程において、第１のＣｕ配線５が形成されている２層目の絶縁膜３上の全面に３層目の絶縁膜６を形成する。この３層目の絶縁膜６は、第１のＣｕ配線５と後工程で形成する第２のＣｕ配線１２ａ（図２（ｂ）参照）との間の層間絶縁膜となる。その後、３層目の絶縁膜６上の全面に４層目の絶縁膜７を形成する。３層目の絶縁膜６は上記の第１の絶縁膜Ｚ１に対応し、４層目の絶縁膜７は第２の絶縁膜Ｚ２に対応する。
【００３１】
次に、図１（ｃ）に示す工程において、素子形成領域Ｒａにおける３層目の絶縁膜６および４層目の絶縁膜７をドライエッチングすることにより、第１のＣｕ配線５に到達するビアホール８ａを形成する。このとき同時に、モニタ形成領域Ｒｂにおける３層目の絶縁膜６および４層目の絶縁膜７をドライエッチングすることにより、凹部としてのダミーホール８ｂを形成する。
【００３２】
次に、図１（ｄ）に示す工程において、４層目の絶縁膜７をドライエッチングすることにより、素子形成領域Ｒａに配線用溝９を形成するとともに、モニタ形成領域Ｒｂにモニタ用溝１０を形成する。なお、配線用溝９の一部は、底部においてビアホール８ａに連通するように形成する。また、モニタ用溝１０は、底部においてダミーホール８ｂに連通するように形成する。
【００３３】
次に、図２（ａ）に示す工程において、半導体基板１上の全面において、ＣＶＤ法を用いてバリアメタル１１を形成した後、メッキ法によって金属膜のＣｕ膜１２を形成する。このとき、Ｃｕ膜１２の膜厚は、配線用溝９およびモニタ用溝１０が完全に埋め込まれる厚さとする。このとき、下地が平坦な領域に比べて、下地が凹凸な領域にＣｕ膜１２が厚く形成される。モニタパッド１２ｂでのＣｕ膜１２膜厚を、配線が密集した素子形成領域Ｒａと同等にする。これによって、モニタパッド部の表面が低く形成されることが抑制される。例えば、下地が平坦な領域に厚さ約５００ｎｍのＣｕを形成した場合、配線用溝９やダミーホール８ｂによって下地が凹凸になっている領域では、表面積が増大することによって約７００ｎｍの厚さで形成される。すなわち、５００ｎｍが７００ｎｍへ拡大される。この点が従来技術に比べて特徴となっている。図６（ａ）ではモニタ用溝１０におけるＣｕ膜１２の膜厚は小さいが、図２（ａ）ではモニタ用溝１０がダミーホール８ｂを伴うことからモニタ用溝１０におけるＣｕ膜１２の膜厚は大きなものになっている。
【００３４】
次に、図２（ｂ）に示す工程において、ＣＭＰ法を用いて、４層目の絶縁膜７上の不要なＣｕ膜１２およびバリアメタル１１を４層目の絶縁膜７の上面が露出するまで研磨除去する。これにより、ビアホール８ａを含む配線用溝９内にバリアメタル１１を介して第２のＣｕ配線１２ａを形成するとともに、ダミーホール８ｂを含むモニタ用溝１０内にバリアメタル１１を介してモニタパッド１２ｂを形成する。このとき、第２のＣｕ配線１２ａのうち、ビアホール８ａ内に埋め込まれた部分はビアプラグとなり、第１のＣｕ配線５と電気的に接続される。
【００３５】
図６（ｂ）の場合には、モニタパッド１２ｂの上面が凹んでいるが、図２（ｂ）の場合には、モニタパッド１２ｂの上面は平坦になっている。
【００３６】
次に、図２（ｃ）に示す工程において、半導体基板１上の全面において、第２のＣｕ配線１２ａおよびモニタパッド１２ｂを覆うように５層目の絶縁膜１３を形成する。この５層目の絶縁膜１３が上記の第３の絶縁膜Ｚ３に対応する。
【００３７】
図６（ｃ）の場合には、モニタパッド１２ｂの上方で５層目の絶縁膜１３の上面が凹んでいるが、図２（ｃ）の場合には、モニタパッド１２ｂの上方を含めて５層目の絶縁膜１３の上面は全体的に平坦になっている。
【００３８】
次に、図２（ｄ）に示す工程において、ＣＭＰ法を用いて、５層目の絶縁膜１３の表面を平坦化研磨する。このとき、モニタ形成領域Ｒｂのモニタパッド１２ｂ上に残存する５層目の絶縁膜１３の膜厚ｔｂを測定することにより、ＣＭＰにおける研磨量を調整して、素子形成領域Ｒａの５層目の絶縁膜１３の膜厚ｔａを所望の値にする。
【００３９】
図６（ｄ）の場合には、モニタパッド１２ｂ上に残存する５層目の絶縁膜１３の膜厚ｔｂは素子形成領域Ｒａの５層目の絶縁膜１３の膜厚ｔａを正確に反映していないのに対して、図２（ｄ）の場合には、膜厚ｔｂは膜厚ｔａを正確に反映している。したがって、ＣＭＰにおける研磨量の調整を高精度に行うことができる。
【００４０】
図３は、図１（ｄ）に示す工程終了後における平面図である。
【００４１】
図３（ａ）の場合は、ダミーホール８ｂは矩形状に形成され、多数のダミーホール８ｂがモニタ用溝１０内にアレイ状に配置されている。ダミーホール８ｂは矩形状に代えて円形状でもよい。
【００４２】
図３（ｂ）は、ライン状の複数のダミーホール８ｂを取り囲むようにモニタ用溝１０が形成されている構成を有している。
【００４３】
いずれの構成においても、表面積が増大するため、Ｃｕ膜の形成膜厚を厚くすることができ、同様な効果を得ることができる。
【００４４】
図４は上記の製造方法によって製造された半導体装置の断面図である。図４において、Ｚ１は３層目の絶縁膜６に対応する第１の絶縁膜、Ｚ２は４層目の絶縁膜７に対応する第２の絶縁膜、Ｚ３は５層目の絶縁膜１３に対応する第３の絶縁膜である。
【００４５】
この半導体装置は、半導体基板１上に形成された第１の絶縁膜Ｚ１と、第１の絶縁膜Ｚ１上に形成された第２の絶縁膜Ｚ２と、第２の絶縁膜Ｚ２に設けられた配線用溝９内に形成された配線１２ａと、第２の絶縁膜Ｚ２に設けられたモニタ用溝１０内に配線１２ａと同一材料で配線１２ａよりも広いパターン幅で形成されたモニタパッド１２ｂと、配線１２ａおよびモニタパッド１２ｂの上に形成された第３の絶縁膜Ｚ３とを備え、モニタパッド１２ｂは、下部の一部が第１の絶縁膜Ｚ１に設けられた凹部であるダミーホール８ｂ内に埋め込まれている。
【００４６】
本実施の形態によれば、素子形成領域Ｒａにビアホール８ａを形成するのと同時に、モニタ形成領域Ｒｂにダミーホール８ｂを多数設けている。これにより、メッキ法によってＣｕ膜１２を形成する際、モニタ形成領域ＲｂにおけるＣｕメッキ膜厚を、配線溝が密集している素子形成領域ＲａにおけるＣｕめっき膜厚と同程度の厚さで形成することができ、ＣＭＰ法によりＣｕ膜１２を研磨した際、モニタ形成領域ＲｂにおけるＣｕ膜厚の薄膜化（凹状化）を抑制することができる。
【００４７】
したがって、ＣＭＰ法によって、第２のＣｕ配線１２ａの上面とモニタパッド１２ｂの上面をほぼ平坦化することができるため、モニタパッド１２ｂ上に残存する５層目の絶縁膜１３の膜厚ｔｂを測定することにより、第２のＣｕ配線１２ａ上の５層目の絶縁膜１３の膜厚ｔａを精度良くモニタリングすることができる。
【産業上の利用可能性】
【００４８】
本発明の技術は、多層配線を備えた半導体装置において、配線上の絶縁膜の膜厚を正確に測定することができる膜厚モニタの構造および製造方法として有用である。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施の形態における半導体装置の製造工程を示す断面図（その１）
【図２】本発明の実施の形態における半導体装置の製造工程を示す断面図（その２）
【図３】図１（ｄ）に示す工程における平面図
【図４】本発明の実施の形態の半導体装置の製造方法で製造された半導体装置の断面図
【図５】従来の技術における半導体装置の製造工程を示す断面図（その１）
【図６】従来の技術における半導体装置の製造工程を示す断面図（その２）
【符号の説明】
【００５０】
１  半導体基板
２  １層目の絶縁膜
３  ２層目の絶縁膜
３ａ  配線用溝
４  バリアメタル
５  第１のＣｕ配線
６  ３層目の絶縁膜（第１の絶縁膜）
７  ４層目の絶縁膜（第２の絶縁膜）
８，８ａ  ビアホール
８ｂ  ダミーホール（凹部）
９  配線用溝
１０  モニタ用溝
１１  バリアメタル
１２  Ｃｕ膜（金属膜）
１２ａ  第２のＣｕ配線
１２ｂ  モニタパッド
１３  ５層目の絶縁膜（第３の絶縁膜）
１３ｈ  凹み
ｔａ  素子形成領域における５層目の絶縁膜（第３の絶縁膜）の膜厚
ｔｂ  モニタ形成領域における５層目の絶縁膜（第３の絶縁膜）の膜厚
Ｚ１  第１の絶縁膜
Ｚ２  第２の絶縁膜
Ｚ３  第３の絶縁膜
【図１】
2008041984.tif 000003
【図２】
2008041984.tif 000004
【図３】
2008041984.tif 000005
【図４】
2008041984.tif 000006
【図５】
2008041984.tif 000007
【図６】
2008041984.tif 000008