(57)【要約】【課題】ＩＩＩ族窒化物半導体の複数の半導体部材を成長させる際の結晶性を向上できる半導体デバイスの製造方法を提供する。【解決手段】半導体デバイスの製造方法は、下地基板の上に第１バッファー層を形成する第１バッファー層形成工程と、前記第１バッファー層の上に、複数の開口を有するマスクを形成するマスク形成工程と、前記第１バッファー層の表面において前記複数の開口により露出された複数の領域に、ＩＩＩ族窒化物半導体の複数の第２バッファー層を形成する第２バッファー層形成工程と、前記複数の第２バッファー層の上に、ＩＩＩ族窒化物半導体の複数の半導体部材を成長させる成長工程とを備える。【選択図】図４
2008103698.tif 000002
【特許請求の範囲】
【請求項１】
下地基板の上に第１バッファー層を形成する第１バッファー層形成工程と、
前記第１バッファー層の上に、複数の開口を有するマスクを形成するマスク形成工程と、
前記第１バッファー層の表面において前記複数の開口により露出された複数の領域に、ＩＩＩ族窒化物半導体の複数の第２バッファー層を形成する第２バッファー層形成工程と、
前記複数の第２バッファー層の上に、ＩＩＩ族窒化物半導体の複数の半導体部材を成長させる成長工程と、
を備えたことを特徴とする半導体デバイスの製造方法。
【請求項２】
前記マスク形成工程は、
前記第１バッファー層の上にマスク層を成膜するマスク層成膜工程と、
前記マスク層に前記複数の開口を形成することにより、前記マスクを形成する開口形成工程と、
を含む
ことを特徴とする請求項１に記載の半導体デバイスの製造方法。
【請求項３】
前記第１バッファー層は、金属窒化物を含む
ことを特徴とする請求項１又は２に記載の半導体デバイスの製造方法。
【請求項４】
前記マスクを除去するマスク除去工程と、
前記第１バッファー層を選択的にエッチングすることにより、前記複数の半導体部材を前記下地基板から分離するとともに互いに分離する分離工程と、
をさらに備えた
ことを特徴とする請求項１から３のいずれか１項に記載の半導体デバイスの製造方法。
【請求項５】
下地基板の上に金属層を形成する金属層形成工程と、
前記金属層の上に、複数の開口を有するマスクを形成するマスク形成工程と、
前記金属層において前記複数の開口により露出された複数の領域を窒化することにより、金属窒化物の複数の第１バッファー層を形成する窒化工程と、
前記複数の第１バッファー層の上に、ＩＩＩ族窒化物半導体の複数の第２バッファー層を形成する第２バッファー層形成工程と、
前記複数の第２バッファー層の上に、ＩＩＩ族窒化物半導体の複数の半導体部材を成長させる成長工程と、
を備えたことを特徴とする半導体デバイスの製造方法。
【請求項６】
前記マスク形成工程は、
前記第１バッファー層の上にマスク層を成膜するマスク層成膜工程と、
前記マスク層に前記複数の開口を形成することにより、前記マスクを形成する開口形成工程と、
を含む
ことを特徴とする請求項５に記載の半導体デバイスの製造方法。
【請求項７】
前記マスクを除去するマスク除去工程と、
前記第１バッファー層を選択的にエッチングすることにより、前記複数の半導体部材を前記下地基板から分離するとともに互いに分離する分離工程と、
をさらに備えた
ことを特徴とする請求項５又は６に記載の半導体デバイスの製造方法。
【請求項８】
下地基板に、断面においてＶ字の形状を有する溝を形成する溝形成工程と、
前記下地基板の上に、前記溝に沿ってくぼんだ第１凹部を上面に有する中間層を形成する中間層形成工程と、
前記中間層の上に、ＩＩＩ族窒化物半導体の半導体層を成長させる成長工程と、
を備え、
前記半導体層は、前記第１凹部に沿ってくぼんだ第２凹部を上面に有する
ことを特徴とする半導体デバイスの製造方法。
【請求項９】
前記中間層形成工程では、前記溝が形成されていない領域に複数の第１中間層が形成され、前記溝が形成されている領域に複数の第２中間層が形成され、
前記成長工程では、前記溝が形成されていない領域に複数の第１半導体層が形成され、前記溝が形成されている領域に複数の第２半導体層が形成され、
前記複数の第２中間層は、それぞれ、前記第１凹部を上面に有し、
前記複数の第２半導体層は、それぞれ、前記第２凹部を上面に有する
ことを特徴とする請求項８に記載の半導体デバイスの製造方法。
【請求項１０】
前記複数の第２半導体層及び前記複数の第２中間層を除去する除去工程と、
前記複数の第１中間層を選択的にエッチングすることにより、前記複数の第１半導体層を複数の半導体部材として前記下地基板から分離するとともに互いに分離する分離工程と、
をさらに備えた
ことを特徴とする請求項９に記載の半導体デバイスの製造方法。
【請求項１１】
前記溝形成工程では、前記下地基板をスクライビングすることにより、前記溝を形成する
ことを特徴とする請求項８から１０のいずれか１項に記載の半導体デバイスの製造方法。
【請求項１２】
前記除去工程では、前記複数の第２半導体層及び前記複数の第２中間層をスクライビングすることにより、前記複数の第２半導体層及び前記複数の第２中間層を除去する
ことを特徴とする請求項１０に記載の半導体デバイスの製造方法。
【請求項１３】
下地基板の上に、中間層を形成する中間層形成工程と、
前記下地基板及び前記中間層に、断面においてＶ字の形状を有する溝を形成するとともに、前記中間層を複数の中間部材にする溝形成工程と、
前記複数の中間部材の上に、ＩＩＩ族窒化物半導体の半導体層を成長させる成長工程と、
を備え、
前記半導体層は、前記溝に沿ってくぼんだ凹部を上面に有する
ことを特徴とする半導体デバイスの製造方法。
【請求項１４】
前記成長工程では、前記溝が形成されていない領域に複数の第１半導体層が形成され、前記溝が形成されている領域に複数の第２半導体層が形成され、
前記複数の第２半導体層は、それぞれ、前記凹部を上面に有する
ことを特徴とする請求項１３に記載の半導体デバイスの製造方法。
【請求項１５】
前記複数の第２半導体層を除去する除去工程と、
前記複数の中間部材を選択的にエッチングすることにより、前記複数の第１半導体層を複数の半導体部材として前記下地基板から分離するとともに互いに分離する分離工程と、
をさらに備えた
ことを特徴とする請求項１４に記載の半導体デバイスの製造方法。
【請求項１６】
前記溝形成工程では、前記下地基板及び前記中間層をスクライビングすることにより、前記下地基板の表面の一部が露出した前記溝を形成する
ことを特徴とする請求項１３から１５のいずれか１項に記載の半導体デバイスの製造方法。
【請求項１７】
前記除去工程では、前記複数の第２半導体層をスクライビングすることにより、前記複数の第２半導体層を除去する
ことを特徴とする請求項１５に記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの製造方法に関する。
【背景技術】
【０００２】
従来から、窒化ガリウム系化合物半導体を選択的に成長させる技術が提案されている（特許文献１参照）。すなわち、下地基板の上に、複数の開口を有するマスクを形成し、下地基板において複数の開口により露出された複数の領域から、複数の窒化ガリウム系化合物半導体を成長させている。これにより、複数の窒化ガリウム系化合物半導体が互いに分離された状態で成長するので、下地基板と窒化ガリウム系化合物半導体との熱膨張係数の差に基づく応力が低減され、複数の窒化ガリウム系化合物半導体のそれぞれにクラックが発生することが低減される。
【０００３】
また、下地基板の表面を加工した後に、ＧａＮ系半導体結晶を成長させる技術が提案されている（特許文献２参照）。すなわち、下地基板の表面を凹凸状に加工した後に、凸部の上方部からＧａＮ系半導体結晶を横方向に成長させる。これにより、ＧａＮ系半導体結晶が凹凸面を覆うようになる。
【０００４】
一方、下地基板の上にＭＢＥ法によりクロム層を成膜し、そのクロム層を窒化する技術が提案されている（非特許文献１参照）。
【特許文献１】特開平１１−１８６１７８号公報
【特許文献２】特開２０００−３３１９４７号公報
【非特許文献１】李旭鉉、外７名、「ＭＢＥ法による低温ＣｒｘＮバッファ層を用いたＧａＮの成長」、応用物理学会予稿集、３６４ペ−ジ
【発明の開示】
【発明が解決しようとする課題】
【０００５】
仮に、特許文献１の技術において、下地基板の上にバッファー層を形成した後に、複数の開口を有するマスクを形成し、下地基板において複数の開口により露出された複数の領域から、複数の窒化ガリウム系化合物半導体を成長させたとする。この場合、下地基板と複数の窒化ガリウム系化合物半導体との熱膨張係数の差に基づく内部応力や原子間距離の差に基づく格子不整合を、バッファー層で緩和させることができる。
【０００６】
しかし、バッファー層が下地基板の表面全体に渡って形成されるので、バッファー層の特定箇所に存在する転位がバッファー層内を表面全体に渡って伝播する可能性がある。これにより、バッファー層自体の結晶性が悪化するので、その上に成長させる複数の窒化ガリウム系化合物半導体の結晶性も悪化する。
【０００７】
一方、特許文献２の技術では、ＧａＮ系半導体結晶が横方向成長して凹凸面を覆うので、ＧａＮ系半導体結晶の上面が平坦になる。
【０００８】
ここで、仮に、ＧａＮ系半導体結晶を切削刃を用いてスクライビングすることにより、ＧａＮ系半導体結晶を複数の半導体部材に分離させたとする。この場合、スクライビングの刃の切削面に対する被切削面（ＧａＮ系半導体結晶の上面）の成す角度が大きいので、スクライビングの刃とＧａＮ系半導体結晶との接触面積が小さくなりやすく、スクライビングの刃からの応力が限られた部分に集中しやすい。このため、ＧａＮ系半導体結晶が大きなダメージを受けやすくなるという問題が生じる。また、レーザを用いてスクライビングを行うこと（レーザスクライビング）により、ＧａＮ系半導体結晶を複数の半導体部材に分離させたとする。この場合、スクライビングで形成する溝を深くするために、レーザの出力を高くする必要がある。このため、ＧａＮ系半導体結晶が大きなダメージを受けやるという問題が生じる。したがって、スクライビングにより分離されて得られる複数の半導体部材の側面近傍において、結晶が受けるダメージや結晶性の乱れが大きくなるので、複数の半導体部材を用いて製造される半導体デバイスの特性も悪化するという問題が発生する。
【０００９】
本発明の第１の目的は、ＩＩＩ族窒化物半導体の複数の半導体部材を成長させる際の結晶性を向上できる半導体デバイスの製造方法を提供することにある。
【００１０】
本発明の第２の目的は、ＩＩＩ族窒化物半導体の複数の半導体部材を分離させた際の側面近傍において、結晶が受けるダメージや結晶性の乱れを低減できる半導体デバイスの製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
本発明の第１側面に係る半導体デバイスの製造方法は、下地基板の上に第１バッファー層を形成する第１バッファー層形成工程と、前記第１バッファー層の上に、複数の開口を有するマスクを形成するマスク形成工程と、前記第１バッファー層の表面において前記複数の開口により露出された複数の領域に、ＩＩＩ族窒化物半導体の複数の第２バッファー層を形成する第２バッファー層形成工程と、前記複数の第２バッファー層の上に、ＩＩＩ族窒化物半導体の複数の半導体部材を成長させる成長工程とを備えたことを特徴とする。
【００１２】
本発明の第２側面に係る半導体デバイスの製造方法は、下地基板の上に金属層を形成する金属層形成工程と、前記金属層の上に、複数の開口を有するマスクを形成するマスク形成工程と、前記金属層において前記複数の開口により露出された複数の領域を窒化することにより、金属窒化物の複数の第１バッファー層を形成する窒化工程と、前記複数の第１バッファー層の上に、ＩＩＩ族窒化物半導体の複数の第２バッファー層を形成する第２バッファー層形成工程と、前記複数の第２バッファー層の上に、ＩＩＩ族窒化物半導体の複数の半導体部材を成長させる成長工程とを備えたことを特徴とする。
【００１３】
本発明の第３側面に係る半導体デバイスの製造方法は、下地基板に、断面においてＶ字の形状を有する溝を形成する溝形成工程と、前記下地基板の上に、前記溝に沿ってくぼんだ第１凹部を上面に有する中間層を形成する中間層形成工程と、前記中間層の上に、ＩＩＩ族窒化物半導体の半導体層を成長させる成長工程とを備え、前記半導体層は、前記第１凹部に沿ってくぼんだ第２凹部を上面に有することを特徴とする。
【００１４】
本発明の第４側面に係る半導体デバイスの製造方法は、下地基板に、中間層を形成する中間層形成工程と、前記下地基板及び前記中間層に、断面においてＶ字の形状を有する溝を形成するとともに、前記中間層を複数の中間部材にする溝形成工程と、前記複数の中間部材の上に、ＩＩＩ族窒化物半導体の半導体層を成長させる成長工程とを備え、前記半導体層は、前記溝に沿ってくぼんだ凹部を上面に有することを特徴とする。
【発明の効果】
【００１５】
本発明によれば、ＩＩＩ族窒化物半導体の複数の半導体部材を成長させる際の結晶性を向上できる。
【００１６】
また、本発明によれば、ＩＩＩ族窒化物半導体の複数の半導体部材を分離させた際の側面近傍において、結晶が受けるダメージや結晶性の乱れを低減できる。
【発明を実施するための最良の形態】
【００１７】
本明細書において、「膜」は、連続した膜でもよいし、不連続な膜でもよいものとする。「膜」は、厚さを持って形成されている状態を表す。
【００１８】
本発明は、ＬＥＤ（Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）などの半導体デバイスに適用可能な複数の半導体部材を選択的に成長させるための方法に関する。
【００１９】
本発明の第１実施形態に係るＩＩＩ族窒化物半導体の半導体デバイスの製造方法を、図１〜図４を用いて説明する。図１、図２及び図４は、半導体デバイスの製造方法を示す工程断面図である。図３は、図２（ｂ）に示す工程により得られた構造体の平面図である。以下では、ＩＩＩ族窒化物半導体の一例として、窒化ガリウムを中心に説明するが、他のＩＩＩ族窒化物半導体に関しても同様である。
【００２０】
図１（ａ）に示す工程では、下地基板１０を準備する。下地基板１０の材料は、例えば、Ａｌ２Ｏ３（サファイア）である。
【００２１】
図１（ｂ）に示す工程では、スパッタ法などにより、下地基板１０の上にクロム層（金属層）２０を成膜する。成膜されるクロム層２０の厚さは、例えば、２０ｎｍである。
【００２２】
ここで、クロム層２０を成膜するのは、その後に窒化して形成するクロム窒化物の原子間距離が窒化ガリウムに近く、窒化ガリウムとの格子不整合が小さいためである。
【００２３】
図１（ｃ）に示す工程では、クロム層２０を１０００℃以上１３００℃以下（１２７３Ｋ以上１５７３Ｋ以下）の温度で窒化することにより、クロム窒化物（金属窒化物）の第１バッファー層３０を形成する。すなわち、下地基板１０を１０００℃以上１３００℃の温度に加熱するとともに、クロム層２０の表面をアンモニアガス雰囲気にする。これにより、クロム層２０が窒化して第１バッファー層３０になる。
【００２４】
ここで、クロムの結晶構造が立方晶系であるのに対して、クロム窒化物の結晶構造が六方晶系である。クロム層２０を窒化した際に、クロムの結晶格子がクロム窒化物の結晶格子へと再配列するためには、一定以上のエネルギーが必要であると考えられる。
【００２５】
仮に、クロム層２０の窒化温度が１０００℃未満であると、クロムの結晶格子がクロム窒化物の結晶格子へと再配列するために十分なエネルギーがクロム層２０に与えられないので、窒化されて形成される第１バッファー層３０の結晶性が悪くなる。
【００２６】
それに対して、本実施形態では、クロム層２０の窒化温度が１０００℃以上であるので、クロムの結晶格子がクロム窒化物の結晶格子へと再配列するために十分なエネルギーがクロム層２０に与えられる。これにより、クロム層２０が窒化されて形成されるクロム窒化物の第１バッファー層３０の結晶性が向上する。
【００２７】
だだし、過度な高温で窒化することは、熱負荷増大による装置の部材劣化の問題が生じるとともに、形成された第１バッファー層と下地基板との相互熱拡散などの問題が生じる。このため、窒化温度は１３００℃以下が好ましい。
【００２８】
また、第１バッファー層３０の材料であるクロム窒化物は、下地基板（サファイア）と窒化ガリウムとの間の原子間距離を有するので、下地基板との格子不整合が小さい。この点からも、第１バッファー層３０の結晶性が向上する。
【００２９】
図２（ａ）に示す工程では、第１バッファー層３０の上にマスク層４０ｉを成膜する。成膜されるマスク層４０ｉの厚さは、例えば、１００ｎｍである。マスク層４０ｉの材料は、例えば、酸化シリコン及び窒化シリコンのいずれかである。
【００３０】
ここで、図１（ａ）〜図２（ａ）の工程は、同じチャンバ内で連続的に行うことが好ましい。この場合、各層の界面に自然酸化膜が形成されることを低減できる。
【００３１】
図２（ｂ）に示す工程では、リソグラフィ法などにより、マスク層４０ｉに複数の開口４０ａ，４０ｂ，・・・を形成して、マスク４０を形成する。例えば、図３に示すように、第１バッファー層３０の上に、複数の開口４０ａ，４０ｂ，・・・を有するマスク４０が形成される。
【００３２】
ここで、複数の開口４０ａ，４０ｂ，・・・の寸法は、ＬＥＤなどの半導体デバイスに適した大きさに対応したものとなっている。また、複数の開口４０ａ，４０ｂ，・・・の形状は、ＬＥＤなどの半導体デバイスに適した形状に対応したものとなっている。なお、複数の開口４０ａ，４０ｂ，・・・のそれぞれの形状は、下地基板１０の上面に垂直な方向から見た場合に、矩形状以外の形状であっても良く、例えば、三角形、円等であっても良い。
【００３３】
図２（ｃ）に示す工程では、ＨＶＰＥ法やＭＯＣＶＤ法などにより、第１バッファー層３０の表面において複数の開口４０ａ，４０ｂ，・・・により露出された複数の領域３０ａ，３０ｂ，・・・から、窒化ガリウムの複数の第２バッファー層５０ａ，５０ｂ，・・・を成長させる。
【００３４】
ここで、複数の第２バッファー層５０ａ，５０ｂ，・・・は、それぞれ、例えば、ＧａＮの単結晶体、多結晶体又はアモルファス体で構成されうる。複数の第２バッファー層５０ａ，５０ｂ，・・・の厚さは、それぞれ、数十Å〜数十μｍであることが好ましい。複数の第２バッファー層５０ａ，５０ｂ，・・・の成長温度は、それぞれ、９００℃付近であることが好ましい。複数の第２バッファー層５０ａ，５０ｂ，・・・は、それぞれ、いわゆる低温バッファー層である。
【００３５】
図４（ａ）に示す工程では、ＨＶＰＥ法やＭＯＣＶＤ法などにより、複数の第２バッファー層５０ａ，５０ｂ，・・・の上に、窒化ガリウムの複数の半導体部材６０ａ，６０ｂ，・・・を成長させる。
【００３６】
ここで、複数の半導体部材６０ａ，６０ｂ，・・・は、それぞれ、例えば、ＧａＮの単結晶体で構成されうる。複数の半導体部材６０ａ，６０ｂ，・・・の厚さは、それぞれ、数十Å〜数十μｍであることが好ましい。複数の半導体部材５０ａ，５０ｂ，・・・の成長温度は、それぞれ、複数の第２バッファー層５０ａ，５０ｂ，・・・の成長温度（９００℃付近）よりも高い温度である約１１００℃になる。
【００３７】
また、複数の第２バッファー層５０ａ，５０ｂ，・・・は、第１バッファー層３０の表面においてマスク４０の複数の開口４０ａ，４０ｂ，・・・により露出された複数の領域３０ａ，３０ｂ，・・・に形成されている。マスク４０の結晶方位が複数の第２バッファー層５０ａ，５０ｂ，・・・の結晶方位と異なるので、複数の第２バッファー層５０ａ，５０ｂ，・・・のいずれかの特定箇所に存在する転位は、他の第２バッファー層５０ａ，５０ｂ，・・・に伝播しにくい。これにより、複数の第２バッファー層５０ａ，５０ｂ，・・・は、全体として、その結晶性が向上する。この結果、複数の第２バッファー層５０ａ，５０ｂ，・・・の上に成長させる複数の半導体部材６０ａ，６０ｂ，・・・の結晶性も向上する。すなわち、ＩＩＩ族窒化物半導体の複数の半導体部材を成長させる際の結晶性を向上できる。
【００３８】
さらに、第１バッファー層３０の材料であるクロム窒化物は、下地基板（サファイア）と窒化ガリウムとの間の原子間距離を有するので、窒化ガリウムとの格子不整合が小さい。例えば、サファイアの３０°回転した（０００１）面方向の原子間距離は、２．７４７Åである。窒化ガリウムの（０００１）面方向の原子間距離は、３．１８８Åである。クロム窒化物の（１１１）面方向の原子間距離は、２．９２７Åであり、サファイアの原子間距離と窒化ガリウムの原子間距離との間の値である。これにより、第１バッファー層３０の上に成長する複数の第２バッファー層５０ａ，５０ｂ，・・・及び複数の半導体部材６０ａ，６０ｂ，・・・は、結晶性が向上する。
【００３９】
また、第１バッファー層３０の材料であるクロム窒化物は、下地基板（サファイア）と窒化ガリウムとの間の熱膨張係数を有する。例えば、サファイアの（０００１）面方向の熱膨張係数は、７．５０である。窒化ガリウムの（０００１）面方向の熱膨張係数は、５．４５である。クロム窒化物の（１１１）面方向の熱膨張係数は、６．００であり、サファイアの熱膨張係数と窒化ガリウムの熱膨張係数との間の値である。これにより、下地基板１０と、複数の第２バッファー層５０ａ，５０ｂ，・・・及び複数の半導体部材６０ａ，６０ｂ，・・・との間の熱膨張係数の差に基づいて発生する内部応力を第１バッファー層３０で緩和することができる。このため、複数の第２バッファー層５０ａ，５０ｂ，・・・及び複数の半導体部材６０ａ，６０ｂ，・・・のそれぞれの内部応力が低減されるので、この点からも、複数の第２バッファー層５０ａ，５０ｂ，・・・及び複数の半導体部材６０ａ，６０ｂ，・・・の結晶性が向上する。
【００４０】
図４（ｂ）に示す工程では、マスク４０を除去する。例えば、マスク４０を、選択的にエッチングして除去する。例えば、マスク４０の材料が酸化シリコンである場合、ＨＦ溶液あるいはＢＯＥ（バッファードＨＦ）溶液を用いることにより、マスク４０を選択的にエッチングすることができる。
【００４１】
なお、マスク４０を切削刃あるいはレーザを用いてスクライビングすることにより、マスク４０を機械的あるいは物理的に除去してもよい。
【００４２】
図４（ｃ）に示す工程では、第１バッファー層３０を選択的にエッチングして、複数の半導体部材６０ａ，６０ｂ，・・・を下地基板１０から分離するとともに互いに分離する。これにより、複数の半導体デバイス７０ａ，７０ｂ，・・・を得ることができる。
【００４３】
ここで、複数の半導体デイバス７０ａ，７０ｂ，・・・は、それぞれ、第２バッファー層５０ａ，５０ｂ，・・・と半導体部材６０ａ，６０ｂ，・・・とを含む。複数の半導体デバイス７０ａ，７０ｂ，・・・の形状は、それぞれ、複数の開口４０ａ，４０ｂ，・・・の形状に対応して、ＬＥＤなどの半導体デバイスに適した大きさになっている。複数の半導体デバイス７０ａ，７０ｂ，・・・の寸法は、複数の開口４０ａ，４０ｂ，・・・の寸法に対応して、ＬＥＤなどの半導体デバイスに適した大きさになっている。
【００４４】
このように、図１（ａ）〜図４（ａ）の工程を行った結果、例えば、図５のＳＥＭ写真に示されるような試料が得られた。図５のＳＥＭ写真では、下地基板１０の上面に垂直な方向から見た場合に、複数の半導体部材６０ａ，６０ｂ，・・・の寸法が、それぞれ、縦約１ｍｍ、横約１ｍｍになっている。また、複数の半導体部材６０ａ，６０ｂ，・・・の間に、マスク４０が格子状に形成されている。複数の半導体部材６０ａ，６０ｂ，・・・の間の部分を断面観察した結果、図６及び図７に示すように、傾斜した側面を有している。そこで、図２（ｂ）の工程で形成するマスク４０の複数の開口４０ａ，４０ｂ，・・・の寸法は、半導体部材６０ａ，６０ｂ，・・・の側面の傾斜角を考慮して決められている。
【００４５】
図５〜図７に示す試料に対してさらに図４（ｂ）、（ｃ）の工程を行った結果得られた複数の半導体部材の１つに対してＸ線回折（ＸＲＤ）分析を行った結果を、図８に示す。すなわち、半導体部材のＸＲＤプロファイルにおける（０００２）面のピークの半値幅を求めたところ、３８３［ａｒｃｓｅｃ］であった。図８には、この結果を、「本実施形態」として棒グラフで示してある。
【００４６】
また、図８には、比較のために、特許文献１に示される第１実施例の方法により複数の半導体部材を得た場合について、予想される値を「特許文献１」として棒グラフで示してある。特許文献１に示される第１実施例の方法によれば、下地基板の上に複数の開口を有するマスクを形成した後に、下地基板において複数の開口により露出された複数の領域から、複数の半導体部材を成長させることになる。
【００４７】
この場合、下地基板（サファイア）と複数の半導体部材（窒化ガリウム）との間で熱膨張係数の差や原子間距離の差が大きいので、成長させた複数の半導体部材（窒化ガリウム）の結晶性が「本実施形態」に比べて悪くなることが予想される。よって、図８では、「特許文献１」のＸＲＤ半値幅が「本実施形態」のＸＲＤ半値幅よりも大きいものとしている。
【００４８】
さらに、図８には、比較のために、特許文献１に示された方法に対して非特許文献１で示された低温ＣｒｘＮバッファ層を適用した場合について、予想される値を「非特許文献１」として棒グラフで示してある。すなわち、この組み合わせによれば、下地基板の上に低温ＣｒｘＮバッファ層を形成し、低温ＣｒｘＮバッファ層の上に複数の開口を有するマスクを形成した後に、下地基板において複数の開口により露出された複数の領域から、複数の半導体部材を成長させることになる。
【００４９】
この場合、下地基板と複数の窒化ガリウム系化合物半導体との熱膨張係数の差に基づく内部応力や原子間距離の差に基づく格子不整合を、バッファー層で緩和させることができる。これにより、成長させた複数の半導体部材（窒化ガリウム）の結晶性が「特許文献１」に比べて良くなることが予想される。よって、図８では、「非特許文献１」のＸＲＤ半値幅が「特許文献１」のＸＲＤ半値幅よりも小さいものとしている。
【００５０】
しかし、バッファー層が下地基板の表面全体に渡って形成されることになるので、バッファー層の特定箇所に存在する転位がバッファー層内を表面全体に渡って伝播する可能性がある。これにより、バッファー層自体の結晶性が悪化するので、その上に成長させた複数の半導体部材（窒化ガリウム）の結晶性が「本実施形態」に比べて悪くなることが予想される。よって、図８では、「非特許文献１」のＸＲＤ半値幅が「本実施形態」のＸＲＤ半値幅よりも大きいものとしている。
【００５１】
次に、「非特許文献１」と「本実施形態」との予測される関係を、窒化温度に対応付けて比較したものを図９に示す。図９に示す関係は、本発明者が発明者となっている特願２００６−２７２３２４の図１３に基づいて予測されたものである。
【００５２】
図９に示すように、窒化温度が１０００℃から低くなるにしたがって、ＸＲＤ半値幅がＷ１から急激に大きくなり結晶性が悪くなることが予測される。
【００５３】
ここで、非特許文献１では、窒化温度が低温Ｔ２（５００℃〜６００℃）であり、１０００℃未満である。図９によれば、窒化温度Ｔ２に対するＸＲＤ半値幅は、Ｗ１より大きいＷ２であると予測される。
【００５４】
それに対して、本実施形態では、窒化温度が１０００℃以上１３００℃以下の温度Ｔ１である。窒化温度Ｔ１に対するＸＲＤ半値幅は、Ｗ１より小さい３８３［ａｒｃｓｅｃ］である。
【００５５】
次に、本発明の第２実施形態に係るＩＩＩ族窒化物半導体の半導体デバイスの製造方法を、図１０〜図１３を用いて説明する。図１０、図１２及び図１３は、半導体デバイスの製造方法を示す工程断面図である。図１１は、図１０（ｃ）に示す工程により得られた構造体の平面図である。以下では、ＩＩＩ族窒化物半導体の一例として、窒化ガリウムを中心に説明するが、他のＩＩＩ族窒化物半導体に関しても同様である。なお、以下では、第１実施形態と異なる部分を中心に説明し、同様の部分の説明を省略する。
【００５６】
図１０（ａ）に示す工程では、クロム層１２０の上にマスク層４０ｉを成膜する。
【００５７】
図１０（ｂ）に示す工程では、リソグラフィ法などにより、マスク層４０ｉに複数の開口４０ａ，４０ｂ，・・・を形成して、マスク４０を形成する。
【００５８】
図１０（ｃ）に示す工程では、クロム層１２０において複数の開口４０ａ，４０ｂ，・・・により露出された複数の領域１２０ａ，１２０ｂ，・・・を、１０００℃以上１３００℃以下の温度で窒化することにより、複数の第１バッファー層１３０ａ，１３０ｂ，・・・を形成する。例えば、図１１に示すように、クロム層１２０の上に、複数の開口４０ａ，４０ｂ，・・・を有するマスク４０が形成される。
【００５９】
図１２（ａ）に示す工程では、複数の開口４０ａ，４０ｂ，・・・により露出された複数の第１バッファー層１３０ａ，１３０ｂ，・・・から、窒化ガリウムの複数の第２バッファー層５０ａ，５０ｂ，・・・を成長させる。
【００６０】
図１２（ｂ）に示す工程では、ＨＶＰＥ法やＭＯＣＶＤ法などにより、複数の第２バッファー層１５０ａ，１５０ｂ，・・・の上に、窒化ガリウムの複数の半導体部材１６０ａ，１６０ｂ，・・・を成長させる。
【００６１】
図１３（ａ）に示す工程では、マスク４０を除去する。例えば、マスク４０を、選択的にエッチングして除去する。
【００６２】
図１３（ｂ）に示す工程では、クロム層１２０及び複数の第１バッファー層１３０ａ，１３０ｂ，・・・を選択的にエッチングして、複数の半導体部材１６０ａ，１６０ｂ，・・・を下地基板１０から分離するとともに互いに分離する。これにより、複数の半導体デバイス１７０ａ，１７０ｂ，・・・を得ることができる。
【００６３】
このように、クロム層を窒化する前にマスクを形成して、クロム層の表面において複数の開口により露出された複数の領域を、選択的に窒化している。このクロム層の結晶方位は、第１バッファー層の結晶方位と異なる。これにより、第１バッファー層を介して内部応力が隣接する半導体部材に伝播することを低減できる。
【００６４】
次に、本発明の第３実施形態に係るＩＩＩ族窒化物半導体の半導体デバイスの製造方法を、図１４〜図１７を用いて説明する。図１４、図１６及び図１７は、半導体デバイスの製造方法を示す工程断面図である。図１５は、図１４（ｂ）に示す工程により得られた構造体の平面図である。以下では、ＩＩＩ族窒化物半導体の一例として、窒化ガリウムを中心に説明するが、他のＩＩＩ族窒化物半導体に関しても同様である。なお、以下では、第１実施形態と異なる部分を中心に説明し、同様の部分の説明を省略する。
【００６５】
図１４（ａ）に示す工程では、下地基板２１０に、断面においてＶ字の形状を有する溝を形成する。例えば、下地基板２１０をスクライビングすることにより、溝２１０ａ，２１０ｂ，２１０ｃ，・・・を形成する。このとき、レーザあるいは切削刃を用いてスクライビングすることができる。
【００６６】
ここで、溝２１０ａ，２１０ｂ，２１０ｃ，・・・において対向する第１の面２１０ａ１，２１０ｂ１，２１０ｃ１，・・・と第２の面２１０ａ２，２１０ｂ２，２１０ｃ２，・・・とは、いずれも、スクライビングの刃の切削面に沿った方向に延びている。
【００６７】
図１４（ｂ）に示す工程では、溝２１０ａ，２１０ｂ，２１０ｃ，・・・が形成された下地基板２１０の上に、クロム層２２０を成膜する。ここで、クロム層２２０は、複数の第１クロム層２２０ａ，２２０ｂ，・・・と、複数の第２クロム層２２１ａ，２２１ｂ，２２１ｃ，・・・とを含む。すなわち、溝２１０ａ，２１０ｂ，２１０ｃ，・・・が形成されていない領域に、複数の第１クロム層２２０ａ，２２０ｂ，・・・が成膜され、溝２１０ａ，２１０ｂ，２１０ｃ，・・・が形成されている領域に、複数の第２クロム層２２１ａ，２２１ｂ，２２１ｃ，・・・が成膜される。
【００６８】
ここで、溝２１０ａ，２１０ｂ，２１０ｃ，・・・が形成される領域に成膜される第２クロム層２２１ａ，２２１ｂ，２２１ｃ，・・・は、第１クロム層２２０ａ，２２０ｂ，・・・と結晶方位が異なっている。
【００６９】
図１４（ｃ）に示す工程では、クロム層２２０を１０００℃以上１３００℃以下の温度で窒化することにより、下地基板２１０の上に、溝２１０ａ，２１０ｂ，２１０ｃ，・・・に沿ってくぼんだ第１凹部２３１ａ１，２３１ｂ１，２３１ｃ１，・・・を上面に有するクロム窒化物の中間層２３０を形成する。ここで、中間層２３０は、複数の第１中間層２３０ａ，２３０ｂ，・・・と、複数の第２中間層２３１ａ，２３１ｂ，２３１ｃ，・・・とを含む。すなわち、溝２１０ａ，２１０ｂ，２１０ｃ，・・・が形成されていない複数の領域に、複数の第１中間層２３０ａ，２３０ｂ，・・・が形成され、溝２１０ａ，２１０ｂ，２１０ｃ，・・・が形成されている領域に、複数の第２中間層２３１ａ，２３１ｂ，２３１ｃ，・・・が形成される（図１５参照）。
【００７０】
ここで、複数の第２中間層２３１ａ，２３１ｂ，２３１ｃ，・・・のそれぞれの結晶方位は、複数の第１中間層２３０ａ，２３０ｂ，・・・のそれぞれの結晶方位と異なる。これにより、基板から受ける応力の向きは第１中間層と第２中間層とで異なるため、複数の第２中間層２３１ａ，２３１ｂ，２３１ｃ，・・・のそれぞれは、複数の第１中間層２３０ａ，２３０ｂ，・・・の間に働く内部応力を緩和することができる。
【００７１】
図１６（ａ）に示す工程では、中間層２３０の上に、低温バッファー層２５０を形成する。ここで、低温バッファー層２５０は、複数の第１低温バッファー層２５０ａ，２５０ｂ，・・・と、複数の第２低温バッファー層２５１ａ，２５１ｂ，２５１ｃ，・・・とを含む。すなわち、溝２１０ａ，２１０ｂ，２１０ｃ，・・・が形成されていない複数の領域に、複数の第１低温バッファー層２５０ａ，２５０ｂ，・・・が形成され、溝２１０ａ，２１０ｂ，２１０ｃ，・・・が形成されている領域に、複数の第２低温バッファー層２５１ａ，２５１ｂ，２５１ｃ，・・・が形成される。
【００７２】
ここで、複数の第２低温バッファー層２５１ａ，２５１ｂ，２５１ｃ，・・・のそれぞれの結晶方位は、複数の第１低温バッファー層２５０ａ，２５０ｂ，・・・のそれぞれの結晶方位と異なる。これにより、基板から受ける応力の向きは第１低温バッファー層と第２低温バッファー層とで異なるため、複数の第２低温バッファー層２５１ａ，２５１ｂ，２５１ｃ，・・・のそれぞれは、複数の第１低温バッファー層２５０ａ，２５０ｂ，・・・の間に働く内部応力を緩和することができる。
【００７３】
そして、低温バッファー層２５０の上に、窒化ガリウムの半導体層２６０を成長させる。ここで、半導体層２６０は、溝２１０ａ，２１０ｂ，２１０ｃ，・・・に沿ってくぼんだ第２凹部２６１ａ１，２６１ｂ１，２６１ｃ１，・・・を上面に有する。
【００７４】
ここで、第２凹部２６１ａ１，２６１ｂ１，２６１ｃ１，・・・において対向する第１の面２６１ａ１１，２６１ｂ１１，２６１ｃ１１，・・・と第２の面２６１ａ１２，２６１ｂ１２，２６１ｃ１２，・・・とは、いずれも、スクライビングの刃の切削面に沿った方向に延びている。この結果、半導体層２６０を切削刃を用いてスクライビングすることにより、半導体層２６０を複数の半導体部材に分離させる際に、スクライビングの刃の切削面に対する被切削面（半導体層２６０の上面）の成す角度を小さくできるので、スクライビングの刃と半導体層２６０との接触面積を大きくでき、スクライビングの刃からの応力が限られた部分に集中することを避けることができる。また、レーザを用いてスクライビングを行うこと（レーザスクライビング）により、ＧａＮ系半導体結晶を複数の半導体部材に分離させる際に、スクライビングで形成する溝を浅くすることができるので、レーザの出力を低くすることが可能となる。したがって、スクライビングより分離されて得られる複数の半導体部材の側面近傍において、結晶が受けるダメージを小さくすることができ、かつ結晶性の乱れを低減できるので、複数の半導体部材を用いて製造される半導体デバイスの特性を向上できる。すなわち、ＩＩＩ族窒化物半導体の複数の半導体部材を分離させた際の側面近傍において、結晶が受けるダメージや結晶性の乱れを低減できる。
【００７５】
半導体層２６０は、複数の第１半導体層２６０ａ，２６０ｂ，・・・と、複数の第２半導体層２６１ａ，２６１ｂ，２６１ｃ，・・・とを含む。すなわち、溝２１０ａ，２１０ｂ，２１０ｃ，・・・が形成されていない複数の領域に、複数の第１半導体層２６０ａ，２６０ｂ，・・・が形成され、溝２１０ａ，２１０ｂ，２１０ｃ，・・・が形成されている領域に、複数の第２半導体層２６１ａ，２６１ｂ，２６１ｃ，・・・が形成される。
【００７６】
ここで、複数の第２半導体層２６１ａ，２６１ｂ，２６１ｃ，・・・のそれぞれの結晶方位は、複数の第１半導体層２６０ａ，２６０ｂ，・・・のそれぞれの結晶方位と異なる。これにより、基板から受ける応力の向きは第１半導体層と第２半導体層とで異なるため、複数の第２半導体層２６１ａ，２６１ｂ，２６１ｃ，・・・のそれぞれは、複数の第１半導体層２６０ａ，２６０ｂ，・・・の間に働く内部応力を緩和することができる。
【００７７】
このようにして、例えば、図１８及び図１９のＳＥＭ写真で示される試料が得られた。図１８は、溝が形成されている領域の近傍を、下地基板の表面に垂直な方向から観察したＳＥＭ写真である。図１９は、溝が形成されている領域の近傍を、下地基板の表面に沿った方向から観察したＳＥＭ写真である。図１８及び図１９に示されるように、第２凹部において対向する第１の面と第２の面とは、いずれも、スクライビングの刃の切削面に沿った方向に延びている。
【００７８】
図１６（ｂ）に示す工程では、複数の第２半導体層２６１ａ，２６１ｂ，２６１ｃ，・・・、複数の第２低温バッファー層２５１ａ，２５１ｂ，２５１ｃ，・・・、及び複数の第２中間層２３１ａ，２３１ｂ，２３１ｃ，・・・をスクライビングすることにより、複数の第２半導体層２６１ａ，２６１ｂ，２６１ｃ，・・・、複数の第２低温バッファー層２５１ａ，２５１ｂ，２５１ｃ，・・・、及び複数の第２中間層２３１ａ，２３１ｂ，２３１ｃ，・・・を除去する。
【００７９】
ここで、上述のように、スクライビングの刃の切削面に対する被切削面（半導体層２６０の上面）の成す角度が小さい状態でスクライビングするので、スクライビングの刃と半導体層２６０との接触面積が大きくなっている。
【００８０】
図１７に示す工程では、複数の第１中間層２３０ａ，２３０ｂ，・・・を選択的にエッチングすることにより、複数の半導体部材２６０ａ，２６０ｂ，・・・を下地基板２１０から分離するとともに互いに分離する。これにより、複数の半導体デバイス２７０ａ，２７０ｂ，・・・を得ることができる。
【００８１】
次に、本発明の第４実施形態に係るＩＩＩ族窒化物半導体の半導体デバイスの製造方法を、図２０及び図２１を用いて説明する。図２０及び図２１は、半導体デバイスの製造方法を示す工程断面図である。以下では、ＩＩＩ族窒化物半導体の一例として、窒化ガリウムを中心に説明するが、他のＩＩＩ族窒化物半導体に関しても同様である。なお、以下では、第３実施形態と異なる部分を中心に説明し、同様の部分の説明を省略する。
【００８２】
図２０（ａ）に示す工程では、下地基板３１０の上に、中間層３３０を形成する。なお、中間層３３０は、図１（ａ）〜（ｃ）と同様の工程により形成されても良い。
【００８３】
図２０（ｂ）に示す工程では、下地基板３１０及び中間層３３０をスクライビングすることにより、下地基板３１０及び中間層３３０に、断面においてＶ字の形状を有する溝３１０ａ，３１０ｂ，３１０ｃ，・・・を形成するとともに、中間層３３０を複数の中間部材３３０ａ，３３０ｂ，・・・にする。ここで、溝３１０ａ，３１０ｂ，３１０ｃ，・・・が形成されている領域に第２中間層が形成されていない。このとき、レーザあるいは切削刃を用いてスクライビングすることができる。
【００８４】
ここで、溝３１０ａ，３１０ｂ，３１０ｃ，・・・は、下地基板３１０の強度を十分に確保した状態で深さを大きくしやすい点で、第３実施形態と異なる。
【００８５】
図２０（ｃ）に示す工程では、複数の中間部材３３０ａ，３３０ｂ，・・・の上に、低温バッファー層３５０を形成する。ここで、低温バッファー層３５０は、複数の第１低温バッファー層３５０ａ，３５０ｂ，・・・と、複数の第２低温バッファー層３５１ａ，３５１ｂ，３５１ｃ，・・・とを含む。
【００８６】
ここで、複数の第１低温バッファー層３５０ａ，３５０ｂ，・・・が複数の中間部材（バッファー層）３３０ａ，３３０ｂ，・・・を間にして下地基板３１０の上に配されているのに対して、複数の第２低温バッファー層３５１ａ，３５１ｂ，３５１ｃ，・・・は、下地基板３１０に直接的に接している。これにより、複数の第２低温バッファー層３５１ａ，３５１ｂ，３５１ｃ，・・・のそれぞれの結晶性は、複数の第１低温バッファー層３５０ａ，３５０ｂ，・・・のそれぞれの結晶性と異なる。複数の第２低温バッファー層３５１ａ，３５１ｂ，３５１ｃ，・・・は、例えば、多結晶又はアモルファスとして形成することができる。したがって、複数の第２低温バッファー層３５１ａ，３５１ｂ，３５１ｃ，・・・のそれぞれは、複数の第１低温バッファー層３５０ａ，３５０ｂ，・・・の間に働く内部応力を緩和することができる。
【００８７】
そして、低温バッファー層３５０の上に、窒化ガリウムの半導体層３６０を成長させる。ここで、半導体層３６０は、溝３１０ａ，３１０ｂ，３１０ｃ，・・・に沿ってくぼんだ凹部３６１ａ１，３６１ｂ１，３６１ｃ１，・・・を上面に有する。半導体層３６０は、複数の第１半導体層３６０ａ，３６０ｂ，・・・と、複数の第２半導体層３６１ａ，３６１ｂ，３６１ｃ，・・・とを含む。
【００８８】
ここで、複数の第２低温バッファー層３５１ａ，３５１ｂ，３５１ｃ，・・・のそれぞれの結晶性が複数の第１低温バッファー層３５０ａ，３５０ｂ，・・・のそれぞれの結晶性と異なることに対応して、複数の第２半導体層３６１ａ，３６１ｂ，３６１ｃ，・・・のそれぞれの結晶性は、複数の第１半導体層３６０ａ，３６０ｂ，・・・のそれぞれの結晶性と異なる。複数の第２半導体層３６１ａ，３６１ｂ，３６１ｃ，・・・は、例えば、多結晶又はアモルファスとして形成することができる。したがって、複数の第２半導体層３６１ａ，３６１ｂ，３６１ｃ，・・・のそれぞれは、複数の第１半導体層３６０ａ，３６０ｂ，・・・の間に働く内部応力を緩和することができる。
【００８９】
このようにして、例えば、図２２及び図２３のＳＥＭ写真で示される試料が得られた。図２２は、溝が形成されている領域の近傍を、下地基板の表面に垂直な方向から観察したＳＥＭ写真である。図２３は、溝が形成されている領域の近傍を、下地基板の表面に沿った方向から観察したＳＥＭ写真である。図２２及び図２３に示されるように、凹部において対向する第１の面と第２の面とは、いずれも、スクライビングの刃の切削面に沿った方向に延びている。
【００９０】
図２１（ａ）に示す工程では、複数の第２半導体層３６１ａ，３６１ｂ，３６１ｃ，・・・及び複数の第２低温バッファー層３５１ａ，３５１ｂ，３５１ｃ，・・・をスクライビングすることにより、複数の第２半導体層３６１ａ，３６１ｂ，３６１ｃ，・・・及び複数の第２低温バッファー層３５１ａ，３５１ｂ，３５１ｃ，・・・を除去する。ここで、複数の中間部材３３０ａ，３３０ｂ，・・・の傾斜した側面が露出されている。
【００９１】
図２１（ｂ）に示す工程では、複数の中間部材３３０ａ，３３０ｂ，・・・を選択的にエッチングすることにより、複数の第１半導体層３６０ａ，３６０ｂ，・・・を下地基板３１０から分離するとともに互いに分離する。これにより、複数の半導体デバイス３７０ａ，３７０ｂ，・・・を得ることができる。
【００９２】
ここで、複数の中間部材３３０ａ，３３０ｂ，・・・は、その傾斜した側面が露出されているので、エッチング溶液との接触面積が大きい。これにより、第３実施形態に比べて、複数の中間部材３３０ａ，３３０ｂ，・・・を短時間にエッチングすることができる。
【００９３】
なお、下地基板は、Ｓｉ、ＳｉＣ、ＧａＡｓなどの単結晶又は多結晶半導体基板、Ｎｂ、Ｖ、Ｔａ、Ｚｒ、Ｈｆ、Ｔｉ、Ａｌ、Ｃｒ、Ｍｏ、Ｗ、Ｃｕ、Ｆｅ、Ｃなどの単結晶、多結晶、あるいは非晶質基板を用いることもできる。
【００９４】
第１実施形態及び第２実施形態における第１バッファー層、又は、第３実施形態及び第４実施形態における低温バッファー層の材料は、窒化ガリウムの代わりに、ＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）でもよい。
【００９５】
ＩＩＩ族窒化物半導体は、ＡｌｘＧａｙＩｎ１−ｘ−ｙＮｐＶ１−ｐ（ここで、Ｖ＝Ａｓ、Ｐ、Ｓｂ、Ｂｉであり、０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１、０．９≦ｐ≦１）であってもよい。
【図面の簡単な説明】
【００９６】
【図１】本発明の第１実施形態に係るＩＩＩ族窒化物半導体の半導体デバイスの製造方法を示す工程断面図。
【図２】本発明の第１実施形態に係るＩＩＩ族窒化物半導体の半導体デバイスの製造方法を示す工程断面図。
【図３】図２（ｂ）に示す工程により得られた構造体の平面図。
【図４】本発明の第１実施形態に係るＩＩＩ族窒化物半導体の半導体デバイスの製造方法を示す工程断面図。
【図５】図１（ａ）〜図４（ａ）の工程を行って得られた試料のＳＥＭ写真。
【図６】図１（ａ）〜図４（ａ）の工程を行って得られた試料のＳＥＭ写真。
【図７】図１（ａ）〜図４（ａ）の工程を行って得られた試料のＳＥＭ写真。
【図８】図１〜図４の工程を行って得られた試料をＸＲＤ分析結果を示す図。
【図９】ＸＲＤ分析結果と窒化温度との関係を示す図。
【図１０】本発明の第２実施形態に係るＩＩＩ族窒化物半導体の半導体デバイスの製造方法を示す工程断面図。
【図１１】図１０（ｃ）に示す工程により得られた構造体の平面図。
【図１２】本発明の第２実施形態に係るＩＩＩ族窒化物半導体の半導体デバイスの製造方法を示す工程断面図。
【図１３】本発明の第２実施形態に係るＩＩＩ族窒化物半導体の半導体デバイスの製造方法を示す工程断面図。
【図１４】本発明の第３実施形態に係るＩＩＩ族窒化物半導体の半導体デバイスの製造方法を示す工程断面図。
【図１５】図１４（ｂ）に示す工程により得られた構造体の平面図。
【図１６】本発明の第３実施形態に係るＩＩＩ族窒化物半導体の半導体デバイスの製造方法を示す工程断面図。
【図１７】本発明の第３実施形態に係るＩＩＩ族窒化物半導体の半導体デバイスの製造方法を示す工程断面図。
【図１８】図１４（ａ）〜図１６（ａ）の工程を行って得られた試料のＳＥＭ写真。
【図１９】図１４（ａ）〜図１６（ａ）の工程を行って得られた試料のＳＥＭ写真。
【図２０】本発明の第４実施形態に係るＩＩＩ族窒化物半導体の半導体デバイスの製造方法を示す工程断面図。
【図２１】本発明の第４実施形態に係るＩＩＩ族窒化物半導体の半導体デバイスの製造方法を示す工程断面図。
【図２２】図２０（ａ）〜図２０（ｂ）の工程を行って得られた試料のＳＥＭ写真。
【図２３】図２０（ａ）〜図２０（ｂ）の工程を行って得られた試料のＳＥＭ写真。
【符号の説明】
【００９７】
１０，２１０，３１０  下地基板
２０，１２０，２２０  クロム層（金属層）
３０，１３０ａ等，２３０，３３０  第１バッファー層
４０  マスク
５０ａ等、１５０ａ等  第１バッファー層
６０ａ等、１６０ａ等  第２バッファー層
７０ａ等、１７０ａ等、２７０ａ等、３７０ａ等  半導体部材
２１０ａ等、３１０ａ等  溝
【図１】
2008103698.tif 000003
【図２】
2008103698.tif 000004
【図３】
2008103698.tif 000005
【図４】
2008103698.tif 000006
【図８】
2008103698.tif 000007
【図９】
2008103698.tif 000008
【図１０】
2008103698.tif 000009
【図１１】
2008103698.tif 000010
【図１２】
2008103698.tif 000011
【図１３】
2008103698.tif 000012
【図１４】
2008103698.tif 000013
【図１５】
2008103698.tif 000014
【図１６】
2008103698.tif 000015
【図１７】
2008103698.tif 000016
【図２０】
2008103698.tif 000017
【図２１】
2008103698.tif 000018
【図５】
2008103698.tif 000019
【図６】
2008103698.tif 000020
【図７】
2008103698.tif 000021
【図１８】
2008103698.tif 000022
【図１９】
2008103698.tif 000023
【図２２】
2008103698.tif 000024
【図２３】
2008103698.tif 000025