(57)【要約】【課題】結合コンデンサに起因するオーバーシュートやアンダーシュートを抑えることが可能な多光軸光電センサを提供する。【解決手段】自己バイアスエミッタ接地増幅回路４２において、トランジスタＱ２のコレクタ−ベース間に、第２コンデンサＣ２とダイオードＤ１とが直列接続されている。具体的には、トランジスタＱ２のベースにダイオードＤ１のカソードが接続され、そのダイオードＤ１のアノードが第２コンデンサＣ２を介してトランジスタＱ２のコレクタに接続されている。更に、ダイオードＤ１と第２コンデンサＣ２との接続点には、抵抗Ｒ３の一端が接続され、この他端に所定の基準電圧Ｖbiasを印加して、抵抗Ｒ３を介して上記接続点に直流のバイアス電流Ｉｂを流すようにしている。【選択図】図２
2008008833.tif 000002
【特許請求の範囲】
【請求項１】
投光動作を順次行う複数の投光素子それぞれに対向配置される複数の受光素子を備えるとともに、前記各受光素子から出力される受光信号を結合コンデンサを通して入力して増幅するためのコンデンサ入力形の交流増幅回路を備える多光軸光電センサにおいて、
前記交流増幅回路は、
前記結合コンデンサとしての第１コンデンサと、
当該第１コンデンサの後段に設けられた増幅回路と、
前記増幅回路の出力側に一端側が接続される第２コンデンサと、
前記第２コンデンサの他端側と前記増幅回路の入力側との間に設けられ、前記受光信号の入力終了後、前記増幅回路の出力レベルが前記受光信号の入力時のレベルから基準電位側に戻るときに当該増幅回路の入出力間に流れる電流方向を順方向とするダイオード素子と、を備えることを特徴とする多光軸光電センサ。
【請求項２】
前記ダイオード素子の順方向に所定の直流電流を流すバイアス回路を備える請求項１に記載の多光軸光電センサ。
【請求項３】
前記第１コンデンサの入力側に、第１バッファ回路が設けられている請求項１または請求項２に記載の多光軸光電センサ。
【請求項４】
前記交流増幅回路の出力側に、第２バッファ回路が設けられている請求項１から請求項３のいずれかに記載の多光軸光電センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多光軸光電センサに関し、特に、受光器の交流増幅回路に関する。
【背景技術】
【０００２】
例えば、物体が検出エリア内に侵入したことを検出する多光軸光電センサが知られている（特許文献１参照。）。この多光軸光電センサは、複数の投光素子が備えられた投光器と、各投光素子と対をなす複数の受光素子を備えた受光器とが対向して配置されており、それぞれの投光素子と受光素子とが光軸を構成している。この多光軸光電センサは、各受光素子が正対する投光素子以外の投光素子からの光を受けないようにするため、上記複数の投光素子に所定の順番で順次投光動作をさせつつ、各投光素子の投光タイミングに同期してこれに正対する受光素子からの受光信号のみを取り込み、所定の閾値との比較に基づき検出エリア内への侵入物体を検出するようにしている。
【特許文献１】特許第２９１１３６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上記多光軸光電センサでは、各受光素子からの受光信号が微小レベルであるため、これを増幅する必要があるとともに、多光軸光電センサの設置場所における外乱光（例えば、太陽光、電灯など）による影響を排除する必要がある。そこで、各受光素子からの受光信号を増幅する手段として、入力に結合コンデンサを備えたコンデンサ入力形の交流増幅回路を利用するのが一般的である。
【０００４】
ところが、結合コンデンサは上記外乱光による直流成分を除去するために交流増幅回路としては必要不可欠なものではあるが、受光信号が入力された後、その終了時に蓄積された電荷を放電することになるため、受光信号の立ち下がり或いは立ち上がり後に交流増幅回路の出力信号に立上りではオバーシュート、立下りではアンダーシュートを誘発する。特に、増幅度を高めるために増幅回路を多段接続したものでは、その最終出力においてこのオバーシュートやアンダーシュートが相当に大きくなる。このため、オバーシュートやアンダーシュートが残留するうちに次の投光素子の投光動作が行われるような投光周期に設定してあると、上記オバーシュートやアンダーシュートの影響により増幅回路からの出力信号に誤差が生じて誤検出の原因となる。このことは、オバーシュートやアンダーシュートが減衰するまで次の投光素子の投光動作を待つことが必要で、多光軸光電センサにおいては高速で物体の検出ができなくなることを意味する。
【０００５】
本発明は上記のような事情に基づいて完成されたものであって、その目的は、結合コンデンサに起因するオーバーシュートやアンダーシュートを抑えることが可能な多光軸光電センサを提供するところにある。
【課題を解決するための手段】
【０００６】
上記の目的を達成するための手段として、請求項１の発明に係る多光軸光電センサは、投光動作を順次行う複数の投光素子それぞれに対向配置される複数の受光素子を備えるとともに、前記各受光素子から出力される受光信号を結合コンデンサを通して入力して増幅するためのコンデンサ入力形の交流増幅回路を備える多光軸光電センサにおいて、前記交流増幅回路は、前記結合コンデンサとしての第１コンデンサと、当該第１コンデンサの後段に設けられた増幅回路と、前記増幅回路の出力側に一端側が接続される第２コンデンサと、前記第２コンデンサの他端側と前記増幅回路の入力側との間に設けられ、前記受光信号の入力終了後、前記増幅回路の出力レベルが前記受光信号の入力時のレベルから基準電位側に戻るときに当該増幅回路の入出力間に流れる電流方向を順方向とするダイオード素子と、を備えることを特徴とする。
【０００７】
請求項２の発明は、請求項１に記載の多光軸光電センサにおいて、前記ダイオード素子の順方向に所定の直流電流を流すバイアス回路を備える。
【０００８】
請求項３の発明は、請求項１または請求項２に記載の多光軸光電センサにおいて、前記第１コンデンサの入力側に、自己の前段回路よりも出力インピーダンスが低い第１低出力インピーダンス回路が設けられている。
【０００９】
請求項４の発明は、請求項１から請求項３のいずれかに記載の多光軸光電センサにおいて、前記交流増幅回路には、前記増幅回路の出力側に、当該増幅回路よりも出力インピーダンスが低い第２低出力インピーダンス回路が設けられている。
【発明の効果】
【００１０】
＜請求項１の発明＞
本構成によれば、受光信号の入力時（増幅回路の出力レベルが基準電位から離れる方向に推移する時）には、ダイオード素子に流れる電流量が低下し、これに伴ってダイオード素子のインピーダンスが増加し、増幅回路の増幅度が大きくなる。一方、受光信号の入力終了時には、ダイオード素子に上記直流電流に加えて増幅回路の出力側からフィードバックされた電流が流れるため、ダイオード素子に流れる電流量が増加し、これに伴ってダイオード素子のインピーダンスが減少し、増幅回路の増幅度が小さくなる。
このように、受光信号の入力時は増幅回路の増幅度は比較的に大きくなり十分な増幅作用を発揮する一方で、受光信号の入力終了時には、増幅回路の増幅度が比較的に小さくなり基準電位（受光信号の入力前における増幅回路の出力レベル）に対するオーバーシュートやアンダーシュートを抑制することができる。
＜請求項２の発明＞
本構成によれば、受光信号の非入力時には、ダイオード素子の順方向に直流電流（バイアス電流）のみが流れるようにすることで、例えば電源が片側電源（プラス電源、或いは、マイナス電源）であっても本発明を適用することができる。
【００１１】
＜請求項３の発明＞
本構成によれば、結合コンデンサの入力側に第１バッファ回路を設けて、その第１バッファ回路の前段の回路（例えば交流増幅回路よりも前段側に設けられる他の増幅回路など）よりも低い出力インピーダンスで上記第１バッファ回路から受光信号を結合コンデンサに与えることにより、オーバーシュートやアンダーシュートを更に抑制することができる。
【００１２】
＜請求項４の発明＞
多光軸光電センサは、一列状に並んだ複数の受光素子からの受光信号を増幅して、所定箇所に配された信号処理回路（例えば比較回路等）に伝送されるため、各交流増幅回路から信号処理回路までの配線が長くなる。このため、交流増幅回路の出力段に、その交流増幅回路よりも出力インピーダンスが低い第２バッファ回路を設けることが望ましい。
【発明を実施するための最良の形態】
【００１３】
＜実施形態１＞
本発明の実施形態１を図１〜図４を参照しつつ説明する。
１．多光軸光電センサの全体構成
本実施形態の多光軸光電センサ１は、図１に図示するように、投光器１０が、所定の検出エリアを挟んで受光器３０と対向して配置されている。投光器１０には、例えば１０個の投光素子Ｔ（Ｔ１〜Ｔ１０、例えば発光ダイオード）が一列に配列されている。
【００１４】
受光器３０には、図示するように、１０個の投光素子Ｔのそれぞれと対向する１０個の受光素子Ｊ（Ｊ１〜Ｊ１０、例えばフォトダイオード）が配列されている。
【００１５】
各投光素子Ｔはそれぞれ駆動回路１１に接続され、この駆動回路１１は、ＡＮＤ回路１２及び投光側シフトレジスタ１３を介して投光側ＣＰＵ１４に接続されている。投光側ＣＰＵ１４は、受光器３０が備える受光側ＣＰＵ３４が出力する同期信号Ｄを受信し、投光信号Ｅ（図１参照。）をＡＮＤ回路１２に送信すると共に、駆動回路制御信号を投光側シフトレジスタ１３に送信する。
【００１６】
投光信号Ｅ（例えばパルス幅１〜２μｓ、パルス間隔１０〜２０μｓのパルス波形）は、各投光素子Ｔを所定の投光周期Ｕで投光させるための信号である。駆動回路制御信号は、各投光素子Ｔの投光タイミングを決定するための信号である。投光側シフトレジスタ１３は、駆動回路制御信号を受信すると、カウンタの値に対応させて選択信号を各ＡＮＤ回路１２に送信する。
【００１７】
各ＡＮＤ回路１２は、投光信号Ｅ及び選択信号を受信すると、各駆動回路１１に信号を出力する。各駆動回路１１は、各ＡＮＤ回路１２からの信号を受信すると、各投光素子Ｔに駆動電流を供給する。各投光素子Ｔは、駆動電流が供給されることにより投光する。この多光軸光電センサ１は、投光信号Ｅ、駆動回路制御信号及び選択信号よって、１０個の投光素子Ｔ１〜Ｔ１０を所定の投光周期Ｕで順次投光させる投光スキャン動作を繰り返して行う。本実施形態では、上述したように、投光スキャン動作が、駆動回路１１、ＡＮＤ回路１２、投光側シフトレジスタ１３ 、投光側ＣＰＵ１４、受光側ＣＰＵ３４によって行われる。従って、駆動回路１１、ＡＮＤ回路１２、投光側シフトレジスタ１３ 、投光側ＣＰＵ１４、受光側ＣＰＵ３４は、投光制御手段を構成する。
【００１８】
各受光素子Ｊは、それぞれ受光アンプ３１に接続されると共に、各スイッチ素子３２を介してＡ／Ｄ変換器３３に接続されている。受光側ＣＰＵ３４は、Ａ／Ｄ変換器３３から出力される信号を受信し、この信号に基づいて受光があったか否かを検出する。受光アンプ３１については後述する。
【００１９】
受光側ＣＰＵ３４は、メモリ（図示せず。）に記憶されたプログラムによって、各投光素子Ｔに対する前記投光信号Ｅと周期及び位相を一致させた遮光検出タイミングで各スイッチ素子３２をＯＮ状態にするゲート制御信号を、受光側シフトレジスタ３５に送信する。受光側シフトレジスタ３５は、前記投光側シフトレジスタ１３と同様に、選択信号を順次各スイッチ素子３２に送信する。これにより、各受光素子Ｊからの受光信号が、Ａ／Ｄ変換器３３を介して受光側ＣＰＵ３４に送信される。
【００２０】
受光側ＣＰＵ３４は、遮光検出タイミングにおいては、各投光素子Ｔが投光動作を行っており、Ａ／Ｄ変換器３３から送信された受光信号（受光量）が物体検出用閾値を超過した否かを判断して遮光判定を行う。この遮光判定は、受光アンプ３１、スイッチ素子３２、Ａ／Ｄ変換器３３、受光側ＣＰＵ３４、受光側シフトレジスタ３５を用いて行われる。従って、受光アンプ３１、スイッチ素子３２、Ａ／Ｄ変換器３３、受光側ＣＰＵ３４、受光側シフトレジスタ３５は、遮光判定手段を構成する。なお、受光側ＣＰＵ３４は、受光信号が物体検出用閾値を超過したと判断した場合には、検出エリア内に物体が存在するとして検出信号を出力回路３６を介して外部に出力する。
【００２１】
２．受光アンプの構成
図２には、各受光アンプ３１を構成するコンデンサ入力形の交流増幅回路４０の回路図が示されている。各受光素子Ｊからの受光信号Ｓ１は、微小なレベルであるため、受光アンプ３１によって増幅した後にＡ／Ｄ変換器３３に送信する必要がある。また、多光軸光電センサ１が使用される場所には、直流外乱光（例えば太陽光、白熱電球からの光）や、５０Ｈｚまたは６０Ｈｚの外乱光（例えば蛍光灯や水銀灯からの光）が照射されていることが多々ある。従って、これらの外乱光が各受光素子Ｊが入光すると、各投光素子Ｔからの光の受光による本来の受光信号のレベル変化を検知できなくなるおそれがある。
【００２２】
そこで、各受光アンプ３１には、入力に結合コンデンサとしての第１コンデンサＣ１を備える交流増幅回路４０が内蔵し、上記第１コンデンサＣ１によって所定レベル以下の低周波数成分を排除するようにしている。具体的には、各受光アンプ３１は、図２に示すように、受光素子Ｊからの受光信号Ｓ１を増幅する第１増幅回路４１と、この第１増幅回路４１の後段に設けられた第２増幅回路としての上記交流増幅回路４０とを備える。
【００２３】
第１増幅回路４０は、自己バイアスエミッタ接地増幅回路である。具体的には受光素子Ｊからの受光信号Ｓ１をベースに受けるトランジスタ（バイポーラトランジスタ）Ｑ１のエミッタがグランドラインに接地され、コレクタが抵抗ＲＬ１を介して電源（Ｖcc）ラインに接続されると共に、コレクタ−ベース間にバイアス抵抗Ｒ１が接続された構成となっている。なお、本実施形態では、各素子の回路定数は、例えば、バイアス抵抗Ｒ１＝３３ｋΩ、抵抗ＲＬ１＝１ｋΩ、トランジスタＱ１の出力短絡電流増幅率（ｈfe）＝１８０に設定されている。これにより、コレクタ電流が例えば３．５ｍＡのとき、トランジスタＱ１の出力短絡入力インピーダンス（ｈie）が約１．３４ｋΩであり、出力インピーダンスＺＯ１は約１５９Ωである。なお、受光素子Ｊの出力インピーダンスは無限大であると想定している。
【００２４】
次に、交流増幅回路４０は、その入力側に一端が上記第１増幅回路４１の出力（トランジスタＱ１のコレクタ）に接続された第１コンデンサＣ１を備えると共に、この後段に自己バイアスエミッタ接地増幅回路４２（「第１コンデンサの後段に設けられた増幅回路」の一例）を備えた構成となっている。具体的には、この自己バイアスエミッタ接地増幅回路４２は、第１増幅回路４１からの出力信号Ｓ２を第１コンデンサＣ１を介してベースに受けるトランジスタ（バイポーラトランジスタ）Ｑ２のエミッタが電源ラインに接続され、コレクタが抵抗ＲＬ２を介してグランドラインに接続されると共に、コレクタ−ベース間にバイアス抵抗Ｒ２が接続された構成となっている。
【００２５】
なお、本実施形態では、各素子の回路定数は、例えば、バイアス抵抗Ｒ２＝１００ｋΩ、抵抗ＲＬ２＝１０ｋΩ、トランジスタＱ２の出力短絡電流増幅率（ｈfe）＝１８０、第１コンデンサＣ１＝０．００２２μＦに設定されている。これにより、後述するダイオードＤ１や第２コンデンサＣ２等を設けない構成において、コレクタ電流が例えば０．５ｍＡのとき、トランジスタＱ２の出力短絡入力インピーダンス（ｈie）が約９．３６ｋΩであり、自己バイアスエミッタ接地増幅回路４２の入力インピーダンスＺＩ２が約５３６Ωであり、出力インピーダンスＺＯ２は約５７０Ωである。また、電圧ゲインＧ２は、約−１７５であり、上記第１増幅回路４１の出力インピーダンスＺＯ１を加味したゲイＧ２’は、約１３７である。また、投光パルス幅が１μｓとすると、基本波の周波数ｆは約５００Ｈｚ、そのときの第１コンデンサＣ１のインピーダンスＺＣ１は約１４７Ωである。
【００２６】
さて、本実施形態では、上記自己バイアスエミッタ接地増幅回路４２において、トランジスタＱ２のコレクタ−ベース間に、第２コンデンサＣ２とダイオードＤ１（「ダイオード素子」の一例）とが直列接続されている。具体的には、トランジスタＱ２のベースにダイオードＤ１のカソードが接続され、そのダイオードＤ１のアノードが第２コンデンサＣ２を介してトランジスタＱ２のコレクタに接続されている。更に、ダイオードＤ１と第２コンデンサＣ２との接続点には、抵抗Ｒ３の一端が接続され、この他端に所定の基準電圧Ｖbiasを印加して、抵抗Ｒ３を介して上記接続点に直流のバイアス電流Ｉｂ（「所定の直流電流」の一例）を流すようにしている。上記基準電圧Ｖbiasは、図１に示すように、受光側ＣＰＵ３４から共通のＤ／Ａ変換器３７を介して各受光アンプ３１に与えられるようになっている。なお、本実施形態では、基準電圧Ｖbias＝５．２Ｖ、抵抗Ｒ３＝１ＭΩに設定されており、バイアス電流Ｉｂ＝約３８０ｎＡとされている。
【００２７】
また、ダイオードＤ１のインピーダンスＺｄは、Ｚｄ＝０．０２６／Ｉｄ（Ｉｄ：ダイオードＤ１に流れる電流）で表される。従って、ダイオードＤ１のインピーダンスＺｄは、例えば、電流Ｉｄ＝１ｍＡのとき２６Ω、電流Ｉｄ＝１００μＡのとき２６０Ω、電流Ｉｄ＝１μＡのとき２６ｋΩ、電流Ｉｄ＝３８０ｎＡのとき６８ｋΩとなる。即ち、ダイオード素子Ｄ１は、流れる電流量が大きくなるほどインピーダンスが小さくなる素子である。
【００２８】
３．本実施形態の作用効果
各受光アンプ３１に連なる各受光素子Ｊに、それと対をなす各投光素子Ｔからの光を受けると、受光素子Ｊからの受光信号Ｓ１は、図２に示す波形１のようになり、第１増幅回路４１にて増幅された受光信号Ｓ２は、図２に示す波形２のようになる。
【００２９】
ここで、まず、仮に、上記自己バイアスエミッタ接地増幅回路４２が上記ダイオードＤ１、第２コンデンサＣ２及び抵抗Ｒ３を備えていない場合について説明する。この場合、図３に示すように、自己バイアスエミッタ接地増幅回路４２にて増幅された受光信号Ｓ３は、受光素子Ｊからの受光信号Ｓ１の入力（正対する投光素子Ｔの投光タイミングの開始）により基準電位（正対する投光素子Ｔの非投光タイミング時の受光信号Ｓ３レベル）から立下る。その後、上記受光信号Ｓ３は、受光信号Ｓ１の入力終了（正対する投光素子Ｔの投光タイミングの終了）により、基準電位に向かって立ち上がるが、更にその基準電位を超えて大きくオーバーシュートしてから収束していく。ここで特に問題なのは、比較的高いレベルに達する最初のオーバーシュートである。これは、受光信号Ｓ１の入力終了により第１増幅回路４１から出力信号Ｓ１がなくなると、第１コンデンサＣ１に蓄積された電荷が徐々に放電されていくためである。しかし、上述したように、外乱光による影響を除去するために第１コンデンサＣ１は必要不可欠である。
【００３０】
そこで、本実施形態では、上記ダイオードＤ１、第２コンデンサＣ２及び抵抗Ｒ３を備えてなるバイアス回路４３が設けられている。受光信号Ｓ１が入力される前（正対する投光素子が非投光タイミングにあるとき）では、ダイオードＤ１には、上記バイアス電流Ｉｂ（約３８０ｎＡ）だけが流れる。このとき、ダイオードＤ１のインピーダンスＺｄは、６８ｋΩであり、この抵抗値を有する抵抗がバイアス抵抗Ｒ２に並列接続された構成と等価になり、両者の合成抵抗は約４０ｋΩであり、自己バイアスエミッタ接地増幅回路４２の入力インピーダンスＺＩ２が約２５２Ωであり、電圧ゲインＧ２は約−１５４である。実際のゲインＧ２’は第１増幅回路４１の出力インピーダンスＺＯ１（約１５９Ω）で分圧されるから、約−９４．４である。
【００３１】
一方、受光信号Ｓ１の入力時には、トランジスタＱ２の出力から第２コンデンサＣ２を介してフィードバックされる電流が、上記バイアス電流Ｉｂに加算される。このため、自己バイアスエミッタ接地増幅回路４２の出力電圧（コレクタ電圧）がプラス方向（立上り方向）に振れると、それに応じてダイオードＤ１に大きな電流が流れ、マイナス方向（立下り方向）に振れると、ダイオードＤ１には僅かな電流が流れる。受光信号Ｓ２のレベルによってはダイオードＤ１に流れる電流量がゼロとなる。自己バイアスエミッタ接地増幅回路４２の出力電圧がプラス方向に振れて、ダイオードＤ１に例えば１００μＡの大電流が流れたとすると、ダイオードのインピーダンスＺｄは２６０Ωとなり、抵抗Ｒ２との合成抵抗は約２５９Ωに減少する。これにより、自己バイアスエミッタ接地増幅回路４２の入力インピーダンスＺＩ２が約５２．８Ωとなり、電圧ゲインＧ２が約−３．９となり、実際のゲインＧ２’が１．０となる。
【００３２】
以上のように、本実施形態では、自己バイアスエミッタ接地増幅回路４２に上記バイアス回路４３を設けて、予めダイオードＤ１に所定のバイアス電流Ｉｂを流しておくことで、トランジスタＱ２の出力電圧がマイナス方向に振れるときのゲインよりも、プラス方向に振れるときのゲインの方が小さくなるようにしている。このプラス方向に振れているときが、まさにオーバーシュートが発生するときであり、これにより、受光信号Ｓ１の入力時においては比較的に大きなゲインで受光信号Ｓ２を増幅する一方で、受光信号Ｓ１の入力終了時においては比較的に小さいゲインで、オーバーシュートの波高値を小さくすることができる。また、プラス方向に振れているときは、自己バイアスエミッタ接地増幅回路４２の入力インピーダンスＺＩ２が低くなるため、第１コンデンサＣ１に蓄積された電荷を高速で放電させて、上記オーバーシュートの波高値をさらに小さくすることができる（図４参照）。従って、バイアス回路４３を設けない構成における投光周期Ｕ１（図３参照）よりも、短い投光周期Ｕ２（＜Ｕ１）で各投光素子Ｔの投光動作を順次行うようにして、高速で検出エリアに侵入する物体の検出を行うことができる（図４参照）。また、オーバーシュートを抑える構成として、例えば、第１コンデンサＣ１の出力側とグランドラインとの間にスイッチ素子を設けて、このスイッチ素子をオンすることで第１コンデンサＣ１に蓄積した電荷を急速に放電させる構成が考えられる。しかし、この構成では、スイッチ素子のオンオフ制御によるノイズの影響を受け得る。これに対して、本実施形態では、オンオフ制御されるスイッチ素子を備えないから、このオンオフ制御するノイズの影響はない。
【００３３】
＜実施形態２＞
図５は実施形態２を示す。前記実施形態１との相違は、自己バイアスエミッタ接地増幅回路４２の後段にエミッタフォロワ回路を設けた点にあり、その他の点は前記実施形態１と同様である。従って、実施形態１と同一符号を付して重複する説明を省略し、異なるところのみを次に説明する。
【００３４】
図５に示すように、本実施形態の受光アンプ５０には、上記自己バイアスエミッタ接地増幅回路４２の出力側にエミッタフォロワ回路５１（「第２バッファ回路」の一例）が設けられている。具体的には、上記自己バイアスエミッタ接地増幅回路４２からの受光信号Ｓ３をベースに受けるトランジスタＱ３が設けられ、このコレクタが電源ラインに接続され、エミッタが抵抗ＲＬ３を介してグランドラインに接続されている。更に、このエミッタフォロワ回路５１の出力（トランジスタＱ３のエミッタ）と、自己バイアスエミッタ接地増幅回路４２の入力（トランジスタＱ２のベース）との間に、前述したダイオードＤ１及び第２コンデンサＣ２が直列接続されている。
【００３５】
多光軸光電センサ１では、図１に示すように、各受光アンプ３１からの受光信号を、共通のＡ／Ｄ変換器３３を介して受光側ＣＰＵ３４に送信する。従って、本実施形態のように、受光アンプ３１の出力端にエミッタフォロワ回路５１を設けて、出力インピーダンスを低下させることで長距離送信できるようにすることが望ましい。
【００３６】
＜実施形態３＞
図６は実施形態３を示す。前記実施形態２との相違は、受光アンプの構成にあり、その他の点は前記実施形態１と同様である。従って、実施形態１と同一符号を付して重複する説明を省略し、異なるところのみを次に説明する。
【００３７】
図６に示すように、本実施形態の受光アンプ６０には、第１増幅回路４１と自己バイアスエミッタ接地増幅回路４２との間に、エミッタフォロワ回路６１（「第１バッファ回路」の一例）が設けられている。具体的には、第１増幅回路４１からの受光信号Ｓ２を受けるトランジスタＱ４が設けられ、このコレクタがグランドラインに接続され、エミッタが抵抗ＲＬ４を介して電源ラインに接続されている。そして、このトランジスタＱ４のエミッタと、トランジスタＱ２のベースとの間に第１コンデンサＣ１が接続されている。
【００３８】
第１コンデンサＣ１の放電速度は、この第１コンデンサＣ１の前段回路の出力インピーダンスと、後段回路の入力インピーダンスによって決まる。従って、本実施形態のように、第１コンデンサＣ１の前段に低出力インピーダンスの上記エミッタフォロワ回路６１を設けることで、第１増幅回路の出力インピーダンスを低下させて、オーバーシュートの波高値をさらに小さくすることができる。
【００３９】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
（１）上記実施形態３において、エミッタフォロワ回路５１を除いた構成であってもよい。
【００４０】
（２）上記各実施形態において、第１増幅回路４１を除いた構成であってもよい。例えば実施形態１に対して図７に示すような受光アンプ７０であってもよい。この場合、受光素子Ｊとグランドラインとの間に、抵抗Ｒ１を配し、受光素子Ｊと抵抗Ｒ１との接続点に、第１コンデンサＣ１を介してトランジスタＱ２のベースを接続する。但し、自己バイアスエミッタ接地増幅回路４２だけでは十分な増幅効果が得られない場合があり、第１増幅回路４１を設ける構成の方が有効である。
【００４１】
（３）上記各実施形態では、交流増幅回路は、トランジスタを用いた増幅回路で構成したものとしたが、これに限らず、図８に示すようなオペアンプ８１を用いた増幅回路で構成してもよい。具体的には、オペアンプ８１の出力と正相入力との間に、上記ダイオードＤ１と第２コンデンサＣ２とを直列接続し、両者Ｄ１，Ｃ２の接続点に抵抗３を介してバイアス電流Ｉｂを流す構成である。このような構成であっても、上記実施形態と同様の効果を得られるが、オペアンプを備える分だけ回路が大型化するとともに、トランジスタ増幅回路に比べて入力インピーダンスが大きいため、上記各実施形態の方が望ましい。
【００４２】
（４）上記各実施形態では、ダイオード素子として、ダイオードＤ１を用いたが、これに限らず、同様の機能を有する素子であれば、例えばダイオード接続された半導体スイッチ素子（ＦＥＴ等）であってもよい。
【００４３】
（５）上記各実施形態では、受光信号の入力時に増幅回路の出力レベルが立下り、受光信号の入力終了時に出力レベルが立上って高波形のオーバーシュートが発生する構成であったが、受光信号の入力時に増幅回路の出力レベルが立上り、受光信号の入力終了時に出力レベルが立ち下がって高波形のアンダーシュートが発生する構成では、上記ダイオードＤ１の順方向を逆にし、基準電圧Ｖbiasを低いレベルに設定し、バイアス電流を上記各実施形態とは逆向きに流すようにすればよい。このような構成であれば、アンダーシュートを小さくすることができる。
【００４４】
（６）上記各実施形態及び変形例では、バイアス回路を設けたが、受光アンプ（交流増幅回路）に電力供給する電源が、両側電源（プラスマイナス電源）であれば、上記バイアス回路を除いた構成であってもよい。
【００４５】
（７）上記各実施形態では、基準電圧Ｖbiasを固定値とした。しかし、受光信号の未入力時にダイオードＤ１に僅かに流れているバイアス電流Ｉｂによって受光アンプのゲインが若干さがってしまう。また、周囲温度変化によっても、バイアス電流Ｉｂが変動するため、これに伴ってゲインも変動する。投光タイミング時における受光信号レベルと物体検出用閾値との差が大きい場合には、多少ゲインが低下しても、誤検出となる心配はないから、基準電圧Ｖbiasを変更する必要はない。しかし、投光タイミング時における受光信号レベルと物体検出用閾値との差が微小になると、ある程度バイアス電流Ｉｂの電流量を抑えてゲイン低下を避ける必要がある。そこで、（交流）増幅回路の出力レベルを監視する監視手段と、その監視手段で監視された出力レベルに基づきバイアス回路から流す直流電流（バイアス電流）レベルを変更するバイアス電流変更手段とを備える構成としてもよい。例えば、受光側ＣＰＵ３４が、Ａ／Ｄ変換器３３の出力に基づきオーバーシュートの波高値を監視し、この波高値が所定値（誤検出を生じない程度の波高値）を維持するように、Ｄ／Ａ変換器３７を制御して基準電圧Ｖbias、バイアス電流Ｉｂを調整する。また、受光側ＣＰＵ３４が、Ａ／Ｄ変換器３３の出力に基づきオーバーシュートの波高値を監視し、この波高値が所定値（誤検出を生じない程度の波高値）よりも小さくなったときには、Ｄ／Ａ変換器３７を制御して基準電圧Ｖbiasを下げてバイアス電流Ｉｂを減らすことで交流増幅回路４０のゲインの低下を抑える構成であってもよい。更に、受光側ＣＰＵ３４が、Ａ／Ｄ変換器３３の出力に基づき投光タイミング時の受光信号の最低値（振幅値）を監視し、この最低値が所定値以上になったときに、Ｄ／Ａ変換器３７を制御して基準電圧Ｖbiasを下げてバイアス電流Ｉｂを減らすことで交流増幅回路４０のゲインの低下を抑える構成であってもよい。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施形態１に係る多光軸光電センサの電気的構成図
【図２】コンデンサ入力形の交流増幅回路の回路図
【図３】バイアス回路を設けない場合の受光信号レベルを示した波形図
【図４】バイアス回路を設けた場合の受光信号レベルを示した波形図
【図５】実施形態２のコンデンサ入力形の交流増幅回路の回路図
【図６】実施形態３のコンデンサ入力形の交流増幅回路の回路図
【図７】変形例のコンデンサ入力形の交流増幅回路の回路図（その１）
【図８】変形例のコンデンサ入力形の交流増幅回路の回路図（その２）
【符号の説明】
【００４７】
１…多光軸光電センサ
４０…交流増幅回路
４２…自己バイアスエミッタ接地増幅回路（増幅回路）
５１，６１…エミッタフォロワ回路（バッファ回路）
Ｃ１…第１コンデンサ（結合コンデンサ）
Ｃ２…第２コンデンサ
Ｄ１…ダイオード（ダイオード素子）
Ｔ（Ｔ１〜Ｔ１０）…投光素子
Ｊ（Ｊ１〜Ｊ１０）…受光素子
Ｓ１〜Ｓ３…受光信号
【図１】
2008008833.tif 000003
【図２】
2008008833.tif 000004
【図３】
2008008833.tif 000005
【図４】
2008008833.tif 000006
【図５】
2008008833.tif 000007
【図６】
2008008833.tif 000008
【図７】
2008008833.tif 000009
【図８】
2008008833.tif 000010