(57)【要約】【課題】集積回路のトリミングを行う回路において、ウエハテストでの試験漏れを無くす若しくはごく少なくし、チップの面積、サイズを小さくすることができ、コスト高になるのを抑え、さらにパッケージコストも削減することができるようにする。【解決手段】集積回路に標準装備された外部端子の中で集積回路の内部節点と接続可能な例えば入力端子Ｔｉ１に抵抗Ｒ１を介してヒューズＦ１を接続する。そして、このヒューズＦ１を接続した入力端子Ｔｉ１の電圧を測定して集積回路のトリミングデータを算出するとともに、その入力端子Ｔｉ１を介して外部から試験電圧を印加して集積回路がその試験電圧で動作したときの特性を測定する。【選択図】図１
2008124345.tif 000002
【特許請求の範囲】
【請求項１】
集積回路内に外部から切断可能な複数のトリミング用導通素子を有し、それらのトリミング用導通素子の中から切断すべきトリミング用導通素子を選択して切断することにより前記集積回路の所定の動作信号を所定の設定値に調整するトリミング回路において、
前記動作信号を出力する前記集積回路の内部節点を、外部から切断可能な初期接続用導通素子を介して前記集積回路の外部端子に接続し、
前記外部端子および前記初期接続用導通素子を介して外部から前記集積回路に試験電圧を印加して前記集積回路が前記試験電圧で動作したときの特性を測定して前記集積回路の試験を行うことを特徴とするトリミング回路。
【請求項２】
前記初期接続用導通素子が接続された外部端子の電圧を測定してどの前記トリミング用導通素子を選択して切断するかを決定することを特徴とする請求項１記載のトリミング回路。
【請求項３】
前記集積回路の試験終了後に前記初期接続用導通素子を切断することを特徴とする請求項１または２記載のトリミング回路。
【請求項４】
前記内部節点に前記初期接続用導通素子を介して接続される前記外部端子が、前記内部節点の状態出力および前記試験電圧の印加以外に、前記集積回路の別の機能に係わる入力または出力を行う機能を有することを特徴とする請求項１〜３のいずれか１項に記載のトリミング回路。
【請求項５】
前記トリミング用導通素子および前記初期接続用導通素子に、ヒューズを用いたことを特徴とする請求項１〜４のいずれか１項に記載のトリミング回路。
【請求項６】
前記ヒューズはポリシリコンを用いたものであることを特徴とする請求項５記載のトリミング回路。
【請求項７】
前記トリミング用導通素子および前記初期接続用導通素子は、外部からレーザで切断可能なことを特徴とする請求項１〜６のいずれか１項に記載のトリミング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路の製造時に回路内部の電圧を微調整して目標とする設定値に調整するためのトリミング回路に関し、特に外部から切断可能な複数の導通素子を接続したトリミング回路に関する。
【背景技術】
【０００２】
集積回路の内部には例えば基準電源が内蔵されるが、この基準電源から出力される基準電圧は高精度が要求される場合があり、集積回路の試験工程を含む製造時に微調整して目標とする設定値に近づける必要がある。このため、集積回路内に調整用のトリミング回路を構成して、外部からトリミングを行うようにしている。
【０００３】
このようなトリミング回路として、分圧用の抵抗を複数個直列に接続し、その抵抗値を調整して設定電圧（動作電圧）を選択する方法が知られている（例えば、特許文献１参照）。この方法では、選択した電圧を固定するために、通常はデコーダでｎビットの入力設定を２nビットの信号に変換し、変換後の各ビットが０か１であるかによって当該ビットに対応するトリミング用導通素子としてのヒューズのカットやツェナーダイオードのザッピングの有無を決定しており、これにより切り替え（トリミング）を実現している。
【０００４】
図５はこのような集積回路のトリミングを行う従来のトリミング回路の構成を示す図である。このトリミング回路は、電源装置の制御回路を構成するＩＣ（集積回路）内に電圧制御用の基準電源を持つ場合で、デプレション型のＭＯＳトランジスタＱ１０１およびエンハンスメント型のＭＯＳトランジスタＱ１０２からなる基準電源の出力電圧を、演算増幅器ＯＰ１０１を用いて微調整して内部基準電圧を生成するものである。
【０００５】
演算増幅器ＯＰ１０１の出力側には複数の抵抗を直列接続した抵抗群Ｒ１０１が接続されており、抵抗群Ｒ１０１の各抵抗の接続点から取り出されたタップを選択することにより内部基準電圧を微調整することができる。各タップの選択は、外部から６ビットの信号が入力されるデコーダ１０１の出力によって行われるが、各ビットの信号線と接地間にはそれぞれヒューズが接続されており、このヒューズ群Ｆ１０１は個別に切断可能となっている。なお、外部から６ビットの信号が入力される端子Ｂｉｔ０〜５は、図示されない手段によりプルアップされている。
【０００６】
このような方式では、トリミング決定する前に外部から６ビットの信号入力により電圧設定を順次切り替えて、最適な電圧を確認し、その電圧に固定（端子Ｂｉｔ０〜５から高電圧を印加してヒューズ群Ｆ１０１のうち必要なヒューズを切断）することが可能であり、分圧用の抵抗値がばらついても目標通りの設定を確認しながらトリミング処理を行うことができる。その一方で、この機能の実現のためには、必要とする回路のチップに占める面積が増大し、チップサイズが大きくなり、コスト高にもなっている。
【０００７】
最近の電源ＩＣは要求される電圧出力チャンネル数が多く、各チャンネル毎の設定項目も細かく要求されてきている。チップ内のトリミングビット数が合計で３０にも及ぶものもあり、この機能のためのチップ面積の割合が１０％以上にも及ぶことがある。そこで、上記の電圧トリミングとして、直接ヒューズを切断する方式が提案されている。
【０００８】
図６はこのような他の従来のトリミング回路の構成を示す図である。ＯＰ１０２は演算増幅器、Ｅ１０１は基準電圧源、Ｒ１０２は複数の抵抗が直列接続された抵抗群、Ｆ１０２は抵抗群Ｒ１０２の各抵抗の両端に接続された複数のヒューズからなるヒューズ群である。
【０００９】
この方式においては、テスタではトリミング（ヒューズカット）する前の（初期）電圧を確認するだけで、どのヒューズをカットするかのトリミングデータを算出した後、別のトリミング専用の装置でトリミングを実施している。したがって、トリミング後でないと出力電圧が目標のものとなっているかを確認することができない。
【特許文献１】特開平１０−７４８３９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、ＩＣのチップからトリミングに必要な機能を極力少なくするためには、上述のように回路上の調整部分に必要な個数のヒューズを配置し、これらを選択的に切断して電圧を調整するなどして、チップとしての設定を完了させればよいが、上記のような従来のトリミング回路にあっては、次のような問題がある。
【００１１】
従来のトリミングで電圧調整をするためには、チップ内部の電圧を測定してトリミングデータを入手する必要があるが、そのための測定端子が外部端子として準備されていないチップもあり、測定用のテストパッド（ＰＡＤ）をチップ内に配置するなどの対策が必要となる。このためのパッドには概略８０μｍ角のスペースが必要であり、せっかくヒューズを直接カットする方式にして削減したチップ面積が増大してしまう（なお、現行のヒューズサイズは１０μｍ角である）。
【００１２】
上記のパッドは１点に限定されるものではなく、設定（測定）項目毎に配置することもあり、チップ面積を縮小するためにはこれらを無くすことが必要である。
また、上述のように、ＩＣのウエハ試験において、ＩＣテスタは電圧を測定してトリミングデータを算出するまでで、算出したデータをベースにして、ウエハは別の装置であるレーザトリミング装置にかけてウエハ上の全チップのヒューズを一括して切断する方式が採用されている。
【００１３】
このＩＣテスタでの試験は電圧測定のみで、その他の機能は（トリミングされていないチップでは）電圧が正しく設定されていないため、他の項目を試験しても正しい結果は期待できず、一部のテストしか実施できない。電圧だけを測定してトリミングを行った後、再度テスタにかけて他の機能の試験を実施することはコストの面で難しい。
【００１４】
そのため、トリミング前には確認できない試験項目については、トリミング済みのチップをパッケージに組み込んだ完成品試験により全てをカバーすることになる。この方式では本来ウエハ試験で見つけるべき不良が見逃されているため全てのチップを組み立てることになり、ウエハ試験で発見・除去されるべき不良チップまで組み立ててしまうので、試験を含むパッケージコストが割高になってしまうという問題も生じる。
【００１５】
本発明は、このような点に鑑みてなされたものであり、ＩＣチップの面積、サイズを小さくすることができ、コスト高になるのを抑え、パッケージの無駄をなくすことができるトリミング回路を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明では上記課題を解決するために、集積回路内に外部から切断可能な複数のトリミング用導通素子を有し、それらのトリミング用導通素子の中から切断すべきトリミング用導通素子を選択して切断することにより前記集積回路の所定の動作信号を所定の設定値に調整するトリミング回路において、前記動作信号を出力する前記集積回路の内部節点を、外部から切断可能な初期接続用導通素子を介して前記集積回路の外部端子に接続し、前記外部端子および前記初期接続用導通素子を介して外部から前記集積回路に試験電圧を印加して前記集積回路が前記試験電圧で動作したときの特性を測定して前記集積回路の試験を行うことを特徴とするトリミング回路が提供される。
【００１７】
また、前記初期接続用導通素子が接続された外部端子の電圧を測定してどの前記トリミング用導通素子を選択して切断するかを決定するとよい。
また、前記集積回路の試験終了後に前記初期接続用導通素子を切断するとよい。
【００１８】
また、前記内部節点に前記初期接続用導通素子を介して接続される前記外部端子が、前記内部節点の状態出力および前記試験電圧の印加以外に、前記集積回路の別の機能に係わる入力または出力を行う機能を有するとよい。
【発明の効果】
【００１９】
本発明のトリミング回路は、動作信号を出力する集積回路の内部節点を、外部から切断可能な初期接続用導通素子を介して集積回路の外部端子に接続し、その外部端子および初期接続用導通素子を介して外部から集積回路に試験電圧を印加して、集積回路がその試験電圧で動作したときの特性を測定できるようにするものである。また、内部節点の状態は上記外部端子を介して測定することができる。これにより、ウエハテストでの試験漏れを無くす若しくはごく少なくすることができ、パッケージの無駄をなくすことができる。さらに、上記外部端子に別の機能を持たせることにより外部端子数を削減し、ＩＣチップの面積、サイズを小さくすることができ、総合的にコスト高になるのを抑えることができるという利点がある。
【発明を実施するための最良の形態】
【００２０】
本発明に係るトリミング回路は、ＩＣ内で外部から切断可能な複数のトリミング用導通素子を有し、それらのトリミング用導通素子の中から切断すべき導通素子を選択して切断することによりＩＣの動作条件を所定の設定値に調整するもので、トリミング回路による調整の対象となる動作条件を測定できる集積回路の内部節点を、ＩＣの外部端子に外部から切断可能な初期接続用導通素子を介して接続している。また、そのための外部端子として、上記内部節点の状態出力および上記試験電圧の印加以外に、上記集積回路の別の機能に係わる入力または出力を行う機能を有することのできる端子を選択し、当該端子に複数機能を担わせることにより外部端子数を削減するものである。導通素子としては、実施の形態では外部からレーザで切断可能なヒューズを用いている。ヒューズとしてポリシリコンによるものを適用することができるが、これに限定するわけではない。また、ヒューズを接続する外部端子の候補としては、入出力端子や電源端子などがある。出力端子の場合は、設定によりその出力を高インピーダンスにすることのできる出力端子が適用される。そして、ヒューズが接続された外部端子の電圧を測定して上記トリミングデータを算出するとともに、その外部端子から試験電圧を印加し、ＩＣがその試験電圧で動作したときの特性を測定し、測定試験が終了した時点で選択したヒューズを切断して最終の回路構成とする。
【００２１】
図１は本発明の第１の実施の形態のトリミング回路の要部を示す構成図である。このトリミング回路は、通常のオン（ＯＮ）／オフ（ＯＦＦ）などの制御信号が入力される入力端子Ｔｉ１を内部情報測定用の外部端子と兼用し、この入力端子Ｔｉ１に抵抗Ｒ１を介して初期接続用導通素子としてのヒューズＦ１を接続し、更に内部基準電圧ライン（集積回路の内部節点）と接続している。ＩＮＶ１はインバータである。
【００２２】
このような構成より、外部から入力端子Ｔｉ１を通して内部基準電圧をモニタすることができ、その電圧から基準電圧に関するトリミングデータ（ヒューズカットの場所）を算出することができる。モニタ端子である入力端子Ｔｉ１には直列に抵抗Ｒ１とヒューズＦ１の抵抗が接続されているが、電圧測定は高抵抗値の入力抵抗で測定されるため、その影響を受けることはない。
【００２３】
また、上記の入力端子Ｔｉ１の電圧モニタはできても、（トリミング前の）その電圧が正しくない状況での動作試験は有効にはならないが、その入力端子Ｔｉ１に外部から内部基準電圧が本来設定されるべき電圧を印加することにより、トリミング前の状態でも、試験が可能となる。内部基準電圧の外部からの印加は、内部直列抵抗Ｒ１があるため通電電流により多少の低下は想定する必要があるが、通常、電流は少なく設定されているため、抵抗値を許容できる範囲で低めに設定することにより、トリミング後の試験と同等の試験を実施することができる。
【００２４】
ここで、上記の基準電圧に限らず、集積回路内の節点のモニタおよび電圧印加に使用する外部端子は、通常は上記の入力端子Ｔｉ１のような端子を使用する。この入力端子Ｔｉ１は内部基準電源にプルアップされた形になるが、通常の入力確認（動作確認）にはＨ（高）／Ｌ（低）の信号を入力すればよい。Ｌの信号を入力したときの入力端子Ｔｉ１の入力電流は多少増大するが、このテストの後でヒューズＦ１を切断するので、漏れ電流は正常に戻る。
【００２５】
このように、実施の形態では、ＩＣに標準装備された外部端子の中でＩＣの内部節点と接続可能な入力端子Ｔｉ１に、初期接続用導通素子としてのヒューズＦ１を介して当該節点と接続しているので、外部端子数、ＩＣチップの面積を小さくすることができ、コスト高になるのを抑え、パッケージの無駄をなくすことができる。
【００２６】
図２は本発明の第２の実施の形態のトリミング回路の要部を示す構成図である。このトリミング回路は、電源端子Ｔｖを内部制御電圧入力用の外部端子と兼用しており、電源端子Ｔｖにシリーズレギュレータ１が接続され、その入力部と出力部（集積回路の内部節点）間にヒューズＦ２が接続されている。Ｅ１は出力電圧可変の基準電源、ＯＰ１は演算増幅器である。
【００２７】
通常、電源端子Ｔｖは外部からより高い電圧を受け、これを電源回路であるシリーズレギュレータ１により内部制御電圧にして出力している。このシリーズレギュレータ１の入出力部間をヒューズＦ２によって短絡しておくことにより、ウエハテスト時に外部から直接電圧を印加することが可能となり、外部電源を接続しての試験が可能となる。そして、ウエハテストが終了した時点でヒューズＦ２を切断し、通常の回路に戻しておく。
【００２８】
このような回路においても、図１に示す回路と同様、ＩＣに標準装備された外部端子の中でＩＣの内部節点と接続可能な電源端子Ｔｖに初期接続用導通素子としてのヒューズＦ２を接続しているので、ＩＣチップの面積を小さくすることができ、コスト高になるのを抑え、パッケージの無駄をなくすことができる。
【００２９】
図３は本発明の第３の実施の形態のトリミング回路の要部を示す図である。同図の（ａ）に示すように、入力端子Ｔｉ２に抵抗Ｒ２を介して初期接続用導通素子としてヒューズＦ３が接続され、更にＯＨＰ回路２と接続されている。ＩＮＶ２はインバータである。
【００３０】
図３（ａ）に図示されているＯＨＰ回路２から出ている信号線（集積回路の内部節点）は、ＯＨＰ回路２がＩＣチップの温度上昇を監視する機能を確認する信号を入力するためのものであり、この確認は通常はウエハでのみ実施する項目となっている。このため、従来は、その信号線にウエハテストに用いられるプローブカードの針を当てることのできるパッドＴ１を専用に設けているが、この端子も入力端子Ｔｉ２を兼用させて、試験終了時にその接続を切断する構成とすることができる。したがって、図１および図２の実施の形態と同様の作用効果を得ることができる。
【００３１】
ＯＨＰ回路２を試験するために上記の入力端子Ｔｉ２に入力する信号はアナログ電圧となる。このため、ＩＣの動作に影響を与える場合には、図３の（ｂ）に示すように、アナログスイッチＡＳ１，ＡＳ２により入力回路を初期にはＯＨＰ回路２にだけ接続する状態にしておくことができ、ウエハ試験が完了した時点で抵抗Ｒ３に接続されたヒューズＦ４を切断し、正規の回路に戻しておくようにすることもできる。ＩＮＶ３，ＩＮＶ４はインバータ、Ｒ３，Ｒ４は抵抗である。
【００３２】
図４は本発明の第４の実施の形態のトリミング回路の要部を示す図である。このトリミング回路は、出力端子Ｔｏを測定用の外部端子と兼用しており、この出力端子Ｔｏに抵抗Ｒ５を介して初期接続用導通素子としてのヒューズＦ５が接続され、更に内部基準電源ライン（集積回路の内部節点）と接続されている。ＩＮＶ５はインバータであり、その出力を高インピーダンスにするための制御端子が設けられていて、この制御端子と接地間にも初期接続用導通素子としてのヒューズＦ６が接続されている。
【００３３】
ウエハ試験では、大電流が流れる出力端子Ｔｏの試験はプローブピンの電流容量から通電しない場合もあり、この出力端子Ｔｏを利用して試験を行うことができる。この試験を実施できるようにするために、出力端子Ｔｏ（より正確には、出力端子Ｔｏに出力信号を与えるインバータＩＮＶ５）を高インピーダンスに設定する機能を付加している。この出力端子Ｔｏを試験時にモニタ／印加端子として使用するために、試験時は、出力端子Ｔｏと内部基準電圧ラインを抵抗Ｒ５およびヒューズＦ５を介して接続するとともに、ヒューズＦ６で制御端子の電圧を接地電位に固定してインバータＩＮＶ５の出力を高インピーダンスにしている。この場合、試験が終了した時点でヒューズＦ５およびヒューズＦ６を切断して正規の回路に戻す。
【００３４】
このような回路においても、図１〜図３に示す回路と同様、ＩＣに標準装備された外部端子の中でＩＣの内部節点と接続可能な出力端子Ｔｏに初期接続用導通素子としてのヒューズＦ５を接続しているので、ＩＣチップの面積、サイズを小さくすることができ、コスト高になるのを抑え、パッケージの無駄をなくすことができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１の実施の形態のトリミング回路の要部を示す構成図である。
【図２】本発明の第２の実施の形態のトリミング回路の要部を示す構成図である。
【図３】本発明の第３の実施の形態のトリミング回路の要部を示す図である。
【図４】本発明の第４の実施の形態のトリミング回路の要部を示す図である。
【図５】従来のトリミング回路の構成を示す図である。
【図６】他の従来のトリミング回路の構成を示す図である。
【符号の説明】
【００３６】
１  シリーズレギュレータ
２  ＯＨＰ回路
ＡＳ１，ＡＳ２  アナログスイッチ
Ｅ１  基準電源
Ｆ１〜Ｆ６  ヒューズ
ＩＮＶ１〜ＩＮＶ５  インバータ
ＯＰ１  演算増幅器
Ｒ１〜Ｒ５  抵抗
Ｔｉ１，Ｔｉ２  入力端子
Ｔｏ  出力端子
Ｔｖ  電源端子
【図１】
2008124345.tif 000003
【図２】
2008124345.tif 000004
【図３】
2008124345.tif 000005
【図４】
2008124345.tif 000006
【図５】
2008124345.tif 000007
【図６】
2008124345.tif 000008