(57)【要約】【課題】任意の出力端子がオープン状態であっても、その出力端子に導通された各入出力端子のインピーダンス整合が取れるマトリクススイッチを提供する。【解決手段】マトリクススイッチの各出力端子がそれぞれシャントを具備する。出力端子がオープン状態の時、出力端子にシャントが導通する。オープン状態の出力端子に導通した各入出力端子は、オープン状態の出力端子のシャントのインピーダンスで終端される。【選択図】図９
2008092507.tif 000002
【特許請求の範囲】
【請求項１】
複数の入力端子と、
複数の出力端子と、
前記複数の入力端子のそれぞれを前記複数の出力端子のそれぞれに接続する複数の接続用素子と、
前記複数の入力端子のおのおのに接続されて、必要に応じて予め設定されたインピーダンスの負荷を当該入力端子にかける複数の入力端子用シャントと、
前記複数の出力端子のおのおのに接続されて、必要に応じて予め設定されたインピーダンスに当該出力端子を終端する複数の出力端子用シャントと
を具備する
マトリクススイッチ。
【請求項２】
請求項１記載のマトリクススイッチにおいて、
前記複数の接続用素子の数は前記複数の入力端子の数と前記複数の出力端子の数との積に等しく、
前記複数の入力端子用シャントの数は前記複数の入力端子の数と前記複数の出力端子の数との積に等しく、
当該出力端子用シャントの数は前記出力端子の数に等しい
マトリクススイッチ。
【請求項３】
請求項１または２に記載のマトリクススイッチにおいて、
前記複数の出力端子用シャントは、それぞれに対応する前記出力端子に接続されて、当該出力端子のおのおのから、接続される負荷を見込んだ時のインピーダンスがオープン状態である場合に予め設定されたインピーダンスに当該出力端子を終端する
マトリクススイッチ。
【請求項４】
請求項１乃至３のいずれかに記載のマトリクススイッチにおいて、
前記複数の入力端子用シャントは、それぞれに対応する前記入力端子と前記出力端子との組み合わせにおいて、前記入力端子と前記出力端子とが導通していない場合に、予め設定されたインピーダンスの負荷を当該入力端子にかける
マトリクススイッチ。
【請求項５】
請求項１乃至４のいずれかに記載のマトリクススイッチにおいて、
前記複数の出力端子用シャントのおのおのは、
スイッチ素子と、
インピーダンス設定回路と
を具備する
マトリクススイッチ。
【請求項６】
請求項５記載のマトリクススイッチにおいて、
前記スイッチ素子は、ゲートが出力端子用シャント制御端子に接続されたＦＥＴを具備する
マトリクススイッチ。
【請求項７】
請求項５または６に記載のマトリクススイッチにおいて、
前記インピーダンス設定回路は、抵抗と、容量とを具備する
マトリクススイッチ。
【請求項８】
請求項１乃至７のいずれかに記載のマトリクススイッチにおいて、
前記接続用素子は、
ゲートが接続用素子制御端子に接続されたＦＥＴを具備する
マトリクススイッチ。
【請求項９】
マトリクススイッチの出力端子に接続され、
スイッチ素子と、
インピーダンス設定回路と
を具備し、
前記出力端子から、接続される負荷を見込んだ時のインピーダンスがオープン状態である場合に予め設定されたインピーダンスに当該出力端子を終端する
出力端子用シャント。
【請求項１０】
請求項９記載の出力端子用シャントにおいて、
前記スイッチ素子は、ゲートが出力端子用シャント制御端子に接続されたＦＥＴを具備する
出力端子用シャント。
【請求項１１】
請求項９または１０に記載の出力端子用シャントにおいて、
前記インピーダンス設定回路は、抵抗と、容量とを具備する
出力端子用シャント。
【請求項１２】
（ａ）接続用素子制御端子に印加される電圧が制御されて、複数の入力端子のそれぞれと複数の出力端子のそれぞれとの組み合わせのおのおのについて、対応する入力端子と出力端子とが接続用素子を介して導通、又は絶縁されることと、
（ｂ）入力端子用シャント制御端子に印加される電圧が制御されて、前記複数の入力端子のそれぞれと前記複数の出力端子のそれぞれとの組み合わせのおのおのについて、対応する入力端子用シャントにより、予め設定されたインピーダンスの負荷を当該出力端子にかけること又は絶縁されることと、
（ｃ）出力端子用シャント制御端子に印加される電圧が制御されて、前記複数の出力端子のおのおのについて、対応する出力端子用シャントにより、予め設定されたインピーダンスの負荷が当該出力端子にかけられること又は絶縁されることと
を具備する
マトリクススイッチインピーダンス整合方法。
【請求項１３】
請求項１２記載のマトリクススイッチインピーダンス整合方法において、
（ｄ）前記複数の出力端子のおのおのから、接続される負荷を見込んだ時のインピーダンスが、オープン状態である場合には予め設定されたインピーダンスに当該出力端子を終端し、オープン状態ではない場合には絶縁すること
をさらに具備する
マトリクススイッチインピーダンス整合方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクススイッチに関し、特に、電界効果トランジスタ（以降「ＦＥＴ」と記す）を具備する複数入力−複数出力のマトリクススイッチに係る発明である。
【背景技術】
【０００２】
マトリクススイッチとは、複数の入力端子と複数の出力端子とを内部的に接続する回路ＩＣである。この接続は制御端子に入力される電気信号によって制御される。
【０００３】
上記に関連する従来技術として、以下の文献が知られている。
【０００４】
特許文献１（特開２００５−３１１６８８）は、スイッチマトリックスに係る発明を開示している。
特許文献１発明のスイッチマトリックスは、２個の入力端子と、２個の入力側単極双投スイッチと、４本の伝送線路と、２個の出力端子と、２個の出力側単極双投スイッチとを備えている。
ここで、入力側単極双投スイッチおよび出力側単極双投スイッチの各々は２個の電界効果トランジスタを構成要素としている。２個の電界効果トランジスタのドレインまたはソースの一方が１個の共通端子に接続され他方が２個のスイッチ端子に１対１に接続されている。
また、２個の入力端子は２個の入力側単極双投スイッチにおける共通端子に１対１に接続されている。
さらに、２個の出力端子は２個の出力側単極双投スイッチにおける共通端子に１対１に接続されている。
さらに、入力側単極双投スイッチの各々から出力側単極双投スイッチの各々への信号伝送が可能となるように、入力側単極双投スイッチのスイッチ端子と出力側単極双投スイッチのスイッチ端子との間が４本の伝送線路で１対１に接続されている。
さらに、入力側単極双投スイッチの各々における２個のスイッチ端子間が抵抗で接続されるか、あるいは、出力側単極双投スイッチの各々における２個のスイッチ端子間が抵抗で接続される。
【０００５】
【特許文献１】特開２００５−３１１６８８
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図１は、従来技術によるマトリクススイッチの回路図の一例である。
一般的に、マトリクススイッチの出力端子に接続される出力側装置はアンプＩＣである。この時、出力端子においては５０オーム負荷が接続されていることに相当し、出力端子に導通された入力端子においてもインピーダンスの整合が取られている。
【０００７】
図２は、従来技術によるマトリクススイッチにおいて、２つの出力端子のうち片方にのみ５０オームの負荷が接続されている場合の回路図である。５０オームの負荷が無い出力端子ＯＵＴ２は、オープン状態にある。
このとき、出力端子ＯＵＴ２に導通している入力端子ＩＮ−Ｂは、同じにシャントにも導通している。このようにすることで、入力端子ＩＮ−Ｂがオープン状態になることを防ぐことが可能である。
【０００８】
図３は、従来技術によるマトリクススイッチにおいて、入力端子がオープン状態になることを避けられない場合の回路図である。図２と同様に、２つの出力端子のうち片方はオープン状態になっている。しかし、ここでは同一の入力端子ＩＮ−Ａが両方の出力端子ＯＵＴ１及びＯＵＴ２に導通している。その為に、入力端子ＩＮ−Ａはシャントに導通することが出来ない。
このように、複数の出力端子を具備するマトリクススイッチにおいては、一部の出力端子に負荷が接続されていない場合がある。この場合は、出力端子のインピーダンスが５０オームからずれてしまい、スイッチ回路が正常に動作しない。
【０００９】
すなわち、複数の入力端子と複数の出力端子とを導通させる上で特定の組み合わせが使用不可能な場合が存在する。従来技術によるマトリクススイッチの使用者は、これら不可能な組み合わせを全て事前に把握した上で発生しないようにマトリクススイッチを制御する必要がある。
【００１０】
本発明の課題は、任意の出力端子がオープン状態であっても、その出力端子に導通された各入出力端子のインピーダンス整合が取れるマトリクススイッチを提供することである。
【課題を解決するための手段】
【００１１】
以下に、（発明を実施するための最良の形態）で使用される番号を用いて、課題を解決するための手段を説明する。これらの番号は、（特許請求の範囲）の記載と（発明を実施するための最良の形態）との対応関係を明らかにするために付加されたものである。ただし、それらの番号を、（特許請求の範囲）に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１２】
本発明のマトリクススイッチ（α）は、複数の入力端子（１０）と、複数の出力端子（２０）と、複数の入力端子（１０）のそれぞれを複数の出力端子（２０）のそれぞれに接続する複数の接続用素子（３１）と、複数の入力端子（１０）のおのおのに接続されて、必要に応じて予め設定されたインピーダンスの負荷を入力端子（１０）にかける複数の入力端子用シャント（４０）と、複数の出力端子（２０）のおのおのに接続されて、必要に応じて予め設定されたインピーダンスに出力端子（２０）を終端する複数の出力端子用シャント（５０）とを具備する。
【００１３】
本発明のマトリクススイッチ（α）において、複数の接続用素子（３１）の数は複数の入力端子（１０）の数と複数の出力端子（２０）の数との積に等しく、複数の入力端子用シャント（４０）の数は複数の入力端子（１０）の数と複数の出力端子（２０）の数との積に等しく、出力端子用シャント（５０）の数は出力端子（２０）の数に等しい。
【００１４】
本発明のマトリクススイッチ（α）において、複数の出力端子用シャント（５０）は、それぞれに対応する出力端子（２０）に接続されて、出力端子（２０）のおのおのから、接続される負荷を見込んだ時のインピーダンスがオープン状態である場合に予め設定されたインピーダンスに出力端子（２０）を終端する。
【００１５】
本発明のマトリクススイッチ（α）において、複数の入力端子用シャント（４０）は、それぞれに対応する入力端子（１０）と出力端子（２０）との組み合わせにおいて、入力端子（１０）と出力端子（２０）とが導通していない場合に、予め設定されたインピーダンスの負荷を入力端子（１０）にかける。
【００１６】
本発明のマトリクススイッチ（α）において、複数の出力端子用シャント（５０）のおのおのは、スイッチ素子（５１、５２）と、インピーダンス設定回路（５３、５４）とを具備する。
【００１７】
本発明のマトリクススイッチ（α）において、スイッチ素子（５１、５２）は、ゲートが出力端子用シャント制御端子（５２）に接続されたＦＥＴ（５１）を具備する。
【００１８】
本発明のマトリクススイッチ（α）において、インピーダンス設定回路（５３、５４）は、抵抗（５４）と、容量（５３）とを具備する。
【００１９】
本発明のマトリクススイッチ（α）において、接続用素子（３１、３２）は、ゲートが接続用素子制御端子（３２）に接続されたＦＥＴ（３１）を具備する。
【００２０】
本発明の出力端子用シャント（５０）は、マトリクススイッチ（α）の出力端子（２０）に接続され、スイッチ素子（５１）と、インピーダンス設定回路（５３、５４）とを具備し、出力端子（２０）から、接続される負荷を見込んだ時のインピーダンスがオープン状態である場合に予め設定されたインピーダンスに出力端子（２０）を終端する。
【００２１】
本発明の出力端子用シャント（５０）において、スイッチ素子（５１、５２）は、ゲートが出力端子用シャント制御端子（５２）に接続されたＦＥＴ（５１）を具備する。
【００２２】
本発明の出力端子用シャント（５０）において、インピーダンス設定回路（５３、５４）は、抵抗（５４）と、容量（５３）とを具備する。
【００２３】
本発明のマトリクススイッチインピーダンス整合方法は、（ａ）接続用素子制御端子（３２）に印加される電圧が制御されて、複数の入力端子（１０）のそれぞれと複数の出力端子（２０）のそれぞれとの組み合わせのおのおのについて、対応する入力端子（１０）と出力端子（２０）とが接続用素子（３１）を介して導通、又は絶縁されることと、（ｂ）入力端子用シャント制御端子（４２）に印加される電圧が制御されて、複数の入力端子（１０）のそれぞれと複数の出力端子（２０）のそれぞれとの組み合わせのおのおのについて、対応する入力端子用シャント（４０）により、予め設定されたインピーダンスの負荷を出力端子（２０）にかけること又は絶縁されることと、（ｃ）出力端子用シャント制御端子（５２）に印加される電圧が制御されて、複数の出力端子（２０）のおのおのについて、対応する出力端子用シャント（５０）により、予め設定されたインピーダンスの負荷が出力端子（２０）にかけられること又は絶縁されることとを具備する。
【００２４】
本発明のマトリクススイッチインピーダンス整合方法は、（ｄ）複数の出力端子（２０）のおのおのから、接続される負荷を見込んだ時のインピーダンスが、オープン状態である場合には予め設定されたインピーダンスに出力端子（２０）を終端し、オープン状態ではない場合には絶縁することをさらに具備する。
【発明の効果】
【００２５】
任意の出力端子がオープン状態である場合に、その出力端子に導通している入力端子は予め設定されたインピーダンスに終端され、オープン状態にならない。このときに制御される出力端子用シャントの数は出力端子の数に等しく、接続用ＦＥＴや入力端子用シャントとの組み合わせを考慮する必要が無い。すなわち、管理や操作が簡単である。
【発明を実施するための最良の形態】
【００２６】
添付図面を参照して、本発明によるマトリクススイッチを実施するための最良の形態を以下に説明する。
【００２７】
（実施形態）
まず、本発明によるマトリクススイッチが本実施形態において具備する構成要素について説明する。
図４は、本実施形態におけるマトリクススイッチが具備する全ての端子を示す図である。
本実施形態におけるマトリクススイッチαは、４つの入力端子１０と２つの出力端子２０を具備する回路ＩＣとして実現されている。ここでは、４つの入力端子１０をそれぞれ「ＩＮ−Ａ」、「ＩＮ−Ｂ」、「ＩＮ−Ｃ」、「ＩＮ−Ｄ」と表記する。また、２つの出力端子２０をそれぞれ「ＯＵＴ１」、「ＯＵＴ２」と表記する。
なお、入力端子１０及び出力端子２０の数はあくまでも一例であって、これら以外の値であっても一向に構わない。
【００２８】
図５は、本実施形態におけるマトリクススイッチαが具備する接続用ＦＥＴ３１を示す図である。
マトリクススイッチαはさらに、入力端子１０の数と出力端子２０の数との積に等しい数、すなわちここでは８つの、接続用ＦＥＴ３１を具備している。
接続用ＦＥＴ３１のそれぞれは、対応する入力端子１０と出力端子２０との組み合わせについて、両端子を導通または絶縁させる役割を担う。
接続用ＦＥＴ３１のそれぞれは「接続用ＦＥＴ−Ａ１」のように表記される。また、図面では符号に同じく「−Ａ１」が追加されて表記される。最後の数字が対応する出力端子２０、ここではＯＵＴ１を、その前の英字が対応する入力端子１０、ここではＩＮ−Ａを、それぞれ表す。
【００２９】
マトリクススイッチαはさらに、接続用ＦＥＴ３１と同じ数、すなわちここでは８つの、接続用ＦＥＴ制御端子３２を具備している。接続用ＦＥＴ制御端子３２のそれぞれは「接続用ＦＥＴ制御端子−Ａ１」のように表記される。図面では符号に同じく「−Ａ１」が追加されて表記される。最後の数字が対応する出力端子２０、ここではＯＵＴ１を、その前の英字が対応する入力端子１０、ここではＩＮ−Ａを、それぞれ表す。
【００３０】
図６は、本実施形態におけるマトリクススイッチαが具備する入力端子用シャント４０を示す図である。
マトリクススイッチαはさらに、入力端子１０の数と出力端子２０の数との積に等しい数、すなわちここでは８つの、入力端子用シャント４０を具備している。入力端子用シャント４０は、入力端子１０に出力端子２０が導通されていない場合にその入力端子１０に導通され、予め設定された負荷をその入力端子１０にかける装置である。
ここでは、入力端子用シャント４０をそれぞれ「入力端子用シャント−Ａ１」のように表記する。図面では符号に同じく「−Ａ１」が追加されて表記される。最後の数字が対応する出力端子２０、ここではＯＵＴ１を、その前の英字が対応する入力端子１０、ここではＩＮ−Ａを、それぞれ表す。
【００３１】
マトリクススイッチαはさらに、入力端子用シャント４０と同じ数、すなわちここでは８つの、入力端子用シャント制御端子４２を具備する。入力端子用シャント制御端子４２のそれぞれは「入力端子用シャント制御端子−Ａ１」のように表記される。図面では符号に同じく「−Ａ１」が追加されて表記される。最後の数字が対応する出力端子２０、ここではＯＵＴ１を、その前の英字が対応する入力端子１０、ここではＩＮ−Ａを、それぞれ表す。
【００３２】
ここで、入力端子用シャント４０は、入力端子用シャントＦＥＴ４１、入力端子用シャント容量４３及び入力端子用シャント抵抗４４を具備している。
【００３３】
図７は、本実施形態におけるマトリクススイッチαが具備する出力端子用シャント５０を示す図である。
マトリクススイッチαはさらに、出力端子２０の数に等しい数、すなわちここでは２つの、出力端子用シャント５０を具備している。ここでは、出力端子用シャント５０をそれぞれ「出力端子用シャント−１」のように表記する。図面では符号に同じく「−１」が追加されて表記される。最後の数字が対応する出力端子２０を表す。
【００３４】
また、出力端子用シャント５０と同じ数、すなわちここでは２つの、出力端子用シャント制御端子５２を具備する。出力端子用シャント制御端子５２のそれぞれは「出力端子用シャント制御端子−１」のように表記される。図面では符号に同じく「−１」が追加されて表記される。最後の数字が対応する出力端子２０、ここではＯＵＴ１を、表す。
【００３５】
ここで、出力端子用シャント５０は、出力端子用シャントＦＥＴ５１、出力端子用シャント容量５３及び出力端子用シャント抵抗５４を具備している。
【００３６】
ここで、本実施例におけるマトリクススイッチの構成要素同士の接続について説明する。
図８は、マトリクススイッチαの回路から出力端子２０の１つであるＯＵＴ１に係る部分だけ抜粋した回路図である。なお、その他の出力端子２０についても同じである。
入力端子１０のそれぞれは、出力端子２０のそれぞれに、接続用ＦＥＴ３１を介して接続されている。すなわち、１つの接続用ＦＥＴ３１のソース又はドレインのうち、一方に１つの入力端子１０が接続され、もう一方に１つの出力端子２０が接続されている。
ただし、ここで言う接続はあくまでも物理的な接続であって、入力端子１０と出力端子２０との電気的な導通は、対応する接続用ＦＥＴ３１が導通状態になって初めて実現される。
なお、入力端子１０と出力端子２０との全ての組み合わせにおいて接続用ＦＥＴ３１を介した接続が実現されるためには、当然ながら入力端子１０の数と出力端子２０の数との積に等しい数の接続用ＦＥＴ３１が必要である。
【００３７】
また、接続用ＦＥＴ３１のゲートは接続用ＦＥＴ制御端子３２に接続されている。
【００３８】
入力端子１０のそれぞれにはさらに、出力端子２０に等しい数の、すなわちここでは２つの、入力端子用シャント４０が接続されている。
入力端子用シャント４０のそれぞれについて、一端は接地されており、もう一端には入力端子用シャントＦＥＴ４１があり、この入力端子用シャントＦＥＴが入力端子１０に接続されている。ここで、入力端子用シャントＦＥＴ４１のソース又はドレインの、どちらが入力端子１０に接続され、どちらが入力端子用シャント４０側に接続されるかは、入力端子１０から接地に流れる電流の方向に応じて選択決定される。
【００３９】
出力端子２０のそれぞれにはさらに、出力端子用シャント５０が１つずつ接続されている。
出力端子用シャント５０のそれぞれについて、一端は接地されており、もう一端には出力端子用シャントＦＥＴ５１があり、この出力端子用シャントＦＥＴ５１が出力端子２０に接続されている。ここで、出力端子用シャントＦＥＴのソース又はドレインの、どちらか一方が出力端子２０に接続され、もう一方が出力端子用シャント５０側に接続される。
【００４０】
また、入力端子用シャント及び出力端子用シャントの各ＦＥＴ４１、５１のゲートはそれぞれ、対応するシャントＦＥＴ制御端子４２、５２に接続されている。
【００４１】
マトリクススイッチαの入力端子１０には図示しない任意の入力側装置が、同じく出力端子２０には図示しない任意の出力側装置が、接続用ＦＥＴ制御端子３２及びシャントＦＥＴ制御端子４２、５２には図示しない任意の制御装置が、それぞれ接続されている。
なお、出力側装置はアンプ回路であることが一般的であるが、出力側装置の電源を制御する装置がＦＥＴ制御端子３２、４２、５２を制御する制御装置に接続されていることが望ましい。
【００４２】
ここで、本実施形態におけるマトリクススイッチαの動作について説明する。
図９は、マトリクススイッチα全体の回路図である。
ここで、任意の入力端子１０と任意の出力端子２０との組み合わせにおいて、対応する接続用ＦＥＴ３１及び入力端子用シャントＦＥＴ４１は、１つの単極双投スイッチとして表されており、どちらか一方のみが導通する。
【００４３】
一方では、接続用ＦＥＴ制御端子３２に印加される電圧が制御されて、前記複数の入力端子１０のそれぞれと前記複数の出力端子２０のそれぞれとの組み合わせのおのおのについて、対応する入力端子１０が対応する出力端子２０と導通又は絶縁される。
【００４４】
同様に、入力端子用シャントＦＥＴ制御端子４２に印加される電圧が制御されて、前記複数の入力端子１０のそれぞれと前記複数の出力端子１０のそれぞれとの組み合わせのおのおのについて、対応する入力端子１０が対応する入力端子用シャント４０と導通又は絶縁される。
【００４５】
もう一方では、前記出力端子２０がオープン状態であるかどうかが認識される。
【００４６】
出力端子用シャントＦＥＴ制御端子５２に印加される電圧が制御されて、前記出力端子２０がオープン状態であれば出力端子用シャント５０と出力端子２０とが導通され、反対にオープン状態でなければ絶縁される。
【００４７】
この時、出力側装置の電源がオフ状態の時に前記出力端子２０はオープン状態となることを利用して、この認識動作を自動化することが望ましい。
例えば、出力側装置の電源制御装置から信号を受信し、出力側装置の電源状態と連動して、出力端子用シャントＦＥＴ制御端子への電圧が制御されても良い。
【００４８】
その結果、出力端子２０に導通している各入出力端子１０、２０がオープン状態になることが防がれる。
【００４９】
図１０は、オープン状態である出力端子２０、ＯＵＴ２に導通した入力端子１０、ＩＮ−Ａが、出力端子用シャント４０−Ａ２に導通されている図である。図１０は、図３の従来技術のマトリクススイッチの各出力端子に本発明の出力端子用シャントを追加したものに相当する。入力端子１０ＩＮ−Ａが導通している出力端子２０ＯＵＴ２はオープン状態であるが、入力端子用シャント４０−Ａ２に導通できなくても出力端子用シャント５０−２が導通されていることで、入力端子１０ＩＮ−Ａ及び出力端子２０ＯＵＴ１はオープン状態になっていない。
【００５０】
図１１は、オープン状態である出力端子２０、ＯＵＴ２に導通した入力端子１０、ＩＮ−Ｂが、出力端子用シャント４０−Ｂ１に導通されている図である。図１１は、図２の従来技術のマトリクススイッチの各出力端子に本発明の出力端子用シャントを追加したものに相当する。入力端子１０ＩＮ−Ｂが導通している出力端子２０ＯＵＴ２はオープン状態であるが、入力端子用シャント４０−Ｂ１に導通しており、出力端子２０ＯＵＴ１には何ら影響を与えない。
このように、本発明の出力端子用シャント５０が追加されても、従来技術によるマトリクススイッチの機能を妨げる事は無い。
【図面の簡単な説明】
【００５１】
【図１】図１は、従来のマトリクススイッチの回路図である。
【図２】図２は、従来のマトリクススイッチの回路図であって、入力端子ＩＮ−ＡとＩＮ−Ｂとがそれぞれ出力端子ＯＵＴ１とＯＵＴ２とに接続され、出力端子ＯＵＴ２がオープン状態である場合である。
【図３】図３は、従来のマトリクススイッチの回路図であって、入力端子ＩＮ−Ａが出力端子ＯＵＴ１及びＯＵＴ２に接続されている場合である。
【図４】図４は、実施例におけるマトリクススイッチの全端子を示す全体図である。
【図５】図５は、接続用ＦＥＴの回路図である。
【図６】図６は、入力端子用シャントの回路図である。
【図７】図７は、出力端子用シャントの回路図である。
【図８】図８は、４入力スイッチ回路のＦＥＴ構成例における回路図である。
【図９】図９は、本願発明の実施例に基づくマトリクススイッチの回路図である。
【図１０】図１０は、本願発明の実施例に基づくマトリクススイッチの回路図であって、入力端子ＩＮ−Ａが出力端子ＯＵＴ１に、入力端子ＩＮ−Ｂが出力端子ＯＵＴ２にそれぞれ接続され、出力端子ＯＵＴ２がオープン状態である場合である。
【図１１】図１１は、本願発明の実施例に基づくマトリクススイッチの回路図であって、入力端子ＩＮ−Ａが出力端子ＯＵＴ１とＯＵＴ２とに接続され、出力端子ＯＵＴ２がオープン状態である場合である。
【符号の説明】
【００５２】
α    マトリクススイッチ
１０  入力端子
２０  出力端子
３１  接続用ＦＥＴ
３２  接続用ＦＥＴ制御端子
４０  入力端子用シャント
４１  入力端子用シャントＦＥＴ
４２  入力端子用シャントＦＥＴ制御端子
４３  入力端子用シャント容量
４４  入力端子用シャント抵抗
４５  入力端子用シャント接地
５０  出力端子用シャント
５１  出力端子用シャントＦＥＴ
５２  出力端子用シャントＦＥＴ制御端子
５３  出力端子用シャント容量
５４  出力端子用シャント抵抗
５５  出力端子用シャント接地
【図１】
2008092507.tif 000003
【図２】
2008092507.tif 000004
【図３】
2008092507.tif 000005
【図４】
2008092507.tif 000006
【図５】
2008092507.tif 000007
【図６】
2008092507.tif 000008
【図７】
2008092507.tif 000009
【図８】
2008092507.tif 000010
【図９】
2008092507.tif 000011
【図１０】
2008092507.tif 000012
【図１１】
2008092507.tif 000013