(57)【要約】【課題】高周波損失が少なく、従って高周波特性に優れた三次元回路構造を持つ回路基板及びそれを用いた電子デバイスを提供すること。【解決手段】基板１に回路パターン２と貫通電極３とによる三次元回路が設けられている。回路パターン２は、基板１の少なくとも一面上に設けられている。貫通電極３は、基板１の一面からその厚み方向に延びる貫通孔２０の内部に充填されている。回路パターン２及び貫通電極３は、相互間に接合部分を持たずに、同一の金属材料又は合金材料により、同体に形成された連続導体である。【選択図】図１
2008153303.tif 000002
【特許請求の範囲】
【請求項１】
基板に回路パターンと貫通電極とによる三次元回路を設けた回路基板であって、
前記回路パターンは、前記基板の少なくとも一面上に設けられており、
前記貫通電極は、前記基板の前記一面からその厚み方向に延びる貫通孔の内部に充填されており、
前記回路パターン及び前記貫通電極は、相互間に接合部分を持たずに、同一の金属材料又は合金材料により、同体に形成された連続導体である、
回路基板。
【請求項２】
請求項１に記載された回路基板であって、前記貫通電極は、孔径が１００μｍ以下、アスペクト比が１以上である、回路基板。
【請求項３】
請求項１又は２に記載された回路基板であって、前記回路パターン及び前記貫通電極は、Ｓｎを主成分とし、融点が５００℃〜１３０℃の範囲内にある材料でなる、回路基板。
【請求項４】
請求項１乃至３の何れかに記載された回路基板であって、前記回路パターン及び前記貫通電極は、Ｓｎを主成分とし、最凝固結晶が５００ｎｍ以下の多結晶集合体である、回路基板。
【請求項５】
請求項１乃至４の何れかに記載された回路基板であって、前記基板は複数で、それぞれの基板は順次に積層されており、そのうちの少なくとも１層は、前記回路パターン及び前記貫通電極を含んでいる、回路基板。
【請求項６】
回路基板と、回路機能部とを有する電子デバイスであって、
前記回路基板は、請求項１乃至５の何れかに記載されたものであり、
前記回路機能部は、前記回路基板と組み合わされている、
電子デバイス。
【請求項７】
請求項６に記載された回路基板であって、センサーモジュル、光電気モジュール、ＦＥＴ、ＭＯＳ−ＦＥＴ、ＣＭＯＳ−ＦＥＴ、メモリーセル、ＦＣ(Field Complementary)もしくは集積回路素子又はこれらのチップである、電子デバイス。
【請求項８】
回路基板の製造方法であって、
ウエハの一面の面内に非貫通の孔を形成し、
真空雰囲気中で、前記ウエハに微細な振動を与えながら、溶融金属材料を、その溶融流圧を利用して前記孔の内部に充填し、かつ、前記ウエハの前記一面の面上に拡散させる、
工程を含む製造方法。
【請求項９】
請求項８に記載された製造方法であって、前記溶融金属材料は、Ｓｎを主成分とし、融点が５００℃〜１３０℃の範囲内にある金属材料又は合金材料でなる、製造方法。
【請求項１０】
請求項８又は９に記載された製造方法であって、前記溶融金属材料は、Ｓｎを主成分とし、最凝固結晶が５００ｎｍ以下の多結晶集合体である、製造方法。
【請求項１１】
請求項８乃至１０の何れかに記載された製造方法であって、前記溶融流圧範囲は、０．０１Ｐａ以上の範囲にある０．１ｍ／Ｓ2加速度以上で行う、製造方法。
【請求項１２】
請求項８乃至１１の何れかに記載された製造方法であって、真空雰囲気ガス濃度は１０００ＰＰｍ以下である、製造方法。
【請求項１３】
請求項８乃至１２の何れかに記載された製造方法であって、振動周波数は、１Ｈｚ〜１ＧＨｚの範囲である、製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、三次元回路を有する回路基板、電子デバイス、及び、その製造方法に関する。
【背景技術】
【０００２】
三次元回路を有する電子デバイスの例としては、例えば、各種スケールの集積回路、各種半導体素子もしくはそのチップ等を挙げることができる。
【０００３】
この種の電子デバイスにおいて、その三次元回路配置を実現する手法として、従来は、半導体パッケージを基板上で積み重ね、半導体パッケージと基板上の導体パターンとの間を、ワイヤボンディング、又は、ＴＡＢテープで接続するのが一般的であった。
【０００４】
しかし、パッケージを積み重ねる構造では、全体のモジュールが極めて厚くなってしまう。ワイヤボンディングやＴＡＢテープを用いる場合も、素子自体がモールドされた大きな形状を持つことから、小型化に対する大きな障害になる。
【０００５】
更に、従来の実装技術では、この種の電子デバイスの主な用途であるＩＴ機器の高速・高集積化に対応できない。即ち、ＩＴ機器は、小型化、低消費電力化とともに一層の高機能化（高速、大容量）が求められているところ、上述した従来技術では、まず、小型化の観点から、この要請に応えることができない。しかも、ＩＴ機器の主要部を構成するＬＳＩの内部クロックは、最近のＣＰＵでは数ＧＨｚと高速であるが、チップの外との信号伝達クロックは数百ＭＨｚであり、配線遅延が大きな問題となっている。更に、外部に信号を出すためのバッファ回路での遅れと駆動のための消費電力も無視できない。これらの要請に対しても、従来技術では対応することができない。
【０００６】
従来、複数のＬＳＩを接続するには、プリント回路基板上にＬＳＩを２次元的に配置し、その間を多層の配線で接続する方法がとられてきた。しかし、この方法では、実装面積がＬＳＩの数とともに増加し、配線長の増加から、ＬＳＩ間の信号遅延が大きくなる。
【０００７】
そこで、基板に、信号伝送線路を構成するための回路パターンを設ける一方、回路パターンに導通し、かつ、基板の厚み方向に貫通する貫通電極を設けた回路基板を利用する技術が提案されている。
【０００８】
このような基板として、例えば、特許文献１には、多層回路基板の貫通孔又は非貫通孔に液状粘性材料を充填せしめる方法において、前記液状粘性材料を真空雰囲気下で前記回路基板上に孔版印刷した後、前記真空雰囲気の真空度を低下せしめるか若しくは前記真空雰囲気を通常の大気圧雰囲気にせしめて差圧充填を行う液状粘性材料の充填方法が開示されている。
【０００９】
また、特許文献２には、光励起電解研磨法により基板に高アスペクト比の貫通孔を形成し、この貫通孔の内壁を酸化処理して絶縁層としての酸化膜を形成し、次いで、前記貫通孔に溶融金属埋め戻し法により金属を充填して、貫通電極を形成する方法が開示されている。
【００１０】
しかし、特許文献１、２に開示された技術を含め、何れの従来技術においても、貫通電極と回路パターンとを、別々の工程で形成し、両者を機械的、物理的に接続する構造であるため、特に、高周波領域で、両者の接続部分における接触抵抗が無視できなくなり、高周波損失の増大など、高周波特性の低下を招くという問題点を生じる。
【００１１】
また、従来技術は、主として、貫通孔の孔径が５０μm程度またはそれ以上で、孔の深さ/孔の直径比(Ｌ／ｄ:アスペクト比)が２〜３程度を対象としたものであるところ、最近では、高密度配線等の要請から、貫通電極について、孔径２５μｍ以下、アスペクト比５以上が要求されるようになっている。このような条件下で、上述した従来技術を適用すると、特に非貫通孔の底部に、未充填部分が残り易く、それ故、貫通電極の信頼性、品質を損なう虞があった。
【００１２】
別の手法として、ソルダーペースト法、ハンダボール法又はメッキ法により、基板の面上に存在するバンプの形成領域内にビアを設け、このビア内に、ソルダーペースト、ハンダボールを充填し、またはメッキする方法も知られている。
【００１３】
しかし、この方法では、穴径１００μｍ以下、打点径１００μｍ以下、ピッチ幅１００μｍ以下のビアを正確に規則正しく形成することが困難である。環境保全に対応すべく、鉛フリー化を満たさなければならない現状では、更に困難性が増す。しかも、バンプ形成工程と、貫通電極形成工程とが別々の工程にならざるを得ないため、両者間の接続の信頼性を損ない易い。
【００１４】
高密度化を達成する手段として、フォトリソグラフィ工程及び薄膜形成技術等を用いて、微細化された多段積層構造を持つ薄膜を形成する方法もあるが、この方法は、技術的な難易度が高く、又、莫大な設備投資が必要となり、高コストである等などの問題点を有している。
【００１５】
また、特許文献３には、雰囲気圧差による微細孔への金属充填方法が開示され、特許文献４には、微細孔に導電性ペーストを充填する充填方法が記載されている。更に、特許文献５には、メッキ埋め込み工程の前後に直接貫通孔に金属を埋め込む貫通電極の形成方法が開示されている。しかし、いずれの特許文献にも、上述した問題点を解決する技術は開示されていない。
【特許文献１】特開平１１−２９８１３８号公報
【特許文献２】特開２０００−２２８４１０号公報
【特許文献３】特開２００２−１５８１９１号公報
【特許文献４】特開２００３−２５７８９１号公報
【特許文献５】特開２００６−１１１８９６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明の課題は、高周波損失が少なく、従って高周波特性に優れた三次元回路構造を持つ回路基板及びそれを用いた電子デバイスを提供することである。
【００１７】
本発明のもう一つの課題は、高アスペクト比であっても、貫通孔の内部に未充填部分が生じるのを回避し、高信頼性及び高品質の貫通電極を形成し得る回路基板の製造方法を提供することである。
【００１８】
本発明の更にもう一つの課題は、三次元回路を有する回路基板を安価に製造できる方法を提供することである。
【課題を解決するための手段】
【００１９】
上述した課題を解決するため、本発明は、回路基板、これを用いた電子デバイスおよび回路基板の製造方法を開示する。
【００２０】
＜回路基板＞
本発明に係る回路基板は、基板に回路パターンと貫通電極とによる三次元回路を構成する。前記回路パターンは、前記基板の少なくとも一面上に設けられており、前記貫通電極は、前記基板の前記一面からその厚み方向に延びる貫通孔の内部に充填されている。
【００２１】
前記回路パターン及び前記貫通電極は、相互間に接合部分を持たずに、同一の金属材料又は合金材料により、同体に形成された連続導体である。
【００２２】
上述したように、回路パターン及び貫通電極は、相互間に接合部分を持たずに、同一の金属材料又は合金材料により、同体に形成された連続導体であるから、貫通電極と回路パターンとを別々に形成し、両者を物理的に重ねて接続する従来構造と異なって、機械的、物理的接続部分が存在しない。このため、接触抵抗の発生、それによる高周波損失の増大など、高周波特性の低下を招く要因がなくなる。
【００２３】
本発明は、貫通電極について、孔径１００μｍ以下、アスペクト比が１以上、好ましくは、孔径２５μｍ以下、アスペクト比５以上の微細な孔である場合に特に有効である。このような微細、かつ、高密度配線の条件下でも、接触抵抗による高周波損失の増大を回避し、優れた高周波特性を確保することができる。
【００２４】
具体的な態様として、前記基板は複数で、それぞれの基板は順次に積層された構造とし、そのうちの少なくとも１層は、前記回路パターン及び前記貫通電極を含んでいる構造を採用することができる。これにより、複雑な三次元回路を有する回路基板を実現することができる。
【００２５】
＜電子デバイス＞
本発明に係る電子デバイスは、回路基板と、回路機能部とを有する。前記回路基板は、本発明に係る回路基板である。前記回路機能部は、前記回路基板と組み合わされている。
【００２６】
本発明に係る電子デバイスは、本発明に係る回路基板を有するので、回路基板の有する作用効果をそのまま奏することができる。
【００２７】
＜回路基板の製造方法＞
本発明に係る回路基板の製造方法に当たっては、まず、ウエハの一面の面内に非貫通の孔を形成する。そして、真空雰囲気中で、前記ウエハに超音波振動を与えながら、溶融金属材料を、その溶融流圧を利用して、前記孔の内部に充填し、かつ、前記一面上に拡散させる。
【００２８】
上記工程を含むことにより、高アスペクト比の貫通孔であっても、その内部に未充填部分が生じるのを回避しつつ、高信頼性及び高品質の貫通電極を形成し得る。
【００２９】
しかも、真空雰囲気中で、ウエハに微細振動を与えながら、溶融金属材料を、その溶融流圧を利用して孔の内部に充填し、かつ、ウエハの一面に拡散させればよいので、フォトリソグラフィ工程及び薄膜形成技術等を用いて、微細化された多段積層構造を持つ薄膜を形成する方法と異なって、技術的な難度が低く、設備投資も少なくて済む。このため、回路基板自体のコストダウンを図ることが可能になる。
【００３０】
回路パターン及び貫通電極は、好ましくは、Ｓｎを主成分とし、融点が５００℃〜１３０℃の範囲内にある材料でなる。このような材料によれば、孔径２５μｍ以下、アスペクト比５以上の微細な孔に対しても、基板に微細振動を与えながら、溶融金属材料を、その溶融流圧を利用して孔の内部に充填することにより、その内部に未充填部分が生じるのを回避しつつ、高信頼性及び高品質の貫通電極及び連続する回路パターンを形成し得る。
【００３１】
回路パターン及び前記貫通電極は、更に好ましくは、Ｓｎを主成分とし、最凝固結晶が５００ｎｍ以下の多結晶集合体である。これにより、電気抵抗が小さく、かつ、安定した回路パターン及び貫通電極を形成することができる。
【発明の効果】
【００３２】
以上述べたように、本発明によれば次のような効果を得ることができる。
（ａ）高周波損失が少なく、従って高周波特性に優れた三次元回路構造を持つ回路基板及び電子デバイスを提供することができる。
（ｂ）高アスペクト比であっても、貫通孔の内部に未充填部分が生じるのを回避し、高信頼性及び高品質の貫通電極を形成し得る回路基板の製造方法を提供することができる。
（ｃ）三次元回路を有する回路基板、延いてはそれを用いた電子デバイスを安価に製造できる方法を提供することができる。
【００３３】
本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。但し、添付図面は、単なる例示に過ぎない。
【発明を実施するための最良の形態】
【００３４】
＜回路基板＞
図１は、本発明に係る回路基板の構造を概略的に示す断面図である。図１は、簡単な構成を示すのみであるが、実際には、上述した回路基板の種類に応じた機能、及び、構造を満たすべく、より複雑な構造がとられる。
【００３５】
図１を参照すると、回路基板は、基板１に回路パターン２と、貫通電極３とによる三次元回路を構成してある。基板１は、各種半導体基板、誘電体基板、絶縁基板又は磁性基板などで構成される。実施例の基板１は、絶縁性を有する基板、例えば、誘電体基板又は絶縁基板である。シリコンウエハなどの半導体基板である場合は、その両面及び貫通電極3と基板1との界面に、絶縁膜を設ける。絶縁膜は、金属酸化物、例えばＳｉＯ２又はＡｌ２Ｏ３などの膜であり、すでに知られた化学的処理によって、必要な箇所に必要な厚さ(深さ）で形成することができる。
【００３６】
回路パターン２は、基板１の少なくとも一面上に設けられている。図示はされていないが、回路パターン２は基板１の両面に設けてもよい。この回路パターン２は、信号伝送線路を構成するものであって、要求されるパターンに応じて、種々の平面パターンをとる。単に、貫通電極２のための接続導体として用いられるいわゆる「ランド」とは異なる。回路パターン２の周りは、必要に応じ、絶縁膜によって埋められていてもよい。
【００３７】
貫通電極３は、基板１の一面からその厚み方向に延びる貫通孔２０の内部に充填されている。図の貫通電極３は、１つの回路パターン２に対して１つだけ備えられている場合を例示しているが、これに限定する趣旨ではない。１つの回路パターン２に対して複数の貫通電極３を備えていてもよい。貫通孔２０の深さＬ及び直径ｄは、直径ｄが１００μｍ以下、アスペクト比（Ｌ／ｄ）が１以上、特に好ましくは、直径ｄが２５μｍ以下で、アスペクト比 （Ｌ／ｄ）が５以上となるように選定する。このような貫通孔２０は、たとえば、レーザ穿孔又は化学的処理によって形成することができる。
【００３８】
本発明のもっとも大きな特徴は、回路パターン２及び貫通電極３が、相互間に接合部分を持たずに、同一の金属材料又は合金材料により、同体に形成された連続導体でなることである。
【００３９】
上述したように、回路パターン２及び貫通電極３は、相互間に接合部分を持たずに、同一の金属材料又は合金材料により、同体に形成された連続導体であるから、貫通電極３と回路パターン２とを別々に形成し、両者を物理的に重ねて接続する従来構造と異なって、機械的、物理的接続部分が存在しない。このため、接触抵抗の発生、それによる高周波損失の増大など、高周波特性の低下を招く要因がなくなる。
【００４０】
特に、貫通電極３について、直径ｄが２５μｍ以下、アスペクト比が５以上であるような微細、かつ、高密度配線の条件下でも、接触抵抗による高周波損失の増大を回避し、優れた高周波特性を確保することができる。
【００４１】
回路パターン２及び貫通電極３は、好ましくは、Ｓｎを主成分とする金属材料又は合金材料によって構成する。Ｓｎを主成分とする金属材料又は合金材料によれば、後述する製造上のメリットが得られるほか、必要な導電性を確保できる。
【００４２】
図２は、本発明に係る回路基板の例を示す分解図、図３は積層状態（完成品）を示す図である。図示された回路基板では、任意数の回路基板Ａ１〜Ａ６を、順次に積層した多層積層構造となっている。そのうちの少なくとも１層は、回路パターン２及び貫通電極３を含んでいる構造を採用することができる。
【００４３】
図示の実施例では、回路基板Ａ１〜Ａ６のそれぞれが、基板１に、回路パターン２及び貫通電極３を設けた構造となっている。回路パターン２は、回路基板Ａ１〜Ａ６のそれぞれの一面に形成されている。また、回路パターン２のいくつかは、隣接する複数の貫通電極３にまたがって配置されている。
【００４４】
回路基板Ａ１〜Ａ６は、積層界面において、接着剤によって接着されている。図では、貫通電極３は、回路基板Ａ１〜Ａ６の間において、全て連なっているが、回路構成によっては連ならない場合もあり得る。更に、最外側の回路基板Ａ１、Ａ６には、必要に応じて、バンプ（取出電極）６０〜６９が設けられる。図２及び図３に示した多層積層構造は、複雑な三次元回路を有する回路基板を実現するのに適している。次にその例を示す。
【００４５】
＜電子デバイス＞
本発明に係る電子デバイスには、センサーモジュル、光電気モジュール、ユニポーラトランジスタ、ＭＯＳ  ＦＥＴ、ＣＭＯＳ  ＦＥＴ、メモリーセル、ＦＣ(Field  Complementary)のチップ、もしくは、それらの集積回路部品（ＩＣ）、又は各種スケールのＬＳＩ等、凡そ、電子回路を機能要素とするほとんどのものが含まれ得る。特に、本発明に係る回路基板を、インターポーザとして用いた集積回路ＬＳＩが、その代表例として、好適である。本発明において、集積回路ＬＳＩと称する場合、小規模集積回路、中規模集積回路、大規模集積回路、超大規模集積回路ＶＬＳＩ、ＵＬＳＩ等の全てを含む。
【００４６】
図４にその一例を示す。図４において、本発明に係る回路基板を利用した第１のインターポーザＩＮＴ１の一面上に、回路機能部としての第１の集積回路ＬＳＩ１が実装されており、第１の集積回路ＬＳＩ１の一面上に、本発明に係る回路基板を利用した第２のインターポーザＩＮＴ２が実装されており、第２のインターポーザＩＮＴ２の一面上に、第２の集積回路ＬＳＩ２が実装されている。
【００４７】
もっとも、第１及び第２のインターポーザＩＮＴ１、ＩＮＴ２の数、内部配線、厚み、形状などは任意である。第１及び第２の集積回路ＬＳＩ１、ＬＳＩ２も同様である。
【００４８】
第１の集積回路ＬＳＩ１から上部の第２の集積回路ＬＳＩ２への信号は、バンプと呼ばれる接続部分を通して第２のインターポーズＩＮＴ２に伝達される。第２のインターポーズＩＮＴ２の内部では、内部の配線２、３を通じて、目的のバンプ６５〜６９まで伝達し、バンプ６５〜６９を通じて、第２の集積回路ＬＳＩ２に信号を伝える。下部の第１の集積回路ＬＳＩ１への信号伝達も同様に行うことができる。
【００４９】
図４に示したように、本発明に係る回路基板を、第１及び第２のインターポーザＩＮＴ１、ＩＮＴ２とし、これに第１及び第２の集積回路ＬＳＩ１、ＬＳＩ２を重ねて一つのチップとして動作させることにより、ＩＴ機器の心臓となる電子回路の超小型実装と、第１及び第２の集積回路ＬＳＩ１、ＬＳＩ２間の高速信号伝送を実現することができる。
【００５０】
しかも、第２のインターポーザＩＮＴ２は、第１及び第２の集積回路ＬＳＩ１、ＬＳＩ２を重ねた層間に配置し、高密度・高速の信号伝達を可能にする。
【００５１】
また、集積回路の内部クロックは、最近のＣＰＵでは数ＧＨｚと高速であるのに対し、チップの外との信号伝達クロックは数百ＭＨｚであることから、配線遅延が大きな問題となっているが、本発明に係る回路基板を、第１及び第２のインターポーザＩＮＴ１、ＩＮＴ２として用いることにより、配線長を最小化し、配線遅延に起因する問題を解決することができる。
【００５２】
更に、外部に信号を出すためのバッファ回路での遅れと、駆動のための消費電力も無視できないが、本発明に係る回路基板を、第１及び第２のインターポーザＩＮＴ１、ＩＮＴ２として用いることにより、消費電力も低減することができる。
【００５３】
また、ＣＰＵ、キャッシュ・メインメモリ、ＩＯチップなどを一つのチップ上に積層すれば、超小型・高性能のマイクロコンピュータシステムが実現できる。
【００５４】
＜その他＞
図４では、本発明に係る回路基板を、第１及び第２の集積回路ＬＳＩ１、ＬＳＩ２から独立するものとして構成してあるが、第１及び第２の集積回路ＬＳＩ１、ＬＳＩ２の内部構造、特に、そのローカル配線部に本発明を適用することもできる。更に、能動回路素子に限らず、受動回路素子の内部配線構造にも適用が可能である。
【００５５】
＜回路基板の製造方法＞
次に、図７〜図１０を参照し、本発明に係る回路基板の製造方法を説明する。本発明に係る回路基板の製造方法に当たっては、まず、図５に示すように、基板（ウエハ）１の一面上にレジストマスク７を形成する。レジストマスク７は、周知のフォトリソグラフィ工程を実行することによって得ることができる。
【００５６】
続いて、レジストマスク７によって囲まれた抜きパターン７１内の所定位置に、例えば、レーザを照射して、図６に図示するように、孔２０を形成する。孔２０は、基板１の内部に留まる非貫通孔として形成される。レーザの代わりに、化学反応エッチング方法を用いてもよい。
【００５７】
次に、図７に示すように、孔２０の穿孔された基板１を、真空チャンバ８内の真空雰囲気の中に配置し、基板（ウエハ）１に、超音波振動Ｆ１、Ｆ２を与えながら、溶融金属材料を、その溶融流圧を利用して、孔２０の内部に充填し、かつ、抜きパターン７１の面に拡散させる。孔２０は非貫通孔であるから、溶融金属材料の充填には何ら問題はない。
【００５８】
次に、図８及び図９に図示するように、回路パターン２を設けたとは反対側の面を、ΔＨだけ研磨して、孔２０内の充填金属を面出し(図９）し、貫通電極３を得る。この後、図１０に図示するように、面出しされた面に露出する貫通電極３の端面に重なるように、バンプ６０、６１を形成する。
【００５９】
上記工程により、高アスペクト比の孔２０であっても、その内部に未充填部分（ボイド）が生じるのを回避しつつ、高信頼性及び高品質の貫通電極３を形成し得る。
【００６０】
しかも、真空雰囲気中で、基板（ウエハ）に超音波振動を与えながら、溶融金属材料を、その溶融流圧を利用して、孔２０の内部に充填し、かつ、抜きパターン７１の面に拡散させればよいので、フォトリソグラフィ工程及び薄膜形成技術等を用いて、微細化された多段積層構造を持つ薄膜を形成する方法と異なって、技術的な難度が低く、設備投資も少なくて済む。このため、回路基板自体のコストダウンを図ることが可能になる。
【００６１】
回路パターン２及び貫通電極３は、好ましくは、Ｓｎを主成分とし、融点が５００℃〜１３０℃の範囲内にある材料でなる。このような材料によれば、孔径２５μｍ以下、アスペクト比５以上の微細な孔に対しても、基板１に微細振動を与えながら、溶融金属材料を、その溶融流圧を利用して孔の内部に充填することにより、その内部に未充填部分が生じるのを回避しつつ、高信頼性及び高品質の貫通電極３及び連続する回路パターン２を形成し得る。
【００６２】
回路パターン２及び貫通電極３は、更に好ましくは、Ｓｎを主成分とし、最凝固結晶が５００ｎｍ以下の多結晶集合体である。これにより、電気抵抗が小さく、かつ、安定した回路パターン２及び貫通電極３を形成することができる。
【００６３】
＜実施例＞
次に実施例について説明する。まず、Ｓｎを主成分としＢｉ、Ｉｎ、Ｃｕ、Ａｇ、Ｇａ、を含有する合金であって、粒径３０μｍ以下、酸素含有量３００ｐｐｍ以下の粉末を製造し、この粉末を貫通電極及び回路配線材料として準備した。具体的には、Ｓｎを主成分とし、Ｂｉ、Ｉｎ、Ｃｕ、Ａｇ、Ｇａ、を含有するナノマイズ合金粉末を用いた。この粉末に含まれる粒子の粒径は、１０μｍ〜３０μｍの範囲にある。
【００６４】
一方、基板に対して、フォトリソグラフィ工程により、レジストマスクを形成した後、露光し、ウエハ面の露出したところに、化学反応エッチングで、直径ｄが２０μｍ、深さＬが１７０μｍの孔（アスペクト比８．５）を形成した。その後再び、フォトリソグラフィ工程を実行して、パッドおよび回路パターンの配線形状を画定するように、ウエハ面を露出させた。その後、パッドおよび回路パターンを取り巻く領域を、ＳｉＯ２（絶縁物）で覆った。
【００６５】
次に、真空チャンバ内にて、ガス濃度１０ｐｐｍの真空雰囲気中、上記基板を保持冶具に設置して、保持冶具に設置された振動器により、３０Ｈｚから徐々に超音波領域２０００ＫＨｚまでの音響的振動を加えつつ、上記金属材料を再溶解させた。金属材料は２５０℃の溶融温度に保持すると同時に、溶融金属に０．１ｍ／Ｓ2以上の加速度を付与し、０．１Ｐａ〜１Ｐａの流圧を発生させ、基板上の貫通孔と基板面における孔内に溶融金属を強制的に充填した。その後、大気に戻し、大気中でウエハレジスト上の溶融金属を取り除き、その後温度を下げ金属を凝固させ、レジストを取り除くことにより、貫通電極及び回路パターンを一括一体化した三次元回路配線を得た。
【００６６】
金属材料充填にあたっては、ウエハ上で粉末を溶かし、流速溶解と振動で微細孔に含浸させた。流圧のコントロールは、回転スクリュー又はポンプの動作を制御することによって調整した。再溶解に当たっては、金属の融点より、約５０℃だけ高くなるように、加熱した。その後、レジストマスクを洗い流すことにより、高アスペクトを有する微細な貫通電極と回路パターンとを一括形成することができた。
【００６７】
図１１は、上記実施例によって得られたサンプルの貫通電極断面ＳＥＭ像である。ＳＥＭ像から、金属材料が、１７０μｍの孔に、上部から底部まで１００％充填されているのが分かる。図１２は、図１１のＡ部の、Ｘ線レントゲン写真像である。ボイドの映像は認められず、完全充填されたことが確認できた。
【００６８】
＜比較例１＞
特許文献３（特開２００２−１５８１９１号公報）に記載された方法により、三次元回路配線を製造し、ＳＥＭ像による確認を行った。図１３は、比較例１によって得られたサンプルの貫通電極断面ＳＥＭ像である。ＳＥＭ像から、埋め込み不完全な領域（Ｂ１）と、目視で確認できるほどの大きさを有するボイド（Ｂ２）があることが確認できた。
【００６９】
＜比較例２＞
特許文献４（特開２００３−２５７８９１号公報）に記載された方法により、三次元回路配線を製造し、ＳＥＭ像による確認を行った。トーレ方法によると、貫通電極にのみ樹脂が介在するためガスが発生する。図１４は、比較例２によって得られたサンプルの貫通電極断面ＳＥＭ像である。Ｃ１は、樹脂のガス化による空域領域であり、又、充填部にも、目視で確認できるほどの大きさを有するボイド（Ｃ２）がある。更に、Ｃ３の空域により、埋め込み不完全であることが確認できた。
【００７０】
＜比較例３＞
特許文献５（特開２００６−１１１８９６号公報）に記載された方法により、三次元回路配線を製造し、ＳＥＭ像による確認を行った。図１５は、比較例３によって得られたサンプルの貫通電極断面ＳＥＭ像である。ＳＥＭ像により、孔の底部に隙間領域が確認され、不完全充填であることが分かった。
【００７１】
図１６は、図１５に示されたＤ部のＸ線レントゲン写真像である。かなり大きなボイドがあることが確認できた。
【００７２】
以上得られた実施例１、比較例１〜３について電気特性(挿入損失）とボイドの有無をまとめたものを表１に示した。表１は、貫通電極を通して周波数０．３ＧＨｚ〜５ＧＨｚの高周波電流を流したときの挿入損失（ｄＢ)及びＳＥＭ像の観察によるボイドの有無を示している。挿入損失の許容値は（−０．５ｄＢ）とした。
【００７３】
【表１】
2008153303.tif 000003
【００７４】
表１を参照すると、まず、比較例１の場合、挿入損失は、０．３ＧＨｚで−０．２４（ｄＢ）、２ＧＨｚで許容値−０．５（ｄＢ）に達しているから、許容値−０．５（ｄＢ）とした場合は、２ＧＨｚまでの使用が許容できるに留まる。次に、比較例２の場合、挿入損失は、周波数０．３ＧＨｚで−０．３５（ｄＢ）、１ＧＨｚで許容値−０．５（ｄＢ）に到達するから、１ＧＨｚまでの使用が許容できるに留まる。比較例３の場合、挿入損失は、周波数０．３ＧＨｚで−０．０４（ｄＢ）、５ＧＨｚで許容値−０．５（ｄＢ）に到達するので、５ＧＨｚまでは、かろうじて、許容値を確保できる。逆に言えば、５ＧＨｚを超える領域では、許容値−０．５（ｄＢ）を守る限り、これに対応することができない。
【００７５】
これに対して、本発明に係る実施例１の場合、周波数０．３〜５ＧＨｚの広い高周波領域において、挿入損失が−０．０３（ｄＢ)〜−０．０５（ｄB)の範囲にあり、比較例１〜３の何れに対しても、優れた高周波損失特性を示している。
【００７６】
ボイドの有無に関しては、比較例１〜３の何れにおいても、その存在が確認されているのに対し、本発明に係る実施例１では、その存在を確認することができなかった(添付のＳＥＭ像参照）。
【００７７】
以上、好ましい実施例を参照して本発明を詳細に説明したが、本発明はこれらに限定されるものではなく、当業者であれば、その基本的技術思想および教示に基づき、種々の変形例を想到できることは自明である。
【図面の簡単な説明】
【００７８】
【図１】本発明に係る回路基板の構造を概略的に示す断面図である。
【図２】本発明に係る回路基板の例を示す分解図である。
【図３】積層状態（完成品）を示す図である。
【図４】本発明に係る電子デバイスの一例を概略的に示す図である。
【図５】本発明に係る回路基板の製造方法を説明する図である。
【図６】図５に示した工程の後の工程を示す図である。
【図７】図６に示した工程の後の工程を示す図である。
【図８】図７に示した工程の後の工程を示す図である。
【図９】図８に示した工程の後の工程を示す図である。
【図１０】図９に示した工程の後の工程を示す図である。
【図１１】本発明に係る実施例によって得られたサンプルの貫通電極断面ＳＥＭ像である。
【図１２】図１１のＡ部のＸ線レントゲン写真像である。
【図１３】比較例１によって得られたサンプルの貫通電極断面ＳＥＭ像である。
【図１４】比較例２によって得られたサンプルの貫通電極断面ＳＥＭ像である。
【図１５】比較例３によって得られたサンプルの貫通電極断面ＳＥＭ像である。
【図１６】図１５に示されたＤ部のＸ線レントゲン写真像である。
【符号の説明】
【００７９】
１            基板
２            回路パターン
３            貫通電極
【図１】
2008153303.tif 000004
【図２】
2008153303.tif 000005
【図３】
2008153303.tif 000006
【図４】
2008153303.tif 000007
【図５】
2008153303.tif 000008
【図６】
2008153303.tif 000009
【図７】
2008153303.tif 000010
【図８】
2008153303.tif 000011
【図９】
2008153303.tif 000012
【図１０】
2008153303.tif 000013
【図１１】
2008153303.tif 000014
【図１２】
2008153303.tif 000015
【図１３】
2008153303.tif 000016
【図１４】
2008153303.tif 000017
【図１５】
2008153303.tif 000018
【図１６】
2008153303.tif 000019