(57)【要約】【課題】  本発明の目的は、インクジェット用基板のチップ面積を増加することなく電力配線の抵抗値を下げることで、レイアウト効率を高めてヘッドのコストアップを抑えるための手段を提供することにある。【解決手段】  レイアウト効率を高める手段として貫通電極を設けるのであるが、この貫通電極の断面形状を規定して製造上のメリットを提供する。すなわち、貫通電極の断面を従来の円形から長円形にする。【選択図】  図１
2008302662.tif 000002
【特許請求の範囲】
【請求項１】
インクを吐出するために利用される熱エネルギーを発生するための複数の電気熱変換素子と前記電気熱変換素子を駆動するための機能素子とインクを供給するための複数のインク供給口と外部電極と接続するための端子とが同一の半導体基板上に設けられたインクジェット記録ヘッド用基板において、前記基板を貫通して前記配線をその配設された第一の表面から反対側の第二の表面へ接続する貫通電極から成り、さらに前記貫通電極穴形状はドライバートランジスタ間に設けられた有効空きスペースである長方形の短辺を直径とする半円２つと前記長方形の長辺から前記長方形の短辺を差し引いた長さからなる1辺と前記長方形の短辺を1辺とする長方形１つとを組み合わせた長円形であることを特徴とするインクジェット記録ヘッド用基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はインクジェット記録ヘッド及びその記録ヘッドを用いた記録装置に関するものである。特にインクを吐出するために必要な熱エネルギーを発生する電気熱変換素子とそれを駆動するための駆動回路を同一の基板上に形成したインクジェット記録ヘッド及びその記録ヘッドを用いた記録装置に関するものである。さらに言えば本発明はインクジェット記録ヘッド基板上に形成される貫通電極の配置および穴形状に関するものである。
【背景技術】
【０００２】
従来のインクジェット方式に従う記録装置に搭載される記録ヘッドの電気熱変換素子（ヒータ）とその駆動回路は例えば特開平5−185594号公報に示されているように半導体プロセス技術を用いて同一基板上に形成されている。またインクを供給するためのインク供給口を基板上に設けそれに近接して相対する位置にヒータを配列した形態の基板がすでに提案されている。図.5は従来のインクジェット記録ヘッドに用いられる基板のブロック図である。ここで500はヒータ及び駆動回路を半導体プロセス技術により一体形成した基板、502は基板裏面よりインクを供給するためのインク供給口、501はヒータを複数個配列したアレイである。511はヒータに所望の電流を供給するためのドライバートランジスタを複数個配列したアレイ、503は記録すべき印字データを一時的に格納するためのシフトレジスタである。また506はシフトレジスタに格納された印字データを一括して保持するためのラッチ回路、507はヒータ及びドライバーアレイ中の所望のヒータブロック毎に選択して駆動するためのデコーダ回路である。さらに504はシフトレジスタ及びデコーダにデジタル信号を入力するためのバッファ回路を含む入力回路ブロックである。505はシフトレジスタおよびデコーダからヒータ及びドライバーアレイ中の個々のセグメントを選択するための信号を送るための信号線である。512は信号線505で送られてくるシフトレジスタおよびデコーダ回路の出力パルスの振幅電圧をドライバートランジスタのゲートを駆動するための電圧に変換するレベル変換回路を複数個配列したアレイである。510は電気信号を基板外部から入力または基板外部に出力するための接続端子である。
【０００３】
図6はインクを吐出するためのヒータに電流を駆動するための1セグメント分の等価回路図である。ここで601はBlock信号と、シフトレジスタに転送されその後ラッチ信号で保持された印字データにより選択的に各セグメントをオンさせるため、マトリクス状にANDをとるためのAND回路である。605はヒータ駆動用電源となるVH電源ライン、606はヒータ、607はヒータに電流を流すためのドライバートランジスタ、609はヒータに流れた電流を回収するためのGNDHラインである。602はAND回路の出力を受けバッファするためのインバータ回路、603は該インバータ回路の電源となるVdd電源ラインである。さらに610は602のAND回路の出力パルスの振幅電圧をドライバートランジスタのゲートを駆動するための電圧に変換するレベル変換部である。608は該レベル変換部において602のバッファ出力を受けるバッファとなるインバータ回路である。604は608のバッファに供給され、ドライバートランジスタのゲート電圧を供給するための電源となるVHTM電源ラインである。611はこれらの回路のGND電位となるVSSラインである。
【０００４】
また、620はドライバー回路を駆動するための電圧(VHTM電源)を内部でVHT電源から変換して発生する変換電圧発生部、623は変換電圧発生部においてVHTM電源電圧のもととなるVHT電源である。622は出力バッファとなるMOSFETトランジスタ、621はMOSFETトランジスタ622のゲート電圧を規定するための分圧抵抗、625はMOSFETトランジスタ622のソースに付加された負荷抵抗である。ここでVHTM電圧はドライバートランジスタのオン抵抗が十分低くなる電圧にするのが望ましく、その値はVDD電圧より高くレベル変換部の素子の耐圧より低く設定されている。 さらに言えばこの変換電圧発生部はいわゆるソースフォロワの形式をとっているため、MOSFET 622のゲートにある一定の基準電圧を印加することで、変換電圧（VHTM）の電圧値が規定される。MOSFET 622のゲートに常に一定の電圧が印加されていることでドレインソース間に電流が流れても変換電位が変動しづらいような回路構成となっている。
【０００５】
図7は印字すべき画像データを一時的に格納するためのシフトレジスタとラッチ回路の1bit分に相当する等価回路図である。
【０００６】
図8はシフトレジスタに印字情報を送りヒータに電流を駆動するまでの一連の動作を説明するためのタイミングチャートである。CLK端子に入力されたクロックパルスに同期して印字データがDATA端子に供給される。シフトレジスタは印字データを一時的に格納しBG端子に印加されるラッチ信号によりラッチ回路がデータを保持する。その後所望のブロックに分割されたヒータ群を選択するためのBlock信号と、ラッチ信号で保持された印字データがマトリクス状にANDをとられ電流駆動時間を直接決定するHE信号に同期してヒータ電流が流れる。この一連の動作を各ブロック毎に繰り返して印字が行なわれる。
【０００７】
図9は図5に示したインクジェットヘッド用基板の中の電力供給配線の接続を示すブロック図である。530,532,534,536はそれぞれヒータに電力を供給するための電源端子(VH)、531,533,535,537はそれぞれVHから供給された電力を回収するためのGND端子である。また、540,541はそれぞれVHおよびGNDを各ブロック毎に独立に供給するために分割された配線を示している。ここで基板上に配設されたヒータを含むセグメントはそれぞれ（１）〜（１６）までのブロックに分割されておりそれぞれのブロックに対して独立に電力の供給と回収が行なわれる構成になっている。これは各ブロックに接続されたVHおよびGND配線の配線抵抗を均一にして電力のロスを一定の値に保つことを目的に行なわれるもので、各配線は同一の抵抗値を持つようにその幅が調整されている。
【０００８】
図10は図9に示したインクジェットヘッド用基板中の電力供給配線の接続を示すレイアウト図ある。571はヒータ、572は一つのヒータに対応したドライバートランジスタであるMOSFET、575はMOSFETのドレイン電極でヒータと直列に接続されており、576はMOSFETのゲート電極、577はMOSFETのソース電極である。ここで各ヒータに対応したセグメントは時分割で駆動されるブロック570に分割されておりそれぞれのブロックに対して独立に電力の供給と回収が行なわれる構成になっている。580はそれぞれ各ブロックに電力を供給するための電源(VH)配線、581はそれぞれVHから供給された電力を回収するためのGND配線である。ここで580,581はそれぞれVHおよびGNDを各ブロック毎に独立に供給するために分割された配線となっており、各配線は同一の抵抗値を持つようにその幅が調整されている。また、この図ではVH配線を説明の簡略化の観点からヒータの上方にレイアウトする構成を示したが、多層配線技術を用いてドライバートランジスタ上に立体的に配線を形成する方式を採用してもよい。
【特許文献１】特開平5−185594号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら図9に示したような電力供給配線の接続方式ではチップの長辺の長さが長くなると配線長が比例して長くなるとともに、ブロック分割数が多くなると個々のブロックに独立に接続された配線の幅が狭くなるため総じて配線抵抗が増大する傾向にある。配線抵抗の増大は本来ヒータで消費されるべき電力を配線部分でもある割合で消費してしまい、いわゆる電力ロスが発生する。電力ロスを補うために元の電源電圧を上げると消費電力の増大を招くばかりでなく、配線での電力消費に伴なう発熱がヘッド自体の昇温につながりインクの吐出特性に悪影響を及ぼすことになってしまう。
【００１０】
さらには電力配線の抵抗値を下げるために配線の幅を太くすると、レイアウト効率が悪くなってチップ面積が増大し結果的にヘッドのコストアップにつながってしまう。
【００１１】
本発明の目的はインクジェット用基板のチップ面積を増加することなく電力配線の抵抗値を下げることで、レイアウト効率を高めてヘッドのコストアップを抑えるための手段を提供することにある。さらに詳しく言えば、レイアウト効率を高める手段として貫通電極を設けるのであるがこの貫通電極の断面形状を規定して製造上のメリットを提供することである。
【００１２】
従来貫通電極の断面形状としては、通常円形状のものが採用されている。
【００１３】
ところで、貫通電極の製造方法について考えてみるとアスペクト比が非常に高い貫通孔内に導電層を形成するためにはいくつかの技術的課題がある。まず第一点目は、アスペクト比の高い孔内にドライ成膜の手法によりバリアシード層を孔内全面につきまわり良く成膜する必要がある。さらに第２点目としては、前記バリアシード層が形成された貫通孔に電気メッキ等により金を厚付けするのであるが、やはりこの場合にも貫通孔内壁全面に均一に成膜する必要がある。このような課題に対して、従来のように長方形の空きスペースに円形の貫通電極を設ける場合には円の直径は当然長方形の空きスペースの短辺となる。
【００１４】
アスペクト比が非常に高い貫通孔内壁への膜つきまわり性を向上させる方法として、第１点目の課題に対しては、貫通孔の断面積を有効部分内でできるだけ大きくする方が有利である。
【００１５】
また、第2点目の課題に対しては、電気メッキをする時にメッキ液が貫通孔内壁で十分循環する必要がある。このためには第1点目の課題を解決する時と同じように、貫通孔の断面積を有効部分内でできるだけ大きくする方が有利である。
【００１６】
これらの考察から、貫通電極を形成する工程において貫通電極の断面形状は、有効部分内においてなるべく最大になるように配慮することが重要になる。
【課題を解決するための手段】
【００１７】
本発明の目的を達成するために、本発明においては隣接するブロック同士のドライバートランジスタの間に空きスペースを設けて、ここに電力供給のための貫通電極を配置する構成をとる。
【００１８】
電極部分に配線をチップの裏面へ配設するための貫通電極とすることで、電極に対する電気接続を基板の裏面から行なうことができるため、ヘッド全体としてレイアウト効率を高めることも可能になる。ここで貫通電極孔は、トランジスタの間の空きスペースの最大有効面積部分に形成することが重要である。ドライバートランジスタの間隔を狭めることによって得られる空きスペースは現実的には非常に狭いので、その結果貫通孔のアスペクト比は非常に高くなり、この貫通孔に電極を形成するには課題が多い。
【００１９】
本発明においては、前記貫通電極穴形状はドライバートランジスタ間に設けられた有効空きスペースである長方形の短辺を直径とする半円２つをまず構成部分とする。さらに前記長方形の長辺から前記長方形の短辺を差し引いた長さからなる1辺と前記長方形の短辺を1辺とする長方形１つとを組み合わせた長円形であることを特徴としている。
【００２０】
このような貫通電極の断面形状を採用することにより、従来の空きスペースでの長方形の有効部分の短辺を直径とする円形に比較して、貫通孔のアスペクト比が実効的に低減する。
【００２１】
その結果バリアシード層形成において有利になり、さらに断面積が増加することにより、その後の電気メッキによる導電層形成でメッキ液の循環が改善されるため、貫通孔内に均一に導電層を成膜することが可能になる。
【発明の効果】
【００２２】
以上説明したように本発明によれば、これまでに開示した貫通電極の断面形状を採用することにより、従来の空きスペースでの長方形の有効部分の短辺を直径とする円形に比較して、貫通孔のアスペクト比が実効的に低減してバリアシード層形成において有利になる。さらに断面積が増加することにより、その後の電気メッキによる導電層形成でメッキ液の循環が改善されるため、貫通孔内に均一に導電層を成膜することが可能になるので、貫通電極の抵抗値が低減できる。
【００２３】
さらに本発明によれば、隣接するブロック同士のドライバートランジスタの間に空きスペースを設けて、ここに電力供給のための電極を配置する構成をとることで各電極からは隣接したヒータブロックにのみ電力が供給される。その結果チップの長辺方向の長さがいかなるものでも電源配線は一定の長さに抑えることが可能となり、結果として電力供給のための配線抵抗を抑えて電力ロスを低減できる。従って、それによって引き起こされるヘッドの昇温による吐出特性の悪化を防ぐことができる効果がある。
【００２４】
また本発明によれば、電力供給用の端子をドライバートランジスタの間に設けることで新たなスペースを生み出しチップ面積を有効に活用することが可能になる。さらには従来チップの短辺側に集中して配置していた端子群の中から電力供給端子をチップ内部に移動させることができるため実質的に端子数を減らすのと同じ効果が得られる。その結果としてインクジェット用基板のレイアウト効率が高まり、ヘッドのコストアップを抑えることが可能になる。
【発明を実施するための最良の形態】
【００２５】
以下図面により本発明の実施形態について詳細に説明する。
【００２６】
（第１の実施形態）
図１は本発明の実施例を説明するレイアウト図であり、171はヒータ、172は一つのヒータに対応したドライバートランジスタであるMOSFET、MOSFETのソース、ゲート、ドレインはそれぞれ図.5に示したものに準ずるものである。ここで各ヒータに対応したセグメントは時分割で駆動されるブロック170に分割されている。180はそれぞれ各ブロックに電力を供給するための電源(VH)配線、190はVH電源を供給するための電極、181はそれぞれVHから供給された電力を回収するためのGND配線、191はGND電極である。ここで190,191はそれぞれ隣接するブロック間にドライバートランジスタであるMOSFETの間のスペースに配置されているため配線長を短くすることが可能になる。本実施例では隣接するブロック間に一つおきにVHとGND電極を配置しており一つの電極の両側のブロックに電力を供給する構成をとっている。この場合は各電極までの電力配線の抵抗値は同じになる。
【００２７】
通常はこの190,191のような長方形の空きスペースが確保され、この長方形の短辺を直径とする貫通孔が設けられ、電気絶縁層を形成後バリアシード層と電気メッキにより表裏面を接続する電極が構成される。
【００２８】
これは図３に示したような構成をとることになる。
【００２９】
ところで、図１で示すように190,191の長方形の空きスペースについて長辺側について考察してみると、長辺側についてはある程度自由度があり貫通電極として使用できる領域が残っている。
【００３０】
長方形の空きスペースの短辺を50μｍとした場合、通常円形の貫通電極のアスペクト比は、基板厚さを200μｍとすると4.0になる。一方本発明のように短辺側を直径50μｍで前記長方形の空きスペースの長辺側の長さを70μｍとして、直径50μｍの半円2個と20μｍ×50μｍの矩形の合成した長円形にした場合は、長円形の長手方向ではアスペクト比が約2.8に低減する。その結果短手方向では数値上アスペクト比は4.0のままになるが、実際は50μｍの円形に比べても膜が蹴られる部分が少なくなるので、バリアシード層を形成する場合非常に有利になる。さらにこの場合、50μｍφの円に比べ、断面積が1.5倍に広くなっている。これらのアスペクト比と断面積についての関係は図４に示した。
【００３１】
この図から分かるように、空きスペースの長方形の長辺側が長くなるほどアスペクト比、および断面積のどちらも増加しており、バリアシード層とその後の電気メッキ形成において有利になる。
【００３２】
図２に示したように長方形の空きスペースの短辺の長さが50μｍで、長辺の長さが70μｍで本発明による貫通電極形状でサンプルを作成し、図３の従来形状である50μｍφのものと抵抗値を比較した。
【００３３】
ここでは、2種類の貫通電極をそれぞれ500穴分形成して、同一条件で作成しそれぞれの穴形状での抵抗値を比較した。なお、サンプルは予め第１表面にAl電極層をパターニングしておき、第２表面側から貫通穴を高速イオンエッチング装置装置で電極層まで穴明けする。そして穴内壁および第２表面に有機絶縁層を形成した後に、貫通穴底の絶縁層をエッチングしてバリアシード層を成膜し、Ａｕの電気メッキを行う。最後にこのバリアシード層とＡu層をパターニングして、第１表面と第１表面間の抵抗値を測定した。なお絶縁層、バリアシード層、電気メッキの条件は以下の通りである。また基板厚さは200μｍである。
【００３４】
絶縁層：イミド系有機層2μｍ
バリアシード層：Ｔｉ2000Ａ  Ａｕ5000Ａ
電気メッキ層：Ａｕ  2μｍ
結果：本発明による穴形状での500穴の平均抵抗値    2.5Ω
従来法による円形での500穴の平均抵抗値      5.5Ω
この結果から本発明による貫通電極形状にすることで、抵抗値を低減できた。
【００３５】
（第２の実施形態）
貫通電極形状を短辺側60μｍ、長辺側80μｍでその他は第１の実施形態と同一の条件でサンプルを試作した。ここで、比較した円形の貫通電極は60μｍφである。また基板厚さは200μｍである。
【００３６】
結果：本発明による穴形状での500穴の平均抵抗値      1.3Ω
従来法による円形での500穴の平均抵抗値        4.5Ω
この場合でも、本発明による穴形状は従来形状と比較して抵抗値が低減できた。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施例を示す電力供給用配線のレイアウト図。
【図２】本発明による貫通電極の穴形状の詳細図。
【図３】通常の貫通電極の形状(円形)を示す図。
【図４】本発明による貫通電極形状と従来の形状との効果を比較した図。
【図５】本発明の従来例を示す基板のレイアウト図。
【図６】本発明の従来例を説明するための各ブロックの等価回路図。
【図７】本発明の従来例を説明するための各ブロックの等価回路図。
【図８】本発明の従来例を説明するためのタイミングチャート。
【図９】本発明の従来例を説明するための電力供給用配線の接続図。
【図１０】本発明の従来例を説明するための電力供給用配線のレイアウト図。
【符号の説明】
【００３８】
171  ヒータ
172  ドライバートランジスタ
180  電源（ＶＨ）配線
181  ＶＨから供給された電力を回収するためのＧＮＤ配線
190  ＶＨ電源を供給するための電極
191  ＧＮＤ電極
500  基板
501  ヒータを複数個配列したアレイ
502  インク供給口
503  シフトレジスタ
504  バッファ回路を含む入力回路ブロック
505  信号線
506  ラッチ回路
507  デコーダ回路
510  接続端子
511  ドライバートランジスタを複数個配列したアレイ
512  レベル変換回路を複数個配列したアレイ
530,532,534,536  電源端子（ＶＨ）
531,533,535,537  ＧＮＤ端子
540,541  ＶＨおよびＧＮＤを各ブロック毎に独立に供給するために分割された配線
571  ヒータ
572  ＭＯＳＦＥＴ
575  ＭＯＳＦＥＴのドレイン電極
576  ＭＯＳＦＥＴのゲート電極
577：ＭＯＳＦＥＴのソース電極
602  インバータ回
603  Ｖｄｄ電源ライン
604  ＶＨＴＭライン
605  ＶＨ電源ライン
606  ヒータ
607  ドライバートランジスタ
608  インバータ回路
609  ＧＮＤＨライン
610  レベル変換部
611  ＶＳＳライン
620  変換電圧発生部
621  分圧抵抗
622  ＭＯＳＦＥＴトランジスタ
623  ＶＨＴ電源
【図１】
2008302662.tif 000003
【図２】
2008302662.tif 000004
【図３】
2008302662.tif 000005
【図４】
2008302662.tif 000006
【図５】
2008302662.tif 000007
【図６】
2008302662.tif 000008
【図７】
2008302662.tif 000009
【図８】
2008302662.tif 000010
【図９】
2008302662.tif 000011
【図１０】
2008302662.tif 000012