(57)【要約】【課題】  半導体装置の微細化に伴って配線同士の距離が近くなるために，近接する配線間の配線間容量が大きくなり、それに比例して信号遅延及び消費電力の増大が顕著な問題となっている。この解決策として，配線を支える層間絶縁膜材料の誘電率を低くし，配線間容量を下げることである。そこで、耐熱性、湿度に対する誘電率の安定性、後工程における機械強度及びCu配線のバリアメタルとの密着性等に優れた低誘電率層間絶縁膜材料が必要となっている。【解決手段】  成膜時に成膜材料粒子をイオン化し、該イオン化された材料粒子の電荷と同じ電位の電圧を被成膜基板上に印加して、層間絶縁膜を柱状構造或いは網目状構造を有する構造とする。【選択図】  図４
2008078558.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の層間絶縁膜において、柱状構造或いは網目状構造を有することを特徴とする半導体素子、この素子が組み込まれた電気回路基板及びこの電気回路基板を設置した装置。
【請求項２】
請求項１に記載の層間絶縁膜において、下地と接触する部分の充填密度が主要部の充填密度に比べて高いことを特徴とする半導体素子、この素子が組み込まれた電気回路基板及びこの電気回路基板を設置した装置。
【請求項３】
請求項１または請求項２に記載の層間絶縁膜において、表面部の充填密度が内部の充填密度に比べて高いか、或いは、層間絶縁膜内部の空孔が絶縁膜外部と隔離されていることを特徴とする半導体素子、この素子が組み込まれた電気回路基板及びこの電気回路基板を設置した装置。
【請求項４】
成膜時に成膜材料粒子をイオン化し、該イオン化された材料粒子の電荷と同符号の電圧を被成膜基板上に印加することを特徴とする成膜方法及び成膜装置さらに、この方法によって得られた請求項１から請求項３に記載の多孔質絶縁膜。
【請求項５】
請求項４に記載の成膜方法おいて、成膜開始時及び／または成膜終了前において、電圧を印加しないか或いはイオン化された材料粒子と逆の電位を基板に印加して得られたことを特徴とする請求項１から請求項３に記載の低誘電率絶縁膜及びその成膜方法とその成膜方法を用いる成膜装置。
【請求項６】
請求項４または請求項５に記載の成膜方法において、材料粒子の電荷と同符号の電圧を被成膜基板上に印加している際に、一時的に材料粒子の電荷と逆の符号の電圧を被成膜基板上に印加することを特徴とする成膜方法及び成膜装置さらに、この方法によって得られた請求項１から請求項３に記載の多孔質絶縁膜。
【請求項７】
成膜時に不活性ガス或いは成膜材料と非反応性のガスを導入し、飛来する材料粒子の平均自由行程を短くして得られたことを特徴とする請求項１から請求項３に記載の低誘電率絶縁膜及びその成膜方法とその成膜方法を用いる成膜装置。
【請求項８】
請求項４から請求項７に記載の成膜方法において、成膜する際の基板の温度が低温であることを特徴とする成膜方法及び成膜装置さらに、この方法によって得られた請求項１から請求項３に記載の多孔質絶縁膜。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体デバイスの高速化・高密度化に求められる低誘電率絶縁膜に関する。
【背景技術】
【０００２】
半導体装置の微細化に伴って配線同士の距離が近くなるために，近接する配線間の配線間容量が大きくなり、それに比例して信号遅延及び消費電力の増大が顕著な問題となっている。この解決策として，配線を支える層間絶縁膜材料の誘電率を低くし，配線間容量を下げることである。
【０００３】
低誘電率層間絶縁膜の作成法は大別して二つある。一つは，スピンコータで有機ポリマー系の低誘電率層間絶縁膜材料を液状にして塗布する方法で、コストと生産性の面で優れているが，不純物が混入しやすく、強度の高い膜が得られないという課題がある。もう一つの方法は、化学蒸着法を使う手法で，絶縁膜をする方法として、半導体デバイス製造において、最も一般的な成膜方法で、品質のよい低誘電率層間絶縁膜ができるとされている。
【０００４】
化学蒸着法を使う手法による絶縁膜の材料として、有機系材料及び無機系材料がある。有機系材料では耐熱性に問題があり、後工程における加熱処理に耐えきれない。一方、無機系材料は耐熱性に優れ、脱ガスが少ないことが利点ではあるが、誘電率を下げるためにフッ素を大量に添加すると、吸湿による誘電率の上昇や水分の着脱による誘電率の不安定性の問題が発生する。
【０００５】
フッ素を含まない無機材料としてSiOC系材料があり、化学蒸着法（ＣＶＤ）で堆積した絶縁膜の形成された基板を反応容器内に搬入し、反応容器内に水素ラジカルを含むプラズマを発生させて絶縁膜をプラズマにさらすことによって、SiOC系薄膜のＳｉ−ＣＨ３をＳｉ−Ｈに置換し、ＣＶＤ膜単体では高い誘電率を有する絶縁膜の誘電率を低くしながら硬度を高める方法が提案されている。この技術は特開２００５−１７５０８５公報に開示されている。
【特許文献１】特開２００５−１７５０８５公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、誘電率を下げるため、一度堆積した絶縁膜を別の反応容器内に搬入し、水素ラジカルを含むプラズマにさらして、Ｓｉ−ＣＨ３をＳｉ−Ｈに置換する必要があり、プラズマが接する絶縁膜表面付近のみで置換反応が起こり、膜内部では置換反応は起こり難く、膜内部の誘電率を低減させることは困難である。また、処理工数が余分にかかってしまう。
【課題を解決するための手段】
【０００７】
このため、本発明においては、下記のいずれかに示す構造またはその形成方法を提供することにより、前記課題を解決しようとするものである。
【０００８】
請求項１に記載の発明は、半導体基板上の層間絶縁膜において、柱状構造或いは網目状構造を有することを特徴とする。
【０００９】
請求項２に記載の発明は、請求項１に記載の層間絶縁膜において、下地と接触する部分の充填密度が主要部の充填密度に比べて高いことを特徴とする。
【００１０】
請求項３に記載の発明は、請求項１または請求項２に記載の層間絶縁膜において、表面部の充填密度が内部の充填密度に比べて高いか、或いは、層間絶縁膜内部の空孔が絶縁膜外部と隔離されていることを特徴とする。
【００１１】
請求項４に記載の発明は、成膜時に成膜材料粒子をイオン化し、該イオン化された材料粒子の電荷と同じ電位の電圧を被成膜基板上に印加することを特徴とする。
【００１２】
請求項５に記載の発明は、請求項４に記載の成膜方法おいて、成膜開始時及び／または成膜終了前において、基板に電圧を印加しないか或いはイオン化された材料粒子と逆の電位に電圧を印加して得られたことを特徴とする。
【００１３】
請求項６に記載の発明は、請求項４または請求項５に記載の成膜方法において、材料粒子の電荷と同符号の電圧を被成膜基板上に印加している際に、一時的に材料粒子の電荷と逆の符号の電圧を被成膜基板上に印加することを特徴とする。
【００１４】
請求項７に記載の発明は、成膜時に不活性ガス或いは成膜材料と非反応性のガスを導入し、飛来する材料粒子の平均自由行程を短くして得られたことを特徴とする。
【００１５】
請求項８に記載の発明は、請求項４から請求項７に記載の成膜方法において、成膜する際の基板の温度が低温であることを特徴とする
【発明の効果】
【００１６】
請求項１に記載の発明によれば、半導体基板上の層間絶縁膜において、網目状構造とするか或いは柱状構造とすることによって、層間絶縁膜の強度を維持したまま誘電率を低減することができる。
【００１７】
請求項２に記載の発明によれば、層間絶縁膜の下地と接触する部分の充填密度を高くすることによって、下地材料との接触面積が増加する。このために下地との密着性を向上させることができる。
【００１８】
請求項３に記載の発明によれば、層間絶縁膜の表面部の充填密度を内部の充填密度に比べて高くするか、或いは、層間絶縁膜内部の空孔を絶縁膜外部と隔離することによって、層間絶縁膜内部の空孔に水分などを吸着させないため、該層間絶縁膜を大気中に放置しておいても低い誘電率が維持されると共に、安定した誘電率を維持することができる。
【００１９】
請求項４に記載の発明によれば、成膜材料粒子をイオン化し、該材料粒子の電荷と同じ符号の電位となるように被成膜基板に電圧を印加することによって、被成膜基板と飛来粒子が電気的に反発するため、基板到達時には飛来粒子の運動エネルギーが減少する。このため、基板上を十分に拡散できなくなるため得られた層間絶縁膜は疎な膜となる。
【００２０】
請求項５に記載の発明によれば、成膜開始時において、成膜材料粒子をイオン化させて、イオン化した成膜材料粒子の電荷と逆の電位となるように被成膜基板に電圧を印加し、被成膜基板上に飛来する材料粒子を電気的に誘引することによって、基板到達時には成膜材料粒子の運動エネルギーが増加する。この運動エネルギーによって、成膜材料粒子が基板上を十分に拡散することができるので、下地との密着性が向上する。また、成膜終了前において、イオン化した成膜材料粒子の電荷と逆の電位となるように被成膜基板に電圧を印加し、被成膜基板上に飛来する材料粒子を電気的に誘引することによって、基板到達時には成膜材料粒子の運動エネルギーが増加する。この運動エネルギーによって、成膜材料粒子が成膜中の層間絶縁膜表面上を十分に拡散することができるので、緻密な薄膜となり、層間絶縁膜における空孔が層間絶縁膜表面の空孔と隔離することができる。よって、層間絶縁膜内部の空孔に水分などが吸着されないため、該層間絶縁膜を大気中に放置しておいても低い誘電率が維持されると共に、誘電率の変動を防ぐことができる。
【００２１】
請求項６に記載の発明によれば、一時的に材料粒子の電荷と逆の符号の電圧を被成膜基板上に印加することによって、材料粒子の電荷と同符号の電圧を被成膜基板上に印加しつづけることにより、層間絶縁膜に蓄積した電荷を放出するので、成膜中に過剰に蓄積した
電荷によって半導体のｐ／ｎ接合部の絶縁破壊を防ぐことができる。
【００２２】
請求項７に記載の発明によれば、成膜時に不活性ガスを導入することによって、成膜材料粒子の平均自由行程を短くすることができるので、成膜材料粒子が基板に到達するまでにエネルギーを失い、基板上を十分に拡散できなくなるため疎な膜となる。
【００２３】
請求項８に記載の発明によれば、成膜時の基板温度が低いため、飛来してきた材料粒子の運動エネルギーはさらに減少する。このため、基板上を益々拡散できなくなるため得られた層間絶縁膜はさらに疎な膜となる。
【発明を実施するための最良の形態】
【００２４】
以下に本発明の実施の形態を説明する。
【００２５】
第１の発明を実施するための最良の形態として、図１を用いて説明する。図１（ａ）において、下地１上に材料粒子２が網目状に積層されており、材料粒子２により構成された網目構造の隙間は空洞３となっている。しかしながら材料粒子同士が網目状に結合しているため機械的な強度を保つことができる。また、図１（ｂ）において、下地５上に材料粒子が柱状に積層されており、柱状構造６と隣接した柱状構造７との間には空孔８が存在する。ここで層間絶縁膜は柱状構造に支えられるため機械的な強度を保つことができる。
【００２６】
ここで、材料粒子の充填密度ηとすると、実質的な誘電率εeffは
εeff  ＝  εη  ＋  ε0×（１−η）
と簡易的に表すことができる。ここで、ε0は空気の誘電率、εは絶縁膜材料の誘電率である。このため、充填密度ηが低ければ低い程、実効誘電率は低下する。
【００２７】
第２の発明を実施するための最良の形態として、図２を用いて説明する。図２において、下地２１上に積層された層間絶縁膜２２は下地接触層２３及び主要絶縁膜層２４により構成されている。ここで、下地接触層２３は主要絶縁膜層２４に比べて充填密度が高くなっている。このため、下地材料との接触面積が広くなった分、層間絶縁膜の誘電率を大幅に低減することなく、下地との密着性が向上する。ここで、薄膜の充填密度を高くする手段として、成膜中の飛来粒子に運動エネルギーを与える方法が一般的に用いられる。運動エネルギーを与えられた飛来粒子は下地の表面の原子に衝突し、当該原子との結びつきが強固となるため、下地との密着性を向上させることができる。
【００２８】
第３の発明を実施するための最良の形態として、図３を用いて説明する。図３（ａ）において、下地３１上に積層された層間絶縁膜３２は表面部３４及び層間絶縁膜内部３３より構成されている。ここで、表面部３４は層間絶縁膜内部３３に比べて充填密度が高くなっている。また、図３（ｂ）において、基板３１上に積層された層間絶縁膜３５は層間絶縁膜内部３６、層間絶縁膜表面部３７及びこれらの境界部３８から構成されている。ここで、境界部３８は層間絶縁膜内部３６、層間絶縁膜表面部３７に比べて充填密度が高くなっている。これらの構造によって、層間絶縁膜内部の空孔に水分などが吸着され難くなるため、該層間絶縁膜を大気中に放置しておいても低い誘電率が維持されると共に、安定した誘電率を維持することができる。
【００２９】
第４の発明を実施するための最良の形態として、図４を用いて説明する。図４において、材料粒子４２を正の電荷にイオン化し、イオン化された材料粒子４２の電荷と同じ正の電位を被成膜基板４１上に印加する。このことによって、被成膜基板４１と飛来してきた材料粒子４２が電気的に反発するため、基板到達時には材料粒子４１の運動エネルギーが減少する。このため、被成膜基板４１上を材料粒子４２が十分に拡散できなくなるため得られた層間絶縁膜は隙間だらけの疎な膜となる。材料粒子をイオン化する方法としてはクラスターイオンビーム蒸着法の他、イオンプレーティング法、プラズマＣＶＤ、スパッタリング等の一般的な方法を用いればよい。
【００３０】
第５の発明を実施するための最良の形態として、図５〜図７を用いて説明する。
【００３１】
まず、図５は成膜過程における成膜時間に対する基板電位の変移５１及びこれに起因する絶縁膜の充填密度の変移５２を示している。図５において、材料粒子を正の電荷にイオン化する場合、成膜開始時にイオン化された材料粒子の電荷と逆方向の電位５３即ち負の電圧を基板に印加している様子を表している。図５より、成膜開始時にイオン化された材料粒子の電荷と逆の電位５３を基板に印加することで、飛来してきた材料粒子は基板付近で電気的に引き寄せられ、下地表面の原子により強く衝突するため、下地材料の原子との結びつきが強くなる。また、その運動エネルギーによって材料粒子が下地表面上を拡散し、隙間を埋めるように材料粒子が堆積するため、充填密度が高くなり、下地との接触面積が広くなる。これらのことによって、下地との密着性が良好な絶縁膜を得ることができる。その後、材料粒子の電荷と同じ正の電位を被成膜基板上に印加することによって、被成膜基板に到達した材料粒子の運動エネルギーが減少するため、隙間だらけの疎な層間絶縁膜が得られる。
【００３２】
図6は成膜過程における成膜時間に対する基板電位の変移６１及びこれに起因する絶縁膜の充填密度の変移６２を示している。図６において、材料粒子を正の電荷にイオン化する場合、成膜終了前にイオン化された材料粒子の電荷と逆方向の電位６３即ち負の電圧を基板に印加している様子を表している。図６より、成膜終了時にイオン化された材料粒子の電荷と逆の電位６３を基板に印加することで、飛来してきた材料粒子は基板付近で電気的に引き寄せられ、その運動エネルギーによって成膜中の層間絶縁膜表面上を拡散し、隙間を埋めるように材料粒子が堆積する。このため、充填密度の高くなり、水分等の吸着及び透過を抑制することができるので、誘電率の安定な絶縁膜を得ることができる。絶縁膜内部においては、材料粒子の電荷と同じ正の電位を被成膜基板上に印加することによって、被成膜基板に到達した材料粒子の運動エネルギーが減少するため、隙間だらけの疎な層間絶縁膜が得られる。
【００３３】
図７は成膜過程における成膜時間に対する基板電位の変移７１及びこれに起因する絶縁膜の充填密度の変移７２を示している。図７において、材料粒子を正の電荷にイオン化する場合、成膜開始時及び成膜終了前にイオン化された材料粒子と逆方向の電位７３即ち負の電圧を基板に印加している様子を表している。図７より、イオン化された材料粒子と逆の電位７３に基板の電圧を印加することで、まず、成膜開始時には段落００３２と同様に基板付近にて加速された材料粒子による衝撃及びその運動エネルギーによって下地表面との密着の良好な絶縁膜が得られる。また、成膜終了前には段落００３２と同様に基板付近にて加速された材料粒子の運動エネルギーによって、成膜中の層間絶縁膜表面上を拡散し、充填密度の高くなるため、水分等の吸着及び透過を抑制することができる。これらによって、下地との密着性が良好で、誘電率の安定な絶縁膜を得ることができる。絶縁膜内部においては、材料粒子の電荷と同じ正の電位を被成膜基板上に印加することによって、被成膜基板に到達した材料粒子の運動エネルギーが減少するため、隙間だらけの疎な層間絶縁膜が得られる。
【００３４】
第６の発明を実施するための最良の形態として、図８及び図９を用いて説明する。図８は成膜過程における成膜時間に対する基板電位の変移８１を示している。図８において、材料粒子を正の電荷にイオン化する場合、成膜中にイオン化された材料粒子の電荷と同じ正の電位８２を被成膜基板上に印加するが、瞬間的に材料粒子の電荷とは逆方向の電位即ち負の電圧８３を基板に印加している様子を表している。このことによって、基板電位が正に帯電し、さらに正に帯電した材料粒子が堆積することで、正の電荷が徐々に蓄積していき、半導体のｐ／ｎ接合の耐電圧を越えてしまうことによる絶縁破壊を回避することができる。
【００３５】
図９において、材料粒子を正の電荷にイオン化する場合、成膜中にイオン化された材料粒子の電荷と同じ正の電位９３を被成膜基板上に印加するが、瞬間的に材料粒子の電荷とは逆方向の電位即ち負の電圧９４を基板に印加している様子を表していることは図８と同じであるが、ここでは成膜開始時及び成膜終了時には材料粒子の電荷とは逆方向の電位即ち負の電圧９２を基板に印加していることが特徴となっている。このことによって、帯電した材料粒子が堆積によって基板電位が正に帯電し、半導体のｐ／ｎ接合の絶縁破壊を回避することの他に、成膜開始時及び成膜終了時に基板付近にて加速された材料粒子による衝撃及びその運動エネルギーによって下地表面との密着が良好で充填密度の高く、誘電率の安定な絶縁膜が得られる。
【００３６】
第７の発明を実施するための最良の形態として、図１０を用いて説明する。図１０において、基板１０１上に材料粒子１０２が飛来する際に、不活性ガス１０３を充填することによって、飛来している材料粒子１０２の平均自由行程が短くなる。このため、材料粒子１０２の軌跡１０４に示すように、基板に到達するまでに不活性ガス１０３に衝突するとこによってエネルギーを失い、基板上を十分に拡散できなくなるため、絶縁膜は疎な膜となる。
【００３７】
第８の発明を実施するための最良の形態として、以下に説明する。成膜時の基板温度を180℃以下、好ましくは120℃以下、さらに好ましくは80℃以下に制御することによって基板上に到達した材料粒子は基板からの熱エネルギーを得ることができないため、材料粒子の運動エネルギーはさらに減少する。このため、基板上を益々拡散できなくなるため得られた絶縁膜はさらに疎な膜となる。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１の実施例を示すブロック図
【図２】本発明の第２の実施例を示すブロック図
【図３】本発明の第３の実施例を示すブロック図
【図４】本発明の第４の実施例を示すブロック図
【図５】本発明の第５の実施例を示すブロック図
【図６】本発明の第５の実施例を示すブロック図
【図７】本発明の第５の実施例を示すブロック図
【図８】本発明の第６の実施例を示すブロック図
【図９】本発明の第６の実施例を示すブロック図
【図１０】本発明の第７の実施例を示すブロック図
【符号の説明】
【００３９】
１  下地、２  材料粒子、３  空洞、５  下地、６  柱状構造、７  隣接した柱状構造、８  空洞、２１  下地、２２  層間絶縁膜、２３  下地接触層、２４  主要絶縁膜層、３１  下地、３２  層間絶縁膜、３３  層間絶縁膜内部、３４  表面部、３５  層間絶縁膜、３６  層間絶縁膜内部、３７  層間絶縁膜表面部、３８  境界部、４１  被成膜基板、４２  材料粒子、５１  成膜中の基板電位、５２  成膜中の膜の充填密度、５３  材料粒子の電荷とは逆方向の電位、５４  材料粒子の電荷と同じ方向の電位、５５  基板電位変更時、５６  膜の充填密度の変移点、６１  成膜中の基板電位、６２  成膜中の膜の充填密度、６３  材料粒子の電荷とは逆方向の電位、６４  材料粒子の電荷と同じ方向の電位、６５  基板電位変更時、６６  膜の充填密度の変移点、７１  成膜中の基板電位、７２  成膜中の膜の充填密度、７３  材料粒子の電荷とは逆方向の電位、７４  材料粒子の電荷と同じ方向の電位、７５  基板電位変更時、７６  膜の充填密度の変移点、８１  成膜中の基板電位、８２  材料粒子の電荷と同じ方向の電位、８３  材料粒子の電荷とは逆方向の電位、９１  成膜中の基板電位、９２  成膜開始及び成膜終了の電位、９３  材料粒子の電荷と同じ方向の電位、９４  材料粒子の電荷とは逆方向の電位、１０１  基板、１０２  材料粒子、１０３  不活性ガス、１０４  材料粒子の軌跡
【図１】
2008078558.tif 000003
【図２】
2008078558.tif 000004
【図３】
2008078558.tif 000005
【図４】
2008078558.tif 000006
【図５】
2008078558.tif 000007
【図６】
2008078558.tif 000008
【図７】
2008078558.tif 000009
【図８】
2008078558.tif 000010
【図９】
2008078558.tif 000011
【図１０】
2008078558.tif 000012