(57)【要約】      （修正有）【課題】抵抗値の変動が少なく安定した値を示す相変化メモリを提供する。【解決手段】メモリセルは、第１の電極、第２の電極、絶縁材料２０６、および相変化材料２０８を有している。相変化材料２０８は、第１の相変化部分２１０ａ、第２の相変化部分２１０ｂ、第３の相変化部分２１０ｃ、第４の相変化部分２１０ｄ、および第５の相変化部分２１０ｅを有している。第１の電極、第２の電極、および相変化材料２０８は、プレーナ構造またはブリッジ構造を形成している。【選択図】図２Ａ
2008103676.tif 000002
【特許請求の範囲】
【請求項１】
第１の電極と、
第２の電極と、
該第１の電極および該第２の電極と接触している相変化材料であって、階段状のプログラム特性を有する相変化材料と、を含み、
該第１の電極、該第２の電極および該相変化材料は、プレーナまたはブリッジ相変化メモリセルを形成している、メモリセル。
【請求項２】
前記相変化材料は、前記第１の電極と前記第２の電極との間に階段状のパターンを形成している、請求項１に記載のメモリセル。
【請求項３】
前記相変化材料は、複数の長方形部分を含む、請求項２に記載のメモリセル。
【請求項４】
前記相変化材料の第１の垂直な側部と接触している第１の絶縁材料と、前記相変化材料の第２の垂直な側部と接触している第２の絶縁材料と、をさらに含み、
該第２の絶縁材料は、該第１の絶縁材料と比較して低い熱伝導性を有する、請求項１に記載のメモリセル。
【請求項５】
前記第２の絶縁材料は、低誘電率材料を含む、請求項４に記載のメモリセル。
【請求項６】
前記階段状のパターンの水平な側部と接触している誘電体層をさらに含む、請求項２に記載のメモリセル。
【請求項７】
第１の電極と、
第２の電極と、
該第１の電極および該第２の電極に接触している相変化材料層と、を含み、
該相変化材料層は、階段状のプログラミング特性を得るために、該第１の電極と、該第２の電極との間で水平に配置された少なくとも２つの互いに異なる相変化材料を含む、メモリセル。
【請求項８】
前記相変化材料層は、階段状パターンを形成している、請求項７に記載のメモリセル。
【請求項９】
前記相変化材料層は、複数の長方形部分を含む、請求項８に記載のメモリセル。
【請求項１０】
前記相変化材料層の第１の垂直な側部と接触している第１の絶縁材料と、前記相変化材料層の第２の垂直な側部と接触している第２の絶縁材料と、をさらに、含み、
該第２の絶縁材料は、該第１の絶縁材料と比較して低い熱伝導性を有する、請求項７に記載のメモリセル。
【請求項１１】
前記第２の絶縁材料は、低誘電率材料を含む、請求項１０に記載のメモリセル。
【請求項１２】
前記階段状のパターンの水平側部と接触している誘電体層をさらに含む、請求項８に記載のメモリセル。
【請求項１３】
第１の電極と、
第２の電極と、
該第１の電極および該第２の電極と接触している相変化材料層の積層と、を含み、
該相変化材料層の積層は、階段状のプログラミング特性を得るために、互いに異なる相変化材料を含む、少なくとも２つの相変化材料層からなる、メモリセル。
【請求項１４】
前記相変化材料層の積層は、前記第１の電極と前記第２の電極との間で階段状のパターンを形成している、請求項１３に記載のメモリセル。
【請求項１５】
前記相変化材料層の積層は、互いに異なる相変化材料間、各相変化材料層間にて、徐々に変化している、請求項１３に記載のメモリセル。
【請求項１６】
前記相変化材料層は、拡散バリアにより分離されている、請求項１３に記載のメモリセル。
【請求項１７】
前記拡散バリアは、前記相変化材料層と比べて高い抵抗率を有する、請求項１６に記載のメモリセル。
【請求項１８】
前記相変化材料層の積層の第１の垂直な側部と接触している第１の絶縁材料と、前記相変化材料層の積層の第２の垂直な側部と接触している第２の絶縁材料と、さらに、を含み、
該第２の絶縁材料は、該第１の絶縁材料と比べて低い熱伝導性を有する、請求項１３に記載のメモリセル。
【請求項１９】
前記第２の絶縁材料は、低誘電率材料を含む、請求項１８に記載のメモリセル。
【請求項２０】
前記階段状のパターンの水平な側部と接触している誘電体層をさらに、含む、請求項１４に記載のメモリセル。
【請求項２１】
メモリセルを製造する方法であって、
第１の電極、第２の電極、および、該第１の電極と該第２の電極との間に設けられた第１の絶縁材料とを含むウェハを準備する工程と、
該ウェハの上方に、相変化材料層を堆積する工程と、
該ウェハの第１部分を露出させ、該第１電極と該第２電極との間において、該相変化材料層中に階段状のパターンを形成するように、該相変化材料層を除去する工程と、を含む方法。
【請求項２２】
前記ウェハの前記第１部分およびエッチングされた前記相変化材料層の上方に第２の絶縁材料層を堆積する工程と、
エッチングされた前記相変化材料を露出させるために、第２の絶縁材料層を平坦化する工程と、含む、請求項２１に記載の方法。
【請求項２３】
少なくともエッチングされた相変化材料層の部分と離間している前記ウェハの第２部分が露出するように、前記第２の絶縁材料層をエッチングする工程、
前記ウェハの該第２部分およびエッチングされた前記相変化材料層の上方に、第３の絶縁材料層を堆積する工程、および、
エッチングされた前記相変化材料層およびエッチングされた前記第２の絶縁材料層を露出させるよう、該第３の絶縁材料層を平坦化する工程と、をさらに含む、請求項２２に記載の方法。
【請求項２４】
エッチングされた前記相変化材料層および平坦化された前記第２の絶縁材料層の上方に、誘電体層を堆積する工程と、
エッチングされた前記相変化材料層の部分を露出させるよう、該誘電体層をエッチングする工程と、をさらに含む請求項２２に記載の方法。
【請求項２５】
エッチングされた前記相変化材料層、平坦化された前記第２の絶縁材料層および平坦化された第３の絶縁材料層の上方に誘電体層を堆積する工程と、
エッチングされた前記相変化材料層の部分を露出させるよう、該誘電体層をエッチングする工程と、をさらに含む、請求項２３に記載の方法。
【請求項２６】
メモリセルを製造する方法であって、
第１の電極、第２の電極、および、該第１の電極と該第２の電極との間に設けられた第１の絶縁材料層を含むウェハを準備する工程と、
該ウェハの上方に、互いに異なる相変化材料を含む少なくとも２つの相変化材料層からなる相変化材料層の積層を堆積する工程と、
該ウェハの第１部分を露出させ、該第１の電極および該第２の電極の間に、エッチングされた相変化材料層のプレーナまたはブリッジ構造を形成するために、該相変化材料層の積層をエッチングする工程を含む、方法。
【請求項２７】
前記相変化材料層の積層をエッチングする工程は、前記第１の電極と前記第２の電極との間で、前記相変化材料層の積層中に階段状のパターンを形成するよう、前記相変化材料層の積層をエッチングすることを含む、請求項２６に記載の方法。
【請求項２８】
前記ウェハの第１部分およびエッチングされた前記相変化材料層の積層の上方に第２の絶縁材料層を堆積する工程と、
エッチングされた前記相変化材料層の積層を露出させるよう、前記第２の絶縁材料層を平坦化する工程と、をさらに含む、請求項２６に記載の方法。
【請求項２９】
少なくともエッチングされた前記相変化材料層の積層の一部と離間している前記ウェハの第２部分を露出するように、前記第２の絶縁材料層をエッチングする工程と、
前記ウェハの第２部分およびエッチングされた前記相変化材料層の積層の上方に第３の絶縁材料層を堆積する工程と、
エッチングされた前記相変化材料層の積層および前記第２の絶縁材料層を露出させるために該第３の絶縁材料層を平坦化する工程と、をさらに含む、請求項２８に記載の方法。
【請求項３０】
エッチングされた前記相変化材料層の積層、平坦化された前記第２絶縁材料層および平坦化された前記第３の絶縁材料層の上方に、誘電体層を堆積する工程と、
エッチングされた前記相変化材料層の積層の部分が露出するように、前記誘電体層をエッチングする工程と、をさらに含む請求項２９に記載の方法。
【請求項３１】
エッチングされた前記相変化材料層の積層および平坦化された前記第２の絶縁材料層を堆積する工程と、
エッチングされた前記相変化材料層の積層の部分を露出させるために、前記誘電体層をエッチングする工程と、をさらに含む、請求項２８に記載の方法。
【請求項３２】
メモリセルを製造する方法であって、
第１の電極、第２の電極、および、該第１の電極と該第２の電極との間に設けられた第１の絶縁材料層とを含むウェハを準備する工程と、
該ウェハの上方に、第１の相変化材料を堆積する工程と、
第２の相変化材料を得るために、前記第１の相変化材料の少なくとも第１部分を変化する工程と、
該ウェハの第１部分を露出させ、該第１の電極および該第２の電極の間において、該第１および前記第２の相変化材料中に階段状のパターンを形成するために、該第１の相変化材料および該第２の相変化材料をエッチングする工程を含む、方法。
【請求項３３】
前記ウェハの第１部分と、エッチングされた前記第１および第２の相変化材料の上方に第２の絶縁材料層を堆積する工程と、
エッチングされた前記第１および第２の相変化材料を露出させるために、前記第２の絶縁材料層を平坦化する工程と、をさらに含む、請求項３２に記載の方法。
【請求項３４】
少なくともエッチングされた前記第１および第２の相変化材料の積層の一部と離間している前記ウェハの第２部分を露出するように、前記第２の絶縁材料層をエッチングする工程、
前記ウェハの第２部分およびエッチングされた前記第２の相変化材料の上方に、第３の絶縁材料層を堆積する工程と、
エッチングされた前記第１および前記第２の相変化材料と、エッチングされた前記第２の絶縁材料層を露出させるために前記第３の絶縁材料層を平坦化する工程と、をさらに含む、請求項３３に記載の方法。
【請求項３５】
エッチングされた前記第１および第２の相変化材料と、平坦化された前記第２の絶縁材料層の上方に、誘電体層を堆積する工程と、
エッチングされた前記第１および第２の相変化材料の部分を露出させるために、該誘電体層をエッチングする工程と、をさらに含む請求項３３に記載の方法。
【請求項３６】
エッチングされた前記第１および第２の相変化材料と、平坦化された前記第２の絶縁材料層と、平坦化された前記第３の絶縁材料層との上方に、誘電体層を堆積する工程と、
エッチングされた前記第１および第２の相変化材料の部分を露出させるために、該誘電体層をエッチングする工程と、をさらに含む、請求項３４に記載の方法。
【請求項３７】
前記第２の相変化材料を得るために、前記第１の相変化材料の少なくとも第１部分を変化する工程は、
前記第１の相変化材料の上方に保護材料層を堆積すること、
前記第１の相変化材料の前記第１部分を露出させるために、前記保護材料層をエッチングすること、および、
前記第２の相変化材料を得るために、前記第１の相変化材料の第１部分にイオンを打ち込むこと、を含む、請求項３２に記載の方法。
【請求項３８】
前記第２の相変化材料を得るために、前記第１の相変化材料の少なくとも第１部分を変化する工程は、
前記第１の相変化材料の上方に保護材料層を堆積すること、
前記第１の相変化材料の前記第１部分を露出させるために、前記保護材料層をエッチングすること、および、
前記第２の相変化材料を得るために、前記第１の相変化材料の第１部分を反応ガスに曝すこと、を含む、請求項３２に記載の方法。
【請求項３９】
前記第２の相変化材料を得るために、前記第１の相変化材料の少なくとも第１部分を変化する工程は、
前記第１の相変化材料の上方に保護材料層を堆積すること、
前記第１の相変化材料の前記第１部分を露出させるために、前記保護材料層をエッチングすること、
前記第１の相変化材料の前記第１部分の上方に第１材料を堆積すること、および、
前記第２の相変化材料を得るために、前記第１の相変化材料の前記第１部分および前記第１材料をアニールすること、を含む、請求項３２に記載の方法。
【発明の詳細な説明】
【発明の詳細な説明】
【０００１】
〔関連出願の相互参照〕
本出願は、米国特許出願番号＃＃／＃＃＃、＃＃＃、代理人明細書番号Ｉ３３１．３０３．１０１、「階段状のプログラミング特性を有する相変化メモリセル」、および米国特許出願番号＃＃／＃＃＃、＃＃＃、代理人明細書番号Ｉ３３１．３０４．１０１、「階段状のプログラミング特性を有する相変化メモリセル」に関する。これら両出願とも、本出願と同日に出願されており、本明細書に参照として援用される。
【０００２】
〔背景〕
メモリの１つのタイプとして、抵抗メモリがある。抵抗メモリは、メモリ素子の抵抗値を用いて、１ビットまたはそれ以上のデータを記憶する。例えば、抵抗値が高くなるようにプログラムされたメモリ素子は論理値「１」データビット値を示し、抵抗値が低くなるようにプログラムされたメモリ素子は論理値「０」データビット値を示す。メモリ素子の抵抗値は、メモリ素子に電圧パルスまたは電流パルスを印加することによって、電気的に切り替えられる。抵抗メモリの１つのタイプとして、相変化メモリがある。相変化メモリは、抵抗メモリ素子として相変化材料を用いる。
【０００３】
相変化メモリは、少なくとも２つの異なる状態を示す相変化材料に基づいている。相変化材料は、データビットを記憶するためにメモリセル内において用いられる。相変化材料の状態は、アモルファス状態および結晶状態と称される。これらの状態は、アモルファス状態が一般的に結晶状態よりも高い抵抗値を示すため、区別することができる。一般的には、アモルファス状態では原子構造がより不規則であり、結晶状態では格子がより規則的である。一部の相変化材料は、例えば面心立方（face-centered cubic; FCC）状態および六方最密充てん（hexagonal closest packing; HCP）状態など、２つ以上の結晶状態を示す。これら２つの結晶状態は抵抗値がそれぞれ異なり、データビットを記憶するために用いることができる。以下の説明では、アモルファス状態は、一般的には抵抗値のより高い状態を指し、結晶状態は、一般的には抵抗値のより低い状態を指す。
【０００４】
相変化材料における相変化は可逆的に誘発させることができ、温度変化に反応して、アモルファス状態から結晶状態、および結晶状態からアモルファス状態へと変化する。相変化材料における温度変化は、相変化材料への電流供給、あるいは、相変化材料に隣接する抵抗ヒータへの電流供給によって達成することができる。これら方法のいずれにおいても、相変化材料の加熱が制御可能であることによって、これら相変化材料内における相変化が制御可能となる。
【０００５】
相変化材料からなる複数のメモリセルを有するメモリアレイを備えた相変化メモリは、データを記憶するために、相変化材料のメモリ状態を利用してプログラムすることができる。このような相変化メモリデバイスにおけるデータの読み出しおよび書き込みを行うための方法の１つとして、相変化材料へ印加される電流および／または電圧パルスを制御する方法がある。この電流および／または電圧のレベルは、各メモリセル内の相変化材料内において誘発される温度に対応している。
【０００６】
より密度の高い相変化メモリを達成するために、相変化メモリセルは、多ビットのデータを記憶することができる。相変化メモリセル内における多ビット記憶は、相変化材料が中間的な抵抗値または状態を有するようにプログラムすることによって達成することができる。３つの異なる抵抗レベル（resistance level）のいずれか１つに相変化メモリセルをプログラムした場合は、１セルにつき１．５ビットのデータを記憶することができる。４つの異なる抵抗レベルのいずれか１つに相変化メモリセルをプログラムした場合は、１セルにつき２ビットのデータを記憶することができる。以下、同様に記憶することができる。説明を簡単にするために、本開示は、４つの異なる抵抗レベルまたは状態、および１セルにつき２ビットのデータに実質的な焦点を当てる。これは、単に例証する目的のためであって、本発明の範囲を限定すると考えられるものではない。基本的には、３つまたは３つ以上の状態を記憶することが可能である。
【０００７】
相変化メモリセルを中間的な抵抗値にプログラムするためには、アモルファス材料と共存している結晶性材料の量、ひいてはセル抵抗値が、適切な書き込み方式を介して制御される。相変化メモリセルを高い信頼性で繰り返しプログラムするためには、実質的に同様の抵抗値が得られる、実質的に同様のプログラム条件が必要である。しかし、典型的な相変化メモリセルに印加される実質的に同一の電流および／または電圧パルスを含む、実質的に同様のプログラム条件によって、形成時における変動（fabrication fluctuations）、電気的ノイズ、温度変化、あるいはその他の一時的な変動に起因して抵抗値が異なる場合がある。
【０００８】
上記および上記以外の理由により、本発明が必要とされる。
【０００９】
〔概要〕
本発明の一実施形態は、メモリセルを提供する。このメモリセルは、第１の電極と、第２の電極と、前記第１電極と前記第２電極とに接触している相変化材料を含む。相変化材料は、階段状のプログラミング特性を有する。第１の電極、第２の電極および相変化材料は、プレーナまたはブリッジ相変化メモリセルを形成している。
【００１０】
〔図面の簡単な説明〕
本発明をさらに理解するために、図面が添付されている。これらの添付図面は本明細書に組み込まれ、本明細書の一部を構成する。これらの図面は、本発明の実施形態を例証し、また本明細書における記載と共に本発明の原理を説明するためのものである。本発明の別の実施形態、および本発明の意図する多くの利点については、以下の詳細な説明を参照することによって容易に理解できるであろう。これら図面中の各素子は、必ずしも互いに相対的な縮小とはなっていない。同様の符号は、対応する同様の箇所を示している。
【００１１】
図１Ａは、メモリデバイスの一実施形態を示すブロック図である。
【００１２】
図１Ｂは、相変化メモリセルの階段状のプログラミング特性の一実施形態を示すグラフである。
【００１３】
図２Ａは、相変化メモリセルの一実施形態の上面図である。
【００１４】
図２Ｂは、相変化メモリセルの一実施形態の垂直断面図である。
【００１５】
図２Ｃは、相変化メモリセルの別の実施形態の上面図である。
【００１６】
図２Ｄは、相変化メモリセルの別の実施形態の上面図である。
【００１７】
図２Ｅは、相変化メモリセルの実施形態の上面図である。
【００１８】
図３Ａは、相変化メモリセルの別の実施形態の上面図である。
【００１９】
図３Ｂは、相変化メモリセルの別の実施形態の上面図である。
【００２０】
図３Ｃは、相変化メモリセルの別の実施形態の上面図である。
【００２１】
図３Ｄは、相変化メモリセルの別の実施形態の上面図である。
【００２２】
図４Ａは、相変化メモリセルの別の実施形態の上面図である。
【００２３】
図４Ｂは、相変化メモリセルの別の実施形態の垂直断面図である。
【００２４】
図４Ｃは、相変化メモリセルの別の実施形態の上面図である。
【００２５】
図４Ｄは、相変化メモリセルの別の実施形態の上面図である。
【００２６】
図４Ｅは、相変化メモリセルの別の実施形態の上面図である。
【００２７】
図５Ａは、相変化メモリセルの別の実施形態の上面図である。
【００２８】
図５Ｂは、相変化メモリセルの別の実施形態の垂直断面図である。
【００２９】
図５Ｃは、相変化メモリセルの別の実施形態の上面図である。
【００３０】
図５Ｄは、相変化メモリセルの別の実施形態の上面図である。
【００３１】
図５Ｅは、相変化メモリセルの別の実施形態の上面図である。
【００３２】
図６Ａは、相変化メモリセルの別の実施形態の上面図である。
【００３３】
図６Ｂは、相変化メモリセルの別の実施形態の上面図である。
【００３４】
図６Ｃは、相変化メモリセルの別の実施形態の上面図である。
【００３５】
図６Ｄは、相変化メモリセルの別の実施形態の上面図である。
【００３６】
図７Ａは、相変化メモリセルの別の実施形態の上面図である。
【００３７】
図７Ｂは、相変化メモリセルの別の実施形態の上面図である。
【００３８】
図７Ｃは、相変化メモリセルの別の実施形態の上面図である。
【００３９】
図７Ｄは、相変化メモリセルの別の実施形態の上面図である。
【００４０】
図８Ａは、前処理されたウェハの一実施形態の上面図である。
【００４１】
図８Ｂは、前処理されたウェハの一実施形態の垂直断面図である。
【００４２】
図９は、前処理されたウェハおよび相変化材料層の一実施形態の垂直断面図である。
【００４３】
図１０は、相変化材料層をエッチングした後における、前処理されたウェハおよび階段状の相変化材料層の一実施形態の上面図である。
【００４４】
図１１は、前処理されたウェハ、相変化材料層、および別の絶縁材料層の一実施形態の垂直断面図である。
【００４５】
図１２は、別の絶縁材料層を平坦化した後における前処理されたウェハ、相変化材料層、および絶縁材料の一実施形態の上面図である。
【００４６】
図１３は、前処理されたウェハ、相変化材料層、および誘電体材料層の一実施形態の垂直断面図である。
【００４７】
図１４は、誘電体材料層をエッチングし、前処理されたウェハおよび相変化材料を曝露した後における、前処理されたウェハ、相変化材料、および誘電体材料の一実施形態の上面図である。
【００４８】
図１５は、前処理されたウェハ、相変化材料、誘電体材料、および別の絶縁材料層の一実施形態の垂直断面図である。
【００４９】
図１６は、別の絶縁材料層を平坦化した後における、前処理されたウェハ、相変化材料、および絶縁材料の一実施形態の上面図である。
【００５０】
図１７は、前処理されたウェハ、相変化材料、絶縁材料、および誘電体材料層の一実施形態の垂直断面図である。
【００５１】
図１８は、誘電体材料層をエッチングした後における、前処理されたウェハ、相変化材料、絶縁材料、および誘電体層の一実施形態の上面図である。
【００５２】
図１９Ａは、前処理されたウェハの一実施形態の上面図である。
【００５３】
図１９Ｂは、前処理されたウェハの一実施形態の垂直断面図である。
【００５４】
図２０は、前処理されたウェハおよび第１の相変化材料層の一実施形態の垂直断面図である。
【００５５】
図２１は、前処理されたウェハおよび保護材料の一実施形態の垂直断面図である。
【００５６】
図２２は、前処理されたウェハ、保護材料、および第１の相変化材料層の一実施形態の垂直断面図である。
【００５７】
図２３Ａは、前処理されたウェハおよび複数の相変化部分の一実施形態の垂直断面図である。
【００５８】
図２３Ｂは、前処理されたウェハおよび複数の相変化部分の一実施形態の上面図である。
【００５９】
図２４は、相変化部分をエッチングした後における相変化部分の一実施形態の上面図である。
【００６０】
図２５Ａは、積層内に複数の相変化材料層を有する相変化メモリセルの一実施形態の垂直断面図である。
【００６１】
図２５Ｂは、積層内に複数の相変化材料層を有する相変化メモリセルの別の実施形態の垂直断面図である。
【００６２】
図２６Ａは、積層内に複数の相変化材料層を有する相変化メモリセルの別の実施形態の上面図である。
【００６３】
図２６Ｂは、積層内に複数の相変化材料層を有する相変化メモリセルの別の実施形態の上面図である。
【００６４】
〔詳細な説明〕
以下の詳細な説明では添付図面を参照する。これらの添付図面は、本明細書の一部を構成するものであり、また本発明を実施し得る具体的な実施形態を例証するために示されている。これに関し、説明する（これら）図面の方向を参照して、「上」「下」「前」「後」「先端」「後端」等の方向を示す用語が使用されている。本発明の実施形態の構成要素は、多くの様々な方向に配置することができる。従って方向を表す上記用語は、例証するために用いられているものであって、限定するものではない。なお、本発明の範囲を逸脱することなく、別の実施形態を用いること、および構造的または論理的な変化を加えることができることについて理解されたい。従って以下の詳細な説明は、限定的な意味として捉えられるものではなく、本発明の範囲は特許請求の範囲によって規定される。
【００６５】
図１Ａは、メモリデバイス１００の一実施形態のブロック図である。メモリデバイス１００は、書き込み回路１０２、分配回路１０４、メモリセル１０６ａ、１０６ｂ、１０６ｃ、１０６ｄ、センス回路１０８、およびコントローラ１１８を備えている。各メモリセル１０６ａ〜１０６ｄは、メモリセル内の相変化材料がアモルファス状態であるのか結晶状態であるのかに基づいてデータを記憶する、相変化メモリセルである。また、各メモリセル１０６ａ〜１０６ｄは、相変化材料が中間的な抵抗値を有するようにプログラムすることによって、３つ以上の状態のいずれか１つにプログラムすることができる。メモリセル１０６ａ〜１０６ｄのいずれか１つを中間的な抵抗値にプログラムするためには、アモルファス材料と共存している結晶性材料の量、ひいてはセル抵抗値が、適切な書き込み方式に従ったコントローラ１１８によって制御される。
【００６６】
本明細書において使用される場合、「電気的に結合」という表現は、素子同士が直接結合しているという意味だけではなく、一方の素子と他方の素子との間に別の素子が介在した状態において「該一方の素子と該他方の素子とが電気的に結合されている」と言うことができる。
【００６７】
書き込み回路１０２は、信号経路１１０を介して、分配回路１０４に電気的に結合されている。分配回路１０４は、信号経路１１２ａ〜１１２ｄを介して、各メモリセル１０６ａ〜１０６ｄに電気的に結合されている。分配回路１０４は、信号経路１１２ａを介して、メモリセル１０６ｂに電気的に結合されている。分配回路１０４は、信号経路１１２ｂを介して、メモリセル１０６ｂに電気的に結合されている。分配回路１０４は、信号経路１１２ｃを介して、メモリセル１０６ｃに電気的に結合されている。分配回路１０４は、信号経路１１２ｄを介して、メモリセル１０６ｄに電気的に結合されている。分配回路１０４はさらに、信号経路１１４を介してセンス回路１０８に電気的に結合されており、センス回路１０８は、信号経路１１６を介して、コントローラ１１８に電気的に結合されている。コントローラ１１８はまた、信号経路１２０を介して、書き込み回路１０２に電気的に結合されている。
【００６８】
各メモリセル１０６ａ〜１０６ｄは、温度変化の影響下において、アモルファス状態から結晶状態、または結晶状態からアモルファス状態へと変化する、相変化材料を含んでいる。従って、メモリセル１０６ａ〜１０６ｄのいずれか１つにおいてアモルファス相変化材料と共存している結晶性相変化材料の量によって、メモリデバイス１００内にデータを記憶するための３つ以上の状態が規定される。メモリセル１０６ａ〜１０６ｄは階段状のプログラミング特性を有しており、これによって多ビットデータ記憶が容易になる。
【００６９】
一実施形態では、各メモリセル１０６ａ〜１０６ｄは、プレーナ構造またはブリッジ構造を有している。このプレーナ構造またはブリッジ構造は、第１の電極および第２の電極を有している。第１の電極および第２の電極は、共通の水平面内に配置されており、また絶縁材料によって分離されている。相変化材料層は、第１の電極および第２の電極を接触させ、かつブリッジしている（bridge）。プログラミング電流は、一方の電極から他方の電極へと、相変化材料を水平に流れる。
【００７０】
一実施形態では、相変化材料層は、前処理されたウェハ上に形成されている。この前処理されたウェハは、第１の電極、第２の電極、および第１と第２の電極との間にある絶縁材料を含んでいる。一実施形態では、各メモリセル１０６ａ〜１０６ｄの相変化材料は、階段状のプログラミング特性を達成するために階段状のパターンを形成する。パターン内において隣り合う各段は、絶縁材料によって囲まれている。一実施形態では、周囲を囲んでいる絶縁材料は、低誘電率材料を含んでいる。
【００７１】
相変化材料の階段状のパターンに電流が流されると、各段に流れる電流の密度に差異が生じる。断面が最も狭い段では電流密度が最も高くなり、断面が最も広い段では電流密度が最も低くなる。電流密度が最も高い段は、電流密度がより低い段の前において、アモルファス状態から結晶状態、あるいは結晶状態からアモルファス状態へと遷移する。相変化材料内において誘起される温度は、電流密度が最も高い段内において、より高いため、電流密度が最も高い段が最初に遷移する。より高い電流がセルに供給されると、断面が２番目に狭い段の状態が遷移する。このように、階段状のパターン内の相変化材料の選択された段数が、特定の抵抗値を高い信頼性で繰り返し供給するようにプログラムされる。
【００７２】
別の実施形態では、相変化材料層は、階段状のパターン内に連続的に構成された複数の相変化材料を含んでいる。２つまたは２つ以上の相変化材料層は、異なる結晶化温度を有している。階段状のパターン内の段間における結晶化温度が異なることによって、各段の遷移がさらに制御される。この結果、階段状のパターン内の相変化材料の選択された段数が、特定の抵抗値を高い信頼性で繰り返し供給するようにプログラムされる。
【００７３】
別の実施形態では、複数の相変化材料層は積層構造になっている。一実施形態では、相変化材料層の積層は、第１の電極と第２の電極との間に階段状のパターンを形成している。２つまたは２つ以上の相変化材料層は、異なる結晶化温度を有している。結晶化温度が異なることによって、各相変化材料層の遷移および／または階段状パターン内における各段の遷移がさらに制御される。この結果、選択された数の相変化材料層および／または階段状パターン内における相変化材料の段が、特定の抵抗値を高い信頼性で繰り返し供給するようにプログラムされる。
【００７４】
別の実施形態では、第１の電極と第２の電極との間の絶縁材料よりも熱伝導率の低い誘電体層が、相変化材料層または複数の相変化材料層の少なくとも一部に接触し、階段状のパターン内の段間における熱環境に差異を生じさせる。一実施形態では、誘電体層は低誘電率材料である。階段状のパターン内の段間における熱環境に差異を生じさせることによって、各段内において誘起される温度がさらに制御される。この結果、階段状のパターン内の相変化材料の選択された段数が、特定の抵抗値を高い信頼性で繰り返し供給するようにプログラムされる。
【００７５】
アモルファス状態では、相変化材料は、結晶状態よりも遥かに高い抵抗値を示す。従って、相変化材料のアモルファス部分および結晶質部分を制御することによって、メモリセル１０６ａ〜１０６ｄの上記３つ以上の状態の電気抵抗に差異が生じる。一実施形態では、上記３つ以上の状態は３つの状態であり、これら３つの状態が「０」、「１」、および「２」のビット値に割り当てられる３値システムを用いることができる。別の実施形態では、上記３つ以上の状態は４つの状態であり、「００」、「０１」、「１０」、および「１１」などの多ビット値に割り当てられる。別の実施形態では、上記３つ以上の状態は、メモリセルの相変化材料における適切な任意数の状態であってよい。
【００７６】
コントローラ１１８は、書き込み回路１０２およびセンス回路１０８の動作を制御する。コントローラ１１８は、マイクロプロセッサ、マイクロコントローラ、または、書き込み回路１０２およびセンス回路１０８の動作を制御するためのその他の適切な論理回路を備えている。コントローラ１１８は、メモリセル１０６ａ〜１０６ｄの抵抗状態をセットするための書き込み回路１０２を制御する。コントローラ１１８は、メモリセル１０６ａ〜１０６ｄの抵抗状態を読み出すためのセンス回路１０８を制御する。
【００７７】
一実施形態では、書き込み回路１０２は、信号経路１１０を介して分配回路１０４に電圧パルスを供給し、分配回路１０４は、信号経路１１２ａ〜１１２ｄを介してメモリセル１０６ａ〜１０６ｄに電圧パルスを制御しつつ導く。一実施形態では、分配回路１０４は、各メモリセル１０６ａ〜１０６ｄに電圧パルスを制御しながら与える複数のトランジスタを有している。別の実施形態では、書き込み回路１０２は、信号経路１１０を介して分配回路１０４に電流パルスを供給し、分配回路１０４は、信号経路１１２ａ〜１１２ｄを介して、メモリセル１０６ａ〜１０６ｄに電流パルスを制御しながら与える。
【００７８】
センス回路１０８は、信号経路１１４を介して、メモリセル１０６ａ〜１０６ｄの３つ以上の各状態を読み出す。分配回路１０４は、信号経路１１２ａ〜１１２ｄを介して、センス回路１０８とメモリセル１０６ａ〜１０６ｄとの間に読み出し信号を制御しながら与える。一実施形態では、分配回路１０４は、センス回路１０８とメモリセル１０６ａ〜１０６ｄとの間に読み出し信号を制御しながら与える複数のトランジスタを有している。一実施形態では、メモリセル１０６ａ〜１０６ｄのいずれか１つの抵抗値を読み出すために、センス回路１０８は、メモリセル１０６ａ〜１０６ｄのいずれか１つに流す電流を供給し、メモリセル１０６ａ〜１０６ｄのいずれか１つにおける電圧を読み出す。一実施形態では、センス回路１０８は、メモリセル１０６ａ〜１０６ｄのいずれか１つに電圧を供給し、メモリセル１０６ａ〜１０６ｄのいずれか１つに流す電流を供給する。一実施形態では、書き込み回路１０２は、メモリセル１０６ａ〜１０６ｄのいずれか１つに電圧を供給し、センス回路１０８は、メモリセル１０６ａ〜１０６ｄのいずれか１つに流れる電流を読み出す。一実施形態では、書き込み回路１０２は、メモリセル１０６ａ〜１０６ｄのいずれか１つに流れる電流を供給し、センス回路１０８は、メモリセル１０６ａ〜１０６ｄのいずれか１つにおける電圧を読み出す。
【００７９】
メモリデバイス１００内のメモリセル１０６ａ〜１０６ｄをプログラムするために、書き込み回路１０２は、標的メモリセル内の相変化材料を加熱する電流パルスまたは電圧パルスを生成する。一実施形態では、書き込み回路１０２は、分配回路１０４内に供給されて、適切な標的メモリセル１０６ａ〜１０６ｄに分配される、適切な電流パルスまたは電圧パルスを生成する。この電流パルスまたは電圧パルスの振幅および幅は、標的メモリセル１０６ａ〜１０６がプログラムされている特定の状態に依存して、コントローラ１１８によって制御される。一般的に、メモリセルの「セット」動作によって、標的メモリセルの相変化材料は、その結晶化温度を超えて（しかしその融点を超えないように）、結晶状態または部分的結晶状態および部分的アモルファス状態に達するまで十分な時間加熱される。一般的に、メモリセルの「リセット」動作によって、標的メモリセルの相変化材料は、その融点を超えて加熱された後に急速に冷却され、これによってアモルファス状態または部分的アモルファス状態および部分的結晶状態が達成される。メモリセルは、メモリセルに部分的「セット」パルスまたは部分的「リセット」パルスを印加して、相変化材料のアモルファス部分および結晶質部分を得ることによって、アモルファス状態と結晶状態との中間の抵抗状態にプログラムすることができる。
【００８０】
図１Ｂは、一実施形態相変化メモリセル１０６ａ〜１０６ｄの階段状のプログラミング特性１３６の一実施形態を示すグラフ１３０である。グラフ１３０では、ｘ軸１３２においてプログラム状態を示し、ｙ軸１３４において抵抗値を示している。適切なプログラムパラメータは、例えば書き込み時間またはパルス振幅を含んでいる。階段状のプログラミング特性１３６によって、選択されたプログラム条件近辺にプログラム化した抵抗値の変化量を低減する。一実施形態では、選択されたプログラム状態では、抵抗値または段は実質的に一定である。
【００８１】
第１のプログラム状態では、メモリセルは、１３８に示されている第１の抵抗段（resistance step）または状態にプログラムされる。一実施形態では、１３８に示されている段は「００」状態である。第２のプログラム状態では、メモリセルは、１４０に示されている第２の抵抗段または状態にプログラムされる。第２の抵抗状態は、第１の抵抗状態より大きい。一実施形態では、１４０に示されている段は「０１」状態である。第３のプログラム状態では、メモリセルは、１４２に示されている第３の抵抗段または状態にプログラムされる。第３の抵抗状態は、第２の抵抗状態より大きい。一実施形態では、１４２に示されている段は「１０」状態である。第４のプログラム状態では、メモリセルは、１４４で示されている第４の抵抗段または状態にプログラムされる。第４の抵抗状態は、第３の抵抗状態より大きい。一実施形態では、１４４に示されている段は「１１」状態である。別の実施形態では、メモリセルは、任意の適切な数の抵抗段または状態を含む、任意の適切な階段状プログラミング特性を有することができる。相変化メモリセルの以下の実施形態によって、階段状のプログラミング特性が得られる。
【００８２】
図２Ａは、相変化メモリセル２００ａの一実施形態の上面図を示している。図２Ｂは、相変化メモリセル２００ａの一実施形態の垂直断面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル２００ａと同様である。相変化メモリセル２００ａは、第１の電極２０２、第２の電極２０４、絶縁材料２０６、および相変化材料２０８を有している。相変化材料２０８は、第１の相変化部分２１０ａ、第２の相変化部分２１０ｂ、第３の相変化部分２１０ｃ、第４の相変化部分２１０ｄ、および第５の相変化部分２１０ｅを有している。
【００８３】
一実施形態では、第１の電極２０２および／または第２の電極２０４の少なくとも一部は、相変化材料２０８によって覆われている。絶縁材料２０６は、第１の電極２０２、第２の電極２０４、および相変化材料２０８と接触している。相変化材料２０８は、２ビットのデータを記憶するための記憶場所を提供する。第１の相変化部分２１０ａは、第１の電極２０２および第２の相変化部分２１０ｂと接触している。第２の相変化部分２１０ｂは、第３の相変化部分２１０ｃと接触している。第３の相変化部分２１０ｃは、第４の相変化部分２１０ｄと接触している。第４の相変化部分２１０ｄは、第５の相変化部分２１０ｅと接触している。第５の相変化部分２１０ｅは、第２の電極２０４と接触している。
【００８４】
相変化メモリセル２００ａの第１の層は、第１の電極２０２、第２の電極２０４、および絶縁材料２０６を有している。一実施形態では、第１の層と接触している第２の層は、相変化材料２０８を有している。相変化材料２０８は、第１の電極２０２および第２の電極と接触している。別の実施形態では、任意の適切な数の相変化材料を含んでいる複数の層は、第１の層上に形成される。
【００８５】
相変化部分２１０ａ〜２１０ｅは、絶縁材料２０６によって構成された階段状のパターンを成している。相変化部分２１０ａ〜２１０ｅによって、相変化部分間における遷移が明確になる。各相変化部分２１０ａ〜２１０ｅは、実質的に長方形である。第１の相変化部分２１０ａおよび第５の相変化部分２１０ｅの寸法は、実質的に同じである。第２の相変化部分２１０ｂおよび第４の相変化部分２１０ｄの寸法は、実質的に同じである。電極２０２および２０４に水平な相変化部分２１０ｂおよび２１０ｄの断面は、第３の相変化部分２１０ｃよりも大きい。電極２０２および２０４に水平な相変化部分２１０ａおよび２１０ｅの断面は、相変化部分２１０ｂおよび２１０ｄよりも大きい。各相変化部分２１０ａ〜２１０ｅは、実質的に電極２０２の端と電極２０４の端との間の中心に合わせられている。
【００８６】
絶縁材料２０６は、ＳｉＯ２、フッ化ケイ酸ガラス（ＦＳＧ）、リンおよびホウ素含有シリケートガラス(ＢＰＳＧ)、ホウ素含有シリケートガラス(ＢＳＧ)、または低誘電率材料などの任意の適切な絶縁体であってよい。第１の電極２０２および第２の電極２０４は、ＴｉＮ、ＴａＮ、Ｗ、ＴｉＳｉＮ、ＴｉＡｌＮ、またはＴａＡｌＮなどの、任意の適切な電極材料であってよい。
【００８７】
相変化材料２０８は、本発明に従って、様々な材料から形成することができる。一般的には、そのような材料としては、周期表の第６族に属する元素を１つまたは１つ以上含有したカルコゲナイド合金が有用である。一実施形態では、メモリセル２００ａの相変化材料２０８は、カルコゲナイド化合物材料（例えばＧｅＳｂＴｅ、ＳｂＴｅ、ＧｅＴｅ、またはＡｇＩｎＳｂＴｅ）から形成されている。別の実施形態では、相変化材料２０８は、カルコゲンを含有していない（例えばＧｅＳｂ、ＧａＳｂ、ＩｎＳｂ、またはＧｅＧａＩｎＳｂ）。別の実施形態では、相変化材料２０８は、Ｇｅ、Ｓｂ、Ｔｅ、Ｇａ、Ａｓ、Ｉｎ、Ｓｅ、およびＳを１つまたは１つ以上含有した任意の適切な材料から形成されている。
【００８８】
能動デバイス（例えばトランジスタまたはダイオード）などの選択デバイスは、第１の電極２０２または第２の電極２０４に電気的に結合されて、第１の電極２０２または第２の電極２０４の他方、ひいては相変化材料２０８への電流パルスまたは電圧パルスの印加を制御し、これによって相変化材料２０８をセットおよびリセットすることができる。第３の相変化部分２１０ｃにおける電流密度は、相変化部分２１０ｂおよび２１０ｄにおける電流密度よりも大きい。なぜなら、電極２０２および２０４に水平な第３の相変化部分２１０ｃの断面は、相変化部分２１０ｂおよび２１０ｄよりも狭いからである。相変化部分２１０ｂおよび２１０ｄにおける電流密度は、相変化部分２１０ａおよび２１０ｅにおける電流密度よりも大きい。なぜなら、電極２０２および２０４に水平な相変化部分２１０ｂおよび２１０ｄの断面は、相変化部分２１０ａおよび２１０ｅよりも狭いからである。従って、振幅および／またはパルス幅のより低い電流パルスまたは電圧パルスは、相変化部分２１０ｂおよび２１０ｄをプログラムするためというよりは、第３の相変化部分２１０ｃをプログラムするために用いられる。さらに、振幅および／またはパルス幅のより低い電流パルスまたは電圧パルスは、相変化部分２１０ａおよび２１０ｅをプログラムするためというよりは、相変化部分２１０ｂおよび２１０ｄをプログラムするために用いられる。
【００８９】
相変化メモリセル２００ａの動作中では、電流パルスまたは電圧パルスは、第１の電極２０２と第２の電極２０４との間に印加されて、相変化メモリセル２００ａをプログラムする。第１の振幅および／またはパルス幅を有する第１の電流パルスまたは電圧パルスは、第１の相変化部分２１０ａ、第２の相変化部分２１０ｂ、第４の相変化部分２１０ｄ、または第５の相変化部分２１０ｅに多大な影響を及ぼすことなく、第３の相変化部分２１０ｃをプログラムする。第２の振幅および／またはパルス幅を有する第２の電流パルスまたは電圧パルスは、相変化部分２１０ａおよび２１０ｅに多大な影響を及ぼすことなく、相変化部分２１０ｂ〜２１０ｄをプログラムする。第２の振幅および／またはパルス幅は、第１の振幅および／またはパルス幅より大きい。第３の振幅および／またはパルス幅を有する第３の電流パルスまたは電圧パルスは、相変化部分２１０ａ〜２１０ｅをプログラムする。第３の振幅および／またはパルス幅は、第２の振幅および／またはパルス幅より大きい。
【００９０】
相変化部分２１０ａ〜２１０ｅを選択的にプログラムすることによって、相変化材料２０８内における４つの状態を提供するように相変化メモリセル２００ａをプログラムすることができる。一実施形態では、第１の状態では、相変化部分２１０ａ〜２１０ｅはアモルファスである。第２の状態では、第３の相変化部分２１０ｃは結晶質であり、第１の相変化部分２１０ａ、第２の相変化部分２１０ｂ、第４の相変化部分２１０ｄ、および第５の相変化部分２１０ｅはアモルファスである。第３の状態では、相変化部分２１０ｂ〜２１０ｄは結晶質であり、相変化部分２１０ａおよび２１０ｅはアモルファスである。第４の状態では、相変化部分２１０ａ〜２１０ｅは結晶質である。
【００９１】
別の実施形態では、第１の状態では、相変化部分２１０ａ〜２１０ｅは結晶質である。第２の状態では、第３の相変化部分２１０ｃはアモルファスであり、第１の相変化部分２１０ａ、第２の相変化部分２１０ｂ、第４の相変化部分２１０ｄ、および第５の相変化部分２１０ｅは結晶質である。第３の状態では、相変化部分２１０ｂ〜２１０ｄはアモルファスであり、相変化部分２１０ａおよび２１０ｅは結晶質である。第４の状態では、相変化部分２１０ａ〜２１０ｅはアモルファスである。別の実施形態では、任意の適切な数の相変化階段状部分２１０は、相変化メモリセル２００ａ内において所望数の状態を得るために用いられる。
【００９２】
図２Ｃは、相変化メモリセル２００ｂの別の実施形態の上面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル２００ｂと同様である。相変化メモリセル２００ｂは、相変化メモリセル２００ｂ内における相変化部分２１０ａ〜２１０ｅが相変化部分２１２ａ〜２１２ｅに置き換えられている点を除いては、図２Ａに照らして説明および図示した相変化メモリセル２００ａと同様である。相変化材料２０８は、第１の相変化部分２１２ａ、第２の相変化部分２１２ｂ、第３の相変化部分２１２ｃ、第４の相変化部分２１２ｄ、および第５の相変化部分２１２ｅを有している。第１の相変化部分２１２ａは、第１の電極２０２および第２の相変化部分２１２ｂと接触している。第２の相変化部分２１２ｂは、第３の相変化部分２１２ｃと接触している。第３の相変化部分２１２ｃは、第４の相変化部分２１２ｄと接触している。第４の相変化部分２１２ｄは、第５の相変化部分２１２ｅと接触している。第５の相変化部分２１２ｅは、第２の電極２０４と接触している。
【００９３】
相変化部分２１２ａ〜２１２ｅは、絶縁材料２０６によって構成された階段状のパターンを成している。相変化部分２１２ａ〜２１２ｅによって、相変化部分間における遷移が明確になる。各相変化部分２１２ａ〜２１２ｅは、実質的に長方形である。第１の相変化部分２１２ａおよび第５の相変化部分２１２ｅの寸法は、実質的に同じである。電極２０２および２０４に水平な相変化部分２１２ａおよび２１２ｅの断面は、第４の相変化部分２１２ｄよりも大きい。電極２０２および２０４に水平な第４の相変化部分２１２ｄの断面は、第３の相変化部分２１２ｃよりも大きい。電極２０２および２０４に水平な第３の相変化部分２１２ｃは、第２の相変化部分２１２ｂよりも大きい。各相変化部分２１２ａ〜２１２ｅは、実質的に電極２０２の端と電極２０４の端との間の中心に配置されている。
【００９４】
能動デバイス（例えばトランジスタまたはダイオード）などの選択デバイスは、第１の電極２０２または第２の電極２０４に電気的に結合され、第１の電極２０２または第２の電極２０４の他方、ひいては相変化材料２０８への電流パルスまたは電圧パルスの印加を制御し、これによって相変化材料２０８をセットおよびリセットすることができる。第２の相変化部分２１２ｂにおける電流密度は、第３の相変化部分２１２ｃにおける電流密度より大きい。これは、電極２０２および２０４に水平な第２の相変化部分２１２ｂの断面が、第３の相変化部分２１２ｃより狭いからである。第３の相変化部分２１２ｃにおける電流密度は、第４の相変化部分２１２ｄにおける電流密度より大きい。これは、電極２０２および２０４に水平な第３の相変化部分２１２ｃの断面が、第４の相変化部分２１２ｄより狭いからである。従って、振幅および／またはパルス幅のより低い電流パルスまたは電圧パルスは、第３の相変化部分２１２ｃをプログラムするためというよりは、第２の相変化部分２１２ｂをプログラムするために用いられる。さらに、振幅および／またはパルス幅のより低い電流パルスまたは電圧パルスは、第４の相変化部分２１２ｄをプログラムするためというよりは、第３の相変化部分２１２ｃをプログラムするために用いられる。
【００９５】
相変化メモリセル２００ｂの動作中は、電流パルスまたは電圧パルスは、第１の電極２０２と第２の電極２０４との間に印加されて、相変化メモリセル２００ｂがプログラムされる。第１の振幅および／または幅を有する第１の電流パルスまたは電圧パルスは、第１の相変化部分２１２ａ、第３の相変化部分２１２ｃ、第４の相変化部分２１２ｄ、および第５の相変化部分２１２ｅに多大な影響を及ぼすことなく、第２の相変化部分２１２ｂをプログラムする。第２の振幅および／または幅を有する第２の電流パルスまたは電圧パルスは、第１の相変化部分２１２ａ、第４の相変化部分２１２ｄ、または第５の相変化部分２１２ｅに多大な影響を及ぼすことなく、相変化部分２１２ｂおよび２１２ｃをプログラムする。第２の振幅および／または幅は、第１の振幅および／または幅よりも大きい。第３の振幅および／または幅を有する第３の電流パルスまたは電圧パルスは、第１の相変化部分２１２ａおよび第５の相変化部分２１２ｅに多大な影響を及ぼすことなく、相変化部分２１２ｂ〜２１２ｄをプログラムする。第３の振幅および／または幅は、第２の振幅および／または幅よりも大きい。
【００９６】
相変化部分２１２ｂ〜２１２ｄを選択的にプログラムすることによって、相変化材料２０８内に４つの状態を提供するように、相変化メモリセル２００ｂをプログラムすることができる。一実施形態では、第１の状態では、相変化部分２１２ｂ〜２１２ｄはアモルファスである。第２の状態では、第２の相変化部分２１２ｂは結晶質であり、相変化部分２１２ｃおよび２１２ｄはアモルファスである。第３の状態では、相変化部分２１２ｂおよび２１２ｃは結晶質であり、第４の相変化部分２１２ｄはアモルファスである。第４の状態では、相変化部分２１２ｂ〜２１２ｄは結晶質である。
【００９７】
別の実施形態では、第１の状態では、相変化部分２１２ｂ〜２１２ｄは結晶質である。第２の状態では、第２の相変化部分２１２ｂはアモルファスであり、相変化部分２１２ｃおよび２１２ｄは結晶質である。第３の状態では、相変化部分２１２ｂおよび２１２ｃはアモルファスであり、第４の相変化部分２１２ｄは結晶質である。第４の状態では、相変化部分２１２ｂ〜２１２ｄはアモルファスである。別の実施形態では、相変化メモリセル２００ｂ内において所望数の状態を得るために、任意の適切な数の相変化階段状部分２１２が用いられる。
【００９８】
図２Ｄは、相変化メモリセル２００ｃの別の実施形態の上面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル２００ｃと同様である。相変化メモリセル２００ｃは、相変化メモリセル２００ｃにおいて相変化部分２１０ａ〜２１０ｅが相変化部分２１４ａ〜２１４ｅに置き換えられている点を除いては、図２Ａに照らして説明および図示した相変化メモリセル２００ａと同様である。相変化材料２０８は、第１の相変化部分２１４ａ、第２の相変化部分２１４ｂ、第３の相変化部分２１４ｃ、第４の相変化部分２１４ｄ、および第５の相変化部分２１４ｅを有している。第１の相変化部分２１４ａは、第１の電極２０２および第２の相変化部分２１４ｂと接触している。第２の相変化部分２１４ｂは、第３の相変化部分２１４ｃと接触している。第３の相変化部分２１４ｃは、第４の相変化部分２１４ｄと接触している。第４の相変化部分２１４ｄは、第５の相変化部分２１２ｅと接触している。第５の相変化部分２１２ｅは、第２の電極２０４と接触している。
【００９９】
相変化部分２１４ａ〜２１４ｅは、絶縁材料２０６によって構成された階段状のパターンを成している。相変化部分２１４ａ〜２１４ｅによって、相変化部分間における遷移が明確になる。各相変化部分２１４ａ〜２１４ｅは、実質的に長方形である。第１の相変化部分２１４ａおよび第５の相変化部分２１４ｅの寸法は、実質的に同じである。第２の相変化部分２１４ｂおよび第４の相変化部分２１４ｄの寸法は、実質的に同じである。電極２０２および２０４に水平な相変化部分２１４ｂおよび２１４ｄの断面は、第３の相変化部分２１４ｃより大きい。電極２０２および２０４に水平な相変化部分２１４ａおよび２１４ｅの断面は、相変化部分２１４ｂおよび２１４ｄより大きい。各相変化部分２１４ａ〜２１４ｅは、電極２０２および２０４の一端と実質的に一致している。
【０１００】
能動デバイス（例えばトランジスタまたはダイオード）などの選択デバイスは、第１の電極２０２または第２の電極２０４に電気的に結合され、第１の電極２０２または第２の電極２０４の他方、ひいては相変化材料２０８への電流パルスまたは電圧パルスの印加を制御し、これによって相変化材料２０８をセットおよびリセットすることができる。第３の相変化部分２１４ｃにおける電流密度は、相変化部分２１４ｂおよび２１４ｄにおける電流密度よりも大きい。これは、電極２０２および２０４に水平な第３の相変化部分２１４ｃの断面が、相変化部分２１４ｂおよび２１４ｄより狭いからである。相変化部分２１４ｂおよび２１４ｄにおける電流密度は、相変化部分２１４ａおよび２１４ｅにおける電流密度より大きい。これは、電極２０２および２０４に水平な相変化部分２１４ｂおよび２１４ｄの断面が、相変化部分２１４ａおよび２１４ｅより狭いからである。従って、振幅および／または幅のより低い電流パルスまたは電圧パルスは、相変化部分２１４ｂおよび２１４ｄをプログラムするためというよりは、第３の相変化部分２１４ｃをプログラムするために用いられる。さらに、振幅および／または幅のより低い電流パルスまたは電圧パルスは、相変化部分２１４ａおよび２１４ｅをプログラムするためというよりは、相変化部分２１４ｂおよび２１４ｄをプログラムするために用いられる。
【０１０１】
相変化メモリセル２００ｃの動作中は、第１の電極２０２と第２の電極２０４との間に電流パルスまたは電圧パルスが印加され、相変化メモリセル２００ｃがプログラムされる。第１の振幅および／または幅を有する第１の電流パルスまたは電圧パルスは、第１の相変化部分２１４ａ、第２の相変化部分２１４ｂ、第４の相変化部分２１４ｄ、または第５の相変化部分２１４ｅに多大な影響を及ぼすことなく、第３の相変化部分２１４をプログラムする。第２の振幅および／または幅を有する第２の電流パルスまたは電圧パルスは、相変化部分２１４ａおよび２１４ｅに多大な影響を及ぼすことなく、相変化部分２１４ｂ〜２１４ｄをプログラムする。第２の振幅および／または幅は、第１の振幅および／または幅よりも大きい。第３の振幅および／または幅を有する第３の電流パルスまたは電圧パルスは、相変化部分２１４ａ〜２１４ｅをプログラムする。第３の振幅および／または幅は、第２の振幅および／または幅よりも大きい。
【０１０２】
相変化部分２１４ａ〜２１４ｅを選択的にプログラムすることによって、相変化材料２０８内の４つの状態を提供するように相変化メモリセル２００ｃをプログラムすることができる。一実施形態では、第１の状態では、相変化部分２１４ａ〜２１４ｅはアモルファスである。第２の状態では、第３の相変化部分２１４ｃは結晶質であり、第１の相変化部分２１４ａ、第２の相変化部分２１４ｂ、第４の相変化部分２１４ｄ、および第５の相変化部分２１４ｅはアモルファスである。第３の状態では、相変化部分２１４ｂ〜２１４ｄは結晶質であり、相変化部分２１４ａおよび２１４ｅはアモルファスである。第４の状態では、相変化部分２１４ａ〜２１４ｅは結晶質である。
【０１０３】
別の実施形態では、第１の状態では、相変化部分２１４ａ〜２１４ｅは結晶質である。第２の状態では、第３の相変化部分２１４ｃはアモルファスであり、第１の相変化部分２１４ａ、第２の相変化部分２１４ｂ、第４の相変化部分２１４ｄ、および第５の相変化部分２１４ｅは結晶質である。第３の状態では、相変化部分２１４ｂ〜２１４ｄはアモルファスであり、相変化部分２１４ａおよび２１４ｅは結晶質である。第４の状態では、相変化部分２１４ａ〜２１４ｅはアモルファスである。別の実施形態では、相変化メモリセル２００ｃ内において所望数の状態を得るために、任意の適切な数の相変化階段状部分２１４が用いられる。
【０１０４】
図２Ｅは、相変化メモリセル２００ｄの別の実施形態の上面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル２００ｄと同様である。相変化メモリセル２００ｄは、相変化メモリセル２００ｃ内の相変化部分２１０ａ〜２１０ｅが相変化部分２１６ａ〜２１６ｅに置き換えられている点を除いては、図２Ａに照らして説明および図示した相変化メモリセル２００ａと同様である。相変化材料２０８は、第１の相変化部分２１６ａ、第２の相変化部分２１６ｂ、第３の相変化部分２１６ｃ、第４の相変化部分２１６ｄ、および第５の相変化部分２１６ｅを有している。第１の相変化部分２１６ａは、第１の電極２０２および第２の相変化部分２１６ｂに接触している。第２の相変化部分２１６ｂは、第３の相変化部分２１６ｃに接触している。第３の相変化部分２１６ｃは、第４の相変化部分２１６ｄに接触している。第４の相変化部分２１６ｄは、第５の相変化部分２１６ｅに接触している。第５の相変化部分２１６ｅは、第２の電極２０４に接触している。
【０１０５】
相変化部分２１６ａ〜２１６ｅは、絶縁材料２０６によって構成された階段状のパターンを成している。相変化部分２１６ａ〜２１６ｅによって、相変化部分間における遷移が明確になる。各相変化部分２１６ａ〜２１６ｅは、実質的に長方形である。第１の相変化部分２１６ａおよび第５の相変化部分２１６ｅの寸法は、実質的に同じである。電極２０２および２０４に水平な相変化部分２１６ａおよび２１６ｅの断面は、第４の相変化部分２１６ｄよりも大きい。電極２０２および２０４に水平な第４の相変化部分２１６ｄの断面は、第３の相変化部分２１６ｃよりも大きい。第３の相変化部分２１６ｃの断面は、第２の相変化部分２１６ｂよりも大きい。各相変化部分２１６ａ〜２１６ｅは、電極２０２および２０４の一端と実質的に一列に並んでいる。
【０１０６】
能動デバイス（例えばトランジスタまたはダイオード）などの選択デバイスは、第１の電極２０２または第２の電極２０４に電気的に結合され、第１の電極２０２または第２の電極２０４の他方、ひいては相変化材料２０８への電流パルスまたは電圧パルスの印加を制御し、これによって相変化材料２０８をセットおよびリセットすることができる。第２の相変化部分２１６ｂにおける電流密度は、第３の相変化部分２１６ｃにおける電流密度よりも大きい。これは、電極２０２および２０４に水平な第３の相変化部分２１６ｂの断面が、第３の相変化部分２１６ｃよりも狭いからである。第３の相変化部分２１６ｃにおける電流密度は、第４の相変化部分２１６ｄにおける電流密度よりも大きい。これは、電極２０２および２０４に水平な第３の相変化部分２１６ｃの断面が、第４の相変化部分２１６ｄよりも狭いからである。従って、振幅および／または幅のより低い電流パルスまたは電圧パルスは、第３の相変化部分２１６ｃをプログラムするためというよりは、第２の相変化部分２１６ｂをプログラムするために用いられる。さらに、振幅および／または幅のより低い電流パルスまたは電圧パルスは、第４の相変化部分２１６ｄをプログラムするためというよりは、第３の相変化部分２１６ｃをプログラムするために用いられる。
【０１０７】
相変化メモリセル２００ｄの動作中は、第１の電極２０２と第２の電極２０４との間に電流パルスまたは電圧パルスが印加されて、相変化メモリセル２００ｄがプログラムされる。第１の振幅および／または幅を有する第１の電流パルスまたは電圧パルスは、第１の相変化部分２１６ａ、第３の相変化部分２１６ｂ、第４の相変化部分２１６ｄ、および第５の相変化部分２１６ｅに多大な影響を及ぼすことなく、第２の相変化部分２１６をプログラムする。第２の振幅および／または幅を有する第２の電流パルスまたは電圧パルスは、第１の相変化部分２１６ａ、第４の相変化部分２１６ｄ、および第５の相変化部分２１６ｅに多大な影響を及ぼすことなく、相変化部分２１６ｂおよび２１６ｃをプログラムする。第２の振幅および／または幅は、第１の振幅および／または幅よりも大きい。第３の振幅および／または幅を有する第３の電流パルスまたは電圧パルスは、相変化部分２１６ａおよび２１６ｅに多大な影響を及ぼすことなく、相変化部分２１６ｂ〜２１６ｄをプログラムする。第３の振幅および／または幅は、第２の振幅および／または幅よりも大きい。
【０１０８】
相変化部分２１６ｂ〜２１６ｄを選択的にプログラムすることによって、相変化材料２０８内に４つの状態を提供するように相変化メモリセル２００ｄをプログラムすることができる。一実施形態では、第１の状態では、相変化部分２１６ｂ〜２１６ｄはアモルファスである。第２の状態では、第２の相変化部分２１６ｂは結晶質であり、相変化部分２１６ｃおよび２１６ｄはアモルファスである。第３の状態では、相変化部分２１６ｂおよび２１６ｃは結晶質であり、第４の相変化部分２１６ｄはアモルファスである。第４の状態では、相変化部分２１６ｂ〜２１６ｄは結晶質である。
【０１０９】
別の実施形態では、第１の状態では、相変化部分２１６ｂ〜２１６ｄは結晶質である。第２の状態では、第２の相変化部分２１６ｂはアモルファスであり、相変化部分２１６ｃおよび２１６ｄは結晶質である。第３の状態では、相変化部分２１６ｂおよび２１６ｃはアモルファスであり、第４の相変化部分２１６ｄは結晶質である。第４の状態では、相変化部分２１６ｂ〜２１６ｄはアモルファスである。別の実施形態では、相変化メモリセル２００ｄ内において所望数の状態を得るために、任意の適切な数の相変化階段状部分２１６が用いられる。
【０１１０】
図３Ａは、相変化メモリセル２２０ａの別の実施形態の上面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル２２０ａと同様である。相変化メモリセル２２０ａは、相変化メモリセル２２０ａが誘電体材料２２２を含んでいることを除いては、図２Ａに照らして説明および図示した相変化メモリセル２００ａと同様である。誘電体材料２２２は、低誘電率材料などの任意の適切な誘電体材料を含んでいる。
【０１１１】
誘電体材料２２２は、絶縁材料２０６および相変化材料２０８に接触している。誘電体材料２２２は、相変化部分２１０ｂ〜２１０ｄによって構成された階段状のパターンを囲み、相変化部分２１０ｂ〜２１０ｄの熱環境に差異を生じさせる。一実施形態では、誘電体材料２２２の熱伝導率は絶縁材料２０６よりも低い。相変化部分２１０ｂ〜２１０ｄの熱環境に差異を生じさせることによって、各相変化部分２１０ｂ〜２１０ｄ内において誘起される温度がプログラミング中にさらに制御される。相変化メモリセル２２０ａは、図２Ａに照らして説明および図示した相変化メモリセル２００ａと同様に動作する。
【０１１２】
図３Ｂは、相変化メモリセル２２０ｂの別の実施形態の上面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル２２０ｂと同様である。相変化メモリセル２２０ｂは、相変化メモリセル２２０ｂが誘電体材料２２２を含んでいることを除いては、図２Ｃに照らして説明および図示した相変化メモリセル２００ｂと同様である。誘電体材料２２２は、低誘電率材料などの任意の適切な誘電体材料を含んでいる。
【０１１３】
誘電体材料２２２は、絶縁材料２０６および相変化材料２０８に接触している。誘電体材料２２２は、相変化部分２１２ｂ〜２１２ｄによって構成された階段状のパターンを囲んでおり、相変化部分２１２ｂ〜２１２ｄの熱環境に差異を生じさせる。一実施形態では、誘電体材料２２２の熱伝導率は絶縁材料２０６よりも低い。相変化部分２１２ｂ〜２１２ｄの熱環境に差異を生じさせることにより、各相変化部分２１２ｂ〜２１２ｄ内において誘起される温度がプログラミング中にさらに制御される。相変化メモリセル２２０ｂは、図２Ｃに照らして説明および図示した相変化メモリセル２００ｂと同様に動作する。
【０１１４】
図３Ｃは、相変化メモリセル２２０ｃの別の実施形態の上面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル２２０ｃと同様である。相変化メモリセル２２０ｃは、相変化メモリセル２２０ｃが誘電体材料２２２を含んでいることを除いては、図２Ｄに照らして説明および図示した相変化メモリセル２００ｃと同様である。誘電体材料２２２は、低誘電率材料などの任意の適切な誘電体材料を含んでいる。
【０１１５】
誘電体材料２２２は、絶縁材料２０６および相変化材料２０８に接触している。誘電体材料２２２は、相変化部分２１４ｂ〜２１４ｄによって構成された階段状のパターンに接触し、相変化部分２１４ｂ〜２１４ｄの熱環境に差異を生じさせる。一実施形態では、誘電体材料２２２の熱伝導率は絶縁材料２０６よりも低い。相変化部分２１４ｂ〜２１４ｄの熱環境に差異を生じさせることによって、各相変化部分２１４ｂ〜２１４ｄ内において誘起される温度は、プログラミング中にさらに制御される。相変化メモリセル２２０ｃは、図２Ｄに照らして説明および図示した相変化メモリセル２００ｃと同様に動作する。
【０１１６】
図３Ｄは、相変化メモリセル２２０ｄの別の実施形態の上面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル２２０ｄと同様である。相変化メモリセル２２０ｄは、相変化メモリセル２２０ｄが誘電体材料２２２を含んでいることを除いては、図２Ｅに照らして説明および図示した相変化メモリセル２００ｄと同様である。誘電体材料２２２は、低誘電率材料などの任意の適切な誘電体材料を含んでいる。
【０１１７】
誘電体材料２２２は、絶縁材料２０６および相変化材料２０８に接触している。誘電体材料２２２は、相変化部分２１６ｂ〜２１６ｄによって構成された階段状のパターンに接触しており、相変化部分２１６ｂ〜２１６ｄの熱環境に差異を生じさせる。一実施形態では、誘電体材料２２２の熱伝導率は、絶縁材料２０６よりも低い。相変化部分２１６ｂ〜２１６ｄの熱環境に差異を生じさせることによって、各相変化部分２１６ｂ〜２１６ｄ内において誘起される温度がプログラミング中にさらに制御される。相変化メモリセル２２０ｄは、図２Ｅに照らして説明および図示した相変化メモリセル２００ｄと同様に動作する。
【０１１８】
図４Ａは、相変化メモリセル２３０ａの別の実施形態の上面図を示している。図４Ｂは、相変化メモリセル２３０ａの一実施形態の垂直断面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル２３０ａと同様である。相変化メモリセル２３０ａは、相変化メモリセル２３０ａが誘電体層２３２を含んでいることを除いては、図３Ａに照らして説明および図示した相変化メモリセル２２０ａと同様である。誘電体層２３２は、低誘電率材料などの任意の適切な誘電体材料を含んでいる。
【０１１９】
誘電体層２３２は、第３の相変化部分２１０ｃおよび第４の相変化部分２１０ｄの上部に接触し、第３の相変化部分２１０ｃおよび第４の相変化部分２１０ｄの熱環境に差異を生じさせる。一実施形態では、誘電体層２３２の熱伝導率は絶縁材料２０６よりも低い。相変化部分２１０ｃおよび２１０ｄの熱環境に差異を生じさせることによって、各相変化部分２１０ｃおよび２１０ｄ内において誘起される温度がプログラミング中にさらに制御される。
【０１２０】
能動デバイス（例えばトランジスタまたはダイオード）などの選択デバイスは、第１の電極２０２または第２の電極２０４に結合されて、第１の電極２０２または第２の電極２０４の他方、ひいては相変化材料２０８への電流パルスまたは電圧パルスの印加を制御し、これによって相変化材料２０８をセットおよびリセットすることができる。第３の相変化部分２１０ｃにおける電流密度は、相変化部分２１０ｂおよび２１０ｄにおける電流密度より大きい。これは、電極２０２および２０４に水平な第３の相変化部分２１０ｃの断面が、相変化部分２１０ｂおよび２１０ｄより狭いからである。第２の相変化部分２１０ｂにおける電流密度は、第４の相変化部分２１０ｄにおける電流密度と実質的に同様である。しかし第４の相変化部分２１０ｄは、第２の相変化部分２１０ｂよりも多くの熱を保持している。これは、第４の相変化部分２１０ｄが誘電体層２３２に接触しているからである。別の実施形態では、相変化メモリセル２３０ａ内において所望数の状態を得るために、任意の適切な数の相変化階段状部分２１０に接触している任意の適切な寸法の誘電体層２３２が用いられる。
【０１２１】
相変化メモリセル２３０ａの動作中は、第１の電極２０２と第２の電極２０４との間に電流パルスまたは電圧パルスが印加されて、相変化メモリセル２３０ａがプログラムされる。第１の振幅および／または幅を有する第１の電流パルスまたは電圧パルスは、第２の相変化部分２１０ｂまたは第４の相変化部分２１０ｄに多大な影響を及ぼすことなく、第３の相変化部分２１０ｃをプログラムする。第２の振幅および／または幅を有する第２の電流パルスまたは電圧パルスは、第２の相変化部分２１０ｂに多大な影響を及ぼすことなく、相変化部分２１０ｃおよび２１０ｄをプログラムする。第２の振幅および／または幅は、第１の振幅および／または幅よりも大きい。第３の振幅および／または幅を有する第３の電流パルスまたは電圧パルスは、相変化部分２１０ｂ〜２１０ｄをプログラムする。第３の振幅および／または幅は、第２の振幅および／または幅よりも大きい。
【０１２２】
相変化部分２１０ｂ〜２１０ｄを選択的にプログラムすることによって、相変化材料２０８内に４つの状態を提供するように、相変化メモリセル２３０ａをプログラムすることができる。一実施形態では、第１の状態では、相変化部分２１０ｂ〜２１０ｄはアモルファスである。第２の状態では、第３の相変化部分２１０ｃは結晶質であり、相変化部分２１０ｂおよび２１０ｄはアモルファスである。第３の状態では、相変化部分２１０ｃおよび２１０ｄは結晶質であり、第２の相変化部分２１０ｂはアモルファスである。第４の状態では、相変化部分２１０ｂ〜２１０ｄは結晶質である。
【０１２３】
別の実施形態では、第１の状態では、相変化部分２１０ｂ〜２１０ｄは結晶質である。第２の状態では、第３の相変化部分２１０ｃはアモルファスであり、相変化部分２１０ｂおよび２１０ｄは結晶質である。第３の状態では、相変化部分２１０ｃおよび２１０ｄはアモルファスであり、第２の相変化部分２１０ｂは結晶質である。第４の状態では、相変化部分２１０ｂ〜２１０ｄはアモルファスである。別の実施形態では、相変化メモリセル２３０ａ内において所望数の状態を得るために、任意の適切な数の相変化階段状部分２１０が用いられる。
【０１２４】
図４Ｃは、相変化メモリセル２３０ｂの別の実施形態の上面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル２３０ｂと同様である。相変化メモリセル２３０ｂは、相変化メモリセル２３０ｂが誘電体層２３２を含んでいることを除いては、図３Ｂに照らして説明および図示した相変化メモリセル２２０ｂと同様である。誘電体層２３２は、低誘電率材料などの任意の適切な誘電体材料を含んでいる。誘電体層２３２は、第２の相変化部分２１２ｂおよび第３の相変化部分２１２ｃの最上部に接触しており、第２の相変化部分２１２ｂおよび第３の相変化部分２１２ｃの熱環境に差異を生じさせる。一実施形態では、誘電体層２３２の熱伝導率は、絶縁材料２０６よりも低い。相変化部分２１０ｂおよび２１０ｃの熱環境に差異を生じさせることによって、各相変化部分２１０ｂおよび２１０ｃ内において誘起される温度がプログラミング中にさらに制御される。相変化メモリセル２３０ｂは、図２Ｃに照らして説明および図示した相変化メモリセル２００ｂと同様に動作する。
【０１２５】
図４Ｄは、相変化メモリセル２３０ｃの別の実施形態の上面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル２３０ｃと同様である。相変化メモリセル２３０ｃは、相変化メモリセル２３０ｃが誘電体層２３２を含んでいることを除いては、図３Ｃに照らして説明および図示した相変化メモリセル２２０ｃと同様である。誘電体層２３２は、低誘電率材料などの任意の適切な誘電体材料を含んでいる。
【０１２６】
誘電体層２３２は、第４の相変化部分２１４ｄの最上部、および第２の相変化部分２１４ｂおよび第３の相変化部分２１４ｃの最上部の一部に接触している。誘電体層２３２は、相変化部分２１４ｂ〜２１４ｄの熱環境に差異を生じさせる。一実施形態では、誘電体層２３２の熱伝導率は、絶縁材料２０６よりも低い。相変化部分２１４ｂ〜２１４ｄの熱環境に差異を生じさせることによって、各相変化部分２１４ｂ〜２１４ｄ内において誘起される温度がプログラミング中にさらに制御される。
【０１２７】
能動デバイス（例えばトランジスタまたはダイオード）などの選択デバイスは、第１の電極２０２または第２の電極２０４に結合されて、第１の電極２０２または第２の電極２０４の他方、ひいては相変化材料２０８への電流パルスまたは電圧パルスの印加を制御し、これによって相変化材料２０８をセットおよびリセットすることができる。第４の相変化部分２１４ｄにおける電流密度は、第２の相変化部分２１４ｂにおける電流密度と実質的に同じである。しかし第４の相変化部分２１４ｄは、第２の相変化部分２１４ｂよりも多くの熱を保持している。これは、第４の相変化部分２１４ｄが、誘電体層２３２のより多くに接触しているからである。別の実施形態では、相変化メモリセル２３０ｃにおける所望数の状態を得るために、任意の適切な数の相変化階段状部分２１４に接触している任意の適切な寸法の誘電体層２３２が用いられる。
【０１２８】
相変化メモリセル２３０ｃの動作中では、第１の電極２０２と第２の電極２０４との間に電流パルスまたは電圧パルスが印加され、相変化メモリセル２３０ｃがプログラムされる。第１の振幅および／または幅を有する第１の電流パルスまたは電圧パルスは、第２の相変化部分２１４ｂまたは第４の相変化部分２１４ｄに多大な影響を及ぼすことなく、第３の相変化部分２１４ｃをプログラムする。第２の振幅および／または幅を有する第２の電流パルスまたは電圧パルスは、第２の相変化部分２１４ｂに多大な影響を及ぼすことなく、相変化部分２１４ｃおよび２１４ｄをプログラムする。第２の振幅および／または幅は、第１の振幅および／または幅よりも大きい。第３の振幅および／または幅を有する第３の電流パルスまたは電圧パルスは、相変化部分２１４ｂ〜２１４ｄをプログラムする。第３の振幅および／または幅は、第２の振幅および／または幅よりも大きい。
【０１２９】
相変化部分２１４ｂ〜２１４ｄを選択的にプログラムすることによって、相変化材料２０８内の４つの状態を提供するように相変化メモリセル２３０ｃをプログラムすることができる。一実施形態では、第１の状態では、相変化部分２１４ｂ〜２１４ｄはアモルファスである。第２の状態では、第３の相変化部分２１４ｃは結晶質であり、第２の相変化部分２１４ｂおよび第４の相変化部分２１４ｄはアモルファスである。第３の状態では、相変化部分２１４ｃおよび２１４ｄは結晶質であり、第２の相変化部分２３８ｃはアモルファスである。第４の状態では、相変化部分２１４ｂ〜２１４ｄは結晶質である。
【０１３０】
別の実施形態では、第１の状態では、相変化部分２１４ｂ〜２１４ｄは結晶質である。第２の状態では、第３の相変化部分２１４ｃはアモルファスであり、第２の相変化部分２１４ｂおよび第４の相変化部分２１４ｄは結晶質である。第３の状態では、相変化部分２１４ｃおよび２１４ｄはアモルファスであり、第２の相変化部分２１４ｂは結晶質である。第４の状態では、相変化部分２１４ｂ〜２１４ｄはアモルファスである。別の実施形態では、相変化メモリセル２３０ｃ内において所望数の状態を得るために、任意の適切な数の相変化階段状部分２１４が用いられる。
【０１３１】
図４Ｅは、相変化メモリセル２３０ｄの別の実施形態の上面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは相変化メモリセル２３０ｄと同様である。相変化メモリセル２３０ｃは、相変化メモリセル２３０ｄが誘電体層２３２を含んでいることを除いては、図３Ｄに照らして説明および図示した相変化メモリセル２２０ｄと同様である。誘電体層２３２は、低誘電率材料などの任意の適切な誘電体材料を含んでいる。
【０１３２】
誘電体層２３２は、第３の相変化部分２１６ｃの最上部、および第２の相変化部分２１６ｂおよび第４の相変化部分２１６ｄの最上部の一部に接触している。誘電体層２３２は、相変化部分２１６ｂ〜２１６ｄの熱環境に差異を生じさせる。一実施形態では、誘電体層２３２の熱伝導率は、絶縁材料２０６よりも低い。相変化部分２１６ｂ〜２１６ｄの熱環境に差異を生じさせることによって、各相変化部分２１６ｂ〜２１６ｄ内において誘起される温度がプログラミング中にさらに制御される。相変化メモリセル２３０ｄは、図２Ｅに照らして説明および図示した相変化メモリセル２００ｄと同様に動作する。
【０１３３】
図５Ａは、相変化メモリセル２５０ａの別の実施形態の上面図を示している。図５Ｂは、相変化メモリセル２５０ａの一実施形態の垂直断面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル２５０ａと同様である。相変化メモリセル２５０ａは、相変化メモリセル２５０ａ内において相変化材料２０８が相変化材料２５２ａ〜２５２ｃに置き換えられている点と、相変化部分２１０ａ〜２１０ｅが相変化部分２５４ａ〜２５４ｅに置き換えられている点とを除いては、図２Ａに照らして説明および図示した相変化メモリセル２００ａと同様である。
【０１３４】
第１の相変化部分２５４ａおよび第５の相変化部分２５４ｅは、第１の相変化材料２５２ａを含んでいる。第２の相変化部分２５４ｂおよび第４の相変化部分２５４ｄは、第２の相変化材料２５２ｂを含んでいる。第３の相変化部分２５４ｃは、第３の相変化材料２５２ｃを含んでいる。別の実施形態では、相変化メモリセル２５０ａ内において所望数の状態を得るために、任意の適切な数の相変化材料２５２が、任意の適切な数の変化部分２５４と共に用いられる。
【０１３５】
相変化材料２５２ａ〜２５２ｃの少なくとも２つは、異なる結晶化温度を有している。相変化部分２５４ａ〜２５４ｅ間の結晶化温度に差異を生じさせることによって、各相変化部分２５４ａ〜２５４ｅの遷移がプログラミング中にさらに制御される。相変化メモリセル２５０ａは、図２Ａに照らして説明および図示した相変化メモリセル２００ａと同様に動作する。
【０１３６】
図５Ｃは、相変化メモリセル２５０ｂの別の実施形態の上面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル２５０ｂと同様である。相変化メモリセル２５０ｂは、相変化メモリセル２５０ｂ内において相変化材料２０８が相変化材料２５２ａ〜２５２ｃに置き換えられている点と、相変化部分２１２ａ〜２１２ｅが相変化部分２５６ａ〜２５６ｅに置き換えられている点とを除いては、図２Ｃに照らして説明および図示した相変化メモリセル２００ｂと同様である。
【０１３７】
第１の相変化部分２５６ａ、第４の相変化部分２５６ｄ、および第５の相変化部分２５６ｅは、第１の相変化材料２５２ａを含んでいる。第３の相変化部分２５６ｃは、第２の相変化材料２５２ｂを含んでいる。第２の相変化部分２５６ｂは、第３の相変化材料２５２ｃを含んでいる。別の実施形態では、相変化メモリセル２５０ｂ内における所望数の状態を得るために、任意の適切な数の相変化材料２５２が任意の適切な数の相変化部分２５６と共に用いられる。
【０１３８】
相変化材料２５２ａ〜２５２ｃの少なくとも２つは、異なる結晶化温度を有している。相変化部分２５６ａ〜２５６ｅ間における結晶化温度に差異を生じさせることによって、各相変化部分２５６ａ〜２５６ｅの遷移がプログラミング中にさらに制御される。相変化メモリセル２５０ｂは、図２Ｃに照らして説明および図示した相変化メモリセル２００ｂと同様に動作する。
【０１３９】
図５Ｄは、相変化メモリセル２５０ｃの別の実施形態の上面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル２５０ｃと同様である。相変化メモリセル２５０ｃは、相変化メモリセル２５０ｃ内において相変化材料２０８が相変化材料２５２ａ〜２５２ｃに置き換えられている点と、相変化部分２１４ａ〜２１４ｅが相変化部分２５８ａ〜２５８ｅに置き換えられている点とを除いては、図２Ｄに照らして説明および図示した相変化メモリセル２００ｃと同様である。第１の相変化部分２５８ａおよび第５の相変化部分２５８ｅは、第１の相変化材料２５２ａを含んでいる。第２の相変化部分２５８ｂおよび第４の相変化部分２５８ｄは、第２の相変化材料２５２ｂを含んでいる。第３の相変化部分２５８ｃは、第３の相変化材料２５２ｃを含んでいる。別の実施形態では、相変化メモリセル２５０ｃ内において所望数の状態を得るために、任意の適切な数の相変化材料２５２が、任意の適切な数の相変化部分２５８と共に用いられる。
【０１４０】
相変化材料２５２ａ〜２５２ｃの少なくとも２つは、異なる結晶化温度を有している。相変化部分２５８ａ〜２５８ｅ間における結晶化温度に差異を生じさせることによって、各相変化部分２５８ａ〜２５８ｅの遷移が、プログラミング中にさらに制御される。相変化メモリセル２５０ｃは、図２Ｄに照らして説明および図示した相変化メモリセル２００ｃと同様に動作する。
【０１４１】
図５Ｅは、相変化メモリセル２５０ｄの別の実施形態の上面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは相変化メモリセル２５０ｄと同様である。相変化メモリセル２５０ｄは、相変化メモリセル２５０ｄ内において相変化材料２０８が相変化材料２５２ａ〜２５２ｃに置き換えられている点と、相変化部分２１６ａ〜２１６ｅが相変化部分２６０ａ〜２６０ｅに置き換えられている点とを除いては、図２Ｅに照らして説明および図示した相変化メモリセル２００ｄと同様である。第１の相変化部分２６０ａ、第４の相変化部分２６０ｄ、および第５の相変化部分２６０ｅは、第１の相変化材料２５２ａを含んでいる。第３の相変化部分２６０ｃは、第２の相変化材料２５２ｂを含んでいる。第２の相変化部分２６０ｂは、第３の相変化材料２５２ｃを含んでいる。別の実施形態では、相変化メモリセル２５０ｃ内における所望数の状態を得るために、任意の適切な数の相変化材料２５２が任意の適切な数の相変化部分２６０と共に用いられる。
【０１４２】
相変化材料２５２ａ〜２５２ｃの少なくとも２つは、異なる結晶化温度を有している。相変化部分２６０ａ〜２６０ｅ間における結晶化温度に差異を生じさせることによって、各相変化部分２６０ａ〜２６０ｅの遷移が、プログラミング中にさらに制御される。相変化メモリセル２５０ｄは、図２Ｅに照らして説明および図示した相変化メモリセル２００ｄと同様に動作する。
【０１４３】
図６Ａは、相変化メモリセル２７０ａの別の実施形態の上面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは相変化メモリセル２７０ａと同様である。相変化メモリセル２７０ａは、相変化メモリセル２７０ａが誘電体材料２２２を含んでいる点を除いては、図５Ａに照らして説明および図示した相変化メモリセル２５０ａと同様である。誘電体材料２２２は、低誘電率材料などの任意の適切な誘電体材料を含んでいる。
【０１４４】
誘電体材料２２２は、絶縁材料２０６および相変化材料２５２ａ〜２５２ｃに接触している。誘電体材料２２２は、相変化部分２５４ｂ〜２５４ｄによって構成された階段状のパターンの側面を囲み、相変化部分２５４ｂ〜２５４ｄの熱環境に差異を生じさせる。一実施形態では、誘電体材料２２２の熱伝導率は絶縁材料２０６よりも低い。相変化部分２５４ｂ〜２５４ｄの熱環境に差異を生じさせることによって、各相変化部分２５４ｂ〜２５４ｄ内において誘起される温度がプログラミング中にさらに制御される。相変化メモリセル２７０ａは、図２Ａに照らして説明および図示した相変化メモリセル２００ａと同様に動作する。
【０１４５】
図６Ｂは、相変化メモリセル２７０ｂの別の実施形態の上面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは相変化メモリセル２７０ｂと同様である。相変化メモリセル２７０ｂは、相変化メモリセル２７０ｂが誘電体材料２２２を含んでいる点を除いては、図５Ｃに照らして説明および図示した相変化メモリセル２５０ｂと同様である。誘電体材料２２２は、低誘電率材料などの任意の適切な誘電体材料を含んでいる。
【０１４６】
誘電体材料２２２は、絶縁材料２０６および相変化材料２５２ａ〜２５２ｃに接触している。誘電体材料２２２は、相変化部分２５６ｂ〜２５６ｄによって構成された階段状のパターンの側面を囲み、また相変化部分２５６ｂ〜２５６ｄの熱環境に差異を生じさせる。一実施形態では、誘電体材料２２２の熱伝導率は絶縁材料２０６よりも低い。相変化部分２５６ｂ〜２５６ｄの熱環境に差異を生じさせることによって、各相変化部分２５６ｂ〜２５６ｄ内において誘起される温度がプログラミング中にさらに制御される。相変化メモリセル２７０ｂは、図２Ｃに照らして説明および図示した相変化メモリセル２００ｂと同様に動作する。
【０１４７】
図６Ｃは、相変化メモリセル２７０ｃの別の実施形態の上面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは相変化メモリセル２７０ｃと同様である。相変化メモリセル２７０ｃは、相変化メモリセル２７０ｃが誘電体材料２２２を含んでいる点を除いては、図５Ｄに照らして説明および図示した相変化メモリセル２５０ｃと同様である。誘電体材料２２２は、低誘電率材料などの任意の適切な誘電体材料を含んでいる。
【０１４８】
誘電体材料２２２は、絶縁材料２０６および相変化材料２５２ａ〜２５２ｃに接触している。誘電体材料２２２は、相変化部分２５８ｂ〜２５８ｄによって構成された階段状のパターンの側面に接触し、相変化部分２５８ｂ〜２５８ｄの熱環境に差異を生じさせる。一実施形態では、誘電体材料２２２の熱伝導率は絶縁材料２０６よりも低い。相変化部分２５８ｂ〜２５８ｄの熱環境に差異を生じさせることによって、各相変化部分２５８ｂ〜２５８ｄ内において誘起される温度がプログラミング中にさらに制御される。相変化メモリセル２７０ｃは、図２Ｄに照らして説明および図示した相変化メモリセル２００ｃと同様に動作する。
【０１４９】
図６Ｄは、相変化メモリセル２７０ｄの別の実施形態の上面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは相変化メモリセル２７０ｄと同様である。相変化メモリセル２７０ｄは、相変化メモリセル２７０ｄが誘電体材料２２２を含んでいる点を除いては、図５Ｅに照らして説明および図示した相変化メモリセル２５０ｄと同様である。誘電体材料２２２は、低誘電率材料などの任意の適切な誘電体材料を含んでいる。
【０１５０】
誘電体材料２２２は、絶縁材料２０６および相変化材料２５２ａ〜２５２ｃに接触している。誘電体材料２２２は、相変化部分２６０ｂ〜２６０ｄによって構成された階段状のパターンの側面に接触し、相変化部分２６０ｂ〜２６０ｄの熱環境に差異を生じさせる。一実施形態では、誘電体材料２２２の熱伝導率は絶縁材料２０６よりも低い。相変化部分２６０ｂ〜２６０ｄの熱環境に差異を生じさせることによって、各相変化部分２６０ｂ〜２６０ｄ内において誘起される温度がプログラミング中にさらに制御される。相変化メモリセル２７０ｄは、図２Ｅに照らして説明および図示した相変化メモリセル２００ｄと同様に動作する。
【０１５１】
図７Ａは、相変化メモリセル２８０ａの別の実施形態の上面図である。一実施形態では、各メモリセル１０６ａ〜１０６ｄは相変化メモリセル２８０ａと同様である。相変化メモリセル２８０ａは、相変化メモリセル２８０ａ内において相変化材料２０８が相変化材料２５２ａ〜２５２ｃに置き換えられている点と、相変化部分２１０ａ〜２１０ｅが相変化部分２５４ａ〜２５４ｅに置き換えられている点とを除いては、図４Ａに照らして説明および図示した相変化メモリセル２３０ａと同様である。
【０１５２】
誘電体層２３２は、第３の相変化部分２５４ｃおよび第４の相変化部分２５４ｄの最上部に接触し、また第３の相変化部分２５４ｃおよび第３の相変化部分２５４ｄの熱環境に差異を生じさせる。一実施形態では、誘電体層２３２の熱伝導率は絶縁材料２０６よりも低い。相変化部分２５４ｃ〜２５４ｄの結晶化温度および熱環境に差異を生じさせることによって、各相変化部分２５４ｃ〜２５４ｄの遷移が、プログラミング中にさらに制御される。相変化メモリセル２８０ａは、図４Ａに照らして説明および図示した相変化メモリセル２３０ａと同様に動作する。
【０１５３】
図７Ｂは、相変化メモリセル２８０ｂの別の実施形態の上面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは相変化メモリセル２８０ｂと同様である。相変化メモリセル２８０ｂは、相変化メモリセル２８０ｂ内において相変化材料２０８が相変化材料２５２ａ〜２５２ｃに置き換えられている点と、相変化部分２１２ａ〜２１２ｅが相変化部分２５６ａ〜２５６ｅに置き換えられている点とを除いては、図４Ｃに照らして説明および図示した相変化メモリセル２３０ｂと同様である。
【０１５４】
誘電体層２３２は、第２の相変化部分２５６ｂおよび第３の相変化部分２５６ｃに接触しており、また第２の相変化部分２５６ｂおよび第３の相変化部分２５６ｃの熱環境に差異を生じさせる。一実施形態では、誘電体層２３２の熱伝導率は絶縁材料２０６よりも低い。相変化部分２５６ｂおよび２５６ｃの結晶化温度および熱環境に差異を生じさせることによって、各相変化部分２５６ｂおよび２５６ｃの遷移が、プログラミング中にさらに制御される。相変化メモリセル２８０ｂは、図４Ｃに照らして説明および図示した相変化メモリセル２３０ｂと同様に動作する。
【０１５５】
図７Ｃは、相変化メモリセル２８０ｃの別の実施形態の上面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは相変化メモリセル２８０ｃと同様である。相変化メモリセル２８０ｃは、相変化メモリセル２８０ｃ内において相変化材料２０８が相変化材料２５２ａ〜２５２ｃに置き換えられている点と、相変化部分２１４ａ〜２１４ｅが相変化部分２５８ａ〜２５８ｅに置き換えられている点とを除いては、図４Ｄに照らして説明および図示した相変化メモリセル２３０ｃと同様である。
【０１５６】
誘電体層２３２は、第４の相変化部分２５８ｄの最上部、および第２の相変化部分２５８ｂおよび第３の相変化部分２５８ｃの最上部の一部に接触しており、また相変化部分２５８ｂ〜２５８ｄの熱環境に差異を生じさせる。一実施形態では、誘電体層２３２の熱伝導率は絶縁材料２０６よりも低い。相変化部分２５８ｂ〜２５８ｄの結晶化温度および熱環境に差異を生じさせることによって、各相変化部分２５８ｂ〜２５８ｄの遷移が、プログラミング中にさらに制御される。相変化メモリセル２８０ｃは、図４Ｄに照らして説明および図示した相変化メモリセル２３０ｃと同様に動作する。
【０１５７】
図７Ｄは、相変化メモリセル２８０ｄの別の実施形態の上面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは相変化メモリセル２８０ｄと同様である。相変化メモリセル２８０ｄは、相変化メモリセル２８０ｄ内において相変化材料２０８が相変化材料２５２ａ〜２５２ｃに置き換えられている点と、相変化部分２１６ａ〜２１６ｅが相変化部分２６０ａ〜２６０ｅに置き換えられている点とを除いては、図４Ｅに照らして説明および図示した相変化メモリセル２３０ｄと同様である。
【０１５８】
誘電体層２３２は、第３の相変化部分２６０ｃの最上部、および第２の相変化部分２６０ｂおよび第４の相変化部分２６０ｄの最上部の一部に接触しており、また相変化部分２６０ｂ〜２６０ｄの熱環境に差異を生じさせる。一実施形態では、誘電体層２３２の熱伝導率は絶縁材料２０６よりも低い。相変化部分２６０ｂ〜２６０ｄの結晶化温度および熱環境に差異を生じさせることによって、各相変化部分２６０ｂ〜２６０ｄの遷移が、プログラミング中にさらに制御される。相変化メモリセル２８０ｄは、図４Ｅに照らして説明および図示した相変化メモリセル２３０ｄと同様に動作する。
【０１５９】
以下の図８Ａ〜図１８は、図２Ａ〜図２Ｅに照らして説明および図示した相変化メモリセル２００ａ〜２００ｄ、図３Ａ〜図３Ｄに照らして説明および図示した相変化メモリセル２２０ａ〜２２０ｄ、および図４Ａ〜図４Ｅに照らして説明および図示した相変化メモリセル２３０ａ〜２３０ｄを形成する方法の実施形態を示している。
【０１６０】
図８Ａは、前処理されたウェハ３００の一実施形態の上面図を示している。図８Ｂは、前処理されたウェハ３００の一実施形態の垂直断面図を示している。前処理されたウェハ３００は、第１の電極２０２、第２の電極２０４、絶縁材料２０６ａ、および下方のウェハ層（図示せず）を有している。第１の電極２０２および第２の電極２０４は、ＴｉＮ、ＴａＮ、Ｗ、ＴｉＳｉＮ、ＴｉＡｌＮ、ＴａＳｉＮ、またはＴａＡｌＮなどの任意の適切な電極材料を含んでいる。第１の電極２０２および第２の電極２０４の側方は、ＳｉＯ２、ＦＳＧ、ＢＰＳＧ、ＢＳＧ、低誘電率材料、あるいはその他の適切な誘電体材料などの絶縁材料２０６ａによって囲まれている。
【０１６１】
図９は、前処理されたウェハ３００および相変化材料層２０８ａの一実施形態の垂直断面図を示している。カルコゲナイド化合物材料などの相変化材料、あるいはその他の適切な相変化材料が、前処理されたウェハ３００上に堆積されて、相変化材料層２０８ａが形成される。相変化材料層２０８ａは、化学的気相成長法（ＣＶＤ）、原子層堆積法(ＡＬＤ)、有機金属化学的気相成長法(ＭＯＣＶＤ)、プラズマ気相成長法(ＰＶＤ)、ジェット気相堆積法（ＪＶＰ）、あるいはその他の適切な堆積技術を用いて堆積される。
【０１６２】
図１０は、相変化材料層２０８ａをエッチングした後における、前処理されたウェハ３００および相変化材料２０８の一実施形態の上面図を示している。相変化材料層２０８ａはエッチングされ、相変化材料２０８の階段状のパターンが形成される。
【０１６３】
一実施形態では、相変化材料２０８は、図２Ａに照らして説明および図示したメモリセル２００ａの相変化部分２１０ａ〜２１０ｅを含んでいる。別の実施形態では、相変化部分２１０ａ〜２１０ｅは、図２Ｃに照らして説明および図示したメモリセル２００ｂの相変化部分２１２ａ〜２１２ｅに置き換えられている。別の実施形態では、相変化部分２１０ａ〜２１０ｅは、図２Ｄに照らして説明および図示したメモリセル２００ｃの相変化部分２１４ａ〜２１４ｅに置き換えられている。別の実施形態では、相変化部分２１０ａ〜２１０ｅは、図２Ｅに照らして説明および図示したメモリセル２００ｄの相変化部分２１６ａ〜２１６ｅに置き換えられている。
【０１６４】
図１１は、前処理されたウェハ３００、相変化材料２０８、および別の絶縁材料層２０６ｂの一実施形態の垂直断面図を示している。ＳｉＯ２、ＦＳＧ、ＢＰＳＧ、ＢＳＧ、低誘電率材料、あるいはその他の適切な誘電体材料などの絶縁材料が、前処理されたウェハ３００および相変化材料２０８上の露出された部分上に堆積され、絶縁材料層２０６ｂが形成される。絶縁材料層２０６ｂは、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、ＰＶＤ、ＪＶＰ、あるいはその他の適切な堆積技術を用いて堆積される。
【０１６５】
図１２は、別の絶縁材料層２０６ｂをエッチングした後における、前処理されたウェハ３００、相変化材料２０８、および絶縁材料２０６の一実施形態の上面図を示している。
別の絶縁材料層２０６ｂは、化学的機械的平坦化（ＣＭＰ）あるいはその他の適切な平坦化技術を用いて平坦化されて相変化材料２０８が露出され、図２Ａに照らして説明および図示した相変化メモリセル２００ａが形成される。別の実施形態では、別の絶縁材料層２０６ｂは平坦化されて、図２Ｃに照らして説明および図示した相変化メモリセル２００ｂ、図２Ｄに照らして説明および図示した相変化メモリセル２００ｃ、図２Ｅに照らして説明および図示した相変化メモリセル２００ｄ、あるいはその他の適切な相変化メモリセル２００が形成される。
【０１６６】
図１３は、前処理されたウェハ３００、相変化材料２０８、および誘電体材料層２２２ａの一実施形態の垂直断面図を示している。前処理されたウェハ３００および相変化材料２０８（図１０参照)の露出された部分上に、低誘電率材料などの誘電体材料、あるいはその他の適切な誘電体材料が堆積され、誘電体材料層２２２ａが形成される。誘電体材料層２２２ａは、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、ＰＶＤ、ＪＶＰ、あるいはその他の適切な堆積技術を用いて堆積される。
【０１６７】
図１４は、誘電体材料層２２２ａを平坦化およびエッチングして、前処理されたウェハ３００および相変化材料２０８を露出させた後における、前処理されたウェハ３００、相変化材料２０８、および誘電体材料２２２の一実施形態の上面図を示している。誘電体材料層２２２ａは平坦化およびエッチングされ、誘電体材料２２２を形成する。
【０１６８】
図１５は、前処理されたウェハ３００、相変化材料２０８、誘電体材料２２２(図示せず）、および別の絶縁材料層２０６ｂの一実施形態の垂直断面図を示している。ＳｉＯ２、ＦＳＧ、ＢＰＳＧ、ＢＳＧ、低誘電率材料、あるいはその他の適切な誘電体材料などの絶縁材料が、前処理されたウェハ３００、相変化材料２０８、および誘電体材料２２２の露出された部分上に堆積され、絶縁材料層２０６ｂが形成される。絶縁材料層２０６ｂは、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、ＰＶＤ、ＪＶＰ、あるいはその他の適切な堆積技術を用いて堆積される。
【０１６９】
図１６は、別の絶縁材料層２０６ｂを平坦化した後における、前処理されたウェハ３００、相変化材料２０８、誘電体材料２２２、および絶縁材料２０６一実施形態の上面図を示している。別の絶縁材料層２０６ｂは、ＣＭＰあるいはその他の適切な平坦化技術を用いて平坦化されて、相変化材料２０８および誘電体材料２２２が露出され、そして図３Ａに照らして説明および図示した相変化メモリセル２２０ａが形成される。別の実施形態では、別の絶縁材料層２０６ｂは平坦化され、図３Ｂに照らして説明および図示した相変化メモリセル２２０ｂ、図３Ｃに照らして説明および図示した相変化メモリセル２２０ｃ、図３Ｄに照らして説明および図示した相変化メモリセル２２０ｄ、あるいはその他の適切な相変化メモリセル２２０が形成される。
【０１７０】
図１７は、前処理されたウェハ３００、相材料２０８、絶縁材料２０６(図１４参照)、および誘電体材料層２３２ａの一実施形態の垂直断面図を示している。相変化材料２０８、絶縁材料２０６、および誘電体材料２２２上に、低誘電率材料などの誘電体材料あるいはその他の適切な誘電体材料が堆積され、誘電体材料層２３２ａが形成される。
【０１７１】
図１８は、誘電体材料層２３２ａをエッチングした後における、前処理されたウェハ３００(図示せず）、相変化材料２０８、絶縁材料２０６、および誘電体層２３２の一実施形態の上面図を示している。誘電体材料層２３２ａはパターン形成およびエッチングされ、誘電体層２３２が形成される。一実施形態では、誘電体層２３２は、第３の相変化部分２１０ｃおよび第４の相変化部分２１０ｄに接触し、図４Ａに照らして説明および図示した相変化メモリセル２３０ａが形成される。別の実施形態では、誘電体層２３２は、第２の相変化部分２１２ｂおよび第３の相変化部分２１２ｃに接触し、図４Ｃに照らして説明および図示した相変化メモリセル２３０ｂが形成される。別の実施形態では、誘電体層２３２は、第４の相変化部分２１４ｄと、第２の相変化部分２１４ｂおよび第３の相変化部分２１４ｃの一部とに接触し、図４Ｄに照らして説明および図示した相変化メモリセル２３０ｃが形成される。別の実施形態では、誘電体層２３２は相変化部分２１６ａ〜２１６ｅの一部に接触し、図４Ｅに照らして説明および図示した相変化メモリセル２３０ｄが形成される。別の実施形態では、誘電体層２３２は任意の適切な相変化部分に接触し、相変化メモリセル２３０が形成される。
【０１７２】
以下の図１９Ａ〜図２４は、図５Ａ〜図５Ｅに照らして説明および図示した相変化メモリセル２５０ａ〜２５０ｄ、図６Ａ〜図６Ｄに照らして説明および図示した相変化メモリセル２７０ａ〜２７０ｄ、および図７Ａ〜図７Ｄに照らして説明および図示した相変化メモリセル２８０ａ〜２８０ｄを形成する方法の実施形態を示している。
【０１７３】
図１９Ａは、前処理されたウェハ３００の一実施形態の上面図を示している。図１９Ｂは、前処理されたウェハ３００の一実施形態の垂直断面図を示している。前処理されたウェハ３００は、第１の電極２０２、第２の電極２０４、絶縁材料２０８、および下方のウェハ層（図示せず）を有している。第１の電極２０２および第２の電極２０４は、ＴｉＮ、ＴａＮ、Ｗ、ＴｉＳｉＮ、ＴｉＡｌＮ、ＴａＳｉＮ、またはＴａＡｌＮなどの任意の適切な電極材料を含んでいる。第１の電極２０２および第２の電極２０４の側方は、ＳｉＯ２、ＦＳＧ、ＢＰＳＧ、ＢＳＧ、低誘電率材料、あるいはその他の適切な誘電体材料などの絶縁材料２０８によって囲まれている。
【０１７４】
図２０は、前処理されたウェハ３００および相変化材料層３０２の一実施形態の垂直断面図を示している。前処理されたウェハ３００上に、カルコゲナイド化合物材料などの相変化材料、あるいはその他の適切な相変化材料が堆積され、相変化材料層３０２が形成される。相変化材料層３０２は、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、ＰＶＤ、ＪＶＰ、あるいはその他の適切な堆積技術を用いて堆積される。
【０１７５】
図２１は、前処理されたウェハ３００、相変化材料層３０２、および保護材料層３０４ａの一実施形態の垂直断面図を示している。フォトレジスト、ハードマスク、スペーサ材料などの保護材料、あるいはその他の適切な保護材料が、相変化材料層３０２上に堆積される。この保護材料は、エッチングされて相変化材料層３０２の一部３０６ａが露出され、保護材料層３０４が形成される。一実施形態では、イオンの打ち込みが行われ、相変化材料層３０２の露出された部分３０６ａが異なる相変化材料に変化される。別の実施形態では、相変化材料層３０２の露出された部分３０６ａを異なる相変化材料に変化させるために、相変化材料層３０２の露出された部分３０６ａは反応ガスに曝露される。別の実施形態では、相変化材料層３０２の露出された部分３０６ａを異なる相変化材料に変化させるために、相変化材料層３０２の露出された部分３０６ａ上に材料が堆積され、そしてアニーリングされる。別の実施形態では、相変化材料層３０２の露出された部分３０６ａを異なる相変化材料に変化させるために、その他の適切な技術を用いることができる。
【０１７６】
図２２は、保護材料層３０４を除去した後における、前処理されたウェハ３００および変化された相変化材料層３０２の一実施形態の垂直断面図を示している。相変化材料層３０２の露出された部分３０６ａは、相変化材料２５２ａに変化されている。図２１および図２２に照らして説明および図示したプロセスが適切な回数繰り返され、相変化材料層３０２がさらに変化されて異なる相変化材料になる。
【０１７７】
図２３Ａは、前処理されたウェハ３００および複数の相変化部分３０６ａ〜３０６ｅの一実施形態の垂直断面図を示している。図２３Ｂは、前処理されたウェハ３００および複数の相変化部分３０６ａ〜３０６ｅの一実施形態の上面図を示している。一実施形態では、相変化部分３０６ａおよび３０６ｅは、相変化材料２５２ａを含んだ状態に変化されており、相変化部分３０６ｂおよび３０６ｄは、相変化材料２５２ｂを含んだ状態に変化されており、相変化部分３０６ｃは相変化材料２５２ｃを含んだ状態に変化されている。別の実施形態では、相変化部分３０６ａ〜３０６ｅの少なくとも１つは変化されていないが、堆積されていた元の相変化材料を含み、相変化材料層３０２を形成する。
【０１７８】
図２４は、相変化部分３０６ａ〜３０６ｅをエッチングした後における、相変化部分２５４ａ〜２５４ｅの一実施形態の上面図を示している。相変化部分３０６ａ〜３０６ｅはエッチングされ、図５Ａに照らして説明および図示したメモリセル２５０ａの相変化部分２５４ａ〜２５４ｅが形成される。別の実施形態では、相変化部分３０６ａ〜３０６ｅは別の相変化材料を含んでおり、エッチングされて、図５Ｃに照らして説明および図示したメモリセル２５０ｂの相変化部分２５６ａ〜２５６ｅ、図５Ｄに照らして説明および図示したメモリセル２５０ｃの相変化部分２５８ａ〜２５８ｅ、図５Ｅに照らして説明および図示したメモリセル２５０ｄの相変化部分２６０ａ〜２６０ｅ、あるいはその他のメモリセル２５０の適切な相変化部分が形成される。
【０１７９】
図１１〜１８に照らして説明および図示したさらなる処理が行われ、図６Ａ〜６Ｄに照らして説明および図示したメモリセル２７０ａ〜２７０ｄ、および図７Ａ〜７Ｄに照らして説明および図示したメモリセル２８０ａ〜２８０ｄが形成される。
【０１８０】
図２５Ａは、積層内に複数の相変化材料層を有する相変化メモリセル３１０ａの一実施形態の垂直断面図を示している。相変化メモリセル３１０ａは、第１の電極２０２、第２の電極２０４、絶縁材料２０６、第１の相変化材料層３０８ａ、第２の相変化材料層３０８ｂ、および第３の相変化材料層３０８ｃを有している。第１の相変化材料層３０８ａは、第１の電極２０２、第２の電極２０４、絶縁材料２０６、および第２の相変化材料層３０８ｂに接触している。第２の相変化材料層３０８ｂは、第３の相変化材料層３０８ｃに接触している。第３の相変化材料層３０８ｄは、絶縁材料２０６に接触している。
【０１８１】
一実施形態では、第１の相変化材料層３０８ａは、前処理されたウェハ３００上に堆積される。第２の相変化材料層３０８ｂは、第１の相変化材料層３０８ａ上に堆積される。第３の相変化材料層３０８ｃは、第２の相変化材料層３０８ｂ上に堆積される。絶縁材料２０６は、第３の相変化材料層３０８ｃ上に堆積される。一実施形態では、相変化材料層３０８ａ〜３０８ｃの少なくとも２つは、異なる結晶化温度を有している。相変化材料層３０８ａ〜３０８ｃ間の結晶化温度に差異を生じさせることによって、各相変化材料層３０８ａ〜３０８ｃの遷移がプログラミング中に制御され、メモリセル３１０ａを選択した状態にプログラムすることができる。一実施形態では、メモリセル２００ａ〜２００ｄ、２２０ａ〜２２０ｄ、および２３０ａ〜２３０ｄは、相変化材料２０８の代わりに相変化材料層３０８ａ〜３０８ｃを有している。一実施形態では、相変化材料層３０８ａ〜３０８ｃを薄い拡散バリアによって分離させて、異なる材料同士の混合を防ぐようにしてもよい。一実施形態では、これらの拡散バリアは、相変化材料より抵抗値の高い材料を含んでいる。
【０１８２】
図２５Ｂは、積層内に複数の相変化材料層を有する相変化メモリセル３１０ｂの別の実施形態の垂直断面図を示している。相変化メモリセル３１０ｂは、相変化材料層３０９ａ〜３０９ｃが層間において１つの相変化材料から次の相変化材料へと徐々に遷移している点を除いては、図２５Ａに照らして説明および図示した相変化メモリセル３１０ａと同様である。相変化メモリセル３１０ｂは、図２５Ａに照らして説明および図示した相変化メモリセル３１０ａと同様に動作する。
【０１８３】
図２６Ａは、積層内に複数の相変化材料層を有する相変化メモリセル３１２ａの別の実施形態の上面図を示している。一実施形態では、各メモリセル１０６ａ〜１０６ｄは、相変化メモリセル３１２ａと同様である。相変化メモリセル３１２ａは、砂時計型または「Ｉ」型の構造をした相変化材料層３０８ａ〜３０８ｃまたは３０９ａ〜３０９ｃの積層を有している。能動デバイス（例えばトランジスタまたはダイオード）などの選択デバイスは、第１の電極２０２または第２の電極２０４に電気的に結合され、第１の電極２０２または第２の電極２０４の他方、ひいては相変化材料層３０８ａ〜３０８ｃへの電流パルスまたは電圧パルスの印加を制御し、これによって相変化材料層３０８ａ〜３０８ｃをセットおよびリセットすることができる。一実施形態では、相変化材料層３０８ａの結晶化温度は、相変化材料層３０８ｂおよび３０８ｃの結晶化温度より低い。相変化材料層３０８ｂの結晶化温度は、相変化材料層３０８ｃの結晶化温度よりも低い。従って、振幅および／または幅のより低い電流パルスまたは電圧パルスは、相変化材料層３０８ｂおよび３０８ｃをプログラムするためというよりは、相変化材料層３０８ａをプログラムするために用いられる。さらに、振幅および／または幅のより低い電流パルスまたは電圧パルスは、相変化材料層３０８ｃをプログラムするためというよりは、相変化材料層３０８ｂをプログラムするために用いられる。
【０１８４】
相変化メモリセル３１２ａの動作中に、第１の電極２０２と第２の電極２０４との間に電流パルスまたは電圧パルスが印加されて、相変化メモリセル３１２ａがプログラムされる。第１の振幅および／または幅を有する第１の電流パルスまたは電圧パルスは、相変化材料層３０８ｂおよび３０８ｃに多大な影響を及ぼすことなく、相変化材料層３０８ａをプログラムする。第２の振幅および／または幅を有する第２の電流パルスまたは電圧パルスは、相変化材料層３０８ｃに多大な影響を及ぼすことなく、相変化材料層３０８ａおよび３０８ｂをプログラムする。第２の振幅および／または幅は、第１の振幅および／または幅よりも大きい。第３の振幅および／または幅を有する第３の電流パルスまたは電圧パルスは、相変化材料層３０８ａ〜３０８ｃをプログラムする。第３の振幅および／または幅は、第２の振幅および／または幅よりも大きい。
【０１８５】
相変化材料層３０８ａ〜３０８ｃを選択的にプログラムすることによって、４つの状態を提供するように相変化メモリセル３１２ａをプログラムすることができる。一実施形態では、第１の状態では、相変化材料層３０８ａ〜３０８ｃはアモルファスである。第２の状態では、相変化材料層３０８ａは結晶質であり、相変化材料層３０８ｂおよび３０８ｃはアモルファスである。第３の状態では、相変化材料層３０８ａおよび３０８ｂは結晶質であり、相変化材料層３０８ｃはアモルファスである。第４の状態では、相変化材料層３０８ａ〜３０８ｃは結晶質である。
【０１８６】
別の実施形態では、第１の状態では、相変化材料層３０８ａ〜３０８ｃは結晶質である。第２の状態では、相変化材料層３０８ａはアモルファスであり、相変化材料層３０８ｂおよび３０８ｃは結晶質である。第３の状態では、相変化材料層３０８ａおよび３０８ｂはアモルファスであり、相変化材料層３０８ｃは結晶質である。第４の状態では、相変化材料層３０８ａ〜３０８ｃはアモルファスである。別の実施形態では、相変化メモリセル３１２ａ内において所望数の状態を得るために、任意の適切な数の相変化材料層３０８が用いられる。
【０１８７】
図２６Ｂは、相変化材料層３０８ａ〜３０８ｃを有する相変化メモリセル３１２ｂの別の実施形態の上面図である。一実施形態では、各メモリセル１０６ａ〜１０６ｄは相変化メモリセル３１２ｂと同様である。相変化メモリセル３１２ｂは、相変化メモリセル３１２ｂが誘電体材料２２２を含んでいることを除いては、図２６Ａに照らして説明および図示した相変化メモリセル３１２ａと同様である。誘電体材料２２２は、低誘電率材料などの任意の適切な誘電体材料を含んでいる。
【０１８８】
誘電体材料２２２は、絶縁材料２０６および相変化材料層３０８ａ〜３０８ｃに接触している。誘電体材料２２２は、相変化材料層３０８ａ〜３０８ｃによって構成された砂時計型または「Ｉ」型のパターンの中心を囲み、相変化材料層３０８ａ〜３０８ｃの熱環境に差異を生じさせる。一実施形態では、誘電体材料２２２の熱伝導率は、絶縁材料２０６よりも低い。相変化材料層３０８ａ〜３０８ｃの熱環境に差異を生じさせることによって、各相変化材料層３０８ａ〜３０８ｃ内において誘起される温度がプログラミング中にさらに制御される。相変化メモリセル３１２ｂは、図２６Ａに照らして説明および図示した相変化メモリセル３１２ａと同様に動作する。
【０１８９】
図８Ａ〜図２６Ｂに照らして説明および図示した方法の実施形態を分割および／または組み合わせて、図２Ａ〜図２Ｅに示されている階段状のパターンを形成する相変化材料を含むメモリセル、図３Ａ〜３Ｄに示されている階段状のパターンを有し、熱環境に差異を生じさせるメモリセル、図４Ａ〜４Ｅに示されている階段状のパターンおよび誘電体層を有するメモリセル、図５Ａ〜５Ｅに示されている異なる相変化材料を用いた階段状のパターンを有するメモリセル、図６Ａ〜６Ｄに示されている異なる相変化材料を用いた階段状のパターンを有し、熱環境に差異を生じさせるメモリセル、図７Ａ〜７Ｄに示されている異なる相変化材料を用いた階段状のパターンおよび誘電体層を有するメモリセル、図２５Ａ〜２６Ｂに示されている相変化材料層の積層を有するメモリセル、あるいはこれらの組み合わせを形成することができる。
【０１９０】
本明細書において、具体的な実施形態について図示および説明してきたが、当該分野において通常の知識を有する者であれば、本発明の範囲を逸脱することなく、図示および説明してきたこれらの実施形態の代わりに、様々な別の、および／または同等の実施形態を用いることができることについて理解するであろう。本出願は、本明細書に記載の具体的な実施形態の任意の適応または改変を含んでいる。従って本発明は、特許請求の範囲および特許請求の範囲に相当する部分によってのみ限定される。
【図面の簡単な説明】
【０１９１】
【図１Ａ】メモリデバイスの一実施形態を示すブロック図である。
【図１Ｂ】相変化メモリセルの階段状のプログラミング特性の一実施形態を示すグラフである。
【図２Ａ】相変化メモリセルの一実施形態の上面図である。
【図２Ｂ】相変化メモリセルの一実施形態の垂直断面図である。
【図２Ｃ】相変化メモリセルの別の実施形態の上面図である。
【図２Ｄ】相変化メモリセルの別の実施形態の上面図である。
【図２Ｅ】相変化メモリセルの実施形態の上面図である。
【図３Ａ】相変化メモリセルの別の実施形態の上面図である。
【図３Ｂ】相変化メモリセルの別の実施形態の上面図である。
【図３Ｃ】相変化メモリセルの別の実施形態の上面図である。
【図３Ｄ】相変化メモリセルの別の実施形態の上面図である。
【図４Ａ】相変化メモリセルの別の実施形態の上面図である。
【図４Ｂ】相変化メモリセルの別の実施形態の垂直断面図である。
【図４Ｃ】相変化メモリセルの別の実施形態の上面図である。
【図４Ｄ】相変化メモリセルの別の実施形態の上面図である。
【図４Ｅ】相変化メモリセルの別の実施形態の上面図である。
【図５Ａ】相変化メモリセルの別の実施形態の上面図である。
【図５Ｂ】相変化メモリセルの別の実施形態の垂直断面図である。
【図５Ｃ】相変化メモリセルの別の実施形態の上面図である。
【図５Ｄ】相変化メモリセルの別の実施形態の上面図である。
【図５Ｅ】相変化メモリセルの別の実施形態の上面図である。
【図６Ａ】相変化メモリセルの別の実施形態の上面図である。
【図６Ｂ】相変化メモリセルの別の実施形態の上面図である。
【図６Ｃ】相変化メモリセルの別の実施形態の上面図である。
【図６Ｄ】相変化メモリセルの別の実施形態の上面図である。
【図７Ａ】相変化メモリセルの別の実施形態の上面図である。
【図７Ｂ】相変化メモリセルの別の実施形態の上面図である。
【図７Ｃ】相変化メモリセルの別の実施形態の上面図である。
【図７Ｄ】相変化メモリセルの別の実施形態の上面図である。
【図８Ａ】前処理されたウェハの一実施形態の上面図である。
【図８Ｂ】前処理されたウェハの一実施形態の垂直断面図である。
【図９】前処理されたウェハおよび相変化材料層の一実施形態の垂直断面図である。
【図１０】相変化材料層をエッチングした後における、前処理されたウェハおよび階段状の相変化材料層の一実施形態の上面図である。
【図１１】前処理されたウェハ、相変化材料層、および別の絶縁材料層の一実施形態の垂直断面図である。
【図１２】別の絶縁材料層を平坦化した後における前処理されたウェハ、相変化材料層、および絶縁材料の一実施形態の上面図である。
【図１３】前処理されたウェハ、相変化材料層、および誘電体材料層の一実施形態の垂直断面図である。
【図１４】誘電体材料層をエッチングして、前処理されたウェハおよび相変化材料を曝露した後における、前処理されたウェハ、相変化材料、および誘電体材料の一実施形態の上面図である。
【図１５】前処理されたウェハ、相変化材料、誘電体材料、および別の絶縁材料層の一実施形態の垂直断面図である。
【図１６】別の絶縁材料層を平坦化した後における、前処理されたウェハ、相変化材料、および絶縁材料の一実施形態の上面図である。
【図１７】前処理されたウェハ、相変化材料、絶縁材料、および誘電体材料層の一実施形態の垂直断面図である。
【図１８】誘電体材料層をエッチングした後における、前処理されたウェハ、相変化材料、絶縁材料、および誘電体層の一実施形態の上面図である。
【図１９Ａ】前処理されたウェハの一実施形態の上面図である。
【図１９Ｂ】前処理されたウェハの一実施形態の垂直断面図である。
【図２０】前処理されたウェハおよび 第１の相変化材料層の一実施形態の垂直断面図である。
【図２１】前処理されたウェハおよび保護材料の一実施形態の垂直断面図である。
【図２２】前処理されたウェハ、保護材料、および第１の相変化材料層の一実施形態の垂直断面図である。
【図２３Ａ】前処理されたウェハおよび複数の相変化部分の一実施形態の垂直断面図である。
【図２３Ｂ】前処理されたウェハおよび複数の相変化部分の一実施形態の上面図である。
【図２４】図２４は、相変化部分をエッチングした後における相変化部分の一実施形態の上面図である。
【図２５Ａ】積層内に複数の相変化材料層を有する相変化メモリセルの一実施形態の垂直断面図である。
【図２５Ｂ】積層内に複数の相変化材料層を有する相変化メモリセルの別の実施形態の垂直断面図である。
【図２６Ａ】積層内に複数の相変化材料層を有する相変化メモリセルの別の実施形態の上面図である。
【図２６Ｂ】積層内に複数の相変化材料層を有する相変化メモリセルの別の実施形態の上面図である。
【図１Ａ】
2008103676.tif 000003
【図１Ｂ】
2008103676.tif 000004
【図２Ａ】
2008103676.tif 000005
【図２Ｂ】
2008103676.tif 000006
【図２Ｃ】
2008103676.tif 000007
【図２Ｄ】
2008103676.tif 000008
【図２Ｅ】
2008103676.tif 000009
【図３Ａ】
2008103676.tif 000010
【図３Ｂ】
2008103676.tif 000011
【図３Ｃ】
2008103676.tif 000012
【図３Ｄ】
2008103676.tif 000013
【図４Ａ】
2008103676.tif 000014
【図４Ｂ】
2008103676.tif 000015
【図４Ｃ】
2008103676.tif 000016
【図４Ｄ】
2008103676.tif 000017
【図４Ｅ】
2008103676.tif 000018
【図５Ａ】
2008103676.tif 000019
【図５Ｂ】
2008103676.tif 000020
【図５Ｃ】
2008103676.tif 000021
【図５Ｄ】
2008103676.tif 000022
【図５Ｅ】
2008103676.tif 000023
【図６Ａ】
2008103676.tif 000024
【図６Ｂ】
2008103676.tif 000025
【図６Ｃ】
2008103676.tif 000026
【図６Ｄ】
2008103676.tif 000027
【図７Ａ】
2008103676.tif 000028
【図７Ｂ】
2008103676.tif 000029
【図７Ｃ】
2008103676.tif 000030
【図７Ｄ】
2008103676.tif 000031
【図８Ａ】
2008103676.tif 000032
【図８Ｂ】
2008103676.tif 000033
【図９】
2008103676.tif 000034
【図１０】
2008103676.tif 000035
【図１１】
2008103676.tif 000036
【図１２】
2008103676.tif 000037
【図１３】
2008103676.tif 000038
【図１４】
2008103676.tif 000039
【図１５】
2008103676.tif 000040
【図１６】
2008103676.tif 000041
【図１７】
2008103676.tif 000042
【図１８】
2008103676.tif 000043
【図１９Ａ】
2008103676.tif 000044
【図１９Ｂ】
2008103676.tif 000045
【図２０】
2008103676.tif 000046
【図２１】
2008103676.tif 000047
【図２２】
2008103676.tif 000048
【図２３Ａ】
2008103676.tif 000049
【図２３Ｂ】
2008103676.tif 000050
【図２４】
2008103676.tif 000051
【図２５Ａ】
2008103676.tif 000052
【図２５Ｂ】
2008103676.tif 000053
【図２６Ａ】
2008103676.tif 000054
【図２６Ｂ】
2008103676.tif 000055
【外国語明細書】
2008103676000001.pdf