(57)【要約】【課題】より小さな表面凹凸をもつ半導体ヘテロ構造を提供すること。【解決手段】本発明は、第１の面内格子定数をもつ支持基板と、該支持基板上に形成されていて、上部に格子緩和状態おいて第２の面内格子定数をもつ緩衝構造と、および該緩衝構造上に形成された組成非傾斜層の多層積層とを備えた半導体ヘテロ構造に関するものである。表面凹凸の少ない、前記のタイプの半導体ヘテロ構造を提供することが本発明の目的である。前記の目的は、該組成非傾斜層が歪み層であり、かつ、該歪み層が前記第１および第２の格子定数の中間の第３の面内格子定数を格子緩和状態において有する半導体材料の、歪を有する平坦化層を少なくとも１つ含んで構成されることを特徴とする、前記のタイプのヘテロ構造によって達成される。【選択図】図１
2008153671.tif 000002
【特許請求の範囲】
【請求項１】
半導体ヘテロ構造であって
第１の面内格子定数（ａ1）をもつ支持基板（１）と、
該支持基板（１）上に形成されていて、格子緩和状態において第２の面内格子定数（ａ2）を上部にもつ緩衝構造と、
該緩衝構造上に形成された組成非傾斜層の多層積層（２０，２１）と、
を備え、
該組成非傾斜層が歪み層であり、かつ、
該歪み層が前記第１および第２の格子定数（ａ1，ａ2）の中間の第３の面内格子定数（ａ3）を格子緩和状態において有する半導体材料からなる、歪を有する平坦化層を少なくとも１つ含んで構成されたことを特徴とする半導体ヘテロ構造。
【請求項２】
該緩衝構造が支持基板（１）上に形成された少なくとも空間的組成傾斜した緩衝層（２）を含んで構成されることを特徴とする、請求項１に記載の半導体構造。
【請求項３】
該緩衝構造は組成傾斜した緩衝層（２）上に形成された格子緩和した層を備えることを特徴とする、請求項２に記載の半導体構造。
【請求項４】
該格子緩和した層は組成傾斜したＳｉＧｅ緩衝層上に形成され、組成傾斜したＳｉＧｅ緩衝層の最大のゲルマニウム組成に一致するゲルマニウム組成を持つ格子緩和したＳｉＧｅ層（３）であることを特徴とする、請求項３に記載の半導体構造。
【請求項５】
該緩衝構造はゲルマニウム組成が増大していく組成傾斜したＳｉＧｅ緩衝層であり、該多層積層（２０，２１）は、ゲルマニウム組成が０％と、組成傾斜したＳｉＧｅ緩衝層の最大ゲルマニウム組成未満であるパーセンテージとの中間にあるゲルマニウム組成を持つ交互積層ＳｉＧｅ層を備えたことを特徴とする、請求項１に記載の半導体ヘテロ構造。
【請求項６】
該多層積層（２０，２１）はＳｉＧｅの平坦化層（５，５’，５’’，５’’’，５’’’’）と歪シリコン層（４，４’，４’’，４’’’，６）との交互積層からなることを特徴とする、請求項５に記載の半導体ヘテロ構造。
【請求項７】
該多層積層（２０，２１）は上部に歪シリコン層（６）をもつことを特徴とする、請求項１に記載の半導体ヘテロ構造。
【請求項８】
該多層積層（２０）は格子緩和したＳｉＧｅ層（３）上に形成された第１の歪シリコン層（４）を備え、該多層積層の他の層は該第１の歪シリコン層（４）上に形成されることを特徴とする、請求項４に記載の半導体ヘテロ構造。
【請求項９】
該多層積層（２０，２１）は格子緩和したＳｉＧｅ層（３）上または第１の歪シリコン層（４）上に形成された第１のＳｉＧｅ平坦化層（５）を備え、多層積層の他の層は該第１のＳｉＧｅ平坦化層（５）上に形成されることを特徴とする、請求項４または８に記載の半導体ヘテロ構造。
【請求項１０】
前記組成傾斜したＳｉＧｅ緩衝層の前記の最大ゲルマニウム組成は約２０％であり、前記ＳｉＧｅ平坦化層は約１１から約１９．５％の範囲のゲルマニウムの組成をもつことを特徴とする、請求項６に記載の半導体ヘテロ構造。
【請求項１１】
前記多層積層の前記ＳｉＧｅ平坦化層のそれぞれの厚さは約２００Åから約６００Åであることを特徴とする、請求項１０に記載の半導体ヘテロ構造。
【請求項１２】
前記多層積層の前記歪シリコン層のそれぞれの厚さは約５０Åから約２５０Åの範囲であることを特徴とする、請求項１０または１１に記載の半導体ヘテロ構造。
【請求項１３】
前記多層積層（２０，２１）の厚さは約１０００Åから約３４００Åの範囲であることを特徴とする、請求項１０から１２に記載の半導体ヘテロ構造。
【請求項１４】
前記組成傾斜したＳｉＧｅ緩衝層の前記の最大ゲルマニウム組成は約４０％であることを特徴とする、請求項２に記載の半導体ヘテロ構造。
【請求項１５】
支持基板（１）はシリコン，サファイヤ、ＳｉＣあるいはＧａＡｓを含み、緩衝構造はＶ−Ｖ族、ｌｌｌ−Ｖ族あるいは１ｌ−Ｖｌ族のなかの１原子合金に属する原子合金で形成されることを特徴とする、請求項１に記載の半導体ヘテロ構造。
【請求項１６】
前記多層積層の組成非傾斜層はＳｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ，ＩｎＰ、ＩｎＧａＡｓ、ＡｌＮ、ＩｎＮおよび／またはＧａＮを含むことを特徴とする、請求項１に記載の半導体ヘテロ構造。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１の面内格子定数をもつ支持基板と、該支持基板上に形成されていて、格子緩和状態おいて第２の面内格子定数を上部にもつ緩衝構造と、および該緩衝構造上に形成された組成非傾斜層の多層積層とを備えた半導体ヘテロ構造に関するものである。
【背景技術】
【０００２】
このようなヘテロ構造は、半導体材料の利用可能な層を取り外したあとのドナー・ウェーハのウェーハの再利用のために用いられるものであり、特許文献１によってよく知られている。この文献は例えば図７に示すような、シリコン支持基板１を備えているドナー・ウェーハ１６のようなウェーハ構造に関して記述している。この基板上にはゲルマニウムの組成がだんだんと増加する組成傾斜したＳｉＧｅ緩衝層２が形成されていて、緩衝層２上には格子緩和したＳｉＧｅ層３，  ３’と歪シリコン層４，８とが交互に積層された多層積層が形成されることを特長としている。
【０００３】
緩衝層２は支持基板１と多層積層のいろいろな層の結晶構造間で格子定数ａlおよびａ2を調節して、それによって上部にある多層積層中の欠陥密度を低減する機能を持っている。この機能を達成するために、緩衝層２は支持基板１との界面では、支持基板１の格子定数ａlにほとんど一致する格子定数をもち、多層積層との界面では、緩衝層２に直接隣接する多層積層の層３の格子定数ａ2とほぼ一致する格子定数を持つ。
【０００４】
表面で良好な構造的緩和を実現し、格子定数の差に関連する欠陥を閉じ込めるために、緩衝層２の厚さはＧｅの表面濃度が３０％未満の場合には１から３μｍの範囲内に選ばれる。
【０００５】
格子緩和したＳｉＧｅ層３は緩衝層２のＧｅ濃度とほとんど同一の、約２０％のような、一様な濃度のＧｅ濃度と、通常は約０．５から１μｍの範囲の厚さとをもって形成される。
【０００６】
格子緩和したＳｉＧｅ層３上に形成される歪シリコン層４は格子緩和のための臨界膜厚を超えてはならない。Ｇｅの濃度が約２０％の格子緩和したＳｉＧｅの２つの層の間に挿入された歪Ｓｉで出来た層４に関しては、臨界膜厚は約２０ナノメートルのオーダーである。
【０００７】
用いられる多層積層は歪シリコン層４，８のような少なくとも２つの有用な層を形成するために十分な厚さを持っている。この有用層は取り外しが出来る。ドナー・ウェーハから取り外される前にこの有用層の露出した表面を平坦化するための別の材料も取り外される。この特許文献１に記述された例によれば、イオン注入によってドナー・ウェーハ内に脆弱部分を形成する工程と、ドナー・ウェーハを受け取り用ウェーハと接合する工程と、この接合されたウェーハ対を熱的および／または機械的処理或いは他の形のエネルギーを加える処理によって脆弱になった部分でそれを切り離す工程とを含む、いわゆるスマート・カット（登録商標）技術を用いて、有用層はドナー・ウェーハから切り離すことが出来る。
【０００８】
【特許文献１】米国特許第２００５／０１６７００２明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１に記載のプロセスの原理は層の切り離しとウェーハの再利用にとっては好適なものであるが、最上層の凹凸を十分に小さくするために多重の研磨工程を必要とする。実際に、研磨工程の回数を減らすと、ドナー・ウェーハ１６の最上層８の表面９の凹凸は２μｍｘ２μｍの走査面積上で７から１０ÅＲＭＳの範囲であり、それ故に公知のドナー・ウェーハ構造はスマート・カット（登録商標）工程にとって重要な直接ウェーハ接合工程には適さないことが示された。
【課題を解決するための手段】
【００１０】
それ故に本発明の目的は、より小さな表面凹凸をもつ上記のタイプの半導体ヘテロ構造を提供することである。
【００１１】
上記の目的は、該組成非傾斜層が歪み層であり、かつ、該歪み層が前記第１および第２の格子定数の中間の第３の面内格子定数を格子緩和状態において有する半導体材料からなる、歪を有する平坦化層を少なくとも１つ含んで構成されることを特徴とする、前記のタイプのヘテロ構造によって達成される。
【００１２】
本発明の半導体ヘテロ構造のようなもので構成されているドナー・ウェーハと受け取り用ウェーハの直接接合工程は、多層積層に少なくとも１つの歪を有する平坦化層を備え、その平坦化層の面内格子定数の値を第１と第２の格子定数値の中間になるように選択することによって、困難なく達成可能であるということは本発明に関する驚くべき発見である。このアイディアを用いれば、組成非傾斜の平坦化層の表面凹凸が下地の緩衝構造の表面凹凸に比べて低減するばかりでなく、この平坦化層の上に形成される多層積層の層もその利益を受けて、表面凹凸が低減する。その結果、半導体ヘテロ構造の最上層の表面凹凸は現状技術で作製されるヘテロ構造に比べて低減し、接合工程が容易になる。これは平坦化層の上に形成される多層積層の層が、下地の平坦化層の歪をもっているものの平坦な表面上に成長することによるものである。
【００１３】
この文脈において「面内格子定数」はさまざまな層の界面に実質的に平行な方向におけるさまざまな層の格子定数に対応していて、層が格子緩和状態において示す格子定数を指している。実際、格子定数は用いられる材料に依存するが、それが成膜される下層となる材料の性質にも依存することは知られている。以下に色々な層の格子定数の値を比較することが出来るように、格子定数はその層が格子緩和状態にある時の値を言うのが常であり、擬似格子整合成長或いはコメンシュレート成長という用語で知られるヘテロエピタキシャル条件下にある、格子歪みを受けた状態における値を言うのではない。界面は２つの格子定数で特徴付けられるので、上に記した条件は両方の格子定数に対して満たされるか、或いは一方だけで満たされる。ついでに、ヘテロ構造の最上層は必ずしも最終の層ではなく、格子が歪んでいるか緩和しているかに関わらず、更なる層がその上に備えられることもありうる。
【００１４】
本発明の好適なる実施例によれば、前記の緩衝構造は支持基板上に形成された少なくとも空間的に組成傾斜した緩衝層を備える。空間的に組成傾斜した緩衝層は、欠陥の密度を最小にするようにしながら、下地の支持基板と多層積層として成膜される材料の間を徐々に或いは階段的に格子定数を適合させるために用いられる。
【００１５】
本発明の好適なる例においては、前記の緩衝構造は組成傾斜した緩衝層上に形成された格子緩和した層を備える。組成傾斜した緩衝層の上の組成非傾斜の格子緩和した層は格子緩和した層上に形成される多層積層の層の結晶品質を改善する助けになる。
【００１６】
もし前記の格子緩和した層が組成傾斜したＳｉＧｅ緩衝層上に形成され、組成傾斜したＳｉＧｅ緩衝層の最大のゲルマニウム組成に一致するゲルマニウム組成を持つような格子緩和したＳｉＧｅ層であるときは更に有利である。組成傾斜した緩衝層の最上層にて得られるＧｅ濃度に一致する一定のＧｅ濃度をもつＳｉＧｅの組成非傾斜の格子緩和した層は出来上がる半導体ヘテロ構造の結晶品質を増進させるために特に好適である。
【００１７】
緩衝構造はゲルマニウム組成が増大していく組成傾斜したＳｉＧｅ緩衝層であり、前記の多層積層が、ＳｉＧｅ層が０％と、組成傾斜したＳｉＧｅ緩衝層の最大ゲルマニウム組成未満であるパーセンテージとの中間のゲルマニウム組成をもつ交互積層のＳｉＧｅ層を含んでいるのが好適である。このヘテロ構造は受け取り用ウェーハ即ち持ち運び用ウェーハ上へ転送するために必要な、非常に小さな表面凹凸をもった歪ＳｉＧｅおよび／またはＳｉ層を提供するものである。
【００１８】
特に、前記の多層積層はＳｉＧｅ平坦化層と歪シリコン層との交互積層からなるものである。この構造においては、ＳｉＧｅ平坦化層は、その上に形成される歪シリコン層が非常に良好な結晶性と、それ故に、非常に小さな表面凹凸を確実に持つようにするものである。
【００１９】
本発明の１つの有利な構成においては、前記の多層積層は最上層に歪シリコン層をもっている。この歪シリコン層は表面凹凸が非常に小さく、更なる表面平坦化の工程を行うことなく、持ち運び用ウェーハ或いは受け取り用ウェーハと呼ばれる他のウェーハと直接接合することが出来る。歪シリコン層は厚さが非常に薄く、それ故に、更なる表面平坦化工程を行うのに適さないゆえに、上記のことは特に有利なことである。
【００２０】
本発明の好適なる例では、前記の多層積層は格子緩和したＳｉＧｅ層上に形成されている第１の歪シリコン層を含んで構成され、前記の多層積層の他の層は該第１の歪シリコン層上に形成される。この構造では、該第１の歪シリコン層は、歪を有する平坦化層を含む多層積層の次の歪み層の成長のために、規定された歪を含むベースを提供するものである。
【００２１】
本発明の他の実施例では、前記の多層積層は格子緩和したＳｉＧｅ層上で、前記第１の歪シリコン層の下に形成された第１のＳｉＧｅ平坦化層を含んで構成され、多層積層の他の層は前記第１のＳｉＧｅ平坦化層上に形成される。この構造は前記第１の歪シリコン層とその上に形成される多層積層の他の層が平坦化層の平坦化された準表面上に成長でき、それゆえに優れた表面特性をもつという利点を持っている。
【００２２】
本発明の更なる例によると、前記の組成傾斜したＳｉＧｅ緩衝層の前記の最大のゲルマニウム組成は約２０％であり、前記のＳｉＧｅ平坦化層は約１１％から約１９．５％の範囲のゲルマニウム組成をもつ。この構造においては、構造の最上層の表面凹凸は２μｍｘ２μｍの走査面積内で１ÅＲＭＳ未満の値にまで低減できた。
【００２３】
特には、前記の多層積層の前記のＳｉＧｅ平坦化層のそれぞれは約２００Åから約６００Åの厚さをもつ。この範囲の厚さをもつ平坦化層は非常に小さな表面凹凸をもつ歪み層を形成するために特に安定な条件を提供する。
【００２４】
前記の多層積層の前記の歪シリコン層のそれぞれは約５０Åから約２５０Åの厚さをもつのが好適である。この範囲の厚さは十分に薄く、格子緩和を起こす厚さ以下であるが、この歪シリコン層を持ち運び用ウェーハまたは受け取り用ウェーハ上へ良好に転送するためには十分な厚さである。
【００２５】
本発明の別の変形例によれば、前記の組成傾斜したＳｉＧｅ緩衝層の前記の最大のゲルマニウム組成は約４０％である。この緩衝層は該緩衝層上に高歪み層を持つ多層積層を形成するためには特に好適である。これらの高歪み層は非常に良好な電子特性を示す。
【００２６】
支持基板がシリコン、サファイヤ、ＳｉＣ あるいはＧａＡｓを含んでいて、緩衝構造がＶ−Ｖ族、ｌｌｌ−Ｖ族あるいはｌｌ−Ｖｌ族の１原子合金に属している原子合金から形成される場合には、本発明は特に良好な応用の可能性を持つ。これらの材料にもとづいて、本発明は優れた表面特性の全てを持つさまざまな半導体ヘテロ構造となることができる。
【００２７】
多層積層の組成非傾斜層はＳｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓ、ＡｌＮ、ＩｎＮおよび／またはＧａＮを含んで構成するのが好適である。これらの半導体材料は本発明を用いて接合工程中に他のウェーハに困難なく転送することが出来るので、高品質の製品を作り出す、非常に高効率の転送技術が提供されることになる。
【発明を実施するための最良の形態】
【００２８】
図１は本発明の１つの実施例による例示的半導体ヘテロ構造１０を概略的に示す。ヘテロ構造１０は支持基板１と、緩衝層２からなる緩衝構造と、格子緩和した層３と、その上に形成された多層積層２０とからなる。
【００２９】
図１に示した例では、支持基板１はシリコンウェーハである。本発明の他の実施例では、支持基板１はサファイヤ、ＳｉＣ或いはＧａＡｓのような材料からなるか、それらを含んで構成される。更には支持基板１の上部だけがシリコン，サファイヤ、ＳｉＣ，あるいはＧａＡｓからなる場合もある。
【００３０】
支持基板１は、少なくとも緩衝構造との界面の領域においては面内格子定数ａlをもつ。
【００３１】
緩衝層２は、図１では、段々と増加するゲルマニウム組成をもつ、少なくとも空間的に組成傾斜したＳｉ1-xＧｅx緩衝層であり、格子緩和状態にある最上部では第２の面内格子定数ａ2をもつ。Ｓｉ1-xＧｅx緩衝層（ＳｉＧｅ緩衝層）はシリコン支持基板１上にエピタキシャル成長されるのが好適である。図示された例では、緩衝層２は２つの化合物すなわちシリコンとゲルマニウムからなり、その組成濃度は緩衝層２の厚さ方向に変化する。このようにすることによって、組成傾斜した緩衝層２内の格子定数はゆっくりと変化する。例えばシリコン基板１側の界面では格子定数が下地のシリコン基板１のそれと一致するようにｘ＝０でスタートする。それからゲルマニウム濃度はほぼ２０％まで増大し、それにつれて面内格子定数は大きくなる。しかしながら、最終的ゲルマニウム濃度は、例えば３０％または４０％となるように自由に選択でき、１００％に達することも可能である。
【００３２】
緩衝層２の成長は、例えばエピタキシャル装置の中で標準のプロセス条件を用いた化学気相成膜のような現状技術を用いて達成できる。シリコン・ゲルマニウムの成膜のために適した前駆体ガスは、例えばＳｉＨ4、Ｓｉ3Ｈ8、Ｓｉ2Ｈ6、ＤＣＳあるいはＴＣＳおよびＧｅＨ4、ＧｅＨ3Ｃｌ、ＧｅＨ2Ｃ１2、ＧｅＨＣ１3あるいはＧｅＣ１4を含み、キャリアガスとしてはＨ2が一緒に用いられる。前駆体ガスとその分解温度に依存して成膜温度が表１に見られるように選択される。この表はゲルマニウム組成が約２０％までのＳｉ1-xa2Ｇｅxa2の成長に適したいくつかの可能な例を表している。組成傾斜はＳｉおよび／またはＧｅの前駆体の量を調節することによって達成できる。代替手段として、成膜は分子線エピタキシー法を用いて行うことが出来る。
【００３３】
【表１】
2008153671.tif 000003
【００３４】
図に明示はされてはいないが次の工程では、化学機械研磨（ＣＭＰ）を含んで構成される表面処理が行われ、組成傾斜したＳｉ1-xa2Ｇｅxa2緩衝層２上または引き続く層３上の表面の凹凸が走査面積２μｍｘ２μｍに対して約１．３ÅＲＭＳの凹凸をもつ表面が得られる。そこで達成された構造は熱処理工程をうける。即ち、弗化水素酸ＨＦに浸漬して、水素Ｈ2中約３分、約８００から８５０℃の範囲の温度で加熱される。この工程は緩衝層２の表面から酸化物を除去するために用いられるが、熱処理工程は表面凹凸を約２．６ÅＲＭＳまで増大させることになる。
【００３５】
緩衝層２は支持基板１と緩衝層２の上にある半導体構造のいろいろな層の結晶構造間で格子定数ａlとａ2を調整して、それにより上部の多層積層中の欠陥の密度を低減する機能を持っている。この機能を達成するために、緩衝層２は支持基板１との界面では支持基板１の格子定数ａlにほぼ同一の格子定数をもち、多層積層との界面では緩衝層２に直接隣接する格子緩和した層３の格子定数ａ2とほぼ同一の格子定数をもつ。
【００３６】
本発明の他の変形例では、緩衝層２は支持基板１との界面から出発してｘが０から１まで変わるＡｌxＧａ1-xＮからなることが出来る。本発明の更なる、不図示の実施例においては、緩衝層２は組成非傾斜層であってもよいし、及び／またはＳｉ或いはＧｅを含んで構成されてもよく、或いはＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓ、ＡｌＮ、ＩｎＮ、あるいはＧａＮなどのＶ−Ｖ族、ｌｌｌ−Ｖ族、或いはｌｌ−Ｖｌ族のような１原子合金に属する原子合金から形成されてもよい。
【００３７】
格子緩和した層３は図１では格子緩和したＳｉＧｅ層３であり、下地の組成傾斜したＳｉＧｅ緩衝層２の中の最高のゲルマニウム量に一致するゲルマニウム量を持っている。示された例では、Ｇｅ量は約２０％である。本発明の他の実施例では格子緩和したＳｉＧｅ層３のＧｅ濃度はこのパーセンテージとは異なることがある。本発明の更にほかの実施例では、格子緩和した層３は省略でき、それ故、多層積層２０が緩衝層２上に直接形成される。
【００３８】
図１の実施例においては、歪シリコン層４が格子緩和した層３上に形成される。歪シリコン層の代わりに、他のいかなる組成非傾斜の歪ＳｉＧｅ層を格子緩和した層３上に形成することも出来る。
【００３９】
ＳｉＧｅあるいはＳｉにかわって、多層積層２０の組成非傾斜層はＳｉ、Ｇｅ、ＳｉＧｅ、ＳｉＧｅＣ、ＧａＡｓ、ＩｎＰ、ＩｎＧａＡｓ、ＡｌＮ、ＩｎＮおよび／またはＧａＮを含んで構成されてもよい。
【００４０】
図１を参照すると、組成非傾斜の歪ＳｉＧｅ平坦化層５が歪シリコン層４上に形成される。歪を有する平坦化層５は平坦化層５が格子緩和状態にて第３の面内格子定数ａ3をもつようなＧｅ濃度を含んで構成される。第３の格子定数ａ3は支持基板１の前記第１の格子定数ａ1と緩衝層２の最上層の前記第２の格子定数ａ2の中間の値である。
【００４１】
この平坦化層５はシリコンとゲルマニウムの同じ化合物の一定の組成を持って、ただし緩衝層２の最上部の最終層の組成とは異なる組成Ｓｉ1-xa3Ｇｅxa3をもって成長される。同じ化合物を持っているので、各化合物に対して供給される前駆体ガスの量を除いては、本質的には同じ成長条件を選ぶことが出来る。緩衝層２と格子整合してはいない平坦化層５および更なる層の全ての厚さは臨界膜厚未満でなければならない。これはこの厚さ以上になると発生する転位やその他の欠陥の核生成を防ぐためである。臨界膜厚の値は緩衝層２と平坦化層５との間のＧｅ濃度の差に依存し、成膜温度にも依存する。最良の結果は平坦化層５の厚さが１，０００Å未満、具体的には約２００Åから６００Åまでの範囲の厚さ、更に具体的には約４００Åの厚さに対して達成された。平坦化層５の組成は、この層５の面内格子定数ａ3が緩衝層２の最終層の面内格子定数ａ2より小さくなるように選ばれる。この例では緩衝層２の最上部のゲルマニウム組成は２０％であるので、平坦化層５の適当なパーセンテージはゲルマニウムが１１％から１９．５％であり、特には１７．５％である。緩衝層２のＧｅが４０％のときは平坦化層５のＧｅ濃度は３５％と３９．５％の間である。
【００４２】
図１の多層積層２０は交互積層のＳｉＧｅ層からなっている。該ＳｉＧｅ層はゲルマニウム量として０％と組成傾斜したＳｉＧｅ緩衝層２の最大のゲルマニウム量より少ないパーセンテージとの中間の値を持っている。具体的には多層積層２０は歪ＳｉＧｅ層５，５’，５’’，５’’’と歪シリコン層４，４’，４’’，４’’’，６との交互積層からなっている。
【００４３】
図示された例では、組成傾斜したＳｉＧｅ緩衝層２の最大のゲルマニウム量は約２０％であり、前記のＳｉＧｅ平坦化層５，５’，５’’，５’’’は約１１から約１９％の範囲のゲルマニウム量を持つ。
【００４４】
多層積層２０の前記のＳｉＧｅ平坦化層５，５’，５’’，５’’’のそれぞれは約２００Åから約６００Åの範囲の厚さをもち、前記多層積層２０の前記の歪シリコン層４，４’’，４’’’，６のそれぞれは約５０Åから約２５０Åの範囲の厚さをもち、前記の多層積層２０は約１，０００Åから約３，４００Åの範囲の厚さをもつ。
【００４５】
具体的な例では、多層積層２０のＳｉＧｅ平坦化層５，５’，５’’，５’’’は約４００Åの厚さを持ち、歪シリコン層４，４’’，４’’’，６は約２００Åの厚さを持ち、多層積層２０の全体は約２，６００Åの厚さをもつ。
【００４６】
図１における平坦化層５と歪シリコン層４’との間の既に埋め込まれた界面は２．５ÅＲＭＳ未満、特には２．０ÅＲＭＳ未満、さらに特には１．８ÅＲＭＳ未満の凹凸をもっているということは注目すべきである。
【００４７】
多層積層構造２０の最上部の歪シリコン層６はその表面７の凹凸は非常に小さい。図示した例では半導体ヘテロ構造１０の表面凹凸は２μｍｘ２μｍの走査面積内で１Å以下である。更なる変形例によれば、歪シリコン層６の代わりに最上層としてＧｅ, Ｓｉ1-yＧｅyあるいはＳｉＧｅＣの層を成長しても良い。
【００４８】
半導体ヘテロ構造を作製するための本発明の方法の他の実施例によれば、組成非傾斜の平坦化層５の成長中は、緩衝層２の形成中に用いられる成長温度よりも低い成長温度が用いられる。組成非傾斜のＳｉ1-xＧｅx層５の成長温度は組成傾斜した緩衝層２の成長温度よりも約５０℃から約５００℃低くなるように選ばれる。緩衝層２の成長期間中は高い成長速度を確保するために高い成膜温度を探すのが通常であるが、組成非傾斜層５の成長温度を低く選ぶことによって、たとえ成長速度は低くなっても、Ｓｉ1-xＧｅx緩衝層２の表面の、山の部分よりも谷の部分に材料を優先的に成膜することが可能である。その結果、平坦化が起こる。この効果は、第１の実施例において適用された、より小さな面内格子定数を持つという既に説明した利点につけ加えるべき利点である。このように、半導体へテロ構造１０およびまた格子歪みシリコン層６である最上層７の平坦化の一層の改善が起こる。
【００４９】
実際、成長温度が高いと、到達する原子の全熱エネルギーが高く、原子が成膜される表面のエネルギーである表面エネルギーは無視できるようになるので、平坦化には積極的な影響を及ぼすことはない。しかしながらこの例のように熱エネルギーが比較的低いと、谷に原子が成膜することによって全表面が小さくなりエネルギー利得が観測されるようになり、表面エネルギーが積極的な影響力を持つことになる。このように、この場合には表面の平坦化が生じる。しかしながら、もし温度が低すぎると、熱エネルギーが十分ではなくなり、到達した原子が谷の中の好適な核形成サイトにまで移動して表面エネルギーを低減することができない。
【００５０】
本発明のこの変形例を用いると、表面凹凸特性は埋込界面でも、また最上層６の表面７でも両方とも改善される。緩衝層２のベーク後の凹凸が約２．６ÅＲＭＳの程度である場合に、約２００Åの厚さの格子歪みシリコン層６については１．１５ÅＲＭＳという表面凹凸値が達成された。組成非傾斜層５と格子歪みシリコン層６の間の埋込界面でも１．８ÅＲＭＳ未満及び１ÅＲＭＳという低い、改良された凹凸値を持っていた。
【００５１】
実際に用いられる有利な温度範囲は層の材料に依存し、例えばＳｉ1-xＧｅx層に対してはゲルマニウムの量、用いる前駆体ガス、および層厚に依存する。表２は平坦化層５に対する好適なる温度をＳｉ1-xＧｅxにおけるゲルマニウムのパーセンテージの関数として示す。
【００５２】
【表２】
2008153671.tif 000004
【００５３】
平坦化層５のＣＶＤ成膜に対して、前駆体をその分解温度が表２に示した温度領域よりも低いか、少なくともその近くとなるように選ばなければならない。その結果、平坦化層５の成長に対しては緩衝層２とは異なる前駆体を用いるか、或いは用いる必要があるということが起こる。
【００５４】
図２は本発明の別の例示目的の実施例による別の半導体ヘテロ構造１１を概略的に示す。半導体ヘテロ構造１１の図１の半導体ヘテロ構造との違いは平坦化層５が格子緩和した層３の直接上に成長される点である。半導体ヘテロ構造１１の支持基板１、緩衝層２、格子緩和した層３および多層積層２１の色々な層の特性に関しては図１の半導体構造１０における対応する層の記述を参照されたい。
【００５５】
図１および２における例示目的の半導体ヘテロ構造１０および１１は本発明の基本原理を実証するために、即ち、歪み層が、支持基板１に関する第１の格子定数ａlと緩衝層２に関する第２の格子定数ａ2との中間であるところの、格子緩和状態で第３の面内格子定数ａ3をもつ半導体材料からなる、歪を有する平坦化層を少なくとも１つ含んでいることを特徴とする該歪み層である組成非傾斜層を持つ多層積層を提供するために示されているだけであるということを注意すべきである。中の配置、厚さおよび層の数は本発明のそれぞれの実施例に依存して変えることができる。
【００５６】
半導体ヘテロ構造１１は図１の半導体ヘテロ構造１０と同様に最上層６の表面７で同様に凹凸が少ない。
【００５７】
それ故に、半導体構造１０，１１は、以下に記述するように、半導体構造１０，１１から有用な層を切り離すために、持ち運び用ウェーハまたは受け取り用ウェーハと直接ウェーハ接合するのに非常に好適である。
【００５８】
図３は注入工程中の図２の実施例を概略的に示す。示された例ではイオン注入は半導体ヘテロ構造１１内を多層積層２１の色々な層を通して平坦化層５’まで行われる。本発明の他の、不図示の実施例では、別の注入深さが選ばれる。
【００５９】
注入は所定のドーズとエネルギーを持った、例えば水素イオン或いは他の希ガスのような原子種１２を注入することによって行われる。注入によって脆弱化面１３が平坦化層５’内に形成される。本発明の他の変形例では、所定の分離面或いは脆弱化面１３が層５’’’，５’’，５’，５，４’’’，４’’，４’のどれか１つの中に、或いはこれらの中の２つの層の界面に位置するように注入条件を選ぶことが出来る。いずれの場合も脆弱化面１３は、半導体ヘテロ構造１０, １１から転送される有用な最上層６の下であり、かつドナー構造を再生するための助けとして用いることになる歪み層４の上に位置することになる。
【００６０】
図４は持ち運び用ウェーハ１４との接合工程のあとの図３の実施例を概略的に示す。半導体ヘテロ構造１１の表面凹凸が非常に小さいので、困難なことはなく、接合の前に表面７を平坦化する必要もなく、その表面７で持ち運び用ウェーハ１４と直接接合が出来る。
【００６１】
本発明の別の実施例では、接合工程のまえに持ち運び用ウェーハ１４上および／または本発明の半導体ヘテロ構造１０,１１上に絶縁層を形成することも出来る。絶縁層は自然にできる絶縁物、或いは成長によって形成された絶縁物、或いは持ち運び用ウェーハ１４の酸化によって形成されたものである。
【００６２】
そこで、熱的および／または機械的な処理或いは他のタイプのエネルギーを図４に示した注入と接合された構造に加えると、所定の脆弱化面１３に沿ってこの構造が分離することになる。例えば、図４に示したドナー・ウェーハと持ち運び用ウェーハの複合体はそこで（不図示の）炉内に置かれ、加熱されると所定の分離面１３が脆弱になり、ついにはドナー・ウェーハ１０,１１の残りの部分が切り離されることになる。
【００６３】
図５は分離工程のあとの図４の実施例の分離部分を概略的に示す。
【００６４】
次に、多層積層２１の不要な層５’’’’，４’’’、５’’’、４’’，５’’，４’，５’が、好適にはエッチングによって除去される。もし不要な層５’’’’，４’’’，５’’’，４’’，５’’，４’，５’がＳｉＧｅのような、一般的に１つの材料からなる場合には、これらの層は１回のエッチング工程で除去できる。もし不要な層５’’’’，４’’’，５’’’，４’’，５’’，４’，５’がＳｉＧｅと歪シリコンのような異なる材料からなる場合には、これらの層を除去するために何回かのエッチング工程を行う必要がある。
【００６５】
また、層１，２，３，５および、存在していれば４の層から形成される本構造の層の残留部分はエッチストップの歪み層４に関してして選択的に除去される。これにより更なるドナー基板の準備のためのドナー・ウェーハの再生が出来る。
【００６６】
図６は平坦化層を除去した後の図５の実施例を概略的に示す。出来あがった構造は持ち運び用ウェーハ１４とその上に形成された有用層６とからなる。
【００６７】
改良された表面凹凸特性を持つ基板を有して電気的或いは光学的特性の向上が達成できるので、本発明の半導体ヘテロ構造１０,１１を半導体デバイスに用いると有利である。
【図面の簡単な説明】
【００６８】
【図１】本発明の例示的実施例を概略的に示す図である。
【図２】本発明の他の例示的実施例を概略的に示す図である。
【図３】注入工程中の図２の実施例を概略的に示す図である。
【図４】持ち運び用ウェーハとの接合工程後の図３の実施例を概略的に示す図である。
【図５】分離工程後の図４の分離した部分を概略的に示す図である。
【図６】平坦化層を除去した後の図５の実施例を概略的に示す図である。
【図７】従来技術において用いられた半導体ヘテロ構造を概略的に示す図である。
【図１】
2008153671.tif 000005
【図２】
2008153671.tif 000006
【図３】
2008153671.tif 000007
【図４】
2008153671.tif 000008
【図５】
2008153671.tif 000009
【図６】
2008153671.tif 000010
【図７】
2008153671.tif 000011