(57)【要約】【課題】半導体デバイスの検査に関する装置を効率的に稼動させて、テストの時間を短縮させることのできる半導体デバイスの検査装置を提供する。【解決手段】半導体デバイス１１を搭載したテスタボード１２が複数収容可能なチャンバ４０と、テスタボード１２の移送に関する作業を行うボードハンドラ部３０と、チャンバ４０にセットされたテスタボード１２に搭載された半導体デバイス１１に対して１つのテスタボード単位で所定のテストを実施するデバイステスト実施制御装置とを備えている。ボードハンドラ部３０は、デバイステスト実施制御装置による所定のテストの実施中において、テストが終了した半導体デバイス１１を搭載したテスタボード１２をチャンバ４０から搬出するとともに、チャンバ４０における空き領域に新たなテスタボード１２をセットする。【選択図】図２
2008008895.tif 000002
【特許請求の範囲】
【請求項１】
テスト対象となる複数の半導体デバイスを搭載したボードが複数収容可能なチャンバと、
前記チャンバに前記ボードをセットする作業、および前記チャンバから前記ボードを搬出する作業を行うボードハンドラ部と、
前記チャンバに収容された前記ボードに搭載された半導体デバイスに対して１つの前記ボード単位で所定のテストを実施するデバイステスト実施制御装置とを備え、
前記ボードハンドラ部は、前記デバイステスト実施制御装置による前記所定のテストの実施中において、前記デバイステスト実施制御装置による前記所定のテストが終了した前記半導体デバイスを搭載した前記ボードを前記チャンバから搬出するとともに、前記チャンバにおける空き領域に新たなボードをセットする、
ことを特徴とする半導体デバイスの検査装置。
【請求項２】
テスト対象となる複数の半導体デバイスを搭載したボードが積層方向に複数収容可能なチャンバと、
昇降可能に設けられ、前記チャンバに前記ボードをセットする作業を行う第１のボードハンドラ部と、
前記第１のボードハンドラ部と干渉することなく前記第１のボードハンドラ部と同一経路を昇降可能に設けられ、前記チャンバから前記ボードを搬出する作業を行う第２のボードハンドラ部と、
前記チャンバに収容された前記ボードに搭載された半導体デバイスに対して１つの前記ボード単位で所定のテストを実施するデバイステスト実施制御装置とを備え、
前記第１のボードハンドラ部は、前記デバイステスト実施制御装置による前記所定のテストの実施中において、前記チャンバにおける空き領域に新たなボードをセットし、
前記第２のボードハンドラ部は、前記デバイステスト実施制御装置による前記所定のテストの実施中において、前記デバイステスト実施制御装置による前記所定のテストが終了した前記半導体デバイスを搭載した前記ボードを前記チャンバから搬出する、
ことを特徴とする半導体デバイスの検査装置。
【請求項３】
前記チャンバから搬出された前記ボードを前記第２のボードハンドラ部から受け取って当該ボードに搭載されているテストの終了した前記半導体デバイスを抜き取る抜取工程と、
前記抜取工程によりテスト終了後の前記半導体デバイスが抜き取られた前記ボードに新たな前記半導体デバイスを搭載してこれを前記第１のボードハンドラ部に受け渡す受渡工程とを実行し、
前記第１のボードハンドラ部は、前記受渡工程にて前記第２のボードハンドラ部から受け取った前記ボードを、前記チャンバにおける空き領域にセットする、
ことを特徴とする請求項２記載の半導体デバイスの検査装置。
【請求項４】
前記ボードは、テスト対象となる半導体デバイスを第１の主面に装着するとともに、前記半導体デバイスにテスト信号を入力し、当該入力したテスト信号に応じて前記半導体デバイスから出力された出力信号に基づいて前記半導体デバイスの評価を行うデバイステスト手段を前記第１の主面とは反対側の第２の主面に装着したテスタボードであり、
前記デバイステスト実施制御装置は、前記デバイステスト手段を制御することによって前記半導体デバイスに前記所定のテストを実施する、
ことを特徴とする請求項１〜３の何れか一項に記載の半導体デバイスの検査装置。
【請求項５】
前記チャンバ内に固定されたテスタボードをさらに備え、
前記ボードは、前記テスタボードに対して着脱可能に設けられたソケットボードであり、
前記テスタボードは、前記ソケットボードを第１の主面に装着するとともに、前記半導体デバイスにテスト信号を入力し、当該入力したテスト信号に応じて前記半導体デバイスから出力された出力信号に基づいて前記半導体デバイスの評価を行うデバイステスト手段を前記第１の主面とは反対側の第２の主面に装着し、
前記デバイステスト実施制御装置は、前記デバイステスト手段を制御することによって前記半導体デバイスに前記所定のテストを実施する、
ことを特徴とする請求項１〜３の何れか一項に記載の半導体デバイスの検査装置。
【請求項６】
前記デバイステスト手段は、前記半導体デバイスと一対一の関係で、前記テスタボードを挟んで当該半導体デバイスの反対側の第２の主面に装着される、
ことを特徴とする請求項４〜５の何れか一項に記載の半導体デバイスの検査装置。
【請求項７】
前記デバイステスト実施制御装置は、所定のテストとしてバーンインテストまたは特性テストの少なくとも何れかのテストを実施する、
ことを特徴とする請求項１〜６の何れか一項に記載の半導体デバイスの検査装置。
【請求項８】
テスト対象となる複数の半導体デバイスを搭載したボードが複数収容可能なチャンバに当該ボードをセットする工程と、
前記チャンバにセットされた前記ボードに搭載された前記半導体デバイスに対して、１つの前記ボード単位で所定のテストを実施する工程と、
前記所定のテストの実施中において、当該所定のテストが終了した前記半導体デバイスを搭載した前記ボードを前記チャンバから搬出するとともに、前記チャンバにおける空き領域に新たなボードをセットする工程とを有する、
ことを特徴とする半導体デバイスの検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体デバイスの検査装置に関し、特に製品の信頼性を確保するためのバーンインテストと不良品を取り除くための特性テストを行う検査装置に関するものである。
【背景技術】
【０００２】
半導体メモリＩＣやシステムＬＳＩといった半導体デバイスが完成するまでの製造プロセスは非常に複雑でデリケートであり、ありとあらゆるところに故障が発生する要因が存在している。設計上の問題、検査上の問題、ユーザにわたってからの環境や回路構成を含む使用上の問題などがそれである。また、製造上ではシリコン基板、拡散パッシベーション、配線電極、フレーム、パッケージ、ダイボンディング、ワイヤボンディング、封止などそれぞれ故障を発生する要因を有している。
【０００３】
そして、主な故障モードは、表面欠陥（イオン汚染など）、酸化膜欠陥（ピンホール）、金属配線欠陥、入出力回路欠陥などである。
【０００４】
これら故障モードを内包した半導体デバイスを判別するためのテストには、製品の信頼性を確保するためのバーンインテストと不良品を取り除くための特性テスト（選別テスト）とがある。
【０００５】
バーンイン装置を用いたバーンインテストでは、初期故障を取り除く目的で、半導体デバイスをたとえば１２５℃程度の加熱下において定格または定格よりも１〜２割高い電圧を印加しながら一定時間動作させてスクリーニングを行う。
【０００６】
ここで、メモリテスタを用いた特性テストでは、高温（８５℃程度）から低温（０℃以下）、最高動作速度から低速動作、電源電圧の最大と最小など、様々なテストパターン、といった要素を組み合わせて、製品のデータシートにある特性を半導体デバイスが備えているかを検査する。
【０００７】
なお、バーンインテストや特性テスト（以下、バーンインテストや特性テストを「所定のテスト」、あるいは単に「テスト」という。）は、テスト対象である半導体デバイスを搭載したテスタボードを、チャンバ内にセットした後に行われる。
【０００８】
そして、テストを実行する検査装置では１枚のテスタボードしかセットできないので、同時に測定できる半導体デバイスの個数は１枚のテスタボードに搭載された個数となっていた。
【０００９】
そのため、半導体デバイスの同測数（同時に測定できる個数）を増やしてテストの効率化を図ることが望まれている。
【００１０】
なお、半導体デバイスの検査装置に関する技術を記載した文献としては、例えば特開２００１−３４９９２５号公報、特開２００３−３１５４０５号公報、特開２００４−０４５３２５号公報などがある。
【特許文献１】特開２００１−３４９９２５号公報
【特許文献２】特開２００３−３１５４０５号公報
【特許文献３】特開２００４−０４５３２５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ここで、複数のテスタボードをチャンバ内にセットするようにし、セットされた複数のテスタボードにそれぞれ搭載された半導体デバイスに対して同時に所定のテストを行うことにより同測数を増やし、テストの効率を大幅に向上させることも考えられる。
【００１２】
しかしながら、このような技術では、複数のテスタボードにそれぞれ搭載された半導体デバイスに対して同時に所定のテストを行うことでテスト効率を向上させることができるものの、複数のテスタボードをチャンバにセットしてテストを実行するためには、テスタボードに半導体デバイスを搭載する作業に要する時間、あるいはチャンバに対するテスタボードのセットや搬出に関する作業に要する時間が、テスタボードの数に比例してかかることになる。
【００１３】
そして、例えば、チャンバ内へテスタボードをセットする作業やチャンバ内からテスタボードを搬出する作業の最中においてはテストを実行することができず、テスト作業に関する装置をあそばせてしまう。一方、テストの実行中においては、今度は、チャンバ内へテスタボードをセットする作業や、所定のテストの終了した半導体デバイスを搭載したテスタボードをチャンバ内から搬出する作業等を実施することができず、当該作業に関する装置をあそばせてしまう。
【００１４】
このように、上述した技術では、何れかの作業がなされているときには、他の作業に関する装置を遊ばせることになる。これでは、半導体デバイスの検査に関する装置を効率的に稼動させることができず、テストの時間の短縮を十分に図ることができない。
【００１５】
そこで、本発明は、半導体デバイスの検査に関する装置を効率的に稼動させて、所定のテストの時間を短縮させることのできる半導体デバイスの検査装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記課題を解決するため、本発明の半導体デバイスの検査装置は、テスト対象となる複数の半導体デバイスを搭載したボードが複数収容可能なチャンバと、チャンバにボードをセットする作業、およびチャンバからボードを搬出する作業を行うボードハンドラ部と、チャンバに収容されたボードに搭載された半導体デバイスに対して１つのボード単位で所定のテストを実施するデバイステスト実施制御装置とを備え、ボードハンドラ部は、デバイステスト実施制御装置による所定のテストの実施中において、デバイステスト実施制御装置による所定のテストが終了した半導体デバイスを搭載したボードをチャンバから搬出するとともに、チャンバにおける空き領域に新たなボードをセットすることを特徴とする。
【００１７】
本構成によれば、デバイステスト実施制御手段が１つのボード単位でテストを実施するので、ボードハンドラ部は、デバイステスト実施制御装置によるテストの実施中においても、テストが終了した半導体デバイスを搭載したボードをチャンバから搬出する作業や、チャンバにおける空き領域に新たなボードをセットする作業等が実施できる。すなわち、ボードハンドラ部とデバイステスト実施制御装置とをそれぞれ同時に稼動させることができるので、チャンバにおけるボードのセットや搬出に関する作業と、テストに関する作業とをそれぞれ並行して行うことが可能となる。
【００１８】
これにより、半導体デバイスの検査に関する装置を効率的に稼動させることができ、所定のテストの時間を短縮させることが可能となる。
【００１９】
本発明の好ましい形態において、テスト対象となる複数の半導体デバイスを搭載したボードが積層方向に複数収容可能なチャンバと、昇降可能に設けられ、チャンバにボードをセットする作業を行う第１のボードハンドラ部と、第１のボードハンドラ部と干渉することなく第１のボードハンドラ部と同一経路を昇降可能に設けられ、チャンバからボードを搬出する作業を行う第２のボードハンドラ部と、チャンバに収容されたボードに搭載された半導体デバイスに対して１つのボード単位で所定のテストを実施するデバイステスト実施制御装置とを備え、第１のボードハンドラ部は、デバイステスト実施制御装置による所定のテストの実施中において、チャンバにおける空き領域に新たなボードをセットし、第２のボードハンドラ部は、デバイステスト実施制御装置による所定のテストの実施中において、デバイステスト実施制御装置による所定のテストが終了した半導体デバイスを搭載したボードをチャンバから搬出することを特徴とする。
【００２０】
本構成によれば、デバイステスト実施制御手段が１つのボード単位でテストを実施するので、デバイステスト実施制御装置によるテストの実施中においても、テストが終了した半導体デバイスを搭載したボードを第２のボードハンドラ部によりチャンバから搬出する作業や、チャンバにおける空き領域に新たなボードを第１のボードハンドラ部によりセットする作業等が実施できる。すなわち、第１，第２のボードハンドラ部とデバイステスト実施制御装置とをそれぞれ同時に稼動させることができるので、チャンバにおけるボードのセットや搬出に関する作業と、テストに関する作業とをそれぞれ並行して行うことが可能となる。
【００２１】
さらに、本構成では、チャンバにボードをセットする場合と当該チャンバからボードを搬出する場合とでは異なるボードハンドラ部を使用しているので、チャンバにボードをセットする作業およびチャンバからボードを搬出する作業を、より円滑に行うことが可能となる。
【００２２】
これにより、半導体デバイスの検査に関する装置を効率的に稼動させることができ、所定のテストの時間を短縮させることが可能となる。
【００２３】
本発明の好ましい形態において、チャンバから搬出されたボードを第２のボードハンドラ部から受け取って当該ボードに搭載されているテストの終了した半導体デバイスを抜き取る抜取工程と、抜取工程によりテスト終了後の半導体デバイスが抜き取られたボードに新たな半導体デバイスを搭載してこれを第１のボードハンドラ部に受け渡す受渡工程とを実行し、第１のボードハンドラ部は、受渡工程にて第２のボードハンドラ部から受け取ったボードを、チャンバにおける空き領域にセットすることを特徴とする。
【００２４】
本構成によれば、ボードに搭載する半導体デバイスを交換可能となっているため、少ないボード数で多数の半導体デバイスをテストすることができ、ボードの製造数を抑えてローコストを実現することが可能となる。
【００２５】
本発明の好ましい形態において、ボードは、テスト対象となる半導体デバイスを第１の主面に装着するとともに、半導体デバイスにテスト信号を入力し、当該入力したテスト信号に応じて半導体デバイスから出力された出力信号に基づいて半導体デバイスの評価を行うデバイステスト手段を第１の主面とは反対側の第２の主面に装着したテスタボードであり、デバイステスト実施制御装置は、デバイステスト手段を制御することによって半導体デバイスに所定のテストを実施する、ことを特徴とする。
【００２６】
本構成によれば、テスタボードに、半導体デバイスの評価を行うデバイステスト手段が装着されているので、チャンバ側にデバイステスト手段の機能を新たに備える必要がなくなる。これにより、チャンバ側の部品点数を抑えることができ、ローコストを実現することが可能となる。
【００２７】
本発明の好ましい形態において、チャンバ内に固定されたテスタボードをさらに備え、ボードは、テスタボードに対して着脱可能に設けられたソケットボードであり、テスタボードは、ソケットボードを第１の主面に装着するとともに、半導体デバイスにテスト信号を入力し、当該入力したテスト信号に応じて半導体デバイスから出力された出力信号に基づいて半導体デバイスの評価を行うデバイステスト手段を第１の主面とは反対側の第２の主面に装着し、デバイステスト実施制御装置は、デバイステスト手段を制御することによって半導体デバイスに所定のテストを実施する、ことを特徴とする。
【００２８】
本構成によれば、テスタボードに、半導体デバイスの評価を行うデバイステスト手段が装着されているので、チャンバ側にデバイステスト手段の機能を新たに備える必要がなくなる。これにより、チャンバ側の部品点数を抑えることができ、ローコストを実現することが可能となる。
【００２９】
本発明のさらに好ましい形態において、デバイステスト手段は、半導体デバイスと一対一の関係で、テスタボードを挟んで当該半導体デバイスの反対側の第２の主面に装着されることを特徴とする。
【００３０】
これにより、デバイステスト手段と半導体デバイスとの距離を短くできるので、過渡応答スピードが速くなり高速テストが可能になる。また、テスタボード上での配線引き回しスペースを抑制することができるので、半導体デバイスの高密度実装化を図ることが可能になる。
【００３１】
本発明のさらに好ましい形態において、デバイステスト実施制御装置は、所定のテストとしてバーンインテストまたは特性テストの少なくとも何れかのテストを実施することを特徴とする。
【００３２】
これによれば、デバイステスト実施制御装置は、特に製品の信頼性を確保するためのバーンインテストおよび／または不良品を取り除くための特性テストを実施することができるので、当該テストに関する作業と、チャンバに対するボードのセットや搬出に関する作業とをそれぞれ並行して行うことが可能となる。
【００３３】
これにより、半導体デバイスの検査に関する装置を効率的に稼動させることができ、バーンインテストや特性テストの時間を短縮させることが可能となる。
【００３４】
本発明の半導体デバイスの検査方法は、テスト対象となる複数の半導体デバイスを搭載したボードが複数収容可能なチャンバに当該ボードをセットする工程と、チャンバにセットされたボードに搭載された半導体デバイスに対して、１つのボード単位で所定のテストを実施する工程と、所定のテストの実施中において、当該所定のテストが終了した半導体デバイスを搭載したボードをチャンバから搬出するとともに、チャンバにおける空き領域に新たなボードをセットする工程とを有する、ことを特徴とする。
【００３５】
本構成によれば、ボードのチャンバへのセットやボードのチャンバからの搬出に関する工程と、所定のテストを実施する工程とをそれぞれ並行して行うことが可能となる。
【００３６】
これにより、半導体デバイスの検査に関する工程を効率的に実施することができ、テストの時間を短縮させることが可能となる。
【発明の効果】
【００３７】
本発明によれば以下の効果を奏することができる。
【００３８】
すなわち、本発明によれば、デバイステスト実施制御手段が１つのボード単位で所定のテストを実施するので、ボードハンドラ部は、デバイステスト実施制御装置による所定のテストの実施中においても、テストが終了した半導体デバイスを搭載したボードをチャンバから搬出する作業や、チャンバにおける空き領域に新たなボードをセットする作業等を実施できる。すなわち、ボードハンドラ部とデバイステスト実施手段とをそれぞれ同時に稼動させることができるので、チャンバにおけるボードのセットや搬出に関する作業と、テストに関する作業とをそれぞれ並行して行うことが可能となる。
【００３９】
チャンバにボードをセット場合と当該チャンバからボードを搬出する場合とで異なるボードハンドラ部を使用すれば、チャンバにボードをセットする作業およびチャンバからボードを搬出する作業を、より円滑に行うことが可能となる。
【００４０】
これにより、半導体デバイスの検査に関する装置を効率的に稼動させることができ、所定のテストの時間を短縮させることが可能となる。
【発明を実施するための最良の形態】
【００４１】
以下、本発明を実施するための最良の形態を、図面を参照しつつさらに具体的に説明する。ここで、添付図面において同一の部材には同一の符号を付しており、また、重複した説明は省略されている。なお、ここでの説明は本発明が実施される最良の形態であることから、本発明は当該形態に限定されるものではない。
【００４２】
図１は本発明の一実施の形態である半導体デバイスの検査装置を上方から見た概念図、図２は図１に示す半導体デバイスの検査装置を側面から見た概念図、図３は図２に示すボードエレベータのハンド部がボード受渡部からテスタボードを取り出している状態を示す概念図、図４は図２に示すボードエレベータにテスタボードが搭載された状態を示す概念図、図５はボードエレベータに搭載されたテスタボードがチャンバ内の空き領域にセットされた状態を示す概念図、図６は図５に示すボードエレベータのハンド部がスライドする様子を示す概念図、図７はボード受渡部に用意されたテスタボードがボードエレベータに搭載される様子を上方から見た概念図、図８はボードエレベータに搭載されたテスタボードがチャンバ内の空き領域にセットされる様子を上方から見た概念図、図９は図１に示すチャンバを側面から見た概念図、図１０は図１の半導体デバイスの検査装置においてチャンバ内に収容されるテスタボードを示す説明図、図１１は図１０のテスタボードの断面図、図１２はテスタボードに搭載されたデバイステスト手段の機能構成を示すブロック図、図１３は本発明の半導体デバイスの検査装置によるテストの実施の流れの一例を示す説明図、図１４は比較例としての半導体デバイスの検査装置によるテストの実施の流れの一例を示す説明図、図１５は半導体デバイスの検査装置の他の一例を示す斜視概念図、図１６は図１５に示す半導体デバイスの検査装置におけるソケットボードの流れを示す概念図、図１７は半導体デバイス検査装置における第２のボードハンドラ部を上方からみた概念図、図１８は半導体デバイス検査装置における第１のボードハンドラ部を上方からみた概念図、図１９は図１５に示す半導体デバイス検査装置を正面から見た概念図、図２０は図１５に示す半導体デバイス検査装置を側方から見た概念図、図２１（ａ）はソケットボードにソケットが搭載される例を示す説明図、（ｂ）はソケットが搭載されたソケットボードを示す説明図、図２２は図２１に示すソケットボードとこれが搭載されるテスタボードとを示す断面図、図２３は図２２のソケットボードに取り付けられたキャリアソケットを示す断面図、図２４は図２２のソケットボードに取り付けられたキャリアソケットを示す平面図、図２５はソケットボードに取り付けられたキャリアソケットにおける半導体デバイスの挿入状態を示す説明図、図２６は図２１のソケットボードが搭載されるテスタボードに取り付けられたコンタクトソケットを示す平面図、図２７は図２１のソケットボードが搭載されるテスタボードに取り付けられたコンタクトソケットを示す断面図、図２８は図２２のソケットボードに取り付けられたキャリアソケットがテスタボードのコンタクトソケットと嵌合した状態を示す断面図である。
【００４３】
図１に示すように、本実施の形態における半導体デバイスの検査装置１０は、テスト対象となる複数の半導体デバイス（ＤＵＴ）１１（図９〜図１２）を搭載したテスタボード１２を複数収容することが可能なチャンバ４０と、チャンバ４０にテスタボード１２をセットする作業、およびチャンバ４０からテスタボード１２を搬出する作業を行うボードハンドラ部３０と、チャンバ４０に収容（セット）されたテスタボード１２に搭載された半導体デバイス１１に所定のテスト（例えば、バーンインテストや特性テスト等）を実施するデバイステスト実施制御装置５０とを備えている。
【００４４】
なお、本願において「所定のテスト」とは、製品出荷に先立って半導体デバイス１１に対して行われるテストを指すものであり、バーンインテストや特性テストを含む概念であるが、これらのテストに限定されるものではない。また、本願において、「所定のテスト」はバーンインテストおよび特性テストの何れかでもよく、両方でもよい。
【００４５】
ボードハンドラ部３０は、図１に示すように、昇降可能なボードエレベータ３４ａを内部に備えたボード昇降装置３４と、半導体デバイス１１が搭載されるテスタボード１２を貯留するテストボード貯留部３１ａ、テスタボード１２に対する半導体デバイス１１の挿入作業ならびに抜き取り作業およびボードエレベータ３４ａに対するテスタボード１２のやり取りが行われるボード受渡部３１ｂを備えるボード貯留装置３１と、ボードエレベータ３４ａの昇降制御およびボード貯留装置３１内におけるテスタボード１２の移送制御を行うボードハンドラ制御部３６（図２）とから構成されている。
【００４６】
デバイステスト実施制御手段であるデバイステスト実施制御装置５０は、半導体デバイス１１の検査における種々の制御を行う制御部としてのホストコントローラ（ＨＯＳＴ  ＣＯＮＴＲＯＬＬＥＲ）１５を備えている（図９）。そして、テスタボード１２に搭載された半導体デバイス１１に対して、あるテスタボード１２に搭載された半導体デバイス１１のテストが他のテスタボード１２に搭載された半導体デバイス１１のテストの影響を受けることなくテスタボード１２毎に独立して、つまり１つのテスタボード１２単位で、所定のテストを実施する。
【００４７】
ここで、ホストコントローラ１５は、中央処理装置、入出力装置および記憶装置を有しており、中央処理装置は、検査プログラムなどのソフトウェアの管理、試験プログラムの編集および翻訳、検査の実行制御、周辺装置の管理、試験結果のデータ処理などを行う。また、入出力装置には、キーボード、プリンタ、ディスプレイなどがあり、制御コマンドの入力、検査プログラムの入出力、試験結果の出力などを行う。そして、記憶装置には、磁気ディスク装置や光ディスク装置などがあり、検査装置のシステムソフトウェア、検査プログラム、検査結果のデータ記憶などを行う。
【００４８】
図５および図６に示すように、チャンバ４０の内部には、仕切板４２によって仕切られたボード格納領域４３が、上下方向に複数形成されている。
【００４９】
ここで、各ボード格納領域４３は、それぞれ半導体デバイス１１が搭載されたテスタボード１２を内部にセットすることが可能な構成となっている。具体的には、各ボード格納領域４３には、それぞれテスタボード１２のコネクタ１２ａと電気的に接続するためのコネクタ４１が備えられており、当該コネクタ４１にコネクタ１２ａを嵌合させて図示しないロック機構により固定することによって、ボード格納領域４３にテスタボード１２をセットすることが可能となっている。
【００５０】
また、ボード格納領域４３にセットされたテスタボード１２の両側に位置するようにしてガイド部材４４が設けられている。この一対のガイド部材４４には、対向する側面に図示しないガイド溝が仕切板４２と平行に延びて形成されている。したがって、テスタボード１２（のコネクタ１２ａ）をコネクタ４１に嵌合させる際には、このガイド溝に沿ってテスタボード１２を挿入し、嵌合後には、当該ガイド溝によりテスタボード１２が支持される。
【００５１】
なお、チャンバ４０内に形成されるボード格納領域４３の数は、例えば３０〜６０程度である。但し、これ以上のボード格納領域４３が形成されていてもよいし、これ以下のボード格納領域４３が形成されていてもよい。
【００５２】
また、チャンバ４０内における各ボード格納領域４３は、相互に独立してその内部を所定の温度に保つ恒温槽となっており、セットされた半導体デバイス１１を例えば１２５℃±３℃に加熱させることができるようになっている。
【００５３】
ボードハンドラ部３０のボード受渡部３１ｂには、図２に示すように、上板３１ｂｃと下板３１ｂｄにて挟み込むことによりテスタボード１２を水平に固定することが可能なボード固定部３１ｂｂを有するボード受渡台３１ｂａが備えられている。但し、このような挟み込み構造ではなく、テスタボード１２を載置する構造であっても、あるいはこれら以外の構造であってもよい。
【００５４】
ボードエレベータ３４ａは、図２および図７に示すように、板状のベースを有しており、その上面にはスライド溝３４ａｄが形成されている。そして、当該スライド溝３４ａｄには、上板３４ａｂと下板３４ａｃにて挟み込むことによりテスタボード１２を把持することが可能なハンド部３４ａａが突出して設けられている。そして、このハンド部３４ａａは、スライド溝３４ａｄに沿ってテスタボードの挿抜方向にスライドすることが可能となっている。また、ボードエレベータ３４ａは、昇降可能となっているとともに、ボード受渡部３１ｂ側とチャンバ４０側との間を往復移動可能となっている。
【００５５】
但し、ボードエレベータ３４ａは、本実施の形態に示す構造に限定されるものではなく、ボード受渡部３１ｂからテスタボード１２を受け取り、これをチャンバ４０内に（具体的には、チャンバ４０のボード格納領域４３内に）セットすることができる限り、様々な構造を採用することができる。
【００５６】
また、ボードハンドラ制御部３６は、テスタボード１２がセットされていないボード格納領域４３（すなわち、チャンバ４０における空き領域）があるか否かを検知する機能と、所定のテストが行われたボード格納領域４３（すなわち、デバイステスト実施制御装置５０による所定のテストが終了した半導体デバイス１１を搭載したテスタボード１２がセットされているボード格納領域４３）があるか否かを検知する機能とを有している。
【００５７】
そして、ボードハンドラ制御部３６は、テスタボード１２がセットされていないボード格納領域４３（すなわち、空き領域）を検知した場合には、ボード貯留装置３１内におけるテスタボード１２の移送制御およびボードエレベータ３４ａの昇降制御を行うことにより、当該ボード格納領域４３に新たなテスタボード１２をセットする作業を行う。
【００５８】
例えば、ボードハンドラ制御部３６は、チャンバ４０内における上から２番目のボード格納領域４３を空き領域として検知した場合（図２参照）、次の（１）から（５）の制御を実行することにより、当該ボード格納領域４３に新たなテスタボード１２をセットする作業を行う。
【００５９】
（１）ボードハンドラ制御部３６は、テストボード貯留部３１ａから１つのテスタボード１２を取り出してボード受渡部３１ｂに移送する制御を行う。そして、ボード受渡部３１ｂに移送したテスタボード１２を、ボード固定部３１ｂｂの上板３１ｂｃと下板３１ｂｄとの間に挟み込ませ、当該ボード固定部３１ｂｂに水平に固定させる制御を行う（図２参照）。なお、このとき、テスタボード１２は、第１の主面１２−１が上方を向くように固定される。
【００６０】
（２）ボードハンドラ制御部３６は、ボードエレベータ３４ａを、図２に示すように、ボード受渡台３１ｂａの近傍に昇降移動させる制御を行う。そして、当該ボードエレベータ３４ａのハンド部３４ａａをスライド溝３４ａｄに沿ってボード受渡部３１ｂ側にスライドさせ、当該ハンド部３４ａａに、ボード固定部３１ｂｂに固定されたテスタボード１２を、上板３４ａｂと下板３４ａｃにて挟み込ませて把持させる制御を行う（図３および図７参照）。
【００６１】
（３）ボードハンドラ制御部３６は、テスタボード１２を把持したハンド部３４ａａをスライド溝３４ａｄに沿って移動させ、テスタボード１２をボード受渡部３１ｂから抜き取る制御を行う（図４および図７参照）。さらに、ボードハンドラ制御部３６は、ボードエレベータ３４ａをボード受渡部３１ｂからチャンバ４０へと移動させる制御を行う。これにより、ハンド部３４ａａにより把持されたテスタボード１２は、コネクタ１２ａをチャンバ４０方向に向けてボードエレベータ３４ａに搭載された状態になる。
【００６２】
（４）ボードハンドラ制御部３６は、テスタボード１２を搭載したボードエレベータ３４ａを、検知した空き領域（ここでは、チャンバ４０内における上から２番目のボード格納領域４３）の近傍まで上昇させる制御を行った後に、ハンド部３４ａａをスライド溝３４ａｄに沿ってチャンバ４０の方向にスライドさせ、ボードエレベータ３４ａに搭載されたテスタボード１２のコネクタ１２ａをボード格納領域４３内のコネクタ４１に嵌合させる制御を行う（図５および図８参照）。これにより、テスタボード１２は、ボードエレベータ３４ａからチャンバ４０のボード格納領域４３にセットされることになる。
【００６３】
（５）ボードハンドラ制御部３６は、ハンド部３４ａａによるテスタボード１２の把持を解除させ、当該ハンド部３４ａａをスライド溝３４ａｄに沿ってボード受渡部３１ｂ方向へスライドさせる制御を行う（図６および図８参照）。これにより、ボードハンドラ制御部３６による新たなテスタボード１２をセットする作業が終了する。
【００６４】
一方、ボードハンドラ制御部３６は、所定のテストが行われたボード格納領域４３を検知した場合には、ボード貯留装置３１内におけるテスタボード１２の移送制御およびボードエレベータ３４ａの昇降制御を行うことにより、当該ボード格納領域４３からテスタボード１２を搬出する作業を行う。
【００６５】
例えば、ボードハンドラ制御部３６は、チャンバ４０内における上から２番目のボード格納領域４３にて所定のテストが行われた旨を検知した場合、次の（１）から（５）の制御を実行することにより、当該ボード格納領域４３からテスタボード１２を搬出する作業を行う。
【００６６】
（１）ボードハンドラ制御部３６は、テスタボード１２が搭載されていない空のボードエレベータ３４ａを、検知したボード格納領域４３（ここでは、チャンバ４０内における上から２番目のボード格納領域４３）の近傍まで上昇させる制御を行う。次に、ボードハンドラ制御部３６は、ハンド部３４ａａをスライド溝３４ａｄに沿ってチャンバ４０の方向にスライドさせ、当該ハンド部３４ａａに、ボード格納領域４３にセットされているテスト済みのテスタボード１２を上板３４ａｂと下板３４ａｃにて挟み込ませて把持させる制御を行う（図５参照）。
【００６７】
（２）ボードハンドラ制御部３６は、テスタボード１２を把持したハンド部３４ａａを、スライド溝３４ａｄに沿ってボード受渡部３１ｂの方向へスライドさせる制御を行う。これにより、テスタボード１２は、ハンド部３４ａａに把持されてコネクタ４１との嵌合が解除されてボード格納領域４３から搬出されるとともに、ボードエレベータ３４ａに搭載される。
【００６８】
（３）ボードハンドラ制御部３６は、図４に示すように、テスタボード１２を搭載したボードエレベータ３４ａを、ボード受渡台３１ｂａの近傍に移動させる制御を行う。そして、当該ボードエレベータ３４ａのハンド部３４ａａをスライド溝３４ａｄに沿ってボード受渡部３１ｂ方向へと移動させ、ハンド部３４ａａの把持するテスタボード１２を、ボード固定部３１ｂｂの上板３４ａｂと下板３４ａｃの間に挟み込ませて固定させる制御を行う。
【００６９】
（４）ボードハンドラ制御部３６は、ハンド部３４ａａによるテスタボード１２の把持を解除させる制御を行う。これにより、ハンド部３４ａａの把持していたテスタボード１２が、ボード固定部３１ｂｂに固定される。
【００７０】
（５）ボードハンドラ制御部３６は、ボード固定部３１ｂｂに固定されたテスタボード１２を、テストボード貯留部３１ａに戻す制御を行う。これにより、ボードハンドラ制御部３６によるテスタボード１２を搬出する作業が終了する。
【００７１】
このように、本実施の形態のボードハンドラ部３０は、ボードハンドラ制御部３６の制御によって、所定のテストが終了した半導体デバイス１１を搭載したテスタボード１２をチャンバ４０から搬出する作業や、チャンバ４０における空き領域に新たなテスタボード１２をセットする作業等を実施することができるようになっている。
【００７２】
次に、図１０を用いて、本実施の形態に係るテスタボード１２について説明する。ここで、テスタボード１２を示す図１０において、中心線よりも右半分が第１の主面１２−１を表しており、左半分が第２の主面１２−２を表している。
【００７３】
図１０において、テスタボード１２は、例えば銅の配線層が形成されたガラスエポキシ樹脂の積層基板で構成されており、その一方端には、チャンバ４０内のボード格納領域４３に備えられたコネクタ４１（図２）と電気的に接続するためのコネクタ１２ａが設けられている。なお、テスタボード１２はガラスエポキシ樹脂以外の素材で構成してもよく、配線層も銅以外の素材で構成することができる。
【００７４】
テスタボード１２の第１の主面１２−１には、半導体デバイス１１が搭載される複数のソケット１６が整列して装着されている。例えば半導体デバイス１１として７２ピンのＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）を適用した場合、例えば１枚のテスタボード１２あたり約２００個のソケット１６が装着される。つまり、約２００個の半導体デバイス１１が搭載可能になっている。
【００７５】
テスタボード１２における第１の主面１２−１とは反対側の第２の主面１２−２には、第１の主面１２−１に装着されたソケット１６に搭載された半導体デバイス１１に所定のテスト信号を入力するとともに、このテスト信号に応じて半導体デバイス１１から出力された出力信号に基づいて半導体デバイス１１の評価を行う半導体集積回路装置であるデバイステスト手段１７が、テスタボード１２を挟んでソケット１６の反対側において半導体デバイス１１と一対一の対応関係で設けられている。
【００７６】
すなわち、本願は、テスト対象である半導体デバイス１１の診断回路をデバイステスト手段１７という外部に構成したものであり、いわゆるＢＯＳＴ（Ｂｕｉｌｔ−Ｏｕｔ  Ｓｅｌｆ−Ｔｅｓｔ）である。
【００７７】
なお、複数の半導体デバイス１１に対応して１つのデバイステスト手段１７が設けられ、当該１つのデバイステスト手段１７が複数の半導体デバイス１１の評価を行うようになっていてもよい。
【００７８】
この場合、複数の半導体デバイス１１の評価を、１つのデバイステスト手段１７で行うことができるので、少ないデバイステスト手段１７でより多くの半導体デバイス１１の評価を行うことが可能となる。そのため、少ないデバイステスト手段１７で所定のテスト（バーンインテストや特性テスト）を実施することができ、所定のテストにおけるローコストを実現することが可能となる。
【００７９】
また、デバイステスト手段１７としては、図示するような単一の半導体集積回路装置ではなく、その半導体集積回路装置の有する機能（詳細は後述する）を複数の電子部品で構成したものでもよい。
【００８０】
図１１に詳しく示すように、ソケット１６には複数のピン１６ａが設けられている。前述のように、ソケット１６はテスト対象となる半導体デバイス１１が装着されるもので、半導体デバイス１１のリード１１ａがソケット１６のピン１６ａと接触して装着される。
【００８１】
このようなソケット１６はソケットボード２０上に搭載されており、コネクタ１８，１９を介してテスタボード１２に対して着脱可能に設けられている。すなわち、ソケットボード２０には、ソケット１６のピン１６ａと嵌合した端子１８ａを有するコネクタ１８が取り付けられている。また、テスタボード１２には、テスタボード１２に形成された配線１２ｂと接触するとともに端子１８ａと嵌合する端子１９ａを有し、コネクタ１８と嵌合するコネクタ１９が取り付けられている。
【００８２】
このようにソケット１６をテスタボード１２に対して着脱できるようにしておけば、テスタボード１２には、検査対象である半導体デバイス１１の形状に応じた様々な種類のソケットを自由に搭載することが可能になるので、半導体デバイス１１とテスタボード１２との関係において、極めて高い汎用性が得られる。
【００８３】
但し、ソケット１６はテスタボード１２に直付けされて、着脱できないようになっていてもよい。
【００８４】
なお、図示するように、テスタボード１２の配線１２ｂは、第２の主面１２−２側ではデバイステスト手段１７である半導体集積回路装置のリード１７ａと接続されている。
【００８５】
次に、デバイステスト手段１７の機能構成について、図１２を用いて説明する。
【００８６】
前述のように、デバイステスト手段１７は半導体デバイス１１に所定のテスト信号を入力するとともに、当該テスト信号に応じて半導体デバイスから出力された出力信号に基づいて半導体デバイス１１の検査を行うものであり、パターン発生器（ＰＡＴＴＥＲＮ  ＧＥＮＥＲＡＴＯＲ：ＰＧ）１７−１、ドライバ（ＤＲＩＶＥＲ）１７−２、コンパレータ（ＣＯＭＰＡＲＡＴＯＲ）１７−３、波形発生器（ＷＡＶＥＦＯＲＭ  ＧＥＮＥＲＡＴＯＲ：ＷＧ）１７−４、インターフェイス（ＩＮＴＥＲＦＡＣＥ：Ｉ／Ｆ）１７−５、テストエンジン（ＴＥＳＴ  ＥＮＧＩＮＥ）１７−６、メモリ（ＭＥＭＯＲＹ）１７−７、電源（ＶＯＬＴＡＧＥ  ＲＥＧＵＬＡＴＯＲ）１７−８、および電圧・電流印加計測ユニット（ＳＯＵＲＣＥ  ＭＥＡＳＵＲＥＭＥＮＴ  ＵＮＩＴ：ＳＭＵ）１７−９を備えている。
【００８７】
ここで、複数個（例えば１０〜２０個）のデバイステスト手段１７に対応して、副制御部としてのサブコントローラ（ＳＵＢ  ＣＯＮＴＲＯＬＬＥＲ）２４が設けられている。このサブコントローラ２４はホストコントローラ１５の制御下におかれ、対応する各デバイステスト手段１７へテストプログラムを送信し、半導体デバイス１１のテスト結果の管理を実行したり、ログの管理、ステータス管理などを実行する。
【００８８】
また、デバイステスト手段１７およびサブコントローラ２４に電源を供給するための電源（ＰＯＷＥＲ  ＳＵＰＰＬＹ）１４が設けられている。そして、デバイステスト手段１７には数種類（±１５Ｖ、＋５Ｖなど）の電圧が電源１４から供給され、半導体デバイス１１には、電源１４から供給される電圧を、デバイステスト手段１７が高精度に制御して供給する。
【００８９】
なお、デバイステスト手段１７は、バーンインテストの機能と特性テストの機能とを有している限り、これら以外の機能構成であってもよく、これらの一部の機能構成しか有していなくてもよい。
【００９０】
さらには、デバイステスト手段１７は、バーンインテストのみの機能、あるいは特性テストのみの機能しか有していなくてもよい。つまり、本発明における半導体デバイスの検査装置は、バーンインテストと特性テストの少なくとも何れかのテストを実施することができるようになっていればよい。
【００９１】
ここで、波形発生手段の一つであるパターン発生器１７−１は、テスタ言語から波形用パラメータを抽出して波形をドライバ１７−２に入力する。
【００９２】
ドライバ１７−２は、パターン発生器１７−１から入力された波形を所定の電圧にバッファリングし、テスト対象となっている半導体デバイス１１に入力する。
【００９３】
コンパレータ１７−３は、半導体デバイス１１からの出力波形を所定の基準電圧をベースにして「Ｈｉ」「Ｌｏｗ」にし、テストエンジン１７−６に送る。
【００９４】
テストエンジン１７−６は、コンパレータ１７−３からの波形を期待値と比較して半導体デバイス１１のパス（Ｐａｓｓ）／フェイル（Ｆａｉｌ）を判定するとともに、外部コントローラとの制御を行う。
【００９５】
メモリ１７−７は、このようにしてテストエンジン１７−６で判定された半導体デバイス１１のパス（Ｐａｓｓ）／フェイル（Ｆａｉｌ）の情報および不良の発生した試験パターン毎のアドレス位置などを記憶する。また、半導体デバイス１１がメモリＬＳＩの場合には、不良ビット位置の記憶、不良ビットのマスク、不良ビット数の実時間計数、ＲＯＭ用試験パターンの発生などを行う。
【００９６】
波形発生手段の他の一つである波形発生器１７−４は、サイン波、三角波、矩形波などの任意のアナログ波形を生成して半導体デバイス１１に入力する。
【００９７】
シリアルインターフェイス１７−５は、ホストコントローラ１５とデバイステスト手段１７とのインターフェイスであり、具体的には、シリアルインターフェイスまたはパラレルインターフェイスである。
【００９８】
電源１７−８は、ドライバ１７−２の入力電源および半導体デバイス１１の入力電源であり、所定の電圧を印加する。
【００９９】
そして、電圧・電流印加計測ユニット１７−９は、半導体デバイス１１の動作電流、動作電圧、半導体デバイス１１に形成された配線のオープン／ショートの測定を行う。
【０１００】
デバイステスト実施制御装置５０は、チャンバ４０内のボード格納領域４３にセットされたテスタボード１２に搭載された半導体デバイス１１に対して、所定のテスト（バーンインテストや特性テスト）を実施するようになっている。
【０１０１】
ここで、デバイステスト実施制御装置５０は、上記テスタボード１２に搭載されたデバイステスト手段１７に対して制御指令を送信するとともに、当該テスタボード１２がセットされたボード格納領域４３内の温度を調節することにより、所定のテストを実施している。
【０１０２】
具体的には、デバイステスト実施制御装置５０は、チャンバ４０に備えられたヒータ（図示せず）により、テスタボード１２がセットされたボード格納領域４３内に、所定温度に加熱された空気を導入して半導体デバイス１１を例えば１２５℃±３℃程度に加熱する。また、デバイステスト実施制御装置５０は、ボード格納領域４３内に備えられた冷却手段（図示せず）を作動させて、デバイステスト手段１７を例えば６５℃以下に冷却する。
【０１０３】
そして、この状態において、デバイステスト実施制御装置５０は、テスタボード１２に搭載されたデバイステスト手段１７に対して、所定のテストを実施させるための制御指令を送信する。この場合、当該制御指令を受けたデバイステスト手段１７からは、半導体デバイス１１に対して所定のテスト信号が入力される。そして、半導体デバイス１１に対して所定のテスト（バーンインテストや特性テスト）を行う。
【０１０４】
ここで、冷却手段としては、内部に液冷媒が供給される基板等が挙げられる。但し、当該冷却手段は、デバイステスト手段１７を冷却できれば足り、上述した内部に液媒体が供給される基板等には限定されない。したがって、冷媒としては液体以外にも、空気などの気体を用いることが可能であり、液体を冷媒として用いた場合であっても、本実施の形態に示す構成に限定されるものではない。また、冷却手段は、予めテスタボード１２に搭載されるようになっていてもよい。
【０１０５】
すなわち、デバイステスト実施制御装置５０は、半導体デバイス１１を通常の使用条件よりも高温且つ高電圧で一定時間動作させて初期故障の発生を加速させる（バーンインテスト）。これにより、初期故障を引き起こすおそれのある半導体デバイス１１が取り除かれるので、製品としての信頼性が確保されることになる。また、バーンインテストの代わりに、もしくはバーンインテストと並行して、半導体デバイス１１にテスト信号を入力してその出力値を期待値と比較して当該デバイスの良否を判断したり、入出力信号、電源部分の電圧、電流などのアナログ値を測定する（特性テスト）を実施してもよい。この特性テストによっては、所期の特性を備えていない不良品が取り除かれる。なお、特性テストのみを実施する場合には、ボード格納領域４３内を高温に加熱せずにテストを進行させることができる。
【０１０６】
また、冷却手段を作動させる場合、半導体デバイス１１との間でテスト信号を入出力するデバイステスト手段１７は、ボード格納領域４３内温度に加熱されることなく当該冷却手段により上述の温度に冷却されているので、デバイステスト手段１７そのものに熱ストレスがかかることはなく、通常の使用条件下で動作が行われることになる。
【０１０７】
なお、バーンインテストおよび特性テストの全てのテスト項目を実行してもよいが、例えばＡＣテストなど一部のテスト項目は他の検査装置で行うようにしてもよい。
【０１０８】
このように、本願による半導体デバイスの検査装置１０によれば、テスト対象となる半導体デバイス１１をテスタボード１２の第１の主面１２−１に、バーンインテストと特性テストとの両方の機能を有するデバイステスト手段１７をテスタボード１２の第２の主面１２−２にそれぞれ装着するとともにデバイステスト手段１７を冷却手段で冷却しながらバーンインテストおよび特性テストを行えるようにしているので、従来では別々に行っていたメモリテスタでの評価試験とバーンイン装置での評価試験とを同時に行うことが可能になる。これにより、バーンインテストの時間内で特性テストも行えることになり、半導体デバイス１１のテスト工程が効率化されてテスト処理能力が飛躍的に向上し、半導体デバイス１１のテストコストの低減を図ることが可能になる。
【０１０９】
また、バーンイン装置とメモリテスタという２種類の装置が１台に集約されるので、検査装置の投資コストの低減を図ることが可能になる。
【０１１０】
さらに、本実施の形態のデバイステスト実施制御装置５０は、複数のボード格納領域４３にてそれぞれテスタボード１２がセットされた場合には、それぞれのテスタボード１２に搭載された半導体デバイス１１に対して、並行して所定のテストを実施することができる構成となっている。そのため、本実施の形態では、当該テストの効率の大幅な向上を実現させることが可能となっている。
【０１１１】
以上の構成を有する半導体デバイスの検査装置１０において、デバイステスト実施制御装置５０により１つのテスタボード１２単位で所定のテストが実施されるようになっており、また、ボードハンドラ部３０とデバイステスト実施制御装置５０とは、互いに独立して稼動することが可能となっている。
【０１１２】
そのため、本実施の形態のボードハンドラ部３０は、デバイステスト実施制御装置５０の制御によりチャンバ４０内の何れかのボード格納領域４３にて所定のテストが実施されている最中においても、デバイステスト実施制御装置５０による所定のテストが終了した半導体デバイス１１を搭載したテスタボード１２をチャンバ４０から搬出する作業や、チャンバ４０における空き領域に新たなテスタボード１２をセットする作業等を行うことができる。
【０１１３】
このように、本実施の形態では、ボードハンドラ部３０と、デバイステスト実施制御装置５０とをそれぞれ同時に稼動させることができ、チャンバ４０におけるテスタボード１２のセットや搬出に関する作業と、テストに関する作業とをそれぞれ並行して行うことが可能となる。
【０１１４】
これにより、デバイステスト実施制御装置５０とボードハンドラ部３０のうち、一方が作業を実施している最中において、他方をあそばせてしまうことを防ぐことができ、半導体デバイス１１の検査に関する装置を効率的に稼動させて、所定のテストの時間を短縮させることが可能となる。
【０１１５】
ここで、ボードハンドラ部３０とデバイステスト実施制御装置５０とを同時に稼動させることにより短縮できる時間の度合を、図１３および図１４を用いて具体的に説明する。
【０１１６】
図１３は、ボードハンドラ部３０とデバイステスト実施制御装置５０とを同時に稼動させることが可能な本実施の形態におけるテストの実施の流れの一例を示している。また、図１４は、本発明者よる検討例の一つであり、ボードハンドラ部３０とデバイステスト実施制御装置５０とが同時に稼動しない場合におけるテストの実施の流れの一例を示している。
【０１１７】
ここで、説明の便宜を図るために、前提条件として、チャンバ４０内にはＡからＪの１０のボード格納領域が形成されていることとする。また、１つのテスタボード１２がボードハンドラ部３０によってボード格納領域にセットされる作業の時間、および１つのテスタボード１２がボードハンドラ部３０によってボード格納領域から搬出される作業の時間をそれぞれ０．５分とするとともに、１つのテスタボード１２に搭載された半導体デバイス１１に対して、デバイステスト実施制御装置５０による所定のテストが実施される時間を９分とする（なお、テスト時間である９分の中には、半導体デバイス１１を昇温する時間や降温する時間等が含まれるものとする）。
【０１１８】
なお、上記時間は一例に過ぎず、例えばバーンインテストではテスト時間は数時間以上に及ぶことがあり、特性テストでは数分で完了することもある。
【０１１９】
さらに、図１３および図１４においては、当該ボード格納領域にテスタボード１２がセットされる作業中である旨は符号Ｘ（細い実線）にて示し、また、テストの実施中である旨は符号Ｙ（太い実線）にて示し、そして、当該ボード格納領域からテスタボード１２が搬出される作業中である旨は符号Ｚ（破線）にて示している。
【０１２０】
まず、図１３を用いて、ボードハンドラ部３０とデバイステスト実施制御装置５０とを同時に稼動させることが可能な本実施の形態におけるテストの実施の流れの一例を説明する。
【０１２１】
本実施の形態においては、まず、ボードハンドラ部３０によるテスタボード１２のセット作業が行われる。
【０１２２】
具体的には、ボードハンドラ部３０は、ボード格納領域Ａから順番にテスタボード１２をセットする作業を行う（図１３参照）。同図に示すように、ボードハンドラ部３０は、ＡからＪまでのボード格納領域に対して、それぞれ順番にテスタボード１２をセットする作業を行っている。ここで、全てのボード格納領域にテスタボード１２がセットされるまでにかかる時間は約９．５分である。
【０１２３】
そして、デバイステスト実施制御装置５０は、ボード格納領域にテスタボード１２がセットされ次第、所定のテストを実施する。すなわち、図１３に示すように、デバイステスト実施制御装置５０は、ＡからＪまでのボード格納領域において、１分おきに順番に所定のテストを開始する。
【０１２４】
そして、ボードハンドラ部３０は、全てのボード格納領域にテスタボード１２をセットした場合（すなわち、ボード格納領域Ｊへのテスタボード１２のセットが終了した場合）、次に、テストが終了した半導体デバイス１１を搭載したテスタボード１２をボード格納領域から搬出するとともに、当該搬出が行われて空き領域となったボード格納領域に新たなテスタボード１２をセットする作業を行う。
【０１２５】
具体的には、ボードハンドラ部３０は、ボード格納領域Ｊへのテスタボード１２のセットが終了したときに、テストが終了したボード格納領域Ａからテスタボード１２を搬出するとともに、当該搬出が終了して空き領域となったボード格納領域Ａに新たなテスタボード１２をセットする作業を行い、その後は、他のボード格納領域についても同様の作業を行う。
【０１２６】
なお、ボード格納領域がさらに多い場合、あるいはテスト時間が短い場合には、全てのボード格納領域にテスタボードがセットされる前に、早くにセットされたテスタボードのテストが終了してしまうことが考えられる。この場合には、全てのボード格納領域にテスタボードがセットされるまで、テスト終了のテスタボードをそのままにしておくこともできるが、他のテスタボードをセットしたボードハンドラ部３０がテスト終了のテスタボードを抜き取り、そのテスタボードをもってボード貯留装置３１に戻るようにするのがよい。
【０１２７】
次に、図１４を用いて、ボードハンドラ部３０とデバイステスト実施制御装置５０とが同時に稼動しない場合におけるテストの実施の流れの一例を説明する。
【０１２８】
本実施の形態において、まず、ボードハンドラ部３０によるテスタボード１２のセット作業が行われる。
【０１２９】
具体的には、ボードハンドラ部３０は、ボード格納領域Ａから順番にテスタボード１２をセットする作業を行う（図１４参照）。同図に示すように、ボードハンドラ部３０は、ＡからＪまでのボード格納領域に対して、それぞれ順番にテスタボード１２をセットする作業を行っている。ここで、全てのボード格納領域にテスタボード１２がセットされるまでにかかる時間は約９．５分である。
【０１３０】
デバイステスト実施制御装置５０は、全てのボード格納領域（ＡからＪまでのボード格納領域）にテスタボード１２がセットされた後に、当該全てのボード格納領域において一斉に所定のテストを開始する。
【０１３１】
次に、ボードハンドラ部３０は、デバイステスト実施制御装置５０によるテストが終了した後に、ボード格納領域Ａから順番にテスタボード１２を搬出する作業を行う。ここで、全てのボード格納領域からテスタボード１２が搬出されるまでにかかる時間は約９．５分である。そして、ボードハンドラ部３０は、全てのボード格納領域からテスタボード１２を搬出した後に、再びボード格納領域Ａから順番に全てのボード格納領域にテスタボード１２をセットする作業を行う。
【０１３２】
ここで、ボードハンドラ部３０とデバイステスト実施制御装置５０とを同時に稼動させることが可能な本実施の形態（図１３）では、ＡからＪまでのボード格納領域において、所定のテストが２回行われる時間（具体的には、ＡからＪのボード格納領域に既にセットされていたテスタボード１２が搬出された後にＡからＪのボード格納領域に新たなテスタボード１２がセットされてテストが２回行われ、２回目のテスト終了後にＡからＪのボード格納領域からテスタボード１２が搬出されるまでの時間、すなわち、図１３において、Ｋ線からＬ線までの時間をいう）は約２９分となっている。
【０１３３】
一方、ボードハンドラ部３０とデバイステスト実施制御装置５０とが同時に稼動しない場合（図１４）には、ＡからＪまでのボード格納領域において、所定のテストが２回行われる時間（具体的には、ＡからＪのボード格納領域に既にセットされていたテスタボード１２が搬出された後にＡからＪのボード格納領域に新たなテスタボード１２がセットされてテストが２回行われ、２回目のテスト終了後にＡからＪのボード格納領域からテスタボード１２が搬出されるまでの時間、すなわち、図１４において、Ｍ線からＮ線までの時間をいう）は約５６分となっている。
【０１３４】
すなわち、図１３および図１４に示す場合において、ボードハンドラ部３０とデバイステスト実施制御装置５０とを同時に稼動させることが可能な本実施の形態では、ボードハンドラ部３０とデバイステスト実施制御装置５０とが同時に稼動しない場合と比べて、ＡからＪまでのボード格納領域において、所定のテストが２回行われる時間を約２７分と大幅に（約半分に）短縮させることができる。
【０１３５】
このように、本願による半導体デバイスの検査装置１０では、デバイステスト実施制御装置５０は１つのテスタボード１２単位でテストを実施しており、ボードハンドラ部３０は、デバイステスト実施制御装置５０によるテストの実施中においても、テストが終了した半導体デバイス１１を搭載したテスタボード１２をチャンバ４０から搬出する作業や、チャンバ４０における空き領域（テスタボード１２がセットされていないボード格納領域４３）に新たなテスタボード１２をセットする作業等を実施している。したがって、ボードハンドラ部３０とデバイステスト実施制御装置５０とをそれぞれ同時に稼動させることができるので、チャンバ４０におけるテスタボード１２のセットや搬出に関する作業と、テストに関する作業とをそれぞれ並行して行うことが可能となる。
【０１３６】
これにより、半導体デバイス１１の検査に関する装置を効率的に稼動させることができ、所定のテストの時間を短縮させることが可能となる。
【０１３７】
また、本実施の形態によれば、チャンバ４０内に複数のテスタボード１２をセットすることが可能となっているので、チャンバ４０内に１枚のテスタボード１２しかセットできない場合に比べて、半導体デバイス１１の検査に関する装置が遊んでしまう時間の発生を抑えることができ、テストの効率化を図ることが可能となる。
【０１３８】
具体的には、従来では、チャンバ４０内に１枚のテスタボード１２しかセットできなかったため、この１枚のテスタボード１２における半導体デバイス１１に対するテスト時間が長くなればなるほど、これに比例してボードハンドラ部３０が停止する時間、すなわち、半導体デバイス１１の検査に関する装置が遊んでしまう時間も長くなってしまっていたが、本実施の形態では、たとえテスト時間が長くなろうとも、その分、チャンバ４０内にセット可能なテスタボード１２数を増やすことで、ボードハンドラ部３０が停止する時間、すなわち、半導体デバイス１１の検査に関する装置が遊んでしまう時間の発生を抑えることができ、テストの効率化を図ることが可能となる。
【０１３９】
また、本実施の形態によれば、テスタボード１２には、半導体デバイス１１の評価を行うデバイステスト手段１７が装着されているので、チャンバ４０側にデバイステスト手段１７の機能を備える必要がない。これにより、チャンバ４０側の部品点数を抑えることができる。
【０１４０】
さらに、本実施の形態によれば、デバイステスト手段１７は、半導体デバイス１１と一対一の関係で、テスタボード１２を挟んで当該半導体デバイス１１の反対側の第２の主面に装着されているため、デバイステスト手段１７と半導体デバイス１１との距離を短くすることができる。これにより、過渡応答スピードが速くなり高速テストが可能になる。また、テスタボード１２上での配線引き回しスペースを抑制することができるので、半導体デバイス１１の高密度実装化を図ることが可能になる。
【０１４１】
また、本実施の形態のように、デバイステスト手段１７を、テスト対象である半導体デバイス１１と一対一の関係で、テスタボード１２を挟んで反対側に設けるようにすれば、デバイステスト手段１７と半導体デバイス１１との距離が短くできるので、多量の半導体デバイス１１を同時テストするために多量の制御信号が必要となってもテスタボード１２の配線容量が多くなることはない。これにより、過渡応答スピードが速くなり高速テストが可能になる。
【０１４２】
また、半導体デバイス１１と一対一の関係で設けられたデバイステスト手段１７は、半導体デバイス１１に入力される波形を生成する波形発生手段（パターン発生器１７−１、波形発生器１７−４）を備えているので、検査対象である半導体デバイス１１が相互にアイソレーションされて隣接した半導体デバイス１１の動作ノイズの影響が大幅に低減される。
【０１４３】
これについて詳しく説明すると、半導体デバイスとデバイステスト手段とを「多数対１」の関係で設けると、半導体デバイスがこれと隣接した半導体デバイスの動作ノイズの影響を受けて正確なテストが困難になってしまう。このような動作ノイズの影響を抑制するためには、ノイズを除去するためにキャパシタを配する、あるいは電気的なアイソレーション回路を設ける、なども考えられる。
【０１４４】
しかしながら、キャパシタを設けると、ノイズ除去のために多数配されたキャパシタの充電・放電により動作速度が極端に遅くなり、半導体デバイスを高速でテストすることができなくなる。また、アイソレーション回路を設けると、アイソレーション回路が複雑化するとともに回路規模が大きくなるので、結果として動作速度が遅くなり、半導体デバイスを高速でテストすることはできなくなる。
【０１４５】
これに対して、本願では、デバイステスト手段１７の波形発生手段が一対一で半導体デバイス１１と対応しているので、ノイズ除去のためにキャパシタを設けなくても動作ノイズの影響が大幅に低減され、アイソレーション回路を設けなくとも、半導体デバイス１１のテストレートの高速化を図ることができる。
【０１４６】
さらに、本実施の形態のように、デバイステスト手段１７を単一の半導体集積回路装置で構成するようにすれば、デバイステスト手段を複数の個別部品で構成した場合に比べて部品点数が圧倒的に削減されるので、ローコストを実現することができる。また、部品点数が削減されることから、テスタボード１２に実装する部品が少なくなり、実装のためのコストも最小限で済む。さらに、消費電力を削減することが可能になる。
【０１４７】
また、本実施の形態によれば、デバイステスト実施制御装置５０は、特に製品の信頼性を確保するためのバーンインテストを実施することができるので、当該バーンインテストに関する作業と、チャンバ４０に対するテスタボード１２のセットや搬出に関する作業とをそれぞれ並行して行うことが可能となる。
【０１４８】
これにより、半導体デバイス１１の検査に関する装置を効率的に稼動させることができ、バーンインテストの時間を短縮させることが可能となる。
【０１４９】
さらに、本実施の形態によれば、デバイステスト実施制御装置５０は、不良品を取り除くための特性テストを実施することができるので、当該特性テストに関する作業と、チャンバ４０に対するテスタボード１２のセットや搬出に関する作業とをそれぞれ並行して行うことが可能となる。
【０１５０】
これにより、半導体デバイス１１の検査に関する装置を効率的に稼動させることができ、特性テストの時間を短縮させることが可能となる。
【０１５１】
さて、以上の説明においては、バーンインテストを実施する場合、テスト対象の半導体デバイス１１が搭載されたテスタボード１２がセットされたボード格納領域４３内を高温にして当該半導体デバイス１１を所定温度に加熱し、同じくボード格納領域４３内にあるデバイステスト手段１７を冷却手段で冷却するようにしていたが、各ボード格納領域４３内は常温としておき、半導体デバイス１１を例えばヒータなどの加熱手段で個別に加熱するようにしてもよい。
【０１５２】
また、本発明のボードエレベータ３４ａにおけるハンド部３４ａａは、テスタボード１２をボードエレベータ３４ａに搭載することが可能な構成であれば、本実施の形態の構成には限定されない。
【０１５３】
本実施の形態においては、チャンバ４０内において、上下方向に複数のボード格納領域４３が形成されていたが、本発明はこれに限られず、例えば、左右方向に複数のボード格納領域４３が形成されていてもよい。この場合、ボードエレベータ３４ａは、左右方向への移動が可能であることが望ましい。
【０１５４】
そして、本実施の形態においては、テスタボード１２をボードハンドラ部３０でハンドリングしてチャンバ４０にセットし、チャンバ４０から搬出していたが、ソケットの搭載されたソケットボードをボードハンドラ部でハンドリングしてチャンバにセットし、チャンバから搬出するようにしてもよい。
【０１５５】
この場合、図１１に示すソケットボード２０のようにソケット１６に対応して個別に設けるのでなく、テスタボードに近い面積のソケットボード（ボード）を用いる（例えば、図１５乃至図２１に示すソケットボード２００）。
【０１５６】
具体的には、図２１において、フレーム１４０には、複数枚（図示する場合には５枚）のソケットボード２００を嵌め込み可能な貫通孔であるボード嵌込孔１４０ａが形成されており（図２１（ａ）参照）、当該ボード嵌込孔１４０ａに、半導体デバイス１１に対応したキャリアソケット（ソケット）２２０が配列されたソケットボード２００を嵌め込むことにより、フレーム１４０にソケットボード２００が配列される（図２１（ｂ）参照）。なお、本実施の形態においては、５枚のソケットボード２００が嵌込孔１４０ａに嵌め込まれる例を示しているが、本発明においては、当該嵌込孔１４０ａに嵌め込まれるソケットの数は特に限定されない。つまり１枚でもよく、５枚以外の複数枚でもよい。また、ソケットボードが１枚の場合にはフレームに嵌め込むことは必ずしも必要なく、複数枚であってもフレーム以外の部材によって配列するようにしてもよい。
【０１５７】
一方、テスタボード１２０（図２２）はチャンバ４００内に固定しておく。また、ソケットボード２００はテスタボード１２０に対して着脱可能にし、ソケットボード２００をテスタボード１２０に装着した場合には相互に電気的なコンタクトがなされるようにする。
【０１５８】
そして、キャリアソケット２２０に半導体デバイス１１を装着したソケットボード２００を、ボードハンドラ部等によりチャンバ４００内（正確には、チャンバ４００内のテスタボード１２０）にセットし、テストが終了したならばチャンバ４００から搬出する。
【０１５９】
なお、図２２において、ソケットボード２００はテスタボード１２０の第１の主面１２０−１に装着されるようにし、テスタボード１２０の第２の主面１２０−２には、本実施の形態にて説明したようなデバイステスト手段１７を装着する。
【０１６０】
ここで、図２２において、ソケットボード２００は、ボード本体２１０と、このボード本体２１０に取り付けられた複数のキャリアソケット２２０とからなる。
【０１６１】
図２３に示すように、ボード本体２１０には、キャリアソケット２２０に対応した孔２１０ａが複数形成されており、キャリアソケット２２０は、当該孔２１０ａを取り囲むようにしてボード本体２１０に取り付けられている。
【０１６２】
図２４に示すように、キャリアソケット２２０は、略矩形の枠体２２０ａを有しており、その内側には半導体デバイス１１が搭載されるステージ部２２０ｃが形成されている。また、枠体２２０ａの対向する２辺には、半導体デバイス１１をステージ部２２０ｃに対して着脱可能にする開位置と着脱不能にする閉位置とに移動（開閉）可能に取り付けられたラッチ２２０ｂと、ラッチ２２０ｂを閉位置に付勢するトーションばね（図示せず）とを有している。
【０１６３】
そして、ステージ部２２０ｃの周囲には、搭載された半導体デバイス１１のリードが下方に臨むリードコンタクト孔２２０ｄと、および後述する挿抜用ステージ２４０に設けられたラッチ開放用ピン２４１（図２５）が貫通するピン貫通孔２２０ｅが形成されている。
【０１６４】
キャリアソケット２２０はボード本体２１０にフローティング構造にて取り付けられている。
【０１６５】
すなわち、図２２〜図２４において、キャリアソケット２２０の枠体２２０ａの対向する２辺の外側には、外方に向けて開放された取付孔２２０ｆが形成されている。そして、取付孔２２０ｆの内壁との間に隙間が形成されるようにしてネジ２３０をボード本体２１０に締め付けない程度にねじ込まれている。また、キャリアソケット２２０の取付孔２２０ｆの近傍には、ボード本体２１０を貫通する位置決めピン２２０ｇが設けられており、当該位置決めピン２２０ｇが貫通するボード本体２１０の孔は、位置決めピン２２０ｇとの間に隙間ができる程度の径となっている。
【０１６６】
したがって、キャリアソケット２２０は、ボード本体２１０からの逸脱が阻止されるとともに、これらの隙間分だけボード本体２１０の面に沿って移動可能な構造で、つまりフローティング構造で、ボード本体２１０に取り付けられている。
【０１６７】
ここで、キャリアソケット２２０に半導体デバイス１１を搭載する場合には、ソケットボード２００を挿抜用ステージ２４０に載置することにより行う。
【０１６８】
すなわち、図２５に示すように、挿抜用ステージ２４０には、キャリアソケット２２０に形成されたピン貫通孔２２０ｅを貫通するラッチ開放用ピン２４１が立設されている。そして、ソケットボード２００を挿抜用ステージ２４０に載置すると、ラッチ開放用ピン２４１がピン貫通孔２２０ｅを貫通することでラッチ２２０ｂがばね力に抗して開位置へと移動し、これによりステージ部２２０ｃが露出する。このようにラッチ２２０ｂを開位置とした状態で、図示しないマウンタを用いて半導体デバイス１１をステージ部２２０ｃに搭載する。半導体デバイス１１を搭載した後、ソケットボード２００を挿抜用ステージ２４０から取り外すことにより、ラッチ２２０ｂはラッチ開放用ピン２４１による開位置での拘束が解かれ、ばね力により閉位置へと移動する。
【０１６９】
なお、テスト終了後にキャリアソケット２２０に搭載された半導体デバイス１１を抜き取るには、キャリアソケット２２０を挿抜用ステージ２４０に載置してラッチ開放用ピン２４１でラッチ２２０ｂを開位置とし、マウンタでキャリアソケット２２０上の半導体デバイス１１をピックアップする。
【０１７０】
次に、チャンバ４００内に固定されるテスタボード１２０の構成について図２２、図２６〜図２８を参照して具体的に説明する。
【０１７１】
図２２に示すように、テスタボード１２０は、デバイステスト手段１７が取り付けられた第１のボード１２０ａと、ソケットボード２００のキャリアソケット２２０に搭載された半導体デバイス１１と電気的に接続されるコンタクトソケット３３０が取り付けられた第２のボード１２０ｂとからなる。第１のボード１２０ａと第２のボード１２０ｂとはデバイステスト手段１７とコンタクトソケット３３０とが相互に反対面となるようにして対向しており、これらのボード１２０ａ，１２０ｂの間には、電気的接続を行うためのスプリングピンを有する中間コネクタ３５０が配置されている。そして、コンタクトソケット３３０は、第２のボード１２０ｂに形成された配線層を介して中間コネクタ３５０と電気的に接続され、中間コネクタ３５０は第１のボード１２０ａに形成された配線層を介してデバイステスト手段１７と電気的に接続されている。
【０１７２】
コンタクトソケット３３０は、ボード本体２１０に形成された孔２１０ａを介して下方からキャリアソケット２２０に挿入可能となっており、当該キャリアソケット２２０に搭載された半導体デバイス１１のリードと接触可能な複数のコンタクトピン３３１が装着されている（図２７参照）。なお、コンタクトピン３３１は、その一方端がコンタクトソケット３３０の一方側から露出してこのように半導体デバイス１１のリードと接触し、他方側がコンタクトソケット３３０の他方側から露出して第２のボード１２０ｂに形成された配線層と接触する。
【０１７３】
図２６および図２７に示すように、コンタクトソケット３３０の対向する２辺の外側には、外方に向けて開放され、ネジ３４０でコンタクトソケット３３０を第２のボード１２０ｂに固定するための取付孔３３０ｆが形成されている。また、コンタクトソケット３３０の取付孔３３０ｆの近傍には、キャリアソケット２２０の位置決めピン２２０ｇが挿入可能な位置決め孔３３０ｇが形成されている。そして、キャリアソケット２２０とコンタクトソケット３３０とは、位置決めピン２２０ｇが位置決め孔３３０ｇに挿入されることにより、両者が相互に位置決めされるようになっている。
【０１７４】
前述のように、キャリアソケット２２０はフローティング構造でボード本体２１０に取り付けられているので、キャリアソケット２２０がボード本体２１０上を僅かに動いて位置決めピン２２０ｇが位置決め孔３３０ｇに嵌り込むことにより、キャリアソケット２２０がコンタクトソケット３３０に対して位置決めされる。
【０１７５】
上述したソケットボード２００は、次の（１）から（３）の手順を実行することにより、テスタボード１２０に装着される。
【０１７６】
（１）上述したように、挿抜用ステージ２４０にソケットボード２００を載置してキャリアソケット２２０に半導体デバイス１１を搭載したならば、このソケットボード２００をテスタボード１２０の上方へと移送し、キャリアソケット２２０とこれに対応するコンタクトソケット３３０とを対向させる（図２２参照）。
【０１７７】
（２）ソケットボード２００を下降させ、キャリアソケット２２０とテスタボード１２０のコンタクトソケット３３０とを嵌合させる。このとき、キャリアソケット２２０の位置決めピン２２０ｇがコンタクトソケット３３０の位置決め孔３３０ｇに嵌り込むことにより、キャリアソケット２２０がコンタクトソケット３３０に対して位置決めされる。
【０１７８】
（３）ソケットボード２００をテスタボード１２０に向けて押圧することにより、半導体デバイス１１とデバイステスト手段１７とを電気的に接続させる。具体的には、ソケットボード２００における半導体デバイス１１を搭載した面と対向する位置に図示しないプッシャを配置し、このプッシャでソケットボード２００（のキャリアソケット２２０）をテスタボード１２０に向けて押圧する。これにより、図２８に示すように、半導体デバイス１１のリードとコンタクトソケット３３０のコンタクトピン３３１とが接触して電気的な導通がなされ、半導体デバイス１１とデバイステスト手段１７とが電気的に接続される。
【０１７９】
次に、テスタボード１２０が固定されたチャンバ４００にソケットボード２００をセットする場合と当該チャンバ４００からソケットボード２００を搬出する場合とで異なるボードハンドラ部を使用する半導体デバイス検査装置１００の一例を、図１５乃至図２０を用いて説明する。
【０１８０】
この半導体デバイス検査装置１００は、基本的には、上述した半導体デバイス検査装置１０の構造（構成）および機能を有している。ここでは、半導体デバイス検査装置１０との相違点のみについて説明する。
【０１８１】
ここで、半導体デバイス検査装置１００におけるチャンバ４００は、上下方向に複数のボード格納領域４３０が形成されており、それぞれのボード格納領域４３０は、仕切板４２０によって仕切られている（図１５参照）。そして、テスタボード１２０は、各ボード格納領域４３０内にそれぞれ固定されている。
【０１８２】
半導体デバイス検査装置１００におけるボードハンドラ部１３０（図１５）は、チャンバ４００内に固定されたテスタボード１２０にソケットボード２００をセット（装着）する作業を行う第１のボードハンドラ部と、当該チャンバ４００内のテスタボード１２０からソケットボード２００を搬出する作業を行う第２のボードハンドラ部とを含んでいる。
【０１８３】
すなわち、ボードハンドラ部は、図１に示す場合のように、一つのハンドラでチャンバにボードをセットする作業とチャンバからボードを搬出する作業の両方を行うようになっていてもよいが、図１５に示すように、ボードをセットする作業とチャンバからボードを搬出する作業とを別々のハンドラで行うようにしてもよい。
【０１８４】
ここで、第１のボードハンドラ部は、昇降可能に設けられ、チャンバ４００内に固定されたテスタボード１２０にソケットボード２００をセットする作業を行うボード受渡用エレベータ１３４ｂと、ボード受渡用エレベータ１３４ｂにソケットボード２００を引き渡すボード渡し台１３１ｂｂとを備えている。一方、第２のボードハンドラ部は、上記ボード渡し用エレベータ１３４ｂと干渉することなくボード受渡用エレベータ１３４ｂと同一経路を昇降可能に設けられ、チャンバ４００内に固定されたテスタボード１２０からソケットボード２００を搬出する作業を行うボード抜取用エレベータ１３４ａと、ボード抜取用エレベータ１３４ａにより搬出されたソケットボード２００を受け取るとともに、当該受け取ったソケットボード２００に対する半導体デバイス１１の抜き取り作業ならびに挿入作業が行われるボード受け台１３１ｂａとを備えている。
【０１８５】
また、ボード受渡用エレベータ１３４ｂおよびボード抜取用エレベータ１３４ａは、ボード昇降装置１３４内に配置されており、ボード渡し台１３１ｂｂおよびボード受け台１３１ｂａは、ボード受渡部１３１ｂ内に配置されている。
【０１８６】
なお、本実施の形態において、第１のボードハンドラ部（ボード渡し用エレベータ１３４ｂ、ボード渡し台１３１ｂｂ）は、第２のボードハンドラ部（ボード抜取用エレベータ１３４ａ、ボード受け台１３１ｂａ）の下方に配置されているが、本発明はこれに限られず、それぞれ他の位置に配置されるようになっていてももちろんよい。
【０１８７】
このような半導体デバイス検査装置１００は、ボード抜取用エレベータ１３４ａにてテストの終了した半導体デバイス１１を搭載するソケットボード２００を搬出しているが、当該搬出されたソケットボード２００が移送される経路および当該ソケットボード２００に実行される工程について、次に説明する。
【０１８８】
ボード抜取用エレベータ１３４ａにより搬出されたソケットボード２００は、図示しないボードハンドラ制御部によって当該ボード抜取用エレベータ１３４ａからボード受け台１３１ｂａに移送される。具体的には、図１５〜図１７，図１９におけるＫ１に示す位置からＫ２に示す位置に移送される。
【０１８９】
次に、Ｋ２に示す位置に移送されたソケットボード２００に対して、当該ボード２００のキャリアソケット２２０からテストの終了した半導体デバイス１１を抜き取る抜取工程が実行される。
【０１９０】
当該抜取工程では、フレーム１４０のボード嵌込孔１４０ａに嵌め込まれて配列されたソケットボード２００が、図示しない抜き取り装置によって抜き取られるようになっており（図１７参照）、抜き取り後に、前述のように挿抜用ステージ２４０に載置してマウンタでピックアップすることによりテストの終了した半導体デバイス１１がソケットボード２００から抜き取られる。この抜取工程が終了した後におけるフレーム１４０は、図１５〜図１７、図１９におけるＫ２に示す位置からＫ３に示す位置に移送される。
【０１９１】
次に、Ｋ３に示す位置に移送されたフレーム１４０に対して、新たな半導体デバイス１１がマウントされたソケットボード２００を搭載する搭載工程が実行される。
【０１９２】
当該搭載工程では、フレーム１４０のボード嵌込孔１４０ａに、新たな半導体デバイス１１のマウントされたソケットボード２００を、図示しない嵌込装置によって嵌め込むようになっている（図１７参照）。これにより、新たな半導体デバイス１１がフレーム１４０に配列されたソケットボード２００に搭載される（図２１（ｂ）参照）。この搭載工程が終了した後におけるソケットボード２００は、図１５〜図１７におけるＫ３に示す位置からＫ４に示す位置に移送される。
【０１９３】
ここで、Ｋ１からＫ４までソケットボード２００を移送させる装置としては、例えばコンベヤ等が挙げられるが、これに限られず、他の装置によって移送させるようになっていてもよい。
【０１９４】
次に、Ｋ４に示す位置に移送されたソケットボード２００を、第１のボードハンドラ部に受け渡す渡し工程が実行される。
【０１９５】
具体的には、Ｋ４に示す位置には、第１のボードハンドラ部におけるボード渡し台１３１ｂｂに通じる貫通孔である開口孔１３１ｅが形成されており、当該Ｋ４に位置するソケットボード２００（フレーム１４０に嵌め込まれた複数のソケットボード２００）は、当該開口孔１３１ｅを介して第１のボードハンドラ部におけるボード渡し台１３１ｂｂに受け渡される（具体的には、ボード渡し台１３１ｂｂにおけるＫ５（図１６，図１８，図２０）に示す位置に受け渡される）。
【０１９６】
ここで、開口孔１３１ｅを介してソケットボード２００を第１のボードハンドラ部におけるボード渡し台１３１ｂｂに受け渡す装置としては、例えばエスカレータやマニピュレータ等が挙げられるが、これに限られず、他の装置によって受け渡されるようになっていてもよい。
【０１９７】
また、本実施の形態においては、上述した搭載工程と渡し工程とを総括して受渡工程という。
【０１９８】
次に、第１のボードハンドラ部におけるＫ５の位置に受け渡されたソケットボード２００は、当該Ｋ５に示す位置から、Ｋ６に示す位置およびＫ７に示す位置を経由して、Ｋ８に示す位置（すなわち、ボード渡し用エレベータ１３４ｂ）に移送される（図１６，図１８，図２０参照）。
【０１９９】
ここで、Ｋ５からＫ８までソケットボード２００を移送させる装置としては、例えばコンベヤ等が挙げられるが、これに限られず、他の装置によって移送させるようになっていてもよい。
【０２００】
Ｋ８に示す位置（すなわち、ボード渡し用エレベータ１３４ｂ）に移送されたソケットボード２００は、図示しないデバイステスト実施制御装置による所定のテストの実施中において、図示しないボードハンドラ制御部によってチャンバ４００における空き領域（すなわち、内部にソケットボード２００がセットされていないボード格納領域４３０）にセットされる。
【０２０１】
以上の構成を有する半導体デバイスの検査装置１００において、デバイステスト実施制御手段であるデバイステスト実施制御装置により１つのボード（具体的には、テスタボード１２０にフレーム１４０に嵌め込まれたソケットボード２００が装着されて構成されたボード）単位で所定のテストが実施されるようになっている。
【０２０２】
そのため、デバイステスト実施制御装置の制御によりチャンバ４００内の何れかのボード格納領域４３０にて所定のテストが実施されている最中においても、デバイステスト実施制御装置による所定のテストが終了した半導体デバイス１１を搭載したソケットボード２００を第２のボードハンドラ部によりチャンバ４００から搬出する作業や、チャンバ４００における空き領域に新たなソケットボード２００を第１のボードハンドラ部によりセットする作業等を行うことができる。すなわち、第１、第２のボードハンドラ部とデバイステスト実施制御装置とをそれぞれ同時に稼動させることができるので、チャンバ４００におけるソケットボード２００のセットや搬出に関する作業と、テストに関する作業とをそれぞれ並行して行うことが可能となる。
【０２０３】
さらに、本実施の形態では、チャンバ４００にソケットボード２００をセットする場合と当該チャンバ４００からソケットボード２００を搬出する場合とでは異なるボードハンドラ部を使用している（具体的には、チャンバ４００にソケットボード２００をセットする場合には第１のボードハンドラ部を、チャンバ４００からソケットボード２００を搬出する場合には第２のボードハンドラ部をそれぞれ使用している）ので、チャンバ４００にソケットボード２００をセットする作業およびチャンバ４００からソケットボード２００を搬出する作業を、より円滑に行うことが可能となる。
【０２０４】
これにより、半導体デバイス１１の検査に関する装置を効率的に稼動させることができ、所定のテストの時間を短縮させることが可能となる。
【０２０５】
さらに、本実施の形態によれば、ソケットボード２００に搭載する半導体デバイス１１を交換可能となっているため、少ないソケットボード数で多数の半導体デバイス１１をテストすることができ、ソケットボード２００の製造数を抑えてローコストを実現することが可能となる。
【産業上の利用可能性】
【０２０６】
本発明による半導体デバイスの検査装置は、バーンインテストと特性テストとの両方のテストが必要な様々な半導体デバイスの検査に適用できるものであり、ＳＤＲＡＭ、スタティックＲＡＭ、フラッシュメモリ、ロジックデバイス、ロジック・アナログ混載デバイスなど、様々な半導体デバイスをテスト対象として適用することができる。
【図面の簡単な説明】
【０２０７】
【図１】本発明の一実施の形態である半導体デバイスの検査装置を上方から見た概念図である。
【図２】図１に示す半導体デバイスの検査装置を側面から見た概念図である。
【図３】図２に示すボードエレベータのハンド部がボード受渡部からテスタボードを取り出している状態を示す概念図である。
【図４】図２に示すボードエレベータにテスタボードが搭載された状態を示す概念図である。
【図５】ボードエレベータに搭載されたテスタボードがチャンバ内の空き領域にセットされた状態を示す概念図である。
【図６】図５に示すボードエレベータのハンド部がスライドする様子を示す概念図である。
【図７】ボード受渡部に用意されたテスタボードがボードエレベータに搭載される様子を上方から見た概念図である。
【図８】ボードエレベータに搭載されたテスタボードがチャンバ内の空き領域にセットされる様子を上方から見た概念図である。
【図９】図１に示すチャンバを側面から見た概念図である。
【図１０】図１の半導体デバイスの検査装置においてチャンバ内に収容されるテスタボードを示す説明図である。
【図１１】図１０のテスタボードの断面図である。
【図１２】テスタボードに搭載されたデバイステスト手段の機能構成を示すブロック図である。
【図１３】本発明の半導体デバイスの検査装置によるテストの実施の流れの一例を示す説明図である。
【図１４】比較例としての半導体デバイスの検査装置によるテストの実施の流れの一例を示す説明図である。
【図１５】半導体デバイスの検査装置の他の一例を示す斜視概念図である。
【図１６】図１５に示す半導体デバイスの検査装置におけるソケットボードの流れを示す概念図である。
【図１７】半導体デバイス検査装置における第２のボードハンドラ部を上方からみた概念図である。
【図１８】半導体デバイス検査装置における第１のボードハンドラ部を上方からみた概念図である。
【図１９】図１５に示す半導体デバイス検査装置を正面から見た概念図である。
【図２０】図１５に示す半導体デバイス検査装置を側方から見た概念図である。
【図２１】（ａ）はソケットボードにソケットが搭載される例を示す説明図、（ｂ）はソケットが搭載されたソケットボードを示す説明図である。
【図２２】図２１に示すソケットボードとこれが搭載されるテスタボードとを示す断面図である。
【図２３】図２２のソケットボードに取り付けられたキャリアソケットを示す断面図である。
【図２４】図２２のソケットボードに取り付けられたキャリアソケットを示す平面図である。
【図２５】ソケットボードに取り付けられたキャリアソケットにおける半導体デバイスの挿入状態を示す説明図である。
【図２６】図２１のソケットボードが搭載されるテスタボードに取り付けられたコンタクトソケットを示す平面図である。
【図２７】図２１のソケットボードが搭載されるテスタボードに取り付けられたコンタクトソケットを示す断面図である。
【図２８】図２２のソケットボードに取り付けられたキャリアソケットがテスタボードのコンタクトソケットと嵌合した状態を示す断面図である。
【符号の説明】
【０２０８】
１０，１００  半導体デバイスの検査装置
１１  半導体デバイス（ＤＵＴ）
１１ａ  リード
１２，１２０  テスタボード（ボード）
１２ａ  コネクタ
１２ｂ  配線
１２−１，１２０−１  第１の主面
１２−２，１２０−２  第２の主面
１４  電源
１５  ホストコントローラ
１６  ソケット
１６ａ  ピン
１７  デバイステスト手段
１７ａ  リード
１７−１  パターン発生器
１７−２  ドライバ
１７−３  コンパレータ
１７−４  波形発生器
１７−５  インターフェイス
１７−６  テストエンジン
１７−７  フラッシュメモリ
１７−８  電源
１７−９  電圧・電流印加計測ユニット
１８，１９  コネクタ
１８ａ，１９ａ  端子
２０  ソケットボード
３０  ボードハンドラ部
３１  ボード貯留装置
３１ａ  テストボード貯留部
３１ｂ  ボード受渡部
３１ｂａ  ボード受渡台
３１ｂｂ  ボード固定部
３１ｂｃ  上板
３１ｂｄ  下板
３４  ボード昇降装置
３４ａ  ボードエレベータ
３４ａａ  ハンド部
３４ａｂ  上板
３４ａｃ  下板
３４ａｄ  スライド溝
３６  ボードハンドラ制御部
４０，４００  チャンバ
４１  コネクタ
４２，４２０  仕切板
４３，４３０  ボード格納領域
４４  ガイド部材
５０  デバイステスト実施制御装置
１２０ａ  第１のボード
１２０ｂ  第２のボード
１３０  ボードハンドラ部
１３１ｂ  ボード受渡部
１３１ｂａ  ボード受け台（第２のボードハンドラ部）
１３１ｂｂ  ボード渡し台（第１のボードハンドラ部）
１３１ｅ  開口孔
１３４  ボード昇降装置
１３４ａ  ボード抜取用エレベータ（第２のボードハンドラ部）
１３４ｂ  ボード渡し用エレベータ（第１のボードハンドラ部）
１４０  フレーム
１４０ａ  ボード嵌込孔
２００  ソケットボード
２１０  ボード本体
２１０ａ  孔
２２０  キャリアソケット
２２０ａ  枠体
２２０ｂ  ラッチ
２２０ｃ  ステージ部
２２０ｄ  リードコンタクト孔
２２０ｅ  ピン貫通孔
２２０ｆ  取付孔
２２０ｇ  位置決めピン
２３０  ネジ
２４０  挿抜用ステージ
２４１  ラッチ開放用ピン
３３０  コンタクトソケット
３３０ｆ  取付孔
３３０ｇ  位置決め孔
３３１  コンタクトピン
３４０  ネジ
３５０  中間コネクタ
４００  チャンバ
４３０  ボード格納領域
【図１】
2008008895.tif 000003
【図２】
2008008895.tif 000004
【図３】
2008008895.tif 000005
【図４】
2008008895.tif 000006
【図５】
2008008895.tif 000007
【図６】
2008008895.tif 000008
【図７】
2008008895.tif 000009
【図８】
2008008895.tif 000010
【図９】
2008008895.tif 000011
【図１０】
2008008895.tif 000012
【図１１】
2008008895.tif 000013
【図１２】
2008008895.tif 000014
【図１３】
2008008895.tif 000015
【図１４】
2008008895.tif 000016
【図１５】
2008008895.tif 000017
【図１６】
2008008895.tif 000018
【図１７】
2008008895.tif 000019
【図１８】
2008008895.tif 000020
【図１９】
2008008895.tif 000021
【図２０】
2008008895.tif 000022
【図２１】
2008008895.tif 000023
【図２２】
2008008895.tif 000024
【図２３】
2008008895.tif 000025
【図２４】
2008008895.tif 000026
【図２５】
2008008895.tif 000027
【図２６】
2008008895.tif 000028
【図２７】
2008008895.tif 000029
【図２８】
2008008895.tif 000030