(57)【要約】【課題】周辺回路部の配線電極部の抵抗値の増加を防止することができるようにダミー電極を形成した半導体素子、半導体素子の製造方法を提供する。【解決手段】本発明にかかる半導体素子１０は、半導体基板１１上に、光電変換部が形成された撮像部１２と、撮像部１２の周囲に形成され、配線電極１６が形成される周辺回路部１４とを有し、周辺回路部１４にダミー電極１８が形成され、該ダミー電極１８が、少なくとも配線電極１６の配線される方向に沿って長尺寸法を有するように形成されている。【選択図】図２
2008153486.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板に形成された配線電極とを備えた半導体素子であって、前記配線電極の配線される方向に沿って長尺寸法を有するダミー電極を備えていることを特徴とする半導体素子。
【請求項２】
前記半導体基板上に、光電変換部が形成された撮像部と、
前記撮像部の周囲に形成され、前記配線電極が形成される周辺回路部とを有する半導体素子であって、
前記周辺回路部に前記ダミー電極が形成され、該ダミー電極が、少なくとも前記配線電極の配線される方向に沿って長尺寸法を有するように形成されていることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記ダミー電極の上面の面積の総和が、該ダミー電極上に形成される配線電極の底面の面積の総和より大きいことを特徴とする請求項１又は２に記載の半導体素子。
【請求項４】
前記ダミー電極が、前記撮像部に形成された導電性膜と同じ材料で形成されていることを特徴とする請求項１から３のいずれか１つに記載の半導体素子。
【請求項５】
前記導電性膜が、前記光電変換部で生じた信号電荷を転送するための電荷転送電極であることを特徴とする請求項４に記載の半導体素子。
【請求項６】
半導体基板と、前記半導体基板に形成された配線電極とを備えた半導体素子の製造方法であって、
前記半導体基板に配線電極を形成する工程と、
前記半導体基板にダミー電極を形成するためのパターンを含むマスクパターンを用いて、前記配線電極をパターニングする工程とを有し、
前記ダミー電極を、少なくとも前記配線電極の配線される方向に沿って長尺寸法を有するように形成することを特徴とする半導体素子の製造方法。
【請求項７】
前記半導体基板上に、光電変換部が形成された撮像部と、
前記撮像部の周囲に形成され、前記配線電極が形成される周辺回路部とを有する半導体素子の製造方法であって、
前記撮像部に導電性膜を形成する工程と、
前記撮像部に形成する前記導電性膜のパターンと、前記周辺回路部に前記ダミー電極を形成するためのパターンを含むマスクパターンを用いて、前記導電性膜をパターニングする工程とを有し、
前記ダミー電極を、少なくとも前記配線電極の配線される方向に沿って長尺寸法を有するように形成することを特徴とする請求項６に記載の半導体素子の製造方法。
【請求項８】
前記ダミー電極の上面の面積の総和が、該ダミー電極上に形成される配線電極の底面の面積の総和より大きいことを特徴とする請求項６又は７に記載の半導体素子の製造方法。
【請求項９】
前記導電性膜が、前記光電変換部で生じた信号電荷を転送するための電荷転送電極であることを特徴とする請求項６から８のいずれか１つに記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子、半導体素子の製造方法に関する。
【背景技術】
【０００２】
撮像領域にＣＣＤを用いた固体撮像素子は、フォトダイオードなどの光電変換部と、この光電変換部からの信号電荷を転送するための電荷転送電極を備えた電荷転送部とを有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次駆動される。
【０００３】
近年、固体撮像素子においては、高解像度化、高感度化への要求は高まる一方であり、ギガピクセル以上まで撮像画素数の増加が進んでいる。
固体撮像素子の製造に際しては、固体撮像素子の作りこまれた基板（シリコン基板）は、フィルタやレンズを積層して、実装される。このため、レンズと光電変換部との位置合わせが重要となり、またその距離すなわち高さ方向の距離も、製造工程における位置精度と、使用時における感度（光電変換効率）とを高めるために、極めて重要な課題となっている。
【０００４】
さらに、このような状況の中で、チップサイズを大型化することなく高解像度を得るためには、単位画素あたりの面積を縮小し、高集積化を図る必要がある。一方光電変換部を構成するフォトダイオードの面積を小さくすると感度が低下するため、フォトダイオード部の面積は確保しなければならない。そこで、電荷転送部および周辺回路部の配線の微細化をはかり、配線の面積比率を低減することにより、フォトダイオード部の占有面積を確保しつつチップの微細化をはかるべく種々の研究がなされている。
【０００５】
このような状況の中で配線の微細化による高集積化のためには配線層間の層間絶縁膜の平坦性を保つことは重要な技術となる。そこで、化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）により層間絶縁膜の平坦化を行うに際し、平坦性の向上のために、図４に示すように、固体撮像素子１００の画素領域１０１の周囲に設けられた周辺回路部１０２にダミー電極１０４を設けたりすることにより、層間絶縁膜の平坦化をはかる方法も提案されている（例えば、下記特許文献参照）。図４に示すように、一般的に、ダミー電極１０４は、平坦性を確保するために周辺回路部１０２において均等に配置されるように、上面視において略矩形状に複数に分割されるとともに、格子状に配置されるパターンで配置されている。
【０００６】
【特許文献１】特開２００５−２０９７１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図５は、図４の周辺回路部の概略断面図を示している。半導体基板１１０の周辺回路部１０２に形成されたダミー電極１０４上には、該ダミー電極１０４を覆うようにアルミニウムなどによって配線電極部１０６が形成される。ダミー電極１０４が上述のように格子状に形成された場合、ダミー電極１０４の上面の凹凸の影響を受けることで、配線電極部１０６の表面に湾曲が生じ、断面視においてわずかながら蛇行するように形成されてしまう。すると、配線電極部１０６の配線長が実質長くなってしまうために配線電極部１０６の抵抗値が増加してしまい、固体撮像素子の電気特性を劣化させてしまう要因となる点で改善の余地があった。
【０００８】
本発明は、上記事情に鑑みてなされたもので、その目的は、周辺回路部の配線電極部の抵抗値の増加を防止することができるようにダミー電極を形成した半導体素子、半導体素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の上記目的は、下記構成によって達成される。
（１）半導体基板と、前記半導体基板に形成された配線電極とを備えた半導体素子であって、前記配線電極の配線される方向に沿って長尺寸法を有するダミー電極を備えていることを特徴とする半導体素子。
（２）前記半導体基板上に、光電変換部が形成された撮像部と、前記撮像部の周囲に形成され、前記配線電極が形成される周辺回路部とを有する半導体素子であって、前記周辺回路部に前記ダミー電極が形成され、該ダミー電極が、少なくとも前記配線電極の配線される方向に沿って長尺寸法を有するように形成されていることを特徴とする上記（１）に記載の半導体素子。
（３）前記ダミー電極の上面の面積の総和が、該ダミー電極上に形成される配線電極の底面の面積の総和より大きいことを特徴とする上記（１）又は（２）に記載の半導体素子。
（４）前記ダミー電極が、前記撮像部に形成された導電性膜と同じ材料で形成されていることを特徴とする上記（１）から（３）のいずれか１つに記載の半導体素子。
（５）前記導電性膜が、前記光電変換部で生じた信号電荷を転送するための電荷転送電極であることを特徴とする上記（４）に記載の半導体素子。
（６）半導体基板と、前記半導体基板に形成された配線電極とを備えた半導体素子の製造方法であって、前記半導体基板に配線電極を形成する工程と、前記半導体基板にダミー電極を形成するためのパターンを含むマスクパターンを用いて、前記配線電極をパターニングする工程とを有し、前記ダミー電極を、少なくとも前記配線電極の配線される方向に沿って長尺寸法を有するように形成することを特徴とする半導体素子の製造方法。
（７）前記半導体基板上に、光電変換部が形成された撮像部と、前記撮像部の周囲に形成され、前記配線電極が形成される周辺回路部とを有する半導体素子の製造方法であって、前記撮像部に導電性膜を形成する工程と、前記撮像部に形成する前記導電性膜のパターンと、前記周辺回路部に前記ダミー電極を形成するためのパターンを含むマスクパターンを用いて、前記導電性膜をパターニングする工程とを有し、前記ダミー電極を、少なくとも前記配線電極の配線される方向に沿って長尺寸法を有するように形成することを特徴とする上記（６）に記載の半導体素子の製造方法。
（８）前記ダミー電極の上面の面積の総和が、該ダミー電極上に形成される配線電極の底面の面積の総和より大きいことを特徴とする上記（６）又は（７）に記載の半導体素子の製造方法。
（９）前記導電性膜が、前記光電変換部で生じた信号電荷を転送するための電荷転送電極であることを特徴とする上記（６）から（８）のいずれか１つに記載の半導体素子の製造方法。
【００１０】
本発明によれば、ダミー電極が配線電極を配線する方向に沿って長尺寸法を有するように形成されているため、従来のようにダミー電極の格子パターンの凹凸の影響によって配線電極の表面に湾曲が生じてしまうことがなく、配線電極の配線長が実質的に長くなることを防止することができる。
【００１１】
ダミー電極の上面の面積の総和が、該ダミー電極上に形成される配線電極の底面の面積の総和より大きくなるように形成することが好ましい。こうすれば、配線電極を形成する領域の下方に形成されたダミー電極が途切れることなく連続して形成されているため、配線電極の湾曲の要因となる凹凸が設けられることを確実に回避することができ、配線電極全体を平坦に形成することができる。
【発明の効果】
【００１２】
本発明によれば、周辺回路部の配線電極部の抵抗値の増加を防止することができるようにダミー電極を形成した半導体素子、半導体素子の製造方法を提供できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明にかかる実施形態を図面に基づいて詳しく説明する。
図１は、本実施形態の半導体素子の構成を説明する概略平面図である。本実施形態では、半導体素子として固体撮像素子の構成を例にとって説明する。
半導体素子１０は、シリコンなどから構成された半導体基板１１を有し、半導体基板１１の撮像面の中央部に撮像部１２が形成されている。
【００１４】
撮像部１２には、図示しない、フォトダイオードなどの光電変換部が形成されている。また、固体撮像素子の場合には、光電変換部で生じた信号電荷を転送するための電荷転送電極、電荷転送電極に入射光が直接入射することを防止するための遮光膜、反射防止膜や、光電変換部に入射光を集光するためのレンズ層などが形成されている。
【００１５】
撮像面において、撮像部１２の周辺には周辺回路部１４が形成されている。
【００１６】
図２は、図１の半導体素子の一部拡大図である。周辺回路部１４には、アルミニウムなどからなる配線電極１６が形成されている。配線電極１６は、略帯状に導電性の膜を所定の方向に延設したものである。本実施形態では、複数の配線電極１６を撮像部１２の周縁を囲むように、互いに間隔をおいて平行に配置している。
【００１７】
半導体素子１０の撮像部１２には、半導体基板１１上に導電性膜を形成され、この導電性膜を所定のパターンとなるようにマスクパターンでパターニングする。このとき、導電性膜上に別の絶縁膜やその他の膜を平坦に形成するため、ＣＭＰによって平坦化処理が施される。例えば、撮像部１２の導電性膜を平坦化する場合に、該導電性膜が過研磨されてしまうことを防止するため、周辺回路部１４に電気的に接続されていないダミー電極１８を形成し、撮像部１２の導電性膜１２の過研磨を抑制している。
【００１８】
本実施形態では、ダミー電極１８は、図２中に破線及び破線に囲われた領域を斜線で示す部分で示すように、上部に形成される配線電極１６の配線される方向に沿って長尺寸法を有するように形成されている。
【００１９】
具体的に、図２では、撮像部１２に対して上辺側の配線電極１６は、図２中左右方向に延設して配線されており、ダミー電極１８が、図中の左右方向に長尺寸法を有するように略帯状に複数形成されている。また、撮像部１２に対して右辺側の配線電極１６は、図中の上下方向に延設して配線されており、ダミー電極１８が、図中の上下方向に長尺寸法を有するように略帯状に複数形成されている。
【００２０】
このように、ダミー電極１８は、従来のように略矩形状に複数個を格子状に配置したものではなく、配線電極の配線の方向に沿って長尺寸法を有する一体の部材として形成されている。なお、本実施形態では、ダミー電極１８を複数の配線電極１６の形状に合わせて複数帯状に形成したが、複数の配線電極１６を形成するように所定の面積を有するように平面状に形成してもよい。このとき、ダミー電極１８は、少なくとも配線電極１６の配線する方向に沿って長尺寸法を有していれば、適宜に変形してもよい。
【００２１】
半導体素子１０は、ダミー電極１８が配線電極１６を配線する方向に沿って長尺寸法を有するように形成されているため、従来のようにダミー電極１８の格子パターンで形成した場合に凹凸の影響によって配線電極１６の表面に湾曲が生じてしまうことがなく、配線電極１６の配線長が実質的に長くなることを防止することができる。このため、半導体素子１０は、配線電極１６の抵抗が増大することを防止することができ、電気特性が劣化してしまうことがない。
【００２２】
次に、半導体素子の製造方法の手順を説明する。図３は、半導体素子の製造方法の手順を説明するための半導体素子の概略断面図である。なお、以下の製造方法の手順では、図１及び２に示す固体撮像素子の構成を例に説明する。
【００２３】
最初に、半導体基板１１の撮像部１２に、イオン注入によって、フォトダイオードや、転送チャンネルなどを形成する。その後、図３（ａ）に示すように、半導体基板１１の撮像面に酸化膜２ａ、窒化膜２ｂ、酸化膜２ｃを順に堆積させた、所謂、ＯＮＯ膜構造を有するゲート絶縁膜２を形成する。ゲート絶縁膜２上には、ポリシリコンなどからなる導電性膜３と、電極間絶縁膜４と、ナイトライド５が形成され、フォトリソグラフィ工程によって所定のマスクパターンでパターニングされる。このとき、撮像部１２の導電性膜３が所定のパターンで形成されることで第１電荷転送電極となり、周辺回路部１４の導電性膜３が所定のパターンで形成されることでダミー電極１８となる。マスクパターンは、撮像部１２の第１電荷転送電極のパターンと、ダミー電極１８のパターンを形成するためのパターンを含むものを用いる。
【００２４】
図３（ｂ）に示すように、導電性膜３をパターニングした後、撮像部１２及び周辺回路部１４を覆うように層間絶縁膜６を形成する。その後、図３（ｃ）に示すように、層間絶縁膜６上にポリシリコンなどの導電性膜７を形成する。そして、図３（ｄ）に示すように、導電性膜７を形成した後、ＣＭＰを行う。このとき、撮像部１２及び周辺回路部１４に形成されたナイトライド５を研磨のストッパとし、適正な研磨量となるようにする。こうして、導電性膜７を研磨し、撮像部１２に残された導電性膜７を第２電荷転送電極として機能させる。なお、本実施形態では、単層電極構造の固体撮像素子を例に説明したが、第１電荷転送電極と第２電荷転送電極とが一部２層に重なる２層電極構造としてもよい。
【００２５】
第２電荷転送電極を形成した際に、ダミー電極１８上部の面積を大きく平らに形成することで、該ダミー電極１８上に配線電極を形成した際に、配線電極が湾曲することなく、平坦に形成することができる。ここで、ダミー電極１８の上面の面積の総和が、該ダミー電極１８上に形成される配線電極１６の底面の面積の総和より大きくなるように形成することが好ましい。こうすれば、配線電極１６を形成する領域の下方に形成されたダミー電極１８が途切れることなく連続して形成されているため、配線電極１６の湾曲の要因となる凹凸が設けられることを確実に回避することができ、配線電極１６全体を平坦に形成することができる。
【００２６】
なお、ダミー電極１８をあまりに広い面積で形成すると、周辺回路部１４のダミー電極１８が、撮像部１２側の電極を形成する領域に対して密となるため、撮像部１２の研磨量が低減してしまうことがある。そのため、ダミー電極１８は、少なくとも配線電極１６を形成する領域の下部にのみ形成すれば、平坦化に悪影響を及ぼすことを抑制することができる。
【００２７】
なお、本発明は、前述した実施形態に限定されるものではなく、適宜な変形、改良などが可能である。
例えば、上記実施形態では、固体撮像素子などの半導体素子の構成を例に説明したが、本発明は、ロジック回路素子などの半導体素子の構成にも適用することができる。
ロジック回路素子は、半導体基板と、半導体基板に所定のパターンで形成された配線電極を備えている。そして、配線電極の配線される方向に沿って長尺寸法を有するダミー電極を形成した構成とすることができる。ここで、配線電極のパターンは特に限定されず、ある方向に沿って延設されていれば、その延びている方向に基づいてダミー電極の長尺寸法を規定することができる。
このようなロジック回路素子の製造方法の手順としては、半導体基板に配線電極を形成する工程と、半導体基板にダミー電極を形成するためのパターンを含むマスクパターンを用いて、配線電極をパターニングする工程とを有している。そして、ダミー電極を形成するときに、少なくとも配線電極の配線される方向に沿って長尺寸法を有するように形成する。
【００２８】
このような構成のロジック回路素子は、ダミー電極が配線電極を配線する方向に沿って長尺寸法を有するように形成されているため、ダミー電極のパターンの凹凸の影響を受けにくくすることができ、配線電極の表面に湾曲が生じてしまうことがなく、配線電極の配線長が実質的に長くなることを防止することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明にかかる半導体素子の概略平面図である。
【図２】図１の半導体素子の一部拡大図である。
【図３】半導体素子の製造方法の手順を説明する図である。
【図４】固体撮像素子の概略平面図である。
【図５】図４の固体撮像素子の周辺回路部の概略断面図である。
【符号の説明】
【００３０】
３，７    導電性膜
１０    半導体素子
１１    半導体基板
１２    撮像部
１４    周辺回路部
１６    配線電極
１８    ダミー電極
【図１】
2008153486.tif 000003
【図２】
2008153486.tif 000004
【図３】
2008153486.tif 000005
【図４】
2008153486.tif 000006
【図５】
2008153486.tif 000007