(57)【要約】【課題】電極形成工程を複雑化することなく、ＢｅＯ膜を除去し優れた接合性を有するｐ側電極を形成することが可能な半導体素子の製造方法を提供することを目的とする。【解決手段】本発明の半導体素子の製造方法によれば、ＡｕＢｅ層５を有するｐ側電極１８、１８ａ、１８ｂの表面にオーミック特性付与時の熱により生成されるＢｅＯをエッチングにより除去するため、電極形成工程を複雑化することなく、優れた接合性を有するｐ側電極１８、１８ａ、１８ｂを形成することができる。【選択図】図１
2008140811.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子の製造方法において、
半導体層にＢｅ（ベリリウム）を含む電極を形成する電極形成工程と、
前記電極形成工程後に、前記半導体層及び前記電極に熱処理を施して前記電極をオーミック電極化するオーミック特性付与工程と、
前記オーミック特性付与工程後に、前記電極を酸化ベリリウムが可溶な溶液で表面処理する表面処理工程と、
を有することを特徴とする半導体素子の製造方法。
【請求項２】
前記溶液は、フッ化水素を含有することを特徴とする請求項１記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子の製造方法に関し、特に半導体素子に優れた接合性を有する電極を形成することが可能な半導体素子の製造方法に関するものである。
【背景技術】
【０００２】
半導体素子はダイオード、トランジスタ等の能動部品として、またメモリ等の記録デバイス、フォトダイオード等の受光デバイス、半導体レーザ等の発光デバイスなど、様々な機能を有するものが幅広く開発され、現代の電気電子機器にとって必要不可欠なものである。
【０００３】
これら半導体素子、特にＧａＡｓ（ガリウム砒素）、ＡｌＧａＡｓ（アルミニウムガリウム砒素）、ＡｌＧａＩｎＰ（アルミニウムガリウムインジウムリン）、ＩｎＰ（インジウムリン）などのIII−Ｖ族化合物半導体を用いる半導体素子においては、ｐ型半導体側の電極材料としてＡｕＢｅ（金−ベリリウム）などの金属間化合物が多く用いられる。ここで、III−Ｖ族化合物半導体を用いた半導体素子のｐ型半導体層上に、ＡｕＢｅ層を有するｐ型オーミック電極としてのｐ側電極を形成する従来の電極形成方法の一例を図８を用いて説明する。
【０００４】
先ず、図８（ａ）に示すIII−Ｖ族の化合物半導体であるＧａＡｓ基板４１上にｐ型ＧａＡｓ層４２を有機金属気相成長法、分子線エピタキシャル成長法などの周知の手法により成膜する。次に、ｐ型ＧａＡｓ層４２表面を既知のリン酸及び過酸化水素水を含む混合溶液などのエッチャントによりエッチングすることで、ｐ型ＧａＡｓ層４２表面上の酸化物及び異物等を除去する。
【０００５】
次に、図８（ｂ）に示すように、ｐ型ＧａＡｓ層４２の表面に蒸着法、スパッタ法等の周知の手法により所定の厚みのＡｕＢｅ層５及び、Ａｕ層６を順次成膜してｐ側電極１８を形成する。
【０００６】
次に、ｐ側電極１８の形成時もしくは形成後に、所定の温度及び時間の熱処理を施す。これにより、ＡｕＢｅ層５に含まれるＡｕ元素及びＢｅ元素がｐ型ＧａＡｓ層４２中に拡散し、図８（ｃ）に示すように、ＡｕＢｅ層５と接するｐ型ＧａＡｓ層４２の界面近傍が高濃度のＡｕ元素とＢｅ元素を含むｐ型ＧａＡｓ−Ａｕ−Ｂｅの合金層７となる。この合金層７の不純物濃度はｐ型ＧａＡｓ層４２と比較して高いために、合金層７に存在する空乏層の厚みは合金層７形成前と比較して薄くなる。このため、合金層７には量子力学に基づくトンネル効果が働き、ＡｕＢｅ層５とｐ型ＧａＡｓ層４２との間の電圧−電流特性は、ショットキー特性からオーミック特性へと変化する。これによりｐ側電極１８はｐ型ＧａＡｓ層４２側に電流を流すことが可能なｐ型オーミック電極として機能する。
【０００７】
しかしながら、上記の方法により半導体レーザチップのｐ側電極１８を形成し、この半導体レーザチップのｐ側電極１８とパッケージ等の基台とを、Ｓｎ（スズ）等を含有した半田材を用いて接合したところ、基台への搭載不良が数多く発生する場合があった。また、搭載不良とならなかったものでも、半導体レーザを駆動する際に発生する熱の放熱性が悪く、素子特性が低下するものが多く発生する場合があった。また更に、上記の半導体レーザチップのｐ側電極１８にＡｕ線等をワイヤボンディングにより接合したところ、これもＡｕ線が剥離する等の接合不良が多発する場合があった。
【０００８】
更に、トランジスタの電極としてｐ側電極１８を上記の方法により形成したところ、トランジスタの高周波特性（遮断周波数及び雑音特性）等の低下による特性不良が多発する場合があった。
【０００９】
そこで、発明者が上記の不良の発生原因を解析したところ、ｐ側電極１８に熱処理を施しオーミック特性を付与する際、ＡｕＢｅ層５中のＢｅ元素はｐ型半導体層側に拡散するとともにＡｕ層６側へも拡散し、このＡｕ層６側へ拡散したＢｅ元素はｐ側電極１８表面に析出した後、空気中の酸素と反応してＢｅＯ（酸化ベリリウム）の膜を形成することが判明した。
【００１０】
このＢｅＯは半田材との濡れ性が極めて悪いことから、ｐ側電極１８表面に生成されたＢｅＯ膜がｐ側電極１８と半田材との接合を阻害し、このことが半導体レーザチップの基台への搭載不良の原因となることが確認された。また、搭載不良に至らずとも、ＢｅＯ膜の存在によりｐ側電極１８と半田材との接合面積は狭小化されるため、半導体レーザチップで発生した熱が基台に効率良く伝導されずに放熱性が悪化し素子特性が低下することが判明した。更に、ｐ側電極１８とＡｕ線等をワイヤボンディングにより接合する際にも、このｐ側電極１８表面上のＢｅＯ膜が接合を阻害し、これがＡｕ線等の剥離の原因となることが確認された。
【００１１】
また、上記の方法で形成したｐ側電極１８をトランジスタ等の電極として用いた場合には、ｐ側電極１８と配線金属層間に比抵抗の高いＢｅＯ膜が介在する形となり、ｐ側電極１８と配線金属層間の抵抗値を増大させるとともに抵抗値のばらつきを拡大するため、これが特性不良を引き起こす原因となることが判明した。
【００１２】
ｐ側電極１８上にＢｅＯ膜の形成を防止する一つの手法として、下記[特許文献１]に開示される半導体発光素子の電極形成方法および半導体発光素子に関する発明では、ＡｕＢｅ層（オーミックコンタクト層）とＡｕ層（ボンディングパット層）との間にＴｉ、ＴｉＮ、Ｍｏ等のバリアメタル層を設けることが記載されている。このバリアメタル層によりＡｕＢｅ層５中のＢｅ元素がＡｕ層６側へ拡散することを防止できるため、ｐ側電極１８上にＢｅＯ膜が生成することはなく、高い接合性を有するｐ側電極１８を形成することができる。
【００１３】
【特許文献１】特開２００１−２１７５０１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上記のバリアメタル層の形成には電子ビーム加熱真空蒸着装置を用いる必要がある。これに対し、ＡｕＢｅ層５の形成にはＡｕＢｅ層５を構成するＡｕとＢｅとの組成比を容易に制御可能な抵抗加熱真空蒸着装置を用いることが好ましい。よって、[特許文献１]に記載されている電極形成方法を用いて良好なｐ側電極１８を形成するためには、先ず抵抗加熱真空蒸着装置でＡｕＢｅ層５を形成した後に、電子ビーム加熱真空蒸着装置でバリアメタル層を形成する必要があり、電極形成工程が複雑化し極めて生産効率が悪く、更なる改善が望まれる。
【００１５】
本発明は、上記事情に鑑みてなされたものであり、電極形成工程を複雑化することなく、ＢｅＯ膜を除去し優れた接合性を有するｐ側電極を形成することが可能な半導体素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明は、
半導体素子の製造方法において、
半導体層にＢｅ（ベリリウム）を含む電極を形成する電極形成工程と、
前記電極形成工程後に、前記半導体層及び前記電極に熱処理を施して前記電極をオーミック電極化するオーミック特性付与工程と、
前記オーミック特性付与工程後に、前記電極を酸化ベリリウムが可溶な溶液で表面処理する表面処理工程と、
を有することを特徴とする半導体素子の製造方法を提供することにより、上記課題を解決する。
【００１７】
また、前記溶液は、フッ化水素を含有することを特徴とする前記の半導体素子の製造方法を提供することにより、上記課題を解決する。
【発明の効果】
【００１８】
本発明に係る半導体素子の製造方法は、上記の手順により、
ｐ側電極表面上のＢｅＯ膜をエッチングにより除去するため、電極形成工程を複雑化することなく、優れた接合性を有するｐ側電極を形成することが可能となる。
【発明を実施するための最良の形態】
【００１９】
本発明に係る半導体素子の製造方法の実施の形態について図面に基づいて説明する。図１は、本発明を半導体レーザチップの製造方法に適用して説明する図である。図２は、本発明により作製された半導体レーザチップの接合を示す模式図である。図３、図４、図５は、本発明を接合型電界効果トランジスタの製造方法に適用して説明する図である。図６、図７は、本発明を第２の形態の接合型電界効果トランジスタの製造方法に適用して説明する図である。尚、従来例と同様の部材に関しては同符号を用いて表すこととする。また、本形態においては半導体素子として半導体レーザチップ及び接合型電界効果トランジスタを例に用いて説明を行うが、半導体レーザチップ及び接合型電界効果トランジスタの各部の寸法、組成、層構成等はこれに限定されるものではない。また、本発明は特に半導体レーザチップ及び接合型電界効果トランジスタに限定されるものではない。
【００２０】
本発明に係る半導体素子の製造方法の実施例１として、本発明を半導体レーザチップの製造方法に適用した例を図１により説明する。
【実施例１】
【００２１】
先ず図１（ａ）に示すように、ｎ型ＧａＡｓ基板１上に、発光層２、厚み５μｍのｐ型ＧａＡｓコンタクト層３（Ｚｎドープ濃度が５×１０１８ｃｍ−３）を有機金属気相成長法、分子線エピタキシャル成長法などの周知の手法により順次成膜することで半導体ウエハ１０を作製する。次に、ｐ型ＧａＡｓコンタクト層３の表面を既知のリン酸及び過酸化水素水を含む混合溶液等のエッチャントによってエッチングし、ｐ型ＧａＡｓコンタクト層３表面上の酸化物および異物等を除去する。尚、この際用いられるエッチャントは同様の効果が得られる硫酸及び過酸化水素水を含む混合溶液、有機酸及び過酸化水素水を含む混合溶液等の他のエッチャントを用いても良い。
【００２２】
次に、電極形成工程として、図１（ｂ）に示すように、ｐ型ＧａＡｓコンタクト層３上に厚み１５０ｎｍのＡｕＢｅ層５と、厚み５００ｎｍのＡｕ層６とをｐ型ＧａＡｓコンタクト層３側から順次成膜することでｐ側電極１８を形成する。
【００２３】
ＡｕＢｅ層５の成膜には、真空中で所定の組成比のＡｕＢｅ合金をＭｏ、Ｗ、Ｔａ等からなるボートあるいはルツボに載せて抵抗加熱で蒸発させ、ｐ型ＧａＡｓコンタクト層３上に蒸着して成膜する抵抗加熱真空蒸着法を用いることが好ましい。この抵抗加熱真空蒸着法は成膜の元となる金属の組成比と、これにより成膜された金属膜の組成比とに大きなずれが生じないという特徴を有している。このため、ＡｕＢｅ層５の成膜に抵抗加熱真空蒸着法を用いることで、ＡｕＢｅ層５のＡｕとＢｅとの組成比を、成膜の元となるＡｕＢｅ合金の組成比によって容易に制御することが可能となる。
【００２４】
尚、ＡｕＢｅ層５のＢｅ元素の含有率が１５ｍｏｌ％未満では、ｐ型ＧａＡｓコンタクト層３に後述する合金層７を形成する際に必要なＢｅ量が不足するため、ｐ側電極１８に十分なオーミック特性を付与することができない。逆にＡｕＢｅ層５中のＢｅ元素の含有率が２０ｍｏｌ％を超えると、ＡｕＢｅ層５中にＡｕｘＢｅ化合物が生じＡｕＢｅ層５が硬化して脆くなることに加え、Ｂｅ元素の偏析が発生する可能性がある。このＢｅ偏析物は酸化してＢｅＯとなり後述する表面処理工程において除去されるが、この際、除去部分が空洞となってしまいｐ側電極１８の表面平滑性を悪化させるため好ましいものではない。よって、ＡｕＢｅ層５のＢｅの含有率は１５ｍｏｌ％以上、２０ｍｏｌ％以下であることが好ましい。
【００２５】
Ａｕ層６の成膜には周知の蒸着法、スパッタ法等を用いることが可能であるが、生産性の観点から、抵抗加熱真空蒸着法を用いてＡｕＢｅ層５の形成後に連続して形成することが好ましい。
【００２６】
次に、オーミック特性付与工程として、ｐ側電極１８が形成された半導体ウエハ１０に電気炉、ホットプレートあるいは赤外線を使用したランプアニール炉など周知の加熱装置を用いて、真空下、窒素雰囲気下もしくは水素雰囲気下で、数秒〜数十分の熱処理を施す。この熱処理により、ＡｕＢｅ層５に含まれるＡｕ元素及びＢｅ元素がｐ型ＧａＡｓコンタクト層３中に拡散し、同層と反応して、図１（ｃ）に示すように、ｐ型ＧａＡｓコンタクト層３とｐ側電極１８との界面部分にｐ型ＧａＡｓ−Ａｕ−Ｂｅの合金層７が形成される。この合金層７によりＡｕＢｅ層５とｐ型ＧａＡｓコンタクト層３との間でオーミック特性が得られ、ｐ側電極１８がｐ型オーミック電極として機能する。
【００２７】
尚、このオーミック特性付与工程の熱処理により、ＡｕＢｅ層５中のＢｅ元素はＡｕ層６側にも拡散しＡｕ層６の表面に析出する。析出したＢｅ元素は、空気と接触した段階で空気中の酸素と反応しＢｅＯとなりＢｅＯ膜８を形成する。
【００２８】
尚、オーミック特性付与工程における、熱処理の温度が３００℃未満では合金化反応による合金層７の形成が不十分でｐ側電極１８に十分なオーミック特性を付与することができない。逆に、熱処理の温度が５００℃を超えると合金化反応が進みすぎ、ＡｕＢｅ層５、Ａｕ層６側にもｐ型ＧａＡｓコンタクト層３のＧａ元素、Ａｓ元素が拡散してしまい、ｐ側電極１８としての機能を果たすことができなくなる。よって、オーミック特性付与工程の熱処理の温度としては３００℃以上、５００℃以下が好ましい。
【００２９】
次に、表面処理工程として、ＢｅＯ膜８が生成したｐ側電極１８を、酸化ベリリウムが可溶なフッ化水素酸（５０重量％）と水との混合液（体積比率  １：１０）に所定の時間浸漬してエッチングした後、純水で洗浄し、乾燥する。この表面処理工程により、図１（ｄ）に示すように、ｐ側電極１８の表面に存在したＢｅＯ膜８は除去される。
【００３０】
次に、ｎ型ＧａＡｓ基板１の裏面に蒸着法等によりＡｕＧｅＮｉ層とＡｕ層とを順次成膜した後、所定の熱処理を施すことでｎ型オーミック電極９を形成する。尚、この熱処理を行う時点では、ｐ側電極１８内にはＢｅＯ膜８を生成するに足るＢｅ元素が残留していないため、ｐ側電極１８表面に再度ＢｅＯ膜８が生成されることはない。ただし、ＡｕＢｅ層５のＢｅ元素の含有率が多いなどして、ｎ型オーミック電極９形成時の熱処理でｐ側電極１８表面に再度ＢｅＯ膜８が生成される場合には、表面処理工程をｎ型オーミック電極９の熱処理後に行っても良い。
【００３１】
最後に、半導体ウエハ１０を所定の寸法のチップ状になるように１次劈開、２次劈開することで、図１（ｅ）に示すように、半導体レーザチップ１２が作製される。
【００３２】
上記の手順により作製された半導体レーザチップ１２は、図２に示されるように、パッケージ等の基台１１上へ搭載される。
【００３３】
図２（ａ）は、半導体レーザチップ１２のｐ側電極１８と基台１１とを基台１１に設けられた半田材１０により接合する例である。図２（ａ）に示す半導体レーザチップ１２と基台１１との接合は、半導体レーザチップ１２のｐ側電極１８を基台１１の半田材１０に接触するように搭載した後、所定の圧力を加えながら３００℃程度の温度に加熱することで半田材１０を溶融させ、ｐ側電極１８と半田材１０とを接合することにより行う。尚、半田材１０としてはＳｎの他、ＳｎＰｂ（スズ鉛）系、ＡｕＳｎ（金スズ）系、Ｉｎ（インジウム）系等の周知の半田材を用いることが可能であるが、本例のようにｐ側電極１８の表層がＡｕである場合には、特にＡｕＳｎを用いることが好ましい。次に、ｎ型オーミック電極９にワイヤボンディングによりＡｕ線１３の接合を行うことで、半導体レーザ１４が作製される。
【００３４】
また、図２（ｂ）に示す接合形態では、半導体レーザチップ１２のｎ型オーミック電極９と基台１１とを導電性樹脂１５で接合し、ｐ側電極１８にワイヤボンディングによりＡｕ線１３の接合を行うことで、半導体レーザ１４ａが作製される。
【００３５】
この半導体レーザ１４、１４ａは、ｐ側電極１８側を正極に、ｎ型オーミック電極９側を負極として電流を印加することで駆動し、発光層２からレーザ光を出射する。
【００３６】
上記のように、本発明の製造方法により作製された半導体レーザチップ１２はｐ側電極１８表面に生成したＢｅＯ膜８が、表面処理工程により完全に除去されている。よって、図２（ａ）に示す接合形態においては、半導体レーザチップ１２の基台１１への搭載時に、ＢｅＯ膜８によるｐ側電極１８と半田材１０との接合に阻害が生じず、十分な強度でｐ側電極１８と半田材１０とを接合することができる。このため、酸化ベリリウム除去がされていない半導体レーザチップでは数％〜数十％発生していた搭載不良が、本発明の製造方法によって作製された半導体レーザチップ１２では２％以下に減少し、大幅な改善効果が認められた。
【００３７】
更に、ＢｅＯ膜８が除去されたことで、半導体レーザ１４はｐ側電極１８のほぼ全面で半田材１０と接合され、半導体レーザチップ１２で生じた熱が半田材１０を介して効果的に基台１１へ伝導されるため放熱性が極めて高い。このため、酸化ベリリウム除去がされていない半導体レーザチップで発生していた素子特性の低下が、本発明の製造方法によって作製された半導体レーザチップ１２では認められなかった。
【００３８】
また、図２（ｂ）に示される接合形態においても、ＢｅＯ膜８が除去されたことによりｐ側電極１８とＡｕ線１３との接合が阻害されることがなく、よって、酸化ベリリウム除去がされていない半導体レーザチップでは数％発生していたワイヤボンディング不良が、本発明の製造方法によって作製された半導体レーザチップ１２では１％以下に減少し、これも大幅な改善効果が認められた。
【００３９】
次に、本発明に係る半導体素子の製造方法の実施例２として、本発明を接合型電界効果トランジスタの製造方法に適用した例を図３、図４、図５により説明する。
【実施例２】
【００４０】
先ず、図３（ａ）に示すように、ＧａＡｓ基板２１上に、厚み０．３μｍのｎ型ＧａＡｓ層２２（Ｓｉドープ濃度が１×１０１７ｃｍ−３）を有機金属気相成長法等の周知の手法により形成する。
【００４１】
次に、素子分離を行うために、接合型電界効果トランジスタの能動層となる領域をフォトリソグラフィ法によりマスキングし、その他の領域のｎ型ＧａＡｓ層２２及びＧａＡｓ基板２１の一部をウェットエッチング法により除去する。これにより、図３（ｂ）に示すように、ＧａＡｓ基板２１上に能動層となる凸状のｎ型ＧａＡｓ層２２を形成する。
【００４２】
次に、図３（ｃ）に示すように、ｎ型ＧａＡｓ層２２及び上記のエッチングにより露出したＧａＡｓ基板２１の表面に、厚み２００ｎｍの第一ＳｉＮｘ（窒化珪素）膜２４をプラズマを用いたＣＶＤ（Ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）法により形成する。
【００４３】
次に、図３（ｄ）に示すように、第一ＳｉＮｘ膜２４の後述するゲート部２６及びゲートガードリング部２７を形成する位置を、フォトリソグラフィ法及びフッ化炭素系ガスを用いたリアクティブイオンエッチング法により開口する
次に、第一ＳｉＮｘ膜２４の開口部からｎ型ＧａＡｓ層２２及びＧａＡｓ基板２１中の所定の深さにまでＺｎ元素を選択的に熱拡散させる。これにより、図４（ａ）に示すように、ｎ型ＧａＡｓ層２２にｐ型半導体化したゲート部２６を、またＧａＡｓ基板２１にｐ型半導体化したゲートガードリング部２７を形成する。Ｚｎ元素の拡散には、６００℃程度の温度下で、拡散源としてＤＭＺｎ（ジメチル亜鉛）ガス、ＡｓＨ３（アルシン）ガスを用いた開管拡散法により行う事が好ましい。尚、拡散源としてＺｎＡｓ２を用いることも可能である。また、開管拡散法に換えて封管拡散法を用いて行っても良い。
【００４４】
次に、ｎ型ＧａＡｓ層２２上の第一ＳｉＮｘ膜２４の所定の位置をフォトリソグラフィ法及びフッ化炭素系ガスを用いたリアクティブイオンエッチング法により開口する。その後、この開口部にＡｕＧｅＮｉ層、Ａｕ層を蒸着法等により順次成膜することで、図４（ｂ）に示すように、ｎ型ＧａＡｓ層２２上にドレイン電極２８及びソース電極２９をそれぞれ形成する。
【００４５】
次に、電極形成工程として、ゲート部２６上及びゲートガードリング部２７上に厚み１００ｎｍのＡｕＢｅ層５と厚み２００ｎｍのＡｕ層６とをフォトリソグラフィ法及び抵抗加熱真空蒸着法を用いて連続して成膜する。これにより、図４（ｃ）に示すように、ゲート部２６上にゲート電極であるｐ側電極１８ａを、ゲートガードリング部２７上にゲートガードリング電極であるｐ側電極１８ｂをそれぞれ形成する。
【００４６】
次に、オーミック特性付与工程として、窒素雰囲気下で４００℃の熱処理を行う。これにより、ＡｕＢｅ層５に含まれるＡｕ元素及びＢｅ元素がゲート部２６及びゲートガードリング部２７に拡散し、図４（ｄ）に示すように、ゲート部２６及びゲートガードリング部２７のＡｕＢｅ層５との界面部分が合金層７となる。この合金層７によりｐ側電極１８ａ、１８ｂにオーミック特性が付与され、ｐ側電極１８ａがゲート電極として、ｐ側電極１８ｂがゲートガードリング電極として機能する。尚、この熱処理によりＡｕＢｅ層５中のＢｅ元素はＡｕ層６側にも拡散し、ｐ側電極１８ａ、１８ｂ表面に析出する。析出したＢｅは、空気と接触した段階で空気中の酸素と反応しＢｅＯ膜８となる。
【００４７】
次に、表面処理工程として、第一ＳｉＮｘ膜２４のエッチング速度を数十ｎｍ／ｍｉｎ以下となるようにフッ化水素酸とフッ化アンモニウムの混合比を調整したバッファードフッ酸に所定の時間浸漬する。これにより、図５（ａ）に示すように、ｐ側電極１８ａ、１８ｂの表面に生成したＢｅＯ膜８は除去される。
【００４８】
次に、図５（ｂ）に示すように、各電極が形成された第一ＳｉＮｘ膜２４上に厚み５００ｎｍの第二ＳｉＮｘ膜３３をプラズマを用いたＣＶＤ法により形成する。
【００４９】
次に、図５（ｃ）に示すように、ドレイン電極２８、ソース電極２９、ゲートガードリング電極であるｐ側電極１８ｂの各電極上の第二ＳｉＮｘ膜３３に、所定の大きさの開口部をフォトリソグラフィ法及びフッ化炭素系ガスを用いたリアクティブイオンエッチング法により形成する。
【００５０】
最後に、図５（ｄ）に示すように、第二ＳｉＮｘ膜３３の開口部にフォトリソグラフィ法とスパッタ法あるいは蒸着法等により例えばＭｏ層、Ｎｉ層、Ａｕ層もしくはＴｉ層、Ｐｔ層、Ａｕ層等を順次成膜してなる配線金属層３５を形成する。これにより接合型電界効果トランジスタ３６が作製される。この接合型電界効果トランジスタ３６は、配線金属層３５を経由してドレイン電極２８を正極に、ソース電極２９を負極にして、ゲートガードリング電極であるｐ側電極１８ｂを介してゲート電極であるｐ側電極１８ａに正ないし負のバイアスをかけることにより駆動する。
【００５１】
上記のように、本発明の製造方法により作製された接合型電界効果トランジスタ３６は、表面処理工程により、ｐ側電極１８ａ、１８ｂ表面に生成したＢｅＯ膜８が完全に除去されている。よって、ｐ側電極１８ｂ上に直接配線金属層３５が形成され、ｐ側電極１８ｂと配線金属層３５間のゲート抵抗値が増大したり大きくばらつくことはない。このため、酸化ベリリウム除去がされていない接合型電界効果トランジスタで発生していた高周波特性等の低下が、本発明の製造方法によって作製された接合型電界効果トランジスタ３６では発生せず、特性不良率の低下と歩留の向上効果が認められた。
【００５２】
次に、本発明に係る半導体素子の製造方法の実施例３として、本発明を実施例２と異なる構造の接合型電界効果トランジスタに適用した例を図６、図７により説明する。
【実施例３】
【００５３】
先ず、フォトリソグラフィ法及びイオン注入法を用いて、ＧａＡｓ基板２１の所定の部位にＳｉを注入することでｎ型半導体化し、図６（ａ）に示すように、接合型電界効果トランジスタの能動層となる厚み０．３μｍのｎ型ＧａＡｓ層２２（Ｓｉドープ濃度が１×１０１７ｃｍ−３）を選択的に形成する。
【００５４】
次に、ＧａＡｓ基板２１及びｎ型ＧａＡｓ層２２の表面に、厚み２００ｎｍの第一ＳｉＮｘ膜２４をプラズマを用いたＣＶＤ法により形成する。次に、第一ＳｉＮｘ膜２４のゲート部２６及びゲートガードリング部２７を形成する領域を、フォトリソグラフィ法及びフッ化炭素系ガスを用いたリアクティブイオンエッチング法を用いて開口する。次に、第一ＳｉＮｘ膜２４をマスクとして、第一ＳｉＮｘ膜２４の開口部からｎ型ＧａＡｓ層２２及びＧａＡｓ基板２１中の所定の深さにまで、Ｂｅ元素をイオン注入法を用いて選択的に注入する。これにより、図６（ｂ）に示すように、ｎ型ＧａＡｓ層２２にｐ型半導体化したゲート部２６を、ＧａＡｓ基板２１にｐ型半導体化したゲートガードリング部２７を形成する。
【００５５】
次に、ｎ型ＧａＡｓ層２２上の第一ＳｉＮｘ膜２４の所定の部位をフォトリソグラフィ法及びフッ化炭素系ガスを用いたリアクティブイオンエッチング法により開口する。次に、その開口部にＡｕＧｅＮｉ層、Ａｕ層を蒸着法等により順次成膜することで、図６（ｃ）に示すように、ｎ型ＧａＡｓ層２２上にドレイン電極２８及びソース電極２９をそれぞれ形成する。
【００５６】
次に、電極形成工程として、ゲート部２６上及びゲートガードリング部２７上に厚み１００ｎｍのＡｕＢｅ層５と厚み２００ｎｍのＡｕ層６とをフォトリソグラフィ法及び抵抗加熱真空蒸着法を用いて連続して形成する。これにより、図６（ｄ）に示すように、ゲート部２６上にゲート電極であるｐ側電極１８ａを、またゲートガードリング部２７上にゲートガードリング電極であるｐ側電極１８ｂをそれぞれ形成する。
【００５７】
次に、各電極が形成された第一ＳｉＮｘ膜２４上に厚み５００ｎｍの第二ＳｉＮｘ膜３３をプラズマを用いたＣＶＤ法により３００℃以上の温度条件下にて形成する。このときの、第二ＳｉＮｘ膜３３形成時の熱により、ＡｕＢｅ層５に含まれるＡｕ元素及びＢｅ元素がゲート部２６及びゲートガードリング部２７に拡散し、図７（ａ）に示すように、ゲート部２６及びゲートガードリング部２７のＡｕＢｅ層５との界面部分が合金層７となる。この合金層７によりｐ側電極１８ａ、１８ｂにオーミック特性が付与され、ｐ側電極１８ａがゲート電極として、ｐ側電極１８ｂがゲートガードリング電極として機能する。従って、実施例３の製造方法では、第二ＳｉＮｘ膜３３を形成する工程がオーミック特性付与工程を兼ねることとなる。尚、この第二ＳｉＮｘ膜３３形成時の熱により、ＡｕＢｅ層５中のＢｅ元素はＡｕ層６側にも拡散し、ｐ側電極１８ａ、１８ｂ表面にＢｅ析出物８ａとして析出する。
【００５８】
次に、図７（ｂ）に示すように、ドレイン電極２８、ソース電極２９、及びゲートガードリング電極であるｐ側電極１８ｂの各電極上の第二ＳｉＮｘ膜３３に所定の大きさの開口部を、フォトリソグラフィ法及びウエットエッチング法により形成する。尚、このときのエッチングには、フッ化水素酸とフッ化アンモニウムとが所定の比率で混合されたバッファードフッ酸をエッチャントとして用いる。このエッチングにより第二ＳｉＮｘ膜３３の所定の位置が開口するとともにｐ側電極１８ｂ表面のＢｅ析出物８ａが露出する。露出したＢｅ析出物８ａは酸化しＢｅＯとなるが、前述のようにここで用いられているエッチャントは表面処理工程で使用可能なフッ化水素を含有するものであるため、生成されたＢｅＯはこのエッチャントにより速やかにエッチングされ除去される。従って、実施例３の製造方法では、この第二ＳｉＮｘ膜３３に開口部を形成するエッチング工程が表面処理工程を兼ねることとなる。
【００５９】
最後に、図７（ｃ）に示すように、第二ＳｉＮｘ膜３３の開口部にフォトリソグラフィ法とスパッタ法あるいは蒸着法等により例えばＭｏ層、Ｎｉ層、Ａｕ層もしくはＴｉ層、Ｐｔ層、Ａｕ層等を順次成膜してなる配線金属層３５を形成する。これにより接合型電界効果トランジスタ３６ａが作製される。
【００６０】
上記のように、本発明の製造方法により作製された接合型電界効果トランジスタ３６ａは、表面処理工程を兼ねた第二ＳｉＮｘ膜３３へのエッチング工程によりｐ側電極１８ｂ表面のＢｅＯが完全に除去されている。よって、実施例２と同様に、ｐ側電極１８ｂ上に直接配線金属層３５が形成され、ｐ側電極１８ｂと配線金属層３５間のゲート抵抗値が増大したり大きくばらつくことはない。このため、接合型電界効果トランジスタ３６ａにおいても高周波特性等の低下は発生せず、特性不良率の低下と歩留の向上効果が認められた。
【００６１】
更に、実施例３においては、第二ＳｉＮｘ膜３３を形成する工程がオーミック特性付与工程を兼ねるとともに、第二ＳｉＮｘ膜３３に開口部を設けるためのエッチング工程が表面処理工程を兼ねている。このため、製造工程を増やすことなくｐ側電極１８ｂ表面のＢｅＯを除去することができ、更なる生産性の向上を図ることができる。
【００６２】
以上のことから本発明の半導体素子の製造方法によれば、ＡｕＢｅ層５を有するｐ側電極１８、１８ａ、１８ｂの表面にオーミック特性付与時の熱により生成されるＢｅＯをエッチングにより除去するため、電極形成工程を複雑化することなく、優れた接合性を有するｐ側電極１８、１８ａ、１８ｂを形成することができる。
【００６３】
尚、表面処理工程のエッチャントとしては、酸化ベリリウムを溶解しかつ半導体層に悪影響を与えないものであれば特に限定なく用いることができる。中でも、上記の実施例で用いられたフッ化水素を含有するエッチャントは、フッ化水素の重量比率が数％以下の希薄溶液でも、常温で容易にＢｅＯをエッチングすることが可能であることから、表面処理工程のエッチャントとして特に好適である。
【００６４】
尚、実施例２、実施例３においては、表面処理工程のエッチャントとしてフッ化水素を含有する水溶液にフッ化アンモニウムを適当量混合したものを用いている。これは、フッ化アンモニウムを混合することでフッ化水素による急激なエッチングを緩和し、ＳｉＮｘ膜をエッチングすることなく選択的にＢｅＯをエッチング除去するためである。このように、フッ化水素を含有する水溶液には用途に応じてその他の化合物を適宜加えることもできる。更に、フッ化水素と水との混合比率は適宜変更することができる他、エッチャントの溶媒は特に水に限定されるものではない。
【００６５】
また、本実施例においては半導体レーザ及び接合型電界効果トランジスタの製造を例に用いたが、特にこれに限定する必要はなく、ＡｕＢｅ層を有するオーミック電極を必要とするＡｌＧａＡｓ、ＡｌＧａＩｎＰ、ＩｎＰなどのIII−Ｖ族半導体材料を用いた半導体素子、例えば高周波用集積素子、高周波ダイオード、発光ダイオード、発光ダイオード・アレイ、半導体レーザ・アレイ、受光素子、発光／受光素子を有する集積素子（ＯＥＩＣ）などの製造にも適用が可能な他、本発明は本発明の要旨を逸脱しない範囲で変更して実施することができる。
【図面の簡単な説明】
【００６６】
【図１】本発明を半導体レーザチップの製造方法に適用して説明する図である。
【図２】本発明により作製された半導体レーザチップの接合を示す模式図である。
【図３】本発明を接合型電界効果トランジスタの製造方法に適用して説明する図である。
【図４】本発明を接合型電界効果トランジスタの製造方法に適用して説明する図である。
【図５】本発明を接合型電界効果トランジスタの製造方法に適用して説明する図である。
【図６】本発明を第２の形態の接合型電界効果トランジスタの製造方法に適用して説明する図である。
【図７】本発明を第２の形態の接合型電界効果トランジスタの製造方法に適用して説明する図である。
【図８】従来の半導体素子の電極形成方法を説明する図である。
【符号の説明】
【００６７】
５  ＡｕＢｅ層
６  Ａｕ層
７  合金層
８  ＢｅＯ膜
８ａ  Ｂｅ析出物
１８、１８ａ、１８ｂ  ｐ側電極
【図１】
2008140811.tif 000003
【図２】
2008140811.tif 000004
【図３】
2008140811.tif 000005
【図４】
2008140811.tif 000006
【図５】
2008140811.tif 000007
【図６】
2008140811.tif 000008
【図７】
2008140811.tif 000009
【図８】
2008140811.tif 000010