(57)【要約】【課題】クロック切り替えが任意のタイミングで発生してもクロックにハザードが発生しないことをシステム的に保証することができる半導体集積回路装置を提供すること。【解決手段】本半導体集積回路装置１００は、クロック切り替えイベント３２の発生により、クロック停止要求信号２６を生成するイベント処理部３０と、内部回路に供給するクロックを切り替えるためのクロック切り替え設定情報２４に基づいて、クロック選択信号１４を生成するクロック制御部２０と、クロック選択信号１４に基づいて、複数のクロック信号から一つのクロック信号を選択して出力するクロック選択部１０とを含み、クロック制御部２０は、クロック停止要求信号２６に基づいて、クロック選択部１０が出力するクロック２２の内部回路への供給を停止した後、クロック選択信号１４を生成し、クロック供給再開イベント２８の発生により、クロック選択部１０が出力するクロック２２の内部回路への供給を再開する。【選択図】図１
2008092010.tif 000002
【特許請求の範囲】
【請求項１】
クロック切り替えイベントの発生により、クロック停止要求信号を生成するイベント処理部と、
内部回路に供給するクロックを切り替えるためのクロック切り替え設定情報に基づいて、クロック選択信号を生成するクロック制御部と、
前記クロック選択信号に基づいて、複数のクロック信号から一つのクロック信号を選択して出力するクロック選択部とを含み、
前記クロック制御部は、
前記クロック停止要求信号に基づいて、前記クロック選択部が出力するクロックの内部回路への供給を停止した後、前記クロック選択信号を生成し、クロック供給再開イベントの発生により、前記クロック選択部が出力するクロックの内部回路への供給を再開することを特徴とする半導体集積回路装置。
【請求項２】
請求項１において、
前記クロック制御部は、
前記クロック停止要求信号に基づいてクロック供給制御信号をオフ状態にした後、前記クロック切り替え設定情報に基づいて前記クロック選択信号を生成し、前記クロック供給再開イベントの発生により、前記クロック供給制御信号をオン状態にするクロック切り替えタイミング制御部と、
前記クロック供給制御信号がオン状態の時は、前記クロック選択部が出力するクロックを内部回路に供給し、前記クロック供給制御信号がオフ状態の時は、前記クロック選択部が出力するクロックの内部回路への供給を停止するクロック供給制御部とを含むことを特徴とする半導体集積回路装置。
【請求項３】
請求項１又は２において、
前記イベント処理部は、
ＣＰＵとクロック切り替え設定レジスタとを含み、
前記ＣＰＵが前記クロック切り替え設定レジスタに前記クロック切り替え設定情報を設定する命令を実行することにより、前記クロック切り替え設定情報を前記クロック切り替え設定レジスタに設定し、
前記ＣＰＵが内部回路の動作を停止させるスリープ命令を実行することにより、前記クロック停止要求信号を生成することを特徴とする半導体集積回路装置。
【請求項４】
請求項１乃至３において、
前記クロック制御部は、
前記クロック供給再開イベントの発生により、前記クロック選択部が出力するクロックの内部回路への供給を再開した後、内部回路の動作を再開させるためのクロック供給再開信号を生成することを特徴とする半導体集積回路装置。
【請求項５】
請求項１乃至４において、
前記クロック選択部が出力するクロックに基づいて、前記クロック制御部を動作させるための制御クロックを生成する制御クロック生成部をさらに含み、
前記制御クロック生成部は、
前記クロック選択部が選択するクロック信号のパルスよりも短いパルスを含まない制御クロックを生成することを特徴とする半導体集積回路装置。
【請求項６】
請求項５において、
前記制御クロック生成部は、
複数のフリップフロップを直列に接続することにより構成される分周回路であることを特徴とする半導体集積回路装置。
【請求項７】
請求項１乃至６のいずれかに記載の半導体集積回路装置と、
入力情報を受け付ける手段と、
入力情報に基づき前記半導体集積回路装置により処理された結果を出力するための手段とを含むことを特徴とする電子機器。
【請求項８】
半導体集積回路装置において、内部回路に供給されるクロックの切り替えを制御するクロック切り替え制御方法であって、
前記クロック切り替え制御方法は、
クロック切り替えイベントの発生により、クロック停止要求信号を生成するステップと、
前記クロック停止要求信号に基づいて、前記内部回路へのクロックの供給を停止するステップと、
内部回路に供給するクロックを切り替えるためのクロック切り替え設定情報に基づいて、クロック選択信号を生成するステップと、
前記クロック選択信号に基づいて、複数のクロック信号から一つのクロック信号を選択するステップと、
クロック供給再開イベントの発生により、前記選択されたクロックの内部回路への供給を再開するステップとを含むことを特徴とするクロック切り替え制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置、電子機器、クロック切り替え制御方法に関する。
【背景技術】
【０００２】
周波数や位相の異なるクロックの切り替えは、一般に、クロック選択信号に基づいて複数のクロック信号から一つのクロック信号を選択する回路において、クロック選択信号を変更することにより行われる。しかし、クロック選択信号を変更するタイミングによっては、クロック選択回路の出力にハザードと呼ばれる短いパルスが発生する可能性がある。クロックにハザードが発生すると、システムの処理内容によっては誤動作が発生する。そのため、クロックにハザードが発生しないような回路が設計される。
【特許文献１】特開平８−１０７４０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
切り替え前のクロックと位相差が常に一定で同一の周波数のクロックに切り替える場合はハザードの発生しない回路を比較的容易に設計することができる。しかし、周波数の異なるクロックや位相差が一定とは限らない複数のクロックを切り替えるような場合は、ハザードの発生しない回路の設計が難しい。クロックの種類が多く、クロック切り替えの組み合わせが多い場合には、すべての組み合わせについてハザードが発生しない回路の設計はさらに困難になる。そのうえ、選択回路の出力にハザードが発生するか否かは入力の組み合わせや回路遅延に依存するため、論理シミュレーションなどの検証手法によりハザードが発生しないことを完全に検証することは困難を極める。
【０００４】
本発明は、以上のような問題点に鑑みてなされたものであり、クロック切り替えが任意のタイミングで発生してもクロックにハザードが発生しないことをシステム的に保証することができる半導体集積回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
（１）本発明の半導体集積回路装置は、
クロック切り替えイベントの発生により、クロック停止要求信号を生成するイベント処理部と、
内部回路に供給するクロックを切り替えるためのクロック切り替え設定情報に基づいて、クロック選択信号を生成するクロック制御部と、
前記クロック選択信号に基づいて、複数のクロック信号から一つのクロック信号を選択して出力するクロック選択部とを含み、
前記クロック制御部は、
前記クロック停止要求信号に基づいて、前記クロック選択部が出力するクロックの内部回路への供給を停止した後、前記クロック選択信号を生成し、クロック供給再開イベントの発生により、前記クロック選択部が出力するクロックの内部回路への供給を再開することを特徴とする。
【０００６】
本発明によれば、クロック切り替えイベントが発生すると、イベント処理部はクロック停止要求信号を生成する。クロック制御部は、クロック停止要求信号に基づいて内部回路へのクロックの供給を停止した後、クロック切り替え設定情報に基づいてクロック選択信号を生成する。従って、クロック選択回路の出力にハザードが発生しても、その時は内部回路へのクロックの供給が停止されているので、内部回路へのクロックにはハザードが伝搬せず、システムが誤動作することはない。その後、クロック供給再開イベントが発生すると、クロック制御部は、クロック選択部が出力するクロックの内部回路への供給を再開するので、内部回路に供給されるクロックはクロック選択部が出力するクロックに切り替わる。すなわち、クロック切り替え時に、内部回路に供給されるクロックにハザードが発生しないことがシステム的に保証できる半導体集積回路装置を実現することができる。
【０００７】
クロック切り替えイベントは、外部端子の設定により発生させてもよいし、外部シリアルインターフェースからクロック切り替えのためのレジスタ設定を行ったり、内蔵ＲＯＭに格納されたクロック切り替えのためのレジスタ設定命令を発行することにより発生させてもよい。
【０００８】
クロック切り替え設定情報は、切り替え後のクロックを特定するために十分な情報であればよく、外部端子の状態の組み合わせによってもよいし、外部シリアルインターフェースを介したクロック切り替えのためのレジスタ設定や、内蔵ＲＯＭに格納されたクロック切り替えのためのレジスタ設定命令に含まれていてもよい。
【０００９】
クロック切り替え設定情報は、外部端子からクロック制御部に供給してもよいし、内部に記憶した後にクロック制御部に供給してもよい。例えば、外部シリアルインターフェースを介してクロック切り替えのためのレジスタ設定を行ったり、ＣＰＵが内蔵ＲＯＭに格納されたクロック切り替えのためのレジスタ設定命令を実行する場合には、クロック切り替え設定情報は内部レジスタに設定されるので、この内部レジスタの出力をクロック切り替え設定情報としてクロック制御部に供給してもよい。
【００１０】
クロック供給再開イベントは、例えば、外部から所定の信号を入力することによって発生させてもよいし、クロック切り替えイベントが発生した時点から内部カウンタを動かして一定のタイミングで内部において発生させてもよい。
【００１１】
クロック選択部は、クロック選択信号に基づいて、複数のクロック信号から一つのクロック信号を選択すればよく、クロック選択信号が変化するタイミングで出力にハザードが発生してもよい。
【００１２】
クロック選択信号は、クロック選択部に入力される複数のクロック信号から一つのクロック信号を選択するのに十分な情報を含む信号であればよい。
【００１３】
イベント処理部がクロック停止要求信号を生成するまで内部回路へのクロックの供給は停止されない。従って、イベント処理部が内部回路に含まれていてもクロック停止要求信号を生成することができる。すなわち、イベント処理部は内部回路に含まれていてもよい。
【００１４】
イベント処理部は、クロック切り替えイベント発生後の任意のタイミングでクロック停止要求信号を生成することができる。例えば、クロック切り替えイベントが発生したらすぐにクロック停止要求信号を生成してもよいし、クロック切り替えイベントの発生から内部カウンタを動かして一定のタイミングで生成してもよいし、内部回路において行われている処理が完了するのを待ってから生成してもよい。また、例えば、ＣＰＵがクロックを停止するための命令を実行することによって、任意のタイミングでクロック停止要求信号を生成してもよい。
【００１５】
（２）本発明の半導体集積回路装置は、
前記クロック制御部は、
前記クロック停止要求信号に基づいてクロック供給制御信号をオフ状態にした後、前記クロック切り替え設定情報に基づいて前記クロック選択信号を生成し、前記クロック供給再開イベントの発生により、前記クロック供給制御信号をオン状態にするクロック切り替えタイミング制御部と、
前記クロック供給制御信号がオン状態の時は、前記クロック選択部が出力するクロックを内部回路に供給し、前記クロック供給制御信号がオフ状態の時は、前記クロック選択部が出力するクロックの内部回路への供給を停止するクロック供給制御部とを含むことを特徴とする。
【００１６】
本発明によれば、クロック切り替えタイミング制御部は、クロック停止要求信号に基づいてクロック供給制御信号をオフ状態にした後、クロック切り替え設定情報に基づいてクロック選択信号を生成する。クロック供給制御部は、クロック供給制御信号がオフ状態の時は内部回路へのクロックの供給を停止するので、クロック選択部の出力にハザードが発生しても、内部クロックの供給は停止されており、内部回路へのクロックにハザードが伝搬することはない。クロックの切り替えが行われた後に、クロック供給再開イベントが発生すると、クロック切り替えタイミング制御部がクロック供給制御信号をオン状態にし、クロック供給制御部は、クロック供給制御信号がオン状態の時は内部回路にクロックを供給するので、切り替え後のクロック信号が供給される。すなわち、クロックの切り替え時に、内部回路に供給されるクロックにハザードが発生しないことがシステム的に保証できる。
【００１７】
また、本発明によれば、クロック供給制御信号をオン又はオフすることにより内部回路にクロックを供給するか停止するかを制御することができる。そのため、クロック供給制御信号をオン又はオフするタイミングを適切に選択するだけで内部回路に供給されるクロックにハザードが発生しないことをシステム的に保証することができる。そのため、クロック制御部の設計および検証が容易になる。
【００１８】
（３）本発明の半導体集積回路装置は、
前記イベント処理部は、
ＣＰＵとクロック切り替え設定レジスタとを含み、
前記ＣＰＵが前記クロック切り替え設定レジスタに前記クロック切り替え設定情報を設定する命令を実行することにより、前記クロック切り替え設定情報を前記クロック切り替え設定レジスタに設定し、
前記ＣＰＵが内部回路の動作を停止させるスリープ命令を実行することにより、前記クロック停止要求信号を生成することを特徴とする。
【００１９】
本発明によれば、イベント処理部は、ＣＰＵがクロック切り替え設定レジスタにクロック切り替え設定情報を設定する命令を実行することにより、クロック切り替え設定情報をクロック切り替え設定レジスタに設定する。その後、ＣＰＵが内部回路の動作を停止するスリープ命令を実行することにより、クロック停止要求信号を生成するので、アプリケーションプログラム中のクロック切り替え設定レジスタの設定命令とスリープ命令の配置に従って任意のタイミングで内部回路へのクロックの供給を停止することができる。
【００２０】
イベント処理部は、ＣＰＵがスリープ命令を実行後、すぐにクロック停止要求信号を生成してもよいし、スリープ命令の実行直前に内部回路において行われている全ての処理が完了するのを待ってクロック停止要求信号を生成してもよい。
【００２１】
ＣＰＵがクロック切り替え設定レジスタの設定命令を実行した後に、スリープ命令を実行してクロック停止要求信号を生成するまでは内部回路へのクロックの供給は停止しないので、ＣＰＵ及びクロック切り替え設定レジスタは、クロック切り替え時にクロックの供給が停止する内部回路に含まれていてもよい。
【００２２】
スリープ命令は内部回路の動作を停止する命令であればよく、クロック切り替え設定レジスタの設定命令の有無にかかわらずに内部回路の動作を停止する命令であってもよい。例えば、クロックの切り替えを行わなくても、消費電力削減の目的で所定の場合に内部回路の動作を停止する命令を備えている場合には、そのような命令であってもよい。
【００２３】
本発明によれば、クロック切り替え設定レジスタの設定命令とスリープ命令を組み合わせることにより、内部回路に供給されるクロックにハザードが発生しないことがシステム的に保証できる半導体集積回路装置を実現することができる。
【００２４】
（４）本発明の半導体集積回路装置は、
前記クロック制御部は、
前記クロック供給再開イベントの発生により、前記クロック選択部が出力するクロックの内部回路への供給を再開した後、内部回路の動作を再開させるためのクロック供給再開信号を生成することを特徴とする。
【００２５】
本発明によれば、内部回路は、クロック供給再開信号が生成されるまで動作を再開しない。そのため、例えば、切り替え後のクロックが安定するのを待ってクロック供給再開信号を発生させることにより、切り替え後のクロックによりシステムが誤動作することを防止することができる。また、例えば、内部回路へのクロックの供給を再開する時にハザードが生じるような場合であっても、内部回路はクロック供給再開信号が生成されるまで動作を再開しないので、システムが誤動作することを防止することができる。
【００２６】
（５）本発明の半導体集積回路装置は、
前記クロック選択部が出力するクロックに基づいて、前記クロック制御部を動作させるための制御クロックを生成する制御クロック生成部をさらに含み、
前記制御クロック生成部は、
前記クロック選択部が選択するクロック信号のパルスよりも短いパルスを含まない制御クロックを生成することを特徴とする。
【００２７】
本発明によれば、制御クロック生成部は、クロック選択部が出力するクロックに基づいて、クロック制御部を動作させるための制御クロックを生成する。制御クロックはクロック選択部が選択するクロック信号のパルスよりも短いパルスを含まないので、制御クロックにより動作するクロック制御部の誤動作を防止することができる。そのため、クロックの切り替えを確実に行うことができる。
【００２８】
また、本発明によれば、クロック制御部は、クロック選択部が出力するクロックに基づいて制御クロック生成部が生成する制御クロックにより動作するので、クロック選択部により選択されたクロック信号のみ存在すれば、クロック切り替えを行うことができる。そのため、選択されない他のクロック信号を停止することができるので、システム全体としての消費電力の削減効果を得ることができる。
【００２９】
（６）本発明の半導体集積回路装置は、
前記制御クロック生成部は、
複数のフリップフロップを直列に接続することにより構成される分周回路であることを特徴とする。
【００３０】
本発明によれば、制御クロック生成部は、複数のフリップフロップを直列に接続することにより構成される分周回路である。
【００３１】
フリップフロップには、Ｄフリップフロップ、ＪＫフリップフロップ、Ｔフリップフロップ、ＲＳフリップフロップなどの様々なタイプのフリップフロップが含まれる。
【００３２】
分周回路は、例えば、２つのＤフリップフロップにより、クロック選択部の出力と初段のＤフリップフロップのクロック入力端子、初段のＤフリップフロップの出力端子と後段のＤフリップフロップのクロック入力端子をそれぞれ接続し、さらに各Ｄフリップフロップの反転出力端子とそのＤフリップフロップのデータ入力端子を接続し、後段のＤフリップフロップの出力を制御クロックとすることにより構成される４分周回路であってもよい。また、例えば、同様に、３つのＤフリップフロップを直列に接続することにより構成される８分周回路であってもよい。
【００３３】
クロック切り替え時にクロック選択部の出力にハザードによる短いパルスが１回しか発生しない場合は、制御クロック生成部を４分周回路とすることで、クロック選択部が選択するクロック信号のパルスよりも短いパルスを含まない制御クロックを生成することができる。また、クロック切り替え時にクロック選択部の出力にハザードによる短いパルスが最大２回発生する場合は、制御クロック生成部を８分周回路とすることで、クロック選択部が選択するクロック信号のパルスよりも短いパルスを含まない制御クロックを生成することができる。
【００３４】
（７）本発明は、
上記のいずれかに記載の半導体集積回路装置と、
入力情報を受け付ける手段と、
入力情報に基づき前記半導体集積回路装置により処理された結果を出力するための手段とを含むことを特徴とする電子機器である。
【００３５】
（８）本発明は、
半導体集積回路装置において、内部回路に供給されるクロックの切り替えを制御するクロック切り替え制御方法であって、
前記クロック切り替え制御方法は、
クロック切り替えイベントの発生により、クロック停止要求信号を生成するステップと、
前記クロック停止要求信号に基づいて、前記内部回路へのクロックの供給を停止するステップと、
内部回路に供給するクロックを切り替えるためのクロック切り替え設定情報に基づいて、クロック選択信号を生成するステップと、
前記クロック選択信号に基づいて、複数のクロック信号から一つのクロック信号を選択するステップと、
クロック供給再開イベントの発生により、前記選択されたクロックの内部回路への供給を再開するステップとを含むことを特徴とするクロック切り替え制御方法である。
【００３６】
本発明によれば、クロック切り替えイベントの発生により、クロック停止要求信号が生成され、クロック停止要求信号に基づいて内部回路へのクロックの供給が停止された後、クロック切り替え設定情報に基づいてクロック選択信号が生成され、選択信号に基づいてクロックの切り替えが行われる。従って、クロック切り替え時にハザードが発生しても、その時は内部回路へのクロックの供給が停止されているので、内部回路へのクロックにはハザードが伝搬せず、システムが誤動作することはない。その後、クロック供給再開イベントの発生により、内部回路へのクロックの供給が再開されるので、クロック切り替え時に、内部回路に供給されるクロックにハザードが発生しないことを保証することができる。
【００３７】
クロック切り替えイベントは、外部端子の設定により発生させてもよいし、外部シリアルインターフェースからクロック切り替えのためのレジスタ設定を行ったり、内蔵ＲＯＭに格納されたクロック切り替えのためのレジスタ設定命令を発行することにより発生させてもよい。
【００３８】
クロック切り替え設定情報は、切り替え後のクロックを特定するために十分な情報であればよく、外部端子の状態の組み合わせによってもよいし、外部シリアルインターフェースを介したクロック切り替えのためのレジスタ設定や、内蔵ＲＯＭに格納されたクロック切り替えのためのレジスタ設定命令に含まれていてもよい。
【００３９】
クロック切り替え設定情報は、外部端子から供給してもよいし、例えば、外部シリアルインターフェースを介してクロック切り替えのためのレジスタ設定を行ったり、ＣＰＵが内蔵ＲＯＭに格納されたクロック切り替えのためのレジスタ設定命令を実行する場合には、一旦、内部レジスタに設定された情報であってもよい。
【００４０】
クロック供給再開イベントは、例えば、外部から所定の信号を入力することによって発生させてもよいし、クロック切り替えイベントが発生した時点から内部カウンタを動かして一定のタイミングで内部において発生させてもよい。
【００４１】
クロック選択信号は、クロック選択部に入力される複数のクロック信号から一つのクロック信号を選択するのに十分な情報を含む信号であればよい。
【００４２】
クロック停止要求信号は、クロック切り替えイベント発生後の任意のタイミングで生成することができる。例えば、クロック切り替えイベントが発生したらすぐにクロック停止要求信号を生成してもよいし、クロック切り替えイベントの発生から内部カウンタを動かして一定のタイミングで生成してもよいし、内部回路において行われている処理が完了するのを待ってから生成してもよい。また、例えば、ＣＰＵがクロックを停止するための命令を実行することによって、任意のタイミングでクロック停止要求信号を生成してもよい。
【発明を実施するための最良の形態】
【００４３】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【００４４】
１．半導体集積回路装置
図１は、本実施の形態の半導体集積回路装置の機能ブロック図である。
【００４５】
本実施の形態の半導体集積回路装置１００は、クロック選択部１０を含む。
【００４６】
クロック選択部１０は、クロック選択信号１４に基づいて、複数のクロック信号１２から一つのクロック信号を選択して選択クロック２２を出力する。
【００４７】
本実施の形態の半導体集積回路装置１００は、イベント処理部３０を含む。
【００４８】
イベント処理部３０は、クロック切り替えイベント３２の発生により、クロック停止要求信号２６を生成する。
【００４９】
イベント処理部３０は、クロック切り替えイベント３２の発生後の任意のタイミングでクロック停止要求信号２６を生成することができる。例えば、クロック切り替えイベント３２が発生したらすぐにクロック停止要求信号２６を生成してもよいし、クロック切り替えイベント３２の発生から内部カウンタを動かして一定のタイミングで生成してもよいし、内部回路において行われている処理が完了するのを待ってから生成してもよい。また、例えば、ＣＰＵがクロックを停止するための命令を実行することによって、任意のタイミングでクロック停止要求信号２６を生成してもよい。
【００５０】
本実施の形態の半導体集積回路装置１００は、クロック制御部２０を含む。
【００５１】
クロック制御部２０は、クロック停止要求信号２６に基づいて、内部クロック４０として選択クロック２２の供給を停止した後、クロック切り替え設定情報２４に基づいてクロック選択信号１４を生成する。また、クロック制御部２０は、クロック供給再開イベント２８の発生により、内部クロック４０として選択クロック２２の供給を再開する。すなわち、クロック制御部２０は、クロック選択部１０が出力する選択クロック２２を内部クロック４０として供給するか否かを制御する。
【００５２】
クロック切り替えイベント３２の発生により、イベント処理部３０がクロック停止要求信号２６を生成した後、クロック制御部２０がクロック選択信号１４を生成するので、選択クロック２２に発生するハザードが内部クロック４０に伝搬することはない。その後、クロック供給再開イベント２８が発生すれば、内部クロック４０にハザードを発生させることなく、クロックの切り替えを行うことができる。
【００５３】
図２は本実施の形態の半導体集積回路装置に含まれるクロック制御部の構成について説明するための図である。
【００５４】
本実施の形態のクロック制御部２０は、クロック切り替えタイミング制御部２５０を含む。
【００５５】
クロック切り替えタイミング制御部２５０は、クロック停止要求信号２６に基づいてクロック供給制御信号２５２をオフ状態にした後、クロック切り替え設定情報２４に基づいてクロック選択信号１４を生成し、クロック供給再開イベント２８の発生に基づいて、クロック供給制御信号２５２をオン状態にする。
【００５６】
本実施の形態のクロック制御部２０は、クロック供給制御部２００を含む。
【００５７】
クロック供給制御部２００は、クロック供給制御信号２５２がオン状態の時は、選択クロック２２を内部クロック４０に伝搬し、クロック供給制御信号２５２がオフ状態の時は、内部クロック４０を停止する。
【００５８】
本実施の形態のクロック制御部２０は、クロック供給制御信号２５２をオン又はオフすることにより、内部クロック４０として選択クロック２２を供給するか否かを制御することができるので、選択クロック２２にハザードが発生する可能性がある時には、クロック供給制御信号２５２をオフにすることにより、内部クロック４０にハザードが伝搬することを防止することができる。
【００５９】
図３（Ａ）は本実施の形態の半導体集積回路装置に含まれるクロック供給制御部の回路構成例を示す図である。
【００６０】
クロック供給制御部２００は、立ち下がりエッジトリガ型のＤフリップフロップ２１０と２入力ＡＮＤゲート２２０を含む。Ｄフリップフロップ２１０のクロック入力端子にはクロック選択部１０が出力する選択クロック２２が供給される。Ｄフリップフロップ２１０のデータ入力端子にはクロック切り替えタイミング制御部２５０が出力するクロック供給制御信号２５２が供給される。２入力ＡＮＤゲート２２０の一方の入力にはＤフリップフロップ２１０の出力２１２が供給され、他方の入力には選択クロック２２が供給される。２入力ＡＮＤゲート２２０は、Ｄフリップフロップ２１０の出力２１２と選択クロック２２の論理積を内部クロック４０として出力する。
【００６１】
図３（Ｂ）は図３（Ａ）の構成のクロック供給制御部２００が内部クロック４０として選択クロック２２を出力又は停止するタイミングの一例を示す図である。
【００６２】
時刻Ｔ１以前はクロック供給制御信号２５２がＨレベルであり、Ｄフリップフロップ２１０の出力２１２もＨレベルである。内部クロック４０は、Ｄフリップフロップ２１０の出力２１２と選択クロック２２の論理積になるので、時刻Ｔ１以前は、内部クロック４０に選択クロック２２が伝搬している。
【００６３】
時刻Ｔ１においてクロック供給制御信号２５２がＨレベルからＬレベルに変化すると、Ｄフリップフロップ２１０は、時刻Ｔ１の後の選択クロック２２の最初の立ち下がり（時刻Ｔ２）でＬレベルのデータ入力を取り込む。
【００６４】
Ｄフリップフロップ２１０の内部遅延に伴う時間の経過後、時刻Ｔ３において、Ｄフリップフロップ２１０の出力２１２がＨレベルからＬレベルに変化する。
【００６５】
内部クロック４０は、Ｄフリップフロップ２１０の出力２１２と選択クロック２２の論理積になるので、時刻Ｔ３から内部クロック４０はＬレベル固定となり、内部クロック４０の出力が停止する。
【００６６】
時刻Ｔ４においてクロック供給制御信号２５２がＬレベルからＨレベルに変化すると、Ｄフリップフロップ２１０は、時刻Ｔ４の後の選択クロック２２の最初の立ち下がり（時刻Ｔ５）でＨレベルのデータ入力を取り込む。
【００６７】
Ｄフリップフロップ２１０の内部遅延に伴う時間の経過後、時刻Ｔ６において、Ｄフリップフロップ２１０の出力２１２がＬレベルからＨレベルに変化する。
【００６８】
内部クロック４０は、Ｄフリップフロップ２１０の出力２１２と選択クロック２２の論理積になるので、時刻Ｔ６から内部クロック４０として選択クロック２２が出力される。
【００６９】
すなわち、クロック供給制御部２００は、クロック供給制御信号２５２の極性のみによって内部クロック４０として選択クロック２２を出力するか停止するかを制御する。
【００７０】
図４（Ａ）は本実施の形態の半導体集積回路装置に含まれるクロック供給制御部の他の回路構成例を示す図である。
【００７１】
クロック供給制御部２００は、立ち上がりエッジトリガ型のＤフリップフロップ２３０と２入力ＯＲゲート２４０を含む。Ｄフリップフロップ２３０のクロック入力端子にはクロック選択部１０が出力する選択クロック２２が供給される。Ｄフリップフロップ２３０のデータ入力端子にはクロック切り替えタイミング制御部２５０が出力するクロック供給制御信号２５２が供給される。２入力ＯＲゲート２４０の一方の入力にはＤフリップフロップ２３０の反転出力２３２が供給され、他方の入力には選択クロック２２が供給される。２入力ＯＲゲート２４０は、Ｄフリップフロップ２３０の反転出力２３２と選択クロック２２の論理和を内部クロック４０として出力する。
【００７２】
図４（Ｂ）は図４（Ａ）の構成のクロック供給制御部２００が内部クロック４０として選択クロック２２を出力又は停止するタイミングの一例を示す図である。
【００７３】
時刻Ｔ１以前はクロック供給制御信号２５２がＨレベルであり、Ｄフリップフロップ２３０の反転出力２３２はＬレベルである。内部クロック４０は、Ｄフリップフロップ２３０の反転出力２３２と選択クロック２２の論理和になるので、時刻Ｔ１以前は、内部クロック４０に選択クロック２２が伝搬している。
【００７４】
時刻Ｔ１においてクロック供給制御信号２５２がＨレベルからＬレベルに変化すると、Ｄフリップフロップ２３０は、時刻Ｔ１の後の選択クロック２２の最初の立ち上がり（時刻Ｔ２）でＬレベルのデータ入力を取り込む。
【００７５】
Ｄフリップフロップ２３０の内部遅延に伴う時間の経過後、時刻Ｔ３において、Ｄフリップフロップ２３０の反転出力２３２がＬレベルからＨレベルに変化する。
【００７６】
内部クロック４０は、Ｄフリップフロップ２３０の反転出力２３２と選択クロック２２の論理和になるので、時刻Ｔ３から内部クロック４０はＨレベル固定となり、内部クロック４０の出力が停止する。
【００７７】
時刻Ｔ４においてクロック供給制御信号２５２がＬレベルからＨレベルに変化すると、Ｄフリップフロップ２３０は、時刻Ｔ４の後の選択クロック２２の最初の立ち上がり（時刻Ｔ５）でＨレベルのデータ入力を取り込む。
【００７８】
Ｄフリップフロップ２３０の内部遅延に伴う時間の経過後、時刻Ｔ６において、Ｄフリップフロップ２３０の反転出力２３２がＨレベルからＬレベルに変化する。
【００７９】
内部クロック４０は、Ｄフリップフロップ２３０の反転出力２３２と選択クロック２２の論理和になるので、時刻Ｔ６から内部クロック４０として選択クロック２２が出力される。
【００８０】
すなわち、クロック供給制御部２００は、クロック供給制御信号２５２の極性のみによって内部クロック４０として選択クロック２２を出力するか停止するかを制御する。
【００８１】
図５は本実施の形態の半導体集積回路装置に含まれるクロック制御部と制御クロック生成部の接続関係について説明するための図である。
【００８２】
図２と同じ構成には同じ番号を付しており説明を省略する。
【００８３】
制御クロック生成部５０は、クロック選択部１０が出力する選択クロック２２に基づいて、クロック制御部２０に含まれるクロック切り替えタイミング制御部２５０を動作させるための制御クロック５２を生成する。
【００８４】
制御クロック生成部５０は、クロック選択部１０が選択するクロック信号のパルスよりも短いパルスを含まない制御クロック５２を生成する回路であればよい。選択クロック２２にハザードが発生しても、制御クロック５２にはクロック選択部１０が選択するクロック信号のパルスよりも短いパルスが発生しないので、クロック切り替えタイミング制御部２５０の誤動作を防止することができる。すなわち、クロック切り替えタイミング制御部２５０がクロック供給制御信号２５２をオン又はオフするタイミングを誤ることを防止することができる。そのため、クロック供給制御部２００は、クロック供給制御信号２５２に基づいてハザードのない内部クロック４０を確実に生成することができる。
【００８５】
図６は本実施の形態の半導体集積回路装置に含まれる制御クロック生成部の回路構成例を示す図である。
【００８６】
制御クロック生成部５０は、Ｄフリップフロップ５１０及びＤフリップフロップ５２０を含む。Ｄフリップフロップ５１０のクロック入力端子にはクロック選択部１０が出力する選択クロック２２が供給される。Ｄフリップフロップ５１０の反転出力５１２がＤフリップフロップ５１０のデータ入力端子に供給され、Ｄフリップフロップ５２０の反転出力５２２がＤフリップフロップ５２０のデータ入力端子に供給される。Ｄフリップフロップ５１０の出力５１４がＤフリップフロップ５２０のクロック入力端子に供給される。Ｄフリップフロップ５２０の出力が制御クロック５２として出力される。
【００８７】
Ｄフリップフロップ５１０の出力５１４は、選択クロック２２の２分周クロックに相当し、Ｄフリップフロップ５２０の出力（制御クロック）５２は、Ｄフリップフロップ５１０の出力５１４の２分周クロックに相当する。すなわち、制御クロック５２は、選択クロック２２の４分周クロックに相当する。
【００８８】
図７は、本実施の形態の半導体集積回路装置の具体的な構成例について説明するための図である。
【００８９】
本実施の形態の半導体集積回路装置１００は、クロック選択部１０を含む。
【００９０】
クロック選択部１０は、クロック選択信号１４に基づいて、入力クロック１（１２０）と入力クロック２（１２２）のいずれかのクロックを選択して、選択クロック２２として出力する。クロック選択信号１４がＬレベルの時に入力クロック１（１２０）を選択し、クロック選択信号１４がＨレベルの時に入力クロック２（１２２）を選択するようにしてもよいし、クロック選択信号１４がＬレベルの時に入力クロック２（１２２）を選択し、クロック選択信号１４がＨレベルの時に入力クロック１（１２０）を選択するようにしてもよい。
【００９１】
本実施の形態の半導体集積回路装置１００は、クロック制御部２０を含む。
【００９２】
クロック制御部２０は、クロック切り替え制御部２５０を含む。
【００９３】
クロック切り替えタイミング制御部２５０は、クロック停止要求信号２６に基づいてクロック供給制御信号２５２をオフ状態（例えば、Ｌレベル）にした後、クロック切り替え設定情報２４に基づいてクロック選択信号１４を生成する。例えば、クロック選択信号１４がＬレベルで選択クロック２２として入力クロック１が選択されている場合、クロック切り替え設定情報２４が入力クロック２に切り替える情報であれば、クロック選択信号１４をＬレベルからＨレベルに変更する。
【００９４】
また、クロック切り替えタイミング制御部２５０は、クロック供給再開イベント２８の発生に基づいて、クロック供給制御信号２５２をオン状態（例えば、Ｈレベル）にする。これにより、クロック選択部１０が出力する選択クロック２２の内部回路４００への供給が再開する。その後、クロック切り替えタイミング制御部２５０は、クロック供給再開信号３６を生成する（例えば、クロック供給再開信号３６としてＨパルスを出力する）。
【００９５】
クロック制御部２０は、クロック供給制御部２００を含む。
【００９６】
クロック供給制御部２００は、クロック供給制御信号２５２がオン状態（例えば、Ｈレベル）の時は、クロック選択部１０が出力する選択クロック２２を内部クロック４０として内部回路４００に供給し、クロック供給制御信号２５２がオフ状態（例えば、Ｌレベル）の時は、選択クロック２２の内部回路４００への供給を停止する。
【００９７】
本実施の形態の半導体集積回路装置１００は、イベント処理部３０を含む。
【００９８】
イベント処理部３０は、ＣＰＵ３００を含む。
【００９９】
ＣＰＵ３００は、内蔵メモリ又は外部メモリに格納されたプログラムを実行することにより、内部レジスタの設定や種々の演算を行う。
【０１００】
イベント処理部３０は、クロック切り替え設定レジスタ３５０を含む。
【０１０１】
クロック切り替え設定レジスタ３５０は、クロック切り替え設定情報を格納するための十分なビットを有する内部レジスタであればよい。
【０１０２】
イベント処理部３０は、ＣＰＵ３００がクロック切り替え設定レジスタ３５０にクロック切り替え設定情報を設定する命令を実行することにより、クロック切り替え設定情報３０２をクロック切り替え設定レジスタ３５０に設定する。そして、クロック切り替え設定レジスタ３５０の出力が、クロック切り替え設定情報２４として、クロック切り替えタイミング制御部２５０に供給される。
【０１０３】
また、イベント処理部３０は、ＣＰＵ３００が内部回路４００の動作を停止するスリープ命令を実行することにより、クロック停止要求信号２６を生成する（例えば、クロック停止要求信号２６としてＨパルスを出力する）。
【０１０４】
ＣＰＵ３００がスリープ命令を実行するまで内部クロック４０は停止しないので、イベント処理部３０は、内部回路４００に含まれていても良い。
【０１０５】
内部回路４００は、内部クロック４０として切り替え後の選択クロック２２の供給が再開された後、クロック供給再開信号３６に基づいて、例えば、クロック供給再開信号３６（例えば、Ｈパルス）を検出した時に動作を再開する。
【０１０６】
本実施の形態の半導体集積回路装置１００は、制御クロック生成部５０を含む。
【０１０７】
制御クロック生成部５０は、クロック選択部１０が出力する選択クロック２２に基づいて、クロック制御部２０を動作させるための制御クロック５２を生成する。例えば、制御クロック生成部５０は、Ｄフリップフロップ５１０、Ｄフリップフロップ５２０を直列に接続することにより構成される４分周回路であっても良い。選択クロック２２の４分周クロックが制御クロック５２として、クロック切り替えタイミング制御部２５０（クロック制御部２０に含まれる）に供給される。
【０１０８】
図８は、図７の構成において、クロック切り替え時のタイミングを説明するための図である。
【０１０９】
以下、内部回路４００に供給される内部クロック４０が入力クロック１（１２０）から周波数の異なる入力クロック２（１２２）に切り替わる場合のタイミングについて説明する。
【０１１０】
時刻Ｔ０以前は、内部クロック４０として入力クロック１（１２０）が内部回路４００に供給されている。
【０１１１】
時刻Ｔ０において、イベント処理部３０は、ＣＰＵ３００がクロック切り替え設定命令を実行することにより、クロック切り替え設定レジスタ３５０にクロック切り替え設定情報２４（Ｈレベル）を設定する。ここで、クロック切り替え設定命令の発行がクロック切り替えイベント３２に相当する。クロック切り替え設定情報２４は、切り替え後のクロックである入力クロック２（１２０）を特定するために十分な情報であればよい。時刻Ｔ０において、クロック切り替え設定情報２４はＬレベルからＨレベルに変化するが、クロック選択信号１４はＬレベルのまま変化しない。従って、時刻Ｔ０において、選択クロック２２にハザードは発生しない。
【０１１２】
時刻Ｔ１において、イベント処理部３０は、ＣＰＵ３００がスリープ命令を実行することにより、クロック停止要求信号２６としてＨパルスを出力する。
【０１１３】
時刻Ｔ２において、クロック切り替えタイミング制御部２５０は、クロック停止要求信号２６に同期してクロック供給制御信号２５２をＨレベルからＬレベルにする。
【０１１４】
クロック供給制御部２００は、クロック供給制御信号２５２がＬレベルになった後の選択クロック２２の最初の立ち上がり（時刻Ｔ３における立ち上がり）以降、クロック供給制御信号２５２がＬレベルからＨレベルに変化するのを検出するまで（時刻Ｔ３から時刻Ｔ７の間）、内部回路４００への内部クロック４０の供給を停止する。
【０１１５】
時刻Ｔ４において、クロック切り替えタイミング制御部２５０は、クロック切り替え設定レジスタ３５０に格納されたクロック切り替え設定情報２４に基づいて、クロック選択信号１４をＬレベルからＨレベルにする。時刻Ｔ４において、入力クロック１（１２０）はＨレベルであり、入力クロック２（１２２）はＨレベルに変化する直前のＬレベルである。時刻Ｔ４の直前では、クロック選択信号１４はＬレベルなので、クロック選択部１０は入力クロック１（１２０）を選択するため、選択クロック２２はＨレベルである。しかし、時刻Ｔ４の直後では、クロック選択信号１４はＨレベルなので、クロック選択部１０は入力クロック２（１２２）を選択するため、選択クロック２２はＬレベルになった後すぐにＨレベルになる。すなわち、時刻Ｔ４の直後に選択クロック２２にはハザードによる短いＬパルスが発生する。この短いＬパルスが内部クロック４０に伝搬すると、内部回路４００が誤動作する可能性がある。しかし、時刻Ｔ３〜時刻Ｔ７において、内部クロック４０は停止している（Ｌレベルに固定されている）ため、この短いＬパルスが内部クロック４０に伝搬することはない。
【０１１６】
また、時刻Ｔ４の直後に選択クロック２２に発生した短いＬパルスは制御クロック生成部５０に含まれるＤフリップフロップ５１０のクロック入力端子に入力される。選択クロック２２の立ち上がりごとにＤフリップフロップ５１０の出力５１４が反転するので、時刻Ｔ３における選択クロック２２の立ち上がりと時刻Ｔ４の直後に選択クロック２２に発生する短いＬパルスの立ち上がりにより、Ｄフリップフロップ５１０の出力５１４には時刻Ｔ４の前後に短いＨパルスが発生する。この選択クロック２２に発生するＨパルスは、入力クロック２（１２２）のパルスよりも短い。しかし、Ｄフリップフロップ５１０の出力５１４はＤフリップフロップ５２０のクロック入力端子に入力され、Ｄフリップフロップ５１０の出力５１４の立ち上がりごとにＤフリップフロップ５２０の出力（制御クロック）５２が反転するので、制御クロック５２には、入力クロック２（１２２）よりも短いパルスは発生しない。そして、クロック切り替えタイミング制御部２５０は、制御クロック５２により動作するので、内部クロック４０の供給又は停止のタイミングを誤ることを防止することができる。
【０１１７】
時刻Ｔ５において、例えば、外部割込みとしてクロック供給再開イベント２８のＨパルスが発生する。
【０１１８】
時刻Ｔ６において、クロック切り替えタイミング制御部２５０は、クロック供給再開イベント２８の発生を検出して、クロック供給制御信号２５２をＬレベルからＨレベルにする。
【０１１９】
クロック供給制御部２００は、クロック供給制御信号２５２がＨレベルになった後の選択クロック２２の最初の立ち上がり（時刻Ｔ７における立ち上がり）以降、クロック供給制御信号２５２がＨレベルの間、選択クロック２２を内部クロック４０として内部回路４００に供給する。
【０１２０】
時刻Ｔ８において、クロック切り替えタイミング制御部２５０は、クロック供給再開信号３６としてＨパルスを出力する。
【０１２１】
時刻Ｔ９において、内部回路４００は、内部クロック４０の立ち上がりでクロック供給再開信号３６のＨレベルを検出する。時刻Ｔ９以降、内部回路４００は、システムとしての動作を再開する。例えば、消費電力の削減のために、入力クロック２（１２２）を出力する発振器がクロック切り替え設定命令の実行直前に発振を開始したような場合には、内部クロック４０を入力クロック２（１２２）に切り替えた直後（時刻Ｔ７）には入力クロック２（１２２）がまだ安定していない可能性がある。このような場合であっても、内部回路４００はクロック供給再開信号３６を検出するまで動作を再開しないので、当該発振器の出力が安定するのを待って、クロック切り替えタイミング制御部２５０がクロック供給再開信号３６を生成すれば、内部回路４００の誤動作を防止することができる。
【０１２２】
以上、説明したとおり、本実施の形態の半導体集積回路装置においては、内部クロック４０を入力クロック１（１２０）から入力クロック２（１２２）に切り替える場合において、選択クロック２２にハザードが発生しても、内部クロック４０にはハザードが発生しないことをシステム的に保証することができる。
【０１２３】
２．電子機器
図９に、本実施の形態の電子機器のブロック図の一例を示す。本電子機器８００は、半導体集積回路装置（ＡＳＩＣ）８１０、入力部８２０、メモリ８３０、電源生成部８４０、ＬＣＤ８５０、音出力部８６０を含む。
【０１２４】
ここで、入力部８２０は、種々のデータを入力するためのものである。半導体集積回路装置８１０は、この入力部８２０により入力されたデータに基づいて種々の処理を行うことになる。メモリ８３０は、半導体集積回路装置８１０などの作業領域となるものである。電源生成部８４０は、電子機器８００で使用される各種電源を生成するためのものである。ＬＣＤ８５０は、電子機器が表示する各種の画像（文字、アイコン、グラフィック等）を出力するためのものである。
【０１２５】
音出力部８６０は、電子機器８００が出力する各種の音（音声、ゲーム音等）を出力するためのものであり、その機能は、スピーカなどのハードウェアにより実現できる。
【０１２６】
図１０（Ａ）に、電子機器の１つである携帯電話９５０の外観図の例を示す。この携帯電話９５０は、入力部として機能するダイヤルボタン９５２や、電話番号や名前やアイコンなどを表示するＬＣＤ９５４や、音出力部として機能し音声を出力するスピーカ９５６を備える。
【０１２７】
図１０（Ｂ）に、電子機器の１つである携帯型ゲーム装置９６０の外観図の例を示す。この携帯型ゲーム装置９６０は、入力部として機能する操作ボタン９６２、十字キー９６４や、ゲーム画像を表示するＬＣＤ９６６や、音出力部として機能しゲーム音を出力するスピーカ９６８を備える。
【０１２８】
図１０（Ｃ）に、電子機器の１つであるパーソナルコンピュータ９７０の外観図の例を示す。このパーソナルコンピュータ９７０は、入力部として機能するキーボード９７２や、文字、数字、グラフィックなどを表示するＬＣＤ９７４、音出力部９７６を備える。
【０１２９】
本実施の形態の半導体集積回路装置を図１０（Ａ）〜図１０（Ｃ）の電子機器に組みむことにより、低消費電力でコストパフォーマンスの高い電子機器を提供することができる。
【０１３０】
なお、本実施形態を利用できる電子機器としては、図１０（Ａ）、（Ｂ）、（Ｃ）に示すもの以外にも、携帯型情報端末、ページャー、電子卓上計算機、タッチパネルを備えた装置、プロジェクタ、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置等のＬＣＤを使用する種々の電子機器を考えることができる
なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【図面の簡単な説明】
【０１３１】
【図１】本実施の形態の半導体集積回路装置の機能ブロック図。
【図２】本実施の形態の半導体集積回路装置に含まれるクロック制御部の構成について説明するための図。
【図３】図３（Ａ）は本実施の形態の半導体集積回路装置に含まれるクロック供給制御部の回路構成例を示す図であり、図３（Ｂ）は、図３（Ａ）の構成における内部クロックの供給・停止のタイミングを説明するための図である。
【図４】図４（Ａ）は本実施の形態の半導体集積回路装置に含まれるクロック供給制御部の他の回路構成例を示す図であり、図４（Ｂ）は、図４（Ａ）の構成における内部クロックの供給・停止のタイミングを説明するための図である。
【図５】本実施の形態の半導体集積回路装置に含まれるクロック制御部と制御クロック生成部の接続関係について説明するための図。
【図６】本実施の形態の半導体集積回路装置に含まれる制御クロック生成部の回路構成例を示す図。
【図７】本実施の形態の半導体集積回路装置の具体的な構成例について説明するための図。
【図８】図７の構成において、クロック切り替え時のタイミングを説明するための図。
【図９】半導体集積回路装置を含む電子機器のブロック図の一例を示す。
【図１０】図１０（Ａ）（Ｂ）（Ｃ）は、種々の電子機器の外観図の例である。
【符号の説明】
【０１３２】
１０  クロック選択部、１２  クロック信号、１４  クロック選択信号、２０  クロック制御部、２２  選択クロック、２４  クロック切り替え設定情報、２６  クロック停止要求信号、２８  クロック供給再開イベント、３０  イベント処理部、３２  クロック切り替えイベント、４０  内部クロック、５０  制御クロック生成部、５２  制御クロック、１００  半導体集積回路装置、２００  クロック供給制御部、２１０  Ｄフリップフロップ、２１２  Ｄフリップフロップ２１０の出力、２２０  ２入力ＡＮＤゲート、２３０  Ｄフリップフロップ、２３２  Ｄフリップフロップ２３０の反転出力、２４０  ２入力ＯＲゲート、２５０  クロック切り替えタイミング制御部、２５２  クロック供給制御信号、３００  ＣＰＵ、３０２  クロック切り替え設定情報、３５０  クロック切り替え設定レジスタ、４００  内部回路、５１０  Ｄフリップフロップ、５１２  Ｄフリップフロップ５１０の反転出力、５１４  Ｄフリップフロップ５１０の出力、５２０  Ｄフリップフロップ、５２２  Ｄフリップフロップ５２０の反転出力、８００  電子機器、８１０  半導体集積回路装置、８２０  入力部、８３０  メモリ、８４０  電源生成部、８５０  ＬＣＤ、８６０  音出力部、９５０  携帯電話、９５２  ダイヤルボタン、９５４  ＬＣＤ、９５６  スピーカ、９６０  携帯型ゲーム装置、９６２  操作ボタン、９６４  十字キー、９６６  ＬＣＤ、９６８  スピーカ、９７０  パーソナルコンピュータ、９７２  キーボード、９７６  音出力部
【図１】
2008092010.tif 000003
【図２】
2008092010.tif 000004
【図３】
2008092010.tif 000005
【図４】
2008092010.tif 000006
【図５】
2008092010.tif 000007
【図６】
2008092010.tif 000008
【図７】
2008092010.tif 000009
【図８】
2008092010.tif 000010
【図９】
2008092010.tif 000011
【図１０】
2008092010.tif 000012