(57)【要約】【課題】基板にインダクタ素子を設ける場合でも能動素子の特性の悪化を抑制でき、またコスト増を招くことなく高いインダクタンス値を得る。【解決手段】基板１０の一方の面１０ａに能動領域が設けられる。基板１０の他方の面１０ｂにインダクタ素子Ｌと、粉末状の磁性体が分散された樹脂材で形成され、インダクタ素子Ｌを覆う磁性樹脂体５２とを備える。【選択図】図１
2008103397.tif 000002
【特許請求の範囲】
【請求項１】
基板の一方の面に能動領域が設けられる電子基板であって、
前記基板の他方の面にインダクタ素子と、
粉末状の磁性体が分散された樹脂材で形成され、前記インダクタ素子を覆う磁性樹脂体とを備えることを特徴とする電子基板。
【請求項２】
請求項１記載の電子基板において、
前記磁性樹脂体は、前記インダクタ素子の一方の面側に配置された第１磁性樹脂層と、前記インダクタ素子の他方の面側に配置され前記第１磁性樹脂層との間で前記インダクタ素子を挟持する第２磁性樹脂層と、少なくとも一箇所で前記第１磁性樹脂層及び前記第２磁性樹脂層とを接続する接続部とを有することを特徴とする電子基板。
【請求項３】
請求項１または２記載の電子基板において、
前記インダクタ素子は、スパイラル状にパターニングされた配線を有し、
前記配線間の隙間には、非磁性樹脂が装填されていることを特徴とする電子基板。
【請求項４】
請求項３記載の電子基板において、
前記配線は、前記非磁性樹脂を間に挟んで複数層に亘って積層されることを特徴とする電子基板。
【請求項５】
請求項３または４記載の電子基板において、
前記非磁性樹脂は、前記磁性樹脂体を形成する前記樹脂材と同一材料であることを特徴とする電子基板。
【請求項６】
請求項１から５のいずれかに記載の電子基板において、
前記インダクタ素子は、前記基板を貫通する貫通導電部を介して前記一方の面に設けられた電極と電気的に接続されることを特徴とする電子基板。
【請求項７】
請求項１から６のいずれかに記載の電子基板において、
前記インダクタ素子の少なくとも一部は、前記基板の他方の面に設けられた応力緩和層上に配置されることを特徴とする電子基板。
【請求項８】
請求項７記載の電子基板において、
前記応力緩和層は、前記磁性樹脂体で形成されることを特徴とする電子基板。
【請求項９】
請求項１から８のいずれかに記載の電子基板において、
前記能動領域に半導体素子が設けられることを特徴とする電子基板。
【請求項１０】
請求項１から９のいずれかに記載の電子基板が実装されていることを特徴とする電子機器。
【請求項１１】
基板の一方の面に能動領域が設けられる電子基板の製造方法であって、
前記基板の他方の面にインダクタ素子を設ける工程と、
粉末状の磁性体が分散された樹脂材により、前記インダクタ素子を覆う磁性樹脂体を形成する工程とを有することを特徴とする電子基板の製造方法。
【請求項１２】
請求項１１記載の電子基板の製造方法であって、
前記インダクタ素子の一方の面側に第１磁性樹脂層を形成する工程と、
前記インダクタ素子の他方の面側に、前記第１磁性樹脂層との間で前記インダクタ素子を挟持する第２磁性樹脂層を形成する工程と、
少なくとも一箇所で前記第１磁性樹脂層及び前記第２磁性樹脂層とを接続する接続部を形成する工程とを有することを特徴とする電子基板の製造方法。
【請求項１３】
請求項１１または１２記載の電子基板の製造方法において、
スパイラル状に配線をパターニングして、前記インダクタ素子を形成する工程と、
前記配線間の隙間に非磁性樹脂を装填する工程とを有することを特徴とする電子基板の製造方法。
【請求項１４】
請求項１３記載の電子基板の製造方法であって、
前記配線を、前記非磁性樹脂を間に挟んで複数層に亘って積層することを特徴とする電子基板の製造方法。
【請求項１５】
請求項１３または１４記載の電子基板の製造方法において、
前記非磁性樹脂は、前記磁性樹脂体を形成する前記樹脂材と同一材料であることを特徴とする電子基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子基板とその製造方法及び電子機器に関するものである。
【背景技術】
【０００２】
近年、半導体装置は、電子機器の小型化及び高機能化に伴って、パッケージ自体の小型化または高密度化が求められようになっている。
そこで、特許文献１及び特許文献２には、基板の能動面（主面）にインダクタ素子を形成することにより、半導体基板（電子基板）としての小型化及び高機能化を実現する技術が開示されている。
【特許文献１】特開２００２−１６４４６８号公報
【特許文献２】特開２００３−３４７４１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述したような従来技術には、以下のような問題が存在する。
インダクタ素子等の受動素子が能動素子の近傍に配置されることになるため、能動素子との電気的なカップリングが起こり、能動素子の特性や、この基板を用いた半導体装置全体の特性が悪化する虞があるという問題が生じる。
例えば、上記の技術では、インダクタ素子から漏れた電流でトランジスタ等の特性が変動するという問題が生じてしまう。
【０００４】
また、半導体基板に複数回周回された、例えば、スパイラル状のインダクタ素子を用いるとＱ値（インダクタンスと抵抗値との比）が低下してしまうため、従来から種々の構造上の工夫、例えば、強磁性金属と絶縁性化合物とを交互に積層して磁性膜層を形成する技術や、磁性膜の下に積層された無機絶縁膜の下面がコイルの上面のみで保持される技術、導電性金属膜が絶縁膜を挟んで積層され、積層された導電性金属膜の両端がそれぞれ互いに接続される技術等が採られている。
ところが、上記の技術では、加工プロセスが長かったり、構造が繁雑で製造コストが大きくなってしまうという問題や、インダクタンス値の向上を多く望めないという問題が生じる。
【０００５】
本発明は、以上のような点を考慮してなされたもので、基板にインダクタ素子を設ける場合でも能動素子の特性の悪化を抑制でき、またコスト増を招くことなく高いインダクタンス値が得られる電子基板とその製造方法、及びこの電子基板を有する電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の電子基板は、基板の一方の面に能動領域が設けられる電子基板であって、前記基板の他方の面にインダクタ素子と、粉末状の磁性体が分散された樹脂材で形成され、前記インダクタ素子を覆う磁性樹脂体とを備えることを特徴とするものである。
従って、本発明の電子基板では、能動領域に設けられる能動素子（基板に配線形成される素子や、チップ部品として搭載される素子）と基板を挟んで設けられる受動素子との離間距離が大きくなるため、能動素子との電気的なカップリングが起こりにくくなる。
そのため、本発明では、能動素子の特性やこの電子基板が実装されたシステム全体の特性が悪化することを抑制できる。
また、本発明では、インダクタ素子から発生する磁力線の磁路が磁性樹脂体内で閉じることになるため、磁束密度を大きくすることが可能になり、高いインダクタンス値（Ｌ値）を得ることができる。また、本発明では、粉末状の磁性体が分散された樹脂材を印刷法、スピンコート法、液滴吐出法等により塗布するという簡単な工法で磁性樹脂体を形成できるため、コストの増加を回避することができる。
【０００７】
前記磁性樹脂体としては、前記インダクタ素子の一方の面側に配置された第１磁性樹脂層と、前記インダクタ素子の他方の面側に配置され前記第１磁性樹脂層との間で前記インダクタ素子を挟持する第２磁性樹脂層と、少なくとも一箇所で前記第１磁性樹脂層及び前記第２磁性樹脂層とを接続する接続部とを有する構成を好適に採用できる。
これにより、本発明では、インダクタ素子から発生する磁力線が閉ループを形成して集中させやすくなるため、磁束密度が向上し、より高いインダクタンス値（Ｌ値）を得ることができる。
【０００８】
前記インダクタ素子としては、スパイラル状にパターニングされた配線を有し、前記配線間の隙間には、非磁性樹脂が装填される構成も好適に採用できる。
これにより、本発明では、前記第１磁性樹脂層と前記第２磁性樹脂層との間で磁束線の短絡を抑制することが可能になり、より磁力線を集中させることができる。
【０００９】
また、上記構成においては、前記配線が前記非磁性樹脂を間に挟んで複数層に亘って積層される構成も好適に採用できる。
これにより、本発明では、各層でインダクタ素子から発生する磁力線の短絡を抑制しつつ、インダクタ素子を複数設けることにより、インダクタンス値を大幅に向上させることが可能になる。
【００１０】
また、前記非磁性樹脂としては、前記磁性樹脂体を形成する前記樹脂材と同一材料である構成を好適に採用できる。
従って、本発明では、磁性樹脂体と非磁性樹脂とで同一の樹脂材を用いることができるため、コストダウンに寄与できる。
【００１１】
前記インダクタ素子としては、前記基板を貫通する貫通導電部を介して前記一方の面に設けられた電極と電気的に接続される構成を好適に採用できる。
これにより、本発明では一方の面の電極を介して容易に他の素子とインダクタ素子との電気接続を確保することが可能になる。
【００１２】
また、本発明では、前記インダクタ素子の少なくとも一部が、前記基板の他方の面に設けられた応力緩和層上に配置される構成も好適に採用できる。
これにより、本発明では、基板の他方に面に熱応力が加わってもインダクタ素子の信頼性や寿命の低下を抑制することができる。
また、応力緩和層が絶縁層である場合には、インダクタ素子と能動素子との電気的なカップリングが一層起こりにくくなるため、インダクタ素子の特性等の悪化を防止でき、インダクタ素子からの浮遊容量を低減できる等の効果が得られる。
【００１３】
上記の構成では、前記応力緩和層が前記磁性樹脂体で形成される構成も好適に採用できる。
これにより、本発明では、応力緩和層と磁性樹脂体を個別に形成する必要がなくなり、製造効率の向上に寄与できる。
【００１４】
また、本発明では、前記能動領域に半導体素子が設けられる構成も好適に採用できる。
この場合、半導体素子としては、能動領域に形成される配線パターンによりトランジスタ等のスイッチング素子を形成する構成や、半導体素子を内蔵する半導体デバイスを能動領域に実装する構成とすることができる。
また、本発明では、基板に半導体素子が非搭載状態、つまり半導体素子が設けられていない、例えばシリコン基板状態であっても適用可能である。
【００１５】
一方、本発明の電子機器は、先に記載の電子基板が実装されていることを特徴とするものである。
従って、本発明では、能動素子の特性やこの電子基板が実装されたシステム全体の特性が悪化することを抑制でき、またインダクタンス値が高い高品質の電子機器を得ることができる。
【００１６】
そして、本発明の電子基板の製造方法は、基板の一方の面に能動領域が設けられる電子基板の製造方法であって、前記基板の他方の面にインダクタ素子を設ける工程と、粉末状の磁性体が分散された樹脂材により、前記インダクタ素子を覆う磁性樹脂体を形成する工程とを有することを特徴とするものである。
従って、本発明の電子基板の製造方法では、能動領域に設けられる能動素子と基板を挟んで設けられる受動素子との離間距離が大きくなるため、能動素子との電気的なカップリングが起こりにくくなる。
そのため、本発明では、能動素子の特性やこの電子基板が実装されたシステム全体の特性が悪化することを抑制できる。
また、本発明では、インダクタ素子から発生する磁力線の磁路が磁性樹脂体内で閉じることになるため、磁束密度を大きくすることが可能になり、高いインダクタンス値（Ｌ値）を得ることができる。また、本発明では、粉末状の磁性体が分散された樹脂材を印刷法、スピンコート法、液滴吐出法等により塗布するという簡単な工法で磁性樹脂体を形成できるため、コストの増加を回避することができる。
【００１７】
また、本発明では、前記インダクタ素子の一方の面側に第１磁性樹脂層を形成する工程と、前記インダクタ素子の他方の面側に、前記第１磁性樹脂層との間で前記インダクタ素子を挟持する第２磁性樹脂層を形成する工程と、少なくとも一箇所で前記第１磁性樹脂層及び前記第２磁性樹脂層とを接続する接続部を形成する工程とを有する手順も好適に採用できる。
これにより、本発明では、インダクタ素子から発生する磁力線が閉ループを形成して集中させやすくなるため、磁束密度が向上し、より高いインダクタンス値（Ｌ値）を得ることができる。
【００１８】
また、本発明では、スパイラル状に配線をパターニングして、前記インダクタ素子を形成する工程と、前記配線間の隙間に非磁性樹脂を装填する工程とを有する手順も好適に採用できる。
これにより、本発明では、前記第１磁性樹脂層と前記第２磁性樹脂層との間で磁束線の短絡を抑制することが可能になり、より磁力線を集中させることができる。
【００１９】
また、本発明では、前記配線を、前記非磁性樹脂を間に挟んで複数層に亘って積層する手順も好適に採用できる。
これにより、本発明では、各層でインダクタ素子から発生する磁力線の短絡を抑制しつつ、インダクタ素子を複数設けることにより、インダクタンス値を大幅に向上させることが可能になる。
【００２０】
そして、本発明では、前記非磁性樹脂が前記磁性樹脂体を形成する前記樹脂材と同一材料である構成を採用できる。
従って、本発明では、磁性樹脂体と非磁性樹脂とで同一の樹脂材を用いることができるため、コストダウンに寄与できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の電子基板とその製造方法及び電子機器の実施の形態を、図１ないし図１２を参照して説明する。ここでは、基板の能動領域に半導体素子が設けられ、また受動素子であるコイル（インダクタ）が配線パターンを用いて設けられる場合の例を用いて説明する。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
【００２２】
（第１実施形態）
図１は、シリコン基板に半導体素子が設けられた半導体装置（電子基板）１の断面図である。
この半導体装置１は、図１に示すように、シリコン基板（基板）１０と、シリコン基板１０の第１の面（一方の面）１０ａに形成され、プリント配線板等の外部機器Ｐに電気的に接続される接続部２０と、シリコン基板１０の第２の面（他方の面）１０ｂに形成され、後述する表面実装用のランドを有する配線部４１とを備えている。
【００２３】
シリコン基板１０には、第１の面１０ａの所定領域（能動領域）に例えばトランジスタ，メモリ素子を有する集積回路等の半導体素子が形成されている。また、シリコン基板１０には、厚さ方向に貫通する溝１１が設けられており、この溝１１の内部には導電性材料が充填された導電部（貫通導電部）１２が設けられている。また、溝１１の側壁には絶縁膜１３が設けられており、導電部１２とシリコン基板１０とは電気的に絶縁されている。
また、シリコン基板１０の第２の面１０ｂの表面には、溝１１が形成された領域以外の領域に裏面絶縁層１４が形成されている。
【００２４】
接続部２０は、シリコン基板１０の第１の面１０ａ上に設けられた下地層（パッシベーション）２１と、下地層２１上の複数の所定領域のそれぞれに設けられた第１電極２２及び第２電極２３と、これら電極２２、２３が設けられた領域以外の領域に設けられた第１絶縁層２４と、この第１絶縁層２４上に形成された配線部３０とを備えている。この下地層２１は、例えば酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等の絶縁性材料によって形成されている。また、第１，第２電極２２，２３の材料としては、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、あるいは、これらを含む合金等が挙げられる。
【００２５】
なお、シリコン基板１０には、図２の平面図に示すように、複数の電極が形成されていても構わないが、本実施形態では、第１電極２２及び第２電極２３のみについて説明する。また、第２電極２３は、第１絶縁層２４に覆われていても構わない。
そして、これら第１電極２２及び第２電極２３が上述した集積回路等の半導体素子と電気的に接続されている。
【００２６】
配線部３０は、図１及び図２に示すように、第１絶縁層２４上に設けられた第１電極２２と電気的に接続された第１配線３１と、第２電極２３の表面に設けられた金属膜３２と、この第１配線３１及び金属膜３２上に設けられた第２絶縁層（応力緩和層）３３と、第２絶縁層３３上に形成されるとともに、第１配線３１と電気的に接続された第２配線３４と、第２配線３４上に形成された第３絶縁層３５とを備えている。また、第１配線３１の一部が第２絶縁層３３から露出してランド部３６を形成しており、このランド部３６と第２配線３４とが電気的に接続されている。さらに、第２配線３４上にはバンプ（外部接続端子）３７が設けられ、半導体装置１はこのバンプ３７を介してプリント配線板等の外部機器Ｐに電気的に接続されている。また、第３絶縁層３５は、第２絶縁層３３上及び第２配線３４上のバンプ３７が形成される領域以外の領域を覆うように設けられている。
【００２７】
また、第１電極２２は、第１配線３１及び第２配線３４を介してバンプ３７と電気的に接続されている。また、第２電極２３は、シリコン基板１０の第１の面１０ａ上に設けられた下地層２１上に形成されるとともに、溝１１において一部（裏面側）が露出されている。これにより、この第２電極２３は、第２電極２３の裏面２３ａで溝１１の内部の導電部１２の一端部１２ａと電気的に接続されている。また、導電部１２の他端部１２ｂは、シリコン基板１０の第２の面１０ｂに設けられた配線４２と電気的に接続されている。すなわち、第２電極２３はシリコン基板１０の第２の面１０ｂに設けられる電子素子と電気的に接続可能になっている。
【００２８】
第１，第２配線３１，３４の材料としては、金（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、ニッケル（Ｎｉ）、ニッケルバナジウム（ＮｉＶ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）等が挙げられる。この第１，第２配線３１，３４としては、上述した材料の単層構造であっても良いし、複数組み合わせて積層構造にしても良い。
【００２９】
また、第１，第２，第３絶縁層２４，３３，３５は、樹脂（合成樹脂）によって形成されている。これら第１，第２，第３絶縁層２４，３３，３５を形成するための形成材料としては、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ＢＣＢ（benzocyclobutene）及びＰＢＯ（polybenzoxazole）等、絶縁性がある材料であれば良い。
なお、第１絶縁層２４は、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等の絶縁性材料によって形成されていてもよい。
【００３０】
また、金属膜３２の材料は、第１，第２配線３１，３４と同一の材料であることが好ましい。金属膜３２の材料としては、Ａｕ、ＴｉＷ、Ｃｕ、Ｃｒ、Ｎｉ、Ｔｉ、Ｗ、ＮｉＶ、Ａｌ等の金属を使用することができる。また、金属膜３２は、これらの金属を積層して形成することも可能である。なお、金属膜（積層構造の場合、少なくとも１層）３２は、電極よりも耐腐食性の高い材料、例えばＡｕ、ＴｉＷ、Ｃｒを用いて形成することが好ましい。これにより、電極の腐食を阻止して、電気的不良の発生を防止することが可能になるからである。
【００３１】
配線部４１は、シリコン基板１０の第２の面１０ｂ上に設けられた下地層（裏面絶縁層、パッシベーション）１４と、下地層１４上に設けられた配線（配線パターン）４３、下地層１４上に配線４３を覆って設けられた絶縁層４４、下地層１４及び絶縁層４４に跨って形成された配線４２、４５、絶縁層４４上に形成された配線４６、これら配線（配線パターン）４２、４５、４６及び下地層１４の一部を覆って設けられた絶縁層４７とを備えている。
【００３２】
配線４２は、下地層１４上に設けられた一端側において導電部１２の他端部１２ｂと電気的に接続されており、他端側において絶縁層４４上に配置されている。また、配線４２は、絶縁層４４上において一部が絶縁層４７から露出してランド部（外部接続用端子）４８を形成している。
【００３３】
配線４５は、一端側が絶縁層４４上において配線４３と対向して配置されている。すなわち、配線４５と配線４３とは、絶縁層４４を挟んで対向して積層されたキャパシタ（受動素子）Ｃを構成している。この場合、絶縁層４４としては誘電体により形成される。この絶縁層４４及び４７、さらに下地層１４は、上記第１，第２，第３絶縁層２４，３３，３５と同様に、誘電体であるポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ＢＣＢ（benzocyclobutene）及びＰＢＯ（polybenzoxazole）等の絶縁性樹脂により形成される。
また、配線４５においても、絶縁層４４上において一部が絶縁層４７から露出してランド部（外部接続用端子）４９を形成している。
【００３４】
配線４６は、例えば同一平面に渦巻き状に形成されたスパイラルインダクタ素子（受動素子）Ｌを構成しており、このインダクタ素子Ｌは磁性樹脂体５２で覆われている。
この磁性樹脂体５２は、ポリイミド樹脂やエポキシ樹脂等の非磁性樹脂材にアモルファス磁石やフェライト等の粉末状の磁性体が、導電性を有さない程度の量で添加され分散されたものである。
なお、図１では、インダクタＬを簡略化して図示している。
【００３５】
図３は、インダクタ素子Ｌの平面図である。
この図に示すように、インダクタ素子Ｌは、略矩形の渦巻状（スパイラル状）にパターニングされた配線４６を有している。配線４６としては、略矩形に限られず、略円形や略多角形の渦巻状に形成されていてもよい。
【００３６】
配線４６の外側端部４６ａは、複数の薄膜トランジスタ（Thin Film Transistor；ＴＦＴ）等の半導体素子や、複数のパッシブコンポーネント（部品）、それらを相互に接続する配線等によって構成され、シリコン基板１０に形成された電子回路（図示せず）に電気的に接続される。また、配線４６の内側端部４６ｂは、絶縁層４４に形成された貫通孔４４ａ（図１では図示せず）を通って上記の電子回路に接続される。
そして、上記電子回路からインダクタ素子Ｌに通電することにより、インダクタ素子Ｌが例えばアンテナとして機能し、適用可能周波数の電磁波が出力されるようになっている。
【００３７】
上記の配線４２、４３、４５、４６は、第１，第２配線３１、３４と同様に、金（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、ニッケル（Ｎｉ）、ニッケルバナジウム（ＮｉＶ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）等の単層材料、またはこれらを複数組み合わせた積層構造の材料により形成される。
【００３８】
また、インダクタ素子Ｌにおける配線間の隙間を埋めるように、インダクタ素子Ｌが通電されたときに発生する磁力線の短絡を抑制するために、透磁率の低い材料として非磁性の樹脂材（非磁性樹脂）５１が成膜されている。樹脂材５１は、磁性樹脂体５２を形成する材料の中、磁性体が添加されないポリイミド樹脂やエポキシ樹脂等で形成される。
【００３９】
次に、図４乃至図７を参照しながら半導体装置１の製造方法について説明する。ここで、本実施形態においては、半導体装置１は同一のシリコン基板（基板）１００上に複数（図８参照）同時に一括して形成されるが、便宜上、図４乃至図７においては１つの半導体装置１を形成する場合を示す。
【００４０】
まず、図４（ａ）に示すように、シリコン基板１０の第１の面１０ａ上に下地層２１を形成した後、下地層２１上に第１，第２電極２２，２３を形成する。そして、第１，第２電極２２，２３上に第１絶縁層２４を形成し、周知のフォトリソグラフィ法及びエッチング法により、第１，第２電極２２，２３を覆う絶縁材料を除去する。なお、第２電極２３を覆う絶縁材料は必ずしも除去しなくても良い。次いで、第１電極２２を含む第１絶縁層２４上には第１配線３１を形成し、第２電極２３の表面には金属膜３２を形成する。第１配線３１の形成方法としては、例えば、ＴｉＷ、Ｃｕの順にスパッタ法により形成した後、Ｃｕをめっき法で形成することにより行われる。
【００４１】
次に、第１配線３１及び金属膜３２を覆うように第２絶縁層３３を形成し、周知のフォトリソグラフィ法により、第２絶縁層３３のランド部３６に対応する領域が除去され、第１配線３１の一部が露出されてランド部３６となる。そして、ランド部３６に接続するように、第２絶縁層３３上に第２配線３４が形成され、その後、第２絶縁層３３上及び第２配線３４上のバンプ３７が形成される領域以外の領域を覆うように第３絶縁層３５を設けることにより、図４（ａ）に示すような形態となる。
【００４２】
次に、図４（ｂ）に示すように、シリコン基板１０の第２の面１０ｂ上にフォトレジスト４０を塗布、パターニングするとともに、このフォトレジスト４０をマスクとして用い、ドライエッチングにより、第２電極２３に対応したシリコン基板１０及び下地層２１を除去する。これにより、図４（ｃ）に示すように、シリコン基板１０の第２の面１０ｂから、第１の面１０ａに設けられた第２電極２３の裏面２３ａが露出するまでエッチングが行われ、溝１１が形成される。
なお、フォトレジスト４０をマスクとして用いる構成としたが、これに限ることはなく、例えば、ハードマスクとしてＳｉＯ２膜を用いても良く、フォトレジストマスク及びハードマスクを併用しても良い。また、エッチング方法としてはドライエッチングに限らず、ウエットエッチング、レーザ加工、あるいはこれらを併用してもよい。
【００４３】
次に、図５（ａ）に示すように、シリコン基板１０の第２の面１０ｂ及び溝１１の内壁に裏面絶縁層（下地層）１４及び絶縁膜１３を形成する。裏面絶縁層１４及び絶縁膜１３は、電流リークの発生、酸素及び水分等による半導体基板１０の浸食等を防止するために設けられ、ＰＥＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）を用いて形成した正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓｉ（ＯＣ２Ｈ５）４：以下、ＴＥＯＳという）、すなわちＰＥ−ＴＥＯＳ、及び、オゾンＣＶＤを用いて形成したＴＥＯＳ、すなわちＯ３−ＴＥＯＳまたはＣＶＤを用いて形成した酸化珪素（ＳｉＯ２）を用いることができる。なお、裏面絶縁層１４及び絶縁膜１３は、絶縁性があれば、他の物でも良く、樹脂でもよい。そして、第２電極２３の裏面２３ａ部分に設けられた絶縁膜１３をドライエッチングあるいはレーザ加工により除去することで、図５（ｂ）に示すように、溝１１の側壁のみに絶縁層１３が設けられた形態となる。
【００４４】
次に、電気化学プレーティング（ＥＣＰ）法を用いて、溝１１の内部にめっき処理が施され、図５（ｃ）に示すように、その溝１１の内側に導電部１２を形成するための導電性材料を配置し、導電部１２の一端部１２ａと露出した第２電極２３とが、第２電極２３の裏面２３ａで電気的に接続される。導電部１２を形成するための導電性材料としては、例えば銅（Ｃｕ）を用いることができ、導電部１２には銅（Ｃｕ）が埋め込まれる。本実施形態における導電部１２を形成する工程には、例えば、ＴｉＮ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれる。なお、ＴｉＷ、Ｃｕをスパッタ法で形成（積層）する工程と、Ｃｕをめっき法で形成する工程とが含まれたものであってもよい。なお、導電部１２の形成方法としては、上述した方法に限らず、導電ペースト、溶融金属、金属ワイヤ等を埋め込んでもよい。
また、本実施形態では、溝１１の内部を導電部１２で埋め込んでいるが、完全に埋め込まなくても、溝１１の内壁に導電部１２を設けて、第２電極２３の裏面２３ａで電気的に接続される形態でもよい。
【００４５】
導電部１２を形成した後、シリコン基板１０の第２の面１０ｂに配線４３を成膜する。配線４３の成膜方法としては、スパッタ法、めっき法、液滴吐出方式等を採用できる。配線４３が成膜された後には、配線４３を覆い、且つ導通部１２から外れた領域に絶縁層４４を形成する。絶縁層４４の形成方法としては、上述した絶縁層２４、３３、３５と同様である。
【００４６】
次に、絶縁層４４に図３に示した貫通孔４４ａ（図６以降では図示せず）を形成した後に、図６（ａ）に示すように、絶縁層４４上に磁性樹脂体５２の中、シリコン基板１０側に位置する磁性樹脂層（第１磁性樹脂層）５２ａを形成する。この磁性樹脂層５２ａは、配線４６の中心部において貫通孔４４ａに対応する大きさで開口する開口部Ｋを有して形成される。
【００４７】
この磁性樹脂層５２ａの形成は、印刷法やスピンコート法、液滴吐出法、フォトリソグラフィ等を用いて行うことが可能である。特に、磁性樹脂層５２ａの構成材料として感光性を有する樹脂材料を採用すれば、フォトリソグラフィを用いて簡単かつ正確に磁性樹脂層５２ａをパターニングすることができる。この後、磁性樹脂層５２ａを乾燥・焼成して硬化させる。
【００４８】
続いて、図６（ｂ）に示すように、磁性樹脂層５２ａ上に配線４６を形成するとともに、下地層１４及び絶縁層４４に跨る配線４２、４５を形成する。配線４２、４５、４６の形成方法としては、配線４３と同様に、スパッタ法、めっき法、液滴吐出方式等を採用できる。
【００４９】
配線４２、４５、４６が形成されると、図６（ｃ）に示すように、磁性樹脂層５２ａ上にポリイミド樹脂やエポキシ樹脂等を塗布し、フォトリソグラフィ等によりパターニングすることにより、図３に示したように、配線４６間に非磁性樹脂材５１を形成する。
続いて、図７（ａ）に示すように、配線４６及び非磁性樹脂材５１の表面全体に磁性樹脂層５２ａと略同じ大きさで、磁性樹脂層５２ａの形成材料と同一材料（非磁性樹脂に粉末状の磁性体を分散させた材料）を塗布することにより磁性樹脂層（第２磁性樹脂層）５２ｂを形成する。これにより、配線４６が磁性樹脂体５２で覆われたインダクタ素子Ｌが形成される。
【００５０】
なお、磁性樹脂層５２ｂを塗布形成する前に、配線４６の表面を研磨処理して、配線４６上に残留する非磁性樹脂材５１を除去する工程を設けてもよい。これにより、配線４６と磁性樹脂層５２ｂとの間に非磁性樹脂材５１が介在して、磁束密度が低下することを防止できる。
【００５１】
次に、図７（ｂ）に示すように、これら配線４２、４５、４６、磁性樹脂体５２及び下地層１４の一部を覆うように絶縁層４７を形成する。
そして、周知のフォトリソグラフィ法及びエッチング法により、図７（ｃ）に示すように、配線４２、４５を覆いランド部４８、４９に対応する絶縁材料を除去することにより、ランド部４８、４９を形成する。
【００５２】
次に、図１及び図２に示したように、シリコン基板１０の第１の面１０ａ側に設けられた第２配線３４上に、例えば鉛フリーはんだからなるバンプ３７を搭載する。なお、バンプ３７を設ける際には、はんだボールを第２配線３４上に搭載する形態でもよいし、はんだペーストを第２配線３４上に印刷する形態でもよい。
【００５３】
そして、図８に示すように、ダイシング装置１１０によって、シリコン基板１００が半導体装置１毎にダイシング（切断）される。このように、シリコン基板１００上に複数の半導体装置１を略同時に形成し、その後、そのシリコン基板１００を半導体装置１毎に切断することで、図１に示す半導体装置１を得ることができる。このようにして、効率良く半導体装置１を製造することができ、半導体装置１の低コスト化を実現できる。
【００５４】
以上説明したように、本実施形態では、インダクタ素子Ｌの両面に配置された磁性樹脂層５２ａ、５２ｂに磁性体が分散されて磁性層として機能するため、インダクタ素子Ｌが通電されたときに発生する磁力線が磁性樹脂層５２ａ、５２ｂで閉磁路を形成することになる。
従って、本実施形態では、磁束密度を大きくすることが可能になり、高いインダクタンス値（Ｌ値）を得ることができる。加えて、本実施形態では、配線４６間に透磁率が低い非磁性樹脂５１を装填しているため、当該配線４６間で磁力線が短絡することを抑制でき、より磁力線を集中させることが可能になることから、より高いインダクタンス値を得ることができる。
【００５５】
また、本実施形態では、磁性体が分散された樹脂材を塗布するという簡単な工法で磁性樹脂層５２ａ、５２ｂを形成できるため、コストの増加を回避することができるとともに、厚さの大きい磁性層を容易、且つ短時間に形成することが可能になり、高いインダクタ特性が得られるとともに、生産性の向上に寄与できる。
加えて、本実施形態では、磁性樹脂層５２ａ、５２ｂの基材及び非磁性樹脂５１が同一材料であるため、塗布条件等の設定が容易になるとともに、使用する材料の種類を減らすことが可能になり、生産性の向上を一層図ることができる。
【００５６】
さらに、本実施形態では、上記のように磁力線が磁性樹脂層５２ａ、５２ｂ内で閉じてシールドされることから、シリコン基板１０に含まれるトランジスタ回路等の電子回路に悪影響を及ぼすことを防止でき、高品質の半導体装置１を得ることが可能になる。
【００５７】
加えて、本実施形態では、受動素子であるキャパシタＣやインダクタＬが半導体素子等の能動素子が設けられる第１面１０ａの能動領域とはシリコン基板１０を挟んだ逆側の第２面１０ｂに設けられているので、能動素子との離間距離が大きくなる。そのため、本実施形態では能動素子と受動素子との電気的なカップリングが起こりにくくなり、能動素子の特性の悪化を抑制することができる。そのため、本実施形態では、半導体装置１を備えたシステム（電気光学装置や電子機器）全体の特性悪化を抑制することができるため、超高密度のモジュール形成を実現することも可能になる。
特に、本実施の形態では、能動領域に半導体素子が設けられているため、ｐ型またはｎ型の半導体ウエル層を間に介在させることになり、能動素子と受動素子との電気的なカップリングを一層起こりにくくすることができる。
【００５８】
また、本実施の形態では、応力緩和層としても機能する絶縁層４４上に、受動素子の一部を構成する配線４５、４６を配置しているので、半導体素子の裏側と受動素子との電気的カップリングも起こりにくくなっており、受動素子の特性低下も抑制可能であるとともに、受動素子からの浮遊容量も抑制可能である。
【００５９】
（第２実施形態）
続いて、電子基板の第２実施形態について、図９を参照して説明する。
図９は、絶縁層４４上に形成されたインダクタ素子Ｌの要部拡大図である。
なお、この図において、図１乃至図４に示す第１実施形態の構成要素と同一の要素については同一符号を付し、その説明を省略する。
【００６０】
上記第１実施形態では、磁性樹脂層５２ａ、５２ｂが開口部Ｋにおいて分断されていたが、本実施形態ではインダクタ素子Ｌの外側に加えて、中心部において磁性樹脂層５２ａ、５２ｂを接続する接続部５０が形成されている。
他の構成は、上記第１実施形態と同様である。
【００６１】
上記の構成の電子基板１においては、インダクタ素子Ｌが通電されたときに発生する、図９に矢印で示す磁力線が磁性樹脂層５２ａ、５２ｂで閉磁路を形成することになる。特に、上記実施形態では、インダクタ素子４０の外側及び中心部に磁性樹脂層５２ａ、５２ｂを接続する接続部５０が形成されることから、磁力線が集中する閉ループを形成しやすくなる。
従って、本実施形態では、磁束密度をより大きくすることが可能になり、高いインダクタンス値（Ｌ値）を得ることができる。
【００６２】
（第３実施形態）
図１０は、本発明に係る電子基板の第３実施形態を示す図である。
本実施形態では、インダクタ素子Ｌを複数層（ここでは二層）に亘って設けている点で第１実施形態と相違している。
なお、この図において、第１実施形態の構成要素と同一の要素については同一符号を付し、その説明を省略する。
【００６３】
図１０に示すように、本実施形態のインダクタ素子Ｌは、下段が磁性樹脂層５２ａ上に形成された配線４６Ａと、非磁性樹脂５１を介して配線４６Ａ上に積層された配線４６Ｂとから構成されている。配線４６Ａ、４６Ｂは、平面視で重なるように形成されている。また、配線４６Ｂは、図示しない電極により、シリコン基板１０の電子回路に接続されている。
これら配線４６Ａ、４６Ｂの間には、それぞれ開口部Ｋを除いた領域に上記非磁性樹脂５１が装填される。
他の構成は、上記第１実施形態と同様である。
【００６４】
本実施の形態では、上記第１実施形態と同様の作用・効果が得られることに加えて、非磁性樹脂５１により各配線４６Ａ、４６Ｂから発生する磁力線の短絡を抑制しつつ、インダクタンス値を大幅に向上させることが可能になる。
【００６５】
なお、上記第３実施形態では、配線４６（インダクタ素子Ｌ）を二層に亘って積層する構成としたが、非磁性樹脂５１を挟んで三層以上に亘って積層する構成としてもよい。
また、上記第３実施形態では、磁性樹脂層５２ａ、５２ｂが中央の開口部Ｋにおいて分断される構成としたが、これに限定されず、図１１に示すように、第２実施形態と同様に、外側に加えて、中心部の接続部５０において磁性樹脂層５２ａ、５２ｂが接続される構成としてもよい。
この構成では、磁束密度をさらに大きくすることが可能になり、高いインダクタンス値（Ｌ値）を得ることができる。
【００６６】
（電子機器）
次に、上述した電子基板を備えた電子機器の例について説明する。
図１２は、携帯電話の斜視図である。上述した電子基板は、携帯電話（電子機器）３００の筐体内部に配置されている。この構成によれば、高いインダクタンス値を有し、またコスト増が抑制された電子基板を備えているので、低コストで高品質の携帯電話を提供することができる。
【００６７】
なお、上述した電子基板は、携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。いずれの場合でも、低コスト、高品質の電子機器を提供することができる。
【００６８】
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
【００６９】
例えば、上記実施形態では、別途、磁性樹脂層５２ａ、５２ｂを塗布する構成としたが、これに限定されるものではなく、例えば絶縁層４４、４７にアモルファス磁石やフェライト等の粉末状の磁性体を添加することで、これら絶縁層４４、４７を磁性樹脂体としてもよい。
【００７０】
また、上記実施形態では、電子基板が半導体素子を内蔵する半導体装置の例を用いて説明したが、本発明に係る電子基板としては、必ずしも半導体素子を内蔵する必要はなく、半導体デバイス等の外部デバイスが能動領域に実装される構成であってもよい。
さらに、本発明に係る電子基板としては、必ずしも半導体素子が設けられている必要はなく、例えば半導体チップ等、外部デバイスの搭載領域（能動領域）に外部デバイスが搭載されておらず（非搭載状態）、搭載領域と逆側の面にインダクタ素子が設けられたシリコン基板も含まれる。
【００７１】
また、上記実施形態では、半導体素子等の能動素子、キャパシタＣやインダクタＬがシリコン基板１０に内蔵される構成としたが、これに限定されるものではなく、半導体チップ等の能動素子が能動領域に実装され、インダクタ等の機能を有するチップが能動領域とは逆側の面に実装される構成であってもよい。
この場合、当該チップの両面を磁性樹脂層で覆う構成とすればよい。
【００７２】
また、上記実施形態では、シリコン基板１０の第１の面１０ａには、半導体素子が設けられる構成として説明したが、バンプ３７や第２配線３４等と干渉しなければ、他の電子素子を設けてもよい。この場合の電子素子としては、半導体デバイスや上記の受動素子を選択することができる。受動素子を第２の受動素子として一方の面１０ａ側に設ける場合には、他方の面１０ｂ側と同様に、配線４２を用いて受動素子を形成する構成でも、第２の受動素子を有する電子デバイスを一方の面１０ａ側に実装する構成としてもよい。
【００７３】
また、上記実施形態では、シリコン基板１０を貫通する導通部１２によって、第１の面１０ａ側の電極と第２の面１０ｂ側のインダクタ素子Ｌとを接続させる構成ととしたが、導通部１２のような貫通導電部を用いることなく、例えばシリコン基板１０の側面（端面）に形成された配線パターンを用いて接続させる構成としてもよい。
【００７４】
また、上記実施形態で示したシリコン基板１０の第２の面１０ｂ側をソルダーレジスト等の樹脂材で覆うことにより保護膜を形成する構成としてもよい。この保護膜は、少なくとも受動素子を覆うように形成することが好ましく、例えばフォトリソグラフィ法や液滴吐出方式、印刷法、ディスペンス法等を用いることにより形成できる。
さらにまた、本実施例では半導体素子が形成されたシリコン基板の例で説明してきたが、化合物半導体基板や、ポリシリコンなどの半導体が上に形成されたガラス基板、石英基板、有機半導体が上に形成された、有機基板などでもまったく同様の構造をとることができる。
【図面の簡単な説明】
【００７５】
【図１】本発明の実施の形態を示す図であって、半導体装置を示す断面図である。
【図２】図１の半導体装置のＡ矢視図である。
【図３】インダクタ素子Ｌの平面図である。
【図４】本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図６】本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図７】本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図８】本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
【図９】第２実施形態に係るインダクタ素子の要部拡大図である。
【図１０】第３実施形態に係るインダクタ素子の要部拡大図である。
【図１１】インダクタ素子の別形態を示す要部拡大図である。
【図１２】本発明の電子基板が搭載された電子機器を示す斜視図である。
【符号の説明】
【００７６】
Ｌ…インダクタ素子（受動素子）、  １…半導体装置（電子基板）、  １０…シリコン基板（基板）、  １０ａ…第１の面（一方の面）、  １０ｂ…第２の面（他方の面）、  １２…導電部（貫通導電部）、  ４６…配線、  ５１…樹脂材（非磁性樹脂）、  ５２…磁性樹脂体、  ５２ａ…磁性樹脂層（第１磁性樹脂層）、  ５２ｂ…磁性樹脂層（第２磁性樹脂層）、  １００…シリコン基板（基板）、  ３００…携帯電話（電子機器）
【図１】
2008103397.tif 000003
【図２】
2008103397.tif 000004
【図３】
2008103397.tif 000005
【図４】
2008103397.tif 000006
【図５】
2008103397.tif 000007
【図６】
2008103397.tif 000008
【図７】
2008103397.tif 000009
【図８】
2008103397.tif 000010
【図９】
2008103397.tif 000011
【図１０】
2008103397.tif 000012
【図１１】
2008103397.tif 000013
【図１２】
2008103397.tif 000014