(57)【要約】【課題】出力電圧のドロップを抑制し、所定の設定電圧を出力することが可能な電源装置を提供する。【解決手段】電源装置１００の制御回路４は、第１の活性化制御信号Ｓ１を出力して、第１の低飽和レギュレータ２の活性化を制御するようになっている。また、制御回路４は、第１の設定電圧制御信号Ｓ３を出力して、第１の低飽和レギュレータ２の出力電圧を予め設定された設定電圧よりも高くし、その後、もとの設定電圧に戻すよう制御するようになっている。  また、制御回路４は、第２の活性化制御信号Ｓ２を出力して、第２の低飽和レギュレータ３の活性化を制御するようになっている。また、制御回路４は、第２の設定電圧制御信号Ｓ４を出力して、第２の低飽和レギュレータ３の出力電圧を予め設定された設定電圧よりも高くし、その後、もとの設定電圧に戻すよう制御するようになっている。【選択図】図１
2008152690.tif 000002
【特許請求の範囲】
【請求項１】
複数の低飽和レギュレータを切り換えて動作させて、出力端子に設定電圧を出力するための電源装置であって、
前記出力端子に出力が接続され、出力電圧を調整可能な第１の低飽和レギュレータと、
前記出力端子に出力が接続され、出力電圧を調整可能な第２の低飽和レギュレータと、
前記第１の低飽和レギュレータおよび前記第２の低飽和レギュレータの動作を制御する制御回路と、を備え、
前記制御回路は、
前記第１の低飽和レギュレータが、出力電圧が前記設定電圧に設定された活性化状態であり、前記第２の低飽和レギュレータが、不活性化状態である場合に、前記第２の低飽和レギュレータを活性化するとともにその出力電圧を前記設定電圧よりも高く設定し、その後、前記第１の低飽和レギュレータを不活性化し、前記第２の低飽和レギュレータの出力電圧を前記設定電圧に戻し、
前記第２の低飽和レギュレータが、出力電圧が前記設定電圧に設定された活性化状態であり、前記第１の低飽和レギュレータが、不活性化状態である場合に、前記第１の低飽和レギュレータを活性化するとともにその出力電圧を前記設定電圧よりも高く設定し、その後、前記第２の低飽和レギュレータを不活性化し、前記第１の低飽和レギュレータの出力電圧を前記設定電圧に戻す
ことを特徴とする電源装置。
【請求項２】
複数の降圧スイッチングレギュレータを切り換えて動作させて、出力端子に設定電圧を出力するための電源装置であって、
前記出力端子に出力が接続され、出力電圧を調整可能な第１の降圧スイッチングレギュレータと、
前記出力端子に出力が接続され、出力電圧を調整可能な第２の降圧スイッチングレギュレータと、
前記第１の降圧スイッチングレギュレータおよび前記第２の降圧スイッチングレギュレータの動作を制御する制御回路と、を備え、
前記制御回路は、
前記第１の降圧スイッチングレギュレータが、出力電圧が前記設定電圧に設定された活性化状態であり、前記第２の降圧スイッチングレギュレータが、不活性化状態である場合に、前記第２の降圧スイッチングレギュレータを活性化するとともにその出力電圧を前記設定電圧よりも高く設定し、その後、前記第１の降圧スイッチングレギュレータを不活性化し、前記第２の降圧スイッチングレギュレータの出力電圧を前記設定電圧に戻し、
前記第２の降圧スイッチングレギュレータが、出力電圧が前記設定電圧に設定された活性化状態であり、前記第１の降圧スイッチングレギュレータが、不活性化状態である場合に、前記第１の降圧スイッチングレギュレータを活性化するとともにその出力電圧を前記設定電圧よりも高く設定し、その後、前記第２の降圧スイッチングレギュレータを不活性化し、前記第１の降圧スイッチングレギュレータの出力電圧を前記設定電圧に戻す
ことを特徴とする電源装置。
【請求項３】
低飽和レギュレータと降圧スイッチングレギュレータとを切り換えて動作させて、出力端子に設定電圧を出力するための電源装置であって、
前記出力端子に出力が接続され、出力電圧を調整可能な前記低飽和レギュレータと、
前記出力端子に出力が接続され、出力電圧を調整可能な降圧スイッチングレギュレータと、
前記低飽和レギュレータおよび前記降圧スイッチングレギュレータの動作を制御する制御回路と、を備え、
前記制御回路は、
前記低飽和レギュレータが、出力電圧が前記設定電圧に設定された活性化状態であり、前記降圧スイッチングレギュレータが、不活性化状態である場合に、前記降圧スイッチングレギュレータを活性化するとともにその出力電圧を前記設定電圧よりも高く設定し、その後、前記低飽和レギュレータを不活性化し、前記降圧スイッチングレギュレータの出力電圧を前記設定電圧に戻し、
前記降圧スイッチングレギュレータが、出力電圧が前記設定電圧に設定された活性化状態であり、前記低飽和レギュレータが、不活性化状態である場合に、前記低飽和レギュレータを活性化するとともにその出力電圧を前記設定電圧よりも高く設定し、その後、前記降圧スイッチングレギュレータを不活性化し、前記低飽和レギュレータの出力電圧を前記設定電圧に戻す
ことを特徴とする電源装置。
【請求項４】
前記制御回路は、
前記第１の低飽和レギュレータが、出力電圧が前記設定電圧に設定された活性化状態であり、前記第２の低飽和レギュレータが、不活性化状態である場合に、前記第２の低飽和レギュレータを活性化するとともにその出力電圧を前記設定電圧よりも高く設定し、その後、前記第１の低飽和レギュレータの出力電流がゼロになったときに、前記第１の低飽和レギュレータを不活性化し、前記第２の低飽和レギュレータの出力電圧を前記設定電圧に戻し、
前記第２の低飽和レギュレータが、出力電圧が前記設定電圧に設定された活性化状態であり、前記第１の低飽和レギュレータが、不活性化状態である場合に、前記第１の低飽和レギュレータを活性化するとともにその出力電圧を前記設定電圧よりも高く設定し、その後、前記第２の低飽和レギュレータの出力電流がゼロになったときに、前記第２の低飽和レギュレータを不活性化し、前記第１の低飽和レギュレータの出力電圧を前記設定電圧に戻す
ことを特徴とする請求項１に記載の電源装置。
【請求項５】
前記第２の低飽和レギュレータは、前記第１の低飽和レギュレータよりも消費電流が小さく応答性が低い
ことを特徴とする請求項１に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のレギュレータを切り換えて動作させて、出力端子に設定電圧を出力するための電源装置に関する。
【背景技術】
【０００２】
従来、出力に対し複数の低飽和レギュレータ（ＬＤＯ（ｌｏｗ ｄｒｏｐ−ｏｕｔ）レギュレータ）が接続され、用途によりこれらの低飽和レギュレータを切り換えて使用する電源装置がある。
【０００３】
この電源装置は、切り換え時に、２つの低飽和レギュレータをオーバラップ動作させている。しかし、オーバラップしている間は、出力電圧が高い低飽和レギュレータの方か、出力電圧が同じな場合は先に操作している低飽和レギュレータの方が優勢となる。
【０００４】
この優勢となった低飽和レギュレータがパワーダウンすると同時に、他方の低飽和レギュレータの出力電流が急激に増加し、電源装置の出力電圧がドロップする。
【０００５】
すなわち従来の電源装置は、所定の設定電圧を出力することができないという問題があった。
【０００６】
ここで、従来の電源装置には、例えば、高精度である第１基準電圧発生回路で生成した基準電圧と、低消費電流である第２基準電圧発生回路で生成した基準電圧と、を切り換えて出力するオーバラップ回路を備えるものがある。このオーバラップ回路は、負荷である機器が要求する精度に応じて、基準電圧を切り換えてアンプに入力し、出力電圧を制御するトランジスタを制御する（例えば、特許文献１参照。）。
【０００７】
しかし、この従来技術は、上記切換時の電源装置の出力電圧のドロップを抑制し、所定の設定電圧を出力するためのものではない。
【特許文献１】特開２００５−１４８９４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、出力電圧のドロップを抑制し、所定の設定電圧を出力することが可能な電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一態様に係る実施例に従った電源装置は、
複数の低飽和レギュレータを切り換えて動作させて、出力端子に設定電圧を出力するための電源装置であって、
前記出力端子に出力が接続され、出力電圧を調整可能な第１の低飽和レギュレータと、
前記出力端子に出力が接続され、出力電圧を調整可能な第２の低飽和レギュレータと、
前記第１の低飽和レギュレータおよび前記第２の低飽和レギュレータの動作を制御する制御回路と、を備え、
前記制御回路は、
前記第１の低飽和レギュレータが、出力電圧が前記設定電圧に設定された活性化状態であり、前記第２の低飽和レギュレータが、不活性化状態である場合に、前記第２の低飽和レギュレータを活性化するとともにその出力電圧を前記設定電圧よりも高く設定し、その後、前記第１の低飽和レギュレータを不活性化し、前記第２の低飽和レギュレータの出力電圧を前記設定電圧に戻し、
前記第２の低飽和レギュレータが、出力電圧が前記設定電圧に設定された活性化状態であり、前記第１の低飽和レギュレータが、不活性化状態である場合に、前記第１の低飽和レギュレータを活性化するとともにその出力電圧を前記設定電圧よりも高く設定し、その後、前記第２の低飽和レギュレータを不活性化し、前記第１の低飽和レギュレータの出力電圧を前記設定電圧に戻すことを特徴とする。
【００１０】
本発明の他の態様に係る実施例に従った電源装置は、
複数の降圧スイッチングレギュレータを切り換えて動作させて、出力端子に設定電圧を出力するための電源装置であって、
前記出力端子に出力が接続され、出力電圧を調整可能な第１の降圧スイッチングレギュレータと、
前記出力端子に出力が接続され、出力電圧を調整可能な第２の降圧スイッチングレギュレータと、
前記第１の降圧スイッチングレギュレータおよび前記第２の降圧スイッチングレギュレータの動作を制御する制御回路と、を備え、
前記制御回路は、
前記第１の降圧スイッチングレギュレータが、出力電圧が前記設定電圧に設定された活性化状態であり、前記第２の降圧スイッチングレギュレータが、不活性化状態である場合に、前記第２の降圧スイッチングレギュレータを活性化するとともにその出力電圧を前記設定電圧よりも高く設定し、その後、前記第１の降圧スイッチングレギュレータを不活性化し、前記第２の降圧スイッチングレギュレータの出力電圧を前記設定電圧に戻し、
前記第２の降圧スイッチングレギュレータが、出力電圧が前記設定電圧に設定された活性化状態であり、前記第１の降圧スイッチングレギュレータが、不活性化状態である場合に、前記第１の降圧スイッチングレギュレータを活性化するとともにその出力電圧を前記設定電圧よりも高く設定し、その後、前記第２の降圧スイッチングレギュレータを不活性化し、前記第１の降圧スイッチングレギュレータの出力電圧を前記設定電圧に戻すことを特徴とする。
【００１１】
本発明の他の態様に係る実施例に従った電源装置は、
低飽和レギュレータと降圧スイッチングレギュレータとを切り換えて動作させて、出力端子に設定電圧を出力するための電源装置であって、
前記出力端子に出力が接続され、出力電圧を調整可能な前記低飽和レギュレータと、
前記出力端子に出力が接続され、出力電圧を調整可能な降圧スイッチングレギュレータと、
前記低飽和レギュレータおよび前記降圧スイッチングレギュレータの動作を制御する制御回路と、を備え、
前記制御回路は、
前記低飽和レギュレータが、出力電圧が前記設定電圧に設定された活性化状態であり、前記降圧スイッチングレギュレータが、不活性化状態である場合に、前記降圧スイッチングレギュレータを活性化するとともにその出力電圧を前記設定電圧よりも高く設定し、その後、前記低飽和レギュレータを不活性化し、前記降圧スイッチングレギュレータの出力電圧を前記設定電圧に戻し、
前記降圧スイッチングレギュレータが、出力電圧が前記設定電圧に設定された活性化状態であり、前記低飽和レギュレータが、不活性化状態である場合に、前記低飽和レギュレータを活性化するとともにその出力電圧を前記設定電圧よりも高く設定し、その後、前記降圧スイッチングレギュレータを不活性化し、前記低飽和レギュレータの出力電圧を前記設定電圧に戻すことを特徴とする。
【発明の効果】
【００１２】
本発明の電源装置によれば、出力電圧のドロップを抑制し、所定の設定電圧を出力することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明に係る各実施例について図面に基づいて説明する。
【実施例１】
【００１４】
本実施例では、複数の低飽和レギュレータ（シリーズレギュレータ）を切り換えて動作させて、出力端子に設定電圧を出力するための電源装置の一例について説明する。
【００１５】
図１は、本発明の一態様である実施例１に係る電源装置１００の要部構成を示す図である。
【００１６】
図１に示すように、電源装置１００は、出力端子１に出力が接続され、出力電圧を調整可能な第１の低飽和レギュレータ２と、出力端子１に出力が接続され、出力電圧を調整可能な第２の低飽和レギュレータ３と、第１の低飽和レギュレータ２および第２の低飽和レギュレータ３の動作を制御する制御回路４と、を備える。
【００１７】
また、電源装置１００は、第１の低飽和レギュレータ２の出力と第２の低飽和レギュレータ３の出力とに接続され、出力電圧が充電されるキャパシタ５を備える。
【００１８】
出力端子１には、負荷６が接続され、出力電圧に応じて、負荷６には負荷電流Ｉが流れるようになっている。
【００１９】
第１、第２の低飽和レギュレータ２、３は、本実施例では、通常の状態で、同じ設定電圧が出力されるように、設定されている。
【００２０】
また、第２の低飽和レギュレータ３は、本実施例では、第１の低飽和レギュレータ２よりも消費電流が小さく応答性が低く設定されている。
【００２１】
制御回路４は、第１の活性化制御信号Ｓ１を出力して、第１の低飽和レギュレータ２の活性化を制御するようになっている。また、制御回路４は、第１の設定電圧制御信号Ｓ３を出力して、第１の低飽和レギュレータ２の出力電圧を予め設定された設定電圧よりも高くし、その後、もとの設定電圧に戻すよう制御するようになっている。
【００２２】
また、制御回路４は、第２の活性化制御信号Ｓ２を出力して、第２の低飽和レギュレータ３の活性化を制御するようになっている。また、制御回路４は、第２の設定電圧制御信号Ｓ４を出力して、第２の低飽和レギュレータ３の出力電圧を予め設定された設定電圧よりも高くし、その後、もとの設定電圧に戻すよう制御するようになっている。
【００２３】
ここで、図２は、図１の電源装置１００の第１、第２の低飽和レギュレータ２、３に適用され得る低飽和レギュレータの要部構成の一例を示す図である。ここでは、第１の低飽和レギュレータ２を例として説明するが、第２の低飽和レギュレータ３の構成・動作も同様である。また、図２に示す低飽和レギュレータには、必要に応じて、他の回路構成が付加され得る。
【００２４】
図２に示すように、第１の低飽和レギュレータ２は、電源ＶＤＤに一端（ソース）が接続された第１のｐ型ＭＯＳトランジスタ１１と、この第１のｐ型ＭＯＳトランジスタ１１の他端（ドレイン）と接地ＶＳＳとの間に接続され、出力２ａの出力電圧を分圧する抵抗１２および可変抵抗１３を含む分圧回路１４と、を有する。
【００２５】
ここで、分圧回路１４は、出力電圧を予め設定された設定電圧よりも高くする場合、第１、第２の設定電圧制御信号Ｓ３、Ｓ４により、出力電圧に対する分圧回路１４の分圧出力が小さく、すなわち、可変抵抗１３の抵抗値が小さくなるように制御されるようになっている。
【００２６】
また、第１の低飽和レギュレータ２は、出力２ａと接地ＶＳＳとの間に接続され、出力電圧を充電するキャパシタ１５を有する。
【００２７】
また、第１の低飽和レギュレータ２は、抵抗１２と可変抵抗１３とにより出力電圧を分圧した電圧が非反転入力端子に入力され、基準電圧Ｖｒｅｆが反転入力端子に入力され、出力が第１のｐ型ＭＯＳトランジスタ１１のゲートに入力に接続された誤差増幅回路１６を有する。
【００２８】
ここで、誤差増幅回路１６は、第１の低飽和レギュレータ２を活性化する場合に、第１の活性化制御信号Ｓ１により活性化され、一方、第１の低飽和レギュレータ２を不活性化する場合に、第１の活性化制御信号Ｓ１により不活性化されるようになっている。
【００２９】
また、第１の低飽和レギュレータ２は、電源ＶＤＤに一端（ソース）が接続され、他端（ドレイン）が第１のｐ型ＭＯＳトランジスタ１１のゲートに接続された第２のｐ型ＭＯＳトランジスタ１７を有する。
【００３０】
ここで、第２のｐ型ＭＯＳトランジスタ１７は、第１の低飽和レギュレータ２を活性化する場合、第１の活性化制御信号Ｓ１によりオフされ、このとき、第１のｐ型ＭＯＳトランジスタ１１は、誤差増幅回路１６の出力に基づいて制御されるようになっている。
【００３１】
一方、第２のｐ型ＭＯＳトランジスタ１７は、第１の低飽和レギュレータ２を不活性化する場合、第１の活性化制御信号Ｓ１によりオンされ、このとき、第１のｐ型ＭＯＳトランジスタ１１がオフするようになっている。これにより、第１の低飽和レギュレータ２の出力電流が制限されるようになっている。
【００３２】
以上の構成を有する第１の低飽和レギュレータ２の動作（既述のように第２の低飽和レギュレータ３も同様）について説明する。
【００３３】
まず、活性化状態では、出力電圧が低下し、分圧回路１４の分圧出力が基準電圧Ｖｒｅｆよりも低くなると、誤差増幅回路１６がより低い電圧を第１のｐ型ＭＯＳトランジスタ１１のゲートに出力する。これにより、第１のｐ型ＭＯＳトランジスタ１１を流れる電流が増加し、キャパシタ１５が電源ＶＤＤにより充電され、出力電圧が上昇する。
【００３４】
そして、出力電圧（すなわち、出力端子１の電圧）が上昇し、分圧回路１４の分圧出力が基準電圧Ｖｒｅｆよりも高くなると、誤差増幅回路１６がより高い電圧を第１のｐ型ＭＯＳトランジスタ１１のゲートに出力する。これにより、第１のｐ型ＭＯＳトランジスタ１１に流れる電流（すなわち、出力電流）が制限され、キャパシタ１５が放電し、出力電圧が低下する。
【００３５】
この一連の動作により、第１の低飽和レギュレータ２は、出力電圧を設定電圧に制御する。
【００３６】
次に、不活性化状態では、第１の活性化制御信号Ｓ１に応じて、第１のｐ型ＭＯＳトランジスタ１１はオフされ、第１の低飽和レギュレータ２の出力電流が流れなくなる。
【００３７】
以上のように、第１、第２の低飽和レギュレータ２、３は、出力端子１の電圧が設定された電圧よりも高くなると出力電流が減少する特性を有する。
【００３８】
なお、本実施例では、第２の低飽和レギュレータ３に適用される誤差増幅回路１６は、第１の低飽和レギュレータ２に適用される誤差増幅回路１６よりも消費電流が小さく応答性が低くなるように設計されている。これにより、既述のように、第２の低飽和レギュレータ３は、第１の低飽和レギュレータ２よりも消費電流が小さく応答性が低く設定される。
【００３９】
また、第２の低飽和レギュレータ３に適用する場合は、誤差増幅回路１６は、第２の活性化制御信号Ｓ２により、活性化状態または不活性化状態に制御される。
【００４０】
また、第２の低飽和レギュレータ３に適用する場合は、第２のｐ型ＭＯＳトランジスタ１７は、第２の活性化制御信号Ｓ２により、制御される。
【００４１】
また、第２の低飽和レギュレータ３に適用する場合は、可変抵抗１３は、第２の設定電圧制御信号Ｓ４により制御される。
【００４２】
また、本実施例では、第１、第２のｐ型ＭＯＳトランジスタ１１、１７を用いて説明したが、必要に応じて、回路の極性を反転してｎ型ＭＯＳトランジスタを選択してもよい。
【００４３】
また、抵抗１２は、可変抵抗で代換されてもよい。また、この場合、抵抗１２を可変抵抗とし、可変抵抗１３を固定抵抗に入れ換えてもよい。
【００４４】
ここで、以上のような構成を有する電源装置１００の動作について説明する。
【００４５】
図３は、図１の制御回路の各出力信号の波形と、第１、第２の低飽和レギュレータの出力電流と、電源装置の出力電圧との関係を示す波形図である。
【００４６】
図３に示すように、先ず、初期状態では、第１の活性化制御信号Ｓ１が例えばここでは “Ｌｏｗ”であり、第１の低飽和レギュレータ２が、出力電圧が設定電圧に制御された活性化状態である。また、初期状態では、第２の活性化制御信号Ｓ２が例えばここでは “Ｈｉｇｈ”であり、第２の低飽和レギュレータ３が、不活性化状態である。
【００４７】
また、第１、第２の設定電圧制御信号Ｓ３、Ｓ４は、例えばここでは共に“Ｌｏｗ”であり、第１、第２の低飽和レギュレータ２、３の出力電圧は予め設定した設定電圧１Ｖに制御されるように設定されている。
【００４８】
したがって、第１の低飽和レギュレータ２は、１ｍＡの出力電流を出力し、第２の低飽和レギュレータ３は、出力電流が０ｍＡになっている。また、電源装置１００の出力電圧は、１Ｖである。
【００４９】
次に、時間ｔ１で、制御回路４は、第１の活性化制御信号Ｓ１を“Ｌｏｗ”に維持しつつ、第２の活性化制御信号Ｓ２を“Ｌｏｗ”にする。さらに、制御回路４は、第１の設定電圧制御信号Ｓ３を“Ｌｏｗ”に維持しつつ、第２の設定電圧制御信号Ｓ４を“Ｈｉｇｈ”にする。これにより、制御回路４は、第２の低飽和レギュレータ３を活性化するとともにその出力電圧を設定電圧１Ｖよりも高く設定する。
【００５０】
したがって、第１の低飽和レギュレータ２の設定電圧は出力端子１の出力電圧よりも低い１Ｖのままであるので、この第１の低飽和レギュレータ２の出力電流は除除に減少する。また、第２の低飽和レギュレータ３は、出力電圧を新たに設定された設定電圧に制御するため、この第２の低飽和レギュレータ３の出力電流は除除に増加する。また、電源装置１００の出力電圧は、第２の低飽和レギュレータ３に新たに設定された設定電圧に制御され除除に上昇する。
【００５１】
その後、第１の低飽和レギュレータ２の出力電流がゼロになったとき（時間ｔ２）に、制御回路４は、第１の活性化制御信号Ｓ１を“Ｈｉｇｈ”にし、第２の活性化制御信号Ｓ２を“Ｌｏｗ”に維持する。さらに、制御回路４は、第１の設定電圧制御信号Ｓ３を“Ｌｏｗ”に維持しつつ、第２の設定電圧制御信号Ｓ４を“Ｌｏｗ”にする。これにより、制御回路４は、第１の低飽和レギュレータ２を不活性化し、第２の低飽和レギュレータ３の出力電圧を該設定電圧１Ｖに戻す。
【００５２】
すなわち、第１の低飽和レギュレータ２の出力電流は０ｍＡである。また、第２の低飽和レギュレータ３は１ｍＡである。また、電源装置１００の出力電圧は、第２の低飽和レギュレータ３のもとの設定電圧１に制御され除除に該設定電圧１Ｖに収束する。
【００５３】
このとき、第２の低飽和レギュレータ３が、出力電圧が設定電圧１Ｖに設定された活性化状態であり、第１の低飽和レギュレータ２が、不活性化状態である。
【００５４】
次に、時間ｔ３で、制御回路４は、第１の活性化制御信号Ｓ１を“Ｈｉｇｈ”にし、第２の活性化制御信号Ｓ２を“Ｌｏｗ”に維持する。さらに、制御回路４は、第１の設定電圧制御信号Ｓ３を“Ｈｉｇｈ”にし、第２の設定電圧制御信号Ｓ４を“Ｌｏｗ”に維持する。これにより、制御回路４は、第１の低飽和レギュレータ２を活性化するとともにその出力電圧を設定電圧１Ｖよりも高く設定する。
【００５５】
したがって、第２の低飽和レギュレータ３の設定電圧は出力端子１の出力電圧よりも低い１Ｖのままであるので、この第２の低飽和レギュレータ３の出力電流は除除に減少する。また、第１の低飽和レギュレータ２は、出力電圧を新たに設定された設定電圧に制御するため、この第１の低飽和レギュレータ２の出力電流は除除に増加する。また、電源装置１００の出力電圧は、第１の低飽和レギュレータ２に新たに設定された設定電圧に制御され除除に上昇する。
【００５６】
その後、第２の低飽和レギュレータ３の出力電流がゼロになったとき（時間ｔ４）に、制御回路４は、第２の活性化制御信号Ｓ２を“Ｈｉｇｈ”にし、第１の活性化制御信号Ｓ１を“Ｌｏｗ”に維持する。さらに、制御回路４は、第２の設定電圧制御信号Ｓ４を“Ｌｏｗ”に維持しつつ、第１の設定電圧制御信号Ｓ３を“Ｌｏｗ”にする。これにより、制御回路４は、第２の低飽和レギュレータ３を不活性化し、第１の低飽和レギュレータ２の出力電圧を該設定電圧１Ｖに戻す。
【００５７】
すなわち、第１の低飽和レギュレータ２の出力電流は１ｍＡである。また、第２の低飽和レギュレータ３の出力電流は０ｍＡである。また、電源装置１００の出力電圧は、第１の低飽和レギュレータ２のもとの設定電圧１Ｖに制御され、除除に該設定電圧１Ｖに収束する。
【００５８】
このとき、第２の低飽和レギュレータ３が、出力電圧が設定電圧１Ｖに設定された活性化状態であり、第１の低飽和レギュレータ２が、不活性化状態である。すなわち、電源装置１００は、既述の初期状態に戻る。
【００５９】
以上の一連の動作により、電源装置１００は、第１の低飽和レギュレータ２と第２の低飽和レギュレータ３とを除除に切り換えて、出力電圧のドロップを防ぐことができる。
【００６０】
以上のように、本実施例に係る電源装置によれば、出力電圧のドロップを抑制し、所定の設定電圧を出力することができる。
【実施例２】
【００６１】
実施例１では、複数の低飽和レギュレータを切り換えて動作させて、出力端子に設定電圧を出力するための電源装置について述べた。
【００６２】
本実施例では、複数の降圧スイッチングレギュレータを切り換えて動作させて、出力端子に設定電圧を出力するための電源装置について述べる。
【００６３】
図４は、本発明の一態様である実施例２に係る電源装置２００の要部構成を示す図である。なお、実施例１と同様の符号を付された構成は、実施例１と同様の構成である。
【００６４】
図４に示すように、電源装置２００は、出力端子２０１に出力が接続され、出力電圧を調整可能な第１の降圧スイッチングレギュレータ２０２と、出力端子２０１に出力が接続され、出力電圧を調整可能な第２の降圧スイッチングレギュレータ２０３と、第１の降圧スイッチングレギュレータ２０２および第２の降圧スイッチングレギュレータ２０３の動作を制御する制御回路２０４と、を備える。
【００６５】
また、電源装置２００は、第１の降圧スイッチングレギュレータ２０２の出力と第２の降圧スイッチングレギュレータ２０３の出力とに接続され、出力電圧が充電されるキャパシタ２０５を備える。
【００６６】
出力端子２０１には、負荷２０６が接続され、出力電圧に応じて、負荷２０６には負荷電流Ｉが流れるようになっている。
【００６７】
第１、第２の降圧スイッチングレギュレータ２０２、２０３は、本実施例では、通常の状態で、同じ設定電圧が出力されるように、設定されている。
【００６８】
また、第２の降圧スイッチングレギュレータ２０３は、本実施例では、第１の降圧スイッチングレギュレータ２０２よりも消費電流が小さく応答性が低く設定されている。
【００６９】
制御回路２０４は、第１の活性化制御信号Ｓ１を出力して、第１の降圧スイッチングレギュレータ２０２の活性化を制御するようになっている。また、制御回路２０４は、第１の設定電圧制御信号Ｓ３を出力して、第１の降圧スイッチングレギュレータ２０２の出力電圧を予め設定された設定電圧よりも高くし、その後、もとの設定電圧に戻すよう制御するようになっている。
【００７０】
また、制御回路２０４は、第２の活性化制御信号Ｓ２を出力して、第２の降圧スイッチングレギュレータ２０３の活性化を制御するようになっている。また、制御回路２０４は、第２の設定電圧制御信号Ｓ４を出力して、第２の降圧スイッチングレギュレータ２０３の出力電圧を予め設定された設定電圧よりも高くし、その後、もとの設定電圧に戻すよう制御するようになっている。
【００７１】
ここで、図５は、図４の電源装置２００の第１、第２の降圧スイッチングレギュレータ２０２、２０３に適用され得る降圧スイッチングレギュレータの要部構成の一例を示す図である。ここでは、第１の降圧スイッチングレギュレータ２０２を例として説明するが、第２の降圧スイッチングレギュレータ２０３の構成・動作も同様である。また、図５に示す降圧スイッチングレギュレータには、必要に応じて、他の回路構成が付加され得る。
【００７２】
図５に示すように、第１の降圧スイッチングレギュレータ２０２は、電源ＶＤＤに一端（ソース）が接続されたｐ型ＭＯＳトランジスタ２１１ａと、このｐ型ＭＯＳトランジスタ２１１ａの他端（ドレイン）に一端（ドレイン）が接続され接地ＶＳＳに他端（ソース）が接続されたｎ型ＭＯＳトランジスタ２１１ｂと、ｐ型ＭＯＳトランジスタ２１１ａの他端（ドレイン）とに一端が接続され、出力２０２ａに他端が接続されたコイル２１１ｃと、を有する。
【００７３】
また、第１の降圧スイッチングレギュレータ２０２は、出力２０２ａと接地ＶＳＳとの間に接続され、出力２０２ａの出力電圧を分圧する抵抗２１２および可変抵抗２１３を含む分圧回路２１４と、を有する。
【００７４】
ここで、分圧回路２１４は、出力電圧を予め設定された設定電圧よりも高くする場合、第１、第２の設定電圧制御信号Ｓ３、Ｓ４により、出力電圧に対する分圧回路２１４の分圧出力が小さく、すなわち、可変抵抗２１３の抵抗値が小さくなるように制御されるようになっている。
【００７５】
また、第１の降圧スイッチングレギュレータ２０２は、出力２０２ａと接地ＶＳＳとの間に接続され、出力電圧を充電するキャパシタ２１５を有する。
【００７６】
また、第１の降圧スイッチングレギュレータ２０２は、抵抗２１２と可変抵抗２１３とにより出力電圧を分圧した電圧が非反転入力端子に入力され、基準電圧Ｖｒｅｆが反転入力端子に入力された誤差増幅回路２１６を有する。
【００７７】
ここで、誤差増幅回路２１６は、第１の降圧スイッチングレギュレータ２０２を活性化する場合に、第１の活性化制御信号Ｓ１により活性化され、一方、第１の降圧スイッチングレギュレータ２０２を不活性化する場合に、第１の活性化制御信号Ｓ１により不活性化されるようになっている。
【００７８】
また、第１の降圧スイッチングレギュレータ２０２は、誤差増幅回路２１６の出力信号が入力され、出力がｐ型ＭＯＳトランジスタ２１１ａおよびｎ型ＭＯＳトランジスタ２１１ｂのゲートに入力に接続されたコントローラ２１７を有する。
【００７９】
ここで、コントローラ２１７は、第１の降圧スイッチングレギュレータ２０２を活性化する場合、第１の活性化制御信号Ｓ１に応じて、ｐ型ＭＯＳトランジスタ２１１ａおよびｎ型ＭＯＳトランジスタ２１１ｂを制御するようになっている。
【００８０】
一方、コントローラ２１７は、第１の降圧スイッチングレギュレータ２０２を不活性化する場合、第１の活性化制御信号Ｓ１に応じて、ｐ型ＭＯＳトランジスタ２１１ａをオフするようになっている。これにより、第１の降圧スイッチングレギュレータ２０２の出力電流が制限されるようになっている。
【００８１】
以上の構成を有する第１の降圧スイッチングレギュレータ２０２の動作（既述のように第２の降圧スイッチングレギュレータ２０３も同様）について説明する。
【００８２】
まず、活性化状態では、出力電圧が低下し、分圧回路２１４の分圧出力が基準電圧Ｖｒｅｆよりも低くなると、誤差増幅回路２１６がより低い電圧をコントローラ２１７に出力する。コントローラ２１７は、この信号を受けると、ｐ型ＭＯＳトランジスタ２１１ａをオンし、ｎ型ＭＯＳトランジスタ２１１ｂをオフする充電期間を、ｐ型ＭＯＳトランジスタ２１１ａをオフし、ｎ型ＭＯＳトランジスタ２１１ｂをオンする放電期間よりも長くする。これにより、キャパシタ２１５が電源ＶＤＤにより充電され、出力電圧が上昇する。
【００８３】
そして、出力電圧が上昇（すなわち、出力端子２０１の電圧）し、分圧回路２１４の分圧出力が基準電圧Ｖｒｅｆよりも高くなると、誤差増幅回路１６がより高い電圧をコントローラ２１７に出力する。コントローラ２１７は、この信号を受けると、該充電期間を、該放電期間よりも短くする。これにより、キャパシタ２１５が放電し、出力電圧が低下する。
【００８４】
この一連の動作により、第１の降圧スイッチングレギュレータ２０２は、出力電圧を設定電圧に制御する。
【００８５】
次に、不活性化状態では、第１の活性化制御信号Ｓ１に応じて、コントローラ２１７がｐ型ＭＯＳトランジスタ２１１ａをオフすることにより、第１の降圧スイッチングレギュレータ２０２の出力電流が流れなくなる。
【００８６】
以上のように、第１、第２の降圧スイッチングレギュレータ２０２、２０３は、出力端子２０１の電圧が設定された電圧よりも高くなると出力電流が減少する特性を有する。
【００８７】
なお、本実施例では、第２の降圧スイッチングレギュレータ２０３に適用される誤差増幅回路２１６は、第１の降圧スイッチングレギュレータ２０２に適用される誤差増幅回路２１６よりも消費電流が小さく応答性が低くなるように設計されている。これにより、既述のように、第２の降圧スイッチングレギュレータ２０３は、第１の降圧スイッチングレギュレータ２０２よりも消費電流が小さく応答性が低く設定される。
【００８８】
また、第２の降圧スイッチングレギュレータ２０３に適用する場合は、誤差増幅回路２１６は、第２の活性化制御信号Ｓ２により、活性化状態または不活性化状態に制御される。
【００８９】
また、第２の降圧スイッチングレギュレータ２０３に適用する場合は、コントローラ２１７は、第２の活性化制御信号Ｓ２により、制御される。
【００９０】
また、第２の降圧スイッチングレギュレータ２０３に適用する場合は、可変抵抗２１３は、第２の設定電圧制御信号Ｓ４により制御される。
【００９１】
また、本実施例では、ｐ型ＭＯＳトランジスタ２１１ａ、ｎ型ＭＯＳトランジスタ２１１ｂを用いて説明したが、必要に応じて、回路の極性を反転してもよい。
【００９２】
また、抵抗２１２は、可変抵抗で代換されてもよい。また、この場合、抵抗２１２を可変抵抗とし、可変抵抗２１３を固定抵抗に入れ換えてもよい。
【００９３】
ここで、以上のような構成を有する電源装置２００の動作は、既述の図３に示す電源装置１００の動作と同様である。すなわち、図３において、第１の低飽和レギュレータ２の動作を第１の降圧スイッチングレギュレータ２０２の動作に置き換えるとともに、第２の低飽和レギュレータ３の動作を第２の降圧スイッチングレギュレータ２０３の動作に置き換えることにより説明される。
【００９４】
すなわち、制御回路２０４は、第１の降圧スイッチングレギュレータ２０２が、出力電圧が設定電圧に設定された活性化状態であり、第２の降圧スイッチングレギュレータ２０３が、不活性化状態である場合（図３の初期状態）に、第２の降圧スイッチングレギュレータ２０３を活性化するとともにその出力電圧を該設定電圧よりも高く設定する（図３の時間ｔ１）。
【００９５】
その後、制御回路２０４は、第１の降圧スイッチングレギュレータ２０２の出力電流がゼロになったとき（図３の時間ｔ２）に、第１の降圧スイッチングレギュレータ２０２を不活性化し、第２の降圧スイッチングレギュレータ２０３の出力電圧をもとの設定電圧に戻す。
【００９６】
次に、制御回路２０４は、第２の降圧スイッチングレギュレータ２０３が、出力電圧が設定電圧に設定された活性化状態であり、第１の降圧スイッチングレギュレータ２０２が、不活性化状態である場合（図３の時間ｔ２〜ｔ３）に、第１の降圧スイッチングレギュレータ２０２を活性化するとともにその出力電圧を該設定電圧よりも高く設定する。
【００９７】
その後、制御回路２０４は、第２の降圧スイッチングレギュレータ２０３の出力電流がゼロになったとき（図３の時間ｔ４）に、第２の降圧スイッチングレギュレータ２０３を不活性化し、第１の降圧スイッチングレギュレータ２０２の出力電圧をもとの設定電圧に戻す。
【００９８】
このとき、第２の降圧スイッチングレギュレータ２０３が、出力電圧が設定電圧１Ｖに設定された活性化状態であり、第１の降圧スイッチングレギュレータ２０２が、不活性化状態である。すなわち、電源装置２００は、既述の初期状態に戻る。
【００９９】
以上の一連の動作により、電源装置２００は、第１の降圧スイッチングレギュレータ２０２と第２の降圧スイッチングレギュレータ２０３とを除除に切り換えて、出力電圧のドロップを防ぐことができる。
【０１００】
以上のように、本実施例に係る電源装置によれば、出力電圧のドロップを抑制し、所定の設定電圧を出力することができる。
【実施例３】
【０１０１】
本実施例においては、低飽和レギュレータと降圧スイッチングレギュレータとを切り換えて動作させて、出力端子に設定電圧を出力するための電源装置について述べる。
【０１０２】
図６は、本発明の一態様である実施例３に係る電源装置３００の要部構成を示す図である。なお、実施例１、２と同様の符号を付された構成は、実施例１、２と同様の構成である。
【０１０３】
図６に示すように、電源装置３００は、出力端子３０１に出力が接続され、出力電圧を調整可能な低飽和レギュレータ３０２と、出力端子３０１に出力が接続され、出力電圧を調整可能な降圧スイッチングレギュレータ３０３と、低飽和レギュレータ３０２および降圧スイッチングレギュレータ３０３の動作を制御する制御回路３０４と、を備える。
【０１０４】
また、電源装置３００は、低飽和レギュレータ３０２の出力と降圧スイッチングレギュレータ３０３の出力とに接続され、出力電圧が充電されるキャパシタ３０５を備える。
【０１０５】
出力端子３０１には、負荷３０６が接続され、出力電圧に応じて、負荷３０６には負荷電流Ｉが流れるようになっている。
【０１０６】
低飽和レギュレータ３０２およびスイッチングレギュレータ２０３は、本実施例では、通常の状態で、同じ設定電圧が出力されるように、設定されている。
【０１０７】
制御回路３０４は、第１の活性化制御信号Ｓ１を出力して、低飽和レギュレータ３０２の活性化を制御するようになっている。また、制御回路３０４は、第１の設定電圧制御信号Ｓ３を出力して、低飽和レギュレータ３０２の出力電圧を予め設定された設定電圧よりも高くし、その後、もとの設定電圧に戻すよう制御するようになっている。
【０１０８】
また、制御回路３０４は、第２の活性化制御信号Ｓ２を出力して、降圧スイッチングレギュレータ３０３の活性化を制御するようになっている。また、制御回路３０４は、第２の設定電圧制御信号Ｓ４を出力して、降圧スイッチングレギュレータ３０３の出力電圧を予め設定された設定電圧よりも高くし、その後、もとの設定電圧に戻すよう制御するようになっている。
【０１０９】
なお、低飽和レギュレータ３０２の具体的な構成例は実施例１の図２と同様であり、その動作も同様である。
【０１１０】
また、降圧スイッチングレギュレータ３０３の具体的な構成例は実施例２の図５と同様であり、その動作も同様である。
【０１１１】
これらの低飽和レギュレータ３０２、降圧スイッチングレギュレータ３０３は、実施例１、２と同様に、出力端子３０１の電圧が設定された電圧よりも高くなると出力電流が減少する特性を有する。
【０１１２】
ここで、以上のような構成を有する電源装置３００の動作は、既述の図３に示す電源装置１００の動作と同様である。すなわち、図３において、第１の低飽和レギュレータ２の動作を低飽和レギュレータ３０２の動作に置き換えるとともに、第２の低飽和レギュレータ３の動作を降圧スイッチングレギュレータ３０３の動作に置き換えることにより説明される。
【０１１３】
すなわち、制御回路３０４は、低飽和レギュレータ３０２が、出力電圧が設定電圧に設定された活性化状態であり、降圧スイッチングレギュレータ３０３が、不活性化状態である場合（図３の初期状態）に、降圧スイッチングレギュレータ３０３を活性化するとともにその出力電圧を設定電圧よりも高く設定する（図３の時間ｔ１）。
【０１１４】
その後、制御回路３０４は、低飽和レギュレータ３０２の出力電流がゼロになったとき（図３の時間ｔ２）に、低飽和レギュレータ３０２を不活性化し、降圧スイッチングレギュレータ３０３の出力電圧をもとの設定電圧に戻す。
【０１１５】
次に、制御回路２０４は、降圧スイッチングレギュレータ３０３が、出力電圧が設定電圧に設定された活性化状態であり、低飽和レギュレータ３０２が、不活性化状態である場合（図３の時間ｔ２〜ｔ３）に、低飽和レギュレータ３０２を活性化するとともにその出力電圧をもとの設定電圧よりも高く設定する。
【０１１６】
その後、制御回路３０４は、降圧スイッチングレギュレータ３０３の出力電流がゼロになったとき（図３の時間ｔ４）に、降圧スイッチングレギュレータ３０３を不活性化し、低飽和レギュレータ３０２の出力電圧をもとの設定電圧に戻す。
【０１１７】
このとき、降圧スイッチングレギュレータ３０３が、出力電圧が設定電圧１Ｖに設定された活性化状態であり、低飽和レギュレータ３０２が、不活性化状態である。すなわち、電源装置３００は、既述の初期状態に戻る。
【０１１８】
以上の一連の動作により、電源装置３００は、低飽和レギュレータ３０２と降圧スイッチングレギュレータ３０３とを除除に切り換えて、出力電圧のドロップを防ぐことができる。
【０１１９】
以上のように、本実施例に係る電源装置によれば、出力電圧のドロップを抑制し、所定の設定電圧を出力することができる。
【図面の簡単な説明】
【０１２０】
【図１】本発明の一態様である実施例１に係る電源装置１００の要部構成を示す図である。
【図２】図１の電源装置１００の第１、第２の低飽和レギュレータ２、３に適用され得る低飽和レギュレータの要部構成の一例を示す図である。
【図３】図１の制御回路の各出力信号の波形と、第１、第２の低飽和レギュレータの出力電流と、電源装置の出力電圧との関係を示す波形図である。
【図４】本発明の一態様である実施例２に係る電源装置２００の要部構成を示す図である。
【図５】図４の電源装置２００の第１、第２の降圧スイッチングレギュレータ２０２、２０３に適用され得る降圧スイッチングレギュレータの要部構成の一例を示す図である。
【図６】本発明の一態様である実施例３に係る電源装置３００の要部構成を示す図である。
【符号の説明】
【０１２１】
１、２０１、３０１  出力端子
２  第１の低飽和レギュレータ
２ａ  第１の低飽和レギュレータの出力
３  第２の低飽和レギュレータ
３ａ  第２の低飽和レギュレータの出力
４、２０４、３０４  制御回路
５、２０５、３０５  キャパシタ
６、２０６、３０６  負荷
１１  第１のｐ型ＭＯＳトランジスタ
１２、２１２  抵抗
１３、２１３  可変抵抗
１４、２１４  分圧回路
１５、２１５  キャパシタ
１６、２１６  誤差増幅回路
１７  第２のｐ型ＭＯＳトランジスタ
１００、２００、３００  電源装置
２０２  第１のスイッチングレギュレータ
２０２ａ  第１のスイッチングレギュレータの出力
２０３  第２のスイッチングレギュレータ
２０３ａ  第２のスイッチングレギュレータの出力
２１１ａ  ｐ型ＭＯＳトランジスタ
２１１ｂ  ｎ型ＭＯＳトランジスタ
２１１ｃ  コイル
２１７  コントローラ
３０２  低飽和レギュレータ
３０２ａ  低飽和レギュレータの出力
３０３  スイッチングレギュレータ
３０３ａ  スイッチングレギュレータの出力
【図１】
2008152690.tif 000003
【図２】
2008152690.tif 000004
【図３】
2008152690.tif 000005
【図４】
2008152690.tif 000006
【図５】
2008152690.tif 000007
【図６】
2008152690.tif 000008