(57)【要約】【課題】撮像素子のダイナミックレンジを広げる。【解決手段】受光ダイオード及び画像信号検出用ＦＥＴを備えた単位画素をｎ行×ｍ列配列した受光部と、垂直走査回路と、リセット回路と、第１のラインメモリと、第２のラインメモリと、を有する固体撮像素子と、フレームメモリと、を有する固体撮像装置の駆動方法であって、すべての単位画素に対し、リセット動作を行い、リセット動作を行った直後の単位画素の画像信号をノイズ成分としてフレームメモリに記憶させる工程を行い、各行毎に、リセット動作を行った後、ｐ周期後（１≦ｐ≦ｎ−１）の単位画素の画像信号をフレームメモリに転送し、画像信号とノイズ成分の差を第１の画像信号としてフレームメモリに記憶させる工程と、リセット動作を行った後、ｎ周期後の単位画素の画像信号をフレームメモリに転送し、画像信号とノイズ成分の差を第２の画像信号としてフレームメモリに記憶させる工程と、を順次行う。【選択図】図７
2008092254.tif 000002
【特許請求の範囲】
【請求項１】
受光ダイオード及び前記受光ダイオードに隣接する画像信号検出用絶縁ゲート型電界効果トランジスタを備え、前記画像信号検出用絶縁ゲート型電界効果トランジスタの部分はソース領域の近傍であってゲート電極下のウエル領域内に設けられた前記受光ダイオードで光照射により発生した光発生電荷を蓄積する高濃度埋込層を有し、前記光発生電荷を前記高濃度埋込層に蓄積して閾値電圧を変調させて画像信号を検出する単位画素をｎ行×ｍ列（ｎ、ｍは２以上の自然数）配列した受光部と、
前記画像信号検出用絶縁ゲート型電界効果トランジスタのゲート電極をオン状態にする走査信号を行毎に出力する垂直走査回路と、
前記高濃度埋込層に蓄積された前記光発生電荷を放出するリセット動作を行うために前記画像信号検出用絶縁ゲート型電界効果トランジスタのソース電極に所定の電位のリセット信号を出力するリセット回路と、
前記リセット動作に必要な期間をリセット期間とすると、
前記リセット期間の直前の所定の期間である第１の期間に前記画像信号検出用絶縁ゲート型電界効果トランジスタのソース電極と接続され、前記走査信号が出力されている前記単位画素の前記画像信号を記憶するｍ個の記憶素子を有する第１のラインメモリと、
前記リセット期間の直後の所定の期間である第２の期間に前記画像信号検出用絶縁ゲート型電界効果トランジスタのソース電極と接続され、前記走査信号が出力されている前記単位画素の前記画像信号を記憶するｍ個の記憶素子を有する第２のラインメモリと、
を有する固体撮像素子と、
前記第２の期間の直後の所定の期間である第３の期間に前記第１のラインメモリ及び前記第２のラインメモリから順次出力される前記画像信号を記憶するフレームメモリと、
を有する固体撮像装置の駆動方法であって、
ｎ行×ｍ列のすべての前記単位画素に対し、前記リセット動作を行い、前記リセット動作を行った直後の前記単位画素の前記画像信号をノイズ成分として前記第２のラインメモリを介して前記フレームメモリの第１の記憶域に記憶させるノイズ成分読み出し工程を行い、
前記第１の期間と前記リセット期間と前記第２の期間と前記第３の期間の合計を１周期とすると、
前記受光部の各行毎に、
前記リセット動作を行った後、ｐ周期後（１≦ｐ≦ｎ−１）の前記単位画素の前記画像信号を前記第２のラインメモリを介して前記フレームメモリに転送し、前記画像信号と前記ノイズ成分の差を第１の画像信号として前記フレームメモリの第２の記憶域に記憶させる第１の読み出し工程と、
前記リセット動作を行った後、ｎ周期後の前記単位画素の前記画像信号を前記第１のラインメモリを介して前記フレームメモリに転送し、前記画像信号と前記ノイズ成分の差を第２の画像信号として前記フレームメモリの第３の記憶域に記憶させる第２の読み出し工程と、
を順次行う、
ことを特徴とする固体撮像装置の駆動方法。
【請求項２】
請求項１に記載の固体撮像装置の駆動方法において、前記垂直走査回路は、デコーダで構成され、任意の行に対し前記第１の読み出し工程を１つ以上の周期の組み合わせで行う、ことを特徴とする固体撮像装置の駆動方法。
【請求項３】
請求項１または２に記載の固体撮像装置の駆動方法で駆動されることを特徴とする固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、閾値電圧変調方式のＭＯＳ型イメージセンサを用いた固体撮像装置及びその駆動方法に関する。
【背景技術】
【０００２】
ＣＣＤ型イメージセンサやＭＯＳ型イメージセンサなどの半導体イメージセンサは量産性に優れているため、パターンの微細化技術の進展に伴いほとんどの画像入力デバイス装置に適用されている。特に近年、ＣＣＤ型イメージセンサと比べて消費電力が小さく、かつセンサ素子と周辺回路素子とを同じＣＭＯＳ技術によって作成できるという利点を生かして、ＭＯＳ型イメージセンサが見直されている。
【０００３】
従来のＭＯＳ型イメージセンサは、例えば特許文献１に示すように受光によって発生した電荷によってＭＯＳトランジスタの閾値を変化させ、この閾値の変化を画像信号として出力させる閾値変調型撮像素子（ＶＭＩＳ：Threshold Voltage Modulation Image Sensor）が使われており、駆動回路は、１つの露光時間のみ設定可能な構成であった。
【０００４】
しかしながら、特許文献１の場合、単位画素に蓄積できる信号電荷量には限界があり、低照度の被写体に露光条件を合わせると被写体の高輝度部が飽和してしまい、高輝度部に露光条件を合わせると低輝度部の信号がノイズに埋もれてしまう。
【０００５】
この問題を解決するために、例えば特許文献２〜４には、２種類の露光時間の画像信号を読み出すために、動作周波数を高くしたり、読み出し回路をそれぞれの露光時間用に複数設ける方法が記載されている。
【０００６】
【特許文献１】特許第３５６８８８５号公報
【特許文献２】特許第２９６６９７７号公報
【特許文献３】特開平７−３８８１５号公報
【特許文献４】特開２００４−３５７３３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献２及び４では、２種類の露光時間の画像信号を読み出すためにラインメモリ回路を２倍用意する必要があり回路規模が大きくなる問題がある。また特許文献３では、２倍の動作周波数で動かさなければならないので消費電流が大きくなるという問題がある。
【０００８】
本発明は、このような事情に鑑みてなされたものであり、回路を追加することなく低コストで高いダイナミックレンジと高画質を実現できる固体撮像装置及びその駆動方法を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の固体撮像装置の駆動方法では、受光ダイオード及び前記受光ダイオードに隣接する画像信号検出用絶縁ゲート型電界効果トランジスタを備え、前記画像信号検出用絶縁ゲート型電界効果トランジスタの部分はソース領域の近傍であってゲート電極下のウエル領域内に設けられた前記受光ダイオードで光照射により発生した光発生電荷を蓄積する高濃度埋込層を有し、前記光発生電荷を前記高濃度埋込層に蓄積して閾値電圧を変調させて画像信号を検出する単位画素をｎ行×ｍ列（ｎ、ｍは２以上の自然数）配列した受光部と、前記画像信号検出用絶縁ゲート型電界効果トランジスタのゲート電極をオン状態にする走査信号を行毎に出力する垂直走査回路と、前記高濃度埋込層に蓄積された前記光発生電荷を放出するリセット動作を行うために前記画像信号検出用絶縁ゲート型電界効果トランジスタのソース電極に所定の電位のリセット信号を出力するリセット回路と、前記リセット動作に必要な期間をリセット期間とすると、前記リセット期間の直前の所定の期間である第１の期間に前記画像信号検出用絶縁ゲート型電界効果トランジスタのソース電極と接続され、前記走査信号が出力されている前記単位画素の前記画像信号を記憶するｍ個の記憶素子を有する第１のラインメモリと、前記リセット期間の直後の所定の期間である第２の期間に前記画像信号検出用絶縁ゲート型電界効果トランジスタのソース電極と接続され、前記走査信号が出力されている前記単位画素の前記画像信号を記憶するｍ個の記憶素子を有する第２のラインメモリと、を有する固体撮像素子と、前記第２の期間の直後の所定の期間である第３の期間に前記第１のラインメモリ及び前記第２のラインメモリから順次出力される前記画像信号を記憶するフレームメモリと、を有する固体撮像装置の駆動方法であって、ｎ行×ｍ列のすべての前記単位画素に対し、前記リセット動作を行い、前記リセット動作を行った直後の前記単位画素の前記画像信号をノイズ成分として前記第２のラインメモリを介して前記フレームメモリの第１の記憶域に記憶させるノイズ成分読み出し工程を行い、前記第１の期間と前記リセット期間と前記第２の期間と前記第３の期間の合計を１周期とすると、前記受光部の各行毎に、前記リセット動作を行った後、ｐ周期後（１≦ｐ≦ｎ−１）の前記単位画素の前記画像信号を前記第２のラインメモリを介して前記フレームメモリに転送し、前記画像信号と前記ノイズ成分の差を第１の画像信号として前記フレームメモリの第２の記憶域に記憶させる第１の読み出し工程と、前記リセット動作を行った後、ｎ周期後の前記単位画素の前記画像信号を前記第１のラインメモリを介して前記フレームメモリに転送し、前記画像信号と前記ノイズ成分の差を第２の画像信号として前記フレームメモリの第３の記憶域に記憶させる第２の読み出し工程と、を順次行うことを要旨とする。
【００１０】
この構成によれば、従来の回路構成のまま駆動方法を変更することにより、２種類の異なる露光時間の画像信号を読み出すことができるので、高輝度の被写体に対しては短い露光時間の画像信号を、低輝度の被写体に対しては長い露光時間の画像信号をそれぞれ選択的に使うことが可能になり、低コストで高いダイナミックレンジを実現することができる。また、本発明の固体撮像素子は、ｋＴＣノイズが無く、温度変化やバイアス電圧の変化が無い限りリセット直後のノイズ成分は変わらないので、予め全単位画素のノイズ成分を抽出しておき、抽出した画像信号との差分を求めることでノイズの無い高画質な画像信号を得ることができる。
【００１１】
また、本発明の固体撮像装置の駆動方法では、前記垂直走査回路は、デコーダで構成され、任意の行に対し前記第１の読み出し工程を１つ以上の周期の組み合わせで行う。
【００１２】
この構成によれば、所定の範囲の行のみ複数の露光時間の画像信号を得られるように制御できるので、必要な画像部分のみを高いダイナミックレンジで出力することが可能になる。
【００１３】
また、本発明の固体撮像装置のは、上述した固体撮像装置の駆動方法で駆動される。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を具体化した実施形態について図面に従って説明する。
（第１実施形態）
【００１５】
＜固体撮像装置の構成＞
まず、第１実施形態に係る固体撮像装置の構成について、図１を参照して説明する。図１は、本発明の第１実施形態に係る固体撮像装置の構成を示すブロック図である。
【００１６】
図１に示すように、固体撮像装置１は、ＭＯＳ型イメージセンサである固体撮像素子１０００と、デジタル信号処理回路（ＤＳＰ：Digital Signal Processor）２０００と、２つのアナログ・フロントエンド（ＡＦＥ：Analog Front End）２１００と、フレームメモリ３０００と、から構成されている。
【００１７】
ＤＳＰ２０００は、固体撮像素子１０００に各種制御信号Ｃｎｔｌや各種同期信号Ｃｌｋなどを送信し、固体撮像素子１０００の動作を制御する。固体撮像素子１０００は、画像信号を出力端子Ｖｏｕｔ１、Ｖｏｕｔ２から順次出力し、ＡＦＥ２１００を介してＤＳＰ２０００に出力する。ＤＳＰ２０００は、固体撮像素子１０００からＡＦＥ２１００を介して送られてきた画像信号の情報をフレームメモリ３０００に書き出し、保持する。
【００１８】
次に、固体撮像素子の構成について、図２を参照して説明する。図２は、固体撮像素子の構成を示す回路図である。
【００１９】
図２に示すように、固体撮像素子１０００は、ｎ行×ｍ列（ｎ、ｍは２以上の自然数）の単位画素１０１を配列した受光部１１００と、垂直走査回路１２００と、リセット回路１３００と、駆動回路１４００と、第１のラインメモリ１５１０と、第２のラインメモリ１５２０と、水平走査回路１６００と、２つのバッファ回路１６１０、１６２０と、から構成されている。
【００２０】
単位画素１０１は、受光ダイオード１１１と、画像信号検出用絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ：Metal-Oxide-Semiconductor Field-Effect Transistor）１１２と、から構成されている。受光ダイオード１１１のアノード側は、画像信号検出用ＭＯＳＦＥＴ１１２のバックゲートと接続され、受光ダイオード１１１のカソード側は、画像信号検出用ＭＯＳＦＥＴ１１２のドレイン電極と接続されている。
【００２１】
垂直走査回路１２００は、ｉ行目（１≦ｉ≦ｎ）に行方向に並ぶｍ個の単位画素１０１を構成する画像信号検出用ＭＯＳＦＥＴ１１２のゲート電極を結ぶ垂直走査信号供給線Ｇｉ（Ｇ１〜Ｇｎ）に走査信号Ｖｐｇｉ（Ｖｐｇ１〜Ｖｐｇｎ）を出力する。
【００２２】
駆動回路１４００は、ｉ行目（１≦ｉ≦ｎ）に行方向に並ぶｍ個の単位画素１０１を構成する画像信号検出用ＭＯＳＦＥＴ１１２のドレイン電極を結ぶドレイン電圧供給線Ｄｉ（Ｄ１〜Ｄｎ）に駆動信号Ｖｐｄｉ（Ｖｐｄ１〜Ｖｐｄｎ）を出力する。
【００２３】
リセット回路１３００は、ｊ列目（１≦ｊ≦ｍ）に列方向に並ぶｎ個の単位画素１０１を構成する画像信号検出用ＭＯＳＦＥＴ１１２のソース電極を結ぶ垂直出力線Ｓｉ（Ｓ１〜Ｓｍ）にリセット信号Ｖｐｓｊ（Ｖｐｓ１〜Ｖｐｓｍ）を出力する。
【００２４】
第１のラインメモリ１５１０は、垂直出力線Ｓｉ（Ｓ１〜Ｓｍ）と切換素子Ｓｔ１−ｉ（Ｓｔ１−１〜Ｓｔ１−ｍ）を介して接地電位の間に接続されたｍ個の記憶素子であるコンデンサＣ１−ｉ（Ｃ１−１〜Ｃ１−ｍ）から構成されている。切換素子Ｓｔ１−ｉ（Ｓｔ１−１〜Ｓｔ１−ｍ）は、垂直走査回路１２００に接続された信号線Ｓｔ１の電位がＨレベルのときに導通状態となる。
【００２５】
コンデンサＣ１−ｉ（Ｃ１−１〜Ｃ１−ｍ）の接地電位と接続されていない側は、切換素子Ｓｔ２−ｉ（Ｓｔ２−１〜Ｓｔ２−ｍ）を介して信号線Ｄｔ１と接続されている。切換素子Ｓｔ２−ｉ（Ｓｔ２−１〜Ｓｔ２−ｍ）は、水平走査回路１６００から出力される水平走査線Ｈｉ（Ｈ１〜Ｈｍ）の電位がＨレベルのときに導通状態となる。信号線Ｄｔ１は、バッファ回路１６１０を介して出力端子Ｖｏｕｔ１に接続されている。
【００２６】
第２のラインメモリ１５２０は、垂直出力線Ｓｉ（Ｓ１〜Ｓｍ）と切換素子Ｓｔ３−ｉ（Ｓｔ３−１〜Ｓｔ３−ｍ）を介して接地電位の間に接続されたｍ個の記憶素子であるコンデンサＣ２−ｉ（Ｃ２−１〜Ｃ２−ｍ）から構成されている。切換素子Ｓｔ３−ｉ（Ｓｔ３−１〜Ｓｔ３−ｍ）は、垂直走査回路１２００に接続された信号線Ｓｔ３の電位がＨレベルのときに導通状態となる。
【００２７】
コンデンサＣ２−ｉ（Ｃ２−１〜Ｃ２−ｍ）の接地電位と接続されていない側は、切換素子Ｓｔ４−ｉ（Ｓｔ４−１〜Ｓｔ４−ｍ）を介して信号線Ｄｔ２と接続されている。切換素子Ｓｔ４−ｉ（Ｓｔ４−１〜Ｓｔ４−ｍ）は、水平走査回路１６００から出力される水平走査線Ｈｉ（Ｈ１〜Ｈｍ）の電位がＨレベルのときに導通状態となる。信号線Ｄｔ２は、バッファ回路１６２０を介して出力端子Ｖｏｕｔ２に接続されている。
【００２８】
＜固体撮像素子の単位画素の構成＞
【００２９】
次に、単位画素のより詳細な構成について、図３及び図４を参照して説明する。図３は、固体撮像素子の単位画素内における素子レイアウトについて示す平面図である。
【００３０】
図３に示すように、単位画素１０１内に、受光ダイオード１１１と画像信号検出用ＭＯＳＦＥＴ１１２とが隣接して設けられている。ＭＯＳＦＥＴ１１２として、低濃度ドレイン構造（ＬＤＤ構造）を有するｎチャネルＭＯＳ（ｎＭＯＳ）を用いている。
【００３１】
これら受光ダイオード１１１とＭＯＳＦＥＴ１１２は、それぞれ異なるウエル領域、即ち第１のウエル領域１５ａと第２のウエル領域１５ｂに形成され、それらのウエル領域１５ａ、１５ｂは互いに接続されている。受光ダイオード１１１の部分の第１のウエル領域１５ａは、光照射による電荷の発生領域の一部を構成している。ＭＯＳＦＥＴ１１２の部分の第２のウエル領域１５ｂは、第２のウエル領域１５ｂに付与するポテンシャルによってチャネルの閾値電圧を変化させることができるゲート領域を構成している。
【００３２】
ＭＯＳＦＥＴ１１２の部分は、低濃度ドレイン（ＬＤＤ）構造を有している。ドレイン領域１７ａ、１７ｂは、リング状のゲート電極１９の外周部を取り囲むように形成され、ソース領域１６は、リング状のゲート電極１９の内周に囲まれるように形成されている。受光ダイオード１１１の不純物領域１７は、低濃度のドレイン領域１７ａから延在して形成され、低濃度のドレイン領域１７ａとほぼ同じ不純物濃度を有する。即ち、不純物領域１７と低濃度のドレイン領域１７ａとは、互いに接続した第１及び第２のウエル領域１５ａ，１５ｂの表層に大部分の領域がかかるように一体的に形成されている。また、不純物領域１７と低濃度のドレイン領域１７ａの外側周辺部には、低濃度ドレイン領域１７ａに接続するようにコンタクト層としての高濃度のドレイン領域１７ｂが形成されている。
【００３３】
さらに、このＭＯＳ型イメージセンサで構成された固体撮像素子１０００の特徴であるキャリアポケット（高濃度埋込層）２５は、ゲート電極１９の下の第２のウエル領域１５ｂ内であって、ソース領域１６の周辺部に、ソース領域１６を取り囲むように形成されている。ドレイン領域１７ａ、１７ｂは、低抵抗のコンタクト層を通してドレイン電圧供給線２２（図２のＤ１〜Ｄｎ）と接続され、ゲート電極１９は、垂直走査信号供給線２１（図２のＧ１〜Ｇｎ）に接続され、ソース領域１６は、垂直出力線２０（図２のＳ１〜Ｓｍ）に接続されている。
【００３４】
また、受光ダイオード１１１の受光窓２４以外の領域は、金属層（遮光膜）２３（図４（ａ）に図示）により遮光されている。上記のＭＯＳ型イメージセンサにおける画像信号検出のための素子動作においては、水平走査期間−読み出し期間−リセット期間（初期化期間）−水平走査期間−・・というように、水平走査期間−読み出し期間−リセット期間（初期化期間）という一連の過程が繰り返される。なお、この実施の形態ではブランキング期間を設けている。
【００３５】
第３の期間である水平走査期間では、光照射によりキャリアを発生させ、キャリアのうち正孔（ホール）を第１及び第２のウエル領域１５ａ，１５ｂ内を移動させてキャリアポケット２５に蓄積させる。ドレイン領域１７ａ、１７ｂにおよそ＋２〜３Ｖの正のバイアス電圧を印加するとともに、ゲート電極１９にＭＯＳＦＥＴ１１２がカットオフ状態を維持するような低い正或いは負のバイアス電圧を印加する。この水平走査期間は、第１のラインメモリ１５１０及び第２のラインメモリ１５２０にそれぞれ記憶させた画像信号により変調した第１のソース電位と画像信号が入る前の第２のソース電位との差の電圧を出力させる期間でもある。
【００３６】
第１の期間である読み出し期間では、キャリアポケット２５に蓄積された光発生電荷によるＭＯＳＦＥＴ１１２の閾値電圧の変化をソース電位の変化として読み取り、第１のラインメモリ１５１０に記憶させる。ＭＯＳＦＥＴ１１２が飽和状態で動作するように、ドレイン領域１７ａ、１７ｂにおよそ＋２〜３Ｖの正のバイアス電圧を印加するとともに、ゲート電極１９におよそ＋２〜３Ｖの正のバイアス電圧を印加する。
【００３７】
リセット期間であるリセット期間では、光発生電荷（光発生キャリア）を蓄積する前に、読み出しが終わって残留する光発生電荷や、アクセプタやドナー等を中性化し、或いは表面準位に捕獲されている正孔や電子等、画像信号の読み出し前の残留電荷を半導体内から排出して、キャリアポケット２５を空にする。ソース領域１６やドレイン領域１７ａ、１７ｂやゲート電極１９に約＋５Ｖ以上、通常７〜８Ｖ程度の正の高バイアス電圧を印加する。
【００３８】
第２の期間であるブランキング期間では、リセット期間と水平走査期間の間に水平走査の折返しに必要な期間であり、この期間を利用してキャリアポケット２５から光発生電荷を掃き出した状態での第２のソース電位を第２のラインメモリ１５２０に記憶させる。
【００３９】
次に、ＭＯＳ型イメージセンサで構成された固体撮像素子１０００のデバイス構造を断面図を用いて説明する。
【００４０】
図４（ａ）は、図３のＡ−Ａ線に沿う断面図に相当する、ＭＯＳ型イメージセンサで構成された固体撮像素子１０００のデバイス構造について示す断面図である。図４（ｂ）は、半導体基板表面に沿うポテンシャルの様子を示す図である。図４（ａ）に示すように、不純物濃度１×１０18ｃｍ-3以上のｐ型シリコンからなる基板１１上に不純物濃度１×１０15ｃｍ-3程度のｎ型シリコンをエピタキシャル成長し、エピタキシャル層１２を形成する。
【００４１】
このエピタキシャル層１２に、受光ダイオード１１１と画像信号検出用ＭＯＳＦＥＴ１１２とを含む単位画素１０１が複数形成されている。そして、各単位画素１０１を分離するように、隣接する単位画素１０１間のエピタキシャル層１２表面に、選択酸化（ＬＯＣＯＳ）によりフィールド絶縁膜（素子分離絶縁膜）１４が形成されている。さらに、フィールド絶縁膜１４の下部であって基板１１上部に、エピタキシャル層１２とフィールド絶縁膜１４との界面全体を含み、かつｎ型のエピタキシャル層１２を分離するようにｐ型の素子分離領域１３が形成されている。
【００４２】
次に、受光ダイオード１１１の詳細について図４（ａ）により説明する。受光ダイオード１１１は、エピタキシャル層１２と、エピタキシャル層１２の表層に形成されたｐ型の第１のウエル領域１５ａと、第１のウエル領域１５ａの表層からエピタキシャル層１２の表層に延在するｎ型の不純物領域１７とで構成されている。
【００４３】
不純物領域１７は、低濃度ドレイン（ＬＤＤ）構造を有する画像信号検出用ＭＯＳＦＥＴ１１２の低濃度のドレイン領域１７ａから延在するように形成されている。上記説明した水平走査期間において、不純物領域１７は、ドレイン電圧供給線２２に接続されて正の電位にバイアスされる。このとき、不純物領域１７と第１のウエル領域１５ａとの境界面から空乏層が第１のウエル領域１５ａ全体に広がり、ｎ型のエピタキシャル層１２に達する。一方、基板１１とエピタキシャル層１２との境界面から空乏層がエピタキシャル層１２に広がり、第１のウエル領域１５ａに達する。
【００４４】
第１のウエル領域１５ａやエピタキシャル層１２は、ＭＯＳＦＥＴ１１２の第２のウエル領域１５ｂと繋がっているため、光により発生したこれらのホールをＭＯＳＦＥＴ１１２の閾値電圧変調用の電荷として有効に用いることができる。言い換えれば、第１のウエル領域１５ａ及びエピタキシャル層１２全体が光によるキャリア発生領域となる。
【００４５】
また、上記の受光ダイオード１１１においては、不純物領域１７の下に光によるキャリア発生領域が配置されているという点で、受光ダイオード１１１は、光により発生した正孔（ホール）に対する埋め込み構造を有している。従って、捕獲準位の多い半導体層表面に影響されず、雑音の低減を図ることができる。次に、画像信号検出用ＭＯＳＦＥＴ１１２の詳細について図４（ａ）により説明する。
【００４６】
ＭＯＳＦＥＴ１１２部分は、下から順に、ｐ型の基板１１と、この基板１１上に形成されたｎ型のエピタキシャル層１２と、このエピタキシャル層１２内に形成されたｐ型の第２のウエル領域１５ｂとを有している。このＭＯＳＦＥＴ１１２は、リング状のゲート電極１９の外周をｎ型の低濃度のドレイン領域１７ａが囲むような構造を有する。ｎ型の低濃度のドレイン領域１７ａは、ｎ型の不純物領域１７と一体的に形成されている。低濃度のドレイン領域１７ａから延在する不純物領域１７の外側周辺部には、この不純物領域１７と接続し、素子分離領域１３及び素子分離絶縁膜１４にまで延びる高濃度のドレイン領域１７ｂが形成されている。高濃度のドレイン領域１７ｂは、電圧供給線２２のコンタクト層となる。
【００４７】
また、リング状のゲート電極１９によって囲まれるようにｎ型のソース領域１６が形成されている。ソース領域１６は、中央部が高濃度となっており、周辺部が低濃度となっている。垂直出力線２０は、ソース領域１６に接続している。ゲート電極１９は、ドレイン領域１７ａとソース領域１６の間の第２のウエル領域１５ｂ上にゲート絶縁膜１８を介して形成されている。ゲート電極１９下の第２のウエル領域１５ｂの表層がチャネル領域となる。さらに、通常の動作電圧において、チャネル領域を反転状態或いはデプレーション状態に保持するため、チャネル領域に適当な濃度のｎ型不純物を導入してチャネルドープ層１５ｃを形成している。
【００４８】
そのチャネル領域の下の第２のウエル領域１５ｂ内であってチャネル長方向の一部領域に、即ちソース領域１６の周辺部であって、ソース領域１６を囲むように、ｐ＋型のキャリアポケット（高濃度埋込層）２５が形成されている。このｐ＋型のキャリアポケット２５は、例えばイオン注入法により形成することができる。キャリアポケット２５は表面に生じるチャネル領域よりも下側の第２のウエル領域１５ｂ内に形成される。キャリアポケット２５はチャネル領域にかからないように形成することが望ましい。
【００４９】
上記したｐ＋型のキャリアポケット２５では、光発生電荷のうち光発生ホールに対するポテンシャルが低くなるため、ドレイン領域１７ａ、１７ｂにゲート電圧よりも高いバイアス電圧を印加したときに光発生ホールをこのキャリアポケット２５に集めることができる。図４（ｂ）に光発生ホールがキャリアポケット２５に蓄積し、チャネル領域に電子が誘起されて反転領域が生じている状態のポテンシャル図を示す。この蓄積電荷により、ＭＯＳＦＥＴ１１２の閾値電圧が変化する。従って、画像信号の検出は、この閾値電圧の変化を検出することにより行うことができる。
【００５０】
ところで、上記したキャリアのリセット期間においては、ゲート電極１９に高いバイアス電圧を印加し、それによって生じる電界によって第２のウエル領域１５ｂに残るキャリアを基板１１側に掃き出している。この場合、印加したバイアス電圧によって、チャネル領域のチャネルドープ層１５ｃと第２のウエル領域１５ｂとの境界面から空乏層が第２のウエル領域１５ｂに広がり、また、ｐ型の基板１１とエピタキシャル層１２との境界面から空乏層が第２のウエル領域１５ｂの下のエピタキシャル層１２に広がる。従って、ゲート電極１９に印加したバイアス電圧による電界の及ぶ範囲は、主として第２のウエル領域１５ｂ及び第２のウエル領域１５ｂの下のエピタキシャル層１２にわたる。
【００５１】
＜従来の固体撮像素子の動作＞
次に、従来の固体撮像素子の動作について図１１を参照して説明する。図１１は、従来の固体撮像素子の動作を説明するタイミング図である。
【００５２】
図１１において、第１の期間である読み出し期間をＴ１、リセット期間をＴ２、第２の期間であるブランキング期間をＴ３、第３の期間である水平走査期間をＴ４とする。
【００５３】
読み出し期間Ｔ１は、単位画素１０１の画像信号を読み出す期間であり、光量に応じた画像信号を読み出す。読み出し行の垂直走査信号供給線Ｇｉに出力するバイアス電圧Ｖｐｇｉを２．５Ｖ、ドレイン電圧供給線Ｄｉに出力するバイアス電圧Ｖｐｄｉを３．３Ｖにすることで、垂直出力線Ｓ１〜Ｓｍに光量に応じた画像信号が出力される。垂直出力線Ｓ１〜Ｓｍには垂直方向の単位画素１０１のソース電極が共通に接続されているが、非選択行の垂直走査信号供給線Ｇｉには、１．３Ｖという低いバイアス電圧Ｖｐｇｉに設定されているため、最も高いバイアス電圧Ｖｐｇｉ＝２．５Ｖを与えられた読み出し行の画像信号が垂直出力線Ｓ１〜Ｓｍに出力される。
【００５４】
垂直走査回路１２００は、読み出し期間Ｔ１に信号線Ｓｔ１にＨレベルの電位を与えるので、切換素子Ｓｔ１−１〜Ｓｔ１−ｍが導通状態となり、第１のラインメモリ１５１０のコンデンサＣ１−１〜Ｃ１−ｍに読み出し行の単位画素１０１の画像信号がそれぞれ蓄積される。
【００５５】
リセット期間Ｔ２は、単位画素１０１のリセット動作を行う期間である。リセット行と読み出し行の垂直走査信号供給線ＧｉにＶｐｇｉ＝７Ｖ、ドレイン電圧供給線ＤｉにＶｐｄｉ＝５Ｖ、垂直出力線Ｓ１〜ＳｍにＶｐｓｊ＝５Ｖのバイアス電圧を出力することで、単位画素１０１の画像信号がリセットされる。
【００５６】
ブランキング期間Ｔ３は、２回目の読み出し期間であり、リセット直後の単位画素１０１に残ったノイズ成分を読み出す期間である。読み出し期間Ｔ１と同様に、読み出し行の垂直走査信号供給線Ｇｉに出力するバイアス電圧Ｖｐｇｉを２．５Ｖ、ドレイン電圧供給線Ｄｉに出力するバイアス電圧Ｖｐｄｉを３．３Ｖにすることで、垂直出力線Ｓ１〜Ｓｍにノイズ成分が出力される。
【００５７】
垂直走査回路１２００は、ブランキング期間Ｔ３に信号線Ｓｔ３にＨレベルの電位を与えるので、切換素子Ｓｔ３−１〜Ｓｔ３−ｍが導通状態となり、第２のラインメモリ１５２０のコンデンサＣ２−１〜Ｃ２−ｍに読み出し行の単位画素１０１のノイズ成分がそれぞれ蓄積される。
【００５８】
水平走査期間Ｔ４は、第１のラインメモリ１５１０に蓄積された画像信号と、第２のラインメモリ１５２０に蓄積されたノイズ成分を出力する期間で、水平走査回路１６００により水平走査線Ｈ１〜Ｈｍが順次選択され、第１のラインメモリ１５１０に蓄積された画像信号をバッファ回路１６１０を介して出力端子Ｖｏｕｔ１に、第２のラインメモリ１５２０に蓄積されたノイズ成分をバッファ回路１６２０を介して出力端子Ｖｏｕｔ２に出力する。
【００５９】
次に、従来の固体撮像素子の全体の動作について図１２を参照して説明する。図１２は、従来の固体撮像素子の全体の動作を説明するタイミング図である。
【００６０】
図１２において、水平同期信号がＨレベルの期間は水平走査期間Ｔ４であり、水平同期信号がＬレベルの期間は読み出し期間Ｔ１＋リセット期間Ｔ２＋ブランキング期間Ｔ３である。
【００６１】
時点ｔ１で、垂直走査信号供給線Ｇ１に接続されたｍ個の単位画素１０１に対してリセット動作が行われ、時点ｔ２で、垂直走査信号供給線Ｇ２に接続されたｍ個の単位画素１０１に対してリセット動作が行われ、以降同様に順次、垂直走査信号供給線Ｇ３〜Ｇｎに接続されたｍ個の単位画素１０１に対してリセット動作が行われる。
【００６２】
時点ｔ１からｎ周期後の時点ｔ６で再び垂直走査信号供給線Ｇ１に戻り、時点ｔ１から時点ｔ６までに単位画素１０１が受けた画像信号を読み出す読み出し動作が行われる。このｎ周期の期間が露光時間となる。読み出し動作では、出力端子Ｖｏｕｔ１から画像信号が順次出力され、出力端子Ｖｏｕｔ２からノイズ成分が順次出力されていく。単位画素１０１に蓄積できる画像信号の電荷量は限界があり、低照度の被写体に露光条件を合わせると被写体の高輝度部が飽和してしまい、高輝度部に露光条件を合わせると低輝度部の信号がノイズに埋もれてしまう。
【００６３】
＜本発明の固体撮像素子の動作＞
次に、本発明の固体撮像素子の動作の概念について図５を参照して説明する。図５は、本発明の固体撮像素子の動作の概念の動作を説明する概念図である。
【００６４】
本発明の固体撮像素子１０００の動作では、２種類の露光時間を読み出す。図５（Ａ）に示すように、最初にリセット直後のノイズ成分をｎ行×ｍ列の全単位画素１０１について読み出し、フレームメモリ３０００の第１の記憶域に記憶させておく。次に、図５（Ｂ）に示すように、リセット行、読み出し行２、読み出し行１を走査させる。本発明で使われる固体撮像素子１０００は、非破壊読み出しが可能であるから、リセット行から読み出し行１までの時間が第１の露光時間である露光時間１、リセット行から読み出し行２までの時間が第２の露光時間である露光時間２となる。
【００６５】
フレームメモリ３０００の第１の記憶域に記憶させておいたノイズ成分と、各々の単位画素１０１の画像信号の差分を求めることで、ノイズの無い２種類の露光時間の画像信号を得られる。また、本発明で使われる固体撮像素子１０００は、ｋＴＣノイズ（ｋ：ボルツマン定数、Ｔ：温度、Ｃ：容量）が無く、温度変化やバイアス電圧の変化が無い限り、単位画素１０１のリセット直後のノイズ成分は同じであるから、ノイズ読み出しは、最初に１回行い、温度変化やバイアス電圧変化があった場合など、必要に応じて行えばよい。
【００６６】
次に、本発明の固体撮像素子の動作について図６及び図７を参照して説明する。図６は、本発明の固体撮像素子のリセット直後のノイズ成分読み出しの動作を説明するタイミング図である。
【００６７】
まず、画像信号を読み出す前にリセット直後のノイズ成分を全単位画素１０１について読み出す（ノイズ成分読み出し工程）。図６のノイズ読み出し行Ｖｐｇは、ノイズ読み出し行の垂直走査信号供給線Ｇｉに出力するバイアス電圧である。
【００６８】
読み出し期間Ｔ１は、単位画素１０１の画像信号を読み出す期間であるが、ノイズ読み出しには不要なので、垂直走査信号供給線Ｇｉに出力するバイアス電圧を１．３Ｖ、ドレイン電圧供給線Ｄｉに出力するバイアス電圧を３．３Ｖにする。
【００６９】
リセット期間Ｔ２は、単位画素１０１のリセット動作を行う期間である。リセット行と読み出し行の垂直走査信号供給線Ｇｉに７Ｖのバイアス電圧、ドレイン電圧供給線Ｄｉに５Ｖのバイアス電圧、垂直出力線Ｓ１〜Ｓｍに５Ｖのバイアス電圧を出力することで、単位画素１０１の画像信号がリセットされる。
【００７０】
ブランキング期間Ｔ３は、２回目の読み出し期間であり、リセット直後の単位画素１０１に残ったノイズ成分を読み出す期間である。読み出し行の垂直走査信号供給線Ｇｉに出力するバイアス電圧を２．５Ｖ、ドレイン電圧供給線Ｄｉに出力するバイアス電圧を３．３Ｖにすることで、垂直出力線Ｓ１〜Ｓｍにノイズ成分が出力される。
【００７１】
垂直走査回路１２００は、ブランキング期間Ｔ３に信号線Ｓｔ３にＨレベルの電位を与えるので、切換素子Ｓｔ３−１〜Ｓｔ３−ｍが導通状態となり、第２のラインメモリ１５２０のコンデンサＣ２−１〜Ｃ２−ｍに読み出し行の単位画素１０１のノイズ成分がそれぞれ蓄積される。
【００７２】
水平走査期間Ｔ４は、第２のラインメモリ１５２０に蓄積されたノイズ成分を出力する期間で、水平走査回路１６００により水平走査線Ｈ１〜Ｈｍが順次選択され、第２のラインメモリ１５２０に蓄積されたノイズ成分をバッファ回路１６２０を介して出力端子Ｖｏｕｔ２に出力し、ＡＦＥ２１００とＤＳＰ２０００を介してフレームメモリ３０００の第１の記憶域に蓄積される。
【００７３】
次に、光量に応じた画像信号の読み出しを行う。読み出し動作時には、リセット行、露光時間１の読み出し行１、露光時間２の読み出し行２、の３種類の行が走査される。
【００７４】
図７は、リセット行と読み出し行１と読み出し行２の走査について説明するタイミング図である。
【００７５】
読み出し期間Ｔ１は、単位画素１０１の画像信号を読み出す期間であり、露光時間１の読み出し行１の光量に応じた画像信号を読み出す（第２の読み出し工程）。読み出し行１の垂直走査信号供給線Ｇｉに出力するバイアス電圧を２．５Ｖ、ドレイン電圧供給線Ｄｉに出力するバイアス電圧を３．３Ｖにすることで、垂直出力線Ｓ１〜Ｓｍに光量に応じた画像信号が出力される。垂直出力線Ｓ１〜Ｓｍには垂直方向の単位画素１０１のソース電極が共通に接続されているが、非選択行の垂直走査信号供給線Ｇｉには、１．３Ｖという低いバイアス電圧に設定されているため、最も高いバイアス電圧２．５Ｖを与えられた読み出し行の画像信号が垂直出力線Ｓ１〜Ｓｍに出力される。
【００７６】
垂直走査回路１２００は、読み出し期間Ｔ１に信号線Ｓｔ１にＨレベルの電位を与えるので、切換素子Ｓｔ１−１〜Ｓｔ１−ｍが導通状態となり、第１のラインメモリ１５１０のコンデンサＣ１−１〜Ｃ１−ｍに読み出し行１の単位画素１０１の画像信号がそれぞれ蓄積される。
【００７７】
リセット期間Ｔ２は、単位画素１０１のリセット動作を行う期間である。リセット行と読み出し行１の垂直走査信号供給線Ｇｉに７Ｖ、その他の行の垂直走査信号供給線Ｇｉに１．３Ｖ、ドレイン電圧供給線Ｄｉに５Ｖ、垂直出力線Ｓ１〜Ｓｍに５Ｖのバイアス電圧を出力することで、リセット行と読み出し行１の単位画素１０１の画像信号がリセットされる。
【００７８】
ブランキング期間Ｔ３は、露光時間２の読み出し行２の読み出し期間であり、露光時間２で蓄積した単位画素１０１の画像信号を読み出す期間である（第１の読み出し工程）。読み出し行２の垂直走査信号供給線Ｇｉに出力するバイアス電圧を２．５Ｖ、ドレイン電圧供給線Ｄｉに出力するバイアス電圧を３．３Ｖにすることで、垂直出力線Ｓ１〜Ｓｍに読み出し行２の単位画素１０１の画像信号が出力される。
【００７９】
垂直走査回路１２００は、ブランキング期間Ｔ３に信号線Ｓｔ３にＨレベルの電位を与えるので、切換素子Ｓｔ３−１〜Ｓｔ３−ｍが導通状態となり、第２のラインメモリ１５２０のコンデンサＣ２−１〜Ｃ２−ｍに読み出し行２の単位画素１０１の画像信号がそれぞれ蓄積される。
【００８０】
水平走査期間Ｔ４は、第１のラインメモリ１５１０に蓄積された読み出し行１の単位画素１０１の画像信号と、第２のラインメモリ１５２０に蓄積された読み出し行２の単位画素１０１の画像信号を出力する期間で、水平走査回路１６００により水平走査線Ｈ１〜Ｈｍが順次選択され、第１のラインメモリ１５１０に蓄積された読み出し行１の単位画素１０１の画像信号をバッファ回路１６１０を介して出力端子Ｖｏｕｔ１に、第２のラインメモリ１５２０に蓄積された読み出し行２の単位画素１０１の画像信号をバッファ回路１６２０を介して出力端子Ｖｏｕｔ２に出力する。
【００８１】
次に、本発明の固体撮像素子の全体の動作について図８を参照して説明する。図８は、本発明の固体撮像素子の全体の動作を説明するタイミング図である。本実施形態では、ｐ＝２周期を露光時間２とする。
【００８２】
図８において、水平同期信号がＨレベルの期間は水平走査期間Ｔ４であり、水平同期信号がＬレベルの期間は読み出し期間Ｔ１＋リセット期間Ｔ２＋ブランキング期間Ｔ３である。
【００８３】
時点ｔ１から時点ｔ５で、垂直走査信号供給線Ｇ１〜Ｇｎに接続された単位画素１０１に対してリセット直後のノイズ成分の読み出し動作が行われる。ノイズ成分の読み出し動作では、時点ｔ１から時点ｔ６まで出力端子Ｖｏｕｔ２からリセット直後のノイズ成分が順次出力されていく。
【００８４】
時点ｔ６で、垂直走査信号供給線Ｇ１に接続された単位画素１０１に対してリセット動作が行われ、時点ｔ７で、垂直走査信号供給線Ｇ２に接続された単位画素１０１に対してリセット動作が行われる。
【００８５】
時点ｔ６から２周期後の時点ｔ８では、垂直走査信号供給線Ｇ３に接続された単位画素１０１に対してリセット動作が行われるのと同時に、時点ｔ６から時点ｔ８までに垂直走査信号供給線Ｇ１に接続された単位画素１０１が受けた画像信号を読み出す読み出し行２の読み出し動作が行われる。
【００８６】
時点ｔ７から２周期後の時点ｔ９では、垂直走査信号供給線Ｇ４に接続された単位画素１０１に対してリセット動作が行われるのと同時に、時点ｔ７から時点ｔ９までに垂直走査信号供給線Ｇ２に接続された単位画素１０１が受けた画像信号を読み出す読み出し行２の読み出し動作が行われる。
【００８７】
以下同様にリセット行が垂直走査信号供給線Ｇｎに達する時点ｔ１２まで繰り返され、時点ｔ１０から２周期後の時点ｔ１２では、垂直走査信号供給線Ｇｎに接続された単位画素１０１に対してリセット動作が行われるのと同時に、時点ｔ１０から時点ｔ１２までに垂直走査信号供給線Ｇｎ−２に接続された単位画素１０１が受けた画像信号を読み出す読み出し行２の読み出し動作が行われる。
【００８８】
時点ｔ６からｎ周期後の時点ｔ１３では、垂直走査信号供給線Ｇｎ−１に接続された単位画素１０１が受けた画像信号を読み出す読み出し行２の読み出し動作が行われるのと同時に、時点ｔ６から時点ｔ１３までに垂直走査信号供給線Ｇ１に接続された単位画素１０１が受けた画像信号を読み出す読み出し行１の読み出し動作が行われる。
【００８９】
時点ｔ７からｎ周期後の時点ｔ１４では、垂直走査信号供給線Ｇｎに接続された単位画素１０１が受けた画像信号を読み出す読み出し行２の読み出し動作が行われるのと同時に、時点ｔ７から時点ｔ１４までに垂直走査信号供給線Ｇ２に接続された単位画素１０１が受けた画像信号を読み出す読み出し行１の読み出し動作が行われる。
【００９０】
時点ｔ８からｎ周期後の時点ｔ１５では、時点ｔ８から時点ｔ１５までに垂直走査信号供給線Ｇ３に接続された単位画素１０１が受けた画像信号を読み出す読み出し行１の読み出し動作が行われる。
【００９１】
以降同様に、時点ｔ１２からｎ周期後の時点ｔ１７では、時点ｔ１２から時点ｔ１７までに垂直走査信号供給線Ｇｎに接続された単位画素１０１が受けた画像信号を読み出す読み出し行１の読み出し動作が行われる。
【００９２】
読み出し行２の読み出し動作では、時点ｔ８から時点ｔ１５まで出力端子Ｖｏｕｔ２から読み出し行２の露光時間２の画像信号が順次出力され、ＡＦＥ２１００を介してＤＳＰ２０００に送られ、フレームメモリ３０００の第１の記憶域に蓄積されたノイズ成分との差分を第１の画像信号としてフレームメモリ３０００の第２の記憶域に蓄積する。また、読み出し行１の読み出し動作では、時点ｔ１３から時点ｔ１８まで出力端子Ｖｏｕｔ１から読み出し行１の露光時間１の画像信号が順次出力され、ＡＦＥ２１００を介してＤＳＰ２０００に送られ、フレームメモリ３０００の第１の記憶域に蓄積されたノイズ成分との差分を第２の画像信号としてフレームメモリ３０００の第３の記憶域に蓄積する。
【００９３】
以上に述べた前記実施形態によれば、以下の効果が得られる。
【００９４】
本実施形態では、従来の露光時間である露光時間１の画像信号と、露光時間１よりも短い露光時間２の画像信号を取得できるので、低輝度の被写体については露光時間の長い露光時間１の画像信号によりＳＮ比の高い高画質の画像を、高輝度の被写体については露光時間の短い露光時間２の画像信号により飽和しない画像を、それぞれ得ることができるので、これら２つの画像を合成することにより高ダイナミックレンジの画像を得ることができる。また、２つの露光時間に時間的なずれが無いため、動きのある被写体の場合でも高画質な画像を得ることができる。また、従来の回路構成でタイミングジェネレータを変更するだけで実現することができ、同じチップサイズとコストで実現できる。
【００９５】
以上、本発明の実施形態を説明したが、本発明はこうした実施の形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。以下、変形例を挙げて説明する。
【００９６】
（変形例１）本発明に係る固体撮像装置の第１変形例について説明する。前記第１実施形態で説明した固体撮像素子１０００の垂直走査回路１２００を、図９に示すようにデコーダ１２１０に置き換える。基本的な駆動方法は、第１実施形態と同じであるが、デコーダ１２１０を使うことにより読み出し行２を任意の行に設定することができる。図１０は、第１行目と第２行目だけ読み出し行２の走査する方法を示すタイミング図である。リセット行から読み出し行１までの間に複数回の読み出し行２を走査することが可能であるため、第３の露光時間である露光時間３の画像信号を読み出すことが可能になる。第３行目以降は、読み出し行２の走査はなく、露光時間１だけの画像信号を読み出す。
【００９７】
例えば、道路を監視するカメラを想定すると、道路などの動きの無い背景は、露光時間の長い露光時間１で良く、自動車などの動きの速い被写体部分に読み出し行２を走査させることで、被写体ぶれの無い画像を得ることができる。読み出し行２を増やすことにより、第４、第５の露光時間の読み出しもできる。
【図面の簡単な説明】
【００９８】
【図１】本発明の第１実施形態に係る固体撮像装置の構成を示すブロック図。
【図２】固体撮像素子の構成を示す回路図。
【図３】固体撮像素子の単位画素内における素子レイアウトについて示す平面図。
【図４】（ａ）は、固体撮像素子の単位画素内の素子の構造を示す図３のＡ−Ａ線に沿う断面図、（ｂ）は、光発生ホールがキャリアポケットに蓄積し、チャネル領域に電子が誘起されて反転領域が生じている状態のポテンシャルの様子を示す図。
【図５】本発明の固体撮像素子の動作の概念の動作を説明する概念図。
【図６】本発明の固体撮像素子のリセット直後のノイズ成分読み出しの動作を説明するタイミング図。
【図７】リセット行と読み出し行１と読み出し行２の走査について説明するタイミング図。
【図８】本発明の固体撮像素子の全体の動作を説明するタイミング図。
【図９】変形例１の固体撮像素子の構成を示す回路図。
【図１０】変形例１の固体撮像素子の全体の動作を説明するタイミング図。
【図１１】従来の固体撮像素子の動作を説明するタイミング図。
【図１２】従来の固体撮像素子の全体の動作を説明するタイミング図。
【符号の説明】
【００９９】
１…固体撮像装置、１０１…単位画素、１１１…受光ダイオード、１１２…ＭＯＳＦＥＴ、１０００…固体撮像素子、１１００…受光部、１２００…垂直走査回路、１２１０…デコーダ、１３００…リセット回路、１４００…駆動回路、１５１０…第１のラインメモリ、１５２０…第２のラインメモリ、１６００…水平走査回路、１６１０、１６２０…バッファ回路、２０００…ＤＳＰ、２１００…ＡＦＥ、３０００…フレームメモリ。
【図１】
2008092254.tif 000003
【図２】
2008092254.tif 000004
【図３】
2008092254.tif 000005
【図４】
2008092254.tif 000006
【図５】
2008092254.tif 000007
【図６】
2008092254.tif 000008
【図７】
2008092254.tif 000009
【図８】
2008092254.tif 000010
【図９】
2008092254.tif 000011
【図１０】
2008092254.tif 000012
【図１１】
2008092254.tif 000013
【図１２】
2008092254.tif 000014