(57)【要約】【課題】駆動回路のバンプ電極と配線との間の接触抵抗、あるいは、駆動回路内部の内部抵抗による電圧降下の影響を受けず、正確な駆動電圧を、電流駆動素子に入力する。【解決手段】ｍ（ｍ≧２）個の第１配線の各々とｎ（ｎ≧２）個の第２配線の各々との間に接続される（ｍ×ｎ）個の電流駆動素子とを有する表示パネルと、ｍ個の第１配線に第１駆動電圧を出力する第１駆動回路とを備え、第１駆動回路は、ｍ個の各々の第１配線毎に設けられ、ｍ個の第１配線に出力する第１駆動電圧を増幅するｍ個の出力アンプ回路を有し、ｍ個の出力アンプ回路は、演算増幅器を用いたボルテージホロワ回路で構成され、第１駆動回路は、第ｊ番目（１≦ｊ≦ｍ）の第１配線に接続されるｊ番目の第１バンプ電極と、第ｊ番目の第１配線に接続されるｊ番目の第２バンプ電極とを有し、第ｊ番目の演算増幅器の出力端子は、第ｊ番目の第１バンプ電極に接続され、第ｊ番目の演算増幅器の反転入力端子は、第ｊ番目の第２バンプ電極に接続される。【選択図】図１
2008152163.tif 000002
【特許請求の範囲】
【請求項１】
ｍ（ｍ≧２）個の第１配線と、
ｎ（ｎ≧２）個の第２配線と、
前記ｍ個の第１配線の各々と前記ｎ個の第２配線の各々との間に接続される（ｍ×ｎ）個の電流駆動素子とを有する表示パネルと、
前記ｍ個の第１配線に第１駆動電圧を出力する第１駆動回路とを備える表示装置であって、
前記第１駆動回路は、前記ｍ個の各々の第１配線毎に設けられ、前記ｍ個の第１配線に出力する第１駆動電圧を増幅するｍ個の出力アンプ回路と、
第ｊ番目（１≦ｊ≦ｍ）の前記第１配線に接続されるｊ番目の第１バンプ電極及びｊ番目の第２バンプ電極とを有し、
第ｊ番目の前記出力アンプ回路から出力される駆動電圧は、第ｊ番目の前記第１バンプ電極を介して、第ｊ番目の前記第１配線に出力され、
第ｊ番目の前記第２バンプ電極を介して帰還される第ｊ番目の前記第１配線上の電圧に基づき、第ｊ番目の前記第１配線に出力される駆動電圧を、第ｊ番目の前記出力アンプ回路に入力される第１駆動電圧と一致させるフィードバック回路を備えることを特徴とする表示装置。
【請求項２】
前記ｎ個の第２配線に第２駆動電圧を出力する第２駆動回路とを備え、
前記第２駆動回路は、前記ｎ個の各々の第２配線毎に設けられ、前記ｎ個の第２配線に出力する第２駆動電圧を増幅するｎ個の出力アンプ回路と、
第ｋ番目（１≦ｋ≦ｎ）の前記第２配線に接続されるｋ番目の第１バンプ電極及びｋ番目の第２バンプ電極とを有し、
第ｋ番目の前記出力アンプ回路から出力される駆動電圧は、第ｋ番目の前記第１バンプ電極を介して、第ｋ番目の前記第２配線に出力され、
第ｋ番目の前記第２バンプ電極を介して帰還される第ｋ番目の前記第２配線上の電圧に基づき、第ｋ番目の前記第２配線に出力される駆動電圧を、第ｋ番目の前記出力アンプ回路に入力される第２駆動電圧と一致させるフィードバック回路を備えることを特徴とする請求項１に記載の表示装置。
【請求項３】
ｍ（ｍ≧２）個の第１配線と、
ｎ（ｎ≧２）個の第２配線と、
前記ｍ個の第１配線の各々と前記ｎ個の第２配線の各々との間に接続される（ｍ×ｎ）個の電流駆動素子とを有する表示パネルと、
前記ｍ個の第１配線に第１駆動電圧を出力する第１駆動回路とを備える表示装置であって、
前記第１駆動回路は、前記ｍ個の各々の第１配線毎に設けられ、前記ｍ個の第１配線に出力する第１駆動電圧を増幅するｍ個の出力アンプ回路を有し、
前記ｍ個の出力アンプ回路は、第１演算増幅器を用いたボルテージホロワ回路で構成され、
前記第１駆動回路は、第ｊ番目（１≦ｊ≦ｍ）の前記第１配線に接続されるｊ番目の第１バンプ電極と、第ｊ番目の前記第１配線に接続されるｊ番目の第２バンプ電極とを有し、
第ｊ番目の前記第１演算増幅器の出力端子は、第ｊ番目の前記第１バンプ電極に接続され、
第ｊ番目の前記第１演算増幅器の反転入力端子は、第ｊ番目の前記第２バンプ電極に接続されることを特徴とする表示装置。
【請求項４】
ｍ（ｍ≧２）個の第１配線と、
ｎ（ｎ≧２）個の第２配線と、
前記ｍ個の第１配線の各々と前記ｎ個の第２配線の各々との間に接続される（ｍ×ｎ）個の電流駆動素子とを有する表示パネルと、
前記ｍ個の第１配線に第１駆動電圧を出力する第１駆動回路とを備える表示装置であって、
前記第１駆動回路は、前記ｍ個の各々の第１配線毎に設けられ、前記ｍ個の第１配線に出力する第１駆動電圧を増幅するｍ個の出力アンプ回路と、
第ｊ番目（１≦ｊ≦ｍ）の前記第１配線に接続されるｊ番目の第１バンプ電極と、
第ｊ番目の前記第１配線に接続されるｊ番目の第２バンプ電極とを有し、
前記ｍ個の出力アンプ回路の電源電圧を制御する演算増幅器を有し、
前記第１駆動回路は、前記ｍ個の各々の第２バンプ電極と前記演算増幅器の反転入力端子との間に設けられるｍ個のスイッチ回路を有し、
第ｊ番目の前記出力アンプ回路の出力端子は、第ｊ番目の第１バンプ電極に接続され、
前記ｍ個のスイッチ回路は、第１番目ないし第ｍ番目の順番に順次オンとされ、第ｊ番目のスイッチ回路がオンのときに、前記演算増幅器の反転入力端子には、第ｊ番目の前記第１配線に出力する第１駆動電圧が入力されることを特徴とする表示装置。
【請求項５】
前記演算増幅器は、前記第１駆動回路の内部に設けられることを特徴とする請求項４に記載の表示装置。
【請求項６】
前記ｊ番目の第１バンプ電極と、前記ｊ番目の第２バンプ電極とは、隣接して配置されることを特徴とする請求項３ないし請求項５のいずれか１項に記載の表示装置。
【請求項７】
前記ｎ個の第２配線に第２駆動電圧を出力する第２駆動回路を備え、
前記第２駆動回路は、前記ｎ個の各々の第２配線毎に設けられ、前記ｎ個の第２配線に出力する第２駆動電圧を増幅するｎ個の出力アンプ回路を有し、
前記ｎ個の出力アンプ回路は、第２演算増幅器を用いたボルテージホロワ回路で構成され、
前記第２駆動回路は、第ｋ番目（１≦ｋ≦ｎ）の前記第２配線に接続されるｋ番目の第１バンプ電極と、第ｋ番目の前記第２配線に接続されるｋ番目の第２バンプ電極とを有し、
第ｋ番目の前記第２演算増幅器の出力端子は、第ｋ番目の前記第１バンプ電極に接続され、
第ｋ番目の前記第２演算増幅器の反転入力端子は、第ｋ番目の前記第２バンプ電極に接続されることを特徴とする請求項３ないし請求項６のいずれか１項に記載の表示装置。
【請求項８】
前記ｋ番目の第１バンプ電極と、前記ｋ番目の第２バンプ電極とは、隣接して配置されることを特徴とする請求項７に記載の表示装置。
【請求項９】
前記電流駆動素子は、発光ダイオード、有機ＥＬ素子、電界放出型の電子源素子のいずれかであることを特徴とする請求項１ないし請求項８のいずれか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に係り、特に、電流駆動素子を用いる表示装置の駆動回路（ドライバを構成する半導体チップ）に適用して有効な技術に関する。
【背景技術】
【０００２】
平面型表示装置としては、液晶表示装置、プラズマディスプレイパネル等の他に、マトリクス状に配置された電流駆動素子を用いる平面型表示装置が知られている。
このマトリクス状に配置された電流駆動素子を用いる平面型表示装置としては、電流駆動素子として発光ダイオード、または、有機ＥＬ素子を使用し、当該発光ダイオード、または、有機ＥＬ素子を発光させて画像を表示する表示装置、あるいは、電流駆動素子として電界放出型（Field Emittion）の電子源素子を使用し、当該電子源素子から放出された電子により蛍光体層を発光させて画像を表示する表示装置がある。
なお、電界放出型（Field Emittion）の電子源素子としては、ＭＩＭ型（金属（Metal）−絶縁体（Insulator）−金属（Metal）；下記、特許文献１参照）、表面電導型（ＳＥＤ；Surface-conduction Electron-emitter Display；下記、特許文献２参照）等が知られている。
【０００３】
なお、本願発明に関連する先行技術文献としては以下のものがある。
【特許文献１】特開平１１−１２０８９８号公報
【特許文献２】特開平８−４５４４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
マトリクス状に配置された電流駆動素子を用いる平面型表示装置においては、ｍ個の各々の第１配線（例えば、カラム配線）と、ｎ個の各々の第２配線（例えば、ロウ配線）との間に電流駆動素子（例えば、発光ダイオード）が接続される。
ｍ個の第１配線は第１駆動回路（例えば、カラムドライバ）に接続され、ｎ個の第２配線（例えば、ロウドライバ）に接続される。
一般に、第１駆動回路は半導体チップで構成されるが、その内部にｍ個の各々の第１配線毎に設けられる出力アンプを有し、この出力アンプ回路で電流増幅して、ｍ個の各々の第１配線に第１駆動電圧を出力するようにしている。
この出力アンプ回路として、演算増幅器を用いるボルテージホロワ回路で構成される場合がある。その場合に、演算増幅器の反転入力端子には、演算増幅器の出力端子が接続されることになる。
しかしながら、第１駆動回路のバンプ電極と第１配線との間の接触抵抗、あるいは、半導体チップ内部の内部抵抗があるため、出力アンプ回路から出力された第１駆動電圧は、前述した接触抵抗、あるいは、半導体チップ内部の内部抵抗により電圧が降下する。特に、第１配線に流れる電流が大きい場合は、この電圧降下も大きくなり、正確な第１駆動電圧を、電流駆動素子に入力することができないという問題点があった。これは、第２駆動回路側でも同様である。
【０００５】
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、マトリクス状に配置された電流駆動素子を用いる表示装置において、駆動回路のバンプ電極と配線との間の接触抵抗、あるいは、駆動回路内部の内部抵抗による電圧降下の影響を受けず、正確な駆動電圧を電流駆動素子に入力することが可能となる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
【課題を解決するための手段】
【０００６】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）ｍ（ｍ≧２）個の第１配線と、ｎ（ｎ≧２）個の第２配線と、前記ｍ個の第１配線の各々と前記ｎ個の第２配線の各々との間に接続される（ｍ×ｎ）個の電流駆動素子とを有する表示パネルと、前記ｍ個の第１配線に第１駆動電圧を出力する第１駆動回路とを備える表示装置であって、前記第１駆動回路は、前記ｍ個の各々の第１配線毎に設けられ、前記ｍ個の第１配線に出力する第１駆動電圧を増幅するｍ個の出力アンプ回路と、第ｊ番目（１≦ｊ≦ｍ）の前記第１配線に接続されるｊ番目の第１バンプ電極及びｊ番目の第２バンプ電極とを有し、第ｊ番目の前記出力アンプ回路から出力される駆動電圧は、第ｊ番目の前記第１バンプ電極を介して、第ｊ番目の前記第１配線に出力され、第ｊ番目の前記第２バンプ電極を介して帰還される第ｊ番目の前記第１配線上の電圧に基づき、第ｊ番目の前記第１配線に出力される駆動電圧を、第ｊ番目の前記出力アンプ回路に入力される第１駆動電圧と一致させるフィードバック回路を備える。
【０００７】
（２）（１）において、前記ｎ個の第２配線に第２駆動電圧を出力する第２駆動回路とを備え、前記第２駆動回路は、前記ｎ個の各々の第２配線毎に設けられ、前記ｎ個の第２配線に出力する第２駆動電圧を増幅するｎ個の出力アンプ回路と、第ｋ番目（１≦ｋ≦ｎ）の前記第２配線に接続されるｋ番目の第１バンプ電極及びｋ番目の第２バンプ電極とを有し、第ｋ番目の前記出力アンプ回路から出力される駆動電圧は、第ｋ番目の前記第１バンプ電極を介して、第ｋ番目の前記第２配線に出力され、第ｋ番目の前記第２バンプ電極を介して帰還される第ｋ番目の前記第２配線上の電圧に基づき、第ｋ番目の前記第２配線に出力される駆動電圧を、第ｋ番目の前記出力アンプ回路に入力される第２駆動電圧と一致させるフィードバック回路を備える。
【０００８】
（３）ｍ（ｍ≧２）個の第１配線と、ｎ（ｎ≧２）個の第２配線と、前記ｍ個の第１配線の各々と前記ｎ個の第２配線の各々との間に接続される（ｍ×ｎ）個の電流駆動素子とを有する表示パネルと、前記ｍ個の第１配線に第１駆動電圧を出力する第１駆動回路とを備える表示装置であって、前記第１駆動回路は、前記ｍ個の各々の第１配線毎に設けられ、前記ｍ個の第１配線に出力する第１駆動電圧を増幅するｍ個の出力アンプ回路を有し、前記ｍ個の出力アンプ回路は、第１演算増幅器を用いたボルテージホロワ回路で構成され、前記第１駆動回路は、第ｊ番目（１≦ｊ≦ｍ）の前記第１配線に接続されるｊ番目の第１バンプ電極と、第ｊ番目の前記第１配線に接続されるｊ番目の第２バンプ電極とを有し、第ｊ番目の前記第１演算増幅器の出力端子は、第ｊ番目の前記第１バンプ電極に接続され、第ｊ番目の前記第１演算増幅器の反転入力端子は、第ｊ番目の前記第２バンプ電極に接続される。
【０００９】
（４）ｍ（ｍ≧２）個の第１配線と、ｎ（ｎ≧２）個の第２配線と、前記ｍ個の第１配線の各々と前記ｎ個の第２配線の各々との間に接続される（ｍ×ｎ）個の電流駆動素子とを有する表示パネルと、前記ｍ個の第１配線に第１駆動電圧を出力する第１駆動回路とを備える表示装置であって、前記第１駆動回路は、前記ｍ個の各々の第１配線毎に設けられ、前記ｍ個の第１配線に出力する第１駆動電圧を増幅するｍ個の出力アンプ回路と、第ｊ番目（１≦ｊ≦ｍ）の前記第１配線に接続されるｊ番目の第１バンプ電極と、第ｊ番目の前記第１配線に接続されるｊ番目の第２バンプ電極とを有し、前記ｍ個の出力アンプ回路の電源電圧を制御する演算増幅器を有し、前記第１駆動回路は、前記ｍ個の各々の第２バンプ電極と前記演算増幅器の反転入力端子との間に設けられるｍ個のスイッチ回路を有し、第ｊ番目の前記出力アンプ回路の出力端子は、第ｊ番目の第１バンプ電極に接続され、前記ｍ個のスイッチ回路は、第１番目ないし第ｍ番目の順番に順次オンとされ、第ｊ番目のスイッチ回路がオンのときに、前記演算増幅器の反転入力端子には、第ｊ番目の前記第１配線に出力する第１駆動電圧が入力される。（５）（４）において、前記演算増幅器は、前記第１駆動回路の内部に設けられる。
（６）（３）ないし（５）の何れかにおいて、前記ｊ番目の第１バンプ電極と、前記ｊ番目の第２バンプ電極とは、隣接して配置される。
【００１０】
（７）（３）ないし（６）の何れかにおいて、前記ｎ個の第２配線に第２駆動電圧を出力する第２駆動回路を備え、前記第２駆動回路は、前記ｎ個の各々の第２配線毎に設けられ、前記ｎ個の第２配線に出力する第２駆動電圧を増幅するｎ個の出力アンプ回路を有し、前記ｎ個の出力アンプ回路は、第２演算増幅器を用いたボルテージホロワ回路で構成され、前記第２駆動回路は、第ｋ番目（１≦ｋ≦ｎ）の前記第２配線に接続されるｋ番目の第１バンプ電極と、第ｋ番目の前記第２配線に接続されるｋ番目の第２バンプ電極とを有し、第ｋ番目の前記第２演算増幅器の出力端子は、第ｋ番目の前記第１バンプ電極に接続され、第ｋ番目の前記第２演算増幅器の反転入力端子は、第ｋ番目の前記第２バンプ電極に接続される。
（８）（７）において、前記ｋ番目の第１バンプ電極と、前記ｋ番目の第２バンプ電極とは、隣接して配置される。
（９）（３）ないし（８）の何れかにおいて、前記電流駆動素子は、発光ダイオード、有機ＥＬ素子、電界放出型の電子源素子のいずれかである。
【発明の効果】
【００１１】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、マトリクス状に配置された電流駆動素子を用いる表示装置において、駆動回路のバンプ電極と、配線との間の接触抵抗、あるいは、駆動回路内部の内部抵抗による電圧降下の影響を受けず、正確な駆動電圧を、電流駆動素子に入力することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図１は、本発明の実施例の表示装置の等価回路を示す図である。
本実施例の表示パネル１は、電流駆動素子として、発光ダイオード４を使用したパネルである。表示パネル１は、複数の第１配線（コラムライン）５と、複数の第２配線（ロウライン）６とを有し、発光ダイオード４は、複数の第１配線５のそれぞれと、複数の第２配線６のそれぞれとの間に接続される。
複数の第１配線５は、第１駆動回路（コラムドライバ）３に接続され、複数の第２配線６は、第２駆動回路（ロウドライバ）２に接続される。ここで、第１駆動回路３と、第２駆動回路２とは、１個の半導体集積回路（半導体チップ）で構成される。
第２駆動回路２は、それぞれの第２配線毎に設けられる出力アンプ回路を有する。各出力アンプ回路は、演算増幅器（ＡＮＰ１）を用いるボルテージホロワ回路で構成される。
各演算増幅器（ＡＮＰ１）の非反転入力端子（＋）には、第２駆動電圧が入力され、各演算増幅器（ＡＮＰ１）は、当該第２駆動電圧を増幅（所謂、電流増幅）して、それぞれの第２配線６に出力する。なお、各演算増幅器（ＡＮＰ１）の反転入力端子（−）には、それぞれの第２配線６の電圧がフィードバックされる。
【００１３】
第１駆動回路３は、それぞれの第１配線毎に設けられる出力アンプ回路（ＡＮＰ２）を有する。各出力アンプ回路（ＡＮＰ２）は、第１駆動電圧を増幅（所謂、電流増幅）して、各第１配線５に出力する。
この第１駆動電圧は、複数の第１配線５の各々に順次出力され、この第１駆動電圧が出力された第１配線５にアノードが接続されている発光ダイオード４が、第１駆動電圧と第２駆動電圧との電位差に応じた輝度で発光する。
演算増幅器（ＡＮＰ３）は、各出力アンプ回路（ＡＮＰ２）の電源電圧を制御する。この演算増幅器（ＡＮＰ３）の反転入力端子（−）には、スイッチ回路７を介して、それぞれの第１配線５の電圧がフィードバックされる。
スイッチ回路７は、上から下（あるいは、下から上）の順に順次オンとされ、演算増幅器（ＡＮＰ３）の非反転入力端子（＋）には、第１駆動電圧が入力される。
なお、図１において、ＢＮＰ１は後述する第１バンプ電極、ＢＮＰ２は後述する第２バンプ電極であり、Ｒａ，Ｒｃは、第１駆動回路３および第２駆動回路２を構成する半導体集積回路の内部抵抗、Ｒｂ，Ｒｄは、第１駆動回路３、あるいは、第２駆動回路２を構成する半導体集積回路のバンプ電極と第１配線５、あるいは、第２配線６との間の接触抵抗を示す。
【００１４】
図２は、従来の表示装置の等価回路を示す図である。なお、図２において、ＢＮＰはバンプ電極である。
図２に示す等価回路は、下記の点で図１に示す本実施例の等価回路と相異する。
（１）図１では、第２バンプ電極（ＢＮＰ２）が設けられているのに対して、図２では、第２バンプ電極（ＢＮＰ２）が設けられていない点、
（２）各演算増幅器（ＡＮＰ１）の反転入力端子（−）に、各演算増幅器（ＡＮＰ１）の出力端子から出力される電圧がフィードバックされる点、
（３）演算増幅器（ＡＮＰ３）の反転入力端子（−）に、スイッチ回路７を介して、各出力アンプ回路（ＡＮＰ２）の出力端子から出力される電圧がフィードバックされる点、
図３は、演算増幅器を用いるボルテージホロワ回路の動作を説明するための図である。
図３（ａ）に示すように、演算増幅器（ＡＮＰ）を用いるボルテージホロワ回路では、出力電圧（Ｖｏｕｔ）は、入力電圧（Ｖｉｎ）と等しく（Ｖｏｕｔ＝Ｖｉｎ）なる。
しかしながら、図２に示す従来の表示装置では、演算増幅器（ＡＮＰ１）の出力端子とバンプ電極（ＢＮＰ）との間には、内部抵抗（Ｒａ）と、接触抵抗（Ｒｂ）とが挿入されるため、第２配線６の電圧（ＶＯ６）は、下記（１）式に示す値となる。
ＶＯ６＝Ｖｉｎ−（Ｒａ＋Ｒｂ）×Ｉｒｏｗ    ・・・・・・・・・  （１）
ここで、Ｉｒｏｗは、第２配線６に流れる電流である。
【００１５】
近年、表示装置に表示される表示画像の多階調化が進んでおり、例えば、２５６階調では、隣接する階調電圧の差は、数ミリボルトと小さくなっており、そのため従来の表示装置においては、Ｉｒｏｗの電流がそれほど大きくなくても、第２配線６の電圧（ＶＯ６）と、演算増幅器（ＡＮＰ１）の入力電圧（Ｖｉｎ）との差が、数ミリボルト程度となる場合が想定される。
このような場合には、表示装置に表示される表示画像と階調が、本来表示すべき表示画像と異なることになり、例えば、表示画像に横スジが生じる等、表示画像の表示品質が著しく損なわれる。
しかしながら、本実施例では、図３（ｂ）に示すように、演算増幅器（ＡＮＰ）の反転入力端子（−）には、第２配線６の電圧（ＶＯ６）がフィードバックされる。
そして、演算増幅器（ＡＮＰ）では、非反転入力端子（＋）に入力される電圧と、反転入力端子（−）に入力される電圧とが一致するように動作するので、第２配線６の電圧（ＶＯ６）は、下記（２）式に示す値となる。
ＶＯ６＝Ｖｉｎ＝Ｖｏｕｔ−（Ｒａ＋Ｒｂ）×Ｉｒｏｗ    ・・・・・・  （２）
即ち、第２配線６の電圧（ＶＯ６）は、演算増幅器（ＡＮＰ）の非反転入力端子（＋）に入力される電圧（Ｖｉｎ）と同じになる。この場合に、演算増幅器（ＡＮＰ１）の反転入力端子（−）と第２配線６との間の経路にも、内部抵抗（Ｒａ）と接触抵抗（Ｒｂ）は存在するが、演算増幅器（ＡＮＰ１）の入力端子はハイインピーダンスであるので、演算増幅器（ＡＮＰ１）の反転入力端子（−）と第２配線６との間の経路に電流が流れない。そのため、演算増幅器（ＡＮＰ１）の反転入力端子（−）には、第２配線６の正確な電圧がフィードバックされる。
即ち、本実施例では、内部抵抗（Ｒａ）と、接触抵抗（Ｒｂ）の影響を受けることなく、第２駆動回路２から、第２駆動電圧を第２配線６に対して出力することが可能となる。
【００１６】
また、図３（ｃ）に示すように、本実施例では、演算増幅器（ＡＮＰ３）の反転入力端子（−）には、第１配線５の電圧がフィードバックされる。
そして、演算増幅器（ＡＮＰ３）は、非反転入力端子（＋）に入力される電圧（Ｖｉｎ）（これは、出力アンプ回路（ＡＮＰ２）の入力電圧でもある）と、反転入力端子（−）に入力される電圧とが一致するように、出力アンプ回路（ＡＮＰ２）の電源電圧を制御するので、第１配線５の電圧（ＶＯ５）は、演算増幅器（ＡＮＰ３）の非反転入力端子（＋）に入力される電圧（Ｖｉｎ）と同じになる。
したがって、第１配線５の電圧（ＶＯ５）は、下記（３）式に示す値となる。
ＶＯ５＝Ｖｉｎ＝Ｖｏｕｔ１−（Ｒａ＋Ｒｂ）×Ｉｌｏｗ  ・・・・・・  （３）
ここで、Ｖｏｕｔ１は出力アンプ回路（ＡＮＰ２）の出力電圧、Ｉｒｏｗは、第１配線５に流れる電流である。
この場合に、演算増幅器（ＡＮＰ３）の反転入力端子（−）と第１配線５との間の経路にも、内部抵抗（Ｒａ）と接触抵抗（Ｒｂ）は存在するが、演算増幅器（ＡＮＰ３）の入力端子はハイインピーダンスであるので、演算増幅器（ＡＮＰ３）の反転入力端子（−）と第１配線５との間の経路に電流が流れない。
そのため、演算増幅器（ＡＮＰ３）の反転入力端子（−）には、第１配線５の正確な電圧がフィードバックされる。
【００１７】
第１駆動電圧が出力された第１配線５には、第１配線５にアノードが接続されている全ての発光ダイオード４が、第１駆動電圧と第２駆動電圧との電位差に応じた輝度で発光する。そのため、第１配線５を流れる電流は、第２配線６を流れる電流に比して極めて大きいので、従来の表示装置では、第１配線５の電圧（ＶＯ５）と、演算増幅器（ＡＮＰ２）の入力電圧（Ｖｉｎ）との差が、数ミリボルト以上となる場合が想定される。
このような場合には、表示装置に表示される表示画像と階調が、本来表示すべき表示画像と異なることになり、例えば、表示画像に横スジが生じる等、表示画像の表示品質が著しく損なわれる。
しかしながら、本実施例では、演算増幅器（ＡＮＰ３）が、非反転入力端子（＋）に入力される電圧（Ｖｉｎ）と、反転入力端子（−）に入力される電圧とが一致するように、出力アンプ回路（ＡＮＰ２）の電源電圧を制御するので、第１配線５の電圧（ＶＯ５）は、演算増幅器（ＡＮＰ３）の非反転入力端子（＋）に入力される電圧（Ｖｉｎ）と同じにすることができる。
これにより、本実施例では、内部抵抗（Ｒａ）と、接触抵抗（Ｒｂ）の影響を受けることなく、第１駆動回路３から、第１駆動電圧を第１配線５に対して出力することができるので、表示画像に横スジが生じる等、表示画像の表示品質が著しく損なわれるのを防止することが可能となる。
【００１８】
なお、第１駆動回路３において、第２駆動回路２と同様に、各第１配線毎に、演算増幅器（ＡＮＰ）を用いるボルテージホロワ回路で構成される出力アンプ回路を設け、演算増幅器（ＡＮＰ）の反転入力端子（−）に、第１配線５の電圧をフィードバックするようにしてもよい。
また、図１では、演算増幅器（ＡＮＰ３）を、第１駆動回路３の内部に設けているが、演算増幅器（ＡＮＰ３）は、第１駆動回路３の外部に設けるようにしてもよい。
図４は、本実施例の第１駆動回路３、あるいは、第２駆動回路２のバンプ電極の配置位置を示す模式図である。なお、図４において、ＳＵＢは、第１駆動回路３、あるいは、第２駆動回路２がＣＯＧ方式で実装される基板（例えば、ガラス基板）である。
図４に示すバンプ電極（ＢＮＰ１）は、第１駆動回路３であれば、出力アンプ回路（ＡＮＰ２）の出力端子が接続されるバンプ電極、また、第２駆動回路２であれば、演算増幅器（ＡＮＰ１）の出力端子が接続されるバンプ電極である。
また、図４に示すバンプ電極（ＢＮＰ２）は、第１駆動回路３であれば、演算増幅器（ＡＮＰ３）の反転入力端子（−）が接続されるバンプ電極、また、第２駆動回路２であれば、演算増幅器（ＡＮＰ１）の反転入力端子（−）が接続されるバンプ電極である。
図４（ａ）、図４（ｂ）に示すように、バンプ電極（ＢＮＰ１）と、バンプ電極（ＢＮＰ２）とは隣接して配置されるとともに、同一の第１配線５、あるいは、第２配線６に接続される。
【００１９】
以上説明したように、本実施例によれば、マトリクス状に配置された電流駆動素子（ここでは、発光ダイオード）を用いる表示装置において、駆動回路のバンプ電極と配線との間の接触抵抗、あるいは、駆動回路内部の内部抵抗による電圧降下の影響を受けず、正確な駆動電圧を、電流駆動素子に入力することが可能となる。
なお、前述までの説明では、電流駆動素子として、発光ダイオードを用いた表示装置について説明したが、本発明はこれに限定されるものではなく、電流駆動素子として有機ＥＬ素子を使用する表示装置、あるいは、電流駆動素子として電界放出型（Field Emittion）の電子源素子を使用し、当該電子源素子から放出された電子により蛍光体層を発光させて画像を表示する表示装置にも適用可能である。
この電界放出型（Field Emittion）の電子源素子としては、（１）スピント型、（２）カーボンナノチューブ（ＣＮＴ）型、（３）ＭＩＭ型（金属−絶縁体−金属アレイ）、（４）ＭＩＳまたはＭＯＳ型（金属−絶縁体（酸化物）−半導体アレイ）、（５）表面電導型（ＳＥＤ）等が知られている。
以下、電流駆動素子として電界放出型の電子源素子を使用し、当該電子源素子から放出された電子により蛍光体層を発光させて画像を表示する表示装置の一例として、ＭＩＭ型の電界放出型の電子源素子を使用する表示装置について説明する。
【００２０】
図５は、ＭＩＭ型の電界放出型の電子源素子を使用する表示装置の一例の概略構成を示す展開斜視図である。
図５に示す表示装置は、表面に、金属一絶縁膜−金属構造（ＭＩＭ構造）の電子線源アレイが形成される下基板２３と、ストライプ状の蛍光体層が形成される上基板２５とが、枠ガラス２４により対向配置されて構成される。なお、図５において、２６は排気管である。
図６は、図５に示す下基板２３の一例の概略構成を示す図である。
同図に示す下基板２３は、ソーダガラス等のガラス基板１１上に形成されるＸ方向に延びるストライプ状の下部電極１２と、下部電極１２上に形成される電界緩和層（または層間絶縁膜）１３およびトンネル絶縁層１４と、電界緩和層１３およびトンネル絶縁層１４上に形成されるＹ方向に延びるストライプ状のバス電極１５と、バス電極１５上に形成される上部電極１６とで構成される。
ここで、下部電極１２とバス電極１５とは、互いに略直交するように形成され、下部電極１２とバス電極１５とが重なる領域内の一部に電子放出部１７が形成される。
この電子放出部１７は、バス電極１５が除去され、上部電極１６がトンネル絶縁層１４を介して下部電極１２と対向している。
図７は、図５に示す上基板２５の一例の概略構成を示す図である。
同図に示す上基板２５は、ソーダガラス等のガラス基板２１上に、Ｙ方向に延びるストライプ状の赤、緑、青の蛍光体層から成る蛍光体ストライプ１８と、当該蛍光体ストライプ１８上に形成されるメタルバック（Ａｌ膜）膜１９とで構成される。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施例の表示装置の等価回路を示す図である。
【図２】従来の表示装置の等価回路を示す図である。
【図３】演算増幅器を用いるボルテージホロワ回路の動作を説明するための図である。
【図４】本発明の実施例の第１駆動回路、あるいは、第２駆動回路のバンプ電極の配置位置を示す模式図である。
【図５】本発明の実施の形態の表示装置の概略構成を示す展開斜視図である。
【図６】図５に示す下基板の一例の概略構成を示す図である。
【図７】図５に示す上基板の一例の概略構成を示す図である。
【符号の説明】
【００２２】
１  表示パネル
２  第２駆動回路（ロウドライバ）
３  第１駆動回路（コラムドライバ）
４  発光ダイオード
５  第１配線
６  第２配線
７  スイッチ回路
１１，２１  ガラス基板
１２  下部電極（第１導電膜）
１３  電界緩和層（または層間絶縁膜）
１４  トンネル絶縁層
１５  バス電極
１６  上部電極（第２導電膜）
１７  電子放出部
１８  蛍光体ストライプ
１９  メタルバック（Ａｌ膜）膜
２３  下基板
２４  枠ガラス
２５  上基板
２６  排気管
ＳＵＢ  基板
ＡＮＰ１，ＡＮＰ３  演算増幅器
ＡＮＰ２  出力アンプ回路
ＢＮＰ，ＢＮＰ１、ＢＮＰ２  バンプ電極
Ｒａ，Ｒｃ  内部抵抗
Ｒｂ，Ｒｄ  接触抵抗
【図１】
2008152163.tif 000003
【図２】
2008152163.tif 000004
【図３】
2008152163.tif 000005
【図４】
2008152163.tif 000006
【図５】
2008152163.tif 000007
【図６】
2008152163.tif 000008
【図７】
2008152163.tif 000009