(57)【要約】【課題】プリント配線板、プリント回路板およびプリント回路板を備えた電子機器において、はんだバンプの形状が方向によって異ならない対称性を備えた形状になるようにして、ＩＣチップの接合信頼性を高める。【解決手段】システム基板１２は、複数の導体層と、各導体層の間に積層された複数の絶縁層と、半導体装置２２とを備え、複数の絶縁層のうちの最も外側に配置されている最外層における外側の導体層をフリップチップ接合用の電極とした所定領域を有し、その所定領域内の電極は、電極と対向する内側の導体層と接合されている。システム基板１２は、ハードディスク装置１に備えられている。【選択図】図２
2008140897.tif 000002
【特許請求の範囲】
【請求項１】
複数の導体層と、
各前記導体層の間に積層された複数の絶縁層とを備え、
前記複数の絶縁層のうちの最も外側に配置されている最外層における外側の前記導体層をフリップチップ接合用の電極とした所定領域を有し、
該所定領域内の前記電極は、該電極と対向する内側の前記導体層と接合されていることを特徴とするプリント配線板。
【請求項２】
前記電極は、フィルドビアによって構成されていることを特徴とする請求項１記載のプリント配線板。
【請求項３】
前記電極は、前記所定領域内にフィルドビアを形成した後、前記所定領域内から配線を除去することによって形成することを特徴とする請求項１記載のプリント配線板。
【請求項４】
前記電極は、前記フリップチップ接合に用いられる半導体装置の電極に対応した大きさを有することを特徴とする請求項１〜３のいずれか一項記載のプリント配線板。
【請求項５】
前記電極は、平面視円形状に形成されていることを特徴とする請求項１〜４のいずれか一項記載のプリント配線板。
【請求項６】
複数の導体層と、
各前記導体層の間に積層された複数の絶縁層と、
半導体装置とを備え、
前記複数の絶縁層のうちの最も外側に配置されている最外層における外側の前記導体層をフリップチップ接合用の電極とした所定領域を有し、
該所定領域内の前記電極は、一端が前記半導体装置とはんだ接合され、他端が該電極と対向する内側の前記導体層と接合されていることを特徴とするプリント回路板。
【請求項７】
前記電極は、フィルドビアによって構成されていることを特徴とする請求項６記載のプリント回路板。
【請求項８】
プリント回路板を備えた電子機器であって、
前記プリント回路板は、
複数の導体層と、
各前記導体層の間に積層された複数の絶縁層と、
半導体装置とを備え、
前記複数の絶縁層のうちの最も外側に配置されている最外層における外側の前記導体層をフリップチップ接合用の電極とした所定領域を有し、
該所定領域内の前記電極は、一端が前記半導体装置とはんだ接合され、他端が該電極と対向する内側の前記導体層と接合されていることを特徴とする電子機器。
【請求項９】
前記電極は、フィルドビアによって構成されていることを特徴とする請求項８記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ハードディスク装置等の電子機器に備えられるプリント配線板、プリント回路板およびプリント回路板を備えた電子機器に関する。
【背景技術】
【０００２】
ハードディスク装置等の電子機器においては、樹脂基板上に配線パターンが形成されているプリント配線板（プリント基板ともいう）に電子部品が実装されたプリント回路板が備えられている。
【０００３】
この種の電子機器においては、特にベアチップＩＣの接続用電極を配線基板に対向してフェイスダウンボンディングを行うフリップチップ実装技術が高密度実装に優れているため、実用化が進んでいる。フリップチップ実装技術に関して、例えば特許文献１には、半導体素子の電極の平面配置に一致する配置でビア導体が基板に設けられたインターポーザが接合され、そのインターポーザが絶縁材料を複数積層して形成されている配線基板が開示されている。
【特許文献１】特開２００５−１１８８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、フリップチップ実装に用いられる電極パッドは、プリント配線板の電極形状に合わせてソルダレジスト等の絶縁膜等をエッチング等によって削り取る開口処理を行い、配線パターンの表面を露わにして形成されることがある。また、露わとなった配線パターンにはＮｉ／Ａｕのめっきが必要に応じて施されている。
【０００５】
この場合、フリップチップ接合用の電極パッドは配線パターンが平行かつ等間隔に形成されている部分について、一括して開口処理を行うことによって露わになった部分を電極として定義している。例えば、電極がＩＣの周囲に配置されたペリフェラルタイプのベアＩＣ（例えば、バンプ径は約100μｍ，バンプ高さは約90μｍ，パッシベーション開口は直径90μｍ、バンプピッチは約200μｍ）をフリップチップ実装を行うことを想定したプリント配線版１００は、図７、図８に示すようにして、電極１０１が形成されている。このプリント配線版１００は、ソルダレジスト１０３を抜き幅Ｗ２（約140μｍ）で除去して基材１０２の表面部分に露わにされる配線パターンの線幅Ｗ１（約100μｍ）の部分が電極１０１となっている。
【０００６】
このようなプリント配線板１００にＩＣチップ１０４をフリップチップ接合した場合について、図７に示す電極１０１ａにおけるはんだバンプ１０５の接合部分を図７に示す２つの方向からみた断面を拡大して図示すると、図９，図１０のようになる。図９はプリント配線板１００にＩＣチップ１０４をフリップチップ接合した場合の図７のIX−IX線で切断した断面図、図１０は同じく図７のＸ−Ｘ線で切断した断面図である。
【０００７】
接合に用いるはんだは電極１０１の形状（ここでは、100μｍ×140μｍの長方形）に従って濡れるため、濡れ拡がり方が方向によって変わってくる。すなわち、図９，１０に示すとおり、はんだバンプ１０５は、電極１０１ａにおいては、図７のIX−IX線で切断した断面（断面Ｘ）と、図７のＸ−Ｘ線で切断した断面（断面Ｙ）との間での形状が、断面Ｘからみたときの幅が断面Ｙからみたときの幅よりも相対的に細くなり、断面Ｙに沿った方向へのはんだ濡れ拡がり量が断面Ｘに沿った方向よりも多いひずんだ形状になる。また、はんだバンプ１０５は、ＩＣチップ１０４とはんだバンプ１０５との間に設けられるパッシベーション膜１０６側と、電極１０１側とにおけるはんだ濡れ拡がり面積が著しく相違したいびつな形状にもなっている。
【０００８】
一般的に半導体部品のはんだ接合部には、ＩＣチップのシリコン部分とプリント配線板の樹脂部分の熱膨張係数の違いにより、周囲環境の温度変化に伴うストレスが積み重なりやすい。そのため、アンダーフィル等の緩衝材で補強しても、はんだバンプ１０５がいびつな形状で形成されると、はんだバンプ１０５に対するクラック発生といった長期間における接合信頼性に影響が及ぶことが想定され得る。
【０００９】
つまり、プリント配線板１００と、ＩＣチップ１０４との熱膨張係数の相違による熱ストレスがはんだバンプ１０５に加わるため、はんだバンプ１０５が上記のような対称性に乏しいいびつな形状で形成されると、熱ストレスがパッシベーション膜１０６とはんだバンプ１０５の接合界面近傍にかかりやすくなり、はんだバンプ１０５が熱ストレスに対して脆弱になる可能性が非常に高い。
【００１０】
そこで、本発明は上記課題を解決するためになされたもので、ハードディスク装置等の電子機器に備えられるプリント配線板、プリント回路板およびプリント回路板を備えた電子機器において、はんだバンプの形状が方向によって異ならない対称性を備えた形状になるようにし、ＩＣチップの接合信頼性を高めることを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明に係るプリント配線板は、複数の導体層と、各導体層の間に積層された複数の絶縁層とを備え、複数の絶縁層のうちの最も外側に配置されている最外層における外側の導体層をフリップチップ接合用の電極とした所定領域を有し、その所定領域内の電極は、その電極と対向する内側の導体層と接合されていることを特徴としている。
【００１２】
また、本発明に係るプリント回路板は、複数の導体層と、各導体層の間に積層された複数の絶縁層と、半導体装置とを備え、複数の絶縁層のうちの最も外側に配置されている最外層における外側の導体層をフリップチップ接合用の電極とした所定領域を有し、その所定領域内の電極は、一端が半導体装置とはんだ接合され、他端がその電極と対向する内側の導体層と接合されていることを特徴としている。
【００１３】
さらに、本発明に係る電子機器は、プリント回路板を備え、プリント回路板は、複数の導体層と、各導体層の間に積層された複数の絶縁層と、半導体装置とを備え、複数の絶縁層のうちの最も外側に配置されている最外層における外側の導体層をフリップチップ接合用の電極とした所定領域を有し、その所定領域内の電極は、一端が半導体装置とはんだ接合され、他端がその電極と対向する内側の導体層と接合されていることを特徴としている。
【発明の効果】
【００１４】
以上詳述したように、本発明によれば、ハードディスク装置等の電子機器に備えられるプリント配線板、プリント回路板およびプリント回路板を備えた電子機器において、はんだバンプの形状が方向によって異ならない対称性を備えた形状になるようにして、ＩＣチップの接合信頼性を高めることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について説明する。なお、同一要素には同一符号を用い、重複する説明は省略する。
【００１６】
図１は、本発明の実施形態が適用される電子機器としてのハードディスク装置（以下、「ＨＤＤと略称する）の一例を示す斜視図である。
【００１７】
図１に示すように、ＨＤＤ１は、図２を用いて後述する様々な構成要素を収納する底部筐体（第１シェル）１１ａと、底部筐体１１ａを覆う蓋状筐体（第２シェル）１１ｂとからなる概ね矩形の筐体１１と、筐体１１の外面、すなわち底部筐体１１ａの背面に取り付けられるシステム基板１２とを有している。第１シェル（底部筐体）１１ａと第２シェル（蓋状筐体）１１ｂとは、図示しない気密構造により、内部にゴミやほこり等の異物が入ることがないように密閉されている。
【００１８】
図２に示すように、筐体１１には、直径が概ね２１．６ｍｍ（０．８５インチ）の円盤状の記録媒体であって、１枚当たりの容量が概ね２ＧＢ（ギガバイト）の磁気ディスク（ハードディスク）１３、およびハードディスク１３に情報を記録し、またはハードディスク１３から情報を読み取り再生する記録再生ヘッド１４が組み込まれている。なお、記録再生ヘッド１４は、ヘッド１４をハードディスク１３の面方向に沿って旋回運動可能に保持するキャリッジ１５の一端側に設けられている。また、キャリッジ１５は、ボイスコイルモータ（キャリッジ駆動装置、以下、ＶＣＭと呼称する）１６の支点１６ａに固定されている。従って、記録再生ヘッド１４は、ディスク１３の半径方向の任意の位置で、ディスクへの情報の記録およびディスクからの情報の再生が可能に移動される。
【００１９】
キャリッジ１５の支点側には、キャリッジ１５が移動される量、すなわちＶＣＭ１６がキャリッジ１５を旋回させるための動作を制御するキャリッジ駆動回路１７がキャリッジＦＰＣ（接続媒体）１８を介して接続されている。
【００２０】
キャリッジ駆動回路１７は、システム基板１２の所定の位置に設けられたターミナル（接続端子群）１９と底部筐体１１ａの背面側において接続されている。また、キャリッジ駆動回路１７は、底部筐体１１ａに設けられた支持ポスト２０により、底部筐体１１ａの所定の位置に位置決めされている。
【００２１】
筐体１１内にはまた、（ハードディスク１３に隠れるため見えない）モータの回転軸に設けられ、ハードディスク１３を所定の速度で回転可能に支持するターンテーブル（ディスクモータ）２１や詳述しないがディスクモータ（ターンテーブル）２１の回転／停止、および回転速度等を制御するモータ駆動回路等が設けられている。
【００２２】
さらに、筐体１１内には、記録再生ヘッド１４を、ハードディスク１３への情報の記録またはディスク１３からの情報の再生が可能なロード状態からアンロードした状態で待機させるランプロード機構２２や、ヘッド１４すなわちキャリッジ１５を、ハードディスク１３に対する記録動作やハードディスク１３からの再生動作のない非動作時の退避位置においてロックするラッチ機構（図示せず）が組み込まれている。
【００２３】
本実施の形態では、上記のＨＤＤ１を構成するシステム基板１２について本発明が適用された場合を想定している。すなわち、本実施の形態では、システム基板１２が本発明におけるプリント回路板に相当し、システム基板１２から、搭載されている電子部品が除去された基板が本発明におけるプリント配線板に相当することを想定している。
【００２４】
システム基板１２は、底部筐体１１ａに接続される表面側に図示しない配線パターンが形成され、その配線パターンに接続されるようにして、ＩＣチップ２２（半導体装置）を含む複数の図示しない電子部品が実装されている。そして、ＩＣチップ２２からの制御信号が配線パターンおよびターミナル１９を介してキャリッジ駆動回路１７に入力されることにより、キャリッジ１５の移動が制御されてＨＤＤ１が情報の読み書き動作を実行するようになっている。
【００２５】
そして、システム基板１２は、配線パターンのうちのＩＣチップ（ペリフェラルタイプのベアＩＣ）２２の実装される所定の領域（実装領域２３）において、図３、図４に示すようにして、後述する無配線電極２６が形成されている。
【００２６】
図３はシステム基板１２における実装領域２３を示す平面図である。また、図４は図３における領域Ｐを拡大し、一部省略して示す平面図である。
【００２７】
実装領域２３は、ペリフェラルタイプのベアＩＣをフリップチップ実装を行うことを想定して形成されている。実装領域２３は、ソルダレジスト２４を抜き幅Ｗ２（約140μｍ）で除去して後述する最外層３１の表面部分に露わにされる部分にフリップチップ接合用の無配線電極２６が複数形成されている。
【００２８】
無配線電極２６は、例えば直径約100μｍの円形状に形成され、後述する導体のフィルドレーザビア（またはレーザビア）を用いて次のようにして形成されている。
【００２９】
すなわち、無配線電極２６は、後述する各絶縁層３１〜３７にフィルドレーザビアを形成して後述する積層基板とした後に、システム基板１２の表面側における実装領域２３において、ソルダレジスト２４を抜き幅Ｗ２で除去し、さらに、絶縁層３１〜３７のうちの最も外層に配置される絶縁層３１（本実施の形態では、絶縁層３１を最外層３１ともいう）に形成されている図示しない配線パターン（外層導体）を除去することによって形成されている（なお、実装領域２３以外の領域では、図示はしないが配線パターンが残されたままとなっている）。
【００３０】
最外層３１の配線パターンを除去する方法は化学エッチングとすることができ、研削等の物理的方法にすることもできる。なお、配線パターンの除去は一部または全部でもよく、全部除去の場合はソルダレジストレスにすることもでき、この場合ははんだの安定した印刷性を確保することができる。
【００３１】
ここで、システム基板１２における実装領域２３の断面を図示すると、図６に示すようになっている。図６に示すように、システム基板１２は、ガラスエポキシ樹脂などの絶縁材からなる絶縁層３１〜３７が積層された積層構造を有する積層基板で、各絶縁層３１〜３７には、それぞれを貫通するフィルドレーザビアが形成されている。このうち、絶縁層３１は最も外層に配置されており、フィルドレーザビア２６ａ，２６ｂの配線パターンを除去して得られる無配線電極２６が形成されている。各絶縁層３１〜３７は、導体層４１，４２，４３を含む複数の導体層の間に積層されている。また、無配線電極２６は対向する内側の導体層４３と接合されている。
【００３２】
そして、絶縁層３２はフィルドレーザビア３２ａ，３２ｂが形成され、絶縁層３３，３４，３５はそれらを貫通する内層スルーホール３３ａが形成されている。絶縁層３６はフィルドレーザビア３６ａ，３６ｂ，３６ｃが形成され、絶縁層３７はフィルドレーザビア３７ａ，３７ｂ，３７ｃが形成されている。なお、フィルドレーザビア３２ａ，３２ｂ、３７ａ，３７ｂ，３７ｃはフィルドレーザビアではなく、単なるレーザビアであってもよい。
【００３３】
内層スルーホール３３ａ、フィルドレーザビア３６ａ〜３６ｃ、３７ａ〜３７ｃはそれぞれ絶縁層３３，３６，３７に対するレーザ加工によってビア孔を形成したのち、そのビア孔にビア導体を充填して形成されている。そのため、内層スルーホール３３ａ、フィルドレーザビア３６ａ〜３６ｃ、３７ａ〜３７ｃはもとより、無配線電極２６とされたフィルドレーザビア２６ａ、２６ｂも所望の寸法や形状で形成されている。
【００３４】
そして、無配線電極２６はレーザ加工によって形成されたフィルドレーザビアを用い、その配線パターンを除去したものである。そのため、無配線電極２６は直径が約φ100μｍ程度の平面視円形状であり、実装されるＩＣチップ２２の電極パッド（配線電極）のサイズに対応した大きさで形成されている。
【００３５】
そのため、実装領域２３においてＩＣチップ２２のフリップチップ接合を行うと、図５に示すように、はんだバンプ２７はほぼ球に近い対称な形状にすることができる。この場合、パッシベーション膜２８側と無配線電極２６側へのはんだ濡れ拡がり面積もほぼ等しくなる。なお、図５は、図３のＶ−Ｖ線で切断した断面図であるが、はんだバンプ２７はほぼ球に近い対称な形状であるため、Ｖ−Ｖ線に交差する方向からみても、はんだバンプ２７は図５と同様の形状になっている。
【００３６】
したがって、システム基板１２の絶縁層３１〜３７と、ＩＣチップ２２のシリコン部分との熱膨張係数の相違による熱ストレスがはんだバンプ２７に加わっても、熱ストレスが各方向に分散して加わるようになるため、熱ストレスに対してパッシベーション膜２８とはんだバンプ２７の接合界面近傍に発生するひずみが従来よりも著しく減少する。そのため、はんだバンプ２７の熱ストレスに対する強度マージンが広がり、ＩＣチップ２２の接合信頼性を高めることができる。
【００３７】
システム基板１２は、ＨＤＤ１の動作環境下で要求される動作スペックに対するマージンが広がり、ガラスエポキシ樹脂からなる最外層３１とはんだバンプ２７との熱膨張係数の相違に伴う熱ストレスがかかっても、はんだバンプ２７にクラックが生じることがなく、接合状態を確実に維持することができる。
【００３８】
以上の実施の形態では、電子機器としてハードディスク装置を例にとって説明しているが、本発明はハードディスク装置以外の電子機器についても適用することができる。
また、本発明に係るプリント配線板は、複数の絶縁層が積層されている積層基板と、複数の絶縁層のうちの最も外側に配置されている最外層に配置され、その最外層からの引出配線を有しないフリップチップ接合用の無配線電極とを有するようにすることもできる。
無配線電極は、最外層を貫通するビア孔に充填されたビア導体からなるフィルドビアによって構成されているようにすることもできる。
【００３９】
以上の説明は、本発明の実施の形態についての説明であって、この発明の装置及び方法を限定するものではなく、様々な変形例を容易に実施することができる。又、各実施形態における構成要素、機能、特徴あるいは方法ステップを適宜組み合わせて構成される装置又は方法も本発明に含まれるものである。
【図面の簡単な説明】
【００４０】
【図１】本発明が適用されるハードディスク装置の一例の外観を示す斜視図である。
【図２】同じく、分解斜視図である。
【図３】図１のハードディスク装置を構成するシステム基板のうちのＩＣチップの実装領域を示す平面図である。
【図４】図３における領域Ｐを拡大し、一部省略して示す平面図である。
【図５】図３の実装領域にＩＣチップをフリップチップ接合した場合のＶ−Ｖ線で切断した断面図である。
【図６】システム基板の実装領域における断面図である。
【図７】従来のプリント配線版を示す平面図である。
【図８】図７における領域Ｑを拡大し、一部省略して示す平面図である。
【図９】図７のプリント配線板にＩＣチップをフリップチップ接合した場合の図７のIX−IX線で切断した断面図である。
【図１０】同じく、図７のＸ−Ｘ線で切断した断面図である。
【符号の説明】
【００４１】
１…ＨＤＤ、１２…システム基板、２２…ＩＣチップ
２３…実装領域、２４…ソルダレジスト
２６…無配線電極、３１…最外層、３２〜３７…絶縁層
３２ａ，３２ｂ，３６ａ，３６ｂ，３６ｃ…フィルドレーザビア
３７ａ〜３７ｃ…フィルドレーザビア、４１〜４３…導体層
【図１】
2008140897.tif 000003
【図２】
2008140897.tif 000004
【図３】
2008140897.tif 000005
【図４】
2008140897.tif 000006
【図５】
2008140897.tif 000007
【図６】
2008140897.tif 000008
【図７】
2008140897.tif 000009
【図８】
2008140897.tif 000010
【図９】
2008140897.tif 000011
【図１０】
2008140897.tif 000012