(57)【要約】【課題】下層レジストをエッチングする際、サイドエッチの発生しにくい下層レジスト材料を、エッチング前に非破壊で光学的に見分ける方法およびそのための装置、ならびにこの方法を使用する半導体装置の製造方法を提供すること。【解決手段】基板上に成膜したレジスト膜の評価方法であって、レジストのエッチング耐性と光学特性との相関データをあらかじめ取得するステップと、前記レジスト膜の光学特性を評価するステップと、レジスト膜の光学特性を評価する前記ステップで得た前記光学特性と前記相関データとに基づいて、前記レジスト膜のエッチング耐性を評価するステップと、を含むことを特徴とするレジスト膜の評価方法。【選択図】図１
2008124170.tif 000002
【特許請求の範囲】
【請求項１】
基板上に成膜したレジスト膜の評価方法であって、
レジストのエッチング耐性と光学特性との相関データをあらかじめ取得するステップと、
前記レジスト膜の光学特性を評価するステップと、
レジスト膜の光学特性を評価する前記ステップで得た前記光学特性と前記相関データとに基づいて、前記レジスト膜のエッチング耐性を評価するステップと、
を含むことを特徴とするレジスト膜の評価方法。
【請求項２】
レジストのエッチング耐性と光学特性との相関データをあらかじめ取得する前記ステップは、レジストのエッチング耐性と屈折率との相関データをあらかじめ取得するステップであり、
レジスト膜の光学特性を評価する前記ステップは、前記レジスト膜の屈折率を測定するステップであり、
レジスト膜のエッチング耐性を評価する前記ステップは、レジスト膜の屈折率を測定する前記ステップで得た前記屈折率と、エッチング耐性と屈折率との前記相関データに基づいて、前記レジスト膜のエッチング耐性を評価するステップであることを特徴とする請求項１に記載のレジスト膜の評価方法。
【請求項３】
前記屈折率はエリプソメーターにより測定することを特徴とする請求項２に記載のレジスト膜の評価方法。
【請求項４】
レジスト膜の屈折率を測定する前記ステップは、４００ｎｍから１０００ｎｍの波長領域での任意の波長で屈折率を測定するステップであることを特徴とする請求項２または３に記載のレジスト膜の評価方法。
【請求項５】
レジストのエッチング耐性と光学特性との相関データをあらかじめ取得する前記ステップは、レジストのエッチング耐性と基板に塗布したレジスト表面の色調との相関データをあらかじめ取得するステップであり、
レジスト膜の光学特性を評価する前記ステップは、前記レジスト膜の表面の色調を評価するステップであり、
レジスト膜のエッチング耐性を評価する前記ステップは、レジスト膜の表面の色調を評価する前記ステップで得た前記レジスト膜の表面の色調と、レジストのエッチング耐性と基板に塗布したレジスト表面の色調との前記相関データとに基づいて、前記レジスト膜のエッチング耐性を評価するステップであることを特徴とする請求項１に記載のレジスト膜の評価方法。
【請求項６】
レジストのエッチング耐性と基板に塗布したレジスト表面の色調との相関データをあらかじめ取得する前記ステップと、レジスト膜の表面の色調を評価する前記ステップとにおいて、レジスト表面の前記色調と、レジスト膜の表面の前記色調は、目視観察により得ることを特徴とする請求項５に記載のレジスト膜の評価方法。
【請求項７】
前記レジスト膜は、多層レジストの下層レジスト膜であることを特徴とする請求項１乃至６いずれかに記載のレジスト膜の評価方法。
【請求項８】
レジスト膜の前記エッチング耐性は、前記レジストのサイドエッチングに対する耐性である請求項１乃至７いずれかに記載のレジスト膜の評価方法。
【請求項９】
基板上に成膜したレジスト膜を評価するための装置であって、
前記レジスト膜の屈折率を測定する測定部と、
レジストの屈折率とそれに関連づけられたエッチング耐性とをデータ対としてテーブルを作成し記憶する記憶部と、
前記記憶部に記憶された前記テーブルに基づいて、前記測定部で得た前記レジスト膜の屈折率に対応する前記レジスト膜のエッチング耐性を予測する予測部と、
を含むことを特徴とするレジスト膜の評価装置。
【請求項１０】
レジスト膜の前記エッチング耐性は、前記レジストのサイドエッチングに対する耐性である請求項９に記載のレジスト膜の評価装置。
【請求項１１】
基板上の被エッチング膜に、少なくとも下層レジスト膜およびシリコン含有膜を含む多層レジスト膜により所定形状のパターンを形成するステップを含む半導体装置の製造方法であって、
前記被エッチング膜上に前記下層レジスト膜を形成するステップと、
前記下層レジスト膜上に、前記シリコン含有膜を形成するステップと、
前記シリコン含有膜を前記所定形状のパターンにエッチングするステップと、
前記シリコン含有膜をマスクとして、前記下層レジスト膜をエッチングするステップと、
前記下層レジスト膜をマスクとして前記被エッチング膜をエッチングし前記所定形状のパターンを形成するステップと、
を含み、
被エッチング膜上に下層レジスト膜を形成する前記ステップは、
請求項１乃至８いずれかに記載のレジスト膜の評価方法により選択された下層レジスト膜を形成するステップであることを特徴とする半導体装置の製造方法。
【請求項１２】
前記下層レジスト膜上に、前記シリコン含有膜を形成するステップと、
前記シリコン含有膜を前記所定形状のパターンにエッチングするステップと、の間に、前記シリコン含有膜上に上層レジスト膜を形成するステップと、
前記上層レジスト膜を前記所定形状のパターンにエッチングするステップと、をさらに含み、
前記シリコン含有膜を前記所定形状のパターンにエッチングするステップは、前記上層レジスト膜のパターンを前記シリコン含有膜に転写するステップを含むことを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
請求項１乃至８いずれかに記載のレジスト膜の評価方法により選択された下層レジスト膜を形成する前記ステップが、波長６３３ｎｍにおける屈折率が１．６４以上である下層レジストを形成するステップであることを特徴とする請求項１１または１２記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レジスト膜の評価方法および評価装置、ならびに半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造方法において、被エッチング材料のパターニングは、一般的に、単層レジストを露光し、そのレジストをマスクとして下地材料をドライエッチングすることにより行われる。
近年、半導体素子の微細化に伴い配線ピッチが狭くなってきており、レジストマスクのアスペクト比が高くなることで、露光マージンやレジストマスクの応力に対する耐性が低下してきている。そのため、レジスト膜を薄膜化する必要があるが、一般的な単層レジストを露光し、そのレジストをマスクとして、下地材料をドライエッチングする方法では、ドライエッチングに対するレジストの耐性が不十分になる。その解決方法として、薄膜のレジスト膜に、まずパターンを転写し、このレジスト膜をマスクとして、下層の厚いレジスト膜をエッチングして、さらにこの厚いレジスト膜をマスクとして被エッチング材料をパターニングする多層レジストを用いたエッチング方法が提案されている（例えば、特許文献１）。
【０００３】
ここで、多層レジストを用いたエッチング方法として、３層レジストを用いた方法、または２層レジストを用いた方法の２種類を説明する。
３層レジストを用いたエッチング方法は、図６（ａ）に示すように、被エッチング膜１上に、下層レジスト膜２、Ｓｉ含有中間膜４（例えば、スピンオングラス塗布膜（ＳＯＧ膜））、上層レジストの順に成膜し、上層レジストを露光してパターンが転写された上層レジスト膜７を形成する。次に、図６（ｂ）に示すように上層レジスト膜７をマスクとして、Ｓｉ含有中間膜４をフルオロカーボン系のガスによりエッチングし、パターンが転写されたＳｉ含有中間膜５を形成する。次に、Ｓｉ含有中間膜５をマスクとして、下層レジスト膜２をドライエッチングしてパターンを転写する。反応性イオンエッチング（ＲＩＥ）のガスとしては、上層レジスト膜５に含まれるＳｉと下層レジスト膜２の有機膜との選択比がとれるように、Ｏ２ガスをベースとした混合ガスが用いられる。そして、残Ｓｉ含有中間膜６と下層レジスト膜３の積層膜をマスクとして、下地の被エッチング膜１をドライエッチングにより加工する。
【０００４】
２層レジストを用いたエッチング方法は、図７（ａ）に示すように、被エッチング膜１上に、下層レジスト膜２、Ｓｉ含有上層レジスト膜の順に成膜し、Ｓｉ含有上層レジスト膜を露光してパターンが転写されたＳｉ含有上層レジスト膜９を形成する。次に、図７（ｂ）に示すように、Ｓｉ含有上層レジスト膜１０をマスクとして、下層レジスト膜２を反応性イオンエッチング（ＲＩＥ）によりパターンを転写する。
そして、Ｓｉ含有上層レジスト膜１０および下層レジスト膜３をマスクとして、下地の被エッチング膜１をドライエッチングにより加工する。
このように、多層レジストを用いることにより、露光される上層レジストを薄膜化する一方で、厚い下層レジストを選択比の高いドライエッチングにて加工することにより、レジストのアスペクト比の低下を解決することが可能である。
【０００５】
しかし、多層レジストを用いた場合でも、下記のような点で改善の余地を有している。例えば、下層レジストの反応性イオンエッチング（ＲＩＥ）において、Ｏ２ガスを用いる場合、有機膜とＯラジカルの反応性が高いため、下層レジスト側壁がサイドエッチされやすい。例えば、４５ｎｍノードでは、配線ピッチが１４０ｎｍ程度、溝幅が７０ｎｍ程度と狭くなるため、下層レジストを用いて被エッチング膜をエッチングして配線層とする場合、下層レジスト加工時の寸法シフトの許容範囲は非常に狭くなる。
【０００６】
また、被エッチング膜をエッチングする際には下層レジストもエッチングされることから、下層レジストのサイドエッチによるパターンの寸法増大は、配線寸法の増大、ラインエッジラフネスの増大、配線接触によるショート等を発生させ、半導体装置の信頼性を低下させる可能性がある。
さらに、エッチング条件によるサイドエッチ抑制としては、Ｏ２ベースにデポガスとして、Ｎ２、ＣＯなど、さらに、上層ＳｉのスパッタガスとしてＨｅ、Ａｒなどを添加する例が報告されているが、同一エッチング条件でエッチングしても、下層レジスト材料に依存して、サイドエッチ量が異なり最適な下層レジストを選択するのは困難である。
また、下層レジストに含まれるポリマー成分は、非常に多く開発されている（例えば、特許文献２）。ポリマーの開発では、上層レジスト露光時における下層レジストの反射防止や、下層レジストエッチング時のサイドエッチ抑制や、被エッチング材料エッチング時の下層レジストエッチング耐性の向上に焦点が当てられている。
【特許文献１】特開２００４−２９６９９１号公報
【特許文献２】特開２００５−１０４３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
エッチング耐性が良好で、被エッチング膜を寸法制御良く加工できるレジスト材料を選択するためには、実際にレジスト膜を形成し、露光、現像してパターニング後、レジストパターン形状を、電子顕微鏡を用いて観察する方法が挙げられる。
しかしながら、多数の開発されたレジストのうち、全てのレジストにおいて前述の方法を用いて評価するのは非効率である。さらに、多層レジスト膜のレジスト膜について評価する場合は、評価形状を形成するために多数の工程を必要とするため、開発期間に時間を要することとなる。
【０００８】
そこで、本発明は、かかる事情に鑑みてなされたものであり、下層レジストをエッチングする際、サイドエッチの発生しにくい下層レジスト材料を、エッチング前に非破壊で光学的に見分ける方法およびそのための装置、ならびにこの方法を使用する半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００９】
本発明によれば、基板上に成膜したレジスト膜の評価方法であって、レジストのエッチング耐性と光学特性との相関データをあらかじめ取得するステップと、前記レジスト膜の光学特性を評価するステップと、レジスト膜の光学特性を評価する前記ステップで得た前記光学特性と前記相関データとに基づいて、前記レジスト膜のエッチング耐性を評価するステップと、を含むことを特徴とするレジスト膜の評価方法が提供される。
このようなレジスト膜の評価方法によれば、レジスト膜の光学特性を評価すれば、レジストのエッチング耐性と光学特性との相関データから、レジスト膜のエッチング耐性を把握することができるため、レジストを非破壊で、簡易的に評価することができる。
【００１０】
また、本発明によれば、上記のレジスト膜の評価方法において、レジストのエッチング耐性と光学特性との相関データをあらかじめ取得する前記ステップは、レジストのエッチング耐性と屈折率との相関データをあらかじめ取得するステップであり、レジスト膜の光学特性を評価する前記ステップは、前記レジスト膜の屈折率を測定するステップであり、レジスト膜のエッチング耐性を評価する前記ステップは、レジスト膜の屈折率を測定する前記ステップで得た前記屈折率と、エッチング耐性と屈折率との前記相関データに基づいて、前記レジスト膜のエッチング耐性を評価するステップである。
レジスト膜の屈折率を評価することで、レジストのエッチング耐性と屈折率との相関データから、レジスト膜のエッチング耐性を把握することができるため、レジストを非破壊で、簡易的に評価することができる。これにより、開発期間の短縮が可能となる。
【００１１】
また、本発明によれば、上記のレジスト膜の評価方法において、レジストのエッチング耐性と光学特性との相関データをあらかじめ取得する前記ステップは、レジストのエッチング耐性と基板に塗布したレジスト表面の色調との相関データをあらかじめ取得するステップであり、レジスト膜の光学特性を評価する前記ステップは、前記レジスト膜の表面の色調を評価するステップであり、レジスト膜のエッチング耐性を評価する前記ステップは、レジスト膜の表面の色調を評価する前記ステップで得た前記レジスト膜の表面の色調と、レジストのエッチング耐性と基板に塗布したレジスト表面の色調との前記相関データとに基づいて、前記レジスト膜のエッチング耐性を評価するステップである。
【００１２】
このようなレジスト膜の評価方法によれば、レジスト膜の表面の色調を評価すれば、レジストのエッチング耐性と基板に塗布したレジスト表面の色調との相関データに基づいて、レジスト膜のエッチング耐性を把握することができるため、レジストを非破壊で、簡易的に評価することができる。
【００１３】
さらに、本発明によれば、上記のレジスト膜の評価方法において、レジストのエッチング耐性と基板に塗布したレジスト表面の色調との前記相関データをあらかじめ取得する前記ステップと、レジスト膜の表面の色調を評価する前記ステップとにおいて、レジスト表面の前記色調と、レジスト膜の表面の前記色調は、目視観察により得られる。
これにより、特別な装置を必要とせずに、目視観察によりレジスト膜表面の色調を評価できるため、簡便な評価を行うことが可能となる。
【００１４】
本発明によれば、基板上に成膜したレジスト膜を評価するための装置であって、前記レジスト膜の屈折率を測定する測定部と、レジストの屈折率とそれに関連づけられたエッチング耐性とをデータ対としてテーブルを作成し記憶する記憶部と、前記記憶部に記憶された前記テーブルに基づいて、前記測定部で得た前記レジスト膜の屈折率に対応する前記レジスト膜のエッチング耐性を予測する予測部と、を含むことを特徴とするレジスト膜の評価装置が提供される。
【００１５】
本発明によれば、基板上の被エッチング膜に、少なくとも下層レジスト膜およびシリコン含有膜を含む多層レジスト膜により所定形状のパターンを形成するステップを含む半導体装置の製造方法であって、前記被エッチング膜上に前記下層レジスト膜を形成するステップと、前記下層レジスト膜上に、前記シリコン含有膜を形成するステップと、前記シリコン含有膜を前記所定形状のパターンにエッチングするステップと、前記シリコン含有膜をマスクとして、前記下層レジスト膜をエッチングするステップと、前記下層レジスト膜をマスクとして前記被エッチング膜をエッチングし前記所定形状のパターンを形成するステップと、を含み、被エッチング膜上に下層レジスト膜を形成する前記ステップは、上記のレジスト膜の評価方法により選択された下層レジスト膜を形成するステップであることを特徴とする半導体装置の製造方法が提供される。
このような半導体装置の製造方法により、少なくとも下層レジスト膜およびシリコン含有膜を含む多層レジスト膜により所定形状のパターンを形成する際、上記のレジスト膜の評価方法により選択された下層レジスト膜を形成し、これをマスクとして前記被エッチング膜をエッチングして前記所定形状のパターンを形成することができるため、寸法精度が良好な加工形状を得ることが可能となる。
【発明の効果】
【００１６】
本発明によれば、レジスト膜の光学特性を評価することにより、レジストのエッチング耐性を非破壊で簡易的に評価することができる。これにより、開発期間の短縮が可能となる。
【発明を実施するための最良の形態】
【００１７】
図面を参照しつつ、本発明による評価方法、評価装置およびこれらを使用する半導体装置の製造方法について以下に詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
【００１８】
（第１の実施形態）
以下、本発明の評価方法の一実施形態を説明する。
本実施形態において、レジスト膜の評価方法は、以下のステップを含む：
（ａ）レジストのエッチング耐性と光学特性との相関データをあらかじめ取得するステップ、
（ｂ）基板上に成膜したレジスト膜の光学特性を評価するステップ、および
（ｃ）レジスト膜の光学特性を評価する前記ステップで得た前記光学特性と前記相関データとに基づいて、前記レジスト膜のエッチング耐性を評価するステップ。
ここで、（ａ）、（ｂ）、（ｃ）のステップにおいて、レジストの光学特性は、レジストの屈折率とすることができる。このとき、屈折率は、エリプソメーターにより測定することができる。
また、（ｂ）のステップにおいて、４００ｎｍから１０００ｎｍの波長領域での任意の波長で屈折率を測定することができる。
【００１９】
また、レジストの光学特性は、レジスト膜表面の色調とすることができる。さらに、レジストのエッチング耐性は、レジストのサイドエッチ量とすることができる。
【００２０】
具体的には、（ａ）のステップにおいて、予めレジストのエッチング耐性と光学特性との相関データを取得し検量線を作成する。次に、得られた検量線データから最小自乗法により一次回帰直線を求める。（ｂ）基板上に成膜したレジスト膜の光学特性を評価し、（ｃ）（ａ）で得た一次回帰直線を用いて、（ｂ）で得たレジスト膜の光学特性に対応するレジスト膜のエッチング耐性を求めることができる。
【００２１】
例えば、レジストのエッチング耐性と光学特性との相関データの取得は、Ｓｉ基板上に種類の異なる材料からなる下層レジスト膜を成膜し、各々の下層レジスト膜の屈折率を、エリプソメーターにより、４００〜１０００ｎｍの任意の波長にて測定することにより行われる。下層レジストの膜厚は、７０ｎｍ〜４００ｎｍの任意の膜厚で構わないが、例えば１８０ｎｍに固定する。４００〜１０００ｎｍの波長範囲においては、下層レジストの屈折率値は、単調減少であり飽和する。ここで、屈折率値は、パターンサンプルでの下層レジストのサイドエッチ量と相関関係があり、屈折率が増大する程、エッチングレートが減少し、サイドエッチ量も減少する。例えば、波長６３３ｎｍでの屈折率が１．６４以上、好ましくは、１．７０以上となる下層レジスト材料を選択すれば、サイドエッチ量は、生産上の許容範囲以内に、低減できる。
エッチング耐性は、例えば、下層レジストをドライエッチングした場合のサイドエッチに対する耐性である。この場合、サイドエッチに対する耐性は、下層レジストをドライエッチングした場合の、この下層レジストのサイドエッチ量として測定することができる。
上記評価方法によれば、下層レジストべた膜のエッチレート測定、あるいは、多層レジストサンプルのパターンをエッチングすることなく、下層レジストべた膜を光学的に非破壊で、屈折率を測定することで、下層レジスト膜のサイドエッチ特性を得ることが可能となる。
【００２２】
また、レジスト材料を固定すれば、レジスト膜が変動した場合、特に、被エッチング膜にレジスト材料を塗布した後にレジスト膜の膜質が変動した場合であっても、レジスト膜の屈折率を測定することにより、その異常が分かる。従って、その後の中間ＳＯＧ、上層レジストの塗布、露光、およびエッチングを完了しなくても、下層レジスト成膜後にリワーク（アッシング）することによって、予めサイドエッチを防止することができる。レジスト膜をゲート電極上に使用する場合、ポリＳｉ上またはＷゲート上に多層レジストを成膜し、下層レジストの屈折率の測定を行なうことにより、下層レジスト膜のサイドエッチ量を予測することができる。
【００２３】
また、４００ｎｍ〜７００ｎｍは、可視波長領域であるため、下層レジスト膜の目視により、色の違いによって、おおまかなエッチング特性を知ることも可能である。目視により、下層レジストをエッチングする際のサイドエッチを抑制する材料を簡易的に見分けられるため、開発期間を短縮でき、また、半導体装置の信頼性を向上することができる。
【００２４】
（第２の実施形態）
次に、本発明の評価装置の一実施形態を説明する。
本実施形態において、評価装置は、図９に示されるように、入力受付部２０１、エッチング耐性データ記憶部２０３、測定部２０２、測定データ記憶部２０４、および予測部２０５を備える。
入力受付部２０１には、レジスト膜の屈折率とエッチング耐性の相関データが入力される。この相関データの入力は、ユーザーの保有するデータを直接入力してもよいし、別の測定装置により得られた相関データを入力してもよい。エッチング耐性は、例えば、レジスト膜をドライエッチングした場合の、サイドエッチ量である。
エッチング耐性データ記憶部２０３には、入力受付部２０１で入力されたデータが、エッチング耐性と屈折率とのデータ対として記憶される。エッチング耐性が、サイドエッチ量として表される場合、エッチング耐性データ記憶部２０３には、レジスト膜の屈折率とエッチング量とが、データ対として記憶され、このデータ対から求められる屈折率に対するエッチング量の検量線関数もまた記憶される。検量線関数の取得は、例えば、得られたデータ対を最小自乗法により一次回帰直線を求めることにより行われる。
測定部２０２は、レジスト膜の屈折率を測定する。
測定データ記憶部２０４は、測定部２０２で得られたレジスト膜の屈折率を記憶する。
予測部２０５は、測定データ記憶部２０４に記憶された屈折率の測定値から、エッチング耐性データ記憶部２０３に記憶された検量線関数に基づき、レジスト膜のエッチング耐性を予測する。エッチング耐性の予測は、屈折率の値を検量線関数に当てはめることにより行われる。
【００２５】
（第３の実施形態）
以下、本発明の半導体装置の製造方法の一実施形態を説明する。
本実施形態において、半導体装置の製造方法は、以下のステップを含む：
（ｉ）被エッチング膜上に、本発明のレジスト膜の評価方法により選択された下層レジスト膜を形成するステップを形成するステップ、
（ｉｉ）前記下層レジスト膜上に、シリコン含有膜を形成するステップ、
（ｉｉｉ）前記シリコン含有膜を所定形状のパターンにエッチングするステップ、
（ｉｖ）前記シリコン含有膜をマスクとして、前記下層レジスト膜をエッチングするステップ、
（ｖ）前記下層レジスト膜をマスクとして前記被エッチング膜をエッチングし所定形状のパターンを形成するステップ。
本実施形態において、（ｉ）のステップは、上記の（ａ）レジストのサイドエッチ量と屈折率との相関データを予め取得し、（ｂ）基板上に成膜したレジスト膜の屈折率を評価し、（ｃ）（ｂ）で得たレジスト膜の屈折率と、（ａ）で得た相関データとに基づいて、レジスト膜のサイドエッチ量を評価する方法を用いることができる。ここでは、３層レジストの下層レジスト膜に適用した例について説明する。
【００２６】
図１は、基板（不図示）上の被エッチング膜１０１に、下層レジスト膜１０２、シリコン含有中間膜１０４及び上層レジスト膜１０７を含む多層レジスト膜により、所定形状のパターンを形成する半導体装置の製造方法を示す図である。
被エッチング膜１０１上に、下層レジスト膜１０２、シリコン含有中間膜１０４、および上層レジスト膜１０７をこの順で形成し、上層レジスト膜１０７を所定形状のパターンにエッチングする（図１（ａ））。次いで、上層レジスト膜１０７をマスクにして、シリコン含有中間膜１０４をエッチングし、図１（ｂ）の断面形状を得る。
【００２７】
さらに、シリコン含有中間膜１０４をマスクにして、下層レジスト膜１０２をエッチングし図１（ｃ）、これをマスクとして、所定形状にパターニングした被エッチング膜１０１を得る。以下にさらに詳細に説明すると、被エッチング膜上に下層レジスト膜１０２を形成する工程は、上記（ａ）〜（ｃ）を含むレジスト膜の評価方法により選択された下層レジスト膜を形成する工程を含む。下層レジスト膜の膜厚は、７０ｎｍ〜４００ｎｍ程度とすることができる。
【００２８】
シリコン含有中間膜１０４としては、ＳｉＯ２膜、ＳｉＣ膜、ＳｉＮ膜、ＳｉＣＮ膜、ＳｉＯＣ膜、ＳｉＯＣＨ膜等を挙げることができ、本実施形態においては、ＳｉＯ２膜を用いることができる。ＳｉＯ２膜は、スピンオングラス塗布法や、ＣＶＤ法により形成することができる。シリコン含有中間膜１０４の膜厚は、２０ｎｍ〜１００ｎｍ程度とすることができる。
【００２９】
次いで、上層レジスト膜１０７を通常の方法に従って露光し、パターンを形成する。ここで、露光は、ｈｐ４５ｎｍノードを目的に、電子ビーム投影露光（ＥＰＬ：Ｅｌｅｃｔｒｏｎ  Ｐｒｏｊｅｃｔｉｏｎ  Ｌｉｔｈｏｇｒａｐｈｙ）を用いて、溝７０ｎｍ／スペース７０ｎｍのパターンを形成した。露光装置は、Ｉ線、ＫｒＦ、ＡｒＦ、ＡｒＦ液浸、
ＥＵＶ等のいずれを用いた装置であってもよい。上層レジスト膜１０７の膜厚は、５０ｎｍから３００ｎｍ程度とすることができる。
次いで、上層レジスト膜１０７をマスクとしてシリコン含有中間膜１０４をエッチングする。その結果、シリコン含有中間膜１０５が形成されるとともに、上層レジスト膜１０７もエッチングされる（図１（ｂ））。
【００３０】
次いで、シリコン含有中間膜１０５および上層レジスト膜１０７の積層膜をマスクとして、下層レジスト膜１０２を反応性イオンエッチング（ＲＩＥ）によりエッチングし、パターンを形成する（図１（ｃ））。ここで、シリコン含有中間膜１０５および上層レジスト膜１０７をエッチングするための反応性イオンエッチングガスとしては、ＣＦ４のようなフルオロカーボン系のガス、Ａｒ、およびＮ２等が挙げられる。下層レジスト膜１０２をエッチングするための半導体イオンエッチングガスとしては、少なくともＯ２を含み、Ｎ２、ＣＯ、Ｈｅ、Ａｒ等を添加することができる。
【００３１】
下層レジストエッチング後の形状は、断面ＳＥＭにて観察する。下層レジスト膜のサイドエッチ量の見積もりは、図１（ｂ）のシリコン含有中間層１０５エッチング後のボトム寸法Ｃ１から、図１（ｃ）の下層レジストエッチング後のボトム寸法Ｃ２を差し引いた寸法をサイドエッチ量とする。
【００３２】
（第４の実施形態）
上記第３の実施形態において、３層レジスト膜を例として説明したが、２層レジスト膜とすることもできる。２層レジスト膜を用いる場合、被エッチング膜１０１上に下層レジスト膜１０２およびシリコン含有中間膜１０４をこの順で成膜する。続いて、シリコン含有中間膜１０４を露光して、このシリコン含有中間膜１０４をパターニングする。次いで、シリコン含有膜１０４をマスクとして、下層レジスト膜１０２を反応性イオンエッチングによりパターニングする。次いで、シリコン含有中間膜１０４および下層レジスト膜１０２の積層膜をマスクとして、被エッチング膜１０１をドライエッチングにより加工する。
【実施例】
【００３３】
本実施例では、下層レジストの材料として、屈折率の異なる６種類のポリマーを用いて、３層レジストパターンのエッチングサンプル（Ａ〜Ｆ）を作製した。ポリマーとしては、ノボラック樹脂、アクリル樹脂、ノボラック樹脂とアクリル樹脂の共重合体、ヒドロキシスチレン系樹脂等を用いた。
【００３４】
下層レジスト材料Ａ〜Ｆの物性として、下層レジストべた膜のエッチングレートおよび屈折率を測定した。
サンプルＡ〜Ｆを、Ｓｉ基板上に、６種類の下層レジスト溶液をそれぞれ塗布し、ベークして膜厚１８０ｎｍに成膜することにより作製した。
下層レジストべたサンプルＡ〜Ｆをそれぞれ、下層レジストエッチング条件にて、エッチング条件と時間とを一定にして、Ｏ２プラズマを用いて処理した後、エリプソメーターによる膜厚変化からサイドエッチ量およびエッチングレートを測定した。図２に示すように、サイドエッチ量は、Ａ→Ｆの順に、増大した。図３に示すように、下層レジストのエッチングレートは、Ａ→Ｆの順に、増大した。すなわち、パターンサンプルのサイドエッチ量は、べた膜のエッチングレートと相関があることが分かる。Ｏ２プラズマに対する、有機膜の反応性に依存していると考えられる。
【００３５】
次に、下層レジストべたサンプルＡ〜Ｆを分光エリプソメーターを用いて、１９０ｎｍ〜１０００ｎｍの波長で、屈折率を測定した。図４は、屈折率の波長依存性を示す。１９０ｎｍ〜４００ｎｍの範囲では、Ａ〜Ｆで、屈折率値の変動があるが、４００ｎｍ〜１０００ｎｍの範囲では、下層レジストの屈折率値は、単調減少であり飽和する。また、Ａが最も高く、Ｆが最も低い傾向は変わらない。ここで、Ｈｅ／Ｎｅレーザーの波長に値する６３３ｎｍを、一つの例として、Ａ〜Ｆの屈折率をプロットしたグラフを図５に示す。屈折率はＡが最大で、Ｆが最小だった。このことから、屈折率と図２のサイドエッチ量および図３のエッチングレートとは相関があり、屈折率が大きい程、エッチングレートが低く、サイドエッチ量が小さい事がわかる。
【００３６】
また、配線７０ｎｍ／スペース７０ｎｍに対し、配線７０ｎｍの２０％、配線両側にサイドエッチが入った場合、サイドエッチ量は１４ｎｍである。これ以上、サイドエッチが入った場合、被エッチング膜の配線間ショート不良を起こす可能性が高くなる。従って、半導体の信頼性上、サイドエッチ量の許容範囲は、０〜１４ｎｍ程度である。
図２より、サイドエッチ量は、Ａが９ｎｍ、Ｂが１２ｎｍ、Ｃが１３ｎｍ、Ｄが１７ｎｍ、Ｅが２８ｎｍ、Ｆが４９ｎｍであり、許容範囲を満たす下層レジストは、Ａ〜Ｃであると言える。一方、前記、図５より、屈折率は、Ａが１．７０、Ｂが１．６５、Ｃが１．６４、Ｄが１．６２、Ｅが１．５６、Ｆが１．４８であり、Ｃの１．６４以上であれば、サイドエッチの許容範囲を満たすと言える。屈折率は大きい方が好ましく、１．７０以上であれば、なお良い。
【００３７】
図２および図５に示される結果から、屈折率とサイドエッチ量との相関関係を示す図８のグラフを作成した。この相関データを使用して、レジスト膜の屈折率からレジスト膜のサイドエッチ量を求めることができる。この相関図は、上記条件でエッチングした場合のものである。屈折率とサイドエッチ量との相関関係の取得は、実際のレジストの膜厚およびエッチングの種類等の条件と同一にして求める必要がある。
屈折率は、下層レジストの有機膜のポリマー構造、架橋、空隙率を含めたバルクの情報を示しており、膜質の詳細が分からなくても、屈折率を調査することで、一義的に、エッチングに対する特性を事前に、非破壊で得ることが出来る。
また、下層レジストの合成において、ポリマーの成分と、サイドエッチの関係は、十分に明らかになっているとは言えない。下層レジスト材料設計の段階で、屈折率が大きくなるように、ポリマー構造、架橋のためのベーク条件を最適化するための指針にもなり得ると言える。
【００３８】
本実施例の下層レジストの膜厚は、１８０ｎｍであるが、下層レジスト膜厚７０ｎｍ〜４００ｎｍの範囲では、波長に対し、屈折率は単調減少であった。また、図４に示されるように、波長４００ｎｍ〜１０００ｎｍの範囲では、下層レジストの屈折率値は単調減少であり、サンプルＡ〜Ｆの屈折率の順位の変動も見られない。従って、本手法は、任意の下層レジスト膜厚に対し、４００〜１０００ｎｍの任意の波長において、屈折率の大小を調べることで、エッチング特性を知ることが出来る。
さらに、可視光の波長は、４００ｎｍ〜７００ｎｍであるので、エリプソメーターを使わなくても、目視で、べた膜の色の違いから、おおまかなエッチング特性を知ることも可能である。実際、１８０ｎｍの場合、Ａ、Ｂ、Ｃは黄色であり、Ｄは緑色、Ｅ、Ｆは、青色であった。また、厚膜の場合は、全体的に高波長側に移動するが、事前に、基準となるサンプルの色とエッチング特性を把握しておくことによって、定性が可能である。
【図面の簡単な説明】
【００３９】
【図１】第３の実施形態に係る３層レジストのパターニング方法を模式的に示した工程断面図である。
【図２】下層レジストのサイドエッチ量測定結果のグラフを示す。
【図３】下層レジストべた膜のエッチングレート測定結果のグラフを示す。
【図４】下層レジストの屈折率の波長依存測定結果のグラフを示す。
【図５】波長６３３ｎｍにおける下層レジストの屈折率測定結果のグラフを示す。
【図６】従来の３層レジスト膜のパターニング方法を模式的に示した工程断面図である。
【図７】従来の２層レジスト膜のパターニング方法を模式的に示した工程断面図である。
【図８】下層レジスト膜の屈折率とサイドエッチ量との相関関係を示すグラフである。
【図９】本発明の評価装置の一実施形態のブロック図である。
【符号の説明】
【００４０】
１  被エッチング膜
２，３  下層レジスト膜  
４，５，６  Ｓｉ含有中間膜
７，８  上層レジスト膜
９，１０  Ｓｉ含有上層レジスト膜
１０１  被エッチング膜
１０２，１０３  下層レジスト膜
１０４，１０５，１０６  Ｓｉ含有中間膜
１０７，１０８  上層レジスト膜
Ｃ１  Ｓｉ含有中間膜エッチング後ボトム寸法
Ｃ２  下層レジストエッチング後ボトム寸法
２００  評価装置
２０１  入力受付
２０２  測定部
２０３  エッチング耐性データ記憶部
２０４  測定データ記憶部
２０５  予測部
【図１】
2008124170.tif 000003
【図２】
2008124170.tif 000004
【図３】
2008124170.tif 000005
【図４】
2008124170.tif 000006
【図５】
2008124170.tif 000007
【図６】
2008124170.tif 000008
【図７】
2008124170.tif 000009
【図８】
2008124170.tif 000010
【図９】
2008124170.tif 000011