(57)【要約】【課題】高感度の光センサ素子とセンサドライバ回路とを、多結晶材料のみで、絶縁性基板上にプレナプロセスを用いて形成する。【解決手段】多結晶シリコン膜で光センサ素子とセンサドライバ回路の両方を作製し、光センサ素子としては、絶縁性基板１０上に形成した第一の電極１１、受光領域１４及び第二の電極１２と、受光領域１４上に形成した第三の電極１３とを備えたＴＦＴを利用してホトトランジスタを形成し、第三の電極１３下の両側の領域１５及び１６又は片側の領域１５又は１６に真性層に近い不純物層（活性化不純物濃度が１０17ｃｍ-3以下）を設ける。【選択図】図１
2008153427.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板上に形成された光センサ素子であって、第一の半導体層に高濃度不純物を導入することにより作製された第一の電極と第二の電極との間に、同じく第一の半導体層で真性層又は低濃度不純物を導入することにより作製された受光領域があり、受光領域の上部に、絶縁膜を介して、第三の電極が形成されていることを特徴とする光センサ素子
【請求項２】
請求項１に記載の光センサ素子であって、受光領域における第一の電極と接する領域と、第二の電極と接する領域の二箇所の領域を除いた部分領域の上部に、絶縁膜を介して、第三の電極が形成されていることを特徴とする光センサ素子
【請求項３】
請求項２に記載の光センサ素子であって、光非照射、電圧非印加条件下において、第一、第二の電極を形成する半導体層中の多数キャリアの濃度が１×１０19個／ｃｍ3以上、受光領域を形成する半導体層中の多数キャリアの濃度が１×１０17個／ｃｍ3以下であることを特徴とする光センサ素子
【請求項４】
請求項３に記載の光センサ素子であって、受光領域における第一の電極と接する領域、又は、第二の電極と接する領域を形成する半導体層中の多数キャリアの濃度が１×１０17個／ｃｍ3以上１×１０19個／ｃｍ3以下であることを特徴とする光センサ素子
【請求項５】
請求項４に記載の光センサ素子で、センサ動作時には、第二の電極に印加する電位は、第一の電極の電位よりも高く、第三の電極に印加する電位は、第一の電極の電位よりも低いことを特徴とする光センサ素子
【請求項６】
請求項４に記載の光センサ素子で、センサ動作時には、第二の電極に印加する電位は、第一、第三の電極に印加する電位よりも高いことを特徴とする光センサ素子
【請求項７】
請求項２に記載の光センサ素子であって、第一、第二、第三の電極を絶縁性基板面に垂直に投影した場合に、第一の電極と第三の電極間の距離と、第二の電極と第三の電極間の距離とが共に１μｍ以上であることを特徴とする光センサ素子
【請求項８】
請求項１に記載の光センサ素子であって、受光領域における第一の電極と接する領域、又は、第二の電極と接する領域を除いた部分領域の上部に、絶縁膜を介して、第三の電極が形成されていることを特徴とする光センサ素子
【請求項９】
請求項８に記載の光センサ素子で、センサ動作時には、第二の電極に印加する電位は、第一の電極の電位よりも高く、第三の電極に印加する電位は、第一の電極の電位よりも低いことを特徴とする光センサ素子
【請求項１０】
請求項８に記載の光センサ素子で、センサ動作時には、第二の電極に印加する電位は、第一、第三の電極に印加する電位よりも高いことを特徴とする光センサ素子
【請求項１１】
絶縁性基板上に形成された光センサ素子と、光センサ素子からの出力を処理する光センサ出力処理回路とで構成される光センサ装置であって、
光センサ素子は、第一の半導体層に高濃度不純物を導入することにより作製された第一電極と第二の電極との間に、同じく第一の半導体層で真性層又は低濃度不純物を導入することにより作製された受光領域があり、受光領域の上部に、絶縁膜を介して、第三の電極が形成されていることを特徴とし、
光センサ出力処理回路を構成するスイッチ素子は、第一の半導体層に高濃度不純物を導入することにより作製された第一電極と第二の電極との間に、同じく第一の半導体層で作製された能動層領域があり、能動層領域における第一の電極と接する領域と、第二の電極と接する領域の二箇所の領域を除いた部分領域の上部に、絶縁膜を介して、第三の電極が形成されていることを特徴とし、かつ、部分領域は、真性層又は低濃度不純物層であり、能動層領域における第一の電極と接する領域と、第二の電極と接する領域の二箇所の領域には、第一電極と第二の電極に導入された不純物より少ない量で、かつ、部分領域に導入された不純物より多い量で不純物が導入されていることを特徴とする光センサ装置
【請求項１２】
請求項１１に記載の光センサ装置で、光非照射、電圧非印加条件下において、光センサ素子とスイッチ素子の第一電極と第二の電極を形成する半導体層中の多数キャリアの濃度が１×１０19個／ｃｍ3以上、光センサ素子の受光領域とスイッチ素子の部分領域を形成する半導体層中の多数キャリアの濃度が１×１０17個／ｃｍ3以下、かつ、スイッチ素子の第一の電極と第二の電極に接する能動層領域を形成する二箇所の半導体層中の多数キャリアの濃度が１×１０17個／ｃｍ3以上１×１０19個／ｃｍ3以下であることを特徴とする光センサ装置
【請求項１３】
請求項１２に記載の光センサ装置で、光センサ素子の第一の電極又は第二の電極に接する受光領域を形成する半導体層中の多数キャリアの濃度が１×１０17個／ｃｍ3以上１×１０19個／ｃｍ3以下であることを特徴とする光センサ装置
【請求項１４】
絶縁性基板上に形成された光センサと、光センサからのセンサ信号を処理する光センサ出力処理回路と、センサ信号に応じて複数の画素を駆動する周辺回路で構成される画像表示装置であって、
光センサは、第一の半導体層に高濃度不純物を導入することにより作製された第一電極と第二の電極との間に、同じく第一の半導体層で真性層又は低濃度不純物を導入することにより作製された受光領域があり、受光領域の上部に、絶縁膜を介して、第三の電極が形成されていることを特徴とし、
光センサ出力処理回路を構成するスイッチ素子は、第一の半導体層に高濃度不純物を導入することにより作製された第一電極と第二の電極との間に、同じく第一の半導体層で作製された能動層領域があり、能動層領域における第一の電極と接する領域と、第二の電極と接する領域の二箇所の領域を除いた部分領域の上部に、絶縁膜を介して、第三の電極が形成されていることを特徴とし、かつ、部分領域は、真性層又は低濃度不純物層であり、能動層領域における第一の電極と接する領域と、第二の電極と接する領域の二箇所の領域には、第一電極と第二の電極に導入された不純物より少ない量で、かつ、部分領域に導入された不純物より多い量で不純物が導入されていることを特徴とする画像表示装置
【請求項１５】
請求項１４に記載の画像表示装置で、光非照射、電圧非印加条件下において、光センサ素子とスイッチ素子の第一電極と第二の電極を形成する半導体層中の多数キャリアの濃度が１×１０19個／ｃｍ3以上、光センサ素子の受光領域とスイッチ素子の部分領域を形成する半導体層中の多数キャリアの濃度が１×１０17個／ｃｍ3以下、かつ、スイッチ素子の第一の電極と第二の電極に接する能動層領域を形成する二箇所の半導体層中の多数キャリアの濃度が１×１０17個／ｃｍ3以上１×１０19個／ｃｍ3以下であることを特徴とする画像表示装置
【請求項１６】
請求項１５に記載の画像表示装置で、光センサ素子の第一の電極又は第二の電極に接する受光領域を形成する半導体層中の多数キャリアの濃度が１×１０17個／ｃｍ3以上１×１０19個／ｃｍ3以下であることを特徴とする画像表示装置
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁膜基板上に形成した薄膜光センサ素子及びそれを用いた光センサ装置に関わり、特に、Ｘ線撮像装置、生体認証用近赤外線検出装置などの光センサアレイ、または、光センサを用いたタッチパネル機能、調光機能、入力機能を、表示パネルに内蔵した画像表示装置、例えば、液晶ディスプレイ、有機ＥＬ（Electro Luminescence）ディスプレイ、無機ＥＬディスプレイ、ＥＣ（Electro Chromic）ディスプレイに使用される低温プロセス半導体薄膜トランジスタ、低温プロセス光伝導素子又は低温プロセス光ダイオード素子に関する。
【背景技術】
【０００２】
Ｘ線撮像装置は、医療用装置として欠かせないものになっており、装置の操作簡素化、装置の低コスト化は、常に要求される課題となっている。また、最近では生体認証の一手段として、指静脈、手のひら静脈認証が注目されており、これらの情報の読み取り装置の開発が急務になっている。これらの装置では、情報読み取りのために、一定の面積を占める光検出用のセンサアレイ、いわゆる、エリアセンサが必要であり、このエリアセンサを低コストで提供することが必要である。この要求から、ガラス基板に代表される安価な絶縁基板上に、半導体形成プロセス（プレナプロセス）によって、エリアセンサを形成する方法が、下記非特許文献１で提案されている。
【０００３】
エリアセンサとは別の製品分野で、光センサが要求されているものとしては、中小型ディスプレイがある。中小型ディスプレイは、携帯電話、デジタルスチルカメラ、ＰＤＡといったモバイル機器の表示用途や車載用ディスプレイとして利用され、多機能化、高性能化が必要とされている。光センサは、調光機能（下記非特許文献２）、タッチパネル機能をディスプレイに付加するための、有力な手段として注目されている。しかし、中小型ディスプレイでは、大型ディスプレイと異なり、パネルコストが低いため、光センサやセンサドライバを実装することによるコスト上昇が大きい。したがって、ガラス基板上に、画素回路を半導体形成プロセス（プレナプロセス）を利用して形成する時に、同時に光センサやセンサドライバを形成し、コスト上昇を抑える技術が有効な技術として注目されている。
【０００４】
以上挙げた製品群で必要とされる課題は、安価な絶縁基板上に、光センサ素子やセンサドライバを形成することである。センサドライバは、通常、ＬＳＩで構成され、単結晶シリコンウェハ上に形成されたＭＯＳトランジスタ、または、それに順ずる高性能なスイッチ素子が必要とされる。このような課題を解決するためには、以下の技術が有効である。
【０００５】
アクティブマトリクス方式液晶ディスプレイ、有機ＥＬディスプレイ、イメージセンサの画素及び画素駆動回路素子として、チャネルが多結晶半導体で構成される薄膜トランジスタ（以下「多結晶半導体ＴＦＴ」という。）が開発されている。多結晶半導体ＴＦＴは、他の駆動回路素子に比べ、駆動能力が大きい点で有利であり、画素と同一のガラス基板上に周辺駆動回路を搭載することができる。これにより、回路仕様のカスタム化、画素設計、形成工程の同時進行による低コスト化や、駆動ＬＳＩと画素の接続部の機械的脆弱性回避による高信頼化が実現できると期待される。
【０００６】
液晶ディスプレイ用の多結晶半導体ＴＦＴは、コスト面の要請からガラス基板上に形成される。ガラス基板上にＴＦＴを形成するプロセスでは、ガラスの耐熱温度がプロセス温度を規定する。ガラス基板に熱的ダメージを与えることなく、高品質な多結晶半導体薄膜を形成する方法として、エキシマレーザを用いて、前駆半導体層を溶融、再結晶化する方法（ＥＬＡ法：Excimer Laser Anneal）がある。本形成法で得られた多結晶半導体ＴＦＴは、従来の液晶ディスプレイに使用されているＴＦＴ（チャネルが非晶質半導体で構成される）に比べ、駆動能力は１００倍以上に改善されるため、ドライバなど一部の回路がガラス基板上に搭載できる。
【０００７】
光センサに関しては、同じ多結晶半導体ＴＦＴを利用する方法や、画素回路、ドライバ回路を形成すると同時に、ＰＩＮ型ダイオードを形成するという方法が、下記特許文献１に記載されている。光センサに要求される特性は、高感度、低ノイズである。光センサ素子に限って考えると、高感度とは、ある強度の光に対し、できるだけ大きな信号を出力することであり、光−電流変換効率が高い材料、素子構造が要求される。低ノイズとは、光が入射していないときの信号ができるだけ小さいということを意味する。
【０００８】
図１２は、従来の光センサ素子の断面図である。図１２（ａ）は、非晶質シリコン膜を受光層１１３とした縦構造型のＰＩＮ型ダイオード素子、図１２（ｂ）は、非晶質シリコン膜を受光層１１３とし、電荷が接合面に対し、平行方向に流れる構造型（横構造型）のＴＦＴ素子である。どちらも光センサ素子となる。
【０００９】
図１２（ａ）に示す光センサ素子は、第一の金属電極層１１１と第二の金属電極層１１２で挟まれた非晶質シリコン膜の受光層１１３と、この受光層１１３と各電極層との界面に形成された不純物導入層１２０とからなる。この光センサ素子は、絶縁基板１１０上に形成され、各電極層は層間絶縁膜１１５で絶縁されて電極配線１１４に接続され、絶縁保護膜１１７で覆われている。
【００１０】
図１２（ｂ）に示す光センサ素子は、ソース電極１３１、ゲート電極１３２及びドレイン電極１３３と非晶質シリコン膜の受光層１１３と、この受光層１１３と各電極との界面に形成された不純物導入層１２０とからなる。この光センサ素子は、絶縁基板１１０上に形成され、絶縁保護膜１１７で覆われている。
【００１１】
図１２において、絶縁基板１１０上にセンサ素子の受光層１１３を形成する半導体材料は、環境問題や、ドライバ回路（又は画素回路）を同時に形成する際のプロセス整合性という観点で考慮した場合、シリコン、シリコンゲルマニウムなどのシリコン系材料がよい。シリコン系材料では、赤外から可視の波長域では、吸収された光のうち、ほぼ全てが電流に変換される。よって、吸収係数の高いものがセンサ素子に適していることになる。
【００１２】
また、半導体の非晶質又は結晶若しくは多結晶といった固相の状態（以下「相（Phase）状態」という。）に着目すると、吸収係数は全波長域において、非晶質が一番高く、かつ、抵抗が高いため、センサ素子としては、非晶質材料が有利である。
【００１３】
しかし、センサ素子に非晶質材料を適用した場合、スイッチ素子の性能が不十分であるため、ドライバ回路を同時に構成することが不可能である。例えば、センサ素子に最適である非晶質シリコン膜でＴＦＴを構成した場合、その電界効果移動度は、１ｃｍ2／Ｖｓ以下である。そのため、センサ機能は、センサアレイを図１２の構造で作製し、スイッチ機能は、別途ドライバＬＳＩを実装して、ＦＰＣなどで接続する構成となる。
【００１４】
材料が単結晶の場合、センサ素子と回路を同時に構成することは可能だが、その作製プロセスは、１０００℃以上の高温プロセスとなり、ガラス基板など安価な絶縁基板上での作製は不可能となる。
【００１５】
ドライバ回路を構成するスイッチ素子とセンサ素子を多結晶半導体膜で構成すれば、同一の絶縁基板上に、ドライバ回路（加えて画素回路）とセンサ素子を同時に形成することが可能になる。ＥＬＡ法で得られた多結晶半導体膜の場合、ドライバ回路を構成できる程度のＴＦＴが得られる。
【非特許文献１】テクノロジー  アンド  アプリケーションズ  オブ  アモルファスシリコン  第２０４頁から第２２１頁（Technology and Applications of Amorphous Silicon pp204-221）
【非特許文献２】シャープ技法  第９２号（２００５年）第３５頁から第３９頁（SHARP Technical Journal vol.92 (2005) pp35-39）
【特許文献１】特開２００６−３８５７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
特許文献１に記載のＰＩＮ型ダイオードは、非晶質の積層型素子と比較すると感度は及ばないが、多結晶膜で形成したセンサ素子の中では良好な感度特性を示す。しかし、真性域（Ｉ域）、Ｐ域、Ｎ域の作り分けが必要なため、ホトマスク数、工程数が多くなり、他のセンサ素子の製造コストと比較して高くなるという問題がある。
【００１７】
多結晶半導体膜で形成した別のセンサ素子としては、ＴＦＴがある。回路を形成するスイッチ素子と構造が同じため、プロセス負担は少なく、製造コストが低くなるという利点がある。しかし、課題は素子の感度向上である。通常、受光域となるチャネル域は、しきい値制御のため、薄い不純物が導入されている。このため、空乏層は短く、電子−正孔対の寿命は短くなる。したがって、検出できる光電流は小さく、感度は悪くなる。また、チャネルに対し、ゲートが受光面側にある場合、ゲートによる遮光効果のため、更に感度が低下するという欠点がある。
【００１８】
本発明は、センサドライバ回路（必要に応じて、画素回路、その他回路）と、性能の高い光センサを、多結晶半導体材料のみで、絶縁膜基板上に、プレナプロセスを用いて形成し、ドライバを内蔵した低コストのエリアセンサ、または、光センサを内蔵する画像表示装置を、ドライバ単体の製造コスト、または、画像表示装置の画素回路の製造コストを維持しつつ、提供することである。
【課題を解決するための手段】
【００１９】
多結晶シリコン膜又は多結晶シリコンゲルマニウム膜でセンサドライバ回路（必要に応じて、画素回路、その他回路）と光センサ素子の両方を作製し、光センサ素子として、ＴＦＴを利用したゲート付きダイオードを形成し、ゲート両側又は片側に真性層に近い不純物層（活性化不純物濃度が１０17ｃｍ-3以下）を設ける。これにより、マスク工程、ホト工程を維持、または、減らすことができ、ドライバを内蔵した低コストのエリアセンサ、または、この光センサ素子を内蔵した画像表示装置を、ドライバ単体の製造コスト、または、画像表示装置の画素回路の製造コストを維持しつつ、提供することが可能になる。
【発明の効果】
【００２０】
本発明によれば、センサドライバ回路（必要に応じて、画素回路、その他回路）と、高性能光センサ素子の両方を安価な絶縁基板上に形成したエリアセンサ、または、この光センサ素子を内蔵した画像表示装置を提供することが可能になる。
【００２１】
また、ＴＦＴ駆動のディスプレイの高付加価値化のためには、機能付加は必然的である、その一手段として、光センサ素子を内蔵することは、それにより付加可能となる機能の広さから、大変有用である。さらに、光センサ素子をアレイ化したエリアセンサは医療用途、認証用途などで、有用であり、低コストで作製することが重要になってくる。したがって、高性能光センサ素子とセンサ処理回路を安価なガラス基板に同時作製でき、低コストかつ信頼性の高い製品を提供できる。
【発明を実施するための最良の形態】
【００２２】
以下、図面を用いて、本発明の実施例を説明する。
【実施例１】
【００２３】
図１は、本発明に係る光センサ素子の概念図である。図１（ａ）は、絶縁性基板上に作製された光センサ素子の断面図、図１（ｂ）は、同光センサ素子の上面図を示している。図１において、絶縁性基板１０上の第一の半導体層に、高濃度不純物を導入することにより作製された第一の電極１１と第二の電極１２との間に、同じく第一の半導体層で真性層又は低濃度不純物を導入することにより作製された受光領域１４があり、かつ、受光領域１４における第一の電極１１と接する領域１５と、第二の電極１２と接する領域１６の二箇所の領域を除いた部分領域の上部に、層間絶縁膜１７を介して、第三の電極１３が形成されていることが特徴である。なお、層間絶縁膜１７の上部には、第一の電極１１と第二の電極１２にコンタクトホール２１を介して接続される配線１８、層間絶縁膜１９及び絶縁保護膜が形成されている。
【００２４】
第一の半導体層において、第一の電極１１と第二の電極１２との間の層は、真性層又は極低濃度（光非照射、電圧非印加条件下において、半導体層中の多数キャリアの濃度が１×１０17個／ｃｍ3以下）の不純物導入層であり、受光層（光電変換層）として機能する。また、第一の電極１１と第二の電極１２は、第一の半導体層に高濃度（光非照射、電圧非印加条件下において、半導体層中の多数キャリアの濃度が１×１０19個／ｃｍ3以上）の不純物を導入して、電極としての機能をもたせる。
【００２５】
図２は、同図（ａ）に示す従来のスイッチＴＦＴを転用した光センサ素子と、同図（ｂ）に示す本発明に係る光センサ素子の断面を比較した図である。図２において、光センサ素子を動作させたとき、高電圧側に空乏層２５が形成され（図２では、第二の電極側）、主に空乏層２５で電子正孔対が形成される。したがって、空乏層２５の領域に、検出すべき光が入射することが、センサ感度に大きく関係する。
【００２６】
従来のＴＦＴを利用した光センサは、スイッチ特性の信頼性確保のため、第一の電極１１と第二の電極１２との間の第一の半導体層に、第一の電極１１及び第二の電極１２と同種の不純物（多数キャリアの濃度が、１×１０17個／ｃｍ3以上１×１０19個／ｃｍ3以下）を導入して、中濃度不純物層２６を設けている。この場合、空乏層２５は、第三の電極１３の下部に形成されているので、特に、第三の電極１３が、検出すべき光に対して、不透明である場合には、上部から来た光を充分に吸収できない。
【００２７】
これに対して、本発明に係る光センサ素子は、中濃度不純物層がないために、空乏層２５は第三の電極１３に覆われることはない。また、本発明に係る光センサ素子は、受光領域１４の抵抗が大きく、光非照射時のリークも少ない。このため従来のＴＦＴに対して、本発明に係る光センサ素子は感度が向上する。
【００２８】
図３は、従来のＴＦＴを利用した光センサ素子と本発明に係る光センサ素子の出力−照度依存特性図である。いずれの素子も、照度に対応した電流値を出力する。これらの出力値を比較すると、本発明に係る光センサ素子の方が、光照射時の出力は１００ｌｘの外光において、従来のＴＦＴを利用した光センサ素子と比較して４３％増加し、光非照射時のリーク電流（ノイズ）は６７％減少という結果が得られた。このことから本発明に係る光センサ素子の感度は高く、光センサ素子として優れていることがわかる。
【００２９】
図１（ａ）に示すように、受光領域１４中の第一の電極１１と接する領域１５と、第二の電極１２と接する領域１６の長さは、長いほど光出力は増加し、かつ光非照射時のリーク電流（ノイズ）は低減できる。長さとは、第三の電極１３の端を第一の半導体層に投影した線と、第一の電極１１及び第二の電極１２の領域との間の距離であり、図１（ａ）中に両矢印で示した長さである。この長さは、素子スケールに対して、１／２から１／１０スケールの長さを確保できるとよい。光センサアレイ、ディスプレイ内蔵の光センサにおいては、数μｍのスケールのセンサ素子とスイッチ素子が形成され、この場合、第一の電極１１と接する領域１５と、第二の電極１２と接する領域１６の長さは１μｍ以上が望ましい。
【００３０】
図４は、本発明に係る光センサ素子と同時に作製したスイッチ素子（多結晶シリコンＴＦＴ）の断面図である。図４において、光センサドライバ５０内の複数のスイッチ素子４０の第一の電極（ソース又はドレイン）４１、第三の電極（ゲート）４３直下の能動層領域（チャネル）４４、第二の電極（ドレイン又はソース）４２、及び、光センサ素子６０の第一の電極１１、第二の電極１２、受光層１４が、多結晶シリコン膜（第一の半導体膜）で作製されていることが特徴である。この共通化により、製造工程が簡素化されると同時に、多結晶シリコンＴＦＴを用いた高性能スイッチ素子４０と、本発明によって実現される高性能光センサ素子６０とを同一絶縁基板１０上に、共通の製造工程で作製することが可能になる。このとき、光センサ素子６０の第一、第二の電極１１，１２と接する領域１５，１６は、真性層又は極低濃度（光非照射、電圧非印加条件下における、半導体層中の多数キャリアの濃度が１×１０17個／ｃｍ3以下）の不純物導入層であるのに対して、スイッチ素子４０の第一、第二の電極４１，４２と接する領域４５，４６は、光センサ素子６０の第一、第二の電極４１，４２と同種の中濃度（電圧非印加条件下における、多数キャリアの濃度が、１×１０17個／ｃｍ3以上１×１０19個／ｃｍ3以下）不純物導入層となっていることが特徴である。
【００３１】
図５（ａ）（ｂ）は、本発明に係る光センサ素子の別の構造例の断面図である。いずれの場合も、第一の半導体層に高濃度不純物を導入することにより作製された第一の電極１１と第二の電極１２との間に、同じく第一の半導体層で真性層又は低濃度不純物を導入することにより作製された受光領域１４があり、かつ、受光領域１４中の第二の電極１２と接する領域１６を除いて、受光領域１４の上部に、層間絶縁膜１７を介して、第三の電極１３が形成されていることが特徴である。図１（ａ）と、図６（ａ）及び図６（ｂ）との違いは、図１（ａ）においては、第一の電極１１と接する領域１５が、受光領域１４と第二の電極１２と接する領域１６とが同じ真性層又は極低濃度の不純物導入層であるのに対して、図５（ａ）においては、第一の電極１１と接する領域１５が、中濃度（光非照射、電圧非印加条件下において、多数キャリアの濃度が、１×１０17個／ｃｍ3以上１×１０19個／ｃｍ3以下）不純物導入層であり、また、図５（ｂ）においては、第一の電極１１と接する領域１５が、第一、第二の電極１１，１２と同様に、高濃度（光非照射、電圧非印加条件下において、半導体層中の多数キャリアの濃度が１×１０19個／ｃｍ3以上）の不純物導入層である。図２で説明したとおり、センサ動作時、高電圧側（例えば、第二の電極側）に空乏層２５が形成されれば、センサ感度を確保できるので、図５のような構造であっても高感度センサが実現できる。また、電極間の抵抗が下がるため、光センサ素子が、スイッチ素子を兼ねる場合には、有効な構造である。
【００３２】
次に、図６（ａ）（ｂ）（ｃ）を用いて、光センサ素子とスイッチ素子を作製するプロセスを説明する。まず、図６（ａ）（１）に示すように、絶縁基板１０を用意する。ここでは、絶縁基板１０として安価なガラス基板を例に説明するが、ＰＥＴなどに代表されるプラスチック基板、高価な石英基板、金属基板などの上にも作製できる。ガラス基板の場合、基板中にナトリウム、ボロンなどが含有され、半導体層に対する汚染源となるため、表面にシリコン酸化膜、シリコン窒化膜等のアンダーコート膜を成膜するのが望ましい。その上面に、ＣＶＤで非晶質シリコン膜又は微結晶シリコン膜６１を成膜する。その後、シリコン膜６１にエキシマレーザ６２を照射し、多結晶化して多結晶シリコン膜６３を形成する。
【００３３】
次に、図６（ａ）（２）に示すように、ホトリソ工程で、多結晶シリコン膜６３を島状に加工して、島状多結晶シリコン膜６４とし、図６（ａ）（３）に示すように、ＣＶＤによりシリコン酸化膜からなるゲート絶縁膜６５を成膜する。ゲート絶縁膜６５の材料は、シリコン酸化膜に限定するものではなく、高い誘電率、高い絶縁性、低い固定電荷、界面電荷・準位密度及びプロセス整合性を満足するものを選択するのが望ましい。ゲート絶縁膜６５を通して島状多結晶シリコン膜にイオン６６の注入により、ボロンを導入して、低濃度ボロン注入層（ＮＥ層）６７を形成する。このとき、ホトリソ工程で、センサ素子の受光層部分の非注入領域をホトレジスト６８で決定し、不純物を導入しないようにする。受光層が極薄不純物導入層である場合には、予め極低濃度の不純物を導入しておく（導入方法は成膜時に不純物ガスを混入する方法、ゲート絶縁膜を通して多結晶シリコン膜全体にイオン注入する方法などがあるが、方法は特に問わない）。
【００３４】
さらに、図６（ａ）（４）に示すように、ホトリソ工程でホトレジスト６９を用いて、Ｎ型ＴＦＴ領域７０、ホトセンサ領域７１などの非注入領域を決定した上で、イオン７２の注入により、リンを導入して、低濃度リン注入層（ＰＥ層）７３を形成する。
ＰＥ層７２とＮＥ層６６の不純物は、ＴＦＴのしきい値調整を目的としたもので、イオン注入の際のドーズ量は、１×１０11ｃｍ-2から１×１０13ｃｍ-2の間で最適値を導入する。このとき、ＮＥ層６６とＰＥ層７２中の多数キャリアの濃度は、１×１０15から１×１０17個／ｃｍ3となることが解っている。ボロン注入量の最適値は、Ｎ型ＴＦＴ６９のしきい値、リン注入量の最適値は、Ｐ型ＴＦＴ７４のしきい値で決定される。
【００３５】
次に、図６（ａ）（５）に示すように、ＣＶＤ又はスパッタによってゲート電極用の金属膜を成膜し、ホトリソ工程でホトレジスト７５を用いて、ゲート電極用の金属膜を加工して、ゲート電極７６を形成する。ゲート電極用の金属膜は、必ずしも金属膜である必要はなく、高濃度の不純物を導入し、低抵抗化した、多結晶シリコン膜などでもよい。
【００３６】
次に、図６（ｂ）（６）に示すように、図６（ａ）（３）で用いたマスクを利用し、ホトリソ工程でのホトレジスト７７を用いて、イオン７８の注入により、ＴＦＴのゲート電極７６の両サイドにリンを導入して、中濃度リン注入層（Ｎ−層）７９を形成する。この不純物導入は、Ｎ型ＴＦＴの信頼性向上を目的としたもので、イオン注入の際のドーズ量は、１×１０11ｃｍ-2から１×１０15ｃｍ-2の間で最適値を導入する。このとき、Ｎ−層７９中の多数キャリアの濃度は、１×１０15から１×１０19個／ｃｍ3となる。
【００３７】
次に、図６（ｂ）（７）に示すように、ホトリソ工程でホトレジスト８０を用いて非注入領域を決定した上で、ＴＦＴとホトセンサの電極領域に、イオン８１の注入により、リンを導入して、高濃度リン注入層（Ｎ＋層）８２を形成する。イオン注入の際のリンのドーズ量は、電極の抵抗を充分に下げる必要があるため、１×１０15ｃｍ-2以上が望ましい。このとき、Ｎ＋層中の多数キャリアの濃度は１×１０19個／ｃｍ3以上となる。
【００３８】
次に、図６（ｂ）（８）に示すように、図６（ａ）（４）で用いたマスクを利用し、ホトリソ工程でのホトレジスト８３を用いて、Ｎ型ＴＦＴとホトセンサの非注入領域を決定した上で、Ｐ型ＴＦＴの電極領域に、イオン８４の注入により、ボロンを導入して、高濃度ボロン注入層（Ｐ＋層）８５を形成する。イオン注入の際のドーズ量は、電極の抵抗を充分に下げる必要があるため、１×１０15ｃｍ-2以上が望ましい。このとき、Ｐ＋層中の多数キャリアの濃度は１×１０19個／ｃｍ3以上となる。以上の工程により、ＴＦＴとホトセンサの電極が形成できる。
【００３９】
本実施例で注意すべきは、ＰＥ層７３には、ＮＥ層６７と同量のボロンが、Ｐ＋層には、Ｎ＋層と同量のリンが導入されていることである。これらは本来、導入不要な不純物であり、ＴＦＴとホトセンサの電極の多数キャリアの種類を維持するためには、それらを相殺する分の量のリン、ボロンを各層に導入する必要がある。
【００４０】
本実施例は、ホトリソ工程が簡略化でき、ホトマスクが削減できることが利点であるが、Ｐ型ＴＦＴの能動層に多くの欠陥が導入されるという欠点がある。Ｐ型ＴＦＴの特性が確保できない場合は、ホトマスク、ホトリソ工程を増やし、ＰＥ層７３、Ｐ＋層８５を覆うことで、導入不要な不純物を入れないことが望ましい。
【００４１】
次に、図６（ｂ）（９）に示すように、ゲート電極７６の上部に、ＴＥＯＳ（テトラエトキシシラン）ガスを原料とし、ＣＶＤを用いて層間絶縁膜８６を成膜した後、導入不純物の活性化アニールを行う。次いで、ホトリソ工程により、ホトレジスト８７を用いて、電極部分にコンタクトホール８８を形成する。層間絶縁膜８６は、後で形成する配線と、下層のゲート電極と多結晶半導体層とを絶縁するものであるので、絶縁性があれば、どのような膜でもよい。ただし、寄生容量を低減する必要があるので、低比誘電率、膜応力が小さいなど、厚膜化に対し、プロセス整合性の良いものが望ましい。さらに、表示機能と両立する場合には、膜の透明性が重要になり、可視光域に対し、透過率の高い材料であることが望ましい。本実施例では、例として、ＴＥＯＳガスを原料としたシリコン酸化膜を挙げた。
【００４２】
次に、図６（ｃ）（１０）に示すように、配線材料を成膜し、ホトリソ工程により、配線８９を形成する。さらに、図６（ｃ）（１１）に示すように、ＣＶＤにより、絶縁保護膜９０を形成する。必要であれば、絶縁保護膜９０を形成した後、ＴＦＴ特性改善のための追加アニールを行う。膜の材料は、層間絶縁膜８６と同様に、絶縁性があれば、どのような膜でもよい。必要に応じて、図６（ｃ）（１２）に示すように、塗布絶縁膜や絶縁性レジスト材等で平坦化絶縁膜９１を形成した後、ホトリソ工程により、ホトレジスト９２を用いて、配線８９と次工程のＩＴＯとのコンタクト用のコンタクトホール９３を形成する。
【００４３】
次に、図６（ｃ）（１３）に示すように、ＩＴＯなどの透明電極膜を形成した後、ホトリソ工程により、ホトレジスト９４を用いて、透明電極９５を形成する。この後、必要に応じて、さらに、その上部に絶縁保護膜を形成して、ホトリソ工程でコンタクトを形成してもよい。
【００４４】
図７に、本実施例で形成されたＰ型ＴＦＴ７０１、Ｎ型ＴＦＴ７０２及び光センサ素子７０３の例を示す。ここでは、図１（ａ）に示した光センサ素子が形成されている。本実施例で示した工程により、回路を構成するＴＦＴと、図５に示した全ての構造の光センサ素子が同時に形成可能になる。
【００４５】
図８(ａ)(ｂ)(ｃ)は、本発明に係るホトセンサＴＦＴを用いたエリアセンサの１ピクセル分のレイアウトと、その等価回路図と、その動作タイミングチャートである。図８において、まず、センサ動作前に、バイアス線８０１（ホトセンサＴＦＴ８００の第二の電極８１２）の電位を、センサノード８０２（ホトセンサＴＦＴ８００の第一の電極８１１）の電位よりも低く設定し、センサゲート線８０３（ホトセンサＴＦＴ８００の第三の電極８１３）を高電位にし、センサノード８０２（第一の電極８１１）の電圧をリセットする。センサ動作時は、バイアス線８０１（第二の電極８１２）の電位を、センサノード８０２（第一の電極８１１）の電位よりも充分高く設定し、センサゲート線８０３（第三の電極８１３）の電位を落とす。このとき、ホトセンサＴＦＴ８００はオフ状態のため、ホトセンサＴＦＴ８００には極微小な電流しか流れない。そこで、ホトセンサＴＦＴ８００に光が照射されると、光非照射時よりも多く電流が流れ、センサノード８０２（第一の電極８１１）の電位が上昇する。ある時刻に、ゲート線８０４からスイッチＴＦＴ８２０のゲート電極８１４に電位を印加して、スイッチＴＦＴ８２０を動作させると、データ線８０５に入射光照度に比例した電荷が輸送され、データ線８０５の電位が上昇する。この電位をエリアセンサの領域外に設けたセンサドライバで読み取る。センサノード８０２（第一の電極８１１）に蓄積される電荷の保持は、寄生容量で行うが、必要に応じて、補助の保持容量を付加してもよい。センサ動作時間は、センサノード８０２（第一の電極８１１）の電位が、バイアス線８０１（第二の電極８１２）の電位を超えないように設定するとよい。このときセンサノード８０２の蓄積電荷量は照度に比例する。なお、図８(ａ)中の８１５は、データ線８０５とスイッチＴＦＴ８２０の第一の電極（又は第二の電極）とを接続するためのコンタクトホールであり、８１６は、バイアス線８０１とホトセンサ８００の第二の電極８１２とを接続するためのコンタクトホールである。
【００４６】
図９(ａ)(ｂ)(ｃ)に、本発明に係るホトセンサＴＦＴを用いたエリアセンサの１ピクセル分のレイアウトと、その等価回路図と、その動作タイミングチャートの別の一例を示す。この例では、ホトセンサＴＦＴ８００の第三の電極８１３と第一の電極８１１が短絡されていることが特徴である。図９において、まず、センサ動作前に、バイアス線８０１（第二の電極８１２）の電位を、センサノード８０２（第一の電極８１１と第三の電極８１３）の電位よりも低く設定し、センサノード８０２の電圧をリセットする。センサ動作時は、バイアス線８０１（第二の電極８１２）の電位を、センサノード８０２の電位よりも充分高く設定する。このとき、ホトセンサＴＦＴ８００はオフ状態のため、ホトセンサＴＦＴ８００には極微小な電流しか流れない。そこで、ホトセンサＴＦＴ８００に光が照射されると、光非照射時よりも多く電流が流れ、センサノード８０２の電位が上昇する。ある時刻に、ゲート線８０４からスイッチＴＦＴ８２０のゲート電極８１４に電位を印加して、スイッチＴＦＴ８２０を動作させると、データ線８０５に入射光照度に比例した電荷が輸送され、データ線８０５の電位が上昇する。この電位をエリアセンサの領域外に設けたセンサドライバで読み取る。センサノード８０２に蓄積される電荷の保持は、図８の場合と同様に、寄生容量で行うが、必要に応じて、補助の保持容量を付加してもよい。
センサ動作時間は、センサノード８０２（第一の電極８１１と第三の電極８１３）の電位が、バイアス線８０１（第二の電極８１２）の電位を超えないように設定するとよい。このときセンサノード８０２の蓄積電荷量は照度に比例する。
【００４７】
図１０に、本発明に係るホトセンサＴＦＴを用いたエリアセンサの１ピクセル分の等価回路図の別の例を示す。図１０(ａ)は、ホトセンサＴＦＴ８００の第三の電極８１３を独立配線で制御できるもの、図１０(ｂ)では、ホトセンサＴＦＴ８００の第三の電極８１３と第一の電極８１１が短絡されている。図１０において、まず、バイアス線８０１（第二の電極８１２）の電位を、センサノード８０２の電位よりも低く設定し、センサノード８０２の電圧をリセットする。センサ動作時は、バイアス線８０１（第二の電極８１２）の電位を、センサノード８０２の電位よりも充分高く設定する。このとき、整流作用のために、ホトセンサＴＦＴ８００には極微小な電流しか流れない。ホトセンサＴＦＴ８００に光が照射されると、光非照射時よりも多く電流が流れ、センサノード８０２の電位が上昇する。このとき、予めデータ線８０５の電位を、ゲート線８０４の電位よりも低く設定しておく（逆でもよい）。センサノード８０２の電位が、データ線８０５の電位（逆の場合はゲート線の電位）とスイッチＴＦＴ８２０のしきい値の和よりも大きくなった時、スイッチＴＦＴ８２０はオン状態となり、データ線８０５は、ゲート線８０４とほぼ同電位となる。この電位変化をエリアセンサの領域外に設けたセンサドライバ領域で読み取る。したがって、センサ動作時間内にスイッチＴＦＴ８２０をオンできれば、照度によらず信号を出力することになる。そのため、センサ動作時間を変化させることにより、階調を検出することができる。
【実施例２】
【００４８】
図８、図９、図１０で適用するセンサは、図１（ａ）、図５（ａ）（ｂ）で示したセンサの内、どれを使ってもよい。ただし、図５（ａ）（ｂ）は非対称な構造であるため、電極の配置に注意が必要である。また、これらの図ではエリアセンサの例を示したが、各ピクセルにセンサと同時に、画素回路を配置すれば、光センサ機能を具備した画像表示装置が構成できる。画素に信号を送る信号線、ゲート線などは新たに追加してもよいし、信号線のタイミングを工夫することにより、センサのバイアス線、データ線又はゲート線と共通化してもよい。
【００４９】
図１１は、本発明の光センサ素子を内蔵した画像表示装置の概略図である。図１１（ａ）は画像表示装置の背面図であって、ガラス基板１０１上に、ドライバＬＳＩ１０２を有するドライバＬＳＩ用プリント基板１０３が配置され、ＦＰＣ１０４を介して、画像表示装置の正面側に形成された複数の画素を駆動する。図１１（ｂ）は画像表示装置の側面図であって、画像表示装置の正面側には、本発明の光センサ素子からなる光センサ１０５と画像表示領域に形成された複数の画素１０６が配置されている。図１１（ｃ）は画像表示装置の正面図であって、ガラス基板１０１上に、画素１０６を駆動する周辺駆動回路１０７と、光センサ１０５の出力を処理する光センサ出力処理回路１０８と、バックライトとその他の制御回路１０９が配置されている。
【００５０】
図１１において、光センサ１０５からの外光に応じたセンサ信号を光センサ出力処理回路１０８で処理して、画素１０６を駆動する周辺駆動回路１０７に供給する。周辺駆動回路１０７では、センサ信号に応じて、画像表示装置の輝度、コントラストなどの画質を制御する。
【００５１】
図１１では、ドライバの一部がＬＳＩで構成され、ＦＰＣを介して裏面実装されている。要求性能を満たすものは、順次ガラス基板上に形成されたＴＦＴによって構成すればよい。そのようにすることで、ＬＳＩとこれらの実装コストが削減でき、実装による機械的信頼性の低下を回避できる。また、画素設計時にドライバ設計も可能となり、カスタマイズ化が容易になる。本発明によって、センサとそのドライバも、ガラス基板上に内蔵でき、センサ設置位置や処理回路を自由な位置に、コンパクトに作製することが可能になる。
【図面の簡単な説明】
【００５２】
【図１】本発明に係る光センサ素子の概念図
【図２】従来の光センサ素子と本発明に係る光センサ素子の断面図
【図３】従来の光センサ素子と本発明に係る光センサ素子の出力−照度依存特性図
【図４】本発明に係る光センサ素子と同時に作製したスイッチ素子の断面図
【図５】本発明に係る光センサ素子の別の構造例の断面図
【図６（ａ）】光センサ素子とスイッチ素子の作製プロセス
【図６（ｂ）】光センサ素子とスイッチ素子の作製プロセス
【図６（ｃ）】光センサ素子とスイッチ素子の作製プロセス
【図７】光センサ素子とスイッチ素子（Ｐ型ＴＦＴとＮ型ＴＦＴ）の断面図
【図８】エリアセンサの１ピクセル分のレイアウト、その断面図及び等価回路図
【図９】別のエリアセンサの１ピクセル分のレイアウト、その断面図及び等価回路図
【図１０】別のエリアセンサの１ピクセル分の等価回路図
【図１１】光センサ素子を内蔵した画像表示装置の背面図、側面図及び正面図
【図１２】従来の光センサ素子の断面図
【符号の説明】
【００５３】
１０…絶縁性基板、１１…第一の電極、１２…第二の電極、１３…第三の電極、１４…受光領域（受光層）、１５…第一の電極１１と接する領域、１６…第二の電極１２と接する領域、１７…層間絶縁膜、１８…配線、１９…層間絶縁膜、２０…絶縁保護膜、２１…コンタクトホール、２５…空乏層、２６…中濃度不純物導入層、
４０…スイッチ素子、４１…第一の電極、４２…第二の電極、４３…第三の電極、４４…能動層領域（チャネル）、４５…第一の電極４１と接する領域、４６…第二の電極４２と接する領域、５０…光センサドライバ、６０…光センサ素子、
６１…非晶質シリコン膜（微結晶シリコン膜）、６２…エキシマレーザ、６３…多結晶シリコン膜、６４…島状の多結晶シリコン膜、６５…ゲート絶縁膜、６６…ボロンイオン、６７…ＮＥ層（低濃度ボロン注入層）、６８…ホトレジスト、６９…ホトレジスト、７０…Ｎ型ＴＦＴ領域、７１…ホトセンサ領域、７２…リンイオン、７３…ＰＥ層（低濃度リン注入層）、７４…Ｐ型ＴＦＴ領域、７５…ホトレジスト、７６…ゲート電極、７７…ホトレジスト、７８…リンイオン、７９…Ｎ−層（中濃度リン注入層）、８０…ホトレジスト、８１…リンイオン、８２…Ｎ＋層（高濃度リン注入層）、８３…ホトレジスト、８４…ボロンイオン、８５…Ｐ＋層（高濃度ボロン注入層）、８６…層間絶縁膜、８７…ホトレジスト、８８…コンタクトホール、８９…配線、９０…絶縁保護膜、９１…平坦化絶縁膜、９２…ホトレジスト、９３…コンタクトホール、９４…ホトレジスト、９５…透明電極（ＩＴＯ）
１０１…ガラス基板、１０２…ドライバＬＳＩ、１０３…ドライバＬＳＩ用プリント基板、１０４…ＦＰＣ、１０５…光センサ、１０６…画素、１０７…周辺駆動回路、１０８…光センサ出力処理回路、１０９…バックライトとその他の制御回路、
７０１…Ｐ型ＴＦＴ、７０２…Ｎ型ＴＦＴ、７０３…ホトセンサ、
８００…ホトセンサＴＦＴ、８０１…バイアス線、８０２…センサノード、８０３…センサゲート線、８０４…ゲート線、８０５…データ線、８１１…第一の電極、８１２…第二の電極、８１３…第三の電極（センサゲート）、８１４…ゲート電極、８１５…コンタクトホール、８１６…コンタクトホール、８２０…スイッチＴＦＴ
【図１】
2008153427.tif 000003
【図２】
2008153427.tif 000004
【図３】
2008153427.tif 000005
【図４】
2008153427.tif 000006
【図５】
2008153427.tif 000007
【図６（ａ）】
2008153427.tif 000008
【図６（ｂ）】
2008153427.tif 000009
【図６（ｃ）】
2008153427.tif 000010
【図７】
2008153427.tif 000011
【図８】
2008153427.tif 000012
【図９】
2008153427.tif 000013
【図１０】
2008153427.tif 000014
【図１１】
2008153427.tif 000015
【図１２】
2008153427.tif 000016