(57)【要約】【目的】バリの発生を抑制できる外部電極を有するインダクタおよびその製造方法を提供することにある。【解決手段】フェライト基板１と外部電極７、８およびコイル（コイル導体４、５）で構成されるインダクタ１００において、外部電極７、８の切断箇所１１、１２の幅Ｗを狭めることで、切断時にバリの発生を抑制できる。【選択図】        図１
2008153456.tif 000002
【特許請求の範囲】
【請求項１】
磁性絶縁基板と、該磁性絶縁基板の中央部に形成されたコイルと、前記磁性絶縁基板の周辺部の表裏面に形成されかつに互いに電気的に接続された外部電極とを有するインダクタにおいて、少なくとも表裏面の一方の外部電極が前記磁性絶縁基板の端部まで延在し、延在した前記外部電極の端部の断面積が前記磁性絶縁基板の内側上の前記外部電極の断面積より小さいことを特徴とするインダクタ。
【請求項２】
延在した前記外部電極の端部の幅が、前記磁性絶縁基板の内側上の前記外部電極の幅より狭いことを特徴とする請求項１に記載のインダクタ。
【請求項３】
延在した前記外部電極の端部の厚さが、前記磁性絶縁基板の内側上の前記外部電極の厚さより薄いことを特徴とする請求項１に記載のインダクタ。
【請求項４】
前記コイルが、ソレノイドコイルまたは渦巻き状コイルもしくはトロイダルコイルであることを特徴とする請求項１〜３のいずれか一項に記載のインダクタ。
【請求項５】
前記磁性絶縁基板が、フェライト基板であることを特徴とする請求項１〜３のいずれか一項に記載のインダクタ。
【請求項６】
磁性絶縁基板と、該磁性絶縁基板の中央部に形成されたコイルと、前記磁性絶縁基板の周辺部の表裏面に形成されかつ互いに電気的に接続された外部電極とを有するインダクタの製造方法において、
磁性絶縁基板の切断線であるスクライブラインに囲まれた領域の中央部にコイルを形成する工程と、前記スクライブラインを挟んで線対称となる貫通孔を形成する工程と、該貫通孔の側壁に接続導体を形成するとともに該接続導体と接続する外部電極であって、少なくとも表裏面の一方において前記スクライブラインを横切りかつ該スクライブラインに沿って切断される予定箇所の断面積が切断されない箇所の断面積より小くなる外部電極を前記磁性絶縁基板の表裏面に形成する工程と、前記スクライブラインに沿って前記外部電極と前記フェライト基板を切断する工程とを含むことを特徴とするインダクタの製造方法。
【請求項７】
前記スクライブラインに沿って切断される予定個所の前記外部電極の幅もしくは厚さが、切断される予定箇所以外の部分の前記外部電極の幅もしくは厚さより小さいことを特徴とする請求項６に記載のインダクタの製造方法。
【請求項８】
前記貫通孔が、前記スクライブラインを挟んで線対称の位置にある一対の孔であり、少なくとも表裏面の一方の前記外部電極が前記スクライブラインを横切って前記貫通孔の側壁に形成された接続導体と接続することを特徴とする請求項６または７に記載のインダクタの製造方法。
【請求項９】
前記貫通孔が、前記磁性絶縁基板の表側では前記スクライブラインを挟んで線対称の位置にある一対の孔であり、前記磁性絶縁基板の裏側では、前記スクライブラインを横切る長方形の孔であり、前記外部電極が表側では前記磁性絶縁基板に囲まれるとともに前記一対の孔の側壁に形成された接続導体と接続し、裏側では前記長方形の孔の側壁に形成された接続導体と接続することを特徴とする請求項６または７に記載のインダクタの製造方法。
【請求項１０】
前記貫通孔が、前記スクライブラインを横切る長方形の孔であり、前記外部電極が、前記長方形の孔の側壁に形成された接続導体と接続することを特徴とする請求項６または７に記載のインダクタの製造方法。
【請求項１１】
前記貫通孔が、前記スクライブラインを横切る長方形の孔であり、前記外部電極が、前記スクライブラインを横切る箇所に形成されないことを特徴とする請求項６または７に記載のインダクタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、超小型電力変換装置などに搭載されるインダクタおよびその製造方法に関する。
【背景技術】
【０００２】
マイクロ電源に用いられるＤＣ−ＤＣコンバータなどの従来の超小型電力変換装置は、インダクタ上に電源ＩＣチップをフリップチップボンディングまたは接着材で固着（マウント）した後に金線（ボンディングワイヤ）で結線を行いエポキシ樹脂などのモールド樹脂で封止した構造をしている。このインダクタについて説明する。
図３０は、従来のインダクタの構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図、同図（ｃ）はＡ部の要部側面図である。
【０００３】
このインダクタ５００はフェライト基板５１、第１、第２コイル導体５４、５５、第１接続導体５６、第１、第２外部電極５７、５８および第２接続導体５９で構成されている。
フェライト基板５１の中央部にソレノイド状のコイルが形成され、このコイルを取り囲むようにフェライト基板５１の外周部に複数の外部電極が形成されている。コイルはフェライト基板５１の表（以下、表面とも記す）側の第１コイル導体５４とフェライト基板５１の裏(以下、裏面とも記す)側の第２コイル導体５５およびこれらのコイル導体５４、５５を接続する第１貫通孔５２の側壁に形成された第１接続導体５６で構成される。また、外部電極はフェライト基板５１の周辺部に配置され、このフェライト基板５１の端部に延在し、前記のコイルを取り囲むように、フェライト基板５１の表側に形成された第１外部電極５７とフェライト基板５１の裏側の第１外部電極と対向する箇所に形成された第２外部電極５８とで構成される。これらの第１、第２外部電極５７、５８は第２貫通孔５３の側壁に形成された第２接続導体５９で接続され、第１接続導体５６および第２接続導体５９は周囲をフェライト基板５１で囲まれている。
また、特許文献１によれば、コイル基板上に電源ＩＣチップをフリップチップボンディングした超小型電力変換装置が記載されており、平面型ソレノイドコイルを構成するコイル導体の長さを磁性絶縁基板（フェライト基板）の幅に対して所定値以上とすることでインダクタンスを上げることが開示されている。また、フェライト基板５１の表側はエポキシ樹脂６０で覆われている。
【特許文献１】特開２００４−２７４００４号公報（図１、図４）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前記の図３０に示すインダクタ５００において、第１、第２外部電極５７、５８とフェライト基板５１およびエポキシ樹脂６０をスクライブラインで切断して個々のインダクタを形成するときに、図３１に示すように第１、第２外部電極５７、５８の幅Ｗ０が広いとエポキシ樹脂６０で固められた第１外部電極５７ではバリ６３の発生はないが、エポキシ樹脂６０が被覆していない第２外部電極５８ではバリ６３が発生する。このバリ６３が発生した状態で第２外部電極５８を実装基板７１に半田６４付けすると、図３２に示すように隣接する第２外部電極５８同士でバリ６３を介して半田ブリッジ６５が形成されて第２外部電極５８同士が短絡するという不具合を生じる。尚、図３１、図３３は図３０（ａ）のＡ部の側面図である。また、図３２の点線６６はバリがない場合の半田の状態を示し、７２は実装基板上の配線を示す。
【０００５】
また、特許文献１において、外部電極は図３０と同様にフェライト基板の端部まで延在しいる。また表裏の外部電極を接続する接続導体は図３０と違ってフェライト基板の端部に露出している。この場合も、図３０の場合と同様に、スクライブラインで切断したときに外部電極にバリが発生する。
この発明の目的は、前記の課題を解決して、バリの発生を抑制できる外部電極を有するインダクタおよびその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
前記の目的を達成するために、磁性絶縁基板と、該磁性絶縁基板の中央部に形成されたコイルと、前記磁性絶縁基板の周辺部の表裏面に形成されかつに互いに電気的に接続された外部電極とを有するインダクタにおいて、少なくとも表裏面の一方の外部電極が前記磁性絶縁基板の端部まで延在し、延在した前記外部電極の端部の断面積が前記磁性絶縁基板の内側上の前記外部電極の断面積より小さい構成とする。
【０００７】
また、延在した前記外部電極の端部の幅が、前記磁性絶縁基板の内側上の前記外部電極の幅より狭いとよい。
また、延在した前記外部電極の端部の厚さが、前記磁性絶縁基板の内側上の前記外部電極の厚さより薄いとよい。
また、前記コイルが、ソレノイドコイルまたは渦巻き状コイルもしくはトロイダルコイルであるとよい。
【０００８】
また、前記磁性絶縁基板が、フェライト基板であるとよい。
また、磁性絶縁基板と、該磁性絶縁基板の中央部に形成されたコイルと、前記磁性絶縁基板の周辺部の表裏面に形成されかつ互いに電気的に接続された外部電極とを有するインダクタの製造方法において、
磁性絶縁基板の切断線であるスクライブラインに囲まれた領域の中央部にコイルを形成する工程と、前記スクライブラインを挟んで線対称となる貫通孔を形成する工程と、該貫通孔の側壁に接続導体を形成するとともに該接続導体と接続する外部電極であって、少なくとも表裏面の一方において前記スクライブラインを横切りかつ該スクライブラインに沿って切断される予定箇所の断面積が切断されない箇所の断面積より小くなる外部電極を前記磁性絶縁基板の表裏面に形成する工程と、前記スクライブラインに沿って前記外部電極と前記フェライト基板を切断する工程とを含む製造方法とする。
【０００９】
また、前記スクライブラインに沿って切断される予定個所の前記外部電極の幅もしくは厚さが、切断される予定箇所以外の部分の前記外部電極の幅もしくは厚さより小さい製造方法とするとよい。
また、前記貫通孔が、前記スクライブラインを挟んで線対称の位置にある一対の孔であり、少なくとも表裏面の一方の前記外部電極が前記スクライブラインを横切って前記貫通孔の側壁に形成された接続導体と接続する製造方法とするとよい。
【００１０】
また、前記貫通孔が、前記磁性絶縁基板の表側では前記スクライブラインを挟んで線対称の位置にある一対の孔であり、前記磁性絶縁基板の裏側では、前記スクライブラインを横切る長方形の孔であり、前記外部電極が表側では前記磁性絶縁基板に囲まれるとともに前記一対の孔の側壁に形成された接続導体と接続し、裏側では前記長方形の孔の側壁に形成された接続導体と接続する製造方法とするとよい。
【００１１】
また、前記貫通孔が、前記スクライブラインを横切る長方形の孔であり、前記外部電極が、前記長方形の孔の側壁に形成された接続導体と接続する製造方法とするとよい。
また、前記貫通孔が、前記スクライブラインを横切る長方形の孔であり、前記外部電極が、前記スクライブラインを横切る箇所に形成されない製造方法とするとよい。
【発明の効果】
【００１２】
この発明によれば、フェライト基板と外部電極およびコイルで構成されるインダクタにおいて、スクライブラインに沿って切断される外部電極の切断箇所の断面積を小さくすることで、切断時にバリが発生するのを抑制することができる。この断面積を小さくする方法としては切断箇所の外部電極の幅を狭くしたり厚さを薄くしたりする方法がある。
また、表側と裏側の外部電極を接続する接続導体を形成するための貫通孔をフェライト基板の端部まで延在させたインダクタにおいて、切断箇所に外部電極を形成しないことでバリの発生を防止することができる。
【発明を実施するための最良の形態】
【００１３】
実施の形態を以下の実施例で説明する。
【実施例１】
【００１４】
図１は、この発明の第１実施例のインダクタの構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。このインダクタ１００はソレノイド状コイルを有する場合の例であり、第１、第２外部電極７、８をフェライト基板１の４辺に形成した場合の例である。
このインダクタ１００はフェライト基板１、第１、第２コイル導体４、５、第１接続導体６、第１、第２外部電極７、８および第２接続導体９で構成されている。
【００１５】
フェライト基板１の中央部にソレノイド状のコイルが形成され、このコイルを取り囲むようにフェライト基板１の表側と裏側の外周部に複数の外部電極が形成されている。コイルはフェライト基板１の表（以下、表面とも記す）側の第１コイル導体４とフェライト基板１の裏(以下、裏面とも記す)側の第２コイル導体５およびこれらのコイル導体４、５を接続する第１貫通孔２の側壁に形成された第１接続導体６で構成される。また、外部電極はフェライト基板１の周辺部に配置されフェライト基板１の端部に達し前記のコイルを取り囲むように、フェライト基板１の表側に形成された第１外部電極７と、この第１外部電極７と対向する箇所のフェライト基板１の裏側に形成された第２外部電極８とで構成される。これらの第１、第２外部電極７、８は第２貫通孔３の側壁に形成された第２接続導体９で接続され、第１接続導体６および第２接続導体９は周囲をフェライト基板１で囲まれている。フェライト基板１の表側の第１コイル導体４および第１外部電極７はエポキシ樹脂１０などの保護膜で被覆されている。また、フェライト基板１の表側に図示しない半導体チップを搭載した場合にはエポキシ樹脂１０はフェライト基板１と図示しない半導体チップなどを覆うモールド樹脂となる。
【００１６】
前記の第１、第２外部電極７、８において、バリの発生を抑制するために、フェライト基板１の外周端側の外部電極７、８の幅（図４の外部電極７、８の切断箇所１１、１２の幅Ｗのこと）をフェライト基板１の内側上の外部電極７、８の幅より狭くする。これは、発明者が鋭意研究を進めた結果、外部電極の切断面積（および切断体積）がバリ発生を決める主要因であり、切断面積（および切断体積）を小さくするとバリ発生の抑制に大きな効果があることが判明したことによる。これにより、フェライト基板１の外周端側の外部電極７、８の切断面積（および切断体積）をフェライト基板１の内側上の外部電極７、８の切断面積（および切断体積）より小さくすることになる。
【００１７】
尚、図１のインダクタ１００において、第１、第２外部電極７、８をフェライト基板１の４辺に形成した場合の例を示したが、コイル軸（Ｘ−Ｘ線）に平行な上下の２辺に形成した場合もある。この場合はコイル軸に垂直な左右の２辺に第１、第２外部電極７、８を形成しないので、このスペースにもコイル導体４、５を形成できて、コイルのターン数を増加できる。コイルのターン数を増加することでインダクタ１００のインダクタンスを大きくすることができる。また、インダクタ１００を単体で使用する場合には第１、第２外部電極７、８はコイルと接続する２個の電極だけ形成すればよい。
【００１８】
つぎに、図１のインダクタ１００の製造方法について説明する。
図２から図７は、図１のインダクタの製造方法であり、工程順に示した要部製造工程図である。
先ず、図２（ａ）に示す外形が１００ｍｍ角で板厚が５２５μｍのフェライト基板１に外部電極及びコイル形成用の貫通孔を形成するために、図示しないフォトレジストを用いてフェライト基板１の表面と裏面にフォトリソグラフィを行い図２（ｂ）に示す貫通孔の配置に対応させてパターニングを行う。すなわち、同図の２、３の部分にフォトレジストの開口部が形成される。この際のフォトレジストはサンドブラストに耐える強度が必要な為、１００μｍ厚のドライフィルムを用いる。
【００１９】
続いて、図２（ｂ）、（ｃ）に示すようにサンドブラストでフェライト基板１の周囲がフェライト基板１で囲まれる、第１接続導体６を形成するための複数の第１貫通孔２と、この第１貫通孔２群で囲まれた領域３３の外側に１対の第２貫通孔３を１組として複数組の第２貫通孔４をフェライト基板１に形成する。この対となる第２貫通孔３は、点線で示すスクライブライン３１（切断線のことで実際は幅を有している。この幅が切り代幅となる）を挟んで線対称に配置する。尚、第１、第２外部電極７、８をコイル軸と平行な上下の位置に配置する場合には第１貫通孔２の列に平行な上下のスクライブライン３１にのみ第２貫通孔３を形成すればよい。尚、図２（ａ）はフェライト基板１の全体の平面図、図２（ｂ）は図２（ａ）のＢ部拡大図で点線のスクライブライン３１で囲まれた領域がインダクタとなる箇所を示す平面図、図２（ｃ）は図２（ｂ）のＸ−Ｘ線で切断した要部断面図である。
【００２０】
つぎに、図３に示すように第１、第２コイル導体４、５と第１、第２外部電極７、８および第１、第２接続導体６、９を形成するためにメッキシード層３７を形成する。図３は、図２（ｃ）のＣ部に相当した拡大図である。
つぎに、図４、図５および図６に示すように、第１、第２コイル導体４、５と第１、第２外部電極７、８および第１、第２接続導体６、９を形成する。まず、図示しないドライフィルムを用いてフォトリソグラフィーでパターニングを行う。第２接続導体９と接続する第１、第２外部電極７、８を形成するためのパターニングは対となる第２貫通孔３を取り囲む箇所とこの対をなす第２貫通孔３を結ぶ箇所（スクライブライン３１を挟んで隣接する第１、第２外部電極７、８同士の接続箇所であり切断箇所１１、１２となる）のドライフィルムを開口し、後で形成される切断箇所１１、１２の幅Ｗをバリの発生を抑制するために狭くする。その後、電解メッキで３５〜６５μｍ厚のＣｕ膜をメッキシード層３７上に形成し、その表面に厚いＣｕ膜の腐食を防止するために、厚いＣｕ膜上に腐食防止膜であるＮｉ膜（２μｍ）とＡｕ膜（１μｍ）をメッキで形成する。これにより、メッキシード層３７、厚いＣｕ膜および腐食防止膜で構成される第１、第２コイル導体４、５と第１、第２外部電極７、８および第１、第２接続導体６、９が形成される。尚、切断箇所１１、１２の幅Ｗは狭くなっている（外部電極７、８の広い箇所の半分程度の幅）。ドライフィルムを剥離後、第１、第２コイル導体４、５と第１、第２外部電極７、８をマスクとして不要なメッキシード層３７を薬液でエッチングし、複数のインダクタ１００をフェライト基板１に形成する。続いて、フェライト基板１の表側に形成された第１コイル導体４と第１外部電極７をエポキシ樹脂１０で被覆する。
【００２１】
尚、図４はフェライト基板１の表側の平面図、図５は図４のＸ−Ｘ線で切断した断面図、図６は図５のＤ部の拡大図である。
切断箇所１１、１２の幅Ｗを狭くすることで、フェライト基板１をスクライブライン３１に沿って切断するときに、第１、第２外部電極３２、３４の切断箇所１１、１２でのバリの発生を抑制することができる。前述のように、このバリの発生は切断面の面積と切断で除去される箇所の体積の大きさに依存する。そのため、切断箇所の幅Ｗを狭めるとバリの発生は抑制される。バリの発生が抑制されることで、第２外部電極８を図示しない実装基板に半田付けするときに隣接する第２外部電極間で半田ブリッジが形成されなくなり、第２外部電極間での電気的な短絡が防止され、信頼性を向上させることができる。
【００２２】
つぎに、図４のスクライブライン３１に沿ってフェライト基板１を切断する。図７は切断面の拡大図である。切断は、エポキシ樹脂１０などの保護膜を被覆した後に行われる。バリの発生はエポキシ樹脂１０が被覆されていない箇所で発生する。そのため、図示しない実装基板と半田付けされる第２外部電極８はエポキシ樹脂１０で被覆されていないので接続箇所１２の幅Ｗを狭くすることでバリの発生を抑制している。
【００２３】
一方、第１外部電極７の接続箇所１１はエポキシ樹脂１０で被覆され固定されているので切断箇所１１は広くてもバリの発生は抑制されるが、狭めることでバリの発生がさらに抑制されるので切断箇所１２と同様に狭くする。
【実施例２】
【００２４】
図８、図９は、この発明の第２実施例のインダクタの構成図であり、図８（ａ）は表側の要部平面図、図８（ｂ）は図８（ａ）のＸ−Ｘ線で切断した要部断面図、図９（ａ）は裏側の要部平面図、図９（ｂ）は図９（ａ）のＡ−Ａ線で示した部分の側面図である。図８、図９はインダクタ２００を模式的に示し、要部断面図および側面図の上が表側で下が裏側である。このインダクタ２００はソレノイド状コイルを有する場合の例であり、第１、第２外部電極７、８をフェライト基板１の４辺に形成した場合の例である。
【００２５】
このインダクタ２００はフェライト基板１、第１、第２コイル導体４、５、第１接続導体６、第１、第２外部電極７、８および第２接続導体９で構成されている。
フェライト基板１の中央部にソレノイド状のコイルが形成され、このコイルを取り囲むようにフェライト基板１の外周部に複数の外部電極が形成されている。コイルはフェライト基板１の表（以下、表面とも記す）側の第１コイル導体４とフェライト基板１の裏(以下、裏面とも記す)側の第２コイル導体５およびこれらのコイル導体４、５を接続する第１貫通孔２の側壁に形成された第１接続導体６で構成される。また、外部電極はフェライト基板１の周辺部で前記のコイルを取り囲むように、フェライト基板１の表側に形成された第１外部電極７と、フェライト基板１の裏側に形成された第２外部電極８で構成される。これらの第１、第２外部電極７、８は第２貫通孔３の側壁に形成された第２接続導体９で接続される。ここで用いたフェライト基板１の比透磁率は１００程度である。第１外部電極７はフェライト基板１で周囲が囲まれており、第２外部電極８はフェライト基板１の端部まで延在しており、端部付近（切断箇所１２）で幅Ｗが狭くなっている。
【００２６】
第１接続導体６は図８（ａ）で示すように周囲をフェライト基板１で囲まれ、一方、第２接続導体９は図８で示すようにフェライト基板１の表側ではフェライト基板１に囲まれているが、裏側では図８（ｂ）および図９で示すようにフェライト基板１の側面に露出している。第２接続導体９は図８（ｂ）および図９（ｂ）に示すようにフェライト基板１の厚み方向のほぼ上半分がフェライト基板１内に形成され、下半分がフェライト基板１の側面に露出している。フェライト基板１の比透磁率は１００、側面に露出している第２接続導体９は銅で形成されているのでその比透磁率は１、さらに側面は空間が開いており、空気の比透磁率は１である。磁束は比透磁率が高い、すなわち磁気抵抗が小さいフェライト基板１を通るため、フェライト基板１の下半分では第１外部電極７と第２接続導体９の外側を通る磁束はなくなる。そのため、フェライト基板１の上半分の第１外部電極７と第２接続導体９の外側を通る磁束は、フェライト基板１の厚みが半分になって磁気抵抗が大きくなるので、図１のインダクタ１００の場合と比べて少なくなり、第１、第２外部電極７、８間に発生する誘起起電力が小さくなりノイズ低減を図ることができる。
【００２７】
切断箇所１２の幅Ｗを狭くすることで、複数個のインダクタ１００が形成された大きなフェライト基板１をスクライブライン３１に沿って切断するときに、第２外部電極８の切断箇所１２におけるバリの発生が抑制される。バリの発生が抑制されることで、第２外部電極８を図示しない実装基板に半田付けするときに隣接する第２外部電極８間で半田ブリッジが形成されなくなり、第２外部電極８間での電気的な短絡が防止され、信頼性を向上させることができる。
【００２８】
尚、図８のインダクタ２００において、第１、第２外部電極７、８をフェライト基板１の４辺に形成した場合の例を示したが、コイル軸（Ｘ−Ｘ線）に平行な上下の２辺に形成した場合もある。この場合はコイル軸に垂直な左右の２辺に第１、第２外部電極７、８を形成しないので、このスペースにもコイル導体４、５を形成できて、コイルのターン数を増加できる。コイルのターン数を増加することでインダクタ２００のインダクタンスを大きくすることができる。また、インダクタ２００を単体で使用する場合には第１、第２外部電極７、８はコイルと接続する２個の電極だけ形成すればよい。
【００２９】
図１０から図１７は、図８、図９のインダクタ２００の製造方法であり、工程順に示した要部製造工程図である。
先ず、図１０（ａ）に示す外形が１００ｍｍ角で板厚が５２５μｍのフェライト基板１に外部電極及びコイル形成用の貫通孔を形成するために、図示しないフォトレジストを用いてフェライト基板１の表面と裏面にフォトリソグラフィを行い図１０（ｂ）および後述の図１１（ａ）に示す貫通孔の配置に対応させてパターニングを行う。すなわち、同図の３２、３４、３５、３６の部分にフォトレジストの開口部が形成される。この際のフォトレジストはサンドブラストに耐える強度が必要な為、１００μｍ厚のドライフィルムを用いる。続いて、図１０（ｂ）、（ｃ）に示すようにサンドブラストでフェライト基板１の表面から周囲がフェライト基板１で囲まれる、第１接続導体６を形成するための複数の第１穴３２と、この第１穴３２群で囲まれた領域３３の外側に１対の第２穴３４を１組として複数組の第２穴３４をフェライト基板１の厚さの半分以上の深さに掘る。この対となる第２穴３４は、点線で示すスクライブライン３１を挟んで線対称に配置する。尚、図１０（ａ）はフェライト基板１の全体の平面図、図１０（ｂ）は図１０（ａ）のＢ部拡大図で点線のスクライブライン３１で囲まれた領域がインダクタ２００となる箇所を示す平面図、図１０（ｃ）は図１０（ｂ）のＸ−Ｘ線で切断した要部断面図である。
【００３０】
つぎに、図１１に示すように、フェライト基板１の裏面から周囲がフェライト基板１で囲まれた複数の第３穴３５と前記の対となった前記の２個の第２穴３４にまたがるように細長いスリット状の第４穴３６（長穴）とを前記の第１、第２穴３２、３４の底部に達する深さにそれぞれサンドブラストで掘って第１、第２貫通孔２、３（図１１では第１貫通孔２は示されていない）を形成する。前記の第４穴３６の深さが深すぎるとフェライト基板１をスクライブライン３１に沿って切断したときに、切断面が欠け易くなるので、第２貫通孔３が露出しないフェライト基板１の厚さ（フェライト基板の当初の厚さ−第４穴３６を形成するためにサンドブラストで掘った深さ）を２００μｍ以上とするとよい。尚、図１１（ａ）は図１０（ａ）のＸ−Ｘ線を軸として回転させて図１０（ｂ）を裏返した平面図であり、図１１（ｂ）は図１１（ａ）のＸ−Ｘ線で切断し、表面を上に裏面を下にした断面図である。尚、第１、第２外部電極７、８をコイル軸と平行な上下の位置に配置する場合には第１貫通孔２の列に平行な上下のスクライブライン３１にのみ第２貫通孔３を構成する第３４穴と第３６穴を形成すればよい。
【００３１】
つぎに、図１２で示すように、図示しないフォトレジストを剥離し洗浄した後、メッキシード層３７としてＴｉ（チタン）膜を０．１μｍ、その上にＣｕ（銅）膜を１μｍ、フェライト基板１の表面と裏面および第１、第２貫通孔２、３の側面に蒸着またはスパッタで形成する。このメッキシード層３７は無電解Ｃｕメッキを用いてＣｕ膜を１μｍを形成してもよい。尚、図１２は図１１（ｂ）のＣ部に相当する拡大図である。
【００３２】
つぎに、図１３、図１４、図１５および図１６に示すように、第１、第２コイル導体４、５と第１、第２外部電極７、８および第１、第２接続導体６、９を形成する。まず、図示しないドライフィルムを用いてフォトリソグラフィーでパターニングを行う。第２接続導体９と接続する第１、第２外部電極７、８を形成するためのパターニングは、表側は第２穴３４、裏側は第４穴３６およびその周りのドライフイルムを開口して行われる。その後、電解メッキで３５〜６５μｍ厚のＣｕ膜をメッキシード層３７上に形成し、その表面に厚いＣｕ膜の腐食を防止するために、厚いＣｕ膜上に腐食防止膜であるＮｉ膜（２μｍ）とＡｕ膜（１μｍ）をメッキで形成する。これにより、メッキシード層３７、厚いＣｕ膜および腐食防止膜で構成される第１、第２コイル導体４、５と第１、第２外部電極７、８および第１、第２接続導体６、９が形成される。第１外部電極７は周囲をフェライト基板１で囲まれている。スクライブライン３１を跨いで形成される第２外部電極８はその切断箇所の幅が狭くなっている。続いて、ドライフィルムを剥離後、第１、第２コイル導体４、５と第１、第２外部電極７、８をマスクとして不要なメッキシード層３７を薬液でエッチングし、表側をエポキシ樹脂１０で被覆して複数のインダクタ２００をフェライト基板１に形成する。尚、図１３はフェライト基板１の表側の平面図、図１４はフェライト基板１の裏側の平面図、図１５は図１３と図１４のＸ−Ｘ線で切断した断面図で、上側が表側、下側が裏側である。また、図１６は図１５のＤ部の拡大図である。
【００３３】
つぎに、図１５に示す組を形成する一対の第２穴３４間の第１外部電極７が形成されていない中間部分を通る点線で示したスクライブライン３１（切断線）に沿ってフェライト基板１を切断する。その結果、図１７の切断面に示すようにフェライト基板１の表側では周辺部がフェライト基板１となり、フェライト基板１の裏側ではその側面に第２接続導体９が露出した図８、図９のようなインダクタ２００が形成される。
【００３４】
前記の図１６のスクライブラインの幅３１ａ（カッターによる切り代幅）は、フェライト基板１の表側では隣接する第１外部電極７の間隔より狭くなっているのでカッターは第１外部電極７を切断しない。また、裏側では第２外部電極８の切断箇所１２の幅（Ｗ）が狭くなっているので、切断による第２外部電極８からのバリの発生は抑制される。
【実施例３】
【００３５】
図１８、図１９は、この発明の第３実施例のインダクタの構成図であり、図１８（ａ）は表側の要部平面図、図１８（ｂ）は図１８（ａ）のＸ−Ｘ線で切断した要部断面図、図１９（ａ）は裏側の要部平面図、図１９（ｂ）は図１９（ａ）のＡ−Ａ線で示した部分の側面である。図１８、図１９はインダクタ３００を模式的に示し、要部断面図および側面図の上が表側で下が裏側である。このインダクタ３００はソレノイド状コイルを有する場合の例であり、第１、第２外部電極７、８をフェライト基板１の４辺に形成した場合の例である。
【００３６】
このインダクタ３００はフェライト基板１、第１、第２コイル導体４、５、第１接続導体６、第１、第２外部電極７、８および第２接続導体９で構成されている。
フェライト基板１の中央部にソレノイド状のコイルが形成され、このコイルを取り囲むようにフェライト基板１の外周部に複数の外部電極が形成されている。コイルはフェライト基板１の表（以下、表面とも記す）側の第１コイル導体４とフェライト基板１の裏(以下、裏面とも記す)側の第２コイル導体５およびこれらのコイル導体４、５を接続する第１貫通孔２の側壁に形成された第１接続導体６で構成される。また、外部電極はフェライト基板１の周辺部で前記のコイルを取り囲むように、フェライト基板１の表側に形成された第１外部電極７と、フェライト基板１の裏側に形成された第２外部電極８で構成される。これらの第１、第２外部電極７、８は第２貫通孔３の側壁に形成された第２接続導体９で接続される。
【００３７】
第２接続導体９は図１８、図１９で示すようにフェライト基板１の側面に露出している。第１、第２外部電極７、８はフェライト基板１の端部まで延在しており、端部付近（切断箇所１１、１２）で幅Ｗが狭くなっている。
フェライト基板１の比透磁率は１００、側面に露出している第２接続導体９は銅で形成されているのでその比透磁率は１、さらに側面は空間が開いており、空気の比透磁率は１である。磁束は比透磁率が高い、すなわち磁気抵抗が小さいフェライト基板１を通るため、第１、第２外部電極７、８と第２接続導体９の外側を通る磁束はなくなる。そのため、図８、図９のインダクタ２００の場合と比べて第１、第２外部電極間の起電力を生じさせる磁束が少なくなり、一層のノイズ低減を図ることができる。
【００３８】
前記の第１、第２外部電極７、８の切断箇所１１、１２の幅Ｗを狭くすることでバリの発生が抑制される。バリの発生が抑制されることで、第２外部電極８を図示しない実装基板に半田付けするときに隣接する第２外部電極８間で半田ブリッジが形成されなくなり、第２外部電極８間での電気的な短絡が防止され、信頼性を向上させることができる。
尚、図１８、１９のインダクタ３００において、第１、第２外部電極７、８をフェライト基板１の４辺に形成した場合の例を示したが、コイル軸（Ｘ−Ｘ線）に平行な上下の２辺に形成した場合もある。この場合はコイル軸に垂直な左右の２辺に第１、第２外部電極７、８を形成しないので、このスペースにもコイル導体４、５を形成できて、コイルのターン数を増加できる。コイルのターン数を増加することでインダクタ３００のインダクタンスを大きくすることができる。また、インダクタ３００を単体で使用する場合には第１、第２外部電極７、８はコイルと接続する２個の電極だけ形成すればよい。
【００３９】
つぎに、図１８、図１９のインダクタの製造方法について説明する。
図２０〜図２７は、図１８、図１９のインダクタ３００の製造方法であり、工程順に示す要部製造工程図である。
まず、図２０において、１００ｍｍ角で板厚が５２５μｍのフェライト基板１に表裏の第１、第２コイル導体４、５を電気的に接続するための第１接続導体６を形成するための第１貫通孔２を多数形成する。また、表裏の第１、第２外部電極７、８を電気的に接続するための第２接続導体９を形成するための第２貫通孔３をスクライブラインを横切って長方形に形成する。尚、第１、第２外部電極７、８をコイル軸と平行な上下の位置に配置する場合には第１貫通孔２の列に平行な上下のスクライブライン３１にのみ第２貫通孔３を形成すればよい。
【００４０】
つぎに、図２１において、第１、第２外部電極７、８となる第１、第２コイル導体４、５および第１、第２接続導体６、９を形成するためのメッキシード層３７を形成する。
つぎに、図２２、図２３、図２４および図２５に示すように、第１、第２外部電極７、８と第１、第２コイル導体４、５と第１、第２接続導体６、９を第１、第２実施例と同様の電解メッキで形成する。このとき幅の狭い第１、第２外部電極７、８の切断箇所１１、１２（外部電極の広い箇所の半分程度の幅）の長さＬ（設計値）をスクライブライン３１の幅３１ａ（１００μｍ程度）より長くする。こうすることで、エポキシ樹脂１０で被覆されていない第２外部電極８の切断面でバリが発生することが抑制される。
【００４１】
つぎに、図２６に示すように、表面にエポキシ樹脂１０を被覆し、図２２のスクライブライン３１に沿ってフェライト基板１および第１、第２外部電極７、８の切断箇所１１、１２を切断する。切断されたフェライト基板１個が図２７で示す一つのインダクタ３００となる。図１８、図１９に示すように第１、第２外部電極７、８はフェライト基板１の端部側でその幅が狭くなっている（外部電極７、８の切断箇所１１、１２の幅Ｗ）。こうすることで第２外部電極８の切断箇所１２の切断面にバリが発生することが抑制される。
【００４２】
尚、第１〜第３実施例において、図２８に示すように第１、第２外部電極７、８の切断箇所１１、１２の厚さを薄くすると、さらにバリの発生は抑制される。外部電極７、８の切断箇所１１、１２の厚さを薄くすると、外部電極７、８の切断箇所１１、１２の幅Ｗをフェライト基板１の内側上の外部電極７、８の幅と同じにした場合でもバリの発生を抑制することができる。
【００４３】
また、第２、第３実施例において、図２９に示すように、この外部電極７、８の切断箇所１１、１２を除去することで、切断はフェライト基板１で行われ第１、第２外部電極７、８では行われないのでバリの発生をなくすることができる。第１実施例で切断箇所１１、１２が除去されている例は従来技術にあるのでここでは対象から外した。
また、第１実施例〜第３実施例のインダクタ１００、２００、３００の表側には半導体チップが搭載されていない場合で説明したが、半導体チップを搭載した場合は、搭載した後にエポキシ樹脂１０で被覆しその後で第１、第２外部電極７、８とフェライト基板１およびエポキシ樹脂１０を切断する。
【００４４】
前記の第１実施例〜第３実施例のインダクタ１００、２００、３００の製造方法において、フェライト基板１は円形であっても構わない。また、第１、第２貫通孔２、３の形成はレーザー加工により実施してもよい。この場合は前記のドライフィルムで必要となったフォトリソグラフィーは不要となり工程が簡略化される。また、スクライブライン３１に沿って切断するときに切り代幅が狭いほど切断される体積が小さくなりバリの発生は抑制されるのでカッターの歯の厚さは薄いほど望ましい。
【００４５】
また、前記の第１実施例〜第３実施例のインダクタ１００、２００、３００を用いて製作される超小型電力変換装置は、第１外部電極７に図示しない半導体チップをスタッドバンプを介して固着し、隙間にアンダーフィルを充填し、樹脂モールドとしてエポキシ樹脂を被覆し、スクライブライン３１に沿って切断してモジュール化し、これをコンデンサなどと一緒に実装基板に固着して形成される。
【００４６】
また、前記の第１実施例〜第３実施例のインダクタ１００、２００、３００に半導体チップを固着しないで単体で使用する場合は、半導体チップなどの部品は個別に実装基板に固着される。
また、前記の第１実施例〜第３実施例のインダクタ１００、２００、３００はソレノイド状コイルを有する場合を例として示したが、前記のフェライト基板１上に形成した渦巻き状コイルを有したり、リング状をした無端ソレノイド状コイルであるトロイダル状コイルを有する場合もある。
【００４７】
また、第１実施例〜第３実施例のインダクタ１００、２００、３００の第１、第２外部電極７、８はフェライト基板１の外周部の４辺に形成された場合の例を示したが、１辺〜３辺に形成する場合も勿論ある。
【図面の簡単な説明】
【００４８】
【図１】この発明の第１実施例のインダクタの構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図２】図１のインダクタの要部製造工程図であり、（ａ）はフェライト基板の平面図、（ｂ）は貫通孔を形成したフェライト基板Ｂ部の平面図、（ｃ）は（ｂ）のＸ−Ｘ線で切断した断面図
【図３】図２に続く、図１のインダクタの要部製造工程図であり、メッキシード層を形成した図２（ｃ）のＣ部に相当した拡大図
【図４】図３に続く、図１のインダクタの要部製造工程図であり、外部電極、コイル導体および接続導体を形成したフェライト基板の平面図
【図５】図４のＸ−Ｘ線で切断した断面図
【図６】図５のＤ部の拡大図
【図７】図４に続く、図１のインダクタの要部製造工程図であり、エポキシ樹脂を被覆した後でスクライブラインに沿って切断した断面図
【図８】この発明の第２実施例のインダクタの構成図であり、（ａ）は表側の要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図９】この発明の第２実施例のインダクタの構成図であり、（ａ）は裏側の要部平面図、（ｂ）は（ａ）のＡ−Ａ線で示した部分の側面図
【図１０】図８、図９のインダクタ２００の要部製造工程図であり、（ａ）はフェライト基板の平面図、（ｂ）は貫通孔を形成したフェライト基板の表側の平面図、（ｃ）は（ｂ）のＸ−Ｘ線で切断した断面図
【図１１】図１０に続く、図８、図９のインダクタ２００の要部製造工程図であり、（ａ）は貫通孔を形成したフェライト基板の裏側の平面図、（ｂ）は（ｃ）のＸ−Ｘ線で切断した断面図
【図１２】図１１に続く、図８、図９のインダクタ２００の要部製造工程図であり、メッキシード層を形成した図１１（ｂ）のＣ部に相当した拡大図
【図１３】図１２に続く、図８、図９のインダクタ２００の要部製造工程図であり、外部電極、コイル導体および接続導体を形成したフェライト基板の表側の平面図
【図１４】図１２に続く、図８、図９のインダクタ２００の要部製造工程図であり、外部電極、コイル導体および接続導体を形成したフェライト基板の裏側の平面図
【図１５】図１３、図１４のＸ−Ｘ線で切断した断面図
【図１６】図１５のＤ部の拡大図
【図１７】図１３、図１４に続く、図８、図９のインダクタ２００の要部製造工程図であり、エポキシ樹脂を被覆した後でスクライブラインに沿って切断した断面図
【図１８】この発明の第３実施例のインダクタの構成図であり、（ａ）は表側の要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図
【図１９】この発明の第３実施例のインダクタの構成図であり、（ａ）は裏側の要部平面図、（ｂ）は（ａ）のＡ−Ａ線で示した側面図
【図２０】図１８、図１９のインダクタ３００の要部製造工程図であり、（ａ）はフェライト基板の平面図、（ｂ）は貫通孔を形成したフェライト基板の表側のＢ部平面図、（ｃ）は（ｂ）のＸ−Ｘ線で切断した断面図
【図２１】図２０に続く、図１８、図１９のインダクタ３００の要部製造工程図であり、メッキシード層を形成した図２０（ｂ）のＣ部に相当した拡大図
【図２２】図２１に続く、図１８、図１９のインダクタ３００の要部製造工程図であり、外部電極、コイル導体および接続導体を形成したフェライト基板の表側の平面図
【図２３】図２１に続く、図１８、図１９のインダクタ３００の要部製造工程図であり、外部電極、コイル導体および接続導体を形成したフェライト基板の裏側の平面図
【図２４】図２２、図２３のＸ−Ｘ線で切断した断面図
【図２５】図２４のＤ部の拡大図
【図２６】図２２、図２３に続く、図１８、図１９のインダクタ３００の要部製造工程図であり、エポキシ樹脂を被覆した後でスクライブラインに沿って切断した切断面
【図２７】切断して形成されたインダクタ３００の断面図
【図２８】切断箇所の厚さを薄くした場合の断面図
【図２９】外部電極をスクライブラインから離して形成した場合の平面図
【図３０】従来のインダクタの構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図、（ｃ）はＡ部の側面図
【図３１】バリが発生したときの図
【図３２】半田ブリッジが形成されたときの図
【符号の説明】
【００４９】
１    フェライト基板
２    第１貫通孔
３    第２貫通孔
４    第１コイル導体
５    第２コイル導体
６    第１接続導体
７    第１外部電極
８    第２外部電極
９    第２接続導体
１０    エポキシ樹脂
１１    切断箇所（表側）
１２    切断箇所（裏側）
３１    スクライブライン
３１ａ  スクライブラインの幅
３２    第１穴
３３    領域（コイル形成領域）
３４    第２穴
３７    メッキシード層
Ｗ    切断箇所の幅
Ｌ    切断箇所の長さ
１００、２００、３００  インダクタ
【図１】
2008153456.tif 000003
【図２】
2008153456.tif 000004
【図３】
2008153456.tif 000005
【図４】
2008153456.tif 000006
【図５】
2008153456.tif 000007
【図６】
2008153456.tif 000008
【図７】
2008153456.tif 000009
【図８】
2008153456.tif 000010
【図９】
2008153456.tif 000011
【図１０】
2008153456.tif 000012
【図１１】
2008153456.tif 000013
【図１２】
2008153456.tif 000014
【図１３】
2008153456.tif 000015
【図１４】
2008153456.tif 000016
【図１５】
2008153456.tif 000017
【図１６】
2008153456.tif 000018
【図１７】
2008153456.tif 000019
【図１８】
2008153456.tif 000020
【図１９】
2008153456.tif 000021
【図２０】
2008153456.tif 000022
【図２１】
2008153456.tif 000023
【図２２】
2008153456.tif 000024
【図２３】
2008153456.tif 000025
【図２４】
2008153456.tif 000026
【図２５】
2008153456.tif 000027
【図２６】
2008153456.tif 000028
【図２７】
2008153456.tif 000029
【図２８】
2008153456.tif 000030
【図２９】
2008153456.tif 000031
【図３０】
2008153456.tif 000032
【図３１】
2008153456.tif 000033
【図３２】
2008153456.tif 000034