(57)【要約】      （修正有）【課題】記憶密度を大幅に高めることが可能で、読み取り時間の短縮や消費電力の削減が可能な新規なメモリー装置を提供する。【解決手段】メモリー装置は、スピン偏極した電子の注入によってメモリー状態が切り換えられるメモリーセルが配列されてなる。メモリーセルは、具体的には、例えば第１の強磁性層１１と第２の強磁性層１２とがスペーサ層１３を介して積層されてなり、第１の強磁性層１１の磁化の向きが固定されるとともに、第２の強磁性層１２の磁化の向きによりメモリー状態が切り換えられる。個々のセル内のメモリー状態は強磁性膜スイッチング層の面内における磁化の２つの安定した配向の１つに対応している。これらの状態は記憶セル内にスピン偏極した電子流を注入することによりスイッチング可能である。【選択図】図２
2008124479.tif 000002
【特許請求の範囲】
【請求項１】
強磁性層が、磁化の向きが固定される第１の強磁性層と磁化の向きによりメモリー状態が切り換えられる第２の強磁性層との間にスペーサ層を挟んでなり、当該強磁性層の膜面に垂直方向に電流が流れるように設計された磁気抵抗効果素子であって、
上記磁気抵抗効果素子はスピン偏極した電子の注入によってメモリー状態が切り換えられ、
上記磁気抵抗効果素子の面内寸法は０．５ｎｍ２〜５μｍ２の範囲であることを特徴とする磁気抵抗効果素子。
【請求項２】
上記第１の強磁性層の厚さが第２の強磁性層の厚さよりも大であることを特徴とする請求項１記載の磁気抵抗効果素子。
【請求項３】
上記第１の強磁性層が反強磁性体よりなることを特徴とする請求項１記載の磁気抵抗効果素子。
【請求項４】
上記第２の強磁性層の厚さが５原子層以下であることを特徴とする請求項１記載の磁気抵抗効果素子。
【請求項５】
強磁性層が、磁化の向きが固定される第１の強磁性層と磁化の向きによりメモリー状態が切り換えられる第２の強磁性層との間にスペーサ層を挟んでなり、当該強磁性層の膜面に垂直方向に電流が流れるように設計された磁気抵抗効果素子が配列されてなる磁気メモリー装置であって、
上記磁気抵抗効果素子はスピン偏極した電子の注入によってメモリー状態が切り換えられ、
上記磁気抵抗効果素子の面内寸法が０．５ｎｍ２〜５μｍ２の範囲であることを特徴とする磁気メモリー装置。
【請求項６】
上記第１の強磁性層の厚さが第２の強磁性層の厚さよりも大であることを特徴とする請求項５記載の磁気メモリー装置。
【請求項７】
上記第１の強磁性層が反強磁性体よりなることを特徴とする請求項５記載の磁気メモリー装置。
【請求項８】
上記第２の強磁性層の厚さが５原子層以下であることを特徴とする請求項５記載の磁気メモリー装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スピン分極注入によりデータの書き込みが可能な磁気メモリー装置及び当該磁気メモリー装置に適用される磁気抵抗効果素子に関するものである。
【背景技術】
【０００２】
コンピュータや通信機器の急増に伴い、動作速度が速く、小型で、しかも読み取り及び書き込み回数に制約のない不揮発性メモリー素子の開発が進められており、多種多様なランダム・アクセス・メモリー（ＲＡＭ）が提案されている。
【０００３】
例えば、その一つとして、磁気効果を基にしたＲＡＭがあり、スピン・バルブ（又は巨大磁気抵抗効果：ＧＭＲ）を利用したもの（スピン・バルブＲＡＭ）、スピン依存型トンネル効果（ＳＤＴ）を利用したもの（ＳＤＴ−ＲＡＭ）等が知られている。
【０００４】
これらの磁気効果を基にしたＲＡＭ（磁性ＲＡＭメモリ）は、全て記憶層内の磁化状態を変えるために電流の周りの空間に発生する磁場を利用しており、半導体メモリーや強誘電体メモリー等と比較したときに、デバイス構造やその組立が容易であること、書き込み動作の結果として材料の品位の劣化が生ずることがなく完全な非破壊書き込み読み出しサイクルが実現可能であること、等の利点を有する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このように数々の利点を有する磁性ＲＡＭメモリであるが、問題がないわけではない。
【０００６】
例えば、スピン・バルブＲＡＭでは、個々の記憶セルは別々のワード（書き込み）及び検出電流ラインと接続する必要があり、例えば各ラインがセルを直列に接続する場合、４箇所以上でのワイヤ接続が必要である。
【０００７】
また、スピン・バルブＲＡＭでは、隣り合うセル同士は書き込みパルス電流の影響を受ける。セルの密度が高い場合、所定の書き込みセルに対してパルス電流を流すと、これにより発生する磁場中に隣接するセルが重なり、書き込み磁場の大きさの１／２程度にまで近づいたセルの磁気状態に影響を与える。
【０００８】
スピン・バルブＲＡＭの自由層を構成する強磁性材料は、書き込み動作時にこれに打ち勝つことができるような強さの保磁力を有していなければならず、このことを考慮すると、セルの寸法（したがって記録密度）の限界値は書き込み電流の大きさによって概ね決まる。書き込み電流はその大きさに直線的に依存する磁場を作り、前記強磁性材料の保磁力の最低限界を１０エルステッド、金属中の電流密度の上限値を１０８Ａ／ｃｍ２と仮定すると、単位平方インチ当たり大略１０９セル程度が最大記録密度となる。この上限値はスピン・バルブＲＡＭに対する本質的な限定ではなく、むしろ比較の基礎として見積もったものである。
【０００９】
一方、ＳＤＴ−ＲＡＭでは、強磁性層を分離する絶縁層はピンホール欠陥の無い状態になっていなければならない。こうした高品位の絶縁性スペーサ層の形成は実験室レベルでも非常に困難であり、デバイスの量産を考えたときに大きな問題が生ずるであろうことは想像に難くない。
【００１０】
また、スピン・バルブＲＡＭと同様、磁化状態の切り替えには接触した励磁線（磁場発生用導線）が要求されるが、デバイスの抵抗が高いため、読み出し用配線を流れる電流による磁場で書き込み、すなわちスピンのスイッチングは不可能である。ＳＤＴ−ＲＡＭの高い抵抗は、高い読み出し電圧レベルに関しては有利であるが、信号対雑音比が悪くパワーの損失も大きい。
【００１１】
本発明は、これら従来の磁性ＲＡＭメモリの有する欠点を解消し、記憶密度を大幅に高めることが可能で、読み取り時間の短縮や消費電力の削減が可能な新規なメモリー装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上述の目的を達成するために、本発明の磁気抵抗効果素子は、強磁性層が、磁化の向きが固定される第１の強磁性層と磁化の向きによりメモリー状態が切り換えられる第２の強磁性層との間にスペーサ層を挟んでなり、当該強磁性層の膜面に垂直方向に電流が流れるように設計された磁気抵抗効果素子であって、上記磁気抵抗効果素子はスピン偏極した電子の注入によってメモリー状態が切り換えられ、上記磁気抵抗効果素子の面内寸法は０．５ｎｍ２〜５μｍ２の範囲であることを特徴とする。
【００１３】
また、上述の目的を達成するために、本発明の磁気メモリー装置は、強磁性層が、磁化の向きが固定される第１の強磁性層と磁化の向きによりメモリー状態が切り換えられる第２の強磁性層との間にスペーサ層を挟んでなり、当該強磁性層の膜面に垂直方向に電流が流れるように設計された磁気抵抗効果素子が配列されてなる磁気メモリー装置であって、上記磁気抵抗効果素子はスピン偏極した電子の注入によってメモリー状態が切り換えられ、上記磁気抵抗効果素子の面内寸法が０．５ｎｍ２から５μｍ２の範囲であることを特徴とする。
【００１４】
本発明のメモリー装置は、磁気メモリーセル内に情報を記憶する新技術としてスピン分極電子流の伝搬理論を適用したものである。
【００１５】
本発明のメモリー装置は、メソスコピック多層金属デバイスのアレイで組立可能であり、個々のセル内のメモリー状態は強磁性膜スイッチング層（第２の強磁性層）の面内における磁化の２つの安定した配向の１つに対応している。
【００１６】
これらの状態は記憶セル内にスピン偏極した電子流を注入することによりスイッチング可能である。
【００１７】
また、スイッチング閾値以下の振幅のパルス電流を用い、セル磁気抵抗を監視することにより、２進数情報が読み取られる。
【００１８】
ディスクを基にした記憶システムで使用される磁気記録媒体では、情報密度が５０ギガ・ビット／平方インチに近いものが採用され、結果的に平均平面ビット寸法は１００ｎｍ程度の値になるものと予想されるが、本発明においては、これと比較して遜色無い情報密度をチップを基にした磁気記憶構造で達成することが可能である。
【００１９】
薄膜蒸着技術では、いわゆるサブ・ミクロン単位のパターンと原子レベルの寸法に及ぶ厚さを備えたセル構造の作成が可能であるが、これらの寸法範囲での磁化の制御では、磁気についての古典的表現と量子力学的表現の両者を橋渡しする現象に関する考察が必要となる。
【００２０】
この橋渡しについては、磁気多層膜の電流による励起の機構についての理論的説明に見出すことができる。
【００２１】
この理論的説明では常磁性層で分離された強磁性薄膜の膜面に対して垂直に流れる電子の流れがスピン分極され、個々の強磁性層にスピン角運動量を伝えることが予測される。これにより電子の流れは強磁性層内の巨視的磁化の方向変更を誘起する。
【００２２】
この機構はスピン変換と名付けられ、遍歴電子で運ばれるスピン電流と併せて強磁性体内の局在化された電子状態のモーメントの相互作用から生じる層間トルクの考察から得られるものである。
【発明の効果】
【００２３】
本発明によれば、従来の磁性ＲＡＭメモリの有する欠点を解消することができ、記憶密度を大幅に高め、且つ読み取り時間の短縮や消費電力の削減が可能な新規なメモリー装置を提供することが可能である。
【００２４】
また、本発明によれば、半導体メモリーやＳＤＴ−ＲＡＭ等に比べて遥かに製造が容易なメモリー装置を提供することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明を適用したメモリー装置の構成について、図面を参照しながら詳細に説明する。
【００２６】
本発明のメモリー装置は、図１に示すように、メモリー状態がスピン偏極した電子流の注入によって書き換えられる形式のメモリーセル１がマトリクス状に配列（例えばＮ列Ｎ行の配列：Ｎ×Ｎ配列）されてなるものであり、これにより集積回路を構成してなるものである。
【００２７】
各メモリーセル１は、例えば図２に示すように、第１の強磁性層である固定層１１と第２の強磁性層である自由層１２によりスペーサ層１３を挟み込んでなる基本構造を有し、これの上下に常磁性金属層１４，１５が電極として積層形成されている。
【００２８】
上記固定層１１は、磁化の向きが所定の方向に固定されており、一方、上記自由層１２は、スピン分極化電子流により磁化の向きが回転する。そして、この自由層１２の磁化の向きを切り換えることで２つのメモリー状態が達成され、これを１，０の信号として読み出すことができる。
【００２９】
上記メモリーセルのアドレス方式としては、２種類考えられるが、最も単純な方式として、図３に示すように１個のメモリーセル１に対して１本の専用書き込み線２を用いる方式が挙げられる。
【００３０】
あるいは、図４に示すように、２次元格子状配線３，４の交点にメモリーセル１を置き、縦、横の配線３，４への信号の組み合わせでアドレスする、いわゆるｘｙアドレス方式を採用することも可能である。
【００３１】
上記メモリーセル１を構成する各層の材質であるが、先ず、スペーサ層１３や常磁性金属層１４，１５については、必ずしも材質は同じでなくともよい。例えば、スペーサ層１３には電子の偏極に有利なものを、常磁性金属層１４，１５には電極を蒸着やスパッタ法等により容易に作製できる金属を選べばよい。
【００３２】
具体的には、スペーサ層１３には、Ａｇ、Ａｕ等の反強磁性でない３ｄ金属、４ｄ金属が使用可能である。スペーサ層１３は、電子を偏極させるのに適していなければならない。これは常磁性体のフェルミ・ベクトルを強磁性層の少数スピン・バンドまたは多数スピン・バンドに緊密に一致させることで達成される。３ｄ遷移金属の合金で構成された強磁性層に対しては、多数スピン・バンドがＡｇのバンドにほぼ一致する。３ｄ及び４ｄ列常磁性体の他は、Ａｕがパーマロイとのスピン・ダイオードの作成における分極化層材料として効果的であることが示されている。
【００３３】
また、Ｌｉ、Ｎａ、Ｍｇ、Ｋ、Ｃａ等、ｓ電子の伝導がある比較的軽い金属も使用可能である。特に、３ｄ多数スピンバンドとの整合のためには、Ｌｉ、Ｃａ、Ｎｂが適当である。さらには、Ｃｒ、Ｍｎ等の反強磁性金属を用いることも可能であり、強磁性層（固定層１１、自由層１２）にＣｏを用いた場合には、格子整合の観点からＲｕも好適である。
【００３４】
このスペーサ層１３の厚さは、スピン・コヒーレンスの長さより薄くすることが好ましく、実用的な厚さの範囲は０．５ｎｍ〜５μｍである。
【００３５】
一方、固定層１１や自由層１２については、強磁性材料が用いられるが、これらを同じ材料で構成する場合には次の中から選択することが好ましい。
【００３６】
単体：          （１１０）配向  ｂｃｃ  Ｆｅ
（００１）配向  ｂｃｃ  Ｆｅ
Ｃ軸面内配向  ｈｃｐ  Ｃｏ
（１１１）配向  ｆｃｃ  Ｃｏ
（１１０）配向  ｆｃｃ  Ｃｏ
（００１）配向  ｆｃｃ  Ｃｏ
２元合金：      Ｆｅ１−ｘＣｏｘ（０＜ｘ＜１）
ＮｉｘＦｅ１−ｘ（０＜ｘ＜０．７５）
Ｎｉ７９Ｆｅ２１（パーロマイ合金）
３元合金：      ＭｎＦｅＣｏ
ＦｅＣｏＮｉ
【００３７】
固定層１１と自由層１２が同じ材料でない場合、固定層１１にギルバート減衰係数が自由層１２のそれよりも遥かに大きい材料を選べば、後述の磁化固定化層を設ける必要がなくなる。
【００３８】
あるいは、固定層１１の一軸磁気異方性を自由層１２のそれより大きくすることにより磁化固定化層を省略することができる。なお、一軸磁気異方性の調整は、組成、形状によって行う。
【００３９】
磁化固定化層の省略に関して言えば、固定層１１の厚さを自由層１２の厚さより厚くすることによって、磁化固定化層を省略することも可能である。
【００４０】
さらに、電流を偏極させる効率が固定層１１と自由層１２において異なるものを選ぶことにより、メモリー状態０→１の書き込みと１→０の書き込み時に必要な書き込み電流や書き込み時間を異なった値にすることができる。このような書き込み電流の非対称性は、例えばチップ上の全セルを同時にクリアするときに１個当たりの電流が低くて済む極性を選ぶことができる等、回路構成上の利点がある。
【００４１】
また、ＰｔＭｎＳｂ等のホイスラー合金や半金属材料を固定層１１や自由層１２の偏極電子源として用いることも可能である。
【００４２】
上記固定層１１の磁化は固定されるが、ここで、電子の偏極化は、強磁性体内の交換分裂を最大にする一方、常磁性／強磁性界面における多数スピン電子の反射を最低にすることで達成される。
【００４３】
一方、強磁性体内の分極は、スレーター・ポーリング曲線の傾向に従う（すなわち、原子あたりの平均モーメントは交換分裂に比例する。）。
【００４４】
高い偏極を得るのに有効な強磁性体は、Ｆｅが豊富なＦｅＣｏ合金である。３ｄ強磁性体の遍歴ｄ電子は、ほぼ等方的で自由電子状の波動ベクトルを持つので、強磁性体の結晶配向の選択における柔軟性を可能にする。
【００４５】
また、スイッチ可能な自由層１２を構成する強磁性体において、磁化方向が２つの安定した方向となるために、膜内での一軸異方性が挙げられる。これは、強磁性結晶の向きと格子歪みの制御、あるいはバイアス磁場の存在下における強磁性膜の堆積等によって達成可能である。
【００４６】
このとき、小さな一軸異方性Ｈｕの値は、自由層１２の磁化状態を切り換えるのに簡便ではあるが、こうしたシステムのＣＰＰ電圧測定は微妙な実験条件を必要とする。したがって、一軸異方性Ｈｕの小さすぎる材料で作製されたメモリーセルは、実際的なデバイスとしては適していない。
【００４７】
一軸異方性を有するいくつかの強磁性薄膜の分極効率は、以下に示す通りである。
【００４８】
・結晶磁気異方性で定まる易磁化軸方向（〔００１〕方向）に沿って磁化された（１１０）面ｂｃｃ鉄（高分極化効率、高いＨｕ）
・バイアス磁場の存在下で蒸着され磁場と平行に一軸誘導磁気異方性が付与されたパーマロイ（最適な分極化効率、小さいＨｕ）
・面内ｃ軸方向に一軸異方性を備えたｈｃｐコバルト（高い分極化効率、大きいＨｕ）
・Ｆｅ格子サイトのｘ％でのＣｏ置換によりｂｃｃ構造をとるＦｅ1-x Ｃｏx 合金。膜面は（１１０）で、〔１００〕方向に面内一軸磁気異方性の磁化容易軸を持つ。（最も高い分極化効率、大きいＨｕ）
効率良く電流を偏極させるためには、固定層１１や自由層１２に用いられる強磁性体と、スペーサ層１３に用いられる常磁性体（非磁性体）の組み合わせが重要である。以下に、好適な組み合わせを例示する。
【００４９】
ａ．常磁性Ｃｒ／強磁性Ｆｅ
共にｂｃｃで格子整合し、且つＦｅの少数スピンバンドがＣｒのバンドとうまくつながる。
【００５０】
ｂ．常磁性Ａｕ／強磁性Ｆｅ
共に（００１）配向のｆｃｃ−Ａｕとｂｃｃ−Ｆｅが、＜１００＞軸が４５°をなすように互いに回転された面内方位関係を持つように積層された場合、良好なエピタキシャル成長が得られる。
【００５１】
ｃ．常磁性Ａｇ／強磁性Ｆｅ
同上
【００５２】
ｄ．常磁性Ｃｕ／強磁性Ｃｏ
共にｆｃｃで、エピタキシャル成長させるとＣｏの多数スピンバンドがＣｕのバンドに良好につながる。
【００５３】
ｅ．常磁性Ｒｕ／強磁性Ｃｏ
共にｈｃｐでエピタキシャル成長する。ｃ軸を面内に持つ方位で成長した場合には、面内に一軸異方性が得られる。
【００５４】
固定層１１の磁化状態を一定に保つためには、先に述べたような材質の選択等を採用してもよいが、磁化固定化層を固定層１１と接触させて形成してもよい。磁化固定化層は、反強磁性体によって形成されるもので、固定層１１の磁気モーメントがこの磁化固定化層によってピン止めされ、磁化状態が一定に保たれる。
【００５５】
このとき、磁化固定化層を構成する反強磁性体として金属を用いれば、常磁性金属層１４に替えて形成することで、これを電極として兼用することも可能である。
【００５６】
ピン止め層である磁化固定化層を構成する反強磁性金属材料としては、ＦｅＭｎ、ＩｒＭｎ、ＮｉＭｎ、ＲｈＭｎ、ＣｒＭｎＰｔ、ＦｅＭｎＰｔ等を挙げることができるが、高温作動と大きいピンニング場（Ｔ＝４５０Ｋまで６５０エルステッド程度）を提供することからＮｉＭｎが好適である。
【００５７】
一方、自由層１２の磁化方向（メモリー状態）が熱や磁場のゆらぎでゆるがず安定に保たれるためには、セル形状、組成、堆積法等を最適化して、異方性磁場Ｈｕ＞１００（Ｏｅ）の一軸異方性を自由層１２に付与することが好ましい。
【００５８】
磁化が自由層１２の面内でスイッチする（方向を変える）ような設計の場合は、短辺が１μｍ以下の短冊形状の縦横比によって異方性磁場Ｈｕを最適化することができる。
【００５９】
磁化を面内方向と膜面に対して垂直な方向との間でスイッチさせる場合には、十分な垂直磁気異方性を得るために、自由層１２の厚さを５原子層以下にすることが好ましい。具体的には、自由層１２は大略１ｎｍの厚さとすることが好ましい。これは面内磁化膜と垂直磁化膜の遷移領域である。
【００６０】
常磁性金属層１４，１５は、電極となる部分であり、導電性を有する常磁性金属であればいずれも使用可能である。また、その厚さは、ワイヤボンディングやパターニング技術に依存する。
【００６１】
上記メモリーセル１の面内寸法は、書き込み電流が作る磁場の影響を抑えるために、０．５ｎｍ２〜５μｍ２の範囲内とすることが好ましい。
【００６２】
上述のメモリーセル１においては、図５及び図６に示すように、自由層１２への書き込みが磁化スイッチング（磁化反転）の方向を決定する働きのあるパルス電流を用いてなされる。
【００６３】
例えば、平行磁化整合から反平行磁化整合への書き込みは、図５に示すように、自由層１２から固定層１１に向かって流れる電子粒子密度パルスＪｐにより開始される。このとき、電流密度パルスＪｅ（電流Ｉ）は、これとは反対方向に流れる。
【００６４】
スイッチング電流Ｉの大きさは接合領域Ａにおける臨界値Ｊｔよりも大きくなっており、ナノ秒単位でパルスを持続することにより自由層１２の磁化の向きが反転し、初期状態で平行磁化整合であったものが、書き込み終了時には固定層１１と自由層１２で磁化の向きが逆方向となり、反平行磁化整合状態となる。
【００６５】
反平行磁化整合から平行磁化整合への書き込みも同様であるが、図６に示すように、電子の流れや電流の向きは逆である。すなわち、本例の場合、電子粒子密度パルスＪｐは固定層１１から自由層１２に向かって流れ、電流密度パルスＪｅ（電流Ｉ）は固定層１１に向かって流れる。
【００６６】
読み出しは、例えば、メモリーセル１において電流が各層に垂直に流れる（ＣＰＰ）配置での巨大磁気抵抗効果（ＧＭＲ）を用いることによって実現することができる。
【００６７】
図７及び図８は、読み出しの原理を説明するものである。この例では、図７に示すように、平行磁化整合状態に対して臨界値Ｊｔ以下の読み取り電流パルスを流すと、論理「０」に対応する低電圧パルスＶlowが得られる。
【００６８】
逆に、図８に示すように、反平行磁化整合状態に対して臨界値Ｊｔ以下の読み取り電流パルスを流すと、論理「１」に対応する高電圧パルスＶhigh が得られる。
【００６９】
このような読み出し方法を採用する場合、読み出しに好都合な５％以上のＧＭＲ比（ΔＲ／Ｒ）を得るために、固定層１１と自由層１２は、各々の電子の偏極Ｐｏｌ１とＰｏｌ２が下記の数１を満たすものを用いることが好ましい。
【００７０】
【数１】
2008124479.tif 000003
【００７１】
また、メモリー状態を読み出す方法としては、これに限らず、例えば磁気抵抗効果の代わりに磁気カー効果を利用し、自由層１２の磁化方法を調べる方式等も用いることができる。
【００７２】
上記メモリーセル１のアドレス方式としては、先に述べたように専用書き込み線を用いる方式と、いわゆるｘｙアドレス方式がある。
【００７３】
このとき、専用書き込み線を持つアドレス方式では、１個のセルに必要な結線は、接地の電極（常磁性金属層１４）の他に、常磁性金属層１５で２カ所とし、疑似４端子測定を行う。勿論、各常磁性金属層１４，１５に各々１カ所結線する２端子測定で十分な場合もあり得る。
【００７４】
ｘｙアドレス方式では、ｘ，ｙ両配線３，４に同時にパルスが印加されている場合にのみ書き込み臨界電流を越える電流が流れるようにすれば、書き込みメモリーセルを選択することができる。
【００７５】
このとき、目的の書き込みメモリーセルでパルスの一致を確実なものとするために、ｘ線またはｙ線の一方（例えばｘ線）には長いパルスを与え、他方（ｙ線）には短いパルスを与えるようにしてもよい。
【００７６】
以上が本発明のメモリー装置の概略構成であるが、このメモリー装置においては、メモリー状態の読み出し結果に従って他の回路を動作させて論理演算を行わせるために、例えば読み出し信号を増幅する回路を組み込んでメモリーチップとすることもできる。
【００７７】
上述のメモリー装置においては、外部からの磁場の印加によるより、むしろスピン電流の注入により磁化が切り換わるので、セル同士の間に干渉が存在しない。したがって、一辺１００ｎｍの面内デバイス寸法を基に最大記憶密度を算出すると、スピン・バルブＲＡＭやＳＤＴ−ＲＡＭの１００倍以上の１０１１セル／平方インチが期待できる。
【００７８】
また、半導体メモリと比較したときには、温度変動に耐え、高い電力密度で動作し、高い放熱を図ることができるという点で、半導体メモリに対して優位性を有する。また、半導体メモリと比較して、作製のためのステップを大幅に削減することができる。
【００７９】
さらに、ＳＤＴ−ＲＡＭと比較したときには、薄膜絶縁トンネル・バリアの作成が不要であるという点で、製造上、大きな利点を有する。
【実施例】
【００８０】
次に、実際にメモリー装置を作製した具体的実施例について説明する。
【００８１】
本実施例では、先ず、図９及び図１０に示すように、研磨し清浄し酸化処理したＳｉ基板２１を用意し、その中央の２ｃｍ×２ｃｍの領域に厚さ０．５μｍのＡｕ膜２２を蒸着法により成膜した。
【００８２】
Ｓｉ基板２１は、ドーピング処理されておらず、外径４インチ、厚さ０．０１インチである。また、このＳｉ基板２１は、Ａｕ膜２２の蒸着前に予めダイアモンド・ポイントで刻んでおき、処理された領域（Ａｕ膜２２形成領域）の切り出しを可能としておいた。
【００８３】
次に、図１１に示すように、Ａｕ膜２２上にレジスト層２３を形成し、これをメモリーセルの形状に応じてパターニングした。このとき、レジスト層２３の厚さは５０ｎｍ以上とした。
【００８４】
次いで、図１２に示すように、固定層となる第１の強磁性層２４、常磁性スペーサとなるＡｕ膜２５、自由層となる第２の強磁性層２６、及び電極となるＡｕ膜２７を順次蒸着法により成膜した。
【００８５】
第１の強磁性層２４は、Ｎｉ８１Ｆｅ１９なる組成を有するパーマロイ膜であり、厚さは４ｎｍである。
【００８６】
成膜に際しては、１００エルステッドの磁場存在下で一軸磁気異方性を誘起した。
【００８７】
Ａｕ膜２５は、厚さ２０ｎｍであり、成膜時には磁場を維持した。
【００８８】
第２の強磁性層２６は、厚さ１ｎｍのパーマロイ膜であり、第１の強磁性層２４を成膜する際に印加した磁場と同様の磁場を印加しながら成膜した。
【００８９】
これにより、第２の強磁性層２６のｃ軸線と第１の強磁性層２５の磁化が平行になるように、第２の強磁性層２６に一軸磁気異方性が誘起された。
【００９０】
最後に蒸着されたＡｕ膜２７は、厚さ２５ｎｍであり、これを成膜することにより、メモリーセルを構成する多層膜２８の成膜が完了した。
【００９１】
多層膜の成膜の後、図１３に示すように、先に形成したレジスト層２３を溶解除去し、この上に成膜された多層膜をリフトオフしてパターニングした。
【００９２】
このリフトオフにより、上記多層膜２８のうち、メモリーセルに対応する部分２８ａと、接地端子として利用される部分２８ｂを残した。パターニング状態を図１４に示す。
【００９３】
次に、図１５に示すように、上記多層膜２８のメモリーセルに対応する部分２８ａや、接地端子として利用される部分２８ｂを覆って、ポリメチルメタクリレートからなる絶縁層２９を形成した。
【００９４】
この絶縁層２９の厚さは６０ｎｍであり、平坦化膜として機能するものである。
【００９５】
さらに、図１６に示すように、酸素プラズマエッチングにより、上記多層膜２８のメモリーセルに対応する部分２８ａや、接地端子として利用される部分２８ｂを露出させた。
【００９６】
しかる後、接地端子として利用される部分２８ｂを覆ってフォトレジスト層３０を形成した。
【００９７】
このフォトレジスト層３０は、厚さ０．２μｍであり、接地端子として利用される部分２８ｂのみを覆い、図１７に示すように、メモリーセルに対応する部分２８ａが露出するようにパターニングした。
【００９８】
さらに、図１８に示すように、この上に厚さＡｕ膜３１を成膜し、図１９に示すように、上記フォトレジスト層３０を溶解除去してこれをリフトオフした。このパターニングによるＡｕ膜３１の残存形状を図２０に示す。
【００９９】
残存するＡｕ膜３１は、メモリーセルの一方の電気的接点となるもので、電極となるＡｕ膜２７と電気的に接続されている。
【０１００】
また、フォトレジスト層３０を溶解除去することにより、上記接地端子として利用される部分２８ｂが露呈するが、この部分２８ｂは他方の電極、すなわち第１の強磁性層２４の電極となるＡｕ膜２２と電気的に接続されている。
【０１０１】
最後に、図２１に示すように、これら電気的接点（Ａｕ膜２７及び接地端子として利用される部分２８ｂ）に電圧信号に対するワイヤ３２，３３及び電流パルスに対するワイヤ３４，３５をボンディングし、これをＣｕヒートシンクに固着してメモリー装置を完成した。
【０１０２】
作製したメモリー装置について、その特性を測定した。結果を以下に示す。
【０１０３】
＜演算された値＞
偏極効率：                          〜３０％
自由層に対する面内有効異方性磁場：  Ｈｕ＝＋２Ｋｕ／Ｍｓ〜１０Ｏｅ
スピン数密度：                      〜１．９×１０１５ｃｍ２
ギルバート減衰係数：                〜０．０１
臨界値Ｊｔ：                        〜８×１０３Ａ／ｃｍ２
電気抵抗：                          〜１６ｍΩ
ノイズ電圧（１０Ｈｚ  Ｂｗ，７７ｋ）：  〜０．３ｎＶ
＜測定値＞
実験によるスイッチング電流密度：    〜２×１０４Ａ／ｃｍ２
スイッチング時間θ（０〜π）：      〜０．１μ秒
読み取り中のピーク消費電力：        〜０．１ｐＷ
読み取り電流密度：                  〜４×１０３Ａ／ｃｍ２
読み取り電流パルス：                〜６．４μＡ，１Ｈｚ
ＣＰＰ  ＧＭＲ  ５％  ΔＲ／Ｒ：    〜（８００μΩ／１６ｍΩ）
平均読み取り電圧：                  〜５ｎＶ
以上、本発明を適用した具体的な実施例について説明してきたが、本発明がこの実施例に限定されるものでないことは言うまでもない。
【図面の簡単な説明】
【０１０４】
【図１】本発明を適用したメモリー装置の概略構成を模式的に示す斜視図である。
【図２】メモリーセルの構成例を模式的に示す斜視図である。
【図３】メモリーセルへの専用書き込み線の接続状態を模式的に示す斜視図である。
【図４】ｘｙアドレス方式の配線状態を模式的に示す斜視図である。
【図５】平行磁化整合から反平行磁化整合への書き込み動作を示す模式図である。
【図６】反平行磁化整合から平行磁化整合への書き込み動作を示す模式図である。
【図７】平行磁化整合状態における読み出し信号を示す模式図である。
【図８】反平行磁化整合状態における読み出し信号を示す模式図である。
【図９】メモリーセルの製造工程を工程順に従って示すもので、Ｓｉ基板へのＡｕ膜の成膜状態を示す概略平面図である。
【図１０】Ｓｉ基板へのＡｕ膜の成膜状態を示す概略断面図である。
【図１１】レジスト層の形成工程を示す概略断面図である。
【図１２】多層膜の成膜工程を示す概略断面図である。
【図１３】多層膜のリフトオフ工程を示す概略断面図である。
【図１４】リフトオフにより残存する多層膜のパターン形状を示す概略平面図である。
【図１５】絶縁膜の形成工程を示す概略断面図である。
【図１６】絶縁膜のエッチング工程を示す概略断面図である。
【図１７】フォトレジスト層の形成工程を示す概略断面図である。
【図１８】Ａｕ膜の成膜工程を示す概略断面図である。
【図１９】Ａｕ膜のリフトオフ工程を示す概略斜視図である。
【図２０】リフトオフ後のパターン形状を示す概略平面図である。
【図２１】電気的接点へのワイヤの接続工程を模式的に示す概略断面図である。
【符号の説明】
【０１０５】
１  メモリーセル、１１  固定層、１２  自由層、１３  スペーサ層、１４，１５  常磁性金属層
【図１】
2008124479.tif 000004
【図２】
2008124479.tif 000005
【図３】
2008124479.tif 000006
【図４】
2008124479.tif 000007
【図５】
2008124479.tif 000008
【図６】
2008124479.tif 000009
【図７】
2008124479.tif 000010
【図８】
2008124479.tif 000011
【図９】
2008124479.tif 000012
【図１０】
2008124479.tif 000013
【図１１】
2008124479.tif 000014
【図１２】
2008124479.tif 000015
【図１３】
2008124479.tif 000016
【図１４】
2008124479.tif 000017
【図１５】
2008124479.tif 000018
【図１６】
2008124479.tif 000019
【図１７】
2008124479.tif 000020
【図１８】
2008124479.tif 000021
【図１９】
2008124479.tif 000022
【図２０】
2008124479.tif 000023
【図２１】
2008124479.tif 000024