(57)【要約】【課題】デュアルダマシン構造の配線パターンの形状を良好に保ちつつ、配線の歩留まりを向上させる。【解決手段】デュアルダマシン法で、ビアホールを形成した後に配線溝を形成するビアファースト法を用いる場合に、エッチング阻止膜、絶縁膜、ビア用レジスト膜をこの順で形成し（Ｓ１０２）、ビア用レジスト膜をマスクとして、絶縁膜を選択的にエッチングして絶縁膜にビアホールを形成する（Ｓ１０４）。その後、ビア用レジスト膜を除去する（Ｓ１０６）。つづいて、絶縁膜をマスクとして、エッチング阻止膜を選択的にエッチングして、ビアホール内で下層配線を露出させる（Ｓ１０８）。その後、配線用レジスト膜をマスクとして絶縁膜に配線溝を形成し、デュアルダマシン構造の配線パターンを形成する（Ｓ１１０）。その後、配線用レジスト膜を除去する（Ｓ１１２）。【選択図】図１
2008041783.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された下層導電膜上に、エッチング阻止膜を形成する工程と、
前記エッチング阻止膜上に、絶縁膜を形成する工程と、
前記絶縁膜上に、前記下層導電膜に接続するビア形成用のビアパターンを有するビア用レジスト膜を形成する工程と、
前記ビア用レジスト膜をマスクとして、前記絶縁膜を選択的にエッチングして前記絶縁膜にビアホールを形成する工程と、
前記ビア用レジスト膜を除去する工程と、
前記絶縁膜をマスクとして、前記エッチング阻止膜を選択的にエッチングして、前記ビアホール内で前記下層導電膜を露出させる工程と、
前記絶縁膜上に、前記ビアホールに接続する配線溝形成用の配線パターンを有する配線用レジスト膜を形成する工程と、
前記配線用レジスト膜をマスクとして、前記絶縁膜を選択的にエッチングして配線溝を形成し、当該絶縁膜にデュアルダマシン構造の配線パターンを形成する工程と、
前記配線用レジスト膜を除去する工程と、
を含む半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記ビア用レジスト膜を除去する工程において、アッシングにより前記ビア用レジスト膜を除去する半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記配線用レジスト膜を形成する工程において、前記ビアホール内部をレジスト材料で埋め込む半導体装置の製造方法。
【請求項４】
請求項１から３いずれかに記載の半導体装置の製造方法において、
前記絶縁膜を形成する工程は、低誘電率膜を形成する工程を含み、
前記配線パターンを形成する工程において、前記配線溝底部に前記低誘電率膜を露出させる半導体装置の製造方法。
【請求項５】
請求項１から３いずれかに記載の半導体装置の製造方法において、
前記絶縁膜を形成する工程は、第１の絶縁膜を形成する工程と、当該第１の絶縁膜上に第２のエッチング阻止膜を形成する工程と、当該第２のエッチング阻止膜上に第２の絶縁膜を形成する工程と、を含み、
前記配線パターンを形成する工程において、前記配線用レジスト膜をマスクとして、前記第２の絶縁膜および前記第２のエッチング阻止膜を選択的にエッチングして、前記配線溝底部に前記第１の絶縁膜を露出させる半導体装置の製造方法。
【請求項６】
下層導電体と上層導電体とを接続するビアのためのビアホールを前記下層導電体および上層導電体間の絶縁層にこの絶縁層上に選択的に形成されたレジスト層をマスクにして設ける工程を有する半導体装置の製造法において、
前記ビアホールはデュアルダマシン法により形成されるものであって、前記ビアホールを途中まで形成した後に前記レジスト層を除去し、その後に、前記ビアホールを完成して前記下層導電体の表面の一部を露出し、さらにその後に配線溝を形成する半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
前記絶縁層は、前記下層導電体を覆うエッチング阻止膜とその上の絶縁膜とを有し、前記エッチング阻止膜が前記レジスト層を除去した後に選択的に除去されて前記ビアホールが完成される半導体装置の製造方法。
【請求項８】
請求項６に記載の半導体装置の製造方法において、
前記絶縁層は、前記下層導電体を覆う第１のエッチング阻止膜、この阻止膜上を覆う第１の絶縁膜、この絶縁膜上を覆う第２のエッチング阻止膜、およびこの阻止膜上を覆う第２の絶縁膜を有し、前記第１のエッチング阻止膜が前記レジスト層を除去した後に選択的に除去され、前記配線溝は、前記第２の絶縁膜および第２のエッチング阻止膜を貫通して前記第１の絶縁膜の途中で終端している半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体装置においては、その微細化および高速化に伴い、抵抗の低い銅（Ｃｕ）配線が用いられるようになっている。銅配線は、ダマシン法により形成される。ダマシン法では、まず下層配線上に層間絶縁膜を形成する。次いで、層間絶縁膜上に所定パターンを有するレジスト膜を形成し、レジスト膜をマスクとして層間絶縁膜を選択的にエッチングし、下層配線に到達するビアホールや配線溝等の凹部を形成する。その後、凹部内に銅を埋め込む。つづいて、凹部外部に露出した銅をＣＭＰ（Chemical Mechanical Polishing：化学機械研磨法）で除去する。この手順を繰り返すことにより、多層配線構造が形成される。
【０００３】
ところで、ダマシン法には、ビアホールと配線溝とを同時に形成するデュアルダマシン法と、ビアホールと配線溝とを別々に形成するシングルダマシン法とがある。デュアルダマシン法の一つに、銅配線を形成する絶縁膜中にビアパターンを形成した後に配線パターンを形成するビアファースト法がある。
【０００４】
特許文献１（特開２００４−１８６６９７号公報、図７Ｄ〜図７Ｆ）および特許文献２（特開平１１−１８６３９１号公報）には、ビアファースト法で銅配線を形成する手順が記載されている。これらの文献では、以下の手順で銅配線が形成される。まず、ビア形成用のビアパターンを有するビア用レジスト膜をマスクとして、層間絶縁膜およびエッチング阻止膜を選択的にエッチング除去して下層配線に到達するビアホールを形成する。つづいて、ビア用レジスト膜を除去する。次いで、配線形成用の配線パターンを有する配線用レジスト膜をマスクとして、層間絶縁膜を選択的にエッチング除去して配線溝を形成し、デュアルダマシン構造の配線パターンを形成する。その後、配線用レジスト膜を除去し、配線パターン内に銅を埋め込み、パターン外部の銅を除去することにより、配線が形成される。
【０００５】
しかし、特許文献１や特許文献２に記載された上記の手順を用いた場合、以下のような問題があった。層間絶縁膜にビアホールや配線溝を形成するために用いるレジスト膜は、たとえば酸素プラズマアッシング等のアッシングにより除去される。下層配線の銅膜表面が露出した状態で、酸素プラズマアッシングを行うと、銅膜表面が酸化されて配線間の接触抵抗が増大してしまう。そのため、エッチング阻止膜を除去して下層配線表面が露出した状態でレジスト膜を除去するようにすると、レジスト膜除去時のアッシングにより、下層配線が酸化等されてビアの歩留まりが低下し、半導体装置の信頼性が低下してしまう。
【０００６】
特許文献３（特開２０００−３５２８２７号公報）には、シングルダマシン法で銅配線を形成する手順が記載されている。当該文献には、上記のような酸素プラズマアッシングによる銅配線への影響を防ぐため、レジスト膜をマスクとして、エッチング阻止膜上に形成された層間絶縁膜にビアホールを形成し、レジスト膜を除去した後にエッチング阻止膜を除去する手順が記載されている。
【０００７】
下層配線を保護する観点からは、デュアルダマシン法で銅配線を形成する場合も、レジスト膜を除去するまで、下層配線をエッチング阻止膜等で保護することが好ましい。特許文献１には、下層配線直上に形成されたエッチング阻止膜を残したままビアホールおよび配線溝を形成し、レジスト膜を除去した後に、エッチング阻止膜を除去する手順が記載されている（図２Ａ〜図２Ｅ）。このようにすれば、下層配線が保護された状態で、レジスト膜のアッシングが行われるので、上記のような酸素プラズマアッシングによる銅配線への影響を防ぐことができる。
【特許文献１】特開２００４−１８６６９７号公報
【特許文献２】特開平１１−１８６３９１号公報
【特許文献３】特開２０００−３５２８２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１（図２Ａ〜図２Ｅ）に記載の手順とすると、エッチング阻止膜をエッチングで除去する際に、層間絶縁膜等もエッチングされてしまい、配線パターンの輪郭やＣＤ（クリティカルディメンジョン）に影響が及ぶという別の問題が生じる。
【課題を解決するための手段】
【０００９】
本発明によれば、
半導体基板上に形成された下層導電膜上に、エッチング阻止膜を形成する工程と、
前記エッチング阻止膜上に、絶縁膜を形成する工程と、
前記絶縁膜上に、前記下層導電膜に接続するビア形成用のビアパターンを有するビア用レジスト膜を形成する工程と、
前記ビア用レジスト膜をマスクとして、前記絶縁膜を選択的にエッチングして前記絶縁膜にビアホールを形成する工程と、
前記ビア用レジスト膜を除去する工程と、
前記絶縁膜をマスクとして、前記エッチング阻止膜を選択的にエッチングして、前記ビアホール内で前記下層導電膜を露出させる工程と、
前記絶縁膜上に、前記ビアホールに接続する配線溝形成用の配線パターンを有する配線用レジスト膜を形成する工程と、
前記配線用レジスト膜をマスクとして、前記絶縁膜を選択的にエッチングして配線溝を形成し、当該絶縁膜にデュアルダマシン構造の配線パターンを形成する工程と、
前記配線用レジスト膜を除去する工程と、
を含む半導体装置の製造方法が提供される。
即ち、デュアルダマシン法により下層導電体と上層導電体とを接続するビアのためのビアホールをそれら間の絶縁層にこの絶縁層上に選択的に形成されたレジスト層をマスクにして設ける際に、このビアホールを途中まで形成した後に前記レジスト層を除去し、その後に、ビアホールを完成して前記下層導電体の表面の一部を露出し、さらにその後に配線溝を形成することを特徴としている。
【００１０】
このような構成とすると、デュアルダマシン法のビアファースト法で配線を形成する際に、ビア用レジスト膜を除去する際には、下層導電膜がエッチング阻止膜で覆われているため、下層導電膜表面を保護することができる。一方、配線パターンを形成した後に、エッチング阻止膜を除去する必要がないため、配線パターンの形状を良好に保つことができる。ここで、下層導電膜は、配線またはビアとすることができる。また、下層導電膜は銅を主成分として構成することができる。下層導電膜が銅を主成分として構成されている場合に、ビア用レジスト膜を除去する際に下層導電膜表面が酸化等されるのを防ぐことができ、配線の歩留まりを向上させることができる。他の例において、下層導電膜は、タングステンやポリシリコン等により構成することもできる。このような場合でも、ビア用レジスト膜除去時に下層導電膜表面が露出していると、プラズマアッシングのプラズマの影響により下層導電膜がダメージを受けるおそれがある。本発明によれば、このようなダメージを防ぎ、配線の歩留まりを向上させることができる。
【００１１】
また、本発明において、ビア用レジスト膜を除去する工程において、下層導電膜表面がエッチング阻止膜で覆われていればよく、ビアホールを形成する工程において、エッチング阻止膜に達するように絶縁膜をエッチングしてもよく、さらにエッチング阻止膜の上部部分もエッチングしてもよく、また絶縁膜の一部を下層導電膜表面に残すように絶縁膜をエッチングしてもよい。ビアホールを形成する工程において、絶縁膜の一部が下層導電膜表面に残っている場合、下層導電膜を露出させる工程において、絶縁膜も選択的にエッチングすることができ、その後にエッチング阻止膜をエッチングすることができる。
【発明の効果】
【００１２】
本発明によれば、デュアルダマシン構造をビアファースト法で形成する際に、配線パターンの形状を良好に保ちつつ、配線の歩留まりを向上させ、半導体装置の信頼性を向上することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について、図面を用いて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１４】
図１は、本実施の形態における半導体装置の製造手順を示すフローチャートである。
【００１５】
本実施の形態において、まず、半導体基板上に下層配線（下層導電膜）を形成する（Ｓ１００）。本実施の形態において、下層配線は、銅を主成分として構成することができる。つづいて、下層配線上にエッチング阻止膜および層間絶縁膜（絶縁膜）を形成する（Ｓ１０２）。次いで、ビア用レジスト膜をマスクとして、層間絶縁膜にビアホールを形成する（Ｓ１０４）。このとき、下層配線上には、エッチング阻止膜が残った状態としておく。その後、ビア用レジスト膜をアッシングにより除去する（Ｓ１０６）。つづいて、層間絶縁膜をマスクとして、エッチング阻止膜をエッチングにより除去する（Ｓ１０８）。これにより、下層配線が露出する。次いで、層間絶縁膜上に配線用レジスト膜を形成し、当該配線用レジスト膜をマスクとして、層間絶縁膜に配線溝を形成する（Ｓ１１０）。これにより、デュアルダマシン構造の配線パターンが形成される。その後、配線用レジスト膜を除去する（Ｓ１１２）。この後、配線パターン内を導電材料で埋め込み、上層配線およびビアを形成する（Ｓ１１４）。
【００１６】
このようにすれば、デュアルダマシン法のビアファースト法で配線を形成する際に、ビア用レジスト膜を除去する際には、下層配線がエッチング阻止膜で覆われているため、下層配線表面を保護することができる。とくに、下層配線が銅を主成分として構成されている場合、ビア用レジスト膜を除去する際のプラズマアッシングの影響等により下層配線表面が酸化されて、配線特性が劣化するという問題が生じる。しかし、本実施の形態の方法によれば、下層配線の酸化を防ぐことができる。一方、配線パターンを形成した後に、エッチング阻止膜を除去する必要がないため、配線パターンの形状を良好に保つことができる。
【００１７】
図２〜図４は、本実施の形態における半導体装置の製造手順を示す工程断面図である。
まず、半導体基板（不図示）上に下層絶縁膜１０２および保護絶縁膜１０３を形成し、保護絶縁膜１０３および下層絶縁膜１０２内に下層配線１０４を形成する。半導体基板は、たとえばシリコン基板である。下層絶縁膜１０２は、後述する層間絶縁膜１０８と同様の低誘電率膜により構成することができる。保護絶縁膜１０３は、後述する保護絶縁膜１１０と同様の材料により構成することができる。下層配線１０４は、後述する上層配線１２６と同様、銅膜およびその周囲に形成されたバリアメタル膜により構成することができる。つづいて、保護絶縁膜１０３上全面にエッチング阻止膜１０６を形成する。エッチング阻止膜１０６は、たとえばＳｉＣＮにより構成することができる。
【００１８】
次いで、エッチング阻止膜１０６上全面に、層間絶縁膜１０８を形成する。層間絶縁膜１０８は、たとえば比誘電率が３．３以下、より好ましくは２．９以下の低誘電率膜により構成することができる。低誘電率膜は、たとえば、ＳｉＯＣ（ＳｉＯＣＨ）、メチルシルセスキオキサン（ＭＳＱ）、水素化メチルシルセスキオキサン（ＭＨＳＱ）、有機ポリシロキサンまたはこれらの膜をポーラス化したもの等の炭素含有材料により構成することができる。
【００１９】
その後、層間絶縁膜１０８上全面に保護絶縁膜１１０を形成する。保護絶縁膜１１０は、たとえばＳｉＯ２等により構成することができる。低誘電率膜は、一般的に、従来配線間絶縁膜として従来用いられてきたＳｉＯ２膜に比べて薬液耐性および機械的強度が弱い。このため、層間絶縁膜として低誘電率膜材料を用いた場合、ＣＭＰ工程で層間絶縁膜も削られてしまい、配線抵抗の増大およびばらつきが発生するという課題がある。保護絶縁膜１１０は、ＣＭＰ工程において層間絶縁膜を保護する目的で設けられる。そのため、保護絶縁膜１１０は、その下層の層間絶縁膜１０８を構成する材料よりも機械的強度の高い材料により構成される。以上により、図２（ａ）に示した構造が得られる。
【００２０】
つづいて、保護絶縁膜１１０上に、下層配線１０４に接続するビア形成用のビアパターンを有するビア用レジスト膜１１２を形成する（図２（ｂ））。ここでは図示していないが、保護絶縁膜１１０とビア用レジスト膜１１２との間に、反射防止膜を形成してもよい。次いで、ビア用レジスト膜１１２をマスクとして、保護絶縁膜１１０および層間絶縁膜１０８を順次選択的にドライエッチングして、保護絶縁膜１１０および層間絶縁膜１０８にビアホール１１６を形成する（図２（ｃ））。ここで、エッチング阻止膜１０６はエッチングしない。
【００２１】
その後、ビア用レジスト膜１１２を酸素プラズマアッシング等のアッシングにより除去する（図３（ａ））。反射防止膜を形成している場合は、反射防止膜も除去される。また、アッシングの後、剥離液等を用いてビアホール１１６内を洗浄することができる。
【００２２】
つづいて、保護絶縁膜１１０および層間絶縁膜１０８をハードマスクとして、エッチング阻止膜１０６をドライエッチングして、ビアホール１１６内で下層配線１０４表面を露出させる（図３（ｂ））。このとき、エッチング用ガスとしては、たとえばフルオロカーボン系ガスを用いることができる。これにより、ビアホール１１６が下層配線１０４に到達した構成となる。
【００２３】
本実施の形態において、ビア用レジスト膜１１２を除去する際に、下層配線１０４表面がエッチング阻止膜１０６で覆われて保護されていればよい。図２（ｃ）を参照して説明したビアホール１１６を形成する工程において、エッチング阻止膜１０６に達するように層間絶縁膜１０８をエッチングしてもよく、さらにエッチング阻止膜１０６の上部部分もエッチングしてもよく、また層間絶縁膜１０８の一部が残った状態で層間絶縁膜１０８をエッチングしてもよい。層間絶縁膜１０８が残っている場合、ビア用レジスト膜１１２を除去した後に、下層配線１０４を露出させる工程において、残った層間絶縁膜１０８も選択的にエッチングすることができ、その後にエッチング阻止膜１０６をエッチングすることができる。
【００２４】
次いで、保護絶縁膜１１０上に第１の配線用レジスト膜１１８を形成し、ビアホール１１６内も第１の配線用レジスト膜１１８で埋め込む。第１の配線用レジスト膜１１８は、たとえばノボラック型フェノール樹脂等の有機ポリマーにより構成することができる。また、第１の配線用レジスト膜１１８は、反射防止機能を有する膜とすることができる。図示していないが、ビアホール１１６を埋め込むレジスト材料が反射防止機能を有しない場合は、保護絶縁膜１１０上に反射防止機能を有するレジスト膜を別途設けてもよい。その後、第１の配線用レジスト膜１１８上に、ビアホール１１６に接続する配線溝形成用の配線パターンを有する第２の配線用レジスト膜１２０を形成する（図３（ｃ））。
【００２５】
つづいて、第２の配線用レジスト膜１２０をマスクとして、第１の配線用レジスト膜１１８、保護絶縁膜１１０、および層間絶縁膜１０８を選択的にエッチングして配線溝１２４を形成する（図４（ａ））。層間絶縁膜１０８が低誘電率膜により構成されている場合、配線溝１２４底部に低誘電率膜が露出される。これにより、デュアルダマシン構造の配線パターンが形成される。なお、配線溝１２４を形成する際に、第１の配線用レジスト膜１１８がビアホール１１６内に充填されているので、下層配線１０４表面が保護される。
【００２６】
次いで、第２の配線用レジスト膜１２０および第１の配線用レジスト膜１１８を酸素プラズマアッシング等のアッシングにより除去する（図４（ｂ））。このときも、第１の配線用レジスト膜１１８がビアホール１１６内に充填されているので、ビアホール１１６内に充填された第１の配線用レジスト膜１１８が除去されるまで、下層配線１０４表面が保護された状態となる。これにより、下層配線１０４表面の酸化を抑制することができる。また、アッシングの後、剥離液等を用いて配線溝１２４およびビアホール１１６内を洗浄することができる。
【００２７】
その後、配線溝１２４およびビアホール１１６により構成されるデュアルダマシン構造の配線パターン内に、配線材料を埋め込む。具体的には、たとえばスパッタ法または原子層気相成長（ＡＬＤ：Atomic Layer Deposition）法により、配線パターン内にバリアメタル膜を形成する。バリアメタル膜は、たとえば、Ｔａ／ＴａＮ、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ、またはＴａＳｉＮ等とすることができる。つづいて、配線パターン内を銅膜で埋め込む。銅膜は、たとえばめっき法により形成することができる。また、銅膜は、たとえばＡｇ等銅以外の金属を含む構成とすることもできる。次いで、配線パターン外部に露出した銅膜およびバリアメタル膜をＣＭＰ法により除去する。これにより、上層配線およびビア１２６が形成される（図４（ｃ））。さらに、その後、保護絶縁膜１１０上に第３のエッチング阻止膜１１１を形成する（図４（ｄ））。第３のエッチング阻止膜１１１は、エッチング阻止膜１０６と同様の材料により構成することができる。以上の工程を繰り返すことにより、多層配線構造を有する半導体装置１００が形成される。
【００２８】
図５は、半導体装置１００の製造手順の他の例を示す工程断面図である。
以上では、層間絶縁膜１０８を単層として示したが、層間絶縁膜１０８は、種々の絶縁膜の積層構造とすることができる。たとえば、層間絶縁膜１０８は、低誘電率膜、エッチング阻止膜、および低誘電率膜との積層膜とすることもできる。図５はこのような構成を示す図である。
【００２９】
エッチング阻止膜１０６上には、第１の層間絶縁膜１０８ａ、第２のエッチング阻止膜１２８、および第２の層間絶縁膜１０８ｂがこの順で積層される。第１の層間絶縁膜１０８ａおよび第２の層間絶縁膜１０８ｂは、層間絶縁膜１０８と同様の材料により構成することができる。第２のエッチング阻止膜１２８は、配線溝１２４を形成する際のエッチング速度を制御する阻止膜として機能する。第２のエッチング阻止膜１２８を構成する材料はとくに限定されないが、第２の層間絶縁膜１０８ｂに対してエッチング選択比を有する材料により構成することができる。たとえば、第２のエッチング阻止膜１２８は、エッチング阻止膜１０６と同様の材料により構成することができる。
【００３０】
このような構成は、図２から図３を参照して説明したのと同様の手順で形成することができる。エッチング阻止膜１０６上に第１の層間絶縁膜１０８ａ、第２のエッチング阻止膜１２８、および第２の層間絶縁膜１０８ｂをこの順で成膜した後、ビア用レジスト膜１１２をマスクとして、保護絶縁膜１１０、第２の層間絶縁膜１０８ｂ、第２のエッチング阻止膜１２８、および第１の層間絶縁膜１０８ａを選択的にエッチングしてビアホール１１６を形成する。ここで、エッチング阻止膜１０６はエッチングされない。つづいて、ビア用レジスト膜１１２をアッシングにより除去した後、ビアホール１１６内のエッチング阻止膜１０６を除去して下層配線１０４表面を露出させる。次いで、第１の配線用レジスト膜１１８および第２の配線用レジスト膜１２０を形成する（図５（ａ））。
【００３１】
この後、第２の配線用レジスト膜１２０をマスクとして、第１の配線用レジスト膜１１８、保護絶縁膜１１０、第２の層間絶縁膜１０８ｂおよび第２のエッチング阻止膜１２８を選択的にエッチングして配線溝１２４を形成する。このとき、第２のエッチング阻止膜１２８を突き抜けてエッチングが行われ、配線溝１２４底部において、第１の層間絶縁膜１０８ａ表面が露出する（図５（ｂ））。
【００３２】
この後、第２の配線用レジスト膜１２０および第１の配線用レジスト膜１１８を酸素プラズマアッシング等のアッシングにより除去し、配線溝１２４内に上層配線およびビア１２６を形成する（図５（ｃ））。
【００３３】
本実施の形態において、デュアルダマシン法のビアファースト法で配線を形成する際に、ビア用レジスト膜１１２を除去する際には、下層配線１０４がエッチング阻止膜１０６で覆われているため、下層配線１０４表面を保護することができる。一方、配線パターンを形成した後に、エッチング阻止膜１０６を除去する必要がないため、配線パターンの形状を良好に保つことができる。とくに、本実施の形態で説明したように、配線溝１２４底部に層間絶縁膜１０８（または第１の層間絶縁膜１０８ａ）表面が露出した状態でエッチング阻止膜１０６を除去する場合、エッチング阻止膜１０６をエッチングする際に層間絶縁膜１０８（または第１の層間絶縁膜１０８ａ）もエッチングされて配線パターン形状が変形するおそれがある。しかし、本実施の形態においては、配線溝１２４を形成した後にエッチング阻止膜１０６を除去する必要がないため、配線パターンを良好に保つことができる。
【００３４】
以上、本発明を実施の形態および実施例に基づいて説明した。この実施の形態および実施例はあくまで例示であり、種々の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００３５】
以上の実施の形態において、下層配線１０４が銅を主成分として構成された例を示したが、下層配線１０４は、タングステンやポリシリコン等により構成することもできる。このような場合でも、ビア用レジスト膜１１２除去時に下層配線１０４表面が露出していると、プラズマアッシングのプラズマの影響により下層配線１０４がダメージを受けるおそれがある。本発明によれば、このようなダメージを防ぎ、配線の歩留まりを向上させることができる。
【００３６】
さらに、以上の実施の形態において、下層配線１０４を例として示したが、本発明は、ビア上にデュアルダマシン構造の配線を形成する場合に適用することもできる。すなわち、下層配線１０４がビアである場合に適用することもできる。
【００３７】
さらに、以上の実施の形態において、下層絶縁膜１０２および層間絶縁膜１０８（または第２の層間絶縁膜１０８ｂ）上にそれぞれ保護絶縁膜１０３および保護絶縁膜１１０が形成された構成を示した。しかし、下層絶縁膜１０２や層間絶縁膜１０８がＣＭＰ耐性を有する材料により構成されている場合、半導体装置１００は、保護絶縁膜１０３や保護絶縁膜１１０を含まない構成とすることもできる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施の形態における半導体装置の製造手順を示すフローチャートである。
【図２】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図３】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図４】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図５】本発明の実施の形態における半導体装置の製造手順の他の例を示す工程断面図である。
【符号の説明】
【００３９】
１００ 半導体装置
１０２ 下層絶縁膜
１０３ 保護絶縁膜
１０４ 下層配線
１０６ エッチング阻止膜
１０８ 層間絶縁膜
１０８ａ  第１の層間絶縁膜
１０８ｂ  第２の層間絶縁膜
１１０ 保護絶縁膜
１１１ 第３のエッチング阻止膜
１１２ ビア用レジスト膜
１１６ ビアホール
１１８ 第１の配線用レジスト膜
１２０ 第２の配線用レジスト膜
１２４ 配線溝
１２６ 上層配線およびビア
１２８ 第２のエッチング阻止膜１２８
【図１】
2008041783.tif 000003
【図２】
2008041783.tif 000004
【図３】
2008041783.tif 000005
【図４】
2008041783.tif 000006
【図５】
2008041783.tif 000007