(57)【要約】【課題】差動ドライバの差動出力電圧に係るコモン電圧の調整に適用でき、この場合に、差動ドライバの消費電力や占有面積の低減化に寄与できる上に、差動ドライバ毎のコモン電圧の調整に寄与できること【解決手段】この発明は、差動入力部１と、差動入力部１に定電流を供給する定電流源用のＭＯＳトランジスタＮ０５と、差動入力部１の負荷となるカレントミラー回路２と、を備える。差動入力部１は、ＭＯＳトランジスタＮ０１〜Ｎ０４からなり、ＭＯＳトランジスタＮ０１、Ｎ０２の両ゲートに所定の基準電圧を供給し、ＭＯＳトランジスタＮ０１、Ｎ０２の各ゲートに差動ドライバの差動出力電圧を供給するようにした。【選択図】図１
2008092119.tif 000002
【特許請求の範囲】
【請求項１】
差動入力部と、前記差動入力部に定電流を供給する定電流源と、前記差動入力部の負荷と、を含むコモン電圧調整回路であって、
前記差動入力部は、差動対を構成する第１および第２のトランジスタを備え、
前記第２のトランジスタは第３および第４のトランジスタを並列接続して構成し、
前記第１のトランジスタの入力端子には所定の基準電圧を供給し、かつ、前記第３および第４のトランジスタの各入力端子には差動ドライバの差動出力電圧を供給するようにしたことを特徴とするコモン電圧調整回路。
【請求項２】
前記第１のトランジスタは、第５および第６のトランジスタを並列接続して構成し、その両トランジスタの各入力端子に、前記基準電圧を供給するようにしたことを特徴とする請求項１に記載のコモン電圧調整回路。
【請求項３】
前記第３、第４、第５、および第６の各トランジスタは、同一のトランジスタサイズからなることを特徴とする請求項２に記載のコモン電圧調整回路。
【請求項４】
差動対を構成する第１および第２のトランジスタを含む差動入力部と、
前記差動入力部の第１および第２のトランジスタに定電流を供給する定電流源と、
前記差動入力部の第１および第２のトランジスタの各負荷として接続される第１および第２のカレントミラー回路と、
前記第１のカレントミラー回路の電流コピー側に接続される第３のトランジスタと、前記第２のカレントミラー回路の電流コピー側に接続される第４のトランジスタとを含み、前記第３および第４のトランジスタからなる第３のカレントミラー回路と、を備え、
前記第２のトランジスタは第５および第６のトランジスタを並列接続して構成し、
前記第１のトランジスタの入力端子には所定の基準電圧を供給するとともに、前記第５および第６のトランジスタの各入力端子には差動ドライバの差動出力電圧を供給するようにし、
かつ、前記第２のカレントミラー回路と前記第４のトランジスタの共通接続部から出力電圧を取り出すようにしたことを特徴とするコモン電圧調整回路。
【請求項５】
前記第１のトランジスタは、２つの第７および第８のトランジスタから構成し、その両トランジスタの各入力端子に、前記基準電圧を供給するようにしたことを特徴とする請求項４に記載のコモン電圧調整回路。
【請求項６】
前記第５、第６、第７、および第８の各トランジスタは、同一のトランジスタサイズからなることを特徴とする請求項５に記載のコモン電圧調整回路。
【請求項７】
入力データに基づいて所定の差動出力電圧のうちの一方の電圧を生成するための第１ドライバと、前記入力データに基づいて前記所定の差動出力電圧のうちの他方の電圧を生成するための第２ドライバと、を備えた差動ドライバであって、
前記第１ドライバは前記一方の電圧の生成に必要な所定の電流を生成する第１電流源を含むとともに、前記第２ドライバは前記他方の電圧の生成に必要な所定の電流を生成する第２電流源を含み、
かつ、前記第１ドライバの出力端子の電圧のレベル、および前記第２ドライバの出力端子の電圧のレベルをそれぞれ検出し、この検出に基づいて前記第１電流源の電流および前記第２電流源の電流を調整することにより、前記差動出力電圧の中間となるコモン電圧のレベルを調整するコモン電圧調整回路を、備えていることを特徴とする差動ドライバ。
【請求項８】
前記コモン電圧調整回路は、
差動入力部と、前記差動入力部に定電流を供給する定電流源と、前記差動入力部の負荷と、を含み、
前記差動入力部は、差動対を構成する第１および第２のトランジスタを備え、
前記第２のトランジスタは第３および第４のトランジスタを並列接続して構成し、
前記第１のトランジスタの入力端子には前記コモン電圧に対応する基準電圧を供給するとともに、前記第３および第４のトランジスタの各入力端子には前記第１および第２のドライバからの差動出力電圧を供給し、
かつ、前記負荷に発生する電圧によって前記第１電流源および第２電流源の各電流を調整するようになっていることを特徴とする請求項７に記載の差動ドライバ。
【請求項９】
前記第１のトランジスタは、第５および第６のトランジスタを並列接続して構成し、その両トランジスタの各入力端子に、前記基準電圧を供給するようにしたことを特徴とする請求項８に記載の差動ドライバ。
【請求項１０】
前記第３、第４、第５、および第６の各トランジスタは、同一のトランジスタサイズからなることを特徴とする請求項９に記載の差動ドライバ。
【請求項１１】
前記コモン電圧調整回路は、
差動対を構成する第１および第２のトランジスタを含む差動入力部と、
前記差動入力部の第１および第２のトランジスタに定電流を供給する定電流源と、
前記差動入力部の第１および第２のトランジスタの各負荷として接続される第１および第２のカレントミラー回路と、
前記第１のカレントミラー回路の電流コピー側に接続される第３のトランジスタと、前記第２のカレントミラー回路の電流コピー側に接続される第４のトランジスタとを含み、前記第３および第４のトランジスタからなる第３のカレントミラー回路と、を備え、
前記第２のトランジスタは第５および第６のトランジスタを並列接続して構成し、
前記第１のトランジスタの入力端子には所定の基準電圧を供給するとともに、前記第５および第６のトランジスタの各入力端子には前記第１および第２のドライバからの差動出力電圧を供給し、
かつ、前記第２のカレントミラー回路と前記第４のトランジスタの共通接続部の電圧を出力電圧として取り出し、この電圧によって前記第１電流源および第２電流源の各電流を調整するようになっていることを特徴とする請求項７に記載の差動ドライバ。
【請求項１２】
前記第１のトランジスタは、２つの第７および第８のトランジスタから構成し、その両トランジスタの各入力端子に、前記基準電圧を供給するようにしたことを特徴とする請求項１１に記載の差動ドライバ。
【請求項１３】
前記第５、第６、第７、および第８の各トランジスタは、同一のトランジスタサイズからなることを特徴とする請求項１２に記載の差動ドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コモン電圧調整回路、およびそのコモン電圧調整回路を適用した差動ドライバに関するものである。
【背景技術】
【０００２】
差動ドライバは、入力データに基づき、正相信号および逆相信号からなる差動信号を生成して出力するものであり、例えば、特許文献１に示すものが知られている。
この特許文献１に示す差動ドライバは、スイッチ素子と、２つの比較器と、ＭＯＳトランジスタからなる制御回路を備えている。そして、その制御回路によって、出力端子間に接続される負荷インピーダンスが変動しても出力電圧が所定の一定電圧に保たれ、かつ、負荷インピーダンスが一定値以下になった場合には出力電圧が所定電圧を超えないように制御されるようになっている。
【０００３】
しかし、上記の差動ドライバの制御回路では、その構成が比較的複雑な上に、スイッチ素子をいちいち切り替える必要がある。
ところで、近年、低電圧で高速にデータを伝送できるＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｓｉｇｎａｌ）が注目されている。ＬＶＤＳは、低電圧差動信号規格の１つであり、データ伝送に差動ドライバが使用される。
【０００４】
ＬＶＤＳの差動ドライバでは、図５に示すように、互いに逆相の差動出力電圧ＶＰ、ＶＮが生成されて出力される。この例では、差動出力電圧の振幅の幅（電位差）が例えば４００ｍＶであり、その中間電位であるコモン電圧ＶＣが１．２５〔Ｖ〕である。
このようなＬＶＤＳの差動ドライバでは、コモン電圧ＶＣを調整するために、その差動ドライバのダミー回路に相当するリファレンス回路を内蔵し、このリファレンス回路の差動出力電圧をバンドギャップ回路にフィードバックするようにしていた。
【０００５】
しかし、リファレンス回路は、差動ドライバのダミー回路に相当するので、その消費電力が無視できない上に、半導体チップの一定面積を占有するためにチップ面積が大きくなるという不具合がある。
さらに、上記のＬＶＤＳの差動ドライバでは、リファレンス回路の差動出力電圧をバンドギャップ回路にフィードバックするようにしていたので、差動ドライバが複数ある場合には、差動ドライバ毎にコモン電圧を調整できないという不具合がある。
【特許文献１】特開平１−２２６２１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、上記の点に鑑み、例えばＬＶＤＳの差動ドライバの差動出力電圧に係るコモン電圧の調整に適用でき、この場合に、差動ドライバの消費電力や占有面積の低減化に寄与できる上に、差動ドライバ毎のコモン電圧の調整に寄与できるコモン電圧調整回路を提供することにある。
また、本発明の他の目的は、例えばＬＶＤＳの差動ドライバの差動出力電圧に係るコモン電圧の調整に際し、消費電力や占有面積の低減化が図れる上に、差動ドライバ毎にコモン電圧の調整ができるように差動ドライバを提供することにある。
【課題を解決するための手段】
【０００７】
上記の課題を解決し本発明の目的を達成するために、各発明は、以下のような構成からなる。
すなわち、第１の発明は、差動入力部と、前記差動入力部に定電流を供給する定電流源と、前記差動入力部の負荷と、を含むコモン電圧調整回路であって、前記差動入力部は、差動対を構成する第１および第２のトランジスタを備え、前記第２のトランジスタは第３および第４のトランジスタを並列接続して構成し、前記第１のトランジスタの入力端子には所定の基準電圧を供給し、かつ、前記第３および第４のトランジスタの各入力端子には差動ドライバの差動出力電圧を供給するようにした。
【０００８】
第２の発明は、第１の発明において、前記第１のトランジスタは、第５および第６のトランジスタを並列接続して構成し、その両トランジスタの各入力端子に、前記基準電圧を供給するようにした。
第３の発明は、第２の発明において、前記第３、第４、第５、および第６の各トランジスタは、同一のトランジスタサイズからなる。
【０００９】
第４の発明は、差動対を構成する第１および第２のトランジスタを含む差動入力部と、前記差動入力部の第１および第２のトランジスタに定電流を供給する定電流源と、前記差動入力部の第１および第２のトランジスタの各負荷として接続される第１および第２のカレントミラー回路と、前記第１のカレントミラー回路の電流コピー側に接続される第３のトランジスタと、前記第２のカレントミラー回路の電流コピー側に接続される第４のトランジスタとを含み、前記第３および第４のトランジスタからなる第３のカレントミラー回路と、を備え、前記第２のトランジスタは第５および第６のトランジスタを並列接続して構成し、前記第１のトランジスタの入力端子には所定の基準電圧を供給するとともに、前記第５および第６のトランジスタの各入力端子には差動ドライバの差動出力電圧を供給するようにし、かつ、前記第２のカレントミラー回路と前記第４のトランジスタの共通接続部から出力電圧を取り出すようにした。
【００１０】
第５の発明は、第４の発明において、前記第１のトランジスタは、２つの第７および第８のトランジスタから構成し、その両トランジスタの各入力端子に、前記基準電圧を供給するようにした。
第６の発明は、第５の発明において、前記第５、第６、第７、および第８の各トランジスタは、同一のトランジスタサイズからなる。
【００１１】
第７の発明は、入力データに基づいて所定の差動出力電圧のうちの一方の電圧を生成するための第１ドライバと、前記入力データに基づいて前記所定の差動出力電圧のうちの他方の電圧を生成するための第２ドライバと、を備えた差動ドライバであって、前記第１ドライバは前記一方の電圧の生成に必要な所定の電流を生成する第１電流源を含むとともに、前記第２ドライバは前記他方の電圧の生成に必要な所定の電流を生成する第２電流源を含み、かつ、前記第１ドライバの出力端子の電圧のレベル、および前記第２ドライバの出力端子の電圧のレベルをそれぞれ検出し、この検出に基づいて前記第１電流源の電流および前記第２電流源の電流を調整することにより、前記差動出力電圧の中間となるコモン電圧のレベルを調整するコモン電圧調整回路を、備えている。
【００１２】
第８の発明は、第７の発明において、前記コモン電圧調整回路は、差動入力部と、前記差動入力部に定電流を供給する定電流源と、前記差動入力部の負荷と、を含み、前記差動入力部は、差動対を構成する第１および第２のトランジスタを備え、前記第２のトランジスタは第３および第４のトランジスタを並列接続して構成し、前記第１のトランジスタの入力端子には前記コモン電圧に対応する基準電圧を供給するとともに、前記第３および第４のトランジスタの各入力端子には前記第１および第２のドライバからの差動出力電圧を供給し、かつ、前記負荷に発生する電圧によって前記第１電流源および第２電流源の各電流を調整するようになっている。
【００１３】
第９の発明は、第８の発明において、前記第１のトランジスタは、第５および第６のトランジスタを並列接続して構成し、その両トランジスタの各入力端子に、前記基準電圧を供給するようにした。
第１０の発明は、第９の発明において、前記第３、第４、第５、および第６の各トランジスタは、同一のトランジスタサイズからなる。
【００１４】
第１１の発明は、第７の発明において、前記コモン電圧調整回路は、差動対を構成する第１および第２のトランジスタを含む差動入力部と、前記差動入力部の第１および第２のトランジスタに定電流を供給する定電流源と、前記差動入力部の第１および第２のトランジスタの各負荷として接続される第１および第２のカレントミラー回路と、前記第１のカレントミラー回路の電流コピー側に接続される第３のトランジスタと、前記第２のカレントミラー回路の電流コピー側に接続される第４のトランジスタとを含み、前記第３および第４のトランジスタからなる第３のカレントミラー回路と、を備え、前記第２のトランジスタは第５および第６のトランジスタを並列接続して構成し、前記第１のトランジスタの入力端子には所定の基準電圧を供給するとともに、前記第５および第６のトランジスタの各入力端子には前記第１および第２のドライバからの差動出力電圧を供給し、かつ、前記第２のカレントミラー回路と前記第４のトランジスタの共通接続部の電圧を出力電圧として取り出し、この電圧によって前記第１電流源および第２電流源の各電流を調整するようになっている。
【００１５】
第１２の発明は、第１１の発明において、前記第１のトランジスタは、２つの第７および第８のトランジスタから構成し、その両トランジスタの各入力端子に、前記基準電圧を供給するようにした。
第１３の発明は、第１２の発明において、前記第５、第６、第７、および第８の各トランジスタは、同一のトランジスタサイズからなる。
【００１６】
このような構成からなる本発明のコモン電圧調整回路によれば、例えばＬＶＤＳの差動ドライバの差動出力電圧に係るコモン電圧の調整に適用でき、この場合に、差動ドライバの消費電力や占有面積の低減化に寄与できる上に、差動ドライバ毎のコモン電圧の調整に寄与できる。
また、本発明の差動ドライバによれば、例えばＬＶＤＳの差動ドライバの差動出力電圧に係るコモン電圧の調整に際し、消費電力や占有面積の低減化が図れる上に、差動ドライバ毎にコモン電圧の調整ができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態について、図面を参照して説明する。
（コモン電圧調整回路の第１実施形態）
本発明のコモン電圧調整回路の第１実施形態の構成について、図１を参照しながら説明する。
このコモン電圧調整回路の第１実施形態は、図１に示すように、差動入力部１と、この差動入力部１に定電流を供給する定電流源としてのＮ型のＭＯＳトランジスタＮ０５と、その差動入力部１の負荷となるカレントミラー回路２と、を含んでいる。
【００１８】
また、この第１実施形態では、第１入力端子３に所定の基準電圧ＶＲＥＦを入力するとともに、第２入力端子４および第３入力端子５に差動ドライバ（図示せず）などの差動出力電圧ＶＰ、ＶＮを入力し（図５参照）、出力端子６から基準電圧ＶＲＥＦと差動出力電圧ＶＰ、ＶＮの差に応じた出力電圧ＶＯＵＴを取り出すようになっている。
差動入力部１は、Ｎ型のＭＯＳトランジスタＮ０１とＮ型のＭＯＳトランジスタＮ０３とが第１の差動対を構成するとともに、Ｎ型のＭＯＳトランジスタＮ０２とＮ型のＭＯＳトランジスタＮ０４とが第２の差動対を構成し、これらの２つの差動対が並列に接続されている。
【００１９】
ここで、差動入力部１は、ＭＯＳトランジスタＮ０１、Ｎ０２が並列接続されて第１の並列回路を構成するとともに、ＭＯＳトランジスタＮ０３、Ｎ０４が並列接続されて第２の並列回路を構成し、その２つの並列回路が差動対を構成しているともいえる。
カレントミラー回路２は、Ｐ型のＭＯＳトランジスタＰ０１、Ｐ０２によって構成されている。Ｎ型のＭＯＳトランジスタＮ０５は、ゲートに所定のバイアス電圧ＶＢが印加され、定電流源として機能するようになっている。
【００２０】
さらに詳述すると、ＭＯＳトランジスタＮ０１、Ｎ０２のゲートは共通接続され、その共通接続部は基準電圧ＶＲＥＦが供給される第１入力端子３に接続されている。また、ＭＯＳトランジスタＮ０１、Ｎ０２のドレインは共通接続され、その共通接続部はＭＯＳトランジスタＰ０１のドレインおよび出力端子６に接続されている。さらに、ＭＯＳトランジスタＮ０１、Ｎ０２のソースは共通接続され、その共通接続部はＭＯＳトランジスタＮ０５を介して接地されている。
このようにＭＯＳトランジスタＮ０１、Ｎ０２は、その各ゲートに所定の基準電圧ＶＲＥＦが印加されるようになっているので、電流源としての機能することになる。
【００２１】
一方、ＭＯＳトランジスタＮ０３のゲートは、差動ドライバなどの差動出力電圧のうちの一方の正の電圧ＶＰが供給される入力端子４に接続され、ＭＯＳトランジスタＮ０４のゲートは、その差動出力電圧のうちの他方の負の電圧ＶＮが供給される入力端子５に接続されている。また、ＭＯＳトランジスタＮ０３、Ｎ０４のドレインは共通接続され、その共通接続部はＭＯＳトランジスタＰ０２のドレインに接続されている。さらに、ＭＯＳトランジスタＮ０３、Ｎ０４のソースは共通接続され、その共通接続部はＭＯＳトランジスタＮ０５を介して接地されている。
【００２２】
このようにＭＯＳトランジスタＮ０３は、ゲートに差動出力電圧ＶＰが印加されるようになっているので、それによって所定の電流を生成するとともに、その電圧ＶＰのレベルによってその生成電流が可変する、電流源として機能することになる。また、ＭＯＳトランジスタＮ０４は、ゲートに差動出力電圧ＶＮが印加されるようになっているので、それによって所定の電流を生成するとともに、その電圧ＶＮのレベルによってその生成電流が可変する、電流源として機能することになる。
【００２３】
ＭＯＳトランジスタＰ０１、Ｐ０２のゲートは共通接続され、その共通接続部がＭＯＳトランジスタＰ０２のドレインに接続されている。また、ＭＯＳトランジスタＰ０１、Ｐ０２のソースは共通接続され、その共通接続部は高電位側の電源ＶＤＤに接続されている。
ここで、図１の回路において、ＭＯＳトランジスタＮ０１〜Ｎ０４のトランジスタサイズは、同一のサイズから構成するようにした。
【００２４】
なお、ＭＯＳトランジスタＰ０１、Ｐ０２の基板端子は電源ＶＤＤに接続され、ＭＯＳトランジスタＮ０１〜Ｎ０５の基板端子は電源ＶＳＳに接続されている。
以上説明したように、コモン電圧調整回路の第１実施形態によれば、後述のようにＬＶＤＳなどの差動ドライバの差動出力電圧に係るコモン電圧を調整する回路として使用でき、この場合に、差動ドライバの消費電力や占有面積の低減化に寄与できる上に、差動ドライバ毎のコモン電圧の調整に寄与できる。
【００２５】
なお、図１の回路では、同一サイズのＭＯＳトランジスタＮ０１、Ｎ０２を並列接続し、その各ゲートに共通の基準電圧ＶＲＥＦを印加するようにしたが、これらを１つのＭＯＳトランジスタで構成してそのゲートに基準電圧ＶＲＥＦを印加するようにしても良い。この場合には、そのトランジスタサイズはＭＯＳトランジスタＮ０１の２倍となる。
【００２６】
（コモン電圧調整回路の第２実施形態）
本発明のコモン電圧調整回路の第２実施形態の構成について、図２を参照しながら説明する。
このコモン電圧調整回路の第２実施形態は、図２に示すように、差動入力部１１と、この差動入力部１１に定電流を供給する定電流源１２と、差動入力部１１の負荷として接続される第１カレントミラー回路１３および第２カレントミラー回路１４と、出力を取り出すための第３カレントミラー回路１５と、を備えている。
【００２７】
また、この第２実施形態では、第１入力端子３に所定の基準電圧ＶＲＥＦを入力するとともに、第２入力端子４および第３入力端子５に差動ドライバ（図示せず）などの差動出力電圧ＶＰ、ＶＮを入力し（図５参照）、出力端子６から基準電圧ＶＲＥＦと差動出力電圧ＶＰ、ＶＮの差に応じた出力電圧ＶＯＵＴを取り出すようになっている。
差動入力部１１は、Ｐ型のＭＯＳトランジスタＰ０４とＰ型のＭＯＳトランジスタＰ０６とが第１の差動対を構成するとともに、Ｐ型のＭＯＳトランジスタＰ０５とＰ型のＭＯＳトランジスタＰ０７とが第２の差動対を構成し、これらの２つの差動対が並列に接続されている。
【００２８】
ここで、差動入力部１１は、ＭＯＳトランジスタＰ０４、Ｐ０５が並列接続されて第１の並列回路を構成するとともに、ＭＯＳトランジスタＰ０６、Ｐ０７が並列接続されて第２の並列回路を構成し、その２つの並列回路が差動対を構成しているともいえる。
定電流源１２は、ゲートに電圧ＶＳＳが印加されるＰ型のＭＯＳトランジスタＰ０３からなり、差動入力部１のＭＯＳトランジスタＰ０４〜Ｐ０７に定電流を供給するようになっている。
【００２９】
第１カレントミラー回路１３は、Ｎ型のＭＯＳトランジスタＮ０６、Ｎ０７からなり、差動入力部１１のＭＯＳトランジスタＰ０４、Ｐ０５に流れる電流に比例する電流を生成するようになっている。
第２カレントミラー回路１４は、Ｎ型のＭＯＳトランジスタＮ０８、Ｎ０９からなり、差動入力部１１のＭＯＳトランジスタＰ０６、Ｐ０７に流れる電流に比例する電流を生成するようになっている。
【００３０】
第３カレントミラー回路１５は、Ｐ型のＭＯＳトランジスタＰ０８、Ｐ０９からなる。そして、ＭＯＳトランジスタＰ０８は、第１カレントミラー回路１３の電流コピー側に接続され、ＭＯＳトランジスタＰ０９は、第２カレントミラー回路１４の電流コピー側に接続されている。さらに、ＭＯＳトランジスタＭ０９のドレインが出力端子６に接続されて、その出力端子６から出力電圧ＶＯＵＴを取り出すようになっている。
【００３１】
さらに詳述すると、ＭＯＳトランジスタＰ０４、Ｐ０５のゲートは共通接続され、その共通接続部は基準電圧ＶＲＥＦが供給される第１入力端子３に接続されている。また、ＭＯＳトランジスタＰ０４、Ｐ０５のソースは共通接続され、その共通接続部はＭＯＳトランジスタＰ０３を介して高電位側の電源ＶＤＤに接続されている。さらに、ＭＯＳトランジスタＰ０４、Ｐ０５のドレインは共通接続され、その共通接続部はＭＯＳトランジスタＮ０７のドレインに接続されている。
【００３２】
ＭＯＳトランジスタＰ０６のゲートは、差動ドライバなどの差動出力電圧ＶＰが供給される入力端子４に接続され、ＭＯＳトランジスタＰ０７のゲートは、その差動出力電圧ＶＮが供給される入力端子５に接続されている。また、ＭＯＳトランジスタＰ０６、Ｐ０７のソースは共通接続され、その共通接続部はＭＯＳトランジスタＰ０３を介して高電位側の電源ＶＤＤに接続されている。さらに、ＭＯＳトランジスタＰ０６、Ｐ０７のドレインは共通接続され、その共通接続部はＭＯＳトランジスタＮ０９のドレインに接続されている。
【００３３】
ＭＯＳトランジスタＮ０６、Ｎ０７のゲートは共通接続され、その共通接続部がＭＯＳトランジスタＮ０７のドレインに接続されている。また、ＭＯＳトランジスタＮ０７のソースは接地されている。さらに、ＭＯＳトランジスタＮ０６は、そのドレインがＭＯＳトランジスタＰ０８のドレインに接続され、そのソースが接地されている。
ＭＯＳトランジスタＮ０８、Ｎ０９のゲートは共通接続され、その共通接続部がＭＯＳトランジスタＮ０９のドレインに接続されている。また、ＭＯＳトランジスタＮ０９のソースは接地されている。さらに、ＭＯＳトランジスタＮ０８は、そのドレインがＭＯＳトランジスタＰ０９のドレインに接続され、そのソースが接地されている。
【００３４】
ＭＯＳトランジスタＰ０８、Ｐ０９のゲートは共通接続され、その共通接続部がＭＯＳトランジスタＰ０８のドレインに接続されている。また、ＭＯＳトランジスタＰ０８、Ｐ０９のソースは共通接続され、その共通接続部は高電位ＶＤＤ側の電源に接続されている。
【００３５】
ここで、図２の回路において、ＭＯＳトランジスタＰ０４、Ｐ０５、Ｐ０６、Ｐ０７のトランジスタサイズは、同一のサイズから構成するようにした。
なお、ＭＯＳトランジスタＰ０３〜Ｐ０９の基板端子は電源ＶＤＤに接続され、ＭＯＳトランジスタＮ０６〜Ｎ０９の基板端子は電源ＶＳＳに接続されている。
以上説明したように、コモン電圧調整回路の第２実施形態によれば、その第１実施形態を同様の効果を実現できる。
なお、図２の回路では、同一サイズのＭＯＳトランジスタＰ０４、Ｐ０５を並列接続し、その各ゲートに共通の基準電圧ＶＲＥＦを印加するようにしたが、これらを１つのＭＯＳトランジスタで構成してそのゲートに基準電圧ＶＲＥＦを印加するようにしても良い。この場合には、そのトランジスタサイズはＭＯＳトランジスタＰ０４の２倍となる。
【００３６】
（差動ドライバの第１実施形態）
本発明の差動ドライバの第１実施形態の構成について、図３を参照して説明する。
この差動ドライバの第１実施形態は、図３に示すように、入力データに基づいて所定の差動出力電圧ＶＰ、ＶＮを生成する第１ドライバ２１および第２ドライバ２２と、差動出力電圧ＶＰ、ＶＮに係るコモン電位ＶＣを調整するコモン電圧調整回路２３とを備え、コモン電圧調整回路２３として図１に示すコモン電圧調整回路を適用したものである。
コモン電圧調整回路２３は、第１ドライバ２１の出力端子の差動出力電圧ＶＰのレベル、および第２ドライバ２２の出力端子の差動出力電圧ＶＮのレベルをそれぞれ検出し、この検出に基づいて第１ドライバ２１および第２ドライバ２２が有する各電流源の電流を調整することにより、コモン電圧ＶＣが差動出力電圧ＶＰ、ＶＮの振幅の中間値になるように制御するものである（図５参照）。
【００３７】
第１ドライバ２１は、図３に示すように、電流源として機能するＰ型のＭＯＳトランジスタＰ１１と、スイッチとして機能するＰ型のＭＯＳトランジスタＰ１２と、スイッチとして機能するＮ型のＭＯＳトランジスタＮ１２とからなり、これらが高電位側の電源ＶＤＤと低電位側の電源ＶＳＳとの間に直列に接続されている。
そして、この第１ドライバ２１は、ＭＯＳトランジスタＰ１２、Ｎ１２が入力データによってオンオフし、ＭＯＳトランジスタＰ１２、Ｎ１２の共通接続部から差動出力電圧ＶＰを取り出すようになっている。また、ＭＯＳトランジスタＰ１１のゲートに印加される電圧によって、ＭＯＳトランジスタＰ１２、Ｎ１２に流れる電流が調整（制御）されるようになっている。
【００３８】
さらに詳述すると、ＭＯＳトランジスタＰ１１は、そのゲートがＭＯＳトランジスタＰ０１のドレインに接続され、コモン電圧調整回路２３の出力電圧を入力するようになっている。また、ＭＯＳトランジスタＰ１１のソースは電源ＶＤＤに接続され、ＭＯＳトランジスタＰ１１のドレインは、ＭＯＳトランジスタＰ１２のソースに接続されている。
ＭＯＳトランジスタＰ１２とＭＯＳトランジスタＮ１２との各ゲートは共通接続され、その各ゲートに入力データが供給されるようになっている。ＭＯＳトランジスタＰ１２のドレインとＭＯＳトランジスタＮ１２のドレインとが共通接続され、その共通接続部が信号線２４およびコモン電圧調整回路２３のＭＯＳトランジスタＮ０３のゲートにそれぞれ接続されている。さらに、ＭＯＳトランジスタＮ１２のソースは接地されている。
【００３９】
なお、ＭＯＳトランジスタＰ１１、Ｐ１２の基板端子は電源ＶＤＤに接続され、ＭＯＳトランジスタＮ１２の基板端子は電源ＶＳＳに接続されている。
第２ドライバ２２は、図３に示すように、電流源として機能するＰ型のＭＯＳトランジスタＰ２１と、スイッチとして機能するＰ型のＭＯＳトランジスタＰ２２と、スイッチとして機能するＮ型のＭＯＳトランジスタＮ２２とからなり、これらが高電位側の電源ＶＤＤと低電位側の電源ＶＳＳとの間に直列に接続されている。また、第２ドライバ２２は、入力データを反転して出力するインバータＩＮＶを含んでいる。
【００４０】
そして、第２ドライバ２２は、ＭＯＳトランジスタＰ２２、Ｎ２２がインバータＩＮＶで反転された入力データによってオンオフし、ＭＯＳトランジスタＰ２２、Ｎ２２の共通接続部から差動出力電圧ＶＮを取り出すようになっている。また、ＭＯＳトランジスタＰ２１のゲートに印加される電圧によって、ＭＯＳトランジスタＰ２２、Ｎ２２に流れる電流が調整（制御）されるようになっている。
【００４１】
さらに詳述すると、ＭＯＳトランジスタＰ２１は、そのゲートがＭＯＳトランジスタＰ０１のドレインに接続され、コモン電圧調整回路２３の出力電圧を入力するようになっている。また、ＭＯＳトランジスタＰ２１のソースは電源ＶＤＤに接続され、ＭＯＳトランジスタＰ２１のドレインは、ＭＯＳトランジスタＰ２２のソースに接続されている。
ＭＯＳトランジスタＰ２２とＭＯＳトランジスタＮ２２との各ゲートは共通接続され、その各ゲートに入力データが供給されるようになっている。ＭＯＳトランジスタＰ２２のドレインとＭＯＳトランジスタＮ２２のドレインとが共通接続され、その共通接続部が信号線２５およびコモン電圧調整回路２３のＭＯＳトランジスタＮ０４のゲートにそれぞれ接続されている。さらに、ＭＯＳトランジスタＮ２２のソースは接地されている。
【００４２】
なお、ＭＯＳトランジスタＰ２１、Ｐ２２の基板端子は電源ＶＤＤに接続され、ＭＯＳトランジスタＮ２２の基板端子は電源ＶＳＳに接続されている。
信号線２４、２５の終端には抵抗Ｒが接続され、差動レシーバ２６はその抵抗Ｒの両端に発生する差動電圧を取り込むようになっている。
【００４３】
次に、このような構成からなる差動ドライバの第１実施形態の動作例について、図３および図５を参照して説明する。
この差動ドライバでは、図３のコモン電圧調整回路２３の入力端子３に基準電圧ＶＲＥＦとして、ドライバ２１、２２から出力される差動出力電圧ＶＰ、ＶＮの振幅の中間の電位であるコモン電圧ＶＣに相当する電圧が印加されている（図５参照）。
【００４４】
コモン電圧調整回路２３では、ＭＯＳトランジスタＮ０１、Ｎ０２と、ＭＯＳトランジスタＰ０３、Ｐ０４とはいずれも電流源として機能する。このため、ＭＯＳトランジスタＮ０１、Ｎ０２に流れる合計の電流と、ＭＯＳトランジスタＰ０３、Ｐ０４に流れる合計の電流とが比較される。
ＭＯＳトランジスタＮ０１、Ｎ０２のゲートには、基準電圧ＶＲＥＦとして目標値であるコモン電圧ＶＣが印加され、これは固定された値である。このため、ＭＯＳトランジスタＮ０１、Ｎ０２に流れる電流をＩ１、Ｉ２とすれば、Ｉ１＋Ｉ２はＩ１＋Ｉ２＝２×Ｉ１となって一定である。
【００４５】
これに対して、ＭＯＳトランジスタＮ０３、Ｎ０４のゲートには、差動ドライバ２１、２２の差動出力電圧ＶＰ、ＶＮが印加され、これらは電位差ＶＤを有する（図５参照）。このため、ＭＯＳトランジスタＮ０３、Ｎ０４に流れる電流をＩ３、Ｉ４とすれば、Ｉ３＋Ｉ４＝一定、となる。
また、コモン電圧調整回路２３では、図３に示すようにＭＯＳトランジスタＮ０５からなる定電流源を備え、これがＭＯＳトランジスタＮ０１〜Ｎ０４に一定の電流を供給するようになっている。
【００４６】
このため、例えば、ドライバ２１、２２の差動出力電圧ＶＰが差動出力電圧ＶＮよりも増加すると、それに応じてＭＯＳトランジスタＮ０３に流れる電流Ｉ３がＭＯＳトランジスタＮ０４に流れるＩ４よりも増加する。この電流Ｉ３の増加により、ＭＯＳトランジスタＮ０１、Ｎ０２に流れる電流Ｉ１、Ｉ２が減少するので、ＭＯＳトランジスタＰ０１に流れる電流が減少してそのドレインの電圧、すなわち出力電圧ＶＯＵＴが上がる。
【００４７】
この結果、第１ドライバ２１のＭＯＳトランジスタＰ１１のゲート電圧が上がるとともに、第２ドライバ２２のＭＯＳトランジスタＰ２１のゲート電圧が上がるので、ＭＯＳトランジスタＰ１１、２１のオン抵抗が増加する。このため、ＭＯＳトランジスタＰ１１、２１に流れる電流が減少して、差動出力電圧ＶＰの増加が抑えられる。
一方、ドライバ２１、２２の差動出力電圧ＶＰが差動出力電圧ＶＮよりも低下すると、それに応じて電流Ｉ３がＩ４よりも減少する。この電流Ｉ３の減少により、電流Ｉ１、Ｉ２が増加するので、ＭＯＳトランジスタＰ０１に流れる電流が増加してそのドレインの電圧、すなわち出力電圧ＶＯＵＴが下がる。
【００４８】
この結果、第１ドライバ２１のＭＯＳトランジスタＰ１１のゲート電圧が下がるとともに、第２ドライバ２２のＭＯＳトランジスタＰ２１のゲート電圧が下がるので、ＭＯＳトランジスタＰ１１、２１のオン抵抗が減少する。このため、ＭＯＳトランジスタＰ１１、２１に流れる電流が増加して、差動出力電圧ＶＰの低下が抑えられる。
なお、ドライバ２１、２２の差動出力電圧ＶＮに対して差動出力電圧ＶＰが増減した場合には、差動出力電圧ＶＮの増減を抑えるように動作する。
【００４９】
このような動作によれば、差動出力電圧ＶＰまたは差動出力電圧ＶＮの大小に応じて、ＭＯＳトランジスタＰ１１、Ｐ２１のオン抵抗を変化させ、結果的にコモン電圧ＶＣをそれらの中間値に調整することができる（図５参照）。
以上のように、差動ドライバの第１実施形態によれば、例えばＬＶＤＳの差動ドライバの差動出力電圧に係るコモン電圧の調整に際し、消費電力や占有面積の低減化が図れる上に、差動ドライバ毎にコモン電圧の調整ができる。
【００５０】
（差動ドライバの第２実施形態）
本発明の差動ドライバの第２実施形態の構成について、図４を参照して説明する。
この差動ドライバの第１実施形態は、図４に示すように、入力データに基づいて所定の差動出力電圧ＶＰ、ＶＮを生成する第１ドライバ２１および第２ドライバ２２と、差動出力電圧ＶＰ、ＶＮに係るコモン電位ＶＣを調整するコモン電圧調整回路３３とを備え、コモン電圧調整回路３３として図２に示すコモン電圧調整回路を適用したものである。
【００５１】
コモン電圧調整回路３３は、第１ドライバ２１の出力端子の差動出力電圧ＶＰのレベル、および第２ドライバ２２の出力端子の差動出力電圧ＶＮのレベルをそれぞれ検出し、この検出に基づいて第１ドライバ２１および第２ドライバ２２が有する各電流源の電流を調整することにより、コモン電圧ＶＣが差動出力電圧ＶＰ、ＶＮの振幅の中間値になるように制御するものである（図５参照）。
【００５２】
第１ドライバ２１および第２ドライバ２２の構成は、図３に示す第１ドライバ２１および第２ドライバ２２の構成と同様であるので、同一構成要素には同一符号を付してその説明は省略する。しかし、その入力電圧の入力相手と出力電圧の出力相手が異なるので、その点について以下に説明する。
すなわち、図３に示すように、第１ドライバ２１のＭＯＳトランジスタＰ１１のゲートには、コモン電圧調整回路３３の出力電圧であるＭＯＳトランジスタＰ０１のドレインの電圧が印加されるようになっている。第１ドライバ２１の差動出力電圧ＶＰは、コモン電圧調整回路３３のＭＯＳトランジスタＰ０６に印加されるようになっている。
【００５３】
また、第２ドライバ２２のＭＯＳトランジスタＰ２１のゲートには、コモン電圧調整回路３３の出力電圧であるＭＯＳトランジスタＰ０９のドレインの電圧が印加されるようになっている。第２ドライバ２２の差動出力電圧ＶＮは、コモン電圧調整回路３３のＭＯＳトランジスタＰ０７に印加されるようになっている。
【００５４】
次に、このような構成からなる差動ドライバの第２実施形態の動作例について、図４および図５を参照して説明する。
この差動ドライバでは、図４のコモン電圧調整回路３３の入力端子３に基準電圧ＶＲＥＦとして、ドライバ２１、２２から出力される差動出力電圧ＶＰ、ＶＮの振幅の中間の電位であるコモン電圧ＶＣに相当する電圧が印加されている（図５参照）。
コモン電圧調整回路３３では、ＭＯＳトランジスタＰ０４、Ｐ０５と、ＭＯＳトランジスタＰ０６、Ｐ０７とはいずれも電流源として機能する。このため、ＭＯＳトランジスタＰ０４、Ｐ０５に流れる合計の電流と、ＭＯＳトランジスタＰ０６、Ｐ０７に流れる合計の電流とが比較される。
【００５５】
ＭＯＳトランジスタＰ０４、Ｐ０５のゲートには、基準電圧ＶＲＥＦとして目標値であるコモン電圧ＶＣが印加され、これは固定された値である。このため、ＭＯＳトランジスタＰ０４、Ｐ０５に流れる電流をＩ５、Ｉ６とすれば、Ｉ５＋Ｉ６はＩ５＋Ｉ６＝２×Ｉ５となって一定である。
これに対して、ＭＯＳトランジスタＰ０６、Ｐ０７のゲートには、差動ドライバ２１、２２の差動出力電圧ＶＰ、ＶＮが印加され、これらは電位差ＶＤを有する（図５参照）。このため、ＭＯＳトランジスタＰ０６、Ｐ０７に流れる電流をＩ７、Ｉ８とすれば、Ｉ７＋Ｉ８＝一定、となる。
【００５６】
また、コモン電圧調整回路３３では、図４に示すようにＭＯＳトランジスタＮ０３からなる定電流源１２を備え、これがＭＯＳトランジスタＰ０４〜Ｎ０７に一定の電流を供給するようになっている。
このため、例えば、ドライバ２１、２２の差動出力電圧ＶＰが差動出力電圧ＶＮよりも増加すると、それに応じてＭＯＳトランジスタＰ０６に流れる電流Ｉ７がＭＯＳトランジスタＰ０７に流れるＩ８よりも減少する。この電流Ｉ７の減少は、カレントミラ回路１４を介してＭＯＳトランジスタＰ０９に流れる電流を減少させるので、ＭＯＳトランジスタＰ０９に流れる電流が減少してそのドレインの電圧、すなわち出力電圧ＶＯＵＴが上がる。
【００５７】
この結果、第１ドライバ２１のＭＯＳトランジスタＰ１１のゲート電圧が上がるとともに、第２ドライバ２２のＭＯＳトランジスタＰ２１のゲート電圧が上がるので、ＭＯＳトランジスタＰ１１、２１のオン抵抗が増加する。このため、ＭＯＳトランジスタＰ１１、２１に流れる電流が減少して、差動出力電圧ＶＰの増加が抑えられる。
一方、ドライバ２１、２２の差動出力電圧ＶＰが差動出力電圧ＶＮよりも低下すると、それに応じて電流Ｉ７が電流Ｉ８よりも増加する。この電流Ｉ７の増加は、カレントミラ回路１４を介してＭＯＳトランジスタＰ０９に流れる電流を増加させるので、ＭＯＳトランジスタＰ０９に流れる電流が増加してそのドレインの電圧、すなわち出力電圧ＶＯＵＴが下がる。
【００５８】
この結果、第１ドライバ２１のＭＯＳトランジスタＰ１１のゲート電圧が下がるとともに、第２ドライバ２２のＭＯＳトランジスタＰ２１のゲート電圧が下がるので、ＭＯＳトランジスタＰ１１、２１のオン抵抗が減少する。このため、ＭＯＳトランジスタＰ１１、２１に流れる電流が増加して、差動出力電圧ＶＰの減少が抑えられる。
なお、ドライバ２１、２２の差動出力電圧ＶＮに対して差動出力電圧ＶＰが増減した場合には、差動出力電圧ＶＮの増減を抑えるように動作する。
【００５９】
このような動作によれば、差動出力電圧ＶＰまたは差動出力電圧ＶＮの大小に応じて、ＭＯＳトランジスタＰ１１、Ｐ２１のオン抵抗を変化させ、結果的にコモン電圧ＶＣをそれらの中間値に調整することができる（図５参照）。
以上のように、差動ドライバの第２実施形態によれば、その第１実施形態の効果と同様の効果を実現できる。
【図面の簡単な説明】
【００６０】
【図１】本発明のコモン電圧調整回路の第１実施形態の構成を示す回路図である。
【図２】その第２実施形態の構成を示す回路図である。
【図３】本発明の差動ドライバの第１実施形態の構成を示す回路図である。
【図４】その第２実施形態の構成を示す回路図である。
【図５】差動ドライバの差動出力電圧とその中間電位であるコモン電圧の一例を示す波形図である。
【符号の説明】
【００６１】
１・・・差動入力部、２・・・カレントミラー回路、３〜５・・・入力端子、６・・・出力端子、１１・・・差動入力部、１２・・・定電流源、１３・・・第１カレントミラー回路、１４・・・第２カレントミラー回路、１５・・・第３カレントミラー回路、２１・・・第１ドライバ、２２・・・第２ドライバ、２３、３３・・・コモン電圧調整回路、２４、２５・・・信号線、２６・・・差動レシーバ
【図１】
2008092119.tif 000003
【図２】
2008092119.tif 000004
【図３】
2008092119.tif 000005
【図４】
2008092119.tif 000006
【図５】
2008092119.tif 000007