(57)【要約】【課題】本発明の目的は、突入電流が原因の画像異常を抑えることのできるタイミング制御装置及びタイミング制御プログラムを提供することにある。【解決手段】本発明のタイミング制御装置は、被写体の画像信号を生成する撮像素子と、前記撮像素子から読み出される画像信号の経路へ配置され、その画像信号にリアルタイム処理を施す回路部とに適用されるタイミング制御装置であって、前記撮像素子の読み出し開始タイミング（１）と前記回路部の処理開始タイミング（２），（３），（４），（５）との間に遅延期間を設けると共に、その遅延期間の長さを、前記撮像素子の読み出し期間の最小単位（Ｔ0）の整数倍に設定することを特徴とする。【選択図】      図３
2008092296.tif 000002
【特許請求の範囲】
【請求項１】
被写体の画像信号を生成する撮像素子と、
前記撮像素子から読み出される画像信号の経路へ配置され、その画像信号にリアルタイム処理を施す回路部と
に適用されるタイミング制御装置であって、
前記撮像素子の読み出し開始タイミングと前記回路部の処理開始タイミングとの間に遅延期間を設けると共に、その遅延期間の長さを前記撮像素子の読み出し期間の最小単位の整数倍に設定する
ことを特徴とするタイミング制御装置。
【請求項２】
請求項１に記載のタイミング制御装置において、
前記画像信号の経路には、
直列の関係で少なくとも２つの前記回路部が配置され、
前記２つの回路部の前段の処理開始タイミングと後段の処理開始タイミングとの間に遅延期間を設けると共に、その遅延期間の長さを前記撮像素子の読み出し期間の最小単位の整数倍に設定する
ことを特徴とするタイミング制御装置。
【請求項３】
請求項１又は請求項２に記載のタイミング制御装置において、
前記撮像素子の読み出し開始から前記回路部の処理開始までの遅延期間には、前記撮像素子上の読み出し領域を固定する
ことを特徴とするタイミング制御装置。
【請求項４】
被写体の画像信号を生成する撮像素子と、
前記撮像素子から読み出される画像信号の経路へ配置され、その画像信号にリアルタイム処理を施す回路部と、
請求項１〜請求項３の何れか一項に記載のタイミング制御装置と
を備えたことを特徴とする撮像装置。
【請求項５】
被写体の画像信号を生成する撮像素子と、
前記撮像素子から読み出される画像信号の経路へ配置され、その画像信号にリアルタイム処理を施す回路部と
に適用されるタイミング制御装置のタイミング制御プログラムであって、
前記撮像素子の読み出し開始タイミングと前記回路部の処理開始タイミングとの間に遅延期間を設けると共に、その遅延期間の長さを前記撮像素子の読み出し期間の最小単位の整数倍に設定する
ことを特徴とするタイミング制御プログラム。
【請求項６】
請求項５に記載のタイミング制御プログラムにおいて、
前記画像信号の経路には、
直列の関係で少なくとも２つの前記回路部が配置され、
前記２つの回路部の前段の処理開始タイミングから後段の処理開始タイミングまでに遅延期間を設けると共に、その遅延期間の長さを前記画撮像素子の読み出し期間の最小単位の整数倍に設定する
ことを特徴とするタイミング制御プログラム。
【請求項７】
請求項５又は請求項６に記載のタイミング制御プログラムにおいて、
前記撮像素子の読み出し開始から前記回路部の処理開始までの遅延期間には、前記撮像素子上の読み出し領域を固定する
ことを特徴とするタイミング制御プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタルカメラに適用されるタイミング制御装置、カメラなどの撮像装置、及びタイミング制御プログラムに関する。
【背景技術】
【０００２】
ディジタルカメラの内部には、特許文献１などに記載されているように撮像素子の出力信号へリアルタイム処理を施す回路（アンプ、Ａ／Ｄ変換器、信号補正回路など）が搭載される。この回路の起動タイミングは撮像素子の起動タイミングと共に制御され、ディジタルカメラの電源がオンされると消費電流の低い待機状態となり、その後ユーザからレリーズの指示があると起動し、消費電流の高い状態へと移行する。
【特許文献１】特開平６−９８２５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、高機種のディジタルカメラなどでは複雑な補正機能を負わせるため、回路の機能部数が増大する傾向にある。この場合、レリーズの直後に図８（Ａ）に示すような過大な突入電流が発生する。過大な突入電流は、回路のグランドレベルを図８（Ｂ）に示すとおり大きく振動させるので、その振幅が許容範囲内に収まるまでの期間（不安定期間）は長い。
【０００４】
この不安定期間には、撮像素子の出力信号（アナログ画素信号）の波形が図９（Ａ）に示すとおり振幅方向に変動する可能性がある。また、不安定期間には、信号経路にクロストークなどの異常が生じ、アナログ画素信号の波形が図９（Ｂ）に示すとおり時間方向に変動する可能性もある。また、不安定期間には、Ａ／Ｄ変換器の基準電圧レベルに変動が生じる可能性もある。
【０００５】
したがって、不安定期間には回路の性能、すなわち信号の検出精度や補正精度が悪くなる。その結果、不安定期間に撮像素子から読み出されたライン（画像先頭の複数ライン）は、図１０に示すとおり異常ラインとなる可能性が高い。
そこで本発明の目的は、突入電流が原因の画像異常を抑えることのできるタイミング制御装置及びタイミング制御プログラムを提供することにある。
【０００６】
また、本発明の目的は、良質な画像を取得することのできる撮像装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明のタイミング制御装置は、被写体の画像信号を生成する撮像素子と、前記撮像素子から読み出される画像信号の経路へ配置され、その画像信号にリアルタイム処理を施す回路部とに適用されるタイミング制御装置であって、前記撮像素子の読み出し開始タイミングと前記回路部の処理開始タイミングとの間に遅延期間を設けると共に、その遅延期間の長さを前記撮像素子の読み出し期間の最小単位の整数倍に設定することを特徴とする。
【０００８】
なお、前記画像信号の経路には、直列の関係で少なくとも２つの前記回路部が配置され、前記２つの回路部の前段の処理開始タイミングと後段の処理開始タイミングとの間に遅延期間を設けると共に、その遅延期間の長さを前記撮像素子の読み出し期間の最小単位の整数倍に設定してもよい。
また、前記撮像素子の読み出し開始から前記回路部の処理開始までの遅延期間には、前記撮像素子上の読み出し領域を固定してもよい。
【０００９】
また、本発明の撮像装置は、被写体の画像信号を生成する撮像素子と、前記撮像素子から読み出される画像信号の経路へ配置され、その画像信号にリアルタイム処理を施す回路部と、本発明の何れかのタイミング制御装置とを備えたことを特徴とする。
また、本発明のタイミング制御プログラムは、被写体の画像信号を生成する撮像素子と、前記撮像素子から読み出される画像信号の経路へ配置され、その画像信号にリアルタイム処理を施す回路部とに適用されるタイミング制御装置のタイミング制御プログラムであって、前記撮像素子の読み出し開始タイミングと前記回路部の処理開始タイミングとの間に遅延期間を設けると共に、その遅延期間の長さを前記撮像素子の読み出し期間の最小単位の整数倍に設定することを特徴とする。
【００１０】
なお、前記画像信号の経路には、直列の関係で少なくとも２つの前記回路部が配置され、前記２つの回路部の前段の処理開始タイミングから後段の処理開始タイミングまでに遅延期間を設けると共に、その遅延期間の長さを前記画撮像素子の読み出し期間の最小単位の整数倍に設定してもよい。
また、前記撮像素子の読み出し開始から前記回路部の処理開始までの遅延期間には、前記撮像素子上の読み出し領域を固定してもよい。
【発明の効果】
【００１１】
本発明によれば、突入電流が原因の画像異常を抑えることのできるタイミング制御装置及びタイミング制御プログラムが実現する。また、本発明によれば、良質な画像を取得することのできる撮像装置が実現する。
【発明を実施するための最良の形態】
【００１２】
［第１実施形態］
以下、本発明の第１実施形態を説明する。本実施形態は、ディジタルスチルカメラシステムの実施形態である。
先ず、本システムの構成を説明する。
図１は、本システムの機能ブロック図である。図１に示すとおり、本システムは、ディジタルスチルカメラ本体１００と、ディジタルスチルカメラ本体１００に装着された撮影レンズ２００とからなる。ディジタルスチルカメラ本体１００には、カードメモリなどの可搬の記憶媒体３００が装着される。
【００１３】
ディジタルスチルカメラ本体１００には、操作釦１１、ＣＣＤやＣＭＯＳなどの撮像素子１３、アンプ１４、Ａ／Ｄ変換器１５、信号補正回路（ＤＦＥ）１６、フレームメモリ１７、タイミングジェネレータ（ＴＧ）１９、画像処理部２１、記録部２２、ＣＰＵ２４、電源部２５などが備えられる。このうち、フレームメモリ１７、画像処理部２１、記録部２２、ＣＰＵ２４は、システムバスを介して互いに接続されている。ユーザが操作釦１１を操作して本システムへ各種の指示を入力すると、ＣＰＵ２４は、その指示に従いタイミングジェネレータ１９、フレームメモリ１７、画像処理部２１、記録部２２、電源部２５などを制御して本システムを動作させる。
【００１４】
次に、本システムの基本動作を説明する。
ユーザから電源オンの指示が入力されると、電源部２５が各部への電力供給を開始し、各部は待機状態となる。その後、レリーズ指示（撮影指示）が入力されると、ＣＰＵ２４は不図示のクイックリターンミラー及びシャッタを駆動し、撮像素子１３の露光を開始する。その後、予め決められたシャッタ時間が経過すると、ＣＰＵ２４はシャッタ及びクイックリターンミラーを駆動して露光を終了すると共に、タイミングジェネレータ１９へタイミング信号の生成を指示する。その指示を受けたタイミングジェネレータ１９は、撮像素子１３、アンプ１４、Ａ／Ｄ変換器１５、信号補正回路１６の各々に対しタイミング信号を与える。
【００１５】
タイミング信号が撮像素子１３に与えられると、画像信号の読み出しが開始される。ここでは、タイミング信号として水平走査信号が与えられるものとし、水平走査信号は、画像信号を１水平ラインずつ読み出させ、１ラインの読み出しが終了した時点で次のラインの読み出しを開始させるものとする。撮像素子１３から順次読み出される各ラインの画像信号は、アンプ１４、Ａ／Ｄ変換器１５、信号補正回路１６をこの順で経由した後、フレームメモリ１７へ順次格納される。
【００１６】
このとき、アンプ１４、Ａ／Ｄ変換器１５、信号補正回路１６の各々にも、タイミングジェネレータ１９から水平走査信号が与えられる。その水平走査信号に応じて、アンプ１４、Ａ／Ｄ変換器１５、信号補正回路１６の各々は、撮像素子１３から読み出される画像信号に対し各処理を施す。これらの各処理は何れもリアルタイム処理である。したがって、撮像素子１３が全ラインの読み出しを終えると、１フレーム分の画像信号がフレームメモリ１７に蓄積される。これによって、１回の撮影が完了である。
【００１７】
撮影後、フレームメモリ１７に蓄積された１フレーム分の画像信号は、画像処理部２１によって画像ファイルとして纏められた後、記録部２２を介して記憶媒体３００へと書き込まれる。これによって、画像の保存が完了である。
次に、信号補正回路１６を詳しく説明する。
図２は、撮像素子１３から信号補正回路１６までの回路の機能ブロック図である。図２に示すとおり、信号補正回路１６には、第１機能部１６１と第２機能部１６２とがこの順で直列に配置される。さらに、第１機能部１６１及び第２機能部１６２の各々には、複数の機能ブロックが直列に配置される。
【００１８】
第１機能部１６１に配置される機能ブロックは、例えば、欠陥画素を除去する欠陥画素フィルタ１６１１や、オプティカルブラック量の減算をするＯＢクランプ処理部１６１２などである。また、第２機能部１６２に配置される機能ブロックは、例えば、暗電流による信号値の浮きを減算する暗電流補正部１６２１や、シェーディングによる色ムラを補正するシェーディング補正部１６２（ｎ−１）や、信号値の大きさを調整するゲイン調整部１６２ｎなどである。
【００１９】
なお、第１機能部１６１に配置される機能ブロックの数や、第２機能部１６２に配置される機能ブロックの数は、信号補正回路１６に要求される性能とコストのバランスにより決定される。一般に、ディジタルスチルカメラ本体１００が高機種であるほど機能ブロックの数は多くなる。
以上の撮像素子１３、アンプ１４、Ａ／Ｄ変換器１５、第１機能部１６１、第２機能部１６２には、タイミングジェネレータ１９から個別にタイミング信号が与えられる。
【００２０】
次に、撮影時におけるタイミングジェネレータ１９の動作を説明する。
図３は、撮影時におけるタイミングジェネレータ１９の動作を説明するタイミングチャートである。タイミングジェネレータ１９の動作プログラム（タイミング制御プログラム）は、タイミングジェネレータ１９が保有するＲＯＭに予め格納されている。
ここでは、タイミングジェネレータ１９が各回路へ水平走査信号を与えると、その水平走査信号の１番目のパルスが各回路の起動タイミング信号になるものとする。また、図３に描かれた信号のパルス幅はあくまでも一例であって実際のものと同じとは限らない。
【００２１】
図３に示すとおり、タイミングジェネレータ１９は、撮像素子１３に与える水平走査信号の１番目のパルス（１）と、アンプ１４に与える水平走査信号の１番目のパルス（２）と、Ａ／Ｄ変換器１５に与える水平走査信号の１番目のパルス（３）と、第１機能部１６１に与える水平走査信号の１番目のパルス（４）と、第２機能部１６２に与える水平走査信号の１番目のパルス（５）との間に、それぞれ１水平周期Ｔ0と同じの長さの遅延期間を設けている。この場合、撮像素子１３、アンプ１４、Ａ／Ｄ変換器１５、第１機能部１６１、第２機能部１６２は、１水平周期Ｔ0ずつずれたタイミングＴsen、Ｔamp、Ｔa/d、Ｔ1、Ｔ2で順に起動される。
【００２２】
以上の動作によると、撮像素子１３は、タイミングＴsen以降にラインＡ，Ｂ，Ｃ，…を順に読み出すものの、アンプ１４の処理対象は、タイミングＴamp以降に読み出されたラインＢ，Ｃ，Ｄ，…のみとなる。また、Ａ／Ｄ変換器１５の処理対象は、タイミングＴa/d以降に読み出されたラインＣ，Ｄ，Ｅ，…のみとなる。また、第１機能部１６１の処理対象は、タイミングＴ1以降に読み出されたラインＤ，Ｅ，Ｆ，…のみとなる。また、第２機能部１６２の処理対象は、タイミングＴ2以降に読み出されたラインＥ，Ｆ，Ｇ，…のみとなる。
【００２３】
したがって、撮影後にフレームメモリ１７へ格納されるのは、タイミングＴ2以降に読み出されたラインＥ，Ｆ，Ｇ，…のみとなり、ラインＡ，Ｂ，Ｃ，Ｄは事実上破棄される。
なお、以上の説明では、撮像素子１３が有る信号（例えばラインＥの先頭）を読み出すタイミングと、同じ信号がアンプ１４に到達するタイミングと、同じ信号がＡ／Ｄ変換器１５に到達するタイミングと、同じ信号が第１機能部１６１に到達するタイミングと、同じ信号が第２機能部１６２に到達するタイミングとのズレを無視した。
【００２４】
しかし実際には、これらのタイミングの間には微小なズレが生じている。また、同一ラインに対するアンプ１４、Ａ／Ｄ変換器１５、第１機能部１６１、第２機能部１６２の処理開始タイミングは、完全に一致しているよりも微小期間ずつずれていた方が信号のノイズが軽減されるという利点もある。
このため実際には、撮像素子１３の起動タイミングＴsenとアンプ１４の起動タイミングＴampとの間隔はＴ0ではなく（Ｔ0＋Δｔamp）に設定され、アンプ１４の起動タイミングＴampとＡ／Ｄ変換器１５の起動タイミングＴa/dとの間隔はＴ0ではなく（Ｔ0＋Δｔa/d）に設定され、Ａ／Ｄ変換器１５の起動タイミングＴa/dと第１機能部１６１の起動タイミング信号Ｔ1との間隔はＴ0ではなく（Ｔ0＋Δｔ1）に設定され、第１機能部１６１の起動タイミングＴ1と第２機能部１６２の起動タイミングＴ2との間隔はＴ0ではなく（Ｔ0＋Δｔ2）に設定される。なお、Δｔamp，Δｔa/d，Δｔ1，Δｔ2は、何れも１〜２クロック程度の微小期間であるので、以下の説明では簡単のため無視する。
【００２５】
次に、本システムの効果を説明する。
図４（Ａ）は、撮影開始直後に撮像素子１３から信号補正回路１６までの回路全体が消費する電流の時間変化を示す図である。比較のため、従来例のカーブを点線で示した。図４（Ａ）に示すとおり、従来例では過大な突入電流が１回だけ発生していたが、本システムでは撮像素子１３、アンプ１４、Ａ／Ｄ変換器１５、第１機能部１６１、第２機能部１６２の起動タイミングをずらしたので、小さな突入電流が複数回に分散して発生する。
【００２６】
これら小さな突入電流の発生タイミングは、撮像素子１３の起動タイミングＴsen、アンプ１４の起動タイミングＴamp、Ａ／Ｄ変換器１５の起動タイミングＴa/d、第１機能部１６１の起動タイミングＴ1、第２機能部１６２の起動タイミングＴ2に対応する。なお、回路全体の起動タイミングであるＴ2は、従来例の不安定期間（図８（Ｂ）参照）の終了タイミングよりも早いものとする。
【００２７】
図４（Ｂ）は、撮影開始直後に撮像素子１３から信号補正回路１６までの回路全体に生じるグランドレベルの時間変化を示す図である。本システムでは、小さな突入電流が複数回に分散して発生するので、図４（Ｂ）に示すとおりグランドレベルの振動の振幅は小さい。よって、グランドレベルの振動は、回路全体の起動タイミングＴ2の直後に収まる。また、グランドレベルの振幅が許容範囲内に収まるタイミングは、タイミングＴ2より早期になると期待できる。
【００２８】
その結果、フレームメモリ１７に格納されるラインＥ，Ｆ，Ｇ，Ｈ，…は、図５に示すとおり何れも正常ラインとなる。したがって、本システムでは、先頭の幾つかのラインが破棄されるものの、正常ラインの本数は従来例のそれよりも多くなる。
［第２実施形態］
以下、本発明の第２実施形態を説明する。本実施形態もディジタルスチルカメラシステムの実施形態である。ここでは、第１実施形態との相違点を説明する。相違点は、撮像素子１３の種類が限定される点と、撮影時におけるタイミングジェネレータ１９の動作内容とにある。
【００２９】
本実施形態の撮像素子１３は、ＣＭＯＳ型の撮像素子である。ＣＭＯＳ型の撮像素子は、ＣＣＤ型の撮像素子とは異なり、同一ラインを連続して読み出せるという利点がある。タイミングジェネレータ１９は、撮像素子１３に与えるタイミング信号を切り替えることにより、撮像素子１３に対し同一ラインを連続して読み出させたり、異なるラインを順に読み出させたりすることができる。このときのタイミング信号の切り替えについては公知なので説明を省略する。
【００３０】
図６は、本実施形態の撮影時におけるタイミングジェネレータ１９の動作を説明するタイミングチャートである。
タイミングジェネレータ１９は、撮像素子１３をタイミングＴsenで起動させた後、暫くの期間は先頭ラインＡを繰り返し読み出させる。回路全体の起動タイミングＴ2以降は通常通り、撮像素子１３にラインＡ，Ｂ，Ｃ，・・・を順に読み出させる。
【００３１】
この動作によると、撮像素子１３は４回連続してラインＡを読み出してから、改めてラインＡ，Ｂ，Ｃ，Ｄ，…を順に読み出す。この場合、アンプ１４が最初に処理するのは、２回目に読み出されたラインＡである。また、Ａ／Ｄ変換器１５が最初に処理するのは、３回目に読み出されたラインＢである。また、第１機能部１６１が最初に処理するのは、４回目に読み出されたラインＡである。また、第２機能部１６２が最初に処理するのは、５回目に読み出されたラインＡである。
【００３２】
したがって、撮影後にフレームメモリ１７へ格納されるのは、タイミングＴ2以降に読み出されたラインＡ，Ｂ，Ｃ，Ｄ，Ｅ…となる。タイミングＴ2より前に読み出されたラインＡは事実上破棄される。
その結果、本実施形態のシステムでは、撮影が完了するまでに数ライン分の読み出し期間だけ多く時間がかかるものの、図７に示すとおり全てのラインＡ，Ｂ，Ｃ，Ｄ，…を正常ラインとすることができる。
【００３３】
［実施形態の補足］
なお、上述した実施形態では、パルス（１）とパルス（２）との間の遅延期間の設定をタイミングジェネレータ１９のみが行ったが、その一部又は全部をタイミングジェネレータ１９の内部で行ってもよい。
また、上述した実施形態では、パルス（２）とパルス（３）との間の遅延期間の設定をタイミングジェネレータ１９が行ったが、その一部又は全部をＡ／Ｄ変換器１５の内部で行ってもよい。
【００３４】
また、上述した実施形態では、パルス（３）とパルス（４）との間の遅延期間の設定をタイミングジェネレータ１９が行ったが、その一部又は全部を第１機能部１６１の内部で行ってもよい。
また、上述した実施形態では、パルス（４）とパルス（５）との間の遅延期間の設定をタイミングジェネレータ１９が行ったが、その一部又は全部を第２機能部１６２の内部で行ってもよい。
【００３５】
また、上述した実施形態では、図３，図６に示したとおり、パルス（１）とパルス（２）との間の遅延期間の長さが１水平周期（１×Ｔ0）に設定されたが、撮像素子１３による突入電流が大きい場合などには、その遅延期間の長さを複数水平周期（ｎ×Ｔ0）（但し、ｎ：２以上の整数）に設定してもよい。また、その突入電流が小さい場合には、その遅延期間の長さをゼロとしてもよい。
【００３６】
また、上述した実施形態では、図３，図６に示したとおり、パルス（２）とパルス（３）との間の遅延期間の長さが１水平周期（１×Ｔ0）に設定されたが、アンプ１４の起動による突入電流が大きい場合などには、その遅延期間の長さを複数水平周期（ｎ×Ｔ0）（但し、ｎ：２以上の整数）に設定してもよい。また、その突入電流が小さい場合には、その遅延期間の長さをゼロとしてもよい。
【００３７】
また、上述した実施形態では、図３，図６に示したとおり、パルス（３）とパルス（４）との間の遅延期間の長さが１水平周期（１×Ｔ0）に設定されたが、Ａ／Ｄ変換器１５の起動による突入電流が大きい場合などには、その遅延期間の長さを複数水平周期（ｎ×Ｔ0）（但し、ｎ：２以上の整数）に設定してもよい。また、その突入電流が小さい場合には、その遅延期間の長さをゼロとしてもよい。
【００３８】
また、上述した実施形態では、図３，図６に示したとおり、パルス（４）とパルス（５）との間の遅延期間の長さが１水平周期（１×Ｔ0）に設定されたが、第１機能部１６１の起動に起因する突入電流が大きい場合などには、その遅延期間の長さを複数水平周期（ｎ×Ｔ0）（但し、ｎ：２以上の整数）に設定してもよい。また、その突入電流が小さい場合には、その遅延期間の長さをゼロとしてもよい。
【００３９】
また、上述した実施形態では、起動タイミングの遅延箇所を、撮像素子１３とアンプ１４との間、アンプ１４とＡ／Ｄ変換器１５との間、Ａ／Ｄ変換器１５と第１機能部１６１との間、第１機能部１６１と第２機能部１６２との間の５箇所としたが、他の組み合わせに変更してもよい。例えば、起動タイミングの遅延箇所には、図２に示した欠陥画素フィルタ１６１１とＯＢクランプ処理部１６１２との間や、暗電流補正部１６２１とその後段の機能ブロックとの間や、シェーディング補正部１６２（ｎ−１）とゲイン調整部１６２ｎとの間などが含まれてもよい。何れの箇所も、遅延期間の長さは１水平周期（１×Ｔ0）又は複数水平周期（ｎ×Ｔ0）（但し、ｎ：２以上の整数）に設定される。
【００４０】
また、上述した実施形態の撮像素子１３は、画像信号を１ラインずつ読み出すタイプであったが、画像信号を半ラインずつ読み出すタイプに代えてもよい。その場合、読み出し期間の最小単位は、半ライン分の読み出し期間Ｔ0’となるので、前述した遅延期間の長さは（ｎ×Ｔ0’）（但し、ｎ：整数）に設定される。
また、上述した実施形態の撮像素子１３は、画像信号を１ラインずつ読み出すタイプであったが、画像信号を数ラインずつ読み出すタイプに代えてもよい。その場合、読み出し期間の最小単位は、数ライン分の読み出し期間Ｔ0”となるので、前述した遅延期間の長さは（ｎ×Ｔ0”）（但し、ｎ：整数）に設定される。
【００４１】
また、上述した実施形態では、一眼レフレックスタイプのディジタルスチルカメラを説明したが、コンパクトタイプのディジタルスチルカメラにも本発明は適用可能である。
因みに、コンパクトタイプのディジタルカメラには通常、不図示のモニタへ被写界のスルー画像を表示する機能が搭載されている。スルー画像を撮影するとき、タイミングジェネレータ１９は、撮像素子１３及び前述した各回路を連続的に駆動することになる。その駆動開始当初における各回路の起動タイミングを上述した実施形態と同様にずらせば、スルー画像の表示当初に発生する異常ラインを抑えることができる。
【００４２】
また、上述した実施形態では、ディジタルスチルカメラを説明したが、ディジタルビデオカメラにも本発明は適用可能である。
【図面の簡単な説明】
【００４３】
【図１】本システムの機能ブロック図である。
【図２】撮像素子１３から信号補正回路１６までの回路の機能ブロック図である。
【図３】第１実施形態の撮影時におけるタイミングジェネレータ１９の動作を説明するタイミングチャートである。
【図４】（Ａ）は撮影開始直後に撮像素子１３から信号補正回路１６までの回路全体が消費する電流の時間変化を示す図である。（Ｂ）は撮影開始直後に撮像素子１３から信号補正回路１６までの回路全体に生じるグランドレベルの時間変化を示す図である。
【図５】第１実施形態で撮影される画像の概念図である。
【図６】第２実施形態の撮影時におけるタイミングジェネレータ１９の動作を説明するタイミングチャートである。
【図７】第２実施形態で撮影される画像の概念図である。
【図８】（Ａ）は、従来例において撮影開始直後に撮像素子及びその後段の回路全体が消費する電流の時間変化を示す図である。（Ｂ）は、従来例において撮影開始直後に撮像素子及びその後段の回路全体に生じるグランドレベルの時間変化を示す図である。
【図９】従来例のアナログ画素信号に生じる不具合を説明する図である。
【図１０】従来例で撮影される画像の概念図である。
【符号の説明】
【００４４】
１００…ディジタルスチルカメラ本体，２００…撮影レンズ，２００…記憶媒体，１１…操作釦，１３…撮像素子，１４…アンプ，１５…Ａ／Ｄ変換器，１６…信号補正回路，１７…フレームメモリ，１９…タイミングジェネレータ，２５…電源部，２４…ＣＰＵ
【図１】
2008092296.tif 000003
【図２】
2008092296.tif 000004
【図３】
2008092296.tif 000005
【図４】
2008092296.tif 000006
【図５】
2008092296.tif 000007
【図６】
2008092296.tif 000008
【図７】
2008092296.tif 000009
【図８】
2008092296.tif 000010
【図９】
2008092296.tif 000011
【図１０】
2008092296.tif 000012