(57)【要約】【課題】余分なインターフェース回路等を必要とせず、記憶情報を光学的に設定して電気的に書き込むことができる不揮発性メモリ回路および装置を提供する。【解決手段】第１のインバータ２１および第２のインバータ２２からなるフリップフロップ２０と、前記フリップフロップの非反転出力端子Ｃと接地線ＧＮＤとの間に接続された第１のＭＩＳ型トランジスタ１１と、前記フリップフロップの反転出力端子Ｃ＿と前記接地線との間に接続された第２のＭＩＳ型トランジスタ１２と、前記第１のＭＩＳ型トランジスタおよび第２のＭＩＳ型トランジスタのゲートに接続された書込ワード線ＷＬＷとを備えた不揮発性メモリ回路であって、前記フリップフロップの前記非反転出力端子と前記接地線との間に接続された第１のフォトダイオード４１と、前記フリップフロップの前記反転出力端子と前記接地線との間に接続された第２のフォトダイオード４２とを有する。【選択図】図１
2008103011.tif 000002
【特許請求の範囲】
【請求項１】
第１のインバータ（２１）および第２のインバータ（２２）からなるフリップフロップ（２０）と、
前記フリップフロップ（２０）の非反転出力端子（Ｃ）と接地線（ＧＮＤ）との間に接続された第１のＭＩＳ型トランジスタ（１１）と、
前記フリップフロップ（２０）の反転出力端子（Ｃ＿）と前記接地線（ＧＮＤ）との間に接続された第２のＭＩＳ型トランジスタ（１２）と、
前記第１のＭＩＳ型トランジスタ（１１）および前記第２のＭＩＳ型トランジスタ（１２）のゲートに接続された書込ワード線（ＷＬＷ）とを備えた不揮発性メモリ回路であって、
前記フリップフロップ（２０）の前記非反転出力端子（Ｃ）と前記接地線（ＧＮＤ）との間に接続された第１のフォトダイオード（４１）と、
前記フリップフロップ（２０）の前記反転出力端子（Ｃ＿）と前記接地線（ＧＮＤ）との間に接続された第２のフォトダイオード（４２）とを有することを特徴とする半導体不揮発性メモリ回路。
【請求項２】
請求項１に記載した半導体不揮発性メモリ回路であって、
前記第１のフォトダイオード（４１）および前記第２のフォトダイオード（４２）は、不揮発データ書き込み時に異なる強度の光を受光するものであることを特徴とする半導体不揮発性メモリ回路。
【請求項３】
請求項２に記載した半導体不揮発性メモリ回路であって、
前記第１のＭＩＳ型トランジスタ（１１）および前記第２のＭＩＳ型トランジスタ（１２）は、不揮発データ書き込み時にホットキャリヤ効果によってしきい値電圧を不可逆的に変化させられるものであることを特徴とする半導体不揮発性メモリ回路。
【請求項４】
任意のメモリセルを選択して情報の読み出しおよび書き込みを行うドライバ回路（４，５）と、
前記ドライバ回路（４，５）に設けられた第１のビット線（ＢＬ）および第２のビット線（ＢＬ＿）と、
前記ドライバ回路（４，５）に設けられたワード線（ＷＬ）と、
前記ドライバ回路（４，５）に設けられた書込ワード線（ＷＬＷ）と、
複数の不揮発性メモリ回路（２）が配置され、前記第１のビット線（ＢＬ）、前記第２のビット線（ＢＬ＿）、前記ワード線（ＷＬ）および前記書込ワード線（ＷＬＷ）に接続されたメモリセルアレイ（２Ａ）とを備えた半導体不揮発性メモリ装置であって、
前記不揮発性メモリ回路（２）は、
第１のインバータ（２１）および第２のインバータ（２２）からなるフリップフロップ（２０）と、
ソース−ドレインが前記フリップフロップ（２０）の非反転出力端子（Ｃ）と接地線（ＧＮＤ）に接続され、ゲートが前記書込ワード線（ＷＬＷ）に接続された第１のＭＩＳ型トランジスタ（１１）と、
ソース−ドレインが前記フリップフロップ（２０）の反転出力端子（Ｃ＿）と前記接地線（ＧＮＤ）に接続され、ゲートが前記書込ワード線（ＷＬＷ）に接続された第２のＭＩＳ型トランジスタ（１２）と、
前記フリップフロップ（２０）の前記非反転出力端子（Ｃ）と前記接地線（ＧＮＤ）との間に接続された第１のフォトダイオード（４１）と、
前記フリップフロップ（２０）の前記反転出力端子（Ｃ＿）と前記接地線（ＧＮＤ）との間に接続された第２のフォトダイオード（４２）とを有するものであることを特徴とする半導体不揮発性メモリ装置。
【請求項５】
請求項４に記載した半導体不揮発性メモリ装置であって、
前記第１のフォトダイオード（４１）および前記第２のフォトダイオード（４２）は、不揮発データ書き込み時に異なる強度の光を受光するものであることを特徴とする半導体不揮発性メモリ装置。
【請求項６】
請求項５に記載した半導体不揮発性メモリ装置であって、
前記第１のＭＩＳ型トランジスタ（１１）および前記第２のＭＩＳ型トランジスタ（１２）は、不揮発データ書き込み時にホットキャリヤ効果によってしきい値電圧を不可逆的に変化させられるものであることを特徴とする半導体不揮発性メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電源電圧を印加しなくとも記憶情報を保持することができる不揮発性メモリ回路および装置に関し、さらに詳しくは、余分なインターフェース回路等を必要とせず、記憶情報を光学的に設定して電気的に書き込むことができる不揮発性メモリ回路および装置に関するものである。
【背景技術】
【０００２】
電気的に書き込みが可能で、かつ、電源を切ってもその記憶データを保持できる不揮発性メモリとしては、ＥＥＰＲＯＭ、強誘電体を利用したメモリ（ＦｅＲＡＭ）、強磁性トンネル磁気抵抗効果素子を使用したメモリ（ＭＲＡＭ）などが公知である。
【０００３】
図８はＥＥＰＲＯＭのメモリセルの回路図を示す。メモリセルを構成する特殊なトランジスタ９０のドレイン・ソース端子がビット線ＢＬ、プレート線ＰＬに接続されている。また、トランジスタ９０のゲート端子がワード線ＷＬに接続されている。ＥＥＰＲＯＭのメモリセルを構成するトランジスタ９０は、図９に示すような特殊な構造のトランジスタである。図９はトランジスタ９０の基本構造を示す断面図である。通常のゲートＧと基板との間に、電気的に絶縁されたフローティングゲートＦＧを有するものである。
【０００４】
このフローティングゲートＦＧに電子を蓄積させた場合に、トランジスタのしきい値電圧が上昇することにより情報を記憶するものである。すなわち、電子をフローティングゲートに蓄積したメモリセルと蓄積していないメモリセルでは、トランジスタのしきい値電圧が異なるため、そのしきい値電圧の差による電流特性の差から記憶した情報Ｈ，Ｌ（１，０）を識別することができる。
【０００５】
ＥＥＰＲＯＭのメモリセルに情報を書き込む場合は次のようにする。まず、図１０に示すように、情報を書き込むメモリセルのプレート線ＰＬに電圧０Ｖを印加し、ワード線ＷＬに電圧１２Ｖを印加し、ビット線ＢＬに電圧６Ｖを印加してソース・ドレイン間に電流を流す。そして、ホットキャリア効果によって生じた電子をフローティングゲートＦＧに蓄積させる。
【０００６】
ＥＥＰＲＯＭのメモリセルに記憶させた情報を消去するには、逆に、フローティングゲートＦＧに蓄積した電子を除去する。それには、図１１に示すように、プレート線ＰＬに電圧１２Ｖを印加し、ワード線ＷＬに電圧０Ｖを印加する。ビット線ＢＬは開放状態とする。フローティングゲートに蓄積した電子はトンネル電流によってプレート線ＰＬ側に流出しフローティングゲートから除去される。
【０００７】
このようなＥＥＰＲＯＭは、メモリセルの構造が図９に示すように特殊であるために汎用ロジック集積回路の製造工程に多くの工程を追加する必要があった。また、データの保持はフローティングゲートの電気的な絶縁の良否に依存しているために、より高精度の製造工程管理が要求されていた。これらの原因により、ＥＥＰＲＯＭを混載したロジック集積回路はその歩留まりが安定せず、かつ、製造コストが高くなってしまうという問題点があった。
【０００８】
なお、ＦｅＲＡＭやＭＲＡＭにおいても同様の課題があった。ＦｅＲＡＭに用いられる強誘電体やＭＲＡＭに用いられる磁性体材料は、通常の半導体製造には使用されない材料であるため、ＦｅＲＡＭやＭＲＡＭからなるメモリを混載したロジック集積回路を製造する場合には、ロジック集積回路の製造工程にメモリを形成するための特別な工程を追加する必要がある。また、歩留まりを安定させるにも大きな困難がある。
【０００９】
そこで、これまで汎用のロジック集積回路の製造工程のみにより不揮発性メモリ回路を製造する工夫がなされてきている。具体的には、下記の特許文献１に記載されたような不揮発性メモリが提案されている。特許文献１には、特殊な工程を追加することなく、一般的なＣＭＯＳプロセスのみで製造することのできる不揮発性メモリが記載されている。
【００１０】
図１２は、特許文献１に記載された不揮発性メモリ回路の回路構成の一例を示す図である。この不揮発性メモリ回路９は、２つのインバータ２１，２２からなるフリップフロップ２０を備えるものである。フリップフロップ２０の非反転出力端子Ｃと接地線ＧＮＤとの間にはＭＩＳ型のトランジスタ１１が接続されている。また、フリップフロップ２０の反転出力端子Ｃ＿と接地線ＧＮＤとの間には別のＭＩＳ型のトランジスタ１２が接続されている。フリップフロップ２０の情報は、通常のＳＲＡＭ回路と同様にビット線ＢＬ，ＢＬ＿によって読み出しと書き込みが可能である。
【００１１】
不揮発性メモリの書き込みおよびその保持、読み出しは次のように行なわれる。まず、第１のステップにて、書き込むべきデータに対応するＨレベル（高電圧）またはＬレベル（低電圧）の状態をフリップフロップ２０にラッチさせる。このデータの入出力はメモリアレイ構成の場合、ビット線ＢＬ，ＢＬ＿およびワード線ＷＬを選択しビット線ＢＬ，ＢＬ＿のＨ／Ｌレベル状態がフリップフロップ２０に転送される。なお、ビット線ＢＬとビット線ＢＬ＿とは互いに反転した状態に設定され、トランジスタ３１，３２は転送ゲートである。
【００１２】
第２のステップにて、フリップフロップ２０の電源電圧を通常の電圧（例えば１．８Ｖ）からより高電圧（例えば３．３Ｖ）に引き上げる。続いて、トランジスタ１１とトランジスタ１２のゲートに共通に接続された書込ワード線ＷＬＷの電位を、例えば１．５Ｖとする。この時、トランジスタ１１とトランジスタ１２のどちらか一方のドレイン電圧は３．３Ｖであり、他方のドレイン電圧は０Ｖである。したがって、一方のトランジスタには大きな電流が流れてホットキャリヤ効果が発生し、他方のトランジスタにはホットキャリヤ効果は生じない。そして、記憶情報はホットキャリヤ効果の有無によるトランジスタのしきい値電圧の差となって不揮発性の情報として永続的に保持される。
【００１３】
次に、このメモリセルの不揮発データの再読み出し動作（例えば、電源オフ状態から電源オンとした場合の動作）について説明する。この場合にはフリップフロップ２０の電源電圧が０Ｖから通常の１．８Ｖまで上昇する。この時、書込ワード線ＷＬＷは１．８Ｖとなるようにし、トランジスタ１１とトランジスタ１２を導通状態にしておく。フリップフロップ２０は不定状態から確定状態に遷移するが、前述のようなホットキャリヤ効果によるトランジスタ１１，１２のしきい値電圧の差を反映して確定状態が決定される。すなわち、トランジスタ１１，１２によって記憶されている不揮発性の情報に従ってフリップフロップ２０の確定状態が設定される。これにより、不揮発データの再読み出しができる。以上のような動作によって不揮発性の情報記憶を行なうことが可能となる。
【特許文献１】国際公開第ＷＯ２００４／０５７６２１号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【００１４】
前述のように、従来のＥＥＰＲＯＭ、ＦｅＲＡＭ、ＭＲＡＭ等の不揮発性メモリは、製造工程に特別な工程を必要とし、不揮発性メモリを混載したロジック集積回路を製造する場合、製造コストが増大してしまうという問題点があった。また、製品の歩留まりを安定させるのも困難であった。
【００１５】
特許文献１（図１２参照）に記載されたような不揮発性メモリによれば、このような従来のＥＥＰＲＯＭ、ＦｅＲＡＭ、ＭＲＡＭ等の不揮発性メモリの問題点を解決することができる。しかしながら、図１２に示す不揮発性メモリ回路には以下に示すような問題点があった。
【００１６】
不揮発性メモリに記憶すべき情報はメモリ回路の外部から電気信号として与える必要があるため、集積回路装置の入出力回路を経由させなければならない。このことは不揮発性メモリ回路の配置に制約条件を発生させる。すなわち、不揮発性メモリ回路の位置が、集積回路装置の入出力回路に近接した位置、もしくは、データ線を配置できる位置に限定されてしまう。
【００１７】
また、入出力回路に接続される端子数には制限があるため、外部から与える記憶情報は必然的に時系列的にデータを分配したシリアルデータとする必要がある。そのため、シリアルデータを各メモリセルに分配するためのインターフェース回路が必要となり、集積回路の構成を複雑化させてしまうとともにコスト上昇を招くという問題点があった。
【００１８】
一方、集積回路装置の内部で使用される不揮発性メモリの記憶情報を、外部から簡単に決定できない場合がある。例えば、集積回路装置の製造工程のゆらぎの補正を不揮発性メモリの記憶情報によって行なう場合などである。記憶させるべき補正情報は集積回路装置のチップ内部で空間的に分布しているので、位置情報に応じて補正情報を変更して不揮発性メモリに記憶させる必要がある。さらに、不揮発性メモリをチップ内に分散させて配置する必要があるため、大規模なメモリアレイにすることが困難である。このような場合、外部から記憶情報を入力することは困難である。
【００１９】
そこで、本発明は、余分なインターフェース回路等を必要とせず、記憶情報を光学的に設定して電気的に書き込むことができる不揮発性メモリ回路および装置を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記目的を達成するために、本発明の半導体不揮発性メモリ回路は、第１のインバータおよび第２のインバータからなるフリップフロップと、前記フリップフロップの非反転出力端子と接地線との間に接続された第１のＭＩＳ型トランジスタと、前記フリップフロップの反転出力端子と前記接地線との間に接続された第２のＭＩＳ型トランジスタと、前記第１のＭＩＳ型トランジスタおよび前記第２のＭＩＳ型トランジスタのゲートに接続された書込ワード線とを備えた不揮発性メモリ回路であって、前記フリップフロップの前記非反転出力端子と前記接地線との間に接続された第１のフォトダイオードと、前記フリップフロップの前記反転出力端子と前記接地線との間に接続された第２のフォトダイオードとを有するものである。
【００２１】
また、上記の不揮発性メモリ回路において、前記第１のフォトダイオードおよび前記第２のフォトダイオードは、不揮発データ書き込み時に異なる強度の光を受光するものである。
【００２２】
また、上記の不揮発性メモリ回路において、前記第１のＭＩＳ型トランジスタおよび前記第２のＭＩＳ型トランジスタは、不揮発データ書き込み時にホットキャリヤ効果によってしきい値電圧を不可逆的に変化させられるものであることが好ましい。
【００２３】
また、本発明の半導体不揮発性メモリ装置は、任意のメモリセルを選択して情報の読み出しおよび書き込みを行うドライバ回路と、前記ドライバ回路に設けられた第１のビット線および第２のビット線と、前記ドライバ回路に設けられたワード線と、前記ドライバ回路に設けられた書込ワード線と、複数の不揮発性メモリ回路が配置され、前記第１のビット線、前記第２のビット線、前記ワード線および前記書込ワード線に接続されたメモリセルアレイとを備えた半導体不揮発性メモリ装置であって、前記不揮発性メモリ回路は、第１のインバータおよび第２のインバータからなるフリップフロップと、ソース−ドレインが前記フリップフロップの非反転出力端子と接地線に接続され、ゲートが前記書込ワード線に接続された第１のＭＩＳ型トランジスタと、ソース−ドレインが前記フリップフロップの反転出力端子と前記接地線に接続され、ゲートが前記書込ワード線に接続された第２のＭＩＳ型トランジスタと、前記フリップフロップの前記非反転出力端子と前記接地線との間に接続された第１のフォトダイオードと、前記フリップフロップの前記反転出力端子と前記接地線との間に接続された第２のフォトダイオードとを有するものである。
【００２４】
また、上記の半導体不揮発性メモリ装置において、前記第１のフォトダイオードおよび前記第２のフォトダイオードは、不揮発データ書き込み時に異なる強度の光を受光するものである。
【００２５】
また、上記の半導体不揮発性メモリ装置において、前記第１のＭＩＳ型トランジスタおよび前記第２のＭＩＳ型トランジスタは、不揮発データ書き込み時にホットキャリヤ効果によってしきい値電圧を不可逆的に変化させられるものであることが好ましい。
【発明の効果】
【００２６】
本発明は、以上のように構成されているので、以下のような効果を奏する。
【００２７】
本発明の半導体不揮発性メモリ回路および装置によれば、不揮発データの書き込みに対して、専用のインターフェース回路等を必要とせず、任意の記憶情報を光学的に設定して電気的に書き込むことができる。これにより、メモリ装置の製造工程において不揮発データを高速に書き込むことが可能である。このため、半導体不揮発性メモリ回路および装置の製造コストおよび不揮発データの書き込みコストを低減させることができる。
【００２８】
それに加えて、本発明の半導体不揮発性メモリ回路および装置は、製造工程に特別な工程を必要とせず、不揮発性メモリ装置や不揮発性メモリを混載したロジック集積回路などの製造コストを低減させることができる。
【発明を実施するための最良の形態】
【００２９】
本発明の実施の形態について図面を参照して説明する。図１は、本発明の不揮発性メモリ回路１の構成を示す回路図である。不揮発性メモリ回路１は、従来の不揮発性メモリ回路９と同様にフリップフロップ型のメモリセルを有するものであり、不揮発性メモリ回路９と対応する素子および端子には同じ符号を付している。すなわち、不揮発性メモリ回路１は、フリップフロップ２０およびトランジスタ１１、トランジスタ１２、フォトダイオード４１、フォトダイオード４２から構成されている。
【００３０】
トランジスタ１１およびトランジスタ１２はＭＩＳ型のＦＥＴである。フリップフロップ２０は、インバータ２１およびインバータ２２からなり、インバータ２１の出力端をインバータ２２の入力端に接続し、インバータ２２の出力端をインバータ２１の入力端に接続した構成である。インバータ２１およびインバータ２２は、ＣＭＩＳ構成であることが好ましい。なお、ここでは、インバータ２１の出力端をフリップフロップ２０の非反転出力端子Ｃとし、インバータ２２の出力端をフリップフロップ２０の反転出力端子Ｃ＿とする。
【００３１】
トランジスタ１１のソース−ドレインはフリップフロップ２０の非反転出力端子Ｃと接地線ＧＮＤに接続され、トランジスタ１２のソース−ドレインはフリップフロップ２０の反転出力端子Ｃ＿と接地線ＧＮＤに接続される。また、トランジスタ１１，１２のゲートは書込ワード線ＷＬＷに接続される。フォトダイオード４１のカソードがフリップフロップ２０の非反転出力端子Ｃに接続され、フォトダイオード４２のカソードがフリップフロップ２０の反転出力端子Ｃ＿に接続される。フォトダイオード４１，４２のアノードは接地線ＧＮＤに接続される。
【００３２】
次に、不揮発性メモリ回路１の動作を説明する。まず、不揮発データとして記憶させるべきデータの取り込みの動作を説明する。図２は、このデータ取り込み動作時のタイミングチャートである。フリップフロップ２０の非反転出力端子Ｃの出力（非反転出力）を端子と同じ符号Ｃで表し、反転出力端子Ｃ＿の出力（反転出力）を端子と同じ符号Ｃ＿で表している。
【００３３】
図２は、非反転出力ＣにＨレベルを、反転出力Ｃ＿にＬレベルを取り込む動作を示すものである。フォトダイオード４１に流れる電流をＩＰＤ１とし、フォトダイオード４２に流れる電流をＩＰＤ２とする。取り込み動作の最初の手順として、まずフォトダイオード４２にのみ光を入射する。この時、フォトダイオード４２の電流ＩＰＤ２として図示のように光電流が流れる。フォトダイオード４１には光が入射していないので、フォトダイオード４１の電流ＩＰＤ１は微小な暗電流のみとなる。
【００３４】
具体的には、ＩＰＤ２＝５μＡ、ＩＰＤ１＝０．１μＡとなる。すなわち、ＩＰＤ２＞ＩＰＤ１である。次に、フォトダイオード４１，４２の状態を維持したまま、フリップフロップ２０に与える電源電圧をＶＤＤとして、この電源電圧ＶＤＤを０Ｖから１．８Ｖに上昇させる。この電圧上昇の際に、非反転出力Ｃと反転出力Ｃ＿は、それぞれＨレベルとＬレベルにラッチされる。電流ＩＰＤ２の存在によって、反転出力Ｃ＿の方がより低電位側（ＧＮＤ側）に引っ張られることになり、フリップフロップ２０が不定状態から安定状態に遷移する際に反転出力Ｃ＿がＬレベルに設定される。これにより、不揮発データがフリップフロップ２０に取り込まれた。
【００３５】
なお、ここではフォトダイオード４１，４２の一方にのみ光を入射させるものとしたが、両方に強度の異なる光を入射させてもよい。一般的には、微細構造のメモリセル中の２つのフォトダイオード４１，４２に光を入射させるので、その一方にのみ光を入射させることは困難である。しかし、フォトダイオード４１，４２の入射光に強度差があれば、前述と同様に不揮発データをフリップフロップ２０に取り込むことが可能である。
【００３６】
次に、不揮発データの書き込みの動作を説明する。前述の不揮発データ取り込み動作によって、不揮発データがフリップフロップ２０に取り込まれ保持されている。この状態から、不揮発データの書き込み動作を行う。図３が、不揮発データの書き込み動作時のタイミングチャートである。
【００３７】
まず時刻Ｔ１のタイミングで回路全体の電源電圧ＶＤＤを１．８Ｖから３．３Ｖに上昇させる。このとき非反転出力Ｃの電位は電源電圧ＶＤＤに同期して１．８Ｖから３．３Ｖに上昇する。次に、時刻Ｔ２から時刻Ｔ３の期間に書込ワード線ＷＬＷの電位を１．５Ｖに保持する。それ以外の期間は０Ｖに保持されている。この時刻Ｔ２から時刻Ｔ３の期間において、トランジスタ１１にホットキャリヤ効果が強く発生する。すなわち、ドレイン電圧として通常時の電圧のおよそ２倍の３．３Ｖが印加され、かつ、ゲート電圧はそのドレイン電圧の約１／２の電圧が印加される。一方、トランジスタ１２にはドレイン電圧は０Ｖが印加され、ホットキャリヤ効果はほとんど発生しない。
【００３８】
ホットキャリヤ効果はトランジスタ特性に不可逆的な変動を引き起こすため、電源電圧を印加しなくてもその状態が維持されることになる。すなわち、前述の不揮発データ取り込み動作においてフリップフロップ２０に保持されたデータが、トランジスタ１１，１２の差動対にホットキャリヤ効果の差として不揮発記憶される。
【００３９】
次に、不揮発データの読み出し動作を説明する。トランジスタ１１，１２にはホットキャリヤ効果の差として不揮発データが記憶されている。このトランジスタ１１，１２に記憶された不揮発データを読み出してフリップフロップ２０に保持させる動作が不揮発データの読み出し動作である。図４が、不揮発データの読み出し動作時のタイミングチャートである。
【００４０】
まず最初に、書込ワード線ＷＬＷの電位を１．８Ｖに保持して、トランジスタ１１，１２の両方をオン状態にする。次に、フリップフロップ２０に与える電源電圧ＶＤＤとして、時刻Ｔ１のタイミングで電源電圧ＶＤＤを０Ｖから１．８Ｖに上昇させる。この電圧上昇の際に、非反転出力Ｃと反転出力Ｃ＿は、それぞれＨ／Ｌレベルにラッチされる。
【００４１】
ホットキャリヤ効果によって、トランジスタ１１のドレイン電流がトランジスタ１２に比べて小さくなる。そのために、反転出力Ｃ＿がより低電位側（ＧＮＤ側）に引っ張られることになり、フリップフロップ２０が不定状態から安定状態に遷移するときに反転出力Ｃ＿がＬレベルに設定される。結果として、不揮発データ取り込み動作を行ったときのフリップフロップ２０の非反転出力Ｃと反転出力Ｃ＿の状態が再現された。すなわち、不揮発データの読み出しが行われたことになる。
【００４２】
より具体的な実施の形態として、不揮発性メモリ回路１に転送ゲートを付加したものを示す。図５が転送ゲートを付加した不揮発性メモリ回路２の構成を示す回路図である。転送ゲートとしてトランジスタ３１，３２が設けられている。転送ゲートとしてのトランジスタ３１，３２以外は、不揮発性メモリ回路１と同様の構成であり、不揮発性メモリとしての動作も同様である。
【００４３】
トランジスタ３１のソース−ドレインは非反転出力端子Ｃとビット線ＢＬの間に接続され、トランジスタ３２のソース−ドレインは反転出力端子Ｃ＿とビット線ＢＬ＿の間に接続されている。トランジスタ３１，３２のゲートはワード線ＷＬに接続されている。なお、インバータ２１およびインバータ２２は、ｎＭＩＳトランジスタとｐＭＩＳトランジスタとを相補的に組み合わせたＣＭＩＳ構成であることが好ましい。
【００４４】
以上のような不揮発性メモリ回路２は、集積搭載して不揮発性メモリ装置３とすることが可能である。図６は、本発明の不揮発性メモリ回路２を含む不揮発性メモリ装置３のブロック構成図を示す。
【００４５】
不揮発性メモリ装置３は、入力バッファ、出力バッファ、カラムデコーダ、ライトアンプ、センスアンプ／カラムセレクタ４、モードセレクタ、ローデコーダ、ローシグナルドライバ５、メモリセルアレイ２Ａを含む構成とされている。メモリセルアレイ２Ａは、図５に示す不揮発性メモリ回路２を行（ロー）、列（カラム）に配列して多数配置したものである。
【００４６】
不揮発性メモリ回路２のうち、同じ行（ロー）に配置される全ての不揮発性メモリ回路２は、共通のワード線ＷＬに接続されている。また、不揮発性メモリ回路２のうち、同じ列（カラム）に配置される全ての不揮発性メモリ回路２は、共通のビット線ＢＬ，ＢＬ＿に接続されている。
【００４７】
モードセレクタは、外部からモード切換信号を受信して、受信したモード切換信号に応じてライトアンプ、ローシグナルドライバ５などを制御し、リード動作モード、ライト動作モードなどの動作モードを切り換える。
【００４８】
カラムデコーダは、外部からカラムアドレスを入力し、ライトアンプ、センスアンプ／カラムセレクタ４を介してカラムアドレスに応じた列の不揮発性メモリ回路２を動作可能とする。ローデコーダは、外部からローアドレスを入力し、ローシグナルドライバ５を介してローアドレスに応じた行の不揮発性メモリ回路２を動作可能とする。
【００４９】
不揮発性メモリ装置３に入力された記憶データは、入力バッファを介してライトアンプに供給され、センスアンプ／カラムセレクタ４を介してメモリセルアレイ２Ａに書き込まれる。また、メモリセルアレイ２Ａに書き込まれた記憶データは、センスアンプ／カラムセレクタ４を介して出力バッファに出力され、読み出しデータとして出力される。
【００５０】
図７は、不揮発性メモリ装置３の要部の構成を示す図である。ライトアンプ、センスアンプ／カラムセレクタ４には、それぞれの列ごとに一対のビット線ＢＬ，ＢＬ＿が設けられている。同じ列に配置された不揮発性メモリ回路２には、同じビット線ＢＬ，ＢＬ＿が接続される。ビット線ＢＬは不揮発性メモリ回路２のトランジスタ３１（図５参照）を介してフリップフロップ２０の非反転出力端子Ｃに接続され、ビット線ＢＬ＿は不揮発性メモリ回路２のトランジスタ３２を介してフリップフロップ２０の反転出力端子Ｃ＿に接続される。
【００５１】
ローシグナルドライバ５には、それぞれの行ごとにワード線ＷＬおよび書込ワード線ＷＬＷが設けられている。同じ行に配置された不揮発性メモリ回路２には、同じワード線ＷＬおよび書込ワード線ＷＬＷが接続される。以上のように構成された不揮発性メモリ装置３では、カラムアドレスおよびローアドレスによって、メモリセルアレイ２Ａ中の任意の不揮発性メモリ回路２を選択して、書き込み動作、読み出し動作を行うことができる。
【００５２】
また、不揮発データの書き込みの動作は、１回または限られた回数のみ可能であるが、全てのメモリセル（不揮発性メモリ回路２）に対して同時に行うことができる。不揮発データの内容も、不揮発性メモリ装置３に照射する光のパターンによって自由に設定することができる。不揮発データの読み出し動作は、何度でも行うことができ、全てのメモリセル（不揮発性メモリ回路２）に対して同時に行うことができる。
【００５３】
以上のように、本発明の半導体不揮発性メモリ回路および装置によれば、製造工程に特別な工程を必要とせず、不揮発性メモリ装置や不揮発性メモリを混載したロジック集積回路などの製造コストを低減させることができる。それに加えて、不揮発データの書き込みに対して、専用のインターフェース回路等を必要とせず、任意の記憶情報を光学的に設定して電気的に書き込むことができる。
【００５４】
これにより、メモリ装置の製造工程において不揮発データを高速に書き込むことが可能である。また、不揮発データの光学的設定には光学露光装置を利用することができる。このため、半導体不揮発性メモリ回路および装置の製造コストおよび不揮発データの書き込みコストを低減させることができる。
【００５５】
なお、本発明は、上記の実施形態に限定されるものではなく、特許請求の範囲の記載を逸脱することなく種々の変形例に適応できることは言うまでもない。
【産業上の利用可能性】
【００５６】
本発明の半導体不揮発性メモリ回路および装置によれば、不揮発データの書き込みに対して、専用のインターフェース回路等を必要とせず、任意の記憶情報を光学的に設定して電気的に書き込むことができる。このため、半導体不揮発性メモリ回路および装置の製造コストおよび不揮発データの書き込みコストを低減させることができる。
【図面の簡単な説明】
【００５７】
【図１】本発明の不揮発性メモリ回路１の構成を示す回路図である。
【図２】不揮発データの取り込み動作時のタイミングチャートである。
【図３】不揮発データの書き込み動作時のタイミングチャートである。
【図４】不揮発データの読み出し動作時のタイミングチャートである。
【図５】転送ゲートを付加した不揮発性メモリ回路２の構成を示す回路図である。
【図６】不揮発性メモリ回路２を含む不揮発性メモリ装置３のブロック構成図である。
【図７】不揮発性メモリ装置３の要部を示す図である。
【図８】従来のＥＥＰＲＯＭのメモリセルの回路図である。
【図９】ＥＥＰＲＯＭのトランジスタ９０の構造を示す図である。
【図１０】ＥＥＰＲＯＭのメモリセルに情報を書き込む動作を示す図である。
【図１１】ＥＥＰＲＯＭのメモリセルの記憶情報を消去する動作を示す図である。
【図１２】特許文献１の不揮発性メモリ回路の回路構成を示す図である。
【符号の説明】
【００５８】
１，２  不揮発性メモリ回路
３  不揮発性メモリ装置
４  センスアンプ／カラムセレクタ
５  ローシグナルドライバ
９  不揮発性メモリ回路
２０  フリップフロップ
２１，２２  インバータ
２Ａ  メモリセルアレイ
４１，４２  フォトダイオード
１１，１２，３１，３２  トランジスタ
【図１】
2008103011.tif 000003
【図２】
2008103011.tif 000004
【図３】
2008103011.tif 000005
【図４】
2008103011.tif 000006
【図５】
2008103011.tif 000007
【図６】
2008103011.tif 000008
【図７】
2008103011.tif 000009
【図８】
2008103011.tif 000010
【図９】
2008103011.tif 000011
【図１０】
2008103011.tif 000012
【図１１】
2008103011.tif 000013
【図１２】
2008103011.tif 000014