(57)【要約】【課題】時分割多重信号の回線エミュレーションにより生成されたパケット信号に含まれる制御チャネルを蓄積するジッタバッファの容量を増大させること無く、同一パケットに収容されていたデータチャネルと制御チャネルを同タイミングで送信し得る回路を提供する。【解決手段】本発明の回線エミュレーション装置は、データチャネルが蓄積される記憶領域と時分割多重信号のタイムスロット番号との対応関係をメモリに記憶し、当該データチャネルを読み出すときに、当該メモリに記憶される対応関係を基に制御チャネルを選択する。【選択図】図１
2008103921.tif 000002
【特許請求の範囲】
【請求項１】
時分割多重信号の回線エミュレーションにより生成されたパケット信号を受信し、これを時分割多重信号に変換して送信するジッタバッファ回路であって、
前記パケット信号に収容されるデータフレームをパケットＩＤ毎に蓄積可能な記憶領域を含むデータチャネル用ジッタバッファと、
前記データフレームと共にパケット信号に収容される制御チャネルをパケットＩＤ毎に蓄積可能な記憶領域を含む制御チャネル用ジッタバッファと、
前記パケットＩＤを有するパケットに収容されるデータフレームが出力されるタイムスロットと、前記データフレームが蓄積される記憶領域との対応関係を記憶する書き込み面メモリと、
前記データフレームと、前記制御チャネルと、前記対応関係をそれぞれ前記データチャネル用ジッタバッファと前記制御チャネル用ジッタバッファと前記書き込み面メモリから読み出すときに、前記対応関係を基に、読み出しを行っている当該タイムスロットの制御チャネルが有効かどうかを判別する制御チャネル選択部とを含むことを特徴とするジッタバッファ回路。
【請求項２】
前記パケットＩＤの種類がｐ個（ｐは正整数）であり、前記データフレームがｍ個（ｍは正整数）であり、前記制御チャネルが１組である場合に、
前記データチャネル用ジッタバッファが、前記データフレームを前記パケットＩＤ毎に各々ｐ個蓄積可能なｍ個のマルチフレーム面から成るデータチャネル蓄積面をｄ個（ｄは正整数）含み、
前記制御チャネル用ジッタバッファが、前記制御チャネルを前記パケットＩＤ毎に各々ｐ組蓄積可能なｄ個の制御チャネル蓄積面を含むことを特徴とする請求項１記載のジッタバッファ回路。
【請求項３】
前記パケットＩＤ毎に当該パケットに収容されるデータフレームが出力されるタイムスロット情報を記憶するアドレスコントロールメモリと、
前記データフレーム、前記制御チャネルおよび前記対応関係を書き込むときに蓄積すべき記憶領域のタイムスロットをアドレスコントロールメモリから判定し、前記データチャネル用ジッタバッファと前記制御チャネル用ジッタバッファと、前記書き込み面メモリの書き込み制御を行う書き込み制御部と、を更に含むことを特徴とする請求項１記載のジッタバッファ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回線エミュレーションにより時分割多重伝送をパケット交換網上で擬似的に実現するジッタバッファ回路に関する。
【背景技術】
【０００２】
通信ネットワークにおいて、時分割多重（ＴＤＭ）伝送をパケット交換網上で擬似的に実現する回線エミュレーション技術が知られている。例えば、回線エミュレーション技術に関する発明が特許文献１に開示されている。ここでは、時分割多重信号をパケット信号に変換し、これをパケット網へ送出し、また反対に、パケット信号を時分割多重信号に変換し、これを時分割多重信号網に送出する装置について開示されている。
【０００３】
通常、時分割多重信号には、回線データとシグナリングビットが含まれる。回線データはネットワーク回線の利用者が伝送するデータ信号である。シグナリングビットは回線制御情報や回線保守情報を表す信号である。これらは、一定時間間隔のＴＤＭフレーム内に多重化され、一連のフレームが時分割多重信号として伝送される。回線エミュレーション技術においては、通常、これらのＴＤＭフレームを複数収容してパケット信号を生成し、これをパケット交換網に送信する。パケット信号を構成する要素の内、データ回線の一群をデータチャネルと呼び、シグナリングビットの一群を制御チャネルと呼ぶ。また、データチャネルは複数のデータフレームからなる。
【０００４】
時分割多重信号の回線エミュレーションにより生成されたパケット信号を受信し、これを時分割多重信号に再変換して送信する回線エミュレーション装置には、通常、パケット信号を一旦蓄積するバッファが具備される。このバッファは、パケット交換網におけるパケット信号の伝送時間の変動（ジッタ）を吸収するために設けられたもので、ジッタバッファと呼ばれる。通常、回線データを蓄積するためのデータチャネル用ジッタバッファとシグナリングビットを蓄積するための制御チャネル用ジッタバッファの２つのジッタバッファが設けられる。一旦蓄積された回線データおよびシグナリングビットは各々のジッタバッファから読み出され、時分割多重信号に変換後、ＴＤＭ伝送網に送信される。
【特許文献１】特開２００５−２４４４７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで回線データと同一のタイミングで伝送すべきシグナリングビットがある。例えば、データ回線に対するパリティ演算結果などのエラー監視情報を表すシグナリングビットが挙げられる。ところが通常、回線データとシグナリングビットはそれぞれ異なるジッタバッファに蓄積されるため、これらを共通のタイミングで読み出し、同一のタイミングで伝送することは困難である。
【０００６】
ここで例えば、データチャネル用ジッタバッファがデータフレームを蓄積するための複数の記憶領域を備え、これと同数分、制御チャネルを蓄積するための記憶領域を制御チャネル用ジッタバッファが備えるとする。各々の記憶領域に同一の番号を付与し、データフレームを蓄積する番号と同一の番号に制御チャネルを蓄積し、各々のジッタバッファから番号順にデータフレームと制御チャネルを同時に読み出すことで、データフレームと制御チャネルを読み出すタイミングを共通にする。この方法を用いた場合、パケット信号に収容されるデータフレームがｍ個、制御チャネルが１組であれば、制御チャネル用ジッタバッファの記憶領域は、制御チャネルの実際の情報量のｍ倍備えることになり、制御チャネル用ジッタバッファの容量が増大してしまうという問題点があった。
【０００７】
本発明は、上記した如き問題点に鑑みてなされたものであって、制御チャネル用ジッタバッファの容量を増大させること無く、データフレームと制御チャネルを共通のタイミングで読み出し、回線データとシグナリングビットを同一タイミングで送信し得る装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明によるジッタバッファ回路は、時分割多重信号の回線エミュレーションにより生成されたパケット信号を受信し、これを時分割多重信号に変換して送信するジッタバッファ回路であって、前記パケット信号に収容されるデータフレームをパケットＩＤ毎に蓄積可能な記憶領域を含むデータチャネル用ジッタバッファと、前記データフレームと共にパケット信号に収容される制御チャネルをパケットＩＤ毎に蓄積可能な記憶領域を含む制御チャネル用ジッタバッファと、前記パケットＩＤを有するパケットに収容されるデータフレームが出力されるタイムスロットと、前記データフレームが蓄積される記憶領域との対応関係を記憶する書き込み面メモリと、前記データフレームと、前記制御チャネルと、前記対応関係をそれぞれ前記データチャネル用ジッタバッファと前記制御チャネル用ジッタバッファと前記書き込み面メモリから読み出すときに、前記対応関係を基に、読み出しを行っている当該タイムスロットの制御チャネルが有効かどうかを判別する制御チャネル選択部とを含むことを特徴とする。
【発明を実施するための最良の形態】
【０００９】
以下、本発明に係る実施例について説明する。
【実施例１】
【００１０】
図１は、本発明であるジッタバッファ回路１２０を回線エミュレーション装置１００と共に表すブロック図である。回線エミュレーション装置１００は、パケット受信部１１０と、ジッタバッファ回路１２０と、ＴＤＭフレーム送信部１３０とを含む。
【００１１】
パケット受信部１１０は、時分割多重信号の回線エミュレーションにより生成されたパケット信号をインターネットなどのパケット交換網（図示せず）から受信する。更にパケット受信部１１０は、受信したパケット信号からデータチャネルと制御チャネルとパケットヘッダとを取り出し、これらをジッタバッファ回路１２０に与える。
【００１２】
ＴＤＭフレーム送信部１３０は、ジッタバッファ回路１２０から受け取ったデータチャネルと制御チャネルよりＴＤＭフレームを生成し、これをＴＤＭ伝送網（図示せず）に送信する。ＴＤＭフレームの構成は、例えば、ＳＤＨ（Synchronous Digital Hierarchy）やSONET（Synchronous Optical Network）に準拠した構成である。
【００１３】
ジッタバッファ回路１２０は、書き込み制御部１２１と、データチャネル用ジッタバッファ１２２と、書き込み面メモリ１２３と、制御チャネル用ジッタバッファ１２４と、データチャネル読出し制御部１２５と、制御チャネル選択部１２６と、制御チャネル読出し制御部１２７とを含む。
【００１４】
書き込み制御部１２１は、パケット信号に含まれるパケットヘッダ情報をパケット受信部１１０から受け取る。書き込み制御部１２１は、受け取ったパケットヘッダ情報よりパケットＩＤを識別するとともに、データチャネル用バッファ１２２がデータチャネルをＴＤＭフレーム送信部１３０に与えるために当該データチャネルを読み出している記憶領域の番号を確認する。書き込み制御部１２１は、当該パケットＩＤおよび当該データチャネルを読み出している記憶領域の番号を基に、データチャネルおよび制御チャネルを蓄積すべき記憶領域としてデータチャネル用バッファ１２２と制御チャネル用バッファ１２４とに指示する。また、書き込み制御部１２１は、パケット信号に収容される先頭のデータフレームが蓄積される記憶領域の番号をパケットＩＤ毎に書き込み面メモリ１２３に記憶する。
【００１５】
データチャネル用ジッタバッファ１２２は、データチャネルをパケット受信部１１０から受け取り、書き込み制御部１２１から指示された記憶領域にデータチャネルを蓄積する。また、データチャネル用バッファ１２２は、データチャネル読出し制御部１２５から指示された記憶領域に蓄積されているデータチャネルを読み出し、これをＴＤＭフレーム送信部１３０に与える。
【００１６】
制御チャネル用ジッタバッファ１２４は、制御チャネルをパケット受信部１１０から受け取り、書き込み制御部１２１から指示された記憶領域に制御チャネルを蓄積する。また、制御チャネル用バッファ１２４は、制御チャネル読出し制御部１２５から指示された記憶領域に蓄積されている制御チャネルを読み出し、これをＴＤＭフレーム送信部１３０に与える。
【００１７】
書き込み面メモリ１２３は、パケット信号に収容される先頭のデータフレームが蓄積される記憶領域の番号とパケットＩＤとの対応関係を記憶する。
【００１８】
データチャネル読出し制御部１２５は、データチャネルを読み出すべき記憶領域の番号をデータチャネル用ジッタバッファ１２２に指示する。
【００１９】
制御チャネル読出し制御部１２７は、制御チャネルを読み出すべき記憶領域の番号を制御チャネル用ジッタバッファ１２４に指示する。また、制御チャネル読出し制御部１２７は、書き込み面メモリ１２３に記憶されている対応関係の参照を制御チャネル選択部１２６に指示する。
【００２０】
制御チャネル選択部１２６は、書き込み面メモリ１２３に記憶されている対応関係を参照し、これを基に読み出す制御チャネル選択する。
【００２１】
図２は、時分割多重信号を表す図である。時分割多重信号には、データチャネルと制御チャネルが含まれる。データチャネルはデータフレームの連続からなる。同図中のｆ１が１つのデータフレームである。同様にｆ２〜ｆ８もデータフレームを表す。1つのデータフレームには複数の回線データが含まれる（回線データは図示せず）。本実施例においては1つのデータフレームに含まれる回線データの数をN個とする。すなわちN個の回線が多重化されている。同図中のＣＨ１〜ＣＮＮがＮ個の回線を表す。制御チャネルは複数のシグナリングビットからなる。シグナリングビットは回線データに１対１で割り当てられており、1つのデータフレームに対応するシグナリングビットの数もN個である。図２中のＳ１はＮ個のシグナリングビットの集まりである（なお、Ｓ２〜Ｓ８も同様である）。1つのデータフレームに含まれるそれぞれの回線データのデータ量は8ビットであり、それぞれの回線データに対応するシグナリングビットのデータ量は１ビットである。各データフレームの時間幅は１２５μ秒である。時分割多重信号は回線エミュレーションにより８つのデータフレームを１単位としてパケット信号化される。パケット信号には、パケット信号を識別可能なパケットＩＤが付与される。パケットＩＤは例えばパケット信号化される順にそれぞれＩＡ、ＩＢ、ＩＣ、ＩＤ、ＩＥ、ＩＦ、ＩＧ、ＩＨが付与される。パケットＩＤがＩＡであるパケット信号をＰＡと呼ぶ。同様にパケットＩＤがＩＢ〜ＩＨであるパケット信号の各々をＰＢ〜ＰＨで表す。本実施例においては、回線エミュレーション装置１００はパケットＩＤがＩＡ〜ＩＨであるパケット信号を繰り返し受信する。
【００２２】
図３は回線エミュレーションにより生成されたパケット信号ＰＡを表す図である。パケット信号は、パケットヘッダと、データチャネルと、制御チャネルとを含む。パケットヘッダは、パケットＩＤを識別可能なアドレス情報を含む。データチャネルは回線データの一群であり、8個のデータフレームｆ１〜ｆ８からなる。パケット信号に収容されるデータフレームの並び順は、時分割多重信号における並び順と同一であり、先頭のデータフレームをｆ１として、ｆ１、ｆ２、ｆ３、ｆ４、ｆ５、ｆ６、ｆ７、ｆ８の順である。また各データフレームに多重化される回線データの種類と順序は、パケット信号化される前の各データフレームのそれらと同一である。各データフレームにはＮ回線分の回線データが含まれている。１つのフレームに含まれる各回線データのデータ量は８ビットである。制御チャネルはシグナリングビットの一群である。制御チャネルは、Ｎ回線分のシグナリングビットを含み、１回線当たりのシグナリングビットは８ビットである。
【００２３】
図４は、データチャネル用ジッタバッファ１２２が備える記憶領域を表す図である。当該記憶領域は、図４中でＹ軸方向に並ぶＴ０〜Ｔ７の８個のデータチャネル蓄積面からなる。以降、データチャネル蓄積面の番号をＴ０〜Ｔ７の８通りで表すこととする。データチャネル蓄積面は、図４中でＸ軸方向に並ぶ０〜７の８個のマルチフレーム面からなる記憶領域である。図４においてマルチフレーム面は記号Ｍで表される。以降、マルチフレーム面の番号を０〜７の８通りで表すこととする。更に、以降、データチャネル用バッファ１２２が備える記憶領域の番号を、データチャネル蓄積面の番号Ｔ０〜Ｔ７とマルチフレーム面の番号０〜７の組み合わせにより、Ｔ０−０、Ｔ０−１、・・・、Ｔ７−７などの表記により表すこととする。更にマルチフレーム面は、パケットＩＤ毎にデータフレームを１つずつ蓄積可能な８個のフレーム記憶領域からなる。フレーム記憶領域の番号０〜７番は時分割多重信号のタイムスロットの番号０〜７番に対応している。本実施例においては、当該番号０番の記憶領域にはパケットＩＤ「ＩＡ」のパケット信号に収容されるデータフレームが蓄積される。同様に、番号１番にはパケットＩＤ「ＩＢ」、番号２番にはパケットＩＤ「ＩＣ」、・・・、番号７番にはパケットＩＤ「ＩＨ」のパケット信号に収容されるデータフレームが蓄積される。図４においてフレーム記憶領域は記号Ｆで表される。マルチフレーム面へのデータチャネルの蓄積はデータフレーム単位で行われる。パケットＩＤが同一であるパケット信号を複数受信する場合、データチャネル用バッファ１２２は、データチャネルを受け取る毎に、データチャネル蓄積面のＴ０、Ｔ１、・・・Ｔ７の順にデータチャネルを蓄積する。データチャネルがデータチャネル蓄積面のＴ７まで蓄積されると再度、Ｔ０から順に蓄積される。
【００２４】
図５は、制御チャネル用ジッタバッファ１２４が備える記憶領域を表す図である。当該記憶領域は、図５中でＹ軸方向に並ぶＴ０〜Ｔ７の８個の制御チャネル蓄積面からなる。以降、制御チャネル蓄積面の番号をＴ０〜Ｔ７で表す。図５において制御チャネル蓄積面は記号Ｔで表される。制御チャネル蓄積面は、パケットＩＤ毎に制御チャネルを１つずつ蓄積可能な８個の制御チャネル記憶領域からなる。制御チャネル記憶領域の番号０〜７番は時分割多重信号のタイムスロットの番号０〜７番に対応している。本実施例においては、当該番号０番の記憶領域にはパケットＩＤ「ＩＡ」のパケット信号に収容される制御チャネルが蓄積される。同様に、番号１番にはパケットＩＤ「ＩＢ」、番号２番にはパケットＩＤ「ＩＣ」、・・・、番号７番にはパケットＩＤ「ＩＨ」のパケット信号に収容される制御チャネルが蓄積される。図５において制御チャネル記憶領域は記号Ｓで表される。パケットＩＤが同一であるパケット信号を複数受信する場合、制御チャネル用バッファ１２４は、制御チャネルを受け取る毎に、制御チャネル蓄積面のＴ０、Ｔ１、・・・Ｔ７の順に制御チャネルを蓄積する。制御チャネルが制御チャネル蓄積面のＴ７まで蓄積されると再度、Ｔ０から順に蓄積される。
【００２５】
図６は、書き込み面メモリ１２３の記憶領域を表す図である。当該記憶領域は、パケットＩＤ毎にマルチフレーム面の番号を１つずつ蓄積可能な８個の番号記憶領域からなる。番号記憶領域の番号０〜７番は、時分割多重信号のタイムスロットの番号０〜７番に対応している。本実施例においては、当該番号０番の記憶領域にはパケットＩＤ「ＩＡ」のパケット信号に収容される先頭のデータフレームが蓄積されるマルチフレーム面の番号が記憶される。同様に、番号１番にはパケットＩＤ「ＩＢ」、番号２番にはパケットＩＤ「ＩＣ」、・・・、番号７番にはパケットＩＤ「ＩＨ」のパケット信号に収容される先頭のデータフレームが蓄積されるマルチフレーム面の番号が記憶される。図６において番号記憶領域は記号Ｎで表される。
【００２６】
以降、回線エミュレーション装置１００が、パケット信号を受信した時のデータチャネルおよび制御チャネルの蓄積について説明する。回線エミュレーション装置１００が受信するパケット信号のパケットＩＤの種類はＩＡ〜ＩＨの８種類である。また、パケットＩＤがＩＡであるパケット信号はＰＡである。同様にパケットＩＤがＩＢ〜ＩＨであるパケット信号の各々をＰＢ〜ＰＨである。回線エミュレーション装置１００は、パケット信号をＰＡ、ＰＢ、ＰＣ、ＰＤ、ＰＥ、ＰＦ、ＰＧ、ＰＨの順番に１２５μｓ間隔で受信すると仮定する。なお、1個のパケットＩＤに関しては、パケットの受信周期は約１ｍｓ間隔である。
【００２７】
図７は、データチャネル用ジッタバッファ１２２の記憶領域とパケット信号の蓄積の関係を表す図である。当該記憶領域はデータチャネル蓄積面の番号Ｔ０〜Ｔ３とマルチフレーム面の番号０〜７により表される。図７中の記号Ｒは、書き込み制御部１２１がパケット受信部１１０からパケットヘッダを受けとった時点において、データチャネル用バッファ１２２がデータチャネルをＴＤＭフレーム送信部１３０に与えるために当該データチャネルを読み出している記憶領域を表している。図７中の記号Ｗは、パケット信号に収容されていた先頭のデータフレームが蓄積される記憶領域を表している。これらの記号Ｒと記号Ｗは、図７中の記号ＰＡ〜ＰＨで表されるパケット信号毎に示されている。
【００２８】
書き込み制御部１２１は、パケット受信部１１０からパケットヘッダを受け取ると、パケットヘッダに含まれるアドレス情報からパケットＩＤを判別する。ここでは、パケットＩＤがＩＡであるとする。続いて、書き込み制御部１２１は、データチャネル用バッファ１２２がデータチャネルをＴＤＭフレーム送信部１３０に与えるために当該データチャネルを読み出している記憶領域の番号を確認する。ここでは、当該データチャネルを読み出している記憶領域の番号がＴ１−０であるとする（図７中のパケット信号ＩＡの記号Ｒに該当する）。書き込み制御部１２１は、パケット信号に収容されていた先頭のデータフレームを蓄積すべき記憶領域の番号としてＴ３−０をデータチャネル用バッファ１２２に指示する（図７中のパケット信号ＩＡの記号Ｗに該当する）。
【００２９】
Ｔ１−１〜Ｔ３−０の番号の間隔、すなわち、データチャネル蓄積面２つ分の番号の間隔は、あらかじめ書き込み制御部１２１内に記憶されている。本実施例においては、データフレームを時分割多重伝送するために、データチャネル用バッファ１２２が、各マルチフレーム面に蓄積されているデータフレームをマルチフレーム面の番号順に１２５μｓ間隔で読み出すため、このデータチャネル蓄積面２つ分の番号の間隔は、２ｍｓ（＝１２５μｓ×８×２）に相当する。
【００３０】
パケット信号ＩＢ〜ＩＨについても、同様に、図７中の記号Ｒの記憶領域と記号Ｗの記憶領域との番号の間隔はデータチャネル蓄積面２つ分（２ｍｓ相当の間隔）になる。パケット信号ＩＡとパケット信号ＩＢの受信間隔は約１２５μｓであるため、図７中におけるパケット信号ＩＢの記号ＲはＴ１−１、記号ＷはＴ３−１になる。パケット信号ＩＣ〜ＩＨの受信間隔も約１２５μｓであるため、図７中におけるパケット信号ＩＣ〜ＩＨの記号ＲはそれぞれＴ１−２〜Ｔ１−７、記号ＷはそれぞれＴ３−２〜Ｔ３−７になる。このように、パケット信号を受信した時点にデータフレームを読み出している記憶領域の番号から、２ｍｓ相当の間隔分だけ記憶領域の番号をずらしてデータフレームを蓄積している。これにより、データチャネル用バッファ１２２は、記憶領域の番号順にデータフレームを読み出せば、データフレームを蓄積した時点から所望の遅延時間（例えば約２ｍｓ）後に、これを読み出すことができる。
【００３１】
図８は、回線エミュレーション装置１００がパケット信号ＰＡ〜ＰＨを２回ずつ受信したときに、データチャネル用ジッタバッファ１２２のデータチャネル蓄積面Ｔ３〜Ｔ５の各マルチフレーム面に蓄積されるデータフレームｆ１〜ｆ８を表す図である。同図には、列方向にパケットＩＤおよびフレーム記憶領域すなわちタイムスロットの番号が示され、行方向にデータチャネル用ジッタバッファの記憶領域の番号が示される。
【００３２】
先ず、データチャネル用バッファ１２２は、図８に示されるように、パケット信号ＰＡに収容されていたｆ１〜ｆ８の８つのデータフレームをパケットＩＤ「ＩＡ」に対応する記憶領域の番号Ｔ３−０〜Ｔ３−７に蓄積する。先頭のデータフレームであるｆ１が蓄積される記憶領域の番号Ｔ３−０は、書き込み制御部１２１によって指示されたものである。次にデータチャネル用バッファ１２２は、図８に示されるように、パケット信号ＰＢに収容されていたｆ１〜ｆ８の８つのデータフレームをパケットＩＤ「ＩＢ」に対応する記憶領域の番号Ｔ３−１〜Ｔ４−０に蓄積する。続いてパケット信号ＰＣ〜ＰＨについても同様に、書き込み制御部１２１によって指示された記憶領域から順にデータフレームを蓄積する。これに続いてパケットＩＤがＩＡであるパケット信号ＰＡを再度、受信した場合、データチャネル用バッファ１２２は、図８に示されるように、パケット信号ＰＡに収容されていたｆ１〜ｆ８の８つのデータフレームをパケットＩＤ「ＩＡ」に対応する次の記憶領域の番号Ｔ４−０〜Ｔ４−７に蓄積する。次にパケット信号ＰＢを受信するとパケット信号ＰＢに収容されていたｆ１〜ｆ８の８つのデータフレームをパケットＩＤ「ＩＢ」に対応する次の記憶領域の番号Ｔ４−１〜Ｔ５−０に蓄積する。パケット信号ＰＣ〜ＰＨに収容されるデータフレームも同様の処理により書き込み制御部１２１によって指示された記憶領域から順に蓄積される。
【００３３】
図９は、回線エミュレーション装置１００がパケット信号ＰＡ〜ＰＨを２回ずつ受信したときに、制御チャネル用ジッタバッファ１２４の制御チャネル蓄積面Ｔ３〜Ｔ５に蓄積される制御チャネルＳＡ〜ＳＨを表す図である。同図には、列方向にパケットＩＤおよび制御チャネル記憶領域の番号すなわちタイムスロットの番号が示され、行方向に制御チャネル蓄積面の番号が示される。なお、パケット信号ＰＡに収容されていた制御チャネルをＳＡと呼ぶ。同様に、パケット信号ＰＢ〜ＰＨに収容されていた制御チャネルをＳＢ〜ＳＨと呼ぶ。
【００３４】
書き込み制御部１２１は、パケット信号に収容されていた制御チャネルを蓄積すべき制御チャネル蓄積面の番号を制御チャネル用バッファ１２４に指示する。指示される制御チャネル蓄積面の番号は、パケット信号に収容されていた先頭のデータフレームが蓄積されたデータチャネル蓄積面の番号と同一である。例えば、パケット信号ＰＡの先頭のデータフレームが蓄積されたデータチャネル蓄積面の番号がＴ３であれば、書き込み制御部１２１は、制御チャネルを蓄積すべき制御チャネル蓄積面の番号としてＴ３を制御チャネル用バッファ１２４に指示する。パケット信号ＰＢ〜ＰＨについても同様に、先頭のデータフレームが蓄積されたデータチャネル蓄積面の番号がＴ３であれば、書き込み制御部１２１は、制御チャネルを蓄積すべき制御チャネル蓄積面の番号としてＴ３を制御チャネル用バッファ１２４に指示する。本実施例においては、続いてパケット信号ＰＡ〜ＰＨを受信しているので、制御チャネル蓄積面の番号Ｔ４にも、同様にパケットＩＤ毎に制御チャネルが蓄積される。
【００３５】
図１０は、書き込み面メモリ１２３の番号記憶領域に記憶されるマルチフレーム面の番号を表す図である。同図には、列方向にパケットＩＤおよび番号記憶領域の番号すなわちタイムスロット番号が示され、行方向にマルチフレーム面の番号が示される。
【００３６】
書き込み制御部１２１は、書き込み面メモリ１２３の番号記憶領域に、パケットＩＤ毎にマルチフレーム面の番号を記憶する。当該番号記憶領域に記憶されるマルチフレーム面の番号は、パケット信号に収容されていた先頭のデータフレームが蓄積される記憶領域のマルチフレーム面の番号である（記憶領域の番号をＴｘ−ｙと表したときのｙである）。パケット信号ＰＡの先頭のデータフレームｆ１が収容されるマルチフレーム面の番号は０であるため、パケットＩＤ「ＩＡ」に対応する番号記憶領域には０が記憶される。同様に、パケット信号ＰＢ〜ＰＨの各々の先頭のデータフレームｆ１が収容されるマルチフレーム面の番号はそれぞれ１〜７であるため、これらの番号が、パケットＩＤ「ＩＢ」〜「ＩＨ」の各々に対応する番号記憶領域に記憶される。このように、書き込み面メモリ１２３には、パケットＩＤとデータフレームｆ１が収容されるマルチフレーム面の番号の対応関係が記録されることになる。
【００３７】
以降、データチャネル用ジッタバッファ１２２および制御チャネル用ジッタバッファ１２４がデータチャネルおよび制御チャネルを読み出すときの処理について説明する。読み出す記憶領域は、データチャネル蓄積面および制御チャネル蓄積面の番号Ｔ４とする。また、マルチフレーム面からのデータチャネルの読み出しは、データフレーム単位で行われる。
【００３８】
図１１（ａ）および図１１（ｂ）は、データチャネル用ジッタバッファ１２２および制御チャネル用ジッタバッファ１２４から読み出されるデータフレームおよび制御チャネルを表す図である。図１１（ａ）、図１１（ｂ）中の記号（Ａ）は、タイムスロット番号を表す。このタイムスロット番号０〜７は、データチャネル用ジッタバッファ１２２のフレーム記憶領域の番号０〜７、制御チャネル用ジッタバッファ１２４の制御チャネル記憶領域の番号０〜７、および書き込み面メモリ１２３の番号記憶領域の番号０〜７にそれぞれ対応している。データチャネル、制御チャネルおよび書き込み面メモリ１２３に記憶されるマルチフレーム面の番号は、タイムスロット番号順に読み出される。同図中の記号（Ｂ）は、データフレームおよび制御チャネルを読み出しているデータチャネル蓄積面および制御チャネル蓄積面の番号を表す。同図中の記号（Ｃ）は、データフレームを読出しているマルチフレーム面の番号を表す。同図中の記号（Ｄ）は、書き込み面メモリ１２３に記憶されるマルチフレーム面の番号を表す。同図中の記号（Ｅ）は、制御チャネル用バッファ１２４内に蓄積される制御チャネルを表す。同図中の記号（Ｆ）は、制御チャネル選択部１２６が有効と判定する制御チャネルを表す。同図中の記号（Ｇ）は、データチャネル用ジッタバッファ１２２から読み出されるデータフレームを表す。同図中の記号（Ｈ）は、読み出されたデータフレームと制御チャネルとが収容されていたパケット信号のパケットＩＤを表す。図１１（ａ）はデータフレームを読出しているマルチフレーム面の番号が０〜３である。図１１（ｂ）はデータフレームを読出しているマルチフレーム面の番号が４〜７である。
【００３９】
データチャネル読出し制御部１２５は、データチャネル用ジッタバッファ１２２の記憶領域Ｔ０−０、Ｔ０−１、・・・、Ｔ７−６、Ｔ７−７、Ｔ０−０、Ｔ０−１、・・・の順にデータフレームを読み出ようにデータチャネル用ジッタバッファ１２２に指示する。ここでは、記憶領域Ｔ４−０〜Ｔ４−７の部分についてのみ説明する。
【００４０】
データチャネル用ジッタバッファ１２２は、先ず、データチャネル用ジッタバッファ１２２の記憶領域Ｔ４−０に蓄積されているデータフレームを読み出す。このとき、データチャネル用ジッタバッファ１２２は、データフレームをフレーム記憶領域の番号順すなわちタイムスロットの番号順に読み出す。このときのデータフレームは、図１１の記号（Ｇ）に示されるとおり、ｆ１、ｆ８、ｆ７、ｆ６、ｆ５、ｆ４、ｆ３、ｆ２、の順に読み出され、読み出された順番にＴＤＭフレーム送信部１３０から送信される時分割多重信号のタイムスロットに割り当てられる。これは、図８に示されるデータチャネル用ジッタバッファの蓄積領域の番号Ｔ４−０に表されるデータフレームと同一である。
【００４１】
制御チャネル読出し制御部１２７は、制御チャネル用ジッタバッファ１２４の記憶領域Ｔ４に蓄積されている制御チャネルを読み出すように御部チャネル用ジッタバッファ１２４に指示する。このとき、御部チャネル用ジッタバッファ１２４は、制御チャネルを制御チャネル記憶領域の番号順すなわちタイムスロットの番号順に読み出す。制御チャネルが読み出されるタイムスロットの番号は、データチャネルが読み出されているタイムスロットの番号と同一である。同時に、制御チャネル読出し制御部１２７は、書き込み面メモリ１２３に記憶されているマルチフレーム面番号を番号記憶領域の番号順すなわちタイムスロットの番号順に読み出す。マルチフレーム面番号が読み出されるタイムスロットの番号は、制御チャネルが読み出されているタイムスロットの番号と同一である。制御チャネル選択部１２６は、書き込み面メモリ１２３から読み出されたマルチフレーム面の番号（図１１中の（Ｄ））が、現在、データフレームを読み出しているマルチフレーム面の番号（図１１中の（Ｃ））と一致しているか否かを判定する。制御チャネル選択部１２６は、これらが一致していると判定すれば、同時に読み出されている制御チャネル（図１１中の（Ｅ））を有効とする。ここでは、番号０のマルチフレーム面に蓄積されているデータフレームを読み出しているので、書き込み面メモリ１２３から読み出されたマルチフレーム面の番号が０であるときに、同時に読み出されている制御チャネルＳＡを有効とする。制御チャネルＳＡは、データチャネル用ジッタバッファ１２２から読み出されているデータフレームｆ１と同一のパケット信号に収容されていた制御チャネルである。これにより、パケット信号の先頭に収容されていたデータフレームｆ１と同一のパケット信号に収容されていた制御チャネルとが同一タイミングで、データチャネル用ジッタバッファ１２２および制御チャネル用バッファ１２４からそれぞれ読み出される。
【００４２】
同様に番号１のマルチフレーム面からデータフレームを読み出すときには、書き込み面メモリ１２３から読み出されたマルチフレーム面の番号が１であるときに、同時に読み出されている制御チャネルＳＢを有効とする。この場合においても、有効とされる制御チャネルＳＢは、データチャネル用ジッタバッファ１２２から読み出されているデータフレームｆ１と同一のパケット信号に収容されていた制御チャネルである。
【００４３】
マルチフレームの番号２〜７に関しても同様の処理により、データフレームおよび制御チャネルが読み出される。データチャネル用ジッタバッファ１２２および制御チャネル用ジッタバッファ１２４から読み出されたデータフレームおよび制御チャネルはＴＤＭフレーム送信部１３０に与えられる。ＴＤＭフレーム送信部１３０はこれらデータフレームおよび制御チャネルを時分割多重信号の形式によりＴＤＭ伝送網（図示せず）に送信する。
【００４４】
上記したように、本実施例においては、蓄積したデータフレームを時分割多重信号として送信するためにジッタバッファから取り出すときに、データフレームを読み出すと同時に、当該データフレームと同一のパケットに収容されていた制御チャネルを読み出すことが本発明において可能である。これにより、所望の回線データとシグナリングビットを同一タイミングで送信することが本発明において可能である。
【００４５】
更に、本発明によれば、制御チャネル用ジッタバッファ１２４の記憶領域は、データチャネル用ジッタバッファ１２２の記憶領域のようにマルチフレーム面を備えることなく、データフレームと制御チャネルを共通のタイミングで読み出すことが可能である。例えば１つのパケット信号に収容されるデータフレーム数をｍ個とすると、制御チャネル用ジッタバッファ１２４の記憶領域はデータチャネル用ジッタバッファ１２２の記憶領域に比較して１／ｍの記憶領域である。また、例えば制御チャネル用ジッタバッファ１２４の記憶領域をデータチャネル用ジッタバッファ１２２の記憶領域と同数用意することにより、データフレームと制御チャネルを共通のタイミングで読み出す方法に比較して、制御チャネル用ジッタバッファ１２４の記憶領域は１／ｍに削減可能である。
【実施例２】
【００４６】
実施例１と異なる点についてのみ詳述する。図１２は本発明であるジッタバッファ回路１２０を回線エミュレーション装置１００と共に表すブロック図である。アドレスコントロールメモリ１２８は書き込み制御部１２１に接続される。アドレスコントロールメモリ１２８は、パケットＩＤと時分割多重信号のタイムスロット番号との対応関係を記憶している。このタイムスロット番号０〜７は、データチャネル用ジッタバッファ１２２のフレーム記憶領域の番号０〜７、制御チャネル用ジッタバッファ１２４の制御チャネル記憶領域の番号０〜７、および書き込み面メモリ１２３の番号記憶領域の番号０〜７にそれぞれ対応している。
【００４７】
図１３はアドレスコントロールメモリ１２８に記憶されるパケットＩＤとタイムスロット番号との対応関係を表す図である。例えば、パケットＩＤ「ＩＢ」はタイムスロット番号３に対応しており、パケット信号ＰＢに収容されていたデータフレームはデータチャネル用ジッタバッファ１２２のフレーム記憶領域３番に蓄積される。なお、この対応関係は、回線エミュレーション装置１００内に含まれる装置制御部（図示せず）により設定される。
【００４８】
図１４は、回線エミュレーション装置１００がパケット信号ＰＡ〜ＰＨを、ＰＡ、ＰＢ、・・・、ＰＨ、ＰＡ、ＰＢ、・・・、ＰＨの順番に２回ずつ受信したときに、データチャネル用ジッタバッファ１２２のデータチャネル蓄積面Ｔ３〜Ｔ５の各マルチフレーム面に蓄積されるデータフレームｆ１〜ｆ８を表す図である。同図中の記号の意味は、図８と同様であるため、ここでは説明を省略する。例えば、パケット信号ＰＢに収容されていたデータフレームｆ１〜ｆ８は、アドレスコントロールメモリ１２８に記憶されるパケットＩＤ「ＩＢ」とタイムスロット番号３との対応関係を基に、フレーム記憶領域３番に蓄積される。パケット信号ＰＢはパケット信号ＰＡの次に受信されるため、データフレームｆ１は、マルチフレーム面番号１に蓄積される。なお、パケット信号ＰＡに収容されていたデータフレームｆ１は、マルチフレーム面番号０に蓄積される。
【００４９】
図１５は、回線エミュレーション装置１００が、パケット信号ＰＡ〜ＰＨを２回ずつ受信したときに、制御チャネル用ジッタバッファ１２４の制御チャネル蓄積面Ｔ３〜Ｔ５に蓄積される制御チャネルＳＡ〜ＳＨを表す図である。同図中の記号の意味は、図９と同様であるため、ここでは説明を省略する。例えば、パケット信号ＰＢに収容されていた制御チャネルＳＢは、アドレスコントロールメモリ１２８に記憶されるパケットＩＤ「ＩＢ」とタイムスロット番号３との対応関係を基に、制御チャネル記憶領域３番に蓄積される。書き込み制御部１２１は、パケット信号に収容されていた制御チャネルを蓄積すべき制御チャネル蓄積面の番号を制御チャネル用バッファ１２４に指示する。指示される制御チャネル蓄積面の番号は、実施例１と同様に、パケット信号に収容されていた先頭のデータフレームが蓄積されたデータチャネル蓄積面の番号と同一である。例えば、パケット信号ＰＡの先頭のデータフレームが蓄積されたデータチャネル蓄積面の番号がＴ３であれば、書き込み制御部１２１は、制御チャネルを蓄積すべき制御チャネル蓄積面の番号としてＴ３を制御チャネル用バッファ１２４に指示する。
【００５０】
図１６は、書き込み面メモリ１２３の番号記憶領域に記憶されるマルチフレーム面の番号を表す図である。同図中の記号の意味は、図１０と同様であるため、ここでは説明を省略する。書き込み制御部１２１は、アドレスコントロールメモリ１２８に記憶されているパケットＩＤとタイムスロット番号との対応関係を基に、該当する番号記憶領域にマルチフレーム面の番号を記憶する。例えば、パケット信号ＰＢに収容されるデータフレームｆ１はマルチフレーム面番号１に蓄積されるため、書き込み制御部１２１は、アドレスコントロールメモリ１２８に記憶されるパケットＩＤ「ＩＢ」とタイムスロット番号３との対応関係を基に、番号記憶領域３番のマルチフレーム面番号を１とする。
【００５１】
図１７（ａ）および図１７（ｂ）は、データチャネル用ジッタバッファ１２２および制御チャネル用ジッタバッファ１２４から読み出されるデータフレームおよび制御チャネルを表す図である。同図中の記号の意味は、図１１と同様であるため、ここでは説明を省略する。
【００５２】
データチャネル用ジッタバッファ１２２は、データチャネル用ジッタバッファ１２２の記憶領域Ｔ４−０に蓄積されているデータフレームを読み出す。データチャネル用ジッタバッファ１２２は、データフレームをフレーム記憶領域の番号順すなわちタイムスロットの番号順に読み出す。このとき、データフレームが読み出される順番は、図１７の記号（Ｇ）に示されるとおり、ｆ１、ｆ７、ｆ２、ｆ８、ｆ４、ｆ３、ｆ６、ｆ５となる。これらのデータフレームが収容されていたパケット信号のパケットＩＤは、図１７の記号（Ｈ）に示されるとおり、ＩＡ、ＩＣ、ＩＨ、ＩＢ、ＩＦ、ＩＧ、ＩＤ、ＩＥの順番である。これらのデータフレームは、読み出された順番にＴＤＭフレーム送信部１３０から送信される時分割多重信号のタイムスロットに割り当てられる。
【００５３】
制御チャネル用ジッタバッファ１２４が制御チャネルを読み出す処理および制御チャネル選択部１２６が制御チャネルを有効とする処理は実施例１と同様であるため、ここでは説明を省略する。制御チャネル選択部１２６が制御チャネルを有効とする処理の例を１つ挙げると、データチャネル用ジッタバッファ１２２がマルチフレーム面番号１に蓄積されているデータフレームを読み出す場合、制御チャネル選択部１２６は、書き込み面メモリ１２３から読み出されたマルチフレーム面の番号が１であるときに、同時に読み出されている制御チャネルＳＢを有効とする。制御チャネルＳＢは、データチャネル用ジッタバッファ１２２から読み出されているデータフレームｆ１と同一のパケット信号に収容されていた制御チャネルである。
【００５４】
上記したように、本発明によれば、アドレスコントロールメモリ１２８に記憶されるパケットＩＤとタイムスロット番号との対応関係を基に、パケットＩＤ毎にデータチャネルを時分割多重信号のタイムスロットに割り振ることが可能である。これにより、パケットＩＤ毎にデータチャネルを所望のタイムスロットにクロスコネクトすることが可能である。また、実施例１と同様に、蓄積したデータフレームを時分割多重信号として送信するためにジッタバッファから取り出すときに、データフレームを読み出すと同時に、当該データフレームと同一のパケットに収容されていた制御チャネルを読み出すことが本発明において可能である。
【図面の簡単な説明】
【００５５】
【図１】ジッタバッファ回路を回線エミュレーション装置と共に表すブロック図である。
【図２】時分割多重信号を表す図である。
【図３】回線エミュレーションにより生成されたパケット信号を表す図である。
【図４】データチャネル用バッファが備える記憶領域を表す図である。
【図５】制御チャネル用バッファが備える記憶領域を表す図である。
【図６】書き込み面メモリの記憶領域を表す図である。
【図７】データチャネル用ジッタバッファの記憶領域とパケット信号の蓄積の関係を表す図である。
【図８】データチャネル用ジッタバッファの各マルチフレーム面に蓄積されるデータフレームを表す図である。
【図９】制御チャネル用ジッタバッファの制御チャネル蓄積面に蓄積される制御チャネルを表す図である。
【図１０】書き込み面メモリの番号記憶領域に記憶されるマルチフレーム面の番号を表す図である。
【図１１ａ】データチャネル用ジッタバッファおよび制御チャネル用ジッタバッファから読み出されるデータフレームおよび制御チャネルを表す図である。
【図１１ｂ】データチャネル用ジッタバッファおよび制御チャネル用ジッタバッファから読み出されるデータフレームおよび制御チャネルを表す図である。
【図１２】ジッタバッファ回路を回線エミュレーション装置と共に表すブロック図である。
【図１３】アドレスコントロールメモリに記憶されるパケットＩＤとタイムスロットの番号との対応関係を表す図である。
【図１４】データチャネル用ジッタバッファの各マルチフレーム面に蓄積されるデータフレームを表す図である。
【図１５】制御チャネル用ジッタバッファの制御チャネル蓄積面に蓄積される制御チャネルを表す図である。
【図１６】書き込み面メモリの番号記憶領域に記憶されるマルチフレーム面の番号を表す図である。
【図１７ａ】データチャネル用ジッタバッファおよび制御チャネル用ジッタバッファから読み出されるデータフレームおよび制御チャネルを表す図である。
【図１７ｂ】データチャネル用ジッタバッファおよび制御チャネル用ジッタバッファから読み出されるデータフレームおよび制御チャネルを表す図である。
【符号の説明】
【００５６】
１００  回線エミュレーション装置
１１０  パケット受信部
１２０  ジッタバッファ回路
１２１  書き込み制御部
１２２  データチャネル用ジッタバッファ
１２３  書き込み面メモリ
１２４  制御チャネル用ジッタバッファ
１２５  データチャネル読出し制御部
１２６  制御チャネル選択部
１２７  制御チャネル読出し制御部
１２８  アドレスコントロールメモリ
１３０  ＴＤＭフレーム送信部
【図１】
2008103921.tif 000003
【図２】
2008103921.tif 000004
【図３】
2008103921.tif 000005
【図４】
2008103921.tif 000006
【図５】
2008103921.tif 000007
【図６】
2008103921.tif 000008
【図７】
2008103921.tif 000009
【図８】
2008103921.tif 000010
【図９】
2008103921.tif 000011
【図１０】
2008103921.tif 000012
【図１１ａ】
2008103921.tif 000013
【図１１ｂ】
2008103921.tif 000014
【図１２】
2008103921.tif 000015
【図１３】
2008103921.tif 000016
【図１４】
2008103921.tif 000017
【図１５】
2008103921.tif 000018
【図１６】
2008103921.tif 000019
【図１７ａ】
2008103921.tif 000020
【図１７ｂ】
2008103921.tif 000021