(57)【要約】【課題】連続フェイルチェック機能を有するプローバにおいて、プローバの稼動効率を向上することができる技術を提供する。【解決手段】被検査対象になっている半導体ウェハの被検査対象となっているチップ領域のプローブ検査を実施する（Ｓ１０３）。その結果、不良判定である場合には（Ｓ１０４）、既測定半導体ウェハの同一座標位置にあるチップ領域の良否結果を取得する（Ｓ１０５）。既測定半導体ウェハの同一座標位置にあるチップ領域において、不良判定がなされている場合には（Ｓ１０６）、被検査対象となっているチップ領域の不良が領域性起因不良とみなし、被検査対象となっているチップ領域で不良判定がなされていても、連続フェイルカウントを加算しない。【選択図】図３
2008103601.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェハ上の複数のチップ領域に集積回路および前記集積回路と電気的に接続するパッドを形成した後、プローバに前記半導体ウェハを搭載し、前記パッドにプローブ針を接触させることにより、前記チップ領域単位で前記集積回路に対して電気的特性検査を実施する工程を備え、
連続する所定個数の前記チップ領域で不良が検出されたことを示す連続フェイルカウントが設定個数を超えた場合、前記プローバを停止する半導体装置の製造方法であって、
（ａ）既に検査を終了した半導体ウェハのチップ領域での良否判定結果を記憶する工程と、
（ｂ）被検査対象となっている半導体ウェハの被検査対象となっているチップ領域で電気的特性検査を実施する工程とを備え、
被検査対象となっている半導体ウェハの被検査対象となっているチップ領域で不良が検出された場合、既に検査を終了した半導体ウェハの同一座標位置のチップ領域で不良と判断されているときには、被検査対象となっているチップ領域が不良であっても前記連続フェイルカウントを増加しないことを特徴とする半導体装置の製造方法。
【請求項２】
半導体ウェハ上の複数のチップ領域に集積回路および前記集積回路と電気的に接続するパッドを形成した後、プローバに前記半導体ウェハを搭載し、前記パッドにプローブ針を接触させることにより、前記チップ領域単位で前記集積回路に対して電気的特性検査を実施する工程を備え、
連続する所定個数の前記チップ領域で不良が検出されたことを示す連続フェイルカウントが設定個数を超えた場合、前記プローバを停止する半導体装置の製造方法であって、
（ａ）既に検査を終了した半導体ウェハのチップ領域での良否判定結果を記憶する工程と、
（ｂ）被検査対象となっている半導体ウェハの被検査対象となっているチップ領域で電気的特性検査を実施する工程とを備え、
被検査対象となっている半導体ウェハの被検査対象となっているチップ領域で不良が検出された場合、既に検査を終了した半導体ウェハの同一座標位置のチップ領域で正常と判断されているときには、前記連続フェイルカウントを増加することを特徴とする半導体装置の製造方法。
【請求項３】
半導体ウェハ上の複数のチップ領域に集積回路および前記集積回路と電気的に接続するパッドを形成した後、プローバに前記半導体ウェハを搭載し、前記パッドにプローブ針を接触させることにより、前記チップ領域単位で前記集積回路に対して電気的特性検査を実施する工程を備え、
連続する所定個数の前記チップ領域で不良が検出されたことを示す連続フェイルカウントが設定個数を超えた場合、前記プローバを停止する半導体装置の製造方法であって、
（ａ）既に検査を終了した半導体ウェハのチップ領域での良否判定結果を記憶する工程と、
（ｂ）被検査対象となっている半導体ウェハの被検査対象となっているチップ領域で電気的特性検査を実施する工程とを備え、
被検査対象となっている半導体ウェハの被検査対象となっているチップ領域で不良が検出された場合、既に検査を終了した半導体ウェハの同一座標位置のチップ領域で不良と判断されているときには、被検査対象となっているチップ領域が不良であっても前記連続フェイルカウントを増加せず、
既に検査を終了した半導体ウェハとして、被検査対象となっている半導体ウェハの直前に検査を終了したものを使用することを特徴とする半導体装置の製造方法。
【請求項４】
半導体ウェハ上の複数のチップ領域に集積回路および前記集積回路と電気的に接続するパッドを形成した後、プローバに前記半導体ウェハを搭載し、前記パッドにプローブ針を接触させることにより、前記チップ領域単位で前記集積回路に対して電気的特性検査を実施する工程を備え、
連続する所定個数の前記チップ領域で不良が検出されたことを示す連続フェイルカウントが設定個数を超えた場合、前記プローバを停止する半導体装置の製造方法であって、
（ａ）既に検査を終了した半導体ウェハのチップ領域での良否判定結果を記憶する工程と、
（ｂ）被検査対象となっている半導体ウェハの被検査対象となっているチップ領域で電気的特性検査を実施する工程とを備え、
被検査対象となっている半導体ウェハの被検査対象となっているチップ領域で不良が検出された場合、既に検査を終了した半導体ウェハの同一座標位置のチップ領域で不良と判断されているときには、被検査対象となっているチップ領域が不良であっても前記連続フェイルカウントを増加せず、
既に検査を終了した半導体ウェハとして、被検査対象となっている半導体ウェハと同一のロットに含まれるものを使用することを特徴とする半導体装置の製造方法。
【請求項５】
半導体ウェハ上の複数のチップ領域に集積回路および前記集積回路と電気的に接続するパッドを形成した後、プローバに前記半導体ウェハを搭載し、前記パッドにプローブ針を接触させることにより、前記チップ領域単位で前記集積回路に対して電気的特性検査を実施する工程を備え、
連続する所定個数の前記チップ領域で不良が検出されたことを示す連続フェイルカウントが設定個数を超えた場合、前記プローバを停止する半導体装置の製造方法であって、
（ａ）既に検査を終了した半導体ウェハのチップ領域での良否判定結果を記憶する工程と、
（ｂ）被検査対象となっている半導体ウェハの被検査対象となっているチップ領域で電気的特性検査を実施する工程とを備え、
被検査対象となっている半導体ウェハの被検査対象となっているチップ領域で不良が検出された場合、既に検査を終了した半導体ウェハの同一座標位置のチップ領域で不良と判断されているときには、被検査対象となっているチップ領域が不良であっても前記連続フェイルカウントを増加せず、
既に検査を終了した半導体ウェハとして、被検査対象となっている半導体ウェハとは異なるロットに含まれるものを使用することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造技術に関し、特に、半導体ウェハ上に形成された集積回路の良・不良をチップ領域単位で判定する検査工程に適用して有効な技術に関するものである。
【背景技術】
【０００２】
特開２００１−１０２４１７号公報（特許文献１）には、良品チップの半導体ウェハ上の座標（位置）を記憶手段に記憶し、不良品チップが連続して所定回発生すると、これを検出する。そして、記憶手段中の良品チップの座標を選択してそのチップが試験位置になるように半導体ウェハとプローブカードを相対的に移動させて再試験を行う技術が記載されている。その後、再試験の結果が良品であれば、連続不良品の次のチップについて試験を行い、再試験の結果が不良品であれば、プローブカードに対する救済処理を行うとしている。
【０００３】
特開平０８−３４００２７号公報（特許文献２）には、被測定半導体ウェハ内のチップ毎にプローブ針を順次接触させて電気的測定を行う工程と、この工程により測定した結果、不良チップが予め定められた個数連続した場合、これら連続する不良チップの前に測定した良品チップに戻って再度プローブ針を順次接触させて電気的測定を行う工程とを備える技術が記載されている。この技術によれば、測定の結果不良チップが連続したとき、再度不良チップの前の良品チップに戻って測定を行なうので、測定結果の信頼性を向上できるとしている。
【特許文献１】特開２００１−１０２４１７号公報
【特許文献２】特開平０８−３４００２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
半導体ウェハに集積回路を作り込んだ後、個々のチップ領域で集積回路の良・不良を判定する検査（以下、プローブ検査という）が行なわれる。このプローブ検査では、ウェハステージ、ウェハの搬送装置（ローダ）および制御部を備えるプローバによって、半導体ウェハがウェハステージ上に搭載される。そして、半導体ウェハの個々のチップ領域に形成されているパッドの位置に合わせてプローブ針を接触させる。プローブ針は、プローブ針を複数所定間隔で配置したプローブカードに形成されている。プローブカードは測定する半導体ウェハの種類によって、プローブ針の配置パターンが異なるものが使用され、テスト治具の１つとなっている。このプローブカードからは全プローブ針に対応する信号線が出ており、この信号線はテスタに接続されている。
【０００５】
チップ領域に形成されているパッドにプローブ針を接触させた状態で、予めプログラムされている信号波形をテスタからチップ領域に形成されているパッドに入力する。すると、同じチップ領域に形成されている他のパッドから一定の信号波形が出力される。この出力された信号波形をテスタで読み取ることで、チップ領域に形成された集積回路の良・不良の判定が行なわれる。
【０００６】
通常、プローバやテスト治具であるプローブカードなどが正常に機能すれば、半導体ウェハのチップ領域に形成された集積回路の良・不良判定は正常に行なわれ、プローブ検査の判定結果は正確に集積回路の特性不良を反映したものになる。しかし、プローバ自体の不具合やプローバに取り付けられるテスト治具の不具合により、不良判定がなされることがある。つまり、検査対象となっている集積回路は正常であるにもかかわらず、測定装置であるプローバやテスト治具の不良によって、プローブ検査で誤不良判定がなされることがある。プローブ検査で誤不良判定がなされると、良品であるにもかかわらず不良品と判断され、正常な検査が実施できなくなる。そこで、プローバには、プローバ自体の不具合あるいはテスト治具の不具合により誤判定されるチップ領域の数を削減するための機能として連続フェイルチェック機能というものがある。連続フェイルチェック機能とは、連続する所定個数のチップ領域において不良判定が行なわれた場合、プローバあるいはテスト治具の不具合が生じているとみなしてプローバを強制的に停止する機能である。この連続フェイルチェック機能によれば、プローバあるいはテスト治具の不具合に起因する誤不良判定を抑制することができる。この連続フェイルチェック機能として現状設定されている機能について説明する。
【０００７】
まず、基本的な機能について説明する。上述したように、連続するチップ領域で不良判定される個数を設定し、実際のプローブ検査において、設定した個数以上に連続するチップ領域で不良判定がなされた場合、プローバを強制的に停止する機能がある。すなわち、連続するチップ領域で不良判定される個数を連続フェイルカウントとして数えておき、この連続フェイルカウントが設定個数を超えた場合にプローバを停止するものである。この機能では、単に、設定個数以上の連続するチップ領域で不良判定がなされた場合にプローバを停止させるものであり、不良判定が本来の集積回路自体の特性不良かプローバ自体の不具合による誤不良判定かどうかわからない。このため、本来の集積回路自体の特性不良が連続して設定数以上に発生してもプローバが強制的に停止することになるので、プローブ検査工程の稼働率が低下してしまう問題点がある。つまり、停止させる必要がない場合でもプローバが強制的に停止する回数が増える問題点が発生する。
【０００８】
この問題点を改善する機能として、連続フェイルチェックの対象外とするチップ領域を予め設定する機能がある。例えば、半導体ウェハの最外周に形成されているチップ領域の列を連続フェイルチェックから除外することが考えられる。つまり、半導体ウェハの最外周に形成されているチップ領域は、集積回路の特性不良が起こりやすいものであることを考慮したものである。この機能によれば、最外周に形成されているチップ領域自体の特性不良を連続フェイルカウントから除外することができ、停止させる必要がない場合でもプローバが強制的に停止することを低減できる。同様に、半導体ウェハの最外周に形成されているチップ領域の列でなく行を選んでも同様の効果を得ることができる。しかし、この機能は、対象となる行列で集積回路の特性不良が発生することを事前にわかっていることが前提となる機能である。したがって、最外周以外の領域に形成されたチップ領域では、特性不良が確実に発生するチップ領域を特定することは困難であるので、連続フェイルチェックの対象外とするチップ領域を設定する機能はそれほど効果を奏しない。
【０００９】
さらに、上述した問題点を改善する機能として、連続フェイルチェックバック機能というものがある。例えば、良品判定されたチップ領域の後に連続したチップ領域で設定個数以上に不良判定が行なわれているものとする。このときに行なわれる不良判定は、チップ領域に形成されている集積回路の特性不良であるのか、あるいは、プローバ自体やテスト治具の不具合による誤不良判定か判別することはできない。そこで、再び、良品判定されたチップ領域でプローブ検査を行なう。この結果、良品判定されたチップ領域で再び良品判定がなされれば、プローバおよびテスト治具に不具合がないことがわかる。この場合、プローバを停止させずにプローブ検査を続行するものである。すなわち、連続したチップ領域で設定個数以上に不良判定が行なわれている場合、良品判定されたチップ領域を再度プローブ検査することにより、連続する不良判定がチップ領域に形成されている集積回路の特性不良なのか、あるいは、プローバ自体やテスト治具自体の不具合による誤不良判定であるのかを判別することができる。
【００１０】
しかし、良品判定されたチップ領域のパッドに再びプローブ針を接触させてプローブ検査を行なうことになるため、パッドに形成されるプローブ痕が大きくなり、パッドの信頼性が低下する問題点が発生する。その上、プローブ検査工程での不良判定が多くなると、良品判定なされたチップ領域の再測定の回数が増加し、プローブ検査工程のスループットが低下する問題点が発生する。
【００１１】
また、上述した機能の他に、プローブ検査におけるチップ領域の不良判定を数種類のカテゴリに分ける方法が考えられる。この場合、カテゴリ分けによって、集積回路の特性不良とプローバやテスト治具に起因した誤不良判定を区別できれば有効であるが、現実的には、このようにカテゴリ分けすることは困難である。
【００１２】
以上のように、連続フェイルチェック機能の現状備えている機能について説明したが、設定内容として、連続フェイルカウントの設定個数を決める機能、対象となっている不良判定をカテゴリ分けする機能、連続フェイルチェックを除外する領域を設定する機能など各種機能を設定することができるが、いずれも事前に条件設定するものであり、チップ領域に形成されている集積回路の特性不良かプローバやテスト治具の不具合に起因した誤不良判定かの区別はできない。このため、集積回路自体の特性不良が連続して発生した場合であっても連続フェイルチェックの対象となり、プローバが強制的に停止してしまう問題点がある。すなわち、現状ある連続フェイルチェック機能では、プローバやテスト治具に起因した誤不良判定を有効に防止しながら、プローバの稼動効率を向上させることは困難である。また、良品判定されたチップ領域を再検査する機能などもあるが、上述したように、パッドの信頼性低下およびプローブ検査工程のスループットの低下を招く問題点がある。
【００１３】
本発明の目的は、連続フェイルチェック機能を有するプローバにおいて、プローバの稼動効率を向上することができる技術を提供することにある。
【００１４】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１６】
本発明による半導体装置の製造方法は、半導体ウェハ上の複数のチップ領域に集積回路および前記集積回路と電気的に接続するパッドを形成した後、プローバに前記半導体ウェハを搭載し、前記パッドにプローブ針を接触させることにより、前記チップ領域単位で前記集積回路に対して電気的特性検査を実施する工程を備える。そして、連続する所定個数の前記チップ領域で不良が検出されたことを示す連続フェイルカウントが設定個数を超えた場合、前記プローバを停止する半導体装置の製造方法に関するものである。ここで、（ａ）既に検査を終了した半導体ウェハのチップ領域での良否判定結果を記憶する工程と、（ｂ）被検査対象となっている半導体ウェハの被検査対象となっているチップ領域で電気的特性検査を実施する工程とを備える。そして、被検査対象となっている半導体ウェハの被検査対象となっているチップ領域で不良が検出された場合、既に検査を終了した半導体ウェハの同一座標位置のチップ領域で不良と判断されているときには、被検査対象となっているチップ領域が不良であっても前記連続フェイルカウントを増加しないことを特徴とするものである。
【発明の効果】
【００１７】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１８】
連続フェイルチェック機能を有するプローバを用いたプローブ検査工程において、不必要なプローバの停止を低減することができ、プローバの稼動効率を向上することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
（実施の形態１）
本実施の形態１におけるプローブ検査について図面を参照しながら説明する。図１は、本実施の形態１におけるプローブ検査で使用するテストシステムの概略構成を示す図である。図１において、本実施の形態１におけるテストシステム１は、プローバ２、プローブカード３およびテスタ４を有している。
【００２１】
プローバ２は、半導体ウェハ上に形成されたＩＣ（Integrated Circuit）やＬＳＩ（Large Scale Integration）などの集積回路の電気的特性を効率よく検査するために、半導体ウェハのチップ領域に形成されているパッドにプローブ針（触針）を自動的に接触させて、プローブ針に接続したテスタ４による電気的特性検査を可能とする機能を有している。また、テスタが不良と判定したチップ領域を識別可能とする機能も有している。具体的にプローバ２は、ウェハステージ５、搬送部７および制御部８を有している。ウェハステージ５は半導体ウェハ６を配置するように構成されており、配置した半導体ウェハ６の位置を調整できるようになっている。この半導体ウェハ６の位置調整は、制御部８による制御によって行なわれる。ウェハステージ５によって載置された半導体ウェハ６の位置を調整することにより、半導体ウェハ６の被検査対象となっているチップ領域に形成されているパッドにプローブカード３に形成されているプローブ針３ａが接触するようにすることができる。
【００２２】
搬送部７は、例えば複数枚（１ロット分）の半導体ウェハ６が収納されたウェハキャリア（図示せず）を搬送することができるように構成されているとともに、このウェハキャリアから１枚の半導体ウェハ６を取り出し、取り出した半導体ウェハ６をウェハステージ５に配置できるように構成されている。
【００２３】
制御部８は、プローバ２の動作全般を制御するように構成されており、ウェハステージ５の位置調整動作、搬送部７による半導体ウェハ６の搬送動作などを制御する。この制御部８は、例えば、コンピュータのＣＰＵ（Central Processing Unit）から構成されている。すなわち、プローバ２には、コンピュータが搭載されている。さらに、制御部８は、後述する連続フェイルチェック機能も有している。
【００２４】
プローバ２のウェハステージ５上には、半導体ウェハ６が配置され、この半導体ウェハ６上には半導体ウェハ６に対してプローブ針３ａを接触させるプローブカード３が配置されている。プローブカード３に形成されている複数のプローブ針３ａは、それぞれ半導体ウェハ６のチップ領域に形成されているパッドに対応して設けられている。つまり、半導体ウェハ６のチップ領域に形成されている複数のパッドのそれぞれに対して、プローブ針３ａが設けられている。製品の異なる半導体ウェハ６であれば、パッドの位置が異なるので、製品毎にプローブカード３は取り替えられる。したがって、プローブカード３は、プローブ検査を行なうためのテスト治具であるということができる。
【００２５】
プローブカード３に形成されているプローブ針３ａは、テスタ４と電気的に接続されており、テスタ４からの信号波形はプローブ針３ａを介してパッドを含む集積回路に入力される。同様に、集積回路から出力される信号波形は、プローブ針３ａを介してテスタ４に入力される。テスタ４は、半導体ウェハ６のチップ領域に形成されている集積回路の良否判定を行なうことができるように構成されている。
【００２６】
このように構成されているテストシステム１を用いてプローブ検査を行なう動作について説明する。半導体ウェハ６の被検査対象となるチップ領域に形成されているパッドにプローブカード３のプローブ針３ａを接触させる。そして、パッドにプローブ針３ａを接触させた状態で、予めテスタ４内にプログラムされている信号波形を、テスタ４からプローブ針３ａを介してパッドに入力する。すると、パッドから入力した信号波形は、半導体ウェハ６の内部に形成されている集積回路で処理がなされ、その後、同じチップ領域に形成されている別のパッドから一定の信号波形が出力される。他のパッドから出力された一定の信号波形は、プローブ針３ａを介してテスタ４に入力される。テスタ４では、一定の信号波形を入力すると、これを解析して集積回路の良否を判定する。以下、半導体ウェハ６に形成されているすべてのチップ領域で同様の検査を繰り返す。このようにして、半導体ウェハ６の個々のチップ領域に形成されている集積回路の良否を検査することができる。
【００２７】
通常、プローバ２やテスト治具であるプローブカード３などが正常に機能すれば、半導体ウェハ６のチップ領域に形成された集積回路の良・不良判定は正常に行なわれ、プローブ検査の判定結果は正確に集積回路の特性不良を反映したものになる。しかし、プローバ２自体の不具合やプローバに取り付けられるテスト治具の不具合により、不良判定がなされることがある。つまり、検査対象となっている集積回路は正常であるにもかかわらず、測定装置であるプローバ２やテスト治具の不良によって、プローブ検査で誤不良判定がなされることがある。プローブ検査で誤不良判定がなされると、良品であるにもかかわらず不良品と判断され、正常な検査が実施できなくなる。そこで、プローバ２には、プローバ自体の不具合あるいはテスト治具の不具合により誤判定されるチップ領域の数を削減するための機能として連続フェイルチェック機能というものがある。この連続フェイルチェック機能は、プローバ２の制御部８が有している機能である。連続フェイルチェックの基本的な機能は、連続するチップ領域で不良判定される個数を設定し、実際のプローブ検査において、設定した個数以上に連続するチップ領域で不良判定がなされた場合、プローバ２を強制的に停止する機能である。すなわち、連続するチップ領域で不良判定される個数を連続フェイルカウントとして数えておき、この連続フェイルカウントが設定個数を超えた場合にプローバ２を停止するものである。しかし、この機能だけでは、単に、設定個数以上の連続するチップ領域で不良判定がなされた場合にプローバ２を停止させるものであり、不良判定が本来の集積回路自体の特性不良かプローバ自体の不具合による誤不良判定かどうかわからない。このため、本来の集積回路自体の特性不良が連続して設定数以上に発生してもプローバ２が強制的に停止することになるので、プローブ検査工程の稼働率が低下してしまう問題点がある。つまり、停止させる必要がない場合でもプローバ２が強制的に停止する回数が増える問題点が発生する。
【００２８】
そこで、本実施の形態１では、上述した連続フェイルチェック機能の基本機能を前提としながら、本来の集積回路自体の特性不良が連続して設定数以上に発生してもプローバ２が強制的に停止することを低減できる新たな追加機能について発明した。この本発明の特徴である追加機能を説明する前に前提となる事項について説明する。
【００２９】
半導体ウェハにＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）や多層配線を形成する前工程では、複数の半導体ウェハに対して同一条件（同一の半導体製造装置）でそれぞれの工程を実施することが多い。例えば、１ロット分の半導体ウェハを同一の半導体製造装置で処理することがある。この場合、例えば、ある半導体製造装置の不良によって半導体ウェハ上に不良が形成されると、その半導体製造装置で着工した半導体ウェハで同様の不良が発生することが考えられる。例えば、フォトリソグラフィ工程で使用する露光装置に異常が発生してパターニング欠陥が生じると、このパターニング欠陥は、異常が発生している露光装置で着工したすべての半導体ウェハに同様に現れると考えられる。すなわち、ある半導体ウェハの特定領域で不良が発生すると、その他の半導体ウェハでも同様の領域に不良が発生している可能性が高い。この不良は、例えば、領域性起因不良と呼ばれるものである。このような領域性起因不良が半導体ウェハに集積回路を形成する前工程では多く現れると考えられる。もちろん、前工程においても、すべての不良が領域性起因不良ということはないが、多くの集積回路の不良が領域性起因不良とすることが前工程の特性から妥当といえる。
【００３０】
本発明では、プローブ検査を実施する前に行なわれるいわゆる前工程において、集積回路の特性不良が領域性起因不良になっていることが多いことに着目したものである。半導体ウェハの連続するチップ領域で不良判定がなされ、連続フェイルカウントが設定個数以上になると、プローバやテスト治具の不具合とみなしてプローバは強制的に停止する。しかし、不良判定が集積回路本来の不良である場合には、プローバやテスト治具に何の不具合もなく、プローバを強制的に停止する必要がない。すなわち、チップ領域での不良判定が集積回路自体の不良に基づくものである場合には、連続フェイルカウントを加算（インクリメント）する必要はない。
【００３１】
ここで、集積回路自体の不良が領域性起因不良となっていることが多いことに着目して、本発明では、集積回路自体の不良と、プローバやテスト治具の不具合に基づく誤不良とを区別している点に特徴がある。すなわち、被検査対象の半導体ウェハの被検査対象となっているチップ領域で不良判定がなされた場合、まず、既にプローブ検査を終了している既測定半導体ウェハの同一座標にあるチップ領域の判定結果を参照する。この結果、既測定半導体ウェハの同一座標にあるチップ領域で不良判定がなされている場合、この不良は、領域性起因不良であるとみなす。これにより、被検査対象の半導体ウェハの被検査対象となっているチップ領域の不良原因は、集積回路自体の不良であることになり、プローバやテスト治具の不具合による誤不良ではないと判断される。したがって、連続フェイルカウントを加算することはしない。この点が本発明の特徴の１つである。一方、既測定半導体ウェハの同一座標にあるチップ領域で正常判定（ＯＫ判定）がなされている場合には、領域性起因不良とはしない。このときの被検査対象となっているチップ領域の不良は、集積回路自体の不良か、プローバやテスト治具の不具合による誤不良か判定することはできないため、連続フェイルカウントを加算する。このように本発明によれば、領域性起因不良が発生した場合に連続フェイルカウントを加算しないため、領域性起因不良に基づく集積回路自体の不良を、プローバやテスト治具の不具合による誤判定不良と区別することができ、不必要なプローバの強制的停止を低減することができる。このことから、連続フェイルチェック機能を機能させながら、プローバの稼動効率を向上することができる。
【００３２】
次に、上述した本発明の追加機能を実現する構成について説明する。図２は、プローバ２（図１参照）に含まれる制御部８の連続フェイルチェック機能に関係する構成を主に示す機能ブロック図である。図２に示すように、制御部８とテスタ４とは相互に通信することが可能なように構成されている。このテスタ４は、良否判定部４１を有している。良否判定部４１は、制御部８から半導体ウェハのチップ領域に形成されているパッドにプローブ針が接触している旨の信号を受信（入力）すると、被検査対象のチップ領域に形成されている集積回路のプローブ検査を実施するものである。具体的には、予めプログラムされている信号波形を、テスタ４の良否判定部４１からプローブ針３ａを介してパッドに出力する機能を有する。そして、集積回路を通って同一のチップ領域にある別のパッドから出力された一定の信号波形を入力し、これを解析して集積回路の良否を判定する機能を有する。そして、被検査対象となっているチップ領域の良否結果をプローバ２に出力する。
【００３３】
制御部８は、良否結果記憶部８１、測定結果取得部８２、測定結果判断部８３、比較部８４、連続フェイルカウント加算部８５、連続フェイルカウント判断部８６およびプローバ停止部８７を有している。
【００３４】
良否結果記憶部８１は、既に検査を終了した既測定半導体ウェハのチップ領域に関する良否結果を記憶するように構成されており、例えば、不揮発性メモリやハードディスクから構成される。良否結果記憶部８１は、例えば、ウェハマップデータのように既測定半導体ウェハのすべてのチップ領域における良否結果を記憶するように構成してもよいし、既測定半導体ウェハのチップ領域のうち、不良（否）判定がなされているチップ領域を記憶するようにしてもよい。どちらの記憶方法を採るにしても、チップ領域の半導体ウェハでの座標位置と関連づけて良否判定が記憶されている。なお、不良判定がなされているチップ領域だけを記憶する場合、記憶されていない座標位置のチップ領域は、正常判定されているものと判断する。
【００３５】
測定結果取得部８２は、被検査対象となっている半導体ウェハの被検査対象となっているチップ領域での判定結果を、テスタ４内の良否判定部４１から入力するように構成されている。この判定結果は、被検査対象となっているチップ領域の位置座標に対応づけられている。すなわち、被検査対象となっている半導体ウェハのどの位置にあるチップ領域の判定結果であるかわかるようになっている。
【００３６】
測定結果判断部８３は、測定結果取得部８２で取得した判定結果が正常（良）判定か不良（否）判定であるかを判断するように構成されている。
【００３７】
比較部８４は、測定結果判断部８３の判定結果が不良判定である場合、すなわち、被検査対象となっている半導体ウェハの被検査対象となっているチップ領域のプローブ検査結果が不良判定の場合、良否結果記憶部８１に記憶されている良否結果を取得するように構成されている。具体的には、被検査対象になっている半導体ウェハの被検査対象となっているチップ領域と同一座標をもつチップ領域の良否結果を既測定半導体ウェハのチップ領域から検索して取得する。そして、取得した同一座標のチップ領域の良否結果が不良の場合、被検査対象になっているチップ領域の不良が領域性起因不良と判断するように構成されている。
【００３８】
ここで、既測定半導体ウェハとしては、例えば、被検査対象となっている半導体ウェハと同一ロットに含まれるものを選択することができる。同一ロットにある半導体ウェハは、前工程において同一の半導体製造装置で処理されている可能性が高く、領域性起因不良が発生している可能性が高いからである。すなわち、既測定半導体ウェハとして同一ロットに含まれているものを選択することによって、領域性起因不良に基づく集積回路の不良を発見することが容易となる。特に、同一ロットに含まれる半導体ウェハのうち、被検査対象となっている半導体ウェハの直前に前工程処理を実施した半導体ウェハを既測定半導体ウェハとして選択することが望ましい。直前にプローブ検査を実施した半導体ウェハであれば、最も領域性起因不良が発生している場合に顕在化しやすいからである。つまり、同一ロットの半導体ウェハを既測定半導体ウェハとして選択した場合であっても、被検査対象となっている半導体ウェハとの間に所定枚数の半導体ウェハが介在することがある。このとき、既測定半導体ウェハとして選択した半導体ウェハよりも後の半導体ウェハから半導体製造装置の不良によって領域性起因不良が発生したとすると、既測定半導体ウェハとして選択した半導体ウェハでは領域性起因不良が発生していないことがある。これに対し、既測定半導体ウェハとして被検査対象の半導体ウェハの直前の半導体ウェハを選択すれば、このようなことを最小限にとどめることができる。
【００３９】
連続フェイルカウント加算部８５は、比較部８４の判断結果に基づき、連続したチップ領域で不良判定がなされている個数を示す連続フェイルカウントを調整するように構成されている。具体的には、比較部８４の結果、既測定半導体ウェハの同一座標にあるチップ領域でも不良判定がなされている場合、不良は領域性起因不良と判断する。つまり、集積回路自体の不良と判断し、プローバやテスト治具の不具合に基づく誤不良判定とはしない。このような場合には、連続フェイルカウント加算部８５は、被検査対象のチップ領域で不良判定がなされても、連続フェイルカウントを加算しないように構成されている。一方、比較部８４の結果、既測定半導体ウェハの同一座標にあるチップ領域で正常判定がなされている場合、領域性起因不良でないと判断し、被検査対象のチップ領域で不良判定がなされると連続フェイルカウントを加算するようになっている。また、被検査対象のチップ領域で正常判定がなされている場合には、連続フェイルカウントをクリアする（０にする）ように構成されている。
【００４０】
連続フェイルカウント判断部８６は、連続フェイルカウントが予め設定された設定個数を超えているか否かを判断するように構成されている。そして、プローバ停止部８７は、連続フェイルカウント判断部８６で連続フェイルカウントが予め設定された設定個数を超えている場合、プローバを強制的に停止するように構成されている。
【００４１】
本実施の形態１におけるプローバは上記のように構成されており、以下に、その動作について図２および図３を参照しながら説明する。
【００４２】
まず、前提として半導体ウェハのプローブ検査が何回か行なわれて図２に示す良否結果記憶部８１に既測定半導体ウェハのチップ領域における良否結果が記憶されているものとする。
【００４３】
図３に示すように、まず、１ロット分の半導体ウェハを収納したウェハキャリアを用意する（Ｓ１０１）。ウェハキャリアに収納されている半導体ウェハにはチップ領域単位で集積回路および集積回路と電気的に接続するパッドが形成されている。そして、プローバの搬送部によってウェハキャリアの中から被検査対象となる１枚の半導体ウェハを取り出し、ウェハステージ上に被検査対象となる半導体ウェハを搭載する（Ｓ１０２）。続いて、制御部８により、ウェハステージの位置を調整し、被検査対象となっているチップ領域に形成されているパッドにプローブ針を接触させる。制御部８はパッドにプローブ針が正常に接触すると、その情報をテスタに出力する。テスタ４の良否判定部４１はこの情報を入力すると、プローブ検査を開始する。具体的には、プログラムされている信号波形を、テスタ４からプローブ針を介してパッドに入力する。すると、パッドから入力した信号波形は、被検査対象となっているチップ領域の内部にある集積回路で処理がなされ、その後、同じチップ領域に形成されている別のパッドから一定の信号波形が出力される。他のパッドから出力された一定の信号波形は、プローブ針を介してテスタ４の良否判定部４１に入力される。良否判定部４１では、一定の信号波形を入力すると、これを解析して集積回路の良否を判定する。このようにして、チップ領域の測定がなされる（Ｓ１０３）。
【００４４】
続いて、良否判定部４１で判定した判定結果は、プローバの測定結果取得部８２に出力される。測定結果取得部８２は、被検査対象のチップ領域での判定結果を取得すると、その判定結果を測定結果判断部８３に出力する。測定結果判断部８３では、被検査対象のチップ領域における判定結果を確認する（Ｓ１０４）。判定結果が正常判定（ＯＫ判定）の場合、測定結果判断部８３は判定結果が正常であることを連続フェイルカウント加算部８５に出力する。連続フェイルカウント加算部８５では、正常判定であるという判定結果を入力すると、連続フェイルカウントをクリアする（Ｓ１１０）。すなわち、連続フェイルカウントを「０」にする。その後、被検査対象になっているチップ領域の判定結果（正常判定）を良否結果記憶部８１に記憶する（Ｓ１１１）。
【００４５】
一方、判定結果が不良判定（フェイル判定）の場合、測定結果判断部８３は判定結果が不良であることを比較部８４に出力する。比較部８４は測定結果判断部８３からの出力を入力すると、良否結果記憶部８１にアクセスする。具体的に比較部８４は、被検査対象となっている半導体ウェハの被検査対象となっているチップ領域と同一座標を有するチップ領域を良否結果記憶部８１に記憶されている既測定半導体ウェハのチップ領域から検索してその良否結果を取得する（Ｓ１０５）。取得した良否結果が不良判定である場合（Ｓ１０６）、比較部８４は、被検査対象となっているチップ領域の不良が領域性起因不良と判断する。そして、比較部８４は、そのことを連続フェイルカウント加算部８５に出力する。連続フェイルカウント加算部８５では、領域性起因不良であるという判定結果を入力すると、連続フェイルカウントを加算しない。すなわち、領域性起因不良は集積回路自体の不良でありプローバやテスト治具の不具合に基づく誤不良でないと判断されるため、連続フェイルカウントを加算しない。その後、被検査対象になっているチップ領域の判定結果（不良判定）を良否結果記憶部８１に記憶する（Ｓ１１１）。
【００４６】
これに対し、比較部８４は、被検査対象となっている半導体ウェハの被検査対象となっているチップ領域と同一座標を有するチップ領域を良否結果記憶部８１に記憶されている既測定半導体ウェハのチップ領域から検索してその良否結果を取得し、取得した良否結果が正常判定である場合を考える。この場合、比較部８４は、被検査対象となっているチップ領域の不良が領域性起因不良ではないと判断する。そして、比較部８４はこのことを連続フェイルカウント加算部８５に出力する。連続フェイルカウント加算部８５では、被検査対象となっているチップ領域の不良が領域性起因不良ではない場合、連続フェイルカウントを加算する（増加する）（Ｓ１０７）。そして、連続フェイルカウント加算部８５で連続フェイルカウントが加算されると、連続フェイルカウント判断部８６では、連続フェイルカウントが設定個数を超えているかを判断する（Ｓ１０８）。連続フェイルカウントが設定個数を超えている場合には、プローバ停止部８７によってプローバが強制的に停止させられる（Ｓ１０９）。一方、連続フェイルカウントが設定個数を超えていない場合には、プローバを停止させない。その後、被検査対象になっているチップ領域の判定結果（不良判定）を良否結果記憶部８１に記憶する（Ｓ１１１）。
【００４７】
このようにして被検査対象となっているチップ領域のプローブ検査を終了する。そして、被検査対象となっている半導体ウェハにあるすべてのチップ領域でプローブ検査が終了していない場合には、次のチップ領域について上述した動作を繰り返す（Ｓ１１２）。その後、被検査対象となっている半導体ウェハのすべてのチップ領域でプローブ検査が終了すると、同一ロットにある次の半導体ウェハについてプローブ検査を実施する（Ｓ１１３）。これを繰り返し、ロット内にあるすべての半導体ウェハについてプローブ検査が終了するまで行なう。ロット内にあるすべての半導体ウェハについて処理が終了すると（Ｓ１１４）、ウェハキャリアをプローバから搬出する。
【００４８】
本実施の形態１によれば、領域性起因不良が発生した場合に連続フェイルカウントを加算しないため、領域性起因不良に基づく集積回路自体の不良を、プローバやテスト治具の不具合による誤判定不良と区別することができ、不必要なプローバの強制的停止を低減することができる。一方、領域性起因不良でない場合には連続フェイルカウントを加算するようにしている。このことから、連続フェイルチェック機能を機能させながら、プローバの稼動効率を向上することができる。また、解決しようとする課題に記載した技術のように、良品判定されたチップ領域のパッドに再びプローブ針を接触させてプローブ検査を行なうことはないため、パッドに形成されるプローブ痕が大きくなり、パッドの信頼性が低下することを防止できる。その上、プローブ検査工程での不良判定が多くなっても、良品判定なされたチップ領域の再測定をしなくて済むため、プローブ検査工程のスループットが低下することを防止できる。
【００４９】
次に、本実施の形態１における効果を具体例により説明する。図４および図５は、プローブ検査でのウェハマップデータを示す図である。図４および図５に示すウェハマップデータは同一ロット内に含まれる半導体ウェハのものである。例えば、図４は、ロット中の最初の半導体ウェハ１０Ａについて示したものであり、図５は２枚目の半導体ウェハ１０Ｂについて示したものである。図４において、四角形領域のそれぞれはチップ領域を示しており、「／」はそのチップ領域で正常判定がなされていることを示している。また、「Ａ」および「Ｂ」は不良判定を示している。「Ａ」、「Ｂ」は集積回路自体の不良であり、領域性起因不良を表している。すなわち、図５においても、「Ａ」、「Ｂ」の不良判定が行なわれており、半導体ウェハ１０Ａと半導体ウェハ１０Ｂの同一座標位置に同様の不良が現れている。図５では、この領域性起因不良の他に「Ｃ」という不良があることがわかる。この「Ｃ」は領域性起因不良ではないが、集積回路自体の不良である。
【００５０】
まず、図４に示す半導体ウェハ１０Ａについて本実施の形態１におけるプローブ検査を説明する。まず、連続フェイルカウントの設定個数が「４」に設定されているものとする。図４の矢印の方向に沿って連続するチップ領域のプローブ検査が実施される。このとき、半導体ウェハ１０Ａはロットに収納されている半導体ウェハのうち最初に検査されるものである。したがって、同一ロット中に既に測定された既測定半導体ウェハが存在しない。このため、本実施の形態１におけるプローブ検査は実施されず、従来と同様に連続フェイルカウントが加算される。すなわち、連続する不良「Ｂ」が領域性起因不良にもかかわらず、連続フェイルカウントが加算される。その結果、図４に示す半導体ウェハ１０Ａでは、１４回ものプローバの強制停止が行なわれることになる。
【００５１】
次に、図５に示す２枚目の半導体ウェハ１０Ｂについてプローブ検査を実施する。このとき、既に測定した半導体ウェハとして１枚目の半導体ウェハ１０Ａが存在する。この半導体ウェハ１０Ａのすべてのチップ領域における良否結果は記憶されている。したがって、２枚目の半導体ウェハ１０Ｂのプローブ検査では、１枚目の半導体ウェハ１０Ａの良否結果を参照することができるようになっている。このため、２枚目の半導体ウェハ１０Ｂのプローブ検査においては、不良「Ｂ」が領域性起因不良であることがわかる。つまり、２枚目の半導体ウェハ１０Ｂの被検査対象になっているチップ領域で不良「Ｂ」が発生した場合、本実施の形態１では、１枚目の半導体ウェハ１０Ａの同一座標位置にあるチップ領域の良否結果を取得することができる。いまの場合、同一座標位置になるチップ領域の良否結果が不良（「Ｂ」）であるので、領域性起因不良であることがわかる。領域性起因不良は、集積回路自体の不良であるので、本実施の形態１では連続フェイルカウントを加算しない。この結果、２枚目の半導体ウェハ１０Ｂでは、連続する領域性起因不良（「Ａ」、「Ｂ」）が４個連続するチップ領域で検出されてもプローバは強制停止されることはない。２枚目の半導体ウェハ１０Ｂでは、領域性起因不良でない「Ｃ」が連続して検出されている１回だけプローバが強制停止することになる。
【００５２】
これに対し、２枚目の半導体ウェハ１０Ｂに対しても本実施の形態１を適用しない場合には、領域性起因不良を区別することができないので、１５回ものプローバの強制停止が行なわれることになる。このように本実施の形態１によれば、同一ロット中の２枚目以降の半導体ウェハにおいて、集積回路自体の不良（領域性起因不良）による不必要なプローバの強制停止を激減することができ、プローバの稼動効率を向上することができることがわかる。
【００５３】
（実施の形態２）
前記実施の形態１では、被検査対象になっている半導体ウェハの被検査対象となっているチップ領域と同一座標をもつチップ領域の良否結果を既測定半導体ウェハのチップ領域から検索して取得する。そして、取得した同一座標のチップ領域の良否結果が不良の場合、被検査対象になっているチップ領域の不良が領域性起因不良と判断するように構成している。このとき既測定半導体ウェハとして同一ロットに含まれる半導体ウェハを使用する例について説明しているが、本実施の形態２では、既測定半導体ウェハとして異なるロットに含まれる半導体ウェハを使用する例について説明する。
【００５４】
前記実施の形態１では、既測定半導体ウェハとして同一ロット内の半導体ウェハを使用している。このため、ロットの先頭にある半導体ウェハをプローブ検査する際には、既に測定した既測定半導体ウェハが存在しないため、本発明を適用することができない。すなわち、ロットの先頭にある半導体ウェハでは、領域性起因不良であっても連続フェイルカウントを加算することになってしまい、不必要なプローバの強制停止が起こりやすくなる。
【００５５】
そこで、本実施の形態２では、既測定半導体ウェハとして異なるロットの半導体ウェハを使用するようにしている。このように構成することにより、ロットの先頭にある半導体ウェハをプローブ検査する際にも、このロットよりも前に測定したロット内の半導体ウェハを既測定半導体ウェハとして参照することができるので、領域性起因不良を区別することができ、プローバの不必要な強制停止を低減することができる。すなわち、ロットの先頭にある半導体ウェハをプローブ検査するときにも、本発明を適用することができ、プローバの稼動効率を向上することができる。
【００５６】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５７】
前記実施の形態では、図２に示すように、プローバの制御部８に本発明を実現する機能を有するように構成したが、これに限らず、例えば、テスタ４内に本発明を実現する機能を設けるように構成してもよい。
【産業上の利用可能性】
【００５８】
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態１におけるテストシステムの構成を示す図である。
【図２】プローバの制御部の主要構成を示す機能ブロック図である。
【図３】実施の形態１におけるプローブ検査工程の動作を示すフローチャートである。
【図４】ロットの先頭にある半導体ウェハのウェハマップデータの一例を示す図である。
【図５】ロットの２枚目にある半導体ウェハのウェハマップデータの一例を示す図である。
【符号の説明】
【００６０】
１  テストシステム
２  プローバ
３  プローブカード
３ａ  プローブ針
４  テスタ
５  ウェハステージ
６  半導体ウェハ
７  搬送部
８  制御部
１０Ａ  半導体ウェハ
１０Ｂ  半導体ウェハ
４１  良否判定部
８１  良否結果記憶部
８２  測定結果取得部
８３  測定結果判断部
８４  比較部
８５  連続フェイルカウント加算部
８６  連続フェイルカウント判断部
８７  プローバ停止部
【図１】
2008103601.tif 000003
【図２】
2008103601.tif 000004
【図３】
2008103601.tif 000005
【図４】
2008103601.tif 000006
【図５】
2008103601.tif 000007