(57)【要約】【課題】密着性が高く、比抵抗が低い導電膜を成膜する。【解決手段】本発明のターゲット１１はＣｕを主成分とし、第一、第二の添加金属を含有しており、本発明により成膜された導電膜２５はＣｕを主成分とし、第一、第二の添加金属を含有する。このような導電膜２５はシリコン層２３との密着性が高い上、シリコン層２３へ銅が拡散せず、しかもＩＴＯのような透明導電膜に対するコンタクト抵抗も低いので、ＩＴＯとシリコン層とが形成されたＴＦＴ付パネルの配線膜や電極のバリア膜として特に適している。【選択図】図２
2008124450.tif 000002
【特許請求の範囲】
【請求項１】
Ｃｕを主成分とし、
Ｈｆと、Ｔａと、Ｎｂと、Ｔｉとからなる第一群より選択されるいずれか１種類以上の第一の添加金属と、
Ｍｎと、Ｚｎと、Ｓｎとからなる第二群より選択されるいずれか１種類以上の第二の添加金属とが添加されたターゲット。
【請求項２】
前記第一の添加金属の含有量は、前記ターゲット全体の０．５原子％以上１０原子％以下であり、
前記第二の添加金属の含有量は、前記ターゲット全体の０．５原子％以上１０原子％以下である請求項１記載のターゲット。
【請求項３】
Ｓｉを主成分とするシリコン層と、透明導電膜の両方に接触し、前記シリコン層と前記透明導電膜とを電気的に接続する導電膜の成膜方法であって、
前記導電膜の成膜は、請求項１又は請求項２のいずれか１項記載のターゲットを、真空雰囲気中でスパッタリングする成膜方法。
【請求項４】
前記ターゲットのスパッタリングは、表面に前記シリコン層と、前記透明導電膜のいずれか一方又は両方が露出する成膜対象物を前記真空雰囲気に配置した状態で行う請求項３記載の成膜方法。
【請求項５】
Ｓｉを主成分とするシリコン層と、透明導電膜と、ガラス基板のいずれか１つ又は２つ以上が露出する成膜対象物を真空雰囲気に配置した状態で、
請求項１又は請求項２のいずれか１項記載のターゲットを、前記真空雰囲気中でスパッタリングし、前記成膜対象物の表面に導電膜を形成する成膜方法。
【請求項６】
前記ターゲットのスパッタリングは、前記真空雰囲気に酸化ガス又は窒化ガスのいずれか一方又は両方を含有する反応ガスを導入して行う請求項３乃至請求項５のいずれか１項記載の成膜方法。
【請求項７】
ゲート電極と、シリコンを主成分とするドレイン領域と、シリコンを主成分とするソース領域とを有し、
前記ゲート電極に電圧を印加すると、前記ドレイン領域と前記ソース領域が導通する薄膜トランジスタを前記成膜対象物とし、
請求項３乃至請求項６のいずれか１項記載の成膜方法によって、前記ドレイン領域の表面と、前記ソース領域の表面のいずれか一方又は両方に第一の導電膜が形成された薄膜トランジスタ。
【請求項８】
基板と、基板表面上に配置された請求項７記載の薄膜トランジスタとを有する薄膜トランジスタ付パネルであって、
前記第一の導電膜の表面上には、前記第一の導電膜と電気的に接続され、請求項３乃至請求項６のいずれか１項記載の成膜方法によって形成された第二の導電膜が配置され、
前記第二の導電膜表面には透明導電膜が配置された薄膜トランジスタ付パネル。
【請求項９】
前記第一、第二の導電膜の間には、銅を主成分とする銅膜が前記第一、第二の導電膜と密着配置された請求項８記載の薄膜トランジスタ付パネル。
【請求項１０】
基板を有し、
前記基板表面上には、ゲート電極と、シリコンを主成分とするドレイン領域と、シリコンを主成分とするソース領域と、透明導電膜とがそれぞれ配置され、
前記ゲート電極に電圧を印加すると、前記ドレイン領域と前記ソース領域とが導通し、前記透明導電膜に電流が流れるように構成された薄膜トランジスタ付パネルであって、
請求項３乃至請求項６のいずれか１項記載の成膜方法によって形成された前記導電膜が、前記透明導電膜と前記ゲート電極に亘って配置された薄膜トランジスタ付パネル。
【請求項１１】
ガラス基板を有し、
前記ガラス基板の表面上には、ゲート電極と、シリコンを主成分とするドレイン領域と、シリコンを主成分とするソース領域と、透明導電膜とがそれぞれ配置され、
前記ゲート電極に電圧を印加すると、前記ドレイン領域と前記ソース領域が導通する薄膜トランジスタ付パネルであって、
前記ゲート電極は、前記ガラス基板と密着する導電膜を有し、
前記導電膜は、請求項５又は請求項６のいずれか１項記載の成膜方法によって形成された薄膜トランジスタ付パネル。
【請求項１２】
シリコンを主成分とするシリコン層と、ガラス基板と、透明導電膜のうち、いずれか一つ又は二つ以上と接触する導電膜を有する薄膜トランジスタの製造方法であって、
請求項１又は請求項２のいずれか１項記載のターゲットを真空雰囲気中でスパッタリングして、前記導電膜を形成する薄膜トランジスタの製造方法。
【請求項１３】
シリコンを主成分とするシリコン層と、透明導電膜の両方に接触する導電膜を有する薄膜トランジスタの製造方法であって、
請求項１又は請求項２のいずれか１項記載のターゲットを真空雰囲気中でスパッタリングして、前記導電膜を形成する薄膜トランジスタの製造方法。
【請求項１４】
シリコンを主成分とするシリコン層と、前記シリコン層と接触する第一の導電膜と、銅を主成分とし、前記第一の導電膜の表面に形成された銅膜と、前記銅膜の表面に形成された第二の導電膜とを有し、前記第二の導電膜に透明導電膜が接触する薄膜トランジスタの製造方法であって、
請求項１又は請求項２のいずれか１項記載のターゲットを真空雰囲気中でスパッタリングして、前記導電膜を形成する薄膜トランジスタの製造方法。
【請求項１５】
ガラス基板を有し、
前記ガラス基板の表面上には、ゲート電極と、シリコンを主成分とするドレイン領域と、シリコンを主成分とするソース領域と、透明導電膜とがそれぞれ配置され、
前記ゲート電極に電圧を印加すると、前記ドレイン領域と前記ソース領域が導通する薄膜トランジスタ付パネルを製造する薄膜トランジスタ付パネルの製造方法であって、
表面に前記ガラス基板が露出する成膜対象物を真空雰囲気中に配置し、前記真空雰囲気中で、請求項１又は請求項２のいずれか１項記載のターゲットをスパッタリングして前記ゲート電極を形成する薄膜トランジスタ付パネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品向け金属配線膜、ならびに、その成膜方法としてのスパッタリングプロセスに関するものである。
【背景技術】
【０００２】
従来、電子部品用の金属配線膜には、ＡｌやＣｕなどの低抵抗材料やＭｏ、Ｃｒ等が使用されている。たとえばＴＦＴ（Ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）液晶ディスプレイではパネルの大型化とともに、配線電極の低抵抗化の要求が大きくなってきており、低抵抗配線としてＡｌやＣｕを用いる必要性が高まっている。
【０００３】
ＴＦＴで用いられているＡｌ配線では後工程でのヒロック発生や、Ａｌ配線をソースドレイン電極として用いた場合の下地Ｓｉ層への拡散の問題、ＩＴＯ（インジウム・錫酸化物）からなる透明電極とのコンタクト抵抗の劣化などの問題があり、それらを回避するため、ＭｏやＣｒ及びそれらを主成分とする合金膜を前後に積層するバリア層が必要となる。
【０００４】
一方、Ｃｕ配線に関しては、ＣｕはＡｌより低抵抗な材料である。ＡｌはＩＴＯ透明電極とのコンタクト抵抗の劣化が問題とされるが、Ｃｕは酸化しにくいためコンタクト抵抗も良好である。
従って、Ｃｕを低抵抗配線膜として用いる必要性が高まっている。しかし、Ｃｕは他の配線材料と比べて、ガラスやＳｉ等の下地材料との密着性が悪いという問題や、ソースドレイン電極として用いた場合、Ｓｉ層にＣｕが拡散するという問題があるため、Ｃｕ配線と他の層との界面に密着性の向上や拡散防止のためのバリア層が必要となる。
【０００５】
また半導体で用いられているＣｕメッキの下地Ｃｕシード層に関しても、上記と同様に拡散の問題から、ＴｉＮやＴａＮ等の拡散防止のバリア層が必要となっている。
Ｃｕを主成分とした電子部品向け金属配線膜の関連特許としては、ＣｕにＭｏ等の元素を添加することを特徴とする技術(特開２００５−１５８８８７)や、純粋なＣｕのスパッタリングによる成膜プロセス中に窒素や酸素を導入することを特徴とする技術(特開平１０−１２１５１)が知られているが、いずれも密着性や低抵抗化及びヒロックに対する耐性に問題がある。
【特許文献１】特開２００５−１５８８８７号公報
【特許文献２】特開平１０−１２１５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記のような従来技術の課題を解決し、低抵抗、ＩＴＯ透明電極とのコンタクト抵抗、ガラスやＳｉとの密着性、ソースドレイン電極として用いた場合のＳｉ層との拡散防止、ヒロック耐性、これらデバイスに対して要求される膜特性の優れたＣｕ系配線膜およびＣｕ系バリア層膜の製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００７】
上記課題を解決するために本発明はターゲットであって、Ｃｕを主成分とし、Ｈｆと、Ｔａと、Ｎｂと、Ｔｉとからなる第一群より選択されるいずれか１種類以上の第一の添加金属と、Ｍｎと、Ｚｎと、Ｓｎとからなる第二群より選択されるいずれか１種類以上の第二の添加金属とが添加されたターゲットである。
本発明はターゲットであって、前記第一の添加金属の含有量は、前記ターゲット全体の０．５原子％以上１０原子％以下であり、前記第二の添加金属の含有量は、前記ターゲット全体の０．５原子％以上１０原子％以下である請求項１記載のターゲットである。
本発明は、Ｓｉを主成分とするシリコン層と、透明導電膜の両方に接触し、前記シリコン層と前記透明導電膜とを電気的に接続する導電膜の成膜方法であって、前記導電膜の成膜は、前記ターゲットを、真空雰囲気中でスパッタリングする成膜方法である。
本発明は成膜方法であって、前記ターゲットのスパッタリングは、表面に前記シリコン層と、前記透明導電膜のいずれか一方又は両方が露出する成膜対象物を前記真空雰囲気に配置した状態で行う成膜方法である。
本発明は成膜方法であって、Ｓｉを主成分とするシリコン層と、透明導電膜と、ガラス基板のいずれか１つ又は２つ以上が露出する成膜対象物を真空雰囲気に配置した状態で、前記ターゲットを、前記真空雰囲気中でスパッタリングし、前記成膜対象物の表面に導電膜を形成する成膜方法である。
本発明は成膜方法であって、前記ターゲットのスパッタリングは、前記真空雰囲気に酸化ガス又は窒化ガスのいずれか一方又は両方を含有する反応ガスを導入して行う成膜方法である。
本発明は薄膜トランジスタであって、ゲート電極と、シリコンを主成分とするドレイン領域と、シリコンを主成分とするソース領域とを有し、前記ゲート電極に電圧を印加すると、前記ドレイン領域と前記ソース領域が導通する薄膜トランジスタを前記成膜対象物とし、前記成膜方法によって、前記ドレイン領域の表面と、前記ソース領域の表面のいずれか一方又は両方に第一の導電膜が形成された薄膜トランジスタである。
本発明は、基板と、基板表面上に配置された前記薄膜トランジスタとを有する薄膜トランジスタ付パネルであって、前記第一の導電膜の表面上には、前記第一の導電膜と電気的に接続され、前記成膜方法によって形成された第二の導電膜が配置され、前記第二の導電膜表面には透明導電膜が配置された薄膜トランジスタ付パネルである。
本発明は薄膜トランジスタ付パネルであって、前記第一、第二の導電膜の間には、銅を主成分とする銅膜が前記第一、第二の導電膜と密着配置された薄膜トランジスタ付パネルである。
本発明は、基板を有し、前記基板表面上には、ゲート電極と、シリコンを主成分とするドレイン領域と、シリコンを主成分とするソース領域と、透明導電膜とがそれぞれ配置され、前記ゲート電極に電圧を印加すると、前記ドレイン領域と前記ソース領域とが導通し、前記透明導電膜に電流が流れるように構成された薄膜トランジスタ付パネルであって、前記成膜方法によって形成された前記導電膜が、前記透明導電膜と前記ゲート電極に亘って配置された薄膜トランジスタ付パネルである。
本発明は、ガラス基板を有し、前記ガラス基板の表面上には、ゲート電極と、シリコンを主成分とするドレイン領域と、シリコンを主成分とするソース領域と、透明導電膜とがそれぞれ配置され、前記ゲート電極に電圧を印加すると、前記ドレイン領域と前記ソース領域が導通する薄膜トランジスタ付パネルであって、前記ゲート電極は、前記ガラス基板と密着する導電膜を有し、前記導電膜は、前記成膜方法によって形成された薄膜トランジスタ付パネルである。
本発明は、シリコンを主成分とするシリコン層と、ガラス基板と、透明導電膜のうち、いずれか一つ又は二つ以上と接触する導電膜を有する薄膜トランジスタの製造方法であって、前記ターゲットを真空雰囲気中でスパッタリングして、前記導電膜を形成する薄膜トランジスタの製造方法である。
本発明は、シリコンを主成分とするシリコン層と、透明導電膜の両方に接触する導電膜を有する薄膜トランジスタの製造方法であって、前記ターゲットを真空雰囲気中でスパッタリングして、前記導電膜を形成する薄膜トランジスタの製造方法である。
本発明は、シリコンを主成分とするシリコン層と、前記シリコン層と接触する第一の導電膜と、銅を主成分とし、前記第一の導電膜の表面に形成された銅膜と、前記銅膜の表面に形成された第二の導電膜とを有し、前記第二の導電膜に透明導電膜が接触する薄膜トランジスタの製造方法であって、前記ターゲットを真空雰囲気中でスパッタリングして、前記導電膜を形成する薄膜トランジスタの製造方法である。
本発明は、ガラス基板を有し、前記ガラス基板の表面上には、ゲート電極と、シリコンを主成分とするドレイン領域と、シリコンを主成分とするソース領域と、透明導電膜とがそれぞれ配置され、前記ゲート電極に電圧を印加すると、前記ドレイン領域と前記ソース領域が導通する薄膜トランジスタ付パネルを製造する薄膜トランジスタ付パネルの製造方法であって、表面に前記ガラス基板が露出する成膜対象物を真空雰囲気中に配置し、前記真空雰囲気中で、前記ターゲットをスパッタリングして前記ゲート電極を形成する薄膜トランジスタ付パネルの製造方法である。
【発明の効果】
【０００８】
本発明によれば、低抵抗で、かつ成膜対象物に対して密着性の高い導電膜が得られる。また、導電膜をシリコン層と密着するよう形成した場合、そのシリコン層に銅の拡散が起こらない。導電膜を透明導電膜と密着するよう形成した場合、透明導電膜に対するコンタクト抵抗も低い。導電膜はガラス基板に対する密着性も高い。従って、シリコン層や透明導電膜やガラス基板に密着する膜、具体的には、ＴＦＴのソース電極、ドレイン電極、ゲート電極、又は、それら電極のバリア膜として特に適している。
【発明を実施するための最良の形態】
【０００９】
本発明により導電膜を形成する工程について詳細に説明する。
図１の符号１は本発明に用いる成膜装置の一例を示している。成膜装置１は真空槽からなる第一の成膜室２を有しており、第一の成膜室２には真空排気系９と、スパッタガス供給系６と、反応ガス供給系８とが接続されている。
【００１０】
この成膜装置１を用いて導電膜を成膜するには、先ず、真空排気系９によって第一の成膜室２の内部を真空排気し、真空排気を続けながらスパッタガス供給系６からスパッタガスを供給し、必要に応じて反応ガス供給系８から反応ガス（ここでは酸素ガス、Ｏ2）を第一の成膜室２内部に導入し、所定圧力の第一の真空雰囲気を形成する。
第一の成膜室２の内部には、後述する本発明のターゲット１１が配置されている。ターゲット１１は板状であって、第一の成膜室２の内部には、ターゲット１１の表面と対面する位置に基板ホルダ７が配置されている。
【００１１】
成膜対象物は表面にガラスが露出するガラス基板か、表面にシリコン層が形成されたシリコン基板である。
図２（ａ）の符号２１は基板２２の表面にシリコン層２３（ここではアモルファスシリコン層）が形成された成膜対象物を示しており、上記第一の真空雰囲気を維持したまま成膜対象物２１を第一の成膜室２内部に搬入し、シリコン層２３が形成された面、又はガラスが露出する面をターゲット１１に向けた状態で該成膜対象物２１を基板ホルダ７に保持させる。
基板ホルダ７の裏面側には加熱手段４が配置されており、加熱手段４に通電して基板ホルダ７上の成膜対象物２１を所定の成膜温度に加熱する。
【００１２】
本発明のターゲット１１は銅を主成分とし、Ｈｆと、Ｔａと、Ｎｂと、Ｔｉのうち少なくとも１種類の金属（第一の添加金属）と、Ｍｎと、Ｚｎと、Ｓｎのうち少なくとも１種類の金属（第二の添加金属）とを含有している。
【００１３】
ターゲット１１は第一の成膜室２の外部に配置された電源５に接続されており、第一の真空雰囲気を維持しながら、電源５からターゲット１１に電圧を印加すると、ターゲット１１がスパッタリングされ、Ｃｕのスパッタ粒子と、第一の添加金属のスパッタ粒子と、第二の添加金属のスパッタ粒子と、Ｃｕと第一、第二の添加金属の合金のスパッタ粒子が放出される。即ち、ターゲット１１からはＣｕ原子と、第一の添加金属原子と、第二の添加金属原子とがそれぞれ放出される。
【００１４】
上述したように、成膜対象物２１はシリコン層２３又はガラス表面が配置された側の面がターゲット１１に向けられているので、ターゲット１１から放出されたスパッタ粒子はシリコン層２３、又はガラス基板の表面に到達し、導電膜２５が成長する（図２（ｂ））。
【００１５】
薄膜の組成はターゲット１１の組成と略等しくなるので、ターゲット１１表面に成長する導電膜２５は、Ｃｕを主成分とし、上記第一、第二の添加金属を含有する。
導電膜２５が成長している間、成膜対象物２１を所定の成膜温度に加熱すると、導電膜２５のシリコン層２３やガラスに対する密着性がより高くなる。
【００１６】
第一の成膜室２には真空槽で構成された第二の成膜室３が接続されている。第二の成膜室３には真空排気系９とスパッタガス供給系６とが接続されており、真空排気系９で第二の成膜室３内部を真空排気した後、真空排気を続けながらスパッタガス供給系６からスパッタガスを供給して、第二の成膜室３内部に反応ガスを含有しない第二の真空雰囲気を形成しておく。
【００１７】
導電膜２５を所定膜厚まで成長させた後、成膜対象物２１の一部を後述する「密着性」と、「比抵抗」と、「拡散防止」、「反応ガスの導入」の各試験のために成膜装置１から取り出し、不図示の加熱装置に搬入して加熱処理（アニール処理）を行い、残りの成膜対象物２１を第二の真空雰囲気を維持したまま第二の成膜室３内部に搬入する。
【００１８】
第二の成膜室３内部には銅を主成分とし、第一、第二の添加金属のいずれも含有しない銅ターゲット１５が配置されており、第二の真空雰囲気を維持しながら、第二の成膜室３を接地電位に置いた状態で銅ターゲット１５に負電圧を印加してスパッタリングすると、導電膜２５の表面に、銅を主成分とし、第一、第二の添加金属のいずれも含有しない銅膜が成長する。
図２（ｃ）は銅膜２６が形成された状態を示しており、この状態の成膜対象物２１を成膜装置１から取り出し、後述する「電極評価試験」に用いた。
【実施例】
【００１９】
銅を主成分とし、第一の添加金属であるＨｆと、第二の添加金属であるＭｎ、Ｓｎ、Ｚｎの添加量がそれぞれ異なるターゲット１１を作製した。成膜対象物としてガラス基板を用い、各ターゲットをスパッタリングして、図２（ａ）、（ｂ）に示した工程でガラス基板表面に導電膜２５を成膜した後、更にアニール処理を行い、試験片を作製した。
【００２０】
尚、ターゲット１１の形状はそれぞれ直径７インチの円盤状であり、導電膜２５の目標膜厚はそれぞれ３００ｎｍであり、スパッタガスの種類はＡｒガスであり、成膜時における第一の成膜室２内部の全圧を０．４Ｐａとした。下記「密着性試験」と、「比抵抗試験」と、「拡散防止試験」用の試験片を作成する際には、第一の成膜室２に反応ガスを導入せずにスパッタリングを行った。
ターゲット１１中のＨｆの含有量と、第二の添加金属の種類及び含有量と、後アニール温度（アニール処理の時の加熱温度）をそれぞれ下記表１、２に記載する。
【００２１】
【表１】
2008124450.tif 000003
【００２２】
【表２】
2008124450.tif 000004
【００２３】
上記表１、２中の「後アニール温度、０℃」とは導電膜２５成膜後に加熱を行わなかった場合である。
各試験片について下記の条件で「密着性試験」を行った。
【００２４】
＜密着性試験＞
成膜対象物２１の導電膜２５を形成した面に先端が鋭利なカッタナイフで１ｍｍ角のマスを１０行×１０列、計１００個の刻みを入れ、粘着テープ（型番６１０のスコッチテープ）を貼り付けた後、粘着テープを剥がした時に残存する膜の個数で評価した。全部剥離した場合は０／１００、１つも剥離しない場合は１００／１００となり、分子の数が大きい程密着性が高いことになる。その結果を上記表１、２に記載した。
【００２５】
上記表１、２から分かるように、第一、第二の添加金属を含有しない純銅ターゲットを用いた場合、形成された薄膜は第一、第二の添加金属を含有しておらず、後アニール温度を高くしても密着性は悪かった。
【００２６】
これに対し、第一、第二の添加金属が含有された導電膜２５は密着性が高く、第一、第二の添加金属を両方含有する導電膜２５はアニール処理をしなくても、導電膜２５の剥離が起こらなかった。
本発明では、Ｚｒを除く添加金属について検討したが、上記第一の添加金属の代わりに、Ｚｒを用いた場合の密着性試験の結果を参考例として下記表３、４に記載する。
【００２７】
【表３】
2008124450.tif 000005
【００２８】
【表４】
2008124450.tif 000006
【００２９】
＜比抵抗試験＞
上記密着性試験で作製した試験片のうち、ターゲット１１のＭｎ含有量が１．０原子％（ａｔ％）であった試験片と、Ｈｆの含有量がそれぞれ１．０ａｔ％であった試験片について導電膜２５の比抵抗を測定した。
【００３０】
これとは別に、純銅からなるターゲットをスパッタリングし、ガラス基板表面に銅膜を形成して比較対照の試験片とした。その試験片の銅膜の比抵抗も測定した。それらの結果を図３、４に記載する。
【００３１】
図３、４から分かるように、第一、第二の添加金属の含有量が多くなる程比抵抗が増加し、後アニール温度が高くなる程比抵抗は減少する傾向があった。
これは、第一、第二の添加金属は、導電膜２５の主成分であるＣｕと固溶しない性質を持つため、アニール処理によって第一、第二の添加金属が析出してＣｕ単体としての抵抗値に近づいたためである。
【００３２】
また、Ｈｆ含有量が１．０ａｔ％でありＭｎの含有量がゼロの時（図４）と、Ｍｎの含有量が１．０ａｔ％でありＨｆの含有量がゼロの時（図３）を比べれば明らかなように、Ｈｆを含有する場合は、Ｍｎを含有する場合に比べてアニール処理しなかった時の比抵抗が小さい。Ｈｆのような第一の添加金属は、Ｍｎのような第二の添加金属に比べて、アニール温度が低い場合の比抵抗上昇の抑制効果が高いことが確認された。
【００３３】
アニール処理を高温で行うと、成膜対象物２１がダメージを受けたり、後述するようにＩＴＯとのコンタクト抵抗が上昇する。従って、成膜対象物２１の高温加熱を避ける場合には、第一の添加金属をターゲット１１に含有させることが必須である。
尚、参考例として第一の添加金属の代わりにＺｒを用いた場合の比抵抗試験の結果を図５、６に記載する。
【００３４】
＜拡散防止試験＞
表面にシリコン層２３が露出する成膜対象物２１を用い、下記表５記載の組成のターゲット１１を用いた以外は、上記密着性試験に用いた試験片と同じ成膜条件で、シリコン層２３表面に導電膜２５を形成し、試験片を得た。尚、後アニール温度はそれぞれ４５０℃とした。
各試験片から導電膜２５をエッチング除去した後のシリコン層（アモルファスシリコン層）２３表面を電子顕微鏡で観察し、表面が平滑なものを拡散「無し」とし、表面に凹凸が形成されたものを拡散「有り」として評価した。
【００３５】
その評価結果を下記表５に記載する。尚、下記表５には、同じターゲット１１を用いてガラス基板表面に導電膜２５を形成した時の、「密着性試験」の結果も併せて記載する。ＨｆとＭｎの含有量がそれぞれ１ａｔ％のターゲット１１を用いた場合と、純銅ターゲットを用いた場合の、エッチング後のシリコン層２３の表面を撮影した電子顕微鏡写真を図７、８に示す。
【００３６】
【表５】
2008124450.tif 000007
【００３７】
上記表５と、図７、８から明らかなように、第一の添加金属を含有するターゲット１１を用いた試験片では、第二の添加金属の含有量がゼロであっても、シリコン層２３表面は平滑なままであり、シリコン層２３への銅の拡散は確認されなかった。
【００３８】
これに対し、第一の添加金属を含有しないターゲット１１を用いた試験片では、ターゲット１１に第二の添加金属が添加されていても、シリコン層２３表面でＣｕとの反応による組成変化が起こって表面が粗面化し、シリコン層に銅が拡散したことが確認された。
【００３９】
以上のことから、ターゲット１１に少なくとも第一の添加金属が含有されていれば、導電膜２５からシリコン層２３への銅の拡散が防止されることが確認された。
尚、参考例として第一の添加金属の代わりにＺｒを用いた場合の拡散防止試験の結果を下記表６に記載する。
【００４０】
【表６】
2008124450.tif 000008
【００４１】
＜反応ガス導入試験＞
上記密着性試験に用いたターゲット１１のうち、第一、第二の添加金属（ＨｆとＭｎ）とがそれぞれ１．０ａｔ％含有されたターゲット１１を用い、スパッタリング時に反応ガス（ここでは酸素ガス、Ｏ2）を導入した以外は、上記「密着性試験」と同じ条件で、ガラス基板の表面に導電膜２５を形成した。次いで、導電膜２５が形成されたガラス基板を３５０℃、真空雰囲気中でアニール処理を行い試験片を得た。これとは別に、第一、第二の添加金属を含有しない純銅ターゲットを用いた以外は同じ条件で銅膜を形成し、比較対照の試験片を得た。
【００４２】
各試験片について導電膜２５及び銅膜の比抵抗を測定した。その測定結果を図９のグラフに示す。図９の縦軸は比抵抗を示し、横軸はスパッタリング時の酸素添加量を示しており、ここで酸素添加量とは第一の成膜室２の全圧から、第一の成膜室２内の酸素分圧を除した値に１００を乗じた値である。
【００４３】
図９から明らかなように、成膜時の酸素ガス導入量がゼロのときには、導電膜２５は銅膜に比べて比抵抗は高かったが、酸素ガスの導入量が増える比抵抗は下がり、酸素ガス分圧が３％以上１０％以下の間では、導電膜２５の比抵抗は銅膜と略等しくなった。
【００４４】
これは、ＣｕはＯ2との化合物を作りにくく、ＨｆやＭｎ等の第一、第二の添加金属と優先的に反応して形成された酸化物は、Ｃｕと積極的に分離するためと考えられる。
酸素ガス分圧が１０％を超えると、導電膜２５の比抵抗は銅膜よりも高くなった。これは、所定量以上の酸素ガスを添加するとＣｕの酸化が進行し、その結果、導電膜２５全体の比抵抗が上昇するためと考えられる。
尚、参考例として第一の添加金属の代わりにＺｒを用いた場合の反応ガス導入試験の結果を図１０に記載する。
【００４５】
＜電極評価試験＞
成膜対象物として表面にガラスが露出するガラス基板と、表面にシリコン層２３が露出する基板２２の２種類を用意した。
上記「密着性試験」で用いたターゲット１１のうち、第一の添加金属（Ｈｆ）と、第二の添加金属（Ｍｎ、Ｓｎ、Ｚｎ）の含有量がそれぞれ１ａｔ％である３種類のターゲット１１を用い、目標の膜厚を３５０ｎｍへ変えた以外は上記「密着性試験」と同じ条件で成膜対象物の表面（シリコン層２３又はガラス基板）に導電膜２５からなる電極を形成し、試験片を得た。
【００４６】
これとは別に、上記３種類のターゲット１１を用いて膜厚５０ｎｍの導電膜２５を成膜対象物表面に形成した後、上記図２（ｃ）に示したように、純銅ターゲットを用いて導電膜２５表面に膜厚３００ｎｍの銅膜２６を形成し、導電膜２５と、銅膜２６の積層膜からなる電極が形成された試験片を得た。
【００４７】
比較対照として、成膜対象物表面に膜厚３５０ｎｍの銅膜からなる電極が形成された試験片を用い、各試験片について、上述した「密着性試験」と「比抵抗試験」と、「拡散防止試験」を行った。その評価結果を下記表７に記載する。
【００４８】
【表７】
2008124450.tif 000009
【００４９】
上記表７から明らかなように、シリコン層２３の表面に直接銅膜を形成した試験片では、シリコン層２３への銅の拡散が起こったが、シリコン層２３表面に第一、第二の添加金属を含有する導電膜２５を形成してから銅膜２６を形成した試験片では、シリコン層２３への銅の拡散が起こらなかった。
【００５０】
また、薄膜の導電膜２５と厚膜の銅膜２６とで電極を構成した場合には、厚膜の導電膜２５だけで電極を構成した場合と比べ比抵抗が小さく、その値は銅膜で電極を構成した場合と略等しかった。
以上のことから、電極を導電膜２５と銅膜２６とで構成すれば、シリコン層２３への銅の拡散が防止され、かつ比抵抗が小さく、シリコン層２３表面に形成する電極として特に優れていることが確認された。
尚、参考例として第一の添加金属の代わりにＺｒを用いた場合の電極評価試験の結果を下記表８に記載する。
【００５１】
【表８】
2008124450.tif 000010
【００５２】
＜ＩＴＯコンタクト抵抗＞
上記「電極評価試験」と同じターゲット１１を用い、成膜対象物であるガラス基板の表面に導電膜２５を形成した後、該導電膜２５をパターニングして薄膜電極を作成した。尚、導電膜２５の成膜条件は、上記「密着性試験」と同じとした。
【００５３】
次いで、ガラス基板の薄膜電極が形成された側の面にＩＴＯ薄膜を成膜後、該ＩＴＯ薄膜をパターニングして、ＩＴＯからなり、薄膜電極と接触する接続電極を作成し、３種類の試験片を得た。
更に、比較対照として、本発明のターゲット１１に代え、Ａｌターゲットと純銅ターゲットを用いた以外は、上記と同様の条件で２種類の試験片を作成した。これら５種類の試験片について、アニール処理前とアニール処理後（後アニール温度２５０℃）のコンタクト抵抗（薄膜電極と接続電極の間の抵抗）を測定した。その結果を下記表９に記載する。
【００５４】
【表９】
2008124450.tif 000011
【００５５】
尚、上記表９の「ａｓ  ｄｅｐｏ．」とは、アニール処理前の測定結果である。
【００５６】
上記表９から明らかなように、本発明により成膜された導電膜２５（薄膜電極）は、アニール処理前もアニール処理後も、Ａｌターゲットを用いた薄膜電極に比べてコンタクト抵抗が小さかった。
【００５７】
以上のことから、本発明のターゲット１１を用いれば、ＩＴＯのような透明導電膜に対するコンタクト抵抗の小さい電極が得られることが確認された。
尚、Ｃｕを主成分とし、第一の添加金属（Ｈｆ）だけが添加されたターゲットを用いて、第二の添加金属を含有しない導電膜２５を形成したところ、ＩＴＯに対する密着性が悪かった。
【００５８】
第二の添加金属を含有する導電膜２５の方が、第二の添加金属を含有しない導電膜２５に比べて密着性が優れているのは、Ｚｎ、Ｍｎ、Ｓｎのような第二の添加金属が、ＩＴＯやＺｎＯ等の透明酸化物に含有される金属成分が導電膜２５に拡散するのを防止するためと考えられる。
【００５９】
尚、導電膜２５を成膜する時には、成膜対象物を加熱することが望ましい。本発明者等が成膜時の加熱温度について検討したところ、スパッタリング時に成膜対象物を１２０℃以上にすれば、加熱しない場合に比べ密着性が顕著に向上することが分かった。
尚、参考例として第一の添加金属の代わりにＺｒを用いた場合のＩＴＯコンタクト抵抗試験の結果を下記表１０に記載する。
【００６０】
【表１０】
2008124450.tif 000012
【００６１】
次に、本発明のＴＦＴ（薄膜トランジスタ）の一例について説明する。
図１１（ａ）の符号４１は表面に絶縁層（例えばＳｉＯ2層）４２が形成された透明基板を示しており、絶縁層４２の表面の所定領域にはＳｉを主成分とし、ドーパントが添加されたシリコン層６１が配置されている。
シリコン層６１にはソース領域６２と、ドレイン領域６４とが形成され、ソース領域６２とドレイン領域６４との間にはチャネル領域６３が形成されている。
シリコン層６１の表面にはソース領域６２と、チャネル領域６３と、ドレイン領域６４に亘ってゲート酸化膜６６が形成され、ゲート酸化膜６６の表面にはゲート電極６７が配置されている。
【００６２】
絶縁層４２のゲート電極６７が配置された側の面は第一の層間絶縁膜４３で覆われている。ソース領域６２の一部と、ドレイン領域６４の一部はゲート酸化膜６６からはみ出しており、第一の層間絶縁膜４３には、ソース領域６２がゲート酸化膜６６からはみ出た部分が底面に露出する第一の貫通孔６９ａと、底面にドレイン領域６４のゲート酸化膜６６からはみ出した部分が露出する第二の貫通孔６９ｂとが形成されている。
【００６３】
この状態の透明基板４１を成膜対象物として図１に示した成膜装置１に搬入し、Ｃｕを主成分とし、第一、第二の添加金属が含有されたターゲット１１を用いて図２（ｂ）に示した工程で、第一の層間絶縁膜４３が形成された側の面に導電膜（第一の導電膜）を形成し、更に図２（ｃ）に示した工程で第一の導電膜の表面に銅膜を形成する。
【００６４】
図１１（ｂ）は第一の導電膜５２と銅膜５３が形成された状態を示しており、第一の導電膜５２は第一の層間絶縁膜４３の表面と、第一、第二の貫通孔６９ａ、６９ｂの内壁面及び底面と密着している。
従って、第一の導電膜５２は第一、第二の貫通孔６９ａ、６９ｂの底面でソース領域６２の表面とドレイン領域６４の表面にそれぞれ密着している。また、この状態では、第一、第二の貫通孔６９ａ、６９ｂの内部は第一の導電膜５２と銅膜５３とで充填されている。
【００６５】
次に、その状態の透明基板４１を第一の成膜室２に戻し、第一の導電膜５２の成膜に用いたものと同じターゲット１１をスパッタリングし、銅膜５３の表面に導電膜（第二の導電膜）５４を形成する（図１１（ｃ））。
図１１（ｃ）の符号５０は第一、第二の導電膜５２、５４と銅膜５３とからなる導電体を示している。
【００６６】
次に、この導電体５０をパターニングして、導電体５０の第一の貫通孔６９ａに充填された部分と、第二の貫通孔６９ｂに充填された部分を分離する。図１１（ｄ）の符号５１は導電体５０の第一の貫通孔６９ａに充填された部分と、その周囲に残った部分とからなるソース電極を示し、同図の符号５５は導電体５０の第二の貫通孔６９ｂに充填された部分と、その周囲に残った部分とからなるドレイン電極を示している。
【００６７】
上述したように、第一の導電膜５２は第一、第二の貫通孔６９ａ、６９ｂの底面でソース領域６２とドレイン領域６４に密着するから、ソース電極５１の第一の導電膜５２がソース領域６２に、ドレイン電極５５の第一の導電膜５２がドレイン領域６４に電気的に接続されている。
【００６８】
銅膜５３と第二の導電膜５４は第一の導電膜５２に電気的に接続されているから、ソース電極５１の銅膜５３と第二の導電膜５４は第一の導電膜５２を介してソース領域６２に電気的に接続され、ドレイン電極５５の銅膜５３と第二の導電膜５４は第一の導電膜５２を介してドレイン領域６４に電気的に接続されている。従って、ソース電極５１全体がソース領域６２に電気的に接続され、ドレイン電極５５全体がドレイン領域６４に電気的に接続されている。
【００６９】
次に、透明基板４１のソース電極５１とドレイン電極５５が形成された側の面に第二の層間絶縁膜４４を形成し、第二の層間絶縁膜４４表面の所定位置に遮蔽膜７６を配置した後、第二の層間絶縁膜４４の遮蔽膜７６が配置された側の面に第三の層間絶縁膜４６を形成する（図１２（ｅ））。
【００７０】
次いで、ドレイン電極５５の真上の位置で第二、第三の層間絶縁膜４４、４６を連通する第三の貫通孔７２を形成し、該第三の貫通孔７２の底面にドレイン電極５５の第二の導電膜５４を露出させた後、第三の貫通孔７２が形成された側の面に、スパッタリング法等によってＩＴＯの透明導電膜を形成し、該透明導電膜をパターニングして、第三の貫通孔７２を充填するＩＴＯと、第三の貫通孔７２上とその周囲に残った透明導電膜とで透明電極７１を構成する（図１２（ｆ））。
【００７１】
図１２（ｆ）の符号４０は透明電極７１が形成された状態のＴＦＴパネル（薄膜トランジスタ付パネル）を示している。上述したように、第三の貫通孔７２の底面にはドレイン電極５５の第二の導電膜５４の表面が位置するから、透明電極７１はドレイン電極５５の第二の導電膜５４に電気的に接続されている。
【００７２】
従って、ドレイン電極５５の銅膜５３と第一の導電膜５２は第二の導電膜５４を介して透明電極７１に電気的に接続され、ドレイン電極５５全体が透明電極７１に電気的に接続され、ドレイン電極５５を介して透明電極７１とドレイン領域６４とが電気的に接続されている。
【００７３】
ソース電極５１は不図示のソース配線に接続されている。ソース電極５１とドレイン電極５５の間に電圧を印加した状態で、ゲート電極６７に電圧を印加すると、ソース領域６２とドレイン領域６４の間で、チャネル領域６３を通って電流が流れる。透明電極７１は、ドレイン電極５５と、ドレイン領域６４と、チャネル領域６３と、ソース領域６２とを介してソース電極５１に接続される。
【００７４】
上述したように、第一、第二の添加金属を含有する第一の導電膜５２はＳｉに対する密着性が高く、拡散防止性にも優れているので、ソース電極５１とドレイン電極５５はシリコン層６１から剥がれ難く、しかもシリコン層６１に銅が拡散しない。
また、第一、第二の添加金属を含有する第二の導電膜５４は、ＩＴＯに対する密着性が高く、コンタクト抵抗も低いので、透明電極７１はドレイン電極５５から剥がれ難く、透明電極７１とドレイン電極５５との間の導通性も優れている。
【００７５】
このように、本発明により成膜された第一、第二の導電膜５２、５４は、シリコン層６１や透明電極７１に接触する電極や配線のバリア膜として優れている。
尚、ＴＦＴパネル４０の透明基板４１表面上には、ＴＦＴ６０から離間した位置にゲート配線膜やソース配線膜等他の配線や他の電気部品も配置されている。ここでは、ゲート配線膜７４を図示した。
以上は、ソース電極５１とドレイン電極５５の表面と裏面に、それぞれ第一、第二の導電膜５２、５４を形成する場合について説明したが本発明はこれに限定されるものではない。
【００７６】
図１３の符号８０は本発明により製造されるＴＦＴパネルの第二例を示している。このＴＦＴパネル８０は、ガラス基板のような透明基板８２と、透明基板８２表面に配置されたＴＦＴ９０とを有している。
このＴＦＴ９０のゲート電極８３は透明基板８２表面に配置されており、透明基板８２のゲート電極８３が配置された側の面には、ゲート電極８３の表面及び側面を覆う絶縁膜８４が形成され、絶縁膜８４表面のゲート電極８３上の位置にはシリコン層８６が配置され、絶縁膜８４表面のシリコン層８６から離間した位置には、透明導電膜からなる透明電極８５が配置されている。
【００７７】
シリコン層８６には、図１２（ｆ）に示したシリコン層６１と同様にソース領域８７と、チャネル領域８８と、ドレイン領域８９とが形成されている。ソース領域８７の表面にはソース電極９１の底面が密着し、ドレイン領域８９の表面にはドレイン電極９２の底面が密着している。ドレイン電極９２は一部が透明電極８５まで伸ばされ、その底面が透明電極８５の表面と密着しており、従ってドレイン電極９２の底面は、ドレイン領域８９と透明電極８５の両方に密着している。
【００７８】
ソース電極９１とドレイン電極９２は、銅を主成分とし、第一、第二の添加金属が含有された導電膜９３と、導電膜９３表面に配置された銅膜９４とを有している。
ソース電極９１とドレイン電極９２は、例えば、透明基板８２の表面上に透明電極８５と、シリコン層８６とが露出された物を成膜対象物として用い、該成膜対象物の透明電極８５とシリコン層８６とが露出する面全部に導電膜９３を形成し、導電膜９３の表面に銅膜９４を形成した後、導電膜９３と銅膜９４とを一緒にパターニングして形成されている。
【００７９】
ドレイン電極９２とソース電極９１の底面にはそれぞれ導電膜９３が位置している。上述したようにドレイン電極９２の底面はドレイン領域８９と透明電極８５の両方に密着しているから、ドレイン電極９２の導電膜９３は、透明電極８５とドレイン領域８９の両方に電気的に接続されている。
【００８０】
銅膜９４は導電膜９３と密着しているから、ドレイン電極９２の銅膜９４は導電膜９３を介して透明電極８５とドレイン領域８９の両方に電気的に接続され、ドレイン電極９２全体がドレイン領域８９と透明電極８５の両方に電気的に接続されている。
また、ソース電極９１は底面がソース領域８７に密着しているから、ソース電極９１の導電膜９３はソース領域８７に電気的に接続され、ソース電極９１の銅膜９４は導電膜９３を介してソース領域８７に電気的に接続され、ソース電極９１全体がソース領域８７に電気的に接続されている。
【００８１】
上述したように、第一、第二の添加金属を含有する導電膜９３は透明導電膜に対するコンタクト抵抗が低いので、ドレイン電極９２と透明電極８５との導通性は優れている。
また、導電膜９３はシリコン層８６に対する密着性が高く、拡散防止性も高いので、ドレイン電極９２とソース電極９１はシリコン層８６から剥がれ難く、銅がシリコン層８６に拡散することもない。
【００８２】
このＴＦＴパネル８０においても、ソース電極９１は不図示のソース配線に接続されている。ソース電極９１とドレイン電極９２の間に電圧を印加した状態で、ゲート電極８３に電圧を印加すると、ソース領域８７とドレイン領域８９の間でチャネル領域８８を通って電流が流れる。透明電極８５は、ドレイン電極９２と、ドレイン領域８９と、チャネル領域８８と、ソース領域８７とを介してソース電極９１に接続される。
尚、本発明により製造された導電膜は透明基板８２（ガラス基板）に対する密着性も高いので、ゲート電極８３の少なくとも透明基板８２と密着する部分を、本発明により形成された導電膜で構成することができる。
具体的には、表面に透明基板８２が露出する成膜対象物を、真空雰囲気が形成された真空槽内に搬入し、上記ターゲット１１を真空槽内部でスパッタリングし、導電膜を透明基板８２表面に密着形成する。
導電膜をそのままパターニングしてゲート電極８３とする。又は、真空雰囲気中で純銅ターゲットをスパッタリングして、導電膜（第一の導電膜）の表面に銅膜を形成した後、真空雰囲気中で上記ターゲット１１をスパッタリングして銅膜の表面に第二の導電膜を形成し、積層構造の導電体を得る。その導電体をパターニングしてゲート電極８３を形成してもよい。
ゲート電極８３は単層の導電膜で構成されたものよりも、積層構造の導電体で構成されたものの方が、全体の膜厚が同じであれば、比抵抗が小さい。
【００８３】
以上は、ソース電極とドレイン電極を導電膜（第一、第二の導電膜）と、銅膜とで構成した場合について説明したが本発明はこれに限定されるものではない。図１４の符号１４０は本発明の第三例のＴＦＴパネルを示している。
【００８４】
このＴＦＴパネル１４０はソース電極１５１とドレイン電極１５５が、本発明の成膜方法で成膜された導電膜で構成された以外は、上記図１２（ｆ）に示したＴＦＴパネル４０と同じ構成を有しており、その導電膜はシリコン層６１と、透明電極７１の両方に直接接触する。
【００８５】
上述したように、本発明の成膜方法で成膜された導電膜はＩＴＯに対するコンタクト抵抗が低く、シリコン層に対する密着性や拡散防止性にも優れているので、このＴＦＴパネル１４０は電極は剥がれ難く、電極間の導通性にも優れている。
本発明のＴＦＴパネル４０、８０、１４０は、例えば、液晶ディスプレイや有機ＥＬ表示装置等に用いられる。
【００８６】
以上は透明電極７１、８５の構成材料としてＩＴＯを用いたが本発明はこれに限定されず、ＩＴＯ以外にも酸化亜鉛膜等、種々の透明酸化物からなる透明導電膜を用いることができる。
【００８７】
第一の添加金属はＨｆに限定されず、Ｔａと、Ｎｂと、Ｔｉを用いることもできる。また、ターゲットに含有させる第一、第二の添加金属の種類も特に限定されず、同一のターゲットに第一、第二の添加金属のいずれか一方又は両方を２種類以上ずつ含有させることもできる。
【００８８】
ターゲットに含有される第一の添加金属の含有量（第一の添加金属が複数種類の場合はその総量）は０．５ａｔ％以上１０ａｔ％以下が好ましく、０．５ａｔ％未満になるとシリコン層やガラス基板に対する密着性が劣るだけでなく、シリコン層への拡散防止能力が無くなり、逆に１０ａｔ％を超えると電極や配線への使用が困難になる程、比抵抗が高くなる。
【００８９】
また、第二の添加金属の含有量（第二の添加金属が複数種類の場合はその総量）は０．５ａｔ％以上１０ａｔ％以下が好ましく、０．５ａｔ％未満であると透明導電膜等に対する密着性が劣り、逆に１０ａｔ％を超えると電極や配線への使用が困難になる程、比抵抗が高くなる。
【００９０】
本発明のターゲットは銅と第一、第二の添加金属が同じターゲットに含有されたものに限定されない。例えば、銅を主成分とする主ターゲット（例えば銅の純度９９．９％以上）の表面に、第一、第二の添加金属を主成分とし、主ターゲットよりも平面形状の小さい副ターゲット（チップ）を配置したものも本発明には含まれる。
【００９１】
第一、第二の添加金属は同一の副ターゲットに含有させてもよいし、第一の添加金属を主成分とする副ターゲットと、第二の添加金属を主成分とする副ターゲットをそれぞれ主ターゲット表面に配置してもよい。また、第一、第二の添加金属のうち、いずれか一方又は両方を主ターゲットに含有させることもできる。
【００９２】
副ターゲットを主ターゲットに密着させ、電気的に接続しておけば、主ターゲットをスパッタリングするときに副ターゲットも一緒にスパッタリングされる。
また、主ターゲットと副ターゲットは離間していてもよく、この場合は主ターゲットと副ターゲットに同時に電圧を印加すれば、銅を主成分とし、第一、第二の添加金属を含有する導電膜が得られる。
銅と第一、第二の添加金属が別々のターゲット（主、副ターゲット）に含有された場合、スパッタリングによって、真空槽内部に銅のスパッタ粒子と、第一の添加金属のスパッタ粒子と、第二の添加金属のスパッタ粒子が放出される。即ち、銅と第一、第二の添加金属が同じターゲット１１に含有される場合と同様に、スパッタリングによって、銅原子と、第一、第二の添加金属原子が放出される。
【００９３】
図１２（ｆ）に示したように、本発明の導電膜を２層以上積層させる場合、各導電膜毎にターゲットを変えて、第一、第二の添加金属の種類や含有量が異なる導電膜を積層してもよい。また、各導電膜毎に、反応ガスの導入量や種類、成膜時の真空雰囲気の圧力、スパッタガスの種類や導入量等の成膜条件を変えてもよい。
【００９４】
アニール処理の方法は特に限定されないが、真空雰囲気中で行うことが好ましく、また、導電膜が形成された状態の成膜対象物を、他の成膜室や加熱装置へ搬送する間、成膜対象物を大気に晒さず、真空雰囲気中で搬送することが好ましい。
【００９５】
スパッタガスはＡｒに限定されず、Ａｒ以外にもＮｅ、Ｘｅ等を用いることもできる。また、導電膜は、ＴＦＴや、ＴＦＴパネルの電極やバリア膜だけではなく、半導体素子や配線板等の他の電子部品のバリア膜や電極（配線膜）に用いることもできる。
【００９６】
反応ガスの種類は特に限定されないが、化学構造中に酸素原子を含む酸化ガス、又は化学構造中に窒素原子を含む窒化ガスのいずれか一方又は両方を用いることができる。
酸化ガスとしては、酸素（Ｏ2）以外にも、Ｏ3、Ｈ2Ｏ等を用いることもできる。窒化ガスとしては、Ｎ2、ＮＨ3、ヒドラジン、アミン系アルキル化合物、アジ化合物等を用いることもできる。酸化ガスと窒化ガスはそれぞれ単独で用いてもよいし、２種類以上を用いてもよい。
【００９７】
成膜対象物に用いる透明基板はガラス基板に限定されず、例えば石英基板、プラスチック基板を用いることもできる。
本発明に用いるシリコン層の種類や製造方法は特に限定されず、例えば、スパッタ法や蒸着法等で堆積させたシリコン層（アモルファスシリコン層、ポリシリコン層）等、ＴＦＴのシリコン層に用いられるものを広く用いることができる。
【００９８】
上述したように、導電膜（第一、第二の導電膜）と銅膜の積層膜で１つの電極や配線を構成する場合、導電膜の膜厚は特に限定されないが、膜厚が厚すぎると電極全体の比抵抗が高くなりすぎるので、導電膜の膜厚は電極全体の膜厚の１／３以下が好ましい。また、シリコン層やガラス基板に対する密着性と拡散防止性を考慮すると、導電膜の膜厚は１０ｎｍ以上であることが好ましい。
以上は、成膜対象物の表面に、シリコン層と透明導電膜の両方が露出する、ガラス基板だけが露出する、又はシリコン層だけが露出する場合について説明したが、本発明はこれに限定されない。
例えば、透明導電膜だけが露出する、透明導電膜とガラス基板の両方が露出する、又はシリコン層と、透明導電膜と、ガラス基板がそれぞれ露出する成膜対象物を用いることもできる。
該成膜対象物を真空雰囲気に配置し、該真空雰囲気にスパッタガスと、必要に応じて反応ガスを供給し、該真空雰囲気中でターゲット１１をスパッタリングして、成膜対象物の表面に導電膜を形成する。
成膜対象物の表面に透明導電膜だけが露出する場合は、透明導電膜だけに密着する導電膜が得られる。成膜対象物の表面に透明導電膜とガラス基板の両方が露出する場合には、透明導電膜とガラス基板の両方に密着する導電膜が得られる。成膜対象物表面にシリコン層と、透明導電膜と、ガラス基板がそれぞれ露出する場合は、シリコン層と、透明導電膜と、ガラス基板にそれぞれ密着する導電膜が得られる。
【図面の簡単な説明】
【００９９】
【図１】本発明に用いる成膜装置の一例を説明する断面図
【図２】（ａ）〜（ｃ）：導電膜と銅膜を成膜する工程を説明する断面図
【図３】Ｈｆの含有量と比抵抗と後アニール温度との関係を示すグラフ
【図４】Ｍｎの含有量と比抵抗と後アニール温度との関係を示すグラフ
【図５】比抵抗と後アニール温度との関係を示すグラフ（参考例１）
【図６】比抵抗と後アニール温度との関係を示すグラフ（参考例２）
【図７】導電膜のシリコン層拡散性を示す電子顕微鏡写真
【図８】銅膜のシリコン層拡散性を示す電子顕微鏡写真
【図９】反応ガスの分圧と、比抵抗との関係を示すグラフ
【図１０】反応ガスの分圧と、比抵抗との関係を示すグラフ（参考例）
【図１１】（ａ）〜（ｄ）：ＴＦＴパネルを製造する工程の前半を説明する断面図
【図１２】（ｅ）、（ｆ）：ＴＦＴパネルを製造する工程の後半を説明する断面図
【図１３】本発明により製造されるＴＦＴパネルの一例を説明する断面図
【図１４】本発明により製造されるＴＦＴパネルの他の例を説明する断面図
【符号の説明】
【０１００】
１……成膜装置    ２……第一の成膜室（真空槽）  １１……ターゲット    ２２……基板    ２３、６１、８６……シリコン層    ２５、５２、５４、９３……導電膜（第一、第二の導電膜）    ２６、５３、９４……銅膜    ４１、８２……透明基板    ４０、８０、１４０……ＴＦＴパネル    ６０、９０……ＴＦＴ    ６２、８７……ソース領域    ６４、８９……ドレイン領域    ７１、８５……透明電極（透明導電膜）
【図１】
2008124450.tif 000013
【図２】
2008124450.tif 000014
【図３】
2008124450.tif 000015
【図４】
2008124450.tif 000016
【図５】
2008124450.tif 000017
【図６】
2008124450.tif 000018
【図９】
2008124450.tif 000019
【図１０】
2008124450.tif 000020
【図１１】
2008124450.tif 000021
【図１２】
2008124450.tif 000022
【図１３】
2008124450.tif 000023
【図１４】
2008124450.tif 000024
【図７】
2008124450.tif 000025
【図８】
2008124450.tif 000026