(57)【要約】【課題】本発明は、半導体の検査や半導体をベアチップ実装する基板に関して、材料やプロセスのばらつきによって生じる配線精度のばらつきという課題が生じている。本発明は、このような課題のもとで考え出されたものであって、高い配線精度が得られる基板を提供することを目的としている。【解決手段】電気絶縁層１０１と前記電気絶縁層の少なくとも片側の主平面に形成された配線パターン１０２を有する配線板１０５と、前記配線板と熱膨張係数の異なる拘束材１０４と、前記配線板と前記拘束材を接着する接着層１０３で構成され、前記接着層の硬化温度が前記配線板のガラス転移温度より低いことを特徴とする回路基板である。この構成において、接着層の硬化温度を適切に選択することで電気絶縁層と拘束材の熱膨張差を利用して配線精度を高精度に調整することができ、高精度な回路基板を提供することができる。【選択図】図１
2008078530.tif 000002
【特許請求の範囲】
【請求項１】
電気絶縁層と前記電気絶縁層の少なくとも片側の主平面に形成された配線パターンを有する配線板と、
前記配線板と熱膨張係数の異なる拘束材と、
前記配線板と前記拘束材を接着する接着層で構成され、
前記接着層の硬化温度が前記配線板のガラス転移温度より低いことを特徴とする回路基板。
【請求項２】
電気絶縁層と前記電気絶縁層の少なくとも両主平面に形成された配線パターンを有する配線板と、
前記配線パターンに実装した電子部品と、
前記配線板と熱膨張係数の異なる拘束材と、
前記電子部品を内蔵し前記配線板と前記拘束材を接着する接着層で構成され、
前記接着層の硬化温度が前記配線板のガラス転移温度より低いことを特徴とする回路基板。
【請求項３】
電気絶縁層と前記電気絶縁層の少なくとも両主平面に形成された配線パターンを有する配線板と、
前記配線パターンに実装した電子部品と、
前記配線板と熱膨張係数の異なる拘束材と、
前記電子部品を内蔵し、前記配線板と接着する内蔵層と、
前記内蔵層と前記拘束材を接着する接着層で構成され、
前記接着層の硬化温度が前記配線板及び前記内蔵層のガラス転移温度より低いことを特徴とする回路基板。
【請求項４】
前記接着層のガラス転移温度が１２０℃以上であることを特徴とする請求項１〜３記載の回路基板。
【請求項５】
前記拘束材がインバー、低熱膨張ガラス、炭素繊維、セラミックのいずれか少なくとも一つを含むことを特徴とする請求項１〜３記載の回路基板。
【請求項６】
前記配線板と、前記接着層が前記拘束材の両面に形成されている請求項１〜３記載の回路基板。
【請求項７】
電気絶縁層と前記電気絶縁層の少なくとも片側の主平面に形成された配線パターンを有する配線板の前記配線パターンの寸法誤差を計測する工程と、
接着層を介して前記配線板と熱膨張係数の異なる拘束材と前記配線板を積層する工程と、
前記寸法誤差に応じて硬化温度を調整して前記接着層を硬化する工程を有する回路基板の製造方法。
【請求項８】
電気絶縁層と前記電気絶縁層の少なくとも片側の主平面に形成された配線パターンを有する配線板の寸法誤差を計測する工程と、
前記寸法誤差に応じて拘束材を選定する工程と、
接着層を介して前記配線板と熱膨張係数の異なる拘束材と前記配線板を積層する工程と、
前記寸法誤差に応じて硬化温度を調整して前記接着層を硬化する工程を有する回路基板の製造方法。
【請求項９】
電気絶縁層と前記電気絶縁層の少なくとも両主平面に形成された配線パターンを有する配線板の寸法誤差を計測する工程と、
前記配線パターンに電子部品を実装する工程と、
接着層を介して前記配線板と熱膨張係数の異なる拘束材と前記配線板を積層し前記電子部品を前記接着層に埋設する工程と、
前記寸法誤差に応じて硬化温度を調整して前記接着層を硬化する工程を有する回路基板の製造方法。
【請求項１０】
電気絶縁層と前記電気絶縁層の少なくとも両主平面に形成された配線パターンを有する配線板の寸法誤差を計測する工程と、
前記配線パターンに電子部品を実装する工程と、
内蔵層を前記配線板に積層し前記電子部品を埋設する工程と、
前記内蔵層を硬化する工程と、
接着層を介して前記配線板と熱膨張係数の異なる拘束材と前記内蔵層を積層する工程と、
前記寸法誤差に応じて硬化温度を調整して前記接着層を硬化する工程を有する回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップ実装基板、検査基板などに適用される回路基板に関するものである。
【背景技術】
【０００２】
近年、携帯電話等に見られる電子機器の高性能化および小型化の流れの中、これらの電子機器に組み込まれる電子部品の高密度実装化が急速に進んでいる。
【０００３】
高密度実装の手法として、複数の半導体、例えばメモリとＬＳＩや複数のメモリをスタックしたマルチチップパッケージや、半導体素子をベアチップの状態で回路基板に面実装するフリップチップ実装等がある。これらの取組は面積の大きな半導体の実装面積を低減することで高密度実装を実現している。これらのベアチップ実装やマルチチップパッケージにおいては半導体が良品と保証（ＫＧＤ：Ｋｎｏｗｎ−ｇｏｏｄ−Ｄｉｅ）されていることが前提となる。
【０００４】
一般的な半導体の保証は、半導体をパッケージにした後で、固有欠陥のある半導体素子や、製造上の不良品を時間とストレス（熱）に依存する故障を起こす半導体素子を選別するスクリーニング試験の一つであるバーンイン検査によって行っているが、これをパッケージ化されていないダイ状態の半導体で行うためには、個片化したあとに特殊なソケットを用いて行う必要がある。そこで、半導体の検査をダイ化する前に行うウエハーレベルバーンイン検査が取り組まれている。
【０００５】
ウエハーレベルバーンイン検査は、検査基板を用いて、半導体ウエハ上に並ぶ半導体素子の各電極にプローブを接触させて、回路状態の電気的特性を一度に検査する方法である。ウエハーレベルバーンイン検査はＫＧＤの提供だけではなく、検査時間の短縮や、省電力化、設計（工程）改善サイクルの短時間等メリットは大きい。このウエハーレベルバーンイン検査を行うために特許文献１の様なシステムが開発されている。
【特許文献１】特開平７−２３１０１９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、このウエハーレベルバーンインに用いる基板は、全ての半導体素子を検査するために、当然、半導体並の配線精度が必要となる。配線精度を高めるためには、ガラスマスクの使用や分割露光などの方法があるが、樹脂を用いる回路基板では、半導体のＳｉとは異なり、材料自体のばらつきや、作製プロセスにおいて樹脂の硬化時の挙動のばらつきや、熱膨張等、形状の安定性等ばらつく要因が多く、歩留まりの低下や作製時間の長期化を招きウエハーレベルバーンイン検査のメリットを阻害してしまうという課題がある。
【０００７】
また、装置自体も半導体プロセスにおいて用いられているものより精度が低い。現在、ウエハーサイズはどんどん大きくなっており１２ｉｎｃｈサイズのウエハを使った量産が行われている。その全域において、基板の配線精度を得ることは非常に困難である。また、半導体をベアチップ実装する基板に関しても、同様に配線精度という課題が生じている。
【０００８】
本発明は、このような課題のもとで考え出されたものであって、高い配線精度が得られる基板を提供することを目的としている。
【課題を解決するための手段】
【０００９】
前記従来の課題を解決するために、本発明は電気絶縁層と前記電気絶縁層の少なくとも片側の主平面に形成された配線パターンを有する配線板と、前記配線板と熱膨張係数の異なる拘束材と、前記配線板と前記拘束材を接着する接着層で構成され、前記接着層の硬化温度が前記配線板のガラス転移温度より低いことを特徴としている。本構成によって、配線板の寸法誤差を拘束材と配線板の熱膨張差を利用してパターン精度を調整することができ、高い配線精度が得られる。
【発明の効果】
【００１０】
本発明の構成によれば、配線板の作製時に生じる寸法誤差を拘束材と配線板の熱膨張差を利用して接着層の硬化温度を選択することで調整することができ、高い配線精度を有する回路基板が得られる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の回路基板と、その製造方法について実施の形態および図面を用いて説明する。以下の図面においては、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。
【００１２】
（実施の形態１）
以下、本発明の実施の形態１について、本発明の特に請求項１，４，５，６，１０の発明について、図面を参照しながら説明する。なお、本発明は以下の実施形態に限定されない。
【００１３】
図１は、本実施の形態１における回路基板の断面図である。図１において、回路基板は、電気絶縁層１０１と、電気絶縁層１０１に主平面に形成された配線パターン１０２を有する配線板１０５と、配線板１０５と熱膨張係数の異なる拘束材１０４と、配線板１０５と拘束材１０４を接着する接着層１０３で構成されている。
【００１４】
電気絶縁層１０１としては、樹脂および樹脂と補強材の混合物やセラミック等を用いることができる。樹脂としては、フェノール樹脂、ポリイミド樹脂、エポキシ樹脂、シリコン樹脂等、熱硬化性樹脂や、熱可塑樹脂、光硬化性樹脂等を用いることができ、耐熱性の高いエポキシ樹脂やフェノール樹脂、イソシアネート樹脂を用いることにより、電気絶縁層１０１の耐熱性をあげることができる。また、誘電正接の低いフッ素樹脂例えばポリテトラフルオロエチレン（ＰＴＦＥ樹脂）、ＰＰＯ（ポリフェニレンオキサイド）樹脂（ＰＰＥ（ポリフェニレンエーテル）樹脂ともいう）、液晶ポリマーを含むもしくはそれらの樹脂を変性させた樹脂を用いることにより、電気絶縁層１０１の高周波特性が向上する。
【００１５】
補強材としては、シリカやアルミナ、水酸化アルミの様なフィラ形状のものや、ガラスクロス、アラミド不織布といった構造体を用いることで、強度の向上が図れる。また、フィラを選択することで熱線膨張係数、熱伝導度、誘電率などを制御することができる。さらに分散剤、着色剤、カップリング剤又は離型剤を含んでいてもよい。分散剤によって、絶縁性樹脂中のフィラを均一性よく分散させることができる。着色剤によって、電気絶縁層１０１を着色することができるため、自動認識装置の利用が容易となる。カップリング剤によって、絶縁性樹脂とフィラとの接着強度を高くすることができるため、電気絶縁層１０１の絶縁性を向上できる。セラミックとしてはアルミナや窒化珪素、窒化アルミといった材料を用いることができ、任意の材料から目的に応じて選択し使用できる。
【００１６】
配線パターン１０２は、電気絶縁層１０１の少なくとも片側の主平面に形成され、電気伝導性を有する物質からなり、例えば金属箔や導電性樹脂組成物を用いることができる。金属箔を用いることにより、エッチング等により微細な配線パターンの作成が容易となる。また、金属箔においては、離型フィルムを用いた転写等による配線パターンの形成も可能となる。特に銅箔はコストも安く、電気伝導性も高いため好ましい。
【００１７】
また、離型フィルム上に配線パターンを形成することにより、配線パターンが取り扱いやすくなる。また、導電性樹脂組成物を用いることにより、スクリーン印刷等による、配線パターンの製作が可能となる。また、これらの配線パターン１０２は表面にメッキ処理をすることにより、耐食性や電気伝導性を向上させることができる。また、配線パターン１０２の電気絶縁層１０１との接触面を粗化することで、電気絶縁層１０１との接着性を向上させることができる。また、配線パターン精度計測用のマーカーを形成しておいてもよい。
【００１８】
接着層１０３は配線板１０５と拘束材１０４を接着する機能を有する。接着層１０３は、熱硬化性および光硬化性の樹脂を主に用いることができる。例えば、ポリイミド樹脂、フッ素系樹脂およびエポキシ樹脂が挙げられる。また、樹脂とフィラの混合物を用いることもでき、フィラを選択することで、熱膨張係数や、熱伝導率、誘電率、強度等を調整することができる。接着層１０３はシート状のものを貼り付けても、ペースト状のものを塗布してもよい。接着層１０３のガラス転移温度（Ｔｇ）は一般的なバーンイン温度である１２０℃以上が好ましい。
【００１９】
拘束材１０４は、配線板１０５と異なる熱膨張係数のものを用いることができる。拘束材１０４の形状は任意に選択することができ、ハニカム構造等、空隙部を形成した場合、軽量化が図れる。また、正多角形にすることで等方的な熱変形を有することができる。拘束材１０４の主平面のサイズは配線板１０５と同じでなくてもよい。
【００２０】
この構成において、接着層１０３の硬化時を考えると、接着層１０３の硬化前は、電気絶縁層１０１、拘束材１０４は、それぞれの異なる熱膨張率を有しているが、接着層１０３の硬化後は、合成体（回路基板）としての熱膨張率に変化させることができる。すなわち接着層１０３の硬化前に電気絶縁層１０１（配線パターン１０２）の伸びた量と、硬化後に縮む量が異なることになり、この熱膨張率差を利用して配線パターン１０２の精度を調整することができる。
【００２１】
例えば、接着前の配線パターン１０２が設計値に対して伸びている場合、拘束材１０４を電気絶縁層１０１より大きい熱膨張係数の材料を選択する。これにより、接着後の回路基板の熱膨張係数は、接着前の電気絶縁層１０１の熱膨張係数より大きくなる。従って硬化前に伸びた量より、硬化後に縮む量の方が大きくなり、配線パターン１０２が縮むことになる。
【００２２】
接着時における拘束材１０４と配線板１０５の熱膨張差を配線パターン１０２の調整範囲として利用できるので、接着層１０３の硬化温度を適切に設定することで、所望の配線精度が得られることになる。また、拘束材１０４を適当に選択することで、調整範囲を大きくしたり、より高精度な調整が行えるようになる。
【００２３】
設計値に対して収縮している場合、逆に拘束材１０４を電気絶縁層１０１より小さい熱膨張係数の材料を選択する。
【００２４】
また、拘束材１０４として、シリコンの熱膨張係数と同じかそれよりも小さいもの、例えば、低熱膨張ガラスや石英、ムライト、シリコン、ガラスセラミクス、窒化アルミニウム、アルミナ、インバー合金、炭素繊維もしくはそれらを含有した複合物等を用いた場合、回路基板の熱膨張率を半導体のシリコンに近くすることができ、バーンイン検査等、熱がかかる状態に於いても半導体と精度よく配線パターン１０２をマッチングさせることができる。
【００２５】
なお、配線板１０５、接着層１０３は、図１０に示すように拘束材１０４を介して両面に形成されていてもよい。両面に形成することで、回路基板の反りが低減される。また、拘束材１０４を貫通するビアが形成され、両面の配線パターン間を電気的に接続してもよい。
【００２６】
結果、配線パターン１０２を設計値に調整でき、高い配線精度の回路基板を提供することができる。
【００２７】
なお、配線板１０５として、すでに作製されている全層ＩＶＨ構造のＡＬＩＶＨ基板や、インナービアを内部に有したビルドアップ基板、スルーホール基板等の一般の配線板を用いることができる。
【００２８】
（実施の形態２）
以下、本発明の実施の形態２について、本発明の特に請求項７の発明について、図面を参照しながら説明する。
【００２９】
図２（ａ）〜（ｃ）は、本実施の形態２における回路基板の製造工程を示す断面図である。まず、図２（ａ）に示すように、電気絶縁層１０１に形成された配線パターン１０２の寸法誤差を計測する。寸法誤差の計測は、レーザー等を用いて行うことができる。
【００３０】
次に、図２（ｂ）に示すように、配線板１０５と、配線板１０５と熱膨張係数の異なる拘束材１０４を、接着層１０３を介して積層する。接着層は、シート状のものを貼り付ける、ペースト状のものを塗布する、または液状のものを噴霧する等の方法を用いることができる。積層はラミネータやプレス機を用いることで、圧力をかけて密着することができる。減圧下で行うことでボイドの発生等を抑制することができる。
【００３１】
次に、図２（ｃ）に示すように、配線パターン１０２の寸法誤差に応じて、硬化温度を調整し、接着層１０３を硬化する。硬化はオーブン（乾燥機）やプレス機、ラミネータを用いて行うことができる。温度を定温に保つ調整機構がついているものが望ましい。
【００３２】
上記プロセスにより配線パターン１０２を設計値に調整でき、高い配線精度の回路基板を提供することができる。
【００３３】
（実施の形態３）
以下、本発明の実施の形態３について、本発明の特に請求項２の発明について、図面を参照しながら説明する。
【００３４】
図３は、本実施の形態３における回路基板の断面図である。図３において、配線板１０５は、電気絶縁層１０１と、電気絶縁性基材の両面に形成された配線パターン１０２と配線パターン１０２間を電気的に接続するビア１０６からなる配線板である。また、電子部品１０７は配線パターン１０２に実装されている。接着層１０３は電子部品１０７を内蔵し、配線板１０５と熱膨張係数の低い拘束材１０４とを接着している。
【００３５】
配線パターン１０２は多層に形成されていてもよく、より複雑な回路設計を実現できる。
【００３６】
拘束材１０４は、電子部品１０７の少なくとも一部を収納する空間を形成してもよく、回路基板の高さを低減することができる。
【００３７】
ビア１０６は、配線パターン１０２間を電気的に接続する機能を有しており、導電性樹脂やメッキにより形成することができる。またスルーホールメッキであってもよい。
【００３８】
電子部品１０７は、チップ部品の他、薄膜、印刷等によって形成してもよい。電子部品１０７は、はんだや導電性接着剤を用いて、配線パターン１０２に実装することができる。電子部品１０７としては、例えば、コンデンサを用いた場合、検査時の電圧変動を抑制することができる。電子部品１０７を接着層内に配置することで、検査対象のそばに配置でき、遅延時間無しで機能させることができる。また、検査対象ごとにも配置できる。電子部品１０７として抵抗を用いた場合、印加電圧の適正化が行える。また、遮断素子や半導体スイッチを用いることで、ショート不良があった際に電流が過剰に流れるのを防止することができる。
【００３９】
（実施の形態４）
以下、本発明の実施の形態４について、本発明の特に請求項８の発明について、図面を参照しながら説明する。
【００４０】
図４（ａ）〜（ｃ）は、本実施の形態４における回路基板の製造工程を示す断面図である。図４（ａ）に示すように、配線板１０５に、電子部品１０７を実装する。電子部品１０７は、はんだや導電性接着剤を用いて、配線パターン１０２に実装することができる。例えば、クリーム半田を用いて、電子部品１０７に応じたパターンに印刷後、電子部品１０７をマウントし、リフロー炉で加熱することにより、半田を溶融させることで、実装することができる。導電性接着剤の場合も加熱により樹脂を硬化させることで、同様に電子部品１０７を実装することができる。
【００４１】
次に、図４（ｂ）に示すように、電子部品１０７を実装した配線板１０５と、配線板１０５と熱膨張係数の異なる拘束材１０４を、接着層１０３を介して積層する。この工程で電子部品１０７を接着層１０３に埋設する。埋設を行う時は、熱を加えて、接着層１０３が柔らかい状態で行うのが好ましい。
【００４２】
次に、図４（ｃ）に示すように、配線パターン１０２の寸法誤差に応じて、硬化温度を調整し、接着層１０３を硬化する。
【００４３】
上記プロセスにより配線パターン１０２を設計値に調整でき、高い配線精度の回路基板を提供することができる。
【００４４】
（実施の形態５）
以下、本発明の実施の形態５について、本発明の特に請求項３の発明について、図面を参照しながら説明する。
【００４５】
図５は、本実施の形態５における回路基板の断面図である。図５において、配線板１０５は、電気絶縁層１０１と、電気絶縁性基材の両面に形成された配線パターン１０２と配線パターン１０２間を電気的に接続するビア１０６からなる配線板である。また、電子部品１０７は配線パターン１０２に実装されている。内蔵層１０８は電子部品１０７を内蔵し配線板１０５と接続している。接着層１０３は内蔵層１０８と熱膨張係数の低い拘束材１０４とを接着している。
【００４６】
内蔵層１０８は、樹脂および樹脂と補強材の混合物を用いることができる。樹脂としては、電気絶縁層１０１と同じ材料を用いることが選択でき、同様の効果がある。また、電気絶縁層１０１と同じ材料にすることで、熱膨張係数等を等しくでき、熱を加えたときの応力が低減する。拘束材１０４と接着は接着層１０３で行うため、電子部品１０７の内蔵に適した粘度や弾性の材料を選ぶことができる。
【００４７】
上記プロセスにより配線パターン１０２を設計値に調整でき、高い配線精度の回路基板を提供することができる。
【００４８】
（実施の形態６）
以下、本発明の実施の形態６について、本発明の特に請求項９の発明について、図面を参照しながら説明する。
【００４９】
図６（ａ）〜（ｄ）は、本実施の形態６における回路基板の製造工程を示す断面図である。
【００５０】
図６（ａ）に示すように、配線板１０５に、電子部品１０７を実装する。
【００５１】
次に、図６（ｂ）に示すように、電子部品１０７を内蔵層１０８に埋設し硬化する。この工程で埋設を行う時は、熱を加えて、内蔵層１０８が柔らかい状態で行うのが好ましい。
【００５２】
次に、図６（ｃ）に示すように、内蔵層１０８と配線板１０５と熱膨張係数の異なる拘束材１０４を、接着層１０３を介して積層する。
【００５３】
次に、図６（ｄ）に示すように、配線パターン１０２の寸法誤差に応じて、硬化温度を調整し、接着層１０３を硬化する。
【００５４】
上記プロセスにより配線パターン１０２を設計値に調整でき、高い配線精度の回路基板を提供することができる。
【実施例】
【００５５】
以下、実施例を挙げて本発明を更に詳細に説明する。
【００５６】
配線板として４層のＡＬＩＶＨ−Ｂを用いて行った。配線パターンは１２μｍ銅箔、電気絶縁層はアラミド不織布にエポキシ樹脂を含浸した基材（一層厚みは８０μｍ）である。基板サイズは２７０ｍｍで、正八角形の構造である。接着層はスリーボンド社製の１液性エポキシ樹脂で硬化温度が６０℃以上、Ｔｇ＝１３０℃の材料を用いた。拘束材はインバーを用いた。基板と同様の２７０ｍｍ八角形のサイズで厚みは３ｍｍのものを用いた。電子部品は０６０３サイズのチップコンデンサとチップ抵抗を用いた。内蔵層はシリカとエポキシ樹脂の混合物（０．４ｍｍｔ）を使用した。積層前の配線板の熱膨張係数は１５ｐｐｍ／℃、インバーの熱膨張係数は１．５ｐｐｍ／℃であった。予備実験の結果、全てを積層した回路基板の熱膨張係数は５ｐｐｍ／℃であることがわかった。従って積層前後で１０ｐｐｍ／℃の違いが生じており、基本的にはこの値を調整精度とすることができる。プレス機の温度制御を５℃程度のばらつきと考えると、実際には０．００５％程度の調整精度となる。一般的な基板の精度は大きなサイズだと、ロット間のばらつきは０．１％程度と考えられるため、かなりの精度で調整できることになる。
【００５７】
配線板には中心と、中心から１００ｍｍの位置、八方向にマーカーを形成した。
【００５８】
最初に、電子部品を半田を用いて、配線板に実装した。クリーム半田を印刷後、電子部品をマウントし２４０℃のリフローで電子部品を実装した。
【００５９】
次に電子部品を実装した配線板と内蔵層を積層し、１２０℃で電子部品を内蔵層に埋設した後、１８０℃×２ｈｏｕｒの条件で内蔵層を硬化させ、配線板と密着させた（精度測定１）。
【００６０】
精度測定１の結果、設計値に対して各マーカーのズレの平均は−５９μｍ（−０．０５９％）であった。１０ｐｐｍ／℃の変化量があるので８０℃の硬化温度にすることでズレを補正できる（室温を２０℃とした）。
【００６１】
次に拘束材に接着層を塗布し、内蔵層を積層した。硬化温度は８０℃の他に、１００℃、１２０℃で行い精度の確認を行った（精度測定２）。
【００６２】
積層後の各マーカーの測定を行った。結果（８点平均値）を（表１）及び図７（８０℃）、図８（１００℃）、図９（１２０℃）に示す。
【００６３】
【表１】
2008078530.tif 000003
【００６４】
８０℃の結果に示すように、配線パターンのズレを補正できている。１００℃、１２０℃の結果をあわせて考えると１０ｐｐｍ／℃の割合でずれており、広い範囲でズレを補正でき高精度な回路基板が提供できる。
【産業上の利用可能性】
【００６５】
本発明の回路基板は、既存の配線板を用いて、高精度で配線パターンを制御した回路基板として有用であり、半導体の検査や半導体の実装に用いることができる。
【図面の簡単な説明】
【００６６】
【図１】本発明の、実施の形態１における回路基板の断面図
【図２】本発明の実施の形態２における回路基板の製造方法を示す工程断面図
【図３】本発明の、実施の形態３における回路基板の断面図
【図４】本発明の実施の形態４における回路基板の製造方法を示す工程断面図
【図５】本発明の、実施の形態５における回路基板の断面図
【図６】本発明の実施の形態６における回路基板の製造方法を示す工程断面図
【図７】本発明の、実施例における精度測定結果を示す図
【図８】本発明の、実施例における精度測定結果を示す図
【図９】本発明の、実施例における精度測定結果を示す図
【図１０】本発明の、実施の形態１における回路基板の断面図
【符号の説明】
【００６７】
１０１  電気絶縁層
１０２  配線パターン
１０３  接着層
１０４  拘束材
１０５  配線板
１０６  ビア
１０７  電子部品
１０８  内蔵層
【図１】
2008078530.tif 000004
【図２】
2008078530.tif 000005
【図３】
2008078530.tif 000006
【図４】
2008078530.tif 000007
【図５】
2008078530.tif 000008
【図６】
2008078530.tif 000009
【図７】
2008078530.tif 000010
【図８】
2008078530.tif 000011
【図９】
2008078530.tif 000012
【図１０】
2008078530.tif 000013