(57)【要約】【課題】例えば、４０Ｇｂ／ｓ程度以上の信号を扱う場合においても、線形性に優れたＤ／Ａコンバータを得る。【解決手段】パラレル電気信号に対して光ファイバの逆関数の畳み込みによる演算処理を行うとともにさらなるパラレル処理を行い、演算処理後のパラレル電気信号を出力する信号処理回路３０と、処理後のパラレル電気信号に基づいて異なる複数の波長の光信号を含む合成光信号を生成する合成光信号生成回路１００と、合成光信号を電気信号に変換する光電変換回路４０と、光電変換回路から出力される電気信号を増幅してアナログ出力信号を生成する電流増幅器５０とを備える。【選択図】図１
2008124894.tif 000002
【特許請求の範囲】
【請求項１】
パラレル電気信号に対して光ファイバの逆関数の畳み込みによる演算処理を行うとともにさらなるパラレル処理を行い、処理後のパラレル電気信号を出力する信号処理回路と、
前記処理後のパラレル電気信号に基づいて異なる複数の波長の光信号を含む合成光信号を生成する合成光信号生成回路と、
前記合成光信号を電気信号に変換する光電変換回路と、
前記光電変換回路から出力される前記電気信号を増幅してアナログ出力信号を生成する電流増幅器と
を備えることを特徴とするデジタルアナログコンバータ。
【請求項２】
請求項１に記載のデジタルアナログコンバータにおいて、
前記合成光信号生成回路は、
前記処理後のパラレル電気信号を複数のシリアル電気信号に変換するマルチプレクサと、
前記複数のシリアル電気信号のそれぞれを異なる複数の波長の光信号に変換する電気光変換部と、
前記電気光変換部から出力される前記異なる複数の波長の光信号を合波して合成光信号を生成する合波器と
を備えることを特徴とするデジタルアナログコンバータ。
【請求項３】
請求項２に記載のデジタルアナログコンバータにおいて、
前記合成光信号生成回路は、
前記異なる複数の波長のそれぞれに応じて発光量を調節するための制御信号を出力する発光量調節回路と、
前記制御信号に基づいて前記電気光変換部の発光量を制御する電気光変換部ドライバと
をさらに備えることすることを特徴とするデジタルアナログコンバータ。
【請求項４】
請求項２に記載のデジタルアナログコンバータにおいて、
前記合波器は、可変減衰機能を有する可変減衰器内蔵合波器であり、
前記合成光信号生成回路は、前記異なる複数の波長のそれぞれに応じて前記可変減衰器内蔵合波器の減衰量を制御する減衰量調節回路をさらに備える
ことを特徴とするデジタルアナログコンバータ。
【請求項５】
請求項１に記載のデジタルアナログコンバータにおいて、
前記合成光信号生成回路は、
前記処理後のパラレル電気信号を異なる複数の波長の光信号に変換する電気光変換部と、
前記電気光変換部から出力されるそれぞれの光信号を時分割多重して合成光信号を生成する光スイッチと、
前記信号処理回路、前記電気光変換部、および前記光スイッチの処理タイミングを調整するタイミング調整回路と
を備えることを特徴とするデジタルアナログコンバータ。
【請求項６】
請求項５に記載のデジタルアナログコンバータにおいて、
前記光スイッチは、可変減衰機能を有する可変減衰器内蔵光スイッチであり、
前記合成光信号生成回路は、前記異なる複数の波長のそれぞれに応じて前記可変減衰器内蔵光スイッチの減衰量を制御する減衰量調節回路をさらに備える
ことを特徴とするデジタルアナログコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速応答性能を、簡単に、効率的に、かつ経済的に改善するためのデジタルアナログコンバータに関する。
【背景技術】
【０００２】
デジタルアナログコンバータ（以下、Ｄ／Ａコンバータと称す）の性能をより簡単に、効率的に、かつ経済的に改善したＤ／Ａコンバータがある（例えば、特許文献１参照）。この従来のＤ／Ａコンバータは、装置を構成する最下位ビットセルに用いられる電流出力ドライバの容量負荷の低減によって、性能が改善され、かつ、これまでの技術によるＤ／Ａコンバータよりも電流消費量が少ない。また、高速で、歪が少なく、電力消費が少ないという特徴がある。
【０００３】
【特許文献１】特表平１１−５０６２８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来技術には次のような課題がある。
電気信号処理により分散補償を行うプリコーダは、光ファイバの逆関数の畳み込みを行う演算回路と、高速のＤ／Ａコンバータから構成される。しかしながら、例えば、４０Ｇｂ／ｓ程度以上の伝送速度の信号を扱う場合には、Ｄ／Ａコンバータは、消費電力が大きく、線形性が得にくいという問題がある。このため、Ｄ／ＡコンバータをＡＳＩＣに実装することは困難であった。
【０００５】
特許文献１に開示された従来のＤ／Ａコンバータも、半導体集積回路によるものであり、高速信号を処理する集積回路に波形整形機能を一体化している。このため、高速の低電力Ｄ／Ａコンバータを提供するための問題に対しては、簡単で効率の良い解決策を提供してはいる。しかしながら、電気信号処理回路のみの構成では、例えば、４０Ｇｂ／ｓ程度以上の伝送速度の高速信号を扱う場合に、この効果を得ることができないといった問題がある。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、例えば、４０Ｇｂ／ｓ程度以上の高速な信号を扱う場合においても、線形性に優れたＤ／Ａコンバータを得ることを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るＤ／Ａコンバータは、パラレル電気信号に対して光ファイバの逆関数の畳み込みによる演算処理を行うとともにさらなるパラレル処理を行い、処理後のパラレル電気信号を出力する信号処理回路と、処理後のパラレル電気信号に基づいて異なる複数の波長の光信号を含む合成光信号を生成する合成光信号生成回路と、合成光信号を電気信号に変換する光電変換回路と、光電変換回路から出力される電気信号を増幅してアナログ出力信号を生成する電流増幅器とを備えるものである。
【発明の効果】
【０００８】
本発明は、電気回路によりパラレル電気信号に対してさらなるパラレル処理を行い、処理後のパラレル電気信号に基づいて異なる複数の波長の光信号を含む合成光信号を生成する小型集積光回路を適用することにより、例えば、４０Ｇｂ／ｓ程度以上の高速な信号を扱う場合においても、線形性に優れたＤ／Ａコンバータを得ることができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明のＤ／Ａコンバータの好適な実施の形態につき図面を用いて説明する。
【００１０】
実施の形態１．
図１は、本発明の実施の形態１におけるＤ／Ａコンバータの構成図である。図１に示したＤ／Ａコンバータは、入力端１１と出力端１２との間に、デマルチプレクサ２０、信号処理回路３０、合成光信号生成回路１００、光電変換回路であるフォトダイオード（ＰＤ）４０、および線形電流増幅器（電流増幅器）５０を備えている。また、合成光信号生成回路１００は、マルチプレクサ１１０、Ｅ／Ｏ素子（電気光変換素子）１２０、および合波器１３０を備えている。
【００１１】
図１において、入力端１１より入力されたシリアル信号は、シリアル電気信号線１３を介して、デマルチプレクサ２０に入力される。デマルチプレクサ２０において、シリアル信号は、パラレル信号に変換され、パラレル電気信号線１４に出力される。図１においては、４ビットのパラレル信号に変換される場合を示している。
【００１２】
次に、４ビットのパラレル信号は、信号処理回路３０に入力される。電気信号処理により分散補償を行うプリコーダの場合においては、信号処理回路３０において、光ファイバの逆関数の畳み込みを行う演算処理が施され、後段のパラレル電気信号線１４に出力される。
【００１３】
ここで、本発明における信号処理回路３０は、デマルチプレクサ２０からの出力信号に対して、所定の演算処理を施すと同時に、さらなるパラレル処理を施すことを特徴としている。図１においては、４ビットパラレル信号から１６ビットパラレル信号に変換される場合を示している。
【００１４】
ここで、１６ビットパラレル信号は、図１に示すように上位の４ビットが上位ビットであるＭＳＢ群であり、下位の４ビットが下位ビットであるＬＳＢ群を示す。図１においては、便宜上、最上位４ビット（ＭＳＢ）、２番目の４ビット、３番目の４ビット、最下位の４ビット（ＬＳＢ）と呼ぶ。
【００１５】
次に、最上位４ビット（ＭＳＢ）、２番目の４ビット、３番目の４ビット、最下位の４ビット（ＬＳＢ）は、パラレル電気信号線１４を介して入力されたマルチプレクサ１１０において複数のシリアル信号に変換され、それぞれに対応するＥ／Ｏ素子１２０ａ〜１２０ｄにシリアル電気信号線１３を介して入力される。
【００１６】
Ｅ／Ｏ素子１２０は、Ｄ／Ａ変換出力のＭＳＢ〜ＬＳＢに相当する光量を発する並列展開数分あり、図１においては、４つのＥ／Ｏ素子１２０ａ〜１２０ｄが設けられている。最上位４ビット（ＭＳＢ）は、マルチプレクサ１１０においてシリアル信号に変換され、シリアル電気信号線１３を介してＥ／Ｏ素子１２０ａに入力される。その後、Ｅ／Ｏ素子１２０ａにおいて光信号に変換される。
【００１７】
このとき、Ｅ／Ｏ素子１２０ａの出力光信号は、波長λａであり、この波長λａは、後述するその他３つのＥ／Ｏ素子１２０ｂ、１２０ｃ、１２０ｄから出力される光信号の波長λｂ、λｃ、λｄとは、互いに異なる波長である。
【００１８】
同様に、２番目の４ビットは、マルチプレクサ１１０においてシリアル信号に変換され、シリアル電気信号線１３を介してＥ／Ｏ素子１２０ｂに入力される。その後、Ｅ／Ｏ素子１２０ｂにおいて光信号に変換される。このとき、Ｅ／Ｏ素子１２０ｂの出力光信号は、波長λｂであり、この波長λｂは、その他３つのＥ／Ｏ素子１２０ａ、１２０ｃ、１２０ｄから出力される光信号の波長λａ、λｃ、λｄとは、互いに異なる波長である。
【００１９】
また、同様に、３番目の４ビットは、マルチプレクサ１１０においてシリアル信号に変換され、シリアル電気信号線１３を介してＥ／Ｏ素子１２０ｃに入力される。その後、Ｅ／Ｏ素子１２０ｃにおいて光信号に変換される。このとき、Ｅ／Ｏ素子１２０ｃの出力光信号は、波長λｃであり、この波長λｃは、その他３つのＥ／Ｏ素子１２０ａ、１２０ｂ、１２０ｄから出力される光信号の波長λａ、λｂ、λｄとは、互いに異なる波長である。さらに、４番目の４ビット（ＬＳＢ）も同様である。
【００２０】
Ｅ／Ｏ素子１２０ａ〜１２０ｄのそれぞれから出力される光信号は、光ファイバ１５を介して合波器１３０に入力される。合波器１３０においては、それぞれの光信号の光パワーは、均等に合波され、合成光信号が生成される。ここで重要なのは、それぞれの波長λａ、λｂ、λｃ、λｄは、互いに異なる波長であることである。仮に同一波長であった場合には、それぞれ変調された光が干渉しあい、その光パワーが線形加算されず、適切な合波器１３０からの出力である合成光信号が得られない。
【００２１】
異なる波長λａ、λｂ、λｃ、λｄのそれぞれの光信号が適切に合波された合成光信号は、合波器１３０から出力され、光ファイバ１５を介して、フォトダイオード４０に入力される。そして、フォトダイオード４０により再度電気信号に変換されたシリアル電気信号は、シリアル電気信号線１３を介して、線形電流増幅器５０に入力される。
【００２２】
そして、線形電流増幅された後、シリアル電気信号線１３を介して、出力端１２よりアナログ出力信号として出力される。ここで、線形性に優れる高速なフォトダイオード４０と線形電流増幅器５０を備えることにより、アナログ出力信号は、高速性とリニアリティが確保される。
【００２３】
上述したように、図１におけるＤ／Ａコンバータは、入力端１１からの入力信号が、例えば、４０Ｇｂ／ｓを超えるような高速のシリアルデジタル電気信号に対しても、光ファイバの逆関数の畳み込みを行う演算を施し、その演算処理を施された信号に対してＤ／Ａ変換をおこなったアナログ信号を出力端１２より出力することができる。
【００２４】
出力端１２から出力されたアナログ信号は、例えば、レーザダイオードの変調回路に送信され、そのレーザダイオードの出力光信号が、光ファイバを経て、通常、遠隔地にある受信機まで伝送される。光ファイバの分散特性を補償する演算処理が、前記のように信号処理回路３０においてあらかじめ施されているため、受信機においては、その分散特性が補償された、良好な受信波形が得られる仕組みとなっている。
【００２５】
一方、入力端１１において、例えば、４０Ｇｂ／ｓ程度以上の伝送速度の信号を扱う際に、電気回路のみを用いた従来のＤ／Ａ変換を適用した場合には、特許文献１のＤ／Ａコンバータの例からも推測されるように、きわめてその消費電力が大きく、線形性が得にくく、Ｄ／Ａ変換をＡＳＩＣにて実装するのは困難である。
【００２６】
以上のように、実施の形態１によれば、信号処理回路、合成光信号生成回路、光電変換回路、および電流増幅器の働きにより、電気回路によりパラレル電気信号に対してさらなるパラレル処理を行い、処理後のパラレル電気信号に基づいて異なる複数の波長の光信号を含む合成光信号を生成し、生成した合成光信号から高速性とリニアリティが確保されたアナログ出力信号を得ることができる。
【００２７】
さらに、実施の形態１によれば、合成光信号生成回路を、マルチプレクサ、Ｅ／Ｏ素子（電気光変換素子）、および合波器で構成することができる。このような構成を有することにより、例えば、４０Ｇｂ／ｓ以上の高速のシリアル信号に対しても、線形性に優れたＤ／Ａコンバータを、小型集積光回路およびフォトダイオードを用いて実現できる。
【００２８】
実施の形態２．
図２は、本発明の実施の形態２におけるＤ／Ａコンバータの構成図である。図２に示したＤ／Ａコンバータは、入力端１１と出力端１２との間に、信号処理回路３０、合成光信号生成回路１０１、光電変換回路であるフォトダイオード（ＰＤ）４０、および線形電流増幅器５０を備えている。先の実施の形態１におけるＤ／Ａコンバータの構成と比較すると、合成光信号生成回路の構成が異なっており、本実施の形態２における合成光信号生成回路１０１は、Ｅ／Ｏ変換器（電気光変換器）１２１、およびＮ：１光スイッチ１４０を備えている。
【００２９】
次に、図２に基づいて動作について説明する。パラレル電気信号線１４を介して、４ビットパラレル信号は、信号処理回路３０に入力される。実施の形態１と同様に、電気信号処理により分散補償を行うプリコーダの場合においては、信号処理回路３０において、光ファイバの逆関数の畳み込みを行う演算処理が施され、後段のパラレル電気信号線１４に出力される。
【００３０】
ここで、本発明における信号処理回路３０は、パラレル電気信号線１４を介して入力される信号に対して、所定の演算処理を施すと同時に、さらなるパラレル処理を施すことを特徴としている。図２においては、４ビットパラレル信号から１６ビットパラレル信号に変換される。ここで、１６ビットパラレル信号は、図２に示すように上位の４ビットが上位ビットであるＭＳＢ群であり、下位の４ビットが下位ビットであるＬＳＢ群を示す。
【００３１】
図２においては、便宜上、最上位４ビット（ＭＳＢ）、２番目の４ビット、３番目の４ビット、最下位の４ビット（ＬＳＢ）と呼ぶ。次に最上位４ビット（ＭＳＢ）、２番目の４ビット、３番目の４ビット、最下位の４ビット（ＬＳＢ）は、パラレル電気信号線１４を介して、それぞれに対応するＥ／Ｏ変換器１２１に入力される。
【００３２】
Ｅ／Ｏ変換器１２１は、Ｄ／Ａ変換出力のＭＳＢ〜ＬＳＢに相当する光量を発する並列展開数分あり、図２においては、４つのＥ／Ｏ変換器１２１ａ〜１２１ｄが設けられている。
【００３３】
ここで、４つのＥ／Ｏ変換器１２１ａ〜１２１ｄは、実施の形態１におけるＥ／Ｏ素子１２０を含む構成を有する。図３は、本発明の実施の形態２におけるＥ／Ｏ変換器１２１の内部回路構成図であり、Ｅ／Ｏ素子１２０ａ〜１２０ｄ、および合波器１３０を備えている。Ｅ／Ｏ変換器１２１は、パラレル信号のそれぞれのビットに対応する電気信号を受信し、それを光信号に変換するＥ／Ｏ素子１２０ａ〜１２０ｄをパラレル数分具備し、そのパラレル数分のＥ／Ｏ素子１２０ａ〜１２０ｄの光信号の出力波長は、それぞれ異なる。
【００３４】
各Ｅ／Ｏ素子からの出力光信号は、合波器１３０において合波され、合成光信号に相当する波長多重光信号として出力される。なお、図３に示したＥ／Ｏ変換器１２１の回路構成は、一例であり、同様な機能を有することができれば、他の回路構成でもよい。
【００３５】
次に、図２、図３に基づいて動作を説明する。最上位４ビット（ＭＳＢ）は、パラレル電気信号線１４を介してＥ／Ｏ変換器１２１ａに入力され、光信号に変換される。このときＥ／Ｏ変換器１２１ａにおいて、４ビットのうちの１ビットの信号が、そのまま内部に具備するＥ／Ｏ素子１２０ａに入力し、その出力光信号は、波長λａである（図３参照）。
【００３６】
この波長λａは、後述するＥ／Ｏ素子１２０ｂ、１２０ｃ、１２０ｄから出力される光信号の波長λｂ、λｃ、λｄとは異なる波長である。同様に、次のビットは、Ｅ／Ｏ素子１２０ｂに入力され、Ｅ／Ｏ素子１２０ｂにおいて光信号に変換される。このとき、Ｅ／Ｏ素子１２０ｂの出力光信号は、波長λｂであり、この波長λｂは、Ｅ／Ｏ素子１２０ａ、１２０ｃ、１２０ｄから出力される光信号の波長λａ、λｃ、λｄとは異なる波長である。
【００３７】
また、同様に３ビット目の信号は、パラレル電気信号線１４を介してＥ／Ｏ素子１２０ｃに入力される。そして、Ｅ／Ｏ素子１２０ｃにおいて光信号に変換される。このとき、Ｅ／Ｏ素子１２０ｃの出力光信号は、波長λｃであり、この波長λｃは、Ｅ／Ｏ素子１２０ａ、１２０ｂ、１２０ｄから出力される光信号の波長λａ、λｂ、λｄとは異なる波長である。４ビット目も同様である。
【００３８】
Ｅ／Ｏ素子１２０ａ、１２０ｂ、１２０ｃ、１２０ｄから出力される光信号は、光ファイバ１５を介して合波器１３０に入力される。合波器１３０においては、それぞれの光信号の光パワーは、均等に合波される。ここで重要なのは、それぞれの波長λａ、λｂ、λｃ、λｄは、互いに異なる波長であることである。仮に同一波長であった場合には、それぞれ変調された光が干渉し合い、その光パワーを線形に加算されず、合波器１３０からの適切な出力光信号が得られない。
【００３９】
異なる波長λａ、λｂ、λｃ、λｄのそれぞれの光信号が適切に合波された合成光信号は、合波器１３０から出力され、光ファイバ１５を介して、Ｎ：１光スイッチ１４０に入力される。図２からわかるようにＮ：１光スイッチには、最上位４ビット（ＭＳＢ）と同様に、２番目の４ビット、３番目の４ビット、最下位の４ビット（ＬＳＢ）が光変換されたそれぞれの波長多重光信号が光ファイバ１５を介してそれぞれ入力される。
【００４０】
Ｎ：１光スイッチ１４０においては、それぞれの波長多重光信号をタイミング調整回路１５０の制御に従い、時分割多重（ＴＤＭ）を行い、最上位４ビット（ＭＳＢ）、２番目の４ビット、３番目の４ビット、最下位の４ビット（ＬＳＢ）すべての信号情報を含む波長多重光信号を、後段のフォトダイオードＰＤ４０に光ファイバ１５を介して出力する。
【００４１】
フォトダイオードＰＤ４０において、再度電気信号に変換されたシリアル電気信号は、シリアル電気信号線１３を介して、線形電流増幅器５０に入力される。そして、線形電流増幅器５０により線形電流増幅され、シリアル電気信号線１３を介して、出力端１２よりアナログ出力信号として出力される。
【００４２】
ここで、線形性に優れる高速なフォトダイオードＰＤ４０と線形電流増幅器５０を備えるとともに、さらに、タイミング調整回路１５０は、信号処理回路３０、すべてのＥ／Ｏ変換器１２１ａ〜１２１ｄおよびＮ：１光スイッチ１４０の動作タイミングを適切にコントロールすることにより、アナログ出力信号は、高速性とリニアリティが確保される。
【００４３】
以上のように、発明の実施の形態２によれば、合成光信号生成回路を、Ｅ／Ｏ変換器（電気光変換器）、およびＮ：１光スイッチで構成することができる。このような構成を有することによっても、先の実施の形態１と同様に、例えば、４０Ｇｂ／ｓ程度以上の高速のシリアル信号に対しても、線形性に優れたＤ／Ａコンバータを、小型集積光回路およびフォトダイオードを用いて実現できる。
【００４４】
実施の形態３．
図４は、本発明の実施の形態３におけるＤ／Ａコンバータの構成図である。本実施の形態３における合成光信号生成回路１０２は、先の実施の形態１における合成光信号生成回路１００と比較すると、複数のＥ／Ｏ素子１２０ａ〜１２０ｄをドライブ制御するＥ／Ｏドライバ１２２と、各Ｅ／Ｏ素子１２０ａ〜１２０ｄの光出力パワーを個別に制御するための発光量調節回路１２３をさらに備えている点が異なっている。その他の構成は、実施の形態１と同一であり、基本的な動作は、同じである。
【００４５】
次に、Ｅ／Ｏドライバ１２２と発光量調節回路１２３によるＥ／Ｏ素子１２０ａ〜１２０ｄの制御動作について説明する。電気信号処理により分散補償を行うプリコーダの場合においては、信号処理回路３０において、光ファイバの逆関数の畳み込みを行う演算処理が施され、後段のパラレル電気信号線１４に出力される。
【００４６】
ここで、デマルチプレクサ２０からの出力信号は、所定の演算処理が施されると同時に、さらなるパラレル処理が施される。図４においても、４ビットパラレル信号から１６ビットパラレル信号に変換される。ここで、１６ビットパラレル信号は、図４に示すように、上位の４ビットが上位ビットであるＭＳＢ群であり、下位の４ビットが下位ビットであるＬＳＢ群を示す。
【００４７】
最上位４ビット（ＭＳＢ）、２番目の４ビット、３番目の４ビット、最下位の４ビット（ＬＳＢ）は、パラレル電気信号線１４を介して、それぞれに対応するＥ／Ｏ素子１２０ａ〜１２０ｄにシリアル電気信号線１３を介して入力される。最上位４ビット（ＭＳＢ）は、マルチプレクサ１１０においてシリアル信号に変換され、シリアル電気信号線１３を介してＥ／Ｏ素子１２０ａに入力される。
【００４８】
そして、Ｅ／Ｏ素子１２０ａにおいて光信号に変換される。このとき、Ｅ／Ｏ素子１２０ａの出力光信号は、波長λａであり、この波長λａは、後述するＥ／Ｏ素子１２０ｂ、１２０ｃ、１２０ｄから出力される光信号の波長λｂ、λｃ、λｄとは異なる波長である。以下、２番目、３番目、４番目の４ビット（ＬＳＢ）も同様である。
【００４９】
ここで、本実施の形態３における合成光信号生成回路１０２は、Ｅ／Ｏドライバ１２２および発光量調節回路１２３を備えていることにより、各Ｅ／Ｏ素子１２０ａ〜１２０ｄの発光量を必ずしも均等ではなく、重み付けを持たせた形で制御することができる。
【００５０】
例えば、最上位４ビット（ＭＳＢ）を最も多くの情報を有するビット群として扱い、次に、２番目、３番目、最下位４ビット（ＬＳＢ）の順番で重み付けを施すことが考えられる。このように重み付けを持たせる場合には、発光量調節回路１２３において、その重み付けに基づいた制御信号を発生させ、その制御信号に基づいて、Ｅ／Ｏドライバ１２２により、それぞれのＥ／Ｏ素子１２０ａ〜１２０ｄの発光量を適切に制御することが可能である。
【００５１】
もちろん、本構成によれば、最上位４ビット（ＭＳＢ）を最も多くの情報を有するビット群として扱い、最下位の４ビット（ＬＳＢ）を、重み付けを低く設定する制御を行う動作だけでなく、自在に各Ｅ／Ｏ素子１２０ａ〜１２０ｄの発光量を調整することにより、線形電流増幅器５０から出力されるアナログ信号波形をコントロールすることが可能である。
【００５２】
以上のように、発明の実施の形態３によれば、先の実施の形態１の効果に加え、Ｅ／Ｏドライバおよび発光量調節回路をさらに備えた合成光信号生成回路を用いることにより、複数のＥ／Ｏ素子からの発光量に重み付けを持たせて適切に制御することができる。この結果、例えば、４０Ｇｂ／ｓ程度以上の信号を扱う場合においても、用途に応じた適切な制御を実現でき、線形性に優れたＤ／Ａコンバータを得ることができる。
【００５３】
実施の形態４．
図５は、本発明の実施の形態４におけるＤ／Ａコンバータの構成図である。本実施の形態４における合成光信号生成回路１０３は、先の実施の形態１における合成光信号生成回路１００と比較すると、合波器１３０の代わりに可変減衰器機能を内蔵した可変減衰器内蔵合波器１３１を用いるとともに、減衰量を調整するための減衰量調節回路１３２をさらに備えている点が異なっている。その他の構成は、実施の形態１と同一であり、基本的な動作は、同じである。
【００５４】
図６は、本発明の実施の形態４における可変減衰器内蔵合波器１３１の内部回路構成図であり、可変減衰器１４２ａ〜１４２ｄ、および合波器１３０を備えている。各Ｅ／Ｏ素子１２０ａ〜１２０ｄから出力された光信号は、それぞれに接続された可変減衰器１４２ａ〜１４２ｄに入力され、減衰量調節回路１３２からの制御信号に基づいて、その光パワーに適切な減衰量を与える。そして、所望の光レベルに制御された光信号が合波器１３０に入力され、合波された後、光ファイバ１５に出力される。
【００５５】
なお、この図６は、可変減衰器内蔵合波器１３１の内部回路構成の一例を示すものであり、同様な機能を有することができれば、他の回路構成でもよい。
【００５６】
図５に戻って、その動作を詳細に説明する。先の実施の形態３の場合と同様に、本実施の形態４においても、電気信号処理により分散補償を行うプリコーダの場合においては、信号処理回路３０において、光ファイバの逆関数の畳み込みを行う演算処理が施され、後段のパラレル電気信号線１４に出力される。
【００５７】
ここで、デマルチプレクサ２０からの出力信号は、所定の演算処理が施されると同時に、さらなるパラレル処理を施される。図４においても、４ビットパラレル信号から１６ビットパラレル信号に変換される。ここで、１６ビットパラレル信号は、図５に示すように、上位の４ビットが上位ビットであるＭＳＢ群であり、下位の４ビットが下位ビットであるＬＳＢ群を示す。
【００５８】
最上位４ビット（ＭＳＢ）、２番目の４ビット、３番目の４ビット、最下位の４ビット（ＬＳＢ）は、パラレル電気信号線１４を介して、それぞれに対応するＥ／Ｏ素子１２０ａ〜１２０ｄにシリアル電気信号線１３を介して入力される。最上位４ビット（ＭＳＢ）は、マルチプレクサ１１０においてシリアル信号に変換され、シリアル電気信号線１３を介してＥ／Ｏ素子１２０ａに入力される。
【００５９】
そして、Ｅ／Ｏ素子１２０ａにおいて光信号に変換される。このとき、Ｅ／Ｏ素子１２０ａの出力光信号は、波長λａであり、この波長λａは、後述するＥ／Ｏ素子１２０ｂ、１２０ｃ、１２０ｄから出力される光信号の波長λｂ、λｃ、λｄとは異なる波長である。以下、２番目、３番目、４番目の４ビット（ＬＳＢ）も同様である。
【００６０】
ここで、本実施の形態４における合成光信号生成回路１０３は、可変減衰器内蔵合波器１３１および減衰量調節回路１３２を備えていることにより、各Ｅ／Ｏ素子１２０ａ〜１２０ｄから出力されるそれぞれの光信号に対して、重み付けを持たせた形で個別に減衰量を制御することができる。
【００６１】
例えば、最上位４ビット（ＭＳＢ）を最も多くの情報を有するビット群として扱い、次に、２番目、３番目、最下位４ビット（ＬＳＢ）の順番で重み付けを施すことが考えられる。このように重み付けを持たせる場合には、減衰量調節回路１３２において、その重み付けに基づいた制御信号を発生させ、その制御信号に基づいて、可変減衰器内蔵合波器１３１において、それぞれの光信号に対応する可変減衰器１４２ａ〜１４２ｄにおける減衰量を個別に制御することが可能である。
【００６２】
もちろん、本構成によれば、最上位４ビット（ＭＳＢ）を最も多くの情報を有するビット群として扱い、最下位の４ビット（ＬＳＢ）を、重み付けを低く設定する制御を行う動作だけでなく、自在に可変減衰器１４２ａ〜１４２ｄにおける減衰量を個別に調整することにより、線形電流増幅器５０から出力されるアナログ信号波形をコントロールすることが可能である。
【００６３】
以上のように、発明の実施の形態４によれば、先の実施の形態１の効果に加え、可変減衰器内蔵合波器および減衰量調節回路をさらに備えた合成光信号生成回路を用いることにより、複数のＥ／Ｏ素子から出力されるそれぞれの光信号の減衰量を個別に調整することができる。この結果、例えば、４０Ｇｂ／ｓ程度以上の信号を扱う場合においても、用途に応じた適切な制御を実現でき、線形性に優れたＤ／Ａコンバータを得ることができる。
【００６４】
実施の形態５．
図７は、本発明の実施の形態５におけるＤ／Ａコンバータの構成図である。本実施の形態５における合成光信号生成回路１０４は、先の実施の形態２における合成光信号生成回路１０１と比較すると、Ｎ：１光スイッチ１４０の代わりに可変減衰器機能を内蔵した可変減衰器内蔵Ｎ：１光スイッチ１４１を用いるとともに、減衰量を調整するための減衰量調節回路１３２をさらに備えている点が異なっている。その他の構成は、実施の形態２と同一であり、基本的な動作は、同じである。
【００６５】
図８は、本発明の実施の形態５における可変減衰器内蔵Ｎ：１光スイッチ１４１の内部回路構成図であり、可変減衰器１４２ａ〜１４２ｄ、およびＮ：１光スイッチ１４０を備えている。各Ｅ／Ｏ素子１２０ａ〜１２０ｄから出力された光信号は、それぞれに接続された可変減衰器１４２ａ〜１４２ｄに入力され、減衰量調節回路１３２からの制御信号に基づいて、その光パワーに適切な減衰量を与える。そして、所望の光レベルに制御された光信号がＮ：１光スイッチ１４０に入力され、時分割切替え処理された後、光ファイバ１５に出力される。
【００６６】
なお、この図８は、可変減衰器内蔵Ｎ：１光スイッチ１４１の内部回路構成の一例を示すものであり、同様な機能を有することができれば、他の回路構成でもよい。
【００６７】
図７に戻って、その動作を詳細に説明する。先の実施の形態２の場合と同様に、本実施の形態５においても、電気信号処理により分散補償を行うプリコーダの場合においては、信号処理回路３０において、光ファイバの逆関数の畳み込みを行う演算処理が施され、後段のパラレル電気信号線１４に出力される。
【００６８】
ここで、デマルチプレクサ２０からの出力信号は、所定の演算処理が施されると同時に、さらなるパラレル処理を施される。図７においても、４ビットパラレル信号から１６ビットパラレル信号に変換される。ここで、１６ビットパラレル信号は、図７に示すように、上位の４ビットが上位ビットであるＭＳＢ群であり、下位の４ビットが下位ビットであるＬＳＢ群を示す。
【００６９】
最上位４ビット（ＭＳＢ）、２番目の４ビット、３番目の４ビット、最下位の４ビット（ＬＳＢ）は、パラレル電気信号線１４を介して、それぞれに対応するＥ／Ｏ変換器１２１ａ〜１２１ｄにパラレル電気信号線１４を介して入力される。最上位４ビット（ＭＳＢ）は、対応するＥ／Ｏ変換器１２１ａにおいて光信号に変換される。以下、２番目、３番目、４番目の４ビット（ＬＳＢ）も同様である。
【００７０】
ここで、本実施の形態５における合成光信号生成回路１０４は、可変減衰器内蔵Ｎ：１光スイッチ１４１および減衰量調節回路１３２を備えていることにより、各Ｅ／Ｏ変換器１２１ａ〜１２１ｄから出力されるそれぞれの光信号に対して、重み付けを持たせた形で個別に減衰量を制御することができる。
【００７１】
例えば、最上位４ビット（ＭＳＢ）を最も多くの情報を有するビット群として扱い、次に、２番目、３番目、最下位４ビット（ＬＳＢ）の順番で重み付けを施すことが考えられる。このように重み付けを持たせる場合には、減衰量調節回路１３２において、その重み付けに基づいた制御信号を発生させ、その制御信号に基づいて、可変減衰量内蔵Ｎ：１光スイッチ１４１において、それぞれの光信号に対応する可変減衰器１４２ａ〜１４２ｄにおける減衰量を個別に制御することが可能である。
【００７２】
もちろん、本構成によれば、最上位４ビット（ＭＳＢ）を最も多くの情報を有するビット群として扱い、最下位の４ビット（ＬＳＢ）を、重み付けを低く設定する制御を行う動作だけでなく、自在に可変減衰器１４２ａ〜１４２ｄにおける減衰量を個別に調整することにより、線形電流増幅器５０から出力されるアナログ信号波形をコントロールすることが可能である。
【００７３】
以上のように、発明の実施の形態５によれば、先の実施の形態２の効果に加え、可変減衰器内蔵Ｎ：１光スイッチおよび減衰量調節回路をさらに備えた合成光信号生成回路を用いることにより、複数のＥ／Ｏ変換器から出力されるそれぞれの光信号の減衰量を個別に調整することができる。この結果、例えば、４０Ｇｂ／ｓ程度以上の信号を扱う場合においても、用途に応じた適切な制御を実現でき、線形性に優れたＤ／Ａコンバータを得ることができる。
【００７４】
実施の形態６．
本実施の形態６においては、先の実施の形態１〜５で説明したＤ／Ａコンバータのいずれか１つを有する送信側プリコーダを用いた送受信システムについて説明する。図９は、本発明の実施の形態６における送受信システムの動作に関する説明図である。図９における送信側プリコーダ２０１は、先の実施の形態１における合成光信号生成回路１００を備えたＤ／Ａコンバータとして構成されている場合を例示している。
【００７５】
送信側プリコーダ２０１は、高速のシリアルデジタル電気信号を入力端１１から入力し、長距離を伝送するための光信号を発信するレーザダイオード（ＬＤ）２０２のアナログ電気変調信号を出力する機能を有する。
【００７６】
レーザダイオード２０２から出力された光信号は、例えば、長距離光ファイバ２０３を媒体として伝達され、遠距離の位置にある受信機２０４で受信される。例えば、長距離光ファイバ２０３の距離は、数１００ｋｍとなる場合もある。
【００７７】
本発明によるＤ／Ａコンバータを適用することにより、入力端１１からの入力信号が、例えば、４０Ｇｂ／ｓを超えるような高速のシリアルデジタル電気信号である場合であっても、光ファイバの逆関数の畳み込みを行う演算を施し、その演算処理を施された信号に対してＤ／Ａ変換をおこなったアナログ信号を出力端１２より出力することができる。
【００７８】
出力端１２から出力されたアナログ信号は、例えば、レーザダイオード２０２の変調回路に送信され、そのレーザダイオードの出力光信号が、光ファイバを経て、通常、遠隔地にある受信機まで伝送される。光ファイバの分散特性を補償する演算処理が送信プリコーダにおいてあらかじめ施されているため、受信機においては、その分散特性が補償された良好な受信波形が得られる。
【００７９】
以上のように、実施の形態６によれば、本発明のＤ／Ａコンバータを送受信システムの送信側プリコーダとして用いることにより、例えば、４０Ｇｂ／ｓ程度以上の信号を扱う場合においても、線形性に優れ、かつ、光ファイバの分散特性が補償された良好な受信は形を得ることができる。
【図面の簡単な説明】
【００８０】
【図１】本発明の実施の形態１におけるＤ／Ａコンバータの構成図である。
【図２】本発明の実施の形態２におけるＤ／Ａコンバータの構成図である。
【図３】本発明の実施の形態２におけるＥ／Ｏ変換器の内部回路構成図である。
【図４】本発明の実施の形態３におけるＤ／Ａコンバータの構成図である。
【図５】本発明の実施の形態４におけるＤ／Ａコンバータの構成図である。
【図６】本発明の実施の形態４における可変減衰器内蔵合波器の内部回路構成図である。
【図７】本発明の実施の形態５におけるＤ／Ａコンバータの構成図である。
【図８】本発明の実施の形態５における可変減衰器内蔵Ｎ：１光スイッチの内部回路構成図である。
【図９】本発明の実施の形態６における送受信システムの動作に関する説明図である。
【符号の説明】
【００８１】
１１  入力端、１２  出力端、１３  シリアル電気信号線、１４  パラレル電気信号線、１５  光ファイバ、２０  デマルチプレクサ、３０  信号処理回路、４０  フォトダイオード（光電変換回路：ＰＤ）、５０  線形電流増幅器（電流増幅器）、１００〜１０４  合成光信号生成回路、１１０  マルチプレクサ、１２０  Ｅ／Ｏ素子（電気光変換素子）、１２１  Ｅ／Ｏ変換器（電気光変換部）、１２２  Ｅ／Ｏドライバ（電気光変換部ドライバ）、１２３  発光量調節回路、１３０  合波器、１３１  可変減衰器内蔵合波器、１３２  減衰量調節回路、１４０  Ｎ：１光スイッチ、１４１  可変減衰器内蔵Ｎ：１光スイッチ、１４２  可変減衰器、１５０  タイミング調整回路、２０１  送信側プリコーダ、２０２  レーザダイオード（ＬＤ）、２０３  長距離光ファイバ、２０４  受信機。
【図１】
2008124894.tif 000003
【図２】
2008124894.tif 000004
【図３】
2008124894.tif 000005
【図４】
2008124894.tif 000006
【図５】
2008124894.tif 000007
【図６】
2008124894.tif 000008
【図７】
2008124894.tif 000009
【図８】
2008124894.tif 000010
【図９】
2008124894.tif 000011