(57)【要約】【課題】  ゲート線の駆動にともなる消費電力を低減できるゲートドライバ、電気光学装置、電子機器及び駆動方法を提供する。【解決手段】  ゲートドライバ３０は、ゲート線Ｇ１を選択するための選択信号を出力するゲート出力回路ＧＯ１と、ゲート線Ｇ１の選択期間の次の選択期間に、ゲート線Ｇ２を選択するための選択信号を出力するゲート出力回路ＧＯ２と、ゲート出力回路ＧＯ１、ＧＯ２の出力の間に設けられた第１のゲート線短絡回路としてのトランジスタＱ１を含む。トランジスタＱ１は、ゲート線Ｇ１の選択期間とゲート線Ｇ２の選択期間との間に、ゲート出力回路ＧＯ１、ＧＯ２の出力を短絡する。【選択図】      図８
2008116917.tif 000002
【特許請求の範囲】
【請求項１】
電気光学装置の第１及び第２のゲート線を走査するためのゲートドライバであって、
前記第１のゲート線を選択するための選択信号を出力する第１のゲート出力回路と、
前記第１のゲート線の選択期間の次の選択期間に、前記第２のゲート線を選択するための選択信号を出力する第２のゲート出力回路と、
前記第１及び第２のゲート出力回路の出力の間に設けられた第１のゲート線短絡回路とを含み、
前記第１のゲート線短絡回路が、
前記第１のゲート線の選択期間と前記第２のゲート線の選択期間との間に、前記第１及び第２のゲート出力回路の出力を短絡することを特徴とするゲートドライバ。
【請求項２】
請求項１において、
前記第１及び第２のゲート出力回路の各ゲート出力回路が、
ゲート線の非選択電圧が供給される非選択電圧用電源線と当該ゲート出力回路の出力との間に設けられた第１のスイッチ回路と、
ゲート線の選択電圧が供給される選択電圧用電源線と当該ゲート出力回路の出力との間に設けられた第２のスイッチ回路とを含み、
前記第１及び第２のスイッチ回路が非導通状態となる期間後に、前記第１及び第２のスイッチ回路の１つが導通状態に設定されることを特徴とするゲートドライバ。
【請求項３】
請求項１又は２において、
前記第１のゲート線短絡回路が、トランジスタであり、
前記第１及び第２のゲート線の非選択期間に、前記トランジスタが導通状態となるようにゲート制御されることを特徴とするゲートドライバ。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記第１及び第２のゲート出力回路の出力の短絡期間後、前記第１のゲート線の電圧が低電位側電圧に変化したタイミングで、前記第１のゲート線により選択される画素に階調信号が書き込まれることを特徴とするゲートドライバ。
【請求項５】
複数のゲート線と、
複数のソース線と、
各画素が各ゲート線及び各ソース線により特定される複数の画素と、
前記複数のゲート線のうち少なくとも前記第１及び第２のゲート線を走査する請求項１乃至４のいずれか記載のゲートドライバとを含むことを特徴とする電気光学装置。
【請求項６】
複数のゲート線と、
複数のソース線と、
各画素が、各ゲート線及び各ソース線により特定される複数の画素と、
前記複数のゲート線のうちの第１のゲート線と該第１のゲート線に次に選択される第２のゲート線との間に設けられた第１のゲート線短絡回路とを含み、
前記第１のゲート線短絡回路が、
前記第１のゲート線の選択期間と前記第２のゲート線の選択期間との間に、前記第１及び第２のゲート線を短絡することを特徴とする電気光学装置。
【請求項７】
請求項６において、
前記第１のゲート線短絡回路が、トランジスタであり、
前記第１及び第２のゲート線の非選択期間に、前記トランジスタが導通状態となるようにゲート制御されることを特徴とする電気光学装置。
【請求項８】
請求項６又は７において、
前記第１及び第２のゲート出力回路の出力の短絡期間後、前記第１のゲート線の電圧が低電位側電圧に変化したタイミングで、前記第１のゲート線により選択される画素に階調信号が書き込まれることを特徴とする電気光学装置。
【請求項９】
請求項５乃至８のいずれかにおいて、更に、
前記第１のゲート線を選択するための選択信号を出力する第１のゲート出力回路と、
前記第１のゲート線の選択期間の次の選択期間に、前記第２のゲート線を選択するための選択信号を出力する第２のゲート出力回路とを含むことを特徴とする電気光学装置。
【請求項１０】
請求項５乃至９のいずれかにおいて、更に、
各画素に対応した階調信号を前記複数のソース線に供給するソースドライバを含むことを特徴とする電気光学装置。
【請求項１１】
請求項１乃至４のいずれか記載のゲートドライバを含むことを特徴とする電気光学装置。
【請求項１２】
請求項１乃至４のいずれか記載のゲートドライバを含むことを特徴とする電子機器。
【請求項１３】
請求項５乃至１０のいずれか記載の電気光学装置を含むことを特徴とする電子機器。
【請求項１４】
電気光学装置の第１及び第２のゲート線を走査するための駆動方法であって、
前記第１のゲート線の選択期間に、該第１のゲート線を選択するための選択信号を出力し、
前記第１のゲート線の選択期間と前記第２のゲート線の選択期間との間に、前記第１及び第２のゲート線を短絡し、
前記第１及び第２のゲート線を短絡後に前記第１及び第２のゲート線を電気的に遮断した状態で、前記第２のゲート線の選択期間に、前記第２のゲート線を選択するための選択信号を出力することを特徴とする駆動方法。
【請求項１５】
請求項１４において、
前記第１及び第２のゲート出力回路の出力の短絡期間後、前記第１のゲート線の電圧が低電位側電圧に変化したタイミングで、前記第１のゲート線により選択される画素に階調信号が書き込むことを特徴とする駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲートドライバ、電気光学装置、電子機器及び駆動方法等に関する。
【背景技術】
【０００２】
従来より、携帯電話機等の電子機器に用いられる液晶表示（Liquid Crystal Display：ＬＣＤ）パネル（広義には、表示パネル。更に広義には電気光学装置）として、単純マトリクス方式のＬＣＤパネルと、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す）等のスイッチ素子を用いたアクティブマトリクス方式のＬＣＤパネルとが知られている。
【０００３】
単純マトリクス方式は、アクティブマトリクス方式に比べて低消費電力化が容易である反面、多色化や動画表示が困難である。一方、アクティブマトリクス方式は、多色化や動画表示に適している反面、低消費電力化が困難である。
【０００４】
単純マトリクス方式のＬＣＤパネルやアクティブマトリクス方式のＬＣＤパネルでは、画素を構成する液晶（広義には電気光学物質）への印加電圧が交流となるように駆動される。このような交流駆動の手法として、ライン反転駆動やフィールド反転駆動（フレーム反転駆動）が知られている。ライン反転駆動では、１又は複数走査ライン毎に、液晶の印加電圧の極性が反転するように駆動される。フィールド反転駆動では、フィールド毎（フレーム毎）に液晶の印加電圧の極性が反転するように駆動される。
【０００５】
その際、画素を構成する画素電極と対向する対向電極（コモン電極）に供給する対向電極電圧（コモン電圧）を、反転駆動タイミングに合わせて変化させることで、画素電極に印加する電圧レベルを低下させることができる。
【０００６】
このような交流駆動を行う場合であっても、液晶の充放電に伴う消費電力の増大を招く。そこで例えば特許文献１には、反転駆動時に、液晶を挟持する２つの電極を短絡することにより液晶に蓄積される電荷を初期化し、電極の短絡前の電圧の中間電圧まで遷移させることで低消費化を図る技術が開示されている。
【特許文献１】特開２００２−２４４６２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に開示されている技術では、消費電力の削減効果がソース線に与える電圧に依存してしまうという問題がある。そのため、極性が反転する対向電極を充放電する電荷量の削減効果が、それほど期待できない。また、特許文献１に開示された技術では、ソース線に与える電圧と対向電極電圧の極性との関係によっては、液晶を挟持する２つの電極を短絡することで、充放電すべき電荷量が却って増加してしまい、低消費電力化の効果が薄れてしまう場合があるという問題がある。
【０００８】
その一方、ＬＣＤパネルを駆動する場合、ゲート線を駆動する必要がある。ところが、特許文献１に開示されている技術では、ゲート線の駆動に伴う消費電力を低減することができない。仮に、ゲート線を対向電極と短絡した場合であっても、ソース線と対向電極を短絡する場合と異なり、低消費電力化の効果を得ることが困難となるばかりか画質を劣化させる。
【０００９】
このように、一定の低消費電力化の効果を得るためには、ゲート線の駆動に伴う消費電力を低減できることが望ましい。
【００１０】
本発明の幾つかの態様によれば、ゲート線の駆動に伴う消費電力を低減できるゲートドライバ、電気光学装置、電子機器及び駆動方法を提供できる。
【課題を解決するための手段】
【００１１】
上記課題を解決するために本発明は、
電気光学装置の第１及び第２のゲート線を走査するためのゲートドライバであって、
前記第１のゲート線を選択するための選択信号を出力する第１のゲート出力回路と、
前記第１のゲート線の選択期間の次の選択期間に、前記第２のゲート線を選択するための選択信号を出力する第２のゲート出力回路と、
前記第１及び第２のゲート出力回路の出力の間に設けられた第１のゲート線短絡回路とを含み、
前記第１のゲート線短絡回路が、
前記第１のゲート線の選択期間と前記第２のゲート線の選択期間との間に、前記第１及び第２のゲート出力回路の出力を短絡するゲートドライバに関係する。
【００１２】
本発明によれば、第１のゲート線の選択信号の立ち下がり、第２のゲート線の立ち上がりにおいて、電荷を再利用して、外部から電荷を充放電することなく、選択信号のレベルを変化させることができる。従って、第１及び第２のゲート線の電圧を変化させる場合に充放電すべき電荷量を削減できるので、ゲート線の駆動に伴う消費電力を低減できる。この結果、電気光学装置を駆動する際に、一定の低消費電力化の効果を必ず得ることができるようになる。
【００１３】
また本発明に係るゲートドライバでは、
前記第１及び第２のゲート出力回路の各ゲート出力回路が、
ゲート線の非選択電圧が供給される非選択電圧用電源線と当該ゲート出力回路の出力との間に設けられた第１のスイッチ回路と、
ゲート線の選択電圧が供給される選択電圧用電源線と当該ゲート出力回路の出力との間に設けられた第２のスイッチ回路とを含み、
前記第１及び第２のスイッチ回路が非導通状態となる期間後に、前記第１及び第２のスイッチ回路の１つが導通状態に設定されてもよい。
【００１４】
また本発明に係るゲートドライバでは、
前記第１のゲート線短絡回路が、トランジスタであり、
前記第１及び第２のゲート線の非選択期間に、前記トランジスタが導通状態となるようにゲート制御されてもよい。
【００１５】
上記のいずれかの発明によれば、簡素な構成で、ゲート線を駆動する際に電荷を再利用して、低消費電力化を図ることができるようになる。
【００１６】
また本発明に係るゲートドライバでは、
前記第１及び第２のゲート出力回路の出力の短絡期間後、前記第１のゲート線の電圧が低電位側電圧に変化したタイミングで、前記第１のゲート線により選択される画素に階調信号が書き込まれてもよい。
【００１７】
本発明によれば、第１のゲート線により選択される画素に、該第１のゲート線の選択信号の電圧が低電位側電圧に変化したタイミングにおける電圧が書き込まれるので、第１及び第２のゲート線の短絡により画素選択期間が重複しても、画質を劣化させることがなくなる。
【００１８】
また本発明は、
複数のゲート線と、
複数のソース線と、
各画素が各ゲート線及び各ソース線により特定される複数の画素と、
前記複数のゲート線のうち少なくとも前記第１及び第２のゲート線を走査する上記のいずれか記載のゲートドライバとを含む電気光学装置に関係する。
【００１９】
また本発明は、
複数のゲート線と、
複数のソース線と、
各画素が、各ゲート線及び各ソース線により特定される複数の画素と、
前記複数のゲート線のうちの第１のゲート線と該第１のゲート線に次に選択される第２のゲート線との間に設けられた第１のゲート線短絡回路とを含み、
前記第１のゲート線短絡回路が、
前記第１のゲート線の選択期間と前記第２のゲート線の選択期間との間に、前記第１及び第２のゲート線を短絡する電気光学装置に関係する。
【００２０】
また本発明に係る電気光学装置では、
前記第１のゲート線短絡回路が、トランジスタであり、
前記第１及び第２のゲート線の非選択期間に、前記トランジスタが導通状態となるようにゲート制御されてもよい。
【００２１】
また本発明に係る電気光学装置では、
前記第１及び第２のゲート出力回路の出力の短絡期間後、前記第１のゲート線の電圧が低電位側電圧に変化したタイミングで、前記第１のゲート線により選択される画素に階調信号が書き込まれてもよい。
【００２２】
また本発明に係る電気光学装置では、
前記第１のゲート線を選択するための選択信号を出力する第１のゲート出力回路と、
前記第１のゲート線の選択期間の次の選択期間に、前記第２のゲート線を選択するための選択信号を出力する第２のゲート出力回路とを含むことができる。
【００２３】
また本発明に係る電気光学装置では、
各画素に対応した階調信号を前記複数のソース線に供給するソースドライバを含むことができる。
【００２４】
また本発明は、
上記のいずれか記載のゲートドライバを含む電気光学装置に関係する。
【００２５】
上記のいずれかの発明によれば、第１のゲート線の選択信号の立ち下がり、第２のゲート線の立ち上がりにおいて、電荷を再利用して、外部から電荷を充放電することなく、選択信号のレベルを変化させることができる。従って、第１及び第２のゲート線の電圧を変化させる場合に充放電すべき電荷量を削減できるので、ゲート線の駆動に伴う消費電力を低減できる。この結果、一定の低消費電力化の効果を必ず得ることができる電気光学装置を提供できるようになる。
【００２６】
また本発明は、
上記のいずれか記載のゲートドライバを含む電子機器に関係する。
【００２７】
また本発明は、
上記のいずれか記載の電気光学装置を含む電子機器に関係する。
【００２８】
上記のいずれかの発明によれば、ゲート線を駆動する際に電荷を再利用することで、一定の低消費電力化の効果を必ず得る電気光学装置を提供できるようになる。
【００２９】
また本発明は、
電気光学装置の第１及び第２のゲート線を走査するための駆動方法であって、
前記第１のゲート線の選択期間に、該第１のゲート線を選択するための選択信号を出力し、
前記第１のゲート線の選択期間と前記第２のゲート線の選択期間との間に、前記第１及び第２のゲート線を短絡し、
前記第１及び第２のゲート線を短絡後に前記第１及び第２のゲート線を電気的に遮断した状態で、前記第２のゲート線の選択期間に、前記第２のゲート線を選択するための選択信号を出力する駆動方法に関係する。
【００３０】
また本発明に係る駆動方法では、
前記第１及び第２のゲート出力回路の出力の短絡期間後、前記第１のゲート線の電圧が低電位側電圧に変化したタイミングで、前記第１のゲート線により選択される画素に階調信号が書き込むことができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００３２】
１．  液晶装置
図１に、本実施形態の液晶装置のブロック図の例を示す。
【００３３】
液晶装置１０（液晶表示装置。広義には表示装置）は、表示パネル１２（狭義には液晶パネル、ＬＣＤ（Liquid Crystal Display）パネル）、ソースドライバ２０（広義にはデータ線駆動回路）、ゲートドライバ３０（広義には走査線駆動回路）、表示コントローラ４０、電源回路５０を含む。なお、液晶装置１０にこれらのすべての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。
【００３４】
ここで表示パネル１２（広義には電気光学装置）は、複数のゲート線（広義には走査線）と、複数のソース線（広義にはデータ線）と、各画素がゲート線及びソース線により特定される複数の画素を含む。この場合、各画素では、ソース線に薄膜トランジスタＴＦＴ（Thin Film Transistor、広義にはスイッチング素子）を接続し、このＴＦＴに画素電極を接続することで、アクティブマトリクス型の液晶装置を構成できる。
【００３５】
より具体的には、表示パネル１２は、アクティブマトリクス基板（例えばガラス基板）上にアモルファスシリコン薄膜が形成されたアモルファスシリコン液晶パネルである。アクティブマトリクス基板には、図１のＹ方向に複数配列されそれぞれＸ方向に伸びるゲート線Ｇ１〜ＧＭ（Ｍは２以上の自然数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるソース線Ｓ１〜ＳＮ（Ｎは２以上の自然数）とが配置されている。また、ゲート線ＧＫ（１≦Ｋ≦Ｍ、Ｋは自然数）とソース線ＳＬ（１≦Ｌ≦Ｎ、Ｌは自然数）との交差点に対応する位置に、薄膜トランジスタＴＦＴＫＬ（広義にはスイッチング素子）が設けられている。
【００３６】
ＴＦＴＫＬのゲート電極はゲート線ＧＫに接続され、ＴＦＴＫＬのソース電極はソース線ＳＬに接続され、ＴＦＴＫＬのドレイン電極は画素電極ＰＥＫＬに接続されている。この画素電極ＰＥＫＬと、画素電極ＰＥＫＬと液晶（広義には電気光学物質）を挟んで対向する対向電極ＣＥ（共通電極、コモン電極）との間には、液晶容量ＣＬＫＬ（液晶素子）及び補助容量ＣＳＫＬが形成されている。そして、ＴＦＴＫＬ、画素電極ＰＥＫＬ等が形成されるアクティブマトリクス基板と対向電極ＣＥが形成される対向基板との間に液晶が封入されるように形成され、画素電極ＰＥＫＬと対向電極ＣＥとの間の印加電圧に応じて画素の透過率が変化するようになっている。
【００３７】
なお、対向電極ＣＥに与えられる対向電極電圧ＶＣＯＭの電圧レベル（高電位側電圧ＶＣＯＭＨ、低電位側電圧ＶＣＯＭＬ）は、電源回路５０に含まれる対向電極電圧生成回路より生成される。例えば、対向電極ＣＥは、対向基板上に一面に形成される。
【００３８】
ソースドライバ２０は、階調データに基づいて表示パネル１２のソース線Ｓ１〜ＳＮを駆動する。一方、ゲートドライバ３０は、表示パネル１２のゲート線Ｇ１〜ＧＭを走査（順次駆動）する。
【００３９】
表示コントローラ４０は、図示しない中央演算処理装置（Central Processing Unit：ＣＰＵ）等のホストにより設定された内容に従って、ソースドライバ２０、ゲートドライバ３０及び電源回路５０を制御する。より具体的には、表示コントローラ４０は、ソースドライバ２０及びゲートドライバ３０に対しては、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路５０に対しては、対向電極ＣＥに印加する対向電極電圧ＶＣＯＭの電圧レベルの極性反転タイミングの制御を行う。
【００４０】
電源回路５０は、外部から供給される基準電圧に基づいて、表示パネル１２の駆動に必要な各種の電圧レベル（階調電圧）や、対向電極ＣＥの対向電極電圧ＶＣＯＭの電圧レベルを生成する。
【００４１】
このような構成の液晶装置１０は、表示コントローラ４０の制御の下、外部から供給される階調データに基づいて、ソースドライバ２０、ゲートドライバ３０及び電源回路５０が協調して表示パネル１２を駆動する。
【００４２】
なお、図１において、ソースドライバ２０、ゲートドライバ３０及び電源回路５０を集積化して、半導体装置（集積回路、ＩＣ）として表示ドライバ６０を構成してもよい。
【００４３】
また図１において、表示ドライバ６０が、表示コントローラ４０を内蔵してもよい。或いは図１において、表示ドライバ６０が、ソースドライバ２０及びゲートドライバ３０のいずれか一方と、電源回路５０とを集積化した半導体装置であってもよい。
【００４４】
１．１  ゲートドライバ
図２に、図１のゲートドライバ３０の構成例を示す。
【００４５】
ゲートドライバ３０は、シフトレジスタ３２、レベルシフタ３４、出力バッファ３６を含む。
【００４６】
シフトレジスタ３２は、各ゲート線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ３２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯをフリップフロップに保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。ここで入力されるイネーブル入出力信号ＥＩＯは、表示コントローラ４０から供給される垂直同期信号である。
【００４７】
レベルシフタ３４は、シフトレジスタ３２からの電圧レベルを、表示パネル１２の液晶素子とＴＦＴのトランジスタ能力とに応じた電圧レベルにシフトする。この電圧レベルとしては、高い電圧レベルが必要とされるため、他のロジック回路部とは異なる高耐圧プロセスが用いられる。
【００４８】
出力バッファ３６は、レベルシフタ３４によってシフトされた走査電圧（選択信号）をバッファリングしてゲート線に出力し、ゲート線を駆動する。走査電圧は、非選択電圧と選択電圧のうちのいずれかである。
【００４９】
本実施形態におけるゲートドライバ３０の出力バッファ３６は、少なくとも第１及び第２のゲート線としてのゲート線Ｇ１、Ｇ２を駆動する際に電荷の再利用を行うことで、ゲート線の駆動に伴う電力消費を低減させることができる。
【００５０】
なお、本実施形態では、シフトレジスタ３２により、イネーブル入出力信号ＥＩＯをシフトさせることでゲート線を走査するようにしていたが、これに限定されるものではなく、例えばゲートドライバ３０がアドレスデコーダを備え、該アドレスデコーダのデコード結果に基づいてゲート線を選択させるようにしてもよい。
【００５１】
１．２  ソースドライバ
図３に、図１のソースドライバ２０の構成例のブロック図を示す。
【００５２】
ソースドライバ２０は、シフトレジスタ２２、ラインラッチ２４、２６、基準電圧発生回路２７、ＤＡＣ２８（Digital-to-Analog Converter）（広義にはデータ電圧生成回路
）、ソース線駆動回路２９を含む。
【００５３】
シフトレジスタ２２は、各ソース線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ２２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯを保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。
【００５４】
ラインラッチ２４には、表示コントローラ４０から例えば１８ビット（６ビット（階調データ）×３（ＲＧＢ各色））単位で階調データ（ＤＩＯ）が入力される。ラインラッチ２４は、この階調データ（ＤＩＯ）を、シフトレジスタ２２の各フリップフロップで順次シフトされたイネーブル入出力信号ＥＩＯに同期してラッチする。
【００５５】
ラインラッチ２６は、表示コントローラ４０から供給される水平同期信号ＬＰに同期して、ラインラッチ２４でラッチされた１水平走査単位の階調データをラッチする。
【００５６】
基準電圧発生回路２７は、６４（＝２６）種類の基準電圧を生成する。基準電圧発生回路２７によって生成された６４種類の基準電圧は、ＤＡＣ２８に供給される。
【００５７】
ＤＡＣ（データ電圧生成回路）２８は、各ソース線に供給すべきアナログのデータ電圧を生成する。具体的にはＤＡＣ２８は、ラインラッチ２６からのデジタルの階調データに基づいて、基準電圧発生回路２７からの基準電圧のいずれかを選択し、デジタルの階調データに対応するアナログのデータ電圧を出力する。
【００５８】
ソース線駆動回路２９は、ＤＡＣ２８からのデータ電圧をバッファリングしてソース線に出力し、ソース線を駆動する。具体的には、ソース線駆動回路２９は、各ソース線毎に設けられたボルテージフォロワ接続の演算増幅器ＯＰＣ（広義にはインピーダンス変換回路）を含み、これらの各演算増幅器ＯＰＣが、ＤＡＣ２８からのデータ電圧をインピーダンス変換して、各ソース線に出力する。
【００５９】
なお、図３では、デジタルの階調データをデジタル・アナログ変換して、ソース線駆動回路２９を介してソース線に出力する構成を採用しているが、アナログの映像信号をサンプル・ホールドして、ソース線駆動回路２９を介してソース線に出力する構成を採用することもできる。
【００６０】
図４に、図３の基準電圧発生回路２７、ＤＡＣ２８及びソース線駆動回路２９の構成例を示す。図４において、階調データが６ビットのデータＤ０〜Ｄ５であり、各ビットのデータの反転データをＸＤ０〜ＸＤ５と示している。また図４において、図３と同一部分には同一符号を付し、適宜説明を省略する。
【００６１】
基準電圧発生回路２７は、両端の電圧ＶＤＤＨ、ＶＳＳＨを抵抗分割して６４種類の基準電圧を生成する。各基準電圧は、６ビットの階調データにより表される各階調値に対応している。各基準電圧は、ソース線Ｓ１〜ＳＮの各ソース線に共通に供給される。
【００６２】
ＤＡＣ２８は、ソース線毎に設けられたデコーダを含み、各デコーダは、階調データに対応した基準電圧を演算増幅器ＯＰＣに出力する。
【００６３】
１．３  電源回路
図５に、図１の電源回路５０の構成例を示す。
【００６４】
電源回路５０は、正方向２倍昇圧回路５２、走査電圧生成回路５４、対向電極電圧生成回路５６を含む。この電源回路５０には、システム接地電源電圧ＶＳＳ及びシステム電源電圧ＶＤＤが供給される。
【００６５】
正方向２倍昇圧回路５２には、システム接地電源電圧ＶＳＳ及びシステム電源電圧ＶＤＤが供給される。そして正方向２倍昇圧回路５２は、システム接地電源電圧ＶＳＳを基準に、システム電源電圧ＶＤＤを正方向に２倍に昇圧した電源電圧ＶＯＵＴを生成する。即ち正方向２倍昇圧回路５２は、システム接地電源電圧ＶＳＳとシステム電源電圧ＶＤＤとの間の電圧差を２倍に昇圧する。このような正方向２倍昇圧回路５２は、公知のチャージポンプ回路により構成できる。電源電圧ＶＯＵＴは、ソースドライバ２０、走査電圧生成回路５４や対向電極電圧生成回路５６に供給される。なお正方向２倍昇圧回路５２は、２倍以上の昇圧倍率で昇圧後にレギュレータで電圧レベルを調整して、システム電源電圧ＶＤＤを正方向に２倍に昇圧した電源電圧ＶＯＵＴを出力することが望ましい。
【００６６】
走査電圧生成回路５４には、システム接地電源電圧ＶＳＳ及び電源電圧ＶＯＵＴが供給される。そして走査電圧生成回路５４は、走査電圧を生成する。走査電圧は、ゲートドライバ３０によって駆動されるゲート線に印加される電圧である。この走査電圧の高電位側電圧はＶＤＤＨＧであり、低電位側電圧はＶＥＥである。
【００６７】
対向電極電圧生成回路５６は、対向電極電圧ＶＣＯＭを生成する。対向電極電圧生成回路５６は、極性反転信号ＰＯＬに基づいて、高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬを、対向電極電圧ＶＣＯＭとして出力する。極性反転信号ＰＯＬは、極性反転タイミングに合わせて表示コントローラ４０によって生成される。
【００６８】
２．  駆動波形
図６に、図１の表示パネル１２の駆動波形の一例を示す。
【００６９】
ソース線には、階調データの階調値に応じた階調電圧ＤＬＶが印加される。図６では、システム接地電源電圧ＶＳＳ（＝０Ｖ）を基準に、５Ｖの振幅の階調電圧ＤＬＶが印加されている。
【００７０】
ゲート線には、非選択時において非選択電圧として低電位側電圧ＶＥＥ（＝−１０Ｖ）、選択時において選択電圧として高電位側電圧ＶＤＤＨＧ（＝１５Ｖ）の走査電圧ＧＬＶが印加される。
【００７１】
対向電極ＣＥには、高電位側電圧ＶＣＯＭＨ（＝３Ｖ）、低電位側電圧ＶＣＯＭＬ（＝−２Ｖ）の対向電極電圧ＶＣＯＭが印加される。そして所与の電圧を基準とした対向電極電圧ＶＣＯＭの電圧レベルの極性が、極性反転タイミングに合わせて反転している。図６では、いわゆる走査ライン反転駆動時の対向電極電圧ＶＣＯＭの波形を示している。この極性反転タイミングに合わせて、ソース線の階調電圧ＤＬＶもまた、所与の電圧を基準に、その極性が反転している。
【００７２】
ところで液晶素子は、直流電圧を長時間印加すると劣化するという性質がある。このため、液晶素子に印加する電圧の極性を所定期間毎に反転させる駆動方式が必要になる。このような駆動方式としては、フレーム反転駆動、走査（ゲート）ライン反転駆動、データ（ソース）ライン反転駆動、ドット反転駆動等がある。
【００７３】
このうち、フレーム反転駆動は、消費電力は低いが、画質がそれほど良くないという不利点がある。また、データライン反転駆動、ドット反転駆動は、画質は良いが、表示パネルの駆動に高い電圧が必要になるという不利点がある。
【００７４】
本実施形態では、例えば走査ライン反転駆動が採用される。この走査ライン反転駆動では、液晶素子に印加される電圧が走査期間毎（走査線毎）に極性反転される。例えば、第１の走査期間（走査線）では正極性の電圧が液晶素子に印加され、第２の走査期間では負極性の電圧が印加され、第３の走査期間では正極性の電圧が印加される。一方、次のフレームにおいては、今度は、第１の走査期間では負極性の電圧が液晶素子に印加され、第２の走査期間では正極性の電圧が印加され、第３の走査期間では負極性の電圧が印加されるようになる。
【００７５】
そして、この走査ライン反転駆動では、対向電極ＣＥの対向電極電圧ＶＣＯＭの電圧レベルが走査期間毎に極性反転される。
【００７６】
より具体的には図７に示すように、正極の期間Ｔ１（第１の期間）では対向電極電圧ＶＣＯＭの電圧レベルは低電位側電圧ＶＣＯＭＬになり、負極の期間Ｔ２（第２の期間）では高電位側電圧ＶＣＯＭＨになる。そして、このタイミングに合わせてソース線に印加される階調電圧も、その極性が反転する。なお、低電位側電圧ＶＣＯＭＬは、所与の電圧レベルを基準として高電位側電圧ＶＣＯＭＨの極性を反転した電圧レベルである。
【００７７】
ここで、正極の期間Ｔ１は、ソース線の階調電圧が供給された画素電極の電圧レベルが対向電極ＣＥの電圧レベルよりも高くなる期間である。この期間Ｔ１では液晶素子に正極性の電圧が印加されることになる。一方、負極の期間Ｔ２は、ソース線の階調電圧が供給された画素電極の電圧レベルが対向電極ＣＥの電圧レベルよりも低くなる期間である。この期間Ｔ２では液晶素子に負極性の電圧が印加されることになる。
【００７８】
このように対向電極電圧ＶＣＯＭを極性反転することで、表示パネルの駆動に必要な電圧を低くすることができる。これにより、駆動回路の耐圧を低くでき、駆動回路の製造プロセスの簡素化、低コスト化を図ることができる。
【００７９】
３．  本実施形態の説明
本実施形態では、ゲートドライバ３０が電荷の再利用を行うことで、ゲート線の駆動に伴う消費電力を低減できる。以下、このようなゲートドライバ３０の構成の要部について説明する。
【００８０】
図８に、本実施形態におけるゲートドライバ３０の構成要部の一例を示す。図８は、図２の出力バッファ３６の構成例の回路図を示す。
【００８１】
出力バッファ３６は、ゲート線毎に設けられたゲート出力回路を有する。
【００８２】
ゲート線Ｇ１に走査電圧を出力するゲート出力回路ＧＯ１（第１のゲート出力回路）は、第１のスイッチ回路としてのｎ型（第２導電型）の金属酸化膜半導体（Metal Oxide Semiconductor：ＭＯＳ）トランジスタＳＷ１ｎと、第２のスイッチ回路としてのｐ型（第１導電型）のＭＯＳトランジスタＳＷ１ｐとを含む。トランジスタＳＷ１ｎのソースには、ゲート線の非選択電圧である電圧ＶＥＥが供給される非選択電圧用電源線が接続される。トランジスタＳＷ１ｎのドレインには、ゲート出力回路ＧＯ１の出力ノードに接続される。トランジスタＳＷ１ｎのゲートには、制御信号Ｇ１ＣＮＴが供給される。トランジスタＳＷ１ｐのソースには、ゲート線の選択電圧である電圧ＶＤＤＨＧが供給される選択電圧用電源線が接続される。トランジスタＳＷ１ｐのドレインには、ゲート出力回路ＧＯ１の出力ノードに接続される。トランジスタＳＷ１ｐのゲートには、制御信号ＸＧ１ＣＮＴが供給される。制御信号Ｇ１ＣＮＴ、ＸＧ１ＣＮＴは、トランジスタＳＷ１ｎ、ＳＷ１ｐが同時にオンとならないように生成される。制御信号Ｇ１ＣＮＴ、ＸＧ１ＣＮＴは、レベルシフタ３４から出力バッファ３６に供給されたり、出力バッファ３６内で生成されたりする。
【００８３】
同様に、ゲート線Ｇ２に走査電圧を出力するゲート出力回路ＧＯ２（第２のゲート出力回路）は、第１のスイッチ回路としてのｎ型のＭＯＳトランジスタＳＷ２ｎと、第２のスイッチ回路としてのｐ型のＭＯＳトランジスタＳＷ２ｐとを含む。トランジスタＳＷ２ｎのソースには、ゲート線の非選択電圧である電圧ＶＥＥが供給される非選択電圧用電源線が接続される。トランジスタＳＷ２ｎのドレインには、ゲート出力回路ＧＯ２の出力ノードに接続される。トランジスタＳＷ２ｎのゲートには、制御信号Ｇ２ＣＮＴが供給される。トランジスタＳＷ２ｐのソースには、ゲート線の選択電圧である電圧ＶＤＤＨＧが供給される選択電圧用電源線が接続される。トランジスタＳＷ２ｐのドレインには、ゲート出力回路ＧＯ２の出力ノードに接続される。トランジスタＳＷ２ｐのゲートには、制御信号ＸＧ２ＣＮＴが供給される。制御信号Ｇ２ＣＮＴ、ＸＧ２ＣＮＴは、トランジスタＳＷ２ｎ、ＳＷ２ｐが同時にオンとならないように生成される。制御信号Ｇ２ＣＮＴ、ＸＧ２ＣＮＴは、レベルシフタ３４から出力バッファ３６に供給されたり、出力バッファ３６内で生成されたりする。
【００８４】
ゲート出力回路ＧＯ３〜ＧＯＭも、ゲート出力回路ＧＯ１と同様の構成を有している。
【００８５】
このような出力バッファ３６は、更に、第１〜第（Ｍ−１）のゲート線短絡回路としてのｎ型のＭＯＳトランジスタＱ１〜ＱＭ−１を含む。第１のゲート線短絡回路としてのトランジスタＱ１は、ゲート出力回路ＧＯ１の出力とゲート出力回路ＧＯ２の出力（出力ノード）との間に設けられる。即ち、トランジスタＱ１のソース（ドレイン）はゲート出力回路ＧＯ１の出力に接続され、トランジスタＱ１のドレイン（ソース）はゲート出力回路ＧＯ２の出力に接続される。トランジスタＱ１のゲートには、制御信号ＳＷＣ１が供給される。同様に、第２のゲート線短絡回路としてのトランジスタＱ２は、ゲート出力回路ＧＯ２の出力とゲート出力回路ＧＯ３の出力との間に設けられる。即ち、トランジスタＱ２のソース（ドレイン）はゲート出力回路ＧＯ２の出力に接続され、トランジスタＱ２のドレイン（ソース）はゲート出力回路ＧＯ３の出力に接続される。トランジスタＱ２のゲートには、制御信号ＳＷＣ２が供給される。以下、同様に、例えば第（Ｍ−１）のゲート線短絡回路としてのトランジスタＱＭ−１は、ゲート出力回路ＧＯＭ−１の出力とゲート出力回路ＧＯＭの出力との間に設けられる。
【００８６】
そして、第１のゲート線短絡回路としてのトランジスタＱ１は、ゲート線Ｇ１（第１のゲート線）の選択期間とゲート線Ｇ２（第２のゲート線）の選択期間との間に、ゲート出力回路ＧＯ１、ＧＯ２の出力を短絡する。同様に、第２のゲート線短絡回路としてのトランジスタＱ２は、ゲート線Ｇ２の選択期間とゲート線Ｇ３の選択期間との間に、ゲート出力回路ＧＯ２、ＧＯ３の出力を短絡する。即ち、トランジスタＱｊ（１≦ｊ≦Ｍ−１、ｊは整数）は、ゲート線Ｇｊの選択期間とゲート線Ｇｊ＋１の選択期間との間に、ゲート出力回路ＧＯｊ、ＧＯｊ＋１の出力を短絡する。
【００８７】
図９に、図８の出力バッファ３６の制御信号の一例のタイミング図を示す。
【００８８】
ゲート出力回路ＧＯ１に着目すると、制御信号Ｇ１ＣＮＴがＨレベルのとき、非選択電圧である電圧ＶＥＥがゲート線Ｇ１に出力される。その後、制御信号Ｇ１ＣＮＴがＬレベルとなると、所定のオフ−オフ期間経過後に、制御信号ＸＧ１ＣＮＴがＨレベルからＬレベルに変化する。制御信号ＸＧ１ＣＮＴがＬレベルになると、選択電圧である電圧ＶＤＤＨＧがゲート線Ｇ１に出力される。そして、制御信号ＸＧ１ＣＮＴがＨレベルに変化した後、所定のオフ−オフ期間経過後に、制御信号Ｇ１ＣＮＴがＬレベルからＨレベルに変化する。これにより、非選択電圧である電圧ＶＥＥがゲート線Ｇ１に出力される。このオフ−オフ期間に、制御信号ＳＷＣ１がパルスを有する。制御信号ＳＷＣ１は、制御信号Ｇ１ＣＮＴ、ＸＧ１ＣＮＴに基づいて、例えば出力バッファ３６（ゲート出力回路ＧＯ１）において生成される。
【００８９】
次に、ゲート出力回路ＧＯ２に着目すると、ゲート線Ｇ１、Ｇ２のオフ−オフ期間の開始直前に、制御信号Ｇ２ＣＮＴがＨレベルからＬレベルに変化する。そして、上記のオフ−オフ期間の経過後に、制御信号ＸＧ２ＣＮＴがＨレベルからＬレベルに変化する。制御信号ＸＧ２ＣＮＴがＬレベルになると、選択電圧である電圧ＶＤＤＨＧがゲート線Ｇ２に出力される。実際には、制御信号ＳＷＣ１によりゲート線Ｇ１、Ｇ２の間で電荷の再利用が行われるため、ゲート線Ｇ２の選択期間の直前には、ゲート線Ｇ２の電圧が、電圧ＶＥＥよりも高電位側の電圧になっている。即ち、第１のゲート線短絡回路としてのトランジスタＱ１が、第１及び第２のゲート線としてのゲート線Ｇ１、Ｇ２の非選択期間に、トランジスタＱ１が導通状態となるようにゲート制御される。そして、ゲート線Ｇ１、Ｇ２を短絡後にゲート線Ｇ１、Ｇ２を電気的に遮断した状態で、ゲート線Ｇ２の選択期間に、ゲート線Ｇ２を選択するための選択信号を出力する。こうすることで、ゲート線Ｇ２に外部から充放電される電荷量を削減できる。そして、制御信号ＸＧ２ＣＮＴがＨレベルに変化した後、所定のオフ−オフ期間経過後に、制御信号Ｇ２ＣＮＴがＬレベルからＨレベルに変化する。これにより、非選択電圧である電圧ＶＥＥがゲート線Ｇ２に出力される。このオフ−オフ期間に、制御信号ＳＷＣ２がパルスを有する。制御信号ＳＷＣ２は、制御信号Ｇ２ＣＮＴ、ＸＧ２ＣＮＴに基づいて、例えば出力バッファ３６（ゲート出力回路ＧＯ２）において生成される。
【００９０】
同様に、ゲート出力回路ＧＯ３に着目すると、ゲート線Ｇ２、Ｇ３のオフ−オフ期間の開始直前に、制御信号Ｇ３ＣＮＴがＨレベルからＬレベルに変化する。そして、上記のオフ−オフ期間の経過後に、制御信号ＸＧ３ＣＮＴがＨレベルからＬレベルに変化する。制御信号ＸＧ３ＣＮＴがＬレベルになると、選択電圧である電圧ＶＤＤＨＧがゲート線Ｇ３に出力される。実際には、制御信号ＳＷＣ２によりゲート線Ｇ２、Ｇ３の間で電荷の再利用が行われるため、ゲート線Ｇ３の選択期間の直前には、ゲート線Ｇ３の電圧が、電圧ＶＥＥよりも高電位側の電圧になっている。即ち、第２のゲート線短絡回路としてのトランジスタＱ２が、第２及び第３のゲート線としてのゲート線Ｇ２、Ｇ３の非選択期間に、トランジスタＱ２が導通状態となるようにゲート制御される。そして、ゲート線Ｇ２、Ｇ３を短絡後にゲート線Ｇ２、Ｇ３を電気的に遮断した状態で、ゲート線Ｇ３の選択期間に、ゲート線Ｇ３を選択するための選択信号を出力する。こうすることで、ゲート線Ｇ３に外部から充放電される電荷量を削減できる。そして、制御信号ＸＧ３ＣＮＴがＨレベルに変化した後、所定のオフ−オフ期間経過後に、制御信号Ｇ３ＣＮＴがＬレベルからＨレベルに変化する。これにより、非選択電圧である電圧ＶＥＥがゲート線Ｇ３に出力される。このオフ−オフ期間に、制御信号ＳＷＣ３がパルスを有する。制御信号ＳＷＣ３は、制御信号Ｇ３ＣＮＴ、ＸＧ３ＣＮＴに基づいて、例えば出力バッファ３６（ゲート出力回路ＧＯ３）において生成される。
【００９１】
ゲート出力回路ＧＯ４〜ＧＯＭもまた、同様である。
【００９２】
図１０に、本実施形態におけるゲートドライバ３０の駆動波形の一例を示す。
【００９３】
制御信号ＳＷＣ１〜ＳＷＣＭ−１がＨレベルとなる電荷再利用期間では、制御信号ＳＷＣ１〜ＳＷＣＭ−１の各制御信号により導通状態となるゲート線短絡回路としてのトランジスタＱ１〜ＱＭ−１により、２つのゲート線が同電位に設定される。
【００９４】
即ち、ゲート線Ｇ１の選択信号がＨレベルとなった後、制御信号ＳＷＣ１がＨレベルとなり、ゲート線Ｇ１、Ｇ２が短絡される。その結果、ゲート線Ｇ１とゲート線Ｇ２とが同電位となる。その後、制御信号ＳＷＣ１がＬレベルとなり、ゲート線Ｇ２にＨレベルの選択信号が出力される。これにより、電荷再利用期間において、ゲート線Ｇ１は、電圧ＶＤＤＨＧの電位からゲート線Ｇ１、Ｇ２の短絡後の電位までの電圧ΔＶＧ１だけ、外部から電荷を充放電することなく、電圧を変化させることができる。また、この電荷再利用期間において、ゲート線Ｇ２は、電圧ＶＥＥの電位からゲート線Ｇ１、Ｇ２の短絡後の電位までの電圧ΔＶＧ２だけ、外部から電荷を充放電することなく、電圧を変化させることができる。従って、ゲート線Ｇ１、Ｇ２の電圧を変化させる場合に充放電すべき電荷量を削減できるので、消費電力を削減できる。
【００９５】
ここで、ゲート線Ｇ１が電圧ＶＥＥから電圧ＶＤＤＨＧに変化したタイミングから、ゲート線Ｇ１が電圧ＶＥＥに戻るタイミングまでの期間が、ゲート線Ｇ１による画素選択期間となる。ゲート線Ｇ１が電圧ＶＥＥに戻るタイミングは、ゲート線Ｇ１、Ｇ２の短絡期間が終了した後、所与のオフ−オフ期間が経過した後のタイミングである。画素が有するＴＦＴは、ゲート線の電圧により導通状態に設定されるので、ゲート線Ｇ１、Ｇ２の短絡期間後にゲート線Ｇ１が電圧ＶＥＥ（低電位側電圧）に変化したタイミングにおけるソース線の電圧が、ゲート線Ｇ１により選択される画素の画素電極に書き込まれる。即ち、ゲート線Ｇ１により選択される画素の画素電極に階調電圧を書き込むために、ソースドライバ２０は、少なくともゲート線Ｇ１、Ｇ２の短絡期間の終了後、所与のオフ−オフ期間の経過後まで、階調データＧＤ１に対応した階調電圧を保持しておく必要がある。こうすることで、ゲート線Ｇ１、Ｇ２の短絡により画素選択期間が重複しても、画質を劣化させることがなくなる。
【００９６】
同様に、ゲート線Ｇ２の選択信号がＨレベルとなった後、制御信号ＳＷＣ２がＨレベルとなり、ゲート線Ｇ２、Ｇ３が短絡される。その結果、ゲート線Ｇ２とゲート線Ｇ３とが同電位となる。その後、制御信号ＳＷＣ２がＬレベルとなり、ゲート線Ｇ３にＨレベルの選択信号が出力される。これにより、電荷再利用期間において、ゲート線Ｇ２は、電圧ＶＤＤＨＧの電位からゲート線Ｇ２、Ｇ３の短絡後の電位までの電圧ΔＶＧ１だけ、外部から電荷を充放電することなく、電圧を変化させることができる。また、この電荷再利用期間において、ゲート線Ｇ３は、電圧ＶＥＥの電位からゲート線Ｇ２、Ｇ３の短絡後の電位までの電圧ΔＶＧ２だけ、外部から電荷を充放電することなく、電圧を変化させることができる。従って、ゲート線Ｇ２、Ｇ３の電圧を変化させる場合に充放電すべき電荷量を削減できるので、消費電力を削減できる。
【００９７】
ここで、ゲート線Ｇ２が電圧ＶＥＥから電圧ＶＤＤＨＧに変化したタイミングから、ゲート線Ｇ２が電圧ＶＥＥに戻るタイミングまでの期間が、ゲート線Ｇ２による画素選択期間となる。ゲート線Ｇ２が電圧ＶＥＥに戻るタイミングは、ゲート線Ｇ２、Ｇ３の短絡期間が終了した後、所与のオフ−オフ期間が経過した後のタイミングである。画素が有するＴＦＴは、ゲート線の電圧により導通状態に設定されるので、ゲート線Ｇ２、Ｇ３の短絡期間後にゲート線Ｇ２が電圧ＶＥＥ（低電位側電圧）に変化したタイミングにおけるソース線の電圧が、ゲート線Ｇ２により選択される画素の画素電極に書き込まれる。即ち、ゲート線Ｇ２により選択される画素の画素電極に階調電圧を書き込むために、ソースドライバ２０は、少なくともゲート線Ｇ２、Ｇ３の短絡期間の終了後、所与のオフ−オフ期間の経過後まで、階調データＧＤ２に対応した階調電圧を保持しておく必要がある。こうすることで、ゲート線Ｇ２、Ｇ３の短絡により画素選択期間が重複しても、画質を劣化させることがなくなる。
【００９８】
以下、ゲート線Ｇ３〜ＧＭも同様に、電荷の再利用が行われる。
【００９９】
以上説明したように、本実施形態によれば、ゲート線Ｇ１の選択信号の立ち下がり、ゲート線Ｇ２〜ＧＭ−１の選択信号の立ち上がり及び立ち下がり、ゲート線ＧＭの選択信号の立ち上がりにおいて、電荷を再利用して、外部から電荷を充放電することなく、選択信号のレベルを変化させることができる。従って、ゲート線Ｇ１〜ＧＭの電圧を変化させる場合に充放電すべき電荷量を削減できるので、消費電力を削減できるようになる。
【０１００】
４．  変形例
本実施形態では、図１に示すように、液晶装置１０が表示コントローラ４０を含む構成になっているが、表示コントローラ４０を液晶装置１０の外部に設けてもよい。或いは、表示コントローラ４０と共にホストを液晶装置１０に含めるようにしてもよい。また、ソースドライバ２０、ゲートドライバ３０、表示コントローラ４０、電源回路５０の一部又は全部を表示パネル１２上に形成してもよい。或いはまた、ゲートドライバ３０の出力バッファ３６の第１〜第（Ｍ−１）のゲート線短絡回路としてのトランジスタＱ１〜ＱＭ−１のみが表示パネル１２に形成され、ゲートドライバ３０の出力バッファ３６の他の回路が表示パネル１２の外部に設けられていても良い。
【０１０１】
図１１に、本実施形態の変形例における液晶装置の他の構成例のブロック図を示す。
【０１０２】
図１１において、図１と同一部分には同一符号を付し、適宜説明を省略する。本変形例では、表示パネル１２上（パネル基板上）に、ソースドライバ２０、ゲートドライバ３０及び電源回路５０を含む表示ドライバ６０が形成されている。このように表示パネル１２は、複数のゲート線と、複数のソース線と、複数のゲート線の各ゲート線及び複数のソース線の各ソース線とに接続された複数の画素（画素電極）と、複数のソース線を駆動するソースドライバと、複数のゲート線を走査するゲートドライバとを含むように構成することができる。表示パネル１２の画素形成領域４４に、複数の画素が形成されている。各画素は、ソースにソース線が接続されゲートにゲート線が接続されたＴＦＴと、該ＴＦＴのドレインに接続された画素電極とを含むことができる。
【０１０３】
なお図１１では、表示パネル１２上においてゲートドライバ３０及び電源回路５０のうち少なくとも１つが省略された構成であってもよい。
【０１０４】
５．  電子機器
図１２に、本実施形態又は本変形例におけるゲートドライバが適用される電子機器の構成例のブロック図を示す。ここでは、電子機器として、携帯電話機の構成例のブロック図を示す。
【０１０５】
携帯電話機９００は、カメラモジュール９１０を含む。カメラモジュール９１０は、ＣＣＤカメラを含み、ＣＣＤカメラで撮像した画像のデータを、ＹＵＶフォーマットで表示コントローラ５４０に供給する。表示コントローラ５４０は、図１又は図１１の表示コントローラ４０の機能を有する。
【０１０６】
携帯電話機９００は、表示パネル５１２を含む。表示パネル５１２は、ソースドライバ５２０及びゲートドライバ５３０によって駆動される。表示パネル５１２は、複数のゲート線、複数のソース線、複数の画素を含む。表示パネル５１２は、図１又は図１１の表示パネル１２の機能を有する。
【０１０７】
表示コントローラ５４０は、ソースドライバ５２０及びゲートドライバ５３０に接続され、ソースドライバ５２０に対してＲＧＢフォーマットの階調データを供給する。
【０１０８】
電源回路５４２は、ソースドライバ５２０及びゲートドライバ５３０に接続され、各ドライバに対して、駆動用の電源電圧を供給する。電源回路５４２は、図１又は図１１の電源回路５０の機能を有する。表示ドライバ５４４としてソースドライバ５２０、ゲートドライバ５３０及び電源回路５４２を含み、該表示ドライバ５４４が表示パネル５１２を駆動できる。
【０１０９】
ホスト９４０は、表示コントローラ５４０に接続される。ホスト９４０は、表示コントローラ５４０を制御する。またホスト９４０は、アンテナ９６０を介して受信された階調データを、変復調部９５０で復調した後、表示コントローラ５４０に供給できる。表示コントローラ５４０は、この階調データに基づき、ソースドライバ５２０及びゲートドライバ５３０により表示パネル５１２に表示させる。ソースドライバ５２０は、図１又は図１１のソースドライバ２０の機能を有する。ゲートドライバ５３０は、図１又は図１１のゲートドライバ３０の機能を有する。
【０１１０】
ホスト９４０は、カメラモジュール９１０で生成された階調データを変復調部９５０で変調した後、アンテナ９６０を介して他の通信装置への送信を指示できる。
【０１１１】
ホスト９４０は、操作入力部９７０からの操作情報に基づいて階調データの送受信処理、カメラモジュール９１０の撮像、表示パネル５１２の表示処理を行う。
【０１１２】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の液晶表示パネルの駆動に適用されるものに限らず、エレクトロクミネッセンス、プラズマディスプレイ装置の駆動に適用可能である。
【０１１３】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【０１１４】
【図１】本実施形態の液晶装置のブロック図の例。
【図２】図１のゲートドライバの構成例のブロック図。
【図３】図１のソースドライバの構成例のブロック図。
【図４】図３の基準電圧発生回路、ＤＡＣ及びソース線駆動回路の構成例を示す図。
【図５】図１の電源回路の構成例を示すブロック図。
【図６】図１の表示パネルの駆動波形の一例を示す図。
【図７】本実施形態の極性反転駆動の説明図。
【図８】本実施形態におけるゲートドライバの構成要部の一例を示す図。
【図９】図８の出力バッファの制御信号の一例のタイミング図。
【図１０】本実施形態におけるゲートドライバの駆動波形の一例を示す図。
【図１１】本実施形態の変形例における液晶装置の他の構成例のブロック図。
【図１２】本実施形態又は本変形例におけるゲートドライバが適用される電子機器の構成例のブロック図。
【符号の説明】
【０１１５】
１０  液晶装置、  １２  表示パネル、  ２０  ソースドライバ、
２２、３２  シフトレジスタ、  ２４、２６  ラインラッチ、
２７  基準電圧発生回路、  ２８  ＤＡＣ、  ２９  ソース線駆動回路、
３０  ゲートドライバ、  ３２  シフトレジスタ、  ３４  レベルシフタ、
３６  出力バッファ、  ４０  表示コントローラ、  ５０  電源回路、
５２  正方向２倍昇圧回路、  ５４  走査電圧生成回路、
５６  対向電極電圧生成回路、  ６０  表示パネル、  ＣＥ  対向電極、
Ｇ１〜ＧＭ  ゲート線、
Ｇ１ＣＮＴ〜ＧＭＣＮＴ、ＳＷＣ１〜ＳＷＣＭ−１、ＸＧ１ＣＮＴ〜ＸＧＭＣＮＴ  制御信号、  ＧＯ１〜ＧＯＭ  ゲート出力回路、  Ｓ１〜ＳＮ  ソース線、
ＳＷ１ｐ〜ＳＷＭｐ  ｐ型ＭＯＳトランジスタ、
Ｑ１〜ＱＭ−１、ＳＷ１ｎ〜ＳＷＭｎ  ｎ型ＭＯＳトランジスタ
【図１】
2008116917.tif 000003
【図２】
2008116917.tif 000004
【図３】
2008116917.tif 000005
【図４】
2008116917.tif 000006
【図５】
2008116917.tif 000007
【図６】
2008116917.tif 000008
【図７】
2008116917.tif 000009
【図８】
2008116917.tif 000010
【図９】
2008116917.tif 000011
【図１０】
2008116917.tif 000012
【図１１】
2008116917.tif 000013
【図１２】
2008116917.tif 000014