(57)【要約】【課題】半導体チップを内蔵するプリント配線基板の配線パターンを高密度化させる。【解決手段】第一の絶縁層上に、素子内蔵中心層基板と、前記素子内蔵中心層基板に形成された空隙に収納されたチップデバイスを有し、前記素子内蔵中心層基板の表面に電極パターンを有し、前記素子内蔵中心層基板は前記電極パターンに電気接続して形成された素子を有し、前記第一の絶縁層には前記チップデバイスと接続する位置に、導電性樹脂組成物を充填したビアホールから成る導電部を有し、前記素子内蔵中心層基板と前記チップデバイス上に第二の絶縁層を有し、前記電極パターン上に前記電極パターンより小さい面積のビアホールを有し、前記ビアホールが前記第二の絶縁層表面の配線パターンと電気接続されているプリント配線基板を製造する。【選択図】図１
2008091377.tif 000002
【特許請求の範囲】
【請求項１】
第一の絶縁層上に、素子内蔵中心層基板と、前記素子内蔵中心層基板に形成された空隙に収納されたチップデバイスを有し、前記素子内蔵中心層基板の表面に電極パターンを有し、前記素子内蔵中心層基板は前記電極パターンに電気接続して形成された素子を有し、前記第一の絶縁層には前記チップデバイスと接続する位置に、導電性樹脂組成物を充填したビアホールから成る導電部を有し、前記素子内蔵中心層基板と前記チップデバイス上に第二の絶縁層を有し、前記電極パターン上に前記電極パターンより小さい面積のビアホールを有し、前記ビアホールが前記第二の絶縁層表面の配線パターンと電気接続されていることを特徴とするプリント配線基板。
【請求項２】
前記素子内蔵中心層基板の内層に前記電極パターンに電気接続する素子用電極パターンを有し、前記内層に前記素子が前記素子用電極パターンに電気接続して形成されていることを特徴とする請求項１記載のプリント配線基板。
【請求項３】
前記チップデバイスの電極上に導電性バンプが形成され、前記第一の絶縁層上に前記チップデバイスと前記第一の絶縁層が密着するように前記導電性バンプが前記導電部と接触し、電気接続されていることを特徴とする請求項１又は２に記載のプリント配線基板。
【請求項４】
前記チップデバイスの非配線面が前記第一の絶縁層および前記導電部と接着した構造を有することを特徴とする請求項１乃至３の何れか一項記載のプリント配線基板。
【請求項５】
前記導電部に充填する導電性樹脂組成物が導電性ペーストであることを特徴とする請求項１乃至４の何れか一項記載のプリント配線基板。
【請求項６】
前記第一の絶縁層が熱可塑性樹脂であることを特徴とする請求項１乃至５の何れか一項記載のプリント配線基板。
【請求項７】
前記第一の絶縁層と前記素子内蔵中心層基板が接着剤で接着されていることを特徴とする請求項１乃至６の何れか一項記載のプリント配線基板。
【請求項８】
前記素子が抵抗素子、キャパシタ素子、あるいはインダクタ素子であることを特徴とする請求項１乃至７の何れか一項記載のプリント配線基板。
【請求項９】
前記素子が印刷素子であることを特徴とする請求項１乃至８の何れか一項記載のプリント配線基板。
【請求項１０】
第一の絶縁層にビアホールを形成し、前記ビアホールに導電性樹脂組成物を充填することで導電部を形成する第１の工程と、前記第一の絶縁層の前記導電部に接続する位置にチップデバイスを設置したチップ搭載基板を製造する第２の工程と、前記チップ搭載基板の製造と並行して、素子を形成した素子内蔵中心層基板を製造し、前記素子内蔵中心層基板の表面に前記素子と電気接続する電極パターンを形成し、前記素子内蔵中心層基板の前記チップデバイスが収納されるべき箇所に空隙を形成する第３の工程と、次に、前記チップ搭載基板に、前記チップデバイスが前記空隙に収納されるように前記素子内蔵中心層基板を重ね、前記チップデバイスと前記素子内蔵中心層基板の上に第二の絶縁層を重ね積層することで積層板を得る第４の工程と、前記積層板の前記第２の電極パターン上の前記第二の絶縁層にビアホールを形成し前記第二の絶縁層の表面に前記ビアホールに接続する配線パターンを形成する第５の工程とを有することを特徴とするプリント配線基板の製造方法。
【請求項１１】
前記第３の工程が、配線基板に素子用電極パターンを形成し、前記素子用電極パターンに接続する前記素子を形成する第６の工程と、次に、前記素子が形成された面に絶縁樹脂を積層することで積層板を製造する第７の工程と、次に、前記絶縁樹脂の表面に、後に前記ビアホールに接続されるべき前記電極パターンを、前記素子用電極パターンに接続させて形成する第８の工程と、次に、前記積層板のチップデバイスが収納されるべき箇所に空隙を形成し素子内蔵中心層基板を製造する第９の工程を有することを特徴とする請求項１０記載のプリント配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、能動素子を含むチップデバイスを内蔵するプリント配線基板に係るもので、高周波、高密度、小型化、薄型化に対応した、チップデバイスを内蔵するプリント配線基板とその製造方法に関するものである。
【背景技術】
【０００２】
近年、電子機器の高性能化及び小型化の要求に伴い、電子回路基板の高密度化や高機能化が要望されている。そのため半導体チップやチップ形受動素子などのチップデバイスを内蔵するプリント配線基板の開発が盛んに行われている。特に半導体チップを内蔵するプリント配線基板は実装面積の拡大や配線パターンを短くすることで、半導体チップを用いた電子装置の高周波特性の向上が期待できる。以下、従来の半導体チップを内蔵するプリント配線基板の構造や製造方法について以下に述べる。
【０００３】
従来の半導体チップ１１３を内蔵するプリント配線基板１０２の構造としては、図８に示す様に、プリント配線基板１０２は例えば無機フィラーと熱硬化性樹脂からなる第一の絶縁材１１６と第二の絶縁材１１５と、第二の絶縁材１１５に封止された状態で、第一の絶縁材１１６の層の内部に配置された半導体チップ１１３とからなる。そして、プリント配線基板１０２の第１の面に形成された配線パターン１１２ａ、１１２ｂと、第２の面に形成された配線パターン１２４と、配線パターン１１２ｂと１２４を電気的に接続するビアホール１２２とを有する。半導体チップ１１３の配線面の電極が導電性接着剤１１４を介して配線パターン１１２ａに接続され、配線パターン１１２ａはプリント配線基板１０２中で配線パターン１１２ｂに接続されている構造を有している。
【０００４】
次に、従来の半導体チップ１１３を内蔵するプリント配線基板１０２の製造方法を図７（ａ）〜（ｆ）に示す。先ず、図７（ａ）のように、所定の粘着力を有するポリエチレンテレフタレート製の離型フィルム１１１上に銅箔を接着した後、フォトリソ工程により配線パターン１１２ａ及び１１２ｂを形成し、半導体チップ１１３を銀と熱硬化性樹脂で混練した導電性接着剤１１４を介して、配線パターンと電気的に接続する。
【０００５】
次いで、図７（ｂ）のように、配線パターンと半導体チップ１１３との間にＡｌ2Ｏ3とエポキシ樹脂を含んだ第二の絶縁材１１５を注入して封止を行う。次いで、図７（ｃ）のように、半導体チップ１１３を実装した配線パターンを有する離型フィルム１１１をＡｌ2Ｏ3とエポキシ樹脂を含んだ第一の絶縁材１１６に位置合わせして重ね、加圧することにより、半導体チップ１１３が第一の混合物に埋設された板状体１００を形成する。
【０００６】
次いで、図７（ｄ）のように、炭酸ガスレーザーを用いて、半導体チップ１１３を第一の混合物に埋設した板状体１００に、半導体チップ１１３が埋設された面の裏面側から、配線パターンへ至る貫通孔１２１を形成する。次いで、図７（ｅ）のように、貫通孔１２１に銅とエポキシ樹脂を含んだ導電性樹脂組成物を充填したビアホール１２２を形成し、銅箔１２３を板状体１００に加熱加圧することにより、第一の絶縁材層及び導電性樹脂組成物を硬化させ、第一の混合物の半導体チップ１１３と反対側の面に銅箔１２３が接着された積層体１０１を形成する。
【０００７】
次いで、図７（ｆ）のように、離型フィルム１１１を剥がし、銅箔を配線パターンに加工することにより両面に配線パターンを有し半導体チップ１１３を内蔵するプリント配線基板１０２を製造していた。
【特許文献１】特開２００１−２４４６３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述したような従来の半導体チップ１１３を内蔵するプリント配線基板１０２では、まず、離型フィルム１１１などの特別なフィルムを用いることによる材料コストや製造工程の増加により製造コストが増加する。また、プリント配線基板１０２に内蔵される半導体チップ１１３を動作させるためは、デカップリングのためにチップコンデンサやチップ抵抗、あるいは、チップインダクタ等のチップデバイスが必要であり、それらをプリント配線基板１０３の表面に実装していた。しかし、それらのチップデバイスをプリント配線基板に実装するには、それらのチップデバイスの端子をプリント配線基板の配線パターン１１２ｂに半田付けして電気接続するランド等の電極パターンを形成する必要があり、その電極パターンの大きさはチップデバイスの端子以上に大きく、プリント配線基板の配線パターンの太さよりかなり大きかった。そのため、その電極パターンが他の配線パターン１１２ａの走行を妨害し、それがプリント配線基板の配線密度を低下させる欠点があった。また、半導体チップ１１３を埋設した層の配線パターンは、その層に埋め込まれた半導体チップ１１３により妨害される欠点もあった。そのため、半導体チップ１１３を内蔵するプリント配線基板１０２の配線パターンの高密度化が阻害される欠点があった。更に、半導体チップ１１３の配線面の電極と配線パターン１１２ａの接続部分に応力が集中するためその接続部分が損傷し易く、その部分が半導体チップ１１３を内蔵するプリント配線基板１０２の寿命を短くする欠点があった。
【課題を解決するための手段】
【０００９】
本発明は、前記課題を解決するためになされたものであり、本発明の特徴は、空隙を形成した素子内蔵中心層基板と、半導体チップや受動素子のチップデバイスが実装された絶縁層を一括積層することにより、チップデバイスが内蔵される中心層に素子内蔵中心層基板の素子を配置し、中心層の上下の配線層の配線パターンに、その素子の電極パターンを、それより小さい直径のビアホールを介してプリント配線基板の配線パターンに接続することにより、その配線パターンの高密度配線を可能にしたプリント配線基板である。また、本発明は、材料コストや製造コストを抑えた、チップデバイスを内蔵するプリント配線基板である。
【００１０】
本発明は、第一の絶縁層上に、素子内蔵中心層基板と、前記素子内蔵中心層基板に形成された空隙に収納されたチップデバイスを有し、前記素子内蔵中心層基板の表面に電極パターンを有し、前記素子内蔵中心層基板は前記電極パターンに電気接続して形成された素子を有し、前記第一の絶縁層には前記チップデバイスと接続する位置に、導電性樹脂組成物を充填したビアホールから成る導電部を有し、前記素子内蔵中心層基板と前記チップデバイス上に第二の絶縁層を有し、前記電極パターン上に前記電極パターンより小さい面積のビアホールを有し、前記ビアホールが前記第二の絶縁層表面の配線パターンと電気接続されていることを特徴とするプリント配線基板である。
【００１１】
また、本発明は、上記素子内蔵中心層基板の内層に上記電極パターンに電気接続する素子用電極パターンを有し、前記内層に上記素子が前記素子用電極パターンに電気接続して形成されていることを特徴とする上記のプリント配線基板である。
【００１２】
また、本発明は、上記チップデバイスの電極上に導電性バンプが形成され、上記第一の絶縁層上に前記チップデバイスと前記第一の絶縁層が密着するように前記導電性バンプが上記導電部と接触し、電気接続されていることを特徴とする上記のプリント配線基板である。
【００１３】
また、本発明は、上記チップデバイスの非配線面が上記第一の絶縁層および上記導電部
と接着した構造を有することを特徴とする上記のプリント配線基板である。
【００１４】
また、本発明は、上記導電部に充填する導電性樹脂組成物が導電性ペーストであることを特徴とする上記のプリント配線基板である。
【００１５】
また、本発明は、上記第一の絶縁層が熱可塑性樹脂であることを特徴とする上記のプリント配線基板である。
【００１６】
また、本発明は、上記第一の絶縁層と上記素子内蔵中心層基板が接着剤で接着されていることを特徴とする上記のプリント配線基板である。
【００１７】
また、本発明は、上記素子が抵抗素子、キャパシタ素子、あるいはインダクタ素子であることを特徴とする上記のプリント配線基板である。
【００１８】
また、本発明は、上記素子が印刷素子であることを特徴とする上記のプリント配線基板である。
【００１９】
また、本発明は、第一の絶縁層にビアホールを形成し、前記ビアホールに導電性樹脂組成物を充填することで導電部を形成する第１の工程と、前記第一の絶縁層の前記導電部に接続する位置にチップデバイスを設置したチップ搭載基板を製造する第２の工程と、前記チップ搭載基板の製造と並行して、素子を形成した素子内蔵中心層基板を製造し、前記素子内蔵中心層基板の表面に前記素子と電気接続する電極パターンを形成し、前記素子内蔵中心層基板の前記チップデバイスが収納されるべき箇所に空隙を形成する第３の工程と、次に、前記チップ搭載基板に、前記チップデバイスが前記空隙に収納されるように前記素子内蔵中心層基板を重ね、前記チップデバイスと前記素子内蔵中心層基板の上に第二の絶縁層を重ね積層することで積層板を得る第４の工程と、前記積層板の前記第２の電極パターン上の前記第二の絶縁層にビアホールを形成し前記第二の絶縁層の表面に前記ビアホールに接続する配線パターンを形成する第５の工程とを有することを特徴とするプリント配線基板の製造方法である。
【００２０】
また、本発明は、上記第３の工程が、配線基板に素子用電極パターンを形成し、前記素子用電極パターンに接続する上記素子を形成する第６の工程と、次に、前記素子が形成された面に絶縁樹脂を積層することで積層板を製造する第７の工程と、次に、前記絶縁樹脂の表面に、後に上記ビアホールに接続されるべき上記電極パターンを、前記素子用電極パターンに接続させて形成する第８の工程と、次に、前記積層板のチップデバイスが収納されるべき箇所に空隙を形成し素子内蔵中心層基板を製造する第９の工程を有することを特徴とする上記のプリント配線基板の製造方法である。
【発明の効果】
【００２１】
本発明のチップデバイスを内蔵するプリント配線基板によると、中心層にチップデバイスおよび素子内蔵中心層基板を配置し、その素子内蔵中心層基板の素子の電極パターンに、その寸法より小さい直径のビアホールを接続し、そのビアホールを素子内蔵中心層基板の上に積層した絶縁層の表面の配線層の配線パターンに接続することで、ビアホールによる配線層の配線パターンの妨害が少なくなるため高密度配線を可能にする効果がある。また、チップデバイスと接続して支える導電部がビアホール内に導電性樹脂組成物を充填して成るため、それがその接続部分の応力を吸収してその接続部分の寿命を長くする効果がある。更に、材料コストや製造コストを抑えた、チップデバイスを内蔵するプリント配線基板が得られる効果がある。
【発明を実施するための最良の形態】
【００２２】
以下に本発明の実施の形態を詳細に説明する。
図１に、本実施の形態の、半導体チップやチップサイズパッケージ等のチップデバイス３２０を内蔵するプリント配線基板の断面図を示す。図１に示すように、本発明のプリント配線基板は下層に第一の絶縁層３１１を有し、第一の絶縁層３１１には、ビアホールが形成され、そのビアホール内に銅ペーストや銀ペーストなどの、金属粉を有機樹脂内に分散させて導電性を持たせた導電性樹脂組成物が充填された導電部３１２が形成されている。一部の導電部３１２は、チップデバイス３２０の配線面の電極上の導電性バンプ３２１の位置に形成され、その導電性バンプ３２１に導電部３１２が接続されている。このように、チップデバイス３２０を支える樹脂を含む導電部３１２には、チップデバイス３２０と導電部３１２の接続部分の応力を吸収する弾力性がある。プリント配線基板内の、チップデバイス３２０が配置される中心層には、チップデバイス３２０とともに、それを収納する空隙の開口部３１３が形成された素子内蔵中心層基板３０１が設置されている。そして、チップデバイス３２０と素子内蔵中心層基板３０１の上層に第二の絶縁層３１４が設置されている。また、素子内蔵中心層基板３０１は、配線基板に、印刷法やめっき法で加工するすることで素子３０２を作りこむ、あるいは、膜を形成したシートを配線基板に積層して加工する等の加工を加えることにより作りこんだ素子３０２を内蔵した配線基板である。本発明では、素子３０２とは、このように配線基板に加工処理を加えることで作り込んだ素子の事を素子３０２と呼ぶ。
【００２３】
素子内蔵中心層基板３０１の下側の電極パターン３３１は、第一の絶縁層３１１に形成したビアホールを充填した導電部３１２と電気接続される。素子内蔵中心層基板３０１の上側の電極パターン３３２は、その上の第二の絶縁層３１４にビアホール３１５用の穴が形成され、その穴に電解銅めっきにより銅が充填されたビアホール３１５を形成することで、電極パターン３３２にビアホール３１５が電気接続される。そのビアホール３１５には、第二の絶縁層３１４上の配線パターン３３３ａが電気接続する。ここで、ビアホール３１５は、素子３０２の電極パターン３３２の寸法より小さな直径に形成する。このように配線パターン３３３ａの層に現れるビアホール３１５の大きさを小さくできるので、ビアホール３１５による配線パターン３３３ａの妨害が少なくなり、配線パターン３３３ａを高密度に形成できる効果がある。また、チップデバイス３２０の非配線面側の上の第二の絶縁層３１４に、サーマルビア３１６用の穴が形成され、その穴に金属めっきを充填し、あるいは、導電性高熱伝導率樹脂又は非導電性高熱伝導率樹脂を充填してサーマルビア３１６を形成する。サーマルビア３１６に第二の絶縁層３１４上の配線パターン３３３ｂが接続する。また、本実施形態のプリント配線基板は、チップデバイス３２０を、樹脂を含む導電部３１２で支えるため、導電部３１２にチップデバイス３２０と導電部３１２の接続部分の応力を吸収する弾力性がある。その応力吸収効果により、チップデバイス３２０と導電部３１２の接続部分の損傷率を低減する効果がある。
【００２４】
素子内蔵中心層基板３０１は、ガラスクロスを含浸させたエポキシ樹脂銅張り両面板を用いることが好ましく、それに受動素子と、その電極パターンが形成された積層途中工程の配線基板で、単層もしくは複数層からなり、チップデバイス３２０が収納されるべき箇所にルーターなどにより開口部３１３が形成された構造となっている。更に、素子内蔵中心層基板３０１の内層には、素子３０２用の電極パターン３３４ａと３３５ａが形成され、それぞれに銀めっき電極３３４ｂと３３５ｂが形成され、それらをまたぐように抵抗体３４０が印刷し設けられた印刷素子から成る素子３０２が内蔵されている。本発明のプリント配線基板３０３は、この素子内蔵中心層基板３０１とチップデバイス３２０が中心層に設置され、素子内蔵中心層基板３０１の素子３０２の電極パターン３３２にビアホール３１５が電気接続されている。
【００２５】
第一の絶縁層３１１を構成する絶縁材料は、無機フィラーもしくはガラスクロスと、有機樹脂を含む混合物である。その無機フィラーとしては、Ａｌ2Ｏ3、ＭｇＯ、ＢＮ、Ａｌ
Ｎ又はＳｉＯ2などを用いることができ、用途に応じて無機フィラーの種類や添加量を選択する。特に、無機フィラーが６０重量％から９５重量％の範囲で添加されていることが望ましい。この絶縁材料が含む有機樹脂としては、以下に示す熱硬化性樹脂、あるいは熱可塑性樹脂、もしくは熱硬化性樹脂と熱可塑性樹脂の混合物を用いることが出来る。Ａｌ2Ｏ3、ＳｉＯ2を選択することにより絶縁材料の線膨張係数をコントロールでき、層間の密着信頼性を高める効果がある。また、ＢＮやＡｌＮを使用することで熱伝導性が向上し、プリント配線基板の放熱性を高める効果がある。
【００２６】
この絶縁材料に用いることができる熱硬化性樹脂としては、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、ウレタン樹脂、メラミン樹脂、アクリル樹脂などの３次元硬化物を用いることができる。この絶縁材料に用いることができる熱可塑性樹脂としては、加熱によって塑性変形可能となる液晶ポリマー、ポリエステル、ポリスルホン、ポリスチレン、ポリエチレンなどを用いることができる。
【００２７】
第一の絶縁層３１１に形成したビアホールに充填して導電部３１２を構成する導電性樹脂組成物は、導電性フィラーと有機樹脂の混合物からなり、導電性フィラーとしては、銅、銀、パラジウム、金などの粒子単体又はこれらの合金からなる金属粒子を用い、熱硬化性樹脂や熱可塑性樹脂の単体やそれらの混合物に混練することにより導電性樹脂組成物として用いることができる。
【００２８】
チップデバイス３２０の電極上に形成された導電性バンプ３２１は、上記導電性樹脂組成物のようなペースト状のインクを印刷によりバンプ形成するか、金ワイヤボンディング法によって作成した金バンプなど、導電部３１２と電気的に接続できるような突起物であればよい。
【００２９】
電極パターン３３１、３３２、３３４ａ、３３５ａと配線パターン３３３ａ、３３３ｂは、各絶縁層上に電解銅めっきによって形成された厚さ１２〜３５μｍ程度の銅層を使用する。それらの電極パターンと配線パターンには、その他の導電性物質を使用することもできる。また、厚さ１２〜３５μｍ程度の銅箔を絶縁樹脂に加熱加圧して積層することにより電極パターンと配線パターン用の導電層を形成することもできる。銅箔の絶縁樹脂との密着性を向上させるために、銅箔は、絶縁樹脂との接触面を粗化することが望ましい。
【００３０】
抵抗の印刷素子の素子３０２を構成する抵抗体３４０の抵抗材料は、カーボンブラックを有機樹脂に添加した混練物であり、必要に応じて、無機フィラーを添加しても良い。素子３０２は、抵抗体３４０を印刷して形成する抵抗素子以外に、例えば一方の電極の上に誘電体をスクリーン印刷でパターン状に配置し、さらにその上に導電性ペーストを印刷して他方の電極を形成することでキャパシタを形成した印刷素子の素子３０２を形成することもできる。また、電極パターン３３４ａと３３５ａの間に印刷法でコイルのパターンを形成することでインダクタ素子を形成した印刷素子の素子３０２を形成することもできる。更に、素子３０２は、抵抗体３４０を印刷して形成する抵抗素子以外に、例えば抵抗体をめっきにより設けた抵抗素子としたり、あるいは、配線パターンの一部としてコイルのパターンを形成することもできる。特に、素子３０２を印刷法で形成すると、素子３０２を形成する素子内蔵中心層基板３０１が複雑な形状であっても素子３０２を形成しない部分のマスキングが容易であり、工程減少の面からもコスト低減の面からも好ましく量産化に向いている。また、キャパシタを印刷法で形成する場合は、高温焼成が無く、素子内蔵中心層基板３０１の製造プロセスに適合している。
【００３１】
プリント配線基板に埋設されるチップデバイス３２０は、ＩＣ、ＬＳＩなどの半導体ベアチップであってもよく、チップサイズパッケージや半導体の三次元実装パッケージなどの半導体パッケージであっても良く、そして、チップの数は１ないし複数のチップデバイ
ス３２０を埋設することもできる。
【００３２】
サーマルビア３１６は、チップデバイス３２０の非配線面側に接続しチップデバイス３２０の放熱を目的としたビアホールであり、ビアホール３１５と同時に電解銅めっき、電解ニッケルめっき等の金属によりビアホールを充填して形成することができる。サーマルビア３１６を充填するものとしては、その他に、導電性高熱伝導率樹脂、非導電性高熱伝導率樹脂を用いることができる。
【００３３】
サーマルビア３１６を充填する導電性高熱伝導率樹脂としては、導電性フィラーと有機樹脂を混練したものを用いることができる。導電性フィラーは例えば、銅、銀、パラジウム、金などの粒子単体又はこれらの合金からなる粒子を用いることができ、有機樹脂は熱硬化性樹脂や熱可塑性樹脂の単体やそれらの混合物に混練することにより導電性樹脂組成物として用いることができる。
【００３４】
サーマルビア３１６を充填する非導電性高熱導電率樹脂としては、無機フィラーと有機樹脂を混練したものを用いることができる。無機フィラーはＭｇＯ、ＡｌＮ、ＢＮなどの熱伝導率の高いものを用いることができる、また、これらの高熱導電率樹脂は線膨張係数をチップデバイス３２０に合わせるために、線膨張を調節するＢＮなどの無機フィラーを添加しても良い。
【００３５】
また、第一の絶縁層３１１は未硬化もしくは半硬化の樹脂を用いることができ、それにより、第一の絶縁層３１１と素子内蔵中心層基板３０１を積層して接着することができる。第一の絶縁層３１１に完全硬化された有機樹脂を用いることもでき、その場合は接着剤を用いて第一の絶縁層３１１と素子内蔵中心層基板３０１を接着して積層することもできる。
【００３６】
また、必要に応じて、積層工程やめっき工程などを経て３次元配線を施し、最終的には外部接続端子を残してソルダーレジストを形成し、外部接続端子にニッケル金めっきを施す。素子内蔵中心層基板３０１のチップデバイス３２０収納のための空隙には、半導体チップの他、キャパシタチップ、抵抗チップ、インダクタチップ等の受動部品のチップを収納することもできる。
【実施例１】
【００３７】
図２〜図４を用いて本発明の実施例１について具体的に説明する。図２（ａ）のように未硬化のガラスクロス含有エポキシ樹脂４１１を銅箔４１２上に形成し、第一の絶縁層４０１を得る。
【００３８】
次いで、図２（ｂ）のように、所定の箇所に炭酸ガスレーザーにより、ビアホール４１３を形成する。次に、図２（ｃ）にように、銅ペーストをスクリーン印刷により、ビアホールに充填することによって導電部４１４を形成する。
【００３９】
次いで、図２（ｅ）のように、チップデバイス４２０の配線面の電極上に金の導電性バンプ４２１を形成し、そのチップデバイス４２０を、以下のようにして実装したチップ搭載基板４０２を得る。すなわち、第一の絶縁層４０１上に厚さ１０μｍ程度のアンダーフィル４１５を介してチップデバイス４２０を設置する。その際に、第一の絶縁層４０１に形成された導電部４１４にチップデバイス４２０の配線面の導電性バンプ４２１が埋め込まれるようにアライメントをとる。
【００４０】
上記のチップ搭載基板４０２の製造と並行して、図３（ａ）〜（ｈ）のようにして素子内蔵中心層基板５００を製造する。先ず、図３（ａ）のような、ガラスクロスを含浸させ
たエポキシ樹脂を中心とした両面銅張りの配線基板５０１を脱脂、ソフトエッチング、酸洗をすることにより、配線基板５０１の銅箔５２１、５２２の表面を洗浄する。次いで、図３（ｂ）のように、ドライフィルムレジストを１１０℃で配線基板５０１の両面にラミネートし、露光現像を行うことによって、ドライフィルムパターン５１１を形成し、銅を取り除く部分を露出させる。
【００４１】
次いで、図３（ｃ）のように、銅箔５２１と５２２の露出した銅部分をエッチングして取り除き、ドライフィルムレジストを３％水酸化ナトリウムにより剥離することで、配線パターン５２１、５２３および電極パターン５２４ａ、５２４ｂを得る。
【００４２】
次いで、図３（ｄ）のように、電極パターン５２４ａ、５２４ｂの先端のみに銀めっきを施すためのドライフィルムレジストをラミネートし、露光、現像を行うことにより銀めっき箇所のみを開口させ開口部５１２を得る。次いで、図３（ｅ）のように、開口部５１２から露出した銅パターンを置換銀めっきによりめっきし銀めっき電極５２５ａ、５２５ｂを形成する。
【００４３】
次いで、図３（ｆ）のように、電極をまたぐように抵抗ペーストをスクリーン印刷法により抵抗体５１３を形成し、抵抗の素子５０２を得る。次いで、素子５０２が形成された面に絶縁樹脂５１４を加熱加圧により積層する。この絶縁樹脂５１４を積層することにより、素子５０２をその後の製造工程から加えられるストレスから保護できる効果がある。
【００４４】
次いで、図３（ｇ）のように、ドリルにより電極パターン５２４ｂの箇所にスルーホール５１５用の穴を形成し、その穴にスルーホールめっきをする。次に、そのスルーホール５１５を樹脂により穴埋めし、銅めっきし、それをパターニングすることで素子５０２の電極パターン５１６を形成した３層板を得る。次いで、図３（ｈ）のように、この３層板にチップデバイス４２０が収納されるべき箇所にルーターにより空隙を設け収納部５１７を形成した素子内蔵中心層基板５００を得る。
【００４５】
次いで、図４（ａ）のように、チップ搭載基板４０２と、素子内蔵中心層基板５００と、第二の絶縁層６１０の順に重ね、位置をあわせて１７０℃、２ＭＰａ、３０分加熱加圧することで積層する。このとき、チップ搭載基板４０２上に搭載されたチップデバイス４２０は素子内蔵中心層基板５００が備える収納部５１７に収納され、第二の絶縁層６１０で覆われた積層板を得る。これによりこの積層板の中心層にチップデバイス４２０と素子内蔵中心層基板５００が設置される。次いで、図４（ｂ）のように、炭酸ガスレーザーにより、この積層板の第二の絶縁層の素子５０２の電極パターン５１６上にその寸法より小さい径の穴をあけ、チップデバイス４２０の非配線面側に穴をあけ、この積層板の表裏面とそれらの穴に電解銅めっきを施し、穴にはフィルドビアめっきによるビアホール６１１とサーマルビア６１２を形成する。
【００４６】
次いで、両面にドライフィルムレジストをラミネート、露光、現像、エッチング、剥離の工程を経て、図４（ｃ）のように、ビアホール６１１、また、サーマルビア６１２に接続する配線パターン６２０を形成することで、本発明のプリント配線基板６００を得る。ここで、ビアホール６１１は、素子５０２の電極パターンの寸法より小さな直径に形成する。このように配線パターン６２０の層に現れるビアホール６１１の大きさを小さくできるので、ビアホール６１１による配線パターン６２０の妨害が少なくなり、配線パターン６２０を高密度に形成できる効果がある。その後、外部接続端子を残してソルダーレジストを形成し、外部接続端子にニッケル金めっきを施した。
【００４７】
本実施例では、以上の製造方法により、素子内蔵中心層基板５００の内層に素子５０２を形成し、その素子の内層の電極パターン５２４ａと５２４ｂにスルーホール５１５を介
して電気接続する電極パターン５１６を素子内蔵中心層基板５００の表面に形成した。他方、素子内蔵中心層基板５００の素子５０２およびそれに接続する電極は、素子内蔵中心層基板５００の表層に形成することも可能である。その場合は、チップデバイス４２０を収納する素子内蔵中心層基板５００の収納部５１７は予め形成しておき、次に、素子５０２を素子内蔵中心層基板５００の表面の電極パターン５１６に直接に接続して形成する事が望ましい。それは、素子５０２への機械的ストレスを少なくするためである。素子内蔵中心層基板５００の素子５０２を素子内蔵中心層基板５００の内層に形成する場合は、製造過程の機械的接触から素子５０２を保護し、薬品や加熱等のストレスからも保護し、素子５０２を損傷しにくくし、チップデバイス４２０と素子５０２を内蔵したプリント配線基板６００の製造歩留まりを向上させる効果がある。
【実施例２】
【００４８】
図３、図５、図６を用いて本発明の実施例２について具体的に説明する。図５（ａ）のように未硬化のガラスクロス含有エポキシ樹脂７１１を銅箔７１２上に形成し、第一の絶縁層７０１を得る。
【００４９】
次いで、図５（ｂ）のように、所定の箇所に炭酸ガスレーザーにより、ビアホール７１３を形成する。次に、図５（ｃ）のように、約７Ｗ／ｍＫの導電性で高熱伝導機能を有した銀コート銅分とエポキシ樹脂を混練したペーストをスクリーン印刷により、ビアホール７１３に充填することによって導電部７１４とサーマルビア用導電部７１５を形成する。
【００５０】
予め、図５（ｄ）のように、チップデバイス７２０の配線側の電極上に銀ペーストでバンプ７２１を形成する。次に、そのチップデバイス７２０の非配線側を、非導電性の高熱伝導性ペースト７１６を用いて、第一の絶縁層７０１上に接着し実装することで、チップデバイス７２０を搭載したチップ搭載基板７０２を製造する。
【００５１】
上記のチップ搭載基板７０２の製造作業と並行して実施例１に記載した素子内蔵中心層基板５００を製造する。
【００５２】
次いで、図６（ａ）のように、チップ搭載基板７０２と、素子内蔵中心層基板５００と、第二の絶縁層８１０の順に重ね、位置をあわせて１７０℃、２ＭＰａ、３０分加熱加圧することで積層する。このとき、チップ搭載基板７０２上に搭載されたチップデバイス７２０は素子内蔵中心層基板５００が備える収納部５１７に収納され、第二の絶縁層８１０で覆われた積層板を得る。次いで、図６（ｂ）のように、炭酸ガスレーザーにより、この積層板の第二の絶縁層の素子５０２の電極パターン５１６上にその寸法より小さい穴８１１をあけ、この積層板の表裏面とその穴８１１に電解銅めっきを施し、穴８１１にはフィルドビアめっきによるビアホール８１２を形成する。
【００５３】
次いで、両面にドライフィルムレジストをラミネート、露光、現像、エッチング、剥離の工程を経て、図６（ｃ）のように、配線パターン８２０および８２１を形成することで、本発明のプリント配線基板８００を得る。ここで、ビアホール８１２は、素子５０２の電極パターンの寸法より小さな直径に形成する。これにより、配線パターン８２０の層に現れるビアホール８１２の大きさを小さくできるので、ビアホール８１２による配線パターン８２０の妨害が少なくなり、配線パターン８２０を高密度に形成できる効果がある。その後、外部接続端子を残してソルダーレジストを形成し、外部接続端子にニッケル金めっきを施した。
【図面の簡単な説明】
【００５４】
【図１】本発明のチップデバイスを内蔵したプリント配線基板の構造を示す断面図である。
【図２】本発明の実施例１で用いるチップ搭載基板の製造方法を示す断面図である。
【図３】本発明で用いる素子内蔵中心層基板の製造方法を示す断面図である。
【図４】本発明の実施例１のプリント配線基板の製造方法を示す断面図である。
【図５】本発明の実施例２で用いるチップ搭載基板の製造方法を示す断面図である。
【図６】本発明の実施例２のプリント配線基板の製造方法を示す断面図である。
【図７】従来の、半導体チップを内蔵したプリント配線基板の製造方法を示す断面図である。
【図８】従来の、半導体チップを内蔵したプリント配線基板の断面図である。
【符号の説明】
【００５５】
１００・・・板状体
１０１・・・積層体
１０２・・・プリント配線基板
１１１・・・離型フィルム
１１２ａ、１１２ｂ、１２４・・・配線パターン
１１３・・・半導体チップ
１１４・・・導電性接着剤
１１５・・・第二の絶縁材
１１６・・・第一の絶縁材
１２１・・・貫通孔
１２２・・・ビアホール
１２３・・・銅箔
３０１・・・素子内蔵中心層基板
３０２・・・素子
３０３・・・プリント配線基板
３１１・・・第一の絶縁層
３１２・・・導電部
３１３・・・開口部
３１４・・・第二の絶縁層
３１５・・・ビアホール
３１６・・・サーマルビア
３２０・・・チップデバイス
３２１・・・導電性バンプ
３３１、３３２、３３４ａ、３３５ａ・・・電極パターン
３３３ａ、３３３ｂ、・・・配線パターン
３３４ｂ、３３５ｂ・・・銀めっき電極
３４０・・・抵抗体
４０１・・・第一の絶縁層
４０２・・・チップ搭載基板
４１１・・・未硬化のガラスクロス含有エポキシ樹脂
４１２・・・銅箔
４１３・・・ビアホール
４１４・・・導電部
４１５・・・アンダーフィル
４２０・・・チップデバイス
４２１・・・導電性バンプ
５００・・・素子内蔵中心層基板
５０１・・・配線基板
５０２・・・素子
５１１・・・ドライフィルムパターン
５１２・・・開口部
５１３・・・抵抗体
５１４・・・絶縁樹脂
５１５・・・スルーホール
５１６・・・電極パターン
５１７・・・収納部
５２１、５２２・・・銅箔
５２３・・・配線パターン
５２４ａ、５２４ｂ・・・電極パターン
５２５ａ、５２５ｂ・・・銀めっき電極
６００・・・プリント配線基板
６１０・・・第二の絶縁層
６１１・・・ビアホール
６１２・・・サーマルビア
６２０・・・配線パターン
７０１・・・第一の絶縁層
７０２・・・チップ搭載基板
７１１・・・ガラスクロス含有エポキシ樹脂
７１２・・・銅箔
７１３・・・ビアホール
７１４・・・導電部
７１５・・・サーマルビア用導電部
７１６・・・高熱伝導性ペースト
７２０・・・チップデバイス
７２１・・・バンプ
８００・・・プリント配線基板
８１０・・・第二の絶縁層
８１１・・・穴
８１２・・・ビアホール
８２０、８２１・・・配線パターン
【図１】
2008091377.tif 000003
【図２】
2008091377.tif 000004
【図３】
2008091377.tif 000005
【図４】
2008091377.tif 000006
【図５】
2008091377.tif 000007
【図６】
2008091377.tif 000008
【図７】
2008091377.tif 000009
【図８】
2008091377.tif 000010