(57)【要約】【課題】プラズマディスプレイ装置の電極駆動方法を提供する。【解決手段】前面基板、前記前面基板に対向して離隔された背面基板、前面基板と前記背面基板との間に形成された複数のスキャン電極と複数のアドレス電極とを備え、時分割階調表現のためにリセット段階ＲＥ、アドレッシング段階ＡＤ、及び放電維持段階ＳＵを実行するプラズマディスプレイ装置の駆動方法において、複数のアドレス電極に印加する複数のアドレス信号ＡＳ１〜ＡＳｍを複数のグループに区分し、リセット段階ＲＥの間に、複数のスキャン電極に印加する複数のスキャン信号ＳＣ１を接地電圧ＧＮＤから接地電圧ＧＮＤより高い正電圧に上昇させると同時に、複数のアドレス信号をグループ別に時間差をおいて第１電圧から第２電圧に上昇させて印加するプラズマディスプレイ装置の電極駆動方法である。【選択図】図７
2008046583.tif 000002
【特許請求の範囲】
【請求項１】
前面基板、前記前面基板に対向して離隔された背面基板、前記前面基板と前記背面基板との間に形成された複数のスキャン電極及び複数のアドレス電極を備え、時分割階調表現のためにリセット段階、アドレッシング段階、及び放電維持段階を行うプラズマディスプレイ装置の電極駆動方法において、
前記複数のアドレス電極に印加する複数のアドレス信号を複数のグループに区分し、
前記リセット段階の間に、前記複数のスキャン電極に印加する複数のスキャン信号を接地電圧から前記接地電圧より高い正電圧に上昇させると同時に、前記複数のアドレス信号をグループ別に時間差をおいて第１電圧から第２電圧に上昇させて印加することを特徴とするプラズマディスプレイ装置の電極駆動方法。
【請求項２】
前記スキャン信号を前記接地電圧から前記正電圧に急上昇させるとき、前記アドレス信号を前記グループ別に時間差をおいて印加することを特徴とする請求項１に記載のプラズマディスプレイ装置の電極駆動方法。
【請求項３】
前記リセット段階の間に、前記スキャン信号を前記接地電圧から前記正電圧に急上昇させた後に、再び前記正電圧よりさらに高い正電圧に徐々に上昇させることを特徴とする請求項２に記載のプラズマディスプレイ装置の電極駆動方法。
【請求項４】
前記第１電圧は、接地電圧であることを特徴とする請求項１に記載のプラズマディスプレイ装置の電極駆動方法。
【請求項５】
前記第２電圧は、正電圧であることを特徴とする請求項１に記載のプラズマディスプレイ装置の電極駆動方法。
【請求項６】
前記リセット段階の間に、前記スキャン信号を前記正電圧から接地電圧より低い負電圧に下降させることを特徴とする請求項１に記載のプラズマディスプレイ装置の電極駆動方法。
【請求項７】
前面基板、前記前面基板に対向して離隔された背面基板、前記前面基板と前記背面基板との間に形成された複数のスキャン電極及び複数のアドレス電極を備え、時分割階調表現のためにリセット段階、アドレッシング段階、及び放電維持段階を行うプラズマディスプレイ装置の電極駆動方法において、
前記リセット段階の間に、前記複数のスキャン電極に印加する複数のスキャン信号を接地電圧から前記接地電圧より高い正電圧に上昇させると同時に、前記複数のアドレス電極に印加する複数のアドレス信号を所定時間フローティングさせることを特徴とするプラズマディスプレイ装置の電極駆動方法。
【請求項８】
前記スキャン信号が前記接地電圧から前記正電圧に上昇するまで、前記複数のアドレス信号をフローティングさせることを特徴とする請求項７に記載のプラズマディスプレイ装置の電極駆動方法。
【請求項９】
前記リセット段階の間に、スキャン信号を前記接地電圧から前記正電圧に急上昇させた後に、再び前記正電圧よりさらに高い正電圧に徐々に上昇させることを特徴とする請求項７に記載のプラズマディスプレイ装置の電極駆動方法。
【請求項１０】
前記リセット段階の間に、前記スキャン信号を前記正電圧から接地電圧より低い負電圧に下降させることを特徴とする請求項９に記載のプラズマディスプレイ装置の電極駆動方法。
【請求項１１】
前面基板、前記前面基板に対向して離隔された背面基板、前記前面基板と前記背面基板との間に相互平行に形成された複数のスキャン電極を備え、単位フレームが時分割階調表現のための複数のサブフィールドで構成され、前記サブフィールドは、それぞれリセット段階、アドレッシング段階、及び放電維持段階を行うプラズマディスプレイ装置の駆動方法において、
前記複数のスキャン電極に印加する複数のスキャン信号を複数のグループに区分し、
前記リセット段階の間に、第１電圧から第２電圧に上昇するスキャン信号を前記スキャン電極に印加するとき、前記グループ別に時間差をおいて印加することを特徴とするプラズマディスプレイ装置のスキャン電極の駆動方法。
【請求項１２】
前面基板、前記前面基板に対向して離隔された背面基板、前記前面基板と前記背面基板との間に相互平行に形成された複数のスキャン電極を備え、単位フレームが時分割階調表現のための複数のサブフィールドで構成され、前記サブフィールドは、それぞれリセット段階、アドレッシング段階、及び放電維持段階を行うプラズマディスプレイ装置の駆動方法において、
前記複数のスキャン電極に印加する複数のスキャン信号を複数のグループに区分し、
前記リセット段階の間に、前記複数のスキャン信号をそれぞれ正極性パルスと負極性パルスとで構成し、
（ａ）前記リセット段階の間に、第１電圧から第２電圧に上昇する正極性パルスを前記スキャン電極に印加するとき、前記グループ別に時間差をおいて前記スキャン電極に印加するステップと、
（ｂ）第３電圧から第４電圧に上昇する負極性パルスを前記スキャン電極に印加するとき、前記グループ別に時間差をおいて前記スキャン電極に印加するステップと、を含むことを特徴とするプラズマディスプレイ装置のスキャン電極の駆動方法。
【請求項１３】
前記正極性パルスが前記第１電圧から前記第２電圧に急上昇するとき、前記グループ別に時間差を有することを特徴とする請求項１２に記載のプラズマディスプレイ装置のスキャン電極の駆動方法。
【請求項１４】
前記第１電圧は、接地電圧であることを特徴とする請求項１２に記載のプラズマディスプレイ装置のスキャン電極の駆動方法。
【請求項１５】
前記第２電圧は、正電圧であることを特徴とする請求項１２に記載のプラズマディスプレイ装置のスキャン電極の駆動方法。
【請求項１６】
前記第３電圧は、接地電圧より低い負電圧であることを特徴とする請求項１２に記載のプラズマディスプレイ装置のスキャン電極の駆動方法。
【請求項１７】
前記第４電圧は、接地電圧より低い負電圧であることを特徴とする請求項１２に記載のプラズマディスプレイ装置のスキャン電極の駆動方法。
【請求項１８】
前記アドレス段階の間に、前記スキャン信号を前記スキャン電極に順次に印加することを特徴とする請求項１２に記載のプラズマディスプレイ装置のスキャン電極の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像を表示するプラズマディスプレイ装置に係り、特に、プラズマディスプレイ装置に備えられる複数の電極を駆動する方法に関する。
【背景技術】
【０００２】
プラズマディスプレイ装置は、プラズマ放電を利用して画像を表示する平板ディスプレイ装置である。通常的に、プラズマディスプレイ装置は、プラズマディスプレイパネルと複数の電極駆動部とを備える。前記プラズマディスプレイパネルは、複数のアドレス電極、複数のスキャン電極、及び複数の放電維持電極を備える。前記複数の電極駆動部は、前記複数のアドレス電極を駆動するアドレス電極駆動部、前記複数のスキャン電極を駆動するスキャン電極駆動部、及び前記複数の放電維持電極を駆動する放電維持電極駆動部を備える。
【０００３】
図１は、従来の方法によって前記複数のスキャン電極のうち一つに印加されるスキャン信号ＳＣ１と前記複数のアドレス電極に印加されるアドレス信号ＡＳ１〜ＡＳｍとのタイミング図、及び特定時点ｔ１で前記アドレス電極駆動部の出力端に流れる電流Ｉａｏの大きさを示す。
【０００４】
前記プラズマディスプレイパネルに画像を表現するために、前記スキャン信号ＳＣ１が前記複数のスキャン電極に印加され、それと同時に、前記アドレス信号ＡＳ１〜ＡＳｍが前記複数のアドレス電極に印加される。このとき、前記スキャン信号ＳＣ１と前記アドレス信号ＡＳ１〜ＡＳｍは、各サブフィールドでリセット段階ＲＥ、アドレッシング段階ＡＤ、及び放電維持段階ＳＵを実行して、前記プラズマディスプレイパネルに画像の階調を表現する。
【０００５】
リセット段階ＲＥで、スキャン信号ＳＣ１及びアドレス信号ＡＳ１〜ＡＳｍが前記複数のスキャン電極と前記複数のアドレス電極とに同時に印加されて、以前に形成された壁電荷を消去する。アドレッシング段階ＡＤで、スキャン信号ＳＣ１が前記複数のスキャン電極に順次に印加され、スキャン信号ＳＣ１が前記複数のスキャン電極に印加される度に、アドレス信号ＡＳ１〜ＡＳｍが前記複数のアドレス電極に印加されて放電セルをアドレッシングし、アドレッシングされた放電セルでアドレッシング放電が行われる。放電維持段階ＳＵで、スキャン信号ＳＣ１を前記複数のスキャン電極に交互的に印加して、前記アドレッシングされた放電セルで維持放電が行われる。
【０００６】
しかし、リセット段階ＲＥにおいて、スキャン信号ＳＣ１が接地電圧ＧＮＤからそれより高い正電圧Ｖｋに上昇する時点ｔ１で、アドレス信号ＡＳ１〜ＡＳｍが同時に接地電圧ＧＮＤからアドレス電圧Ｖａに上昇する。これにより、前記アドレス電極駆動部の出力端には、ピーク値Ｉｐに非常に高い電流Ｉａｏが瞬間的に流れる。このように、前記アドレス電極駆動部の出力端にピーク値Ｉｐの非常に高い電流Ｉａｏが流れる場合、前記アドレス電極駆動部の内部回路に電磁波障害が発生する恐れがある。電磁波障害が発生すれば、前記アドレス電極駆動部は、誤動作し、これにより、前記プラズマディスプレイパネルの画面に表示される画像が正確に表現されない。
【０００７】
図２は、従来の方法によって、前記複数のスキャン電極に印加されるスキャン信号の波形図及びこのときに前記プラズマディスプレイ装置に備えられるスキャン電極駆動部の出力端に流れる電流の大きさを示す。
【０００８】
前記プラズマディスプレイパネルに画像を表現するために、前記スキャン電極駆動部から出力されるスキャン信号ＳＣ１〜ＳＣｎが前記複数のスキャン電極に印加される。このとき、スキャン信号ＳＣ１〜ＳＣｎは、リセット段階ＲＥ、アドレッシング段階ＡＤ、及び放電維持段階ＳＵを実行することによって画像の階調を表現する。
【０００９】
リセット段階ＲＥで、スキャン信号ＳＣ１〜ＳＣｎは、前記複数のスキャン電極に同時に印加される。アドレッシング段階ＡＤで、スキャン信号ＳＣ１〜ＳＣｎは、前記複数のスキャン電極に順次に印加される。放電維持段階ＳＵで、スキャン信号ＳＣ１〜ＳＣｎは、前記複数のスキャン電極に交互的に印加される。
【００１０】
しかし、リセット段階ＲＥにおいて、スキャン信号ＳＣ１〜ＳＣｎが接地電圧ＧＮＤから正電圧Ｖｋに上昇する時ｔ１、および第１負電圧Ｖｓｃｌから第２負電圧Ｖｓｃｈに上昇する時ｔ２で前記スキャン電極駆動部の出力端に流れる電流Ｉｓｏの最高値Ｉｐが非常に高まる。このように、前記スキャン電極駆動部の出力端に流れる電流Ｉｓｏのピーク値Ｉｐが高まる場合、前記スキャン電極駆動部の内部回路に電磁波障害が発生する恐れがある。電磁波障害が発生すれば、前記スキャン電極駆動部は、誤動作し、これにより、前記プラズマディスプレイパネルの画面に表示される画像が正確に表現されなくなる。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、複数のアドレス電極を駆動するとき、電磁波障害の発生を防止するためのプラズマディスプレイ装置の電極駆動方法を提供することである。
【００１２】
本発明の他の目的は、複数のスキャン電極を駆動するとき、電磁波障害の発生を防止するためのプラズマディスプレイ装置のスキャン電極の駆動方法を提供することである。
【課題を解決するための手段】
【００１３】
前記目的を達成するために本発明は、前面基板、前記前面基板に対向して離隔された背面基板、前記前面基板と前記背面基板との間に形成された複数のスキャン電極及び複数のアドレス電極を備え、時分割階調表現のためにリセット段階、アドレッシング段階、及び放電維持段階を行うプラズマディスプレイ装置の駆動方法において、前記複数のアドレス電極に印加する複数のアドレス信号を複数のグループに区分し、前記リセット段階の間に、前記複数のスキャン電極に印加する複数のスキャン信号を接地電圧から前記接地電圧より高い正電圧に上昇させると同時に、前記複数のアドレス信号をグループ別に時間差をおいて第１電圧から第２電圧に上昇させて印加するプラズマディスプレイ装置の電極駆動方法を提供する。
【００１４】
望ましくは、前記スキャン信号を前記接地電圧から前記正電圧に急上昇させるとき、前記アドレス信号を前記グループ別に時間差をおいて印加する。
【００１５】
望ましくはまた、前記リセット段階の間に、前記スキャン信号を前記接地電圧から前記正電圧に急上昇させた後に、再び前記正電圧よりさらに高い正電圧に徐々に上昇させる。
【００１６】
望ましくはまた、前記第１電圧は、接地電圧である。
【００１７】
望ましくはまた、前記第２電圧は、正電圧である。
【００１８】
望ましくはまた、前記リセット段階の間に、前記スキャン信号を前記正電圧から接地電圧より低い負電圧に下降させる。
【００１９】
前記目的を達成するために、本発明はまた、前面基板、前記前面基板に対向して離隔された背面基板、前記前面基板と前記背面基板との間に形成された複数のスキャン電極及び複数のアドレス電極を備え、時分割階調表現のためにリセット段階、アドレッシング段階、及び放電維持段階を行うプラズマディスプレイ装置の駆動方法において、前記リセット段階の間に、前記複数のスキャン電極に印加する複数のスキャン信号を接地電圧から前記接地電圧より高い正電圧に上昇させると同時に、前記複数のアドレス電極に印加する複数のアドレス信号を所定時間フローティングさせるプラズマディスプレイ装置の電極駆動方法を提供する。
【００２０】
望ましくは、前記スキャン信号が前記接地電圧から前記正電圧に上昇するまで、前記複数のアドレス信号をフローティングさせる。
【００２１】
望ましくはまた、前記リセット段階の間に、スキャン信号を前記接地電圧から前記正電圧に急上昇させた後に、再び前記正電圧よりさらに高い正電圧に徐々に上昇させる。
【００２２】
望ましくはまた、前記リセット段階の間に、前記スキャン信号を前記正電圧から接地電圧より低い負電圧に下降させる。
【００２３】
前記他の目的を達成するために、本発明は、前面基板、前記前面基板に対向して離隔された背面基板、前記前面基板と前記背面基板との間に相互平行に形成された複数のスキャン電極を備え、単位フレームが時分割階調表現のための複数のサブフィールドで構成され、前記サブフィールドは、それぞれリセット段階、アドレッシング段階、及び放電維持段階を実行するプラズマディスプレイ装置の駆動方法において、前記複数のスキャン電極に印加する複数のスキャン信号を複数のグループに区分し、前記リセット段階の間に、第１電圧から第２電圧に上昇するスキャン信号を前記スキャン電極に印加するとき、前記グループ別に時間差をおいて印加することを特徴とするプラズマディスプレイ装置のスキャン電極の駆動方法を提供する。
【００２４】
前記他の目的を達成するために、本発明はまた、前面基板、前記前面基板に対向して離隔された背面基板、前記前面基板と前記背面基板との間に相互平行に形成された複数のスキャン電極を備え、単位フレームが時分割階調表現のための複数のサブフィールドで構成され、前記サブフィールドは、それぞれリセット段階、アドレッシング段階、及び放電維持段階を実行するプラズマディスプレイ装置の駆動方法において、前記複数のスキャン電極に印加する複数のスキャン信号を複数のグループに区分し、前記リセット段階の間に、前記複数のスキャン信号をそれぞれ正極性パルスと負極性パルスとで構成し、（ａ）前記リセット段階の間に、第１電圧から第２電圧に上昇する正極性パルスを前記スキャン電極に印加するとき、前記グループ別に時間差をおいて前記スキャン電極に印加するステップと、（ｂ）第３電圧から第４電圧に上昇する負極性パルスを前記スキャン電極に印加するとき、前記グループ別に時間差をおいて前記スキャン電極に印加するステップと、を含むことを特徴とするプラズマディスプレイ装置のスキャン電極の駆動方法を提供する。
【００２５】
望ましくは、前記正極性パルスが前記第１電圧から前記第２電圧に急上昇するとき、前記グループ別に時間差を有する。
【００２６】
望ましくはまた、前記第１電圧は、接地電圧である。
【００２７】
望ましくはまた、前記第２電圧は、正電圧である。
【００２８】
望ましくはまた、前記第３電圧は、接地電圧より低い負電圧である。
【００２９】
望ましくはまた、前記第４電圧は、接地電圧より低い負電圧である。
【００３０】
望ましくはまた、前記アドレス段階の間に前記スキャン信号を前記スキャン電極に順次に印加する。
【発明の効果】
【００３１】
本発明により、リセット段階でスキャン電極駆動部の出力端に流れる電流のピーク値が減少することにより、スキャン電極駆動部の内部回路には、電磁波障害が発生しなくなる。したがって、スキャン電極駆動部は、誤動作を起こさず、正常な動作を行うことができる。
【発明を実施するための最良の形態】
【００３２】
本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の例示的な実施形態を説明する添付図面及び添付図面に記載された内容を参照せねばならない。
【００３３】
以下、添付した図面を参照して本発明の望ましい実施形態を詳細に説明する。各図面に記載された同じ参照符号は、同じ部材を表す。
【００３４】
図３は、本発明を適用するためのプラズマディスプレイ装置の一例を示す図面である。図３を参照すれば、プラズマディスプレイ装置３０１は、制御部３１１、アドレス電極駆動部３２１、スキャン電極駆動部３３１、放電維持電極駆動部３４１、及びプラズマディスプレイパネル３５１を備える。
【００３５】
制御部３１１は、外部画像信号ＥＳｉを入力し、アドレスデータＳａ、スキャン制御信号Ｓｙ、及び放電維持制御信号Ｓｘを出力して、アドレス電極駆動部３２１、スキャン電極駆動部、３３１及び放電維持電極駆動部３４１の動作を制御する。
【００３６】
アドレス電極駆動部３２１は、入力されるアドレスデータＳａに応答してプラズマディスプレイパネル３５１に備えられるアドレス電極（図４のＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍ）をアドレッシングするアドレス信号ＡＳ１〜ＡＳｍを出力する。アドレスデータＳａは、赤色アドレス電極（図４のＡＲ１〜ＡＲｍ）をアドレッシングする赤色データ、緑色アドレス電極（図４のＡＧ１〜ＡＧｍ）をアドレッシングする緑色データ、及び青色アドレス電極（図４のＡＢ１〜ＡＢｍ）をアドレッシングする青色データを含む。
【００３７】
スキャン電極駆動部３３１は、入力されるスキャン制御信号Ｓｙに応答して、スキャン電極（図４のＹ１〜Ｙｎ）をスキャンするためのスキャン信号ＳＣ１〜ＳＣｎを出力する。スキャン信号ＳＣ１〜ＳＣｎがスキャン電極（図４のＹ１〜Ｙｎ）に印加されるとき、アドレス信号ＡＳ１〜ＡＳｍがアドレス電極（図４のＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍ）に印加される。スキャン信号ＳＣ１〜ＳＣｎとアドレス信号ＡＳ１〜ＡＳｍとが同時に印加される放電セルで放電が発生する。
【００３８】
放電維持電極駆動部３４１は、入力される放電維持制御信号Ｓｘに応答して放電維持信号Ｐｘを出力して放電維持電極（図４のＸ１〜Ｘｎ）を駆動する。放電維持信号Ｐｘは、アドレッシングされたディスプレイセルにのみ印加されて既に発生しているアドレス放電を維持する。
【００３９】
プラズマディスプレイパネル３５１は、駆動部３２１，３３１，３４１から出力される信号ＡＳ１〜ＡＳｍ，ＳＣ１〜ＳＣｎ，Ｐｘを受けて画像を画面に視覚的に表示する。
【００４０】
図４は、図３に示したプラズマディスプレイパネルの内部斜視図である。図４を参照すれば、プラズマディスプレイパネル３５１の前面基板４１０と背面基板４１３との間にアドレス電極ＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍ、スキャン電極Ｙ１〜Ｙｎ、放電維持電極Ｘ１〜Ｘｎ、誘電体層４１１，４１５、蛍光体４１６、隔壁４１７、及び保護層４１２が備えられる。
【００４１】
放電維持電極Ｘ１〜Ｘｎとスキャン電極Ｙ１〜Ｙｎとは、アドレス電極ＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍと交差するように一定のパターンで形成される。各交差点でディスプレイセルが構成される。ディスプレイセルは、隔壁４１７によって区画される。ディスプレイセルには、プラズマ発生用のガスが密封される。
【００４２】
本発明は、図３及び図４に示された３電極を有するプラズマディスプレイ装置３０１を備えて、２電極または４電極を含む多電極を有するプラズマディスプレイ装置にも同一に適用されうる。
【００４３】
図５は、図３に示したアドレス電極駆動部３２１を本発明の一実施形態によって示したブロック図である。図５を参照すれば、アドレス電極駆動部３２１は、アドレス出力制御部５１１と複数のアドレス出力部Ｄ１〜Ｄｍとを備える。
【００４４】
アドレス出力制御部５１１は、複数のアドレス出力部Ｄ１〜Ｄｍに連結される。アドレス出力制御部５１１は、制御部（図３の３１１）から出力されるアドレスデータＳａを入力し、複数の出力制御信号ＯＣ１〜ＯＣｍを出力する。アドレス出力制御部５１１は、アドレスデータＳａの内容によって複数の出力制御信号ＯＣ１〜ＯＣｍを論理ハイまたは論理ローとして出力する。
【００４５】
複数のアドレス出力部Ｄ１〜Ｄｍは、複数のアドレス電極（図４のＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍ）と１：１に連結される。複数のアドレス出力部Ｄ１〜Ｄｍは、アドレス出力制御部５１１から出力される出力制御信号ＯＣ１〜ＯＣｍに応答して、アドレス電圧Ｖａ及び接地電圧ＧＮＤのうち一つを出力してアドレス電極（図４のＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍ）を駆動する。
【００４６】
複数のアドレス出力部Ｄ１〜Ｄｍは、２グループのアドレス出力部Ｄ１〜Ｄｋ，Ｄｋ＋１〜Ｄｍに区分される。すなわち、第１の複数のアドレス出力部Ｄ１〜Ｄｋと第２の複数のアドレス出力部Ｄｋ＋１〜Ｄｍとに区分される。第１の複数のアドレス出力部Ｄ１〜Ｄｋは、複数のアドレス電極（図４のＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍ）のうち半分に連結され、第２の複数のアドレス出力部Ｄｋ＋１〜Ｄｍは、複数のスキャン電極（図４のＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍ）のうちその残りの半分に連結される。
【００４７】
第１の複数のアドレス出力部Ｄ１〜Ｄｋは、出力制御信号ＯＣ１〜ＯＣｋに応答して動作する。例えば、第１の複数のアドレス出力部Ｄ１〜Ｄｋは、出力制御信号ＯＣ１〜ＯＣｋが論理ハイであれば、接地電圧ＧＮＤを出力してアドレス電極（図４のＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍ）のうち半分に印加し、出力制御信号ＯＣ１〜ＯＣｋが論理ローであれば、アドレス電圧Ｖａを出力して前記半分のアドレス電極に印加する。
【００４８】
第２の複数のアドレス出力部Ｄｋ＋１〜Ｄｎは、出力制御信号ＯＣｋ＋１〜ＯＣｍに応答して動作する。例えば、第２の複数のアドレス出力部Ｄｋ＋１〜Ｄｍは、出力制御信号ＯＣｋ＋１〜ＯＣｍが論理ハイであれば、接地電圧ＧＮＤを出力してアドレス電極（図４のＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍ）のうち残りの半分に印加し、出力制御信号ＯＣｋ＋１〜ＯＣｍが論理ローであれば、アドレス電圧Ｖａを出力して前記残りの半分のアドレス電極に印加する。
【００４９】
複数のアドレス出力部Ｄ１〜Ｄｍは、複数の集積回路装置または複数のテープキャリアパッケージで構成されうる。
【００５０】
図６は、図５に示された複数のアドレス出力部のうち一つの回路図である。
【００５１】
図６を参照すれば、アドレス出力部Ｄ１は、ＰＭＯＳトランジスタ６１１とＮＭＯＳトランジスタ６１１とを備える。ＰＭＯＳトランジスタ６１１及びＮＭＯＳトランジスタ６２１のゲートには、出力制御部（図５の５１１）から出力される出力制御信号ＯＣ１が印加される。したがって、出力制御信号ＯＣ１が論理ローであれば、ＰＭＯＳトランジスタ６１１が活性化されるので、アドレス出力部Ｄ１は、アドレス電圧Ｖａをアドレス信号ＡＳ１として出力し、出力制御信号ＯＣ１が論理ハイであれば、ＮＭＯＳトランジスタ６２１が活性化されるので、アドレス出力部Ｄ１は、接地電圧ＧＮＤをアドレス信号ＡＳ１として出力する。
【００５２】
図７は、本発明の一実施形態による電極駆動方法を説明するための信号のタイミング図及び電流の大きさを示す図面である。
【００５３】
プラズマディスプレイパネル（図３の３５１）に画像を表現するために、スキャン電極駆動部（図３の３３１）から出力される複数のスキャン信号ＳＣ１が複数のスキャン電極（図４のＹ１〜Ｙｎ）に印加され、複数のアドレス信号ＡＳ１〜ＡＳｍが複数のアドレス電極（図４のＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍ）に印加される。このとき、複数のアドレス信号ＡＳ１〜ＡＳｍは、２グループのアドレス信号ＡＳ１〜ＡＳｋ，ＡＳｋ＋１〜ＡＳｍに区分される。すなわち、第１の複数のアドレス信号ＡＳ１〜ＡＳｋと第２の複数のアドレス信号ＡＳｋ＋１〜ＡＳｍとに区分される。複数のアドレス信号ＡＳ１〜ＡＳｍは、リセット段階ＲＥ、アドレッシング段階ＡＤ、及び放電維持段階ＳＵを実行することによって画像の階調を表現する。
【００５４】
リセット段階ＲＥの間に複数のスキャン信号ＳＣ１と複数のアドレス信号ＡＳ１〜ＡＳｍとをスキャン電極（図４のＹ１〜Ｙｎ）とアドレス電極（図４のＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍとに印加して、以前に形成された壁電荷を消去する。複数のスキャン信号ＳＣ１は、それぞれランプ波形になされる。複数のスキャン信号ＳＣ１は、まず、接地電圧ＧＮＤからそれより高い正電圧Ｖｋに急上昇した後に、再び電圧Ｖｓに徐々に上昇する。
【００５５】
スキャン信号ＳＣ１が接地電圧ＧＮＤから正電圧Ｖｋに急上昇するとき、第１の複数のアドレス信号ＡＳ１〜ＡＳｋを第１電圧ＧＮＤから第２電圧Ｖａに上昇させ、所定時間△ｔ後に第２の複数のアドレス信号ＡＳｋ＋１〜ＡＳｍを第１電圧ＧＮＤから第２電圧Ｖａに上昇させる。ここで、第１電圧は、接地電圧ＧＮＤであり、第２電圧は、アドレス電圧Ｖａであって、接地電圧ＧＮＤより高い正電圧である。
【００５６】
アドレッシング段階ＡＤで、複数のスキャン信号ＳＣ１がスキャン電極（図４のＳＣ１〜ＳＣｎ）に順次に印加され、複数のスキャン信号ＳＣ１がスキャン電極（図４のＹ１〜Ｙｎ）に印加される度に複数のアドレス信号ＡＳ１〜ＡＳｍが複数のアドレス電極（図４のＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍ）に印加される。したがって、放電セルがアドレッシングされ、アドレッシングされた放電セルに対してアドレッシング放電が行われる。
【００５７】
放電維持段階ＳＵで、複数のスキャン信号ＳＣ１は、スキャン電極（図４のＹ１〜Ｙｎ）に交互的に印加してアドレッシングされた放電セルに対して維持放電を行う。
【００５８】
上述のように、リセット段階ＲＥの初期に、第１の複数のアドレス信号ＡＳ１〜ＡＳｋと第２の複数のアドレス信号ＡＳｋ＋１〜ＡＳｍとは、相互間に時間差△ｔをおいてアドレス電極（図４のＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍ）に印加される。すなわち、リセット段階ＲＥの第１時点ｔ１で、スキャン信号ＳＣ１が接地電圧ＧＮＤからそれより高い正電圧Ｖｋに急上昇するとき、第１の複数のアドレス信号ＡＳ１〜ＡＳｋが第１電圧ＧＮＤから第２電圧Ｖａに上昇し、それから所定時間△ｔをおいた第２時点ｔ２で、第２の複数のアドレス信号ＡＳｋ＋１〜ＡＳｍが第１電圧ＧＮＤから第２電圧Ｖａに上昇する。
【００５９】
このように、リセット段階ＲＥでアドレス信号ＡＳ１〜ＡＳｍを２グループに区分し、特定時点ｔ１，ｔ２で２グループのアドレス信号ＡＳ１〜ＡＳｋ，ＡＳｋ＋１〜ＡＳｍを時間差△ｔをおいてアドレス電極（図４のＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍ）に印加することによって、特定時点ｔ１，ｔ２でアドレス電極駆動部（図３の３２１）の出力端に流れる電流Ｉｏのピーク値Ｉｐは、アドレス信号ＡＳ１〜ＡＳｍが２グループに分離されず、アドレス電極（図４のＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍ）に同時に印加される従来の電流（図１のＩｏ）のピーク値（図１のＩｐ）に比べて半分に減る。
【００６０】
したがって、アドレス電極駆動部（図３の３２１）の内部には、電磁波障害が発生しなくなる。
【００６１】
図８は、図７に示したアドレス信号ＡＳ１〜ＡＳｍを３グループに区分する場合、信号のタイミング図及び電流の大きさを示す図面である。
【００６２】
図８を参照すれば、アドレス信号ＡＳ１〜ＡＳｍを３グループ、すなわち、第１の複数のアドレス信号ＡＳ１〜ＡＳｋ、第２の複数のアドレス信号ＡＳｋ＋１〜ＡＳｌ、及び第３の複数のアドレス信号ＡＳｌ＋１〜ＡＳｍに区分する。
【００６３】
この状態で、リセット段階ＲＥの初期に、第１の複数のアドレス信号ＡＳ１〜ＡＳｋ、第２の複数のアドレス信号ＡＳｋ＋１〜ＡＳｌ、及び第３の複数のアドレス信号ＡＳｌ＋１〜ＡＳｍは、相互間に時間差△ｔをおいてアドレス電極（図４のＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍ）に印加される。すなわち、リセット段階ＲＥの第１時点ｔ１で、スキャン信号ＳＣ１が接地電圧ＧＮＤからそれより高い正電圧Ｖｋに急上昇するとき、第１の複数のアドレス信号ＡＳ１〜ＡＳｋが第１電圧ＧＮＤから第２電圧Ｖａに上昇し、それから所定時間△ｔが経過した第２時点ｔ２で、第２の複数のアドレス信号ＡＳｋ＋１〜ＡＳｌが第１電圧ＧＮＤから第２電圧Ｖａに上昇し、それから所定時間△ｔが経過した第３時点ｔ２で、第３の複数のアドレス信号ＡＳｌ＋１〜ＡＳｍが第１電圧ＧＮＤから第２電圧Ｖａに上昇する。
【００６４】
このように、リセット段階ＲＥでアドレス信号ＡＳ１〜ＡＳｍを３グループに区分し、特定時点ｔ１，ｔ２，ｔ３で３グループのアドレス信号ＡＳ１〜ＡＳｋ，ＡＳｋ＋１〜ＡＳｌ，ＡＳｌ＋１〜ＡＳｍを時間差△ｔをおいてアドレス電極（図４のＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍ）に印加することによって、特定時点ｔ１，ｔ２，ｔ３でアドレス電極駆動部（図３の３２１）の出力端に流れる電流Ｉｏのピーク値Ｉｐは、アドレス信号ＡＳ１〜ＡＳｍが２グループに区分される場合に比べて、さらに減少する。
【００６５】
したがって、アドレス電極駆動部（図３の３２１）の内部には、電磁波障害が発生しなくなる。
【００６６】
図９は、本発明の他の実施形態による電極駆動方法を説明するための信号ＳＣ１，ＡＳ１〜ＡＳｍの波形図及び電流Ｉｏの大きさを示す図面である。
【００６７】
図９を参照すれば、リセット段階ＲＥで、スキャン信号ＳＣ１が接地電圧ＧＮＤからそれより高い正電圧Ｖｓに上昇する時間ｔ１〜ｔ２にアドレス信号ＡＳ１〜ＡＳｍをフローティングさせる。
【００６８】
アドレス信号ＡＳ１〜ＡＳｍをフローティングさせるためには、複数のアドレス出力部（図４のＤ１〜Ｄｍ）の出力端をハイインピーダンス状態にする。
【００６９】
すなわち、図６を参照すれば、アドレス出力部Ｄ１は、ＰＭＯＳトランジスタ６１１とＮＭＯＳトランジスタ６２１とで構成される。出力制御信号ＯＣ１が論理ハイであれば、ＮＭＯＳトランジスタ６２１が活性化されて、アドレス信号ＡＳ１は、接地電圧ＧＮＤに低くなり、出力制御信号ＯＣ１が論理ローであれば、ＰＭＯＳトランジスタ６１１が活性化されて、アドレス信号ＡＳ１は、アドレス電圧Ｖａに上昇する。したがって、アドレス信号ＡＳ１をフローティングさせるためには、出力制御信号ＯＣ１を論理ハイと論理ローの中間レベルにする。例えば、出力制御信号ＯＣ１の論理ハイが１．２ボルトであり、論理ローが０．４ボルトであれば、その中間レベルは、０．８ボルトである。そうすれば、ＰＭＯＳトランジスタ６１１とＮＭＯＳトランジスタ６２１とが何れも非活性化されて、アドレス出力部Ｄ１の出力端は、ハイインピーダンス状態になり、それにより、アドレス信号ＡＳ１はフローティングされる。
【００７０】
このように、リセット段階ＲＥでスキャン信号ＳＣ１が接地電圧ＧＮＤからそれより高い正電圧Ｖｓに上昇する間に、アドレス信号ＡＳ１〜ＡＳｍをフローティングさせることによって、アドレス電極駆動部（図３の３２１）の出力端には、電流Ｉｏがほとんど流れない。
【００７１】
したがって、アドレス電極（図４のＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍ）を駆動する間に、アドレス電極駆動部（図３の３２１）の内部回路には、電磁波障害が発生しない。
【００７２】
図１０は、アドレス信号をフローティングさせるときにスキャン信号によってアドレス電極に誘導される電圧の大きさを示す図面である。
【００７３】
図１０を参照すれば、リセット段階ＲＥでスキャン信号ＳＣ１が接地電圧ＧＮＤからそれより高い正電圧Ｖｓに上昇する間ｔ１〜ｔ２に、アドレス信号ＡＳ１〜ＡＳｍをフローティングさせれば、スキャン電極（図４のＹ１〜Ｙｎ）に印加されるスキャン信号ＳＣ１によってアドレス電極（図４のＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍ）にはアドレス電圧Ｖａより低い電圧Ｖ１が誘導される。
【００７４】
したがって、アドレス電極（図４のＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍ）には、プラス（＋）壁電荷の蓄積が抑制され、これにより、アドレッシング放電が円滑に行われうる。すなわち、アドレス電極（図４のＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍ）に所定の電圧Ｖ１が印加されるのと同じ効果を有する。
【００７５】
図１１は、本発明のさらに他の実施形態による電極駆動方法を説明するための信号ＳＣ１，ＡＳ１〜ＡＳｍの波形図及び電流Ｉｏの大きさを示す図面である。
【００７６】
図１１を参照すれば、リセット段階ＲＥの初期に、スキャン信号ＳＣ１が接地電圧ＧＮＤからそれより高い正電圧Ｖｋに急上昇するとき、所定の時間ｔ１〜ｔ２、アドレス信号ＡＳ１〜ＡＳｍをフローティングさせる。アドレス信号ＡＳ１〜ＡＳｍをフローティングさせる方法は、図９を通じて説明した通りである。
【００７７】
このように、リセット段階ＲＥの初期にスキャン信号ＳＣ１が接地電圧ＧＮＤからそれより高い正電圧Ｖｋに急上昇するとき、所定時間ｔ１〜ｔ２、アドレス信号ＡＳ１〜ＡＳｍをフローティングさせることによって、アドレス電極駆動部（図３の３２１）の出力端には、電流Ｉｏがほとんど流れない。
【００７８】
したがって、アドレス電極（図４のＡＲ１〜ＡＲｍ，ＡＧ１〜ＡＧｍ，ＡＢ１〜ＡＢｍ）を駆動する間に、アドレス電極駆動部（図３の３２１）の内部回路には、電磁波障害が発生しない。
【００７９】
図１２は、図３に示したスキャン電極駆動部３３１を本発明の一実施形態によって示したブロック図である。図１２を参照すれば、スキャン電極駆動部３３１は、タイミング制御部１２１１、第１及び第２電源電圧制御部１２２１，１２２２、及び複数のスキャン信号出力部１２３１Ｄ１〜１２３１Ｄｋ，１２３１Ｄｋ＋１〜１２３１Ｄｎを備える。
【００８０】
タイミング制御部１２１１は、複数のスキャン信号出力部１２３１Ｄ１〜１２３１Ｄｎに連結される。タイミング制御部１２１１は、制御部（図３の３１１）から出力されるスキャン制御信号Ｓｙを入力し、複数の電圧制御信号ＰＳ１，ＰＳ２と複数のタイミング制御信号ＴＣ１〜ＴＣｎとを出力する。タイミング制御部１２１１は、スキャン制御信号Ｓｙがアクティブされるときに活性化されて、複数の電圧制御信号ＰＳ１，ＰＳ２と複数のタイミング制御信号ＴＣ１〜ＴＣｎとを出力して複数のスキャン信号出力部１２３１Ｄ１〜１２３１Ｄｎに伝送する。
【００８１】
第１電源電圧制御部１２２１は、複数のスキャン信号出力部１２３１Ｄ１〜１２３１Ｄｎに連結される。第１電源電圧制御部１２２１は、電源供給部（図示せず）から出力される複数の電源電圧Ｖｓ，Ｖｋを入力し、電圧制御信号ＰＳ１に応答して複数の電源電圧Ｖｓ，Ｖｋのうち一つを出力して複数のスキャン信号出力部１２３１Ｄ１〜１２３１Ｄｎに伝達する。
【００８２】
第２電源電圧制御部１２２２は、複数のスキャン信号出力部１２３１Ｄ１〜１２３１Ｄｎに連結される。第２電源電圧制御部１２２２は、前記電源供給部から出力される複数の電源電圧Ｖｓｃｈ，Ｖｓｃｌを入力し、電圧制御信号ＰＳ２に応答して複数の電源電圧Ｖｓｃｈ，Ｖｓｃｌのうち一つを出力して複数のスキャン信号出力部１２３１Ｄ１〜１２３１Ｄｎに伝達する。
【００８３】
複数のスキャン信号出力部１２３１Ｄ１〜１２３１Ｄｎは、複数のスキャン電極（図４のＹ１〜Ｙｎ）と１：１で連結される。複数のスキャン信号出力部１２３１Ｄ１〜１２３１Ｄｎは、タイミング制御部１２１１から出力されるタイミング制御信号ＴＣ１〜ＴＣｎに応答して、第１及び第２電源電圧制御部１２２１，１２２２から伝送される電圧Ｖｓ，Ｖｋ，Ｖｓｃｈ，Ｖｓｃｌ，ＧＮＤのうち一つを受けてスキャン電極（図４のＹ１〜Ｙｎ）を駆動する。
【００８４】
複数のスキャン信号出力部１２３１Ｄ１〜１２３１Ｄｎは、２グループのスキャン信号出力部１２３１Ｄ１〜１２３１Ｄｋ，１２３１Ｄｋ＋１〜１２３１Ｄｎに区分される。すなわち、第１の複数のスキャン信号出力部１２３１Ｄ１〜１２３１Ｄｋと第２の複数のスキャン信号出力部１２３１Ｄｋ＋１〜１２３１Ｄｎとに区分される。第１の複数のスキャン信号出力部１２３１Ｄ１〜１２３１Ｄｋは、複数のスキャン電極（図４のＹ１〜Ｙｎ）のうち半分に連結され、第２の複数のスキャン信号出力部１２３１Ｄｋ＋１〜１２３１Ｄｎは、複数のスキャン電極（図４のＹ１〜Ｙｎ）のうち残りの半分に連結される。
【００８５】
第１の複数のスキャン信号出力部１２３１Ｄ１〜１２３１Ｄｋは、タイミング制御信号ＴＣ１〜ＴＣｋに応答して動作する。例えば、第１の複数のスキャン信号出力部１２３１Ｄ１〜１２３１Ｄｋは、タイミング制御信号ＴＣ１〜ＴＣｋが論理ハイであれば、第２電源電圧制御部１２２２から伝送される電圧を出力してスキャン電極（図４のＹ１〜Ｙｎ）のうち半分のスキャン電極を駆動し、タイミング制御信号ＴＣ１〜ＴＣｋが論理ローであれば、第１電源電圧制御部１２２１から伝送される電圧を出力して前記半分のスキャン電極を駆動する。
【００８６】
第２の複数のスキャン信号出力部１２３１Ｄｋ＋１〜１２３１Ｄｎは、タイミング制御信号ＴＣｋ＋１〜ＴＣｎに応答して動作する。例えば、第２の複数のスキャン信号出力部１２３１Ｄｋ＋１〜１２３１Ｄｎは、タイミング制御信号ＴＣｋ＋１〜ＴＣｎが論理ハイであれば、第２電源電圧制御部１２２２から伝送される電圧を出力してスキャン電極（図４のＹ１〜Ｙｎ）のうち残りの半分のスキャン電極を駆動し、タイミング制御信号ＴＣｋ＋１〜ＴＣｎが論理ローであれば、第１電源電圧制御部１２２１から伝送される電圧を出力して前記残りの半分のスキャン電極を駆動する。
【００８７】
スキャン信号出力部１２３１Ｄ１〜１２３１Ｄｎは、複数の集積回路装置または複数のテープキャリアパッケージで構成されうる。
【００８８】
図１３は、図１２に示した第１及び第２電源電圧制御部１２２１，１２２２及びこれらに連結された複数のスキャン信号出力部１２３１Ｄ１〜１２３１Ｄｎのうち一つの回路図である。
【００８９】
図１３を参照すれば、第１電源電圧制御部１２２１は、２個のＰＭＯＳトランジスタ１３１１，１３１２と一つのＮＭＯＳトランジスタ１３２１とを備える。第１電源電圧制御部１２２１は、タイミング制御部（図４の１２１１）から伝送される電圧制御信号ＰＳ１ａ〜ＰＳ１ｃに応答して、外部から入力される複数の電源電圧Ｖｓ，Ｖｋ及び内部の接地電圧ＧＮＤのうち一つを出力してスキャン信号出力部１２３１Ｄ１に伝送する。
【００９０】
第１ＰＭＯＳトランジスタ１３１１は、電圧制御信号ＰＳ１ａが論理ローであれば活性化されて、電源電圧Ｖｋを第１電源電圧制御部１２２１の出力電圧として出力させ、電圧制御信号ＰＳ１ａが論理ハイであれば非活性化されて、電源電圧Ｖｋを出力しない。第２ＰＭＯＳトランジスタ１３１２は、電圧制御信号ＰＳ１ｂが論理ローであれば活性化されて、電源電圧Ｖｓを第１電源電圧制御部１２２１の出力電圧として出力させ、電圧制御信号ＰＳ１ｂが論理ハイであれば非活性化されて、電源電圧Ｖｓを出力しない。ＮＭＯＳトランジスタ１３２１は、電圧制御信号ＰＳ１ｃが論理ハイであれば活性化されて、接地電圧ＧＮＤを第１電源電圧制御部１２２１の出力電圧として出力させ、電圧制御信号ＰＳ１ｃが論理ローであれば非活性化されて、接地電圧ＧＮＤを出力しない。
【００９１】
図１３を参照すれば、第２電源電圧制御部１２２２は、複数のＮＭＯＳトランジスタ１３５１，１３５２を備える。第２電源電圧制御部１２２２は、タイミング制御部（図１２の１２１１）から伝送される電圧制御信号ＰＳ２ａ，ＰＳ２ｂに応答して、外部から入力される複数の電源電圧Ｖｓｃｈ，Ｖｓｃｌのうち一つを出力してスキャン信号出力部１２３１Ｄ１に伝送する。第１ＮＭＯＳトランジスタ１３５１は、電圧制御信号ＰＳ２ａが論理ハイであれば活性化されて、電源電圧Ｖｓｃｈを第２電源電圧制御部１２２２の出力電圧として出力させ、電圧制御信号ＰＳ２ｂが論理ローであれば非活性化されて、電源電圧Ｖｓｃｈを出力しない。第２ＮＭＯＳトランジスタ１３５２は、電圧制御信号ＰＳ２ｂが論理ハイであれば活性化されて、電源電圧Ｖｓｃｌを第２電源電圧制御部１２２２の出力として出力させ、電圧制御信号ＰＳ２ｂが論理ローであれば非活性化されて、電源電圧Ｖｓｃｌを出力しない。ＮＭＯＳトランジスタ１３５１，１３５２は、ＰＭＯＳトランジスタで構成されることもある。
【００９２】
図１３を参照すれば、スキャン信号出力部１２３１Ｄ１は、ＰＭＯＳトランジスタ１３３１とＮＭＯＳトランジスタ１３４１とを備える。ＰＭＯＳトランジスタ１３３１及びＮＭＯＳトランジスタ１３４１のゲートには、タイミング制御信号ＴＣ１が印加される。したがって、タイミング制御信号ＴＣ１が論理ローであれば、ＰＭＯＳトランジスタ１３３１が活性化されるので、スキャン信号出力部１２３１Ｄ１は、第１電源電圧制御部１２２１から伝送される電源電圧をスキャン信号ＳＣ１として出力し、タイミング制御信号ＴＣ１が論理ハイであれば、ＮＭＯＳトランジスタ１３４１が活性化されるので、スキャン信号出力部１２３１Ｄ１は、第２電源電圧制御部１２２２から伝送される電源電圧をスキャン信号ＳＣ１として出力する。
【００９３】
図１４は、図１２に示したスキャン信号のタイミング図及び特定時点で図３に示したスキャン電極駆動部３３１の出力端に流れる電流の大きさを示す図面である。
【００９４】
プラズマディスプレイパネル（図３の３５１）に画像を表現するために、スキャン電極駆動部（図３の３３１）から出力される複数のスキャン信号ＳＣ１〜ＳＣｎが複数のスキャン電極（図４のＹ１〜Ｙｎ）に印加される。このとき、複数のスキャン信号ＳＣ１〜ＳＣｎは、２グループのスキャン信号ＳＣ１〜ＳＣｋ，ＳＣｋ＋１〜ＳＣｎに区分される。すなわち、第１の複数のスキャン信号ＳＣ１〜ＳＣｋと第２の複数のスキャン信号ＳＣｋ＋１〜ＳＣｎとに区分される。複数のスキャン信号ＳＣ１〜ＳＣｎは、リセット段階ＲＥ、アドレッシング段階ＡＤ、及び放電維持段階ＳＵを実行することによって画像の階調を表現する。
【００９５】
リセット段階ＲＥで、まず第１の複数のスキャン信号ＳＣ１〜ＳＣｋがスキャン電極（図４のＹ１〜Ｙｎ）のうち半分のスキャン電極に同時に印加され、所定時間△ｔ後に第２の複数のスキャン信号ＳＣｋ＋１〜ＳＣｎがスキャン電極（図４のＹ１〜Ｙｎ）のうち残りの半分のスキャン電極に同時に印加される。リセット段階ＲＥの間にスキャン信号ＳＣ１〜ＳＣｎは、それぞれ正極性パルスと負極性パルスとからなる。このとき、前記正極性パルスは、第１電圧ＧＮＤから第２電圧Ｖｋに急上昇した後に、最大電圧Ｖｓに徐々に上昇し、前記負極性パルスは、接地電圧ＧＮＤから徐々に下降して第３電圧Ｖｓｃｌに到達した後に、第３電圧Ｖｓｃｌから第４電圧Ｖｓｃｈに急上昇する。第１電圧ＧＮＤは、接地電圧であり、第２電圧Ｖｋは、接地電圧より高い正電圧である。第３電圧Ｖｓｃｌは、接地電圧ＧＮＤより低い負電圧であり、第４電圧Ｖｓｃｈは、接地電圧ＧＮＤより低く、かつ第３電圧Ｖｓｃｌより高い負電圧である。
【００９６】
アドレッシング段階ＡＤで、複数のスキャン信号ＳＣ１〜ＳＣｎは、スキャン電極（図４のＹ１〜Ｙｎ）に順次に印加される。
【００９７】
放電維持段階ＳＵで、複数のスキャン信号ＳＣ１〜ＳＣｎは、スキャン電極（図４のＹ１〜Ｙｎ）に交互的に印加される。
【００９８】
上述のように、第１の複数のスキャン信号ＳＣ１〜ＳＣｋと第２の複数のスキャン信号ＳＣｋ＋１〜ＳＣｎとは、リセット段階ＲＥで相互間に時間差をおいてスキャン電極（図４のＹ１〜Ｙｎ）に印加される。すなわち、リセット段階ＲＥの第１時点ｔ１で、第１の複数のスキャン信号ＳＣ１〜ＳＣｋが第１電圧ＧＮＤから第２電圧Ｖｋに急上昇し、それから所定時間△ｔが経過した第２時点ｔ２で、第２の複数のスキャン信号ＳＣｋ＋１〜ＳＣｎが第１電圧ＧＮＤから第２電圧Ｖｋに急上昇する。また、リセット段階ＲＥの第３時点ｔ３で、第１の複数のスキャン信号ＳＣ１〜ＳＣｋが第３電圧Ｖｓｃｌから第４電圧Ｖｓｃｈに急上昇し、それから所定時間△ｔが経過した第４時点ｔ４で、第２の複数のスキャン信号ＳＣｋ＋１〜ＳＣｎが第３電圧Ｖｓｃｌから第４電圧Ｖｓｃｈに急上昇する。
【００９９】
このように、リセット段階ＲＥでスキャン信号ＳＣ１〜ＳＣｎが２グループのスキャン信号に分離されて、第１ないし第４時点ｔ１〜ｔ４で相互間に時間差△ｔをおいてスキャン電極（図４のＹ１〜Ｙｎ）に印加されることによって、第１ないし第４時点ｔ１〜ｔ４でスキャン電極駆動部（図３の３３１）の出力端に流れる電流Ｉｓｏのピーク値Ｉｐは、スキャン信号ＳＣ１〜ＳＣｎが２グループに分離されず、それと同時にスキャン電極（図４のＹ１〜Ｙｎ）に印加される従来の電流（図２のＩｓｏ）のピーク値（図２のＩｐ）に比べて半分に減る。
【０１００】
したがって、スキャン電極駆動部（図３の３３１）の内部には、電磁波障害が発生しなくなる。
【０１０１】
図１５は、図３に示したスキャン電極駆動部３３１を本発明の他の実施形態によって示したブロック図である。図１５を参照すれば、スキャン電極駆動部３３１は、タイミング制御部１５１１と第１及び第２電源電圧制御部１５２１，１５２２及び複数のスキャン信号出力部１５３１Ｄ１〜１５３１Ｄｎを備える。
【０１０２】
タイミング制御部１５１１は、複数のスキャン信号出力部１５３１Ｄ１〜１５３１Ｄｎに連結される。タイミング制御部１５１１は、制御部（図３の３１１）から出力されるスキャン制御信号Ｓｙを入力し、複数の電圧制御信号ＰＳ１，ＰＳ２と複数のタイミング制御信号ＴＣ１〜ＴＣｎとを出力する。タイミング制御部１５１１は、スキャン制御信号Ｓｙがアクティブされるときに活性化されて、複数の電圧制御信号ＰＳ１，ＰＳ２と複数のタイミング制御信号ＴＣ１〜ＴＣｎとを出力して複数のスキャン信号出力部１５３１Ｄ１〜１５３１Ｄｎに伝送する。
【０１０３】
第１電源電圧制御部１５２１は、複数のスキャン信号出力部１５３１Ｄ１〜１５３１Ｄｎに連結される。第１電源電圧制御部１５２１は、電源供給部（図示せず）から出力される複数の電源電圧Ｖｓ，Ｖｋを入力し、電圧制御信号ＰＳ１に応答して複数の電源電圧Ｖｓ，Ｖｋのうち一つを出力して複数のスキャン信号出力部１５３１Ｄ１〜１５３１Ｄｎに伝達する。
【０１０４】
第２電源電圧制御部１５２２は、複数のスキャン信号出力部１５３１Ｄ１〜１５３１Ｄｎに連結される。第２電源電圧制御部１５２２は、前記電源供給部から出力される複数の電源電圧Ｖｓｃｈ，Ｖｓｃｌを入力し、電圧制御信号ＰＳ２に応答して複数の電源電圧Ｖｓｃｈ，Ｖｓｃｌのうち一つを出力して複数のスキャン信号出力部１５３１Ｄ１〜１５３１Ｄｎに伝達する。
【０１０５】
複数のスキャン信号出力部１５３１Ｄ１〜１５３１Ｄｎは、複数のスキャン電極（図４のＹ１〜Ｙｎ）と１：１で連結される。複数のスキャン信号出力部１５３１Ｄ１〜１５３１Ｄｎは、タイミング制御部１５１１から出力されるタイミング制御信号ＴＣ１〜ＴＣｎに応答して、第１及び第２電源電圧制御部１５２１，１５２２から伝送される電圧Ｖｓ，Ｖｋ，Ｖｓｃｈ，Ｖｓｃｌ，ＧＮＤのうち一つを受けてスキャン電極（図４のＹ１〜Ｙｎ）を駆動する。
【０１０６】
複数のスキャン信号出力部１５３１Ｄ１〜１５３１Ｄｎは、３グループのスキャン信号出力部に区分される。すなわち、第１の複数のスキャン信号出力部１５３１Ｄ１〜１５３１Ｄｋ、第２の複数のスキャン信号出力部１５３１Ｄｋ＋１〜１５３１Ｄｌ、及び第３の複数のスキャン信号出力部１５３１Ｄｌ＋１〜１５３１Ｄｎに区分される。第１の複数のスキャン信号出力部１５３１Ｄ１〜１５３１Ｄｋは、複数のスキャン電極（図４のＹ１〜Ｙｎ）のうち第１の（１／３）個のスキャン電極に連結され、第２の複数のスキャン信号出力部１５３１Ｄｋ＋１〜１５３１Ｄｌは、複数のスキャン電極（図４のＹ１〜Ｙｎ）のうち第２の（１／３）個のスキャン電極に連結され、第３の複数のスキャン信号出力部１５３１Ｄｌ＋１〜１５３１Ｄｎは、残りの（１／３）個のスキャン電極に連結される。
【０１０７】
第１の複数のスキャン信号出力部１５３１Ｄ１〜１５３１Ｄｋは、タイミング制御信号ＴＣ１〜ＴＣｋに応答して動作する。例えば、第１の複数のスキャン信号出力部１５３１Ｄ１〜１５３１Ｄｋは、タイミング制御信号ＴＣ１〜ＴＣｋが論理ハイであれば、第２電源電圧制御部１５２２から伝送される電圧を出力してスキャン電極（図４のＹ１〜Ｙｎ）のうち第１の（１／３）個のスキャン電極を駆動し、タイミング制御信号ＴＣ１〜ＴＣｋが論理ローであれば、第１電源電圧制御部１５２１から伝送される電圧を出力して前記第１の（１／３）個のスキャン電極を駆動する。
【０１０８】
第２の複数のスキャン信号出力部１５３１Ｄｋ＋１〜１５３１Ｄｌは、タイミング制御信号ＴＣｋ＋１〜ＴＣｌに応答して動作する。例えば、第２の複数のスキャン信号出力部１５３１Ｄｋ＋１〜１５３１Ｄｌは、タイミング制御信号ＴＣｋ＋１〜ＴＣｌが論理ハイであれば、第２電源電圧制御部１５２２から伝送される電圧を出力してスキャン電極（図４のＹ１〜Ｙｎ）のうち第２の（１／３）個のスキャン電極を駆動し、タイミング制御信号ＴＣｋ＋１〜ＴＣｌが論理ローであれば、第１電源電圧制御部１５２１から伝送される電圧を出力して前記第２の（１／３）個のスキャン電極を駆動する。
【０１０９】
第３の複数のスキャン信号出力部１５３１Ｄｌ＋１〜１５３１Ｄｎは、タイミング制御信号ＴＣｌ＋１〜ＴＣｎに応答して動作する。例えば、第２の複数のスキャン信号出力部１５３１Ｄｌ＋１〜１５３１Ｄｎは、タイミング制御信号ＴＣｌ＋１〜ＴＣｎが論理ハイであれば、第２電源電圧制御部１５２２から伝送される電圧を出力してスキャン電極（図４のＹ１〜Ｙｎ）のうち最後の（１／３）個のスキャン電極を駆動し、タイミング制御信号ＴＣｌ＋１〜ＴＣｎが論理ローであれば、第１電源電圧制御部１５２１から伝送される電圧を出力して前記最後の（１／３）個のスキャン電極を駆動する。
【０１１０】
スキャン信号出力部１５３１Ｄ１〜１５３１Ｄｎは、複数の集積回路装置または複数のテープキャリアパッケージで構成されうる。
【０１１１】
第１及び第２電源電圧制御部１５２１，１５２２とスキャン信号出力部１５３１Ｄ１〜１５３１Ｄｎとの内部回路及び動作は、図５に示した第１及び第２電源電圧制御部１５２１，１５２２及びスキャン信号出力部１５３１Ｄ１と同一であるので、ここで重複説明は省略する。
【０１１２】
図１６は、図１５に示したスキャン信号のタイミング図及び特定時点で図３に示したスキャン電極駆動部３３１の出力端に流れる電流の大きさを示す図面である。
【０１１３】
プラズマディスプレイパネル（図３の３５１）に画像を表現するために、スキャン電極駆動部（図３の３３１）から出力される複数のスキャン信号ＳＣ１〜ＳＣｎが複数のスキャン電極（図４のＹ１〜Ｙｎ）に印加される。このとき、複数のスキャン信号ＳＣ１〜ＳＣｎは、第１の複数のスキャン信号ＳＣ１〜ＳＣｋ、第２の複数のスキャン信号ＳＣｋ＋１〜ＳＣｎ、及び第３の複数のスキャン信号ＳＣｌ＋１〜ＳＣｎに区分される。第１ないし第３の複数のスキャン信号ＳＣ１〜ＳＣｎは、リセット段階ＲＥ、アドレッシング段階ＡＤ、及び放電維持段階ＳＵを実行することによって画像の階調を表現する。
【０１１４】
リセット段階ＲＥで、まず第１の複数のスキャン信号ＳＣ１〜ＳＣｋがスキャン電極（図４のＹ１〜Ｙｎ）のうち第１の（１／３）個のスキャン電極に同時に印加され、所定時間△ｔ後に第２の複数のスキャン信号ＳＣｋ＋１〜ＳＣｌがスキャン電極（図４のＹ１〜Ｙｎ）のうち第２の（１／３）個のスキャン電極に印加され、所定時間△ｔ後に第３の複数のスキャン信号ＳＣｌ＋１〜ＳＣｎがスキャン電極（図４のＹ１〜Ｙｎ）のうち最後の（１／３）個のスキャン電極に印加される。リセット段階ＲＥの間にスキャン信号ＳＣ１〜ＳＣｎは、それぞれ正極性パルスと負極性パルスとからなる。このとき、前記正極性パルスは、第１電圧ＧＮＤから第２電圧Ｖｋに急上昇した後に最大電圧Ｖｓに徐々に上昇し、前記負極性パルスは、接地電圧ＧＮＤから徐々に下降して第３電圧Ｖｓｃｌに到達した後に、第３電圧Ｖｓｃｌから第４電圧Ｖｓｃｈに急上昇する。第１電圧ＧＮＤは、接地電圧であり、第２電圧Ｖｋは、接地電圧より高い正電圧である。第３電圧Ｖｓｃｌは、接地電圧ＧＮＤより低い負電圧であり、第４電圧Ｖｓｃｈは、接地電圧ＧＮＤより低く、かつ第３電圧Ｖｓｃｌより高い負電圧である。
【０１１５】
アドレッシング段階ＡＤで、複数のスキャン信号ＳＣ１〜ＳＣｎは、スキャン電極（図４のＹ１〜Ｙｎ）に順次に印加される。
【０１１６】
放電維持段階ＳＵで、複数のスキャン信号ＳＣ１〜ＳＣｎは、スキャン電極（図４のＹ１〜Ｙｎ）に交互的に印加される。
【０１１７】
前記のように、第１の複数のスキャン信号ＳＣ１〜ＳＣｋ、第２の複数のスキャン信号ＳＣｋ＋１〜ＳＣｎ、及び第３の複数のスキャン信号ＳＣｌ＋１〜ＳＣｎは、リセット段階ＲＥで時間差をおいてスキャン電極（図４のＹ１〜Ｙｎ）に印加される。すなわち、リセット段階ＲＥの第１時点ｔ１で、第１の複数のスキャン信号ＳＣ１〜ＳＣｋが第１電圧ＧＮＤから第２電圧Ｖｋに急上昇し、それから所定時間△ｔが経過した第２時点ｔ２で、第２の複数のスキャン信号ＳＣｋ＋１〜ＳＣｎが第１電圧ＧＮＤから第２電圧Ｖｋに急上昇し、それから所定時間△ｔが経過した第３時点ｔ３で、第３の複数のスキャン信号ＳＣｌ＋１〜ＳＣｎが第１電圧ＧＮＤから第２電圧Ｖｋに急上昇する。また、リセット段階ＲＥの第４時点ｔ４で、第１の複数のスキャン信号ＳＣ１〜ＳＣｋが第３電圧Ｖｓｃｌから第４電圧Ｖｓｃｈに急上昇し、それから所定時間△ｔが経過した第５時点ｔ５で、第２の複数のスキャン信号ＳＣｋ＋１〜ＳＣｎが第３電圧Ｖｓｃｌから第４電圧Ｖｓｃｈに急上昇し、それから所定時間△ｔが経過した第６時点ｔ６で、第３の複数のスキャン信号ＳＣｌ＋１〜ＳＣｎが第３電圧Ｖｓｃｌから第４電圧Ｖｓｃｈに急上昇する。
【０１１８】
このように、リセット段階ＲＥでスキャン信号ＳＣ１〜ＳＣｎが３グループに分離されて第１ないし第６時点ｔ１〜ｔ６で相互間に時間差△ｔをおいてスキャン電極（図４のＹ１〜Ｙｎ）に印加されることによって、第１ないし第６時点ｔ１〜ｔ６で、スキャン電極駆動部（図３の３３１）の出力端に流れる電流Ｉｓｏのピーク値Ｉｐは、スキャン信号ＳＣ１〜ＳＣｎが３グループに分離されず、それと同時にスキャン電極（図４のＹ１〜Ｙｎ）に印加される従来の電流（図２のＩｓｏ）のピーク値（図２のＩｐ）に比べて（１／３）に減る。
【０１１９】
したがって、スキャン電極駆動部（図３の３３１）の内部には、電磁波障害が発生しなくなる。
【０１２０】
図１５及び図１６を通じて説明したように、プラズマディスプレイパネル（図３の３５１）に備えられるスキャン電極（図４のＹ１〜Ｙｎ）の数が多いほどスキャン電極（図４のＹ１〜Ｙｎ）をさらに多くのグループに区分することが望ましい。
【０１２１】
本発明によってアドレス信号ＡＳ１〜ＡＳｍを複数のグループに区分し、リセット段階ＲＥでスキャン信号ＳＣ１〜ＳＣｎが接地電圧ＧＮＤからそれより高い電圧Ｖｋに急上昇するとき、アドレス信号ＡＳ１〜ＡＳｍをグループ別に時間差△ｔをおいて印加するか、またはアドレス信号ＡＳ１〜ＡＳｍをフローティングさせることによって、アドレス電極駆動部３２１の出力端に流れる電流Ｉｓｏのピーク値Ｉｐが減少する。
【０１２２】
したがって、アドレス電極駆動部３２１の内部回路には、電磁波障害が発生しなくなる。それにより、アドレス電極駆動部３２１は、誤動作を起こさず、正常な動作を行う。
【０１２３】
また、本発明によってスキャン電極Ｙ１〜Ｙｎとスキャン信号ＳＣ１〜ＳＣｎとをそれぞれ複数のグループに区分し、リセット段階ＲＥの間にスキャン電極Ｙ１〜Ｙｎに印加されるスキャン信号ＳＣ１〜ＳＣｎをグループ別に時間差をおいて印加することによって、リセット段階ＲＥの初期及び後期にスキャン電極駆動部３３１の出力端に流れる電流Ｉｓｏのピーク値Ｉｐが減少する。
【０１２４】
本発明は、図面に示した実施形態を参照して説明されたが、それは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び均等な他の実施形態が可能であるということが分かるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されねばならない。
【産業上の利用可能性】
【０１２５】
本発明は、プラズマディスプレイ装置関連の技術分野に好適に適用可能である。
【図面の簡単な説明】
【０１２６】
【図１】従来の方法によって、複数のスキャン電極のうち一つに印加されるスキャン信号及び複数のアドレス電極に印加されるアドレス信号のタイミング図及び特定時点でアドレス電極駆動部の出力端に流れる電流の大きさを示す図面である。
【図２】従来のプラズマディスプレイ装置に備えられる複数のスキャン電極に印加されるスキャン信号の波形図、及びこの時に前記プラズマディスプレイ装置に備えられるスキャン電極駆動部の出力端に流れる電流の大きさを示す図面である。
【図３】本発明を適用するためのプラズマディスプレイ装置の一例を示す図面である。
【図４】図３に示したプラズマディスプレイパネルの内部斜視図である。
【図５】図３に示したアドレス電極駆動部を本発明の一実施形態によって示すブロック図である。
【図６】図５に示した複数の出力部のうち一つの回路図である。
【図７】本発明の一実施形態による電極駆動方法を説明するための信号のタイミング図及び電流の大きさを示す図面である。
【図８】図７に示したアドレス信号を３グループに区分する場合、信号のタイミング図及び電流の大きさを示す図面である。
【図９】本発明の他の実施形態による電極駆動方法を説明するための信号の波形図及び電流の大きさを示す図面である。
【図１０】図９に示したアドレス信号によって、図４に示したアドレス電極に誘導される電圧の大きさを示す図面である。
【図１１】本発明のさらに他の実施形態による電極駆動方法を説明するための信号の波形図及び電流の大きさを示す図面である。
【図１２】図３に示したスキャン電極駆動部を本発明の一実施形態によって示すブロック図である。
【図１３】図１２に示した第１及び第２電源電圧制御部及びこれらに連結された複数の出力部のうち一つの回路図である。
【図１４】図１３に示したスキャン信号のタイミング図、及び特定時点で図３に示したスキャン電極駆動部の出力端に流れる電流のピーク値を示す図面である。
【図１５】図３に示したスキャン電極駆動部を本発明の他の実施形態によって示すブロック図である。
【図１６】図１５に示したスキャン信号のタイミング図、及び特定時点で図３に示したスキャン電極駆動部の出力端に流れる電流の大きさを示す図面である。
【符号の説明】
【０１２７】
ＲＥ    リセット段階、
ＡＤ    アドレッシング段階、
ＳＵ    放電維持段階、
ＳＣ１    スキャン信号、
ＡＳ１〜ＡＳｋ，ＡＳｋ＋１ＡＳｍ    アドレス信号、
ＧＮＤ    第１電圧、
Ｖａ    第２電圧、
Ｖｋ，Ｖｓ    正電圧、
△ｔ    所定時間、
Ｉｏ    電流、
Ｉｐ    ピーク値、
ｔ１，ｔ２，ｔ３，ｔ４    特定時点。
【図１】
2008046583.tif 000003
【図２】
2008046583.tif 000004
【図３】
2008046583.tif 000005
【図４】
2008046583.tif 000006
【図５】
2008046583.tif 000007
【図６】
2008046583.tif 000008
【図７】
2008046583.tif 000009
【図８】
2008046583.tif 000010
【図９】
2008046583.tif 000011
【図１０】
2008046583.tif 000012
【図１１】
2008046583.tif 000013
【図１２】
2008046583.tif 000014
【図１３】
2008046583.tif 000015
【図１４】
2008046583.tif 000016
【図１５】
2008046583.tif 000017
【図１６】
2008046583.tif 000018