(57)【要約】【課題】低価格で比較的低速なＣＰＵを用いても、そのＣＰＵに高負担をかけずに、当該スイッチ回路を安定かつ高精度に制御することができ、これにより高性能なスイッチング電源装置を提供すること。【解決手段】制御パルスに応答してスイッチング動作するスイッチ回路（ＰＦＣ回路１４、ＤＣ／ＤＣコンバータ１６）と、スイッチ回路に所定のスイッチング周波数で制御パルスを出力制御する、ＣＰＵ内蔵のデジタル制御部２０とを備え、デジタル制御部２０は、ＣＰＵの実行プログラムのメインルーチンで上記スイッチ回路のスイッチング周波数の設定処理と所定の割り込み周波数での割り込み処理とを行い、この割り込み周波数を基準にしたサブルーチンで制御パルスのパルス幅をスイッチング周波数より低い制御周波数で制御する。【選択図】図１
2008109723.tif 000002
【特許請求の範囲】
【請求項１】
制御パルスに応答してスイッチング動作するスイッチ回路と、スイッチ回路に所定のスイッチング周波数で制御パルスを出力制御する、ＣＰＵ内蔵のデジタル制御部とを備え、
上記デジタル制御部は、ＣＰＵの実行プログラムのメインルーチンで上記スイッチ回路のスイッチング周波数の設定処理と所定の割り込み周波数で割り込み処理とを行い、この割り込み周波数を基準にしたサブルーチンで制御パルスのパルス幅をスイッチング周波数より低い制御周波数で制御する、ことを特徴とするスイッチング電源装置。
【請求項２】
上記スイッチ回路が、ＰＦＣスイッチング周波数で全波整流出力の力率を改善するＰＦＣ回路を含み、
上記デジタル制御部は、メインルーチンでＰＦＣスイッチング周波数の設定処理、および上記所定の割り込み周波数で割り込み処理を行い、この割り込み処理では、ＰＦＣ制御パルスのパルス幅をＰＦＣスイッチング周波数より低いパルス幅制御周波数で制御処理する、ことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
上記パルス幅制御周波数が概略４０ｋＨｚである、ことを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
上記スイッチ回路が、ＰＦＣスイッチング周波数で全波整流出力の力率を改善するＰＦＣ回路と、ＰＦＣ回路出力をＤＣ／ＤＣスイッチング周波数でＤＣ／ＤＣ変換するＤＣ／ＤＣコンバータとを含み、
上記デジタル制御部は、メインルーチンでＰＦＣスイッチング周波数の設定処理、ＤＣ／ＤＣスイッチング周波数での設定処理、および上記所定の割り込み周波数で割り込み処理を行い、
この割り込み処理では、
ＰＦＣ制御パルスのパルス幅をＰＦＣスイッチング周波数より低い第１パルス幅制御周波数で制御処理するＰＦＣサブルーチンと、
ＤＣ／ＤＣ制御パルスのパルス幅を上記第１パルス幅制御周波数より低い第２パルス幅制御周波数で制御処理するＤＣ／ＤＣサブルーチンとを実行する、ことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項５】
上記第１パルス幅制御周波数が概略４０ｋＨｚであり、
上記第２パルス幅制御周波数が概略２０ｋＨｚである、
ことを特徴とする請求項４に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種電子機器の電源として用いられるスイッチング電源装置にかかり、より詳しくは、制御パルスに応答してスイッチング動作するスイッチ回路を備えたスイッチング電源装置に関する。
【背景技術】
【０００２】
スイッチング電源装置では、その高機能化に伴い、制御ＩＣにより制御を受ける回路部分が増大している。このような回路部分として特にスイッチング電源装置の基本制御機能を受け持つ回路部分に例えば直流−直流（ＤＣ／ＤＣ）変換を行うＤＣ／ＤＣコンバータやＤＣ／ＤＣコンバータ前段に設けられるＰＦＣ回路（力率改善回路）等のスイッチ回路があり、これらスイッチ回路に対しその制御を専用の制御ＩＣ（コントロールＩＣ）が受け持つものが多い（特許文献１、２参照）。そして、かかる制御ＩＣは制御対象となる回路部分毎に製作されている。
【０００３】
上記ＰＦＣ回路はその前段から商用電源の全波整流が入力される。その入力電流は歪み波形になるため、電源の利用効率を示す力率が損なわれる。上記ＰＦＣ回路は、そのような歪み電流波形となることによって発生する高調波を抑圧して力率を改善するものであり、交流入力電流を交流入力電圧と同一波形となるように制御して力率がほぼ１に近付くようにしている。
【０００４】
その一方、スイッチング電源装置の用途拡大等でその仕様の変更も多く、その都度、回路部分の変更や追加等が行われ、それに応じて制御ＩＣも変更、追加等を行う必要があるなど、仕様要求に対する応答性が担保されず、また、コストも嵩む。なお、日本や米国等の交流入力電圧ＡＣ１００Ｖ系の地域と、欧州等のＡＣ２００Ｖ系の地域に対応するように、例えば約ＡＣ８５Ｖ〜２６４Ｖの交流入力電圧範囲に対応した動作が可能に構成された、いわゆるワイドレンジ対応のスイッチング電源装置が知られている。
【０００５】
そこで本出願人は、鋭意研究を重ね、上記スイッチ回路をＣＰＵ内蔵の制御部（デジタル制御部）、例えば、マイクロコンピュータやデジタルシグナルプロセッサ等を用いたスイッチング電源装置を考えた。このスイッチング電源装置では、制御ＩＣを用いたスイッチング電源装置と同様にして、ＣＰＵの実行プログラムのメインルーチンで、例えば、ＰＦＣ回路の制御パルスのスイッチング周波数を８０ｋＨｚ、ＤＣ／ＤＣコンバータの制御パルスのスイッチング周波数を１００ｋＨｚに設定し、かつ、８０ｋＨｚの割り込み処理を掛ける。上記において、高周波の比較的大きい電流及び電圧に耐えることができるスイッチング素子の開発により、このスイッチング電源装置ではスイッチング周波数を高周波として、トランスその他のデバイスを小型にすると共に、大電力のＤＣ／ＤＣコンバータとして各種の電子機器の電源として使用される。
【０００６】
以上において、上記割り込み処理では、８０ｋＨｚ割り込みで、ＰＦＣ回路ではその入力電圧、入力電流、出力電圧のＡ／Ｄ変換処理、ＰＦＣ制御パルスのパルス幅算出、その算出した値をＰＷＭタイマーに設定する。またＤＣ／ＤＣコンバータでは、１００ｋＨｚ割り込みでその出力電流、出力電圧のＡ／Ｄ変換処理、ＰＦＣ制御パルスのパルス幅算出、その算出した値をＰＷＭタイマーに設定する。このように電流電圧を検出し、目標値からの差に応じてスイッチ回路を駆動する制御パルスのパルス幅を変化させ、出力電圧を制御するパルス・バイ・パルス制御を行う。ここで、パルス・バイ・パルス制御は、制御パルスを出力し終えた直後、スイッチ回路の電流、電圧からＰＷＭのパルス幅を決め、次の制御パルスのパルス幅を制御するものである。
【０００７】
しかしながら、制御パルスは上記のように数十ｋＨｚないし数百ｋＨｚと高いために、パルス・バイ・パルス制御では、ＣＰＵによる上記割り込み処理も、制御パルスと同様の割り込み周波数で行う必要があり、ＣＰＵの処理能力の大半をそのパルス・バイ・パルス制御に占有されてしまい、別の処理を行うことが困難となる。それを回避するには極めて高価なＣＰＵを使用する必要がある。
【０００８】
一方、瞬間的に大電流を出力する必要があるＰＯＬ（ｐｏｉｎｔ  ｏｆ  ｌｏａｄ）等ではパルス・バイ・パルス制御が必要であるが、産業機器分野で使用される電源では高度な電圧安定性を要求されない。
【０００９】
その理由は、産業機器分野用の電源では動力用の電力や、内部で電圧の安定化をかけているセンサ用等に使用されるので、負荷変動時の一般的な仕様は出力電圧変動率が数％程度だからである。なお、ＰＯＬとは高性能なパーソナルコンピュータのＣＰＵでは電源電圧の変動を小さく抑制しないと誤動作を起こすため、大電流が流れる起動時等に瞬間的に大電流を流して電圧を安定に制御する電源である。
【特許文献１】特開平１１−３０８８５７
【特許文献２】特開２００４−３１２８８３
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明により解決すべき主たる課題は、ＣＰＵを用いたデジタル制御部によりＰＦＣ回路やＤＣ／ＤＣコンバータ等のスイッチ回路を制御するのに、そのＣＰＵとして高価で高速処理が可能なＣＰＵではなく低価格で比較的低速なＣＰＵを用いても、そのＣＰＵに高負担をかけずに、当該スイッチ回路を安定かつ高精度に制御することができ、これにより高性能なスイッチング電源装置を提供することである。
【課題を解決するための手段】
【００１１】
（１）本発明によるスイッチング電源装置は、制御パルスに応答してスイッチング動作するスイッチ回路と、スイッチ回路に所定のスイッチング周波数で制御パルスを出力制御する、ＣＰＵ内蔵のデジタル制御部とを備え、上記デジタル制御部は、ＣＰＵの実行プログラムのメインルーチンで上記スイッチ回路のスイッチング周波数の設定処理と所定の割り込み周波数で割り込み処理とを行い、この割り込み周波数を基準にしたサブルーチンで制御パルスのパルス幅をスイッチング周波数より低い制御周波数で制御することを特徴とするものである。
【００１２】
本発明によると、メインルーチンにおける割り込み処理で割り込み周波数を基準にしたサブルーチンでスイッチ回路をスイッチング動作させる制御パルスのパルス幅をスイッチング周波数より低い制御周波数で制御するので、処理速度が低く安価なＣＰＵを内蔵したマイクロコンピュータやデジタルシグナルプロフェッサでも高精度、高安定に電源制御することが可能となることに加えて、ＣＰＵに処理能力の余裕が生じる分、表示等の付加機能を搭載した電源を実現することができる。
【００１３】
（２）本発明の好適な一態様は、上記スイッチ回路が、ＰＦＣスイッチング周波数で全波整流出力の力率を改善するＰＦＣ回路を含み、上記デジタル制御部は、メインルーチンでＰＦＣスイッチング周波数の設定処理、および上記所定の割り込み周波数で割り込み処理を行い、この割り込み処理では、ＰＦＣ制御パルスのパルス幅をＰＦＣスイッチング周波数より低いパルス幅制御周波数で制御処理することである。なお、ＰＦＣ回路は、特に限定されず、連続型、不連続型、共振型、降昇圧型等の各種を含むことができる。
【００１４】
（３）本発明の好適な一態様は、上記パルス幅制御周波数が概略４０ｋＨｚである。
【００１５】
（４）本発明の好適な一態様は、上記スイッチ回路が、ＰＦＣスイッチング周波数で全波整流出力の力率を改善するＰＦＣ回路と、ＰＦＣ回路出力をＤＣ／ＤＣスイッチング周波数でＤＣ／ＤＣ変換するＤＣ／ＤＣコンバータとを含み、上記デジタル制御部は、メインルーチンでＰＦＣスイッチング周波数の設定処理、ＤＣ／ＤＣスイッチング周波数での設定処理、および所定の割り込み周波数で割り込み処理を行い、この割り込み処理では、ＰＦＣ制御パルスのパルス幅をＰＦＣスイッチング周波数より低い第１パルス幅制御周波数で制御処理するＰＦＣサブルーチンと、ＤＣ／ＤＣ制御パルスのパルス幅を上記第１パルス幅制御周波数より低い第２パルス幅制御周波数で制御処理するＤＣ／ＤＣサブルーチンとを実行することである。
【００１６】
なお、ＰＦＣ回路は、特に限定されず、連続型、不連続型、共振型、降昇圧型等の各種を含むことができる。また、ＤＣ／ＤＣコンバータは、特に限定されず、フォワード型、フェーズシフト型、複合共振型、擬似共振型、フライバック型、ハーフブリッジ型、アクティブクランプ型等の各種を含むことができる。
【００１７】
（５）本発明の好適な一態様は、上記第１パルス幅制御周波数が概略４０ｋＨｚであり、上記第２パルス幅制御周波数が概略２０ｋＨｚである。
【発明の効果】
【００１８】
本発明によれば、スイッチ回路をスイッチング動作させる制御パルスのパルス幅をスイッチング周波数より低い制御周波数で制御するので、処理速度が低く安価なＣＰＵを用いても、高精度、高安定に電源制御することが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、添付図面を参照して、本発明の実施の形態に係るスイッチング電源装置を説明すると、図１は、スイッチング電源装置のブロック図を示す。
【００２０】
図１において、１０は交流電源、１２は全波整流回路、１４はＰＦＣ回路、１６はＤＣ／ＤＣコンバータ、１８は検出回路、２０はデジタル制御部、２２はローパスフィルタである。
【００２１】
ＰＦＣ回路１４は、交流電源１０の交流電源電圧を全波整流回路１２で整流した整流電圧をインダクタンス素子ＲＬ１と、ＭＯＳ型ＦＥＴ等からなるスイッチング素子Ｑ１（インダクタンス素子ＲＬ１とスイッチング素子Ｑ１とダイオードＤ１とにより昇圧チョッパを構成する。この昇圧チョッパはアクティブフィルタとも称される。）と電流検出抵抗Ｒ３との直列回路に入力してデジタル制御部２０からのＰＦＣ制御パルスでスイッチング素子Ｑ１をオン／オフして全波整流回路１２の出力の力率を改善するとともに、高速リカバリ型の上記ダイオードＤ１と平滑コンデンサＣ１とにより直流の出力電圧を得るものである。
【００２２】
デジタル制御部２０には抵抗Ｒ１，Ｒ２の分圧電圧が入力電圧として、抵抗Ｒ４，Ｒ５の分圧電圧が出力電圧として、電流検出抵抗Ｒ３を通過する電流が入力電流としてそれぞれ各Ａ／Ｄ変換入力ポートに入力される。
【００２３】
また、デジタル制御部２０の入出力ポートからＰＦＣ制御パルスがスイッチング素子Ｑ１の入力部に印加されるようになっている。
【００２４】
ＤＣ／ＤＣコンバータ１６は、ＰＦＣ回路１４からの直流出力が一次側巻線Ｌ１の巻線一端側に印加されるコンバータトランスＴＳと、このコンバータトランスＴＳの一次側巻線Ｌ１の巻線他端側に接続されたＭＯＳ型ＦＥＴ等からなるスイッチング素子Ｑ２と、整流ダイオードＤ２と、平滑コンデンサＣ２とを備える。
【００２５】
全波整流回路１２は、交流電源１０の交流電力を全波整流し、ＰＦＣ回路１４に入力する。ＰＦＣ回路１４は、整流された交流電力の力率を改善する。ＰＦＣ回路１４は、入力された電力をスイッチング動作により断続するパルス状波形のスイッチング出力に形成して出力するとともに、そのスイッチング出力を直流に変換して出力する。ＰＦＣ回路１４により力率を改善され直流に変換された回路出力は、ＤＣ／ＤＣコンバータ１６に入力する。
【００２６】
ＤＣ／ＤＣコンバータ１６は、ＰＦＣ回路１４からの回路出力をＤＣ／ＤＣ変換する。ＤＣ／ＤＣコンバータ１６は、ＰＦＣ回路１４の直流回路出力をスイッチング動作により断続するパルス状波形のスイッチング出力に形成するスイッチ回路を構成すると共に、整流ダイオードＤ２と平滑コンデンサＣ２とからなる整流平滑回路によりそのスイッチング出力を直流に変換する。
【００２７】
検出回路１８は、出力電圧、出力電流等を検出することができる。この検出出力を用いてデジタル制御部２０では、過電流制御、寿命予知、電圧制御等を行うことができるようになっている。
【００２８】
以上の構成において、デジタル制御部２０はマイクロコンピュータにより構成されている。デジタル制御部２０には、ＰＦＣ回路１４から入力電圧（全波整流後の電圧）、入力電流（全波整流後の電圧）と、出力電圧（ＰＦＣ回路１４の直流出力電圧でかつＤＣ／ＤＣコンバータ１６への入力電圧）がアナログ入力され、検出回路１８から検出信号がアナログ入力されるようになっている。
【００２９】
デジタル制御部２０は、ＣＰＵだけでなく，ＲＯＭやＲＡＭなどのメモリ、入出力ポート、通信ポート、タイマ、等を１チップ上に集積したワンチップマイコンにより構成することができ、機能的に、メモリに各種の指令（コマンド）やその指令を実行する指令実行プログラムが格納されており、ＣＰＵはアナログ入力をデジタル値に変換したうえで、デジタル値に基づいて指令を発する指令部や、この指令に従い指令実行プログラムに従い処理を行う処理部を備える。この場合、上記指令部では、デジタル値に基づいて、スイッチング電源装置の動作の処理を指令し、上記処理部では上記指令に応じてデジタル値から各種演算を実行する処理を行うようになっている。
【００３０】
デジタル制御部２０からは、上記処理に従い、ＰＦＣ回路１４とＤＣ／ＤＣコンバータ１６にそれらの内部スイッチ回路のスイッチング動作を制御する制御パルス（ＰＦＣ制御パルス、ＤＣ／ＤＣ制御パルス）が入力されるようになっている。この場合、デジタル制御部２０は、ＰＦＣ入力電圧が正常値であればＰＦＣ回路１４を起動し、ＰＦＣ出力電圧が規定値に達するとＤＣ／ＤＣコンバータ１６を起動する。そしてＤＣ／ＤＣコンバータ１６から図示略の一次側過電流信号が検出されると、瞬時にＤＣ／ＤＣ制御パルスを停止してＤＣ／ＤＣコンバータ１４をオフにする。また、出力電流が規定値以上になると出力電圧を下げて規定値になるよう制御する。
【００３１】
図２以降のフローチャートを参照してデジタル制御部２０の動作を詳細に説明する。まず、図２のメインルーチンで示すように、デジタル制御部２０は、ＰＦＣスイッチング周波数を８０ｋＨｚに設定、ＤＣ／ＤＣスイッチング周波数を１００ｋＨｚに設定、および８０ｋＨｚ（割り込み周波数）で割り込み起動をかけ、周波数概略２００Ｈｚでアイドル処理（空き時間）処理を行う。
【００３２】
図３は図２の８０ｋＨｚ割り込み処理を示し、ＰＦＣ入力電圧、ＰＦＣ入力電流およびＰＦＣ出力電圧それぞれのＡ／Ｄ変換、ＤＣ／ＤＣ出力電圧、ＤＣ／ＤＣ出力電流のＡ／Ｄ変換、４０ｋＨｚ処理（ＰＦＣスイッチング周波数のパルス幅制御周波数４０ｋＨｚ：割り込み周波数８０ｋＨｚ割り込み処理の２回に１回のペース）、２０ｋＨｚ処理（ＤＣ／ＤＣスイッチング周波数のパルス幅制御周波数２０ｋＨｚ：割り込み周波数８０ｋＨｚ割り込み処理の４回に１回のペース）、１ｋＨｚ処理（８０ｋＨｚ割り込み処理の１２５回に１回のペース）を行う。
【００３３】
４０ｋＨｚ処理は、ＰＦＣ制御パルスのパルス幅をＰＦＣスイッチング周波数８０ｋＨｚより低いパルス幅制御周波数４０ｋＨｚで制御処理するＰＦＣサブルーチンである。図４にその４０ｋＨｚ処理サブルーチンを示す。この４０ｋＨｚ処理サブルーチンではＰＦＣ制御パルスのパルス幅を算出し、その算出した値をＰＷＭタイマーに設定するサブルーチンである。
【００３４】
２０ｋＨｚ処理は、ＰＦＣ制御パルスのパルス幅をＤＣ／ＤＣスイッチング周波数１００ｋＨｚより低いパルス幅制御周波数２０ｋＨｚで制御処理するＤＣ／ＤＣサブルーチンである。図５にその２０ｋＨｚ処理サブルーチンを示す。この２０ｋＨｚ処理サブルーチンではＤＣ／ＤＣ制御パルスのパルス幅を算出し、その算出した値をＰＷＭタイマーに設定するサブルーチンである。
【００３５】
なお、図６に示す１ｋＨｚ処理サブルーチンで、スイッチング電源装置を保護する機能を付加することができる。
【００３６】
また、図７に示すアイドル処理ではＣＰＵが処理中でない空き時間を利用してアプリケーション等の各種付加機能を処理可能とすることができる。
【００３７】
また、上記割り込み処理では、４０ｋＨｚ処理、２０ｋＨｚ処理、１ｋＨｚ処理、それぞれの処理速度に従い、割り込みレベルを設定し、割込優先順位に従って処理させることができる。
【００３８】
なお、一般にスイッチング電源装置において、制御の応答性が最も影響するのは、電源に接続された負荷が０％から１００％に、あるいはその逆に１００％から０％に急変する場合である。このような場合、出力電圧の変動がある規定値以内に収まる必要がある。この規定値は一般的な仕様では出力電圧変動率が数％である。
【００３９】
一般的な産業機器分野で使用される電源に接続される機器の入力電圧範囲は、定格±１０％以内が多く、どのような負荷状態でも出力電圧変動がこの範囲内に収まるように、ある程度の余裕をもって、設定されている。
【００４０】
実際にパルス幅制御周波数を変化させて、負荷急変時の出力電圧の変動を製品ばらつきを考慮して検証した結果、ＰＦＣ制御パルスではパルス幅制御周波数が概略４０ｋＨｚで、また、ＤＣ／ＤＣ制御パルスではパルス幅制御周波数が概略２０ｋＨｚで性能を満たす。
【００４１】
以上説明したように、本実施の形態では、メインルーチンにおける割り込み処理で割り込み周波数を基準にしたサブルーチンでＰＦＣ回路１４やＤＣ／ＤＣコンバータ１６をスイッチング動作させる制御パルスのパルス幅をスイッチング周波数より低い制御周波数で制御するので、処理速度が低く安価なＣＰＵを内蔵したマイクロコンピュータやデジタルシグナルプロフェッサでも高精度、高安定に電源制御することが可能となることに加えて、ＣＰＵに処理能力の余裕が生じる分、表示等の付加機能を搭載した電源を実現することができる。
【図面の簡単な説明】
【００４２】
【図１】図１は本発明の実施形態に係るスイッチング電源装置の全体の構成を示す図である。
【図２】図２は図１のデジタル制御部のＣＰＵの実行プログラムにおけるメインルーチンを示す図である。
【図３】図３は図２のメインルーチンにおける８０ｋＨｚ割り込み処理を示す図である。
【図４】図４は図３のメインルーチンにおける４０ｋＨｚサブルーチンを示す図である。
【図５】図５は図３のメインルーチンにおける２０ｋＨｚサブルーチンを示す図である。
【図６】図６は図３のメインルーチンにおける１ｋＨｚサブルーチンを示す図である。
【図７】図７は図３のメインルーチンにおけるアイドル処理を示す図である。
【符号の説明】
【００４３】
１０  交流電源
１２  全波整流回路
１４  ＰＦＣ回路
１６  ＤＣ／ＤＣコンバータ
１８  検出回路
２０  デジタル制御部
【図１】
2008109723.tif 000003
【図２】
2008109723.tif 000004
【図３】
2008109723.tif 000005
【図４】
2008109723.tif 000006
【図５】
2008109723.tif 000007
【図６】
2008109723.tif 000008
【図７】
2008109723.tif 000009