(57)【要約】【課題】キャパシタ内の揮発性副産物を除去して電極の伝導性を向上させ、より高い静電容量が得られる半導体素子のキャパシタ形成方法を提供する。【解決手段】半導体基板上にストレージノード電極を形成する工程と、ストレージノード電極上に、高誘電定数を持つ誘電体膜を形成する工程と、誘電体膜上にプレート電極を蒸着する工程と、プレート電極上にキャッピング膜を蒸着しながら当該半導体基板上に水素原子（Ｈ）を含有するガスを供給して、当該電極内に残留する反応不純物を排出させる工程と、を含む構成とした。【選択図】図１０
2008091899.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にストレージノード電極を形成する工程と、
前記ストレージノード電極上に、高誘電定数を持つ誘電体膜を形成する工程と、
前記誘電体膜上にプレート電極を蒸着する工程と、
前記プレート電極上にキャッピング膜を蒸着しながら、前記半導体基板上に水素原子（Ｈ）を含有するガスを供給して前記電極内に残留する反応不純物を排出させる工程と、
を含むことを特徴とする、半導体素子のキャパシタ形成方法。
【請求項２】
前記電極が、窒化チタン（ＴｉＮ）、ルテニウム（Ｒｕ）、窒化タングステン（ＷＮ）及び窒化アルミニウム（ＡｌＮ）からなる群より選ばれるいずれか一つ以上の物質によって形成されることを特徴とする、請求項１に記載の半導体素子のキャパシタ形成方法。
【請求項３】
前記誘電体膜が、酸化ハフニウム（ＨｆＯ2）、アルミナ（Ａｌ2Ｏ3）、酸化ジルコニウム（ＺｒＯ2）、酸化チタン（ＴｉＯ2）、酸化タンタル（ＴａＯ2）、ＢＳＴ（ＢａＳｒＴｉＯ3）及びチタン酸ジルコン酸鉛（ＰＺＴ；ＰｂＺｒＴｉＯ）からなる群より選ばれる一つ以上の物質によって形成されることを特徴とする、請求項１に記載の半導体素子のキャパシタ形成方法。
【請求項４】
前記電極が、ＨＳＣ（Ｈｉｇｈ  Ｓｔｅｐ  Ｃｏｖｅｒａｇｅ）、ＳＦＤ（Ｓｅｑｕｅｎｃｅ  Ｆｌｏｗ  Ｄｅｐｏｓｉｔｉｏｎ）または原子層蒸着方法によって形成されることを特徴とする、請求項１に記載の半導体素子のキャパシタ形成方法。
【請求項５】
前記反応不純物を排出させる工程は、
前記半導体基板を、低圧状態に維持される反応炉にローディングする工程と、
前記反応炉に、水素原子（Ｈ）を含有するガスを供給する工程と、
４００〜６００℃の温度でアニール工程を行う工程と、
を含むことを特徴とする、請求項１に記載の半導体素子のキャパシタ形成方法。
【請求項６】
前記キャッピング膜は、ポリシリコン膜またはシリコンゲルマニウム（ＳｉＧｅ）膜を含むことを特徴とする、請求項１に記載の半導体素子のキャパシタ形成方法。
【請求項７】
前記水素原子（Ｈ）を含有するガスは、ホスフィン（ＰＨ3）ガスまたは水素（Ｈ2）ガスを一つ以上含むことを特徴とする、請求項１に記載の半導体素子のキャパシタ形成方法。
【請求項８】
前記水素原子（Ｈ）を含有するガスを供給する工程及び前記半導体基板上にキャッピング膜を形成する工程は、水素原子（Ｈ）が大気中の酸素（Ｏ）と反応して伝導性を劣化させるのを防止するためにイン−シチューで進行することを特徴とする、請求項５に記載の半導体素子のキャパシタ形成方法。
【請求項９】
半導体基板の層間絶縁膜上にストレージノード電極を形成する工程と、
前記ストレージノード電極上に、高誘電定数を持つ誘電体膜を形成する工程と、
前記誘電体膜上に、チタン（Ｔｉ）ソース物質及びナイトライド（Ｎ）ソース物質を供給して窒化チタン（ＴｉＮ）膜を蒸着する工程と、
前記窒化チタン（ＴｉＮ）膜上にキャッピング膜を蒸着しながら、前記半導体基板上に水素原子（Ｈ）を含有するガスを供給して、前記電極内に残留する反応不純物を排出させる工程と、
を含むことを特徴とする、半導体素子のキャパシタ形成方法。
【請求項１０】
前記ストレージノード電極を形成する工程は、
前記層間絶縁膜内にコンタクトプラグを形成する工程と、
前記コンタクトプラグ上にストレージノード絶縁膜を形成する工程と、
前記ストレージノード絶縁膜内にストレージノードコンタクトホールを形成する工程と、
前記ストレージノードコンタクトホール上にストレージノード用金属膜を形成する工程と、
前記コンタクトプラグと隣接するストレージノード用金属膜を金属シリサイド膜で形成する工程と、
前記ストレージノード用金属膜をノード分離する工程と、
を含むことを特徴とする、請求項９に記載の半導体素子のキャパシタ形成方法。
【請求項１１】
前記ストレージノード電極が、窒化チタン（ＴｉＮ）、ルテニウム（Ｒｕ）、窒化タングステン（ＷＮ）及び窒化アルミニウム（ＡｌＮ）からなる群より選ばれるいずれか一つ以上の物質によって形成されることを特徴とする、請求項９に記載の半導体素子のキャパシタ形成方法。
【請求項１２】
前記チタン（Ｔｉ）ソース物質は、四塩化炭素（ＴｉＣｌ4）を含むことを特徴とする、請求項９に記載の半導体素子のキャパシタ形成方法。
【請求項１３】
前記誘電体膜は、酸化ハフニウム（ＨｆＯ2）、アルミナ（Ａｌ2Ｏ3）、酸化ジルコニウム（ＺｒＯ2）、酸化チタン（ＴｉＯ2）、酸化タンタル（ＴａＯ2）、ＢＳＴ（ＢａＳｒＴｉＯ3）及びチタン酸ジルコン酸鉛（ＰＺＴ；ＰｂＺｒＴｉＯ）からなる群より選ばれる一つ以上の物質によって形成されることを特徴とする、請求項９に記載の半導体素子のキャパシタ形成方法。
【請求項１４】
前記電極が、ＨＳＣ（Ｈｉｇｈ  Ｓｔｅｐ  Ｃｏｖｅｒａｇｅ）、ＳＦＤ（Ｓｅｑｕｅｎｃｅ  Ｆｌｏｗ  Ｄｅｐｏｓｉｔｉｏｎ）または原子層蒸着方法によって形成されることを特徴とする、請求項９に記載の半導体素子のキャパシタ形成方法。
【請求項１５】
前記反応不純物を排出させる工程は、
前記半導体基板を、低圧状態に維持される反応炉にローディングする工程と、
前記反応炉に水素原子（Ｈ）を含有するガスを供給する工程と、
４００〜６００℃の温度でアニール工程を行う工程と、
を含むことを特徴とする、請求項９に記載の半導体素子のキャパシタ形成方法。
【請求項１６】
前記キャッピング膜は、ポリシリコン膜またはシリコンゲルマニウム（ＳｉＧｅ）膜を含むことを特徴とする、請求項９に記載の半導体素子のキャパシタ形成方法。
【請求項１７】
前記水素原子（Ｈ）を含有するガスは、ホスフィン（ＰＨ3）ガスまたは水素（Ｈ2）ガスを一つ以上含むことを特徴とする、請求項９に記載の半導体素子のキャパシタ形成方法。
【請求項１８】
前記水素原子（Ｈ）を含有するガスを供給する工程及び前記半導体基板上にキャッピング膜を形成する工程は、供給されたガスに含有されている水素原子（Ｈ）が大気中の酸素（Ｏ）と反応して酸窒化チタン（ＴｉＯＮ）を形成して伝導性を劣化させるのを防止するために、イン−シチューで進行することを特徴とする、請求項１５に記載の半導体素子のキャパシタ形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子に係り、より詳細には、高い静電容量と低い漏れ電流を持つ半導体素子のキャパシタ形成方法に関する。
【背景技術】
【０００２】
近年、半導体素子の高集積化に伴ってセルの大きさが減少し、充分な静電容量（Ｃｓ）を持つキャパシタの形成が難しくなってきた。特に、トランジスタとキャパシタとで構成されるＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）素子では、チップにおいて多くの面積を占めるキャパシタの静電容量を大きくすると同時に、面積を減らすことが高集積化の重要な要因とされている。この点から、単位セル当たりに要求される静電容量（ｃａｐａｃｉｔａｎｃｅ）を確保する方法として、高い誘電定数（ｋ）を持つ誘電物質の開発が進行されているし、デザインルールの減少からその必要性は益々増大している状況にある。
【０００３】
このような静電容量を確保する方法には、誘電率の高い物質、例えば、酸化ハフニウム（ＨｆＯ2）、アルミナ（Ａｌ2Ｏ3）を含む物質またはこれらを積層した多重膜を、キャパシタの誘電体膜として用いる方法がある。このように誘電率の高い物質をキャパシタの誘電体膜とする場合には、キャパシタの大きい縦横比（ａｓｐｅｃｔ  ｒａｔｉｏ）に対応すべく、化学気相蒸着（ＣＶＤ；Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）方法に代えて原子層蒸着（ＡＬＤ；Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）方法を用いている。
【０００４】
また、キャパシタの静電容量を確保するために誘電体膜の優れた誘電特性を倍加する方法として、キャパシタの上部電極または下部電極を仕事関数（ｗｏｒｋ  ｆｕｎｃｔｉｏｎ）の大きい金属物質で形成して金属／絶縁体／金属（ＭＩＭ；Ｍｅｔａｌ／Ｉｎｓｕｌａｔｏｒ／Ｍｅｔａｌ）の構造とする方法が提案された。
【０００５】
このようなＭＩＭ構造において、工程の容易性から、キャパシタの電極物質としては窒化チタン（ＴｉＮ）が広く使用されている。窒化チタン（ＴｉＮ）膜は、四塩化チタン（ＴｉＣｌ4）ガスとアンモニア（ＮＨ3）ガスとの混合ガスで形成されるが、四塩化チタン（ＴｉＣｌ4）ガスを用いて窒化チタン（ＴｉＮ）膜を形成する過程では塩素（Ｃｌ）が副産物として発生して膜内に残留する恐れがある。このように膜内に塩素（Ｃｌ）が残留すると、比抵抗が急激に増加し、結果としてコンタクト抵抗が上昇するという問題につながる。
【０００６】
そこで、窒化チタン膜を蒸着したのち窒素やアンモニア雰囲気で高温のアニール工程を行って塩素成分を排出（ｏｕｔｇａｓｓｉｎｇ）させることによって窒化チタン（ＴｉＮ）膜内の塩素（Ｃｌ）を除去し、膜質を改善している。
【０００７】
【特許文献１】米国特許出願公開第２００７／９６１９２号明細書
【特許文献２】米国特許出願公開第２００７／１１１４０７号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、高い誘電定数を持つ物質をキャパシタの誘電体膜とする場合、誘電体の熱的安定性が低下するため、後続工程で熱負担（ｔｈｅｒｍａｌ  ｂｕｄｇｅｔ）を大きく与えることが不可能になる。すなわち、高温で後続工程を進行すると、誘電体膜が過結晶化または異常結晶化して結晶粒界（ｇｒａｉｎ  ｂｏｕｎｄａｒｙ）が形成され、このような結晶粒界を通じた漏れ電流が増加してしまい、キャパシタとして使用不可能になる。このため、電極を窒化チタン膜とする場合、後続の熱処理を高温で進行できず、電極内には塩素（Ｃｌ）が残留するため、電極の伝導性が低下してしまう。しかも、電極と誘電体膜間の界面に塩素（Ｃｌ）が蓄積（ｐｉｌｅ−ｕｐ）されて界面にトラップサイト（ｔｒａｐ  ｓｉｔｅ）が形成され、キャパシタの漏れ電流を増加させるという問題もあった。
【０００９】
本発明は上記目的を達成するためのもので、その目的は、キャパシタを形成する過程を改善することによって、キャパシタ内の揮発性副産物を除去して電極の伝導性を向上させ、より高い静電容量が得られる半導体素子のキャパシタ形成方法を提供することにある。
【００１０】
本発明の他の目的は、キャパシタ内の揮発性副産物を除去することによってキャパシタ内に電子トラップサイトが発生するのを防止し、漏れ電流を減少させることができる半導体素子のキャパシタ形成方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の一実施例による半導体素子のキャパシタ形成方法は、半導体基板上にストレージノード電極を形成する工程と、前記ストレージノード電極上に、高誘電定数を持つ誘電体膜を形成する工程と、前記誘電体膜上にプレート電極を蒸着する工程と、前記プレート電極上にキャッピング膜を蒸着しながら、前記半導体基板上に水素原子（Ｈ）を含有するガスを供給して前記電極内に残留する反応不純物を排出させる工程とを含むことを特徴とする。
【００１２】
ここで、前記電極は、窒化チタン（ＴｉＮ）、ルテニウム（Ｒｕ）、窒化タングステン（ＷＮ）及び窒化アルミニウム（ＡｌＮ）からなる群より選ばれるいずれか一つ以上の物質によって形成されることができる。
【００１３】
前記誘電体膜は、酸化ハフニウム（ＨｆＯ2）、アルミナ（Ａｌ2Ｏ3）、酸化ジルコニウム（ＺｒＯ2）、酸化チタン（ＴｉＯ2）、酸化タンタル（ＴａＯ2）、ＢＳＴ（ＢａＳｒＴｉＯ3）及びチタン酸ジルコン酸鉛（ＰＺＴ；ＰｂＺｒＴｉＯ）からなる群より選ばれる一つ以上の物質によって形成されることができる。
【００１４】
好ましくは、前記電極は、ＨＳＣ（Ｈｉｇｈ  Ｓｔｅｐ  Ｃｏｖｅｒａｇｅ）、ＳＦＤ（Ｓｅｑｕｅｎｃｅ  Ｆｌｏｗ  Ｄｅｐｏｓｉｔｉｏｎ）または原子層蒸着方法によって形成される。
【００１５】
前記反応不純物を排出させる工程は、前記半導体基板を、低圧状態に維持される反応炉にローディングする工程と、前記反応炉に、水素原子（Ｈ）を含有するガスを供給する工程と、４００〜６００℃の温度でアニール工程を行う工程とを含むことが好ましい。
【００１６】
前記キャッピング膜は、ポリシリコン膜またはシリコンゲルマニウム（ＳｉＧｅ）膜を含むことができる。
【００１７】
前記水素原子（Ｈ）を含有するガスは、ホスフィン（ＰＨ3）ガスまたは水素（Ｈ2）ガスを一つ以上含むことが好ましい。
【００１８】
前記水素原子（Ｈ）を含有するガスを供給する工程及び前記半導体基板上にキャッピング膜を形成する工程は、水素原子（Ｈ）が大気中の酸素（Ｏ）と反応して伝導性を劣化させるのを防止するためにイン−シチューで進行することが好ましい。
【００１９】
上記目的を達成するために、本発明に係る半導体素子のキャパシタ形成方法は、半導体基板の層間絶縁膜上にストレージノード電極を形成する工程と、前記ストレージノード電極上に、高誘電定数を持つ誘電体膜を形成する工程と、前記誘電体膜上に、チタン（Ｔｉ）ソース物質及びナイトライド（Ｎ）ソース物質を供給して窒化チタン（ＴｉＮ）膜を蒸着する工程と、前記窒化チタン（ＴｉＮ）膜上にキャッピング膜を蒸着しながら、前記半導体基板上に水素原子（Ｈ）を含有するガスを供給して、前記電極内に残留する反応不純物を排出させる工程と、を含むことを特徴とする。
【００２０】
ここで、前記ストレージノード電極を形成する工程は、前記層間絶縁膜内にコンタクトプラグを形成する工程と、前記コンタクトプラグ上にストレージノード絶縁膜を形成する工程と、前記ストレージノード絶縁膜内にストレージノードコンタクトホールを形成する工程と、前記ストレージノードコンタクトホール上にストレージノード用金属膜を形成する工程と、前記コンタクトプラグと隣接するストレージノード用金属膜を金属シリサイド膜で形成する工程と、前記ストレージノード用金属膜をノード分離する工程と、を含むことができる。
【００２１】
前記ストレージノード電極は、窒化チタン（ＴｉＮ）、ルテニウム（Ｒｕ）、窒化タングステン（ＷＮ）及び窒化アルミニウム（ＡｌＮ）からなる群より選ばれるいずれか一つ以上の物質によって形成されることが好ましい。
前記チタン（Ｔｉ）ソース物質は、四塩化炭素（ＴｉＣｌ4）を含むことが好ましい。
【００２２】
前記誘電体膜は、酸化ハフニウム（ＨｆＯ2）、アルミナ（Ａｌ2Ｏ3）、酸化ジルコニウム（ＺｒＯ2）、酸化チタン（ＴｉＯ2）、酸化タンタル（ＴａＯ2）、ＢＳＴ（ＢａＳｒＴｉＯ3）及びチタン酸ジルコン酸鉛（ＰＺＴ；ＰｂＺｒＴｉＯ）からなる群より選ばれる一つ以上の物質によって形成されることが好ましい。
【００２３】
前記電極は、ＨＳＣ（Ｈｉｇｈ  Ｓｔｅｐ  Ｃｏｖｅｒａｇｅ）、ＳＦＤ（Ｓｅｑｕｅｎｃｅ  Ｆｌｏｗ  Ｄｅｐｏｓｉｔｉｏｎ）または原子層蒸着方法によって形成されることが好ましい。
【００２４】
前記反応不純物を排出させる工程は、前記半導体基板を、低圧状態に維持される反応炉にローディングする工程と、前記反応炉に水素原子（Ｈ）を含有するガスを供給する工程と、４００〜６００℃の温度でアニール工程を行う工程とを含むことが好ましい。
【００２５】
前記キャッピング膜は、ポリシリコン膜またはシリコンゲルマニウム（ＳｉＧｅ）膜を含むことが好ましい。
【００２６】
前記水素原子（Ｈ）を含有するガスは、ホスフィン（ＰＨ3）ガスまたは水素（Ｈ2）ガスを一つ以上含むことが好ましい。
【００２７】
前記水素原子（Ｈ）を含有するガスを供給する工程及び前記半導体基板上にキャッピング膜を形成する工程は、供給されたガスに含有されている水素原子（Ｈ）が大気中の酸素（Ｏ）と反応して酸窒化チタン（ＴｉＯＮ）を形成して伝導性を劣化させるのを防止するために、イン−シチューで進行することが好ましい。
【発明の効果】
【００２８】
本発明に係る半導体素子のキャパシタ形成方法では、キャパシタの電極を形成する過程で発生する反応副産物を除去するために、水素原子を含有するガスを電極上に供給し、電極に残留する塩素（Ｃｌ）と水素原子を含むガスとの反応過程によって塩素（Ｃｌ）を外部に排出させることができる。
【００２９】
これにより、電極の伝導性が改善されて仕事関数が大きくなり、静電容量の増加及び漏れ電流の減少が図られる。また、誘電体と電極との界面に蓄積された反応副産物が除去されることによって界面特性が改善されて漏れ電流が減少し、かつ、絶縁破壊電圧が増加することによって素子の性能を向上させることが可能になる。
【発明を実施するための最良の形態】
【００３０】
以下、添付図面を参照しつつ、本発明の好適な実施形態について詳細に説明する。ただし、本発明は、下記の実施形態に限定されず、様々な形態に変形実施可能である。尚、図面では、数個の層及び領域を明確に表現するために厚さを拡大して示し、また、同一の構成要素には同一の参照符号を付するものとする。
【００３１】
図１乃至図１１は、本発明の実施形態による半導体素子のキャパシタ形成方法の一例を示す断面図である。
【００３２】
図１を参照すると、トランジスタ及びビットラインなどの下部構造物（図示せず）が形成されている半導体基板１００上に、層間絶縁膜１０２を形成する。この層間絶縁膜１０２上に、半導体基板１００の所定表面が露出されるコンタクトホール（図示せず）を形成し、コンタクトホール内部を導電性物質で埋め込んだ後、平坦化工程を行い、下部構造物と以降形成するキャパシタとを連結するコンタクトプラグ１０４を形成する。続いて、コンタクトプラグ１０４上にシリコン窒化膜（Ｓｉ3Ｎ4）１０６を形成する。ここで、シリコン窒化膜１０６は、以降の下部電極用コンタクトホールの形成時にエッチング止め膜として働き、化学気相蒸着法（ＣＶＤ）で形成すれば良い。
【００３３】
図２を参照すると、シリコン窒化膜１０６上に、ストレージノード絶縁膜１１２を、キャパシタの形成される高さに相応する高さに積層する。ここで、ストレージノード絶縁膜１１２は、化学気相蒸着法を用いてＰＥＴＥＯＳ酸化膜を単一膜として形成する、または、ＰＳＧ膜とＴＥＯＳ酸化膜との二重膜として形成できる。
【００３４】
続いて、ストレージノード絶縁膜１１２上にハードマスク膜を塗布及びパターニングして、ストレージノード絶縁膜１１２の所定領域を露出させるハードマスク膜パターン１１４を形成する。ここで、ハードマスク膜パターン１１４は、ポリシリコン膜で形成すれば良い。
【００３５】
図３を参照すると、ハードマスク膜パターン１１４をマスクとしたエッチング工程を行い、ストレージノード絶縁膜１１２を所定の深さ、例えば、シリコン窒化膜１０６が露出されるまで除去してストレージノードコンタクトホール１１６を形成する。続いて、ストレージノードコンタクトホール１１６下部の露出されたシリコン窒化膜１０６も除去してコンタクトプラグ１０４を露出させる。
【００３６】
図４を参照すると、ストレージノード絶縁膜１１２上にストレージノード用金属膜１１８を蒸着する。ストレージノード用金属膜１１８は、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、窒化タンタル（ＴａＮ）、プラチナ（Ｐｔ）、ルテニウム（Ｒｕ）またはアモルファスシリコン（ａ−Ｓｉ）を含む群から選ばれるいずれか一つを用いて形成できる。また、ストレージノード用金属膜１１８は、高い縦横比（ａｓｐｅｃｔ  ｒａｔｉｏ）を持つキャパシタの特性に鑑み、ステップカバレージ（ｓｔｅｐ  ｃｏｖｅｒａｇｅ）を向上させるためにＨＳＣ（Ｈｉｇｈ  Ｓｔｅｐ  Ｃｏｖｅｒａｇｅ）蒸着法またはＳＦＤ（Ｓｅｑｕｅｎｃｅ  Ｆｌｏｗ  Ｄｅｐｏｓｉｔｉｏｎ）方法を含めた化学気相蒸着法（ＣＶＤ；Ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）を利用することが好ましい。または、原子層蒸着法（ＡＬＤ；Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｏｎ）を利用しても良い。
【００３７】
ここで、ＨＳＣ蒸着法は、相対的に高温（６５０℃）で蒸着を行うもので、窒化チタン（ＴｉＮ）膜内に塩素（Ｃｌ）含量が低い状態に蒸着される。ＨＳＣ蒸着方法を用いてストレージノード用金属膜１１８を形成する過程において四塩化炭素（ＴｉＣｌ4）をソース物質として窒化チタン（ＴｉＮ）膜を形成すると、優れたステップカバレージ特性が得られる。
【００３８】
ＳＦＤ方法はストレージノード用金属膜１１８を蒸着するために高温で行われる工程で加えられる熱負担（ｔｈｅｒｍａｌ  ｂｕｄｇｅｔ）を緩和するために考案された蒸着方法である。ＳＦＤ方法は、ストレージノード用金属膜１１８を形成する過程で四塩化炭素（ＴｉＣｌ4）をソース物質として窒化チタン（ＴｉＮ）膜を形成する。その後、イン−シチュー（ｉｎ−ｓｉｔｕ）でアンモニア（ＮＨ3）ガス雰囲気の下にトリートメント（ｔｒｅａｔｍｅｎｔ）して塩素（Ｃｌ）の濃度を下げる段階をさらに行う。ただし、低温で蒸着工程を行うと、膜内に塩素（Ｃｌ）が残留するため、アンモニア（ＮＨ3）ガス雰囲気のトリートメントを繰り返して行う。これによって膜内に残される塩素（Ｃｌ）は少なくなる。
【００３９】
図５を参照すると、コンタクトプラグ１０４と隣接するストレージノード用金属膜１１８の一部を金属シリサイド膜１２０で形成する。
【００４０】
具体的に、コンタクトプラグ１０４上に形成されたストレージノード用金属膜１１８、例えば、窒化チタン膜及びチタン膜（ＴｉＮ／Ｔｉ）上に熱処理を行う。こうすると、チタン膜と露出されたコンタクトプラグ１０４の多結晶シリコン（Ｐｏｌｙ−Ｓｉ）が反応して、コンタクトプラグ１０４と隣接したストレージノード用金属膜１１８の一部分及びコンタクトプラグ１０４の一部分が金属シリサイド膜１２０、例えば、チタンシリサイド膜（ＴｉＳｉｘ）で形成される。金属シリサイド膜１２０は、後続工程で形成されるストレージノード電極とオーミックコンタクト（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）を形成して、コンタクトプラグ１０４との接触抵抗を減少させる役割を担う。
【００４１】
図６を参照すると、ストレージノード用金属膜１１８に対してエッチバック（ｅｔｃｈ  ｂａｃｋ）を行ってストレージノード絶縁膜１１２上部のストレージノード用金属膜１１８を除去する。これにより、同図に示すように、ノード分離されたストレージノード電極１２２が形成される。ここで、ノード分離は、化学的機械的研磨（ＣＭＰ；Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）工程を用いて行っても良い。
【００４２】
図７を参照すると、半導体基板１００上に熱処理を行ってストレージノード電極１２２の薄膜内の不純物を除去する。ここで、熱処理は、窒素（Ｎ2）ガスまたはアンモニア（ＮＨ3）ガス雰囲気で行うと良い。
【００４３】
このような熱処理では、ストレージノード電極１２２が窒化チタン（ＴｉＮ）によって形成された場合、窒化チタン（ＴｉＮ）膜を形成する過程で形成された揮発性副産物、例えば、塩素（Ｃｌ）が排出（ｏｕｔｇａｓｓｉｎｇ）されながらストレージノード電極１２２の膜質を改善させることができる。
【００４４】
図８を参照すると、ストレージノード絶縁膜１１２を除去してシリンダータイプのストレージノード電極１２２を形成する。その後、ストレージノード電極１２２上に誘電体膜１２４を原子層蒸着法（ＡＬＤ）により形成する。ここで、誘電体膜１２４は、酸化ハフニウム（ＨｆＯ2）、アルミナ（Ａｌ2Ｏ3）、酸化ジルコニウム（ＺｒＯ2）、酸化チタン（ＴｉＯ2）または酸化タンタル（ＴａＯ5）などの高誘電体物質で形成することができる。また、誘電体膜１２４は、ＢＳＴ（ＢａＳｒＴｉＯ3）、チタン酸ジルコン酸鉛（ＰＺＴ；ＰｂＺｒＴｉＯ）などの強誘電体（Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ）物質で形成しても良い。このとき、誘電体膜１２４は、単一膜（ｍｏｎｏ  ｌａｙｅｒ）としても良く、上述した誘電体薄膜材料中の一つ以上の物質を組み合わせて多重膜（ｍｕｌｔｉ  ｌａｙｅｒ）としても良い。
【００４５】
図９を参照すると、誘電体膜１２４上にプレート電極１２６を形成する。
【００４６】
プレート電極１２６の形成には、ＨＳＣ（Ｈｉｇｈ  ｓｔｅｐ  ｃｏｖｅｒａｇｅ）蒸着法またはＳＦＤ（Ｓｅｑｕｅｎｃｅ  ｆｌｏｗ  ｄｅｐｏｓｉｔｉｏｎ）方法を含めた化学気相蒸着法（ＣＶＤ）を利用しても良く、原子層蒸着法（ＡＬＤ）を利用しても良い。
【００４７】
ここで、プレート電極１２６は、化学気相蒸着法（ＣＶＤ）を利用して窒化チタン（ＴｉＮ）膜を形成し、ストレスの少ない物理気相蒸着法（ＰＶＤ；Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）を利用して窒化チタン（ＴｉＮ）膜を形成して二重層にしても良い。
【００４８】
また、プレート電極１２６は、窒化チタン（ＴｉＮ）、ルテニウム（Ｒｕ）、窒化タングステン（ＷＮ）及び窒化アルミニウム（ＡｌＮ）を含む群より選ばれる一つ以上の物質を用いることができる。
【００４９】
図１０を参照すると、プレート電極１２６上にキャッピング膜を蒸着するために半導体基板１００を反応炉（ｆｕｒｎａｃｅ）にローディング（ｌｏａｄｉｎｇ）する。続いて、反応炉中でキャッピング膜を蒸着する間、反応副産物と反応する水素原子（Ｈ；Ｈｙｄｒｏｇｅｎ）を含有するガスを半導体基板１００上に供給して電極内に残留する反応副産物を外部に排出させる。
【００５０】
具体的に、半導体基板１００がローディングされている反応炉を低圧（ｌｏｗ  ｐｒｅｓｓｕｒｅ）状態に維持しながら反応炉内部の排気を行う。続いて、反応炉を低圧状態に維持したまま、水素原子（Ｈ）を含有するガス、例えば、ホスフィン（ＰＨ3、ｐｈｏｓｐｈｉｎｅｓ）ガスまたは水素（Ｈ2）ガスを流量調節器により内部に流入（ｆｌｏｗ）させる。その後、低温、例えば、４００〜６００℃の温度でアニール工程（ａｎｎｅａｌｉｎｇ）を行う。好ましくは、このアニール工程は、４５０〜５３０℃の温度で行うと良い。このとき、ホスフィン（ＰＨ3）ガスまたは水素（Ｈ2）ガスは反応炉中にそれぞれ供給しても良く、ホスフィン（ＰＨ3）ガスと少量の水素（Ｈ2）ガスとを混合して反応炉中に供給しても良い。
【００５１】
このようにホスフィン（ＰＨ3）ガスや水素（Ｈ2）ガスのような水素原子（Ｈ）を含有するガスを半導体基板１００上に供給すると、低温、例えば４００〜６００℃の温度でも高い分解能と反応性を有するホスフィン（ＰＨ3）ガスまたは水素（Ｈ2）ガスに含まれている水素原子（Ｈ）が、電極、例えば、窒化チタン（ＴｉＮ）膜内に拡散される。電極内に拡散された水素原子（Ｈ）は、窒化チタン（ＴｉＮ）膜中に残留している反応性副産物、例えば、塩素（Ｃｌ）と反応して塩化水素（ＨＣｌ）となって外部へ排出（ｏｕｔｇａｓｓｉｎｇ）される。このような反応過程によって生成された揮発性副産物、例えば、塩化水素（ＨＣｌ）が外部へ排出され除去されながら電極の膜質及び界面特性が改善される。以降、所定の排気及びパージ（ｐｕｒｇｅ）工程をイン−シチュー（ｉｎ−ｓｉｔｕ）で行う。
【００５２】
図１１を参照すると、プレート電極１２６上にキャッピング膜１２８を形成する。キャッピング膜１２８は、後続工程で形成される上部配線とキャパシタ間を絶縁させる金属間絶縁膜（ＩＭＤ；Ｉｎｔｅｒ  Ｍｅｔａｌ  Ｄｉｅｌｅｃｔｒｉｃ  ｌａｙｅｒ）を形成する過程で酸素（ｏｘｙｇｅｎ）が拡散されるのを防止する拡散防止膜（ｄｉｆｆｕｓｉｏｎ  ｂａｒｒｉｅｒ）の役割を担う。このとき、キャッピング膜１２８は、ドープドポリシリコン（ｄｏｐｅｄ  ｐｏｌｙ−Ｓｉ）またはシリコンゲルマニウム（ＳｉＧｅ）を用いて形成することができる。このようにホスフィン（ＰＨ3）ガスや水素（Ｈ2）ガスを用いてアニール工程を行いながらキャッピング膜１２８、例えば、ポリシリコン膜を蒸着する理由は、アニール工程を行ってから真空状態を解除（ｖａｃｕｕｍ  ｂｒｅａｋ）すると、窒化チタン膜の表面に吸着している水素原子（Ｈ）が、大気中の酸素（Ｏ）と反応して酸窒化チタン（ＴｉＯＮ）を形成し、伝導性を劣化させるためである。
【００５３】
本発明による半導体素子のキャパシタ形成方法は、プレート電極上にキャッピング膜を蒸着するために半導体基板を反応炉にローディングした後、反応炉の内部に水素原子（Ｈ）を含有するガスを供給することによって、電極内に残留している塩素（Ｃｌ）と水素原子（Ｈ）との反応を誘導して外部へ排出させる方法である。
【００５４】
誘電定数（ｋ）の高い物質を誘電体膜にする場合にはその熱的安定性が低下し、後続工程を高温で進行するとき、誘電体が過結晶化または異常結晶化され、結果として漏れ電流が増加する。この理由から、誘電体膜を適用する場合、電極として窒化チタン（ＴｉＮ）を用いたとき、低温のアニール工程を行わなければならず、電極の蒸着過程で膜内に揮発性副産物、例えば、塩素（Ｃｌ）が蓄積され、素子特性が劣化してしまう。
【００５５】
そこで、本発明では、プレート電極上にキャッピング膜を蒸着するためにウエハを反応炉にローディングした後、反応炉内に水素原子（Ｈ）を含有するガスを供給し、その水素原子（Ｈ）と電極内に残留する塩素（Ｃｌ）との反応を誘導して外部へ排出させる。このような水素原子（Ｈ）を含有するガス、例えば、ホスフィン（ＰＨ3）ガスや水素（Ｈ2）ガスは、４００〜６００℃の低温においても従来のアニール工程で用いられてきたアンモニア（ＮＨ3）、窒素（Ｎ2）またはアルゴン（Ａｒ）ガスよりも優れた反応性を奏する。
【００５６】
このような反応過程により、電極内に残留する反応副産物、例えば、塩素（Ｃｌ）が外部に排出され、したがって、低温でも效果的に反応副産物を除去することが可能である。このように電極内の塩素（Ｃｌ）含量が低くなると、その伝導性が改善され、これにより仕事関数が増加しながら誘電体膜とのエネルギーバンドギャップ（ｅｎｅｒｇｙ  ｂａｎｄ  ｇａｐ）の差が大きくなる。このようにエネルギーバンドキャップの差が大きくなると静電容量（ｃａｐａｃｉｔａｎｃｅ）が増加し、かつ、漏れ電流が減少するという効果が得られる。また、誘電体膜とプレート電極との界面に蓄積された反応副産物が除去されて電子トラップサイト（ｅｌｅｃｔｒｏｎ  ｔｒａｐ  ｓｉｔｅ）が除去されることによって界面特性を向上させることができ、漏れ電流改善及び絶縁破壊電圧の増加をもたらすことができる。
【００５７】
このように、キャパシタの漏れ電流減少と絶縁破壊電圧の増加、静電容量の増加が得られると、デザインルールの減少に伴うキャパシタの表面積減少に起因する特性低下を防止することが可能になる。また、同一面積のキャパシタに適用する場合、リフレッシュ特性増加及びこれによるマージン不良（ｍａｒｇｉｎ  ｆａｉｌ）減少が得られ、結果として素子の性能及び収率の向上が図られる。
【００５８】
以上では具体的な例を挙げて本発明を説明してきたが、本発明の権利範囲はこれらの具体例に限定されるわけではない。したがって、添付する特許請求の範囲で定義されている本発明の基本概念に基づく当業者の様々な変形及び改良形態も、本発明の権利範囲に属することは無論である。
【００５９】
例えば、以上の実施例ではＤＲＡＭ素子におけるキャパシタの電極の揮発性副産物を除去する方法について説明したが、ＤＲＡＭ素子のゲート電極、フラッシュ素子またはＳＲＡＭの電極の形成にも利用可能である。
【図面の簡単な説明】
【００６０】
【図１】本実施形態に係る半導体素子のキャパシタ形成方法の一例を示す断面図である。
【図２】本実施形態に係る半導体素子のキャパシタ形成方法の一例を示す断面図である。
【図３】本実施形態に係る半導体素子のキャパシタ形成方法の一例を示す断面図である。
【図４】本実施形態に係る半導体素子のキャパシタ形成方法の一例を示す断面図である。
【図５】本実施形態に係る半導体素子のキャパシタ形成方法の一例を示す断面図である。
【図６】本実施形態に係る半導体素子のキャパシタ形成方法の一例を示す断面図である。
【図７】本実施形態に係る半導体素子のキャパシタ形成方法の一例を示す断面図である。
【図８】本実施形態に係る半導体素子のキャパシタ形成方法の一例を示す断面図である。
【図９】本実施形態に係る半導体素子のキャパシタ形成方法の一例を示す断面図である。
【図１０】本実施形態に係る半導体素子のキャパシタ形成方法の一例を示す断面図である。
【図１１】本実施形態に係る半導体素子のキャパシタ形成方法の一例を示す断面図である。
【符号の説明】
【００６１】
１００  半導体基板、１０２  層間絶縁膜、１０４  コンタクトプラグ、１０６  シリコン窒化膜、１１２  ストレージノード絶縁膜、１１４  ハードマスク膜パターン、１１６  ストレージノードコンタクトホール、１１８  ストレージノード用金属膜、１２０  金属シリサイド膜、１２２  ストレージノード電極、１２４  誘電体膜、１２６  プレート電極、１２８  キャッピング膜。
【図１】
2008091899.tif 000003
【図２】
2008091899.tif 000004
【図３】
2008091899.tif 000005
【図４】
2008091899.tif 000006
【図５】
2008091899.tif 000007
【図６】
2008091899.tif 000008
【図７】
2008091899.tif 000009
【図８】
2008091899.tif 000010
【図９】
2008091899.tif 000011
【図１０】
2008091899.tif 000012
【図１１】
2008091899.tif 000013