(57)【要約】【課題】側壁残しプロセスで集積回路パターンを形成する場合に、設計データからフォトマスクデータへ容易に変換することが可能なフォトマスクデータの作成方法、フォトマスクの製造方法、半導体装置の製造方法を提供すること。【解決手段】本発明の一形態のフォトマスクデータの作成方法は、被加工基板上の所定パターンの側壁部に側壁パターンを形成し、該側壁パターンをマスクに下層導電材料膜にエッチングを施し、所望の回路パターンを形成するためのフォトマスクデータの作成方法であって、臨界寸法を有するパターンデータの中から１つの特定パターンを１つ抽出し（Ｓ３）、前記特定パターンの両側のスペース部に個別に特徴量を与え、前記特定パターン以外の各パターンに対して、順次その両側のスペース部に個別に特徴量を与え（Ｓ４）、一方の前記特徴量を持つパターンのみを抽出し（Ｓ５）、抽出された前記パターンに対してバイアス処理を行う（Ｓ６）。【選択図】図１
2008116505.tif 000002
【特許請求の範囲】
【請求項１】
被加工基板上の所定パターンの側壁部に側壁パターンを形成し、該側壁パターンをマスクに下層導電材料膜にエッチングを施し、所望の回路パターンを形成するためのフォトマスクデータの作成方法であって、
臨界寸法を有するパターンデータの中から１つの特定パターンを１つ抽出し、
前記特定パターンの両側のスペース部に個別に特徴量を与え、
前記特定パターン以外の各パターンに対して、順次その両側のスペース部に個別に特徴量を与え、
一方の前記特徴量を持つパターンのみを抽出し、
抽出された前記パターンに対してバイアス処理を行うことを特徴とするフォトマスクデータの作成方法。
【請求項２】
被加工基板上の所定パターンの側壁部に側壁パターンを形成し、該側壁パターンをマスクに下層材料膜にエッチングを施し、配線パターン部に電導材料を埋め込み、所望の回路パターンを形成するためのフォトマスクデータの作成方法であって、
臨界寸法を有するパターンデータに対して、隣接するパターン同士が異なる特徴量を持つように、各パターンに個別に特徴量を与え、
一方の前記特徴量を持つパターンのみを抽出し、
抽出された前記パターンに対してバイアス処理を行うことを特徴とするフォトマスクデータの作成方法。
【請求項３】
前記回路パターンのデータを、臨界寸法を有するパターンデータ部分とそれ以外のパターンデータ部分とに分割することを特徴とする請求項１または２に記載のフォトマスクデータの作成方法。
【請求項４】
被加工基板上の所定パターンの側壁部に側壁パターンを形成し、該側壁パターンをマスクに下層導電材料膜にエッチングを施し、所望の回路パターンを形成するためのフォトマスクデータを用いてフォトマスクを製造する方法であって、
臨界寸法を有するパターンデータの中から１つの特定パターンを１つ抽出し、
前記特定パターンの両側のスペース部に個別に特徴量を与え、
前記特定パターン以外の各パターンに対して、順次その両側のスペース部に個別に特徴量を与え、
一方の前記特徴量を持つパターンのみを抽出し、
抽出された前記パターンに対してバイアス処理を行うことで作成されたフォトマスクデータを用いてフォトマスクを製造することを特徴とするフォトマスクの製造方法。
【請求項５】
被加工基板上の所定パターンの側壁部に側壁パターンを形成し、該側壁パターンをマスクに下層導電材料膜にエッチングを施し、所望の回路パターンを形成するためのフォトマスクデータを用いて製造されたフォトマスクを用いて半導体装置を製造する方法であって、
臨界寸法を有するパターンデータの中から１つの特定パターンを１つ抽出し、
前記特定パターンの両側のスペース部に個別に特徴量を与え、
前記特定パターン以外の各パターンに対して、順次その両側のスペース部に個別に特徴量を与え、
一方の前記特徴量を持つパターンのみを抽出し、
抽出された前記パターンに対してバイアス処理を行うことで作成されたフォトマスクデータを用いて製造されたフォトマスクを用いて半導体装置を製造することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトマスクデータの作成方法、フォトマスクの製造方法、半導体装置の製造方法に関し、特に側壁残しプロセスにおけるリソグラフィーのためのマスクデータ作成に関する。
【背景技術】
【０００２】
近年、半導体装置の内部構造の微細化や高集積化、および半導体装置のコンパクト化などが著しい。これらの要求に応えるべく、１９８０年代後半より、例えば半導体装置の製造工程の一つであるリソグラフィー工程において、光源の波長に比べて微細なパターンを形成するための様々な超解像技術（Resolution Enhancement Technology：ＲＥＴ）が多数開発されてきた。そして、このＲＥＴの中でも、例えば変形照明技術は、比較的簡単な光学系の変更で周期パターンの焦点深度（Depth of Focus：ＤＯＦ）を大きく改善することができるため、広く実用化されている。しかし、最近では、光源（露光光線）の短波長化やレンズの開口数（Numerical Aperture：ＮＡ）の高開口数化などが、加速度的に進歩する半導体装置の微細化の要求に追いつかなくなってきている。具体的には、通常のリソグラフィー技術で形成可能な最小パターンピッチよりも微細なパターンピッチを有するパターンの形成が求められるようになっている。そのような微細なパターンの形成手法の一つとして、いわゆる側壁残しプロセス（側壁転写プロセス）によるパターン形成技術が知られている（例えば、特許文献１〜４を参照）。以下、この側壁残しプロセスを用いる微細パターン形成方法について、図示を省略して簡潔に説明する。
【０００３】
まず、ダミーパターンとなる第１の膜上に、リソグラフィー工程によりレジストパターンを形成する。続けて、このレジストパターンをマスクとして第１の膜をエッチングし、ダミーパターンを形成する。ダミーパターンを形成した後、レジストパターンを剥離する。次に、ダミーパターンなどの上に側壁の材料となる第２の膜を堆積させる。その後、第２の膜を、例えば反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）法によりエッチングすることにより、ダミーパターンの側壁に実際のパターンとなる設計パターンの基礎を形成する。続けて、ダミーパターンを剥離した後、側壁をマスクとしてその下地膜である被加工膜をエッチングする。この際、被加工膜としてハードマスクを選択するとともにこのハードマスクをスリミングすることによって、より微細な設計パターンを形成することもできる。そして最後に、側壁を剥離することにより、側壁残しプロセスによるパターン形成を終了とする。これにより、微細な設計パターンが完成する。なお、被加工膜としてハードマスクを用いた場合には、被加工膜をエッチングした後にハードマスクを剥離する。
【０００４】
このような側壁残しプロセスの場合、リソグラフィー工程で形成したレジストパターンの側壁パターンが設計パターンとなり、設計パターンとリソグラフィー工程で形成するレジストパターンが異なる。そのため、設計データから所望のレジストパターンデータを作成し、そのレジストパターンデータからリソグラフィーフォトマスクデータへ変換する必要があるが、これまでのところ簡単にデータ変換をする手法がなかった。
【特許文献１】ＵＳＰ Ｎｏ．５，４８２，８８５
【特許文献２】ＵＳＰ Ｎｏ．６，４７５，８９１ Ｂ２
【特許文献３】ＵＳＰ Ｎｏ．６，６３８，４４１ Ｂ２
【特許文献４】ＵＳＰ Ｎｏ．６，７０３，３１２ Ｂ２
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、側壁残しプロセスで集積回路パターンを形成する場合に、設計データからフォトマスクデータへ容易に変換することが可能なフォトマスクデータの作成方法、フォトマスクの製造方法、半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一形態のフォトマスクデータの作成方法は、被加工基板上の所定パターンの側壁部に側壁パターンを形成し、該側壁パターンをマスクに下層導電材料膜にエッチングを施し、所望の回路パターンを形成するためのフォトマスクデータの作成方法であって、臨界寸法を有するパターンデータの中から１つの特定パターンを１つ抽出し、前記特定パターンの両側のスペース部に個別に特徴量を与え、前記特定パターン以外の各パターンに対して、順次その両側のスペース部に個別に特徴量を与え、一方の前記特徴量を持つパターンのみを抽出し、抽出された前記パターンに対してバイアス処理を行う。
【０００７】
本発明の他の形態のフォトマスクデータの作成方法は、被加工基板上の所定パターンの側壁部に側壁パターンを形成し、該側壁パターンをマスクに下層材料膜にエッチングを施し、配線パターン部に電導材料を埋め込み、所望の回路パターンを形成するためのフォトマスクデータの作成方法であって、臨界寸法を有するパターンデータに対して、隣接するパターン同士が異なる特徴量を持つように、各パターンに個別に特徴量を与え、一方の前記特徴量を持つパターンのみを抽出し、抽出された前記パターンに対してバイアス処理を行う。
【０００８】
本発明の他の形態のフォトマスクの製造方法は、被加工基板上の所定パターンの側壁部に側壁パターンを形成し、該側壁パターンをマスクに下層導電材料膜にエッチングを施し、所望の回路パターンを形成するためのフォトマスクデータを用いてフォトマスクを製造する方法であって、臨界寸法を有するパターンデータの中から１つの特定パターンを１つ抽出し、前記特定パターンの両側のスペース部に個別に特徴量を与え、前記特定パターン以外の各パターンに対して、順次その両側のスペース部に個別に特徴量を与え、一方の前記特徴量を持つパターンのみを抽出し、抽出された前記パターンに対してバイアス処理を行うことで作成されたフォトマスクデータを用いてフォトマスクを製造する。
【０００９】
本発明の他の形態の半導体装置の製造方法は、被加工基板上の所定パターンの側壁部に側壁パターンを形成し、該側壁パターンをマスクに下層導電材料膜にエッチングを施し、所望の回路パターンを形成するためのフォトマスクデータを用いて製造されたフォトマスクを用いて半導体装置を製造する方法であって、臨界寸法を有するパターンデータの中から１つの特定パターンを１つ抽出し、前記特定パターンの両側のスペース部に個別に特徴量を与え、前記特定パターン以外の各パターンに対して、順次その両側のスペース部に個別に特徴量を与え、一方の前記特徴量を持つパターンのみを抽出し、抽出された前記パターンに対してバイアス処理を行うことで作成されたフォトマスクデータを用いて製造されたフォトマスクを用いて半導体装置を製造する。
【発明の効果】
【００１０】
本発明によれば、側壁残しプロセスで集積回路パターンを形成する場合に、設計データからフォトマスクデータへ容易に変換することが可能なフォトマスクデータの作成方法、フォトマスクの製造方法、半導体装置の製造方法を提供できる。
【発明を実施するための最良の形態】
【００１１】
以下、実施の形態を図面を参照して説明する。
【００１２】
（第１の実施の形態）
以下、被加工処理基板（半導体基板）上のダミーパターンの側壁部に側壁パターンを形成し、該側壁パターンをマスクに下層導電材料膜にエッチングを施し、所望の集積回路パターンを形成するためのフォトマスクデータの作成方法について説明する。
【００１３】
本第１の実施の形態では、側壁残しプロセスにおけるフォトマスクデータ作成方法であるＢｒｉｇｈｔ・Ｆｉｅｌｄマスクデータ作成方法を説明する。
【００１４】
以下、本第１の実施の形態によるフォトマスクデータ作成方法の処理手順を、図１に示すフローチャートを基に説明する。なお、以下の処理は図示しないコンピュータにより行われる。まず、ステップＳ１で、本第１の実施の形態の作成対象となる集積回路の設計データをコンピュータに入力する。
【００１５】
図２の（ａ）（ｂ）（ｃ）は、集積回路の設計レイアウトを示す図である。図２の（ａ）に示すように、この設計レイアウトはセル部１と周辺回路部２を有する。この設計レイアウトデータでは、図２の（ｂ）に示すように、側壁パターン１１の寸法と設計パターン１２の寸法とが等しい箇所があるとともに、図２の（ｃ）に示すように、側壁パターン１１の寸法と設計パターン２２の寸法とが異なる箇所がある。ステップＳ２で、これら側壁パターンの寸法と設計パターンの寸法とが等しい箇所と異なる箇所とを分割する。なお、側壁パターンの寸法は、リソグラフィーで解像可能な寸法よりも小さい寸法（臨界寸法）とする。
【００１６】
次にステップＳ３で、図３に示すように、側壁パターン寸法と設計パターン寸法とが等しい箇所における特定の設計パターン３０を一つ抽出し、ステップＳ４で、その抽出されたパターン３０の両側のスペース３１，３２に対して、それらが異なる特徴量を持つように、個別に特徴量付けを行う。この特徴量とは、抽出されたパターンの両側の各スペースを区別する記号とし、本実施の形態では特定パターン３０の右側と左側にそれぞれ０、πを付加する。そして、特定パターン３０以外の各設計パターンに対して、順次その両側のスペースに個別に特徴量付けを行う。なお、同一のスペースには同一の特徴量が付けられる。
【００１７】
次にステップＳ５で、図４に示すように、上記した２つ特徴量０、πのうち一方の特徴量を与えられたパターンデータのみを抜き取る。なお、図３に示す対象となっている設計レイアウトの最端部の特徴量（０）が抜き取るデータの特徴量（例えば０）と等しい場合は、その特徴量（０）のデータを抜き取る。また、最端部の特徴量（例えばπ）が抜き取るデータの特徴量（例えば０）と異なる場合は、設計レイアウトの２つの最端部のいずれかの設計パターンの隣にダミーパターンを発生し、新たに特徴量（０）を追加することで、最端部の特徴量を抜き取るデータの特徴量（０）と等しくし、その特徴量（０）のデータを抜き取る。本実施の形態では、最端部の特徴量（０）が抜き取るデータの特徴量（０）と等しいため、ダミーパターンを発生せずに特徴量（０）のデータを抜き取る。
【００１８】
図４では、抜き取られた特徴量０のデータは側壁パターンを形成する柱となるパターンになる。このパターンをリソグラフィーで形成することが寸法的に困難な場合は、レジストスリミングを考慮して、ステップＳ６で、図５に示すように、リソグラフィーマージンが大きくなるように１：１（ラインの寸法：スペースの寸法）近傍にリサイズし（バイアス処理；バイアス量を付加）、リソグラフィーで形成するレジストパターンのデータを生成する。
【００１９】
ステップＳ７で、このレジストパターンデータを元にＯＰＣ（Optical Proximity  effect Correction：光近接効果補正）を施し、ステップＳ８で、側壁パターン寸法と設計パターン寸法とが等しい箇所のパターンを形成するためのフォトマスクデータが作成できた。
【００２０】
次に図６に示すように、側壁パターン寸法と設計パターン寸法とが異なる箇所のパターンから、ステップＳ９で、側壁パターン寸法に応じてリサイズ処理を施す。これにより生成されたパターンが側壁パターンを形成する前のレジストパターンデータとなる。ステップＳ１０で、このレジストパターンデータを元にＯＰＣを施すことで、ステップＳ１１で、側壁パターン寸法と設計パターン寸法が異なる箇所のパターンを形成するためのフォトマスクデータが作成できた。
【００２１】
次に、側壁パターン寸法と設計パターン寸法とが等しい箇所は、側壁残しプロセスによりパターンの先端部がショートするため、図７の４０に示すように、各パターンの先端部を露出するレジストパターンデータを作成する。このレジストパターンデータを元に、各パターンの先端部（終端部）が分離されるフォトマスクデータが作成できた。
【００２２】
以上のように作成されたフォトマスクデータを用いてフォトマスクが製造され、このフォトマスクを用いて半導体装置が製造される。
【００２３】
本第１の実施の形態によれば、側壁残しプロセスで集積回路パターンを形成する場合に、設計データからＢｒｉｇｈｔ・Ｆｉｅｌｄフォトマスクデータへ容易に変換することが可能になった。
【００２４】
（第２の実施の形態）
以下、被加工処理基板（半導体基板）上のダミーパターンの側壁部に側壁パターンを形成し、該側壁パターンをマスクに下層材料膜にエッチングを施し、配線パターン部に電導材料を埋め込み、所望の集積回路パターンを形成するためのフォトマスクデータの作成方法について説明する。
【００２５】
本第２の実施の形態では、側壁残しプロセスにおけるフォトマスクデータ作成方法であるＤａｒｋ・Ｆｉｅｌｄマスクデータ作成方法を説明する。なお、以下の処理は図示しないコンピュータにより行われる。まず、本第２の実施の形態の作成対象となる集積回路の設計データをコンピュータに入力する。
【００２６】
図８の（ａ）（ｂ）は、集積回路の設計レイアウトを示す図である。図８の（ａ）に示すように、この設計レイアウトはセル部１と周辺回路部２を有する。また、設計レイアウトデータにおける側壁パターン寸法と設計パターン寸法とが等しい箇所の２つの最端部の各設計パターンの隣に、ダミーパターン５０，５０を生成する。次に、図８の（ｂ）に示すように、側壁パターン寸法と設計パターン寸法とが等しい箇所と、側壁パターン寸法と設計パターン寸法とが異なる箇所とを分割する。なお、側壁パターンの寸法は、リソグラフィーで解像可能な寸法よりも小さい寸法（臨界寸法）とする。
【００２７】
次に、図９に示すように、側壁パターン寸法と設計パターン寸法とが等しい箇所において、隣接する設計パターン同士が異なる特徴量を持つように、各設計パターンに順次個別に特徴量を付加する。この特徴量とは、隣接する設計パターンを区別する記号とし、本実施の形態では０、πを付加する。
【００２８】
次に、図９に示すように、上記した２つ特徴量０、πのうち一方の特徴量を与えられたパターンデータのみを抜き取る。この場合、対象となっている設計レイアウトの最端部の設計パターンの特徴量のデータを抜き取る。本実施の形態では、最端部の設計パターンの特徴量が０であるため、特徴量０のデータを抜き取る。
【００２９】
図９では、抜き取られた特徴量０のデータは側壁パターンを形成する柱となるパターンになる。このパターンをリソグラフィーで形成することが寸法的に困難な場合は、レジストスリミングを考慮して、図１０に示すように、リソグラフィーマージンが大きくなるように１：１近傍にリサイズし（バイアス処理；バイアス量を付加）、リソグラフィーで形成するレジストパターンのデータを生成する。
【００３０】
このレジストパターンデータを元にＯＰＣを施し、側壁パターン寸法と設計パターン寸法とが等しい箇所のパターンを形成するためのフォトマスクデータが作成できた。
【００３１】
次に図１１に示すように、側壁パターン寸法と設計パターン寸法とが異なる箇所のパターンに対して、図８の（ａ）に示した側壁パターン寸法と設計パターン寸法とが等しい箇所のパターンの最端部の隣のダミーパターン５０，５０に外接する図形６０を生成し、リソグラフィーで形成するレジストパターンのデータを生成する。
【００３２】
このレジストパターンデータを元にＯＰＣを施し、側壁パターン寸法と設計パターン寸法とが異なる箇所のパターンを形成し、側壁パターン寸法と設計パターン寸法とが等しい箇所のパターンの先端部（終端部）をトリムするためのフォトマスクデータが作成できた。
【００３３】
以上のように作成されたフォトマスクデータを用いてフォトマスクが製造され、このフォトマスクを用いて半導体装置が製造される。
【００３４】
本第２の実施の形態によれば、側壁残しプロセスで集積回路パターンを形成する場合に、設計データからＤａｒｋ・Ｆｉｅｌｄフォトマスクデータへ容易に変換することが可能になった。
【００３５】
なお、本発明は上記各実施の形態のみに限定されず、要旨を変更しない範囲で適宜変形して実施できる。
【図面の簡単な説明】
【００３６】
【図１】第１の実施の形態によるフォトマスクデータ作成方法の処理手順を示すフローチャート。
【図２】第１の実施の形態による集積回路の設計レイアウトを示す図。
【図３】第１の実施の形態による集積回路の設計レイアウトを示す図。
【図４】第１の実施の形態による集積回路の設計レイアウトを示す図。
【図５】第１の実施の形態によるパターン生成を示す図。
【図６】第１の実施の形態によるパターン生成を示す図。
【図７】第１の実施の形態による先端部トリミング用レジストパターンデータを示す図。
【図８】第２の実施の形態による集積回路の設計レイアウトを示す図。
【図９】第２の実施の形態による集積回路の設計レイアウトを示す図。
【図１０】第２の実施の形態によるパターン生成を示す図。
【図１１】第２の実施の形態によるパターン生成を示す図。
【符号の説明】
【００３７】
１…セル部  ２…周辺回路部  １１…側壁パターン  １２…設計パターン  ３０…特定パターン  ３１，３２…スペース  ５０…ダミーパターン
【図１】
2008116505.tif 000003
【図２】
2008116505.tif 000004
【図３】
2008116505.tif 000005
【図４】
2008116505.tif 000006
【図５】
2008116505.tif 000007
【図６】
2008116505.tif 000008
【図７】
2008116505.tif 000009
【図８】
2008116505.tif 000010
【図９】
2008116505.tif 000011
【図１０】
2008116505.tif 000012
【図１１】
2008116505.tif 000013