(57)【要約】      （修正有）【課題】簡略化された工程によって作製できるコスト効果が高い高耐圧ＭＯＳトランジスタなどの半導体装置およびその製造方法を提供することである。【解決手段】ゲート電極が、素子領域を間に挟んで互いに離間して対向し且つ素子領域を横切る連結部によって互いに連結された一対の対向部分を有し、サイドウオール絶縁膜がゲート電極の前記対向部分の間において連続して形成されており素子領域の少なくとも一部を覆っていることによって、作製工程および作製時間が短縮され且つＬＤＤ長の素子間均一性を高めることができる。【選択図】図５（Ａ）
2008091412.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板上に形成された素子分離酸化膜と、
第１導電型の半導体基板上に形成され前記素子分離酸化膜によって画定される素子領域と、
前記素子領域の表面に形成されたゲート酸化膜と、
前記素子分離酸化膜および前記ゲート酸化膜の表面に形成されたゲート電極と、
前記ゲート電極の側壁周囲に形成されるサイドウオール絶縁膜と、
前記サイドウオール絶縁膜の下に位置する前記素子領域に形成され互いに対向する前記第１導電型とは反対の第２の導電型である一対の低濃度拡散領域と、
前記サイドウオール絶縁膜の外側に位置する前記素子領域に形成され前記ゲート電極から離間して互いに対向する前記第２の導電型である一対の高濃度拡散領域と、を有する半導体装置であって、
前記ゲート電極は、前記素子領域を間に挟んで互いに離間して対向する対向部分を含み、前記対向部分は前記素子領域を横切る連結部によって連結されており、前記サイドウオール絶縁膜は前記ゲート電極の前記対向部分の間において連続して形成されており前記素子領域の少なくとも一部を覆っていることを特徴とするＭＯＳトランジスタ。
【請求項２】
前記サイドウオール絶縁膜は前記ゲート電極の前記対向部分の間において平坦であり且つ前記ゲート電極と略等しい厚さを有することを特徴とするＭＯＳトランジスタ。
【請求項３】
前記ゲート電極は、Ｈ字形状であることを特徴とする請求項１記載のＭＯＳトランジスタ。
【請求項４】
前記ゲート電極は、Ｃ字形状であることを特徴とする請求項１記載のＭＯＳトランジスタ。
【請求項５】
第１導電型の半導体基板の表層に素子分離酸化膜を形成するとともに素子領域を画定する工程と、
前記素子領域の表層にゲート酸化膜を形成する工程と、
前記第１導電型の半導体基板に前記ゲート酸化膜および前記素子分離酸化膜を介して前記素子領域を間に挟んで互いに離間して対向し且つ前記素子領域を横切る連結部によって連結された一対の対向部分を有するゲート電極を形成する工程と、
前記ゲート酸化膜および前記素子分離酸化膜をマスクとして利用し前記素子領域の表層に前記第１導電型とは反対である第２導電型のイオンを低濃度でイオン注入して前記ゲート電極端に整合する一対の前記第２導電型の低濃度拡散領域を形成する工程と、
前記ゲート電極を被覆するようにサイドウオール絶縁膜を形成する工程と、
前記サイドウオール絶縁膜のエッチングを行って前記ゲート電極の側壁周囲にサイドウオールを形成する工程と、
前記素子分離酸化膜と前記ゲート電極と前記サイドウオール絶縁膜とをマスクとして利用し前記素子領域の表層に前記第２導電型のイオンを高濃度でイオン注入して前記サイドウオール絶縁膜の端部に整合する一対の第２導電型の高濃度拡散領域を形成する工程と、を含み、
前記サイドウオール絶縁膜は前記ゲート電極の前記対向部分の間において連続して形成されており前記素子領域の少なくとも一部を覆っていることを特徴とするＭＯＳトランジスタの製造方法。
【請求項６】
前記サイドウオール絶縁膜は、前記ゲート電極の前記対向部分の間において平坦であり且つ前記ゲート電極と略等しい厚さを有することを特徴とする請求項５記載のＭＯＳトランジスタの製造方法。
【請求項７】
前記ゲート電極は、Ｈ字形状であることを特徴とする請求項５記載のＭＯＳトランジスタの製造方法。
【請求項８】
前記ゲート電極は、Ｃ字形状であることを特徴とする請求項５記載のＭＯＳトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＤＤ構造を有するオフセット型高耐圧ＭＯＳトランジスタなどの半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
現在、ＬＤＤ（Ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  Ｄｒａｉｎ）構造を有するＭＯＳＦＥＴ等の半導体装置が知られている。このＬＤＤ構造は、ドレイン近傍の電界を緩和し劣化を防ぐための構造であり、ゲート端にソースおよびドレイン領域よりも低濃度な領域を形成するものである。この低濃度領域により半導体装置の高耐圧化が図られている。
【０００３】
ＬＤＤ構造を有するオフセット型高耐圧ＭＯＳトランジスタなどの半導体装置において、耐圧およびオン抵抗は上述の低濃度領域の長さすなわちＬＤＤ長に依存している。このＬＤＤ長を調整自在に且つ均一に設定できる半導体装置の製造方法が開示されている。
【特許文献１】特願２００１−９１１７１
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述のような低濃度領域を形成するに際して、フォトリソ工程およびイオン注入工程の回数が多くなることを回避することが難しく、結果として作製工程および作製時間が長くなりコスト増加をもたらすという問題点があった。
【０００５】
本発明が解決しようとする課題には、上記の欠点が一例として挙げられ、簡略化された工程によって作製できるコスト効果が高い高耐圧ＭＯＳトランジスタなどの半導体装置およびその製造方法を提供することが本発明の目的である。
【課題を解決するための手段】
【０００６】
本発明によるＭＯＳトランジスタは、第１導電型の半導体基板上に形成された素子分離酸化膜と、第１導電型の半導体基板上に形成され前記素子分離酸化膜によって画定される素子領域と、前記素子領域の表面に形成されたゲート酸化膜と、前記素子分離酸化膜および前記ゲート酸化膜の表面に形成されたゲート電極と、前記ゲート電極の側壁周囲に形成されるサイドウオール絶縁膜と、前記サイドウオール絶縁膜の下に位置する前記素子領域に形成され互いに対向する前記第１導電型とは反対の第２の導電型である一対の低濃度拡散領域と、前記サイドウオール絶縁膜の外側に位置する前記素子領域に形成され前記ゲート電極から離間して互いに対向する前記第２の導電型である一対の高濃度拡散領域と、を有する半導体装置であって、前記ゲート電極は、前記素子領域を間に挟んで互いに離間して対向する対向部分を含み、前記対向部分は前記素子領域を横切る連結部によって連結されており、前記サイドウオール絶縁膜は前記ゲート電極の前記対向部分の間において連続して形成されており前記素子領域の少なくとも一部を覆っていることを特徴としている。
【０００７】
本発明によるＭＯＳトランジスタの製造方法は、第１導電型の半導体基板の表層に素子分離酸化膜を形成するとともに素子領域を画定する工程と、前記素子領域の表層にゲート酸化膜を形成する工程と、前記第１導電型の半導体基板に前記ゲート酸化膜および前記素子分離酸化膜を介して前記素子領域を間に挟んで互いに離間して対向し且つ前記素子領域を横切る連結部によって連結された一対の対向部分を有するゲート電極を形成する工程と、前記ゲート酸化膜および前記素子分離酸化膜をマスクとして利用し前記素子領域の表層に前記第１導電型とは反対である第２導電型のイオンを低濃度でイオン注入して前記ゲート電極端に整合する一対の前記第２導電型の低濃度拡散領域を形成する工程と、前記ゲート電極を被覆するようにサイドウオール絶縁膜を形成する工程と、前記サイドウオール絶縁膜のエッチングを行って前記ゲート電極の側壁周囲にサイドウオールを形成する工程と、前記素子分離酸化膜と前記ゲート電極と前記サイドウオール絶縁膜とをマスクとして利用し前記素子領域の表層に前記第２導電型のイオンを高濃度でイオン注入して前記サイドウオール絶縁膜の端部に整合する一対の第２導電型の高濃度拡散領域を形成する工程と、を含み、前記サイドウオール絶縁膜は前記ゲート電極の前記対向部分の間において連続して形成されており前記素子領域の少なくとも一部を覆っていることを特徴としている。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施例を添付図面を参照して説明する。
【０００９】
図１〜図５に、本発明の実施例によるＭＯＳトランジスタの製造工程および構造を示す。
【００１０】
図１（Ａ）および図１（Ｂ）において、Ｐ型シリコン基板１０１において、例えばＬＯＣＯＳ法等の公知の酸化技術を使用して素子分離酸化膜１０２を形成し、素子領域１０４を画定する。次いで、公知の酸化技術によって素子領域１０４の表面にゲート酸化膜１０３を例えば１００〜４００Åの厚さで形成する。
【００１１】
図２（Ａ）および図２（Ｂ）において、公知のＣＶＤ技術，フォトリソ技術およびエッチング技術を用いて、Ｐ型シリコン基板上に素子分離酸化膜およびゲート酸化膜を介して例えば３０００Å（図２（Ｂ）におけるＨ１）のゲート電極１０５を形成する。ゲート電極１０５は、例えばポリシリコン等の材料から構成される。このゲート電極１０５は、素子領域１０４を間に挟んで互いに離間して対向する対向部分を有し、この対向部分は、素子領域を横切る連結部によって連結される構造を有している。本実施例においては、この対向部分は、素子領域に対して平行に配置され得る。例えば、ゲート電極１０５の形状はＨ字形状すなわちドッグボーン形状またはＣ字形状を有し得るが、これらの形状に限定されるものではない。ゲート電極１０５は、その全体形状として切り込み開口を有し得る。
【００１２】
図３（Ａ）および図３（Ｂ）において、ゲート電極１０５および素子分離酸化膜１０２をマスクにして、公知のイオン注入技術を用いて、例えば燐等のＮ型ドーパントを例えば加速電圧３０ｋｅＶ、ドーズ量１ｘ１０１３ｃｍ−２の注入条件でイオン注入して、一対の低濃度であるＮ−型のオフセット領域すなわち低濃度拡散領域１０６を形成する。ここでのイオン注入は、ゲート電極１０５および素子分離酸化膜１０２をマスクとして利用するので、マスクの位置合わせなしで行うセルフアラインで行われる。
【００１３】
図４（Ａ）および図４（Ｂ）において、ゲート電極上に公知の酸化技術でサイドウオール絶縁膜１０７をゲート電極の高さ（Ｈ１）以上の膜厚で堆積させた後、公知のエッチバック技術等を用いてサイドウオール絶縁膜１０７をエッチングし、ゲート電極１０５の側壁周辺にサイドウオール絶縁膜１０７を形成する。サイドウオール絶縁膜１０７は、酸化膜のみならず窒化膜をも含み得る。ここで、サイドウオール絶縁膜１０７は、後の工程でソース、ドレイン領域となる部分（図５（Ｂ）における高濃度拡散領域１０８）の素子領域１０４には形成されないので、当該部分の表面に形成されたゲート酸化膜１０３は、上述のエッチング工程時に除去される。ゲート電極１０５の、素子領域１０４を間に挟んで互いに離間して対向する対向部分の間には、ゲート電極１０５と同程度の高さで当該対向部分の間において連続して形成されるサイドウオール絶縁膜１０７が形成されて残ることとなる。サイドウオール絶縁膜１０７は、ゲート電極の対向部分の間において平坦であることが好ましいが、後の高濃度拡散領域１０８の形成時のマスクとしての機能を有する限り必ずしも平坦である必要はなく、表面凹凸を含む略平坦な形状であれば本発明の課題の解決が可能である。同様に、サイドウオール絶縁膜１０７は、ゲート電極の対向部分の間においてゲート電極と等しい厚さを有することが好ましいが、本発明におけるサイドウオール絶縁膜１０７の機能を有する範囲でゲート電極の厚さから偏位した厚さであっても良く、結局、双方の厚さが略等しければ良い。
【００１４】
図５（Ａ）および図５（Ｂ）において、素子分離酸化膜１０２，ゲート電極１０５およびサイドウオール絶縁膜１０７をマスクにして、公知のイオン注入技術を用いて、例えばヒ素等のＮ型ドーパントを例えば加速電圧５０ｋｅＶ、ドーズ量５ｘ１０１５ｃｍ−２の注入条件でイオン注入して、ソース電極およびドレイン電極となる、高濃度でＮ＋型の一対のオフセット領域すなわち高濃度拡散領域１０８を形成する。高濃度拡散領域はサイドウオール絶縁膜の端部に整合してサイドウオール絶縁膜１０７の外側に配置され、ゲート電極から離間して形成される。ここでのイオン注入は、素子分離酸化膜１０２，ゲート電極１０５およびサイドウオール絶縁膜１０７をマスクとして利用するので、マスクの位置合わせなしで行うセルフアラインで行われる。また、図５（Ｂ）において、ＬＤＤ長はＷｂで示されている。図５（Ａ）および図５（Ｂ）は、本発明による１つの実施例におけるＭＯＳトランジスタの構造を示している。
【００１５】
図６（Ａ）および図６（Ｂ）において、本発明による別の実施例におけるＭＯＳトランジスタが示されており、図５（Ａ）およぶ図５（Ｂ）におけるＭＯＳトランジスタと同様の構成要素については同じ参照番号が示されている。図６（Ａ）および図６（Ｂ）においては、ゲート電極１０５はいわゆるＣ字形状を有している。このＣ字形状（言い換えれば、非対称な形状）を有することにより、ドレイン領域側のみにＷａを調整自在に設定し得るＷａ可変領域が設けられることとなるが、かかる形状によってもたらされるソース・ドレイン非対称構造を有するＭＯＳトランジスタ等の半導体装置においても、図５（Ａ）および図５（Ｂ）に示されたＭＯＳトランジスタと同等の効果が得られる。
【００１６】
図７は、本発明によるＭＯＳトランジスタにおけるＬＤＤ長と耐圧の関係を示している。図７から、高耐圧化のためにはＬＤＤ長を長くすることが必要なことが分かる。
【００１７】
上記のように本発明によれば、一対の低濃度拡散領域１０６を形成する際にセルフアラインでのイオン注入が１回のみ行われ、フォトリソ工程の必要性が生じない。また、ゲート電極が上述のような対向部分を有し、その間にサイドウオール絶縁膜１０７がゲート電極１０５とほぼ同程度の厚さで平坦に埋め込まれるため、高濃度拡散領域１０８もセルフアラインでイオン注入が行われる。結果として、素子間において均一性のある低濃度拡散領域１０６および高濃度拡散領域１０８の形成が可能となることにより、均一なＬＤＤ長Ｗｂの形成が可能となり、オン抵抗および耐圧等の素子間均一性を向上させることができる。また、図２（Ａ）、図３（Ａ）、図４（Ａ）および図５（Ａ）において示された、ゲート電極１０５における対向部分の長さＷａを調整することによって、所望の耐圧に必要なＬＤＤ長を高い自由度で形成することができることとなる。
【００１８】
また、ゲート電極における対向部分の間隔を、例えばゲート電極１０５の高さＨ１の２倍以内とすることにより、サイドウオール絶縁膜１０７がその間にほぼ平坦に埋め込まれて高濃度拡散領域１０８を形成するためのイオン注入用マスク領域が形成される。結果として、所望の耐圧に必要なＬＤＤ長Ｗｂをセルフアラインで均一に形成することができることとなる。
【００１９】
従来技術においては、ＬＤＤ長を所望の耐圧に応じて調整自在に形成することができないという問題があった。また、ＬＤＤ長を調整自在に設定し得る従来の素子構造においては、低濃度拡散領域を形成する為のイオン注入時に、余分なフォトリソ工程が必要となり且つ当該イオン注入が少なくとも２回行われる必要があった。
【００２０】
本発明によれば、低濃度拡散領域を形成するに際してゲート電極および素子分離酸化膜をマスクに利用してイオン注入を行う為、当該イオン注入時におけるフォトリソ工程が不要となり且つ低濃度拡散領域形成のためのイオン注入工程が１回となり、作製工程および作製時間の短縮を図ることができる。その結果、コスト効果の高い高耐圧ＭＯＳトランジスタなどの半導体装置を提供することができる。
【００２１】
本発明による実施例においてはＮＭＯＳトランジスタを例に示したが、Ｎ型、Ｐ型を入れ替えることによりＰＭＯＳトランジスタにも適用可能であるということが理解されるべきである。
<発明の効果>
【００２２】
本発明によると、素子分離酸化膜およびゲート酸化膜の表面に形成されたゲート電極は、素子領域を間に挟んで互いに離間して対向する対向部分を含み、当該対向部分は前記素子領域を横切る連結部によって連結されている形状を有している。かかる形状を有することにより、従来技術に対して少ない素子作製工程を有し且つゲート電極における対向部分の長さ（Ｗａ）を調整することで高耐圧化のために必要なＬＤＤ領域を高い自由度で形成することが可能になる。
【図面の簡単な説明】
【００２３】
【図１（Ａ）】本発明の第１の実施例であるＭＯＳトランジスタの製造方法における中間生成物を示す平面図である。
【図１（Ｂ）】図１（Ａ）に示した中間生成物の１Ｂ−１Ｂ線に沿った断面図である。
【図２（Ａ）】図１（Ａ）および図１（Ｂ）に示した中間生成物に更に製造工程の処理を施して得られる中間生成物を示す平面図である。
【図２（Ｂ）】図２（Ａ）に示した中間生成物の２Ｂ−２Ｂ線に沿った断面図である。
【図３（Ａ）】図２（Ａ）および図２（Ｂ）に示した中間生成物に更に製造工程の処理を施して得られる中間生成物を示す平面図である。
【図３（Ｂ）】図３（Ａ）に示した中間生成物の３Ｂ−３Ｂ線に沿った断面図である。
【図４（Ａ）】図３（Ａ）および図３（Ｂ）に示した中間生成物に更に製造工程の処理を施して得られる中間生成物を示す平面図である。
【図４（Ｂ）】図４（Ａ）に示した中間生成物の４Ｂ−４Ｂ線に沿った断面図である。
【図５（Ａ）】図４（Ａ）および図４（Ｂ）に示した中間生成物に更に製造工程の処理を施して得られる、本発明の第１の実施例であるＭＯＳトランジスタを示す平面図である。
【図５（Ｂ）】図５（Ａ）に示したＭＯＳトランジスタの５Ｂ−５Ｂ線に沿った断面図である。
【図６（Ａ）】本発明の第２の実施例であるＭＯＳトランジスタを示す平面図である。
【図６（Ｂ）】図６（Ａ）に示したＭＯＳトランジスタの６Ｂ−６Ｂ線に沿った断面図である。
【図７】本発明によるＭＯＳトランジスタにおけるＬＤＤ長と耐圧との関係を示すグラフである。
【符号の説明】
【００２４】
１０１  シリコン基板
１０２  素子分離酸化膜
１０３  ゲート酸化膜
１０４  素子領域
１０５  ゲート電極
１０６  低濃度拡散領域
１０７  サイドウオール絶縁膜
１０８  高濃度拡散領域
【図１（Ａ）】
2008091412.tif 000003
【図１（Ｂ）】
2008091412.tif 000004
【図２（Ａ）】
2008091412.tif 000005
【図２（Ｂ）】
2008091412.tif 000006
【図３（Ａ）】
2008091412.tif 000007
【図３（Ｂ）】
2008091412.tif 000008
【図４（Ａ）】
2008091412.tif 000009
【図４（Ｂ）】
2008091412.tif 000010
【図５（Ａ）】
2008091412.tif 000011
【図５（Ｂ）】
2008091412.tif 000012
【図６（Ａ）】
2008091412.tif 000013
【図６（Ｂ）】
2008091412.tif 000014
【図７】
2008091412.tif 000015