(57)【要約】【課題】生産性が高く、実装基板の反りを低減でき、さらに接合信頼性の向上を図ることができる半導体装置の製造方法を提供する。【解決手段】半導体チップ２１の電極パッド２２にはんだバンプ２３を形成し、実装基板２４の接合端子２５にはんだバンプ２３よりも低融点のはんだ層２６を形成する第１の工程と、はんだ層２６の融点より高く且つはんだバンプ２３の融点より低い温度に硬化開始温度を有する樹脂組成物２７で接合端子２５を被覆する第２の工程と、実装基板２４上に半導体チップ２１をマウントし、樹脂組成物２７の硬化開始温度より低い温度に加熱してはんだ層２６を溶融させる第３の工程と、樹脂組成物２７を硬化させる第４の工程と、はんだバンプ２３を溶融させてはんだ層２６と一体化させる第５の工程とを有する。【選択図】図１
2008109009.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの電極パッドがはんだバンプを介して実装基板上の接合端子に接合されてなる半導体装置の製造方法であって、
前記電極パッドおよび前記接合端子のうち、何れか一方に前記はんだバンプを形成し、他方に前記はんだバンプよりも低融点のはんだ層を形成する第１の工程と、
前記はんだ層の融点より高く且つ前記はんだバンプの融点より低い温度に硬化開始温度を有する樹脂組成物で前記電極パッドまたは前記接合端子を被覆する第２の工程と、
前記実装基板上に前記半導体チップをマウントし、前記樹脂組成物の硬化開始温度より低い温度に加熱して前記はんだ層を溶融させる第３の工程と、
前記樹脂組成物を硬化させる第４の工程と、
前記はんだバンプを溶融させて前記はんだ層と一体化させる第５の工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】
前記第５の工程を、リフロー炉を用いたバッチ処理で行う
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記はんだ層を１６０℃以下の融点をもつはんだ材料で形成する
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記はんだ層として、ＳｎＢｉ系はんだ材料を用いる
ことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記はんだ層として、ＳｎＢｉＡｇ系はんだにＣｕ、Ｎｉ及びＧｅが添加された材料を用いる
ことを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項６】
前記樹脂組成物として、フラックス機能を有する樹脂組成物を用いる
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
前記はんだバンプと前記はんだ層とが混合されてなるはんだ材料の融点は、前記樹脂組成物の硬化後のガラス転移温度よりも高い
ことを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップがはんだバンプを介して実装基板上にフリップチップ実装されてなる半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、実装基板に対する半導体チップの実装形態として、半導体チップ上の電極パッドにはんだバンプを形成し、半導体チップをはんだバンプを介して実装基板上の接合端子に接合するフリップチップ実装が主流となっている（例えば下記特許文献１参照）。フリップチップ実装法は、ワイヤボンディング法に比べて実装面積が小さくなるだけでなく、半導体チップと実装基板との間の配線長を短くできるので信号伝達の高速化が図れる点で有利である。
【０００３】
図４は、従来のフリップチップ実装法を用いた半導体装置の製造方法の一例を示す工程断面図である。
【０００４】
まず、図４Ａに示すように、電極パッド２の上にはんだバンプ３が形成された半導体チップ１と、接合端子（ランド）５の上にはんだ層６が形成された実装基板４を準備する。はんだバンプ３とはんだ層６は、同種のはんだ材料で形成される場合もあるが、本例では、はんだバンプ３の方がはんだ層６よりも高融点のはんだ材料で形成される場合について説明する。なお、実装基板４は、プリント配線板やインターポーザ基板等の配線基板のほか、チップオンチップ構造の半導体装置においては下層側の半導体チップで構成される。
【０００５】
次に、図４Ｂに示すように、実装基板４の上に接合端子５を被覆するようにフラックス７を塗布した後、図４Ｃに示すように、図示しないフリップチップマウンタ（ボンダー）を用いて半導体チップ１を実装基板４の上にマウントする。このとき、フラックス７の粘着性を利用して、半導体チップ１と実装基板４を仮固定する。
【０００６】
その後、図４Ｄに示すように、図４Ｃにおいて作製した半導体チップ１と実装基板４の仮固定体を複数組、一括してリフロー炉（図示略）へ装填する。このリフロー炉はコンベア方式で上記仮固定体を搬送しながら所定の加熱プロファイルで加熱及び冷却の各処理を施すことで、半導体チップ１のはんだバンプ３と実装基板４の接合端子５とをはんだ層６を介してはんだ付けする。炉内の最高温度は、はんだ層６は溶融し且つはんだバンプ３は溶融しない温度に設定されている。
【０００７】
この工程において、溶融したはんだ層６の表面張力を利用したセルフアライメントによって、はんだバンプ３と接合端子５とが位置合わせされるととともに、はんだバンプ３及びはんだ層６の表面酸化膜がフラックス７によって除去される。さらに、はんだバンプ３は溶融しないので、はんだバンプ３の形成高さに相当する大きさのギャップが半導体チップ１と実装基板４との間に確保される。
【０００８】
次に、図４Ｅに示したように、はんだ付けされた半導体チップ１と実装基板４との間に残存しているフラックス７を除去した後、図４Ｆ及びＧに示すように、半導体チップ１と実装基板４との間に熱硬化性樹脂組成物７を充填し、これを加熱硬化させてアンダーフィル層８を形成する。このアンダーフィル層８は、半導体チップ１と実装基板４との間のはんだ接合部を外部ストレスから保護する機能を有する。
【０００９】
上述した従来の半導体装置の製造方法においては、フリップチップマウンタとリフロー炉を用いて半導体チップ１と実装基板４のはんだ付けを行っているため、高い生産性を有している。
【００１０】
しかし、最近のデバイスの小型化、薄型化の要請から、半導体チップ１の小型化と実装基板の薄型化が求められている。半導体チップ１の小型化が進むと、電極パッド２（はんだバンプ３）の小型化、狭ピッチ化が進むことにより、はんだ量が減少してセルフアライメント効果の低下が顕著となり、接合信頼性が確保できなくなる。また、実装基板４の薄型化が進むと、実装基板４に対する半導体チップ１のはんだ付けの際に実装基板４の反り量が大きくなり、半導体チップ１がＭＥＭＳ（Micro-Electro-Mechanical-System）構造などである場合にはデバイス特性へ与える影響が大きくなる。
【００１１】
一方、実装基板に対する半導体チップの実装をフリップチップマウンタのみ用いて行う方法がある（例えば下記特許文献２参照）。この方法は、フリップチップマウンタに半導体チップの加熱／冷却機構を備えさせ、実装基板に対して半導体チップを押圧保持しながら、はんだを溶融し凝固させることで、はんだ付けを完了させる方式で、ローカルリフロー（ＬＲ）法とも称される実装方法である。
【００１２】
このローカルリフロー法を用いた半導体チップの実装方法においては、実装基板に対して半導体チップが終始、フリップチップマウンタによって位置決め保持されているので、はんだバンプと接合端子間の高精度な位置合わせを実現できるとともに、セルフアライメント機能を必要としないので、デバイスの小型化、狭ピッチ化にも対応することが可能であるという利点がある。
【００１３】
【特許文献１】特開平１１−１４５６１３号公報
【特許文献２】特開平１１−２１４４４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、上述したローカルリフロー法を用いた半導体装置の製造においては、処理時間が長いため、コンベア方式のリフロー炉を用いたバッチ処理に比べて生産性が劣るという問題がある。また、複数台のフリップチップマウンタを用いて生産性を確保することも可能であるが、装置価格が高いためコスト的に不利となる。
【００１５】
また、ローカルリフロー法を用いた半導体装置の製造においても、実装基板の薄型化による実装後の基板の反りの発生を抑制することができない。すなわち、基板の反りはリフロー温度に深く関係し、リフロー温度が高いと基板の反り量も大きくなる傾向にある。
【００１６】
そこで、低融点のはんだ材料（低温はんだ）を用いてリフロー温度を低温化し、これにより基板の反り量低減を図ることも可能である。しかし、この方法では、作製された半導体装置のはんだ接合部の融点が低温化するため、耐熱温度が低下して接合信頼性を確保できなくなり、また、使用環境に制限が生じる等の弊害が生じる。
【００１７】
本発明は上述の問題に鑑みてなされ、生産性が高く、実装基板の反りを低減でき、さらに接合信頼性の向上を図ることができる半導体装置の製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１８】
以上の課題を解決するに当たり、本発明の半導体装置の製造方法は、半導体チップの電極パッドがはんだバンプを介して実装基板上の接合端子に接合されてなる半導体装置の製造方法であって、上記電極パッドおよび上記接合端子のうち、何れか一方に上記はんだバンプを形成し、他方に上記はんだバンプよりも低融点のはんだ層を形成する第１の工程と、上記はんだ層の融点より高く且つ上記はんだバンプの融点より低い温度に硬化開始温度を有する樹脂組成物で上記電極パッドまたは上記接合端子を被覆する第２の工程と、上記実装基板上に上記半導体チップをマウントし、上記樹脂組成物の硬化開始温度より低い温度に加熱して上記はんだ層を溶融させる第３の工程と、上記樹脂組成物を硬化させる第４の工程と、上記はんだバンプを溶融させて上記はんだ層と一体化させる第５の工程とを有することを特徴とする。
【００１９】
本発明では、はんだバンプよりも低融点のはんだ層を用い、半導体チップと実装基板との間の仮固定を当該はんだ層の溶融接合によって行うようにしている。この工程は、電極パッドまたは接合端子を被覆するように半導体チップまたは実装基板上に樹脂組成物層を形成した後、フリップチップマウンタ等を用いて半導体チップを実装基板上に押圧保持しながら半導体チップを上記はんだ層の融点以上に加熱して行う。この仮固定工程では、樹脂組成物層は硬化しないので、はんだ層の濡れ広がり性が阻害されることない。
【００２０】
次に、樹脂組成物層を硬化させた後、はんだバンプを溶融させることで、半導体チップと実装基板間の本接合を行う。この本接合工程では、はんだバンプの融点以上の温度に加熱されるが、先に硬化処理された樹脂組成物層の接着作用によって実装基板の反りが抑制される。また、はんだバンプの溶融時、はんだ層が再溶融してはんだバンプ内に拡散し、はんだバンプとはんだ層の混合はんだからなる接合部が形成される。その結果、実装後において低融点のはんだ層が単独で存在することがなくなるので、接合部の耐熱強度の低下を回避でき、接合信頼性の向上を図ることが可能となる。
【００２１】
はんだバンプは、リフロー（本接合）時に溶融してはんだ層と一体化する材料で形成される。具体的に、はんだバンプは、ＳｎＡｇ（錫−銀）系、ＳｎＣｕ（錫−銅）系、ＳｎＡｇＣｕ系などの融点が例えば２１６℃〜２３０℃のはんだ材料で形成することができる。はんだバンプは、上記はんだ材料で全体的に形成されていてもよいし、内部に高融点の不溶金属や樹脂コアが存在するものであってもよい。また、はんだバンプはボールバンプに限らず、めっきバンプであってもよい。なお、本接合工程を、リフロー炉を用いたバッチ処理で行うことにより、生産性の向上を図れるようになる。
【００２２】
一方、はんだ層は、はんだバンプよりも低融点のはんだ材料であれば特に制限されない。具体的に、はんだバンプがＳｎ系の材料からなる場合、はんだ層を構成する材料は、融点が１６０℃以下の材料、例えば、ＳｎＢｉ（錫−ビスマス：融点１３９℃〜１６０℃）系、ＳｎＩｎ（錫−インジウム：融点１１７℃）、ＩｎＡｇ（インジウム−錫：融点１４８℃）、Ｉｎ（融点１５６℃）等が挙げられる。特に、ＳｎＢｉＡｇ系はんだにＣｕ、Ｎｉ（ニッケル）、Ｇｅ（ゲルマニウム）を添加したはんだ材料（融点１３７℃）が好適である。
【００２３】
はんだ層を１６０℃以下の低融点材料で形成することにより、マウンタを用いた半導体チップの仮固定を低温かつ短時間で行うことが可能となり、実装基板の反り量低減と処理能力の向上が図れるようになる。
【００２４】
また、はんだバンプとはんだ層とが混合されてなるはんだ材料の融点が上記樹脂組成物の硬化後のガラス転移温度よりも高くなるように、はんだバンプ及びはんだ層の材料の種類、混合割合などを設定することにより、作製される半導体装置のはんだ接合部の接合信頼性を大きく向上させることができる。
【発明の効果】
【００２５】
以上述べたように、本発明の半導体装置の製造方法によれば、チップ実装後の基板の反りを抑制できるとともに、接合信頼性の優れた半導体装置を生産性高く製造することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態について図面を参照して説明する。
【００２７】
図１は、本発明の実施形態による半導体装置の製造方法を説明するための工程断面図である。
【００２８】
まず、図１Ａに示すように、複数の電極パッド２２の上にはんだバンプ２３が形成された半導体チップ２１と、複数の接合端子（ランド）２５の上にはんだ層２６が形成された実装基板２４を準備する（第１の工程）。
【００２９】
はんだバンプ２３は、ＳｎＡｇ系やＳｎＣｕ系（融点２１６〜２３０℃）等で構成されており、特に本実施形態では、融点が２１９℃のＳｎ−３Ａｇ−０．５Ｃｕ合金ではんだバンプ２３が構成されている。一方、はんだ層２６は、はんだバンプ２３よりも低融点のはんだ材料で構成されている。
【００３０】
はんだ層２６は、好適には、融点が１６０℃以下のいわゆる低温はんだ材料で構成される。例えば、Ｉｎ（融点１５６℃）、ＳｎＢｉ系（融点１３９℃〜１６０℃）、ＳｎＩｎ（融点１１７℃）、ＩｎＡｇ（融点１４８℃）、ＩｎＢｉ等が挙げられる。他の添加元素として、Ｎｉ、Ｇｅ、Ａｌ、Ｓｂなどが挙げられる。また、インジウムとビスマスを併用したＳｎＩｎＢｉ系はんだも有用である。さらに、Ｇａ（融点３０℃）とＳｎ、Ｉｎ、Ｂｉ、Ａｇとの合金も使用可能である。特に本実施形態では、ＳｎＢｉＡｇ系はんだ材料にＣｕ、Ｎｉ、Ｇｅが添加された材料が用いられ（特許第３３８６００９号）、例えば、融点が１３７℃のＳｎ−５８Ｂｉ−２Ａｇ−０．５Ｃｕ−０．１Ｎｉ−０．０５Ｇｅ合金が用いられている。
【００３１】
半導体チップ２１は、ＭＰＵやＤＲＡＭ等の各種半導体素子、イメージャ等の光デバイスのほか、チップサイズパッケージ（ＣＳＰ）等の半導体部品、更には、ジャイロ素子等のＭＥＭＳ構造体が適用可能である。本実施形態では、５ｍｍ四方、厚さ６００μｍの半導体チップが用いられている。
【００３２】
実装基板２４は、マザーボード基板やインターポーザ基板に用いられる有機配線基板や無機配線基板のほか、チップオンチップ構造の半導体装置においては下層側の半導体チップで構成することができる。本実施形態では、０．２ｍｍ厚の両面配線基板が用いられている。実装基板２４の表面の接合端子２５には、はんだ層２６がスクリーン印刷法により形成されている。なお、はんだ層２６の形成は、スクリーン印刷法のほか、堆積法、噴流あるいは浸漬法等を用いてもよい。
【００３３】
半導体チップ２１と実装基板２４、及びはんだバンプ２３とはんだ層２６の構成の具体例を図２に示す。Ｐｃは電極パッド２２のピッチ（１００μｍ）、Ｄｃは電極パッド２２の形成幅（４０μｍ）、ｈｃは電極パッド２２の形成厚（１２μｍ）、Ｈｃははんだバンプ２３の形成高さ（３０μｍ）である。また、Ｄｉは接合端子２５の形成幅（３０μｍ）、ｈｉは接合端子２５の形成厚（１２μｍ）、Ｈｉははんだ層２６の形成厚（１５μｍ）である。なお、これらの数値はあくまでも一例であり、上記の例に限定されない。
【００３４】
次に、図１Ｂに示すように、実装基板２４の上に接合端子２５を被覆するように、後にアンダーフィル層２８を形成する樹脂組成物２７を塗布する（第２の工程）。
【００３５】
この樹脂組成物２７は、熱硬化性樹脂からなり、その硬化開始温度（重合開始温度）は、はんだ層２６の融点より高く且つはんだバンプ２３の融点よりも低い温度に設定されている。すなわち、樹脂組成物２７の硬化開始温度をＴｒ、はんだ層２６の融点をＴｍＬ、はんだバンプ２３の融点をＴｍＨとしたとき、
ＴｍＬ＜Ｔｒ＜ＴｍＨ
の関係にある。なお、本実施形態では、ＴｍＬ＝１３７℃、Ｔｒ＝１７５℃、ＴｍＨ＝２１９℃である。また、樹脂組成物２７の硬化後のガラス転移温度（ＴｒＧ）は、約１５５℃である。
【００３６】
また、この樹脂組成物２７はフラックス機能を有する材料で構成されており、リフロー時（７０℃〜１５０℃）に錫の酸化膜を除去する。この種の樹脂は、例えば、液状エポキシ樹脂と、フェノール性水酸基と芳香族カルボン酸を有する化合物からなる硬化剤とを含んでなる樹脂組成物が該当する（特開２００１−１０６７７０号公報）。なお、樹脂組成物２７には無機フィラー等が混入されていても構わない。
【００３７】
次に、図１Ｃに示すように、フリップチップマウンタ（以下「マウンタ」という。）３０によって半導体チップ２１の非能動面（電極パッド２２が形成されていない面）を吸着保持し、半導体チップ２１の電極パッド２２（はんだバンプ２３）と実装基板２４の接合端子２５（はんだ層２６）とを各々位置あわせした上で、半導体チップ２１を実装基板２４上にマウントする。
【００３８】
マウンタ３０は、半導体チップ２１を所定温度に加熱し又は冷却するための加熱／冷却機構を具備している。半導体チップ２１は、マウンタ３０によって実装基板２４に対して押圧保持された状態で、はんだ層２６の融点（ＴｍＬ）以上であり且つ樹脂組成物２７の硬化開始温度（Ｔｒ）よりも低い温度（例えば１６０℃）に加熱される。これにより、はんだ層２６が溶融し、はんだバンプ２３の表面に濡れ広がる。その後、半導体チップ２１を室温に冷却することで、溶融したはんだ層２６を凝固させる。以上のようにして、実装基板２４に対する半導体チップ２１の仮固定（第３の工程）が行われる。
【００３９】
上述のように、半導体チップ２１と実装基板２４との間の仮固定をはんだ層２６の溶融接合によって行うことで、仮固定を低温で行うことができるとともに、加熱時間を短くできるので、実装基板２４の反りを効果的に抑制することができる。また、接合部の十分な仮固定性が得られるので、工程間の搬送時における半導体チップ２１の位置ずれを防止でき、接合部の信頼性を高めることができる。
【００４０】
なお、この仮固定工程では、樹脂組成物２７の硬化開始温度よりも低い温度で行われるので、樹脂組成物２７は硬化せず、従って、はんだ層２６の濡れ広がり性が阻害されることはない。また、はんだバンプ２３の融点（ＴｍＨ）より低温での処理なので、はんだバンプ２３を溶融させることなくその形状を維持でき、はんだバンプ２３の形成高さに相当する大きさのギャップを半導体チップ２１と実装基板２４との間に形成することができる。従って、マウンタ３０による半導体チップの押圧荷重を制御することなく、半導体チップ２１と実装基板２４間の所定のギャップを確保できるとともに、接合信頼性の高い仮固定性を安定して得ることができる。
【００４１】
次に、マウンタ３０による半導体チップ２１の保持状態を解除して、図１Ｄに示すように、半導体チップ２１と実装基板２４の仮固定体を図示しない乾燥炉へ装填して樹脂組成物２７の硬化処理を行う（第４の工程）。
【００４２】
この工程では、樹脂組成物２７の硬化開始温度（Ｔｒ）以上の温度で且つはんだバンプ２３の融点（ＴｍＨ）より低い温度で上記仮固定体を加熱する。これにより、樹脂組成物２７が硬化し、半導体チップ２１と実装基板２４との間にアンダーフィル層２８が形成される。なお、樹脂組成物２７の乾燥処理は、例えば窒素雰囲気中や減圧雰囲気中で行うことができる。硬化条件は、例えば１７５℃×６０分とする。
【００４３】
ここで、樹脂組成物（層）２７の硬化処理は、はんだ層２６の融点（ＴｍＬ）以上の温度で行われることで、はんだ層２６が再溶融するが、上記仮固定工程における加熱処理で樹脂組成物２８の粘度が上昇しているため、当該硬化処理に伴う加熱での実装基板２４の熱膨張による半導体チップ２１の位置ずれや実装基板２４の反りが大きな問題となることはない。なお、樹脂組成物２７に紫外線硬化型樹脂を添加しておき、熱硬化処理の前に当該樹脂組成物層に紫外線を照射して層表面の硬化処理を行うことで、上記問題の解消を図ることができる。この場合、紫外線硬化型樹脂としては、ラジカル重合型であることが好ましい。
【００４４】
次に、アンダーフィル層２８を形成した上記仮固定体を、はんだバンプ２３の融点（ＴｍＨ）以上の温度（例えば２５０℃）に加熱することによって、図１Ｅに示すように、はんだ接合部３１を介して、半導体チップ２１の電極パッド２２と実装基板２４の接合端子２５とを機械的かつ電気的に接続する本接合工程が行われる（第５の工程）。以上のようにして、半導体チップ２１と実装基板２４との実装体からなる半導体装置２０が作製される。
【００４５】
本実施形態によれば、アンダーフィル層２８の形成後に本接合を行っているので、はんだバンプ２３のリフロー時における実装基板２４の反りを効果的に抑制することができる。
【００４６】
また、本接合後のアンダーフィル層の形成工程が不要となるので、工程数減による製造コストの低減を図ることができるとともに、実装基板２４上にアンダーフィル注入領域を設ける必要がなくなるので、実装基板２４の小型化を図ることができる。
【００４７】
また、上述した本接合工程は、コンベア方式のリフロー炉を用いて行うことができるので、本接合工程の一括的なバッチ処理が可能となり、生産性の向上を図ることができる。
【００４８】
一方、上述した本接合工程においては、はんだバンプ２３の溶融時、はんだ層２６が再溶融してはんだバンプ２３内に拡散し、はんだバンプ２３とはんだ層２６の混合はんだからなるはんだ接合部３１が形成される。その結果、実装後において低融点のはんだ層２６が単独で存在することがなくなるので、接合部の耐熱強度の低下を回避でき、接合信頼性の向上を図ることが可能となる。
【００４９】
ここで、本実施形態では、はんだ接合部３１の融点が例えば２００℃以上となるように、はんだバンプ２３とはんだ層２６の量的割合が設定されている。このように、はんだ接合部３１の融点が、アンダーフィル層２８のガラス転移温度（樹脂組成物２７の硬化後のガラス転移温度：ＴｒＧ＝１５５℃）以上となるように構成することで、はんだ接合部３１の接合信頼性を高めることができる。
【００５０】
なお、はんだバンプ２３とはんだ層２６の混合比率は、電極パッド２２及び接合端子２５上にあらかじめ形成されるはんだバンプ２３及びはんだ層２６の体積（大きさ）で調整することができる。はんだバンプ２３及びはんだ層２６の体積は、これらの下地となる電極パッド２２及び接合端子２４の大きさで任意に調整することができる。特に、図２に示したように、電極パッド２２の形成幅（Ｄｃ）を接合端子２５の形成幅（Ｄｉ）よりも大きくすることにより、はんだ層２６よりもはんだバンプ２３の体積量を大きく形成できるので、はんだ接合部３１の融点の高温化を容易に行うことができる。
【００５１】
以上、本発明の実施形態について説明したが、勿論、本発明はこれに限定されることはなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００５２】
例えば以上の実施形態では、半導体チップ２１の電極パッド２２上にはんだバンプ２３を形成するとともに、実装基板２４の接合端子２５上にはんだ層２６を形成したが、これに代えて、電極パッド２２上にはんだ層２６を形成するとともに、接合端子２５上にはんだバンプ２３を形成してもよい。
【００５３】
また、以上の実施形態では、アンダーフィル層を構成する熱硬化性樹脂組成物２７を実装基板２４上の接合端子２５を被覆するように形成したが、これに代えて、図３に示すように、樹脂組成物２７を半導体チップ２１上の電極パッド２２を被覆するように形成してもよい。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施形態による半導体装置の製造方法を説明するための工程断面図である。
【図２】図１に示した半導体チップ及び実装基板の要部の構成例を示す概略断面図である。
【図３】図１に示した一部工程の変形例を示す図である。
【図４】従来の半導体装置の製造方法の一例を示す工程断面図である。
【符号の説明】
【００５５】
２０…半導体装置、２１…半導体チップ、２２…電極パッド、２３…はんだバンプ、２４…実装基板、２５…接合端子、２６…はんだ層、２７…樹脂組成物、２８…アンダーフィル層、３０…フリップチップマウンタ、３１…はんだ接合部
【図１】
2008109009.tif 000003
【図２】
2008109009.tif 000004
【図３】
2008109009.tif 000005
【図４】
2008109009.tif 000006