(57)【要約】【課題】全白及び中間調の双方において透過率の画面内均一性のよい液晶パネル及び液晶表示装置の提供。【解決手段】ゲート配線又はドレイン配線の入力端子からの距離が近い画素に対しては画素電極１８と共通電極１３との間隔Ｌを相対的に大きくして電極間の電界を小さくし、入力端子からの距離が遠い画素に対しては画素電極１８と共通電極１３との間隔Ｌを相対的に小さくして電極間の電界を大きくし、液晶４の回転角を変化させる。又、入力端子からの距離が近い画素に対してはＴＦＴ基板３と対向基板５との間隔ｄを小さくして配向規制力を大きくし、入力端子からの距離が遠い画素に対してはＴＦＴ基板３と対向基板５との間隔ｄを大きくして配向規制力を小さくし、液晶４の回転角を変化させる。これによりゲート配線やドレイン配線の配線抵抗による信号波形の遅延に起因する透過率の面内不均一性を補償する。【選択図】図５
2008249991.tif 000002
【特許請求の範囲】
【請求項１】
対向する一対の基板間に液晶が挟持され、
一方の基板上に、互いに略直交する走査線及び共通配線と信号線とが複数形成され、
前記走査線と前記信号線とで囲まれる画素がマトリクス状に配列された表示領域の外側の少なくとも一辺に、前記走査線の入力端子が配置された走査線端子領域が形成され、
前記表示領域外側の他の少なくとも一辺に、前記信号線の入力端子が配置された信号線端子領域が形成され、
各々の前記画素内に、前記共通配線に接続される共通電極と前記信号線に接続される画素電極とが対向して配置されてなる液晶パネルにおいて、
前記走査線端子領域から相対的に近い第１の画素よりも、前記走査線端子領域から相対的に遠い第２の画素の方が、前記共通電極と前記画素電極との間隔が狭い、ことを特徴とする液晶パネル。
【請求項２】
対向する一対の基板間に液晶が挟持され、
一方の基板上に、互いに略直交する走査線及び共通配線と信号線とが複数形成され、
前記走査線と前記信号線とで囲まれる画素がマトリクス状に配列された表示領域の外側の少なくとも一辺に、前記走査線の入力端子が配置された走査線端子領域が形成され、
前記表示領域外側の他の少なくとも一辺に、前記信号線の入力端子が配置された信号線端子領域が形成され、
各々の前記画素内に、前記共通配線に接続される共通電極と前記信号線に接続される画素電極とが対向して配置されてなる液晶パネルにおいて、
前記信号線端子領域から相対的に近い第１の画素よりも、前記信号線端子領域から相対的に遠い第２の画素の方が、前記共通電極と前記画素電極との間隔が狭い、ことを特徴とする液晶パネル。
【請求項３】
前記第１の画素近傍の前記液晶パネルの透過率をＴ１、液晶回転角をψ１、前記第２の画素近傍の前記液晶パネルの透過率をＴ２、液晶回転角をψ２とした場合に、
前記第１の画素における前記共通電極と前記画素電極との間隔Ｌ１、前記第２の画素における前記共通電極と前記画素電極との間隔Ｌ２は、
Ｔ２／Ｔ１＝ｓｉｎ２（２ψ２）／ｓｉｎ２（２ψ１）、
Ｌ２／Ｌ１＝（（ｓｉｎψ２・ｃｏｓψ２）／（ｓｉｎψ１・ｃｏｓψ１））１／２、
によって規定されることを特徴とする請求項１又は２に記載の液晶パネル。
【請求項４】
前記共通電極及び前記画素電極の少なくとも一方の幅を変えることによって、前記共通電極と前記画素電極との間隔が調整されることを特徴とする請求項１乃至３のいずれか一に記載の液晶パネル。
【請求項５】
対向する一対の基板間に液晶が挟持され、
一方の基板上に、互いに略直交する走査線と信号線とが複数形成され、
前記走査線と前記信号線とで囲まれる画素がマトリクス状に配列された表示領域の外側の少なくとも一辺に、前記走査線の入力端子が配置された走査線端子領域が形成され、
前記表示領域外側の他の少なくとも一辺に、前記信号線の入力端子が配置された信号線端子領域が形成されてなる液晶パネルにおいて、
前記走査線端子領域から相対的に近い第１の画素よりも、前記走査線端子領域から相対的に遠い第２の画素の方が、前記一対の基板の間隔が広い、ことを特徴とする液晶パネル。
【請求項６】
対向する一対の基板間に液晶が挟持され、
一方の基板上に、互いに略直交する走査線と信号線とが複数形成され、
前記走査線と前記信号線とで囲まれる画素がマトリクス状に配列された表示領域の外側の少なくとも一辺に、前記走査線の入力端子が配置された走査線端子領域が形成され、
前記表示領域外側の他の少なくとも一辺に、前記信号線の入力端子が配置された信号線端子領域が形成されてなる液晶パネルにおいて、
前記信号線端子領域から相対的に近い第１の画素よりも、前記信号線端子領域から相対的に遠い第２の画素の方が、前記一対の基板の間隔が広い、ことを特徴とする液晶パネル。
【請求項７】
前記第１の画素近傍の前記液晶パネルの透過率をＴ１、前記第２の画素近傍の前記液晶パネルの透過率をＴ２とした場合に、
前記第１の画素におけるリタデーションΔｎｄ１、前記第２の画素におけるリタデーションΔｎｄ２は、
Ｔ２／Ｔ１＝ｓｉｎ２（βΔｎｄ２）／ｓｉｎ２（βΔｎｄ１）、
β＝π／λ、
によって規定されることを特徴とする請求項５又は６に記載の液晶パネル。
【請求項８】
他方の基板に柱状スペーサが形成され、前記柱状スペーサの高さを変えることによって、前記一対の基板の間隔が調整されることを特徴とする請求項５乃至７のいずれか一に記載の液晶パネル。
【請求項９】
請求項１乃至８のいずれか一に記載の液晶パネルとバックライトとを少なくとも備えることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネル及び液晶表示装置に関する。
【背景技術】
【０００２】
ＡＶ機器やＯＡ機器の表示装置として、薄型、軽量、低消費電力等の利点から液晶表示装置が広く用いられている。この液晶表示装置は、図１５に示すように、液晶パネル３２とバックライトユニット３３とを主な構成要素としており、液晶パネル３２は、ＴＦＴ（Thin Film Transistor）等のスイッチング素子がマトリクス状に形成されたＴＦＴ基板３４とカラーフィルター（ＣＦ）やブラックマトリクス（ＢＭ）等が形成された対向基板３６と、両基板の間に挟持される液晶３５と、両基板の外側に配置される偏光板３７などで構成される。
【０００３】
また、図１６に示すように、ＴＦＴ基板３４には、透過率を制御する電圧（以下、ドレイン信号）を供給するパターン（以下、ドレイン配線４３）と、各画素のＯＮ／ＯＦＦを制御する電圧（以下、ゲート信号）を供給するパターン（以下、ゲート配線４１）と、常に一定の電圧（以下、共通電圧）を供給するパターン（以下、共通配線４２）とが形成され、ドレイン配線４３とゲート配線４１の交点にはＴＦＴが配置されている。また、各画素がマトリクス状に配列される表示領域４４の外側には、ゲート配線４１に接続される入力端子が配置される端子領域４５ａと、ドレイン配線４３に接続される入力端子が配置される端子領域４５ｂとが設けられている。
【０００４】
各々の画素には、ＴＦＴを介してドレイン配線４３に接続される画素電極３９と、共通配線４２に接続される共通電極４０とが形成されている。そして、ＴＦＴは、ゲート配線４１から供給される電圧によりＯＮ／ＯＦＦされ、ＯＮ時にドレイン配線４３から供給される電圧を画素電極３９に伝達し、画素電極３９と共通電極４０との間に生じる電界によって液晶３５を回転させ、バックライトユニット３３からのバックライト光の透過率を制御する。
【０００５】
ここで、ゲート配線４１の入力端子近傍（すなわち、端子領域４５ａ近傍）の画素（例えば、図１６のＡ点の画素）と、終端近傍の画素（例えば、図１６のＢ点の画素）とを比較すると、図１７に示すように、パターン自身の抵抗によりゲート信号の波形に遅延が生じる。その結果、図１８に示すように、ＴＦＴが画素電極３９に透過率を制御する電圧を送り込む量（以下、書き込み量）がゲート信号の波形の差によって変動し、透過率に差が生じる。
【０００６】
同様に、ドレイン配線４３においても、入力端子近傍（すなわち、端子領域４５ｂ近傍）の画素（例えば、図１６のＡ点の画素）と終端近傍の画素（例えば、図１６のＢ点の画素）とを比較すると、図１７に示すように、パターン自身の抵抗によりドレイン信号の波形に遅延が生じる。その結果、ドレイン信号と共通電圧との電位差（すなわち、液晶にかかる電圧）がドレイン信号の波形の差によって変動し、透過率に差が生じる。
【０００７】
従って、上記ゲート配線４１及びドレイン配線４３の抵抗により、画面の左、右、上、下において透過率の差が生じ、例えば、透過率の高い順に、左上＞左下＞右上＞右下のような傾向になってしまう。このときバックライトが均一に発光している場合、この透過率の差がそのまま表示面の輝度の差として現れてしまい、液晶表示装置の表示品位が低下するという問題が生じる。
【０００８】
上記問題に対して、例えば、光源であるバックライトの輝度分布を操作し、光源で液晶パネル３２の透過率分布を補償する方法が考えられる。例えば、下記特許文献１には、エッジライト方式のバックライトに対して、導光板裏面の光乱反射層のパターン密度を変えて光源側の輝度分布を調整することによって、液晶パネルの画質を補う方法が提案されている。また、下記特許文献２には、ランプ輝度を制御する回路と表示データからランプ輝度補正係数を演算する回路を付与することにより、液晶パネルの画質を補う方法が提案されている。
【０００９】
また、図１６のＴＦＴ基板３４は、ゲート配線４１の入力端子が液晶パネル３２の短辺の一方に配置され、ドレイン配線４３の入力端子が液晶パネル３２の長辺の一方に配置された、いわゆる、片側取り出し方法であるが、液晶パネル３２を垂直方向又は水平方向に分割して、液晶パネル３２の短辺の両側、あるいは長辺の両側に信号の入力端子が配置された、いわゆる、両側取り出し方法にすることにより、配線の抵抗を小さくする方法も提案されている。
【００１０】
また、ゲート配線４１及びドレイン配線４３の抵抗に起因する問題ではなく、面光源の輝度に起因する問題に対して、下記特許文献３には、面光源の輝度分布を相殺するように液晶表示装置の透過率分布を制御する方法が開示されている。
【００１１】
【特許文献１】特開平６−３１３８８３号公報
【特許文献２】特開２００６−３３０１８７号公報
【特許文献３】特開２００１−３３７８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ここで、液晶表示装置の画質性能のひとつである輝度均一性については、フル階調（全白）表示時の輝度均一性が仕様書などで規格化される場合が多かった。
【００１３】
一方、近年、特に医療用途に大型高精細の液晶表示装置が使用されるようになってきており、医療用途のディスプレイに対しては、その画質に関して、表１に示すようなＤＩＮ（ドイツ工業規格）やＡＡＰＭ（アメリカ医用物理学会）などの独自の規格があり、一般の液晶テレビジョンなどとは異なる評価基準（要求値）が設定され、特に、Ｘ線画像で患部を発見するために中間調表示時における輝度均一性に関して厳しい性能が要求されている。
【００１４】
【表１】
2008249991.tif 000003
【００１５】
従って、医療用途にも利用可能な液晶表示装置を提供するためには、フル階調（全白）表示時のみならず中間調表示時においても輝度均一性を満たすことが求められるが、前述した波形の差が透過率（輝度）の変化に及ぼす影響は、全白表示時よりも中間調表示時の方が大きいため、フル階調（全白）表示時の輝度均一性が規格内であっても、中間調表示時の輝度均一性が規格から外れてしまうという問題が生じている。
【００１６】
すなわち、図１９に示すように、通常、液晶パネルの電圧−透過率特性は、全白表示領域でフラットであるが、中間調表示領域では急峻に変化する特性であるため、パターン自身の抵抗によりゲート信号やドレイン信号の波形に遅延が生じた場合に、中間調表示領域では透過率が大きく変化してしまう。具体的には、図２０（ａ）のように液晶パネルを分割した場合に、図２０（ｂ）に示す全白表示では、透過率の変化はそれほど大きくないが、図２０（ｃ）に示す中間調表示では、端子領域４５ａに近い領域（領域ａ、ｄ）に対して、端子領域４５ａから離れた領域（領域ｃ、ｆ）では透過率が大きく低下する。
【００１７】
この問題に対して、上記特許文献１の方法を用いて、中間調表示時の輝度が均一になるように光源側の輝度を調整することも可能であるが、この場合、トレードオフとして、全白表示時の輝度むらが悪化してしまう。これは、光源の輝度分布が不均一になると液晶パネルを全白表示にしたとき、不均一な輝度の光がそのまま透過されるためである。
【００１８】
また、上記特許文献２の方法では、液晶パネルの透過率の分布が全白表示時と中間調表示時で異なる場合でも、任意に光源側の輝度分布を制御することによって液晶パネルの透過率を補うことは可能であるが、そのためには複雑な制御回路が必要になり、コストが高くなってしまう。
【００１９】
また、液晶パネルを垂直方向、または水平方向に分割してパネルの短辺の両側、あるいは長辺の両側に信号の入力端子を配置した、いわゆる両側取り出し方式では、画面が大型化されると、いわゆる片側取り出し方式と同様に配線抵抗の問題が生じてしまい、単に両側取り出し方式を適用しただけでは、上記問題が解決できたことにはならない。
【００２０】
また、上記特許文献３には、液晶表示装置の透過率分布を制御する方法として、液晶層の厚みや光を透過する領域の割合、櫛形電極の電極間隔を規定する方法が開示されているが、これらの要素は、面光源の輝度のばらつきに基づいてその範囲が規定されているため、特許文献３の方法を利用したとしても、ゲート配線４１及びドレイン配線４３の抵抗に起因する問題を解決することはできない。
【００２１】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、フル階調表示時及び中間調表示時の双方において透過率の画面内均一性のよい液晶パネル及び液晶表示装置を提供することにある。
【課題を解決するための手段】
【００２２】
上記目的を達成するため、本発明は、対向する一対の基板間に液晶が挟持され、一方の基板上に、互いに略直交する走査線及び共通配線と信号線とが複数形成され、前記走査線と前記信号線とで囲まれる画素がマトリクス状に配列された表示領域の外側の少なくとも一辺に、前記走査線の入力端子が配置された走査線端子領域が形成され、前記表示領域外側の他の少なくとも一辺に、前記信号線の入力端子が配置された信号線端子領域が形成され、各々の前記画素内に、前記共通配線に接続される共通電極と前記信号線に接続される画素電極とが対向して配置されてなる液晶パネルにおいて、前記走査線端子領域から相対的に近い第１の画素よりも、前記走査線端子領域から相対的に遠い第２の画素の方が、前記共通電極と前記画素電極との間隔が狭いものである。
【００２３】
また、本発明は、対向する一対の基板間に液晶が挟持され、一方の基板上に、互いに略直交する走査線及び共通配線と信号線とが複数形成され、前記走査線と前記信号線とで囲まれる画素がマトリクス状に配列された表示領域の外側の少なくとも一辺に、前記走査線の入力端子が配置された走査線端子領域が形成され、前記表示領域外側の他の少なくとも一辺に、前記信号線の入力端子が配置された信号線端子領域が形成され、各々の前記画素内に、前記共通配線に接続される共通電極と前記信号線に接続される画素電極とが対向して配置されてなる液晶パネルにおいて、前記信号線端子領域から相対的に近い第１の画素よりも、前記信号線端子領域から相対的に遠い第２の画素の方が、前記共通電極と前記画素電極との間隔が狭いものである。
【００２４】
本発明においては、前記第１の画素近傍の前記液晶パネルの透過率をＴ１、液晶回転角をψ１、前記第２の画素近傍の前記液晶パネルの透過率をＴ２、液晶回転角をψ２とした場合に、前記第１の画素における前記共通電極と前記画素電極との間隔Ｌ１、前記第２の画素における前記共通電極と前記画素電極との間隔Ｌ２は、Ｔ２／Ｔ１＝ｓｉｎ２（２ψ２）／ｓｉｎ２（２ψ１）、Ｌ２／Ｌ１＝（（ｓｉｎψ２・ｃｏｓψ２）／（ｓｉｎψ１・ｃｏｓψ１））１／２、によって規定される構成とすることができる。
【００２５】
また、本発明においては、前記共通電極及び前記画素電極の少なくとも一方の幅を変えることによって、前記共通電極と前記画素電極との間隔が調整される構成とすることができる。
【００２６】
また、本発明は、対向する一対の基板間に液晶が挟持され、一方の基板上に、互いに略直交する走査線と信号線とが複数形成され、前記走査線と前記信号線とで囲まれる画素がマトリクス状に配列された表示領域の外側の少なくとも一辺に、前記走査線の入力端子が配置された走査線端子領域が形成され、前記表示領域外側の他の少なくとも一辺に、前記信号線の入力端子が配置された信号線端子領域が形成されてなる液晶パネルにおいて、前記走査線端子領域から相対的に近い第１の画素よりも、前記走査線端子領域から相対的に遠い第２の画素の方が、前記一対の基板の間隔が広いものである。
【００２７】
また、本発明は、対向する一対の基板間に液晶が挟持され、一方の基板上に、互いに略直交する走査線と信号線とが複数形成され、前記走査線と前記信号線とで囲まれる画素がマトリクス状に配列された表示領域の外側の少なくとも一辺に、前記走査線の入力端子が配置された走査線端子領域が形成され、前記表示領域外側の他の少なくとも一辺に、前記信号線の入力端子が配置された信号線端子領域が形成されてなる液晶パネルにおいて、前記信号線端子領域から相対的に近い第１の画素よりも、前記信号線端子領域から相対的に遠い第２の画素の方が、前記一対の基板の間隔が広いものである。
【００２８】
本発明においては、前記第１の画素近傍の前記液晶パネルの透過率をＴ１、前記第２の画素近傍の前記液晶パネルの透過率をＴ２とした場合に、前記第１の画素におけるリタデーションΔｎｄ１、前記第２の画素におけるリタデーションΔｎｄ２は、Ｔ２／Ｔ１＝ｓｉｎ２（βΔｎｄ２）／ｓｉｎ２（βΔｎｄ１）、β＝π／λ、によって規定される構成とすることができる。
【００２９】
また、本発明においては、他方の基板に柱状スペーサが形成され、前記柱状スペーサの高さを変えることによって、前記一対の基板の間隔が調整される構成とすることができる。
【００３０】
また、本発明の液晶表示装置は、上記いずれかの液晶パネルとバックライトとを少なくとも備えるものである。
【００３１】
このように、本発明では、画素電極と共通電極との間隔、及び／又は、ＴＦＴ基板と対向基板との間隔を液晶パネル内で変化させることによって、ゲート配線やドレイン配線の配線抵抗による信号波形の遅延に起因する透過率の画面内不均一性を補償し、フル階調表示時及び中間調表示時の双方において透過率の画面内均一性のよい液晶パネル及び液晶表示装置を提供することができる。
【発明の効果】
【００３２】
本発明によれば、フル階調表示時及び中間調表示時の双方において透過率の画面内均一性のよい液晶パネル及び液晶表示装置を提供することができる。
【００３３】
その理由は、ゲート配線又はドレイン配線の入力端子から相対的に近い画素で、画素電極と共通電極との間隔が相対的に広く、ゲート配線又はドレイン配線の入力端子から相対的に遠い画素で、画素電極と共通電極との間隔が相対的に狭くなるように、画素電極及び共通電極を形成することによって、液晶に作用する電界強度を変え、これによりゲート配線やドレイン配線の配線抵抗による信号波形の遅延に起因する透過率の面内不均一性を補償することができるからである。
【００３４】
また、ゲート配線又はドレイン配線の入力端子から相対的に近い画素で、ＴＦＴ基板と対向基板との間隔が相対的に狭く、ゲート配線又はドレイン配線の入力端子から相対的に遠い画素で、ＴＦＴ基板と対向基板との間隔が相対的に広くなるように、柱状スペーサを形成することによって、液晶に作用する配向規制力を変え、これによりゲート配線やドレイン配線の配線抵抗による信号波形の遅延に起因する透過率の面内不均一性を補償することができるからである。
【発明を実施するための最良の形態】
【００３５】
液晶表示装置において、液晶にＴＦＴ基板面と平行な方向に電界を印加することで広視野角性を有する横電界（ＩＰＳ：In Plane Switching）方式がよく知られており、横電界方式における液晶の光学的閾値電圧ＶＣは次式で表される。
【００３６】
Ｖｃ＝（π・Ｌ／ｄ）・（Ｋ２２／ε０・Δε）１／２    …（１）
Ｌ：電極間隔
ｄ：基板間隔
Ｋ２２：液晶のツイスト弾性定数
ε０：真空の誘電率
Δε：液晶の誘電率異方性
【００３７】
この式によると、画素電極と共通電極との間隔Ｌを小さくするか、または、ＴＦＴ基板と対向基板との間隔ｄを大きくすることによって、液晶の光学的閾値電圧Ｖｃは小さくなり、液晶パネルの印加電圧−透過率特性を考えた場合、液晶の光学的閾値電圧Ｖｃが小さくなると、同じ電圧が印加された場合、相対的に透過率は大きくなる。
【００３８】
そこで、本発明では、ゲート配線やドレイン配線の配線抵抗による信号波形の遅延に起因する透過率の面内不均一性を、光源の輝度や制御回路、端子領域の配置によって補償するのではなく、液晶パネルの構造を変えることによって補償する。すなわち、信号の遅延によって透過率が低下する領域（すなわち、ゲート配線又はドレイン配線の入力端子から相対的に遠い領域）の画素における画素電極と共通電極との間隔が相対的に狭くなるように画素電極及び／又は共通電極の幅を変えるか、もしくは、ＴＦＴ基板と対向基板との間隔が相対的に広くなるように柱状スペーサの高さや絶縁膜の膜厚を変えて透過率を大きくし、これにより信号波形の遅延に起因する透過率の面内不均一性を補償する。以下、図面を参照して具体的に説明する。
【実施例１】
【００３９】
まず、本発明の第１の実施例に係る液晶パネル及び液晶表示装置について、図１乃至図８を参照して説明する。図１は、本実施例の液晶表示装置の構成を示す断面図であり、図２は、ＴＦＴ基板の構成を示す上面図である。また、図３は、ＴＦＴ基板の一画素の構成を示す上面図であり、図４は、そのＡ−Ａ’、Ｂ−Ｂ’線における断面図である。また、図５は、ゲート配線又はドレイン配線の入力端子から相対的に近い領域（Ａ点）と相対的に遠い領域（Ｂ点）における画素の一部を模式的に示す断面図及び上面図であり、図６及び図７は、Ａ点及びＢ点におけるＴＦＴ基板の製造方法の一部を示す工程断面図である。また、図８は、電極幅比（電極間隔比）と透過率比との相関を示す図である。
【００４０】
図１に示すように、本実施例の液晶表示装置１は、ＴＦＴ等のスイッチング素子がマトリクス状に形成されたＴＦＴ基板３と、ＴＦＴ基板３に対向する対向基板５と、両基板の間に狭持される液晶４と、両基板の外側に配置される偏光板６とを含む液晶パネル２と、ＴＦＴ基板３の裏面に配置され、液晶パネル２を照明するバックライトユニット７などで構成される。
【００４１】
また、図２に示すように、ＴＦＴ基板３は、所定の方向（ここでは水平方向）に延在する走査線（以下、ゲート配線１１と呼ぶ。）及び共通配線１２と、所定の方向に交差する方向（ここでは垂直方向）に延在する信号線（以下、ドレイン配線１７と呼ぶ。）とを備え、ゲート配線１１とドレイン配線１７とで挟まれた領域に形成される画素がマトリクス状に配列されて表示領域８が形成され、表示領域８の外側に、ゲート配線１１の入力端子が配置される端子領域９ａと、ドレイン配線１７の入力端子が配置される端子領域９ｂとが形成される。
【００４２】
また、図３及び図４に示すように、表示領域８の各々の画素は、ゲート配線１１とドレイン配線１７との交差部近傍にＴＦＴ１６が配置されている。画素内には櫛歯状の画素電極１８と、画素電極１８に対向する共通電極１３とが形成されており、画素電極１８はＴＦＴ１６のソース電極に接続され、共通電極１３は共通配線１２に接続されている。
【００４３】
一方、図示しない対向基板５上には、カラー表示を行うためのＲＧＢ各色の色層と、各色層の間に入射する光を遮光するためのブラックマトリクスと、これらを保護する保護膜などが形成されている。
【００４４】
また、ＴＦＴ基板３及び対向基板５の表面には配向膜が塗布されて所定の方向にラビング処理され、少なくとも一方の基板に基板間のギャップを規定する柱状スペーサなどが配置され、両基板の間に液晶４が狭持されている。そして、全ての共通電極１３に共通配線１２を通じて一定の共通電圧を供給し、ＴＦＴ１６を介して画素電極１８に電位を書き込み、画素電極１８と共通電極１３との間に横電界を与えることにより、液晶４を基板に平行な面内でツイスト変形させて表示が制御される。
【００４５】
ここで、図２から明らかなように、表示領域８には、端子領域９ａ、９ｂからの距離が近い画素（例えば、Ａ点の画素）もあれば、端子領域９ａ、９ｂからの距離が遠い画素（例えば、Ｂ点の画素）もあるため、端子領域９ａ、９ｂから各画素までのゲート配線１１又はドレイン配線１７の長さが変化し、ゲート配線１１又はドレイン配線１７の配線抵抗によって信号波形が変化し、その結果、透過率が変化してしまうという問題があった。一方、式（１）より、画素電極１８と共通電極１３との間隔Ｌが小さくなれば、液晶の光学的閾値電圧Ｖｃは小さくなり、同じ電圧が印加された場合、相対的に透過率を高くすることができる。
【００４６】
そこで、本実施例では、端子領域９ａ、９ｂから各画素までの距離に関連付けてその画素の画素電極１８と共通電極１３との間隔Ｌを変化させる。具体的には、図３のＣ−Ｃ’断面を模式的に表す図５に示すように、端子領域９ａ、９ｂからの距離が近い画素（例えば、Ａ点の画素）に対しては、画素電極１８と共通電極１３との間隔Ｌを相対的に大きくして電極間の電界を小さくし、端子領域９ａ、９ｂからの距離が遠い画素（例えば、Ｂ点の画素）に対しては、画素電極１８と共通電極１３との間隔Ｌを相対的に小さくして電極間の電界を大きくし、液晶４の回転角を変化させることによって透過率の低下を補償する。その際、画素ピッチは決まっているため、画素電極１８及び／又は共通電極１３の電極幅を変えることによって画素電極１８と共通電極１３との間隔Ｌを変える。
【００４７】
なお、図２ではＴＦＴ基板３を横長にしているが、縦横の比率は任意である。また、図２では、ＴＦＴ基板３の一方の長辺に端子領域９ｂを設け、ＴＦＴ基板３の一方の短辺に端子領域９ａを設けているが、ＴＦＴ基板３の両側の長辺及び両側の短辺に端子領域９ａ、９ｂを備える構成（いわゆる両側取り出し方法）としてもよく、その場合は、端子領域９ａ、９ｂからの距離は、近い方の端子領域からの距離としてもよいし、双方の端子領域からの距離の平均としてもよい。また、図２におけるＡ点及びＢ点は例示であり、Ｂ点はＡ点よりも端子領域９ａ、９ｂからの距離が大きければよい。
【００４８】
また、図３では、画素内に共通配線１２が２本配置される構成を示したが、共通配線１２の本数や配置は特に限定されない。また、図３及び図４では、画素内に画素電極１８が２本、共通電極１３が３本配置される構造を示したが、画素電極１８及び共通電極１３の本数や形状は特に限定されない。また、図３及び図４では、共通配線１２と共通電極１３を同層に形成しているが、共通電極１３を層間絶縁膜１９の上層に形成し、コンタクトを介して共通配線１２に接続する構成とすることもでき、その場合、共通電極１３をＩＴＯ（Indium Tin Oxide）などで形成すれば、共通電極１３の幅を大きくことによる光の透過領域の面積減少を抑制することができる。また、図４では、ＴＦＴ１６を、ゲート配線１１が下側、ソース／ドレイン電極が上側に形成される逆スタガー型（ボトムゲート型）としているが、ゲート配線１１が上側、ソース／ドレイン電極が下側に形成される正スタガー型（トップゲート型）としてもよく、ＴＦＴ１６の構造に合わせて、画素電極１８及び共通電極１３の形成位置は適宜変更することができる。
【００４９】
また、図５では、画素電極１８及び共通電極１３の双方の幅を変化させているが、画素電極１８又は共通電極１３の一方の幅を変化させて、画素電極１８と共通電極１３との間隔Ｌを変えてもよい。
【００５０】
以下、本実施例のＴＦＴ基板の製造方法について、図６及び図７の工程断面図を参照して説明する。なお、図の左側は図２のＡ点の画素の一部を示し、図の右側は図２のＢ点の画素の一部を示している。
【００５１】
まず、ガラスやプラスチックなどの絶縁性の基板１０の上に、スパッタリング法等を用いて、ゲート配線１１、共通配線１２、共通電極１３となるＣｒなどのメタル１３ａを成膜し、その上に感光性のレジスト２１を塗布、乾燥して成膜する（図６（ａ）参照）。
【００５２】
次に、フォトマスクを用いてメタル１３ａをパターニングするが、その際、透過率の低い領域（すなわち、端子領域９ａ、９ｂに遠い画素、例えば、Ｂ点）ほど、共通電極１３の幅が太くなるように開口部２２ａが形成されたフォトマスク２２を使って露光し（図６（ｂ）参照）、現像液にて感光していないレジスト２１を除去する（図６（ｃ）参照）。
【００５３】
次に、レジスト２１をマスクとしてメタル１３ａをエッチングした後（図６（ｄ）参照）、レジスト２１をアッシングや有機溶剤などを用いて除去する（図６（ｅ）参照）。これにより、透過率の低い領域ほど幅が太い共通電極１３が形成される。
【００５４】
次に、プラズマＣＶＤ法等を用いてシリコン酸化膜やシリコン窒化膜などからなるゲート絶縁膜１４を形成し、その上にアモルファスシリコンやポリシリコンなどを堆積し、レジストをマスクとしてドライエッチングを行って、島状の半導体層１５を形成する。
【００５５】
次に、スパッタリング法等を用いて、ドレイン配線１７、画素電極１８、ソース／ドレイン電極となるＣｒなどのメタル１８ａを成膜し、その上に感光性のレジスト２３を塗布、乾燥して成膜する（図７（ａ）参照）。
【００５６】
次に、フォトマスクを用いてメタル１８ａをパターニングするが、その際、透過率の低い領域（すなわち、端子領域９ａ、９ｂに遠い画素、例えば、Ｂ点）ほど、画素電極１８の幅が太くなるように開口部２４ａが形成されたフォトマスク２４を使って露光し（図７（ｂ）参照）、現像液にて感光していないレジスト２３を除去する（図７（ｃ）参照）。
【００５７】
次に、レジスト２３をマスクとしてメタル１８ａをエッチングした後（図７（ｄ）参照）、レジスト２３をアッシングや有機溶剤などを用いて除去する（図７（ｅ）参照）。これにより、透過率の低い領域ほど幅が太い画素電極１８が形成され、透過率の低い領域の共通電極１３と画素電極１８との間隔（Ｌ２）は、透過率の高い領域の共通電極１３と画素電極１８との間隔（Ｌ１）よりも小さくなる。
【００５８】
次に、ソース／ドレイン電極をマスクとしてチャネルドライエッチングを行った後、プラズマＣＶＤ法等を用いてシリコン酸化膜やシリコン窒化膜などからなる層間絶縁膜１９を形成する。
【００５９】
一方、対向基板は、絶縁性の基板上の各々の画素領域にＲＧＢ各色の色層を形成し、色層間の領域にブラックマトリクスを形成し、その上に保護膜を形成した後、柱状スペーサを形成する。
【００６０】
次に、印刷装置などを用いてＴＦＴ基板３と対向基板５に配向膜の材料となるポリイミドの溶液を塗布し、焼成した後、配向膜表面を回転金属ローラに巻き付けたバフ布などで一定方向に擦ってラビング処理を行う。そして、一方の基板に光硬化性又は熱硬化性のシール材料を形成し、液晶を滴下した後、両基板を重ね合わせ、シール材のＵＶ硬化及び熱硬化を行うことで、液晶パネル２が形成される。
【００６１】
上記方法で形成した液晶パネル２にバックライトユニット７を組み合わせて、表示領域８の各領域の透過率を測定し、表示領域８の略中央の画素の電極幅及び透過率を基準にした場合の電極幅比と透過率比との相関を調べた。その結果を図８に示す。
【００６２】
図８より、電極幅比が大きくなるに従って（すなわち、ピッチが同じであるため電極間隔が小さくなるに従って）透過率比が大きくなっており、ゲート配線１１又はドレイン配線１７の配線抵抗に起因する透過率の低下を電極間隔で補償できることが分かる。
【００６３】
この共通電極１３及び画素電極１８の幅（又は、共通電極１３と画素電極１８と間隔）は、フォトマスク２２、２４の開口部２２ａ、２４ａのサイズ、レジスト２１、２３の塗布、露光、現像条件などによって調整可能であり、目標とする電極幅比（又は電極間隔比）は実際の液晶パネル２の透過率変化を考慮して設定することになるが、以下の式によって算出することができる。
【００６４】
例えば、端子領域９ａ、９ｂに相対的に近い画素の透過率をＴ１、端子領域９ａ、９ｂから相対的に遠い画素の透過率をＴ２とした場合に、Ｔ１、Ｔ２は以下のように表される。
【００６５】
Ｔ１＝αｓｉｎ２（２ψ１）
Ｔ２＝αｓｉｎ２（２ψ２）
α＝１／２・ｓｉｎ２（πΔｎ・ｄ／λ）
ψ：液晶回転角
【００６６】
従って、
Ｔ２／Ｔ１＝ｓｉｎ２（２ψ２）／ｓｉｎ２（２ψ１）    …（２）
となる。
【００６７】
一方、端子領域９ａ、９ｂに相対的に近い画素の電極間隔をＬ１、端子領域９ａ、９ｂから相対的に遠い画素の電極間隔をＬ２とした場合に、ＩＰＳの基本方程式より、以下の関係が成り立つ。
【００６８】
Ｋ２２ｄ２φ／ｄｚ２＝ε０・Δε・（Ｖ／Ｌ１）２・ｓｉｎψ１・ｃｏｓψ１
Ｋ２２ｄ２φ／ｄｚ２＝ε０・Δε・（Ｖ／Ｌ２）２・ｓｉｎψ２・ｃｏｓψ２
【００６９】
従って、
Ｌ２／Ｌ１＝（（ｓｉｎψ２・ｃｏｓψ２）／（ｓｉｎψ１・ｃｏｓψ１））１／２…（３）
となる。
【００７０】
以上より、式（２）から、Ｔ２／Ｔ１に合致するψ１、ψ２を設定すれば、式（３）から、そのψ１、ψ２におけるＬ２／Ｌ１を算出することができる。
【００７１】
具体的な値としては、図８の特性を持つ液晶パネルの場合、グラフの傾きは略−７であることから、各画素のＴＦＴ１６の特性が一定であり、透過率が低い領域と高い領域の透過率比が略１５％であれば、透過率が低い領域の電極間隔を透過率が高い領域の電極間隔に対して、略２．２％小さくなるように調整する。
【実施例２】
【００７２】
次に、本発明の第２の実施例に係る液晶パネル及び液晶表示装置について、図９乃至図１１を参照して説明する。図９は、ゲート配線又はドレイン配線の入力端子から相対的に近い画素（Ａ点）と相対的に遠い画素（Ｂ点）におけるＴＦＴ基板の製造方法の一部を示す工程断面図であり、図１０は、エッチング工程を模式的に示す図である。また、図１１液晶パネルの透過率分布を示す図である。
【００７３】
前記した第１の実施例では、画素電極１８及び共通電極１３の間隔をフォトマスクの開口部の大きさを変えることによって調整したが、本実施例では、フォトマスクの開口部の大きさを変えずに、エッチングによって調整することを特徴とする。
【００７４】
以下、本実施例のＴＦＴ基板３の製造方法について、図９の工程断面図を参照して説明する。
【００７５】
第１の実施例と同様に、ガラスやプラスチックなどの絶縁性の基板１０の上に、スパッタリング法等を用いて、ゲート配線１１、共通配線１２、共通電極１３となるＣｒなどのメタル１３ａを成膜し、その上に感光性のレジスト２１を塗布、乾燥して成膜する（図９（ａ）参照）。
【００７６】
次に、本実施例では、同じサイズの開口部２２ａが形成されたフォトマスク２２を使って露光し（図９（ｂ）参照）、現像液にて感光していないレジスト２１を除去する（図９（ｃ）参照）。
【００７７】
次に、レジスト２１をマスクとしてメタル１３ａをエッチングするが、その際、透過率の高い領域（例えば、ゲート配線１１の入力端子が形成される端子領域９ａ側、図２の左辺）が先にエッチング液に浸漬するようにし、取り出すときは基板全体を同時に取り出す（図９（ｄ）参照）。すなわちエッチングに時間差が生じるようにする。その後、レジスト２１をアッシングや有機溶剤などを用いて除去する（図９（ｅ）参照）。これにより、端子領域９ａ、９ｂに近い画素、例えば、Ａ点ほどエッチングが進行し、レジスト２１下層のメタル１３ａがオーバーエッチングされて共通電極１３の幅が小さくなる。
【００７８】
次に、プラズマＣＶＤ法等を用いてシリコン酸化膜やシリコン窒化膜などからなるゲート絶縁膜１４を形成し、その上にアモルファスシリコンやポリシリコンなどを堆積し、レジストをマスクとしてドライエッチングを行って、島状の半導体層１５を形成する。
【００７９】
次に、スパッタリング法等を用いてドレイン配線１７、ソース／ドレイン電極及び画素電極１８となるＣｒなどのメタルを成膜し、同様の方法により、エッチングに時間差が生じるようにして、端子領域９ａ、９ｂに近い画素、例えば、Ａ点ほど画素電極１８の幅が小さくなるようにする。その後、第１の実施例と同様の方法で液晶パネル２を形成する。
【００８０】
このように、エッチングに時間差を設けて、透過率の高い領域の共通電極１３及び／又は画素電極１８の幅が小さくなるようにすることによっても、第１の実施例と同様の効果を得ることができる。
【００８１】
上記エッチングに時間差を設ける手法の効果を確認するために、図１０（ａ）に示すように、透過率の低い領域（端子領域９ａから遠い辺、図２の右辺）が先にエッチング液に浸漬するようにした場合と、図１０（ｂ）に示すように、透過率の高い領域（端子領域９ａに近い辺、図２の左辺）が先にエッチング液に浸漬するようにした場合とでＴＦＴ基板３を製作し、表示領域８の略中央の画素の透過率を基準にした場合の液晶パネル２の透過率分布を測定した。その結果を図１１に示す。
【００８２】
図１１より、透過率の低い領域をエッチング液に先に漬けた場合は、ゲート配線１１又はドレイン配線１７の配線抵抗に起因する透過率の低下に加えて、透過率の低い領域ほどオーバーエッチングによって共通電極１３と画素電極１８との間隔が広くなるため、透過率比が大きく変化しているが、透過率の高い領域をエッチング液に先に漬けた場合は、ゲート配線１１又はドレイン配線１７の配線抵抗に起因する透過率の低下が、透過率の高い領域ほどオーバーエッチングによって共通電極１３と画素電極１８との間隔が広くなることによって補償されるため、画面全体の透過率が均一になっていることが分かる。
【実施例３】
【００８３】
次に、本発明の第３の実施例に係る液晶パネル及び液晶表示装置について、図１２乃至図１４を参照して説明する。図１２は、ゲート配線又はドレイン配線の入力端子から相対的に近い領域（Ａ点）と相対的に遠い領域（Ｂ点）における画素の一部を模式的に示す断面図及び上面図であり、図１３は、その製造方法の一部を示す工程断面図である。また、図１４は、基板間隔比（リタデーション比）と透過率比との相関を示す図である。
【００８４】
前記した第１及び第２の実施例では、画素電極１８及び共通電極１３の間隔を変えることによって透過率を変化させたが、本実施例では、ＴＦＴ基板と対向基板との間隔を変えることによって透過率を変化させることを特徴とする。
【００８５】
ＴＦＴ基板と対向基板は、通常、柱状スペーサによって間隔を保っており、一般的な柱状スペーサは、対向基板側のブラックマトリクスの保護膜上にレジストによって形成される。一方、式（１）より、ＴＦＴ基板３と対向基板５との間隔ｄが大きくなれば、液晶の光学的閾値電圧Ｖｃは小さくなり、同じ電圧が印加された場合、相対的に透過率を高くすることができる。
【００８６】
そこで、本実施例では、端子領域９ａ、９ｂからの距離に関連付けてＴＦＴ基板３と対向基板５との間隔ｄを変化させる。具体的には、図１２に示すように、端子領域９ａ、９ｂからの距離が近い画素（例えば、Ａ点の画素）に対しては、ＴＦＴ基板３と対向基板５との間隔ｄを小さくして配向規制力を大きくし、端子領域９ａ、９ｂからの距離が遠い画素（例えば、Ｂ点の画素）に対しては、ＴＦＴ基板３と対向基板５との間隔ｄを大きくして配向規制力を小さくし、液晶４の回転角を変化させることによって透過率の低下を補償する。
【００８７】
なお、図１２では、対向基板５側に柱状スペーサ２９を形成する構成としているが、ＴＦＴ基板３側に柱状スペーサ２９を形成する構成としてもよいし、対向基板５及びＴＦＴ基板３の双方に柱状スペーサ２９を形成する構成としてもよい。また、本実施例では、柱状スペーサ２９によってＴＦＴ基板３と対向基板５との間隔ｄを変化させているが、例えば、ＴＦＴ基板３の層間絶縁膜１９や平坦化膜、配向膜、対向基板５のブラックマトリクスや保護膜、配向膜などの膜厚を変えることによって、ＴＦＴ基板３と対向基板５との間隔ｄを変化させてもよい。
【００８８】
以下、本実施例の対向基板５の製造方法について、図１３の工程断面図を参照して説明する。
【００８９】
まず、ガラスやプラスチックなどの絶縁性の基板２５上の各々の画素領域にＲＧＢ各色の色層２６を形成した後、色層２６間の領域にブラックマトリクス２７を形成し、その上に保護膜２８を形成する。次に、保護膜２８上に感光性のレジスト２９ａを塗布、乾燥して成膜する（図１３（ａ）参照）。
【００９０】
次に、フォトマスクを用いてレジスト２９ａをパターニングするが、その際、透過率の低い領域（すなわち、端子領域９ａ、９ｂに遠い画素、例えば、Ｂ点）ほど、開口面積が大きくなるように開口部３０ａが形成されたフォトマスク３０を使って露光する（図１３（ｂ）参照）。これにより透過率の低い領域ほど感光が進む。
【００９１】
次に、液晶パネル全体で開口部３１ａの大きさが等しいフォトマスク３１を使って露光する（図１３（ｃ）参照）。その後、現像液にて感光していないレジスト２９ａを除去する（図１３（ｄ）参照）。これにより、感光の進んでいない領域（すなわち、フォトマスク３０の開口部３０ａの小さいＡ点）の柱状スペーサ２９は除去率が上がるため、感光の進んでいる領域の柱状スペーサ２９よりも低く形成される。
【００９２】
一方、ＴＦＴ基板３は、通常の手法又は第１、第２の実施例と同様の手法を用いて製作する。その後、ＴＦＴ基板３と対向基板５に配向膜を形成してラビング処理を行い、一方の基板に光硬化性又は熱硬化性のシール材料を形成し、液晶を滴下した後、両基板を重ね合わせ、シール材のＵＶ硬化及び熱硬化を行うことで、液晶パネル２が形成される。
【００９３】
上記方法で形成した液晶パネル２にバックライトユニット７を組み合わせて、表示領域８の各部の透過率を測定し、表示領域８の略中央の画素の基板間隔及び透過率を基準にした場合の基板間隔比と透過率比との相関を調べた。その結果を図１４に示す。
【００９４】
図１４より、基板間隔比が大きくなるに従って（すなわち、基板間隔に屈折率異方性を掛け合わせたリタデーションが大きくなるに従って）透過率比が大きくなっており、ゲート配線１１又はドレイン配線１７の配線抵抗に起因する透過率の低下を基板間隔で補償できることが分かる。
【００９５】
この柱状スペーサ２９の高低差は、フォトマスク３０の開口部３０ａのサイズ、レジスト２９の塗布、露光、現像条件などによって調整可能であり、目標とする基板間隔幅比は実際の液晶パネル２の透過率変化を考慮して設定することになるが、以下の式によって算出することができる。
【００９６】
例えば、端子領域９ａ、９ｂに相対的に近い画素の透過率をＴ１、基板間隔をｄ１、端子領域９ａ、９ｂから相対的に遠い画素の透過率をＴ２、基板間隔をｄ２、とした場合に、Ｔ１、Ｔ２は以下のように表される。
【００９７】
Ｔ１＝１／２・ｓｉｎ２（βΔｎｄ１）・ｓｉｎ２（２ψ）
Ｔ２＝１／２・ｓｉｎ２（βΔｎｄ２）・ｓｉｎ２（２ψ）
β＝π／λ
ψ：液晶回転角
Δｎ：屈折率異方性
【００９８】
従って、
Ｔ２／Ｔ１＝ｓｉｎ２（βΔｎｄ２）／ｓｉｎ２（βΔｎｄ１）    …（４）
となる。
【００９９】
以上より、式（４）から、Ｔ２／Ｔ１に合致するΔｎｄ１、Δｎｄ２を算出することができる。
【０１００】
具体的な値としては、図１４の特性を持つ液晶パネルの場合、グラフの傾きは略１０であることから、各画素のＴＦＴ１６の特性が一定であり、透過率が低い領域と高い領域の透過率比が略１５％であれば、透過率が低い領域のリタデーション（基板間隔）を透過率が高い領域のリタデーション（基板間隔）に対して、略１．５％大きくなるように調整する。
【０１０１】
なお、第１、第２の実施例では共通電極１３と画素電極１８との間隔を変化させ、第３の実施例ではＴＦＴ基板３と対向基板５との間隔を変化させたが、これらを組み合わせることによって更に透過率を大きく変化させることができる。
【０１０２】
また、第１乃至第３の実施例では横電界方式の液晶パネルの場合について述べたが、ＶＡ（Vertical Alignment）方式など他の方式の液晶パネルについても応用することができ、それぞれの方式の画素を構成する要素において、透過率を左右する要素の寸法・形状を配線抵抗による信号遅延に伴う画面内透過率の不均一性を補償するように調整・配置することによって、横電界方式の液晶パネルと同様の効果を得ることができる。
【産業上の利用可能性】
【０１０３】
本発明は、液晶パネル及び液晶表示装置、特に医療用途に使用される液晶パネル及び液晶表示装置に利用可能である。
【図面の簡単な説明】
【０１０４】
【図１】本発明の第１の実施例に係る液晶表示装置の構成を示す断面図である。
【図２】本発明の第１の実施例に係るＴＦＴ基板の構成を示す上面図である。
【図３】本発明の第１の実施例に係るＴＦＴ基板の一画素の構成を示す上面図である。
【図４】本発明の第１の実施例に係るＴＦＴ基板の一画素の構成を示す断面図である。
【図５】本発明の第１の実施例に係るゲート配線又はドレイン配線の入力端子から相対的に近い領域（Ａ点）と相対的に遠い領域（Ｂ点）における画素の一部を模式的に示す断面図及び上面図である。
【図６】本発明の第１の実施例に係るＴＦＴ基板の製造方法の一部を示す工程断面図である。
【図７】本発明の第１の実施例に係るＴＦＴ基板の製造方法の一部を示す工程断面図である。
【図８】本発明の第１の実施例に係る液晶表示装置の効果を示す図であり、電極間隔比と透過率比との相関を示す図である。
【図９】本発明の第２の実施例に係るＴＦＴ基板の製造方法の一部を示す工程断面図である。
【図１０】本発明の第２の実施例に係るエッチング工程を模式的に示す図である。
【図１１】本発明の第２の実施例に係る液晶表示装置の効果を示す図であり、エッチング工程の違いによる透過率分布の変化を示す図である。
【図１２】本発明の第３の実施例に係るゲート配線又はドレイン配線の入力端子から相対的に近い領域（Ａ点）と相対的に遠い領域（Ｂ点）における画素の一部を模式的に示す断面図及び上面図である。
【図１３】本発明の第３の実施例に係る対向基板の製造方法の一部を示す工程断面図である。
【図１４】本発明の第３の実施例に係る液晶表示装置の効果を示す図であり、リタデーション比（基板間隔比）と透過率比との相関を示す図である。
【図１５】液晶表示装置の動作を示す断面図である。
【図１６】ＴＦＴ基板の構成及び信号遅延を示す図である。
【図１７】ゲート信号及びドレイン信号の波形の変化を示す図である。
【図１８】ゲート信号の電圧降下による書き込み量の変化を示す図である。
【図１９】液晶の電圧−透過率特性を示す図である。
【図２０】従来の液晶表示装置における全白表示と中間調表示の透過率分布を示す図である。
【符号の説明】
【０１０５】
１  液晶表示装置
２、３２  液晶パネル
３、３４  ＴＦＴ基板
４、３５  液晶
５、３６  対向基板
６、３７  偏光板
７、３３  バックライトユニット
８、４４  表示領域
９ａ、９ｂ、４５ａ、４５ｂ  端子領域
１０  基板
１１、４１  ゲート配線
１２、４２  共通配線
１３、４０  共通電極
１４  ゲート絶縁膜
１５  半導体層
１６  ＴＦＴ
１７、４３  ドレイン配線
１８、３９  画素電極
１９  層間絶縁膜
２１、２３  レジスト
２２、２４、３０、３１  フォトマスク
２２ａ、２４ａ、３０ａ、３１ａ  開口部
２５  基板
２６  色層
２７  ブラックマトリクス
２８  保護膜
２９ａ  レジスト
２９  柱状スペーサ
３８  封止材
【図１】
2008249991.tif 000004
【図２】
2008249991.tif 000005
【図３】
2008249991.tif 000006
【図４】
2008249991.tif 000007
【図５】
2008249991.tif 000008
【図６】
2008249991.tif 000009
【図７】
2008249991.tif 000010
【図８】
2008249991.tif 000011
【図９】
2008249991.tif 000012
【図１０】
2008249991.tif 000013
【図１１】
2008249991.tif 000014
【図１２】
2008249991.tif 000015
【図１３】
2008249991.tif 000016
【図１４】
2008249991.tif 000017
【図１５】
2008249991.tif 000018
【図１６】
2008249991.tif 000019
【図１７】
2008249991.tif 000020
【図１８】
2008249991.tif 000021
【図１９】
2008249991.tif 000022
【図２０】
2008249991.tif 000023