(57)【要約】【課題】マルチチップパッケージにおいて、発熱による半導体チップの誤動作や性能劣化、信頼性（寿命）低下の発生を低減させること。【解決手段】１つの基板１１０上に複数のチップ１０４を搭載したマルチチップパッケージにおいて、チップ搭載面上にチップ１０４毎に分離して封入した封入樹脂１０１と、チップ１０４間の基板１１０のチップ搭載面に形成された溝内に空気または断熱性材料を充填したスリット１０７と、を備える。基板１１０は、電源／ＧＮＤプレーン導体１０９及びヴィア１０５をチップ１０４毎の専用パターンに分離した構造を有する。基板１１０は、チップ１０４間を接続するチップ間接続配線１０６を基板１１０のチップ１０４側の反対面まで迂回させた構造を有する。【選択図】図１
2008288250.tif 000002
【特許請求の範囲】
【請求項１】
１つの基板上に複数のチップを搭載したマルチチップパッケージにおいて、
チップ搭載面上に前記チップ毎に分離して封入した封入樹脂と、
前記チップ間の前記基板の前記チップ搭載面に形成された溝内に空気または断熱性材料を充填したスリットと、
を備えることを特徴とするマルチチップパッケージ。
【請求項２】
前記基板は、電源／ＧＮＤプレーン導体及びヴィアを前記チップ毎の専用パターンに分離した構造を有することを特徴とする請求項１記載のマルチチップパッケージ。
【請求項３】
前記基板は、前記チップ間を接続するチップ間接続配線を前記スリットを迂回するように配置した構造を有することを特徴とする請求項１又は２記載のマルチチップパッケージ。
【請求項４】
前記チップ間接続配線は、前記基板の前記チップ側の反対面まで迂回されていることを特徴とする請求項３記載のマルチチップパッケージ。
【請求項５】
前記封入樹脂上にヒートシンクが装着されることを特徴とする請求項１乃至４のいずれか一に記載のマルチチップパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のチップを１つのパッケージ内に収めたマルチチップパッケージに関し、特に、１つの配線基板上に複数の半導体チップを並べて実装したマルチチップパッケージに関する。
【背景技術】
【０００２】
近年、半導体装置は、小型かつ多機能な装置を実現するために高密度実装の要求が高まっている。このような要求に対するソリューションとして、必要機能を全て１つの半導体チップ上に集積したＳｏＣ（System on Chip）や、所望の機能を持つ複数のチップ（半導体チップ、電子チップ）を１つのパッケージ内に収めたマルチチップパッケージ（ＭＣＰ；ＳｉＰ（System in Package）と称する場合もある）等がある。これらのソリューションの中でも、より短い開発期間かつ低コストでの製品開発が可能となる利点から、マルチチップパッケージが採用されるケースが増えてきている。
【０００３】
従来例に係るマルチチップパッケージの断面図の一例を図３に示す。このマルチチップパッケージは、構造的には１つの基板３０８に複数のチップ３０４が搭載された格好となっている。また、チップ３０４と基板３０８の間の電気的な接続は、ボンディングワイヤ３０２で行われている。チップ３０４同士は、ボンディングワイヤ３０２、基板３０８に形成されたステッチ＆チップ間接続配線３０３、ボンディングワイヤ３０２を介して電気的に接続されている。チップ３０４とボール３０７は、図示されていないボンディングワイヤ、基板３０８に形成された電源／ＧＮＤプレーン導体３０６、ヴィア３０５を介して電気的に接続されている。このとき、電源／ＧＮＤプレーン導体３０６は複数のチップ３０４間で共用となり、ステッチ＆チップ間接続配線３０３は極力短い配線長となるように構成されるのが一般的である。また、マルチチップパッケージのチップ搭載面上では、チップ３０４を雰囲気から保護し、かつ、パッケージの反りを低減するための封入樹脂３０１が配されている。封入樹脂３０１は、チップ３０４毎に分離された形状でチップ３０４全体を覆っており、一のチップ３０４で発生した熱が封入樹脂３０１経由で他のチップ３０４に伝導しない構造となっている。また、マルチチップパッケージの反りが発生することを効率よく防止する手法として、マルチチップモールド用金型を用いて、一製品単位となる基板に装着した複数の各チップを樹脂封止成形するマルチチップモールド方法が開示されている（特許文献１参照）。
【０００４】
【特許文献１】特開２００５−３４７５１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、半導体装置の高性能化（高速化）に追従して個々の半導体チップの性能が向上してきており、動作時の半導体チップの発熱量は増大する傾向にあり、個々の半導体チップは「発熱体」となっている。発熱体となっている複数の半導体チップを１つの基板に搭載したマルチチップパッケージとする場合、基板において、複数の半導体チップで共用されている電源／ＧＮＤ用プレーンの導体パターンや、基板表面（チップ搭載面）で半導体チップ間を接続する配線といった、熱伝導率が空気よりも大きい材質が存在するため、一の半導体チップの動作に伴って発生した熱が、これらの導体パターンや配線を介して他の半導体チップに伝導する。
【０００６】
例えば、図３を参照すると、基板３０８は、空気と比較して熱伝導率の大きい導体パターン（ボンディングワイヤ３０２、ステッチ＆チップ間接続配線３０３、ヴィア３０５、電源／ＧＮＤプレーン導体３０６等）を有し、比較的熱を伝導し易い構造となっている。そのため、一のチップ３０４の動作によって発熱した熱は、基板３０８あるいは導体パターン（ボンディングワイヤ３０２、ステッチ＆チップ間接続配線３０３、ヴィア３０５、電源／ＧＮＤプレーン導体３０６等）を介して他のチップ３０４に伝導する。
【０００７】
そのため、結果的にチップ温度の上昇を増幅させてしまい、半導体チップの動作や性能、信頼性（寿命）に悪影響を及ぼす。特に、発熱量の大きなチップと組み合わされる場合はチップ温度上昇に与える影響が大きく、動作保証温度を超えると動作不良や性能劣化を引き起こし、絶対最大定格を越えるような場合はチップの信頼性（寿命）劣化を引き起こしてしまうおそれがある。このことから、一の半導体チップの熱を他の半導体チップに伝導し難いパッケージ構造を実現することが要求される。
【０００８】
また、搭載される複数の半導体チップがロジックとメモリの組み合わせの場合、メモリは構造上熱に対する特性変動が大きく、ロジックからの発熱により性能が著しく影響を受ける場合があり、マルチチップパッケージ構造を採用できないような場合も存在していた。
【０００９】
本発明の主な課題は、マルチチップパッケージにおいて、発熱による半導体チップの誤動作や性能劣化、信頼性（寿命）低下の発生を低減させることである。
【課題を解決するための手段】
【００１０】
本発明の一視点においては、１つの基板上に複数のチップを搭載したマルチチップパッケージにおいて、チップ搭載面上に前記チップ毎に分離して封入した封入樹脂と、前記チップ間の前記基板の前記チップ搭載面に形成された溝内に空気または断熱性材料を充填したスリットと、を備えることを特徴とする。
【００１１】
本発明の前記マルチチップパッケージにおいて、前記基板は、電源／ＧＮＤプレーン導体及びヴィアを前記チップ毎の専用パターンに分離した構造を有することが好ましい。
【００１２】
本発明の前記マルチチップパッケージにおいて、前記基板は、前記チップ間を接続するチップ間接続配線を前記スリットを迂回するように配置した構造を有することが好ましい。
【００１３】
本発明の前記マルチチップパッケージにおいて、前記チップ間接続配線は、前記基板の前記チップ側の反対面まで迂回されていることが好ましい。
【００１４】
本発明の前記マルチチップパッケージにおいて、前記封入樹脂上にヒートシンクが装着されることが好ましい。
【発明の効果】
【００１５】
本発明（請求項１−５）によれば、各チップが受ける他チップからの発熱の影響を最小限にし、熱に起因したチップの誤動作及び信頼性（寿命）低下を安価に防止することが可能になる。
【００１６】
本発明（請求項１）によれば、樹脂封止をチップ毎に分離し、かつ、チップ間の基板表面上に空気または熱を伝えにくい特性を持つ断熱性材料を充填したスリットを設ける構造とすることで、基板上の熱伝導経路を迂回させて損失を大きくし、パッケージ内部のチップで発生した熱が封止樹脂と基板を通して他のチップに与える影響を低減することが可能となる。
【００１７】
本発明（請求項２）によれば、電源／ＧＮＤプレーン導体を個々のチップ毎に分離した専用パターンとすることにより、基板における導体パターン経由の熱伝導を遮断し、他チップへの影響を回避することが可能となる。
【００１８】
本発明（請求項３、４）によれば、チップ間接続配線を表面側（チップ搭載面）で接続せず、裏面側に迂回させて接続することにより、配線経由の熱伝導経路を迂回させて損失を大きくし、他チップへの熱伝導の影響を小さくすることが可能となる。
【００１９】
本発明（請求項５）によれば、ヒートシンクを装着することで、装着前の構成と比較して封入樹脂側の熱伝導比率がより大きくなり、基板側の熱伝導量が小さくなり、他のチップに伝導する熱量を小さく抑える効果をより効率的に引き出せるようになる。
【発明を実施するための最良の形態】
【００２０】
（実施形態１）
本発明の実施形態１に係るマルチチップパッケージについて図面を用いて説明する。図１は、本発明の実施形態１に係るマルチチップパッケージの構成を模式的に示した断面図である。
【００２１】
実施形態１に係るマルチチップパッケージは、１つの基板１１０に複数のチップ１０４が搭載された構成となっている。また、チップ１０４と基板１１０の間の電気的な接続は、ボンディングワイヤ１０２で行われている。チップ１０４同士は、ボンディングワイヤ１０２、基板１１０に形成されたステッチ１０３、チップ間接続配線１０６（配線層及びヴィアを含む）、ステッチ１０３、ボンディングワイヤ１０２を介して電気的に接続されている。チップ１０４とボール１０８は、図示されていないボンディングワイヤ、基板１１０に形成された電源／ＧＮＤプレーン導体１０９、ヴィア１０５を介して電気的に接続されている。マルチチップパッケージのチップ搭載面上では、チップ１０４を雰囲気から保護し、かつ、パッケージの反りを低減するための封入樹脂１０１が配されている。基板１１０は、各チップ１０４間の基板１１０の表面（チップ搭載面）にスリット１０７が設けられている。
【００２２】
封入樹脂１０１は、チップ１０４毎に分離された形状でチップ１０４全体を覆っており、一のチップ１０４で発生した熱が封入樹脂１０１経由で他のチップ１０４に伝導しない構造となっている。
【００２３】
ボンディングワイヤ１０２は、チップ１０４のパッド（図示せず）と、対応する基板１１０のステッチ（チップ間接続配線１０６と電気的に接続されるステッチ１０３以外にも、電源／ＧＮＤプレーン導体１０９と電気的に接続されるステッチもあり）との電気的な接続を行う。
【００２４】
ステッチ１０３は、各チップ１０４間の基板１１０の表面（チップ搭載面）に形成されており、図１の左側のチップ１０４と電気的に接続されるステッチ１０３と、図１の右側のチップ１０４と電気的に接続されるステッチ１０３とが分離している。図示されていないが、電源／ＧＮＤプレーン導体１０９と電気的に接続されるステッチもある。
【００２５】
チップ１０４は、半導体チップ、コンデンサ等の電子チップであり、基板１１０側の反対面にパッド（図示せず）が配されている。
【００２６】
ヴィア１０５は、対応する電源／ＧＮＤプレーン導体１０９と電気的に接続されており、図１の左側のチップ１０４と電気的に接続されるヴィア１０５と、図１の右側のチップ１０４と電気的に接続されるヴィア１０５とが存在する。
【００２７】
チップ間接続配線１０６は、チップ１０４間を接続する配線層及びヴィアよりなる配線であり、基板１１０の表面（チップ搭載面）に形成せず、スリット１０７を迂回するように意図的に基板１１０の裏面まで迂回させたパターンとする。
【００２８】
スリット１０７は、チップ１０４間の基板１１０表面上に空気または熱を伝えにくい特性を持つ断熱性材料を充填した部分である。スリット１０７は、基板１１０に形成された溝内を中空構造とするが、高い断熱特性を持つスミライトレジンのようなフェノール系樹脂材料等を充填させてもよい。
【００２９】
ボール１０８は、ボール状の導電体であり、基板１１０のチップ側の反対面に配されたパッド（ヴィアパッド、配線パッド）上に形成されている。ボール１０８には、例えば、半田ボールを用いることができる。
【００３０】
電源／ＧＮＤプレーン導体１０９は、複数のチップ１０４間で共用にせず、個々のチップ１０４毎に分離した専用パターンとする。よって、図１の左側のチップ１０４と電気的に接続される電源／ＧＮＤプレーン導体１０９と、図１の右側のチップ１０４と電気的に接続される電源／ＧＮＤプレーン導体１０９とは、基板１１０における絶縁体１１１によって絶縁されている。
【００３１】
基板１１０は、絶縁体１１１上又は中にステッチ１０３、ヴィア１０５、チップ間接続配線１０６、スリット１０７、電源／ＧＮＤプレーン導体１０９が形成された多層配線基板である。
【００３２】
次に、本発明の実施形態１に係るマルチチップパッケージの動作について説明する。
【００３３】
チップ１０４が動作して発熱すると、発生した熱は複数のチップ１０４で共用している基板１１０や相互の接続に使用されるボンディングワイヤ１０２、チップ間接続配線１０６、電源／ＧＮＤプレーン導体１０９、ヴィア１０５を介して他のチップ１０４に伝導して行く。このとき、チップ間接続配線１０６、電源／ＧＮＤプレーン導体１０９、ヴィア１０５が熱伝導率が大きい銅材で構成される場合であっても、電源／ＧＮＤプレーン導体１０９を個々のチップ１０４毎の専用パターンに分離するとともに、チップ間接続配線１０６を迂回させて熱伝導時の損失を意図的に大きくしているため、伝導する熱量を小さく抑えることが可能となる。
【００３４】
また、チップ１０４が発生した熱は基板１１０の導体以外の部分（絶縁体１１１）や封入樹脂１０１を経由して伝導する。これに対しては、チップ１０４間の基板１１０の表面（チップ搭載面）上に空気または熱を伝えにくい特性を持つ材料を充填したスリット１０７を設けて、基板１１０の表面の熱伝導経路を迂回させることで伝導損失を意図的に大きくしている。
【００３５】
実施形態１によれば、封入樹脂１０１について封入エリアをチップ１０４毎に分離し、チップ１０４同士が同一の樹脂内に収まらないような構造とすることにより封入樹脂１０１を介した熱伝導経路を遮断することが可能である。また、基板１１０については搭載されるチップ１０４間の基板１１０の表面（チップ搭載面）上に空気または熱を伝えにくい特性を持つ材料を充填したスリット１０７を設けることにより、基板１１０の表面の熱伝導経路を迂回させることができ、伝導損失を意図的に大きくすることができる。さらに、熱伝導率が大きい導体が用いられるボンディングワイヤ１０２、チップ間接続配線１０６、電源／ＧＮＤプレーン導体１０９、ヴィア１０５については、電源／ＧＮＤプレーン導体１０９を個々のチップ１０４毎の専用パターンに分離して電源／ＧＮＤプレーン導体１０９及びヴィア１０５経由の伝導経路を遮断するとともに、チップ間接続配線１０６を迂回させて伝導経路途中の熱損失を大きくすることで、他チップに伝導する熱量を小さく抑えることができる。
【００３６】
（実施形態２）
本発明の実施形態２に係るマルチチップパッケージについて図面を用いて説明する。図２は、本発明の実施形態２に係るマルチチップパッケージの構成を模式的に示した断面図である。
【００３７】
実施形態２に係るマルチチップパッケージは、基本的な構造は実施形態１と同様であるが、発熱の大きいチップ１０４（図２の左側のチップ）が封入されている封入樹脂１０１上に放熱用のヒートシンク２０１を装着している。ヒートシンク２０１を装着することで、装着前の構成（実施形態１）と比較して封入樹脂１０１側の熱伝導比率がより大きくなり、基板１１０側の熱伝導量が小さくなり、他のチップに伝導する熱量を小さく抑える効果をより効率的に引き出せるようになる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態１に係るマルチチップパッケージの構成を模式的に示した断面図である。
【図２】本発明の実施形態２に係るマルチチップパッケージの構成を模式的に示した断面図である。
【図３】従来例に係るマルチチップパッケージの構成を模式的に示した断面図である。
【符号の説明】
【００３９】
１０１  封入樹脂
１０２  ボンディングワイヤ
１０３  ステッチ
１０４  チップ
１０５  ヴィア
１０６  チップ間接続配線
１０７  スリット
１０８  ボール
１０９  電源／ＧＮＤプレーン導体
１１０  基板
１１１  絶縁体
２０１  ヒートシンク
３０１  封入樹脂
３０２  ボンディングワイヤ
３０３  ステッチ＆チップ間接続配線
３０４  チップ
３０５  ヴィア
３０６  電源／ＧＮＤプレーン導体
３０７  ボール
３０８  基板
３０９  絶縁体
【図１】
2008288250.tif 000003
【図２】
2008288250.tif 000004
【図３】
2008288250.tif 000005