(57)【要約】【課題】簡易な構成にて、あらゆるメモリ媒体に対応可能な汎用性の高いメモリ用インタフェース装置を提供すること。【解決手段】メモリ媒体が接続される端子部と、この端子部に接続されたメモリ媒体に対する通信制御を行う制御部と、を備え、メモリ媒体が着脱可能なメモリ用インタフェース装置であって、制御部と端子部との間の信号線上に、抵抗値が可変可能な可変ダンピング抵抗を備えると共に、制御部が、メモリ媒体との通信状況を検出する通信状況検出手段と、この検出した通信状況に基づいて可変ダンピング抵抗の抵抗値を変化させるよう制御するダンピング抵抗制御手段と、を備えた。【選択図】図１
2008041009.tif 000002
【特許請求の範囲】
【請求項１】
メモリ媒体が接続される端子部と、この端子部に接続された前記メモリ媒体に対する通信制御を行う制御部と、を備え、前記メモリ媒体が着脱可能なメモリ用インタフェース装置であって、
前記制御部と前記端子部との間の信号線上に、抵抗値が可変可能な可変ダンピング抵抗を備えた、
ことを特徴とするメモリ用インタフェース装置。
【請求項２】
前記制御部が、前記メモリ媒体との通信状況を検出する通信状況検出手段と、この検出した通信状況に基づいて前記可変ダンピング抵抗の抵抗値を変化させるよう制御するダンピング抵抗制御手段と、
を備えたことを特徴とする請求項１記載のメモリ用インタフェース装置。
【請求項３】
前記ダンピング抵抗制御手段は、前記検出した通信状況に基づいて前記メモリ媒体との通信が正常でない場合に、前記可変ダンピング抵抗の抵抗値を変化させる、
ことを特徴とする請求項２記載のメモリ用インタフェース装置。
【請求項４】
前記ダンピング抵抗制御手段は、前記可変ダンピング抵抗の抵抗値が低くなるよう変化させる、
ことを特徴とする請求項３記載のメモリ用インタフェース装置。
【請求項５】
前記制御部が、前記メモリ媒体との通信時における動作周波数を変化させる動作周波数制御手段を備えた、
ことを特徴とする請求項２，３又は４記載のメモリ用インタフェース装置。
【請求項６】
前記動作周波数制御手段は、前記検出した通信状況に基づいて前記メモリ媒体との通信が正常でない場合に、前記動作周波数を変化させる、
ことを特徴とする請求項５記載のメモリ用インタフェース装置。
【請求項７】
前記動作周波数制御手段は、前記動作周波数が低くなるよう変化させる、
ことを特徴とする請求項６記載のメモリ用インタフェース装置。
【請求項８】
前記動作周波数制御手段は、前記ダンピング抵抗制御手段にて前記ダンピング抵抗の抵抗値が最低値となったときに作動する、
ことを特徴とする請求項５，６又は７記載のメモリ用インタフェース装置。
【請求項９】
前記通信状況検出手段にて検出した通信状況に基づいて通信が正常である場合に、前記可変ダンピング抵抗の抵抗値を、前記メモリ媒体に対して次回に通信する時に設定する値として登録するダンピング抵抗値登録手段を備えた、
ことを特徴とする請求項２，３，４，５，６，７又は８記載のメモリ用インタフェース装置。
【請求項１０】
前記通信状況検出手段にて検出した通信状況に基づいて通信が正常である場合に、前記動作周波数の値を、前記メモリ媒体に対して次回に通信する時に設定する値として登録する動作周波数登録手段を備えた、
ことを特徴とする請求項５，６，７，８又は９記載のメモリ用インタフェース装置。
【請求項１１】
請求項１乃至１０記載のメモリ用インタフェース装置を実装した電子機器。
【請求項１２】
メモリ媒体が接続される端子部と、この端子部に接続された前記メモリ媒体に対する通信制御を行う制御部と、を備えたメモリ用インタフェース装置にて、前記メモリ媒体と通信を行う方法であって、
前記制御部が前記端子部に接続されたメモリ媒体との通信状況を検出する通信状況検出工程と、前記制御部が前記検出した通信状況に基づいて前記制御部と前記端子部との間の信号線上に設けられた可変ダンピング抵抗の抵抗値を変化させるよう制御するダンピング抵抗制御工程と、
を有することを特徴とするメモリ通信方法。
【請求項１３】
前記ダンピング抵抗制御工程は、前記検出した通信状況に基づいて前記メモリ媒体との通信が正常でない場合に、前記可変ダンピング抵抗の抵抗値を変化させる、ことを特徴とする請求項１２記載のメモリ通信方法。
【請求項１４】
前記ダンピング抵抗制御工程に続いて、前記制御部が前記メモリ媒体との通信時における動作周波数を変化させる動作周波数制御工程、を有することを特徴とする請求項１２又は１３記載のメモリ通信方法。
【請求項１５】
前記動作周波数制御工程は、前記検出した通信状況に基づいて前記メモリ媒体との通信が正常でない場合に、前記動作周波数を変化させる、ことを特徴とする請求項１４記載のメモリ通信方法。
【請求項１６】
前記動作周波数制御工程は、前記ダンピング抵抗制御工程にて前記可変ダンピング抵抗の抵抗値が最低値となったときに作動する、ことを特徴とする請求項１４又は１５記載のメモリ通信方法。
【請求項１７】
前記通信状況検出工程にて検出した通信状況に基づいて通信が正常である場合に、前記可変ダンピング抵抗の抵抗値を、前記メモリ媒体に対して次回に通信する時に設定する値として登録するダンピング抵抗値登録工程を有する、ことを特徴とする請求項１２，１３，１４，１５又は１６記載のメモリ通信方法。
【請求項１８】
前記通信状況検出工程にて検出した通信状況に基づいて通信が正常である場合に、前記動作周波数の値を、前記メモリ媒体に対して次回に通信する時に設定する値として登録する動作周波数登録工程を有する、ことを特徴とする請求項１５，１６又は１７記載のメモリ通信方法。
【請求項１９】
メモリ媒体が接続される端子部と、この端子部に接続された前記メモリ媒体に対する通信制御を行う制御部と、を備え、前記メモリ媒体が着脱可能なメモリ用インタフェース装置の前記制御部に、
前記端子部に接続されたメモリ媒体との通信状況を検出する通信状況検出手段と、
前記検出した通信状況に基づいて前記制御部と前記端子部との間の信号線上に設けられた可変ダンピング抵抗の抵抗値を変化させるよう制御するダンピング抵抗制御手段と、
を実現させるためのプログラム。
【請求項２０】
前記制御部に、前記メモリ媒体との通信時における動作周波数を変化させる動作周波数制御手段、を実現させるための請求項１９記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ用インタフェース装置にかかり、特に、電子機器に装備されメモリ媒体を着脱可能なインタフェース装置に関する。
【背景技術】
【０００２】
携帯電話やＰＤＡ、さらには、デジタルカメラなどの電子機器には、記憶容量を増設するためのメモリカード（メモリ媒体）を装着するインタフェース装置が装備されている。そして、このようなインタフェース装置では、メモリカードが規格さえ満足していればソフトウェア／ハードウェア的に対応可能であるため、装着されたメモリカードに対しては、基本的に正常に動作することが要求される。一方で、メモリカードは、製造メーカの違いや、同一メーカ品においても内部コントローラの変更等により電気的特性のばらつきが大きい。
【０００３】
このため、メモリカード用のインタフェース装置を有する電子機器においては、規格に対応したメモリカードの動作を保証するために、それらのばらつきを考慮し、メモリカードおよびホストＩＣの間のインタフェースの回路設計をする必要があった。ところが、携帯電話機などの電子機器の小型化に伴い、プリント基板上で理想的な配線設計を実施することは困難であるため、外部メモリカードと携帯電話機内のホストＩＣ間のインタフェース信号に、アンダーシュート、オーバーシュート、リンギング等が発生する可能性がある。そして、これらアンダーシュート、オーバーシュート等は、その大きさにより、ホストＩＣの入力規格に対して不正となる可能性があるため、ダンピング抵抗の実装が必要となっていた（下記特許文献１の背景技術を参照）。
【０００４】
ここで、上述したダンピング抵抗が実装された構成の一例を図５に示す。図５は、従来例における携帯電話機１００に装備されたメモリカード用のインタフェース装置１１０の構成を示すブロック図である。この図に示すように、従来におけるインタフェース装置１１０は、ホストＩＣ１１１と、このホストＩＣ１１１内のメモリカードインタフェース１１２と、メモリカードソケット１１３と、を備えており、このメモリカードソケット１１３には、着脱自在なメモリカード１３０が装着される。そして、ホストＩＣ１１１とメモリカード１３０との間のインタフェース信号１１３は、通常、クロック、データ、コマンド等複数本から構成され、必要に応じて、アンダーシュート／オーバーシュート／リンギング対策のためのダンピング抵抗１１４が挿入されている。
【０００５】
【特許文献１】特開２００５−２２９５５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ここで、上述したアンダーシュート、オーバーシュート、リンギング等の大きさは、メモリカードの出力バッファのドライブ能力（電流を流す（引き込む）能力）に依存することが多く、一般的にドライブ能力が高い場合にこれらの現象は大きくなる。そして、上記リンギング等を抑制するために装備するダンピング抵抗の抵抗値に関しては、動作保証する全てのメモリカードの特性に合わせて設計する必要があり、このため、ドライブ能力の高いメモリカードに合わせてホストＩＣの入力規格を満足するように設計する必要があった。
【０００７】
一方で、出力のドライブ能力が低いメモリカードにおいては、ダンピング抵抗の影響による波形なまりが大きくなり、結果として、高速動作時には、ホストＩＣでのデータ入力のＡＣ特性（セットアップ／ホールド時間）を満足することができず、メモリカードとの通信が困難となりうる。従って、このような場合でも通信を確立するためには動作周波数（データ通信用の基準クロック）を下げなければならず、通信速度が低下する、という問題があった。
【０００８】
以上のように、インタフェース装置のメモリ媒体との信号線に装備するダンピング抵抗は、ドライブ能力の高いメモリカードに合わせる必要があり、一方で、動作周波数に関しては、そのダンピング抵抗が挿入された状態におけるドライブ能力の低いメモリカードに合わせて設計を実施する必要がある。従って、設計が困難であり、インタフェース装置があらゆるメモリカードに対して最適な動作を実現することが困難であった。
【０００９】
このため、本発明では、上記従来例の有する不都合を改善し、簡易な構成にて、あらゆるメモリ媒体に対応可能な汎用性の高いメモリ用インタフェース装置を提供することをその目的とする。
【課題を解決するための手段】
【００１０】
そこで、本発明の一形態であるメモリ用インタフェース装置は、
メモリ媒体が接続される端子部と、この端子部に接続されたメモリ媒体に対する通信制御を行う制御部と、を備え、メモリ媒体が着脱可能なメモリ用インタフェース装置であって、
制御部と端子部との間の信号線上に、抵抗値が可変可能な可変ダンピング抵抗を備えた、
ことを特徴としている。
【００１１】
上記発明によると、接続されたメモリ媒体毎に、制御部と端子部との信号線上に装備されたダンピング抵抗の抵抗値を変更することができる。従って、各メモリ媒体毎の特性に応じて適切な抵抗値に設定することで、より効果的にアンダーシュートやオーバーシュート、リンギングなどの発生を抑制することができる。その結果、特性の異なるあらゆるメモリ媒体を装着したとしてもそれぞれにおいてより適切な通信状態を実現できるため、メモリ用インタフェース装置の汎用性の向上を図ることができ、メモリ媒体の動作の安定化を図ることができる。
【００１２】
そして、上記構成に加え、制御部が、メモリ媒体との通信状況を検出する通信状況検出手段と、この検出した通信状況に基づいて可変ダンピング抵抗の抵抗値を変化させるよう制御するダンピング抵抗制御手段と、を備えたことを特徴としている。また、ダンピング抵抗制御手段は、検出した通信状況に基づいてメモリ媒体との通信が正常でない場合に、可変ダンピング抵抗の抵抗値を変化させる、ことを特徴としている。また、ダンピング抵抗制御手段は、可変ダンピング抵抗の抵抗値が低くなるよう変化させる、ことを特徴としている。
【００１３】
これにより、メモリ媒体との通信状況を検出して、その状況に応じて、例えば、正常に通信が行われていない場合に、可変ダンピング抵抗の抵抗値を変化させることで、より効率よく自動的にリンギング等を抑制することができる。従って、装着されているメモリ媒体に応じてより適切な通信状態に設定することができる。特に、可変ダンピング抵抗の抵抗値を高い値から低くなるよう変化させることで、リンギング等が大きく生じているなどの不適切な状態で通信可能となってしまうことを抑制することができる。
【００１４】
さらに、上記構成に加え、制御部が、メモリ媒体との通信時における動作周波数を変化させる動作周波数制御手段を備えた、ことを特徴としている。また、動作周波数制御手段は、検出した通信状況に基づいてメモリ媒体との通信が正常でない場合に、動作周波数を変化させる、ことを特徴としている。また、動作周波数制御手段は、動作周波数が低くなるよう変化させる、ことを特徴としている。さらに、動作周波数制御手段は、可変ダンピング抵抗制御手段にてダンピング抵抗の抵抗値が最低値となったときに作動する、ことを特徴としている。
【００１５】
これにより、各メモリ媒体毎の特性に応じて、上記可変ダンピング抵抗の影響にて発生しうる波形なまりを抑制することができ、より高速な通信を実現することができる。
【００１６】
また、メモリ用インタフェース装置は、上記構成に加え、通信状況検出手段にて検出した通信状況に基づいて通信が正常である場合に、可変ダンピング抵抗の抵抗値を、メモリ媒体に対して次回に通信する時に設定する値として登録するダンピング抵抗値登録手段を備えた、ことを特徴としている。また、通信状況検出手段にて検出した通信状況に基づいて通信が正常である場合に、動作周波数の値を、メモリ媒体に対して次回に通信する時に設定する値として登録する動作周波数登録手段を備えた、ことを特徴としている。
【００１７】
これにより、一度、正常に作動することが判明した上記可変ダンピング抵抗の抵抗値や動作周波数の値が、次にメモリ媒体に対して通信するときの値として設定されることで、同一のメモリ媒体に対する高速起動を実現できる。
【００１８】
また、本発明の他の形態であるメモリ通信方法は、
メモリ媒体が接続される端子部と、この端子部に接続されたメモリ媒体に対する通信制御を行う制御部と、を備えたメモリ用インタフェース装置にて、メモリ媒体と通信を行う方法であって、
制御部が端子部に接続されたメモリ媒体との通信状況を検出する通信状況検出工程と、制御部が前記検出した通信状況に基づいて制御部と前記端子部との間の信号線上に設けられた可変ダンピング抵抗の抵抗値を変化させるよう制御するダンピング抵抗制御工程と、
を有することを特徴としている。
【００１９】
そして、ダンピング抵抗制御工程は、検出した通信状況に基づいてメモリ媒体との通信が正常でない場合に、可変ダンピング抵抗の抵抗値を変化させる、ことを特徴としている。また、ダンピング抵抗制御工程に続いて、制御部がメモリ媒体との通信時における動作周波数を変化させる動作周波数制御工程、を有することを特徴としている。そして、動作周波数制御工程は、検出した通信状況に基づいてメモリ媒体との通信が正常でない場合に、動作周波数を変化させる、ことを特徴としている。さらに、動作周波数制御工程は、ダンピング抵抗制御工程にて可変ダンピング抵抗の抵抗値が最低値となったときに作動する、ことを特徴としている。
【００２０】
また、上記メモリ通信方法は、通信状況検出工程にて検出した通信状況に基づいて通信が正常である場合に、可変ダンピング抵抗の抵抗値を、メモリ媒体に対して次回に通信する時に設定する値として登録するダンピング抵抗値登録工程を有する、ことを特徴としている。また、通信状況検出工程にて検出した通信状況に基づいて通信が正常である場合に、動作周波数の値を、メモリ媒体に対して次回に通信する時に設定する値として登録する動作周波数登録工程を有する、ことを特徴としている。
【００２１】
さらに、本発明の他の形態であるプログラムは、
メモリ媒体が接続される端子部と、この端子部に接続されたメモリ媒体に対する通信制御を行う制御部と、を備え、メモリ媒体が着脱可能なメモリ用インタフェース装置の制御部に、
端子部に接続されたメモリ媒体との通信状況を検出する通信状況検出手段と、
検出した通信状況に基づいて制御部と端子部との間の信号線上に設けられた可変ダンピング抵抗の抵抗値を変化させるよう制御するダンピング抵抗制御手段と、
を実現させる、ことを特徴としている。
【００２２】
上述した構成の方法やプログラムの発明であっても、上記メモリ用インタフェース装置と同様に作用するため、上述した本発明の目的を達成することができる。
【発明の効果】
【００２３】
本発明は、以上のように構成され機能するので、これによると、接続されたメモリ媒体毎に、各メモリ媒体毎の特性に応じて適切にダンピング抵抗の抵抗値を変更することができるため、より効果的にアンダーシュートやオーバーシュート、リンギングなどの発生を抑制することができる。従って、特性の異なるあらゆるメモリ媒体を装着したとしてもそれぞれにおいてより適切な通信状態を実現できるため、メモリ用インタフェース装置の汎用性の向上を図ることができ、メモリ媒体の動作の安定化を図ることができる、という従来にない優れた効果を有する。
【発明を実施するための最良の形態】
【００２４】
本発明は、インタフェース装置にて、接続されるメモリ媒体毎の特定に応じて、ダンピング抵抗の抵抗値を変更することができる点に特徴を有する。以下、実施例にて、携帯電話機に装備されたメモリ用インタフェース装置の構成及び動作について説明する。なお、本発明におけるメモリ用インタフェース装置は、携帯電話機以外の電子機器、例えば、ＰＤＡやゲーム機、ＩＣレコーダ、デジタルカメラ、パーソナルコンピュータ、プリンタ、などに装備されるものであってもよい。また、メモリ用インタフェース装置に着脱されるメモリ媒体は、ＳＤカードやコンパクトフラッシュ（登録商標）といったカード型メモリ媒体など、いかなるメモリ媒体であってもよい。
【実施例１】
【００２５】
本発明の第１の実施例を、図１乃至図４を参照して説明する。図１乃至図２は、本発明であるインタフェース装置の構成を示すブロック図であり、図３乃至図４は、その動作を示すフローチャートである。
【００２６】
［構成］
図１に示すように、本発明のインタフェース装置１０（メモリ用インタフェース装置）は、携帯電話機１に装備されており、メモリカード３０とのデータ通信を制御するホストＩＣ１１（制御部）と、このホストＩＣ１１内に装備されたメモリカードインタフェース１２と、メモリカードが接続されるメモリカードソケット１５（端子部）と、メモリカードインタフェース１２とメモリカードソケット１５とを接続するインタフェース信号１３（信号線）と、を備えている。そして、メモリカードソケット１５は、ＳＤカードなどのメモリカード３０（メモリ媒体）が着脱可能なよう構成されており、これにより、装着されたメモリカード３０とホストＩＣ１１との間で、データ通信が行われる。
【００２７】
そして、ホストＩＣ１１とメモリカード３０との間を接続する上述したインタフェース信号１３は、クロック、データ、コマンドなどの複数本の信号線にて構成されており、アンダーシュート／オーバーシュート／リンギング対策のための可変ダンピング抵抗１４が設けられている。この可変ダンピング抵抗１４は、その抵抗値が可変可能なよう構成されており、ホストＩＣ１１からの指令に応じて抵抗値を設定することが可能である。
【００２８】
そして、ホストＩＣ１１は、図２に示すように、カードアクセス部２１、ダンピング抵抗制御部２２、動作周波数制御部２３、設定記憶処理部２４、を備えている。これら各部２１〜２４は、ホストＩＣ１１の演算部に所定のプログラムが組み込まれることにより構築されていたり、あるいは、各演算回路が実装されることにより構成されている。さらに、ホストＩＣ１１は、設定記憶部２５を備えており、フラッシュメモリなどによって構成されている。
【００２９】
カードアクセス部２１（通信状況検出手段）は、まず、メモリカードソケット１５にメモリカード３０が装着されたことを検出すると、可変ダンピング抵抗１４の抵抗値、及び、メモリカード３０へのデータ通信時の動作周波数を設定するよう、ダンピング抵抗制御部２２と動作周波数制御部２３とに指令を発する。このとき、初めてメモリカード３０が挿入された場合には、可変ダンピング抵抗１４の抵抗値と動作周波数とがそれぞれ最大値となるよう設定する指令を出す。一方、装着状態が続いているメモリカード３０に対しては、後述するように、設定記憶部２５に記憶されている以前に正常にアクセス可能となったときの抵抗値と動作周波数の値を読み取って、可変ダンピング抵抗１４の抵抗値と動作周波数とがその値となるよう、ダンピング抵抗制御部２２と動作周波数制御部２３とに設定する指令を出す。
【００３０】
そして、カードアクセス部２１は、上述したように可変ダンピング抵抗１４の抵抗値や動作周波数が設定された後に、メモリカードソケット１５に装着されたメモリカード３０に対してアクセスを行い、当該メモリカード３０との通信状況を検出する。具体的には、カードアクセスの際にメモリカード３０に対してアクセス用の制御コマンドを送出し、このコマンドに対するメモリカード３０からの応答信号を待ち、当該応答信号を正常に受け付けることができるか、あるいは、受信した応答信号に異常が無いか（ＣＲＣエラー発生等の異常が無いか）、などを検知して、正常に通信が行われるか否かを判断する処理を行う。そして、正常にアクセス可能である場合には、メモリカード３０へのアクセスを継続して当該メモリカード３０とのデータ通信処理を行う。さらに、メモリカード３０のデータ通信が正常終了した後には、正常に終了した旨と、そのときの動作設定値である可変ダンピング抵抗１４の抵抗値と動作周波数との値を、設定記憶処理部２３に通知する。
【００３１】
一方、カードアクセス部２１が、上述したようにメモリカード３０からの応答信号の有無などに基づいて当該メモリカード３０に対して正常にアクセス可能でない場合には、その旨の通知を、ダンピング抵抗制御部２２、動作周波数制御部２３、設定記憶部２４に対して行う。なお、上記アクセス動作は、後述するように、ダンピング抵抗制御部２２による可変ダンピング抵抗１４の抵抗値の変更設定や、動作周波数制御部２３による動作周波数の変更設定が行われるたびに実行される。
【００３２】
ダンピング抵抗制御部２２（ダンピング抵抗制御手段）は、上記カードアクセス部２１から可変ダンピング抵抗１４の設定指令を受けると、その抵抗値に設定するよう可変ダンピング抵抗１４に対して指令を発する。例えば、設定記憶部２５に記憶された抵抗値、あるいは、最大抵抗値、に設定するよう可変ダンピング抵抗１４の抵抗値を制御する。そして、抵抗値の変更制御が終わると、その旨をカードアクセス部２１に通知する。
【００３３】
また、ダンピング抵抗制御部２２は、カードアクセス部２１から、メモリカード３０へのアクセスが正常でない旨の通知を受けると、現在の抵抗値からその値を予め設定された値だけ低くなるよう、可変ダンピング抵抗１４の抵抗値を制御する。このとき、可変ダンピング抵抗１４の抵抗値は、その値を段階的に下げるよう設定されている。そして、抵抗値の変更制御が終わると、その旨をカードアクセス部２１に通知する。さらに、ダンピング抵抗制御手段２２は、可変ダンピング抵抗１４の抵抗値が最低値となった場合に、動作周波数制御部２３に通知する。
【００３４】
また、動作周波数制御部２３（動作周波数制御手段）は、上記カードアクセス部２１から動作周波数の設定指令を受けると、その周波数でメモリカード３０とのデータ通信を行うよう設定する。例えば、設定記憶部２５に記憶された動作周波数、あるいは、最大動作周波数、に設定するよう制御する。そして、動作周波数の変更制御が終わると、その旨をカードアクセス部２１に通知する。
【００３５】
また、動作周波数制御部２３は、カードアクセス部２１からメモリカード３０へのアクセスが正常でない旨の通知を受け、かつ、ダンピング抵抗制御部２２から可変ダンピング抵抗の抵抗値が最低値となった旨の通知を受けると、現在の動作周波数からその値を予め設定された値だけ低くなるよう制御する。このとき、動作周波数は、その値を段階的に下げるよう設定されている。そして、動作周波数の変更制御が終わると、その旨をカードアクセス部２１に通知する。
【００３６】
なお、上記では、ダンピング抵抗制御部２２や動作周波数制御部２３が、可変ダンピング抵抗１４の抵抗値や動作周波数を下げるよう制御する場合を例示したが、これに限定されず、増加するよう抵抗値や動作周波数を変化させるよう制御してもよい。
【００３７】
また、設定記憶処理部２４（ダンピング抵抗値登録手段、動作周波数登録手段）は、カードアクセス部２１からメモリカード３０へのアクセスが正常終了した旨と、そのときの動作設定値である可変ダンピング抵抗１４の抵抗値及び動作周波数と、の通知を受けると、通知を受けた抵抗値と動作周波数の値を、それぞれ次回にアクセスを行うときに設定する値として、設定記憶部２５に記憶する機能を有する。
【００３８】
［動作］
次に、上記構成のインタフェース装置１０の動作を、図３乃至図４のフローチャートを参照して説明する。
【００３９】
まず、携帯電話機１のメモリカードソケット１５にメモリカード３０が挿入されると（ステップＳ１）、ホストＩＣ１１はこれを検知し、可変ダンピング抵抗１４の抵抗値及び動作周波数をそれぞれ最大値となるよう制御する（ステップＳ２）。そして、かかる状態で、メモリカード３０へのアクセスを開始する（ステップＳ３）。
【００４０】
このとき、ホストＩＣ１１は、メモリカード３０に対して制御コマンドを送出し、このコマンドに対するメモリカード３０からの応答信号を待ち、応答信号を正常に受け付けることができるか、あるいは、受信した応答信号に異常が無いか（ＣＲＣエラー発生等の異常が無いか）、などを検知し、正常にアクセスできるか否かを調べる（ステップＳ４、通信状態検出工程）。
【００４１】
そして、メモリカード３０からの応答信号がなく、あるいは、受信した応答信号が異常であり、メモリカード３０へのアクセスが正常に実施されない場合には（ステップＳ４にてノー）、最大値であった可変ダンピング抵抗１４の抵抗値を減少させる（ステップＳ５にてノー、ステップＳ６、ダンピング抵抗制御工程）。その後、再度、ホストＩＣ１１にてメモリカード３０へのアクセスが正常に実施できるか否かを調べ（ステップＳ４）、アクセスが正常に実施できるまで（ステップＳ４にてノー）、可変ダンピング抵抗１４の抵抗値を段階的に減少するよう制御する（ステップＳ５にてノー、ステップＳ６）。
【００４２】
そして、可変ダンピング抵抗１４の抵抗値をある値に設定した段階で、メモリカード３０への正常なアクセスが可能となると（ステップＳ４にてイエス、図４の符号Ａに進む）、そのままアクセスを継続してデータ通信等を行う（ステップＳ１１）。その後、メモリカード３０へのアクセスが完了すると（ステップＳ１２）、そのときの可変ダンピング抵抗１４の抵抗値と動作周波数との値を、次回のアクセス時の設定値として設定記憶部２５に記憶する（ステップＳ１３、ダンピング抵抗登録工程、動作周波数登録工程）。
【００４３】
一方で、ステップＳ４にてメモリカード３０に対して正常にアクセスできない状態が続き（ステップＳ４にてノー）、可変ダンピング抵抗１４の抵抗値を段階的に下げ、その値が可変ダンピング抵抗１４の最小値（例えば、「０」）になった場合には（ステップＳ５にてイエス）、ホストＩＣ１１は、動作周波数を下げるよう制御する（ステップＳ７にてノー、ステップＳ８、動作周波数制御工程）。そして、動作周波数は、メモリカード３０へのアクセスが正常に実施されるまで（ステップＳ９にてノー）、段階的に行われる（ステップＳ７にてノー、ステップＳ８）。その後、ある動作周波数の値にて、メモリカード３０へのアクセスが正常に行われるようになると（ステップＳ９にてイエス、図４の符号Ａに進む）、上述同様に、メモリカード３０へのアクセスを継続し（ステップＳ１１）、データ通信等が終了してアクセスが完了すると（ステップＳ１２）、そのときの動作周波数及び可変ダンピング抵抗１４の抵抗値を、次回のアクセス時の設定値として記憶する（ステップＳ１３、ダンピング抵抗登録工程、動作周波数登録工程）。
【００４４】
但し、動作周波数が最低値になっても（ステップＳ７にてイエス）、メモリカード３０へのアクセスが正常に実施されない場合には、メモリカード３０の故障等が考えられるため、当該メモリカード３０へのアクセス処理を中断する（ステップＳ１０）。
【００４５】
その後、メモリカード３０が抜かれることなく（ステップＳ１４にてノー）、上述したように一度正常なアクセスが行われているメモリカード３０に対して再度アクセスが行われるときには（ステップＳ１５にてイエス）、ステップＳ１３で設定記憶部２５に登録された抵抗値と動作周波数を読み取り、可変ダンピング抵抗１４の抵抗値と動作周波数とがかかる値になるよう設定する（ステップＳ１６）。この状態で、上述同様にメモリカード３０へのアクセスを行うことで（ステップＳ１７）、正常なアクセスが可能となる。
【００４６】
以上のように、本発明では、メーカや製品の違いなど、各種要因によりドライブ能力にばらつきが存在するメモリカード３０に応じて、リンギング等が生じないよう正常にアクセス可能な抵抗値に設定することができ、インタフェース装置１０の汎用性の向上を図ることができると共に、メモリカード３０の動作の安定化を図ることができる。また、このとき、携帯電話機１における最適（最速）な動作周波数に設定することができ、より高速動作が可能となる。また、一度、正常に作動することが判明したメモリカード３０に対しては、正常アクセス時のダンピング抵抗の抵抗値や動作周波数の値を登録しておき、次回のアクセス時に設定することで、同一のメモリカード３０に対する高速起動を実現できる。
【００４７】
ここで、上記では、まず可変ダンピング抵抗１４の抵抗値の調整を行い、その値が最低値となってもメモリカード３０への正常なアクセスが実施できなかった場合に、動作周波数の変更を実施しているが、上述した順序にて抵抗値と動作周波数を設定することに限定されない。例えば、可変ダンピング抵抗１４の抵抗値の変更と動作周波数の変更とを交互に実施してもよい。具体的には、可変ダンピング抵抗１４の抵抗値を一段階下げるよう変更しても正常にアクセスできず、当該抵抗値が最低値でなくても、その後、動作周波数を一段階下げるよう変更して、正常にアクセスできるか否かを調べてもよい。そして、その後さらに、正常にアクセスできるまで、可変ダンピング抵抗１４の抵抗値の変更と動作周波数の変更とを交互に繰り返す。
【産業上の利用可能性】
【００４８】
本発明は、携帯電話機やＰＤＡ、デジタルカメラなど、ＳＤカードなどのメモリカードを装着可能なインタフェースを有する電子機器に利用することができ、産業上の利用可能性を有する。
【図面の簡単な説明】
【００４９】
【図１】本実施例における携帯電話機の構成を示すブロック図である。
【図２】図１に開示したホストＩＣの構成を示す機能ブロック図である。
【図３】携帯電話機におけるメモリカードへのアクセス動作を示すフローチャートである。
【図４】携帯電話機におけるメモリカードへのアクセス動作を示すフローチャートであり、図３の続きを示す。
【図５】従来例における携帯電話機の構成を示すブロック図である。
【符号の説明】
【００５０】
１  携帯電話機
１０  インタフェース装置
１１  ホストＩＣ
１２  メモリカードインタフェース
１３  インタフェース信号
１４  可変ダンピング抵抗
１５  メモリカードソケット
２１  カードアクセス部
２２  ダンピング抵抗制御部
２３  動作周波数制御部
２４  設定記憶処理部
２５  設定記憶部
３０  メモリカード
【図１】
2008041009.tif 000003
【図２】
2008041009.tif 000004
【図３】
2008041009.tif 000005
【図４】
2008041009.tif 000006
【図５】
2008041009.tif 000007