(57)【要約】【課題】偏向特性の悪化を防ぐことでき、かつ、ドループ率の低下を防ぐことができる半導体レーザ素子およびその製造方法を提供する。【解決手段】ｎ型ＧａＡｓ基板１０１は、表面に断面略矩形状の溝１０３，１０４が形成され、かつ、溝１０３と溝１０４との間にリッジが形成されている。溝１０３，溝１０４内には、ｎ型ＧａＡｓバッファ層１０７、ｎ型ＡｌＧａＡｓ下クラッド層１０８、ノンドープＡｌＧａＡｓ下光ガイド層１０９、ノンドープＧａＡｓ／ＡｌＧａＡｓ多重量子井戸構造活性層１１０、ノンドープＡｌＧａＡｓ上光ガイド層１１１、ｐ型ＡｌＧａＡｓ第１上クラッド層１１２、ｐ型ＧａＡｓエッチングストップ層１１３、ｐ型ＡｌＧａＡｓ第２上クラッド層１１４、ｐ型ＧａＡｓキャップ層１１５および電流ブロック層１１８が形成されている。これらの層の表面はｎ型ＧａＡｓ基板１０１の表面に対して略平行になっている。【選択図】図１Ｊ
2008091759.tif 000002
【特許請求の範囲】
【請求項１】
表面に形成された少なくとも２つの溝と、上記溝と上記溝との間を仕切るリッジとを有する半導体基板と、
上記各溝内に形成され、上記半導体基板の表面と略平行な表面を有するエピタキシャル成長層と
を備えたことを特徴とする半導体レーザ素子。
【請求項２】
請求項１に記載の半導体レーザ素子において、
上記半導体基板の裏面と上記溝の底面との間の距離は、６０μｍ以上１００μｍ以下であることを特徴とする半導体レーザ素子。
【請求項３】
請求項１に記載の半導体レーザ素子において、
上記リッジの幅は３μｍ以上２０μｍ以下であることを特徴とする半導体レーザ素子。
【請求項４】
請求項１に記載の半導体レーザ素子において、
上記エピタキシャル成長層はＡｌＧａＡｓからなることを特徴とする半導体レーザ素子。
【請求項５】
請求項１に記載の半導体レーザ素子において、
上記エピタキシャル成長層はＧａＩｎＡｓＰからなることを特徴とする半導体レーザ素子。
【請求項６】
請求項１に記載の半導体レーザ素子において、
上記溝内のエピタキシャル成長層による発振波長は、その溝とは別の溝内のエピタキシャル成長層による発振波長と異なることを特徴とする半導体レーザ素子。
【請求項７】
半導体基板の表面に、少なくとも２つの溝と、上記溝と上記溝との間を仕切るリッジとを形成する工程と、
上記半導体基板の表面において上記溝以外の部分上にマスクを形成した後、上記各溝内に、上記半導体基板の表面と略平行な表面を有するエピタキシャル成長層を選択成長で形成する工程と
を備えたことを特徴とする半導体レーザ素子の製造方法。
【請求項８】
請求項７に記載の半導体レーザ素子の製造方法において、
上記マスクは誘電体膜で形成することを特徴とする半導体レーザ素子の製造方法。
【請求項９】
請求項７に記載の半導体レーザ素子の製造方法において、
上記マスクは金属で形成することを特徴とする半導体レーザ素子の製造方法。
【請求項１０】
請求項７に記載の半導体レーザ素子の製造方法において、
上記マスクの厚みは３μｍ以上であることを特徴とする半導体レーザ素子の製造方法。
【請求項１１】
請求項７に記載の半導体レーザ素子の製造方法において、
上記リッジはドライエッチングで形成することを特徴とする半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばIII−Ｖ族化合物半導体、具体的にはＡｌＧａＡｓ系化合物半導体等を用いて形成される半導体レーザ素子およびその製造方法に関する。
【背景技術】
【０００２】
半導体レーザの用途として、ＣＤ（コンパクトディスク）、ＭＤ（ミニディスク）、ＤＶＤ（デジタル万能ディスク）用以外にＯＡ（オフィスオートメーション）機器として、レーザビームプリンタに対するニーズが高まってきており、さらなる印刷速度の高速化のため光源のマルチビーム化が進んでいる。
【０００３】
従来は、発振波長が互いに異なる複数の半導体レーザ素子をレーザビームプリンタに搭載することにより、レーザビームプリンタの印刷速度の高速化していたが、レーザビームプリンタのコンパクト化や入力端子を減らすため、複数の独立制御可能なレーザ部を有する１チップのマルチビーム型半導体レーザ素子の開発が行われている。
【０００４】
レーザビームプリンタは、レーザ光を感光体の走査線方向に照射し、トナーを印刷用紙に現像する。これまで、レーザビームプリンタの印刷速度は、レーザ光を走査線方向に振り分ける多面鏡の回転速度によって決まっていたが、多面鏡の回転速度にも限界があり、さらにプリンタのカラー化が進み、ブラックの他、ＲＧＢを印字する必要が生じたため、更なる高速化を目指して技術開発が必要となっている。
【０００５】
マルチビーム型半導体レーザ素子は複数のレーザ光を出射するが、そのレーザ光間のピッチが狭い程、レーザビームプリンタの分解能が良くなる。
【０００６】
また、マルチビーム型半導体レーザ素子は均一なレーザ特性で２あるいは４ビームのレーザ光を出射する必要が求められるため、レーザ光間の干渉を最小限に抑える上で、レーザ発振部の活性層と他のレーザ発振部の活性層とを分離する必要がある。
【０００７】
以下、図３Ａ〜図３Ｅを用いて従来のマルチビーム型半導体レーザ素子の製造方法について説明する。
【０００８】
まず、図３Ａに示すｎ型ＧａＡｓ基板３０１を準備して、図３Ｂに示すように、ｎ型ＧａＡｓバッファ層３０２、ｎ型ＡｌＧａＡｓ第１クラッド層３０３、ノンドープＡｌＧａＡｓ第１上光ガイド層３０４、ノンドープＧａＡｓ／ＡｌＧａＡｓ多重量子井戸層３０５、ノンドープＡｌＧａＡｓ第２下光ガイド層３０６、ｐ型ＡｌＧａＡｓ第１クラッド層３０７、ＧａＡｓエッチングストップ層３０８、ｐ型ＡｌＧａＡｓ第２クラッド層３０９およびｐ型ＧａＡｓキャップ層３１０を順次積層する。
【０００９】
次に、上記ｐ型ＧａＡｓキャップ層３１０上にマスクを形成して、ウエットエッチングを行った後、マスクを除去する。これにより、図３Ｃに示すように、リッジ形状のｐ型ＡｌＧａＡｓ第２クラッド層３０９およびｐ型ＧａＡｓキャップ層３１０が得られる。
【００１０】
次に、図３Ｄに示すように、上記ｐ型ＡｌＧａＡｓ第２クラッド層３０９およびｐ型ＧａＡｓキャップ層３１０の両側に、ｎ型ＧａＡｓ電流ブロック層３１１を形成する。さらに、上記ｎ型ＧａＡｓ電流ブロック層上にｐ側電極３１２を形成する。
【００１１】
最後に、図３Ｅに示すように、ｎ型ＧａＡｓ基板３０１下にｎ側電極３１３を形成した後、ドライエッチングによって、ｎ型ＧａＡｓ電流ブロック層３１１の表面からｎ型ＧａＡｓ基板３０１に達する溝３１４を形成する。この溝３１４の一方の側方には第１のレーザ部３１５が形成され、溝３１４の他方の側方には第２のレーザ部３１５が形成される。
【００１２】
このように、従来の技術では、レーザ部の間を活性層を横切る深さまでエッチングしてマルチビーム化を行ってきたが、狭ビームピッチ、例えば２０μｍ以下のビーム間隔を要するレーザ素子においては、横方向へのエッチングが無視できないため、ウエットエッチングが使用できず、ＲＩＥ（リアクティブイオンエッチング）やＩＣＰ（誘導結合型プラズマ）等のドライエッチングにより形成している。
【００１３】
しかしながら、上記ドライエッチングを使用すると、ドライエッチングで活性層の一部を除去して２つの活性層に分割するため、分割後の活性層にダメージが残る恐れがあり、特性の悪化、信頼性の低下を招く恐れがある。
【００１４】
この恐れを解消する方法としては、例えば特開平６−９７５７６号公報（特許文献１）の発明がある。この発明は、制御性及び信頼性の向上をはかった独立駆動型の２ビームレーザ基本構造とする半導体レーザとその製法を提供するものである。
【００１５】
この発明によれば、図４に示すように、｛１００｝結晶面を主面とするｐ型化合物半導体基板４０１に＜０１１＞結晶軸方向に沿ってリッジ４０２を形成している。
【００１６】
上記リッジ４０２上には断面ほぼ３角形の半導体部Ｅが形成されている。この半導体部Ｅは、ｐ型第１のクラッド層４０３と電流阻止層４０４とのエピタキシャル成長層が｛１１１｝Ｂ結晶面により挟まれて閉じ込められたものである。
【００１７】
また、上記半導体部Ｅの一方の側方には第１の半導体レーザ部４５０が形成され、半導体部Ｅの他方の側方には第２半導体レーザ部４５１が形成されている。この第１の半導体レーザ部４５０と第２の半導体レーザ部４５１とは、それぞれ、ｐ型第２のクラッド層４０５、活性層４０６、ｎ型第３のクラッド層４０７、ｐ型電流狭窄層４０８およびｎ型第４のクラッド層４０９を有している。上記第１の半導体レーザ部４５０および第２の半導体レーザ部４５１は一回のエピタキシャル成長により構成される。
【００１８】
なお、図４において、４１０はキャップ層であり、４３１，４３２，４３３は電極である。
【００１９】
しかし、図４のマルチビーム型半導体レーザ素子をジャンクションダウンでダイボンドすると、ウエハの表面つまり素子表面が平らでないため、マルチビーム型半導体レーザ素子の一部にダイボンド時に大きな圧力が作用する。
【００２０】
その結果、上記マルチビーム型半導体レーザ素子に歪みが入り、偏向特性が悪くなるという問題がある。
【００２１】
一方、上記マルチビーム型半導体レーザ素子をジャンクションアップにすると、温度特性が良くないため、レーザビームプリンタ用レーザで求められるドループ率の低下を招くという問題がある。
【特許文献１】特開平６−９７５７６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
そこで、本発明の課題は、偏向特性の悪化を防ぐことでき、かつ、ドループ率の低下を防ぐことができる半導体レーザ素子およびその製造方法を提供することにある。
【課題を解決するための手段】
【００２３】
上記課題を解決するため、本発明の半導体レーザ素子は、
表面に形成された少なくとも２つの溝と、上記溝と上記溝との間を仕切るリッジとを有する半導体基板と、
上記各溝内に形成され、上記半導体基板の表面と略平行な表面を有するエピタキシャル成長層と
を備えたことを特徴としている。
【００２４】
上記構成の半導体レーザ素子によれば、上記エピタキシャル成長層の表面を半導体基板の表面と略平行にするので、各溝内のエピタキシャル成長層上に形成する電極の高さを略揃えることができる。つまり、上記溝内のエピタキシャル成長層上の電極の表面と、その溝とは別の溝内のエピタキシャル成長層上の電極の表面とが、略同一平面に含まれるようにすることができる。
【００２５】
したがって、半導体レーザ素子をジャンクションダウンでダイボンドしても、半導体レーザ素子の一部に大きな圧力が作用しないので、半導体レーザ素子に入る歪みを小さくして、半導体レーザ素子における偏向特性の悪化を防ぐことができる。
【００２６】
また、上記エピタキシャル成長層は各溝内に形成することによって、エピタキシャル成長層の熱が半導体基板を介して放熱され、半導体レーザ素子の温度特性が良好になるので、ドループ率の低下を防ぐことができる。
【００２７】
また、上記エピタキシャル成長層は各溝内に形成するので、ドライエッチングによるダメージがエピタキシャル成長層に残るのを防ぐことができる。
【００２８】
また、上記エピタキシャル成長層は各溝内に形成するので、溝内のエピタキシャル成長層はその溝とは別の溝内のエピタキシャル成長層に対して、エッチングプロセス無しで分離することができ、かつ、絶縁されてショートするのを防ぐことができる。
【００２９】
一実施形態の半導体レーザ素子では、
上記半導体基板の裏面と上記溝の底面との間の距離は、６０μｍ以上１００μｍ以下である。
【００３０】
上記実施形態の半導体レーザ素子によれば、上記半導体基板の裏面と溝の底面との間の距離を６０μｍ以上にするので、ウエハの割れによる歩留の低下を防ぐことができる。
【００３１】
また、上記半導体基板の裏面と溝の底面との間の距離を１００μｍ以下にするので、チップの分割が容易にできる。
【００３２】
一実施形態の半導体レーザ素子では、
上記リッジの幅は３μｍ以上２０μｍ以下である。
【００３３】
上記実施形態の半導体レーザ素子によれば、上記リッジの幅を２０μｍ以下にするので、２０μｍ以下の狭ビームピッチの半導体レーザ素子を作成することができる。
【００３４】
また、上記リッジの幅を３μｍ以上にするので、リッジが倒れるのを防ぐことが出来る。
【００３５】
一実施形態の半導体レーザ素子では、
上記エピタキシャル成長層はＡｌＧａＡｓからなる。
【００３６】
上記実施形態の半導体レーザ素子によれば、上記エピタキシャル成長層がＡｌＧａＡｓからなるので、赤外のマルチビーム型レーザ素子を作製することができる。
【００３７】
一実施形態の半導体レーザ素子では、
上記エピタキシャル成長層はＧａＩｎＡｓＰからなる。
【００３８】
上記実施形態の半導体レーザ素子によれば、上記エピタキシャル成長層がＧａＩｎＡｓＰからなるので、誘電体膜をマスクに用いて、エピタキシャル成長層を選択成長させることができる。
【００３９】
一実施形態の半導体レーザ素子では、
上記溝内のエピタキシャル成長層による発振波長は、その溝とは別の溝内のエピタキシャル成長層による発振波長と異なる。
【００４０】
上記実施形態の半導体レーザ素子によれば、上記溝内のエピタキシャル成長層による発振波長が、その溝とは別の溝内のエピタキシャル成長層による発振波長と異なるので、２波長のマルチビーム型レーザ素子を作製することができる。
【００４１】
本発明の半導体レーザ素子の製造方法は、
半導体基板の表面に、少なくとも２つの溝と、上記溝と上記溝との間を仕切るリッジとを形成する工程と、
上記半導体基板の表面において上記溝以外の部分上にマスクを形成した後、上記各溝内に、上記半導体基板の表面と略平行な表面を有するエピタキシャル成長層を選択成長で形成する工程と
を備えたことを特徴としている。
【００４２】
上記構成の半導体レーザ素子の製造方法によれば、上記半導体基板の表面に、少なくとも２つの溝と、溝と溝との間を仕切るリッジとを形成する。
【００４３】
次に、上記半導体基板の表面において溝以外の部分上にマスクを形成した後、各溝内に、上記半導体基板の表面と略平行な表面を有するエピタキシャル成長層を選択成長で形成する。
【００４４】
このように、上記エピタキシャル成長層の表面を半導体基板の表面と略平行にするので、各溝内のエピタキシャル成長層上に形成する電極の高さを略揃えることができる。つまり、上記溝内のエピタキシャル成長層上の電極の表面と、その溝とは別の溝内のエピタキシャル成長層上の電極の表面とが、略同一平面に含まれるようにすることができる。
【００４５】
したがって、半導体レーザ素子をジャンクションダウンでダイボンドしても、半導体レーザ素子の一部に大きな圧力が作用しないので、半導体レーザ素子に入る歪みを小さくして、半導体レーザ素子における偏向特性の悪化を防ぐことができる。
【００４６】
また、上記エピタキシャル成長層は各溝内に形成することによって、エピタキシャル成長層の熱が半導体基板を介して放熱され、半導体レーザ素子の温度特性が良好になるので、ドループ率の低下を防ぐことができる。
【００４７】
また、上記エピタキシャル成長層は各溝内に形成するので、ドライエッチングによるダメージがエピタキシャル成長層に残るのを防ぐことができる。
【００４８】
また、上記エピタキシャル成長層は各溝内に形成するので、溝内のエピタキシャル成長層はその溝とは別の溝内のエピタキシャル成長層に対して、エッチングプロセス無しで分離することができ、かつ、絶縁されてショートするのを防ぐことができる。
【００４９】
一実施形態の半導体レーザ素子の製造方法では、
上記マスクは誘電体膜で形成する。
【００５０】
上記実施形態の半導体レーザ素子の製造方法によれば、上記マスクを誘電体膜で形成するので、溝内のみにエピタキシャル成長層を選択成長させることができる。
【００５１】
一実施形態の半導体レーザ素子の製造方法では、
上記マスクは金属で形成する。
【００５２】
上記実施形態の半導体レーザ素子の製造方法によれば、上記マスクを金属で形成するので、溝内のみにエピタキシャル成長層を選択成長することができ、かつ、エピタキシャル成長層がＡｌを含む材料でも、エピタキシャル成長層を除去することなく、マスクを剥離できる。
【００５３】
一実施形態の半導体レーザ素子の製造方法では、
上記マスクの厚みは３μｍ以上である。
【００５４】
上記実施形態の半導体レーザ素子の製造方法によれば、上記マスクの厚みを３μｍ以上にするので、溝内のエピタキシャル成長層と、その溝とは別の溝内のエピタキシャル成長層とを、確実に分離することができる。
【００５５】
一実施形態の半導体レーザ素子の製造方法では、
上記リッジはドライエッチングで形成する。
【００５６】
上記実施形態の半導体レーザ素子の製造方法によれば、上記リッジをドライエッチングで形成するので、リッジの側面つまり溝の側面を半導体基板の表面に対して略垂直にすることができる。
【００５７】
したがって、上記エピタキシャル成長層の側面を半導体基板の表面に対して略垂直にすることができる。
【発明の効果】
【００５８】
本発明の半導体レーザ素子によれば、エピタキシャル成長層の表面を半導体基板の表面と略平行とするので、各溝内のエピタキシャル成長層上に形成する電極の高さを略揃えることができる。つまり、上記溝内のエピタキシャル成長層上の電極の表面と、その溝とは別の溝内のエピタキシャル成長層上の電極の表面とが、略同一平面に含まれるようにすることができる。
【００５９】
したがって、半導体レーザ素子をジャンクションダウンでダイボンドしても、半導体レーザ素子の一部に大きな圧力が作用しないので、半導体レーザ素子に入る歪みを小さくして、半導体レーザ素子における偏向特性の悪化を防ぐことができる。
【００６０】
また、上記エピタキシャル成長層は各溝内に形成することによって、エピタキシャル成長層の熱が半導体基板を介して放熱され、半導体レーザ素子の温度特性が良好になるので、ドループ率の低下を防ぐことができる。
【００６１】
また、上記エピタキシャル成長層は各溝内に形成するので、ドライエッチングによるダメージがエピタキシャル成長層に残るのを防ぐことができる。
【００６２】
また、上記エピタキシャル成長層は各溝内に形成するので、溝内のエピタキシャル成長層はその溝とは別の溝内のエピタキシャル成長層に対して、エッチングプロセス無しで分離することができ、かつ、絶縁されてショートするのを防ぐことができる。
【００６３】
また、本発明の半導体レーザ素子の製造方法によれば、エピタキシャル成長層の表面を半導体基板の表面と略平行とするので、各溝内のエピタキシャル成長層上に形成する電極の高さを略揃えることができる。つまり、上記溝内のエピタキシャル成長層上の電極の表面と、その溝とは別の溝内のエピタキシャル成長層上の電極の表面とが、略同一平面に含まれるようにすることができる。
【００６４】
したがって、半導体レーザ素子をジャンクションダウンでダイボンドしても、半導体レーザ素子の一部に大きな圧力が作用しないので、半導体レーザ素子に入る歪みを小さくして、半導体レーザ素子における偏向特性の悪化を防ぐことができる。
【００６５】
また、上記エピタキシャル成長層は各溝内に形成することによって、エピタキシャル成長層の熱が半導体基板を介して放熱され、半導体レーザ素子の温度特性が良好になるので、ドループ率の低下を防ぐことができる。
【００６６】
また、上記エピタキシャル成長層は各溝内に形成するので、ドライエッチングによるダメージがエピタキシャル成長層に残るのを防ぐことができる。
【００６７】
また、上記エピタキシャル成長層は各溝内に形成するので、溝内のエピタキシャル成長層はその溝とは別の溝内のエピタキシャル成長層に対して、エッチングプロセス無しで分離することができ、かつ、絶縁されてショートするのを防ぐことができる。
【発明を実施するための最良の形態】
【００６８】
以下、本発明の半導体レーザ素子を図示の実施の形態により詳細に説明する。
【００６９】
（第１実施形態）
図１Ａ〜図１Ｊに、本発明の第１実施形態のＡｌＧａＡｓ系化合物半導体レーザ素子の製造工程図を示す。この半導体レーザ素子はマルチビーム型レーザ素子である。
【００７０】
上記半導体レーザ素子の製造方法では、まず、図１Ａに示すｎ型ＧａＡｓ基板１１０１を準備して、図１Ｂに示すように、ｎ型ＧａＡｓ基板１１０１の表面上に金属マスク１０２を形成する。なお、上記ｎ型ＧａＡｓ基板１１０１は半導体基板の一例である。
【００７１】
次に、ＲＩＥもしくはＩＣＰ等のドライエッチングを行って、ｎ型ＧａＡｓ基板１１０１の一部を除去した後、金属マスク１０２を除去する。これにより、図１Ｃに示すｎ型ＧａＡｓ基板１０１が得られる。なお、上記ｎ型ＧａＡｓ基板１０１は半導体基板の一例である。
【００７２】
上記ｎ型ＧａＡｓ基板１０１は、表面に断面略矩形状の溝１０３，１０４が形成され、かつ、溝１０３と溝１０４との間にリッジ１０５が形成されている。このリッジ１０５の側面はｎ型ＧａＡｓ基板１０１の表面に略垂直になっている。つまり、上記溝１０３，１０４は、それぞれ、ｎ型ＧａＡｓ基板１０１の表面に略垂直な側面を有している。
【００７３】
上記リッジ１０５の幅を変えることにより、後述する第１のレーザ部１１９，第２のレーザ部１２０間の距離を変えることができるので、２０μｍ以下の狭いピッチのマルチビーム型レーザ素子の作製も可能である。
【００７４】
上記溝１０３，１０４の深さは、後工程で形成するｎ型ＧａＡｓバッファ層１０７からｐ型ＧａＡｓキャップ層１１１５までの層厚の合計値と略等しくする。具体的には、上記溝１０３，１０４の深さは３μｍ以上５μｍ以下にする。これにより、後工程で形成する電流ブロック層１１８の表面と、ｎ型ＧａＡｓ基板１０１の表面とを略面一にすることができる。つまり、上記電流ブロック層１１８の表面とｎ型ＧａＡｓ基板１０１の表面とが略同一平面に含まれるようにすることができる。
【００７５】
また、上記溝１０３，１０４の底面とｎ型ＧａＡｓ基板１０１の裏面との間の距離は６０μｍ以上１００μｍ以下にする。これにより、エッチングが原因によるウエハの割れを防ぐことができる。
【００７６】
次に、図１Ｄに示すように、上記ｎ型ＧａＡｓ基板１０１の表面において溝１０３，１０４以外の部分上に、厚みが３μｍ以上であって例えばＭｏからなる金属マスク１０６を形成する。なお、上記金属マスク１０６はマスクの一例である。
【００７７】
次に、図１Ｅに示すように、上記溝１０３，１０４内に、ｎ型ＧａＡｓバッファ層１０７、ｎ型ＡｌＧａＡｓ下クラッド層１０８、ノンドープＡｌＧａＡｓ下光ガイド層１０９、ノンドープＧａＡｓ／ＡｌＧａＡｓ多重量子井戸構造活性層１１０、ノンドープＡｌＧａＡｓ上光ガイド層１１１、ｐ型ＡｌＧａＡｓ第１上クラッド層１１２、ｐ型ＧａＡｓエッチングストップ層１１３、ｐ型ＡｌＧａＡｓ第２上クラッド層１１１４およびｐ型ＧａＡｓキャップ層１１１５を選択成長させる。なお、上記ｎ型ＧａＡｓバッファ層１０７からｐ型ＧａＡｓキャップ層１１１５までの各層はエピタキシャル成長層の一例である。
【００７８】
上記ｎ型ＧａＡｓバッファ層１０７からｐ型ＧａＡｓキャップ層１１１５までを選択成長させるとき、金属マスク１０６の厚みは３μｍ以上であることによって、溝１０３，１０４内に成長する層と、金属マスク１０６上に成長するポリ部１１６とを分離することができる。これにより、次のポリ部１１６の除去が容易になる。
【００７９】
上記ｎ型ＧａＡｓバッファ層１０７からｐ型ＧａＡｓキャップ層１１１５までの各層の表面は、ｎ型ＧａＡｓ基板１０１の表面と略平行になっている。
【００８０】
次に、上記金属マスク１０６およびポリ部１１６を除去する。この際、ＡｌＧａＡｓなどのＡｌを含むエピタキシャル成長層はＳｉＯ２やＳｉＮのエッチャントであるＨＦによりエッチングするため、Ｍｏからなる金属マスク１０６はＨＦでエッチングがされなくて好ましい。
【００８１】
上記溝１０３，１０４内に、ＧａＩｎＡｓＰのようにＡｌを含まないエピタキシャル成長層を形成する場合に関しては、ＨＦによってエッチングされないため、金属マスク１０６の代わりに誘電膜をマスクとして使用できる。
【００８２】
次に、図１Ｆに示すように、ｎ型ＧａＡｓ基板１０１およびｐ型ＧａＡｓキャップ層１１１５上にレジストマスク１２４を形成する。
【００８３】
次に、上記ｐ型ＡｌＧａＡｓ第２上クラッド層１１１４およびｐ型ＧａＡｓキャップ層１１１５の一部をエッチングで除去することにより、リッジ部を形成する。つまり、図１Ｇに示すように、ｐ型ＡｌＧａＡｓ第２上クラッド層１１４およびｐ型ＧａＡｓキャップ層１１５を形成する。なお、上記ｐ型ＡｌＧａＡｓ第２上クラッド層１１４およびｐ型ＧａＡｓキャップ層１１５のそれぞれはエピタキシャル成長層の一例である。
【００８４】
上記ｐ型ＧａＡｓキャップ層１１１５にはドライエッチングを行う一方、活性層１１０に近いｐ型ＡｌＧａＡｓ第２上クラッド層１１１４には、ドライエッチングによるダメージを防ぐため、ウエットエッチングを行う。
【００８５】
次に、上記レジストマスク１２４をウエットエッチングで除去した後、図１Ｈに示すように、上記ｎ型ＧａＡｓ基板１０１の表面において溝１０３，１０４以外の部分上にマスク１１７を形成する。
【００８６】
次に、図１Ｉに示すように、上記ｐ型ＡｌＧａＡｓ第２上クラッド層１１４およびｐ型ＧａＡｓキャップ層１１５の両側に電流ブロック層１１８を形成する。これにより、上記溝１０３内に第１のレーザ部１１９が得られ、かつ、溝１０４内に第２のレーザ部１２０が得られる。
【００８７】
上記電流ブロック層１１８は、ｎ型半導体で形成してもよいし、あるいは、絶縁体で形成してもよい。
【００８８】
最後に、上記マスク１１７を除去して、図１Ｊに示すように、第１のレーザ部１１９上に第１のｐ側電極１２１を、第２のレーザ部１２０上に第２のｐ側電極１２２をそれぞれ形成する。また、上記ｎ型ＧａＡｓ基板１０１の裏面にはｎ側電極１２３を形成する。
【００８９】
上記ｎ型ＧａＡｓ基板１０１の表面に対する第１のｐ側電極１２１の表面の高さは、ｎ型ＧａＡｓ基板１０１の表面に対する第２のｐ側電極１２２の表面の高さと略同じである。つまり、上記第１のｐ側電極１２１の表面と第２のｐ側電極１２２の表面とが略同一平面に含まれている。
【００９０】
このように形成された半導体レーザ素子によれば、第１のレーザ部１１９と第２のレーザ部１２０との分離に図３Ｅの従来例のようなエッチングを使用しないので、図３Ｅの従来例のような発光部にダメージを与えることはない。
【００９１】
また、上記第１のレーザ部１１９と第２のレーザ部１２０との間がｎ型ＧａＡｓ（リッジ１０５）で絶縁されているため、ショートの心配がない。
【００９２】
また、上記第１のｐ側電極１２１の表面と第２のｐ側電極１２２の表面とが略同一平面に含まれているので、半導体レーザ素子をジャンクションダウンでダイボンドしても、半導体レーザ素子の一部に大きな圧力が作用しないので、半導体レーザ素子に入る歪みを小さくして、半導体レーザ素子における偏向特性の悪化を防ぐことができる。
【００９３】
また、上記ｎ型ＧａＡｓバッファ層１０７からｐ型ＧａＡｓキャップ層１１５までの各層を溝１０３，１０４内に形成することによって、これらの各層の熱がｎ型ＧａＡｓ基板１０１を介して放熱され、半導体レーザ素子の温度特性が良好になるので、ドループ率の低下を防ぐことができる。
【００９４】
上記第１実施形態では、表面に２の溝１０３，１０４を有するｎ型ＧａＡｓ基板１０１を用いたが、表面に３つ以上の溝を有するｎ型ＧａＡｓ基板を用いてもよい。なお、上記３つ以上の溝のそれぞれは断面略矩形状であるのが好ましい。
【００９５】
上記第１実施形態では、溝１０３，１０４のそれぞれの中にＡｌＧａＡｓ系のエピタキシャル成長層を形成したが、溝１０３，１０４のそれぞれの中にＡｌＧａＩｎＰ系のエピタキシャル成長層を形成してもよい。
【００９６】
上記第１実施形態では、溝１０３，１０４を形成するために金属マスク１０２を用いたが、溝１０３，１０４を形成するために、誘電体膜からなるマスクを用いてもよい。
【００９７】
上記第１実施形態では、ｎ型ＧａＡｓ基板１０１の表面において溝１０３，１０４以外の部分上に、Ｍｏからなる金属マスク１０６を形成していたが、その部分上に、ＳｉＯ２やＳｉＮなどの誘電膜を形成してもよい。
【００９８】
（第２実施形態）
図２Ａ〜図２Ｊに、本発明の第２実施形態の化合物半導体レーザ素子の製造工程図を示す。この半導体レーザ素子は２波長のマルチビーム型レーザ素子である。
【００９９】
上記半導体レーザ素子の製造方法では、まず、図２Ａに示すｎ型ＧａＡｓ基板１２０１を準備して、図２Ｂに示すように、ｎ型ＧａＡｓ基板１２０１の表面上に金属マスク２０２を形成する。なお、上記ｎ型ＧａＡｓ基板１２０１は半導体基板の一例である。
【０１００】
次に、ＲＩＥもしくはＩＣＰ等のドライエッチングを行って、ｎ型ＧａＡｓ基板１２０１の一部を除去した後、金属マスク２０２を除去する。これにより、図２Ｃに示すｎ型ＧａＡｓ基板２０１が得られる。
【０１０１】
上記ｎ型ＧａＡｓ基板２０１は、表面に断面略矩形状の溝２０３，２０４が形成され、かつ、溝２０３と溝２０４との間にリッジ２０５が形成されている。このリッジ２０５の側面はｎ型ＧａＡｓ基板２０１の表面に略垂直になっている。つまり、上記溝２０３，２０４は、それぞれ、ｎ型ＧａＡｓ基板２０１の表面に略垂直な側面を有している。
【０１０２】
上記リッジ２０５の幅を変えることにより、後述する第１のレーザ部２１９，第２のレーザ部２２０間の距離を変えることができるので、２０μｍ以下の狭いピッチのマルチビーム型レーザ素子の作製も可能である。
【０１０３】
上記溝２０３の深さは、後工程で形成するｎ型ＧａＡｓバッファ層２０７からｐ型ＧａＡｓキャップ層１２１５までの層厚の合計値と略等しくする。具体的には、上記溝２０３の深さは３μｍ以上５μｍ以下にする。これにより、上記溝２０３内に後工程で形成する電流ブロック層２１８の表面とｎ型ＧａＡｓ基板２０１の表面とを略面一にすることができる。つまり、上記電流ブロック層２１８の表面と、ｎ型ＧａＡｓ基板２０１の表面とが略同一平面に含まれるようにすることができる。
【０１０４】
また、上記溝２０４の深さは、後工程で形成するｎ型ＧａＩｎＰバッファ層２５１からｐ型ＧａＩｎＰキャップ層１２５９までの層厚の合計値と略等しくする。具体的には、上記溝２０４の深さは３μｍ以上５μｍ以下にする。これにより、上記溝２０４内に後工程で形成する電流ブロック層２１８の表面と、ｎ型ＧａＡｓ基板２０１の表面とを略面一にすることができる。つまり、上記電流ブロック層２１８の表面とｎ型ＧａＡｓ基板２０１の表面とが略同一平面に含まれるようにすることができる。
【０１０５】
また、上記溝２０３，２０４の底面とｎ型ＧａＡｓ基板２０１の裏面との間の距離は６０μｍ以上１００μｍ以下にする。これにより、エッチングが原因によるウエハの割れを防ぐことができる。
【０１０６】
次に、図２Ｄに示すように、上記ｎ型ＧａＡｓ基板２０１の表面において溝２０３以外の部分上に、厚みが３μｍ以上であって例えばＭｏからなる金属マスク２０６を形成する。なお、上記金属マスク２０６はマスクの一例である。
【０１０７】
次に、上記溝２０３内に、ｎ型ＧａＡｓバッファ層２０７、ｎ型ＡｌＧａＡｓ下クラッド層２０８、ノンドープＡｌＧａＡｓ下光ガイド層２０９、ノンドープＧａＡｓ／ＡｌＧａＡｓ多重量子井戸構造活性層２１０、ノンドープＡｌＧａＡｓ上光ガイド層２１１、ｐ型ＡｌＧａＡｓ第１上クラッド層２１２、ｐ型ＧａＡｓエッチングストップ層２１３、ｐ型ＡｌＧａＡｓ第２上クラッド層１２１４およびｐ型ＧａＡｓキャップ層１２１５を選択成長させる。なお、上記ｎ型ＧａＡｓバッファ層２０７からｐ型ＧａＡｓキャップ層１２１５までの各層はエピタキシャル成長層の一例である。
【０１０８】
上記ｎ型ＧａＡｓバッファ層２０７からｐ型ＧａＡｓキャップ層１２１５までを選択成長させるとき、金属マスク２０６の厚みは３μｍ以上であることによって、溝２０３内に成長する層と、金属マスク２０６上に成長するポリ部２１６とを分離することができる。これにより、次のポリ部２１６の除去が容易になる。
【０１０９】
上記ｎ型ＧａＡｓバッファ層２０７からｐ型ＧａＡｓキャップ層１２１５までの各層の表面は、ｎ型ＧａＡｓ基板２０１の表面と略平行になっている。
【０１１０】
次に、上記金属マスク２０６およびポリ部２１６を除去する。この際、ＡｌＧａＡｓなどのＡｌを含むエピタキシャル成長層はＳｉＯ２やＳｉＮのエッチャントであるＨＦによりエッチングするため、Ｍｏからなる金属マスク２０６はＨＦでエッチンがされなくて好ましい。
【０１１１】
上記溝２０３内に、ＧａＩｎＡｓＰのようにＡｌを含まないエピタキシャル成長層を形成する場合に関しては、ＨＦによってエッチングされないため、金属マスク２０６の代わりに誘電膜をマスクとして使用できる。
【０１１２】
次に、図２Ｆに示すように、上記ｎ型ＧａＡｓ基板２０１の表面において溝２０４以外の部分上に、厚みが３μｍ以上であって例えばＭｏからなる金属マスク２５０を形成する。なお、上記金属マスク２５０はマスクの一例である。
【０１１３】
次に、上記溝２０４内に、ｎ型ＧａＩｎＰバッファ層２５１、ｎ型ＡｌＧａＩｎＰ下クラッド層２５２、ノンドープＡｌＧａＩｎＰ下光ガイド層２５３、ノンドープＧａＩｎＰ／ＡｌＧａＩｎＰ多重量子井戸構造活性層２５４、ノンドープＡｌＧａＩｎＰ上光ガイド層２５５、ｐ型ＡｌＧａＩｎＰ第１上クラッド層２５６、ｐ型ＧａＩｎＰエッチングストップ層２５７、ｐ型ＡｌＧａＩｎＰ第２上クラッド層１２５８およびｐ型ＧａＩｎＰキャップ層１２５９を選択成長させる。なお、上記ｎ型ＧａＡｓバッファ層２５１からｐ型ＧａＡｓキャップ層１２５９までの各層はエピタキシャル成長層の一例である。
【０１１４】
上記ｎ型ＧａＩｎＰバッファ層２５１からｐ型ＧａＩｎＰキャップ層１２５９までを選択成長させるとき、金属マスク２５０の厚みは３μｍ以上であることによって、溝２０４内に成長する層と、金属マスク２５０上に成長するポリ部２６０とを分離することができる。これにより、次のポリ部２６０の除去が容易になる。
【０１１５】
上記ｎ型ＧａＡｓバッファ層２５１からｐ型ＧａＡｓキャップ層１２５９までの各層の表面は、ｎ型ＧａＡｓ基板２０１の表面と略平行になっている。
【０１１６】
次に、上記金属マスク２５０およびポリ部２６０を除去する。この際、ＡｌＧａＩｎＰなどのＡｌを含むエピタキシャル成長層はＳｉＯ２やＳｉＮのエッチャントであるＨＦによりエッチングするため、Ｍｏからなる金属マスク２５０はＨＦでエッチングがされなくて好ましい。
【０１１７】
上記溝２０４内に、ＧａＩｎＡｓＰのようにＡｌを含まないエピタキシャル成長層を形成する場合に関しては、ＨＦによってエッチングされないため、金属マスク２５０の代わりに誘電膜をマスクとして使用できる。
【０１１８】
次に、図２Ｇに示すように、ｎ型ＧａＡｓ基板２０１、ｐ型ＧａＡｓキャップ層１２１５およびｐ型ＧａＩｎＰキャップ層１２５９上にレジストマスク２２４を形成する。
【０１１９】
次に、上記ｐ型ＡｌＧａＡｓ第２上クラッド層１２１４、ｐ型ＧａＡｓキャップ層１２１５、ｐ型ＡｌＧａＩｎＰ第２上クラッド層１２５８およびｐ型ＧａＩｎＰキャップ層１２５９の一部をエッチングで除去することにより、リッジ部を形成する。つまり、図２Ｈに示すように、ｐ型ＡｌＧａＡｓ第２上クラッド層２１４、ｐ型ＧａＡｓキャップ層２１５、ｐ型ＡｌＧａＩｎＰ第２上クラッド層２５８およびｐ型ＧａＩｎＰキャップ層２５９を形成する。なお、上記ｐ型ＡｌＧａＡｓ第２上クラッド層２１４、ｐ型ＧａＡｓキャップ層２１５、ｐ型ＡｌＧａＩｎＰ第２上クラッド層２５８およびｐ型ＧａＩｎＰキャップ層２５９のそれぞれはエピタキシャル成長層の一例である。
【０１２０】
上記ｐ型ＧａＡｓキャップ層１２１５およびｐ型ＡｌＧａＩｎＰ第２上クラッド層１２５８にはドライエッチングを行う一方、活性層２１０に近いｐ型ＡｌＧａＡｓ第２上クラッド層１２１４およびｐ型ＡｌＧａＩｎＰ第２上クラッド層１２５８には、ドライエッチングによるダメージを防ぐため、ウエットエッチングを行う。
【０１２１】
次に、上記レジストマスク１２４をウエットエッチングで除去した後、図２Ｉに示すように、上記ｎ型ＧａＡｓ基板２０１の表面において溝２０３，２０４以外の部分上にマスク２１７を形成する。
【０１２２】
次に、図２Ｊに示すように、上記ｐ型ＡｌＧａＡｓ第２上クラッド層１１４、ｐ型ＧａＡｓキャップ層２１５、ｐ型ＡｌＧａＩｎＰ第２上クラッド層２５８およびｐ型ＧａＩｎＰキャップ層２５９の両側に電流ブロック層２１８を形成する。これにより、上記溝２０３内に第１のレーザ部２１９が得られ、かつ、溝２０４内に第２のレーザ部２２０が得られる。
【０１２３】
上記電流ブロック層２１８は、ｎ型半導体で形成してもよいし、あるいは、絶縁体で形成してもよい。
【０１２４】
最後に、上記マスク２１７を除去して、図２Ｋに示すように、第１のレーザ部２１９上に第１のｐ側電極２２１を、第２のレーザ部２２０上に第２のｐ側電極２２２をそれぞれ形成する。また、上記ｎ型ＧａＡｓ基板２０１の裏面にはｎ側電極２２３を形成する。
【０１２５】
上記ｎ型ＧａＡｓ基板２０１の表面に対する第１のｐ側電極２２１の表面の高さは、ｎ型ＧａＡｓ基板２０１の表面に対する第２のｐ側電極２２２の表面の高さと略同じである。つまり、上記第１のｐ側電極２２１の表面と第２のｐ側電極２２２の表面とが略同一平面に含まれている。
【０１２６】
このように形成された半導体レーザ素子によれば、第１のレーザ部２１９と第２のレーザ部２２０との分離に図３Ｅの従来例のようなエッチングを使用しないので、図３Ｅの従来例のような発光部にダメージを与えることはない。
【０１２７】
また、上記第１のレーザ部２１９と第２のレーザ部２２０との間がｎ型ＧａＡｓ（リッジ２０５）で絶縁されているため、ショートの心配がない。
【０１２８】
また、上記第１のｐ側電極１２１の表面と第２のｐ側電極１２２の表面とが略同一平面に含まれているので、半導体レーザ素子をジャンクションダウンでダイボンドしても、半導体レーザ素子の一部に大きな圧力が作用しないので、半導体レーザ素子に入る歪みを小さくして、半導体レーザ素子における偏向特性の悪化を防ぐことができる。
【０１２９】
また、上記ｎ型ＧａＡｓバッファ層２０７からｐ型ＧａＡｓキャップ層２１５までの各層を溝２０３内に形成し、かつ、ｎ型ＧａＩｎＰバッファ層２５１からｐ型ＧａＩｎＰキャップ層２５９までの各層を溝２０４内に形成することによって、これらの各層の熱がｎ型ＧａＡｓ基板２０１を介して放熱され、半導体レーザ素子の温度特性が良好になるので、ドループ率の低下を防ぐことができる。
【０１３０】
上記第２実施形態では、表面に溝１０３，１０４を有するｎ型ＧａＡｓ基板１０１を用いたが、表面に３つ以上の溝を有するｎ型ＧａＡｓ基板を用いてもよい。なお、上記３つ以上の溝のそれぞれは断面略矩形状であるのが好ましい。
【０１３１】
上記第２実施形態では、溝２０３，２０４を形成するために金属マスク２０２を用いたが、溝２０３，２０４を形成するために、誘電体膜からなるマスクを用いてもよい。
【０１３２】
上記第２実施形態では、ｎ型ＧａＡｓ基板２０１の表面において溝２０３，２０４以外の部分上に、Ｍｏからなる金属マスク２０６を形成していたが、その部分上に、ＳｉＯ２やＳｉＮなどの誘電膜を形成してもよい。
【図面の簡単な説明】
【０１３３】
【図１Ａ】図１Ａは本発明の第１実施形態の半導体レーザ素子の製造工程図である。
【図１Ｂ】図１Ｂは本発明の第１実施形態の半導体レーザ素子の製造工程図である。
【図１Ｃ】図１Ｃは本発明の第１実施形態の半導体レーザ素子の製造工程図である。
【図１Ｄ】図１Ｄは本発明の第１実施形態の半導体レーザ素子の製造工程図である。
【図１Ｅ】図１Ｅは本発明の第１実施形態の半導体レーザ素子の製造工程図である。
【図１Ｆ】図１Ｆは本発明の第１実施形態の半導体レーザ素子の製造工程図である。
【図１Ｇ】図１Ｇは本発明の第１実施形態の半導体レーザ素子の製造工程図である。
【図１Ｈ】図１Ｈは本発明の第１実施形態の半導体レーザ素子の製造工程図である。
【図１Ｉ】図１Ｉは本発明の第１実施形態の半導体レーザ素子の製造工程図である。
【図１Ｊ】図１Ｊは本発明の第１実施形態の半導体レーザ素子の製造工程図である。
【図２Ａ】図２Ａは本発明の第２実施形態の半導体レーザ素子の製造工程図である。
【図２Ｂ】図２Ｂは本発明の第２実施形態の半導体レーザ素子の製造工程図である。
【図２Ｃ】図２Ｃは本発明の第２実施形態の半導体レーザ素子の製造工程図である。
【図２Ｄ】図２Ｄは本発明の第２実施形態の半導体レーザ素子の製造工程図である。
【図２Ｅ】図２Ｅは本発明の第２実施形態の半導体レーザ素子の製造工程図である。
【図２Ｆ】図２Ｆは本発明の第２実施形態の半導体レーザ素子の製造工程図である。
【図２Ｇ】図２Ｇは本発明の第２実施形態の半導体レーザ素子の製造工程図である。
【図２Ｈ】図２Ｈは本発明の第２実施形態の半導体レーザ素子の製造工程図である。
【図２Ｉ】図２Ｉは本発明の第２実施形態の半導体レーザ素子の製造工程図である。
【図２Ｊ】図２Ｊは本発明の第２実施形態の半導体レーザ素子の製造工程図である。
【図２Ｋ】図２Ｋは本発明の第２実施形態の半導体レーザ素子の製造工程図である。
【図３Ａ】図３Ａは従来の半導体レーザ素子の製造工程図である。
【図３Ｂ】図３Ｂは従来の半導体レーザ素子の製造工程図である。
【図３Ｃ】図３Ｃは従来の半導体レーザ素子の製造工程図である。
【図３Ｄ】図３Ｄは従来の半導体レーザ素子の製造工程図である。
【図３Ｅ】図３Ｅは従来の半導体レーザ素子の製造工程図である。
【図４】図４は他の従来の半導体レーザ素子の概略断面図である。
【符号の説明】
【０１３４】
１０１，２０１，１１０１，１２０１  ｎ型ＧａＡｓ基板
１０３，１０４，２０３，２０４  溝
１０５，２０５  リッジ
１０６，２０６  金属マスク
１０７，２０７  ｎ型ＧａＡｓバッファ層
１０８，２０８  ｎ型ＡｌＧａＡｓ下クラッド層
１０９，２０９  ノンドープＡｌＧａＡｓ下光ガイド層
１１０，２１０  ノンドープＧａＡｓ／ＡｌＧａＡｓ多重量子井戸構造活性層
１１１，２１１  ノンドープＡｌＧａＡｓ上光ガイド層
１１２，２１２  ｐ型ＡｌＧａＡｓ第１上クラッド層
１１３，２１３  ｐ型ＧａＡｓエッチングストップ層
１１４，１１１４，２１４，１２１４  ｐ型ＡｌＧａＡｓ第２上クラッド層
１１５，１１１５，２１５，１２１５  ｐ型ＧａＡｓキャップ層
２５１  ｎ型ＧａＩｎＰバッファ層
２５２  ｎ型ＡｌＧａＩｎＰ下クラッド層
２５３  ノンドープＡｌＧａＩｎＰ下光ガイド層
２５４  ノンドープＧａＩｎＰ／ＡｌＧａＩｎＰ多重量子井戸構造活性層
２５５  ノンドープＡｌＧａＩｎＰ上光ガイド層
２５６  ｐ型ＡｌＧａＩｎＰ第１上クラッド層
２５７  ｐ型ＧａＩｎＰエッチングストップ層
２５８，１２５８  ｐ型ＡｌＧａＩｎＰ第２上クラッド層
２５９，１２５９  ｐ型ＧａＩｎＰキャップ層
【図１Ａ】
2008091759.tif 000003
【図１Ｂ】
2008091759.tif 000004
【図１Ｃ】
2008091759.tif 000005
【図１Ｄ】
2008091759.tif 000006
【図１Ｅ】
2008091759.tif 000007
【図１Ｆ】
2008091759.tif 000008
【図１Ｇ】
2008091759.tif 000009
【図１Ｈ】
2008091759.tif 000010
【図１Ｉ】
2008091759.tif 000011
【図１Ｊ】
2008091759.tif 000012
【図２Ａ】
2008091759.tif 000013
【図２Ｂ】
2008091759.tif 000014
【図２Ｃ】
2008091759.tif 000015
【図２Ｄ】
2008091759.tif 000016
【図２Ｅ】
2008091759.tif 000017
【図２Ｆ】
2008091759.tif 000018
【図２Ｇ】
2008091759.tif 000019
【図２Ｈ】
2008091759.tif 000020
【図２Ｉ】
2008091759.tif 000021
【図２Ｊ】
2008091759.tif 000022
【図２Ｋ】
2008091759.tif 000023
【図３Ａ】
2008091759.tif 000024
【図３Ｂ】
2008091759.tif 000025
【図３Ｃ】
2008091759.tif 000026
【図３Ｄ】
2008091759.tif 000027
【図３Ｅ】
2008091759.tif 000028
【図４】
2008091759.tif 000029