(57)【要約】【課題】  被処理体におけるパターンの精度の均一性を確保しながら、省レジスト化並びに工程数、総工程時間およびフォトリソグラフィー関連装置の台数の削減を図る。【解決手段】  ステップＳ７のリフロー処理に先立ち、ステップＳ６で表面改質処理を行なう。表面改質処理により、ｎ＋Ｓｉ膜２０５の露出表面が表面改質され、表面改質処理面２０５ａが形成される。次に、リフロー処理ユニット（ＲＥＦＬＷ）６０にてリフロー処理が行なわれる。このリフロー処理によって、軟化したレジストが変形するが、ｎ＋Ｓｉ膜２０５の表面改質処理面２０５ａでは軟化したレジストの流動が抑えられ、リフロー後の変形レジスト２１２が下層のソース電極２０６ａとドレイン電極２０６ｂの面積を超えて周囲にはみ出す現象が大幅に抑制される。【選択図】図８
2008117964.tif 000002
【特許請求の範囲】
【請求項１】
下層膜と、該下層膜よりも上層に前記下層膜が露出した露出領域と前記下層膜が被覆された被覆領域とが形成されるようにパターン形成されたレジスト膜と、を有する被処理体に対して、前記下層膜の前記露出領域をレジストの流動が抑制されるように表面改質処理し、その後、前記レジスト膜のレジストを軟化させて流動させることにより、前記露出領域を部分的に被覆する、リフロー方法。
【請求項２】
前記表面改質処理を、シリル化剤を含む薬液雰囲気中で行なうことを特徴とする、請求項１に記載のリフロー方法。
【請求項３】
表面改質処理された前記露出領域の純水による接触角が５０度以上になるように表面改質処理を施すことを特徴とする、請求項１または請求項２に記載のリフロー方法。
【請求項４】
被処理体の被エッチング膜より上層にレジスト膜を形成するレジスト膜形成工程と、
前記レジスト膜を露光処理する露光工程と、
前記露光処理されたレジスト膜を現像処理してレジストパターンを形成するパターニング工程と、
前記レジスト膜のレジストを軟化させて変形させ、前記被エッチング膜のターゲット領域を被覆するリフロー工程と、
変形後の前記レジストをマスクとして前記被エッチング膜の露出領域をエッチングする第１のエッチング工程と、
変形後の前記レジストを除去する工程と、
変形後の前記レジストが除去されることにより再露出した前記被エッチング膜のターゲット領域に対してエッチングを行なう第２のエッチング工程と、
を含み、
前記リフロー工程に先立ち、軟化させた前記レジストの流動を抑制するように前記露出領域に対して予め表面改質処理を施す工程を含む、パターン形成方法。
【請求項５】
前記リフロー工程の後に、変形後の前記レジストをアッシングしてその被覆面積を減少させる工程をさらに含むことを特徴とする、請求項４に記載のパターン形成方法。
【請求項６】
前記表面改質処理を、シリル化剤を含む薬液雰囲気中で行うことを特徴とする、請求項４または請求項５に記載のパターン形成方法。
【請求項７】
表面改質処理された前記露出領域の純水による接触角が５０度以上になるように表面改質処理を行なうことを特徴とする、請求項４から請求項６のいずれか１項に記載のパターン形成方法。
【請求項８】
被処理体は、基板上にゲート線及びゲート電極が形成されるとともに、これらを覆うゲート絶縁膜が形成され、さらに前記ゲート絶縁膜上に、下から順にａ−Ｓｉ膜、オーミックコンタクト用Ｓｉ膜およびソース・ドレイン用金属膜が形成された積層構造体であり、
前記被エッチング膜として、少なくとも前記オーミックコンタクト用Ｓｉ膜を含む、請求項４から請求項７のいずれか１項に記載のパターン形成方法。
【請求項９】
基板上にゲート電極を形成する工程と、
前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、下から順にａ−Ｓｉ膜、オーミックコンタクト用Ｓｉ膜およびソース・ドレイン用金属膜を堆積させる工程と、
前記ソース・ドレイン用金属膜上にレジスト膜を形成する工程と、
前記レジスト膜を所定の露光マスクを用いて露光処理する工程と、
露光処理された前記レジスト膜を現像処理してパターン形成し、ソース電極用レジストマスクおよびドレイン電極用レジストマスクを形成するマスクパターニング工程と、
前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクをマスクとして前記ソース・ドレイン用金属膜をエッチングし、ソース電極とドレイン電極とを形成する金属膜エッチング工程と、
前記ソース電極および前記ドレイン電極で被覆されていない前記オーミックコンタクト用Ｓｉ膜の露出領域をレジストの流動が抑制されるように表面改質処理する表面改質工程と、
前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクに有機溶媒を作用させてレジストを軟化させ、変形させることにより、少なくとも前記ソース電極と前記ドレイン電極との間のチャンネル領域用凹部内の前記オーミックコンタクト用Ｓｉ膜を変形したレジストにより覆うリフロー工程と、
変形後の前記レジスト並びに前記ソース電極および前記ドレイン電極をマスクとして、下層の前記オーミックコンタクト用Ｓｉ膜および前記ａ−Ｓｉ膜をエッチングする工程と、
変形後の前記レジストを除去して、前記ソース電極と前記ドレイン電極との間のチャンネル領域用凹部内に前記オーミックコンタクト用Ｓｉ膜を再び露出させる工程と、
前記ソース電極と前記ドレイン電極とをマスクとして、これらの間の前記チャンネル領域用凹部に露出した前記オーミックコンタクト用Ｓｉ膜をエッチングする工程と、
を含む、ＴＦＴの製造方法。
【請求項１０】
前記リフロー工程の後に、変形後の前記レジストをアッシングしてその被覆面積を減少させるアッシング工程をさらに含むことを特徴とする、請求項９に記載のＴＦＴの製造方法。
【請求項１１】
前記オーミックコンタクト用Ｓｉ膜および前記ａ−Ｓｉ膜をエッチングする工程では、エッチングが等方的に進行する条件でドライエッチングを行なうことを特徴とする、請求項９または請求項１０に記載のＴＦＴの製造方法。
【請求項１２】
前記表面改質処理を、シリル化剤を含む薬液雰囲気中で行なうことを特徴とする、請求項９から請求項１１のいずれか１項に記載のＴＦＴの製造方法。
【請求項１３】
表面改質処理された前記露出領域の純水による接触角が５０度以上になるように表面改質処理を行なうことを特徴とする、請求項９から請求項１２のいずれか１項に記載のＴＦＴの製造方法。
【請求項１４】
コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
前記制御プログラムは、実行時に、請求項１から請求項３のいずれか１項に記載されたリフロー方法が行なわれるようにリフロー処理システムを制御するものである、コンピュータ読み取り可能な記憶媒体。
【請求項１５】
被処理体に対して表面改質処理を行なう表面改質処理ユニットと、
表面改質処理後の被処理体上のレジストを溶剤雰囲気中で軟化させて流動化させるリフロー処理ユニットと、
前記処理チャンバ内で請求項１から請求項３のいずれか１項に記載されたリフロー方法が行なわれるように制御する制御部と、
を備えた、リフロー処理システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば薄膜トランジスタ（ＴＦＴ）などの製造過程で利用できるレジストのリフロー方法並びにそれを用いたパターン形成方法およびＴＦＴの製造方法に関する。
【背景技術】
【０００２】
アクティブ・マトリックス型液晶表示装置は、薄膜トランジスタ（ＴＦＴ）を形成したＴＦＴ基板と、カラーフィルタを形成した対向基板との間に液晶を挟み込んで担持し、画素毎に選択的に電圧を印加できるように構成されている。ここで用いられるＴＦＴ基板の作製過程では、フォトリソグラフィー技術によってレジスト等の感光性材料のパターニングが繰り返し行なわれるため、フォトリソグラフィー工程毎に、レジストマスクが必要である。
【０００３】
しかし、近年では液晶表示装置の高集積化と微細化の進展に伴い、その製造工程が複雑化しており、製造コストが増加する傾向にある。そこで、製造コストを低減すべく、フォトリソグラフィーのためのマスクパターンの形成工程を統合させて全体の工程数を削減することが検討されている。たとえば、露光マスクとして、光の透過率に差を設けたハーフトーンマスクを用い、所謂ハーフ露光処理を行なうことにより、１回の露光工程で異なる膜厚を持つレジストマスクをパターン形成する技術が提案されている（例えば、特許文献１、２）。
【０００４】
このようなハーフ露光技術を利用したＴＦＴ基板の製造手順の一例を示すと以下のとおりである。例えばガラス基板上に形成したゲート電極を覆うように絶縁膜、アモルファスシリコン膜、オーミックコンタクト膜、金属膜を積層して成膜する。その後、ハーフ露光処理によりチャンネル領域に対応する部分のレジスト膜厚が薄くなるようにパターン形成し、金属膜エッチング、シリコンエッチング（オーミックコンタクト膜およびアモルファスシリコン膜のエッチング）を行なう。
【０００５】
その後、例えばアッシングや再現像処理を実施し、レジストの膜厚を全体的に減少させることにより、レジストの薄膜部が除去されてチャンネル領域に対応する部分の金属膜を露出させる。そして、露出した金属膜をエッチングしてソース電極およびドレイン電極を形成するとともに、さらにオーミックコンタクト膜をエッチングし、チャンネル領域に半導体膜を露出させてＴＦＴ素子を形成する。そして、レジストを除去した後、ＴＦＴ素子の上に感光性材料からなる有機膜を堆積させ、フォトリソグラフィー技術によってパターン形成し、コンタクトホールを形成する。さらに有機膜の上にインジウム・錫酸化物（ＩＴＯ）等の導電性膜を形成し、フォトリソグラフィー技術によってパターン形成されたレジストをマスクとして該導電性膜をエッチングして透明電極を形成することにより、ＴＦＴ基板が形成される。
【０００６】
以上の過程では、ハーフ露光技術を利用することによって、シリコンエッチングのマスクと、ソース電極およびドレイン電極を形成する際のエッチングマスクを一回のフォトリソグラフィー工程で形成できる。従って、レジスト膜の形成回数が減り、レジスト使用量を削減することが可能になる。
【特許文献１】特開平９−８０７４０号公報（特許請求の範囲など）
【特許文献２】特開２００５−１０８９０４号公報（特許請求の範囲など）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
前記ハーフ露光処理を利用したＴＦＴ基板の製造では、省レジスト化と、フォトリソグラフィー工程数の削減を図ることが可能である。しかしその一方で、ハーフ露光技術を利用すると、レジストの膜厚を全体的に減少させて薄膜部を除去するアッシング処理や再現像処理が必要になる。アッシング処理を行なってレジストの薄膜部を除去する場合には、基板面内のパターンの精度の均一性を確保することが難しいという問題があった。また、再現像処理の場合は、現像液の塗布を伴う液処理であることから、現像処理と再現像処理という別々の液処理が繰り返される点でプロセスフローが複雑化して装置コスト・ランニングコストの増加につながること、および再現像処理の精度を確保するためには事前にレジストの表面変質層を除去する前処理が必要であり、工程数の削減に限界があるという課題があった。
【０００８】
従って本発明は、被処理体におけるマスクパターンの精度を確保しながら、省レジスト化並びに工程数、総工程時間およびフォトリソグラフィー関連装置の台数の削減を図ることが可能なリフロー方法、マスクパターンの形成方法およびＴＦＴの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するため、本発明の第１の観点は、下層膜と、該下層膜よりも上層に前記下層膜が露出した露出領域と前記下層膜が被覆された被覆領域とが形成されるようにパターン形成されたレジスト膜と、を有する被処理体に対して、前記下層膜の前記露出領域をレジストの流動が抑制されるように表面改質処理し、その後、前記レジスト膜のレジストを軟化させて流動させることにより、前記露出領域を部分的に被覆する、リフロー方法を提供する。
【００１０】
本発明の第２の観点は、被処理体の被エッチング膜より上層にレジスト膜を形成するレジスト膜形成工程と、
前記レジスト膜を露光処理する露光工程と、
前記露光処理されたレジスト膜を現像処理してレジストパターンを形成するパターニング工程と、
前記レジスト膜のレジストを軟化させて変形させ、前記被エッチング膜のターゲット領域を被覆するリフロー工程と、
変形後の前記レジストをマスクとして前記被エッチング膜の露出領域をエッチングする第１のエッチング工程と、
変形後の前記レジストを除去する工程と、
変形後の前記レジストが除去されることにより再露出した前記被エッチング膜のターゲット領域に対してエッチングを行なう第２のエッチング工程と、
を含み、
前記リフロー工程に先立ち、軟化させた前記レジストの流動を抑制するように前記露出領域に対して予め表面改質処理を施す工程を含む、パターン形成方法を提供する。
【００１１】
本発明の第３の観点は、基板上にゲート電極を形成する工程と、
前記ゲート電極を覆うゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、下から順にａ−Ｓｉ膜、オーミックコンタクト用Ｓｉ膜およびソース・ドレイン用金属膜を堆積させる工程と、
前記ソース・ドレイン用金属膜上にレジスト膜を形成する工程と、
前記レジスト膜を所定の露光マスクを用いて露光処理する工程と、
露光処理された前記レジスト膜を現像処理してパターン形成し、ソース電極用レジストマスクおよびドレイン電極用レジストマスクを形成するマスクパターニング工程と、
前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクをマスクとして前記ソース・ドレイン用金属膜をエッチングし、ソース電極とドレイン電極とを形成する金属膜エッチング工程と、
前記ソース電極および前記ドレイン電極で被覆されていない前記オーミックコンタクト用Ｓｉ膜の露出領域をレジストの流動が抑制されるように表面改質処理する表面改質工程と、
前記ソース電極用レジストマスクおよび前記ドレイン電極用レジストマスクに有機溶媒を作用させてレジストを軟化させ、変形させることにより、少なくとも前記ソース電極と前記ドレイン電極との間のチャンネル領域用凹部内の前記オーミックコンタクト用Ｓｉ膜を変形したレジストにより覆うリフロー工程と、
変形後の前記レジスト並びに前記ソース電極および前記ドレイン電極をマスクとして、下層の前記オーミックコンタクト用Ｓｉ膜および前記ａ−Ｓｉ膜をエッチングする工程と、
変形後の前記レジストを除去して、前記ソース電極と前記ドレイン電極との間のチャンネル領域用凹部内に前記オーミックコンタクト用Ｓｉ膜を再び露出させる工程と、
前記ソース電極と前記ドレイン電極とをマスクとして、これらの間の前記チャンネル領域用凹部に露出した前記オーミックコンタクト用Ｓｉ膜をエッチングする工程と、
を含む、ＴＦＴの製造方法を提供する。
【００１２】
本発明の第４の観点は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ読み取り可能な記憶媒体であって、
前記制御プログラムは、実行時に、上記第１の観点のリフロー方法が行なわれるようにリフロー処理システムを制御するものである、コンピュータ読み取り可能な記憶媒体を提供する。
【００１３】
本発明の第５の観点は、被処理体に対して表面改質処理を行なう表面改質処理ユニットと、
表面改質処理後の被処理体上のレジストを溶剤雰囲気中で軟化させて流動化させるリフロー処理ユニットと、
前記処理チャンバ内で上記第１の観点のリフロー方法が行なわれるように制御する制御部と、
を備えた、リフロー処理システムを提供する。
【発明の効果】
【００１４】
本発明によれば、リフロー処理に先立ち、軟化したレジストの流動が抑制されるように下層膜の露出面に予め表面改質処理を施すことにより、リフロー工程でのレジストの拡がりを効果的に抑制できる。これにより、リフロー処理によって流動化し、変形したレジストによって被覆される下地膜の面積を調節することが可能になる。
従って、本発明のリフロー方法を、レジストをマスクにしたエッチング工程が繰り返し行なわれるＴＦＴ素子などの半導体装置の製造に適用することにより、高いエッチング精度を確保することができ、半導体装置の高集積化や微細化への対応を図ることが可能になる。また、ハーフ露光処理や再現像処理を必要とせずに、省レジスト化とフォトリソグラフィー工程数の削減が実現する。
【発明を実施するための最良の形態】
【００１５】
以下、図面を参照しながら、本発明の好ましい形態について説明する。
図１は、本発明のリフロー方法に好適に利用可能なリフロー処理システムの全体を示す概略平面図である。ここでは、ＬＣＤ用ガラス基板（以下、単に「基板」と記す）Ｇの表面に形成されたレジスト膜を、現像処理後に軟化させて変形させ、下層膜をエッチングする際のエッチングマスクとして再使用するためのリフロー処理を行なうリフロー処理ユニットと、このリフロー処理に先だって表面改質処理を行なうアドヒージョンユニットを備えたリフロー処理システムを例に挙げて説明することとする。このリフロー処理システム１００は、図示しない基板搬送ラインを介して、外部のレジスト塗布・現像処理システムや露光装置、エッチング装置、アッシング装置などとの間で基板Ｇの受け渡しを行なえるように構成されている。
【００１６】
リフロー処理システム１００は、複数の基板Ｇを収容するカセットＣを載置するカセットステーション（搬入出部）１と、基板Ｇにリフロー処理およびこれに先行して行なわれる表面改質処理を含む一連の処理を施すための複数の処理ユニットを備えた処理ステーション（処理部）２と、リフロー処理システム１００の各構成部を制御する制御部３と、を備えている。なお、図１において、リフロー処理システム１００の長手方向をＸ方向、水平面上においてＸ方向と直交する方向をＹ方向とする。
【００１７】
カセットステーション１は、処理ステーション２の一方の端部に隣接して配置されている。このカセットステーション１は、カセットＣと処理ステーション２との間で基板Ｇの搬入出を行うための搬送装置１１を備えており、このカセットステーション１において外部に対するカセットＣの搬入出が行われる。また、搬送装置１１は、カセットＣの配列方向であるＹ方向に沿って設けられた搬送路１０上を移動可能な搬送アーム１１ａを有している。この搬送アーム１１ａは、Ｘ方向への進出・退避および回転可能に設けられており、カセットＣと処理ステーション２との間で基板Ｇの受渡しを行なえるように構成されている。
【００１８】
処理ステーション２は、基板Ｇに対してレジストのリフロー処理、その前処理として表面改質処理等を行うための複数の処理ユニットを備えている。これら各処理ユニットにおいて基板Ｇは１枚ずつ処理される。また、処理ステーション２は、基本的にＸ方向に延在する基板Ｇ搬送用の中央搬送路２０を有しており、この中央搬送路２０を挟んでその両側に各処理ユニットが、中央搬送路２０に臨むように配置されている。
【００１９】
また、中央搬送路２０には、各処理ユニットとの間で基板Ｇの搬入出を行うための搬送装置２１が備えられており、処理ユニットの配列方向であるＸ方向に移動可能な搬送アーム２１ａを有している。さらに、この搬送アーム２１ａは、Ｙ方向への進出・退避、上下方向への昇降および回転可能に設けられており、各処理ユニットとの間で基板Ｇの搬入出を行なえるように構成されている。
【００２０】
処理ステーション２の中央搬送路２０に沿って一方側には、カセットステーション１の側から、アドヒージョンユニット（ＡＤ）３０およびリフロー処理ユニット（ＲＥＦＬＷ）６０がこの順に配列され、中央搬送路２０に沿って他方側には、三つの加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）８０ａ，８０ｂ，８０ｃが一列に配列されている。各加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）８０ａ，８０ｂ，８０ｃは、鉛直方向に多段に積層配置されている（図示省略）。
【００２１】
アドヒージョンユニット（ＡＤ）３０は、リフロー処理に先だって、基板Ｇに対し、例えばＨＭＤＳ（ヘキサメチルジシラザン）、ＴＭＳＤＥＡ（Ｎ−トリメチルシリルジエチルアミン）等のシリル化剤に代表される表面改質処理剤を含む雰囲気を形成して、レジストの流動を促進するための表面改質処理を行なう。これらの表面改質処理剤は、疎水化処理作用を持ち、疎水化処理剤としても知られている。
【００２２】
ここで、アドヒージョンユニット（ＡＤ）３０について図２を参照しながら説明する。
アドヒージョンユニット（ＡＤ）３０は、図示しない直方体形状のフレームを有しており、このフレームの内側に固定式のチャンバ本体３１と昇降可能な蓋体３３とを有している。チャンバ本体３１は、基板Ｇよりもサイズが一回り大きく、上面が開口した扁平な直方体の下部容器として構成されている。
【００２３】
蓋体３３は、チャンバ本体３１とほぼ同サイズ（面積）の下面に開口した扁平な直方体の上部容器として構成され、後述するように表面改質に用いるＨＭＤＳを貯留するＨＭＤＳ供給源３５に接続されている。また、蓋体３３は、水平方向（Ｘ方向およびＹ方向）に延びる複数本の水平支持部材３７に固定されており、各々の水平支持部材３７は、図示しない昇降駆動機構例えば、複数のエアシリンダのピストンロッドに連結されている。従って、これらのエアシリンダのピストンロッドを垂直上方に向けて進出させると、水平支持部材３７と一体になって蓋体３３が垂直上方に移動（上昇）してチャンバが開放され、逆に、各ピストンロッドを垂直下方に後退させると、水平支持部材３７と一体に蓋体３３が垂直下方に移動（下降）するようになっている。
【００２４】
チャンバ本体３１内には、基板Ｇに略対応した大きさの矩形をした加熱プレート４１が水平に配置され、固定具４２によって固定されている。この加熱プレート４１は、熱伝導率の高い金属例えばアルミニウムからなり、その内部または下面には例えば抵抗発熱体からなるヒータ（図示せず）が設けられている。
【００２５】
また、加熱プレート４１には、複数の貫通孔４３が形成され、各貫通孔４３にはそれぞれリフターピン４４が挿設されており、基板Ｇを上下に昇降させる基板昇降機構４５が設けられている。そして、外部の搬送装置２１の搬送アーム２１ａ（図１参照）との間でこれらのリフターピン４４を加熱プレート４１の表面から突出させて基板Ｇを受渡しできるように構成されている。リフターピン４４は、加熱プレート４１の下に配置された水平支持板４６により互いに連結され、同期して昇降変位できるように構成されている。なお、水平支持板４６を昇降移動させるための図示しない昇降駆動部が、チャンバ本体３１の内側または外側に配置されている。
【００２６】
チャンバ本体３１の側壁上端面には、周回方向に延びるシームレスなシール部材３２が取付けられている。蓋体３３をチャンバ本体３１に合体させた状態で、蓋体３３の側壁下端面とチャンバ本体３１の側壁上端面との間にこのシール部材３２が介在して密閉できるようになっている。これにより、チャンバ本体３１と蓋体３３とによる気密な処理室４７が形成されるようになっている。
【００２７】
蓋体３３の一側面には、ＨＭＤＳガス導入ポート４８が設けられ、このＨＭＤＳガス導入ポート４８と対向する他方の側面には、排気ポート４９が設けられている。
ＨＭＤＳガス導入ポート４８は、蓋体３３の一側面に任意の間隔で形成された複数の貫通孔５０と、各貫通孔５０にその外側から装着されたガス供給管５１の終端アダプタ５３と、各貫通孔５０より内側に設けられ、一定間隔で多数のガス吐出口５５が形成されたバッファ室５４とを有している。
【００２８】
また、排気ポート４９は、ＨＭＤＳガス導入ポート４８と対向する蓋体３３の側面に一定間隔で形成された多数の通気孔５６を有するとともに、蓋体３３の側壁の外側に設けられた排気ダクト室５７を有している。この排気ダクト室５７の底に形成された排気口５８は、排気管５９を介して排気ポンプ（図示せず）に接続している。
【００２９】
このような構成のアドヒージョンユニット（ＡＤ）３０において表面改質処理を行なうときは、まず、基板昇降機構４５のリフターピン４４を上昇させた状態で搬送装置２１の搬送アーム２１ａから基板Ｇを受取る。そして、リフターピン４４を下降させて基板Ｇを加熱プレート４１上に載置した後、蓋体３３を退避位置から垂直に下降させ、チャンバ本体３１に当接させ、チャンバを密閉する。基板Ｇは、加熱プレート４１によって所定温度例えば１１０℃〜１２０℃に加熱される。そして、図示しない排気ポンプにより処理室４７内を排気しながら、ＨＭＤＳ供給源３５よりＨＭＤＳガスをガス供給管５１およびＨＭＤＳガス導入ポート４８を介して処理室４７に供給する。処理室４７内では、ＨＭＤＳガス導入ポート４８のガス吐出口５５より噴出されたＨＭＤＳガスが、排気ポート４９に向かう気流を形成し、その途中で基板Ｇの表面（被処理面）に接触し、該表面を表面改質する。
【００３０】
処理室４７内を通過したＨＭＤＳガスは、排気ポート４９において通気孔５６から排気ダクト室５７へ送られ、そこから排気ポンプの作用によって排気される。所定の処理時間が経過し、表面改質処理が終了した後は、ＨＭＤＳガスの供給および排気ポンプを停止させてから、図示しない昇降駆動機構の上昇駆動によって蓋体３３をチャンバ本体３１から上方に引き離し、そのまま所定の退避位置まで持ち上げる。その後、基板昇降機構４５のリフターピン４４を上昇させ、基板Ｇを加熱プレート４１の上方へ持ち上げ、搬送装置２１の搬送アーム２１ａに受け渡す。その後、搬送アーム２１ａにより、表面改質処理後の基板Ｇをアドヒージョンユニット（ＡＤ）３０から搬出する。
【００３１】
表面改質処理後の基板Ｇは、次に、搬送アーム２１ａによって処理ステーション２のリフロー処理ユニット（ＲＥＦＬＷ）６０に搬入され、基板Ｇ上に形成されたレジストを有機溶媒例えばシンナー雰囲気で軟化させてマスク形状を変化させるリフロー処理が行なわれる。
【００３２】
ここで、リフロー処理ユニット（ＲＥＦＬＷ）６０の構成について、さらに詳細に説明する。図３は、リフロー処理ユニット（ＲＥＦＬＷ）６０の概略断面図である。リフロー処理ユニット（ＲＥＦＬＷ）６０は、チャンバ６１を有しており、このチャンバ６１は、下部チャンバ６１ａと、この下部チャンバ６１ａの上部に当接される上部チャンバ６１ｂとから構成されている。上部チャンバ６１ｂと下部チャンバ６１ａとは、図示しない開閉機構により開閉可能に構成されており、開状態のときに、搬送装置２１により基板Ｇの搬入出が行なわれる。
【００３３】
このチャンバ６１内には、基板Ｇを水平に支持する支持テーブル６２が設けられている。支持テーブル６２は熱伝導率に優れた材質例えばアルミニウムで構成されている。
【００３４】
支持テーブル６２には、図示しない昇降機構によって駆動され、基板Ｇを昇降させる３本の昇降ピン６３（図３では２本のみを図示する）が、支持テーブル６２を貫通するように設けられている。この昇降ピン６３は、昇降ピン６３と搬送装置２１との間で基板Ｇを受け渡しする際には、基板Ｇを支持テーブル６２から持ち上げて所定の高さ位置で基板Ｇを支持し、基板Ｇのリフロー処理中は、例えば、その先端が支持テーブル６２の上面と同じ高さとなるようにして保持される。
【００３５】
下部チャンバ６１ａの底部には、排気口６４ａ，６４ｂが形成されており、この排気口６４ａ，６４ｂには排気系６４が接続されている。そして、この排気系６４を通ってチャンバ６１内の雰囲気ガスが排気される。
【００３６】
支持テーブル６２の内部には、温度調節媒体流路６５が設けられており、この温度調節媒体流路６５には、例えば温調冷却水などの温度調節媒体が温度調節媒体導入管６５ａを介して導入され、温度調節媒体排出管６５ｂから排出されて循環し、その熱（例えば冷熱）が支持テーブル６２を介して基板Ｇに対して伝熱され、これにより基板Ｇの処理面が所望の温度に制御される。
【００３７】
チャンバ６１の天壁部分には、シャワーヘッド６６が、支持テーブル６２に対向するように設けられている。このシャワーヘッド６６の下面６６ａには、多数のガス吐出孔６６ｂが設けられている。
【００３８】
また、シャワーヘッド６６の上部中央には、ガス導入部６７が設けられており、このガス導入部６７はシャワーヘッド６６の内部に形成された空間６８に連通している。ガス導入部６７には配管６９が接続されている。配管６９には、有機溶媒例えばシンナーを気化して供給するバブラータンク７０が接続され、その途中には開閉バルブ７１が設けられている。バブラータンク７０の底部には、シンナーを気化させるための気泡発生手段として、図示しないＮ２ガス供給源に接続されたＮ２ガス供給配管７４が配備されている。このＮ２ガス供給配管７４には、マスフローコントローラ７２および開閉バルブ７３が設けられている。また、バブラータンク７０は、内部に貯留されるシンナーの温度を所定温度に調節するための図示しない温度調節機構を備えている。そして、図示しないＮ２ガス供給源からＮ２ガスをマスフローコントローラ７２によって流量制御しながらバブラータンク７０の底部に導入することにより、所定温度に温度調節されたバブラータンク７０内のシンナーを気化させ、配管６９、ガス導入部６７を介してチャンバ６１内に導入できるように構成されている。
【００３９】
また、シャワーヘッド６６の上部の周縁部には、複数のパージガス導入部７５が設けられており、各パージガス導入部７５には、例えばパージガスとしてのＮ２ガスをチャンバ６１内に供給するパージガス供給配管７６が接続されている。パージガス供給配管７６は、図示しないパージガス供給源に接続されており、その途中には開閉バルブ７７が設けられている。
【００４０】
このような構成のリフロー処理ユニット（ＲＥＦＬＷ）６０においては、まず、上部チャンバ６１ｂを下部チャンバ６１ａから開放し、その状態で、搬送装置２１の搬送アーム２１ａにより、既にパターン形成され、表面改質処理がなされたレジストを有する基板Ｇを搬入し、支持テーブル６２に載置する。そして、上部チャンバ６１ｂと下部チャンバ６１ａを当接させ、チャンバ６１を閉じる。
【００４１】
次に配管６９の開閉バルブ７１およびＮ２ガス供給配管７４の開閉バルブ７３を開放し、マスフローコントローラ７２によってＮ２ガスの流量を調節してシンナーの気化量を制御しつつ、バブラータンク７０から、気化されたシンナーを配管６９、ガス導入部６７を介してシャワーヘッド６６の空間６８に導入し、ガス吐出孔６６ｂから吐出させる。これにより、チャンバ６１内が所定濃度のシンナー雰囲気とされる。
【００４２】
チャンバ６１内の支持テーブル６２に載置された基板Ｇ上には、既にパターン形成されたレジストが設けられているので、このレジストがシンナー雰囲気に曝されることにより、シンナーがレジストに浸透する。これにより、レジストが軟化してその流動性が高まり、変形して基板Ｇ表面の所定の領域（ターゲット領域）が変形レジストで被覆される。この際、支持テーブル６２の内部に設けられた温度調節媒体流路６５に、温度調節媒体を導入することによって、その熱が支持テーブル６２を介して基板Ｇに対して伝熱され、これにより基板Ｇの処理面が所望の温度例えば２０℃に制御される。シャワーヘッド６６から基板Ｇの表面に向けて吐出されたシンナーを含むガスは、基板Ｇの表面に接触した後、排気口６４ａ，６４ｂへ向けて流れ、チャンバ６１内から排気系６４へ排気される。
【００４３】
以上のようにして、リフロー処理ユニット（ＲＥＦＬＷ）６０におけるリフロー処理が終了した後は、排気を継続しながらパージガス供給配管７６上の開閉バルブ７７を開放し、パージガス導入部７５を介してチャンバ６１内にパージガスとしてのＮ２ガスを導入し、チャンバ内雰囲気を置換する。その後、上部チャンバ６１ｂを下部チャンバ６１ａから開放し、前記と逆の手順でリフロー処理後の基板Ｇを搬送アーム２１ａによってリフロー処理ユニット（ＲＥＦＬＷ）６０から搬出する。
【００４４】
三つの加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）８０ａ，８０ｂ，８０ｃには、それぞれ基板Ｇに対して加熱処理を行うホットプレートユニット（ＨＰ）、基板Ｇに対して冷却処理を行うクーリングプレートユニット（ＣＯＬ）が、多段例えば２段ずつ合計４段に重ねられて構成されている（図示省略）。この加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）８０ａ，８０ｂ，８０ｃでは、表面改質処理後およびリフロー処理後の基板Ｇに対して、必要に応じて加熱処理や冷却処理が行なわれる。
【００４５】
図１に示すように、リフロー処理システム１００の各構成部は、制御部３のＣＰＵを備えたコントローラ９０に接続されて制御される構成となっている。コントローラ９０には、工程管理者がリフロー処理システム１００を管理するためにコマンドの入力操作等を行うキーボードや、リフロー処理システム１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース９１が接続されている。
【００４６】
また、コントローラ９０には、リフロー処理システム１００で実行される各種処理をコントローラ９０の制御にて実現するための制御プログラムや処理条件データ等が記録されたレシピが格納された記憶部９２が接続されている。
【００４７】
そして、必要に応じて、ユーザーインターフェース９１からの指示等にて任意のレシピを記憶部９２から呼び出してコントローラ９０に実行させることで、コントローラ９０の制御下で、リフロー処理システム１００での所望の処理が行われる。また、前記レシピは、例えば、ＣＤ−ＲＯＭ、ハードディスク、フレキシブルディスク、フラッシュメモリなどのコンピュータ読み取り可能な記憶媒体に格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回線を介して随時伝送させて利用したりすることも可能である。
【００４８】
以上のように構成されるリフロー処理システム１００においては、まず、カセットステーション１において、搬送装置１１の搬送アーム１１ａが、既にレジストパターンが形成された基板Ｇを収容しているカセットＣにアクセスして１枚の基板Ｇを取り出す。基板Ｇは、搬送装置１１の搬送アーム１１ａから、処理ステーション２の中央搬送路２０における搬送装置２１の搬送アーム２１ａに受渡され、この搬送装置２１により、アドヒージョンユニット（ＡＤ）３０へ搬入される。そして、アドヒージョンユニット（ＡＤ）３０にてリフロー処理に先立ち表面改質処理が行なわれた後、基板Ｇはアドヒージョンユニット（ＡＤ）３０から搬送装置２１によって取出され、加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）８０ａ，８０ｂ，８０ｃのいずれかに搬入される。そして、各加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）８０ａ，８０ｂ，８０ｃにおいて冷却処理が施された基板Ｇは、リフロー処理ユニット（ＲＥＦＬＷ）６０へ搬入され、そこでリフロー処理が行なわれる。
【００４９】
リフロー処理後は、必要に応じて各加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）８０ａ，８０ｂ，８０ｃにおいて所定の加熱、冷却処理が施される。このような一連の処理が終了した基板Ｇは、搬送装置２１によりリフロー処理ユニット（ＲＥＦＬＷ）６０から取出され、カセットステーション１の搬送装置１１に受渡され、任意のカセットＣに収容される。
【００５０】
次に、リフロー処理ユニット（ＲＥＦＬＷ）６０において行なわれる本発明リフロー方法の原理について、表面改質処理を行なわない比較リフロー方法と対比しながら説明を行なう。ここでは、ＴＦＴ製造過程の中でリフロー処理を行なう場合について説明する。
【００５１】
図４（ａ）〜（ｃ）は、比較リフロー方法の工程手順を示している。  図４（ａ）に示すように、ガラス等の透明基板からなる絶縁基板２０１上には、ゲート電極２０２および図示しないゲート線が形成され、さらにシリコン窒化膜などのゲート絶縁膜２０３、ａ−Ｓｉ（アモルファスシリコン）膜２０４、オーミックコンタクト層としてのｎ＋Ｓｉ膜２０５、ソース電極２０６ａおよびドレイン電極２０６ｂ並びにソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１がこの順に積層されている。ソース電極２０６ａおよびドレイン電極２０６ｂは、ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１をマスクとしてエッチングされており、下地膜であるｎ＋Ｓｉ膜２０５の表面が露出している。
【００５２】
次に、このような積層構造を有する被処理体に対して、リフロー処理システム１００のリフロー処理ユニット（ＲＥＦＬＷ）６０にてシンナー等の溶剤雰囲気でリフロー処理が行なわれる。このリフロー処理によって、ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１を構成するレジストが軟化して流動性を持つようになる。リフロー処理は、ソース電極２０６ａとドレイン電極２０６ｂの間の凹部２２０（チャンネル形成領域）のｎ＋Ｓｉ膜２０５の表面を流動化したレジストで覆うことによって、次工程でｎ＋Ｓｉ膜２０５およびａ−Ｓｉ膜２０４をエッチングする際に、チャンネル形成領域のｎ＋Ｓｉ膜２０５およびａ−Ｓｉ膜２０４がエッチングされてしまうことを防ぐ目的で行なわれる。このように、ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１を構成するレジストをリフローさせてレジストマスクを再利用することにより、フォトリソグラフィー工程を省略できるという利点がある。
【００５３】
しかし、流動化して変形した変形レジスト２１２がソース電極２０６ａおよびドレイン電極２０６ｂの面積を超えて下地のｎ＋Ｓｉ膜２０５の表面に拡がってしまうと、エッチング精度が低下してしまうという問題が生じる。すなわち、図４（ｂ）に示すように、変形レジスト２１２が下層のソース電極２０６ａとドレイン電極２０６ｂの面積を超えて周囲にはみ出し、次工程でｎ＋Ｓｉ膜２０５およびａ−Ｓｉ膜２０４をエッチングする際にマスクとなる変形レジスト２１２の被覆面積が広がる。その状態でｎ＋Ｓｉ膜２０５およびａ−Ｓｉ膜２０４をエッチングすると、図４（ｃ）に示すように、エッチング後のｎ＋Ｓｉ膜２０５およびａ−Ｓｉ膜２０４の側面と、ソース電極２０６ａまたはドレイン電極２０６ｂの側面とが面一にならず、段差が生じてしまう。このように、ソース電極２０６ａまたはドレイン電極２０６ｂに対して、下地のｎ＋Ｓｉ膜２０５およびａ−Ｓｉ膜２０４が横方向に突出した形状で以後の工程を行ない、ＴＦＴを製造した場合、画素内で光が通過する割合を表す開口率が低下するほか、この突出した部分でａ−Ｓｉ膜２０４に当る光によって光電流が発生し、電気ノイズが増加し、リーク電流が発生するなどの悪影響をもたらすことが懸念される。
【００５４】
一方、図５（ａ）〜（ｄ）は、本発明リフロー方法の工程手順を示している。図５（ａ）に示す積層構造は、比較リフロー方法に関する図４（ａ）と同様であるので説明を省略する。このような積層構造を有する被処理体に対して、図５（ｂ）に示すように、リフロー処理システム１００のアドヒージョンユニット（ＡＤ）３０にて表面改質処理を行なう。表面改質処理により、ソース電極２０６ａおよびドレイン電極２０６ｂ（ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１）によって被覆されていないｎ＋Ｓｉ膜２０５の露出表面が表面改質される。この場合、ｎ＋Ｓｉ膜２０５の表面改質処理面２０５ａにおける純水の接触角が、５０度以上例えば５０〜１２０度になるまで表面改質処理を行なうことが好ましい。表面改質処理面２０５ａにおける接触角が５０度以上になるように表面改質することにより、引き続くリフロー工程でレジストの流動による拡がりを効果的に抑制できる。
【００５５】
次に、リフロー処理ユニット（ＲＥＦＬＷ）６０にてシンナー等の溶剤雰囲気でリフロー処理が行なわれる。このリフロー処理によって、ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１を構成するレジストが軟化して流動性を持つようになる。流動化したレジストは変形し、ソース電極２０６ａおよびドレイン電極２０６ｂの面積を超えて下地のｎ＋Ｓｉ膜２０５の表面に拡がろうとするが、ｎ＋Ｓｉ膜２０５の表面は既に表面改質され、表面改質処理面２０５ａが形成されているため、軟化したレジストの流動が抑えられ、ｎ＋Ｓｉ膜２０５表面に拡がり難い。
【００５６】
したがって、図５（ｃ）に示すように、リフロー後の変形レジスト２１２が下層のソース電極２０６ａとドレイン電極２０６ｂの面積を超えて周囲にはみ出す現象は、比較リフロー方法［図４（ｂ）参照］に比べて、大幅に抑制される。つまり、リフロー後の変形レジストによる被覆面積は、ソース電極２０６ａとドレイン電極２０６ｂの面積より僅かに大きくなる程度に改善される。
【００５７】
このため、次工程で変形レジスト２１２をマスクとしてｎ＋Ｓｉ膜２０５およびａ−Ｓｉ膜２０４をエッチングし、さらに変形レジスト２１２を除去した後で、図５（ｄ）に示すように、ｎ＋Ｓｉ膜２０５およびａ−Ｓｉ膜２０４の側面と、ソース電極２０６ａまたはドレイン電極２０６ｂの側面とを略面一に形成することが可能になる。従って、ａ−Ｓｉ膜２０４がソース・ドレイン配線より横方向に広がって形成されることによる開口率の低下や光電流発生による電気ノイズの増加、リーク電流の発生など、比較リフロー方法における問題点を解決することができる。
【００５８】
表面改質処理により、エッチング精度が向上することは実験結果からも確認されている。図６は、表面改質処理の有無がＣＤ（Critical Dimension；臨界寸法）に与える影響を調べた試験結果を示すグラフである。グラフの縦軸は、レジストパターンのＣＤとエッチング後のパターンのＣＤとの変化量（ΔＣＤ）を示し、横軸は、リフロー処理の時間を示している。なお、表面改質処理は、ＨＭＤＳを用い、処理温度１１０℃で１２０秒間実施した。
図６より、ＨＭＤＳによる表面改質処理をした場合、表面改質処理を行なわない場合に比較してＣＤの変化量が小さく、レジストパターンがエッチング形状に精度良く転写されていることがわかる。これは、表面改質処理により、リフロー時のレジストの拡がりが抑制された結果であると考えられる。
【００５９】
なお、本発明方法では、リフロー後、変形レジスト２１２に対して軽度のアッシング処理を行なうことにより、変形レジスト２１２による被覆面積をさらに減少させ、ソース電極２０６ａおよびドレイン電極２０６ｂの面積に近づけることが可能になる。この場合、アッシング処理は、例えば平行平板方式のプラズマ処理装置を使用し、Ｏ２などの酸素を含有するガスのプラズマにより、チャンバ内圧力１３Ｐａ程度、処理時間１００秒程度の条件で行なうことができるこの軽度のアッシング処理は変形レジスト２１２がソース電極２０６ａおよびドレイン電極２０６ｂからはみ出した部分を除去できればよいため、通常ハーフ露光技術でレジストの薄膜部を除去する目的で行なわれていたアッシングに比べ短時間例えば３分の２程度の時間でよく、エッチング精度への影響もほとんど問題とはならない。
【００６０】
また、リフロー処理後に、変形レジスト２１２をマスクとして、ｎ＋Ｓｉ膜２０５およびａ−Ｓｉ膜２０４をエッチングする際には、ｎ＋Ｓｉ膜２０５およびａ−Ｓｉ膜２０４のエッチングが等方的に進行するような条件でエッチングを行なうことにより、エッチング後にｎ＋Ｓｉ膜２０５およびａ−Ｓｉ膜２０４がソース電極２０６ａおよびドレイン電極２０６ｂよりも横方向へはみ出す現象をさらに抑えることができる。例えば、ドライエッチングの場合、平行平板方式等のプラズマ処理装置を使用し、エッチングガス種として、例えばＳＦ６、Ｃｌ２ガス等の混合ガスを用い、チャンバ内圧力６．７Ｐａ、処理時間１２０秒の条件で実施できる。
【００６１】
また、リフローの速度は、軟化したレジスト２１０ａ，２１１ａの粘性流動と、凹部２２０内で融合したレジスト２１０ａ，２１１ａの表面張力によって決定される。図７（ａ）は、表面改質処理を行なわない場合のリフロー時におけるレジスト２１０ａ，２１１ａの流動の状態をモデル化して示している。このモデルでは、リフローの際の粘性流動の速度と表面張力による流動の速度を矢印の大きさで示している。なお、図７（ｂ）中の矢印の長さも同様の意味を有する。
【００６２】
表面改質処理は、ソース電極２０６ａおよびドレイン電極２０６ｂにより覆われていないｎ＋Ｓｉ膜２０５の表面全体に対して行なわれる。従って、表面改質処理を行なった場合には、図７（ｂ）に示すように、ソース電極２０６ａとドレイン電極２０６ｂとの間に露出する凹部２２０内のｎ＋Ｓｉ膜２０５の表面も表面改質されて表面改質処理面２０５ａが形成されてしまうことになる。
しかし、凹部２２０内へのレジスト２１０ａ，２１１ａの流入速度は、前記のように、リフロー処理により軟化したレジスト２１０ａ，２１１ａの粘性流動だけでなく、凹部２２０内へ互いに反対の方向から流入したレジスト２１０ａ，２１１ａが接触した際の表面張力による流動促進作用にも影響される。
従って、表面改質処理を行なった場合でも、凹部２２０内へ向かうレジスト２１０ａ，２１１ａが接触した以降は、表面張力によってスムーズにレジスト２１０ａ，２１１ａの流入が進む。そして、図７（ｂ）に示すように、凹部２２０の外側（ソース電極２０６ａおよびドレイン電極２０６ｂの外側）の表面改質処理面２０５ａへ向かう流動は抑制される一方、凹部２２０内へのレジスト２１０ａ，２１１ａの流入は、表面張力によって速やかに進行する。このような機構により、表面改質処理を施した後でも、凹部内外でのレジスト２１０ａ，２１１ａの流動速度に格差を持たせることができる。
【００６３】
このように、表面改質処理によってレジストの流動を抑制することで、チャンネル領域を確実に被覆しながら、余分なレジストの拡がりを防止することができる。従って、十分なエッチング精度を確保できるとともに、ＬＣＤ製品における光電流の発生なども防止できる。
【００６４】
次に、図８〜図１１を参照しながら、本発明のリフロー方法を液晶表示装置用ＴＦＴ素子の製造工程に適用した実施形態について説明する。
図８は、本発明の一実施形態に係る液晶表示装置用ＴＦＴ素子の製造方法の主要な工程を示すフローチャートである。
まず、図９（ａ）に示すように、ガラス等の透明基板からなる絶縁基板２０１上にゲート電極２０２および図示しないゲート線を形成し、さらにシリコン窒化膜などのゲート絶縁膜２０３、ａ−Ｓｉ（アモルファスシリコン）膜２０４、オーミックコンタクト層としてのｎ＋Ｓｉ膜２０５、Ａｌ合金やＭｏ合金等の電極用金属膜２０６をこの順に積層して堆積する（ステップＳ１）。
【００６５】
次に、図９（ｂ）に示すように、電極用金属膜２０６上にレジスト２０７を形成する（ステップＳ２）。そして、図９（ｃ）に示すように露光マスク３００を用い、レジスト２０７に対して露光処理を行なう（ステップＳ３）。この露光マスク３００は、レジスト２０７を所定のパターンで露光できるように構成されている。このようにレジスト２０７を露光処理することにより、図９（ｄ）に示すように、露光レジスト部２０８と、未露光レジスト部２０９とが形成される。
【００６６】
露光後は、現像処理を行なうことにより、図１０（ａ）に図示するように、露光レジスト部２０８が除去され、未露光レジスト部２０９を電極用金属膜２０６上に残存させることが可能である（ステップＳ４）。未露光レジスト部２０９は、ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１に分離されパターン形成されている。
【００６７】
そして、ソース電極用レジストマスク２１０およびドレイン電極用レジストマスク２１１をエッチングマスクとして用い、電極用金属膜２０６をエッチングし、図１０（ｂ）に示すように、後にチャンネル領域となる部分に凹部２２０を形成する（ステップＳ５）。このエッチングによって、ソース電極２０６ａとドレイン電極２０６ｂが形成され、これらの間の凹部２２０内にｎ＋Ｓｉ膜２０５の表面を露出させることができる。
【００６８】
次に、図２のアドヒージョンユニット（ＡＤ）３０において、露出したｎ＋Ｓｉ膜２０５の表面に表面改質処理を実施する（ステップＳ６）。シリル化剤などを用いる表面改質処理によって、ｎ＋Ｓｉ膜２０５の表面は表面改質されて、図１０（ｃ）に示すように、純水による接触角が５０度以上の表面改質処理面２０５ａが形成される。つまり、ｎ＋Ｓｉ膜２０５の表面改質処理面２０５ａには、レジストが流動し難い状態が形成される。
【００６９】
次に、ステップＳ７のリフロー処理においては、後にチャンネル領域となる目的の凹部２２０にシンナー等の有機溶媒によって軟化させたレジストを流入させる。このリフロー処理は、図３のリフロー処理ユニット（ＲＥＦＬＷ）６０により行なわれる。このリフロー処理に際して、ｎ＋Ｓｉ膜２０５の表面改質処理面２０５ａでは軟化したレジストの流動が抑制されるものの、後にチャンネル領域となる凹部２２０内では表面張力の作用によって軟化レジストの流入が早まり、凹部２２０内を確実に被覆することができる。
【００７０】
図１０（ｄ）は、変形レジスト２１２によって凹部２２０内が被覆された状態を示している。ステップＳ６の表面改質処理を行なわない場合、変形レジスト２１２が例えばソース電極２０６ａやドレイン電極２０６ｂの周囲（凹部２２０とは反対側）にまで広がり、例えばオーミックコンタクト層としてのｎ＋Ｓｉ膜２０５の上を被覆してしまうため、被覆部分が次のシリコンエッチング工程でエッチングされなくなり、エッチング精度が低下してＴＦＴ素子の不良や歩留りの低下を招来するという問題があった。また、変形レジスト２１２による被覆面積を予め大きく見積もって設計しておくと、一つのＴＦＴ素子を製造するために必要な面積（ドット面積）が大きくなり、ＴＦＴ素子の高集積化や微細化への対応が困難になるという問題があった。
【００７１】
これに対し、本実施形態では、表面改質処理によってチャンネル領域となる凹部２２０以外のｎ＋Ｓｉ膜２０５表面への軟化レジストの流動が抑制されるので、図１０（ｄ）に示されるように、変形レジスト２１２による被覆領域はリフロー処理のターゲット領域である凹部２２０に略限定されている。従って、高いエッチング精度を確保できるとともに、ＴＦＴ素子の高集積化、微細化への対応も可能になる。
【００７２】
次に、ステップＳ８では、リフロー後の変形レジストに対して、軽度のアッシング処理を実施する。このアッシング処理によって、図１１（ａ）に示すように変形レジスト２１２による被覆面積をよりいっそう縮小させることができる。従って、次のステップＳ９で実施されるエッチングの精度を格段に向上させることができる。なお、このアッシング処理は任意工程であり、リフロー後の変形レジスト２１２の外側（ソース電極２０６ａおよびドレイン電極２０６ｂの周囲）へのはみ出しが僅かである場合には、このアッシング工程を省略することができる。
【００７３】
次に、図１１（ｂ）に示すように、ソース電極２０６ａ、ドレイン電極２０６ｂおよび変形レジスト２１２をエッチングマスクとして使用し、ｎ＋Ｓｉ膜２０５およびａ−Ｓｉ膜２０４をエッチング処理する（ステップＳ９）。その後、例えばレジスト剥離液を用いるウエット処理などの手法により、変形レジスト２１２を除去し（ステップＳ１０）、図１１（ｃ）に示すように、ソース電極２０６ａおよびドレイン電極２０６ｂを露出させる。
【００７４】
次に、ソース電極２０６ａおよびドレイン電極２０６ｂをエッチングマスクとして使用し、凹部２２０内に露出したｎ＋Ｓｉ膜２０５をエッチング処理する（ステップＳ１１）。これにより、図１１（ｄ）に示すように、チャンネル領域２２１が形成される。
【００７５】
以降の工程は図示を省略するが、例えば、チャンネル領域２２１とソース電極２０６ａおよびドレイン電極２０６ｂを覆うように有機膜を成膜した後（ステップＳ１２）、フォトリソグラフィー技術によりソース電極２０６ａ（ドレイン電極２０６ｂ）に接続するコンタクトホールをエッチングによって形成し（ステップＳ１３）、次いでインジウム・錫酸化物（ＩＴＯ）等により透明電極を形成する（ステップＳ１４）ことにより、液晶表示装置用のＴＦＴ素子が製造される。
【００７６】
上記実施形態では、ステップＳ７のリフロー工程を行なうことにより、ステップＳ５の電極用金属膜２０６をエッチングする工程と、ステップＳ９のｎ＋Ｓｉ膜２０５およびａ−Ｓｉ膜２０４をエッチングする工程を、一回のフォトリソグラフィーにより形成されたレジスト、つまり、ソース電極用レジストマスク２１０、ドレイン電極用レジストマスク２１１および変形レジスト２１２により行なうことができるので、フォトリソグラフィー工程数の削減、省レジスト化が可能になる。さらに、ステップＳ６の表面改質処理により、高いエッチング精度が確保され、ＴＦＴ素子の高集積化、微細化へも対応可能になる。
【００７７】
以上、本発明の実施の形態について説明してきたが、本発明はこのような形態に限定されるものでない。
例えば、上記説明においては、ＬＣＤ用ガラス基板を用いるＴＦＴ素子の製造を例に取り挙げたが、他のフラットパネルディスプレイ（ＦＰＤ）基板や、半導体基板等の基板に形成されたレジストのリフロー処理を行なう場合にも本発明を適用することができる。
【００７８】
また、本発明のリフロー方法は、ハーフ露光技術および再現像処理を行なうＴＦＴの製造過程にも適用することができる。
【産業上の利用可能性】
【００７９】
本発明は、例えばＴＦＴ素子などの半導体装置の製造において好適に利用可能である。
【図面の簡単な説明】
【００８０】
【図１】リフロー処理システムの概要を説明する図面である。
【図２】アドヒージョンユニット（ＡＤ）の概略構成を示す断面図である。
【図３】リフロー処理ユニット（ＲＥＦＬＷ）の概略構成を示す断面図である。
【図４】比較リフロー方法の工程手順の説明に供する図面である。
【図５】本発明リフロー方法の工程手順の説明に供する図面である。
【図６】ＣＤの変化量とリフロー時間との関係を示すグラフである。
【図７】リフロー処理におけるチャンネル領域へのレジスト流動の原理を説明する図面である。
【図８】ＴＦＴ素子の製造工程の一例を示すフロー図。
【図９】ＴＦＴ素子の製造工程において、絶縁基板上への積層膜形成から露光処理後までの状態を示す基板の縦断面図。
【図１０】ＴＦＴ素子の製造工程において、現像処理後からリフロー処理後までの状態を示す基板の縦断面図。
【図１１】ＴＦＴ素子の製造工程において、アッシング後からチャンネル形成後までの状態を示す基板の縦断面図。
【符号の説明】
【００８１】
１：カセットステーション
２：処理ステーション
３：制御部
２０：中央搬送路
２１：搬送装置
３０：アドヒージョンユニット（ＡＤ）
６０：リフロー処理ユニット（ＲＥＦＬＷ）
８０ａ，８０ｂ，８０ｃ：加熱・冷却処理ユニット（ＨＰ／ＣＯＬ）
１００：リフロー処理システム
２０１：絶縁基板
２０２：ゲート電極
２０３：ゲート絶縁膜
２０４：ａ−Ｓｉ膜
２０５：ｎ＋Ｓｉ膜
２０５ａ：表面改質処理面
２０６ａ：ソース電極
２０６ｂ：ドレイン電極
２１０：ソース電極用レジストマスク
２１１：ドレイン電極用レジストマスク
Ｇ：基板
【図１】
2008117964.tif 000003
【図２】
2008117964.tif 000004
【図３】
2008117964.tif 000005
【図４】
2008117964.tif 000006
【図５】
2008117964.tif 000007
【図６】
2008117964.tif 000008
【図７】
2008117964.tif 000009
【図８】
2008117964.tif 000010
【図９】
2008117964.tif 000011
【図１０】
2008117964.tif 000012
【図１１】
2008117964.tif 000013