(57)【要約】【課題】簡易な構成で過大な突入電流の発生を防ぐことが可能なインバータ装置を提供する。【解決手段】電流検出回路２３が、出力フィルタ回路２２から流れる交流出力電流Ｉacoutを検出する。また、その絶対値が所定のしきい値Ｉth以上となって過大となった場合には、リセット制御部２４および駆動パルス発生回路２８が、交流出力電圧Ｖacoutが一旦０Ｖとなってから動作が再開するよう、ＤＣ／ＡＣインバータ２１を制御する。例えばインバータ装置２の動作中にコンデンサインプット型の負荷３を接続した場合や、その負荷３がスタンバイ回路を含むような場合であっても、突入電流の発生が防止される。【選択図】図１
2008035633.tif 000002
【特許請求の範囲】
【請求項１】
入力容量素子を含む負荷を駆動するためのインバータ装置であって、
直流入力電圧を交流出力電圧に変換するインバータ回路と、
前記インバータ回路から流れる交流出力電流を検出する電流検出手段と、
検出された交流出力電流が一定値以上となった場合に、前記交流出力電圧を一旦０Ｖにリセットしてから動作再開させるように前記インバータ回路を制御する制御手段と
を備えたことを特徴とするインバータ装置。
【請求項２】
前記制御手段は、動作再開直後の前記交流出力電圧がリセット直前の電圧と同極性となるように前記インバータ回路を制御する
ことを特徴とする請求項１に記載のインバータ装置。
【請求項３】
前記インバータ回路は、
４つのスイッチング素子を有するフルブリッジ型のスイッチング回路と、
前記４つのスイッチング素子のうちの高圧側の一対のスイッチング素子のそれぞれに接続されたチャージポンプ回路とを含む
ことを特徴とする請求項１または請求項２に記載のインバータ装置。
【請求項４】
前記制御手段は、動作再開直後の前記交流出力電圧がリセット直前の電圧と逆極性となるように前記インバータ回路を制御する
ことを特徴とする請求項１に記載のインバータ装置。
【請求項５】
前記インバータ回路は、
４つのスイッチング素子を有するフルブリッジ型のスイッチング回路と、
前記４つのスイッチング素子のうちの高圧側の一対のスイッチング素子にそれぞれ接続された独立電源回路とを含む
ことを特徴とする請求項１、請求項２および請求項４のいずれか１項に記載のインバータ装置。
【請求項６】
前記インバータ回路は、前記交流出力電圧の極性切替を行う一対の第１のスイッチング素子と、前記直流入力電圧に基づいてパルス電圧を生成する一対の第２のスイッチング素子とを有するフルブリッジ型のスイッチング回路を含み、
前記第１のスイッチング素子がバイポーラ型のトランジスタにより構成されている
ことを特徴とする請求項１ないし請求項５のいずれか１項に記載のインバータ装置。
【請求項７】
前記制御手段は、前記インバータ回路の動作再開回数が所定回数に達した場合に、インバータ回路の動作を停止させる
ことを特徴とする請求項１ないし請求項６のいずれか１項に記載のインバータ装置。
【請求項８】
前記制御手段は、前記動作再開回数が所定時間内に所定回数に達した場合に、前記インバータ回路の動作を停止させる
ことを特徴とする請求項７に記載のインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電圧を交流電圧に変換して出力するインバータ装置に関する。
【背景技術】
【０００２】
直流電圧を交流電圧に変換するインバータ装置の負荷として、入力側にコンデンサを含んだいわゆるコンデンサインプット型の整流回路を有する電子機器を接続した場合、インバータ装置を起動する際にそのコンデンサを急速に充電しようとして、例えば図７に示した出力電流のタイミング波形のように、過大な突入電流が流れてしまう場合がある。そのような過大な突入電流が流れると、電流経路上の半導体素子などが故障してしまったり、リレーなどの機械接点が溶着してしまうことになる。
【０００３】
そこで例えば特許文献１では、例えば図８に示したように、インバータ装置を起動する際に正弦波を示す出力交流電圧が常に０Ｖから始動するようにし、インバータ起動時の過大な突入電流の発生を防ぐようにしたインバータ装置が提案されている。
【０００４】
また、例えば特許文献２では、インバータ装置からの交流出力電流を随時検出すると共にこの交流出力電流が所定の第１の閾値よりも大きくなった場合には、この第１の閾値よりも大きい第２の閾値に達しないうちは、ある程度の時間、過大な電流が流れるのを許容するようにしたインバータ装置が提案されている。
【特許文献１】特開２００２−３３５６７８号公報
【特許文献２】特許第３３６２６６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記特許文献１によれば、インバータ起動時に負荷のコンデンサを０Ｖから充電できるため、起動時における過大な突入電流の発生を回避できると考えられる。しかしながら、例えばインバータ装置の動作中にコンデンサインプット型の電子機器を接続させるような場合には、出力交流電圧が０Ｖのタイミングで接続できるとは限らないため、常に過大な突入電流の発生を防止することはできない。また、近年の電子機器（例えば、ＰＣ（Personal Computer）やＴＶ（TeleVision）装置など）には、待機電流を極力低減するためにスタンバイ回路を設けているものが多く、そのような電子機器を接続した場合には、電子機器がスタンバイ状態から動作状態に移行する際に電子機器内の主電源回路にインバータ装置の電源ラインが接続されるため、この場合も多くの場合、過大な突入電流が発生してしまうことになる。
【０００６】
また、上記特許文献２の構成では、ある程度の時間は過大な突入電流が流れるのを許容しなければならないため、装置内の各素子（例えば、ＦＥＴ（Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolor Transistor）、ダイオードなどのパワーデバイス）として電気的特性の大きいものを適用する必要が生じる。よって、定常状態使用時のものと比べて電気的特性がオーバースペックとなり、コスト増を招くと共に装置が大型化してしまうことになる。
【０００７】
このように従来の技術では、簡易な構成で装置の動作状況によらず、過大な突入電流の発生を確実に防ぐのは困難であった。
【０００８】
本発明はかかる問題点に鑑みてなされたもので、その目的は、簡易な構成で過大な突入電流の発生を防ぐことが可能なインバータ装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明のインバータ装置は、入力容量素子を含む負荷を駆動するためのものであって、直流入力電圧を交流出力電圧に変換するインバータ回路と、このインバータ回路から流れる交流出力電流を検出する電流検出手段と、検出された交流出力電流が一定値以上となった場合に、交流出力電圧を一旦０Ｖにリセットしてから動作再開させるようにインバータ回路を制御する制御手段とを備えたものである。
【００１０】
本発明のインバータ装置では、インバータ回路によって直流入力電圧が交流出力電圧に変換され、このインバータ回路から流れる交流出力電流が電流検出手段によって検出される。そして検出された交流出力電流が一定値以上となった場合、交流出力電圧が一旦０Ｖにリセットしてから動作が再開するように、インバータ回路が制御される。
【００１１】
本発明のインバータ装置では、上記インバータ回路が、４つのスイッチング素子を有するフルブリッジ型のスイッチング回路と、これら４つのスイッチング素子のうちの高圧側の一対のスイッチング素子のそれぞれに接続されたチャージポンプ回路とを含むように構成してもよい。この場合には、上記制御手段が、動作再開直後の交流出力電圧がリセット直前の出力電圧と同極性となるように制御するのが好ましい。このように構成した場合、チャージポンプ回路から高圧側の一対のスイッチング素子に供給する電圧の極性を反転させる必要がなくなるため、リセット直前の出力電圧と逆極性で動作再開する場合と比べ、迅速に動作再開することができる。
【００１２】
また、例えば上記高圧側の一対のスイッチング素子にそれぞれ独立電源回路を接続するようにしてもよい。この場合には、上記とは逆に、動作再開直後の交流出力電圧がリセット直前の電圧と逆極性となるように制御してもよい。なお、「独立電源回路」とは、例えば上記チャージポンプ回路などの電源回路とは異なり、他の電源電圧に基づいて電圧を生成するのではなく、他の電源電圧とは独立して電圧を生成する電源回路のことを意味する。
【００１３】
また、前記インバータ回路が、交流出力電圧の極性切替を行う一対の第１のスイッチング素子と、直流入力電圧に基づいてパルス電圧を生成する一対の第２のスイッチング素子とを有するフルブリッジ型のスイッチング回路を含むと共に、上記第１のスイッチング素子をバイポーラ型のトランジスタにより構成した場合には、動作再開直後の交流出力電圧がリセット直前の出力電圧と逆極性となるように制御するのが好ましい。このように構成した場合、インバータ回路の動作再開の際に、一対の第１のスイッチング素子が続けて同じ動作するのを回避してこれらのうちの一方がオフ状態になると共に他方がオン状態となるため、動作周波数に上限値があるバイポーラ型のトランジスタに負担をかけることがなくなり、リセット直前の電圧と同極性で動作再開する場合と比べ、迅速に動作再開することができる。
【００１４】
本発明のインバータ装置では、上記制御手段が、インバータ回路の動作再開回数が所定回数に達した場合にその回路動作を停止させるようにしてもよい。このように構成した場合、例えば何らかの不具合によって頻繁に動作再開がなされたような場合に、度々の過大な突入電流による素子の破壊や熱の発生等が回避される。また、この場合において、動作再開回数が所定時間内に所定回数に達した場合に動作を停止させるようにするのがより好ましい。このように構成した場合、長時間経過後に所定回数に達したような場合の誤停止が回避される。
【発明の効果】
【００１５】
本発明のインバータ装置によれば、インバータ回路から流れる交流出力電流を電流検出手段によって検出すると共に、検出された交流出力電流が一定値以上となった場合、交流出力電圧を一旦０Ｖにリセットしてから動作再開させるようにインバータ回路を制御するようにしたので、例えばインバータ装置の動作中に入力容量素子を含む負荷を接続した場合や、その負荷がスタンバイ回路を含むような場合であっても、突入電流の発生を防ぐことができる。また、突入電流の発生を防ぐことができるので、例えばインバータ装置内の各素子に従来と比べて電気的特性の小さいものを適用することができる。よって、簡易な構成で過大な突入電流の発生を防ぐことが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を実施するための最良の形態（以下、単に実施の形態という。）について、図面を参照して詳細に説明する。
【００１７】
図１は、本発明の一実施の形態に係るインバータ装置を含む電源システムの構成を表すものである。この電源システムは、入力端子Ｔinから入力される直流入力電圧Ｖdcinに基づいて交流出力電圧Ｖacoutを生成すると共にこの交流出力電圧Ｖacoutを出力端子Ｔoutから出力し、例えばＰＣやＴＶ装置などから構成されるコンデンサインプット型整流器の負荷３を駆動するものであり、例えば自動車などに適用されるものである。この電源システムは、入力フィルタ回路１１と、ＤＣ／ＤＣコンバータ１２と、電圧制御回路１３と、インバータ装置２とを備えている。
【００１８】
入力フィルタ回路１１は、入力端子Ｔinから入力される直流入力電圧Ｖdcinのノイズを除去するための回路であり、例えばチョークコイルやコンデンサなどにより構成される。
【００１９】
ＤＣ／ＤＣコンバータ１２は、入力フィルタ１１を通過した直流入力電圧Ｖdcinを直流出力電圧Ｖdcoutに電圧変換するものである。このＤＣ／ＤＣコンバータ１２は、例えばスイッチング素子やトランスなどを含んで構成される。また、電圧制御部１３は、ＤＣ／ＤＣコンバータ１２から出力される直流出力電圧Ｖdcoutを随時検出し、この直流出力電圧Ｖdcoutが一定値を保つようにＤＣ／ＤＣコンバータ１２を制御するものである。具体的な制御方法としては、例えば直流出力電圧Ｖdcoutの大きさに応じてスイッチング素子のオン・デューティ比を制御するものが挙げられる。
【００２０】
インバータ装置２は、ＤＣ／ＤＣコンバータから出力される直流出力電圧Ｖdcoutに基づいて交流出力電圧Ｖacoutを生成すると共にこの交流出力電圧Ｖacoutを出力端子Ｔoutから出力するものであり、ＤＣ／ＡＣインバータ２１と、出力フィルタ回路２２と、電流検出回路２３と、リセット制御部２４と、カウンタ２５と、シャットダウン制御部２６と、タイマ回路２７と、駆動パルス発生回路２８とを有している。
【００２１】
ＤＣ／ＡＣインバータ２１は、直流出力電圧Ｖdcoutに基づいてパルス状の電圧波形を示すパルス出力電圧Ｖpoutを生成するものである。なお、このＤＣ／ＡＣインバータ２１については、後に詳述する。
【００２２】
出力フィルタ回路２２は、ＤＣ／ＡＣインバータ２１から出力されるパルス出力電圧Ｖpoutに基づいて正弦波を示す交流出力電圧Ｖacoutを生成する回路であり、例えばチョークコイルやコンデンサなどにより構成される。
【００２３】
電流検出回路２３は、出力フィルタ回路２２から流れる交流出力電流Ｉacoutを随時検出すると共に、この交流出力電流Ｉacoutの絶対値が後述する所定の閾値Ｉth以上となって過大となった場合には、その旨を示す過大電流検出信号をリセット制御部２４へ出力する回路である。
【００２４】
リセット制御部２４は、電流検出回路２３から過大電流検出信号が出力された場合に、ＤＣ／ＡＣインバータ２１の出力電圧（パルス出力電圧Ｖpout）を一旦０Ｖに落としてから（ＤＣ／ＡＣインバータ２１の動作をリセットしてから）動作を再開させるように、後述する駆動パルス発生回路２８を制御するものである。また、このリセット制御部２４は、上記のようにＤＣ／ＡＣインバータ２１の動作を再開させた場合には、その都度その旨を示すリセット信号をカウンタ２５に出力するようになっている。
【００２５】
カウンタ２５は、リセット制御部２４から出力されるリセット信号の発生回数（ＤＣ／ＡＣインバータ２１の動作再開回数）をカウントすると共に、そのカウント値をシャットダウン制御部２６へ出力するものである。
【００２６】
シャットダウン制御部２６は、カウンタ２５から出力されるリセット信号の発生回数が所定回数に達した場合に、ＤＣ／ＤＣコンバータ１２およびＤＣ／ＡＣインバータ２１の動作が停止するように、ＤＣ／ＤＣコンバータ１２および駆動パルス発生回路２８の動作を制御するものである。また、タイマ回路２７は、カウンタ２５から出力される最初のリセット信号をトリガとしてその信号が発生してから所定の時間を計測する回路であり、これによりシャットダウン制御部２６は、リセット信号の発生回数がこの所定時間内に所定回数に達した場合に、ＤＣ／ＤＣコンバータ１２およびＤＣ／ＡＣインバータ２１の動作が停止させるようになっている。
【００２７】
駆動パルス発生回路２８は、ＤＣ／ＡＣインバータ２１内のスイッチング素子（後述）をＰＷＭ（Pulse Width Modulation；パルス幅変調）動作させるための駆動パルスを発生する回路であり、これによりＤＣ／ＡＣインバータ２１からのパルス出力電圧Ｖpoutおよび出力フィルタ回路２２からの交流出力電圧Ｖacoutの大きさや周期を制御するようになっている。
【００２８】
ここで図２を参照して、ＤＣ／ＡＣインバータ２１の回路構成の詳細について説明する。このＤＣ／ＡＣインバータ２１は、４つのスイッチング素子ＳＷ１〜ＳＷ４を含むフルブリッジ型のスイッチング回路２１０と、２つのチャージポンプ回路２１１，２１３と、２つのドライバ２１２，２１４とを有している。
【００２９】
スイッチング素子ＳＷ１，ＳＷ３は、Ｎチャネル型のＭＯＳ−ＦＥＴ（Metal Oxide Semiconductor-Field Effect Transistor）により構成されている。スイッチング素子ＳＷ１のゲートはドライバ２１２の出力端子に接続され、ソースは接続点Ｐ５，Ｐ３に接続され、ドレインは接続点Ｐ１を介して直流出力電圧Ｖdcoutの電源ラインに接続されている。また、スイッチング素子ＳＷ３のゲートはドライバ２１４の出力端子に接続され、ソースは接続点Ｐ６，Ｐ４に接続され、ドレインは接続点Ｐ１を介して直流出力電圧Ｖdcoutの電源ラインに接続されている。これらスイッチング素子ＳＷ１，ＳＷ３はそれぞれ、詳細は後述するが、そのオン・オフ動作によって直流出力電圧Ｖdcoutからパルス出力電圧Ｖpoutを生成する役割を果たしている。
【００３０】
一方、スイッチング素子ＳＷ２，ＳＷ４は、ＮＰＮ型のＩＧＢＴにより構成されている。スイッチング素子ＳＷ２のゲートには後述する駆動パルス発生回路２８からの駆動パルス信号ＳＰ２が入力され、エミッタは接続点Ｐ２を介して接地され、コレクタは接続点Ｐ３，Ｐ５に接続されている。また、スイッチング素子ＳＷ４のゲートには後述する駆動パルス発生回路２８からの駆動パルス信号ＳＰ４が入力され、エミッタは接続点Ｐ２を介して接地され、コレクタは接続点Ｐ４，Ｐ６に接続されている。
【００３１】
チャージポンプ回路２１１は、ダイオードＤ１と、コンデンサＣ１とを有している。ダイオードＤ１のアノードはスイッチング素子ＳＷ２，ＳＷ４のゲートを駆動する電源Ｖccに接続され、カソードはコンデンサＣ１の一端およびドライバ２１２の高圧側入力端子に接続され、コンデンサＣ１の他端はドライバ２１２の低圧側入力端子および接続点Ｐ５に接続されている。また、チャージポンプ回路２１３も同様に、ダイオードＤ３と、コンデンサＣ３とを有している。ダイオードＤ３のアノードは電源Ｖccに接続され、カソードはコンデンサＣ３の一端およびドライバ２１４の高圧側入力端子に接続され、コンデンサＣ３の他端はドライバ２１４の低圧側入力端子および接続点Ｐ６に接続されている。このような構成によりチャージポンプ回路２１１，２１３は、電源Ｖccに基づいて図中に示した電流経路Ｉ１，Ｉ３によってコンデンサＣ１，Ｃ３に電荷を蓄積させることにより、ドライバ２１２，２１４およびスイッチング素子ＳＷ１，ＳＷ３のゲートを駆動する電圧を生成する昇圧回路として機能するようになっている。
【００３２】
ドライバ２１２，２１４はそれぞれ、後述する駆動パルス発生回路２８からの駆動パルス信号ＳＰ１，ＳＰ３に基づいてスイッチング素子ＳＷ１，ＳＷ３を駆動するものである。
【００３３】
ここで、ＤＣ／ＡＣインバータ２１および出力フィルタ回路２２が、本発明における「  インバータ回路」の一具体例に対応し、リセット制御部２４、カウンタ２５、シャットダウン制御部２６、タイマ回路２７および駆動パルス発生回路２８が、本発明における「  制御手段」の一具体例に対応する。また、スイッチング素子ＳＷ１，ＳＷ３が本発明における「高圧側の一対のスイッチング素子」および「一対の第２のスイッチング素子」の一具体例に対応し、スイッチング素子ＳＷ２，ＳＷ４が本発明における「一対の第１のスイッチング素子」の一具体例に対応する。
【００３４】
次に、図１〜図４を参照して、以上のような構成の電源システムの動作について詳細に説明する。
【００３５】
まず、図１〜図３を参照して、本実施の形態のインバータ装置２を含む電源システムの基本動作について説明する。
【００３６】
ここで図３は、インバータ装置２の基本動作の一例をタイミング波形図で表したものであり、（Ａ）は直流出力電圧Ｖdcoutを、（Ｂ）はパルス出力電圧Ｖpoutを、（Ｃ）は交流出力電圧Ｖacoutを、それぞれ表している。
【００３７】
まず、入力端子Ｔinから直流入力電圧Ｖdcinが入力すると、入力フィルタ回路１１によってそのノイズが除去され、ＤＣ／ＤＣコンバータ１２および電圧制御部１３によって一定の直流出力電圧Ｖdcoutに電圧変換され、この直流出力電圧Ｖdcoutがインバータ装置２内のＤＣ／ＡＣインバータ２１へ入力する。
【００３８】
ここで、ＤＣ／ＡＣインバータ２１では、駆動パルス発生回路２８から出力される駆動パルスＳＰ１〜ＳＰ４、およびチャージポンプ回路２１１，２１３から電源供給を受けているドライバ２１２，２１４からの駆動信号によって、スイッチング回路２１０内のスイッチング素子ＳＷ１〜ＳＷ４が所定のＰＷＭ動作を行い、接続点Ｐ１，Ｐ２間から入力される直流出力電圧Ｖdcoutに基づいてパルス出力電圧Ｖpoutが生成され、接続点Ｐ３，Ｐ４間から出力される。
【００３９】
具体的には、接続点Ｐ４を基準として正極性のパルス出力電圧Ｖpoutが出力される場合、スイッチング素子ＳＷ２，ＳＷ３が常時オフ状態になると共にパルス出力電圧Ｖpout（および交流出力電圧Ｖacout）の極性切替を担うスイッチング素子ＳＷ４が常時オン状態となる一方、スイッチング素子ＳＷ１がＰＷＭ動作を行う。
【００４０】
よって、図３のタイミングｔ０〜ｔ１に示したように、一定の直流出力電圧Ｖdcout（図３（Ａ））に基づいて図３（Ｂ）に示したようなパルス出力電圧Ｖpoutが生成される。また、このパルス出力電圧Ｖpoutは、タイミングｔ０〜ｔ１の期間では徐々にパルス幅が大きくなるように（デューティ比が大きくなるように）に制御され、これにより出力フィルタ回路２２から出力される交流出力電圧Ｖacoutは、図３（Ｃ）に示したように、タイミングｔ０において０Ｖを示すゼロクロスポイントＺ１を通ると共に単調増加する正弦波となる。
【００４１】
次いで、タイミングｔ１〜ｔ２では、パルス出力電圧Ｖpoutのパルス幅が徐々に小さくなるように（デューティ比が徐々に小さくなるように）に制御され、これにより交流出力電圧Ｖacoutは、図３（Ｃ）に示したように、単調減少する正弦波となると共にタイミングｔ２においてゼロクロスポイントＺ２を通るようになる。
【００４２】
次いで、タイミングｔ２〜ｔ４では、接続点Ｐ４を基準として負極性のパルス出力電圧Ｖpoutが出力される。具体的には、スイッチング素子ＳＷ１，ＳＷ４が常時オフ状態になると共にパルス出力電圧Ｖpout（および交流出力電圧Ｖacout）の極性切替を担うスイッチング素子ＳＷ２が常時オン状態となる一方、スイッチング素子ＳＷ３がＰＷＭ動作を行う。よって、図３（Ｂ），（Ｃ）に示したように、負極性のパルス出力電圧Ｖpoutおよび交流出力電圧Ｖacoutが生成される。なお、ここまでのタイミングｔ０〜ｔ４が、パルス出力電圧Ｖpoutおよび交流出力電圧Ｖacoutの動作周期Ｔに相当する。
【００４３】
次いで、タイミングｔ４以降も同様の動作となる。つまり、タイミングｔ４〜ｔ５では、正極性のパルス出力電圧Ｖpoutおよび交流出力電圧Ｖacoutが生成され、タイミングｔ５からの（Ｔ／２）周期間では、負極性のパルス出力電圧Ｖpoutおよび交流出力電圧Ｖacoutが生成され、
このようにして、ＤＣ／ＡＣインバータ２１からパルス出力電圧Ｖpoutが出力されると共に出力フィルタ回路２２から交流出力電圧Ｖacoutが出力され、この交流出力電圧Ｖacoutが出力端子Ｔoutから出力されることにより、負荷３が駆動される。
【００４４】
次に、図１，図２，図４を参照して、インバータ装置２の特徴的動作である、ＤＣ／ＡＣインバータ２１のリセット制御動作について説明する。
【００４５】
ここで図４は、インバータ装置２によるリセット制御動作の一例をタイミング波形図で表したものであり、（Ａ）は交流出力電流Ｉacoutを、（Ｂ）は交流出力電圧Ｖacoutを、それぞれ表している。
【００４６】
まず、本実施の形態のインバータ装置２では、出力フィルタ回路２２から流れる交流出力電流Ｉacoutが、例えば図４（Ａ）に示したように、電流検出回路２３によって随時検出される。
【００４７】
ここで、例えばタイミングｔ１１のように、インバータ装置２の動作中にコンデンサインプット型の電子機器が負荷３として接続された場合や、ＰＣやＴＶ装置などのスタンバイ回路が設けられた電子機器が負荷３として接続された場合には、インバータ装置２から負荷３内の図示しない入力側のコンデンサへ向けて過大な突入電流が流れる。よって、このタイミングｔ１１において、図４（Ａ）に示したように交流出力電流Ｉacoutの値が閾値（＋Ｉth）以上となって過大となったとすると、電流検出回路２３からリセット制御部２４へ過大電流検出信号が出力される。
【００４８】
すると、リセット制御部２４によって、図４（Ｂ）の矢印Ｇ１で示したように、ＤＣ／ＡＣインバータ２１の出力電圧（パルス出力電圧Ｖpout）およびそれに基づく交流出力電圧Ｖacoutが一旦０Ｖとなるように（ＤＣ／ＡＣインバータ２１の動作がリセットするように）、駆動パルス発生回路２８の動作が制御される。具体的には、駆動パルスＳＰ１〜ＳＰ４によって、スイッチング素子ＳＷ１，ＳＷ３がいずれもオフ状態になると共にスイッチング素子ＳＷ２，ＳＷ４がいずれもオン状態となるように制御される。また、タイミングｔ１２において交流出力電圧Ｖacoutが０Ｖとなった後は、リセット制御部２４によって、駆動パルスＳＰ１〜ＳＰ４によってスイッチング素子ＳＷ１〜ＳＷ４が前述の通常動作を再開してＤＣ／ＡＣインバータ２１が通常の動作を再開するように、駆動パルス発生回路２８の動作が制御される。よって、  図４（Ｂ）に示したように、タイミングｔ１２以降はもとのように正弦波を示す交流出力電圧Ｖacoutが出力され、タイミングｔ１２〜ｔ１３が新たな動作周期Ｔの（１／２）期間となっている。なお、このようにＤＣ／ＡＣインバータ２１が動作再開を行った場合（動作をリセットした場合）には、その都度、リセット制御部２４からカウンタ２５へリセット信号が出力される。
【００４９】
また、本実施の形態のインバータ装置２では、ＤＣ／ＡＣインバータ２１が動作を再開する際に、例えば図４（Ｂ）に示したように、動作再開直後の交流出力電圧Ｖacoutがリセット直前の電圧（タイミングｔ１０〜ｔ１１の期間における交流出力電圧Ｖacout）と同極性となるようになっている。よって、チャージポンプ回路２１１，２１３において、コンデンサＣ１，Ｃ３の充電タイミング、ひいてはドライバ２１２，２１４へ供給する信号の極性を反転させる必要がなくなり、リセット直前の電圧と逆極性で動作再開する場合と比べて動作再開が迅速となっている。
【００５０】
次いで、タイミングｔ１３以降も通常の動作となり、図４（Ｂ）に示したように、負極性の交流出力電圧Ｖacoutが生成される。
【００５１】
そして例えばタイミングｔ１４において、例えば図４（Ａ）に示したように交流出力電流Ｉacoutの値が負極側の閾値（−Ｉth）以上となって過大となったような場合も、同様に電流検出回路２３からリセット制御部２４へ過大電流検出信号が出力され、リセット制御部２４によって、図４（Ｂ）の矢印Ｇ２で示したように、交流出力電圧Ｖacoutが一旦０Ｖとなるように駆動パルス発生回路２８の動作が制御される。そしてタイミングｔ１５において、ＤＣ／ＡＣインバータ２１が通常の動作を再開するように制御され、図４（Ｂ）に示したように、タイミングｔ１５以降はもとのように正弦波を示す交流出力電圧Ｖacoutが出力され、タイミングｔ１５〜ｔ１６が新たな動作周期Ｔの（１／２）期間となっている。
【００５２】
なお、この場合もＤＣ／ＡＣインバータ２１が動作を再開する際に、図４（Ｂ）に示したように、動作再開直後の交流出力電圧Ｖacoutがリセット直前の電圧（タイミングｔ１３〜ｔ１４の期間における交流出力電圧Ｖacout）と同極性となるように制御がなされる。
【００５３】
このようにして本実施の形態のインバータ装置２では、電流検出回路２３によって検出された交流出力電流Ｉacoutの絶対値が所定のしきい値Ｉth以上となって過大となった場合、リセット制御部２４および駆動パルス発生回路２８によって、交流出力電圧Ｖacoutが一旦０Ｖとなってから動作が再開するよう、ＤＣ／ＡＣインバータ２１が制御される。
【００５４】
また、このときカウンタ２５では、リセット制御部２４から出力されるリセット信号の発生回数（ＤＣ／ＡＣインバータ２１の動作再開回数）を随時カウントしており、そのカウント値はシャットダウン制御部２６へ出力される。また、タイマ回路２７では、カウンタ２５から出力される最初のリセット信号をトリガとして、その信号が発生してからの所定の時間を計測する。
【００５５】
そしてシャットダウン制御部２６では、リセット信号の発生回数がこの所定時間内に所定回数に達した場合、ＤＣ／ＤＣコンバータ１２および駆動パルス発生回路２８の動作を制御し、その結果、ＤＣ／ＤＣコンバータ１２およびＤＣ／ＡＣインバータ２１の動作が停止する。
【００５６】
このようにしてＤＣ／ＤＣコンバータ１２およびＤＣ／ＡＣインバータ２１の動作が停止されるため、例えば何らかの不具合によって頻繁に動作再開がなされたような場合に、度々の過大な突入電流による素子の破壊や熱の発生等が回避される。また、ＤＣ／ＡＣインバータ２１の動作再開回数が所定時間内に所定回数に達した場合に動作が停止されるため、例えば長時間経過後に所定回数に達したような場合の誤停止が回避される。
【００５７】
以上のように、本実施の形態では、電流検出回路２３によって出力フィルタ回路２２から流れる交流出力電流Ｉacoutを検出すると共に、その絶対値が所定のしきい値Ｉth以上となって過大となった場合には、リセット制御部２４および駆動パルス発生回路２８によって、交流出力電圧Ｖacoutが一旦０Ｖとなってから動作が再開するようにＤＣ／ＡＣインバータ２１を制御するようにしたので、例えばインバータ装置２の動作中にコンデンサインプット型整流器からなる負荷３を接続した場合や、その負荷３がスタンバイ回路を含むような場合であっても、突入電流の発生を確実に防ぐことができる。また、突入電流の発生を確実に防ぐことができるので、例えばインバータ装置２内の各素子に従来と比べて電気的特性の小さいものを適用することができる。よって、簡易な構成で装置の動作状況によらず、過大な突入電流の発生を確実に防ぐことが可能となる。
【００５８】
また、ＤＣ／ＡＣインバータ２１が動作を再開する際に、動作再開直後の交流出力電圧Ｖacoutがリセット直前の電圧と同極性となるようにしたので、チャージポンプ回路２１１，２１３においてドライバ２１２，２１４へ供給する信号の極性を反転させる必要がなくなり、リセット直前の電圧と逆極性で動作再開する場合と比べ、迅速に動作再開をすることが可能となる。
【００５９】
また、リセット信号の発生回数が所定回数に達した場合、シャットダウン制御部２６によってＤＣ／ＤＣコンバータ１２および駆動パルス発生回路２８の動作を制御し、ＤＣ／ＤＣコンバータ１２およびＤＣ／ＡＣインバータ２１の動作を停止させるようにしたので、例えば何らかの不具合（回路の故障等）によって頻繁に動作再開がなされたような場合に、度々の過大な突入電流による素子の破壊や熱の発生等を回避することができる。よって、インバータ装置２、ひいては電源システム全体の信頼性を向上させることが可能となる。
【００６０】
さらに、ＤＣ／ＡＣインバータ２１の動作再開回数が所定時間内に所定回数に達した場合に動作停止させるようにしたので、例えば長時間経過後に所定回数に達したような場合の誤停止を回避することができ、インバータ装置２および電源システム全体の信頼性をより向上させることが可能となる。
【００６１】
以上、実施の形態を挙げて本発明を説明したが、本発明はこの実施の形態に限定されるものではなく、種々の変形が可能である。
【００６２】
例えば上記実施の形態では、ＤＣ／ＡＣインバータ２１において、ドライバ２１２，２１４およびスイッチング素子ＳＷ１，ＳＷ３への電圧供給が、電源Ｖccに基づいて電圧生成するチャージポンプ回路２１１，２１３によってなされる場合について説明したが、例えば図５に示したＤＣ／ＡＣインバータ２１Ａのように、他の電源から独立した電源回路２１５，２１６によって電圧供給を行うようにしてもよい。
【００６３】
また、上記実施の形態では、ＤＣ／ＡＣインバータ２１を動作再開させる際に、動作再開直後の交流出力電圧Ｖacoutをリセット直前の電圧と同極性にする場合について説明したが、例えば図５に示したようにパルス出力電圧Ｖpoutの生成を担うスイッチング素子（この場合、スイッチング素子ＳＷ１，ＳＷ３）への電圧供給が独立した電源回路から行う場合や、動作再開の際の迅速性を重要視しないような場合には、例えば図６にタイミング波形図（タイミングｔ２０〜ｔ２７）で示したように、動作再開直後の交流出力電圧Ｖacoutをリセット直前の電圧と逆極性とするようにしてもよい。具体的には、タイミングｔ２１〜ｔ２２間やタイミングｔ２５〜ｔ２６間において、図中の矢印Ｇ３，Ｇ４で示したように交流出力電圧Ｖacoutを一旦０Ｖとした後、タイミングｔ２０〜ｔ２１やタイミングｔ２４〜ｔ２５の期間の電圧と逆極性で動作再開させるようにしてもよい。
【００６４】
また、例えば図２に示したようにＤＣ／ＡＣインバータ装置２がフルブリッジ型のスイッチング回路を含んでいると共に、交流出力電圧Ｖacoutの極性切替を担うスイッチング素子（この場合、スイッチング素子ＳＷ２，ＳＷ４）がバイポーラ型のトランジスタ（この場合、ＩＧＢＴ）によって構成されている場合において、動作再開の際の迅速性を重要視しない場合などには、上記のように、動作再開直後の交流出力電圧Ｖacoutをリセット直前の電圧と逆極性で動作再開させるようにするのが好ましい。このように構成した場合、動作再開の際にスイッチング素子ＳＷ２，ＳＷ４が続けて動作するのを回避してこれらのうちの一方がオフ状態になると共に他方がオン状態となるため、動作周波数に上限値があるバイポーラ型のトランジスタに負担をかけることがなくなる。よって、この場合にはリセット直前の電圧と同極性で動作再開する場合と比べ、迅速に動作再開することができる。なお、逆にＳＷ１、ＳＷ３が極性切替を担うスイッチング素子であってそれらがＩＧＢＴなどのバイポーラ型のトランジスタから構成されているような場合も、同様に動作再開直後の交流出力電圧Ｖacoutをリセット直前の電圧と逆極性で動作再開させるようにするのが好ましい。
【００６５】
また、上記実施の形態では、ＤＣ／ＡＣインバータ２１，２１Ａがフルブリッジ型のスイッチング回路２１０を含む場合について説明したが、ＤＣ／ＡＣインバータおよびスイッチング回路の構成はこれには限られず、例えばハーフブリッジ型のスイッチング回路によって構成したり、不等パルス幅変調のフルブリッジ制御としてもよい。
【００６６】
さらに、上記実施の形態では、インバータ装置の構成を具体的に挙げて説明したが、インバータ装置の構成はこれには限られず、例えば用途などによっては、カウンタ２５やシャットダウン制御部２６、タイマ回路２７を設けないようにしてもよい。また、カウンタ２５およびシャットダウン制御部２６を設けた場合でも、タイマ回路２７を設けないようにしてもよい。
【図面の簡単な説明】
【００６７】
【図１】本発明の一実施の形態に係るインバータ装置を含む電源システムの構成を表す回路ブロック図である。
【図２】図１に示したＤＣ／ＡＣインバータの構成を表す回路図である。
【図３】インバータ装置の基本動作を説明するためのタイミング波形図である。
【図４】インバータ装置におけるリセット制御動作を説明するためのタイミング波形図である。
【図５】本発明の変形例に係るＤＣ／ＡＣインバータの構成を表す回路図である。
【図６】本発明の変形例に係るリセット制御動作を説明するためのタイミング波形図である。
【図７】従来のインバータ装置における突入電流の態様の一例を表すタイミング波形図である。
【図８】従来のインバータ装置における突入電流の態様の他の例を表すタイミング波形図である。
【符号の説明】
【００６８】
１１…入力フィルタ回路、１２…ＤＣ／ＤＣコンバータ、１３…電圧制御回路、２…インバータ装置、２１，２１Ａ…ＤＣ／ＡＣインバータ、２１０…スイッチング回路、２１１，２１３…チャージポンプ回路、２１２，２１４…ドライバ、２１５，２１６…電源回路、２２…出力フィルタ回路、２３…電流検出回路、２４…リセット制御部、２５…カウンタ、２６…シャットダウン制御部、２７…タイマ回路、２８…駆動パルス発生回路、３…負荷、Ｔin…入力端子、Ｔout…出力端子、Ｖdcin…直流入力電圧、Ｖdcout…直流出力電圧、Ｖpout…パルス出力電圧、Ｖacout…交流出力電圧、Ｉacout…交流出力電流、ＳＰ１〜ＳＰ４…駆動パルス信号、ＳＷ１〜ＳＷ４…スイッチング素子、Ｄ１，Ｄ３…ダイオード、Ｃ１，Ｃ３…コンデンサ、Ｉ１，Ｉ３…電流経路、Ｐ１〜Ｐ６…接続点、Ｖｄｄ…電源、ｔ０〜ｔ５，ｔ１０〜ｔ１６，ｔ２０〜ｔ２７…タイミング、Ｔ…駆動周期、Ｚ１〜Ｚ４…ゼロクロスポイント、（＋Ｉth），（−Ｉth）…閾値電流。
【図１】
2008035633.tif 000003
【図２】
2008035633.tif 000004
【図３】
2008035633.tif 000005
【図４】
2008035633.tif 000006
【図５】
2008035633.tif 000007
【図６】
2008035633.tif 000008
【図７】
2008035633.tif 000009
【図８】
2008035633.tif 000010
【手続補正書】
【提出日】平成19年8月1日(2007.8.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
上記特許文献１によれば、インバータ起動時に負荷のコンデンサを０Ｖから充電できるため、起動時における過大な突入電流の発生を回避できると考えられる。しかしながら、
例えばインバータ装置の動作中にコンデンサインプット型の電子機器を接続させるような
場合には、出力交流電圧が０Ｖのタイミングで接続できるとは限らないため、過大な突入電流の発生を常に防止することができるとは限らない。また、近年の電子機器（例えば、ＰＣ（Personal Computer）やＴＶ（TeleVision）装置など）には、待機電流を極力低減するためにスタンバイ回路を設けているものが多く、そのような電子機器を接続した場合には、電子機器がスタンバイ状態から動作状態に移行する際に電子機器内の主電源回路にインバータ装置の電源ラインが接続されるため、この場合も多くの場合、過大な突入電流が発生してしまうことになる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
また、上記特許文献２の構成では、ある程度の時間は過大な突入電流が流れるのを許容
しなければならないため、装置内の各素子（例えば、ＦＥＴ（Field Effect Transistor
）やＩＧＢＴ（Insulated Gate BipolorTransistor）、ダイオードなどのパワーデバイ
ス）として電気的特性に余裕があるものを適用する必要が生じる。よって、定常状態使用時のものと比べて電気的特性がオーバースペックとなり、コスト増を招くと共に装置が大型化してしまうことになる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明のインバータ装置によれば、インバータ回路から流れる交流出力電流を電流検出
手段によって検出すると共に、検出された交流出力電流が一定値以上となった場合、交流
出力電圧を一旦０Ｖにリセットしてから動作再開させるようにインバータ回路を制御する
ようにしたので、例えばインバータ装置の動作中に入力容量素子を含む負荷を接続した場
合や、その負荷がスタンバイ回路を含むような場合であっても、突入電流の発生を防ぐこ
とができる。また、突入電流の発生を防ぐことができるので、例えばインバータ装置内の
各素子に従来と比べて電気的特性に余裕の少ないものを適用することができる。よって、簡易な構成で過大な突入電流の発生を防ぐことが可能となる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
次いで、タイミングｔ４以降も同様の動作となる。つまり、タイミングｔ４〜ｔ５では
、正極性のパルス出力電圧Ｖpoutおよび交流出力電圧Ｖacoutが生成され、タイミングｔ
５からの（Ｔ／２）周期間では、負極性のパルス出力電圧Ｖpoutおよび交流出力電圧Ｖacoutが生成される。
このようにして、ＤＣ／ＡＣインバータ２１からパルス出力電圧Ｖpoutが出力されると共に出力フィルタ回路２２から交流出力電圧Ｖacoutが出力され、この交流出力電圧Ｖacoutが出力端子Ｔoutから出力されることにより、負荷３が駆動される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５７
【補正方法】変更
【補正の内容】
【００５７】
以上のように、本実施の形態では、電流検出回路２３によって出力フィルタ回路２２か
ら流れる交流出力電流Ｉacoutを検出すると共に、その絶対値が所定のしきい値Ｉth以上
となって過大となった場合には、リセット制御部２４および駆動パルス発生回路２８によ
って、交流出力電圧Ｖacoutが一旦０Ｖとなってから動作が再開するようにＤＣ／ＡＣイ
ンバータ２１を制御するようにしたので、例えばインバータ装置２の動作中にコンデンサ
インプット型整流器からなる負荷３を接続した場合や、その負荷３がスタンバイ回路を含
むような場合であっても、突入電流の発生を確実に防ぐことができる。また、突入電流の
発生を確実に防ぐことができるので、例えばインバータ装置２内の各素子に従来と比べて
電気的特性に余裕の少ないものを適用することができる。よって、簡易な構成で装置の動作状況によらず、過大な突入電流の発生を確実に防ぐことが可能となる。