(57)【要約】【課題】複数の放電管点灯装置を同周波数・同位相で動作できる放電管点灯装置の同期運転システム。【解決手段】一次巻線Ｐと二次巻線Ｓとの少なくとも一方の巻線にコンデンサＣ３が接続され、その出力に放電管３が接続された共振回路、直流電源Ｖｉｎの両端に接続され且つ一次巻線とコンデンサとに電流を流すスイッチング素子Ｑｐ１，Ｑｎ１、コンデンサＣ２の充電傾斜と放電傾斜とが同じで且つスイッチング素子をオン／オフさせる三角波信号を発生する発振器１２ａ、三角波信号の半周期未満に放電管に流れる電流に応じたパルス幅で放電管に電流を流すようにスイッチング素子Ｑｐ１を駆動する第１駆動信号を発生する信号発生部１６ａ，１７ｃ、第１駆動信号と略同一パルス幅で略１８０度の位相差を持ち第１駆動信号の発生時とは逆方向に放電管に電流を流すようにスイッチング素子Ｑｎ１を駆動する第２駆動信号を発生する信号発生部１６ｂ，１７ｄを有する。【選択図】図１
2008091304.tif 000002
【特許請求の範囲】
【請求項１】
直流から正負対称の交流に変換する複数の放電管点灯装置の各々の発振器コンデンサ同士を共通接続し、前記複数の放電管点灯装置の交流電力を複数の放電管に供給する放電管点灯装置の同期運転システムであって、
前記複数の放電管点灯装置の各々は、トランスの一次巻線と二次巻線との少なくとも一方の巻線にコンデンサが接続され、その出力に前記放電管が接続された共振回路と、
直流電源の両端に接続され且つ前記共振回路内の前記トランスの一次巻線と前記コンデンサとに電流を流すためのブリッジ構成の複数のスイッチング素子と、
前記発振器コンデンサの充電の傾斜と放電の傾斜とが同じで且つ前記複数のスイッチング素子をオン／オフさせるための三角波信号を発生する発振器と、
前記三角波信号の半周期未満に、前記放電管に流れる電流に応じたパルス幅で前記放電管に電流を流すように前記複数のスイッチング素子の内の一方の１以上のスイッチング素子を駆動するための第１駆動信号を発生する第１信号発生部と、
前記第１駆動信号と略同一パルス幅で略１８０度の位相差を持ち、前記第１駆動信号の発生時とは逆方向に前記放電管に電流を流すように前記複数のスイッチング素子の内の他方の１以上のスイッチング素子を駆動するための第２駆動信号を発生する第２信号発生部と、
を有することを特徴とする放電管点灯装置の同期運転システム。
【請求項２】
直流から正負対称の交流に変換して放電管に電力を供給する放電管点灯装置であって、
トランスの一次巻線と二次巻線との少なくとも一方の巻線にコンデンサが接続され、その出力に前記放電管が接続された共振回路と、
直流電源の両端に接続され且つ前記共振回路内の前記トランスの一次巻線と前記コンデンサとに電流を流すためのブリッジ構成の複数のスイッチング素子と、
発振器コンデンサの充電の傾斜と放電の傾斜とが同じで且つ前記複数のスイッチング素子をオン／オフさせるための三角波信号を発生する発振器と、
前記三角波信号の半周期未満に、前記放電管に流れる電流に応じたパルス幅で前記放電管に電流を流すように前記複数のスイッチング素子の内の一方の１以上のスイッチング素子を駆動するための第１駆動信号を発生する第１信号発生部と、
前記第１駆動信号と略同一パルス幅で略１８０度の位相差を持ち、前記第１駆動信号の発生時とは逆方向に前記放電管に電流を流すように前記複数のスイッチング素子の内の他方の１以上のスイッチング素子を駆動するための第２駆動信号を発生する第２信号発生部と、
を有することを特徴とする放電管点灯装置。
【請求項３】
前記三角波信号の前記半周期は、前記三角波信号の立ち上がり傾斜期間中又は立ち下り傾斜期間中であることを特徴とする請求項２記載の放電管点灯装置。
【請求項４】
前記三角波信号の前記半周期は、前記三角波信号の上限値と下限値との中点電位以上の期間中又は前記中点電位以下の期間中であることを特徴とする請求項２記載の放電管点灯装置。
【請求項５】
放電管に電力を供給するブリッジ構成の複数のスイッチング素子を制御する半導体集積回路であって、
発振器コンデンサの充電の傾斜と放電の傾斜とが同じで且つ前記複数のスイッチング素子をオン／オフさせるための三角波信号を発生する発振器と、
前記三角波信号の半周期未満に、前記放電管に流れる電流に応じたパルス幅で前記放電管に電流を流すように前記複数のスイッチング素子の内の一方の１以上のスイッチング素子を駆動するための第１駆動信号を発生する第１信号発生部と、
前記第１駆動信号と略同一パルス幅で略１８０度の位相差を持ち、前記第１駆動信号の発生時とは逆方向に前記放電管に電流を流すように前記複数のスイッチング素子の内の他方の１以上のスイッチング素子を駆動するための第２駆動信号を発生する第２信号発生部と、
を有することを特徴とする半導体集積回路。
【請求項６】
前記放電管に流れる電流に応じた電圧と基準電圧との誤差電圧を増幅する誤差増幅器を有し、
前記複数のスイッチング素子は、第１及び第２スイッチング素子からなり、
前記第１信号発生部は、前記三角波信号の下限値から前記三角波信号が前記誤差増幅器の出力と交差するまでの期間、前記第１スイッチング素子を駆動するための第１駆動信号を発生し、
前記第２信号発生部は、前記三角波信号の上限値から前記三角波信号が前記誤差増幅器の出力を反転させた反転出力と交差するまでの期間、前記第２スイッチング素子を駆動するための第２駆動信号を発生することを特徴とする請求項５記載の半導体集積回路。
【請求項７】
前記放電管に流れる電流に応じた電圧と基準電圧との誤差電圧を増幅する誤差増幅器を有し、
前記複数のスイッチング素子は、第１乃至第４スイッチング素子からなり、
前記第１信号発生部は、前記三角波信号の下限値から前記三角波信号が前記誤差増幅器の出力と交差するまでの期間、前記第１スイッチング素子を駆動するための第１駆動信号を発生し、
前記第２信号発生部は、前記三角波信号の上限値から前記三角波信号が前記誤差増幅器の出力を反転させた反転出力と交差するまでの期間、前記第２スイッチング素子を駆動するための第２駆動信号を発生し、
前記第１駆動信号と所定のデットタイムを持ち、前記第３スイッチング素子を駆動するための第３駆動信号を発生する第３信号発生部と、
前記第２駆動信号と前記所定のデットタイムを持ち、前記第４スイッチング素子を駆動するための第４駆動信号を発生する第４信号発生部と、
を有することを特徴とする請求項５記載の半導体集積回路。
【請求項８】
前記放電管に流れる電流に応じた電圧と基準電圧との誤差電圧を増幅する誤差増幅器を有し、
前記複数のスイッチング素子は、第１及び第２スイッチング素子からなり、
前記第１信号発生部は、前記三角波信号の下限値から前記三角波信号が前記誤差増幅器の出力と交差するまでの期間、前記第１スイッチング素子を駆動するための第１駆動信号を発生し、
前記第２信号発生部は、前記三角波信号を反転させた信号の下限値から前記三角波信号を反転させた信号が前記誤差増幅器の出力と交差するまでの期間、前記第２スイッチング素子を駆動するための第２駆動信号を発生することを特徴とする請求項５記載の半導体集積回路。
【請求項９】
前記放電管に流れる電流に応じた電圧と基準電圧との誤差電圧を増幅する誤差増幅器を有し、
前記複数のスイッチング素子は、第１乃至第４スイッチング素子からなり、
前記第１信号発生部は、前記三角波信号の下限値から前記三角波信号が前記誤差増幅器の出力と交差するまでの期間、前記第１スイッチング素子を駆動するための第１駆動信号を発生し、
前記第２信号発生部は、前記三角波信号を反転させた信号の下限値から前記三角波信号を反転させた信号が前記誤差増幅器の出力と交差するまでの期間、前記第２スイッチング素子を駆動するための第２駆動信号を発生し、
前記第１駆動信号と所定のデットタイムを持ち、前記第３スイッチング素子を駆動するための第３駆動信号を発生する第３信号発生部と、
前記第２駆動信号と前記所定のデットタイムを持ち、前記第４スイッチング素子を駆動するための第４駆動信号を発生する第４信号発生部と、
を有することを特徴とする請求項５記載の半導体集積回路。
【請求項１０】
前記放電管に流れる電流に応じた電圧と基準電圧との誤差電圧を増幅する誤差増幅器を有し、
前記複数のスイッチング素子は、第１及び第２スイッチング素子からなり、
前記第１信号発生部は、前記三角波信号が上限値と下限値との中点電位未満の期間中に、前記三角波信号が前記誤差増幅器の出力未満の期間、前記第１スイッチング素子を駆動するための第１駆動信号を発生し、
前記第２信号発生部は、前記三角波信号が前記中点電位以上の期間中に、前記三角波信号が前記誤差増幅器の出力を反転させた反転出力以上の期間、前記第２スイッチング素子を駆動するための第２駆動信号を発生することを特徴とする請求項５記載の半導体集積回路。
【請求項１１】
前記放電管に流れる電流に応じた電圧と基準電圧との誤差電圧を増幅する誤差増幅器を有し、
前記複数のスイッチング素子は、第１乃至第４スイッチング素子からなり、
前記第１信号発生部は、前記三角波信号が上限値と下限値との中点電位未満の期間中に、前記三角波信号が前記誤差増幅器の出力未満の期間、前記第１スイッチング素子を駆動するための第１駆動信号を発生し、
前記第２信号発生部は、前記三角波信号が前記中点電位以上の期間中に、前記三角波信号が前記誤差増幅器の出力を反転させた反転出力以上の期間、前記第２スイッチング素子を駆動するための第２駆動信号を発生し、
前記第１駆動信号と所定のデットタイムを持ち、前記第３スイッチング素子を駆動するための第３駆動信号を発生する第３信号発生部と、
前記第２駆動信号と前記所定のデットタイムを持ち、前記第４スイッチング素子を駆動するための第４駆動信号を発生する第４信号発生部と、
を有することを特徴とする請求項５記載の半導体集積回路。
【請求項１２】
前記放電管に流れる電流に応じた電圧と基準電圧との誤差電圧を増幅する誤差増幅器を有し、
前記複数のスイッチング素子は、第１及び第２スイッチング素子からなり、
前記第１信号発生部は、前記三角波信号が上限値と下限値との中点電位未満の期間中に、前記三角波信号が前記誤差増幅器の出力未満の期間、前記第１スイッチング素子を駆動するための第１駆動信号を発生し、
前記第２信号発生部は、前記三角波信号が前記中点電位以上の期間中に、前記三角波信号を反転させた信号が前記誤差増幅器の出力以下の期間、前記第２スイッチング素子を駆動するための第２駆動信号を発生することを特徴とする請求項５記載の半導体集積回路。
【請求項１３】
前記放電管に流れる電流に応じた電圧と基準電圧との誤差電圧を増幅する誤差増幅器を有し、
前記複数のスイッチング素子は、第１乃至第４スイッチング素子からなり、
前記第１信号発生部は、前記三角波信号が上限値と下限値との中点電位未満の期間中に、前記三角波信号が前記誤差増幅器の出力未満の期間、前記第１スイッチング素子を駆動するための第１駆動信号を発生し、
前記第２信号発生部は、前記三角波信号が前記中点電位以上の期間中に、前記三角波信号を反転させた信号が前記誤差増幅器の出力以下の期間、前記第２スイッチング素子を駆動するための第２駆動信号を発生し、
前記第１駆動信号と所定のデットタイムを持ち、前記第３スイッチング素子を駆動するための第３駆動信号を発生する第３信号発生部と、
前記第２駆動信号と前記所定のデットタイムを持ち、前記第４スイッチング素子を駆動するための第４駆動信号を発生する第４信号発生部と、
を有することを特徴とする請求項５記載の半導体集積回路。
【請求項１４】
前記放電管に流れる電流に比例するフィードバック電圧と基準電圧との誤差電圧を所定電圧以下に制限することにより前記第１及び第２駆動信号のデューティ５０％未満の予め定められた最大オンデューティを規定するデューティ規定手段を有することを特徴とする請求項５乃至請求項１３のいずれか１項記載の半導体集積回路。
【請求項１５】
前記第１及び第２駆動信号のオンデューティが前記デューティ規定手段により規定された前記最大オンデューティに到達したとき、各スイッチング素子を停止させる動作に移行する停止移行手段を有することを特徴とする請求項１４記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放電管の点灯、特に冷陰極管を用いた液晶表示機器等に使用される放電管点灯装置を複数個接続して同期運転させる放電管点灯装置の同期運転システム及び放電管点灯装置並びに半導体集積回路に関する。
【背景技術】
【０００２】
放電管、特に冷陰極蛍光灯（ＣＣＦＬ）においては、流れる電流がアンバランスになると、放電管内部の水銀分布が偏り、輝度勾配や放電管の寿命低下、発光色の変化などが発生する。このため、放電管点灯装置では、放電管に正負対称な電流を供給することが絶対条件である。
【０００３】
図１４は従来の放電管点灯装置の構成を示す回路図である。図１５は従来の放電管点灯装置の各部の信号を示すタイミングチャートである。図１４に示す放電管点灯装置では、直流電源Ｖｉｎとグランドとの間には、ハイサイドのＰ型ＭＯＳＦＥＴＱｐ１（Ｐ型ＦＥＴＱｐ１と称する。）とローサイドのＮ型ＭＯＳＦＥＴＱｎ１（Ｎ型ＦＥＴＱｎ１と称する。）との第１直列回路が接続されている。Ｐ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ１との接続点とグランドＧＮＤとの間には、コンデンサＣ３とトランスＴの一次巻線Ｐとの直列回路が接続され、トランスＴの二次巻線Ｓの両端にはリアクトルＬｒとコンデンサＣ４との直列回路が接続されている。
【０００４】
Ｐ型ＦＥＴＱｐ１のソースに直流電源Ｖｉｎが供給され、Ｐ型ＦＥＴＱｐ１のゲートはコントロールＩＣ１の端子ＤＲＶ１に接続されている。Ｎ型ＦＥＴＱｎ１のゲートはコントロールＩＣ１の端子ＤＲＶ２に接続されている。
【０００５】
コントロールＩＣ１は、スタート回路１０、定電流決定回路１１、発振器１２、分周器１３、誤差増幅器１５、ＰＷＭコンパレータ１６、ナンド回路１７ａ、アンド回路１７ｂ、ドライバ１８ａ，１８ｂを有している。定電流決定回路１１は、端子ＲＦを介して定電流決定抵抗Ｒ１の一端に接続されている。発振器１２は、端子ＣＦを介してコンデンサＣ１の一端に接続されている。
【０００６】
スタート回路１０は、直流電源Ｖｉｎの電源供給を受けて所定電圧ＲＥＧを生成して内部の各部に供給している。定電流決定回路１１は、定電流決定抵抗Ｒ１により任意に設定される定電流を流す。発振器１２は、定電流決定回路１１の定電流によりコンデンサＣ１の充放電を行い、図１５に示すような鋸波発振波形（図１５では端子ＣＦでのコンデンサＣ１の充放電電圧を示す。）を発生させ、鋸波発振波形に基づいてクロックＣＫを生成する。クロックＣＫは、図１５に示すように、端子ＣＦでの鋸波発振波形に同期した立ち上がり期間がＨレベルで、立下り期間がＬレベルのパルス電圧波形であり、分周器１３に送られる。
【０００７】
トランスＴの二次巻線Ｓの一端はリアクトルＬｒを介して放電管３の一方の電極に接続され、放電管３の他方の電極は管電流検出回路５に接続されている。管電流検出回路５は、ダイオードＤ１，Ｄ２及び抵抗Ｒ３，Ｒ４からなり、放電管３に流れる電流を検出し、検出された電流に比例した電圧を、コントロールＩＣ１のフィードバック端子ＦＢを介して誤差増幅器１５の−端子に出力する。
【０００８】
誤差増幅器１５は、−端子に入力される管電流検出回路５からの電圧と＋端子に入力される基準電圧Ｅ１との誤差電圧ＦＢＯＵＴを増幅し、その誤差電圧ＦＢＯＵＴをＰＷＭコンパレータ１６の＋端子へ送る。ＰＷＭコンパレータ１６は、＋端子に入力される誤差増幅器１５からの誤差電圧ＦＢＯＵＴが−端子に入力される端子ＣＦからの鋸波波形電圧以上のときにＨレベルで、誤差電圧ＦＢＯＵＴが鋸波波形電圧未満のときにＬレベルとなるパルス信号を生成して、ナンド回路１７ａとアンド回路１７ｂとに出力する。
【０００９】
分周器１３は、発振器１２からのパルス信号を分周し、分周されたパルス信号Ｑをナンド回路１７ａに出力するとともに分周されたパルス信号Ｑを反転したパルス信号（分周されたパルス信号Ｑに対して所定のデットタイムを有する。）をアンド回路１７ｂに出力する。ナンド回路１７ａは、分周器１３からの分周されたパルス信号とＰＷＭコンパレータ１６からの信号とのナンドをとりドライバ１８ａ及び端子ＤＲＶ１を介して駆動信号をＰ型ＦＥＴＱｐ１に出力する。アンド回路１７ｂは、分周器１３からの分周され且つ反転されたパルス信号とＰＷＭコンパレータ１６からの信号とのアンドをとりドライバ１８ｂ及び端子ＤＲＶ２を介して駆動信号をＮ型ＦＥＴＱｎ１に出力する。
【００１０】
例えば、時刻ｔ１〜ｔ２では、ＰＷＭコンパレータ１６の出力は、Ｈレベルとなり、分周器１３の出力は、Ｈレベルとなるので、ナンド回路１７ａの出力は、Ｌレベルとなる。このため、端子ＤＲＶ１からは、Ｌレベルが出力されて、Ｐ型ＦＥＴＱｐ１がオンする。また、時刻ｔ４〜ｔ５では、ＰＷＭコンパレータ１６の出力は、Ｈレベルとなり、分周器１３の反転出力は、Ｈレベルとなるので、アンド回路１７ｂの出力は、Ｈレベルとなる。このため、端子ＤＲＶ２からは、Ｈレベルが出力されて、Ｎ型ＦＥＴＱｎ１がオンする。
【００１１】
即ち、駆動信号は、分周器１３の出力とＰＷＭコンパレータ１６の出力との合成によりクロックＣＫに同期しながら、鋸波発振波形の立ち下り期間をデットタイムとして、端子ＤＲＶ１と端子ＤＲＶ２に交互に送られる。以上の動作により、コントロールＩＣ１は、鋸波発振波形の周波数でＰ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ１とを交互にオン／オフさせる。これにより、放電管３に電力が供給されるとともに、放電管３を流れる電流が所定値に制御される。
【００１２】
なお、関連技術として例えば特許文献１が知られている。
【特許文献１】米国特許ＵＳ５６１５０９３
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、液晶ＴＶに代表される液晶表示機器は、その画面輝度の均一性が重要である。１つのパネルに複数の放電管を使用する液晶表示機器においては、夫々の放電管が夫々異なった周波数や異なった位相で点灯すると、画面にちらつきなどが発生する。このため、各放電管に正負対称な電流を供給することに加えて、夫々の放電管を同位相で点灯させる必要がある。
【００１４】
しかしながら、図１４に示す放電管点灯装置では、例えば、複数の放電管点灯装置に対応して設けられた複数のコンデンサＣ１同士を接続して発振器１２の発振周波数を同期させても、端子ＤＲＶ１の位相と端子ＤＲＶ２の位相とは、コントロールＩＣ１が動作開始するタイミングの違いなどにより不定である。このため、位相の逆転が発生し、そのまま動作を続けてしまう可能性がある。
【００１５】
また、動作中になんらかの要因で、いずれかの放電管点灯装置に位相逆転が発生した場合もそのまま動作を続けてしまう。
【００１６】
本発明は、複数の放電管点灯装置の各々の発振器に接続された各々のコンデンサ同士を接続するだけで、容易かつ安定に複数の放電管点灯装置を同周波数・同位相で動作させることができる放電管点灯装置の同期運転システム及び放電管点灯装置並びに半導体集積回路を提供する。
【課題を解決するための手段】
【００１７】
前記課題を解決するために、本発明は、直流から正負対称の交流に変換する複数の放電管点灯装置の各々の発振器コンデンサ同士を共通接続し、前記複数の放電管点灯装置の交流電力を複数の放電管に供給する放電管点灯装置の同期運転システムであって、前記複数の放電管点灯装置の各々は、トランスの一次巻線と二次巻線との少なくとも一方の巻線にコンデンサが接続され、その出力に前記放電管が接続された共振回路と、直流電源の両端に接続され且つ前記共振回路内の前記トランスの一次巻線と前記コンデンサとに電流を流すためのブリッジ構成の複数のスイッチング素子と、前記発振器コンデンサの充電の傾斜と放電の傾斜とが同じで且つ前記複数のスイッチング素子をオン／オフさせるための三角波信号を発生する発振器と、前記三角波信号の半周期未満に、前記放電管に流れる電流に応じたパルス幅で前記放電管に電流を流すように前記複数のスイッチング素子の内の一方の１以上のスイッチング素子を駆動するための第１駆動信号を発生する第１信号発生部と、前記第１駆動信号と略同一パルス幅で略１８０度の位相差を持ち、前記第１駆動信号の発生時とは逆方向に前記放電管に電流を流すように前記複数のスイッチング素子の内の他方の１以上のスイッチング素子を駆動するための第２駆動信号を発生する第２信号発生部とを有することを特徴とする。
【００１８】
また、本発明は、直流から正負対称の交流に変換して放電管に電力を供給する放電管点灯装置であって、トランスの一次巻線と二次巻線との少なくとも一方の巻線にコンデンサが接続され、その出力に前記放電管が接続された共振回路と、直流電源の両端に接続され且つ前記共振回路内の前記トランスの一次巻線と前記コンデンサとに電流を流すためのブリッジ構成の複数のスイッチング素子と、発振器コンデンサの充電の傾斜と放電の傾斜とが同じで且つ前記複数のスイッチング素子をオン／オフさせるための三角波信号を発生する発振器と、前記三角波信号の半周期未満に、前記放電管に流れる電流に応じたパルス幅で前記放電管に電流を流すように前記複数のスイッチング素子の内の一方の１以上のスイッチング素子を駆動するための第１駆動信号を発生する第１信号発生部と、前記第１駆動信号と略同一パルス幅で略１８０度の位相差を持ち、前記第１駆動信号の発生時とは逆方向に前記放電管に電流を流すように前記複数のスイッチング素子の内の他方の１以上のスイッチング素子を駆動するための第２駆動信号を発生する第２信号発生部とを有することを特徴とする。
【００１９】
本発明は、放電管に電力を供給するブリッジ構成の複数のスイッチング素子を制御する半導体集積回路であって、発振器コンデンサの充電の傾斜と放電の傾斜とが同じで且つ前記複数のスイッチング素子をオン／オフさせるための三角波信号を発生する発振器と、前記三角波信号の半周期未満に、前記放電管に流れる電流に応じたパルス幅で前記放電管に電流を流すように前記複数のスイッチング素子の内の一方の１以上のスイッチング素子を駆動するための第１駆動信号を発生する第１信号発生部と、前記第１駆動信号と略同一パルス幅で略１８０度の位相差を持ち、前記第１駆動信号の発生時とは逆方向に前記放電管に電流を流すように前記複数のスイッチング素子の内の他方の１以上のスイッチング素子を駆動するための第２駆動信号を発生する第２信号発生部とを有することを特徴とする。
【発明の効果】
【００２０】
本発明によれば、発振器コンデンサの充電の傾斜と放電の傾斜とが同じとなる三角波信号を用いて、三角波信号の半周期未満に、第１駆動信号により一方の１以上のスイッチング素子を駆動し、第１駆動信号と略同一パルス幅で略１８０度の位相差を持つ第２駆動信号により第１駆動信号の発生時とは逆方向に放電管に電流を流すように他方の１以上のスイッチング素子を駆動するので、複数の放電管点灯装置の各々の発振器に接続された各々のコンデンサ同士を接続するだけで、容易かつ安定に複数の放電管点灯装置を同周波数・同位相で動作させることができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態に係る放電管点灯装置の同期運転システム及び放電管点灯装置並びに半導体集積回路の実施の形態を図面を参照しながら詳細に説明する。
【実施例１】
【００２２】
図１は本発明の実施例１に係る放電管点灯装置の構成を示す回路図である。図１に示す放電管点灯装置は、図１４に示す放電管点灯装置に対して、コントロールＩＣ１ａが異なるのみである。図１に示すその他の構成は、図１４に示す構成と同一構成であり、同一部分には同一符号を付し、その部分の説明は省略し、ここでは、異なる部分のみ説明する。
【００２３】
なお、リアクトルＬｒと放電管３との間にコンデンサＣ１０が接続されている。この例では、コンデンサＣ３とコンデンサＣ１０との両方を設けているが、例えば、コンデンサＣ３とコンデンサＣ１０との一方のみを設けても良い。
【００２４】
コントロールＩＣ１ａは、本発明の半導体集積回路に対応し、スタート回路１０、定電流決定回路１１ａ、発振器１２ａ、誤差増幅器１５、減算回路１９、ＰＷＭコンパレータ１６ａ，１６ｂ、ナンド回路１７ｃ、論理回路１７ｄ、ドライバ１８ａ，１８ｂを有している。スタート回路１０の構成は、図１３に示すそれと同一構成である。定電流決定回路１１ａは、端子ＲＦを介して定電流決定抵抗Ｒ２の一端に接続されている。発振器１２ａは、端子ＣＦを介してコンデンサＣ２の一端に接続されている。
【００２５】
定電流決定回路１１ａは、定電流値決定抵抗Ｒ２により任意に設定される定電流を流す。発振器１２ａは、定電流決定回路１１ａの定電流によりコンデンサＣ２の充放電を行い、図２に示すような三角波信号（図２では端子ＣＦでのコンデンサＣ２の充放電電圧を示す。）を発生させ、三角波信号に基づいてクロックＣＫを生成して、ナンド回路１７ｃ及び論理回路１７ｄに送る。三角波信号は、立ち上がり傾斜と立下り傾斜が同じである。立ち上がり傾斜と立下り傾斜は、コンデンサＣ２の値と抵抗Ｒ２の値によって設定される。
【００２６】
誤差増幅器１５の出力端子は、ＰＷＭコンパレータ１６ａの＋端子に接続されるとともに、抵抗Ｒ４を介して減算回路１９の−端子に接続されている。減算回路１９の−端子と出力端子との間には抵抗Ｒ５が接続されている。減算回路１９は、抵抗Ｒ４を介する誤差増幅器１５からの誤差電圧ＦＢＯＵＴを、＋端子の基準電圧Ｅ２である三角波信号の上限値と下限値との中点電位で反転させた電圧、即ち、誤差電圧ＦＢＯＵＴの反転波形をＰＷＭコンパレータ１６ｂの−端子に出力する。基準電圧Ｅ２は、Ｅ２＝（ＶＬ＋ＶＨ）／２であり、三角波信号ＣＦの上限値ＶＨと下限値ＶＬとの中点電位である。
【００２７】
ＰＷＭコンパレータ１６ａは、＋端子に入力される誤差増幅器１５からの誤差電圧ＦＢＯＵＴが−端子に入力される端子ＣＦからの三角波信号電圧以上のときにＨレベルで、誤差電圧ＦＢＯＵＴが三角波信号電圧未満のときにＬレベルとなるパルス信号を生成して、ナンド回路１７ｃに出力する。ＰＷＭコンパレータ１６ｂは、＋端子に入力される端子ＣＦからの三角波信号電圧が、−端子に入力される減算回路１９からの誤差電圧ＦＢＯＵＴの反転波形電圧以上のときにＨレベルで、三角波信号電圧が誤差電圧ＦＢＯＵＴの反転波形電圧未満のときにＬレベルとなるパルス信号を生成して、論理回路１７ｄに出力する。
【００２８】
ナンド回路１７ｃは、発振器１２ａからのクロックとＰＷＭコンパレータ１６ａからの信号とのナンドをとりドライバ１８ａ及び端子ＤＲＶ１を介して第１駆動信号をＰ型ＦＥＴＱｐ１に出力する。論理回路１７ｄは、発振器１２ａからのクロックを反転した信号とＰＷＭコンパレータ１６ｂからの信号とのアンドをとりドライバ１８ｂ及び端子ＤＲＶ２を介して第２駆動信号をＮ型ＦＥＴＱｎ１に出力する。
【００２９】
ＰＷＭコンパレータ１６ａ、ナンド回路１７ｃ、ドライバ１８ａは、三角波信号の半周期未満に、放電管３に流れる電流に応じたパルス幅で放電管３に電流を流すようにＰ型ＦＥＴＱｐ１を駆動する第１駆動信号を発生する本発明の第１信号発生部に対応する。減算回路１９、ＰＷＭコンパレータ１６ｂ、ナンド回路１７ｄ、ドライバ１８ｂは、第１駆動信号と略同一パルス幅で略１８０度の位相差を持ち、第１駆動信号の発生時とは逆方向に放電管３に電流を流すようにＮ型ＦＥＴＱｎ１を駆動する第２駆動信号を発生する本発明の第２信号発生部に対応する。
【００３０】
次にこのように構成された実施例１の放電管点灯装置の動作を図２に示す各部のタイミングチャートを参照しながら説明する。
【００３１】
まず、定電流決定抵抗Ｒ２で任意に設定される定電流Ｉ１により、発振器１２ａは、コンデンサＣ２の充放電を行い、立ち上がり傾斜と立下り傾斜が同じである三角波信号ＣＦを発生させ、三角波信号ＣＦに基づいてクロックＣＫを発生させる。クロックＣＫは、三角波信号に同期した、例えば立ち上がり期間がＨレベルで、立下り期間がＬレベルとなるパルス信号である。
【００３２】
ナンド回路１７ｃは、発振器１２ａからのクロックＣＫがＨレベルで且つＰＷＭコンパレータ１６ａからの信号がＨレベルであるときのみ、Ｌレベルのパルス信号をＰ型ＦＥＴＱｐ１に出力してオンさせる。即ち、三角波信号ＣＦの立ち上がり期間（クロックＣＫがＨレベルで例えば時刻ｔ１〜ｔ３、ｔ５〜ｔ７）中で、誤差増幅器１５からの誤差電圧ＦＢＯＵＴが三角波信号ＣＦ以上のときに（ＰＷＭコンバータ１６ａからの信号がＨレベル、即ち、三角波信号の下限値ＶＬから三角波信号ＣＦが誤差増幅器１５の出力と交差するまでの期間で例えば時刻ｔ１〜ｔ２、ｔ５〜ｔ６）Ｌレベルのパルス信号がＰ型ＦＥＴＱｐ１に出力される。即ち、パルス信号は、三角波信号ＣＦの立ち上がり期間中のみ端子ＤＲＶ１に送られる。
【００３３】
例えば、時刻ｔ１〜ｔ２においては、Ｖｉｎ→Ｑｐ１→Ｃ３→Ｐ→ＧＮＤの経路で電流が流れ、トランスＴの二次側では、Ｓ→Ｌｒ→放電管３→管電流検出回路５の経路で電流が流れる。
【００３４】
一方、減算回路１９は、誤差増幅器１５からの誤差電圧ＦＢＯＵＴを三角波信号の上限値と下限値との中点電位で反転させた誤差電圧ＦＢＯＵＴの反転波形をＰＷＭコンパレータ１６ｂの−端子に出力する。論理回路１７ｄは、発振器１２ａからのクロックＣＫ（Ｌレベル）を反転した反転出力がＨレベルで且つＰＷＭコンパレータ１６ｂからの信号がＨレベルであるときのみ、Ｈレベルのパルス信号をＮ型ＦＥＴＱｎ１に出力してオンさせる。
【００３５】
即ち、三角波信号ＣＦの立ち下がり期間（クロックＣＫがＬレベルで例えば時刻ｔ３〜ｔ５、ｔ７〜ｔ９）中で、三角波信号ＣＦが誤差電圧ＦＢＯＵＴの反転波形電圧以上のときに（ＰＷＭコンバータ１６ｂからの信号がＨレベル、即ち、三角波信号ＣＦの上限値ＶＨから三角波信号ＣＦが誤差増幅器の出力を反転させた反転出力と交差するまでの期間で例えば時刻ｔ３〜ｔ４、ｔ７〜ｔ８）Ｈレベルのパルス信号がＮ型ＦＥＴＱｎ１に出力される。即ち、パルス信号は、三角波信号ＣＦの立ち下がり期間中のみ端子ＤＲＶ２に送られる。
【００３６】
例えば、時刻ｔ３〜ｔ４においては、Ｐ→Ｃ３→Ｑｎ１→ＧＮＤの経路で電流が流れ、トランスＴの二次側では、管電流検出回路５→放電管３→Ｌｒ→Ｓの経路で電流が流れる。
【００３７】
以上の動作により、コントロールＩＣ１ａは、第１駆動信号と、第１駆動信号と略同一パルス幅で略１８０度の位相差を持つ第２駆動信号とにより、立ち上がり傾斜期間と立ち下り傾斜期間が同一となる三角波信号ＣＦの周波数で、Ｐ型ＦＥＴＱｐ１，Ｎ型ＦＥＴＱｎ１を交互にオン／オフさせて、放電管３に電力を供給するとともに、放電管３を流れる電流を所定値に制御する。
【実施例２】
【００３８】
図３は本発明の実施例２に係る放電管点灯装置の構成を示す回路図である。図３に示す放電管点灯装置は、４つのスイッチング素子からなるフルブリッジ回路の場合の放電管点灯装置の一例である。図３に示す実施例２は、図１に示す実施例１に対して、Ｐ型ＦＥＴＱｐ２，Ｎ型ＦＥＴＱｎ２，減算回路１９ａ，ＰＷＭコンパレータ１６ｃを設けている。
【００３９】
直流電源Ｖｉｎとグランドとの間には、ハイサイドのＰ型ＦＥＴＱｐ２とローサイドのＮ型ＦＥＴＱｎ２との直列回路が接続されている。Ｐ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ１との接続点とＰ型ＦＥＴＱｐ２とＮ型ＦＥＴＱｎ２との接続点との間には、コンデンサＣ３とトランスＴの一次巻線Ｐとの直列回路が接続されている。端子ＤＲＶ１は、Ｐ型ＦＥＴＱｐ１のゲートとＮ型ＦＥＴＱｎ１のゲートとに接続され、端子ＤＲＶ２は、Ｐ型ＦＥＴＱｐ２のゲートとＮ型ＦＥＴＱｎ２のゲートとに接続されている。
【００４０】
減算回路１９ａは、三角波信号ＣＦを、＋端子の基準電圧Ｅ２である三角波信号の上限値と下限値との中点電位で反転させた反転電圧Ｃ２´をＰＷＭコンパレータ１６ｃの−端子に出力する。基準電圧Ｅ２は、Ｅ２＝（ＶＬ＋ＶＨ）／２であり、三角波信号の上限値ＶＨと下限値ＶＬとの中点電位である。
【００４１】
ＰＷＭコンパレータ１６ｃは、＋端子に入力される誤差増幅器１５からの誤差電圧ＦＢＯＵＴが−端子に入力される減算回路１９ａからの反転電圧Ｃ２´以上のときにＨレベルで、誤差電圧ＦＢＯＵＴが反転電圧Ｃ２´未満のときにＬレベルとなるパルス信号を生成して、論理回路１７ｅに出力する。論理回路１７ｅは、発振器１２からのクロックＣＫを反転した出力とＰＷＭコンパレータ１６ｃからの信号とのナンドをとる。
【００４２】
この構成によれば、三角波信号ＣＦの立ち上がり期間中で、誤差増幅器１５からの誤差電圧ＦＢＯＵＴが三角波信号ＣＦ以上のときにＬレベルのパルス信号がＰ型ＦＥＴＱｐ１及びＮ型ＦＥＴＱｎ１に出力され、Ｐ型ＦＥＴＱｐ１がオンする。また、三角波信号ＣＦの立ち上がり期間中では、Ｈレベルのパルス信号がＰ型ＦＥＴＱｐ２及びＮ型ＦＥＴＱｎ２に出力され、Ｎ型ＦＥＴＱｎ２がオンする。この期間では、Ｖｉｎ→Ｑｐ１→Ｃ３→Ｐ→Ｑｎ２→ＧＮＤの経路で電流が流れ、トランスＴの二次側では、Ｓ→Ｌｒ→放電管３→管電流検出回路５の経路で電流が流れる。
【００４３】
一方、三角波信号ＣＦの立ち下がり期間中では、Ｈレベルのパルス信号がＰ型ＦＥＴＱｐ１及びＮ型ＦＥＴＱｎ１に出力され、Ｎ型ＦＥＴＱｎ１がオンする。また、三角波信号ＣＦの立ち下がり期間中では、誤差電圧ＦＢＯＵＴが減算回路１９ａからの反転電圧Ｃ２´以上のときにＨレベルのパルス信号が論理回路１７ｅに出力され、論理回路１７ｅは、ＬレベルをＰ型ＦＥＴＱｐ２及びＮ型ＦＥＴＱｎ２に出力して、Ｐ型ＦＥＴＱｐ２がオンする。
【００４４】
この期間では、Ｖｉｎ→Ｑｐ２→Ｐ→Ｃ３→Ｑｎ１→ＧＮＤの経路で電流が流れ、トランスＴの二次側では、管電流検出回路５→放電管３→Ｌｒ→Ｓの経路で電流が流れる。
【００４５】
従って、フルブリッジ回路を用いた実施例２の放電管点灯装置においても、実施例１の放電管点灯装置の効果と同様な効果が得られる。
【００４６】
（実施例２の変形例）
図４は本発明の実施例２の変形例に係る放電管点灯装置の構成を示す回路図である。図４に示す実施例２の変形例は、図３に示す実施例２に対して、コントローラＩＣ１ｃがドライバ１８ａ〜１８ｄ、インバータ２０ａ，２０ｂを有する。ドライバ１８ａの出力は端子ＤＲＶ１を介してＰ型ＦＥＴＱｐ１のゲートに接続され、ドライバ１８ｂの出力は端子ＤＲＶ３を介してＮ型ＦＥＴＱｎ１のゲートに接続され、ドライバ１８ｃの出力は端子ＤＲＶ４を介してＮ型ＦＥＴＱｎ２のゲートに接続され、ドライバ１８ｄの出力は端子ＤＲＶ２を介してＰ型ＦＥＴＱｐ２のゲートに接続される。インバータ２０ａは、ナンド回路１７ｃの出力を反転してドライバ１８ｂに出力する。インバータ２０ｂは、論理回路１７ｅの出力を反転してドライバ１８ｄに出力する。
【００４７】
ドライバ１８ａは本発明の第１信号発生部、ドライバ１８ｂは本発明の第２信号発生部、ドライバ１８ｃは本発明の第３信号発生部、ドライバ１８ｄは本発明の第４信号発生部に対応する。
【００４８】
このような実施例２の変形例の放電管点灯装置においても、実施例２の放電管点灯装置の動作及び効果と同様な動作及び効果が得られる。
【実施例３】
【００４９】
図５は本発明の実施例３に係る放電管点灯装置の構成を示す回路図である。図５に示す放電管点灯装置は、フルブリッジ回路の場合の放電管点灯装置の一例であり、図４に示す実施例２の変形例のコントロールＩＣ１ｃのインバータ２０ａ，２０ｂに対して、コントロールＩＣ１ｄは、デットタイム作成回路２１ａ，２１ｂを設けている。
【００５０】
デットタイム作成回路２１ａは、ナンド回路１７ｃからの信号に基づきドライバ１８ａへの第１駆動信号ＤＲＶ１に対して所定のデットタイムＤＴを有する第３駆動信号ＤＲＶ３を作成してドライバ１８ｂに出力する。デットタイム作成回路２１ｂは、論理回路１７ｅからの信号に基づきドライバ１８ｃへの第４駆動信号ＤＲＶ４に対して所定のタイムデットタイムＤＴを有する第２駆動信号ＤＲＶ２を作成してドライバ１８ｃに出力する。
【００５１】
第１駆動信号と第３駆動信号、第２駆動信号と第４駆動信号は、夫々同時にオンするのを防止するデットタイムＤＴを有するが、デットタイムＤＴを除けば、第３駆動信号は略第１駆動信号と同一であり、第４駆動信号は略第２駆動信号と同一である。
【００５２】
図６は本発明の実施例３に係る放電管点灯装置の各部の信号を示すタイミングチャートである。このようにフルブリッジ回路を用いた実施例３の放電管点灯装置においても、実施例２の放電管点灯装置の動作及び効果と同様な動作及び効果が得られる。
【００５３】
なお、図７は本発明の実施例３の変形例に係る放電管点灯装置の各部の信号を示すタイミングチャートである。図７に示す実施例３の変形例は、図５に示す実施例３の放電管点灯装置の回路構成と同一で、デットタイムＤＴのタイミングが相違するのみでその他の動作は同一であるので、その動作の説明は省略する。
【００５４】
（放電管点灯装置の同期運転システム）
図８は本発明の放電管点灯装置の同期運転システムの構成を示す回路図である。図８において、複数の放電管点灯装置は、コントローラＩＣ１−１〜１−３、ＳＷネットワーク７−１〜７−３、共振回路９−１〜９−３、パネル３０に併設された放電管３−１〜３−３とを有し、放電管３−１〜３−３を点灯させる。コントロールＩＣ１−１〜１−３の各々の端子ＲＦには定電流決定抵抗Ｒ２が接続され、各々の端子ＣＦにはコンデンサＣ２が接続され、各々のコンデンサＣ２は共通に接続されている。
【００５５】
このように、各々のコンデンサＣ２を共通に接続することにより、複数のＭＯＳＦＥＴからなるＳＷネットワーク７−１〜７−３のオン／オフの周波数と位相とを同期させることができる。即ち、三角波信号の立ち上がり傾斜と立ち下がり傾斜が同じで、立ち上がり傾斜期間中に第１駆動信号をオンし、立ち下がり傾斜期間中に第２駆動信号をオンするようにしたので、位相を同期させることができる。
【００５６】
この場合、コンデンサＣ２は、放電管点灯装置の数だけ接続されてもよく、あるいはコンデンサＣ２の合成容量（コンデンサＣ２の容量に放電管点灯装置の数を乗算した容量）に相当する１つのコンデンサのみを接続してもよい。
【００５７】
さらに、各々のＣＦ端子は、各々に抵抗ｒ１〜ｒ３を介して接続しても良い。この場合、ノイズによる誤動作を防止できる。
【００５８】
また、定電流決定抵抗Ｒ２は、全ての放電管点灯装置に接続されてもよく、あるいは、１つの放電管点灯装置にのみ定電流決定抵抗Ｒ２が接続され、他の放電管点灯装置に定電流決定抵抗Ｒ２が接続されず且つコンデンサＣ２の充放電電流を流さないように設定してもよい。
【実施例４】
【００５９】
図９は本発明の実施例４に係る放電管点灯装置の構成を示す回路図である。図９に示す実施例４は、図１に示す実施例１に対して、減算回路１９ａ，ＰＷＭコンパレータ１６ｃを設けている。
【００６０】
減算回路１９ａは、三角波信号ＣＦを、＋端子の基準電圧Ｅ２である三角波信号の上限値と下限値との中点電位で反転させた反転電圧Ｃ２´をＰＷＭコンパレータ１６ｃの−端子に出力する。基準電圧Ｅ２は、Ｅ２＝（ＶＬ＋ＶＨ）／２であり、三角波信号の上限値ＶＨと下限値ＶＬとの中点電位である。
【００６１】
ＰＷＭコンパレータ１６ｃは、＋端子に入力される誤差増幅器１５からの誤差電圧ＦＢＯＵＴが−端子に入力される減算回路１９ａからの反転電圧Ｃ２´以上のときにＨレベルで、誤差電圧ＦＢＯＵＴが反転電圧Ｃ２´未満のときにＬレベルとなるパルス信号を生成して、論理回路１７ｄに出力する。論理回路１７ｄは、発振器１２ａからのクロックＣＫを反転した出力とＰＷＭコンパレータ１６ｃからの信号とのナンドをとる。
【００６２】
次に本発明の実施例４に係る放電管点灯装置の動作を図１０に示すタイミングチャートを参照しながら説明する。
【００６３】
まず、三角波信号ＣＦの立ち上がり期間中で（例えばｔ１〜ｔ３）、誤差増幅器１５からの誤差電圧ＦＢＯＵＴが三角波信号ＣＦ以上のときに（例えばｔ１〜ｔ２）Ｌレベルのパルス信号がＰ型ＦＥＴＱｐ１に出力され、Ｐ型ＦＥＴＱｐ１がオンする。この期間では、Ｖｉｎ→Ｑｐ１→Ｃ３→Ｐ→ＧＮＤの経路で電流が流れ、トランスＴの二次側では、Ｓ→Ｌｒ→放電管３→管電流検出回路５の経路で電流が流れる。
【００６４】
一方、三角波信号ＣＦの立ち下がり期間中では（例えばｔ３〜ｔ４）、Ｈレベルのパルス信号がＰ型ＦＥＴＱｐ１に出力され、オフする。また、三角波信号ＣＦの立ち下がり期間中では、誤差電圧ＦＢＯＵＴが減算回路１９ａからの反転電圧Ｃ２´以上のときに（三角波信号ＣＦを反転させた信号Ｃ２´の下限値から三角波信号ＣＦを反転させた信号Ｃ２´が誤差増幅器１５の出力ＦＢＯＵＴと交差するまでの期間、例えばｔ３〜ｔ３´）Ｈレベルのパルス信号が論理回路１７ｄに出力され、論理回路１７ｄは、ＨレベルをＮ型ＦＥＴＱｎ１に出力して、Ｎ型ＦＥＴＱｎ１がオンする。
【００６５】
この期間では、Ｐ→Ｃ３→Ｑｎ１→ＧＮＤの経路で電流が流れ、トランスＴの二次側では、管電流検出回路５→放電管３→Ｌｒ→Ｓの経路で電流が流れる。
【００６６】
従って、ハーフブリッジ回路を用いた実施例４の放電管点灯装置においても、実施例１の放電管点灯装置の効果と同様な効果が得られる。
【００６７】
なお、図９では、ＳＷネットワークがハーフブリッジ回路であったが、図９に示す放電管点灯装置に対して、ＳＷネットワークをフルブリッジ回路とし、図５に示すようなデットタイム作成回路２１ａ，２１ｂとドライバ１８ａ〜１８ｄを追加して４出力にした放電管点灯装置を構成しても良い。
【実施例５】
【００６８】
図１１は本発明の実施例５に係る放電管点灯装置の各部の信号を示すタイミングチャートである。基本的な回路構成は、図１に示す放電管点灯装置の構成と同一であるが、発振器１２ａからのクロックＣＫと三角波信号ＣＦとのタイミングが図２に示すそれらのタイミングとは相違する。
【００６９】
即ち、図１１に示す実施例５では、クロックＣＫは、三角波信号ＣＦに同期し、三角波信号ＣＦが上限値ＶＨと下限値ＶＬとの中点電位よりも下の期間がＨレベルで、前記中点電位よりも上の期間がＬレベルとなるパルス電圧波形である。
【００７０】
ナンド回路１７ｃは、発振器１２ａからのクロックＣＫがＨレベルで且つＰＷＭコンパレータ１６ａからの信号がＨレベルであるときのみ、Ｌレベルのパルス信号をＰ型ＦＥＴＱｐ１に出力してオンさせる。即ち、三角波信号ＣＦが上限値と下限値との中点電位よりも下の期間中（クロックＣＫがＨレベルの期間）で、誤差増幅器１５からの誤差電圧ＦＢＯＵＴが三角波信号ＣＦ以上のときに（ＰＷＭコンバータ１６ａからの信号がＨレベルで例えば時刻ｔ４〜ｔ５、ｔ８〜ｔ９）Ｌレベルのパルス信号がＰ型ＦＥＴＱｐ１に出力される。即ち、パルス信号は、三角波信号ＣＦが上限値と下限値との中点電位よりも下の期間中のみ端子ＤＲＶ１に送られる。
【００７１】
一方、減算回路１９は、誤差増幅器１５からの誤差電圧ＦＢＯＵＴを三角波信号の上限値と下限値との中点電位で反転させた誤差電圧ＦＢＯＵＴの反転波形をＰＷＭコンパレータ１６ｂの−端子に出力する。論理回路１７ｄは、発振器１２からのクロックＣＫ（Ｌレベル）を反転した反転出力がＨレベルで且つＰＷＭコンパレータ１６ｂからの信号がＨレベルであるときのみ、Ｈレベルのパルス信号をＮ型ＦＥＴＱｎ１に出力してオンさせる。
【００７２】
即ち、三角波信号ＣＦが上限値と下限値との中点電位よりも上の期間中（クロックＣＫがＬレベルの期間）で、三角波信号ＣＦが誤差増幅器１５からの誤差電圧ＦＢＯＵＴを反転した反転波形以上のときに（ＰＷＭコンバータ１６ａからの信号がＬレベルで例えば時刻ｔ２〜ｔ３、ｔ６〜ｔ７）Ｈレベルのパルス信号がＮ型ＦＥＴＱｎ１に出力される。即ち、パルス信号は、三角波信号ＣＦが上限値と下限値との中点電位よりも上の期間中のみ端子ＤＲＶ２に送られる。
【００７３】
このような実施例５の放電管点灯装置でも実施例１の放電管点灯装置の効果と同様な効果が得られる。
【００７４】
なお、図１１では、ＳＷネットワークがハーフブリッジ回路であったが、ＳＷネットワークをフルブリッジ回路とし、図５に示すようなデットタイム作成回路２１ａ，２１ｂとドライバ１８ａ〜１８ｄを追加して４出力にした放電管点灯装置を構成しても良い。
【実施例６】
【００７５】
図１２は本発明の実施例６に係る放電管点灯装置の各部の信号を示すタイミングチャートである。基本的な回路構成は、図９に示す放電管点灯装置の構成と同一であるが、発振器１２ａからのクロックＣＫと三角波信号ＣＦとのタイミングが図１０に示すそれらのタイミングとは相違する。
【００７６】
即ち、図１２に示す実施例６では、クロックＣＫは、三角波信号ＣＦに同期し、三角波信号ＣＦが上限値ＶＨと下限値ＶＬとの中点電位よりも下の期間がＨレベルで、前記中点電位よりも上の期間がＬレベルとなるパルス電圧波形である。
【００７７】
ナンド回路１７ｃは、発振器１２ａからのクロックＣＫがＨレベルで且つＰＷＭコンパレータ１６ａからの信号がＨレベルであるときのみ、Ｌレベルのパルス信号をＰ型ＦＥＴＱｐ１に出力してオンさせる。即ち、三角波信号ＣＦが上限値と下限値との中点電位よりも下の期間中（クロックＣＫがＨレベルの期間）で、誤差増幅器１５からの誤差電圧ＦＢＯＵＴが三角波信号ＣＦ以上のときに（ＰＷＭコンバータ１６ａからの信号がＨレベルで例えば時刻ｔ４〜ｔ５、ｔ８〜ｔ９）Ｌレベルのパルス信号がＰ型ＦＥＴＱｐ１に出力される。即ち、パルス信号は、三角波信号ＣＦが上限値と下限値との中点電位よりも下の期間中のみ端子ＤＲＶ１に送られる。
【００７８】
一方、減算回路１９ａは、三角波信号ＣＦを三角波信号の上限値と下限値との中点電位で反転させた反転波形Ｃ２´をＰＷＭコンパレータ１６ｃの−端子に出力する。論理回路１７ｄは、発振器１２ａからのクロックＣＫ（Ｌレベル）を反転した反転出力がＨレベルで且つＰＷＭコンパレータ１６ｃからの信号がＨレベルであるときのみ、Ｈレベルのパルス信号をＮ型ＦＥＴＱｎ１に出力してオンさせる。
【００７９】
即ち、三角波信号ＣＦが上限値と下限値との中点電位よりも上の期間中（クロックＣＫがＬレベルの期間）で、三角波信号ＣＦを上下限値の中点電位で反転させた信号Ｃ２´が誤差増幅器１５の出力ＦＢＯＵＴ以下の期間に（ＰＷＭコンバータ１６ｃからの信号がＨレベルで例えば時刻ｔ２〜ｔ３、ｔ６〜ｔ７）Ｈレベルのパルス信号がＮ型ＦＥＴＱｎ１に出力される。即ち、パルス信号は、三角波信号ＣＦが上限値と下限値との中点電位よりも上の期間中のみ端子ＤＲＶ２に送られる。
【００８０】
このような実施例６の放電管点灯装置でも実施例１の放電管点灯装置の効果と同様な効果が得られる。
【００８１】
なお、図１２では、ＳＷネットワークがハーフブリッジ回路であったが、ＳＷネットワークをフルブリッジ回路とし、図５に示すようなデットタイム作成回路２１ａ，２１ｂとドライバ１８ａ〜１８ｄを追加して４出力にした放電管点灯装置を構成しても良い。
【実施例７】
【００８２】
図１３は本発明の実施例７に係る放電管点灯装置の構成を示す回路図である。図１３に示す実施例７の放電管点灯装置は、図１に示す実施例１の放電管点灯装置に対して、放電管に流れる電流に比例するフィードバック電圧と基準電圧との誤差電圧を所定電圧以下に制限することにより第１及び第２駆動信号のデューティ５０％未満の予め定められた最大オンデューティを規定するツェナーダイオードＺＤ、トランジスタＱ１及び抵抗ｒ４，ｒ５（本発明のデューティ規定手段に対応）と、第１及び第２駆動信号のオンデューティが最大オンデューティに到達したとき、Ｐ型ＦＥＴＱｐ１，Ｎ型ＦＥＴＱｎ１を停止させる動作に移行する（本発明の停止移行手段に対応）とを有することを特徴とする。
【００８３】
誤差増幅器１５の出力にはツェナーダイオードＺＤのカソードが接続され、アノードは、抵抗ｒ４の一端とトランジスタＱ１のベースに接続されている。抵抗ｒ４の他端とトランジスタＱ１のエミッタは接地されている。トランジスタＱ１のコレクタは抵抗Ｒ５の一端とシャットダウン回路３０の入力側に接続され、抵抗Ｒ５の他端は電源ＲＥＧに接続されている。シャットダウン回路３０の出力側は、ナンド回路１７ｃ及び論理回路１７ｄの各々の入力側に接続されている。
【００８４】
図１３に示すその他の構成は、図１に示す構成と同一であるので、同一部分には同一符号を付し、その詳細な説明は省略する。
【００８５】
このような構成によれば、誤差増幅器１５からの誤差電圧ＦＢＯＵＴが、ツェナーダイオードＺＤの降伏電圧とトランジスタＱ１のベース−エミッタ間電圧との総和電圧に達すると、ツェナーダイオードＺＤが降伏しトランジスタＱ１がオンする。即ち、誤差電圧ＦＢＯＵＴは前記総和電圧以上にならない。このため、この総和電圧の値によって、Ｐ型ＦＥＴＱｐ１，Ｎ型ＦＥＴＱｎ１の最大オンデューティが規定される。
【００８６】
また、トランジスタＱ１がオンすると、シャットダウン回路３０の入力は、Ｌレベルとなるので、シャットダウン回路３０の出力からは、Ｌレベルがナンド回路１７ｃ及び論理回路１７ｄに出力される。このため、ナンド回路１７ｃの出力はＨレベルとなり、論理回路１７ｄの出力はＬレベルとなり、Ｐ型ＦＥＴＱｐ１及びＮ型ＦＥＴＱｎ１の両方がオフする。
【００８７】
なお、シャットダウン回路３０に遅延タイマ回路を設け、この遅延タイマ回路によりシャットダウン信号を所定時間遅延させて、遅延された信号をナンド回路１７ｃ及び論理回路１７ｄにおいてＰＷＭコンパレータ１６ａ，１６ｂからの信号とタイミングをとるようにしても良い。
【００８８】
また、前述した実施例１乃至７のいずれの半導体集積回路の例を用いた放電管点灯装置でも、放電管を流れる電流を所定値に制御することができる。また、実施例１乃至７の複数の放電管点灯装置を図８に示すように接続することにより、放電管点灯装置の同期運転システムを構成することができる。
【００８９】
なお、本発明の放電管点灯装置は前述した各実施例に限定されるものではない。実施例１乃至７では、第２駆動信号が第１駆動信号と完全な１８０度の位相差としたが、放電管３を流れる電流の対称性が大きく崩れない範疇であれば、前記位相差は、完全な１８０度でなく、１８０度に対して若干の誤差、例えば１７９度や１８１度等であっても良い。また、第１駆動信号と第２駆動信号とは逆であっても良い。
【図面の簡単な説明】
【００９０】
【図１】本発明の実施例１に係る放電管点灯装置の構成を示す回路図である。
【図２】本発明の実施例１に係る放電管点灯装置の各部の信号を示すタイミングチャートである。
【図３】本発明の実施例２に係る放電管点灯装置の構成を示す回路図である。
【図４】本発明の実施例２の変形例に係る放電管点灯装置の構成を示す回路図である。
【図５】本発明の実施例３に係る放電管点灯装置の構成を示す回路図である。
【図６】本発明の実施例３に係る放電管点灯装置の各部の信号を示すタイミングチャートである。
【図７】本発明の実施例３の変形例に係る放電管点灯装置の各部の信号を示すタイミングチャートである。
【図８】本発明の放電管点灯装置の同期運転システムの構成を示す回路図である。
【図９】本発明の実施例４に係る放電管点灯装置の構成を示す回路図である。
【図１０】本発明の実施例４に係る放電管点灯装置の各部の信号を示すタイミングチャートである。
【図１１】本発明の実施例５に係る放電管点灯装置の各部の信号を示すタイミングチャートである。
【図１２】本発明の実施例６に係る放電管点灯装置の各部の信号を示すタイミングチャートである。
【図１３】本発明の実施例７の放電管点灯装置の構成を示す回路図である。
【図１４】従来の放電管点灯装置の構成を示す回路図である。
【図１５】従来の放電管点灯装置の各部の信号を示すタイミングチャートである。
【符号の説明】
【００９１】
Ｔ  トランス
１，１ａ〜１ｅ  コントロールＩＣ
３  放電管
５  管電流検出回路
１０  スタート回路
１１，１１ａ  定電流決定回路
１２，１２ａ  発振器
１３  分周器
１５  誤差増幅器
１６ａ〜１６ｃ  ＰＷＭコンパレータ
１８ａ〜１８ｄ  ドライバ
１９，１９ａ  減算回路
２０ａ，２０ｂ  インバータ
Ｑｐ１，Ｑｐ２  Ｐ型ＦＥＴ
Ｑｎ１，Ｑｎ２  Ｎ型ＦＥＴ
Ｒ１，Ｒ２  定電流決定抵抗
Ｃ１，Ｃ２  コンデンサ
【図１】
2008091304.tif 000003
【図２】
2008091304.tif 000004
【図３】
2008091304.tif 000005
【図４】
2008091304.tif 000006
【図５】
2008091304.tif 000007
【図６】
2008091304.tif 000008
【図７】
2008091304.tif 000009
【図８】
2008091304.tif 000010
【図９】
2008091304.tif 000011
【図１０】
2008091304.tif 000012
【図１１】
2008091304.tif 000013
【図１２】
2008091304.tif 000014
【図１３】
2008091304.tif 000015
【図１４】
2008091304.tif 000016
【図１５】
2008091304.tif 000017