(57)【要約】【課題】温度情報出力装置（ＯＤＴＳ）の動作時点を定義するため、ＪＥＤＥＣの温度情報出力装置テストグループ（ＯＤＴＳ  ＴＧ）で議論されている全ての仕様に対応可能となるように動作時点を定義する温度情報出力装置を提供すること。【解決手段】半導体メモリ素子の内部温度を測定し、測定された温度に対応する論理レベルを有する複数のフラグ信号を出力する温度情報出力手段と、該複数のフラグ信号に応答して、前記測定された温度に対応するリフレッシュ周期を提供するセルフリフレッシュ発振手段と、温度感知イネーブル信号及び前記複数のフラグ信号に応答して、前記温度情報出力手段の感知周期を決定する温度情報制御手段とを備える半導体メモリ素子を提供する。【選択図】図２
2008117507.tif 000002
【特許請求の範囲】
【請求項１】
半導体メモリ素子の内部温度を測定し、測定された温度に対応する論理レベルを有する複数のフラグ信号を出力する温度情報出力手段と、
該複数のフラグ信号に応答して、前記測定された温度に対応するセルフリフレッシュ周期を提供するセルフリフレッシュ発振手段と、
温度感知イネーブル信号及び前記複数のフラグ信号に応答して、前記温度情報出力手段の感知周期を決定する温度情報制御手段と
を備えることを特徴とする半導体メモリ素子。
【請求項２】
前記温度情報制御手段が、
前記温度感知イネーブル信号に応答して、それぞれ異なる周期を有する第１周期信号と第２周期信号、及び初期周期信号を生成する周期信号生成手段と、
前記複数のフラグ信号に応答して、前記第１周期信号、第２周期信号、及び初期周期信号のいずれか１つの信号を選択して出力する周期信号選択手段と
を備えることを特徴とする請求項１に記載の半導体メモリ素子。
【請求項３】
前記周期信号生成手段が、
前記温度感知イネーブル信号に応答して、設定された周期を有する初期周期信号を発振する発振部と、
該初期周期信号の周期を互いに異なる分周率で分周して、前記第１周期信号及び第２周期信号として出力する分周部と
を備えることを特徴とする請求項２に記載の半導体メモリ素子。
【請求項４】
前記発振部が、
前記温度感知イネーブル信号を第１入力として受信し、前記初期周期信号を第２入力として受信して出力するＮＡＮＤゲートと、
該ＮＡＮＤゲートの出力信号を受信して位相を保持し、一定時間遅延させて前記初期周期信号として出力する複数のインバータと
を備えることを特徴とする請求項３に記載の半導体メモリ素子。
【請求項５】
前記温度情報制御手段が、
前記周期信号選択手段において、前記第１周期信号、第２周期信号、及び初期周期信号のいずれの周期信号が選択されても、常に一定期間のアクティブ期間を保持するように調節するアクティブ期間保持部をさらに備えることを特徴とする請求項２に記載の半導体メモリ素子。
【請求項６】
前記アクティブ期間保持部が、
前記周期信号選択手段の出力信号を一定時間遅延させて出力する遅延素子と、
前記周期信号選択手段の出力信号を受信して出力するインバータと、
前記遅延素子の出力信号を第１入力として受信し、前記インバータの出力信号を第２入力として受信して出力するＡＮＤゲートと
を備えることを特徴とする請求項５に記載の半導体メモリ素子。
【請求項７】
前記温度情報出力手段が、
半導体メモリ素子の内部温度を測定し、測定された温度情報に対応するデジタルコードを生成する温度測定部と、
設定された演算を行い、前記デジタルコードを前記複数のフラグ信号として変換するコード変換部と、
前記温度情報制御手段の出力信号に応答して、前記温度測定部の動作を制御する温度測定動作制御部と
を備えることを特徴とする請求項１に記載の半導体メモリ素子。
【請求項８】
前記温度測定部が、
半導体メモリ素子の内部温度の上昇に対応して、負（−）特性を有する温度電圧を生成する温度電圧生成部と、
アナログ値の前記温度電圧を前記デジタルコードに変換するアナログ−デジタル変換部と
を備えることを特徴とする請求項７に記載の半導体メモリ素子。
【請求項９】
半導体メモリ素子の内部温度を測定し、測定された温度に対応する論理レベルを有する複数のフラグ信号を生成するステップと、
該複数のフラグ信号に応答して、前記測定された温度に対応するリフレッシュ周期を提供するステップと、
温度感知イネーブル信号及び前記複数のフラグ信号に応答して、前記半導体メモリ素子の内部温度測定周期を決定するステップと
を含むことを特徴とする半導体メモリ素子の内部温度測定方法。
【請求項１０】
前記内部温度測定周期を決定するステップが、
前記温度感知イネーブル信号に応答して、それぞれ異なる周期を有する第１周期信号と第２周期信号、及び初期周期信号を生成するステップと、
前記複数のフラグ信号に応答して、前記第１周期信号、第２周期信号、及び初期周期信号のいずれか１つの信号を選択して出力するステップと
を含むことを特徴とする請求項９に記載の半導体メモリ素子の内部温度測定方法。
【請求項１１】
前記第１周期信号と第２周期信号、及び初期周期信号を生成するステップが、
前記温度感知イネーブル信号に応答して、設定された周期を有する初期周期信号を発振するステップと、
該初期周期信号の周期を互いに異なる分周率で分周して、前記第１周期信号及び第２周期信号として出力するステップと
を含むことを特徴とする請求項１０に記載の半導体メモリ素子の内部温度測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、温度情報出力装置（ＯＤＴＳ）を備えた半導体メモリ素子に関し、特に、温度情報出力装置の動作時点を定義するため、ＪＥＤＥＣ（Ｊｏｉｎｔ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｅｎｇｉｎｅｅｒｉｎｇ  Ｃｏｕｎｃｉｌ）の温度情報出力装置テストグループ（ＯＤＴＳ  ＴＧ）で議論されている全ての仕様に対応可能となるように動作時点を定義する温度情報出力装置に関する。
【背景技術】
【０００２】
ＤＲＡＭセルは、スイッチの役割を果たすトランジスタと、電荷（データ）を格納するキャパシタとで構成されている。ＤＲＡＭセル内のキャパシタに電荷があるか否かにより、すなわち、キャパシタの端子電圧が高いか低いかにより、データの「ハイ」レベル、「ロー」レベルを区分する。
【０００３】
ＤＲＡＭにおけるデータの格納は、キャパシタに電荷が蓄積された形になっているため、原理的に電力の消費はない。ところが、ＭＯＳトランジスタのＰＮ接合などによる漏れ電流があるため、格納された初期の電荷量が消滅し、データを失うことがある。これを防止するため、データを失う前に、ＤＲＡＭセル内のデータを読み出し、その読み出した情報に合わせて、再び正常な電荷量に再充電しなければならない。
【０００４】
この動作を周期的に繰り返してはじめてデータの格納が保持される。このようなセル電荷の再充電の過程をリフレッシュ動作といい、リフレッシュ制御は、一般的に、ＤＲＡＭコントローラで行われる。このようなリフレッシュ動作の必要に応じて、ＤＲＡＭではリフレッシュ電力を消耗する。より低電力が求められるバッテリ動作システムにおいて電力消耗を低減することは、非常に重要かつ緊急な問題である。
【０００５】
リフレッシュに必要な電力消耗を低減する試みのひとつは、リフレッシュ周期を温度に応じて変化させることである。通常、ＤＲＡＭにおけるデータ保持時間は、温度が低くなるほど長くなる。したがって、温度領域を複数の領域に分割し、低い温度領域においてリフレッシュクロックの周波数を相対的に下げれば、電力の消耗は低減するに違いない。このためには、ＤＲＡＭの内部に、温度を正確に感知し、感知した温度の情報を出力することのできる装置が必要になる。
【０００６】
また、半導体メモリ素子は、その集積レベル及び動作速度が増加するにつれ、半導体メモリ素子自体から熱を多く発生させる。このように発生した熱は、半導体メモリ素子の内部温度を上昇させて正常な動作を妨げ、半導体メモリ素子の不良をもたらす恐れがある。このため、半導体メモリ素子の温度を正確に感知し、感知した温度の情報を出力することのできる装置が必要になる。
【０００７】
図１は、従来技術に係る半導体メモリ素子の温度情報出力装置を示すブロック図である。以下、同図を参照して、従来技術に係る半導体メモリ素子の温度情報出力装置１の構成要素を説明する。
【０００８】
まず、温度電圧生成部２は、半導体メモリ素子の内部温度（詳しくは、接合温度）を感知し、感知した温度に対応して電位レベルが変動する温度電圧ＶＴＥＭＰを生成する。このとき、半導体素子の内部温度が変動することにより、アナログ−デジタル変換部３で生成されるデジタルコードＤＩＧＩＴＡＬ＿ＣＯＤＥが、変動可能な最大値を定義する最大変動電圧ＶＵＬＩＭＩＴと、変動可能な最小値を定義する最小変動電圧ＶＬＬＩＭＩＴとを共に生成する。
【０００９】
ここで、最大変動電圧ＶＵＬＩＭＩＴ及び最小変動電圧ＶＬＬＩＭＩＴは、バンドギャップで生成される電圧で、ＰＶＴ（Ｐｒｏｃｅｓｓ、Ｖｏｌｔａｇｅ、Ｔｅｍｐｅｒａｔｕｒｅ）の変動によっても電位レベルが変動しない電圧であり、入力される仮想フューズコードＶＩＲＴＵＡＬ＿ＦＵＳＥ＿ＣＯＤＥ及び調整コードＴＲＩＭ＿ＣＯＤＥを用いて、ユーザの所望する電位レベルに設定することが可能である。
【００１０】
また、アナログ−デジタル変換部３は、アナログ値の温度電圧ＶＴＥＭＰをデジタルコードＤＩＧＩＴＡＬ＿ＣＯＤＥに変換して出力する。このとき、半導体メモリ素子の内部温度が変動することにより、デジタルコードＤＩＧＩＴＡＬ＿ＣＯＤＥの値が更新されると、デジタルコードＤＩＧＩＴＡＬ＿ＣＯＤＥの更新を知らせる第１更新信号ＵＰＤＡＴＥ１を共に出力する。
【００１１】
ここで、デジタルコードＤＩＧＩＴＡＬ＿ＣＯＤＥは、温度電圧生成部２に調整コードＴＲＩＭ＿ＣＯＤＥとして入力されるが、これは、半導体メモリ素子の内部温度の変動に応じて、デジタルコードＤＩＧＩＴＡＬ＿ＣＯＤＥが、変動可能な最大値及び最小値を制御する最大変動電圧ＶＵＬＩＭＩＴ及び最小変動電圧ＶＬＬＩＭＩＴの電位レベルを変動させるためである。
【００１２】
さらに、コード変換部４は、デジタルコードＤＩＧＩＴＡＬ＿ＣＯＤＥを温度情報コードＴＥＭＰ＿ＣＯＤＥ及び複数のフラグ信号ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ<０：Ｍ>に変換する、設定された演算動作を行う。
【００１３】
このとき、半導体メモリ素子の内部温度が変動することにより、温度情報コードＴＥＭＰ＿ＣＯＤＥの値が更新されると、温度情報コードＴＥＭＰ＿ＣＯＤＥの更新を知らせる第２更新信号ＵＰＤＡＴＥ２を共に出力する。
【００１４】
ここで、温度情報コードＴＥＭＰ＿ＣＯＤＥ及び複数のフラグ信号ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ<０：Ｍ>は、その用途に応じて名前を別に付けただけであって、半導体メモリ素子の内部温度が変動することにより、複数の信号がそれぞれ異なる論理レベルを有して連続して出力されるという点では同じである。
【００１５】
また、温度測定動作制御部５は、イネーブル信号ＥＮＡＢＬＥを受信して、ノーマルモード動作時に温度情報出力装置１の動作を制御し、セルフリフレッシュ信号ＳＲＥＦを受信して、セルフリフレッシュモード動作時に温度情報出力装置１の動作を制御し、テストイネーブル信号ＴＥＳＴ＿ＥＮＡＢＬＥを受信して、テストモード動作時に温度情報出力装置１の動作を制御する。
【００１６】
ここで、温度測定動作制御部５は、温度電圧生成部２の動作を制御する信号ＢＧＲ＿ＯＮと、アナログ−デジタル変換部３の動作を制御する信号ＡＤＣ＿ＯＮ、及びテストモード動作を制御するテストモード信号ＴＥＳＴ＿ＭＯＤＥの論理レベルを決定することにより、温度情報出力装置１の動作を制御する。
【００１７】
また、温度情報出力装置１の外部の多目的レジスタ６は、第２更新信号ＵＰＤＡＴＥ２に応答して、温度情報コードＴＥＭＰ＿ＣＯＤＥを格納する。格納された温度情報コードＴＥＭＰ＿ＣＯＤＥは、ＤＱパッドを介して外部に出力したり、メモリコントローラで読み出してリフレッシュ周期を変化させたりするなどの動作に用いられる。
【００１８】
さらに、温度情報出力装置１の外部のセルフリフレッシュ発振部７は、セルフリフレッシュモードで動作し、コード変換部４から出力された複数のフラグ信号ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ<０：Ｍ>に応答して、セルフリフレッシュ周期の変動を制御する。
【００１９】
上のように、温度情報出力装置１は、イネーブル信号ＥＮＡＢＬＥ又はセルフリフレッシュ信号ＳＲＥＦ、又はテストイネーブル信号ＴＥＳＴ＿ＥＮＡＢＬＥが外部から入力されてはじめて動作を行うようになる。
【００２０】
そこで、このような信号が入力される時点、すなわち、温度情報出力装置１が動作する時点を定義するため、ＪＥＤＥＣではインピーダンス整合コマンドＺＱＣＡＬ＿ＣＭＤを用いる方法について議論している。
【００２１】
しかし、インピーダンス整合コマンドＺＱＣＡＬ＿ＣＭＤを用いなくても、温度情報出力装置１が動作する時点を定義するために、半導体メモリ素子で用いられる種々のコマンドを用いることができる。さらに、半導体メモリを生産して販売する多様な業者（ｖｅｎｄｏｒ）の状況や利害関係によって様々な主張が提示されている。このような半導体メモリを生産して販売する多様な業者の様々な主張について逐一対応し、温度情報出力装置１の仕様を定義することは、事実上不可能である。
【特許文献１】特開平０７−０７３６６８
【発明の開示】
【発明が解決しようとする課題】
【００２２】
そこで、本発明は、上記のような従来技術の問題を解決するためになされたものであり、その目的は、温度情報出力装置（ＯＤＴＳ）の動作時点を定義するため、ＪＥＤＥＣの温度情報出力装置テストグループ（ＯＤＴＳ  ＴＧ）で議論されている全ての仕様に対応可能となるように動作時点を定義する温度情報出力装置を提供することにある。
【課題を解決するための手段】
【００２３】
上記の技術課題を達成するための本発明の一観点によると、半導体メモリ素子の内部温度を測定し、測定された温度に対応する論理レベルを有する複数のフラグ信号を出力する温度情報出力手段と、該複数のフラグ信号に応答して、前記測定された温度に対応するセルフリフレッシュ周期を提供するセルフリフレッシュ発振手段と、温度感知イネーブル信号及び前記複数のフラグ信号に応答して、前記温度情報出力手段の感知周期を決定する温度情報制御手段とを備える半導体メモリ素子を提供する。
【００２４】
上記の技術課題を達成するための本発明の他の観点によると、半導体メモリ素子の内部温度を測定し、測定された温度に対応する論理レベルを有する複数のフラグ信号を生成するステップと、該複数のフラグ信号に応答して、前記測定された温度に対応するリフレッシュ周期を提供するステップと、温度感知イネーブル信号及び前記複数のフラグ信号に応答して、前記半導体メモリ素子の内部温度測定周期を決定するステップとを含む半導体メモリ素子の内部温度測定方法を提供する。
【００２５】
前述したように、半導体メモリ素子の内部温度を測定する温度情報出力装置（ＯＤＴＳ）が必要になる。また、温度情報出力装置（ＯＤＴＳ）を動作させる時点を定義するため、ＪＥＤＥＣで議論されている。
【００２６】
しかし、ＪＥＤＥＣで温度情報出力装置（ＯＤＴＳ）を動作させる時点を定義するため、議論中となっているインピーダンス整合コマンドＺＱＣＡＬ＿ＣＭＤ、又は半導体メモリ素子で用いられる種々のコマンドは、温度情報出力装置（ＯＤＴＳ）の外部から温度情報出力装置（ＯＤＴＳ）の動作を制御する信号を発生させる方法であって、半導体メモリ素子の内部温度に応答して、温度情報出力装置（ＯＤＴＳ）自体で動作時点を定義する回路及び方法は提案されていない。
【００２７】
これにより、本発明では、半導体メモリ素子の内部温度に応じて温度情報出力装置（ＯＤＴＳ）自体で動作時点を定義する回路及び方法を提供する。その実現手段としては、温度情報出力装置（ＯＤＴＳ）で測定した半導体メモリ素子の内部温度に関する情報がフィードバックされ、温度情報出力装置（ＯＤＴＳ）の動作周期を制御する信号を発振する発振手段を備える。
【００２８】
すなわち、第一の発明としては、半導体メモリ素子の内部温度を測定し、測定された温度に対応する論理レベルを有する複数のフラグ信号を出力する温度情報出力手段と、該複数のフラグ信号に応答して、前記測定された温度に対応するセルフリフレッシュ周期を提供するセルフリフレッシュ発振手段と、温度感知イネーブル信号及び前記複数のフラグ信号に応答して、前記温度情報出力手段の感知周期を決定する温度情報制御手段とを備えることを特徴とする半導体メモリ素子。
【００２９】
第二の発明としては、前記温度情報制御手段が、前記温度感知イネーブル信号に応答して、それぞれ異なる周期を有する第１周期信号と第２周期信号、及び初期周期信号を生成する周期信号生成手段と、前記複数のフラグ信号に応答して、前記第１周期信号、第２周期信号、及び初期周期信号のいずれか１つの信号を選択して出力する周期信号選択手段とを備えることを特徴とする第一の発明に記載の半導体メモリ素子。
【００３０】
第三の発明としては、前記周期信号生成手段が、前記温度感知イネーブル信号に応答して、設定された周期を有する初期周期信号を発振する発振部と、該初期周期信号の周期を互いに異なる分周率で分周して、前記第１周期信号及び第２周期信号として出力する分周部とを備えることを特徴とする第二の発明に記載の半導体メモリ素子。
【００３１】
第四の発明としては、前記発振部が、前記温度感知イネーブル信号を第１入力として受信し、前記初期周期信号を第２入力として受信して出力するＮＡＮＤゲートと、該ＮＡＮＤゲートの出力信号を受信して位相を保持し、一定時間遅延させて前記初期周期信号として出力する複数のインバータとを備えることを特徴とする第三の発明に記載の半導体メモリ素子。
【００３２】
第五の発明としては、前記温度情報制御手段が、前記周期信号選択手段において、前記第１周期信号、第２周期信号、及び初期周期信号のいずれの周期信号が選択されても、常に一定期間のアクティブ期間を保持するように調節するアクティブ期間保持部をさらに備えることを特徴とする第二の発明に記載の半導体メモリ素子。
【００３３】
第六の発明としては、前記アクティブ期間保持部が、前記周期信号選択手段の出力信号を一定時間遅延させて出力する遅延素子と、前記周期信号選択手段の出力信号を受信して出力するインバータと、前記遅延素子の出力信号を第１入力として受信し、前記インバータの出力信号を第２入力として受信して出力するＡＮＤゲートとを備えることを特徴とする第五の発明に記載の半導体メモリ素子。
【００３４】
第七の発明としては、前記温度情報出力手段が、半導体メモリ素子の内部温度を測定し、測定された温度情報に対応するデジタルコードを生成する温度測定部と、設定された演算を行い、前記デジタルコードを前記複数のフラグ信号として変換するコード変換部と、前記温度情報制御手段の出力信号に応答して、前記温度測定部の動作を制御する温度測定動作制御部とを備えることを特徴とする第一の発明に記載の半導体メモリ素子。
【００３５】
第八の発明としては、前記温度測定部が、半導体メモリ素子の内部温度の上昇に対応して、負（−）特性を有する温度電圧を生成する温度電圧生成部と、アナログ値の前記温度電圧を前記デジタルコードに変換するアナログ−デジタル変換部とを備えることを特徴とする第七の発明に記載の半導体メモリ素子。
【００３６】
第九の発明としては、半導体メモリ素子の内部温度を測定し、測定された温度に対応する論理レベルを有する複数のフラグ信号を生成するステップと、該複数のフラグ信号に応答して、前記測定された温度に対応するリフレッシュ周期を提供するステップと、温度感知イネーブル信号及び前記複数のフラグ信号に応答して、前記半導体メモリ素子の内部温度測定周期を決定するステップとを含むことを特徴とする半導体メモリ素子の内部温度測定方法。
【００３７】
第十の発明としては、前記内部温度測定周期を決定するステップが、前記温度感知イネーブル信号に応答して、それぞれ異なる周期を有する第１周期信号と第２周期信号、及び初期周期信号を生成するステップと、前記複数のフラグ信号に応答して、前記第１周期信号、第２周期信号、及び初期周期信号のいずれか１つの信号を選択して出力するステップとを含むことを特徴とする第九の発明に記載の半導体メモリ素子の内部温度測定方法。
【００３８】
第十一の発明としては、前記第１周期信号と第２周期信号、及び初期周期信号を生成するステップが、前記温度感知イネーブル信号に応答して、設定された周期を有する初期周期信号を発振するステップと、該初期周期信号の周期を互いに異なる分周率で分周して、前記第１周期信号及び第２周期信号として出力するステップとを含むことを特徴とする第十の発明に記載の半導体メモリ素子の内部温度測定方法。
【発明を実施するための最良の形態】
【００３９】
以下、添付された図面を参照して本発明の好ましい実施形態をさらに詳細に説明する。
【００４０】
図２は、本発明の実施形態に係る半導体メモリ素子を示すブロック図である。同図を参照すると、本発明の実施形態に係る半導体メモリ素子は、半導体メモリ素子の内部温度を測定し、温度情報コードＴＥＭＰ＿ＣＯＤＥ及び測定された温度に対応する論理レベルを有する複数のフラグ信号ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ<０：Ｍ>を出力する温度情報出力部１０と、複数のフラグ信号ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ<０：Ｍ>に応答して、測定された半導体メモリ素子の内部温度に対応するセルフリフレッシュ周期を提供するセルフリフレッシュ発振部３０と、温度感知イネーブル信号ＯＤＴＳ＿ＥＮ及び複数のフラグ信号ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ<０：Ｍ>に応答して、温度情報出力部１０の感知周期を決定する温度情報制御部２０とを備える。
【００４１】
ここで、温度情報出力部１０は、半導体メモリ素子の内部温度を測定し、測定された温度情報に対応するデジタルコードＤＩＧＩＴＡＬ＿ＣＯＤＥ及びデジタルコードＤＩＧＩＴＡＬ＿ＣＯＤＥの更新を知らせる第１更新信号ＵＰＤＡＴＥ１を生成する温度測定部１１と、設定された演算を行い、前記デジタルコードＤＩＧＩＴＡＬ＿ＣＯＤＥを受信して、温度情報コードＴＥＭＰ＿ＣＯＤＥ及び複数のフラグ信号ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ<０：Ｍ>として変換し、前記第１更新信号ＵＰＤＡＴＥ１に応答して、これを第２更新信号ＵＰＤＡＴＥ２と共に出力するコード変換部１４と、温度情報制御部２０の出力信号ＥＮＡＢＬＥに応答して、温度測定部１１の動作を制御し、テストイネーブル信号ＴＥＳＴ＿ＥＭＡＢＬＥを受信して、コード変換部１４の動作を制御する温度測定動作制御部１５とを備える。
【００４２】
さらに、温度測定部１１は、半導体メモリ素子の内部温度の上昇に対応して、負（−）特性を有する温度電圧ＶＴＥＭＰを生成する温度電圧生成部１２と、アナログ値の温度電圧ＶＴＥＭＰをデジタルコードＤＩＧＩＴＡＬ＿ＣＯＤＥに変換するアナログ−デジタル変換部１３とを備える。
【００４３】
温度情報出力部１０の構成要素のうち、温度測定部１１及びコード変換部１４は、従来技術に関する説明で言及したため、ここでは説明を省略する。
【００４４】
しかし、温度測定動作制御部１５は、従来技術において、ノーマルモード及びセルフリフレッシュモードに応じて、それぞれ異なる制御信号を受信して、半導体素子の内部温度を測定する動作を制御していたのとは異なり、温度情報制御部２０の出力信号ＥＮＡＢＬＥに応答して、半導体素子の内部温度を測定する動作を制御する。
【００４５】
また、温度情報出力装置を備えた半導体メモリ素子の構成要素のうち、多目的レジスタ４０も、従来技術に関する説明で言及したため、ここでは説明を省略する。
【００４６】
図３は、図２に示す温度情報制御部２０を詳細に示す回路図である。
【００４７】
温度情報制御部２０は、温度感知イネーブル信号ＯＤＴＳ＿ＥＮに応答して、それぞれ異なる周期を有する初期周期信号ＦＩＲ＿ＣＩＲと、第１周期信号ＣＩＲ１及び第２周期信号ＣＩＲ２を生成する周期信号生成部２２と、複数のフラグ信号ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ<０：Ｍ>に応答して、第１周期信号ＣＩＲ１、第２周期信号ＣＩＲ２、及び初期周期信号ＦＩＲ＿ＣＩＲのいずれか１つの信号を選択して出力する周期信号選択部２４とを備え、周期信号選択部２４において、第１周期信号ＣＩＲ１、第２周期信号ＣＩＲ２、及び初期周期信号ＦＩＲ＿ＣＩＲのいずれの周期信号が選択されても、常に一定期間のアクティブ期間を保持するように調節するアクティブ期間保持部２６をさらに備える。
【００４８】
ここで、温度感知イネーブル信号ＯＤＴＳ＿ＥＮは、ＭＲＳ（Ｍｅｍｏｒｙ    Ｒｅｇｉｓｔｅｒ  Ｓｅｔ）から出力される信号であって、半導体メモリ素子の内部温度を測定しようとする際にアクティブになる信号である。
【００４９】
また、周期信号生成部２２は、温度感知イネーブル信号ＯＤＴＳ＿ＥＮに応答して、設定された周期を有する初期周期信号ＦＩＲ＿ＣＩＲを発振する発振部２２１と、初期周期信号ＦＩＲ＿ＣＩＲの周期を互いに異なる分周率で分周して、第１周期信号ＣＩＲ１及び第２周期信号ＣＩＲ２として出力する分周部２２２とを備える。
【００５０】
前記発振部２２１は、温度感知イネーブル信号ＯＤＴＳ＿ＥＮを第１入力として受信し、初期周期信号ＦＩＲ＿ＣＩＲを第２入力として受信して出力するＮＡＮＤゲートＮＡＮＤ１と、ＮＡＮＤゲートＮＡＮＤ１の出力信号を受信して位相を保持し、一定時間遅延させて初期周期信号ＦＩＲ＿ＣＩＲとして出力する複数のインバータＩＮＶ１、…、ＩＮＶ２Ｎ−１、ＩＮＶ２Ｎとを備える。
【００５１】
さらに、アクティブ期間保持部２６は、周期信号選択部２４の出力信号を一定時間遅延させて出力する遅延素子ＤＥＬＡＹ１と、周期信号選択部２４の出力信号を受信して出力するインバータＩＶ１と、遅延素子ＤＥＬＡＹ１の出力信号を第１入力として受信し、インバータＩＶ１の出力信号を第２入力として受信して出力するＡＮＤゲートＡＮＤ１とを備える。
【００５２】
以下、図２及び図３を参照して、本発明の実施形態に係る温度情報出力装置を備えた半導体メモリ素子の動作方法を説明する。
【００５３】
第１ステップにおいて、ＭＲＳによって温度感知イネーブル信号ＯＤＴＳ＿ＥＮがアクティブになると、温度情報制御部２０は、複数のフラグ信号ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ<０：Ｍ>の初期値に応答して、出力信号ＥＮＡＢＬＥをトグルする。
【００５４】
第２ステップにおいて、温度情報出力部１０は、温度情報制御部２０の出力信号ＥＮＡＢＬＥに応答して、半導体メモリ素子の内部温度を測定し、測定された温度に対応する論理レベルを有する複数のフラグ信号ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ<０：Ｍ>を生成する。
【００５５】
第３ステップにおいて、セルフリフレッシュ発振部３０は、複数のフラグ信号ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ<０：Ｍ>に応答して、測定された半導体メモリ素子の内部温度に対応するセルフリフレッシュ周期を提供する。
【００５６】
上記のように、温度情報制御部２０は、複数のフラグ信号ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ<０：Ｍ>に応答して、出力信号ＥＮＡＢＬＥのトグル周期を決定することにより、半導体メモリ素子の内部温度測定周期を決定する。
【００５７】
ここで、第１ステップは、半導体素子の内部温度に関する情報が存在しない初期ステップにおいてのみ用いられる。また、第２ステップ及び第３ステップは、ＭＲＳによって温度感知イネーブル信号ＯＤＴＳ＿ＥＮがアクティブになっている間は継続的に繰り返される。
【００５８】
ここで、第３ステップにおいて、複数のフラグ信号ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ<０：Ｍ>に応答して、出力信号ＥＮＡＢＬＥのトグル周期を決定する方法は、温度感知イネーブル信号ＯＤＴＳ＿ＥＮに応答して、それぞれ異なる周期を有する第１周期信号ＣＩＲ１と第２周期信号ＣＩＲ２、及び初期周期信号ＦＩＲ＿ＣＩＲを生成するステップと、複数のフラグ信号ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ<０：Ｍ>に応答して、前記周期信号ＣＩＲ１、ＣＩＲ２、ＦＩＲ＿ＣＩＲのいずれか１つの信号を選択して出力するステップと、複数の周期信号ＣＩＲ１、ＣＩＲ２、ＦＩＲ＿ＣＩＲのいずれの周期信号が選択されても、常に一定期間のアクティブ期間を保持するように調節するステップとを含む。
【００５９】
また、複数の周期信号ＣＩＲ１、ＣＩＲ２、ＦＩＲ＿ＣＩＲを生成するステップは、温度感知イネーブル信号ＯＤＴＳ＿ＥＮに応答して、設定された周期を有する初期周期信号ＦＩＴ＿ＣＩＲを発振するステップと、初期周期信号ＦＩＲ＿ＣＩＲの周期を互いに異なる分周率で分周して、第１周期信号ＣＩＲ１及び第２周期信号ＣＩＲ２として出力するステップとを含む。
【００６０】
さらに、複数の周期信号ＣＩＲ１、ＣＩＲ２、ＦＩＲ＿ＣＩＲのいずれか１つの信号を選択して出力するステップは、複数のフラグ信号ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ<０：Ｍ>のうち、アクティブになる信号の数に応じて、複数の周期信号ＣＩＲ１、ＣＩＲ２、ＦＩＲ＿ＣＩＲのいずれか１つの信号を選択するステップを含む。
【００６１】
図４は、図２に示す温度情報出力部１０から出力される複数のフラグ信号ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ<０：Ｍ>と、半導体メモリ素子の内部温度との関係を示すタイミング図である。
【００６２】
同図を参照すると、複数のフラグ信号ＴＲＩＰ＿ＰＯＩＮＴ＿ＦＬＡＧ<０：Ｍ>、すなわち、ＴＥＭＰＡ、ＴＥＭＰＢ、ＴＥＭＰＣの論理レベルが温度の変化に応じて変動することが分かる。すなわち、温度が低温から高温になるほど、相対的に多くの温度情報信号が論理「ロー」レベルから論理「ハイ」レベルに変動することが分かる。
【００６３】
以上のように、本発明の実施形態を適用すると、半導体メモリ素子の内部温度を測定するため、温度情報出力装置（ＯＤＴＳ）を用いた場合、半導体メモリ素子の内部温度に応じて、温度情報出力装置（ＯＤＴＳ）が自体で動作時点を定義して半導体メモリ素子の内部温度を測定する。
【００６４】
すなわち、初期に半導体メモリ素子の内部温度を感知する際は、設定された周期で動作し、温度情報出力装置（ＯＤＴＳ）によって半導体メモリ素子の内部温度に関する情報が生成された後は、その情報がフィードバックされ、温度情報出力装置（ＯＤＴＳ）の動作周期を決定する。
【００６５】
このため、半導体素子の内部において温度情報出力装置（ＯＤＴＳ）を動作させるための信号を生成する必要がない。したがって、本発明に係る温度情報出力装置（ＯＤＴＳ）は、半導体メモリ素子の内部コマンドや動作状態に関係なく、独立して動作することが可能である。
【００６６】
さらに、温度情報出力装置（ＯＤＴＳ）が独立して動作するため、半導体メモリを生産して販売する多様な業者の主張する温度情報出力装置の可能な全ての仕様への影響を和らげることができる。
【００６７】
以上、本発明は、上記した実施形態に限定されるものではなく、本発明に係る技術的思想の範囲から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００６８】
【図１】従来技術に係る半導体メモリ素子の温度情報出力装置を示すブロック図である。
【図２】本発明の実施形態に係る半導体メモリ素子を示すブロック図である。
【図３】図２に示す温度情報制御部を詳細に示す回路図である。
【図４】図２に示す温度情報出力部から出力される複数のフラグ信号と、半導体メモリ素子の内部温度との関係を示すタイミング図である。
【符号の説明】
【００６９】
１０      温度情報出力部
１１      温度測定部
１２      温度電圧生成部
１３      アナログ−デジタル変換部
１４      コード変換部
１５      温度測定動作制御部
２０      温度情報制御部
２２      周期信号生成部
２４      周期信号選択部
２６      アクティブ期間保持部
３０      セルフリフレッシュ発振部
４０      多目的レジスタ
２２１    発振部
２２２    分周部
【図１】
2008117507.tif 000003
【図２】
2008117507.tif 000004
【図３】
2008117507.tif 000005
【図４】
2008117507.tif 000006