(57)【要約】【課題】回路の大規模化を抑えながら昇圧効率を向上できる昇圧回路等の提供。【解決手段】電圧変換回路４０は、電荷蓄積ノードＮＣと、クロックＣＫに基づき電圧レベルが変化する電圧変化ノードＮＤとの間に設けられる電圧変換用キャパシタＣＣと、第２の電源ＶＤＤと電荷蓄積ノードＮＣとの間に設けられ、電荷蓄積ノードＮＣのプリチャージを行うプリチャージ回路４２と、電荷蓄積ノードＮＣと出力ノードＮＦとの間に設けられ、電荷転送期間において、電荷蓄積ノードＮＣに蓄積された電荷を出力ノードＮＦに転送する電荷転送回路４４と、出力ノードと第１の電源ＶＳＳとの間に設けられ、ディスチャージ期間において、出力ノードＮＦのディスチャージを行うディスチャージ回路４６を含む。【選択図】図１
2008022611.tif 000002
【特許請求の範囲】
【請求項１】
電荷蓄積ノードと、クロックに基づき電圧レベルが変化する電圧変化ノードとの間に設けられ、前記クロックの電圧レベルに応じて前記電荷蓄積ノードの電圧レベルを変化させる電圧変換用キャパシタと、
第２の電源と前記電荷蓄積ノードとの間に設けられ、前記電荷蓄積ノードのプリチャージを行うプリチャージ回路と、
前記電荷蓄積ノードと出力ノードとの間に設けられ、電荷転送期間において、前記電荷蓄積ノードに蓄積された電荷を前記出力ノードに転送する電荷転送回路と、
前記出力ノードと第１の電源との間に設けられ、ディスチャージ期間において、前記出力ノードのディスチャージを行うディスチャージ回路とを含むことを特徴とする電圧変換回路。
【請求項２】
請求項１において、
前記プリチャージ回路は、
第２の電源と前記電荷蓄積ノードとの間に設けられ、そのゲート、ドレイン及び基板が前記電荷蓄積ノードに接続されるＰ型のプリチャージ用トランジスタを含むことを特徴とする電圧変換回路。
【請求項３】
請求項２において、
前記電荷転送回路は、
前記電荷蓄積ノードと前記出力ノードとの間に設けられ、前記電荷転送期間においてオンになるＰ型の電荷転送用トランジスタを含み、
前記ディスチャージ回路は、
前記出力ノードと第１の電源との間に設けられ、前記ディスチャージ期間においてオンになるＮ型のディスチャージ用トランジスタを含み、
前記電圧変換用キャパシタは低耐圧キャパシタにより形成され、前記プリチャージ用トランジスタ、前記電荷転送用トランジスタは、低耐圧トランジスタにより形成され、
前記ディスチャージ用トランジスタは、前記低耐圧キャパシタ、前記低耐圧トランジスタよりも耐圧が高い高耐圧トランジスタにより形成されることを特徴とする電圧変換回路。
【請求項４】
請求項１において、
前記プリチャージ回路は、
第２の電源と前記電荷蓄積ノードとの間に設けられ、そのゲートが前記出力ノードに接続されるＰ型のプリチャージ用トランジスタを含むことを特徴とする電圧変換回路。
【請求項５】
請求項４において、
前記電荷転送回路は、
前記電荷蓄積ノードと前記出力ノードとの間に設けられ、前記電荷転送期間においてオンになるＰ型の電荷転送用トランジスタを含み、
前記ディスチャージ回路は、
前記出力ノードと第１の電源との間に設けられ、第２の電源がゲートに入力されるＮ型の電圧差調整用トランジスタと、
前記出力ノードと第１の電源との間に前記電圧差調整用レジスタと直列に設けられ、前記ディスチャージ期間においてオンになるＮ型のディスチャージ用トランジスタを含むことを特徴とする電圧変換回路。
【請求項６】
請求項４に記載の電圧変換回路と、前記電圧変換回路の前記出力ノードに接続されるチャージポンプ用のキャパシタとを含み、前記電圧変換回路により電圧レベルが変換されたクロックに基づいて昇圧動作を行う昇圧回路であって、
前記電圧変換用キャパシタは低耐圧キャパシタにより形成され、前記プリチャージ用トランジスタは低耐圧トランジスタにより形成され、
前記チャージポンプ用のキャパシタは、前記低耐圧キャパシタ、前記低耐圧トランジスタよりも耐圧が高い高耐圧キャパシタにより形成されることを特徴とする昇圧回路。
【請求項７】
請求項５に記載の電圧変換回路と、前記電圧変換回路の前記出力ノードに接続されるチャージポンプ用のキャパシタとを含み、前記電圧変換回路により電圧レベルが変換されたクロックに基づいて昇圧動作を行う昇圧回路であって、
前記電圧変換用キャパシタは低耐圧キャパシタにより形成され、前記プリチャージ用トランジスタ、前記電荷転送用トランジスタ、前記電圧差調整用トランジスタ、前記ディスチャージ用トランジスタは低耐圧トランジスタにより形成され、
前記チャージポンプ用のキャパシタは、前記低耐圧キャパシタ、前記低耐圧トランジスタよりも耐圧が高い高耐圧キャパシタにより形成されることを特徴とする昇圧回路。
【請求項８】
請求項１乃至５のいずれかに記載の電圧変換回路として第１、第２の電圧変換回路を含み、前記第１、第２の電圧変換回路により電圧レベルが変換されたクロックに基づいて昇圧動作を行う昇圧回路であって、
前記第１の電圧変換回路は、
前記電圧変換用キャパシタ、前記プリチャージ回路、前記電荷転送回路、前記ディスチャージ回路として、第１の電圧変換用キャパシタ、第１のプリチャージ回路、第１の電荷転送回路、第１のディスチャージ回路を含み、
前記第２の電圧変換回路は、
前記電圧変換用キャパシタ、前記プリチャージ回路、前記電荷転送回路、前記ディスチャージ回路として、第２の電圧変換用キャパシタ、第２のプリチャージ回路、第２の電荷転送回路、第２のディスチャージ回路を含み、
前記第１の電圧変換回路の前記第１の電荷転送回路が、前記第１の電圧変換回路の第１の電荷蓄積ノードから第１の出力ノードへの電荷転送を行っている期間において、前記第２の電圧変換回路の前記第２のディスチャージ回路が、前記第２の電圧変換回路の第２の出力ノードのディスチャージを行い、
前記第２の電圧変換回路の前記第２の電荷転送回路が、前記第２の電圧変換回路の第２の電荷蓄積ノードから第２の出力ノードへの電荷転送を行っている期間において、前記第１の電圧変換回路の前記第１のディスチャージ回路が、前記第１の電圧変換回路の前記第１の出力ノードのディスチャージを行うことを特徴とする昇圧回路。
【請求項９】
請求項８において、
前記第１、第２の電圧変換回路には、第１のクロックと、前記第１のクロックに対してノンオーバラップの関係にある第２のクロックが供給され、
前記第１のクロックが第２の電圧レベルであり前記第２のクロックが第１の電圧レベルである場合には、前記第１の電荷転送回路が、前記第１の電荷蓄積ノードから前記第１の出力ノードへの電荷転送を行い、前記第２のディスチャージ回路が、前記第２の出力ノードのディスチャージを行い、
前記第１のクロックが第１の電圧レベルであり前記第２のクロックが第２の電圧レベルである場合には、前記第２の電荷転送回路が、前記第２の電荷蓄積ノードから前記第２の出力ノードへの電荷転送を行い、前記第１のディスチャージ回路が、前記第１の出力ノードのディスチャージを行うことを特徴とする昇圧回路。
【請求項１０】
請求項９において、
前記第１の電荷転送回路は、
前記第１の電荷蓄積ノードと前記第１の出力ノードとの間に設けられ、前記第１のクロックが第２の電圧レベルである場合にオンになるＰ型の第１の電荷転送用トランジスタを含み、
前記第１のディスチャージ回路は、
前記第１の出力ノードと第１の電源との間に設けられ、前記第２のクロックが第２の電圧レベルである場合にオンになるＮ型の第１のディスチャージ用トランジスタを含み、
前記第２の電荷転送回路は、
前記第２の電荷蓄積ノードと前記第２の出力ノードとの間に設けられ、前記第２のクロックが第２の電圧レベルである場合にオンになるＰ型の第２の電荷転送用トランジスタを含み、
前記第２のディスチャージ回路は、
前記第２の出力ノードと第１の電源との間に設けられ、前記第１のクロックが第２の電圧レベルである場合にオンになるＮ型の第２のディスチャージ用トランジスタを含むことを特徴とする昇圧回路。
【請求項１１】
請求項８乃至１０のいずれかにおいて、
前記第１、第２の電圧変換回路の前記第１、第２の出力ノードに接続されるチャージポンプ用の第１、第２のキャパシタを含み、
前記第１のキャパシタと前記第１の電圧変換用キャパシタとの間に、前記第１の電圧変換回路の前記第１の電圧変換用キャパシタ以外の回路が配置され、
前記第２のキャパシタと前記第２の電圧変換用キャパシタとの間に、前記第２の電圧変換回路の前記第２の電圧変換用キャパシタ以外の回路が配置されることを特徴とする昇圧回路。
【請求項１２】
請求項１１において、
前記第１、第２のキャパシタは高耐圧キャパシタにより形成され、
前記第１、第２の電圧変換用キャパシタは、前記高耐圧キャパシタよりも耐圧が低い低耐圧キャパシタにより形成されることを特徴とする昇圧回路。
【請求項１３】
請求項１１又は１２において、
チャージポンプ用のクロックを生成して供給するクロック供給回路を含み、
前記第１、第２のキャパシタと前記クロック供給回路との間に、前記第１、第２の電圧変換回路が配置されることを特徴とする昇圧回路。
【請求項１４】
請求項１３において、
前記クロック供給回路と前記第１、第２の電圧変換回路との間には、前記クロック供給回路が供給するクロックの信号線を含む信号線が配線される配線領域が設けられることを特徴とする昇圧回路。
【請求項１５】
複数の不揮発性メモリセルが配列されるメモリセルアレイと、
請求項６乃至１４のいずれかに記載の昇圧回路により生成された昇圧電圧に基づいて、不揮発性メモリセルのデータの書き込み、読み出し、消去の少なくとも１つを行うためのアクセス制御回路とを含むことを特徴とする不揮発性メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧変換回路、昇圧回路及び不揮発性メモリ装置に関する。
【背景技術】
【０００２】
近年、製造プロセスの微細化によりトランジスタの耐圧が下がり、集積回路装置に供給される電源電圧が低くなって行く傾向にある。そして、このように電源電圧が低くなると、高い電源電圧では動作していたＤＲＡＭなどの回路が、低い電源電圧では動作しなくなるなどの問題が生じる。
【０００３】
また従来より、チャージポンプ方式で電圧を昇圧する昇圧回路が知られている。この昇圧回路は、例えばＥＥＰＲＯＭやフラッシュメモリなどの不揮発性メモリ装置の書き込み動作等に必要な高電圧の生成や、ＬＣＤドライバの動作に必要な高電圧の生成などに利用されている。
【０００４】
このチャージポンプ方式の昇圧回路では、チャージポンプ用のキャパシタを用いて電圧の昇圧が行われる。そしてこの昇圧回路によれば、電源電圧をＶＤＤ、生成される昇圧電圧をＶＰＰとすると、電源電圧ＶＤＤの大きさとチャージポンプユニットの段数とに応じた昇圧電圧ＶＰＰを生成できる。
【０００５】
しかしながら、実際には、各チャージポンプユニットでの電荷の漏れやトランジスタの基板バイアス効果などに起因して、昇圧回路の昇圧効率は低下してしまうという問題がある。
【特許文献１】特開２００４−２４７６８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、昇圧効率が高い電圧変換回路、昇圧回路、及びこれを含む不揮発性メモリ装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、電荷蓄積ノードと、クロックに基づき電圧レベルが変化する電圧変化ノードとの間に設けられ、前記クロックの電圧レベルに応じて前記電荷蓄積ノードの電圧レベルを変化させる電圧変換用キャパシタと、第２の電源と前記電荷蓄積ノードとの間に設けられ、前記電荷蓄積ノードのプリチャージを行うプリチャージ回路と、前記電荷蓄積ノードと出力ノードとの間に設けられ、電荷転送期間において、前記電荷蓄積ノードに蓄積された電荷を前記出力ノードに転送する電荷転送回路と、前記出力ノードと第１の電源との間に設けられ、ディスチャージ期間において、前記出力ノードのディスチャージを行うディスチャージ回路とを含む電圧変換回路に関係する。
【０００８】
本発明によれば、ディスチャージ期間では、ディスチャージ回路により出力ノードのディスチャージが行われる。プリチャージ回路は電荷蓄積ノードをプリチャージする。そして電荷蓄積ノードの電圧レベルは、電圧変化ノードと電荷蓄積ノードの間に設けられる電圧変換用キャパシタにより、クロックの電圧レベルに応じて変化する。電荷転送期間になると、電荷転送回路により、電荷蓄積ノードに蓄積された電荷が出力ノードに転送される。これにより、出力ノードには、クロックの電圧レベルを昇圧した変換クロックを出力できるようになり、昇圧効率が高い電圧変換回路を実現できる。
【０００９】
また本発明では、前記プリチャージ回路は、第２の電源と前記電荷蓄積ノードとの間に設けられ、そのゲート、ドレイン及び基板が前記電荷蓄積ノードに接続されるＰ型のプリチャージ用トランジスタを含むようにしてもよい。
【００１０】
このようにすれば、電荷蓄積ノードの電圧や出力ノードの電圧が、基板バイアス効果によるしきい値電圧の上昇により低下してしまう事態を防止でき、昇圧効率を向上できる。
【００１１】
また本発明では、前記電荷転送回路は、前記電荷蓄積ノードと前記出力ノードとの間に設けられ、前記電荷転送期間においてオンになるＰ型の電荷転送用トランジスタを含み、前記ディスチャージ回路は、前記出力ノードと第１の電源との間に設けられ、前記ディスチャージ期間においてオンになるＮ型のディスチャージ用トランジスタを含み、前記電圧変換用キャパシタは低耐圧キャパシタにより形成され、前記プリチャージ用トランジスタ、前記電荷転送用トランジスタは、低耐圧トランジスタにより形成され、前記ディスチャージ用トランジスタは、前記低耐圧キャパシタ、前記低耐圧トランジスタよりも耐圧が高い高耐圧トランジスタにより形成されるようにしてもよい。
【００１２】
このように電圧変換用キャパシタを低耐圧キャパシタにより形成し、プリチャージ用トランジスタ、電荷転送用トランジスタを低耐圧トランジスタにより形成すれば、回路の小規模化を図りながら昇圧効率を向上できる。
【００１３】
また本発明では、前記プリチャージ回路は、第２の電源と前記電荷蓄積ノードとの間に設けられ、そのゲートが前記出力ノードに接続されるＰ型のプリチャージ用トランジスタを含むようにしてもよい。
【００１４】
このようにすれば、ディスチャージ回路により出力ノードがディスチャージされた場合に、この出力ノードがゲートに接続されるＰ型のプリチャージ用トランジスタを、完全なオン状態にできる。従って、電荷蓄積ノードの電圧がトランジスタのしきい値電圧の分だけ低下して、出力ノードの電圧がしきい値電圧の分だけ低下してしまう事態を防止でき、昇圧効率を向上できる。
【００１５】
また本発明では、前記電荷転送回路は、前記電荷蓄積ノードと前記出力ノードとの間に設けられ、前記電荷転送期間においてオンになるＰ型の電荷転送用トランジスタを含み、前記ディスチャージ回路は、前記出力ノードと第１の電源との間に設けられ、第２の電源がゲートに入力されるＮ型の電圧差調整用トランジスタと、前記出力ノードと第１の電源との間に前記電圧差調整用レジスタと直列に設けられ、前記ディスチャージ期間においてオンになるＮ型のディスチャージ用トランジスタを含むようにしてもよい。
【００１６】
このように電圧差調整用トランジスタを設ければ、ディスチャージ用トランジスタに印加される電圧差を小さくすることができ、ディスチャージ用トランジスタを低耐圧トランジスタにより形成できるようになる。
【００１７】
また本発明は、上記に記載の電圧変換回路と、前記電圧変換回路の前記出力ノードに接続されるチャージポンプ用のキャパシタとを含み、前記電圧変換回路により電圧レベルが変換されたクロックに基づいて昇圧動作を行う昇圧回路であって、前記電圧変換用キャパシタは低耐圧キャパシタにより形成され、前記プリチャージ用トランジスタは低耐圧トランジスタにより形成され、前記チャージポンプ用のキャパシタは、前記低耐圧キャパシタ、前記低耐圧トランジスタよりも耐圧が高い高耐圧キャパシタにより形成される昇圧回路に関係する。
【００１８】
本発明によれば、電圧変換回路により電圧レベルが変換されたクロックに基づいて昇圧動作が行われるため、昇圧回路の昇圧効率を向上できる。また本発明によれば、電圧変換用キャパシタが低耐圧キャパシタにより形成され、プリチャージ用トランジスタが低耐圧トランジスタにより形成されるため、回路の大規模化を最小限に抑えながら昇圧効率を向上できる。
【００１９】
また本発明は、上記に記載の電圧変換回路と、前記電圧変換回路の前記出力ノードに接続されるチャージポンプ用のキャパシタとを含み、前記電圧変換回路により電圧レベルが変換されたクロックに基づいて昇圧動作を行う昇圧回路であって、前記電圧変換用キャパシタは低耐圧キャパシタにより形成され、前記プリチャージ用トランジスタ、前記電荷転送用トランジスタ、前記電圧差調整用トランジスタ、前記ディスチャージ用トランジスタは低耐圧トランジスタにより形成され、前記チャージポンプ用のキャパシタは、前記低耐圧キャパシタ、前記低耐圧トランジスタよりも耐圧が高い高耐圧キャパシタにより形成される昇圧回路に関係する。
【００２０】
本発明によれば、電圧変換回路により電圧レベルが変換されたクロックに基づいて昇圧動作が行われるため、昇圧回路の昇圧効率を向上できる。また本発明によれば、電圧変換用キャパシタが低耐圧キャパシタにより形成され、プリチャージ用トランジスタ、電荷転送用トランジスタ、電圧差調整用トランジスタ、ディスチャージ用トランジスタが低耐圧トランジスタにより形成されるため、回路の大規模化を最小限に抑えながら昇圧効率を向上できる。
【００２１】
また本発明は、上記のいずれかに記載の電圧変換回路として第１、第２の電圧変換回路を含み、前記第１、第２の電圧変換回路により電圧レベルが変換されたクロックに基づいて昇圧動作を行う昇圧回路であって、前記第１の電圧変換回路は、前記電圧変換用キャパシタ、前記プリチャージ回路、前記電荷転送回路、前記ディスチャージ回路として、第１の電圧変換用キャパシタ、第１のプリチャージ回路、第１の電荷転送回路、第１のディスチャージ回路を含み、前記第２の電圧変換回路は、前記電圧変換用キャパシタ、前記プリチャージ回路、前記電荷転送回路、前記ディスチャージ回路として、第２の電圧変換用キャパシタ、第２のプリチャージ回路、第２の電荷転送回路、第２のディスチャージ回路を含み、前記第１の電圧変換回路の前記第１の電荷転送回路が、前記第１の電圧変換回路の第１の電荷蓄積ノードから第１の出力ノードへの電荷転送を行っている期間において、前記第２の電圧変換回路の前記第２のディスチャージ回路が、前記第２の電圧変換回路の第２の出力ノードのディスチャージを行い、前記第２の電圧変換回路の前記第２の電荷転送回路が、前記第２の電圧変換回路の第２の電荷蓄積ノードから第２の出力ノードへの電荷転送を行っている期間において、前記第１の電圧変換回路の前記第１のディスチャージ回路が、前記第１の電圧変換回路の前記第１の出力ノードのディスチャージを行う昇圧回路に関係する。
【００２２】
本発明によれば、第１、第２の電圧変換回路により電圧レベルが変換されたクロックに基づいて昇圧動作が行われるため、昇圧回路の昇圧効率を向上できる。また、第１の電荷蓄積ノードの電荷が第１の電源側に放電されたり、第２の電荷蓄積ノードの電荷が第１の電源側に放電されるなどの事態を防止でき、昇圧効率を向上できる。
【００２３】
また本発明では、前記第１、第２の電圧変換回路には、第１のクロックと、前記第１のクロックに対してノンオーバラップの関係にある第２のクロックが供給され、前記第１のクロックが第２の電圧レベルであり前記第２のクロックが第１の電圧レベルである場合には、前記第１の電荷転送回路が、前記第１の電荷蓄積ノードから前記第１の出力ノードへの電荷転送を行い、前記第２のディスチャージ回路が、前記第２の出力ノードのディスチャージを行い、前記第１のクロックが第１の電圧レベルであり前記第２のクロックが第２の電圧レベルである場合には、前記第２の電荷転送回路が、前記第２の電荷蓄積ノードから前記第２の出力ノードへの電荷転送を行い、前記第１のディスチャージ回路が、前記第１の出力ノードのディスチャージを行うようにしてもよい。
【００２４】
このようにすれば、第１、第２のクロックがノンオーバラップの関係にあることを有効活用して、第１の電荷蓄積ノードの電荷が第１の電源側に放電されたり、第２の電荷蓄積ノードの電荷が第１の電源側に放電されるなどの事態を防止できるようになる。
【００２５】
また本発明では、前記第１の電荷転送回路は、前記第１の電荷蓄積ノードと前記第１の出力ノードとの間に設けられ、前記第１のクロックが第２の電圧レベルである場合にオンになるＰ型の第１の電荷転送用トランジスタを含み、前記第１のディスチャージ回路は、前記第１の出力ノードと第１の電源との間に設けられ、前記第２のクロックが第２の電圧レベルである場合にオンになるＮ型の第１のディスチャージ用トランジスタを含み、前記第２の電荷転送回路は、前記第２の電荷蓄積ノードと前記第２の出力ノードとの間に設けられ、前記第２のクロックが第２の電圧レベルである場合にオンになるＰ型の第２の電荷転送用トランジスタを含み、前記第２のディスチャージ回路は、前記第２の出力ノードと第１の電源との間に設けられ、前記第１のクロックが第２の電圧レベルである場合にオンになるＮ型の第２のディスチャージ用トランジスタを含むようにしてもよい。
【００２６】
このようにすれば、第１、第２の電圧変換回路が、第１、第２のクロックを相互に利用してクロックの電圧レベルの変換を行うことが可能になる。
【００２７】
また本発明では、前記第１、第２の電圧変換回路の前記第１、第２の出力ノードに接続されるチャージポンプ用の第１、第２のキャパシタを含み、前記第１のキャパシタと前記第１の電圧変換用キャパシタとの間に、前記第１の電圧変換回路の前記第１の電圧変換用キャパシタ以外の回路が配置され、前記第２のキャパシタと前記第２の電圧変換用キャパシタとの間に、前記第２の電圧変換回路の前記第２の電圧変換用キャパシタ以外の回路が配置されるようにしてもよい。
【００２８】
このようにすれば、信号の流れに沿った効率的なレイアウトが可能になり、寄生容量等が昇圧動作に及ぼす悪影響を低減できる。
【００２９】
また本発明では、前記第１、第２のキャパシタは高耐圧キャパシタにより形成され、前記第１、第２の電圧変換用キャパシタは、前記高耐圧キャパシタよりも耐圧が低い低耐圧キャパシタにより形成されるようにしてもよい。
【００３０】
このようにすれば、高耐圧キャパシタなどの高耐圧素子については高耐圧領域にまとめて配置し、低耐圧キャパシタなどの低耐圧素子については低耐圧領域にまとめて配置することなどが可能になる。
【００３１】
また本発明では、チャージポンプ用のクロックを生成して供給するクロック供給回路を含み、前記第１、第２のキャパシタと前記クロック供給回路との間に、前記第１、第２の電圧変換回路が配置されるようにしてもよい。
【００３２】
このようにすれば、信号の流れに沿った効率的なレイアウトが可能になると共に、クロック供給回路からのノイズ等の悪影響を最小限に抑えることが可能になる。
【００３３】
また本発明では、前記クロック供給回路と前記第１、第２の電圧変換回路との間には、前記クロック供給回路が供給するクロックの信号線を含む信号線が配線される配線領域が設けられるようにしてもよい。
【００３４】
このようにすれば、この配線領域を利用して、クロック供給回路と、第１、第２の電圧変換回路や第１、第２のキャパシタとの間の距離を離すことが可能になり、クロック供給回路からのノイズ等の悪影響を最小限に抑えることが可能になる。
【００３５】
また本発明は、複数の不揮発性メモリセルが配列されるメモリセルアレイと、上記のいずれかに記載の昇圧回路により生成された昇圧電圧に基づいて、不揮発性メモリセルのデータの書き込み、読み出し、消去の少なくとも１つを行うためのアクセス制御回路とを含む不揮発性メモリ装置に関係する。
【発明を実施するための最良の形態】
【００３６】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００３７】
１．電圧変換回路
図１（Ａ）に、本実施形態の電圧変換回路４０の構成例を示す。この電圧変換回路４０は、電圧変換用キャパシタＣＣ、プリチャージ回路４２、電荷転送回路４４、ディスチャージ回路４６を含む。
【００３８】
電圧変換用キャパシタＣＣは、電荷蓄積ノードＮＣと電圧変化ノードＮＤとの間に設けられる。この電圧変化ノードＮＤはクロックＣＫに基づきその電圧レベルが変化するノードである。そしてこの電圧変換用キャパシタＣＣにより、クロックＣＫの電圧レベルに応じて電荷蓄積ノードＮＣの電圧レベル（プリチャージ後の電圧レベル）が変化するようになる。
【００３９】
プリチャージ回路４２は、ＶＤＤ（広義には第２の電源）と電荷蓄積ノードＮＣとの間に設けられ、ＶＤＤに基づいて電荷蓄積ノードＮＣのプリチャージを行う。具体的にはプリチャージ回路４２は、ＶＤＤと電荷蓄積ノードＮＣとの間に設けられ、そのゲート、ドレイン及び基板が電荷蓄積ノードＮＣに接続されるＰ型（広義には第２導電型）のプリチャージ用トランジスタＴＣを含む。このプリチャージ用トランジスタＴＣにより、電荷蓄積ノードＮＣがＶＤＤ−ＶＴＨにプリチャージされる。
【００４０】
電荷転送回路４４は、電荷蓄積ノードＮＣと出力ノードＮＦとの間に設けられる。そして電荷転送期間（例えばＣＫがＨレベルになる期間）において、電荷蓄積ノードＮＣに蓄積された電荷を出力ノードＮＦに転送する。具体的には電荷転送回路４４は、電荷蓄積ノードＮＣと出力ノードＮＦとの間に設けられ、電荷転送期間においてオンになるＰ型の電荷転送用トランジスタＴＤを含む。即ち電荷転送用トランジスタＴＤのゲートにはノードＮＥが接続され、クロックＣＫの反転信号が供給される。従って、クロックＣＫがＨレベルである場合に、ノードＮＥがＬレベルになり、電荷転送用トランジスタＴＤがオンになり、電荷の転送が行われる。なお電荷転送用トランジスタＴＤの基板は電荷蓄積ノードＮＣに接続されている。
【００４１】
ディスチャージ回路４６は、電圧変換回路４０の出力ノードＮＦとＶＳＳ（広義には第１の電源）との間に設けられ、ディスチャージ期間（例えばＣＫがＬレベルになる期間）において、出力ノードＮＦのディスチャージを行う。具体的にはディスチャージ回路４６は、出力ノードＮＦとＶＳＳとの間に設けられ、ディスチャージ期間においてオンになるＮ型（広義には第１導電型）のディスチャージ用トランジスタＴＥを含む。即ちディスチャージ用トランジスタＮＥのゲートにはノードＮＥが接続され、クロックＣＫの反転信号が供給される。従って、クロックＣＫがＬレベルである場合に、ノードＮＥがＨレベルになり、ディスチャージ用トランジスタＴＥがオンになり、電荷のディスチャージが行われる。
【００４２】
図１（Ｂ）に示すように、クロックＣＫの電圧レベルが０Ｖ（第１の電圧レベル、ＶＳＳ）である場合には、プリチャージ用トランジスタＴＣにより電荷蓄積ノードＮＣがＶＤＤ−ＶＴＨにプリチャージされる。この時、電荷転送用トランジスタＴＤはオフであるため、電荷蓄積ノードＮＣの電荷が放電されてしまう事態を防止できる。またディスチャージ用トランジスタＴＥはオンであるため、出力ノードＮＦの電荷がディスチャージされ、これにより出力ノードＮＦが０Ｖになる。
【００４３】
一方、クロックＣＫの電圧レベルがＶＤＤ（第２の電圧レベル）になると、キャパシタＣＣによる容量結合により、電荷蓄積ノードＮＣの電圧レベルがＶＤＤだけ昇圧されて、２ＶＤＤ−ＶＴＨになる。この時、電荷転送用トランジスタＴＤはオンでありディスチャージ用トランジスタＴＥはオフであるため、電荷蓄積ノードＮＣにプリチャージされた電荷が出力ノードＮＦに転送される。これにより、出力ノードＮＦを０Ｖから２ＶＤＤ−ＶＴＨに昇圧することができる。
【００４４】
なお、クロックＣＫの電圧レベルがＶＤＤになり、電荷蓄積ノードＮＣが２ＶＤＤ−ＶＴＨになった時に、プリチャージ用トランジスタＴＣは、電荷蓄積ノードＮＣから電源ＶＤＤへと向かう方向を逆バイアス方向とするダイオード（ダイオード接続のトランジスタ）として機能する。従って、電荷蓄積ノードＮＣに蓄積された電荷が電源ＶＤＤ側に逆流してしまう事態を防止でき、電圧変換回路４０の昇圧効率を向上できる。
【００４５】
図１（Ａ）の電圧変換回路４０によれば、電圧変換用キャパシタＣＣとトランジスタＴＣ、ＴＤ、ＴＥ等を用いるだけで、クロックＣＫの振幅を２ＶＤＤ程度に変換することができる。従って、簡素で小規模な回路構成で、高い昇圧効率の電圧変換を実現できる。
【００４６】
また図１（Ａ）では、電圧変換用キャパシタＣＣ、トランジスタＴＣ、ＴＤには、ＶＤＤ程度の電圧差しか印加されない。従って、電圧変換用キャパシタＣＣを低耐圧（ＬＶ）のキャパシタにより形成でき、トランジスタＴＣ、ＴＤを低耐圧（ＬＶ）のトランジスタにより形成できる。従って、これらのキャパシタ、トランジスタのレイアウト面積を小さくすることが可能になり、回路の小規模化を図れる。
【００４７】
なおディスチャージ用トランジスタＴＥについては、２ＶＤＤ程度の電圧差が印加されるため、低耐圧キャパシタ、低耐圧トランジスタよりも耐圧が高い高耐圧（ＨＶ）のトランジスタにより形成される。
【００４８】
また図１（Ａ）では、プリチャージ回路４２のプリチャージ用トランジスタＴＣがＰ型トランジスタにより形成される。従って、プリチャージ用トランジスタＴＣをＮ型トランジスタにより形成した場合に問題となる基板バイアス効果を防止できる。従って、基板バイアス効果によりしきい値電圧ＶＴＨが高くなり、出力ノードＮＦの出力電圧が小さくなってしまう事態を防止でき、昇圧効率を向上できる。
【００４９】
２．電圧変換回路の第１の変形例
図２（Ａ）に電圧変換回路４０の第１の変形例を示す。図２（Ａ）では、プリチャージ回路４２は、ＶＤＤ（第２の電源）と電荷蓄積ノードＮＣとの間に設けられ、そのゲートが出力ノードＮＦに接続されるＰ型のプリチャージ用トランジスタＴＣ２を含む。それ以外については図１（Ａ）と同様の回路構成になっている。なおトランジスタＴＣ２の基板は電荷蓄積ノードＮＣに接続される。またトランジスタＴＣ２は低耐圧トランジスタにより形成されている。
【００５０】
図１（Ａ）では、クロックＣＫが０Ｖになるプリチャージ期間において、電荷蓄積ノードＮＣの電圧がＶＤＤ−ＶＴＨになる。即ち図１（Ａ）ではプリチャージ期間においてトランジスタＴＣがオンになる必要があるため、電荷蓄積ノードＮＣの電圧はＶＤＤよりもしきい値電圧ＶＴＨ分だけ低くなる。
【００５１】
これに対して図２（Ａ）では、クロックＣＫが０Ｖになるプリチャージ期間において、ディスチャージ用のトランジスタＴＥがオンになるため、出力ノードＮＦは０Ｖになる。従って、この０Ｖの電圧がそのゲートに入力されるＰ型のプリチャージ用トランジスタＴＣ２は完全なオン状態になるため、電荷蓄積ノードＮＣは、ＶＤＤ−ＶＴＨではなくＶＤＤにプリチャージされるようになる。従って、クロックＣＫがＶＤＤになり、電荷転送用トランジスタＴＤがオンになる電荷転送期間において、出力ノードＮＦの電圧は、２ＶＤＤ−ＶＴＨではなく２ＶＤＤに昇圧されるようになる。また、この時、２ＶＤＤの電圧がそのゲートに入力されるＰ型のプリチャージ用トランジスタＴＣ２は完全なオフになるため、電荷蓄積ノードＮＣからＶＤＤの電源への電荷の逆流も防止できる。
【００５２】
このように図１（Ａ）では、２ＶＤＤ−ＶＴＨの振幅のクロックＣＫ’しか得られなかったのに対して、図２（Ａ）の第１の変形例によれば、２ＶＤＤの振幅のクロックＣＫ’を得ることができるため、昇圧効率を向上できる。
【００５３】
３．電圧変換回路の第２の変形例
図２（Ｂ）に電圧変換回路４０の第２の変形例を示す。図２（Ｂ）では、ディスチャージ回路４６は、出力ノードＮＦとＶＳＳ（第１の電源）との間に設けられ、ＶＤＤ（第２の電源）がゲートに入力されるＮ型の電圧差調整用トランジスタＴＦを含む。またディスチャージ回路４６は、出力ノードＮＦとＶＳＳとの間に電圧差調整用トランジスタＴＦと直列に設けられ、ディスチャージ期間においてオンになるＮ型のディスチャージ用トランジスタＴＧを含む。
【００５４】
なお図２（Ｂ）では、プリチャージ用トランジスタＴＣ２のゲートには、図２（Ａ）と同様に出力ノードＮＦが接続されているが、図１（Ａ）のようにトランジスタＴＣ２のゲートを電荷蓄積ノードＮＣに接続する変形実施も可能である。
【００５５】
図２（Ｂ）の第２の変形例によれば、ディスチャージ回路４６を構成するＮ型のトランジスタＴＦ、ＴＧを低耐圧トランジスタにより形成できる。従って、図１（Ａ）のようにディスチャージ回路４６を構成するトランジスタＴＥが高耐圧トランジスタで形成される場合に比べて、電圧変換回路４０のレイアウト面積を小さくできる。即ち図２（Ｂ）では、電圧変換回路４０を構成するキャパシタＣＣ、トランジスタＴＣ２、ＴＤ、ＴＦ、ＴＧを全て低耐圧トランジスタにより形成できる。従って、トランジスタＴＦ、ＴＧのゲート長を小さくしてレイアウト面積を小さくできると共に、キャパシタＣＣ、トランジスタＴＣ２、ＴＤ、ＴＦ、ＴＧを、低耐圧領域にまとめてレイアウト配置できるため、図１（Ａ）に比べてレイアウト面積を小さくできる。
【００５６】
４．電圧変換回路の第３の変形例
図３（Ａ）に、電圧変換回路及びこれを含む昇圧回路の第３の変形例を示す。
【００５７】
図１（Ａ）の電圧変換回路では、トランジスタＴＤ、ＴＥに対して同じノードＮＥが接続されている。従ってノードＮＥの電圧レベルの遷移期間において、トランジスタＴＤ、ＴＥの両方がオンする事態が生じ、貫通電流が発生する。そしてこのような貫通電流が発生すると、蓄積ノードＮＣに蓄積した電荷がＶＳＳ側に放電されてしまい、昇圧効率が悪化する。図３（Ａ）の第３の変形例によれば、このような問題を解消できる。
【００５８】
図３（Ａ）において第１の電圧変換回路４０-11は、第１の電圧変換用キャパシタ、第１のプリチャージ回路、第１の電荷転送回路、第１のディスチャージ回路として、各々、キャパシタＣＣ１１、トランジスタＴＣ１１、トランジスタＴＤ１１、トランジスタＴＦ１１及びＴＧ１１を含む。また第２の電圧変換回路４０-12は、第２の電圧変換用キャパシタ、第２のプリチャージ回路、第２の電荷転送回路、第２のディスチャージ回路として、各々、キャパシタＣＣ１２、トランジスタＴＣ１２、トランジスタＴＤ１２、トランジスタＴＦ１２及びＴＧ１２を含む。
【００５９】
なお図３（Ａ）では、各電圧変換回路４０-11、４０-12として、図２（Ｂ）の構成を採用した場合について示しているが、図１（Ａ）や図２（Ａ）の構成等を採用してもよい。
【００６０】
図３（Ａ）では、図３（Ｂ）のＢ１に示すように電圧変換回路４０-11のトランジスタＴＤ１１（第１の電荷転送回路）が、電荷蓄積ノードＮＣ１１（第１の電荷蓄積ノード）から出力ノードＮＦ１１（第１の出力ノード）への電荷転送を行っている期間（第１の電荷転送期間）において、Ｂ２に示すように電圧変換回路４０-12のトランジスタＴＧ１２（第２のディスチャージ回路）が、出力ノードＮＦ１２（第２の出力ノード）のディスチャージを行う。即ち電圧変換回路４０-11の電荷転送用トランジスタＴＤ１１がオンになる期間において、電圧変換回路４０-12のディスチャージ用トランジスタＴＧ１２がオンになりディスチャージが行われる。
【００６１】
また図３（Ｂ）のＢ３に示すように電圧変換回路４０-12のトランジスタＴＤ１２（第２の電荷転送回路）が、電荷蓄積ノードＮＣ１２（第２の電荷蓄積ノード）から出力ノードＮＦ１２（第２の出力ノード）への電荷転送を行っている期間（第２の電荷転送期間）において、Ｂ４に示すように電圧変換回路４０-11のトランジスタＴＧ１１（第１のディスチャージ回路）が、出力ノードＮＦ１１（第１の出力ノード）のディスチャージを行う。即ち電圧変換回路４０-12の電荷転送用トランジスタＴＤ１２がオンになる期間において、電圧変換回路４０-11のディスチャージ用トランジスタＴＧ１１がオンになりディスチャージが行われる。
【００６２】
図３（Ｂ）のＢ５、Ｂ６に示すように、電圧変換回路４０-11、４０-12には、クロックＣＫ１１（第１のクロック）と、クロックＣＫ１１に対してノンオーバラップの関係にあるクロックＣＫ１２（第２のクロック）が供給されている。
【００６３】
そして電荷転送回路４０-11は、電荷蓄積ノードＮＣ１１と出力ノードＮＦ１１との間に設けられ、クロックＣＫ１１がＨレベル（第２の電圧レベル）である場合にオンになるＰ型の電荷転送用のトランジスタＴＤ１１を含んでいる。また出力ノードＮＦ１１とＶＳＳ（第１の電源）との間に設けられ、クロックＣＫ１２がＨレベルである場合にオンになるＮ型のディスチャージ用トランジスタＴＧ１１を含んでいる。即ちトランジスタＴＤ１１のゲートにはクロックＣＫ１１の反転信号が入力され、トランジスタＴＧ１１のゲートにはクロックＣＫ１２の非反転信号が入力される。
【００６４】
また電荷転送回路４０-12は、電荷蓄積ノードＮＣ１２と出力ノードＮＦ１２との間に設けられ、クロックＣＫ１２がＨレベルである場合にオンになるＰ型の電荷転送用のトランジスタＴＤ１２を含んでいる。また出力ノードＮＦ１２とＶＳＳとの間に設けられ、クロックＣＫ１１がＨレベルである場合にオンになるＮ型のディスチャージ用トランジスタＴＧ１２を含んでいる。即ちトランジスタＴＤ１２のゲートにはクロックＣＫ１２の反転信号が入力され、トランジスタＴＧ１２のゲートにはクロックＣＫ１１の非反転信号が入力される。
【００６５】
そしてＢ５に示すようにクロックＣＫ１１がＨレベル（第２の電圧レベル）であり、クロックＣＫ１２がＬレベル（第１の電圧レベル）である場合には、Ｂ１に示すように、ＣＫ１１の反転信号がゲートに入力されるトランジスタＴＤ１１（第１の電荷転送回路）がオンになり、電荷蓄積ノードＮＣ１１から出力ノードＮＦ１１への電荷転送が行われる。またＢ２に示すように、クロックＣＫ１１の非反転信号がゲートに入力されるトランジスタＴＧ１２（第２のディスチャージ回路）がオンになり、出力ノードＮＦ１２のディスチャージが行われる。
【００６６】
一方、Ｂ６に示すようにクロックＣＫ１２がＨレベル（第２の電圧レベル）であり、クロックＣＫ１１がＬレベル（第１の電圧レベル）である場合には、Ｂ３に示すように、ＣＫ１２の反転信号がゲートに入力されるトランジスタＴＤ１２（第２の電荷転送回路）がオンになり、電荷蓄積ノードＮＣ１２から出力ノードＮＦ１２への電荷転送が行われる。またＢ４に示すように、クロックＣＫ１２の非反転信号がゲートに入力されるトランジスタＴＧ１１（第１のディスチャージ回路）がオンになり、出力ノードＮＦ１１のディスチャージが行われる。
【００６７】
以上のように第３の変形例によれば、図３（Ｂ）のＢ１、Ｂ４に示すように、電圧変換回路４０-11の電荷転送用トランジスタＴＤ１１がオンになる期間とディスチャージ用トランジスタＴＧ１１がオンになる期間とがノンオーバラップになり、これらの期間の間にＢ７に示すようなオフ期間が必ず存在するようになる。従って、トランジスタＴＤ１１、ＴＧ１１を介した貫通電流により電荷蓄積ノードＮＣ１１の蓄積電荷がＶＳＳ側に放電されてしまう事態を防止できる。同様に図３（Ｂ）のＢ２、Ｂ３に示すように、電荷転送回路４０-12の電荷転送用トランジスタＴＤ１２がオンになる期間とディスチャージ用トランジスタＴＧ１２がオンになる期間とがノンオーバラップになり、これらの期間の間にＢ８に示すようなオフ期間が必ず存在するようになる。従って、トランジスタＴＤ１２、ＴＧ１２を介した貫通電流により電荷蓄積ノードＮＣ１２の蓄積電荷がＶＳＳ側に放電されてしまう事態を防止でき、昇圧効率を向上できる。
【００６８】
特に第３の変形例では、チャージポンプ動作に必要なノンオーバラップのクロックＣＫ１１、ＣＫ１２の存在に着目し、これらのノンオーバラップのクロックＣＫ１１、ＣＫ１２を有効活用して、貫通電流を防止した点に特徴がある。即ち、電圧変換回路４０-11、４０-12の間でクロックＣＫ１１、ＣＫ１２を相互に利用し、電圧変換回路４０-11のトランジスタＴＤ１１と電圧変換回路４０-12のトランジスタＴＧ１２については、クロックＣＫ１１によりオン・オフ制御する。また電圧変換回路４０-11のトランジスタＴＧ１１と電圧変換回路４０-12のトランジスタＴＤ１２については、クロックＣＫ１１とノンオーバラップの関係にあるクロックＣＫ１２によりオン・オフ制御する。こうすれば、Ｂ５、Ｂ６に示すようなクロックＣＫ１１、ＣＫ１２のノンオーバラップの関係を有効活用して、トランジスタＴＤ１１、ＴＧ１１を介した貫通電流と、トランジスタＴＤ１２、ＴＧ１２を介した貫通電流を防止でき、昇圧効率を向上できる。
【００６９】
５．昇圧回路
図４に本実施形態の電圧変換回路を含む昇圧回路の構成例を示す。この昇圧回路はチャージポンプ回路１０を含む。このチャージポンプ回路１０は、直列接続された複数のチャージポンプユニット２０-1〜２０-N（広義には第１〜第Ｎのチャージポンプユニット。Ｎは２以上の整数）を有する。そして初段のチャージポンプユニット２０-1には電源電圧ＶＤＤが入力され、最終段のチャージポンプユニット２０-Nはチャージポンプによる昇圧電圧ＶＰＰを出力する。なおチャージポンプユニット２０-Nの出力に平滑化回路を設けてもよい。また本実施形態の電圧変換回路を含む昇圧回路は、図４の構成に限定されず、種々の変形実施が可能である。
【００７０】
昇圧回路はクロック供給回路５０を含むこともできる。このクロック供給回路５０は、チャージポンプ用のクロックＣＫ１１、ＣＫ１２、ＣＫ２１、ＣＫ２２・・・・ＣＫＮ１、ＣＫＮ２を生成してチャージポンプ回路１０に供給する。
【００７１】
ここでクロックＣＫ１１とＣＫ１２、ＣＫ２１とＣＫ２２・・・・ＣＫＮ１とＣＫＮ２は、互いにノンオーバラップの関係になっている。即ちクロックＣＫ１１がアクティブ（第２の電圧レベル、例えばＨレベル）になる期間では、クロックＣＫ１２が非アクティブ（第１の電圧レベル、例えばＬレベル）になり、クロックＣＫ１２がアクティブになる期間では、クロックＣＫ１１が非アクティブになる。ＣＫ２１とＣＫ２２やＣＫＮ１とＣＫＮ２などの他のクロック間の関係も同様の関係になっている。
【００７２】
クロック供給回路５０はリングオシレータ５４（広義にはクロック生成回路）を含むことができる。このリングオシレータ５４は、例えば直列に接続されたインバータ（バッファ）を含み、多相のクロックＲＣＫ１、ＲＣＫ２、ＲＣＫ３・・・・ＲＣＫＪ（Ｊは２以上の整数）を生成して出力する。これらのクロックＲＣＫ１、ＲＣＫ２、ＲＣＫ３・・・・ＲＣＫＪは、リングオシレータ５４が含む各インバータの出力ノードから出力されるクロックである。
【００７３】
クロック供給回路５０はデコーダ５２を含むことができる。このデコーダ５２は、リングオシレータ５４からの多相のクロックＲＣＫ１〜ＲＣＫＪをデコードすることで、クロックＣＫ１１、ＣＫ１２、ＣＫ２１、ＣＫ２２・・・・ＣＫＮ１、ＣＫＮ２を生成して、チャージポンプ回路１０に出力する。
【００７４】
チャージポンプユニット２０-1は、電荷転送回路３０-1、チャージポンプ用のキャパシタＣＡ１１、ＣＡ１２（第１、第２のキャパシタ）、電圧変換回路４０-11、４０-12（第１、第２の電圧変換回路）を含む。チャージポンプユニット２０-2・・・・２０-Nも同様である。
【００７５】
電荷転送回路２０-1（２０-2〜２０-N）は、チャージポンプ用のキャパシタ間の電荷転送（及びキャパシタ間の電荷の逆流防止）を行うための回路である。具体的には例えば前段のチャージポンプユニットからの電荷の転送や、次段のチャージポンプユニットへの電荷転送を行う。またキャパシタＣＡ１２からＣＡ１１に電荷が逆流するのを防止する。
【００７６】
チャージポンプ用のキャパシタＣＡ１１、ＣＡ１２は、その一端（上側電極）が電荷転送回路３０-1に接続される。即ちキャパシタＣＡ１１、ＣＡ１２は、電荷転送回路３０-1と電圧変換回路４０-11、４０-12との間に設けられる。
【００７７】
第１の電圧変換回路４０-11（４０-21〜４０-N1）は、第１のクロックＣＫ１１が供給される第１のクロック供給ノードとキャパシタＣＡ１１の他端（下側電極）との間に設けられる。そして電圧変換回路４０-11（サブ昇圧回路、レベルシフタ）はクロックＣＫ１１の電圧を昇圧（レベルシフト）することで得られるクロックＣＫ１１’（第１の変換クロック）を、キャパシタＣＡ１１の他端に出力する。具体的には図５に示すように電圧変換回路４０-11は、クロックＣＫ１１がＬ（Ｌｏｗ）レベル（広義には第１の電圧レベル）である場合には、Ｌレベルの電圧のクロックＣＫ１１’を、キャパシタＣＡ１１の他端に出力する。またクロックＣＫ１１がＨ（Ｈｉｇｈ）レベル（広義には第２の電圧レベル）である場合には、ＬレベルとＨレベル（第１、第２の電圧レベル）の電圧差（ＶＤＤ）を例えば２倍（２ＶＤＤ）或いは２倍程度（２ＶＤＤ−ＶＴＨ）に昇圧した電圧（広義にはＭ倍（Ｍ＞１）に昇圧した電圧）のクロックＣＫ１１’を、キャパシタＣＡ１１の他端に出力する。
【００７８】
第２の電圧変換回路４０-12（４０-22〜４０-N2）は、第２のクロックＣＫ１２が供給される第２のクロック供給ノードとキャパシタＣＡ１２の他端（下側電極）との間に設けられる。そしてクロックＣＫ１２の電圧を昇圧することで得られるクロックＣＫ１２’（第２の変換クロック）を、キャパシタＣＡ１２の他端に出力する。具体的には電圧変換回路４０-12は、クロックＣＫ１２がＬレベル（例えば０Ｖ）である場合には、Ｌレベルの電圧のクロックＣＫ１２’を、キャパシタＣＡ１２の他端に出力する。またクロックＣＫ１２がＨレベルである場合には、ＬレベルとＨレベルの電圧差（ＶＤＤ）を例えば２倍（２ＶＤＤ）或いは２倍程度（２ＶＤＤ−ＶＴＨ）に昇圧した電圧のクロックＣＫ１２’を、キャパシタＣＡ１２の他端に出力する。
【００７９】
近年、プロセスの微細化に伴い電源電圧が低下して行く傾向にある。従って、このように電源電圧が低下した場合に、従来の手法を用いて、不揮発性メモリ装置の書き込み等に必要な昇圧電圧ＶＰＰを得るためには、チャージポンプユニットの段数を増やす必要があり、回路の大規模化や消費電力の増加を招く。
【００８０】
この点、本実施形態では、電圧変換回路４０-11、４０-12が、クロックＣＫ１１、ＣＫ１２の電圧を昇圧し、電圧が昇圧されたクロックＣＫ１１’、ＣＫ１２’（第１、第２の変換クロック）をキャパシタＣＡ１１、ＣＡ１２に出力する。従って、チャージポンプユニット２０-1は、２ＶＤＤの振幅のクロックＣＫ１１’、ＣＫ１２’に基づいて、キャパシタＣＡ１１、ＣＡ１２を用いたチャージポンプ動作を行うことが可能になる。このため、ＶＤＤの振幅のクロックでチャージポンプを行う従来の手法に比べて、昇圧効率を向上でき、少ない段数のチャージポンプユニットで高い昇圧電圧ＶＰＰを得ることができる。また、元の電源電圧をあらかじめ２倍にして供給する手法に比べて回路規模の増加はそれほど大きくないため、回路の大規模化、消費電力の増加を最小限に抑えながら、所望の昇圧電圧ＶＰＰを得ることができる。
【００８１】
また、チャージポンプユニットが直列接続される昇圧回路では、ＶＤＤ−ＶＴＨの大きさと、チャージポンプユニットの段数に応じた昇圧電圧ＶＰＰが生成される。ところが、最終段に近いチャージポンプユニットのＮ型トランジスタでは、そのしきい値電圧ＶＴＨが基板バイアス効果により増加してしまう。従って、従来の昇圧回路では、最終段に近いチャージポンプユニットほど、ＶＤＤ−ＶＴＨの電圧差が小さくなってしまい、昇圧効率が悪化する。
【００８２】
これに対して本実施形態では、その振幅がＶＤＤから２ＶＤＤ程度に変換されたクロックに基づいてチャージポンプ動作が行われる。従って、昇圧の飽和レベルを上昇させられるチャージポンプユニットにおいても、２ＶＤＤ−ＶＴＨの電圧差はそれほど小さくならないため、昇圧効率の悪化を最小限に抑えることができる。
【００８３】
６．チャージポンプユニットの詳細な構成例
図６にチャージポンプユニットの詳細な構成例を示す。図６では、チャージポンプユニット２０-1の電荷転送回路３０-1（３０-2〜３０-N）は、Ｎ型の第１、第２のトランジスタＴＡ１、ＴＢ１を含む。
【００８４】
ここで第１のトランジスタＴＡ１は、チャージポンプユニット２０-1の入力ノードＮＡ１１と、キャパシタＣＡ１２の一端（上側電極）が接続される出力ノードＮＡ１２との間に設けられる。そして、そのゲートがキャパシタＣＡ１１の一端（上側電極）であるノードＮＢ１１に接続される。また第２のトランジスタＴＢ１は、入力ノードＮＡ１１とキャパシタＣＡ１１の一端であるノードＮＢ１１との間に設けられる。そしてそのゲートがチャージポンプユニット２０-1の出力ノードＮＡ１２に接続される。
【００８５】
電圧変換回路４０-11の出力ノードＮＦ１１は、キャパシタＣＡ１１の他端（下側電極）に接続される。また電圧変換回路４０-12の出力ノードＮＦ１２は、キャパシタＣＡ１２の他端（下側電極）に接続される。
【００８６】
図６の構成によれば、クロックＣＫ１１の電圧を２倍程度に昇圧したクロックＣＫ１１’がキャパシタＣＡ１１の他端に印加され、クロックＣＫ１２の電圧を２倍程度に昇圧したクロックＣＫ１２’がキャパシタＣＡ１２の他端に印加されて、チャージポンプ動作が行われる。従って各チャージポンプユニットでの昇圧効率を向上でき、少ない段数のチャージポンプユニットで高い昇圧電圧ＶＰＰを得ることが可能になる。
【００８７】
ここで図６では、メインのキャパシタＣＡ１２に対して、キャパシタＣＡ１１はトランジスタＴＡ１のゲートを制御するためのサブのキャパシタとして機能する。このため、キャパシタＣＡ１１の容量値はキャパシタＣＡ１２に比べて小さい。
【００８８】
また図６では、電圧変換回路４０-11、４０-12のキャパシタＣＣ１１、ＣＣ１２は低耐圧（ＬＶ）キャパシタにより形成されている。またトランジスタＴＣ１１、ＴＤ１１、ＴＣ１２、ＴＤ１２も低耐圧トランジスタにより形成されている。これに対して、チャージポンプ用のキャパシタＣＡ１１、ＣＡ１２は、低耐圧キャパシタよりも耐圧が高い高耐圧（ＨＶ）キャパシタにより形成されている。またトランジスタＴＡ１、ＴＢ１も、低耐圧トランジスタよりも耐圧が高い高耐圧トランジスタにより形成されている。
【００８９】
なお本実施形態の電荷転送回路３０-1（３０-2〜３０-N）は図６の構成に限定されず、種々の変形実施が可能であり、例えば図７のような構成であってもよい。図７では、電荷転送回路３０-1は、ダイオード接続のＮ型のトランジスタＴＡ１、ＴＢ１を含む。トランジスタＴＡ１は、ノードＮＢ１１からＮＡ１２への電荷転送を行いながら、ノードＮＡ１２からＮＢ１１への電荷の逆流を防ぐダイオードとして機能する。即ちノードＮＢ１１からＮＡ１２への方向を順方向とするダイオードとして機能する。同様にトランジスタＴＢ１は、ノードＮＡ１１からＮＢ１１への方向を順方向とするダイオードとして機能する。
【００９０】
７．駆動波形
図８にチャージポンプ回路の駆動波形の一例を示す。図８は、図４のリングオシレータ５４により生成されるクロックが５相のクロックＲＣＫ１〜ＲＣＫ５であり、チャージポンプユニット２０-1〜２０-Nの段数が５段（Ｎ＝５）である場合の例である。即ちデコーダ５２は、リングオシレータ５４からの５相のクロックＲＣＫ１〜ＲＣＫ５をデコードして、クロックＣＫ１１、ＣＫ１２、ＣＫ２１、ＣＫ２２・・・・ＣＫ５１、ＣＫ５２を生成し、チャージポンプ回路１０に供給する。
【００９１】
図８の駆動波形では、クロック供給回路５０は、チャージポンプユニット２０-1〜２０-Nのうちの第Ｋ（１≦Ｋ＜Ｎ）のチャージポンプユニットの第２の電圧変換回路に対して第２のクロックとして第２のクロックパルスを供給している期間内において、第Ｋのチャージポンプユニットの次段の第Ｋ＋１のチャージポンプユニットの第１の電圧変換回路に対して、第２のクロックパルスよりもパルス幅が短い第１のクロックパルスを第１のクロックとして供給している。
【００９２】
即ち図８のＡ１に示す期間においては、チャージポンプユニット２０-1（第Ｋのチャージポンプユニット）の電圧変換回路４０-12（第２の電圧変換回路）に対して、Ａ２に示すようにクロックＣＫ１２（第２のクロック）としてパルス幅が長い第２のクロックパルスを供給している。そして、このＡ１に示す期間内において、チャージポンプユニット２０-1の次段のチャージポンプユニット２０-2（第Ｋ＋１のチャージポンプユニット）の電圧変換回路４０-21（第１の電圧変換回路）に対して、Ａ２の第２のクロックパルスよりもパルス幅が短いＡ３の第１のクロックパルスを、クロックＣＫ２１（第１のクロック）として供給している。
【００９３】
同様に、Ａ４に示す期間においては、チャージポンプユニット２０-2の電圧変換回路４０-22に対して、Ａ５に示すようにパルス幅が長いクロックＣＫ２２を供給している。そして、このＡ４に示す期間内において、チャージポンプユニット２０-2の次段のチャージポンプユニット２０-3の電圧変換回路４０-23（図示せず）に対して、Ａ５のクロックＣＫ２２よりもパルス幅が短いクロックＣＫ３１をＡ６に示すように供給している。
【００９４】
なお図８の駆動波形に示すように、本実施形態では、クロックＣＫ１１とＣＫ１２はノンオーバラップの関係（アクティブ期間が重ならない関係）になっており、クロックＣＫ２１とＣＫ２２もノンオーバラップの関係になっている。またクロックＣＫ１１とＣＫ２１もノンオーバラップの関係になっており、クロックＣＫ１２とＣＫ２２もノンオーバラップの関係になっている。
【００９５】
図８の駆動波形によれば、クロックＣＫ１２（ＣＫ１２’）がＨレベルになるＡ１に示す期間内において、Ａ３に示すようにクロックＣＫ２１（ＣＫ２１’）がＨレベルになる。従って、図６のキャパシタＣＡ２１の上側電極側のノードＮＢ２１の電圧が高くなり、トランジスタＴＡ２がオンになる。これにより、キャパシタＣＡ１２に蓄積された電荷が、トランジスタＴＡ２を介してキャパシタＣＡ２２に効率的に転送されるようになる。そして、この時、トランジスタＴＢ２をオフに設定できるため、キャパシタＣＡ１２からの電荷が、トランジスタＴＢ２を介してキャパシタＣＡ２１側に漏れてしまう事態を防止でき、昇圧効率を向上できる。
【００９６】
即ち図８の駆動波形では、クロックＣＫ１２により図６のノードＮＡ１２の電圧を突き上げている期間内において、クロックＣＫ２１によりノードＮＢ２１の電圧を、短い期間だけ突き上げている。これにより、この短い期間において、トランジスタＴＡ２がオンになり、前段のチャージポンプユニット２０-1のキャパシタＣＡ１２から、次段のチャージポンプユニット２０-2のキャパシタＣＡ２２への、効率的な電荷の転送が可能になる。即ち図６のクロックＣＫ１１、ＣＫ１２、ＣＫ２１、ＣＫ２２を全てノンオーバラップの関係にする手法等に比べて、電荷の転送効率を向上できるため、昇圧効率を向上できる。特に本実施形態のように、電圧変換回路によりクロックの電圧を昇圧する手法においては、図８に示すような駆動波形を採用することで、昇圧効率の更なる向上を図れる。
【００９７】
なお本実施形態の駆動波形は図８に限定されず種々の変形実施が可能である。例えば図９の駆動波形は、図４のリングオシレータ５４により生成されるクロックが１１相のクロックＲＣＫ１〜ＲＣＫ１１であり、チャージポンプユニット２０-1〜２０-Nの段数が５段（Ｎ＝５）である場合の例である。即ちデコーダ５２は、リングオシレータ５４からの１１相のクロックＲＣＫ１〜ＲＣＫ１１をデコードして、クロックＣＫ１１、ＣＫ１２、ＣＫ２１、ＣＫ２２・・・・ＣＫ５１、ＣＫ５２を生成し、チャージポンプ回路１０に供給することになる。
【００９８】
８．昇圧回路のレイアウト例
図１０に本実施形態の昇圧回路のレイアウト例（回路パターンの配置例）を示す。図１０においてチャージポンプユニット２０-1〜２０-N（第１〜第Ｎのチャージポンプユニット）はＤ１方向（第１の方向）に沿って配置（レイアウト）される。そして例えばチャージポンプユニット２０-1（各チャージポンプユニット）では、チャージポンプ用のキャパシタＣＡ１１、ＣＡ１２（第１、第２のキャパシタ）が、Ｄ１方向に沿って配置される。即ちキャパシタＣＡ１１のＤ１方向側に隣接してキャパシタＣＡ１２が配置される。また、Ｄ１方向に直交する方向をＤ２方向（第２の方向）とした場合に、キャパシタＣＡ１１と電圧変換回路４０-11がＤ２方向に沿って配置され、キャパシタＣＡ１２と電圧変換回路４０-12がＤ２方向に沿って配置される。他のチャージポンプユニット２０-2〜２０-Nも同様である。
【００９９】
また図１０では、キャパシタＣＡ１１（第１のキャパシタ）とキャパシタＣＣ１１（第１の電圧変換用キャパシタ）の間に、電圧変換回路４０-11のキャパシタＣＣ１１以外の回路（例えば図３（Ａ）のトランジスタＴＣ１１、ＴＤ１１、ＴＦ１１、ＴＧ１１）が配置される。またキャパシタＣＡ１２（第２のキャパシタ）とキャパシタＣＣ１２（第２の電圧変換用キャパシタ）との間に、電圧変換回路４０-12のキャパシタＣＣ１２以外の回路（例えば図３（Ａ）のトランジスタＴＣ１２、ＴＤ１２、ＴＦ１２、ＴＧ１２）が配置される。他のチャージポンプユニット２０-2〜２０-Nも同様である。
【０１００】
ここで、キャパシタＣＡ１１、ＣＡ１２は高耐圧キャパシタにより形成される。同様に電荷転送回路３０-1は高耐圧トランジスタにより形成される。一方、電圧変換用キャパシタＣＣ１１、ＣＣ１２は、高耐圧キャパシタよりも耐圧が低い低耐圧キャパシタにより形成される。同様に、電圧変換回路４０-11、４０-12のＣＣ１１、ＣＣ１２以外の回路は、高耐圧トランジスタよりも耐圧が低い低耐圧トランジスタにより形成される。他のチャージポンプユニット２０-2〜２０-Nも同様である。
【０１０１】
また図１０では、チャージポンプ用のクロックを生成して供給するクロック供給回路５０が配置されている。そして例えばチャージポンプユニット２０-1では、キャパシタＣＡ１１、ＣＡ１２とクロック供給回路５０との間に、電圧変換回路４０-11、４０-12が配置される。そしてクロック供給回路５０と電圧変換回路４０-11、４０-12との間には、配線領域が設けられる。そしてこの配線領域には、クロック供給回路５０が供給するクロック（ＣＫ１１〜ＣＫＮ２）の信号線を含む信号線が配線される。他のチャージポンプユニット２０-2〜２０-Nも同様である。
【０１０２】
図１０のレイアウトによれば、キャパシタＣＡ１１、ＣＡ１２がＤ１方向に沿って配置される。そしてＤ２方向の反対方向をＤ４方向（第４の方向）とした場合に、キャパシタＣＡ１１のＤ４方向側に電圧変換回路４０-11が配置され、キャパシタＣＡ１２のＤ４方向側に電圧変換回路４０-12が配置される。このようにすれば、キャパシタＣＡ１１、ＣＡ１２のＤ４方向側のスペースを有効活用して、電圧変換回路４０-11、４０-12を配置できるため、電圧変換回路４０-11、４０-12を隙間無く配置することができ、レイアウト効率を向上できる。
【０１０３】
また図１０のレイアウトによれば、キャパシタＣＡ１１、ＣＡ１２などの高耐圧素子（高耐圧キャパシタ、高耐圧トランジスタ）については、高耐圧領域にまとめて配置し、キャパシタＣＣ１１、ＣＣ１２などの低耐圧素子（低耐圧キャパシタ、低耐圧トランジスタ）については、低耐圧領域にまとめて配置できる。そして図１０の高耐圧領域と低耐圧領域の間の距離関係だけを考慮して配置すれば済むようになる。従って、高耐圧素子と低耐圧素子を混在させて配置する手法に比べて、レイアウト効率を向上でき、昇圧回路のレイアウトの小面積化を図れる。
【０１０４】
また図１０では、キャパシタＣＡ１１、ＣＡ１２とキャパシタＣＣ１１、ＣＣ１２との間に、電圧変換回路４０-11、４０-12のＣＣ１１、ＣＣ１２以外の回路が配置される。従って、信号の流れに沿った効率的なレイアウトが可能になる。即ち図３（Ａ）において、キャパシタＣＣ１１、ＣＣ１２の下側電極には、クロックＣＫ１１、ＣＫ１２に対応する信号が入力される。そしてキャパシタＣＣ１１、ＣＣ１２の上側電極には、トランジスタＴＣ１１、ＴＤ１１、ＴＣ１２、ＴＤ１２等が接続される。従って図１０のレイアウトによれば、図３（Ａ）の回路の信号の流れに沿った信号線の配線が可能になる。従って、ノードＮＣ１１、ＮＦ１１、ＮＣ１２、ＮＦ１２の配線長を短くして、ショートパスで接続することが可能になり、これらのノードの寄生容量を小さくできる。これにより、これらの寄生容量が昇圧動作に及ぼす悪影響を最小限に抑えることができる。
【０１０５】
また図１０では、クロック供給回路５０と電圧変換回路４０-11、４０-12の間に配線領域が設けられる。従って、クロック供給回路５０と、電圧変換回路４０-11、４０-12やキャパシタＣＡ１１、ＣＡ１２との間の距離を、少なくともこの配線領域のＤ２方向での幅の分だけ余計に離すことができる。これにより、クロック供給回路５０で発生するクロックノイズ等が、電圧変換回路４０-11、４０-12やキャパシタＣＡ１１、ＣＡ１２での電荷の蓄積ノードに悪影響を及ぼす事態を防止でき、昇圧効率の劣化を防止できる。
【０１０６】
なお図１０では、Ｄ１方向の反対方向をＤ３方向（第３の方向）とした場合に、キャパシタＣＡ１１のＤ２方向側であり、且つ、キャパシタＣＡ１２のＤ３方向側に、電荷転送回路３０-1が配置されており、これにより更にレイアウト効率を向上できる。
【０１０７】
即ち図３（Ａ）において、ＣＡ１１はトランジスタＴＡ１のゲートを制御するためのキャパシタであるため、メインのキャパシタＣＡ１２に比べてその容量値が小さい。このため図１０に示すように、キャパシタＣＡ１１のレイアウト面積はメインのキャパシタＣＡ１２に比べて小さい。そこで図１０では、キャパシタＣＡ１１のＤ２方向側のスペースを有効活用して、電荷転送回路３０-1を配置している。こうすることで、キャパシタＣＡ１１、ＣＡ１２，電荷転送回路３０-1を、空きスペースが生じないように効率良くレイアウトすることができ、レイアウト効率を向上できる。
【０１０８】
また図３（Ａ）において、キャパシタＣＣ１１は、容量値が小さいキャパシタＣＡ１１に対応して設けられ、キャパシタＣＣ１２は、容量値が大きいメインのキャパシタＣＡ１２に対応して設けられる。このため、キャパシタＣＣ１１はキャパシタＣＣ１２に比べてその容量値を小さくでき、キャパシタＣＣ１１のレイアウト面積はキャパシタＣＣ１２に比べて小さくなっている。
【０１０９】
そこで図１０では、キャパシタＣＡ１１、ＣＡ１２のＤ２方向での幅に合うように、キャパシタＣＣ１１、ＣＣ１２を配置している。そして、キャパシタＣＡ１１、ＣＡ１２、ＣＡ２１、ＣＡ２２・・・ＣＡＮ１、ＣＡＮ２のＤ１方向での配置ピッチを、キャパシタＣＣ１１、ＣＣ１２、ＣＣ２１、ＣＣ２２・・・ＣＣＮ１、ＣＣＮ２のＤ１方向での配置ピッチに一致させている。こうすることで、無駄の無いレイアウトが可能になり、昇圧回路の小規模化を図れる。
【０１１０】
なお図１１（Ａ）、図１１（Ｂ）に低耐圧トランジスタ、高耐圧トランジスタの一例を示し、図１１（Ｃ）、図１１（Ｄ）に低耐圧キャパシタ、高耐圧キャパシタの一例を示す。
【０１１１】
図１１（Ａ）では、Ｐ型基板ＰＳＵＢにＰ型ウェルＰＷＥＬが形成される。そして、このＰＷＥＬに、Ｎ＋不純物層（拡散領域）のソース及びドレインと、ゲート酸化膜及びゲートとにより構成されるＮ型の低耐圧トランジスタが形成される。なおＰ型の低耐圧トランジスタは、例えばＮ型ウェルを形成し、そのＮ型ウェルに形成されたＰ＋不純物層、ゲート酸化膜、ゲートにより構成できる。
【０１１２】
一方、図１１（Ｂ）では、Ｐ型基板ＰＳＵＢにはＰ型ウェルＰＷＥＬは形成されない。そしてＰＳＵＢに直接に、Ｎ＋不純物層のソース及びドレインと、ゲート酸化膜及びゲートとにより構成されるＮ型の高耐圧トランジスタが形成される。即ち図１１（Ａ）では、ＰＷＥＬは不純物濃度が高いため、ＰＮ接合の耐圧が低くなり、低耐圧トランジスタが形成される。一方、図１１（Ｂ）では、ＰＳＵＢは不純物濃度が低いため、ＰＮ接合の耐圧を高くでき、高耐圧トランジスタを形成できる。
【０１１３】
そして図３（Ａ）のトランジスタＴＣ１１、ＴＤ１１、ＴＦ１１、ＴＧ１１、ＴＣ１２、ＴＤ１２、ＴＦ１２、ＴＧ１２は、図示しないＰ型の低耐圧トランジスタや図１１（Ａ）のＮ型の低耐圧トランジスタにより形成できる。一方、トランジスタＴＡ１、ＴＢ１は、図１１（Ｂ）の高耐圧トランジスタにより形成できる。
【０１１４】
また図１１（Ｃ）では、Ｐ型基板ＰＳＵＢにＰ型ウェルＰＷＥＬが形成される。そして、このＰＷＥＬに、下側電極（クロックＣＫの入力側）となるＮ＋不純物層と、上側電極（クロックＣＫ’の出力側）となるトランジスタのゲートとにより構成される低耐圧キャパシタが形成される。即ちトランジスタのゲート容量を利用してキャパシタが形成される。なおゲート及びゲート酸化膜の下方には、少ないレイアウト面積で容量値を大きくするために、Ｎ＋のクロスアンダ不純物層が設けられている。
【０１１５】
一方、図１１（Ｄ）では、Ｐ型基板ＰＳＵＢに直接に、下側電極となるＮ＋不純物層と、上側電極となるトランジスタのゲートとにより構成される高耐圧キャパシタが形成される。即ち図１１（Ｃ）では、ＰＷＥＬは不純物濃度が高いため、ＰＮ接合の耐圧が低くなり、低耐圧キャパシタが形成される。一方、図１１（Ｄ）では、ＰＳＵＢは不純物濃度が低いため、ＰＮ接合の耐圧を高くでき、高耐圧キャパシタを形成できる。なおゲート及びゲート酸化膜の下方には、Ｎ＋のクロスアンダ不純物層が設けられている。
【０１１６】
そして図３（Ａ）の電圧変換用キャパシタＣＣ１１、ＣＣ１２は、図１１（Ｃ）の低耐圧キャパシタにより形成できる。一方、チャージポンプ用キャパシタＣＡ１１、ＣＡ１２は、図１１（Ｄ）の高耐圧キャパシタにより形成できる。
【０１１７】
９．不揮発性メモリ装置
図１２に本実施形態の昇圧回路５４０を含む不揮発性メモリ装置の構成例を示す。なお不揮発性メモリ装置の構成は図１２に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
【０１１８】
メモリセルアレイ５００（ＥＥＰＲＯＭ）には、複数の不揮発性メモリセルが例えばマトリクス状に配列される。アドレスデコーダ５１０は、メモリセルアレイ５００のワードライン選択等を行うためのアドレスのデコード処理を行う。入出力部５２０は、メモリセルアレイ５００の不揮発性メモリセルに記憶されたデータを読み出して出力したり、不揮発性メモリセルに記憶すべきデータを入力するための回路である。
【０１１９】
アクセス制御回路５３０は、メモリセルアレイ５００のアクセス制御を行うための回路である。即ちメモリセルアレイ５００の不揮発性メモリセルのデータの書き込み、読み出し、消去の少なくとも１つを行う。そして昇圧回路５４０は、このアクセス制御の際に必要な昇圧電圧ＶＰＰを生成する。即ちアクセス制御回路５３０は、昇圧回路５４０により生成された昇圧電圧ＶＰＰを用いて、不揮発性メモリセルへのデータの書き込み等の制御を行うことになる。
【０１２０】
なお図１２の不揮発性メモリ装置は種々の電子機器に内蔵することができる。例えばパーソナルコンピュータ、携帯型情報端末、携帯電話機、プリンタ、スキャナ、デジタルカメラ、ビデオカメラ、カーナビゲーションシステム等の電子機器に内蔵できる。或いは、インク残量のモニタが可能なインクカートリッジなどの電子機器に、本実施形態の不揮発性メモリ装置を内蔵してもよい。この場合には、プリンタの電源が切られた時に、電源装置の容量に蓄えられた電荷に基づいて、不揮発性メモリ装置が不揮発性メモリセルへのインク残量データの書き込み動作を行う。このため不揮発性メモリ装置は、低消費電力であることが望まれ、消費電力が低い本実施形態の昇圧回路を含む不揮発性メモリ装置は、このようなインクカートリッジなどの電子機器に最適なメモリ装置になる。
【０１２１】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（第１の電圧レベル、第２の電圧レベル、第１の電源、第２の電源等）と共に記載された用語（Ｌレベル、Ｈレベル、ＶＳＳ、ＶＤＤ等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。
【０１２２】
また昇圧回路、電圧変換回路、不揮発性メモリ装置の構成や、チャージポンプの駆動波形も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。例えば図１３に電圧変換回路の第４の変形例を示す。図３（Ａ）ではクロックＣＫの電圧を２倍に昇圧していたが、図１３ではクロックＣＫの電圧の３倍昇圧が可能になっている。
【０１２３】
図１３では、図３（Ａ）の回路がカスケード接続されている。即ち図３（Ａ）の回路が、クロックＣＫを反転しながら直列に接続される。そして中間的な出力ノードＮＦには２ＶＤＤ−ＶＴＨの電圧（２倍昇圧）が生成され、最終的な出力ノードＮＦＢには、３ＶＤＤ−ＶＴＨの電圧（３倍昇圧）が生成される。より具体的には図１３では、図３（Ａ）の構成に対して、プリチャージ回路４２-2、電荷転送回路４４-2、ディスチャージ回路４６-2、電圧変換用キャパシタＣＣＢの構成が加えられている。これらのプリチャージ回路４２-2、電荷転送回路４４-2、ディスチャージ回路４６-2、電圧変換用キャパシタＣＣＢは、プリチャージ回路４２、電荷転送回路４４、ディスチャージ回路４６、電圧変換用キャパシタＣＣと同じ回路であり、その接続構成も同じである。そして中間的な出力ノードＮＦが、プリチャージ回路４２-2のプリチャージ用トランジスタＴＣＢのソースに接続される。そして電荷転送回路４４の電荷転送用トランジスタＴＤのゲートと、ディスチャージ回路４６のディスチャージ用トランジスタＴＥのゲートには、クロックＣＫの非反転信号が入力される一方で、電荷転送回路４４-2の電荷転送用トランジスタＴＤＢのゲートと、ディスチャージ回路４６-2のディスチャージ用トランジスタＴＥＢのゲートには、クロックＣＫの反転信号が入力されている。また電圧変換用キャパシタＣＣの他端（下側電極）には、クロックＣＫの反転信号が入力される一方で、電圧変換用キャパシタＣＣＢの他端には、クロックＣＫの非反転信号が入力される。この図１３の回路によれば、クロックＣＫの電圧を、より高い電圧である３ＶＤＤ−ＶＴＨに昇圧することが可能になる。なお、４倍昇圧以上の電圧を生成する回路も、図１３と同様の考えで構成できる。
【図面の簡単な説明】
【０１２４】
【図１】図１（Ａ）、図１（Ｂ）は本実施形態の電圧変換回路の構成例及びその動作説明図。
【図２】図２（Ａ）、図２（Ｂ）は電圧変換回路の第１、第２の変形例。
【図３】図３（Ａ）、図３（Ｂ）は電圧変換回路の第３の変形例及びその動作説明図。
【図４】昇圧回路の構成例。
【図５】電圧変換回路の動作を説明するための信号波形図。
【図６】チャージポンプユニットの詳細な構成例。
【図７】チャージポンプユニットの詳細な他の構成例。
【図８】チャージポンプ回路の駆動波形の例。
【図９】チャージポンプ回路の駆動波形の他の例。
【図１０】昇圧回路のレイアウト例。
【図１１】図１１（Ａ）〜図１１（Ｄ）は低耐圧トランジスタ、高耐圧トランジスタ、低耐圧キャパシタ、高耐圧キャパシタの一例。
【図１２】本実施形態の不揮発性メモリ装置の構成例。
【図１３】電圧変換回路の第４の変形例。
【符号の説明】
【０１２５】
１０  チャージポンプ回路、２０-1〜２０-N  チャージポンプユニット、
３０-1〜３０-N  電荷転送回路、４０、４０-11〜４０-N2  電圧変換回路、
ＣＡ１１〜ＣＡＮ２  チャージポンプ用キャパシタ、
ＣＣ、ＣＣ１１〜ＣＣ２２  電圧変換用キャパシタ、
ＣＫ１１〜ＣＫＮ２、ＲＣＫ１〜ＲＣＫＪ  クロック、４２  プリチャージ回路、
４４  電荷転送回路、４６  ディスチャージ回路、５０  クロック供給回路、
５２  デコーダ、５４  リングオシレータ、５００  メモリセルアレイ、
５１０  アドレスデコーダ、５２０  入出力部、５３０  アクセス制御回路、
５４０  昇圧回路
【図１】
2008022611.tif 000003
【図２】
2008022611.tif 000004
【図３】
2008022611.tif 000005
【図４】
2008022611.tif 000006
【図５】
2008022611.tif 000007
【図６】
2008022611.tif 000008
【図７】
2008022611.tif 000009
【図８】
2008022611.tif 000010
【図９】
2008022611.tif 000011
【図１０】
2008022611.tif 000012
【図１１】
2008022611.tif 000013
【図１２】
2008022611.tif 000014
【図１３】
2008022611.tif 000015