(57)【要約】【課題】維持放電駆動回路の単価を節減することができるプラズマ表示装置、駆動装置および駆動方法を提供すること。【解決手段】第１電極と；第２電極と；第１電極に接続されている第１トランジスタと；第１電極に接続されている第２トランジスタと；第１電圧で充電される第１キャパシタと；第２電圧で充電される第２キャパシタと；第３電圧で充電される第３キャパシタと；第４電圧で充電される第４キャパシタと；第１電源と第１ノードの間に接続されている第３トランジスタと；第２電源と第１ノードの間に接続されている第４トランジスタと；第１キャパシタ及び第２キャパシタの接続点と第１トランジスタとの間に接続される第１経路と；第３キャパシタ及び第４キャパシタの接続点と第２トランジスタとの間に接続される第２経路と；第２電極に接続されているリセット駆動回路と；を含むことを特徴とする、プラズマ表示装置が提供される。【選択図】図７
2008116899.tif 000002
【特許請求の範囲】
【請求項１】
表示動作を行う第１電極と；
前記第１電極と共に表示動作を行う第２電極と；
前記第１電極に接続されている第１トランジスタと；
前記第１電極に接続されている第２トランジスタと；
第１電圧で充電され、前記第１トランジスタに接続されている第１キャパシタと；
第２電圧で充電され、前記第１キャパシタと第１ノードの間に接続されている第２キャパシタと；
第３電圧で充電され、前記第１ノードに接続されている第３キャパシタと；
第４電圧で充電され、前記第３キャパシタと前記第２トランジスタの間に接続されている第４キャパシタと；
第５電圧を供給する第１電源と前記第１ノードの間に接続されている第３トランジスタと；
前記第５電圧より低い第６電圧を供給する第２電源と前記第１ノードの間に接続されている第４トランジスタと；
前記第１キャパシタ及び第２キャパシタの接続点と前記第１トランジスタとの間に接続され、前記第１電極の電圧を変更する第１経路と；
前記第３キャパシタ及び第４キャパシタの接続点と前記第２トランジスタとの間に接続され、前記第１電極の電圧を変更する第２経路と；
前記第２電極に接続されており、リセット期間の間に前記第２電極の電圧を漸進的に変更するリセット駆動回路と；
を含むことを特徴とする、プラズマ表示装置。
【請求項２】
前記リセット駆動回路は、
前記第２電極と第７電圧を供給する第３電源との間に接続され、前記第２電極の電圧が漸進的に増加するように動作する第５トランジスタと；
前記第２電極と第８電圧を供給する第４電源との間に接続され、前記第２電極の電圧が漸進的に減少するように動作する第６トランジスタと；
を含み、
アドレス期間で前記第１トランジスタ及び前記第２トランジスタを選択的に導通することを特徴とする、請求項１に記載のプラズマ表示装置。
【請求項３】
前記第１電源と前記第１キャパシタとの間に接続され、前記第４トランジスタの導通時に前記第１キャパシタ及び前記第２キャパシタを各々前記第１電圧及び前記第２電圧で充電する第１充電経路と；
前記第２電源と前記第４キャパシタとの間に接続され、前記第３トランジスタの導通時に前記第３キャパシタ及び前記第４キャパシタを各々前記第３電圧及び前記第４電圧で充電する第２充電経路と；
をさらに含むことを特徴とする、請求項２に記載のプラズマ表示装置。
【請求項４】
前記第１キャパシタと前記第１トランジスタとの間に接続される第７トランジスタと；
前記第４キャパシタと前記第２トランジスタとの間に接続される第８トランジスタと；
をさらに含むことを特徴とする、請求項２に記載のプラズマ表示装置。
【請求項５】
前記第１経路は、前記第１キャパシタ及び前記第２キャパシタの接続点と前記第１トランジスタとの間に直列に接続される第１インダクタ及び第９トランジスタを含み、
前記第２経路は、前記第３キャパシタ及び前記第４キャパシタの接続点と前記第２トランジスタとの間に直列に接続される第２インダクタ及び第１０トランジスタを含むことを特徴とする、請求項１〜４のいずれかに記載のプラズマ表示装置。
【請求項６】
前記第５電圧は正の電圧であり、前記第６電圧は接地電圧であることを特徴とする、請求項５に記載のプラズマ表示装置。
【請求項７】
前記第５電圧及び第６電圧は正の電圧であることを特徴とする、請求項５に記載のプラズマ表示装置。
【請求項８】
前記第５電圧は正の電圧であり、前記第６電圧は負の電圧であることを特徴とする、請求項５に記載のプラズマ表示装置。
【請求項９】
前記第２電極に接続される第１１トランジスタと；
前記第２電極に接続される第１２トランジスタと；
前記第１電圧で充電され、前記第１１トランジスタに接続される第５キャパシタと；
前記第２電圧で充電され、前記第５キャパシタと第２ノードの間に接続される第６キャパシタと；
前記第３電圧で充電され、前記第２ノードに接続される第７キャパシタと；
前記第４電圧で充電され、前記第７キャパシタと前記第１２トランジスタの間に接続される第８キャパシタと；
前記第１電源と前記第２ノードとの間に接続される第１３トランジスタと；
前記第２電源と前記第２ノードとの間に接続される第１４トランジスタと；
前記第５キャパシタ及び前記第６キャパシタの接続点と前記第１１トランジスタとの間に接続され、前記第２電極の電圧を変更する第３経路と；
前記第７キャパシタ及び前記第８キャパシタの接続点と前記第１２トランジスタとの間に接続され、前記第２電極の電圧を変更する第４経路と；
をさらに含むことを特徴とする、請求項５に記載のプラズマ表示装置。
【請求項１０】
前記第５キャパシタと前記第１１トランジスタとの間に接続される第１５トランジスタと；
前記第８キャパシタと前記第１２トランジスタとの間に接続される第１６トランジスタと；
をさらに含むことを特徴とする、請求項９に記載のプラズマ表示装置。
【請求項１１】
表示動作を行う複数の第１電極と複数の第２電極を含むプラズマ表示装置を駆動する方法において、
リセット期間で前記複数の第１電極に第１電圧を印加した状態で、前記複数の第２電極の電圧を漸進的に変更させる段階と；
アドレス期間で前記複数の第１電極に順次に走査パルスを印加する段階と；
維持期間において、
第１ノードに第２電圧を供給した状態で、前記第１ノードと前記複数の第１電極との間に接続される第１キャパシタを通じて前記複数の第１電極の電圧を増加させる段階と；
前記第１ノードに前記第２電圧を供給した状態で、前記第１ノードと前記複数の第１電極との間に接続される第２キャパシタを通じて前記複数の第１電極の電圧をさらに増加させる段階と；
前記第１ノードに前記第２電圧より高い第３電圧を供給した状態で、前記第２キャパシタを通じて前記複数の第１電極の電圧をさらに増加させる段階と；
前記第１ノードに前記第３電圧を供給した状態で、前記第２キャパシタを通じて前記複数の第１電極の電圧を減少させる段階と；
前記第１ノードに前記第３電圧を供給した状態で、前記第１キャパシタを通じて前記複数の第１電極の電圧をさらに減少させる段階と；
前記第１ノードに前記第２電圧を供給した状態で、前記第１キャパシタを通じて前記複数の第１電極の電圧をさらに減少させる段階と；
を含むことを特徴とする、プラズマ表示装置の駆動方法。
【請求項１２】
前記維持期間において、
前記第１ノードに前記第３電圧を供給した状態で、前記第２キャパシタ及び前記第２キャパシタと前記複数の第１電極との間に接続される第３キャパシタを通じて前記複数の第１電極に第４電圧を印加する段階と；
前記第１ノードに前記第２電圧を供給した状態で、前記第１キャパシタ及び前記第１キャパシタと前記複数の第１電極との間に接続される第４キャパシタを通じて前記複数の第１電極に第５電圧を印加する段階と；
を含むことを特徴とする、請求項１１に記載のプラズマ表示装置の駆動方法。
【請求項１３】
前記複数の第１電極に前記第４電圧を印加する段階は、前記第３電圧を供給する第１電源を通じて前記第１キャパシタ及び第４キャパシタを各々充電する段階を含み、
前記複数の第１電極に前記第５電圧を印加する段階は、前記第２電圧を供給する第２電源を通って前記第２キャパシタ及び第３キャパシタを各々充電する段階を含むことを特徴とする、請求項１２に記載のプラズマ表示装置の駆動方法。
【請求項１４】
前記複数の第１電極に前記第４電圧を印加する段階は、前記複数の第２電極に前記第５電圧を印加する段階を含み、
前記複数の第１電極に前記第５電圧を印加する段階は、前記複数の第２電極に前記第４電圧を印加する段階を含むことを特徴とする、請求項１２に記載のプラズマ表示装置の駆動方法。
【請求項１５】
前記リセット期間において、
前記複数の第２電極に接続され、前記複数の第２電極の電圧が漸進的に増加するように動作する第１トランジスタを通じて前記複数の第２電極の電圧を漸進的に増加させる段階と；
前記複数の第２電極に接続され、前記複数の第２電極の電圧が漸進的に減少するように動作する第２トランジスタを通じて前記複数の第２電極の電圧を漸進的に減少させる段階と；
を含むことを特徴とする、請求項１１〜１４のいずれに記載のプラズマ表示装置の駆動方法。
【請求項１６】
前記第１キャパシタ〜第４キャパシタに各々充電される電圧は、前記第２電圧と前記第３電圧差の１／２に相当する電圧であることを特徴とする、請求項１２に記載のプラズマ表示装置の駆動方法。
【請求項１７】
表示動作を行う複数の第１電極と複数の第２電極を含むプラズマ表示装置の駆動装置において、
第１入力端及び第２入力端を有し、複数の第１出力端が前記複数の第１電極に各々接続され、アドレス期間の間に前記第１入力端及び第２入力端の電圧を前記複数の第１電極の中で対応する第１電極に選択的に印加する走査集積回路と；
第１電圧で充電され、前記第１入力端の間に接続される第１キャパシタと；
第２電圧で充電され、前記第１キャパシタと第１ノードの間に接続される第２キャパシタと；
第３電圧で充電され、前記第１ノードに接続される第３キャパシタと；
第４電圧で充電され、前記第３キャパシタと前記第２入力端の間に接続される第４キャパシタと；
前記第１キャパシタ及び第２キャパシタの接続点と前記走査集積回路の第１入力端との間に接続され、前記複数の第１電極の電圧を変更する第１経路と；
前記第３キャパシタ及び第４キャパシタの接続点と前記走査集積回路の第２入力端との間に接続され、前記複数の第１電極の電圧を変更する第２経路と；
前記第１ノードに第５電圧と前記第５電圧より低い第６電圧とを選択的に印加する第１スイッチング手段と；
前記複数の第２電極に接続され、リセット期間の間に前記複数の第２電極の電圧を漸進的に変更するリセット駆動回路と；
を含むことを特徴とする、駆動装置。
【請求項１８】
前記リセット駆動回路は、
前記複数の第２電極と第７電圧を供給する第１電源との間に接続され、前記複数の第２電極の電圧が漸進的に増加するように動作する第１トランジスタと；
前記複数の第２電極と第８電圧を供給する第２電源との間に接続され、前記複数の第２電極の電圧が漸進的に減少するように動作する第２トランジスタと；
を含むことを特徴とする、請求項１７に記載の駆動装置。
【請求項１９】
前記第１キャパシタと前記第１入力端の間に接続される第３トランジスタと；
前記第４キャパシタと前記第２入力端の間に接続される第４トランジスタと；
をさらに含むことを特徴とする、請求項１７又は１８に記載の駆動装置。
【請求項２０】
前記複数の第２電極に接続される第５トランジスタと；
前記複数の第２電極に接続される第６トランジスタと；
前記第５トランジスタに接続される第７トランジスタと；
前記第６トランジスタに接続される第８トランジスタと；
前記第１電圧に充電され、前記第７トランジスタと第２ノードとの間に直列に接続される第５キャパシタと；
前記第２電圧に充電され、前記第７トランジスタと前記第２ノードとの間に直列に接続される第６キャパシタと；
前記第３電圧に充電され、前記第８トランジスタと前記第２ノードとの間に直列に接続される第７キャパシタと；
前記第４電圧に充電され、前記第８トランジスタと前記第２ノードとの間に直列に接続される第８キャパシタと；
前記第５キャパシタ及び第６キャパシタの接続点と前記第７トランジスタとの間に接続され、前記複数の第２電極の電圧を変更する第３経路と；
前記第７キャパシタ及び第８キャパシタの接続点と前記第８トランジスタとの間に接続され、前記複数の第２電極の電圧を変更する第４経路と；
前記第２ノードに前記第５電圧と前記第６電圧とを選択的に印加する第２スイッチング手段と；
をさらに含むことを特徴とする、請求項１９に記載の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマ表示装置、駆動装置および駆動方法に関する。
【背景技術】
【０００２】
プラズマ表示装置は気体放電によって生成されるプラズマを利用して文字又は映像を表示する装置のことである。このようなプラズマ表示パネルには、その大きさに応じて数十から数百万個以上の放電セルがマトリックス形態で配列される。
【０００３】
プラズマ表示装置では１つのフレームが各々の加重値を有する複数のサブフィールドに分割されて駆動され、複数のサブフィールドの中で表示動作が生じるサブフィールド加重値の組み合わせによって階調が表示される。各サブフィールドのアドレス期間の間に点灯されるセルと点灯されないセルが選択され、維持期間の間に実際映像を表示するために点灯されるセルに対して維持放電が行われる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特に、維持期間では維持放電を行う電極にハイレベル電圧とローレベル電圧が交互に印加されるので、ハイレベル電圧とローレベル電圧を印加するためのトランジスタは少なくともハイレベル電圧とローレベル電圧の差に相当する電圧を耐圧として持たなければならない。このように、高い耐圧を有するトランジスタのために維持放電駆動回路の単価が増加する。
【０００５】
そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、維持放電駆動回路の単価を節減することが可能な、新規かつ改良されたプラズマ表示装置、駆動装置および駆動方法を提供することにある。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明のある観点によれば、表示動作を行う第１電極と；第１電極と共に表示動作を行う第２電極と；第１電極に接続されている第１トランジスタと；第１電極に接続されている第２トランジスタと；第１電圧で充電され、第１トランジスタに接続されている第１キャパシタと；第２電圧で充電され、第１キャパシタと第１ノードの間に接続されている第２キャパシタと；第３電圧で充電され、第１ノードに接続されている第３キャパシタと；第４電圧で充電され、第３キャパシタと第２トランジスタの間に接続されている第４キャパシタと；第５電圧を供給する第１電源と第１ノードの間に接続されている第３トランジスタと；第５電圧より低い第６電圧を供給する第２電源と第１ノードの間に接続されている第４トランジスタと；第１キャパシタ及び第２キャパシタの接続点と第１トランジスタとの間に接続され、第１電極の電圧を変更する第１経路と；第３キャパシタ及び第４キャパシタの接続点と第２トランジスタとの間に接続され、第１電極の電圧を変更する第２経路と；第２電極に接続されており、リセット期間の間に第２電極の電圧を漸進的に変更するリセット駆動回路と；を含むことを特徴とする、プラズマ表示装置が提供される。
【０００７】
リセット駆動回路は、第２電極と第７電圧を供給する第３電源との間に接続され、第２電極の電圧が漸進的に増加するように動作する第５トランジスタと；第２電極と第８電圧を供給する第４電源との間に接続され、第２電極の電圧が漸進的に減少するように動作する第６トランジスタと；を含み、アドレス期間で第１トランジスタ及び第２トランジスタを選択的に導通してもよい。
【０００８】
第１電源と第１キャパシタとの間に接続され、第４トランジスタの導通時に第１キャパシタ及び第２キャパシタを各々第１電圧及び第２電圧で充電する第１充電経路と；第２電源と第４キャパシタとの間に接続され、第３トランジスタの導通時に第３キャパシタ及び第４キャパシタを各々第３電圧及び第４電圧で充電する第２充電経路と；をさらに含んでいてもよい。
【０００９】
第１キャパシタと第１トランジスタとの間に接続される第７トランジスタと；第４キャパシタと第２トランジスタとの間に接続される第８トランジスタと；をさらに含んでいてもよい。
【００１０】
第１経路は、第１キャパシタ及び第２キャパシタの接続点と第１トランジスタとの間に直列に接続される第１インダクタ及び第９トランジスタを含み、第２経路は、第３キャパシタ及び第４キャパシタの接続点と第２トランジスタとの間に直列に接続される第２インダクタ及び第１０トランジスタを含んでいてもよい。
【００１１】
第５電圧は正の電圧であり、第６電圧は接地電圧であってもよい。また、第５電圧及び第６電圧は正の電圧であってもよい。また、第５電圧は正の電圧であり、第６電圧は負の電圧であってもよい。
【００１２】
第２電極に接続される第１１トランジスタと；第２電極に接続される第１２トランジスタと；第１電圧で充電され、第１１トランジスタに接続される第５キャパシタと；第２電圧で充電され、第５キャパシタと第２ノードの間に接続される第６キャパシタと；第３電圧で充電され、第２ノードに接続される第７キャパシタと；第４電圧で充電され、第７キャパシタと第１２トランジスタの間に接続される第８キャパシタと；第１電源と第２ノードとの間に接続される第１３トランジスタと；第２電源と第２ノードとの間に接続される第１４トランジスタと；第５キャパシタ及び第６キャパシタの接続点と第１１トランジスタとの間に接続され、第２電極の電圧を変更する第３経路と；第７キャパシタ及び第８キャパシタの接続点と第１２トランジスタとの間に接続され、第２電極の電圧を変更する第４経路と；をさらに含んでいてもよい。
【００１３】
第５キャパシタと第１１トランジスタとの間に接続される第１５トランジスタと；第８キャパシタと第１２トランジスタとの間に接続される第１６トランジスタと；をさらに含んでいてもよい。
【００１４】
また、上記課題を解決するために、本発明の別の観点によれば、表示動作を行う複数の第１電極と複数の第２電極を含むプラズマ表示装置を駆動する方法において、リセット期間で複数の第１電極に第１電圧を印加した状態で、複数の第２電極の電圧を漸進的に変更させる段階と；アドレス期間で複数の第１電極に順次に走査パルスを印加する段階と；維持期間において、第１ノードに第２電圧を供給した状態で、第１ノードと複数の第１電極との間に接続される第１キャパシタを通じて複数の第１電極の電圧を増加させる段階と；第１ノードに第２電圧を供給した状態で、第１ノードと複数の第１電極との間に接続される第２キャパシタを通じて複数の第１電極の電圧をさらに増加させる段階と；第１ノードに第２電圧より高い第３電圧を供給した状態で、第２キャパシタを通じて複数の第１電極の電圧をさらに増加させる段階と；第１ノードに第３電圧を供給した状態で、第２キャパシタを通じて複数の第１電極の電圧を減少させる段階と；第１ノードに第３電圧を供給した状態で、第１キャパシタを通じて複数の第１電極の電圧をさらに減少させる段階と；第１ノードに第２電圧を供給した状態で、第１キャパシタを通じて複数の第１電極の電圧をさらに減少させる段階と；を含むことを特徴とする、プラズマ表示装置の駆動方法が提供される。
【００１５】
維持期間において、第１ノードに第３電圧を供給した状態で、第２キャパシタ及び第２キャパシタと複数の第１電極との間に接続される第３キャパシタを通じて複数の第１電極に第４電圧を印加する段階と；第１ノードに第２電圧を供給した状態で、第１キャパシタ及び第１キャパシタと複数の第１電極との間に接続される第４キャパシタを通じて複数の第１電極に第５電圧を印加する段階と；を含んでいてもよい。
【００１６】
複数の第１電極に第４電圧を印加する段階は、第３電圧を供給する第１電源を通じて第１キャパシタ及び第４キャパシタを各々充電する段階を含み、複数の第１電極に第５電圧を印加する段階は、第２電圧を供給する第２電源を通って第２キャパシタ及び第３キャパシタを各々充電する段階を含んでいてもよい。
【００１７】
複数の第１電極に第４電圧を印加する段階は、複数の第２電極に第５電圧を印加する段階を含み、複数の第１電極に第５電圧を印加する段階は、複数の第２電極に第４電圧を印加する段階を含んでいてもよい。
【００１８】
リセット期間において、複数の第２電極に接続され、複数の第２電極の電圧が漸進的に増加するように動作する第１トランジスタを通じて複数の第２電極の電圧を漸進的に増加させる段階と；複数の第２電極に接続され、複数の第２電極の電圧が漸進的に減少するように動作する第２トランジスタを通じて複数の第２電極の電圧を漸進的に減少させる段階と；を含んでいてもよい。
【００１９】
第１キャパシタ〜第４キャパシタに各々充電される電圧は、第２電圧と第３電圧差の１／２に相当する電圧であってもよい。
【００２０】
また、上記課題を解決するために、本発明の別の観点によれば、表示動作を行う複数の第１電極と複数の第２電極を含むプラズマ表示装置の駆動装置において、第１入力端及び第２入力端を有し、複数の第１出力端が複数の第１電極に各々接続され、アドレス期間の間に第１入力端及び第２入力端の電圧を複数の第１電極の中で対応する第１電極に選択的に印加する走査集積回路と；第１電圧で充電され、第１入力端の間に接続される第１キャパシタと；第２電圧で充電され、第１キャパシタと第１ノードの間に接続される第２キャパシタと；第３電圧で充電され、第１ノードに接続される第３キャパシタと；第４電圧で充電され、第３キャパシタと第２入力端の間に接続される第４キャパシタと；第１キャパシタ及び第２キャパシタの接続点と走査集積回路の第１入力端との間に接続され、複数の第１電極の電圧を変更する第１経路と；第３キャパシタ及び第４キャパシタの接続点と走査集積回路の第２入力端との間に接続され、複数の第１電極の電圧を変更する第２経路と；第１ノードに第５電圧と第５電圧より低い第６電圧とを選択的に印加する第１スイッチング手段と；複数の第２電極に接続され、リセット期間の間に複数の第２電極の電圧を漸進的に変更するリセット駆動回路と；を含むことを特徴とする、駆動装置が提供される。
【００２１】
リセット駆動回路は、複数の第２電極と第７電圧を供給する第１電源との間に接続され、複数の第２電極の電圧が漸進的に増加するように動作する第１トランジスタと；複数の第２電極と第８電圧を供給する第２電源との間に接続され、複数の第２電極の電圧が漸進的に減少するように動作する第２トランジスタと；を含んでいてもよい。
【００２２】
第１キャパシタと第１入力端の間に接続される第３トランジスタと；第４キャパシタと第２入力端の間に接続される第４トランジスタと；をさらに含んでいてもよい。
【００２３】
複数の第２電極に接続される第５トランジスタと；複数の第２電極に接続される第６トランジスタと；第５トランジスタに接続される第７トランジスタと；第６トランジスタに接続される第８トランジスタと；第１電圧に充電され、第７トランジスタと第２ノードとの間に直列に接続される第５キャパシタと；第２電圧に充電され、第７トランジスタと第２ノードとの間に直列に接続される第６キャパシタと；第３電圧に充電され、第８トランジスタと第２ノードとの間に直列に接続される第７キャパシタと；第４電圧に充電され、第８トランジスタと第２ノードとの間に直列に接続される第８キャパシタと；第５キャパシタ及び第６キャパシタの接続点と第７トランジスタとの間に接続され、複数の第２電極の電圧を変更する第３経路と；第７キャパシタ及び第８キャパシタの接続点と第８トランジスタとの間に接続され、複数の第２電極の電圧を変更する第４経路と；第２ノードに第５電圧と第６電圧とを選択的に印加する第２スイッチング手段と；をさらに含んでいてもよい。
【発明の効果】
【００２４】
以上説明したように本発明によれば、維持放電駆動回路で耐圧の低いトランジスタを使用できるので、回路原価を節減できるプラズマ表示装置、駆動装置および駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００２５】
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００２６】
明細書全体において、ある部分が他の部分と“接続”されるという時、これは“直接的に接続”される場合だけでなく、その中間に他の素子を介して“電気的に接続”される場合も含む。また、ある部分がある構成要素を“含む”とすると言う時、これは特に排除を指示する記載のない限り、記載のない他の構成要素を除くものではなく、他の構成要素をさらに含み得ることを意味する。
【００２７】
なお、明細書全体において電圧を維持するという表現は、特定２点間の電位差が時間経過によって変化してもその変化が設計上許容される範囲内であるか、変化の原因が当業者の設計慣行では無視されている寄生成分による場合を含む。また放電電圧に比べて半導体素子（トランジスタ、ダイオードなど）のしきい電圧が非常に低いためにしきい電圧を０Ｖとみなして近似処理する。
【００２８】
まず、本発明の一実施形態によるプラズマ表示装置及びその駆動装置とその駆動方法について図面を参照して詳細に説明する。
【００２９】
図１は本発明の一実施形態によるプラズマ表示装置を示す説明図であり、図２は本発明の第１の実施形態による駆動波形を示す説明図である。図２では説明の便宜上１つのＡ電極、Ｙ電極及びＡ電極によって形成されるセルを基準に説明し、Ａ電極、Ｙ電極及びＡ電極を各々Ａ、Ｙ及びＸで示した。
【００３０】
図１に示したように、本発明の一実施形態によるプラズマ表示装置は、プラズマ表示パネル１００、制御部２００、アドレス電極駆動部３００、走査電極駆動部４００及び維持電極駆動部５００を含む。
【００３１】
プラズマ表示パネル１００は列方向に伸びる複数のアドレス電極（以下、“Ａ電極”、Ａ１〜Ａｍ）、そして行方向に互いに対をなしながら伸びる複数の維持電極（以下、“Ｘ電極”、Ｘ１〜Ｘｎ）及び走査電極（以下、“Ｙ電極”、Ｙ１〜Ｙｎ）を含む。一般にＸ電極（Ｘ１〜Ｘｎ）は各Ｙ電極（Ｙ１〜Ｙｎ）に対応して形成され、Ｘ電極とＹ電極が維持期間で画像を表示するための表示動作を行う。Ｙ電極（Ｙ１〜Ｙｎ）とＸ電極（Ｘ１〜Ｘｎ）はＡ電極（Ａ１〜Ａｍ）と直交するように配置される。この時、Ａ電極（Ａ１〜Ａｍ）とＸ及びＹ電極（Ｘ１〜Ｘｎ、Ｙ１〜Ｙｎ）の交差部にある放電空間がセル１１０を形成する。このようなプラズマ表示パネル１００の構造は一例に過ぎず、以下で説明する駆動波形が適用できる他の構造のパネルも本発明に適用してもよい。
【００３２】
制御部２００は外部から映像信号を受信してアドレス電極駆動制御信号、維持電極駆動制御信号及び走査電極駆動制御信号を出力する。そして、制御部２００は１つのフレームを複数のサブフィールドに分割して駆動し、各サブフィールドはアドレス期間及び維持期間を含む。
【００３３】
アドレス電極駆動部３００は制御部２００からの駆動制御信号によってＡ電極（Ａ１〜Ａｍ）に駆動電圧を印加する。
【００３４】
走査電極駆動部４００は制御部２００からの駆動制御信号によってＹ電極（Ｙ１〜Ｙｎ）に駆動電圧を印加する。
【００３５】
維持電極駆動部５００は制御部２００からの駆動制御信号によってＸ電極（Ｘ１〜Ｘｎ）に駆動電圧を印加する。
【００３６】
具体的に図２に示したように、各サブフィールドの維持期間の間にアドレス電極駆動部３００はＡ電極Ａに基準電圧（図２では０Ｖ）を印加した状態で、走査電極駆動部４００はＹ電極Ｙにハイレベル電圧２Ｖｓとローレベル電圧−Ｖｓを交互に有する維持放電パルスを当該サブフィールドの加重値に相当する回数だけ印加する。また、維持電極駆動部５００はＸ電極Ｘに維持放電パルスをＹ電極Ｙに印加される維持放電パルスと反対位相で印加する。このようにすると、各Ｙ電極と各Ｘ電極の電圧差が３Ｖｓと−３Ｖｓである状態を交互に有し、そのために点灯されるセルで維持放電が所定回数だけ繰り返して起こる。
【００３７】
次に、図２の維持放電パルスを供給する維持放電駆動回路について図３、図４及び図５Ａ〜図５Ｈを参照して詳細に説明する。
【００３８】
図３は図２の駆動波形を生成するための走査電極駆動部４００の維持放電駆動回路４１０を示す説明図である。図３では説明の便宜上複数のＹ電極（Ｙ１〜Ｙｎ）に接続される維持放電駆動回路４１０のみを示し、このような維持放電駆動回路４１０は図１の走査電極駆動部４００に形成されることができる。そして、維持放電駆動回路４１０では説明の便宜上１つのＸ電極Ｘと１つのＹ電極Ｙのみを示し、Ｘ電極ＸとＹ電極Ｙによって形成される容量性成分をパネルキャパシタＣｐで示した。
【００３９】
図３に示したように、維持放電駆動回路４１０はトランジスタ（Ｙｓ、Ｙｇ、Ｙ１、Ｙ２、ＹＨ、ＹＬ、Ｓｃｈ、Ｓｃｌ）、キャパシタ（Ｃｓｔ１、Ｃｓｔ２、Ｃｓｔ３、Ｃｓｔ４）、インダクタ（Ｌ１、Ｌ２）、ダイオード（Ｄ１、Ｄ２）及び走査集積回路（以下、“走査ＩＣ”）４１１を含む。図３ではトランジスタ（Ｙｓ、Ｙｇ、Ｙ１、Ｙ２、ＹＨ、ＹＬ、Ｓｃｈ、Ｓｃｌ）をｎチャンネル電界効果トランジスタ、特にＮＭＯＳ（ｎ−ｃｈａｎｎｅｌ  ｍｅｔａｌ  ｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタで示し、これらトランジスタ（Ｙｓ、Ｙｇ、Ｙ１、Ｙ２、ＹＨ、ＹＬ、Ｓｃｈ、Ｓｃｌ）はソースからドレイン方向にボディーダイオードを形成することができる。そしてＮＭＯＳトランジスタの代わりに類似の機能をする他のトランジスタをこれらトランジスタ（Ｙｓ、Ｙｇ、Ｙ１、Ｙ２、ＹＨ、ＹＬ、Ｓｃｈ、Ｓｃｌ）として用いることができる。また、図３ではトランジスタ（Ｙｓ、Ｙｇ、Ｙ１、Ｙ２、ＹＨ、ＹＬ、Ｓｃｈ、Ｓｃｌ）を各々１つのトランジスタで示したが、トランジスタ（Ｙｓ、Ｙｇ、Ｙ１、Ｙ２、ＹＨ、ＹＬ、Ｓｃｈ、Ｓｃｌ）は各々並列に接続された複数のトランジスタで形成されてもよい。
【００４０】
図３を参照すると、走査ＩＣ４１１は第１入力端Ｂ１及び第２入力端Ｂ２を有し、出力端ＣがパネルキャパシタＣｐのＹ電極Ｙに接続される。このような走査ＩＣ４１１はアドレス期間で点灯されるセルを選択するために第１入力端Ｂ１の電圧と第２入力端Ｂ２の電圧を対応するＹ電極Ｙに選択的に印加する。図３では走査ＩＣ４１１に１つのＹ電極Ｙが接続されることを示したが、走査ＩＣ４１１が複数の出力端Ｃを有してもよい。つまり、走査ＩＣ４１１の複数の出力端Ｃに複数のＹ電極（Ｙ１〜Ｙｋ）が接続されてもよい。この時、走査ＩＣ４１１の出力端個数がＹ電極（Ｙ１〜Ｙｎ）の個数より少ない場合には、複数の走査ＩＣ４１１を用いることができる。走査ＩＣ４１１はトランジスタ（Ｓｃｈ、Ｓｃｌ）を含む。トランジスタＳｃｈのソースとトランジスタＳｃｌのドレインが各々パネルキャパシタＣｐのＹ電極に接続され、トランジスタＳｃｈのドレインは走査ＩＣ４１１の第１入力端Ｂ１に接続され、トランジスタＳｃｌのソースは走査ＩＣ４１１の第２入力端Ｂ２に接続される。トランジスタＳｃｈのドレインにトランジスタ（ＹＨ）のソースが接続され、トランジスタＳｃｌのソースにトランジスタＹＬのドレインが接続される。そして、トランジスタＹＨのドレインとノードＮ１の間に２つのキャパシタ（Ｃｓｔ１、Ｃｓｔ２）が直列に接続され、トランジスタＹＬのソースとノードＮ１の間に２つのキャパシタ（Ｃｓｔ３、Ｃｓｔ４）が直列に接続される。キャパシタ（Ｃｓｔ１、Ｃｓｔ２）の接続点と走査ＩＣ４１１の第１入力端Ｂ１の間にインダクタＬ１及びトランジスタＹ１が直列に接続され、キャパシタ（Ｃｓｔ３、Ｃｓｔ４）の接続点と走査ＩＣ４１１の第２入力端Ｂ２の間にインダクタＬ２及びトランジスタＹ２が直列に接続される。この時、インダクタＬ１とトランジスタＹ１の位置は互いに変ってもよく、インダクタＬ２及びトランジスタＹ２もまた、互いに変ってもよい。
【００４１】
トランジスタＹｓのドレインは維持放電パルスのハイレベル電圧２Ｖｓとローレベル電圧−Ｖｓとの差である３Ｖｓの２／３に相当する電圧Ｖｓを供給する電源Ｖｓに接続され、トランジスタＹｓのソースはノードＮ１に接続される。そして、トランジスタＹｇのソースは維持放電パルスのハイレベル電圧２Ｖｓとローレベル電圧−Ｖｓとの差である３Ｖｓの１／３に相当する０Ｖ電圧を供給する接地端０に接続され、トランジスタＹｇのドレインはノードＮ１に接続される。この時、２つのトランジスタＹｓ、ＹｇはノードＮ１にＶｓ電圧又は０Ｖ電圧を選択的に印加するスイッチング手段として動作する。
【００４２】
なお、電源ＶｓにダイオードＤ１のアノードが接続され、キャパシタＣｓｔ１にダイオードＤ１のカソードが接続される。また、接地端０にダイオードＤ２のカソードが接続され、キャパシタＣｓｔ４にダイオードＤ２のアノードが接続される。この時、ダイオードＤ１はトランジスタＹｇの導通時にキャパシタ（Ｃｓｔ１、Ｃｓｔ２）を各々電圧Ｖｓ／２で充電する充電経路を形成し、この充電経路によってキャパシタ（Ｃｓｔ１、Ｃｓｔ２）は各々電圧Ｖｓ／２で充電される。同様に、ダイオードＤ２はトランジスタＹｓの導通時にキャパシタ（Ｃｓｔ３、Ｃｓｔ４）を各々電圧Ｖｓ／２で充電する充電経路を形成し、この充電経路によってキャパシタ（Ｃｓｔ３、Ｃｓｔ４）は各々電圧Ｖｓ／２で充電される。ダイオードＤ１、Ｄ２の代わりに充電経路を形成することができる他の素子（例えば、トランジスタ）を用いることもできる。
【００４３】
次に、図３の維持放電駆動回路４１０の動作について図４、図５Ａ〜図５Ｈを参照して詳細に説明する。
【００４４】
図４は図２の駆動波形を生成するための維持放電駆動回路４１０の信号タイミングを示す図面であり、図５Ａ〜図５Ｈは各々図４の信号タイミングによる図３の維持放電駆動回路４１０の動作を示す図面である。モード１（Ｍ１）が開始する前にトランジスタ（Ｙｇ、ＹＬ、Ｓｃｌ）が導通してＹ電極に−Ｖｓ電圧が印加されることを仮定する。
【００４５】
図４及び図５Ａを参照すると、モード１（Ｍ１）ではトランジスタＹ２が導通状態になり、トランジスタ（ＹＬ、Ｓｃｌ）が遮断状態になることで、接地端０、トランジスタＹｇのボディーダイオード、キャパシタＣｓｔ３、インダクタＬ２、トランジスタＹ２、トランジスタＳｃｌのボディーダイオード及びパネルキャパシタＣｐのＹ電極Ｙの経路で共振が発生する（経路を図５Ａの丸１で示す）。その結果、キャパシタＣｓｔ３に充電されたエネルギーがインダクタＬ２を通ってＹ電極Ｙに注入され、Ｙ電極Ｙの電圧が−Ｖｓから０Ｖまで増加する。この時、トランジスタＹｓのソースには０Ｖ電圧が印加されるので、トランジスタＹｓのドレインとソースの間にはＶｓ電圧がかかる。つまり、トランジスタＹｓはＶｓ電圧を耐圧として有するトランジスタを用いることができる。
【００４６】
次いで、図５Ｂに示すように、モード２（Ｍ２）ではトランジスタＳｃｈが導通状態になり、トランジスタＹ２が遮断状態になることで、接地端０、トランジスタＹｇのボディーダイオード、キャパシタＣｓｔ２、インダクタＬ１、トランジスタＹ１のボディーダイオード、トランジスタＳｃｈ及びパネルキャパシタＣｐのＹ電極Ｙの経路で共振が発生する（経路を図５Ｂの丸２で示す）。その結果、キャパシタＣｓｔ２に充電されたエネルギーがインダクタＬ１を通ってＹ電極Ｙに注入され、Ｙ電極Ｙの電圧が０ＶからＶｓまで増加する。
【００４７】
次いで、図５Ｃに示すように、モード３（Ｍ３）ではトランジスタＹｓが導通状態になり、トランジスタＹｇが遮断状態になるので、電源Ｖｓ、トランジスタＹｓ、キャパシタＣｓｔ２、インダクタＬ１、トランジスタＹ１のボディーダイオード、トランジスタＳｃｈ及びパネルキャパシタＣｐのＹ電極Ｙの経路で共振が発生する（経路を図５Ｃの丸３で示す）。その結果、キャパシタＣｓｔ２に充電されたエネルギーがインダクタＬ１を通ってＹ電極Ｙに注入され、Ｙ電極Ｙの電圧がＶｓから２Ｖｓまで増加する。この時、トランジスタＹｇのドレインにはＶｓ電圧が印加されるので、トランジスタＹｇのドレインとソースの間にはＶｓ電圧がかかる。つまり、トランジスタＹｇはＶｓ電圧を耐圧として有するトランジスタを用いることができる。
【００４８】
次いで、図５Ｄに示すように、モード４（Ｍ４）ではトランジスタＹＨが導通状態になることで、電源Ｖｓ、トランジスタＹｓ、キャパシタ（Ｃｓｔ２、Ｃｓｔ１）、トランジスタ（ＹＨ、Ｓｃｈ）及びパネルキャパシタＣｐのＹ電極Ｙの経路を通ってＹ電極Ｙに２Ｖｓの電圧が印加される（経路を図５Ｄの丸４で示す）。また、図５Ｄのように電源Ｖｓ、トランジスタＹｓ、キャパシタ（Ｃｓｔ３、Ｃｓｔ４）、ダイオードＤ２及び接地端０の経路を通って、キャパシタ（Ｃｓｔ３、Ｃｓｔ４）には各々Ｖｓ／２の電圧が充電される（経路を図５Ｄの丸４’で示す）。この時、トランジスタＳｃｈのソース電圧が２Ｖｓで、トランジスタＹＬのソース電圧が０Ｖであるので、トランジスタＳｃｌのドレインとトランジスタＹＬのソースの間には２Ｖｓの電圧がかかる。つまり、各トランジスタ（Ｓｃｌ、ＹＬ）はＶｓ電圧を耐圧として有するトランジスタを用いることができる。また、トランジスタＹ１のソース電圧が３Ｖｓ／２で、トランジスタＹ１のドレイン電圧がＶｓであるので、トランジスタＹ１のドレインとソースの間にはＶｓ／２の電圧がかかる。つまり、Ｖｓ／２電圧を耐圧として有するトランジスタをトランジスタＹ１として用いることができる。
【００４９】
次いで、図５Ｅに示すように、モード５（Ｍ５）ではトランジスタＹ１が導通状態になり、トランジスタ（ＹＨ、Ｓｃｈ）が遮断状態になるので、パネルキャパシタＣｐのＹ電極Ｙ、トランジスタＳｃｈのボディーダイオード、トランジスタＹ１、インダクタＬ１、キャパシタＣｓｔ２、トランジスタＹｓのボディーダイオード及び電源Ｖｓの経路で共振が発生する（経路を図５Ｅの丸５で示す）。その結果、パネルキャパシタＣｐに貯蔵されたエネルギーがインダクタＬ１を通って電源Ｖｓに回収され、Ｙ電極Ｙの電圧が２ＶｓからＶｓまで減少する。
【００５０】
次いで、図５Ｆに示すように、モード６（Ｍ６）ではトランジスタＳｃｌが導通状態になり、トランジスタＹ１が遮断状態になるので、パネルキャパシタＣｐのＹ電極Ｙ、トランジスタＳｃｌ、トランジスタＹ２のボディーダイオード、インダクタＬ２、キャパシタＣｓｔ３、トランジスタＹｓのボディーダイオード及び電源Ｖｓの経路で共振が発生する（経路を図５Ｆの丸６で示す）。その結果、パネルキャパシタＣｐに貯蔵されたエネルギーがインダクタＬ２を通って電源Ｖｓに回収され、Ｙ電極Ｙの電圧がＶｓから０Ｖまで減少する。
【００５１】
次いで、図５Ｇに示すように、モード７（Ｍ７）ではトランジスタＹｇが導通状態になり、トランジスタＹｓが遮断状態になるので、パネルキャパシタＣｐのＹ電極Ｙ、トランジスタＳｃｌ、トランジスタＹ２のボディーダイオード、インダクタＬ２、キャパシタＣｓｔ３、トランジスタＹｇ及び接地端０の経路で共振が発生する（経路を図５Ｇの丸７で示す）。その結果、パネルキャパシタＣｐに貯蔵されたエネルギーがインダクタＬ２を通って接地端０に回収され、Ｙ電極Ｙの電圧が０Ｖから−Ｖｓまで減少する。
【００５２】
最後に、図５Ｈに示すように、モード８（Ｍ８）でトランジスタＹＬが導通状態になるので、パネルキャパシタＣｐのＹ電極Ｙ、トランジスタ（Ｓｃｌ、ＹＬ）、キャパシタ（Ｃｓｔ４、Ｃｓｔ３）、トランジスタＹｇ及び接地端０の経路を通ってＹ電極Ｙに−Ｖｓの電圧が印加される（経路を図５Ｈの丸８で示す）。また、図５Ｈのように、電源Ｖｓ、ダイオードＤ１、キャパシタ（Ｃｓｔ１、Ｃｓｔ２）、トランジスタＹｇ及び接地端０の経路を通ってキャパシタ（Ｃｓｔ１、Ｃｓｔ２）には各々Ｖｓ／２の電圧が充電される（経路を図５Ｈの丸８’で示す）。この時、トランジスタＹＨのドレイン電圧がＶｓで、トランジスタＳｃｈのソース電圧が−Ｖｓであるので、トランジスタＳｃｈのソースとトランジスタＹＨのドレインの間には２Ｖｓの電圧がかかる。つまり、各トランジスタ（Ｓｃｈ、ＹＨ）はＶｓの電圧を耐圧として有するトランジスタを用いることができる。また、トランジスタＹ２のドレイン電圧が−Ｖｓ／２で、トランジスタＹ２のソース電圧が−Ｖｓであるので、トランジスタＹ２のドレインとソースの間にはＶｓ／２の電圧がかかる。つまり、Ｖｓ／２の電圧を耐圧として有するトランジスタをトランジスタＹ２として用いることができる。
【００５３】
このように、トランジスタ（Ｓｃｈ、Ｓｃｌ、Ｙｓ、Ｙｇ、ＹＨ、ＹＬ）は維持放電パルスのハイレベル電圧２Ｖｓとローレベル電圧−Ｖｓの差である３Ｖｓの１／３、つまり、Ｖｓの電圧を耐圧として有するトランジスタを用いることができ、トランジスタ（Ｙ１、Ｙ２）は維持放電パルスのハイレベル電圧２Ｖｓとローレベル電圧−Ｖｓの差である３Ｖｓの１／６、つまり、Ｖｓ／２の電圧を耐圧として有するトランジスタを用いることができる。そして、維持期間の間にモード１〜モード８（Ｍ１〜Ｍ８）が当該サブフィールドの加重値に相当する回数だけ繰り返されて、Ｙ電極に２Ｖｓの電圧と−Ｖｓの電圧とが交互に印加される。
【００５４】
以上、図５Ａ〜図５Ｈを参照して本発明の第１実施形態による駆動波形を生成することを説明した。図２に示された駆動波形は各Ｙ電極と各Ｘ電極の電圧差が３Ｖｓと−３Ｖｓである状態を交互に有する。この時、３Ｖｓの電圧の大きさがＶｓ’の電圧の大きさと同一であれば、図６Ａ〜図６Ｃのような駆動波形を印加することもできる。
【００５５】
図６Ａ〜図６Ｃは各々本発明の第２〜第４の実施形態によるプラズマ表示装置の駆動波形を示す説明図である。図６Ａ〜図６Ｃでは説明の便宜上１つのＡ電極、Ｙ電極及びＡ電極によって形成されるセルを基準に説明し、Ａ電極、Ｙ電極及びＡ電極を各々Ａ、Ｙ及びＸで示した。
【００５６】
図６Ａに示されているように、維持期間の間に走査電極駆動部４００はＹ電極Ｙにハイレベル電圧Ｖｓ’及びローレベル電圧（０Ｖ）を交互に有する維持放電パルスを当該サブフィールドの加重値に相当する回数だけ印加し、維持電極駆動部５００はＸ電極Ｘに維持放電パルスをＹ電極Ｙに印加される維持放電パルスと反対位相で印加することができる。そして、図６ｂに示されているように、走査電極駆動部４００はＹ電極Ｙにハイレベル電圧Ｖｓ’／２及びローレベル電圧−Ｖｓ’／２を交互に有する維持放電パルスを当該サブフィールドの加重値に相当する回数だけ印加し、維持電極駆動部５００はＸ電極Ｘに維持放電パルスをＹ電極Ｙに印加される維持放電パルスと反対位相で印加することができる。このようにしても、各Ｙ電極Ｙと各Ｘ電極Ｘの電圧差がＶｓ’と−Ｖｓ’である状態を交互に有し、その結果点灯される放電セルで維持放電が所定回数だけ繰り返して行われる。
【００５７】
なお、本発明の第２及び第３の実施形態とは異なり、Ｘ電極ＸとＹ電極Ｙのうちのいずれかの電極にのみ維持放電パルスが印加されることもできる。つまり、図６Ｃに示されているように、維持期間でＸ電極Ｘに０Ｖ電圧が印加された状態で、Ｙ電極Ｙに対し、電圧がＶｓ’と−Ｖｓ’である状態を交互に有する維持放電パルスを印加することもできる。このようにしても、各Ｙ電極Ｙと各Ｘ電極Ｘの電圧差がＶｓ’と−Ｖｓ’である状態を交互に有し、その結果点灯される放電セルで維持放電が所定回数だけ繰り返して行われる。
【００５８】
また、図３の維持放電駆動回路４１０から本発明の第２〜第４実施形態による駆動波形を生成することもできる。具体的に、図３の維持放電駆動回路４１０でトランジスタＹ１のドレインを２Ｖｓ’／３の電圧を供給する電源２Ｖｓ’／３に接続し、トランジスタＹ１のソースをＶｓ’／３の電圧を供給する電源Ｖｓ’／３に接続すると、図５Ａ〜図５Ｈに示された経路を通ってＹ電極にＶｓ’電圧と０Ｖ電圧を交互に有する維持放電パルスを印加することができる。そして図３の維持放電駆動回路４１０でトランジスタＹ１のドレインをＶｓ’／６の電圧を供給する電源Ｖｓ’／６に接続し、トランジスタＹ３のソースを−Ｖｓ’／６の電圧を供給する電源−Ｖｓ’／６に接続すると、図５Ａ〜図５Ｈに示された経路を通ってＹ電極にＶｓ’／２電圧と−Ｖｓ’／２電圧を交互に有する維持放電パルスを印加することができる。また、図３の維持放電駆動回路４１０でトランジスタＹ１のドレインをＶｓ’／３の電圧を供給する電源Ｖｓ’／３に接続し、トランジスタＹ３のソースを−Ｖｓ’／３の電圧を供給する電源−Ｖｓ’／３に接続すると、図５Ａ〜図５Ｈに示された経路を通ってＹ電極にＶｓ’の電圧と−Ｖｓ’の電圧とを交互に有する維持放電パルスを印加することができる。この時、Ｘ電極には０Ｖ電圧が印加される。
【００５９】
一般に、リセット期間で漸進的に増加する電圧波形と漸進的に減少する電圧波形を利用して放電セルを初期化している。しかし、図５Ａ〜図５Ｈの駆動回路では走査ＩＣ４１１が維持放電パルスを印加するためのスイッチとして使用されるので、走査電極駆動部４００には漸進的に増加する電圧波形及び漸進的に減少する電圧波形を生成するための回路素子を構成することが難しい。したがって、維持電極駆動部５００に漸進的に増加する電圧波形及び漸進的に減少する電圧波形を生成するための回路素子を構成しなければならない。図７はＸ電極に接続される駆動回路５１０を示した図面である。
【００６０】
図７に示したように、駆動回路５１０はリセット駆動回路５１１、アドレス駆動回路５１２及び維持放電駆動回路５１３を含む。
【００６１】
リセット駆動回路５１１はトランジスタ（Ｘｒｒ、Ｘｆｒ、Ｘｐｐ、Ｘｐｎ）、キャパシタＣｓｅｔ、ダイオードＤ３、Ｄ４を含む。Ｖｓｅｔの電圧を供給する電源Ｖｓｅｔにドレインが接続されるトランジスタＸｒｒのソースがＸ電極Ｘに接続される。トランジスタＸｒｒのドレインに第１端が接続されるキャパシタＣｓｅｔの第２端がトランジスタＸｐｐのソースに接続される。このキャパシタＣｓｅｔにはＶｓｅｔの電圧が充電される。そして、トランジスタＸｐｐのドレインがトランジスタＸｒｒのソースに接続される。この時、トランジスタＸｒｒのボディーダイオードによる電流経路を遮断するために、トランジスタＸｒｒのボディーダイオードと反対方向にダイオードＤ３が電源ＶｓｅｔとトランジスタＸｐｐの間に接続される。トランジスタＸｐｐのドレインとトランジスタＸｒｒのソースの間の接続点にトランジスタＸｐｎのドレインが接続され、トランジスタＸｐｎのソースがＸ電極Ｘに接続される。そして、Ｖｎｆの電圧を供給する電源Ｖｎｆにソースが接続されるトランジスタＸｆｒのドレインがＸ電極Ｘに接続される。この時、トランジスタＸｆｒのボディーダイオードによる電流を遮断するために、トランジスタＸｆｒのボディーダイオードと反対方向にダイオードＤ４がＸ電極ＸとトランジスタＸｆｒの間に接続される。トランジスタＸｒｒは導通時にＸ電極Ｘの電圧をＶｓｅｔ電圧まで徐々に上昇するようにドレインからソースに微細な電流が流れるように動作し、トランジスタＸｆｒは導通時にＸ電極Ｘの電圧をＶｎｆ電圧まで徐々に減少するようにドレインからソースに微細な電流が流れるように動作する。アドレス駆動回路５１２はトランジスタＸｂを含む。トランジスタＸｂはＶｂ電圧を供給する電源ＶｂとＸ電極Ｘの間に接続され、トランジスタＸｂは２つのトランジスタがバックツーバック（ｂａｃｋ−ｔｏ−ｂａｃｋ）形態で形成される。この時、トランジスタＸｂにボディーダイオードがなければ、トランジスタＸｂは１つのトランジスタで形成することができる。
【００６２】
維持放電駆動回路５１３はＸ電極Ｘと接続されるノードＮ２に接続され、図３の維持放電駆動回路４１０と類似している。但し、Ｘ電極Ｘに接続される駆動回路５１０には走査ＩＣ４１１がない。したがって、ノードＮ２にソースが接続されるトランジスタＸｒ１とノードＮ２にドレインが接続されるトランジスタ（Ｘｆ２が維持放電駆動回路４１０で走査ＩＣ４１１の２つのトランジスタ（Ｓｃｈ、Ｓｃｌ）に各々対応している。そしてトランジスタＸｆ１がトランジスタＹ１に対応し、トランジスタＸｒ２がトランジスタＹ２に対応する。
【００６３】
一方、図７で維持放電駆動回路５１３を図３に示した維持放電駆動回路４１０と同じように示したが、図６Ｃの駆動波形を生成しなければならない場合には、維持期間の間にＸ電極が０Ｖでバイアスされるので、維持放電駆動回路５１３が無くてもよい。但し、この場合には、Ｘ電極に０Ｖ電圧を伝達するためのトランジスタが接地端０とＸ電極Ｘの間に接続されなければならない。
【００６４】
次に、図７に示された駆動回路５１０を利用してＸ電極Ｘにリセット波形を印加する動作過程を図８、図９Ａ及び図９Ｂを参照して説明する。
【００６５】
図８は本発明の第５の実施形態によるプラズマ表示装置の駆動波形を示した説明図であり、図９Ａ及び図９Ｂは各々図８に示されたリセット波形を生成するための駆動回路５１０の動作を示した説明図である。
【００６６】
図８及び図９Ａに示したように、リセット期間の下降期間前にトランジスタ（Ｘｇ、ＸＬ、Ｘｆ２、Ｘｐｐ）が導通状態となることで、パネルキャパシタＣｐのＸ電極Ｘ、トランジスタＸｐｎのボディーダイオード、トランジスタ（Ｘｐｐ、Ｘｆ２、ＸＬ）、キャパシタ（Ｃｓｔ４、Ｃｓｔ３）、トランジスタＸｇ及び接地端０の経路を通ってＸ電極に-Ｖｓ電圧が印加される（経路を図９Ａの丸ａで示す）。
【００６７】
その後、リセット期間の下降期間では図５Ｄに示された経路（図５Ｄの丸４で示す経路）を通じてＹ電極Ｙに２Ｖｓの電圧を印加した状態でトランジスタ（Ｘｇ、ＸＬ、Ｘｆ２、Ｘｐｐ）が遮断されてトランジスタＸｆｒが導通することで、パネルキャパシタＣｐのＸ電極Ｘ、ダイオードＤ４、トランジスタＸｆｒ及び電源Ｖｎｆの経路を通ってＸ電極の電圧が−ＶｓからＶｎｆまで漸進的に減少する（経路を図９Ａの丸ｂで示す）。その結果、Ｘ電極Ｘの電圧が減少する間にＹ電極ＹとＸ電極Ｘの間で微弱なリセット放電が起こり、Ｙ電極Ｙには（−）壁電荷が形成され、Ｘ電極Ｘ及びＡ電極Ａには（＋）壁電荷が形成される。
【００６８】
リセット期間の上昇期間では図５Ｈに示された経路（図５Ｈの丸８で示す経路）を通じてＹ電極に−Ｖｓ電圧を印加した状態でトランジスタＹｆｒが遮断されトランジスタ（ＸＨ、Ｘｒ１、Ｘｐｎ）が導通することで、接地端０、トランジスタ（Ｘｇ、Ｘｓ）のボディーダイオード、ダイオードＤ１、トランジスタ（ＸＨ、Ｘｒ１）、トランジスタＸｐｐのボディーダイオード、トランジスタＸｐｎ及びパネルキャパシタＣｐのＸ電極Ｘの経路を通じてＸ電極Ｘに０Ｖの電圧が印加される（経路を図９Ａの丸ｃで示す）。その後、リセット期間の上昇期間ではトランジスタＸｒｒが導通することで、接地端０、トランジスタ（Ｘｇ、Ｘｓ）のボディーダイオード、ダイオードＤ１、トランジスタ（ＸＨ、Ｘｒ１）、キャパシタＣｓｅｔ、トランジスタ（Ｘｒｒ、Ｘｐｎ）及びパネルキャパシタＣｐのＸ電極Ｘの経路を通じて、Ｘ電極Ｘの電圧が０ＶからＶｓｅｔまで漸進的に増加する（経路を図９Ａの丸ｄで示す）。その結果、Ｘ電極Ｘの電圧が減少する間にＹ電極ＹとＸ電極Ｘの間で微弱なリセット放電が起こり、Ｙ電極Ｙに形成された（−）壁電荷とＸ電極Ｘ及びＡ電極Ａに形成された（＋）壁電荷が消去されて放電セルが初期化する。一般に−（Ｖｓ＋Ｖｓｅｔ）電圧の大きさはＹ電極ＹとＸ電極Ｘの間の放電開始電圧の近くに設定される。その結果、Ｙ電極ＹとＸ電極Ｘの間の壁電圧がほぼ０Ｖになり、アドレス期間でアドレス放電が起こらないセルが維持期間で誤放電することを防止することができる。
【００６９】
次いで、図９Ｂに示すように、アドレス期間でトランジスタ（ＸＨ、Ｘｒ１、Ｘｒｒ）が遮断されてトランジスタＸｂが導通することで、電源Ｖｂ、トランジスタ（Ｘｂ、Ｘｐｎ）及びパネルキャパシタＣｐのＸ電極Ｘの経路を通ってＸ電極ＸにＶｂ電圧が印加される（経路を図９Ｂの丸ｅで示す）。この時、図５Ｈに示された経路を通じて発光するセルを選択するためにＹ電極ＹにＶｓｃＬ（＝−Ｖｓ）電圧を印加し（図５Ｈの丸８で示す経路）、電源Ｖｓ、ダイオードＤ１、トランジスタ（ＹＨ、Ｙｒ１、Ｓｃｈ）及びパネルキャパシタＣｐのＹ電極Ｙの経路を通ってＶｓｃＬ電圧が印加されないＹ電極ＹにＶｓｃＨ（＝Ｖｓ）の電圧を印加することができる。また、ＶｓｃＬの電圧が印加されたＹ電極ＹとＶｂの電圧が印加されたＸ電極Ｘによって形成される複数の放電セルの中で点灯されるセルを通過するＡ電極にＶａの電圧を印加する。
【００７０】
なお、維持期間での動作は図５Ａ〜図５Ｈで説明したことと同様な経路を通じてＸ電極Ｘに２Ｖｓの電圧と−Ｖｓの電圧とを交互に有する維持放電パルスがＹ電極Ｙに印加される維持放電パルスと反対位相で印加されることができる。
【００７１】
一方、リセット期間の上昇期間及びアドレス期間でＸ電極ＸとＹ電極Ｙに印加された電圧レベルを変更することもできる。以下ではこのような実施形態について図１０を参照して詳細に説明する。
【００７２】
図１０は本発明の第６の実施形態によるプラズマ表示装置の駆動波形を示した図面である。
【００７３】
図１０に示したように、リセット期間の上昇期間でＹ電極Ｙに０Ｖ電圧を印加し、Ｘ電極Ｘの電圧をＶｓから（Ｖｓｅｔ＋Ｖｓ）まで漸進的に増加させることができる。そして、アドレス期間でＸ電極Ｘに（Ｖｂ＋Ｖｓ）の電圧を印加した状態で点灯されるセルのＹ電極ＹにＶｓｃＬ（＝０Ｖ）電圧を印加することもできる。このようにしてもＹ電極ＹとＸ電極Ｘの電圧の差は図８と同一になる。また、図１１に示す駆動波形のように、図８の駆動波形のリセット期間で各電極に形成された壁電荷と反対極性の壁電荷を形成することもできる。また、図１２に示す駆動波形のように、図１０の駆動波形のリセット期間で各電極に形成された壁電荷と反対極性の壁電荷を形成することもできる。
【００７４】
図１１及び図１２は各々本発明の第７及び第８の実施形態によるプラズマ表示装置の駆動波形を示した説明図である。
【００７５】
図１１に示したように、リセット期間の上昇期間でＹ電極Ｙに−Ｖｓの電圧を印加し、Ｘ電極Ｘの電圧を２ＶｓからＶｓｅｔまで漸進的に増加させる。そして、リセット期間の下降期間でＹ電極ＹにＶｓの電圧を印加し、Ｘ電極Ｘの電圧を０ＶからＶｎｆまで漸進的に減少させる。その結果、Ｘ電極Ｘの電圧が増加する間にＹ電極ＹとＸ電極Ｘの間及びＹ電極ＹとＡ電極Ａの間で弱放電が起こり、Ｙ電極Ｙには（＋）壁電荷が形成され、Ｘ電極Ｘ及びＡ電極Ａには（−）壁電荷が形成され、Ｘ電極Ｘの電圧が減少する間にＹ電極ＹとＸ電極Ｘの間及びＹ電極ＹとＡ電極Ａの間で弱放電が起こり、Ｙ電極Ｙに形成された（＋）壁電荷とＸ電極Ｘ及びＡ電極Ａに形成された（−）壁電荷が消去されて放電セルが初期化する。
【００７６】
次いで、アドレス期間で発光するセルを選択するために、Ｙ電極Ｙ及びＡ電極ＡにＶｓｃＨ（＝２Ｖｓ）の電圧及び０Ｖの電圧を印加する。この時、ＶｓｃＨの電圧が印加されないＹ電極ＹにはＶｓｃＬ（＝Ｖｓ）の電圧を印加し、０Ｖの電圧が印加されないＡ電極ＡにはＶｓの電圧が印加される。そのため、リセット期間でＹ電極ＹとＡ電極Ａの間に形成された壁電圧と２Ｖｓ電圧によってＹ電極ＹとＡ電極Ａの間でアドレス放電が起こる。その結果、Ｙ電極Ｙには（−）壁電荷が形成されてＸ電極Ｘ及びＡ電極Ａには（−）壁電荷が形成される。
【００７７】
維持期間でＹ電極ＹとＸ電極Ｘに維持放電パルスを反対位相で印加する。この時、アドレス期間でアドレス放電が起こったセルでＹ電極Ｙに対するＸ電極Ｘの壁電圧の高い電圧で形成されたので、Ｘ電極Ｘに先に−Ｖｓの電圧が印加される。
【００７８】
このように、本発明の第７の実施形態による駆動波形は、図８でＹ電極ＹとＸ電極Ｘに印加された電圧の極性を反対にした波形と同一である。したがって、Ｙ電極ＹとＸ電極Ｘの電圧差の大きさは図８と同一になるので、現れる作用効果も図８と同一である。
【００７９】
なお、図１２に示されているように、本発明の第８の実施形態による駆動波形は図１０でＹ電極ＹとＸ電極Ｘに印加された電圧の極性を反対にした波形と同一である。このようにしても、Ｙ電極ＹとＸ電極Ｘの電圧差の大きさは図１０と同一になるので、現れる作用効果も図１０と同一である。
【００８０】
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【図面の簡単な説明】
【００８１】
【図１】本発明の実施形態によるプラズマ表示装置を示す図面である。
【図２】本発明の第１実施形態による駆動波形を示す図面である。
【図３】図２の駆動波形を生成するための走査電極駆動部４００の維持放電駆動回路４１０を示す図面である。
【図４】図２の駆動波形を生成するための維持放電駆動回路４１０の信号タイミングを示す図面である。
【図５Ａ】図４の信号タイミングによる図３の維持放電駆動回路４１０の動作を示す図面である。
【図５Ｂ】図４の信号タイミングによる図３の維持放電駆動回路４１０の動作を示す図面である。
【図５Ｃ】図４の信号タイミングによる図３の維持放電駆動回路４１０の動作を示す図面である。
【図５Ｄ】図４の信号タイミングによる図３の維持放電駆動回路４１０の動作を示す図面である。
【図５Ｅ】図４の信号タイミングによる図３の維持放電駆動回路４１０の動作を示す図面である。
【図５Ｆ】図４の信号タイミングによる図３の維持放電駆動回路４１０の動作を示す図面である。
【図５Ｇ】図４の信号タイミングによる図３の維持放電駆動回路４１０の動作を示す図面である。
【図５Ｈ】図４の信号タイミングによる図３の維持放電駆動回路４１０の動作を示す図面である。
【図６Ａ】本発明の第２の実施形態によるプラズマ表示装置の駆動波形を示す図面である。
【図６Ｂ】本発明の第３の実施形態によるプラズマ表示装置の駆動波形を示す図面である。
【図６Ｃ】本発明の第４の実施形態によるプラズマ表示装置の駆動波形を示す図面である。
【図７】Ｘ電極に接続される駆動回路５１０を示す図面である。
【図８】本発明の第５の実施形態によるプラズマ表示装置の駆動波形を示す図面である。
【図９Ａ】図８に示されたリセット波形を生成するための駆動回路５１０の動作を示す図面である。
【図９Ｂ】図８に示されたリセット波形を生成するための駆動回路５１０の動作を示す図面である。
【図１０】本発明の第６の実施形態によるプラズマ表示装置の駆動波形を示す図面である。
【図１１】本発明の第７の実施形態によるプラズマ表示装置の駆動波形を示す図面である。
【図１２】本発明の第８の実施形態によるプラズマ表示装置の駆動波形を示す図面である。
【符号の説明】
【００８２】
１００    プラズマ表示パネル
１１０    セル
２００    制御部
３００    アドレス電極駆動部
４００    走査電極駆動部
４１０、５１３    維持放電駆動回路
４１１    走査集積回路（走査ＩＣ）
５００    維持電極駆動部
５１０    駆動回路
５１２    アドレス駆動回路
Ａ１−Ａｍ    アドレス電極（Ａ電極）
Ｘ１−Ｘｎ    維持電極（Ｘ電極）
Ｙ１−Ｙｎ    走査電極（Ｙ電極）
Ｃｐ    パネルキャパシタ
Ｃｓｔ１、Ｃｓｔ２、Ｃｓｔ３、Ｃｓｔ４、Ｃｓｅｔ    キャパシタ
Ｄ１、Ｄ２、Ｄ３、Ｄ４    ダイオード
Ｌ１、Ｌ２    インダクタ
Ｎ１、Ｎ２    ノード
０    接地端
Ｖｂ    電源
Ｙｓ、Ｙｇ、Ｙ１、Ｙ２、ＹＨ、ＹＬ、Ｓｃｈ、Ｓｃｌ、Ｘｂ、Ｘｆ１、Ｘｆ２、Ｘｇ、Ｘｆｒ、ＸＨ、ＸＬ、Ｘｒ、Ｘｒｒ、Ｘｓ、Ｘｐｎ、Ｘｐｐ    トランジスタ
【図１】
2008116899.tif 000003
【図２】
2008116899.tif 000004
【図３】
2008116899.tif 000005
【図４】
2008116899.tif 000006
【図５Ａ】
2008116899.tif 000007
【図５Ｂ】
2008116899.tif 000008
【図５Ｃ】
2008116899.tif 000009
【図５Ｄ】
2008116899.tif 000010
【図５Ｅ】
2008116899.tif 000011
【図５Ｆ】
2008116899.tif 000012
【図５Ｇ】
2008116899.tif 000013
【図５Ｈ】
2008116899.tif 000014
【図６Ａ】
2008116899.tif 000015
【図６Ｂ】
2008116899.tif 000016
【図６Ｃ】
2008116899.tif 000017
【図７】
2008116899.tif 000018
【図８】
2008116899.tif 000019
【図９Ａ】
2008116899.tif 000020
【図９Ｂ】
2008116899.tif 000021
【図１０】
2008116899.tif 000022
【図１１】
2008116899.tif 000023
【図１２】
2008116899.tif 000024