(57)【要約】【目的】多孔質絶縁膜の吸着サイトの修復と共に表面に露出した空孔を塞ぐ両プロセスを効率よく行なう半導体装置の製造方法を提供することを目的とする。【構成】本発明の一態様の半導体装置の製造方法は、基板上に多孔質絶縁材料を用いた多孔質絶縁膜を形成するｌｏｗ−ｋ膜形成工程（Ｓ１０４）と、ｌｏｗ−ｋ膜に開口部を形成する配線溝形成工程（Ｓ１１６）と、前記開口部にＳｉ−ＯＨ基を置換する所定のガスを供給して、前記開口部表面のｌｏｗ−ｋ膜の膜質を修復する膜質修復工程（Ｓ１２２）と、前記膜質の修復を行なった後に、膜質修復に用いたガスと同じ前記所定のガスを用いて前記開口部表面のポアシーリングを行なうポアシーリング工程（Ｓ１２４）と、を備えたことを特徴とする。【選択図】図１
2008117903.tif 000002
【特許請求の範囲】
【請求項１】
基板上に多孔質絶縁材料を用いた多孔質絶縁膜を形成する多孔質絶縁膜形成工程と、
前記多孔質絶縁膜に開口部を形成する開口部形成工程と、
前記開口部にＳｉ−ＯＨ基を置換する所定のガスを供給して、前記開口部表面の多孔質絶縁膜の膜質を修復する膜質修復工程と、
前記膜質の修復を行なった後に、膜質修復に用いたガスと同じ前記所定のガスを用いて前記開口部表面のポアシーリングを行なうポアシーリング工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記所定のガスとして、Ｓｉ−Ｃ−Ｓｉ結合を有するガスを用いることを特徴とする請求項１記載の半導体装置の製造方法。
【請求項３】
前記開口部表面の多孔質絶縁膜の膜質を修復した後に、前記開口部表面を酸素プラズマ雰囲気に晒す酸素プラズマ曝露工程をさらに備え、
前記開口部表面が酸素プラズマ雰囲気に晒された後に、前記ポアシーリングを行なうことを特徴とする請求項１記載の半導体装置の製造方法。
【請求項４】
基板上に多孔質絶縁材料を用いた多孔質絶縁膜を形成する多孔質絶縁膜形成工程と、
前記多孔質絶縁膜を酸素プラズマ雰囲気に晒す酸素プラズマ曝露工程と、
前記酸素プラズマ雰囲気に晒された前記多孔質絶縁膜に、Ｓｉ−ＯＨ基を置換し、かつＳｉ−Ｃ−Ｓｉ結合を有する所定の材料を供給して、前記多孔質絶縁膜の膜質を修復する膜質修復工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項５】
前記多孔質絶縁膜に開口部を形成する開口部形成工程をさらに備え、
前記酸素プラズマ雰囲気に晒す工程及び前記膜質を修復する工程は、前記開口部を形成する前、及び前記開口部を形成した後の少なくともいずれかに行なうことを特徴とする請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係り、例えば、多孔質の低誘電率絶縁膜を形成する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の微細化・高速化に伴い、配線構造は単層構造から多層化がすすみ、５層以上の金属配線構造を有する半導体装置が開発生産されている。しかしながら、微細化が進むにつれていわゆる配線間寄生容量と配線抵抗による信号伝達遅延が問題となっている。そして、近年、多層化に伴い配線構造に起因する信号伝達遅延が半導体装置の高速化に与える影響が増大しており、回避策として様々な方法が取られている。一般的に、信号伝達遅延は前述した配線間寄生容量と配線抵抗の積で示すことができる。そこで、特に最近は、配線抵抗を下げてＬＳＩの高速化を達成するために、配線材料を従来のアルミ（Ａｌ）合金から低抵抗の銅（Ｃｕ）或いはＣｕ合金（以下、まとめてＣｕと称する。）に代える動きが進んでいる。Ｃｕは、Ａｌ合金配線の形成において頻繁に用いられたドライエッチング法による微細加工が困難であるので、溝加工が施された絶縁膜上にＣｕ膜を堆積し、溝内に埋め込まれた部分以外のＣｕ膜を化学機械研磨（ＣＭＰ）により除去して埋め込み配線を形成する、いわゆるダマシン（ｄａｍａｓｃｅｎｅ）法が主に採用されている。Ｃｕ膜はスパッタ法などで薄いシード層を形成した後に電解めっき法により数１００ｎｍ程度の厚さの積層膜を形成することが一般的である。さらに、多層Ｃｕ配線を形成する場合は、特に、デュアルダマシン構造と呼ばれる配線形成方法を用いることもできる。かかる方法では、下層配線上に絶縁膜を堆積し、所定のヴィアホール（孔）及び上層配線用のトレンチ（配線溝）を形成した後に、ヴィアホールとトレンチに配線材料となるＣｕを同時に埋め込み、さらに、上層の不要なＣｕをＣＭＰにより除去し平坦化することにより埋め込み配線を形成する。
【０００３】
また、一方で、配線間の容量を低減するために、従来の酸化シリコン（ＳｉＯ２）を用いた化学気相成長（ＣＶＤ）法による絶縁膜に替わり、微細な空孔を有する低誘電率材料絶縁膜（ｌｏｗ−ｋ膜）として、ＣＶＤ法によるＳｉＣＯ膜を用いることや、塗布法によるＳｉＣＯ組成を有する所謂塗布膜や有機樹脂（ポリマー）膜を用いることが検討されている。ＳｉＯ２膜の比誘電率は３．９であるのに対し、特に低誘電率塗布膜は、比誘電率を２．０程度まで下げることが可能とされているために、現在盛んに検討が進められている。また、塗布膜に比べて比誘電率が高めになるが、ＣＶＤ法により成膜されるＳｉＣＯ膜も近年は広く用いられてきている。しかしながら、このような絶縁膜の低誘電率化は、他方で、膜の機械的強度が弱くなってしまうといった問題を抱えている。
【０００４】
ここで、塗布法やＣＶＤ法によるＳｉＣＯ膜は、ヴィアホールやトレンチを形成する際のエッチングやエッチングするためのマスクを剥離する際のプラズマアッシングや薬液による洗浄といった工程等の際に膜に対してダメージを受けることが知られている。ＳｉＣＯ膜の場合、前述の工程の際に膜中の有機成分（Ｃ（炭素）成分）が影響を受けることにより、膜の表面や膜中に水分の吸着サイトであるＳｉ−ＯＨ基が形成される。そのため、膜の吸湿性が増加してしまうといった問題があった。特に、多孔質に形成されたＳｉＣＯ膜の場合、膜中に空孔を有するのでガスが浸透しやすくなってしまう。そのため、広範囲にわたってダメージを受けてしまう。さらに、この水分の含有が、誘電率を上昇させると共に、後工程での特に熱工程において金属配線を酸化させ、配線信頼性を劣化させるという不良を引き起こす原因となっている。
【０００５】
また、形成した配線溝壁やヴィアホール側壁に低誘電率膜中に存在する空孔が露出するために、Ｃｕがｌｏｗ−ｋ膜中へ拡散することを防止するＴａ等のバリアメタルを形成する際に、バリアメタルが連続膜として成膜できない場合がある。その場合に、後工程や半導体装置の動作中にＣｕ配線部からＣｕがｌｏｗ−ｋ膜へと拡散してしまうという不良現象を引き起こしてしまう。このような不良現象は、最終的に断線不良を引き起こしてしまうという問題が生じてしまう。特に、微小穴となるヴィアホール側壁でバリアメタルが不連続になりやすい。そのため、表面に露出した空孔を塞ぐ技術が検討されている。
【０００６】
ここで、従来、ダメージを受けたｌｏｗ−ｋ膜表面をＨＭＤＳガスに晒すことで、ｌｏｗ−ｋ膜表面のＳｉ−ＯＨ結合をＳｉ−ＣＨ３結合に修復する技術が文献に開示されている（例えば、特許文献１参照）。その他、ｌｏｗ−ｋ膜表面のＳｉ−ＯＨ結合を疎水性基で置換する技術が文献に開示されている（例えば、特許文献２，３参照）。しかしながら、これらの修復技術では、ｌｏｗ−ｋ膜表面に露出した空孔を塞ぐことができない。また、これらの修復技術ではｌｏｗ−ｋ膜の機械的強度が十分ではない。
【特許文献１】特開２００２−３５３３０８号公報
【特許文献２】特開２００６−１１４７１９号公報
【特許文献３】特開２００６−７３７９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上述した問題点を克服し、多孔質絶縁膜の吸着サイトの修復と共に表面に露出した空孔を塞ぐ両プロセスを効率よく行なう半導体装置の製造方法を提供することを目的とする。また、他の目的として、多孔質絶縁膜の吸着サイトの修復と共に多孔質絶縁膜の機械的強度を向上させる半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００８】
本発明の一態様の半導体装置の製造方法は、
基板上に多孔質絶縁材料を用いた多孔質絶縁膜を形成する多孔質絶縁膜形成工程と、
前記多孔質絶縁膜に開口部を形成する開口部形成工程と、
前記開口部にＳｉ−ＯＨ基を置換する所定のガスを供給して、前記開口部表面の多孔質絶縁膜の膜質を修復する膜質修復工程と、
前記膜質の修復を行なった後に、膜質修復に用いたガスと同じ前記所定のガスを用いて前記開口部表面のポアシーリングを行なうポアシーリング工程と、
を備えたことを特徴とする。
【０００９】
また、本発明の他の態様の半導体装置の製造方法は、
基板上に多孔質絶縁材料を用いた多孔質絶縁膜を形成する多孔質絶縁膜形成工程と、
前記多孔質絶縁膜を酸素プラズマ雰囲気に晒す酸素プラズマ曝露工程と、
前記酸素プラズマ雰囲気に晒された前記多孔質絶縁膜に、Ｓｉ−ＯＨ基を置換し、かつＳｉ−Ｃ−Ｓｉ結合を有する所定の材料を供給して、前記多孔質絶縁膜の膜質を修復する膜質修復工程と、
を備えたことを特徴とする。
【発明の効果】
【００１０】
本発明の一態様によれば、多孔質絶縁膜の吸着サイトの修復と表面に露出した空孔を塞ぐ両プロセスを効率よく行なうことができる。また、本発明の他の態様によれば、多孔質絶縁膜の吸着サイトの修復と共に多孔質絶縁膜の機械的強度を向上させることができる。
【発明を実施するための最良の形態】
【００１１】
実施の形態１．
以下、図面を用いて、実施の形態１について説明する。
図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
図１において、本実施の形態では、ストッパ膜を形成するストッパ膜形成工程（Ｓ１０２）と、低誘電率の絶縁性材料（ｌｏｗ−ｋ材料）膜を形成するｌｏｗ−ｋ膜形成工程（Ｓ１０４）と、キャップ膜を形成するキャップ膜形成工程（Ｓ１０７）と、マスクを形成するマスク形成工程（Ｓ１０８）と、ヴィアホールを形成するヴィアホール形成工程（Ｓ１１０）と、アッシング工程（Ｓ１１２）と、マスクを形成するマスク形成工程（Ｓ１１４）と、配線溝を形成する配線溝形成工程（Ｓ１１６）と、アッシング工程（Ｓ１１８）と、ストッパ膜開口工程（Ｓ１２０）と、膜質を修復する膜質修復工程（Ｓ１２２）と、ポアシーリング工程（Ｓ１２４）と、ＳｉＣＮ：Ｈ膜開口工程（Ｓ１２５）と、バリアメタル膜形成工程（Ｓ１２６）と、シード膜形成工程（Ｓ１２８）と、Ｃｕ膜を形成する銅膜形成工程の一例となるめっき工程（Ｓ１３０）と、研磨工程（Ｓ１３２）という一連の工程を実施する。
【００１２】
図２は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図２では、図１のストッパ膜形成工程（Ｓ１０２）からキャップ膜形成工程（Ｓ１０７）までを示している。
【００１３】
図２（ａ）において、ストッパ膜形成工程として、プラズマＣＶＤ法を用いて、基板２００の上にヴィアホール形成の際のエッチングストッパ膜となる水素（Ｈ）を含む炭窒化シリコン（ＳｉＣＮ：Ｈ）膜２１０を形成する。例えば、５０ｎｍ堆積する。この際、原料ガスとして有機シラン（アルキルシラン）とアンモニア（ＮＨ３）を用いる。ここでは、一例として、アルキルシランであるトリメチルシランとＮＨ３をそれぞれ１：２の割合で０．３４Ｐａ・ｍ３／ｓ（２００ｓｃｃｍ）および０．６７Ｐａ・ｍ３／ｓ（４００ｓｃｃｍ）用いる。その際の周波数は１３．５６ＭＨｚとし、放電パワーは５００Ｗ、プラズマＣＶＤ装置内の圧力は１．３３×１０３Ｐａ（１０Ｔｏｒｒ）とすると好適である。また、基板２００として、例えば、直径３００ミリのシリコンウェハを用いる。ここでは、多層配線を想定して、既に銅（Ｃｕ）配線となるＣｕ膜２６０が絶縁膜中に埋め込まれた基板を用いて説明する。また、このＣｕ膜２６０の側面及び底面には絶縁膜への拡散を防止するためのバリアメタル膜２４０が形成されている。ここでは、Ｃｕ膜２６０へとつながるプラグ部分や基板２００内のデバイス等の部分の形成を省略している。
【００１４】
図２（ｂ）において、絶縁性材料膜形成工程の一例となるｌｏｗ−ｋ膜形成工程として、ＳｉＣＮ：Ｈ膜２１０上に多孔質の低誘電率絶縁性材料（ｌｏｗ−ｋ材料）を用いたｌｏｗ−ｋ膜２２０の薄膜を例えば３５０ｎｍの厚さで形成する。ここでは、ｌｏｗ−ｋ膜２２０の材料としてポリメチルシロキサン（ＭＳＱ）を用いる。ポーラスＭＳＱ膜は、いわゆる低誘電率層間絶縁膜であり、比誘電率ｋが３．９より低い、２．２程度に低減されている。ＭＳＱによるｌｏｗ−ｋ膜２２０は、珪素（Ｓｉ）を中心とする酸素（Ｏ）との結合を主たる構造とするが、その構造の一部において、酸素（Ｏ）がメチル基（ＣＨ３）に置換されている状態の有機構造を特徴とする。ｌｏｗ−ｋ膜２２０の材料としては、ポリメチルシロキサンの他に、例えば、ポリシロキサン、ハイドロジェンシロセスキオキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、および多孔質シリカ膜などのポーラス膜からなる群から選択される少なくとも一種を用いて形成しても構わない。かかるｌｏｗ−ｋ膜２２０の材料では、比誘電率が２．５未満の低誘電率を得ることができる。形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するＳＯＤ（ｓｐｉｎ  ｏｎ  ｄｉｅｌｅｃｔｒｉｃ  ｃｏａｔｉｎｇ）法を用いることができる。例えば、スピナーで成膜し、このウエハをホットプレート上で窒素雰囲気中でのベークを行った後、最終的にホットプレート上で窒素雰囲気中ベーク温度よりも高温でキュアを行なうことにより形成することができる。ｌｏｗ−ｋ材料や形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。
【００１５】
図２（ｃ）において、キャップ膜形成工程として、ｌｏｗ−ｋ膜２２０上にプラズマＣＶＤ法によってキャップ絶縁膜として酸化シリコン（ＳｉＯ２）を例えば膜厚１００ｎｍ堆積することで、ＳｉＯ２膜２２２の薄膜を形成する。ここでは、原料ガスとして、有機シラン（アルコキシシラン）と酸素（Ｏ２）を用いる。そして、アルコキシシランであるテトラエトキシシランとＯ２は、それぞれ１．７Ｐａ・ｍ３／ｓ（１０００ｓｃｃｍ）および０．８４Ｐａ・ｍ３／ｓ（５００ｓｃｃｍ）用いると好適である。その際の周波数は１３．５６ＭＨｚとし、放電パワーは８００Ｗ、プラズマＣＶＤ装置内の圧力は０．６７×１０３Ｐａ（５Ｔｏｒｒ）とすると好適である。
【００１６】
図３は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図３では、図１のマスク形成工程（Ｓ１０８）からアッシング工程（Ｓ１１２）までを示している。
【００１７】
図３（ａ）において、マスク形成工程として、ＳｉＯ２膜２２２上にレジスト材を塗布してレジスト膜２３０を形成する。そして、リソグラフィ技術によりヴィアホール用のパターンを露光後、現像してレジストパターンを形成する。
【００１８】
図３（ｂ）において、開口部形成工程となるヴィアホール形成工程として、レジスト膜２３０をマスクとしてドライエッチング技術によりＳｉＯ２膜２２２とｌｏｗ−ｋ膜２２０を加工する。その際に、ＳｉＣＮ：Ｈ膜２１０をエッチングストッパとする。これにより、ダマシン配線を作製するためのヴィアホールとなる開口部１５２をｌｏｗ−ｋ膜２２０内に形成する。加工には、一例として、異方性ドライエッチング技術の１つであるリアクティブイオンエッチング（ＲＩＥ）法を用いると好適である。そして、装置は、高周波を用いた平行平板タイプのエッチング装置を用いると良い。また、その際の周波数は１３．５６ＭＨｚとし、放電パワーは１ｋＷとする。また、装置内の圧力は１３．３Ｐａ（１００ｍＴｏｒｒ）とし、ガスは、ＣＦ４ガスを０．１７Ｐａ・ｍ３／ｓ（１００ｓｃｃｍ）用いると好適である。異方性エッチング法を用いることで、基板２００の表面に対し、略垂直に開口部１５２を形成することができる。
【００１９】
図３（ｃ）において、アッシング工程として、マスクとして使用したレジスト膜２３０をヴィアホール形成時と同一の装置で連続して、ガスのみをＯ２に変更した同一加工条件にて剥離する。このように、ｌｏｗ−ｋ膜２２０がＯ２プラズマ４０２雰囲気に曝露されることで、雰囲気に接する面及びその内部がダメージを受ける。ここでは、開口部１５２の壁面が酸素の放電により酸化される。その結果、ダメージ部分となるダメージ層３０２が形成される。
【００２０】
図４は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図４では、図１のマスク形成工程（Ｓ１１４）からアッシング工程（Ｓ１１８）までを示している。
【００２１】
図４（ａ）において、マスク形成工程として、ＳｉＯ２膜２２２上にレジスト材を塗布してレジスト膜２３２を形成する。そして、リソグラフィ技術により今度は配線溝（トレンチ）用のパターンを露光後、現像してレジストパターンを形成する。
【００２２】
図４（ｂ）において、開口部形成工程となる配線溝形成工程として、レジスト膜２３２をマスクとしてドライエッチング技術によりＳｉＯ２膜２２２とｌｏｗ−ｋ膜２２０を加工する。これにより、ダマシン配線を作製するための配線溝となる開口部１５４をｌｏｗ−ｋ膜２２０内に形成する。加工には、一例として、異方性ドライエッチング技術の１つであるリアクティブイオンエッチング（ＲＩＥ）法を用いると好適である。そして、装置は、高周波を用いた平行平板タイプのエッチング装置を用いると良い。また、その際の周波数は１３．５６ＭＨｚとし、放電パワーは１ｋＷとする。また、装置内の圧力は１３．３Ｐａ（１００ｍＴｏｒｒ）とし、ガスは、ＣＦ４ガスを０．１７Ｐａ・ｍ３／ｓ（１００ｓｃｃｍ）用いると好適である。異方性エッチング法を用いることで、基板２００の表面に対し、略垂直に開口部１５４を形成することができる。
【００２３】
図４（ｃ）において、アッシング工程として、マスクとして使用したレジスト膜２３２を配線溝形成時と同一の装置で連続して、ガスのみをＯ２に変更した同一加工条件にて剥離する。このように、ｌｏｗ−ｋ膜２２０がＯ２プラズマ４０４雰囲気に曝露されることで、雰囲気に接する面及びその内部がダメージを受ける。ここでは、開口部１５２の壁面及び開口部１５４の壁面と底面が酸素の放電により酸化される。その結果、ダメージ層３０２の他に、さらに、ダメージ部分となるダメージ層３０４が開口部１５４の壁面と底面に形成される。
【００２４】
図５は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図５では、図１のストッパ膜開口工程（Ｓ１２０）からポアシーリング工程（Ｓ１２４）までを示している。
【００２５】
図５（ａ）において、ストッパ膜開口工程として、開口部１５２底部のＳｉＣＮ：Ｈ膜２１０をＲＩＥ法により加工し、埋め込み配線下地を完成させる。加工には、例えば、高周波を用いた平行平板タイプのエッチング装置を用いる。そして、ＣＦ４／Ｏ２混合ガスをそれぞれ０．１７Ｐａ・ｍ３／ｓ（１００ｓｃｃｍ）／０．０２Ｐａ・ｍ３／ｓ（１０ｓｃｃｍ）の流量にて流す。その際の周波数は１３．５６ＭＨｚとし、放電パワーは１ｋＷとする。また、装置内の圧力は１３．３Ｐａ（１００ｍＴｏｒｒ）とすると好適である。
【００２６】
以上の工程において、キャップ膜形成工程（Ｓ１０７）、アッシング工程（Ｓ１１２）、及びアッシング工程（Ｓ１１８）などにより、ｌｏｗ−ｋ膜２２０の上部の界面、配線溝の側面および底面、ヴィアホールの側面にダメージ層が形成されている。実施の形態１では、特に、配線溝の側面および底面のダメージ層３０４と、ヴィアホールの側面のダメージ層３０２とについて図示している。各ダメージ層は、これらの工程における酸素の放電により酸素プラズマ雰囲気に曝露されたｌｏｗ−ｋ膜２２０の表面が酸化されることで形成される。ｌｏｗ−ｋ膜２２０はその膜中にメチル基を含有していることから、以下の反応式１に示す反応が起きると考えられる。
【００２７】
【化１】
2008117903.tif 000003
【００２８】
ここで、≡Ｓｉ−ＣＨ３中のＣＨ３はｌｏｗ−ｋ膜２２０中に含まれるメチル基である。形成された≡Ｓｉ−ＯＨ基は水分（Ｈ２Ｏ）を吸着するいわゆる吸湿サイトとして働くため、特に金属配線近傍に水分が吸着したダメージ層３０２が形成されてしまう。このため、特に後工程における高温熱処理工程等において水分が金属配線を酸化する。特に後述するバリアメタル層を酸化する。これにより酸化したバリアメタル層とＣｕ配線との密着強度が低くなることにより、配線信頼性を劣化させるという不良を引き起こす原因となっている。特にヴィアホールとなる開口部１５２における配線部分の金属が流動し断線不良を引き起こすことにつながってしまう。そこで、実施の形態１では、これらダメージ層３０２，３０４の膜質を修復する。
【００２９】
図５（ｂ）において、膜質修復工程として、Ｓｉ−ＯＨ基を置換するガスを供給して、開口部１５２や開口部１５４の表面に形成されたダメージ層３０２，３０４を置換して膜質を修復する。
【００３０】
図６は、膜質修復に用いる装置の構成を説明するための概念図である。
図６において、反応容器となるチャンバ５００の内部にて、基板ホルダ５１０の上に基体３００となる半導体基板を設置する。ガスは、Ｓｉ−ＯＨ基を置換するＳｉ−Ｒ１基を有するガスを用いる。ここでは、一例として、少なくともＳｉ−ＮＨ２基を有するガスを用いる。例えば、修復用のガスとして（ＣＨ３）３ＳｉＮＨ２を用いることができる。そして、チャンバ５００の内部に上部電極５２０内部からガスを供給する。供給するガス流量は０．８４Ｐａ・ｍ３／ｓ（５００ｓｃｃｍ）とする。上部電極５２０は、シャワーヘッド構造にすると好適である。これにより基体３００に向けて均一にガスを供給することができる。また、真空ポンプ５３０により１．３３×１０３Ｐａ（１０Ｔｏｒｒ）のガス圧力になるように真空引きする。また、基板ホルダ５１０に設置されたヒータにより基体３００の温度は２５０℃に制御する。このような条件の下、基体３００をＳｉ−ＮＨ２基を有するガスに暴露する。チャンバ５００は１３．５６ＭＨｚの高周波を用いた平行平板プラズマ放電が可能である装置を用いると良い。但し、膜質修復工程ではプラズマ放電を使わずに基体３００を曝露させる。
【００３１】
上述したように、ダメージ層では、≡Ｓｉ−ＯＨ基が形成され、そこに水分（Ｈ２Ｏ）が吸着し問題となっていたが、ガスの暴露により、以下の反応式２に示す反応を起こすことができる。
【００３２】
【化２】
2008117903.tif 000004
【００３３】
反応式２に示すこの反応により、Ｓｉ−ＯＨ結合が置換されて消失し、ダメージにより劣化した耐吸湿性を回復させることができる。図５（ｂ）では、修復部分をリペア層３１０として示す。（ＣＨ３）３ＳｉＮＨ２は、多孔質性のｌｏｗ−ｋ膜２２０中に深く浸透し膜中の≡Ｓｉ−ＯＨ結合を効果的に消失させることができる。
【００３４】
図７は、ダメージ層が形成されるところから修復されるまでの反応の様子を示す概念図である。
まず、図７（ａ）に示すように、≡Ｓｉ−ＣＨ３が酸素プラズマＯ＊に暴露されることにより酸化され、図７（ｂ）に示すように、≡Ｓｉ−ＯＨ基が形成される。そこに、Ｓｉ−Ｒ１基を有するガスを供給する。その結果、図７（ｃ）に示すように、ＯＨ基が置換され、Ｓｉ−Ｏ−Ｓｉ結合に修復される。ＯＨ基の水素（Ｈ）は、Ｒ１基と結合されてｌｏｗ−ｋ膜２２０の構造から離脱することになる。以上によりｌｏｗ−ｋ膜２２０の表面の膜質を修復することができる。
【００３５】
ここで、開口部１５２，１５４内のｌｏｗ−ｋ膜２２０表面は、ダメージ層が修復されたとしても多孔質性の膜であるため空洞（ポア）が露出する。そのため、後の工程でバリアメタル膜を形成する際に、バリアメタルがポアを全て埋め込むことができず、ポアの前後で段切れを起こしてしまうおそれがある。このような不連続なバリアメタル膜となった場合、Ｃｕ配線からｌｏｗ−ｋ膜２２０中にＣｕの拡散が生じ配線不良の原因となってしまう。そこで、実施の形態１では、さらに、このポアを塞ぐポアシーリングを行なう。
【００３６】
図５（ｃ）において、ポアシーリング工程として、上述したダメージ層の膜質の修復を行なった後に、膜質修復に用いたガスと同じガスと同じ装置を用いて引き続き開口部１５２，１５４内表面のポアシーリングを行なう。膜質修復工程でのプロセス条件では、供給したガスである（ＣＨ３）３ＳｉＮＨ２同士の反応は極めて低く、相互が反応することはほぼ無い。そこで、引き続き、図６に示す１３．５６ＭＨｚの高周波電源５４０を利用して反応容器内部で放電を行う。放電パワーは５００Ｗとすると良い。その他の条件は、膜質修復工程でのプロセス条件と同様である。これによりプラズマ５５０を発生させることができる。この放電による（ＣＨ３）３ＳｉＮＨ２同士の相互の反応により、ＳｉＣＮ：Ｈ膜３２０がポアシーリング膜となって基板上に堆積する。すなわち、開口部１５２，１５４内の壁面及び底面とＳｉＯ２膜２２２上にＳｉＣＮ：Ｈ膜３２０を形成することができる。
【００３７】
図８は、ポアシーリングの様子を説明するための概念図である。
ポアシーリングを行なわない場合には、図８（ａ）に示すように、ｌｏｗ−ｋ膜２２０表面のポア２２１によって、バリアメタル膜２４２が不連続になってしまうことがある。これに対し、図８（ｂ）に示すように、ＳｉＣＮ：Ｈ膜３２０を開口部１５２，１５４内のｌｏｗ−ｋ膜２２０表面に堆積させる。そして、露出していたポア２２１を塞ぐ。これにより、露出していたポア２２１の空洞により劣化していた表面のモフォロジーが回復し、なだらかな表面に変化させることができる。これは、ＳｉＣＮ：Ｈが表面に存在していた空洞をふさぐ効果による。空洞をふさぐ効果は、ＳｉＣＮ：Ｈ膜厚２ｎｍ程度で効果が得られるが、５ｎｍ以上の膜厚を堆積させることが望ましい。以上によりバリアメタル膜２４２を安定的に、連続して形成することができる。
【００３８】
図９は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図９では、図１のＳｉＣＮ：Ｈ膜開口工程（Ｓ１２５）からシード膜形成工程（Ｓ１２８）までを示している。
【００３９】
図９（ａ）において、ＳｉＣＮ：Ｈ膜開口工程として、ドライエッチング技術により、ヴィアホールとなる開口部１５２底部のＣｕ膜２６０表面に堆積したＳｉＣＮ：Ｈ膜３２０のみを側壁部のＳｉＣＮ：Ｈ膜３２０は残したまま除去する。
【００４０】
図９（ｂ）において、バリアメタル膜形成工程として、形成された開口部１５２，１５４内及びＳｉＣＮ：Ｈ膜３２０表面にバリアメタル材料を用いたバリアメタル膜２４２を形成する。物理気相成長法（ｐｈｙｓｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法の１つであるスパッタ法を用いるスパッタリング装置内で、例えば窒化タンタル（ＴａＮ）膜の薄膜を例えば膜厚１０ｎｍ堆積し、バリアメタル膜２４２を形成する。バリアメタル材料の堆積方法としては、ＰＶＤ法に限らず、原子層気相成長（ａｔｏｍｉｃ  ｌａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ法、あるいは、ａｔｏｍｉｃ  ｌａｙｅｒ  ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ：ＡＬＣＶＤ法）やＣＶＤ法などを用いることができる。ＰＶＤ法を用いる場合より被覆率を良くすることができる。また、バリアメタル膜の材料としては、ＴａＮの他、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、タングステン（Ｗ）、チタン（Ｔｉ）窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）もしくはＴａとＴａＮ等これらを組合せて用いた積層膜であっても構わない。
【００４１】
図９（ｃ）において、シード膜形成工程として、スパッタ等の物理気相成長（ＰＶＤ）法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード膜２５０としてバリアメタル膜２４２が形成された開口部１５２，１５４内及びｌｏｗ−ｋ膜２２０上にに堆積（形成）させる。ここでは、シード膜２５０を例えば膜厚５０ｎｍ堆積させる。
【００４２】
図１０は、図１のフローチャートに対応して実施される工程を表す工程断面図である。
図１０では、図１のめっき工程（Ｓ１３０）から研磨工程（Ｓ１３２）までを示している。
【００４３】
図１０（ａ）において、めっき工程として、シード膜２５０をカソード極として、電解めっき等の電気化学成長法によりＣｕ膜２６２の薄膜を開口部１５２，１５４内及びｌｏｗ−ｋ膜２２０上に堆積させる。ここでは、例えば膜厚１２００ｎｍのＣｕ膜２６２を堆積させ、堆積させた後にアニール処理を例えば２５０℃の温度で３０分間行なう。
【００４４】
図１０（ｂ）において、研磨工程として、ＣＭＰ法によって、Ｃｕ膜２６２が形成された基板２００の表面を研磨して、開口部１５２，１５４以外にｌｏｗ−ｋ膜２２０の表面に堆積されたシード膜２５０を含むＣｕ膜２６２、バリアメタル膜２４２、及びＳｉＣＮ：Ｈ膜３２０を研磨除去することにより、平坦化し、図１０（ｂ）に表したようなＣｕ配線となる埋め込み構造を形成する。
【００４５】
以上のように、実施の形態１では、ダメージ層の修復とポアシーリングを同一容器内で同一ガスにより処理した。これにより、異なる装置で異なるガスを用いて処理を行っていた従来の工程に比べ、短時間・少工程・単一装置で行うことができる。また、上述した方法により、低誘電率膜中に形成されたＳｉ−ＯＨ基を消失させ、さらに表面のモフォロジーを平坦化することができる。そして、Ｓｉ−ＯＨ基を消失させることで、側壁ダメージ部分に含まれていた水分によるバリアメタル層の酸化による影響によって生じる配線の信頼性低下を抑制することができる。また、表面のモフォロジーを平坦化することで、バリアメタルの形成を制御することができる。これらの結果、配線不良の発生を著しく抑制することができる。
【００４６】
実施の形態１に示す方法を用いた場合の不良の発生率の低減効果を、信頼性技術の分野の手法である加速試験を行い検証した。検証方法は、まず、ダメージ層の修復とポアシーリングを行なわない従来の方法を用いて製造した半導体装置と実施の形態１による方法を用いて形成した半導体装置を２２５℃の常圧窒素雰囲気で加熱する。そして、配線抵抗の上昇度合いを目安として配線の断線不良の発生頻度を測定した。その結果、実施の形態１による方法で製造した半導体装置は、１０００時間後においても不良率は０．３％であったのに対して、従来の方法により製造した半導体装置では不良率は７５％にまで及んだ。この結果から、実施の形態１の方法は、極めて有効であることが確認された。
【００４７】
また、実施の形態１では、ガスとして（ＣＨ３）３ＳｉＮＨ２を利用したがこれに限るものではなく、ＳｉＮＨ２基やＳｉＯＣＨ３基など低誘電率膜中のＳｉ−ＯＨ基と反応する基を含むガスであれば同様の効果が確認された。アルコキシシラン類としては、Ｓｉ（ＯＣＨ３）４（別名ＴＭＯＳ）、ＣＨ３Ｓｉ（ＯＣＨ３）３、（ＣＨ３）２Ｓｉ（ＯＣＨ３）２（別名ＤＭＤＭＯＳ）、Ｓｉ（ＯＣ２Ｈ５）４（別名ＴＥＯＳ）、ＣＨ３Ｓｉ（ＯＣ２Ｈ５）３、（ＣＨ３）２Ｓｉ（ＯＣ２Ｈ５）２、（ＣＨ３Ｏ）３ＳｉＣＨ＝ＣＨ２（別名ＶＴＭＯＳ）、（Ｃ２Ｈ５Ｏ）３ＳｉＣＨ＝ＣＨ２（別名ＶＴＥＯＳ）、（ＣＨ３ＣＯＯ）３ＳｉＣＨ＝ＣＨ２などが挙げられる。また、シラザン類としては、（Ｍｅ３Ｓｉ）２ＮＨ（別名ＨＭＤＳ）、ＨＭｅ２ＳｉＮＥｔ２（別名ＤＭＳＤＥＡ）、（ＨＭｅ２Ｓｉ）２ＮＨ（別名ＴＭＤＳ）、Ｍｅ３ＳｉＮＭｅ２（別名ＴＭＳＤＭＡ）、ＨＭｅ２ＳｉＮＭｅ２（別名ＤＭＳＤＭＡ）、Ｍｅ３ＳｉＮＥｔ２（別名ＴＭＳＤＥＡ）、Ｏ＝Ｃ（ＮＨＳｉＭｅ３）２（別名ＢＴＳＵ）、（Ｍｅ２Ｎ）２ＳｉＨＭｅ（別名Ｂ［ＤＭＡ］ＭＳ）、（Ｍｅ２Ｎ）２ＳｉＭｅ２（別名Ｂ［ＤＭＡ］ＤＳ）、（ＳｉＭｅ２ＮＨ）３（別名ＨＭＣＴＳ）、ＳｉＭｅ３ＳｉＭｅ２ＮＭｅ２（別名ＤＭＡＰＭＤＳ）、ＳｉＨ２ＭｅＳｉＨＭｅＮＭｅ２（別名ＤＭＡＤＭＤＳ）、Ｄｉｓｉｌａ−ａｚａ−ｃｙｃｌｏｐｅｎｔａｎｅ（別名ＴＤＡＣＰ）、Ｄｉｓｉｌａ−ｏｘａ−ｃｙｃｌｏｐｅｎｔａｎｅ（別名ＴＤＯＣＰ）などが挙げられる。また、さらに、ハロゲン化アルキルシラン類としては、（ＣＨ３）３ＳｉＣｌ（別名ＴＭＣＳ）、（Ｃ２Ｈ５）３ＳｉＣｌ（別名ＴＥＣＳ）などが挙げられる。なお、式中Ｍｅはメチル基、Ｅｔはエチル基をそれぞれ示す。
【００４８】
さらに、低誘電率膜としてダメージ部分にＣ−ＯＨ基が生じる可能性のある有機膜を形成した場合であっても、これらのガスがＣ−ＯＨ基と反応してダメージ層の膜質の修復に寄与することが期待される。また、修復後の放電によりＳｉＣＮ：Ｈ膜３２０を形成したが、ＳｉＣ：Ｈ膜やＳｉＣＯ：Ｈ膜、ＳｉＯＣＮ：Ｈ膜を形成しても同様の効果を得ることができる。
【００４９】
また、実施の形態１では修復反応として熱反応を用い、ポアシーリングのための成膜反応として放電によるプラズマを利用した反応を用いて、修復反応とポアシーリングのための成膜反応とを制御した。しかし、制御の方法は、これに限るものではない。例えば、温度変動、圧力変動、新たなガスの添加、或いは紫外線や電子線などのエネルギー線の照射などの変動を利用して反応を制御しても良い。新たなガスを添加する方法として、例えば、添加ガスとしてＮＨ３を添加することによりポアシーリングのための成膜反応を起こすことが可能であった。また、電子線照射を行なう方法として、電子線キュアの際のチャンバ内圧力を１３３Ｐａ（１Ｔｏｒｒ）とし、電子線の電流値を１０ｍＣ／ｍｉｎ、入射エネルギーを５ｋＶとすることで成膜反応を起こすことが可能であった。そして、時間は５分程度が好適であった。また、紫外線によるキュアを行なう方法として、キュアの際の圧力は常圧とし、５ｋＷの高圧水銀灯を用いた。その際の基板温度は４００℃とすることで成膜反応を起こすことが可能であった。キュア時間は５分程度が好適であった。また、熱処理の場合は、基板温度を４００℃とすることが成膜反応を起こす際に有効であった。熱処理時間は３０分程度とすることが好適であった。
【００５０】
実施の形態２．
実施の形態１では、ダメージ層の修復とポアシーリングに重点をおいた半導体装置の製造方法について説明した。実施の形態２では、ダメージ層の修復と機械的強度の向上とプラズマ耐性の向上に重点をおいた半導体装置の製造方法について説明する。
【００５１】
図１１は、実施の形態２における半導体装置の製造方法の要部を表すフローチャートである。
図１１において、実施の形態２では、ストッパ膜を形成するストッパ膜形成工程（Ｓ１０２）と、低誘電率の絶縁性材料（ｌｏｗ−ｋ材料）膜を形成するｌｏｗ−ｋ膜形成工程（Ｓ１０４）と、キャップ膜を形成するキャップ膜形成工程（Ｓ１０７）と、マスクを形成するマスク形成工程（Ｓ１０８）と、ヴィアホールを形成するヴィアホール形成工程（Ｓ１１０）と、アッシング工程（Ｓ１１２）と、膜質を修復する膜質修復工程（Ｓ１１３）と、マスクを形成するマスク形成工程（Ｓ１１４）と、配線溝を形成する配線溝形成工程（Ｓ１１６）と、アッシング工程（Ｓ１１８）と、ストッパ膜開口工程（Ｓ１２０）と、膜質を修復する膜質修復工程（Ｓ１２２）と、バリアメタル膜形成工程（Ｓ１２６）と、シード膜形成工程（Ｓ１２８）と、Ｃｕ膜を形成する銅膜形成工程の一例となるめっき工程（Ｓ１３０）と、研磨工程（Ｓ１３２）という一連の工程を実施する。アッシング工程（Ｓ１１２）とマスク形成工程（Ｓ１１４）の間に膜質修復工程（Ｓ１１３）が追加された点と、ポアシーリング工程（Ｓ１２４）とＳｉＣＮ：Ｈ膜開口工程（Ｓ１２５）とが無くなった点以外は、図１と同様である。
【００５２】
ストッパ膜形成工程（Ｓ１０２）からアッシング工程（Ｓ１１２）までは、実施の形態１と同様である。よって、図３（ｃ）に示すように、ヴィアホール用の開口部１５２内の壁面にはダメージ層３０２が形成される。ここで、さらに、配線溝となる開口部１５４を形成すると、開口部１５２の壁面の一部、すなわち、ヴィアホールとなる部分の壁面は、アッシング工程（Ｓ１１２）とアッシング工程（Ｓ１１８）とによる２回のアッシング工程により、２回酸素プラズマに晒されることになる。そのため、ヴィアホールとなる部分の壁面はよりダメージを受けることになる。そこで、実施の形態２では、１度目のアッシング工程（Ｓ１１２）によりダメージ層３０２が形成された時点で、ダメージ層３０２を修復する。
【００５３】
図１２は、図１１のフローチャートに対応して実施される工程を表す工程断面図である。
図１２では、図１１の膜質修復工程（Ｓ１１３）から配線溝形成工程（Ｓ１１６）までを示している。
【００５４】
図１２（ａ）において、膜質修復工程として、Ｓｉ−ＯＨ基を置換する材料を供給して、開口部１５２の表面に形成されたダメージ層３０２を置換して膜質を修復する。その際、置換する材料として、Ｓｉ−Ｃ−Ｓｉ基を含む材料を用いる。上述したように、ダメージ層３０２では、Ｓｉ−ＯＨ基が形成されている。そこで、Ｓｉ−ＯＨ基を置換する例えばＳｉ−ＮＨ２基を有し、かつＳｉ−Ｃ−Ｓｉ結合を有するプリカーサと反応させる。ここでは、一例として、Ｓｉ（ＣＨ３）２ＮＨ２ＳｉＣＨ２Ｓｉ（ＣＨ３）２ＮＨ２を用いる。この材料は、以下の分子構造を有している。
【００５５】
【化３】
2008117903.tif 000005
【００５６】
この材料におけるＳｉ−ＮＨ２基は、実施の形態１と同様、反応式２で示したように、膜中に形成されたＳｉ−ＯＨ基と反応し、ＯＨ基を置換する。そして、Ｓｉ−ＯＨ結合をＳｉ−Ｏ−Ｓｉ結合に修復する。その際、ＮＨ３を生成する。
【００５７】
図１３は、実施の形態２における修復反応を示す概念図である。
ダメージ層３０２に生じた分子構造４０に分子構造５０に示す材料を供給する。その結果、ＯＨ基を置換して、分子構造４２のようにダメージ層３０２を修復する。すなわち、ダメージ層３０２のＳｉをＳｉ−Ｏ−Ｓｉ結合に修復する。さらに、分子構造５０に示す材料は、Ｓｉ−Ｃ−Ｓｉ結合を有しているので、修復されたリペア層３１２にＳｉ−Ｃ−Ｓｉ結合を組み込むことができる。このとき、多孔質性のｌｏｗ−ｋ膜２２０を形成しているので、分子構造５０に示す材料がダメージ層３０２の内部に深く浸透して、リペア層３１２を厚く形成することができる。
【００５８】
図１４は、プラズマ耐性と膜中のＣ量との関係を示す図である。
図１４に示すように、ｌｏｗ−ｋ膜２２０中の炭素（Ｃ）量が多くなるほどプラズマ耐性が向上することがわかる。また、ｌｏｗ−ｋ膜２２０は、比誘電率の低減に伴い機械強度の低下が問題となっている。従来の低誘電率膜は基本骨格としてはＳｉ−Ｏ−Ｓｉであるが、Ｓｉ−Ｃ−Ｓｉ骨格を導入できれば、機械強度を改善することができる。従来、Ｓｉ−Ｃ−Ｓｉを有するプリカーサの蒸気圧が極めて低いために、単純にＣＶＤの原料ガスとして使用することが困難であったが、実施の形態２のように、例えば、Ｓｉ（ＣＨ３）２ＮＨ２ＳｉＣＨ２Ｓｉ（ＣＨ３）２ＮＨ２を用いることで膜中にＳｉ−Ｃ−Ｓｉ結合を導入することができる。
【００５９】
図１５は、層間絶縁膜の骨格の違いによるプラズマ耐性と機械強度を比較した一例を示す図である。
従来の層間絶縁膜のように基本骨格としてＳｉ−Ｏ−ＳｉでＳｉの４つの結合手がつながれた分子構造１０に比べて、メチル基をＳｉの１つの結合手につなげた分子構造２０のように構成されるｌｏｗ−ｋ膜２２０は、機械的強度が劣ってしまう。これに対し、実施の形態２のようにＳｉ−Ｃ−Ｓｉ結合を導入した分子構造３０は、機械的強度を向上させることができる。さらに、Ｃ量が増えることでプラズマ耐性を向上させることができる。
【００６０】
ここで、Ｓｉ−ＮＨ２基を有し、かつＳｉ−Ｃ−Ｓｉ結合を有する材料の供給方法としては、例えば、ガスとして供給する方法や有機溶媒中に溶解させた薬液として供給する方法が挙げられる。ここでは、薬液として供給する方法を用いる。また、薬液として供給する方法として、基板を薬液に浸漬させても良いが、ここでは、スピンコート法を用い、回転させた半導体基板に溶解させた有機溶媒を滴下させることにより反応させる。その後、半導体基板を３５０℃で電子線を照射しつつ焼成することにより、膜中へのＳｉ−Ｃ−Ｓｉ結合を導入することができる。電子線キュアの際の圧力は１３３Ｐａ（１Ｔｏｒｒ）とし、電流値は１０ｍＣ／ｍｉｎ、入射エネルギーは５ｋＶとすると好適である。また、照射時間は５分が好適である。その際の代表的な反応は、図１３に示したとおりである。
【００６１】
図１２（ｂ）において、マスク形成工程として、ＳｉＯ２膜２２２上に配線溝（トレンチ）用のレジストパターンとなるレジスト膜２３２を形成する。マスク形成工程におけるその他は、実施の形態１と同様である。
【００６２】
図１２（ｃ）において、開口部形成工程となる配線溝形成工程として、レジスト膜２３２をマスクとしてドライエッチング技術によりＳｉＯ２膜２２２とｌｏｗ−ｋ膜２２０を加工する。これにより、ダマシン配線を作製するための配線溝となる開口部１５４をｌｏｗ−ｋ膜２２０内に形成する。その他は、実施の形態１と同様である。
【００６３】
図１６は、図１１のフローチャートに対応して実施される工程を表す工程断面図である。
図１６では、図１１のアッシング工程（Ｓ１１８）から膜質修復工程（Ｓ１２２）までを示している。
【００６４】
図１６（ａ）において、アッシング工程として、マスクとして使用したレジスト膜２３２を配線溝形成時と同一の装置で連続して、ガスのみをＯ２に変更した同一加工条件にて剥離する。このように、ｌｏｗ−ｋ膜２２０がＯ２プラズマ４０４雰囲気に曝露されることで、雰囲気に接する面及びその内部がダメージを受ける。しかしながら、リペア層３１２については、上述したように、プラズマ耐性を向上させているので、酸素の放電による酸化を抑制することができる。よって、ここでは、開口部１５４の壁面および底面が酸素の放電により酸化される。その結果、ダメージ層３０４が開口部１５４の壁面と底面に形成される。
【００６５】
図１６（ｂ）において、ストッパ膜開口工程として、開口部１５２底部のＳｉＣＮ：Ｈ膜２１０をＲＩＥ法により加工し、埋め込み配線下地を完成させる。その他は、実施の形態１と同様である。
【００６６】
図１６（ｃ）において、膜質修復工程として、Ｓｉ−ＯＨ基を置換する材料を供給して、開口部１５４の表面に形成されたダメージ層３０４を置換して膜質を修復する。その際、置換する材料として、開口部１５２の壁面を修復した材料と同じＳｉ−Ｃ−Ｓｉ基を含む材料を用いる。上述したように、ダメージ層３０４では、Ｓｉ−ＯＨ基が形成されている。そこで、Ｓｉ−ＯＨ基を置換するＳｉ−Ｒ１基として上述した例えばＳｉ−ＮＨ２基を有し、かつＳｉ−Ｃ−Ｓｉ結合を有するプリカーサと反応させる。ここでは、一例として、Ｓｉ（ＣＨ３）２ＮＨ２ＳｉＣＨ２Ｓｉ（ＣＨ３）２ＮＨ２を用いる。これにより、ダメージ層３０４を修復することができる。また、リペア層３１２についてもアッシングによる酸素プラズマ曝露で多少ダメージを受けていたとしてもここでダメージ層３０４と一緒に修復することができる。以上のようにして、リペア層３１４を形成することができる。
【００６７】
図１７は、研磨工程後の半導体装置の断面を示す図である。
リペア層３１４を形成した後は、バリアメタル膜形成工程（Ｓ１２６）から研磨工程（Ｓ１３２）までを実施し、図１７に表したようなＣｕ配線となる埋め込み構造を形成する。バリアメタル膜形成工程（Ｓ１２６）から研磨工程（Ｓ１３２）までは、実施の形態１と同様である。
【００６８】
以上のようにして、実施の形態２の半導体装置の製造方法では、Ｏ２プラズマ４０４によるダメージを修復すると共に、機械強度とプラズマ耐性を向上させることができる。以下、機械強度について比較試験を行なった結果を示す。実施の形態２の修復工程を行なわなかったｌｏｗ−ｋ膜の弾性率は９ＧＰａであった。そして、修復工程を行なわなかったｌｏｗ−ｋ膜に電子線を照射しつつキュアすることにより１０．５ＧＰａまで改善した。これに対し、実施の形態２の修復工程を行なうことにより１５ＧＰａまで改善することが確認された。また、これらの効果は配線部周辺にのみ作用すると考えられるが、実際のＬＳＩの多層配線構造では金属の延び縮みによる影響により脆弱な低誘電率材料のクラック不良を生じさせている。これに対し、実施の形態２の修復工程により金属部周辺の機械強度が改善した半導体装置では前述のクラック不良が見られなかった。
【００６９】
また、従来の手法のままでは、４５ｎｍ世代の多層配線構造ではヴィアホールの配線信頼性が得られず、いわゆる１７５℃で高温放置することにより熱負荷を与えて評価したＳＭ試験において１００時間で不良率が５０％程度発生していた。これに対し、実施の形態２の修復工程を実施することにより１５００時間後でも不良の発生率が０％であった。この効果は、修復効果による水分の抑制や機械強度の向上、並びにＳｉＣＨ２Ｓｉ構造も有するプラズマ耐性の向上などによると考えられる。
【００７０】
また、実施の形態２では、ヴィアホール用の開口部１５２を形成した後に、第１回目の膜質修復を行なっているが、これに限るものではない。効果は劣ることになるが、配線溝用の開口部１５４を形成した後にまとめて行なってもよい。
【００７１】
また、実施の形態２では、反応性物質としてＳｉ（ＣＨ３）２ＮＨ２ＳｉＣＨ２Ｓｉ（ＣＨ３）２ＮＨ２を利用したがこれに限るものではない。ＳｉＮＨ２基やＳｉ−ＯＣＨ３基など低誘電率膜中のＳｉ−ＯＨ基と反応する基を含み、かつＳｉ−Ｃ−Ｓｉ基を含む物質であれば、低誘電率材料の特性に対して分子量の最適化は必要ではあるが同様の効果が確認された。アルコキシシラン類としては、Ｒ１Ｒ２Ｒ３ＳｉＣＨ２ＳｉＲ４Ｒ５Ｒ６なる形を有し、少なくともＲ１〜Ｒ６のうち１つはアルコキシ基であり、そのほかは水素もしくはアルキル基であれば同様の効果が得られた。また、Ｒ１Ｒ２Ｒ３ＳｉＣＨ２Ｓｉ（ＣＨ２）Ｒ４Ｒ５ＳｉＲ６Ｒ７Ｒ８に示すように、Ｓｉ（ＣＨ２）Ｓｉで示されるエチレン架橋基を複数個有しかつ、同様にＲで示した部分の一部がアルコキシ基であり、そのほかは水素もしくはアルキル基であれば同様の効果が得られた。また同様にＯＨ基と反応性があるシラザン類として、Ｒ１Ｒ２Ｒ３ＳｉＣＨ２ＳｉＲ４Ｒ５Ｒ６なる形を有し、少なくともＲ１〜Ｒ６のうち１つはＮＨ２で示されるシラザン基であり、そのほかは水素もしくはアルキル基であれば同様の効果が得られた。また、Ｒ１Ｒ２Ｒ３ＳｉＣＨ２Ｓｉ（ＣＨ２）Ｒ４Ｒ５ＳｉＲ６Ｒ７Ｒ８に示すように、Ｓｉ（ＣＨ２）Ｓｉで示されるエチレン架橋基を複数個有し、かつ、同様にＲで示した部分の一部がＮＨ２で示されるシラザン基であり、そのほかは水素もしくはアルキル基であれば同様の効果が得られた。単一の薬液を用いず複数の薬液の混合薬液を用いても有効であった。
【００７２】
また、上述したいずれかの薬液と、以下に示すようなＳｉＣＨ２Ｓｉ結合を有しない、アルコキシシランやシラザン類から選ばれた薬液と混合して用いても有効であった。アルコキシシラン類としては、Ｓｉ（ＯＣＨ３）４（別名ＴＭＯＳ）、ＣＨ３Ｓｉ（ＯＣＨ３）３、（ＣＨ３）２Ｓｉ（ＯＣＨ３）２（別名ＤＭＤＭＯＳ）、Ｓｉ（ＯＣ２Ｈ５）４（別名ＴＥＯＳ）、ＣＨ３Ｓｉ（ＯＣ２Ｈ５）３、（ＣＨ３）２Ｓｉ（ＯＣ２Ｈ５）２、（ＣＨ３Ｏ）３ＳｉＣＨ＝ＣＨ２（別名ＶＴＭＯＳ）、（Ｃ２Ｈ５Ｏ）３ＳｉＣＨ＝ＣＨ２（別名ＶＴＥＯＳ）、（ＣＨ３ＣＯＯ）３ＳｉＣＨ＝ＣＨ２などが挙げられる。また、シラザン類としては、（Ｍｅ３Ｓｉ）２ＮＨ（別名ＨＭＤＳ）、ＨＭｅ２ＳｉＮＥｔ２（別名ＤＭＳＤＥＡ）、（ＨＭｅ２Ｓｉ）２ＮＨ（別名ＴＭＤＳ）、Ｍｅ３ＳｉＮＭｅ２（別名ＴＭＳＤＭＡ）、ＨＭｅ２ＳｉＮＭｅ２（別名ＤＭＳＤＭＡ）、Ｍｅ３ＳｉＮＥｔ２（別名ＴＭＳＤＥＡ）、Ｏ＝Ｃ（ＮＨＳｉＭｅ３）２（別名ＢＴＳＵ）、（Ｍｅ２Ｎ）２ＳｉＨＭｅ（別名Ｂ［ＤＭＡ］ＭＳ）、（Ｍｅ２Ｎ）２ＳｉＭｅ２（別名Ｂ［ＤＭＡ］ＤＳ）、（ＳｉＭｅ２ＮＨ）３（別名ＨＭＣＴＳ）、ＳｉＭｅ３ＳｉＭｅ２ＮＭｅ２（別名ＤＭＡＰＭＤＳ）、ＳｉＨ２ＭｅＳｉＨＭｅＮＭｅ２（別名ＤＭＡＤＭＤＳ）、Ｄｉｓｉｌａ−ａｚａ−ｃｙｃｌｏｐｅｎｔａｎｅ（別名ＴＤＡＣＰ）、Ｄｉｓｉｌａ−ｏｘａ−ｃｙｃｌｏｐｅｎｔａｎｅ（別名ＴＤＯＣＰ）などが挙げられる。またさらに、ハロゲン化アルキルシラン類としては、（ＣＨ３）３ＳｉＣｌ（別名ＴＭＣＳ）、（Ｃ２Ｈ５）３ＳｉＣｌ（別名ＴＥＣＳ）などが挙げられる。
【００７３】
さらに、低誘電率膜としてダメージ部分にＣ−ＯＨ基が生じる可能性のある有機膜を形成した場合であっても、このような物質がダメージ層のＣ−ＯＨ基と反応して同様の効果が得られることが期待される。また、実施の形態２では修復反応及び膜中へのＳｉ−Ｃ−Ｓｉ結合の導入に電子線照射を用いたがこれに限るものではない。例えば、熱反応のみを利用しても良いし、プラズマの利用や紫外線などのエネルギー線の照射などを利用して反応を制御しても良い。例えば、紫外線キュアを使用する場合には、キュアの際の圧力は常圧とし、５ｋＷの高圧水銀灯を用い、その際の基板温度を４００℃とすると好適である。また、キュア時間は５分が好適であった。熱処理の場合は、４００℃３０分程度が好適であった。
【００７４】
実施の形態３．
実施の形態１における膜質修復工程とポアシーリング工程用に用いるガスとして、実施の形態２における修復反応及び膜中へのＳｉ−Ｃ−Ｓｉ骨格の導入で利用可能とした材料をガスとして使用しても良い。すなわち、Ｓｉ−ＯＨ基を置換するＳｉ−Ｒ１基を有し、かつＳｉ−Ｃ−Ｓｉ結合を有するガスを用いる。これにより、実施の形態１の効果に加え、さらに、ｌｏｗ−ｋ膜２２０の機械強度とプラズマ耐性を向上させることができる。また、膜質修復の際、実施の形態２で利用可能とした材料のガスでも、ガス同士の反応は極めて低く、相互に反応することはほぼ無い。一例として、膜質修復の際、Ｓｉ（ＣＨ３）２ＮＨ２ＳｉＣＨ２Ｓｉ（ＣＨ３）２ＮＨ２同士の反応は極めて低く、相互に反応することはほぼ無い。そして、ポアシーリング工程でプラズマ等の反応エネルギーを与えることでガス同士を反応させ、ポアシーリング膜を形成することができる。よって、実施の形態２で利用可能とした材料のガスでも膜質修復反応とポアシーリングのための成膜反応とを制御することができる。
【００７５】
実施の形態４．
実施の形態１或いは実施の形態３では、ポアシーリング用の膜が、基板上面全面に堆積するため、ヴィアホールとなる開口部１５２の底部に堆積した膜を除去しなければならなかった。そこで、実施の形態４では、ポアシーリング用の膜を選択的に形成する手法について重点をおいて説明する。
【００７６】
図１８は、実施の形態４における半導体装置の製造方法の要部を表すフローチャートである。
図１８において、本実施の形態では、ストッパ膜を形成するストッパ膜形成工程（Ｓ１０２）と、低誘電率の絶縁性材料（ｌｏｗ−ｋ材料）膜を形成するｌｏｗ−ｋ膜形成工程（Ｓ１０４）と、キャップ膜を形成するキャップ膜形成工程（Ｓ１０７）と、マスクを形成するマスク形成工程（Ｓ１０８）と、ヴィアホールを形成するヴィアホール形成工程（Ｓ１１０）と、アッシング工程（Ｓ１１２）と、マスクを形成するマスク形成工程（Ｓ１１４）と、配線溝を形成する配線溝形成工程（Ｓ１１６）と、アッシング工程（Ｓ１１８）と、ストッパ膜開口工程（Ｓ１２０）と、膜質を修復する膜質修復工程（Ｓ１２２）と、Ｏ２プラズマ曝露工程（Ｓ１２３）と、ポアシーリング工程（Ｓ１２４）と、バリアメタル膜形成工程（Ｓ１２６）と、シード膜形成工程（Ｓ１２８）と、Ｃｕ膜を形成する銅膜形成工程の一例となるめっき工程（Ｓ１３０）と、研磨工程（Ｓ１３２）という一連の工程を実施する。Ｏ２プラズマ曝露工程（Ｓ１２３）を追加し、ＳｉＣＮ：Ｈ膜開口工程（Ｓ１２５）を無くした点以外は、図１と同様である。
【００７７】
ストッパ膜形成工程（Ｓ１０２）から膜質修復工程（Ｓ１２２）までは、実施の形態１或いは実施の形態３と同様である。ここでは、一例として、膜質修復用ガスの材料として、実施の形態２で用いたＳｉ（ＣＨ３）２ＮＨ２ＳｉＣＨ２Ｓｉ（ＣＨ３）２ＮＨ２を用いる。但し、これに限るものではない。実施の形態２でその他に利用可能とした膜質修復用の材料でも構わない。或いは、実施の形態１で利用可能とした膜質修復用の材料でも構わない。すなわち、Ｓｉ−ＯＨ基を置換するＳｉ−Ｒ１基を有するガスであればよい。このように、膜質修復することで、図５（ｂ）に示すように、開口部１５２の壁面及び開口部１５４の壁面と底面は、膜質が修復され、リペア層３１０が形成される。また、上述したように、膜質修復の際、Ｓｉ（ＣＨ３）２ＮＨ２ＳｉＣＨ２Ｓｉ（ＣＨ３）２ＮＨ２同士の反応は極めて低く、相互に反応することはほぼ無い。
【００７８】
図１９は、図１８のフローチャートに対応して実施される工程を表す工程断面図である。
図１９では、図１８のＯ２プラズマ曝露工程（Ｓ１２３）から研磨工程（Ｓ１３２）までを示している。
【００７９】
図１９（ａ）において、Ｏ２プラズマ曝露工程として、開口部１５２，１５４内表面のｌｏｗ−ｋ膜２２０の膜質を修復した後に、開口部１５２，１５４内表面を酸素プラズマ雰囲気に晒す。膜質修復に用いた反応容器内で、引き続き、１３．５６ＭＨｚの高周波電源を利用して反応容器内部でＯ２放電を行う。放電パワーは５０Ｗ、放電時間は１０ｓｅｃとすると好適である。アッシング工程に比べて、この微弱な放電により、ｌｏｗ−ｋ膜２２０の最表面の層にのみ再びＳｉ−ＯＨ結合のダメージ層３０６が形成される。このように、微弱な放電により、リペア層３１０の開口部１５２，１５４壁面側界面付近にダメージ層３０６を形成することができる。
【００８０】
図１９（ｂ）において、ポアシーリング工程として、まず、一旦、薄いダメージ層３０６を形成した後、同じ反応容器内で、再びガスを膜質修復に用いた分子量の大きいＳｉ（ＣＨ３）２ＮＨ２ＳｉＣＨ２Ｓｉ（ＣＨ３）２ＮＨ２にする。これにより、最表面に形成されたダメージ層３０６のＳｉ−ＯＨと反応させる。その後、窒素（Ｎ２）ガスを用いた５０Ｗの微弱なパワーで放電することにより、表面にて反応した形で存在しているＳｉ（ＣＨ３）２ＮＨ２ＳｉＣＨ２Ｓｉ（ＣＨ３）２ＮＨ２が相互反応し、ＳｉＣＮ：Ｈ膜３２２が半導体基板上に堆積する。Ｓｉ−ＯＨはｌｏｗ−ｋ膜２２０の開口部１５２，１５４内表面にのみ形成されているため、放電により形成されるＳｉＣＮ：Ｈ膜３２２は同様に開口部１５２，１５４内表面にのみ選択的に形成される。そのため、実施の形態１及び実施の形態３とは異なり、ヴィアホール底部のＣｕ表面にＳｉＣＮ：Ｈ膜が堆積しない。よって、実施の形態１及び実施の形態３のようにヴィアホール底部のＣｕ表面のＳｉＣＮ：Ｈ膜のみを除去する工程が不要となる。
【００８１】
以上のように、ＳｉＣＮ：Ｈ膜３２２を選択的に開口部１５２，１５４内のｌｏｗ−ｋ膜２２０表面に堆積させることにより、ヴィアホール底部への堆積を防止しながら露出していた空孔の空洞をふさぐことができる。そして、空孔の空洞により劣化していた表面のモフォロジーを回復させ、なだらかな表面に変化させることができる。空洞をふさぐ効果は、ＳｉＣＮ：Ｈ膜厚２ｎｍ程度で効果が得られるが、５ｎｍ以上の膜厚を堆積させることが望ましい。
【００８２】
その後は、バリアメタル膜形成工程（Ｓ１２６）から研磨工程（Ｓ１３２）までを実施し、図１９（ｃ）に表したようなＣｕ配線となる埋め込み構造を形成する。バリアメタル膜形成工程（Ｓ１２６）から研磨工程（Ｓ１３２）までは、実施の形態１と同様である。
【００８３】
以上のように、実施の形態４では、実施の形態１或いは実施の形態２で利用可能とされた材料のうちのいずれかの材料を用いて、膜質修復を行なうと共に選択的にポアシーリングを行なうことができる。
【００８４】
実施の形態４の方法により、低誘電率膜中に形成されたＳｉ−ＯＨ基を消失させることができる。さらに表面のモフォロジーを平坦化することによりバリアメタルの形成を制御することができる。これにより配線不良の発生を著しく抑制することができる。この方法を用いた場合の不良の発生率の低減効果を、信頼性技術の分野の手法である加速試験を行い検証した。従来の膜質修復とポアシーリングを行なわない方法を用いて製造した半導体装置と実施の形態４による方法を用いて形成した半導体装置を２２５℃の常圧窒素雰囲気で加熱した。そして、配線抵抗の上昇度合いを目安として配線の断線不良の発生頻度を測定した。その結果、実施の形態４による方法で製造した半導体装置は、１０００時間後においても不良率が０％であった。これに対して、従来の方法により製造した半導体装置では不良率が７５％にまで及んだ。この結果から、実施の形態４の方法は、極めて有効であることが確認された。
【００８５】
実施の形態５．
上述した各実施の形態では、ｌｏｗ−ｋ膜２２０の膜質性能の向上について配線溝或いはヴィアホール内表面に重点をおいて説明した。実施の形態５では、これに限らずｌｏｗ−ｋ膜２２０表面自体の機械強度とプラズマ耐性の向上について重点をおいて説明する。
【００８６】
図２０は、実施の形態５における半導体装置の製造方法の要部を表すフローチャートである。
図２０において、本実施の形態では、ストッパ膜を形成するストッパ膜形成工程（Ｓ１０２）と、低誘電率の絶縁性材料（ｌｏｗ−ｋ材料）膜を形成するｌｏｗ−ｋ膜形成工程（Ｓ１０４）と、Ｏ２プラズマ曝露工程（Ｓ１０５）と、膜質を修復する膜質修復工程（Ｓ１０６）と、キャップ膜を形成するキャップ膜形成工程（Ｓ１０７）という一連の工程を実施する。
【００８７】
ストッパ膜形成工程（Ｓ１０２）からｌｏｗ−ｋ膜形成工程（Ｓ１０４）までは、上述した各実施の形態と同様である。よって、図２（ｂ）に示すように基板２００上にＳｉＣＮ：Ｈ膜２１０を挟んでｌｏｗ−ｋ膜２２０が形成される。
【００８８】
図２１は、図２０のフローチャートに対応して実施される工程を表す工程断面図である。
図２１では、図２０のＯ２プラズマ曝露工程（Ｓ１０５）からキャップ膜形成工程（Ｓ１０７）までを示している。
【００８９】
図２１（ａ）において、Ｏ２プラズマ曝露工程として、プラズマ発生可能なチャンバ内にｌｏｗ−ｋ膜２２０が形成された基板を配置して、Ｏ２の放電を行う。その際の条件として、例えば、流量は１．７Ｐａ・ｍ３／ｓ（１０００ｓｃｃｍ）、周波数は１３．５６ＭＨｚ、放電パワーは５００Ｗ、チャンバ内の圧力は０．６７×１０３Ｐａ（５Ｔｏｒｒ）とすると好適である。このＯ２放電によりｌｏｗ−ｋ膜２２０中の有機成分が酸化され、ｌｏｗ−ｋ膜２２０の表面及び膜中にＳｉ−ＯＨ基が形成される。すなわち、ダメージ層３０６が形成される。
【００９０】
図２１（ｂ）において、膜質修復工程として、Ｏ２プラズマ雰囲気に晒されたｌｏｗ−ｋ膜２２０に、Ｓｉ−ＯＨ基を置換し、かつＳｉ−Ｃ−Ｓｉ結合を有する材料を供給して、ダメージ層３０６の膜質を修復する。すなわち、実施の形態２において利用可能とされた材料と反応させてダメージ層３０６の膜質を修復する。ここでは、一例として、Ｓｉ−ＮＨ２基およびＳｉ−Ｃ−Ｓｉ結合を有するプリカーサとなるＳｉ（ＣＨ３）２ＮＨ２ＳｉＣＨ２Ｓｉ（ＣＨ３）２ＮＨ２を用いる。供給方法は、実施の形態２と同様、スピンコート法で良い。そして、電子線キュアを実施の形態２と同様に行なう。これにより、ダメージ層３０６に対して、実施の形態２で説明したようにＳｉ−ＯＨ基を修復すると共にＳｉ−Ｃ−Ｓｉ骨格を導入したリペア層３１６を厚く形成することができる。以上のように、Ｓｉ−Ｃ−Ｓｉ骨格を導入することで上述したようにｌｏｗ−ｋ膜２２０表面の機械強度とプラズマ耐性を向上させることができる。
【００９１】
図２１（ｃ）において、キャップ膜形成工程として、ｌｏｗ−ｋ膜２２０上にプラズマＣＶＤ法によってキャップ絶縁膜としてＳｉＯ２を例えば膜厚１００ｎｍ堆積することで、ＳｉＯ２膜２２２の薄膜を形成する。その他は、実施の形態１と同様である。この工程でもＯ２を用いた放電を行なうが、ｌｏｗ−ｋ膜２２０表面にＳｉ−Ｃ−Ｓｉ骨格を導入しているためｌｏｗ−ｋ膜２２０のプラズマ耐性が向上している。よって、Ｏ２プラズマによるダメージを抑制することができる。これ以降、上述した各実施の形態のように多層配線を形成していけばよい。
【００９２】
また、この方法により形成した低誘電率膜の機械強度は、膜質修復を行なっていない従来膜で弾性率が９ＧＰａであった。そして、従来膜に電子線を照射しつつキュアすることにより１０．５ＧＰａまで改善した。そして、実施の形態５の方法を用いることにより１５ＧＰａまで改善することが確認された。
【００９３】
以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、上述した各実施の形態では、ｌｏｗ−ｋ膜２２０として塗布法によるＭＳＱ膜を用いたがこの膜に限定されるわけではない。比誘電率３．９を有するＳｉＯ２膜より低い比誘電率を持つ低誘電率絶縁膜であればよい。そして、成膜方法に依存することなく同等の効果が得られる。例えば、ＣＶＤ法によりＳｉＯＣ：Ｈ膜のｌｏｗ−ｋ膜２２０を形成しても構わない。この場合、例えば、原料ガスとして有機シラン（アルキルシラン）となるトリメチルシランとＯ２とをそれぞれ２：１の割合で１．７Ｐａ・ｍ３／ｓ（１０００ｓｃｃｍ）および０．８４Ｐａ・ｍ３／ｓ（５００ｓｃｃｍ）用いると好適である。その際の周波数は１３．５６ＭＨｚであり放電パワーは１０００Ｗ、チャンバ内の圧力は０．６７×１０３Ｐａ（５Ｔｏｒｒ）とすると好適である。これにより層間絶縁膜の比誘電率ｋを従来の３．９程度から２．９程度に低減させることができる。なお、プラズマＣＶＤ法によりｌｏｗ−ｋ膜２２０を形成する場合、実施の形態５では、プラズマＣＶＤ装置で、引き続きＯ２プラズマ曝露を行なうことができるのでさらに手間を省くことができより好適である。
【００９４】
また、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
【００９５】
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法は、本発明の範囲に包含される。
【００９６】
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。
【図面の簡単な説明】
【００９７】
【図１】実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
【図２】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図３】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図４】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図５】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図６】膜質修復に用いる装置の構成を説明するための概念図である。
【図７】ダメージ層が形成されるところから修復されるまでの反応の様子を示す概念図である。
【図８】ポアシーリングの様子を説明するための概念図である。
【図９】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図１０】図１のフローチャートに対応して実施される工程を表す工程断面図である。
【図１１】実施の形態２における半導体装置の製造方法の要部を表すフローチャートである。
【図１２】図１１のフローチャートに対応して実施される工程を表す工程断面図である。
【図１３】実施の形態２における修復反応を示す概念図である。
【図１４】プラズマ耐性と膜中のＣ量との関係を示す図である。
【図１５】層間絶縁膜の骨格の違いによるプラズマ耐性と機械強度を比較した一例を示す図である。
【図１６】図１１のフローチャートに対応して実施される工程を表す工程断面図である。
【図１７】研磨工程後の半導体装置の断面を示す図である。
【図１８】実施の形態４における半導体装置の製造方法の要部を表すフローチャートである。
【図１９】図１８のフローチャートに対応して実施される工程を表す工程断面図である。
【図２０】実施の形態５における半導体装置の製造方法の要部を表すフローチャートである。
【図２１】図２０のフローチャートに対応して実施される工程を表す工程断面図である。
【符号の説明】
【００９８】
１５２，１５４  開口部
２００  基板
２２１  ポア
２２０  ｌｏｗ−ｋ膜
２４０，２４２  バリアメタル膜
２６０，２６２  Ｃｕ膜
３０２，３０４，３０６  ダメージ層
３１０，３１２，３１４，３１６  リペア層
３２０，３２２  ＳｉＣＮ：Ｈ膜
４０２，４０４  Ｏ２プラズマ
【図１】
2008117903.tif 000006
【図２】
2008117903.tif 000007
【図３】
2008117903.tif 000008
【図４】
2008117903.tif 000009
【図５】
2008117903.tif 000010
【図６】
2008117903.tif 000011
【図７】
2008117903.tif 000012
【図８】
2008117903.tif 000013
【図９】
2008117903.tif 000014
【図１０】
2008117903.tif 000015
【図１１】
2008117903.tif 000016
【図１２】
2008117903.tif 000017
【図１３】
2008117903.tif 000018
【図１４】
2008117903.tif 000019
【図１５】
2008117903.tif 000020
【図１６】
2008117903.tif 000021
【図１７】
2008117903.tif 000022
【図１８】
2008117903.tif 000023
【図１９】
2008117903.tif 000024
【図２０】
2008117903.tif 000025
【図２１】
2008117903.tif 000026