(57)【要約】【課題】液晶表示装置の消費電力を低減する。【解決手段】１フレームおきにＳＴＨ信号のパルスを生成するタイミングコントローラ２を備える。これにより、ソースドライバ５およびゲートドライバ６を１フレームおきに駆動することができるので、消費電力を低減することができる。また、通常モードから省電力モードへ切り替えるときもＰＣ１００はパワーセーブ制御信号をオンにするだけでよいので、液晶表示装置１の表示画面を乱すことなく省電力モードへ切り替えることが可能となる。【選択図】図１
2008298997.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の信号線および複数の走査線を備えた表示部と、
前記信号線に画像信号を印加するとともに、前記走査線に走査信号を印加する駆動回路と、
前記駆動回路に選択的に画像データを送出するパワーセーブ信号に基づいて制御される制御回路と、を具備し、
前記制御回路は、パワーセーブ信号がオンのときには、前記画像データを前記駆動回路へ複数フレームに１度の割合で出力すること
を特徴とする表示装置。
【請求項２】
前記制御回路は、パワーセーブ信号がオンのときには、前記画像データをフレーム間引きするように制御することを特徴とする請求項１記載の表示装置。
【請求項３】
前記制御回路に記憶手段を設け、パワーセーブ信号がオンのときには、前記画像データを記憶手段に記憶させるとともに、前記記憶時よりも長い周期で前記記憶手段から前記画像データを読み出して前記駆動回路へ出力すること
を特徴とする請求項１記載の表示装置。
【請求項４】
マトリクス状に配置された複数の信号線および複数の走査線を備えた表示部と、
前記信号線に画像信号を印加するとともに、前記走査線に走査信号を印加する駆動回路と、
前記駆動回路に選択的に画像データを送出するパワーセーブ信号に基づいて制御される制御回路と、を有する表示装置の駆動方法であって、
パワーセーブ信号がオンのときには、前記制御回路が前記画像データを前記駆動回路へ複数フレームに１度の割合で出力することを特徴とする表示装置の駆動方法。
【請求項５】
前記制御回路に記憶手段を有する表示装置の駆動方法であって、
パワーセーブ信号がオンのときには、前記制御回路が前記画像データを記憶手段に記憶させるとともに、前記記憶時よりも長い周期で前記記憶手段から前記画像データを読み出して前記駆動回路へ出力することを特徴とする請求項４記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置を低電力消費で駆動する技術に関する。
【背景技術】
【０００２】
バッテリで駆動するモバイルノート型コンピュータなどにおいては、低消費電力化が重要な研究課題である。当然、モバイルノート型コンピュータなどに使用される液晶表示装置にも低消費電力の要求がある。液晶表示装置においては、駆動方法の最適化、回路部材の選択など多方面から低消費電力へのアプローチがなされている。例えば、省電力モード設定などにより、液晶表示装置の消費電力を下げる方法としては、コンピュータから入力されるクロック信号の周波数を下げる方法が一般的である。
【０００３】
一方、液晶表示装置の高精細化による動作周波数の高速化およびＥＭＩ（Electro Magnetic Interference）低減のために、コンピュータと液晶表示装置とのインターフェースにＬＶＤＳ（Low Voltage Differential Signaling）などの差動信号を用いる場合がある（例えば、特許文献１参照）。ＬＶＤＳでは高速の差動入力信号をサンプリングするために、入力クロック信号を液晶表示装置内部のＰＬＬ（Phase-Locked Loop）回路やＤＬＬ（Delay-Locked Loop）回路で７逓倍してサンプリングクロックとして用いている。
【特許文献１】特開２００２−１０８２９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、ＰＬＬ回路やＤＬＬ回路が入力クロック信号の周波数変動に追従するためには、相当時間（約１０ｍｓｅｃ）が必要であるため、省電力モードに変更するために入力クロック信号の周波数を変化させた直後では、液晶表示装置の駆動回路が正確に入力信号を取り込めなくなり、表示装置の画像が一時的に乱れるという問題が生じることがある。
【０００５】
本発明は、上記に鑑みてなされたものであり、その課題とするところは、消費電力を低減するとともに、画像の乱れなく省電力モードに移行する表示装置及び表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【０００６】
第１の本発明に係る表示装置は、マトリクス状に配置された複数の信号線および複数の走査線を備えた表示部と、信号線に画像信号を印加するとともに、走査線に走査信号を印加する駆動回路と、駆動回路に選択的に画像データを送出するパワーセーブ信号に基づいて制御される制御回路と、を具備し、制御回路は、パワーセーブ信号がオンのときには、画像データを駆動回路へ複数フレームに１度の割合で出力することを特徴とする。
【０００７】
また、上記表示装置において、制御回路は、パワーセーブ信号がオンのときには、画像データをフレーム間引きするように制御することを特徴とする。
【０００８】
本発明にあっては、パワーセーブ信号がオンのときには、画像データを駆動回路へ複数フレームに１度の割合で出力することで、駆動回路は、例えば間引き動作される画像データが入力されるフレームのときだけ駆動すればよいので、消費電力の低減を図ることができる。また、表示装置に画像信号を入力するコンピュータなどの外部装置は、パワーセーブ信号を制御するだけで表示装置を省電力モードで駆動することができ、表示装置に入力する同期信号などを変える必要がなく、入力される同期信号に基づいて生成されるクロック信号が乱れないので、画像の乱れなく省電力モードに移行することが可能となる。
【０００９】
上記表示装置において、制御回路に記憶手段を設け、パワーセーブ信号がオンのときには、画像データを記憶手段に記憶させるとともに、記憶時よりも長い周期で記憶手段から画像データを読み出して駆動回路へ出力することを特徴とする。
【００１０】
本発明にあっては、パワーセーブ信号がオンのときには、画像データを記憶手段に一時的に記憶させるとともに、画像データを入力したときよりも長い周期で読み出して駆動回路へ出力することにより、駆動回路を通常よりも低い周波数で駆動することができるので、消費電力の低減を図ることができる。
【００１１】
第２の本発明に係る表示装置の駆動方法は、マトリクス状に配置された複数の信号線および複数の走査線を備えた表示部と、信号線に画像信号を印加するとともに、走査線に走査信号を印加する駆動回路と、駆動回路に選択的に画像データを送出するパワーセーブ信号に基づいて制御される制御回路と、を有する表示装置の駆動方法であって、パワーセーブ信号がオンのときには、制御回路が画像データを駆動回路へ複数フレームに１度の割合で出力することを特徴とする。
【００１２】
上記表示装置の駆動方法において、制御回路に記憶手段を有する表示装置の駆動方法であって、パワーセーブ信号がオンのときには、制御回路が画像データを記憶手段に記憶させるとともに、記憶時よりも長い周期で記憶手段から画像データを読み出して駆動回路へ出力することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、消費電力を低減するとともに、画像の乱れなく省電力モードに移行する表示装置及び表示装置の駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図面を用いて説明する。
【００１５】
［第１の実施の形態］
図１は、第１の実施の形態における液晶表示装置の構成を示すブロック図である。同図に示す液晶表示装置１は、ＰＣ１００から画像データ、同期信号およびパワーセーブ制御信号を入力するタイミングコントローラ２と、階調基準電圧を生成する階調回路３と、信号線と走査線がマトリクス状に配置された表示部４と、入力された画像データを表示部４の信号線へ出力するソースドライバ５と、表示部４の走査線に走査信号を出力し、画像データを書き込むタイミングを制御するゲートドライバ６とを備える。
【００１６】
タイミングコントローラ２は、画像データを入力して表示部４のＲ（赤）、Ｇ（緑）、Ｂ（青）に合わせてデータの並べ替えを行うデータ処理回路２１と、同期信号やパワーセーブ制御信号を入力してソースドライバ５が画像データを取り込むタイミングを制御するタイミング制御回路２２とを備える。タイミングコントローラ２は、ＰＣ１００から入力されるパワーセーブ制御信号により、省電力モードと通常モードとを切り替える機能を有する。省電力モードについては後述する。
【００１７】
図２は、ソースドライバ５の構成を示すブロック図であり、図３は、階調回路３とＤ／Ａコンバータ５５の構成を示す回路図である。ソースドライバ５は、画像データを取り込むタイミングを制御するシフトレジスタ５１と、画像データを取り込むデータレジスタ５２と、指定のタイミングでデータをラッチするラッチ回路５３と、レベルシフト回路５４と、Ｄ／Ａコンバータ５５と、出力アンプ５６とを備える。
【００１８】
シフトレジスタ５１には、画像データを取り込むタイミングを制御するスタートパルス信号（ＳＴＨ）、取り込んだ画像データを出力するタイミングを制御するストローブ信号（ＳＴＢ）およびクロック信号（ＣＬＫ）が入力される。データレジスタ５２には、画像データが入力される。
【００１９】
シフトレジスタ５１は、タイミングコントローラ２から入力されるＳＴＨ信号のパルスに従って画像データをデータレジスタ５２に取り込む。データレジスタ５２に取り込まれた画像データは、ＳＴＢ信号に従ってラッチ回路５３、レベルシフト回路５４を経由してＤ／Ａコンバータ５５においてアナログ信号に変換される。
【００２０】
Ｄ／Ａコンバータ５５には、図３で示す階調回路３で生成された階調基準電圧Ｖ１〜Ｖ１４が供給される。Ｄ／Ａコンバータ５５において、階調基準電圧はさらにプラス／マイナス６４レベルの電圧に分圧される。Ｄ／Ａコンバータ５５は、入力された画像データ（６ｂｉｔのディジタルデータ）に基づいてプラス／マイナス６４レベルの電圧を選択して出力する。
【００２１】
アナログ信号に変換された画像データは、出力アンプ５６において表示部４を駆動できる電圧にまで増幅される。増幅された１ライン分の画像データ（Ｓ１，Ｓ２，Ｓ３，・・・，Ｓｎ）は、表示部４の信号線へ出力される。
【００２２】
なお、液晶を交流駆動するために、極性反転信号（ＰＯＬ）がラッチ回路５３と出力アンプ５６に入力されている。
【００２３】
表示部４は、マトリクス状に配置された複数の信号線および複数の走査線を備えている。ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）が信号線と走査線との交点に配置されて画素電極などと画素を構成している。ソースドライバ５が画像データを信号線に印加するとともに、ゲートドライバ６が走査線に走査信号を印加することで、ＴＦＴがオンして画素に画像データが書き込まれる。
【００２４】
次に、本実施の形態における液晶表示装置の動作について図を用いて説明する。図４は通常モードの動作を示すタイミングチャートであり、図５は省電力モードの動作を示すタイミングチャートである。図４、図５には、ＰＣ１００がタイミングコントローラ２へ出力する信号、タイミングコントローラ２が出力する信号、ソースドライバ５が出力する信号およびゲートドライバ６が出力する信号が示されている。
【００２５】
ＰＣ１００はタイミングコントローラ２へパワーセーブ制御信号、ＶＳＹＮＣ（垂直同期信号）、ＨＳＹＮＣ（水平同期信号）、ＤＥ信号（データイネーブル信号）および画像データを出力する。タイミングコントローラ２はソースドライバ５へＳＴＨ信号、ＳＴＢ信号および画像データを出力する。ソースドライバ５は、画像データを１ライン分ずつ表示部４の信号線へ出力する。ゲートドライバ６は、走査信号（Ｖｇ１，Ｖｇ２，Ｖｇ３，・・・，Ｖｇｌａｓｔ）を表示部４の走査線へ出力する。
【００２６】
まず、通常モードの動作について図４を参照して説明する。このとき、パワーセーブ制御信号は、パワーセーブモードではないことを示すＬｏｗ（Ｌ）レベルであるとする。ＰＣ１００は、ＶＳＹＮＣの周期をフレーム単位として、ｍフレーム、ｍ＋１フレーム、ｍ＋２フレーム、ｍ＋３フレームの順序で１画面分ずつの画像データを出力する。ＰＣ１００は１フレーム間に１画面分の画像データを、１ライン目からｌａｓｔライン目まで順番に、ＨＳＹＮＣと同じ周期でＤＥ信号をオンして１ライン分ずつ出力する。
【００２７】
タイミングコントローラ２は、ＨＳＹＮＣと同じ周期でＳＴＨ信号のパルスを生成する。ソースドライバ５のシフトレジスタ５１は、ＳＴＨ信号のパルスを契機にデータレジスタ５２に画像データを取り込む。
【００２８】
１ライン分の画像データの取り込みが終了した後、タイミングコントローラ２は、ＳＴＢ信号をオンにする。ソースドライバ５は、ＳＴＢ信号がオンになると、画像データをアナログ信号に変換し、表示部４の信号線に出力する。ゲートドライバ６は、出力された画像データに対応する走査信号をオンにして、出力された画像データを表示部４の各画素に書き込む。
【００２９】
この一連の動作を１ライン目からｌａｓｔライン目まで繰り返すことにより、１画面分の画像データが表示部４に書き込まれる。
【００３０】
続いて、省電力モードの動作について図５を参照して説明する。省電力モードは、１フレームおきにソースドライバ５、ゲートドライバ６を駆動する点で通常モード動作時と異なっている。
【００３１】
ＰＣ１００が出力する信号は、パワーセーブ制御信号がオンであることを表わすＨｉｇｈ（Ｈ）レベルとなっていること以外は、通常時の動作と同様であるので説明は省略する。
【００３２】
図５のｍ＋１フレームおよびｍ＋３フレームに示すように、タイミングコントローラ２は、２フレームのうち１フレームにおいてはＳＴＨ信号のパルスを生成しない。ＳＴＨ信号のパルスが生成されないフレームでは、ソースドライバ５は、画像データを取り込まず、ゲートドライバ６は、走査信号をオンにしないので、表示部４では、２フレームに１回だけ画面の書き換えが行われることになる。
【００３３】
したがって、本実施の形態によれば、１フレームおきにＳＴＨ信号のパルスを生成するタイミングコントローラ２を備えることにより、ソースドライバ５およびゲートドライバ６は１フレームおきに駆動すればよいので、消費電力の低減が可能となる。また、通常モードから省電力モードへ切り替えるときもＰＣ１００はパワーセーブ制御信号をオンにするだけでよいので、液晶表示装置１の表示画面を乱すことなく省電力モードへ切り替えることが可能となる。
【００３４】
なお、本実施の形態においては、２フレームに１回だけ画面の書き換え動作を行っているが、これに限るものではなく、例えば、３フレームに１回など、３フレーム以上に１回画面の書き換えを行うものであってもよい。
【００３５】
また、本実施の形態においては、画面の書き換え動作を行わないｍ＋１フレーム、ｍ＋３フレームでもＰＣ１００は、画像データを液晶表示装置１へ出力しているが、ｍ＋１フレームやｍ＋３フレームのように間引かれるフレームにおいては、同期信号のみ液晶表示装置１へ出力し、ＰＣ１００からは画像データを出力しないようにしてもよい。
【００３６】
［第２の実施の形態］
図６は、第２の実施の形態における液晶表示装置の構成を示すブロック図である。同図（ａ）に示す液晶表示装置１は、図１に示したものに対してフレームメモリ２３およびクロック分周用の分周回路２４を備えた点で異なっている。フレームメモリ２３は、省電力モード時にＰＣ１００から入力された画像データを一時的に記憶するメモリである。フレームメモリ２３には１画面分の画像データを記憶することができる。省電力モード時には、データ処理回路２１は、ＰＣ１００から入力された画像データをフレームメモリ２３に記憶させる。そして、ＰＣ１００から入力されるクロック信号の周波数より低い周波数のクロック信号に基づいてフレームメモリ２３から画像データを読み出してソースドライバ５に出力する。このより低い周波数のクロック信号は、ＰＣ１００から入力されたクロック信号を基にして、分周回路２４により生成する。分周回路２４は、同図（ｂ）に示すように、カウンタ２４−１およびデコーダ２４−２、アンプ２４−３などで構成されている。
【００３７】
次に、本実施の形態における液晶表示装置の省電力モードの動作を説明する。通常モードについては、第１の実施の形態における液晶表示装置の動作と同様であるので説明は省略する。図７は、省電力モードの動作を示すタイミングチャートである。ＰＣ１００が出力する信号は、パワーセーブ制御信号がオン（Ｈ）であること以外は通常モードの動作と同様である。
【００３８】
データ処理回路２１は、ＰＣ１００からＨＳＹＮＣの周期で１ライン分ずつ入力される画像データを１フレーム分だけフレームメモリ２３に記憶させる。
【００３９】
１フレーム分の画像データのフレームメモリ２３への書込みが終了すると、タイミングコントローラ２は、ＨＳＹＮＣより長い周期でＳＴＨ信号のパルスを生成する。具体的には、例えば２フレームで１画面を構成するように制御する場合には、２ＨＳＹＮＣで１つのＳＴＨ信号を発生させる。ソースドライバ５およびゲートドライバ６に出力するクロック信号も通常モードより低い周波数で生成する。通常モードよりＳＴＨ信号のパルスの間隔を長くすることで、ソースドライバ５およびゲートドライバ６を駆動するクロック信号の周波数を低くし、ソースドライバ５およびゲートドライバ６の動作速度を下げることができる。
【００４０】
ソースドライバ５は、ＳＴＨ信号に基づいて画像データをフレームメモリ２３から低速で読み出し、ＳＴＢ信号に基づいて画像データを表示部４へ出力する。ＳＴＢ信号もＳＴＨ信号と同様に通常モードよりも周期を長くしている。
【００４１】
ゲートドライバ６は、ソースドライバ５の画像データの出力に合わせて制御された走査信号（Ｖｇ１，Ｖｇ２，Ｖｇ３，・・・，Ｖｇｌａｓｔ）を表示部４の走査線へ出力する。
【００４２】
ＳＴＨ信号のパルスの間隔を長くして２フレームかけて画像データをソースドライバ５に出力するため、図７に示すように、ＰＣ１００から出力したｍ＋１フレーム、ｍ＋３フレームの画像データはフレーム間引きされ、液晶表示装置１に取り込まれない。
【００４３】
したがって、本実施の形態によれば、１画面分の画像データを記憶するフレームメモリ２３を備え、省電力モード時には、入力された画像データをフレームメモリ２３に一時的に記憶させるとともに、通常モード時より低速で画像データをソースドライバ５へ出力することにより、ソースドライバ５およびゲートドライバ６の動作速度を下げて駆動することができるので、消費電力を低減することが可能となる。また、通常モードから省電力モードへ切り替えるときもＰＣ１００はパワーセーブ制御信号をオンにするだけでよく、クロック分周回路２４もＰＬＬ回路のようなロックアップタイムが不要となるため、液晶表示装置１の表示画面を乱すことなく省電力モードへ切り替えることが可能となる。
【００４４】
なお、第２の実施の形態の場合においても、第１の実施の形態の場合と同様に、３フレーム以上に１回の画面書換えや間引かれるフレームにおける画像データの送出の停止などの変更を採ることも可能である。
【図面の簡単な説明】
【００４５】
【図１】第１の実施の形態における液晶表示装置の構成を示すブロック図である。
【図２】図１の液晶表示装置におけるソースドライバの構成を示すブロック図である。
【図３】図１の液晶表示装置における階調回路の構成を示す回路図である。
【図４】図１の液晶表示装置の通常時の動作を示すタイミングチャートである。
【図５】図１の液晶表示装置の省電力時の動作を示すタイミングチャートである。
【図６】第２の実施の形態における液晶表示装置の構成を示すブロック図である。
【図７】図６の液晶表示装置の省電力時の動作を示すタイミングチャートである。
【符号の説明】
【００４６】
１…液晶表示装置
２…タイミングコントローラ
３…階調回路
４…表示部
５…ソースドライバ
６…ゲートドライバ
２１…データ処理回路
２２…タイミング制御回路
２３…フレームメモリ
２４…分周回路
５１…シフトレジスタ
５２…データレジスタ
５３…ラッチ回路
５４…レベルシフト回路
５５…Ｄ／Ａコンバータ
５６…出力アンプ
１００…ＰＣ
【図１】
2008298997.tif 000003
【図２】
2008298997.tif 000004
【図３】
2008298997.tif 000005
【図４】
2008298997.tif 000006
【図５】
2008298997.tif 000007
【図６】
2008298997.tif 000008
【図７】
2008298997.tif 000009