(57)【要約】 【課題】本発明は、保護膜上に形成される共通電極をデータラインと重畳するように形成することによって、画素領域の開口率を増加させることのできるフリンジフィールド型液晶表示パネル及びその製造方法に関する。【解決手段】本発明に係るフリンジフィールド型液晶表示パネルは、基板上に形成されるゲートライン；ゲート絶縁膜を介して前記ゲートラインと交差して形成されるデータライン；ゲートライン及びデータラインの交差領域に形成される薄膜トランジスタ；ゲート絶縁膜上に形成され、薄膜トランジスタと直接接続される画素電極；ゲート絶縁膜上に形成され、画素電極及び薄膜トランジスタを覆う保護膜；及び保護膜上に画素電極及びデータラインと重畳するように形成され、画素電極と共に、液晶配向のためのフリンジフィールドを形成する共通電極を含んで構成されることを特徴とする。【選択図】図１
2008165230.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されるゲートライン；
ゲート絶縁膜を介して前記ゲートラインと交差して形成されるデータライン；
前記ゲートライン及びデータラインの交差領域に形成される薄膜トランジスタ；
前記ゲート絶縁膜上に形成され、薄膜トランジスタと直接接続される画素電極；
前記ゲート絶縁膜上に形成され、画素電極及び薄膜トランジスタを覆う保護膜；及び
前記保護膜上に画素電極及びデータラインと重畳するように形成され、前記画素電極と共に、液晶配向のためのフリンジフィールドを形成する共通電極を含んで構成されることを特徴とするフリンジフィールド型液晶表示パネル。
【請求項２】
前記薄膜トランジスタは、
前記ゲートラインに接続されるゲート電極；
前記データラインに接続されるソース電極及びチャンネルを介して前記ソース電極と対向すると共に、前記画素電極と直接接続されるドレイン電極；及び
前記ゲート絶縁膜を介在してゲート電極と重畳するように形成され、前記ソース電極及びドレイン電極の間にチャンネルを形成する活性層及びオーミック接触層からなる半導体パターンを含んで構成されることを特徴とする請求項1に記載のフリンジフィールド型液晶表示パネル。
【請求項３】
前記ソース電極はデータラインから突出された形態に構成され、前記ドレイン電極はチャンネルを介してソース電極と対向する「┌」字状であることを特徴とする請求項２に記載のフリンジフィールド型液晶表示パネル。
【請求項４】
前記ソース電極は前記データラインから突出された形態に構成され、前記ドレイン電極はチャンネルを介して前記ソース電極と対向する「─」字状であり、前記ソース電極及びドレイン電極の間には一字状のチャンネルが形成されることを特徴とする請求項２に記載のフリンジフィールド型液晶表示パネル。
【請求項５】
前記ソース電極はデータラインから突出された「Ｕ」字状に構成され、前記ドレイン電極はチャンネルを介してソース電極と対向するように形成され、前記ソース電極及びドレイン電極の間には「Ｕ」字状のチャンネルが形成されることを特徴とする請求項２に記載のフリンジフィールド型液晶表示パネル。
【請求項６】
前記ソース電極はデータラインと一体的に形成され、前記ドレイン電極はチャンネルを介してソース電極と対向する「┌」字状を有するように構成されることを特徴とする請求項２に記載のフリンジフィールド型液晶表示パネル。
【請求項７】
前記画素電極は前記データラインと０〜３．０μｍほどの間隔を置いて形成されることを特徴とする請求項1に記載のフリンジフィールド型液晶表示パネル。
【請求項８】
前記保護膜は、前記共通電極と前記ドレイン電極との間に寄生容量が発生されることを防止するために、６０００Ａ０以上の無機絶縁物質からなることを特徴とする請求項１に記載のフリンジフィールド型液晶表示パネル。
【請求項９】
前記保護膜は、前記共通電極と前記ドレイン電極との間に寄生容量が発生されることを防止するために、１．５μｍ以上の有機絶縁物質からなることを特徴とする請求項１に記載のフリンジフィールド型液晶表示パネル。
【請求項１０】
前記共通電極は、前記薄膜トランジスタが形成された領域を覆うように構成されることを特徴とする請求項１に記載のフリンジフィールド型液晶表示パネル。
【請求項１１】
前記共通電極は、前記画素電極と共にフリンジフィールドが形成されるスリット溝を有するようにパターニングされることを特徴とする請求項１に記載のフリンジフィールド型液晶表示パネル。
【請求項１２】
前記共通電極は、ＩＴＯあるいはＩＺＯ等の透明導電性物質からなることを特徴とする請求項１に記載のフリンジフィールド型液晶表示パネル。
【請求項１３】
前記ゲートラインと同一な物質で同時に形成されるストレージ電極；及び
前記ゲート絶縁膜を介して前記ストレージ電極と重畳するように形成される前記画素電極からなるストレージキャパシタを更に含んで構成されることを特徴とする請求項１に記載のフリンジフィールド型液晶表示パネル。
【請求項１４】
前記ゲートラインに接続されるゲートパッド下部電極及び前記保護膜に形成された第１コンタクトホールを通じて前記ゲートパッド下部電極と接続されるゲートパッド上部電極からなるゲートパッド；及び
前記データラインに接続されるデータパッド下部電極及び前記保護膜に形成された第２コンタクトホールを通じて前記データパッド下部電極と接続されるデータパッド上部電極からなるデータパッドを更に含んで構成されることを特徴とする請求項１に記載のフリンジフィールド型液晶表示パネル。
【請求項１５】
前記ゲートパッド下部電極は前記ゲートラインと同一な物質で同時に形成され、前記ゲートパッド上部電極は前記共通電極と同一な物質で同時に形成されることを特徴とする請求項１４記載のフリンジフィールド型液晶表示パネル。
【請求項１６】
前記データパッド下部電極は前記データラインと同一な物質で同時に形成され、前記データパッド上部電極は前記共通電極と同一な物質で同時に形成されることを特徴とする請求項１４に記載のフリンジフィールド型液晶表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリンジフィールド型平板表示パネル及びその製造方法に関し、特に、共通電極をデータラインと重畳するように形成することによって、画素領域の開口率を増加させることのできるフリンジフィールド型液晶表示パネル及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示パネルは、電界を用いて液晶の光透過率を調節することによって画像を示す。このような液晶表示パネルは、液晶を駆動させる電界方向に応じて、垂直電界印加型と水平電界印加型とに大別される。
【０００３】
垂直電界印加型の液晶表示パネルは、上下部基板と対向するように配置された画素電極と共通電極の間に形成される垂直電界によりＴＮ（ＴｗｉｓｔｅｄＮｅｍａｓｔｉｃ）モードの液晶を駆動する。このような垂直電界印加型の液晶表示装置は開口率が大きいという利点を有する反面、視野角が９０度程に狭いという問題点を有する。
【０００４】
水平電界印加型の液晶表示パネルは、下部基板に並べて配置された画素電極と共通電極間の水平電界によりイン・プレイン・スイッチ（Ｉｎ  ＰｌａｎｅＳｗｉｔｃｈ：ＩＰＳ）モードの液晶を駆動する。このような水平電界印加型の液晶表示パネルは視野角が１６０度程に大きいという利点を有する反面、開口率及び透過率が小さいという問題点を有する。
【０００５】
このような水平電界印加型の液晶表示パネルの問題点を改善するために、フリンジフィールドによって動作されるフリンジ・フィールド・スイッチング型の液晶表示パネルが提案されている。
【０００６】
ここで、フリンジ・フィールド・スイッチング型の液晶表示パネルは、各画素領域に絶縁膜を介在した共通電極板と画素電極とを備え、その共通電極板と画素電極との間隔を上下部基板の間隔より狭くなるように形成して、上下部基板間に満たされた液晶分子を駆動させるためのフリンジフィールドを形成させる。
【０００７】
前述のように構成されたフリンジ・フィールド・スイッチング型の液晶表示パネルの場合、データラインと隣接した画素領域にもフリンジフィールドを形成して液晶を駆動させることによって、データラインとこれに隣接した画素電極の間に光が漏洩される問題（垂直クロストーク）が発生した。
【０００８】
従来、このような問題点を解消するために、データラインと画素電極との間に漏洩される光を遮断するためのブラックマトリクスあるいはシールディング金属が形成され、これによって、画素領域の開口率が低くなることによって光透過率が低下するという問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従って、本発明の目的は、共通電極をデータラインと重畳するように形成することによって、画素領域の開口率を増加させることのできるフリンジフィールド型液晶表示パネル及びその製造方法を提供することにある。
【００１０】
更に、本発明は、画素電極と共通電極との間に形成される保護膜を所定の高さを有する無機及び有機絶縁膜に形成することによって、データライン及びそれに重畳する共通電極の間の寄生容量の発生を防止することのできるフリンジフィールド型液晶表示パネル及びその製造方法を提供することにある。
【００１１】
更に、本発明は、共通電極を薄膜トランジスタのチャンネル領域を覆うように形成することによって、チャンネル領域に発生される漏洩電流及びオフカーラントを防止することのできるフリンジフィールド型液晶表示パネル及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
前記目的の達成のため、本発明に係るフリンジフィールド型液晶表示パネルは、基板上に形成されるゲートライン；ゲート絶縁膜を介して前記ゲートラインと交差して形成されるデータライン；ゲートライン及びデータラインの交差領域に形成される薄膜トランジスタ；ゲート絶縁膜上に形成され、薄膜トランジスタと直接接続される画素電極；ゲート絶縁膜上に形成され、画素電極及び薄膜トランジスタを覆う保護膜；及び保護膜上に画素電極及びデータラインと重畳するように形成され、画素電極と共に、液晶配向のためのフリンジフィールドを形成する共通電極を含んで構成されることを特徴とする。
【００１３】
ここで、本発明に係るフリンジフィールド型液晶表示パネルは、ゲートラインと同一な物質で同時に形成されるストレージ電極；及びゲート絶縁膜を介してストレージ電極と重畳するように形成される画素電極からなるストレージキャパシタを更に含んで構成されることを特徴とする。
【００１４】
本発明に係るフリンジフィールド型液晶表示パネルは、ゲートラインに接続されるゲートパッド下部電極及び保護膜に形成された第１コンタクトホールを通じてゲートパッド下部電極と接続されるゲートパッド上部電極からなるゲートパッド；及びデータラインに接続されるデータパッド下部電極及び保護膜に形成された第２コンタクトホールを通じてデータパッド下部電極と接続されるデータパッド上部電極からなるデータパッドを更に含んで構成されることを特徴とする。
【００１５】
ここで、本発明に係るゲートパッド下部電極はゲートラインと同一な物質で同時に形成され、ゲートパッド上部電極は共通電極と同一な物質で同時に形成されることを特徴とする。
【００１６】
更に、本発明に係るデータパッド下部電極はデータラインと同一な物質で同時に形成され、データパッド上部電極は共通電極と同一な物質で同時に形成されることを特徴とする。
【００１７】
本発明に係る薄膜トランジスタは、ゲートラインに接続されるゲート電極；データラインに接続されるソース電極及びチャンネルを介してソース電極と対向すると共に、画素電極と直接接続されるドレイン電極；及びゲート絶縁膜を介在してゲート電極と重畳するように形成され、ソース電極及びドレイン電極の間にチャンネルを形成する活性層及びオーミック接触層からなる半導体パターンを含んで構成されることを特徴とする。
【００１８】
ここで、本発明に係る薄膜トランジスタを構成するドレイン電極は、ソース電極と一字状のチャンネルを形成する「┌」字状に形成されることを特徴とする。
【００１９】
本発明に係る保護膜は、共通電極とドレイン電極との間に寄生容量が発生されることを防止するために、６０００Ａ０以上の無機絶縁物質からなることを特徴とする。
【００２０】
本発明に係る保護膜は、共通電極とドレイン電極との間に寄生容量が発生されることを防止するために、１．５μｍ以上の有機絶縁物質からなることを特徴とする。
【００２１】
本発明に係る共通電極は、チャンネルに発生される漏洩電流及びオフカーラントの発生を防止するために、薄膜トランジスタが形成された領域を覆うように構成されることを特徴とする。
【００２２】
本発明に係る共通電極は、画素電極と共にフリンジフィールドが形成されるスリット溝を有するようにパターニングされることを特徴とする。
【００２３】
前記目的の達成のため、本発明に係るフリンジフィールド型液晶表示パネルの製造方法は、基板上にゲートラインを形成する段階；ゲート絶縁膜を介してゲートラインと交差して画素領域を定義するデータラインを形成する段階；ゲートライン及びデータラインの交差領域に薄膜トランジスタを形成する段階；ゲート絶縁膜上に薄膜トランジスタと直接接続される画素電極を形成する段階；ゲート絶縁膜上に画素電極及び薄膜トランジスタを覆う保護膜を形成する段階；及び保護膜上に画素電極及びデータラインと重畳するように形成され、画素電極と共に、液晶配向のためのフリンジフィールドを形成する共通電極を形成する段階；を含んで構成されることを特徴とする。
【００２４】
前記目的の達成のため、本発明に係るフリンジフィールド型液晶表示パネルの製造方法は、基板上に形成されたゲートライン、ゲートラインに接続されるゲート電極及びゲートパッド下部電極とストレージ電極からなる第１導電性パターンを形成する段階；第１導電性パターンが形成された基板を覆うゲート絶縁膜を形成した後、ゲート絶縁膜上にフリンジフィールドを形成する画素電極を形成する段階；画素電極が形成されたゲート絶縁膜上にチャンネルを形成する活性層及びオーミック接触層を形成するための半導体層を形成する段階；ゲート絶縁膜上にゲートラインと交差して画素領域を定義するデータライン、データラインに接続されてチャンネルを介して相互対向するソース電極、ドレイン電極及びデータパッド下部電極からなる第２導電性パターンと、チャンネルを形成する活性層及びオーミック接触層からなる半導体パターンを形成する段階；半導体パターン及び第２導電性パターンが形成された絶縁膜を覆う保護膜を形成する段階；及び保護膜上に画素電極及びデータラインと重畳するように形成され、フリンジフィールドを形成する共通電極を形成する段階；を含んで構成されることを特徴とする。
【発明の効果】
【００２５】
前述のように、本発明に係るフリンジフィールド型液晶表示パネル及びその製造方法は、データラインと共通電極を重畳するように形成することによって、画素領域の開口率を増加させることができるという効果を提供する。
【００２６】
本発明は、画素電極と共通電極との間に形成される保護膜を所定の高さを有する無機及び有機絶縁膜に形成することによって、データライン及びそれに重畳する共通電極の間の寄生容量の発生を防止することができるという効果を提供する。
【００２７】
本発明は、共通電極を薄膜トランジスタのチャンネル領域を覆うように形成することによって、チャンネル領域に発生される漏洩電流及びオフカーラントを防止することができるという効果を提供する。
【発明を実施するための最良の形態】
【００２８】
以下、添付した図面を参照して、本発明に係るフリンジフィールド型液晶表示パネル及びその製造方法について詳細に説明する。
【００２９】
まず、本発明に係るフリンジフィールド型液晶表示パネルの構成及び動作について説明する。
【００３０】
本発明に係るフリンジフィールド型液晶表示パネル１００は、図１及び図２に示すように、基板１０２上に形成されるゲートライン１１０、ゲート絶縁膜１１５を介してゲートライン１１０と交差して形成されて画素領域１４２を定義するデータライン１２０、ゲートライン１１０とデータライン１２０の交差領域に形成される薄膜トランジスタＴ、ゲート絶縁膜１１５上に形成されて薄膜トランジスタＴと直接接続される画素電極１４０、薄膜トランジスタＴを覆う保護膜１５０及び保護膜１５０上に画素電極１４０と重畳するように形成されてフリンジフィールドを形成する共通電極１６０を含む。
【００３１】
ここで、本発明に係るフリンジフィールド型液晶表示パネル１００は、ゲートライン１１０と同一な物質で同時に形成されるストレージ電極１７２及びゲート絶縁膜１１５を介してストレージ電極１７２と重畳するように形成される画素電極１４０からなるストレージキャパシタ１７０を更に含む。
【００３２】
更に、本発明に係るフリンジフィールド型液晶表示パネル１００は、ゲートライン１１０に接続されるゲートパッド１８０と、データライン１２０に接続されるデータパッド１９０とを含む。
【００３３】
ゲートライン１１０は、ゲートパッド１８０に接続されるゲートドライバ（図示せず）から供給されるゲート信号を薄膜トランジスタＴを構成するゲート電極１１２に伝える。ここで、ゲートライン１１０及びゲート電極１１２は、アルミニウム（Ａｌ）系金属、銅（Ｃｕ）、クロム（Ｃｒ）、モリブデン等からなるゲート金属によって構成されている。  
【００３４】
データライン１２０は、データパッド１９０に接続されるデータドライバ（図示せず）から供給されるデータ信号をゲート電極１１２のオン/オフに連動して、薄膜トランジスタＴのソース電極１３２及びドレイン電極１３４に伝える役割をする。
【００３５】
この際、データライン１２０はゲート絶縁膜１１５を介してゲートライン１１０と交差して、画素電極１４０が位置する画素領域１４２を定義する。   
【００３６】
薄膜トランジスタＴは、ゲートライン１１０のゲート信号に応じて、データライン１２０の画素信号を画素電極１４０に充電させる役割をし、ゲートライン１１０に接続されたゲート電極１１２、ゲート絶縁膜１１５を介してゲートライン１１０と交差して形成されるデータライン１２０に接続されるソース電極１２２及びチャンネルを介してソース電極１２２と対向するように形成されると共に、画素電極１４０と重畳される形態に接続されるドレイン電極１２４を含んで構成される。  
【００３７】
更に、薄膜トランジスタＴは、ゲート絶縁膜１１５を介してゲート電極１１２と対応するように形成されてチャンネルを形成する活性層１３２及び活性層１３２上に形成され、ソース電極１２２及びドレイン電極１２４とオーミック接触を施すオーミック接触層１３４からなる半導体パターン１３０を更に含んで構成される。
【００３８】
ここで、薄膜トランジスタは、データラインから突出されたソース電極と、チャンネルを介してソース電極と対向すると共に、画素電極と直接接続される「┌」字状を有するドレイン電極に形成される。
【００３９】
即ち、薄膜トランジスタＴのドレイン電極１２４が「┌」字状に画素電極１４０と一部重畳するようになることによって、従来の画素領域１４２に突出された構造を有する薄膜トランジスタに比べて、画素領域１４２の開口率が顕著に増加される。
【００４０】
この際、薄膜トランジスタＴは、図３Ａに示すように、データライン１２０から突出されたソース電極１２２と、チャンネルを介してソース電極１２２と対向すると共に、画素電極１４０と直接接続される「─」字状を有するドレイン電極１２４によって構成されることができる。この際、ソース電極１２２とドレイン電極１２４との間には一字状のチャンネルが形成される。
【００４１】
薄膜トランジスタＴは、図３Ｂに示すように、データライン１２０から突出された「Ｕ」字状のソース電極１２２と、チャンネルを介してソース電極１２２と対向すると共に、画素電極１４０と直接接続されるドレイン電極１２４によって構成されることができる。この際、ソース電極１２２とドレイン電極１２４との間には「Ｕ」字状のチャンネルが形成される。
【００４２】
薄膜トランジスタＴは、図３Ｃに示すように、データライン１２０と一体的に形成されるソース電極１２２と、チャンネルを介してソース電極１２２と対向すると共に、画素電極１４０と直接接続される「┌」字状を有するドレイン電極１２４によって構成されることができる。
【００４３】
画素電極１４０は、薄膜トランジスタＴを通じて画素信号が供給される場合、共通電極１６０に形成されたスリット溝１６２に液晶配向のためのフリンジフィールドを形成する。この際、画素電極１４０は、薄膜トランジスタＴを構成するドレイン電極１２４と直接接続するように構成される。
【００４４】
ここで、画素電極１４０は、ＩＴＯ等の透明導電性物質からなり、データライン１２０と０〜３．０μｍほどの間隔を置いて画素領域に形成される。
【００４５】
従って、画素電極１４０のドレイン電極１２４を接続させるコンタクトホールを形成するための空間を画素領域１４２に形成する必要がなく、これによって画素領域１４２の開口率が増加する。
【００４６】
保護膜１５０は、薄膜トランジスタＴ及び画素電極１４０が形成されたゲート絶縁膜１１５上に所定の厚さを有するように形成され、チャンネルを形成する活性層１３２を湿気やスクラッチ等から保護する役割をする。
【００４７】
この際、保護膜１５０は、質化シリコン等の無機絶縁物質、フォトアクリル等の有機化合物質、ＢＣＢ（ベンゾシクロブタン）またはＰＦＣＢ（パーフルオロシクロブタン）等の有機絶縁物質からなる。
【００４８】
ここで、保護膜１５０が質化シリコン（誘電率６．５）等の無機絶縁物質からなる場合、データライン１２０及び前記保護膜１５０を介してデータライン１２０と重畳される共通電極１６０の間に発生されるカップリングを防止するために、６０００Ａ０以上の厚さを有するように形成されることが好ましい。
【００４９】
そして、保護膜１５０がフォトアクリル（誘電率３．３）等の有機化合物質からなる場合、データライン１２０と、それに重畳する共通電極１６０との間に発生されるカップリングを防止するために、１．５μｍ以上の厚さを有するように形成されることが好ましい。
【００５０】
この際、保護膜１５０にはマスク工程を通じて形成された第１及び第２コンタクトホール１５２、１５４を備え、ここで第１オープンホール１５２は保護膜１５０及びゲート絶縁膜１１５を貫通してゲートパッド下部電極１８２をオープンさせて、第２オープンホール１５４は保護膜１７０を貫通してデータパッド下部電極１９２を露出させる。
【００５１】
共通電極１６０は、保護膜１５０を介して画素電極１４０と重畳された形態に画素領域に形成され、画素電極１４０と共に画素領域１４２に配向された液晶を所定の方向に駆動させるためのフリンジフィールドを形成する。この際、共通電極は透明導電性物質であるＩＴＯまたはＩＺＯ等からなる。
【００５２】
即ち、共通ライン（図示せず）を通じて基準電圧が印加される場合、共通電極１６０に形成されたスリット溝１６２と画素電極１４０との間に液晶配向のためのフリンジフィールドが形成される。
【００５３】
共通電極１６０は、前述のように、保護膜１５０がカップリングの発生を防止できる高さに形成されることによって、データライン１２０と整合された形態に形成されることができ、これによって画素領域１４２の開口率を増加させて透過率を上昇させることができる。
【００５４】
ここで、共通電極１６０は、薄膜トランジスタＴのチャンネル領域上に形成され、これによってチャンネル領域に流れる漏洩電流及びオフカーラントの発生を更に防止する役割をする。
【００５５】
ストレージキャパシタ１７０は、ゲートライン１１０と同一な物質で同時に形成されるストレージ電極１７２と、ゲート絶縁膜１１５を介してストレージ電極１７２と一部重畳するように形成される画素電極１４０とを含んで構成される。
【００５６】
ゲートパッド１８０はゲートドライバ（図示せず）と接続されてゲートライン１１０にゲート信号を供給し、ゲートライン１１０から延長されるゲートパッド下部電極１８２、保護膜１５０及びゲート絶縁膜１１５を貫通する第１コンタクトホール１５２を通じてゲートパッド下部電極１８２と接続するゲートパッド上部電極１８４を含んで構成される。
【００５７】
この際、ゲートパッド１８０を構成するゲートパッド下部電極１８２はゲートライン１１０と同一な物質で構成され、ゲートパッド上部電極１８４は共通電極１６０と同一な物質で形成される。
【００５８】
データパッド１９０はデータドライバ（図示せず）と接続されてデータライン１２０にデータ信号を供給し、データライン１２０から延長されるデータパッド下部電極１９２と保護膜１５０を貫通する第２コンタクトホール１５４を通じてデータパッド下部電極１９２と接続するデータパッド上部電極１９４を含んで構成される。
【００５９】
この際、データパッド１９０を構成するデータパッド下部電極１９２はデータラインと同一な物質で構成され、データパッド上部電極１９４は共通電極１６０と同一な物質で同時に形成される。
【００６０】
以下、本発明に係るフリンジフィールド型液晶表示パネルの製造方法について説明する。
【００６１】
まず、本発明に係る第１マスク工程を施すことによって、図４Ａ及び図４Ｂに示すように、基板１０２上にゲートライン１１０、ゲート電極１１２、ストレージ電極１７２及びゲートパッド下部電極１８２からなる第１導電性パターンを形成する。
【００６２】
これを更に詳細に説明すると、基板１０２上にスパッタリング等の蒸着工程を通じてゲート金属層を全面蒸着させる。ここで、ゲート金属層は、アルミニウム（Ａｌ）系金属、銅（Ｃｕ）、クロム（Ｃｒ）、モリブデン等からなる。
【００６３】
以後、基板１０２上にフォトレジストを全面塗布した後、第１マスクを用いるフォトリソグラフィ工程を施すことによって、ゲート金属層を露出させるフォトレジストパターンＰＲを形成する。
【００６４】
この際、フォトレジストパターンＰＲによって露出されたゲート金属層をウェットエッチングを通じて除去した後、残留するフォトレジストパターンをアッシングすることによって、基板１０２上にゲートライン１１０、前記ゲートライン１１０に一体的に形成されたゲート電極１１２、ストレージ電極１７２及びゲートパッド下部電極１８２からなる第１導電性パターンを形成する。
【００６５】
前述のように、基板上に第１導電性パターンを形成した後、図５Ａ及び図５Ｂに示すように、本発明に係る第２マスク工程を通じてゲート絶縁膜上に液晶配向のためのフリンジフィールドを形成する画素電極１４０を形成する。
【００６６】
これを更に詳細に説明すると、第１導電性パターンが形成された基板１０２上にゲート絶縁膜１１５を形成した後、前記ゲート絶縁膜１１５上にＰＥＣＶＤ等の蒸着工程を通じて透明導電層を全面蒸着させる。
【００６７】
以後、透明導電層にフォトレジストを全面形成した後、第２マスクを用いるフォトリソグラフィ工程を施すことによって、透明導電層の中から画素電極１４０が形成される領域を除いた残りの領域を露出させるフォトレジストパターンＰＲを形成する。
【００６８】
この際、フォトレジストパターンＰＲによって露出された透明導電層をエッチングした後、残留するフォトレジストパターンを除去することによって、本発明に係るゲート絶縁膜１１５の画素領域１４２に共通電極１６０と共に液晶配向のためのフリンジフィールドを形成する画素電極１４０を形成する。
【００６９】
ここで、画素電極１４０は、ゲート絶縁膜１１５を介してストレージ電極１７２と一部重畳するように形成されてストレージキャパシタ１７０を形成する。
【００７０】
更に、画素電極１４０は、ドレイン電極と一部重畳した形態に接続されることによって、ドレイン電極１２４を露出させるためのコンタクトホールを形成する必要がないため、画素領域１４２の開口率が増加される。
【００７１】
前述のように、ゲート絶縁膜上に画素電極を形成した後、図６Ａ及び図６Ｂに示すように、本発明に係る第３マスク工程を通じてチャンネル及びオーミック接触のための半導体層を形成する。
【００７２】
これを更に詳細に説明すると、画素電極１４０が形成されたゲート絶縁膜１１５上に、ａ−Ｓｉ層及びｎ＋シリコン層からなる半導体層を順次形成する。
【００７３】
以後、半導体層上にフォトレジストを全面塗布した後、第３マスクを用いるフォトリソグラフィ工程を施すことによって、半導体層の中からチャンネル領域に対応する領域を除いた残りの領域を露出させるフォトレジストパターンＰＲを形成する。
【００７４】
この際、フォトレジストパターンＰＲによって露出された半導体層をエッチングした後、残留するフォトレジストパターンＰＲを除去することによって、本発明に係るチャンネルを形成する活性層１３２及びオーミック接触のためのオーミック接触層１３４からなる半導体パターン１３０を形成する。
【００７５】
前述のように、チャンネル領域に半導体パターンを形成した後、図７Ａ及び図７Ｂに示すように、本発明に係る第４マスク工程を通じて、データライン１２０、ソース電極１２２、ドレイン電極１２４及びデータパッド下部電極１９２を含む第２導電性パターンを形成する。
【００７６】
これを更に詳細に説明すると、図８Ａに示すように、半導体パターン１３０が形成されたゲート絶縁膜１１５上にデータ金属層１２０ａを順次蒸着させる。
【００７７】
データ金属層１２０ａ上にフォトレジストを全面塗布した後、第４マスクを用いるフォトリソグラフィ工程を施すことによって、図８Ｂに示すように、データ金属層１２０ａを露出させるフォトレジストパターンＰＲを形成する。
【００７８】
ここで、フォトレジストパターンは、データ金属層１２０ａの中、第２導電性パターンが形成される領域には遮断部が形成されていて、チャンネル領域及びその外の領域には開口部が形成されている構造を有する。
【００７９】
前述のように構成されたフォトレジストパターンによって露出されたデータ金属層１２０ａをエッチングして除去することによって、図８Ｃに示すように、薄膜トランジスタのチャンネル領域に形成されたデータ金属層１２０ａを分離する。
【００８０】
以後、データ金属層１２０ａが分離されることによって、チャンネル領域に露出されるｎ＋シリコン層１３４ａをドライエッチングを通じて除去することによって、図８Ｄに示すように、薄膜トランジスタＴのチャンネルを形成する活性層１３２及びオーミック接触層１３４からなる半導体パターン１３０を形成する。   
【００８１】
前述のように、半導体パターン１３０を形成した後、データ金属層１２０ａ上に残留するフォトレジストパターンＰＲを除去することによって、図８Ｅに示すように、ゲート絶縁膜１１５を介してゲートライン１１０と交差するデータライン１２０、前記データライン１２０に接続されたソース電極１２２、チャンネルを介在してソース電極１２２と対向するドレイン電極１２４及びデータパッド下部電極１９２を含む第２導電性パターンを形成する。
【００８２】
ここで、薄膜トランジスタＴは、図３Ａ〜図３Ｃに示すように、多様な構造を有するように形成されて、ドレイン電極は画素電極と一部重畳する構造に形成される。
【００８３】
即ち、薄膜トランジスタのドレイン電極が画素電極１４０と重畳する形態に接続されることによって、従来の画素領域１４２に突出された構造を有する薄膜トランジスタに比べて、画素領域１４２の開口率が顕著に増加される。
【００８４】
前述のように、ゲート絶縁膜上に第２導電性パターンを形成した後、図９Ａ及び図９Ｂに示すように、本発明に係る第５マスク工程を通じてコンタクトホールを有する保護膜を形成する。
【００８５】
これを更に詳細に説明すると、第２導電性パターンが形成されたゲート絶縁膜１１５上に保護膜１５０を全面塗布する。
【００８６】
以後、保護膜１５０上にフォトレジストを全面塗布した後、第５マスクを用いるフォトリソグラフィ工程を施すことによって、保護膜１５０を露出させるフォトレジストパターンＰＲを形成する。
【００８７】
この際、フォトレジストパターンＰＲによって露出された保護膜１５０をエッチングすることによって、保護膜１５０及びゲート絶縁膜１１５を貫通してゲートパッド下部電極１８２を露出させる第１コンタクトホール１５２及び保護膜１５０を貫通してデータパッド下部電極１９２を露出させる第２コンタクトホール１５４を最終的に形成する。
【００８８】
ここで、保護膜１５０は、質化シリコン等の無機絶縁物質、フォトアクリル等の有機化合物質、ＢＣＢ（ベンゾシクロブタン）またはＰＦＣＢ（パーフルオロシクロブタン）等の有機絶縁物質からなる。
【００８９】
この際、保護膜１５０が質化シリコン（誘電率６．５）等の無機絶縁物質からなる場合、相互重畳するデータライン１２０及び共通電極１６０の間に発生されるカップリングを防止するために、６０００Ａ０以上の厚さを有するように形成される。
【００９０】
そして、保護膜１５０がフォトアクリル（誘電率３．３）等の有機化合物質からなる場合、データライン１２０と、それに重畳する共通電極１６０との間に発生されるカップリングを防止するために、１．５μｍ以上の厚さを有するように形成されることが好ましい。
【００９１】
前述のように、コンタクトホールを有する保護膜を形成した後、図１０Ａ及び図１０Ｂに示すように、本発明に係る第６マスク工程を通じて保護膜上にフリンジフィールドを形成する共通電極、ゲートパッド上部電極及びデータパッド上部電極を含んで構成された第３導電性パターンを形成する。
【００９２】
これを更に詳細に説明すると、コンタクトホール１５２、１５４が形成された保護膜１５０上にＰＥＣＶＤ等の蒸着工程を通じて透明導電層を全面蒸着させる。
【００９３】
以後、透明導電層上にフォトレジストを全面塗布した後、第６マスクを用いるフォトリソグラフィ工程を施すことによって、透明導電層を露出させるフォトレジストパターンＰＲを形成する。
【００９４】
この際、フォトレジストパターンＰＲによって露出された透明導電層をエッチングした後、残留するフォトレジストパターンＰＲを除去することによって、画素電極１４０と共にフリンジフィールドを形成するスリット１６２を有する共通電極１６０、第１コンタクトホール１５２を通じてゲートパッド下部電極１８２と接続されるゲートパッド上部電極１８４及び第２コンタクトホール１５４を通じてデータパッド下部電極１９２と接続されるデータパッド上部電極１９４を含む第３導電性パターンを形成する。
【００９５】
ここで、共通電極１６０は、保護膜１５０を介して画素電極１４０及びデータライン１２０と重畳して形成され、画素電極１４０と共に画素領域１４２に配向された液晶を所定の方向に配向させるフリンジフィールドが形成されるスリットパターン１６２が形成されている。
【００９６】
ゲートパッド１８０を構成するゲートパッド上部電極１８４は共通電極１６０と同一な物質で同時に形成され、データパッド１９０を構成するデータパッド上部電極１９４は共通電極１６０と同一な物質で同時に形成される。
【図面の簡単な説明】
【００９７】
【図１】本発明に係るフリンジフィールド型平板表示パネルの平面図である。
【図２】本発明に係るフリンジフィールド型平板表示パネルの構成断面図である。
【図３Ａ】本発明に係るフリンジフィールド型液晶表示パネルに形成された薄膜トランジスタの構成平面図である。
【図３Ｂ】本発明に係るフリンジフィールド型液晶表示パネルに形成された薄膜トランジスタの構成平面図である。
【図３Ｃ】本発明に係るフリンジフィールド型液晶表示パネルに形成された薄膜トランジスタの構成平面図である。
【図４Ａ】本発明に係る第１導電性パターンが形成された平板表示パネルの平面図である。
【図４Ｂ】本発明に係る第１導電性パターンが形成された平板表示パネルの断面図である。
【図５Ａ】本発明に係る画素電極が形成された平板表示パネルの平面図である。
【図５Ｂ】本発明に係る画素電極が形成された平板表示パネルの断面図である。
【図６Ａ】本発明に係る半導体層が形成された平板表示パネルの平面図である。
【図６Ｂ】本発明に係る半導体層が形成された平板表示パネルの断面図である。
【図７Ａ】本発明に係る第２導電性パターンが形成された平板表示パネルの平面図である。
【図７Ｂ】本発明に係る第２導電性パターンが形成された平板表示パネルの断面図である。
【図８Ａ】本発明に係る第２導電性パターンを形成する過程を示す工程図である。
【図８Ｂ】本発明に係る第２導電性パターンを形成する過程を示す工程図である。
【図８Ｃ】本発明に係る第２導電性パターンを形成する過程を示す工程図である。
【図８Ｄ】本発明に係る第２導電性パターンを形成する過程を示す工程図である。
【図８Ｅ】本発明に係る第２導電性パターンを形成する過程を示す工程図である。
【図９Ａ】本発明に係るコンタクトホールを有する保護膜が形成された平板表示パネルの平面図である。
【図９Ｂ】本発明に係るコンタクトホールを有する保護膜が形成された平板表示パネルの断面図である。
【図１０Ａ】本発明に係る第３導電性パターンが形成された平板表示パネルの平面図である。
【図１０Ｂ】本発明に係る第３導電性パターンが形成された平板表示パネルの断面図である。
【符号の説明】
【００９８】
１００：液晶表示パネル              
１０２：基板
１１０：ゲートライン                
１１２：ゲート電極
１１５：ゲート絶縁膜                
１２０：データライン
１２２：ソース電極                  
１２４：ドレイン電極
Ｔ：薄膜トランジスタ                
１３０：半導体パターン
１３２：活性層                      
１３４：オーミック接触層
１４０：画素電極                    
１４２：画素領域
１５０：保護膜                      
１５２：第１コンタクトホール
１５４：第２コンタクトホール        
１６０：共通電極
１６２：スリット溝
【図１】
2008165230.tif 000003
【図２】
2008165230.tif 000004
【図３Ａ】
2008165230.tif 000005
【図３Ｂ】
2008165230.tif 000006
【図３Ｃ】
2008165230.tif 000007
【図４Ａ】
2008165230.tif 000008
【図４Ｂ】
2008165230.tif 000009
【図５Ａ】
2008165230.tif 000010
【図５Ｂ】
2008165230.tif 000011
【図６Ａ】
2008165230.tif 000012
【図６Ｂ】
2008165230.tif 000013
【図７Ａ】
2008165230.tif 000014
【図７Ｂ】
2008165230.tif 000015
【図８Ａ】
2008165230.tif 000016
【図８Ｂ】
2008165230.tif 000017
【図８Ｃ】
2008165230.tif 000018
【図８Ｄ】
2008165230.tif 000019
【図８Ｅ】
2008165230.tif 000020
【図９Ａ】
2008165230.tif 000021
【図９Ｂ】
2008165230.tif 000022
【図１０Ａ】
2008165230.tif 000023
【図１０Ｂ】
2008165230.tif 000024