(57)【要約】【課題】  制御に必要な計時情報を高い信頼性をもって確保することができる電子機器を提供する。【解決手段】  チップセット３内のＲＴＣ３ａとは別にＲＴＣ１０を外付け接続し、そのＲＴＣ３ａ，１０の計時Ｔ１，Ｔ２の互いの差Δｔを検出し、その差Δｔが許容範囲外であれば計時Ｔ１，Ｔ２のいずれか進んでいる方を以後の制御用として選定し、差Δｔが許容範囲内であれば計時Ｔ１，Ｔ２のいずれかを以後の制御用として選定する。【選択図】      図１
2008298687.tif 000002
【特許請求の範囲】
【請求項１】
計時手段が内蔵された制御部を有する電子機器において、
前記制御部に外付け接続された外付け計時手段と、
当該電子機器の起動時、前記制御部内の計時手段の計時と前記外付け計時手段の計時との差を検出する検出手段と、
前記検出手段で検出された差が許容範囲外であるとき、前記各計時手段の計時のいずれか進んでいる方を前記制御部の以後の制御用として選定する第１制御手段と、
前記検出手段で検出された差が許容範囲内であるとき、前記各計時手段の計時のいずれかを前記制御部の以後の制御用として選定する第２制御手段と、
を備えていることを特徴とする電子機器。
【請求項２】
正確な計時情報の受信がある場合に、その計時情報に対する前記各計時手段の計時誤差を検出しておく誤差検出手段、をさらに備え、
前記第２制御手段は、前記検出手段で検出された差が許容範囲内であるとき、前記誤差検出手段で検出されている各計時誤差に基づいて前記各計時手段の計時を修正し、修正後の各計時のいずれかを前記制御部の以後の制御用として選定する、
ことを特徴とする電子機器。
【請求項３】
前記制御部は、ＣＰＵおよびチップセットからなり、
前記第１制御手段および前記第２制御手段は、ハードウェア初期化用のＢＩＯＳに含まれている、
ことを特徴とする請求項１または請求項２に記載の電子機器。
【請求項４】
誤差検出手段は、正確な計時情報を通信ネットワークから受信することを特徴とする請求項２に記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、計時手段が内蔵された制御部を有する電子機器に関する。
【背景技術】
【０００２】
パーソナルコンピュータ等の電子機器に搭載される制御部は、ＣＰＵおよびチップセットからなる。このＣＰＵおよびチップセットはマザーボードに実装され、チップセットには制御用の計時手段としてＲＴＣ（Real Time Clock）が内蔵されている（例えば特許文献１）。
【０００３】
また、最近のＣＰＵおよびチップセットは、ＩＣ化されるとともに高性能化され、低いレベルの電圧による動作が可能となっている。
【特許文献１】特開２００３―２３００４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
チップセットに内蔵されるＲＴＣにとっては、動作電圧が低いと、例えば低温時など周囲の環境が厳しい状況において、ＲＴＣの発振子であるクリスタルがうまく発振しなくなり、計時に狂いが生じてしまう。
【０００５】
この発明は、上記の事情を考慮したもので、その目的は、制御に必要な計時情報を高い信頼性をもって確保することができる電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に係る発明の電子機器は、計時手段が内蔵された制御部を有するものであって、上記制御部に外付け接続された外付け計時手段と、当該電子機器の起動時、上記制御部内の計時手段の計時と上記外付け計時手段の計時との差を検出する検出手段と、この検出手段で検出された差が許容範囲外であるとき、上記各計時手段の計時の進んでいる方を上記制御部の以後の制御用として選定する第１制御手段と、上記検出手段で検出された差が許容範囲内であるとき、上記各計時手段の計時のいずれかを上記制御部の以後の制御用として選定する第２制御手段と、を備えている。
【発明の効果】
【０００７】
この発明の電子機器によれば、制御に必要な計時情報を高い信頼性をもって確保することができる。
【発明を実施するための最良の形態】
【０００８】
以下、この発明の一実施形態について図面を参照して説明する。  
図１において、１はパーソナルコンピュータ等の電子機器に収容されるマザーボードで、このマザーボード１上に、ＣＰＵ２およびチップセット３からなる制御部がＩＣ化されて実装されている。チップセット３には、制御用の計時手段として、ＲＴＣ（Real Time Clock）３ａが内蔵されている。ＲＴＣ３ｃは、年・月・日・時・分・秒を含む時刻Ｔ１を計時する。
【０００９】
さらに、マザーボード１において、チップセット３に、データ記憶用の不揮発性のＲＡＭ４、制御に必要なオペレーションシステム（ＯＳ）およびアプリケーションプログラム（ＡＰＬ）などが記憶されたハードディスクドライブ（ＨＤＤ）５、ハードウェア初期化用のＢＩＯＳ（Basic Input Output System）が格納されたＢＩＯＳＲＯＭ６、外部機器接続用のインターフェース（Ｉ／Ｆ）７、通信用インターフェース８などが接続されている。
【００１０】
外部機器接続用のインターフェース（Ｉ／Ｆ）７には、外付け計時手段として、ＲＴＣ１０が外付け接続されている。ＲＴＣ１０は、年・月・日・時・分・秒を含む時刻Ｔ２を計時するもので、基本的に、チップセット３のＲＴＣ３ａよりも信頼性の高いものが採用される。通信用インターフェース８には、インターネット等の通信ネットワーク２０が接続されている。
【００１１】
そして、ＢＩＯＳＲＯＭ６内のＢＩＯＳは、当該電子機器の起動時（電源オン時）に次の（１）〜（５）の機能を実行する。  
（１）インターフェース（Ｉ／Ｆ）７にＲＴＣ１０が外付け接続されているか否かを判定する判定手段。
【００１２】
（２）通信ネットワーク２０から正確な計時情報Ｔ０の受信があれば、その計時情報Ｔ０に対するＲＴＣ３ａ，１０の計時誤差ΔＴ１，ΔＴ２をそれぞれ検出しておく誤差検出手段。
【００１３】
（３）ＲＴＣ３ａの計時とＲＴＣ１０の計時との差Δｔを検出する検出手段。
【００１４】
（４）上記検出された差Δｔが予め定められた許容範囲外（例えば３分以上）であるとき、その旨を通信ネットワーク２０により外部のネットワークサーバに報知するとともに、ＲＴＣ３ａ，１０の計時のいずれか進んでいる方を上記制御部の以後の制御用として選定する第１制御手段。
【００１５】
（５）上記検出された差Δｔが上記許容範囲内（例えば３分未満）であるとき、上記検出されている計時誤差ΔＴ１，ΔＴ２に基づいてＲＴＣ３ａ，１０の計時Ｔ１，Ｔ２をそれぞれ修正し、修正後の計時Ｔ１，Ｔ２のいずれかを上記制御部の以後の制御用として選定する第２制御手段。
【００１６】
つぎに、作用について説明する。  
当該電子機器の起動時（電源オン時）、ＢＩＯＳＲＯＭ６内のＢＩＯＳによって図２のフローチャートに示す処理が実行される。
【００１７】
まず、インターフェース（Ｉ／Ｆ）７にＲＴＣ１０が外付け接続されているか否かが判定される（ステップ１０１）。外付け接続されていれば（ステップ１０１のＹＥＳ）、通信ネットワーク２０から正確な計時情報Ｔ０の受信があるか否かが判定される（ステップ１０２）。
【００１８】
すなわち、外部のネットワークサーバから通信ネットワーク２０を介して正確な計時情報Ｔ０の受信があれば（ステップ１０２のＹＥＳ）、その計時情報Ｔ０に対するＲＴＣ３ａ，１０の計時誤差ΔＴ１，ΔＴ２がそれぞれ検出される（ステップ１０３）。検出された計時誤差ΔＴ１，ΔＴ２は、ＲＡＭ４に逐次に更新記憶される。通信ネットワーク２０からの計時情報Ｔ０の受信がなければ（ステップ１０２のＮＯ）、ステップ１０３の処理は実行されない。
【００１９】
続いて、チップセット３内のＲＴＣ３ａの計時とマザーボード１外のＲＴＣ１０の計時との差Δｔが検出される（ステップ１０４）。
【００２０】
そして、検出された差Δｔが予め定められた許容範囲外（例えば３分以上）であるとき（ステップ１０５のＹＥＳ）、その旨が通信ネットワーク２０を介して外部のネットワークサーバに報知されるとともに（ステップ１０６）、ＲＴＣ３ａ，１０の計時のいずれか進んでいる方が以後の制御用として選定される（ステップ１０７）。
【００２１】
北海道など寒い地域で使用されるレジスタなどの電子機器では、気温が低いことが原因で、チップセット３のＲＴＣ３ａの計時Ｔ１に一時的な停止や遅れが生じることがある。このように、ＲＴＣの計時の狂いは基本的に遅れる方向であり、よってＲＴＣ３ａ，１０の計時Ｔ１，Ｔ２のうちいずれか進んでいる方が信頼できるとして選定される。
【００２２】
一方、上記検出された差Δｔが上記許容範囲内（例えば３分未満）であれば（ステップ１０５のＮＯ）、通信ネットワーク２０から計時情報Ｔ０の受信があるときに検出されている計時誤差ΔＴ１，ΔＴ２に基づき、ＲＴＣ３ａ，１０の計時Ｔ１，Ｔ２がそれぞれ修正される（ステップ１０８）。そして、修正後の計時Ｔ１，Ｔ２のいずれかが以後の制御用として選定される（ステップ１０９）。
【００２３】
例えば、ＲＴＣ３ａの計時Ｔ１はそのままチップセット３の制御に取り込むことが可能であり、データ転送が不要であるとの観点から、計時Ｔ１が選定される。データ転送など特に考慮する必要がなければ、計時Ｔ２を選定することももちろん可能である。
【００２４】
以上のように、チップセット３のＲＴＣ３ａとは別にＲＴＣ１０を外付け接続し、そのＲＴＣ３ａ，１０の計時Ｔ１，Ｔ２の互いの差Δｔを検出し、その差Δｔが許容範囲外であれば計時Ｔ１，Ｔ２のいずれか進んでいる方を以後の制御用として選定し、差Δｔが許容範囲内であれば計時Ｔ１，Ｔ２のいずれかを以後の制御用として選定するので、たとえチップセット３の動作電圧が低くてＲＴＣ３ａが安定した動作を継続できない状況であっても、それにかかわらず、制御に必要な計時情報を高い信頼性をもって確保することができる。
【００２５】
しかも、通信ネットワーク２０から正確な計時情報Ｔ０の受信があるとき、その計時情報Ｔ０に対するＲＴＣ３ａ，１０の計時誤差ΔＴ１，ΔＴ２がそれぞれ検出しておき、検出した計時誤差ΔＴ１，ΔＴ２に基づいてＲＴＣ３ａ，１０の計時Ｔ１，Ｔ２を逐次に修正するので、この点でも、計時情報を高い信頼性をもって確保することができる。
【００２６】
なお、この発明は上記各実施形態に限定されるものではなく、要旨を変えない範囲で種々変形実施可能である。
【図面の簡単な説明】
【００２７】
【図１】一実施形態の構成を示すブロック図。
【図２】一実施形態の作用を説明するためのフローチャート。
【符号の説明】
【００２８】
１…マザーボード、２…ＣＰＵ、３…チップセット、３ａ…ＲＴＣ（計時手段）、４…ＲＡＭ、５…ハードディスクドライブ、６…ＢＩＯＳＲＯＭ、７…外部機器接続用のインターフェース、８…通信用インターフェース、１０…ＲＴＣ（外付け計時手段）、２０…通信ネットワーク
【図１】
2008298687.tif 000003
【図２】
2008298687.tif 000004