(57)【要約】【課題】トライアックに対するトリガパルス信号の出力タイミングの遅れにより、電気負荷に印加される電圧の波形に歪みが生じることを防止したトライアックの制御装置を提供する。【解決手段】高電位側の出力部が交流電源７の第１の出力部８ｂと接続された直流電源２０と、直流電源２０から供給される電力により作動するマイクロコンピュータ１０と、入力側が交流電源７の第２の出力部８ａと接続されると共に、出力側がマイクロコンピュータ１０の入力ポートＰinと接続された位相進み回路３０とを備え、マイクロコンピュータ１０は、入力ポートＰinの入力論理がHighからLowに切り換わった時及びLowからHighに切り換わった時に、スリープモードからアクティブモードに移行して、ゲート駆動回路４０にトリガパルス信号を出力する。【選択図】  図１
2008301565.tif 000002
【特許請求の範囲】
【請求項１】
交流電源の第１の出力部及び第２の出力部とトライアックを介して接続された電気負荷への通電を、該トライアックのゲートにトリガパルス信号を出力することによって制御するトライアック制御装置であって、
高電位側の出力部が前記交流電源の第１の出力部と接続された直流電源と、
該直流電源から供給される電力により作動して、少なくともプログラムの実行を停止するスリープモードと、プログラムを実行するアクティブモードとを切換える機能を有するマイクロコンピュータと、
該マイクロコンピュータから出力されるトリガパルス信号を入力し、該トリガパルス信号を入力しているときに前記トライアックのゲートを前記直流電源の低電位側の出力部に導通するゲート駆動回路と、
入力側が前記交流電源の第２の出力部と接続されると共に、出力側が前記マイクロコンピュータの論理入力ポートと接続された位相進み回路とを備え、
前記マイクロコンピュータは、スリープモードにおいて前記論理入力ポートの入力論理がHighからLowに切り換わったとき及びLowからHighに切り換わったときに、アクティブモードに移行し、前記トリガパルス信号を出力してスリープモードに戻ることを特徴とするトライアック制御装置。
【請求項２】
前記マイクロコンピュータは、前記論理入力ポートの入力論理がHighからLowに切り換わってスリープモードからアクティブモードに移行したときに、該移行時点から前記位相進み回路による位相の進み度合に基づいて決定した第１の所定時間が経過した時に、前記トリガパルス信号を出力することを特徴とする請求項１記載のトライアック制御装置。
【請求項３】
前記マイクロコンピュータは、前記論理入力ポートの入力論理がLowからHighに切り換わってスリープモードからアクティブモードに移行したときに、該移行時点から前記位相進み回路による位相の進み度合に基づいて決定した第２の所定時間が経過した時に、前記トリガパルス信号を出力することを特徴とする請求項１又は請求項２記載のトライアック制御装置。
【請求項４】
前記位相進み回路は、第１の抵抗とコンデンサとを直列に接続した直列回路と第２の抵抗とを並列に接続して構成され、該第１の抵抗と該第２の抵抗の接続部が前記交流電源の第１の出力部に接続されると共に、該コンデンサと該第２の抵抗との接続部が前記マイクロコンピュータの前記論理入力ポートに接続されていることを特徴とする請求項１から請求項３のうちいずれか１項記載のトライアック制御装置。
【請求項５】
前記交流電源の半周期における前記電気負荷の通電量の最大値を検出して、少なくとも前記交流電源の次のゼロクロスまで保持する電流検出保持手段を備え、
前記マイクロコンピュータは、スリープモードからアクティブモードに移行したときに、前記電流検出保持手段に保持された通電量のピーク値を読み込んで、前記電気負荷の通電異常を検知することを特徴とする請求項１から請求項４のうちいずれか１項記載のトライアック制御装置。
【請求項６】
前記電気負荷は電気ヒータであり、
前記マイクロコンピュータは、温度検出手段による温度検出信号が入力される温度入力ポートを有し、スリープモードからアクティブモードに移行したときに、該温度検出信号による検出温度と所定の目標温度とを比較して、前記トリガパルス信号を出力するか否かを決定し、前記トリガパルス信号を出力しなかったときには、前記交流電源の次の半周期において前記電流検出保持手段により保持される通電量のピーク値については、前記電気負荷の通電異常を検知しないことを特徴とする請求項５記載のトライアック制御装置。
【請求項７】
前記マイクロコンピュータは、前記トリガパルス信号として、第３の所定時間内に所定回数断続的にパルス信号を出力することを特徴とする請求項１から請求項６のうちいずれか１項記載のトライアック制御装置。
【請求項８】
前記マイクロコンピュータは、前記第３の所定時間内に所定回数パルス信号を出力するときに、後に出力する該パルス信号の出力時間を、先に出力した該パルス信号の出力時間よりも短くすることを特徴とする請求項７記載のトライアック制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力制御用に用いられるトライアックの制御装置に関する。
【背景技術】
【０００２】
従来より、図６に示したように、交流電源１００と電気負荷（電気ヒータ等）１０１の間に接続されたトライアック１０２により、交流電源１００から電気負荷１０１への通電を制御する回路構成が知られている（例えば、非特許文献１参照）。
【０００３】
図６に示した回路においては、交流電源の第１の出力部１１０ａが直流電源１２０の高電位側（Ｖcc，５Ｖ）の出力部と接続されている。そして、マイクロコンピュータ１３０（以下、マイコン１３０という）の出力ポートGP2からトランジスタ１３１のベースにトリガパルス信号を入力して、トランジスタ１３１をＯＮすることにより、トライアック１０２をＯＮさせている。
【０００４】
また、交流電源１００の第２の出力部１１０ｂが抵抗１４０を介してマイコン１３０の論理入力ポートGP3に入力され、マイコン１３０は、論理入力ポートGP3の入力論理がHighからLowに切り換わった時及びLowからHighに切り換わった時に、交流電源１００のゼロクロスが生じたことを検知している。
【０００５】
ここで、論理入力ポートGP3に入力される電圧は、図７（ａ）に示したように、５Ｖにプルアップされたダイオード１５０及びツェナーダイオード１３２と、０Ｖにプルダウンされたダイオード１５１により、上限が約５．６Ｖに制限されると共に下限が約−０．６Ｖに制限される。
【０００６】
そして、シュミットトリガバッファ１５２によりHigh／Lowの論理に変換されるが、シュミットトリガバッファ１５２におけるLowからHighへの切換えの閾値は約４Ｖ、ＨiレベルからＬoレベルへの切換えの閾値は約１Ｖと、ヒステリシスを有している。また、交流電源１００がゼロクロスとなった時に、第２の出力部１１０ｂの電位は５Ｖ（Ｖcc）となる。
【０００７】
そのため、論理入力ポートGP3の入力論理がHighからLowに切り換わった時及びLowからHighに切り換わった時をゼロクロスとして検出すると、ゼロクロスの検出タイミングが交流電源１００の実際のゼロクロスの発生タイミングとずれることになる。
【０００８】
すなわち、交流電源１００の出力が負から正に切り換わるとき（立上りのゼロクロス）は、論理入力ポートGP3への入力電圧が４Ｖになった時点でマイコン１３０はゼロクロスを検出する。そのため、交流電源１００の出力電圧が０Ｖ（第２の出力端子１１０ｂの電位が５Ｖ）になる時点である本来のゼロクロスよりも、早いタイミング（４Ｖから５Ｖに電圧が上昇するまでの時間分早くなる）でゼロクロスが検出される。
【０００９】
また、交流電源１００の出力が正から負に切り換わるとき（立下りのゼロクロス）は、論理入力ポートGP3への入力電圧が１Ｖになった時点でマイコン１３０がゼロクロスを検出する。そのため、交流電源１００の出力電圧が０Ｖ（第２の出力端子１１０ｂの電位が５Ｖ）になる時点である本来のゼロクロスよりも、遅いタイミング（５Ｖから１Ｖに電圧が低下するまでの時間分遅くなる）でゼロクロスが検出される。
【００１０】
図７（ｂ）は、このように本来のゼロクロスとは異なるタイミングで検出されたゼロクロスに基づいて、トリガパルス信号を出力した場合のタイミングチャートを示したものである。図７（ｂ）においては、(1)の交流電源１００のゼロクロスに対して、(2)のマイコン１３０でのゼロクロスの検出のタイミングが、ｔ31，ｔ33，ｔ35，ｔ37で遅れている。そのため、(3)のトライアック１３１に対するトリガパルス信号の出力が遅れ、(4)の電気負荷１０１に印加される負荷電圧がＸ1〜Ｘ4の箇所で遮断されている。
【００１１】
そして、このように、負荷電圧が遮断されることにより、負荷電圧の波形に歪みが生じてノイズが発生するという不都合があった。
【００１２】
この場合、マイコン１３０が常時動作しているときには、初回のゼロクロスの検出タイミングに基づいて、ゼロクロスの検出タイミングの遅れ分を補正して次回以降のトリガパルス信号の出力タイミングを決定することにより、トリガパルス信号の出力の遅れが生じないように対応することができる。
【００１３】
しかし、省電力化のために、論理入力ポートGP3の論理入力の切り換わりを割込み条件として、マイコン１３０をスリープモードからアクティブモードに移行させてトリガパルス信号を出力する構成とするときには、このような対応をすることができない。
【非特許文献１】マイクロチップ社（Microchip Technology Inc.） 「トライアックを用いたローコスト電気レンジ制御」（Low-Cost Electric Range Control Using a Triac），（米国），アプリケーションノート９５８（AN958），２００４年，ｐ．４−５
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、上記背景を鑑みてなされたものであり、トライアックに対するトリガパルス信号の出力タイミングの遅れにより、電気負荷に印加される電圧の波形に歪みが生じることを防止したトライアックの制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明は、上記目的を達成するためになされたものであり、交流電源の第１の出力部及び第２の出力部とトライアックを介して接続された電気負荷への通電を、該トライアックのゲートにトリガパルス信号を出力することによって制御するトライアック制御装置に関する。
【００１６】
そして、高電位側の出力部が前記交流電源の第１の出力部と接続された直流電源と、該直流電源から供給される電力により作動して、少なくともプログラムの実行を停止するスリープモードと、プログラムを実行するアクティブモードとを切換える機能を有するマイクロコンピュータと、該マイクロコンピュータから出力されるトリガパルス信号を入力し、該トリガパルス信号を入力しているときに前記トライアックのゲートを前記直流電源の低電位側の出力部に導通するゲート駆動回路と、入力側が前記交流電源の第２の出力部と接続されると共に、出力側が前記マイクロコンピュータの論理入力ポートと接続された位相進み回路とを備え、前記マイクロコンピュータは、スリープモードにおいて前記論理入力ポートの入力論理がHighからLowに切り換わったとき及びLowからHighに切り換わったときに、アクティブモードに移行し、前記トリガパルス信号を出力してスリープモードに戻ることを特徴とする。
【００１７】
かかる本発明によれば、前記直流電源の高電位側の出力部が前記交流電源の第１の出力部と接続され、前記交流電源の第２の出力部が前記位相進み回路を介して前記マイクロコンピュータの前記論理入力ポートに接続されている。そして、このように、前記位相進み回路を備えることにより、前記交流電源の出力電圧が正から負に切り換わるときに、それに応じて前記論理入力ポートの入力論理がHighからLowに切り換わるタイミングを早めることができる。
【００１８】
そのため、前記交流電源の出力電圧が正から負に切り換わるときに、それに応じて前記マイクロコンピュータがスリープモードからアクティブモードに移行して前記トリガパルス信号を出力するタイミングが早くなる。そして、これにより、前記トリガパルス信号の出力の遅れにより前記トライアックがＯＦＦして、前記交流電源から前記電気負荷への通電が遮断されることを回避し、前記電気負荷に印加される電圧に歪みが生じてノイズが発生することを防止することができる。
【００１９】
また、前記マイクロコンピュータは、前記論理入力ポートの入力論理がHighからLowに切り換わってスリープモードからアクティブモードに移行したときに、該移行時点から前記位相進み回路による位相の進み度合に基づいて決定した第１の所定時間が経過した時に、前記トリガパルス信号を出力することを特徴とする。
【００２０】
かかる本発明によれば、前記位相進み回路による位相の進み度合に基づいて決定した前記第１の所定時間が経過した時に、前記トリガパルス信号を出力することによって、前記トリガパルス信号を出力を開始するタイミングを前記交流電源の立下りのゼロクロスが生じる直前に合わせることができる。そして、これにより、前記トリガパルス信号の出力時間を短くして、前記トリガパルス信号の出力に伴なう消費電力を低減することができる。
【００２１】
また、前記マイクロコンピュータは、前記論理入力ポートの入力論理がLowからHighに切り換わってスリープモードからアクティブモードに移行したときに、該移行時点から前記位相進み回路による位相の進み度合に基づいて決定した第２の所定時間が経過した時に、前記トリガパルス信号を出力することを特徴とする。
【００２２】
かかる本発明によれば、前記位相進み回路による位相の進み度合に基づいて決定した前記第１の所定時間が経過した時に、前記トリガパルス信号を出力することによって、前記トリガパルス信号を出力を開始するタイミングを前記交流電源の立上りのゼロクロスが生じる直前に合わせることができる。そして、これにより、前記トリガパルス信号の出力時間を短くして、前記トリガパルス信号の出力に伴なう消費電力を低減することができる。
【００２３】
また、前記位相進み回路は、第１の抵抗とコンデンサとを直列に接続した直列回路と第２の抵抗とを並列に接続して構成され、該第１の抵抗と該第２の抵抗の接続部が前記交流電源の第１の出力部に接続されると共に、該コンデンサと該第２の抵抗との接続部が前記マイクロコンピュータの前記論理入力ポートに接続されていることを特徴とする。
【００２４】
かかる本発明によれば、抵抗とコンデンサを用いた簡易な構成により、前記位相進み回路を構成することができる。
【００２５】
また、前記交流電源の半周期における前記電気負荷の通電量の最大値を検出して、少なくとも前記交流電源の次のゼロクロスまで保持する電流検出保持手段を備え、前記マイクロコンピュータは、スリープモードからアクティブモードに移行したときに、前記電流検出保持手段に保持された通電量のピーク値を読み込んで、前記電気負荷の通電異常を検知することを特徴とする。
【００２６】
かかる本発明によれば、前記電流検出保持手段により前記交流電源の半周期における前記電気負荷の通電量の最大値が、前記交流電源の次のゼロクロスまで保持される。そのため、前記マイクロコンピュータは、アクティブモードに移行したときに、直前のスリープモード中の前記電気負荷の通電量の最大値に基づいて、前記電気負荷の通電異常を検知することができる。
【００２７】
また、前記電気負荷は電気ヒータであり、前記マイクロコンピュータは、温度検出手段による温度検出信号が入力される温度入力ポートを有し、スリープモードからアクティブモードに移行したときに、該温度検出信号による検出温度と所定の目標温度とを比較して、前記トリガパルス信号を出力するか否かを決定し、前記トリガパルス信号を出力しなかったときには、前記交流電源の次の半周期において前記電流検出保持手段により保持される通電量のピーク値については、前記電気負荷の通電異常を検知しないことを特徴とする。
【００２８】
かかる本発明において、前記マイクロコンピュータが、アクティブモードにおいて前記トリガパルス信号を出力しなかったときには、前記交流電源の次に半周期においては前記電気負荷に通電されない。そのため、該半周期において前記電流検出保持手段により保持された通電量のピーク値については、前記電気負荷の通電異常を検知しないことにより、前記電気負荷に通電されているときに限定して、前記電気負荷の通電異常を検知することができる。
【００２９】
また、前記マイクロコンピュータは、前記トリガパルス信号として、第３の所定時間内に所定回数断続的にパルス信号を出力することを特徴とする。
【００３０】
かかる本発明において、例えば、前記交流電源がゼロクロス制御によりＯＮ／ＯＦＦされるＳＳＲを介して供給され、ゼロクロス検出の誤差により、ゼロクロス付近の出力電圧が遮断された状態で前記交流電源の出力電圧が前記電気負荷に印加される状態となる場合がある。この場合に、本発明によれば、前記トリガパルス信号として、前記３の所定時間内でパルス信号を所定回数断続的に出力することにより、前記交流電源が遮断される時間が前記第３の所定時間よりも短ければ、前記トライアックをＯＮして前記交流電源から前記電気負荷に通電させることができる。そして、このように、前記トリガパルス信号として、前記３の所定時間内でパルス信号を所定回数断続的に出力することにより、前記トリガ信号を前記第３の所定時間が経過するまで継続的に出力する場合よりも、前記トリガ信号の出力に伴なう電力消費を低減することができる。
【００３１】
また、前記マイクロコンピュータは、前記第３の所定時間内に所定回数パルス信号を出力するときに、後に出力する該パルス信号の出力時間を、先に出力した該パルス信号の出力時間よりも短くすることを特徴とする。
【００３２】
かかる本発明において、前記交流電源の出力電圧はゼロクロス点を過ぎると次第に上昇するため、前記トライアックをＯＮさせるために必要となるトリガパルス信号の出力時間が短くなる。そこで、前記トリガパルス信号を出力するときに、後に出力する前記パルス信号の出力時間を、先に出力した前記パルス信号の出力時間よりも短くすることができ、これにより、トリガパルス信号の出力に伴なう消費電力をさらに低減することができる。
【発明を実施するための最良の形態】
【００３３】
本発明の実施の形態の一例について、図１〜図５を参照して説明する。図１は本実施の形態のトライアック制御装置１の回路構成図であり、本実施のトライアック制御装置１は電気ヒータを用いた温調制御を実行するものである。
【００３４】
図１を参照して、トライアック制御装置１には、接続端子２ａ，２ｂを介してサーミスタ５（本発明の温度検出手段に相当する）が接続されている。また、接続端子２ｃ，２ｄを介して電気ヒータ６（本発明の電気負荷に相当する）が接続され、接続端子２ｄ，２ｅを介して交流電源７が接続されている。
【００３５】
トライアック制御装置１はマイクロコンピュータ１０（以下、マイコン１０という）によりその作動が制御され、ＤＣ５Ｖを生成する直流電源回路２０（本発明の直流電源に相当する）、接続端子２ｄとマイコン１０の論理入力ポートＰinの間に接続された位相進み回路３０、接続端子２ｃと接続端子２ｅの間に接続されたトライアック４５、トライアック４５のゲートとマイコン１０の出力ポートＰoutの間に接続されたゲート駆動回路４０、トライアック４５と接続端子２ｅの間に接続された電流検出用の抵抗５１を有して、マイコン１０のＡＤ入力ポート（アナログ／デジタル変換入力ポート）ＡＤ2に接続されたピークホールド回路５０（本発明の電流検出保持手段に相当する）、及び接続端子２ａとマイコン１０のＡＤ入力ポートＡＤ1（本発明の温度入力ポートに相当する）の間に接続されたサーミスタ入力回路６０とを備えている。
【００３６】
なお、マイコン１０は、内蔵するクロックの発振を停止してプログラムの実行を停止するスリープモードと、該クロックを発振させてプログラムを実行するアクティブモードとを切換える機能を有する。また、論理入力ポートＰinは割込み機能を有する入力ポートである。
【００３７】
また、マイコン１０の論理入力ポートＰinは、上述した図７（ａ）の論理入力ポートGP3と同様に、ダイオードを介して５Ｖにプルアップされると共に０Ｖにプルダウンされ、シュミットトリガバッファを介して論理入力High／Lowが切換えられる。
【００３８】
直流電源回路２０は、ツェナーダイオード２１を備えて交流電源７の出力電力から約５Ｖの直流電圧を生成し、該直流電圧をマイコン１０とピークホールド回路５０とサーミスタ入力回路６０とに供給する。なお、直流電源回路２０の高電位側（５Ｖ側）の出力部は、接続端子２ｅを介して交流電源７の第１の出力部８ｂと接続されている。
【００３９】
位相進み回路３０は、交流電源７の第２の出力部８ａの電位の位相を進ませるものであり、抵抗３１（本発明の第１の抵抗に相当する）とコンデンサ３２を直列に接続した直列回路を抵抗３３（本発明の第２の抵抗に相当する）と並列に接続して構成されている。そして、位相進み回路３０の入力側（抵抗３１と抵抗３３の接続部側）が接続端子２ｄと接続され、位相進み回路３０の出力側（抵抗３３とコンデンサ３２の接続部側）がマイコン１０の論理入力ポートＰinに接続されている。
【００４０】
位相進み回路３０による位相の進み度合は、抵抗３１，３３とコンデンサ３２による時定数によって決まり、例えば、抵抗３１が１MΩ、抵抗３３が４５０kΩ、コンデンサ３２が４７０pFに設定される。
【００４１】
ゲート駆動回路４０は、トライアック４５のゲートをトランジスタ４１を介してGND（０Ｖ，直流電源回路２０の低電位側の出力部）に導通することにより、トライアック４５をＯＮさせるものである。マイコン１０の出力ポートＰoutの出力レベルがHigh（５Ｖ）であるときは、トランジスタ４１がＯＮしてトライアック４５のゲートがGNDに導通し、出力ポートＰoutの出力レベルLow（０Ｖ）であるときには、トランジスタ４１がＯＦＦしてトライアック４５のゲートがGNDから遮断される。
【００４２】
ピークホールド回路５０は、電気ヒータ６の通電量を、トライアック４５と接続端子２ｅ間に接続された抵抗５１の端子間の電圧の変化（５Ｖ電位側５２ａに対するオペアンプ５３への入力側５２ｂの電圧の変化）に変換して検出するものであり、交流電源７の出力電圧が負（５２ｂの電圧が５Ｖよりも低下する）であるときの入力電圧のピーク値を保持する。そして、マイコン１０は、ＡＤポートＡＤ2に入力されるピークホールド回路の出力電圧をデジタル値に変換して取り込む。
【００４３】
サーミスタ入力回路６０は、温度により変化するサーミスタ５の抵抗を、サーミスタ５での降下電圧により検出するためのものであり、マイコン１０は、ＡＤポートＡＤ1に入力される電圧（本発明の温度検出信号に相当する）をデジタル値に変換して取り込む。
【００４４】
次に、図２示したフローチャートに従って、トライアック制御装置１の動作について説明する。交流電源７からの電力供給が開始され、直流電源回路２０からマイコン１０に５Ｖの電源が供給されるとマイコン１０が起動する。そして、マイコン１０はＳＴＥＰ１で初期設定を行い、次のＳＴＥＰ２で、論理入力ポートＰinの論理入力のHigh／Lowの切り換わりに基づいて、交流電源の出力周波数が５０Hzであるか６０Hzであるかを判定する。
【００４５】
続くＳＴＥＰ３で、マイコン１０はスリープモードに移行し、次のＳＴＥＰ３で、入力ポートＰinの論理入力がLowからHigh或いはHighからLowに切り換わって、割込みが生じるのを待つ。このように、マイコン１０をスリープモードとすることにより、割込みが生じるまでの待機期間中のマイコン１０の消費電力を低減することができる。また、マイコン１０から発生するノイズは、アクティブモードの方がスリープモードよりも多くなるので、マイコン１０をスリープモードとすることによりマイコン１０から発生するノイズを減少させることができる。
【００４６】
ＳＴＥＰ４で割込みが生じたときにＳＴＥＰ５に進み、マイコン１０はスリープモードからアクティブモードに移行して、クロックの発信とプログラムの実行を再開する。続くＳＴＥＰ６で、マイコン１０は、直前の交流電源７の半周期が負であってサイリスタ４５をＯＮさせたか否かを判断する。
【００４７】
そして、交流電源７の直前の半周期が負であってサイリスタ４５をＯＮさせたとき、すなわち、交流電源７の直前の半周期が負であって、該半周期における電気ヒータ６の通電量のピーク値がピークホールド回路５０で保持されているときは、ＳＴＥＰ１０に分岐する。
【００４８】
ＳＴＥＰ１０で、マイコン１０はＡＤポートＡＤ2の入力電圧のデジタル変換値を読み込み、該デジタル値を予め設定された通電異常の判定値と比較することにより、電気ヒータ６の通電量が異常であるか否かを判断する。そして、電気ヒータ６の通電量が異常であっあときにはＳＴＥＰ１２に進み、マイコン１０は動作を停止する。これにより、以後の電気ヒータ６への通電が禁止され、電気ヒータ７の異常が生じている状態で電気ヒータ７への通電が継続されることを回避している。
【００４９】
一方、ＳＴＥＰ６で、交流電源７の直前の半周期が正であったとき、及び交流電源７の直前の半周期が負であって電気ヒータ６への通電がなされなかったときには、ＳＴＥＰ７に進み、マイコン１０はＳＴＥＰ１０，ＳＴＥＰ１１による電流異常の検知を行わない。これにより、ピークホールド回路５０に、電気ヒータ６への通電量のピーク値が保持されていない状態であるときには、電気ヒータ６の通電異常を判断しないようにしている。
【００５０】
なお、ＳＴＥＰ６で、交流電源７の直前の半周期の正／負は判断せずにサイリスタ４５をＯＮさせたか否かのみを判断し、サイリスタ４５をＯＮさせたときには、ＡＤポートＡＤ2の入力電圧のデジタル変換値を読み込んで、該半周期における電気ヒータ６の通電量の検出値としてメモリに保持するようにしてもよい。そして、メモリに保持した複数の半周期における電気ヒータ６の通電量の平均をとって、通電異常の判定値と比較することにより、電気ヒータ６の通電量が異常であるか否かを判断してもよい。
【００５１】
次のＳＴＥＰ７，ＳＴＥＰ８及びＳＴＥＰ２０〜ＳＴＥＰ２２は、サーミスタ５の検出温度Ｔsが目標温度Ｔa付近に維持されるように、トライアック４５をＯＮ／ＯＦＦして電気ヒータ６への通電を制御するための処理である。ＳＴＥＰ７で、マイコン１０はＡＤポートＡＤ1の入力電圧のデジタル変換値からサーミスタ５による検出温度Ｔsを検知する。そして、次のＳＴＥＰ８で、マイコン１０は検出温度Ｔsが目標温度Ｔaよりも低いか否かを判断する。
【００５２】
ＳＴＥＰ８で検出温度Ｔsが目標温度Ｔaよりも低かったときはＳＴＥＰ２０に分岐する。そして、マイコン１０は、ＳＴＥＰ２０で、ＳＴＥＰ２で判定した交流電源７の周波数（５０Hz又は６０Hz）と、ＳＴＥＰ４における割り込み入力の種類（立上りゼロクロス又は立下りゼロクロス）により、以下の表１による４パターンの待ち時間を決定する。
【００５３】
【表１】
2008301565.tif 000003
【００５４】
ここで、Ｔma1は、交流電源７の出力周波数が５０Hzであるときに、論理入力ポートＰinの論理入力がHighからLowに切り換わった時点から、交流電源７のゼロクロスが生じるまでの時間よりも若干短い時間に設定される。また、Ｔma2は、交流電源７の出力周波数が５０Hzであるときに、論理入力ポートＰinの論理入力がLowからHighに切り換わった時点から、交流電源７のゼロクロスが生じるまでの時間よりも若干短い時間に設定される。
【００５５】
同様に、Ｔmb1は、交流電源７の出力周波数が６０Hzであるときに、論理入力ポートＰinの論理入力がHighからLowに切り換わった時点から、交流電源７のゼロクロスが生じるまでの時間よりも若干短い時間に設定される。また、Ｔmb2は、交流電源７の出力周波数が６０Hzであるときに、論理入力ポートＰinの論理入力がLowからHighに切り換わった時点から、交流電源７のゼロクロスが生じるまでの時間よりも若干短い時間に設定される。
【００５６】
なお、Ｔma1及びＴmb1は本発明の第１の所定時間に相当し、Ｔma2及びＴmb2は本発明の第２の所定時間に相当する。そして、Ｔma1，Ｔma2，Ｔmb1，Ｔmb2は、位相進み回路３０による位相進み度合に基づいて設定される。
【００５７】
次のＳＴＥＰ２１で、マイコン１０はＳＴＥＰ２０で決定した待ち時間（Ｔma1，Ｔma2，Ｔmb1，Ｔmb2のうちのいすれか）が経過するのを待ってＳＴＥＰ２２に進み、サイリスタ４５をＯＮさせるために最低限必要となるトリガパルス信号の入力時間よりも若干長く設定した時間が経過するまで、トリガパルス信号を出力ポートＰoutから出力する。これにより、トライアック４５がＯＮして、次のゼロクロスまで電気ヒータ６に通電される。そして、ＳＴＥＰ３に進んでマイコン１０はスリープモードに移行し、ＳＴＥＰ４以下の処理が繰り返し実行される。
【００５８】
図３は、以上説明した図２のフローチャートによる処理を実行したときの、(1)交流電源７の出力電圧、(2)上述した背景技術における従来のトライアック制御回路によるゼロクロスの検出タイミング、(3)本実施の形態のトライアック制御装置１によるゼロクロスの検出タイミング、(4)マイコン１０のスリープモード／アクティブモードの切り換わり、(5)サーミスタ５の検出温度、(6)トリガパルス信号の出力、(7)電気ヒータ６への印加電圧、及び(8)ピークホールド回路の出力電圧の推移を、時間軸ｔを共通として示したタイミングチャートである。
【００５９】
本実施の形態のトライアック制御装置１においては、位相進み回路３０を備えることにより、(2)の従来のトライアック制御におけるゼロクロスの検出タイミングに対して、(3)示したように、立下りゼロクロス（ｔ11，ｔ13，ｔ15，ｔ17）の検出タイミングを早めることができ、実際の立下がりゼロクロスの発生時よりも前の時点で入力ポートＰinの論理入力がHighからLowに切り換わるように設定することができる。
【００６０】
そして、このように設定して、入力ポートＰinの論理入力の反転（High→Low，Low→High）により割込みを発生させることにより、(4)に示したように、ｔ11，ｔ12，…，ｔ18で(1)の交流電源７のゼロクロスが生じる前に、マイコン１０をスリープモードからアクティブモードに切換えることができる。
【００６１】
そして、図２のＳＴＥＰ２０〜ＳＴＥＰ２２の処理により、上記表１により決定した待ち時間が経過した時にトリガパルス信号を出力することによって、(6)に示したように、交流電源７のゼロクロス点からトライアック４５をＯＮさせるために必要な最小時間を確保したトリガパルス信号を出力することができる。
【００６２】
これにより、(7)に示したように、電気ヒータ６に交流電源７の出力電圧をそのまま印加することができる。そのため、トリガパルス信号の出力タイミングの遅れにより、電気ヒータ６への通電が遮断されて電気ヒータ６に印加される電圧の波形が歪み、ノイズが発生することを防止することができる。
【００６３】
また、上述したＳＴＥＰ７，ＳＴＥＰ８のサーミスタ６による検出温度Ｔsと目標温度Ｔaの比較により、(5)において検出温度Ｔsが目標温度Ｔaよりも低いとき（ｔ10，ｔ11，ｔ12，ｔ16）は、(6)でトリガパルス信号が出力され、(5)において検出温度Ｔsが目標温度Ｔa以上であるとき（ｔ13，ｔ14，ｔ15，ｔ17）には、(6)でトリガパルス信号は出力されない。
【００６４】
また、上述した図２のＳＴＥＰ６による判断によって、(8)のピークホールド回路５０の出力電圧による電気ヒータ６の通電異常の有無が判断されるのは、直前の交流電源７の半周期が負であって電気ヒータ６に通電されたｔ12のアクティブモード時のみとなる。
【００６５】
そして、これにより、直前の交流電源７の半周期が正であるとき、及び、直前の交流電源７の半周期が負であってトライアック４５がＯＮされなったときに、ピークホールド回路５０の出力に基づいて、誤った通電異常が検知されることを防止することができる。
【００６６】
次に、図４に示したように、トライアック制御装置１が、例えば校舎の各教室に備えられた暖房機７０ａ，７０ｂ，７０ｃ，…にそれぞれ内蔵されて、各暖房機の電気ヒータ６への通電量をトライアック４５のＯＮ／ＯＦＦにより制御するときに、交流電源７からの通電を個別に遮断するためのスイッチ７０ａ，７０ｂ，７０ｃ，…の他に、全ての暖房機７０ａ，７０ｂ，７０ｃ，…への通電を一括して管理するために、スイッチ６１によりＳＳＲ６０のＯＮ／ＯＦＦを切換える構成とする場合がある。
【００６７】
そして、この場合、ＳＳＲ６０においては、交流電源７のゼロクロスを検出してＳＳＲ６０を構成するトライアックのゲートへのトリガパルス信号の出力タイミングが決定されるが、該トリガパルス信号の出力タイミングが交流電源７のゼロクロスから遅れる場合がある。
【００６８】
図５は、このように、ＳＳＲ６０におけるトライアックのゲートへのトリガパルス信号の出力タイミングが、交流電源７のゼロクロスから遅れた場合における、(1)各暖房装置７０ａ，７１ａ，７１ｃ，…に供給される交流電圧、(2)トリガパルス信号の出力パターン１、(3)トリガパルス信号の出力パターン２、及び(4)トリガパルス信号の出力パターン１又は２による各暖房装置７０ａ，７１ａ，７１ｃ，…の負荷電圧の推移を、時間軸ｔを共通として示したタイミングチャートである。
【００６９】
図５の(1)に示したように、ＳＳＲ６０におけるトリガパルス信号の出力タイミングの遅れにより、交流電源７の出力の一部がゼロクロス発生時から遮断されている場合（ｔ20〜ｔ21，ｔ22〜ｔ23）、トライアック制御装置１側では、ＳＳＲ６０がＯＮして交流電源７から通電された後（ｔ21〜，ｔ23〜）に、トライアック４５に対するトリガパルス信号を出力しなければ、トライアック４５をＯＮさせることができない。
【００７０】
そこで、(2)に示したように、トリガパルス信号Ｔp1の出力時間を交流電源の遮断期間（ｔ20〜ｔ21，ｔ22〜ｔ23）よりも長くすることが考えられる。しかし、この場合には、トリガパルス信号の出力に伴なう消費電力が多くなるという不都合がある。
【００７１】
そこで、上述した図２のＳＴＥＰ２２におけるトリガパルス信号の出力形態を、図５の(3)に示したように、トライアック４５をＯＮするために必要な最小時間よりも若干長く設定した時間幅のトリガパルス信号Ｔp2を出力した後、さらに、トリガパルス信号Ｔp2以下のパルス幅のトリガパルス信号Ｔp3を（図５では５回）出力するようにしてもよい。
【００７２】
このように、トリガパルス信号Ｔp2を出力した後、更にトリガパルス信号Ｔp3を断続的に出力することにより、交流電源７の出力の一部がゼロクロスの発生時から遮断される状況であっても、(4)に示したように、トライアック４５をＯＮさせて電気ヒータ６に通電することができる。
【００７３】
そして、このように、トリガパルス信号Ｔp2とＴp3を断続的に出力することにより、(2)に示したトリガパルス信号Ｔp1を連続的に出力する場合よりも、トリガパルス信号の出力に伴なう消費電力を低減することができる。なお、図５の(3)において、トリガパルス信号Ｔp2及びＴp3を出力する期間Ａが本発明の第３の所定時間に相当する。
【００７４】
また、交流電源の出力電圧が増大するにつれて、トライアックをＯＮさせるために必要となるトリガパルス信号の出力時間は短くなる。そこで、トリガパルス信号Ｔp3のパルス幅を次第に短くしてもよい。これにより、トリガパルス信号Ｔp3の出力に伴なう消費電力を低減することができる。
【００７５】
なお、本実施の形態においては、本発明の電気負荷として電気ヒータ６を示したが、電気モータ等の他の種類の電気負荷への交流電源の通電制御をトライアックにより行う場合にも、本発明の適用が可能である。
【００７６】
また、本実施の形態では、ピークホールド回路５０により、電気ヒータ６への通電量のピーク値を保持して電気ヒータ６の通電異常を検知したが、他の構成により電気ヒータ６への通電量のピーク値を保持して通電異常を検知してもよい。また、通電異常を検知しない場合にも、本発明の効果を得ることができる。
【００７７】
また、本実施の形態では、本発明の位相進み回路として、図１に示した位相進み回路３０の構成を採用したが、交流電源７の出力電圧の位相を進ませるものであれば、他の構成の位相進み回路を用いてもよい。
【００７８】
また、本実施の形態では、上述した表１により、論理入力ポートＰinへの論理入力がHighからLow及びLowからHighに切り換わった時点から、所定時間（Ｔma1，Ｔma2，Ｔmb1，Ｔmb2）が経過した時にトリガパルス信号を出力するようにしたが、論理入力ポートＰinへの論理入力がHighからLow及びLowからHighに切り換わった時に、直ちにトリガパルス信号を出力するようにしてもよい。また、論理入力ポートＰinへの論理入力がHighからLowに切り換わった時、或いはLowからHighに切り換わった時の一方についてのみ、切り換わった時から所定時間が経過した時にトリガパルス信号を出力し、他方については、切り換わった時に直ちにトリガパルス信号を出力するようにしてもよい。
【図面の簡単な説明】
【００７９】
【図１】トライアック制御装置の回路構成図。
【図２】トライアック制御装置の作動フローチャート。
【図３】トライアック制御装置の作動時のタイミングチャート。
【図４】ＳＳＲによる遮断回路を介して、複数の空調機器に交流電力が供給される態様の構成図。
【図５】トリガパルス信号の出力態様を説明するためのタイミングチャート。
【図６】従来のトライアック制御の回路構成図。
【図７】図６に示した回路におけるゼロクロス検出の説明図、及び作動時のタイミングチャート。
【符号の説明】
【００８０】
１…トライアック制御装置、５…サーミスタ、６…電気ヒータ（電気負荷）、７…交流電源、１０…マイクロコンピュータ、２０…直流電源回路、３０…位相進み回路、４０…ゲート駆動回路、４５…トライアック、５０…ピークホールド回路（電流検出保持手段）
【図１】
2008301565.tif 000004
【図２】
2008301565.tif 000005
【図３】
2008301565.tif 000006
【図４】
2008301565.tif 000007
【図５】
2008301565.tif 000008
【図６】
2008301565.tif 000009
【図７】
2008301565.tif 000010