(57)【要約】【課題】シリコン層とゲート絶縁膜の間の界面準位密度を低下させることができる薄膜トランジスタの製造方法を提供する。【解決手段】本実施形態に係る薄膜トランジスタの製造方法は、基板２上にシリコン層４を形成する工程と、シリコン層４上にテトラエトキシシランを原料ガスとして用いた化学気相堆積法により酸化シリコン膜５ａを形成する工程と、酸化シリコン膜５ａの上層に窒化シリコン膜５ｂを形成する工程と、アニール処理を行なう工程と、を有する。【選択図】図１
2008109077.tif 000002
【特許請求の範囲】
【請求項１】
基板上にシリコン層を形成する工程と、
前記シリコン層上にテトラエトキシシランを原料ガスとして用いた化学気相堆積法により酸化シリコン膜を形成する工程と、
前記酸化シリコン膜の上層に窒化シリコン膜を形成する工程と、
前記窒化シリコン膜の形成後にアニール処理を行なう工程と、
を有する薄膜トランジスタの製造方法。
【請求項２】
前記酸化シリコン膜は、ゲート絶縁膜として形成するものであり、
前記酸化シリコン膜を形成する工程の後、前記窒化シリコン膜を形成する工程の前に、ゲート電極を形成する工程をさらに有する、
請求項１記載の薄膜トランジスタの製造方法。
【請求項３】
前記酸化シリコン膜および前記窒化シリコン膜は、ゲート絶縁膜として形成するものであり、
前記窒化シリコン膜を形成する工程の後、ゲート電極を形成する工程をさらに有する、
請求項１記載の薄膜トランジスタの製造方法。
【請求項４】
前記窒化シリコン膜を形成する工程の後に、酸化シリコン膜を形成する工程をさらに有し、
前記酸化シリコン膜、前記窒化シリコン膜および前記酸化シリコン膜の積層膜からなるゲート絶縁膜の上に、ゲート電極を形成する工程をさらに有する、
請求項１記載の薄膜トランジスタの製造方法。
【請求項５】
請求項１記載の薄膜トランジスタの製造方法を用いて製造された薄膜トランジスタを備える、
電気光学装置。
【請求項６】
請求項５記載の電気光学装置を備える、
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法、当該薄膜トランジスタを備える電気光学装置および電子機器に関する。
【背景技術】
【０００２】
液晶や有機ＥＬ（Electro Luminescence）といった表示装置における駆動回路、例えばアクティブマトリクス回路では、ガラス基板上に薄膜トランジスタ（ＴＦＴ）を作製するために、プロセス最高温度が６００℃程度の低温プロセスが採用されている。
【０００３】
低温プロセスでは、ＴＦＴの活性層とゲート絶縁膜との界面に欠陥（未結合手）が生じることにより、界面準位密度の高い領域が発生する。界面準位密度が高いと、キャリアの移動度が低下するため、トランジスタの動作速度を大きくすることができない。
【０００４】
従来、この界面準位密度を低下させるため、ＴＦＴを形成した後にパッシベーション膜として窒化シリコン膜を形成し、熱処理をすることにより、未結合手を水素で終端させる水素化処理が行なわれていた（特許文献１〜３参照）。
【特許文献１】特開昭６０−１３６２５９号公報
【特許文献２】特開平３−１６５０６６号公報
【特許文献３】特開平１1−４６０００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＴＦＴのさらなる特性向上のため、界面準位密度をさらに低減することが望まれている。一方で、従来、ゲート絶縁膜の作製方法が水素化処理の効果に及ぼす影響については考慮されていなかった。
【０００６】
本発明に係る幾つかの態様は、上記の事情に鑑みてなされたものであり、その態様の目的は、シリコン層と絶縁膜の間の界面準位密度を低下させることができる薄膜トランジスタの製造方法、当該薄膜トランジスタを備えた電気光学装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る薄膜トランジスタの製造方法は、基板上にシリコン層を形成する工程と、前記シリコン層上にテトラエトキシシランを原料ガスとして用いた化学気相堆積法により酸化シリコン膜を形成する工程と、前記酸化シリコン膜の上層に窒化シリコン膜を形成する工程と、前記窒化シリコン膜の形成後にアニール処理を行なう工程と、を有する。
【０００８】
本発明では、酸化シリコン膜の上層に窒化シリコン膜を形成した後に、アニール処理を施すことにより、窒化シリコン膜中の水素が拡散し、シリコン層と酸化シリコン膜との界面に存在する未結合手を終端して、界面準位密度が低下する。窒化シリコン膜は、酸化シリコン膜の直上であっても、酸化シリコン膜との間に他の層が介在していてもよい。本発明では、シリコン層との界面を形成する絶縁膜として、テトラエトキシシランを原料ガスとして用いた化学気相堆積法により酸化シリコン膜を形成することにより、大きな界面準位低下効果を奏することができる。
【０００９】
例えば、前記酸化シリコン膜は、ゲート絶縁膜として形成するものであり、前記酸化シリコン膜を形成する工程の後、前記窒化シリコン膜を形成する工程の前に、ゲート電極を形成する工程をさらに有する。
【００１０】
例えば、前記酸化シリコン膜および前記窒化シリコン膜は、ゲート絶縁膜として形成するものであり、前記窒化シリコン膜を形成する工程の後、ゲート電極を形成する工程をさらに有する。酸化シリコン膜に比べて誘電率の高い窒化シリコン膜をゲート絶縁膜に含めることにより、ゲート絶縁膜の実効膜厚を薄くすることができる。
【００１１】
例えば、前記窒化シリコン膜を形成する工程の後に、酸化シリコン膜を形成する工程をさらに有し、前記酸化シリコン膜、前記窒化シリコン膜および前記酸化シリコン膜の積層膜からなるゲート絶縁膜の上に、ゲート電極を形成する工程をさらに有する。これにより、リーク電流を減少させることができる。
【００１２】
本発明に係る電気光学装置は、上記薄膜トランジスタの製造方法を用いて製造された薄膜トランジスタを備える。これにより、高品質な電気光学装置を実現することができる。
【００１３】
本発明に係る電子機器は、上記電気光学装置を備える。これにより、高品質な電子機器を実現することができる。
【発明を実施するための最良の形態】
【００１４】
（薄膜トランジスタの構造例１）
以下に、本発明の実施の形態について、図面を参照して説明する。
図１は、本実施形態に係る薄膜トランジスタの断面図である。
図１に示すように、本実施形態に係る薄膜トランジスタ１は、基板２上に形成されている。基板２としては、ガラス基板等の透明絶縁基板が用いている。なお、基板２は、これに限るものではなくシリコン基板やステンレス等の金属基板を用いてもよい。基板２上には、下地絶縁膜３を介して例えばポリシリコンからなるシリコン層４が形成されている。ただし、シリコン層４は、アモルファスシリコンであってもよい。
【００１５】
シリコン層４上には、ゲート絶縁膜５が形成されている。ゲート絶縁膜５は、酸化シリコン膜５ａと、窒化シリコン膜５ｂと、酸化シリコン膜５ｃの積層膜からなる。本実施形態では、原料ガスとしてテトラエトキシシラン（ＴＥＯＳ）を用いた化学気相堆積（ＣＶＤ：Chemical Vapor Deposition)法により酸化シリコン膜５ａを形成することを特徴としている。窒化シリコン膜５ｂは、プラズマＣＶＤ法により形成される。酸化シリコン膜５ｃの製法に限定はないが、例えば酸化シリコン膜５ａと同様の方法により製造される。
【００１６】
ゲート絶縁膜５上には、シリコン層４に重なるようにゲート電極６が形成されている。ゲート電極６は、導電材料であれば特に限定はないが、例えばＴａＮとＴａの積層膜からなる。
【００１７】
ゲート電極６を被覆するようにしてゲート絶縁膜５上には、層間絶縁膜７が形成されている。層間絶縁膜７は、例えば酸化シリコンからなる。層間絶縁膜７上には、シリコン層４に達するコンタクトホールが形成されており、当該コンタクトホールを埋め込むソース・ドレイン電極８が形成されている。ソース・ドレイン電極８および層間絶縁膜７上には、例えば窒化シリコンからなるパッシベーション膜９が形成されている。
【００１８】
上記の薄膜トランジスタでは、後述するように低い界面準位密度が得られることに加えて、酸化シリコン膜５ａに比べて誘電率の高い窒化シリコン膜５ｂをゲート絶縁膜５に含めていることから、ゲート絶縁膜５の実効膜厚を薄くすることができる。また、窒化シリコン膜５ｂ上に酸化シリコン膜５ｃを配置することにより、リーク電流を少なくすることができる。
【００１９】
（薄膜トランジスタの製造方法）
図２〜図４は、本実施形態に係る薄膜トランジスタの製造方法を示す工程断面図である。
【００２０】
図２（ａ）に示すように、ガラス基板からなる基板２の全面に、シラン（ＳｉＨ4）を用いたＥＣＲ（electron cyclotron resonance）−ＣＶＤ法により、酸化シリコンからなる下地絶縁膜３を形成する。下地絶縁膜３の膜厚は、薄膜トランジスタの下地として十分な絶縁を保てる程度の厚み、例えば２００ｎｍである。
【００２１】
次に、図２（ｂ）に示すように、下地絶縁膜３上の全面に、Ｓｉ2Ｈ6ガスを原料としたＬＰＣＶＤ法により、５０ｎｍ程度の膜厚のアモルファスシリコン層４ａを形成する。成膜温度は、効果的な成膜が行なえる温度、例えば４２５度である。
【００２２】
次に、図２（ｃ）に示すように、アモルファスシリコン層４ａにレーザーアニールを施す。すなわち、アモルファスシリコン層４ａにＸｅＣｌエキシマレーザを照射して、アモルファスシリコン層４ａを溶融再結晶化させて、アモルファスシリコン層４ａをポリシリコン層４ｂに変換する。
【００２３】
次に、図２（ｄ）に示すように、ポリシリコン層４ｂをパターニングして、島状のシリコン層４を形成する。
【００２４】
次に、図３（ａ）に示すように、下地絶縁膜３およびシリコン層４上の全面に、ＴＥＯＳと酸素を原料ガスとして用いたＣＶＤ法により、酸化シリコン膜５ａを形成する。ＣＶＤ法としては、プラズマＣＶＤ法を用いる。ＣＶＤ法による酸化シリコン膜形成に適する環境下で成膜すればよいが、例えば、基板温度を３５０℃、圧力を２５０Ｐａ、ＲＦ電力を１３００Ｗに設定する。なお、本発明は、ＴＥＯＳを原料としていればよく、他の条件を適宜変更してもよい。
【００２５】
次に、図３（ｂ）に示すように、酸化シリコン膜５ａ上に、プラズマＣＶＤ法により窒化シリコン膜５ｂを形成する。例えば、原料ガスＳｉＨ4／ＮＨ3／Ｎ2を１８０／３０００／３０００ｓｃｃｍの流量で流し、基板温度を４３０℃、ＲＦ電力を１７００Ｗ、圧力を２５０Ｐａに設定する。プラズマＣＶＤ法を採用することにより、膜中に大量の水素を含有する窒化シリコン膜５ｂを形成できる。
【００２６】
次に、図３（ｃ）に示すように、窒化シリコン膜５ｂ上に、酸化シリコン膜５ｃを形成する。酸化シリコン膜５ｃの製法に限定はないが、例えば、酸化シリコン膜５ａと同様の方法を採用する。
【００２７】
これにより、酸化シリコン膜５ａ、窒化シリコン膜５ｂ、酸化シリコン膜５ｃの積層膜からなるゲート絶縁膜５が形成される。例えば、各膜５ａ、５ｂ、５ｃの厚さを３０ｎｍとし、ゲート絶縁膜５の厚さを９０ｎｍとする。
【００２８】
本実施形態では、少なくとも窒化シリコン膜５ｂを形成した後に、アニール処理を行なう。このアニール処理により、窒化シリコン膜５ｂ中に大量に含まれる水素が拡散し、シリコン層４と酸化シリコン膜５ａの界面の未結合手を終端することにより、界面準位密度を低下させることができる。好ましくは、酸化シリコン膜５ｃを形成した後にアニール処理を行なうことが好ましい。酸化シリコン膜５ｃにより窒化シリコン膜５ｂ中の水素が外部へ拡散するのを防止することができるからである。なお、アニール処理の時期は、窒化シリコン膜５ｂの形成後であればいつでもよい。例えば、パッシベーション膜９を形成した後にアニール処理を行なってもよい。
【００２９】
アニール処理の温度は３５０℃以上５５０℃以下が好ましい。３５０℃以上としたのは、３５０℃未満の場合には、窒化シリコン膜５ｂ中の水素を効果的に拡散させることができないからである。５５０℃以下としたのは、５５０℃を超えると、一度未結合手を終端した水素が再び脱離してしまうからである。
【００３０】
次に、図４（ａ）に示すように、ゲート絶縁膜５上に、ＴａＮとＴａの積層膜をスパッタリングした後、当該積層膜をパターニングすることにより、ゲート電極６を形成する。スパッタリングにおいて、例えば、基板温度を１５０℃とする。続いて、ゲート電極６をマスクとして不純物をイオンドーピングすることにより、シリコン層４にソース・ドレイン領域を形成する。ｎチャネルＴＦＴの場合には、ｎ型不純物としてＰＨ3をドーピングし、ｐチャネルＴＦＴの場合には、ｐ型不純物としてＢ2Ｈ6をドーピングする。
【００３１】
次に、図４（ｂ）に示すように、ゲート絶縁膜５およびゲート電極６を被覆する層間絶縁膜７を形成する。層間絶縁膜７として、例えば、プラズマＣＶＤ法により、酸化シリコン膜を５００ｎｍ堆積させる。続いて、不純物の活性化のために熱処理を行う。熱処理は、例えば、窒素雰囲気下において、３００℃で４時間行なう。
【００３２】
次に、図４（ｃ）に示すように、レジストマスクを用いたエッチングにより、層間絶縁膜７にコンタクトホールを形成した後、コンタクトホールを埋め込むソース・ドレイン電極８を形成する。ソース・ドレイン電極８は、例えば、スパッタリング法によりアルミニウムを堆積し、アルミニウム膜をパターニングすることにより形成される。
【００３３】
最後に、プラズマＣＶＤ法により窒化シリコンからなるパッシベーション膜９を形成することにより、薄膜トランジスタ１が製造される。
【００３４】
（薄膜トランジスタの構造例２）
図５は、本実施形態に係る薄膜トランジスタの他の例を示す図である。
図５に示すように、ゲート絶縁膜５は、酸化シリコン膜５ａと窒化シリコン膜５ｂの２層構造であってもよい。酸化シリコン膜５ａおよび窒化シリコン膜５ｂの製法については、上述した通りである。
【００３５】
図５に示す薄膜トランジスタ１は、図３（ｃ）に示す酸化シリコン膜５ｃの形成工程を省略することにより、製造できる。この場合においても、アニール処理の時期は、窒化シリコン膜５ｂの形成後であれば特に限定はない。
【００３６】
上記の薄膜トランジスタでは、後述するように低い界面準位密度が得られることに加えて、構造例１と同様に、ゲート絶縁膜５の実効膜厚を薄くすることができる。
【００３７】
（薄膜トランジスタの構造例３）
図６は、本実施形態に係る薄膜トランジスタ１の他の例を示す図である。
図６に示すように、ゲート絶縁膜５は、酸化シリコン膜５ａの単層構造であってもよい。この場合には、パッシベーション膜９として、上述した窒化シリコン膜５ｂと同様の方法で製造する。すなわち、プラズマＣＶＤ法を用いて窒化シリコン膜からなるパッシベーション膜９を形成する。
【００３８】
図６に示す薄膜トランジスタ１は、図３（ｂ）および（ｃ）に示す窒化シリコン膜５ｂおよび酸化シリコン膜５ｃの形成工程を省略することにより製造できる。この場合において、アニール処理は、パッシベーション膜９の形成後に行えばよい。ただし、窒化シリコン膜の成膜温度、および、アニール処理の温度は下層の構造に悪影響がない範囲で行う必要がある。例えば、ソース・ドレイン電極としてアルミニウムを用いた場合には４００度以下で処理を行う必要がある。
【００３９】
（絶縁膜の初期特性評価）
次に、上述したゲート絶縁膜の作製方法の効果について説明する。
Ｓｉ基板上に表１に示す積層構造をもつ９種類の絶縁膜を積層した。９種類の絶縁膜は、ＴＥＯＳ系ＳｉＯ2膜、ＳｉＨ4系ＳｉＯ2膜およびＳｉＮ膜の組み合わせからなる。表１では、例えば６番目の絶縁膜について、下層側にＴＥＯＳ系ＳｉＯ2膜、上層側にＳｉＮ膜が積層されていることを示す。表１のうち、５番の積層構造は、本実施形態の構造例１のゲート絶縁膜に対応し、６番の積層構造は、構造例２のゲート絶縁膜に対応する。
【００４０】
【表１】
2008109077.tif 000003
【００４１】
成膜には、平行平板型ＲＦ−ＰＥＣＶＤ装置を用いた。積層膜中の各絶縁膜（ＴＥＯＳ系ＳｉＯ2膜、ＳｉＨ4系ＳｉＯ2膜およびＳｉＮ膜）の成膜条件を表２に示す。
【００４２】
【表２】
2008109077.tif 000004
【００４３】
４００℃で１時間熱処理を行った後、水銀プローブを用いて絶縁膜の特性を測定した。具体的には、Ｑ−Ｖ測定、Ｉ−Ｖ測定により界面準位密度および絶縁耐圧の評価を行なった。熱処理は、水蒸気雰囲気下および窒素雰囲気下で行なった。
【００４４】
図７は、９種類の絶縁膜についての界面準位密度の評価結果を示す図である。図７において、横軸の番号は、表１に示す絶縁膜の番号に対応している。図７において、Ａ１は比較例であり熱処理を行わなかった場合、Ａ２は本発明に係り、水蒸気雰囲気下で熱処理をした場合、Ａ３は本発明に係り、窒素雰囲気下で熱処理をした場合の結果を示す。
【００４５】
図７に示す結果から、Ｓｉ基板上にＳｉＯ2、ＳｉＮの順に積層した場合（番号２、３、５、６参照）、熱処理により界面準位密度が劇的に下がり、１０10ｃｍ-2ｅＶ-1台となることがわかる。そして、熱処理時の雰囲気には依存せず、水蒸気雰囲気（Ａ２）でも窒素雰囲気（Ａ３）でも同様に界面準位密度は低下することがわかる。また、ＳｉＨ4系よりもＴＥＯＳ系のＳｉＯ2の方がより大きく界面準位密度が下がり、１０10ｃｍ-2ｅＶ-1台前半にまで界面準位密度が低下することがわかる。さらに、Ｓｉとの界面が窒化シリコン膜の場合には（番号７、８、９参照）、熱処理後も界面準位密度がほとんど低下しないことがわかる。
【００４６】
以上のように、ＴＥＯＳ系酸化シリコン膜と、窒化シリコン膜を順に積層して熱処理した、本実施形態の構造例１、２については、界面準位密度を劇的に低下できることがわかる。なお、窒化シリコン膜の存在下における熱処理の効果は、ＴＥＯＳ系酸化シリコン膜と窒化シリコン膜とが接触している場合とそうでない場合とで同様である。したがって、構造例３についても、界面準位密度を同等レベルまで低下させることができる。
【００４７】
図８は、９種類の絶縁膜についての絶縁耐圧Ｆｂｄの評価結果を示す図である。図８において、横軸の番号は、表１に示す絶縁膜の番号に対応している。図８において、Ｂ１は水蒸気雰囲気下で熱処理をした場合、Ｂ２は窒素雰囲気下で熱処理をした場合の結果を示す。Ｂ１、Ｂ２ともに、本発明に係る。
【００４８】
図８に示す絶縁耐圧は、絶縁破壊電圧を誘電率を考慮したＳｉＯ2換算膜厚で割って得られた値である。耐圧は積層構造には依存せず、概ね１０ＭＶ／ｃｍ程度の電界で絶縁破壊が起きていることがわかる。この絶縁耐圧であれば実用上全く問題ないレベルである。
【００４９】
以上の結果から、シリコン層との界面にＴＥＯＳを用いて酸化シリコン膜を形成し、窒化シリコン膜の存在下で熱処理を施した構造例１〜３のゲート絶縁膜は、いずれも高品質なゲート絶縁膜であることが確認された。
【００５０】
（アニール温度と界面準位密度との関係）
次に、アニール温度と界面準位密度との関係を調べた。ＴＥＯＳ系ＳｉＯ2膜／ＳｉＮ膜／ＴＥＯＳ系ＳｉＯ2膜の積層膜と、ＳｉＨ4系ＳｉＯ2膜／ＳｉＮ膜／ＳｉＨ4系ＳｉＯ2膜の積層膜と、ＳｉＯ2膜の単層膜について、１時間窒素雰囲気で３５０℃から５５０℃の５条件で熱処理を行い、熱処理後の界面準位密度を調べた。
【００５１】
図９は、アニール温度と界面準位密度との関係を示す図である。図９において、Ｃ１はＴＥＯＳ系ＳｉＯ2膜／ＳｉＮ膜／ＴＥＯＳ系ＳｉＯ2膜の積層膜（構造例１に対応）の場合、Ｃ２はＳｉＨ4系ＳｉＯ2膜／ＳｉＮ膜／ＳｉＨ4系ＳｉＯ2膜の積層膜の場合、Ｃ３はポストメタライゼーションアニールを施したＴＥＯＳ系ＳｉＯ2膜の単層膜の場合の結果を示す。
【００５２】
図９に示すように、３５０℃から５５０℃のアニール処理に対して、ＴＥＯＳ系ＳｉＯ2膜／ＳｉＮ膜／ＴＥＯＳ系ＳｉＯ2膜の積層膜が最も界面準位密度が安定していることがわかる。窒化シリコン膜が存在しない場合（Ｃ３）には、３５０℃以上の熱処理を行うと急激に界面準位密度が上昇する。これは、未結合手を終端した水素が抜けて、欠陥が増加したためと考えられる。これに対して、本発明に係るＳｉＯ2膜／ＳｉＮ膜／ＳｉＯ2膜の積層膜の場合、熱による劣化の程度が少ない。特にＴＥＯＳ系ＳｉＯ2膜を用いた場合には５５０℃まで温度を上昇させてもほとんど劣化が無く、界面準位密度は１０10ｃｍ-2ｅＶ-1台を保っている。５５０℃まで加熱しても界面の品質が保たれているのはＳｉＯ2／Ｓｉ界面が窒化膜に覆われているためＳｉから脱離した水素が膜の外部に出ることができなかったためか、または、アニールによって再度多量の水素が界面に供給されたためだと考えられる。
【００５３】
図９に示す結果から、本実施形態において、アニール処理は３５０℃以上５５０℃以下が好ましいことがわかる。３５０℃以上としたのは、３５０℃未満の場合には、水素が有効に拡散せず、低い界面準位密度が得られないからである。また、５５０℃以下としたのは、５５０℃を超えると、未結合手を終端した水素が抜けて、欠陥が増加してしまうからである。
【００５４】
（界面準位密度の製造工程における安定性）
次に、界面準位密度のＴＦＴ製造工程に対する安定性を調べた。実験方法は次のとおりである。まずＳｉ基板上にゲート絶縁膜を成膜し、アニール処理を行った。以後、ゲート絶縁膜成膜とアニール処理をあわせてゲート絶縁膜形成と呼ぶ。そして、この基板にゲート絶縁膜形成後の工程を順次処理していき、各工程処理後の界面準位密度を調べた。
【００５５】
図１０は、ＴＦＴ製造工程における界面準位密度の推移を示す図である。図１０の横軸は、各工程Ｅ１〜Ｅ９を示す。工程Ｅ１はゲート絶縁膜の形成工程であり、工程Ｅ２はゲート電極となるＴａ膜のスパッタリング工程である。工程２以降は、ゲート電極のパターニング（Ｅ３）、不純物注入のマスクとなるＡｌのスパッタリング（Ｅ４）、Ａｌのパターニング（Ｅ５）、層間絶縁膜の形成（Ｅ６）、各種アニール処理（Ｅ７〜Ｅ９）を行なった。図１０において、Ｄ１はＴＥＯＳ系ＳｉＯ2膜／ＳｉＮ膜／ＴＥＯＳ系ＳｉＯ2膜の積層膜のデータを示す。Ｄ２はＥＣＲ−ＣＶＤで酸化シリコン膜を室温成膜して水蒸気雰囲気で熱処理をすることによって得られた絶縁膜のデータを示す。Ｄ３はプラズマＣＶＤで単層のＴＥＯＳ系ＳｉＯ2膜を堆積して水蒸気雰囲気で熱処理を行った絶縁膜のデータを示す。Ｄ４はプラズマＣＶＤで単層のＴＥＯＳ系ＳｉＯ2膜を堆積した後にＰＭＡ（ポストメタライゼーションアニール）を施した絶縁膜のデータを示す。
【００５６】
図１０に示すように、酸化シリコン膜の上層に窒化シリコン膜が存在しない場合には、形成当初は界面準位密度が十分低くても、ゲート電極となるＴａのスパッタリング工程（Ｅ２）で大きく界面準位密度が高くなってしまう。Ｔａのスパッタリング工程では、基板温度は１５０℃に制御されていたが、少なくとも基板の最表面ではプラズマからの荷電粒子やクラスターの衝撃によって３５０℃以上程度にまで温度が上がり、未結合手を終端していた水素が抜けてしまうものと考えられる。
【００５７】
それに対してＴＥＯＳ系ＳｉＯ2膜／ＳｉＮ膜／ＴＥＯＳ系ＳｉＯ2膜の積層膜でゲート絶縁膜を形成した場合、ゲート絶縁膜／Ｓｉ界面のＴＦＴ製造工程中での劣化はごくわずかであり、ＴＦＴ完成後も界面準位密度は１０10ｃｍ-2ｅＶ-1台を保っている。
【００５８】
以上のように、ＴＥＯＳ系ＳｉＯ2膜／ＳｉＮ膜／ＴＥＯＳ系ＳｉＯ2膜の積層膜からなるゲート絶縁膜の界面の品質はきわめて安定しており、他のゲート絶縁膜の形成方法と比較して優れているといえる。また、Ｅ８、Ｅ９のアニール処理で界面準位密度が下がっていることからも、少なくとも窒化シリコン膜を形成した後であれば、アニール処理の時期はいつでもよいことがわかる。
【００５９】
（ＴＦＴの特性評価）
ＴＥＯＳ系ＳｉＯ2膜／ＳｉＮ膜／ＴＥＯＳ系ＳｉＯ2膜の積層膜からなるゲート絶縁膜をもつＴＦＴと、単層のＴＥＯＳ系ＳｉＯ2膜からなるゲート絶縁膜をもつＴＦＴの特性を調べた。双方のゲート絶縁膜の膜厚は、ＳｉＯ2膜厚換算で７５ｎｍとした。
【００６０】
図１１は、両者のＴＦＴ伝達特性を示す図である。図１１において、Ｆ１はＴＥＯＳ系ＳｉＯ2膜／ＳｉＮ膜／ＴＥＯＳ系ＳｉＯ2膜の積層膜からなるゲート絶縁膜をもつＴＦＴの特性を示す。Ｆ２は単層のＴＥＯＳ系ＳｉＯ2膜からなるゲート絶縁膜をもつＴＦＴの特性を示す。図１１では、ドレイン電圧Ｖｄが±０．１Ｖの場合についての伝達特性を示している。
【００６１】
積層膜からなるゲート絶縁膜をもつＴＦＴは、Ｐチャネルの場合、移動度ｕが１０９ｃｍ2／Ｖｓ、閾値電圧Ｖｔが−４．２７Ｖ、Ｓ値が１４７ｍＶ／ｄｅｃであった。Ｎチャネルの場合、移動度ｕが２１０ｃｍ2／Ｖｓ、閾値電圧Ｖｔが−０．０４０Ｖ、Ｓ値が１７３ｍＶ／ｄｅｃであった。Ｓ値とは、ドレイン電圧一定にてドレイン電流を１桁変化させるのに必要なサブスレッシュホールド領域でのゲート電圧をいう。
【００６２】
単層構造のゲート絶縁膜をもつＴＦＴは、Ｐチャネルの場合、移動度ｕが９２ｃｍ2／Ｖｓ、閾値電圧Ｖｔが−４．３３Ｖ、Ｓ値が１７８ｍＶ／ｄｅｃであった。Ｎチャネルの場合、移動度ｕが１８８ｃｍ2／Ｖｓ、閾値電圧Ｖｔが１．５８Ｖ、Ｓ値が２８７ｍＶ／ｄｅｃであった。
【００６３】
これら２つのＴＦＴ特性を比較すると、ゲート絶縁膜にＴＥＯＳ系ＳｉＯ2膜／ＳｉＮ膜／ＴＥＯＳ系ＳｉＯ2膜の積層膜を適用することにより、ＴＦＴの特性が向上しており、特にサブスレッシュホールド特性の向上が著しい。サブスレッシュホールド特性を示すＳ値を低下させることができると、閾値電圧を低く設定できるため、低電圧動作が可能となる。ゲート絶縁膜のＳｉＯ2換算膜厚は同じであることから、これらの特性の違いはゲート絶縁膜／Ｓｉ界面の準位密度に起因すると考えられる。
【００６４】
以上説明したように、本実施形態に係る薄膜トランジスタの製造方法によれば、半導体層の直上にＴＥＯＳを用いて酸化シリコン膜を形成し、酸化シリコン膜の上層に窒化シリコン膜を形成した後にアニール処理を施すことにより、絶縁膜とシリコン層との界面準位を低下させることができ、高品質な絶縁膜／Ｓｉ界面を形成することができる。
また、高品質な界面には耐熱性があり、少なくとも５５０℃の加熱に耐えることがわかった。その結果、他の低温プロセスで形成した高品質絶縁膜／Ｓｉ界面とは異なり、ＴＦＴ製造工程を経ても界面準位密度は１０10ｃｍ-2ｅＶ-1台で安定していることがわかった。これを実際にＴＦＴに適用し、ＴＦＴの特性が向上することが実証できた。特に、サブスレショルド特性が大きく向上した。これらの効果は、上述した構造例１〜３のいずれにおいても奏することができる。
【００６５】
このようにして形成された薄膜トランジスタは、例えば電気光学装置に使用される。電気光学装置とは、電気的作用によって発光あるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら発光するものと外部からの光の通過を制御するものの双方を含む。例えば、電気光学素子としては、液晶素子、電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子などが挙げられる。
【００６６】
図１２は、アクティブマトリクス方式で駆動する電気光学装置の回路図である。
本実施形態の電気光学装置（表示装置）１００は、各画素領域に電界発光効果により発光可能な発光層ＯＥＬＤ、それを駆動するための電流を記憶する保持容量を備え、さらに本実施形態に係る半導体装置（薄膜トランジスタＴ１〜Ｔ４）を備えて構成されている。ドライバ１０１からは、走査線Ｖｓｅｌおよび発光制御線Ｖｇｐが各画素領域に供給されている。ドライバ１０２からは、データ線Ｉｄａｔａおよび電源線Ｖｄｄが各画素領域に供給されている。走査線Ｖｓｅｌとデータ線Ｉｄａｔａとを制御することにより、各画素領域に対する電流プログラムが行なわれ、発光部ＯＥＬＤによる発光が制御可能になっている。
【００６７】
上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり、他の回路構成も可能である。また、ドライバ１０２，１０３のそれぞれを本発明に係る薄膜トランジスタによって形成することもできる。
【００６８】
上記の電気光学装置は、本実施形態に係る薄膜トランジスタを備えていることから、高品質な電気光学装置を実現することができる。
【００６９】
図１３は、上述した電気光学装置を含んで構成される電子機器の具体例を説明する図である。
【００７０】
図１３（ａ）は、携帯電話への適用例であり、当該携帯電話３３０はアンテナ部３３１、音声出力部３３２、音声入力部３３３、操作部３３４、および電気光学装置１００を備えている。このように電気光学装置は表示部として利用可能である。
【００７１】
図１３（ｂ）は、ビデオカメラへの適用例であり、当該ビデオカメラ３４０は受像部３４１、操作部３４２、音声入力部３４３、および電気光学装置１００を備えている。
【００７２】
図１３（ｃ）は、携帯型パーソナルコンピュータへの適用例であり、当該携帯型パーソナルコンピュータ３５０は、カメラ部３５１、操作部３５２、および電気光学装置１００を備えている。
【００７３】
図１３（ｄ）は、ヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ３６０は、バンド部３６１、光学系収納部３６２、および電気光学装置１００を備えている。
【００７４】
図１３（ｅ）は、リア型プロジェクタへの適用例であり、当該リア型プロジェクタ３７０は、光源３７２、光学系３７３、ミラー３７４、ミラー３７５、スクリーン３７６、および電気光学装置を筐体３７７内に備えている。
【００７５】
図１３（ｆ）は、フロント型プロジェクタへの適用例であり、フロント型プロジェクタ３８０は、電気光学装置１００および光学系３８１を筐体３８２内に備えており、画像をスクリーン３８３に表示可能とされている。
【００７６】
以上のような電子機器は、本実施形態に係る電気光学装置を備えていることから、高品質な電子機器を実現することができる。
【００７７】
本発明の電子機器はこれらに限定されず、各種の電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝広告用ディスプレイなども含まれる。なお、本発明に係る薄膜トランジスタは、電気光学装置の構成部品として電子機器に含まれる場合の他に、単独で電子機器の構成部品として適用し得る。
【図面の簡単な説明】
【００７８】
【図１】本実施形態に係る薄膜トランジスタの一例を示す断面図である。
【図２】本実施形態に係る薄膜トランジスタの製造における工程断面図である。
【図３】本実施形態に係る薄膜トランジスタの製造における工程断面図である。
【図４】本実施形態に係る薄膜トランジスタの製造における工程断面図である。
【図５】本実施形態に係る薄膜トランジスタの他の例を示す断面図である。
【図６】本実施形態に係る薄膜トランジスタの他の例を示す断面図である。
【図７】絶縁膜毎の界面準位密度を示す図である。
【図８】絶縁膜毎の絶縁耐圧を示す図である。
【図９】アニール温度と界面準位密度の関係を示す図である。
【図１０】ＴＦＴ製造工程における界面準位密度の推移を示す図である。
【図１１】ＴＦＴの伝達特性を示す図である。
【図１２】本実施形態に係る電気光学装置のアクティブマトリクス基板を示す図である。
【図１３】本実施形態に係る電子機器を示す図である。
【符号の説明】
【００７９】
１…薄膜トランジスタ、２…基板、３…下地絶縁膜、４…シリコン層、４ａ…アモルファスシリコン層、４ｂ…ポリシリコン層、５…ゲート絶縁膜、５ａ…酸化シリコン膜、５ｂ…窒化シリコン膜、５ｃ…酸化シリコン膜、６…ゲート電極、７…層間絶縁膜、８…ソース・ドレイン電極、９…パッシベーション膜
【図１】
2008109077.tif 000005
【図２】
2008109077.tif 000006
【図３】
2008109077.tif 000007
【図４】
2008109077.tif 000008
【図５】
2008109077.tif 000009
【図６】
2008109077.tif 000010
【図７】
2008109077.tif 000011
【図８】
2008109077.tif 000012
【図９】
2008109077.tif 000013
【図１０】
2008109077.tif 000014
【図１１】
2008109077.tif 000015
【図１２】
2008109077.tif 000016
【図１３】
2008109077.tif 000017