(57)【要約】【課題】スイッチング方式ＤＣ−ＤＣコンバータにおいて、起動時の出力電圧のオーバーシュートを低減するとともに、上記出力電圧の緩やかな立ち上がりを実現するソフトスタート回路を提供する。【解決手段】本発明に係るソフトスタート回路１０は、スイッチング方式ＤＣ−ＤＣコンバータ２０の出力電圧Ｖｏｕｔが設定電圧Ｖｔに到達するまでは、ソフトスタート用コンデンサ１とソフトスタート用分割抵抗２とによる電圧Ｖｓと、出力電圧Ｖｏｕｔが設定電圧Ｖｔであるとき出力電圧検出用分割抵抗３による電圧Ｖｒと等しくなる基準電圧Ｖｒｅｆとを比較し、出力トランジスタ１３のデューティ期間を制御する。そして、出力電圧Ｖｏｕｔが設定電圧Ｖｔに到達すると、電圧Ｖｓは電圧Ｖｒより低くなり、電圧Ｖｒと基準電圧Ｖｒｅｆとを比較して出力トランジスタ１３のデューティ期間を制御する。【選択図】図１
2008301581.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング方式ＤＣ−ＤＣコンバータの出力電圧が、当該出力電圧の上限値として設定されている設定電圧より低い所定電圧に到達したかどうかを判断し、上記出力電圧が上記所定電圧に到達していれば、上記出力電圧の立ち上がり速度を低下させるように上記スイッチング方式ＤＣ−ＤＣコンバータを制御することを特徴とするソフトスタート回路。
【請求項２】
上記ソフトスタート回路は、
上記出力電圧を抵抗分割する第１分割抵抗と、
上記出力電圧を抵抗分割する第２分割抵抗と、
上記第２分割抵抗における抵抗分割電圧生成点と上記スイッチング方式ＤＣ−ＤＣコンバータの出力端子との間に接続されているコンデンサと、
上記第１分割抵抗による第１電圧と、上記第２分割抵抗および上記コンデンサによる第２電圧とを比較して、電圧レベルが高い方の電圧を出力する比較回路と、
上記比較回路の出力電圧と、上記スイッチング方式ＤＣ−ＤＣコンバータの出力電圧が上記設定電圧であるとき上記第１電圧と等しくなる基準電圧とを比較し、上記比較回路の出力電圧が上記基準電圧以上であれば、上記スイッチング方式ＤＣ−ＤＣコンバータの出力電圧の立ち上がり速度を低下させるように上記スイッチング方式ＤＣ−ＤＣコンバータを制御する制御回路とを備え、
上記第２電圧は、上記スイッチング方式ＤＣ−ＤＣコンバータの出力電圧が上記設定電圧であるとき、上記第１電圧よりも電圧レベルが低くなることを特徴とする請求項１に記載のソフトスタート回路。
【請求項３】
上記比較回路は、並列接続したトランジスタを備え、当該トランジスタは、上記制御回路の入力段であることを特徴とする請求項２に記載のソフトスタート回路。
【請求項４】
上記ソフトスタート回路は、
上記出力電圧を抵抗分割する第１分割抵抗と、
上記出力電圧を抵抗分割する第２分割抵抗と、
上記第２分割抵抗における抵抗分割電圧生成点と上記スイッチング方式ＤＣ−ＤＣコンバータの出力端子との間に接続されているコンデンサと、
上記第１分割抵抗による第１電圧と、上記出力電圧が上記設定電圧であるとき上記第１電圧と等しくなる基準電圧とを比較し、上記第１電圧が上記基準電圧以上であれば、上記出力電圧の立ち上がり速度を低下させるように上記スイッチング方式ＤＣ−ＤＣコンバータを制御する第１制御信号を出力する第１制御回路と、
上記第２分割抵抗および上記コンデンサによる第２電圧と上記基準電圧とを比較し、上記第２電圧が上記基準電圧以上であれば、上記出力電圧の立ち上がり速度を低下させるように上記スイッチング方式ＤＣ−ＤＣコンバータを制御する第２制御信号を出力する第２制御回路と、
上記第１制御信号と上記第２制御信号とのうち、いずれかの制御信号を出力する制御信号選択回路とを備え、
上記第２電圧は、上記出力電圧が上記設定電圧であるとき、上記第１電圧よりも電圧レベルが低くなることを特徴とする請求項１に記載のソフトスタート回路。
【請求項５】
上記ソフトスタート回路は、
上記出力電圧を抵抗分割する第１分割抵抗と、
上記第１分割抵抗における抵抗分割電圧生成点と上記スイッチング方式ＤＣ−ＤＣコンバータの出力端子との間に接続されているコンデンサと、
上記第１分割抵抗および上記コンデンサによる第３電圧と、上記出力電圧が上記設定電圧であるとき上記第１分割抵抗による第１電圧と等しくなる基準電圧とを比較し、上記第３電圧が上記基準電圧以上であれば、上記出力電圧の立ち上がり速度を低下させるように上記スイッチング方式ＤＣ−ＤＣコンバータを制御する制御回路とを備えていることを特徴とする請求項１に記載のソフトスタート回路。
【請求項６】
上記ソフトスタート回路は、
上記出力電圧を抵抗分割する第１分割抵抗と、
上記スイッチング方式ＤＣ−ＤＣコンバータの出力端子にその一端が接続されているコンデンサと、
上記コンデンサの他端と上記第１分割抵抗における抵抗分割電圧生成点との間に接続され、上記コンデンサと上記抵抗分割電圧生成点との接続状態を変化させるスイッチ回路と、
上記第１分割抵抗による第１電圧、あるいは上記第１分割抵抗および上記コンデンサによる第３電圧と、上記出力電圧が上記設定電圧であるとき上記第１電圧と等しくなる基準電圧とを比較し、上記第１電圧あるいは上記第３電圧が上記基準電圧以上であれば、上記出力電圧の立ち上がり速度を低下させるように上記スイッチング方式ＤＣ−ＤＣコンバータを制御する制御回路とを備え、
上記スイッチ回路は、上記出力電圧が上記設定電圧であるとき、上記コンデンサと上記抵抗分割電圧生成点とを接続させないように動作することを特徴とする請求項１に記載のソフトスタート回路。
【請求項７】
上記スイッチ回路は、Ｎチャネル型ＭＯＳＦＥＴと、当該ＭＯＳＦＥＴのゲートと上記スイッチング方式ＤＣ−ＤＣコンバータの出力端子との間に接続されたコンデンサと、上記ＭＯＳＦＥＴのゲートとＧＮＤ端子との間に接続された抵抗とを備えていることを特徴とする請求項６記載のソフトスタート回路。
【請求項８】
上記スイッチ回路は、Ｐチャネル型ＭＯＳＦＥＴと、当該ＭＯＳＦＥＴのゲートと上記スイッチング方式ＤＣ−ＤＣコンバータの出力端子との間に接続された抵抗と、上記ＭＯＳＦＥＴのゲートとＧＮＤ端子との間に接続されたコンデンサとを備えていることを特徴とする請求項６記載のソフトスタート回路。
【請求項９】
上記ソフトスタート回路は、
上記出力電圧を抵抗分割する第１分割抵抗と、
上記出力電圧を抵抗分割する第２分割抵抗と、
上記第２分割抵抗における抵抗分割電圧生成点と上記スイッチング方式ＤＣ−ＤＣコンバータの出力端子との間に接続されているコンデンサと、
上記第１分割抵抗による第１電圧と、上記第２分割抵抗および上記コンデンサによる第２電圧とを比較して、電圧レベルが高い方の電圧を出力する比較回路と、
上記比較回路の出力電圧と、上記スイッチング方式ＤＣ−ＤＣコンバータの出力電圧が上記設定電圧であるとき上記第１電圧と等しくなる基準電圧とを比較し、上記比較回路の出力電圧が上記基準電圧以上であれば、上記スイッチング方式ＤＣ−ＤＣコンバータの出力電圧の立ち上がり速度を低下させるように上記スイッチング方式ＤＣ−ＤＣコンバータを制御する制御回路とを備え、
上記第２分割抵抗における分割比は、上記第１分割抵抗における分割比よりも高く設定されていることを特徴とする請求項１に記載のソフトスタート回路。
【請求項１０】
上記ソフトスタート回路は、
上記出力電圧を抵抗分割する第１分割抵抗と、
上記出力電圧を抵抗分割する第２分割抵抗と、
上記第２分割抵抗における抵抗分割電圧生成点と上記スイッチング方式ＤＣ−ＤＣコンバータの出力端子との間に接続されているコンデンサと、
上記第１分割抵抗による第１電圧と、上記出力電圧が上記設定電圧であるとき上記第１電圧と等しくなる基準電圧とを比較し、上記第１電圧が上記基準電圧以上であれば、上記出力電圧の立ち上がり速度を低下させるように上記スイッチング方式ＤＣ−ＤＣコンバータを制御する第１制御信号を出力する第１制御回路と、
上記第２分割抵抗および上記コンデンサによる第２電圧と上記基準電圧とを比較し、上記第２電圧が上記基準電圧以上であれば、上記出力電圧の立ち上がり速度を低下させるように上記スイッチング方式ＤＣ−ＤＣコンバータを制御する第２制御信号を出力する第２制御回路と、
上記第１制御信号と上記第２制御信号とのうち、いずれかの制御信号を出力する制御信号選択回路とを備え、
上記第２分割抵抗における分割比は、上記第１分割抵抗における分割比よりも高く設定されていることを特徴とする請求項１に記載のソフトスタート回路。
【請求項１１】
請求項１〜１０のいずれか１項に記載のソフトスタート回路を備えていることを特徴とするスイッチング方式ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング方式ＤＣ−ＤＣコンバータにおいて、起動時の出力電圧のオーバーシュートを低減するとともに、上記出力電圧の緩やかな立ち上がりを実現するソフトスタート回路、およびそれを備えたスイッチング方式ＤＣ−ＤＣコンバータに関するものである。
【背景技術】
【０００２】
スイッチング方式ＤＣ−ＤＣコンバータの出力電圧がオーバーシュートして設定電圧以上となると、当該スイッチング方式ＤＣ−ＤＣコンバータに接続されているデバイスの破壊や信頼性の低下につながるため、スイッチング方式ＤＣ−ＤＣコンバータの出力電圧のオーバーシュートはなるべく抑える必要がある。それと同時に、起動時の突入電流により出力トランジスタが破壊されることを防ぐために、出力電圧の立ち上がりを緩やかにする必要がある。そこで、これらを実現するソフトスタート制御が一般的に用いられている。
【０００３】
ソフトスタート制御の方法としては、起動後に基準電圧を徐々に上げる方法、出力トランジスタの電流を制限する方法、および出力トランジスタのＯＮ期間（出力トランジスタのデューティ期間）を制御する方法があるが、それぞれの方法には以下のような問題がある。
【０００４】
まず、起動後に基準電圧を徐々に上げる方法では、基準電圧の上昇を階段的に行う場合、ステップアップ電圧のステップ間隔が大きいとステップアップ時にエラーアンプ出力の変動が大きくなり、出力電圧のオーバーシュートを引き起こしてしまう。このオーバーシュートを低減するためには、ステップ間隔を細かくする必要があり、ソフトスタート回路の回路規模が大きくなる。また、複数出力のスイッチング方式ＤＣ−ＤＣコンバータにおいて、全ての出力をソフトスタートさせるためには、基準電圧を複数用意する必要があり、さらに回路規模が大きくなってしまう。
【０００５】
次に、出力トランジスタの電流制限を行う方法では、起動時の制限電流値を大きく設定した場合は、オーバーシュートを防止できなくなり、起動時の制限電流値を小さく設定した場合は、負荷電流値が制限電流値よりも大きくなると出力電圧を設定電圧まで上昇させることができなくなる。
【０００６】
次に、出力トランジスタのデューティ期間を制御する方法では、出力トランジスタの電流制限を行う方法でも同様であるが、出力電圧が設定電圧まで上昇した時点で出力トランジスタを遮断しても、インダクタに蓄積されているエネルギーが出力へ供給され、出力電圧がオーバーシュートしてしまう。また、エラーアンプは、出力電圧が設定電圧に到達するまではダイナミックレンジの最大電圧を出力しており、出力電圧が設定電圧に到達してエラーアンプ出力が変化するまでに遅延時間が生じ、この遅延時間によって出力電圧がオーバーシュートしてしまう。
【０００７】
また、スイッチング方式ＤＣ−ＤＣコンバータでは、出力電圧を平滑している平滑コンデンサの容量値が大きく負荷電流値が大きい場合は、出力電圧が設定電圧に達するまでの時間が長くなり、平滑コンデンサの容量値が小さく負荷電流値が小さい場合は、出力電圧が設定電圧に達するまでの時間が短くなり出力電圧が急速に上昇する。ここで、出力電圧が設定電圧に達するまでの時間が短く出力電圧が急速に上昇する場合は、上記ソフトスタート制御を行っても、出力電圧の急速な上昇を抑制できないという問題を生じていた。
【０００８】
従来、具体的には以下のようなソフトスタート回路が提案されている。
【０００９】
特許文献１では、出力電圧の立ち上がり速度と、基準電圧の立ち上がり速度とを比較して、基準電圧の立ち上がり速度を調整するソフトスタート回路が開示されている。また、特許文献２では、出力電圧が設定電圧に到達するまでは、別途作成した滑らかに立ち上がる電圧をデューティ期間を制御する電圧とすることで、オーバーシュートを緩和させるソフトスタート回路が開示されている。
【特許文献１】特開２００６−２８８０５４号公報（２００６年１０月１９日公開）
【特許文献２】特開２００３−２１６２４９号公報（２００３年７月３１日公開）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、従来のソフトスタート制御ではオーバーシュートを低減できないという問題点と、出力電圧の立ち上がり速度によってソフトスタート制御が有効とならないという問題点とに鑑みてなされたものであり、その目的は、スイッチング方式ＤＣ−ＤＣコンバータにおいて、起動時の出力電圧のオーバーシュートを低減するとともに、上記出力電圧の緩やかな立ち上がりを可能とするソフトスタート回路、およびそれを備えたスイッチング方式ＤＣ−ＤＣコンバータを実現することにある。
【課題を解決するための手段】
【００１１】
本発明に係るソフトスタート回路は、上記課題を解決するために、スイッチング方式ＤＣ−ＤＣコンバータの出力電圧が、当該出力電圧の上限値として設定されている設定電圧より低い所定電圧に到達したかどうかを判断し、上記出力電圧が上記所定電圧に到達していれば、上記出力電圧の立ち上がり速度を低下させるように上記スイッチング方式ＤＣ−ＤＣコンバータを制御することを特徴としている。
【００１２】
上記の構成によれば、本発明に係るソフトスタート回路は、スイッチング方式ＤＣ−ＤＣコンバータの出力電圧が設定電圧となる前に、上記出力電圧の上昇を緩めるように上記スイッチング方式ＤＣ−ＤＣコンバータを制御する。従って、当該制御後インダクタに蓄積されていたエネルギーが出力へ供給されたとしても、また、当該制御に遅延が生じたとしても、上記出力電圧が上記設定電圧に到達していないため、上記出力電圧はオーバーシュートを生じない。また、出力電圧が急速に上昇する場合でも、確実にその上昇を緩めることができる。
【００１３】
以上により、スイッチング方式ＤＣ−ＤＣコンバータにおいて、起動時の出力電圧のオーバーシュートを低減するとともに、上記出力電圧の緩やかな立ち上がりを可能とするソフトスタート回路を実現することができるという効果を奏する。
【００１４】
本発明に係るソフトスタート回路（以下、第１ソフトスタート回路と記載する）は、上記出力電圧を抵抗分割する第１分割抵抗と、上記出力電圧を抵抗分割する第２分割抵抗と、上記第２分割抵抗における抵抗分割電圧生成点と上記スイッチング方式ＤＣ−ＤＣコンバータの出力端子との間に接続されているコンデンサと、上記第１分割抵抗による第１電圧と、上記第２分割抵抗および上記コンデンサによる第２電圧とを比較して、電圧レベルが高い方の電圧を出力する比較回路と、上記比較回路の出力電圧と、上記スイッチング方式ＤＣ−ＤＣコンバータの出力電圧が上記設定電圧であるとき上記第１電圧と等しくなる基準電圧とを比較し、上記比較回路の出力電圧が上記基準電圧以上であれば、上記スイッチング方式ＤＣ−ＤＣコンバータの出力電圧の立ち上がり速度を低下させるように上記スイッチング方式ＤＣ−ＤＣコンバータを制御する制御回路とを備え、上記第２電圧は、上記スイッチング方式ＤＣ−ＤＣコンバータの出力電圧が上記設定電圧であるとき、上記第１電圧よりも電圧レベルが低くなることが好ましい。
【００１５】
上記の構成によれば、第１ソフトスタート回路では、上記出力電圧が上記設定電圧に到達するまでは、コンデンサが設けられていることにより上記出力電圧を単に抵抗分割して得られた第１電圧よりも先に電圧レベルが上昇する第２電圧と、上記出力電圧が上記設定電圧であるとき上記第１電圧と等しくなる基準電圧とを比較し、上記スイッチング方式ＤＣ−ＤＣコンバータを制御する。具体的には、上記第２電圧が上記基準電圧以上となると（上記出力電圧が上記所定電圧に到達したと判断）、上記出力電圧の立ち上がり速度を低下させるように上記スイッチング方式ＤＣ−ＤＣコンバータを制御する。これにより、上記出力電圧は、オーバーシュートを生じることがなく、また、緩やかに上昇する。そして、上記出力電圧が上記設定電圧に到達すると、上記第２電圧は上記第１電圧より低くなり、上記第１電圧が上記基準電圧と比較されて上記スイッチング方式ＤＣ−ＤＣコンバータが制御され、上記第２電圧は上記スイッチング方式ＤＣ−ＤＣコンバータの制御に影響しない。
【００１６】
以上により、上記第１ソフトスタート回路は、スイッチング方式ＤＣ−ＤＣコンバータにおいて、起動時の出力電圧のオーバーシュートを低減するとともに、上記出力電圧の緩やかな立ち上がりを実現することができるという効果を奏する。そして、これにより、常に安定した出力電圧を負荷デバイスに供給でき、負荷デバイスの破壊あるいは劣化を回避できる。
【００１７】
また、複数の出力電圧を制御するスイッチング方式ＤＣ−ＤＣコンバータでソフトスタート制御を行う場合において、基準電圧を複数用意する必要がなく、回路を小型化できるというさらなる効果を奏する。
【００１８】
また、従来、出力電圧が設定電圧に達するまでの時間に比べて、ソフトスタート制御を行う期間が短くなると、ソフトスタート制御解除後に出力電圧が設定電圧に到達することになり、オーバーシュートを低減できないという問題を生じていた。しかしながら、上記第１ソフトスタート回路では、上記出力電圧が上記設定電圧に到達するまで上記第２電圧に基づいて制御が行われるため（到達してからも上記第１電圧によって制御が行われるため）、このような問題は生じない。
【００１９】
本発明に係るソフトスタート回路は、上記比較回路が、並列接続したトランジスタを備え、当該トランジスタを上記制御回路の入力段とすることが好ましい。
【００２０】
上記の構成によれば、比較回路と制御回路とで構成を共有しているため、回路を小型化できるというさらなる効果を奏する。
【００２１】
本発明に係るソフトスタート回路（以下、第２ソフトスタート回路と記載する）は、上記出力電圧を抵抗分割する第１分割抵抗と、上記出力電圧を抵抗分割する第２分割抵抗と、上記第２分割抵抗における抵抗分割電圧生成点と上記スイッチング方式ＤＣ−ＤＣコンバータの出力端子との間に接続されているコンデンサと、上記第１分割抵抗による第１電圧と、上記出力電圧が上記設定電圧であるとき上記第１電圧と等しくなる基準電圧とを比較し、上記第１電圧が上記基準電圧以上であれば、上記出力電圧の立ち上がり速度を低下させるように上記スイッチング方式ＤＣ−ＤＣコンバータを制御する第１制御信号を出力する第１制御回路と、上記第２分割抵抗および上記コンデンサによる第２電圧と上記基準電圧とを比較し、上記第２電圧が上記基準電圧以上であれば、上記出力電圧の立ち上がり速度を低下させるように上記スイッチング方式ＤＣ−ＤＣコンバータを制御する第２制御信号を出力する第２制御回路と、上記第１制御信号と上記第２制御信号とのうち、いずれかの制御信号を出力する制御信号選択回路とを備え、上記第２電圧は、上記出力電圧が上記設定電圧であるとき、上記第１電圧よりも電圧レベルが低くなることが好ましい。
【００２２】
上記の構成によれば、第２ソフトスタート回路は、上記第１ソフトスタート回路と同様に、スイッチング方式ＤＣ−ＤＣコンバータの出力電圧が設定電圧に到達するまでは、第２電圧を用いて上記スイッチング方式ＤＣ−ＤＣコンバータを制御することにより、上記出力電圧のオーバーシュートを低減するとともに、上記出力電圧の緩やかな立ち上がりを実現する。さらに、上記第２ソフトスタート回路は、上記第１電圧と上記第２電圧とが何らかの回路を経ることなく基準電圧と比較されるため、上記第１ソフトスタート回路に対して、上記出力電圧の上記設定電圧からの誤差を低減できるというさらなる効果を奏する。
【００２３】
本発明に係るソフトスタート回路（以下、第３ソフトスタート回路と記載する）は、上記出力電圧を抵抗分割する第１分割抵抗と、上記第１分割抵抗における抵抗分割電圧生成点と上記スイッチング方式ＤＣ−ＤＣコンバータの出力端子との間に接続されているコンデンサと、上記第１分割抵抗および上記コンデンサによる第３電圧と、上記出力電圧が上記設定電圧であるとき上記第１分割抵抗による第１電圧と等しくなる基準電圧とを比較し、上記第３電圧が上記基準電圧以上であれば、上記出力電圧の立ち上がり速度を低下させるように上記スイッチング方式ＤＣ−ＤＣコンバータを制御する制御回路とを備えていることが好ましい。
【００２４】
上記の構成によれば、第３ソフトスタート回路では、第１分割抵抗およびコンデンサによる第３電圧と、スイッチング方式ＤＣ−ＤＣコンバータの出力電圧が設定電圧であるとき上記第１分割抵抗による第１電圧と等しくなる基準電圧とを比較して上記スイッチング方式ＤＣ−ＤＣコンバータを制御するため、上記出力電圧のオーバーシュートを低減するとともに、上記出力電圧の緩やかな立ち上がりを実現する。また、上記第３ソフトスタート回路は、例えば上記第１ソフトスタート回路と比較して、第２分割抵抗および比較回路を省くことができ、回路を小型化できるというさらなる効果を奏する。
【００２５】
本発明に係るソフトスタート回路（以下、第４ソフトスタート回路と記載する）は、上記出力電圧を抵抗分割する第１分割抵抗と、上記スイッチング方式ＤＣ−ＤＣコンバータの出力端子にその一端が接続されているコンデンサと、上記コンデンサの他端と上記第１分割抵抗における抵抗分割電圧生成点との間に接続され、上記コンデンサと上記抵抗分割電圧生成点との接続状態を変化させるスイッチ回路と、上記第１分割抵抗による第１電圧、あるいは上記第１分割抵抗および上記コンデンサによる第３電圧と、上記出力電圧が上記設定電圧であるとき上記第１電圧と等しくなる基準電圧とを比較し、上記第１電圧あるいは上記第３電圧が上記基準電圧以上であれば、上記出力電圧の立ち上がり速度を低下させるように上記スイッチング方式ＤＣ−ＤＣコンバータを制御する制御回路とを備え、上記スイッチ回路は、上記出力電圧が上記設定電圧であるとき、上記コンデンサと上記抵抗分割電圧生成点とを接続させないように動作することが好ましい。
【００２６】
上記の構成によれば、第４ソフトスタート回路では、例えば上記第１ソフトスタート回路と同様に、スイッチング方式ＤＣ−ＤＣコンバータの出力電圧が設定電圧に到達するまでは、第１電圧より電圧レベルが高い第３電圧を用いて上記スイッチング方式ＤＣ−ＤＣコンバータを制御することにより、上記出力電圧のオーバーシュートを低減するとともに、上記出力電圧の緩やかな立ち上がりを実現する。
【００２７】
また、上記第４ソフトスタート回路は、例えば上記第１ソフトスタート回路と比較して、第２分割抵抗および比較回路を省くことができ、回路を小型化できるというさらなる効果を奏する。また、上記第４ソフトスタート回路は、上記第２ソフトスタート回路と同様に、上記出力電圧の上記設定電圧からの誤差を低減できるというさらなる効果を奏する。
【００２８】
また、例えば上記第１ソフトスタート回路において、第１分割抵抗および第２分割抵抗の製造ばらつきにより、上記出力電圧が上記設定電圧に到達しても、第１電圧に対して第２電圧の電圧レベルが高いままとなった場合、上記出力電圧の制御が適切に行われないという誤動作を防止できるというさらなる効果を奏する。
【００２９】
上記スイッチ回路は、Ｎチャネル型ＭＯＳＦＥＴと、当該ＭＯＳＦＥＴのゲートと上記スイッチング方式ＤＣ−ＤＣコンバータの出力端子との間に接続されたコンデンサと、上記ＭＯＳＦＥＴのゲートとＧＮＤ端子との間に接続された抵抗とを備えて構成されることが好ましい。あるいは、上記スイッチ回路は、Ｐチャネル型ＭＯＳＦＥＴと、当該ＭＯＳＦＥＴのゲートと上記スイッチング方式ＤＣ−ＤＣコンバータの出力端子との間に接続された抵抗と、上記ＭＯＳＦＥＴのゲートとＧＮＤ端子との間に接続されたコンデンサとを備えて構成されることが好ましい。
【００３０】
本発明に係るソフトスタート回路は、上記出力電圧を抵抗分割する第１分割抵抗と、上記出力電圧を抵抗分割する第２分割抵抗と、上記第２分割抵抗における抵抗分割電圧生成点と上記スイッチング方式ＤＣ−ＤＣコンバータの出力端子との間に接続されているコンデンサと、上記第１分割抵抗による第１電圧と、上記第２分割抵抗および上記コンデンサによる第２電圧とを比較して、電圧レベルが高い方の電圧を出力する比較回路と、上記比較回路の出力電圧と、上記スイッチング方式ＤＣ−ＤＣコンバータの出力電圧が上記設定電圧であるとき上記第１電圧と等しくなる基準電圧とを比較し、上記比較回路の出力電圧が上記基準電圧以上であれば、上記スイッチング方式ＤＣ−ＤＣコンバータの出力電圧の立ち上がり速度を低下させるように上記スイッチング方式ＤＣ−ＤＣコンバータを制御する制御回路とを備え、上記第２分割抵抗における分割比は、上記第１分割抵抗における分割比よりも高く設定されていることが好ましい。
【００３１】
本発明に係るソフトスタート回路は、上記出力電圧を抵抗分割する第１分割抵抗と、上記出力電圧を抵抗分割する第２分割抵抗と、上記第２分割抵抗における抵抗分割電圧生成点と上記スイッチング方式ＤＣ−ＤＣコンバータの出力端子との間に接続されているコンデンサと、上記第１分割抵抗による第１電圧と、上記出力電圧が上記設定電圧であるとき上記第１電圧と等しくなる基準電圧とを比較し、上記第１電圧が上記基準電圧以上であれば、上記出力電圧の立ち上がり速度を低下させるように上記スイッチング方式ＤＣ−ＤＣコンバータを制御する第１制御信号を出力する第１制御回路と、上記第２分割抵抗および上記コンデンサによる第２電圧と上記基準電圧とを比較し、上記第２電圧が上記基準電圧以上であれば、上記出力電圧の立ち上がり速度を低下させるように上記スイッチング方式ＤＣ−ＤＣコンバータを制御する第２制御信号を出力する第２制御回路と、上記第１制御信号と上記第２制御信号とのうち、いずれかの制御信号を出力する制御信号選択回路とを備え、上記第２分割抵抗における分割比は、上記第１分割抵抗における分割比よりも高く設定されていることが好ましい。
【００３２】
上記の構成によれば、上記各ソフトスタート回路では、第１分割抵抗による第１電圧より電圧レベルが高い第２電圧を、スイッチング方式ＤＣ−ＤＣコンバータの出力電圧が設定電圧であるとき上記第１分割抵抗による第１電圧と等しくなる基準電圧と常に比較して上記スイッチング方式ＤＣ−ＤＣコンバータを制御するため、上記出力電圧のオーバーシュートを低減するとともに、上記出力電圧の緩やかな立ち上がりを実現する。
【００３３】
本発明に係るスイッチング方式ＤＣ−ＤＣコンバータは、上記ソフトスタート回路を備えていることを特徴としている。これにより、本発明に係るスイッチング方式ＤＣ−ＤＣコンバータは、緩やかに立ち上がり、オーバーシュートが低減された、常に安定した出力電圧を負荷デバイスに供給することができ、負荷デバイスの破壊あるいは劣化を回避できるという効果を奏する。
【発明の効果】
【００３４】
本発明に係るソフトスタート回路は、スイッチング方式ＤＣ−ＤＣコンバータの出力電圧が、当該出力電圧の上限値として設定されている設定電圧より低い所定電圧に到達したかどうかを判断し、上記出力電圧が上記所定電圧に到達していれば、上記出力電圧の立ち上がり速度を低下させるように上記スイッチング方式ＤＣ−ＤＣコンバータを制御することを特徴としている。
【００３５】
これにより、スイッチング方式ＤＣ−ＤＣコンバータにおいて、起動時の出力電圧のオーバーシュートを低減するとともに、上記出力電圧の緩やかな立ち上がりを可能とするソフトスタート回路を実現することができる。
【発明を実施するための最良の形態】
【００３６】
〔実施の形態１〕
本発明の一実施形態について、図１〜図４に基づいて説明すると以下の通りである。
【００３７】
図１は、ソフトスタート回路１０を備えたスイッチング方式ＤＣ−ＤＣコンバータ２０の構成を示している。
【００３８】
スイッチング方式ＤＣ−ＤＣコンバータ２０は、ソフトスタート回路１０、入力コンデンサ１１、インダクタ１２、出力トランジスタ１３、ダイオード１４、出力電圧平滑コンデンサ１５、パルス幅制御回路１６、および発振器１７を備え、出力トランジスタ１３のＯＮ期間を制御して（出力トランジスタ１３のデューティ期間を制御して）入力電圧Ｖｉｎを昇圧した電圧を負荷デバイスに供給する。なお、スイッチング方式ＤＣ−ＤＣコンバータ２０が昇圧型であることはあくまでも一例であり、降圧型あるいは昇降圧型でもよい。
【００３９】
ソフトスタート回路１０は、ソフトスタート用コンデンサ１、ソフトスタート用分割抵抗（第２分割抵抗）２、出力電圧検出用分割抵抗（第１分割抵抗）３、比較回路５、基準電圧回路６、およびエラーアンプ（制御回路）７を備え、スイッチング方式ＤＣ−ＤＣコンバータ２０の起動時においてソフトスタート動作を行い、出力電圧Ｖｏｕｔのオーバーシュートを低減するとともに、出力電圧Ｖｏｕｔの緩やかな立ち上がりを実現する。
【００４０】
ソフトスタート用分割抵抗２は、スイッチング方式ＤＣ−ＤＣコンバータ２０の出力端子とＧＮＤ端子との間に直列に接続された抵抗２ａと抵抗２ｂとから構成されている。抵抗２ａと抵抗２ｂとの接続点（抵抗分割電圧生成点）と上記出力端子との間には、ソフトスタート用コンデンサ１が接続されている。以下、上記接続点の電圧を電圧Ｖｓ（第２電圧）とする。ソフトスタート用分割抵抗２の分割比は、出力電圧Ｖｏｕｔが当該出力電圧Ｖｏｕｔの上限値として設定されている設定電圧Ｖｔとなったときに、電圧Ｖｓが後述の基準電圧回路６にて生成される基準電圧Ｖｒｅｆ以下となるように設定されている。
【００４１】
出力電圧検出用分割抵抗３は、上記出力端子とＧＮＤ端子との間に直列に接続された抵抗３ａと抵抗３ｂとから構成されている。以下、抵抗３ａと抵抗３ｂとの接続点の電圧を電圧Ｖｒ（第１電圧）とする。出力電圧検出用分割抵抗３の分割比は、ソフトスタート用分割抵抗２の分割比よりやや高い値となっている。例えば、入力電圧Ｖｉｎ＝５Ｖ、出力電圧Ｖｏｕｔ＝１０Ｖのとき、基準電圧Ｖｒｅｆ＝約１Ｖ程度、電圧Ｖｒ＝約１Ｖ程度、電圧Ｖｓ＝約０．９５Ｖ程度となる。また、出力電圧Ｖｏｕｔが設定電圧Ｖｔとなったとき、電圧Ｖｒは基準電圧Ｖｒｅｆと等しくなるように設定されている。
【００４２】
比較回路５は、電圧Ｖｓと電圧Ｖｒとを比較して、電圧レベルが高い方の電圧を出力する（電圧Ｖｃ）。
【００４３】
基準電圧回路６は、入力電圧Ｖｉｎによらず一定の基準電圧Ｖｒｅｆを生成し出力する。基準電圧Ｖｒｅｆは、出力電圧Ｖｏｕｔが設定電圧Ｖｔであるとき、電圧Ｖｒと等しい値となるように設定されている。
【００４４】
エラーアンプ７は、負入力に比較回路５から出力された電圧Ｖｃが入力され、正入力に基準電圧回路６から出力された基準電圧Ｖｒｅｆが入力され、電圧Ｖｃと基準電圧Ｖｒｅｆとの差を増幅して出力する（電圧Ｖｅ）。エラーアンプ７は、電圧Ｖｃが基準電圧Ｖｒｅｆ以下であれば、ダイナミックレンジ最大の電圧を出力する。電圧Ｖｅはパルス幅制御回路１６に入力され、パルス幅制御回路１６は、電圧Ｖｅと発振器１７から出力された電圧とに基づいて、出力トランジスタ１３のデューティ期間を制御する。具体的には、パルス幅制御回路１６は、エラーアンプ７から出力された電圧Ｖｅの電圧レベルが高い場合、出力トランジスタ１３のデューティ期間を長く制御し、エラーアンプ７の出力電圧Ｖｅ電圧レベルが低い場合、出力トランジスタ１３のデューティ期間を短く制御する。
【００４５】
次に、ソフトスタート回路１０によるソフトスタート動作について、図２および図３を用いて説明する。
【００４６】
図２は、本実施形態におけるソフトスタート動作を説明する図であり、（ａ）は出力電圧Ｖｏｕｔ、電圧Ｖｒ、および電圧Ｖｓの各波形と基準電圧Ｖｒｅｆおよび設定電圧Ｖｔとを示しており、（ｂ）は電圧Ｖｅおよび電圧Ｖｃの各波形と基準電圧Ｖｒｅｆとを示しており、（ｃ）は出力トランジスタ１３のデューティを示している。なお、図２（ａ）および図２（ｂ）では、グラフの縦軸は電圧であり、横軸は時間であり、図２（ｃ）では、グラフの縦軸は出力トランジスタ１３のデューティであり、横軸は時間である。
【００４７】
まず、スイッチング方式ＤＣ−ＤＣコンバータ２０の起動後からある期間（図２における時間Ｔ０〜時間Ｔ１の期間）では、電圧Ｖｒと電圧Ｖｓとがともに基準電圧Ｖｒｅｆに比べて低い電圧であるため、エラーアンプ７はダイナミックレンジ最大の電圧を出力する。これにより、パルス幅制御回路１６は、回路内部で設定された最大のデューティ期間で出力トランジスタ１３を駆動し、最大能力で出力電圧Ｖｏｕｔを上昇させる。ここで、電圧Ｖｓは、ソフトスタート用コンデンサ１により、電圧Ｖｒよりも高い電圧に引き上げられている。
【００４８】
次に、時間Ｔ１において、図２（ａ）に示すように、ソフトスタート用コンデンサ１によって電圧レベルが引き上げられている電圧Ｖｓが基準電圧Ｖｒｅｆと等しくなる（出力電圧Ｖｏｕｔが所定電圧に到達したと判断）。これにより、図２（ｂ）に示すように、エラーアンプ７の出力電圧Ｖｅが低下し、パルス幅制御回路１６は、出力トランジスタ１３のデューティ期間を短く制御する。
【００４９】
時間Ｔ１〜時間Ｔ２の期間では、電圧Ｖｓがソフトスタート用分割抵抗２によって低下し基準電圧Ｖｒｅｆ以下となると、エラーアンプ７の出力電圧Ｖｅが上昇し、パルス幅制御回路１６は、出力トランジスタ１３のデューティ期間を長く制御する。この制御により、電圧Ｖｓが基準電圧Ｖｒｅｆ以上となると、エラーアンプ７の出力電圧Ｖｅが低下し、パルス幅制御回路１６は、出力トランジスタ１３のデューティ期間を短く制御する。すなわち、時間Ｔ１〜時間Ｔ２の期間では、電圧Ｖｓが基準電圧Ｖｒｅｆに保持されるようにフィードバックループ制御が行われる。
【００５０】
ここで、出力電圧Ｖｏｕｔが高くなるにつれて、電圧Ｖｓはほぼ低下しなくなるため、電圧Ｖｓが基準電圧Ｖｒｅｆに保持されることによって、出力電圧Ｖｏｕｔの立ち上がり速度が遅くなる。出力電圧Ｖｏｕｔは、設定電圧Ｖｔを超えることなく、スムーズに立ち上がる。
【００５１】
次に、時間Ｔ２において、図２（ａ）に示すように、出力電圧Ｖｏｕｔが設定電圧Ｖｔに達し、電圧Ｖｒが基準電圧Ｖｒｅｆと等しくなり、比較回路５の出力電圧Ｖｃは、電圧Ｖｓから電圧Ｖｒに切り替わる。時間Ｔ２以降、出力電圧Ｖｏｕｔが上昇しないため、電圧Ｖｓは出力電圧Ｖｏｕｔをソフトスタート用分割抵抗２で単に抵抗分割した電圧まで低下し、出力電圧Ｖｏｕｔの制御は電圧Ｖｒのみで行われる。
【００５２】
以上の説明から明らかであるように、本実施形態におけるソフトスタート動作では、
出力電圧Ｖｏｕｔが設定電圧Ｖｔに到達するまでは、ソフトスタート用コンデンサ１が設けられていることにより電圧Ｖｒよりも先に電圧レベルが上昇する電圧Ｖｓと、出力電圧Ｖｏｕｔが設定電圧Ｖｔであるとき電圧Ｖｒと等しい電圧値である基準電圧Ｖｒｅｆとを比較し、電圧Ｖｓが基準電圧Ｖｒｅｆに保持されるようにスイッチング方式ＤＣ−ＤＣコンバータ２０の出力コンデンサ１３を制御する。これにより、出力電圧Ｖｏｕｔは、設定電圧Ｖｔを超えることがなく、すなわちオーバーシュートを生じることがなく、また、緩やかに上昇する。そして、出力電圧Ｖｏｕｔが設定電圧Ｖｔに到達すると、電圧Ｖｓが電圧Ｖｒよりも低くなり、電圧Ｖｒが基準電圧Ｖｒｅｆと比較されて出力コンデンサ１３が制御され、電圧Ｖｓは出力コンデンサ１３の制御に影響を与えず、出力電圧Ｖｏｕｔは設定電圧Ｖｔに保持される。
【００５３】
図３は、本実施形態におけるソフトスタート動作と、従来のソフトスタート動作とを比較説明する図であり、（ａ）は両ソフトスタート動作による出力電圧Ｖｏｕｔの波形と設定電圧Ｖｔとを示しており、（ｂ）は、本実施形態のソフトスタート動作における、電圧Ｖｅ１およびパルスＥＸＴ１の各波形を示しており、（ｃ）は従来のソフトスタート動作における、電圧Ｖｅ２およびパルスＥＸＴ２の各波形を示している。
【００５４】
なお、図３（ａ）では、本実施形態のソフトスタート動作による出力電圧Ｖｏｕｔは、出力電圧Ｖｏｕｔ１で示されており、従来のソフトスタート動作による出力電圧Ｖｏｕｔは、出力電圧Ｖｏｕｔ２で示されている。また、図３（ｂ）および図３（ｃ）において、パルスＥＸＴとは、パルス幅制御回路１６の出力である。また、図３において、グラフの縦軸は電圧であり、横軸は時間である。
【００５５】
図３（ｃ）に示すように、従来のソフトスタート動作では、出力電圧Ｖｏｕｔ２が設定電圧Ｖｔに到達するまで、エラーアンプ７はダイナミックレンジ最大の電圧を出力し、それに応じてパルス幅制御回路１６が最大デューティで出力トランジスタ１３を駆動するため、図３（ａ）に示すように、出力電圧Ｖｏｕｔ２は急速に設定電圧Ｖｔに到達する。そして、図３（ｃ）に示すように、出力電圧Ｖｏｕｔ２が設定電圧Ｖｔに到達した時点で、エラーアンプ７は出力電圧Ｖｅを低下させるが、この電圧の低下に遅延が生じる。また、インダクタ１２に既に蓄積されているエネルギーが出力に供給されることにより、図３（ａ）に示すように、出力電圧Ｖｏｕｔ２はオーバーシュートしてしまう。
【００５６】
これに対し、図３（ｂ）に示すように、本実施形態のソフトスタート動作では、上述したように、出力電圧Ｖｏｕｔが設定電圧Ｖｔに到達するまで電圧Ｖｓによって出力電圧Ｖｏｕｔの制御を行うことにより、インダクタ１２に既に蓄積されているエネルギーが出力に供給されたとしても、また、出力電圧Ｖｏｕｔが設定電圧Ｖｔに到達するまでにエラーアンプ７の出力電圧Ｖｅ１をダイナミックレンジ最大の電圧から低下させることで、出力電圧Ｖｏｕｔはオーバーシュートを生じることがなく、また、緩やかに上昇する。
【００５７】
以上のように、ソフトスタート回路１０は、出力電圧Ｖｏｕｔのオーバーシュートを低減するとともに、出力電圧Ｖｏｕｔの緩やかな立ち上がりを実現することができる。それゆえ、常に安定した出力電圧Ｖｏｕｔを負荷デバイスに供給でき、負荷デバイスの破壊あるいは劣化を防止できる。また、複数の出力電圧を制御するスイッチング方式ＤＣ−ＤＣコンバータでソフトスタート制御を行う場合において、基準電圧を複数用意する必要がなく、回路を小型化できる。
【００５８】
また、従来、出力電圧が設定電圧に達するまでの時間に比べて、ソフトスタート制御を行う期間が短くなると、ソフトスタート制御解除後に出力電圧が設定電圧に到達することになり、オーバーシュートを低減できないという問題を生じていた。しかしながら、ソフトスタート回路１０では、出力電圧Ｖｏｕｔが設定電圧Ｖｔに到達するまで電圧Ｖｓに基づいて制御が行われるため（到達してからも電圧Ｖｒによって制御が行われるため）、このような問題は生じない。
【００５９】
次に、図４は、比較回路５を内蔵したエラーアンプ７の構成を示している。
【００６０】
エラーアンプ７は、図示のように、定電流回路Ｉｃ１，Ｉｃ２、Ｎチャネル型ＭＯＳＦＥＴ（以下、単にトランジスタと記載）Ｔｒ１，Ｔｒ２，Ｔｒ５、およびＰチャネル型ＭＯＳＦＥＴＴｒ３，Ｔｒ４，Ｔｒ６を備えている。
【００６１】
トランジスタＴｒ１，Ｔｒ２は、各ドレインと各ソースとが互いに接続されて並列接続となっている。トランジスタＴｒ１のゲートには、電圧Ｖｒが入力され、トランジスタＴｒ２のゲートには、電圧Ｖｓが入力される。トランジスタＴｒ１，Ｔｒ２の各ドレインは、カレントミラーを構成しているトランジスタＴｒ３，Ｔｒ４を介して、電源端子Ｖｃｃに接続されている。トランジスタＴｒ４のドレインには、トランジスタＴｒ６のゲートが接続され、ソースは電源端子Ｖｃｃに接続され、ドレインは定電流回路Ｉｃ２を介してＧＮＤ端子に接続されている。また、トランジスタＴｒ４のドレインには、トランジスタＴｒ５のドレインが接続され、トランジスタＴｒ５のソースは、トランジスタＴｒ１，Ｔｒ２の各ソースとともに、定電流回路Ｉｃ１を介してＧＮＤ端子に接続されている。トランジスタＴｒ５のソースには、基準電圧Ｖｒｅｆが入力される。
【００６２】
トランジスタＴｒ１，Ｔｒ２は、各ソースが互いに接続されているため、ゲート電圧の高い方がＯＮする。よって、トランジスタＴｒ１，Ｔｒ２は、比較回路５として機能するとともに、エラーアンプ７の一方の入力となる。このように構成を共有することで、ソフトスタート回路１０の小型化が可能となる。
【００６３】
電圧Ｖｒと電圧Ｖｓとの電圧差が小さいとき、トランジスタＴｒ１，Ｔｒ２は共にＯＮ状態になる。出力電圧Ｖｏｕｔが設定電圧Ｖｔに到達した時の電圧Ｖｒと電圧Ｖｓとの電位差を、トランジスタＴｒ１，Ｔｒ２においてゲート電圧が低い方のトランジスタＴｒが完全にＯＦＦとなる電位差以上とすることで、出力電圧Ｖｏｕｔが設定電圧Ｖｔに到達した以降において、ソフトスタート回路１０が出力電圧制御のフィードバックループに影響を与えなくなる。
【００６４】
なお、ソフトスタート回路１０は、電圧Ｖｓの電圧レベルが電圧Ｖｒの電圧レベルより常に高くなる構成とすることも可能である。
【００６５】
〔実施の形態２〕
本発明の他の実施形態について、図５に基づいて説明すると以下の通りである。
【００６６】
図５は、ソフトスタート回路１０ａを備えたスイッチング方式ＤＣ−ＤＣコンバータ２０ａの構成を示している。なお、説明の便宜上、実施の形態１で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。また、ここでは、主に実施の形態１と異なる点についてのみ説明する。
【００６７】
ソフトスタート回路１０ａは、ソフトスタート回路１０の比較回路５およびエラーアンプ７に代えて、比較回路（制御信号選択回路）５ａおよび２つのエラーアンプ７ａ１，７ａ２（第１，第２制御回路）を備えている。
【００６８】
エラーアンプ７ａ１は、負入力に電圧Ｖｒが入力され、正入力に基準電圧Ｖｒｅｆが入力され、電圧Ｖｒと基準電圧Ｖｒｅｆとの差を増幅して出力する（電圧Ｖｅａ１）。エラーアンプ７ａ２は、負入力に電圧Ｖｓが入力され、正入力に基準電圧Ｖｒｅｆが入力され、電圧Ｖｓと基準電圧Ｖｒｅｆとの差を増幅して出力する（電圧Ｖｅａ２）。エラーアンプ７ａ，７ｂは、それぞれ電圧Ｖｒ，Ｖｓが基準電圧Ｖｒｅｆ以下であれば、ダイナミックレンジ最大の電圧を出力する。
【００６９】
比較回路５ａは、エラーアンプ７ａ１の出力電圧Ｖｅａ１と、エラーアンプ７ａ２の出力電圧Ｖｅａ２とを比較して、電圧レベルが低い方の電圧を出力する（電圧Ｖｃａ）。当該電圧Ｖｃａはパルス幅制御回路１６に入力され、パルス幅制御回路１６は、電圧Ｖｃａと発振器１７から出力された電圧とに基づいて、出力トランジスタ１３のデューティ期間を制御する。具体的には、パルス幅制御回路１６は、比較回路５ａの出力電圧Ｖｃａの電圧レベルが高い場合、出力トランジスタ１３のデューティ期間を長く制御し、比較回路５ａの出力電圧Ｖｃａの電圧レベルが低い場合、出力トランジスタ１３のデューティ期間を短く制御する。
【００７０】
以上のような構成を有するソフトスタート回路１０ａは、ソフトスタート回路１０と同様に、スイッチング方式ＤＣ−ＤＣコンバータ２０ｂの出力電圧Ｖｏｕｔが設定電圧Ｖｔに到達するまでは、電圧Ｖｓを用いてスイッチング方式ＤＣ−ＤＣコンバータ２０ｂの出力トランジスタ１３を制御することにより、出力電圧Ｖｏｕｔのオーバーシュートを低減するとともに、出力電圧Ｖｏｕｔの緩やかな立ち上がりを実現する。そして、出力電圧Ｖｏｕｔが設定電圧Ｖｔに到達すると、電圧Ｖｒを用いて出力トランジスタ１３を制御する。
【００７１】
さらに、ソフトスタート回路１０ａは、電圧Ｖｒと電圧Ｖｓとが何らかの回路を経ることなく基準電圧Ｖｒｅｆと比較されるため、ソフトスタート回路１０に対して、出力電圧Ｖｏｕｔの設定電圧Ｖｔからの誤差を低減できる。
【００７２】
なお、ソフトスタート回路１０ａは、電圧Ｖｓの電圧レベルが電圧Ｖｒの電圧レベルより常に高くなる構成とすることも可能である。
【００７３】
〔実施の形態３〕
本発明の他の実施形態について、図６に基づいて説明すると以下の通りである。
【００７４】
図６は、ソフトスタート回路１０ｂを備えたスイッチング方式ＤＣ−ＤＣコンバータ２０ｂの構成を示している。なお、説明の便宜上、実施の形態１で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。また、ここでは、主に実施の形態１と異なる点についてのみ説明する。
【００７５】
ソフトスタート回路１０ｂは、ソフトスタート回路１０のソフトスタート用コンデンサ１、ソフトスタート用分割抵抗２、比較回路５、およびエラーアンプ７に代えて、ソフトスタート用コンデンサ３１、ソフトスタート期間設定コンデンサ３２、ソフトスタート期間設定抵抗３３、Ｎチャネル型ＭＯＳＦＥＴ（以下、単にトランジスタと記載）Ｔｒ１０、およびエラーアンプ７ｂを備えている。
【００７６】
ソフトスタート用コンデンサ３１は、その一端がスイッチング方式ＤＣ−ＤＣコンバータ２０ｂの出力端子に接続され、その他端はトランジスタＴｒ１０のドレインに接続され、トランジスタＴｒ１０のソースは出力電圧検出用分割抵抗３の抵抗３ａと抵抗３ｂとの接続点（抵抗分割電圧生成点）に接続されている。トランジスタＴｒ１０のゲートは、上記出力端子とＧＮＤ端子との間に直列に接続されている、ソフトスタート期間設定コンデンサ３２とソフトスタート期間設定抵抗３３との接続点に接続されている。エラーアンプ７ｂの負入力には電圧Ｖｑ（第３電圧）（Ｔｒ１０がＯＮであるときの抵抗３ａと抵抗３ｂとの接続点の電圧）あるいは電圧Ｖｒが入力され、正入力には電圧Ｖｒｅｆが入力され、電圧Ｖｑあるいは電圧Ｖｒと基準電圧Ｖｒｅｆとの差を増幅して出力する（電圧Ｖｅｂ）。エラーアンプ７ｂは、電圧ＶｑあるいはＶｓが基準電圧Ｖｒｅｆ以下であれば、ダイナミックレンジ最大の電圧を出力する。
【００７７】
トランジスタＴｒ１０のゲート電圧Ｖｇは、スイッチング方式ＤＣ−ＤＣコンバータ２０ｂを起動後、出力電圧Ｖｏｕｔが設定電圧Ｖｔに到達するとトランジスタＴｒ１０がＯＦＦするように、ソフトスタート期間設定コンデンサ３２とソフトスタート期間設定抵抗３２とによって設定する。
【００７８】
以上のような構成を有するソフトスタート回路１０ｂは、出力電圧Ｖｏｕｔが設定電圧Ｖｔに到達するまでは、電圧Ｖｒより電圧レベルが高い電圧Ｖｑを用いてスイッチング方式ＤＣ−ＤＣコンバータ２０ｂの出力トランジスタ１３を制御することにより、出力電圧Ｖｏｕｔのオーバーシュートを低減するとともに、出力電圧Ｖｏｕｔの緩やかな立ち上がりを実現する。
【００７９】
また、ソフトスタート回路１０ｂは、例えばソフトスタート回路１０と比較して、ソフトスタート用分割抵抗２および比較回路５を省くことができ、回路を小型化できる。また、ソフトスタート回路１０ｂは、ソフトスタート回路１０ａと同様に、出力電圧Ｖｏｕｔの設定電圧Ｖｔからの誤差を低減できる。
【００８０】
また、例えばソフトスタート回路１０において、ソフトスタート用分割抵抗２および出力電圧検出用分割抵抗３の製造ばらつきにより、出力電圧Ｖｏｕｔが設定電圧Ｖｔに到達しても電圧Ｖｒに対して電圧Ｖｓの電圧レベルが高いままであった場合に出力電圧Ｖｏｕｔの制御が適切に行われないという誤動作を防止できる。
【００８１】
なお、トランジスタＴｒ１０は、Ｐチャネル型ＭＯＳＦＥＴでもよい。その場合、当該ＭＯＳＦＥＴのゲートとスイッチング方式ＤＣ−ＤＣコンバータ２０ｂの出力端子との間にソフトスタート期間設定抵抗３３が接続され、上記ＭＯＳＦＥＴのゲートとＧＮＤ端子との間にソフトスタート期間設定コンデンサ３２を接続する。
【００８２】
また、ソフトスタート回路１０ｂは、ソフトスタート期間設定コンデンサ３２、ソフトスタート期間設定抵抗３３、およびトランジスタＴｒ１０を備えず、電圧Ｖｑによって出力トランジスタを制御する構成とすることも可能である。
【００８３】
また、上記各実施形態におけるエラーアンプ７，７ａ，７ｂは、オペアンプあるいは比較回路によって代用することができる。
【００８４】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００８５】
本発明に係るソフトスタート回路は、スイッチング方式ＤＣ−ＤＣコンバータのソフトスタート制御に好適である。
【図面の簡単な説明】
【００８６】
【図１】本発明の一実施形態に係るソフトスタート回路を備えたスイッチング方式ＤＣ−ＤＣコンバータの構成を示す図である。
【図２】本実施形態におけるソフトスタート動作を説明する図であり、（ａ）は出力電圧Ｖｏｕｔ、電圧Ｖｒ、および電圧Ｖｓの各波形と基準電圧Ｖｒｅｆおよび設定電圧Ｖｔとを示しており、（ｂ）は電圧Ｖｅおよび電圧Ｖｃの各波形と基準電圧Ｖｒｅｆとを示しており、（ｃ）は出力トランジスタ１３のデューティを示している。
【図３】本実施形態におけるソフトスタート動作と、従来のソフトスタート動作とを比較説明する図であり、（ａ）は両ソフトスタート動作による出力電圧Ｖｏｕｔの波形と設定電圧Ｖｔとを示しており、（ｂ）は、本実施形態のソフトスタート動作における、電圧Ｖｅ１およびパルスＥＸＴ１の各波形を示しており、（ｃ）は従来のソフトスタート動作における、電圧Ｖｅ２およびパルスＥＸＴ２の各波形を示している。
【図４】比較回路を内蔵したエラーアンプの構成を示す回路図である。
【図５】本発明の他の実施形態に係るソフトスタート回路を備えたスイッチング方式ＤＣ−ＤＣコンバータの構成を示す図である。
【図６】本発明のさらに他の実施形態に係るソフトスタート回路を備えたスイッチング方式ＤＣ−ＤＣコンバータの構成を示す図である。
【符号の説明】
【００８７】
１    ソフトスタート用コンデンサ
２    ソフトスタート用分割抵抗（第２分割抵抗）
３    出力電圧検出用分割抵抗（第１分割抵抗）
５、５ａ    比較回路
７、７ｂ    エラーアンプ（制御回路）
７ａ１      エラーアンプ（第１制御回路）
７ａ２      エラーアンプ（第２制御回路）
１０、１０ａ、１０ｂ    ソフトスタート回路
２０、２０ａ、２０ｂ    スイッチング方式ＤＣ−ＤＣコンバータ
Ｖｒ    （第１電圧）
Ｖｓ    （第２電圧）
Ｖｑ    （第３電圧）
【図１】
2008301581.tif 000003
【図２】
2008301581.tif 000004
【図３】
2008301581.tif 000005
【図４】
2008301581.tif 000006
【図５】
2008301581.tif 000007
【図６】
2008301581.tif 000008