(57)【要約】【課題】中空の空洞部内に半導体チップ及びチップ部品を設けた半導体装置において、その小型化を容易に図ることができるようにする。【解決手段】表面３ａから窪んで形成された凹部１１を有する回路基板３と、前記凹部１１内に設けられた半導体チップ５及びチップ部品７と、凹部１１の開口を覆うように前記回路基板３の表面３ａに配されて前記回路基板３と共に中空の空洞部を形成する略板状の蓋体板９とを備え、前記凹部１１に、その底面１１ａの一部から前記回路基板３の厚さ方向に突出する段差壁部１３が形成され、前記半導体チップ５が前記凹部１１の底面１１ａに搭載されると共に、前記チップ部品７が前記段差壁部１３の上面１３ａに搭載されていることを特徴とする半導体装置１を提供する。【選択図】図１
2008109122.tif 000002
【特許請求の範囲】
【請求項１】
表面から窪んで形成された凹部を有する回路基板と、前記凹部内に設けられた半導体チップ及びチップ部品と、凹部の開口を覆うように前記回路基板の表面に配されて前記回路基板と共に中空の空洞部を形成する略板状の蓋体板とを備え、
前記凹部に、その底面の一部から前記回路基板の厚さ方向に突出する段差壁部が形成され、
前記半導体チップが前記凹部の底面に搭載されると共に、前記チップ部品が前記段差壁部の上面に搭載されていることを特徴とする半導体装置。
【請求項２】
前記段差壁部の上面に、前記半導体チップや前記チップ部品と電気接続するための複数の接続端子が露出して形成され、
前記チップ部品が、一の接続端子上に搭載されて該一の接続端子に電気接続されることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、中空の空洞部内に半導体チップ及びチップ部品を設けた半導体装置に関する。
【背景技術】
【０００２】
従来の半導体装置には、例えば特許文献１のように、中空の空洞部を形成したハウジング内の搭載面に複数の半導体チップ（トランスデューサ、増幅器）を搭載したもの、また、半導体チップに加えてチップコンデンサやチップ抵抗等の別途チップ部品を搭載面に搭載したものがある。
ところで、この種の半導体装置には、多層配線基板等の回路基板にその表面から窪む凹部を形成して、凹部の底面（搭載面）に半導体チップ及びチップ部品を搭載すると共に、凹部の開口を覆うように回路基板の表面に略板状の蓋体板を配して中空の空洞部を形成したものもある。この構成の場合には、簡素な形状の蓋体板を回路基板の表面に配置するだけで、中空の空洞部を有するハウジングを容易に構成することができる。
近年、上記半導体装置には小型化が要求されており、例えば搭載面の大きさを縮小することが考えられている。
【特許文献１】特表２００４−５３７１８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、凹部の底面には、半導体チップ及びチップ部品を搭載する面積の他に、半導体チップ及びチップ部品の搭載に使用するコレットや、半導体チップとチップ部品との間のワイヤーボンディングに使用するキャピラリを凹部内に入り込ませる空間を確保するための面積が別途必要となる。
すなわち、底面に半導体チップ及びチップ部品を順番に搭載する際には、予め底面に搭載された半導体チップにチップ部品を保持するコレットが触れないように、半導体チップとチップ部品との間の隙間を余分に大きくする必要がある。
【０００４】
また、チップ部品の高さ寸法が半導体チップよりも低い場合にも、コレットの場合と同様に、チップ部品に対してワイヤーボンディングを行う際にキャピラリが半導体チップに触れないように、半導体チップとチップ部品との間の隙間を余分に大きくする必要がある。
以上のことから、凹部の底面の面積縮小には限界が生じ、半導体装置の小型化が困難となる。
【０００５】
この発明は、上述した事情に鑑みてなされたものであって、容易に小型化を図ることができる半導体装置を提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、この発明は以下の手段を提案している。
請求項１に係る発明は、表面から窪んで形成された凹部を有する回路基板と、前記凹部内に設けられた半導体チップ及びチップ部品と、凹部の開口を覆うように前記回路基板の表面に配されて前記回路基板と共に中空の空洞部を形成する略板状の蓋体板とを備え、前記凹部に、その底面の一部から前記回路基板の厚さ方向に突出する段差壁部が形成され、前記半導体チップが前記凹部の底面に搭載されると共に、前記チップ部品が前記段差壁部の上面に搭載されていることを特徴とする半導体装置を提案している。
【０００７】
なお、上記チップ部品は、例えばチップコンデンサやチップ抵抗、半導体チップ等を示している。
この発明に係る半導体装置において、チップ部品を搭載する段差壁部の上面は、半導体チップを搭載する凹部の底面よりも高く位置する。このため、半導体チップの搭載後にチップ部品を上面に搭載する際には、これを保持するコレットが半導体チップに触れることを容易に防止できる。また、チップ部品に対してワイヤーボンディングを行う際にも、キャピラリが半導体チップに触れることを容易に防止できる。
したがって、これら半導体チップとチップ部品との間の隙間を小さくして、段差壁部の上面を含めた凹部の底面の面積を容易に縮小することが可能となる。
【０００８】
請求項２に係る発明は、請求項１に記載の半導体装置において、前記段差壁部の上面に、前記半導体チップや前記チップ部品と電気接続するための複数の接続端子が露出して形成され、前記チップ部品が、一の接続端子上に搭載されて該一の接続端子に電気接続されることを特徴とする半導体装置を提案している。
【０００９】
この発明に係る半導体装置によれば、チップ部品を段差壁部の上面に形成される一の接続端子上に直接搭載することで、段差壁部の上面の面積を縮小することができる。また、チップ部品は、これを一の接続端子上に搭載するだけで電気接続されるため、ワイヤーボンディングなどにより別途電気接続する必要が無くなる。
【発明の効果】
【００１０】
請求項１に係る発明によれば、凹部の底面及び段差壁部の上面に搭載された半導体チップとチップ部品との間の隙間を小さくして、段差壁部の上面を含めた凹部の底面の面積を容易に縮小できるため、半導体装置の小型化を容易に図ることができる。
【００１１】
請求項２に係る発明によれば、段差壁部の上面の面積を縮小して半導体装置のさらなる小型化を図ることができる。また、チップ部品は、これを一の接続端子上に搭載すると同時に一の接続端子に電気接続されるため、半導体装置の製造工程数を減らして製造効率の向上を図ることができる。
【発明を実施するための最良の形態】
【００１２】
以下、図１及び図２を参照して本発明の一実施形態に係る半導体装置について説明する。図１，２に示すように、この実施形態に係る半導体装置１は、箱状に形成された回路基板３と、回路基板３の表面３ａ側に重ねて設けられたＬＳＩチップ（半導体チップ）５、チップコンデンサ（チップ部品）７及び蓋体板９とを備えている。
回路基板３は、多層配線基板６と側壁８から構成される凹部１１を有する箱形に形成されている。側壁８は、多層配線基板６と一体に形成されており、多層配線基板６を構成しているセラミックシートなどからなる。凹部１１の底面１１ａには、ＬＳＩチップ５が配置されるようになっている。また、凹部１１の一辺には、底面１１ａから突出する段差壁部１３が形成されており、この段差壁部１３によって回路基板３の表面３ａと凹部１１の底面１１ａとの間が階段状に形成されている。
【００１３】
また、回路基板３は、半導体装置１を実装する実装基板にＬＳＩチップ５やチップコンデンサ７を電気接続するための複数の外部接続配線部１５，１５，・・・を備えている。
各外部接続配線部１５は、段差壁部１３の上面１３ａに露出してＬＳＩチップ５やチップコンデンサ７に電気接続される内部端子（接続端子）１７、回路基板３の裏面３ｃに露出して実装基板に電気接続するための外部端子１９、及び、回路基板３内部に形成されてこれら内部端子１７と外部端子１９とを電気接続する導線部２１を備えている。なお、複数（図示例では３つ）の内部端子１７，１７，１７は、凹部１１の底面１１ａ及び段差壁部１３の上面１３ａの配列方向に直交する方向に並べて配置されている。なお、導線部２１の一部は、多層配線基板６及び側壁８にわたって多層配線基板６の厚さ方向に設けられたスルーホールをなしている。
【００１４】
このように構成される外部接続配線部１５は、例えば、銀粉末あるいは銅粉末もしくはタングステン粉末を主成分とするペースト（銀粉末あるいは銅粉末もしくはタングステン粉末にバインダー（例えばアクリル樹脂）を混合したもの）を用いてスクリーン印刷等により形成されている。さらに、段差壁部１３の上面１３ａや回路基板３の裏面３ｃに露出する内部端子１７や外部端子１９には、上述した材料にニッケル及び金のめっきが施されている。
【００１５】
さらに、回路基板３は、多層配線基板６内に形成された薄板状のシールド２を備えている。シールド２は、蓋体板９と対向するように、かつ凹部１１の底面１１ａと略平行となるように、多層配線基板６内に配置され、少なくとも底面１１ａと段差部１３の上面１３ａとを覆う形状及び大きさに形成されている。また、図示しないが、このシールド２は、例えば外部接続配線部１５の外部端子１９と同様にして回路基板３の裏面３ｃに露出するグランド用の外部端子に電気接続されている。
以上のように構成されるシールド２及びこれに電気接続されるグランド用外部端子は、外部接続配線部１５と同様の材料によって形成されている。
【００１６】
ＬＳＩチップ５は、不図示のダイボンド材を介して回路基板３の底面１１ａに固定されており、このように固定されたＬＳＩチップ５の上面５ａは、段差壁部１３の上面１３ａと略同等の高さ位置となっている。なお、ＬＳＩチップ５の上面５ａには、チップコンデンサ７や内部端子１７と電気接続するための複数（図示例では３つ）の電極パッド５ｂ，５ｃが形成されている。
そして、ＬＳＩチップ５の上面５ａに形成された一の電極パッド５ｂは、第１のワイヤー２５によって内部端子１７と電気接続されており、これによってＬＳＩチップ５が外部接続配線部１５に電気接続されることになる。
【００１７】
また、チップコンデンサ７は、その表面及び裏面にそれぞれ電極７ａ，７ｂを形成して構成されており、その裏面を段差壁部１３の上面１３ａ側に向けた状態で、段差壁部１３の上面１３ａに形成された一の内部端子（一の接続端子）１７Ａ上に搭載されている。すなわち、この搭載状態において、チップコンデンサ７の裏面の電極７ｂが一の内部端子１７Ａに電気接続されることになる。
【００１８】
また、チップコンデンサ７の表面の電極７ａは、第２のワイヤー２７によってＬＳＩチップ５の他の電極パッド５ｃと電気接続されており、これによって、ＬＳＩチップ５がチップコンデンサ７を介して外部接続配線部１５に電気接続されることになる。なお、第２のワイヤー２７の一部は、チップコンデンサ７の表面よりも上方に位置するものの、回路基板３の表面３ａよりも下側に位置している。すなわち、第２のワイヤー２７は凹部１１内に収容されている。
【００１９】
蓋体板９は、回路基板３の表面３ａに固定されており、凹部１１の開口を覆って回路基板３と共にＬＳＩチップ５やチップコンデンサ７を含む空洞部Ｓ１を形成するようになっている。ここで、ＬＳＩチップ５とチップコンデンサ７とを電気接続する第２のワイヤー２７は凹部１１内に収容されているため、この蓋体板９に接触することはない。
【００２０】
以上のように構成された半導体装置１を製造する際には、はじめに、凹部１１、段差壁部１３及び外部接続配線部１５を有する回路基板３を予め製造しておき、次いで、回路基板３の底面１１ａにＬＳＩチップ５を搭載する。
この搭載の際には、液状のダイボンド材を塗布しておき、コレット（不図示）を用いてＬＳＩチップ５をダイボンド材上に配する。そして、この状態でダイボンド材を硬化させることでＬＳＩチップ５が底面１１ａに固定される。このように固定されたＬＳＩチップ５の上面５ａは、段差壁部１３の上面１３ａと略同等の高さ位置となっている。
【００２１】
その後、コレット（不図示）を用いてチップコンデンサ７を一の内部端子１７Ａ上に搭載する。この際には、例えばはんだリフローにより、チップコンデンサ７の裏面の電極７ｂを一の内部端子１７Ａに接合して電気接続すればよい。
このチップコンデンサ７の搭載においては、チップコンデンサ７を搭載する段差壁部１３の上面１３ａが凹部１１の底面１１ａよりも高く位置しているため、特に、ＬＳＩチップ５が段差壁部１３の上面１３ａの上方に突出していないため、チップコンデンサ７を保持するコレットがＬＳＩチップ５に触れることを容易に防止できる。
【００２２】
その後、不図示のキャピラリを用いたワイヤーボンディングを実施して、ＬＳＩチップ５の一の電極パッド５ｂと内部端子１７との間に第１のワイヤー２５を配すると共に、ＬＳＩチップ５の他の電極パッド５ｃとチップコンデンサ７の表面の電極７ａとの間に第２のワイヤー２７を配する。ここで、ＬＳＩチップ５の上面５ａ及び段差壁部１３の上面１３ａの高さ位置は略同等となっているため、ＬＳＩチップ５の一の電極パッド５ｂと内部端子１７との間に第１のワイヤー２５を容易に配することができる。
【００２３】
また、ＬＳＩチップ５の他の電極パッド５ｃとチップコンデンサ７の表面の電極７ａとの間に第２のワイヤー２７を配する際には、例えば、キャピラリの先端部から引き出される第２のワイヤー２７の先端をＬＳＩチップ５の他の電極パッド５ｃに押し付けて接合するボールボンディングを行い、その後に、第２のワイヤー２７を引き出しながらキャピラリをチップコンデンサ７の表面の電極７ａまで移動させ、キャピラリの先端部により第２のワイヤー２７の後端を上記電極７ａに押し当てて、第２のワイヤー２７の後端を接合するウェッジボンディングを行えばよい。このように第２のワイヤー２７を配することで、そのループ高さを低く抑えて第２のワイヤー２７を容易に凹部１１内に収容することができる。
【００２４】
そして、このようにチップコンデンサ７の表面の電極７ａに対してワイヤーボンディングを行う際も、チップコンデンサ７の搭載時と同様に、段差壁部１３の上面１３ａが凹部１１の底面１１ａよりも高く位置しているため、特に、ＬＳＩチップ５がチップコンデンサ７の表面よりも上方に突出していないため、キャピラリがＬＳＩチップ５に触れることを容易に防止できる。
そして、上述したワイヤーボンディングの終了後に、蓋体板９を回路基板３の表面３ａに固定することで半導体装置１の製造が完了する。
【００２５】
上記半導体装置１によれば、チップコンデンサ７を搭載したりチップコンデンサ７に対してワイヤーボンディングを行う際に、コレットやキャピラリがＬＳＩチップ５に触れることを容易に防止できるため、ＬＳＩチップ５とチップコンデンサ７との間の隙間を小さくして、段差壁部１３の上面１３ａを含めた凹部１１の底面１１ａの面積を容易に縮小することが可能となる。したがって、半導体装置１の小型化を容易に図ることができる。
【００２６】
さらに、チップコンデンサ７は、段差壁部１３の上面１３ａに形成された一の内部端子１７Ａ上に直接搭載されているため、段差壁部１３の上面１３ａの面積を縮小することができ、これにより半導体装置１のさらなる小型化を図ることができる。
また、チップコンデンサ７は、これを一の内部端子１７Ａ上に搭載するだけで一の内部端子１７Ａに電気接続されるため、ワイヤーボンディングなどにより別途電気接続する必要が無くなり、半導体装置１の製造工程数を減らして製造効率の向上を図ることが可能となる。
【００２７】
なお、チップコンデンサ７は、例えば図３（ａ）に示すように、これに接続される導線部２１がシールド２、グランド用の外部端子１９Ａ、及び、実装基板等に形成される電気抵抗Ｒを介してグランドにも接続されることで、図３（ｂ）に示すようなハイパスフィルター回路を形成することもできる。なお、図３（ｂ）におけるＣはチップコンデンサ７であり、Ｖ１はＬＳＩチップ５の電位を示している。
【００２８】
次に、図４及び図５を参照して本発明の変形例を説明する。図４に示す半導体装置３５を構成する回路基板３７は、セラミックグリーンシートを積層して形成されている。また、半導体装置３５はコンデンサ７７を備えているが、このコンデンサ７７は、回路基板３７と一体に形成されており、後述する回路基板３７の製造工程において形成される。
【００２９】
そして、このような構成の回路基板３７は、例えば以下のように製造することができる。
回路基板３７のセラミック層を形成する組成材料は、Ａｌ２Ｏ３などの金属酸化物、若しくは、ＡｌＮなどの金属窒化物を主原料とし、磁気添加物等を含むセラミック粉末原料に、樹脂バインダー、可塑剤、有機溶剤を混合処理する。このようにして、セラミックグリーンシートとして利用可能なセラミックグリーンペーストが得られる。
次いで、このセラミックグリーンペーストは、ポリエチレンテレフタレートフィルム等のキャリアシートのシート面にセラミックグリーンシートとして形成される。ここでは、例えば図４に示すように、回路基板３７の多層配線基板６をなす２枚のセラミックグリーンシート４１，４２と、側壁部８をなす２枚のセラミックグリーンシート４３，４５を形成する。また、この製造方法の例においては、側壁部８をなすセラミックグリーンシート４３，４５の間に挟みこむ、コンデンサ７７形成用のセラミックグリーンシート４４も形成しておく。
【００３０】
さらに、これらセラミックグリーンシート４１〜４５に乾燥処理を施し、タングステン等の導電性インクによりシールド２、内部端子１７、外部端子１９（図４参照）、導線部２１となる所定パターンの導電路をスクリーン印刷する。
具体的に、多層配線基板６の下部をなす第１セラミックグリーンシート４１には、シールド２、外部端子１９、導線部２１の一部及びこれを後述するスルーホールに電気接続するためのパッド４６をスクリーン印刷する。なお、図示例においては、パッド４６と外部端子１９、あるいは、シールド２と外部端子１９とを電気接続する導線部２１の一部が第１セラミックグリーンシート４１の側面に形成されているが、例えば図４のように、スルーホールとして形成されてもよい。
【００３１】
また、多層配線基板６の上部をなす第２セラミックグリーンシート４２には、厚さ方向に貫通する複数のスルーホール４７を形成し、これらスルーホールに導電性インクを吸い上げたり、充填するなどして、第２セラミックグリーンシート４２の厚さ方向に延びる導電部２１を形成することができる。
さらに、側壁部８の下部及び段差壁部１３をなす第３セラミックグリーンシート４３には、内部端子１７やコンデンサ７７用の電極７ｂをスクリーン印刷する。また、これらの下側に前述したスルーホールと内部端子１７や電極７ｂとを電気接続するための導電部２１を形成する。
また、コンデンサ７７形成用の第４セラミックグリーンシート４４には、コンデンサ７７用の電極７ａ、及び、この電極７ａに隣接して厚さ方向に貫通する開口部４９が形成されている。
なお、第５セラミックグリーンシート４５は、側壁８のうちコンデンサ７７よりも上方に位置する部分を構成している。
【００３２】
その後、これら複数のセラミックグリーンシート４１〜４５を積層させてセラミック積層体として形成する。ここで、第３セラミックグリーンシート４３に形成された内部端子１７は、第４セラミックグリーンシート４４の開口部４９の内側に配置されるため、この開口部４９を介して上方に露出することになる。
また、第４セラミックグリーンシート４４は、電極７ａ，７ｂによって挟まれることになる。すなわち、第４セラミックグリーンシート４４は、これを焼成した後にコンデンサ７７の誘電体として機能する。この第４セラミックグリーンシート４４の厚さ寸法は、これの焼成後において例えば１０〜２００μｍの厚さ寸法となるように設定されることが好ましい。
以上のようにして形成されたセラミック積層体に加熱圧着処理を施すことで、セラミック積層体の製造が終了する。
【００３３】
加熱圧着後のセラミック積層体は、脱脂処理後に導線部２１等となる導電路が酸化しないように酸素濃度を制御した雰囲気炉の内部で１３００℃程度の温度で焼成処理する。その後、外部に露出する導電路にＮｉメッキ、Ａｕメッキの順でメッキ処理を施すことにより、内部端子１７、外部端子１９、チップコンデンサ７の電極７ａ等を形成する。
以上によって回路基板３７の製造が完了する。
【００３４】
また、例えば図６に示すように、段差壁部１３の上面１３ａのうちチップコンデンサ７を配置する部分のみに、上面１３ａから窪んでチップコンデンサ７を収納可能な棚部６５が形成されていてもよい。この場合、チップコンデンサ７の電極７ｂに接合される内部端子１７Ａは、この棚部６５の底面に配されていればよい。
この構成の半導体装置６１に備える回路基板６３では、チップコンデンサ７の電極７ａの高さ位置を、他の内部端子１７の高さ位置にあわせることができる、若しくは、近づけることができるため、これらに対するワイヤーボンディングを容易に行うことができる。また、チップコンデンサ７を棚部６５の内側に収納することで、回路基板６３に対するチップコンデンサ７の取り付けも容易に行うことができる。
【００３５】
さらに、上述した全ての半導体装置１，３１，３５，６１においては、回路基板３，３３，３７，６３がセラミックによって構成されるとしたが、例えば、ガラスエポキシ樹脂によって構成されてもよい。
また、上記実施形態において、チップコンデンサ７は、一の内部端子１７Ａ上に搭載されるとしたが、これに限ることはなく、少なくとも段差壁部１３の上面１３ａに搭載されていればよい。ただし、チップコンデンサ７を内部端子１７上に搭載しない場合には、その表面に一の内部端子１７Ａに電気接続するための電極を別途形成しておく必要がある。
【００３６】
また、段差壁部１３の上面１３ａや棚部６５の底面には、チップコンデンサ７やコンデンサ７７が搭載されるとしたが、これに限ることはなく、例えばチップ抵抗やＩＣチップ、半導体チップ等の他のチップ部品が搭載されるとしても構わない。なお、他のチップ部品を一の内部端子１７Ａ上に直接搭載する場合には、チップコンデンサ７と同様に、他のチップ部品の表面及び裏面の両方にＬＳＩチップ５や一の内部端子１７Ａに電気接続するための電極を形成しておくことがより好ましい。
【００３７】
さらに、凹部１１の底面１１ａにはＬＳＩチップ５が搭載されるとしたが、これに限ることはなく、例えば、マイクロフォンチップや加速度センサチップ等のように可動部を有する半導体チップが搭載されるとしても良いし、ＬＳＩチップ５及び上記半導体チップの両方が搭載されるとしても構わない。
【００３８】
なお、空洞部Ｓ１内にＬＳＩチップ５及び上記半導体チップの両方を設ける場合には、上記半導体チップをワイヤーボンディング等によりＬＳＩチップ５に電気接続しておくことで、上記半導体チップから出力される電気信号をＬＳＩチップ５において増幅する等、ＬＳＩチップ５により上記半導体チップの駆動制御を行うことができる。また、空洞部Ｓ１内に音響を検出するマイクロフォンチップを設ける場合には、例えば蓋体板９にその厚さ方向に貫通して空洞部Ｓ１を外方に連通させる音響孔を形成しておけばよい。
【００３９】
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
【図面の簡単な説明】
【００４０】
【図１】この発明の一実施形態に係る半導体装置を回路基板の表面側から見た状態を示す概略平面図である。
【図２】図１のＡ−Ａ矢視断面図である。
【図３】この発明の他の実施形態に係る半導体装置において、（ａ）は半導体装置を示す概略側断面図であり、（ｂ）は（ａ）の構造において形成されるハイパスフィルター回路である。
【図４】この発明の他の実施形態に係る半導体装置を示す概略側断面図である。
【図５】図４の半導体装置を構成する回路基板を複数のセラミックシートに分割した状態を示す概略側断面図である。
【図６】この発明の他の実施形態に係る半導体装置を示す概略側断面図である。
【符号の説明】
【００４１】
１，３１，３５，６１…半導体装置、３，３３，３７，６３…回路基板、３ａ…表面、５…ＬＳＩチップ（半導体チップ）、７…チップコンデンサ（チップ部品）、９…蓋体板、１１…凹部、１１ａ…底面、１３…段差壁部、１３ａ…上面、１７…内部端子（接続端子）、１７Ａ…一の内部端子（一の接続端子）、７７…コンデンサ（チップ部品）、Ｓ１…空洞部
【図１】
2008109122.tif 000003
【図２】
2008109122.tif 000004
【図３】
2008109122.tif 000005
【図４】
2008109122.tif 000006
【図５】
2008109122.tif 000007
【図６】
2008109122.tif 000008