(57)【要約】【課題】駆動回路一体型の表示パネルにおいて、駆動回路の不良箇所を容易に特定する。【解決手段】データ処理回路４、クロック生成回路５などもガラス基板上に集積化した駆動回路一体型の表示パネルにおいて、入力信号６、データ処理回路４およびクロック生成回路５の回路ブロック５１，５２，５３，５４のそれぞれに検査用画素７を接続する。これにより、検査用画素７は、各回路ブロックの信号の動作状況により駆動されるので、各回路ブロックの信号が正常であるか否かについて、検査用画素７を介して確認することができる。【選択図】図１
2008116821.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を備えた表示領域と前記表示領域を駆動するための駆動回路とが同一の基板上に形成された駆動回路一体型の表示パネルであって、
前記駆動回路内の回路ブロックに接続された検査用画素を有することを特徴とする表示パネル。
【請求項２】
前記回路ブロックと前記検査用画素とが分周回路を介して接続されていることを特徴とする請求項１記載の表示パネル。
【請求項３】
前記検査用画素は、前記表示領域の外周に配置されていることを特徴とする請求項１又は２記載の表示パネル。
【請求項４】
前記表示領域を覆うように偏光板が配置されているものであって、前記検査用画素は当該偏光板に覆われていることを特徴とする請求項１乃至３のいずれかに記載の表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路一体型の表示パネルに関する。
【背景技術】
【０００２】
従来、多結晶シリコンを用いた表示パネルのガラス基板には、簡単なシフトレジスタから構成されたドライバ回路などが集積されていた。簡単なシフトレジスタのみからなる駆動回路が集積された表示パネルにおいては、画素の不良である点欠点、配線の不良である線欠点がほとんどであった。点欠点、線欠点の場合、表示画像の顕微鏡観察のみで欠陥発生部位が特定できるため、不良解析は比較的容易である。なお、液晶装置のドライバー回路の欠陥を効率的に発見する技術として特許文献１に記載のものが知られている。
【０００３】
近年、外付けされたＩＣに内蔵されていたインターフェース回路やタイミング発生回路などもガラス基板上に集積化した駆動回路一体型の表示パネルが開発されている（例えば、特許文献２参照）。
【０００４】
図８は、従来の駆動回路一体型の表示パネルの構成を示すブロック図である。同図に示す表示パネルは、マトリックス状に配置された信号線と走査線との交点に薄膜トランジスタを備え、薄膜トランジスタを導通することにより液晶に電界を印加して画像を表示する画素部１と、信号線に映像信号を供給する信号線駆動回路２と、走査線を駆動する走査線駆動回路３と、データ処理回路４と、クロック生成回路５とを備えており、画素部１および各種回路をガラス基板上に集積化した駆動回路一体型の表示パネルである。以下、従来の駆動回路一体型の表示パネルの動作について説明する。
【０００５】
入力信号６がデータ処理回路４及びクロック生成回路５に入力される。データ処理回路４において、入力されたＲＧＢデータをラッチし、シリアルパラレル変換して、映像信号として信号線駆動回路２へ出力する。クロック生成回路５において、各種のタイミング信号を生成し、信号線駆動回路２、走査線駆動回路３などに出力する。
【０００６】
信号線駆動回路２に入力された映像信号は、クロック生成回路５から入力されるクロック信号に基づいて、シフトレジスタ２１により生成されるタイミング信号により、サンプリングラッチ回路２２にラッチされる。ロードラッチ回路２３により、サンプリングラッチ回路２２で順次ラッチされた映像信号を同タイミングでラッチし、選択スイッチ２４により映像信号を選択する。選択された映像信号は、デジタルアナログ変換回路２５によりアナログ信号に変換され、液晶を駆動するための電圧にまで増幅されて画素部１に出力される。
【０００７】
走査線駆動回路３においては、クロック生成回路５において生成されたクロック信号をシフトレジスタ３１に入力し、走査線を選択する走査線信号をコントロールする。走査線信号は、レベルシフタ３２で電圧を変換され、ゲートバッファ３３を介して走査線に印加される。
【０００８】
画素部１において、走査線に走査線信号が与えられると、信号線に印加された映像信号が画素電極に書き込まれ、液晶に電界が印加される。
【特許文献１】特開２００１−３１８１１３号公報
【特許文献２】特開２００２−１７４８２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
このような駆動回路一体型の表示パネルにおいては、クロック生成回路５やデータ処理回路４などで不良が発生した場合、表示が全く出なかったり、表示が出ても乱れた画像であるため、表示から不良発生部位を特定することはできない。
【００１０】
このようなガラス基板に集積された回路の不良を特定するためには、クロック生成回路５やデータ処理回路４の回路ブロック毎に正常に信号が出力されているかを調査する必要がある。回路ブロックの出力信号を調査するためには、回路中に検査パッドを設けてプロービングすることで実現されるが、完成した表示パネルからプロービングを行うためには、分解する必要があり非常に困難である。
【００１１】
本発明は、上記に鑑みてなされたものであり、その課題とするところは、表示パネルを分解することなく不良発生部位を特定できる駆動回路一体型の表示パネルを提供することにある。
【課題を解決するための手段】
【００１２】
本発明に係る表示パネルは、複数の画素を備えた表示領域と表示領域を駆動するための駆動回路とが同一の基板上に形成された駆動回路一体型の表示パネルであって、駆動回路内の回路ブロックに接続された検査用画素を有することを特徴とする。
【００１３】
本発明にあっては、駆動回路内の回路ブロックに検査用画素を接続することで、回路ブロックの信号の動作状況を検査用画素を介して目で確認することができるので、表示パネルを分解することなく不良発生部位を特定することができる。
【００１４】
上記表示パネルにおいて、回路ブロックと検査用画素とが分周回路を介して接続されていることが、検査用画素を駆動する上で望ましい。
【００１５】
上記表示パネルにおいて、検査用画素は、表示領域の外周に配置されていることを特徴とする。
【００１６】
検査用画素を表示領域の外周に配置することで、表示領域の画素を検査用画素として用いる必要がなくなるので、表示領域に影響を与えることがない。
【００１７】
上記表示パネルにおいて、表示領域を覆うように偏光板が配置されているものであって、検査用画素は当該偏光板に覆われていることを特徴とする。
【００１８】
検査用画素を偏光板で覆うことにより、検査用の偏光板や偏光顕微鏡を用いなくても検査用画素の表示を確認することができる。
【発明の効果】
【００１９】
本発明によれば、表示パネルを分解することなく不良発生部位を特定できる駆動回路一体型の表示パネルを提供することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を用いて説明する。
【００２１】
図１は、本実施の形態における表示パネルの構成を示すブロック図である。同図に示す表示パネルは、図８に示した従来の表示パネルに対して、入力信号６、データ処理回路４およびクロック生成回路５の回路ブロック５１，５２，５３，５４のそれぞれに検査用画素７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆを接続したものであり、データ処理回路４、クロック生成回路５などもガラス基板上に集積化した駆動回路一体型の表示パネルである。検査用画素７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆは、バッファ７１ａ，７１ｂ，７１ｃ，７１ｄ，７１ｅ，７１ｆおよび分周回路７２ａ，７２ｂ，７２ｃ，７２ｄ，７２ｅ，７２ｆを介してガラス基板上に集積化された回路に接続されている。
【００２２】
図２の回路図に示すように、検査用画素７に入力する信号は、検査する回路ブロックのサンプリング信号とＹＣＫ（Ｙドライバのクロックパルス）との論理和を取り合成する。図３の波形図に示すように、サンプリング信号とＹＣＫとを合成することにより、検査用画素７を駆動するための交流波形を作る。
【００２３】
このように、各回路ブロックの信号をサンプリングし、検査用画素７を駆動することにより、各回路ブロックの信号の動作状況を検査用画素７の表示により確認することができる。各回路ブロックの信号が正常な場合は明るいグレイで表示される。検査用画素７の表示が黒または白の場合は、その回路ブロックの信号は異常であると判断することができる。
【００２４】
各回路ブロックの信号は数ＭＨｚと周波数が高いので、検査用画素７を駆動することができる周波数（十数ｋＨｚ程度）にまで周波数を低くする必要があることから、回路ブロックと検査用画素７とは分周回路７２を介して接続されている。例えば、図４の回路図に示すような、インバータやクロックドインバータなどで構成された２分周回路を、図５のブロック図に示すように、直列に接続することで、所望の分周回路を得ることができる。以下、検査用画素７の配置について説明する。
【００２５】
図６は、本実施の形態における表示パネルの平面図である。同図に示すように、画素部１は偏光板１１に覆われており、偏光板１１により、液晶の配向の変化が可視化される。検査用画素７は、画素部１の周辺部で偏光板１１に覆われてる部分に配置するか、あるいは、検査用画素７を偏光板１１に覆われていない部分に配置する。検査用画素７を偏光板１１に覆われていない部分に配置した場合には、偏光板、偏光顕微鏡などにより検査用画素７の表示を確認する。
【００２６】
図７は、検査用画素７の配置を示す表示パネルの断面図である。同図に示すように、表示パネルは、２枚のガラス基板８１ａ，８１ｂに液晶層８０を挟み、シール材８５で張り合わせた構成をしている。ガラス基板８１ａには、画素部１および各種駆動回路が形成され、絶縁膜８２、画素電極８３ａが形成されている。また、検査用画素７の画素電極８３ｃは、表示領域を形成している画素電極８３ａの外側に配置されている。ガラス基板８１ｂは、トランスファ部８６を介してガラス基板８１ａと電気的に接続され、ガラス基板８１ｂには、対向電極８３ｂが形成されている。画素電極８３ａ，８３ｃと対向電極８３ｂとの間に電界を生じさせることで液晶層８０の液晶分子を制御し、画像を表示する。ガラス基板８１ａに形成された画素電極８３ａ，８３ｃ、ガラス基板８１ｂに形成された対向電極８３ｂの上には、配向膜８４ａ，８４ｂが配置されている。この配向膜８４ａ，８４ｂにより液晶層８０の液晶分子の並び方が揃えられる。
【００２７】
したがって、本実施の形態によれば、データ処理回路４、クロック生成回路５などもガラス基板上に集積化した駆動回路一体型の表示パネルにおいて、入力信号６、データ処理回路４およびクロック生成回路５の回路ブロック５１，５２，５３，５４のそれぞれに検査用画素７を接続することにより、検査用画素７は、各回路ブロックの信号の動作状況により駆動されるので、各回路ブロックの信号が正常であるか否かについて、検査用画素７の表示により確認することができる。
【００２８】
本実施の形態によれば、検査用画素７に分周回路７２を接続することにより、検査用画素７に入力される信号の周波数を低くすることができるので、高い周波数を有する信号でも検査用画素７により確認することができる。
【００２９】
本実施の形態によれば、検査用画素７を画素部１の周辺部に配置することにより、画素部１に形成された画素を用いる必要がなくなるので、表示領域に影響を与えることがない。
【図面の簡単な説明】
【００３０】
【図１】一実施の形態における表示パネルの構成を示すブロック図である。
【図２】上記表示パネルの検査用画素に入力される信号を示す回路図である。
【図３】図２に示す回路に入力される信号と、合成される信号を示す波形図である。
【図４】上記表示パネルの検査用画素に接続される２分周回路を示す回路図である。
【図５】図４の２分周回路を直列に配置した様子を示すブロック図である。
【図６】上記表示パネルの画素部と検査用画素の配置を示す平面図である。
【図７】上記表示パネルの画素部と検査用画素の配置を示す断面図である。
【図８】従来の表示パネルの構成を示すブロック図である。
【符号の説明】
【００３１】
１…画素部
２…信号線駆動回路
３…走査線駆動回路
４…データ処理回路
５…クロック生成回路
６…入力信号
７，７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆ…検査用画素
１１…偏光板
２１…シフトレジスタ
２２…サンプリングラッチ回路
２３…ロードラッチ回路
２４…選択スイッチ
２５…デジタルアナログ変換回路
３１…シフトレジスタ
３２…レベルシフタ
３３…ゲートバッファ
５１，５２，５３，５４…回路ブロック
７１ａ，７１ｂ，７１ｃ，７１ｄ，７１ｅ，７１ｆ…バッファ
７１，７２ａ，７２ｂ，７２ｃ，７２ｄ，７２ｅ，７２ｆ…分周回路
８０…液晶層
８１ａ，８１ｂ…ガラス基板
８２…絶縁膜
８３ａ，８３ｃ…画素電極
８３ｂ…対向電極
８４ａ，８４ｂ…配向膜
８５…シール材
８６…トランスファ部
【図１】
2008116821.tif 000003
【図２】
2008116821.tif 000004
【図３】
2008116821.tif 000005
【図４】
2008116821.tif 000006
【図５】
2008116821.tif 000007
【図６】
2008116821.tif 000008
【図７】
2008116821.tif 000009
【図８】
2008116821.tif 000010