(57)【要約】【課題】パワーオフ時、非正常的な画像が表示されるのを防止する。【解決手段】液晶パネルと；外部システムから制御信号及びデータ信号の供給を受けて、前記制御信号に対応してゲートドライバ及びデータドライバを制御し、前記データ信号をフレーム単位で順に交互に前記データドライバに供給するタイミングコントローラーと；前記タイミングコントローラー及び前記ゲートドライバに連結されて、パワーオフ時に、前記複数の薄膜トランジスタを所定期間ターンオンさせる放電回路と；前記ゲートドライバ、データドライバ、放電回路、タイミングコントローラー及び液晶パネルの駆動電源を供給する電源部とを含む。【選択図】図３
2008165226.tif 000002
【特許請求の範囲】
【請求項１】
複数のゲートライン及びデータラインと、前記複数のゲートライン及びデータラインに連結された複数の薄膜トランジスタを備える液晶パネルと；
外部システムから制御信号及びデータ信号の供給を受けて、前記制御信号に対応してゲートドライバ及びデータドライバを制御し、前記データ信号をフレーム単位で順に交互に前記データドライバに供給するタイミングコントローラーと；
前記タイミングコントローラー及び前記ゲートドライバに連結されて、パワーオフ時に、前記複数の薄膜トランジスタを所定期間ターンオンさせる放電回路と；
前記ゲートドライバ、データドライバ、放電回路、タイミングコントローラー及び液晶パネルの駆動電源を供給する電源部と
を含む液晶表示装置。
【請求項２】
前記放電回路は、前記タイミングコントローラーからフリッカー除去信号ＦＬＫと電源管理信号ＤＰＭの入力を受けて、前記複数の薄膜トランジスタをターンオンする放電信号ＡＬＬ_Ｈを前記ゲートドライバに出力する
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記タイミングコントローラーは、前記ゲートドライバを制御するための複数のゲート制御信号を生成し、前記複数のゲート制御信号は、ゲート出力イネーブル信号ＧＯＥ、ゲートシフトクロック信号ＧＳＣ、ゲートスタートパルス信号ＧＳＰを含む
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
前記タイミングコントローラーは、前記データドライバを制御するための複数のデータ制御信号を生成し、前記複数のデータ制御信号は、ソース出力イネーブル信号ＳＯＥ、ソースサンプリングクロック信号ＳＳＣ、極性反転信号ＰＯＬ、ソーススタートパルス信号ＳＳＰを含む
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項５】
前記放電回路は、
入力されるＶＣＣ駆動電圧の大きさによって、前記複数の薄膜トランジスタを所定期間ターンオンさせる放電信号ＡＬＬ_Ｈを生成する第１回路と；
前記ＶＣＣ駆動電圧の大きさによって、電源管理信号ＤＰＭを所定期間維持させる電源維持信号ＤＰＭ_ＶＣＣを第１変調フリッカー信号Ｖ_ＦＬＫ１として出力する第２回路と；
フリッカー除去信号ＦＬＫと、ゲートシフトクロック信号ＧＳＣの入力を受けて、前記ＶＣＣ駆動電圧の大きさによって、前記フリッカー除去信号ＦＬＫまたはゲートシフトクロック信号ＧＳＣを第２変調フリッカー信号Ｖ_ＦＬＫ２信号として出力する第３回路と；
前記電源管理信号ＤＰＭと、前記第２及び第３回路から供給される前記第１及び第２変調フリッカー信号Ｖ_ＦＬＫ１、Ｖ_ＦＬＫ２の入力を受けて前記放電信号ＡＬＬ_Ｈを所定期間維持させる放電維持信号ＶＧＨ_Ｍを前記タイミングコントローラーに供給する第４回路と
を含むことを特徴とする請求項１に記載の液晶表示装置。
【請求項６】
前記第１回路は、抵抗及びキャパシターと、前記ＶＣＣ駆動電圧の大きさによって前記放電信号ＡＬＬ_Ｈを出力する一つの電圧検出ＩＣを含む
ことを特徴とする請求項５に記載の液晶表示装置。
【請求項７】
前記第２回路は、複数の抵抗と、キャパシターと、前記電源維持信号ＤＰＭ_ＶＣＣの前記第１変調フリッカー信号Ｖ_ＦＬＫ１としての出力を制御するスイッチング素子と、前記ＶＣＣ駆動電圧の大きさによって、前記スイッチング素子のオン/オフを決める電圧検出ＩＣとを含む
ことを特徴とする請求項５に記載の液晶表示装置。
【請求項８】
前記スイッチング素子は、ＰＮＰ型のバイポーラ形トランジスタである
ことを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
前記第３回路は、複数の抵抗と、キャパシターと、前記フリッカー除去信号ＦＬＫまたはゲートシフトクロック信号ＧＳＣの前記第２変調フリッカー信号Ｖ_ＦＬＫ２としての出力を制御するスイッチング素子と、前記ＶＣＣ駆動電圧の大きさによって、前記スイッチング素子のオン/オフを決める電圧検出ＩＣを含む
ことを特徴とする請求項５に記載の液晶表示装置。
【請求項１０】
前記スイッチング素子は、ＮＰＮ型のバイポーラ形トランジスタである
ことを特徴とする請求項９に記載の液晶表示装置。
【請求項１１】
前記放電回路は、前記ＶＣＣ駆動電圧の大きさが２.５Ｖ以下の時、前記放電信号ＡＬＬ_Ｈを生成する
ことを特徴とする請求項５に記載の液晶表示装置。
【請求項１２】
前記放電回路は、
前記タイミングコントローラーからフリッカー除去信号ＦＬＫ及び電源維持信号ＤＰＭ_ＶＣＣの入力を受けて、入力されるＶＣＣ駆動電圧の大きさによって、前記複数の薄膜トランジスタを所定期間ターンオンさせる放電信号ＡＬＬ_Ｈと、前記ＶＣＣ駆動電圧の大きさによって、電源管理信号ＤＰＭを所定期間維持させる前記電源維持信号ＤＰＭ_ＶＣＣまたはフリッカー除去信号ＦＬＫを変調フリッカー信号Ｖ_ＦＬＫとして出力する第１回路と；
前記第１回路から供給される変調フリッカー信号Ｖ_ＦＬＫの入力を受けて前記放電信号ＡＬＬ_Ｈを所定期間維持させる放電維持信号ＶＧＨ_Ｍを前記タイミングコントローラーに出力する第２回路と
を含むことを特徴とする請求項１に記載の液晶表示装置。
【請求項１３】
前記第１回路は、複数の抵抗と、キャパシターと、前記フリッカー除去信号ＦＬＫの前記変調フリッカー信号Ｖ_ＦＬＫとしての出力を制御する第１スイッチング素子と、前記電源維持信号ＤＰＭ_ＶＣＣの前記変調フリッカー信号Ｖ_ＦＬＫとしての出力を制御する第２スイッチング素子と、前記ＶＣＣ駆動電圧の大きさによって、前記放電信号ＡＬＬ_Ｈを出力して前記第１及び第２スイッチング素子のオン/オフを決める電圧検出ＩＣとを含む
ことを特徴とする請求項１２に記載の液晶表示装置。
【請求項１４】
前記第１スイッチング素子は、ＮＰＮ型のバイポーラ形トランジスタであって、前記第２スイッチング素子は、ＰＮＰ型のバイポーラ形トランジスタである
ことを特徴とする請求項１３に記載の液晶表示装置。
【請求項１５】
複数のゲートライン及びデータラインと、前記複数のゲートライン及びデータラインに連結された複数のスイッチング素子を備える液晶表示装置用駆動回路において、
前記複数のデータラインに複数のデータ信号を印加するためのデータドライバと；
前記複数のゲートラインに複数のゲート信号を印加するためのゲートドライバと；
前記データドライバ及びゲートドライバに複数の制御信号を提供するためのタイミングコントローラーと；
駆動電圧を生成する電源部と；
前記駆動電圧によって前記ゲートドライバに第１及び第２信号を印加するための放電回路と
を含むことを特徴とする液晶表示装置用駆動回路。
【請求項１６】
前記放電回路が、前記駆動電圧が基準電圧より低いことを検出する場合、前記複数のスイッチング素子をすべてターンオンさせる第１信号は、前記ゲートドライバに印加される  ことを特徴とする請求項１５に記載の液晶表示装置用駆動回路。
【請求項１７】
前記放電回路が、前記駆動電圧が基準電圧より低いことを検出する場合、前記第２信号は、電源維持信号ＤＰＭ_ＶＣＣに対応し、
前記放電回路が、前記駆動電圧が基準電圧より高いことを検出する場合、前記第２信号は、フリッカー除去信号ＦＬＫとゲートシフトクロック信号ＧＳＣのうち、少なくとも一つに対応する
ことを特徴とする請求項１５に記載の液晶表示装置用駆動回路。
【請求項１８】
前記電源維持信号ＤＰＭ_ＶＣＣは、複数の動作電源を制御するための電源管理信号ＤＰＭを所定期間維持させる信号である
ことを特徴とする請求項１７に記載の液晶表示装置用駆動回路。
【請求項１９】
前記電源維持信号ＤＰＭ_ＶＣＣは、前記複数のデータ信号のスタート時点を決める
ことを特徴とする請求項１８に記載の液晶表示装置用駆動回路。
【請求項２０】
前記放電回路は、
前記駆動電圧と基準電圧とを比較して前記駆動電圧が前記基準電圧より低い場合、前記第１信号を出力する第１回路と；
前記駆動電圧と前記基準電圧とを比較して前記駆動電圧が前記基準電圧より低い場合、前記タイミングコントローラーに応答して電源維持信号ＤＰＭ_ＶＣＣを供給する第２回路と；
前記駆動電圧と前記基準電圧とを比較して前記駆動電圧が前記基準電圧より高い場合、前記タイミングコントローラーに応答して制御信号を供給する第３回路と；
前記電源維持信号ＤＰＭ_ＶＣＣと前記制御信号のいずれかを受ける第４回路と
を含むことを特徴とする請求項１５に記載の液晶表示装置用駆動回路。
【請求項２１】
前記第１回路は、第１キャパシターと、第１電圧検出ＩＣを含み、
前記第２回路は、第２キャパシターと、第１トランジスタと、第２電圧検出ＩＣとを含み、
前記第３回路は、第３キャパシターと、第２トランジスタと、第３電圧検出ＩＣとを含む
ことを特徴とする請求項２０に記載の液晶表示装置用駆動回路。
【請求項２２】
前記制御信号は、前記タイミングコントローラーから入力を受けるゲートシフトクロック信号ＧＳＣとフリッカー除去信号ＦＬＫのいずれかである
ことを特徴とする請求項２０に記載の液晶表示装置用駆動回路。
【請求項２３】
前記放電回路は、
前記駆動電圧と基準電圧とを比較して前記駆動電圧が前記基準電圧より低い場合、前記第１信号を出力する第１回路と；
前記駆動電圧と前記基準電圧とを比較して前記駆動電圧が前記基準電圧より低い場合、前記タイミングコントローラーに応答して電源維持信号ＤＰＭ_ＶＣＣを供給し、前記駆動電圧が前記基準電圧より高い場合、前記タイミングコントローラーに応答して制御信号を供給する第２回路と；
前記電源維持信号ＤＰＭ_ＶＣＣと前記制御信号のいずれかを受ける第３回路と
を含むことを特徴とする請求項１５に記載の液晶表示装置用駆動回路。
【請求項２４】
前記第１回路は、第１キャパシターと、第１電圧検出ＩＣを含み、
前記第２回路は、第２キャパシターと、第１トランジスタと、第２トランジスタと、第２電圧検出ＩＣとを含む
ことを特徴とする請求項２３に記載の液晶表示装置用駆動回路。
【請求項２５】
前記制御信号は、前記タイミングコントローラーから入力を受けるゲートシフトクロック信号ＧＳＣとフリッカー除去信号ＦＬＫのいずれかである
ことを特徴とする請求項２３に記載の液晶表示装置用駆動回路。
【請求項２６】
前記放電回路は、
前記駆動電圧と基準電圧とを比較して前記駆動電圧が前記基準電圧より低い場合、前記第１信号を出力して前記タイミングコントローラーに応答して電源維持信号ＤＰＭ_ＶＣＣを供給し、前記駆動電圧が前記基準電圧より高い場合、前記タイミングコントローラーに応答して制御信号を供給する第１回路と；
前記電源維持信号ＤＰＭ_ＶＣＣと前記制御信号のいずれかを受ける第２回路と
を含むことを特徴とする請求項１５に記載の液晶表示装置用駆動回路。
【請求項２７】
前記第１回路は、キャパシターと、前記電源維持信号ＤＰＭ_ＶＣＣを出力する第１トランジスタと、前記制御信号を出力する第２トランジスタと、前記第１及び第２トランジスタを制御する第１電圧検出ＩＣを含む
ことを特徴とする請求項２６に記載の液晶表示装置用駆動回路。
【請求項２８】
前記第１トランジスタは、ＰＮＰ型のバイポーラ形トランジスタであって、
前記第２トランジスタは、ＮＰＮ型のバイポーラ形トランジスタである
ことを特徴とする請求項２７に記載の液晶表示装置用駆動回路。
【請求項２９】
前記制御信号は、前記タイミングコントローラーから入力を受けるゲートシフトクロック信号ＧＳＣとフリッカー除去信号ＦＬＫのいずれかである
ことを特徴とする請求項２６に記載の液晶表示装置用駆動回路。
【請求項３０】
複数のゲートライン及びデータラインと、前記複数のゲートライン及びデータラインに連結された複数のスイッチング素子と、前記複数のゲートラインを駆動するためのゲートドライバを備える液晶表示装置の駆動方法において、
駆動電圧を生成する段階と；
前記駆動電圧を検出する段階と；
前記駆動電圧が基準電圧より低く検出される場合、前記複数のスイッチング素子をターンオンさせる第１信号を前記ゲートドライバに印加する段階と
を含むことを特徴とする液晶表示装置の駆動方法。
【請求項３１】
前記駆動電圧が前記基準電圧より低く検出される場合は、電源維持信号ＤＰＭ_ＶＣＣに対応し、前記駆動電圧が前記基準電圧より高く検出される場合は、制御信号に対応する第２信号を前記ゲートドライバに印加する段階をさらに含む
ことを特徴とする請求項３０に記載の液晶表示装置の駆動方法。
【請求項３２】
前記電源維持信号ＤＰＭ_ＶＣＣを印加する段階は、複数の動作電源を制御するための電源管理信号ＤＰＭを所定期間維持させる信号を印加する段階を含む
ことを特徴とする請求項３１に記載の液晶表示装置の駆動方法。
【請求項３３】
前記第１及び第２信号を印加する段階は、一つの電圧検出ＩＣによって行われる
ことを特徴とする請求項３１に記載の液晶表示装置の駆動方法。
【請求項３４】
前記第１信号を印加する段階は、第１電圧検出ＩＣによって行われ、
前記第２信号を印加する段階は、第２電圧検出ＩＣによって行われる
ことを特徴とする請求項３１に記載の液晶表示装置の駆動方法。
【請求項３５】
前記第１信号を印加する段階は、第１電圧検出ＩＣによって行われ、
前記第２信号を印加する段階は、第２及び第３電圧検出ＩＣによって行われる
ことを特徴とする請求項３１に記載の液晶表示装置の駆動方法。
【請求項３６】
前記制御信号は、前記タイミングコントローラーから入力を受けるゲートシフトクロック信号ＧＳＣとフリッカー除去信号ＦＬＫのいずれかである
ことを特徴とする請求項３１に記載の液晶表示装置の駆動方法。
【請求項３７】
複数のゲートライン及びデータラインと、前記複数のゲートライン及びデータラインに連結された複数のスイッチング素子と、前記複数のゲートラインを駆動するためのゲートドライバを備える液晶表示装置の駆動方法において、
正常動作モードの間、駆動電圧を生成し、前記駆動電圧を利用して前記複数のスイッチング素子を行別に順次イネーブルさせる段階と；
前記正常動作モードの以後、前記駆動電圧が基準電圧より低い場合、放電期間の間前記複数のスイッチング素子を同時にイネーブルさせる段階と
を含むことを特徴とする液晶表示装置の駆動方法。
【請求項３８】
前記正常動作モード間、ゲートシフトクロック信号ＧＳＣとフリッカー除去信号ＦＬＫのいずれかの制御信号を前記ゲートドライバに印加する段階と；
前記放電期間の間、電源維持信号ＤＰＭ_ＶＣＣを前記ゲートドライバに印加する段階と
をさらに含むことを特徴とする請求項３７に記載の液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に係り、より詳しくは、パワーオフ(power-off)時、非正常的な画像の表示が防げる液晶表示装置及び液晶表示装置用駆動回路並びに液晶表示装置の駆動方法に関する。
【背景技術】
【０００２】
一般的な液晶表示装置の画像駆動原理は、液晶の光学的異方性と分極性質を利用する。液晶は、構造が細く長いために、配列の方向性を有する光学的異方性と、電界内に置かれる場合にその大きさによって分子配列の方向性が変化する分極性質を帯びる。液晶表示装置は、液晶層を間に相互に所定距離離隔して向かい合う面で各々電界生成電極が形成される１組の透明基板で構成される液晶パネルを必然の構成要素とし、両電極間の電界変化によって液晶分子の配列方向を任意に調節して、これによる光透過率を変化させて多様な画像を表現する。
【０００３】
液晶表示装置は、薄膜トランジスタ及び画素電極が形成されるアレイ基板と、カラーフィルター及び共通電極が形成されるカラーフィルター基板を所定距離離隔して合着し、両基板間に液晶物質を注入して構成される液晶パネルと、この液晶パネルの電気的駆動のための駆動回路とで構成される。
【０００４】
図１は、一般的な液晶表示装置の基本構成を概略的に示したブロック図であって、画像を表示する液晶パネル１０と、この液晶パネル１０を駆動する複数の駆動回路６０を示している。
【０００５】
図１に示したように、液晶パネル１０は、ガラスを利用した基板上に、複数のゲートライン(ＧＬ１ないしＧＬｎ)と複数のデータライン(ＤＬ１ないしＤＬｍ)が交差して配置され、この交差地点を画素領域として定義し、各々の画素領域には、薄膜トランジスタＴと液晶キャパシターＣｌｃ及び貯蔵キャパシターＣｓｔが構成され画像を表示する。
【０００６】
タイミングコントローラー２０は、外部システム(図示せず)から入力される複数の制御信号を利用して複数のドライブ集積回路で構成されたゲートドライバ３０と、複数のドライブ集積回路で構成されたデータドライバ４０を駆動するための制御信号を生成して供給する。
【０００７】
ゲートドライバ３０は、タイミングコントローラー２０から入力される制御信号に応答して液晶パネル１０上に配列された薄膜トランジスタＴのオン/オフ制御を行うが、液晶パネル１０上のゲートラインＧＬ１ないしＧＬｎを１水平同期時間１Ｈ毎に順次イネーブルさせることによって、液晶パネル１０上の薄膜トランジスタＴを１ライン分毎順次駆動させ、データドライバ４０から供給されるアナログデータ信号を各薄膜トランジスタＴに接続されたピクセルに印加させる。
【０００８】
データドライバ４０は、タイミングコントローラー２０から入力される制御信号に応答して、入力データの基準電圧を選択し、選択した基準電圧を液晶パネル１０に供給して液晶分子の回転角度を制御する。
【０００９】
電源部５０は、各構成部２０、３０、４０の動作電源を供給すると共に液晶パネル１０の共通電極電圧を生成して供給する。
【００１０】
このような構造の液晶表示装置において、パワーオフ時には、各薄膜トランジスタＴもオフされ、液晶キャパシターＣｌｃ及び貯蔵キャパシターＣｓｔに既に充電されていたデータ信号が放電されずに残留し、所定時間液晶パネルが駆動され画面上に残像が残ったり、非正常的な画面が駆動されたりする。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、液晶表示装置のパワーオフ時に画素に残留するデータ信号を放電する液晶表示装置及び液晶表示装置用駆動回路並びに液晶表示装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
前述したような目的を達成するために、本発明による液晶表示装置は、複数のゲートライン及びデータラインと、前記複数のゲートライン及びデータラインに連結された複数の薄膜トランジスタを備える液晶パネルと；外部システムから制御信号及びデータ信号の供給を受けて、前記制御信号に対応してゲートドライバ及びデータドライバを制御し、前記データ信号をフレーム単位で順に交互に前記データドライバに供給するタイミングコントローラーと；前記タイミングコントローラー及び前記ゲートドライバに連結されて、パワーオフ時に、前記複数の薄膜トランジスタを所定期間の間ターンオンさせる放電回路と；前記ゲートドライバ、データドライバ、放電回路、タイミングコントローラー及び液晶パネルの駆動電源を供給する電源部とを含むことを特徴とする。
【００１３】
また、本発明による液晶表示装置用駆動回路は、複数のゲートライン及びデータラインと、前記複数のゲートライン及びデータラインに連結された複数のスイッチング素子を備える液晶表示装置用駆動回路は、前記複数のデータラインに複数のデータ信号を印加するためのデータドライバと；前記複数のゲートラインに複数のゲート信号を印加するためのゲートドライバと；前記データドライバ及びゲートドライバに複数の制御信号を提供するためのタイミングコントローラーと；駆動電圧を生成する電源部と；前記駆動電圧によって前記ゲートドライバに第１及び第２信号を印加するための放電回路とを含むことを特徴とする。
【００１４】
さらに、本発明による液晶表示装置の駆動方法は、複数のゲートライン及びデータラインと、前記複数のゲートライン及びデータラインに連結された複数のスイッチング素子と、前記複数のゲートラインを駆動するためのゲートドライバを備える液晶表示装置の駆動方法において、駆動電圧を生成する段階と；前記駆動電圧を検出する段階と；前記駆動電圧が基準電圧より低く検出される場合、前記複数のスイッチング素子をターンオンさせる第１信号を前記ゲートドライバに印加する段階とを含むことを特徴とする。
【発明の効果】
【００１５】
本発明による液晶表示装置は、液晶表示装置のパワーオフ時に、画素に残留するデータ信号を放電して非正常的な画像の表示を防ぐ。
【００１６】
また、一つまたは二つの電圧検出ＩＣで三つの電圧検出ＩＣの機能をする駆動回路を具現して費用節減の效果がある。
【発明を実施するための最良の形態】
【００１７】
第１の実施の形態
図２は、本発明による液晶表示装置における薄膜トランジスタの放電ループを説明するための一画素の等価回路図である。図２に示したように、本発明による液晶表示装置は、パワーオフ後、薄膜トランジスタＴに連結されているゲートラインＧＬを通じて所定のターンオン電圧を印加して、液晶キャパシターＣｌｃ及び貯蔵キャパシターＣｓｔに既に充電されていたデータ信号を放電する放電回路(discharging circuit)を含む。
【００１８】
図３は、本発明の第１の実施の形態による液晶表示装置の構造を概略的に示したブロック図である。図３に示したように、本発明の第１の実施の形態による液晶表示装置は、画像を表示する液晶パネル１００と、この液晶パネル１００を駆動する複数の駆動回路１６０で構成される。
【００１９】
液晶パネル１００は、ガラスを利用した基板上に複数のゲートライン(ＧＬ１ないしＧＬｎ)と複数のデータライン(ＤＬ１ないしＤＬｍ)が交差して配置され、この交差地点を画素領域として定義し、各々の画素領域には、薄膜トランジスタＴと液晶キャパシターＣｌｃ及び貯蔵キャパシターＣｓｔが構成され画像を表示する。
【００２０】
駆動回路１６０は、タイミングコントローラー１２０、ゲートドライバ１３０、データドライバ１４０、電源部１５０、放電回路１９０を含む。
【００２１】
タイミングコントローラー１２０は、外部システム(図示せず)から入力される複数の制御信号を利用して複数のドライブ集積回路で構成されたゲートドライバ１３０を駆動するためのゲート出力イネーブル信号(以下、ＧＯＥ)と、ゲートシフトクロック信号(以下、ＧＳＣ)と、ゲートスタートパルス信号(以下、ＧＳＰ)などのゲート制御信号を生成して、これを供給する。
【００２２】
また、タイミングコントローラー１２０は、複数のドライブ集積回路で構成されたデータドライバ１４０を駆動するためのソース出力イネーブル信号(以下、ＳＯＥ)と、ソースサンプリングクロック信号(以下、ＳＳＣ)と、極性反転信号(以下、ＰＯＬ)と、ソーススタートパルス信号(以下、ＳＳＰ)などのデータ制御信号を生成すると共にデータ信号(Ｖdata)を供給する。
【００２３】
そして、タイミングコントローラー１２０は、放電回路１９０の駆動に使用されるフリッカー除去信号ＦＬＫ、電源維持信号ＤＰＭ_ＶＣＣを生成してゲートシフトクロック信号ＧＳＣと共に放電回路１９０に供給する。
【００２４】
ゲートドライバ１３０は、タイミングコントローラー１２０から入力される制御信号に応答して液晶パネル１００上に配列された薄膜トランジスタＴのオン/オフ制御を行うが、液晶パネル１００上のゲートライン(ＧＬ１ないしＧＬｎ)を１水平同期時間１Ｈずつ順にイネーブルさせることによって液晶パネル１００上の薄膜トランジスタＴを１ライン分ずつ順に駆動させデータドライバ１４０から供給されるアナログデータ信号を各薄膜トランジスタＴに接続されたピクセルに印加させる。
【００２５】
データドライバ１４０は、タイミングコントローラー１２０から入力される制御信号に応答して、入力データの基準電圧を選択し、選択した基準電圧を液晶パネル１００に供給して液晶分子の回転角度を制御する。
【００２６】
電源部１５０は、各構成部１２０、１３０、１４０の動作電源ＶＣＣ/ＶＤＤ/ＧＮＤを供給し、特に、薄膜トランジスタＴのターンオン/オフ電圧であるゲートハイ電圧ＶＧＨ及びゲートロー電圧ＶＧＬを生成してゲートドライバ１２０に供給し、液晶パネル１００の共通電極電圧Ｖｃｏｍを生成して供給する。
【００２７】
また、放電回路１９０は、放電信号ＡＬＬ_Ｈを生成して及び放電信号ＡＬＬ_Ｈを所定期間維持する四つの回路(図４参照)で構成され、入力される動作電源ＶＣＣ/ＶＤＤ/ＧＮＤのうち、ＶＣＣ電圧が２.５Ｖ以下になる場合、ハイレベルの電圧レベルである放電信号ＡＬＬ_Ｈを生成し、これを通じてゲートドライバ１２０を制御し、ゲートライン(ＧＬ１ないしＧＬｍ)にハイレベルの信号を印加して薄膜トランジスタＴを全てターンオンさせる。
【００２８】
さらに、放電回路１９０は、放電信号ＡＬＬ_Ｈを所定期間維持する放電維持信号ＶＧＨ_Ｍを生成してゲートドライバ１３０に供給する。
【００２９】
以下、図４と図５Ａないし図５Ｃを参照して、本発明の第１の実施の形態による液晶表示装置の駆動回路を説明する。図４は、放電回路１９０の構造を概略的に示したブロック図である。図４に示したように、本発明の放電回路１９０は、ＶＣＣ/ＶＤＤ/ＧＮＤ信号の入力を受けて駆動する第１ないし第４回路１９２、１９４、１９６、１９８で構成されている。
【００３０】
より詳しくは、第１回路１９２は、入力されるＶＣＣ電圧が２.５Ｖ以下になる場合、ハイレベルの電圧信号を出力する。この信号は、放電信号ＡＬＬ_Ｈであって、ゲートドライバ(図３の１３０)に供給される。
【００３１】
図５Ａに示したように、このような第１回路１９２は、第１電圧検出ＩＣ１９２ａで具現され、この第１電圧検出ＩＣ１９２ａの外部には、適切な信号の印加のため、第１抵抗Ｒ１及び第１キャパシターＣ１をさらに備える。
【００３２】
第２回路１９４は、入力されるＶＣＣ電圧が２.５Ｖ以下になる場合、第４回路１９８に電源維持信号ＤＰＭ_ＶＣＣを第１変調フリッカー信号Ｖ_ＦＬＫ１として入力する。ここで、電源維持信号ＤＰＭ_ＶＣＣは、電源管理信号ＤＰＭが１.６Ｖで所定期間維持される信号であって、電源管理信号ＤＰＭは、液晶表示装置に電源が印加される状態では高電位を維持して、この液晶表示装置に電源が遮断されると、低電位を維持する信号であり、データ信号Ｖdataのスタート時点を決める。
【００３３】
図５Ｂに示したように、例えば、このような第２回路１９４は、第２電圧検出ＩＣ１９４ａで具現され、この第２電圧検出ＩＣ１９４ａの外部には、適切な信号の印加のため、第２抵抗Ｒ２、第２キャパシターＣ２及びＰＮＰ型の第１トランジスタＴ１をさらに備える。
【００３４】
第３回路１９６は、フリッカー除去信号ＦＬＫまたはゲートシフトクロック信号ＧＳＣの入力を受けて、また入力されるＶＣＣ電圧が２.５Ｖ以下になる場合、第４回路１９８に供給されるフリッカー除去信号ＦＬＫを制限する。ここで、フリッカー除去信号ＦＬＫは、液晶表示装置で発生するフリッカーを除去するための信号であって、出力されるゲート駆動信号の後尾側を一定電圧降下させる役割をするためのものであり、ゲートシフトクロック信号ＧＳＣの一週期内に相対的に長い高電位区間と、相対的に短い低電位区間を有して印加される信号である。すなわち、ＶＣＣ電圧が２.５Ｖ以上では、タイミングコントローラー(図３の１２０)からフリッカー除去信号ＦＬＫの入力を受けて第２変調フリッカー信号Ｖ_ＦＬＫ２として第４回路１９８に供給して、ＶＣＣ電圧が２.５Ｖ以下では、第４回路１９８に信号を供給しない。この時、フリッカー除去信号ＦＬＫの代わりにゲートシフトクロック信号ＧＳＣを第２変調フリッカー信号Ｖ_ＦＬＫ２として供給することもできる。
【００３５】
図５Ｃに示したように、このような第３回路１９６は、第３電圧検出ＩＣ１９６ａで具現され、この第３電圧検出ＩＣ１９６ａの外部には、適切な信号の印加のため、第４ないし第８抵抗(Ｒ４ないしＲ８)、第３キャパシターＣ３及びＮＰＮ型の第２トランジスタＴ２をさらに備える。
【００３６】
第４回路１９８は、パワーブロックであって、第１及び第２フリッカー変調信号Ｖ_ＦＬＫ１、Ｖ_ＦＬＫ２に対応し、放電維持信号ＶＧＨ_Ｍを生成して、これをゲートドライバ(図３の１３０)に供給する。従って、第４回路１９８は、ＶＣＣ電圧が２.５Ｖ以上の場合、すなわち、液晶表示装置のパワーオンの時には、ゲート駆動信号を、フリッカー除去信号ＦＬＫを利用して変調(modulation)することによって放電維持信号ＶＧＨ_Ｍとしてゲートドライバ(図３の１３０)に供給する。そして、第４回路１９８は、ＶＣＣ電圧が２.５Ｖ以下の場合、すなわち、液晶表示装置のパワーオフの時には、ゲート駆動信号を、電源維持信号ＤＰＭ_ＶＣＣを利用して変調することによって放電維持信号ＶＧＨ_Ｍとしてゲートドライバ(図３の１３０)に供給して放電信号ＡＬＬ_Ｈの維持時間を決める。
【００３７】
次に、図６と図７Ａ及び図７Ｂを参照して、第１の実施の形態の第２及び第３回路を、一つの電圧検出ＩＣで具現した本発明の第２の実施の形態による液晶表示装置及びこれの駆動回路を説明する。
【００３８】
第２の実施の形態
図６は、本発明の第２の実施の形態による液晶表示装置の放電回路を示したブロック図である。放電回路２９０を除いた残りの液晶パネル及び駆動回路は、図３に示したのと同一であって、図７Ａ及び図７Ｂは、各々本発明の第２の実施の形態による液晶表示装置の放電回路の第１及び第２回路を示した回路図である。
【００３９】
図６に示したように、本発明の第２の実施の形態による放電回路２９０は、ＶＣＣ/ＶＤＤ/ＧＮＤ信号の入力を受けて駆動する第１ないし第３回路２９２、２９４、２９８で構成されている。
【００４０】
ここで、第３回路２９８は、第１の実施の形態による放電回路１９０の第４回路(図４の１９８)と同一回路で、放電維持信号ＶＧＨ_Ｍを生成するパワーブロックである。
【００４１】
より詳しくは、第１回路２９２は、入力されるＶＣＣ電圧が２.５Ｖ以下になる場合、ハイレベルの電圧信号を出力する。この信号は、放電信号ＡＬＬ_Ｈであって、ゲートドライバ(図３の１２０)に供給される。
【００４２】
一方、第２回路２９４は、ＶＣＣ電圧が２.５Ｖ以下になる場合、第３回路２９８に電源維持信号ＤＰＭ_ＶＣＣを変調フリッカー信号Ｖ_ＦＬＫとして入力する。すなわち、ＶＣＣ電圧が２.５Ｖ以上では、タイミングコントローラー(図３の１２０)からフリッカー除去信号ＦＬＫの入力を受けて第３回路２９８に変調フリッカー信号Ｖ_ＦＬＫとして供給し、ＶＣＣ電圧が２.５Ｖ未満では、タイミングコントローラー(図３の１２０)から電源維持信号ＤＰＭ_ＶＣＣの入力を受けて第３回路２９８に変調フリッカー信号Ｖ_ＦＬＫとして供給する。
【００４３】
また、第３回路２９８は、変調フリッカー信号Ｖ_ＦＬＫに対応し、放電維持信号ＶＧＨ_Ｍを生成して、これをゲートドライバ(図３の１３０)に供給する。
【００４４】
図７Ａに示したように、第１回路２９２は、第１電圧検出ＩＣ２９２ａで具現され、第１電圧検出ＩＣ２９２ａの外部には、適切な信号の印加のため、第１抵抗Ｒ１１及び第１キャパシターＣ１１をさらに備える。
【００４５】
一方、図７Ｂに示したように、第２回路２９４は、第２電圧検出ＩＣ２９４ａで具現され、第２電圧検出ＩＣ２９４ａの外部には、適切な信号印加のため、第２ないし第４抵抗(Ｒ１２ないしＲ１４)と、第２キャパシターＣ１２と、ＮＰＮ型の第１トランジスタＴ１１と、ＰＮＰ型の第２トランジスタＴ１２をさらに備える。
【００４６】
より詳しくは、第１トランジスタＴ１１は、ベースが第２電圧検出ＩＣ２９４ａの出力端Ｖoutに連結され、コレクターがフリッカー除去信号ＦＬＫの入力端に連結され、エミッターが変調フリッカー信号Ｖ_ＦＬＫの出力端に連結される。また、第２トランジスタＴ１２は、ベースが第２電圧検出ＩＣ２９４ａの出力端Ｖoutに連結され、エミッターが電源維持信号ＤＰＭ_ＶＣＣの入力端に連結され、コレクターが変調フリッカー信号Ｖ_ＦＬＫの出力端に連結される構造である。
【００４７】
これに従い、ＶＣＣ電圧と第１及び第２トランジスタＴ１１、Ｔ１２のオン/オフ状態と変調フリッカー信号Ｖ_ＦＬＫの出力端の信号を比較して説明すると、下記の表１のようになる。
【００４８】
【表１】
2008165226.tif 000003
【００４９】
従って、第２回路２９４は、ＶＣＣ電圧が２.５Ｖ以上の場合は、フリッカー信号ＦＬＫを変調フリッカー信号Ｖ_ＦＬＫとして第３回路２９８に供給し、ＶＣＣ電圧が２.５ｖ未満の場合は、電源維持信号ＤＰＭ_ＶＣＣを変調フリッカー信号として第３回路２９８に供給し、第３回路２９８は、変調フリッカー信号Ｖ_ＦＬＫを利用して放電維持信号ＶＧＨ_Ｍを生成してゲートドライバ(図３の１３０)に供給する。これによって、二つの電圧検出ＩＣ２９２ａ、２９４ａによって三つの電圧検出ＩＣ(図５Ａないし図５Ｃの１９)の機能をする駆動回路を具現することができる。
【００５０】
次に、図面を参照して、第１の実施の形態の第１ないし第３回路を、一つの電圧検出ＩＣで具現した本発明の第３の実施の形態による液晶表示装置及びこれの駆動回路を説明する。
【００５１】
第３の実施の形態
図８は、本発明の第３の実施の形態による液晶表示装置の放電回路を示したブロック図である。放電回路３９０を除いた残りの液晶パネル及び駆動回路は、図３に示したのと同一であって、図９は、本発明の第３の実施の形態による液晶表示装置の放電回路の第１回路を示した回路図である。
【００５２】
図８に示したように、本発明の第３の実施の形態による放電回路３９０は、ＶＣＣ/ＶＤＤ/ＧＮＤ信号の入力を受けて駆動する第１及び第２回路３９２、３９８で構成されている。
【００５３】
ここで、第２回路３９８は、第１の実施の形態による放電回路(図４の１９０)の第４回路(図４の１９８)と同一な回路である。
【００５４】
より詳しくは、第１回路３９２は、入力されるＶＣＣ電圧が２.５Ｖ以下になる場合、ハイレベルの電圧信号を出力する。この信号は、放電信号ＡＬＬ_Ｈであって、ゲートドライバ(図３の１２０)に供給される。
【００５５】
また、ＶＣＣ電圧が２.５Ｖ以下になる場合、第２回路３９８に電源維持信号ＤＰＭ_ＶＣＣを変調フリッカー信号Ｖ_ＦＬＫとして入力する。すなわち、ＶＣＣ電圧が２.５Ｖ以上では、タイミングコントローラー(図３の１２０)からフリッカー除去信号ＦＬＫの入力を受けて変調フリッカー信号Ｖ_ＦＬＫとして第２回路２９８に供給して、ＶＣＣ電圧が２.５Ｖ以下では、第２回路２９８に電源維持信号ＤＰＭ_ＶＣＣを変調フリッカー信号Ｖ_ＦＬＫとして供給する。
【００５６】
第２回路３９８は、パワーブロックであって、変調フリッカー信号Ｖ_ＦＬＫに対応し、放電維持信号ＶＧＨ_Ｍを生成して、これをゲートドライバ(図３の１３０)に供給する。
【００５７】
図９に示したように、例えば、このような第１回路３９２は、電圧検出ＩＣ３９２ａで具現され、この電圧検出ＩＣ３９２ａの外部には、適切な信号の印加のため、第１ないし第３抵抗(Ｒ２１ないしＲ２３)、第１キャパシターＣ２１)、ＮＰＮ型の第１トランジスタＴ２１と、ＰＮＰ型の第２トランジスタＴ２２をさらに備える。
【００５８】
より詳しくは、ＮＰＮ型の第１トランジスタＴ２１は、ベースが電圧検出ＩＣ３９２ａの出力端Ｖoutに連結され、コレクターがフリッカー除去信号ＦＬＫの入力端に連結され、エミッターが変調フリッカー信号Ｖ_ＦＬＫの出力端に連結される。また、ＰＮＰ型の第２トランジスタＴ２２は、ベースが電圧検出ＩＣ３９８ａの出力端Ｖoutに連結され、エミッターが電源維持信号ＤＰＭ_ＶＣＣの入力端に連結され、コレクターが変調フリッカー信号の出力端に連結される構造である。
【００５９】
これに従って、ＶＣＣ電圧と第１及び第２トランジスタＴ２１、Ｔ２２のオン/オフ状態と変調フリッカー信号Ｖ_ＦＬＫの出力端の信号を比較して説明すると、下記の表２のようになる。
【００６０】
【表２】
2008165226.tif 000004
【００６１】
従って、第１回路３９２は、ＶＣＣ電圧が２.５Ｖ以上の場合は、フリッカー信号ＦＬＫを変調フリッカー信号Ｖ_ＦＬＫとして第２回路３９８に供給し、ＶＣＣ電圧が２.５Ｖ未満の場合は、放電信号ＡＬＬ_Ｈをゲートドライバ(図３の１３０)に供給すると同時に、電源維持信号ＤＰＭ_ＶＣＣを変調フリッカー信号として第２回路３９８に供給して、第２回路３９８は、変調フリッカー信号Ｖ_ＦＬＫを利用して放電維持信号ＶＧＨ_Ｍを生成してゲートドライバ(図３の１３０)に供給する。これによって、一つの電圧検出ＩＣとして三つの電圧検出ＩＣの機能をする駆動回路を具現することができる。
【００６２】
第４の実施の形態
図１０は、本発明の第４の実施の形態による液晶表示装置の放電回路の第１回路を示した回路図である。図１０に示したように、第１回路４９２は、電圧検出ＩＣ４９２ａで具現され、この電圧検出ＩＣ４９２ａの外部には、適切な信号の印加のため、第１ないし第４抵抗(Ｒ３１ないしＲ３４)、第１キャパシターＣ３１、ＮＰＮ型の第１トランジスタＴ３１と、ＰＮＰ型の第２トランジスタＴ３２をさらに備える。
【００６３】
より詳しくは、ＮＰＮ型の第１トランジスタＴ３１は、ベースが電圧検出ＩＣ４９２ａの出力端Ｖoutに連結され、コレクターがフリッカー除去信号ＦＬＫまたはゲートシフトクロック信号ＧＳＣの入力端に連結され、エミッターが変調フリッカー信号Ｖ_ＦＬＫの出力端に連結される。また、ＰＮＰ型の第２トランジスタＴ３２は、ベースが電圧検出ＩＣ４９８ａの出力端Ｖoutに連結され、エミッターが電源維持信号ＤＰＭ_ＶＣＣの入力端に連結され、コレクターが変調フリッカー信号の出力端に連結される構造である。ここで、第１及び第４抵抗Ｒ３１、Ｒ３４は、比較的に低い抵抗値を有して、第１及び第４抵抗Ｒ３１、Ｒ３４のいずれかが連結されフリッカー除去信号ＦＬＫとゲートシフトクロック信号ＧＳＣのいずれかを第１トランジスタＴ３１に供給する。
【００６４】
従って、第１回路４９２は、ＶＣＣ電圧が２.５Ｖ以上の場合は、フリッカー信号ＦＬＫまたはゲートシフトクロック信号ＧＳＣを変調フリッカー信号Ｖ_ＦＬＫとして第２回路(図示せず)に供給して、ＶＣＣ電圧が２.５Ｖ未満の場合は、放電信号ＡＬＬ_Ｈをゲートドライバ(図３の１３０)に供給すると同時に、電源維持信号ＤＰＭ_ＶＣＣを変調フリッカー信号として第２回路(図示せず)に供給する。
【００６５】
図１１は、本発明の第１ないし第４の実施の形態による液晶表示装置の動作時の信号波形を示した波形図である。図１１に示したように、ゲートシフトクロック信号ＧＳＣがイネーブルされた後、これに同期して所定の遅延期間後、ゲートライン(ＧＬ１ないしＧＬｎ)が順にイネーブルされ、ゲート出力イネーブル信号ＧＯＥによって前/後のゲートライン(ＧＬ１ないしＧＬｎ)とより確実に区分されるようになり、以後、放電信号ＡＬＬ_Ｈがイネーブルされると、これに同期して全てのゲートライン(ＧＬ１ないしＧＬｎ)が同時にイネーブルされる。全ての画素に充電されている電荷を放電するに十分な時間の間、放電信号ＡＬＬ_Ｈによって全てのゲートライン(ＧＬ１ないしＧＬｎ)が同時にイネーブルされるのが望ましく、この時間は、約３ｍｓｅｃ以上である。
【００６６】
上記では、本発明の好ましい実施の形態を参照して説明しているが、該当する技術分野の熟練した当業者は、特許請求の範囲に記載された本発明の技術的思想及び領域から逸脱しない範囲内において本発明を多様に修正及び変更することができることを理解できるであろう。
【図面の簡単な説明】
【００６７】
【図１】一般的な液晶表示装置の基本構成を概略的に示したブロック図である。
【図２】本発明による液晶表示装置の薄膜トランジスタの放電ループを説明するための一画素の等価回路図である。
【図３】本発明の第１の実施の形態による液晶表示装置の構造を概略的に示したブロック図である。
【図４】図３の液晶表示装置で放電回路の構造を概略的に示したブロック図である。
【図５Ａ】図４に示した放電回路をより詳しく示したブロック図である。
【図５Ｂ】図４に示した放電回路をより詳しく示したブロック図である。
【図５Ｃ】図４に示した放電回路をより詳しく示したブロック図である。
【図６】本発明の第２の実施の形態による液晶表示装置の構造を概略的に示したブロック図である。
【図７Ａ】本発明の第２の実施の形態による液晶表示装置の放電回路の第１回路を示した回路図である。
【図７Ｂ】本発明の第２の実施の形態による液晶表示装置の放電回路の第２回路を示した回路図である。
【図８】本発明の第３の実施の形態による液晶表示装置の放電回路を示したブロック図である。
【図９】本発明の第３の実施の形態による液晶表示装置の放電回路の第１回路を示した回路図である。
【図１０】本発明の第４の実施の形態による液晶表示装置の放電回路の第１回路を示した回路図である。
【図１１】本発明の第１ないし第４の実施の形態による液晶表示装置の動作時の信号波形を示した波形図である。
【符号の説明】
【００６８】
１００：液晶パネル            １２０：タイミングコントローラー
１３０：ゲートドライバ        １４０：データドライバ
１５０：電源部                １６０：駆動回路
１９０：放電回路
【図１】
2008165226.tif 000005
【図２】
2008165226.tif 000006
【図３】
2008165226.tif 000007
【図４】
2008165226.tif 000008
【図５Ａ】
2008165226.tif 000009
【図５Ｂ】
2008165226.tif 000010
【図５Ｃ】
2008165226.tif 000011
【図６】
2008165226.tif 000012
【図７Ａ】
2008165226.tif 000013
【図７Ｂ】
2008165226.tif 000014
【図８】
2008165226.tif 000015
【図９】
2008165226.tif 000016
【図１０】
2008165226.tif 000017
【図１１】
2008165226.tif 000018