(57)【要約】【課題】過大入力の程度を定量的に把握して、クリップ歪状態を制御する。【解決手段】増幅器１０は、オペアンプ２１を用いた反転型の負帰還増幅器２０と、オペアンプ２１の逆相入力端子の電位Viと基準電位Ｖrefとを比較するコンパレータ４１と、ローパスフィルタ４２とを備える。出力信号Ｖoにクリップが発生するとオペアンプ２１のイマジナリーショートが崩れるので、その逆相入力端子の電位Viを監視することによってクリップの発生を検知できる。【選択図】図１
2008301035.tif 000002
【特許請求の範囲】
【請求項１】
入力信号の振幅を調整して出力する可変利得手段と、
オペアンプを用いて、前記可変利得手段の出力信号を増幅する負帰還増幅手段と、
前記オペアンプの正相入力端子と逆相入力端子との間の電位差と基準電位とを比較し、比較結果に基づいて前記負帰還増幅手段の出力信号にクリップが発生したことを検知して、当該クリップが発生しないように前記可変利得手段の利得を制御する制御手段とを、
備える増幅器。
【請求項２】
前記制御手段は、前記オペアンプの逆相入力端子の電位と前記基準電位とを比較する比較手段を備え、前記基準電位は、前記負帰還増幅手段の出力信号の振幅が次第に大きくなり、当該出力信号にクリップが発生する時点において、前記オペアンプの逆相入力端子の電位と略一致することを特徴とする請求項１に記載の増幅器。
【請求項３】
前記可変利得手段は、制御信号に従って前記入力信号の振幅を調整し、
前記制御手段は、前記比較手段の出力信号を積分する積分手段を備え、前記積分手段の出力信号を前記制御信号として前記可変利得手段に供給する、
ことを特徴とする請求項２に記載の増幅器。
【請求項４】
前記積分手段は、前記比較手段の出力信号の立ち上がり時と立ち下がり時とで時定数が異なることを特徴とする請求項３に記載の増幅器。
【請求項５】
前記立ち上がり時の時定数は前記立ち下がり時の時定数より小さいことを特徴とする請求項４に記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅器に係り、特に、あらかじめ定められた程度の過大入力を検出して入力信号の減衰を制御する増幅器に関する。
【背景技術】
【０００２】
従来、増幅器では、出力電位が所定値、例えば、電源電位を超えたことを検出した場合に、入力信号を減衰させることで、過大入力によるクリップを防ぐようにしている。また、特許文献１には、出力電位の検出では実際にクリップが発生しているかどうかの正確な判断ができないことから、確実にクリップが発生したことを検出して、入力信号を減衰させるようにすることが記載されている。
【特許文献１】特開平１０−１６３７６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記の技術は、クリップの発生を防ぐことを主眼においている。このため、クリップが発生すると、あるいは、発生する可能性があると即座に入力信号を減衰させるようにしている。しかしながら、このような制御は減衰動作が早すぎて、音量感に欠けるという面もある。このため、過大入力による過度の歪みを防止するとともに、音量感を損なわない入力信号の減衰制御が望まれている。
【０００４】
本発明は、このような状況を鑑みたものであり、過大入力の程度を定量的に把握して、クリップの状態を制御することを解決課題とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本発明に係る増幅器は、入力信号の振幅を調整して出力する可変利得手段と、オペアンプを用いて、前記可変利得手段の出力信号を増幅する負帰還増幅手段と、前記オペアンプの正相入力端子と逆相入力端子との間の電位差と基準電位とを比較し、比較結果に基づいて前記負帰還増幅手段の出力信号にクリップが発生したことを検知して、当該クリップが発生しないように前記可変利得手段の利得を制御する制御手段とを備える。
【０００６】
本発明では、オペアンプの正相入力端子と逆相入力端子との間の電位差と所定の基準電位とを比較することで、過大入力を定量的に把握することができるようになり、あらかじめ設定された程度の過大入力まではクリップの発生を許容するようにしている。このため、音量感を損なうことなく、過度の過大入力を防止することが可能となる。
【０００７】
より具体的には、前記制御手段は、前記オペアンプの逆相入力端子の電位と前記基準電位とを比較する比較手段を備え、前記基準電位は、前記負帰還増幅手段の出力信号の振幅が次第に大きくなり、当該出力信号にクリップが発生する時点において、前記オペアンプの逆相入力端子の電位と略一致することが好ましい。
【０００８】
また、前記可変利得手段は、制御信号に従って前記入力信号の振幅を調整し、前記制御手段は、前記比較手段の出力信号を積分する積分手段を備え、前記積分手段の出力信号を前記制御信号として前記可変利得手段に供給することが好ましい。この場合には、帰還系の安定度を確保することができる。
【０００９】
この場合、積分手段は、比較手段の出力信号の立ち上がり時と立ち下がり時とで時定数を異ならせるようにしてもよく、特に、立ち上がり時の時定数が立ち下がり時の時定数より小さいことが望ましい。これにより、過度の過大入力を防止するために比較的速めのアタックタイムと、緩やかに戻すために遅めのリリースタイムとを実現することができる。
【発明を実施するための最良の形態】
【００１０】
本発明の実施の形態について図面を参照して説明する。図１は、本実施形態の増幅器の構成を示す回路構成図である。本図に示すように、入力信号Vinを増幅して出力信号Voとして出力する増幅器１０は、±Vccの電源電位で動作するオペアンプ２１と抵抗Ｒ１と抵抗Ｒ２とで構成された反転型の負帰還増幅回路２０と、入力信号Vinを必要に応じて減衰させる電位制御減衰器３０（ＶＣＡ：Voltage Controlled Attenuator）と、ＶＣＡ３０を制御する制御回路４０とを備えて構成される。
【００１１】
ＶＣＡ３０の出力は、Vsとして負帰還増幅回路２０に入力される。また、制御回路４０は、オペアンプ２１の反転入力端子の電位Viと基準電位Vrefとを比較するコンパレータ４１（Ｃｏｍｐ）およびローパスフィルタ４２を備える。ローパスフィルタ４２は、積分手段として機能し、Ｃｏｍｐ４１の出力がアノードに供給されるダイオードＤ１、ノードＺとダイオードＤ１のカソードとの間に設けられた抵抗Ｒ３、ならびにノードＺと接地電位ＧＮＤとの間に設けられたコンデンサＣ１および抵抗Ｒ４を備える。そして、ローパスフィルタ４２のノードＺから取り出した信号がＶＣＡ３０に入力される。後述するように、ローパスフィルタ４２は、Ｃｏｍｐ４１の立ち上がり時の応答と立ち下がり時の応答とを個別に設定することが可能である。
【００１２】
ここで、増幅器１０の負帰還増幅回路２０を再掲した図２を参照して、本実施形態の考え方について説明する。一般に、反転型の負帰還増幅回路２０では、オペアンプ２１の利得をＡとして、次の関係が成り立つ。
【数１】
2008301035.tif 000003
したがって、通常の負帰還増幅回路として使用している状態での入出力利得は、以下に示すとおりとなる。なお、通常の負帰還増幅回路として使用している状態とは、出力Voが±Vcc内の範囲にあり、クリップが生じていない状態である。
【数２】
2008301035.tif 000004
また、
【数３】
2008301035.tif 000005
が得られる。ここで、利得Ａが十分に大きければ、
【数４】
2008301035.tif 000006
と見なすことができる。また、通常の負帰還増幅回路として使用している状態において、オペアンプ２１の正相入力端子と逆相入力端子とは同電位のイマジナリショート状態にあり、正相入力端子は接地電位ＧＮＤに接続されているため、Viは０とすることができる。
【００１３】
次に、入力電位Vsが過大になり、負帰還増幅回路２０でクリップが生じた状態を考える。なお、ここでは簡単のため正方向に過大になったとする。クリップが生じると、オペアンプ２１の出力電位Voは、ほぼ電源電位の−Vccと等しくなる。この状態ではイマジナリショートは成り立たず、逆相入力端子の電位Viは、出力電位Vo（＝−Vcc）と入力電位Vsとの差を抵抗Ｒ１と抵抗Ｒ２で分圧した値に応じた値となる。すなわち、
【数５】
2008301035.tif 000007
が成り立つ。ただし、クリップ時の出力信号Voの電位が、電源電位−Vccに満たない仕様のオペアンプを用いている場合には、−Vccに代えて、クリップ時の出力信号Voの電位を用いてViを算出するようにする。もちろん実験的にViを求めるようにしてもよい。
【００１４】
図３は、負帰還増幅回路２０の入力信号Vsと、出力信号Voと、逆相入力端子の電位Viとの関係を示す図である。本図の例では、時刻ｔ１までは、クリップは生じずに通常の負帰還増幅が行われる。このため、オペアンプ２１の正相入力端子と逆相入力端子との間でイマジナリショートが成立し、逆相入力端子電位Viは、ほぼ０となっている。また、出力電位Voは、入力電位Vsを反転して増幅している。
【００１５】
時刻ｔ１からｔ２にかけて入力信号Vsの振幅が過大となり、出力信号Voは、−Vccでクリップする。この期間はイマジナリショートが成り立たず、［数５］の関係が適用されるため、逆相入力端子の電位Viは、入力信号Vsの電位に応じたものとなる。すなわち、逆相入力端子の電位Viを検知することで、出力信号Voがクリップしたことを検出することが可能となる。
【００１６】
このとき、［数５］を変形すると、
【数６】
2008301035.tif 000008
が得られ、抵抗Ｒ１と抵抗Ｒ２および電源電位Vccは定数であるから、クリップ発生時において、逆相入力端子に生じた電位Viは、入力信号Vsの電位に比例することになる。
【００１７】
より具体的な値を用いてさらに説明する。例えば、Ｒ１：１ｋΩ、Ｒ２：１０ｋΩの増幅率１０倍の負帰還増幅回路２０を例にする。ここで、オペアンプ２１の利得Ａを８０ｄＢ（１００００倍）とし、電源電位±Vccを±１０Vとする。
【００１８】
増幅率１０倍で、電源電位が±１０Vであるから、クリップさせずに通常の負帰還増幅回路として使用する場合の最大の入力信号Vsは１Ｖとなる。この場合は、［数３］が適用されるため、
【数７】
2008301035.tif 000009
となる。すなわち、イマジナリショートが成り立っているため、逆相入力端子の電位Viは１ｍｖ以下となり、ほぼ０と見なすことができる。
【００１９】
次に、入力信号Vsとして１０％の過大入力となるVs＝１．１Ｖを供給してクリップを生じさせると、［数５］が適用されるため、
【数８】
2008301035.tif 000010
となる。すなわち、１０％の過大入力によりクリップが生じると、逆相入力端子の電位Viは、クリップが生じていない場合と比較して約９０倍の大きさとなる。同様に、２０％、３０％、４０％、５０％の過大入力の場合の逆相入力端子の電位Viを求めると、図４に示すように、それぞれ１８１．８２ｍＶ、２７２．７３ｍＶ、３６３．６４ｍＶ、４５４．５５ｍＶが得られる。本図からも明らかなように、クリップ発生時において過大入力の程度と逆相入力端子電位Viとは線形の関係となり、逆相入力端子の電位Viから、過大入力の程度を定量的に把握することができる。
【００２０】
図１に戻って、上述の具体値と同様の条件下で、Ｃｏｍｐ４１を±９０．９ｍｖで動作するように設定すると、すなわち、Vref＝９０．９ｍｖに設定すると、１０％の過大入力によりクリップが生じたことを検出することができる。このＣｏｍｐ４１の出力信号でＶＣＡ３０を制御して、入力信号Vinを減衰させると、１０％の過大入力まではクリップを許容し、１０％以上の過大入力で入力信号Vinを減衰させる増幅器が得られることになる。同様に、Ｃｏｍｐ４１の動作電位、すなわち、Vrefの電位を調整することで、２０％、３０％、４０％、５０％の過大入力により発生したクリップも検出することができ、所定の程度の過大入力によるクリップを検出した場合に、ＶＣＡ３０を動作させて、入力信号Vinを減衰させるようにする。
【００２１】
つまり、本実施形態では、過大入力を定量的に把握することができるようになり、あらかじめ設定された程度の過大入力まではクリップの発生を許容するようにしている。このような制御を行なっているのは、視聴を行なったところ、人間の聴覚上、クリップが発生したとしても、ある程度の歪までの状態は必ずしも不快には感じないことがわかったためである。この結果、本実施形態では、音量感を損なうことなく、過度の過大入力を防止することが可能となる。
【００２２】
ここで、Ｃｏｍｐ４１の出力側には、帰還系の安定度確保のためにローパスフィルタ４２（積分回路）を設けて、アタックタイムおよびリリースタイムを個別に調整できるようにしている。すなわち、抵抗Ｒ４を抵抗Ｒ３より十分大きくすることで、Ｃｏｍｐ４１の立ち上がり時には抵抗Ｒ３とコンデンサＣ１の時定数で定まるアタックタイムが適用され、Ｃｏｍｐ４１の立ち下がり時には、ダイオードＤ１により抵抗Ｒ３に電流が流れないため、抵抗Ｒ４とコンデンサＣ１の時定数で定まるリリースタイムが適用されることになる。一般的には、立ち上がり時の時定数を立ち下がり時の時手数より短く設定することで、過度の過大入力を防止するために比較的速めのアタックタイムと、緩やかに戻すために遅めのリリースタイムとを実現することが望ましい。
【００２３】
なお、上記の実施形態では、入力信号の減衰装置として、電位制御減衰器３０を用いたが、本発明はこれに限られず、例えば、抵抗分割方式による電子ボリューム等を用いるようにしてもよい。要は、入力信号の振幅を調整して出力する可変利得手段であればよい。また、本発明は、増幅器の動作モードとして、Ａ級、ＡＢ級、Ｄ級等に依らず種々の動作モードに適用することができる。また、クリップ発生時に生じる逆相入力端子の電位Viを検出するコンパレータ４１あるいは制御回路４０は、正負用に個別に設けるようにしてもよい。
また、上述した実施形態では、オペアンプ２１の正相入力端子の電位が０Ｖ（接地電位）であるため、逆相入力端子の電位ViがVi＞０のとき、イマジナリーショートの関係が崩れ、クリップが発生したことを検知できるが、より一般的には、オペアンプの正相入力端子と逆相入力端子との間の電位差が０Ｖを超えたとき、クリップが発生したことを検知できる。すなわち、制御回路４０は、オペアンプの正相入力端子と逆相入力端子との間の電位差を検出し、検出した電位差と基準電位Ｖrefとをコンパレータ４１で比較すればよい。
また、上述した実施形態では、負帰還増幅回路２０として反転増幅器を用いて構成したが、これをオペアンプを用いた正転増幅器で構成してもよいことは勿論である。この場合には、ＶＣＡ３０の出力信号Vsをオペアンプの正相入力端子に供給し、オペアンプの逆相入力端子と接地電位ＧＮＤとの間に抵抗Ｒ１を設け、オペアンプの逆相入力端子と出力端子との間に抵抗Ｒ２を設ければよい。この場合にも、上述した実施形態と同様にクリップが発生するのは、イマジナリーショートの関係が崩れるときである。
したがって、オペアンプの正相入力端子と逆相入力端子との間の電位差を監視することによって、クリップを検知することができる。この点は、上述した実施形態と同様である。そこで、オペアンプの正相入力端子と逆相入力端子との間の電位差を検出し、検出した電位差と基準電位Ｖrefとをコンパレータ４１で比較すればよい。なお、基準電位Ｖrefを０Ｖとする場合には、コンパレータ４１の一方の入力端子とオペアンプの正相入力端子とを接続し、コンパレータ４１の他方の入力端子とオペアンプの逆相入力端子とを接続すればよい。
【図面の簡単な説明】
【００２４】
【図１】本実施形態の増幅器の構成を示す回路構成図である。
【図２】増幅器の負帰還増幅回路を再掲した図である。
【図３】負帰還増幅回路の入力信号Vsと、出力信号Voと、逆相入力端子の電位Viとの関係を示す図である。
【図４】過大入力の程度と逆相入力端子の電位Viとの関係を示す図である。
【符号の説明】
【００２５】
１０…増幅器、２０…負帰還増幅回路、２１…オペアンプ、３０…電位制御減衰器（ＶＣＡ）、４０…制御回路、４１…コンパレータ（Ｃｏｍｐ）
【図１】
2008301035.tif 000011
【図２】
2008301035.tif 000012
【図３】
2008301035.tif 000013
【図４】
2008301035.tif 000014