(57)【要約】【課題】製造プロセスのばらつきによる書き込みトランジスタの特性ばらつきの影響を受けることなく、良好な画質の表示画像を得る。【解決手段】有機ＥＬ素子２１を駆動する駆動トランジスタ２２と、入力信号電圧Ｖｓｉｇをサンプリングして画素内に書き込む書き込みトランジスタ２３と、駆動トランジスタ２２のゲートとソースとの間に接続され、書き込みトランジスタ２３によって書き込まれた入力信号電圧Ｖｓｉｇを保持する保持容量２４と含む回路構成の画素回路２０を有する有機ＥＬ表示装置１０において、書き込みトランジスタ２３をＣＭＯＳトランジスタによって構成し、製造プロセスのばらつきに起因する移動度補正時間の画素ごとのばらつきを最小限に抑える。【選択図】図２
2008083107.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子と、
前記電気光学素子を駆動する駆動トランジスタと、
入力信号電圧をサンプリングして画素内に書き込む書き込みトランジスタと、
前記駆動トランジスタのゲートに接続され、前記書き込みトランジスタによって書き込まれた前記入力信号電圧を保持する保持容量と
を有する画素が行列状に配置されてなり、
前記書き込みトランジスタは、ＣＭＯＳトランジスタによって構成されている
ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に電気光学素子を含む画素が行列状（マトリクス状）に配置されてなる平面型（フラットパネル型）の表示装置に関する。
【背景技術】
【０００２】
近年、画表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化するいわゆる電流駆動型の電気光学素子、例えば有機薄膜に電界をかけると発光する現象を利用した有機ＥＬ(electro luminescence)素子を含む画素回路がマトリクス状に多数配置されてなる有機ＥＬ表示装置が開発され、商品化が進められている。有機ＥＬ表示装置は、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために低消費電力であり、また自発光素子であることから、液晶セルを含む画素によって光源（バックライト）からの光強度を制御する液晶表示装置に比べて、画像の視認性が高い、バックライトが不要、素子の応答速度が速い等の特長を持っている。
【０００３】
有機ＥＬ表示装置では、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が簡単であるものの、大型でかつ高精細な表示装置の実現が難しいなどの問題がある。そのため、近年、電気光学素子に流れる電流を、当該電気光学素子と同じ画素回路内に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、ＴＦＴ(Thin Film Transistor;薄膜トランジスタ)）によって制御するアクティブマトリクス方式の表示装置の開発が盛んに行われている。
【０００４】
ところで、一般的に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性は、時間が経過すると劣化（経時劣化）する。Ｎチャネル型のＴＦＴを用いた画素回路では、有機ＥＬ素子を電流駆動するトランジスタ（以下、「駆動トランジスタ」と記述する）のソース側に有機ＥＬ素子が接続されることになるために、有機ＥＬ素子のＩ−Ｖ特性が経時変化すると、駆動トランジスタのゲート−ソース間電圧Ｖｇｓが変化し、その結果、有機ＥＬ素子の発光輝度も変化する。
【０００５】
このことについてより具体的に説明する。駆動トランジスタのソース電位は、当該駆動トランジスタと有機ＥＬ素子との動作点で決まる。有機ＥＬ素子のＩ−Ｖ特性が劣化すると、駆動トランジスタと有機ＥＬ素子との動作点が変動してしまうため、駆動トランジスタのゲートに同じ電圧を印加したとしても、駆動トランジスタのソース電位が変化する。これにより、駆動トランジスタのソース−ゲート間電圧Ｖｇｓが変化し、当該駆動トランジスタに流れる電流値が変化するために、有機ＥＬ素子に流れる電流値も変化し、その結果、有機ＥＬ素子の発光輝度が変化する。
【０００６】
また、ポリシリコンＴＦＴを用いた画素回路では、有機ＥＬ素子のＩ−Ｖ特性の経時劣化に加えて、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Ｖｔｈや移動度μが画素ごとに異なったりする（個々のトランジスタ特性にバラツキがある）。駆動トランジスタの閾値電圧Ｖｔｈや移動度μが異なると、駆動トランジスタに流れる電流値にばらつきが生じるために、駆動トランジスタのゲートに同じ電圧を印加しても、有機ＥＬ素子の発光輝度が変化し、画面の一様性（ユニフォーミティ）が損なわれる。
【０００７】
そこで、有機ＥＬ素子のＩ−Ｖ特性が経時劣化したり、駆動トランジスタの閾値電圧Ｖｔｈや移動度μが経時変化したりしても、それらの影響を受けることなく、有機ＥＬ素子の発光輝度を一定に保つようにするために、有機ＥＬ素子の特性変動に対する補償機能および駆動トランジスタの閾値電圧Ｖｔｈや移動度μの変動に対する補正機能を画素回路の各々に持たせる構成を採っている（例えば、特許文献１参照）。
【０００８】
【特許文献１】特開２００６−１３３５４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述した閾値電圧Ｖｔｈや移動度μの変動に対する補正機能のうち、移動度μの補正機能に着目とすると、この移動度μの補正時間（以下、「移動度補正時間」または「移動度補正期間」と記述する）は、映像信号の信号電位Ｖｓｉｇをサンプリングして画素内に書き込むトランジスタ（以下、「書き込みトランジスタ」と記述する）の導通（オン）時間（サンプリング期間／書き込み期間）によって決まる。
【００１０】
したがって、製造プロセスのばらつきによって書き込みトランジスタの閾値電圧等の特性にばらつきがあると、書き込みトランジスタの導通時間が画素ごとにばらつくことになるために、移動度補正時間も画素ごとにばらつくことになる。すると、画素によっては移動度補正時間として補正を確実に実行可能な時間を確保できなく、移動度補正にも画素ごとのばらつきが生じることになるために、面内で輝度ムラが発生し、良好な画質の表示画像を得ることができないことになる。
【００１１】
そこで、本発明は、製造プロセスのばらつきによる書き込みトランジスタの特性ばらつきの影響を受けることなく、良好な画質の表示画像を得ることが可能な表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明による表示装置は、電気光学素子と、前記電気光学素子を駆動する駆動トランジスタと、入力信号電圧をサンプリングして画素内に書き込む書き込みトランジスタと、前記駆動トランジスタのゲートに接続され、前記書き込みトランジスタによって書き込まれた前記入力信号電圧を保持する保持容量とを有する画素が行列状に配置されてなり、前記書き込みトランジスタがＣＭＯＳトランジスタによって構成されていることを特徴としている。
【００１３】
上記構成の表示装置において、書き込みトランジスタを構成するＣＭＯＳトランジスタのＮ型ＭＯＳトランジスタとＰ型ＭＯＳトランジスタとの間には、Ｎ型がエンハンスメントのとき、Ｐ型がディプリーションであり、Ｎ型がディプリーションのとき、Ｐ型がエンハンスメントであるという、特性上相反する関係がある。すなわち、Ｎ型ＭＯＳトランジスタ２３ｎがディプリーションであれば移動度補正動作の開始が早いが、Ｐ型ＭＯＳトランジスタ２３ｐが製造上エンハンスメントであるため移動度補正動作の終了が早くなり、逆に、Ｎ型ＭＯＳトランジスタ２３ｎがエンハンスメントであれば移動度補正動作の開始が遅いが、Ｐ型ＭＯＳトランジスタ２３ｐが製造上ディプリーションであるため移動度補正動作の終了が遅くなる。駆動トランジスタの移動度補正期間は書き込みトランジスタの導通時間によって決まることから、いずれの場合にも移動度補正期間はほぼ一定となる。
【発明の効果】
【００１４】
本発明によれば、書き込みトランジスタをＣＭＯＳトランジスタによって構成することにより、製造プロセスのばらつきに起因する移動度補正時間の画素ごとのばらつきを最小限に抑え、各画素ごとに最適な移動度補正時間Ｔを設定できることになるために、各画素について移動度補正を確実に行うことができる。これにより、書き込みトランジスタ２３の製造プロセスのばらつきに起因する輝度ムラを少なくできるために、良好な画質の表示画像を得ることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１６】
図１は、本発明の一実施形態に係るアクティブマトリクス型表示装置、例えば有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【００１７】
図１に示すように、本実施形態に係る有機ＥＬ表示装置１０は、画素（ＰＸＬＣ）２０が行列状（マトリクス状）に２次元配置されてなる画素アレイ部３０と、当該画素アレイ部３０の周辺に配置され、各画素２０を駆動する駆動部、即ち書き込み走査回路４０、電源走査回路５０および水平駆動回路６０とを有する構成となっている。
【００１８】
画素アレイ部３０には、ｍ行ｎ列の画素配列に対して、画素行ごとに走査線３１−１〜３１−ｍと電源供給線３２−１〜３２−ｍとが配線され、画素列ごとに信号線３３−１〜３３−ｎが配線されている。また、画素行ごとにインバータ３４−１〜３４−ｍが設けられている。
【００１９】
画素アレイ部３０は、通常、ガラス基板などの透明絶縁基板上に形成され、平面型（フラット型）のパネル構造となっている。画素アレイ部３０の各画素２０は、アモルファスシリコンＴＦＴ(Thin Film Transistor;薄膜トランジスタ)または低温ポリシリコンＴＦＴを用いて形成することができる。低温ポリシリコンＴＦＴを用いる場合には、走査回路４０、電源走査回路５０および水平駆動回路６０についても、画素アレイ部３０を形成するパネル（基板）上に実装することができる。
【００２０】
書き込み走査回路４０は、走査線３１−１〜３１−ｍに順次走査信号ＷＳＬ１〜ＷＳＬｍを供給して画素２０を行単位で線順次走査する。走査信号ＷＳＬ１〜ＷＳＬｍは、インバータ３４−１〜３４−ｍで極性反転されて各画素２０に供給される。電源走査回路５０は、書き込み走査回路４０による線順次走査に同期して、電源供給線３２−１〜３２−ｍに第１電位Ｖｃｃ＿Ｈとそれよりも低い第２電位Ｖｃｃ＿Ｌで切り替わる電源電圧を供給する。水平駆動回路６０は、信号線３３−１〜３３−ｎに対して輝度情報に応じた映像信号の信号電位Ｖｓｉｇと基準電位Ｖｏとを適宜供給する。ここで、第２電位Ｖｃｃ＿Ｌは、基準電位Ｖｏよりも十分に低い電位である。
【００２１】
（画素回路）
図２は、画素（画素回路）２０の具体的な構成例を示す回路図である。図２に示すように、画素２０は、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子、例えば有機ＥＬ素子３１を発光素子として有し、当該有機ＥＬ素子３１に加えて、駆動トランジスタ２２、書き込みトランジスタ２３および保持容量２４を有する構成となっている。
【００２２】
有機ＥＬ素子２１は、全ての画素２０に対して共通に配線された共通電源供給線３５にカソード電極が接続されている。駆動トランジスタ２２は、ソースが有機ＥＬ素子２１のアノード電極に接続され、ドレインが電源供給線３２（３２−１〜３２−ｍ）に接続されている。保持容量２４は、一端が駆動トランジスタ２２のゲートに接続され、他端が駆動トランジスタ２２のソース（有機ＥＬ素子２１のアノードノード）に接続されている。
【００２３】
書き込みトランジスタ２３は、互いに並列に接続されたＮ型ＭＯＳトランジスタ２３ｎとＰ型ＭＯＳトランジスタ２３ｐとからなるＣＭＯＳトランジスタによって構成され、信号線３３（３３−１〜３３−ｎ）と駆動トランジスタ２２のゲートとの間に接続されている。そして、Ｎ型ＭＯＳトランジスタ２３ｎのゲートには走査線３１（３１−１〜３１−ｍ）を介して走査信号ＷＳＬ（ＷＳＬ１〜ＷＳＬｍ）が印加され、Ｐ型ＭＯＳトランジスタ２３ｐのゲートには走査信号ＷＳＬ（ＷＳＬ１〜ＷＳＬｍ）がインバータ３４（３４−１〜３４−ｍ）で極性反転されて印加される。
【００２４】
かかる構成の画素２０において、書き込みトランジスタ２３は、書き込み走査回路４０から出力される走査信号ＷＳＬ（ＷＳＬ１〜ＷＳＬｍ）に応答して導通状態となることにより、信号線３３を通して水平駆動回路６０から供給される映像信号の信号電位Ｖｓｉｇをサンプリングして画素２０内に書き込む。この書き込まれた信号電位Ｖｓｉｇは、保持容量２４に保持される。
【００２５】
駆動トランジスタ２２は、電源供給線３２の電位が第１電位Ｖｃｃ＿Ｈにあるときに、当該電源供給線３２から電流の供給を受けて、保持容量２４に保持された信号電位Ｖｓｉｇに応じた駆動電流を有機ＥＬ素子２１に供給することによって当該有機ＥＬ素子２１を電流駆動する。
【００２６】
（閾値補正機能）
ここで、電源走査回路５０は、書き込みトランジスタ２３が導通した後で、水平駆動回路６０が信号線３３（３３−１〜３３−ｎ）に基準電位Ｖｏを供給している間に、電源供給線３２（３２−１〜３２−ｍ）の電位を第１電位Ｖｃｃ＿Ｈと第２電位Ｖｃｃ＿Ｌとの間で切り替える。この電源電位の切り替えにより、駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧が保持容量２４に保持される。
【００２７】
保持容量２４に駆動トランジスタ２２の閾値電圧Ｖｔｈに相当する電圧を保持するのは次の理由による。駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ２２の閾値電圧Ｖｔｈや移動度μなどの特性変動がある。この特性変動により、駆動用トランジスタ２２に同一のゲート電位を与えても、画素ごとにドレイン・ソース間電流（駆動電流）Ｉｄｓが変動し、発光輝度のばらつきとなって現れる。この閾値電圧Ｖｔｈの画素ごとのばらつきの影響をキャンセル（補正）するために、閾値電圧Ｖｔｈに相当する電圧を保持容量２４に保持するのである。
【００２８】
駆動トランジスタ２２の閾値電圧Ｖｔｈの補正は次のようにして行われる。すなわち、保持容量２４にあらかじめ閾値電圧Ｖｔｈを保持しておくことで、信号電圧Ｖｓｉｇによる駆動トランジスタ２２の駆動の際に、当該駆動トランジスタ２２の閾値電圧Ｖｔｈが保持容量２４に保持した閾値電圧Ｖｔｈに相当する電圧と相殺される、換言すれば、閾値電圧Ｖｔｈの補正が行われる。
【００２９】
これが閾値補正機能である。この閾値補正機能により、画素ごとに閾値電圧Ｖｔｈにばらつきや経時変化があったとしても、それらの影響を受けることなく、有機ＥＬ素子２１の発光輝度を一定に保つことができることになる。閾値補正の原理については後で詳細に説明する。
【００３０】
（移動度補正機能）
図２に示した画素２０は、上述した閾値補正機能に加えて、移動度補正機能を備えている。すなわち、水平駆動回路６０が映像信号の信号電位Ｖｓｉｇを信号線３３（３３−１〜３３−ｎ）に供給している期間で、かつ、書き込み走査回路４０から出力される走査信号ＷＳＬ（ＷＳＬ１〜ＷＳＬｍ）に応答して書き込みトランジスタ２３が導通する期間、即ち移動度補正期間において、保持容量２４に信号電位Ｖｓｉｇを保持する際に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す移動度補正が行われる。この移動度補正の具体的な原理および動作については後述する。
【００３１】
（ブートストラップ機能）
図２に示した画素２０はさらにブートストラップ機能も備えている。すなわち、水平駆動回路６０は、保持容量２４に信号電位Ｖｓｉｇが保持された段階で走査線３１（３１−１〜３１−ｍ）に対する走査信号ＷＳＬ（ＷＳＬ１〜ＷＳＬｍ）の供給を解除し、書き込みトランジスタ２３を非導通状態にして駆動トランジスタ２２のゲートを信号線３３（３３−１〜３３−ｎ）から電気的に切り離する。これにより、駆動トランジスタ２２のソース電位Ｖｓの変動にゲート電位Ｖｇが連動するために、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓを一定に維持することができる。
【００３２】
（回路動作）
次に、本実施形態に係る有機ＥＬ表示装置１０の回路動作について、図３のタイミングチャートを基に、図４および図５の動作説明図を用いて説明する。なお、図４および図５の動作説明図では、図面の簡略化のために、書き込みトランジスタ２３をスイッチのシンボルで図示している。また、有機ＥＬ素子２１は寄生容量を持っていることから、当該寄生容量Ｃｅｌについても図示している。
【００３３】
図３のタイミングチャートでは、時間軸を共通にして、走査線３１（３１−１〜３１−ｍ）の電位変化、電源供給線３２（３２−１〜３２−ｍ）の電位変化、駆動トランジスタ２２のゲート電位Ｖｇおよびソース電位Ｖｓの変化を表している。
【００３４】
＜発光期間＞
図３のタイミングチャートにおいて、時刻ｔ１以前は有機ＥＬ素子２１が発光状態にある（発光期間）。この発光期間では、電源供給線３２の電位が高電位Ｖｃｃ＿Ｈ（第１電位）にあり、図４（Ａ）に示すように、電源供給線３２から駆動トランジスタ２２を通して有機ＥＬ素子２１に駆動電流（ドレイン・ソース間電流）Ｉｄｓが供給されるため、有機ＥＬ素子２１が駆動電流Ｉｄｓに応じた輝度で発光する。
【００３５】
＜閾値補正準備期間＞
そして、時刻ｔ１になると線順次走査の新しいフィールドに入り、図４（Ｂ）に示すように、電源供給線３２の電位が高電位Ｖｃｃ＿Ｈ（第１電位）から信号線３３の基準電位Ｖｏよりも十分に低い電位Ｖｃｃ＿Ｌ（第２電位）に遷移すると、駆動トランジスタ２２のソース電位Ｖｓも低電位Ｖｃｃ＿Ｌに向けて下降を開始する。
【００３６】
次に、時刻ｔ２で書き込み走査回路４０から走査信号ＷＳＬが出力され、走査線３１の電位が高電位側に遷移することで、図４（Ｃ）に示すように、書き込みトランジスタ２３が導通状態となる。このとき、水平駆動回路６０から信号線３３に対して基準電位Ｖｏが供給されているために、駆動トランジスタ２２のゲート電位Ｖｇが基準電位Ｖｏになる。また、駆動トランジスタ２２のソース電位Ｖｓは、基準電位Ｖｏよりも十分に低い電位Ｖｃｃ＿Ｌにある。
【００３７】
ここで、低電位Ｖｃｃ＿Ｌ（第２電位）については、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが、当該駆動トランジスタ２２の閾値電圧Ｖｔｈよりも大きくなるように設定しておくこととする。このように、駆動トランジスタ２２のゲート電位Ｖｇを基準電位Ｖｏ、ソース電位Ｖｓを低電位Ｖｃｃ＿Ｌにそれぞれ初期化することで、閾値電圧補正動作の準備が完了する。
【００３８】
＜閾値補正期間＞
次に、時刻ｔ３で、図４（Ｄ）に示すように、電源供給線３２の電位が低電位Ｖｃｃ＿Ｌから高電位Ｖｃｃ＿Ｈに切り替わると、駆動トランジスタ２２のソース電位Ｖｓが上昇を開始する。やがて、駆動トランジスタ２２のゲート−ソース間電圧Ｖｇｓが当該駆動トランジスタ２２の閾値電圧Ｖｔｈになり、当該閾値電圧Ｖｔｈに相当する電圧が保持容量２４に書き込まれる。
【００３９】
ここでは、便宜上、閾値電圧Ｖｔｈに相当する電圧を保持容量２４に書き込む期間を閾値補正期間と呼んでいる。なお、この閾値補正期間において、電流が専ら保持容量２４側に流れ、有機ＥＬ素子２１側には流れないようにするために、有機ＥＬ素子２１がカットオフ状態となるように共通電源供給線３５の電位を設定しておくこととする。
【００４０】
次に、時刻ｔ４で書き込み走査回路４０からの走査信号ＷＳＬの出力が停止し、走査線３１の電位が低電位側に遷移することで、図５（Ａ）に示すように、書き込みトランジスタ２３が非導通状態となる。このとき、駆動トランジスタ２２のゲートがフローティング状態になるが、ゲート−ソース間電圧Ｖｇｓが駆動トランジスタ２２の閾値電圧Ｖｔｈに等しいために、当該駆動トランジスタ２２はカットオフ状態にある。したがって、ドレイン−ソース間電流Ｉｄｓは流れない。
【００４１】
＜書き込み期間／移動度補正期間＞
次に、時刻ｔ５で、図５（Ｂ）に示すように、信号線３３の電位が基準電位Ｖｏから映像信号の信号電位Ｖｓｉｇに切り替わる。続いて、時刻ｔ６で、書き込み走査回路４０から再び走査信号ＷＳＬが出力され、走査線３１の電位が高電位側に遷移することで、図５（Ｃ）に示すように、書き込みトランジスタ２３が導通状態になって映像信号の信号電位Ｖｓｉｇをサンプリングする。
【００４２】
この書き込みトランジスタ２３による信号電位Ｖｓｉｇのサンプリングにより、駆動トランジスタ２２のゲート電位Ｖｇが信号電位Ｖｓｉｇとなる。このとき、有機ＥＬ素子２１は始めカットオフ状態（ハイインピーダンス状態）にあるために、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓは有機ＥＬ素子２１の寄生容量Ｃｅｌに流れ込み、よって寄生容量Ｃｅｌの充電が開始される。
【００４３】
有機ＥＬ素子２１の寄生容量Ｃｅｌの充電により、駆動トランジスタ２２のソース電位Ｖｓが上昇を開始し、やがて駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈ−ΔＶとなる。すなわち、ソース電位Ｖｓの上昇分ΔＶは、保持容量２４に保持された電圧（Ｖｓｉｇ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量２４の充電電荷を放電するように作用し、負帰還がかけられたことになる。したがって、ソース電位Ｖｓの上昇分ΔＶは負帰還の帰還量となる。
【００４４】
このように、駆動トランジスタ２２に流れるドレイン−ソース間電流Ｉｄｓを当該駆動トランジスタ２２のゲート入力に、即ちゲート‐ソース間電圧Ｖｇｓに負帰還することにより、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓの移動度μに対する依存性を打ち消す、即ち移動度μの画素ごとのばらつきを補正する移動度補正が行われる。
【００４５】
より具体的には、映像信号の信号電位Ｖｓｉｇが高いほどドレイン−ソース間電流Ｉｄｓが大きくなるために、負帰還の帰還量（補正量）ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行える。また、映像信号の信号電位Ｖｓｉｇを一定とした場合、駆動トランジスタ２２の移動度μが大きいほど負帰還の帰還量ΔＶの絶対値も大きくなるために、画素ごとの移動度μのばらつきを取り除くことができる。
【００４６】
＜発光期間＞
次に、時刻ｔ７で書き込み走査回路４０からの走査信号ＷＳＬの出力が停止し、走査線３１の電位が低電位側に遷移することで、図５（Ｄ）に示すように、書き込みトランジスタ２３が非導通状態となる。これにより、駆動トランジスタ２２のゲートは信号線３３から切り離される。これと同時に、ドレイン−ソース間電流Ｉｄｓが有機ＥＬ素子２１に流れ始めることにより、有機ＥＬ素子２１のアノード電位はドレイン−ソース間電流Ｉｄｓに応じて上昇する。
【００４７】
有機ＥＬ素子２１のアノード電位の上昇は、即ち駆動トランジスタ２２のソース電位Ｖｓの上昇に他ならない。駆動トランジスタ２２のソース電位Ｖｓが上昇すると、保持容量２４のブートストラップ動作により、駆動トランジスタ２２のゲート電位Ｖｇも連動して上昇する。このとき、ゲート電位Ｖｇの上昇量はソース電位Ｖｓの上昇量に等しくなる。故に、発光期間中駆動トランジスタ２２のゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。
【００４８】
（閾値補正の原理）
ここで、駆動トランジスタ２２の閾値補正の原理について説明する。駆動トランジスタ２２は、飽和領域で動作するように設計されているために定電流源として動作する。これにより、有機ＥＬ素子２１には駆動トランジスタ２２から、次式（２）で与えられる一定のドレイン・ソース間電流（駆動電流）Ｉｄｓが供給される。
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−Ｖｔｈ）2   ……（２）
ここで、Ｗは駆動トランジスタ２２のチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量である。
【００４９】
図６に、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓ対ゲート・ソース間電圧Ｖｇｓの特性を示す。この特性図に示すように、駆動トランジスタ２２の閾値電圧Ｖｔｈのばらつきに対する補正を行わないと、閾値電圧ＶｔｈがＶｔｈ１のとき、ゲート・ソース電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ１になるのに対して、閾値電圧ＶｔｈがＶｔｈ２（Ｖｔｈ２＞Ｖｔｈ１）のとき、同じゲート−ソース間電圧Ｖｇｓに対応するドレイン−ソース間電流ＩｄｓがＩｄｓ２（Ｉｄｓ２＜Ｉｄｓ）になる。すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈが変動すると、ゲート−ソース間電圧Ｖｇｓが一定であってもドレイン−ソース間電流Ｉｄｓが変動する。
【００５０】
これに対して、上記構成の画素（画素回路）２０では、先述したように、発光時の駆動トランジスタ２２のゲート−ソース間電圧ＶｇｓがＶｉｎ＋Ｖｔｈ−ΔＶであるために、これを式（３）に代入すると、ドレイン−ソース間電流Ｉｄｓは、
Ｉｄｓ＝（１／２）・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｉｎ−ΔＶ）2     ……（３）
で表される。
【００５１】
すなわち、駆動トランジスタ２２の閾値電圧Ｖｔｈの項がキャンセルされており、駆動トランジスタ２２から有機ＥＬ素子２１に供給されるドレイン−ソース間電流Ｉｄｓは、駆動トランジスタ２２の閾値電圧Ｖｔｈに依存しない。その結果、駆動トランジスタ２２の製造プロセスのばらつきや経時変化により、各画素ごとに駆動トランジスタ２２の閾値電圧Ｖｔｈが変動しても、ドレイン−ソース間電流Ｉｄｓが変動しないために、有機ＥＬ素子２１の発光輝度も変動しない。
【００５２】
（移動度補正の原理）
次に、駆動トランジスタ２２の移動度補正の原理について説明する。図７に、駆動トランジスタ２２の移動度μが相対的に大きい画素Ａと、駆動トランジスタ２２の移動度μが相対的に小さい画素Ｂとを比較した状態で特性カーブを示す。駆動トランジスタ２２をポリシリコン薄膜トランジスタなどで構成した場合、画素Ａや画素Ｂのように、画素間で移動度μがばらつくことは避けられない。
【００５３】
画素Ａと画素Ｂで移動度μにばらつきがある状態で、例えば両画素Ａ，Ｂに同レベルの入力信号電位Ｖｓｉｇを書き込んだ場合に、何ら移動度μの補正を行わないと、移動度μの大きい画素Ａに流れるドレイン−ソース間電流Ｉｄｓ１′と移動度μの小さい画素Ｂに流れるドレイン−ソース間電流Ｉｄｓ２′との間には大きな差が生じてしまう。このように、移動度μのばらつきに起因してドレイン−ソース間電流Ｉｄｓに画素間で大きな差が生じると、画面のユニフォーミティを損なうことになる。
【００５４】
ここで、先述した式（１）のトランジスタ特性式から明らかなように、移動度μが大きいとドレイン−ソース間電流Ｉｄｓが大きくなる。したがって、負帰還における帰還量ΔＶは移動度μが大きくなるほど大きくなる。図７に示すように、移動度μの大きな画素Ａの帰還量ΔＶ１は、移動度の小さな画素Ｖの帰還量ΔＶ２に比べて大きい。そこで、移動度補正動作によって駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを入力信号電圧Ｖｓｉｇ側に負帰還させることで、移動度μが大きいほど負帰還が大きくかかることになるために、移動度μのばらつきを抑制することができる。
【００５５】
具体的には、移動度μの大きな画素Ａで帰還量ΔＶ１の補正をかけると、ドレイン−ソース間電流ＩｄｓはＩｄｓ１′からＩｄｓ１まで大きく下降する。一方、移動度μの小さな画素Ｂの帰還量ΔＶ２は小さいために、ドレイン−ソース間電流ＩｄｓはＩｄｓ２′からＩｄｓ２までの下降となり、それ程大きく下降しない。結果的に、画素Ａのドレイン−ソース間電流Ｉｄｓ１と画素２のドレイン−ソース間電流Ｉｄｓ２とはほぼ等しくなるために、移動度μのばらつきが補正される。
【００５６】
以上をまとめると、移動度μの異なる画素Ａと画素Ｂがあった場合、移動度μの大きい画素Ａの帰還量ΔＶ１は移動度μの小さい画素Ｂの帰還量ΔＶ２に比べて小さくなる。つまり、移動度μが大きい画素ほど帰還量ΔＶが大きく、ドレイン−ソース間電流Ｉｄｓの減少量が大きくなる。すなわち、駆動トランジスタ２２のドレイン−ソース間電流Ｉｄｓを入力信号電圧Ｖｓｉｇ側に負帰還させることで、移動度μの異なる画素のドレイン−ソース間電流Ｉｄｓの電流値が均一化され、その結果、移動度μのばらつきを補正することができる。
【００５７】
ここで、書き込みトランジスタ２３をＮ型ＭＯＳトランジスタ単独で構成した場合の移動度補正期間について考える。移動度補正期間は、書き込みトランジスタ２３の導通期間（オン期間）によって決まる。そして、図８に示すように、Ｎ型ＭＯＳトランジスタがディプリーションであれば（Ａ）移動度補正時間Ｔ１が長く、Ｎ型ＭＯＳトランジスタがエンハンスメントであれば（Ｂ）移動度補正時間Ｔ２が短くなる。
【００５８】
図９に、製造プロセスのばらつきに伴うＮ型ＭＯＳトランジスタの閾値電圧Ｖｔｈと移動度μとの関係を示す。図９に示すように、一般にＮ型ＭＯＳトランジスタにおいて、閾値電圧Ｖｔｈがエンハンスメントのとき移動度μが小さく、閾値電圧Ｖｔｈがディプリーションのとき移動度μが大きい。
【００５９】
また、移動度補正において、駆動トランジスタ２２の移動度μが大きい場合は移動度の補正速度が速く、駆動トランジスタ２２の移動度μが小さい場合は移動度の補正速度が遅い。したがって、移動度μが大きい場合は移動度補正時間Ｔが短く、移動度μが小さい場合は移動度補正時間Ｔが長いことが、移動度補正を正確に行う条件である。
【００６０】
これに対して、書き込みトランジスタ２３をＮ型ＭＯＳトランジスタ単独で構成した場合には、図８および図９から明らかなように、製造プロセスのばらつきによってＮ型ＭＯＳトランジスタの移動度μが大きい場合は移動度補正時間Ｔが長く、Ｎ型ＭＯＳトランジスタの移動度μが小さい場合は移動度補正時間Ｔが短いことになり、移動度補正の上記条件に相反することになる。
【００６１】
換言すると、書き込みトランジスタ２３をＮ型ＭＯＳトランジスタ単独で構成した場合に、製造プロセスのばらつきによってＮ型ＭＯＳトランジスタの特性にばらつきがあると、書き込みトランジスタ２３の導通時間が画素ごとにばらつくことになるために、移動度補正時間Ｔも画素ごとにばらつき、その結果、移動度補正にも画素ごとのばらつきが生じて輝度ムラが発生することになる。
【００６２】
そこで、本実施形態に係る有機ＥＬ表示装置１０では、図２に示すように、書き込みトランジスタ２３として、互いに並列に接続されたＮ型ＭＯＳトランジスタ２３ｎとＰ型ＭＯＳトランジスタ２３ｐとからなるＣＭＯＳトランジスタ（ＣＭＯＳトランスファスイッチ）を用いた構成を採っている。
【００６３】
図１０は、Ｎ型ＭＯＳトランジスタとＰ型ＭＯＳトランジスタのドレイン−ソース間電流Ｉｄｓ対ドレイン−ソース間電圧Ｖｇｓの特性図である。この特性図から明らかなように、Ｎ型ＭＯＳトランジスタとＰ型ＭＯＳトランジスタとの間には、Ｎ型がエンハンスメントのとき、Ｐ型がディプリーションであり、Ｎ型がディプリーションのとき、Ｐ型がエンハンスメントであるという、特性上相反する関係がある。
【００６４】
本実施形態に係る有機ＥＬ表示装置１０では、この相反する特性を利用し、ＣＭＯＳトランジスタによって書き込みトランジスタ２３を構成しているために、当該書き込みトランジスタ２３の導通時間によって決まる移動度補正時間Ｔには次の関係が成り立つ。
【００６５】
すなわち、書き込みトランジスタ２３を構成する一方のＮ型ＭＯＳトランジスタ２３ｎがディプリーションであれば移動度補正動作の開始が早いが、もう一方のＰ型ＭＯＳトランジスタ２３ｐが製造上エンハンスメントであるため移動度補正動作の終了が早くなり、逆に、一方のＮ型ＭＯＳトランジスタ２３ｎがエンハンスメントであれば移動度補正動作の開始が遅いが、もう一方のＰ型ＭＯＳトランジスタ２３ｐが製造上ディプリーションであるため移動度補正動作の終了が遅くなるために、いずれの場合にも移動度補正時間はほぼ一定となる。
【００６６】
したがって、図１１に示すように、製造プロセスのばらつきにより、Ｎ型ＭＯＳトランジスタ２３ｎがディプリーション、Ｐ型ＭＯＳトランジスタ２３ｐがエンハンスメントの特性（Ａ）あっても、Ｎ型ＭＯＳトランジスタ２３ｎがエンハンスメント、Ｐ型ＭＯＳトランジスタ２３ｐがディプリーションの特性（Ｂ）であっても、移動度補正時間Ｔ（Ｔ１／Ｔ２）のばらつきは、書き込みトランジスタ２３をＮ型ＭＯＳトランジスタ単独で構成する場合よりも少なくなる。
【００６７】
これにより、製造プロセスのばらつきに起因する移動度補正時間Ｔの画素ごとのばらつきを最小限に抑え、各画素ごとに最適な移動度補正時間Ｔ（Ｔ１／Ｔ２）を設定できることになるために、各画素について移動度補正を確実に行うことができる。その結果、書き込みトランジスタ２３の製造プロセスのばらつきに起因する輝度ムラを、書き込みトランジスタ２３をＮ型ＭＯＳトランジスタ単独で構成する場合よりも少なくできるために、良好な画質の表示画像を得ることができる。
【００６８】
（変形例）
ところで、図９に示した製造プロセスのばらつきに伴うＮ型ＭＯＳトランジスタの閾値電圧Ｖｔｈと移動度μとの関係は、駆動トランジスタ２２および書き込みトランジスタ２３の双方について共通に言えることである。そして、駆動トランジスタ２２と書き込みトランジスタ２３とは画素内に近接して配置されるので、両者について特性ばらつきは同様であると見なすことができる。
【００６９】
このことから、駆動トランジスタ２２をＮ型ＭＯＳトランジスタで構成した場合において、書き込みトランジスタ２３をＰ型ＭＯＳトランジスタ単独で構成するようにしても、Ｎ型ＭＯＳトランジスタからなる駆動トランジスタ２２とＰ型ＭＯＳトランジスタからなる書き込みトランジスタ２３とは、図１０に示したドレイン−ソース間電流Ｉｄｓ対ドレイン−ソース間電圧Ｖｇｓの特性を示し、両者間に相補的な特性関係が成り立つために、書き込みトランジスタ２３をＣＭＯＳトランジスタで構成した場合と同様の作用効果を得ることができる。
【００７０】
なお、上記実施形態では、有機ＥＬ素子２１を駆動する駆動トランジスタ２２と、入力信号電圧Ｖｓｉｇをサンプリングして画素内に書き込む書き込みトランジスタ２３と、駆動トランジスタ２２のゲートとソースとの間に接続され、書き込みトランジスタ２３によって書き込まれた入力信号電圧Ｖｓｉｇを保持する保持容量２４と含む回路構成の画素回路２０を有する有機ＥＬ表示装置１０に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではない。
【００７１】
すなわち、駆動トランジスタ２２と電源配線との間に接続され、当該電源配線から駆動トランジスタ２２に対して選択的に駆動電流を供給するための動作をなすスイッチングトランジスタを有する構成の画素回路や、適宜導通状態になることにより、有機ＥＬ素子２１の電流駆動に先立って駆動トランジスタ２２の閾値電圧Ｖｔｈを検知し、この検知した閾値電圧Ｖｔｈを保持容量２４に保持するための動作をなすスイッチングトランジスタをさらに有する画素回路などを有する有機ＥＬ表示装置の場合にも、移動度補正時間は書き込みトランジスタ２２の導通期間で決まることになるために、書き込みトランジスタ２２をＣＭＯＳトランジスタによって構成することにより、上記実施形態と同様の作用効果を得ることができる。
【００７２】
また、上記実施形態では、画素回路２０の電気光学素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、デバイスに流れる電流値に応じて発光輝度が変化する電流駆動型の電気光学素子（発光素子）を用いた表示装置全般に対して適用可能である。
【図面の簡単な説明】
【００７３】
【図１】本発明の一実施形態に係る有機ＥＬ表示装置の構成の概略を示すシステム構成図である。
【図２】画素（画素回路）の具体的な構成例を示す回路図である。
【図３】本発明の一実施形態に係る有機ＥＬ表示装置の動作説明に供するタイミングチャートである。
【図４】本発明の一実施形態に係る有機ＥＬ表示装置の回路動作の説明図（その１）である。
【図５】本発明の一実施形態に係る有機ＥＬ表示装置の回路動作の説明図（その２）である。
【図６】駆動トランジスタの閾値電圧Ｖｔｈのばらつきに起因する課題の説明に供する特性図である。
【図７】駆動トランジスタの移動度μのばらつきに起因する課題の説明に供する特性図である。
【図８】書き込みトランジスタをＮ型ＭＯＳトランジスタ単独で構成したときの閾値電圧Ｖｔｈと移動度補正期間との関係を示す波形図である。
【図９】製造プロセスのばらつきに伴うＮ型ＭＯＳトランジスタの閾値電圧Ｖｔｈと移動度μとの関係を示す図である。
【図１０】Ｎ型ＭＯＳトランジスタとＰ型ＭＯＳトランジスタのドレイン−ソース間電流Ｉｄｓ対ドレイン−ソース間電圧Ｖｇｓの特性図である。
【図１１】書き込みトランジスタをＣＭＯＳトランジスタで構成したときの閾値電圧Ｖｔｈと移動度補正期間との関係を示す波形図である。
【符号の説明】
【００７４】
１０…有機ＥＬ表示装置、２０…画素（画素回路）、２１…有機ＥＬ素子、２２…駆動トランジスタ、２３…書き込みトランジスタ、２３ｎ…Ｎ型ＭＯＳトランジスタ、２３ｐ…Ｐ型ＭＯＳトランジスタ、２４…保持容量、３０…画素アレイ部、３１（３１−１〜３１−ｍ）…走査線、３２（３２−１〜３２−ｍ）…電源供給線、３３（３３−１〜３３−ｎ）…信号線、３４（３４−１〜３４−ｍ）…インバータ、３５…共通電源供給線、４０…書き込み走査回路、５０…電源走査回路、６０…水平駆動回路
【図１】
2008083107.tif 000003
【図２】
2008083107.tif 000004
【図３】
2008083107.tif 000005
【図４】
2008083107.tif 000006
【図５】
2008083107.tif 000007
【図６】
2008083107.tif 000008
【図７】
2008083107.tif 000009
【図８】
2008083107.tif 000010
【図９】
2008083107.tif 000011
【図１０】
2008083107.tif 000012
【図１１】
2008083107.tif 000013