(57)【要約】【課題】簡単な構成で、かつトータルのインダクタンスを低減することにより、電流遮断時のスイッチ両端に発生する電圧の跳ね上がりを抑制できる半導体スイッチ装置を得る。【解決手段】半導体スタックＰＳに対して近接配置し、体ＰＳに接続されている正側母線Ｐ又は負側母線Ｎ以外の負側母線Ｎ又は正側母線Ｐからなり、断面矩形状であって、その軸方向長さがＰＳの軸方向長さと略等しい長さのリターン母線を備え、リターン母線は断面矩形状であって、かつリターン母線の対角線の交点を含む垂直面と、半導体スタックの軸心を含む垂直面とが、互いに平行になるように配設し、正側母線又は前記負側母線及び前記リターン母線にそれぞれ生ずる磁束を打消すようにしたものである。【選択図】    図１
2008301089.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１個の平型円形半導体を圧接構造とした半導体スタックを、電気的に接続する直流電源の正側母線又は負側母線と、
前記半導体スタックに接続されている前記正側母線又は前記負側母線以外の前記負側母線又は前記正側母線からなるリターン母線と、
前記リターン母線と前記正側母線又は負側母線の間に設けた還流回路とからなり、
前記正側母線又は前記負側母線の一端と、前記リターン母線の一端の間に接続する電源と、
前記正側母線又は前記負側母線の他端と、前記リターン母線の他端の間に接続する負荷との間に流れる電流を、遮断する半導体スイッチ装置において、
前記リターン母線は断面矩形状であって、かつ前記リターン母線の対角線の交点を含む垂直面と、前記半導体スタックの軸心を含む垂直面とが、互いに平行になるように配設し、前記正側母線又は前記負側母線及び前記リターン母線にそれぞれ生ずる磁束を打消すようにしたことを特徴とする半導体スイッチ装置。
【請求項２】
前記半導体スタックの軸心を含む垂直面と、この垂直面と平行でかつ前記リターン母線の対角線の交点を含む垂直面の長さ寸法Ｗは、前記半導体スタックの直径寸法Ｄより大きくするか、又は寸法Ｗと寸法Ｄが等しくなるように形成したことを特徴とする請求項１記載の半導体スイッチ装置。
【請求項３】
前記リターン母線と、前記半導体スタックの間に空気より大きな絶縁耐力を持つ絶縁体を設け、前記リターン母線と前記半導体スタックとの磁気的結合を強化し、前記リターン母線と前記半導体スタックの間に生じるトータルのインダクタンスを減らすように構成したことを特徴とする請求項１記載の半導体スイッチ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば高周波増幅管（クライストロン）に適用され、高電圧例えば１０ＫＶクラスの電圧が印加され、大電流例えば２０００Ａ程度の電流を遮断する半導体スイッチ装置に関する。
【背景技術】
【０００２】
従来、例えば加速器に適用され、高電圧・大電流で高速のスイッチング動作に適したものであって、多直列に接続された半導体素子のインダクタンスを低減する半導体スイッチ装置として、次のように構成したものが特許文献１に記載されている。すなわち、複数の半導体スイッチ素子と放熱フィンを交互に積層した直列回路と、その周囲に円筒状に配置した複数の導体を一端において直列接続した第１スイッチモジュールと、第１スイッチモジュールとはその極性を逆極性とした半導体スイッチ素子と放熱フィンを交互に積層した直列回路の第２スイッチモジュールと、前記各スイッチモジュールの円筒状に配置した導体端部間を接続したものである。具体的には、リターン側の導体を同軸構造とし、磁束を打ち消しあうことにより、低インダクタンス化を図ると共に、スイッチ全長の１／２の点で折り返し絶縁耐性を低減している。
【０００３】
このように、特許文献１の発明は、第１スイッチモジュール及び第２スイッチモジュールの素子極性を逆極性にして接続したので、高電圧で高速のスイッチング動作に適したコンパクトな半導体スイッチ装置を提供できる。
【特許文献１】特開平８-２４２１４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前述した特許文献１の発明を発展させて実用化する上では、いくつかの技術的課題があり、その一つとして簡単な構成で、かつトータルのインダクタンスが低減できるものが望まれている。
【０００５】
本発明は、簡単な構成で、かつトータルのインダクタンスを低減することにより、電流遮断時のスイッチ両端に発生する電圧の跳ね上がりを抑制することができる半導体スイッチ装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
前記目的を達成するため、請求項１に対応する発明は、少なくとも１個の平型円形半導体を圧接構造とした半導体スタックを、電気的に接続する直流電源の正側母線又は負側母線と、前記半導体スタックに接続されている前記正側母線又は前記負側母線以外の前記負側母線又は前記正側母線からなるリターン母線と、前記リターン母線と前記正側母線又は負側母線の間に設けた還流回路とからなり、前記正側母線又は前記負側母線の一端と、前記リターン母線の一端の間に接続する電源と、前記正側母線又は前記負側母線の他端と、前記リターン母線の他端の間に接続する負荷との間に流れる電流を、遮断する半導体スイッチ装置において、前記リターン母線は断面矩形状であって、かつ前記リターン母線の対角線の交点を含む垂直面と、前記半導体スタックの軸心を含む垂直面とが、互いに平行になるように配設し、前記正側母線又は前記負側母線及び前記リターン母線にそれぞれ生ずる磁束を打消すようにした半導体スイッチ装置である。
【発明の効果】
【０００７】
本発明によれば、簡単な構成で、かつトータルのインダクタンスを低減することにより、電流遮断時のスイッチ両端に発生する電圧の跳ね上がりを抑制することができる半導体スイッチ装置を提供できる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施形態について図面を参照して説明する。図１は本発明の半導体スイッチ装置の主回路を示すもので、これは少なくとも１個（ここでは６個）の自己消弧型であって平型円形半導体素子Ｅ１、Ｅ２、Ｅ３、Ｅ４、Ｅ５、Ｅ６（総称してＥ）を電気的に直列に接続し、かつ各半導体素子Ｅ１〜Ｅ６の間及び端部には冷媒式例えば水冷式の例えば銅製の放熱フィンＦ１、Ｆ２、Ｆ３、Ｆ４、Ｆ５、Ｆ６、Ｆ７、各半導体素子Ｅ１〜Ｅ６の間に圧接力を与えるためのばね（図示しない）をそれぞれ設けた状態でこれらを連結棒で一体にした圧接構造の半導体スタックＰＳと、各半導体素子Ｅ１〜Ｅ６のコレクタ及びエミッタにそれぞれ電気的に並列接続したスナバ回路例えばスナバコンデンサＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６（総称してＣ）と、このスナバコンデンサ付の半導体スタックＰＳ（例えば正側母線Ｐを兼ねている）の一方の端子である入力端子ＰＩと、負側母線Ｎの一方の端子である入力端子ＮＩに例えば直流電源Ｓを接続し、半導体スタックＰＳの他方の端子である出力端子ＰＯと、負側母線Ｎの他方の端子である出力端子ＮＯに負荷Ｌ例えば高周波増幅管を接続したものである。なお、直流電源Ｓは、コンデンサと、このコンデンサを充電する充電器から構成されている。
【０００９】
そして、半導体スタックＰＳを、電気的に接続する直流電源Ｓの正側母線Ｐ又は負側母線Ｎと、半導体スタックＰＳに接続されている正側母線Ｐ又は負側母線Ｎ以外の負側母線Ｎ又は正側母線Ｐからなるリターン母線と、リターン母線と正側母線Ｐ又は負側母線Ｎの間に設けられ、スイッチの出力端子ＰＯ及びＮＯを接続点とした還流回路Ｋを備え、正側母線Ｐ又は負側母線Ｎの一端と、リターン母線の一端の間に接続する直流電源Ｓと、正側母線Ｐ又は負側母線Ｎの他端と、リターン母線の他端の間に接続する負荷Ｌとの間に流れる電流を、遮断する半導体スイッチ装置である。
【００１０】
次に、本発明の特徴的構成について、図２〜図５を参照して説明する。すなわち、リターン母線（ここでは負側母線Ｎ）は断面矩形状であって、かつリターン母線の対角線の交点を含む垂直面と、半導体スタックＰＳの軸心を含む垂直面とが、互いに平行になるように配設し、正側母線Ｐ及びリターン母線にそれぞれ生ずる磁束を打消すようにしたものである。
【００１１】
具体的には、正側母線Ｐ及びリターン母線は互いに平行でかつ両者の電流方向が逆方向になるように構成されている。この結果、正側母線Ｐ及びリターン母線に生じる互いの磁束を打ち消しあうことができ、トータルのインダクタンスを低減できる。なお、出力端子ＰＯ及びＮＯと負荷Ｌとの間のインダクタンスは還流回路Ｋに電流が還流するため、遮断時の電圧の跳ね上がりには影響を与えないため、問題点としない。
【００１２】
さらに、据付面に配設した設置板Ｂに碍子を設け、この碍子の上に設置板Ｂに対して、略平行に半導体スタックＰＳを配置し、半導体スタックＰＳの一方の側方に、後述する少なくとも２個（ここでは６個）のスナバコンデンサＣを支持するためのラックＲを配置し、ラックＲを設置板Ｂに碍子Ｇを介して固定している。
【００１３】
ラックＲには、垂直方向に配設する連結板ｒ３と、連結板ｒ３の上側端部及び下側端部には、それぞれ水平方向に連結した上側コンデンサ据付板ｒ２及び下側コンデンサ据付板ｒ１を備え、上側コンデンサ据付板ｒ２にはスナバコンデンサＣ２、Ｃ４、Ｃ６（図２の実線で示すもの）を互いに間隔を存して配置固定し、また下側コンデンサ据付板ｒ１にはスナバコンデンサＣ１、Ｃ３、Ｃ５（図２の２点鎖線で示すもの）を互いに間隔を存して配置固定してある。なお、図２に示すように、上方側のスナバコンデンサＣ２、Ｃ４、Ｃ６と、下方側のスナバコンデンサＣ１、Ｃ３、Ｃ５は、垂直方向（図２の紙面方向）に重ねた場合、各スナバコンデンサＣは図２の短手方向の幅寸法は約１／３ずつずれている。
【００１４】
そして、各スナバコンデンサＣ２、Ｃ４、Ｃ６、Ｃ１、Ｃ３、Ｃ５（これらの総称をＣとする）にそれぞれ有する入側端子及び出側端子と、各半導体素子Ｅ１〜Ｅ６のコレクタ又はアノード及びエミッタ又はカソードとをそれぞれ接続するＬ入側接続導体ＩＣ及び出側接続導体ＯＣは、互いに略平行であって、入側接続導体ＩＣ及び出側接続導体ＯＣに生じるインダクタンスが相殺されるように構成してある。この場合、各入側接続導体ＩＣ及び各出側接続導体ＯＣの一方の端部（半導体スタックＰＳ側の端部）は、それぞれＬ形に折り曲げられ、半導体スタックＰＳの一方の側面であって半導体素子Ｅ１〜Ｅ６の両側にある放熱フィンＦ１〜Ｆ７にそれぞれ例えばねじにより接続している。この結果、スナバコンデンサＣ１〜Ｃ６と、半導体素子Ｅ１〜Ｅ６の電気的接続は、銅製の放熱フィンＦ１〜Ｆ７を介してそれぞれなされ、図１のような主回路となる。
【００１５】
さらに、半導体スタックＰＳにおけるスナバコンデンサＣの配置されていない側方であって半導体スタックＰＳに対して平行で、半導体スタックＰＳに接続されている正側母線Ｐ又は負側母線Ｎ以外の負側母線Ｎ又は正側母線Ｐを近接配置し、正側母線Ｐ及び負側母線Ｎの両端部には、例えば図５に示すように入力端子ＰＩ、ＮＩを垂直方向に配設し、出力端子ＰＯ、ＮＯ（図５では示しておらず、スナバコンデンサＣ２、Ｃ４、Ｃ６及び上側コンデンサ据付板ｒ２によって隠れた位置にある）を、入力端子ＰＩ、ＮＩと同様に垂直方向に配設してある。なお、入力端子ＰＩ、ＮＩに直流電源Ｓを接続し、また出力端子ＰＯ、ＮＯに負荷Ｌを接続することは前述した通りである。
【００１６】
そして、各半導体素子Ｅをターンオフ及びターンオンさせるゲート駆動回路を含んだゲート（又はベース）電源パネルＧＰを、以下に述べる位置に配置する。すなわち、図２及び図４に示すようにスナバコンデンサＣの配置されていない側であって半導体スタックＰＳに対して平行に配置され、半導体スタックＰＳに接続されている正側母線Ｐ又は負側母線Ｎ以外の負側母線Ｎ側又は正側母線Ｐ側に、ゲート駆動回路を設けたものである。具体的には、ゲート電源パネルＧＰは図４に示すように設置板Ｂの上であってスナバコンデンサＣのラックＲの設置位置とは反対側（半導体スタックＰＳを挟んで反対側）に設けたもので、各半導体素子Ｅのゲート（又はベース）駆動回路の構成部品を搭載したゲート（又はベース）電源パネルＧＰである。
【００１７】
なお、図４及び図５においてＩは絶縁板、ＷＰは冷却水パイプである。図５は分かり易くするため半導体スタックＰＳの端部にある円板状の端板を省略してある。
【００１８】
以上述べた実施形態によれば、半導体素子として自己消弧型半導体素子を用いても、簡単な構成で、トータルのインダクタンスを低減できる半導体スイッチ装置を提供できる。
【００１９】
さらに、半導体スタックＰＳを設置板Ｂにおける任意の位置に対して略平行に配置し、各スナバコンデンサＣを半導体スタックＰＳの軸方向と直交する方向であって、スナバコンデンサＣの少なくとも１個（ここでは３個で、上側のスナバコンデンサＣ２、Ｃ４、Ｃ６と、下側のスナバコンデンサＣ１、Ｃ３、Ｃ５である）を設置板Ｂに対して上下に配置した。
【００２０】
また、各スナバコンデンサＣの入側端子及び出側端子と各半導体素子Ｅのコレクタ又はアノード及びエミッタ又はカソードとをそれぞれ接続する入側接続導体ＩＣ及び出側接続導体ＯＣは、互いに略平行であって、入側接続導体ＩＣ及び出側接続導体ＯＣ間に生じる磁束が相殺されるように構成したものである。
【００２１】
図４に示すように、前述の半導体スタックＰＳの軸心を含む垂直面と、この垂直面と平行でかつリターン母線（実施形態では負側母線Ｎ）の対角線の交点を含む垂直面の長さ寸法Ｗは、半導体スタックＰＳの直径寸法Ｄより大きくするか、又は寸法Ｗと寸法Ｄが等しくなるように形成してもよい。このように構成すると、前述の半導体スタックＰＳを平行導体の片側としてみなすことができ、リターン側導体との磁束打ち消しの効果が増加するため、トータルのインダクタンスをさらに低減できる。
【００２２】
また、リターン母線（実施形態では負側母線Ｎ）と、半導体スタックＰＳの間に空気より大きな絶縁耐力を持つ絶縁体Ｉを設け、半導体スタックＰＳとリターン母線と間隔を縮めることにより、リターン母線と半導体スタックＰＳとの磁気的結合を強化することで、リターン母線と半導体スタックＰＳに生じる磁束の打ち消しの効果が増加するため、トータルのインダクタンスを減らすことができる。
【００２３】
本発明は以上述べた実施形態に限定されず、種々変形して実施できる。前述の実施形態では、負側母線Ｎからなるリターン母線と、これと電気的に接続する電源の正側母線Ｐが平行でかつ電流方向が逆方向となるものについて説明したが、これを半導体スタックＰＳに負側母線Ｎを接続し、リターン母線は正側母線Ｐとした場合でも前述の実施形態と同様な効果が得られる。
【００２４】
また、前述の実施形態では、半導体スタックＰＳとして平型半導体素子Ｅと冷媒式例えば水冷式の放熱フィンＦを交互に組み合わせたものを例に挙げたが、冷媒式の放熱フィンＦの代わりに例えば銅製の導電板片を設けるようにしてもよい。さらに、前述の実施形態の半導体素子Ｅとしては、例えばＩＥＧＴ（Injection Enhanced Gate Transistor）を使用したが、これに限らず他の自己消弧型半導体素子であってもよい。
【００２５】
また、前述の実施形態では、各半導体素子に電気的に並列に接続するスナバ回路としてスナバコンデンサを例に挙げて説明したが、これに限らずスナバコンデンサとスナバ抵抗の直列回路又はスナバダイオードとスナバ抵抗を並列接続し、かつこれにスナバコンデンサを直列接続したもののいずれかであってもよい。
【図面の簡単な説明】
【００２６】
【図１】本発明の半導体スイッチ装置に係る実施形態の主回路を説明するための図。
【図２】本発明の半導体スイッチ装置に係る実施形態を説明するための概略平面図。
【図３】本発明の半導体スイッチ装置に係る実施形態を説明するための要部のみを示す斜視図。
【図４】本発明の半導体スイッチ装置に係る実施形態を説明するための概略平面図。
【図５】本発明の半導体スイッチ装置に係る実施形態を説明するための要部のみを示す斜視図。
【符号の説明】
【００２７】
ＰＳ…半導体スタック、Ｅ１、Ｅ２、Ｅ３、Ｅ４、Ｅ５、Ｅ６…半導体素子、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６…スナバコンデンサ、Ｆ１、Ｆ２、Ｆ３、Ｆ４、Ｆ５、Ｆ６…放熱フィン、Ｓ…電源、Ｐ…正側母線、Ｎ…負側母線、Ｌ…負荷、Ｂ…設置板、ＩＣ…入側接続導体、ＯＣ…出側接続導体、ｒ１…下側コンデンサ据付板、ｒ２…上側コンデンサ据付板、ｒ３…連結板、Ｇ…碍子、Ｒ…ラック、ＩＰ…絶縁板、ＧＰ…ゲート電源パネル。
【図１】
2008301089.tif 000003
【図２】
2008301089.tif 000004
【図３】
2008301089.tif 000005
【図４】
2008301089.tif 000006
【図５】
2008301089.tif 000007