(57)【要約】【課題】高輝度光が入射した際のブルーミングによる解像度の劣化や、容量性及び光導電性の残像の発生を防止することのできる撮像装置を提供する。【解決手段】撮像装置は、電子放出源がマトリクス状に配置される電子放出源アレイ２５０と、電子放出源アレイ２５０に対向保持される光電変換膜２３０とを有し、映像信号出力期間毎に１又は複数の水平走査ライン２５７を順次選択し、当該選択された水平走査ライン２５７に含まれる電子放出源から光電変換膜２３０に電子を放出して映像信号を読み出す。１又は複数の水平走査ライン２５７が選択される映像信号出力期間の直前の帰線消去期間に、前記映像信号出力期間に選択されていない１又は複数の水平走査ライン２５７に含まれる電子放出源から前記光電変換膜に向けて電子を放出させる。【選択図】図２
2008288176.tif 000002
【特許請求の範囲】
【請求項１】
電子放出源がマトリクス状に配置される電子放出源アレイと、前記電子放出源アレイに対向保持される光電変換膜とを具え、映像信号出力期間毎に１又は複数の水平走査ラインを所定順序で選択し、当該選択された水平走査ラインに含まれる電子放出源から前記光電変換膜に向けて電子を放出して映像信号を出力する撮像装置において、
前記１又は複数の水平走査ラインが選択される前記映像信号出力期間の直前の帰線消去期間に、前記映像信号出力期間に選択されていない１又は複数の水平走査ラインに含まれる電子放出源から前記光電変換膜に向けて電子を放出させる、撮像装置。
【請求項２】
前記１又は複数の水平走査ラインが選択される前記映像信号出力期間の直前の帰線消去期間に、前記映像信号出力期間に選択される１又は複数の水平走査ラインに含まれる電子放出源から前記光電変換膜に向けて電子を放出させる、請求項１に記載の撮像装置。
【請求項３】
前記映像信号出力期間に選択される１又は複数の水平走査ラインでは、前記映像信号出力期間の直後から前記１又は複数の水平走査ラインが次に選択される映像信号出力期間の直前までの間の複数の帰線消去期間に、前記映像信号出力期間に選択される１又は複数の水平走査ラインに含まれる電子放出源から前記光電変換膜に向けて電子を放出させる、請求項１又は２に記載の撮像装置。
【請求項４】
前記映像信号出力期間に選択される１又は複数の水平走査ラインでは、前記映像信号出力期間の直後から前記１又は複数の水平走査ラインが次に選択される映像信号出力期間の直前までの間の帰線消去期間に、帰線消去期間毎に、又は、１又は複数の帰線消去期間おきに、前記１又は複数の水平走査ラインに含まれる電子放出源から前記光電変換膜に向けて電子を放出させる、請求項１乃至３のいずれかに記載の撮像装置。
【請求項５】
前記映像信号出力期間に選択される１又は複数の水平走査ラインに含まれる電子放出源と、前記映像信号出力期間と異なる映像信号出力期間に選択される１又は複数の水平走査ラインに含まれる電子放出源とで、電子を放出させる複数の帰線消去期間が同じである、請求項１乃至４のいずれかに記載の撮像装置。
【請求項６】
前記映像信号出力期間に選択される１又は複数の水平走査ラインに含まれる電子放出源と、前記映像信号出力期間と異なる映像信号出力期間に選択される水平走査ラインに含まれる電子放出源とで、電子を放出させる複数の帰線消去期間のうち、少なくとも１つの帰線消去期間が異なる、請求項１乃至４のいずれかに記載の撮像装置。
【請求項７】
前記電子放出源アレイは、電子放出するための第１電極と、前記第１電極との間に電位差を形成するための第２電極とを具え、前記第１電極と前記第２電極との間に電位差を形成することにより、前記第１電極から電子が放出されるように構成される、請求項１乃至６のいずれかの項に記載の撮像装置。
【請求項８】
[nanba1]  帰線消去期間に前記第１電極と前記第２電極との間に形成される電位差が、前記映像信号出力期間に前記第１電極と前記第２電極との間に形成される電位差よりも大きく設定される、請求項７に記載の撮像装置。
【請求項９】
前記第１電極又は前記第２電極のうちの少なくともいずれか一方に、前記映像信号出力期間に印加する電圧とは異なる電圧を帰線消去期間に印加する、請求項７又は８に記載の撮像装置。
【請求項１０】
前記光電変換膜に、前記映像信号出力期間に印加する電圧とは異なる電圧を帰線消去期間に印加する、請求項１乃至９のいずれかの項に記載の撮像装置。
【請求項１１】
前記映像信号出力期間毎に１又は複数の水平走査ラインから出力される映像信号の信号レベルを検出する信号レベル検出手段をさらに備え、当該信号レベル検出手段によって検出される映像信号の信号レベルに応じて、帰線消去期間に前記光電変換膜に電子を放出する電子放出源を含む水平走査ライン、又は、前記帰線消去期間に前記光電変換膜に電子を放出する水平走査ラインに含まれる電子放出源が選択される、請求項１乃至１０のいずれかの項に記載の撮像装置。
【請求項１２】
前記映像信号出力期間毎に１又は複数の水平走査ラインから出力される映像信号の信号レベルを検出する信号レベル検出手段をさらに備え、当該信号レベル検出手段によって検出される映像信号の信号レベルに応じて、前記水平走査ラインに含まれる電子放出源から前記光電変換膜に電子を放出させる帰線消去期間の数が設定される、請求項１乃至１１のいずれかの項に記載の撮像装置。
【請求項１３】
前記映像信号出力期間毎に１又は複数の水平走査ラインから出力される映像信号の信号レベルを検出する信号レベル検出手段をさらに備え、当該信号レベル検出手段によって検出される映像信号の信号レベルに応じて、帰線消去期間において前記水平走査ラインに含まれる電子放出源から前記光電変換膜に電子を放出する時間が設定される、請求項１乃至１２のいずれかの項に記載の撮像装置。
【請求項１４】
前記映像信号出力期間毎に１又は複数の水平走査ラインから出力される映像信号の信号レベルを検出する信号レベル検出手段をさらに備え、当該信号レベル検出手段によって検出される映像信号の信号レベルに応じて、帰線消去期間において前記水平走査ラインに含まれる電子放出源の前記第１電極と前記第２電極との間に形成される電位差が設定される、請求項１乃至１３のいずれかの項に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子放出源をマトリクス状に配置した電子放出源アレイと光電変換膜とを具え、映像信号出力期間及び帰線消去期間に電子放出源アレイから電子を放出する撮像装置に関する。
【背景技術】
【０００２】
従来より、素子を加熱することなく電界によって電子を引き出す電子放出源をマトリクス状に配置した電子放出源アレイと光電変換膜とを具える撮像装置が提案されている。この電子放出源アレイは、複数のＳｐｉｎｄｔ型電子放出源をマトリクス状に配列したアレイであり、真空空間を隔てて光電変換膜と対向するように保持されている。このような撮像装置では、外部から光が入射することで光電変換膜に生成されて蓄積（以下、「生成・蓄積」と略す）された正孔をＳｐｉｎｄｔ型電子放出源アレイから順次放出される電子で読み出すことにより、時系列の映像信号を得ている（例えば、特許文献１参照）。
【０００３】
しかし、この撮像装置では、高輝度光が光電変換膜の一部に入射すると、その光電変換膜の部分の電子走査側に多量の正孔が蓄積され、その部分の電位が局所的に上昇する。このため、電子放出源アレイから順次、放出される電子のうち、高輝度光が入射した光電変換膜部の周辺に向けて放出される電子は、電位の格段に高い高輝度光入射部分に向けて軌道が曲げられ（以下、ベンディングという）、そこに蓄積された正孔の一部を読み出す。その結果、出力映像では、高輝度な被写体が実際より膨らんで見える現象（以下、ブルーミングという）が生じ、解像度等の画質の劣化を招く。
【０００４】
また、高輝度光が光電変換膜の一部に入射し、その部分に多量の正孔が生成・蓄積されると、電子放出源アレイから放出される電子での１回の走査では、生成・蓄積された正孔をすべて読み出すことができず、著しい容量性の残像が発生する。
【０００５】
さらに、高輝度光が光電変換膜に入射すると、光電変換膜の電子走査側に多量の正孔が蓄積されるため、光電変換膜に印加された実効的な電界が低下し、光電変換膜中には多量の光生成電荷（電子と正孔）がトラップされる。電子放出源アレイから順次、放出される電子によって光電変換膜が走査されて膜内の電界が上昇すると、トラップされた光生成電荷は解放され、この光生成電荷のうち、正孔は、光電変換膜の電子走査側に蓄積される。その結果、トラップされた正孔が次の走査で読み出され、著しい光導電性の残像を生じる。
【０００６】
このような問題を解消するために、映像信号出力期間に水平走査ライン上の画素信号を読み出した後も、それに続く映像信号出力期間外の過蓄積電荷掃き出し期間に、電子放出源アレイから電子を放出する平面撮像素子が提案されている（例えば、特許文献２参照）。
【０００７】
この平面撮像素子では、過蓄積電荷掃き出し期間に、次の水平走査ラインのゲート電極に電圧を印加し、カソード電極の電位を基準走査面電位より高く設定することにより、映像信号出力期間に読み出せる以上の蓄積電荷を予め取り除くことで、高輝度な被写体を撮影した場合に生じる白つぶれやスミア、解像度の劣化等を防止している。
【特許文献１】特開平６−１７６７０４号公報
【特許文献２】特開２００４−１３４１４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
高輝度な被写体を撮影した場合に生じる白つぶれやスミア、解像度の劣化等を防止するため、特許文献２には、映像信号出力期間に続く映像信号出力期間外の過蓄積電荷掃き出し期間に、その直後に映像信号が出力される水平走査ラインのゲート電極に電圧を印加し、カソード電極の電位を基準走査面電位より高く設定することにより、映像信号出力期間に読み出せる以上の蓄積電荷を予め取り除く平面撮像素子が開示されている。
【０００９】
しかし、特許文献２に記載の撮像素子では、過剰な蓄積電荷を取り除くために用いる電子量は、１フィールド乃至１フレームの期間中で１回の過蓄積電荷掃き出し期間に放出される電子量に限定されるため、撮影条件によっては、その効果は十分ではない。特に、光学レンズの絞りを開いた夜間の撮影等において、街路灯や車のヘッドライト等の高輝度光が光電変換膜に入射した場合には、光電変換膜には通常の数百倍から千倍の量の正孔が生成・蓄積されるため、１回の過蓄積電荷掃き出し期間だけでは光電変換膜に生成・蓄積された過剰な正孔をすべて取り除くことができずに、ブルーミングによる解像度の劣化や容量性残像の発生による画質劣化を生じる。
【００１０】
また、特許文献２に記載の撮像素子では、過蓄積電荷掃き出し期間に、次に映像信号が出力される水平走査ライン（第１の水平走査ライン）の光電変換膜に蓄積された過剰な正孔を除去することから、第１の水平走査ラインに隣接し、第１の水平走査ラインの次に映像信号が出力される水平走査ライン（第２の水平走査ライン）に多量の正孔が蓄積されている場合には、過蓄積電荷掃き出し期間に続く映像信号出力期間に、第１の水平走査ラインの電子放出源から映像信号を得るために順次放出される電子は、より電位の高い第２の水平走査ラインに対応する位置の光電変換膜部分に曲げられ、そこに蓄積された正孔の一部を読み出す。その結果、ブルーミングが発生し、解像度の劣化を招くという問題が生じる。
【００１１】
さらに、特許文献２に記載の撮像素子では、高輝度光が光電変換膜に入射した際の膜内電界の低下に起因した光導電性残像の発生を防止することができず、特に、高輝度な移動体を撮影した場合には画面上に移動体の軌跡が残り、著しい画質劣化が生じる。
【００１２】
そこで、本発明は、高輝度光が入射した際のブルーミングの発生による解像度の劣化や、容量性及び光導電性の残像の発生を防止することのできる撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の一局面の撮像装置は、電子放出源がマトリクス状に配置される電子放出源アレイと、前記電子放出源アレイに対向保持される光電変換膜とを具え、映像信号出力期間毎に１又は複数の水平走査ラインを所定順序で選択し、当該選択された水平走査ラインに含まれる電子放出源から前記光電変換膜に向けて電子を放出して映像信号を出力する撮像装置において、前記１又は複数の水平走査ラインが選択される前記映像信号出力期間の直前の帰線消去期間に、前記映像信号出力期間に選択されていない１又は複数の水平走査ラインに含まれる電子放出源から前記光電変換膜に向けて電子を放出させる。
【００１４】
また、前記１又は複数の水平走査ラインが選択される前記映像信号出力期間の直前の帰線消去期間に、前記映像信号出力期間に選択される１又は複数の水平走査ラインに含まれる電子放出源から前記光電変換膜に向けて電子を放出させてもよい。
【００１５】
また、前記映像信号出力期間に選択される１又は複数の水平走査ラインでは、前記映像信号出力期間の直後から前記１又は複数の水平走査ラインが次に選択される映像信号出力期間の直前までの間の複数の帰線消去期間に、前記映像信号出力期間に選択される１又は複数の水平走査ラインに含まれる電子放出源から前記光電変換膜に向けて電子を放出させてもよい。
【００１６】
また、前記映像信号出力期間に選択される１又は複数の水平走査ラインでは、前記映像信号出力期間の直後から前記１又は複数の水平走査ラインが次に選択される映像信号出力期間の直前までの間の帰線消去期間に、帰線消去期間毎に、又は、１又は複数の帰線消去期間おきに、前記１又は複数の水平走査ラインに含まれる電子放出源から前記光電変換膜に向けて電子を放出させてもよい。
【００１７】
また、前記映像信号出力期間に選択される１又は複数の水平走査ラインに含まれる電子放出源と、前記映像信号出力期間と異なる映像信号出力期間に選択される１又は複数の水平走査ラインに含まれる電子放出源とで、電子を放出させる複数の帰線消去期間が同じであってもよい。
【００１８】
また、これに代えて、前記映像信号出力期間に選択される１又は複数の水平走査ラインに含まれる電子放出源と、前記映像信号出力期間と異なる映像信号出力期間に選択される水平走査ラインに含まれる電子放出源とで、電子を放出させる複数の帰線消去期間のうち、少なくとも１つの帰線消去期間が異なってもよい。
【００１９】
また、前記電子放出源アレイは、電子放出するための第１電極と、前記第１電極との間に電位差を形成するための第２電極とを具え、前記第１電極と前記第２電極との間に電位差を形成することにより、前記第１電極から電子が放出されるように構成されてもよい。
【００２０】
また、この場合に、帰線消去期間に前記第１電極と前記第２電極との間に形成される電位差が、前記映像信号出力期間に前記第１電極と前記第２電極との間に形成される電位差よりも大きく設定されてもよい。
【００２１】
また、これらの場合に、前記第１電極又は前記第２電極のうちの少なくともいずれか一方に、前記映像信号出力期間に印加する電圧とは異なる電圧を帰線消去期間に印加してもよい。
【００２２】
また、前記光電変換膜に、前記映像信号出力期間に印加する電圧とは異なる電圧を帰線消去期間に印加してもよい。
【００２３】
また、前記映像信号出力期間毎に１又は複数の水平走査ラインから出力される映像信号の信号レベルを検出する信号レベル検出手段をさらに備え、当該信号レベル検出手段によって検出される映像信号の信号レベルに応じて、帰線消去期間に前記光電変換膜に電子を放出する電子放出源を含む水平走査ライン、又は、前記帰線消去期間に前記光電変換膜に電子を放出する水平走査ラインに含まれる電子放出源が選択されてもよい。
【００２４】
また、前記映像信号出力期間毎に１又は複数の水平走査ラインから出力される映像信号の信号レベルを検出する信号レベル検出手段をさらに備え、当該信号レベル検出手段によって検出される映像信号の信号レベルに応じて、前記水平走査ラインに含まれる電子放出源から前記光電変換膜に電子を放出させる帰線消去期間の数が設定されてもよい。
【００２５】
また、前記映像信号出力期間毎に１又は複数の水平走査ラインから出力される映像信号の信号レベルを検出する信号レベル検出手段をさらに備え、当該信号レベル検出手段によって検出される映像信号の信号レベルに応じて、帰線消去期間において前記水平走査ラインに含まれる電子放出源から前記光電変換膜に電子を放出する時間が設定されてもよい。
【００２６】
また、前記映像信号出力期間毎に１又は複数の水平走査ラインから出力される映像信号の信号レベルを検出する信号レベル検出手段をさらに備え、当該信号レベル検出手段によって検出される映像信号の信号レベルに応じて、帰線消去期間において前記水平走査ラインに含まれる電子放出源の前記第１電極と前記第２電極との間に形成される電位差が設定されてもよい。
【発明の効果】
【００２７】
本発明によれば、高輝度光が入射した場合でも、ブルーミングの発生による解像度の劣化や、容量性及び光導電性の残像の発生を防止することができ、良好な画質を得ることができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の撮像装置を適用した実施の形態について説明する。
【００２９】
［実施の形態１］
図１は、実施の形態１の撮像装置を概略的に示す断面図である。本実施の形態の撮像装置は、光学レンズ１００、撮像素子２００、信号増幅・処理回路３００、駆動回路４００、制御回路５００、及び電源６００を具える。
【００３０】
光学レンズ１００及び撮像素子２００は、光学レンズ１００を通過した光が撮像素子２００の光電変換膜に垂直に入射し、焦点を結ぶように配置される。
【００３１】
信号増幅・処理回路３００は、撮像素子２００から出力される映像信号を増幅・処理する。
【００３２】
駆動回路４００は、水平駆動回路４１０や垂直駆動回路４２０等から構成され、撮像素子２００を動作させるために必要なパルス電圧等を生成、供給する。
【００３３】
制御回路５００は、クロック信号や同期信号等を生成し、駆動回路４００及び信号増幅・処理回路３００に供給する。
【００３４】
電源６００は、撮像素子２００、信号増幅・処理回路３００、駆動回路４００及び制御回路５００に給電する。
【００３５】
図２は、実施の形態１の撮像装置に含まれる撮像素子２００の構成を示す図であり、（ａ）は撮像素子２００を概略的に示す斜視部分断面図、（ｂ）は撮像素子２００の要部を拡大して示す断面図である。
【００３６】
本実施の形態における撮像素子２００は、透光性基板２１０、透光性導電膜２２０、光電変換膜２３０、メッシュ状電極２４０、及びＳｐｉｎｄｔ型の電子放出源アレイ２５０を具える。
【００３７】
透光性導電膜２２０は、透光性基板２１０の上に形成され、光電変換膜２３０は、透光性導電膜２２０の上に形成される。また、Ｓｐｉｎｄｔ型の電子放出源アレイ２５０は、光電変換膜２３０と真空空間を隔てて対向するように保持されており、複数の開口を有するメッシュ状電極２４０は、光電変換膜２３０と電子放出源アレイ２５０との間に配設される。
【００３８】
図２（ａ）では簡略化のために省略するが、実際の撮像素子２００には、電子放出源アレイ２５０、光電変換膜２３０、及びメッシュ状電極２４０を所定間隔で対向保持する機構や、撮像素子２００の駆動に必要なパルス電圧やＤＣ電圧等を供給する電極や、電子放出源アレイ２５０と光電変換膜２３０との間を真空に保持するための真空容器等が含まれる。
【００３９】
また、Ｓｐｉｎｄｔ型の電子放出源アレイ２５０から放出される電子群を光電変換膜２３０上に集束させる機能を撮像素子２００が有しない場合は、撮像素子２００の外部に永久磁石又はソレノイドコイルを含む磁界集束系が具えられる。
【００４０】
透光性基板２１０は、例えば、撮像素子２００が可視光を撮像する撮像素子である場合はガラスで構成すればよく、また、紫外光を撮像する撮像素子である場合はサファイア又は石英ガラスで構成すればよい。また、Ｘ線を撮像する撮像素子である場合は、ベリリウム（Ｂｅ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、窒化ホウ素（ＢＮ）又は酸化アルミニウム（Ａｌ２Ｏ３）等で構成すればよく、撮像する光の波長に応じて材料を選択すればよい。
【００４１】
透光性導電膜２２０は、例えば、酸化スズ（ＳｎＯ２）膜、ＩＴＯ膜、又はアルミニウム（Ａｌ）等の金属薄膜材料で構成することができる。この透光性導電膜２２０には、外部回路６１０が接続されており、この外部回路６１０に含まれる電源６１１によって電圧が印加される。この外部回路６１０は、図１に示す信号増幅・処理回路３００及び電源６００の一部として実現される。
【００４２】
光電変換膜２３０を作製するための材料としては、セレン（Ｓｅ）、シリコン（Ｓｉ）、等の半導体材料や、酸化鉛（ＰｂＯ）、三硫化アンチモン（Ｓｂ２Ｓ３）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）、砒化ガリウム（ＧａＡｓ）、テルル化亜鉛（ＺｎＴｅ）等の化合物半導体材料を用いることができる。
【００４３】
これらの材料のうち、セレン（Ｓｅ）やシリコン（Ｓｉ）等の半導体材料を用いて作製した非晶質半導体膜では、膜に高電界を印加することで、膜内で光生成電荷のアバランシェ倍増が生じて感度を飛躍的に向上させることができる。
【００４４】
メッシュ状電極２４０は、複数の開口が設けられていればよく、公知の金属材料、合金材料、又は半導体材料等によって構成される。また、このメッシュ状電極２４０には、電源６２０が接続されており、後述する電子放出源アレイ２５０のゲート電極に印加される電圧よりも高い電圧が印加される。電源６２０は、図１に示す電源６００の一部として実現される。
【００４５】
電子放出源アレイ２５０は、高融点金属を陰極に用いたＳｐｉｎｄｔ型電子放出源、シリコン（Ｓｉ）を陰極に用いたシリコンコーン型電子放出源、又は、ポーラスシリコンや酸化シリコン等を電極で挟んだ平面型電子放出源等の公知の電子放出源からなるマトリクスアレイによって構成される。
【００４６】
また、電子放出源アレイの駆動形式には様々な形式のものがあるが、電子放出源アレイ２５０としては、外部の駆動回路から供給されるパルス電圧によって駆動されるパッシブ電子放出源アレイ、駆動回路が内蔵された駆動回路内蔵パッシブ電子放出源アレイ、電子放出源アレイの各単位領域にトランジスタを内蔵したアクティブ電子放出源アレイ、又は、駆動回路を内蔵し、電子放出源アレイの各単位領域にトランジスタを内蔵した駆動回路内蔵アクティブ電子放出源アレイのいずれを用いることもできる。
【００４７】
本実施の形態では、電子放出源アレイ２５０としてＳｐｉｎｄｔ型パッシブ電子放出源アレイを用いる場合について説明する。以下、特に断らない限り、電子放出源アレイ２５０と記した場合は、Ｓｐｉｎｄｔ型パッシブ電子放出源アレイ２５０を示すこととする。
【００４８】
なお、電子放出源アレイ２５０に駆動回路４００が内蔵されている場合には、図１に示す外部の駆動回路４００は用いず、制御回路５００から撮像素子２００にクロック信号や同期信号等を直接供給する。また、電源６００から駆動に必要な電力を撮像素子２００に直接供給する。
【００４９】
図２（ａ）に示すように、本実施の形態の電子放出源アレイ２５０は、基板２５１、陰極電極２５２、陰極２５３、絶縁層２５４、及びゲート電極２５５を具える。
【００５０】
基板２５１は、ガラス、シリコン（Ｓｉ）、石英、セラミックス、又は樹脂等で構成される。この基板２５１の上には、陰極電極２５２、絶縁層２５４、及びゲート電極２５５が順次形成されている。
【００５１】
陰極電極２５２は、図２（ａ）中に示す垂直走査方向と長手方向が平行なストライプ状の電極であり、ゲート電極２５５は、同じく水平走査方向と長手方向が平行なストライプ状の電極である。このように、陰極電極２５２とゲート電極２５５とが互いに直交する方向に延在することにより、Ｘ−Ｙマトリクスが形成される。
【００５２】
ここでは、陰極電極２５２とゲート電極２５５が交差して区画される領域を「単位領域」と称し、以下、符号２５６を用いて表す。また、各ゲート電極２５５のストライプ状の領域に含まれる複数の単位領域２５６が水平走査方向に並んで構成されるラインを水平走査ラインと称し、符号２５７で表す。
【００５３】
各単位領域２５６内には、図２（ｂ）に示すように、絶縁層２５４及びゲート電極２５５を貫通し、陰極電極２５２の表面に達する細孔が形成され、この細孔内で陰極電極２５２から突出するように陰極２５３が配設される。
【００５４】
この陰極２５３は、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、又はタングステン（Ｗ）等の融点の高い金属材料によって作製される。通常、各単位領域２５６に複数の細孔を設け、各細孔に陰極２５３を一つずつ配設する。図２（ａ）には、各単位領域２５６に９つの細孔が形成され、９つの陰極２５３が配設される形態を示す。
【００５５】
ここでは、各単位領域２５６内に形成された電子放出制御が可能な最小単位数（９つ）の陰極２５３を「エレメント」と称する。
【００５６】
また、陰極電極２５２には、水平方向の走査を行うために、水平駆動回路４１０からパルス電圧が印加され、ゲート電極２５５には、垂直方向の走査を行うために、垂直駆動回路４２０のゲート電圧制御回路４２４からパルス電圧が印加される。この詳細については、図３を用いて後述する。
【００５７】
なお、図２には示さないが、単位領域２５６内に、陰極２５３から放出される電子群を光電変換膜２３０の上に集束させるために、陰極２５３を囲むようにゲート電極２５５上に絶縁物を介して集束電極を形成してもよい。
【００５８】
このような撮像素子２００内において、透光性基板２１０の上面側から入射する光は、透光性基板２１０及び透光性導電膜２２０を透過し、光電変換膜２３０に到達する。この透過光により、光電変換膜２３０内に電子・正孔対が生じる。
【００５９】
外部回路６１０に含まれる電源６１１によって、陰極２５３に印加される電圧より高い電圧が透光性導電膜２２０に印加されると、光電変換膜２３０内の正孔が、光電変換膜２３０の中を電子放出源アレイ２５０の側に向けて（光電変換膜２３０の厚さ方向を電子放出源アレイ２５０の側に向けて）移動し、光電変換膜２３０の電子放出源アレイ２５０側に蓄積される。
【００６０】
また、電子放出源アレイ２５０には駆動回路４００からパルス電圧が印加される。
【００６１】
図３は、本実施の形態の撮像装置に含まれる電子放出源アレイ２５０の駆動系を平面視で概略的に示す図である。
【００６２】
以下では、後述する電子放出源アレイ２５０に印加するパルス電圧についての説明の便宜上、陰極電極２５２を陰極電極ＬＨとして表す場合もある。陰極電極ＬＨは、実際には水平走査方向に多数あるが、図３には、その一部であるＬＨ（Ｎ−２）〜ＬＨ（Ｎ＋２）を示す。ここで、Ｎは任意の整数である。
【００６３】
また、同様に、ゲート電極２５５をゲート電極ＬＶとして表す場合もある。ゲート電極ＬＶは、実際には撮像素子２００の垂直走査方向に多数あるが、図３には、その一部であるＬＶ（Ｊ−２）〜ＬＶ（Ｊ＋２）を示す。ここで、Ｊは任意の整数である。
【００６４】
さらに、同様に、水平走査ライン２５７を水平走査ラインＳＨＬとして表す場合もある。水平走査ラインＳＨＬは、実際には垂直走査方向にゲート電極ＬＶと同じ数だけあるが、図３には、その一部である水平走査ラインＳＨＬ（Ｊ−２）〜ＳＨＬ（Ｊ＋２）を示す。ここで、Ｊは任意の整数である。
【００６５】
図３に示すように、電子放出源アレイ２５０には、水平方向及び垂直方向の走査を行うための水平駆動回路４１０及び垂直駆動回路４２０が接続されている。
【００６６】
水平駆動回路４１０は、水平アドレス回路４１１、水平バッファ回路４１２、及び水平電圧制御回路４１３を含む。
【００６７】
水平アドレス回路４１１は、図１に示す電源６００によって給電されるとともに、制御回路５００から伝送されるクロック信号や同期信号を受け取り、各陰極電極ＬＨに配設される水平バッファ回路４１２を選択して駆動する。
【００６８】
水平バッファ回路４１２は、水平アドレス回路４１１によって駆動される一対のトランジスタを含み、水平アドレス回路４１１によって選択される陰極電極ＬＨにパルス電圧を供給する。
【００６９】
水平電圧制御回路４１３は、水平アドレス回路４１１によって制御され、水平バッファ回路４１２を介して陰極電極ＬＨに供給するパルス電圧の値を制御する。
【００７０】
このような水平駆動回路４１０において、水平アドレス回路４１１で生成され、出力されるパルス電圧によって水平バッファ回路４１２が駆動制御される。この水平バッファ回路４１２の駆動により、水平電圧制御回路４１３から給電される電圧Ｖｈ１とＶｈ２（Ｖｈ１＞Ｖｈ２）とからなるパルス電圧（振幅：Ｖｈ１−Ｖｈ２）が陰極電極ＬＨに供給される。このように、水平方向の走査は、水平駆動回路４１０から陰極電極ＬＨにパルス電圧を印加することによって行われる。
【００７１】
また、垂直駆動回路４２０は、垂直アドレス回路４２１、垂直バッファ回路４２２、及び垂直電圧制御回路４２３を含む。
【００７２】
この垂直駆動回路４２０は、電子放出源アレイ２５０のゲート電極ＬＶに接続されてパルス電圧をゲート電極ＬＶに供給すること以外は、水平駆動回路４１０と構成が同一であり、垂直アドレス回路４２１、垂直バッファ回路４２２、及び垂直電圧制御回路４２３の機能及び動作も、ゲート電極ＬＶを走査対象とすること以外は、水平アドレス回路４１１、水平バッファ回路４１２、及び水平電圧制御回路４１３と同一である。
【００７３】
このような垂直駆動回路４２０において、垂直アドレス回路４２１で生成、出力されたパルス電圧によって垂直バッファ回路４２２が駆動制御される。この垂直バッファ回路４２２の駆動により、垂直電圧制御回路４２３から給電される電圧Ｖｖ１とＶｖ２（Ｖｖ１＞Ｖｖ２）とで構成されるパルス電圧（振幅：Ｖｖ１−Ｖｖ２）がゲート電極ＬＶに供給される。このように、垂直方向の走査は、垂直駆動回路４２０からゲート電極ＬＶにパルス電圧が印加されることによって行われる。
【００７４】
なお、図３には、それぞれ複数ある陰極電極ＬＨ及びゲート電極ＬＶのいずれかを選択して順次パルス電圧を供給することにより、水平方向の走査を陰極電極ＬＨで行い、垂直方向の走査をゲート電極ＬＶで行う構成を示すが、これに代えて、垂直方向の走査を陰極電極ＬＨで行い、水平方向の走査をゲート電極ＬＶで行うように構成してもよい。
【００７５】
図４は、図３に示す駆動系を有する撮像装置において、電子放出源アレイ２５０のゲート電極ＬＶに印加するパルス電圧の振幅及びタイミングを示す図である。
【００７６】
図４では、垂直電圧制御回路４２３から電子放出源アレイ２５０の各ゲート電極ＬＶに給電されるパルス電圧に含まれる電圧Ｖｖ１及び電圧Ｖｖ２は、それぞれ、Ｖｖ１がＶｘ（Ｖｘ＞０Ｖ）、Ｖｖ２が接地電位（０Ｖ）に設定されている。
【００７７】
図５は、図３に示す駆動系を有する撮像装置において、電子放出源アレイ２５０の陰極電極ＬＨに印加するパルス電圧の振幅及びタイミングを示す図である。
【００７８】
図５では、水平電圧制御回路４１３から電子放出源アレイ２５０の各陰極電極ＬＨに給電されるパルス電圧に含まれる電圧Ｖｈ１及び電圧Ｖｈ２は、それぞれ、Ｖｈ１がＶｘ又はＶａ（Ｖｘ＞Ｖａ＞０Ｖ）、Ｖｈ２が接地電位（０Ｖ）、若しくは、Ｖｈ１がＶｘ、Ｖｈ２がＶａ又は接地電位に設定されている。
【００７９】
また、図４及び図５において、Ｔｈは水平走査における映像信号出力期間を表し、Ｔｈｂは水平帰線消去期間を表す。
【００８０】
図４及び図５に示すパルス電圧を電子放出源アレイ２５０に印加することにより、電圧Ｖｘが印加されるゲート電極ＬＶと、電圧０Ｖ又は電圧Ｖａが印加される陰極電極ＬＨとの交差部に位置する単位領域２５６に含まれる陰極２５３、すなわち、電圧Ｖｘが印加されるゲート電極ＬＶと、電圧０Ｖ又は電圧Ｖａが印加される陰極電極ＬＨとの交差部に位置するエレメントから、電子が放出される。
【００８１】
これにより、水平走査における映像信号出力期間Ｔｈでは、図３に示す１本の水平走査ライン２５７に含まれる各エレメントから、順次電子が放出される。このような動作がそれぞれの水平走査ライン２５７毎に、順次繰り返されることにより、電子放出源アレイ２５０の水平方向及び垂直方向における走査が実現される。
【００８２】
図２に示す電子放出源アレイ２５０の各エレメントから、水平走査における映像信号出力期間Ｔｈに順次放出される電子は、ゲート電極２５５に印加される電圧（Ｖｘ）よりも高い電圧が印加されるメッシュ状電極２４０によって光電変換膜２３０側に引き出される。なお、各エレメントから放出された電子群が光電変換膜２３０に到達した際に、光電変換膜２３０上での電子群のスポットサイズによって決まる領域を「画素」と称する。
【００８３】
そして、電子放出源アレイ２５０から放出される電子と光電変換膜２３０に蓄積される正孔とが再結合する際に、透光性導電膜２２０を介して外部回路６１０に流れる電流を出力信号として取り出し、この出力信号を信号増幅・処理回路３００で増幅、処理することで、入射光像に対応した映像信号が得られる。
【００８４】
なお、光電変換膜２３０の電子放出源アレイ２５０側の電位は、水平走査における映像信号出力期間Ｔｈに光電変換膜２３０に蓄積された正孔が電子放出源アレイ２５０から放出された電子によってすべて読み出されると、水平走査における映像信号出力期間Ｔｈでの電子放出時の陰極２５３の電位（すなわち、０Ｖ）にリセットされる。その後、光電変換膜２３０に光が入射すると、光電変換膜２３０の電子放出源アレイ２５０側に光によって生成された正孔が蓄積され、その部分の電位が上昇する。
【００８５】
一方、図４に示すように、すべてのゲート電極ＬＶには、水平帰線消去期間Ｔｈｂ毎に、電圧Ｖｘが印加される。また、図５に示すように、すべての陰極電極ＬＨには、水平帰線消去期間Ｔｈｂ毎に、電圧Ｖａ（Ｖｘ＞Ｖａ＞０Ｖ）が印加される。このため、水平帰線消去期間Ｔｈｂ毎に、すべての水平走査ライン２５７に含まれる電子放出源（すなわち、すべての単位領域２５６内の陰極２５３）から電子が放出される。
【００８６】
電位Ｖａに保持された陰極２５３から水平帰線消去期間Ｔｈｂ毎に放出される電子は、高輝度光によって光電変換膜２３０に多量の正孔が生成、蓄積され、当該光電変換膜部分の電位がＶａ以上になると、その部分の電位がＶａに下がるまで、そこに蓄積された正孔を除去する。このため、高輝度光が入射した光電変換膜２３０の部分に蓄積した過剰な正孔のみを選択的に取り除くことができる。
【００８７】
以上では、図５に示すように、水平帰線消去期間Ｔｈｂ毎に陰極電極ＬＨに電圧Ｖａを印加することで、光電変換膜２３０に生成・蓄積された過剰な正孔のみを除去する例を示したが、これに代えて、水平帰線消去期間Ｔｈｂ毎に陰極電極ＬＨに０Ｖを印加し、図２（ａ）に示す電源６１１を制御して、映像信号出力期間Ｔｈに光電変換膜２３０に印加する電圧より低い電圧を水平帰線消去期間Ｔｈｂ毎に光電変換膜２３０に印加してもよい。
【００８８】
図６は、任意の水平走査ライン２５７に対応する光電変換膜２３０に高輝度光が入射する場合における当該光電変換膜の電子放出源アレイ２５０側の電位の変化を示す図である。
【００８９】
ここで、水平帰線消去期間Ｔｈｂに陰極電極２５２に印加する電圧Ｖａを、映像信号出力時に水平走査ライン２５７に含まれる各エレメントから放出される電子で読み出すことのできる最大の正孔の量によって決まる光電変換膜の電子放出源アレイ２５０側の電位（Ｖｔ）より低く設定することで、高輝度光が入射しても、映像信号出力時には光電変換膜２３０に蓄積されたすべての正孔を読み出すことができる。これにより、容量性残像の発生を防止することができる。
【００９０】
なお、映像信号出力期間Ｔｈに、水平走査ライン２５７の各エレメントから放出される電子の内、対向する光電変換膜に到達する電子の総量と、当該光電変換膜に到達する電子によって読み出せる最大の正孔の量とは等しくなることから、電位Ｖｔは、映像信号出力期間Ｔｈに水平走査ライン２５７の各エレメントから放出される電子の内、光電変換膜に到達する電子の総数によって決まる電荷量を、当該水平走査ライン２５７に対応する光電変換膜部分の静電容量で割ること（電荷量／静電容量）で、求められる。また、映像信号出力期間Ｔｈに水平走査ライン２５７の各エレメントから放出される電子の内、光電変換膜に到達する電子の総数は、ゲート電極ＬＶに印加される電圧Ｖｘと陰極電極ＬＨに印加される電圧０Ｖによって決まる１エレメントからの単位時間当たりの放出電子量と、映像信号出力期間Ｔｈと、メッシュ状電極２４０の開口率との積によって決まる。
【００９１】
また、本実施の形態では、１フィールドの期間と１フレームの期間とは等しい（期間Ｔｆで表す）が、これらの期間が異なる場合でも、１フィールド又は１フレームの期間にわたって高輝度光が入射して光電変換膜２３０の電子放出源アレイ２５０側の電位が上昇しても、水平帰線消去期間Ｔｈｂ毎に光電変換膜２３０の電位がＶａまで下げられるため、期間Ｔｆを通して光電変換膜２３０の電子放出源アレイ２５０側の電位上昇を抑制することができる。これにより、光導電性残像の発生を防止することができる。
【００９２】
さらに、高輝度光が入射しても、すべての水平走査ライン２５７において、水平帰線消去期間Ｔｈｂ毎に光電変換膜２３０の電子放出源アレイ２５０側の電位上昇が抑制されるため、電子のベンディングによるブルーミングの発生を防止することができ、良好な解像度を得ることができる。
【００９３】
以上では、各水平帰線消去期間Ｔｈｂの全期間にわたって、ゲート電極ＬＶに電圧Ｖｘを印加する例を示したが、これに代えて、図７に示すように、各水平帰線消去期間Ｔｈｂのうちの一部の期間にのみ電圧Ｖｘをゲート電極ＬＶに印加するように構成してもよい。
【００９４】
また、各水平帰線消去期間Ｔｈｂにゲート電極ＬＶに断続的にパルス状の電圧Ｖｘを印加するように構成してもよい。
【００９５】
これにより、各水平帰線消去期間Ｔｈｂ内において連続して電子が放出される期間を短縮することができ、電子放出源アレイ２５０の負担を軽減しつつ、高輝度光が光電変換膜に入射した際の残像の発生や解像度の劣化を防止することができる。
【００９６】
また、図８に示すように、水平帰線消去期間Ｔｈｂのうちの一部の期間にのみ電圧Ｖａを陰極電極ＬＨに印加すること、又は、水平帰線消去期間Ｔｈｂに断続的にパルス状の電圧Ｖａを陰極電極ＬＨに印加することによっても、上述のゲート電極へのパルス電圧印加時と同様の動作を実現でき、これにより、同様の効果を得ることができる。
【００９７】
一方、本実施の形態では、水平帰線消去期間Ｔｈｂに、ゲート電極ＬＶに電圧Ｖｘが印加されるとともに、陰極電極ＬＨに電圧Ｖａ（Ｖｘ＞Ｖａ＞０Ｖ）が印加されることから、水平帰線消去期間Ｔｈｂには、ゲート電極ＬＶ（２５５）と陰極２５３との間に（Ｖｘ−Ｖａ）の電圧が印加される。一方、映像信号出力時には、ゲート電極ＬＶ（２５５）と陰極２５３との間に、水平帰線消去期間Ｔｈｂに印加される電圧よりも大きな電圧Ｖｘが印加される。
【００９８】
これにより、水平帰線消去期間Ｔｈｂに各エレメントから放出される単位時間当たりの電子放出量は、映像信号出力時に各エレメントから放出される単位時間当たりの電子放出量より少なくなる。
【００９９】
そこで、垂直電圧制御回路４２３から各ゲート電極ＬＶに給電される電圧を水平走査における映像信号出力期間Ｔｈと水平帰線消去期間Ｔｈｂとで変化させて、図９に示すように、水平帰線消去期間Ｔｈｂにゲート電極ＬＶに、水平走査における映像信号出力期間Ｔｈに印加される電圧Ｖｘとは異なる電圧Ｖｂを印加し、この電圧Ｖｂを（Ｖｂ−Ｖａ）＞Ｖｘの関係を満たすように設定してもよい。
【０１００】
これにより、水平帰線消去期間Ｔｈｂに各エレメントから放出される単位時間当たりの電子放出量を、水平走査における映像信号出力期間Ｔｈに各エレメントから放出される単位時間当たりの電子放出量よりも多くすることができ、輝度のより高い光が光電変換膜２３０に入射した場合においても、残像の発生や解像度の劣化を防止することができる。
【０１０１】
また、以上では、図４に示すように、水平帰線消去期間Ｔｈｂ毎にすべてのゲート電極ＬＶに電圧Ｖｘを印加する形態について説明したが、水平帰線消去期間Ｔｈｂ毎に必ずしもすべてのゲート電極ＬＶに電圧Ｖｘを印加しなくともよい。
【０１０２】
例えば、図１０に示すように、電圧Ｖｘを印加した映像信号出力期間Ｔｈの直後に電圧を印加しない１つの水平帰線消去期間Ｔｈｂを挟み、その後は、１つの水平帰線消去期間Ｔｈｂおきに各ゲート電極ＬＶに電圧Ｖｘを印加するように構成してもよい。
【０１０３】
上述の駆動手法では、図４に示す水平帰線消去期間Ｔｈｂ毎にすべてのゲート電極ＬＶに電圧Ｖｘを印加する場合に比べて、光電変換膜２３０に高輝度光が入射した場合における１フィールド又は１フレームの期間内での光電変換膜２３０の電子放出源アレイ２５０側の電位上昇分は若干多くなるが、その一方で、電子放出源アレイ２５０の負担を軽減することができ、電子放出源アレイ２５０の信頼性や寿命を確保しつつ、残像の発生や解像度の劣化を防止することができる。
【０１０４】
なお、図１０では、電圧Ｖｘを印加しない１つの水平帰線消去期間Ｔｈｂを挟んで、１つの水平帰線消去期間Ｔｈｂおきに各ゲート電極ＬＶに電圧Ｖｘを印加した例を示したが、これに代えて、電圧Ｖｘを印加しない１つの水平帰線消去期間Ｔｈｂを挟んで、複数の水平帰線消去期間Ｔｈｂに電圧Ｖｘを印加してもよい。
【０１０５】
また、図１１及び図１２に示すように、電圧Ｖｘを印加しない複数の水平帰線消去期間Ｔｈｂを挟んで、１又は複数の水平帰線消去期間Ｔｈｂにゲート電極ＬＶに電圧Ｖｘを印加し、かつ、垂直走査に伴って電圧Ｖｘが印加される水平帰線消去期間Ｔｈｂをシフトさせてもよい。ゲート電極ＬＶを印加する水平帰線消去期間Ｔｈｂの組み合わせは、図１１及び図１２に示すように、１つの水平帰線消去期間Ｔｈｂ、又は、複数の水平帰線消去期間Ｔｈｂを組み合わせてもよい。
【０１０６】
上述の駆動手法では、図１０に示すパルス電圧印加時に比べて、高輝度光が光電変換膜２３０に入射した場合における１フィールド又は１フレームの期間内での光電変換膜２３０の電子放出源アレイ２５０側の電位の上昇分はさらに多くなるが、その一方で、電子放出源アレイ２５０の負担を図１０に示すパルス電圧印加時よりもさらに軽減することができ、電子放出源アレイの信頼性や寿命を確保しつつ、解像度や残像の劣化を防止することができる。
【０１０７】
なお、図１１及び図１２では、電圧Ｖｘが印加される映像信号出力期間Ｔｈの直前の水平帰線消去期間Ｔｈｂと、この水平帰線消去期間Ｔｈｂのさらに直前の水平帰線消去期間Ｔｈｂに各ゲート電極ＬＶに電圧Ｖｘを印加することにより、任意の水平走査ライン２５７から映像信号が出力される直前の水平帰線消去期間Ｔｈｂに、当該水平帰線消去期間Ｔｈｂの直後及びその次に映像信号が出力される２つの水平走査ライン２５７に対応する位置の光電変換膜２３０に蓄積された過剰な正孔を同時に除去することができる。
【０１０８】
これにより、電子のベンディングによるブルーミングの発生、すなわち、解像度の劣化を防止することができる。
【０１０９】
さらに、図１３に示すように、電圧Ｖｘが印加された映像信号出力期間Ｔｈの後の複数の水平帰線消去期間Ｔｈｂにはゲート電極ＬＶに電圧Ｖｘを印加せずに、その後、次に映像信号出力期間Ｔｈに電圧Ｖｘが印加されるまでの期間に存在する複数の水平帰線消去期間Ｔｈｂにゲート電極ＬＶに電圧Ｖｘを印加するように構成してもよい。
【０１１０】
これは、図６に示すように、映像信号出力期間Ｔｈにゲート電極ＬＶに電圧Ｖｘを印加して、映像信号が出力された時点では、光電変換膜２３０の電子放出源アレイ２５０側の電位は０Ｖにリセットされており、高輝度光が光電変換膜２３０に入射しても光電変換膜２３０の電子放出源アレイ２５０側に多量な正孔が蓄積され、光電変換膜２３０の電子放出源アレイ２５０側の電位が上昇するには一定の時間がかかることを勘案したものである。
【０１１１】
これにより、電子放出源アレイ２５０の負担を軽減しつつ、光電変換膜２３０に蓄積された過剰な正孔を効率的に除去することができ、高輝度光が光電変換膜２３０に入射した場合の残像の発生や解像度の劣化を防止することができる。
【０１１２】
なお、上述の図１０、図１１、図１２及び図１３に示すパルス電圧をゲート電極ＬＶに印加する際には、陰極電極ＬＨには図５に示すパルス電圧が印加される。
【０１１３】
また、上述の形態において、飛び越し走査を行うようにしてもよい。例えば、陰極電極ＬＨには図５に示すパルス電圧を印加し、かつ、ゲート電極ＬＶには、奇数フィールドで図１４に示すパルス電圧を印加するとともに、偶数フィールドで図１５に示すパルス電圧を印加することにより、通常のインターレース比２：１の飛び越し走査を実現することができ、このような飛び越し走査においても、高輝度光が光電変換膜２３０に入射した場合の残像の発生や解像度の劣化を防止することができる。
【０１１４】
また、上述の飛び越し走査に代えて、陰極電極ＬＨには図５に示すパルス電圧を印加し、かつ、ゲート電極ＬＶには、奇数フィールドで図１６に示すパルス電圧を印加するとともに、偶数フィールドで図１７に示すパルス電圧を印加することにより、２つの水平走査ライン２５７からの映像信号を加算して同時に読み出し、かつ、奇数フィールドと偶数フィールドとで隣り合う２つの水平走査ライン２５７の組み合わせを変える飛び越し走査を実現することができ、このような飛び越し走査においても、高輝度光が光電変換膜２３０に入射した場合の残像の発生や解像度の劣化を防止することができる。
【０１１５】
［実施の形態２］
図１８は、実施の形態２の撮像装置を概略的に示す断面図である。本実施の形態の撮像装置は、メモリ部７００を具える点が実施の形態１の撮像装置と異なる。また、メモリ部７００を具えることにより、撮像素子２００の構成及び駆動方法にも実施の形態１とは異なる点がある。以下、相違点を中心に説明する。なお、実施の形態１の撮像装置と同一の要素には、同一符号を付し、その説明を省略する。
【０１１６】
メモリ部７００は、信号増幅・処理回路３００から出力される映像信号を記録・保存するメモリであり、例えば、周知の揮発性メモリ、又は不揮発性メモリで構成される。
【０１１７】
制御回路５００Ａは、メモリ部７００に記録・保存される映像信号を読み出し、この映像信号の信号レベル（以下、振幅値と称す）を基に電子放出源アレイ制御信号を生成し、駆動回路４００に供給する。
【０１１８】
駆動回路４００は、水平駆動回路４１０Ａ及び垂直駆動回路４２０Ａを含み、制御回路５００Ａから供給されたクロック信号や同期信号、電子放出源アレイ制御信号等を基に、撮像素子２００を動作させるために必要なパルス電圧等を生成、供給する。
【０１１９】
なお、図１８には、映像信号の記録、保存、及び読み出しにメモリ部７００を用いる形態を示すが、このメモリ部７００の代わりに周知の映像遅延回路を用いてもよい。
【０１２０】
図１９は、実施の形態２の撮像装置に含まれる撮像素子２００の構成を概略的に示す斜視部分断面図である。また、図２０は、実施の形態２の撮像装置に含まれる撮像素子２００の要部の構成を拡大して概略的に示す図である。
【０１２１】
本実施の形態では、撮像素子２００の電子放出源アレイとして、外部の駆動回路４１０から供給されるパルス電圧等によって駆動され、かつ、各単位領域２５６に対応する基板２５１Ａの領域にトランジスタ２５８ａ及び２５８ｂを内蔵したＳｐｉｎｄｔ型アクティブ電子放出源アレイ２５０Ａを用いる。
【０１２２】
なお、電子放出源アレイの駆動形式には様々な形式のものがあるが、電子放出源アレイ２５０Ａとしては、外部の駆動回路から供給されるパルス電圧によって駆動されるパッシブ電子放出源アレイ、駆動回路が内蔵された駆動回路内蔵パッシブ電子放出源アレイ、電子放出源アレイの各単位領域にトランジスタを内蔵したアクティブ電子放出源アレイ、又は、駆動回路を内蔵し、電子放出源アレイの各単位領域にトランジスタを内蔵した駆動回路内蔵アクティブ電子放出源アレイのいずれを用いることもできる。
【０１２３】
また、電子放出源アレイにも様々な形式のものがあるが、高融点金属を陰極に用いたＳｐｉｎｄｔ型電子放出源、シリコン（Ｓｉ）を陰極に用いたシリコンコーン型電子放出源、又は、ポーラスシリコンや酸化シリコン等を電極で挟んだ平面型電子放出源等の公知の電子放出源からなるマトリクスアレイのいずれを用いることもできる。
【０１２４】
本実施の形態では、電子放出源アレイ２５０ＡとしてＳｐｉｎｄｔ型アクティブ電子放出源アレイを用いる場合について説明する。このＳｐｉｎｄｔ型アクティブ電子放出源アレイ２５０Ａは、基板２５１Ａ、単位領域分離陰極電極２５２Ａ、及びゲート電極２５５Ａの構成が異なる他は、基本的に実施の形態１の電子放出源アレイ２５０と同一である。以下、特に断らない限り、電子放出源アレイ２５０Ａと記した場合は、Ｓｐｉｎｄｔ型アクティブ電子放出源アレイ２５０Ａを示すこととする。
【０１２５】
電子放出源アレイ２５０Ａの基板２５１Ａは、シリコン（Ｓｉ）やガリウム砒素（ＧａＡｓ）等の公知の半導体によって構成され、内部に各単位領域２５６に対応する複数のトランジスタ２５８ａ及び２５８ｂを含むＸ−Ｙマトリクスアレイが形成される。
【０１２６】
この基板２５１Ａの上に形成される単位領域分離陰極電極２５２Ａは、隣り合う他の単位領域分離陰極電極と所定間隔を隔てて絶縁分離され、トランジスタ２５８ａに電気的に接続される。
【０１２７】
本実施の形態では、単位領域分離陰極電極２５２Ａで区画される領域を「単位領域」２５６と称する。各単位領域２５６内にゲート電極２５５Ａ及び絶縁層２５４を貫通し、単位領域分離陰極電極２５２Ａの表面に達する細孔を形成し、この細孔内に単位領域分離陰極電極２５２Ａから突出する陰極２５３を設ける。この単位領域２５６内に形成された電子放出制御が可能な最小単位数の電子放出源を「エレメント」と称する。
【０１２８】
また、ゲート電極２５５Ａはすべての単位領域２５６で共通である。
【０１２９】
図２１は、本実施の形態の撮像装置に含まれる電子放出源アレイ２５０Ａの駆動系を平面視で概略的に示す図である。
【０１３０】
以下では、後述する電子放出源アレイ２５０Ａに印加するパルス電圧についての説明の便宜上、垂直走査制御ライン４３０を垂直走査制御ラインＬｖとして表す場合もある。垂直走査制御ラインＬｖは、実際には撮像素子２００の垂直走査方向に多数あるが、図２１には、その一部であるＬｖ（Ｊ−２）〜Ｌｖ（Ｊ＋２）を示す。ここで、Ｊは任意の整数である。
【０１３１】
また、同様に、水平走査制御ライン４４０を水平走査制御ラインＬｈとして表す場合もある。水平走査制御ラインＬｈは、実際には水平走査方向に多数あるが、図２１には、その一部であるＬｈ（Ｎ−２）〜Ｌｈ（Ｎ＋２）を示す。ここで、Ｎは任意の整数である。
【０１３２】
さらに、同様に、水平走査ライン２５７を水平走査ラインＳＨＬとして表す場合もある。水平走査ラインＳＨＬは、実際には垂直走査方向に垂直走査制御ラインＬｖと同じ数だけあるが、図２１には、その一部である水平走査ラインＳＨＬ（Ｊ−２）〜ＳＨＬ（Ｊ＋２）を示す。ここで、Ｊは任意の整数である。
【０１３３】
電子放出源アレイ２５０Ａの垂直方向の走査は、垂直駆動回路４２０Ａ内の垂直アドレス回路４２１Ａから、垂直走査制御ラインＬｖに電圧Ｖ１と電圧Ｖ２（Ｖ２＞Ｖｌ）からなるパルス電圧を印加し、各単位領域２５６内のトランジスタ２５８ａを制御することで行う。垂直走査制御ライン４３０に電圧Ｖ２が印加されると、トランジスタ２５８ａがオンになる。
【０１３４】
また、電子放出源アレイ２５０Ａの水平方向の走査は、水平駆動回路４１０Ａ内の水平アドレス回路４１１Ａから、水平走査制御ラインＬｈに電圧Ｖ１と電圧Ｖ２（Ｖ２＞Ｖ１）からなるパルス電圧を印加し、各単位領域２５６内のトランジスタ２５８ｂを制御することで行う。水平走査制御ライン４４０に電圧Ｖ２が印加されると、トランジスタ２５８ｂがオンになる。
【０１３５】
また、水平駆動回路４１０Ａは、各単位領域２５６内のトランジスタ２５８ｂに接続された陰極電圧制御ライン７０５に電圧を供給するための陰極電圧制御回路４１４を有する。各単位領域２５６内のトランジスタ２５８ａ及びトランジスタ２５８ｂが共にオンにされたときに、陰極電圧制御回路４１４から陰極電圧制御ライン７０５を介して単位領域分離陰極電極２５２Ａ及び陰極２５３に電圧が印加される。一方、ゲート電極２５５Ａには垂直駆動回路４２０Ａ内のゲート電圧制御回路４２４から電圧が供給される。
【０１３６】
電子放出源アレイ２５０Ａでは、各単位領域２５６内のトランジスタ２５８ａ及びトランジスタ２５８ｂが共にオンになったときに、各単位領域２５６内の陰極２５３から、ゲート電圧制御回路４２４からゲート電極２５５Ａに印加される電圧と陰極電圧制御回路４１４から陰極２５３に印加される電圧とによって決まる量の電子が放出される。
【０１３７】
垂直駆動回路４２０Ａ内の垂直アドレス回路４２１Ａは、制御回路５００Ａから供給される「出力映像信号の振幅値を基にした電子放出源アレイ制御信号」等を用いて、水平帰線消去期間Ｔｈｂに電圧Ｖ２を印加する垂直走査制御ライン４３０を選択する。
【０１３８】
同様に、垂直アドレス回路４２１Ａは、制御回路５００Ａから供給される「出力映像信号の振幅値を基にした電子放出源アレイ制御信号」等を用いて、垂直走査制御ライン４３０に電圧Ｖ２を印加する水平帰線消去期間Ｔｈｂの回数や、水平帰線消去期間Ｔｈｂ内での各垂直走査制御ライン４３０への電圧Ｖ２の印加時間又は印加パルスの回数等を制御する。
【０１３９】
一方、水平駆動回路４１０Ａ内の水平アドレス回路４１４は、制御回路５００Ａから供給される「出力映像信号の振幅値を基にした電子放出源アレイ制御信号」等を用いて、水平帰線消去期間Ｔｈｂに電圧Ｖ２を印加する水平走査制御ライン４４０を選択する等の制御を行う。
【０１４０】
なお、図２１には、垂直方向の走査をトランジスタ２５８ａの制御で行い、水平方向の走査をトランジスタ２５８ｂの制御で行う形態を示すが、これに代えて、垂直方向の走査をトランジスタ２５８ｂの制御で行い、水平方向の走査をトランジスタ２５８ａの制御で行うように構成してもよい。
【０１４１】
図２２は、映像信号が出力されるタイミングが異なる２つの水平走査ラインＳＨＬ（Ｊ−１）及びＳＨＬ（Ｊ＋１）に含まれる各単位領域２５６内の陰極２５３から順次放出される電子により、各単位領域２５６に対向する光電変換膜２３０に蓄積された正孔が読み出されることによって得られる出力映像信号の振幅値を示す図である。
【０１４２】
図２２では、出力映像信号の振幅値が高いほど、その部分に該当する光電変換膜２３０に輝度のより高い光（光量のより多い光）が入射しているとみなすことができる。
【０１４３】
ここで、出力映像信号の振幅値に、「映像信号出力期間Ｔｈに各単位領域２５６に含まれる陰極２５３から放出された電子で読み出せる出力映像信号の最大振幅値」以下の閾値を設定する。
【０１４４】
図２２（ａ）に示すように、水平走査ラインＳＨＬ（Ｊ−１）より得られる出力映像信号の振幅値が閾値を超えると、水平走査ラインＳＨＬ（Ｊ−１）に含まれる各単位領域２５６の陰極２５３から水平帰線消去期間Ｔｈｂに電子を放出し、対向する光電変換膜２３０に蓄積された過剰な正孔を除去するようにする。
【０１４５】
一方、水平走査ラインＳＨＬ（Ｊ＋１）より得られる出力映像信号の振幅値が閾値よりも低い場合は、水平走査ラインＳＨＬ（Ｊ＋１）に含まれる各単位領域２５６の陰極２５３から水平帰線消去期間Ｔｈｂに電子が放出されないようにする。
【０１４６】
このような閾値を用いた制御を行うことにより、高輝度光が入射した光電変換膜２３０の部分に蓄積した過剰な正孔のみを選択的に除去することができ、これにより、電子放出源アレイ２５０Ａの負荷を軽減しつつ、残像の発生や解像度の劣化を防止することができる。
【０１４７】
図２３は、上述の駆動手法を実現するために、垂直走査制御ラインＬｖに印加するパルス電圧の振幅及びタイミングを示す図である。
【０１４８】
図２４は、上述の駆動手法を実現するために、水平走査制御ラインＬｈに印加するパルス電圧の振幅及びタイミングを示す図である。
【０１４９】
図２５は、陰極電圧制御ライン４５０に印加するパルス電圧の振幅及びタイミングを示す図である。
【０１５０】
図２６は、ゲート電極２５５に印加する電圧の振幅及びタイミングを示す図である。
【０１５１】
図２３、図２４、図２５及び図２６に示すパルス電圧及び電圧を印加することにより、映像信号出力期間Ｔｈでは、垂直走査制御ラインＬｖに電圧Ｖ２が印加され、かつ、水平走査制御ラインＬｈに電圧Ｖ２が印加されると、垂直走査制御ラインＬｖと水平走査制御ラインＬｈとの交点に位置する単位領域２５６内のトランジスタ２５８ａ及びトランジスタ２５８ｂがオンになり、当該単位領域２５６に含まれる陰極２５３には電圧０Ｖが印加され、ゲート電極２５５Ａに印加されている電圧Ｖｘとの電位差により、単位領域２５６に含まれる陰極２５３から電子が放出され、映像信号が生成される。
【０１５２】
また、水平帰線消去期間Ｔｈｂにおいては、出力映像信号の振幅値が閾値を超えた水平走査ラインＳＨＬ（Ｊ−１）では、水平走査ラインＳＨＬ（Ｊ−１）に含まれる各単位領域２５６に接続された垂直走査制御ラインＬｖ（Ｊ−１）に電圧Ｖ２が印加され、かつ、すべての水平走査制御ラインＬｈに電圧Ｖ２が印加されることから、水平走査ラインＳＨＬ（Ｊ−１）に含まれる各単位領域２５６内のトランジスタ２５８ａ及びトランジスタ２５８ｂがオンになる。
【０１５３】
これにより、水平走査ラインＳＨＬ（Ｊ−１）に含まれる各単位領域２５６内の陰極２５３には電圧Ｖａが印加され、ゲート電極２５５Ａに印加されている電圧Ｖｘとの電位差により、水平走査ラインＳＨＬ（Ｊ−１）２５７に含まれる各単位領域２５６の陰極２５３、すなわち、水平走査ラインＳＨＬ（Ｊ−１）２５７に含まれる各エレメントから電子が放出される。
【０１５４】
一方、出力映像信号の振幅値が閾値よりも低い水平走査ラインＳＨＬ（Ｊ＋１）では、図２３に示すように、水平帰線消去期間Ｔｈｂには、水平走査ラインＳＨＬ（Ｊ＋１）に含まれる各単位領域２５６に接続された垂直走査制御ラインＬｖ（Ｊ＋１）に電圧Ｖ２が印加されないため、垂直走査制御ラインＬｖ（Ｊ＋１）に含まれる各単位領域２５６内の陰極２５３からは電子は放出されない。
【０１５５】
なお、上述の駆動手法では、Ｖａ又は閾値は、光電変換膜２３０に蓄積された過剰な正孔が除去されるときの出力映像信号の最大振幅値が閾値以上になるように設定される。
【０１５６】
また、上述の駆動手法では、図２５に示すように水平帰線消去期間Ｔｈｂ毎に陰極電圧制御ライン４５０に電圧Ｖａを印加して、光電変換膜２３０に生成・蓄積された過剰な正孔のみを除去する例を示したが、これに代えて、水平帰線消去期間Ｔｈｂ毎に陰極電圧制御ライン４５０に０Ｖを印加し、図１９に示す電源６１１を制御して、映像信号出力期間Ｔｈに光電変換膜２３０に印加する電圧より低い電圧を水平帰線消去期間Ｔｈｂ毎に光電変換膜２３０に印加するように構成してもよい。
【０１５７】
また、図２７に示すように、水平帰線消去期間Ｔｈｂにゲート電極２５５に印加する電圧Ｖｂの値を、映像信号出力期間Ｔｈにゲート電極２５５に印加する値Ｖｘよりも高い値にすることにより、水平帰線消去期間Ｔｈｂに放出される電子量を増大させてもよい。
【０１５８】
さらに、上述の動作では、出力された映像信号に基づいて、光電変換膜２３０に蓄積された過剰な正孔を水平帰線消去期間Ｔｈｂに放出される電子によって除去するため、制御に遅れが生じ、例えば、移動している高輝度発光体を撮影した場合には残像の発生や解像度の劣化を生じるおそれがある。
【０１５９】
そこで、図２８に示すように、出力映像信号の振幅値が閾値よりも低い水平走査ラインＳＨＬ（Ｊ＋１）についても、水平走査ラインＳＨＬ（Ｊ＋１）に対応する垂直走査制御ラインＬｖ（Ｊ＋１）に、出力映像信号の振幅値が閾値を超えた垂直走査制御ラインＬｖ（Ｊ−１）に電圧Ｖ２を印加する水平帰線消去期間Ｔｈｂの回数よりも少ない回数の水平帰線消去期間Ｔｈｂに電圧Ｖ２を印加し、出力映像信号の振幅値が閾値よりも低い水平走査ラインＳＨＬ（Ｊ＋１）に含まれる各エレメントからも電子を放出させるように構成してもよい。
【０１６０】
これにより、出力映像信号を基にした制御の遅れにも対応することができ、電子放出源アレイ２５０Ａへの負荷を軽減しつつ、高輝度光が入射した場合の解像度の劣化や残像の発生等を防止することができる。
【０１６１】
なお、図２８では、出力映像信号の振幅値が閾値よりも低い水平走査ラインＳＨＬ（Ｊ＋１）について、水平走査ラインＳＨＬ（Ｊ＋１）に対応する垂直走査制御ラインＬｖ（Ｊ＋１）に電圧Ｖ２を印加する水平帰線消去期間Ｔｈｂの回数を減ずる形態について説明したが、これに代えて、図２９に示すように、水平帰線消去期間Ｔｈｂにおいて垂直走査制御ラインＬｖ（Ｊ＋１）に電圧Ｖ２を印加する時間を短縮してもよい。
【０１６２】
あるいは、図３０に示すように、水平帰線消去期間Ｔｈｂに断続的にパルス状の電圧Ｖ２を印加して、水平帰線消去期間Ｔｈｂに垂直走査制御ラインＬｖ（Ｊ＋１）に印加するパルスの回数を減じ、電圧Ｖ２を印加する時間を短縮してもよい。
【０１６３】
図２９及び図３０に示す駆動手法によっても、図２８の駆動手法の場合と同様に、出力映像信号を基にした制御の遅れにも対応することができ、電子放出源アレイ２５０Ａへの負荷を軽減しつつ、高輝度光が入射した場合の解像度の劣化や残像の発生等を防止することができる。
【０１６４】
また、電子放出源アレイ２５０Ａとして、実施の形態１で説明したパッシブ電子放出源アレイ２５０や、駆動回路内蔵パッシブ電子放出源アレイを用いた場合は、水平走査ライン２５７に対応してゲート電極２５５が絶縁分離されていることから、１フィールド又は１フレームの期間に、各水平走査ライン２５７に含まれる各エレメントから電子が放出される水平帰線消去期間Ｔｈｂの回数及び水平帰線消去期間Ｔｈｂにおける電子放出時間が同じ場合においても、出力映像信号の振幅値が閾値を超える水平走査ライン２５７については水平帰線消去期間Ｔｈｂにゲート電極２５５に印加する電圧を高く設定し、また、出力映像信号の振幅値が閾値より低い水平走査ライン２５７については水平帰線消去期間Ｔｈｂにゲート電極２５５に印加する電圧を低く設定することにより、出力映像信号の振幅値に応じて、水平帰線消去期間Ｔｈｂに各水平走査ライン２５７に含まれる各エレメントから放出される電子量を制御することができる。
【０１６５】
これにより、出力映像信号を基にした制御の遅れにも対応することができ、電子放出源アレイ２５０Ａへの負荷を軽減しつつ、高輝度光が入射した場合の解像度の劣化や残像の発生等を防止することができる。
【０１６６】
図３１は、図２２に示す出力映像信号の振幅値を用いて、実施の形態２における駆動手法によって光電変換膜２３０に蓄積された過剰な正孔が除去された後の出力映像信号の振幅値を示す図である。
【０１６７】
出力映像信号の振幅値が閾値を超えた単位領域２５６に対応する光電変換膜２３０からは、過剰な正孔が除去されるため、当該単位領域２５６より得られる出力映像信号の振幅値は、図３１（ａ）に示すように、水平帰線消去期間Ｔｈｂに当該単位領域２５６に含まれる陰極２５３に印加される電圧Ｖａで決まる値まで低下する。
【０１６８】
しかし、陰極２５３に印加される電圧Ｖａで決まる出力映像信号の振幅値は閾値より高いため、引き続き、水平帰線消去期間Ｔｈｂには電子が放出され、例えば、図３１（ｂ）に示すように、入射光量が減って出力映像信号の振幅値が閾値より低くなるまで、この動作が継続される。
【０１６９】
図３２は、水平走査ラインＳＨＬ（Ｊ−１）に含まれる各単位領域２５６内の陰極２５３から順次、放出される電子により、各単位領域２５６に対向する光電変換膜２３０に蓄積された正孔が読み出されるときの出力映像信号の振幅値を示す図である。
【０１７０】
図３２では、水平走査ラインＳＨＬ（Ｊ−１）に含まれる単位領域２５６のうち、一部の単位領域２５６（水平走査制御ラインＬｈ（Ｎ−１）〜Ｌｈ（Ｎ＋１）に接続される単位領域）に対応する出力映像信号の振幅値が閾値を超えている。
【０１７１】
そのため、水平帰線消去期間Ｔｈｂに、出力映像信号の振幅値が閾値を超える単位領域２５６のみから電子を放出させて、当該単位領域に対向する光電変換膜２３０に蓄積された過剰な正孔を除去することにより、電子放出源アレイの負担をさらに軽減しつつ、解像度の劣化や残像の発生を防止することができる。
【０１７２】
図３３は、上述の駆動手法を実現するために、水平走査制御ラインＬｈに印加するパルス電圧の振幅及びタイミングを示す図である。
【０１７３】
図３４は、上述の駆動手法を実現するために、水平走査ラインＳＨＬ（Ｊ−１）に対応する垂直走査制御ラインＬｖ（Ｊ−１）に印加するパルス電圧の振幅及びタイミングを示す図である。
【０１７４】
図３３に示すように、出力映像信号の振幅値が閾値を超えた単位領域２５６に接続された水平走査制御ラインＬｈ（Ｎ−１）〜Ｌｈ（Ｎ＋１）には、水平帰線消去期間Ｔｈｂ毎に電圧Ｖ２を印加し、その他の水平走査制御ラインには電圧Ｖ１を印加する。また、このときに、図３４に示すように、垂直走査制御ラインＬｖ（Ｊ−１）には、水平帰線消去期間Ｔｈｂ毎に電圧Ｖ２を印加する。
これにより、出力映像信号の振幅値が閾値を超えたエレメントのみから水平帰線消去期間Ｔｈｂに電子が放出され、対向する光電変換膜２３０に蓄積された過剰な正孔を除去することができる。
【０１７５】
なお、以上で説明した実施の形態１及び実施の形態２の撮像装置では、垂直帰線消去期間について言及していないが、垂直帰線消去期間の一部の期間を水平帰線消去期間とみなすことにより、同様に実施でき、同様の効果を得ることができる。
【０１７６】
以上、本発明の例示的な実施の形態の撮像装置について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【図面の簡単な説明】
【０１７７】
【図１】実施の形態１の撮像装置を概略的に示す断面図である。
【図２】実施の形態１の撮像装置に含まれる撮像素子の構成を示す図であり、（ａ）は撮像素子２００を概略的に示す斜視部分断面図、（ｂ）は撮像素子の要部を拡大して示す断面図である。
【図３】実施の形態１の撮像装置に含まれる電子放出源アレイの駆動系を平面視で概略的に示す図である。
【図４】図３に示す駆動系を有する撮像装置において、電子放出源アレイのゲート電極ＬＶに印加するパルス電圧の振幅及びタイミングを示す図である。
【図５】図３に示す駆動系を有する撮像装置において、電子放出源アレイの陰極電極ＬＨに印加するパルス電圧の振幅及びタイミングを示す図である。
【図６】任意の水平走査ラインに対応する位置の光電変換膜に高輝度光が入射した場合における光電変換膜の電子放出源アレイ側の電位の変化を示す図である。
【図７】実施の形態１の撮像装置のゲート電極ＬＶに印加する他のパルス電圧の振幅及びタイミングを示す図である。
【図８】実施の形態１の撮像装置の陰極電極ＬＨに印加する他のパルス電圧の振幅及びタイミングを示す図である。
【図９】実施の形態１の撮像装置のゲート電極ＬＶに印加する他のパルス電圧の振幅及びタイミングを示す図である。
【図１０】実施の形態１の撮像装置のゲート電極ＬＶに印加する他のパルス電圧の振幅及びタイミングを示す図である。
【図１１】実施の形態１の撮像装置のゲート電極ＬＶに印加する他のパルス電圧の振幅及びタイミングを示す図である。
【図１２】実施の形態１の撮像装置のゲート電極ＬＶに印加する他のパルス電圧の振幅及びタイミングを示す図である。
【図１３】実施の形態１の撮像装置のゲート電極ＬＶに印加する他のパルス電圧の振幅及びタイミングを示す図である。
【図１４】実施の形態１の撮像装置のゲート電極ＬＶに印加する他のパルス電圧の振幅及びタイミングを示す図である。
【図１５】実施の形態１の撮像装置のゲート電極ＬＶに印加する他のパルス電圧の振幅及びタイミングを示す図である。
【図１６】実施の形態１の撮像装置のゲート電極ＬＶに印加する他のパルス電圧の振幅及びタイミングを示す図である。
【図１７】実施の形態１の撮像装置のゲート電極ＬＶに印加する他のパルス電圧の振幅及びタイミングを示す図である。
【図１８】実施の形態２の撮像装置を概略的に示す断面図である。
【図１９】実施の形態２の撮像装置に含まれる撮像素子の構成を概略的に示す斜視部分断面図である。
【図２０】実施の形態２の撮像装置に含まれる撮像素子の要部の構成を拡大して概略的に示す図である。
【図２１】実施の形態２の撮像装置に含まれる電子放出源アレイの駆動系を平面視で概略的に示す図である。
【図２２】実施の形態２の撮像装置において、映像信号が出力されるタイミングが異なる２つの水平走査ラインに含まれる各単位領域内の陰極から順次放出される電子により、対向する光電変換膜に蓄積された正孔が読み出されることによって得られる出力映像信号の振幅値を示す図である。
【図２３】実施の形態２の撮像装置において、垂直走査制御ラインＬｖに印加するパルス電圧の振幅及びタイミングを示す図である。
【図２４】実施の形態２の撮像装置において、水平走査制御ラインＬｈに印加するパルス電圧の振幅及びタイミングを示す図である。
【図２５】実施の形態２の撮像装置において、陰極電圧制御ラインに印加するパルス電圧の振幅及びタイミングを示す図である。
【図２６】実施の形態２の撮像装置において、ゲート電極に印加する電圧の振幅及びタイミングを示す図である。
【図２７】実施の形態２の撮像装置のゲート電極に印加する他のパルス電圧の振幅及びタイミングを示す図である。
【図２８】実施の形態２の撮像装置の垂直走査制御ラインＬｖに印加する他のパルス電圧の振幅及びタイミングを示す図である。
【図２９】実施の形態２の撮像装置の垂直走査制御ラインＬｖに印加する他のパルス電圧の振幅及びタイミングを示す図である。
【図３０】実施の形態２の撮像装置の垂直走査制御ラインＬｖに印加する他のパルス電圧の振幅及びタイミングを示す図である。
【図３１】図２２に示す出力映像信号の振幅値を用いて、光電変換膜に蓄積された過剰な正孔が除去された後の出力映像信号の振幅値を示す図である。
【図３２】実施の形態２の撮像装置において、水平走査ラインに含まれる各単位領域内に陰極から順次放出される電子により、対向する光電変換膜に蓄積された正孔が読み出されることによって得られる出力映像信号の振幅値を示す図である。
【図３３】実施の形態２の撮像装置の水平走査制御ラインＬｈに印加する他のパルス電圧の振幅及びタイミングを示す図である。
【図３４】実施の形態２の撮像装置の垂直走査制御ラインＬｖに印加する他のパルス電圧の振幅及びタイミングを示す図である。
【符号の説明】
【０１７８】
１００  光学レンズ
２００  撮像素子
２１０  透光性基板
２２０  透光性導電膜
２３０  光電変換膜
２４０  メッシュ状電極
２５０  ２５０Ａ  電子放出源アレイ
２５１  ２５１Ａ  基板
２５２  陰極電極
２５２Ａ  単位領域分離陰極電極
２５３  陰極
２５４  絶縁層
２５５  ２５５Ａ  ゲート電極
２５６  単位領域
２５７  水平走査ライン
２５８ａ  ２５８ｂ  トランジスタ
３００  信号増幅・処理回路
４００  駆動回路
４１０  ４１０Ａ  水平駆動回路
４１１  ４１１Ａ  水平アドレス回路
４１２  水平バッファ回路
４１３  水平電圧制御回路
４１４  陰極電圧制御回路
４２０  ４２０Ａ  垂直駆動回路
４２１  ４２１Ａ  垂直アドレス回路
４２２  垂直バッファ回路
４２３  垂直電圧制御回路
４２４  ゲート電圧制御回路
４３０  垂直走査制御ライン
４４０  水平走査制御ライン
５００  ５００Ａ  制御回路
６００  ６１１  ６２０  電源
６１０  外部回路
７００  メモリ部
７０５  陰極電圧制御ライン
【図１】
2008288176.tif 000003
【図２】
2008288176.tif 000004
【図３】
2008288176.tif 000005
【図４】
2008288176.tif 000006
【図５】
2008288176.tif 000007
【図６】
2008288176.tif 000008
【図７】
2008288176.tif 000009
【図８】
2008288176.tif 000010
【図９】
2008288176.tif 000011
【図１０】
2008288176.tif 000012
【図１１】
2008288176.tif 000013
【図１２】
2008288176.tif 000014
【図１３】
2008288176.tif 000015
【図１４】
2008288176.tif 000016
【図１５】
2008288176.tif 000017
【図１６】
2008288176.tif 000018
【図１７】
2008288176.tif 000019
【図１８】
2008288176.tif 000020
【図１９】
2008288176.tif 000021
【図２０】
2008288176.tif 000022
【図２１】
2008288176.tif 000023
【図２２】
2008288176.tif 000024
【図２３】
2008288176.tif 000025
【図２４】
2008288176.tif 000026
【図２５】
2008288176.tif 000027
【図２６】
2008288176.tif 000028
【図２７】
2008288176.tif 000029
【図２８】
2008288176.tif 000030
【図２９】
2008288176.tif 000031
【図３０】
2008288176.tif 000032
【図３１】
2008288176.tif 000033
【図３２】
2008288176.tif 000034
【図３３】
2008288176.tif 000035
【図３４】
2008288176.tif 000036