(57)【要約】【課題】フォトダイオードにかかるバイアス電圧や出力電圧を任意の値に設定できる光検出回路、半導体集積装置および光検出装置を提供する。【解決手段】フォトダイオード１１から出力された光電変換信号がベースｂ１に入力される第１トランジスタＱ１と、ベースｂ２がコレクタｃ１に接続され、コレクタｃ２が電源線１２に接続された第２トランジスタＱ２と、ベースｂ２とコレクタｃ２との間に接続された第１抵抗Ｒ１と、ベースｂ１とエミッタｅ２との間に接続された第２抵抗Ｒ２と、バイアス電圧Ｖｂがベースｂ３に入力され、コレクタｃ３がエミッタｅ２に接続され、エミッタｅ３がエミッタｅ１に接続された第３トランジスタＱ３と、エミッタｅ３と基準電位線１３との間に接続された第３抵抗Ｒ３とを具備する。フォトダイオード１１にかかるバイアス電圧Ｖｂｐはバイアス電圧Ｖｂに等しくなり、使用条件に応じて自由に設定できる。【選択図】図１
2008109049.tif 000002
【特許請求の範囲】
【請求項１】
入力光の強度に応じた電流を出力する受光素子と、
前記受光素子から出力された光電変換信号が制御電極に入力される第１トランジスタと、
制御電極が前記第１トランジスタの第１電極に接続され、第１電極が電源線に接続され、前記第１トランジスタと同一導電型の第２トランジスタと、
前記第２トランジスタの制御電極と第１電極の間に接続された第１抵抗と、
前記第１トランジスタの制御電極と前記第２トランジスタの第２電極との間に接続された第２抵抗と、
バイアス電圧が制御電極に入力され、第１電極が前記第２トランジスタの第２電極に接続され、第２電極が前記第１トランジスタの第２電極に接続され、前記第１トランジスタと同一導電型の第３トランジスタと、
第３トランジスタの第２電極と基準電位線との間に接続された第３抵抗と、
を具備することを特徴とする光検出回路。
【請求項２】
前記バイアス電圧が、前記第１トランジスタのベース・エミッタ間電圧より大きく、且つ前記第１トランジスタのベース・エミッタ間電圧の２倍より小さいことを特徴とする請求項１に記載の光検出回路。
【請求項３】
入力光の強度に応じた電流を出力する受光素子から出力された光電変換信号が制御電極に入力される第１トランジスタと、
制御電極が前記第１トランジスタの第１電極に接続され、第１電極が電源線に接続され、前記第１トランジスタと同一導電型の第２トランジスタと、
前記第２トランジスタの制御電極と第１電極の間に接続された第１抵抗と、
前記第１トランジスタの制御電極と前記第２トランジスタの第２電極との間に接続された第２抵抗と、
バイアス電圧が制御電極に入力され、第１電極が前記第２トランジスタの第２電極に接続され、第２電極が前記第１トランジスタの第２電極に接続され、前記第１トランジスタと同一導電型の第３トランジスタと、
第３トランジスタの第２電極と基準電位線との間に接続された第３抵抗と、
が同一チップ上に集積して形成されていることを特徴とする半導体集積装置。
【請求項４】
入力光の強度に応じた電流を出力する受光素子と、前記受光素子から出力された光電変換信号が制御電極に入力される第１トランジスタと、制御電極が前記第１トランジスタの第１電極に接続され、第１電極が電源線に接続され、前記第１トランジスタと同一導電型の第２トランジスタと、前記第２トランジスタの制御電極と第１電極の間に接続された第１抵抗と、前記第１トランジスタの制御電極と前記第２トランジスタの第２電極との間に接続された第２抵抗と、バイアス電圧が制御電極に入力され、第１電極が前記第２トランジスタの第２電極に接続され、第２電極が前記第１トランジスタの第２電極に接続され、前記第１トランジスタと同一導電型の第３トランジスタと、第３トランジスタの第２電極と基準電位線との間に接続された第３抵抗とを備えた光検出回路と、
前記光検出回路の出力に応じて所定の処理を行なう信号処理部と、
を具備することを特徴とする光検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光検出回路、半導体集積装置および光検出装置に関する。
【背景技術】
【０００２】
フォトダイオードなどの受光素子の微小電流を増幅するためには、入力バイアス電流が少なく、入力オフセット電圧やドリフトの小さなアンプを用いて電流電圧変換するのが一般的である。その際に、アンプの入力にフォトダイオードを直接挿入するトランスインピーダンスと呼ばれる回路方式が用いられる（例えば、特許文献１参照。）。
【０００３】
特許文献１に開示された光検出回路は、エミッタ接地のｎｐｎ第１トランジスタと、第１トランジスタのベース−エミッタ間に接続されたフォトダイオードと、エミッタフォロワ構成のｎｐｎ第２トランジスタと、第１トランジスタのベース端子と第２トランジスタのエミッタ端子との間に接続された帰還抵抗と、第２トランジスタのベース−コレクタ端子間に接続された第１抵抗と、第１および第２トランジスタのエミッタ端子間に接続された第２抵抗とを具備している。
【０００４】
各抵抗を流れる電流の総和がゼロになるように各抵抗の抵抗値を設定することにより、信号電流が変化しても、消費電流が変動しなくなり、電源線にインダクタ成分があっても、これら電源線にノイズが発生しなくなるようにしている。
【０００５】
然しながら、特許文献１に開示された光検出回路は、フォトダイオードにかかるバイアス電圧が第１トランジスタのベース・エミッタ間電圧に固定されているので、使用条件に応じて、フォトダイオードにかかるバイアス電圧や出力電圧を自由に設定できないという問題がある。  
また、出力電圧がベース・エミッタ間電圧Ｖｂｅと低く、後段の信号処理回路との間にレベルシフトなど付加回路が必要となる。
【０００６】
出力電圧を増加する方法として、第１トランジスタのエミッタにダイオード接続されたｎｐｎバイポーラトランジスタを接続してトランジスタのベース・エミッタ間電圧Ｖｂｅだけ増加させる方法が知られている。  
しかし、トランジスタのベース・エミッタ間電圧Ｖｂｅの整数倍でしか増加させることができないという問題がある。
【０００７】
また、トランジスタのベース・エミッタ間電圧Ｖｂｅは温度特性を有するので、温度によりフォトダイオードにかかるバイアス電圧が変化し、光検出特性が変動するという問題がある。
【０００８】
更に、低電圧電源で動作させる場合に、第一トランジスタ、第二トランンジスタ、ダイオードの３つのベース・エミッタ間電圧Ｖｂｅが直列接続されるので、３Ｖｂｅ以下の電源電圧では出力のダイナミックレンジが取れなくなり動作しなくなる。また、出力電圧がベース・エミッタ間電圧Ｖｂｅの整数倍でしか設定できないため、後段の入出力ダイナミックレンジの設計が難しくなる。
【特許文献１】特開２０００−１０１１２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、フォトダイオードにかかるバイアス電圧や出力電圧を任意の値に設定できる光検出回路、半導体集積装置および光検出装置を提供する。
【課題を解決するための手段】
【００１０】
本発明の一態様の光検出回路は、入力光の強度に応じた電流を出力する受光素子と、前記受光素子から出力された光電変換信号が制御電極に入力される第１トランジスタと、制御電極が前記第１トランジスタの第１電極に接続され、第１電極が電源線に接続され、前記第１トランジスタと同一導電型の第２トランジスタと、前記第２トランジスタの制御電極と第１電極の間に接続された第１抵抗と、前記第１トランジスタの制御電極と前記第２トランジスタの第２電極との間に接続された第２抵抗と、バイアス電圧が制御電極に入力され、第１電極が前記第２トランジスタの第２電極に接続され、第２電極が前記第１トランジスタの第２電極に接続され、前記第１トランジスタと同一導電型の第３トランジスタと、第３トランジスタの第２電極と基準電位線との間に接続された第３抵抗と、を具備することを特徴としている。
【発明の効果】
【００１１】
本発明によれば、フォトダイオードにかかるバイアス電圧や出力電圧を任意の値に設定できる光検出回路、半導体集積装置および光検出装置が得られる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例】
【００１３】
本発明の実施例に係る光検出回路について、図１および図２を用いて説明する。図１は光検出回路を示す回路図、図２は電源電圧と出力ダイナミックレンジとの関係を示す図である。
【００１４】
図１に示すように、本実施例の光検出回路１０は、フォトダイオード（受光素子）１１から出力された光電変換信号がベース（制御電極）ｂ１に入力されるｎｐｎ第１バイポーラトランジスタＱ１（以後、単に第１トランジスタＱ１という）と、ベースｂ２が第１トランジスタＱ１のコレクタ（第１電極）ｃ１に接続され、コレクタｃ２が電源線１２に接続されたｎｐｎ第２バイポーラトランジスタＱ２（以後、単に第２トランジスタＱ２という）と、第２トランジスタＱ２のベースｂ２と電源線１２との間に接続された第１抵抗Ｒ１と、第１トランジスタＱ１のベースｂ１と第２トランジスタＱ２のエミッタｅ２（第２電極）との間に接続された第２抵抗Ｒ２とを具備している。
【００１５】
更に、バイアス電圧Ｖｂがベースｂ３に入力され、コレクタｃ３が第２トランジスタＱ２のエミッタｅ２に接続され、エミッタｅ３が第１トランジスタＱ１のエミッタｅ１に接続されたｎｐｎ第３バイポーラトランジスタＱ３（以後、単に第３トランジスタＱ３という）と、第３トランジスタＱ３のエミッタｅ３と基準電位線１３との間に接続された第３抵抗Ｒ３とを具備している。
【００１６】
バイアス電圧Ｖｂは、後段の信号処理回路やその他の回路に電圧を供給する電源回路のバイアスと共用する事ができるので、回路規模を増加させることは無い。
【００１７】
フォトダイオード１１は、受光した光信号１４の強度に応じた光電流Ｉｐを出力し、第１トランジスタＱ１のベースｂ１に供給する。
【００１８】
第１トランジスタＱ１は、エミッタ接地アンプである。エミッタｅ１は後述する仮想接地電位ＶＧＮＤに固定されている。従って、第１トランジスタＱ１の動作点は仮想接地電位ＶＧＮＤだけレベルアップされている。第１抵抗Ｒ１は、第１トランジスタＱ１の負荷抵抗である。
【００１９】
第２トランジスタＱ２は、電圧増幅度がほぼ１のエミッタフォロア（コレクタ接地アンプ）である。第１トランジスタＱ１により光電流Ｉｐが電流電圧変換されて増幅された出力信号Ｖｏｕｔを、低インピーダンス信号として出力端１５に出力する。
【００２０】
第２抵抗Ｒ２は、第２トランジスタＱ２の出力を第１トランジスタＱ１のベースｂ１に帰還させるための帰還抵抗である。
【００２１】
第１トランジスタＱ１の電流増幅率は十分高い、例えばｈｆｅが１００以上なので、第１トランジスタＱ１の電圧増幅度は帰還抵抗で定まり、ほぼ第２抵抗Ｒ２の値に等しくなる。
【００２２】
従って、光信号１４をフォトダイオード１１により受光し、第１トランジスタＱ１で光信号１４の強度に応じた光電流Ｉｐを増幅し、第２トランジスタＱ２のエミッタｅ２に接続された出力端１５から、光電流Ｉｐと第２抵抗値との積（ΔＶ＝Ｉｐ×Ｒ２）に応じた出力信号Ｖｏｕｔが得られる。
【００２３】
第３トランジスタＱ３は、エミッタフォロワの定電流源として機能し、第３抵抗Ｒ３の両端にバイアス電圧Ｖｂと第３トランジスタＱ３のベース・エミッタ間電圧Ｖｂｅ３との差の電圧Ｖｒ３＝Ｖｂ−Ｖｂｅ３を発生させる。この電圧Ｖｒ３が上述した仮想接地電位ＶＧＮＤとなる。
【００２４】
フォトダイオード１１にかかるバイアス電圧Ｖｂｐは、第１トランジスタタＱ１のベース・エミッタ間電圧Ｖｂｅ１と第３抵抗の降下電圧Ｖｒ３との和で表される。  
特性の揃った第１および第３トランジスタＱ１、Ｑ３を用いてＶｂｅ１＝Ｖｂｅ３とすることにより、フォトダイオード１１にかかるバイアス電圧Ｖｂｐは、
Ｖｂｐ＝Ｖｂｅ１＋Ｖｒ３＝Ｖｂｅ１＋（Ｖｂ−Ｖｂｅ３）＝Ｖｂ
となる。
【００２５】
これにより、フォトダイオード１１にかかるバイアス電圧Ｖｂｐは、バイアス電圧Ｖｂを可変させることにより、自由に設定することが可能である。  
また、温度補償されたバイアス電源１６を用いることにより、フォトダイオード１１にかかるバイアス電圧Ｖｂｐは温度依存性を有しなくなる。これにより、光検出回路１０の光検出特性の変動を抑えることが可能である。
【００２６】
更に、光検出回路１０が動作可能な最低電源電圧Ｖｃｃは、Ｖｂｅ１＋Ｖｂｅ２〜２Ｖｂｅ１である。  
フォトダイオード１１にかかるバイアス電圧Ｖｂｐを、Ｖｂｅ１より若干大きく（第１トランジスタＱ１が動作可能な最低電圧）設定することにより、光検出回路１０が動作可能な最低電源電圧Ｖｃｃまで動作させることが可能である。
【００２７】
図２は電源電圧Ｖｃｃと出力ダイナミックレンジ（出力信号Ｖｏｕｔの最大振幅）との関係を示す図で、図中の実線が本実施例の場合、図中の破線が比較例の場合を示している。  
本明細書において、比較例とは特許文献１に開示された回路において、第１トランジスタのエミッタにダイオード接続されたｎｐｎバイポーラトランジスタを接続し、フォトダイオードにかかるバイアス電圧をトランジスタのベース・エミッタ間電圧Ｖｂｅの２倍に設定した光検出回路を意味している。
【００２８】
図２に示すように、比較例、本実施例とも、電源電圧Ｖｃｃが低下するにつれて、出力ダイナミックレンジは減少する。  
比較例では、フォトダイオード１１にかかるバイアス電圧Ｖｂｐは第１トランジスタＱ１のベース・エミッタ間電圧Ｖｂｅ１の２倍に固定されているので、電源電圧Ｖｃｃが３Ｖｂｅ１〜３×０．７Ｖ＝２．１Ｖに至ると、第２トランジスタＱ２が動作しなくなるので、出力信号Ｖｏｕｔの振幅はゼロとなり、光検出動作が停止する。
【００２９】
一方、本実施例では、フォトダイオード１１にかかるバイアス電圧ＶｂｐはＶｂｅ１までの電圧で自由に設定できるので、電源電圧Ｖｃｃが２Ｖｂｅ１〜２×０．７Ｖ＝１．４Ｖに至るまでは、動作可能である。
【００３０】
これにより、バイアス電圧ＶｂをＶｂｅ１より大きく、且つ２Ｖｂｅ１より小さい範囲に設定することにより、比較例より低い電源電圧Ｖｃｃまで動作させることが可能である。  
バイアス電圧Ｖｂの下限は、第１トランジスタＱ１のベース・エミッタ間電圧Ｖｂｅ１のばらつき等を考慮して、Ｖｂ＝Ｖｂｅ１＋０．１〜０．２Ｖとすることが望ましい。バイアス電圧Ｖｂが２Ｖｂｅ１に等しいときには、比較例と同等になる。
【００３１】
次に、本実施例の半導体集積装置について、図３を用いて説明する。  
図３に示すように、本実施例の半導体集積装置３０は、フォトダイオード１１から出力された光電変換信号がベースｂ１に入力される第１トランジスタＱ１と、ベースｂ２が第１トランジスタＱ１のコレクタｃ１に接続され、コレクタｃ２が電源線１２に接続された第２トランジスタＱ２と、第２トランジスタＱ２のベースｂ２とコレクタｃ２との間に接続された第１抵抗Ｒ１と、第１トランジスタＱ１のベースｂ１と第２トランジスタＱ２のエミッタｅ２との間に接続された第２抵抗Ｒ２と、バイアス電圧Ｖｂがベースｂ３に入力され、コレクタｃ３が第２トランジスタＱ２のエミッタｅ２に接続され、エミッタｅ３が第１トランジスタＱ１のエミッタｅ１に接続された第３トランジスタＱ３と、第３トランジスタＱ３のエミッタｅ３と基準電位線１３との間に接続された第３抵抗Ｒ３とが同一半導体チップ３１上にモノリシックに集積して形成されている。フォトダイオード１１は、半導体チップ３１に外付けされている。
【００３２】
また、半導体チップ３１上に、フォトダイオード１１から出力された光電変換信号を入力し、電流・電圧変換されて増幅された出力信号Ｖｏｕｔを外部に出力するために必要なボンディングパッド３２ａ〜３２ｆが形成されている。
【００３３】
第１および第３トランジスタＱ１、Ｑ３は、特性を揃えるためにできるだけ近接して配置することが望ましい。
【００３４】
次に、本実施例の光検出装置について、図４を用いて説明する。  
図４に示すように、本実施例の光検出装置４０は、光検出回路１０と、光検出回路１０の出力信号Ｖｏｕｔに応じて所定の処理を行なう信号処理部４１とを具備している。
【００３５】
信号処理部４１は、光検出回路１０の出力信号Ｖｏｕｔをデジタル値に変換するアナログデジタル変換器４２と後段の信号処理回路４４に受け渡す出力回路４３とを具備している。
【００３６】
光検出回路１０で光信号１４を検出し、信号処理部４１で光信号１４の強度に応じた処理結果を信号処理回路４４に出力している。
【００３７】
以上説明したように、本実施例では、安定化されたバイアス電圧Ｖｂを、フォトダイオード１１のバイアス電圧Ｖｂｐとしている。  
その結果、フォトダイオード１１にかかるバイアス電圧Ｖｂｐを、使用条件に応じて自由に設定することができるので、電源電圧Ｖｃｃに対する自由度が大きくなる。
【００３８】
また、フォトダイオード１１にかかるバイアス電圧Ｖｂｐにトランジスタのベース・エミッタ間電圧を含まないので、温度変動に対して安定した光検出回路１０が得られる。
【００３９】
従って、フォトダイオード１１にかかるバイアス電圧Ｖｂｐや出力電圧Ｖｏｕｔが任意の値に設定できる光検出回路１０、半導体集積装置３０および光検出装置４０が得られる。特に、３Ｖ程度の低電圧バッテリーを使用する電子機器において、効果を発揮することができる。
【００４０】
ここでは、第１乃至第３トランジスタＱ１、Ｑ２、Ｑ３が、ｎｐｎバイポーラトランジスタである場合について説明したが、ｐｎｐバイポーラトランジスタを用いて回路を構成しても構わない。  
絶縁ゲート電界効果トランジスタ（ＭＯＳトランジスタ）を用いて回路を構成することもできる。ＭＯＳトランジスタとした場合、バイポーラトランジスタほどの電圧増幅率は得られないが、問題なく動作可能である。  
同様に、Ｂｉ―ＣＭＯＳ構成のトランジスタを用いて回路を構成することもできる。
【００４１】
また、第１乃至第３抵抗を、抵抗素子を用いる場合について説明したが、広く一般のインピーダンス素子、例えばトランジスタで構成することも可能である。
【００４２】
半導体集積装置３０は、フォトダイオード１１を外付けした場合について説明したが、フォトダイオード１１を内蔵するようにしても構わない。同様に、バイアス電源１６を外付けにしても構わない。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施例に係る光検出回路を示す回路図。
【図２】本発明の実施例に係る光検出回路の電源電圧と出力ダイナミックレンジとの関係を示す図。
【図３】本発明の実施例に係る半導体集積装置を示す図。
【図４】本発明の実施例に係る光検出装置の構成を示すブロック図。
【符号の説明】
【００４４】
１０  光検出回路
１１  フォトダイオード
１２  電源線
１３  基準電位線
１４  光信号
１５  出力端
１６  バイアス電源
Ｉｐ  光電流
Ｖｃｃ  電源電圧
Ｖｂ  バイアス電圧
Ｖｂｐ  フォトダイオードバイアス電源
Ｑ１  ｎｐｎ第１バイポーラトランジスタ
Ｑ２  ｎｐｎ第２バイポーラトランジスタ
Ｑ３  ｎｐｎ第３バイポーラトランジスタ
Ｒ１  第１抵抗
Ｒ２  第２抵抗
Ｒ３  第３抵抗
３０  半導体集積装置
３１  半導体チップ
３２ａ〜３２ｆ  ボンディングパッド
４０  光検出装置
４１  信号処理部
４２  アナログデジタル変換器
４３  出力回路
４４  信号処理回路
【図１】
2008109049.tif 000003
【図２】
2008109049.tif 000004
【図３】
2008109049.tif 000005
【図４】
2008109049.tif 000006