(57)【要約】【課題】基板への実装前に発光素子や制御素子の検査を可能とし、リペアチップを別途用意することなく容易に不良素子（発光素子及び制御素子）の修復を可能とする。【解決手段】発光素子とこれを制御する制御素子とが一体化され、チップ部品化されてなる電子部品（画素チップ）である。その形状は、例えば平板状、あるいは球形である。一体化により、発光素子や制御素子を一括して取り扱うことが可能となり、例えば基板への実装も容易なものとなる。また、発光素子と制御素子とが一体化されているので、チップ部品の段階で動作確認を行うことができ、基板への実装前に不良素子が排除される。さらに、仮に不良素子を含む画素チップが実装された場合には、画素チップを交換することにより、発光素子、制御素子のいずれのリペアも可能である。【選択図】図１
2008109156.tif 000002
【特許請求の範囲】
【請求項１】
発光素子とこれを制御する制御素子とが一体化され、チップ部品化されていることを特徴とする電子部品。
【請求項２】
上記発光素子及び制御素子は、樹脂に埋め込まれてチップ部品化されていることを特徴とする請求項１記載の電子部品。
【請求項３】
上記樹脂が透明樹脂であることを特徴とする請求項２記載の電子部品。
【請求項４】
上記発光素子に対応して透明樹脂からなる光照射部が設けられていることを特徴とする請求項１記載の電子部品。
【請求項５】
上記発光素子として、赤色発光素子、緑色発光素子、青色発光素子を備えることを特徴とする請求項１記載の電子部品。
【請求項６】
上記発光素子と制御素子間の配線が形成されていることを特徴とする請求項１記載の電子部品。
【請求項７】
外部回路との接続用の電極パッドが形成されていることを特徴とする請求項１記載の電子部品。
【請求項８】
上記電極パッドは、半田バンプにより形成されていることを特徴とする請求項７記載の電子部品。
【請求項９】
平板状のチップ部品とされていることを特徴とする請求項１記載の電子部品。
【請求項１０】
略球形のチップ部品とされていることを特徴とする請求項１記載の電子部品。
【請求項１１】
実装方向を制御するための微小ボールを内蔵することを特徴とする請求項１０記載の電子部品。
【請求項１２】
転写技術によって発光素子及びこれを制御する制御素子を樹脂中に埋め込み、配線形成及び電極形成を行うことを特徴とする電子部品の製造方法。
【請求項１３】
レーザアブレーションにより基板から転写対象となる発光素子を選択的に剥離することを特徴とする請求項１２記載の電子部品の製造方法。
【請求項１４】
上記発光素子及び制御素子の電極に対応してビアを形成し、当該ビアに対応して配線を形成することを特徴とする請求項１２記載の電子部品の製造方法。
【請求項１５】
発光素子が搭載されたシートと、発光素子を制御する制御素子が搭載されたシートとを重ね合わせ、一体化することを特徴とする電子部品の製造方法。
【請求項１６】
発光素子が搭載されたシートとして、赤色発光素子が搭載されたシート、緑色発光素子が搭載されたシート、及び青色発光素子が搭載されたシートを用意し、これらを上記制御素子が搭載されたシートと重ね合わせ、一体化することを特徴とする請求項１５記載の電子部品の製造方法。
【請求項１７】
第１の基板に形成された略半球形状の凹部に樹脂を充填し、この上に発光素子及び発光素子を制御する制御素子を配置した後、略半球状の凹部に樹脂を充填した第２の基板を重ね合わせて略球形状とすることを特徴とする電子部品の製造方法。
【請求項１８】
上記第１の基板に形成された略半球状の凹部に重りとなる金属ボールを入れておくことを特徴とする請求項１７記載の電子部品の製造方法。
【請求項１９】
発光素子とこれを制御する制御素子とが一体化されチップ部品化されてなる電子部品を画素チップとし、当該画素チップが基板上にマトリクス状に配列されていることを特徴とする画像表示装置。
【請求項２０】
各画素チップは、発光素子として、赤色発光素子、緑色発光素子、青色発光素子を備えることを特徴とする請求項１９記載の画像表示装置。
【請求項２１】
上記各画素チップは、平板状のチップ部品とされていることを特徴とする請求項１９記載の画像表示装置。
【請求項２２】
上記画素チップは、フェースダウンにより基板上に実装されていることを特徴とする請求項２１記載の画像表示装置。
【請求項２３】
上記画素チップは、上記基板上において封止材により封止されていることを特徴とする請求項２１の画像表示装置。
【請求項２４】
上記封止材は、ブラックマトリックスとして機能することを特徴とする請求項２３記載の画像表示装置。
【請求項２５】
上記封止材として、黒色の接着剤を用いたことを特徴とする請求項２４記載の画像表示装置。
【請求項２６】
上記各画素チップは、略球形のチップ部品とされていることを特徴とする請求項１９記載の画像表示装置。
【請求項２７】
上記各画素チップは、微小ボールを内蔵していることを特徴とする請求項２６記載の画像表示装置。
【請求項２８】
上記微小ボールを重りとして実装の際の向きが規制されていることを特徴とする請求項２７記載の画像表示装置。
【請求項２９】
上記微小ボールが磁性体よりなり、磁力により各画素チップの実装の際の向きが規制されていることを特徴とする請求項２７記載の画像表示装置。
【請求項３０】
各画素チップに対応して上記基板に略半球状の凹部が形成されていることを特徴とする請求項２６記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子と制御素子とが一体化された新規な電子部品及びその製造方法に関するものであり、さらには、これを応用した画像表示装置に関するものである。
【背景技術】
【０００２】
発光素子をマトリクス状に配列して画像表示装置に組み上げる場合には、従来、液晶表示装置（ＬＣＤ：Liquid Crystal Display）やプラズマディスプレイパネル（ＰＤＰ：Plasma Display Panel）のように基板上に直接素子を形成するか、あるいは発光ダイオードディスプレイ（ＬＥＤディスプレイ）のように単体のＬＥＤパッケージを配列することが行われている。例えば、ＬＣＤ、ＰＤＰの如き画像表示装置においては、素子分離ができないために、製造プロセスの当初から各素子はその画像表示装置の画素ピッチだけ間隔を空けて形成することが通常行われている。
【０００３】
一方、ＬＥＤディスプレイの場合には、ＬＥＤチップをダイシング後に取り出し、個別にワイヤーボンドもしくはフリップチップによるバンプ接続により外部電極に接続し、パッケージ化されることが行われている。この場合、パッケージ化の前もしくは後に画像表示装置としての画素ピッチに配列されるが、この画素ピッチは素子形成時の素子のピッチとは無関係である。
【０００４】
発光素子であるＬＥＤ（発光ダイオード）は高価である為、１枚のウエハから数多くのＬＥＤチップを製造することによりＬＥＤを用いた画像表示装置を低コストにできるものと考えられる。すなわち、ＬＥＤチップの大きさを従来約３００μｍ角のものを数十μｍ角のＬＥＤチップにして、それを接続して画像表示装置を製造すれば、画像表示装置の価格を大幅に下げることができるものと期待される。
【０００５】
そこで各素子を集積度高く形成し、各素子を広い領域に転写等によって離間させながら移動させ、画像表示装置等の比較的大きな表示装置を構成する技術が提案されており、例えば特許文献１に記載される薄膜転写法や、特許文献２に記載される表示用トランジスタアレイパネルの形成方法等の技術が知られている。
【特許文献１】米国特許第５４３８２４１号明細書
【特許文献２】特開平１１−１４２８７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、ＬＣＤやＰＤＰ等の薄型ディスプレイ装置においては、その製造プロセスの特性上、点灯しない不良画素の発生が不可避であるが、それを補修することは不可能である。一方、発光源としてＬＥＤを用いたディスプレイの場合、全ての画素が独立して実装される構成であることから、全製造プロセスを経た後、点灯しない画素が存在する場合、これを補修することが原理的に可能である。ただし、通常の手法により上記修復を実施しようとすると、強固に固定された不良素子の取り外しや、絶縁層の補修等、微細で困難な作業を伴う。
【０００７】
このような状況から、本願出願人は、リペアチップを用いた修復方法を既に提案している。この方法は、不良画素を補う形でリペアチップを実装し、不要な配線を切断するというものであり、不良素子の取り外しが不要である。
【０００８】
しかしながら、上記方法を採用した場合、通常の画素チップとは異なる形状、構成のリペアチップを別途用意する必要があり、その作製が煩雑であるという課題が残る。また、この修復方法では、発光素子（ＬＥＤ）のリペアのみを想定しており、発光素子を制御する制御素子については何ら考慮されていない。
【０００９】
これまで、発光素子と制御素子とは別々に取り扱い、それぞれを基板上に実装するというのが一般的であるが、この場合、上記修復の問題だけでなく、実装が煩雑であること、実装前に発光素子の検査ができず事前に不良素子を排除することが難しいこと等、様々な不都合が生じている。
【００１０】
本発明は、かかる従来の実情に鑑みて提案されたものである。すなわち、本発明は、発光素子と制御素子とを一括して取り扱うことができ、実装も容易な電子部品及びその製造方法を提供することを目的とする。また、本発明は、基板への実装前に発光素子や制御素子の検査を行うことも可能な電子部品及びその製造方法を提供することを目的とする。さらに、本発明は、リペアチップを別途用意する必要がなく、容易に不良素子（発光素子及び制御素子）を修復することが可能な画像表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述の目的を達成するために、本発明に係る電子部品は、発光素子とこれを制御する制御素子とが一体化され、チップ部品化されていることを特徴とするものである。
【００１２】
これまで、発光素子とこれを制御する制御素子とを一体化するという考えはなく、本願発明によって初めて提唱されたものである。前記一体化により、発光素子や制御素子を一括して取り扱うことが可能となり、例えば基板への実装も容易なものとなる。また、発光素子と制御素子とが一体化されているので、チップ部品の段階で動作確認を行うことができ、基板への実装前に不良素子を排除することができる。さらに、仮に不良素子を含む画素チップが実装された場合には、画素チップを交換することにより、発光素子、制御素子のいずれのリペアも可能である。
【００１３】
また、本発明の電子部品の製造方法は、転写技術によって発光素子及びこれを制御する制御素子を樹脂中に埋め込み、配線形成及び電極形成を行うことを特徴とするものである。あるいは、発光素子が搭載されたシートと、発光素子を制御する制御素子が搭載されたシートとを重ね合わせ、一体化することを特徴とするものである。さらに、第１の基板に形成された略半球形状の凹部に樹脂を充填し、この上に発光素子及び発光素子を制御する制御素子を配置した後、略半球状の凹部に樹脂を充填した第２の基板を重ね合わせて略球形状とすることを特徴とするものである。これらの製造方法により、発光素子と制御素子とが一体化された画素チップが効率的に作製される。
【００１４】
さらにまた、本発明の画像表示装置は、発光素子とこれを制御する制御素子とが一体化されチップ部品化されてなる電子部品を画素チップとし、当該画素チップが基板上にマトリクス状に配列されていることを特徴とするものである。先にも述べた通り、発光素子と制御素子とを画素チップとして一体化することにより、実装が容易なものとなり、したがって、本発明の画像表示装置は、製造が極めて容易である。また、発光素子や制御素子に不良が発生した場合には、画素チップの交換により簡単に修復可能である。このとき、リペア用の画素チップの形状は、通常の画素チップと同一でよく、リペア用の画素チップを別途用意する必要がない。
【発明の効果】
【００１５】
本発明の電子部品及びその製造方法によれば、発光素子と制御素子とを電子部品（画素チップ）として一括して取り扱うことができ、その実装を容易なものとすることができる。
また、本発明によれば、基板への実装前に発光素子の検査を行うことも可能である。
さらに、本発明の画像表示装置によれば、リペアチップを別途用意することなく、容易に不良素子（発光素子及び制御素子）を修復することが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明を適用した電子部品、その製造方法、さらにはこれを応用した画像表示装置について、図面を参照しながら詳細に説明する。
【００１７】
図１及び図２は、本発明を適用した電子部品（画素チップ）の一例を示すものである。この画素チップ１は、発光素子２ａ，２ｂ，２ｃ及びこれらを制御するための制御素子３を内蔵するものであり、これらがモールド樹脂４によってチップ部品化されている。本例では、発光素子として、赤色発光素子２ａ、緑色発光素子２ｂ、青色発光素子２ｃを内蔵しており、１つの画素チップがカラー表示における１画素に対応している。
【００１８】
上記画素チップ１において、モールド樹脂４には透明樹脂材料が用いられており、各発光素子２ａ，２ｂ，２ｃから発せられた光は、このモールド樹脂４を透過し、外部から視認される。本例では、図２において、図中下方に光を取り出す構造とされており、それに対応して、各発光素子２ａ，２ｂ，２ｃ位置に透明材料からなる導光部５が微小突起として形成されている。したがって、各発光素子２ａ，２ｂ，２ｃからの光は、この導光部５を介して外部に取り出されることになる。
【００１９】
また、上記画素チップ１は、外部回路、例えばディスプレイ基板に実装する際に基板上に形成される配線パターンと接続するための電極パッド６を複数有している。各電極パッド６には、いわゆるバンプが形成されており、配線形成された基板に対してフェースダウンによる接続が可能である。上記バンプは、金（Ａｕ）やハンダ、無鉛ハンダ、その他の金属材料等を用いて形成することができる。その形成方法も、ワイヤボンディングを利用する方法、メッキを利用する方法等、任意である。
【００２０】
上記電極パッド６は、図３に示すように、画素チップ１に内蔵される発光素子２ａ，２ｂ，２ｃや制御素子３の電極と内部配線７によって接続され、所定の回路が形成されており、これら電極パッド６を介して各発光素子２ａ，２ｂ，２ｃや制御素子３に駆動電力や駆動信号等が供給されるように構成されている。したがって、画素チップ１の状態で、画素チップ１に内蔵される発光素子２ａ，２ｂ，２ｃや制御素子３の動作チェック（検査）を行うことができる。検査に際しては、電極パッド（バンプ）６にプロービングを行い、動作チェックを行う。
【００２１】
図４は、上記画素チップ１が実装される基板上に形成される配線パターンの一例を示すものである。画素チップ１が実装される基板には、画素チップ１に内蔵される発光素子２ａ，２ｂ，２ｃや制御素子３に駆動電力を供給したり駆動信号を供給するための各種配線ライン（Ｖｃｃ、ＧＮＤ、ＳＥＬ等）８が形成されており、画素チップ１の電極パッド６に対応して電極８ａが設けられている。画素チップ１は、かかる配線ライン８や電極８ａが設けられた基板に対して、図５に示すようにフェースダウンによりマウントされ、電気的な接続が実現される。
【００２２】
図６は、図中下方に向かって光を取り出すようにした画素チップ１をディスプレイ基板９上に実装した状態を示すものである。ここで、画素チップ１の実装は、例えば、仮接続→検査→不良画素チップのリペア→本接続→封止（本接続と同時の場合もあり）という工程を経て行う。すなわち、上記検査の後、良品のみをディスプレイ基板９に接続する。そのときの接続方法はバンプ材料によって異なるが、バンプがハンダにより形成されている場合には、フラックスまたはフラックス成分入りの接着剤で仮接続し、リフローを行い接続をする。その後、実装状態での検査を行い、この段階で不良品はリペアチップに交換する。交換後、封止材１０を硬化して本接続工程及び封止工程を行う。
【００２３】
このとき、画素チップ１は、フェースダウンでマウントするので、画素チップ１とディスプレイ基板９との間に入れる封止材１０を黒色の接着剤とし、ブラックマトリックスとして機能するようにすれば、接続信頼性が向上するとともに、ディスプレイとして高画質なものとすることができる。
【００２４】
なお、上記実装例において、画素チップ１の発光素子（ＬＥＤ）が位置する部分に透明接着剤をポッティングすることにより、封止材１０を注入したときに発光素子の直下はブラック化されることはなく、発光素子の光はその透明接着剤を通して見えることになる。したがって、この場合には、画像表示装置のディスプレイ面は、ディスプレイ基板１０側になる。上記のように透明接着剤を形成しない場合には、画素チップ１をコートするコート材（モールド樹脂４）を透明なものとし、図７に示すように、発光素子からの光を図中上方に取り出す構造とする。この場合には、画像表示装置のディスプレイ面は画素チップ１側になる。
【００２５】
上記実装構造を有する画像表示装置においては、画素チップを交換することで画素制御用の制御素子３のリペアが可能である。また、リペアチップを別途用意する必要がなく、全て同一形状の画素チップ１を作製するだけでよい。さらには、画素チップ１の封止とブラックマトリックス化を同時に行うことができ、一括リフローが可能で生産性が大幅に向上する等、種々の利点を有する。
【００２６】
ところで、上述の画素チップ１は、例えば、転写技術によって発光素子及びこれを制御する制御素子を樹脂中に埋め込み、配線形成及び電極形成を行うことにより作製することができる。そこで次に、上記画素チップ１の作製方法の一例について説明する。
【００２７】
上記画素チップ１を作製するには、先ず、図８に示すように、シリコーン層１２を形成した第１の転写基板１１上に素子分離した素子形成基板１３を重ね合わせ、図９に示すように、任意の素子１４をシリコーン層１２上に転写する。転写に際しては、レーザを転写する素子１４の背面側から選択照射し、素子１４表面の膜をレーザアブレーションして当該素子１４のみを剥離させ、これをシリコーン層１２上に転写させる。このとき、転写された素子１４は、シリコーン層１２が有するタック性によって転写基板１１上に保持されている。
【００２８】
次に、図１０に示すように、転写材料１６を塗布した第２の転写基板１５を上記素子１４上に接着剤１７を用いて貼り合わせ、接着剤１７を硬化する。接着剤１７の硬化後、第１の転写基板１１を剥離する。シリコーン層１２の表面は、接着剤１７と接着することはなく、離型性を有しているので、シリコーン層１２と接着剤１７の界面で速やかに剥離することができる。第１の転写基板１１を剥離した状態を図１１に示す。
【００２９】
上記第１の転写基板１１を剥離した後、図１２に示すように、素子１４の裏面電極１８を形成する。この裏面電極１８は、例えば、金属等の導電材料をスパッタリングにより全面に成膜し、これをフォトリソ技術によってパターニングすることにより形成することができる。続いて、図１３に示すように、転写材料２０を塗布した第３の転写基板１９を上記裏面電極１８形成面上に接着剤２１を用いて貼り合わせ、接着剤２１を硬化する。
【００３０】
次に、図１４に示すように、今度は第２の転写基板１５側からレーザを照射し、レーザアブレーションを利用して素子１４表面側の基板（すなわち第２の転写基板１５）を剥離する。第２の転写基板１５の剥離後、図１５に示すように、剥離した面の接着剤１７をエッチバックして素子１４の表面を露呈させる。エッチバックは、反応性イオンエッチング（ＲＩＥ）やアッシング等の技術を用いることにより容易に実施することができる。
【００３１】
上記素子１４の表面を露呈させた後、図１６に示すように、素子１４の電極１４ａ及び裏面電極１８に対応してビア２２を形成する。これらビア２２の形成は、レーザ照射やドライエッチング（ＲＩＥ）等により行う。さらに、図１７に示すように、ビア２２を形成した部分に配線２３を形成する。配線２３は、導電材料をスパッタリング、蒸着等に手法によって成膜した後、フォトリソ技術を用いてパターニングすることにより形成する。このとき、必要あれば、ビア２２の内部は全て導電材料（メッキ、導電ペースト等）で埋めるようにする。
【００３２】
次に、図１８に示すように、素子間の配線を行う。例えば、３色の発光素子及び画素制御用の制御素子間をパターニングされた配線により接続する。この素子間の配線は、上記配線２３上に層間絶縁膜となる絶縁層２４を形成し、ビア形成や導電材料の成膜、そのパターニング等の工程を経て形成する。これにより、上記配線２３と接続される素子間接続配線２５が形成される。なお、この素子間接続配線２５の形成は、場合によっては先の図１７に示す工程で同時に行うことも可能である。
【００３３】
次いで、図１９に示すように、再度、転写基板を貼り合わせる。ここで貼り合わせる転写基板は、第４の転写基板２６であり、転写材料２７が塗布された転写基板２６を接着剤により上記素子間接続配線２５上に貼り合わせる。その後、図２０に示すように第３の転写基板１９を剥離し、図２１に示すように裏面電極１８に対応してバンプ形成用配線２８を形成する。上記第３の転写基板１９の剥離は、他の剥離工程と同様、レーザアブレーション等を利用して行えばよい。また、バンプ形成用配線２８の形成に際しては、剥離面の接着剤２１をエッチバックするか、若しくはレーザビア形成し、任意の裏面電極１８と導通が取れるようにバンプ形成用配線２８を形成する。
【００３４】
上記バンプ形成用配線２８を形成した後、図２２に示すように、この上にバンプ２９を形成する。このバンプ２９の形成方法は任意であり、例えばメッキバンプ、ハンダバンプ等を挙げることができる。バンプ２９の形成の後、図２３に示すように、第４の転写基板２６をレーザアブレーション等により剥離し、画素チップ３０を完成する。このとき、素子が埋め込まれている面積が大きく、例えばハンドリング等に支障をきたす場合には、予め接着剤をダイシングして任意の面積に分割しておけばよい。作製した画素チップ３０は、図２４に示すように、配線３３が形成されたディスプレイ基板３２に実装される。このとき、バンプ２９により、ディスプレイ基板３２上の配線３３に対してフェイスダウンで接続される。
【００３５】
このようにして作製される画素チップでは、発光素子の光はバンプ形成側、すなわちディスプレイ基板３２側に取り出され、ディスプレイ基板３２を透過して視認される。これに対して、バンプが形成される側とは反対側に発光素子の光を取り出す構造とすることも可能である。
【００３６】
図２５〜図２７は、バンプが形成される側とは反対側に発光素子の光を取り出す画素チップの作製工程を示すものである。先の製造プロセスを若干変更するだけで、上記の例とは逆にバンプが形成される側とは反対側に発光素子の光を取り出す構造の画素チップを作製することが可能である。
【００３７】
バンプが形成される側とは反対側に発光素子の光を取り出す構造の画素チップを作製する場合にも、図１８に示す素子間接続配線２５を形成する工程までは同じである。素子間接続配線２５を形成した後、図２５に示すように、この上に絶縁層３４を介してバンプ形成用配線２８を形成し、さらに、図２６に示すように、バンプ２９を形成する。
【００３８】
バンプ２９形成後、図２７に示すように、第３の転写基板１９をレーザアブレーション等により剥離し、作製した画素チップ３０を図２８に示すように、配線３３が形成されたディスプレイ基板３２に実装する。このように作製された画素チップ３０では、発光素子の光はバンプ２９が形成される側とは反対側、すなわち、図２８において、図中上方に向かって取り出される。
【００３９】
上記の各作製例においては、画素チップに埋め込まれる素子を１つだけしか図示していないが、実際には、発光素子、制御素子等、複数の素子が搭載される。図２９は、これら複数の素子が同一平面上に存在する構造例を示すものである。この例では、例えば発光素子１４ａと制御素子１４ｂとが同一平面上に存在する状態で画素チップ中に埋め込まれている。このように素子が同一平面上にあるような画素チップを作製するには、第１の転写基板１１に形成したシリコーン層１２上に全ての素子を載置しておき、他は同様の工程で画素チップを作製すればよい。このような構造では、各素子、すなわち発光素子１４ａ、制御素子１４ｂに対応して形成するビアの深さが同じであるため、同条件で形成することができ、製造上、有利である。
【００４０】
勿論、これに限らず、例えば各素子を載せたシートを重ね、各素子が異なる面上にあるような構造とすることも可能である。図３０は、赤色発光素子４１，緑色発光素子４２，青色発光素子４３及びこれらを制御する制御素子４４をそれぞれ異なる絶縁層４５，４６，４７，４８の面上に搭載した状態で積層した例を示すものである。この場合には、図３１に示すように、赤色発光素子４１をシート５１に、緑色発光素子４２をシート５２に、青色発光素子４３をシート５３に、そして制御素子４４をシート５４にそれぞれ載置しておき、これらを順次転写して画素チップを作製すればよい。
【００４１】
上記のような作製方法の場合、各素子毎にシートを形成するようにしているので、各シートの形成が容易であり、画素チップの作製も容易である。具体的には、全ての素子を載置する場合に比べて各素子間の間隔を広く設定することができ、素子間の影響、例えば素子の高さのばらつきによる影響等を少なくすることができる。また、シートの製造方法として、延伸技術等を利用することもでき、例えば高分子シートの２軸延伸によって各シートを作製することも可能である。この場合、短時間で素子間の間隔を拡大することができる。その反面、各素子（シート）毎にビアの深さが異なるために、ビアを形成する条件を素子毎に変える必要があり、特に、ビアの深さが深い場合には、導通を取ることが困難になる虞れがある。
【００４２】
次に、本発明を適用した電子部品（画素チップ）の他の例について説明する。本例の画素チップも、発光素子及び制御素子を一体化してなるものであるが、その形状が球形であることが大きな特徴である。図３２は、この球形の画素チップの一例を示すものである。この画素チップ６０においても、先の各例と同様、発光素子６１と制御素子６２とがモールド樹脂６３によって一体化され、さらに外部取り出し用電極６４が形成されてチップ部品化されている。ただし、モールド樹脂６３は、ほぼ球形に成形されており、この点が先の各例とは異なる。また、本例では、モールド樹脂６３中に微小ボール６５が入れられている。
【００４３】
上記のような球形の画素チップ６０を基板に実装して画像表示装置するには、例えば図３３に示すように、基板６６に上記画素チップ６０を収容し得る半球状の凹部６６ａを形成し、その上に画素チップ６０を散布する。これにより、各画素チップ６０は、基板６６の凹部６６ａに嵌合して収容される。このとき、画素チップ６０は、どれも同じ形状であるので、上記基板６６の凹部６６ａに入り易い。ただし、この状態では画素チップ６０の向き、例えば外部取り出し用電極６４の向き等は揃っていない。
【００４４】
そこで、基板６６に超音波振動等を印加し、画素チップ６０を基板６６の凹部６６ａ内で振動させる。すると、画素チップ６０のモールド樹脂６３内に入れた微小ボール６５が重りとなって、図３４に示すように、これが下になるように自然と画素チップ６０の向きが揃う。
【００４５】
上記微小ボール６５がＮｉや磁石等からなる場合には、図３５に示すように基板６６の凹部６６ａの下部に永久磁石や電磁石等の磁石６７を入れておくことで、磁力によって画素チップ６０の向きを揃えることができる。あるいは、磁石の代わりに電極を入れておき、電位を印加することで静電気を利用して画素チップ６０の向きを変えることも可能である。
【００４６】
また、上記画素チップ６０の経線方向のずれについては、吸着回転ヘッド等を用いることにより調整することが可能である。具体的には、画素チップ６０は基板６６に設けられた凹部６６ａに入っているため、下方に押し付けながら吸着回転ヘッドの先端を回転することで、基板６６上の全ての画素チップ６０を経線方向、子午線方向共に同一方向に揃えることができる。
【００４７】
以上により各画素チップ６０の向きを揃えた後、図３６に示すように、基板６６に画素チップ６０が搭載された状態で絶縁層６８を塗布し、画素チップ６０を固定する。次いで、図３７に示すように、画素チップ６０の外部取り出し用電極６４と接続するように配線６９を形成する。このように画素チップ６０を実装した画像表示装置において、光の取り出し方向を、上記絶縁層６８が形成された方向に設定した場合、画素チップ６０を球形としているために、光がこの形状に起因して拡散し、実際の発光部の面積よりも大きく見え、画素が大きく見える。
【００４８】
画素チップ６０の実装方法としては、これに限らず、例えばバンプを利用して実装することも可能である。バンプを利用して実装するには、図３４に示すように画素チップ６０の向きを揃えた後、配線を施さず、図３８に示すように、各画素チップ６０の外部取り出し用電極６４上にバンプ７０を形成する。バンプ７０の材質は、Ａｕ、Ｃｕ、はんだ等、任意である。また、バンプ７０の形成方法としても、金属ボールを超音波接合させてもよいし、ワイヤーボンドで接合させてもよい。
【００４９】
バンプ７０を形成した後、図３９に示すように、ディスプレイ基板７１上に電極６４を配線７２に対してアライメントして接続し、画素チップ６０を実装する。ここでは、ディスプレイ基板７１として、平板状の基板を用いており、画素チップ６０の形状に合わせた凹部は形成していない。画素チップ６０の実装の後、図４０に示すように絶縁層７３で被覆し、接続部を保護する。このような実装方法を採用した場合にも、光の取り出し方向（ディスプレイ面）は、ディスプレイ基板７０側であってもよいし、これとは反対側（画素チップ６０側）であってもよい。
【００５０】
上記球形の画素チップは、例えば以下の工程によって形成することができる。すなわち、先ず、図４１に示すように、金型８１に半球形状の凹部８１ａを形成する。そして、金型８１の表面（凹部８１ａ内を含む。）に離型剤を塗布し、図４２に示すように、各凹部８１ａ内に微小ボール８２を１個ずつ入れる。微小ボール８２としては、Ｃｕボール等を用いる。
【００５１】
次いで、図４３に示すように、スキージ８４を用いて金型８１の各凹部８１ａ内に接着剤８３を充填し、これを硬化する。図４４は、接着剤８３を硬化した状態を示すものである。
【００５２】
接着剤８３の硬化の後、図４５に示すように、接着剤８３の表面に素子を大ボンディングするための接着剤層８５を形成する。この接着剤層８５は、接着剤を塗布することにより形成してもよいし、フィルム状の接着剤をラミネートしてもよい。あるいは、感光性接着剤を用いて、任意の場所に選択的に接着剤層８５を形成するようにしてもよい。次に、図４６に示すように、発光素子（Ｒ，Ｇ，ＢのＬＥＤ）８６と画素制御用の制御素子（Ｓｉチップ）８７をダイボンディングする。
【００５３】
一方、これとは別に、図４１の金型８１と同様の形状を有する金型８８を用意し、図４７に示すように、その凹部８８ａ内に接着剤８９のみを充填する。そして、図４８に示すように、これを先の金型８１に重ね合わせて貼り合わせ、上記金型８８の凹部８８ａ内の接着剤８９を硬化する。
【００５４】
接着剤８９の硬化後、図４９に示すように、金型８８を外し、図５０に示すように、レーザを用いて各素子８６，８７の電極に対応してビアを形成し、ビア内部を導電材料で埋めて電極９０を形成する。導電材料としては、メッキや導電ペースト等があり、メッキの場合、直接Ｃｕメッキを形成するか、あるいは素子８６，８７のＡｌ電極にＮｉ無電解メッキを施し、その後Ｃｕメッキを形成する。導電ペーストとしては、Ａｇペースト等を用いることができる。電極９０の形成の後、図５１に示すように、完成した各画素チップ９１を金型８１から容器９２内に取り出し、画像表示装置の組み立て工程に供する。
【００５５】
上述の各画素チップを作製する場合、発光素子（ＬＥＤ）は、いわゆる樹脂形成チップの形にしておき、予めある程度の面積を有する電極を形成しておけば、画素チップの作製が容易である。そこで、以下においては、発光素子を樹脂形成チップとするプロセスについて説明する。
【００５６】
発光素子を樹脂形成チップとするためには、例えば二段階拡大転写法により素子を再拝列する必要がある。そこでこの二段階拡大転写法について説明する。二段階拡大転写法による素子の配列方法は、高集積度をもって第一基板上に作成された素子を第一基板上で素子が配列された状態よりは離間した状態となるように一時保持用部材に転写し、次いで一時保持用部材に保持された前記素子をさらに離間して第二基板上に転写する二段階の拡大転写を行う。なお、本例では転写を２段階としているが、素子を離間して配置する拡大度に応じて転写を三段階やそれ以上の多段階とすることもできる。
【００５７】
図５２はそれぞれ二段階拡大転写法の基本的な工程を示す図である。まず、図５２の（ａ）に示す第一基板１００上に、例えば発光素子のような素子１０２を密に形成する。素子を密に形成することで、各基板当たりに生成される素子の数を多くすることができ、製品コストを下げることができる。第一基板１００は例えば半導体ウエハ、ガラス基板、石英ガラス基板、サファイア基板、プラスチック基板等の種々素子形成可能な基板であるが、各素子１０２は第一基板１００上に直接形成したものであっても良く、他の基板上で形成されたものを配列したものであっても良い。
【００５８】
次に、図５２の（ｂ）に示すように、第一基板１００から各素子１０２が一時保持用部材に転写され、この一時保持用部材の上に各素子１０２が保持される。このとき、同時に素子１０２毎に素子周りの樹脂の被覆を行う。素子周りの樹脂の被覆は電極パッドを形成し易くし、転写工程での取り扱いを容易にする等のために形成される。なお、隣接する素子１０２は例えば複数の一時保持用部材間での転写等により選択分離を行うことにより、最終的には一時保持用部材上で離間され、図示のようにマトリクス状に配される。すなわち素子１０２はｘ方向にもそれぞれ素子の間を広げるように転写されるが、ｘ方向に垂直なｙ方向にもそれぞれ素子の間を広げるように転写される。このとき離間される距離は、特に限定されず、一例として後続の工程での樹脂部形成や電極パッドの形成を考慮した距離とすることができる。
【００５９】
このような第一転写工程の後、図５２の（ｃ）に示すように、一時保持用部材１０１上に存在する素子１０２は離間されていることから、各素子１０２毎に電極パッドの形成が行われる。電極パッドの形成は、後述するように、最終的な配線が続く第二転写工程の後に行われるため、その際に配線不良が生じないように比較的大き目のサイズに形成されるものである。なお、図５２の（ｃ）には電極パッドは図示していない。樹脂１０３で固められた各素子１０２に電極パッドを形成することで樹脂形成チップ１０４が形成される。素子１０２は平面上、樹脂形成チップ１０４の略中央に位置するが、一方の辺や角側に偏った位置に存在するものであっても良い。
【００６０】
次に、図５２の（ｄ）に示すように、第二転写工程が行われる。この第二転写工程では一時保持用部材１０１上でマトリクス状に配される素子１０２が樹脂形成チップ１０４ごと更に離間するように第二基板１０５上に転写される。第二転写工程においても、隣接する素子１０２は樹脂形成チップ１０４ごと離間され、図示のようにマトリクス状に配される。すなわち素子１０２はｘ方向にもそれぞれ素子の間を広げるように転写されるが、ｘ方向に垂直なｙ方向にもそれぞれ素子の間を広げるように転写される。第二転写工程によって配置された素子のピッチは、当初の素子１０２間のピッチの略整数倍となる。ここで第一基板１００から一時保持用部材１０１での離間したピッチの拡大率をｎとし、一時保持用部材１０１から第二基板１０５での離間したピッチの拡大率をｍとすると、略整数倍の値ＥはＥ＝ｎ×ｍで表される。
【００６１】
図５２に示した二段階拡大転写法においては、素子間の距離を離間する工程が２工程であり、このような素子間の距離を離間する複数工程の拡大転写を行うことで、実際は転写回数が減ることになる。すなわち、例えば、ここで第一基板１００、１００ａから一時保持用部材１０１、１０１ａでの離間したピッチの拡大率を２（ｎ＝２）とし、一時保持用部材１０１、１０１ａから第二基板１０５での離間したピッチの拡大率を２（ｍ＝２）とすると、仮に一度の転写で拡大した範囲に転写しようとしたときでは、最終拡大率が２×２の４倍で、その二乗の１６回の転写すなわち第一基板のアライメントを１６回行う必要が生ずるが、本例の二段階拡大転写法では、アライメントの回数は第一転写工程での拡大率２の二乗の４回と第二転写工程での拡大率２の二乗の４回を単純に加えただけの計８回で済むことになる。即ち、同じ転写倍率を意図する場合においては、（ｎ＋ｍ）２＝ｎ２＋２ｎｍ＋ｍ２であることから、必ず２ｎｍ回だけ転写回数を減らすことができることになる。従って、製造工程も回数分だけ時間や経費の節約となり、特に拡大率の大きい場合に有益となる。なお、図５２に示した二段階拡大転写法においては、素子１０２を例えば発光素子としているが、これに限定されず、他の素子例えば制御素子であっても良い。
【００６２】
上記第二転写工程においては、発光素子は樹脂形成チップとして取り扱われ、一時保持用部材上から第二基板にそれぞれ転写されるが、この樹脂形成チップについて図５３及び図５４を参照して説明する。樹脂形成チップ１１０は、離間して配置されている素子１１１の周りを樹脂１１２で固めたものであり、このような樹脂形成チップ１１０は、一時保持用部材から第二基板に素子１１１を転写する場合に使用できるものである。樹脂形成チップ１１０は略平板上でその主たる面が略正方形状とされる。この樹脂形成チップ１１０の形状は樹脂１１２を固めて形成された形状であり、具体的には未硬化の樹脂を各素子１１１を含むように全面に塗布し、これを硬化した後で縁の部分をダイシング等で切断することで得られる形状である。
【００６３】
略平板状の樹脂１１２の表面側と裏面側にはそれぞれ電極パッド１１３，１１４が形成される。これら電極パッド１１３，１１４の形成は全面に電極パッド１１３，１１４の材料となる金属層や多結晶シリコン層等の導電層を形成し、フォトリソグラフィー技術により所要の電極形状にパターンニングすることで形成される。これら電極パッド１１３，１１４は発光素子である素子１１１のｐ電極とｎ電極にそれぞれ接続するように形成されており、必要な場合には樹脂１１２にビアホール等が形成される。
【００６４】
ここで電極パッド１１３，１１４は樹脂形成チップ１１０の表面側と裏面側にそれぞれ形成されているが、一方の面に両方の電極パッドを形成することも可能であり、例えば薄膜トランジスタの場合ではソース、ゲート、ドレインの３つの電極があるため、電極パッドを３つ或いはそれ以上形成しても良い。電極パッド１１３，１１４の位置が平板上ずれているのは、最終的な配線形成時に上側からコンタクトをとっても重ならないようにするためである。電極パッド１１３，１１４の形状も正方形に限定されず他の形状としても良い。
【００６５】
このような樹脂形成チップ１１０を構成することで、素子１１１の周りが樹脂１１２で被覆され平坦化によって精度良く電極パッド１１３，１１４を形成できるとともに素子１１１に比べて広い領域に電極パッド１１３，１１４を延在でき、次の第二転写工程での転写を吸着治具で進める場合には取り扱いが容易になる。後述するように、最終的な配線が続く第二転写工程の後に行われるため、比較的大き目のサイズの電極パッド１１３，１１４を利用した配線を行うことで、配線不良が未然に防止される。
【００６６】
次に、図５５に本例の二段階拡大転写法で使用される素子の一例としての発光素子の構造を示す。図５５の（ａ）が素子断面図であり、図５５の（ｂ）が平面図である。この発光素子はＧａＮ系の発光ダイオードであり、たとえばサファイア基板上に結晶成長される素子である。このようなＧａＮ系の発光ダイオードでは、基板を透過するレーザ照射によってレーザアブレーションが生じ、ＧａＮの窒素が気化する現象にともなってサファイア基板とＧａＮ系の成長層の間の界面で膜剥がれが生じ、素子分離を容易なものにできる特徴を有している。
【００６７】
まず、その構造については、ＧａＮ系半導体層からなる下地成長層１２１上に選択成長された六角錐形状のＧａＮ層１２２が形成されている。なお、下地成長層１２１上には図示しない絶縁膜が存在し、六角錐形状のＧａＮ層１２２はその絶縁膜を開口した部分にＭＯＣＶＤ法等によって形成される。このＧａＮ層１２２は、成長時に使用されるサファイア基板の主面をＣ面とした場合にＳ面（１−１０１面）で覆われたピラミッド型の成長層であり、シリコンをドープさせた領域である。このＧａＮ層１２２の傾斜したＳ面の部分はダブルへテロ構造のクラッドとして機能する。ＧａＮ層１２２の傾斜したＳ面を覆うように活性層であるＩｎＧａＮ層１２３が形成されており、その外側にマグネシウムドープのＧａＮ層１２４が形成される。このマグネシウムドープのＧａＮ層１２４もクラッドとして機能する。
【００６８】
このような発光ダイオードには、ｐ電極１２５とｎ電極１２６が形成されている。ｐ電極１２５はマグネシウムドープのＧａＮ層１２４上に形成されるＮｉ／Ｐｔ／ＡｕまたはＮｉ（Ｐｄ）／Ｐｔ／Ａｕ等の金属材料を蒸着して形成される。ｎ電極１２６は前述の図示しない絶縁膜を開口した部分でＴｉ／Ａｌ／Ｐｔ／Ａｕ等の金属材料を蒸着して形成される。なお、下地成長層１２１の裏面側からｎ電極取り出しを行う場合は、ｎ電極１２６の形成は下地成長層１２１の表面側には不要となる。
【００６９】
このような構造のＧａＮ系の発光ダイオードは、青色発光も可能な素子であって、特にレーザアブレーションよって比較的簡単にサファイア基板から剥離することができ、レーザビームを選択的に照射することで選択的な剥離が実現される。なお、ＧａＮ系の発光ダイオードとしては、平板上や帯状に活性層が形成される構造であっても良く、上端部にＣ面が形成された角錐構造のものであっても良い。また、他の窒化物系発光素子や化合物半導体素子等であっても良い。
【００７０】
次に、図５２に示す発光素子の配列方法を応用した樹脂形成チップの製造の具体的手法について説明する。発光素子は図５５に示したＧａＮ系の発光ダイオードを用いている。先ず、図５６に示すように、第一基板１３１の主面上には複数の発光ダイオード１３２が密な状態で形成されている。発光ダイオード１３２の大きさは微小なものとすることができ、例えば一辺約２０μｍ程度とすることができる。第一基板１３１の構成材料としてはサファイア基板等のように発光ダイオード１３２に照射するレーザの波長に対して透過率の高い材料が用いられる。発光ダイオード１３２にはｐ電極等までは形成されているが最終的な配線は未だなされておらず、素子間分離の溝１３２ｇが形成されていて、個々の発光ダイオード１３２は分離できる状態にある。この溝１３２ｇの形成は例えば反応性イオンエッチングで行う。
【００７１】
次いで、第一基板１３１上の発光ダイオード１３２を第１の一時保持用部材１３３上に転写する。ここで第１の一時保持用部材１３３の例としては、ガラス基板、石英ガラス基板、プラスチック基板等を用いることができ、本例では石英ガラス基板を用いた。また、第１の一時保持用部材１３３の表面には、離型層として機能する剥離層１３４が形成されている。剥離層１３４には、フッ素コート、シリコーン樹脂、水溶性接着剤（例えばポリビニルアルコール：ＰＶＡ）、ポリイミド等を用いることができるが、ここではポリイミドを用いた。
【００７２】
転写に際しては、図５６に示すように、第一基板１３１上に発光ダイオード１３２を覆うに足る接着剤（例えば紫外線硬化型の接着剤）１３５を塗布し、発光ダイオード１３２で支持されるように第１の一時保持用部材１３３を重ね合わせる。この状態で、図５７に示すように第１の一時保持用部材１３３の裏面側から接着剤１３５に紫外線（ＵＶ）を照射し、これを硬化する。第１の一時保持用部材１３３は石英ガラス基板であり、上記紫外線はこれを透過して接着剤１３５を速やかに硬化する。
【００７３】
このとき、第１の一時保持用部材１３３は、発光ダイオード１３２によって支持されていることから、第一基板１３１と第１の一時保持用部材１３３との間隔は、発光ダイオード１３２の高さによって決まることになる。図５７に示すように発光ダイオード１３２で支持されるように第１の一時保持用部材１３３を重ね合わせた状態で接着剤１３５を硬化すれば、当該接着剤１３５の厚さｔは、第一基板１３１と第１の一時保持用部材１３３との間隔によって規制されることになり、発光ダイオード１３２の高さによって規制される。すなわち、第一基板１３１上の発光ダイオード１３２がスペーサとしての役割を果たし、一定の厚さの接着剤層が第一基板１３１と第１の一時保持用部材１３３の間に形成されることになる。このように、上記の方法では、発光ダイオード１３２の高さにより接着剤層の厚みが決まるため、厳密に圧力を制御しなくとも一定の厚みの接着剤層を形成することが可能である。
【００７４】
接着剤４５を硬化した後、図５８に示すように、発光ダイオード１３２に対しレーザを第一基板１３１の裏面から照射し、当該発光ダイオード１３２を第一基板１３１からレーザアブレーションを利用して剥離する。ＧａＮ系の発光ダイオード１３２はサファイアとの界面で金属のＧａと窒素に分解することから、比較的簡単に剥離できる。照射するレーザとしてはエキシマレーザ、高調波ＹＡＧレーザ等が用いられる。このレーザアブレーションを利用した剥離によって、発光ダイオード１３２は第一基板１３１の界面で分離し、一時保持用部材１３３上に接着剤１３５に埋め込まれた状態で転写される。
【００７５】
図５９は、上記剥離により第一基板１３１を取り除いた状態を示すものである。このとき、レーザにてＧａＮ系発光ダイオードをサファイア基板からなる第一基板１３１から剥離しており、その剥離面にＧａ１３６が析出しているため、これをエッチングすることが必要である。そこで、ＮａＯＨ水溶液もしくは希硝酸等によりウエットエッチングを行い、図６０に示すように、Ｇａ１３６を除去する。さらに、酸素プラズマ（Ｏ２プラズマ）により表面を清浄化し、図６１に示すように、ダイシングにより接着剤１３５をダイシング溝１３７によって切断し、発光ダイオード１３２毎にダイシングした後、発光ダイオード１３２の選択分離を行なう。ダイシングプロセスは通常のブレードを用いたダイシング、２０μｍ以下の幅の狭い切り込みが必要なときには上記レーザを用いたレーザによる加工を行う。
【００７６】
発光ダイオード１３２を選択分離するには、先ず、図６２に示すように、清浄化した発光ダイオード１３２上にＵＶ接着剤１３８を塗布し、この上に第２の一時保持用部材１３９を重ねる。この第２の一時保持用部材１３９も、先の第１の一時保持用部材１３３と同様、ガラス基板、石英ガラス基板、プラスチック基板等を用いることができ、本例では石英ガラス基板を用いた。また、この第２の一時保持用部材１３９の表面にもポリイミド等からなる剥離層１４０を形成しておく。
【００７７】
次いで、図６３に示すように、転写対象となる発光ダイオード１３２ａに対応した位置にのみ第１の一時保持用部材１３３の裏面側からレーザを照射し、レーザアブレーショによりこの発光ダイオード１３２ａを第１の一時保持用部材１３３から剥離する。それと同時に、やはり転写対象となる発光ダイオード１３２ａに対応した位置に、第２の一時保持用部材１３９の裏面側から紫外線（ＵＶ）を照射してＵＶ露光を行い、この部分のＵＶ接着剤１３８を硬化する。その後、第２の一時保持用部材１３９を第１の一時保持用部材１３３から引き剥がすと、図６４に示すように、上記転写対象となる発光ダイオード１３２ａのみが選択的に分離され、第２の一時保持用部材１３９上に転写される。
【００７８】
上記選択分離後、図６５に示すように、転写された発光ダイオード１３２を覆って樹脂を塗布し、樹脂層１４１を形成する。さらに、図６６に示すように、酸素プラズマ等により樹脂層１４１の厚さを削減し、図６７に示すように、発光ダイオード１３２に対応した位置にレーザの照射によりビアホール１４２を形成する。ビアホール１４２の形成には、エキシマレーザ、高調波ＹＡＧレーザ、炭酸ガスレーザ等を用いることができる。このとき、ビアホール１４２は例えば約３〜７μｍの径を開けることになる。
【００７９】
次に、上記ビアホール１４２を介して発光ダイオード１３２のｐ電極と接続されるアノード側電極パッド１４３を形成する。このアノード側電極パッド１４３は、例えばＮｉ／Ｐｔ／Ａｕ等で形成する。図６８は、発光ダイオード１３２を第２の一時保持用部材１３９に転写して、アノード電極（ｐ電極）側のビアホール１４２を形成した後、アノード側電極パッド１４３を形成した状態を示している。
【００８０】
上記アノード側電極パッド１４３を形成した後、反対側の面にカソード側電極を形成するため、第３の一時保持用部材１４４への転写を行う。第３の一時保持用部材１４４も、例えば石英ガラス等からなる。転写に際しては、図６９に示すように、アノード側電極パッド１４３を形成した発光ダイオード１３２、さらには樹脂層１４１上に接着剤１４５を塗布し、この上に第３の一時保持用部材１４４を貼り合せる。この状態で第２の一時保持用部材１３９の裏面側からレーザを照射すると、石英ガラスからなる第２の一時保持用部材１３９と、当該第２の一時保持用部材１３９上に形成されたポリイミドからなる剥離層１４０の界面でレーザアブレーションによる剥離が起き、剥離層１４０上に形成されている発光ダイオード１３２や樹脂層１４１は、第３の一時保持用部材１４４上に転写される。図７０は、第２の一時保持用部材１３９を分離した状態を示すものである。
【００８１】
カソード側電極の形成に際しては、上記の転写工程を経た後、図７１に示すＯ２プラズマ処理により上記剥離層１４０や余分な樹脂層１４１を除去し、発光ダイオード１３２のコンタクト半導体層（ｎ電極）を露出させる。発光ダイオード１３２は一時保持用部材１４４の接着剤５５によって保持された状態で、発光ダイオード１３２の裏面がｎ電極側（カソード電極側）になっていて、図７２に示すように電極パッド１４６を形成すれば、電極パッド１４６は発光ダイオード１３２の裏面と電気的に接続される。その後、電極パッド１４６をパターニングする。このときのカソード側の電極パッドは、例えば約６０μｍ角とすることができる。電極パッド１４６としては透明電極（ＩＴＯ、ＺｎＯ系等）もしくはＴｉ／Ａｌ／Ｐｔ／Ａｕ等の材料を用いる。透明電極の場合は発光ダイオード１３２の裏面を大きく覆っても発光をさえぎることがないので、パターニング精度が粗く、大きな電極形成ができ、パターニングプロセスが容易になる。
【００８２】
次に、上記樹脂層１４１や接着剤１４５によって固められた発光ダイオード１３２を個別に切り出し、上記樹脂形成チップの状態にする。切り出しは、例えばレーザダイシングにより行えばよい。図７３は、レーザダイシングによる切り出し工程を示すものである。レーザダイシングは、レーザのラインビームを照射することにより行われ、上記樹脂層１４１及び接着剤１４５を第３の一時保持用部材１４４が露出するまで切断する。このレーザダイシングにより各発光ダイオード１３２は所定の大きさの樹脂形成チップとして切り出され、前述の画素チップ作製工程へと移行される。
【００８３】
以上の説明からも明らかなように、本発明によれば、発光素子と制御素子とを電子部品（画素チップ）として一括して取り扱うことができ、その実装を容易なものとすることができる。また、本発明によれば、基板への実装前に発光素子の検査を行うことも可能であり、さらに、全ての画素チップを同一形状として、リペアチップを別途用意することなく、容易に不良素子（発光素子及び制御素子）を修復することが可能である。
【００８４】
また、本発明の画像表示装置は、画素チップがフェースダウンで形成されるディスプレイであるため、画素チップを画素ピッチぎりぎりまで大きくすることができ、各素子をマウントする面積や再配線する領域を大きく取ることができ、且つ、配線幅やバンプ径も大きくすることができるので、接続信頼性を大幅に向上することが可能である。さらに、本発明の画像表示装置は、画素チップ単位で実装し、ディスプレイ化するので、画素チップ毎の検査を各プロセスに入れることで、無欠陥ディスプレイを作製することが可能である。
【図面の簡単な説明】
【００８５】
【図１】本発明を適用した画素チップの一例を示す概略平面図である。
【図２】図１に示す画素チップの側面図である。
【図３】図１に示す画素チップにおける配線構造を示す概略平面図である。
【図４】画素チップが実装される基板上に形成される配線パターンの一例を示す概略平面図である。
【図５】画素チップのマウント状態を示す概略平面図である。
【図６】画素チップのディスプレイ基板への実装構造の一例を示す概略側面図である。
【図７】画素チップのディスプレイ基板への実装構造の他の例を示す概略側面図である。
【図８】画素チップの作製プロセスの一例を工程順に示すものであり、第１の転写基板の素子形成基板への重ね合わせ工程を示す概略断面図である。
【図９】素子の選択転写工程を示す概略断面図である。
【図１０】第２の転写基板の貼り合わせ工程を示す概略断面図である。
【図１１】第１の転写基板を剥離した状態を示す概略断面図である。
【図１２】裏面電極形成工程を示す概略断面図である。
【図１３】第３の転写基板の貼り合わせ工程を示す概略断面図である。
【図１４】第２の転写基板の剥離工程を示す概略断面図である。
【図１５】接着剤のエッチバック工程を示す概略断面図である。
【図１６】ビア形成工程を示す概略断面図である。
【図１７】配線形成工程を示す概略断面図である。
【図１８】素子間の配線形成工程を示す概略断面図である。
【図１９】第４の転写基板の貼り合わせ工程を示す概略断面図である。
【図２０】第３の転写基板の剥離工程を示す概略断面図である。
【図２１】バンプ形成用配線の形成工程を示す概略断面図である。
【図２２】バンプ形成工程を示す概略断面図である。
【図２３】第４の転写基板の剥離工程を示す概略断面図である。
【図２４】ディスプレイ基板への実装工程を示す概略断面図である。
【図２５】光取り出し方向を逆にした画素チップの作製工程を示すものであり、バンプ形成用配線の形成工程を示す概略断面図である。
【図２６】バンプ形成工程を示す概略断面図である。
【図２７】第４の転写基板の剥離工程を示す概略断面図である。
【図２８】ディスプレイ基板への実装工程を示す概略断面図である。
【図２９】複数の素子が同一平面に存在する画素チップの一例を示す概略断面図である。
【図３０】複数の素子を異なる面上に配した画素チップの一例を示す概略断面図である。
【図３１】各素子のシートへの載置状態を示す概略斜視図である。
【図３２】球形の画素チップの一例を示す概略断面図である。
【図３３】球形の画素チップの基板上への散布状態を示す概略断面図である。
【図３４】画素チップの整列状態を示す概略断面図である。
【図３５】磁石を入れた基板による画素チップの整列状態を示す概略断面図である。
【図３６】球形の画素チップの固定状態を示す概略断面図である。
【図３７】配線形成工程を示す要部概略断面図である。
【図３８】球形の画素チップへのバンプ形成工程を示す概略断面図である。
【図３９】ディスプレイ基板への実装工程を示す概略断面図である。
【図４０】絶縁層による被覆工程を示す概略断面図である。
【図４１】球形の画素チップの作製工程を工程順に示すものであり、使用する金型の構造を示す概略断面図である。
【図４２】微小ボールの挿入工程を示す概略断面図である。
【図４３】接着剤の充填工程を示す概略断面図である。
【図４４】接着剤の硬化工程を示す概略断面図である。
【図４５】接着剤層形成工程を示す概略断面図である。
【図４６】素子のダイボンディング工程を示す概略断面図である。
【図４７】第２の金型への接着剤充填工程を示す概略断面図である。
【図４８】金型接合工程を示す概略断面図である。
【図４９】金型取り外し工程を示す概略断面図である。
【図５０】電極形成工程を示す概略断面図である。
【図５１】画素チップ取り出し工程を示す概略断面図である。
【図５２】素子の配列方法を示す模式図である。
【図５３】樹脂形成チップの概略斜視図である。
【図５４】樹脂形成チップの概略平面図である。
【図５５】発光素子の一例を示す図であって、（ａ）は断面図、（ｂ）は平面図である。
【図５６】第１の一時保持用部材の接合工程を示す概略断面図である。
【図５７】ＵＶ接着剤硬化工程を示す概略断面図である。
【図５８】レーザアブレーション工程を示す概略断面図である。
【図５９】第一基板の分離工程を示す概略断面図である。
【図６０】Ｇａ除去工程を示す概略断面図である。
【図６１】素子分離溝形成工程を示す概略断面図である。
【図６２】第２の一時保持用部材の接合工程を示す概略断面図である。
【図６３】選択的なレーザアブレーション及びＵＶ露光工程を示す概略断面図である。
【図６４】発光ダイオードの選択分離工程を示す概略断面図である。
【図６５】樹脂による埋め込み工程を示す概略断面図である。
【図６６】樹脂層厚削減工程を示す概略断面図である。
【図６７】ビア形成工程を示す概略断面図である。
【図６８】アノード側電極パッド形成工程を示す概略断面図である。
【図６９】レーザアブレーション工程を示す概略断面図である。
【図７０】第２の一時保持用部材の分離工程を示す概略断面図である。
【図７１】コンタクト半導体層露出工程を示す概略断面図である。
【図７２】カソード側電極パッド形成工程を示す概略断面図である。
【図７３】レーザダイシング工程を示す概略断面図である。
【符号の説明】
【００８６】
１，３０，６０，９１ 画素チップ、２ａ，２ｂ，２ｃ，６１ 発光素子、３，６２ 制御素子、４，６３ モールド樹脂、６ 電極パッド
【図１】
2008109156.tif 000003
【図２】
2008109156.tif 000004
【図３】
2008109156.tif 000005
【図４】
2008109156.tif 000006
【図５】
2008109156.tif 000007
【図６】
2008109156.tif 000008
【図７】
2008109156.tif 000009
【図８】
2008109156.tif 000010
【図９】
2008109156.tif 000011
【図１０】
2008109156.tif 000012
【図１１】
2008109156.tif 000013
【図１２】
2008109156.tif 000014
【図１３】
2008109156.tif 000015
【図１４】
2008109156.tif 000016
【図１５】
2008109156.tif 000017
【図１６】
2008109156.tif 000018
【図１７】
2008109156.tif 000019
【図１８】
2008109156.tif 000020
【図１９】
2008109156.tif 000021
【図２０】
2008109156.tif 000022
【図２１】
2008109156.tif 000023
【図２２】
2008109156.tif 000024
【図２３】
2008109156.tif 000025
【図２４】
2008109156.tif 000026
【図２５】
2008109156.tif 000027
【図２６】
2008109156.tif 000028
【図２７】
2008109156.tif 000029
【図２８】
2008109156.tif 000030
【図２９】
2008109156.tif 000031
【図３０】
2008109156.tif 000032
【図３１】
2008109156.tif 000033
【図３２】
2008109156.tif 000034
【図３３】
2008109156.tif 000035
【図３４】
2008109156.tif 000036
【図３５】
2008109156.tif 000037
【図３６】
2008109156.tif 000038
【図３７】
2008109156.tif 000039
【図３８】
2008109156.tif 000040
【図３９】
2008109156.tif 000041
【図４０】
2008109156.tif 000042
【図４１】
2008109156.tif 000043
【図４２】
2008109156.tif 000044
【図４３】
2008109156.tif 000045
【図４４】
2008109156.tif 000046
【図４５】
2008109156.tif 000047
【図４６】
2008109156.tif 000048
【図４７】
2008109156.tif 000049
【図４８】
2008109156.tif 000050
【図４９】
2008109156.tif 000051
【図５０】
2008109156.tif 000052
【図５１】
2008109156.tif 000053
【図５２】
2008109156.tif 000054
【図５３】
2008109156.tif 000055
【図５４】
2008109156.tif 000056
【図５５】
2008109156.tif 000057
【図５６】
2008109156.tif 000058
【図５７】
2008109156.tif 000059
【図５８】
2008109156.tif 000060
【図５９】
2008109156.tif 000061
【図６０】
2008109156.tif 000062
【図６１】
2008109156.tif 000063
【図６２】
2008109156.tif 000064
【図６３】
2008109156.tif 000065
【図６４】
2008109156.tif 000066
【図６５】
2008109156.tif 000067
【図６６】
2008109156.tif 000068
【図６７】
2008109156.tif 000069
【図６８】
2008109156.tif 000070
【図６９】
2008109156.tif 000071
【図７０】
2008109156.tif 000072
【図７１】
2008109156.tif 000073
【図７２】
2008109156.tif 000074
【図７３】
2008109156.tif 000075
【手続補正書】
【提出日】平成20年1月22日(2008.1.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
発光素子と、
前記発光素子を制御する制御素子と、を有し、
前記発光素子と前記制御素子とが一体化され、透明な樹脂に埋め込まれてチップ部品化されていることを特徴とする電子部品。
【請求項２】
上記発光素子に対応して透明樹脂からなる導光部が設けられていることを特徴とする請求項１記載の電子部品。
【請求項３】
上記発光素子として、赤色発光素子、緑色発光素子、青色発光素子を備えることを特徴とする請求項１記載の電子部品。
【請求項４】
上記発光素子と制御素子間の配線が形成されていることを特徴とする請求項１記載の電子部品。
【請求項５】
外部回路との接続用の電極パッドが形成されていることを特徴とする請求項１記載の電子部品。
【請求項６】
上記電極パッドは、半田バンプにより形成されていることを特徴とする請求項５記載の電子部品。
【請求項７】
平板状のチップ部品とされていることを特徴とする請求項１記載の電子部品。
【請求項８】
球形のチップ部品とされていることを特徴とする請求項１記載の電子部品。
【請求項９】
実装方向を制御するための微小ボールを内蔵することを特徴とする請求項８記載の電子部品。
【請求項１０】
転写技術によって発光素子及びこれを制御する制御素子を透明な樹脂中に埋め込み、配線形成及び電極形成を行うことを特徴とする電子部品の製造方法。
【請求項１１】
レーザアブレーションにより基板から転写対象となる発光素子を選択的に剥離することを特徴とする請求項１０記載の電子部品の製造方法。
【請求項１２】
上記発光素子及び制御素子の電極に対応してビアを形成し、当該ビアに対応して配線を形成することを特徴とする請求項１０記載の電子部品の製造方法。
【請求項１３】
発光素子が搭載された透明なシートと、発光素子を制御する制御素子が搭載されたシート透明なシートとを重ね合わせ、一体化することを特徴とする電子部品の製造方法。
【請求項１４】
発光素子が搭載されたシートとして、赤色発光素子が搭載されたシート、緑色発光素子が搭載されたシート、及び青色発光素子が搭載されたシートを用意し、これらを上記制御素子が搭載されたシートと重ね合わせ、一体化することを特徴とする請求項１３記載の電子部品の製造方法。
【請求項１５】
第１の基板に形成された略半球形状の凹部に透明な樹脂を充填し、この上に発光素子及び発光素子を制御する制御素子を配置した後、略半球状の凹部に透明な樹脂を充填した第２の基板を重ね合わせて略球形状とすることを特徴とする電子部品の製造方法。
【請求項１６】
上記第１の基板に形成された略半球状の凹部に重りとなる金属ボールを入れておくことを特徴とする請求項１５記載の電子部品の製造方法。
【請求項１７】
基板と、
発光素子と、
前記発光素子と配線を介して電気的に接続されている制御素子と、を有し、
前記発光素子及び前記制御素子は、透明な樹脂に埋め込まれてチップ部品化され、
前記チップ部品は、前記基板上にマトリクス状に配列され、
前記基板と前記チップ部品の間には、接着剤が設けられ、
前記発光素子の直下に設けられた前記接着剤は、透明であることを特徴とする画像表示装置。
【請求項１８】
各画素チップは、発光素子として、赤色発光素子、緑色発光素子、青色発光素子を備えることを特徴とする請求項１７記載の画像表示装置。
【請求項１９】
上記各画素チップは、平板状のチップ部品とされていることを特徴とする請求項１７記載の画像表示装置。
【請求項２０】
上記画素チップは、フェースダウンにより基板上に実装されていることを特徴とする請求項１９記載の画像表示装置。
【請求項２１】
上記画素チップは、上記基板上において封止材により封止されていることを特徴とする請求項１９記載の画像表示装置。
【請求項２２】
上記封止材は、ブラックマトリックスとして機能することを特徴とする請求項２１記載の画像表示装置。
【請求項２３】
上記封止材として、黒色の接着剤を用いたことを特徴とする請求項２１記載の画像表示装置。
【請求項２４】
上記各画素チップは、略球形のチップ部品とされていることを特徴とする請求項１７記載の画像表示装置。
【請求項２５】
上記各画素チップは、微小ボールを内蔵していることを特徴とする請求項２４記載の画像表示装置。
【請求項２６】
上記微小ボールを重りとして実装の際の向きが規制されていることを特徴とする請求項２５記載の画像表示装置。
【請求項２７】
上記微小ボールが磁性体よりなり、磁力により各画素チップの実装の際の向きが規制されていることを特徴とする請求項２５記載の画像表示装置。
【請求項２８】
各画素チップに対応して上記基板に略半球状の凹部が形成されていることを特徴とする請求項２４記載の画像表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
上述の目的を達成するために、本発明に係る電子部品は、発光素子とこれを制御する制御素子とが透明な樹脂に埋め込まれて一体化され、チップ部品化されていることを特徴とするものである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
また、本発明の電子部品の製造方法は、転写技術によって発光素子及びこれを制御する制御素子を透明な樹脂中に埋め込み、配線形成及び電極形成を行うことを特徴とするものである。あるいは、発光素子が搭載された透明なシートと、発光素子を制御する制御素子が搭載された透明なシートとを重ね合わせ、一体化することを特徴とするものである。さらに、第１の基板に形成された略半球形状の凹部に透明な樹脂を充填し、この上に発光素子及び発光素子を制御する制御素子を配置した後、略半球状の凹部に透明な樹脂を充填した第２の基板を重ね合わせて略球形状とすることを特徴とするものである。これらの製造方法により、発光素子と制御素子とが一体化された画素チップが効率的に作製される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
さらにまた、本発明の画像表示装置は、基板と、発光素子と、前記発光素子と配線を介して電気的に接続されている制御素子と、を有し、発光素子及び制御素子は、透明な樹脂に埋め込まれてチップ部品化され、チップ部品は、基板上にマトリクス状に配列され、基板とチップ部品の間には、接着剤が設けられ、発光素子の直下に設けられた接着剤は、透明であることを特徴とするものである。先にも述べた通り、発光素子と制御素子とを画素チップとして一体化することにより、実装が容易なものとなり、したがって、本発明の画像表示装置は、製造が極めて容易である。また、発光素子や制御素子に不良が発生した場合には、画素チップの交換により簡単に修復可能である。このとき、リペア用の画素チップの形状は、通常の画素チップと同一でよく、リペア用の画素チップを別途用意する必要がない。