(57)【要約】【課題】厚膜Ｃｕヒューズをレーザ照射により切断した際の加工形状を制御することが可能なヒューズの切断方法を提供する。【解決手段】半導体デバイスに備えるＣｕヒューズを、外部からのレーザ照射により切断して回路の切り替えを行なうヒューズの切断方法であって、Ｃｕヒューズの切断される部分の膜厚が０．９μｍ以上であり、照射するレーザの波長が０．６μｍ〜１．３μｍであり、レーザのパルス照射時間が９ｎ秒〜５０ｎ秒である。【選択図】図２
2008117834.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスに備えるＣｕヒューズを、外部からのレーザ照射により切断して回路の切り替えを行なうヒューズの切断方法であって、Ｃｕヒューズの切断される部分の膜厚が０．９μｍ以上であり、照射するレーザの波長が０．６μｍ〜１．３μｍであり、レーザのパルス照射時間が９ｎ秒〜５０ｎ秒であるヒューズの切断方法。
【請求項２】
前記Ｃｕヒューズは、切断される部分の幅が０．６μｍ〜１．２μｍである請求項１に記載のヒューズの切断方法。
【請求項３】
前記Ｃｕヒューズは、切断される部分の膜厚が１．０μｍ〜１．４μｍである請求項１に記載のヒューズの切断方法。
【請求項４】
半導体基板の主面に形成した半導体素子と、該半導体素子上に形成した１層または複数層の下層配線層と、該下層配線層上に形成したＣｕ配線を有する１層または複数層のグローバル配線層とを備える半導体デバイスであって、
前記グローバル配線層は、ビア層と、該ビア層上にエッチングストッパ層を挟んで形成した配線層とを備え、
前記Ｃｕ配線を有するグローバル配線層における最上の前記グローバル配線層内の前記配線層は、外部からのレーザ照射により切断して回路の切り替えを行なうＣｕヒューズを備え、Ｃｕヒューズの切断される部分の膜厚が０．９μｍ以上であり、
前記最上のグローバル配線層内の前記エッチングストッパ層は、ＳｉＮの１層構造、または、ＳｉＣＯとＳｉＣＮの２層構造、または、テトラエトキシシランとＳｉＣＮの２層構造を有する半導体デバイス。
【請求項５】
前記グローバル配線層は、フッ素化ケイ酸塩ガラスを含む層間絶縁膜を有する請求項４に記載の半導体デバイス。
【請求項６】
複数層のグローバル配線層を備える半導体デバイスであって、
最上のグローバル配線層内のエッチングストッパ層の材質は、
最上のグローバル配線層の下に配置するグローバル配線層内のエッチングストッパ層の材質、および、下層配線層内のエッチングストッパ層の材質と異なる請求項４に記載の半導体デバイス。
【請求項７】
複数層のグローバル配線層を備え、前記最上のグローバル配線層内のエッチングストッパ層は、前記最上のグローバル配線層の下に配置するグローバル配線層内のエッチングストッパ層と材質が異なる請求項４に記載の半導体デバイス。
【請求項８】
半導体基板の主面に半導体素子を形成する工程と、
該半導体素子上に下層配線層を形成する工程と、
前記下層配線層とバリア絶縁層とを有する層を１層または複数層形成した後、Ｃｕ配線を有する１層または複数層のグローバル配線層を形成する工程と
を備える半導体デバイスの製造方法であって、
グローバル配線層を形成する前記工程は、
ビア層を形成する工程と、
該ビア層上にエッチングストッパ層を挟んで配線層を形成する工程とを備え、
前記Ｃｕ配線を有するグローバル配線層における最上のグローバル配線層内の前記配線層は、外部からのレーザ照射により切断して回路の切り替えを行なうＣｕヒューズを備え、Ｃｕヒューズの切断される部分の膜厚が０．９μｍ以上であり、
前記最上のグローバル配線層内の前記エッチングストッパ層は、ＳｉＮの１層構造、または、ＳｉＣＯとＳｉＣＮの２層構造、または、テトラエトキシシランとＳｉＣＮの２層構造を有する半導体デバイスの製造方法。
【請求項９】
半導体基板の主面に半導体素子を形成する工程と、
該半導体素子上に下層配線層を形成し、前記下層配線層とバリア絶縁層とを有する層を１層または複数層形成した後、Ｃｕ配線を有する１層または複数層のグローバル配線層を形成する工程と
を備える半導体デバイスの製造方法であって、
前記グローバル配線層の最上層を形成する前記工程は、
最上部にエッチングストッパ層を有するビア層を形成する工程と、
前記エッチングストッパ層をＨｅ雰囲気下でプラズマ処理をする工程と、
該ビア層上に配線層を形成する工程とを備え、
前記Ｃｕ配線を有するグローバル配線層における最上のグローバル配線層内の前記配線層は、外部からのレーザ照射により切断して回路の切り替えを行なうＣｕヒューズを備え、Ｃｕヒューズの切断される部分の膜厚が０．９μｍ以上であり、
前記最上のグローバル配線層内の前記エッチングストッパ層は、ＳｉＣＮの１層構造である半導体デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザ照射により厚膜Ｃｕヒューズを切断する方法と、かかるＣｕヒューズを配線層に備える半導体デバイスとその製造方法に関する。
【背景技術】
【０００２】
半導体デバイスの高速化および高集積化に伴い、配線の微細化および多層配線化が進められている。こうした多層配線を有するロジックデバイスにおいては、配線における信号の遅延がデバイスにおける信号の遅延の支配的な要因の１つになりつつある。この解決策として、近年、従来のＡｌ配線よりも配線抵抗の低いＣｕ配線が採用されてきている。特に、配線における信号の遅延に大きく影響を及ぼすグローバル配線層において、厚膜のＣｕ配線を使用することにより、配線における電気抵抗を下げ、信号の遅延を低減する方法が採られている。
【０００３】
一方、ロジックデバイスにおいて、搭載されているメモリ容量も増えており、メモリの不良ビットの救済、および、デバイスの高機能化により、デバイス調整用としてヒューズが用いられている。ヒューズの方式としては、導通状態から非導通状態へ変更する切断型方式と、非導通状態から導通状態へ変更する導通型方式とがある。また、切断型方式の１つとして、レーザ照射によりヒューズを切断するレーザトリミング方式がある。レーザトリミング方式では、半導体デバイス内にあらかじめ設けられたヒューズを、外部からのレーザ照射により切断して回路の切り替えを行なう。
【０００４】
ヒューズは、工程削減の観点からデバイス内の配線層が利用され、Ｃｕ配線を用いる半導体デバイスにおいては、ヒューズもＣｕを材料として用いられることが多い。そして、多層配線デバイスの上層のグローバル配線には、膜厚の厚いＣｕ配線が使用されるため、膜厚の厚いＣｕ配線がヒューズとして利用され、厚膜のＣｕヒューズを切断する必要があるが、Ｃｕヒューズの膜厚が厚くなることに起因し、ヒューズの切断が困難となっている。
【０００５】
膜厚の厚いＣｕヒューズの切断方法としては、たとえば、Ｃｕヒューズにおける溶断性部材の底面と側面を被覆するバリア部材として光吸収材料を使用し、光吸収部材の厚さを、溶断に用いるレーザが最大吸収効率を示す厚さの５０％〜３００％とする方法が知られており、光吸収部材として、窒化タンタル、窒化タングステンまたは窒化チタンなどが紹介されている（特許文献１参照）。しかし、この方法では、切断後のヒューズの加工形状の制御が困難である。
【特許文献１】特開２００４−９６０６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
半導体デバイスのヒューズボックスの平面図を図１０に示す。図１０に示す例では、ヒューズ２０１を３８本配置し、両端に２本のダミーヒューズ２０１ａを配置する。ダミーヒューズ２０１ａは、ヒューズの形状を揃えるために配置する。図１０に示すように、ヒューズ２０１の周囲には、ガードリング層２０２を配置する。ガードリング層２０２は、ヒューズ開口部２０４からの水分が内部回路に影響を与えないようにするために配置する。ヒューズ２０１に隣接して判定回路２０３を配置し、判定回路２０３は、ヒューズ２０１の切断情報を判定する。
【０００７】
図１０に示すＩＸＡ−ＩＸＡ方向で、ヒューズボックスを含め、従来の半導体デバイスを切断したときの断面図を図９（ａ）に示す。図１０におけるＩＸＡ−ＩＸＡ方向は、図９（ａ）において基板２０５に垂直な方向である。図９（ａ）に示す半導体デバイスの例では、９層の配線層（Ｍ１〜Ｍ９）を有し、Ｃｕ配線２０６が形成されている。また、Ｃｕヒューズ２０１は、最上のグローバル配線層（Ｍ９）に形成されている。最上のグローバル配線層（Ｍ９）上には、ｐ−ＴＥＯＳ（テトラエトキシシラン）層２０８、パッシベーション層２０９とポリイミド層２１０が形成されている。本明細書において、最上のグローバル配線層とは、複数のグローバル配線層を有するときは、最上に位置するグローバル配線層を指す。また、グローバル配線層が単一層であるときは、最上に位置する当該グローバル配線層を指す。
【０００８】
図９（ａ）におけるＣｕヒューズ２０１部分の要部拡大図を図９（ｂ）に示す。図９（ｂ）に示すように、Ｃｕヒューズ２０１は、ヒューズ本体のＣｕ部分２１１と、Ｃｕ部分の周囲にある層間絶縁膜２０７へのＣｕの拡散を防止するためのバリア層２１２からなる。Ｃｕヒューズ２０１の直下には、Ｃｕヒューズ形成時のエッチングストッパ用にＳｉＣＮ層２０８を有する。図９（ｂ）に示すように、レーザ２１３は、デバイス上方より矢印の方向にＣｕヒューズ２０１に対して照射される。
【０００９】
図１１に、レーザ照射による切断後のＣｕヒューズの状態を示す。図１１（ａ）と図１１（ｃ）は、切断後の形状が異常である例を示し、図１１（ｂ）と図１１（ｄ）は、切断後の形状が正常である例を示す。図１１（ａ）と図１１（ｂ）を比較すると、図１１（ｂ）に示す正常な例では、Ｃｕヒューズ２０１の形状に沿って矩形にヒューズが切断され、隣接ヒューズに対しても切断時の影響はない。これに対して、図１１（ａ）に示す切断後の形状が異常である例では、レーザ照射による切断部の穴２１４が、Ｃｕヒューズ２０１の横方向に広がり、穴２１４の広がりは、隣接するＣｕヒューズにまで到達し、隣接するＣｕヒューズを傷つけている。
【００１０】
図１１（ｄ）は、図１１（ｂ）におけるＸＩＤ−ＸＩＤの断面図である。図１１（ｄ）に示すように、Ｃｕヒューズは断面方向でも矩形に溶断しており、切断後の形状は正常である。図１１（ｃ）は、図１１（ａ）におけるＸＩＣ−ＸＩＣの断面図である。図１１（ｃ）に示す例では、レーザ照射により爆発し、穴２１４が発生し、Ｃｕヒューズのあった部分２１５にヒューズの痕跡が認められず、爆発の影響により、Ｃｕヒューズの下層のＳｉＣＮ層２０８と層間絶縁膜２０７の界面が剥がれており、レーザ切断後の形状が異常である。
【００１１】
図８は、レーザ波長１．３４２μｍ、パルス幅１０ｎ秒のレーザによりＣｕヒューズを切断したときの、Ｃｕヒューズの膜厚と形状異常の発生率との関係を示す図である。図８に示すように、Ｃｕヒューズの膜厚が厚くなるほど、形状異常の発生率は高くなる傾向があり、Ｃｕヒューズの膜厚が、０．９μｍ以上、特に１．０μｍ以上になると、形状異常の発生率は急速に高くなる。
【００１２】
本発明の課題は、厚膜Ｃｕヒューズをレーザ照射により切断した際の加工形状を制御することが可能なヒューズの切断方法を提供することにある。また、かかるヒューズを備える半導体デバイスとその製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１３】
本発明は、半導体デバイスに備えるＣｕヒューズを、外部からのレーザ照射により切断して回路の切り替えを行なうヒューズの切断方法であって、Ｃｕヒューズの切断される部分の膜厚が０．９μｍ以上であり、照射するレーザの波長が０．６μｍ〜１．３μｍであり、レーザのパルス照射時間が９ｎ秒〜５０ｎ秒である。Ｃｕヒューズは、切断される部分の幅が０．６μｍ〜１．２μｍである態様が好ましく、切断される部分の膜厚が１．０μｍ〜１．４μｍである態様が好適である。
【００１４】
本発明は、半導体基板の主面に形成した半導体素子と、半導体素子上に形成した１層または複数層の下層配線層と、下層配線層上に形成したＣｕ配線を有する１層または複数層のグローバル配線層とを備える半導体デバイスである。グローバル配線層は、ビア層と、ビア層上にエッチングストッパ層を挟んで形成した配線層とを備え、Ｃｕ配線を有するグローバル配線層における最上のグローバル配線層内の配線層は、外部からのレーザ照射により切断して回路の切り替えを行なうＣｕヒューズを備え、Ｃｕヒューズの切断される部分の膜厚が０．９μｍ以上である。最上のグローバル配線層内のエッチングストッパ層は、ＳｉＮの１層構造、または、ＳｉＣＯとＳｉＣＮの２層構造、または、テトラエトキシシランとＳｉＣＮの２層構造を有する。グローバル配線層は、フッ素化ケイ酸塩ガラスを含む層間絶縁膜を有する態様が好ましい。複数層のグローバル配線層を備える半導体デバイスにおいて、最上のグローバル配線層内のエッチングストッパ層の材質は、最上のグローバル配線層の下に配置するグローバル配線層内のエッチングストッパ層の材質、および、下層配線層内のエッチングストッパ層の材質と異なる態様とすることができる。また、複数層のグローバル配線層を備え、最上のグローバル配線層内のエッチングストッパ層が、最上のグローバル配線層の下に配置するグローバル配線層内のエッチングストッパ層と材質が異なる態様とすることができる。
【００１５】
本発明は、半導体基板の主面に半導体素子を形成する工程と、半導体素子上に下層配線層を形成する工程と、下層配線層とバリア絶縁層とを有する層を１層または複数層形成した後、Ｃｕ配線を有する１層または複数層のグローバル配線層を形成する工程とを備える半導体デバイスの製造方法である。グローバル配線層を形成する工程は、ビア層を形成する工程と、ビア層上にエッチングストッパ層を挟んで配線層を形成する工程を備え、Ｃｕ配線を有するグローバル配線層における最上のグローバル配線層内の配線層は、外部からのレーザ照射により切断して回路の切り替えを行なうＣｕヒューズを備える。Ｃｕヒューズの切断される部分の膜厚が０．９μｍ以上であり、最上のグローバル配線層内のエッチングストッパ層は、ＳｉＮの１層構造、または、ＳｉＣＯとＳｉＣＮの２層構造、または、テトラエトキシシランとＳｉＣＮの２層構造を有する。
【００１６】
本発明の半導体デバイスの製造方法は、他の態様によれば、半導体基板の主面に半導体素子を形成する工程と、半導体素子上に下層配線層を形成し、下層配線層とバリア絶縁層とを有する層を１層または複数層形成した後、Ｃｕ配線を有する１層または複数層のグローバル配線層を形成する工程とを備える。グローバル配線層の最上層を形成する工程は、最上部にエッチングストッパ層を有するビア層を形成する工程と、エッチングストッパ層をＨｅ雰囲気下でプラズマ処理をする工程と、ビア層上に配線層を形成する工程とを備える。Ｃｕ配線を有するグローバル配線層における最上のグローバル配線層内の配線層は、外部からのレーザ照射により切断して回路の切り替えを行なうＣｕヒューズを備え、Ｃｕヒューズの切断される部分の膜厚が０．９μｍ以上であり、最上のグローバル配線層内のエッチングストッパ層は、ＳｉＣＮの１層構造である。
【発明の効果】
【００１７】
レーザ照射によりＣｕヒューズを切断した後の加工形状を精密に制御することができ、その結果、Ｃｕヒューズを配置する領域を縮小し、チップを縮小することが可能となる。また、Ｃｕヒューズ切断時におけるＣｕヒューズ周辺への影響を小さくできるため、半導体デバイスの信頼性を高めることができる。
【発明を実施するための最良の形態】
【００１８】
（半導体デバイス）
図１は、本発明の半導体デバイスの構造を示す図である。この半導体デバイスは、図１に示すように、配線領域とヒューズ領域を有し、ヒューズ領域には、開口部１５が形成されている。また、半導体基板２の主面に形成した半導体素子１と、半導体素子１上に形成した複数層の下層配線層Ｍ１〜Ｍ７と、下層配線層上に形成したＣｕ配線を有する複数層のグローバル配線層Ｍ８、Ｍ９とを備える。さらに、グローバル配線層Ｍ９上に、アルミ配線またはアルミ合金が形成されたグローバル配線層Ｍ１０を備える。図１に示す例では、７層の下層配線層Ｍ１〜Ｍ７と、３層のグローバル配線層Ｍ８〜Ｍ１０を形成した例を示すが、図１に示す例のほか、１層の下層配線層または１層のグローバル配線層からなる半導体デバイスであっても、本発明の構成は有効である。
【００１９】
グローバル配線層Ｍ８、Ｍ９は、ビア層３と、ビア層３上にエッチングストッパ層４、４ａを挟んで形成した配線層５、５ａとを備え、Ｃｕ配線を有するグローバル配線層における最上のグローバル配線層Ｍ９内の配線層５ａは、外部からのレーザ照射により切断して回路の切り替えを行なうＣｕヒューズ６を備える。また、Ｃｕヒューズ６の切断される部分の膜厚が０．９μｍ以上であり、最上のグローバル配線層Ｍ９内のエッチングストッパ層４ａは、ＳｉＮの１層構造、または、ＳｉＣＯとＳｉＣＮの２層構造、または、テトラエトキシシラン（ＴＥＯＳ）とＳｉＣＮの２層構造を有する。かかる構造を有する本発明の半導体デバイスは、レーザ照射によりＣｕヒューズを切断したときの加工形状を精密に制御できるため、Ｃｕヒューズを配置する領域を縮小し、チップを縮小することが可能となる。また、Ｃｕヒューズ切断時におけるＣｕヒューズ周辺への影響が小さいため、半導体デバイスの信頼性を高めることができる。
【００２０】
レーザ照射によりＣｕヒューズを切断したときの加工形状を正常化するため、まず、ヒューズ構造について検討する。加工形状が異常となる原因は、最上のグローバル配線層において、ＳｉＣＮからなるエッチングストッパ層と、フッ素化ケイ酸塩ガラス（ＦＳＧ；Fluorinated Silicate Glass）を含む層間絶縁膜層との界面の密着性が小さいことがあげられる。そのため、従来よりエッチングストッパ層として使用しているＳｉＣＮをなくす方法があり、これにより、根本的に形状の異常を抑えることができる。しかし、ＳｉＣＮ層を省略すると、厚膜配線が困難となり、ビアを形成する際の加工上の制御が難しくなる。
【００２１】
そこで、ＳｉＣＮ層の代わりに、最上のグローバル配線層内のエッチングストッパ層を、ＳｉＮの１層構造、または、ＳｉＣＯとＳｉＣＮの２層構造、または、ＴＥＯＳとＳｉＣＮの２層構造とする態様が好ましい。かかる態様により、ＦＳＧを含む層間絶縁膜とエッチングストッパ層の密着性を改善することができるため、グローバル配線層に、ＦＳＧを含む層間絶縁膜を形成することができる。図２は、図１におけるＣｕヒューズ１６の要部拡大図であり、たとえば、図２（ａ）に示すように、エッチングストッパ層として、ＳｉＮ層２１を使用する態様が好ましい。また、図２（ｂ）に示すように、ＳｉＣＮ層２２上で、ＦＳＧ層２４との間に、ＳｉＣＯ層２３を挟んだＳｉＣＯ/ＳｉＣＮの２層構造が好ましい。さらに、図２（ｃ）に示すように、ＳｉＣＮ層２５上で、ＦＳＧ層２４との間に、ＴＥＯＳ層２６を挟んだ構造が、密着性を改善する上で好ましい。また、図２（ｄ）に示すように、ＳｉＣＮ層２６のみを形成した後に、Ｈｅガス雰囲気下でプラズマ処理を施すなどの界面処理によっても、ＦＳＧ層とエッチングストッパ層との密着性を高めることができる。
【００２２】
これらのエッチングストッパ層の変更、および界面処理は、ヒューズ層として利用する最上のグローバル配線層におけるエッチングストッパ層に対してだけ実施されればよく、ヒューズ層以外に用いられる配線層のエッチングストッパ層には実施しなくてもよい。たとえば、図１では、下層配線層Ｍ１〜Ｍ７内にはエッチングストッパ層は存在しておらず、ヒューズ層である最上のグローバル配線層Ｍ９の直下にあるグローバル配線層Ｍ８は、配線の膜厚が厚いことから、エッチングストッパ層４として、ＳｉＣＮ層を使用している。複数層のグローバル配線層Ｍ８、Ｍ９を備え、最上のグローバル配線層Ｍ９内のエッチングストッパ層４ａは、最上のグローバル配線層Ｍ９の下に配置するグローバル配線層Ｍ８内のエッチングストッパ層４と材質が異なる態様とすることができる。図２０は、本発明の他の態様の半導体デバイスの構造を示す図である。図２０では、図１と同様に、下層配線層Ｍ１〜Ｍ５内にはエッチングストッパ層は存在していないが、Ｍ１〜Ｍ５より配線膜厚の厚いＭ６、Ｍ７には、配線溝の深さ制御性を上げるために、エッチングストッパ層４ｄ,４ｅが存在する。図１と同様に、Ｍ６，Ｍ７よりさらに配線膜厚の厚いグローバル配線Ｍ８，Ｍ９にはエッチングストッパ層４、４ａが存在する。この場合、下層配線層Ｍ６〜Ｍ７内のエッチングストッパ層４ｄ，４ｅは、最上のグローバル配線層内のエッチングストッパ層４ａと材質が異なる態様とすることができる。
【００２３】
Ｃｕヒューズは、図２（ａ）に示すように、膜厚ｔが厚くなり過ぎると、切断に大きなエネルギーが必要となり、それに伴い、下地のＳｉ基板へのレーザによる損傷が大きくなる。したがって、切断される部分の膜厚ｔは、２．０μｍ以下が好ましく、１．４μｍ以下がより好ましい。一方、本発明は、厚膜Ｃｕヒューズを形状良好に切断することを課題としており、具体的には、膜厚ｔが０．９μｍ以上のＣｕヒューズを切断することができ、膜厚ｔが１．０μｍ以上の厚膜ヒューズも容易に切断することができる。また、Ｃｕヒューズの幅ｗは、ヒューズ配線の信頼性を高める点で、０．６μｍ以上が好ましく、０．７μｍ以上がより好ましい。一方、切断される部分の幅ｗが、好ましくは１．２μｍ以下のヒューズ、より好ましくは１．０μｍ以下のヒューズを切断することができ、切断後の形状も正常である。
【００２４】
（半導体デバイスの製造方法）
本発明の半導体デバイスの製造方法は、半導体基板の主面に半導体素子を形成する工程と、半導体素子上に下層配線層を形成し、下層配線層とバリア絶縁層とを有する層を１層または複数層形成した後、Ｃｕ配線を有する１層または複数層のグローバル配線層を形成する工程とを備える。グローバル配線層を形成する工程は、ビア層を形成する工程と、ビア層上にエッチングストッパ層を挟んで配線層を形成する工程を備え、Ｃｕ配線を有するグローバル配線層における最上のグローバル配線層内の配線層は、外部からのレーザ照射により切断して回路の切り替えを行なうＣｕヒューズを備え、Ｃｕヒューズの切断される部分の膜厚が０．９μｍ以上である。最上のグローバル配線層内のエッチングストッパ層は、ＳｉＮの１層構造、または、ＳｉＣＯとＳｉＣＮの２層構造、または、ＴＥＯＳとＳｉＣＮの２層構造を有する。かかる方法により、厚膜Ｃｕヒューズをレーザ照射により切断した際の加工形状を制御することが可能なヒューズを備える半導体デバイスを製造することができる。
【００２５】
本発明の半導体デバイスの製造方法の他の態様は、半導体基板の主面に半導体素子を形成する工程と、半導体素子上に下層配線層を形成し、下層配線層とバリア絶縁層とを有する層を１層または複数層形成した後、Ｃｕ配線を有する１層または複数層のグローバル配線層を形成する工程とを備える。グローバル配線層の最上層を形成する工程は、最上部にエッチングストッパ層を有するビア層を形成する工程と、エッチングストッパ層をＨｅ雰囲気下でプラズマ処理をする工程と、ビア層上に配線層を形成する工程とを備える。Ｃｕ配線を有するグローバル配線層における最上のグローバル配線層内の配線層は、外部からのレーザ照射により切断して回路の切り替えを行なうＣｕヒューズを備え、Ｃｕヒューズの切断される部分の膜厚が０．９μｍ以上であり、最上のグローバル配線層内のエッチングストッパ層は、ＳｉＣＮの１層構造である。エッチングストッパ層を形成した後、Ｈｅプラズマ処理を実施することにより、エッチングストッパ層と、ＦＳＧを含む配線層との密着性を高めることができる。
【００２６】
実施の形態として、下層配線層とグローバル配線層とからなる９層のＣｕ配線層とＣｕヒューズとを有する半導体デバイスの製造方法を図１を用いて説明するが、基板上に形成する半導体素子、下層配線層の形成、グローバル配線層の形成などは、従来より知られている様々な態様を適用することができる。また、下層配線層とグローバル配線層の積層数なども目的に応じて任意に設定することができる。
【００２７】
まず、単結晶シリコンなどからなる半導体基板２の主面に、ＭＩＳＦＥＴなどの半導体素子１と素子分離膜７を形成し、酸化シリコンなどからなる絶縁膜８をＣＶＤ法により堆積する。つぎに、絶縁膜８をエッチングし、コンタクトホールを形成し、コンタクトホールの内部にＴｉＮ、Ｗなどからなるプラグ９を形成する。その後、ＳｉＣＮなどのエッチングストッパ膜１０と、ＴＥＯＳなどの絶縁膜１１をＣＶＤ法で堆積した後、フォトレジスト膜（図示せず。）をマスクにしてドライエッチングすることにより、配線溝を形成し、配線溝の内部にＣｕ配線層１６をスパッタリング法またはメッキ法で堆積し、配線溝の外部のＣｕ膜を化学的機械研磨（ＣＭＰ）法で除去すると、第１の下層配線層Ｍ１が形成される。
【００２８】
つぎに、第１層配線層Ｍ１の絶縁膜１１上にバリア絶縁層１２と層間絶縁膜１３をＣＶＤ法で堆積する。バリア絶縁層１２は、絶縁膜１１の材料であるＣｕが層間絶縁膜１３中に拡散するのを防ぐための絶縁膜であり、ＳｉＣＮなどにより構成する。バリア絶縁層１２を形成した後、Ｈｅガス雰囲気下でプラズマ処理を施すと、層間の密着性が高まる点で好ましい。層間絶縁膜１３は、ＳｉＣＯなどにより構成する。つづいて、反射防止膜（ＢＡＲＣ；Bottom Anti Reflective Coating)を形成し、フォトリソグラフィの後、反射防止膜と層間絶縁膜１３を順次ドライエッチングして、Ｃｕ配線層１６上にビアホールを形成し、フォトレジスト膜と反射防止膜を除去する。ビアホール内に埋め込み剤を充填した後、反射防止膜を形成し、フォトリソグラフィを行ない、続いてドライエッチングにより、層間絶縁膜１３を途中まで除去し、配線溝を形成し、フォトレジスト膜、反射防止膜、ビアホール内の埋め込み剤、バリア絶縁層１２をドライエッチングすると、ビアホールの底部にＣｕ配線層１６の表面が露出する。その後、配線溝およびビアホール内にＣｕ配線層１４を堆積すると、第２の下層配線層Ｍ２が形成される。下層配線層Ｍ２と同様の方法により、下層配線層Ｍ３〜Ｍ７を形成することができる。この例では、下層配線層Ｍ２〜Ｍ５では、ビア層と配線層がともにＳｉＣＯにより構成され、下層配線層Ｍ６とＭ７では、ビア層がＴＥＯＳにより構成され、配線層がＦＳＧにより構成される。
【００２９】
下層配線層Ｍ７上に形成するグローバル配線層Ｍ８も、下層配線層Ｍ２〜Ｍ７と同様に、ビア層を形成し、ビア層上に配線層を形成して製造することができるが、グローバル配線層のように層間絶縁膜の膜厚が大きくなると、層間絶縁膜をその途中まで時間制御でエッチングし、配線溝の深さを高精度に制御することが困難となる。そこで、層間絶縁膜の途中にエッチングストッパ層４を形成することにより配線溝の深さを制御する。本実施の形態では、エッチングストッパ層４として、プラズマＣＶＤ法でＳｉＣＮ層とＴＥＯＳ層を形成する。また、グローバル配線層Ｍ８の層間絶縁としてＦＳＧを堆積する。
【００３０】
図１２〜図１９は、本発明の半導体デバイスの製造過程を示す要部断面図である。まず、図１９（ａ）に示すように、グローバル配線層Ｍ８の層間絶縁膜３５とバリア絶縁層４４上に、層間絶縁膜４５とストッパ膜４６を順に積層する。この形成されたストッパ膜４６がＳｉＣＮの単層であるときは、表面をＨｅ雰囲気下でプラズマ処理を行なう。このＨｅ雰囲気下でのプラズマ処理によりストッパ膜４６と、後で説明するストッパ膜４６上に積層される層間絶縁膜４５との間の密着性を改善し、レーザー照射後のヒューズ加工形状を精密にすることができる。この形成されたストッパ膜４６がＳｉＮ膜であるとき、ＳｉＣＮ膜とその上に形成されたＳｉＣＯ膜の二層構造であるとき、およびＳｉＣＮ膜とその上に形成されたＴＥＯＳ膜であるときは、Ｈｅ雰囲気下でのプラズマ処理を省略してもよい。これらのストッパ膜の場合でも、Ｈｅ雰囲気下でのプラズマ処理により、ストッパ膜４６と後で説明するストッパ膜４６上に積層される層間絶縁膜４５との間の密着性を改善し、レーザー照射後のヒューズ加工形状を精密にすることができる。つぎに図１９（ｂ）に示すように、ストッパ膜４６の上に層間絶縁膜４５を形成する。
【００３１】
その後、図１２（ａ）に示すように、グローバル配線層Ｍ９を形成する。反射防止膜４７とフォトレジスト膜を形成した後、リソグラフィによりフォトレジスト膜４８を得、フォトレジスト膜４８をマスクにして反射防止膜４７、層間絶縁膜４５、ストッパ膜４６および層間絶縁膜４５を順次ドライエッチングすることにより、第８層のＣｕ配線層４３上にビアホール４９を形成する。つぎに、フォトレジスト膜４８と反射防止膜４７とを除去した後、図１２（ｂ）に示すように、ビアホール４９の内部に埋め込み剤５０を充填する。その後、反射防止膜を用いることなく、層間絶縁膜４５上にフォトレジスト膜を直接形成する。
【００３２】
フォトレジスト膜は、配線溝パターンとヒューズパターンとが形成されたフォトマスク（図示せず。）を使って露光を行い、続いて現像を行うことにより、図１３（ａ）に示すように、配線溝形成領域とヒューズ形成領域とが開口されたパターンを有するフォトレジスト膜５１を形成する。前述したように、層間絶縁膜４５の途中には、光の反射率が低いエッチングストッパ膜４６が形成されている。つぎに、図１３（ｂ）に示すように、フォトレジスト膜５１をマスクにして層間絶縁膜４５をドライエッチングし、ストッパ膜４６の表面でエッチングを停止する。これにより、ストッパ膜４６の上層の層間絶縁膜４５に配線溝５２、５３が形成される。
【００３３】
つぎに、フォトレジスト膜５１を除去した後、図１４（ａ）に示すように、ビアホール４９に充填された埋め込み剤５０をドライエッチングで除去することにより、ビアホール４９の底部に第８層のＣｕ配線層４３の表面を露出させる。つぎに、図１４（ｂ）に示すように、配線溝５２およびビアホール４９の内部に第９層のＣｕ配線層５４を形成し、配線溝５３の内部にＣｕヒューズ５５を形成する。図示していないが、Ｃｕヒューズ５５は、下層配線を介して抵抗素子に接続される。後述するプローブテストによって欠陥が見いだされた場合は、レーザビームを使ってＣｕヒューズ５５を切断することにより抵抗素子の抵抗値を変化させ、欠陥素子を冗長素子と置き換える。
【００３４】
Ｃｕ配線層５４およびヒューズ５５を形成するには、配線溝５２、５３およびビアホール４９の内部を含む層間絶縁膜４５上に薄いＴｉＮなどからなるバリアメタル膜をスパッタリング法で堆積し、続いて、このＴｉＮ膜上に厚いＣｕ膜をスパッタリング法またはメッキ法で堆積した後、配線溝５２、５３の外部のＣｕ膜とバリアメタル膜とを化学的機械研磨法によって除去する。また、層間絶縁膜４５中にはエッチングストッパ膜４６が残されているが、下層の第１から第７配線層に比べると、上層の第８配線層はその配線間距離が大きくレイアウトされており、層間絶縁膜４５の膜厚が厚く形成されているので、配線間容量および配線層間容量の増加はほとんど無視できる。
【００３５】
つぎに、図１５に示すように、Ｃｕ配線層５４およびヒューズ５５の上層にバリア絶縁層５６と層間絶縁膜５７とを堆積する。バリア絶縁層５６は、Ｃｕの拡散を防ぐための絶縁層であり、下層のバリア絶縁層４４と同じく、ＳｉＣＮをプラズマＣＶＤ法で堆積する。層間絶縁膜５７は、ＦＳＧなどで構成し、膜厚は９００ｎｍ程度とする。なお、図１５および以下の図においては、Ｃｕ配線層５４より下の部分の図を省略する。Ｃｕ配線層５４およびヒューズ５５の上層には、層間絶縁膜と表面保護膜とが形成される。また、ヒューズ５５の上部の層間絶縁膜と表面保護膜とには、ヒューズ５５にレーザビームを照射するための開口が形成される。そのため、この開口を通じて外部の水分が回路内に侵入した場合、ヒューズ５５が腐食する恐れがある。そこで、バリア絶縁層５６の膜厚を、下層のバリア絶縁層４４の膜厚よりも大きくし、ヒューズ５５の耐湿性を向上させている。
【００３６】
つぎに、図１６に示すように、層間絶縁膜５７の上部に最上層配線６０を形成し、続いて最上層配線６０の上部に表面保護膜６１を形成する。最上層配線６０を形成するには、まずフォトレジスト膜（図示せず。）をマスクにしてＣｕ配線層５４の上層の層間絶縁膜５７をドライエッチングし、続いてその下層のバリア絶縁層５６をドライエッチングしてスルーホール５８を形成した後、スルーホール５８の内部にプラグ５９を形成する。プラグ５９は、下層のプラグと同じく、ＴｉＮ膜とＷ膜との積層膜で構成する。つぎに、層間絶縁膜５７の上部にスパッタリング法で膜厚５０ｎｍ〜１００ｎｍ程度のＴｉＮ膜、膜厚１μｍ程度のＡｌ合金膜および膜厚５０ｎｍ〜１００ｎｍ程度のＴｉＮ膜を堆積し、フォトレジスト膜（図示せず。）をマスクにしてこれらの導電膜をエッチングすることにより、最上層配線６０を形成する。また、最上層配線６０の上部の表面保護膜６１は、プラズマＣＶＤ法で堆積した膜厚２００ｎｍ程度の酸化シリコン膜と膜厚６００ｎｍ程度のＳｉＮ膜との積層膜で構成する。
【００３７】
つぎに、図１７に示すように、フォトレジスト膜（図示せず。）をマスクにして表面保護膜６１をドライエッチングし、最上層配線６０の一部を露出させることによって、ボンディングパッド６０Ｂを形成する。また、ヒューズ５５の上層の表面保護膜６１および層間絶縁膜５７をドライエッチングすることによって、開口６２を形成する。このとき、ヒューズ５５を覆うバリア絶縁層５６上でエッチングを停止し、ヒューズ５５の上部にバリア絶縁層５６を残しておく。図１８に示すように、表面保護膜６１上にポリイミド樹脂膜６３を堆積する。その後、ボンディングパッドの表面にプローブ（図示せず。）をあてて、回路の電気的試験を実施する。このテストにおいて、半導体素子の欠陥を見出すと、あらかじめチップ内に設けた冗長用の素子への切り替えを実施する。切り替えは、レーザビームによりヒューズを切断することにより行なう。現在、広くレーザトリミング用として利用されているレーザとしては、近赤外領域１．０μｍ〜１．４μｍ程度の波長の半導体レーザが用いられ、たとえば、ＹＬＦ（リチウム・イットリウム・フロライド；ＬｉＹＦ4）レーザや、Vanadate(バナデート)系の固体レーザが用いられている。
【００３８】
（ヒューズの切断方法）
本発明のヒューズの切断方法は、Ｃｕヒューズの切断される部分の膜厚が０．９μｍ以上であり、照射するレーザの波長が０．６μｍ〜１．３μｍであり、レーザのパルス照射時間が９ｎ秒〜５０ｎ秒である。かかる条件により、半導体デバイスに備えるＣｕヒューズを、外部からのレーザ照射により切断して回路の切り替えを行なうことができ、ヒューズを切断した後の加工形状を制御できる。
【００３９】
まず、Ｃｕヒューズの切断過程について述べる。図２は、本発明のＣｕヒューズの構造を示す図である。Ｃｕヒューズ２７は、図２（ａ）に示すように、Ｃｕ本体２７ａと、周辺にある層間絶縁膜２４へのＣｕ拡散を防止するためのバリア層２７ｂからなる。バリア層２７ｂには、ＴａまたはＴａＮなどの材料が用いられる。一方、現在、広く使用されているレーザトリミング用のレーザは、ヒューズの下に配置するＳｉ基板へのダメージを抑制する観点から、Ｓｉのバンドギャップ付近およびそれ以下のエネルギーを持つ波長のレーザが用いられ、具体的には、近赤外領域（波長１．０μｍ〜１．４μｍ程度）のレーザが用いられる。近赤外領域の波長を有するレーザに対する、ＣｕおよびＴａＮの光反射率を図３に示す。図３に示すとおり、近赤外領域のレーザは、Ｃｕに対して９８％以上が反射し、ＴａＮに対して６０％〜７０％程度が反射する。Ｃｕへの透過量はほとんどないから、Ｃｕヒューズにレーザを照射すると、反射率の高いＣｕではなく、側面および底面のバリア層（ＴａＮ）にレーザは吸収される。その結果、ヒューズ側面および底面からの光吸収により発生した熱がヒューズ全体を加熱し、液化、気化を経て、ある一定の圧力以上になるとヒューズ上の絶縁層を破壊し、切断に至る。
【００４０】
つぎに、ヒューズ側面および底面における光吸収の行なわれる場所に関して述べる。ヒューズ上方から照射されたレーザは、屈折率の違いから、デバイス表面および各絶縁層の界面において回折され、ヒューズ側面および底面へ回りこんだ光成分が吸収される。図５は、レーザを照射したときのヒューズ側面への光吸収の分布を示した図である。図５（ａ）は、波長１．３μｍのレーザを照射した場合を示し、矢印は光吸収のポイントを示す。同様に、図５（ｂ）は、波長１．０μｍのレーザを照射した場合のヒューズ側面への光吸収の分布を示した図であり、矢印は光吸収のポイントを示す。図５に示すように、ヒューズ側面への光吸収のポイントは、レーザ波長に依存して周期的に生じ、短波長のレーザの方が、ポイントが密となる。
【００４１】
図４は、加工異常が発生する兆候があるときのヒューズの断面図である。図４には、ＳｉＣＮからなるエッチングストッパ層１４１上に、ＦＳＧ製の層間絶縁膜１４２と、Ｃｕヒューズ１４３を有する例が示され、加熱に伴い、Ｃｕヒューズ１４３の下部１４３ａが溶融し、気化する。ヒューズの厚さが厚くなると、前述のとおり、ヒューズ側面への周期的な光吸収の影響により、ヒューズの上部と下部では、加熱に不均一性が生じやすくなる。特にレーザの焦点をデバイス表面よりＳｉ基板側に合せると、ヒューズ下部だけが加熱される傾向が助長される。ヒューズ上部が固体で残った状態で、ヒューズ下部のみが加熱されると、ヒューズ下部のみが液化し、気化し、爆発に至り、機械的に弱い界面にて剥がれ、その部分より爆発が進展する。
【００４２】
図３に示すように、レーザ波長が０．６μｍ以上であれば、Ｃｕへの反射率が９０％以上で、ＴａＮへの反射率が５０％程度以上となるため、ヒューズ側面および底面への光吸収が支配的となり、前述のとおり、ヒューズを溶融し、切断することができる。一方、図５に示すとおり、ヒューズへの光吸収は、ヒューズ側面に周期的に生じ、光吸収のポイントは、光の波動性から、レーザの波長に依存し、レーザ波長が短いほど周期的に生じる光吸収ポイントの間隔は狭くなり、均一な光吸収が行われ、均一にヒューズを加熱することができ、ヒューズ上部と下部の光吸収の不均一性を緩和し、切断時のヒューズの形状の制御が容易となる。このような点から、Ｃｕヒューズの切断には、波長１．３μｍ以下のレーザを使用し、波長１．１μｍ以下のレーザが好ましい。
【００４３】
しかし、短い波長のレーザを使用することにより、均一な光吸収が行なわれ、形状異常を有効に抑制できるが、レーザの波長が短くなると、ヒューズ下のＳｉ基板へのダメージが大きくなる。かかる観点から、レーザは波長０．６μｍ以上とし、波長１．０μｍ以上のレーザが好ましい。たとえば、ヒューズ幅０．７μｍ〜１．０μｍ、ヒューズ膜厚１．０μｍ〜１．４μｍ程度のヒューズであれば、波長１．０６５μｍのレーザを用いて切断すると、切断後の形状異常およびヒューズ下のＳｉ基板へのダメージを回避することができる。ただし、この値はあくまでも、例示的な値であり、Ｃｕヒューズ幅、ヒューズ膜厚、ヒューズ上部、下部の絶縁層などの厚さ、材料に応じて、レーザ波長を選択することにより、適切な加工条件を得ることができる。
【００４４】
図６は、同一の出力におけるレーザの光強度と照射時間との相関関係を示す図である。図６では、レーザのパルス照射時間が９ｎ秒の場合と２１ｎ秒の場合を例示している。出力は、単位時間あたりの光強度を時間で積分したものであるため、同一の出力のレーザを照射した場合、パルス照射時間を長くすることにより、低い光強度で、長時間の加熱が可能である。前述のとおり、ヒューズ切断時の加工異常は、熱の不均一性が一因である。したがって、照射時間の長いパルス幅のレーザを用いることにより、ヒューズ加熱時の熱の不均一性を回避することができ、光吸収により、加熱の不均一性が発生したとしても、熱伝導により不均一性を緩和することが可能となる。
【００４５】
図７は、レーザ照射時の形状異常の発生率とパルス照射時間の関係を示した図である。また、図７は、切断部分の膜厚が１．０μｍ〜１．４μｍで、切断部分の幅が０．７μｍ〜１．０μｍであるヒューズを切断したときの例である。この条件では、図７に示すとおり、パルス照射時間を９ｎ秒以上に設定することにより、レーザ照射時の加工異常を抑えることができる。他の条件においても同様の検討をした結果、高強度で長時間に亘りレーザを照射すると、下地のＳｉ基板に損傷が発生しやすいことから、レーザのパルス照射時間は、９ｎ秒以上とし、１５ｎ秒以上が好ましい。一方、同一出力の下、パルス照射時間を長くすると、光強度が低下し、ヒューズの切断時間が長くなることから、パルス照射時間は、５０ｎ秒以下とし、２５ｎ秒以下が好ましい。
【００４６】
使用するレーザは、切断するヒューズの切断部位における幅が好ましくは０．６μｍ〜１．２μｍであることから、レーザ照射時のビーム径が２．０μｍ〜３．０μｍのレーザを絞り込んで使用する態様が好ましい。また、並列するヒューズ間の距離が２μｍである場合、レーザ照射装置の位置合せ精度は０．２μｍ程度のものを使用するのが好ましい。
【００４７】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００４８】
レーザ照射により切断するＣｕヒューズを備える半導体デバイスに広く利用可能である。
【図面の簡単な説明】
【００４９】
【図１】本発明の半導体デバイスの構造を示す図である。
【図２】本発明のＣｕヒューズの構造を示す図である。
【図３】ＣｕおよびＴａＮの光反射率を示す図である。
【図４】加工異常が発生する兆候があるときのヒューズの断面図である。
【図５】レーザを照射したときのヒューズ側面への光吸収の分布を示す図である。
【図６】同一の出力でのレーザの光強度と照射時間との相関関係を示す図である。
【図７】レーザ照射時の形状異常の発生率とパルス照射時間の関係を示す図である。
【図８】Ｃｕヒューズの膜厚と形状異常の発生率との関係を示す図である。
【図９】従来の半導体デバイスを切断したときの断面図である。
【図１０】半導体デバイスのヒューズボックスの平面図である。
【図１１】レーザ照射による切断後のＣｕヒューズの状態を示す図である。
【図１２】本発明の半導体デバイスの製造過程を示す要部断面図である。
【図１３】図１２に続く製造過程を示す要部断面図である。
【図１４】図１３に続く製造過程を示す要部断面図である。
【図１５】図１４に続く製造過程を示す要部断面図である。
【図１６】図１５に続く製造過程を示す要部断面図である。
【図１７】図１６に続く製造過程を示す要部断面図である。
【図１８】図１７に続く製造過程を示す要部断面図である。
【図１９】本発明の半導体デバイスの製造過程を示す要部断面図である。
【図２０】本発明の他の態様の半導体デバイスの構造を示す図である。
【符号の説明】
【００５０】
１  半導体素子、２  半導体基板、３  ビア層、４，４ａ  エッチングストッパ層、５，５ａ  配線層、６  Ｃｕヒューズ、２１  ＳｉＮ層、２２，２５  ＳｉＣＮ層、２３  ＳｉＣＯ層、２４  ＦＳＧ層、２６  ＴＥＯＳ層、２７ａ  Ｃｕ本体、２７ｂ  バリア層。
【図１】
2008117834.tif 000003
【図２】
2008117834.tif 000004
【図３】
2008117834.tif 000005
【図４】
2008117834.tif 000006
【図５】
2008117834.tif 000007
【図６】
2008117834.tif 000008
【図７】
2008117834.tif 000009
【図８】
2008117834.tif 000010
【図９】
2008117834.tif 000011
【図１０】
2008117834.tif 000012
【図１１】
2008117834.tif 000013
【図１２】
2008117834.tif 000014
【図１３】
2008117834.tif 000015
【図１４】
2008117834.tif 000016
【図１５】
2008117834.tif 000017
【図１６】
2008117834.tif 000018
【図１７】
2008117834.tif 000019
【図１８】
2008117834.tif 000020
【図１９】
2008117834.tif 000021
【図２０】
2008117834.tif 000022