(57)【要約】【課題】この発明は、表示装置と情報処理装置を接続している場合において、表示装置側の電源が遮断されたときの回路素子の破壊防止と省電力化を図ることを課題とする。【解決手段】情報処理装置から表示信号を受信する信号受信部と、交流電源を直流電源に変換する電源変換部と、前記直流電源から、所望の直流電圧を生成する電圧制御部と、電圧制御部で生成された２種類の電圧の変化を監視し、電圧制御部の両端の２種類の電圧の電位差によって流れる異常電流を検出する電流検出部と、前記情報処理装置から供給される一定電圧の制御信号を受信し、前記電流検出部によって検出された異常電流と前記制御信号とから、直流電源電圧の供給状態を示すＨＰＧ信号を、情報処理装置へ送信するＨＰＧ制御部とを備える。【選択図】図１
2008165012.tif 000002
【特許請求の範囲】
【請求項１】
情報処理装置から表示信号を受信する信号受信部と、
交流電源を直流電源に変換する電源変換部と、
前記直流電源から、所望の直流電圧を生成する電圧制御部と、
電圧制御部で生成された２種類の電圧の変化を監視し、電圧制御部の両端の２種類の電圧の電位差によって流れる異常電流を検出する電流検出部と、
前記情報処理装置から供給される一定電圧の制御信号を受信し、前記電流検出部によって検出された異常電流と前記制御信号とから、前記直流電源電圧の供給状態を示すＨＰＧ信号を、情報処理装置へ送信するＨＰＧ制御部とを備えたことを特徴とする表示装置の電源監視制御装置。
【請求項２】
前記電圧制御部への直流電圧の供給を制御するスイッチと、スイッチの開閉を制御するスイッチ制御部とをさらに備え、スイッチ制御部によってスイッチの開放制御がされた場合に、前記ＨＰＧ制御部が、直流電源電圧の供給が停止されたことを示すＨＰＧ信号を情報処理装置へ送信することを特徴とする請求項１の電源監視制御装置。
【請求項３】
前記ＨＰＧ制御部は、前記電流検出部によって異常電流が検出された場合、直流電源電圧の供給が停止したことを示す第１のＨＰＧ信号を送信し、異常電流が検出されていない場合、直流電源電圧の供給がされていることを示す第２のＨＰＧ信号を送信することを特徴とする請求項１の電源監視制御装置。
【請求項４】
前記第１のＨＰＧ信号は０Ｖの直流信号であり、前記第２のＨＰＧ信号は＋５Ｖの直流信号であることを特徴とする請求項３の電源監視制御装置。
【請求項５】
前記第１のＨＰＧ信号が前記情報処理装置に送信された場合、前記情報処理装置からの制御により、前記信号受信部に異常電流が流れ込むのが防止されることを特徴とする請求項３の電源監視制御装置。
【請求項６】
前記電流検出部が、フォトカプラであることを特徴とする請求項１の電源監視制御装置。
【請求項７】
前記表示信号，制御信号およびＨＰＧ信号が、表示装置と情報処理装置とを接続するＤＶＩケーブルを介して伝送され、前記制御信号が、ＤＤＣ＋５Ｖであることを特徴とする請求項１の電源監視制御装置。
【請求項８】
前記スイッチが、ＦＥＴスイッチであることを特徴とする請求項２の電源監視制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、表示装置の電源監視制御装置に関し、特に、ＤＶＩインタフェースで表示装置と情報処理装置とが接続されている場合において、表示装置に流れる異常電源を検出して電源回路素子を保護する表示装置の電源監視制御装置に関する。
【背景技術】
【０００２】
今日、ＬＣＤなどの表示位置（以下、モニタとも呼ぶ）と、パソコン等の情報処理装置（以下、ＰＣとの呼ぶ）とを接続するインタフェースとして、アナログＲＧＢ方式の他に、デジタル方式のＤＶＩ（Digital Visual Interface）が採用されている。
ＤＶＩでは、主として、３つの規格化された信号（TMDS信号およびクロック，DDC信号およびクロック，ホットプラグ信号）が伝送される。これらの信号のうち、高速のビデオ信号を流すＴＭＤＳ信号とそのクロックは、ＰＣ側の電源電圧（＋3.3V）によって作成され、モニタ側の電源電圧とインピーダンス整合がとられている。
【０００３】
図６に、従来の表示装置の電源監視に関する部分の回路ブロック図を示す。
ここでは、モニタ１０とＰＣ２０との間のＤＶＩ３０に関係する部分の主要な構成を示している。モニタ１０は、主として、商用電源（AC100V）４０に接続される電源プラグ４と、電源プラグ４から入力された交流電圧１００Ｖを直流電圧に変換するＡＣ／ＤＣ変換部１，レシーバ３に＋3.3Ｖを供給するＲＥＧ２，ＴＭＤＳの信号グループを受信するレシーバ３とから構成される。
【０００４】
モニタ１０とパソコンＰＣ２０との間のインタフェースであるＤＶＩ３０は、主として、ＴＭＤＳ信号を伝送するグループと、ＤＤＣ信号を伝送するグループと、ホットプラグ（HPG）信号とからなる。
ＴＭＤＳ（Transition Minimized Differential Signaling）のグループは、ビデオ信号とクロック信号からなり、パソコンＰＣ２０の信号送信部２１から、レシーバ３に伝送される。
【０００５】
ＤＤＣ（Display Data Channel）のグループは、ＤＤＣデータ信号と、＋５Ｖの直流信号（DDC＋5V）とからなり、ＰＣ２０のＤＤＣ送信部２２から、モニタ１０へ伝送される。
ホットプラグ（HPG）信号は、モニタの電源を投入した状態でインタフェースケーブルの抜き差しを可能とする信号であり、ＤＤＣ＋５Ｖと連動して、モニタ１０からＰＣ２０のホットプラグ検出部２３へ伝送される。
【０００６】
信号送信部２１から送信されるＴＭＤＳの信号は、ＰＣ２０側の電源電圧（＋3.3V）から生成され、モニタ１０側のレシーバ３に供給される＋３.３Ｖの電源電圧と、インピーダンス整合がとられている。
また、モニタ１０には、ＤＤＣ＋５Ｖの信号から、ホットプラグ（HPG）信号を生成するための回路ブロックが備えられる。この回路ブロックは、トランジスタ（T1,T2）と、抵抗群（R1〜R5）とからなる。
【０００７】
ＰＣ２０からＤＤＣ＋５Ｖがモニタ１０側へ与えられ、モニタ１０側の電源電圧＋３.３Ｖが供給されている場合、抵抗Ｒ３を介してホットプラグＨＰＧ信号は＋５ＶのＨＩＧＨ状態となる。ホットプラグ検出部２３は、このＨＰＧ信号がＨＩＧＨであることを検出すると、モニタが電源供給状態であると判断する。
【０００８】
一方、モニタ１０とＰＣ２０とがどちらも電源供給状態にあった場合に、モニタ１０の電源プラグ４が抜かれたとすると、モニタのＲＥＧ２およびレシーバ３に供給される＋５Ｖと＋３.３Ｖとがなくなり、０Ｖとなる。この場合、ＰＣ２０側の信号送信部２１では、まだ＋３.３Ｖの電圧が印加されているので、ＰＣ側の信号送信部２１と、モニタ側のレシーバ３との間に電位差が生じることになる。
したがって、ＰＣ２０の信号送信部２１からＤＶＩ３０を介して、モニタ１０のレシーバ３へ定格を超えた異常電流が流れる。この異常電流のために、レシーバ３や信号送信部２１を構成している回路素子が破壊される場合があった。
【特許文献１】特開２００３−２０９９２０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
この従来の表示装置の電源監視では、定格を超えた異常電流が流れるのを低減するために、ホットプラグＨＰＧ信号を用いて、信号送信部２１のインピーダンスを制御することが行われている。ＰＣ２０のインタフェース制御部２４は、ホットプラグＨＰＧ信号に応答して、信号送信部２１のインピーダンスを制御する部分である。
モニタ１０側の電源電圧＋３.３Ｖが供給されている場合は、ホットプラグ検出部２３によって、ＨＰＧ信号がＨＩＧＨ状態となることが検出されるので、インタフェース制御部２４は、信号送信部２１から表示信号を送信できるようにする。
【００１０】
一方、モニタ１０の電源プラグ４が抜かれ、モニタ側の＋３.３Ｖが供給されなくなった場合、トランジスタＴ２がＯＦＦとなり、ＨＰＧ信号がＬＯＷとなる。
ホットプラグ検出部２３がＨＰＧ信号がＬＯＷとなったことを検出すると、インタフェース制御部２４は、信号送出部２１に接続されたＤＶＩ３０をハイインピーダンスとするように制御する。
このように制御することにより、ＰＣ２０からモニタ１０側へ異常電流が流れないようにして、レシーバのデバイスの保護を図っている。
【００１１】
しかし、このように単にＨＰＧ信号のＨＩＧＨからＬＯＷへの状態変化のみに基づいて、ＴＭＤＳ信号をハイインピーダンスにする場合、やはり、信号送信部２１とレシーバ３との間に発生する電位差を完全になくすことはできず、ヒステリシスやトランジスタＴ２のベース電圧の閾値のために、レシーバ３の検出電圧の設定が難しいという問題があった。
また、このような設定の難しさを避けるため、電源ボタンが押され電源切断操作がされても、通常、モニタ１０側の電源＋３.３Ｖの供給は、そのまま維持するように設計されている。すなわち、ユーザがモニタの電源切断操作をしても、モニタ側の＋３.３Ｖの電源供給が維持されるので、未使用時でも電力が消費され、今日の省エネルギー化の動向に反する。
【００１２】
逆に、今日の省エネルギー化の要求に対応するためには、電源切断操作時はモニタ側の＋３.３Ｖの供給を停止することが最も効果的である。また、レシーバ等のデバイス保護のためには、＋３.３Ｖの供給を停止した直後に上記のような異常電流がモニタへ流れ込むのを低減することが要求される。
そこで、この発明は、以上のような事情を考慮してなされたものであり、表示装置の電源供給停止時において、表示装置と情報処理装置のインタフェース部分のデバイスの保護と、表示装置の消費電力の低減による省エネルギー化とが可能な表示装置の電源監視制御装置を提供することを課題とする。
【課題を解決するための手段】
【００１３】
この発明は、情報処理装置から表示信号を受信する信号受信部と、交流電源を直流電源に変換する電源変換部と、前記直流電源から、所望の直流電圧を生成する電圧制御部と、電圧制御部で生成された２種類の電圧の変化を監視し、電圧制御部の両端の２種類の電圧の電位差によって流れる異常電流を検出する電流検出部と、前記情報処理装置から供給される一定電圧の制御信号を受信し、前記電流検出部によって検出された異常電流と前記制御信号とから、前記直流電源電圧の供給状態を示すＨＰＧ信号を、情報処理装置へ送信するＨＰＧ制御部とを備えた表示装置の電源監視制御装置を提供するものである。
これにより、直流電圧が遮断された場合に情報処理装置から流入する異常電流によって回路素子が破壊されるのを防止し、特に、信号受信部の回路素子を保護することができる。
【発明の効果】
【００１４】
この発明によれば、電圧制御部に流れる異常電流を検出する電流検出部を設けているので、表示装置側の直流電源の電圧が低下または遮断された場合に、情報処理装置から流入する異常電流によって回路素子が破壊されるのを防止することができる。
【発明を実施するための最良の形態】
【００１５】
この発明において、前記ＨＰＧ制御部は、前記電流検出部によって異常電流が検出された場合、直流電源電圧の供給が停止したことを示す第１のＨＰＧ信号を送信し、異常電流が検出されていない場合、直流電源電圧の供給がされていることを示す第２のＨＰＧ信号を送信することを特徴とする。
この発明において、異常電流とは、通常の表示信号の伝送状態では流れない電流で、本来の表示信号の伝送には寄与しない電流を意味する。後述する実施例では、異常電流は、図２に示した電流Ｉ１に相当する。
また、電圧制御部で生成された２種類の電圧とは、後述する実施例では、＋５Ｖと、＋３.３Ｖとを意味する。
【００１６】
また、前記第１のＨＰＧ信号としては０Ｖの直流信号を用い、前記第２のＨＰＧ信号は＋５Ｖの直流信号を用いてもよい。
さらに、この発明は、前記第１のＨＰＧ信号が前記情報処理装置に送信された場合、前記情報処理装置からの制御により、前記信号受信部に異常電流が流れ込むのが防止されることを特徴とする。
【００１７】
また、この発明は、前記電圧制御部への直流電圧の供給を制御するスイッチと、スイッチの開閉を制御するスイッチ制御部とをさらに備え、スイッチ制御部によってスイッチの開放制御がされた場合に、前記ＨＰＧ制御部が、直流電源電圧の供給が停止されたことを示すＨＰＧ信号を情報処理装置へ送信することを特徴とする電源監視制御装置を提供するものである。
ここで、スイッチとしては、ＦＥＴスイッチを用いてもよい。
【００１８】
前記電流検出部には、フォトカプラを用いてもよい。
また、前記表示信号，制御信号およびＨＰＧ信号は、表示装置と情報処理装置とを接続するＤＶＩケーブルを介して伝送されることを特徴とする。
さらに、前記制御信号としては、ＤＤＣ＋５Ｖを用いることを特徴とする。
以下、図面を使用して本発明の実施の形態を説明する。なお、以下の実施例の記載によって、この発明が限定されるものではない。
【００１９】
＜電源監視制御装置の構成＞
図１に、この発明の電源監視制御装置の一実施例の構成ブロック図を示す。
図１においては、主として表示装置（モニタ）１０と、情報処理装置（PC）２０との接続部分であって、表示装置の電源の監視と制御に関する部分を示している。
この発明において、電源監視制御装置は、表示装置（モニタ）１０に内蔵される。また、表示装置（モニタ）１０と、情報処理装置（PC）２０とは、ＤＶＩ規格に基づくＤＶＩケーブルによって接続され、このＤＶＩケーブルを介して、表示信号（TMDS信号），制御信号（DDC信号，DDC＋5V），およびＨＰＧ信号が伝送される。
モニタ１０は、電源プラグ４を介して商用電源（AC100V）４０に接続される。
入力される交流電源電圧ＡＣ１００Ｖは、電源変換部１で直流電源に変換され、たとえば、ＤＣ＋５Ｖが生成される。
【００２０】
また、電圧制御部（REG）２によって、ＤＣ＋３.３Ｖが生成される。
信号受信部（レシーバ）３は、ＤＶＩ３０を介してＰＣ２０側から伝送されるＴＭＤＳグループの信号を受信する部分である。
電流検出部５は、ＤＣ＋５ＶやＤＣ＋３.３Ｖの供給が停止されたときに、レシーバ３側から電源変換部１の方へ流れ込む異常電流を検出する部分であり、たとえば、後述するフォトカプラが、この部分に相当する。
【００２１】
ＨＰＧ制御部６は、ＤＶＩ３０を介して、ＰＣ２０から伝送される制御信号であるＤＤＣ＋５Ｖの信号を受信し、この信号と、電流検出部５から与えられる検出信号とから、ホットプラグ（HPG）信号を制御する部分である。たとえば、電流検出部５で異常電流が検出されていない場合、ＨＰＧ信号はＨＩＧＨ状態とされ、ＰＣ２０側へ伝送される。
ＨＰＧ信号がＨＩＧＨ状態の場合、モニタ１０には、通常どおり、直流電圧が供給されていることを示している。ＨＩＧＨ状態のＨＰＧ信号は、第２のＨＰＧ信号に相当し、たとえば、＋５Ｖの直流信号である。
【００２２】
また、電流検出部５で異常電流が検出された場合、ＨＰＧ信号はＬＯＷ状態とされ、ＰＣ２０側へ伝送される。ＨＰＧ信号がＬＯＷ状態となった場合、ＰＣ２０側のインタフェース制御部２４により、信号送信部２１のＤＶＩ３０の出力部分を、ハイインピーダンスとする。ＨＰＧ信号がＬＯＷ状態の場合、モニタ１０側では、直流電源電圧の供給が停止したかあるいは通常の供給状態とは異なることを示す。ＬＯＷ状態のＨＰＧ信号は、第１のＨＰＧ信号に相当し、たとえば、０Ｖの直流信号である。
【００２３】
ＤＶＩ３０を介して流れる信号（TMDS，DDC，HPG）と、ＰＣ２０側の構成は、図６に示した従来の構成ブロックと同様である。
以上の図１に示すように、この発明ではモニタ１０側に電流検出部５を設けることと、ＤＤＣ＋５Ｖに加えて、電流検出部５から出力される検出信号によって、ホットプラグＨＰＧ信号の「ＨＩＧＨ」および「ＬＯＷ」状態を制御することを特徴とする。
【００２４】
このような構成を持つことにより、モニタ１０側のＤＣ電源（＋5Vと＋3.3V）が低下した場合に流れる異常電流を迅速に検出することができる。そして、モニタ側のＤＣ電源が低下又は切断されたことをＰＣ２０側へ伝達することにより、ＰＣ２０側の信号送信部２１をハイインピーダンスにすることで、信号送信部２１およびレシーバ３の回路デバイスを保護することができる。
【００２５】
＜この発明の実施例１＞
図２に、この発明の実施例１の構成ブロック図を示す。
図２において、ＡＣ／ＤＣ１は、ＡＣ−ＤＣコンバータであり、ＡＣ電源をＤＣ電源に変換する電源変換部１に相当する。ＲＥＧ２は、電圧制御部２に相当し、レシーバ３は信号受信部３に相当する。
また、フォトカプラ５は、電流検出部５に相当し、図２の点Ｌ２から点Ｌ１へ流れる異常電流Ｉ１を検出する。フォトカプラ５のダイオードは、点Ｌ２から点Ｌ１の方向を順方向として接続され、点Ｌ２から点Ｌ１へ流れる電流のみを流す。すなわち、逆方向（点L1から点L2）への電流は検出しない。
【００２６】
フォトカプラ５のダイオードに所定値以上の電流Ｉ１が流れた場合、フォトカプラ５のトランジスタ部分に電流が流れ、ＨＰＧ制御部６に相当する回路の電圧が変化する。
また、図２では、ＨＰＧ制御部６に相当する部分は、３つの抵抗（R1〜R3）と、１つのトランジスタＴ１によって構成されている。
ＨＰＧ制御部６の点Ｌ４は、フォトカプラのエミッタ部分と、ＤＶＩ３０のＤＤＣ＋５入力端子に接続され、ＰＣ２０が連動状態にあるときは通常＋５Ｖで一定である。
【００２７】
また、ＨＰＧ制御部６の抵抗Ｒ３の一方の点Ｌ５は、ＤＶＩ３０のＨＰＧ信号出力端子に接続される。
フォトカプラ５がいわゆるオフ状態にある場合、トランジスタＴ１もオフ状態であり、抵抗Ｒ３の右側部分の点Ｌ５では、ＨＩＧＨ状態（＋5V）となっている。このとき、ＨＰＧ信号は、ＨＩＧＨ状態（＋5V）として出力される。
【００２８】
また、電流Ｉ１が流れたためフォトカプラ５がオン状態となった場合、トランジスタＴ１がオン状態となり、抵抗Ｒ３に電流が流れると、点Ｌ５は、ＬＯＷ状態（0V）となる。すなわち、ＨＰＧ信号は、ＬＯＷ状態として出力される。
図２において、電源プラグ４が抜かれて、商用電源の供給がなくなったとする。ただし、ＰＣはまだ起動中で、ＰＣ２０側の電源は供給されたままとする。
図４に、実施例１においてこのような電源供給の変化があった場合のタイミングチャートを示す。
【００２９】
図４において、Ｌ１〜Ｌ５は、図２に図示したポイントの電圧を示している。
モニタ１０に商用電源が供給されているときは、点Ｌ１からＬ５の各点の電位は、それぞれ＋５Ｖ，＋３.３Ｖ，＋３.３Ｖ，＋５Ｖ，＋５Ｖである。
このとき、点Ｌ１と点Ｌ２には、それぞれ＋５Ｖと＋３.３Ｖが印加されており、フォトカプラ５のダイオードには逆方向の電位差が生じているため、フォトカプラ５には、電流Ｉ１は流れない。したがって、図４のタイムチャートの左端に示すように、電流Ｉ１はゼロであり、点Ｌ５の電位は＋５Ｖであり、ＨＰＧ信号はＨＩＧＨ状態となっている。
【００３０】
図４のタイミングＥ１において、電源フラグ４が抜かれたとすると、点Ｌ１の電位は、タイミングＥ１からＥ３にかけて低下し、わずかの時間で０Ｖとなる。
また、点Ｌ１の電圧変化（5V→0V）に追従して、わずかな時間遅れの後、タイミングＥ４からＥ５にかけて、点Ｌ２の電位も、＋３.３Ｖから０Ｖとなる。
【００３１】
点Ｌ１の電位が＋５Ｖから徐々に下がり、＋３.３Ｖよりも低くなった時点（タイミングE2）から、フォトカプラ５のダイオードに順方向の電圧が印加されることになるので、図２に示すように、電流Ｉ１が流れ始める。
電流Ｉ１は、タイミングＥ２から徐々に増加し、点Ｌ２の電圧（＋3.3V）が低下しはじめるタイミングＥ４でピークとなり、それ以後は徐々に減少し、タイミングＥ５でゼロとなる。
【００３２】
このような電流Ｉ１の変化により、トランジスタＴ１がオン状態となるので、点Ｌ５の電位が＋５Ｖ（HIGH）から、０Ｖ（LOW）と変化する。
すなわち、電位Ｉ１が流れたことにより、点Ｌ５から出力されるＨＰＧ信号は、ＨＩＧＨからＬＯＷへ変化する。
ＨＰＧ信号がＬＯＷ状態となったことは、ＰＣ２０のホットプラグ検出部２３によって検出される。
【００３３】
ホットプラグ検出部２３は、ＨＰＧ信号がＬＯＷ状態となったことをインタフェース制御部２４へ伝える。
インタフェース制御部２４では、ＨＰＧ信号がＬＯＷ状態となったことを受信すると、モニタ１０側の電源がオフされたと認識し、異常電流がＤＶＩ３０を介してこれ以上点Ｌ３へ流れ込むのを防止するために、信号送信部２１を、ハイインピーダンスとする。
【００３４】
信号送信部２１をハイインピーダンスとする制御は、たとえば、インターフェースケーブルの抵抗値を無限大にすることである。
信号送信部２１の出力端子部分をハイインピーダンス状態にすることにより、ＴＭＤＳ信号は出力されず、図４のタイミングＥ５において、点Ｌ３の電位は０Vとなる。すなわち、ＰＣ側からの制御により、ＰＣとのインタフェース部分の電位が０Ｖとなるので、信号受信部（レシーバ）３に異常電流が流れ込むのが防止される。
以上のように、フォトカプラで異常電流を検出しているので、モニタ側の電源供給が停止された場合において、定格外の異常電流が、レシーバ３と信号送信部２１に流れ込むのを防止でき、その部分の回路素子を保護することができる。
【００３５】
＜この発明の実施例２＞
図３に、この発明の実施例２の構成ブロック図を示す。
ここでは、モニタ１０の電源ボタン９によって、ユーザが手動で、ＤＣ＋５Ｖの電源を切断する場合の実施例について説明する。
図３において、図２の構成に加えて、ＦＥＴスイッチ（SW）７と、スイッチ制御部８と、電源ボタン９とを、さらに備える。
スイッチ制御部８は、電源ボタン９のＯＮおよびＯＦＦ操作に対応して、ＦＥＴスイッチのオンおよびオフを制御する部分である。
たとえば、電源ボタン９をＯＮ操作した場合、ＦＥＴスイッチ（SW）７をＯＮ動作させ、図３の点１と点７とを電気的に接続する。
逆に、電源ボタン９をＯＦＦ操作した場合、ＦＥＴスイッチ（SW）７をオフ動作させ、図３の点１と点７との間の接続を切る。
【００３６】
ＦＥＴスイッチ７により点Ｌ１と点Ｌ７との接続が切られた場合、点Ｌ１へは＋５Ｖ電源は供給されなくなり、点Ｌ１の電位はゼロとなる。したがって、電源ボタン９をオフ操作することにより、点Ｌ１への＋５Ｖ電源と、点２への＋３.３Ｖ電源の供給が停止されることになり、より省消費電力化を図ることができる。
図５に、この発明の実施例２の電源供給変化のタイミングチャートを示す。
【００３７】
図５において、Ｌ６，Ｌ７は、図３の点Ｌ６とＬ７の電位を示している。
図５では、タイミングＥ０で、電源スイッチ９がオフ操作されたものとする。
オフ操作時、点Ｌ６の電位は０Vから＋５Ｖに変化する。スイッチ制御部８は、タイミングＥ１において、電源スイッチ９がオフ操作されたことを検出すると、ＦＥＴスイッチ７を制御し、点７と点１との接続を切る。すなわち、ＦＥＴスイッチ７の接点を開放する。
これにより、点Ｌ７から点Ｌ１の方向への＋５Ｖの供給が停止されるので、タイミングＥ１からＥ３にかけて、点Ｌ１の電位が徐々に下がり、タイミングＥ３で0Vとなる。
タイミングＥ１とＥ３の途中のタイミングＥ２において、点Ｌ１の電位が、点Ｌ２の電位（＋3.3V）を下回ると、異常電流Ｉ１が流れ始める。
【００３８】
以下、フォトカプラ５によって、この異常電流Ｉ１を検出することにより、点Ｌ５の電位をゼロとして、ＨＰＧ信号をＬＯＷ状態とするシーケンスは、図２および図４に示した実施例１と同様である。
すなわち、モニタ１０側において、電源プラグ４は抜かれないが、ユーザが電源ボタン９をオフ操作した場合も、異常電流Ｉ１をフォトカプラ５で検出する。そして、信号送信部２１のＤＶＩ出力端子をハイインピーダンスとする。これにより、レシーバ３および信号送信部２１の回路素子の保護をすることができる。
また、ユーザの意思で自ら電源ボタンのオフ操作をした場合、ＲＥＧ２およびレシーバ３へのＤＣ電源の供給が停止されるため、消費電力を抑制することができる。
【図面の簡単な説明】
【００３９】
【図１】この発明の電源監視制御装置の構成ブロック図である。
【図２】この発明の実施例１の構成ブロック図である。
【図３】この発明の実施例２の構成ブロック図である。
【図４】この発明の電源監視制御の実施例１のタイミングチャートである。
【図５】この発明の電源監視制御の実施例２のタイミングチャートである。
【図６】従来の電源監視制御の部分回路ブロック図である。。
【符号の説明】
【００４０】
１  電源変換部
２  電圧制御部
３  信号受信部
４  電源プラグ
５  電流検出部（フォトカプラ）
６  ＨＰＧ制御部
１０  表示装置（モニタ）
２０  パソコン（PC）
２１  信号送信部
２２  ＤＤＣ送信部
２３  ホットプラグ検出部
３０  ＤＶＩ
４０  商用電源
【図１】
2008165012.tif 000003
【図２】
2008165012.tif 000004
【図３】
2008165012.tif 000005
【図４】
2008165012.tif 000006
【図５】
2008165012.tif 000007
【図６】
2008165012.tif 000008