(57)【要約】【課題】窒化物半導体からなるチャネル層とバリア層のヘテロ接合構造を有する電界効果トランジスタにおいて、しきい電圧の制御可能であり、ノーマリーオフ動作が可能な素子構造を提供する。【解決手段】窒化物半導体からなるチャネル層とバリア層のヘテロ接合構造を有する電界効果トランジスタにおいて、ｐ型ＩｎＧａＮ層が、ゲート領域のバリア層に積層された層構造を有することを特徴とするヘテロ接合構造を有する電界効果トランジスタ。【選択図】  図１
2008091394.tif 000002
【特許請求の範囲】
【請求項１】
窒化物半導体からなるバリア層とチャネル層のヘテロ接合構造を有する電界効果トランジスタにおいて、ｐ型ＩｎＧａＮ層が、ゲート領域のバリア層に積層された構造を有することを特徴とするヘテロ接合構造を有する電界効果トランジスタ。
【請求項２】
窒化物半導体からなるバリア層とチャネル層のヘテロ接合構造を有する電界効果トランジスタにおいて、バリア層のゲート領域にリセス構造を備え、ｐ型ＩｎＧａＮ層が、前記リセス構造部のバリア層上に積層された構造を有することを特徴とするヘテロ接合構造を有する電界効果トランジスタ。
【請求項３】
バリア層／チャネル層のヘテロ接合構造が、ＡｌＧａＮ／ＧａＮ、ＡｌＮ／ＧａＮ、ＩｎＡｌＮ／ＧａＮ、ＡｌＧａＮ／ＩｎＧａＮのいずれかの構造を備えていることを特徴とする請求項１又は２記載のヘテロ接合構造を有する電界効果トランジスタ。
【請求項４】
ゲート電極直下に絶縁層を積層させることを特徴とする請求項１〜３のいずれかに記載のヘテロ接合構造を有する電界効果トランジスタ。
【請求項５】
ソース電極、ドレイン電極及びゲート領域のｐ型ＩｎＧａＮ層を除いたバリア層上に終端化膜を有することを特徴とする請求項１〜４のいずれかに記載のヘテロ接合構造を有する電界効果トランジスタ。
【請求項６】
窒化物半導体からなるバリア層とチャネル層のヘテロ接合構造を有する電界効果トランジスタの製造方法において、チャネル層にバリア層を積層させた後、バリア層にｐ型ＩｎＧａＮ層を積層させ、さらにゲート領域以外のｐ型ＩｎＧａＮ層を除去して、ｐ型ＩｎＧａＮ層がゲート領域のバリア層に積層された構造を形成することを特徴とするテロ接合構造を有する電界効果トランジスタの製造方法。
【請求項７】
窒化物半導体からなるバリア層とチャネル層のヘテロ接合構造を有する電界効果トランジスタの製造方法において、チャネル層にバリア層を積層させた後、ゲート領域のバリア層をエッチングによりリセス構造を形成し、リセス構造部分のバリア層にｐ型ＩｎＧａＮ層を積層させ、ｐ型ＩｎＧａＮ層がゲート領域のバリア層に積層された構造を形成することを特徴とするヘテロ接合構造を有する電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は窒化物半導体材料を用いた電子デバイスに関し、さらに詳細にはエンハンスメント形のバリア層とチャネル層のヘテロ接合構造を有する電界効果トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
バンドギャップの大きい窒化物半導体材料であるＧａＮは、絶縁破壊電圧が高いこと、飽和ドリフト速度が大きいこと、などの諸特性がある。そのためＧａＮ材料を用いれば、シリコン系の電子デバイスと比較して、耐圧特性を犠牲にすることなく低抵抗化が可能である。また、化学的に安定であり、高温で安定なため、大出力化を必要とする電子デバイスの材料に用いることが可能である。
【０００３】
電子デバイスに用いるＧａＮは、良質な結晶成長が可能な六方晶系に属するウルツ鉱型の結晶であり、結晶方位のｃ軸方向に分極を持つ。そのため、ｃ面に平行にＡｌＧａＮ／ＧａＮ接合などのヘテロ接合を形成すれば、ピエゾ効果によりヘテロ界面に空間固定電荷を発生させることができる。これを利用してヘテロ界面に２次元電子ガスを形成できる。このため、トランジスタ等において、キャリアの走行するチャネル部分の形成には、ｃ面と平行に形成されたＡｌＧａＮ／ＧａＮヘテロ接合やＩｎＡｌＮ／ＧａＮヘテロ接合が用いられる。
【０００４】
現在、主に作製されている窒化物半導体を用いたトランジスタは、ＡｌＧａＮ／ＧａＮヘテロ接合電界効果トランジスタである。このトランジスタは次のように作製される。層構造としては基板上に約２〜３μmのノンドープのＧａＮを成長し、その上にＡｌＧａＮバリア層を２０〜４０ｎｍ程度成長させる。
ＡｌＧａＮバリア層には、オーミック抵抗の低減のため、n型のドーピングを行う。ソース電極とドレイン電極には、Ｔｉ／Ａｌ／Ａｕなどの金属を用いる。またゲート電極には白金やニッケルなどの金属を用いる。ＡｌＧａＮバリア層上に直接ゲート電極を形成する構造は、ＭＥＳ構造（MEtal Semiconductor構造）と呼ばれている。また一方で、ＡｌＧａＮバリア層とゲート電極の間に窒化硅素膜や酸化硅素膜などの誘電体をはさみ込んだ構造は、ＭＩＳ構造（Metal Insulator Semiconductor構造）と呼ばれている。
【０００５】
このような構造では、ゲート電圧がゼロの時に、ゲート部直下のチャネルには電子が存在し、電流が流れる構造である。そのため、しきい電圧は−３〜−５Ｖ程度であり、ノーマリーオン（デプレション形）の動作特性となる。そのためインバータなどの電力変換等に用いる場合、応用範囲が限定される。またゲート駆動回路が複雑になるなどの欠点がある。
【０００６】
ノーマリーオフ（エンハンスメント形）にするための方法として、第一にリセスゲートを用いた方法がある（非特許文献１、２、５参照）。この方法では、ゲート部直下のＡｌＧａＮバリア層を薄くしてあるリセス構造を用いる。ＡｌＧａＮバリア層を薄くすれば、ゲート部直下のチャネル内の電子をほぼ枯渇させることが可能である。しきい電圧は主に、ゲート部のＡｌＧａＮバリア層の厚さ、ゲート電極の仕事関数、およびチャネル内の電子のフェルミレベルの関係から決まる。
【０００７】
ゲート電極材料の仕事関数から決まるゲート電極のフェルミレベルは、バリア層のバンドギャップの禁制帯内にあるため、バリア層を薄くすれば、チャネル内の電子のフェルミレベルが、ゲート電極のフェルミレベルに近付く。これにより、しきい電圧を０Ｖ程度にまで変化させることができる。しかしながら、しきい電圧は完全には正になりにくい。または、ＡｌＧａＮバリア層の厚さを正確に制御するのが困難であり、しきい電圧の制御が困難である。
【０００８】
第二の方法は、フッ素等のハロゲンを用いる方法である（非特許文献４参照）。ゲート部のＡｌＧａＮバリア層表面をフッ素プラズマ等により表面処理し、チャネル内の電子を枯渇させる方法である。これは、フッ素の大きな電気陰性度を利用したものである。しかしながら、フッ素は一般に安定ではないという欠点を持つ。またしきい電圧を制御するのは困難である。
【０００９】
第三の方法は、ｐ型ＧａＮ層をゲート部に用いる方法である（非特許文献３参照）。この方法では、ｐ型ＧａＮ層をＡｌＧａＮバリア層上に成長し、デバイス作製時にゲート部分のｐ型ＧａＮ層のみを残して、ｐ型ＧａＮ層を取り除くことにより、ゲート部分のみのチャネル内の電子を枯渇させる構造である。これにより、ノーマリーオフ特性を得ている。
しかしながら、しきい電圧を正にするには、ＡｌＧａＮバリア層を薄くしなければならず、その結果ゲート部以外の部分でバリア層表面の電子準位の影響が大きくなるため電流コラプスなどの問題がある。また、ＡｌＧａＮバリア層を１０ｎｍ以下にするとｐ型ＧａＮ層を取り除いた部分のシート抵抗が高くなるため、ＡｌＧａＮバリア層はある程度の厚みを確保しなけばならず、その結果しきい電圧の制御が困難になる上、ゲート部とチャネル間の距離が厚いため、利得が低下するという問題がある。さらに、ＡｌＧａＮバリア層とｐ型ＧａＮ層のエッチング選択比が小さいため、係る半導体素子の加工精度が悪くなるという問題がある。
【非特許文献１】T. Kawasaki, K. Nakata, and S. Yaegassi, Normally-off AlGaN/GaN HEMT with Recessed Gate for High Power Applications, Extended Abstracts of the 2005 International Conference on Solid State Devices and Materials, Ｉ−１−３，Kobe, 2005, pp.206-207.
【非特許文献２】稲田正樹、八木修一、山本由貴、朴冠錫、矢野良樹、清水三聡、奥村元、荒井和雄、ノーマリーオフ型ＡｌＧａＮ／ＧａＮ  ＨＥＭＴに関する研究、第６６回応用物理学会学術講演会、２００５年秋、徳島大学、８ｐ−Ｗ−３．
【非特許文献３】露口士夫、広瀬貴利、岩谷素顕、上山智、天野浩、赤崎勇、p型ＧａＮゲートを用いたノーマリーオフ型ＡｌＧａＮ／ＧａＮ  ＨＦＥ  Ｔ、第６６回応用物理学会学術講演会、２００５年秋、徳島大学、８ｐ−Ｗ−５．
【非特許文献４】水野博昭、大野雄高、岸本茂、前澤宏一、水谷孝、フッ素プラズマ処理によるノーマリーオフ型ＡｌＧａＮ／ＧａＮ  ＨＥＭＴ、第５３回応用物理学関係連合講演会、２００６年春、武蔵工業大学、２４ａ−ＺＥ−１７．
【非特許文献５】W. Saito, Y. Takada, M. Kuraguchi K. Tsuda, and I. Omura, Recessed-Gate Structure Approach Toward Normally Off High-Voltage AlGaN/GaN HEMT for Power Electronics Applications, IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 53, NO. 2, FEBRUARY 2006.
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、上記の問題点を解決することを目的とし、しきい電圧の制御可能であり、ノーマリーオフ特性を持つエンハンスメント形の窒化物半導体からなるヘテロ接合を有する電界効果トランジスタ及びその製造方法を提供する。
【課題を解決するための手段】
【００１１】
上記の課題に鑑み、本願発明者は、従来のヘテロ接合構造を有する電界効果トランジスタを鋭意研究した結果、ｐ型ＩｎＧａＮ層がゲート領域のバリア層に積層された層構造とすることで、しきい電圧の制御可能であり、ノーマリーオフ動作が可能な素子となることを見出した。
【００１２】
本発明は、
１．窒化物半導体からなるバリア層とチャネル層のヘテロ接合構造を有する電界効果トランジスタにおいて、ｐ型ＩｎＧａＮ層が、ゲート領域のバリア層に積層された構造を有することを特徴とするヘテロ接合構造を有する電界効果トランジスタ、を提供する。
また、本発明は、
２．窒化物半導体からなるバリア層とチャネル層のヘテロ接合構造を有する電界効果トランジスタにおいて、バリア層のゲート領域にリセス構造を備え、ｐ型ＩｎＧａＮ層が、前記リセス構造部のバリア層上に積層された構造を有するヘテロ接合構造の電界効果トランジスタとすることもできる。
３．上記ヘテロ接合構造を有する電界効果トランジスタにおいて、バリア層／チャネル層の構造を、ＡｌＧａＮ／ＧａＮ、ＡｌＮ／ＧａＮ、ＩｎＡｌＮ／ＧａＮ、ＡｌＧａＮ／ＩｎＧａＮなどのヘテロ構造とすることができる。
４．上記ヘテロ接合構造を有する電界効果トランジスタにおいて、ゲート電極直下に絶縁層を積層させ、ＭＩＳ構造とすることができる。
５．上記ヘテロ接合構造を有する電界効果トランジスタにおいて、ソース電極、ドレイン電極及びゲート領域のｐ型ＩｎＧａＮ層を除いたバリア層上に終端化膜（パッシベーション膜）を形成し、ゲートリークを防止することができる。
さらに、本発明は、
６．窒化物半導体からなるバリア層とチャネル層のヘテロ接合構造を有する電界効果トランジスタを製造する際に、チャネル層にバリア層を積層させた後、バリア層にｐ型ＩｎＧａＮ層を積層させ、さらにゲート領域以外のｐ型ＩｎＧａＮ層を除去して、ｐ型ＩｎＧａＮ層がゲート領域のバリア層に積層された構造を形成することができる。
また、本願発明は、
７．窒化物半導体からなるバリア層とチャネル層のヘテロ接合構造を有する電界効果トランジスタを製造する際に、チャネル層にバリア層を積層させた後、ゲート領域のバリア層をエッチングにより薄くしてリセス構造を形成し、リセス構造部分のバリア層にｐ型ＩｎＧａＮ層を積層させることもできる。
【発明の効果】
【００１３】
本発明は、従来のヘテロ接合構造を有する電界効果トランジスタにおいて、ｐ型ＩｎＧａＮ層がゲート領域のバリア層に積層された層構造を有することで、しきい電圧の制御可能であり、ノーマリーオフ動作が可能となるという優れた効果を有する。
【発明を実施するための最良の形態】
【００１４】
本発明で用いることの可能な窒化物半導体材料は、III族元素とＶ族元素から構成される窒素を含む半導体である。結晶の構造は、良質な結晶成長が可能な六方晶系に属するウルツ鉱型の結晶であり、結晶方位のｃ軸方向に分極を持つものである。
【００１５】
チャネル部分で２次元電子ガスが走行する部分には、ＧａＮなどの二元素からなる結晶が適している。これは、ＡｌＧａＮやＩｎＧａＮなどの三元素の混晶さらに四元素の混晶は、組成の不均一性から生じる合金散乱が大きいためである。しかしながら、Ｉｎについては電子の有効質量を小さくできることから、ＩｎＧａＮの場合には、移動度の向上が期待できる。なおこの場合Ｉｎ組成が大きなＩｎＧａＮ材料は、バンドギャップが小さくなり、耐圧がＧａＮよりも大きく劣るため、Ｉｎ組成の小さなＩｎＧａＮ材料を用いるのがよい。
本発明の構造が適用可能なヘテロ接合構造は、チャネル層／バリア層の順に、ＧａＮ／ＡｌＧａＮ、ＧａＮ／ＡｌＮ、ＧａＮ／ＩｎＡｌＮ、ＩｎＧａＮ／ＡｌＧａＮなどのヘテロ構造である。
【実施例】
【００１６】
以下、本発明の特徴を、図に沿って具体的に説明する。なお、以下の説明は、本願発明の理解を容易にするためのものであり、これに制限されるものではない。すなわち、本願発明の技術思想に基づく変形、実施態様、他の例は、本願発明に含まれるものである。
【００１７】
（実施例１）
図１は、ＡｌＧａＮ／ＧａＮヘテロ接合電界効果トランジスタを示す。結晶基板１として、ＭＯＣＶＤ法等によりＧａＮ基板を結晶成長させた。なお、結晶基板としては、この他にサファイア基板、ＳｉＣ基板、シリコン基板等を用いることもできる。次に、基板側から低温成長ＧａＮバッファ層２などの結晶性を向上させる構造を形成した後に、高抵抗のＧａＮ層３を成長させた。
その後、ＡｌＧａＮバリア層４を成長させた。この時、高抵抗のＧａＮ層３とＡｌＧａＮバリア層４のヘテロ接合部分に、ＡｌＧａＮバリア層４のアルミニウムの組成に依存したピエゾ効果により正の固定電荷が発生しｎ型のチャネルが形成される。その後、ｐ型ＩｎＧａＮ層５を成長させた。
【００１８】
ドーピングにはマグネシウム、亜鉛等のｐ型ドーパントを用いて、チャネル中の電子を枯渇させることができる濃度にした。この時、電子をトラップする準位があれば良いので、鉄等のドーパントでも可能である。なお、ｐ型ドーパントであるマグネシウム等は拡散の問題が生じる場合がある。なお、ｐ型ＩｎＧａＮ層にマグネシウム等を用いてドーピングした場合、ＧａＮよりもアクセプタ濃度を高くすることができる。
【００１９】
ＡｌＧａＮバリア層４の厚さは薄い方が、ｐ型ＩｎＧａＮ層５によってチャネルが高抵抗化する。ＡｌＧａＮバリア層４をノンドープで１５ｎｍ厚とし、ｐ型ＩｎＧａＮ層５をホール濃度約５×１０１８cm−３で１０ｎｍ厚とした場合に、チャネルは数万Ω以上のシート抵抗を示した。なお、ｐ型ＩｎＧａＮ層５のホール濃度は、直接測定するのが困難なため、ｐ型ＧａＮ層へのドーピングの条件を参考にして推測した値である。
【００２０】
次に、ｐ型ＩｎＧａＮ層の結晶成長後の素子作製について示す。まず、ゲート領域のみをフォトレジストでマスクした後、アルゴンプラズマ、塩素プラズマ等によるドライエッチングを用いて、ゲート領域以外のｐ型ＩｎＧａＮ層５を除去した。ＩｎＧａＮ層はエッチングレートが、ＧａＮ層やＡｌＧａＮ層よりも大きいため、ほぼ選択的に除去でき、これはプロセス上大きな利点である。
ここで、電子サイクロトロン共鳴（ＥＣＲ）法を用いたアルゴンプラズマによるドライエッチングで、エッチングレートを測定した。引き出し電圧が２００Ｖ、２．４５ＧＨｚのＲＦパワーが２００Ｗ、アルゴンガス圧が約１×１０−２Ｐａの時に、ＧａＮ膜はエッチングレートが３００ｎｍ／時であったが、ＩｎＧａＮ層はその約３〜４倍程度であった。
【００２１】
ｐ型ＩｎＧａＮ層５を最初にエッチングを行う利点は、非接触のシート抵抗測定装置等をもちいながら、実際に抵抗が低くなるのを確認できることである。上記のドライエッチングの条件で、アルゴンプラズマによるドライエッチングによりエッチングしながら、シート抵抗を計ると、最初に数万Ω以上あった抵抗が、３０秒のエッチングで約１０００Ωに、１分のエッチングで８００Ωに、２分のエッチングでは８００Ωから変化がなかった。
この方法により、本発明の構造を用いれば、選択的にＩｎＧａＮ層をエッチング可能であり、再現性良くプロセスを行うことができることがわかった。
【００２２】
次にメサ形成により各素子を電気的に絶縁させる行程を示す。フォトレジストを用いて、ソース電極１０、ゲート電極１１、ドレイン電極１２が並ぶ方向に２０μm、ゲート幅方向に５０μmの長方形のメサ形成用のレジストパターンを形成した。ただし、メサ形成用のパターンの幅や長さは必要に応じて変えることができる。ここでは、ゲート電極１１の幅とメサの幅は同じ幅にした。なお、フォトレジストのパターン形成には、通常用いられているステッパー等を用いた露光方法を用いればよい。
【００２３】
その後、メサ形成用のフォトレジストをマスクとして、成長した基板をドライエッチングによりメサパターン状に加工した。エッチングレートはエピタキシャル膜の結晶品質、塩素プラズマの圧力、加速エネルギー（プラズマの引き出し電圧）などによって異なるが１時間に２００〜３００ｎｍとした。１００ｎｍ程度エッチングして、メサ以外の部分のＡｌＧａＮ層等を除去した。
【００２４】
このメサの形成により同じ基板上の素子と素子の間が分離され、お互いの素子間に電流が流れないようになる。ドライエッチングは、同じく電子サイクロトロン共鳴（ＥＣＲ）法を用いた塩素プラズマによるエッチングなどが好ましい。ドライエッチングはウエットエッチング法に比べエッチングの方向性があり、エッチング速度の制御が簡単である。
素子分離については、塩素系のガスを用いたドライエッチング以外にもイオン注入によっても可能である。窒素イオン等を高速で打ち込むことにより、電気的に絶縁性を持たせて、素子分離を行うことができる。
【００２５】
メサエッチング後、メサ以外の部分に絶縁膜を形成した。絶縁膜には、酸化硅素膜、窒化硅素膜等を用いることができる。ウエハ表面全体に絶縁膜をプラズマＣＶＤ等を用いて厚さ１００ｎｍ程度形成した後、メサ以外の部分をフォトレジストでカバーした後に、メサ上のみエッチングにより除去した。
メサの端で、ゲート電極１１がある部分において、メサの側面のＡｌＧａＮ／ＧａＮチャネル構造にゲート電極１１が接すると、ゲートリーク電流が増加するので、メサ側面も絶縁膜によりカバーするようにする。
【００２６】
その後、ソース電極１０とドレイン電極１２を形成した。ソース電極１０及びドレイン電極１２の電極メタルとしては、基板表面側から、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ (３０／２２０／４０／５０ ｎｍ)の構造を用いた。電極メタルの蒸着には高真空電子ビーム蒸着法を用いた。電子ビーム蒸着後リフトオフ法でソース及びドレイン部分以外のメタルを除去した。リフトオフ用の溶液としてはアセトンを用いればよい。その後、電極メタルと表面層との合金化のためアニールを行った。アニールは高速のランプアニール法（ＲＴＡ）を用い、８００℃で３０秒間行った。
【００２７】
その後、ゲート電極１１を形成した。ゲートのパターニングはフォトリソグラフィー法を用いたが、ゲート長が短く微細パターンを用いる場合には電子ビームリソグラフィ法を用いることができる。例えば、ゲートの長さが２００ｎｍ以下の場合は電子ビームリソグラフィ法を用いる。ゲート電極メタルとしては、基板表面側から、Ｎｉ／Ａｕ (５０／２００ｎｍ)を用いた。ゲートメタルの形成にも高真空電子ビーム蒸着法を用いた。
【００２８】
また、図１では省略されているが、必要に応じて、窒化珪素膜等でＡｌＧａＮバリア層４の表面をカバーすることができる。これは、ドレインとゲート間のＡｌＧａＮバリア層４の表面準位に電子がトラップされてドレイン電流が低下する現象である電流コラプスを抑制するために有効であるためである。また、耐圧を向上させるために、必要に応じて、酸化珪素膜で表面をカバーすることもできる。
【００２９】
図２に実施例１のトランジスタの動作特性を示す。これは、ドレイン電圧を２Ｖで保った時の、ドレイン電流のゲート電圧依存性である。素子のゲート長は２μｍ、ソースとドレイン間隔は１４μｍ、ソースとゲート間隔は２μｍ、ゲート幅は５０μｍである。これより、しきい電圧は、＋０．８Ｖ程度であり、ノーマリーオフが達成されていることがわかる。ｐ型ＩｎＧａＮ層はバンドギャップが小さいため、チャネル中の電子を枯渇させる効果が大きいと考えられる。
【００３０】
また、厚さ約２０ｎｍのＡｌＧａＮバリア層を持つＡｌＧａＮ／ＧａＮヘテロ構造上に、厚さ５ｎｍのＧａＮ層を成長した場合と同じ厚さのＩｎＧａＮ層を成長した場合における両者のシート抵抗を比較した。その結果、ＧａＮ層の場合は５５０Ωであり、ＩｎＧａＮ層の場合は８００Ωであった。
これより、ＧａＮ層をＡｌＧａＮバリア層上に成長する場合よりも、本発明のようにＩｎＧａＮ層をＡｌＧａＮバリア層上に成長する方が、ＡｌＧａＮバリア層表面側ヘテロ界面に、より大きなマイナスの空間固定電荷がピエゾ効果により発生し、チャネル内の電子がより枯渇するものと考えられる。
以上から、ｐ型ＧａＮ層を用いた場合より、しきい電圧を大きくでき、完全なノーマリーオフ動作が得られることが分かった。
【００３１】
実施例１の素子は、しきい電圧がプラスになることを調べるために作製した素子であり、ゲート部にＭＥＳ構造を用いた。また、素子表面にバッシベーション膜を施していない。そのため、ゲート電圧を大きくするとゲートリーク電流が大きくなるため、ドレイン電流量は少ない。しかしながら、ＭＩＳ構造を用いれば、ゲートリークを防ぐことが可能で、大きなゲート電圧を加えることができるため、ドレイン電流を大きくすることも可能である。
【００３２】
（実施例２）
図３は、ゲート領域がリセス構造となっている実施例である。この素子においては、ゲートとドレイン間のＡｌＧａＮバリア層４が厚くなっているため、ＡｌＧａＮバリア層４上の表面準位によるコラプスの影響が小さい。
【００３３】
この素子の作製方法として、ゲート部のＡｌＧａＮバリア層４をエッチングによりリセス構造にした後に、ｐ型ＩｎＧａＮ層５を選択的に成長した。ｐ型ＩｎＧａＮ層５をゲート領域にのみ成長させるため、ゲート領域以外でｐ型ドーピングの拡散等がおこりにくいという利点がある。その後、メサ構造の形成、絶縁膜の形成、ソース電極１０、ドレイン電極１２、窒化珪素膜を用いた表面保護層の形成、ゲート電極１１の形成、についは実施例１とほぼ同様の処理を行った。また、ゲート領域にはＭＩＳ構造を用いるのも有効である。
また、ドレインとゲート間の厚いＡｌＧａＮバリア層４を選択的に成長させる方法もある。この場合はゲート部のＩｎＧａＮ層を窒化珪素膜や酸化珪素膜などによりカバーして選択的に成長させる。
【産業上の利用可能性】
【００３４】
横型素子で高耐圧化が可能であるため、例えば、他の電子部品と集積化が可能であり、家庭用ＤＣ電源のＡＣ−ＤＣ変換部等を小型化できる。また、高速動作が可能であり、省エネルギー化にも効果があるので、家庭用電源のインバータ、コンバータ等に有用である。
【図面の簡単な説明】
【００３５】
【図１】ｐ型ＩｎＧａＮ層がゲート領域のバリア層に積層された層構造を有する電界効果トランジスタの断面図である。
【図２】実施例１に係る電界効果トランジスタの動作特性である。
【図３】リセス構造を有するｐ型ＩｎＧａＮ層がゲート領域のバリア層に積層された層構造を有する電界効果トランジスタの断面図である。
【符号の説明】
【００３６】
１：基板
２：バッファ層
３：キャリア層
４：バリア層
５：ｐ型ＩｎＧａＮ層
１０：ソース電極
１１：ゲート電極
１２：ドレイン電極
【図１】
2008091394.tif 000003
【図２】
2008091394.tif 000004
【図３】
2008091394.tif 000005