(57)【要約】【課題】点欠陥・線状欠陥等による表示コントラストの劣化を抑えることができる液晶表示装置を提供する。【解決手段】アレイ基板１０と対向基板１００との間に液晶層９０を挟持して構成された液晶表示装置１において、前記アレイ基板１０は、複数の走査線Ｙと、前記複数の走査線Ｙに交差する複数のデータ線Ｘと、前記複数の走査線Ｙとデータ線Ｘに接続された複数の薄膜トランジスタ２０と、前記薄膜トランジスタ２０の下層側に下部絶縁膜１６を介して設けられ前記複数の走査線Ｙに沿って延在して前記複数の薄膜トランジスタ２０の半導体層２２の少なくとも一部を覆う遮光膜１４と、を備え、前記薄膜トランジスタ２０のゲート絶縁膜２４の膜厚Ｔ１に対する前記下部絶縁膜１６の膜厚Ｔ２の比率Ｔ２／Ｔ１が、連続する前記走査線Ｙの長さＬ１に対する前記下部遮光膜１４の長さＬ２の比率Ｌ２／Ｌ１より大きいことを特徴とする。【選択図】図１
2008165031.tif 000002
【特許請求の範囲】
【請求項１】
アレイ基板と対向基板との間に液晶層を挟持して構成された液晶表示装置において、
前記アレイ基板は、複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記複数の走査線とデータ線に接続された複数の薄膜トランジスタと、前記薄膜トランジスタの下層側に下部絶縁膜を介して設けられ前記複数の走査線に沿って延在して前記複数の薄膜トランジスタの半導体層の少なくとも一部を覆う遮光膜と、を備え、
前記薄膜トランジスタのゲート絶縁膜の膜厚Ｔ１に対する前記下部絶縁膜の膜厚Ｔ２の比率Ｔ２／Ｔ１が、連続する前記走査線の長さＬ１に対する前記下部遮光膜の長さＬ２の比率Ｌ２／Ｌ１より大きいことを特徴とする液晶表示装置。
【請求項２】
前記薄膜トランジスタのソース電極が前記薄膜トランジスタの半導体層の少なくとも一部を覆う遮光膜を兼ねていることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記薄膜トランジスタのゲート絶縁膜の膜厚Ｔ１に対する前記下部絶縁膜の膜厚Ｔ２の比率Ｔ２／Ｔ１が１以上であることを特徴とする請求項１又は２に記載の液晶表示装置。
【請求項４】
連続する前記走査線の長さＬ１に対する前記下部遮光膜の長さＬ２の比率Ｌ２／Ｌ１が２であることを特徴とする請求項１〜３のいずれか一項に記載の液晶表示装置。
【請求項５】
請求項１〜４のいずれか一項に記載の液晶表示装置が、投射型であることを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリックス型液晶表示装置に関する。
【背景技術】
【０００２】
液晶表示装置は、表示部の薄型化が可能であり、事務機器やコンピュータ等の表示装置あるいは特殊な表示装置への用途として要求が高まっている。
【０００３】
これらの中で、アモルファスシリコン（ａ−Ｓｉ）またはポリシリコン（ｐ−Ｓｉ）を用いたＴＦＴをスイッチング素子としてマトリクス上に配した液晶表示装置は、表示品位が高く、低消費電力であるため、その開発が盛んに行われている。
【０００４】
特にｐ−Ｓｉを用いたＴＦＴ（ｐ−ＳｉＴＦＴ）は、ａ−Ｓｉを用いたＴＦＴ（a−ＳｉＴＦＴ）よりも移動度が１０から１００倍程度高く、その利点を利用して画素スイッチング素子して用いるだけでなく、周辺駆動回路にｐ−ＳｉＴＦＴを用いて、画素ＴＦＴと駆動回路ＴＦＴを同一基板上に一体的に形成する駆動回路一体型の液晶表示装置が知られている。
【０００５】
ｐ−Ｓｉは結晶成長プロセス温度の相違により、高温ポリシリコンと低温ポリシリコンに分類される。高温ポリシリコンは、高温でＳＰＣ（固相成長）により形成されるため均一な半導体層を容易に得ることができ、例えば３００ｐｐｉ以上の高解像度が要求されるプロジェクタ等の投射型液晶表示装置において好適に用いられる。しかし、高温ポリシリコンは石英基板など耐熱性に優れた高価な基板上に形成する必要があり、低温ポリシリコンの場合に比べ製造コストがかかるため、低温ポリシリコンを用いた投射型の液晶表示装置の実用化が望まれている。
【０００６】
ところで、ＴＦＴでは、シリコンなどの半導体層に光が照射されるとリーク電流が流れる。そのため、液晶表示装置では、バックライトからの光によって画素ＴＦＴにリーク電流が発生し、表示のコントラスト等を劣化させる問題があり、強い光を照射するプロジェクタの場合では上記の問題が生じやすい。そこで、画素ＴＦＴの上層側及び下層側に金属製の遮光膜を設けることで、半導体層に光が照射されるのを防ぎリーク電流を抑えることがなされている。
【０００７】
このような遮光膜を備えた液晶表示装置では、画素ＴＦＴの下層側に配設された下部遮光膜と半導体層の間に介在する下部絶縁膜が静電気により破壊され、点欠陥・線状欠陥等による表示コントラストの劣化が発生する問題がある。
【０００８】
特に、下部遮光膜が走査線に沿って多数配設され、そのうちの複数（例えば、２つ）の下部遮光膜が相互に接続されている場合、下部遮光膜と半導体層の間に静電気が帯電しやすくなり、表示コントラストが劣化し易い問題がある。
【特許文献１】特開２００５−２０２４３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は上記問題に鑑みてなされたものであり、画素ＴＦＴのリーク電流を抑制して表示コントラストの劣化を抑えるとともに、下部遮光膜と画素ＴＦＴとの間に介在する絶縁膜が静電気により破壊されるのを抑え、点欠陥・線状欠陥等による表示コントラストの劣化を抑えることが可能な液晶表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の液晶表示装置は、アレイ基板と対向基板との間に液晶層を挟持して構成された液晶表示装置において、前記アレイ基板は、複数の走査線と、前記複数の走査線に交差する複数のデータ線と、前記複数の走査線とデータ線に接続された複数の薄膜トランジスタと、前記薄膜トランジスタの下層側に下部絶縁膜を介して設けられ前記複数の走査線に沿って延在して前記複数の薄膜トランジスタの半導体層の少なくとも一部を覆う遮光膜と、を備え、前記薄膜トランジスタのゲート絶縁膜の膜厚Ｔ１に対する前記下部絶縁膜の膜厚Ｔ２の比率Ｔ２／Ｔ１が、連続する前記走査線の長さＬ１に対する前記下部遮光膜の長さＬ２の比率Ｌ２／Ｌ１より大きいことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、点欠陥・線状欠陥等の発生を抑え表示コントラストの劣化を抑えることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の一実施形態について図面を参照して説明する。
【００１３】
図１は、本発明の一実施形態に係る液晶表示装置１を概略的に示す断面図、図２は液晶表示装置１の構成を概略的に示すブロック回路図、図３は走査線Ｙ及び下部遮光膜１４の配置を示す透明基板１２の平面図である。
【００１４】
この液晶表示装置１は、投射型の液晶表示装置であって、図１に示すように、アレイ基板１０と、このアレイ基板１０に対向配置された対向基板１００と、アレイ基板１０と対向基板１００との間に配置された液晶層９０とを備えている。これらアレイ基板１０と対向基板１００とは、液晶層９０を挟持するための所定のギャップを形成するシール部材（不図示）によって貼り合わせられている。
【００１５】
液晶層９０は、アレイ基板１０と対向基板１００との間に封入された液晶組成物によって構成されている。またこの液晶表示装置１の両面には偏光板１８、１１０がそれぞれ貼り付けられており、その背面には図示しない光源が配置されている。
【００１６】
アレイ基板１０は、図２に示すように、画像を表示する表示領域Ｒ１と、その外周部において駆動回路が形成される周辺領域Ｒ２に区画されており、表示領域Ｒ１は、互いに交差してなる複数ｎ本の信号線Ｘ１〜Ｘｎと複数ｍ本の走査線Ｙ１〜Ｙｍとの交差部近傍において画素電極５０と接続されたｎ型のｐ−ＳｉＴＦＴ（以下、画素ＴＦＴという）２０をマトリクス状に有し、駆動回路領域Ｒ２は、駆動回路素子であるｎ型のｐ−ＳｉＴＦＴ（以下、駆動回路ＴＦＴという）を有する。
【００１７】
より詳細には、アレイ基板１０は、ガラス基板などの透明基板１２を有しており、この透明基板１２上面の表示領域Ｒ１には、モリブデン−タングステン合金などの導電性の金属材料からなる下部遮光膜１４及びＳｉＯ２などの下部絶縁膜１６を介して画素ＴＦＴ２０の半導体層２２、ゲート絶縁膜２４、ゲート電極２６が順次積層されており、トップゲート型の画素ＴＦＴ２０が形成されている。
【００１８】
下部遮光膜１４は、図３に示すように、走査線Ｙに沿って延びる線状をなしており、各半導体層２２の少なくとも一部、例えば、半導体層２２のうち、チャネル領域２８と、このチャネル領域２８に隣接したＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域３０，３１と、を覆うように、多数の下部遮光膜１４がほぼ平行に配設されており、周辺領域Ｒ２において複数本（本実施形態では２本）の下部遮光膜１４が相互に接続されている。
【００１９】
このような下部遮光膜１４のうち、信号線Ｘ方向に延びて隣り合う下部遮光膜１４を接続する接続部分１４ｂは、走査線Ｙ方向に延びる部分１４ａに比べ極めて少量であるため、連続する下部遮光膜１４の長さＬ２は実質的に走査線Ｙの長さＬ１の２倍、すなわち、連続する走査線Ｙの長さＬ１に対する下部遮光膜１４の長さＬ２の比率Ｌ２／Ｌ１は２となっている。
【００２０】
下部遮光膜１４と半導体層２２との間に介在する下部絶縁膜１６は、その膜厚Ｔ２が半導体層２２とゲート電極２６との間に介在するゲート絶縁膜２４の膜厚Ｔ１より厚く設けられ、ゲート絶縁膜２４の膜厚Ｔ１に対する下部絶縁膜１６の膜厚Ｔ２の比率Ｔ２／Ｔ１が走査線Ｙに対する下部遮光膜１４の長さの比率Ｌ２／Ｌ１＝２より大きくなるようにそれぞれの膜厚Ｔ１、Ｔ２が設定されており（Ｌ２／Ｌ１＜Ｔ２／Ｔ１）、例えば、下部絶縁膜１６の膜厚Ｔ２が３００ｎｍ、ゲート絶縁膜２４の膜厚Ｔ１が１３５ｎｍに設定され、ゲート絶縁膜２４と下部絶縁膜１６との膜厚の比率Ｔ２／Ｔ１が２．２に設定されている。
【００２１】
画素ＴＦＴ２０の半導体層２２は、チャネル領域２８と、このチャネル領域２８に隣接しリン（Ｐ+ ）イオンを低濃度でドーピングしたＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域３０，３１と、ＬＤＤ領域３０，３１に隣接しリン（Ｐ+ ）イオンを高濃度でドーピングしてなるソース領域３２及びドレイン領域３４とを有しており、下部遮光膜１４上の領域に配設されている。
【００２２】
ゲート絶縁膜２４、ゲート電極２６上には、ＳｉＯ２などからなる層間絶縁層３６が設けられており、その上には、表示領域Ｒ１において半導体層２２に接続されるソース電極３８及びドレイン電極４０が形成されている。
【００２３】
ソース電極３８とドレイン電極４０の一端は、層間絶縁層３６及びゲート絶縁膜２４に設けられたコンタクトホールを介して画素ＴＦＴ２０のソース領域３２とドレイン領域３４にそれぞれ接続されており、ドレイン電極４０の他端は、パッシベーション層４２を介してソース電極３８とドレイン電極４０の上に配設されたＩＴＯからなる画素電極５０と接続されている。
【００２４】
ソース電極３８は、ドレイン電極４０側の端部が少なくともドレイン電極４０側のＬＤＤ領域３１を覆うように両ＬＤＤ領域３０，３１を跨いで延設されており、上方から半導体層２２に向かう光を遮光するようになっている。なお、４６はパッシベーション層４２の上に積層されている配向膜である。
【００２５】
また、アレイ基板１０上の周辺領域Ｒ２には、走査線Ｙ１〜Ｙｍを駆動する駆動ＴＦＴを含む走査線駆動回路８０、信号線Ｘ１〜Ｘｎを駆動する駆動ＴＦＴを含む信号線駆動回路８２などを有している。これら走査線駆動回路８０及び信号線駆動回路８２に含まれる駆動ＴＦＴは、ポリシリコン半導体層を有するｎチャネル型薄膜トランジスタ及びｐチャネル型薄膜トランジスタによって構成されている。
【００２６】
対向基板１００は、ガラス基板などの透明基板１０４上にカラーフィルター層１０６、対向電極１０２及び配向膜１０８が順次積層されており、対向電極１０２は、すべての画素ＰＸに対して共通に配置され液晶層９０を介してｍ×ｎ個の画素電極５０すべてに対向するように配置されている。
【００２７】
以上のように、本実施形態における液晶表示装置１であれば、半導体層２２の下方に下部遮光膜１４が配設されているため、画素ＴＦＴ２０のリーク電流を抑制して表示コントラストの劣化を抑えることができると共に、ゲート絶縁膜２４の膜厚Ｔ１に対する下部絶縁膜１６の膜厚Ｔ２の比率Ｔ２／Ｔ１が走査線Ｙに対する下部遮光膜１４の長さの比率Ｌ２／Ｌ１より大きくなるＬ２／Ｌ１＜Ｔ２／Ｔ１の関係を満足するようにゲート絶縁膜２４及び下部絶縁膜１６のそれぞれの膜厚Ｔ１，Ｔ２を設定することで、下部遮光膜１４の長さに応じて下部絶縁膜１６の膜厚を適切な厚さに設定して、該絶縁膜１６が静電気により破壊されるのを抑え、点欠陥・線状欠陥等による表示コントラストの劣化を抑えることができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の一実施形態における液晶表示装置の構成を示す断面図である。
【図２】液晶表示装置の構成を概略的に示すブロック回路図である。
【図３】下部遮光膜の配置を示すガラス基板の平面図である。
【符号の説明】
【００２９】
１…液晶表示装置
１０…アレイ基板
１２…透明基板
１４…下部遮光膜
１６…下部絶縁膜
２０…薄膜トランジスタ（画素ＴＦＴ）
２２…半導体層
２４…ゲート絶縁膜
２６…ゲート電極
３６…層間絶縁層
５０…画素電極
９０…液晶層
１００…対向基板
【図１】
2008165031.tif 000003
【図２】
2008165031.tif 000004
【図３】
2008165031.tif 000005