(57)【要約】【課題】内部電極間以外でバリスタ特性が生じるのを抑制して、所望のバリスタ特性を得ることが可能なバリスタを提供すること。【解決手段】積層型チップバリスタ１のバリスタ素体１１には、その外表面側からＬｉが拡散されている。バリスタ素体１１の外表面近傍のＬｉが拡散された領域は電気抵抗が極めて高くなる。そのため、バリスタ素体１１における二つの端子電極５１間の領域のバリスタ電圧及びバリスタ素体１１における二つの接続導体４１間の領域のバリスタ電圧が、バリスタ素体１１における第１及び第２の内部電極２３，３３間の領域のバリスタ電圧よりも極めて高くなる。【選択図】図４
2008091441.tif 000002
【特許請求の範囲】
【請求項１】
ＺｎＯを主成分とし電圧非直線特性を発現すると共に、互いに対向する第１及び第２の主面を有する焼結体と、
少なくともその一部同士が互いに対向するように前記焼結体内に配された第１及び第２の内部電極を有する複数の内部電極対と、
前記複数の内部電極対のうちの所定の内部電極対の第１の内部電極同士を電気的に接続するように前記第１の主面に形成された複数の接続導体と、
前記複数の内部電極対の各第２の内部電極に対応して設けられ、該第２の内部電極に電気的に接続されるように前記第２の主面に形成された複数の端子電極と、
を備え、
前記複数の接続導体間には、前記焼結体における前記複数の内部電極対間の領域のバリスタ電圧よりも高いバリスタ電圧を有する領域が前記第１の主面側から形成されており、
前記複数の端子電極間には、前記焼結体における前記複数の内部電極対間の領域のバリスタ電圧よりも高いバリスタ電圧を有する領域が前記第２の主面側から形成されていることを特徴とするバリスタ。
【請求項２】
前記複数の接続導体間に位置する、前記焼結体における前記複数の内部電極対間の領域のバリスタ電圧よりも高いバリスタ電圧を有する前記領域は、前記第１の主面側からアルカリ金属が拡散されることにより形成され、
前記複数の端子電極間に位置する、前記焼結体における前記複数の内部電極対間の領域のバリスタ電圧よりも高いバリスタ電圧を有する前記領域は、前記第２の主面側からアルカリ金属が拡散されることにより形成されていることを特徴とする請求項１に記載のバリスタ。
【請求項３】
ＺｎＯを主成分とし電圧非直線特性を発現すると共に、互いに対向する第１及び第２の主面を有する焼結体と、
少なくともその一部同士が互いに対向するように前記焼結体内に配された第１及び第２の内部電極を有する複数の内部電極対と、
前記焼結体内に配された複数の内部導体と、
前記内部電極対における第１の内部電極と前記内部導体とを電気的に接続するように前記第１の主面に形成された複数の接続導体と、
前記第２の内部電極と電気的に接続されるように前記第２の主面に形成された第１の端子電極と、
前記内部導体と電気的に接続されるように前記第２の主面に形成された第２の端子電極とを備え、
前記複数の接続導体間には、前記焼結体における前記複数の内部電極対間の領域のバリスタ電圧よりも高いバリスタ電圧を有する領域が前記第１の主面側から形成されており、
前記第１の端子電極と前記第２の端子電極との間には、前記焼結体における前記複数の内部電極対間の領域のバリスタ電圧よりも高いバリスタ電圧を有する領域が前記第２の主面側から形成されていることを特徴とするバリスタ。
【請求項４】
前記複数の接続導体間に位置する、前記焼結体における前記複数の内部電極対間の領域のバリスタ電圧よりも高いバリスタ電圧を有する前記領域は、前記第１の主面側からアルカリ金属が拡散されることにより形成され、
前記第１の端子電極と前記第２の端子電極との間に位置する、前記焼結体における前記複数の内部電極対間の領域のバリスタ電圧よりも高いバリスタ電圧を有する前記領域は、前記第２の主面側からアルカリ金属が拡散されることにより形成されていることを特徴とする請求項３に記載のバリスタ。
【請求項５】
前記アルカリ金属が、Ｌｉであることを特徴とする請求項２又は４に記載のバリスタ。
【請求項６】
前記焼結体が、バリスタ特性を発現するための副成分として希土類金属を含んでいることを特徴とする請求項２，４，５のいずれか一項に記載のバリスタ。
【請求項７】
前記希土類金属が、Ｐｒであることを特徴とする請求項６に記載のバリスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バリスタ、特に、ＺｎＯを主成分とし、電圧非直線特性を発現する焼結体を備えるバリスタに関する。
【背景技術】
【０００２】
この種のバリスタとして、ＺｎＯを主成分とし、電圧非直線特性を発現する焼結体と、所定の間隔を隔てて互いに対向するように焼結体内に配置された一対の内部電極と、焼結体の外表面に配置されると共に複数の内部電極のうち対応する内部電極にそれぞれ電気的に接続される一対の端子電極と、を備えるものが知られている（例えば、特許文献１参照）。
【特許文献１】特開２００２−２４６２０７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明は、複数の内部電極間の領域以外で電圧非直線特性（以下、バリスタ特性と称する）が生じるのを抑制して、所望のバリスタ特性を得ることが可能なバリスタを提供することを課題とする。
【課題を解決するための手段】
【０００４】
近年、ＤＳＣ（Digital Still Camera）、ＤＶＣ（DigitalVideo Camera）、ＰＤＡ（Personal Digital Assistant）、ノートパソコンあるいは携帯電話等の電子機器の小型化に伴い、バリスタを始めとする電子部品の高密度実装に対する要求が厳しくなっている。この高密度実装に対する要求を満足するために、電子部品のパッケージをボールグリッドアレイパッケージ（以下、単にＢＧＡパッケージという）とすることが考えられている。ＢＧＡパッケージには、その裏面にはんだバンプが格子状に多数並設されている。ＢＧＡパッケージは、各はんだバンプを実装基板の対応するパッドに重ねた状態でリフローすることにより実装基板に実装される。
【０００５】
バリスタをＢＧＡパッケージに対応させた構成として、はんだバンプや端子電極が実装基板に対向する裏面側に配置された構成が考えられる。しかしながら、はんだバンプや端子電極を実装基板に対向する裏面側に配置した場合には、バリスタの実装方向が識別し難くなる。バリスタは、その実装方向が誤った状態で実装されると、正常に機能しなくなってしまう。
【０００６】
そこで、本発明に係るバリスタは、ＺｎＯを主成分とし電圧非直線特性を発現すると共に、互いに対向する第１及び第２の主面を有する焼結体と、少なくともその一部同士が互いに対向するように焼結体内に配された第１及び第２の内部電極を有する複数の内部電極対と、複数の内部電極対のうちの所定の内部電極対の第１の内部電極同士を電気的に接続するように第１の主面に形成された複数の接続導体と、複数の内部電極対の各第２の内部電極に対応して設けられ、該第２の内部電極に電気的に接続されるように第２の主面に形成された複数の端子電極と、を備え、複数の接続導体間には、焼結体における複数の内部電極対間の領域のバリスタ電圧よりも高いバリスタ電圧を有する領域が第１の主面側から形成されており、複数の端子電極間には、焼結体における複数の内部電極対間の領域のバリスタ電圧よりも高いバリスタ電圧を有する領域が第２の主面側から形成されていることを特徴とする。
【０００７】
本発明に係るバリスタでは、複数の端子電極が第２の主面に形成されているので、該第２の主面を実装部品（例えば、電子部品や実装基板等）に対向させた状態でバリスタを実装させることができ、ＢＧＡパッケージに対応させた構成が実現されることとなる。接続導体が複数の内部電極対のうちの所定の内部電極対の第１の内部電極同士を電気的に接続するように第１の主面に形成されているので、接続導体に対応する位置にバリスタとして機能する領域が存在することとなる。したがって、接続導体がバリスタの実装方向を識別するためのマークとして機能することとなり、バリスタを適切且つ容易に実装することができる。また、本発明によれば、バリスタの実装方向を識別するためのマークを新たに設ける必要がなく、バリスタの製造コストが嵩むことはない。
【０００８】
ところで、本発明者等は、複数の端子電極がＺｎＯを主成分とする焼結体の第２の主面に配置された構成のバリスタを作製し、その電気的特性を調べたところ、このようなバリスタでは、複数の内部電極対間の領域だけではなく、複数の端子電極間の領域にもバリスタ特性が生じてしまうという新たな事実を見出すに至った。
【０００９】
複数の端子電極間にバリスタ特性が生じてしまうという事象は、以下の理由に因るものと考えられる。複数の端子電極間に電位差が生じると、複数の端子電極間に電界が発生する。この電界における電気力線は、焼結体における複数の端子電極が形成された外表面近傍を通るため、焼結体における複数の端子電極間の領域にバリスタ特性が生じることとなる。
【００１０】
焼結体の外表面近傍は、焼結体の内部に比して、焼成雰囲気や熱の影響を受け易く、酸素の拡散やＺｎＯの結晶成長にばらつきが生じ易い。また、焼結体の外表面近傍は、焼結体の内部に比して、熱や酸素拡散によりＺｎＯの結晶成長が促進され、バリスタ電圧が低くなり易い。このため、焼結体における複数の端子電極間の領域に生じるバリスタ特性は、ばらつきを有すると共に、焼結体における複数の内部電極間の領域に生じるバリスタ特性に対して無視できず、バリスタとしてのバリスタ特性に影響を及ぼすこととなる。
【００１１】
通常、積層型チップバリスタでは、各端子電極は焼結体の端部に配置されているため、端子電極間の間隔が比較的大きい。このため、焼結体における複数の端子電極間の領域に生じるバリスタ特性は生じ難く、また、バリスタ特性が生じたとしても焼結体における複数の内部電極間の領域に生じるバリスタ特性に対して無視できる。
【００１２】
しかしながら、上述したように、電子部品の小型化の要請から、バリスタをＢＧＡパッケージに対応させた構成とする場合、同一の外表面上に配置された複数の端子電極間の間隔は極めて小さくなってしまう。このため、焼結体における複数の端子電極間の領域に生じるバリスタ特性の影響はますます大きくなってしまう。なお、焼結体における複数の端子電極間の領域にバリスタ特性が生じるのと同じ理由から、焼結体における複数の接続導体間の領域にもバリスタ特性が生じる。
【００１３】
これに対して、本発明に係るバリスタでは、焼結体における複数の接続導体間の領域のバリスタ電圧が、焼結体における複数の内部電極間の領域のバリスタ電圧よりも高くなっている。そのため、焼結体における複数の接続導体間の領域にバリスタ特性が生じ難くなり、該領域にバリスタ特性が生じたとしても、そのバリスタ特性は、焼結体における複数の内部電極間の領域に生じるバリスタ特性に対して無視できる。また、本発明に係るバリスタでは、焼結体における複数の端子電極間の領域のバリスタ電圧が、焼結体における複数の内部電極間の領域のバリスタ電圧よりも高くなる。そのため、焼結体における複数の端子電極間の領域にバリスタ特性が生じ難くなり、該領域にバリスタ特性が生じたとしても、そのバリスタ特性は、焼結体における複数の内部電極間の領域に生じるバリスタ特性に対して無視できる。これらの結果、複数の内部電極の間の領域以外においてバリスタ特性が生じてしまうのが抑制されることとなり、所望のバリスタ特性を得ることができる。
【００１４】
好ましくは、複数の接続導体間に位置する、焼結体における複数の内部電極対間の領域のバリスタ電圧よりも高いバリスタ電圧を有する領域は、第１の主面側からアルカリ金属が拡散されることにより形成され、複数の端子電極間に位置する、焼結体における複数の内部電極対間の領域のバリスタ電圧よりも高いバリスタ電圧を有する領域は、第２の主面側からアルカリ金属が拡散されることにより形成されている。この場合、焼結体における複数の接続導体間の領域、及び、焼結体における複数の端子電極間の領域が、実質的に電気的に絶縁された状態となる。これにより、焼結体における複数の接続導体間の領域のバリスタ電圧、及び、焼結体における複数の端子電極間の領域のバリスタ電圧を、焼結体における複数の内部電極間の領域のバリスタ電圧よりも容易に高くすることができる。
【００１５】
また、本発明に係るバリスタは、ＺｎＯを主成分とし電圧非直線特性を発現すると共に、互いに対向する第１及び第２の主面を有する焼結体と、少なくともその一部同士が互いに対向するように焼結体内に配された第１及び第２の内部電極を有する複数の内部電極対と、焼結体内に配された複数の内部導体と、内部電極対における第１の内部電極と内部導体とを電気的に接続するように第１の主面に形成された複数の接続導体と、第２の内部電極と電気的に接続されるように第２の主面に形成された第１の端子電極と、内部導体と電気的に接続されるように第２の主面に形成された第２の端子電極とを備え、複数の接続導体間には、焼結体における複数の内部電極対間の領域のバリスタ電圧よりも高いバリスタ電圧を有する領域が第１の主面側から形成されており、第１の端子電極と第２の端子電極との間には、焼結体における複数の内部電極対間の領域のバリスタ電圧よりも高いバリスタ電圧を有する領域が第２の主面側から形成されていることを特徴とする。
【００１６】
本発明に係るバリスタでは、第１及び第２の端子電極が第２の主面に形成されているので、第２の主面を実装部品（例えば、電子部品や実装基板等）に対向させた状態でバリスタを実装させることができ、ＢＧＡパッケージに対応させた構成が実現されることとなる。また、本発明に係るバリスタでは、接続導体が、内部電極対における第１の内部電極と内部導体とを電気的に接続するように第１の主面に形成されているので、接続導体に対応する位置にバリスタとして機能する領域が存在することとなる。従って、接続導体がバリスタの実装方向を識別するためのマークとして機能することとなり、バリスタを適切且つ容易に実装することができる。また、本発明によれば、バリスタの実装方向を識別するためのマークを新たに設ける必要がなく、バリスタの製造コストが嵩むことがなくなる。
【００１７】
更に、本発明に係るバリスタでは、焼結体における複数の接続導体間の領域のバリスタ電圧が、焼結体における複数の内部電極間の領域のバリスタ電圧よりも高くなる。そのため、焼結体における複数の接続導体間の領域にバリスタ特性が生じ難くなり、該領域にバリスタ特性が生じたとしても、そのバリスタ特性は、焼結体における複数の内部電極間の領域に生じるバリスタ特性に対して無視できる。また、本発明に係るバリスタでは、焼結体における第１の端子電極と第２の端子電極との間の領域のバリスタ電圧が、焼結体における複数の内部電極間の領域のバリスタ電圧よりも高くなる。そのため、焼結体における第１の端子電極と第２の端子電極との間の領域にバリスタ特性が生じ難くなり、該領域にバリスタ特性が生じたとしても、そのバリスタ特性は、焼結体における複数の内部電極間の領域に生じるバリスタ特性に対して無視できる。これらの結果、複数の内部電極の間の領域以外においてバリスタ特性が生じてしまうのが抑制されることとなり、所望のバリスタ特性を得ることができる。
【００１８】
好ましくは、複数の接続導体間に位置する、焼結体における複数の内部電極対間の領域のバリスタ電圧よりも高いバリスタ電圧を有する領域は、第１の主面側からアルカリ金属が拡散されることにより形成され、第１の端子電極と第２の端子電極との間に位置する、焼結体における複数の内部電極対間の領域のバリスタ電圧よりも高いバリスタ電圧を有する領域は、第２の主面側からアルカリ金属が拡散されることにより形成されている。この場合、焼結体における複数の接続導体間の領域、及び、焼結体における第１の端子電極と第２の端子電極との間の領域が、実質的に電気的に絶縁された状態となる。これにより、焼結体における複数の接続導体間の領域のバリスタ電圧、及び、焼結体における第１の端子電極と第２の端子電極との間の領域のバリスタ電圧を、焼結体における複数の内部電極間の領域のバリスタ電圧よりも容易に高くすることができる。
【００１９】
好ましくは、上記アルカリ金属が、Ｌｉである。Ｌｉは、イオン半径が比較的小さく、ＺｎＯの結晶内に固溶し易い。このため、確実に、焼結体における複数の接続導体間の領域や焼結体における複数の端子電極間の領域、あるいは焼結体における第１の端子電極と第２の端子電極との間の領域を、実質的に電気的に絶縁された状態とすることができる。
【００２０】
好ましくは、焼結体が、バリスタ特性を発現するための副成分として希土類金属を含んでいる。希土類金属を含むと、焼結体は緻密化された組織体となる。このため、アルカリ金属は、焼結体の上記一の外表面から深い部分まで拡散し難く、焼結体における複数の内部電極間の領域にまで至ることはない。この結果、拡散されたアルカリ金属が、焼結体における複数の内部電極間の領域に生じるバリスタ特性に対して影響を及ぼしてしまうのを防ぐことができる。より好ましくは、上記希土類金属が、Ｐｒである。
【発明の効果】
【００２１】
本発明によれば、複数の内部電極間の領域以外でバリスタ特性が生じるのを抑制して、所望のバリスタ特性を得ることが可能なバリスタを提供することができる。
【発明を実施するための最良の形態】
【００２２】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００２３】
（第１実施形態）
図１〜図５を参照して、第１実施形態に係る積層型チップバリスタ１の構成を説明する。図１は、第１実施形態に係る積層型チップバリスタを示す、バリスタ素体の第１の主面側から見た斜視図である。図２は、第１実施形態に係る積層型チップバリスタを示す、バリスタ素体の第２の主面側から見た斜視図である。図３は、図１のIII−III線に沿った断面構成を説明するための図である。図４は、図３のIV−IV線に沿った断面構成を説明するための図である。図５は、図４のV−V線に沿った断面構成を説明するための図である。
【００２４】
積層型チップバリスタ１は、図１〜図５に示されるように、バリスタ素体１１と、複数（本実施形態においては、２つ）の接続導体４１と、複数（本実施形態においては、４つ）の端子電極５１とを備えている。
【００２５】
バリスタ素体１１は、略矩形板状である。バリスタ素体１１は、例えば、その縦が１ｍｍ程度に設定され、その横が１ｍｍ程度に設定され、その厚みが０．５ｍｍ程度に設定されている。バリスタ素体１１は、互いに対向する第１の主面１３及び第２の主面１５を有する。第１の主面１３及び第２の主面１５は、正方形状である。すなわち、バリスタ素体１１は、第１の主面１３及び第２の主面１５に垂直な方向から見て、正方形状を呈している。
【００２６】
バリスタ素体１１は、バリスタ特性を発現する焼結体であり、複数のバリスタ層が積層された積層体として構成されている。実際の積層型チップバリスタ１では、複数のバリスタ層は、互いの間の境界が視認できない程度に一体化されている。バリスタ層は、ＺｎＯ（酸化亜鉛）を主成分として含むと共に、副成分として希土類金属元素、Ｃｏ、IIIｂ族元素（Ｂ、Ａｌ、Ｇａ、Ｉｎ）、Ｓｉ、Ｃｒ、Ｍｏ、アルカリ金属元素（Ｋ、Ｒｂ、Ｃｓ）及びアルカリ土類金属元素（Ｍｇ、Ｃａ、Ｓｒ、Ｂａ）等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、バリスタ層は、副成分としてＰｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ、Ａｌ等を含んでいる。
【００２７】
本実施形態では、希土類金属として、Ｐｒを用いている。Ｐｒは、バリスタ特性を発現させるための材料となる。Ｐｒを用いる理由は、電圧非直線性に優れ、また、量産時での特性ばらつきが少ないためである。
【００２８】
本実施形態では、アルカリ土類金属元素として、Ｃａを用いている。Ｃａは、ＺｎＯ系バリスタ材料の焼結性を制御する、及び、耐湿性を向上するための材料となる。Ｃａを用いる理由は、電圧非直線性を改善するためである。
【００２９】
バリスタ層におけるＺｎＯの含有量は、特に限定されないが、バリスタ層を構成する全体の材料を１００質量％とした場合に、通常、９９．８〜６９．０質量％である。バリスタ層の厚みは、例えば５〜６０μｍ程度である。
【００３０】
バリスタ素体１１は、外表面側からアルカリ金属が拡散されており、バリスタ素体１１の外表面近傍の高抵抗化が図られている。バリスタ素体１１の外表面側からアルカリ金属が拡散されると、拡散されたアルカリ金属は、ＺｎＯの結晶内に固溶することとなる。これにより、ｎ型半導体としての性質を示すＺｎＯは、アルカリ金属によりドナーが減ぜられて、電気抵抗が大きくなる。また、アルカリ金属がＺｎＯの結晶粒界に存在することによっても、電気抵抗が大きくなると考えられる。本実施形態では、バリスタ素体１１に拡散させるアルカリ金属として、Ｌｉを用いている。
【００３１】
バリスタ素体１１には、それぞれ複数（本実施形態においては、２層ずつ）の第１の内部電極層２１及び第２の内部電極層３１が配置されている。第１の内部電極層２１と第２の内部電極層３１とは、互いの間に少なくとも一層のバリスタ層が介在するように配置されている。
【００３２】
各第１の内部電極層２１は、図３〜図５に示されるように、複数（本実施形態においては、２つ）の第１の内部電極２３をそれぞれ含んでいる。各第１の内部電極２３は、略矩形状を呈している。一の第１の内部電極２３は、バリスタ層を挟んで、少なくともその一部が後述する一の第２の内部電極３３と対向している。同じ第１の内部電極層２１に含まれる第１の内部電極２３は、バリスタ層の積層方向（以下、単に「積層方向」と称する。）に平行な側面から所定の間隔を有すると共に、互いに電気的に絶縁されるように所定の間隔を有してそれぞれ位置する。各第１の内部電極２３は、その一端が第１の主面１３に臨むように該第１の主面１３に引き出されている。
【００３３】
各第２の内部電極層３１は、図３〜図５に示されるように、複数（本実施形態においては、２つ）の第２の内部電極３３をそれぞれ含んでいる。各第２の内部電極３３は、略矩形状を呈している。一の第２の内部電極３３は、バリスタ層を挟んで、少なくともその一部が一の第１の内部電極２３と対向している。同じ第２の内部電極層３１に含まれる第２の内部電極３３は、第１の内部電極２３と同様に、積層方向に平行な側面から所定の間隔を有すると共に、互いに電気的に絶縁されるように所定の間隔を有してそれぞれ位置する。各第２の内部電極３３は、その一端が第２の主面１５に臨むように該第２の主面１５に引き出されている。
【００３４】
第１の内部電極２３と第２の内部電極３３とは、上述したように、少なくともその一部同士が互いに対向するようにバリスタ素体１１内に配置されている。これにより、積層型チップバリスタ１では、少なくともその一部同士が互いに対向するようにバリスタ素体１１内に配置された第１及び第２の内部電極２３，３３を含む内部電極対が複数（本実施形態においては、４つ）備えられることとなる。
【００３５】
第１の内部電極２３及び第２の内部電極３３は、導電材を含んでいる。第１の内部電極２３及び第２の内部電極３３に含まれる導電材としては、特に限定されないが、Ｐｄ又はＡｇ−Ｐｄ合金又はＡｇからなることが好ましい。第１の内部電極２３及び第２の内部電極３３の厚みは、例えば０．５〜５μｍ程度である。
【００３６】
第１の主面１３及び第２の主面１５は、積層方向に平行な方向で且つ第１及び第２の内部電極２３，３３に垂直な方向に伸びている。なお、積層方向は、第１の内部電極２３と第２の内部電極３３との対向方向と平行な方向であり、第１及び第２の内部電極２３，３３に垂直な方向である。
【００３７】
各接続導体４１は、図３及び図５にも示されるように、４つの内部電極対のうち、積層方向に並んで位置する２つの内部電極対に含まれる各第１の内部電極２３の第１の主面１３に引き出される部分を覆うように、第１の主面１３上に配置されている。第１の内部電極２３の第１の主面１３に引き出される部分は、対応する接続導体４１に物理的且つ電気的に接続されている。これにより、接続導体４１は、積層方向に並んで位置する２つの内部電極対に含まれる各第１の内部電極２３同士を電気的に接続することとなる。
【００３８】
各接続導体４１は、略矩形状（本実施形態では、略長方形状）を呈している。接続導体４１は、例えば、その長辺の長さが０．８ｍｍ程度に設定され、その短辺の長さが０．４ｍｍ程度に設定され、その厚みが２μｍ程度に設定されている。接続導体４１の長辺方向は、積層方向に平行である。
【００３９】
接続導体４１は、Ｐｔを含んでいる。接続導体４１は、後述するように導電性ペーストが焼き付けられることにより形成されている。導電性ペーストには、Ｐｔ粒子を主成分とする金属粉末に、ガラスフリット、有機バインダ及び有機溶剤を混合したものが用いられている。
【００４０】
各端子電極５１は、図２及び図４に示されるように、第２の主面１５上に、各第２の内部電極３３に対応して設けられており、ｎ行ｎ列（パラメータｎは、２以上の偶数とする）に二次元配列されている。本実施形態では、端子電極５１は２行２列に２次元配列されている。端子電極５１は、略矩形状（本実施形態では、略正方形状）を呈している。端子電極５１は、例えば、各一辺の長さが０．４ｍｍ程度に設定され、厚みが２μｍ程度に設定されている。
【００４１】
各端子電極５１は、図３及び図５にも示されるように、対応する第２の内部電極３３の第２の主面１５に引き出される部分を覆うように、第２の主面１５上に配置されている。第２の内部電極３３の第２の主面１５に引き出される部分は、対応する端子電極５１に物理的且つ電気的に接続されている。これにより、端子電極５１は、対応する第２の内部電極３３にそれぞれ電気的に接続されることとなる。
【００４２】
端子電極５１は、Ｐｔを含んでいる。端子電極５１は、後述するように導電性ペーストが焼き付けられることにより形成されている。導電性ペーストには、Ｐｔ粒子を主成分とする金属粉末に、ガラスフリット、有機バインダ及び有機溶剤を混合したものが用いられている。各端子電極５１には、はんだパンプ５３が配置されている。
【００４３】
第１の内部電極２３と第２の内部電極３３とは、上述したように、積層方向から見て少なくともその一部同士が互いに対向して、重なるように位置している。したがって、バリスタ層における第１の内部電極２３と第２の内部電極３３とに重なる領域、すなわち、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域がバリスタ特性を発現する領域として機能する。
【００４４】
上述した構成を有する積層型チップバリスタ１においては、図６に示されるように、直列接続される二つのバリスタＢが、二組含まれることとなる。各バリスタＢは、第１の内部電極２３と、第２の内部電極３３と、バリスタ層における第１及び第２の内部電極２３，３３に重なる領域とにより構成される。
【００４５】
接続導体４１の長辺方向は、上述したように、積層方向に略平行である、すなわち、接続導体４１は積層方向に伸びるように配置されている。また、直列接続される二つのバリスタＢの一方の端子電極５１と他方の端子電極５１とは、積層方向に並置されている。したがって、接続導体４１の長辺方向に並置されることとなる一対の端子電極５１の間に、直列接続された２つのバリスタＢが存在することとなる。
【００４６】
続いて、図７及び図８を参照して、上述した構成を有する積層型チップバリスタ１の製造過程について説明する。図７は、第１実施形態に係る積層型チップバリスタの製造過程を説明するためのフロー図である。図８は、第１実施形態に係る積層型チップバリスタの製造過程を説明するための図である。
【００４７】
まず、バリスタ層を構成する主成分であるＺｎＯと、Ｐｒ、Ｃｏ、Ｃｒ、Ｃａ、Ｓｉ、Ｋ及びＡｌの金属又は酸化物等の微量添加物とを所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調整する（ステップＳ１０１）。その後、このバリスタ材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて２０時間程度混合・粉砕を行ってスラリーを得る。
【００４８】
このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ３０μｍ程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る（ステップＳ１０３）。
【００４９】
次に、グリーンシートに、第１の内部電極２３に対応する電極部分を複数（後述する分割チップ数に対応する数）形成する（ステップＳ１０５）。同様にして、異なるグリーンシートに、第２の内部電極３３に対応する電極部分を複数（後述する分割チップ数に対応する数）形成する（ステップＳ１０５）。第１及び第２の内部電極２３，３３に対応する電極部分は、Ｐｄ粒子を主成分とする金属粉末、有機バインダ及び有機溶剤を混合した導電性ペーストをスクリーン印刷等の印刷法にて印刷し、乾燥させることにより形成する。
【００５０】
次に、電極部分が形成された各グリーンシートと、電極部分が形成されていないグリーンシートとを所定の順序で重ねてシート積層体を形成する（ステップＳ１０７）。こうして得られたシート積層体を、例えば、チップ単位に切断して、分割された複数のグリーン体ＬＳ１（図８参照）を得る（ステップＳ１０９）。得られたグリーン体ＬＳ１では、第１の内部電極２３に対応する電極部分ＥＬ１が形成されたグリーンシートＧＳ１と、第２の内部電極３３に対応する電極部分ＥＬ２が形成されたグリーンシートＧＳ２と、電極部分ＥＬ１，ＥＬ２が形成されていないグリーンシートＧＳ３とが順次積層されている。なお、電極部分ＥＬ１，ＥＬ２が形成されていないグリーンシートＧＳ３は、必要に応じて、それぞれの箇所において複数枚ずつ積層してもよい。
【００５１】
次に、グリーン体ＬＳ１に、１８０〜４００℃、０．５〜２４時間程度の加熱処理を実施して脱バインダを行った後、さらに、８５０〜１４００℃、０．５〜８時間程度の焼成を行い（ステップＳ１１１）、バリスタ素体１１を得る。この焼成によって、グリーン体ＬＳ１におけるグリーンシートＧＳ１〜ＧＳ３はバリスタ層となる。電極部分ＥＬ１は、第１の内部電極２３となる。電極部分ＥＬ２は、第２の内部電極３３となる。
【００５２】
次に、バリスタ素体１１の外表面からＬｉを拡散させる（ステップＳ１１３）。ここでは、まず、得られたバリスタ素体１１の表面にＬｉ化合物を付着させる。Ｌｉ化合物の付着には、密閉回転ポットを用いることができる。Ｌｉ化合物としては、特に限定されないが、熱処理することにより、Ｌｉがバリスタ素体１１の外表面から内部に拡散できる化合物であり、Ｌｉの酸化物、水酸化物、塩化物、硝酸塩、硼酸塩、炭酸塩及び蓚酸塩等が用いられる。
【００５３】
そして、このＬｉ化合物が付着しているバリスタ素体１１を電気炉で、所定の温度及び時間で熱処理する。この結果、Ｌｉ化合物からＬｉがバリスタ素体１１の外表面からバリスタ素体１１内に拡散する。好ましい熱処理温度は、７００〜１１００℃であり、熱処理雰囲気は大気である。また、熱処理時間（保持時間）は、好ましくは１０分〜４時間である。
【００５４】
次に、バリスタ素体１１の外表面に、接続導体４１及び端子電極５１を形成する（ステップＳ１１５）。ここでは、バリスタ素体１１の第１の主面１３上に、対応する第１の内部電極２３に接するように導電性ペーストをスクリーン印刷工法にて印刷した後、乾燥させることによって、接続導体４１に対応する導体部分を形成する。また、バリスタ素体１１の第２の主面１５上に、対応する第２の内部電極３３に接するように導電性ペーストをスクリーン印刷工法にて印刷した後、乾燥させることによって、端子電極５１に対応する電極部分を形成する。そして、形成した電極部分（導電性ペースト）を電極材質に応じて５００〜１１００℃で焼き付けて、接続導体４１及び端子電極５１が形成されたバリスタ素体１１を得る。接続導体４１及び端子電極５１用の導電性ペーストには、上述したように、Ｐｔ粒子を主成分とする金属粉末に、ガラスフリット、有機バインダ及び有機溶剤を混合したものを用いることができる。接続導体４１及び端子電極５１用の導電性ペーストに用いられるガラスフリットは、Ｂ、Ｂｉ、Ａｌ、Ｓｉ、Ｓｒ、Ｂａ、Ｐｒ、Ｚｎ等を少なくとも１種以上含む。
【００５５】
上述した過程を経ることにより、積層型チップバリスタ１が得られる。なお、はんだパンプ５３の形成方法については、既存の形成方法を利用することができ、ここでの説明を省略する。
【００５６】
シート積層体の形成方法については、本出願による先願である特願２００５−２０１９６３号の明細書に記載された集合基板の製造方法を用いるようにしてもよい。この場合、シート積層体（集合基板）を複数のグリーン体ＬＳ２に分割して焼成することなく、接続導体４１及び端子電極５１用の導電性ペーストを付与することができる。
【００５７】
以上のように、第１実施形態によれば、複数の端子電極５１がバリスタ素体１１の第２の主面１５に配置されているので、該第２の主面１５を実装部品（例えば、電子部品や実装基板等）に対向させた状態で積層型チップバリスタ１を実装させることができ、ＢＧＡパッケージに対応させた構成が実現されることとなる。接続導体４１が、積層方向に並んで位置する２つの内部電極対に含まれる各第１の内部電極２３同士を電気的に接続するように第１の主面１５に配置されているので、バリスタ素体１１には、接続導体４１に対応する位置にバリスタＢとして機能する領域が存在することとなる。したがって、接続導体４１が積層型チップバリスタ１の実装方向を識別するためのマークとして機能することとなり、積層型チップバリスタ１を適切且つ容易に実装することができる。
【００５８】
バリスタ素体１１が、第１及び第２の主面１３，１５に垂直な方向から見て、正方形状である場合、バリスタ素体１１の外形形状に基づいて該積層型チップバリスタ１の実装方向を識別することは困難であるので、特に効果的である。
【００５９】
また、本実施形態によれば、積層型チップバリスタ１の実装方向を識別するためのマークをバリスタ素体１１に新たに設ける必要がなく、積層型チップバリスタ１の製造コストが嵩むことはない。
【００６０】
ところで、積層型チップバリスタ１では、バリスタ素体１１の外表面からＬｉが拡散されているので、図９に示されるように、バリスタ素体１１の外表面近傍のＬｉが拡散された領域１１ａは、電気抵抗が極めて高く、実質的に電気的に絶縁された状態となる。すなわち、バリスタ素体１１における隣り合う二つの端子電極５１間の領域が、実質的に電気的に絶縁された状態となり、該領域にはバリスタ特性が生じ難い。このため、バリスタ素体１１における隣り合う二つの端子電極５１間の領域のバリスタ電圧が、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域のバリスタ電圧よりも極めて高くなる。
【００６１】
また、バリスタ素体１１における二つの接続導体４１間の領域が、実質的に電気的に絶縁された状態となり、該領域にはバリスタ特性が生じ難い。このため、バリスタ素体１１における二つの接続導体４１間の領域のバリスタ電圧が、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域のバリスタ電圧よりも極めて高くなる。
【００６２】
このように、積層型チップバリスタ１では、バリスタ素体１１における隣り合う二つの端子電極５１間の領域及びバリスタ素体１１における二つの接続導体４１間の領域にバリスタ特性が生じ難くなる。また、バリスタ素体１１における隣り合う二つの端子電極５１間の領域及びバリスタ素体１１における二つの接続導体４１間の領域にバリスタ特性が生じたとしても、そのバリスタ特性は、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域に生じるバリスタ特性に対して無視できる。これらの結果、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域以外においてバリスタ特性が生じてしまうのが抑制されることとなり、積層型チップバリスタ１は所望のバリスタ特性を得ることができる。
【００６３】
直列接続された二つのバリスタＢの一方の端子電極５１と他方の端子電極５１とに着目する。バリスタ素体１１における隣り合う二つの端子電極５１間の領域に生じるバリスタ特性は、ばらつきを有している。このため、バリスタ素体１１にＬｉが拡散されていない場合、このばらつきの影響をうけて、バリスタＢのバリスタ特性も、ばらつくこととなる。しかしながら、バリスタ素体１１にＬｉが拡散されることにより、上述したように、バリスタ素体１１における隣り合う二つの端子電極５１間の領域にはバリスタ特性が生じ難いがために、ばらつきも生じ難い。したがって、バリスタＢのバリスタ特性がばらつくようなことはない。
【００６４】
二組の、直列接続された二つのバリスタＢのうち一方の組の直列接続された二つのバリスタＢに、ＥＳＤ（Electrostatic Discharge：静電気放電）のようなサージ電圧が印加されると、一方の組における直列接続された二つのバリスタＢの端子電極５１と、他方の組における直列接続された二つのバリスタＢの端子電極５１との間にも電位差が生じてしまう。このため、これらの端子電極５１間に電界が発生する。同様にして、接続導体４１間にも電界が発生する。
【００６５】
一方の組における直列接続された二つのバリスタＢの端子電極５１と、他方の組における直列接続された二つのバリスタＢの端子電極５１とに着目する。バリスタ素体１１における隣り合う二つの端子電極５１間の領域に生じるバリスタ特性は、ばらつきを有すると共に、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域に生じるバリスタ特性に対して無視できない。このため、バリスタ素体１１にＬｉが拡散されていない場合、バリスタ素体１１における上述した二つの端子電極５１間の領域にバリスタ特性が生じてしまい、一方の組における直列接続された二つのバリスタＢと他方の組における直列接続された二つのバリスタＢとの間でクロストークが生じることとなる。しかしながら、バリスタ素体１１にＬｉが拡散されることにより、上述したように、バリスタ素体１１における上述した二つの端子電極５１間の領域にはバリスタ特性が生じ難いがために、上記クロストークが生じることはない。
【００６６】
接続導体４１同士に着目する。バリスタ素体１１における二つの接続導体４１間の領域に生じるバリスタ特性は、ばらつきを有すると共に、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域に生じるバリスタ特性に対して無視できない。このため、バリスタ素体１１にＬｉが拡散されていない場合、バリスタ素体１１における二つの接続導体４１間の領域にバリスタ特性が生じてしまい、一方の組における直列接続された二つのバリスタＢと他方の組における直列接続された二つのバリスタＢとの間でクロストークが生じることとなる。しかしながら、バリスタ素体１１にＬｉが拡散されることにより、上述したように、バリスタ素体１１における二つの接続導体４１間の領域にはバリスタ特性が生じ難いがために、上記クロストークが生じることはない。
【００６７】
これらの結果、バリスタＢ（積層型チップバリスタ１）は所望のバリスタ特性を得ることができる。
【００６８】
第１実施形態では、上述したように、バリスタ素体１１における隣り合う二つの端子電極５１間の領域及びバリスタ素体１１における二つの接続導体４１間の領域にバリスタ特性が生じ難くなるので、積層型チップバリスタ１のＥＳＤに対する耐量、いわゆるＥＳＤ耐量も大きくなる。また、バリスタ素体１１の外表面近傍のＬｉが拡散された領域１１ａの電気抵抗が極めて高いことから、バリスタ素体１１における隣り合う二つの端子電極５１間の漏洩電流及びバリスタ素体１１における二つの接続導体４１間の漏洩電流が生じ難くなり、積層型チップバリスタ１の漏洩電流が減少する。
【００６９】
第１実施形態では、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域のバリスタ電圧よりも高いバリスタ電圧を有する領域が、外表面（第１の主面１３及び第２の主面１５）側からＬｉが拡散されることにより形成されている。これにより、バリスタ素体１１における隣り合う二つの端子電極５１間の領域のバリスタ電圧、及び、バリスタ素体１１における二つの接続導体４１間の領域のバリスタ電圧を、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域のバリスタ電圧よりも容易に高くすることができる。
【００７０】
第１実施形態では、アルカリ金属としてＬｉをバリスタ素体１１に拡散させている。Ｌｉは、イオン半径が比較的小さく、ＺｎＯの結晶内に固溶し易い。このため、確実に、バリスタ素体１１における隣り合う二つの端子電極５１間の領域を実質的に電気的に絶縁された状態とすることができる。
【００７１】
第１実施形態では、バリスタ素体１１が、バリスタ特性を発現するための副成分として希土類金属、特にＰｒを含んでいる。希土類金属を含むと、バリスタ素体１１は緻密化された組織体となる。このため、Ｌｉは、バリスタ素体１１の外表面から深い部分まで拡散し難く、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域にまで至ることはない。この結果、拡散されたＬｉが、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域に生じるバリスタ特性に対して影響を及ぼしてしまうのを防ぐことができる。
【００７２】
更に、第１実施形態では、バリスタ素体１１がＰｒ及びＣａを含むと共に、接続導体４１及び端子電極５１用の導電性ペーストがＰｔを含んでおり、バリスタ素体１１上に接続導体４１及び端子電極５１用の導電性ペーストを塗布し、焼き付けることにより、接続導体４１及び端子電極５１を形成している。これにより、バリスタ素体１１と接続導体４１及び端子電極５１との接合強度を向上させることができる。
【００７３】
バリスタ素体１１と接続導体４１及び端子電極５１との接合強度が向上するという効果は、導電性ペーストの焼き付け時における、次のような事象に起因するものと考えられる。バリスタ素体１１に導電性ペーストを焼き付ける際に、バリスタ素体１１に含まれるＰｒ及びＣａがバリスタ素体１１の表面近傍、すなわちバリスタ素体１１と導電性ペーストとの界面近傍に移動する。そして、バリスタ素体１１と導電性ペーストとの界面近傍に移動したＰｒ及びＣａと導電性ペーストに含まれるＰｔとが相互拡散する。Ｐｒ及びＣａとＰｔとが相互拡散するとき、バリスタ素体１１と接続導体４１及び端子電極５１との界面近傍（界面も含む）に、ＰｒとＰｔとの化合物及びＣａとＰｔとの化合物が形成されることがある。これらの化合物によりアンカー効果が生じ、バリスタ素体１１と接続導体４１及び端子電極５１との接合強度が向上する。
【００７４】
Ｐｔを含む端子電極５１は、主として積層型チップバリスタ１をはんだリフローにより外部基板等に実装する際に好適であり、耐はんだ喰われ性及びはんだ付け性を向上することができる。
【００７５】
（第２実施形態）
次に、図１０〜図１４を参照して、第２実施形態に係る積層型チップバリスタ２の構成を説明する。図１０は、第２実施形態に係る積層型チップバリスタを示す、バリスタ素体の第１の主面側から見た斜視図である。図１１は、第２実施形態に係る積層型チップバリスタを示す、バリスタ素体の第２の主面側から見た斜視図である。図１２は、図１０のXII−XII線に沿った断面構成を説明するための図である。図１３は、図１２のXIII−XIII線に沿った断面構成を説明するための断面図である。図１４は、図１３のXIIII−XIIII線に沿った断面構成を説明するための断面図である。
【００７６】
積層型チップバリスタ２は、図１０〜図１４に示されるように、バリスタ素体１１、複数（本実施形態においては、２つ）の接続導体４１、複数（本実施形態においては、４つ）の端子電極５１を備えている。バリスタ素体１１は、外表面側からＬｉが拡散されている。
【００７７】
バリスタ素体１１には、複数（本実施形態においては、４層）の導体層１２０Ａ〜１２０Ｄが配されている。導体層１２０Ａと導体層１２０Ｂとの間には、少なくとも一層のバリスタ層が介在するように配されており、導体層１２０Ｃと導体層１２０Ｄとの間には、少なくとも一層のバリスタ層が介在するように配されている。
【００７８】
導体層１２０Ａ及び導体層１２０Ｃは、図１２〜図１４に示されるように、第１の内部電極１２１及び内部導体１２５をそれぞれ１つずつ含んでいる。導体層１２０Ａ及び導体層１２０Ｃにおいては、第１の内部電極１２１及び内部導体１２５が、それぞれ積層方向に平行な側面から所定の間隔を有すると共に、互いに電気的に絶縁されるように所定の間隔を有して配置されている。
【００７９】
一方、導体層１２０Ｂ及び導体層１２０Ｄは、図１２〜図１４に示されるように、第２の内部電極１２３及び内部導体１２５をそれぞれ１つずつ含んでいる。導体層１２０Ｂ及び導体層１２０Ｄにおいては、第２の内部電極１２３及び内部導体１２５が、それぞれ積層方向に平行な側面から所定の間隔を有すると共に、互いに電気的に絶縁されるように所定の間隔を有して配置されている。
【００８０】
なお、導体層１２０Ａの第１の内部電極１２１、導体層１２０Ｂの第２の内部電極１２３及び導体層１２０Ｃ，１２０Ｄの各内部導体１２５は、積層方向から見たときに重なり合うように、バリスタ層上に配置されている。また、導体層１２０Ａ，１２０Ｂの各内部導体１２５、導体層１２０Ｃの第１の内部電極１２１及び導体層１２０Ｄの第２の内部電極１２３は、積層方向から見たときに重なり合うように、バリスタ層上に配置されている。従って、後述する内部電極対１３１と内部導体対１３２とが、バリスタ素体１１内において積層方向に並んで位置すると共に積層方向に対して略垂直方向に並んで位置している。
【００８１】
各第１の内部電極１２１は、略矩形状を呈している。各第１の内部電極１２１は、その一端が第１の主面１３に臨むように第１の主面１３に引き出されている。導体層１２０Ａにおける第１の内部電極１２１は、バリスタ層を挟んで、少なくともその一部が導体層１２０Ｂにおける第２の内部電極１２３と対向している。導体層１２０Ｃにおける第１の内部電極１２１は、バリスタ層を挟んで、少なくともその一部が導体層１２０Ｄにおける第２の内部電極１２３と対向している。
【００８２】
各第２の内部電極１２３は、略矩形状を呈している。各第２の内部電極１２３は、その一端が第２の主面１５に臨むように第２の主面１５に引き出されている。導体層１２０Ｂにおける第２の内部電極１２３は、バリスタ層を挟んで、少なくともその一部が導体層１２０Ａにおける第１の内部電極１２１と対向しており、導体層１２０Ｄにおける第２の内部電極１２３は、バリスタ層を挟んで、少なくともその一部が導体層１２０Ｃにおける第１の内部電極１２１と対向している。
【００８３】
第１の内部電極１２１と第２の内部電極１２３とは、上述したように、少なくともその一部同士が互いに対向するようにバリスタ素体１１内に配されている。これにより、積層型チップバリスタ２では、少なくともその一部同士が互いに対向するようにバリスタ素体１１内に配された第１及び第２の内部電極１２１，１２３を含む内部電極対１３１が、複数（本実施形態においては、２つ）備えられることとなる。従って、バリスタ層における第１の内部電極１２１と第２の内部電極１２３とが重なる領域、すなわち、すなわち、バリスタ素体１１における第１の内部電極１２１と第２の内部電極１２３との間の領域が、バリスタ特性を発現する領域として機能する。
【００８４】
各内部導体１２５は、略矩形状を呈している。各内部導体１２５は、その一端が第１の主面１３に臨むように第１の主面１３に引き出されており、その他端が第２の主面１５に臨むように該第２の主面１５に引き出されている。本実施形態においては、導体層１２０Ａ，２０Ｂにおける各内部導体１２５同士が互いに対向するようにバリスタ素体１１内に配され、導体層１２０Ｃ，１２０Ｄにおける各内部導体１２５同士が互いに対向するようにバリスタ素体１１内に配されている。これにより、積層型チップバリスタ２では、バリスタ素体１１内に配された一対の内部導体１２５（内部導体対１３２）が、複数（本実施形態においては、２つ）備えられることとなる。
【００８５】
第１及び第２の内部電極１２１，１２３並びに内部導体１２５は、導電材を含んでいる。第１及び第２の内部電極１２１，１２３並びに内部導体１２５に含まれる導電材としては、特に限定されないが、Ｐｄ又はＡｇ−Ｐｄ合金からなることが好ましい。第１及び第２の内部電極１２１，１２３並びに内部導体１２５の厚みは、それぞれ例えば０．５〜５μｍ程度とすることができる。
【００８６】
ここで、第１の主面１３及び第２の主面１５は、積層方向に沿う方向（本実施形態では、平行な方向）で且つ第１及び第２の内部電極１２１，１２３並びに内部導体１２５と交差する方向（本実施形態では、直交する方向）に拡がっている。なお、積層方向は、第１の内部電極１２１と第２の内部電極１２３との対向方向（内部導体１２５同士の対向方向）と平行な方向であり、第１及び第２の内部電極１２１，１２３並びに内部導体１２５と直交する方向である。
【００８７】
各接続導体４１は、図１２及び図１４にも示されるように、バリスタ素体１１内において積層方向に並んで配置された内部電極対１３１と内部電極対１３２とのうち、内部電極対１３１に含まれる第１の内部電極１２１及び内部電極対１３２に含まれる各内部導体１２５の第１の主面１３に引き出される各部分を覆うように、第１の主面１３上にそれぞれ配置されている。第１の内部電極１２１及び各内部導体１２５の第１の主面１３に引き出される各部分は、対応する接続導体４１に物理的且つ電気的に接続されている。これにより、各接続導体４１は、積層方向に並んで位置する第１の内部電極１２１及び各内部導体１２５を電気的に接続することとなる。
【００８８】
端子電極５１は、本実施形態において、２つの第１の端子電極１５１と２つの第２の端子電極１５２とを有している。
【００８９】
各第１の端子電極１５１は、図１２及び図１４にも示されているように、対応する第２の内部電極１２３の第２の主面１５に引き出される部分を覆うように、第２の主面１５上にそれぞれ配置されている。第２の内部電極１２３の第２の主面１５に引き出される部分は、対応する第１の端子電極１５１に物理的且つ電気的に接続されている。これにより、第１の端子電極１５１は、対応する第２の内部電極１２３とそれぞれ電気的に接続されることとなる。
【００９０】
一方、各第２の端子電極１５２は、図１２及び図１４にも示されるように、対応する内部導体対１３２に含まれる各内部導体１２５の第２の主面１５に引き出される部分を覆うように、第２の主面１５上にそれぞれ配置されている。内部導体１２５の第２の主面１５に引き出される部分は、対応する第２の端子電極１５２に物理的且つ電気的に接続されている。これにより、第２の端子電極１５２は、対応する内部導体対１３２に含まれる各内部導体１２５とそれぞれ電気的に接続されることとなる。
【００９１】
ここで、上述したように、内部電極対１３１と内部導体対１３２とが、バリスタ素体１１内において積層方向に並んで位置すると共に積層方向に対して略垂直方向に並んで位置している。そのため、内部電極対１３１に含まれる第２の内部電極１２３と電気的に接続される第１の端子電極１５１及び内部導体対１３２に含まれる各内部導体１２５と電気的に接続される第２の端子電極１５２についても、積層方向に並んで位置すると共に積層方向に対して略垂直方向に並んで位置するように第２の主面１５上に配置されている。すなわち、第１及び第２の端子電極１５１，１５２が、行方向及び列方向に交互になるように配列されている。
【００９２】
上述した構成を有する積層型チップバリスタ２においては、図１５に示されるように、第１の端子電極１５１と第２の端子電極１５２とを接続するバリスタＢが、二組含まれることとなる。各バリスタＢは、第１の内部電極１２１と、第２の内部電極１２３と、バリスタ層における第１及び第２の内部電極１２１，１２３が重なる領域とにより構成されている。なお、接続導体４１が積層方向と略平行方向に延在しており、バリスタＢと電気的に接続されている第１及び第２の端子電極１５１，１５２が積層方向に並置されているため、各バリスタＢは、接続導体４１の長辺方向に並置されることとなる一対の第１及び第２の端子電極１５１，１５２の間に存在することとなる。
【００９３】
上述した構成を有する積層型チップバリスタ２は、積層型チップバリスタ１と同様な手順にて製造することができるので、積層型チップバリスタ２の製造過程の説明は省略する。
【００９４】
以上のように、第２実施形態においては、複数の第１及び第２の端子電極１５１，１５２がバリスタ素体１１の第２の主面１５上に配置されている。そのため、第２の主面１５を実装部品（例えば、電子部品や実装基板等）に対向させた状態で積層型チップバリスタ２を実装させることができ、ＢＧＡパッケージに対応させた構成が実現されることとなる。また、本実施形態においては、接続導体４１が、バリスタ素体１１内において積層方向に並んで配置された内部電極対１３１と内部導体対１３２とのうち、内部電極対１３１に含まれる第１の内部電極１２１と内部導体対１３２に含まれる各内部導体１２５とを電気的に接続するように第１の主面１３に配置されている。そのため、バリスタ素体１１には、接続導体４１に対応する位置にバリスタＢとして機能する領域が存在することとなる、従って、接続導体４１が積層型チップバリスタ２の実装方向を識別するためのマークとして機能することとなり、積層型チップバリスタ２を適切且つ容易に実装することが可能となる。
【００９５】
ところで、積層型チップバリスタ２では、上述したように、バリスタ素体１１の外表面からＬｉが拡散されているので、バリスタ素体１１の外表面近傍の領域は、電気抵抗が極めて高く、実質的に電気的に絶縁された状態となる。すなわち、バリスタ素体１１における隣り合う二つの端子電極１５１，１５２間の領域が、実質的に電気的に絶縁された状態となり、該領域にはバリスタ特性が生じ難い。このため、バリスタ素体１１における隣り合う二つの端子電極１５１，１５２間の領域のバリスタ電圧が、バリスタ素体１１における第１の内部電極１２１と第２の内部電極１２３との間の領域のバリスタ電圧よりも極めて高くなる。また、バリスタ素体１１における二つの接続導体４１間の領域のバリスタ電圧も、バリスタ素体１１における第１の内部電極２３と第２の内部電極３３との間の領域のバリスタ電圧よりも極めて高くなる。
【００９６】
このように、積層型チップバリスタ２では、バリスタ素体１１における隣り合う二つの端子電極１５１，１５２間の領域及びバリスタ素体１１における二つの接続導体４１間の領域にバリスタ特性が生じ難くなる。また、バリスタ素体１１における隣り合う二つの端子電極１５１，１５２間の領域及びバリスタ素体１１における二つの接続導体４１間の領域にバリスタ特性が生じたとしても、そのバリスタ特性は、バリスタ素体１１における第１の内部電極１２１と第２の内部電極１２３との間の領域に生じるバリスタ特性に対して無視できる。これらの結果、バリスタ素体１１における第１の内部電極１２１と第２の内部電極１２３との間の領域以外においてバリスタ特性が生じてしまうのが抑制されることとなり、積層型チップバリスタ２は所望のバリスタ特性を得ることができる。
【００９７】
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
【００９８】
本実施形態では、バリスタ素体１１に拡散させるアルカリ金属としてＬｉを用いているが、これに限られることなく、Ｎａ、Ｋ、Ｒｂ、又はＣｓを用いてもよい。
【００９９】
本実施形態では、バリスタ素体１１の全ての外表面からＬｉを拡散させているが、これに限られることなく、外部電極（接続導体４１及び端子電極５１，１５１，１５２）が形成された外表面（第１の主面１３及び第２の主面１５）のみから、Ｌｉを拡散させてもよい。また、バリスタ素体１１の外表面における隣り合う二つの外部電極間の領域からのみ、Ｌｉを拡散させてもよい。
【０１００】
本実施形態では、外部電極（接続導体４１及び端子電極５１，１５１，１５２）は印刷法（導電性ペーストを塗布し、焼き付ける）により形成されているが、これに限られない。外部電極（接続導体４１及び端子電極５１，１５１，１５２）は、めっき法、特に真空めっき法（真空蒸着法、スパッタリング法、イオンプレーティング法等）により形成されてもよい。
【０１０１】
本実施形態では、外部電極（接続導体４１及び端子電極５１，１５１，１５２）を形成する前に、バリスタ素体１１にＬｉを拡散させているが、これに限られない。外部電極（接続導体４１及び端子電極５１，１５１，１５２）を形成した後に、バリスタ素体１１にＬｉを拡散させてもよい。
【０１０２】
また、本実施形態では、端子電極５１，１５１，１５２上にはガラス層が形成されており、端子電極５１，１５１，１５２とはんだパンプ５３とはこのガラス層を介して接続されるとしてもよい。この場合、ガラス層は端子電極５１，１５１，１５２の少なくとも一部が露出するように形成される。ガラス層において、端子電極５１，１５１，１５２が露出する側の縁部には、端子電極５１，１５１，１５２に至る複数の貫通孔が形成されている。はんだパンプ５３は、端子電極５１，１５１，１５２の露出部分およびガラス層の上記縁部を覆うように位置しており、複数の貫通孔を通して端子電極５１，１５１，１５２と接続される。このようにして端子電極５１，１５１，１５２にはんだパンプ５３を接続することにより、端子電極５１，１５１，１５２とはんだパンプ５３との接合強度を向上することが可能となる。
【実施例】
【０１０３】
以下、本発明を実施例により更に詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
【０１０４】
本実施例では、第１実施形態に係る積層型チップバリスタ１と同じ構成である積層型チップバリスタを作製し、直列接続された二つのバリスタＢの一方の端子電極５１と他方の端子電極５１との間でのバリスタ電圧（以下、バリスタ電圧Ｖ１ｌｉｎｅと称する）と、一方の組における直列接続された二つのバリスタＢの端子電極５１と他方の組における直列接続された二つのバリスタＢの端子電極５１との間でのバリスタ電圧（以下、バリスタ電圧Ｖ２ｌｉｎｅと称する）とを測定した。バリスタ電圧Ｖ１ｌｉｎｅとバリスタ電圧Ｖ２ｌｉｎｅとして、１ｍＡの電流を流した場合のバリスタ電圧Ｖ１ｍＡ（単位は、Ｖ）を測定した。
【０１０５】
バリスタ材料に関しては、純度９９．９％のＺｎＯ（９７．７２５モル％）に、Ｐｒ（０．５モル％）、Ｃｏ（１．５モル％）、Ａｌ（０．００５モル％）、Ｋ（０．０５モル％）、Ｃｒ（０．１モル％）、Ｃａ（０．１モル％）及びＳｉ（０．０２モル％）を添加して調製した。Ｌｉ拡散処理に関しては、得られたバリスタ素体１１を、Ｌｉ２ＣＯ３粉末（平均粒径：３μｍ）とともに、密閉回転ポットに入れて混合し、１個あたり１μｇのＬｉ２ＣＯ３の粉末を付着させた。なお、密閉回転ポットへのＬｉ２ＣＯ３粉末の投入量は、１個当り、０．０１μｇ〜１０ｍｇの範囲とした。熱処理温度は９００℃とし、熱処理時間は１０分とした。
【０１０６】
第１の内部電極２３と第２の内部電極３３との間隔Ｄｉ１を４０μｍに設定し、５４Ｖのバリスタ電圧Ｖ１ｍＡが得られるように積層型チップバリスタを設計した。二つの端子電極５１間の間隔Ｄｅ１及び二つの接続導体４１間の間隔Ｄｅ２が、２０μｍ、４０μｍ、８０μｍ、１２０μｍ、１６０μｍにそれぞれ設定された積層型チップバリスタを、Ｌｉ拡散処理を行なった場合と行なわなかった場合とでサンプルを各５個ずつ作製し、各サンプルのバリスタ電圧Ｖ１ｌｉｎｅとバリスタ電圧Ｖ２ｌｉｎｅとを測定した。測定結果を図１６に示す。なお、図１６において、“−”は、使用した測定機器（KEITHLEY2400  SOURCE  METER）の測定可能範囲（２００Ｖまで）を超えており、バリスタ電圧Ｖ２ｌｉｎｅを適正に測定することができなかったことを示している。
【０１０７】
図１６に示される測定結果において、Ｌｉ拡散を行わない積層型チップバリスタでは、ＣＶ（変動係数）が５％より大きくなり、バリスタ電圧Ｖ１ｌｉｎｅの各設計値に対するばらつきは大きい。これに対し、Ｌｉ拡散処理を行なった積層型チップバリスタでは、ＣＶが５％以下となり、バリスタ電圧Ｖ１ｌｉｎｅの設計値に対するばらつきは極めて小さい。判断基準を５％とした理由は、ＥＳＤ保護レベルが安定な回路設計および実用に適したバリスタ素子が供給できるからである。
【０１０８】
また、Ｌｉ拡散処理を行なわない積層型チップバリスタでは、バリスタ電圧Ｖ２ｌｉｎｅを測定することができた。この結果から、一方の組における直列接続された二つのバリスタＢの端子電極５１と他方の組における直列接続された二つのバリスタＢの端子電極５１との間の領域にバリスタ特性が生じていることが理解できる。これに対し、Ｌｉ拡散処理を行なった積層型チップバリスタでは、バリスタ電圧Ｖ２ｌｉｎｅは上記測定可能範囲を超えており、測定することができなかった。この結果から、一方の組における直列接続された二つのバリスタＢの端子電極５１と他方の組における直列接続された二つのバリスタＢの端子電極５１との間の領域にバリスタ特性が実質的に生じていないことが理解できる。
【０１０９】
以上のことから、本発明の有効性が確認された。
【図面の簡単な説明】
【０１１０】
【図１】第１実施形態に係る積層型チップバリスタを示す斜視図である。
【図２】第１実施形態に係る積層型チップバリスタを示す斜視図である。
【図３】図１のIII−III線に沿った断面構成を説明するための図である。
【図４】図３のIV−IV線に沿った断面構成を説明するための図である。
【図５】図４のV−V線に沿った断面構成を説明するための図である。
【図６】第１実施形態に係る積層型チップバリスタの等価回路を説明するための図である。
【図７】第１実施形態に係る積層型チップバリスタの製造過程を説明するためのフロー図である。
【図８】第１実施形態に係る積層型チップバリスタの製造過程を説明するための図である。
【図９】第１実施形態に係る積層型チップバリスタの構成を説明するための模式図である。
【図１０】第２実施形態に係る積層型チップバリスタを示す斜視図である。
【図１１】第２実施形態に係る積層型チップバリスタを示す斜視図である。
【図１２】図１０のXII−XII線に沿った断面構成を説明するための図である。
【図１３】図１２のXIII−XIII線に沿った断面構成を説明するための断面図である。
【図１４】図１３のXIIII−XIIII線に沿った断面構成を説明するための断面図である。
【図１５】第２実施形態に係る積層型チップバリスタの等価回路を説明するための図である。
【図１６】実施例におけるバリスタ電圧の測定結果を示す図表である。
【符号の説明】
【０１１１】
１，２…積層型チップバリスタ、１１…バリスタ素体、１１ａ…Ｌｉが拡散された領域、１３…第１の主面、１５…第２の主面、２３…第１の内部電極、３３…第２の内部電極、４１…接続導体、５１…端子電極、１２１…第１の内部電極、１２３…第２の内部電極、１５１…第１の端子電極、１５２…第２の端子電極。
【図１】
2008091441.tif 000003
【図２】
2008091441.tif 000004
【図３】
2008091441.tif 000005
【図４】
2008091441.tif 000006
【図５】
2008091441.tif 000007
【図６】
2008091441.tif 000008
【図７】
2008091441.tif 000009
【図８】
2008091441.tif 000010
【図９】
2008091441.tif 000011
【図１０】
2008091441.tif 000012
【図１１】
2008091441.tif 000013
【図１２】
2008091441.tif 000014
【図１３】
2008091441.tif 000015
【図１４】
2008091441.tif 000016
【図１５】
2008091441.tif 000017
【図１６】
2008091441.tif 000018