(57)【要約】【課題】リーク電流を抑制すると共に小型化が可能である液晶表示装置を提供する。【解決手段】石英基板２０にＷｓｉ層２１及びＳｉＯ２層２２を介して、チャネル領域６ソース領域７、データライン側ＬＤＤ領域８、ドレイン領域９及び画素電極側ＬＤＤ領域１０を有する薄膜トランジスタ素子を形成するにあたって、データライン側ＬＤＤ領域及び画素電極側ＬＤＤ領域の一部をＳｉＯ２層で形成した凸部１１の側面に形成する。【選択図】図１
2008288496.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された画素電極と、該画素電極に接続された第１のソース若しくはドレイン領域、ビデオ信号に接続された第２のソース若しくはドレイン領域、前記第１のソース若しくはドレイン領域とチャネル領域との間に形成された前記第１のソース若しくはドレイン領域と同一導電型であると共に前記第１のソース若しくはドレイン領域よりも高抵抗である第１の高抵抗領域及び前記第２のソース若しくはドレイン領域とチャネル領域との間に形成された前記第２のソース若しくはドレイン領域と同一導電型であると共に前記第２のソース若しくはドレイン領域よりも高抵抗である第２の高抵抗領域を有する薄膜トランジスタ素子が形成されたＴＦＴ基板と、
該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、
前記ＴＦＴ基板と前記対向基板との間隙内に保持された液晶とを備える液晶表示装置において、
前記第１の高抵抗領域若しくは前記第２の高抵抗領域の少なくとも一方の領域の少なくとも一部の領域が、前記ＴＦＴ基板に設けられた凹部若しくは凸部の側面に形成された
ことを特徴とする液晶表示装置。
【請求項２】
前記第１の高抵抗領域及び前記第２の高抵抗領域の少なくとも一部の領域が、前記ＴＦＴ基板に設けられた凹部若しくは凸部の側面に形成された
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記第１の高抵抗領域及び前記第２の高抵抗領域が、前記ＴＦＴ基板に設けられた凹部若しくは凸部の側面に形成された
ことを特徴とする請求項１に記載の液晶表示装置。
【請求項４】
マトリクス状に配置された画素電極と、該画素電極に接続された第１のソース若しくはドレイン領域、ビデオ信号に接続された第２のソース若しくはドレイン領域、前記第１のソース若しくはドレイン領域とチャネル領域との間に形成された前記第１のソース若しくはドレイン領域と同一導電型であると共に前記第１のソース若しくはドレイン領域よりも高抵抗である第１の高抵抗領域及び前記第２のソース若しくはドレイン領域とチャネル領域との間に形成された前記第２のソース若しくはドレイン領域と同一導電型であると共に前記第２のソース若しくはドレイン領域よりも高抵抗である第２の高抵抗領域を有する薄膜トランジスタ素子が形成されたＴＦＴ基板と、
該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、
前記ＴＦＴ基板と前記対向基板との間隙内に保持された液晶とを備える液晶表示装置の製造方法において、
ＴＦＴ基板に凹部若しくは凸部を形成する工程と、
前記第１の高抵抗領域若しくは前記第２の高抵抗領域の少なくとも一方の領域の少なくとも一部の領域を前記凹部若しくは凸部の側面に形成する工程とを備える
ことを特徴とする液晶表示装置の製造方法。
【請求項５】
マトリクス状に配置された画素電極と、該画素電極に接続された第１のソース若しくはドレイン領域、ビデオ信号に接続された第２のソース若しくはドレイン領域、前記第１のソース若しくはドレイン領域とチャネル領域との間に形成された前記第１のソース若しくはドレイン領域と同一導電型であると共に前記第１のソース若しくはドレイン領域よりも高抵抗である第１の高抵抗領域及び前記第２のソース若しくはドレイン領域とチャネル領域との間に形成された前記第２のソース若しくはドレイン領域と同一導電型であると共に前記第２のソース若しくはドレイン領域よりも高抵抗である第２の高抵抗領域を有する薄膜トランジスタ素子が形成されたＴＦＴ基板と、
該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、
前記ＴＦＴ基板と前記対向基板との間隙内に保持された液晶とを有する液晶表示装置を備え、
該液晶表示装置によって変調された光を用いて映像表示を行なう映像表示装置において、
前記第１の高抵抗領域若しくは前記第２の高抵抗領域の少なくとも一方の領域の少なくとも一部の領域が、前記ＴＦＴ基板に設けられた凹部若しくは凸部の側面に形成された
ことを特徴とする映像表示装置。
【請求項６】
前記第１の高抵抗領域及び前記第２の高抵抗領域の少なくとも一部の領域が、前記ＴＦＴ基板に設けられた凹部若しくは凸部の側面に形成された
ことを特徴とする請求項５に記載の映像表示装置。
【請求項７】
前記第１の高抵抗領域及び前記第２の高抵抗領域が、前記ＴＦＴ基板に設けられた凹部若しくは凸部の側面に形成された
ことを特徴とする請求項５に記載の映像表示装置。
【請求項８】
マトリクス状に配置された画素電極と、該画素電極に接続された第１のソース若しくはドレイン領域、ビデオ信号に接続された第２のソース若しくはドレイン領域、前記第１のソース若しくはドレイン領域とチャネル領域との間に形成された前記第１のソース若しくはドレイン領域と同一導電型であると共に前記第１のソース若しくはドレイン領域よりも高抵抗である第１の高抵抗領域及び前記第２のソース若しくはドレイン領域とチャネル領域との間に形成された前記第２のソース若しくはドレイン領域と同一導電型であると共に前記第２のソース若しくはドレイン領域よりも高抵抗である第２の高抵抗領域を有する薄膜トランジスタ素子が形成されたＴＦＴ基板と、
該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、
前記ＴＦＴ基板と前記対向基板との間隙内に保持された液晶とを有する液晶表示装置を備え、
該液晶表示装置によって変調された光を用いて映像表示を行なう映像表示装置の製造方法において、
ＴＦＴ基板に凹部若しくは凸部を形成する工程と、
前記第１の高抵抗領域若しくは前記第２の高抵抗領域の少なくとも一方の領域の少なくとも一部の領域を前記凹部若しくは凸部の側面に形成する工程とを備える
ことを特徴とする映像表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置及びその製造方法、並びに映像表示装置及びその製造方法に関する。詳しくは、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域が形成された液晶表示装置及びその製造方法、並びにＬＤＤ領域が形成された液晶表示装置を用いた映像表示装置及びその製造方法に係るものである。
【背景技術】
【０００２】
従来、液晶画素に対応して複数の画素駆動素子を配置すると共に、垂直走査方向に配置された各画素駆動素子に接続される複数のデータラインと、水平走査方向に配置された各画素駆動素子に接続される複数のスキャンラインとを有し、スキャンラインに順次垂直同期信号を供給すると共に、データラインにビデオ信号を供給することにより、画素駆動素子を駆動して液晶画素を制御する液晶駆動回路が知られている。
【０００３】
以下、図面を用いて従来の液晶駆動回路について説明する。
図９は、従来のアクティブマトリクス型液晶表示装置の液晶駆動回路の構成を説明するための図であり、ここで示す液晶駆動回路は、Ｘ軸方向に平行に配列された複数のスキャンラインＸ１，Ｘ２，Ｘ３・・・と、Ｙ軸方向に平行に配列された複数のデータラインＹ１，Ｙ２，Ｙ３・・・とを備えており、各スキャンラインとデータラインの交点には、例えば薄膜トランジスタ（ＴＦＴ）等の能動素子Ｔ１１，Ｔ１２，Ｔ２１，Ｔ２２・・・が形成され、更に各能動素子に対応した画素電極及び対面する対向電極によって挟持された液晶から構成された液晶セルＬ１１，Ｌ１２，Ｌ２１，Ｌ２２・・・が形成されている。なお、各ＴＦＴは液晶画素に対応してマトリクス状に配置されており、各ＴＦＴのゲート電極はスキャンラインに接続されており、ソース電極はデータラインに接続されており、ドレイン電極は対応する液晶セルの画素電極に接続されている。
【０００４】
また、各データラインはそれぞれ対応する水平スイッチＳ１，Ｓ２，Ｓ３・・・を介して共通のビデオライン２０１に接続されており、このビデオラインから映像信号が供給される。更に、各水平スイッチを構成するスイッチングトランジスタのゲート電極は水平走査回路２０２に接続されており、この水平走査回路は、外部から入力された信号を昇圧して水平走査回路及び垂直走査回路に信号を出力するレベル変換回路２０３から入力される水平クロック信号に同期して順次水平スイッチ駆動パルス信号をスイッチングトランジスタのゲート電極に印加する。なお、各スキャンラインは垂直走査回路２０４に接続されている。
【０００５】
上記の様に構成された回路では、垂直走査回路を駆動すると、スキャンラインが線順次で励起され、行毎にＴＦＴが選択される。この際、水平走査回路を駆動してスイッチングトランジスタを線順次で動作させると、ビデオラインに供給された映像信号が順次各データラインにサンプリングされる。サンプリングされた映像信号は行毎に選択されたＴＦＴを介して順次対応する液晶セルに書き込まれ、映像信号のサンプリングデータは点順次で個々の液晶セルに書き込まれることになる。
【０００６】
さて、近年は液晶表示装置の高輝度化が求められ、高輝度化に対応するために液晶表示装置に入射される光量が大きくなっているのであるが、画素をスイッチングするＴＦＴは半導体であるシリコンで構成されており、このＴＦＴに光が当たると光キャリアが発生し、ＴＦＴがオフの状態であってもリーク電流が流れてしまう。このリーク電流が画素電位保持期間中に流れてしまうと、画素電位が適正な値からずれてしまい画素劣化として視認されてしまう。
【０００７】
また、液晶駆動回路では、液晶に直流電圧を印加すると液晶の比抵抗値等に劣化をもたらすために、各画素に供給するビデオ信号は対向電極に印加される共通電位Ｖｃｏｍを中心とした交流駆動であり、同じ透過率を達成する画素であっても図１０で示す様にハイレベル（以下、「Ｈレベル」と言う）側とローレベル（以下、「Ｌレベル」と言う）側の２種類の電圧で駆動がなされるのであるが、ＭＯＳトランジスタであるＴＦＴのＶＧＳ（ゲート−ソース間電圧）−ＩＤＳ（ドレイン−ソース間電流）特性は図１１で示す様に、ＴＦＴの各端子の電圧の違いによりリーク電流に違いが生じる。即ち、Ｈレベル側で書き込まれた信号を保持する際には図１１中符合Ａで示すＶＧＳがかかっているのに対してＬレベル側で書き込まれた信号を保持する際には図１１中符合Ｂで示すＶＧＳがかかっているために、Ｈレベル側で書き込まれた信号を保持する際にはＬレベル側で書き込まれた信号を保持する際と比較してリーク電流が大きくなってしまう。
【０００８】
この様な特性により、任意の行に着目した場合に、図１２で示す様に、Ｖｃｏｍに対してＨレベル側で書き込まれた信号を保持している図１２中符合Ｃで示す期間では大きなリーク電流により画素電位が大きく変化するのに対して、Ｌレベル側で書き込まれた信号を保持している図１２中符合Ｄで示す期間では小さなリーク電流により画素電位の変化が小さく、フレーム毎に画素電位の変化が生じ、フレーム毎の画素電位の変化によって画面のちらつきであるフリッカが視認されることもある。
【０００９】
上記の様なリーク電流による問題を解消するために、図１３で示す様に、ゲート電極２０５にスレッショルド電圧以上の電圧を印加した場合に反転層が生じるチャネル領域２０６とデータラインに接続されたソース領域２０７との間に高抵抗層のデータライン側ＬＤＤ領域２０８を設けると共に、チャネル領域と液晶セルの画素電極に接続されたドレイン領域２０９との間に高抵抗層の画素電極側ＬＤＤ領域２１０を設ける等の対策がなされている。
【００１０】
なお、従来の液晶表示装置におけるＴＦＴは、ソース領域、ＬＤＤ領域、チャネル領域及びドレイン領域は同一平面上に形成されている（例えば、特許文献１参照。）。
【００１１】
【特許文献１】特開２００１−２０９０６７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、最近では液晶表示装置に更なる高輝度化が求められ、それに伴って液晶表示装置に入射される光量も更に大きくなってきており、ソース領域、チャネル領域及びドレイン領域の形成領域と同一平面上にＬＤＤ領域を形成するという方法では、リーク電流の問題を充分に解決できなくなってきている。
【００１３】
更に、近年では液晶表示装置の小型化が進んでおり、それに伴って薄膜トランジスタ素子の微細化が求められている。なお、薄膜トランジスタ素子を単に微細化するということのみを考慮した場合には、図１４で示す様に、チャネル領域の長さ（図１４中符合ａで示す距離）を小さくしたり、ＬＤＤ領域の長さ（図１４中符合ｂで示す距離）を小さくしたりすることで対応が可能であるものの、単にチャネル領域の長さやＬＤＤ領域の長さを小さくした場合には、ソース領域とドレイン領域が近接することとなるためにリーク電流が増大する結果を招いてしまう。
【００１４】
本発明は以上の点に鑑みて創案されたものであって、リーク電流を抑制すると共に小型化が可能である液晶表示装置及びその製造方法並びにこうした液晶表示装置を用いた映像表示装置及びその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１５】
上記の目的を達成するために、本発明に係る液晶表示装置は、マトリクス状に配置された画素電極と、該画素電極に接続された第１のソース若しくはドレイン領域、ビデオ信号に接続された第２のソース若しくはドレイン領域、前記第１のソース若しくはドレイン領域とチャネル領域との間に形成された前記第１のソース若しくはドレイン領域と同一導電型であると共に前記第１のソース若しくはドレイン領域よりも高抵抗である第１の高抵抗領域及び前記第２のソース若しくはドレイン領域とチャネル領域との間に形成された前記第２のソース若しくはドレイン領域と同一導電型であると共に前記第２のソース若しくはドレイン領域よりも高抵抗である第２の高抵抗領域を有する薄膜トランジスタ素子が形成されたＴＦＴ基板と、該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、前記ＴＦＴ基板と前記対向基板との間隙内に保持された液晶とを備える液晶表示装置において、前記第１の高抵抗領域若しくは前記第２の高抵抗領域の少なくとも一方の領域の少なくとも一部の領域が、前記ＴＦＴ基板に設けられた凹部若しくは凸部の側面に形成されている。
【００１６】
ここで、第１の高抵抗領域若しくは第２の高抵抗領域の少なくとも一方の領域の少なくとも一部の領域が、ＴＦＴ基板に設けられた凹部若しくは凸部の側面に形成されたことによって、チャネル領域、第１の高抵抗領域若しくは第２の高抵抗領域の長さを短くすることなく薄膜トランジスタ素子の微細化が実現する。また、直接的に入射光が当たる第１の高抵抗領域や第２の高抵抗領域が少なくなり、リーク電流に強い構造が実現することとなる。
【００１７】
なお、「第１の高抵抗領域若しくは第２の高抵抗領域の少なくとも一方の領域の少なくとも一部の領域」としているために、第１の高抵抗領域若しくは第２の高抵抗領域の一方のみが凹部若しくは凸部の側面に形成されていても良いし、第１の高抵抗領域若しくは第２の高抵抗領域の双方が凹部若しくは凸部の側面に形成されていても良い。更に、第１の高抵抗領域若しくは第２の高抵抗領域の一部領域のみが凹部若しくは凸部の側面に形成されていても良いし、第１の高抵抗領域若しくは第２の高抵抗領域の全部領域が凹部若しくは凸部の側面に形成されていても良い。
【００１８】
また、上記の目的を達成するために、本発明に係る液晶表示装置の製造方法は、マトリクス状に配置された画素電極と、該画素電極に接続された第１のソース若しくはドレイン領域、ビデオ信号に接続された第２のソース若しくはドレイン領域、前記第１のソース若しくはドレイン領域とチャネル領域との間に形成された前記第１のソース若しくはドレイン領域と同一導電型であると共に前記第１のソース若しくはドレイン領域よりも高抵抗である第１の高抵抗領域及び前記第２のソース若しくはドレイン領域とチャネル領域との間に形成された前記第２のソース若しくはドレイン領域と同一導電型であると共に前記第２のソース若しくはドレイン領域よりも高抵抗である第２の高抵抗領域を有する薄膜トランジスタ素子が形成されたＴＦＴ基板と、該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、前記ＴＦＴ基板と前記対向基板との間隙内に保持された液晶とを備える液晶表示装置の製造方法において、ＴＦＴ基板に凹部若しくは凸部を形成する工程と、前記第１の高抵抗領域若しくは前記第２の高抵抗領域の少なくとも一方の領域の少なくとも一部の領域を前記凹部若しくは凸部の側面に形成する工程とを備える。
【００１９】
ここで、ＴＦＴ基板に凹部若しくは凸部を形成し、その後、第１の高抵抗領域若しくは第２の高抵抗領域の少なくとも一方の領域の少なくとも一部の領域を凸部若しくは凹部の側面に形成することによって、チャネル領域、第１の高抵抗領域若しくは第２の高抵抗領域の長さを短くすることなく薄膜トランジスタ素子の微細化が実現する。また、直接的に入射光が当たる第１の高抵抗領域や第２の高抵抗領域が少なくなり、リーク電流に強い構造が実現することとなる。
【００２０】
また、上記の目的を達成するために、本発明に係る映像表示装置は、マトリクス状に配置された画素電極と、該画素電極に接続された第１のソース若しくはドレイン領域、ビデオ信号に接続された第２のソース若しくはドレイン領域、前記第１のソース若しくはドレイン領域とチャネル領域との間に形成された前記第１のソース若しくはドレイン領域と同一導電型であると共に前記第１のソース若しくはドレイン領域よりも高抵抗である第１の高抵抗領域及び前記第２のソース若しくはドレイン領域とチャネル領域との間に形成された前記第２のソース若しくはドレイン領域と同一導電型であると共に前記第２のソース若しくはドレイン領域よりも高抵抗である第２の高抵抗領域を有する薄膜トランジスタ素子が形成されたＴＦＴ基板と、該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、前記ＴＦＴ基板と前記対向基板との間隙内に保持された液晶とを有する液晶表示装置を備え、該液晶表示装置によって変調された光を用いて映像表示を行なう映像表示装置において、前記第１の高抵抗領域若しくは前記第２の高抵抗領域の少なくとも一方の領域の少なくとも一部の領域が、前記ＴＦＴ基板に設けられた凹部若しくは凸部の側面に形成されている。
【００２１】
ここで、第１の高抵抗領域若しくは第２の高抵抗領域の少なくとも一方の領域の少なくとも一部の領域が、ＴＦＴ基板に設けられた凹部若しくは凸部の側面に形成されたことによって、チャネル領域、第１の高抵抗領域若しくは第２の高抵抗領域の長さを短くすることなく薄膜トランジスタ素子の微細化が実現する。また、直接的に入射光が当たる第１の高抵抗領域や第２の高抵抗領域が少なくなり、リーク電流に強い構造が実現することとなる。
【００２２】
また、上記の目的を達成するために、本発明に係る映像表示装置の製造方法は、マトリクス状に配置された画素電極と、該画素電極に接続された第１のソース若しくはドレイン領域、ビデオ信号に接続された第２のソース若しくはドレイン領域、前記第１のソース若しくはドレイン領域とチャネル領域との間に形成された前記第１のソース若しくはドレイン領域と同一導電型であると共に前記第１のソース若しくはドレイン領域よりも高抵抗である第１の高抵抗領域及び前記第２のソース若しくはドレイン領域とチャネル領域との間に形成された前記第２のソース若しくはドレイン領域と同一導電型であると共に前記第２のソース若しくはドレイン領域よりも高抵抗である第２の高抵抗領域を有する薄膜トランジスタ素子が形成されたＴＦＴ基板と、該ＴＦＴ基板と所定の間隙を介して対面配置された対向基板と、前記ＴＦＴ基板と前記対向基板との間隙内に保持された液晶とを有する液晶表示装置を備え、該液晶表示装置によって変調された光を用いて映像表示を行なう映像表示装置の製造方法において、ＴＦＴ基板に凹部若しくは凸部を形成する工程と、前記第１の高抵抗領域若しくは前記第２の高抵抗領域の少なくとも一方の領域の少なくとも一部の領域を前記凹部若しくは凸部の側面に形成する工程とを備える。
【００２３】
ここで、ＴＦＴ基板に凹部若しくは凸部を形成し、その後、第１の高抵抗領域若しくは第２の高抵抗領域の少なくとも一方の領域の少なくとも一部の領域を凸部若しくは凹部の側面に形成することによって、チャネル領域、第１の高抵抗領域若しくは第２の高抵抗領域の長さを短くすることなく薄膜トランジスタ素子の微細化が実現する。また、直接的に入射光が当たる第１の高抵抗領域や第２の高抵抗領域が少なくなり、リーク電流に強い構造が実現することとなる。
【発明の効果】
【００２４】
本発明を適用した液晶表示装置ではリーク電流を抑制すると共に小型化が可能となる。また、本発明を適用した液晶表示装置の製造方法ではリーク電流を抑制すると共に小型化が可能である液晶表示装置を得ることができる。
【００２５】
同様に、本発明を適用した映像表示装置ではリーク電流を抑制すると共に小型化が可能となる。また、本発明を適用した映像表示装置の製造方法ではリーク電流を抑制すると共に小型化が可能である映像表示装置を得ることができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１は、本発明を適用した液晶表示装置の一例であるアクティブマトリクス型液晶表示装置の液晶駆動回路の構成を説明するための図であり、ここで示す液晶駆動回路は、従来の液晶駆動回路と同様に、Ｘ軸方向に平行に配列された複数のスキャンラインＸ１，Ｘ２，Ｘ３・・・と、Ｙ軸方向に平行に配列された複数のデータラインＹ１，Ｙ２，Ｙ３・・・とを備えており、各スキャンラインとデータラインの交点には、例えば薄膜トランジスタ（ＴＦＴ）等の能動素子Ｔ１１，Ｔ１２，Ｔ２１，Ｔ２２・・・が形成され、更に各能動素子に対応した画素電極及び対面する対向電極によって挟持された液晶から構成された液晶セルＬ１１，Ｌ１２，Ｌ２１，Ｌ２２・・・が形成されている。なお、各ＴＦＴは液晶画素に対応してマトリクス状に配置されており、各ＴＦＴのゲート電極はスキャンラインに接続されており、ソース電極はデータラインに接続されており、ドレイン電極は対応する液晶セルの画素電極に接続されている。
【００２７】
また、各データラインはそれぞれ対応する水平スイッチＳ１，Ｓ２，Ｓ３・・・を介して共通のビデオライン１に接続されており、このビデオラインから映像信号が供給される。更に、各水平スイッチを構成するスイッチングトランジスタのゲート電極は水平走査回路２に接続されており、この水平走査回路は、外部から入力された信号を昇圧して水平走査回路及び垂直走査回路に信号を出力するレベル変換回路３から入力される水平クロック信号に同期して順次水平スイッチ駆動パルス信号をスイッチングトランジスタのゲート電極に印加する。なお、各スキャンラインは垂直走査回路４に接続されている。
【００２８】
更に、ゲート電極５にスレッショルド電圧以上の電圧を印加した場合に反転層が生じるチャネル領域６とデータラインに接続されたソース領域７との間に高抵抗層のデータライン側ＬＤＤ領域８を設けると共に、チャネル領域と液晶セルの画素電極に接続されたドレイン領域９との間に高抵抗層の画素電極側ＬＤＤ領域１０が設けられている。
【００２９】
また、本発明を適用した液晶表示装置では、液晶駆動回路が形成された石英基板２０にＳｉＯ２層から成る凸部１１が形成され、この凸部の側面にデータライン側ＬＤＤ領域の一部及び画素電極側ＬＤＤ領域の一部が形成されている。
【００３０】
ここで、本実施例では、石英基板に凸部が形成され、この凸部の側面にデータライン側ＬＤＤ領域の一部及び画素電極側ＬＤＤ領域の一部が形成された場合を例に挙げて説明を行っているが、チャネル領域、データライン側ＬＤＤ領域若しくは画素電極側ＬＤＤ領域の長さを短くすることなく薄膜トランジスタ素子の微細化を図るべくデータライン側ＬＤＤ領域及び画素電極側ＬＤＤ領域が同一平面上に形成されなければ充分であり、図２（ａ）で示す様に、石英基板に凹部が形成され、この凹部の側面にデータライン側ＬＤＤ領域の一部及び画素電極側ＬＤＤ領域の一部が形成されていても良い。
【００３１】
また、本実施例では、凸部の側面にデータライン側ＬＤＤ領域の一部及び画素電極側ＬＤＤ領域の一部が形成された場合を例に挙げて説明を行っているが、必ずしも凸部の側面にデータライン側ＬＤＤ領域及び画素電極側ＬＤＤ領域の双方が形成される必要は無く、凸部の側面にデータライン側ＬＤＤ領域若しくは画素電極側ＬＤＤ領域の一方のみが形成されても良い。具体的には、凸部の側面にデータライン側ＬＤＤ領域の一部のみが形成されても良いし（図２（ｂ）参照。）、凸部の側面に画素電極側ＬＤＤ領域の一部のみが形成されても良い（図２（ｃ）参照。）。
【００３２】
なお、凸部の側面にデータライン側ＬＤＤ領域若しくは画素電極側ＬＤＤ領域の一方のみが形成されるよりも、データライン側ＬＤＤ領域及び画素電極側ＬＤＤ領域の双方が形成された方が、薄膜トランジスタ素子の微細化及び直接的に入射光が当たる領域の低減という点で有利であるために、データライン側ＬＤＤ領域及び画素電極側ＬＤＤ領域の双方が凸部の側面に形成された方が好ましい。
【００３３】
更に、本実施例では、凸部の側面にデータライン側ＬＤＤ領域の一部及び画素電極側ＬＤＤ領域の一部が形成された場合を例に挙げて説明を行っているが、必ずしも凸部の側面にＬＤＤ領域（データライン側ＬＤＤ領域、画素電極側ＬＤＤ領域）の一部のみが形成される必要は無く、凸部の側面にＬＤＤ領域（データライン側ＬＤＤ領域、画素電極側ＬＤＤ領域）の全部が形成されても良い（図２（ｄ）参照。）。
【００３４】
なお、凸部の側面にＬＤＤ領域（データライン側ＬＤＤ領域、画素電極側ＬＤＤ領域）の一部のみが形成されるよりも、ＬＤＤ領域（データライン側ＬＤＤ領域、画素電極側ＬＤＤ領域）の全部が形成された方が、薄膜トランジスタ素子の微細化及び直接的に入射光が当たる領域の低減という点で有利であるために、ＬＤＤ領域（データライン側ＬＤＤ領域、画素電極側ＬＤＤ領域）の全部が凸部の側面に形成された方が好ましい。但し、ＬＤＤ領域（データライン側ＬＤＤ領域、画素電極側ＬＤＤ領域）の全部を凸部の側面に形成する場合には、ＬＤＤ領域（データライン側ＬＤＤ領域、画素電極側ＬＤＤ領域）の一部のみを凸部の側面に形成する場合と比較して、必然的に凸部の高さが高くなってしまうために、凸部の高さとの兼ね合いによってＬＤＤ領域（データライン側ＬＤＤ領域、画素電極側ＬＤＤ領域）の全部を凸部の側面に形成するか、ＬＤＤ領域（データライン側ＬＤＤ領域、画素電極側ＬＤＤ領域）の一部のみを凸部の側面に形成するのかを決定する必要がある。
【００３５】
また、本実施例では、石英基板上にＳｉＯ２層から成る凸部が形成された場合を例に挙げて説明を行なったが、必ずしも凸部をＳｉＯ２層で形成する必要は無く、例えば図２（ｅ）で示す様に、石英基板上にポリシリコン層から成る凸部を形成し、ポリシリコン層から成る凸部をＳｉＯ２層で被覆する構成としても良い。
【００３６】
以下、図１及び図２（ｅ）で示す薄膜トランジスタ素子を有する液晶駆動回路の製造方法について説明を行なう。即ち、本発明を適用した液晶表示装置の製造方法の一例及び他の一例について説明を行う。
【００３７】
［１］図１で示す薄膜トランジスタ素子を有する液晶駆動回路の製造方法
本発明を適用した液晶表示装置の製造方法の一例では、先ず、図３（ａ）で示す様に、石英基板２０に裏面遮光膜として機能する５０〜４００ｎｍ厚のＷＳｉ層２１を成膜し、続いて、ＣＶＤ法によってＷＳｉ層の上層に層間絶縁膜として機能する約８００ｎｍ厚のＳｉＯ２層２２を成膜する。
【００３８】
次に、汎用のリソグラフィー技術及びエッチング技術を用いてＳｉＯ２層の加工を行うことで約４００ｎｍの高さの凸部１１を形成する（図３（ｂ）参照。）。なお、本実施例では約４００ｎｍの高さの凸部を形成する場合を例に挙げて説明を行っているが、凸部の高さは成膜したＳｉＯ２層の膜厚範囲内で形成が可能である。
【００３９】
続いて、ＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  ＣＶＤ）法若しくはエピタキシャル成長法によって薄膜トランジスタ素子のチャネル領域となるチャネル用ポリシリコン層２３を成膜し、更に、固相成長法（Ｓｉインプラ処理及び高温アニール処理）によってチャネル用ポリシリコン層のグレインサイズをトランジスタ特性に応じて調整を行なう（図３（ｃ）参照。）。なお、本実施例では薄膜トランジスタ素子のチャネル領域となる層としてポリシリコン層を成膜したが、ポリシリコン層の代わりにアモルファスシリコン層やＧａＡｓ（ガリウム砒素）Ｇｅ（ゲルマニウム）層を用いても良い。
【００４０】
次に、薄膜トランジスタ素子のゲート酸化膜２４を成膜し（図３（ｄ）参照。）、続いて、イオン注入法によって薄膜トランジスタ素子のチャネル領域に不純物注入を行なって薄膜トランジスタ素子の閾値（Ｖｔｈ）を調整する（図３（ｅ）参照。）。
【００４１】
また、薄膜トランジスタ素子のゲート電極として機能する５０〜７００ｎｍ厚のＰＤＡＳ（リンドープアモルファスシリコン）層２５を成膜する（図４（ｆ）参照。）。なお、本実施例では約４３０ｎｍ厚のＰＤＡＳ層をＣＶＤ法によって成膜し、この際、ＰＤＡＳ層の抵抗値が約４ＫΩ／ＳＱ程度となる様に、リンを３．０×１０１４／ｃｍ２含んだ状態にした。
【００４２】
次に、チャネル用ポリシリコン層の所定領域に不純物をイオン注入することでＬＤＤ領域（データライン側ＬＤＤ領域、画素電極側ＬＤＤ領域）を形成する（図４（ｇ）参照。）。ここで、不純物をイオン注入する際に、その一部を凸部の側面に注入することによって、凸部の側面にデータライン側ＬＤＤ領域の一部及び画素電極側ＬＤＤ領域の一部を形成する。なお、凸部の側面にＬＤＤ領域（データライン側ＬＤＤ領域、画素電極側ＬＤＤ領域）を精度良く形成するために、不純物のイオン注入の際のローテーションを変更して２回行なってＬＤＤ領域（データライン側ＬＤＤ領域、画素電極側ＬＤＤ領域）を形成する。
【００４３】
続いて、チャネル用ポリシリコン層の所定領域に不純物をイオン注入することで薄膜トランジスタのソース領域及びドレイン領域を形成する（図４（ｈ）参照。）。
【００４４】
また、ＣＶＤ法によって２００〜１０００ｎｍ厚のＳｉＯ２層２６を成膜し、汎用のリソグラフィー技術及びドライエッチング技術を用いて薄膜トランジスタ素子のソース領域及びドレイン領域と導電膜のコンタクトを取るためのコンタクトホール２７を形成する。続いて、信号線電位を担うＷＳｉ、ＡＬ及びＷＳｉの３層から成る導電膜３４を形成し、所定の配線パターンを形成する（図４（ｉ）参照。）。なお、導電膜は導電性がある金属膜であればＣｒ、Ｃｕ、Ａｕ、Ｐｔ等のいかなるものであっても良い。
【００４５】
続いて、層間絶縁膜として機能するＳｉＯ２層２８、表面遮光膜として機能するＴｉ層２９、層間絶縁膜として機能するＳｉＯ２層３０を順に成膜すると共に、ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ  Ｏｘｉｄｅ）等の透明な導電材料からなる透明電極３１を形成することによって図１で示す薄膜トランジスタ素子を有する液晶駆動回路が形成されたＴＦＴ基板を得ることができる（図４（ｊ）参照。）。
【００４６】
その後、ＴＦＴ基板とガラス基板とを所定の間隙を介して対面配置し、ＴＦＴ基板とガラス基板との間隙内に液晶を注入封止することで、液晶表示装置を得ることができる。
【００４７】
［２］図２（ｅ）で示す薄膜トランジスタ素子を有する液晶駆動回路の製造方法
本発明を適用した液晶表示装置の製造方法の他の一例では、先ず、図５（ａ）で示す様に、石英基板２０に裏面遮光膜として機能する５０〜４００ｎｍ厚のＷＳｉ層２１を成膜し、続いて、ＣＶＤ法によってＷＳｉ層の上層に層間絶縁膜として機能する約４００ｎｍ厚のＳｉＯ２層２２を成膜する。
【００４８】
次に、ＬＰＣＶＤ法若しくはエピタキシャル成長法によってＳｉＯ２層の上層に約４００ｎｍ厚のポリシリコン層３２を成膜し、続いて、汎用のリソグラフィー技術及びエッチング技術を用いてポリシリコン層の加工を行うことで約４００ｎｍの高さの凸部１１を形成する（図５（ｂ）参照。）。
【００４９】
続いて、ポリシリコン層３１と後述するチャネル用ポリシリコン層とのショートを防止するために、ＣＶＤ法によってポリシリコン層の上層にＳｉＯ２層３３を成膜する（図５（ｃ）参照。）。
【００５０】
次に、ＬＰＣＶＤ法若しくはエピタキシャル成長法によって薄膜トランジスタ素子のチャネル領域となるチャネル用ポリシリコン層２３を成膜し、更に固相成長法によってチャネル用ポリシリコン層のグレインサイズをトランジスタ特性に応じて調整を行なう（図５（ｄ）参照。）。なお、本実施例では薄膜トランジスタ素子のチャネル領域となる層としてポリシリコン層を成膜したが、ポリシリコン層の代わりにアモルファスシリコン層やＧａＡｓ（ガリウム砒素）Ｇｅ（ゲルマニウム）層を用いても良い点は図１で示す薄膜トランジスタ素子を有する液晶駆動回路の製造方法と同様である。
【００５１】
次に、薄膜トランジスタ素子のゲート酸化膜２４を成膜し、続いて、イオン注入法によって薄膜トランジスタ素子のチャネル領域に不純物注入を行なって薄膜トランジスタ素子の閾値（Ｖｔｈ）を調整する（図５（ｅ）参照。）。
【００５２】
また、薄膜トランジスタ素子のゲート電極として機能する５０〜７００ｎｍ厚のＰＤＡＳ層２５を成膜する（図６（ｆ）参照。）。なお、本実施例では約４３０ｎｍ厚のＰＤＡＳ層をＣＶＤ法によって成膜し、この際、ＰＤＡＳ層の抵抗値が約４ＫΩ／ＳＱ程度となる様に、リンを３．０×１０１４／ｃｍ２含んだ状態にした。
【００５３】
次に、チャネル用ポリシリコン層の所定領域に不純物をイオン注入することでＬＤＤ領域（データライン側ＬＤＤ領域、画素電極側ＬＤＤ領域）を形成する（図６（ｇ）参照。）。ここで、不純物をイオン注入する際に、その一部を凸部の側面に注入することによって、凸部の側面にデータライン側ＬＤＤ領域の一部及び画素電極側ＬＤＤ領域の一部を形成する。なお、凸部の側面にＬＤＤ領域（データライン側ＬＤＤ領域、画素電極側ＬＤＤ領域）を精度良く形成するために、不純物のイオン注入の際のローテーションを変更して２回行なってＬＤＤ領域（データライン側ＬＤＤ領域、画素電極側ＬＤＤ領域）を形成する。
【００５４】
続いて、チャネル用ポリシリコン層の所定領域に不純物をイオン注入することで薄膜トランジスタのソース領域及びドレイン領域を形成する（図６（ｈ）参照。）。
【００５５】
また、ＣＶＤ法によって２００〜１０００ｎｍ厚のＳｉＯ２層２６を成膜し、汎用のリソグラフィー技術及びドライエッチング技術を用いて薄膜トランジスタ素子のソース領域及びドレイン領域と導電膜のコンタクトを取るためのコンタクトホール２７を形成する。続いて、信号線電位を担うＷＳｉ、ＡＬ及びＷＳｉの３層から成る導電膜３４を形成し、所定の配線パターンを形成する（図６（ｉ）参照。）。なお、導電膜は導電性がある金属膜であればＣｒ、Ｃｕ、Ａｕ、Ｐｔ等のいかなるものであっても良い。
【００５６】
続いて、層間絶縁膜として機能するＳｉＯ２層２８、表面遮光膜として機能するＴｉ層２９、層間絶縁膜として機能するＳｉＯ２層３０を順に成膜すると共に、ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ  Ｏｘｉｄｅ）等の透明な導電材料からなる透明電極３１を形成することによって図２（ｅ）で示す薄膜トランジスタ素子を有する液晶駆動回路が形成されたＴＦＴ基板を得ることができる（図６（ｊ）参照。）。
【００５７】
その後、ＴＦＴ基板とガラス基板とを所定の間隙を介して対面配置し、ＴＦＴ基板とガラス基板との間隙内に液晶を注入封止することで、液晶表示装置を得ることができる。
【００５８】
上記した本発明を適用した液晶表示装置では、データライン側ＬＤＤ領域及び画素電極側ＬＤＤ領域が同一平面上に形成されていないために、具体的には、凸部の側面にデータライン側ＬＤＤ領域の一部及び画素電極側ＬＤＤ領域の一部が形成されているために、チャネル領域、データライン側ＬＤＤ領域及び画素電極側ＬＤＤ領域の長さを短くすることなく薄膜トランジスタ素子の微細化を図ることができる。
【００５９】
更に、凸部の側面にデータライン側ＬＤＤ領域の一部及び画素電極側ＬＤＤ領域の一部が形成されているために、ＬＤＤ領域に直接的に入射光が当たる領域を縮小することが可能となり、リーク電流に強い構造を実現することができる。
即ち、データライン側ＬＤＤ領域及び画素電極側ＬＤＤ領域が同一平面上に形成されている場合（従来の液晶表示装置における薄膜トランジスタ素子の場合）には、図７（ａ）で示す様に、データライン側ＬＤＤ領域及び画素電極側ＬＤＤ領域の全領域（図７中符合ｃで示す領域）に直接的に入射光が当たる可能性があったのに対して、凸部の側面にデータライン側ＬＤＤ領域の一部及び画素電極側ＬＤＤ領域の一部が形成されている場合（本発明を適用した液晶表示装置における薄膜トランジスタ素子の場合）には、図７（ｂ）で示す様に、データライン側ＬＤＤ領域及び画素電極側ＬＤＤ領域中の凸部の側面に形成されていない領域（図７中符合ｄで示す領域）のみが直接的に入射光が当たる可能性がある領域となることによって、上記した様に、ＬＤＤ領域に直接的に入射光が当たる領域を縮小することが可能となり、リーク電流に強い構造を実現することができるのである。
【００６０】
図８は本発明を適用した映像表示装置の一例である透過型液晶プロジェクタを説明するための模式図であり、ここで示す透過型液晶プロジェクタ１００は、いわゆる３板方式として赤、緑、青の３原色に対応した３つのライトバルブに本発明を適用した液晶表示装置を使用し、スクリーン（図示せず）上に拡大投影されたカラー映像を表示する投射型の映像表示装置である。
【００６１】
具体的に、この透過型液晶プロジェクタは、照明光を出射する光源であるランプ１０１と、ランプからの照明光のうち赤色光（Ｒ）のみを反射するＲダイクロイックミラー１０３Ｒと、ランプからの照明光のうち緑色光（Ｇ）のみを反射するＧダイクロイックミラー１０３Ｇと、赤色光（Ｒ），緑色光（Ｇ），青色光（Ｂ）をそれぞれ変調して透過する光変調手段であるＲライトバルブ１０４Ｒ，Ｇライトバルブ１０４Ｇ及びＢライトバルブ１０４Ｂと、変調された赤色光（Ｒ），緑色光（Ｇ），青色光（Ｂ）を合成する合成光学手段であるダイクロイックプリズム１０５と、合成された照明光をスクリーンに投射する投射手段である投射レンズ１０６とを備えている。
【００６２】
ここで、ランプは、赤色光（Ｒ）、緑色光（Ｇ）及び青色光（Ｂ）を含む白色光を照射するものであり、例えばハロゲンランプや、メタルハロゲンランプ、キセノンランプ等からなる。
【００６３】
また、ランプとＲダイクロイックミラーとの間の光路中には、赤外線や紫外線をカットするフィルタ１０９や、ランプから出射された照明光の照度分布を均一化するフライアイレンズ１０７や、照明光のＰ，Ｓ偏光成分を一方の偏光成分（例えばＳ偏光成分）に変換する偏光変換素子１０８等が配置されている。
【００６４】
また、ＲダイクロイックミラーとＲライトバルブとの間には、赤色光（Ｒ）をＲライトバルブに向けて反射させる全反射ミラー１１０が配置され、ＧダイクロイックミラーとＢライトバルブとの間には、青色光（Ｂ）をＢライトバルブに向けて反射させる全反射ミラー１１０が配置されると共にリレーレンズ１１１が配置されている。
【００６５】
投射レンズは、ダイクロイックプリズムからの光をスクリーンに向かって拡大投影する機能を有している。
【００６６】
以上の様に構成される透過型液晶プロジェクタでは、ランプから出射された白色光がＲダイクロイックミラー及びＧダイクロイックミラーによって赤色光（Ｒ），緑色光（Ｇ），青色光（Ｂ）に分離される。これら分離された赤色光（Ｒ），緑色光（Ｇ），青色光（Ｂ）は、コンデンサレンズ１１２を介して各ライトバルブへと入射される。各ライトバルブに入射された赤色光（Ｒ），緑色光（Ｇ），青色光（Ｂ）は、各ライトバルブの各画素に印加される駆動電圧に応じて偏光変調された後、ダイクロイックプリズムによって合成され、この合成された光が投射レンズによってスクリーン上に拡大投射される。
【００６７】
以上の様にして、この透過型液晶プロジェクタでは、ライトバルブによって変調された光に応じた映像をスクリーン上に拡大投影することでカラー映像表示を行なう。
【００６８】
ところで、各ライトバルブを構成する液晶表示装置は、上述した様に、リーク電流を抑制することができると共に小型化が可能であることから、ここで示す透過型プロジェクタにおいてもリーク電流を抑制することができると共に小型化が可能である。
【００６９】
なお、本実施例では透過型プロジェクタのようにスクリーンに投影する投射型の映像表示装置を例に挙げて説明を行なったが、本発明は液晶表示装置を直接見るような直視型の映像表示装置にも広く適用可能である。
【図面の簡単な説明】
【００７０】
【図１】本発明を適用した液晶表示装置の一例であるアクティブマトリクス型液晶表示装置の液晶駆動回路の構成を説明するための図である。
【図２】図１に示す液晶駆動回路の変形例を説明するための図である。
【図３】本発明を適用した液晶表示装置の製造方法の一例を説明するための図（１）である。
【図４】本発明を適用した液晶表示装置の製造方法の一例を説明するための図（２）である。
【図５】本発明を適用した液晶表示装置の製造方法の他の一例を説明するための図（１）である。
【図６】本発明を適用した液晶表示装置の製造方法の他の一例を説明するための図（２）である。
【図７】ＬＤＤ領域に直接的に入射光が当たる領域の縮小化を説明するための図である。
【図８】本発明を適用した映像表示装置の一例である透過型液晶プロジェクタを説明するための模式図である。
【図９】従来のアクティブマトリクス型液晶表示装置の液晶駆動回路の構成を説明するための図である。
【図１０】ビデオ信号の交流駆動を説明するための模式的な図である。
【図１１】ＴＦＴのＶＧＳ−ＩＤＳ特性を説明するための模式的な図である。
【図１２】電圧変化量を説明するための模式的な図である。
【図１３】従来の液晶表示装置におけるＴＦＴを説明するための模式図である。
【図１４】ＴＦＴの微細化の一例を説明するための模式的な図である。
【符号の説明】
【００７１】
１    ビデオライン
２    水平走査回路
３    レベル変換回路
４    垂直走査回路
５    ゲート電極
６    チャネル領域
７    ソース領域
８    データライン側ＬＤＤ領域
９    ドレイン領域
１０    画素電極側ＬＤＤ領域
１１    石英基板
１２    凸部
２０    石英基板
２１    ＷＳｉ層
２２    ＳｉＯ２層
２３    チャネル用ポリシリコン層
２４    ゲート酸化膜
２５    ＰＤＡＳ層
２６    ＳｉＯ２層
２７    コンタクトホール
２８    ＳｉＯ２層
２９    Ｔｉ層
３０    ＳｉＯ２層
３１    透明電極
３２    ポリシリコン層
３３    ＳｉＯ２層
３４    導電膜
１００    透過型液晶プロジェクタ
１０１    ランプ
１０３Ｒ  Ｒダイクロイックミラー
１０３Ｇ  Ｇダイクロイックミラー
１０４Ｒ  Ｒライトバルブ
１０４Ｇ  Ｇライトバルブ
１０４Ｂ  Ｂライトバルブ
１０５    ダイクロイックプリズム
１０６    投射レンズ
１０７    フライアイレンズ
１０８    偏光変換素子
１０９    フィルタ
１１０    全反射ミラー
１１１    リレーレンズ
１１２    コンデンサレンズ
【図１】
2008288496.tif 000003
【図２】
2008288496.tif 000004
【図３】
2008288496.tif 000005
【図４】
2008288496.tif 000006
【図５】
2008288496.tif 000007
【図６】
2008288496.tif 000008
【図７】
2008288496.tif 000009
【図８】
2008288496.tif 000010
【図９】
2008288496.tif 000011
【図１０】
2008288496.tif 000012
【図１１】
2008288496.tif 000013
【図１２】
2008288496.tif 000014
【図１３】
2008288496.tif 000015
【図１４】
2008288496.tif 000016