(57)【要約】【課題】従来のシミュレータをそのまま使用して、複数の回路ブロックで構成されるＬＳＩにおける電源遮断・復帰に伴う正確な機能動作の検証を行う。【解決手段】常時オンの電源ＶＤＡで動作する回路ブロックＢＬＫＡ１，ＢＬＫＡ２と、動作モードに応じてオン・オフされる電源ＶＤＢで動作する回路ブロックＢＬＫＢ内のすべての基本論理セルを、シミュレーションのための検証用論理セル（入出力側に３ステートバッファを設け、電源がオフのときに入出力を停止するもの）に置き換える。更に、回路ブロックＢＬＫＡ１，ＢＬＫＢ間、及び各回路ブロックＢＬＫＢ，ＢＬＫＡ２間には、それぞれ電源ＶＤＡ，ＶＤＢの状態を判定して信号の伝達を制御する境界セルＢＣＡ，ＢＣＢを設ける。そして、このような置き換えと挿入を行った回路を対象として、シミュレーションを実行する。【選択図】図１
2008165320.tif 000002
【特許請求の範囲】
【請求項１】
常時オン状態の第１の電源が供給される第１の回路ブロックと動作モードに応じてオン・オフされる第２の電源が供給される第２の回路ブロックとを有する半導体集積回路を開発する過程における半導体集積回路の論理検証方法であって、
前記第１及び第２の回路ブロックに含まれる基本論理セルの内で記憶機能を持たない第１の基本論理セルを、該第１の基本論理セルが属する回路ブロックに電源が与えられたときにのみ論理結果の信号を出力する第１の検証用論理セルに置き換える第１の処理と、
前記第１及び第２の回路ブロックに含まれる基本論理セルの内で記憶機能を持つ第２の基本論理セルを、該第２の基本論理セルが属する回路ブロックに電源が与えられたときにのみ入力信号を取り込んで論理結果の信号を出力する第２の検証用論理セルに置き換える第２の処理と、
前記第１および第２の処理で変更された半導体集積回路の論理シミュレーションを行う第３の処理とを、
実行することを特徴とする半導体集積回路の論理検証方法。
【請求項２】
常時オン状態の第１の電源が供給される第１の回路ブロックと動作モードに応じてオン・オフされる第２の電源が供給される第２の回路ブロックとを有する半導体集積回路を開発する過程における半導体集積回路の論理検証方法であって、
前記第１の回路ブロックから前記第２の回路ブロックに与えられる信号の経路に、前記第２の電源がオンのときに信号を伝達し、該第２の電源がオフのときにはロウレベルの信号を出力する第１の境界セルを挿入する第１の処理と、
前記第２の回路ブロックから前記第１の回路ブロックに与えられる信号の経路に、前記第２の電源がオンで、かつ該第１の回路ブロックからハイレベルの信号が与えられたときに該第２の回路ブロックから与えられる信号を伝達し、該第２の電源がオフまたは該第１の回路ブロックからロウレベルの信号が与えられたときにはロウレベルの信号を出力する第２の境界セルを挿入する第２の処理と、
前記第１および第２の処理で変更された半導体集積回路の論理シミュレーションを行う第３の処理とを、
実行することを特徴とする半導体集積回路の論理検証方法。
【請求項３】
常時オン状態の第１の電源が供給される第１の回路ブロックと動作モードに応じてオン・オフされる第２の電源が供給される第２の回路ブロックとを有する半導体集積回路を開発する過程における半導体集積回路の論理検証方法であって、
前記第１及び第２の回路ブロックに含まれる基本論理セルの内で記憶機能を持たない第１の基本論理セルを、該第１の基本論理セルが属する回路ブロックに電源が与えられたときにのみ論理結果の信号を出力する第１の検証用論理セルに置き換える第１の処理と、
前記第１及び第２の回路ブロックに含まれる基本論理セルの内で記憶機能を持つ第２の基本論理セルを、該第２の基本論理セルが属する回路ブロックに電源が与えられたときにのみ入力信号を取り込んで論理結果の信号を出力する第２の検証用論理セルに置き換える第２の処理と、
前記第１の回路ブロックから前記第２の回路ブロックに与えられる信号の経路に、前記第２の電源がオンのときに信号を伝達し、該第２の電源がオフのときにはロウレベルの信号を出力する第１の境界セルを挿入する第３の処理と、
前記第２の回路ブロックから前記第１の回路ブロックに与えられる信号の経路に、前記第２の電源がオンで、かつ該第１の回路ブロックからハイレベルの信号が与えられたときに該第２の回路ブロックから与えられる信号を伝達し、該第２の電源がオフまたは該第１の回路ブロックからロウレベルの信号が与えられたときにはロウレベルの信号を出力する第２の境界セルを挿入する第４の処理と、
前記第１乃至第４の処理で変更された半導体集積回路の論理シミュレーションを行う第５の処理とを、
実行することを特徴とする半導体集積回路の論理検証方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路(以下、「ＬＳＩ」という)の論理検証方法、特にＬＳＩの低消費電力化のための電源遮断・復帰に伴う機能動作の検証に関するものである。
【背景技術】
【０００２】
携帯機器に搭載するＬＳＩでは、特に低消費電力化が重要視されている。ＬＳＩの低消費電力化については種々の手法があるが、動作状態に応じて機能が停止される回路ブロックの電源を物理的に切断するという技術がある。
【０００３】
ＬＳＩの開発では、論理設計を行った段階で、論理レベルで構成した回路の動作機能をシミュレーションによって検証することが行われている。このような不使用回路切断機能を有するＬＳＩの場合、回路全体の機能を検証するために、電源系統毎にシミュレーション対象回路を分割し、分割したそれぞれの回路ブロックに対する検証パターンを作成して機能確認を行うことが一般的であった。
【０００４】
しかし、分割した回路ブロック毎にシミュレーションを行う場合、それぞれの回路ブロックに対する検証パターンの作成が必要なため、シミュレーションの準備、実行及び結果の解析に膨大な工数を必要とするだけでなく、回路分割の誤り等が作り込まれるという問題点があった。このため、異なる電源で動作する回路ブロック間に擬似セルを挿入し、次段の回路ブロックに与える信号レベルを制御してＬＳＩ全体の機能検証を行う方法が採用されることがある。
【０００５】
図２は、回路ブロック間に擬似セルを挿入する従来のシミュレーション対象回路の概念図である。
【０００６】
この回路は、電源電圧ＶＤＤＡが供給されて動作する回路ブロックＡと、電源電圧ＶＤＤＢが供給されて動作する回路ブロックＢで構成されている。回路ブロックＡは、入力信号ＩＮ１，ＩＮ２に従って信号ＳＡを出力するもので、回路ブロックＢは、回路ブロックＡから出力される信号ＳＡと、入力信号ＩＮ３，ＩＮ４に従って信号ＳＢを出力するものである。回路ブロックＡから出力される信号ＳＡは、電源電圧ＶＤＤＡを制御端子に接続した擬似セルＢ１０１を介して回路ブロックＢに与えられ、この回路ブロックＢから出力される信号ＳＢは、電源電圧ＶＤＤＢを制御端子に接続した擬似セルＢ１０２を介して出力信号ＯＵＴとして出力されるようになっている。なお、擬似セルＢ１０１，Ｂ１０２には、制御端子に論理値“１”の信号が与えられたときに入力信号をそのまま出力し、制御端子に論理値“０”の信号が与えられたときには出力端子をハイ・インピーダンス状態にする３ステートバッファが用いられる。
【０００７】
図２のような回路を用いて動作をシミュレーショすることにより、回路全体の機能検証を行うことができるという利点があるが、回路ブロックＡ，Ｂ内にフィリップフロップ（以下、「ＦＦ」という）等の記憶素子が存在すると、電源が遮断されているはずの回路ブロックの内部で、信号レベルが保持された状態のままとなってしまう。このため、電源遮断から電源復帰後の機能検証は、実際の回路機能に即しておらず、すべての回路機能を完全に検証可能であるとはいえないという問題が残る。
【０００８】
このため、下記特許文献１では、シミュレーション対象回路の回路データの複数の機能階層の各々内に入力端子を１つ有する擬似電源セルを配置し、各機能階層の電源端子と擬似電源セルの入力端子を接続した実行回路データを作成する多電源回路シミュレーション方法が提案されている。このシミュレーション方法では、作成した実行回路データを読み込み、検証信号パターンに従う入力信号レベルの変化を検出し、この入力信号レベル変化時における擬似電源セルの入力端子のレベルに応じて、対象階層の電源のオン・オフの何れであるかを判別する。そして、電源オンと判定した対象階層パスのみ、シミュレーションを行う。これにより、多電源回路の電源供給／遮断時の回路機能検証シミュレーションが容易化され、検証工数の増大を抑制して回路検証時間を大幅に短縮することができるとされている。
【０００９】
【特許文献１】特開２００２−２５９４８７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、前記特許文献１のシミュレーション方法では、各機能階層の内部の論理セルに対する電源配線の誤りや、内部状態が完全にクリアされたか否かの正確な検証が困難であるという課題があった。また、シミュレーション方法が従来と異なるため、従来のシミュレータをそのまま利用してシミュレーションを行うことができないという課題もあった。
【００１１】
本発明は、従来のシミュレータをそのまま使用して、複数の回路ブロックで構成されるＬＳＩにおける電源遮断・復帰に伴う正確な機能動作の検証が可能な論理検証方法を提供することを目的としている。
【課題を解決するための手段】
【００１２】
本発明の内の第１の発明は、常時オン状態の第１の電源が供給される第１の回路ブロックと動作モードに応じてオン・オフされる第２の電源が供給される第２の回路ブロックとを有するＬＳＩを開発する過程における論理検証方法であって、前記第１及び第２の回路ブロックに含まれる基本論理セルの内で記憶機能を持たない第１の基本論理セルを、該第１の基本論理セルが属する回路ブロックに電源が与えられたときにのみ論理結果の信号を出力する第１の検証用論理セルに置き換える第１の処理と、前記第１及び第２の回路ブロックに含まれる基本論理セルの内で記憶機能を持つ第２の基本論理セルを、該第２の基本論理セルが属する回路ブロックに電源が与えられたときにのみ入力信号を取り込んで論理結果の信号を出力する第２の検証用論理セルに置き換える第２の処理と、前記第１および第２の処理で変更されたＬＳＩの論理シミュレーションを行う第３の処理とを、実行することを特徴としている。
【００１３】
第２の発明は、第１の回路ブロックから第２の回路ブロックに与えられる信号の経路に、第２の電源がオンのときに信号を伝達し、第２の電源がオフのときにはロウレベルの信号を出力する第１の境界セルを挿入する処理と、第２の回路ブロックから第１の回路ブロックに与えられる信号の経路に、第２の電源がオンで、かつ第１の回路ブロックからハイレベルの信号が与えられたときに第２の回路ブロックから与えられる信号を伝達し、第２の電源がオフまたは第１の回路ブロックからロウレベルの信号が与えられたときにはロウレベルの信号を出力する第２の境界セルを挿入する処理を行った後、論理シミュレーションを行うことを特徴としている。
【発明の効果】
【００１４】
本発明では、ＬＳＩ中の基本論理セルを電源がオフのときに出力を停止する検証用論理セルに置き換えて、論理シミュレーションを行うようにしている。これにより、従来のシミュレータをそのまま使用して、ＬＳＩにおける電源遮断・復帰に伴う正確な機能動作の検証を行うことができる、という効果がある。
【発明を実施するための最良の形態】
【００１５】
この発明の前記並びにその他の目的と新規な特徴は、次の好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
【実施例１】
【００１６】
図１は、本発明の実施例を示すシミュレーション対象回路の概念図である。
このシミュレーション対象回路は、常時オン状態の電源で動作する２つの回路ブロックと、これらの２つの回路ブロックの間に挿入されて動作モードに応じてオン・オフ制御される電源で動作する回路ブロックからなるＬＳＩの動作を検証するためのシミュレーション・モデルである。なお、各回路ブロックは、基本的な論理セル、即ち入力信号の組み合わせや変化の順序に従って出力される出力信号が明確に定義された論理セルを組み合わせることにより、それぞれの機能を満たすように構成されている。
【００１７】
図１のシミュレーション・モデルでは、常時オン状態の電源ＶＤＡで動作する回路ブロックをＢＬＫＡ１，ＢＬＫＡ２とし、動作モードに応じてオン・オフ制御される電源ＶＤＢで動作する回路ブロックをＢＬＫＢとしている。そして、各回路ブロックＢＬＫＡ１，ＢＬＫＡ２，ＢＬＫＢでは、ブロック内のすべての基本的な論理セルを、シミュレーションのための検証用論理セルに置き換えている。更に、回路ブロックＢＬＫＡ１，ＢＬＫＢ間、及び各回路ブロックＢＬＫＢ，ＢＬＫＡ２間には、それぞれ電源遮断検証用のドライバ型の境界セルＢＣＡと、ＡＮＤ型の境界セルＢＣＢを設けている。なお、これらの境界セルＢＣＡ，ＢＣＢは、図２中の擬似セルに対応するものである。
【００１８】
検証用論理セルは、例えば論理積ゲート(以下、「ＡＮＤ」という)のように記憶機能を持たない論理セルの場合には、その出力側にその回路ブロックに与えられる電源で制御される３ステートバッファを追加したものである。また、ＦＦのように記憶機能を有する論理セルの場合は、出力側の３ステートバッファに加えて、入力側にも同様の３ステートバッファを追加したものである。
【００１９】
例えば、図１に示すように、回路ブロックＢＬＫＢは、記憶機能を有する検証用論理セル１１と、記憶機能を持たない検証用論理セル１２の２種類の論理セルを有している。検証用論理セル１１は、ＦＦ１１ａと３個の３ステートバッファ１１ｂ〜１１ｄで構成されている。信号Ｓ２ｂ，Ｓ２ｃは、それぞれ３ステートバッファ１１ｂ，１１ｃを介してＦＦ１１ａのデータ入力端子Ｄとクロック端子Ｃに与えられている。また、ＦＦ１１ａの出力端子Ｑには、３ステートバッファ１１ｄが接続され、この３ステートバッファ１１ｄの出力側が、検証用論理セル１２のＡＮＤ１２ａの一方の入力端子に接続されている。
【００２０】
ＡＮＤ１２ａの一方の入力端子には、信号Ｓ２ａが与えられ、このＡＮＤ１２ａの出力側には３ステートバッファ１２ｂが接続されている。そして、３ステートバッファ１２ｂの出力側から信号Ｓ３ａが出力されるようになっている。なお、これらの検証用論理セル１１，１２内の３ステートバッファの各制御端子には、回路ブロックＢＬＫＢに与えられる電源ＶＤＢが与えられている。
【００２１】
一方、ドライバ型の境界セルＢＣＡは、常時オン状態の電源で動作する回路ブロック（この場合は、回路ブロックＢＬＫＡ１）から動作状態に応じてオン・オフ制御される電源で動作する回路ブロック（この場合は、回路ブロックＢＬＫＢ）へ与える信号を仲介するもので、２つの電源ＶＤＡ，ＶＤＢの状態に応じて信号を伝達するか否かを判定する判定部２１とバッファ２２で構成されている。判定部２１の詳細は後述するが、電源ＶＤＡ，ＶＤＢの状態に従って、回路ブロックＢＬＫＡ１から与えられる信号Ｓ１ａをそのまま出力したり、一定の論理値を出力したり、或いは出力端子をハイ・インピーダンス状態に設定したりするものである。判定部２１の出力側にはバッファ２２が接続され、このバッファ２２から出力される信号Ｓ２ａが回路ブロックＢＬＫＢに与えられている。
【００２２】
また、ＡＮＤ型の境界セルＢＣＢは、動作状態に応じてオン・オフ制御される電源で動作する回路ブロック（この場合は、回路ブロックＢＬＫＢ）から常時オン状態の電源で動作する回路ブロック（この場合は、回路ブロックＢＬＫＡ２）へ与える信号を仲介するもので、境界セルＢＣＡと同様の判定部２１とＡＮＤ２３で構成されている。この境界セルＢＣＢでは、判定部２１の入力側には、回路ブロックＢＬＫＡ２から電源ＶＤＡによって動作状態である旨の信号が与えられるようになっている。また、判定部２１の出力側はＡＮＤ２３の一方の入力側に接続され、このＡＮＤ２３の他方の入力側に、回路ブロックＢＬＫＢからの信号Ｓ３ａが与えられている。そして、ＡＮＤ２３から出力される信号Ｓ４ａが、回路ブロックＢＬＫＡ２へ与えられている。
【００２３】
図３は、図１中の判定部２１の説明図である。
この判定部２１は、例えば図３（ａ）の回路図に示すように、入力信号ＡＩが与えられて出力信号ＡＯを出力する３ステートバッファ２１ａと、電源ＶＤＢの状態を示す論理値を反転するインバータ２１ｂと、このインバータ２１ｂの出力と入力信号ＡＩを入力とする否定的論理積ゲート(以下、「ＮＡＮＤ」という)２１ｃと、このＮＡＮＤ２１ｃの出力と電源ＶＤＡの状態を示す論理値を入力とするＡＮＤ２１ｄで構成されている。そして、ＡＮＤ２１ｄの出力により、３ステートバッファ２１ａが制御されるようになっている。
【００２４】
この構成により、図３（ｂ）の真理値表に示すように、電源ＶＤＡがオフ（“０”）の場合、出力信号ＡＯは不定“Ｘ”となり、電源ＶＤＡの接続誤りを発見することができる。電源ＶＤＢがオン（“１”）の場合、入力信号ＡＩがそのまま出力信号ＡＯとして出力される。電源ＶＤＢがオフで入力信号ＡＩが“０”の場合、出力信号ＡＯは“０”となる。また、電源ＶＤＢがオフで入力信号ＡＩが“１”の場合、出力信号ＡＯは不定“Ｘ”となり、論理固定もれを発見することができる。
【００２５】
図４は、図１のシミュレーション手順を示すフローチャートである。
図１のシミュレーション対象回路を用いて論理シミュレーションを行うには、図４に示すように、共通の検証用論理セルライブラリを生成する処理と、個々のＬＳＩの構成に基づいてシミュレーションを実行する処理が必要である。
【００２６】
先ず、検証用論理セルライブラリを生成する処理について説明する。
ステップＳＴ１において、通常の論理シミュレーションで使用する各種の基本論理セルが登録された基本論理セルライブラリを読み込む。基本論理セルは、例えば、ＡＮＤ，ＮＡＮＤ，ＯＲ，ＦＦ，或いはシフトレジスタ等の、ＬＳＩの設計で用いられる論理セルであり、入力信号の組み合わせや変化の順序に従って出力される出力信号が明確に定義された論理回路である。
【００２７】
ステップＳＴ２において、読み込んだ基本論理セル毎に、ポート（入出力端子）の情報を解析する。
【００２８】
ステップＳＴ３において、ステップＳＴ２で解析された入力ポートに与えられる入力信号の組み合わせや変化の順序に従って、出力ポートに出力される出力信号の論理情報を解析する。
【００２９】
ステップＳＴ４において、擬似端子の情報を追加する。この擬似端子は、例えば、図１中の検証用論理セル１１，１２に電源ＶＤＡを与えるための端子１１ｅ，１２ｃに相当する。
【００３０】
ステップＳＴ５において、基本論理セルの出力側、または入力側及び出力側に３ステートバッファを挿入する。この３ステートバッファは、例えば、図１中の検証用論理セル１１における３ステートバッファ１１ｂ〜１１ｄ、或いは図１中の検証用論理セル１２における３ステートバッファ１２ｂに相当する。
【００３１】
ステップＳＴ６において、各検証用論理セルの電源ネットの接続を行う。即ち、入出力ポートと基本論理セルの間に挿入した３ステートバッファの制御端子と擬似端子の間を接続する。これにより、検証用論理セルが完成する。
【００３２】
そして、ステップＳＴ７において、完成した検証用論理セルを検証用論理セルライブラリに登録する。なお、基本論理セルから検証用論理セルを生成する上記の処理に加えて、図１中の境界セルＢＣＡ，ＢＣＢを生成して検証用論理セルライブラリに登録する処理も必要である。
【００３３】
次に、基本論理セルを用いて構成した個々のＬＳＩの論理シミュレーションを行う処理について説明する。なお、ＬＳＩの論理設計により、基本論理セルを用いて構成したゲートレベルのネットリストと、各基本論理セルがどの電源系統（この例では、電源ＶＤＡ，ＶＤＢ）に属しているかを示す電源グループデータが完成しているものとする。
【００３４】
ステップＳＴ１１において、基本論理セルを用いて構成したゲートレベルのネットリストを入力する。
【００３５】
ステップＳＴ１２において、各基本論理セルがどの電源系統に属しているかを示す電源グループデータを入力する。
【００３６】
ステップＳＴ１３において、ステップＳＴ１２で入力した電源グループデータに基づいて、検証用論理セルに対する擬似電源端子を追加する。この擬似電源端子は、図１において各回路ブロックＢＬＫＡ１，ＢＬＫＡ２，ＢＬＫＬＢや境界セルＢＣＡ，ＢＣＢに供給される電源ＶＤＡ，ＶＤＢが入力される端子ＴＡ，ＴＢに相当する。
【００３７】
ステップＳＴ１４において、ステップＳＴ１３で追加した擬似電源端子と、各回路ブロック内の基本論理セル及び境界セルＢＣＡ，ＢＣＢとの間の電源配線を行う。これにより、各回路ブロック内の基本論理セルとそれに対応する電源系統との関連が付けられたシミュレーション用のネットリストが完成する。
【００３８】
ステップＳＴ１５において、ステップＳＴ１４で完成したシミュレーション用のネットリストを、ネットリストデータとして出力する。
【００３９】
ステップＳＴ１６において、ステップＳＴ１５で出力されたネットリストデータと、ステップＳＴ７で登録された検証用論理セルライブラリを用いてシミュレーションを実行する。これにより、図１のようなシミュレーション対象回路の論理シミュレーションが行われる。
【００４０】
この論理シミュレーションでは、動作状態に応じてオン・オフ制御される電源ＶＤＢで動作する回路ブロックＢＬＫＢで、電源ＶＤＢが“０”に設定されると、例えば内部の状態を保持する検証用論理セル１１では、入力端子の後段に挿入された３ステートバッファ１１ｂ，１１ｃにより、不定“Ｘ”の論理信号が後段のＦＦ１１ａに伝播し、このＦＦ１１ａの内部の状態も“Ｘ”となる。更に、ＦＦ１１ａから出力される不定“Ｘ”は、３ステートバッファ１１ｃから、“Ｘ”として後段（ＡＮＤ１２ａ）に伝播する。
【００４１】
また、通常の検証用論理セル１２では、出力端子の前段に挿入された３ステートバッファ１２ｂにより、不定“Ｘ”の論理信号が後段に伝播する。従って、電源ＶＤＢがオフのときに、回路ブロックＢＬＫＢから出力される信号が特定の値となるような場合には、何らかの論理ミスや電源配線の誤りがあることが想定される。
【００４２】
一方、回路ブロックＢＬＫＡ１から回路ブロックＢＬＫＢへの信号（例えば信号Ｓ１ａ）を仲介すドライバ型の境界セルＢＣＡでは、回路ブロックＢＬＫＢの電源ＶＤＢがオフのときに、回路ブロックＢＬＫＡ１から回路ブロックＢＬＫＢへのリーク電流の発生を防ぐために、この境界セルＢＣＡの入力側の信号Ｓ１ａが“０”であることをチェックする。
【００４３】
また、ＡＮＤ型の境界セルＢＣＢでは、電源ＶＤＢが遮断された回路ブロックＢＬＫＢから電源ＶＤＡが遮断されていない回路ブロックＢＬＫＡ２へ論理値が不定“Ｘ”の信号の伝播を防ぐために、この境界セルＢＣＢの入力側の信号Ｓ３ａが“０”であることをチェックする。図１では、境界セルＢＣＢの一方の入力端子（ＡＮＤ２３）には回路ブロックＢＬＫＢの論理検証セル１２の出力側が接続され、他方の入力端子（判定部２１）には回路ブロックＢＬＫＡ２から“１”の信号が与えられるようになっている。これにより、電源ＶＤＢが遮断されたときに、論理ブロックＢＬＫＡ２へ論理値が不定“Ｘ”の信号が伝播されることを防ぐことができる。
【００４４】
従って、電源が遮断されない回路ブロックＢＬＫＡ１，ＢＬＫＡ２の内部に電源が遮断される論理セルが使用されている等で、電源グループの設定を誤った場合には、論理回路上に不定“Ｘ”の信号が伝播し、予期しない動作が行われることになる。また、検証用論理セル１１のように、内部の状態を保持する必要がある論理セルでは、電源が遮断されることで論理値が不定“Ｘ”となるので、電源復帰時の論理不具合を検証することができる。
【００４５】
以上のように、本実施例のシミュレーション対象回路は、従来のシミュレータをそのまま使用して、複数の回路ブロックで構成されるＬＳＩにおける電源遮断・復帰に伴う正確な動作検証ができるという利点がある。
【００４６】
なお、本発明は、上記実施例に限定されず、種々の変形が可能である。この変形例としては、例えば、次のようなものがある。
（ａ）  回路ブロックの数は、例示したものに限定されない。
（ｂ）  “０”，“１”の論理値を用いて説明したが、実際の電気信号のレベルは、“０”をロウレベル、“１”をハイレベルに対応させることにより、電源がオフ状態の回路ブロックへのリーク電流を防止することができる。
（ｃ）  判定部２１は、電源ＶＤＡが常にオンであることを前提にすれば、電源ＶＤＡの入力を省略することにより構成を簡素化することができる。
（ｄ）  検証用論理セル１２のように記憶機能を持たない論理セルの場合でも、入力側に３ステートバッファを設けても良い。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施例を示すシミュレーション対象回路の概念図である。
【図２】従来のシミュレーション対象回路の概念図である。
【図３】図１中の判定部２１の説明図である。
【図４】図１のシミュレーション手順を示すフローチャートである。
【符号の説明】
【００４８】
ＢＬＫＡ、ＢＬＫＢ    回路ブロック
ＢＣＡ，ＢＣＢ    境界セル
１１，１２    検証用論理セル
１１ａ    ＦＦ
１１ｂ〜１１ｄ，１２ｂ    ３ステートバッファ
１２ａ    ＡＮＤ
２１    判定部
２２    バッファ
【図１】
2008165320.tif 000003
【図２】
2008165320.tif 000004
【図３】
2008165320.tif 000005
【図４】
2008165320.tif 000006