(57)【要約】【課題】ゲート電極の側面をチャネル領域に利用した電界効果トランジスタにおいて、ゲート電極の側面を利用してソース電極及びドレイン電極を同時にかつ均一な厚みで形成する。【解決手段】基板１と、第１の側面２ａ、上面２ｂ及び第２の側面２ｃを有するゲート電極２と、ソース電極及びドレイン電極の内の一方を構成する第１の電極４と、他方を構成する第２の電極５と、半導体層６とを備え、第２の側面２ｃは、基板１の法線方向からの傾斜角ａが、０＜ａ≦３０°の範囲となるように、第２の電極５側に傾斜して形成され、第１の側面２ａは、基板１の法線方向からの傾斜角ｂが、０＜ｂ＜９０°の範囲となるように、第２の側面２ｃと同じ方向に傾斜して形成されており、第１の電極４と第２の電極５が、ゲート電極２の第２の側面２ｃによって分断して形成されていることを特徴としている。【選択図】図１
2008091379.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられ、第１の側面、上面、及び第２の側面を有するゲート電極と、
前記ゲート電極の前記上面上に絶縁膜を介して設けられ、ソース電極及びドレイン電極の内の一方を構成する第１の電極と、
前記ゲート電極の前記第２の側面側に位置する前記基板上に設けられ、ソース電極及びドレイン電極の内の他方を構成する第２の電極と、
前記第１の電極及び前記第２の電極と接し、前記ゲート電極の前記第２の側面上に絶縁膜を介して設けられる半導体層とを備える電界効果トランジスタであって、
前記第２の側面は、前記基板の法線方向からの傾斜角ａが、０＜ａ≦３０°の範囲となるように、前記第２の電極側に傾斜して形成され、
前記第１の側面は、前記基板の法線方向からの傾斜角ｂが、０＜ｂ＜９０°の範囲となるように、前記第２の側面と同じ方向に傾斜して形成されており、
前記第１の電極と前記第２の電極が、前記ゲート電極の前記第２の側面によって分断して形成されていることを特徴とする電界効果トランジスタ。
【請求項２】
前記半導体層が、有機半導体材料から形成されていることを特徴とする請求項１に記載の電界効果トランジスタ。
【請求項３】
前記第１の電極が、前記第１の側面上を通り、前記基板上まで連続して設けられていることを特徴とする請求項１または２に記載の電界効果トランジスタ。
【請求項４】
前記第１の電極と前記ゲート電極との重なり部分の面積が少なくなるように、前記第１の電極に切欠部が形成されていることを特徴とする請求項１〜３のいずれか１項に記載の電界効果トランジスタ。
【請求項５】
請求項１〜４のいずれか１項に記載の電界効果トランジスタを製造する方法であって、
前記基板上に前記ゲート電極を形成する工程と、
少なくとも前記ゲート電極の前記第１の側面、前記上面、及び前記第２の側面上に前記絶縁膜を形成する工程と、
前記ゲート電極の前記第２の側面によって分断させて、前記第１の電極と前記第２の電極を同時に形成する工程と、
前記第１の電極及び前記第２の電極の上に、前記半導体層を形成する工程とを備えることを特徴とする電界効果トランジスタの製造方法。
【請求項６】
前記ゲート電極を形成する工程が、
前記基板上に電極材料層を形成し、該電極材料層の上にレジスト膜を形成し、該レジスト膜をマスクとして斜め方向にドライエッチングすることにより、前記第１の側面及び／または前記第２の側面を形成する工程を含むことを特徴とする請求項５に記載の電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート電極の側面をチャネル領域に利用した電界効果トランジスタ及びその製造方法に関するものである。
【背景技術】
【０００２】
有機材料を半導体層に用いた電界効果トランジスタ（有機トランジスタ）は、単結晶シリコン、多結晶シリコンなどを半導体層に用いたトランジスタに比べて、低い温度で形成できることが特徴である。そのため、有機トランジスタは、フレキシブル基板等を用いることができ、薄型、軽量、及び柔軟性を有するディスプレイや電子ペーパーとしての応用、及びセンサへの応用が期待されている。
【０００３】
有機トランジスタは、多結晶シリコンや非晶質シリコンを用いたトランジスタに比べて電気特性が低く、特性の向上を求められている。そのための効果的な手段の１つとして、チャネル長を短くする方法がある。しかしながら、プレーナ構造のトランジスタにおいてチャネル長を短くするには、高度な微細加工技術が必要になるという問題がある。
【０００４】
チャネル長を短くすることができるトランジスタとして、ゲート電極の側面を利用してチャネル領域を形成する構造が提案されている（特許文献１）。このようなトランジスタ構造においては、ゲート電極の上部にソース電極を形成し、ゲート電極の両端の基板の平面部の上にドレイン電極を形成して、ゲート電極の側面をチャネルとしており、ゲート電極の厚さに相当する数μｍ程度の短いチャネル長を実現することができる。
【０００５】
上記のようなトランジスタ構造においては、ソース電極及びドレイン電極を形成する際に、ゲート電極の側面に電極材料が付着するのを防止する必要がある。上記文献においては、ゲート電極側面への電極材料の付着を低減する方法として、電極材料を斜め方向から蒸着させる方法が記載されている。
【０００６】
しかしながら、電極材料を斜め方向から蒸着すると、基板上及びゲート電極上に形成される電極材料の厚さが全体的に薄くなるため、蒸着時間を相対的に長くしなければならないという問題が生じる。また、蒸着源からの距離が近い箇所と、蒸着源からの距離が遠い箇所が生じ、蒸着源からの距離が近い箇所においては、蒸着される角度が大きくなるため蒸着されにくいが、蒸着源からの距離が遠い箇所では角度が小さくなるため蒸着されやすくなり、蒸着が不均一になるという問題を生じる。
【特許文献１】特開２００５−１９４４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、ゲート電極の側面をチャネル領域に利用した電界効果トランジスタであって、ゲート電極の側面を利用してソース電極及びドレイン電極を同時にかつ均一な厚みで形成することができる電界効果トランジスタ及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明は、基板と、基板上に設けられ、第１の側面、上面及び第２の側面を有するゲート電極と、ゲート電極の上面上に絶縁膜を介して設けられ、ソース電極及びドレイン電極の内の一方を構成する第１の電極と、ゲート電極の第２の側面側に位置する基板上に設けられ、ソース電極及びドレイン電極の内の他方を構成する第２の電極と、第１の電極及び第２の電極と接し、ゲート電極の第２の側面上に絶縁膜を介して設けられる半導体層とを備える電界効果トランジスタであって、第２の側面は、基板の法線方向からの傾斜角ａが、０＜ａ≦３０°の範囲となるように、第２の電極側に傾斜して形成され、第１の側面は、基板の法線方向からの傾斜角ｂが、０＜ｂ＜９０°の範囲となるように、第２の側面と同じ方向に傾斜して形成されており、第１の電極と第２の電極が、ゲート電極の第２の側面によって分断して形成されていることを特徴としている。
【０００９】
本発明によれば、ゲート電極の第１の側面及び第２の側面が、同じ方向に傾斜して形成されているため、ソース電極及びドレイン電極となる第１の電極及び第２の電極を基板に対し略垂直方向に蒸着して形成することができる。このため、簡易にかつ均一な膜厚で第１の電極及び第２の電極を形成することができる。
【００１０】
第２の側面の傾斜角ａが０＜ａ≦３０°の範囲となるように傾斜して形成されることにより、ゲート電極の側面を利用してソース電極及びドレイン電極を同時にかつ均一な厚みで形成することができるという本発明の効果を得ることができる。ａが３０°を超えると、第２の側面上に絶縁膜や半導体層を形成するのが困難になる場合がある。また、そのような急な傾斜角の第２の側面を形成するのが困難になる場合がある。
【００１１】
第１の側面の傾斜角ｂは、好ましくは、０＜ｂ≦４５°の範囲となるように形成され、さらに好ましくは、３０°≦ｂ≦４５°の範囲となるように形成される。傾斜角ｂが小さくなりすぎると、エッジ部で第１の電極が切断されるおそれがあり、逆に傾斜角ｂが大きくなりすぎると、極端になだらかな傾斜の第１の側面の形成が困難になる場合がある。
【００１２】
本発明において、第１の電極は、ゲート電極の第１の側面上に通り、基板上まで連続して設けられるものであってもよい。この場合、本発明によれば、ゲート電極上面と第１の側面が接するエッジ部分は、緩やかな角度のエッジ部分となるので、第１の電極がこのエッジ部分で切断されるのを防止することができる。
【００１３】
また、本発明によれば、第１の電極とゲート電極の重なり部分の面積が少なくなるように、第１の電極に切欠部を形成することができる。このような切欠部を形成することにより、第１の電極とゲート電極との重なり部分の面積を少なくし、第１の電極とゲート電極の重なり部分により形成される容量成分を減少させることができるので、トランジスタの動作速度を向上させることができる。
【００１４】
本発明における半導体層は、半導体材料から形成することが可能であるが、特に有機半導体材料から形成する場合に、本発明の電界効果トランジスタの構造は有用である。有機半導体材料としては、フタロシアニンなどの含窒素原子系材料、オリゴチオフェン、チオフェン系オリゴマーなどの含硫黄原子系材料、ペンタセン、テトラセン、ルブレン、及びそれらの誘導体などの炭化水素系材料が挙げられる。また、高分子系の有機半導体材料としては、ポリチオフェン、ポリアセチレン、ポリ（チエニレンビニレン）（ＰＴＶ）、オリゴフェニレン、チオフェン誘導体、フルオレン誘導体、フルオレン−チオフェンポリマー（Ｆ８Ｔ２）などからなる材料、チオフェン、フェニレン、ビニレン等の組み合わせによる材料、フラーレン、カーボンナノチューブ、またはカーボン系材料を含む混合物からなる材料などが挙げられる。
【００１５】
本発明において、ゲート電極を形成する材料としては、例えば、Ａｌ、Ａｌ合金、Ｔａ、Ｔｉ、Ｃｒ、Ｓｉ系材料などが挙げられる。
【００１６】
本発明において、第１の電極及び第２の電極を形成する材料としては、Ａｕ、Ａｕ／Ｃｒ、Ｃｕ、Ａｌ、Ｗ、Ｔｉ、導電性ポリマーなどが挙げられる。また、本発明においては、第１の電極及び第２の電極を、溶液の塗布から形成することも可能である。例えば、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）や、Ａｕ、Ａｇ等の金属微粒子を含有した溶液を塗布して、第１の電極及び第２の電極を形成することができる。
【００１７】
本発明における基板は、特に限定されるものではないが、例えば、ガラス基板や、薄い金属膜の表面を絶縁膜で被覆した基板や、フレキシブル基板などのプラスチック基板を用いることができる。プラスチック基板としては、ポリエチレンナフタレート（ＰＥＮ）、ポリメチルメタクリレート（ＰＭＭＡ）、ポリカーボネート、ポリイミド、ポリエチレンテレフタレート（ＰＥＴ）などが挙げられる。
【００１８】
本発明における絶縁膜は特に限定されるものではないが、例えば、パラキシリレン系樹脂、ポリ（ビニルピロリドン）（ＰＶＰ）、ポリビニルアルコール（ＰＶＡ）、エポキシ樹脂、ポリイミドなどの高分子系材料の他、シリコン酸化膜、シリコン窒化膜などの無機材料を用いることができる。
【００１９】
本発明の製造方法は、上記本発明の電界効果トランジスタを製造することができる方法であり、基板上にゲート電極を形成する工程と、少なくともゲート電極の第１の側面、上面及び第２の側面上に絶縁膜を形成する工程と、ゲート電極の第２の側面によって分断させて第１の電極と第２の電極を同時に形成する工程と、第１の電極及び第２の電極の上に半導体層を形成する工程とを備えることを特徴としている。
【００２０】
本発明によれば、ゲート電極の第１の側面及び第２の側面が同じ方向に傾斜して形成されているので、第１の電極と第２の電極を、ゲート電極の第２の側面によって分断させて同時に形成することができる。また、第１の電極と第２の電極を形成する際、ゲート電極の第２の側面に電極材料が付着するのをより確実に防止して、第１の電極及び第２の電極を形成することができる。
【００２１】
本発明において、第１の電極及び第２の電極は、基板に対し略垂直方向に蒸着材料を蒸着させて形成させることができ、この場合において、ゲート電極の第２の側面に蒸着材料が付着するのを防止することができる。また、第２の側面によって第１の電極と第２の電極とを分断させて同時に形成することができる。
【００２２】
本発明においては、上述のように、第１の電極及び第２の電極を溶液の塗布によって形成することも可能である。
【００２３】
本発明において、ゲート電極を形成する工程は、基板上に電極材料層を形成し、該電極材料層の上にレジスト膜を形成し、該レジスト膜をマスクとして斜め方向にドライエッチングすることにより、第１の側面及び／または第２の側面を形成する工程を含んでいてもよい。
【発明の効果】
【００２４】
本発明によれば、ゲート電極の側面を利用してソース電極及びドレイン電極を同時にかつ均一な厚みで形成することができる電界効果トランジスタとすることができる。
【００２５】
本発明の製造方法によれば、斜め方向からの蒸着によってソース電極及びドレイン電極を形成する必要がなく、ゲート電極の側面を利用してソース電極及びドレイン電極を同時にかつ均一な厚みで形成することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明を具体的な実施例により説明するが、本発明は以下の実施例に限定されるものではない。
【００２７】
図１は、本発明に従う一実施例の電界効果トランジスタを示す断面図である。図１に示すように、ガラス基板１の上には、ゲート電極２が形成されており、ゲート電極２は、第１の側面２ａ、上面２ｂ、及び第２の側面２ｃを有している。
【００２８】
図２に示すように、第１の側面２ａは、基板１の法線Ａ方向からの傾斜角ｂが０＜ｂ＜９０°の範囲となるように、第２の側面２ｃ側に傾斜して形成されている。
【００２９】
第２の側面２ｃも、基板の法線Ａ方向からの傾斜角ａが０＜ａ≦３０°の範囲となるように、第２の電極５側に傾斜するように形成されている。
【００３０】
図１を参照して、基板１上及びゲート電極２の上には、絶縁膜３が形成されている。ゲート電極２の上面２ｂの上には、絶縁膜３を介して第１の電極４が設けられている。第１の電極４は、第１の側面２ａ上を通り、基板１上にまで延びるように連続して形成されている。
【００３１】
第２の電極５は、ゲート電極２の第２の側面２ｃ側に位置するように設けられている。第１の電極４と第２の電極５は、ゲート電極２の第２の側面２ｃによって分断して形成されている。
【００３２】
第１の電極４及び第２の電極５の上には、半導体層６が形成されている。
【００３３】
図１に示す有機電界効果トランジスタにおいて、第１の電極４及び第２の電極５の一方をソース電極とし、他方をドレイン電極とすることができる。第１の電極４の第２の電極５側の端部４ａと、第２の電極５の第１の電極４側の端部５ａとの間でチャネル領域が形成される。
【００３４】
従って、ゲート電極２の厚みにほぼ相当するチャネル長のチャネル領域を形成することができる。また、ゲート電極２の厚みを制御することにより、チャネル長を制御することができる。
【００３５】
図３〜図５は、図１に示す実施例の有機トランジスタを製造する工程を示す図であり、図４（ｆ）及び（ｈ）並びに図５（ｊ）は平面図であり、それ以外の図面は断面図である。
【００３６】
図３（ａ）に示すように、ガラス基板１の上に、ＲＦスパッタリング法または蒸着法により、Ａｌ合金膜（Ａｌ／Ｎｄ膜など）の電極材料層７を形成する。電極材料層７の厚みは、例えば１〜１．５μｍの厚みに形成する。次に、フォトリソグラフィ法を用いて、パターニング用マスクとなる幅１０μｍ、長さ２００μｍのレジスト膜８を電極材料層７の上に形成する。
【００３７】
次に、図３（ｂ）に示すように、Ｃｌ２、ＢＣｌ３などの塩素系ガスを用いて、ドライエッチング技術（例えば、反応性イオンエッチング（ＲＩＥ）、反応性イオンビームエッチング（ＲＩＢＥ）など）により、図３（ｂ）に矢印で示す斜め方向に電極材料層７をエッチングする。これにより、図３（ｃ）に示すように、所定の角度で傾斜した第１の側面２ａ及び第２の側面２ｃを有するゲート電極２を１度のプロセスで形成することができる。この場合、傾斜角ａと傾斜角ｂはほぼ同じになる。
【００３８】
レジスト膜８を除去した後、図３（ｄ）に示すように、ゲート絶縁膜となる厚さ３００ｎｍ程度のＳｉＯ２からなる絶縁膜３を基板１及びゲート電極２の上に形成する。絶縁膜３として、ＳｉＯ２膜に代えてポリパラキシリレン樹脂膜を形成して絶縁膜３としてもよい。
【００３９】
次に、図４（ｅ）に示すように、ソース電極及びドレイン電極となる電極材料層９を素子全面上に蒸着する。電極材料層９としては、例えばＡｕを用い、厚み１００ｎｍとなるように形成する。
【００４０】
図４（ｆ）は、図４（ｅ）の状態を示す平面図である。図４（ｅ）及び（ｆ）に示すように、ゲート電極２の第２の側面２ｃが所定の角度で傾斜して形成されているため、電極材料層９は、第２の側面２ｃにより分断して形成される。
【００４１】
従って、従来のように、斜め方向に蒸着等を行う必要がなく、ソース電極及びドレイン電極を簡易に形成することができる。
【００４２】
また、金属微粒子を含む溶液を塗布することによってソース電極及びドレイン電極を形成する場合も、第２の側面２ｃの部分で分断して電極を形成することができる。
【００４３】
次に、図４（ｇ）に示すように、第１の電極及び第２の電極を残す部分に、レジスト膜１０を形成する。図４（ｈ）は、図４（ｅ）の平面図である。
【００４４】
レジスト膜１０で覆った状態で、ウエットエッチングすることにより、電極材料層９をパターニングして、図５（ｉ）に示すように、第１の電極４及び第２の電極５を形成することができる。なお、チャネル領域となる部分は、レジスト膜１０により覆われているので、ウエットエッチングの際に影響を受けることはない。図５（ｊ）は、図５（ｉ）の状態を示す平面図である。
【００４５】
次に、図５（ｋ）に示すように、有機半導体膜６を素子全面に形成し、図１に示す有機トランジスタを製造することができる。有機半導体膜６としては、例えば、ペンタセンを膜厚５０〜１００ｎｍとなるように蒸着して形成することができる。また、有機半導体材料を含有した溶液を塗布して形成することも可能である。
【００４６】
以上のように、本発明によれば、ゲート電極２の第２の側面２ｃを利用して、ソース電極及びドレイン電極となる第１の電極４及び第２の電極５を同時にかつ均一な厚みで形成することができる。
【００４７】
また、本発明においては、ゲート電極２の上面２ｂと第１の側面２ａが接するエッジ部分は緩やかな角度になっているので、この部分の上に電極を形成してもこの部分で電極が切断されるのを防止することができる。従って、ゲート電極２の上面２ｂから、第１の側面２ａを通り基板１上まで延びる第１の電極４を、高い信頼性で安定して形成することができる。
【００４８】
図６は、本発明に従う他の実施例の有機トランジスタを示す断面図（ａ）及び平面図（ｂ）である。本実施例においては、第１の電極４に図６（ｂ）に示す切欠部４ｂを形成している。このような切欠部４ｂを形成することにより、ゲート電極２と第１の電極４との重なり部分の面積を少なくし、重なり部分による容量を低減することができる。ゲート電極２と第１の電極４との重なり部分を少なくすることにより、容量を低減することをできるので、トランジスタの動作速度を高めることができる。
【００４９】
図７は、本発明に従うさらに他の実施例の有機トランジスタを示す断面図である。本実施例では、第１の電極４を、ゲート電極２の上面２ｂ上にだけ形成しており、第１の側面２ａ上には形成していない。また、第１の側面２ａ側の基板１の上には、第３の電極１１が形成されている。このような電極構造は、第１の側面２ａ上の電極材料層をエッチングしてパターニングすることにより作製することができる。
【００５０】
本発明によれば、第１の電極４と第２の電極５の間と、第１の電極４と第３の電極１１との間に２つのチャネル領域を形成することができ、２つのチャネル領域を有する有機トランジスタとすることができる。
【００５１】
図８は、本発明に従う他の実施例のゲート電極の形成方法を説明するための断面図である。本実施例においては、リフトオフとドライエッチングを組み合わせてゲート電極を形成している。
【００５２】
図８（ａ）に示すように、基板１上に、フォトリソグラフィ法によりレジスト膜２０を形成する。レジスト膜２０は、傾斜した側面２０ａを有している。次に、図８（ｂ）に示すように、基板１及びレジスト膜２０の上に、金属等を蒸着し、電極材料層２１を形成する。
【００５３】
次に、図８（ｃ）に示すように、レジスト膜２０をリフトオフする。これにより、傾斜した側面２１ｃを有する電極材料層２１が形成される。
【００５４】
次に、図８（ｄ）に示すように、フォトリソグラフィ法により、レジスト膜２２を傾斜面２１ｃを覆うように所定の領域に形成する。
【００５５】
次に、図８（ｅ）に示すように、レジスト膜２１をマスクとして、ＲＩＥまたはＲＩＢＥにより斜め方向にドライエッチングし、図８（ｆ）に示すように、傾斜した側面２１ａを形成する。
【００５６】
以上のようにして、図８（ｆ）に示すように、傾斜した第１の側面２１ａと傾斜した第２の側面２１ｃを有するゲート電極２１を形成することができる。本実施例に示す方法によれば、傾斜角度が異なる第１の側面２１ａと第２の側面２１ｃを形成することができる。
【００５７】
図９は、本発明に従うさらに他の実施例のゲート電極の形成方法を説明するための断面図である。本実施例では、ウエットエッチングとドライエッチングを組み合わせてゲート電極を形成している。
【００５８】
図９（ａ）に示すように、基板１の上に、電極材料層２３を形成し、電極材料層２３の上にフォトリソグラフィ法によりレジスト膜２４を形成する。
【００５９】
次に、図９（ｂ）に示すように、ＲＩＥまたはＲＩＢＥなどのドライエッチング法により、斜め方向にエッチングし、図９（ｃ）に示すように、電極材料２３に傾斜した側面２３ａを形成する。
【００６０】
次に、図９（ｄ）に示すように、傾斜した側面２３ａを覆うように、レジスト膜２５をフォトリソグラフィ法により形成する。
【００６１】
次に、レジスト膜２５をマスクとしてウエットエッチングすることにより、電極材料層２３に傾斜した側面２３ｃを形成する。
【００６２】
レジスト膜２５を除去することにより、図９（ｆ）に示すような、傾斜した第１の側面２３ａと傾斜した第２の側面２３ｃを有するゲート電極２３を形成することができる。
【００６３】
本実施例によっても、第１の側面２３ａと第２の側面２３ｃを異なる傾斜角で形成することができる。
【図面の簡単な説明】
【００６４】
【図１】本発明に従う一実施例の有機トランジスタを示す断面図。
【図２】ゲート電極の第１の側面及び第２の側面の傾斜角を説明するための断面図。
【図３】図１に示す実施例の有機トランジスタの製造工程を示す断面図。
【図４】図１に示す実施例の有機トランジスタの製造工程を示す断面図及び平面図。
【図５】図１に示す実施例の有機トランジスタの製造工程を示す断面図及び平面図。
【図６】本発明に従う他の実施例の有機トランジスタを示す断面図（ａ）及び平面図（ｂ）。
【図７】本発明に従うさらに他の実施例の有機トランジスタを示す断面図。
【図８】本発明に従うさらに他の実施例におけるゲート電極を形成する工程を示す断面図。
【図９】本発明に従うさらに他の実施例におけるゲート電極を形成する工程を示す断面図。
【符号の説明】
【００６５】
１…基板
２…ゲート電極
２ａ…第１の側面
２ｂ…上面
２ｃ…第２の側面
３…絶縁膜
４…第１の電極
４ａ…第１の電極の端部
５…第２の電極
５ａ…第２の電極の端部
６…半導体層
７…電極材料層
８…レジスト膜
９…電極材料層
１０…レジスト膜
１１…第３の電極
２０…レジスト膜
２１…電極材料層
２１ａ…第１の側面
２１ｃ…第２の側面
２３…電極材料層
２３ａ…第１の側面
２３ｃ…第２の側面
２４…レジスト膜
【図１】
2008091379.tif 000003
【図２】
2008091379.tif 000004
【図３】
2008091379.tif 000005
【図４】
2008091379.tif 000006
【図５】
2008091379.tif 000007
【図６】
2008091379.tif 000008
【図７】
2008091379.tif 000009
【図８】
2008091379.tif 000010
【図９】
2008091379.tif 000011