(57)【要約】【課題】ＤＵＴが複数のＰＥカードとの間で信号の授受を行うように接続されている場合であってもマッチ検出機能を使用できる半導体試験装置を提供すること。【解決手段】ＰＥカードからＤＵＴに所定のテストパターンを印加し、ＤＵＴからテストパターンに応じて出力されるパターンを期待値パターンと比較してこれらパターンの一致の有無を検出するように構成された半導体試験装置において、ＰＥカードを介して入力されるＤＵＴのフェイル情報をＤＵＴごとに集約してＰＥカードへ転送するフェイル制御手段を設けたことを特徴とするもの。【選択図】                    図１
2008298458.tif 000002
【特許請求の範囲】
【請求項１】
ＰＥカードからＤＵＴに所定のテストパターンを印加し、ＤＵＴからテストパターンに応じて出力されるパターンを期待値パターンと比較してこれらパターンの一致の有無を検出するように構成された半導体試験装置において、
ＰＥカードを介して入力されるＤＵＴのフェイル情報をＤＵＴごとに集約してＰＥカードへ転送するフェイル制御手段を設けたことを特徴とする半導体試験装置。
【請求項２】
前記ＰＥカードにはＤＵＴの出力パターンと期待値パターンを比較してこれらパターンの一致の有無を検出するマッチ検出部が設けられていることを特徴とする請求項１記載の半導体試験装置。
【請求項３】
前記フェイル制御手段にはＤＵＴの出力パターンと期待値パターンを比較してこれらパターンの一致の有無を検出するマッチ検出部が設けられていることを特徴とする請求項２記載の半導体試験装置。
【請求項４】
前記ＰＥカードには、マッチ検出に必要なフェイル情報としてフェイル制御カードで集約されたフェイル情報とフェイル制御カードに送信する前の集約されていないフェイル情報のいずれかを選択する選択手段を設けたことを特徴とする請求項３記載の半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体試験装置に関し、詳しくは、期待値パターンと出力パターンとを比較照合してパターンの一致の有無を検出するマッチ検出の改良に関するものである。
【背景技術】
【０００２】
半導体テスト装置の一種に、ピンエレクトロニクス(以下ＰＥという)カードから被測定対象(以下ＤＵＴという)に所定のテストパターンを印加し、ＤＵＴからテストパターンに応じて出力されるパターンを期待値パターンと比較してこれらパターンの一致の有無を検出するマッチ検出を行うように構成されたものがある。マッチ検出の結果に基づき、ＤＵＴの良(パス)/不良(フェイル)が判定される。
【０００３】
図４は従来のこのような半導体試験装置における主要部分の構成例を示すブロック図である。半導体試験装置には複数のＰＥカード１１〜１３が設けられている。各ＰＥカード１１〜１３にはそれぞれパターン発生部２１〜２３とマッチ検出部３１〜３３が設けられている。
【０００４】
ＰＥカード１１はパターン発生部２１からＤＵＴ１〜３に所定のテストパターンを印加するとともにこれらＤＵＴ１〜３からテストパターンに応じて出力されるパターンを取り込み、ＰＥカード１２はパターン発生部２２からＤＵＴ３〜４に所定のテストパターンを印加するとともにこれらＤＵＴ３〜４からテストパターンに応じて出力されるパターンを取り込み、ＰＥカード１３はパターン発生部２３からＤＵＴ５〜６に所定のテストパターンを印加するとともにこれらＤＵＴ５〜６からテストパターンに応じて出力されるパターンを取り込む。
【０００５】
各ＰＥカード１１〜１３に設けられているマッチ検出部３１〜３３は、各ＰＥカード１１〜１３内でＤＵＴごとに集約されたフェイル情報を用いてそれぞれのパターン発生部２１〜２３から出力されるテストパターンに対応した期待値パターンと各ＤＵＴの出力パターンとを比較照合してパターンの一致の有無を検出するマッチ検出を行う。
【０００６】
これら各マッチ検出部３１〜３３のマッチ検出結果に基づいて、各ＰＥカード１１〜１３のパターン発生部２１〜２３に設けられている図示しないパターンシーケンサは、所定のテストシーケンスに応じて次に出力すべきテストパターンや期待値パターンを設定指示するための内部条件分岐命令の分岐方向を決める。
【０００７】
【特許文献１】特開２００３−１９６９９９号公報
【０００８】
特許文献１には、ＤＵＴに所定のテストパターンを印加し、ＤＵＴからテストパターンに応じて出力されるパターンを期待値パターンと比較してこれらパターンの一致の有無を検出する半導体試験装置の構成が記載されている。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、図４のブロック図に注目すると、ＤＵＴ３は、ＰＥカード１１とＰＥカード１２の２系統との間で信号の授受を行うように接続されている。このようなテスト環境において、ＰＥカード１１とＰＥカード１２に設けられているマッチ検出部３１〜３２のマッチ検出結果が異なって、いずれか一方のみでＤＵＴ３の出力パターンが期待値パターンと不一致であると検出することがある。
【００１０】
ＰＥカード１１とＰＥカード１２に設けられているマッチ検出部３１〜３２のマッチ検出結果が異なると、各ＰＥカード１１〜１２のパターン発生部２１〜２２に設けられているパターンシーケンサは互いに異なる条件分岐命令を実行して異なる分岐方向を指示し、パターン発生部２１〜２２はＤＵＴ３に対して異なるテストパターンを印加することになり、マッチ検出部３１〜３２のマッチ検出機能が使えなくなってしまう。
【００１１】
本発明は、このような従来の問題点に着目したものであり、その目的は、ＤＵＴが複数のＰＥカードとの間で信号の授受を行うように接続されている場合であってもマッチ検出機能を使用できる半導体試験装置を提供することにある。
【課題を解決するための手段】
【００１２】
このような課題を達成する請求項１の発明は、
ＰＥカードからＤＵＴに所定のテストパターンを印加し、ＤＵＴからテストパターンに応じて出力されるパターンを期待値パターンと比較してこれらパターンの一致の有無を検出するように構成された半導体試験装置において、ＰＥカードを介して入力されるＤＵＴのフェイル情報をＤＵＴごとに集約してＰＥカードへ転送するフェイル制御手段を設けたことを特徴とする。
【００１３】
請求項２の発明は、請求項１記載の半導体試験装置において、前記ＰＥカードにはＤＵＴの出力パターンと期待値パターンを比較してこれらパターンの一致の有無を検出するマッチ検出部が設けられていることを特徴とする。
【００１４】
請求項３の発明は、請求項１記載の半導体試験装置において、前記フェイル制御手段にはＤＵＴの出力パターンと期待値パターンを比較してこれらパターンの一致の有無を検出するマッチ検出部が設けられていることを特徴とする。
【００１５】
請求項４の発明は、請求項３記載の半導体試験装置において、前記ＰＥカードには、マッチ検出に必要なフェイル情報としてフェイル制御カードで集約されたフェイル情報とフェイル制御カードに送信する前の集約されていないフェイル情報のいずれかを選択する選択手段を設けたことを特徴とする。
【発明の効果】
【００１６】
これらにより、ＤＵＴが複数のＰＥカードとの間で信号の授受を行うように接続されている場合であっても、マッチ検出機能を使用できる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明について、図面を用いて説明する。図１は本発明の具体例を示すブロック図であり、図４と共通する部分には同一の符号を付けている。図１において、フェイル制御カード４は、複数のＰＥカード１１〜１３を介して入力されるＤＵＴ１〜６ごとのフェイル情報を、ＤＵＴ１〜６ごとに集約してＰＥカード１１〜１３へ転送する。
【００１８】
図１の動作を説明する。
１）ＰＥカード１１〜１３は、それぞれに接続されているＤＵＴ１〜６に所定のテストパターンを印加し、これらＤＵＴ１〜６からテストパターンに応じて出力されるパターンを取り込んで期待値パターンと比較することによりＤＵＴ１〜６の良(パス)/不良(フェイル)を判定する。
【００１９】
２）ＰＥカード１１〜１３は、各ＤＵＴ１〜６のフェイル情報をフェイル制御カード４に転送する。
【００２０】
３）フェイル制御カード４は、ＰＥカード１１〜１３から受信した各ＤＵＴ１〜６のフェイル情報を、各ＤＵＴ１〜６ごとに集約する。図１の例では、ＤＵＴ３はＰＥカード１１とＰＥカード１２にまたがって信号の授受を行っているので、ＰＥカード１１とＰＥカード１２から受信したＤＵＴ３のフェイル情報を集約する。
【００２１】
４）フェイル制御カード４は、集約したフェイル情報を、ＰＥカード１１〜１３に転送する。
【００２２】
５）ＰＥカード１１〜１３は、内部のマッチ検出部３１〜３３にて、フェイル制御カード４から受信した集約されたフェイル情報を用いてマッチ検出を行う。
【００２３】
このような構成により、ＰＥカード１１とＰＥカード１２の２系統との間で信号の授受を行うように接続されているＤＵＴ３の出力パターンが一方のみ期待値パターンと不一致となる場合であっても、ＰＥカード１１とＰＥカード１２のマッチ検出部３１〜３２におけるマッチ検出結果は同一になる。
【００２４】
したがって、各ＰＥカード１１〜１２のパターン発生部２１〜２２に設けられているパターンシーケンサは同一条件分岐命令を実行して同一分岐方向を指示し、パターン発生部２１〜２２はＤＵＴ３に対して同一のテストパターンを印加することになり、マッチ検出部３１〜３２のマッチ検出機能は使用可能になる。
【００２５】
図２は本発明の他の具体例を示すブロック図であり、図１と共通する部分には同一の符号を付けている。図２において、ＰＥカード１１〜１３に設けられていたマッチ検出部３１〜３３を取り除いてフェイル制御カード４にマッチ検出部４１として実装している。
【００２６】
マッチ検出部４１は、ＤＵＴ１〜６ごとのマッチ検出結果を検出してＰＥカード１１〜１３に転送する。
【００２７】
これにより、図１の構成と同様に、ＤＵＴが複数のＰＥカードにまたがっている場合であっても、マッチ検出機能の使用が可能となる。
【００２８】
図３も本発明の他の具体例を示すブロック図であり、図１と共通する部分には同一の符号を付けている。図３において、ＰＥカード１１〜１３には、パターン発生部２１〜２３とマッチ検出部３１〜３３に加えて、切替回路５１〜５３が設けられている。なお切替回路５１〜５３は、ＰＥカード１１〜１３の外部から制御できるように構成されている。
【００２９】
切替回路５１〜５３は、各マッチ検出部３１〜３３におけるマッチ検出に必要なフェイル情報を、次の２系統１）または２）から選択する。
１）フェイル制御カード４で集約されたフェイル情報
２）フェイル制御カード４に送信する前の集約されていないフェイル情報
【００３０】
図３に示すようにＤＵＴが複数のＰＥカードにまたがって接続されていない場合は、上記２）を選択することで、ＰＥカード１１〜１３とフェイル制御カード４間のデータ転送速度の影響を受けることなく、マッチ検出動作を実行できる。
【００３１】
また、上記２）を選択することにより、
ａ）ＰＥカード１１〜１３からフェイル制御カード４にフェイル情報を転送するのに要する時間
ｂ）フェイル制御カード４がフェイル情報の集約処理に要する時間
ｃ）集約したフェイル情報をフェイル制御カード４からＰＥカード１１〜１３へ転送するのに要する時間
をなくすことができ、マッチ検出処理に要する時間を減らすことができる。
【００３２】
ＤＵＴが複数のＰＥカードにまたがっている場合は、上記１）を選択してフェイル制御カード４で集約されたフェイル情報を受信して図１と同様の処理を行う。
【００３３】
図３のように構成して、ＤＵＴ１〜６とＰＥカード１１〜１３との接続関係に基づき、各マッチ検出部３１〜３３におけるマッチ検出に必要なフェイル情報を切替回路５１〜５３で選択することにより、接続関係によってはＰＥカード１１〜１３とフェイル制御カード４間のデータ転送速度の影響を回避でき、マッチ検出処理時間を削減できる。
【００３４】
なお、上記各実施例では、６個のＤＵＴ１〜６と３枚のＰＥカード１１〜１３とで構成され、ＤＵＴ３がＰＥカード１１とＰＥカード１２の２系統との間で信号の授受を行うように接続されている例について説明したが、本発明はこれらの個数と接続関係に限定されるものではなく、各種個数の組み合わせや多種多様な接続関係にも対応可能である。
【００３５】
以上説明したように、本発明によれば、ＤＵＴが複数のＰＥカードとの間で信号の授受を行うように接続されている場合であってもマッチ検出機能を使用できる半導体試験装置が実現できる。
【図面の簡単な説明】
【００３６】
【図１】本発明の具体例を示すブロック図である。
【図２】本発明の他の具体例を示すブロック図である。
【図３】本発明の他の具体例を示すブロック図である。
【図４】従来のこのような半導体試験装置における主要部分の構成例を示すブロック図である。
【符号の説明】
【００３７】
１１〜１３  ピンエレクトロニクス(ＰＥ)カード
２１〜２３  パターン発生部
３１〜３３  マッチ検出部
４  フェイル制御カード
５１〜５３  切替回路
【図１】
2008298458.tif 000003
【図２】
2008298458.tif 000004
【図３】
2008298458.tif 000005
【図４】
2008298458.tif 000006