(57)【要約】【課題】広い電圧制御範囲に亘って、確実なソフトスイッチングを実現するＤＣ−ＤＣコンバータを提供すること。【解決手段】整流回路４の出力端子ａ−ｂ間の直流電源と直流負荷１１８との間に主インダクタ１１４を共用する降圧コンバータ回路と昇圧コンバータ回路とを直列接続し、前記主インダクタ１１４と磁気的に疎結合した第１，第２の補助インダクタ１１５，１１６に蓄えたエネルギーを利用して、前記降圧および昇圧コンバータ回路の主スイッチング素子１０１，１０３をオンする時点を含む短期間に、前記主スイッチング素子に逆並列接続されたダイオード１０７，１１１に電流を流す。【効果】直流電源電圧より低い領域から、直流電源電圧より高い領域まで広い電圧制御範囲で確実なソフトスイッチングを実現し、高周波数化と小型化が可能な単方向ＤＣ−ＤＣコンバータを実現できる。【選択図】図１
2008109775.tif 000002
【特許請求の範囲】
【請求項１】
直流電源と、この直流電源から主インダクタを通して直流負荷に流れる電流を断続させる第１の主スイッチング素子を含む降圧コンバータ回路と、前記負荷を短絡し直流電源から前記主インダクタにエネルギーを蓄積する回路の電流を断続させる第２の主スイッチング素子を含む昇圧コンバータ回路と、前記第１，第２の主スイッチング素子にそれぞれ並列接続された第１，第２のスナバコンデンサと、前記第１，第２の主スイッチング素子にそれぞれ逆並列接続された第１，第２の逆並列ダイオードと、前記第１および第２の主スイッチング素子をオン／オフさせ、そのデューティを制御する制御装置と、この主スイッチング素子のオン／オフ動作により前記主インダクタに蓄えたエネルギーを前記負荷側へ放出する出力ダイオードを備えた単方向ＤＣ−ＤＣコンバータにおいて、前記主インダクタと磁気的に結合した第１，第２の補助インダクタと、これらの第１，第２の補助インダクタに蓄えたエネルギーを利用して、前記主スイッチング素子をオンする時点を含む短期間に、対応する前記逆並列ダイオードにそれぞれ順方向電流を流す第１，第２の補助スイッチング素子を備えたことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項２】
請求項１において、前記第１，第２の補助インダクタは、前記主インダクタとそれぞれ磁気的に疎結合していることを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項３】
請求項１において、前記第１，第２の補助スイッチング素子を、対応する前記第１，第２の主スイッチング素子をオンする時点を含む短期間の間にオンさせ、対応する前記逆並列ダイオードに順方向電流を流す制御手段を備えたことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項４】
請求項１において、それぞれ対応する前記第１，第２の主スイッチング素子をオンさせる直前に、前記第１，第２の補助スイッチング素子をオンさせる制御手段を備えたことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項５】
請求項１において、前記直流電源の電圧と前記負荷への出力電圧を比較して大小関係を識別する識別手段と、この識別手段が前記直流電源の電圧が高いと識別したとき、前記第１の主スイッチング素子および前記第１の補助スイッチング素子を駆動し、一方、前記直流電源の電圧が低いと識別したとき、前記第２の主スイッチング素子および前記第２の補助スイッチング素子を駆動する制御手段を備えたことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項６】
請求項５において、前記制御手段は、前記第２の主スイッチング素子の両端間に接続された前記出力ダイオードと出力コンデンサの直列回路を備え、この出力コンデンサに発生する電圧と、前記直流電源の電圧を比較し大小関係を識別し、前記昇，降圧コンバータ回路を選択的に駆動することを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項７】
請求項１において、前記主インダクタの両端電圧が所定の電圧まで低下したとき前記第１の主スイッチング素子をオンさせ、前記主インダクタの両端電圧が所定の電圧まで上昇したとき前記第１の主スイッチング素子をオフさせる駆動手段を備えたことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項８】
請求項７において、前記駆動手段は、前記主インダクタと磁気的に結合した第１の補助インダクタと、この第１の補助インダクタの端子電圧が所定電圧まで低下したとき前記第１の主スイッチング素子をオンさせ、前記第１の補助インダクタの端子電圧が所定電圧まで上昇したとき前記第１の主スイッチング素子をオフさせる手段を備えたことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項９】
請求項１において、前記第１の主スイッチング素子の両端電圧が所定電圧まで低下したとき、前記第１の主スイッチング素子をオンさせる駆動手段を備えたことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項１０】
請求項９において、前記駆動手段は、前記第１の主スイッチング素子の両端間に、抵抗の直列接続体を接続し、この接続点の電圧がゼロ近辺まで低下したとき、前記第１の主スイッチング素子をオンさせる手段を備えたことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項１１】
直流電源と、この直流電源から主インダクタを通して直流負荷に流れる電流を断続させる第１の主スイッチング素子を含む降圧コンバータ回路と、前記負荷を短絡し直流電源から前記主インダクタにエネルギーを蓄積する回路の電流を断続させる第２の主スイッチング素子を含む昇圧コンバータ回路と、前記第１，第２の主スイッチング素子にそれぞれ並列接続された第１，第２のスナバコンデンサと、前記第１，第２の主スイッチング素子にそれぞれ逆並列接続された第１，第２の逆並列ダイオードと、前記第１および第２の主スイッチング素子をオン／オフさせ、そのデューティを制御する制御装置と、この主スイッチング素子のオン／オフ動作により前記主インダクタに蓄えたエネルギーを前記負荷側へ放出する出力ダイオードを備えた単方向ＤＣ−ＤＣコンバータにおいて、前記第１の主スイッチング素子と並列に接続された、第１の補助スイッチング素子と、前記主インダクタと磁気的に結合した第１の補助インダクタの直列回路と、前記第２の主スイッチング素子と並列に接続された、第２の補助スイッチング素子と、前記主インダクタと磁気的に結合した第２の補助インダクタの直列回路とを備えたことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項１２】
請求項１１において、前記第１，第２の補助インダクタは、前記主インダクタとそれぞれ磁気的に疎結合していることを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項１３】
請求項１１において、前記第１，第２の補助スイッチング素子を、対応する前記第１，第２の主スイッチング素子をオンする時点を含む短期間の間にオンさせ、対応する前記逆並列ダイオードに順方向電流を流す制御手段を備えたことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項１４】
請求項１１において、前記それぞれの直列回路中に挿入された直列ダイオードと、前記第１，第２の補助スイッチング素子のそれぞれに逆並列接続された逆並列ダイオードを備えたことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項１５】
請求項１１において、前記直流電源の電圧と前記負荷への出力電圧を比較して大小関係を識別する識別手段と、この識別手段が前記直流電源の電圧が高いと識別したとき、前記第１の主スイッチング素子および前記第１の補助スイッチング素子を駆動する降圧駆動手段と、前記直流電源の電圧が低いと識別したとき、前記第２の主スイッチング素子および前記第２の補助スイッチング素子を駆動する昇圧駆動手段を備えたことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項１６】
請求項１１において、前記主インダクタの両端電圧が所定の電圧まで低下したとき前記第１の主スイッチング素子をオンさせ、前記主インダクタの両端電圧が所定の電圧まで上昇したとき前記第１の主スイッチング素子をオフさせる駆動手段を備えたことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項１７】
請求項１１において、前記第１の主スイッチング素子の両端電圧が所定電圧まで低下したとき、前記第１の主スイッチング素子をオンさせる駆動手段を備えたことを特徴とする単方向ＤＣ−ＤＣコンバータ。
【請求項１８】
直流電源と、この直流電源から主インダクタを通して直流負荷に流れる電流を断続させる第１の主スイッチング素子を含む降圧コンバータ回路と、前記負荷を短絡し直流電源から前記主インダクタにエネルギーを蓄積する回路の電流を断続させる第２の主スイッチング素子を含む昇圧コンバータ回路と、前記第１，第２の主スイッチング素子にそれぞれ並列接続された第１，第２のスナバコンデンサと、前記第１，第２の主スイッチング素子にそれぞれ逆並列接続された逆並列ダイオードと、前記第１または第２の主スイッチング素子をオン／オフさせ、そのデューティを制御する制御装置と、この主スイッチング素子のオン／オフ動作により前記主インダクタに蓄えたエネルギーを前記負荷側へ放出する出力ダイオードを備えた単方向ＤＣ−ＤＣコンバータの制御方法において、前記主インダクタと磁気的に疎結合した第１，第２の補助インダクタに蓄えたエネルギーを利用して、前記第１または第２の主スイッチング素子をオンする直前に、対応する前記逆並列ダイオードに順方向電流を流すことを特徴とする単方向ＤＣ−ＤＣコンバータの制御方法。
【請求項１９】
請求項１８において、前記第１，第２の補助スイッチング素子を、対応する前記第１，第２の主スイッチング素子をオンする時点を含む短期間の間にオンさせ、対応する前記逆並列ダイオードに順方向電流を流すことを特徴とする単方向ＤＣ−ＤＣコンバータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力された直流電圧を、異なる大きさの直流電圧へ変換する単方向ＤＣ−ＤＣコンバータとその制御方法に関するものである。
【背景技術】
【０００２】
入力された直流電圧を所望の大きさの直流電圧に変換して出力する昇降圧ＤＣ−ＤＣコンバータは、ソフトスイッチング技術によりスイッチング損失を低減することで高効率化が可能である。これに伴い、スイッチング素子の駆動周波数を高周波化することで、インダクタやコンデンサなどの受動素子を小型化できる。
【０００３】
非特許文献１には、主インダクタを兼用する降圧コンバータと昇圧コンバータを直列接続し、入出力電圧のいずれが大きいかの比較結果に応じて、前記降圧コンバータと昇圧コンバータを選択的の駆動する単方向ＤＣ−ＤＣコンバータが開示されている。主回路の基本構成は、まず、直流電源と、この直流電源から主インダクタを通して直流負荷に流れる電流を断続させる第１の主スイッチング素子を含む降圧コンバータ回路を備えている。次に、前記負荷を短絡し、直流電源から前記主インダクタにエネルギーを蓄積する回路の電流を断続させる第２の主スイッチング素子を含む昇圧コンバータ回路を備えている。ここで、前記第１，第２の主スイッチング素子には、それぞれ第１，第２のスナバコンデンサが並列接続され、また、それぞれにダイオードが逆並列接続されている。そして、前記第１および第２の主スイッチング素子をオン／オフさせ、そのデューティを制御する制御装置と、この主スイッチング素子のオン／オフ動作により前記主インダクタに蓄えたエネルギーを前記負荷側へ放出する出力ダイオードを備えたものである。
【０００４】
次に、非特許文献２には、昇圧チョッパ形の単方向ＤＣ−ＤＣコンバータにおいて、インダクタにより、主スイッチング素子の電流変化率を抑制するゼロ電流スイッチング（ＺＣＳ）方式が開示されている。
【０００５】
また、特許文献１には、ソフトスイッチング可能な単方向ＤＣ−ＤＣコンバータが開示されている。ここでは、直流電源に直接に主スイッチング素子を通した後、インダクタと負荷を直列接続した降圧コンバータ回路における、直流電源と主スイッチング素子の直列回路に対して、補助スイッチング素子を含む補助共振回路を接続したものである。
【０００６】
また、特許文献２には、特許文献１と同じく降圧コンバータ回路において、直流電源と主スイッチング素子の直列回路に対して、補助スイッチング素子とトランスを備えた補助共振回路を接続する技術が開示されている。
【０００７】
一方、特許文献３には、昇圧コンバータ回路を持つ単方向ＤＣ−ＤＣコンバータにおいて、直流電源と主スイッチング素子の直列回路に対し、補助スイッチング素子，補助インダクタ，およびダイオードの直列回路を接続することが開示されている。ここで、補助インダクタを主インダクタに磁気結合させ、また、補助スイッチング素子を、主スイッチング素子をオンする前にオンさせている。
【０００８】
【非特許文献１】Grover Victor Torrico Bascope “Single-Phase High Power Factor Variable Output Voltage Rectifier, Using the Buck+Boost Converter: Control Aspects, Design and Exerimentation
【非特許文献２】弦田他「電気自動車用９８．５％高効率チョッパ回路ＱＲＡＳの提案と実験」電学論Ｄ，１２５巻１１号，２００５年
【特許文献１】特開２００５−３１８７６６号公報
【特許文献２】特開２００６−１４４５４号公報
【特許文献３】特開平６−３１１７３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、非特許文献１に開示された単方向ＤＣ−ＤＣコンバータの主回路のままでは、主スイッチング素子のスイッチングロスが大きく、高周波化が困難で、装置寸法が大きくなる欠点がある。
【００１０】
一方、非特許文献２および特許文献１〜３にそれぞれ開示された単方向ＤＣ−ＤＣコンバータの主回路構成では、直流電源電圧に対して、出力電圧の制御範囲がいずれかに偏っており、適用対象が限定されてしまう。すなわち、特許文献１，２の昇圧コンバータ回路では、直流電源電圧よりも低い出力電圧の制御ができず、非特許文献２や特許文献３の降圧コンバータ回路では、直流電源電圧よりも高い出力電圧の制御ができない欠点がある。
【００１１】
また、特許文献１や特許文献２では、その原理上、共振用（補助）インダクタとして、主インダクタの１／２以上に相当する大きなインダクタが必要で、補助インダクタの寸法／重量が大きくなってしまう欠点がある。
【００１２】
さらに、特許文献２では、トランスを用いていることと、その回路構成との関係から、漏れインダクタンスの影響により電圧サージの発生が懸念される欠点もある。
【００１３】
本発明の目的は、広い電圧制御範囲に亘って、確実なソフトスイッチングを実現するＤＣ−ＤＣコンバータを提供することである。
【００１４】
また、本発明の他の目的は、広い電圧制御範囲に亘って、確実なソフトスイッチングを実現するための補助インダクタの寸法／重量を軽減でき、大容量化が可能なＤＣ−ＤＣコンバータを提供することである。
【課題を解決するための手段】
【００１５】
本発明はその一面において、直流電源と直流負荷との間に主インダクタを共用する降圧コンバータ回路と昇圧コンバータ回路とを直列接続し、前記主インダクタと磁気的に結合した第１，第２の補助インダクタに蓄えたエネルギーを利用して、前記降圧および昇圧コンバータ回路の主スイッチング素子をオンする時点を含む短期間に、前記主スイッチング素子に逆並列接続されたダイオードに電流を流すことを特徴とする。
【００１６】
本発明の望ましい実施態様においては、前記第１，第２の補助インダクタは、前記主インダクタと磁気的に疎結合していることを特徴とする。
【００１７】
本発明は他の一面において、直流電源と、この直流電源から主インダクタを通して直流負荷に流れる電流を断続させる第１の主スイッチング素子を含む降圧コンバータ回路と、前記負荷を短絡し直流電源から前記主インダクタにエネルギーを蓄積する回路の電流を断続させる第２の主スイッチング素子を含む昇圧コンバータ回路と、前記第１，第２の主スイッチング素子にそれぞれ並列接続された第１，第２のスナバコンデンサと、前記第１，第２の主スイッチング素子にそれぞれ逆並列接続された第１，第２の逆並列ダイオードと、前記第１および第２の主スイッチング素子をオン／オフさせ、そのデューティを制御する制御装置と、この主スイッチング素子のオン／オフ動作により前記主インダクタに蓄えたエネルギーを前記負荷側へ放出する出力ダイオードを備えた単方向ＤＣ−ＤＣコンバータにおいて、前記第１の主スイッチング素子と並列に接続された、第１の補助スイッチング素子と、前記主インダクタと磁気的に結合した第１の補助インダクタの直列回路と、前記第２の主スイッチング素子と並列に接続された、第２の補助スイッチング素子と、前記主インダクタと磁気的に結合した第２の補助インダクタの直列回路とを備えたことを特徴とする。
【００１８】
本発明の望ましい実施態様においては、前記第１，第２の補助インダクタは、前記主インダクタとそれぞれ磁気的に疎結合していることを特徴とする。
【００１９】
また、本発明の望ましい実施態様においては、前記第１，第２の補助スイッチング素子を、対応する前記第１，第２の主スイッチング素子をオンする時点を含む短期間の間にオンさせ、対応する前記逆並列ダイオードに順方向電流を流す制御手段を備えたことを特徴とする。
【発明の効果】
【００２０】
本発明の望ましい実施態様によれば、直流電源電圧より低い領域から、直流電源電圧より高い領域まで広い電圧制御範囲で確実なソフトスイッチングを実現し、高周波数化と小型化が可能な単方向ＤＣ−ＤＣコンバータを実現できる。
【００２１】
また、本発明の望ましい実施態様によれば、疎結合トランスを用い、積極的に漏れインダクタンスを用いることで、より小型に、ソフトスイッチングを実現する単方向ＤＣ−ＤＣコンバータを提供することができる。
【００２２】
さらに、本発明の望ましい実施態様によれば、電源電流を連続モードと不連続モードを最適に制御することで、大容量化が可能なＤＣ−ＤＣコンバータを提供することができる。
【００２３】
本発明によるその他の目的と特徴は、以下に述べる実施形態の中で明らかにする。
【発明を実施するための最良の形態】
【００２４】
（第１の実施形態）
まず、図１，図２を用いて本発明の第１の実施形態について説明する。
【００２５】
図１は、本発明の第１の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図である。本実施形態は、入力電圧より高い電圧を出力する昇圧動作と、入力電圧より低い電圧を出力する降圧動作の両方の動作を可能にした昇降圧形の単方向ＤＣ−ＤＣコンバータである。
【００２６】
図１の主回路構成を説明すると、直流電源は、商用交流電源１と、インダクタ２及びコンデンサ３で構成されたフィルタ回路、ならびに整流回路４から構成されている。すなわち、商用交流電源１の交流電圧は、インダクタ２及びコンデンサ３で構成されたフィルタ回路を介し、整流回路４で全波整流され、滑らかな直流電圧に変換される。
【００２７】
整流回路４の両端ａ―ｂ点間の直流電源には、第１の主スイッチング素子であるＩＧＢＴ１０１と主インダクタ１１４、出力ダイオード１０６を介して直流負荷１１８が接続されている。また、前記主インダクタ１１４、出力ダイオード１０６および直流負荷１１８の直列回路に対して、還流ダイオード１０５が接続されている。この第１の主ＩＧＢＴ１０１には逆並列にダイオード１０７が接続され、更に並列に、スナバコンデンサ１０９が接続され、以上の回路により、いわゆる降圧コンバータを構成している。
【００２８】
ｃ−ｂ点間には昇降圧用に併用されるチョークコイルである主インダクタ１１４と、第２の主スイッチング素子であるＩＧＢＴ１０３の直列回路が接続されている。この第２の主ＩＧＢＴ１０３には逆並列にダイオード１１１が接続され、更に並列に、スナバコンデンサ１１９が接続されている。以上の回路により昇圧コンバータを構成している。このコンバータの出力電圧を取り出すために、第２の主ＩＧＢＴ１０３の両端ｄ−ｂ間には、出力ダイオード１０６と出力コンデンサ１１７の直列回路が接続されている。この出力コンデンサ１１７の両端が、単方向ＤＣ−ＤＣコンバータの出力端子であり、負荷１１８が接続されている。
【００２９】
以上は、一般的な単方向ＤＣ−ＤＣコンバータの一構成であり、これに、本発明によるゼロ電圧ゼロ電流スイッチング（ＺＶＺＣＳ）回路を付加している。
【００３０】
すなわち、第１の主スイッチング素子であるＩＧＢＴ１０１の両端ａ−ｃ間に第１の補助スイッチング素子であるＩＧＢＴ１０２、ダイオード１１０、並びに第１の補助インダクタ１１５の直列回路が接続されている。この補助ＩＧＢＴ１０２にも逆並列にダイオード１０８が接続されている。
【００３１】
さらに、第２の主スイッチング素子であるＩＧＢＴ１０３の両端ｄ−ｂ点間に第２の補助インダクタ１１６、ダイオード１１３、並びに第２の補助スイッチング素子であるＩＧＢＴ１０４の直列回路が接続されている。この補助ＩＧＢＴ１０４にも逆並列にダイオード１１２が接続されている。また、第１の補助インダクタ１１５と第２の補助インダクタ１１６は、主インダクタ１１４と磁気的に疎結合している。
【００３２】
駆動回路１２０は、整流回路４の出力であるａ−ｂ間の電圧Ｖａ−ｂと、出力電圧Ｖｅ−ｂとの間の大小関係を監視しており、その監視して識別した結果に応じて、次に図２で説明するように、降圧コンバータまたは昇圧コンバータのいずれか一方を駆動制御する。この駆動制御は、一般的には、出力（負加）電圧指令Ｖｅ―ｂ＊に対し、実際の出力コンデンサ１１７の端子電圧Ｖｅ―ｂが一致するように、ＡＶＲ制御系によってＰＷＭ制御されており、これによって、主スイッチング素子のオン／オフのタイミングは決まる。
【００３３】
図２は、本発明の一実施例による制御モードの選択の様子を示す電圧波形図である。整流回路４の出力であるａ−ｂ間の電圧Ｖａ−ｂと、出力電圧Ｖｅ−ｂの大小関係により、異なった動作モード、すなわち、昇圧コンバータ回路あるいは降圧コンバータ回路を駆動することを表している。
【００３４】
図３および図４は、本発明の第１の実施形態の動作を説明する各部の電圧電流波形図である。この図を参照しながら、第１の実施形態の動作を説明する。最初に、図３により、ａ−ｂ間電圧Ｖａ−ｂよりｅ−ｂ間電圧Ｖｅ−ｂが低い状態、つまり、降圧モードで動作する場合について説明する。降圧モードで動作する場合は、昇圧コンバータを構成する第２の主ＩＧＢＴ１０３及び第２の補助ＩＧＢＴ１０４は、常時オフ状態となっている。
【００３５】
まず、時刻ｔ０以前においては、第１の主ＩＧＢＴ１０１および第１の補助ＩＧＢＴ１０２のゲートに駆動信号が印加されておらず、両ＩＧＢＴはオフ状態である。時刻ｔ０において、前述のＰＷＭ制御に基く主ＩＧＢＴのオン信号に先立って、補助ＩＧＢＴ１０２の駆動信号をオンする。すると、スナバコンデンサ１０９に充電されていた電荷は、スナバコンデンサ１０９→補助ＩＧＢＴ１０２→ダイオード１１０→補助インダクタ１１５→スナバコンデンサ１０９のループで放電され、電荷が引き抜かれる。このとき流れる電流は、補助インダクタ１１５の漏れインダクタンスにより、ｄｉ／ｄｔが緩やかなゼロ電流スイッチング（以下、ＺＣＳと呼ぶ））となり、補助ＩＧＢＴ１０２のターンオン損失を低減できる。一方、補助ＩＧＢＴ１０２のターンオンにより、補助インダクタ１１５に蓄えられたエネルギーが、インダクタ１１５→逆並列ダイオード１０７→補助ＩＧＢＴ１０２→ダイオード１１０→インダクタ１１５のループで電流Ｉｓ１を流す。このため、その直後の時刻ｔ１で、主ＩＧＢＴ１０１に駆動信号を印加すれば、逆並列ダイオード１０７が通電している期間に主ＩＧＢＴ１０１をオンすることとなる。すなわち、主ＩＧＢＴ１０１は、ゼロ電圧スイッチング（以下、ＺＶＳと呼ぶ）、ゼロ電流スイッチング（以下、ＺＣＳと呼ぶ）が可能となる。したがって、主ＩＧＢＴ１０１のオンに伴うスイッチング損失は発生しなくなる。
【００３６】
次に、時刻ｔ２で、主ＩＧＢＴ１０１に電流が流れ初め、時刻ｔ３では、インダクタ１１５→逆並列ダイオード１０７→補助ＩＧＢＴ１０２→ダイオード１１０→インダクタ１１５のループの電流Ｉｓ１は流れなくなる。一方、直流電源の正極ａ→主ＩＧＢＴ１０１→インダクタ１１４→出力ダイオード１０６→コンデンサ１１７→負極ｂに電流が流れる。
【００３７】
さて、前述したＡＶＲによるＰＷＭ制御により、時刻ｔ４で、主ＩＧＢＴ１０１および補助ＩＧＢＴ１０２のゲート駆動信号をオフするものとする。
【００３８】
まず、主ＩＧＢＴ１０１の電流が遮断されると、時刻ｔ４からｔ５にかけて、直流電源からスナバコンデンサ１０９、インダクタ１１４に電流が流れ、主ＩＧＢＴ１０１のコレクタ−エミッタ間電圧は、スナバコンデンサ１０９の容量と遮断電流値で決まるｄｖ／ｄｔにより上昇する。つまり、スナバコンデンサ１０９により、主ＩＧＢＴ１０１のコレクタ−エミッタ間電圧のｄｖ／ｄｔを緩やかにすることで、ＺＶＳを可能にし、ターンオフ損失を低減することができる。
【００３９】
一方、補助ＩＧＢＴ１０２には、時点ｔ３以降、電流が流れていないため、時点ｔ４でのターンオフに際してターンオフ損失は発生しない。主インダクタ１１４に蓄えられたエネルギーは、主インダクタ１１４→出力ダイオード１０６→出力コンデンサ１１７→ダイオード１０５→主インダクタ１１４のループで、出力コンデンサ１１７に充電される。
【００４０】
以上の、時刻ｔ０から時刻ｔ５の動作を繰り返す。ここで、時点ｔ０からｔ１までの時間差をΔｔとすると、補助ＩＧＢＴ１０２を、主ＩＧＢＴ１０１よりΔｔだけ早めにオンさせることで、スナバコンデンサ１０９の電荷を引き抜き、主ＩＧＢＴ１０１に流れる突入電流を抑制している。この時間差Δｔの最適値は、主ＩＧＢＴ１０１のコレクタ−エミッタ間電圧がゼロとなった瞬間に、主ＩＧＢＴ１０１をオンするタイミングが望ましく、最も効率を高めることができる。
【００４１】
次にａ−ｂ間電圧Ｖａ−ｂよりも、ｅ−ｂ間電圧Ｖｅ−ｂが高い状態、つまり、昇圧モードで動作する場合について説明する。
【００４２】
図４は、本発明の一実施例における昇圧モードでの動作波形を示す。昇圧モードで動作する場合は、第１の主ＩＧＢＴ１０１は常時オン状態とし、第１の補助ＩＧＢＴ１０２は常時オフ状態となっている。
【００４３】
まず、時刻ｔ０以前においては、第２の主ＩＧＢＴ１０３および第２の補助ＩＧＢＴ１０４のゲートに駆動信号が印加されておらず、両ＩＧＢＴはオフ状態である。時刻ｔ１での主ＩＧＢＴ１０３のオンに先立ち、時刻ｔ０において、補助ＩＧＢＴ１０４の駆動信号をオンする。すると、スナバコンデンサ１１９に充電されていた電荷は、スナバコンデンサ１１９→補助インダクタ１１６→ダイオード１１３→補助ＩＧＢＴ１０４→スナバコンデンサ１１９のループで放電され、電荷が引き抜かれる。このとき流れる電流は、補助インダクタ１１６の漏れインダクタンスにより、ｄｉ／ｄｔが緩やかなＺＣＳとなり、補助ＩＧＢＴ１０４のターンオン損失を低減できる。一方、補助ＩＧＢＴ１０４のターンオンにより、補助インダクタ１１６に蓄えられたエネルギーが、インダクタ１１６→ダイオード１１３→補助ＩＧＢＴ１０４→逆並列ダイオード１１１→インダクタ１１６のループで電流Ｉｓ２を流す。このため、その直後の時刻ｔ１で、主ＩＧＢＴ１０３に駆動信号を印加すれば、逆並列ダイオード１１１が通電している期間に主ＩＧＢＴ１０３をオンすることとなる。すなわち、主ＩＧＢＴ１０３は、ＺＶＳ、ＺＣＳが可能となる。したがって、主ＩＧＢＴ１０３のオンに伴うスイッチング損失が発生しなくなる。
【００４４】
次に、時刻ｔ２で、主ＩＧＢＴ１０３に電流が流れ初め、時刻ｔ３では、インダクタ１１６→ダイオード１１３→補助ＩＧＢＴ１０４→逆並列ダイオード１１１→インダクタ１１６のループの電流Ｉｓ２は流れなくなる。一方、直流電源の正極ａ→主ＩＧＢＴ１０１→インダクタ１１４→主ＩＧＢＴ１０３→負極ｂに電流が流れる。
【００４５】
時刻ｔ４で、主ＩＧＢＴ１０３および補助ＩＧＢＴ１０４のゲート駆動信号をオフするものとする。まず、主ＩＧＢＴ１０３の電流が遮断されると、時刻ｔ４からｔ５にかけて、直流電源から主ＩＧＢＴ１０１、主インダクタ１１４、スナバコンデンサ１１９に電流が流れ、主ＩＧＢＴ１０３のコレクタ−エミッタ間電圧は、スナバコンデンサ１１９の容量と遮断電流値で決まるｄｖ／ｄｔにより上昇する。つまり、スナバコンデンサ１１９により、主ＩＧＢＴ１０３のコレクタ−エミッタ間電圧のｄｖ／ｄｔを緩やかにすることで、ＺＶＳを可能にし、ターンオフ損失を低減することができる。一方、補助ＩＧＢＴ１０４には、時点ｔ３以降、電流が流れていないため、時点ｔ４でのターンオフに際してターンオフ損失は発生しない。主インダクタ１１４に蓄えられたエネルギーは、主インダクタ１１４→出力ダイオード１０６→出力コンデンサ１１７→負極ｂ→ダイオード１０５→主インダクタ１１４のループに流れ、出力コンデンサ１１７に充電される。
【００４６】
以上のように、時刻ｔ０から時刻ｔ５の動作を繰り返す。ここで、時点ｔ０からｔ１までの時間差をΔｔとすると、補助ＩＧＢＴ１０４を、主ＩＧＢＴ１０３よりΔｔだけ早めにオンさせることで、スナバコンデンサ１０９の電荷を引き抜き、主ＩＧＢＴ１０３に流れる突入電流を抑制している。この時間差Δｔの最適値は、主ＩＧＢＴ１０３のコレクタ−エミッタ間電圧がゼロとなった瞬間に、主ＩＧＢＴ１０３をオンするタイミングが最も効率が良くなる。
【００４７】
以上説明した動作は、図２を参照して説明したように、ａ−ｂ間電圧Ｖａ−ｂと、ｅ−ｂ間電圧Ｖｅ−ｂの大小関係により、昇降圧コンバータ回路を選択して、主ＩＧＢＴおよび補助ＩＧＢＴを切り替えて制御する。したがって、ａ−ｂ間電圧Ｖａ−ｂの最大値よりも、ｅ−ｂ間電圧Ｖｅ−ｂが大きい場合には、昇圧モードのみの動作となる。
【００４８】
なお、逆並列ダイオード１１２は、補助ＩＧＢＴ１０４が逆耐圧阻止型であれば省略することも可能である。
【００４９】
このように、本実施形態は、次のように構成されている。まず、直流電源（１〜４）と、この直流電源から主インダクタ１１４を通して直流負荷１１８に流れる電流を断続させる第１の主スイッチング素子１０１を含む降圧コンバータ回路を備えている。また、前記負荷を短絡し直流電源から前記主インダクタにエネルギーを蓄積する回路の電流を断続させる第２の主スイッチング素子１０３を含む昇圧コンバータ回路を備えている。前記第１，第２の主スイッチング素子には、それぞれ第１，第２のスナバコンデンサ１０９，１１９と、逆並列ダイオード１０７，１１１が並列接続されている。そして、第１および第２の主スイッチング素子をオン／オフさせ、そのデューティを制御する制御装置（駆動回路）１２０と、主スイッチング素子のオン／オフ動作により主インダクタ１１４に蓄えたエネルギーを前記負荷側へ放出する出力ダイオード１０６を備えた単方向ＤＣ−ＤＣコンバータを前提としている。ここで、第１の主スイッチング素子１０１と並列に接続された、第１の補助スイッチング素子１０２，ダイオード１１０，前記主インダクタ１１４と磁気的に疎結合した第１の補助インダクタ１１５の直列回路を備えている。一方、第２の主スイッチング素子１０３と並列に接続された、主インダクタ１１４と磁気的に疎結合した第２の補助インダクタ１１６，ダイオード１１３，第２の補助スイッチング素子１０４の直列回路とを備えた単方向ＤＣ−ＤＣコンバータである。
【００５０】
本実施形態によれば、補助インダクタ１１５，１１６、補助ＩＧＢＴ１０２，１０４、ダイオード１１０，１１３、およびスナバコンデンサ１０９，１１９で構成されるソフトスイッチング回路を備えている。このソフトスイッチング回路により、広い電圧制御範囲に亘って、ＺＶＳ，ＺＣＳターンオン，ＺＶＳターンオフが可能となり、損失を大幅に低減できる。また、スイッチング損失を大幅に低減できることから高周波化が可能となり、補助インダクタおよびコンデンサの小型化およびコスト低減が可能となる。
【００５１】
図５は、本発明の第１の実施形態の変形例１を示し、単方向ＤＣ−ＤＣコンバータの主回路構成図である。本実施形態も、昇降圧形ソフトスイッチング単方向ＤＣ−ＤＣコンバータである。
【００５２】
図５において、図１と同一の構成要素には同一符号を付し、重複説明は避ける。
【００５３】
本変形例１は、出力電圧が商用電源の最大値近傍以上(ＡＣ１００Ｖでは約１４１Ｖ，ＡＣ２００Ｖでは約２８２Ｖ)で制御される場合、昇圧コンバータ部のみにソフトスイッチングの補助回路を付加する構成としたものである。動作については実施形態１の昇圧モードの動作と全く同様である。
【００５４】
図６は、本発明の第１の実施形態の変形例２を示し、単方向ＤＣ−ＤＣコンバータの主回路構成図である。本実施形態も、昇降圧ソフトスイッチング単方向ＤＣ−ＤＣコンバータである。図６において、図１と同一の構成要素には同一符号を付し、重複説明は避ける。
【００５５】
本変形例２は、出力電圧が商用電源の波高値の１/２以下(ＡＣ１００Ｖでは約７０Ｖ以下，ＡＣ２００Ｖでは約１４１Ｖ以下)で制御される場合、降圧コンバータ部のみにソフトスイッチングの補助回路を付加する構成としたものである。動作については実施形態１の降圧モードの動作と全く同様である。
【００５６】
変形例１および２は出力電圧範囲が狭い場合に有効となり、小型、高効率が可能になる。
(第２の実施形態)
次に図７，図８を用いて本発明の第２の実施形態について説明する。
【００５７】
図７は、本発明の第２の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図である。本実施形態は、入力電圧より高い電圧を出力する昇圧動作と、入力電圧より低い電圧を出力する降圧動作の両方の動作を可能にした昇降圧形の単方向ＤＣ−ＤＣコンバータである。
【００５８】
図８において、図１と同一の構成要素には同一符号を付し、重複説明は避ける。
【００５９】
本実施形態が第１の実施形態と異なる点は、主スイッチング素子である主ＩＧＢＴ１０１の駆動方法であり、インダクタ１１４と磁気結合した補助インダクタ７０１によりインダクタ１１４に流れる電流がゼロになる時刻を検出して、主ＩＧＢＴ１０１をオンさせる構成である。回路構成としては、ｅ点よりインダクタ１１４と磁気結合した補助インダクタ７０１を接続し、補助インダクタ７０１の出力端子が主ＩＧＢＴ１０１を駆動するゲート回路７０２に接続されている。
【００６０】
次に、動作について説明するが、昇圧モードでの動作は図４と全く同一である。すなわち、逆並列ダイオード１１１に電流が流れている期間に主ＩＧＢＴ１０３をオンすることで、ＺＶＳ、ＺＣＳが可能となり、ターンオンスイッチング損失が発生しなくなる。また、主ＩＧＢＴ１０３のオフ時には、スナバコンデンサ１１９により、主ＩＧＢＴ１０３のコレクタ，エミッタ間電圧のｄｖ／ｄｔを緩やかにすることでＺＶＳを可能にし、ターンオフ損失を低減することができる。一方、補助ＩＧＢＴ１０４のオフに際しては、補助ＩＧＢＴ１０４に電流が流れていないため、ターンオフ損失は発生しない。
【００６１】
降圧時の動作モードを図８を用いて説明する。時刻ｔ０以前においては、第１の主ＩＧＢＴ１０１のゲートに駆動信号が印加されておらず、両ＩＧＢＴはオフ状態である。時刻ｔ０において、インダクタ１１４の電流値がゼロ電流になると、補助インダクタ７０１の出力端子にゼロボルトが発生する。これに応答して、主ＩＧＢＴ１０１の駆動信号をオンし、インダクタ１１４→出力ダイオード１０６→出力コンデンサ１１７→整流回路４→主ＩＧＢＴ１０１→インダクタ１１４のループに電流が流れる。主ＩＧＢＴ１０１に流れる電流はゼロ電流から流れるため、ＺＶＳ，ＺＣＳターンオンとなり、主ＩＧＢＴ１０１のオンに伴うスイッチング損失は発生しなくなる。
【００６２】
時刻ｔ１で、主ＩＧＢＴ１０１のゲート駆動信号をオフする。主ＩＧＢＴ１０１の電流が遮断されると、時刻ｔ１からｔ２にかけて、直流電源からスナバコンデンサ１０９、インダクタ１１４に電流が流れ、主ＩＧＢＴ１０１のコレクタ−エミッタ間電圧は、スナバコンデンサ１０９の容量と遮断電流値で決まるｄｖ／ｄｔにより上昇する。つまり、スナバコンデンサ１０９により、主ＩＧＢＴ１０１のコレクタ−エミッタ間電圧のｄｖ／ｄｔを緩やかにすることで、ＺＶＳを可能にし、ターンオフ損失を低減することができる。スナバコンデンサ１０９が電源電圧まで充電されると、主インダクタ１１４に蓄えられたエネルギーは、主インダクタ１１４→出力ダイオード１０６→出力コンデンサ１１７→ダイオード１０５のループに電流が流れる。このため、コンデンサ１１７に充電される。
【００６３】
このように、主インダクタ１１４に流れる電流のゼロ点を検出して主ＩＧＢＴ１０１を制御することは臨界モードと呼ばれており、上記の説明にようにインダクタ１１４のゼロ電流検出回路を備えることでソフトスイッチングが可能になる。
(第３の実施形態)
次に、図９，図１０を用いて本発明の第３の実施形態について説明する。
【００６４】
図９は、本発明の第３の実施形態による単方向ＤＣ−ＤＣコンバータの主回路構成図である。本実施形態は、入力電圧より高い電圧を出力する昇圧動作と、入力電圧より低い電圧を出力する降圧動作の両方の動作を可能にした昇降圧形の単方向ＤＣ−ＤＣコンバータである。
【００６５】
図９において、図１と同一の構成要素には同一符号を付し、重複説明は避ける。
【００６６】
本実施形態が第１の実施形態と異なる点は、主スイッチング素子であるＩＧＢＴ１０１の駆動方法であり、主ＩＧＢＴ１０１のコレクタ、エミッタ間電圧がゼロ電圧以下になる時刻を検出して、主ＩＧＢＴ１０１をオンさせる構成である。回路構成としてはａ−ｃ間に抵抗９０１と抵抗９０２の直列回路を接続し、抵抗９０１と抵抗９０２の接続点からＩＧＢＴ１０１を駆動するゲート回路７０２に接続している。
【００６７】
次に、動作について説明するが、昇圧モードでの動作は図４と全く同一である。すなわち、逆並列ダイオード１１１に電流が流れている期間に主ＩＧＢＴ１０３をオンすることで、ＺＶＳ、ＺＣＳが可能となり、ターンオンスイッチング損失が発生しなくなる。また、主ＩＧＢＴ１０３のオフ時には、スナバコンデンサ１１９により、主ＩＧＢＴ１０３のコレクタ，エミッタ間電圧のｄｖ／ｄｔを緩やかにすることでＺＶＳを可能にし、ターンオフ損失を低減することができる。一方、補助ＩＧＢＴ１０４のオフに際しては、補助ＩＧＢＴ１０４に電流が流れていないため、ターンオフ損失は発生しない。
【００６８】
降圧時の動作モードを図１０を用いて説明する。時刻ｔ０以前においては、第１の主ＩＧＢＴ１０１のゲートに駆動信号が印加されておらず、両ＩＧＢＴはオフ状態である。時刻ｔ０において、抵抗９０１の発生電圧がゼロボルトになったことをゲート回路７０２で検出すると、主ＩＧＢＴ１０１の駆動信号がオンし、主インダクタ１１４→出力ダイオード１０６→出力コンデンサ１１７→整流回路４→主ＩＧＢＴ１０１のループに電流が流れる。主ＩＧＢＴ１０１に流れる電流はゼロ電流から流れるため、ＺＶＳ，ＺＣＳターンオンとなるため主ＩＧＢＴ１０１のオンに伴うスイッチング損失が発生しなくなる。
【００６９】
時刻ｔ１で、主ＩＧＢＴ１０１のゲート駆動信号をオフする。主ＩＧＢＴ１０１の電流が遮断されると、時刻ｔ１からｔ２にかけて、直流電源からスナバコンデンサ１０９、インダクタ１１４に電流が流れ、主ＩＧＢＴ１０１のコレクタ−エミッタ間電圧は、スナバコンデンサ１０９の容量と遮断電流値で決まるｄｖ／ｄｔにより上昇する。つまり、スナバコンデンサ１０９により、主ＩＧＢＴ１０１のコレクタ−エミッタ間電圧のｄｖ／ｄｔを緩やかにすることで、ＺＶＳを可能にし、ターンオフ損失を低減することができる。スナバコンデンサ１０９が電源電圧まで充電されると、主インダクタ１１４に蓄えられたエネルギーは、主インダクタ１１４→出力ダイオード１０６→出力コンデンサ１１７→ダイオード１０５→主インダクタ１１４のループに電流が流れるため、コンデンサ１１７に充電される。
【００７０】
上記では、電流不連続モードでのソフトスイッチング動作を説明したが、抵抗９０１の発生電圧を瞬時に検出することで臨界モードでのソフトスイッチング動作も可能になる。
【００７１】
以上の実施形態では、スイッチング素子としてＩＧＢＴを採用した例を中心に説明してきた。しかし、本発明による単方向ＤＣ−ＤＣコンバータは、ＩＧＢＴに限らず、パワーＭＯＳＦＥＴやその他の絶縁ゲート半導体装置，バイポーラトランジスタなどを採用でき、同様の効果が得られることは当業者にとって明らかである。
【図面の簡単な説明】
【００７２】
【図１】本発明の第１の実施形態による単方向ＤＣ−ＤＣコンバータ主回路構成図。
【図２】本発明の第１の実施形態の動作を説明する入出力電圧波形図。
【図３】本発明の第１の実施形態の動作を説明する各部の電圧電流波形図(降圧モード)。
【図４】本発明の第１の実施形態の動作を説明する各部の電圧電流波形図(昇圧モード)。
【図５】本発明の第１の実施形態による単方向ＤＣ−ＤＣコンバータ主回路の変形例１。
【図６】本発明の第４の実施形態による単方向ＤＣ−ＤＣコンバータ主回路の変形例２。
【図７】本発明の第２の実施形態による単方向ＤＣ−ＤＣコンバータ主回路構成図。
【図８】本発明の第２の実施形態の動作を説明する入出力電圧波形図。
【図９】本発明の第３の実施形態による単方向ＤＣ−ＤＣコンバータ主回路構成図。
【図１０】本発明の第３の実施形態の動作を説明する入出力電圧波形図。
【符号の説明】
【００７３】
１…商用交流電源、２…フィルタ用インダクタ、３…フィルタ用コンデンサ、４…整流回路、１０１…第１の主スイッチング素子（第１の主ＩＧＢＴ）、１０２…第１の補助スイッチング素子(第１の補助ＩＧＢＴ)、１０３…第２の主スイッチング素子(第２の主ＩＧＢＴ)、１０４…第２のスイッチング素子（第２の補助ＩＧＢＴ）、１０５，１０６…ダイオード、１０７…第１の主ＩＧＢＴの逆並列ダイオード、１０８…第１の補助ＩＧＢＴの逆並列ダイオード、１０９，１１９…主ＩＧＢＴのスナバコンデンサ、１１０，１１３…ダイオード、１１１…第２の主ＩＧＢＴの逆並列ダイオード、１１２…第２の補助ＩＧＢＴの逆並列ダイオード、１１４…主インダクタ、１１５…第１の補助インダクタ、１１６…第２の補助インダクタ、１１７…出力コンデンサ、１１８…負荷、１２０，７０２…駆動回路、７０１…補助インダクタ、９０１，９０２…電圧検出用分圧抵抗。
【図１】
2008109775.tif 000003
【図２】
2008109775.tif 000004
【図３】
2008109775.tif 000005
【図４】
2008109775.tif 000006
【図５】
2008109775.tif 000007
【図６】
2008109775.tif 000008
【図７】
2008109775.tif 000009
【図８】
2008109775.tif 000010
【図９】
2008109775.tif 000011
【図１０】
2008109775.tif 000012