(57)【要約】【課題】歪み特性を改善することができる半導体装置を得る。【解決手段】本発明に係る半導体装置は、化合物半導体基板と、化合物半導体基板上に順次積層された化合物半導体からなるバッファ層、チャネル層及びショットキー接合形成層と、ショットキー接合形成層上に形成されたソース電極及びドレイン電極と、ソース電極及びドレイン電極の間に設けられ、ショットキー接合形成層にショットキー接合されたゲート電極とを備え、チャネル層のキャリア濃度は、表面側から深さ方向に深さの３乗分の１の濃度勾配を有し、チャネル層のシートキャリア濃度は一定であり、チャネル層の最表部のドーピング濃度は、５．０×１０１７ｃｍ−３以上、２．０×１０１８ｃｍ−３以下である。【選択図】図１
2008288365.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体基板と、
前記化合物半導体基板上に順次積層された化合物半導体からなるバッファ層、チャネル層及びショットキー接合形成層と、
前記ショットキー接合形成層上に形成されたソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極の間に設けられ、前記ショットキー接合形成層にショットキー接合されたゲート電極とを備え、
前記チャネル層のキャリア濃度は、表面側から深さ方向に深さの３乗分の１の濃度勾配を有し、
前記チャネル層のシートキャリア濃度は一定であり、
前記チャネル層の最表部のドーピング濃度は、５．０×１０１７ｃｍ−３以上、２．０×１０１８ｃｍ−３以下であることを特徴とする半導体装置。
【請求項２】
化合物半導体基板と、
前記化合物半導体基板上に順次積層された化合物半導体からなるバッファ層、チャネル層及びショットキー接合形成層と、
前記ショットキー接合形成層上に形成されたソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極の間に設けられ、前記ショットキー接合形成層にショットキー接合されたゲート電極とを備え、
前記チャネル層のキャリア濃度は、表面側から深さ方向に深さの３乗分の１の濃度勾配を有し、
前記ゲート電極のゲート長は０．２μｍ以上、０．６μｍ以下であることを特徴とする半導体装置。
【請求項３】
化合物半導体基板と、
前記化合物半導体基板上に順次積層された化合物半導体からなるバッファ層、チャネル層及びショットキー接合形成層と、
前記ショットキー接合形成層上に形成されたソース電極及びドレイン電極と、
前記ソース電極及び前記ドレイン電極の間に設けられ、前記ショットキー接合形成層にショットキー接合されたゲート電極とを備え、
前記チャネル層のキャリア濃度は、表面側から深さ方向に深さの３乗分の１の濃度勾配を有し、
前記バッファ層は、前記チャネル層よりも小さな電子親和力を有し、前記チャネル層とは異なる化合物半導体からなることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、歪み特性を改善することができる半導体装置に関するものである。
【背景技術】
【０００２】
通信方式のデジタル化に伴い、通信機の出力段用途として用いられる半導体装置に対して、小型化、高出力化、高効率化だけでなく、良好な歪み特性が強く求められている。
【０００３】
一般に、２つの周波数ｆ１，ｆ２の信号（基本波）を半導体装置に入力した場合、周波数ｆ１×２，ｆ２×２の２次高調波が発生する。この高調波と基本波とによって、基本波の周波数に非常に近い周波数２ｆ１−ｆ２，２ｆ２−ｆ１にひずみ成分が発生する。これは３次の相互変調歪み（ＩＭＤ３）と呼ばれ、入出力間での半導体装置等の非線形性に起因して生じ、隣接する回線に対して雑音となる。このような隣接回線に対する雑音を低減するために、複数回線の通信（周波数多重通信）においては、特に歪み特性の良い半導体装置が求められている。
【０００４】
半導体装置の電気特性と歪み特性の関係の関係についてはVolterra Series法による解析が報告されている（例えば、非特許文献１参照）。このVolterra Series法によるＩＭＤ３の展開式より、低歪み化の対策として、相互コンダクタンスｇｍの向上、又は相互コンダクタンスの２次微分項ｇｍ’’の低減が有効と考えられる。
【０００５】
相互コンダクタンスの２次微分項ｇｍ’’を低減させる理論的な手段として、半導体装置のチャネル層のキャリア濃度プロファイルとして、表面側から深さ方向に深さ（ｘ）の３乗分の１の濃度勾配（１／ｘ３）を持たせることが有効である（例えば、非特許文献２参照）。このような半導体装置の歪み特性評価結果について以下に説明する。
【０００６】
図９は、従来の半導体装置を示す断面図である。半絶縁性ＧａＡｓ基板１１上に、アンドープＡｌＧａＡｓ／アンドープＧａＡｓ超格子バッファ層１２、アンドープＧａＡｓバッファ層１３、ｎ型ＧａＡｓチャネル層１４、ｎ型ＡｌＧａＡｓショットキー接合形成層１５、ｎ型ＧａＡｓ下部コンタクト層１６、ｎ型ＡｌＧａＡｓエッチングストッパ層１７、ｎ＋型ＧａＡｓ上部コンタクト層１８が順次積層されている。
【０００７】
ｎ＋型ＧａＡｓ上部コンタクト層１８上にソース電極１９及びドレイン電極２０が形成されている。ｎ型ＡｌＧａＡｓエッチングストッパ層１７及びｎ＋型ＧａＡｓ上部コンタクト層１８には、リセス構造が形成されている。ソース電極１９及びドレイン電極２０の間に設けられたゲート電極２１が、リセス構造内においてｎ型ＡｌＧａＡｓショットキー接合形成層１５にショットキー接合されている。
【０００８】
ｎ型ＧａＡｓチャネル層１４のキャリア濃度プロファイルは、表面側から深さ方向に深さ（ｘ）の３乗分の１の濃度勾配（１／ｘ３）を有する。また、ｎ型ＧａＡｓチャネル層１４は、最表部のキャリア濃度が２．３×１０１７ｃｍ−３、膜厚が１８００Åである。
【０００９】
図１０は、従来の半導体装置の歪み特性を測定した結果を示す図である。歪特性として隣接チャネル漏洩電力（ＡＣＰ）を測定した。また、比較のために、広く用いられているチャネル層のキャリア濃度を一定にした半導体装置の歪み特性も示す。このキャリア濃度を一定にしたｎ型ＧａＡｓチャネル層は、キャリア濃度を１．５×１０１７ｃｍ−３、膜厚を１３００Åとした。これはキャリア濃度に勾配を設けたｎ型ＧａＡｓチャネル層のシートキャリア濃度及びピンチオフ電圧とほぼ等しくなるように調整したものである。
【００１０】
また、ゲート長をＬｇ＝１．１μｍ、ゲート幅をＷｇ＝１２．６ｍｍとし、半導体装置を表面実装型のディスクリートパッケージに実装した。そして、半導体装置にドレイン電圧Ｖｄ＝１０Ｖ、ドレイン電流Ｉｄ＝３００ｍＡを印加し、周波数ｆ＝２．１４ＧＨｚのＷ−ＣＤＭＡ変調波（3GPP TEST MODEL1, 64code Single Signal, Channel Bandwidth = 3.84MHz）を入力して歪み特性を測定した。
【００１１】
この測定結果から、チャネル層のキャリア濃度に上記勾配を持たせた場合は、キャリア濃度を一定にした場合と比べて、歪特性が明らかに改善していることが分かる。
【００１２】
図１１は、従来の半導体装置のドレイン電流Ｉｄに対する相互コンダクタンスｇｍ及び相互コンダクタンスの２次微分項ｇｍ’’を測定した結果を示す図である。比較のために、チャネル層のキャリア濃度を一定にした半導体装置について同様の測定をした結果も示す。
【００１３】
この測定結果から、両者のｇｍはほぼ同等であることが分かる。一方、チャネル層のキャリア濃度に上記勾配を持たせた半導体装置のｇｍ’’は、キャリア濃度を一定にした半導体装置のｇｍ’’よりも低減している。このことから、チャネル層のキャリア濃度に上記勾配を持たせた半導体装置における歪み特性の改善は、ｇｍ’’を低減させる効果に起因したものと考えられる。
【００１４】
【非特許文献１】R. A. Minasian, IEEE Trans. Microwave Theory Tech., vol.28, No.1, pp.1-8, 1980
【非特許文献２】R. A. Pucel, Electronics Lett. Vol.14, No.6, pp.204-206, 1978
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかし、電界効果型の半導体装置は、一般に表面準位等の影響を受け易く、バッファ層側からも影響を受ける。従って、チャネル層に上記キャリア濃度プロファイルを持たせただけでは理想的なｇｍ特性を得ることは困難であり、ｇｍ’’を完全にゼロに抑制することは困難である。
【００１６】
本発明は、上述のような課題を解決するためになされたもので、その目的は、歪み特性を改善することができる半導体装置を得るものである。
【課題を解決するための手段】
【００１７】
本発明に係る半導体装置は、化合物半導体基板と、化合物半導体基板上に順次積層された化合物半導体からなるバッファ層、チャネル層及びショットキー接合形成層と、ショットキー接合形成層上に形成されたソース電極及びドレイン電極と、ソース電極及びドレイン電極の間に設けられ、ショットキー接合形成層にショットキー接合されたゲート電極とを備え、チャネル層のキャリア濃度は、表面側から深さ方向に深さの３乗分の１の濃度勾配を有し、チャネル層のシートキャリア濃度は一定であり、チャネル層の最表部のドーピング濃度は、５．０×１０１７ｃｍ−３以上、２．０×１０１８ｃｍ−３以下である。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１８】
本発明により、歪み特性を改善することができる。
【発明を実施するための最良の形態】
【００１９】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す断面図である。半絶縁性ＧａＡｓ基板１１（化合物半導体基板）上に、アンドープＡｌＧａＡｓ／アンドープＧａＡｓ超格子バッファ層１２、アンドープＧａＡｓバッファ層１３（バッファ層）、ｎ型ＧａＡｓチャネル層１４（チャネル層）、ｎ型ＡｌＧａＡｓショットキー接合形成層１５（ショットキー接合形成層）、ｎ型ＧａＡｓ下部コンタクト層１６、ｎ型ＡｌＧａＡｓエッチングストッパ層１７、ｎ＋型ＧａＡｓ上部コンタクト層１８が順次積層されている。
【００２０】
ｎ＋型ＧａＡｓ上部コンタクト層１８上、即ちｎ型ＡｌＧａＡｓショットキー接合形成層１５上にソース電極１９及びドレイン電極２０が形成されている。ｎ型ＡｌＧａＡｓエッチングストッパ層１７及びｎ＋型ＧａＡｓ上部コンタクト層１８には、リセス構造が形成されている。ソース電極１９及びドレイン電極２０の間に設けられたゲート電極２１が、リセス構造内においてｎ型ＡｌＧａＡｓショットキー接合形成層１５にショットキー接合されている。ゲート電極２１のゲート長Ｌｇは、０．５μｍ〜１．１μｍである。
【００２１】
図２は、チャネル層の深さとキャリア濃度との関係を示す図である。ｎ型ＧａＡｓチャネル層１４のキャリア濃度プロファイルは、表面側から深さ方向に深さ（ｘ）の３乗分の１の濃度勾配（１／ｘ３）を有する。また、ｎ型ＧａＡｓチャネル層１４のシートキャリア濃度は一定である。具体的には、ホール測定より得たシートキャリア濃度が１．２４±０．１×１０１２ｃｍ−２となるように調整してある。
【００２２】
本実施の形態では、ｎ型ＧａＡｓチャネル層１４の最表部のドーピング濃度を、５．０×１０１７ｃｍ−３以上、２．０×１０１８ｃｍ−３以下とする。具体的には、ｎ型ＧａＡｓチャネル層１４の最表部のドーピング濃度を５．０×１０１７ｃｍ−３とした場合はチャンネル層の膜厚を７００Åとし、ドーピング濃度を２．０×１０１８ｃｍ−３とした場合はチャンネル層の膜厚を１８０Åとする。
【００２３】
以下、本実施の形態１に係る半導体装置の製造方法について簡単に説明する。まず、半絶縁性ＧａＡｓ基板１１上に、アンドープＡｌＧａＡｓ／アンドープＧａＡｓ超格子バッファ層１２、アンドープＧａＡｓバッファ層１３、ｎ型ＧａＡｓチャネル層１４、ｎ型ＡｌＧａＡｓショットキー接合形成層１５、ｎ型ＧａＡｓ下部コンタクト層１６、ｎ型ＡｌＧａＡｓエッチングストッパ層１７、ｎ＋型ＧａＡｓ上部コンタクト層１８を、ＭＢＥ法やＭＯＣＶＤ法などの結晶成長法を用いて順次積層する。ただし、ｎ型ＧａＡｓチャネル層１４に、上記キャリア濃度プロファイルを有するようにＳｉをドーピングする。また、ｎ型ＧａＡｓチャネル層１４の最表部のドーピング濃度を５．０×１０１７ｃｍ−３以上、２．０×１０１８ｃｍ−３以下とする。
【００２４】
次に、適切なプロセスに従って、リセス構造、ソース電極１９、ドレイン電極２０、ゲート電極２１を順次形成する。以上の工程により、本実施の形態１に係る半導体装置が製造される。
【００２５】
以下、本実施の形態１に係る半導体装置の作用及び効果について説明する。図３は、本発明の実施の形態１に係る半導体装置の歪み特性とチャネル層の最表部のドーピング濃度との関係を測定した結果を示す図である。歪特性として隣接チャネル漏洩電力（ＡＣＰ）を測定した。また、測定に用いた半導体装置はゲート長がＬｇ＝１．１μｍ、ゲート幅がＷｇ＝１２．６ｍｍである。この半導体装置を表面実装型のディスクリートパッケージに実装した。そして、半導体装置にドレイン電圧Ｖｄ＝１０Ｖ、ドレイン電流Ｉｄ＝３００ｍＡを印加し、周波数ｆ＝２．１４ＧＨｚのＷ−ＣＤＭＡ変調波（3GPP TEST MODEL1, 64code Single Signal, Channel Bandwidth = 3.84MHz）を入力して歪み特性を測定した。出力はＰｏｕｔ＝２４ｄＢｍである。
【００２６】
この測定結果から、上記キャリア濃度プロファイルを維持しつつチャネル層の高濃度薄層化を図ることによって歪特性は改善していき、チャネル層の最表部のドーピング濃度が５．０×１０１７ｃｍ−３以上ではほとんど変化しないことがわかる。従って、チャネル層の最表部のドーピング濃度が５．０×１０１７ｃｍ−３以上であれば、良好な歪み特性を得ることができる。また、チャネル層の最表部のドーピング濃度が２．０×１０１８ｃｍ−３以下であれば、キャリアが十分に活性となり、かつ上記キャリア濃度プロファイルを問題なく形成できる膜厚となる。
【００２７】
図４は、チャネル層の最表部のドーピング濃度を変えた場合のドレイン電流Ｉｄと相互コンダクタンスｇｍ及び｜ｇｍ’’／ｇｍ３｜との関係を示す図である。測定に用いた半導体装置はゲート長がＬｇ＝１．１μｍ、ゲート幅がＷｇ＝１００μｍである。図４を参照しながら、図３のような測定結果に至った原因について説明する。
【００２８】
上記キャリア濃度プロファイルを維持しつつチャネル層の高濃度薄層化を図った場合、図４に示されるようにドレイン電流Ｉｄに対する相互コンダクタンスｇｍは一様に向上している。一方、上記キャリア濃度プロファイルを採用したことで相互コンダクタンスの２次微分項ｇｍ’’は低減するため、ｇｍ向上に伴うｇｍ’’の増加を抑えることができる。このため、ドレイン電流Ｉｄに対する｜ｇｍ’’／ｇｍ３｜は、一様に低減する。
【００２９】
｜ｇｍ’’／ｇｍ３｜は、Volterra Series法により導かれるＩＭＤ３の展開式に含まれる成分であり、｜ｇｍ’’／ｇｍ３｜を低減させることが歪み特性の低減に繋がると考えられる。従って、上記キャリア濃度プロファイルを維持しつつチャネル層の高濃度薄層化を図ったことによる歪み特性の改善は、｜ｇｍ’’／ｇｍ３｜の低減によるものである。
【００３０】
なお、ｎ型ＧａＡｓチャネル層１４のキャリア濃度プロファイルが、表面側から深さ方向に、深さ（ｘ）の３乗分の１の濃度勾配（１／ｘ３）を模した階段状の濃度勾配を有するようにしても、同様の歪改善効果を得ることができる。
【００３１】
実施の形態２．
本発明の実施の形態２に係る半導体装置において、実施の形態１と同様に、チャネル層のキャリア濃度は、表面側から深さ方向に深さの３乗分の１の濃度勾配を有する。そして、本実施の形態２では、ゲート電極２１のゲート長Ｌｇは０．２μｍ以上、０．６μｍ以下である。また、実施の形態１のようなチャネル層の最表部のドーピング濃度についての限定は、実施の形態２では必要としない。ここでは、チャネル層の最表部のドーピング濃度を５．０×１０１７ｃｍ−３とし、チャネル層の膜厚を７００Åとする。その他の構成は実施の形態１と同様である。また、製造工程も実施の形態１と同様である。
【００３２】
以下、本実施の形態２に係る半導体装置の作用及び効果について説明する。図５は、本発明の実施の形態２に係る半導体装置の歪み特性とゲート長との関係を測定した結果を示す図である。歪特性として隣接チャネル漏洩電力（ＡＣＰ）を測定した。
【００３３】
また、測定に用いた半導体装置はゲート長がＬｇ＝０．５〜１．１μｍ、ゲート幅がＷｇ＝１２．６ｍｍである。この半導体装置を表面実装型のディスクリートパッケージに実装した。そして、半導体装置にドレイン電圧Ｖｄ＝１０Ｖ、ドレイン電流Ｉｄ＝３００ｍＡを印加し、周波数ｆ＝２．１４ＧＨｚのＷ−ＣＤＭＡ変調波（3GPP TEST MODEL1, 64code Single Signal, Channel Bandwidth = 3.84MHz）を入力して歪み特性を測定した。出力はＰｏｕｔ＝２４ｄＢｍである。
【００３４】
この測定結果から、ゲート長Ｌｇが短くなるに従って歪み特性は一様に改善していき、Ｌｇ＝０．６μｍ以下ではほとんど変化しないことが分かる。従って、ゲート電極２１のゲート長Ｌｇが０．６μｍ以下であれば、良好な歪み特性を得ることができる。また、ゲート電極２１のゲート長Ｌｇが０．２μｍ以上であれば、特異なプロセスを用いることなくゲート電極２１を形成することができる。
【００３５】
図６は、ゲート長Ｌｇを変えた場合のドレイン電流Ｉｄと相互コンダクタンスの２次微分項ｇｍ’’及び｜ｇｍ’’／ｇｍ３｜との関係を示す図である。測定に用いた半導体装置はゲート長Ｌｇが０．５〜１．１μｍ、ゲート幅Ｗｇが３００μｍである。図６を参照しながら、図５のような測定結果に至った原因について説明する。
【００３６】
ゲート長Ｌｇが短くなるにしたがって、図６に示されるようにドレイン電流Ｉｄに対する相互コンダクタンスの２次微分項ｇｍ’’は一様に低減する。これにより｜ｇｍ’’／ｇｍ３｜は一様に低減する。
【００３７】
先述したように｜ｇｍ’’／ｇｍ３｜は、Volterra Series法により導かれるＩＭＤ３の展開式に含まれる成分であり、｜ｇｍ’’／ｇｍ３｜を低減させることが歪み特性の低減に繋がると考えられる。従って、ゲート長Ｌｇを短くしたことによる歪み特性の改善は、ｇｍ’’が低減したことによる｜ｇｍ’’／ｇｍ３｜の低減効果によるものである。
【００３８】
また、ゲート長Ｌｇを短くしたことによってｇｍ’’が低減した理由は、ゲート長Ｌｇを短くしたことで短チャネル効果によるピンチオフ電圧のマイナス側へのシフトが顕著になってｇｍ特性が変化し、ｇｍ’’の低減に有利となるｇｍ特性が得られたからであると考えられる。
【００３９】
実施の形態３．
図７は、本発明の実施の形態３に係る半導体装置を示す断面図である。この半導体装置は、図１に示す半導体装置のアンドープＧａＡｓバッファ層１３（バッファ層）をアンドープＡｌ０．２０Ｇａ０．８０Ａｓバッファ層２２（バッファ層）で置き換えたものである。即ち、バッファ層は、ｎ型ＧａＡｓチャネル層１４（チャネル層）を構成するＧａＡｓよりも小さな電子親和力を有するアンドープＡｌ０．２０Ｇａ０．８０Ａｓからなる。また、実施の形態１のようなチャネル層の最表部のドーピング濃度についての限定は、実施の形態３では必要としない。その他の構成は実施の形態１と同様である。また、製造工程も実施の形態１と同様である。
【００４０】
以下、本実施の形態３に係る半導体装置の作用及び効果について説明する。図８は、ドレイン電流Ｉｄと｜ｇｍ’’／ｇｍ３｜との関係を示す図である。測定に用いた半導体装置はゲート長がＬｇ＝０．５μｍ、ゲート幅がＷｇ＝３００μｍである。バッファ層がアンドープＡｌ０．２０Ｇａ０．８０Ａｓからなる場合、バッファ層がアンドープＧａＡｓからなる場合と比べて、Ｉｄ≦４０ｍＡ／ｍｍにおいて｜ｇｍ’’／ｇｍ３｜を明らかに低減できている。これはＩｄ≦４０ｍＡ／ｍｍにおいてｇｍ’’が低減されるからである。
【００４１】
そして、ｇｍ’’が低減した理由は、バッファ層がＧａＡｓよりも小さな電子親和力を有するアンドープＡｌ０．２０Ｇａ０．８０Ａｓからなることで、ヘテロバリアによる電子の閉じ込め効果によって、表面側から深さ方向に深さ（ｘ）の３乗分の１の濃度勾配（１／ｘ３）を有するｎ型ＧａＡｓチャネル層１４のキャリア濃度プロファイルが、アンドープＧａＡｓバッファ層１３を用いた場合よりも理想的となるからである。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施の形態１に係る半導体装置を示す断面図である。
【図２】チャネル層の深さとキャリア濃度との関係を示す図である。
【図３】本発明の実施の形態１に係る半導体装置の歪み特性とチャネル層の最表部のドーピング濃度との関係を測定した結果を示す図である。
【図４】チャネル層の最表部のドーピング濃度を変えた場合のドレイン電流Ｉｄと相互コンダクタンスｇｍ及び｜ｇｍ’’／ｇｍ３｜との関係を示す図である。
【図５】本発明の実施の形態２に係る半導体装置の歪み特性とゲート長との関係を測定した結果を示す図である。
【図６】ゲート長Ｌｇを変えた場合のドレイン電流Ｉｄと相互コンダクタンスの２次微分項ｇｍ’’及び｜ｇｍ’’／ｇｍ３｜との関係を示す図である。
【図７】本発明の実施の形態３に係る半導体装置を示す断面図である。
【図８】ドレイン電流Ｉｄと｜ｇｍ’’／ｇｍ３｜との関係を示す図である。
【図９】従来の半導体装置を示す断面図である。
【図１０】従来の半導体装置の歪み特性を測定した結果を示す図である。
【図１１】従来の半導体装置のドレイン電流Ｉｄに対する相互コンダクタンスｇｍ及び相互コンダクタンスの２次微分項ｇｍ’’を測定した結果を示す図である。
【符号の説明】
【００４３】
１１  半絶縁性ＧａＡｓ基板（化合物半導体基板）
１３  アンドープＧａＡｓバッファ層（バッファ層）
１４  ｎ型ＧａＡｓチャネル層（チャネル層）
１５  ｎ型ＡｌＧａＡｓショットキー接合形成層（ショットキー接合形成層）
１９  ソース電極
２０  ドレイン電極
２１  ゲート電極
２２  アンドープＡｌ０．２０Ｇａ０．８０Ａｓバッファ層（バッファ層）
【図１】
2008288365.tif 000003
【図２】
2008288365.tif 000004
【図３】
2008288365.tif 000005
【図４】
2008288365.tif 000006
【図５】
2008288365.tif 000007
【図６】
2008288365.tif 000008
【図７】
2008288365.tif 000009
【図８】
2008288365.tif 000010
【図９】
2008288365.tif 000011
【図１０】
2008288365.tif 000012
【図１１】
2008288365.tif 000013