(57)【要約】【課題】コンタクトトレンチ構造の半導体装置を微細化する。【解決手段】第１導電型の半導体基板と、第１導電型の半導体基板上に形成された第１導電型の半導体層と、第１導電型の半導体層上形成された第２導電型のベース層と、第２導電型のベース層上に形成された第１導電型の拡散層と、第１導電型の拡散層の表面から第１導電型の半導体層まで所定の間隔ごとに形成された複数列のストライプ状のトレンチと、トレンチの各々における側面及び表面に形成された第１絶縁層と、第１絶縁膜を介してトレンチ内に埋め込まれた金属粒子からなるゲート電極と、拡散層上に形成された第１電極と、半導体基板裏面に形成された第２電極を備えている。【選択図】図９
2008109010.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記第１導電型の半導体基板上に形成された第１導電型の半導体層と、
前記第１導電型の半導体層上形成された第２導電型のベース層と、
前記第２導電型のベース層上に形成された第１導電型の拡散層と、
前記第１導電型の拡散層の表面から前記第１導電型の半導体層まで所定の間隔ごとに形成された複数列のストライプ状のトレンチと、
前記トレンチの各々における側面及び表面に形成された第１絶縁層と、
前記第１絶縁膜を介して前記トレンチ内に埋め込まれた金属粒子からなるゲート電極と、
前記拡散層上に形成された第１電極と、
前記半導体基板裏面に形成された第２電極と、
を備えていることを特徴とする半導体装置。
【請求項２】
第１導電型の半導体基板と、
前記第１導電型の半導体基板上に形成された第１導電型の半導体層と、
前記第１導電型の半導体層上形成された第２導電型のベース層と、
前記第２導電型のベース層上に形成された第１導電型の拡散層と、
前記第１導電型の拡散層の表面から前記第１導電型の半導体層まで所定の間隔ごとに形成された複数列のストライプ状のトレンチと、
前記トレンチの各々における側面及び表面に形成された第１絶縁層と、
前記第１絶縁膜を介して前記トレンチ内に前記第１導電型の半導体層と前記第２導電型のベース層の境界面よりも前記第１導電型の半導体層側に埋め込まれた絶縁物粒子からなる内部絶縁層と、
前記第１絶縁膜及び前記内部絶縁膜を介して前記トレンチ内に埋め込まれた金属粒子からなるゲート電極と、
前記拡散層上に形成された第１電極と、
前記半導体基板裏面に形成された第２電極と、
を備えていることを特徴とする半導体装置。
【請求項３】
第１導電型の半導体基板と、
前記第１導電型の半導体基板上に第１導電型の第１半導体領域と第２導電型の第２半導体領域とが前記半導体基板面に対し略垂直に交互に形成された並列半導体層と、
前記並列半導体層上形成された第２導電型のベース層と、
前記第２導電型のベース層上に形成された第１導電型の拡散層と、
前記第１半導体領域上における前記第１導電型の拡散層の表面から少なくとも前記第１半導体領域まで所定の間隔ごとに形成された複数列のストライプ状のトレンチと、
前記トレンチの各々における側面及び表面に形成された第１絶縁層と、
前記第１絶縁膜を介して前記トレンチ内に前記並列半導体層と前記第２導電型のベース層の境界面よりも前記第１導電型の半導体層側に埋め込まれた絶縁物粒子からなる第２絶縁層と、
前記第１絶縁膜及び前記第２絶縁膜を介して前記トレンチ内に埋め込まれた金属粒子からなるゲート電極と、
前記拡散層上に形成された第１電極と、
前記半導体基板裏面に形成された第２電極と、
を備えていることを特徴とする半導体装置。
【請求項４】
前記並列半導体層における第１半導体領域における第１導電型の不純物濃度Ａと、第２半導体領域における第２導電型の不純物濃度Ｂは、
０．９５×Ａ＜Ｂ＜１．０５×Ａ
であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
半導体層にトレンチを形成する工程と、
前記トレンチの内部表面に絶縁膜を形成する工程と、
溶媒内に金属粒子を混入した溶液を前記絶縁膜を介して前記トレンチ内に流し込む工程と、
前記流し込んだ溶液中の溶媒を揮発させる工程と、
により、前記トレンチ内に金属粒子からなる電極を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関するものであり、特に、トレンチゲート有する構造の半導体装置及び半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、パワースイッチ、モータドライブ、ランプドライブ等に用いる電力用ＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）は、更なる小型化、省エネルギー化、低価格化等が求められている。このような要求に対応するため、トレンチゲートＭＯＳＦＥＴの開発が行われている。このトレンチゲートＭＯＳＦＥＴは、ゲート電極の材料としてポリシリコンを用いているが、このポリシリコンの低抵抗化には限界があり、これにより半導体装置における内部ゲート抵抗を低下させることに限界を有していた。また、内部ゲート抵抗を低抵抗化するための手法として、ポリシリコンに代えて金属材料をトレンチ内に高密度に充填する方法があるが、この方法では応力の違いにより半導体結晶に欠陥を生じさせるといった問題を有していた。
【０００３】
一方、このようなパワーＭＯＳＦＥＴにおいては、特許文献１に開示されているように耐圧を高めるともに、オン抵抗を下げることが可能なＳｕｐｅｒ  Ｊｕｎｃｔｉｏｎ構造のパワーＭＯＳＦＥＴが開示されている。
【特許文献１】特開２００２−１７０９５５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、トレンチゲート構造の半導体装置の電極における抵抗を低減させ、微細化された場合においても十分な特性を得ることができる半導体装置を得ることを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一態様に係る半導体装置は、第１導電型の半導体基板と、前記第１導電型の半導体基板上に形成された第１導電型の半導体層と、前記第１導電型の半導体層上形成された第２導電型のベース層と、前記第２導電型のベース層上に形成された第１導電型の拡散層と、前記第１導電型の拡散層の表面から前記第１導電型の半導体層まで所定の間隔ごとに形成された複数列のストライプ状のトレンチと、前記トレンチの各々における側面及び表面に形成された第１絶縁層と、前記第１絶縁膜を介して前記トレンチ内に埋め込まれた金属粒子からなるゲート電極と、前記拡散層上に形成された第１電極と、前記半導体基板裏面に形成された第２電極と、を備えていることを特徴とする。
【０００６】
また、本発明の一態様に係る半導体装置は、第１導電型の半導体基板と、前記第１導電型の半導体基板上に形成された第１導電型の半導体層と、前記第１導電型の半導体層上形成された第２導電型のベース層と、前記第２導電型のベース層上に形成された第１導電型の拡散層と、前記第１導電型の拡散層の表面から前記第１導電型の半導体層まで所定の間隔ごとに形成された複数列のストライプ状のトレンチと、前記トレンチの各々における側面及び表面に形成された第１絶縁層と、前記第１絶縁膜を介して前記トレンチ内に前記第１導電型の半導体層と前記第２導電型のベース層の境界面よりも前記第１導電型の半導体層側に埋め込まれた絶縁物粒子からなる内部絶縁層と、前記第１絶縁膜及び前記内部絶縁膜を介して前記トレンチ内に埋め込まれた金属粒子からなるゲート電極と、前記拡散層上に形成された第１電極と、前記半導体基板裏面に形成された第２電極と、を備えていることを特徴とする。
【０００７】
また、本発明の一態様に係る半導体装置は、第１導電型の半導体基板と、前記第１導電型の半導体基板上に第１導電型の第１半導体領域と第２導電型の第２半導体領域とが前記半導体基板面に対し略垂直に交互に形成された並列半導体層と、前記並列半導体層上形成された第２導電型のベース層と、前記第２導電型のベース層上に形成された第１導電型の拡散層と、前記第１半導体領域上における前記第１導電型の拡散層の表面から少なくとも前記第１半導体領域まで所定の間隔ごとに形成された複数列のストライプ状のトレンチと、前記トレンチの各々における側面及び表面に形成された第１絶縁層と、前記第１絶縁膜を介して前記トレンチ内に前記並列半導体層と前記第２導電型のベース層の境界面よりも前記第１導電型の半導体層側に埋め込まれた絶縁物粒子からなる第２絶縁層と、前記第１絶縁膜及び前記第２絶縁膜を介して前記トレンチ内に埋め込まれた金属粒子からなるゲート電極と、前記拡散層上に形成された第１電極と、前記半導体基板裏面に形成された第２電極と、を備えていることを特徴とする。
【０００８】
更に、本発明の一態様に係る半導体装置の製造方法は、半導体層にトレンチを形成する工程と、前記トレンチの内部表面に絶縁膜を形成する工程と、溶媒内に金属粒子を混入した溶液を前記絶縁膜を介して前記トレンチ内に流し込む工程と、前記流し込んだ溶液中の溶媒を揮発させる工程と、により、前記トレンチ内に金属粒子からなる電極を形成することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、低抵抗のトレンチゲート構造の電極を有した半導体装置を得ることができるため、半導体装置における内部ゲート抵抗を大幅に低下させることができる。
【発明を実施するための最良の形態】
【００１０】
〔第１の実施の形態〕
本発明における一実施の形態である半導体装置の一例として、ＭＯＳＦＥＴの製造方法について、図１〜図９に基づき説明する。
【００１１】
図１に示すように不純物が分布した基板（半導体基板）を作製する。具体的には、ひ素（Ａｓ）等のＮ型不純物を高濃度にドープしたシリコンＮ＋＋からなる半導体基板１の表面に、低濃度のＮ型不純物のシリコンＮ−からなる半導体層２をエピタキシャル成長させる。この後、半導体層２を形成した面より、ボロン（Ｂ）をイオン注入した後、熱拡散させることによりＰ型不純物拡散層であるベース層３を形成する。この後、半導体層２を形成した面より、ひ素（Ａｓ）をイオン注入した後、熱拡散させることによりＮ型不純物拡散層であるソース層４を形成する。この際、ソース層４はベース層３よりも浅く形成されるように、ＢやＡｓのイオン打ち込みの深さや熱拡散温度等が調整して行われる。
【００１２】
次に、図２に示すように、表面が酸化膜で覆われた第１トレンチ５を形成する。具体的には、半導体基板１のソース層４の形成された面に、フォトレジストを塗布した後、所望のパターン（第１トレンチ５が形成されない領域においてフォトレジストが形成されるようなパターン）を露光装置により露光を行い、現像を行う。この後、半導体基板１においてフォトレジストのパターンが形成されている面について、ＲＩＥ（リアクティブイオンエッチング）によるＳｉの選択エッチングを行う。具体的には、半導体層２に到達するまでエッチングを行い、第１トレンチ５を形成する。この後、フォトレジストを除去した後、熱酸化を行うことにより第１トレンチ５の表面及び第１トレンチ５の形成されていないソース層４の表面に、酸化膜であるＳｉＯ２膜からなる第１絶縁層６が形成される。
【００１３】
次に、図３に示すように、銅（Ｃｕ）微粒子、銀（Ａｇ）微粒子等の金属微粒子をアルコール等の有機溶媒からなる揮発性溶媒に分散させた溶液を、第１絶縁層６の形成されている面に塗布する。この金属微粒子の粒子径は、好ましくは０．０５〜０．２〔μｍ〕であり、例えば、０．１〔μｍ〕である。尚、この金属微粒子の粒子径は、第１トレンチ５の開口幅よりも小さければよいが、第１トレンチ５の開口の幅方向に少なくとも金属微粒子が２以上並ぶよう第１トレンチ５の開口幅の半分以下であることが好ましい。塗布方法としては、スピンコート等の方法が挙げられる。塗布された溶液７は、第１絶縁層６の形成されている表面全体に広がり、第１トレンチ５の内部奥まで入り込むことが可能である。尚、溶液７に含まれる金属微粒子の径は、第１トレンチ５の幅と比べて極めて小さいため、溶液７に含まれる金属微粒子は、第１トレンチ５の内部奥まで入り込むことができるのである。
【００１４】
次に、図４に示すように、溶液７中の揮発性溶媒を揮発させる。具体的には、溶液７の塗布された基板（半導体基板）を加熱することにより、溶液７中の揮発性溶媒を揮発させる。尚、溶液７の塗布された基板（半導体基板）を真空装置等のチャンバー内に設置した後、減圧することにより揮発性溶媒を揮発させてもよいし、これと併せて加熱を行ってもよい。これにより溶液７中の金属微粒子が第１トレンチ５内及び第１絶縁層６上に析出し、金属微粒子層８が形成される。
【００１５】
次に、図５に示すように、第１トレンチ５が形成されていない第１絶縁層６上における金属微粒子層８をＣＭＰ（化学機械研磨）により除去する。これにより、第１トレンチ５内にのみ金属微粒子層８が残存しゲート電極９が形成される。
【００１６】
次に、図６に示すように、ＣＭＰが行われた面に酸化膜であるＳｉＯ２膜からなる第２絶縁層１０をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により形成する。
【００１７】
次に、図７に示すように、第２絶縁層１０の形成されている面においてゲート電極９が形成されていない領域に、第２トレンチ１１を形成する。
【００１８】
具体的には、第２絶縁膜１０の形成された面に、フォトレジストを塗布し、所望のパターンを露光し、現像した後、ＲＩＥによるＳｉの選択エッチングをベース層３に到達するまで行うことにより第２トレンチ１１を形成する。
【００１９】
次に、図８に示すように、ベース層３の領域内における第２トレンチ１１の底部に、Ｂをイオン注入した後、熱拡散させることにより、高濃度のＰ型不純物領域（Ｐ＋）１２を形成する。
【００２０】
次に、図９に示すように、リソグラフィによるパターンニングと選択エッチングを行いうことにより、ゲート電極９と接続するためのスルーホール（コンタクトホール）（不図示）を形成し、第２トレンチ１１の形成されている面にＡｌ（アルミニウム）膜をスパッタリングにより成膜することにより、ゲート電極９の引き出し電極（不図示）を形成するとともに、第１電極であるソース電極１３を形成する。また、第１電極であるソース電極１３の形成された面の反対面の半導体基板１には、Ａｕ（金）膜をスパッタリングにより成膜することにより、第２電極であるドレイン電極１４を形成する。
【００２１】
これにより、本実施の形態における半導体装置が完成する。本実施の形態における半導体装置では、ゲート電極９が金属微粒子の集合体或いは加熱による溶融体により形成されているため、ポリシリコンと比較して抵抗が低くなり、また、半導体装置の微細化に伴い、第１トレンチ５の幅が狭くアスペクト比が高くなった場合においても、トレンチの内部奥まで十分にゲート電極を埋め込むことができるため、抵抗の低い状態を維持することができ、よって、半導体装置を小型化することが可能となる。
【００２２】
また、トレンチ構造を有する半導体装置は、本実施の形態において示したような第１トレンチ５におけるアスペクト比が高いため、第１トレンチ５の幅が狭くなった場合、電極を高密度、高充填率でゲート電極を埋め込み形成すると結晶基板である半導体基板に欠陥を生じさせ漏れ電流を増加させることとなるが、本実施の形態では、溶液とともに金属微粒子を第１トレンチ５の内部奥まで運びこんだ後に形成する方法であるため、金属粒子間の空隙による応力緩和により上記問題点を生じることなく高い充填率で容易に電極を形成することができる。
【００２３】
〔第２の実施の形態〕
本発明における一実施の形態である半導体装置の一例として、ＭＯＳＦＥＴの製造方法について、図１、図２、図１０〜図１３に基づき説明する。
【００２４】
図１に示すように不純物が分布した基板（半導体基板）を作製する。具体的には、ひ素（Ａｓ）等のＮ型不純物を高濃度にドープしたシリコンＮ＋＋からなる半導体基板１の表面に、低濃度のＮ型不純物のシリコンＮ−からなる半導体層２をエピタキシャル成長させる。この後、半導体層２を形成した面より、ボロン（Ｂ）をイオン注入した後、熱拡散させることによりＰ型不純物拡散層であるベース層３を形成する。この後、半導体層２を形成した面より、ひ素（Ａｓ）をイオン注入した後、熱拡散させることによりＮ型不純物拡散層であるソース層４を形成する。この際、ソース層４はベース層３よりも浅く形成されるように、ＢやＡｓのイオン打ち込みの深さや各々の熱拡散温度等を調整して行われる。
【００２５】
次に、図２に示すように、表面が酸化膜で覆われた第１トレンチを形成する。具体的には、半導体基板１のソース層４の形成された面に、フォトレジストを塗布した後、所望のパターン（第１トレンチが形成されない領域においてフォトレジストが形成されるようなパターン）を露光装置により露光を行い、現像を行う。この後、半導体基板１においてフォトレジストのパターンが形成されている面について、ＲＩＥ（リアクティブイオンエッチング）によるＳｉの選択エッチングを行う。具体的には、半導体層２に到達するまでエッチングを行い、第１トレンチ５を形成する。尚、本実施の形態では、半導体層２を貫通し、半導体基板１に到達するまでエッチングを行ってもよい。この後、フォトレジストを有機溶剤等により除去した後、熱酸化を行うことにより第１トレンチ５の表面及び第１トレンチ５の形成されていないソース層４の表面に、酸化膜であるＳｉＯ２膜からなる第１絶縁層６が形成される。
【００２６】
次に、図１０に示すように、ＳｉＯ２等の絶縁物微粒子をアルコール等の有機溶媒からなる揮発性溶媒中に分散させた溶液を、第１絶縁層６の形成されている面に塗布する。塗布方法としては、スピンコート等の方法が挙げられる。塗布された溶液２１は、第１絶縁層６の形成されている表面全体に広がり、第１トレンチ５の内部奥まで入り込むことが可能である。尚、溶液２１に含まれる絶縁物微粒子の径は、第１トレンチ５の幅と比べて極めて小さいため、溶液２１に含まれる絶縁物微粒子は、第１トレンチ５の内部奥まで入り込むことができるのである。
【００２７】
次に、図１１に示すように、溶液２１中の揮発性溶媒を揮発させる。具体的には、溶液２１の塗布された基板（半導体基板）を加熱することにより、溶液２１中の揮発性溶媒を揮発させる。尚、溶液２１の塗布された基板（半導体基板）を真空装置等のチャンバー内に設置した後、減圧することにより揮発性溶媒を揮発させてもよいし、これと併せて加熱を行ってもよい。これにより、溶液２１中の絶縁物微粒子が第１トレンチ５内及び第１絶縁層６上に析出し、内部絶縁層２２が形成される。尚、第１トレンチ５に形成される内部絶縁層２２は、半導体層２とベース層３の境界領域よりも、半導体層２側、即ち、第１トレンチ５において、内部絶縁層２２の表面が、半導体層２とベース層３の境界面より低くなるように、溶液２１の塗布量を調整することにより形成する。
【００２８】
次に、図１２に示すように、金属粒子層２３を形成する。具体的には、銅（Ｃｕ）微粒子、銀（Ａｇ）微粒子等の金属微粒子をアルコール等の有機溶媒である揮発性溶媒に分散させた溶液を、内部絶縁層２２の形成されている面に塗布する。この金属微粒子の粒子径は、好ましくは０．０５〜０．２〔μｍ〕であり、例えば、０．１〔μｍ〕である。尚、この金属微粒子の粒子径は、第１トレンチ５の開口幅よりも小さければよいが、第１トレンチ５の開口の幅方向に少なくとも金属微粒子が２以上並ぶよう第１トレンチ５の開口幅の半分以下であることが好ましい。塗布方法としては、スピンコート等の方法が挙げられる。塗布された溶液は、内部絶縁層２２の形成されている表面全体に広がり、第１トレンチ５の内部奥まで入り込むことが可能である。尚、溶液に含まれる金属微粒子の径は、第１トレンチ５の幅と比べて極めて小さいため、溶液に含まれる金属微粒子は、第１トレンチ５の内部奥まで入り込むことができるのである。この後、溶液中の揮発性溶媒を揮発させる。具体的には、溶液の塗布された基板（半導体基板）を加熱することにより、溶液中の揮発性溶媒を揮発させる。尚、溶液の塗布された基板（半導体基板）を真空装置等のチャンバー内に設置した後、減圧することにより揮発性溶媒を揮発させてもよいし、これと併せて加熱を行ってもよい。これにより、溶液中の金属微粒子が第１トレンチ５内及び内部絶縁層２２上に析出し、金属微粒子層２３が形成される。
【００２９】
この後、第１の実施の形態と同様の工程のより、図１３に示す半導体装置を作製する。具体的には、基板（半導体基板）表面の金属微粒子層２３及び内部絶縁層２２をＣＭＰ（化学機械研磨）により除去し、第１トレンチ５内に内部絶縁層２２及びゲート電極２９を形成する。
【００３０】
次に、酸化膜であるＳｉＯ２膜からなる第２絶縁層３０をＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により形成し、第２絶縁層３０の形成されている面においてゲート電極２９の形成されていない領域に、第２トレンチを形成する。
【００３１】
次に、ベース層３の領域内における第２トレンチの底部に、Ｂをイオン注入した後、熱拡散させることにより、高濃度Ｐ型不純物領域（Ｐ＋）３２を形成し、リソグラフィによるパターンニングと選択エッチングを行いうことにより、ゲート電極２９と接続するためのスルーホール（コンタクトホール）（不図示）を形成し、第２トレンチの形成されている面にＡｌ（アルミニウム）膜をスパッタリングにより成膜することにより、ゲート電極２９の引き出し電極（不図示）を形成するとともに、第１電極であるソース電極３３を形成する。また、第１電極であるソース電極３３の形成された面の反対面の半導体基板１には、Ａｕ（金）膜をスパッタリングにより成膜することにより、第２電極であるドレイン電極３４を形成する。
【００３２】
これにより、本実施の形態における半導体装置が完成する。本実施の形態では、第１の実施の形態における効果に加え、ゲート−ドレイン間の容量を低減できる効果がある。
【００３３】
〔第３の実施の形態〕
本発明における一実施の形態である半導体装置の一例として、ＭＯＳＦＥＴの製造方法について、図１４〜図１６に基づき説明する。
【００３４】
図１４に示すように不純物が分布した基板（半導体基板）を作製する。具体的には、ひ素（Ａｓ）等のＮ型不純物を高濃度にドープしたシリコンＮ＋＋からなる半導体基板５１の表面において、エピタキシャル成長、フォトリソグラフィ、ＲＩＥ、Ｂ及びＡｓ等のイオン注入、熱拡散等を繰り返し行うことにより、半導体基板５１上にシリコンのＰ型不純物層５２、シリコンのＮ型不純物層５３が、半導体基板５１面に対し略垂直に、交互に形成された並列半導体層５４を形成する。尚、シリコンのＰ型不純物層５２におけるＢ等のＰ型不純物濃度Ａと、シリコンのＮ型不純物層５３におけるＡｓ等のＮ型不純物濃度Ｂとは、
０．９５×Ａ＜Ｂ＜１．０５×Ａ
の関係が成立するよう略等しい値となっている。このように不純物濃度の高精度の制御は、Ｂ、Ａｓ等のイオン注入により行うことが可能である。
【００３５】
次に、図１５に示すように、並列半導体層５４の形成された面に、ボロン（Ｂ）をイオン注入した後、熱拡散させることによりＰ型不純物拡散層であるベース層５５を形成する。この後、ひ素（Ａｓ）をイオン注入した後、熱拡散させることによりＮ型不純物拡散層であるソース層５６を形成する。この際、ソース層５６はベース層５５よりも浅く形成されるように、ＢやＡｓのイオン打ち込みの深さや各々の熱拡散温度等を調整して行われる。
【００３６】
この後、図１６に示すような半導体装置を、第２の実施の形態と同様の工程により作製する。具体的には、第１トレンチの表面及びトレンチの形成されていないソース層５６の表面に、酸化膜であるＳｉＯ２膜からなる第１絶縁層５７を形成する。
【００３７】
次に、ＳｉＯ２等の絶縁物微粒子をアルコール等の有機溶媒からなる揮発性溶媒中に分散させた溶液を、第１絶縁層５７の形成されている面に塗布した後、揮発性溶媒を揮発させることにより、絶縁物微粒子により第１トレンチ内に、内部絶縁層５８を形成する。
【００３８】
尚、第１トレンチに形成される内部絶縁層５８は、並列半導体層５４とベース層５５の境界領域よりも、並列半導体層５４側、即ち、第１トレンチにおいて、内部絶縁層５８の表面が、並列半導体層５４とベース層５５の境界面より低くなるように形成する。
【００３９】
次に、第１トレンチ内に、ゲート電極５９を形成し、第２絶縁膜６０を形成し、第２トレンチを形成し、第２トレンチの底部のベース領域５５において、高濃度のＰ型不純物領域６２を形成し、第１電極であるソース電極６３、第２電極であるドレイン電極６４を各々形成することにより、本実施の形態における半導体装置が完成する。本実施の形態において作製される半導体装置は、耐圧低下を招くことなく、オン抵抗を下げることが可能なＳｕｐｅｒ  Ｊｕｎｃｔｉｏｎ構造のパワーＭＯＳＦＥＴである。本実施の形態において、半導体装置の内部ゲート抵抗を下げることができるため、良好な周波数特性を得ることができる。また、このＳｕｐｅｒ  Ｊｕｎｃｔｉｏｎ構造のパワーＭＯＳＦＥＴを容易に作製することができる。
【００４０】
〔第４の実施の形態〕
本発明における一実施の形態である半導体装置の一例として、ＭＯＳＦＥＴの製造方法について、図１７〜図２０に基づき説明する。
【００４１】
図１７に示すように不純物が分布した基板（半導体基板）を作製する。具体的には、ひ素（Ａｓ）等のＮ型不純物を高濃度にドープしたシリコンＮ＋＋からなる半導体基板７１の表面において、低濃度のＮ型不純物のシリコンＮ−からなる半導体層７２をエピタキシャル成長させる。この後、表面にフォトレジストを塗布した後、所定のパターンを露光、現像し、ＲＩＥによる選択エッチングを半導体基板７１の表面が現れるまで行うことにより、第１トレンチ７０を形成し作製する。
【００４２】
この後、図１８に示すように不純物層を形成する。具体的には、斜めからＢのイオン注入を行い熱拡散させ、その後、Ａｓのイオン注入を行い熱拡散させることにより、トレンチ７０の表面はＮ型不純物層７３を形成し、内部にはＰ型不純物層７４が形成された並列半導体層７５を形成する。
【００４３】
次に、正面から、Ｂのイオン注入を行い熱拡散させＰ型不純物拡散層からなるベース層７６を形成し、その後、Ａｓのイオン注入を行い熱拡散させＮ型不純物拡散層からなるソース層７７を形成する。この際、ソース層７７はベース層７６よりも浅く形成されるように、ＢやＡｓのイオン打ち込みの深さや各々の熱拡散温度等を調整して行われる。尚、不純物が所望の領域以外の領域に拡散しないよう必要に応じてフォトリソグラフィ技術等を用いてレジストが形成される。
【００４４】
この後、図１９に示すように金属微粒子層８０を第２の実施の形態と同様の工程により形成する。具体的には、第１トレンチ７０の表面及び第１トレンチ７０の形成されていないソース層７７の表面に、酸化膜であるＳｉＯ２膜からなる第１絶縁層７８を形成する。
【００４５】
次に、ＳｉＯ２等の絶縁物微粒子をアルコール等の有機溶媒からなる揮発性溶媒中に分散させた溶液を、第１絶縁層７８の形成されている面に塗布した後、揮発性溶媒を揮発させることにより、絶縁物微粒子が第１トレンチ７０内及び第１絶縁層７８上に、内部絶縁層７９を形成する。
【００４６】
尚、第１トレンチに形成される内部絶縁層７９は、並列半導体層７５とベース層７６の境界領域よりも、並列半導体層７５側、即ち、第１トレンチ７０において、内部絶縁層７９の表面が、並列半導体層７５とベース層７６の境界面より低くなるように形成する。
【００４７】
次に、第１トレンチ７０内に、第２の実施の形態と同様の方法により、揮発性溶媒に金属微粒子が拡散された溶液を塗布し、揮発性溶媒を揮発させることにより、金属微粒子層８０を形成する。
【００４８】
この後、図２０に示すような半導体装置を、第２の実施の形態と同様の工程により作製する。具体的には、金属微粒子層８０、内部絶縁層７９をＣＭＰにより除去することによりゲート電極８１を形成する。
【００４９】
次に、第２絶縁膜８２を形成し、第２トレンチを形成し、第２トレンチの底部のベース領域７６において、高濃度のＰ型不純物領域８３を形成し、第１電極であるソース電極８４、第２電極であるドレイン電極８５を各々形成することにより、本実施の形態における半導体装置が完成する。本実施の形態において作製される半導体装置は、耐圧低下を招くことなく、オン抵抗を下げることが可能なＳｕｐｅｒ  Ｊｕｎｃｔｉｏｎ構造のパワーＭＯＳＦＥＴである。本実施の形態において、半導体装置の内部ゲート抵抗を下げることができるため、良好な周波数特性を得ることができる。また、このＳｕｐｅｒ  Ｊｕｎｃｔｉｏｎ構造のパワーＭＯＳＦＥＴを容易に作製することができる。
【００５０】
以上、実施の形態において本発明における半導体装置について詳細に説明したが、本発明は上記実施の形態に限定されるものではなく、これ以外の形態をとることが可能である。
【図面の簡単な説明】
【００５１】
【図１】第１の実施の形態における半導体装置の製造工程断面図（１）
【図２】第１の実施の形態における半導体装置の製造工程断面図（２）
【図３】第１の実施の形態における半導体装置の製造工程断面図（３）
【図４】第１の実施の形態における半導体装置の製造工程断面図（４）
【図５】第１の実施の形態における半導体装置の製造工程断面図（５）
【図６】第１の実施の形態における半導体装置の製造工程断面図（６）
【図７】第１の実施の形態における半導体装置の製造工程断面図（７）
【図８】第１の実施の形態における半導体装置の製造工程断面図（８）
【図９】第１の実施の形態における半導体装置の断面図
【図１０】第２の実施の形態における半導体装置の製造工程断面図（１）
【図１１】第２の実施の形態における半導体装置の製造工程断面図（２）
【図１２】第２の実施の形態における半導体装置の製造工程断面図（３）
【図１３】第２の実施の形態における半導体装置の断面図
【図１４】第３の実施の形態における半導体装置の製造工程断面図（１）
【図１５】第３の実施の形態における半導体装置の製造工程断面図（２）
【図１６】第３の実施の形態における半導体装置の断面図
【図１７】第４の実施の形態における半導体装置の製造工程断面図（１）
【図１８】第４の実施の形態における半導体装置の製造工程断面図（２）
【図１９】第４の実施の形態における半導体装置の製造工程断面図（３）
【図２０】第４の実施の形態における半導体装置の断面図
【符号の説明】
【００５２】
１・・・半導体基板、  ２・・・半導体層、  ３・・・ベース層、  ４・・・ソース層、  ６・・・第１絶縁層、  ９・・・ゲート電極、  １０・・・第２絶縁層、  １２・・・Ｐ型不純物領域、  １３・・・ソース電極、  １４・・・ドレイン電極
【図１】
2008109010.tif 000003
【図２】
2008109010.tif 000004
【図３】
2008109010.tif 000005
【図４】
2008109010.tif 000006
【図５】
2008109010.tif 000007
【図６】
2008109010.tif 000008
【図７】
2008109010.tif 000009
【図８】
2008109010.tif 000010
【図９】
2008109010.tif 000011
【図１０】
2008109010.tif 000012
【図１１】
2008109010.tif 000013
【図１２】
2008109010.tif 000014
【図１３】
2008109010.tif 000015
【図１４】
2008109010.tif 000016
【図１５】
2008109010.tif 000017
【図１６】
2008109010.tif 000018
【図１７】
2008109010.tif 000019
【図１８】
2008109010.tif 000020
【図１９】
2008109010.tif 000021
【図２０】
2008109010.tif 000022