(57)【要約】【課題】信号のＩＭ３歪みの抑圧比の低減および低消費電力化を図ることが可能な歪み補正回路を提供する。【解決手段】歪み補正回路１０ａは、第１入力信号Ｖ1が入力される第１の差動対１と、当該第１の差動対１のエミッタ側に接続し、第１入力信号Ｖ1と同位相の第２入力信号Ｖ2が入力される第２の差動対２と、第１の差動対１のコレクタ側に設けられ出力信号Ｖ3が出力される出力端子とを備える。出力信号Ｖ3に現れる出力信号における３次相互変調（ＩＭ３）歪み成分の抑圧比および位相は、第１入力信号Ｖ1と第２入力信号Ｖ2との大きさの比（電圧比α）に応じて変化する。【選択図】図１
2008022323.tif 000002
【特許請求の範囲】
【請求項１】
第１入力信号が入力される第１の差動対と、
前記第１の差動対のエミッタ側に接続し、前記第１入力信号と同位相の第２入力信号が入力される第２の差動対と、
前記第１の差動対のコレクタ側に設けられた出力端子とを備え、
前記第１入力信号と前記第２入力信号との大きさの比に応じて、前記出力端子に現れる出力信号における３次相互変調（ＩＭ３）歪み成分の抑圧比および位相が変化する
ことを特徴とする歪み補正回路。
【請求項２】
請求項１記載の歪み補正回路であって、
第３入力信号を増幅して前記第１入力信号を生成する第１の増幅回路と、
前記第３入力信号を増幅して前記第２入力信号を生成する第２の増幅回路とをさらに備える
ことを特徴とする歪み補正回路。
【請求項３】
請求項２記載の歪み補正回路であって、
前記第１および第２の増幅回路は、その利得を可変な可変増幅回路であり、
前記第１および第２の増幅回路の利得を制御することにより、前記第１入力信号と前記第２入力信号との大きさの比を制御する制御回路をさらに備える
ことを特徴とする歪み補正回路。
【請求項４】
請求項３記載の歪み補正回路であって、
前記制御回路は、
前記第１および第２の増幅回路の利得のそれぞれを、動作環境の絶対温度に比例するように制御する
ことを特徴とする歪み補正回路。
【請求項５】
請求項１から請求項４のいずれか記載の歪み補正回路であって、
前記第１の差動対および第２の差動対に流すバイアス電流を規定する可変電流源をさらに備える
ことを特徴とする歪み補正回路。
【請求項６】
請求項１から請求項４のいずれか記載の歪み補正回路であって、
前記第１の差動対と前記出力端子との間に接続し、当該歪み補正回路の利得を所定数倍する乗算回路をさらに備える
ことを特徴とする歪み補正回路。
【請求項７】
請求項１から請求項６記載のいずれか記載の歪み補正回路であって、
前記第１入力信号を増幅した信号を前記出力端子に出力する増幅器として機能する
ことを特徴とする歪み補正回路。
【請求項８】
請求項１から請求項５のいずれか記載の歪み補正回路であって、
前記第１の差動対と前記出力端子との間に接続し、所定のローカル信号が入力される乗算回路をさらに備え、
前記乗算回路が前記第１入力信号と前記ローカル信号とを混変調した信号を前記出力端子に出力することにより、ミキサ回路として機能する
ことを特徴とする歪み補正回路。
【請求項９】
請求項１記載の歪み補正回路であって、
前記出力信号を増幅する第３の増幅回路に接続され、前記出力信号のＩＭ３歪み成分により当該第３増幅回路が発生するＩＭ３歪み成分を打ち消すプリディストータとして機能する
ことを特徴とする歪み補正回路。
【請求項１０】
請求項９記載の歪み補正回路であって、
第３入力信号を増幅して前記第１入力信号を生成する第１の可変増幅回路と、
前記第３入力信号を増幅して前記第２入力信号を生成する第２の可変増幅回路と、
前記第１および第２の可変増幅回路の利得を制御することにより、前記第１入力信号と前記第２入力信号との大きさの比を制御する第１制御回路とをさらに備え、
前記第１制御回路は、
前記第１および第２の増幅回路の利得のそれぞれを、動作環境の絶対温度に比例するように制御する
ことを特徴とする歪み補正回路。
【請求項１１】
請求項１０記載の歪み補正回路であって、
前記第１の差動対および第２の差動対に流すバイアス電流を規定する電流源と、
前記第１の差動対と前記出力端子との間に接続し、当該歪み補正回路の利得を所定数倍する乗算回路と、
前記乗算回路を制御することにより前記利得を制御する第２制御回路とをさらに備え、
前記電流源の電流値は、動作環境の絶対温度に比例して変化し、
前記第２制御回路は、前記利得を前記動作環境の絶対温度に比例して変化するように制御する
ことを特徴とする歪み補正回路。
【請求項１２】
請求項１０記載の歪み補正回路であって、
前記第１の差動対および第２の差動対に流すバイアス電流を規定する可変電流源と、
前記可変電流源の電流値を制御することにより、当該歪み補正回路の利得を制御する第２制御回路とをさらに備え、
前記第２制御回路は、前記利得を動作環境の絶対温度に比例するように制御する
ことを特徴とする歪み補正回路。
【請求項１３】
請求項９、請求項１０および請求項１２のいずれか記載の歪み補正回路であって、
前記第１の差動対と前記出力端子との間に接続し、所定のローカル信号が入力される乗算回路をさらに備え、
前記乗算回路が前記第１入力信号と前記ローカル信号との混変調した信号を前記出力端子に出力することにより、ミキサ回路としても機能する
ことを特徴とする歪み補正回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号波形の歪み補正を行う歪み補正回路に関し、特に、出力信号の３次相互変調歪み成分を抑制（抑圧）する技術に関するものである。
【背景技術】
【０００２】
例えば携帯電話などの移動体通信機器では、通信可能時間を延ばすために、それに組み込まれる増幅器等の低消費電流化が要求される。移動体通信に用いられる増幅器の１つとして、エミッタ結合増幅回路（例えば非特許文献１）が知られている。
【０００３】
増幅回路の消費電流を減らすためには、そのバイアス電流を減らす必要があるが、出力信号のレベルを維持してバイアス電流を減らすには、トランジスタ等の増幅素子を、より非線形な領域で動作させなければならず、入力信号の波形に対して出力信号の波形が歪む現象が生じる。移動体通信の標準規格には通信信号の歪みを制限する規格があり、移動体通信に用いられる増幅回路は、出力信号のレベルを一定以上に維持しつつ、入力信号に対する出力信号の歪み成分を所定の値以下に抑えなければならない。
【０００４】
また、出力信号の歪みを抑制することを目的とした増幅回路は、種々提案されている（例えば特許文献１−３）。
【０００５】
【非特許文献１】Ｐ．Ｒ．グレイ／Ｒ．Ｇ．メイヤー共著「超ＬＳＩのためのアナログ集積回路設計技術（上）」培風館、２０００年９月１５日、初版第２刷発行、ｐ．１８１−１８４
【特許文献１】特表２０００−５１０６５６号公報
【特許文献２】実開平５−２１５１８号公報
【特許文献３】特開２００３−１７９４３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来のエミッタ結合増幅回路を移動体通信の増幅器に用いた場合、所望のレベルの信号を出力可能で、且つ差動対を構成するトランジスタが飽和しないようにするために必要な消費電流が、低消費電流化の限界となる。上述のように、出力信号レベルを維持しつつバイアス電流を下げると出力信号の歪み成分が増大するので、従来のエミッタ結合増幅回路において歪み成分の抑圧比（除去比）を所定値以下に抑えるためには、ある程度大きさのバイアス電流を確保する必要があった。
【０００７】
また、エミッタ結合増幅回路の出力信号における歪み成分の中で最も支配的になるのは３次相互変調（Third-Order Inter-Modulation：以下「ＩＭ３」と称す）歪みである。従って、エミッタ結合増幅回路におけるＩＭ３歪み成分の抑圧比を所望の値以下に抑えるために必要なバイアス電流を小さくすることは、動作の信頼性の向上および消費電力の低減を図る上で重要な課題である。
【０００８】
本発明は以上のような課題を解決するためになされたものであり、信号のＩＭ３歪みの抑圧比の低減および低消費電力化を図ることが可能な歪み補正回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る歪み補正回路は、第１入力信号が入力される第１の差動対と、前記第１の差動対のエミッタ側に接続し、前記第１入力信号と同位相の第２入力信号が入力される第２の差動対と、前記第１の差動対のコレクタ側に設けられた出力端子とを備え、前記第１入力信号と前記第２入力信号との大きさの比に応じて、前記出力端子に現れる出力信号における３次相互変調（ＩＭ３）歪み成分の抑圧比および位相が変化するものである。
【発明の効果】
【００１０】
本発明によれば、第１入力信号と第２入力信号との比を変化させることによって、出力信号におけるＩＭ３歪み成分の抑圧比および位相を変化させることができるので、その比を制御することでＩＭ３歪み成分を抑制することができる。そのため、消費電流を小さくしてもＩＭ３歪みの発生を抑制でき、消費電力の低減に寄与できる。成分また、当該歪み補正回路の出力信号のＩＭ３成分が、それに接続する他の増幅器が発生するＩＭ３成分を打ち消すように、上記の比を調整すれば、プリディストータとして機能させることができる。
【発明を実施するための最良の形態】
【００１１】
＜実施の形態１＞
図１は本発明の実施の形態１に係る歪み補正回路１０ａの回路図である。同図に示すように、歪み補正回路１０ａは、第１の差動対１、第２の差動対２、バイアス回路３および負荷部５を備える。第１の差動対１はトランジスタＱ1，Ｑ2から成り、第２の差動対２は、第１の差動対１のエミッタ側に接続したトランジスタＱ3，Ｑ4から成る。負荷部５は、第１の差動対１のコレクタ側に接続した抵抗素子Ｒ１，Ｒ２から成っている。またバイアス回路３は、電流源４、トランジスタＱ5，Ｑ6および抵抗素子Ｒ３〜Ｒ５により構成されている。第２の差動対２とバイアス回路３とでカレントミラー回路を構成しており、電流源４はバイアス電流Ｉo1を規定するための基準電流となる。
【００１２】
この歪み補正回路１０ａは、第１の差動対１に入力される第１入力信号Ｖ1および第２の差動対２に入力される第２入力信号Ｖ2という２つの信号が入力され、第１の差動対１のコレクタ側に設けられた出力端子から１つの出力信号Ｖ3を出力する。図１から分かるように、第１の差動対１と負荷部５とで従来のエミッタ結合増幅回路と同様の回路が構成されているので、出力信号Ｖ3は、基本的に第１入力信号Ｖ1を増幅した信号となる。
【００１３】
第１入力信号Ｖ１と第２入力信号Ｖ２とは、互いに位相および波形が同じ信号である。但し、第１入力信号Ｖ１の大きさと第２入力信号Ｖ２の大きさは同じとは限らず、両者の大きさの比は条件により異なる。本明細書においては、第１入力信号Ｖ1の大きさに対する第２入力信号Ｖ2の大きさの比を「電圧比α」と称する事とする。
【００１４】
第２入力信号Ｖ2は第２の差動対２を駆動し、この第２の差動対２の非線形性を利用して、第１の差動対１から第２の差動対２に引き込む電流Ｉaを、当該第２入力信号Ｖ2の振れに合わせて変動させる。それにより、出力信号Ｖ3に生じるＩＭ３歪み成分（以下「ＩＭ３成分」）の大きさ（抑圧比）および位相を変化させる作用が得られ、この作用は電圧比αの値に依存する。以下、電圧比αによって出力信号Ｖ3のＩＭ３成分に与えられる作用について説明する。
【００１５】
まず歪み補正回路１０ａにおいて、第２の差動対２が第１の差動対１から引き込む電流Ｉaは、第１入力信号Ｖ1、バイアス電流Ｉo1およびトランジスタの熱電圧Ｖtを用いて、式（１）により表される。
【００１６】
【数１】
2008022323.tif 000003
【００１７】
この場合、歪み補正回路１０ａの出力信号Ｖ3は、次の式（２）により表される。
【００１８】
【数２】
2008022323.tif 000004
【００１９】
式（２）において、Ｚo1は負荷部５の差動インピーダンスである。
【００２０】
一方、従来のエミッタ結合増幅回路の出力信号は、上式（２）と同様の変数を用いると、下記の式（３）のように表すことができる。即ち、式（３）においては、エミッタ結合増幅回路の入力信号をＶ1、出力信号をＶ3、差動対に流すバイアス電流をＩo1、負荷部の差動インピーダンスをＺo1とそれぞれ表している。
【００２１】
【数３】
2008022323.tif 000005
【００２２】
従来のエミッタ結合増幅回路の消費電流とＩＭ３成分との関係を、式（３）に基づいて求める。ここで、負荷部の差動インピーダンス（Ｚo1）を２００Ωとし、当該負荷部に１トーン当り０ｄＢｍの信号を２トーン出力した上で、その出力信号のＩＭ３成分の抑圧比を−３５ｄＢｃ以下に抑える場合を想定する。
【００２３】
図２のグラフはその結果を表しており、負荷部に出力される電力が１トーン当り０ｄＢｍとなる信号を２トーン出力するときにおける、従来のエミッタ結合増幅回路の消費電流とＩＭ３成分との関係を示している。図２から分かるように、従来のエミッタ結合増幅回路においてＩＭ３成分の抑圧比を−３５ｄＢｃ以下に抑えるために最低限必要な消費電流は、３４．３ｍＡである。
【００２４】
次に、本実施の形態に係る歪み補正回路１０ａの場合に、その消費電流と同じ３４．３ｍＡのバイアス電流を流した上で、負荷部５（差動インピーダンスは２００Ω）に０ｄＢｍの信号を２トーン出力するときにおける電圧比αとＩＭ３成分との関係を、式（２）を用いて求める。その結果のグラフを図３に示す。図３から分かるように、電圧比αを０から大きくしていくとＩＭ３成分の抑圧比が改善されていき、電圧比αが０．８のときにＩＭ３成分が限りなく抑圧されることが分かる。そして電圧比αを０．８よりもさらに大きくすると、今度はＩＭ３成分の抑圧比が劣化することが分かる。
【００２５】
またフーリエ変換により、歪み補正回路１０ａの出力信号Ｖ3のＩＭ３成分の実数部と虚数部を求めると、ＩＭ３成分を限りなく抑圧する電圧比α（上の例では０．８）を境にして、電圧比αがそれよりも大きい場合と小さい場合とで実数部の符号が反転することが分かる。虚数部は電圧比αの大きさに関係なく常に０となる。つまり、ＩＭ３成分の位相は電圧比αに依存し、当該位相はＩＭ３成分が限りなく抑圧される電圧比αの値を境にして反転するのである。以下、本明細書では、ＩＭ３成分が限りなく抑圧される電圧比αの値を、「ＩＭ３成分位相反転比」と称する事とする。
【００２６】
次に、電圧比αを０．８（ＩＭ３成分位相反転比）とし、負荷部５に０ｄＢｍの信号を２トーン出力するときの歪み補正回路１０ａの消費電流とＩＭ３成分との関係を式（２）を用いて求め、従来のエミッタ結合増幅回路の場合と比較する。その結果を図４に示す。図４のように、本実施の形態に係る歪み補正回路１０ａにおいて電圧比αを０．８とした場合、ＩＭ３成分の抑圧比が−３５ｄＢｃ以下の条件を満たすのに最低限必要な消費電流は１３．９ｍＡに低減することができる。これは従来のエミッタ結合増幅回路の場合の半分以下の消費電流である。
【００２７】
このように、本実施の形態に係る歪み補正回路１０ａにおいては、第１入力信号Ｖ1と第２入力信号Ｖ2との比である電圧比αを変化させることによって、出力信号Ｖ3におけるＩＭ３成分の抑圧比および当該ＩＭ３成分の位相を変化させることができる。そして電圧比αをＩＭ３成分位相反転比に合わせれば、従来のエミッタ結合増幅回路と比較して、ＩＭ３成分の抑圧比を所定の値以下に抑えるために必要な消費電流を小さくできる。
【００２８】
先に述べたように、歪み補正回路１０ａの第１の差動対１および負荷部５から成る回路構成はエミッタ結合増幅回路と同様であり、基本的に出力信号Ｖ3は第１入力信号Ｖ1を増幅した信号となるので、当該歪み補正回路１０ａを増幅器として使用することもできる。歪み補正回路１０ａを増幅器として用いれば、消費電力を小さく抑えつつ出力信号のＩＭ３成分を抑えることができるので、従来よりも消費電流を削減することができる。
【００２９】
本実施の形態においては、バイアス電流Ｉo1の基準となる電流源４の電流値は固定であるので、歪み補正回路１０ａの利得（即ち、第１入力信号Ｖ1（あるいは第２入力信号Ｖ2）と出力信号Ｖ3との比、即ち増幅率）は一定値に固定されるが、例えばバイアス回路３の電流源４を可変電流源とし、それを流れる電流を制御すれば利得を変化させることができる。そのように修正した歪み補正回路１０ａにおいても、上記と同様の効果が得られる。
【００３０】
＜実施の形態２＞
実施の形態１においては、本発明に係る歪み補正回路１０ａを増幅器として用いることを示したが、実施の形態２においては、実施の形態１に示した歪み補正回路１０ａを増幅器の非線形歪みを補償するプリディストータに応用する例を示す。
【００３１】
図５は、実施の形態２に係る増幅装置１４ａの概略構成を示す図である。増幅装置１４ａは、本発明に係る歪み補正回路をプリディストータとして内蔵することにより、出力信号ＶoutのＩＭ３成分を抑圧している。また増幅装置１４ａは、入力信号Ｖinを増幅して出力信号Ｖoutを得るものであるが、出力信号Ｖoutのレベル（すなわち利得）は可変であり、この利得の変化に応じてＩＭ３成分の抑圧比を自己で補正することができるよう構成されている。図５の如く、増幅装置１４ａは、増幅回路１５ａ、メモリ１６、制御部１７およびＣＰＵ１８より構成される。
【００３２】
図６は、図５に示した増幅回路１５ａの構成を示す概略図である。増幅回路１５ａは、エミッタ結合増幅回路である増幅器２３、プリディストータとして機能する本発明に係る歪み補正回路１０ｂ、可変増幅器２４ａ，２４ｂ、温度乗算器２５ａ，２５ｂ，２５ｃ、およびα制御回路２６で構成されている。
【００３３】
また図７は、図６に示した歪み補正回路１０ｂの回路図である。図７において、図１に示したものと同様の機能を有する要素には同一符号を付してある。図７の歪み補正回路１０ｂは、図１の歪み補正回路１０ａに対し、負荷部５と第１の差動対１との間に、トランジスタＱ7〜Ｑ10から成る乗算回路６ａが挿入されている点で異なる。当該乗算回路６ａは、それに入力される所定の制御信号（Ｖgct2）に応じて利得を所定数倍し、それにより歪み補正回路１０ｂの利得を変化させることができる。また本実施の形態においては、バイアス回路３が備える電流源４は、流れる電流が絶対温度に比例するものが使用されている。
【００３４】
次に、本実施の形態に係る増幅装置１４ａにおけるＩＭ３成分の抑圧比の補正の動作について説明する。図５を参照し、制御部１７は、ＣＰＵ１８からの命令に従いメモリ１６に記憶されているＩＭ３成分補正の制御データ（制御情報）を読み出し、当該制御データに応じた電圧比制御信号Ｖactおよび第１の利得制御信号Ｖgct1を増幅回路１５ａに出力する。なお、電圧比制御信号Ｖactおよび第１の利得制御信号Ｖgct1は絶対温度に影響しない信号である。
【００３５】
図６を参照し、α制御回路２６は、制御部１７から送られてくる電圧比制御信号Ｖactを受け、それに応じた第１の入力制御信号Ａ1および第２の入力制御信号Ｂ1を出力する。第１の入力制御信号Ａ1および第２の入力制御信号Ｂ1は、歪み補正回路１０ｂに入力される第１入力信号Ｖ1および第２入力信号Ｖ2それぞれの大きさを制御するものである。即ちα制御回路２６は、第１の入力制御信号Ａ1および第２の入力制御信号Ｂ1を制御することにより、第１入力信号Ｖ1と第２入力信号Ｖ2との比である電圧比αを変化させることができる。
【００３６】
温度乗算器２５ａは、第１の入力制御信号Ａ1を受け、増幅装置１４ａの動作環境の絶対温度Ｔを第１の入力制御信号Ａ1の大きさに乗算し、その結果を出力する。また温度乗算器２５ｂは、第２の入力制御信号Ｂ1を受け、同じく絶対温度Ｔを第２の入力制御信号Ｂ1の大きさに乗算し、その結果を出力する。以下、温度乗算器２５ａの出力信号（第１の入力制御信号Ａ1の大きさと絶対温度Ｔとの積に比例した大きさを有する信号）を「第３の入力制御信号Ａ2」と称し、温度乗算器２５ｂの出力信号（第２の入力制御信号Ｂ1の大きさと絶対温度Ｔとの積に比例した大きさを有する信号）を「第４の入力制御信号Ｂ2」と称することとする。
【００３７】
可変増幅器２４ａ，２４ｂには、共に増幅装置１４ａの入力信号Ｖinが入力される。また上記の第３の入力制御信号Ａ2および第４の入力制御信号Ｂ2は、それぞれ可変増幅器２４ａ，２４ｂの利得制御信号となる。即ち、可変増幅器２４ａは、第３の入力制御信号Ａ2に比例した利得で入力信号Ｖinを増幅し、歪み補正回路１０ｂに入力する第１入力信号Ｖ1を生成する。また可変増幅器２４ｂは、第４の入力制御信号Ｂ2に比例した利得で入力信号Ｖinを増幅し、歪み補正回路１０ｂに入力する第２入力信号Ｖ2を生成する。その結果、第１入力信号Ｖ1および第２入力信号Ｖ2は、共に入力信号Ｖinと同じ波形を有し、互いに位相が揃ったものとなる。
【００３８】
また、可変増幅器２４ａ，２４ｂの利得制御信号である第３の入力制御信号Ａ2および第４の入力制御信号Ｂ2の大きさは絶対温度Ｔに比例するので、可変増幅器２４ａ，２４ｂの利得は、共に絶対温度Ｔに比例するようになる。従って、可変増幅器２４ａ，２４ｂが生成する第１入力信号Ｖ1および第２入力信号Ｖ2は、それぞれの信号の大きさが絶対温度Ｔに比例するようになる。そして第１入力信号Ｖ1に対する第２入力信号Ｖ2の比である電圧比αは、電圧比制御信号Ｖactの大きさに応じて変化するが、絶対温度Ｔには依存しない。
【００３９】
一方、温度乗算器２５ｃは、制御部１７からの第１の利得制御信号Ｖgct1を受け、絶対温度Ｔを第１の利得制御信号Ｖgct1の大きさに乗算し、その結果を出力する。以下、温度乗算器２５ｃの出力信号（第１の利得制御信号Ｖgct1の大きさと絶対温度Ｔとの積に比例した大きさを有する信号）を「第２の利得制御信号Ｖgct2」と称する。図７を参照し、第２の利得制御信号Ｖgct2は、歪み補正回路１０ｂの利得制御信号として乗算回路６ａに入力される。
【００４０】
図７に示すように、第１入力信号Ｖ1は、歪み補正回路１０ｂの第１の差動対１に入力され、第２入力信号Ｖ2は、歪み補正回路１０ｂの第２の差動対２に入力される。また、第２の差動対２とバイアス回路３とでカレントミラー回路を構成しているので、電流源４はバイアス電流Ｉo1の基準電流となる。上記のように本実施の形態では、電流源４が流す電流の値は絶対温度に比例するので、バイアス電流Ｉo1は絶対温度Ｔに比例することになる。
【００４１】
図７の歪み補正回路１０ｂの出力信号Ｖ3は、式（４）で表される。
【００４２】
【数４】
2008022323.tif 000006
【００４３】
前述の通り本実施の形態では、第１入力信号Ｖ1は絶対温度Ｔに比例し、電圧比αは絶対温度Ｔに依存しないため、式（４）における「Ｖ1／Ｖt」と「α」はそれぞれ絶対温度Ｔに依存しない。つまり、出力信号Ｖ3の信号波形は、絶対温度Ｔの変化に対して不変となる。
【００４４】
またバイアス電流Ｉo1と第２の利得制御信号Ｖgct2が絶対温度Ｔに比例するので、式（４）の「Ｉo1」は絶対温度Ｔに比例し、「Ｖgct2／Ｖt」は絶対温度Ｔに依存しなくなる。従って出力信号Ｖ3は、信号の波形を不変に保ちつつ、大きさが絶対温度Ｔに比例することになる。
【００４５】
図６に示すように、歪み補正回路１０ｂからの出力信号Ｖ3は増幅器２３に入力され、増幅器２３から増幅回路１５ａの出力信号Ｖout（増幅装置１４ａの出力信号）が出力される。
【００４６】
この出力信号Ｖoutは次の式（５）で表される。
【００４７】
【数５】
2008022323.tif 000007
【００４８】
この式（５）において、Ｚo2は増幅器２３（エミッタ結合増幅回路）の負荷部の差動インピーダンスであり、Ｉo2は増幅器２３に流れるバイアス電流を表している。
【００４９】
前述のように、歪み補正回路１０ｂの出力信号Ｖ3は信号波形を不変に保ったまま大きさが絶対温度Ｔに比例するので、式（５）の「Ｖ3／Ｖt」は絶対温度Ｔに依存しなくなる。よって出力信号Ｖoutも信号波形の形状も絶対温度Ｔの変化に対して不変となる。即ち、出力信号ＶoutのＩＭ３成分の抑圧比は、絶対温度Ｔの変化に対応して補償される。従って、歪み補正回路１０ｂにより行なわれたＩＭ３成分の抑圧比補正も、絶対温度Ｔの変化に対応して補償されることとなる。
【００５０】
さらに、増幅器２３のバイアス電流（Ｉo2）を、絶対温度Ｔに依存しないように設定すれば、出力信号Ｖoutの大きさも絶対温度Ｔに依存しなくすることができる。
【００５１】
続いて、増幅回路１５ａがその出力信号ＶoutのＩＭ３成分の抑圧比を補正する仕組みについて説明する。増幅回路１５ａの入力信号Ｖinとして同レベルの２トーン信号を入力し、出力信号Ｖoutが１トーン当たり０ｄＢｍになるように第１の利得制御信号Ｖgct1を設定したと仮定する。この場合における、歪み補正回路１０ｂに入力される第１入力信号Ｖ1と第２入力信号Ｖ2との比である電圧比αに対するＩＭ３成分の抑圧比の関係を式（４）および式（５）から算出すると、その結果は図８のグラフのようになる。図８の一点鎖線のグラフは、歪み補正回路１０ｂの出力信号Ｖ3におけるＩＭ３成分の抑圧比を表しており、実線のグラフは増幅回路１５ａの出力信号ＶoutにおけるＩＭ３成分の抑圧比を表している。なお、図８の結果の算出にあたっては、増幅器２３のバイアス電流（Ｉｏ２）は２０ｍＡ、増幅器２３の負荷部の差動インピーダンス（Ｚｏ２）は１００Ωとして計算を行った。
【００５２】
図８に示すように、歪み補正回路１０ｂの出力信号Ｖ3に発生するＩＭ３成分は、電圧比αがＩＭ３成分位相反転比（図８の例では０．８）から大きくなるにつれ劣化する。また実施の形態１の歪み補正回路１０ａと同様に、歪み補正回路１０ｂにおいても、電圧比αがＩＭ３成分位相反転比になるのを境にして、それよりも大きい場合と小さい場合とで出力信号Ｖ3のＩＭ３成分の位相が反転する。さらに、増幅器２３が単独で出力信号Ｖoutに生じさせるＩＭ３成分の位相は、上記電圧比αがＩＭ３成分位相反転比よりも大きい場合における出力信号Ｖ3のＩＭ３成分と逆位相である。従って、電圧比αがＩＭ３成分位相反転比より大きい場合には、増幅器２３単独で出力信号Ｖoutに生じさせるＩＭ３成分の位相と、出力信号Ｖ3のＩＭ３成分が増幅器２３により増幅されて出力信号Ｖoutに重畳したＩＭ３成分の位相とが逆位相になり、両者は打ち消し合う関係になる。
【００５３】
その結果、図８のように増幅回路１５ａにおける出力信号ＶoutのＩＭ３成分の抑圧比は、電圧比αがＩＭ３成分位相反転比（０．８）よりも大きくなるにつれ改善されていき、打ち消しあいの釣り合いが取れたところ（図８の例では電圧比αが２．０程度のとき）で限りなく抑えられる。以下、この打ち消しあいの釣り合いが取れる電圧比αを、「ＩＭ３成分補償比」と称する事とする。
【００５４】
本実施の形態に係る増幅装置１４ａにおいては、増幅回路１５ａの利得を制御することが可能である。増幅回路１５ａの利得の変化は、歪み補正回路１０ｂの利得を変更することで行われる。先に述べたように、歪み補正回路１０ｂには、利得制御信号として第２の利得制御信号Ｖgct2が入力されるので、増幅回路１５ａの利得は、制御部１７が第１の利得制御信号Ｖgct1の大きさを変化させることで制御可能である。以下、増幅回路１５ａの利得を変化させる場合に、出力信号ＶoutのＩＭ３成分の抑圧比を良好に保つ手法について説明する。
【００５５】
ここで、増幅回路１５ａの入力信号Ｖinのレベルを一定に保ちつつ、増幅回路１５ａの利得を変化させて出力信号Ｖoutのレベルを変化させた場合における、出力信号Ｖoutのレベルに対するＩＭ３成分の特性を図９に示す。なお、図９においては、電圧比αを１．０，１．１，１．５，１．７および２．０とした場合のそれぞれの特性を図示している。
【００５６】
図９に示されるように、電圧比αが一定の場合、第１の利得制御信号Ｖgct1を用いて増幅回路１５ａの利得を変化させると、その出力信号Ｖoutのレベルがある特定のレベルになるときにＩＭ３成分が限りなく抑えられることが分かる。これは、歪み補正回路１０ｂの出力信号Ｖ3のレベルが変化することで、増幅器２３が単独で出力信号Ｖoutに生じさせるＩＭ３成分の抑圧比が変化し（このとき出力信号Ｖ3のＩＭ３成分の抑圧比は変化しない）、出力信号Ｖ3のＩＭ３成分と増幅器２３が単独で生じさせるＩＭ３成分との打ち消し合いの釣り合いがとれた状態になったことを意味している。また、ＩＭ３成分が限りなく抑えられる出力信号Ｖoutレベルは、電圧比αによって異なることが分かる。このとは、上記の「ＩＭ３成分補償比」が、増幅回路１５ａの利得に応じて変化していることを示している。
【００５７】
従って、増幅回路１５ａの利得変化に伴うＩＭ３成分補償比の変化に応じて、ＩＭ３成分の抑圧比が最適になるように電圧比αを適宜設定すれば、増幅回路１５ａの利得を変化させても出力信号ＶoutのＩＭ３成分の抑圧比を良好に維持することができる。
【００５８】
上記のように本実施の形態に係る増幅装置１４ａにおいては、増幅回路１５ａの利得と電圧比αとは、制御部１７が出力する電圧比制御信号Ｖactおよび第１の利得制御信号Ｖgct1によりそれぞれ制御される。従って、制御部１７が、第１の利得制御信号Ｖgct1により増幅回路１５ａの利得を設定すると共に、その利得に対応した最適な電圧比αを電圧比制御信号Ｖactにより設定すれば、出力信号ＶoutのＩＭ３成分の抑圧比を良好に維持することができる。即ち制御部１７が、適切な組み合わせの第１の利得制御信号Ｖgct1および電圧比制御信号Ｖactを出力できるよう、その制御データを予めメモリ１６に記憶させておけばよい。
【００５９】
ここで、増幅装置に設けられる従来のディジタルプリディストータにおいても、予めＩＭ３成分の補正のための制御データをメモリに記憶しておく必要がある。但し、従来のディジタルプリディストータでは、増幅装置の出力信号のレベルと絶対温度という２つの条件に対応してＩＭ３成分の抑圧比補正を行うために、その２つの条件の組み合わせ毎にＩＭ３成分補正の制御データを記憶しておく必要があった。
【００６０】
それに対し、本実施の形態に係る増幅装置１４ａでは、ＩＭ３成分の抑圧比の絶対温度Ｔへの依存性を自己で補償しているので、出力信号Ｖoutのレベル（即ち増幅回路１５ａの利得）という１つの条件に対応した電圧比αの制御データによりＩＭ３成分の補正を行えばよい。つまり本実施の形態に係る増幅装置１４ａでは、メモリ１６に蓄積させる制御データが従来よりも少なくて済むので、メモリ１６の容量が小さくてよくコスト削減に寄与できる。
【００６１】
本実施の形態においては、図７の如く第１の差動対１と負荷部５との間に乗算回路６ａを有し、当該乗算回路６ａを第２の利得制御信号Ｖgct2により制御することで利得の調整を行う構成の歪み補正回路１０ｂを用いた。しかし、本実施の形態に適用可能な、本発明の歪み補正回路は、それに限られるものではない。例えば図１の歪み補正回路１０ａの回路構成において、バイアス回路３の電流源４を可変電流源とし、それを流れる電流を利得制御信号Ｖgct2により制御しても、歪み補正回路１０ａの利得は制御できる。従って、そのように修正した歪み補正回路１０ａを、本実施の形態の歪み補正回路１０ｂに変えて用いてもよい。
【００６２】
また、本実施の形態では、歪み補正回路１０ｂをプリディストータとして用いた例を示したが、実施の形態１のように歪み補正回路１０ｂ単独で増幅回路として用いることも可能である。
【００６３】
＜実施の形態３＞
実施の形態３においては、実施の形態１に示した歪み補正回路１０ａを、入力信号を所定のローカル信号に混変調するミキサ装置（混合器）に応用する例を示す。なお、以下に示す図１０〜図１２においては、実施の形態２の図５〜図７と同様の機能を有する要素には、同一符号を付してあるので、それらの説明は省略する。
【００６４】
図１０は実施の形態３に係るミキサ装置１４ｂの概略構成を示す図である。ミキサ装置１４ｂは、本発明に係る歪み補正回路をミキサ回路して内蔵することにより、出力信号ＶoutのＩＭ３成分を抑圧している。図５の如く、ミキサ装置１４ｂは、実施の形態２の増幅装置１４ａをミキサ回路１５ｂに置き換えた構成となっている。ミキサ回路１５ｂは入力信号Ｖinおよびローカル信号Ｖloが入力され、それらを混合した出力信号Ｖoutを出力する。またミキサ装置１４ｂは、出力信号Ｖoutのレベル（すなわち利得）は可変な利得可変ミキサであり、この利得の変化に応じてＩＭ３成分の抑圧比を自己で補正することができるよう構成されている。
【００６５】
また、ミキサ回路１５ｂの構成の概略図を図１１に示す。ミキサ回路１５ｂは、実施の形態２の増幅回路１５ａの歪み補正回路１０ｂを、本実施の形態に係る歪み補正回路１０ｃ（図１２）に置き換えたものである。
【００６６】
本実施の形態に係る歪み補正回路１０ｃの回路図を図１２に示す。同図に示すように、歪み補正回路１０ｃは、実施の形態２の歪み補正回路１０ｂ（図７）における乗算回路６ａと負荷部５の接続関係を、図１２に示すように変更したものである。また乗算回路６ｂには、ローカル信号Ｖloが入力される。ローカル信号Ｖloは、乗算回路６ａのトランジスタＱ7〜Ｑ10をスイッチング動作させる程度の振幅を有する信号とする。それにより、歪み補正回路１０ｃはミキサとしての機能を持つことになる。
【００６７】
また、歪み補正回路１０ｃにおいては、バイアス回路３の電流源４として、第２の利得制御信号Ｖgct2の大きさに比例する電流を流すものである。つまり、歪み補正回路１０ｃの利得は、第２の利得制御信号Ｖgct2に応じて可変する。これによって、歪み補正回路１０ｃは、利得可変ミキサとしての機能を持つことになる。
【００６８】
歪み補正回路１０ｃの出力信号Ｖ3は、次の式（６）により表される。
【００６９】
【数６】
2008022323.tif 000008
【００７０】
ここで、ローカル信号Ｖloは、乗算回路６ａのトランジスタをスイッチング動作させるだけの大きさを持った信号であるため、式（６）における「｛exp（Ｖlo／Ｖt）−１｝／｛exp（Ｖlo／Ｖt）＋１｝」の項を、ローカル信号Ｖloが正の時は１に、負の時は−１に、それぞれ置き換えて考える事ができる。また、第２の利得制御信号Ｖgct2は、実施の形態２と同様に第１の利得制御信号Ｖgct1に絶対温度Ｔとを乗じた大きさを有する信号であり、即ちその大きさは絶対温度Ｔに比例する。また第２の差動対２とバイアス回路３とでカレントミラー回路を構成し、且つ、電流源４の電流は第２の利得制御信号Ｖgct2の大きさに比例するので、バイアス電流Ｉo1は絶対温度Ｔに比例することになる。
【００７１】
従って、歪み補正回路１０ｃの出力信号Ｖ3の大きさは絶対温度Ｔに比例し、且つ、その波形は絶対温度Ｔの変化に対して不変である。またミキサ回路１５ｂの出力信号Ｖout（増幅器２３の出力信号）は、上で示した式（５）と同様の式で表され、当該式（５）の「Ｖ3／Ｖt」の項は絶対温度Ｔに依存しない。よって本実施の形態においても、実施の形態２と同様の理論により、ミキサ装置１４ｂは出力信号ＶoutのＩＭ３成分の抑圧比補正は、動作環境の絶対温度Ｔの変化に影響されない。
【００７２】
また、歪み補正回路１０ｃでは、乗算回路６ｂにおいて第１入力信号Ｖ1とローカル信号Ｖloとの混変調が行われ、乗算回路６ｂに流れる電流信号に基づいて出力信号Ｖ3が生成されるが、この乗算回路６ｂを流れる電流は第１の差動対１を通して第２の差動対２に引き込まれる電流Ｉaとなる。よって、第１入力信号Ｖ1と第２入力信号Ｖ2との比である電圧比αに応じて電流Ｉaが変化して出力信号Ｖ3のＩＭ３成分の位相および抑圧比が変化するという実施の形態２で説明した作用は、本実施の形態の歪み補正回路１０ｃにおいても生じる。つまり本実施の形態のミキサ装置１４ｂ、実施の形態２の増幅装置１４ａと同様に、電圧比αを適切に設定することにより出力信号ＶoutのＩＭ３成分の抑圧比を小さくすることができる。
【００７３】
また、ミキサ装置１４ｂの利得を変化させた場合でも、それに応じて電圧比αを適宜設定すれば、出力信号ＶoutのＩＭ３成分の抑圧比を良好に維持することができる。またミキサ装置１４ｂにおいても、ＩＭ３成分の抑圧比の絶対温度Ｔへの依存性は自己で補償されるので、出力信号Ｖoutのレベル（即ちミキサ回路１５ｂの利得）という１つの条件に対応した電圧比αの制御データによりＩＭ３成分の補正を行えばよい。つまり本実施の形態に係るミキサ装置１４ｂにおいても、メモリ１６に蓄積させる制御データが従来よりも少なくて済むので、メモリ１６の容量が小さくてよくコスト削減に寄与できる。
【図面の簡単な説明】
【００７４】
【図１】実施の形態１に係る歪み補正回路の回路図である。
【図２】エミッタ結合増幅回路の消費電流に対するＩＭ３特性を示す図である。
【図３】実施の形態１に係る歪み補正回路の電圧比αに対するＩＭ３特性を示す図である。
【図４】実施の形態１に係る歪み補正回路の消費電流に対するＩＭ３特性を示す図である。
【図５】実施の形態２に係る増幅装置を示す図である。
【図６】実施の形態２に係る増幅装置歪が備える増幅回路を示す図である。
【図７】実施の形態２に係る歪み補正回路の回路図である。
【図８】実施の形態２に係る増幅回路の電圧比αに対するＩＭ３特性を示す図である。
【図９】実施の形態２に係る増幅回路の出力信号のレベルに対するＩＭ３特性を示す図である。
【図１０】実施の形態３に係るミキサ装置を示す図である。
【図１１】実施の形態３に係るミキサ装置が備えるミキサ回路を示す図である。
【図１２】実施の形態３に係る歪み補正回路の回路図である。
【符号の説明】
【００７５】
１  第１の差動対、２  第２の差動対、３  バイアス回路、４  電流源、５  負荷部、６ａ，６ｂ  乗算回路、１０ａ〜１０ｃ  歪み補正回路、１４ａ  増幅装置、１４ｂ  ミキサ装置、、１５ａ  増幅回路、１５ｂ  ミキサ回路、１６  メモリ、１７  制御部、１８  ＣＰＵ、２３  増幅器、２４ａ〜２４ｃ  可変増幅器、２５ａ〜２５ｃ  温度乗算器２５ｃ、２６  α制御回路２６、Ｖ1  第１入力信号、Ｖ2  第２入力信号、Ｖ3  出力信号、Ｖin  出力信号、Ｖout  出力信号、Ｖlo  ローカル信号。
【図１】
2008022323.tif 000009
【図２】
2008022323.tif 000010
【図３】
2008022323.tif 000011
【図４】
2008022323.tif 000012
【図５】
2008022323.tif 000013
【図６】
2008022323.tif 000014
【図７】
2008022323.tif 000015
【図８】
2008022323.tif 000016
【図９】
2008022323.tif 000017
【図１０】
2008022323.tif 000018
【図１１】
2008022323.tif 000019
【図１２】
2008022323.tif 000020