(57)【要約】【課題】過渡時に応答性が速くて厳しい時間規定を満たし、定常時は高い出力制御精度を有する高圧電源装置。【解決手段】高圧トランスＴ１の一次側をスイッチングする第１のスイッチング手段Ｑ１と、一次巻線に供給する電力をオン，オフする第二のスイッチング手段Ｑ２と、出力電圧と目標値の比較結果によりＰＷＭ信号を生成する第１のＰＷＭ信号生成手段と、パルス幅一定のＰＷＭ信号を生成する第２のＰＷＭ信号生成手段と、出力電圧と目標値の比較結果によりオン，オフ信号を生成するオン，オフ信号生成手段と、制御手段１とを備えた高圧電源装置であって、制御手段は、過渡時には、第２のスイッチング手段をオンに固定するとともに、第１のスイッチング手段を第１のＰＷＭ信号生成手段により制御し、定常時には、第２のスイッチング手段をオン，オフ信号生成手段により制御するとともに、第１のスイッチング手段を第２のＰＷＭ信号生成手段により制御する。【選択図】図１
2008109820.tif 000002
【特許請求の範囲】
【請求項１】
高圧トランスと、前記高圧トランスの一次側をスイッチングする第１のスイッチング手段と、前記トランスに供給する電力をオン，オフする第２のスイッチング手段と、前記高圧トランスの二次側の出力電圧を検知する出力電圧検知手段と、前記出力電圧検知手段の検知出力と制御目標値の比較結果にもとづいてＰＷＭ信号を生成する第１のＰＷＭ信号生成手段と、オフパルス幅、オンパルス幅とも一定のＰＷＭ信号を生成する第２のＰＷＭ信号生成手段と、前記出力電圧検知手段の検知出力と前記制御目標値の比較結果にもとづいてオン，オフ信号を生成するオン，オフ信号生成手段と、出力電圧を制御する制御手段とを備えた高圧電源装置であって、
前記制御手段は、前記高圧電源装置の出力電圧の変更時には、前記第２のスイッチング手段をオンに固定するとともに、前記第１のスイッチング手段を前記第１のＰＷＭ信号生成手段で生成したＰＷＭ信号により制御し、定常時には、前記第２のスイッチング手段を前記オン，オフ信号生成手段で生成したオン，オフ信号により制御するとともに、前記第１のスイッチング手段を前記第２のＰＷＭ信号生成手段で生成したＰＷＭ信号により制御することを特徴とする高圧電源装置。
【請求項２】
請求項１に記載の高圧電源装置において、
前記出力電圧検知手段は、微分動作を行う第１の分圧器と、積分動作を行う第２の分圧器を有し、前記制御手段は、前記高圧電源装置の出力電圧の変更時には、前記第１の分圧器の分圧出力を用い、定常時には、前記第２の分圧器の分圧出力を用いるように切り換えることを特徴とする高圧電源装置。
【請求項３】
請求項１に記載の高圧電源装置において、
前記出力電圧検知手段は、微分動作と積分動作を選択可能な分圧器であり、前記制御手段は、前記分圧器の動作特性を、前記高圧電源装置の出力電圧の変更時には、前記分圧器を微分動作させ、定常時には、前記分圧器を積分動作させることを特徴とする高圧電源装置。
【請求項４】
請求項１ないし３のいずれかに記載の高圧電源装置において、
前記第１のＰＷＭ信号生成手段、前記第２のＰＷＭ信号生成手段、前記オン，オフ信号生成手段および前記制御手段のハードウエア部は、ＣＰＵを含むデジタル回路と同一チップ上にＩＣ化されていることを特徴とする高圧電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複写機、プリンタ、ファクシミリ等の画像形成装置に好適な高圧電源装置に関し、特にその出力電圧制御に関するものである。
【背景技術】
【０００２】
図９は、従来の、この種の高圧電源装置の機略構成を示すブロック図である。
また、図８は、出力電圧が５００Ｖ〜１５００Ｖ程度の高圧電源装置に使用される高圧インバータトランスにおける出力電圧特性を示す図である。なお、このトランスはトランス駆動パルスのオフ幅Ｔｏｆｆが一定で、ＯＮ幅Ｔｏｎを変化させるＰＷＭ制御方式で駆動されるものである。
【０００３】
図８に示すように、パルスのオン幅がＴ２以下におけるパルスのオン幅の変化に対する出力電圧の変化量は、パルスのオン幅がＴ２より広がった場合におけるパルスのオン幅の変化量に対する出力電圧の変化量よりも大きくなる特性を持っている。
【０００４】
したがって、画像形成装置における高圧出力バイアス値の出力要求値範囲がＶ１〜Ｖ３まである場合、出力電圧がＶ１〜Ｖ２の範囲では、出力電圧がＶ２〜Ｖ３の範囲に比べ、パルスのオン幅の変化に対する出力電圧の変化が急になる。よって、カウンタを用いる制御方式などでは、パルスオン幅の変化に対する出力量の変化が出力電圧リップルとして発生する。このため、高圧出力電圧範囲Ｖ１〜Ｖ２において高い出力電圧精度が要求される高圧電源装置を提供することは困難であった。
【０００５】
これに対し次のような出力電圧リップルを低減できる制御方式がある。すなわち、図８における出力電圧の制御目標値が所定の値Ｖ２に達するまでは、高圧トランス駆動パルスのオフパルス幅、オンパルス幅とも一定のパルスとしてスイッチングトランジスタＱ１を動作させる。これに併せて、出力電圧と基準電圧（制御目標値）の比較結果によりスイッチングトランジスタＱ２をオン，オフして高圧トランスＴ１に入力される電力を制御して出力電圧を目標値に制御する方式がある。この制御方式により出力電圧リップルを低減させることが可能となる。出力電圧の制御目標値が所定の値Ｖ２に達すると、スイッチングトランジスタＱ２をオンに固定し、出力電圧と基準電圧の比較結果によりスイッチングトランジスタＱ１のオンパルス幅を変えて出力電圧を目標値に制御する（特許文献１参照）。
【特許文献１】特開２００３−１４３８４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、この種の高圧電源装置においては、出力電圧オンからオフ時、オフからオン時や出力電圧値の切り替え時の応答時間に関して規定を設定しているものが多い。
【０００７】
この応答時間に関して、従来の高圧電源装置においては、電圧オン時は、図１０の出力立ち上り波形（ａ）で出力電圧を図８における０ＶからＶ４まで立ち上げている。出力電圧オフ時は、図１１の電圧立ち下がり波形（ａ）で出力電圧を図８におけるＶ４Ｖから０Ｖまで立ち下げている。
【０００８】
すなわち、従来の高圧電源装置においては、前述のように、出力制御電圧がＶ４の場合には、前述のように高圧トランス駆動パルスのオフパルス幅、オンパルス幅とも一定のパルスによりスイッチングトランジスタＱ１を動作させる。これに併せて、出力電圧と基準電圧の比較結果によりスイッチングトランジスタＱ２をオン，オフして高圧トランスＴ１に入力される電力を制御して出力電圧を目標値に制御している。このとき、出力電圧の立ち上り時は図１０の波形（ａ）、立ち下り時は図１１の波形（ａ）のようになり、出力電圧オンからオフ時、オフからオン時の応答時間の規定を満たすことができない。
【０００９】
一方、スイッチングトランジスタＱ２をオンに固定し、出力電圧と基準電圧の比較結果によりスイッチングトランジスタＱ１のオンパルス幅を変えて出力電圧を目標値に制御する方式の場合は、制御応答性が速い。よって、立ち上り時は図１０の波形（ｂ）に、立ち下り時は図１１の波形（ｂ）になる。
【００１０】
本発明は、このような状況のもとでなされたもので、出力電圧のオンからオフ時、オフからオン時や出力電圧可変時の立ち上り／立ち下り時に応答性が速くて厳しい時間規定を満たし、定常時は高い出力制御精度を有する高圧電源装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１１】
前記課題を解決するため、本発明では、降圧電源装置を次の（１）のとおりに構成する。
【００１２】
（１）高圧トランスと、前記高圧トランスの一次側をスイッチングする第１のスイッチング手段と、前記トランスに供給する電力をオン，オフする第２のスイッチング手段と、前記高圧トランスの二次側の出力電圧を検知する出力電圧検知手段と、前記出力電圧検知手段の検知出力と制御目標値の比較結果にもとづいてＰＷＭ信号を生成する第１のＰＷＭ信号生成手段と、オフパルス幅、オンパルス幅とも一定のＰＷＭ信号を生成する第２のＰＷＭ信号生成手段と、前記出力電圧検知手段の検知出力と前記制御目標値の比較結果にもとづいてオン，オフ信号を生成するオン，オフ信号生成手段と、出力電圧を制御する制御手段とを備えた高圧電源装置であって、
前記制御手段は、前記高圧電源装置の出力電圧の変更時には、前記第２のスイッチング手段をオンに固定するとともに、前記第１のスイッチング手段を前記第１のＰＷＭ信号生成手段で生成したＰＷＭ信号により制御し、定常時には、前記第２のスイッチング手段を前記オン，オフ信号生成手段で生成したオン，オフ信号により制御するとともに、前記第１のスイッチング手段を前記第２のＰＷＭ信号生成手段で生成したＰＷＭ信号により制御する高圧電源装置。
【発明の効果】
【００１３】
本発明によれば、出力電圧オンからオフ時、オフからオン時や出力電圧可変時の立ち上り／立ち下り時に応答性が速くて厳しい時間規定を満たし、定常時は高い出力制御精度を有する高圧電源装置を実現できる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を実施するための最良の形態を実施の形態例により詳しく説明する。
【第１の実施の形態】
【００１５】
図１は、第１の実施の形態における高圧電源装置の概略構成を示すブロック図であり、図２はその高圧制御用ＣＰＵ１の構成を示すブロック図である。高圧制御用ＣＰＵ１の構成要素は同一チップ上にＩＣ化されている。
【００１６】
第１の実施の形態が図９に示す従来例と異なる点は次のとおりである。
【００１７】
高圧トランスとして図８に示す出力特性のものを使用する場合に、従来例では出力電圧がＶ２以下である場合には、前述のとおり制御する。すなわち、高圧トランス駆動パルスのオフパルス幅、オンパルス幅とも一定のパルスによりスイッチングトランジスタＱ１を動作させ、出力電圧と基準電圧の比較結果によりスイッチングトランジスタＱ２をオン，オフ制御して出力電圧が目標値になるよう制御している。これに対し第１の実施の形態では、出力電圧がＶ２以下であっても、電源装置の起動時／停止時には、スイッチングトランジスタＱ２をオン状態に固定し、出力電圧と基準電圧の比較結果によりスイッチングトランジスタＱ１のオンパルス幅を変えて出力電圧が目標値となるよう制御している。また、出力検知部を２つ持ち、電源装置の出力電圧の変更時（起動時／停止時）は微分動作動作を行う出力検知部で出力電圧の検知を行い、定常時は積分動作を行う出力検知部で出力電圧の検知を行っている。なお、微分動作を行う出力検知部は、積分動作を行う出力検知部より応答性は良いが、安定性では劣る。
【００１８】
次に第１の実施の形態の高圧電源装置の動作について説明する。
【００１９】
まず、図８に示す出力特性において出力電圧をＶ４に制御する場合、電源装置起動／停止時には、オフパルス幅一定、オンパルス幅可変のＰＷＭ制御が行われる。すなわち、ＣＰＵ１は、スイッチングトランジスタＱ１をＰＷＭ信号により断続的にスイッチングし、スイッチングトランジスタＱ２をオン状態に固定することにより高圧トランスＴ１の一次巻線に印加される電圧をスイッチングする。スイッチングトランジスタＱ１によってスイッチングされた電圧は高圧トランスＴ１の二次巻線に高電圧化されて出力される。この高電圧化された電圧はダイオードＤ１およびコンデンサＣ２を用いて整流・平滑され、高圧ＤＣ出力が生成される。なお、スイッチングトランジスタＱ１はＦＥＴ等の素子を用いて構成することも可能である。
【００２０】
高圧出力は抵抗Ｒ１、Ｒ２およびコンデンサＣ３からなる出力検知部ＤＴ１により検出され、検知された電圧ＶＦＢを高圧制御用ＣＰＵ１のＦＢ１端子へ入力される。この分圧器ＤＴ１はコンデンサＣ３と抵抗Ｒ２の直列回路により微分回路を構成し、微分動作を行う分圧器として動作する。この時ＣＰＵコア１０のスイッチＳＷ３は、ＦＢ１側へ切り替えられている。高圧制御用ＣＰＵ１のＦＢ１端子から入力された検知電圧ＶＦＢは、基準電圧Ｖｒｅｆと比較器５で比較される。ここで基準電圧ＶｒｅｆはＣＰＵコア１０からデータバスラインを通して出力された出力目標値のデータをＤ／Ａコンバータ７でアナログ電圧に変換した電圧である。この時スイッチＳＷ２は比較器５の出力がアップダウンカウンタＵ／ＤＣ６に入力されるように切り替えられている。
【００２１】
比較器５は、基準電圧Ｖｒｅｆに対して出力電圧が高いか低いかを判断し、アップダウンカウンタ（以下Ｕ／ＤＣと記すこともある）６は、出力電圧が高い場合には出力値を前回の出力値から１つダウンし、逆に出力電圧が低い場合には１つアップする。図３に波形を示す。Ｕ／ＤＣ６からの出力値は図中Ｚ１、Ｚ２、Ｚ３…で示される。
【００２２】
また、スイッチＳＷ２がＵ／ＤＣ６側に切り替えられているときは、図１のトランジスタＱ２がオン状態を保持し、トランスＴ１の入力側には常にＶｉｎが入力された状態となる。
【００２３】
発振器９の出力はダウンカウンタ（以下Ｄ／Ｃと記す）８に接続され、Ｄ／Ｃ８は発振器９からのクロックに同期してＵ／ＤＣ６からの出力値を１つずつ減らしていく。このＤ／Ｃ８からの出力値は比較器１２に入力され、ＣＰＵコア１０からデータバスラインを介して入力されたＰＷＭ信号のＴｏｆｆ設定用基準データＸと比較される。ＴｏｆｆはＰＷＭ信号の１周期の中のオフ期間である。ＴｏｎはＰＷＭ信号の１周期の中のオン期間である。Ｄ／Ｃ８のカウント値よりもＴｏｆｆ設定用基準データ値が小さい場合には、パルスはオンし、逆の場合はオフする。これにより、Ｔｏｆｆが常に一定、ＴｏｎがＴｏｎ１、Ｔｏｎ２、Ｔｏｎ３といったようにオン幅が可変するＰＷＭ出力が実現される。図中下方の方形波は比較器１２の出力を示し、スイッチングトランジスタＱ１へパルスを供給する。
【００２４】
また、このＰＷＭ制御方式では、安全性を考慮してパルスのオン幅にリミット値を設けており、最大オン幅の時間にＴｏｆｆを加えた時間をＴｍａｘとし、Ｔｍａｘのデータ設定を行っている。
【００２５】
図３において、ＹはＣＰＵコア１０が設定するＰＷＭ信号のＴｍａｘ設定用基準データであり、比較器１１に入力される。比較器１１はＵ／ＤＣ６からの出力値とＹとの比較を行い、Ｕ／ＤＣ６の出力値がＹ以上の場合はＵ／ＤＣ６へリミット信号を送る。Ｕ／ＤＣ６は比較器１１からのリミット信号によりカウント値のリミッタが掛けられ、パルスのオン幅がＴｏｎ２より広がらないようにしている。
【００２６】
次に、出力電圧を、図８に示す出力特性における電圧Ｖ４に制御する場合で、電源装置起動／停止時以外のときには、オフパルス幅、オンパルス幅とも一定のパルスがスイッチングトランジスタＱ１に供給される。これに併せて、比較器５の比較結果によりトランジスタＱ２をオン，オフしてトランスＴ１に入力される電力を制御して出力電圧を制御する。このときは、スイッチＳＷ２が＋Ｂ端子側へ切り替わっている。スイッチングトランジスタＱ１をオフパルス幅、オンパルス幅とも一定のパルスで断続的にスイッチングすることにより高圧トランスＴ１の一次巻線に印加される電圧をスイッチングする。
【００２７】
次にスイッチングトランジスタＱ１をスイッチング制御することによって高圧トランスＴ１の二次巻線に高電圧が発生する。この高電圧化された電圧は高圧ダイオードＤ１および高圧コンデンサＣ２により整流・平滑され直流の高圧出力が生成される。なお、スイッチングトランジスタＱ１はＦＥＴ等の素子を用いて構成することも可能である。
【００２８】
この際、高圧出力を、抵抗Ｒ３、Ｒ４およびコンデンサＣ４からなる出力検知部ＤＴ２により検出し、検知された電圧ＶＦＢを高圧制御用ＣＰＵ１のＦＢ２端子へ入力する。この出力検知部ＤＴ２は抵抗Ｒ３とコンデンサＣ４の直列回路により積分回路を構成し、積分動作を行う分圧器として動作する。このときスイッチＳＷ３は、ＦＢ２側へ切り替えられた状態になっている。高圧制御用ＣＰＵ１のＦＢ２端子から入力された検知電圧ＶＦＢは、比較器５により基準電圧Ｖｒｅｆと比較される。この時スイッチＳＷ２は＋Ｂ出力端子側に切り替えられている。そして、比較器５により基準電圧Ｖｒｅｆに対して出力電圧が高いか低いかを判断し、出力電圧が高い場合にはトランジスタＱ２がオフする信号、逆に出力電圧が低い場合にはトランジスタＱ２がオンする信号を比較器５より出力する。このようにして高圧トランスの入力ＶｉｎをトランジスタＱ２によりオン，オフすることにより、出力電圧値を一定に制御している。そして、図３のＴｏｆｆ設定値データＸ、Ｔｍａｘ設定値データＹを、出力電圧をＶ２以下の範囲で制御するのに最適な値に設定して形成された、周期Ｔｍａｘ、オン幅Ｔｏｎ２、オフ幅Ｔｏｆｆの固定パルスがＭ＿ＰＷＭ出力端子から出力される。
【００２９】
図４は第１の実施の形態における高圧出力制御を示すフローチャートである。
【００３０】
電源装置起動すなわち高圧出力オンへ移行する場合まず、高圧電源外部の制御ユニット等（図示せず）から送られる高圧オン、オフ信号の状態を確認する（Ｓ１１）。この信号が“オン”論理であれば、スイッチＳＷ２を高圧制御用ＣＰＵ１内のＵ／ＤＣ６側へ、スイッチＳＷ３を高圧制御用ＣＰＵ１内のＦＢ１側へ各々切り替える（Ｓ１２）。このときスイッチングトランジスタＱ１をオフパルス幅一定、オンパルス幅可変のＰＷＭパルスで断続的にスイッチングし、スイッチングトランジスタＱ２をオン状態に固定する。このようにして、高圧トランスＴ１の一次巻線に印加される電圧をスイッチングすることで高圧出力の立ち上りを速くしている。
【００３１】
次に抵抗Ｒ１、Ｒ２、コンデンサＣ３により構成された出力電圧検出部ＤＴ１からの出力検出信号が出力電圧Ｖ４に相当するレベルかそれ以上の値になるまでスイッチＳＷ２を高圧制御用ＣＰＵ１内のＵ／ＤＣ６側へ切り替えた状態に維持する。また、スイッチＳＷ３を高圧制御用ＣＰＵ１内のＦＢ１側へ切り替えた状態に維持する（Ｓ１３）。出力検出信号が出力電圧Ｖ４に相当するレベルかそれ以上の値になったら、スイッチＳＷ２を高圧制御用ＣＰＵ１内の＋Ｂ端子側へ、スイッチＳＷ３を高圧制御用ＣＰＵ１内のＦＢ２側へ各々切り替える（Ｓ１４）。このときスイッチングトランジスタＱ１をオフパルス幅、オンパルス幅ともに固定のＰＷＭパルスで断続的にスイッチングし、スイッチングトランジスタＱ２を比較器５の比較結果によりオン，オフする。このように高圧トランスＴ１の一次巻線に印加される電圧をスイッチングすることで、リップル成分が少なく、高い精度で制御された高電圧が出力される。
【００３２】
次に、高圧オン、オフ信号の状態を確認し（Ｓ１５）、この信号が“オン”論理であれば、スイッチＳＷ２を高圧制御用１内の＋Ｂ端子側へ、スイッチＳＷ３を高圧制御用ＣＰＵ１内のＦＢ２側へ各々切り替えた状態を維持する。前記信号が“オフ”論理であれば、スイッチＳＷ２を高圧制御用ＣＰＵ１内のＵ／ＤＣ６側へ、スイッチＳＷ３を高圧制御用ＣＰＵ１内のＦＢ１側へ各々切り替え（Ｓ１６）、電源装置停止すなわち高圧出力オフへ移行する（Ｓ１７）。このときスイッチングトランジスタＱ１をオフパルス幅一定、オンパルス幅可変のＰＷＭパルスで断続的にスイッチングし、スイッチングトランジスタＱ２をオンに固定される。このように高圧トランスＴ１の一次巻線に印加される電圧をスイッチングすることで高圧出力の立ち下がりを速くしている。
【００３３】
第1の実施の形態では、電源装置起動時／停止時と、それ以外のときとで出力の制御方式を切り替えている。しかし、電源装置起動時／停止時以外に、出力を図８におけるＶ１〜Ｖ２の範囲内でＶ４からＶ４以外の高圧出力目標値に切り替えるシーケンスがあり、その際、出力電圧の切り替え時間を短くしたい場合、電源装置起動時／停止時と同じ制御方式を採用できる。すなわち、高圧出力目標値の切り替え時に、スイッチングトランジスタＱ２をオンに固定し、出力電圧と基準電圧の比較結果によりスイッチングトランジスタＱ１のオンパルス幅を変えて出力電圧を目標値に制御する方式を用いることも可能である。
【００３４】
以上説明したように、第1の実施の形態によれば、出力電圧の変更時、即ち、出力電圧オンからオフ時、オフからオン時や出力電圧目標値を可変した時の立ち上り／立ち下り時に応答性が速くて厳しい時間規定を満たし、それ以外の定常時は、リップル成分が少なく、高い出力制御精度を有する高圧電源装置を実現できる。
【第２の実施の形態】
【００３５】
図５は、第２の実施の形態における高圧電源装置の概略構成を示すブロック図であり、図６はその高圧制御用ＣＰＵ２の内部ブロックを示す図である。
【００３６】
第２の実施の形態が第１の実施の形態と異なるのは、出力検知部の構成である。
すなわち、第１の実施の形態では高圧トランスとして図８に示すような出力特性のものを使用する場合、次のａ、ｂの制御方式を採用し、それぞれ別個の出力検知部を用いている。
ａ  高圧トランス駆動パルスのオフパルス幅、オンパルス幅とも一定のパルスによりスイッチングトランジスタＱ１を動作させるとともに、出力電圧と目標電圧の比較結果によりスイッチングトランジスタＱ２をオン，オフして出力電圧を目標値に制御する方式。
ｂ  スイッチングトランジスタＱ２をオンに固定し、出力電圧と目標電圧の比較結果によりスイッチングトランジスタＱ１のオンパルス幅を変えて出力電圧を目標値に制御する方式。
【００３７】
そして、各々の方式で別の出力検知部ＤＴ１，ＤＴ２を備え、別の高圧制御用ＣＰＵの出力検知端子ＦＢ１、ＦＢ２に入力している。
【００３８】
これに対し、第２の実施の形態では、両方式に共通の１つの出力検知部を備え、この出力検知部に備えられた２つのコンデンサへの接続を切り換えることで、共通の高圧制御用ＣＰＵの出力検知端子ＦＢに入力している点で第１の実施の形態と相違する。
【００３９】
次に第２の実施の形態の高圧電源装置の動作について説明する。
まず、図８に示す出力特性において出力電圧をＶ４に制御する場合、電源装置起動／停止時には、オフパルス幅一定、オンパルス幅可変のＰＷＭ制御が行われる。すなわち、スイッチングトランジスタＱ１をＰＷＭ信号により断続的にスイッチングし、スイッチングトランジスタＱ２をオン状態に固定することにより高圧トランスＴ１の一次巻線に印加される電圧をスイッチングする。前記スイッチングトランジスタＱ１によってスイッチングされた電圧は高圧トランスＴ１の二次巻線に高電圧化されて出力される。この高電圧化された電圧を高圧ダイオードＤ１および高圧コンデンサＣ２を用いて整流・平滑され高圧ＤＣ出力が生成する。なお、スイッチングトランジスタＱ１はＦＥＴ等の素子を用いて構成することも可能である。
【００４０】
高圧出力は、スイッチＳＷ４がコンデンサＣ３側へ切り替えられた状態の出力検知部ＤＴ３により検出され、検知された電圧ＶＦＢは高圧制御用ＣＰＵ２のＦＢ端子へ入力される。スイッチＳＷ４がコンデンサＣ３側へ切り替えられた状態では、出力検知部ＤＴ３は微分動作を行う分圧器として動作する。高圧制御用ＣＰＵ２のＦＢ端子から入力された検知電圧ＶＦＢは、基準電圧Ｖｒｅｆと比較器５で比較される。ここで基準電圧Ｖｒｅｆは、ＣＰＵコア１０からデータバスラインを通して出力された出力目標値のデータをＤ／Ａコンバータ７でアナログ電圧に変換した電圧である。この時スイッチＳＷ２は比較器５の出力がアップダウンカウンタＵ／ＤＣ６に入力されるように切り替えられている。
【００４１】
比較器５は、基準電圧Ｖｒｅｆに対して出力電圧が高いか低いかを判断し、出力電圧が高い場合にはアップダウンカウンタＵ／ＤＣ６は出力値を前回の出力値から１つダウンし、逆に出力電圧が低い場合には１つアップさせる。図３に波形を示す。ＵＤ／Ｃ６からの出力値は図中Ｚ１、Ｚ２、Ｚ３…で示される。
【００４２】
また、スイッチＳＷ２がＵＤ／Ｃ６側に切り替えられているときは、スイッチングトランジスタＱ２がオン状態を保持し、トランスＴ１の入力側には常にＶｉｎが入力された状態となる。
【００４３】
発振器９の出力はダウンカウンタＤ／Ｃ８に接続され、Ｄ／Ｃ８は発振器９からのクロックに同期してＵＤ／Ｃ６からの出力値をひとつずつ減らしていく。このダウンカウンタＤ／Ｃ８からの出力値は比較器１２に入力され、ＣＰＵコア１０からデータバスラインを介して入力されたＰＷＭのＴｏｆｆ設定用基準データＸと比較される。ＴｏｆｆはＰＷＭ信号の１周期の中のオフ期間である。ＴｏｎはＰＷＭ信号の１周期の中のオン期間である。Ｄ／Ｃ８のカウント値よりもＴｏｆｆ設定用基準データ値が小さい場合には、パルスはオン、逆の場合はオフする。これにより、Ｔｏｆｆが常に一定、ＴｏｎがＴｏｎ１、Ｔｏｎ２、Ｔｏｎ３といったように可変するＰＷＭ出力が実現される。図中下方の方形波は比較器１２の出力を示し、スイッチング素子Ｑ１へパルスを供給する。
【００４４】
また、このＰＷＭ制御方式では、安全性を考慮してパルスのオン幅にリミット値を設けており、最大オン幅の時間にＴｏｆｆを加えた時間をＴｍａｘとし、Ｔｍａｘのデータ設定を行っている。
【００４５】
図３において、ＹはＣＰＵコアが設定するＰＷＭ信号のＴｍａｘ設定用基準データであり、比較器１１に入力される。比較器１１はＵＤ／Ｃ６からの出力値とＹとの比較を行い、Ｕ／ＤＣ６の出力値がＹ以上の場合はＵ／ＤＣ６へリミット信号を送る。Ｕ／ＤＣ６はリミット信号によりカウント値のリミッタが掛けられ、パルスのオン幅がＴｏｎ２より広がらないようにしている。
【００４６】
次に、出力電圧を図８に示す出力特性における出力電圧Ｖ４に制御する場合で、電源装置起動／停止時以外のときには、オフパルス幅、オンパルス幅とも一定のパルスがスイッチングトランジスタＱ１に供給される。また、比較器５の比較結果によりスイッチングトランジスタＱ２をオン，オフしてトランスＴ１に入力される電力を制御して出力量を制御する。このときは、スイッチＳＷ２が＋Ｂ端子側へ切り替わっている。スイッチングトランジスタＱ１をオフパルス幅、オンパルス幅とも一定のパルスで断続的にスイッチングすることにより高圧トランスＴ１の一次巻線に印加される電圧をスイッチングする。
【００４７】
次に前記スイッチングトランジスタＱ１をスイッチング制御することによって高圧トランスＴ１の２次巻線に高電圧が発生する。この高電圧化された電圧はダイオードＤ１および高圧コンデンサＣ２により整流・平滑され直流の高圧出力が生成される。なお、スイッチングトランジスタＱ１はＦＥＴ等の素子を用いて構成することも可能である。
【００４８】
この際、高圧出力を、スイッチＳＷ４がコンデンサＣ４側へ切り替えられた状態の出力検知部ＤＴ３により検出し、検知された電圧ＶＦＢは高圧制御用ＣＰＵ２のＦＢ端子へ入力される。スイッチＳＷ４がコンデンサＣ４側へ切り替えられた状態では、出力検知部ＤＴ３は積分動作をする分圧器として動作する。高圧制御用ＣＰＵ２のＦＢ端子から入力された検知電圧ＶＦＢは、比較器５により基準電圧Ｖｒｅｆと比較される。そして、比較器５により基準電圧Ｖｒｅｆに対して出力電圧が高いか低いかを判断し、出力電圧が高い場合にはスイッチングトランジスタＱ２がオフする信号、逆に出力電圧が低い場合にはスイッチングトランジスタＱ２がオンする信号を比較器５より出力する。このようにして、高圧トランスの入力ＶｉｎをトランジスタＱ２によりオン，オフすることにより、出力電圧値を一定に制御している。
【００４９】
そして、図３のＴｏｆｆ設定値データＸ、Ｔｍａｘ設定値データＹを、出力電圧をＶ２以下の範囲で制御するのに最適な値に設定して形成された、周期Ｔｍａｘ、オン幅Ｔｏｎ２、オフ幅Ｔｏｆｆの固定パルスがＭ＿ＰＷＭ出力端子から出力される。
【００５０】
図７は第２の実施の形態における高圧出力制御を示すフローチャートである。
【００５１】
電源装置起動すなわち高圧出力オンへ移行する場合、まず、高圧電源外部の制御ユニット等（図示せず）から送られる高圧オン，オフ信号の状態を確認する（Ｓ２１）。この信号が“オン”論理であれば、スイッチＳＷ２を高圧制御用２内のＵ／ＤＣ６側へ、スイッチＳＷ４をコンデンサＣ３側へ各々切り替える（Ｓ２２）。このときスイッチングトランジスタＱ１をオフパルス幅一定、オンパルス幅可変のＰＷＭパルスで断続的にスイッチングし、スイッチングトランジスタＱ２をオン状態に固定する。このようにして、高圧トランスＴ１の一次巻線に印加される電圧をスイッチングすることで高圧出力の立ち上りを速くしている。
【００５２】
出力検知部ＤＴ３からの出力検出信号が出力電圧Ｖ４に相当するレベルかそれ以上の値になるまでスイッチＳＷ２を高圧制御用１内のＵ／ＤＣ６側へ切り替えた状態を維持する。また、スイッチＳＷ４をコンデンサＣ３側へ切り替えた状態を維持する（Ｓ２３）。出力検出信号が出力電圧Ｖ４に相当するレベルかそれ以上の値になったら（Ｓ２３）、スイッチＳＷ２を高圧制御用１内の＋Ｂ端子側へ、スイッチＳＷ４をコンデンサＣ４側へ各々切り替える（Ｓ２４）。このときスイッチングトランジスタＱ１をオフパルス幅、オンパルス幅ともに固定のＰＷＭパルスで断続的にスイッチングし、スイッチングトランジスタＱ２を比較器５の比較結果によりオン，オフする。このようにして、高圧トランスＴ１の一次巻線に印加される電圧をスイッチングすることで、リップル成分の少なく、高い精度で制御された高電圧が出力される。
【００５３】
次に、高圧オン，オフ信号の状態を確認し、この信号が“オン”論理であれば、スイッチＳＷ２を高圧制御用１内の＋Ｂ端子側へ、スイッチＳＷ４をコンデンサＣ４側へ各々切り替えた状態を維持する。前記信号が“オフ”論理であれば、スイッチＳＷ２を高圧制御用１内のＵ／ＤＣ６側へ、スイッチＳＷ４をコンデンサＣ３側へ各々切り替え、電源装置停止すなわち高圧出力オフへ移行する（Ｓ２６）。このときスイッチングトランジスタＱ１をオフパルス幅一定、オンパルス幅可変のＰＷＭパルスで断続的にスイッチングし、スイッチングトランジスタＱ２をオン状態に固定する。このように高圧トランスＴ１の一次巻線に印加される電圧をスイッチングすることで高圧出力の立ち下がりを速くしている。
【００５４】
第２の実施の形態では、電源装置起動時／停止時と、それ以外のときとで出力の制御方式を切り替えている。しかし、電源装置起動時／停止時以外に、出力を図８におけるＶ１〜Ｖ２の範囲でＶ４からＶ４以外の高圧出力目標値に切り替えるシーケンスがあり、その際、出力電圧の切り替え時間を短くしたい場合、電源装置起動時／停止時と同じ制御方式を採用できる。すなわち、高圧出力目標値の切り替え時に、スイッチングトランジスタＱ２をオンに固定し、出力電圧と基準電圧の比較結果によりスイッチングトランジスタＱ１のオンパルス幅を変えて出力電圧を目標値に制御する方式を用いることも可能である。
【００５５】
以上説明したように、第２の実施の形態によれば、出力電圧の変更時、即ち、出力電圧オンからオフ時、オフからオン時や出力電圧の目標値を可変した時の立ち上り／立ち下り時に応答性が速くて厳しい時間規定を満たし、それ以外の定常時は、リップル成分が少なく、高い出力制御精度を有する高圧電源装置を実現できる。また、高圧分圧器の高価な抵抗の数を減らすことができる。
【図面の簡単な説明】
【００５６】
【図１】第１の実施の形態の高圧電源装置の概略構成を示すブロック図
【図２】第１の実施の形態における高圧制御用ＣＰＵの構成を示すブロック図
【図３】ＰＷＭ制御の波形を示す図
【図４】第１の実施の形態の動作を示すフローチャート
【図５】第２の実施の形態の高圧電源装置の概略構成を示すブロック図
【図６】第２の実施の形態における高圧制御用ＣＰＵの構成を示すブロック図
【図７】第２の実施の形態の動作を示すフローチャート
【図８】高圧トランスの出力電圧特性を示す図
【図９】従来の高圧電源装置の概略構成を示すブロック図
【図１０】電源装置起動時の出力電圧波形を示す図
【図１１】電源装置停止時の出力電圧波形を示す図
【符号の説明】
【００５７】
１、２      高圧制御用ＣＰＵ
５          コンパレータ
６          アップダウンカウンタ
７          Ｄ／Ａコンバータ
ＤＴ１、ＤＴ２  出力検知部
Ｑ１、Ｑ２  スイッチングトランジスタ
Ｔ１        高圧トランス
【図１】
2008109820.tif 000003
【図２】
2008109820.tif 000004
【図３】
2008109820.tif 000005
【図４】
2008109820.tif 000006
【図５】
2008109820.tif 000007
【図６】
2008109820.tif 000008
【図７】
2008109820.tif 000009
【図８】
2008109820.tif 000010
【図９】
2008109820.tif 000011
【図１０】
2008109820.tif 000012
【図１１】
2008109820.tif 000013