(57)【要約】 【課題】  画像表示システムの電源遮断時の残像をなくす方法を提供し、減少された電源遮断時の残像の画像表示システムも提供される。【解決手段】  画像表示システムの電源遮断時の残像をなくす方法であって、フレームの１つのラインの表示をそれぞれ制御するパルスを含むデータイネーブルパルス信号をチェックすることで最終フレームの最後を検出するステップ、および前記最終フレームの最後が検出された時、白色表示を発生するステップを含む方法。【選択図】      図４
2008116934.tif 000002
【特許請求の範囲】
【請求項１】
画像表示システムの電源遮断時の残像をなくす方法であって、
フレームの１つのラインの表示をそれぞれ制御するパルスを含むデータイネーブルパルス信号をチェックすることで最終フレームの最後を検出するステップ、および
前記最終フレームの最後が検出された時、白色表示を発生するステップを含む方法。
【請求項２】
前記データイネーブルパルス信号をチェックするステップは、
既定期間の間の前記データイネーブルパルス信号の最も近いパルスの後、前記データイネーブルパルス信号が発生されるかどうかをチェックするステップ、
前記最終フレームの最後が検出されるか、検出されないかを決定するステップを含む請求項１に記載の方法。
【請求項３】
前記既定期間は、最も近いパルスの立ち上がりエッジで始まり、最も近いパルスの前のパルスの立ち上がりエッジから最も近いパルスの立ち上がりエッジまでの期間に基づいて決定される請求項２に記載の方法。
【請求項４】
前記既定期間は、最も近いパルスの立ち上がりエッジで始まり、最も近いパルスの前のパルスの立ち上がりエッジから最も近いパルスの立ち上がりエッジまでの多様な期間である請求項３に記載の方法。
【請求項５】
画像表示システムは、
第１データと第１制御信号を出力するインターフェース、  
前記第１データに基づいて画像を表示する画素を有するディスプレイパネル、および
前記インターフェースと前記ディスプレイパネルの間に接続され、前記第１データと前記第１制御信号を第２データと第２制御信号に変換し、前記ディスプレイパネルを駆動するタイミングコントローラを含み、
前記第１制御信号は、フレームの１つのラインの表示を制御するパルスをそれぞれ有するデータイネーブルパルス信号を含み、
前記タイミングコントローラは、前記データイネーブルパルス信号を検出し、前記ディスプレイパネルの最終フレームの最後を検出し、
前記最終フレームの最後が検出された時、前記タイミングコントローラは、前記ディスプレイパネルを駆動し、白色表示を発生する画像表示システム。
【請求項６】
前記ディスプレイパネルの前記最終フレームの最後を検出する前記データイネーブルパルス信号のチェックでは、前記タイミングコントローラは、既定期間の間の前記データイネーブルパルス信号の最も近いパルスの後、前記データイネーブルパルス信号が発生されるかどうかをチェックし、前記最終フレームの最後が検出されるか、検出されないかを決定する請求項５に記載のシステム。
【請求項７】
前記既定期間は、最も近いパルスの立ち上がりエッジで始まり、最も近いパルスの前のパルスの立ち上がりエッジから最も近いパルスの立ち上がりエッジまでの期間に基づいて決定される請求項６に記載のシステム。
【請求項８】
前記既定期間は、最も近いパルスの立ち上がりエッジで始まり、最も近いパルスの前のパルスの立ち上がりエッジから最も近いパルスの立ち上がりエッジまでの多様な期間である請求項７に記載のシステム。
【請求項９】
前記ディスプレイパネルは、液晶ディスプレイパネル、有機発光ディスプレイパネル、またはプラズマディスプレイパネルである請求項５に記載のシステム。
【請求項１０】
電子装置を更に含み、前記電子装置は、
前記ディスプレイパネル、
前記インターフェース、
前記タイミングコントローラ、および
前記ディスプレイパネルに接続され、前記ディスプレイパネルに電力を供給するＤＣ／ＤＣコンバータを含む請求項５に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像表示に関し、特に、画像表示システムの電源遮断時の残像をなくす方法とそれを活用した方法に関するものである。
【背景技術】
【０００２】
図１は、例えば、液晶ディスプレイ、有機発光ディスプレイ、またはプラズマディスプレイなど従来の画像表示システムのブロック図である。図に示すように、インターフェース１０は、例えば、パソコン（図示しない）などの画像データ供給源から受けた画像データを処理し、表示データ（ＤＡＴＡ１）と制御信号（ＣＯＮＴ１）を含むＴＴＬインターフェース信号（ＳＴＴＬＩ）をタイミングコントローラ１２に供給する。制御信号（ＣＯＮＴ１）は、一般的に入力クロック信号（ＣＬＫ）、水平同期信号（ＨＳＹＮＣ）、垂直同期信号（ＶＳＹＮＣ）と、データイネーブルパルス信号（ｄａｔａ ｅｎａｂｌｅ ｐｕｌｓｅｓｉｇｎａｌ； ＤＥ）を含む。
【０００３】
タイミングコントローラ１２は、表示データ（ＤＡＴＡ１）をデータ（ＤＡＴＡ２）に並び替え、既定のデータビットがディスプレイパネル１４（ｉ.ｅ．液晶ディスプレイパネル、発光ディスプレイパネル、またはプラズマディスプレイパネル）のデータドライバ（図示しない）に供給されることができる。タイミングコントローラ１２はまた、受けた制御信号（ＣＯＮＴ１）を用いて、ディスプレイパネル１４のゲートドライバ（図示しない）とデータドライバを駆動するのに適する各種の制御信号（ＣＯＮＴ２）を発生する。電力供給器１６は、電力をインターフェース１０、タイミングコントローラ１２と、ディスプレイパネル１４に提供する。
【０００４】
ＴＴＬインターフェース信号間では、表示データ（ＤＡＴＡ１）は、時間軸に沿って各ラインの中に分割される表示用データ（ｄｉｓｐｌａｙ−ｕｓｅｄａｔａ）である。水平同期信号（ＨＳＹＮＣ）は、１つのフレームの１つのラインを表示するに必要な時間のことを表している。垂直同期信号（ＶＳＹＮＣ）は、１つのフレームを表示するに必要な時間のことを表している。入力クロック信号（ＣＬＫ）は、表示データのそれと同じデータ転送速度（繰り返し周波数）を有するクロック信号である。データイネーブルパルス信号（ＤＥ）は、表示データ（ＤＡＴＡ１）を有する同期制御信号であり、データを有する画素を供給するに必要な時間のことを表している。
【０００５】
図２は、図１に示す従来の画像表示システムの垂直方向での駆動タイミングのタイミング図である。図２の（Ａ）部分は、垂直同期信号ＶＳＹＮＣを示しており、（Ｂ）部分は、水平同期信号ＨＳＹＮＣを示しており、（Ｃ）部分は、表示データＤＡＴＡ１を示しており、（Ｄ）部分は、データイネーブルパルス信号を示している。また、符号Ｔｖは、垂直サイクル期間（ｃｙｃｌｅ ｐｅｒｉｏｄ）を示しており、Ｔｖｐは、ブランキング期間（ｂｌａｎｋｉｎｇｐｅｒｉｏｄ）を示しており、Ｔｖｄは、有効表示期間（ｄｉｓｐｌａｙ ｖａｌｉｄｐｅｒｉｏｄ）を示しており、ＴｖｂとＴｖｆは、有効表示期間のバックポーチとフロントポーチをそれぞれ示している。
【０００６】
データイネーブルパルス信号（ＤＥ）では、表示データ（ＤＡＴＡ１）の各ラインのデータ期間は、高レベルによる有効な表示データ期間として示され、データの中断時間（ｉｎｔｅｒｍｉｓｓｉｏｎ）は、低レベルによる無効な期間として示される。また、フレームの最後のラインと次のフレームの最初のラインとの間のフレームの中断期間は、比較的長い時間で、低レベルによって示されている。即ち、水平同期信号は、データイネーブルパルス信号（ＤＥ）で低レベルから高レベルまでの上昇に対応して行われ、垂直同期信号は、データイネーブルパルス信号（ＤＥ）で長い低レベル期間に対応して行われる。
【０００７】
図３は、信号の電源遮断シーケンスを表している図１の電力供給器１６の出力電圧（Ｖｏ）と、ＴＴＬインターフェース信号（ＳＴＴＬＩ）のタイミング図である。画像表示システムのラッチアップ、またはＤＣ操作（ＤＣｏｐｅｒａｔｉｏｎ）を防ぐために、ＴＴＬインターフェース信号（ＳＴＴＬＩ）が無効にされる時間（ｔ１）は、通常、電力供給器１６によって供給された出力電圧（Ｖｏ）が中断される時間（ｔ２）より早く起きる。ｔ１とｔ２間の違いは、図のＴＤによって示される。しかし、ＴＴＬインターフェース信号が無効にされた後、ディスプレイパネル１４の画素に残留する電荷は、期間ＴＤに電源遮断ムラとして知られる残像を発生する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
よって、画像表示システムの電源遮断時の残像をなくす方法を提供する。減少された電源遮断時の残像の画像表示システムも提供される。
【課題を解決するための手段】
【０００９】
画像表示システムの電源遮断時の残像をなくす方法は、フレームの１つのラインの表示をそれぞれ制御するパルスを含むデータイネーブルパルス信号をチェックすることで最終フレームの最後を検出するステップと、前記最終フレームの最後が検出された時、白色表示を発生するステップを含む。
【００１０】
本発明の画像表示システムは、第１データと第１制御信号を出力するインターフェース、前記第１データに基づいて画像を表示する画素を有するディスプレイパネルと、前記インターフェースと前記ディスプレイパネルの間に接続され、前記第１データと前記第１制御信号を第２データと第２制御信号に変換し、前記ディスプレイパネルを駆動するタイミングコントローラを含む。前記第１制御信号は、前記ディスプレイパネルのフレームの１つのラインを制御するデータイネーブルパルス信号を含む。前記タイミングコントローラは、前記データイネーブルパルス信号を検出し、前記ディスプレイパネルの最終フレームの最後をチェックする。前記最終フレームの最後が検出された時、前記タイミングコントローラは、前記ディスプレイパネルを駆動し、白色表示を発生する。
【発明の効果】
【００１１】
本発明によれば、白色表示がディスプレイパネルの画素からの残留電荷を放出することで、電源遮断時の残像をなくすことができる。
【発明を実施するための最良の形態】
【００１２】
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
【実施例】
【００１３】
図４は、本発明に基づいた図１の画像表示システムに関連する電源遮断時の残像の減少を概略的に表している流れ図である。
【００１４】
ステップ４０では、一連の最終フレームの最後の検出は、図１に示すように、タイミングコントローラ１２に入力されるデータイネーブルパルス信号（ＤＥ）をチェックすることによって行われる。前記ステップは、システムがオンにされ、ＤＥパルスの一連のデータイネーブルパルス信号（ＤＥ）が発生されてタイミングコントローラ１２に供給された時に実施される。
【００１５】
一連の最終フレームの最後が検出された時（Ｙｅｓ）、ステップ４２が続いて実施される。即ち、白色表示がディスプレイパネル１４で発生される。しかし、一連の最終フレームの最後が検出されなかった（Ｎｏ）時、ステップ４０は、一連の最終フレームの最後が検出されるまで継続する。白色表示の発生とは、ディスプレイパネル１４に入力された各種制御信号（ＣＯＮＴ２）がセットされることで、ディスプレイパネル１４の画素に接続された全ての薄膜トランジスタ（ＴＦＴ）がオンにされ、ディスプレイパネル１４に完全な白色表示を作り出させることである。例えば、ディスプレイパネル１４の６ビットのデータ（ＤＡＴＡ２）を受けるｏｎｅ−ｔｏ−ｔｈｒｅｅデータドライバでは、各種制御信号（ＣＯＮＴ２）は、ＣＫＨ１１、ＣＫＨ１２（両方とも赤色データを制御する）、ＣＫＨ２１、ＣＫＨ２２（両方とも青色データを制御する）、ＣＫＨ３１、ＣＫＨ３２（両方とも緑色データを制御する）を含む６つのクロック信号を含み、データドライバへのデータ（ＤＡＴＡ２）の送信を制御する。一連の最終フレームの最後が検出された時、ＣＫＨ１１〜ＣＫＨ３２を含む６つのクロック信号は、全て高く引き上げられる。よって、赤、青と、緑色画素に接続されたＴＦＴは、オンにされる。結果、画素に残留した電荷が放出され、残像が発生されない。
【００１６】
ステップ４０の実施例では、既定期間の間のデータイネーブルパルス信号の最も近いパルスの後、データイネーブルパルス信号が発生されるかどうかがチェックされる。既定期間にデータイネーブルパルス信号が検出されない場合、最も近いパルスは、一連の最終フレームの最後のラインを制御しているパルスであると決定される。よって、一連の最終フレームの最後が検出され、ステップ４２が直ちに行われる。
【００１７】
実施例では、既定期間は、最も近いパルスの前のパルスの立ち上がりエッジから最も近いパルスの立ち上がりエッジまでの期間に基づいて決定される。例えば、既定期間は、最も近いパルスの前のパルスの立ち上がりエッジから最も近いパルスの立ち上がりエッジまでの期間に比例して設定される。注意するのは、電源遮断時の残像を効果的に防ぐために、既定期間は、好ましくは図３の期間ＴＤよりずっと少なく設定される。
【００１８】
既定期間は、最も近いパルスの前のパルスの立ち上がりエッジから最も近いパルスの立ち上がりエッジまでの期間の４倍であり、本発明の実施例に基づいてデータイネーブルパルス信号の最も近いパルスの立ち上がりエッジで始まる。図５は、実施例のシステムの電源が遮断された時の表示データ（ＤＡＴＡ１）とデータイネーブルパルス信号（ＤＥ）の波形を表している。図５を参照ください。ｉ番目のライン５５に対応するパルス５１が検出された時、最も近いパルスは、パルス５１として定義され、既定期間は、期間ＴＤＥｉの４倍のＴＰｉに変更される。期間ＴＤＥｉは、パルス５１の前（ｉ−１番目のラインに対応するパルス５０）のパルス５０の立ち上がりエッジｔｉ−１からパルス５１の上がりエッジｔｉまでであり、規定の期間ＴＰｉは、パルス５１の立ち上がりエッジで始まる。続いて、ステップ４０に説明されたように、既定期間ＴＰｉの間の最も近いパルス５１の後、データイネーブルパルス信号ＤＥが発生されるかどうかがチェックされる。図に示すように、期間ＴＰｉでは、ｉ−１番目のラインに対応するパルス５２は、パルス５１の後に発生され、ステップ４０で検出されることができ、ｉ番目のライン５５が最終フレームの最後のラインでないことを示す。よって、フレームの最後が検出されず、ステップ４０が再度実施される。パルス５２が検出されることから、最も近いパルスは、パルス５２として定義され、既定期間は、期間ＴＤＥ（ｉ＋１）の４倍のＴＰ（ｉ＋１）に変更される。期間ＴＤＥ（ｉ＋１）は、パルス５２の前のパルス５１の立ち上がりエッジｔｉからパルス５２の上がりエッジｔｉ＋１までであり、規定の期間ＴＰは、パルス５２の立ち上がりエッジで始まる。同じようなプロセスが続いて繰り返されるが簡略化のため省略する。
【００１９】
ステップ４０は、最後のライン５８に対応するパルス５４が検出されるまで繰り返し行われる。パルス５４が検出された時、最も近いパルスは、パルス５４として定義され、既定期間は、期間ＴＤＥ（ｎ−１）の４倍のＴＰｎに変更される。期間ＴＤＥ（ｎ−１）は、パルス５４の前（最後の１つ前のライン５７に対応するパルス５３）のパルス５３の立ち上がりエッジｔｎ−１からパルス５４の上がりエッジｔｎまでであり、規定の期間ＴＰｎは、パルス５４の立ち上がりエッジで始まる。続いて、ステップ４０に説明されたように、既定期間ＴＰｎの間の最も近いパルス５４の後、データイネーブルパルス信号ＤＥが発生されるかどうかがチェックされる。しかし、図に示すように、期間ＴＰｎでは、パルスが更に発生されることがなく、ステップ４０で検出されない。結果、一連の最終フレームの最後は、期間ＴＰｎ（時間ｔＥＮＤ）の最後で決定される。
【００２０】
本発明は、画像表示システムも提供する。図１の従来のシステムと図４のステップ４０で説明された検出手順が異なるところは、タイミングコントローラ１２が組み込まれたところにある。即ち、タイミングコントローラ１２は、データイネーブルパルス信号ＤＥを検出し、図４のステップ４０に説明されたように一連の最終フレームの最後を検出する。タイミングコントローラ１２は、最後に検出されたＤＥパルスの後、既定期間の間のいずれかのＤＥパルスがあるかどうかをチェックし、一連の最終フレームの最後を検出する。好ましい実施例では、既定期間は、データイネーブル信号の最後の有効期間に基づいて決定される。最後の有効期間とは、最後の１つ前に検出されたパルスの立ち上がりエッジから最後に検出されたパルスの立ち上がりエッジまでの期間のことである。好ましくは、既定期間は、データイネーブルパルス信号ＤＥの最後の有効期間の４倍である。一連の最終フレームの最後が検出された場合、タイミングコントローラ１２は、ディスプレイパネル１４を駆動し、図４のステップ４２に説明されたように、白色表示を発生する。しかし、一連の最終フレームの最後が検出されない場合、タイミングコントローラ１２は、一連の最終フレームの最後が検出されるまで検出し続ける。
【００２１】
実施例では、画像表示システムは、電子装置を更に含む。図６は、電子装置６００のブロック図である。電子装置６００は、インターフェース１０、タイミングコントローラ１２、ディスプレイパネル１４と、ディスプレイパネル１４に接続され、ディスプレイパネル１４に電力を供給するＤＣ／ＤＣコンバータ６２を含む。電子装置６００は、例えば、デジタルカメラ、携帯型ＤＶＤ、テレビ、カーディスプレイ、ＰＤＡ、表示モニタ、ノート型パソコン、タブレット型コンピュータ、または携帯電話などである。
【００２２】
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
【図面の簡単な説明】
【００２３】
【図１】従来の画像表示システムのブロック図である。
【図２】図１に示す従来の画像表示システムの垂直方向での駆動タイミングのタイミング図である。
【図３】信号の電源遮断シーケンスを表している図１の電力供給器の出力電圧（Ｖｏ）と、ＴＴＬインターフェース信号（ＳＴＴＬＩ）のタイミング図である。
【図４】本発明に基づいた図１のシステムに関連する電源遮断時の残像の減少を概略的に表している流れ図である。
【図５】システムの電源が遮断された時の表示データとデータイネーブルパルス信号の波形を表している。
【図６】電子装置６００のブロック図である。
【符号の説明】
【００２４】
１０  インターフェース
１２  タイミングコントローラ
１４  ディスプレイパネル
１６  電力供給器
ＤＡＴＡ１、ＤＡＴＡ２  表示データ
ＣＯＮＴ１、ＣＯＮＴ２  制御信号
ＳＴＴＬＩ  ＴＴＬインターフェース信号
ＣＬＫ  入力クロック信号
ＨＳＹＮＣ  水平同期信号
ＶＳＹＮＣ  垂直同期信号
ＤＥ  データイネーブルパルス信号
Ｖｏ  出力電圧
Ｔｖ  垂直サイクル期間
Ｔｖｐ  ブランキング期間
Ｔｖｄ  有効表示期間
Ｔｖｂ  有効表示期間のバックポーチ
Ｔｖｆ  有効表示期間のフロントポーチ
ｔ１、ｔ２  時間
５０、５１、５２、５３、５４  パルス
５５、５６、５７、５８  ライン
【図１】
2008116934.tif 000003
【図２】
2008116934.tif 000004
【図３】
2008116934.tif 000005
【図４】
2008116934.tif 000006
【図５】
2008116934.tif 000007
【図６】
2008116934.tif 000008