(57)【要約】【課題】共振状態における電磁波損失が低減され、出力を向上させることが可能な発振器の製造方法、及びその発振器を提供することである。【解決手段】発振器の製造方法により、発振電磁波に対して利得を有する利得媒質202と電磁波を共振させるための共振器構造を備え、共振器構造が電磁波の伝播方向と垂直な方向を閉じ込めるための導波管構造を有する発振器が製造される。第1の基板200に、利得媒質202を含む半導体多層膜をエピタキシャル成長する。第1の基板200、または第1の基板とは別の第2の基板209に、当該溝205の断面形状で規定されるカットオフ周波数が電磁波の周波数より小さくなる様な形状の溝205を形成する。第1の基板200と第2の基板209によって溝205が挟まれて導波管構造を構成する様に第1の基板と第2の基板を貼り合わせる。【選択図】図1
2008301374.tif 000002
【特許請求の範囲】
【請求項１】
発振する電磁波に対して利得を有する利得媒質と前記電磁波を共振させるための共振器構造を備え、前記共振器構造が少なくとも前記電磁波の伝播方向と垂直な方向を閉じ込めるための導波管構造を有する発振器の製造方法であって、
第1の基板に、前記利得媒質を含む半導体多層膜をエピタキシャル成長する第1の工程と、
前記第1の基板、または前記第1の基板とは別の第2の基板に、当該溝の断面形状で規定されるカットオフ周波数が前記電磁波の周波数より小さくなる様な形状の溝を形成する第2の工程と、
前記第1の基板と前記第2の基板によって前記溝が挟まれて前記導波管構造を構成する様に前記第1の基板と第2の基板を貼り合わせる第3の工程と、
を少なくとも含む、
ことを特徴とする発振器の製造方法。
【請求項２】
前記第2の工程で、前記第2の基板に前記溝をエッチングして形成することを特徴とする請求項1記載の発振器の製造方法。
【請求項３】
前記第2の基板は、Si基板であって、前記第2の工程は、前記Si基板にMEMS加工を施す工程を含むことを特徴とする請求項2記載の発振器の製造方法。
【請求項４】
前記導波管構造における前記電磁波の伝播する部分に、誘電体を含ませることを特徴とする請求項1乃至3のいずれかに記載の発振器の製造方法。
【請求項５】
前記溝の表面に、金属、キャリアドープした半導体、又は金属とキャリアドープした半導体によって構成される導電層を形成することを特徴とする請求項1乃至4のいずれかに記載の発振器の製造方法。
【請求項６】
前記第1の工程で、前記利得媒質を、前記共振器構造の前記電磁波の伝播方向に沿って分布させることを特徴とする請求項1乃至5のいずれかに記載の発振器の製造方法。
【請求項７】
前記共振器構造の前記電磁波の伝播方向に垂直な方向に隣接して並列的に複数個の発振器を形成することを特徴とする請求項1乃至6のいずれかに記載の発振器の製造方法。
【請求項８】
発振する電磁波に対して利得を有する利得媒質と前記電磁波を共振させるための共振器構造を備え、前記共振器構造が少なくとも前記電磁波の伝播方向と垂直な方向を閉じ込めるための導波管構造を有する発振器であって、
第1の基板に前記利得媒質を含む半導体多層膜がエピタキシャル成長され、
前記第1の基板、または前記第1の基板とは別の第2の基板に、当該溝の断面形状で規定されるカットオフ周波数が前記電磁波の周波数より小さくなる様な形状の溝が形成され、
前記第1の基板と前記第2の基板によって前記溝が挟まれて前記導波管構造を構成されている、
ことを特徴とする発振器。
【請求項９】
前記電磁波の周波数は30GHzから30THzの周波数領域の一部を含むことを特徴とする請求項8記載の発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振器の製造方法、及び発振器に関する。特に、ミリ波帯からテラヘルツ帯まで(30GHz乃至30THz)の周波数領域内の周波数帯の電磁波を発振する発振器（ミリ波・テラヘルツ波発振器）の製造方法、及びその発振器に関する。
【背景技術】
【０００２】
ミリ波帯からテラヘルツ波までの周波数領域において、これまでに知られている発振器の一つとして、負性抵抗素子を基板上にモノリシック化した発振器が挙げられる。特許文献1は、負性抵抗素子を有する半導体基板を金属膜などで覆うことで、共振器構造と利得媒質をモノリシック化した発振器を開示する。比較的誘電率の高い半導体基板を共振器の内部に備えるため、共振器の小型化が可能となる。
【０００３】
図7は、特許文献1の発振器を説明する断面図である。特許文献1の発振器において、多層膜半導体12とコンタクト層11、13によって形成される負性抵抗素子は、上記周波数領域の電磁波を発生する。15、16は電極であって、負性抵抗素子11、12、13に電流を注入するためのものである。金属膜17は、その内部に負性抵抗素子11、12、13と高抵抗化領域14と半絶縁性基板10を内包した共振器構造を形成している。この様な共振器構造に共振した電磁波は、窓18を介して外部へ取り出される。図7で、Rは円筒状の共振器の寸法を表しており、ミリ波の発振のために、例えば、800mmであるとの記載が特許文献1にある。
【特許文献１】特開平8-116074号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記従来の発振器において、共振器の内部に備えられた半導体基板などにおける電磁波損失は、共振を弱め、発振器の出力を低下させてしまう。ここで、電磁波損失には、誘電損失や自由キャリア吸収ロスが考えられる。前者に関しては、例えば、GaAsやInPなどの典型的な半導体基板には、フォノンによる極が10THz付近（GaAsでは8THz、InPでは9THz）に存在することが知られている。極付近では電磁波損失は非常に大きい。また、この様な極から伸びる誘電損失の裾は、低周波側では、ミリ波帯にかかる100GHz付近にまで及んでいると考えられ、無視することができない。後者は、半導体基板に有限な濃度の自由キャリアが残存することによるものであって、低周波数側ほど大きくなる。
【課題を解決するための手段】
【０００５】
上記課題に鑑み、本発明の発振器の製造方法は、次の特徴を有する。発振する電磁波に対して利得を有する利得媒質と前記電磁波を共振させるための共振器構造を備え、前記共振器構造が少なくとも前記電磁波の伝播方向と垂直な方向を閉じ込めるための導波管構造を有する発振器の製造方法である。該製造方法は、第1の工程と第2の工程と第3の工程とを少なくとも含む。第1の工程で、第1の基板に、前記利得媒質を含む半導体多層膜をエピタキシャル成長する。第2の工程で、前記第1の基板、または前記第1の基板とは別の第2の基板に、当該溝の断面形状で規定されるカットオフ周波数が前記電磁波の周波数より小さくなる様な形状の溝を形成する。第3の工程で、前記第1の基板と前記第2の基板によって前記溝が挟まれて前記導波管構造を構成する様に前記第1の基板と第2の基板を貼り合わせる。
【０００６】
また、上記課題に鑑み、本発明の発振器は、次の特徴を有する。発振する電磁波に対して利得を有する利得媒質と前記電磁波を共振させるための共振器構造を備え、前記共振器構造が少なくとも前記電磁波の伝播方向と垂直な方向を閉じ込めるための導波管構造を有する。第1の基板に前記利得媒質を含む半導体多層膜がエピタキシャル成長され、前記第1の基板、または前記第1の基板とは別の第2の基板に、当該溝の断面形状で規定されるカットオフ周波数が前記電磁波の周波数より小さくなる様な形状の溝が形成される。更に、前記第1の基板と前記第2の基板によって前記溝が挟まれて前記導波管構造を構成されている。典型的には、前記電磁波の周波数は30GHzから30THzの周波数領域の一部を含む。
【発明の効果】
【０００７】
本発明の発振器の製造方法によれば、共振器に電磁波損失が比較的大きい半導体基板などを含まない構成を選択することができるため、共振状態における電磁波損失は従来よりも低減され、発振器の出力を向上させることが可能となる。また、共振器構造に様々なバリエーションを与えることも可能となる。更に、本発明の製造方法により容易に製造できる構成を持つ本発明の発振器では、出力を向上させることができる。
【発明を実施するための最良の形態】
【０００８】
以下に、本発明を実施するための形態について図面を参照して説明する。
【０００９】
（第1の実施例）
図1は、本発明を適用できるミリ波・テラヘルツ波発振器の第1の実施例の断面構造、及びその製造方法を示している。図1（ｂ）は、図1（ａ）の利得媒質202を含む紙面に垂直な導波管構造の長手方向の構造を示し、図1（ａ）は、この長手方向に垂直な断面の構造を示す。
【００１０】
本実施例において、利得媒質は、III-V族化合物半導体で構成されるフォトンアシストトンネルに基づいた共鳴トンネルダイオード（RTD）である。共振器構造としては、Si基板をRTDに貼り合わせて確保した空洞を用いる。RTDは、本発明を適用できるミリ波・テラヘルツ波発振器を構成する利得媒質として好ましい利得媒質例である。
【００１１】
図1において、上述した様に利得媒質202はRTDであり、例えば、スペーサ層／障壁層／井戸層／障壁層／井戸層／障壁層／スペーサ層の様な構成になっている。InP基板200に格子整合するInGaAsを井戸層として、障壁層には、格子整合するInAlAsや非整合のAlAsを用いることができる。より具体的には、エミッタ側からコレクタ側へ順に、InGaAs5.0nm/AlAs1.3nm/InGaAs7.6nm/InAlAs2.6nm/InGaAs5.6nm/AlAs1.3nm/InGaAs5.0nm（数字は厚さを示す）の半導体多層膜構造で構成することができる。
【００１２】
いずれの層も、意図的にキャリアドープを行わないアンドープとすると、利得媒質202における自由電子吸収ロスは無視できる。RTDは、フォトンアシストトンネルと呼ばれる現象に基づき、ミリ波帯からテラヘルツ帯までの周波数領域で利得を有する。例えば、上記構成のRTDは、0.3Vの電界印加時においてピーク電流密度が約90kA/cm2であり、0.3Vから0.6Vにおいて負性抵抗を示す。
【００１３】
この様な利得媒質202は、電気的接点211、213に挟まれる。利得媒質202の電気的接点211、213は、例えば、InP基板200に格子整合するn-InGaAs50nmの半導体膜で構成する。ここではSiをドーパントとして用いて電子濃度を2×1018cm‐3とする。
【００１４】
更に、利得媒質202は、導電層201、203に挟まれるが、それぞれを、やはりInP基板200に格子整合するn-InGaAs400nm（導電層201の厚さ）、100nm（導電層203の厚さ）の半導体膜で構成する。ここでは、これらの半導体膜の電子濃度を1×1019cm‐3として、Ti/Auなどの電極204、206とオーミック接触させる。
【００１５】
以上はInP基板200上の構成の一例を示したもので、これに限るものではない。例えばInAs基板上のInAs/AlAsSbやInAs/AlSb、GaAs基板上のGaAs/AlAs、Si基板上のSi/SiGeといった半導体多層膜の構成も考えられる。
【００１６】
更に、本実施例の他の部分の構成を説明する。図1（ａ）において、209は、MEMS加工などによって溝205が設けられたSi基板である。Si基板209の表面は導電層208になっており、例えばAuメッキ層1mmである。ただし、その一部は、電極204と電気的に接するように貼り合わせて形成される。従って、溝205は、導電層201、203、電極204、206、Si基板209の表面の導電層208によって囲まれて形成される空洞となる。すなわち、溝205の表面に、金属、キャリアドープした半導体、又は金属とキャリアドープした半導体によって構成される導電層が形成されて、空洞が構成される。溝205には、例えば、電磁波損失が極めて小さい空気を充填しておけばよい。また、207は誘電体であって、例えば、空洞のスケールに対して十分に薄い300nm程度の膜厚のSiO2である。
【００１７】
以上のようにして、利得媒質202に電流を注入するためのバイアス電界を印加するバイアス回路を構成する。バイアス電界さえ印加できれば、符号207の部分には導電性材料を利用してもよい。図示しない外部電界印加手段などによって、電極204（または導電層208）と電極206の間に0.3Vから0.6Vの電圧を印加すると、利得媒質202は空洞205へ電磁波を発生するようになる。空洞205は方形導波管を構成しており、幅Wと高さHの寸法の断面形状に基づいてカットオフ周波数が決定される。
【００１８】
いま、InP基板200上の利得媒質202が十分に細長いメサ状のものと考えると、方形導波管のプローブによる給電（FED
with Probe）と同様に扱える。ゆえに、
fc=√((n1p/W)2+(n2p/H)2)×C0/2p
がカットオフ周波数となる。C0は真空中の光速である。ここで、TE01（つまり、n1=1、n2=0）が励起可能な最低次のモードである（FED with ProbeについてはDavid
M. Pozer著 ”Microwave Engineering 3rd-Ed”, John Wiley & Sons, Inc.(2003)，4章を参照）。よって、カットオフ周波数fc=300GHzを選択するときは、W=500mmとする。このとき、HはWと同程度の寸法が必要で、H=W/2以上とすると、TE01モードにおける導体ロスを比較的小さく抑えられる。ここではW=500mm、H=W/2=250mmとする。このようにして、発振周波数を300GHz以上とすることができる。
【００１９】
上記構成を、導波管構造の長手方向の構造を示す図1（ｂ）で説明する。発振周波数fは、方形導波管の長さLに依存する。本実施例では、電磁波取り出し窓を兼ねた開放端221、222が設けられている。従って、開放端221、222によって反射、共振する電界の定在波の腹の位置に利得媒質202が位置すると、発振器出力を得やすい。
【００２０】
例えば、図1（ｂ）において、利得媒質202が空洞205の長手方向の中央に位置しているときf=2mC0/(2L×√eeff)となる。ここで、mは1以上の整数である。mの前の2は定在波の腹の位置に利得媒質202が位置することによって生じる付加的な因子である。√eeffは方形導波管における管内波長を補正するための補正因子で、√eeff=b/k0とする（bは伝播定数、k0は真空中の波数）。簡単のため補正因子を1と近似して、L=2.4mmの場合を考える。この場合、m=3がf>fcとなる初めの整数である。ゆえに、発振周波数がm=3に引き込まれると、発振周波数f=375GHzと見積もられる。ただし、より一般的には、利得媒質202などにおけるリアクタンス成分が容量性或いは誘導性となるため、実際の発振周波数は、見積もった発振周波数fから若干のズレがある。
【００２１】
以上の様な構造の作製には、半導体プロセス技術とMEMS（Micro Electro Mechanical Systems）加工技術を用いると好ましい。すなわち、InP基板200側は半導体プロセス技術を、Si基板209側はMEMS加工技術を用いる。
【００２２】
はじめに、InP基板200側である。まず、第1の基板であるInP基板200上に、分子ビームエピタキシー（MBE）法などによって、n-InGaAs層201、211、InGaAs/AlAsまたはInGaAs/InAlAsによる多重量子井戸202、n-InGaAs層213、203をエピタキシャル成長する。その表面に電極としてTi／Au204を蒸着し、図1に示す様なメサ状にn-InGaAs層201までのエッチングを行う。エッチングにはフォトリソグラフィとICP（誘導性結合プラズマ）によるドライエッチングを用いる。エッチング後の表面にも、電極としてTi／Au206を蒸着する。その後、プラズマCVD法などによりSiO2207を成膜した後、メサ状のエピタキシャル層を露出させ、上記の様に厚さ300nmとする。こうして、導波管構造における電磁波の伝播する部分に、誘電体が含まれることになる。以上の工程が、第1の基板に利得媒質を含む半導体多層膜をエピタキシャル成長する第1の工程を含む工程に相当する。
【００２３】
次にSi基板209側である。まず、第2の基板である厚さ500mmのSi基板209を用意し、フォトリソグラフィを用いて空洞を確保したい位置にレジストパターンを形成する。ここで、フォトレジストは、市販のAZ4990（クリアラント社製）を用いた。次に、ボッシュプロセスを用いたICP-RIEを用いて、深さ250μmの溝205を形成する。ここで、エッチングガスにはSF6及びC4F8を用いた。この溝205は、導波管構造の長手方向に伸びる壁部で両側が画成され、溝中に、利得媒質202を挟むための突出部が残されている。さらに、図示しないシード層となるAu/Ti層（例えば、100nm/20nm）をSi基板209の表裏全面に成膜する。こうした後、電気メッキ法を用いて1μmのAu膜をメッキして、Auメッキ層208を形成する。以上の工程が、第1の基板、または第1の基板とは別の第2の基板に、当該溝の断面形状で規定されるカットオフ周波数が電磁波の周波数より小さくなる様な形状の溝を形成する第2の工程を含む工程に相当する。
【００２４】
最後に、電極204とSi基板209上のAuメッキ層208との間で、圧着によるボンディングを行う。AuSnなど半田を用いた加熱融着でもよい。尚、ボンディングによる接合に加えて強固な構成とする場合は、図示しないエポキシ樹脂などで、InP基板200とSi基板209の周囲を固定してもよい。以上の工程が、第1の基板と第2の基板によって溝が挟まれて導波管構造を構成する様に第1の基板と第2の基板を貼り合わせる第3の工程を含む工程に相当する。
【００２５】
上記製造方法により、発振されるべき電磁波に対して利得を有する利得媒質と電磁波を共振させるための共振器構造を備え、共振器構造が少なくとも電磁波の伝播方向と垂直な方向を閉じ込めるための導波管構造を有する発振器が作製される。
【００２６】
導波管構造の変形した構成としては、よく知られたマイクロ波技術を用いて図2、図3、図4の様な例も採用できる。図2の例では、図1の構造における空洞205を変形させてリッジ型導波管と呼ばれる形状を構成する空洞305としている。この空洞305は、図2（ａ）に示す様なE字状の断面に加工された基板309で形成されている。
【００２７】
図3の例では、空洞305は図2の例と同じ形状を有し、基板400上に利得媒質402が導波管構造の長手方向に離散的に分布して形成されている。各利得媒質402は、共振する電界の定在波の腹の位置に設けられるのが好ましい。これに伴って、基板400上に、電気的接点411、413、導電層403、電極404も分布して形成されている。導電層401、電極406、誘電体407は図3に示す様に形成される。この構造によれば、分布した利得媒質402からの発振器出力を結合させることができる。
【００２８】
図4の例では、図2の例におけるリッジ導波管に図4（ｂ）の如くテーパーを設けている。こうしたフィンラインと呼ばれる形状の空洞505を、Si基板509で形成している。典型的な場合、利得媒質202とのインピーダンス整合が行われやすくなり、発振器出力をより取り出しやすくなる。上記テーパーは、基板509において、利得媒質202の部分を挟むための中央の突出部のみに形成されている。
【００２９】
これらの変形例においても、上記のMEMS加工を金メッキ層308、508を有するSi基板309、509に適用することで、いずれも作製が可能である。
【００３０】
本実施例の製造方法によれば、共振器に電磁波損失が比較的大きい半導体基板などを含まない構成を選択することができる。そのため、共振状態における電磁波損失は上記従来例よりも低減され、発振器の出力を向上させることが可能となる。こうして作製される発振器は、電磁波損失の無視できない半導体基板は共振器に含まずに、負性抵抗素子の様な利得媒質のみが共振器に内包される好ましい構成を有する。この場合、ミリ波帯からテラヘルツ帯までの周波数領域における共振器の寸法は数ミリから数ミクロンとなるが、現在のMEMS加工技術を用いれば、この様な構成は容易に形成することができる。また、小型化するために必要であれば、上記した様に、電磁波損失の小さい低損失誘電体を共振器に含ませることができる。
【００３１】
（第2の実施例）
図5は、本発明を適用できるミリ波・テラヘルツ波発振器の第2の実施例の断面構造、及びその製造方法を示す。本実施例は、第1の実施例の導波管構造の一部に低損失誘電体を含み、作製が容易な例である。
【００３２】
図5において、利得媒質602は、簡単のため、第1の実施例と同じInP基板600上のRTDとする。電気的接点611、613は、電子濃度が2×1018cm‐3のn-InGaAs50nmで構成し、導電層601、603は、電子濃度が1×1019cm‐3のn-InGaAs100nmの半導体膜で構成する。また、電極604、606としてはTi/Auなどを用いる。
【００３３】
図5において、609も、簡単のため、第1の実施例と同じMEMS加工などによって溝605を設けたSi基板である。本実施例において、導電層601、603、電極604、606、Si基板609の表面の導電層608によって囲まれて形成される空洞605は、誘電体607を含んで方形導波管を構成する。ここで、誘電体607は300nmの厚さのSi02とする。Si02607、はフォノンによる極が中赤外域（>30THz）に存在し（Phys.Rev.B.,vol.38,1255(1988)を参照）、誘電損失が比較的小さい。また、このようにしたSi02607は、RTD602の側壁における絶縁層にもなる。第1の実施例と同じくW=500mm、H=W/2=250mmとすると、高さ方向250mmのうちわずかに300nmだけがSi02607である。
【００３４】
このときの発振周波数fは、誘電体607を含まない場合の発振周波数f0からわずかにシフトするだけである。シフトを見積もるためにこれを空洞共振器の誘電体による摂動（Cavity
Perturbation）と考えると、次の様になる。
(f-f0)/f0=-(er-1)×t/2H
（Cavity PerturbationについてはDavid
M. Pozer著”Microwave Engineering 3rd-Ed”, John Wiley & Sons, Inc.(2003)，6章を参照）。ここで、er=3.8はSi02607の誘電率、t=300nmはSi02607の厚さである。計算するとf=(1-0.00168)×f0であり、Si02607の影響はわずかである。本実施例は、第1の実施例の変形例の構成と組み合わせることもできる。その他の点は、第1の実施例と同じである。
【００３５】
（第3の実施例）
図6は、本発明を適用できるミリ波・テラヘルツ波発振器の第3の実施例を示す。本実施例は、第1の実施例の様なミリ波・テラヘルツ波発振器を並列的に複数個設けた漏れ波結合型アレイ構成を有する。本実施例において、利得媒質702は、IV族半導体で構成されるフォトンアシストトンネルに基づいた共鳴バンド間トンネルダイオード（RITD）である。共振器構造は、Si基板709を利得媒質702に貼り合わせて確保した空洞705を備える。
【００３６】
図6において、前述した様に利得媒質702はRITDであり、例えば、n型δドープ部／スペーサ層／TypeIIスペーサ層／p型δドープ部／TypeIIp型層のようにTypeIIヘテロ接合を用いた構成を有する。この構成では、Si基板700に格子整合するSiをスペーサ層として、TypeIIスペーサ層やTypeIIp型層には、Si基板700に非整合であってSiとTypeIIヘテロ接合となるSiGeを用いることができる。より具体的には、エミッタ側からコレクタ側へ順に、n-Si(δ-dope)/Si1.0nm/SiGe2.0nm/p-SiGe(δ-dope)/p-SiGe1.0nmの半導体多層膜構造から構成される（利得媒質702の構成はAppl.Phys.Lett,Vol.83，3308（2003）を参照）。ここで、スペーサ層とTypeIIスペーサ層はアンドープとする。
【００３７】
この様な利得媒質702は、導電層を兼ねた電気的接点701、703に挟まれる。電気的接点701は、例えば、Si基板700に格子整合するn-Si100nmの半導体膜で構成する。ここでは、Pをドーパントとして用いて電子濃度を5×1019cm‐3とする。電気的接点703は、例えば、Si基板700に格子整合するp-Si100nmの半導体膜で構成する。ここでは、Bをドーパントとして用いて電子濃度を5×1019cm‐3とする。この様にして、電気的接点701、703は、Alなどの電極704、706とオーミックに接する。
【００３８】
RITD702は、フォトンアシストトンネルと呼ばれる現象に基づき、ミリ波帯の周波数領域で利得を有する。例えば、上記構成のRITDは、0.3Vの電界印加時においてピーク電流密度約40kA/cm2を示し、0.3Vから0.4Vの電界印加時において負性抵抗を示す。
【００３９】
図6において、Si基板709には、MEMS加工などによって溝705が設けられる。第1の実施例と同様に、導電層701、703、電極704、706、Si基板709の表面の導電層708によって囲まれて形成される空洞705は方形導波管を構成する。707はSi02などの誘電体であって、その厚さは、例えば、Si02として、空洞705のスケールに対して十分に薄い200nm程度とする。
【００４０】
この様な十分に薄い誘電体707にも、わずかながら電磁波のエバネッセント成分（漏れ波と呼ぶ）が存在する。図6における隣接した空洞705は、この漏れ波によって結合し合い、互いに共振状態を共有できるようになる。これは、結合部707の幅方向（図6における左右方向）の長さが漏れ波の減衰長より短いときに期待できる。例えば、周波数300GHz付近では減衰長はミリオーダである。従って、本実施例では結合部707の幅方向長さは100mmとする。
【００４１】
さらに、誘電体707は、第1の実施例と同様に、利得媒質702に電流を注入するためのバイアス電界を印加するためのバイアス回路の要素としても機能するが、この様にバイアス回路を並列にすると、負性抵抗による不安定性に影響されない。この様な方法を用いれば、ミリ波帯からテラヘルツ帯までの周波数領域における漏れ波を結合させて発振器出力を合成することができる。もちろん、マイクロ波技術でよく知られる様なTEEジャンクションを用いた結合方法、反射ミラーを用いた準光学的な注入同期などで電磁波を結合させて、アレイ構造とすることも可能である。本実施例も、第1の実施例の変形例の構成と組み合わせることもできる。その他の点は、上記実施例と同じである。
【００４２】
以上の実施例において、利得媒質としてはRTD、RITDを例にとって説明してきたが、例えば、エサキダイオード、ガンダイオードやその他の負性抵抗ダイオードなどに置き換えることも可能である。また、空洞には空気を満たした例を説明してきたが、空気に含まれる水蒸気などによる電磁波損失をさらに低減するために、封止材などを用いて乾燥空気や窒素などを空洞に満たしてもよいし、低真空としてもよい。さらに、空洞部の確保に関しても、MEMS加工によって溝を設けた第1の基板であるSi基板を例にとって説明してきたが、利得媒質を有する第2の基板である基板をエッチングして空洞を確保してもよい。
【図面の簡単な説明】
【００４３】
【図１】本発明を適用できる第1の実施例のミリ波・テラヘルツ波発振器の構成及びその製造方法を説明するための断面図。
【図２】第1の実施例の変形例を説明する断面図。
【図３】第1の実施例の他の変形例を説明する断面図。
【図４】第1の実施例の更なる他の変形例を説明する断面図。
【図５】本発明を適用できる第2の実施例のミリ波・テラヘルツ波発振器の構成及びその製造方法を説明するための断面図。
【図６】本発明を適用できる第3の実施例のミリ波・テラヘルツ波発振器の構成及びその製造方法を説明するための断面図。
【図７】従来例の発振器の構成を示す断面図。
【符号の説明】
【００４４】
200、400、600、700…第1の基板
201、203、401、403、601、603…導電層
211、213、411、413、611、613、701、703…電気的接点（導電層）
202、402、602、702…利得媒質（負性抵抗ダイオード）
204、206、404、406、604、606、704、706…電極
205、305、505、605、705…空洞（溝）
207、407、607、707…誘電体
208、308、508、608、708…第2の基板の表面の導電層
209、309、509、609、709…第2の基板（Si基板）
【図１】
2008301374.tif 000003
【図２】
2008301374.tif 000004
【図３】
2008301374.tif 000005
【図４】
2008301374.tif 000006
【図５】
2008301374.tif 000007
【図６】
2008301374.tif 000008
【図７】
2008301374.tif 000009