(57)【要約】      （修正有）【課題】高集積化及び微細化された半導体素子を形成するため、より微細なパターンを形成できる方法を提供する。【解決手段】フォトレジスト膜パターンの側部及び上部をシリレーションした後、フォトレジスト膜パターンの上部及びシリレーションされないフォトレジスト膜パターンの中心部を除去してフォトレジスト膜パターンの側部にパターンを形成する。【選択図】図５
2008091848.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にハードマスクを形成する段階と、
上記ハードマスクの上部に感光膜パターンを形成する段階と、
上記感光膜パターンの表面を酸化膜に変形させる段階と、
上記感光膜パターンの上部の上記酸化膜を除去して上記感光膜パターン内部の感光膜を露出する段階と、
上記露出された感光膜を除去して酸化膜パターンを形成する段階と、
上記酸化膜パターンをエッチングマスクとして上記ハードマスクをエッチングする段階を含む半導体素子のパターン形成方法。
【請求項２】
セル領域と周辺回路領域に区分される半導体基板上にハードマスクを形成する段階と、
上記ハードマスクの上部に感光膜パターンを形成する段階と、
上記感光膜パターンの表面を酸化膜に変形させる段階と、
上記周辺回路領域の上記酸化膜を断絶させる段階と、
上記感光膜パターンの上部の上記酸化膜を除去して上記感光膜パターン内部の感光膜を露出する段階と、
上記露出された感光膜を除去して酸化膜パターンを形成する段階と、
上記酸化膜パターンをエッチングマスクとして上記ハードマスクをエッチングする段階を含む半導体素子のパターン形成方法。
【請求項３】
上記酸化膜を形成する段階は、上記感光膜パターンにシリレーション試薬を塗布する段階と、
露光またはベーク工程を実施または露光及びベーク工程を同時に実施し、上記感光膜パターンの表面を上記酸化膜に変形させる段階を含む請求項1または2に記載の半導体素子のパターン形成方法。
【請求項４】
上記酸化膜はSiO2である請求項1または2に記載の半導体素子のパターン形成方法。
【請求項５】
上記感光膜パターンの幅は、上記酸化膜パターンの幅の2倍で形成する請求項1または2に記載の半導体素子のパターン形成方法。
【請求項６】
上記感光膜パターンの表面を上記酸化膜で形成する厚さは、上記酸化膜パターンの厚さと同一である請求項1または2に記載の半導体素子のパターン形成方法。
【請求項７】
上記シリレーション試薬は、ヘキサメチルジシラン、テトラメチルジシラザン、ビスジメチルアミノメチルシラン、ビスジメチルアミノジメチルシラン、ジメチルシリルジメチルアミン、ジメチルシリルジエチルアミン、トリメチルシリルジメチルアミン、トリメチルシリルジエチルアミン及びジメチルアミノペンタメチルジシランからなる群のいずれか一つを用いる請求項3に記載の半導体素子のパターン形成方法。
【請求項８】
パターニングしようとする目的物が形成された半導体基板を提供する段階と、
上記パターニングしようとする目的物のピッチより大きいピッチを有する感光膜パターンを上記目的物の上部に形成する段階と、
上記感光膜パターンの全体表面を酸化膜に変形させる段階と、
上記感光膜パターンの上部に形成された酸化膜を除去して上記感光膜パターン内部の感光膜を露出させる段階と、
上記露出された感光膜を除去して上記感光膜パターンのピッチより小さいピッチを有する酸化膜パターンを形成する段階と、
上記酸化膜パターンをマスクとして上記目的物をパターニングする段階を含む半導体素子のパターン形成方法。
【請求項９】
上記酸化膜はSiO2である請求項8に記載の半導体素子のパターン形成方法。
【請求項１０】
半導体基板上に被エッチング層を形成する段階と、
上記被エッチング層に感光膜パターンを形成する段階と、
上記感光膜パターンの表面を上記被エッチング層とエッチング選択比が異なるマスク層に変形させる段階と、
上記感光膜パターンの上部の上記マスク層を除去して上記感光膜パターン内部の感光膜を露出する段階と、
上記露出された感光膜を除去してマスク層パターンを形成する段階と、
上記マスク層パターンをエッチングマスクとして上記被エッチング層をエッチングする段階を含む半導体素子のパターン形成方法。
【請求項１１】
上記マスク層は酸化膜である請求項10に記載の半導体素子のパターン形成方法。
【請求項１２】
上記酸化膜はSiO2である請求項11に記載の半導体素子のパターン形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子のパターン形成方法に関するものであり、特に、微細パターンを形成する半導体素子のパターン形成方法に関するものである。
【背景技術】
【０００２】
一般に、フラッシュメモリのような半導体素子は、数多くの微細パターンからなっており、このような微細パターンは、フォトリソグラフィ(photo lithography)工程を通じて形成される。フォトリソグラフィ工程を用いて微細パターンを形成するためには、まずパターニングしようとする対象膜の上にフォトレジスト膜をコーティングする。次いで、通常の露光工程を行ってフォトレジスト膜の一部分に対する溶解度を変化させる。そして、現像工程を行って溶解度が変化または変化しない部分を除去することにより、対象膜の一部の表面を露出させるフォトレジスト膜パターンを形成する。その後、このフォトレジスト膜パターンをエッチングマスクにしたエッチング工程を実施して対象膜の露出部分を除去した後、フォトレジスト膜パターンをストリップ(strip)することにより、対象膜パターンを形成することができる。
【０００３】
このようなフォトリソグラフィ工程において、解像度(Resolution)と焦点深度(DOF; Depth Of Focus)は重要な2つのイシュー(issue)として知られている。このうち、解像度の場合、用いる光源の波長が短いほど、そして、露光装備の開口数が多いほど解像度が高くなるため、ウエハ上により微細なパターンを具現することができる。しかし、用いる光源の波長と露光装備の開口数は限界を示す反面、素子の集積度は急速に増加している。これにより様々な方法を用いて解像度と焦点深度を向上させようとする解像度の増大技術(RET; Resolution Enhancement Technique)が開発されている。このような解像度の増大技術には、二重露光技術(DET;Double Exposure Technique)、TIPS(Top-Surface Imaging Process by Silylation)工程などが含まれる。
【０００４】
上記二重露光技術は、露光及びエッチング工程を二重で実施する工程であり、比較的微細なパターンを形成することはできるが、オーバーレイマージン(overlay margin)が脆弱でパターン間の臨界寸法(Critical Dimension; CD)を均一に制御するのに困難がある短所がある。
【０００５】
上記TIPS工程は、近接露光(shallow exposure)を実施し、露光地域と非露光地域に限って選択的に拡散反応をさせて潜在イメージ(latent image)を形成し、シリレーション(silylation)された地域はマスクの役割をし、シリレーションされない地域は現像(development)される工程である。上記TIPS工程は、高い解像度でも単一膜レジストに比べて遥かに広い焦点深度(depth of focus)を示す等、一般的なレジストパターニング工程に比べて長所があるが、パターンの大きさをより微細に形成するには限界を示す。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記の問題から案出したものであり、フォトレジスト膜パターンの側部及び上部をシリレーションした後、フォトレジスト膜パターンの上部及びシリレーションされないフォトレジスト膜パターンの中心部を除去し、フォトレジスト膜パターンの側部にパターンを形成することにより、より微細なパターンを形成するためのものである。
【課題を解決するための手段】
【０００７】
本発明の実施例による半導体素子のパターン形成方法は、半導体基板上にハードマスクを形成する段階と、上記ハードマスクの上部に感光膜パターンを形成する段階と、上記感光膜パターンの表面を酸化膜に変形させる段階と、上記感光膜パターンの上部の上記酸化膜を除去して上記感光膜パターン内部の感光膜を露出する段階と、上記露出された感光膜を除去して酸化膜パターンを形成する段階及び上記酸化膜パターンをエッチングマスクにして上記ハードマスクをエッチングする段階を含むことができる。
【０００８】
本発明の他の実施例による半導体素子のパターン形成方法は、セル領域と周辺回路領域に区分される半導体基板上にハードマスクを形成する段階と、上記ハードマスクの上部に感光膜パターンを形成する段階と、上記感光膜パターンの表面を酸化膜に変形させる段階と、上記周辺回路領域の上記酸化膜を断絶させる段階と、上記感光膜パターンの上部の上記酸化膜を除去して上記感光膜パターン内部の感光膜を露出する段階と、上記露出された感光膜を除去して酸化膜パターンを形成する段階及び上記酸化膜パターンをエッチングマスクにして上記ハードマスクをエッチングする段階を含むことができる。
【０００９】
上記酸化膜を形成する段階は、上記感光膜パターンにシリレーション試薬を塗布する段階及び露光またはベーク工程を実施または露光及びベーク工程を同時に実施して上記感光膜パターンの表面を上記酸化膜に変形させる段階を含むことができる。
【００１０】
上記酸化膜はSiO2であってもよい。
【００１１】
上記感光膜パターンの幅は、上記酸化膜パターンの幅の2倍で形成することができる。
【００１２】
上記感光膜パターンの表面を上記酸化膜で形成する厚さは、上記酸化膜パターンの厚さと同一であってもよい。
【００１３】
上記シリレーション試薬は、ヘキサメチルジシラン、テトラメチルジシラザン、ビスジメチルアミノメチルシラン、ビスジメチルアミノジメチルシラン、ジメチルシリルジメチルアミン、ジメチルシリルジエチルアミン、トリメチルシリルジメチルアミン、トリメチルシリルジエチルアミン及びジメチルアミノペンタメチルジシランからなる群のいずれか一つを用いることができる。
【００１４】
本発明の他の実施例による半導体素子のパターン形成方法は、パターニングしようとする目的物が形成された半導体基板を提供する段階と、上記パターニングしようとする目的物のピッチより大きいピッチを有する感光膜パターンを上記目的物の上部に形成する段階と、上記感光膜パターンの全体表面を酸化膜に変形させる段階と、上記感光膜パターンの上部に形成された酸化膜を除去して上記感光膜パターン内部の感光膜を露出させる段階と、上記露出された感光膜を除去し、上記感光膜パターンのピッチより小さいピッチを有する酸化膜パターンを形成する段階及び上記酸化膜パターンをマスクにして上記目的物をパターニングする段階を含むことができる。
【００１５】
本発明の他の実施例による半導体素子のパターン形成方法は、半導体基板上に被エッチング層を形成する段階と、上記被エッチング層に感光膜パターンを形成する段階と、上記感光膜パターンの表面を上記被エッチング層とエッチング選択比が異なるマスク層に変形させる段階と、上記感光膜パターンの上部の上記マスク層を除去して上記感光膜パターン内部の感光膜を露出する段階と、上記露出された感光膜を除去してマスク層パターンを形成する段階及び上記マスク層パターンをエッチングマスクにして上記被エッチング層をエッチングする段階を含むことができる。
【発明の効果】
【００１６】
本発明による半導体素子のパターン形成方法によれば、フォトレジスト表面を酸化膜に変形した後、フォトレジストの側部の表面に形成された酸化膜を利用してパターンを形成するため、従来のパターニング工程に比べてより微細で均一のパターンを形成することができる。これにより、より高集積化及び微細化された素子を形成することができる。
【発明を実施するための最良の形態】
【００１７】
以下、添付した図面を参照して本発明の望ましい実施例を説明する。しかし、本発明で提示する実施例は本発明の開示が完全であるようにし、通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明の範囲は本願の特許請求の範囲により理解されなければならない。
【００１８】
図1a〜図7aは本発明の実施例による半導体素子のパターン形成方法を説明するために順次示したセル領域の断面図である。また、図1b〜図7bは本発明の実施例による半導体素子のパターン形成方法を説明するために順次示した周辺回路領域の連結部の斜視図である。
【００１９】
図1a及び図1bを参照すれば、セル領域及び周辺回路領域の半導体基板(10)のそれぞれの上部にハードマスク(11)を形成した後、ハードマスク(11)の上部に感光膜(12)を形成する。
【００２０】
上記において、ハードマスク(11)はポリ(poly)[特に、メチルメタクリレート(methylmethacrylate)]、ポリマー(polymer)、ノボラック(novolacs)、スルホンポリマー(sulfone polymer)などで形成することができる。また、望ましくは感光膜(12)は化学増幅型感光剤で形成することができる。
【００２１】
図2a及び図2bを参照すれば、感光膜(12;図1a及び図1b参照)に対してマスク(図示せず)を用いたエッチング工程を実施して感光膜パターン(12a)を形成する。上記露光工程はKrF、ArF、F2またはEUV光源のいずれか一つを用いて実施することができる。
【００２２】
上記において、感光膜パターン(12a)の幅(A)と感光膜パターン(12a)の間隔(B)の和を感光膜パターン(12a)のピッチ(pitch)であるとすれば、感光膜パターン(12a)の上記ピッチは最終的に形成されるパターンの2倍になるように感光膜パターン(12a)を形成する。また、望ましくは感光膜パターン(12a)の幅(A)は感光膜パターン(12a)の間隔(B)の3倍になるように形成する。しかし、本発明はこれに限定されず、最終的に形成しようとするパターンの大きさを考慮して感光膜パターン(12a)の幅(A)と感光膜パターン(12a)の間隔(B)を変更し得ることは自明である。
【００２３】
図3a及び図3bを参照すれば、感光膜パターン(12a;図2a及び図2b参照)にシリコンが含まれたシリレーション試薬を塗布して感光膜パターン(12a)の側部と上部表面をシリレーションさせる。その後、表面がシリレーションされた感光膜パターン(12a)を露光またはベーク(baking)若しくは露光及びベークを同時に実施して感光膜パターン(12a)の側部と上部表面を酸化膜(13)に変形させる。この時、酸化膜(13)は酸化シリコン(SiO2)であってもよい。一方、感光膜パターン(12a)の中心部には本来の感光膜パターン(12a)が変形されずに残っている残余感光膜(12b)が残存する。
【００２４】
上記において、酸化膜(13)が形成される厚さ(C)は、上記露光またはベークを実施する温度及び時間を調節して変更することができるが、望ましくは酸化膜(13)の厚さ(C)を最終的に形成されるパターンの厚さと同一に形成することができる。また、酸化膜(13)の厚さ(C)は酸化膜(13)の間隔(B)と同一であってもよい。
【００２５】
一方、上記シリレーション試薬は液状または気状で用いることができ、3〜70％のシリコンを含有することができる。上記シリレーション試薬はヘキサメチルジシラン(Hexa Methyl Disilazane; HMDS)、テトラメチルジシラザン(Tetra Methyl Disilazane; TMDS)、ビスジメチルアミノメチルシラン(Bis Di Methyl Amino Methyl Silane; BDMAMS)、ビスジメチルアミノジメチルシラン、ジメチルシリルジメチルアミン、ジメチルシリルジエチルアミン、トリメチルシリルジメチルアミン、トリメチルシリルジエチルアミン及びジメチルアミノペンタメチルジシランからなる群のいずれか一つを用いることができる。
【００２６】
図4a及び図4bを参照すれば、半導体基板(10)の上部全体にフォトレジスト(14)を形成し、周辺回路領域の半導体基板(10)に形成された酸化膜(13)の所定領域が露出するようにエッチングホール(15)を形成する。そして、エッチングホール(15)を介して露光及び現像工程を実施して酸化膜(13)の上記所定領域を切断し、後続する工程で形成される周辺回路領域の連結部がそれぞれ分離されるようにする。
【００２７】
図5a及び図5bを参照すれば、フォトレジスト(14;図4a及び図4bを参照)を除去し、残余感光膜(12b;図4a及び図4bを参照)が露出されるように酸化膜(13;図4a及び図4bを参照)の上部を非等方性エッチングで除去する。この時、上記非等方性エッチングは乾式エッチングであってもよい。そして、公知となった技術として残余感光膜(12b)を除去して酸化膜パターン(13a)を形成する。これにより、酸化膜パターン(13a)の幅は、感光膜パターン(12a;図2a及び図2bを参照)の幅の1/2で形成されるため、より微細なパターン形成が可能となる。
【００２８】
図6a及び図6bを参照すれば、酸化膜パターン(13a;図5a及び図5bを参照)をエッチングマスクとする非等方性エッチング工程を実施してハードマスクパターン(11a)を形成する。即ち、酸化膜パターン(13a)は下部のハードマスクパターン(11a)を形成するためのハードマスクとして使われる。その後、酸化膜パターン(13a)は公知となった技術を用いて除去する。
【００２９】
図7a及び図7bを参照すれば、ハードマスクパターン(11a;図6a及び図6bを参照)をエッチングマスクとするエッチング工程を実施して半導体基板パターン(10a)を形成し、公知となった技術を用いてハードマスクパターン(11a)を除去する。
【００３０】
以上を通じて本発明の望ましい実施例について説明したが、本発明はこれに限定されるものではなく、特許請求の範囲と発明の詳細な説明及び添付した図面の範囲内で様々と変形して実施することが可能であり、これも本発明の範囲に属することは当然である。例えば、本発明の実施例では、周辺回路領域で連結部パターンを形成することを説明したが、周辺回路領域で他の部分と連結される形状でなく独立的に形成されるパターンを形成する時にも用いられることは自明である。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施例による半導体素子のパターン形成方法を説明するために順次示した図であり、(a)はセル領域の断面図、(b)は周辺回路領域の連結部の斜視図である。
【図２】本発明の実施例による半導体素子のパターン形成方法を説明するために順次示した図であり、(a)はセル領域の断面図、(b)は周辺回路領域の連結部の斜視図である。
【図３】本発明の実施例による半導体素子のパターン形成方法を説明するために順次示した図であり、(a)はセル領域の断面図、(b)は周辺回路領域の連結部の斜視図である。
【図４】本発明の実施例による半導体素子のパターン形成方法を説明するために順次示した図であり、(a)はセル領域の断面図、(b)は周辺回路領域の連結部の斜視図である。
【図５】本発明の実施例による半導体素子のパターン形成方法を説明するために順次示した図であり、(a)はセル領域の断面図、(b)は周辺回路領域の連結部の斜視図である。
【図６】本発明の実施例による半導体素子のパターン形成方法を説明するために順次示した図であり、(a)はセル領域の断面図、(b)は周辺回路領域の連結部の斜視図である。
【図７】本発明の実施例による半導体素子のパターン形成方法を説明するために順次示した図であり、(a)はセル領域の断面図、(b)は周辺回路領域の連結部の斜視図である。
【符号の説明】
【００３２】
10 :半導体基板
10a :半導体基板パターン
11 :ハードマスク
11a :ハードマスクパターン
12 :感光膜
12a :感光膜パターン
12b :残余感光膜
13 :酸化膜
13a :酸化膜パターン
14 :フォトレジスト
15 :エッチングホール
【図１】
2008091848.tif 000003
【図２】
2008091848.tif 000004
【図３】
2008091848.tif 000005
【図４】
2008091848.tif 000006
【図５】
2008091848.tif 000007
【図６】
2008091848.tif 000008
【図７】
2008091848.tif 000009