(57)【要約】【課題】  複数のピンカードを具備したテストヘッドと試験装置本体とをケーブルで接続した構成の半導体試験装置において、経路に異常がないかのチェックを行うためには、チェックプログラムを実行し、ピンカードのレジスタ等に値を格納してその値を読み出さなければならず、経路チェックのために手間および時間がかかっていたという課題を解決する。【解決手段】  電源が投入されてから一定時間、試験装置本体に配置されたテスト信号生成部が生成したテスト信号を出力し、各ピンカードでこのテスト信号を読み出して期待値と比較するようにした。自動的に短時間で経路チェックができる。特に、ピンカードを交換して電源を再投入した際に、ピンカードがきちんと挿入されているかを、手間をかけずにチェックすることができる。【選択図】                    図１
2008298728.tif 000002
【特許請求の範囲】
【請求項１】
制御装置本体と、複数のピンカードを具備し、前記制御装置本体とケーブルで接続されたテストヘッドと、少なくともその一部が前記制御装置本体に配置され、制御端末から送信されたプログラム命令を受信する制御部とを具備し、この制御部はプログラム命令を受信すると前記複数のピンカードに信号を送信して、これらのピンカードの設定および制御を行う半導体試験装置において、
電源が投入されると、電源が投入されたことを表す信号を出力する電源監視手段と、
前記電源監視手段の出力、および前記制御部の出力が入力され、電源が投入されてから所定の期間、経路をチェックするためのテスト信号を前記テストヘッドに出力し、この所定の期間が終了すると前記制御部の出力を前記テストヘッドに出力する経路チェック信号／制御信号切替部と、
前記ピンカードの各々に配置され、前記経路チェック信号／制御信号切替部の出力に関連する信号、および電源監視手段の出力が入力され、電源が投入されてから所定の期間、前記経路チェック信号／制御信号切替部の出力に関連する信号と前記テスト信号の期待値を比較して、一致しているかどうかの比較結果を出力する判定部と、
を具備したことを特徴とする半導体試験装置。
【請求項２】
前記経路チェック信号／制御信号切替部は、
経路をチェックするためのテスト信号を生成するテスト信号生成部と、
このテスト信号生成部の出力、前記制御部の出力、および電源監視手段の出力が入力され、電源が投入されてから所定の期間、前記テスト信号生成部の出力を選択し、この所定期間が終了すると前記制御部の出力を選択して出力するセレクタと、
で構成されることを特徴とする請求項１記載の半導体試験装置。
【請求項３】
前記判定部は、
前記テスト信号の期待値が格納された期待値格納部と、
この期待値格納部の出力、前記経路チェック信号／制御信号切替部の出力に関連する信号、および電源監視手段の出力が入力され、電源が投入されてから所定の期間、前記経路チェック信号／制御信号切替部の出力に関連する信号と期待値格納部の出力を比較する比較部と、
この比較部の出力を保存するレジスタと、
を具備したことを特徴とする請求項１若しくは請求項２記載の半導体試験装置。
【請求項４】
前記テストヘッドには、
前記経路チェック信号／制御信号切替部の出力が入力される第２の制御部と、
この第２の制御部、電源監視手段の出力、および前記経路チェック信号／制御信号切替部の出力が入力され、電源が投入されてから所定の期間、前記経路チェック信号／制御信号切替部の出力を選択し、この所定の期間が終了すると前記第２の制御部の出力を選択して前記ピンカードに出力するセレクタと、
を具備したことを特徴とする請求項１乃至請求項３のいずれかに記載の半導体試験装置。
【請求項５】
前記複数のピンカードの各々に配置され、電源が投入されてから所定の期間、入力された前記経路チェック信号／制御信号切替部の出力に関連する信号を保存するテスト信号保存部を具備したことを特徴とする請求項１乃至請求項４のいずれかに記載の半導体試験装置。
【請求項６】
前記複数のピンカードの各々に電源監視手段が配置されていることを特徴とする請求項１乃至請求項５のいずれかに記載の半導体試験装置。
【請求項７】
前記判定部の出力はワイヤードＯＲ接続されていることを特徴とする請求項１乃至請求項６のいずれかに記載の半導体試験装置。
【請求項８】
前記判定部の出力によって点灯、消灯が制御されるＬＥＤを具備したことを特徴とする請求項１乃至請求項７のいずれかに記載の半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源起動時に自動的に伝送経路のチェックを行うことができる半導体試験装置に関するものである。
【背景技術】
【０００２】
図５に半導体試験装置の構成を示す。半導体試験装置本体１０にはＴＳＣ（テストシーケンスコントローラ）１１が内蔵され、このＴＳＣ１１には制御部１２が配置されている。制御部１２は制御端末２０によって操作される。
【０００３】
テストヘッド３０は複数のピンカード３１、インターフェイスカード３２、およびバックボード３３で構成されている。ピンカード３１はピンエレクトロニクスカードと称されることもある。各ピンカード３１にはレジスタ３１ａが内蔵されており、またバックボード３３内の配線３３ａによって相互に接続されている。インターフェイスカード３２には制御部３２ａが内蔵されており、この制御部３２ａはバックボード３３内の配線３３ａに接続されている。また、制御部１２と制御部３２ａはケーブル２１で接続されている。
【０００４】
このような構成において、制御部１２には制御端末２０からプログラム命令が送信される。制御部１２はこのプログラム命令に基づいてテストヘッド３０に信号を送信する。この信号はケーブル２１を経由してインターフェイスカード３２内の制御部３２ａに伝送される。
【０００５】
制御部１２からの信号を受信した制御部３２ａは、複数のピンカード３１に送信する信号を生成する。この信号は配線３３ａを経由して各ピンカード３１に送信される。ピンカード３１は、制御部３２ａから送られてきた信号に基づいて内部のレジスタ３１ａ、あるいは図示しないメモリに値をセットする。インターフェイスカード３２は、ピンカード３１に送信する信号のコントロールとバッファリングを行う。
【０００６】
このような半導体試験装置では、起動時に半導体試験装置本体１０とテストヘッド３０間、およびインターフェイスカード３２とバックボード３３内の配線３３ａと各ピンカード３１間の伝送経路が正常であるかをチェックしなければならない。そのため、制御端末２０でチェック用プログラムの実行を指示し、全てのピンカード３１に信号を送信してレジスタ３１ａあるいはメモリに値を書き込んだ後にこの格納された値を読み出し、書き込んだ値と照合して伝送経路のチェックを行う。
【特許文献１】実開平６−４３５７９
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、このような半導体試験装置には次のような課題があった。前述したように、半導体試験装置を起動したときに伝送経路のチェックを行うが、チェック用プログラムを実行しなければならず、かつ全てのピンカード３１内のレジスタやメモリに値を書き込んで読み出さねばならないため、チェックに時間がかかるという課題があった。また、チェックで異常が発生しても、伝送経路の異常であるか、またはレジスタやメモリの異常であるかを特定することが困難であるという課題もあった。
【０００８】
従って本発明の目的は、電源起動時に自動的に伝送経路のチェックを行うことができる半導体試験装置を提供することにある。
【課題を解決するための手段】
【０００９】
このような課題を解決するために、本発明のうち請求項１記載の発明は、
制御装置本体と、複数のピンカードを具備し、前記制御装置本体とケーブルで接続されたテストヘッドと、少なくともその一部が前記制御装置本体に配置され、制御端末から送信されたプログラム命令を受信する制御部とを具備し、この制御部はプログラム命令を受信すると前記複数のピンカードに信号を送信して、これらのピンカードの設定および制御を行う半導体試験装置において、
電源が投入されると、電源が投入されたことを表す信号を出力する電源監視手段と、
前記電源監視手段の出力、および前記制御部の出力が入力され、電源が投入されてから所定の期間、経路をチェックするためのテスト信号を前記テストヘッドに出力し、この所定の期間が終了すると前記制御部の出力を前記テストヘッドに出力する経路チェック信号／制御信号切替部と、
前記ピンカードの各々に配置され、前記経路チェック信号／制御信号切替部の出力に関連する信号、および電源監視手段の出力が入力され、電源が投入されてから所定の期間、前記経路チェック信号／制御信号切替部の出力に関連する信号と前記テスト信号の期待値を比較して、一致しているかどうかの比較結果を出力する判定部と、
を具備したものである。電源投入時に自動的に経路チェックを行うことができる。
【００１０】
請求項２記載の発明は、請求項１記載の発明において、
前記経路チェック信号／制御信号切替部を、
経路をチェックするためのテスト信号を生成するテスト信号生成部と、
このテスト信号生成部の出力、前記制御部の出力、および電源監視手段の出力が入力され、電源が投入されてから所定の期間、前記テスト信号生成部の出力を選択し、この所定期間が終了すると前記制御部の出力を選択して出力するセレクタと、
で構成するようにしたものである。電源投入時に自動的に経路チェックを行うことができる。
【００１１】
請求項３記載の発明は、請求項１若しくは請求項２記載の発明において、
前記判定部は、
前記テスト信号の期待値が格納された期待値格納部と、
この期待値格納部の出力、前記経路チェック信号／制御信号切替部の出力に関連する信号、および電源監視手段の出力が入力され、電源が投入されてから所定の期間、前記経路チェック信号／制御信号切替部の出力に関連する信号と期待値格納部の出力を比較する比較部と、
この比較部の出力を保存するレジスタと、
を具備したものである。電源投入時に自動的に経路チェックを行うことができる。
【００１２】
請求項４記載の発明は、請求項１乃至請求項３のいずれかに記載の発明において、
前記テストヘッドには、
前記経路チェック信号／制御信号切替部の出力が入力される第２の制御部と、
この第２の制御部、電源監視手段の出力、および前記経路チェック信号／制御信号切替部の出力が入力され、電源が投入されてから所定の期間、前記経路チェック信号／制御信号切替部の出力を選択し、この所定の期間が終了すると前記第２の制御部の出力を選択して前記ピンカードに出力するセレクタと、
を具備したものである。電源投入時に自動的に経路チェックを行うことができる。
【００１３】
請求項５記載の発明は、請求項１乃至請求項４のいずれかに記載の発明において、
前記複数のピンカードの各々に配置され、電源が投入されてから所定の期間、入力された前記経路チェック信号／制御信号切替部の出力に関連する信号を保存するテスト信号保存部を具備したものである。簡単に異常箇所を特定することができる。
【００１４】
請求項６記載の発明は、請求項１乃至請求項５のいずれかに記載の発明において、
前記複数のピンカードの各々に電源監視手段を配置したものである。電源が投入されたことを表す信号を配信する配線が必要なくなる。
【００１５】
請求項７記載の発明は、請求項１乃至請求項６のいずれかに記載の発明において、
前記判定部の出力をワイヤードＯＲ接続したものである。配線が簡単になる。
【００１６】
請求項８記載の発明は、請求項１乃至請求項７のいずれかに記載の発明において、
前記判定部の出力によって点灯、消灯が制御されるＬＥＤを具備したものである。経路の異常の有無を簡単にチェックできる。
【発明の効果】
【００１７】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１，２，３，４，５，６，７および８の発明によれば、電源が投入されてから一定期間テスト信号を出力し、各ピンカードに配置された判定部でこのテスト信号を受信して、期待値と比較するようにした。
【００１８】
電源投入時に自動的に経路チェックを行うことができるので、チェック用プログラムを実行して異常の有無をチェックする手間を省き、かつ短時間で異常の有無を検出することができるという効果がある。特に、ピンカードを交換して電源を再投入する際に、ピンカードが完全に挿入されているかのチェックを自動的に行うことができ、本体〜テストヘッド間のケーブル接続不良の検出もできるので、効果が大きい。
【００１９】
また、ケーブルやコネクタの異常と、ピンカードに配置されたレジスタやメモリの異常を区別することができ、かつふだんあまり使われない部分も自動的にチェックすることができるという効果もある。
【００２０】
また、ピンカードで受信したテスト信号をテスト信号保存部に格納しておくことにより、異常箇所をより詳細に解析できるという効果もある。さらに、異常があったときにＬＥＤを点灯させることにより、簡単に異常の有無を確認することができるという効果もある。
【発明を実施するための最良の形態】
【００２１】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係る半導体試験装置の一実施例を示す構成図である。なお、図５と同じ要素には同一符号を付し、説明を省略する。図１において、４０は半導体試験装置本体であり、４１はこの半導体試験装置本体に内蔵されているＴＳＣ（テストシーケンスコントローラ）である。ＴＳＣ４１は、制御部１２、経路チェック信号／制御信号切替部４２およびＬＥＤ４３で構成されている。ＬＥＤ４３のカソードは後述する配線５３ｂに接続され、アノードは抵抗４４を介して電源ＶＤＤに接続されている。
【００２２】
制御部１２には制御端末２０からプログラム命令が送信される。制御部１２の出力は経路チェック信号／制御信号切替部４２に入力される。経路チェック信号／制御信号切替部４２は、制御部１２の出力と内部で発生させた経路チェックのためのテスト信号を選択して出力する。
【００２３】
５０はテストヘッドであり、インターフェイスカード５２、バックボード５３、および複数のピンカード５１で構成される。インターフェイスカード５２は電源監視ＩＣ５２ａ、制御部３２ａ、およびセレクタ５２ｂで構成されている。制御部３２ａにはケーブル２１を介して経路チェック信号／制御信号切替部４２の出力が入力され、その出力はセレクタ５２ｂの入力端子ＩＮ２に入力される。このセレクタ５２ｂの入力端子ＩＮ１には経路チェック信号／制御信号切替部４２の出力が入力され、選択端子Ｓには電源監視ＩＣ５２ａの出力が入力される。この電源監視ＩＣ５２ａの出力は経路チェック信号／制御信号切替部４２にも入力される。また、セレクタ５２ｂの出力はバックボード５３内の配線５３ａを介して各ピンカード５１内の判定部５１ｂに入力される。
【００２４】
ピンカード５１には電源監視ＩＣ５１ａ、レジスタ３１ａ、および判定部５１ｂが内蔵されている。電源監視ＩＣ５１ａの出力は判定部５１ｂに入力される。判定部５１ｂは配線５３ａから取り込んだデータと期待値を比較し、その結果をバックボード５３内の配線５３ｂに出力する。また、配線５３ａから取り込んだデータをレジスタ３１ａに出力する。
【００２５】
図２に経路チェック信号／制御信号切替部４２の構成を示す。図２において、４２ａはセレクタであり、その選択端子Ｓには電源監視ＩＣ５２ａの出力が入力される。４２ｂは経路チェックのためのテスト信号を発生するテスト信号生成部であり、その出力はセレクタ４２ａの入力端子ＩＮ２に入力される。セレクタ４２ａの入力端子ＩＮ１には制御部１２の出力が入力される。セレクタ４２ａは、電源監視ＩＣ５２ａの出力に基づいて制御部１２の出力とテスト信号生成部４２ｂの出力を選択し、制御部３２ａに出力する。
【００２６】
図３に、判定部５１ｂの構成を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。図３において、６０は比較部であり、そのイネーブル端子ＥＮには電源監視ＩＣ５１ａの出力が入力される。この比較部６０の入力端子ＩＮ１には、配線５３ａを介してセレクタ５２ｂの出力が入力される。６１は期待値格納部であり、経路チェックに用いるテスト信号の期待値が格納されている。この期待値は比較部６０の入力端子ＩＮ２に入力される。比較部６０は、電源監視ＩＣ５１ａが出力する電源が投入されたことを表す信号、すなわちパワーオンリセット信号が終了してから一定期間、入力端子ＩＮ１とＩＮ２に入力されたデータを比較して、その比較結果を出力端子ＯＵＴに出力する。
【００２７】
６２はレジスタであり、比較部６０の出力を保持する。レジスタ６２に保持された値は配線５３ｂに出力される。６３はテスト信号保存部であり、配線５３ａを経由して送られてきたテスト信号を保存する。このテスト信号保存部６３に格納されたテスト信号は、配線５３ａを介して外部から読み出すことができる。
【００２８】
なお、レジスタ６２の出力はオープンドレイン出力となっている。配線５３ｂには複数のピンカード５１内の判定部５１ｂの出力が出力されるが、これらはワイヤードＯＲ接続される。従って、複数の判定部５１ｂのどれかが有効になると、配線５３ｂ上の信号は有効になる。
【００２９】
次に、この実施例の動作を図４タイムチャートに基づいて説明する。図４（Ａ）は半導体試験装置の電源であり、時刻ｔ１で電源が投入されたことを表している。電源が投入されると、（Ｂ）に示すように電源監視ＩＣ５２ａは一定期間パワーオンリセット信号を出力する（高レベルになる）。時刻ｔ２でパワーオンリセット信号が終了する（低レベルになる）と、（Ｃ）に示すように一定期間自動的に経路をチェックする。Ｔｃｋは経路をチェックする時間を表している。時刻ｔ３で経路チェックが終了すると、半導体試験装置本来の動作を開始する。なお、電源監視ＩＣ５１ａも（Ｂ）と同じパワーオンリセット信号を出力する。
【００３０】
時刻ｔ２でパワーオンリセット信号が低レベルになると、セレクタ４２ａはＴｃｋの間テスト信号生成部４２ｂの出力であるテスト信号を選択して出力する。このテスト信号は制御部３２ａを迂回してセレクタ５２ｂのＩＮ１に入力される。セレクタ５２ｂの選択端子Ｓには電源監視ＩＣ５２ａが出力するパワーオンリセット信号（図４（Ｂ））が入力される。セレクタ５２ｂは、図４に示すＴｃｋの期間ＩＮ１に入力されたテスト信号を選択して、バックボード５３内の配線５３ａに出力する。
【００３１】
配線５３ａに出力されたテスト信号は、全てのピンカード５１内の判定部５１ｂに入力される。各ピンカード５１には、電源監視ＩＣ５２ａと同じ機能を有する電源監視ＩＣ５１ａが搭載されており、この電源監視ＩＣ５１ａの出力は比較部６０のイネーブル端子ＥＮに入力される。比較部６０は、電源監視ＩＣ５１ａが出力するパワーオンリセット信号が終了してから一定期間（図４のＴｃｋの期間）、配線５３ａから入力したテスト信号と期待値格納部６１に格納された期待値とを比較し、一致するとＰＡＳＳを出力し、一致しないとＦＡＩＬをレジスタ６２に出力する。レジスタ６２はこの比較結果を保存する。その際、一度ＦＡＩＬが入力されると、その後ＰＡＳＳが入力されてもＦＡＩＬを保存するようにする。
【００３２】
期待値格納部６１には、テスト信号生成部４２ｂが生成するテスト信号と同じテスト信号が格納されている。従って、ＴＳＣ４１からピンカード５１内の判定部５１ｂに至る配線が正常であると、配線５３ａを経由して入力されたテスト信号と期待値格納部６１に格納された期待値は一致するが、配線のどこかに異常があると入力されたテスト信号と期待値は一致しない。従って、比較部６０の比較結果がＦＡＩＬになると、配線のどこかが異常であることを表している。
【００３３】
レジスタ６２は、保存された比較結果がＦＡＩＬであると低レベルになる信号を配線５３ｂに出力する。前述したように、全ピンカード５１内のレジスタ６２の出力はオープンドレイン出力であり、かつワイヤードＯＲ接続されているので、どれか１つのピンカードの比較結果がＦＡＩＬになると配線５３ｂの信号は低レベルになり、ＬＥＤ４３が点灯する。
【００３４】
配線５３ａ上のテスト信号および電源監視ＩＣ５１ａの出力はテスト信号保存部６３に入力される。テスト信号保存部６３は、図４のＴｃｋの期間、配線５３ａ上のテスト信号を順次保存する。この保存されたテスト信号は、配線５３ａを経由して読み出すことができる。
【００３５】
図４のＴｃｋ期間が終了すると、経路チェック信号／制御信号切替部４２内のセレクタ４２ａは制御部１２の出力を選択して出力する。この制御部１２の出力は制御部３２ａに入力される。また、セレクタ５２ｂは制御部３２ａの出力を選択して配線５３ａに出力する。レジスタ３１ａはＦＡＩＬした時に、どのピンカードのどのビットがＦＡＩＬしているのかを特定するために読み出される。
【００３６】
この半導体試験装置の電源投入時からの動作は次のようになる。電源が投入されると、前述したようにテスト信号に基づいて自動的に経路チェックが開始され、その結果が異常であるとＬＥＤ４３が点灯する。オペレータはＬＥＤ４３が点灯すると、テスト信号保存部６３に保存されたテスト信号を読み出して異常箇所を推定し、修理を行う。ＬＥＤ４３が点灯しないと経路は正常であるので、被測定半導体の試験を開始する。
【００３７】
経路チェックで用いるテスト信号に特に制限はないが、異常箇所が特定し易いテスト信号を選択した方が効率的である。例えば、経路が３２ビットの場合、２進表示で、
１０１０１０１０１０１０１０１０１０１０１０１０１０１０１０１０・・・（１）
若しくは
０１０１０１０１０１０１０１０１０１０１０１０１０１０１０１０１・・・（２）
のような０と１が交互に現れる固定信号を用いる。このテスト信号を用いると、経路の断線、経路中のコネクタの接触不良、隣り合う線の接触、経路中のバッファＩＣの不良を検出することができる。かつ、バッファＩＣの異常検出では、特定のビットに異常があるか、またはバッファＩＣ全体が異常であるかを特定できる。
【００３８】
また、前項（１）と（２）の信号を繰り返し、かつ
１０００００００００００００００００００００００００００００００
０１００００００００００００００００００００００００００００００
００１０００００００００００００００００００００００００００００
・
・
０００００００００００００００００００００００００００００００１
のビットシフト信号（１が１ビットずつずれる信号）を組み合わせると、経路全体の接触不良の他に、時間的な信号の切り替わりの異常をも検出することができる。このビットシフト信号を発生させるためにはテスト信号生成部４２ｂの構成が複雑になり、かつ期待値格納部６１に格納するデータが増大する。しかし、テスト信号生成部４２ｂや期待値格納部６１を構成するＦＰＧＡ(Field Programmable Gate Arry)にはメモリが内蔵されているものが多いので、これのメモリを利用してパターンを発生するようにすると、コストアップなしで実装することができる。
【００３９】
なお、この実施例では制御部はＴＳＣ４１とインターフェイスカード５２の２カ所に分散して配置されているが、制御部がＴＳＣ４１あるいはインターフェイスカード５２のみに配置されている装置にも適用できる。要は、電源が投入されてから一定期間テスト信号生成部４２ｂの出力をピンカード５１に出力し、この一定期間が経過した後に制御部の出力をピンカード５１に出力する構成であればよい。
【００４０】
また、この実施例ではピンカード５１の各々に電源監視ＩＣを搭載するようにしたが、インターフェイスカード５２のみに搭載して共用することもできる。このようにすると、部品点数を少なくし、かつ実装スペースを削減することができる。但し、パワーオンリセット信号を他のカードに伝送する線路が余計に必要になるという欠点がある。
【００４１】
また、伝送経路の検出したい箇所に判定回路とＬＥＤを増やすことにより、各ポイントで経路が正常であるかどうかを確認できる。また、パターンやリアルタイム信号のチェックにも応用できる。
【００４２】
さらに、これらの実施例では電源監視ＩＣ５１ａ、５２ａを用いて電源が投入されたことを表す信号を生成したが、必ずしもこれに限定されることはない。要は、電源が投入されたことを検出し、それを表す信号を出力する電源監視手段であればよい。
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施例を示す構成図である。
【図２】経路チェック信号／制御信号切替部の構成図である
【図３】判定部の構成図である。
【図４】電源投入時の動作を表すタイムチャートである。
【図５】従来の半導体試験装置の構成図である。
【符号の説明】
【００４４】
１２、３２ａ  制御部
３１ａ、６２  レジスタ
４０  半導体試験装置本体
４１  ＴＳＣ
４２  経路チェック信号／制御信号切替部
４２ａ、５２ｂ  セレクタ
４３  ＬＥＤ
５０  テストヘッド
５１  ピンカード
５１ａ、５２ａ  電源監視ＩＣ
５１ｂ  判定部
５２  インターフェイスカード
５３  バックボード
５３ａ、５３ｂ  配線
６１  期待値格納部
６３  テスト信号保存部
【図１】
2008298728.tif 000003
【図２】
2008298728.tif 000004
【図３】
2008298728.tif 000005
【図４】
2008298728.tif 000006
【図５】
2008298728.tif 000007