(57)【要約】【課題】任意の安定な電源電位を容易に生成することが可能なＲＦＩＤ等の半導体装置を提供する。【解決手段】半導体装置を構成する回路を任意の安定な電源電位が必要か否かによって分類する。任意の安定な電源電位が必要な回路には、レギュレータを介してアンテナより受信した無線信号からアンテナ及び整流回路を用いて生成された電源電位を供給する。一方、任意の安定な電源電位が必要な回路以外の回路には整流回路で生成した電源電位を供給する。よって、レイアウト面積が小さい、設計が容易なレギュレータ回路を有する半導体装置を提供することができ、当該半導体装置は任意の安定な電源電位を容易に生成することが可能となる。【選択図】図１
2008035694.tif 000002
【特許請求の範囲】
【請求項１】
信号を送受信するアンテナと、整流回路と、レギュレータ回路と、第１の回路と、前記第１の回路と信号を授受する第２の回路とを有し、
前記第１の回路は、任意の安定な電位を必要とする回路であり、
前記アンテナ及び前記整流回路で生成された電源電位は、前記第１の回路及び前記第２の回路に供給され、
前記第１の回路には、前記レギュレータ回路を介して前記電源電位が供給されることを特徴とする半導体装置。
【請求項２】
信号を送受信するアンテナと、整流回路と、第１のレギュレータ回路と、第２のレギュレータ回路と、第１の回路と、前記第１の回路と信号を授受する第２の回路とを有し、
前記第１の回路は、任意の安定な電位を必要とする回路であり、
前記第１の回路には、前記第１のレギュレータ回路を介して前記アンテナ及び前記整流回路で生成された電源電位が供給され、
前記第２の回路には、前記第２のレギュレータ回路を介して前記アンテナ及び前記整流回路で生成された電源電位が供給されることを特徴とする半導体装置。
【請求項３】
信号を送受信するアンテナと、整流回路と、レギュレータ回路と、電圧リミッタ回路と、第１の回路と、前記第１の回路と信号を授受する第２の回路とを有し、
前記第１の回路は、任意の安定な電位を必要とする回路であり、
前記第１の回路には、前記レギュレータ回路を介して前記アンテナ及び前記整流回路で生成された電源電位が供給され、
前記第２の回路には、前記電圧リミッタ回路を介して前記アンテナ及び前記整流回路で生成された電源電位が供給されることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一項において、
前記第１の回路は、クロック生成回路を有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記第１の回路と前記第２の回路との信号の授受は、レベルシフタ回路を介して行われることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ガラス基板上やフレキシブル基板上に形成するＲＦＩＤ等の半導体装置に関する。また、非接触で通信を行う半導体装置に関する。
【背景技術】
【０００２】
近年、電磁界または電波等の無線通信を利用した個体識別技術が注目を集めている。特に、無線通信によりデータの交信を行う半導体装置として、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグを利用した個体識別技術が注目を集めている。ＲＦＩＤタグ（以下、単にＲＦＩＤという）は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）タグ、ＲＦタグ、無線タグ、電子タグ、ＩＣチップ、無線チップとも呼ばれる。ＲＦＩＤを用いた個体識別技術は、個々の対象物の生産、管理等に役立てられ始めており、個人認証への応用も期待されている。
【０００３】
ＲＦＩＤには、それ自体に電源を持たず、外部からの電波または電磁波の電力を利用して駆動することが可能なものが存在する。このようなＲＦＩＤは、外部からの電波や電磁波等の信号から整流器を用いて直流電圧を生成し、さらにレギュレーター等の調整器を介して一定値以下に降下された電圧を用いて動作する（例えば、非特許文献１）。
【非特許文献１】「ＲＦＩＤハンドブック第２版  非接触ＩＣカードの原理とその応用」日刊工業新聞社、Ｋｌａｕｓ  Ｆｉｎｋｅｎｚｅｌｌｅｒ  著、ソフト工学研究所  訳、ｐ６９−７１
【発明の開示】
【発明が解決しようとする課題】
【０００４】
このような従来のＲＦＩＤの回路構成を図１７に示す。図１７に示すＲＦＩＤは、アンテナ１００１と、整流回路１００２と、レギュレータ回路１００３と、その他クロック生成回路や論理回路等をはじめとするＲＦＩＤを構成する回路群１００４とを有する。なお、ＲＦＩＤを動作させる際、回路群１００４が有する各回路の全てに一定以下の安定した直流電圧を供給するには、レギュレータ回路１００３の占有面積は大きくなり、その設計も困難を要した。
【０００５】
ＲＦＩＤとリーダ／ライタ間の通信はクロックで制御される。すなわち、クロック周波数が動作中に変動するとリーダ／ライタからＲＦＩＤへのコマンドやデータをＲＦＩＤは正しく解釈することが出来ない。また、クロック周波数が動作中に変動すると、ＲＦＩＤからリーダ／ライタへの応答がリーダ／ライタ側で正しく解釈できない。
【０００６】
上記クロックは無線信号から作られる。ＲＦＩＤの回路を構成するトランジスタが、無線信号の搬送波の周波数で十分追従するならば、ＲＦＩＤの回路によって直接搬送波を分周するなどしてクロックを生成する。ＲＦＩＤの回路を構成するトランジスタが、無線信号の搬送波の周波数で十分に動作しない場合は、ＲＦＩＤの回路で自己発振して、無線信号に同期させるなどの方法でクロックを生成する。なお、ＲＦＩＤの回路で自己発振する場合、発振回路の電源はＲＦＩＤで生成された電源電位である。そこで、電源電位が変化しないようにレギュレータ回路が用いられ、電源電位を任意の電位に変換している。
【０００７】
ところで、クロックで同期した論理回路はクロックの電位が変化するときに、一斉に論理回路内の状態が変化するので電源電位の変化を起こし易い。本明細書において、電源ノイズとは回路動作によって回路に電源を供給する電源電位が変化することを言う。レギュレータ回路の出力を電源電位とする回路の消費電力が大きければ、レギュレータ回路は電源ノイズを抑えるために大きな電力を変化させなければならず、レギュレータ回路の設計はさらに難しさを要する。
【０００８】
上記問題を鑑み、本発明ではクロック生成回路等の任意の安定な電源電位が必要な回路に安定した電源を供給しつつ、なおかつ設計が容易なレギュレータ回路を搭載したＲＦＩＤ等の半導体装置を提供することを課題とする。
【課題を解決するための手段】
【０００９】
半導体装置を構成する回路を任意の安定な電源電位が必要か否かによって分類し、任意の安定な電源電位が必要な回路を第１の回路とし、前記第１の回路以外の回路を第２の回路とする。アンテナより受信した無線信号からアンテナ及び整流回路を用いて生成された電源電位を前記第１の回路にはレギュレータを介して供給する。すなわち、レギュレータ回路の出力を少なくとも任意の安定な電源電位が必要な第１の回路に電源電位として供給し、任意の電源電位が必要な回路以外の回路すなわち第２の回路には整流回路で生成した電源電位を供給することを特徴とする。
【００１０】
このような構成とすることで、従来のレギュレータ回路構成より小さいレイアウト面積で、なおかつ容易にレギュレータ回路を設計することができる。また、レギュレータ回路内の消費電力を小さくすることができる。
【００１１】
本発明の一は、信号を送受信するアンテナと、整流回路と、レギュレータ回路と、第１の回路と、前記第１の回路と信号を授受する第２の回路とを有し、前記第１の回路は、任意の安定な電位を必要とする回路であり、前記アンテナ及び前記整流回路で生成された電源電位は、前記第１の回路及び前記第２の回路に供給され、前記第１の回路には、前記レギュレータ回路を介して前記電源電位が供給されることを特徴とする半導体装置である。
【００１２】
本発明の一は、信号を送受信するアンテナと、整流回路と、第１のレギュレータ回路と、第２のレギュレータ回路と、第１の回路と、前記第１の回路と信号を授受する第２の回路とを有し、前記第１の回路は、任意の安定な電位を必要とする回路であり、前記第１の回路には、前記第１のレギュレータ回路を介して前記アンテナ及び前記整流回路で生成された電源電位が供給され、前記第２の回路には、前記第２のレギュレータ回路を介して前記アンテナ及び前記整流回路で生成された電源電位が供給されることを特徴とする半導体装置である。
【００１３】
なお、前記第１のレギュレータ回路と前記第２のレギュレータ回路は同じ回路構成であっても異なる回路構成であってもよい。また、回路構成が同じである場合に前記第１のレギュレータ回路と前記第２のレギュレータ回路を構成する素子のサイズは同じであっても異なっても良い。たとえ、回路構成や素子サイズが同じであっても、負荷を異ならせることで従来よりレギュレータ回路の設計を容易にすることができる。この場合、前記第２のレギュレータ回路より前記第１のレギュレータ回路の安定度を良く設計することとする。
【００１４】
本発明の一は、信号を送受信するアンテナと、整流回路と、レギュレータ回路と、電圧リミッタ回路と、第１の回路と、前記第１の回路と信号を授受する第２の回路とを有し、前記第１の回路は、任意の安定な電位を必要とする回路であり、前記第１の回路には、前記レギュレータ回路を介して前記アンテナ及び前記整流回路で生成された電源電位が供給され、前記第２の回路には、前記電圧リミッタ回路を介して前記アンテナ及び前記整流回路で生成された電源電位が供給されることを特徴とする半導体装置である。
【００１５】
上記構成において、前記第１の回路はクロック生成回路が挙げられるが、これに限られない。例えば、センサーの電位をＡＤコンバータ回路で検出する場合、ＡＤコンバータ回路の電源電位の変動は正確なセンサーの電位の読み取りを妨げるため、前記ＡＤコンバータ回路は任意の安定な電源電位が必要な回路であり第１の回路と言える。このように、第１の回路は任意の安定な電源電位が必要な回路である。また、第２の回路とは、例えば無線信号を解釈し応答するための論理回路である。
【００１６】
前記第１の回路と前記第２の回路との信号の授受は、レベルシフタ回路を介して行われていても良い。
【００１７】
また、ＲＦＩＤは書き換え可能な内蔵ＲＯＭを持っていても良い。なお、内蔵ＲＯＭにおいても、任意の電位が必要である回路は第１の回路に属し、当該第１の回路以外の回路は第２の回路に属する。
【００１８】
なお、ＲＦＩＤはアンテナで受信した信号から電源を作るだけではなく無線信号も取り出す。無線信号を取り出すようなアナログ回路において整流回路で作られた電源電位を使ってもよい。しかし、本発明では整流回路で作られた電位を電源として利用する回路、即ち第１の回路及び第２の回路は、一部の素子に限らず、多くの素子を対象とする方がより効果的である。
【００１９】
本明細書では、ＲＦＩＤで生成され、回路に供給される電位差において、低い方の電位を基準としてグランドと呼び、高い方の電位を基準に対する電源と呼ぶことにする。グランドは各回路で共通であると仮定し、電源について本発明を説明するが、逆に電位差の高い方を各回路共通の基準として本発明を適用してもよい。また、寄生抵抗によって電源線の電位は場所によって異なることがあるが、トランジスタや容量素子によって分離されていない電源線は１種類の電源とみなす。
【００２０】
また、本発明において、トランジスタは特に限定されない。非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるトランジスタ、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、ＺｎＯやａ−ＩｎＧａＺｎＯなどの化合物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ等を適用することができる。また、トランジスタが配置されている基板の種類についても特に限定されず、例えば、単結晶基板、ＳＯＩ基板、ガラス基板、プラスチック基板等を用いることができる。
【００２１】
なお、上記において、レギュレータ回路が有する２種類の機能を利用している。第１の機能は任意の電位を出力することであり、第２の機能は出力電位を安定化することである。ＲＦＩＤにおける電源電位の変動のうち、第１の変動をＲＦＩＤとリーダ／ライタの位置関係や無線信号によってリーダ／ライタから供給される電力が変動することに起因する電源電位の変動とし、第２の変動をＲＦＩＤが有する回路等で発生する電源ノイズとする。上記構成のように第１の回路と第２の回路に分けることにより、第１の回路に電源を供給する第１のレギュレータ回路では第１の変動を抑えるために第１の機能を用い、第１の回路で発生した電源ノイズすなわち第２の変動を抑えるために第２の機能を用いる。
【００２２】
また、第１の回路と第２の回路に分けることにより、第２の回路で発生した第２の変動に対して第１のレギュレータ回路の設計では第２の機能を考慮する必要はない。よって、第１のレギュレータ回路の設計は、容易なものとなる。
【００２３】
また、第２の回路の電源電位は第１の回路に比べ電源電位の安定性を有する必要はないため、第１の変動があってもよく、第２のレギュレータ回路はあってもなくても良い。
【００２４】
そのため、第２のレギュレータ回路においても、第１の変動を抑えるために第１の機能、及び第２の回路で発生した第２の変動を抑えるために第２の機能を利用しているが、その設計は第１のレギュレータ回路よりも複雑な設計をする必要が無い。すなわち第２のレギュレータ回路は第１のレギュレータ回路と比べてトランジスタのサイズを小さくしたり、レイアウト面積を小さくしたりできる。また、レギュレータ回路内の消費電力を下げることができる。
【発明の効果】
【００２５】
本発明を用いることにより、レイアウト面積が小さい、設計が容易なレギュレータ回路を有するＲＦＩＤ、無線チップ等の半導体装置を提供することができる。また、半導体装置内で発生したノイズが回路動作に与える影響を低減することができ、信頼性の高い半導体装置とすることができる。
【発明を実施するための最良の形態】
【００２６】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２７】
（実施の形態１）
図１に本発明のＲＦＩＤの構成をブロック図で示す。
【００２８】
図１に示すＲＦＩＤは、アンテナ１０１と、整流回路１０２と、レギュレータ回路１０３と、第１の回路１０４と、レベルシフタ回路１０５と、第２の回路１０６とを有する。アンテナ１０１及び整流回路１０２は、第１の回路１０４と第２の回路１０６に要する電源電位を、アンテナ１０１より受信するリーダ／ライタからの電波または電磁波、即ち無線信号（通信信号とも言う）から生成する。実際には、アンテナ１０１から信号を抽出し、第２の回路１０６で処理し、第２の回路１０６で処理した結果をアンテナ１０１からリーダ／ライタに送信する。
【００２９】
第１の回路１０４はクロック生成回路のように任意の安定な電源電位が必要な回路であり、第２の回路１０６は任意の安定な電源電位が必要な回路以外の回路、即ち第１の回路１０４以外の回路を示す。第２の回路１０６は、例えば無線信号を解釈し応答するための論理回路である。例えば、第２の回路が有するトランジスタが、１Ｖから１０Ｖ程度でも破壊せずに動作するのであれば、第２の回路の電源電位は１Ｖから１０Ｖ程度までの電源電位で構わない。
【００３０】
次に、ＲＦＩＤの動作と共に第１の回路１０４及び第２の回路１０６の具体例について図３を用いて説明する。ただし、第１の回路及び第２の回路は、これに限定されない。
【００３１】
ＲＦＩＤ３００は、アンテナ回路３０１によって受信された通信信号が信号処理回路３０２における復調回路３０５に入力される。通常、通信信号は１３．５６ＭＨｚ、９１５ＭＨｚなどの搬送波をＡＳＫ変調、ＰＳＫ変調などの処理をおこなって送られてくる。図３においては、通信信号として搬送波が９１５ＭＨｚの例について示す。図３において、信号を処理するためには基準となるクロック信号が必要であり、ここでは通信信号からクロックを生成する。クロック生成回路３０６は内部に発振回路を有し、発振信号を通信信号に同期させ、クロックとして論理回路３０７に供給する。また、変調された通信信号は復調回路３０５で復調される。復調後の信号も論理回路３０７に送られ解析される。論理回路３０７で解析された信号はメモリコントロール回路３０８に送られ、それに基づき、メモリコントロール回路３０８はメモリ回路３０９を制御し、メモリ回路３０９に記憶されたデータを取り出し、論理回路３１０に送る。論理回路３１０に送られた信号は論理回路３１０でエンコード処理されたのちアンプ３１１で増幅され、その信号によって変調回路３１２は搬送波に変調をかける。一方、整流回路３０３に入った搬送波は整流された後、本発明の電源構成に従って電源電位として復調回路３０５、クロック生成回路３０６、論理回路３０７、メモリコントロール回路３０８、メモリ回路３０９、論理回路３１０、アンプ３１１、変調回路３１２などに供給される。このようにしてＲＦＩＤ３００は動作する。
【００３２】
なお、通信信号より生成された電源電位が供給される復調回路３０５、論理回路３０７、メモリコントロール回路３０８、メモリ回路３０９、論理回路３１０、アンプ３１１、変調回路３１２等は無線信号を解釈し応答するための回路であり、任意の安定な電源電位が必要な回路以外の回路、即ち第２の回路に相当する。なお、論理回路は、クロック周波数と回路を構成するトランジスタの特性にもよるが、最低電源電位が１Ｖ程度から最高電源電位はトランジスタが破壊しなければ１０Ｖ程度でも動作する。
【００３３】
一方、信号を処理するために必要となるクロックを生成するクロック生成回路３０６は供給される電源電位によりクロック周波数が変化してしまうため、任意の安定な電源電位が必要な回路、即ち第１の回路に相当する。上述のようにこのような第１の回路には、アンテナ回路３０１より受信された通信信号より整流回路３０３及びレギュレータ回路を介して生成された安定な電源電位がクロック生成回路に供給される。
【００３４】
なお、第１の回路はクロック生成回路に限られない。例えば、センサーの電位をＡＤコンバータ回路で検出する場合、ＡＤコンバータ回路の電源電位の変動は正確なセンサーの電位の読み取りを妨げるため、前記ＡＤコンバータ回路は任意の安定な電源電位が必要な回路、即ち第１の回路と言える。このように、第１の回路は任意の安定な電源電位が必要な回路を指す。
【００３５】
レベルシフタ回路１０５は第１の回路１０４と第２の回路１０６に入力される電源電位が異なる場合に第１の回路１０４から出力された信号を第２の回路１０６で受け取ることが出来るように信号振幅を変更したり、逆に第２の回路１０６から出力された信号を第１の回路１０４で受け取ることが出来るように信号振幅を変更したりする。両者の電源電位の差によっては、レベルシフタ回路１０５は省略可能な場合もある。
【００３６】
なお、レベルシフタ回路１０５は、レベルコンバータ回路、レベル変換回路とも言う。本発明においてレベルシフタ回路１０５には一般に知られている専用回路を用いれば良い。また、場合によっては、ＮＭＯＳ回路のインバータのようにＮ型トランジスタと抵抗だけで構成することもできる。もちろん、Ｐ型についても同様にＰ型トランジスタと抵抗でレベルシフタ回路を構成することができる。また、第１の回路１０４と、第２の回路１０６の電源電位の差によっては、ＣＭＯＳ回路の場合Ｎ型とＰ型の特性のバランスを考慮すればレベルシフタ回路１０５をインバータ回路でも構成できる。すなわち、第１の回路１０４または第２の回路１０６が有する論理回路を構成する、インバータ回路やＮＡＮＤ回路でもレベルシフタ回路と同様の機能を成し得るため、特に専用のレベルシフタ回路を用いなくても第１の回路１０４と、第２の回路１０６の間で信号をやり取りすることもできる。
【００３７】
なお、図１において、線１０７は電源電位が整流回路１０２からレギュレータ回路１０３を介して第１の回路１０４に供給され、線１０８は電源電位が整流回路１０２から第２の回路１０６に供給されることを示す。また、線１０９と線１１０は第１の回路１０４と第２の回路１０６の間でやり取りされる信号と、信号振幅を変更するためのレベルシフタ回路１０５へ電源電位が供給されることを示す。レベルシフタ回路１０５の電源は、レベルシフタ回路１０５の回路構成によって第１の回路１０４に供給される同様の電源電位と第２の回路１０６に供給される同様の電源電位の両方もしくはいずれか一方を使うことができる。そのため、レベルシフタ回路１０５は第１の回路１０４及び第２の回路１０６の両方もしくはいずれか一方に含まれるが、図１においては信号振幅を変更する必要があることを強調して示すため、第１の回路１０４及び第２の回路１０６とは別に表した。
【００３８】
また、レギュレータ回路１０３が出力する電源電位は第２の回路１０６の電源としては使用されないため、第２の回路１０６で消費される電力や第２の回路１０６で発生する電源ノイズはレギュレータ回路１０３の出力側の設計においては考慮する必要は無い。第２の回路１０６はレギュレータ回路１０３の入力側には影響するので全く考慮する必要が無いわけではないが、レギュレータ回路を介して第２の回路１０６へも電源電位を供給していた従来の場合に比べレギュレータ回路１０３の設計ははるかに容易になる。
【００３９】
なお、レギュレータ回路１０３の入力端子と第２の回路１０６の電源端子を分けるために整流回路１０２を複数にしてそれぞれの電源電位としてもよい。また、アンテナを複数設けても良く、このような構成とすることで、第１の回路１０４及び第２の回路１０６に供給する電源電位をそれぞれ異なるアンテナ及び整流回路を用いて独立に生成することも出来る。
【００４０】
次に、レギュレータ回路１０３の一構成例を図４に示す。図４に示すレギュレータ回路は抵抗４０２、ツェナーダイオード４０３、オペアンプ４０４、抵抗４０６、抵抗４０７、トランジスタ４０８とを有する。なお、ここではトランジスタ４０８は、Ｐ型トランジスタを用いて場合について説明する。
【００４１】
図１における整流回路１０２で生成された電源電位はレギュレータ回路の端子４０１に供給される。抵抗４０２は電流源の役割を持ち、ツェナーダイオード４０３で基準となる電位を生成する。得られた基準電位はオペアンプ４０４の反転入力端子に入力される。なお、ツェナーダイオード４０３を用いない場合には電源電位に依存しない基準となる電位を生成するためにトランジスタのしきい値電圧を用いた回路などで電位を生成すれば良い。また、端子４０５はレギュレータ回路の出力端子であり、抵抗４０６と抵抗４０７を用いて出力電位を分圧して、オペアンプ４０４の非反転入力端子へ入力される。また、オペアンプ４０４の出力端子はＰ型トランジスタ４０８のゲート端子へ接続され、端子４０１から端子４０５へ流れる電流を制御する。なお、トランジスタ４０８はＮ型であっても良く、その場合、オペアンプ４０４の反転入力端子と非反転端子は逆に接続される。
【００４２】
レギュレータ回路において、端子４０５を電源電位とする回路の消費電流が増え、端子４０５の電位が下がると、オペアンプ４０４の非反転入力端子の電位が下がる。オペアンプ４０４の非反転入力端子の電位が下がると、オペアンプ４０４の出力端子の電位も下がり、トランジスタ４０８を介して端子４０１から端子４０５へ流れる電流が増える。このようにレギュレータ回路は、端子４０５の電位が下がると、端子４０１から端子４０５へ流れる電流が増え、下がった端子４０５の電位を元に戻すというフィードバック回路になっている。
【００４３】
本発明では、レギュレータ回路の出力端子から得られる電源電位を第１の回路１０４のみに供給するため、第２の回路にも供給していた従来に比べ、端子４０５の電位を電源電位とする回路の消費電流が小さくなる。そのため、トランジスタ４０８を介して端子４０１から端子４０５へ流れる電流値を小さくすることができる。よって、レギュレータ回路の設計を容易にすることが可能となる。なお、トランジスタ４０８の発熱も抑制することができる。
【００４４】
また、本発明においては第１の回路１０４において電源ノイズが発生しにくい。即ちレギュレータ回路の出力端子４０５を電源とする回路が従来の構成より少ない。従って電源ノイズによる瞬間的な電源変動を抑制するために端子４０１から端子４０５へ流す電流は瞬間的に大きく出来るような回路にする必要がない。たとえ、発生したとしても端子４０１から端子４０５へ流す電流を瞬間的に大きくする量は従来の電流差より小さくてよい。よって、レギュレータ回路の回路構成を複雑にしたり、トランジスタ４０８のチャネル幅を大きくする必要がなく、レギュレータ回路をさらに小さいものとすることができる。
【００４５】
なお、本発明においてレギュレータ回路は上記に限らず、リニア・レギュレータ、シリーズ・レギュレータ、シャント・レギュレータ、スイッチング・レギュレータと呼ばれる回路構成や一般に知られている回路構成等を用いることができる。なかでも、従来のレギュレータ回路構成よりレイアウト面積が小さく、レギュレータ回路内の消費電力が小さい回路構成を選択することができる。
【００４６】
任意の安定な電源電位が必要な第１の回路１０４に含まれるクロック生成回路はクロックが他の信号より論理反転が多い。論理反転とは任意のしきい値より信号電位が高い状態から任意のしきい値より信号電位が低い状態に変化、または逆に低い状態から高い状態に変化することである。クロック生成回路にＣＭＯＳ回路を用いた場合、変化時に消費電流が大きくなることから、クロック生成回路は同じ素子数で構成される他の論理回路より消費電流が大きいことが多い。一方、図１の構成において整流回路１０２が出力する電源電位と、整流回路１０２の出力をレギュレータ回路１０３に入力してレギュレータ回路１０３から出力された電源電位では、レギュレータ回路１０３を介した電源電位の方が一般に低い電位になる。すなわち、クロック生成回路は他の論理回路より動作周波数が高いが、電源電位は低い。消費電力を下げるためには回路全体の電源電位を下げることが望ましい。しかし、回路全体の電源電位を下げられない場合は回路の一部の電源電位を下げることで少しでも消費電力を下げる。回路の一部の電源電位を下げる場合、同じ素子数から構成される回路ならば、動作周波数が高い回路の電源電位を下げることは効率が良い。従って、本発明の図１の構成においてクロック生成回路が第１の回路に含まれることは消費電力を下げるために効率が良い。
【００４７】
なお、本発明は消費電力を下げるための多電源回路や特定回路のための昇圧回路による多電源とは異なり、電源電位に差をつけることが目的ではない。むしろ第１の回路１０４と第２の回路１０６とで電源電位の電位差が無ければ、上述したように第１の回路１０４と第２の回路１０６との間をやりとりする信号にレベルシフタ回路を設ける必要が無く、レベルシフタ回路１０５における電力消費、レイアウト面積や信号遅延が無いという効果があり、望ましい。
【００４８】
以上のように、第１の回路１０４のみに電源を供給する第１のレギュレータ回路１０３の負荷は、第１の回路１０４及び第２の回路１０６の両方に電源電位を供給する従来のレギュレータ回路の負荷より小さい。レギュレータ回路１０３の負荷が小さければ、レギュレータ回路１０３の設計は容易になる。また、出力の電位変動を抑えるために変化させる電力は小さくてよいので、トランジスタのサイズを小さくしたり、回路構成を変更したりしてレイアウト面積を縮小することが出来る。さらに、第２の回路１０６で発生した電源ノイズは第１の回路１０４の電源電位に影響を与えにくい。従来の回路構成では第１の回路１０４と第２の回路１０６に相当する回路は電源を共有していたため、第２の回路１０６に相当する回路で発生した電源ノイズが第１の回路１０４に相当する回路の電源電位を下げ、回路動作に悪影響を与える可能性があった。本発明においても第１の回路で電源ノイズが発生すれば回路動作に悪影響を与える可能性は必ずしもないとは言い難いが、慎重に設計するのは前記第１の回路だけでよいし、前記第１の回路の電源電位を供給するレギュレータ回路は負荷が小さくなった分だけ第１の回路における電源ノイズが起こりにくくなるように設計することが出来る。また、レギュレータ回路内での消費電力を削減したりすることも可能になる。逆に、レイアウト面積やレギュレータ回路内での消費電力を維持したまま、レギュレータ回路の出力電位をさらに安定化させることも出来る。
【００４９】
また、第２の回路１０６にレギュレータ回路を使用せずに整流回路１０２で生成した電源電位をそのまま用いることにより、該レギュレータ回路が占有するはずであったレイアウト面積を削減したり、該レギュレータ回路内で消費するはずだった電力を削減したりできる。
【００５０】
以上のことから、レイアウト面積が小さい、設計が容易なレギュレータ回路を有する半導体装置を提供することができる。
【００５１】
（実施の形態２）
本実施の形態では、実施の形態１とは別の形態を示す構成について図２を用いて説明する。なお、図２に示すＲＦＩＤは図１に示したＲＦＩＤにレギュレータ回路２０１を追加した構成であり、アンテナ１０１と、整流回路１０２と、レギュレータ回路１０３と、第１の回路１０４と、レベルシフタ回路１０５と、第２の回路１０６と、レギュレータ回路２０１を有する。なお、図１と同様のものについては同じ符号を用い、その説明は省略する。また、レギュレータ回路１０３とレギュレータ回路２０１を区別するため、それぞれ第１のレギュレータ回路、第２のレギュレータ回路と記す。
【００５２】
図２において、レギュレータ回路２０１により、第２の回路１０６の電源電位が高くなりすぎることを防ぐ。第２の回路１０６の電源電位が高すぎる状態とは、第２の回路１０６を構成するトランジスタが破壊するような電圧がかかる状態、またはレベルシフタ回路１０５で信号振幅を変更できなくなるほど第１の回路１０４と第２の回路１０６の電源電位の差が大きくなる状態を指す。よって、第２のレギュレータ回路２０１を追加することでより信頼性の高いＲＦＩＤを得ることが可能となる。
【００５３】
第２のレギュレータ回路２０１の出力電位は定まっていたほうが好ましいが、レギュレータ回路２０１が目的とする出力電位は、第１のレギュレータ回路１０３の出力電位と異なり、定まっている必要は無い。そのため、前記第２のレギュレータ回路２０１は、第１のレギュレータ回路１０３と同じ電源電位を供給することを目的とする回路でもよいし、異なる電源電位を供給する回路であっても良い。このように、第２のレギュレータ回路２０１は第１のレギュレータ回路１０３ほどの機能を必要としない。例えば、第１の回路１０４に発振回路が含まれ、発振回路の発振周波数が電源電位に依存し、１０ＭＨｚ±１ＭＨｚで発振するために２Ｖ±０．２Ｖの電源が必要だとする場合、１０ＭＨｚ±１ＭＨｚの発振を得るためには第１のレギュレータ回路１０３の出力電位は２Ｖ±０．２Ｖでなければならない。一方、第２のレギュレータ回路２０１の出力電位はばらつきが±１０％以内で良いとすれば、２Ｖ±０．２Ｖに限らず３Ｖ±０．３Ｖでも４Ｖ±０．４Ｖでもよい。また、第１のレギュレータ回路１０３が出力する電源電位の変動を例えば５％以内とするとき、前記第２のレギュレータ回路２０１が出力する電源電位の変動は１０％以内とするように第１のレギュレータ回路１０３ほどの安定性がなくても良い。よって、第２のレギュレータ回路２０１は、第１のレギュレータ回路１０３に比べ、レギュレータ回路が有するトランジスタを小さくすることで、レイアウト面積を小さく、容易な設計で作製することができる。また、レギュレータ回路内の消費電力も小さい。
【００５４】
また、製造工程でデバイスにばらつきがあるなかで、例えば第１のレギュレータ回路１０３の出力電圧は任意の安定な値とするために、複雑な補正回路を追加したり、後工程でデバイスの特性に合わせてレーザーで配線を切断するなどの補正を加えられるようにレイアウトしておいたりする場合があるが、第２のレギュレータ回路２０１ではこのような複雑な補正回路や切断用のレイアウトが必要ない。よって、第２の回路１０６に第２のレギュレータ回路２０１で生成した電源電位を用いる場合、第２のレギュレータ回路２０１は第１のレギュレータ回路１０３ほどの機能を必要しないため、第１のレギュレータ回路１０３と比べレイアウト面積を縮小したり、レギュレータ回路内での消費電力を削減したりするなど、設計を容易にすることも出来る。
【００５５】
よって、レイアウト面積が小さい、設計が容易なレギュレータ回路を有する半導体装置を提供することができる。
【００５６】
なお、第２のレギュレータ回路２０１は、電圧リミッタ回路で置き換えてもよい。電圧リミッタ回路は電源電位が任意の値を超えたら電源からグランドへ流れる電流が変化することで電源電位を制限する回路である。例えば、ショットキー・バリア型、ＰＩＮ型、ＰＮ型などのダイオードの他、ダイオード接続されているトランジスタを利用することができる。
【００５７】
また、本実施形態は本明細書中の他の実施の形態の記載と適宜組み合わせることができる。
【００５８】
（実施の形態３）
本実施の形態では、上記実施の形態で示したＲＦＩＤ等の半導体装置の作製方法の一例に関して、部分断面図を用いて説明する。
【００５９】
まず、図５（Ａ）に示すように、基板５０１の一表面に絶縁膜５０２を介して剥離層５０３を形成し、続けて下地膜として機能する絶縁膜５０４と半導体膜５０５（例えば、非晶質珪素を含む膜）を積層して形成する。なお、絶縁膜５０２、剥離層５０３、絶縁膜５０４および半導体膜５０５は、連続して形成することができる。
【００６０】
なお、基板５０１は、ガラス基板、石英基板、金属基板（例えばステンレス基板など）、セラミック基板、Ｓｉ基板等の半導体基板から選択されるものである。他にもプラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリルなどの基板を選択することもできる。なお、本工程では、剥離層５０３は、絶縁膜５０２を介して基板５０１の全面に設けているが、必要に応じて、基板５０１の全面に剥離層を設けた後に、フォトリソグラフィ法により選択的に設けてもよい。
【００６１】
また、絶縁膜５０２、絶縁膜５０４は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、絶縁膜５０２、５０４を２層構造とする場合、第１層目の絶縁膜として窒化酸化シリコン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。絶縁膜５０２は、基板５０１から剥離層５０３又はその上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能し、絶縁膜５０４は基板５０１、剥離層５０３からその上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能する。このように、ブロッキング層として機能する絶縁膜５０２、５０４を形成することによって、基板５０１からＮａなどのアルカリ金属やアルカリ土類金属が、剥離層５０３から剥離層に含まれる不純物元素がこの上に形成する素子に悪影響を与えることを防ぐことができる。なお、基板５０１として石英を用いるような場合には絶縁膜５０２、５０４を省略してもよい。
【００６２】
また、剥離層５０３は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または当該元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気下またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気下またはＮ２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設けることができる。例えば、金属膜としてスパッタ法やＣＶＤ法等によりタングステン膜を設けた場合、タングステン膜にプラズマ処理を行うことによって、タングステン膜表面にタングステン酸化物からなる金属酸化膜を形成することができる。また、この場合、タングステンの酸化物は、ＷＯｘで表され、Ｘは２〜３であり、Ｘが２の場合（ＷＯ２）、Ｘが２．５の場合（Ｗ２Ｏ５）、Ｘが２．７５の場合（Ｗ４Ｏ１１）、Ｘが３の場合（ＷＯ３）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めるとよい。他にも、例えば、金属膜（例えば、タングステン）を形成した後に、当該金属膜上にスパッタ法で酸化珪素（ＳｉＯ２）等の絶縁膜を設けると共に、金属膜上に金属酸化物（例えば、タングステン上にタングステン酸化物）を形成してもよい。また、プラズマ処理として、例えば上述した高密度プラズマ処理を行ってもよい。また、金属酸化膜の他にも、金属窒化物や金属酸化窒化物を用いてもよい。この場合、金属膜に窒素雰囲気下または窒素と酸素雰囲気下でプラズマ処理や加熱処理を行えばよい。
【００６３】
また、半導体膜５０５は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。
【００６４】
次に、半導体膜５０５にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により半導体膜５０５の結晶化を行ってもよい。その後、図５（Ｂ）に示すように、得られた半導体膜を所望の形状にエッチングして、結晶化した半導体膜５０５ａ〜５０５ｆを形成し、当該半導体膜５０５ａ〜５０５ｆを覆うようにゲート絶縁膜５０６を形成する。
【００６５】
なお、ゲート絶縁膜５０６は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、ゲート絶縁膜５０６を２層構造とする場合、第１層目の絶縁膜として酸化窒化シリコン膜を形成し、第２層目の絶縁膜として窒化酸化シリコン膜を形成するとよい。また、第１層目の絶縁膜として酸化シリコン膜を形成し、第２層目の絶縁膜として窒化シリコン膜を形成してもよい。
【００６６】
半導体膜５０５ａ〜５０５ｆの作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、レーザー光を照射し、フォトリソグラフィ法を用いることよって結晶化された半導体膜５０５ａ〜５０５ｆを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
【００６７】
なお、結晶化に用いるレーザー発振器としては、連続発振型のレーザービーム（ＣＷレーザービーム）やパルス発振型のレーザービーム（パルスレーザービーム）を用いることができる。ここで用いることができるレーザービームは、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなどの気体レーザー、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いることができる。このようなレーザービームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのパワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザー、またはＴｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
【００６８】
また、ゲート絶縁膜５０６は、半導体膜５０５ａ〜５０５ｆに対し前述の高密度プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
【００６９】
このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
【００７０】
なお、ゲート絶縁膜５０６は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それにプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。
【００７１】
また、半導体膜に対し、連続発振レーザー若しくは１０ＭＨｚ以上の周波数で発振するレーザービームを照射しながら一方向に走査して結晶化させて得られた半導体膜５０５ａ〜５０５ｆは、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、上記ゲート絶縁層を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を得ることができる。
【００７２】
次に、ゲート絶縁膜５０６上に、第１の導電膜と第２の導電膜とを積層して形成する。ここでは、第１の導電膜は、ＣＶＤ法やスパッタリング法等により、２０〜１００ｎｍの厚さで形成する。第２の導電膜は、１００〜４００ｎｍの厚さで形成する。第１の導電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【００７３】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、半導体膜５０５ａ〜５０５ｆの上方にゲート電極５０７を形成する。ここでは、ゲート電極５０７として、第１の導電膜５０７ａと第２の導電膜５０７ｂの積層構造で設けた例を示している。
【００７４】
次に、図５（Ｃ）に示すように、ゲート電極５０７をマスクとして半導体膜５０５ａ〜５０５ｆに、イオンドープ法またはイオン注入法により、ｎ型を付与する不純物元素を低濃度に添加し、その後、フォトリソグラフィ法によりレジストからなるマスクを選択的に形成して、ｐ型を付与する不純物元素を高濃度に添加する。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように半導体膜５０５ａ〜５０５ｆに選択的に導入し、ｎ型を示す不純物領域５０８を形成する。また、ｐ型を付与する不純物元素としてボロン（Ｂ）を用い、１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように選択的に半導体膜５０５ｃ、５０５ｅに導入し、ｐ型を示す不純物領域５０９を形成する。
【００７５】
続いて、ゲート絶縁膜５０６とゲート電極５０７を覆うように、絶縁膜を形成する。絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、珪素、珪素の酸化物又は珪素の窒化物等の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極５０７の側面に接する絶縁膜５１０（サイドウォールともよばれる）を形成する。絶縁膜５１０は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
【００７６】
続いて、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極５０７および絶縁膜５１０をマスクとして用いて、半導体膜５０５ａ、５０５ｂ、５０５ｄ、５０５ｆにｎ型を付与する不純物元素を高濃度に添加して、ｎ型を示す不純物領域５１１を形成する。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように半導体膜５０５ａ、５０５ｂ、５０５ｄ、５０５ｆに選択的に導入し、不純物領域５０８より高濃度のｎ型を示す不純物領域５１１を形成する。
【００７７】
以上の工程により、図５（Ｄ）に示すように、ｎチャネル型薄膜トランジスタ５００ａ、５００ｂ、５００ｄ、５００ｆとｐチャネル型薄膜トランジスタ５００ｃ、５００ｅが形成される。なお、これら薄膜トランジスタ５００ａ〜５００ｆは、本発明のＲＦＩＤ等の半導体装置を構成する薄膜トランジスタである。
【００７８】
なお、ｎチャネル型薄膜トランジスタ５００ａは、ゲート電極５０７と重なる半導体膜５０５ａの領域にチャネル形成領域が形成され、ゲート電極５０７及び絶縁膜５１０と重ならない領域にソース領域又はドレイン領域を形成する不純物領域５１１が形成され、絶縁膜５１０と重なる領域であってチャネル形成領域と不純物領域５１１の間に低濃度不純物領域（ＬＤＤ領域）が形成されている。また、ｎチャネル型薄膜トランジスタ５００ｂ、５００ｄ、５００ｆも同様にチャネル形成領域、低濃度不純物領域及び不純物領域５１１が形成されている。
【００７９】
また、ｐチャネル型薄膜トランジスタ５００ｃは、ゲート電極５０７と重なる半導体膜５０５ｃの領域にチャネル形成領域が形成され、ゲート電極５０７と重ならない領域にソース領域又はドレイン領域を形成する不純物領域５０９が形成されている。また、ｐチャネル型薄膜トランジスタ５００ｅも同様にチャネル形成領域及び不純物領域５０９が形成されている。なお、ここでは、ｐチャネル型薄膜トランジスタ５００ｃ、５００ｅには、ＬＤＤ領域を設けていないが、ｐチャネル型薄膜トランジスタにＬＤＤ領域を設けてもよいし、ｎチャネル型薄膜トランジスタにＬＤＤ領域を設けない構成としてもよい。
【００８０】
次に、図６（Ａ）に示すように、半導体膜５０５ａ〜５０５ｆ、ゲート電極５０７等を覆うように、絶縁膜を単層または積層して形成し、当該絶縁膜上に薄膜トランジスタ５００ａ〜５００ｆのソース領域又はドレイン領域を形成する不純物領域５０９、５１１と電気的に接続する導電膜５１３を形成する。絶縁膜は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。ここでは、当該絶縁膜を２層で設け、１層目の絶縁膜５１２ａとして窒化酸化珪素膜で形成し、２層目の絶縁膜５１２ｂとして酸化窒化珪素膜で形成する。また、導電膜５１３は、薄膜トランジスタ５００ａ〜５００ｆのソース電極又はドレイン電極を形成する。
【００８１】
なお、絶縁膜５１２ａ、５１２ｂを形成する前、または絶縁膜５１２ａ、５１２ｂのうちの１つまたは複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを適用するとよい。
【００８２】
また、導電膜５１３は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜５１３は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜５１３を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、半導体膜と良好なコンタクトをとることができる。
【００８３】
次に、導電膜５１３を覆うように、絶縁膜５１４を形成し、当該絶縁膜５１４上に、薄膜トランジスタのソース電極又はドレイン電極を形成する導電膜５１３と電気的に接続する導電膜５１５を形成する。なお、図６（Ｂ）では、薄膜トランジスタ５００ａのソース電極又はドレイン電極を形成する導電膜５１３と電気的に接続された導電膜５１５が図示されている。導電膜５１５は、上述した導電膜５１３で示したいずれかの材料を用いて形成することができる。
【００８４】
続いて、図６（Ｂ）に示すように、導電膜５１５にアンテナとして機能する導電膜５１６が電気的に接続されるように形成する。
【００８５】
なお、絶縁膜５１４は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、アリール基）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【００８６】
また、導電膜５１６は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【００８７】
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜５１６を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといった利点を有している。
【００８８】
次に、図６（Ｃ）に示すように、導電膜５１６を覆うように絶縁膜５１７を形成した後、薄膜トランジスタ５００ａ〜５００ｆ、導電膜５１６等を含む層（以下、「素子形成層５１８」と記す）を基板５０１から剥離する。ここでは、レーザー光（例えばＵＶ光）を照射することによって、薄膜トランジスタ５００ａ〜５００ｆを避けた領域に開口部を形成後、物理的な力を用いて基板５０１から素子形成層５１８を剥離することができる。また、基板５０１から素子形成層５１８を剥離する前に、形成した開口部にエッチング剤を導入して、剥離層５０３を選択的に除去してもよい。エッチング剤は、フッ化ハロゲンまたはハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ３）を使用する。そうすると、素子形成層５１８は、基板５０１から剥離された状態となる。なお、剥離層５０３は、全て除去せず一部分を残存させてもよい。こうすることによって、エッチング剤の消費量を抑え剥離層の除去に要する処理時間を短縮することが可能となる。また、剥離層５０３の除去を行った後にも、基板５０１上に素子形成層５１８を保持しておくことが可能となる。また、素子形成層５１８が剥離された基板５０１を再利用することによって、コストの削減をすることができる。
【００８９】
絶縁膜５１７は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。
【００９０】
本実施の形態では、図７（Ａ）に示すように、レーザー光の照射により素子形成層５１８に開口部を形成した後に、当該素子形成層５１８の一方の面（絶縁膜５１７の露出した面）に第１のシート材５１９を貼り合わせた後、基板５０１から素子形成層５１８を剥離する。
【００９１】
次に、図７（Ｂ）に示すように、素子形成層５１８の他方の面（剥離により露出した面）に、第２のシート材５２０を貼り合わせた後、加熱処理と加圧処理の一方又は両方を行って第２のシート材５２０を貼り合わせる。第１のシート材５１９、第２のシート材５２０として、ホットメルトフィルム等を用いることができる。
【００９２】
また、第１のシート材５１９、第２のシート材５２０として、静電気等を防止する帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能な材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側になるように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお、帯電防止可能な材料はフィルムの全面、あるいは一部に設けてあればよい。ここでの帯電防止可能な材料としては、金属、インジウムと錫の酸化物（ＩＴＯ：Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）、両性界面活性剤や陽イオン性界面活性剤や非イオン性界面活性剤等の界面活性剤を用いることができる。また、他にも帯電防止材料として、側鎖にカルボキシル基および４級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィルムに貼り付けたり、練り込んだり、塗布したりすることによって帯電防止フィルムとすることができる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。
【００９３】
以上の工程により、本発明の半導体装置を作製することができる。なお、本実施の形態では、アンテナを薄膜トランジスタと同じ基板上に形成している例について説明したが、本発明はこの構成に限定されない。薄膜トランジスタを有する層が形成される第１の基板と、アンテナとして機能する導電層が形成される第２の基板とを導電性粒子を含む樹脂により貼り合わせることで、薄膜トランジスタとアンテナとを電気的に接続してもよい。
【００９４】
また、アンテナの形状については、特に上記に限定されない。ＲＦＩＤ等の半導体装置を構成するアンテナ以外の回路を、例えば回路８０１とすると図８（Ａ）のように基板上の回路８０１の周りにアンテナ８０２を一面に配した構造を取っても良い。また、図８（Ｂ）のように基板上の回路８０１に接続されたコイル状のアンテナ８０２でもよい。また、図８（Ｃ）のように基板上の回路８０１に対して、高周波数の電磁波を受信するためのアンテナ８０２の形状をとってもよい。また、図８（Ｄ）のように基板上の回路８０１に対して、１８０度無指向性（どの方向からでも同じく受信可能）なアンテナ８０２での形状をとってもよい。また、図８（Ｅ）のように、基板上の回路８０１に対して、棒状に長く伸ばしたアンテナ８０２の形状をとってもよい。アンテナに必要な長さは受信に用いる周波数によって異なる。例えば周波数が２．４５ＧＨｚの場合は、半波長ダイポールアンテナを設けるなら約６０ｍｍ（１／２波長）、モノポールアンテナを設けるなら約３０ｍｍ（１／４波長）とすれば良い。
【００９５】
また、上記では基板上に薄膜トランジスタ等の素子を形成した後に剥離する工程を示したが、剥離を行わずそのまま製品としてもよい。また、ガラス基板上に薄膜トランジスタ等の素子を設けた後に、当該ガラス基板を素子が設けられた面と反対側から研磨することにより半導体装置の薄膜化、小型化を行うことができる。
【００９６】
なお、本実施の形態は、本明細書中の他の実施の形態の記載と組み合わせて実施することが可能である。
【００９７】
（実施の形態４）
本実施形態では、上記実施形態とは異なる本発明の半導体装置が有するトランジスタの作製方法について説明する。本発明の半導体装置におけるトランジスタは上記実施形態で説明した絶縁基板上の薄膜トランジスタの他、単結晶基板上のＭＯＳトランジスタで構成することもできる。
【００９８】
本実施形態では、ＲＦＩＤ等の半導体装置が有するトランジスタの作製方法の一例に関して、図９乃至図１１に示す部分断面図を用いて説明する。
【００９９】
まず、半導体基板９００に素子を分離した領域９０２、９０３（以下、領域９０２、９０３とも記す）を形成する（図９（Ａ）参照）。半導体基板９００に設けられた領域９０２、９０３は、それぞれ絶縁膜９０１（フィールド酸化膜ともいう）によって分離されている。なお、ここでは、半導体基板９００としてｎ型の導電型を有する単結晶Ｓｉ基板を用い、半導体基板９００の領域９０３にｐウェル９０４を設けた例を示している。
【０１００】
基板９００は、半導体基板であれば特に限定されず用いることができる。例えば、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
【０１０１】
素子分離領域９０２、９０３は、選択酸化法（ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法）又はトレンチ分離法等を適宜用いることができる。
【０１０２】
また、半導体基板９００の領域９０３に形成されたｐウェルは、半導体基板９００にｐ型の導電型を有する不純物元素を選択的に導入することによって形成することができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
【０１０３】
なお、本実施形態では、半導体基板９００としてｎ型の導電型を有する半導体基板を用いているため、領域９０２には不純物元素の導入を行っていないが、ｎ型を示す不純物元素を導入することにより領域９０２にｎウェルを形成してもよい。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。一方、ｐ型の導電型を有する半導体基板を用いる場合には、領域９０２にｎ型を示す不純物元素を導入してｎウェルを形成し、領域９０３には不純物元素の導入を行わない構成としてもよい。
【０１０４】
次に、図９（Ｂ）に示すように領域９０２、９０３を覆うように絶縁膜９０５、９０６をそれぞれ形成する。
【０１０５】
絶縁膜９０５、９０６は、例えば、熱処理を行い半導体基板９００に設けられた領域９０２、９０３の表面を酸化させることにより酸化珪素膜で形成することができる。また、熱酸化法により酸化珪素膜を形成した後に、窒化処理を行うことによって酸化珪素膜の表面を窒化させることにより、酸化珪素膜と酸素と窒素を有する膜（酸窒化珪素膜）との積層構造で形成してもよい。
【０１０６】
他にも、上述したように、プラズマ処理を用いて絶縁膜９０５、９０６を形成してもよい。例えば、半導体基板９００に設けられた領域９０２、９０３の表面に高密度プラズマ処理により酸化処理又は窒化処理を行うことにより、絶縁膜９０５、９０６として酸化珪素（ＳｉＯｘ）膜又は窒化珪素（ＳｉＮｘ）膜で形成することができる。また、高密度プラズマ処理により領域９０２、９０３の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、領域９０２、９０３の表面に接して酸化珪素膜が形成され、当該酸化珪素膜上に酸窒化珪素膜が形成され、絶縁膜９０５、９０６は酸化珪素膜と酸窒化珪素膜とが積層された膜となる。また、熱酸化法により領域９０２、９０３の表面に酸化珪素膜を形成した後に高密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。
【０１０７】
なお、絶縁膜９０５、９０６は、後に完成されるトランジスタにおいてゲート絶縁膜として機能する。
【０１０８】
次に、図９（Ｃ）に示すように領域９０２、９０３の上方に形成された絶縁膜９０５、９０６を覆うように導電膜を形成する。ここでは、導電膜として、導電膜９０７と導電膜９０８を順に積層して形成した例を示している。もちろん、導電膜は、単層又は３層以上の積層構造で形成してもよい。
【０１０９】
導電膜９０７、９０８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。
【０１１０】
ここでは、導電膜９０７として窒化タンタルを用いて形成し、その上に導電膜９０８としてタングステンを用いて積層構造で設ける。また、他にも、導電膜９０７として、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、導電膜９０８として、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を用いることができる。
【０１１１】
次に、積層して設けられた導電膜９０７、９０８を選択的にエッチングして除去することによって、領域９０２、９０３の上方の一部に導電膜９０７、９０８を残存させ、図１０（Ａ）に示すようにそれぞれゲート電極９０９、９１０を形成する。
【０１１２】
次に、領域９０２を覆うようにレジストマスク９１１を選択的に形成し、当該レジストマスク９１１、ゲート電極９１０をマスクとして領域９０３に不純物元素を導入することによって不純物領域を形成する（図１０（Ｂ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を用いる。
【０１１３】
不純物元素を導入することによって、図１０（Ｂ）に示すように領域９０３にソース領域又はドレイン領域を形成する不純物領域９１２とチャネル形成領域９１３が形成される。
【０１１４】
次に、図１０（Ｃ）に示すように領域９０３を覆うようにレジストマスク９１４を選択的に形成し、当該レジストマスク９１４、ゲート電極９０９をマスクとして領域９０２に不純物元素を導入することによって不純物領域を形成する。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、図１０（Ｃ）で領域９０３に導入した不純物元素と異なる導電型を有する不純物元素（例えば、ボロン（Ｂ））を導入する。その結果、領域９０２にソース領域又はドレイン領域を形成する不純物領域９１５とチャネル形成領域９１６が形成される。
【０１１５】
次に、図１６に示すように絶縁膜９０５、９０６、ゲート電極９０９、９１０を覆うように第２の絶縁膜９１７を形成し、当該第２の絶縁膜９１７上に領域９０２、９０３にそれぞれ形成された不純物領域９１２、９１５と電気的に接続する配線９１８を形成する。
【０１１６】
第２の絶縁膜９１７は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１１７】
配線９１８は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。配線９１８は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、配線９１８を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
【０１１８】
なお、トランジスタの構造は上記の構造に限定されるものではく、例えば、逆スタガ構造、フィンＦＥＴ構造等でも良い。なお、フィンＦＥＴ構造では、トランジスタサイズの微細化に伴う短チャネル効果を抑制することができる。
【０１１９】
また、本実施形態は本明細書中の他の実施の形態の記載と自由に組み合わせても良い。
【０１２０】
（実施の形態５）
本実施形態では、上記実施形態とは異なる本発明の半導体装置が有するトランジスタの作製方法について説明する。本発明の半導体装置におけるトランジスタは上記実施形態で説明した単結晶基板上のＭＯＳトランジスタとは異なる作製方法で設けられたＭＯＳトランジスタで構成することもできる。
【０１２１】
本実施形態では、ＲＦＩＤ等の半導体装置が有するトランジスタの作製方法の一例に関して、図１２乃至図１５に示す部分断面図を用いて説明する。
【０１２２】
まず、図１２（Ａ）に示すように基板１２００上に絶縁膜を形成する。ここでは、ｎ型の導電型を有する単結晶Ｓｉを基板１２００として用い、当該基板１２００上に絶縁膜１２０１と絶縁膜１２０２を形成する。例えば、基板１２００に熱処理を行うことにより絶縁膜１２０１として酸化珪素（ＳｉＯｘ）を形成し、当該絶縁膜１２０１上にＣＶＤ法を用いて窒化珪素（ＳｉＮｘ）を成膜する。
【０１２３】
また、基板１２００は、半導体基板であれば特に限定されず用いることができる。例えば、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ＩＭｐｌａｎｔｅｄ  ＯＸｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
【０１２４】
また、絶縁膜１２０２は、絶縁膜１２０１を形成した後に高密度プラズマ処理により当該絶縁膜１２０１を窒化することにより設けてもよい。なお、基板１２００上に設ける絶縁膜は単層又は３層以上の積層構造で設けてもよい。
【０１２５】
次に、図１２（Ｂ）に示すように絶縁膜１２０２上に選択的にレジストマスク１２０３のパターンを形成し、当該レジストマスク１２０３をマスクとして選択的にエッチングを行うことによって、基板１２００に選択的に凹部１２０４を形成する。基板１２００、絶縁膜１２０１、１２０２のエッチングとしては、プラズマを利用したドライエッチングにより行うことができる。
【０１２６】
次に、図１２（Ｃ）に示すようにレジストマスク１２０３のパターンを除去した後、基板１２００に形成された凹部１２０４を充填するように絶縁膜１２０５を形成する。
【０１２７】
絶縁膜１２０５は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。ここでは、絶縁膜１２０５として、常圧ＣＶＤ法または減圧ＣＶＤ法によりＴＥＯＳ（テトラエトキシシラン）ガスを用いて酸化珪素膜を形成する。
【０１２８】
次に、図１３（Ａ）に示すように研削処理、研磨処理又はＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）処理を行うことによって、基板１２００の表面を露出させる。ここでは、基板１２００の表面を露出させることにより、基板１２００の凹部１２０４に形成された絶縁膜１２０６間に領域１２０７、１２０８が設けられる。なお、絶縁膜１２０６は、基板１２００の表面に形成された絶縁膜１２０５が研削処理、研磨処理又はＣＭＰ処理により除去されることにより得られたものである。続いて、ｐ型の導電型を有する不純物元素を選択的に導入することによって、領域１２０８にｐウェル１２０９を形成する。
【０１２９】
ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、ボロン（Ｂ）を領域１２０８に導入する。
【０１３０】
なお、本実施形態では、基板１２００としてｎ型の導電型を有する半導体基板を用いているため、領域１２０７には不純物元素の導入を行っていないが、ｎ型を示す不純物元素を導入することにより領域１２０７にｎウェルを形成してもよい。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。
【０１３１】
一方、ｐ型の導電型を有する半導体基板を用いる場合には、領域１２０７にｎ型を示す不純物元素を導入してｎウェルを形成し、領域１２０８には不純物元素の導入を行わない構成としてもよい。
【０１３２】
次に、図１３（Ｂ）に示すように基板１２００の領域１２０７、１２０８の表面上に絶縁膜１２１０、１２１１をそれぞれ形成する。
【０１３３】
絶縁膜１２１０、１２１１は、例えば、熱処理を行い基板１２００に設けられた領域１２０７、１２０８の表面を酸化させることにより酸化珪素膜で絶縁膜１２１０、１２１１を形成することができる。また、熱酸化法により酸化珪素膜を形成した後に、窒化処理を行うことによって酸化珪素膜の表面を窒化させることにより、酸化珪素膜と酸素と窒素を有する膜（酸窒化珪素膜）との積層構造で形成してもよい。
【０１３４】
他にも、上述したように、プラズマ処理を用いて絶縁膜１２１０、１２１１を形成してもよい。例えば、基板１２００に設けられた領域１２０７、１２０８の表面に高密度プラズマ処理により酸化処理又は窒化処理を行うことにより、絶縁膜１２１０、１２１１として酸化珪素（ＳｉＯｘ）膜又は窒化珪素（ＳｉＮｘ）膜で形成することができる。また、高密度プラズマ処理により領域１２０７、１２０８の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、領域１２０７、１２０８の表面に接して酸化珪素膜が形成され、当該酸化珪素膜上に酸窒化珪素膜が形成され、絶縁膜１２１０、１２１１は酸化珪素膜と酸窒化珪素膜とが積層された膜となる。また、熱酸化法により領域１２０７、１２０８の表面に酸化珪素膜を形成した後に高密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。
【０１３５】
なお、基板１２００の領域１２０７、１２０８に形成された絶縁膜１２１０、１２１１は、後に完成されるトランジスタにおいてゲート絶縁膜として機能する。
【０１３６】
次に、図１３（Ｃ）に示すように基板１２００に設けられた領域１２０７、１２０８の上方に形成された絶縁膜１２１０、１２１１を覆うように導電膜を形成する。ここでは、導電膜として、導電膜１２１２と導電膜１２１３を順に積層して形成した例を示している。もちろん、導電膜は、単層又は３層以上の積層構造で形成してもよい。
【０１３７】
導電膜１２１２、１２１３としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成することもできる。
【０１３８】
ここでは、導電膜１２１２として窒化タンタルを用いて形成し、その上に導電膜１２１３としてタングステンを用いて積層構造で設ける。また、他にも、導電膜１２１２として、窒化タンタル、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、導電膜１２１３として、タングステン、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を用いることができる。
【０１３９】
次に、図１４（Ａ）に示すように積層して設けられた導電膜１２１２、１２１３を選択的にエッチングして除去することによって、基板１２００の領域１２０７、１２０８の上方の一部に導電膜１２１２、１２１３を残存させ、それぞれゲート電極として機能する導電膜１２１４、１２１５を形成する。また、ここでは、基板１２００において、導電膜１２１４、１２１５と重ならない領域１２０７、１２０８の表面が露出するようにする。
【０１４０】
具体的には、基板１２００の領域１２０７において、導電膜１２１４の下方に形成された絶縁膜１２１０のうち当該導電膜１２１４と重ならない部分を選択的に除去し、導電膜１２１４と絶縁膜１２１０の端部が概略一致するように形成する。また、領域１２０８において、導電膜１２１５の下方に形成された絶縁膜１２１１のうち当該導電膜１２１５と重ならない部分を選択的に除去し、導電膜１２１５と絶縁膜１２１１の端部が概略一致するように形成する。
【０１４１】
この場合、導電膜１２１４、１２１５の形成と同時に重ならない部分の絶縁膜等を除去してもよいし、導電膜１２１４、１２１５を形成後残存したレジストマスク又は当該導電膜１２１４、１２１５をマスクとして重ならない部分の絶縁膜等を除去してもよい。
【０１４２】
次に、図１４（Ｂ）に示すように基板１２００の領域１２０７、１２０８に不純物元素を選択的に導入する。ここでは、領域１２０８に導電膜１２１５をマスクとしてｎ型を付与する低濃度の不純物元素を選択的に導入し、不純物領域１２１７を形成する。一方、領域１２０７には導電膜１２１４をマスクとしてｐ型を付与する低濃度の不純物元素を選択的に導入し、不純物領域１２１６を形成する。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
【０１４３】
次に、導電膜１２１４、１２１５の側面に接するサイドウォール１２１８を形成する。具体的には、プラズマＣＶＤ法やスパッタリング法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。そして、当該絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電膜１２１４、１２１５の側面に接するように形成することができる。なお、サイドウォール１２１８は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。また、ここでは、サイドウォール１２１８は、導電膜１２１４、１２１５の下方に形成された絶縁膜や浮遊ゲート電極の側面にも接するように形成されている。
【０１４４】
続いて、当該サイドウォール１２１８、導電膜１２１４、１２１５をマスクとして基板１２００の領域１２０７、１２０８に不純物元素を導入することによって、ソース領域又はドレイン領域として機能する不純物領域を形成する（図１４（Ｃ）参照）。ここでは、基板１２００の領域１２０８にサイドウォール１２１８と導電膜１２１５をマスクとして高濃度のｎ型を付与する不純物元素を導入し、領域１２０７にサイドウォール１２１８と導電膜１２１４をマスクとして高濃度のｐ型を付与する不純物元素を導入する。
【０１４５】
その結果、基板１２００の領域１２０７には、ソース領域又はドレイン領域を形成する不純物領域１２２０と、ＬＤＤ領域を形成する低濃度不純物領域１２２１と、チャネル形成領域１２２２が形成される。また、基板１２００の領域１２０８には、ソース領域又はドレイン領域を形成する不純物領域１２２３と、ＬＤＤ領域を形成する低濃度不純物領域１２２４と、チャネル形成領域１２２５が形成される。
【０１４６】
なお、本実施形態では、導電膜１２１４、１２１５と重ならない基板１２００の領域１２０７、１２０８を露出させた状態で不純物元素の導入を行っている。従って、基板１２００の領域１２０７、１２０８にそれぞれ形成されるチャネル形成領域１２２２、１２２５は導電膜１２１４、１２１５と自己整合的に形成することができる。
【０１４７】
次に、図１５（Ａ）に示すように基板１２００の領域１２０７、１２０８上に設けられた絶縁膜や導電膜等を覆うように第２の絶縁膜１２２６を形成し、当該絶縁膜１２２６に開口部１２２７を形成する。
【０１４８】
第２の絶縁膜１２２６は、ＣＶＤ法やスパッタ法等により、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
【０１４９】
次に、図１５（Ｂ）に示すようにＣＶＤ法を用いて開口部１２２７に導電膜１２２８を形成し、当該導電膜１２２８と電気的に接続するように絶縁膜１２２６上に導電膜１２２９ａ〜１２２９ｄを選択的に形成する。
【０１５０】
導電膜１２２８、１２２９ａ〜１２２９ｄは、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電膜１２２８、１２２９ａ〜１２２９ｄは、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜１２２８を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。ここでは、導電膜１２２８はＣＶＤ法によりタングステン（Ｗ）を選択成長することにより形成することができる。
【０１５１】
以上の工程により、基板１２００の領域１２０７に形成されたｐ型のトランジスタと、領域１２０８に形成されたｎ型のトランジスタとを具備する半導体装置を得ることができる。
【０１５２】
なお、トランジスタの構造は上記の構造に限定されるものではく、例えば、逆スタガ構造、フィンＦＥＴ構造等でも良い。なお、フィンＦＥＴ構造では、トランジスタサイズの微細化に伴う短チャネル効果を抑制することができる。
【０１５３】
また、本実施形態は本明細書中の他の実施の形態の記載と自由に組み合わせても良い。
【０１５４】
（実施の形態６）
本実施形態では、本発明のＲＦＩＤ等の半導体装置の用途について説明する。本発明の半導体装置は、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等）、包装用容器類（包装紙やボトル等）、記録媒体（ＤＶＤソフトやビデオテープ等）、乗物類（自転車等）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札等の物品に設ける、いわゆるＩＤラベル、ＩＤタグ、ＩＤカードとして使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。なお、本発明の半導体装置が有するレギュレータ回路は、レイアウト面積が小さく、設計が容易であり、さらに半導体装置内で発生したノイズが回路動作に与える悪影響を低減することができる。よって、信頼性の高い半導体装置を物品等に設けることができる。
【０１５５】
本実施例では、本発明の応用例、及びそれらを付した商品の一例について図１６を参照して説明する。
【０１５６】
図１６（Ａ）は、本発明に係るＲＦＩＤを有する半導体装置の完成品の状態の一例である。ラベル台紙１６０１（セパレート紙）上に、ＲＦＩＤ１６０２を内蔵した複数のＩＤラベル１６０３が形成されている。ＩＤラベル１６０３は、ボックス１６０４内に収納されている。また、ＩＤラベル１６０３上には、その商品や役務に関する情報（商品名、ブランド、商標、商標権者、販売者、製造者等）が記されており、一方、内蔵されているＲＦＩＤには、その商品（又は商品の種類）固有のＩＤナンバーが付されており、偽造や、商標権、特許権等の知的財産権侵害、不正競争等の不法行為を容易に把握することができる。また、ＲＦＩＤ内には、商品の容器やラベルに明記しきれない多大な情報、例えば、商品の産地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等を入力しておくことができ、取引者や消費者は、簡易なリーダによって、それらの情報にアクセスすることができる。また、生産者側からは容易に書換え、消去等も可能であるが、取引者、消費者側からは書換え、消去等ができない仕組みになっている。
【０１５７】
図１６（Ｂ）は、ＲＦＩＤ１６１２を内蔵したラベル状のＩＤタグ１６１１を示している。ＩＤタグ１６１１を商品に備え付けることにより、商品管理が容易になる。例えば、商品が盗難された場合に、商品の経路を辿ることによって、その犯人を迅速に把握することができる。このように、ＩＤタグを備えることにより、所謂トレーサビリティに優れた商品を流通させることができる。
【０１５８】
図１６（Ｃ）は、本発明に係るＲＦＩＤ１６２２を内包したＩＤカード１６２１の完成品の状態の一例である。上記ＩＤカード１６２１としては、キャッシュカード、クレジットカード、プリペイドカード、電子乗車券、電子マネー、テレフォンカード、会員カード等のあらゆるカード類が含まれる。
【０１５９】
図１６（Ｄ）は、無記名債券１６３１の完成品の状態を示している。無記名債券１６３１には、ＲＦＩＤ１６３２が埋め込まれており、その周囲は樹脂によって成形され、ＲＦＩＤを保護している。ここで、該樹脂中にはフィラーが充填された構成となっている。無記名債券１６３１は、本発明に係るＩＤラベル、ＩＤタグ、ＩＤカードと同じ要領で作成することができる。なお、上記無記名債券類には、切手、切符、チケット、入場券、商品券、図書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれるが、勿論これらに限定されるものではない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明のＲＦＩＤ１６３２を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。
【０１６０】
図１６（Ｅ）は、本発明に係るＲＦＩＤ１６４２を内包したＩＤラベル１６４１を貼付した書籍１６４３を示している。本発明のＲＦＩＤ１６４２は、表面に貼ったり、埋め込んだりして、物品に固定される。図１６（Ｅ）に示すように、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明のＲＦＩＤ１６４２は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。
【０１６１】
また、ここでは図示しないが、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明のＲＦＩＤを設けることにより、検品システム等のシステムの効率化を図ることができる。また乗物類にＲＦＩＤを設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に無線タグを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。
【０１６２】
以上、本発明のＲＦＩＤは物品（生き物を含む）であればどのようなものにでも設けて使用することができる。
【０１６３】
また、本実施形態は本明細書中の他の実施の形態の記載と自由に組み合わせても良い。
【図面の簡単な説明】
【０１６４】
【図１】本発明の半導体装置を説明する図
【図２】本発明の半導体装置を説明する図
【図３】本発明の半導体装置を説明する図
【図４】レギュレータ回路の一構成例を示す図
【図５】本発明の半導体装置の部分断面図
【図６】本発明の半導体装置の部分断面図
【図７】本発明の半導体装置の部分断面図
【図８】本発明の半導体装置を説明する図
【図９】本発明の半導体装置が有するトランジスタの部分断面図
【図１０】本発明の半導体装置が有するトランジスタの部分断面図
【図１１】本発明の半導体装置が有するトランジスタの部分断面図
【図１２】本発明の半導体装置が有するトランジスタの部分断面図
【図１３】本発明の半導体装置が有するトランジスタの部分断面図
【図１４】本発明の半導体装置が有するトランジスタの部分断面図
【図１５】本発明の半導体装置が有するトランジスタの部分断面図
【図１６】本発明に係る物品の一例を説明する図
【図１７】従来の構成を説明する図
【符号の説明】
【０１６５】
１０１    アンテナ
１０２    整流回路
１０３    レギュレータ回路
１０４    第１の回路
１０５    レベルシフタ回路
１０６    第２の回路
２０１    レギュレータ回路
３００    ＲＦＩＤ
３０１    アンテナ回路
３０２    信号処理回路
３０３    整流回路
３０５    復調回路
３０６    クロック生成回路
３０７    論理回路
３０８    メモリコントロール回路
３０９    メモリ回路
３１０    論理回路
３１１    アンプ
３１２    変調回路
４０１    端子
４０２    抵抗
４０３    ツェナーダイオード
４０４    オペアンプ
４０５    端子
４０６    抵抗
４０７    抵抗
４０８    トランジスタ
１００１    アンテナ
１００２    整流回路
１００３    レギュレータ回路
１００４    回路群
【図１】
2008035694.tif 000003
【図２】
2008035694.tif 000004
【図３】
2008035694.tif 000005
【図４】
2008035694.tif 000006
【図５】
2008035694.tif 000007
【図６】
2008035694.tif 000008
【図７】
2008035694.tif 000009
【図８】
2008035694.tif 000010
【図９】
2008035694.tif 000011
【図１０】
2008035694.tif 000012
【図１１】
2008035694.tif 000013
【図１２】
2008035694.tif 000014
【図１３】
2008035694.tif 000015
【図１４】
2008035694.tif 000016
【図１５】
2008035694.tif 000017
【図１６】
2008035694.tif 000018
【図１７】
2008035694.tif 000019