(57)【要約】【課題】薄膜圧電共振子の空洞部の形成と周波数調整を制御性良く行う薄膜圧電共振子及びその製造方法。【解決手段】封止部材１９と、封止部材１９上に配置され，微細孔１２ａを備える埋め込み絶縁層１２と、埋め込み絶縁層１２上に配置され，微細孔１２ａ上に空洞部５２を備える半導体層１４と、半導体層１４，及び空洞部５２上に配置される保護膜１８と、保護膜１８上に配置される下部電極２１と、下部電極２１上に配置される圧電膜２２と、圧電膜２２上に配置される上部電極２３と、保護膜１８上に配置され，下部電極２１に接続される第１取り出し電極２４と、保護膜１８上に配置され，上部電極２３に接続される第２取り出し電極２６と、微細孔１２ａに対向して形成された保護膜１８のエッチング部、又は堆積層部５８とを備える。【選択図】図１４
2008035119.tif 000002
【特許請求の範囲】
【請求項１】
封止部材と、
前記封止部材上に配置され，微細孔を備える絶縁層と、
前記絶縁層上に配置され、前記微細孔上に空洞部を備える半導体層と、
前記半導体層，及び前記空洞部上に配置される保護膜と、
前記保護膜上に配置される下部電極と、
前記下部電極上に配置される圧電膜と、
前記圧電膜上に配置される上部電極と、
前記保護膜上に配置され，前記下部電極に接続される第１取り出し電極と、
前記保護膜上に配置され，前記上部電極に接続される第２取り出し電極と、
前記微細孔に対向して形成された前記保護膜のエッチング部、又は堆積層部
とを備えることを特徴とする薄膜圧電共振子。
【請求項２】
封止部材と、
前記封止部材上に配置され、微細孔を備える絶縁層と、
前記絶縁層上に配置され、前記微細孔上に空洞部を備える半導体層と、
前記半導体層，及び前記空洞部上に配置される保護膜と、
前記保護膜上に配置される下部電極と、
前記下部電極上に配置される圧電膜と、
前記圧電膜上に配置される上部電極と、
前記保護膜上に配置され，前記下部電極に接続される第１取り出し電極と、
前記保護膜上に配置され，前記上部電極に接続される第２取り出し電極と、
前記保護膜の窓開け部を介して前記第1取り出し電極に接続され，前記封止部材側に取り出された第３取り出し電極と、
前記保護膜の窓開け部を介して前記第２取り出し電極に接続され，前記封止部材側に取り出された第４取り出し電極と、
前記微細孔に対向して形成された前記保護膜のエッチング部、又は堆積層部
とを備えることを特徴とする薄膜圧電共振子。
【請求項３】
下部電極と、
前記下部電極上に配置される圧電膜と、
前記圧電膜上に配置される上部電極と、
前記上部電極上に配置される保護膜と、
前記保護膜上に空洞部を介して配置され，微細孔を有する上部部材と、
前記上部部材上に配置され，前記空洞部を封止する封止部材と、
前記微細孔に対向して形成された前記保護膜のエッチング部、又は堆積層部
とを備えることを特徴とする薄膜圧電共振子。
【請求項４】
下部電極，圧電膜，及び上部電極の積層構造を形成し、前記下部電極，及び前記上部電極に接続する第１，及び第２取り出し電極をそれぞれ形成する工程と、
前記下部電極の下方、又は前記上部電極の上方に、微細孔を介して外部と連通する空洞部を形成する工程と、
前記第１，及び第２取り出し電極間の周波数特性を測定し、測定値が低い、或いは高い場合には、前記微細孔に対向して前記積層構造下の第１保護膜若しくは前記積層構造上の第２保護膜のエッチング部、又は堆積層部を形成する工程と、
前記微細孔を塞いで前記空洞部を気密封止する工程
とを有することを特徴とする薄膜圧電共振子の製造方法。
【請求項５】
絶縁層を埋め込み形成した半導体表面から溝を前記絶縁層に到達するまで形成する工程と、
前記溝を保護絶縁膜で充填し、平坦化した後、保護膜を堆積し、前記保護膜上に、下部電極，圧電膜，及び上部電極を順次形成し、前記下部電極，及び前記上部電極に接続する第１，及び第２取り出し電極をそれぞれ形成する工程と、
前記半導体を、裏面から前記絶縁層が露出するまで薄膜化する工程と、
前記下部電極の下方部分の前記絶縁層に、前記絶縁層より表面側の前記半導体に到達するまで、微細孔を形成する工程と、
前記微細孔を通して前記保護絶縁膜で区画された前記表面側の前記半導体の領域を選択的に除去し、空洞部を形成する工程と、
前記第１，及び第２取り出し電極間の周波数特性を測定し、測定値が低い、或いは高い場合には、前記微細孔に対向して前記保護膜のエッチング部、又は堆積層部を形成する工程と、
前記絶縁層を封止部材と接続させて前記空洞部を封止する工程
とを有することを特徴とする薄膜圧電共振子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜圧電共振子及びその製造方法に関し、特に、薄膜圧電共振子の空洞部の形成と周波数調整に特徴を有する薄膜圧電共振子及びその製造方法に関する。
【背景技術】
【０００２】
圧電膜の厚み縦共振を使用した薄膜圧電共振子は、ＦＢＡＲ(Film Bulk Acoustic Resonator)、あるいはＢＡＷ(Bulk Acoustic Wave)素子などとも呼ばれている。薄膜圧電共振子は、非常に小さなデバイス寸法でＧＨｚ帯以上の領域で高い励振効率と鋭い共振特性が得られることから、移動体無線などのＲＦフィルタや電圧制御発振器への応用に有望視されている技術である。
【０００３】
薄膜圧電共振子では、共振周波数は圧電体の音速と膜厚によって決まり、通常１μｍ〜２μｍの膜厚で２ＧＨｚに、また０．４μｍ〜０．８μｍの膜厚で５ＧＨｚに対応し、数１０ＧＨｚまでの高周波数化が可能である。
【０００４】
薄膜圧電共振子の圧電膜、及び電極等に求められる膜厚精度は、従来の半導体用成膜装置や薄膜圧電共振子の装置でさえ達成困難なほど高いものである。ゆえに、成膜後や素子形成・測定後等々の段階で膜厚又は質量の調整を行う必要がある。従来の方法は、例えば、薄膜圧電共振子の表面全面が露出している状態で薄膜圧電共振子の上部を被覆する薄いパッシベーション膜等を微妙に除去する又は積み増すといった方法がとられる（例えば、特許文献１参照。）。そのオーダーは物質の密度により異なるが数ｎｍオーダーの調整で数Ｍｚの変動を起こすため、＜±１ＭＨｚの調整を行うにはÅレベルの調整をする必要があり、現状では非常に困難である。したがって、薄膜圧電共振子の周波数調整には原子数層レベルの精度が要求される。しかし、直接、薄膜圧電共振子上に配置された調整膜を物理的にエッチングする、又は薄膜圧電共振子上におもりとなる物質を載せるとした場合、微小な調整をすることは非常に難しい。
【０００５】
例えば、薄膜圧電共振子の表面全面が露出している状態で薄膜圧電共振子の上部を被覆する薄いパッシベーション膜をアルゴンイオンビームエッチングする場合、エッチング量の超過が起き易く、薄膜圧電共振子の共振周波数の過剰な上昇を招きやすい。
【０００６】
一方、薄膜圧電共振子の表面全面が露出している状態で薄膜圧電共振子の上部を被覆する薄いパッシベーション膜に堆積層を堆積する場合、堆積量の超過が起き易く、薄膜圧電共振子の共振周波数の過剰な低下を招きやすい。
【特許文献１】特開２００３−２６４４４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、薄膜圧電共振子において、共振周波数上昇トリミング／共振周波数低下トリミングを制御性良く容易に行うことのできる薄膜圧電共振子及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、（イ）封止部材と、（ロ）封止部材上に配置され，微細孔を備える絶縁層と、（ハ）絶縁層上に配置され、微細孔上に空洞部を備える半導体層と、（ニ）半導体層，及び空洞部上に配置される保護膜と、（ホ）保護膜上に配置される下部電極と、（ヘ）下部電極上に配置される圧電膜と、（ト）圧電膜上に配置される上部電極と、（チ）保護膜上に配置され，下部電極に接続される第１取り出し電極と、（リ）保護膜上に配置され，上部電極に接続される第２取り出し電極と、（ヌ）微細孔に対向して形成された保護膜のエッチング部、又は堆積層部とを備える薄膜圧電共振子が提供される。
【０００９】
本発明の他の態様によれば、（イ）封止部材と、（ロ）封止部材上に配置され、微細孔を備える絶縁層と、（ハ）絶縁層上に配置され、微細孔上に空洞部を備える半導体層と、（ニ）半導体層，及び空洞部上に配置される保護膜と、（ホ）保護膜上に配置される下部電極と、（ヘ）下部電極上に配置される圧電膜と、（ト）圧電膜上に配置される上部電極と、（チ）保護膜上に配置され，下部電極に接続される第１取り出し電極と、（リ）保護膜上に配置され，上部電極に接続される第２取り出し電極と、（ヌ）保護膜の窓開け部を介して第1取り出し電極に接続され，封止部材側に取り出された第３取り出し電極と、（ル）保護膜の窓開け部を介して第２取り出し電極に接続され，封止部材側に取り出された第４取り出し電極と、（ヲ）微細孔に対向して形成された保護膜のエッチング部、又は堆積層部とを備える薄膜圧電共振子が提供される。
【００１０】
本発明の他の態様によれば、（イ）下部電極と、（ロ）下部電極上に配置される圧電膜と、（ハ）圧電膜上に配置される上部電極と、（ニ）上部電極上に配置される保護膜と、（ホ）保護膜上に空洞部を介して配置され，微細孔を有する上部部材と、（ヘ）上部部材上に配置され，空洞部を封止する封止部材と、（ト）微細孔に対向して形成された保護膜のエッチング部、又は堆積層部とを備える薄膜圧電共振子が提供される。
【００１１】
本発明の他の態様によれば、（イ）下部電極，圧電膜，及び上部電極の積層構造を形成し、下部電極，及び上部電極に接続する第１，及び第２取り出し電極をそれぞれ形成する工程と、（ロ）下部電極の下方、又は上部電極の上方に、微細孔を介して外部と連通する空洞部を形成する工程と、（ハ）第１，及び第２取り出し電極間の周波数特性を測定し、測定値が低い、或いは高い場合には、微細孔に対向して積層構造下の第１保護膜若しくは積層構造上の第２保護膜のエッチング部、又は堆積層部を形成する工程と、（ニ）微細孔を塞いで空洞部を気密封止する工程とを有する薄膜圧電共振子の製造方法が提供される。
【００１２】
本発明の他の態様によれば、（イ）絶縁層を埋め込み形成した半導体表面から溝を絶縁層に到達するまで形成する工程と、（ロ）溝を保護絶縁膜で充填し、平坦化した後、保護膜を堆積し、保護膜上に、下部電極，圧電膜，及び上部電極を順次形成し、下部電極，及び上部電極に接続する第１，及び第２取り出し電極をそれぞれ形成する工程と、（ハ）半導体を、裏面から絶縁層が露出するまで薄膜化する工程と、（ニ）下部電極の下方部分の絶縁層に、絶縁層より表面側の半導体に到達するまで、微細孔を形成する工程と、（ホ）微細孔を通して保護絶縁膜で区画された表面側の半導体の領域を選択的に除去し、空洞部を形成する工程と、（ヘ）第１，及び第２取り出し電極間の周波数特性を測定し、測定値が低い、或いは高い場合には、微細孔に対向して保護膜のエッチング部、又は堆積層部を形成する工程と、（ト）絶縁層を封止部材と接続させて空洞部を封止する工程とを有する薄膜圧電共振子の製造方法が提供される。
【発明の効果】
【００１３】
本発明の薄膜圧電共振子及びその製造方法によれば、共振周波数上昇トリミング／共振周波数低下トリミングを制御性良く容易に行うことができる。
【発明を実施するための最良の形態】
【００１４】
次に、図面を参照して、本発明の第１乃至第４の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００１５】
また、以下に示す第１乃至第４の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１６】
本発明の実施の形態に係る薄膜圧電共振子及びその製造方法においては、薄膜圧電共振子の空洞部を形成するに際し、後に除去される犠牲層の周囲に形成し覆い（カバー）となる層の共振子直上／直上部分に微細孔を多数あける。ここから選択的に犠牲層の除去を行う。さらにこの微細孔を通して、物理的エッチングや物理的堆積を行うことで周波数の上昇又は低下方向への調整を行い、最後にこの微細孔を封止することを特徴とする。
【００１７】
本発明の実施の形態に係る薄膜圧電共振子及びその製造方法においては、微小な共振周波数の調整を実現するために、高アスペクト比の微細孔を利用する。高アスペクト比の微細孔を通してエッチング又は堆積を行うことで、エッチング又は堆積のレートを抑制し、実質的なエッチング又は堆積レートを微細孔を通さない場合に比べ、数分の一以下に低下させることで制御性を上げることができるからである。又、微細孔は薄膜圧電共振子の直上又は直下に形成されるため、犠牲層を、等方的エッチングにより、効率よく除去することができる。また、最終的に空洞部は気密性よく封止する必要性がある。相手基板側に半田等のバインダーを使用する場合、大きな穴を開け、その周辺で支える構造であると、バインダーの侵入によって共振子と大きく干渉することがあるが、本発明の実施の形態に係る薄膜圧電共振子及びその製造方法においては、これを抑制し、気密性よく封止することができる。即ち、大きな開口のままでは、半田等のバインダーが素子に接触する可能性があるが、本発明の実施の形態に係る薄膜圧電共振子及びその製造方法においては、微細孔を有する埋め込み絶縁層等を利用することから、半田等のバインダーの侵入を抑制することができる。
【００１８】
（第１の実施の形態）
（素子構造）
本発明の第１の実施の形態に係る薄膜圧電共振子２は、図１に示すように、封止部材１９上に配置され、微細孔１２ａを備える埋め込み絶縁層１２と、埋め込み絶縁層１２上に配置され、微細孔１２ａ上に空洞部５２を備える半導体層１４と、半導体層１４，及び空洞部５２上に配置される保護膜１８と、保護膜１８上に配置される下部電極２１と、下部電極２１上に配置される圧電膜２２と、圧電膜２２上に配置される上部電極２３と、保護膜１８上に配置され、下部電極２１に接続される第１取り出し電極２４と、保護膜１８上に配置され，上部電極２３に接続される第２取り出し電極２６とを備える。
【００１９】
又、図１に示すように、半導体層１４中の空洞部５２の側壁部には、例えば、埋め込み絶縁層１２と同質の保護絶縁膜からなる中空部規定領域５５を備えていても良い。
【００２０】
又、第１取り出し電極２４，及び第２取り出し電極２６上には、図１に示すように、下部電極２１，圧電膜２２，及び上部電極２３からなる薄膜圧電共振子の積層構造を保護し，上部電極２３上に空洞部７２を形成するように配置した支持部６２，６４と、空洞部７２を封止するように支持部６２，６４上に配置した封止部６０を備える。
【００２１】
埋め込み絶縁層１２に対しては、図１に示すように、微細孔１２ａを気密性良く封止するために、例えば、半導体からなる封止部材１９を裏面から接着するように配置する。
【００２２】
空洞部５２は、微細孔１２ａを通して半導体層１４をエッチングすることにより形成する。
【００２３】
微細孔１２ａを通して保護膜１８をエッチングして共振周波数上昇トリミングを行い、或いは又、微細孔１２ａを通して保護膜１８上に堆積金属層を形成して、共振周波数低下トリミングを行う。即ち、第１，及び第２取り出し電極間の周波数特性を測定し、測定値が低い、或いは高い場合には、微細孔１２ａに対向して保護膜１８のエッチング部、若しくは堆積層部を形成する。図１では、微細孔１２ａに対向して形成される保護膜１８のエッチング部、若しくは堆積層部については図示を省略している。尚、このような周波数トリミングは、共振周波数の測定結果に基づいて、適宜行われるものであり、共振周波数が一致する場合には、周波数トリミングは必要ないことは明らかである。
【００２４】
保護膜１８としては、エッチング時に共振器部分を保護する観点から窒化アルミニウム（ＡｌＮ）等の耐薬品性の高い物質が用いられる。支持部６２，６４，及び封止部６０としては、ポリイミド等の耐熱性高分子を用いることができる。
【００２５】
下部電極２１と上部電極２３間に印加された高周波信号により、薄膜圧電共振子２の共振器部の圧電膜２２には、バルク音響波が励振され共振する。例えば、下部電極２１と上部電極２３との間にはＧＨｚ帯域の高周波信号が印加され、薄膜圧電共振子の共振器部の圧電膜２２が共振する。共振器部の良好な共振特性を得るために、結晶の配向等を含む膜質や膜厚の均一性に優れたＡｌＮ膜やＺｎＯ膜が、圧電膜２２として用いられる。下部電極２１には、アルミニウム（Ａｌ）及びタンタルアルミニウム（ＴａＡｌ）等の積層金属膜、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）等の高融点金属、或いは高融点金属を含む金属化合物が用いられる。
【００２６】
上部電極２３には、Ａｌ等の金属、Ｍｏ、Ｗ、Ｔｉ等の高融点金属、或いは高融点金属を含む金属化合物が用いられる。
【００２７】
本発明の第１の実施の形態に係る薄膜圧電共振子２は、図１に示すように、取り出し電極２４，２６を薄膜圧電共振子２の積層構造が形成された保護膜１８の上側方向から取り出し、共振周波数調整のための微細孔１２ａを薄膜圧電共振子２の積層構造の下部方向に配置する構成を有することから、薄膜圧電共振子２の積層構造の下部方向から、微細孔１２ａを通して、質量調整のための重りを保護膜１８上に堆積形成して、共振周波数低下トリミングを行うことも、或いは又、薄膜圧電共振子２の積層構造の下部方向から、微細孔１２ａを通して、保護膜１８にアルゴンプラズマ処理やイオンビームエッチング処理を実施して、微細な薄膜化処理を実施して、共振周波数上昇トリミングを行うことも可能である。
【００２８】
或いは又、本発明の第１の実施の形態に係る薄膜圧電共振子２においては、質量調整のためのＡｕ−Ｓｎ等の金属堆積層を形成する代りに、質量調整のための絶縁層を、薄膜圧電共振子２の積層構造の下部方向から、例えば、バイアススパッタリング法により、微細孔１２ａを通して、保護膜１８上に堆積することによっても、周波数低下トリミングを行うこともできる。
【００２９】
（製造方法）
図２乃至図１５は、本発明の第１の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造を示す。以下、図２乃至図１５を参照して、本発明の第１の実施の形態に係る薄膜圧電共振子の製造方法を説明する。
【００３０】
（ａ）まず、図２に示すように、半導体基板１１上に埋め込み絶縁層１２を形成し、更に埋め込み絶縁層１２上に半導体層１４を形成した後、半導体層１４に溝を埋め込み絶縁層１２に到達する深さに形成する。
【００３１】
これらの溝は、図３に示すように、保護絶縁膜によって埋め込まれ、中空部規定領域５５として共振器部が形成されるべき領域下方の半導体層１４を区画する。又、これらの溝は、後述するように、複数の薄膜圧電共振子を集積形成する場合等にそれらを互いに素子分離する。
【００３２】
図２に示すＳＯＩ基板は、例えば、ＳＩＭＯＸ技術等によって、半導体基板１１に対して、酸素、窒素等をイオン注入して形成することもできる。
【００３３】
或いは又、埋め込み絶縁層１２上に結晶成長によって、多結晶を堆積し、レーザアニ―ル技術によって、多結晶を単結晶化して、半導体層１４を形成することもできる。
【００３４】
或いは又、酸化したウェハを貼り合わせ技術を用いて、貼り合わせた後、研磨技術を用いて、研磨して作成することもできる。
【００３５】
半導体層１４には、無線周波数漏洩防止のために、例えば、抵抗率が、１０００Ω・ｃｍ以上の高抵抗半導体層を用いると良い。
【００３６】
（ｂ）次に、図３に示すように、溝をＴＥＯＳ（テトラエトキシシラン）膜等の絶縁膜で充填して中空部規定領域５５を形成し、化学的機械的研磨技術（CMP: Chemical-Mechanical Polishing）により、平坦化した後、保護膜１８を堆積し、更に保護膜１８上に、下部電極２１，圧電膜２２，及び上部電極２３を順次形成して、薄膜圧電共振子の積層構造を形成する。更に、下部電極２１に対する取り出し電極２４，及び上部電極２３に対する取り出し電極２６を形成する。
【００３７】
（ｃ）次に、図４に示すように、取り出し電極２４，圧電膜２２，上部電極２３，及び取り出し電極２６上に、表面保護のための保護レジスト層３７を堆積する。
【００３８】
（ｄ）次に、図５に示すように、保護レジスト層３７上に、補強材として、例えば、発泡テープ５４を接着する。更に裏面の半導体基板１１に対して、埋め込み絶縁層１２の表面が露出するまで、薄膜化エッチング処理を行う。例えば、数１０μｍ以下のレベルまで薄ウェハ化を行う。
【００３９】
（ｅ）次に、図６に示すように、リソグラフィ技術と反応性イオンエッチング（ＲＩＥ）技術により、埋め込み絶縁層１２に対して、半導体層１４に到達するまで、微細孔１２ａを形成する。微細孔１２ａは複数個形成しても良い。又、微細孔１２ａの形成位置は、図６に示すように、下部電極２１に接する保護膜１８，及び保護膜１８に接する半導体層１４の下部である。即ち、微細孔１２ａは、共振器部の直下部分に多数形成しても良い。又、リソグラフィの際のマークは先の溝の形成，及び絶縁膜の埋め込み時に形成している。
【００４０】
（ｆ）次に、図７に示すように、ウェットエッチング技術等の等方エッチング技術を用いて、微細孔１２ａを通して半導体層１４を選択的に除去し、空洞部５２を形成する。
【００４１】
（ｇ）次に、図８に示すように、例えば、剥がす際にのり残りのない仮止め剤にて、裏面の埋め込み絶縁層１２上に補強テープ５０を接着する。
【００４２】
（ｈ）次に、図９に示すように、表面側の発泡テープ５４を除去し、更に、保護レジスト層３７を除去し、取り出し電極２４，及び２６に対してプローブ８ａ，及び８ｂの針を立て、薄膜圧電共振子の電気的特性、周波数特性等を測定する。目的とする共振周波数よりも高いか低いかあるいは一致しているか等を検出する。
【００４３】
（ｉ）次に、図１０に示すように、支持部６２，６４，及び封止部６０によって、ウェハレベルにおいて、表面側中空封止を完成し、空洞部７２を設定する。空洞部７２内には、例えば、窒素、アルゴン等を充填しても良い。支持部６２，６４はポリイミド等で形成する。
【００４４】
（ｊ）次に、図１１に示すように、裏面の補強テープ５０を除去し、先に開口した裏面の微細孔１２ａを通して、物理的エッチング又は物理的堆積を適宜行い周波数の調整を行う。
【００４５】
微細孔１２ａを通して行うため、微細孔１２ａを通さずに、直接行う場合に対して、数分の１にエッチング又は堆積レートを抑制でき微細調整が可能となる。
【００４６】
（ｋ）次に、ダイシングの後、ガラスフリットによる接合技術、図１９に示すような金属接合技術又は図２０に示すような常温接合技術等により、例えば、半導体からなる封止部材１９に裏面側を直接貼り付けることで裏面中空封止を完成し、空洞部５２を設定する。空洞部５２内には、例えば、窒素、アルゴン等を充填しても良い。
【００４７】
（製造方法の変形例）
図１２乃至図１３は、本発明の第１の実施の形態に係る薄膜圧電共振子の製造方法の変形例の一工程を説明する模式的断面構造を示す。以下、図１２乃至図１３を参照して、本発明の第１の実施の形態に係る薄膜圧電共振子の製造方法の変形例を説明する。図２乃至図８に示す工程は本発明の第１の実施の形態に係る薄膜圧電共振子の製造方法と共通である。
【００４８】
（ｌ）図８に示すように、例えば、剥がす際にのり残りのない仮止め剤にて、裏面の埋め込み絶縁層１２上に補強テープ５０を接着した後、図１２に示すように、表面側の発泡テープ５４を除去し、更に、保護レジスト層３７を除去する。
【００４９】
（ｍ）更に、図１２に示すように、支持部６２，６４，及び封止部６０によって、表面側中空封止を完成し、空洞部７２を設定する。空洞部７２内には、例えば、窒素、アルゴン等を充填しても良い。ここで、表面側封止工程においては、チップマウント又はウェハ貼り付け及びハーフダイシング等の工程を組み合わせることもできる。
【００５０】
（ｎ）更に、図１２に示すように、取り出し電極２４，及び２６に対してプローブ８ａ，及び８ｂの針を立て、薄膜圧電共振子の電気的特性、周波数特性等を測定する。目的とする共振周波数よりも高いか低いかあるいは一致しているか等を検出する。
【００５１】
（ｏ）次に、図１３に示すように、裏面の補強テープ５０を除去し、先に開口した裏面の微細孔１２ａを通して、物理的エッチング又は物理的堆積を適宜行い、共振周波数の調整を行う。微細孔１２ａを通して行うため、微細孔１２ａを通さずに、直接行う場合に対して、数分の１にエッチング又は堆積レートを抑制でき微細調整が可能となる。
【００５２】
（ｐ）次に、ダイシングの後、ガラスフリットによる接合技術、図１９に示すような金属接合技術又は図２０に示すような常温接合技術等により、例えば、半導体からなる封止部材１９に裏面側を直接貼り付けることで裏面中空封止を完成し、空洞部５２を設定する。空洞部５２内には、例えば、窒素、アルゴン等を充填しても良い。
【００５３】
（共振周波数低下トリミング処理）
本発明の第１の実施の形態に係る薄膜圧電共振子の製造方法において実施する共振周波数低下トリミング処理は、図１４に示すように、薄膜圧電共振子２の積層構造の下部方向から、微細孔１２ａを通して、空洞部５２内の保護膜１８上に堆積金属層５８を形成することによって行うことができる。
【００５４】
質量調整のための重りを保護膜１８上に堆積形成する工程としては、例えば、Ａｕ−Ｓｎ等の金属を微細孔１２ａを通して、保護膜１８上に堆積することが可能である。Ａｕ−Ｓｎ等の金属を堆積する工程では、微細孔１２ａを形成した埋め込み絶縁層１２の裏面上にも同時に堆積されて、図１４に示すように、堆積金属層５６を形成することから、堆積金属層５６をその後の封止部材１９との良好な接着層として利用することも有効である。この場合、相手方の半導体からなる封止部材１９との間の接続は、封止部材１９の表面側にも金属層を形成することで、堆積金属層５６と、常温接合を形成し易くなる。図１４に示された堆積金属層５６の形状は、埋め込み絶縁層１２上に堆積された堆積金属層と、封止部材１９上に形成された金属層とが接合した形状となっている。
【００５５】
Ａｕ−Ｓｎ等の金属を微細孔１２ａを通して、保護膜１８上に堆積して形成された堆積金属層５８は、図１４に示すように、平坦な層として形成されているが、微細孔１２ａの幅、深さ，及び堆積層形成条件に依存して他の形状に堆積される場合もある。例えば、微細孔１２ａの幅が狭く、又深さが深い場合、微細孔１２ａの直上で厚く形成され、その周辺部では薄く形成されて、波型に形成される。或いは又、微細孔１２ａの直上部のみ、微細孔１２ａのパターンを反映して、ドット状、或いはストライプ状に形成される。
【００５６】
Ａｕ−Ｓｎ等の金属を微細孔１２ａを通して、保護膜１８上に堆積する方法は、例えば、図１５に示すように表される。即ち、図１１若しくは図１３に示される薄膜圧電共振子の構造をサンプルホルダ１３４上に搭載し、堆積用ターゲット１３６との間で、約０．１〜数Ｐａのアルゴン（Ａｒ）雰囲気で、直流バイアススパッタリング法によって、堆積金属層５６，５８を形成する。ターゲット材料としては、例えば、Ａｕ−Ｓｎ等を用いる。
【００５７】
堆積用ターゲット１３６には、直流電源１３２により数百Ｖの負の直流バイアス電圧を印加する。
【００５８】
（周波数上昇トリミング処理）
本発明の第１の実施の形態に係る薄膜圧電共振子の製造方法において実施する共振周波数上昇トリミング処理は、図１６に示すように、薄膜圧電共振子２の積層構造の下部方向から、微細孔１２ａを通して、空洞部５２内の保護膜１８をエッチングすることによって行うことができる。結果として、図１６に示すように、薄膜圧電共振子２の積層構造の下部の保護膜１８は、薄膜化されて、保護膜１８ａが形成される。ここで、図１６に示された保護膜１８ａの形状は、平坦な層状に表されているが、埋め込み絶縁層１２に形成された微細孔１２ａのパターンを反映して、平坦ではなく波型、或いは凸凹状となる場合もある。
【００５９】
薄膜圧電共振子２の積層構造の下部方向から、微細孔１２ａを通して、保護膜１８にアルゴンプラズマ処理やイオンビームエッチング処理を実施する場合には、微細孔１２ａを形成した埋め込み絶縁層１２の裏面上にも同時にアルゴンプラズマ処理やイオンビームエッチング処理が実施されるため、相手方の半導体からなる封止部材１９の接続表面をアルゴンプラズマ処理やイオンビームエッチング処理によって、平滑化することで、埋め込み絶縁層１２と、常温接合を形成し易いという利点もある。
【００６０】
薄膜圧電共振子２の積層構造の下部方向から、微細孔１２ａを通して、保護膜１８にイオンビームエッチング処理を実施する方法は、例えば、図１７に示すように表される。即ち、図１１若しくは図１３に示される薄膜圧電共振子の構造をイオンビームエッチング装置内に配置し、アルゴン（Ａｒ）のイオンビームソース１２０からのイオンビーム１２２を微細孔１２ａを形成した埋め込み絶縁層１２に照射して、一部、微細孔１２ａを通過したイオンビーム１２２によって、保護膜１８を精度良く、イオンビームエッチングすることができる。更に、微細孔１２ａを形成した埋め込み絶縁層１２の表面もイオンビームエッチングされることから、このまま活性化した表面を利用して、相手方の半導体からなる封止部材１９と接合することも可能である。
【００６１】
薄膜圧電共振子２の積層構造の下部方向から、微細孔１２ａを通して、保護膜１８にアルゴンプラズマエッチング処理を実施する方法は、例えば、図１８に示すように表される。即ち、図１１若しくは図１３に示される薄膜圧電共振子の構造を、１３．５６ＭＨｚの周波数を有する高周波電源１２４を接続した電極１２６上に配置し、対向電極１２８との間で、約０．１〜数Ｐａのアルゴン（Ａｒ）雰囲気で、プラズマエッチング法によって、一部、微細孔１２ａを通過したアルゴンプラズマによって、保護膜１８を精度良く、プラズマエッチングすることができる。更に、微細孔１２ａを形成した埋め込み絶縁層１２の表面もプラズマエッチングされることから、このまま活性化した表面を利用して、相手方の半導体からなる封止部材１９と接合することも可能である。対向電極１２８には、数百Ｖの直流バイアス電圧を印加することによって、発生したアルゴンプラズマイオンを有効に微細孔１２ａを形成した埋め込み絶縁層１２の表面，及び空洞部５２内の保護膜１８の表面に導入することができる。
【００６２】
（接合処理）
本発明の第１の実施の形態に係る薄膜圧電共振子の製造方法において、半導体からなる封止部材１９に、微細孔１２ａを形成した埋め込み絶縁層１２を接合する処理方法は、図１９に示すように、オフスパッタリング法によって行うことができる。即ち、図１９に示すように、図１１若しくは図１３に示される薄膜圧電共振子の構造をサンプルホルダ１３４上に搭載し、直流電源１３２により直流バイアスを印加された接合用材料ターゲット１３７との間で、例えば、約０．１〜数Ｐａのアルゴン（Ａｒ）雰囲気で、直流バイアスのオフスパッタリング法によって、接合用材料堆積層５９を、微細孔１２ａを形成した埋め込み絶縁層１２の表面にのみ形成する。接合用材料としては、例えば、Ａｕ−Ｓｎ等を用いる。接合用材料ターゲット１３７には、数百Ｖの負の直流バイアス電圧を印加する。図１９に示すオフスパッタリング法では、接合用材料を微細孔１２ａを形成した埋め込み絶縁層１２の表面にのみ堆積することができるため、この接合用材料堆積層５９を用いて、相手方の半導体からなる封止部材１９と接合することができる。
【００６３】
本発明の第１の実施の形態に係る薄膜圧電共振子の製造方法において、半導体からなる封止部材１９に、微細孔１２ａを形成した埋め込み絶縁層１２を接合する別の処理方法は、図２０に示すように、イオンビームエッチング法によって行うことができる。即ち、図２０に示すように、図１１若しくは図１３に示される薄膜圧電共振子の構造をイオンビームエッチング装置内に配置し、アルゴン（Ａｒ）のイオンビームソース１２０からの斜めイオンビーム１２２を微細孔１２ａを形成した埋め込み絶縁層１２に照射して、微細孔１２ａを形成した埋め込み絶縁層１２の表面のみをイオンビームエッチングすることができる。この場合、微細孔１２ａを形成した埋め込み絶縁層１２の表面がイオンビームエッチングされることから、このまま活性化した表面を利用して、相手方の半導体からなる封止部材１９と接合することも可能であるが、同時に、封止部材１９の表面にも、図２０に示すように、アルゴン（Ａｒ）のイオンビームソース１２０から斜めイオンビーム１２２を照射して、封止部材１９の表面も活性化することによって、微細孔１２ａを形成した埋め込み絶縁層１２と、封止部材１９を有効に、常温接合することができる。
【００６４】
本発明の第１の実施の形態に係る薄膜圧電共振子及びその製造方法によれば、微細孔を通して物理的エッチング／物理的堆積を行うことで共振周波数上昇トリミング／共振周波数低下トリミングを制御性良く容易に行うことができる。
【００６５】
（第２の実施の形態）
本発明の第２の実施の形態に係る薄膜圧電共振子は、図２１に示すように、封止部材１９上に配置され，微細孔１２ａを備える埋め込み絶縁層１２と、埋め込み絶縁層１２上に配置され，微細孔１２ａ上に空洞部５２を備える半導体層１４と、半導体層１４，及び空洞部５２上に配置される保護膜１８と、保護膜１８上に配置される下部電極２１と、下部電極２１上に配置される圧電膜２２と、圧電膜２２上に配置される上部電極２３と、保護膜１８上に配置され，下部電極２１に接続される第１取り出し電極２４と、保護膜１８上に配置され，上部電極２３に接続される第２取り出し電極２６と、半導体層１４側の保護膜１８上に配置され，第１取り出し電極２４に接続される第３取り出し電極２７と、半導体層１４側の保護膜１８上に配置され，第２取り出し電極２６に接続される第４取り出し電極２８とを備える。
【００６６】
空洞部５２は、微細孔１２ａを通して半導体層１４をエッチングすることにより形成する。
【００６７】
又、図２１に示すように、半導体層１４中の空洞部５２の側壁部，及び取り出し電極２７，及び２８を形成する部分の側壁部には、例えば、埋め込み絶縁層１２と同質の保護絶縁膜１６ｂ，１６ａ，及び１６ｃを備えていても良い。
【００６８】
又、第１取り出し電極２４，及び第２取り出し電極２６の周辺部の保護膜１８上には、図２１に示すように、下部電極２１，圧電膜２２，及び上部電極２３からなる薄膜圧電共振子の積層構造を保護し，上部電極２３上に空洞部７２を形成するように配置した支持部３１，３３と、空洞部７２を封止するように支持部３１，３３上に配置した封止部３５，３９を備える。
【００６９】
埋め込み絶縁層１２に対しては、図２１に示すように、微細孔１２ａを気密性良く封止するために、例えば、シリコン（Ｓｉ）等の半導体からなる封止部材１９を裏面から接着するように配置する。
【００７０】
保護膜１８としては、裏面エッチング時に下部電極２１，及び圧電膜２２を保護する観点から窒化アルミニウム（ＡｌＮ）等の耐薬品性の高い物質が用いられる。支持部３１，３３，封止部３５，３９としては、ポリイミド等の耐熱性高分子を用いることができる。
【００７１】
良好な共振特性を得るために、結晶の配向等を含む膜質や膜厚の均一性に優れたＡｌＮ膜やＺｎＯ膜が、圧電膜２２として用いられる。下部電極２１には、アルミニウム（Ａｌ）及びタンタルアルミニウム（ＴａＡｌ）等の積層金属膜、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）等の高融点金属、或いは高融点金属を含む金属化合物が用いられる。上部電極２３には、Ａｌ等の金属、Ｍｏ、Ｗ、Ｔｉ等の高融点金属、或いは高融点金属を含む金属化合物が用いられる。
【００７２】
更に、本発明の第２の実施の形態に係る薄膜圧電共振子２は、図２１に示すように、薄膜圧電共振子２の積層構造の下部方向から、封止部材１９，埋め込み絶縁層１２，及び半導体層１４に対して開口部を形成し、この開口部に対して、金属を充填して、第１の取り出し電極２４，及び第２の取り出し電極２６に対してそれぞれ、保護膜１８に設けられた窓開け部を介して第３の取り出し電極２７，及び第４の取り出し電極２８を接続している。
【００７３】
本発明の第２の実施の形態に係る薄膜圧電共振子２は、図２１に示すように、取り出し電極２７，２８を薄膜圧電共振子２の積層構造の下部方向から取り出し、共振周波数調整のための微細孔１２ａも薄膜圧電共振子２の積層構造の下部方向に配置する構成を有することから、薄膜圧電共振子２の積層構造の下部方向から、微細孔１２ａを通して、微細孔１２ａを通して、保護膜１８にアルゴンプラズマ処理やイオンビームエッチング処理を実施して、保護膜１８の微細な薄膜化処理を実施し、共振周波数上昇トリミングを行うことができる。
【００７４】
一方、本発明の第２の実施の形態に係る薄膜圧電共振子２においては、その構造上、質量調整のための重りを保護膜１８上に堆積形成して、共振周波数低下トリミングを行うこともできる。薄膜圧電共振子２の積層構造の下部方向に、取り出し電極２７，２８を配置することから、質量調整のためのＡｕ−Ｓｎ等の金属堆積層を形成する場合は、例えば、取り出し電極２７，２８上を絶縁膜等で被覆し、電気的な短絡を回避し、微細孔１２ａを通して、保護膜１８上にのみ、質量調整のためのＡｕ−Ｓｎ等の金属堆積層を形成することができる。
【００７５】
或いは又、本発明の第２の実施の形態に係る薄膜圧電共振子２においては、質量調整のためのＡｕ−Ｓｎ等の金属堆積層を形成する代りに、質量調整のための絶縁層を、保護膜１８上に堆積することによっても、周波数低下トリミングを行うことができる。この場合、保護膜１８上に堆積する絶縁層が、取り出し電極２７，２８上にも堆積されうるが、その後の工程によって、取り出し電極２７，２８上に堆積された絶縁層を除去すれば良い。
【００７６】
例えば、後述する図３０に示す構造において、微細孔１２ａを通して、保護膜１８上に、質量調整のための絶縁層を、保護膜１８上に堆積することによって、周波数低下トリミングを行うこともできる。この場合、保護膜１８上に堆積する絶縁層が、開口部１２ｂ，１２ｃを介して取り出し電極２４，２６上にも堆積されることを防止するため、例えばマスク材を開口部１２ｂ，１２ｃに配置し、その後の工程によって、このマスク材と共に堆積された絶縁層を除去すれば良い。
【００７７】
（製造方法）
図２２，及び図２４乃至図３１は、本発明の第２の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造を示す。
【００７８】
図２３は、本発明の第２の実施の形態に係る薄膜圧電共振子の単体に関する溝１４ａ，１４ｂ，及び１４ｃの配置の説明図であって、中央部は薄膜圧電共振子の下部中空領域を規定するための溝１４ｂを示し、左右は、裏面からの取り出し電極２７，２８のためのパッド領域を規定し、又基板通電を抑制するための溝１４ａ，及び１４ｃを示す。図２２は、図２３のＩ−Ｉ線に沿う模式的断面構造を示す。
【００７９】
以下、図２２乃至図３１を参照して、本発明の第２の実施の形態に係る薄膜圧電共振子の製造方法を説明する。
【００８０】
（ａ）まず、図２２，及び図２３に示すように、半導体基板１１上に埋め込み絶縁層１２を形成し、更に埋め込み絶縁層１２上に半導体層１４を形成した後、半導体層１４に溝１４ａ，１４ｂ，１４ｃを埋め込み絶縁層１２に到達する深さに形成する。図２２に示すＳＯＩ基板は、例えば、貼り合わせ技術を用いて形成しても良いし、或いはＳＩＭＯＸ技術等によって、半導体基板１１に対して、酸素、窒素等をイオン注入して形成することもできる。或いは又、埋め込み絶縁層１２上に結晶成長によって、多結晶を堆積し、レーザアニ―ル技術によって、多結晶を単結晶化して、半導体層１４を形成することもできる。
【００８１】
（ｂ）次に、図２４に示すように、溝１４ａ，１４ｂ，１４ｃをＴＥＯＳ膜等の保護絶縁膜１６ａ，１６ｂ，１６ｃで充填し、ＣＭＰにより、平坦化する。
【００８２】
（ｃ）次に、図２５に示すように、保護膜１８を堆積し、更に保護膜１８上に、下部電極２１，圧電膜２２，及び上部電極２３を順次形成して、薄膜圧電共振子の積層構造を形成する。更に、取り出し電極２４，及び２６を配置する部分において、保護膜１８に対する窓開けを行い、半導体層１４を露出すると共に、下部電極２１に対する取り出し電極２４，及び上部電極２３に対する取り出し電極２６を形成する。
【００８３】
（ｄ）次に、図２６に示すように、取り出し電極２４，及び２６の周辺部の保護膜１８上に、取り出し電極２４，圧電膜２２，上部電極２３，及び取り出し電極２６を保護し，これらの上部に空洞部７２を形成するように、支持部３１，３３，及び封止部３５，３９を形成する。空洞部７２内には、例えば、窒素、アルゴン等を充填しても良い。以上の表面側封止工程においては、封止部３９として、メタルハーメチックシールを用いて実施しても良い。又、上記工程は、ウェハレベルのパッケージング工程において、実施しても良い。
【００８４】
封止部３５としては、絶縁基板を用いても良いし、或いは又、シリコン等の半導体基板を使用しても良い。
【００８５】
（ｅ）次に、図２７に示すように、封止部３５上に表面保護テープ４４を貼り付け、更に裏面の半導体基板１１に対して、埋め込み絶縁層１２が露出するまで、薄膜化エッチング処理を行う。例えば、数１０μｍ以下のレベルまで薄ウェハ化を行う。
【００８６】
（ｆ）更に、図２７に示すように、リソグラフィ技術とＲＩＥ技術により、埋め込み絶縁層１２に対して、半導体層１４に到達するまで、微細孔１２ａ，及び開口部１２ｂ，及び１２ｃを形成する。微細孔１２ａは複数個形成しても良い。又、微細孔１２ａの形成位置は、図２７に示すように、下部電極２１に接する保護膜１８，及び保護膜１８に接する半導体層１４の下部である。即ち、微細孔１２ａは、薄膜圧電共振子の積層構造の直下部分に多数形成しても良い。又、リソグラフィの際のマークは先の溝の形成，及び絶縁膜の埋め込み時に形成している。開口部１２ｂ，及び１２ｃの形成位置は、図２７に示すように、工程（ｃ）において、保護膜１８に対する窓開け部を形成した位置の直下部分である。
【００８７】
（ｇ）次に、図２８に示すように、ＣＤＥ（Chemical Dry Etching）技術／ウェットエッチング技術等の等方性エッチング技術を用いて、微細孔１２ａを通して半導体層１４を選択的に除去し、空洞部５２を形成する。同時に、開口部１２ｂ，及び１２ｃを通して半導体層１４ｄ,１４ｅを選択的に除去する。
【００８８】
（ｈ）次に、図２９に示すように、取り出し電極２４，及び２６に対してプローブ８ａ，及び８ｂの針を立て、薄膜圧電共振子の電気的特性、周波数特性等を測定する。目的とする共振周波数よりも高いか低いかあるいは一致しているか等を検出する。
【００８９】
（ｉ）次に、図３０に示すように、先に開口した裏面の微細孔１２ａを通して、保護膜１８に対する物理的エッチング／物理的堆積を適宜行い周波数の調整を行う。
【００９０】
本発明の第２の実施の形態に係る薄膜圧電共振子の製造方法において、例えば共振周波数上昇トリミング処理を実施する場合は、第１の実施の形態において示した図１７又は図１８と同様に、薄膜圧電共振子２の積層構造の下部方向から、微細孔１２ａを通して、空洞部５２内の保護膜１８をエッチングすることによって行うことができる。結果として、第１の実施の形態において示した図１６と同様に、薄膜圧電共振子２の積層構造の下部の保護膜１８は、薄膜化されて、図３１に示すように、保護膜１８ａが形成される。
【００９１】
このように微細孔１２ａを通してエッチングを行うため、微細孔１２ａを通さずに、直接行う場合に対して、数分の１にエッチングレートを抑制でき微細調整が可能となる。又、共振周波数低下トリミング処理を実施する場合についても、微細孔１２ａを通して行うことで同様に堆積レートを抑制でき微細調整が可能である。
【００９２】
更に、上記エッチング工程においては、例えば、アルゴンのプラズマエッチング処理、或いは、イオンビームエッチング処理等を適用することができる。このようなエッチング工程によって、同時に微細孔１２ａを形成した埋め込み絶縁層１２の表面部分を活性化し、かつ平滑化し、その後の工程において、例えば、半導体からなる封止部材１９との常温接合を容易にするという利点もある。
【００９３】
（ｊ）次に、図３１に示すように、ダイシングの後、ガラスフリットによる接合技術又は図２０に示すような常温接合技術により、例えば、半導体からなる封止部材１９に裏面側を直接貼り付けることで裏面中空封止を完成し、空洞部５２を設定する。空洞部５２内には、例えば、窒素、アルゴン等を充填しても良い。上記裏面封止工程は、ウェハレベルのパッケージング工程において実施しても良い。
【００９４】
（ｋ）更に、図３１に示すように、封止部材１９に開口部１２ｂ，１２ｃを形成し、マスクを使用して、例えば、無電解メッキ工程により、取り出し電極２７，及び２８を形成する。
【００９５】
（ｌ）次に、表面保護テープ４４を除去し、裏面側に保護テープを貼り付け、表面の封止部３５をラッピングにより薄膜化し、裏面保護テープを除去する。結果として、図２１に示した構造を得ることができる。
【００９６】
本発明の第２の実施の形態に係る薄膜圧電共振子及びその製造方法によれば、微細孔を通して物理的エッチング／物理的堆積を行うことで共振周波数上昇トリミング／共振周波数低下トリミングを制御性良く容易に行うことができる。
【００９７】
（第３の実施の形態）
本発明の第３の実施の形態に係る薄膜圧電共振子は、第２の実施の形態に係る薄膜圧電共振子と最終構造は同様であって、図２１に示すように、封止部材１９上に配置され，微細孔１２ａを備える埋め込み絶縁層１２と、埋め込み絶縁層１２上に配置され，微細孔１２ａ上に空洞部５２を備える半導体層１４と、半導体層１４，及び空洞部５２上に配置される保護膜１８と、保護膜１８上に配置される下部電極２１と、下部電極２１上に配置される圧電膜２２と、圧電膜２２上に配置される上部電極２３と、保護膜１８上に配置され，下部電極２１に接続される第１取り出し電極２４と、保護膜１８上に配置され，上部電極２３に接続される第２取り出し電極２６と、半導体層１４側の保護膜１８上に配置され，第１取り出し電極２４に接続される第３取り出し電極２７と、半導体層１４側の保護膜１８上に配置され，第２取り出し電極２６に接続される第４取り出し電極２８とを備える。
【００９８】
本発明の第３の実施の形態に係る薄膜圧電共振子２は、図２１に示すように、取り出し電極２７，２８を薄膜圧電共振子２の積層構造の下部方向から取り出し、共振周波数調整のための微細孔１２ａも薄膜圧電共振子２の積層構造の下部方向に配置する構成を有することから、薄膜圧電共振子２の積層構造の下部方向から、微細孔１２ａを通して、微細孔１２ａを通して、保護膜１８にアルゴンプラズマ処理やイオンビームエッチング処理を実施して、保護膜１８の微細な薄膜化処理を実施し、共振周波数上昇トリミングを行うことができる。
【００９９】
一方、本発明の第３の実施の形態に係る薄膜圧電共振子２においては、その構造上、質量調整のための重りを保護膜１８上に堆積形成して、共振周波数低下トリミングを行うこともできる。薄膜圧電共振子２の積層構造の下部方向に、取り出し電極２７，２８を配置することから、質量調整のためのＡｕ−Ｓｎ等の金属堆積層を形成する場合は、例えば、取り出し電極２７，２８上を絶縁膜等で被覆し、電気的な短絡を回避し、微細孔１２ａを通して、保護膜１８上にのみ、質量調整のためのＡｕ−Ｓｎ等の金属堆積層を形成することができる。
【０１００】
或いは又、本発明の第３の実施の形態に係る薄膜圧電共振子２においては、質量調整のためのＡｕ−Ｓｎ等の金属堆積層を形成する代りに、質量調整のための絶縁層を、保護膜１８上に堆積することによっても、周波数低下トリミングを行うことができる。この場合、保護膜１８上に堆積する絶縁層が、取り出し電極２７，２８上にも堆積されうるが、その後の工程によって、取り出し電極２７，２８上に堆積された絶縁層を除去すれば良い。
【０１０１】
例えば、後述する図３９に示す構造において、微細孔１２ａを通して、質量調整のための絶縁層を、保護膜１８上に堆積することによって、周波数低下トリミングを行うこともできる。この場合、保護膜１８上に堆積する絶縁層が、取り出し電極２７，２８上にも堆積されるが、その後の工程によって、取り出し電極２７，２８上に堆積された絶縁層を除去することは容易に可能である。
【０１０２】
（製造方法）
図３２乃至図３９は、本発明の第３の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造を示す。以下、図３２乃至図３９を参照して、本発明の第３の実施の形態に係る薄膜圧電共振子の製造方法を説明する。
【０１０３】
（ａ）まず、第２の実施の形態において示した図２２，及び図２３と同様に、半導体基板１１上に埋め込み絶縁層１２を形成し、更に埋め込み絶縁層１２上に半導体層１４を形成した後、半導体層１４に溝１４ａ，１４ｂ，１４ｃを埋め込み絶縁層１２に到達する深さに形成する。図２２に示すＳＯＩ基板は、例えば、貼り合わせ技術を用いて形成しても良いし、或いはＳＩＭＯＸ技術等によって、半導体基板１１に対して、酸素、窒素等をイオン注入して形成することもできる。或いは又、埋め込み絶縁層１２上に結晶成長によって、多結晶を堆積し、レーザアニ―ル技術によって、多結晶を単結晶化して、半導体層１４を形成することもできる。
【０１０４】
（ｂ）次に、第２の実施の形態において示した図２４と同様に、溝１４ａ，１４ｂ，１４ｃをＴＥＯＳ膜等の保護絶縁膜１６ａ，１６ｂ，１６ｃで充填し、ＣＭＰにより、平坦化する。
【０１０５】
（ｃ）次に、第２の実施の形態において示した図２５と同様に、保護膜１８を堆積し、更に保護膜１８上に、下部電極２１，圧電膜２２，及び上部電極２３を順次形成して、薄膜圧電共振子の積層構造を形成する。更に、取り出し電極２４，及び２６を配置する部分において、保護膜１８に対する窓開けを行い、半導体層１４を露出すると共に、下部電極２１に対する取り出し電極２４，及び上部電極２３に対する取り出し電極２６を形成する。
【０１０６】
（ｄ）次に、第２の実施の形態において示した図２６と同様に、取り出し電極２４，及び２６の周辺部の保護膜１８上に、取り出し電極２４，圧電膜２２，上部電極２３，及び取り出し電極２６を保護し，これらの上部に空洞部７２を形成するように、支持部３１，３３，及び封止部３５，３９を形成する。空洞部７２内には、例えば、窒素、アルゴン等を充填しても良い。以上の表面側封止工程においては、メタルハーメチックシールを用いて実施しても良い。又、上記工程は、ウェハレベルのパッケージング工程において、実施しても良い。
【０１０７】
（ｅ）次に、図３２に示すように、封止部３５上に表面保護テープ４４を貼り付け、更に裏面の半導体基板１１に対して、埋め込み絶縁層１２が露出するまで、薄膜化エッチング処理を行う。例えば、数１０μｍ以下のレベルまで薄ウェハ化を行う。更に、図３２に示すように、リソグラフィ技術とＲＩＥ技術により、埋め込み絶縁層１２に対して、半導体層１４ａ,１４ｅに到達するまで、開口部１２ｂ，及び１２ｃを形成する。開口部１２ｂ，及び１２ｃの形成位置は、図３２に示すように、工程（ｃ）において、保護膜１８に対する窓開け部を形成した位置の直下部分である。又、リソグラフィの際のマークは先の溝の形成、及び絶縁膜の埋め込み時に形成している。
【０１０８】
（ｆ）次に、図３３に示すように、露出した半導体層１４ｄ，及び１４ｅを、取り出し電極２４，及び２６に到達するまで、エッチングにより除去する。
【０１０９】
（ｇ）次に、図３４に示すように、マスクを使用して、例えば、無電解メッキ工程により、開口部１２ｂ,１２ｃ内に取り出し電極２７，及び２８を形成する。
【０１１０】
（ｈ）次に、図３５に示すように、リソグラフィ技術とＲＩＥ技術により、埋め込み絶縁層１２に対して、半導体層１４に到達するまで、微細孔１２ａを形成する。微細孔１２ａは複数個形成しても良い。又、微細孔１２ａの形成位置は、図３５に示すように、下部電極２１に接する保護膜１８，及び保護膜１８に接する半導体層１４の下部である。即ち、微細孔１２ａは、薄膜圧電共振子の積層構造の直下部分に多数形成しても良い。
【０１１１】
（ｉ）次に、図３６に示すように、ＣＤＥ技術／ウェットエッチング技術等の等方性エッチング技術を用いて、微細孔１２ａを通して半導体層１４を選択的に除去し、空洞部５２を形成する。
【０１１２】
（ｊ）次に、図３７に示すように、取り出し電極２７，及び２８に対してプローブ８ａ，及び８ｂの針を立て、薄膜圧電共振子の電気的特性、周波数特性等を測定する。目的とする共振周波数よりも高いか低いかあるいは一致しているか等を検出する。
【０１１３】
（ｋ）次に、図３８に示すように、先に開口した裏面の微細孔１２ａを通して、保護膜１８に対する物理的エッチング／物理的堆積を適宜行い周波数の調整を行う。
【０１１４】
本発明の第３の実施の形態に係る薄膜圧電共振子の製造方法において、例えば共振周波数上昇トリミング処理を実施する場合は、第１の実施の形態において示した図１７又は図１８と同様に、薄膜圧電共振子２の積層構造の下部方向から、微細孔１２ａを通して、空洞部５２内の保護膜１８をエッチングすることによって行うことができる。結果として、第１の実施の形態において示した図１６と同様に、薄膜圧電共振子２の積層構造の下部の保護膜１８は、薄膜化されて、図３９に示すように、保護膜１８ａが形成される。
【０１１５】
このように微細孔１２ａを通してエッチングを行うため、微細孔１２ａを通さずに、直接行う場合に対して、数分の１にエッチングレートを抑制でき微細調整が可能となる。又、共振周波数低下トリミング処理を実施する場合についても、微細孔１２ａを通して行うことで同様に堆積レートを抑制でき微細調整が可能である。
【０１１６】
更に、上記エッチング工程においては、例えば、アルゴンのプラズマエッチング処理、或いは、イオンビームエッチング処理等を適用することができる。このようなエッチング工程によって、同時に微細孔１２ａを形成した埋め込み絶縁層１２の表面部分を活性化し、かつ平滑化し、その後の工程において、例えば、半導体からなる封止部材１９との常温接合を容易にするという利点もある。
【０１１７】
（ｌ）次に、図３９に示すように、ダイシングの後、ガラスフリットによる接合技術又は図２０に示すような常温接合技術により、例えば、半導体からなる封止部材１９に裏面側を直接貼り付けることで裏面中空封止を完成し、空洞部５２を設定する。空洞部５２内には、例えば、窒素、アルゴン等を充填しても良い。上記裏面封止工程は、ウェハレベルのパッケージング工程において実施しても良い。
【０１１８】
（ｍ）更に、図３９に示すように、封止部材１９に対する取り出し電極２７,及び２８へのパッド開口後、マスクを使用して、例えば、無電解メッキ工程により、取り出し電極２７，及び２８に対する電極付けを行い、更に、表面保護テープ４４を除去し、裏面側に保護テープを貼り付け、表面の封止部３５をラッピングにより薄膜化し、裏面保護テープを除去する。結果として、図２１に示した構造を得ることができる。
【０１１９】
本発明の第３の実施の形態に係る薄膜圧電共振子及びその製造方法によれば、微細孔を通して物理的エッチング／物理的堆積を行うことで共振周波数上昇トリミング／共振周波数低下トリミングを制御性良く容易に行うことができる。
【０１２０】
（第４の実施の形態）
本発明の第４の実施の形態に係る薄膜圧電共振子は、図４８に示すように、回路基板７６と、回路基板７６とノンフラックス半田７４を介して接続され，開口部５３を備える半導体基板１０と、半導体基板１０上に配置され，同じく開口部５３を備える絶縁層１３と、絶縁層１３，及び開口部５３上に配置された保護膜１８と、保護膜１８上に配置される下部電極２１と、下部電極２１上に配置される圧電膜２２と、圧電膜２２上に配置される上部電極２３と、保護膜１８上に配置され，下部電極２１に接続される取り出し電極２４と、保護膜１８上に配置され，上部電極２３に接続される取り出し電極２６と、取り出し電極２４，及び２６，上部電極２３，及び圧電膜２２上に配置された保護膜１７と、取り出し電極２４，及び２６上に配置され，下部電極２１，圧電膜２２，及び上部電極２３からなる薄膜圧電共振子の積層構造を保護し，上部電極２３上に空洞部７２を形成するように配置した支持部３２，３４と、支持部３２，３４上に配置され，微細孔３６ａを備える上部部材３６と、空洞部７２を封止するように上部部材３６上に配置された封止部材４６と、回路基板７６上に配置され，取り出し電極２４，及び２６とそれぞれワイヤ６２ａ，６２ｂを介してボンディング接続された配線６１ａ，及び６１ｂとを備える。
【０１２１】
微細孔３６ａを備える上部部材３６に対しては、図４８に示すように、微細孔３６ａ，及び空洞部７２を気密性良く封止するために、例えば、半導体からなる封止部材４６を表面から接着するように配置する。半導体基板１０，及び絶縁層１３に形成された開口部５３は、半導体基板１０，及び絶縁層１３をエッチングすることにより、形成する。
【０１２２】
微細孔３６ａを通して保護膜１７をエッチングして共振周波数上昇トリミングを行う。保護膜１７，１８としては、エッチング時に下部電極２１，圧電膜２２，及び上部電極２３からなる薄膜圧電共振子の積層構造を保護する観点から窒化アルミニウム（ＡｌＮ）等の耐薬品性の高い物質が用いられる。支持部３２，及び３４としては、ポリイミド等の耐熱性高分子を用いることができる。上部部材３６，及び封止部材４６は、例えば、シリコン等の半導体基板を用いる。
【０１２３】
薄膜圧電共振子の良好な共振特性を得るために、結晶の配向等を含む膜質や膜厚の均一性に優れたＡｌＮ膜やＺｎＯ膜が、圧電膜２２として用いられる。下部電極２１には、アルミニウム（Ａｌ）及びタンタルアルミニウム（ＴａＡｌ）等の積層金属膜、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）等の高融点金属、或いは高融点金属を含む金属化合物が用いられる。
【０１２４】
上部電極２３には、Ａｌ等の金属、Ｍｏ、Ｗ、Ｔｉ等の高融点金属、或いは高融点金属を含む金属化合物が用いられる。
【０１２５】
本発明の第４の実施の形態に係る薄膜圧電共振子２は、図４８に示すように、取り出し電極２４，２６を薄膜圧電共振子２の積層構造が形成された保護膜１８の上側方向から取り出し、共振周波数調整のための微細孔１２ａを薄膜圧電共振子２の積層構造の上部方向に配置する構成を有することから、薄膜圧電共振子２の積層構造の上部方向から、微細孔３６ａを通して、保護膜１７にアルゴンプラズマ処理やイオンビームエッチング処理を実施して、微細な薄膜化処理を実施して、共振周波数上昇トリミングを行うことも可能である。
【０１２６】
一方、本発明の第４の実施の形態に係る薄膜圧電共振子２においては、その構造上、質量調整のための重りを保護膜１７上に堆積形成して、共振周波数低下トリミングを行うこともできる。薄膜圧電共振子２の積層構造が形成された保護膜１８の上側方向に、取り出し電極２４，２６を配置することから、質量調整のためのＡｕ−Ｓｎ等の金属堆積層を形成する場合は、例えば、取り出し電極２４，２６上を絶縁膜等で被覆し、電気的な短絡を回避し、微細孔１２ａを通して、保護膜１７上にのみ、質量調整のためのＡｕ−Ｓｎ等の金属堆積層を形成することができる。
【０１２７】
或いは又、本発明の第４の実施の形態に係る薄膜圧電共振子２においては、質量調整のためのＡｕ−Ｓｎ等の金属堆積層を形成する代りに、質量調整のための絶縁層を、保護膜１７上に堆積することによっても、周波数低下トリミングを行うことができる。この場合、保護膜１７上に堆積する絶縁層が、取り出し電極２４，２６上にも堆積されうるが、その後の工程によって、取り出し電極２４，２６上に堆積された絶縁層を除去すれば良い。
【０１２８】
（製造方法）
図４０乃至図４８は、本発明の第４の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造を示す。以下、図４０乃至図４８を参照して、本発明の第４の実施の形態に係る薄膜圧電共振子の製造方法を説明する。
【０１２９】
（ａ）まず、図４０に示すように、半導体基板１０上に絶縁層１３を形成し、更に絶縁層１３上に保護膜１８を堆積し、更に保護膜１８上に、下部電極２１，圧電膜２２，及び上部電極２３を順次形成して、薄膜圧電共振子の積層構造を形成する。更に、下部電極２１に対する取り出し電極２４，及び上部電極２３に対する取り出し電極２６を形成する。更に、全面に保護膜１７を形成し、所定の窓開けを行った後、取り出し電極２４，及び２６の上部に支持部３２，及び３４を形成する。
【０１３０】
（ｂ）次に、図４１に示すように、取り出し電極２４，圧電膜２２，上部電極２３，及び取り出し電極２６上に、表面保護のための保護レジスト層３７を堆積し、平坦化して支持部３２，及び３４の上面を露出させた後、保護用の発泡テープ５４を形成し、更に、半導体基板１０に対して、薄膜化エッチング処理を行う。例えば、数１０μｍ以下のレベルまで薄ウェハ化を行う。
【０１３１】
（ｃ）次に、図４２に示すように、リソグラフィとＲＩＥ技術を用いて半導体基板１０，及び絶縁層１３を貫通する開口部５３を設け、更に、図４２に示すように、発泡テープ５４，及び保護レジスト層３７を除去する。
【０１３２】
（ｄ）次に、図４３に示すように、微細孔３６ａを備える上部部材３６を支持部３２，３４上に貼り付け、空洞部７２を形成する。上部部材３６としては、例えば、微細加工に容易なシリコン基板等を用いる。微細孔３６ａは、図４４に示すように、複数個形成しても良い。又、微細孔３６ａの配置される位置は、図４３に示すように、上部電極２３に接する保護膜１７の上部である。即ち、微細孔３６ａは、共振器部分の直上部分に多数形成しても良い。
【０１３３】
（ｅ）次に、図４５に示すように、取り出し電極２４，及び２６に対してプローブ８ａ，及び８ｂの針を立て、薄膜圧電共振子の電気的特性、周波数特性等を測定する。目的とする共振周波数よりも高いか低いかあるいは一致しているか等を検出する。
【０１３４】
（ｆ）次に、図４６に示すように、微細孔３６ａを通して、空洞部７２内の保護膜１７に対する物理的エッチング／物理的堆積を適宜行い周波数の調整を行う。
【０１３５】
本発明の第４の実施の形態に係る薄膜圧電共振子の製造方法において、例えば共振周波数上昇トリミング処理を実施する場合は、薄膜圧電共振子２の積層構造の上部方向から、微細孔３６ａを通して、空洞部５２内の保護膜１７をエッチングすることによって行うことができる。結果として、図４７に示すように、薄膜圧電共振子２の積層構造の上部において、微細孔３６ａに対向する保護膜１７は、薄膜化されて、保護膜１７ａが形成される。ここで、図４７に示された保護膜１７ａの形状は、平坦な層状に表されているが、上部部材３６に形成された微細孔３６ａのパターンを反映して、平坦ではなく波型、或いは凸凹状となる場合もある。
【０１３６】
このように微細孔３６ａを通してエッチングを行うため、微細孔３６ａを通さずに、直接行う場合に対して、数分の１にエッチングレートを抑制でき微細調整が可能となる。又、共振周波数低下トリミング処理を実施する場合についても、微細孔３６ａを通して行うことで同様に堆積レートを抑制でき微細調整が可能である。
【０１３７】
（ｇ）次に、図４７に示すように、封止部材４６を上部部材３６上に貼り付け、支持部３２，３４，及び封止部材４６によって、ウェハレベルにおいて、表面側中空封止を完成し、空洞部７２を設定する。空洞部７２内には、例えば、窒素、アルゴン等を充填しても良い。支持部３２，３４はポリイミド等で形成する。封止部材４６としては、例えば、シリコン等の半導体基板を用いる。
【０１３８】
（ｈ）次に、図４８に示すように、ダイシングの後、マウント用のノンフラックス半田７４により、回路基板７６に裏面側を直接貼り付けることで裏面中空封止を完成し、開口部５３に対応した空洞部を設定する。この空洞部内には、例えば、窒素、アルゴン等を充填しても良い。更に、ボンディング用のワイヤ６２ａ，６２ｂを用いて、配線６１ａと取り出し電極２４、配線６１ｂと取り出し電極２６間をそれぞれ接続する。
【０１３９】
（周波数上昇トリミング処理）
本発明の第４の実施の形態に係る薄膜圧電共振子の製造方法において実施する共振周波数上昇トリミング処理は、薄膜圧電共振子２の積層構造の上部方向から、微細孔３６ａを通して、空洞部７２内の保護膜１７をエッチングすることによって行うことができる。結果として、薄膜圧電共振子２の積層構造の上部の保護膜１７は、薄膜化されて、共振周波数上昇トリミング処理が実施される。
【０１４０】
薄膜圧電共振子２の積層構造の上部方向から、微細孔３６ａを通して、保護膜１７にアルゴンプラズマ処理やイオンビームエッチング処理を実施する場合には、微細孔３６ａを形成した上部部材３６の表面上にも同時にアルゴンプラズマ処理やイオンビームエッチング処理が実施されるため、相手方の封止部材４６の接続表面をアルゴンプラズマ処理やイオンビームエッチング処理によって、平滑化することで、上部部材３６と、常温接合を形成し易いという利点もある。
【０１４１】
薄膜圧電共振子２の積層構造の上部方向から、微細孔３６ａを通して、保護膜１７にイオンビームエッチング処理を実施する方法は、例えば、第１の実施の形態において示した図１７と同様に表される。図４６に示される薄膜圧電共振子の構造をイオンビームエッチング装置内に配置し、アルゴン（Ａｒ）のイオンビームソース１２０からのイオンビーム１２２を、微細孔３６ａを形成した上部部材３６に照射して、一部、微細孔３６ａを通過したイオンビーム１２２によって、保護膜１７を精度良く、イオンビームエッチングすることができる。更に、微細孔３６ａを形成した上部部材３６の表面もイオンビームエッチングされることから、このまま活性化した表面を利用して、相手方の封止部材４６と接合することも可能である。
【０１４２】
薄膜圧電共振子２の積層構造の上部方向から、微細孔３６ａを通して、保護膜１７にアルゴンプラズマエッチング処理を実施する方法は、例えば、第１の実施の形態において示した図１８と同様に表される。即ち、図４６に示される薄膜圧電共振子の構造を、１３．５６ＭＨｚの周波数を有する高周波電源１２４を接続した電極１２６上に配置し、対向電極１２８との間で、約０．１〜数Ｐａのアルゴン（Ａｒ）雰囲気で、プラズマエッチング法によって、一部、微細孔３６ａを通過したアルゴンプラズマによって、保護膜１７を精度良く、プラズマエッチングすることができる。更に、微細孔３６ａを形成した上部部材３６の表面もプラズマエッチングされることから、このまま活性化した表面を利用して、相手方の封止部材４６と接合することも可能である。対向電極１２８には、数百Ｖの直流バイアス電圧を印加することによって、発生したアルゴンプラズマイオンを有効に微細孔３６ａを形成した上部部材３６の表面，及び空洞部７２内の保護膜１７の表面に導入することができる。
【０１４３】
（接合処理）
本発明の第４の実施の形態に係る薄膜圧電共振子の製造方法において、封止部材４６に、微細孔３６ａを形成した上部部材３６を接合する処理方法は、第１の実施の形態において示した図２０と同様に、イオンビームエッチング法によって行うことができる。即ち、第１の実施の形態において示した図２０に示すように、イオンビームエッチング装置内に、図４６に示した薄膜圧電共振子を配置し、アルゴン（Ａｒ）のイオンビームソース１２０からの斜めイオンビーム１２２を微細孔３６ａを形成した上部部材３６に照射して、微細孔３６ａを形成した上部部材３６の表面のみをイオンビームエッチングすることができる。この場合、微細孔３６ａを形成した上部部材３６の表面がイオンビームエッチングされることから、このまま活性化した表面を利用して、相手方の封止部材４６と接合することも可能であるが、同時に、封止部材４６の表面にも、第１の実施の形態において示した図２０と同様に、アルゴン（Ａｒ）のイオンビームソース１２０から斜めイオンビーム１２２を照射して、封止部材４６の表面も活性化することによって、微細孔３６ａを形成した上部部材３６と、封止部材４６を有効に、常温接合することができる。
【０１４４】
本発明の第４の実施の形態に係る薄膜圧電共振子及びその製造方法によれば、微細孔を通して物理的エッチング／物理的堆積を行うことで共振周波数上昇トリミング／共振周波数低下トリミングを制御性良く容易に行うことができる。
【０１４５】
[適用例]
本発明の第１乃至第４の実施の形態に係る薄膜圧電共振子のインピーダンスＲの周波数特性は、例えば、図４９に示すように、模式的に表すことができる。即ち、共振周波数ｆrと、反共振周波数ｆaを備え、直流時のインピーダンスＲ0に対し、共振時のインピーダンスとしては、例えば、Ｒrが得られ、反共振時のインピーダンスとしては、例えば、Ｒaが得られる。このような周波数特性を有する薄膜圧電共振子を複数個組み合わせることによって、例えば、図５０に示すように、周波数ｆ1とｆ2間，及び周波数ｆ3とｆ4間でそれぞれ損失の少ないバンドパスフィルタを構成することもできる。薄膜圧電共振子の形状、パッド形状も様々な形状として配置形成することができる。
【０１４６】
以下に適用例としてフィルタを例示して説明するが、本発明の適用例はフィルタに限定されるものではなく、発振回路等への応用例等他の回路でも構わない。また、図５１及び図５２に示すフィルタの構成は一例であり図５１及び図５２に限定されるものではなく、段数や薄膜圧電共振子の接続関係には種々の態様がある。
【０１４７】
図５１においては、本発明の適用例にかかる高周波フィルタとして、７個の薄膜圧電共振子１０１、１０２、１０３、１０４、１０５、１０６、１０７を有する構成を例示している。７個の薄膜圧電共振子１０１〜１０７は、図５１に示すように直並列接続されるように配列されている。高周波フィルタは薄膜圧電共振子１０５、１０６、１０７が直列共振子、薄膜圧電共振子１０１、１０２、１０３、１０４が並列共振子となる３．５段のラダー型フィルタである。
【０１４８】
図５２に示すように、高周波フィルタは、入力ポートＰinの一方の端子２０１に電気的に接続された上部電極配線２３ａが薄膜圧電共振子１０１と薄膜圧電共振子１０５の共通の上部電極としてパターニングされている。入力ポートＰinの他方の端子２０２に電気的に接続された下部電極配線２１ａが、薄膜圧電共振子１０１の下部電極として機能している。
【０１４９】
薄膜圧電共振子１０５の下部電極配線２１ｂは、薄膜圧電共振子１０２及び１０６のそれぞれに共通の下部電極としてパターニングされている。薄膜圧電共振子１０２には入力ポートＰinの他方の端子２０２に電気的に接続された上部電極配線２３ｂがパターニングされている。そして、下部電極配線２１ｂが、薄膜圧電共振子１０５、１０２及び１０６の共通の下部電極のパターンとして配置されている。
【０１５０】
３つの薄膜圧電共振子１０６、１０７及び１０３に共通の上部電極として上部電極配線２３ｃが薄膜圧電共振子１０６、１０７及び１０３にパターニングされている。薄膜圧電共振子１０３には出力ポートＰoutの一方の端子２０４に電気的に接続された下部電極配線２１ｃがパターニングされている。薄膜圧電共振子１０７と薄膜圧電共振子１０４とに共通の下部電極として出力ポートＰoutの他方の端子２０３に電気的に接続された下部電極配線２１ｄがパターニングされている。薄膜圧電共振子１０４には、出力ポートＰoutの一方の端子２０４に電気的に接続された上部電極配線２３ｄがパターニングされている。ここで図５２に示すような下部電極配線２１ａ,２１ｂ,２１ｃ,２１ｄ、及び上部電極配線２３ａ,２３ｂ,２３ｃ,２３ｄは、第１の実施の形態と同様に保護膜１８上に専ら形成されても良いし、第２,第３の実施の形態のように保護膜１８に設けられた窓開け部を介して薄膜圧電共振子の下部方向に取り出されても良い。
【０１５１】
このようなバンドパスフィルタを２個形成した例が、図５０に示される特性例である。図５０に示されたバンドパスフィルタの適用例としては、図５３に示されるような携帯電話１１２に内蔵されるデュプレクサ１０９がある。即ち、図５４に示すように、信号受信時には、アンテナ１０８から受信した信号は、デュプレクサ１０９を通過して低ノイズアンプ（ＬＮＡ）において増幅される。一方、音声出力は、パワーアンプ（ＰＡ）１１１において増幅され、デュプレクサ１０９を通過してアンテナ１０８より送信される。
【０１５２】
デュプレクサ１０９を通過する信号は、混信を避けるため、入出力信号で周波数帯域を選択しており、そのためのバンドパスフィルタとして、本発明の実施の形態に係る薄膜圧電共振子２を図５１に示す回路構成によって、適用することができる。
【０１５３】
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【０１５４】
例えば、実施の形態において説明した構成を一部に含む半導体装置も同様に製造することができる。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【０１５５】
【図１】本発明の第１の実施の形態に係る薄膜圧電共振子の模式的断面構造図。
【図２】本発明の第１の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図３】本発明の第１の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図４】本発明の第１の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図５】本発明の第１の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図６】本発明の第１の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図７】本発明の第１の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図８】本発明の第１の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図９】本発明の第１の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図１０】本発明の第１の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図１１】本発明の第１の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図１２】本発明の第１の実施の形態に係る薄膜圧電共振子の製造方法の変形例の一工程を説明する模式的断面構造図。
【図１３】本発明の第１の実施の形態に係る薄膜圧電共振子の製造方法の変形例の一工程を説明する模式的断面構造図。
【図１４】本発明の第１の実施の形態に係る薄膜圧電共振子において、共振周波数低下トリミング処理を実施した薄膜圧電共振子の模式的断面構造図。
【図１５】本発明の第１の実施の形態に係る薄膜圧電共振子の製造工程に適用する共振周波数低下トリミングのためのスパッタリング法を説明する模式的断面構造図。
【図１６】本発明の第１の実施の形態に係る薄膜圧電共振子において、共振周波数上昇トリミング処理を実施した薄膜圧電共振子の模式的断面構造図。
【図１７】本発明の第１の実施の形態に係る薄膜圧電共振子の製造工程に適用する共振周波数上昇トリミングのためのアルゴンイオンビームエッチング法を説明する模式的断面構造図。
【図１８】本発明の第１の実施の形態に係る薄膜圧電共振子の製造工程に適用する共振周波数上昇トリミングのためのアルゴンプラズマエッチング法を説明する模式的断面構造図。
【図１９】本発明の第１の実施の形態に係る薄膜圧電共振子の製造工程に適用する封止部材との接合処理のための斜め方向スパッタリング法を説明する模式的断面構造図。
【図２０】本発明の第１の実施の形態に係る薄膜圧電共振子の製造工程に適用する封止部材との接合処理のための斜め方向アルゴンイオンビームエッチング法を説明する模式的断面構造図。
【図２１】本発明の第２の実施の形態に係る薄膜圧電共振子の模式的断面構造図。
【図２２】本発明の第２の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図２３】本発明の第２の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的平面パターン構造図。
【図２４】本発明の第２の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図２５】本発明の第２の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図２６】本発明の第２の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図２７】本発明の第２の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図２８】本発明の第２の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図２９】本発明の第２の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図３０】本発明の第２の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図３１】本発明の第２の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図３２】本発明の第３の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図３３】本発明の第３の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図３４】本発明の第３の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図３５】本発明の第３の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図３６】本発明の第３の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図３７】本発明の第３の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図３８】本発明の第３の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図３９】本発明の第３の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図４０】本発明の第４の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図４１】本発明の第４の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図４２】本発明の第４の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図４３】本発明の第４の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図４４】本発明の第４の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的平面図。
【図４５】本発明の第４の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図４６】本発明の第４の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図４７】本発明の第４の実施の形態に係る薄膜圧電共振子の製造方法の一工程を説明する模式的断面構造図。
【図４８】本発明の第４の実施の形態に係る薄膜圧電共振子を説明する模式的断面構造図。
【図４９】本発明の実施の形態に係る薄膜圧電共振子の周波数特性を示す模式図。
【図５０】本発明の実施の形態に係る薄膜圧電共振子を複数個組み合わせて得られたバンドパスフィルタの周波数特性を示す模式図。
【図５１】本発明の実施の形態に係る薄膜圧電共振子を使用したバンドパスフィルタ回路の模式的構成図。
【図５２】図５１の平面パターン構成図。
【図５３】図５４に示す模式的回路ブロック構成を適用する携帯電話の模式図。
【図５４】図５１に示すバンドパスフィルタの適用例を示す模式的ブロック構成図。
【符号の説明】
【０１５６】
２，１０１，１０２，１０３，１０４，１０５，１０６，１０７…薄膜圧電共振子
８ａ，８ｂ…プローブ
１０，１１…半導体基板
１２…埋め込み絶縁層
１２ａ，３６ａ…微細孔
１２ｂ，１２ｃ，５３…開口部
１３…絶縁層      
１４，１４ｄ，１４ｅ…半導体層
１４ａ，１４ｂ，１４ｃ…溝
１６ａ，１６ｂ，１６ｃ…保護絶縁膜
１７，１７ａ，１８，１８ａ…保護膜
１９，４６…封止部材
２１…下部電極
２１ａ，２１ｂ，２１ｃ，２１ｄ…下部電極配線
２２…圧電膜
２３…上部電極
２３ａ，２３ｂ，２３ｃ，２３ｄ…上部電極配線
２４，２６，２７，２８…取り出し電極
３５，３９，６０…封止部
３１，３２，３３，３４，６２，６４…支持部
３６…上部部材
３７…保護レジスト層
４４…表面保護テープ
５０…補強テープ
５２，７２…空洞部
５４…発泡テープ
５５…中空部規定領域
５６，５８…堆積金属層
５９…接合用材料堆積層
６１ａ，６１ｂ…配線
６２ａ，６２ｂ…ワイヤ
７４…ノンフラックス半田
７６…回路基板
１０８…アンテナ
１０９…デュプレクサ
１１０…低ノイズアンプ（ＬＮＡ）
１１１…パワーアンプ（ＰＡ）
１１２…携帯電話
１２０…イオンビームソース
１２２…イオンビーム
１２４…高周波電源
１２６…電極
１２８…対向電極
１３２…直流電源
１３４…サンプルホルダ
１３６…堆積用材料ターゲット
１３７…接合用材料ターゲット
２０１，２０２，２０３，２０４…端子
【図１】
2008035119.tif 000003
【図２】
2008035119.tif 000004
【図３】
2008035119.tif 000005
【図４】
2008035119.tif 000006
【図５】
2008035119.tif 000007
【図６】
2008035119.tif 000008
【図７】
2008035119.tif 000009
【図８】
2008035119.tif 000010
【図９】
2008035119.tif 000011
【図１０】
2008035119.tif 000012
【図１１】
2008035119.tif 000013
【図１２】
2008035119.tif 000014
【図１３】
2008035119.tif 000015
【図１４】
2008035119.tif 000016
【図１５】
2008035119.tif 000017
【図１６】
2008035119.tif 000018
【図１７】
2008035119.tif 000019
【図１８】
2008035119.tif 000020
【図１９】
2008035119.tif 000021
【図２０】
2008035119.tif 000022
【図２１】
2008035119.tif 000023
【図２２】
2008035119.tif 000024
【図２３】
2008035119.tif 000025
【図２４】
2008035119.tif 000026
【図２５】
2008035119.tif 000027
【図２６】
2008035119.tif 000028
【図２７】
2008035119.tif 000029
【図２８】
2008035119.tif 000030
【図２９】
2008035119.tif 000031
【図３０】
2008035119.tif 000032
【図３１】
2008035119.tif 000033
【図３２】
2008035119.tif 000034
【図３３】
2008035119.tif 000035
【図３４】
2008035119.tif 000036
【図３５】
2008035119.tif 000037
【図３６】
2008035119.tif 000038
【図３７】
2008035119.tif 000039
【図３８】
2008035119.tif 000040
【図３９】
2008035119.tif 000041
【図４０】
2008035119.tif 000042
【図４１】
2008035119.tif 000043
【図４２】
2008035119.tif 000044
【図４３】
2008035119.tif 000045
【図４４】
2008035119.tif 000046
【図４５】
2008035119.tif 000047
【図４６】
2008035119.tif 000048
【図４７】
2008035119.tif 000049
【図４８】
2008035119.tif 000050
【図４９】
2008035119.tif 000051
【図５０】
2008035119.tif 000052
【図５１】
2008035119.tif 000053
【図５２】
2008035119.tif 000054
【図５３】
2008035119.tif 000055
【図５４】
2008035119.tif 000056