(57)【要約】【課題】  各フレームの走査ライン数が異なる場合でも表示品位を安定させる電源回路、駆動回路、電気光学装置、電子機器及び対向電極駆動方法を提供する。【解決手段】  電気光学装置が有する複数の画素電極に対し電気光学物質を介して設けられた対向電極に対向電極電圧を出力する電源回路は、チャージクロックに同期したチャージポンプ動作により昇圧した昇圧電圧を生成する昇圧回路と、前記昇圧電圧に基づいて生成された高電位側電圧又は低電位側電圧を前記対向電極電圧として前記対向電極に出力する対向電極電圧生成回路とを含む。複数の画素電極と前記対向電極との間の電圧の極性が正極性及び負極性の各極性の期間に、前記チャージクロックの立ち上がりエッジ及び前記チャージクロックの立ち下がりエッジを有する。【選択図】      図１８
2008116918.tif 000002
【特許請求の範囲】
【請求項１】
電気光学装置が有する複数の画素電極に対し電気光学物質を介して設けられた対向電極に対向電極電圧を出力する電源回路であって、
チャージクロックに同期したチャージポンプ動作により昇圧した昇圧電圧を生成する昇圧回路と、
前記昇圧電圧に基づいて生成された高電位側電圧又は低電位側電圧を前記対向電極電圧として前記対向電極に出力する対向電極電圧生成回路とを含み、
前記複数の画素電極と前記対向電極との間の電圧の極性が正極性及び負極性の各極性の期間に、前記チャージクロックの立ち上がりエッジ及び前記チャージクロックの立ち下がりエッジを有することを特徴とする電源回路。
【請求項２】
請求項１において、
前記電気光学装置のゲート線に印加する走査電圧を生成する走査電圧生成回路を含み、
前記走査電圧生成回路が、
前記チャージクロックに同期したチャージポンプ動作により前記走査電圧を生成することを特徴とする電源回路。
【請求項３】
請求項１又は２において、
垂直走査期間毎に、偶数個の水平走査期間と奇数個の水平走査期間とが交互に設けられ、
前記対向電極電圧生成回路が、
１ライン反転駆動により前記対向電極に前記対向電極電圧を出力することを特徴とする電源回路。
【請求項４】
請求項１乃至３のいずれかにおいて、
前記チャージクロックの１周期が、２水平走査期間の長さであることを特徴とする電源回路。
【請求項５】
請求項１乃至３のいずれかにおいて、
前記チャージクロックの変化タイミングと、前記対向電極電圧の変化タイミングとが同じであることを特徴とする電源回路。
【請求項６】
複数のゲート線と、
複数のソース線と、
複数の画素電極と、
各ゲート線により選択された各スイッチ素子が各ソース線と各画素電極とを電気的に接続する複数のスイッチ素子とを含む電気光学装置を駆動するための駆動回路であって、
前記複数のソース線を駆動するためのソース線駆動回路と、
請求項１乃至５のいずれか記載の電源回路とを含むことを特徴とする駆動回路。
【請求項７】
請求項６において、
前記複数のゲート線を走査するためのゲート線駆動回路を含むことを特徴とする駆動回路。
【請求項８】
複数のゲート線と、
複数のソース線と、
複数の画素電極と、
各ゲート線により選択された各スイッチ素子が各ソース線と各画素電極とを電気的に接続する複数のスイッチ素子と、
前記複数の画素電極に対し電気光学物質を介して設けられた対向電極と、
請求項１乃至５のいずれか記載の電源回路とを含むことを特徴とする電気光学装置。
【請求項９】
請求項８において、
前記複数のソース線を駆動するためのソース線駆動回路を含むことを特徴とする電気光学装置。
【請求項１０】
請求項１乃至５のいずれか記載の電源回路を含むことを特徴とする電子機器。
【請求項１１】
請求項８又は９記載の電気光学装置を含むことを特徴とする電子機器。
【請求項１２】
電気光学装置が有する複数の画素電極に対し電気光学物質を介して設けられた対向電極を駆動するための対向電極駆動方法であって、
チャージクロックに同期したチャージポンプ動作により昇圧した昇圧電圧を生成し、
該昇圧電圧に基づいて生成された高電位側電圧又は低電位側電圧を対向電極電圧として前記対向電極に出力し、
前記複数の画素電極と前記対向電極との間の電圧の極性が正極性及び負極性の各極性の期間に、前記チャージクロックの立ち上がりエッジ及び前記チャージクロックの立ち下がりエッジを有することを特徴とする対向電極駆動方法。
【請求項１３】
請求項１２において、
垂直走査期間毎に、偶数個の水平走査期間と奇数個の水平走査期間とが交互に設けられ、
１ライン反転駆動により前記対向電極に前記対向電極電圧を出力することを特徴とする対向電極駆動方法。
【請求項１４】
請求項１２又は１３において、
前記チャージクロックの１周期が、２水平走査期間の長さであることを特徴とする対向電極駆動方法。
【請求項１５】
請求項１２又は１３において、
前記チャージクロックの変化タイミングと、前記対向電極電圧の変化タイミングとが同じであることを特徴とする対向電極駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路、駆動回路、電気光学装置、電子機器及び対向電極駆動方法等に関する。
【背景技術】
【０００２】
従来より、携帯電話機等の電子機器に用いられる液晶表示（Liquid Crystal Display：ＬＣＤ）パネル（広義には、表示パネル。更に広義には電気光学装置）として、単純マトリクス方式のＬＣＤパネルと、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す）等のスイッチ素子を用いたアクティブマトリクス方式のＬＣＤパネルとが知られている。
【０００３】
単純マトリクス方式は、アクティブマトリクス方式に比べて低消費電力化が容易である反面、多色化や動画表示が困難である。一方、アクティブマトリクス方式は、多色化や動画表示に適している反面、低消費電力化が困難である。
【０００４】
このようなアクティブマトリクス方式のＬＣＤパネルを駆動する際に、画素を構成する液晶（広義には電気光学物質）への印加電圧が交流となるように駆動される。その際、画素を構成する画素電極と対向する対向電極（コモン電極）に供給する対向電極電圧（コモン電圧）を、反転駆動タイミングに合わせて変化させることで、画素電極に印加する電圧レベルを低下させ、低消費電力化を図ることができる。
【０００５】
ところで、アクティブマトリクス方式のＬＣＤパネルを駆動する場合、画素を選択するためのゲート線には高電圧の電源電圧、画素に階調電圧を供給するためのソース線には低電圧の電源電圧が必要とされる。そのため、これらの種々の電源電圧は、低消費電力で実現可能なチャージポンプ動作によりシステム電源電圧を昇圧することで生成される。例えば負荷の小さい用途向けの電圧は、チャージポンプ動作の周期を長くすることで、消費電力をより一層低減させることができる。ゲート線に印加される高電圧の電源電圧は、例えば２ライン（２水平走査期間）を１周期とするチャージポンプ動作により生成されていた。
【０００６】
しかしながら、チャージポンプ動作を行うためのチャージポンプ信号の周期に同期して該チャージポンプ動作により得られる昇圧電圧の電圧変動が発生する。そのため、例えば特許文献１では、サブフィールドの周期がチャージポンプ信号周期の整数倍となるように設定される。こうすることで、各サブフィールドに現れる横縞状の表示ムラを空間的に分散させ、１フレームにおける表示ムラを削除させることができる。
【特許文献１】特開２００４−２５２０２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、地上波アナログカラーテレビ放送信号としてＮＴＳＣ（National Television Standards Committee）ビデオ信号（広義にはテレビ信号）があり、ＣＲＴ（Cathode Ray Tube)装置で映像及び音声を出力するためにＮＴＳＣビデオ信号による出力動作が必要である。近年、ＬＣＤパネルを搭載した携帯型の電子機器（例えばＤＳＣ（Digital Still Camera））でも、ＮＴＳＣビデオ信号に準拠したＬＣＤパネルの表示が要求されている。
【０００８】
ところが、ＮＴＳＣビデオ信号は、１垂直走査期間内の水平走査期間の数（走査ライン数）が１フレーム毎に偶数、奇数が繰り返されるようになっている。その一方、従来から、ＬＣＤパネルを駆動する駆動回路は、各フレームの走査ライン数が同じであることを前提に、表示駆動を行っていた。そのため、例えばゲート線の高電圧の電源電圧を２ラインを１周期として生成した場合に、対向電極電圧を生成するための昇圧電圧が２ライン毎に変動し、対向電極の電圧変動を発生させ、フリッカ現象を発生させ表示品位を劣化させていた。
【０００９】
また、特許文献１に開示されている技術であっても、テレビ信号のように各フレームの走査ライン数が異なってしまうと、各フレームにおいてチャージポンプ動作が行われるタイミングの数（チャージポンピング信号のエッジの数）が異なっている。そのため、フレームによって対向電極の電圧変動分が異なり、その結果として液晶の印加電圧がフレームによって変化する。これにより、フリッカ現象を発生させ、表示品位を劣化させる。
【００１０】
本発明の幾つかの態様によれば、各フレームの走査ライン数が異なる場合であっても、フリッカ減少を抑えて表示品位を安定させる電源回路、駆動回路、電気光学装置、電子機器及び対向電極駆動方法を提供できる。
【課題を解決するための手段】
【００１１】
上記課題を解決するために本発明は、
電気光学装置が有する複数の画素電極に対し電気光学物質を介して設けられた対向電極に対向電極電圧を出力する電源回路であって、
チャージクロックに同期したチャージポンプ動作により昇圧した昇圧電圧を生成する昇圧回路と、
前記昇圧電圧に基づいて生成された高電位側電圧又は低電位側電圧を前記対向電極電圧として前記対向電極に出力する対向電極電圧生成回路とを含み、
前記複数の画素電極と前記対向電極との間の電圧の極性が正極性及び負極性の各極性の期間に、前記チャージクロックの立ち上がりエッジ及び前記チャージクロックの立ち下がりエッジを有する電源回路に関係する。
【００１２】
また本発明に係る電源回路では、
前記電気光学装置のゲート線に印加する走査電圧を生成する走査電圧生成回路を含み、
前記走査電圧生成回路が、
前記チャージクロックに同期したチャージポンプ動作により前記走査電圧を生成することができる。
【００１３】
また本発明に係る電源回路では、
垂直走査期間毎に、偶数個の水平走査期間と奇数個の水平走査期間とが交互に設けられ、
前記対向電極電圧生成回路が、
１ライン反転駆動により前記対向電極に前記対向電極電圧を出力することができる。
【００１４】
また本発明に係る電源回路では、
前記チャージクロックの１周期が、２水平走査期間の長さであってもよい。
【００１５】
上記のいずれかの発明によれば、走査線数が奇数のフレームと走査線数が偶数のフレームとが交互に切り替えられる場合であっても、対向電極電圧の高電位側電圧及び低電位側電圧に及ぼすチャージクロックの変化の影響を相殺することができる。従って、各フレームにおいて、対向電極電圧の高電位側電圧及び低電位側電圧の電圧レベルを一定にすることができ、各フレームで同じ階調電圧が画素電極に印加された場合に電気光学素子の印加電圧が変動してしまう事態を回避し、画質の劣化を防止できるようになる。即ち、各フレームの走査ライン数が異なる場合であっても、フリッカ減少を抑えて表示品位を安定させる電源回路を提供できるようになる。更に、本発明によれば、チャージクロックの信号線、対向電極電圧の信号線、高電位側電圧の信号線、低電位側電圧の信号線、チャージポンプ動作により生成された昇圧電圧の信号線の配置を考慮することなく、画質の劣化を防止できるようになる。
【００１６】
また本発明に係る電源回路では、
前記チャージクロックの変化タイミングと、前記対向電極電圧の変化タイミングとが同じであってもよい。
【００１７】
本発明によれば、対向電極電圧の高電位側電圧及び低電位側電圧が、各フレームにおいて同様に変動することになるため、対向電極電圧の電圧レベルの変動が周期的に発生することなく、結果的に、各フレームに同じ階調電圧が画素電極に印加されたとしても、電気光学素子の印加電圧が変動する事態を回避できるようになる。
【００１８】
また本発明は、
複数のゲート線と、
複数のソース線と、
複数の画素電極と、
各ゲート線により選択された各スイッチ素子が各ソース線と各画素電極とを電気的に接続する複数のスイッチ素子とを含む電気光学装置を駆動するための駆動回路であって、
前記複数のソース線を駆動するためのソース線駆動回路と、
上記のいずれか記載の電源回路とを含む駆動回路に関係する。
【００１９】
また本発明に係る駆動回路では、
前記複数のゲート線を走査するためのゲート線駆動回路を含むことができる。
【００２０】
上記のいずれかの発明によれば、対向電極電圧の変動を抑えて画質の劣化を防止できる駆動回路を提供できるようになる。
【００２１】
また本発明は、
複数のゲート線と、
複数のソース線と、
複数の画素電極と、
各ゲート線により選択された各スイッチ素子が各ソース線と各画素電極とを電気的に接続する複数のスイッチ素子と、
前記複数の画素電極に対し電気光学物質を介して設けられた対向電極と、
上記のいずれか記載の電源回路とを含む電気光学装置に関係する。
【００２２】
また本発明に係る電気光学装置では、
前記複数のソース線を駆動するためのソース線駆動回路を含むことができる。
【００２３】
上記のいずれかの発明によれば、対向電極電圧の変動を抑えて画質の劣化を防止できる電気光学装置を提供できるようになる。
【００２４】
また本発明は、
上記のいずれか記載の電源回路を含む電子機器に関係する。
【００２５】
また本発明は、
上記記載の電気光学装置を含む電子機器に関係する。
【００２６】
上記のいずれかの発明によれば、対向電極電圧の変動を抑えて画質の劣化を防止できる電子機器を提供できるようになる。
【００２７】
また本発明は、
電気光学装置が有する複数の画素電極に対し電気光学物質を介して設けられた対向電極を駆動するための対向電極駆動方法であって、
チャージクロックに同期したチャージポンプ動作により昇圧した昇圧電圧を生成し、
該昇圧電圧に基づいて生成された高電位側電圧又は低電位側電圧を対向電極電圧として前記対向電極に出力し、
前記複数の画素電極と前記対向電極との間の電圧の極性が正極性及び負極性の各極性の期間に、前記チャージクロックの立ち上がりエッジ及び前記チャージクロックの立ち下がりエッジを有する対向電極駆動方法に関係する。
【００２８】
また本発明に係る対向電極駆動方法では、
垂直走査期間毎に、偶数個の水平走査期間と奇数個の水平走査期間とが交互に設けられ、
１ライン反転駆動により前記対向電極に前記対向電極電圧を出力することができる。
【００２９】
また本発明に係る対向電極駆動方法では、
前記チャージクロックの１周期が、２水平走査期間の長さであってもよい。
【００３０】
また本発明に係る対向電極駆動方法では、
前記チャージクロックの変化タイミングと、前記対向電極電圧の変化タイミングとが同じであってもよい。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００３２】
１．  液晶装置
図１に、本実施形態における表示ドライバが適用される液晶装置の構成の概要を示す。
【００３３】
図１の液晶装置（液晶表示装置。広義には表示装置）１０は、表示パネル（狭義には液晶パネル、ＬＣＤ（Liquid Crystal Display）パネル）１２と、表示パネル１２を駆動する表示ドライバ６０とを含む。また、液晶装置１０は、中央演算処理装置（Central Processing Unit：ＣＰＵ）からなるホスト４０を含むことができる。ホスト４０は、液晶装置１０の内部又は外部に設けられたメモリに格納されたプログラムを読み出し、該プログラムに処理手順に対応した処理を行うことができるようになっている。このホスト４０は、ＮＴＳＣ方式又はＰＡＬ（Phase Alternating Line）方式に準拠して、垂直同期信号ＶＤＯ、水平同期信号ＨＤＯ及び画像データ（階調データ）ＧＤＯを生成し、表示ドライバ６０に供給する。
【００３４】
表示ドライバ６０は、テレビ信号インターフェース（Interface：以下、Ｉ／Ｆ）回路６２を含む。テレビ信号Ｉ／Ｆ回路６２には、ホスト４０からの垂直同期信号ＶＤＯ及び水平同期信号ＨＤＯが入力される。テレビ信号Ｉ／Ｆ回路６２は、ホスト４０からの垂直同期信号ＶＤＯ及び水平同期信号ＨＤＯを、内部用の垂直同期信号ＶＤＩ及び水平同期信号ＨＤＩに変換する。そして表示ドライバ６０は、垂直同期信号ＶＤＩ及び水平同期信号ＨＤＩに同期して、ホスト４０からの画像データに基づいて表示パネル１２を駆動する。
【００３５】
２．  具体的な構成
図２に、図１の液晶装置のブロック図の例を示す。
【００３６】
液晶装置１０は、表示パネル１２、ソースドライバ２０（広義にはデータ線駆動回路）、ゲートドライバ３０（広義には走査線駆動回路）、ホスト４０、電源回路５０を含む。なお、液晶装置１０にこれらのすべての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。
【００３７】
ここで表示パネル１２（広義には電気光学装置）は、複数のゲート線（広義には走査線）と、複数のソース線（広義にはデータ線）と、ゲート線及びソース線により特定される画素電極を含む。この場合、ソース線に薄膜トランジスタＴＦＴ（Thin Film Transistor、広義にはスイッチング素子）を接続し、このＴＦＴに画素電極を接続することで、アクティブマトリクス型の液晶装置を構成できる。
【００３８】
より具体的には、表示パネル１２は、アクティブマトリクス基板（例えばガラス基板）上にアモルファスシリコン薄膜が形成されたアモルファスシリコン液晶パネルである。アクティブマトリクス基板には、図２のＹ方向に複数配列されそれぞれＸ方向に伸びるゲート線Ｇ１〜ＧＭ（Ｍは２以上の自然数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるソース線Ｓ１〜ＳＮ（Ｎは２以上の自然数）とが配置されている。また、ゲート線ＧＫ（１≦Ｋ≦Ｍ、Ｋは自然数）とソース線ＳＬ（１≦Ｌ≦Ｎ、Ｌは自然数）との交差点に対応する位置に、薄膜トランジスタＴＦＴＫＬ（広義にはスイッチング素子）が設けられている。
【００３９】
ＴＦＴＫＬのゲート電極はゲート線ＧＫに接続され、ＴＦＴＫＬのソース電極はソース線ＳＬに接続され、ＴＦＴＫＬのドレイン電極は画素電極ＰＥＫＬに接続されている。この画素電極ＰＥＫＬと、画素電極ＰＥＫＬと液晶（広義には電気光学物質）を挟んで対向する対向電極ＣＥ（共通電極、コモン電極）との間には、液晶容量ＣＬＫＬ（液晶素子）及び補助容量ＣＳＫＬが形成されている。そして、ＴＦＴＫＬ、画素電極ＰＥＫＬ等が形成されるアクティブマトリクス基板と対向電極ＣＥが形成される対向基板との間に液晶が封入されるように形成され、画素電極ＰＥＫＬと対向電極ＣＥとの間の印加電圧に応じて画素の透過率が変化するようになっている。
【００４０】
なお、対向電極ＣＥに与えられる対向電極電圧ＶＣＯＭの電圧レベル（高電位側電圧ＶＣＯＭＨ、低電位側電圧ＶＣＯＭＬ）は、電源回路５０に含まれる対向電極電圧生成回路より生成される。例えば、対向電極ＣＥは、対向基板上に一面に形成される。
【００４１】
ソースドライバ２０は、画像データに基づいて表示パネル１２のソース線Ｓ１〜ＳＮを駆動する。一方、ゲートドライバ３０は、表示パネル１２のゲート線Ｇ１〜ＧＭを走査（順次駆動）する。ソースドライバ２０及びゲートドライバ３０は、ホスト４０によって生成された垂直同期信号ＶＤＯ及び水平同期信号ＨＤＯを変換した内部用の垂直同期信号ＶＤＩ及び水平同期信号ＨＤＩに同期して、ホスト４０によって生成された画像データに基づいて表示パネル１２を駆動することができる。
【００４２】
ホスト４０は、図示しないメモリから読み出されたプログラムの処理手順に従って、ソースドライバ２０、ゲートドライバ３０及び電源回路５０を制御する。より具体的には、ホスト４０は、ソースドライバ２０及びゲートドライバ３０に対しては、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路５０に対しては、昇圧動作のためのチャージポンプ動作の周期、対向電極ＣＥに印加する対向電極電圧ＶＣＯＭの電圧レベルの極性反転タイミング（極性反転周期）の制御を行う。
【００４３】
電源回路５０は、外部から供給される基準電圧に基づいて、表示パネル１２の駆動に必要な各種の電圧レベル（階調電圧）や、対向電極ＣＥの対向電極電圧ＶＣＯＭの電圧レベルを生成する。
【００４４】
このような構成の液晶装置１０は、ホスト４０の制御の下、外部から供給される画像データに基づいて、ソースドライバ２０、ゲートドライバ３０及び電源回路５０が協調して表示パネル１２を駆動する。
【００４５】
なお、図２では、液晶装置１０がホスト４０を含む構成になっているが、ホスト４０を液晶装置１０の外部に設けてもよい。或いは、ソースドライバ２０、ゲートドライバ３０、ホスト４０、電源回路５０の一部又は全部を表示パネル１２上に形成してもよい。
【００４６】
また図２において、ソースドライバ２０、ゲートドライバ３０及び電源回路５０を集積化して、半導体装置（集積回路、ＩＣ）として表示ドライバ６０を構成してもよい。
【００４７】
図３に、本実施形態における液晶装置の他の構成例のブロック図を示す。
【００４８】
図３では、表示パネル１２上（パネル基板上）に、ソースドライバ２０、ゲートドライバ３０及び電源回路５０を含む表示ドライバ６０が形成されている。このように表示パネル１２は、複数のゲート線と、複数のソース線と、複数のゲート線の各ゲート線及び複数のソース線の各ソース線とに接続された複数の画素（画素電極）と、複数のソース線を駆動するソースドライバと、複数のゲート線を走査するゲートドライバとを含むように構成することができる。表示パネル１２の画素形成領域４４に、複数の画素が形成されている。各画素は、ソースにソース線が接続されゲートにゲート線が接続されたＴＦＴと、該ＴＦＴのドレインに接続された画素電極とを含むことができる。
【００４９】
なお図３では、表示パネル１２上においてゲートドライバ３０及び電源回路５０のうち少なくとも１つが省略された構成であってもよい。
【００５０】
また図２又は図３において、表示ドライバ６０が、ホスト４０を内蔵してもよい。或いは図２又は図３において、表示ドライバ６０が、ソースドライバ２０及びゲートドライバ３０のいずれか一方と、電源回路５０とを集積化した半導体装置であってもよい。
【００５１】
２．１  ゲートドライバ
図４に、図２又は図３のゲートドライバ３０の構成例を示す。
【００５２】
ゲートドライバ３０は、シフトレジスタ３２、レベルシフタ３４、出力バッファ３６を含む。
【００５３】
シフトレジスタ３２は、各ゲート線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ３２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯをフリップフロップに保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。ここで入力されるイネーブル入出力信号ＥＩＯは、ホスト４０からの垂直同期信号ＶＤＯを変換した内部用の垂直同期信号ＶＤＩである。また、クロック信号ＣＬＫは、ホスト４０からの水平同期信号ＨＤＯを変換した内部用の水平同期信号ＨＤＩである。
【００５４】
レベルシフタ３４は、シフトレジスタ３２からの電圧レベルを、表示パネル１２の液晶素子とＴＦＴのトランジスタ能力とに応じた電圧レベルにシフトする。この電圧レベルとしては、高い電圧レベルが必要とされるため、他のロジック回路部とは異なる高耐圧プロセスが用いられる。
【００５５】
出力バッファ３６は、レベルシフタ３４によってシフトされた走査電圧をバッファリングしてゲート線に出力し、ゲート線を駆動する。
【００５６】
２．２  ソースドライバ
図５に、図２又は図３のソースドライバ２０の構成例のブロック図を示す。
【００５７】
ソースドライバ２０は、シフトレジスタ２２、ラインラッチ２４、２６、テレビ信号Ｉ／Ｆ回路６２、基準電圧発生回路２７、ＤＡＣ２８（Digital-to-Analog Converter）（広義にはデータ電圧生成回路）、ソース線駆動回路２９を含む。
【００５８】
シフトレジスタ２２は、各ソース線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ２２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯを保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。
【００５９】
ラインラッチ２４には、ホスト４０から画像データ（ＤＩＯ）が入力される。この画像データは、例えば１ドット当たり６ビットで表される。ラインラッチ２４は、この画像データ（ＤＩＯ）を、シフトレジスタ２２の各フリップフロップで順次シフトされたイネーブル入出力信号ＥＩＯに同期してラッチする。なお、画像データは、ホスト４０からのドットクロックに同期して送られてきてもよいが、ＮＴＳＣ方式又はＰＡＬ方式に準拠して送られてきてもよい。
【００６０】
テレビ信号Ｉ／Ｆ回路６２は、ホスト４０からの垂直同期信号ＶＤＯ及び水平同期信号ＨＤＯに基づいて、表示ドライバ６０の内部用の垂直同期信号ＶＤＩ及び水平同期信号ＨＤＩを生成する。
【００６１】
ラインラッチ２６は、テレビ信号Ｉ／Ｆ回路６２によって生成された水平同期信号ＨＤＩのエッジ（立ち上がりエッジ又は立ち下がりエッジ）で、ラインラッチ２４でラッチされた１水平走査単位の画像データをラッチする。
【００６２】
基準電圧発生回路２７は、６４（＝２６）種類の基準電圧を生成する。基準電圧発生回路２７によって生成された６４種類の基準電圧は、ＤＡＣ２８に供給される。
【００６３】
ＤＡＣ（データ電圧生成回路）２８は、各ソース線に供給すべきアナログのデータ電圧を生成する。具体的にはＤＡＣ２８は、ラインラッチ２６からのデジタルの画像データに基づいて、基準電圧発生回路２７からの基準電圧のいずれかを選択し、デジタルの画像データに対応するアナログのデータ電圧を出力する。
【００６４】
ソース線駆動回路２９は、ＤＡＣ２８からのデータ電圧をバッファリングしてソース線に出力し、ソース線を駆動する。具体的には、ソース線駆動回路２９は、各ソース線毎に設けられたボルテージフォロワ接続の演算増幅器ＯＰＣ（広義にはインピーダンス変換回路）を含み、これらの各演算増幅器ＯＰＣが、ＤＡＣ２８からのデータ電圧をインピーダンス変換して、各ソース線に出力する。
【００６５】
なお、図５では、デジタルの画像データをデジタル・アナログ変換して、ソース線駆動回路２９を介してソース線に出力する構成を採用しているが、アナログの映像信号をサンプル・ホールドして、ソース線駆動回路２９を介してソース線に出力する構成を採用することもできる。
【００６６】
図６に、図５の基準電圧発生回路２７、ＤＡＣ２８及びソース線駆動回路２９の構成例を示す。図６において、画像データが６ビットのデータＤ０〜Ｄ５であり、各ビットのデータの反転データをＸＤ０〜ＸＤ５と示している。また図６において、図５と同一部分には同一符号を付し、適宜説明を省略する。
【００６７】
基準電圧発生回路２７は、両端の電圧ＶＤＤＨ、ＶＳＳＨを抵抗分割して６４種類の基準電圧を生成する。各基準電圧は、６ビットの画像データにより表される各階調値に対応している。各基準電圧は、ソース線Ｓ１〜ＳＮの各ソース線に共通に供給される。
【００６８】
ＤＡＣ２８は、ソース線毎に設けられたデコーダを含み、各デコーダは、画像データに対応した基準電圧を演算増幅器ＯＰＣに出力する。
【００６９】
２．３  電源回路
図７に、図２又は図３の電源回路５０の構成例を示す。
【００７０】
電源回路５０は、正方向２倍昇圧回路５２、走査電圧生成回路５４、対向電極電圧生成回路５６、チャージクロック生成回路５８を含む。この電源回路５０には、システム接地電源電圧ＶＳＳ及びシステム電源電圧ＶＤＤが供給される。
【００７１】
正方向２倍昇圧回路５２には、システム接地電源電圧ＶＳＳ及びシステム電源電圧ＶＤＤが供給される。そして正方向２倍昇圧回路５２は、システム接地電源電圧ＶＳＳを基準に、システム電源電圧ＶＤＤを正方向に２倍に昇圧した電源電圧ＶＯＵＴを生成する。即ち正方向２倍昇圧回路５２は、システム接地電源電圧ＶＳＳとシステム電源電圧ＶＤＤとの間の電圧差を２倍に昇圧する。このような正方向２倍昇圧回路５２は、公知のチャージポンプ回路により構成できる。電源電圧ＶＯＵＴは、ソースドライバ２０、走査電圧生成回路５４や対向電極電圧生成回路５６に供給される。なお正方向２倍昇圧回路５２は、２倍以上の昇圧倍率で昇圧後にレギュレータで電圧レベルを調整して、システム電源電圧ＶＤＤを正方向に２倍に昇圧した電源電圧ＶＯＵＴを出力することが望ましい。
【００７２】
チャージクロック生成回路５８は、図示しない基準クロックに基づいて、所定の周期のチャージクロックＣＨＰＭＰを生成する。正方向２倍昇圧回路５２は、チャージクロックＣＨＰＭＰに同期して、チャージポンプ動作を行う。
【００７３】
走査電圧生成回路５４には、システム接地電源電圧ＶＳＳ及び電源電圧ＶＯＵＴが供給される。そして走査電圧生成回路５４は、走査電圧を生成する。走査電圧は、ゲートドライバ３０によって駆動されるゲート線に印加される電圧である。この走査電圧の高電位側電圧はＶＤＤＨＧであり、低電位側電圧はＶＥＥである。
【００７４】
対向電極電圧生成回路５６は、対向電極電圧ＶＣＯＭを生成する。対向電極電圧生成回路５６は、極性反転信号ＰＯＬに基づいて、高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬを、対向電極電圧ＶＣＯＭとして出力する。極性反転信号ＰＯＬは、極性反転タイミングに合わせてホスト４０によって生成される。
【００７５】
図８に、図７の正方向２倍昇圧回路５２の構成例を示す。図８において、図７と同一部分には同一符号を付し、適宜説明を省略する。また図８では、チャージポンプ回路が２倍昇圧を行うものとして説明するが、本実施形態が昇圧倍率に限定されるものではない。
【００７６】
正方向２倍昇圧回路５２は、スイッチ素子としてのトランジスタを含み、各トランジスタは、チャージクロック生成回路５８によって生成されたチャージクロックＣＨＰＭＰによりスイッチ制御される。チャージクロックＣＨＰＭＰは、チャージクロックＣＫ１〜ＣＫ３を含む。
【００７７】
正方向２倍昇圧回路５２は、システム電源電圧ＶＤＤがソースに供給されるＰ型（第１導電型）金属酸化膜半導体（Metal Oxide Semiconductor：ＭＯＳ）トランジスタ（以下、単にトランジスタと略す）ＰＴｒ１と、ドレインがトランジスタＰＴｒ１のドレインに接続されるＮ型（第２導電型）トランジスタＮＴｒ１とを含む。トランジスタＮＴｒ１のソースには、システム接地電源電圧ＶＳＳが供給される。トランジスタＰＴｒ１、ＮＴｒ１のゲートには、チャージクロックＣＫ１が供給される。
【００７８】
また正方向２倍昇圧回路５２は、Ｐ型トランジスタＰＴｒ２、ＰＴｒ３を含む。トランジスタＰＴｒ２のドレインにはシステム電源電圧ＶＤＤが供給され、トランジスタＰＴｒ２のソースはＰ型トランジスタＰＴｒ３のドレインに接続される。トランジスタＰＴｒ３のソースは、出力信号線ＳＬＸを介して電源回路５０（又は表示ドライバ６０）の接続端子ＴＣ３に接続される。トランジスタＰＴｒ２のゲートには、チャージクロックＣＫ２が供給される。トランジスタＰＴｒ３のゲートには、チャージクロックＣＫ３が供給される。
【００７９】
電源回路５０（又は表示ドライバ６０）は、接続端子ＴＣ１〜ＴＣ３を含む。接続端子ＴＣ１とトランジスタＰＴｒ１、ＮＴｒ１の接続ノード（ドレインノード）とは、信号線ＳＬ１を介して電気的に接続される。接続端子ＴＣ２とトランジスタＰＴｒ２、ＰＴｒ３の接続ノードとは、信号線ＳＬ２を介して電気的に接続される。
【００８０】
接続端子ＴＣ１、ＴＣ２の間には、電源回路５０（又は表示ドライバ６０）の外部においてフライングコンデンサＦＣ１が接続される。接続端子ＴＣ３とシステム接地電源電圧ＶＳＳが供給される電源線との間には、安定化用コンデンサＳＣが接続される。
【００８１】
図８に示す正方向２倍昇圧回路５２は、システム電源電圧ＶＤＤとシステム接地電源電圧ＶＳＳとの間の電圧Ｖを２倍に昇圧した昇圧電圧２Ｖを、接続端子ＴＣ３に出力する。
【００８２】
図９に、チャージクロックＣＫ１〜ＣＫ３と各トランジスタの制御状態のタイミングの一例を示す。図９において、各チャージクロックの立ち上がりエッジ、立ち下がりエッジのタイミングは同じタイミングとして示しているが、実際には直列に接続される２つのトランジスタが同時にオンしないように（いわゆるオフ・オフ期間を有するように）、チャージクロックの立ち上がりエッジ、立ち下がりエッジのタイミングをずらすことが望ましい。
【００８３】
まず期間ＰＨ１において、トランジスタＮＴｒ１がオン、トランジスタＰＴｒ１がオフとなるため、接続端子ＴＣ１に接続されるフライングコンデンサＦＣ１の一端にはシステム接地電源電圧ＶＳＳが供給される。このとき、トランジスタＰＴｒ２がオン、トランジスタＰＴｒ３がオフであるため、接続端子ＴＣ２に接続されるフライングコンデンサＦＣ１の他端は信号線ＳＬ２を介してシステム電源電圧ＶＤＤが供給される電源線が接続される。従って、期間ＰＨ１においてフライングコンデンサＦＣ１は、システム電源電圧ＶＤＤとシステム接地電源電圧ＶＳＳとの間の電圧Ｖに対応した電荷を蓄積する。
【００８４】
次に期間ＰＨ２において、トランジスタＮＴｒ１がオフ、トランジスタＰＴｒ１がオンとなるため、接続端子ＴＣ１に接続されるフライングコンデンサＦＣ１の一端はシステム電源電圧ＶＤＤが供給される電源線に接続される。トランジスタＰＴｒ２がオフ、トランジスタＰＴｒ３がオンとなるため、電圧２Ｖは、出力信号線ＳＬＸを介して安定化用コンデンサＳＣの一端に供給され、その後安定化用コンデンサＳＣに電圧が保持される。
【００８５】
図１０に、図７の対向電極電圧生成回路５６の構成例を示す。
【００８６】
対向電極電圧生成回路５６は、表示パネル（電気光学装置）１２の画素電極と液晶素子（電気光学物質）を挟んで対向する対向電極ＣＥに印加される対向電極電圧ＶＣＯＭを生成する。この対向電極電圧生成回路５６は、ボルテージフォロワ接続された演算増幅器である第１及び第２の演算増幅器ＯＰ１、ＯＰ２と、切替回路ＳＥＬとを含む。第１の対向電極電圧発生回路としての第１の演算増幅器ＯＰ１は、対向電極電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨを出力する。第２の対向電極電圧発生回路としての第２の演算増幅器ＯＰ２は、対向電極電圧ＶＣＯＭの低電位側電圧ＶＣＯＭＬを出力する。切替回路ＳＥＬは、液晶素子（電気光学物質）に印加される電圧の極性を反転させる極性反転タイミングに応じて、高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの１つを対向電極電圧ＶＣＯＭとして出力する。なお第１及び第２の演算増幅器ＯＰ１、ＯＰ２を、レギュレータとして動作させてもよい。
【００８７】
更に、対向電極電圧生成回路５６には、極性反転タイミングを規定する極性反転信号ＰＯＬ又は極性反転信号ＰＯＬの反転信号が入力されている。図１０では、極性反転信号ＰＯＬが入力されている。
【００８８】
切替回路ＳＥＬは、Ｐ型のトランジスタＰＴｒと、Ｎ型（第２導電型）のトランジスタＮＴｒとを含むことができる。トランジスタＰＴｒのソースは、第１の演算増幅器ＯＰ１の出力に接続される。トランジスタＰＴｒのドレインは、対向電極ＣＥに電気的に接続される。トランジスタＰＴｒのゲートには、極性反転信号ＰＯＬが供給される。トランジスタＮＴｒのソースは、第２の演算増幅器ＯＰ２の出力に接続される。トランジスタＮＴｒのドレインは、対向電極ＣＥに電気的に接続される。トランジスタＮＴｒのゲートには、極性反転信号ＰＯＬが供給される。
【００８９】
このような対向電極電圧生成回路５６は、ＶＣＯＭＨ生成回路（対向電極高電位側電圧生成回路）７２と、ＶＣＯＭＬ生成回路（対向電極低電位側電圧生成回路）７４とを含むことができる。ＶＣＯＭＨ生成回路７２は、例えばシステム接地電源電圧ＶＳＳと電源電圧ＶＯＵＴとに基づいて、公知のチャージポンプ動作により電圧ＶＣＯＭＨ０を生成することができるようになっている。電圧ＶＣＯＭＨ０は、第１の演算増幅器ＯＰ１の入力に供給される。ＶＣＯＭＬ生成回路７４は、例えばシステム接地電源電圧ＶＳＳと電源電圧ＶＯＵＴとに基づいて、公知のチャージポンプ動作により電圧ＶＣＯＭＬ０を生成することができるようになっている。電圧ＶＣＯＭＬ０は、第２の演算増幅器ＯＰ２の入力に供給される。切替回路ＳＥＬは、極性反転信号ＰＯＬに応じて、高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬのいずれかを対向電極電圧ＶＣＯＭとして出力する。
【００９０】
図１１に、本実施形態における電源回路５０によって生成される電源電圧の関係を模式的に示す。なお、図１１では、電圧ＶＤＤＨＧ、ＶＥＥの図示を省略し、電圧ＶＯＵＴ、ＶＤＤＨＳ、ＶＣＯＭＨ、ＶＣＯＭ、ＶＣＯＭＬ、ＶＯＵＴＭの電位関係を示している。
【００９１】
電圧ＶＯＵＴは、システム電源電圧ＶＤＤとシステム接地電源電圧ＶＳＳとの間の電圧を、システム接地電源電圧ＶＳＳを基準に正方向に２倍に昇圧した電圧である。電源回路５０の正方向２倍昇圧回路５２は、レギュレータとして機能する演算増幅器ＲＥＧ１を含むことができる。演算増幅器ＲＥＧ１の高電位側電源電圧は電圧ＶＯＵＴであり、低電位側電源電圧はシステム接地電源電圧ＶＳＳである。演算増幅器ＲＥＧ１は、電圧ＶＤＤＨＳを出力する。
【００９２】
また電源回路５０の対向電極電圧生成回路５６は、レギュレータとして機能する第１及び第２の演算増幅器ＯＰ１、ＯＰ２を含む。第１の演算増幅器ＯＰ１の高電位側電源電圧は電圧ＶＯＵＴであり、低電位側電源電圧はシステム接地電源電圧ＶＳＳである。第１の演算増幅器ＯＰ１は、電圧ＶＣＯＭＨを出力する。電圧ＶＯＵＴＭは、システム電源電圧ＶＤＤとシステム接地電源電圧ＶＳＳとの間の電圧を、システム接地電源電圧ＶＳＳを基準に負方向に１倍（−１倍）に昇圧した電圧である。第２の演算増幅器ＯＰ２の高電位側電源電圧は電圧ＶＤＤであり、低電位側電源電圧は電圧ＶＯＵＴＭである。第２の演算増幅器ＯＰ２は、電圧ＶＣＯＭＬを出力する。対向電極電圧生成回路５６は、図１０に示したように、極性反転信号ＰＯＬに基づいて、第１及び第２の演算増幅器ＯＰ２、ＯＰ３により生成された高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬのいずれかを対向電極電圧ＶＣＯＭとして出力する。
【００９３】
図１２に、図２又は図３の表示パネル１２の駆動波形の一例を示す。
【００９４】
ソース線には、画像データの階調値に応じた階調電圧ＤＬＶが印加される。図１２では、システム接地電源電圧ＶＳＳ（＝０Ｖ）を基準に、５Ｖの振幅の階調電圧ＤＬＶが印加されている。
【００９５】
ゲート線には、非選択時において低電位側電圧ＶＥＥ（＝−１０Ｖ）、選択時において高電位側電圧ＶＤＤＨＧ（＝１５Ｖ）の走査電圧ＧＬＶが印加される。
【００９６】
対向電極ＣＥには、高電位側電圧ＶＣＯＭＨ（＝３Ｖ）、低電位側電圧ＶＣＯＭＬ（＝−２Ｖ）の対向電極電圧ＶＣＯＭが印加される。そして所与の電圧を基準とした対向電極電圧ＶＣＯＭの電圧レベルの極性が、極性反転タイミングに合わせて反転している。図１２では、いわゆる走査ライン反転駆動時の対向電極電圧ＶＣＯＭの波形を示している。この極性反転タイミングに合わせて、ソース線の階調電圧ＤＬＶもまた、所与の電圧を基準に、その極性が反転している。
【００９７】
ところで液晶素子は、直流電圧を長時間印加すると劣化するという性質がある。このため、液晶素子に印加する電圧の極性を所定期間毎に反転させる駆動方式が必要になる。このような駆動方式としては、フレーム反転駆動、走査（ゲート）ライン反転駆動、データ（ソース）ライン反転駆動、ドット反転駆動等がある。
【００９８】
このうち、フレーム反転駆動は、消費電力は低いが、画質がそれほど良くないという不利点がある。また、データライン反転駆動、ドット反転駆動は、画質は良いが、表示パネルの駆動に高い電圧が必要になるという不利点がある。
【００９９】
本実施形態では、走査ライン反転駆動（１ライン反転駆動）を採用している。この走査ライン反転駆動では、液晶素子に印加される電圧が走査期間毎（ゲート線毎）に極性反転される。例えば、図１３に示すように、第１の走査期間（ゲート線）では正極性の電圧が液晶素子に印加され、第２の走査期間では負極性の電圧が印加され、第３の走査期間では正極性の電圧が印加される。一方、次のフレームにおいては、今度は、第１の走査期間では負極性の電圧が液晶素子に印加され、第２の走査期間では正極性の電圧が印加され、第３の走査期間では負極性の電圧が印加されるようになる。
【０１００】
そして、この走査ライン反転駆動では、対向電極ＣＥの対向電極電圧ＶＣＯＭの電圧レベルが走査期間毎に極性反転される。
【０１０１】
ここで、正極の期間Ｔ１は、ソース線の階調電圧が供給された画素電極の電圧レベルが対向電極ＣＥの電圧レベルよりも高くなる期間である。この期間Ｔ１では液晶素子に正極性の電圧が印加されることになる。一方、負極の期間Ｔ２は、ソース線の階調電圧が供給された画素電極の電圧レベルが対向電極ＣＥの電圧レベルよりも低くなる期間である。この期間Ｔ２では液晶素子に負極性の電圧が印加されることになる。
【０１０２】
このように対向電極電圧ＶＣＯＭを極性反転することで、表示パネルの駆動に必要な電圧を低くすることができる。これにより、駆動回路の耐圧を低くでき、駆動回路の製造プロセスの簡素化、低コスト化を図ることができる。
【０１０３】
３．  本実施形態の説明
本実施形態では、表示ドライバ６０が、ホスト４０からのＮＴＳＣビデオ信号又はＰＡＬビデオ信号を受け、内部用として表示パネル駆動用の同期信号を生成する。そして、ホスト４０からの画像データを用いて、表示ドライバ６０が、該同期信号に同期して表示パネル１２を駆動する。こうすることで、ホスト４０が、図示しないＣＲＴ装置に対する表示制御を行うことができ、表示ドライバ６０は、ホスト４０がＣＲＴ装置に対する表示制御信号（画像データや同期信号）をそのまま用いて表示パネル１２の表示駆動を行うことができるようになる。
【０１０４】
ところが、ＮＴＳＣ方式及びＰＡＬ方式は、いずれも１フレーム（１垂直走査期間）当たりの走査線数が奇数であり、飛び越し走査による表示を行う。そのため、ホスト４０は、走査線数が偶数のフレームの画像データ、走査線数が奇数のフレームの画像データを交互に出力することになる。即ち、垂直走査期間毎に、偶数個の水平走査期間と奇数個の水平走査期間とが交互に設けられる。そこで、表示ドライバ６０は、テレビ信号Ｉ／Ｆ回路６２を備え、ホスト４０からの垂直同期信号ＶＤＯ及び水平同期信号ＨＤＯを表示パネル駆動用の垂直同期信号ＶＤＩ及び水平同期信号ＨＤＩに変換し、垂直同期信号ＶＤＩ及び水平同期信号ＨＤＩに同期して、ホスト４０からの画像データを用いて表示パネル１２の駆動を行うことができるようになっている。
【０１０５】
図１４に、本実施形態におけるテレビ信号Ｉ／Ｆ回路６２の動作の概要の説明図を示す。
【０１０６】
図１４では、説明を簡略化するために１フレームの走査線数を２５であるものとして説明する。ホスト４０は、垂直同期信号ＶＤＯ及び水平同期信号ＨＤＯを生成すると共に、走査線数が奇数のフレームの画像データＧＤＯと走査線数が偶数のフレームの画像データＧＤＯとをフレーム毎に交互に生成する。図１４では、走査線数が１３であるフレームと、走査線数が１２であるフレームとが交互に現れる。
【０１０７】
テレビ信号Ｉ／Ｆ回路６２は、垂直同期信号ＶＤＯ及び水平同期信号ＨＤＯに基づいて、垂直同期信号ＶＤＩ及び水平同期信号ＨＤＩを生成する。このとき、垂直同期信号ＶＤＩのエッジ（立ち上がりエッジ又は立ち下がりエッジ）を基準に同じ走査線数（水平走査期間数）で画像データＧＤＯを取り込むように、垂直同期信号ＶＤＩが生成される。図１４では、垂直同期信号ＶＤＩの立ち下がりエッジを基準に走査線数が５となるように、垂直同期信号ＶＤＩが生成される。
【０１０８】
図１５に、テレビ信号Ｉ／Ｆ回路６２の構成例のブロック図を示す。
【０１０９】
テレビ信号Ｉ／Ｆ回路６２は、立ち下がりエッジ検出回路１２０、カウンタ１２２、取り込み開始タイミング設定レジスタ１２４、比較回路１２６、レベル判定回路１２８、ＶＤＩ生成回路１３０を含む。
【０１１０】
立ち下がりエッジ検出回路１２０は、ホスト４０からの垂直同期信号ＶＤＯの立ち下がりエッジを検出し、該立ち上がりエッジを検出したときに検出信号をカウンタ１２２に出力する。カウンタ１２２は、所与の基準クロック、又はホスト４０からの画像データの送出タイミングに同期したドットクロックＤＣＬＫに同期してカウント値をカウントアップする。このカウンタ１２２は、立ち下がりエッジ検出回路１２０からの検出信号がアクティブになると、カウント値のカウントアップを開始する。取り込み開始タイミング設定レジスタ１２４には、垂直同期信号ＶＤＩのエッジを基準に画像データの取り込み開始タイミングを規定するクロック数が例えばホスト４０により設定される。比較回路１２６は、カウンタ１２２からのカウント値と取り込み開始タイミング設定レジスタ１２４の設定値とを比較し、両者が一致したときに一致パルスを出力する。
【０１１１】
レベル判定回路１２８には、ホスト４０からの水平同期信号ＨＤＯが入力されており、比較回路１２６からの一致パルスがアクティブになったときに水平同期信号ＨＤＯの論理レベルを判定する。レベル判定回路１２８の判定結果は、ＶＤＩ生成回路１３０及びカウンタ１２２に供給される。比較回路１２６からの一致パルスがアクティブになったときの水平同期信号ＨＤＯがＨレベルであるとレベル判定回路１２８により判定されたとき、カウンタ１２２のカウント値を初期化する。比較回路１２６からの一致パルスがアクティブになったときの水平同期信号ＨＤＯがＬレベルであるとレベル判定回路１２８により判定されたとき、ＶＤＩ生成回路１３０により垂直同期信号ＶＤＩのパルスを生成させる。水平同期信号ＨＤＩは、水平同期信号ＨＤＯがそのまま出力される。
【０１１２】
以上のような構成により、図１４に示すタイミングで垂直同期信号ＶＤＩ及び水平同期信号ＨＤＩを生成することができる。
【０１１３】
ところで、本発明者の解析により、１フレーム毎に走査線数が偶数、奇数と交互に切り替わる場合に、チャージポンプ動作の周期と対向電極の極性反転周期との関係に依存して、対向電極電圧を変動させてしまい、液晶にかかる電圧の変化によりフリッカ現象を発生させるケースがあることが判明した。
【０１１４】
図１６に、対向電極電圧が変動するケースの測定例の波形を示す。
【０１１５】
本来であれば、所与の電圧ＶＣＯＭＣを中心に、高電位側電圧ＶＣＯＭＨと低電位側電圧ＶＣＯＭＬが一定の電圧レベルであり、極性反転タイミングに同期して、一定レベルの高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬが対向電極電圧ＶＣＯＭとして出力される。しかしながら、図１６では、垂直同期信号ＶＤＩにより規定される２垂直走査期間を１周期として対向電極電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨと低電位側電圧ＶＣＯＭＬの電圧レベルが変動している。
【０１１６】
この結果、高電位側電圧ＶＣＯＭＨと低電位側電圧ＶＣＯＭＬの間の電位差が、２フレーム毎に変化してしまい、液晶の印加電圧もまた２フレームごとに変化してしまう。例えば、高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの間の電位差ΔＶＣ１の期間と、高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの間の電位差ΔＶＣ２の期間とでは、ソース線の階調電圧（又は画素電極の電圧）が同じであっても液晶の印加電圧が変化してしまう。これにより、フリッカ現象が発生し、表示画像の画質を劣化させる。
【０１１７】
これは、チャージポンプ動作の周期を規定するチャージクロックの信号線が対向電極電圧ＶＣＯＭの信号線と隣接して配置されることで配線間容量による容量結合が形成され、チャージクロックの変化タイミングで対向電極電圧ＶＣＯＭ（高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬ）の電圧レベルが変動することに起因することが考えられる。或いはまた、チャージポンプ動作により生成されるゲート線の走査電圧が供給される信号線が、対向電極電圧ＶＣＯＭの信号線と隣接して配置されることで配線間容量による容量結合が結合され、チャージクロックの変化タイミングに同期した高電圧の走査電圧の変化が、対向電極電圧ＶＣＯＭ（高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬ）の電圧レベルを変動させることに起因することが考えられる。
【０１１８】
図１７に、対向電極電圧ＶＣＯＭの電圧レベルが変動する原因の説明図を示す。
【０１１９】
図１７では、説明を簡略化するために１フレームの走査線数を１１であるものとし、走査線数が５であるフレームと、走査線数が６であるフレームとが交互に現れる。また、チャージクロックＣＨＰＭＰとして、例えば図８又は図９のチャージクロックＣＫ１を示す。チャージクロックＣＨＰＭＰ（ＣＫ１）は、２水平走査期間を１周期とする。ライン反転駆動される対向電極電圧ＶＣＯＭは、１水平走査期間毎に高電位側電圧ＶＣＯＭＨ、低電位側電圧ＶＣＯＭＬとなる。
【０１２０】
ところが、走査線数が奇数のフレームである１フレーム目と走査線数が偶数のフレームである２フレーム目では、図１７に示すように、対向電極電圧ＶＣＯＭが高電位側電圧ＶＣＯＭＨとなる期間の開始タイミングは、必ずチャージクロックＣＨＰＭＰ（ＣＫ１）の立ち上がりエッジと重なる。また、図１７に示すように、対向電極電圧ＶＣＯＭが低電位側電圧ＶＣＯＭＬとなる期間の開始タイミングは、必ずチャージクロックＣＨＰＭＰ（ＣＫ１）の立ち下がりエッジと重なる。
【０１２１】
そのため、容量結合により、高電位側電圧ＶＣＯＭＨの電圧レベルが、本来出力されるべき高電位側電圧ＶＣＯＭＨ０を基準に高電位側に変動（ΔＶＨ１）し、且つ低電位側電圧ＶＣＯＭＬの電圧レベルが、本来出力されるべき低電位側電圧ＶＣＯＭＬ０を基準に低電位側に変動（ΔＶＬ１）する。従って、１フレーム目と２フレーム目では、本来の対向電極電圧ＶＣＯＭの振幅より大きな振幅となる（ΔＶＣＯＭ１）。
【０１２２】
ところが、３フレーム目と４フレーム目では、図１７に示すように、対向電極電圧ＶＣＯＭが高電位側電圧ＶＣＯＭＨとなる期間の開始タイミングは、必ずチャージクロックＣＨＰＭＰ（ＣＫ１）の立ち下がりエッジと重なる。また、図１７に示すように、対向電極電圧ＶＣＯＭが低電位側電圧ＶＣＯＭＬとなる期間の開始タイミングは、必ずチャージクロックＣＨＰＭＰ（ＣＫ１）の立ち上がりエッジと重なる。
【０１２３】
そのため、容量結合により、高電位側電圧ＶＣＯＭＨの電圧レベルが、本来出力されるべき高電位側電圧ＶＣＯＭＨ０を基準に低電位側に変動（ΔＶＨ２）し、且つ低電位側電圧ＶＣＯＭＬの電圧レベルが、本来出力されるべき低電位側電圧ＶＣＯＭＬ０を基準に高電位側に変動（ΔＶＬ２）する。従って、３フレーム目と４フレーム目では、本来の対向電極電圧ＶＣＯＭの振幅より小さな振幅となる（ΔＶＣＯＭ２＜ΔＶＣＯＭ１）。
【０１２４】
上記のような電圧レベルの変動が、２フレームを１周期として行われる。その結果、図１６に示す波形が測定されるものと考えられる。このように、対向電極電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬが、フレームによって電圧レベルが変動するため、各フレームに同じ階調電圧が画素電極に印加されたとしても、液晶の印加電圧が変動してしまう。
【０１２５】
そこで、本実施形態では、液晶の印加電圧（画素電極と対向電極との間の電圧）の極性が正極性及び負極性の各極性の期間に、１又は複数の立ち上がりエッジ及び立ち下がりエッジを有するようにチャージクロックＣＨＰＭＰ（ＣＫ１）が生成される。こうすることで、対向電極電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの電圧レベルを一定にし、各フレームで同じ階調電圧が画素電極に印加された場合に液晶の印加電圧が変動してしまう事態を回避し、画質の劣化を防止する。
【０１２６】
図１８に、本実施形態におけるチャージクロックと対向電極電圧との関係を示す。
【０１２７】
図１８では、説明を簡略化するために１フレームの走査線数を１１であるものとし、走査線数が５であるフレームと、走査線数が６であるフレームとが交互に現れる。また、チャージクロックＣＨＰＭＰとして、例えば図８又は図９のチャージクロックＣＫ１を示す。チャージクロックＣＨＰＭＰ（ＣＫ１）は、２水平走査期間を１周期とする。なお、図１８では、高電位側電圧ＶＣＯＭＨのみを示し、低電位側電圧ＶＣＯＭＬの図示を省略している。また、ライン反転駆動される対向電極電圧ＶＣＯＭは、１水平走査期間毎に高電位側電圧ＶＣＯＭＨ、低電位側電圧ＶＣＯＭＬとなる。
【０１２８】
本実施形態では、走査線数が奇数のフレームである１フレーム目と走査線数が偶数のフレームである２フレーム目においても、対向電極電圧ＶＣＯＭが高電位側電圧ＶＣＯＭＨとなる期間には、チャージクロックＣＨＰＭＰ（ＣＫ１）の立ち上がりエッジと立ち下がりエッジが存在する。また、対向電極電圧ＶＣＯＭが低電位側電圧ＶＣＯＭＬとなる期間には、チャージクロックＣＨＰＭＰ（ＣＫ１）の立ち上がりエッジと立ち下がりエッジが存在する。このため、高電位側電圧ＶＣＯＭＨに及ぼすチャージクロックＣＨＰＭＰの変化の影響を相殺することができると共に、低電位側電圧ＶＣＯＭＬに及ぼすチャージクロックＣＨＰＭＰの変化の影響を相殺することができる。従って、各フレームにおいて、対向電極電圧ＶＣＯＭの高電位側電圧ＶＣＯＭＨ及び低電位側電圧ＶＣＯＭＬの電圧レベルを一定にすることができ、各フレームで同じ階調電圧が画素電極に印加された場合に液晶の印加電圧が変動してしまう事態を回避し、画質の劣化を防止する。即ち、各フレームの走査ライン数が異なる場合であっても、フリッカ減少を抑えて表示品位を安定させる電源回路、これを含む表示ドライバ等を提供できる。また、本実施形態によれば、チャージクロックＣＨＰＭＰの信号線、対向電極電圧ＶＣＯＭの信号線、高電位側電圧ＶＣＯＭＨの信号線、低電位側電圧ＶＣＯＭＬの信号線、チャージポンプ動作により生成された昇圧電圧の信号線の配置を考慮することなく、画質の劣化を防止できるようになる。
【０１２９】
３．１  変形例
本実施形態では、電源回路５０のチャージクロック生成回路５８が固定の周期でチャージクロックＣＨＰＭＰを生成するものとして説明したが、これに限定されるものではない。
【０１３０】
図１９に、本実施形態の第１の変形例における電源回路５０の構成例のブロック図を示す。
【０１３１】
図１９において、図７と同一部分には同一符号を付し、適宜説明を省略する。第１の変形例における電源回路が、図７の電源回路５０と異なる点は、チャージクロック周期設定レジスタ２００が追加されている点である。また、チャージクロック生成回路５８に代えて設けられたチャージクロック生成回路２０２が、チャージクロック周期設定レジスタ２００に設定された制御値に対応した周期のチャージクロックＣＨＰＭＰを生成する。
【０１３２】
チャージクロック周期設定レジスタ２００は、ホスト４０によりアクセス可能に構成されており、ホスト４０により、チャージクロックＣＨＰＭＰの周期の長さ（周波数）を指定する制御値が設定される。チャージクロック周期設定レジスタ２００は、制御値に対応した制御信号ＣＫＭＯＤＥをチャージクロック生成回路２０２に供給する。
【０１３３】
図２０に、図１９のチャージクロック生成回路２０２の構成例のブロック図を示す。
【０１３４】
チャージクロック生成回路２０２は、複数の分周器２１０１〜２１０Ｐ（Ｐは２以上の整数）と、セレクタ２２０とを含む。分周器２１０１には、例えば基準クロックとしてのドットクロックＤＣＬＫが供給され、ドットクロックＤＣＬＫを分周した分周クロックＤＫＯ１を出力する。分周器２１０２には、分周器２１０１の出力である分周クロックＤＫＯ１が供給され、分周クロックＤＫＯ１を分周した分周クロックＤＫＯ２を出力する。同様に、分周器２１０Ｐには、分周器２１０Ｐ−１の出力である分周クロックＤＫＯ（Ｐ−１）が供給され、分周クロックＤＫＯ（Ｐ−１）を分周した分周クロックＤＫＯＰを出力する。
【０１３５】
セレクタ２２０には、分周クロックＤＫＯ１〜ＤＫＯＰと制御信号ＣＫＭＯＤＥが入力され、制御信号ＣＫＭＯＤＥに応じて分周クロックＤＫＯ１〜ＤＫＯＰのうちのいずれか１つをチャージクロックＣＫ１、ＣＫ３０として出力する。また、チャージクロックＣＫ１を反転させてチャージクロックＣＫ２０もまた出力される。
【０１３６】
チャージクロックＣＫ３０、ＣＫ２０は、電圧レベルが変換された後、チャージクロックＣＫ３、ＣＫ２として出力される。
【０１３７】
以上のような構成により、チャージクロック生成回路２０２は、例えば図９に示すチャージクロックＣＫ１〜ＣＫ３を生成することができる。
【０１３８】
また、本実施形態では、液晶の印加電圧（画素電極と対向電極との間の電圧）の極性が正極性及び負極性の各極性の期間に、１又は複数の立ち上がりエッジ及び立ち下がりエッジを有するようにチャージクロックＣＨＰＭＰ（ＣＫ１）が生成されるものとして説明したが、これに限定されるものではない。
【０１３９】
図２１に、本実施形態の第２の変形例におけるチャージクロックと対向電極電圧との関係を示す。
【０１４０】
図２１において、図１８と同様に、説明を簡略化するために１フレームの走査線数を１１であるものとし、走査線数が５であるフレームと、走査線数が６であるフレームとが交互に現れる。また、チャージクロックＣＨＰＭＰとして、例えば図８又は図９のチャージクロックＣＫ１を示す。チャージクロックＣＨＰＭＰ（ＣＫ１）は、２水平走査期間を１周期とする。なお、図２１では、高電位側電圧ＶＣＯＭＨのみを示し、低電位側電圧ＶＣＯＭＬの図示を省略している。
【０１４１】
第２の変形例では、図２１に示すように、チャージクロックＣＨＰＭＰ（ＣＫ１）の変化タイミングが、対向電極電圧ＶＣＯＭの変化タイミングと同じである。
【０１４２】
こうすることで、走査線数が奇数のフレームである１フレーム目と走査線数が偶数のフレームである２フレーム目において、対向電極電圧ＶＣＯＭが高電位側電圧ＶＣＯＭＨとなる期間の開始タイミングに、必ずチャージクロックＣＨＰＭＰ（ＣＫ１）の立ち上がりエッジと重なる。また、図２１に示すように、図２１に示すように、対向電極電圧ＶＣＯＭが低電位側電圧ＶＣＯＭＬとなる期間の開始タイミングは、必ずチャージクロックＣＨＰＭＰ（ＣＫ１）の立ち下がりエッジと重なる。
【０１４３】
そのため、図１７と同様に、容量結合により、高電位側電圧ＶＣＯＭＨの電圧レベルが、本来出力されるべき高電位側電圧を基準に高電位側に変動し、且つ低電位側電圧ＶＣＯＭＬの電圧レベルが、本来出力されるべき低電位側電圧を基準に低電位側に変動する。従って、１フレーム目と２フレーム目では、本来の対向電極電圧ＶＣＯＭの振幅より大きな振幅となる。
【０１４４】
これに対して、次の連続する２フレームにおいても、図２１に示すように、対向電極電圧ＶＣＯＭが高電位側電圧ＶＣＯＭＨとなる期間の開始タイミングは、必ずチャージクロックＣＨＰＭＰ（ＣＫ１）の立ち上がりエッジと重なる。また、図２１に示すように、対向電極電圧ＶＣＯＭが低電位側電圧ＶＣＯＭＬとなる期間の開始タイミングは、必ずチャージクロックＣＨＰＭＰ（ＣＫ１）の立ち下がりエッジと重なる。この点が、図１７と異なる。従って、この連続する２フレームは、上述した１フレーム目と２フレーム目と同じように対向電極電圧ＶＣＯＭが変動する。ところが、各フレームが同様に変動することになるため、対向電極電圧ＶＣＯＭの電圧レベルの変動が周期的に発生することなく、結果的に、各フレームに同じ階調電圧が画素電極に印加されたとしても、液晶の印加電圧が変動する事態を回避できるようになる。
【０１４５】
４．  電子機器
図２２に、本実施形態、第１又は第２の変形例における表示ドライバが適用された電子機器の構成の概要のブロック図を示す。ここでは、電子機器として、デジタルカメラの構成の概要を示す。図２２において、図１と同一部分には同一符号を付し、適宜説明を省略する。
【０１４６】
デジタルカメラ６００は、撮像部６１０、表示パネル１２、ホスト４０、表示ドライバ６０を含む。撮像部６１０は、ＣＣＤカメラを含み、ＣＣＤカメラで撮像した画像のデータを、ホスト４０に供給する。
【０１４７】
ホスト４０は、ＮＴＳＣ方式又はＰＡＬ方式に準拠した垂直同期信号ＶＤＯ、水平同期信号ＨＤＯ及び画像データＧＤＯを生成し、表示ドライバ６０に供給する。表示ドライバ６０は、垂直同期信号ＶＤＯ、水平同期信号ＨＤＯを、表示パネル駆動用の垂直同期信号ＶＤＩ、水平同期信号ＨＤＩに変換し、表示パネル１２を駆動する。
【０１４８】
また、デジタルカメラ６００は、接続端子ＴＬ１、ＴＬ２を含み、接続端子ＴＬ１、ＴＬ２を介してＣＲＴ装置７００と接続される。ホスト４０が生成した垂直同期信号ＶＤＯ及び水平同期信号ＨＤＯは、接続端子ＴＬ１を介してＣＲＴ装置７００に供給される。ホスト４０が生成したＣＲＴ装置表示用の画像データは、接続端子ＴＬ２を介してＣＲＴ装置７００に供給される。ＣＲＴ装置７００は、ホスト４０からの垂直同期信号ＶＤＯ、水平同期信号ＨＤＯ及び画像データに基づいて画像を表示する。
【０１４９】
このように、デジタルカメラ６００は、ホスト４０が生成した表示同期信号をＣＲＴ装置７００に供給してＣＲＴ装置７００に画像を表示させると共に、表示ドライバ６０により表示パネル１２に表示させることができる。
【０１５０】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の液晶表示パネルの駆動に適用されるものに限らず、エレクトロクミネッセンス、プラズマディスプレイ装置の駆動に適用可能である。
【０１５１】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【０１５２】
【図１】本実施形態の表示ドライバが適用される液晶装置の構成の概要を示す図。
【図２】図１の液晶装置のブロック図の例を示す図。
【図３】本実施形態における液晶装置の他の構成例のブロック図。
【図４】図２又は図３のゲートドライバの構成例のブロック図。
【図５】図２又は図３のソースドライバの構成例のブロック図。
【図６】図５の基準電圧発生回路、ＤＡＣ及びソース線駆動回路の構成例を示す図。
【図７】図２又は図３の電源回路の構成例を示す図。
【図８】図７の正方向２倍昇圧回路の構成例の回路図。
【図９】チャージクロックと各トランジスタの制御状態のタイミングの一例を示す図。
【図１０】図７の対向電極電圧生成回路の構成例の回路図。
【図１１】本実施形態の電源回路によって生成される電源電圧の関係を模式的に示す図。
【図１２】図２又は図３の表示パネルの駆動波形の一例を示す図。
【図１３】本実施形態の極性反転駆動の説明図。
【図１４】本実施形態におけるテレビ信号Ｉ／Ｆ回路の動作の概要の説明図。
【図１５】テレビ信号Ｉ／Ｆ回路の構成例のブロック図。
【図１６】対向電極電圧が変動するケースの測定例の波形図。
【図１７】対向電極電圧の電圧レベルが変動する原因の説明図。
【図１８】本実施形態のチャージクロックと対向電極電圧との関係を示す図。
【図１９】本実施形態の第１の変形例における電源回路の構成例のブロック図。
【図２０】図１９のチャージクロック生成回路の構成例のブロック図。
【図２１】本実施形態の第２の変形例におけるチャージクロックと対向電極電圧との関係を示す図。
【図２２】本実施形態、第１又は第２の変形例における表示ドライバが適用された電子機器の構成の概要のブロック図。
【符号の説明】
【０１５３】
１０  液晶装置、  １２  表示パネル、  ２０  ソースドライバ、
２２、３２  シフトレジスタ、  ２４、２６  ラインラッチ、
２７  基準電圧発生回路、  ２８  ＤＡＣ、  ２９  ソース線駆動回路、
３０  ゲートドライバ、  ３４  レベルシフタ、  ３６  出力バッファ、
４０  ホスト、  ５０  電源回路、  ６０  表示ドライバ、
６２  テレビ信号Ｉ／Ｆ回路、  ＣＥ  対向電極、  Ｇ１〜ＧＭ  ゲート線、
ＧＤＩ、ＧＤＯ  画像データ、  ＨＤＩ、ＨＤＯ  水平同期信号、
Ｓ１〜ＳＮ  ソース線、  ＶＣＯＭ  対向電極電圧、  ＶＣＯＭＨ  高電位側電圧、
ＶＣＯＭＬ  低電位側電圧、  ＶＤＩ、ＶＤＯ  垂直同期信号
【図１】
2008116918.tif 000003
【図２】
2008116918.tif 000004
【図３】
2008116918.tif 000005
【図４】
2008116918.tif 000006
【図５】
2008116918.tif 000007
【図６】
2008116918.tif 000008
【図７】
2008116918.tif 000009
【図８】
2008116918.tif 000010
【図９】
2008116918.tif 000011
【図１０】
2008116918.tif 000012
【図１１】
2008116918.tif 000013
【図１２】
2008116918.tif 000014
【図１３】
2008116918.tif 000015
【図１４】
2008116918.tif 000016
【図１５】
2008116918.tif 000017
【図１６】
2008116918.tif 000018
【図１７】
2008116918.tif 000019
【図１８】
2008116918.tif 000020
【図１９】
2008116918.tif 000021
【図２０】
2008116918.tif 000022
【図２１】
2008116918.tif 000023
【図２２】
2008116918.tif 000024