(57)【要約】【課題】電源線が周辺回路と重なり合う構成においても電気光学素子を高精細化する。【解決手段】電気光学装置Ｄは、複数の電気光学素子Ｅが配列された素子配列部２０と、素子配列部２０の周辺にてＹ方向に配列する複数の単位回路ＵAを含む走査線駆動回路３２と、電源電位ＶDDを素子配列部２０に供給する電源線４０とを具備する。電源線４０は、走査線駆動回路３２と素子配列部２０との間隙にてＹ方向に延在する第１主配線４１と、第１主配線４１から素子配列部２０に延在する複数の給電線２７と、走査線駆動回路３２を挟んで素子配列部２０とは反対側の領域から延在して第１主配線４１に接続される複数の副配線４４とを有する。複数の副配線４４は、相隣接する各単位回路ＵAの間隙に位置する副配線４４Aと、２以上の単位回路ＵAを挟んで副配線４４Aに隣接する副配線４４Bとを含む。【選択図】図３
2008046393.tif 000002
【特許請求の範囲】
【請求項１】
複数の電気光学素子が配列された素子配列部と、
前記素子配列部の周辺にて所定の方向に配列する複数の単位回路を含む周辺回路と、
所定の電位を素子配列部に供給する電源線とを具備し、
前記電源線は、
前記周辺回路と前記素子配列部との間隙にて前記所定の方向に延在する第１主配線と、
前記第１主配線から前記素子配列部に延在する複数の給電線と、
前記周辺回路を挟んで前記素子配列部とは反対側の領域から延在して前記第１主配線に接続される複数の副配線とを有し、
前記複数の副配線は、
相隣接する前記各単位回路の間隙に位置する第１副配線と、
２以上の前記単位回路を挟んで前記第１副配線に隣接する第２副配線とを含む
電気光学装置。
【請求項２】
前記電源線は、前記周辺回路を挟んで前記素子配列部とは反対側の領域にて前記所定の方向に延在する第２主配線を含み、
前記複数の副配線は、前記第１主配線と前記第２主配線とを連結する
請求項１に記載の電気光学装置。
【請求項３】
前記電源線は、前記第２主配線を挟んで前記周辺回路とは反対側の領域に形成されて当該第２主配線に連結された複数の接続端子を含む
請求項２に記載の電気光学装置。
【請求項４】
前記第１副配線は、前記第２副配線よりも、前記複数の単位回路の配列における中央寄に位置し、前記第２副配線よりも幅広である
請求項１から請求項３の何れかに記載の電気光学装置。
【請求項５】
前記電源線の少なくとも一部は、前記各単位回路を構成する要素と共通の導電層から形成される
請求項１から請求項４の何れかに記載の電気光学装置。
【請求項６】
請求項１から請求項５の何れかに記載の電気光学装置を具備する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子などの電気光学素子を利用した電気光学装置の構造に関する。
【背景技術】
【０００２】
複数の電気光学素子を線状または面状に配列した電気光学装置が従来から提案されている（例えば特許文献１）。図１５に示すように、複数の電気光学素子が配列する素子配列部６０の周辺には、各電気光学素子の駆動に使用される各種の周辺回路（例えば走査線駆動回路やデータ線駆動回路）６２が設置される。図１５に示すように、周辺回路６２は、各電気光学素子の配列に対応する複数の単位回路Ｕを具備する。例えば、走査線駆動回路は、電気光学素子の各行を選択する複数の単位回路（例えばフリップフロップ）を含み、データ線駆動回路は、電気光学素子の各列にデータ信号を出力する複数の単位回路（例えばＤ／Ａ変換器）を含む。
【０００３】
また、素子配列部６０には、各電気光学素子に電源を供給する複数の電源線６４が形成される。各電源線６４は、電気光学素子の各行または各列に対応する（すなわち別個の単位回路Ｕに対応する）ように形成され、相隣接する各単位回路Ｕの間隙に介在する。図１５のように各電源線６４が周辺回路６２を横断する構成によれば、例えば素子配列部６０を挟んで周辺回路６２とは反対側の領域に電源線６４が配線された構成と比較して、周辺回路６２に信号を供給するための端子と各電源線６４に電源を供給するための端子とを近接して配置できる。したがって、電気光学装置を外部の機器に接続するための構造が簡素化されるという利点がある。
【特許文献１】特開２００６−６５２８４号公報（図１１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、図１５の構成においては、電気光学素子の全行または全列に対応するように電源線６４が形成されるから、相隣接する２個の単位回路Ｕの総ての間隙に電源線６４が介在する。以上の構成のもとで単位回路Ｕの各部と電源線６４との電気的な短絡を防止するためには各単位回路Ｕと電源線６４との間隙を充分に確保する必要がある。したがって、各電源線６４の間隔や各単位回路Ｕの間隔の狭小化が阻害され、この結果として電気光学素子の高精細化も制約されるという問題がある。以上の事情に鑑みて、本発明は、電源線が周辺回路と重なり合う構成であっても電気光学素子を高精細化するという課題の解決を目的としている。
【課題を解決するための手段】
【０００５】
以上の課題を解決するために、本発明に係る電気光学装置は、複数の電気光学素子が配列された素子配列部と、素子配列部の周辺にて所定の方向に配列する複数の単位回路を含む周辺回路と、所定の電位を素子配列部に供給する電源線とを具備し、電源線は、周辺回路と素子配列部との間隙にて所定の方向に延在する第１主配線と、第１主配線から素子配列部に延在する複数の給電線と、周辺回路を挟んで素子配列部とは反対側の領域から延在して第１主配線に接続される複数の副配線とを有し、複数の副配線は、相隣接する各単位回路の間隙に位置する第１副配線と、２以上の単位回路を挟んで第１副配線に隣接する第２副配線とを含む。
【０００６】
以上の構成によれば、複数の副配線のうち相隣接する第１副配線と第２副配線との間隙に２以上の単位回路が介在するから、各単位回路の総ての間隙に電源線が介在する従来の構成と比較して、各副配線の間隙にて相隣接する各単位回路の間隔が充分に狭小化される。したがって、電気光学素子の高精細化に対応することが可能である。
【０００７】
なお、本発明における周辺回路とは、素子配列部に対する信号の供給または素子配列部からの信号の出力を実行する回路である。周辺回路の典型例は、走査線駆動回路やデータ線駆動回路であるが、例えば素子配列部の配線を検査する検査回路や各電気光学素子の駆動に先立って配線（例えばデータ線）を充放電するプリチャージ回路も、本発明の周辺回路の概念に含まれる。
【０００８】
本発明の好適な態様において、電源線は、周辺回路を挟んで素子配列部とは反対側の領域にて所定の方向に延在する第２主配線を含み、複数の副配線は、第１主配線と第２主配線とを連結する。すなわち、２以上の単位回路は、第１主配線および第２主配線と相隣接する各副配線とで包囲される。以上の態様によれば、第１主配線と第２主配線とが複数の副配線を介して相互に接続されるから、電源線における電位の降下が抑制される。したがって、各電気光学素子に供給される電位を高位に維持することが可能である。換言すると、各電気光学素子に供給される電位を所期値に維持するために外部から電源線に供給すべき電位が低減される。
【０００９】
さらに好適な態様において、電源線は、第２主配線を挟んで周辺回路とは反対側の領域に形成されて当該第２主配線に連結された複数の接続端子を含む。以上の態様によれば、外部から複数の接続端子を介して第２主配線に電位が供給されるから、第２主配線やこれに接続された第１主配線における電位の相違が抑制される。したがって、各電気光学素子の階調のムラを抑制することが可能である。
【００１０】
本発明の好適な態様において、第１副配線は、第２副配線よりも、複数の単位回路の配列における中央寄に位置し、第２副配線よりも幅広である。以上の態様によれば、総ての副配線の線幅が同等である構成と比較して、各副配線における電流密度や電源線の各部における電圧降下が抑制される。
【００１１】
本発明の好適な態様において、電源線の少なくとも一部は、各単位回路を構成する要素と共通の導電層から形成される。以上の態様によれば、単位回路を構成する各要素と電源線とが個別に形成される場合と比較して製造工程が簡素化される。
【００１２】
本発明に係る電気光学装置は各種の電子機器に利用される。この電子機器の典型例は、電気光学装置を表示装置として利用した機器である。この種の電子機器としては、パーソナルコンピュータや携帯電話機などがある。もっとも、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（露光ヘッド）、液晶装置の背面側に配置されてこれを照明する装置（バックライト）、あるいは、スキャナなどの画像読取装置に搭載されて原稿を照明する装置など各種の照明装置など、様々な用途に本発明の電気光学装置を適用することができる。
【発明を実施するための最良の形態】
【００１３】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。図１に示すように、電気光学装置Ｄは、略矩形に成形された平板状の基板１０を具備する。基板１０の表面上には、複数の画素回路Ｐが配列された素子配列部２０と、各画素回路Ｐを駆動する走査線駆動回路３２およびデータ線駆動回路３４とが配置される。各画素回路Ｐは、電気エネルギの供給に応じた階調となる電気光学素子Ｅを含む。本実施形態の電気光学素子Ｅは、相互に対向する陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層が介在する有機発光ダイオード素子である。
【００１４】
素子配列部２０には、Ｘ方向に延在するｍ本の走査線２２と、Ｘ方向に直交するＹ方向に延在するｎ本のデータ線２４とが形成される（ｍおよびｎの各々は自然数）。各画素回路Ｐは、走査線２２とデータ線２４との各交差に対応した位置に配置される。したがって、素子配列部２０には、縦ｍ行×横ｎ列のマトリクス状に電気光学素子Ｅが配列される。素子配列部２０には、各走査線２２に対を成してＸ方向に延在するｍ本の給電線２７が形成される。
【００１５】
走査線駆動回路３２およびデータ線駆動回路３４は、素子配列部２０の各要素とともに基板１０の表面に形成された能動素子（例えば半導体層が低温ポリシリコンで形成された薄膜トランジスタ）で構成される。走査線駆動回路３２は、各画素回路Ｐを行単位で順番に選択するための走査信号Ｇ[1]〜Ｇ[m]を生成して各走査線２２に出力する。本実施形態の走査線駆動回路３２は、素子配列部２０の総行数に相当するｍ個の単位回路（例えばフリップフロップ）ＵAがＹ方向に配列されたｍビットのシフトレジスタである。第ｉ段目（ｉは１≦ｉ≦ｍを満たす整数）の単位回路ＵAが第ｉ行目の走査線２２に出力する走査信号Ｇ[i]は、ひとつのフレーム期間のうち第ｉ番目の水平走査期間にてアクティブレベル（当該行の選択を示すレベル）となる。
【００１６】
データ線駆動回路３４は、各電気光学素子Ｅの階調を指定するデータ信号Ｓ[1]〜Ｓ[n]を各データ線２４に出力する回路であり、素子配列部２０の総列数に相当するｎ個の単位回路ＵBがＸ方向に配列された構成となっている。第ｊ列目（ｊは１≦ｊ≦ｎを満たす整数）の単位回路ＵBは、画像データに応じたデータ信号Ｓ[j]を生成するＤ／Ａ変換器である。第ｉ行が選択される期間にて第ｊ列目のデータ線２４に供給されるデータ信号Ｓ[j]は、第ｉ行に属する第ｊ列目の電気光学素子Ｅに指定された階調に応じた電位ＶDATAとなる。
【００１７】
図２は、各画素回路Ｐの具体的な構成を示す回路図である。同図においては第ｉ行に属する第ｊ列目のひとつの画素回路Ｐのみが代表的に図示されている。各画素回路Ｐの電気光学素子Ｅは、給電線２７（電源電位ＶDD）と接地線（Ｇnd）とを連結する経路上に配置され、当該経路に流れる電流（以下「駆動電流」という）ＩDRの電流量に応じた光量（光度）で発光する。
【００１８】
駆動電流ＩDRの経路上（給電線２７と電気光学素子Ｅとの間）にはｐチャネル型の駆動トランジスタＴDRが配置される。駆動トランジスタＴDRは、駆動電流ＩDRの電流量をゲートの電位に応じて制御する手段である。第ｉ行に属する各画素回路Ｐの駆動トランジスタＴDRのソースは、第ｉ行目の給電線２７に対して共通に接続される。駆動トランジスタＴDRのゲートとソース（給電線２７）との間には容量素子Ｃが介在する。また、駆動トランジスタＴDRのゲートとデータ線２４との間には、両者の電気的な接続（導通／非導通）を制御するｎチャネル型のトランジスタＴSWが介在する。第ｉ行の各画素回路ＰにおけるトランジスタＴSWのゲートは第ｉ行の走査線２２に対して共通に接続される。
【００１９】
以上の構成において、走査信号Ｇ[i]がハイレベルに遷移すると、第ｉ行の各トランジスタＴSWが同時にオン状態に変化するから、第ｉ行に属する第ｊ列目の画素回路Ｐにおいては、駆動トランジスタＴDRのゲートにデータ信号Ｓ[j]の電位ＶDATAが供給される。したがって、電位ＶDATAに応じた電流値の駆動電流ＩDRが給電線２７から駆動トランジスタＴDRを経由して電気光学素子Ｅに供給される。以上の動作によって電気光学素子Ｅはデータ信号Ｓ[j]に応じた光量で発光する。駆動トランジスタＴDRのゲートは容量素子Ｃによってデータ信号Ｓ[j]の電位ＶDATAに維持されるから、走査信号Ｇ[i]がハイレベルに遷移することで第ｉ行の各トランジスタＴSWがオフ状態に変化しても、電気光学素子Ｅに対する駆動電流ＩDRの供給は継続される。
【００２０】
次に、図３は、走査線駆動回路３２の近傍を拡大して示す平面図である。同図に示すように、基板１０の表面上には素子配列部２０や走査線駆動回路３２およびデータ線駆動回路３４とともに電源線４０が形成される。電源線４０は、外部から供給される電源電位ＶDDを各画素回路Ｐに伝達する配線である。なお、図３においては電源線４０に対して便宜的にハッチングが施されている。また、図３に示す電源線４０のうち給電線２７以外の部分の図示は図１において便宜的に省略されている。また、図３においては走査線２２の図示が便宜的に省略されている。
【００２１】
本実施形態の電源線４０は、各単位回路ＵAを構成する要素（例えば単位回路ＵAを構成するトランジスタのソース電極やドレイン電極）と共通の導電層から形成される。すなわち、基板１０の全域を被覆する導電膜の選択的な除去によって、単位回路ＵAの要素と電源線４０とが一括的に形成される。以上のように電源線４０と単位回路ＵAの要素とが同層から形成される構成によれば、両者が別個に形成される場合と比較して電気光学装置Ｄの製造が簡素化されるという利点がある。
【００２２】
図３に示すように、電源線４０は、図１や図２に例示したｍ本の給電線２７に加えて、第１主配線４１と第２主配線４２と複数の副配線４４と複数の接続端子４６とを含む。第１主配線４１は、走査線駆動回路３２と素子配列部２０との間隙の領域内にてＹ方向（すなわち各単位回路ＵAの配列の方向）に延在する帯状の部分である。ｍ本の給電線２７は、第１主配線４１からＸ方向に延在して素子配列部２０の内側に至る。
【００２３】
第２主配線４２は、走査線駆動回路３２を挟んで素子配列部２０とは反対側の領域内にてＹ方向に延在する帯状の部分である。すなわち、第１主配線４１と第２主配線４２とは、Ｙ方向に長尺な走査線駆動回路３２をＸ方向における両側から挟むようにＹ方向に延在する。
【００２４】
複数の副配線４４の各々は、第１主配線４１と第２主配線４２とを電気的に接続する配線である。すなわち、各副配線４４は、第１主配線４１に連結された端部から走査線駆動回路３２を横断しながらＸ方向に延在し、走査線駆動回路３２を挟んで素子配列部２０とは反対側に至った端部が第２主配線４２に連結される。副配線４４の総数は、素子配列部２０における画素回路Ｐの総行数（すなわち走査線駆動回路３２を構成する単位回路ＵAの総数）よりも少ない。
【００２５】
図３に示すように、複数の副配線４４は、Ｙ方向に相隣接する各単位回路ＵAの間隙にてＸ方向に延在する副配線４４Aと、各単位回路ＵAの配列の端部よりもＹ方向における外側に位置する（すなわち２個の単位回路ＵAに挟まれない）副配線４４Bとに区別される。本実施形態の副配線４４Aは、ｍ個の単位回路ＵAの配列を同数（ｍ／２個）ずつ仕切るように形成される。したがって、Ｙ方向に相隣接する各副配線４４の間隙には複数（ｍ／２個）の単位回路ＵAが介在する。すなわち、図３に示すように、副配線４４AとそのＹ方向に隣接する副配線４４Bと第１主配線４１と第２主配線４２とで包囲された矩形状の領域内に、走査線駆動回路３２を構成するｍ／２個の単位回路ＵAが配列する。副配線４４Aで仕切られた各領域内で相隣接する各単位回路ＵAの間隙に副配線４４は介在しない。
【００２６】
複数の接続端子４６は、第２主配線４２を挟んで走査線駆動回路３２とは反対側の領域に形成されて第２主配線４２に連結される。接続端子４６は、外部から電源電位ＶDDが供給される端子である。本実施形態における接続端子４６の総数は副配線４４と同数である。図３に示すように、各接続端子４６のＹ方向に沿った位置は副配線４４と略同じである。以上の構成において、接続端子４６に供給された電源電位ＶDDは、第２主配線４２と各副配線４４と第１主配線４１と給電線２７とをこの順番に伝達したうえで各単位回路ＵAに供給される。
【００２７】
以上に説明したように、本実施形態においては、相隣接する各副配線４４の間隙（副配線４４Aと４４Bとの間隙）に複数の単位回路ＵAが介在するから、各単位回路Ｕの総ての間隙に電源線６４が介在する図１５の構成と比較して、各単位回路ＵAを充分に近接して配置することができる。したがって、電気光学素子Ｅの高精細化に対応することが可能である。
【００２８】
なお、電源線４０と単位回路ＵAの要素とが同層から形成される構成においては、各々の電気的な短絡を防止するために電源線４０（特に副配線４４）と単位回路ＵAとの間隔を充分に確保する必要があるから、図１５の構成において電気光学素子Ｅの高精細化が阻害されるという問題は特に深刻となる。これに対し、本実施形態においては、相隣接する各副配線４４で包囲された領域内にある複数の単位回路ＵAの間隙には電源線４０が存在しないから、電源線４０と単位回路ＵAの要素とが同層で形成されているにも拘わらず、各単位回路ＵAを充分に近接させて電気光学素子Ｅの高精細化が実現される。以上のように、各副配線４４の間隙に複数の単位回路ＵAを介在させた本実施形態の構成は、電源線４０と単位回路ＵAの要素とが同層から形成される構成に対して特に好適に採用される。
【００２９】
ところで、相隣接する各単位回路ＵAの間隙に配線を介在させないという点のみに着目すると、例えば図４の構成も採用され得る。同図の構成においては、走査線駆動回路３２をＹ方向に挟む各位置にてＸ方向に延在するように副配線４４Bが形成される。一方、走査線駆動回路３２内では何れの単位回路ＵAの間隙にも配線は形成されない。しかし、図４の構成では、第１主配線４１の両端に位置する２本の副配線４４Bから電源電位ＶDDが供給されるに過ぎないため、第１主配線４１におけるＹ方向の電圧降下（例えば図４の点ＰAと点ＰBとの電位差）が顕著となる。したがって、Ｙ方向の上部および下部に位置する画素回路Ｐと中央部に位置する画素回路Ｐとで電源電位ＶDDの相違が拡大し、Ｙ方向に沿って各電気光学素子Ｅの階調のムラが発生するという問題がある。これに対し、本実施形態においては、２本の副配線４４Bに加えてＹ方向の中央部に位置する副配線４４Aからも電源電位ＶDDが供給されるから、第１主配線４１におけるＹ方向の電圧降下は有効に抑制される。したがって、図４の構成と比較して、各電気光学素子Ｅの階調のムラが低減されるという利点がある。
【００３０】
また、図４の構成においては、電源電位ＶDDの供給の経路として２本の副配線４４Bを利用できるに過ぎないから、第１主配線４１を所期の電源電位ＶDDに維持するためには各副配線４４Bの線幅を充分に確保する必要がある。これに対し、本実施形態においては電源電位ＶDDの供給の経路として２本の副配線４４Bに加えて副配線４４Aも利用されるから、第１主配線４１を所期の電源電位ＶDDに維持するために副配線４４Bに要求される線幅は図４の構成よりも削減される。したがって、本実施形態によれば、副配線４４Bの線幅を削減することで、素子配列部２０の周囲の領域（いわゆる額縁領域）を狭小化できるという利点もある。
【００３１】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態を説明する。なお、本実施形態のうち作用や機能が第１実施形態と共通する要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。
【００３２】
図５は、走査線駆動回路３２の近傍を拡大して示す平面図である。第１実施形態においては、電源線４０を構成する各副配線４４の線幅が同等とされた構成を例示した。図５に示すように、本実施形態の電気光学装置Ｄにおいては、複数の単位回路ＵAの配列における中央寄に位置する副配線４４Aの線幅Ｗ1が、当該配列の端部寄に位置する副配線４４Bの線幅Ｗ2よりも広い（Ｗ1＞Ｗ2）。
【００３３】
図６は、本実施形態の効果を説明するためのグラフである。同図の縦軸は、電源電位ＶDDの供給時に１本の副配線４４に流れる電流密度と、第１主配線４１での電圧降下に起因した各電気光学素子Ｅの階調差との乗算値（以下「特性指標値」という）Ｎを示す。副配線４４の電流密度が過大であるとエレクトロマイグレーションや発熱に起因して副配線４４が破損または断線する可能性があるから、１本の副配線４４の電流密度は低減されることが望ましい。また、電圧降下に起因した各電気光学素子Ｅの階調差が低減されるほど高品位な画像の表示が可能となる。したがって、特性指標値Ｎが小さいほど電気光学装置Ｄの特性が良好であると評価できる。
【００３４】
図６の数値Ｎ0は、第１実施形態のように総ての副配線４４を同幅とした構成（Ｗ1＝Ｗ2）における特性指標値Ｎである。図６の数値Ｎ1は、図５に示したように副配線４４Aを副配線４４Bよりも幅広とした構成（Ｗ1＞Ｗ2）における特性指標値Ｎである。また、図６には、本実施形態とは逆に副配線４４Bを副配線４４Aよりも幅広とした構成（Ｗ1＜Ｗ2）の特性指標値Ｎが数値Ｎ2として併記されている。同図に示すように、副配線４４Aの線幅Ｗ1が配線幅Bの線幅Ｗ2に対して相対的に増加するほど特性指標値Ｎは減少する。すなわち、本実施形態によれば、第１実施形態と同様の効果に加えて、電流密度の増大に起因した各副配線４４の破損と素子配列部２０における階調のムラとが低減されるという利点がある。
【００３５】
＜Ｃ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００３６】
（１）変形例１  
以上の各形態においては電源線４０が３本の副配線４４を含む構成を例示したが、副配線４４の本数は任意である。例えば図７に示すように、走査線駆動回路３２の両端に位置する２本の副配線４４Bと各単位回路ＵAの間隙に位置する２本の副配線４４Aとが形成された構成も採用される。図７の構成においても、第２実施形態のように各副配線４４Aを各副配線４４Bよりも幅広に形成すれば、各副配線４４の破損および階調のムラの双方が低減される。
【００３７】
（２）変形例２  
以上の各形態においては電源線４０の各副配線４４Bが走査線駆動回路３２の両端に位置する構成を例示したが、図８に示すように、電源線４０が、相隣接する各単位回路ＵAの間隙に位置する副配線４４Aのみを含む構成としてもよい。すなわち、電源線４０を構成する何れかの副配線４４が複数の単位回路ＵAの端部に位置する構成は必ずしも必要ではない。
【００３８】
（３）変形例３  
以上の各形態における第２主配線４２を省略してもよい。すなわち、図９に示すように、第１主配線４１からＸ方向に延在する各副配線４４の端部に接続端子４６を形成した構成も採用される。ただし、以上の各形態のように第２主配線４２を含む構成によれば、図９の構成と比較して電源線４０における電圧降下が抑制されるという利点がある。この利点について詳述すると以下の通りである。
【００３９】
まず、図３の構成において、各接続端子４６に供給される電源電位ＶDDと点ＰA1（副配線４４Bと第１主配線４１との連結点）の電位との差分値Ｖaは以下の式(1)で表現される。
Ｖa＝｛（Ｒ1＊Ｒ2）／（Ｒ1＋Ｒ2）｝×Ｉ＋Ｒ3×Ｉ  ……(2)
ただし、図３に示すように、「Ｒ1」は接続端子４６の抵抗値であり、「Ｒ2」は第２主配線４２のうち副配線４４Aと副配線４４Bとの間隙の部分における抵抗値であり、「Ｒ3」は副配線４４Bの抵抗値である。また、「Ｉ」は点ＰA1における電流値である。
一方、図９の構成において、各接続端子４６に供給される電源電位ＶDDと点ＰA2（副配線４４Bと第１主配線４１との連結点）の電位との差分値Ｖbは以下の式(2)で表現される。
Ｖb＝（Ｒ1＋Ｒ3）×Ｉ  ……(2)
ただし、図９に示すように、「Ｒ1」は接続端子４６の抵抗値であり、「Ｒ3」は副配線４４Bの抵抗値である。また、「Ｉ」は点ＰA2における電流値である。
【００４０】
式(2)と式(1)との差分値は以下のように算定される。
Ｖb−Ｖa＝｛（Ｒ1）2／（Ｒ1＋Ｒ2）｝×Ｉ＞０  ……(3)
すなわち、図３の構成においては接続端子４６から第１主配線４１に至るまでの電圧降下が抑制される（Ｖa＜Ｖb）から、図９の構成と比較して第１主配線４１を高位に維持することが可能である。図３の構成によれば、電気光学素子Ｅの光量を所期値に維持するために各接続端子４６に供給すべき電源電位ＶDDが低減されるということもできる。
【００４１】
（４）変形例４  
本発明が適用される対象は走査線駆動回路３２の単位回路ＵAに限定されない。例えば、図１のデータ線駆動回路３４と電源線４０とについても以上と同様の形態が適用される。すなわち、相隣接する各副配線４４の間隙にデータ線駆動回路３４の複数の単位回路ＵBが位置するように（つまり複数の単位回路ＵBが電源線４０によって包囲されるように）電源線４０を形成してもよい。また、走査線駆動回路３２やデータ線駆動回路３４に加えて以下に例示する周辺回路にも、以上の各形態と同様に本発明が適用される。
【００４２】
素子配列部２０の周辺には、走査線２２やデータ線２４といった素子配列部２０内の配線（以下「駆動配線」という）における欠陥（断線や破損）の有無を検査するための検査回路３６が配置され得る。図１０に示すように、検査回路３６は、各々が別個の駆動配線Ｌに対応した複数の単位回路ＵCを含む。各単位回路ＵCは、当該単位回路ＵCに対応した駆動配線Ｌと複数の単位回路ＵCに共通の出力線３６１との電気的な接続を制御するスイッチング素子ＳＷ1を含む。各単位回路ＵCのスイッチング素子ＳＷ1を順次に導通状態としたうえで出力線３６１に出力される電圧または電流を解析することで、駆動配線Ｌにおける欠陥の有無が判定される。図１０の構成においては、相隣接する各副配線４４の間隙に検査回路３６の複数の単位回路ＵCが位置するように（すなわち複数の単位回路ＵCが電源線４０によって包囲されるように）電源線４０が形成される。
【００４３】
データ線２４に流れる電流に応じて電気光学素子Ｅの階調が設定される電流プログラミング方式の画素回路Ｐにおいては特に、データ線２４に付随する容量に起因したデータの書込の不足が顕著となる。そこで、素子配列部２０の周辺には、データの書込に先立ってデータ線２４を充電または放電するためのプリチャージ回路が素子配列部２０の周辺に配置される。図１１に示すように、プリチャージ回路３８は、各々が別個のデータ線２４に対応した複数の単位回路ＵDを含む。各単位回路ＵDは、当該単位回路ＵDに対応したデータ線２４とプリチャージ電位ＶPREが供給される給電線３８１との電気的な接続を制御するスイッチング素子ＳＷ2を含む。各スイッチング素子ＳＷ2を導通状態としてプリチャージ電位ＶPREを供給することで、各データ線２４はデータ信号Ｓ[1]〜Ｓ[n]の供給に先立って充電または放電される。図１１の構成においては、相隣接する各副配線４４の間隙にプリチャージ回路３８の複数の単位回路ＵDが位置するように（すなわち複数の単位回路ＵDが電源線４０によって包囲されるように）電源線４０が形成される。
【００４４】
（５）変形例５  
以上の各形態においては電源線４０が単層で形成された構成を例示したが、各々が別個の導電膜から形成された複数の部分を電気的に接続することで電源線４０を構成してもよい。また、電源線４０は、単位回路ＵAの要素とは別層から形成されてもよい。
【００４５】
（６）変形例６  
有機発光ダイオード素子は電気光学素子の例示に過ぎない。本発明に適用される電気光学素子について、自身が発光する自発光型と外光の透過率を変化させる非発光型（例えば液晶素子）との区別や、電流の供給によって駆動される電流駆動型と電圧の印加によって駆動される電圧駆動型との区別は不問である。例えば、無機ＥＬ素子、フィールド・エミッション（ＦＥ）素子、表面導電型電子放出（ＳＥ：Surface-conduction Electron-emitter）素子、弾道電子放出（ＢＳ：Ballistic electron Surface emitting）素子、ＬＥＤ（Light
Emitting Diode）素子、液晶素子、電気泳動素子、エレクトロクロミック素子など様々な電気光学素子を本発明に利用することができる。
【００４６】
＜Ｄ：応用例＞
次に、本発明に係る電子機器について説明する。図１２から図１４には、以上に例示した電気光学装置Ｄを表示装置として採用した電子機器の形態が図示されている。
【００４７】
図１２は、電気光学装置Ｄを採用した可搬型のパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ２０００は、各種の画像を表示する電気光学装置Ｄと、電源スイッチ２００１やキーボード２００２が設置された本体部２０１０とを具備する。電気光学装置Ｄは有機発光ダイオード素子を電気光学素子Ｅとして使用しているので、視野角が広く見易い画面を表示できる。
【００４８】
図１３は、電気光学装置Ｄを適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２と、各種の画像を表示する電気光学装置Ｄとを備える。スクロールボタン３００２を操作することによって、電気光学装置Ｄに表示される画面がスクロールされる。
【００４９】
図１４は、電気光学装置Ｄを適用した携帯情報端末（ＰＤＡ：Personal Digital Assistants）の構成を示す斜視図である。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２と、各種の画像を表示する電気光学装置Ｄとを備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった様々な情報が電気光学装置Ｄに表示される。
【００５０】
なお、本発明に係る電気光学装置が適用される電子機器としては、図１２から図１４に示した機器のほか、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。また、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、電子写真方式の画像形成装置において露光により感光体ドラムに潜像を形成する露光装置としても本発明の電気光学装置は利用される。
【図面の簡単な説明】
【００５１】
【図１】第１実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】ひとつの単位回路の構成を示す回路図である。
【図３】走査線駆動回路の各単位回路と電源線との関係を示す平面図である。
【図４】第１実施形態との対比例における各単位回路と電源線との関係を示す平面図である。
【図５】第２実施形態に係る電気光学装置の構成を示すブロック図である。
【図６】第２実施形態の効果を説明するためのグラフである。
【図７】変形例における各単位回路と電源線との関係を示す平面図である。
【図８】変形例における各単位回路と電源線との関係を示す平面図である。
【図９】変形例における各単位回路と電源線との関係を示す平面図である。
【図１０】周辺回路の具体例である検査回路の構成を示す回路図である。
【図１１】周辺回路の具体例であるプリチャージ回路の構成を示す回路図である。
【図１２】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１３】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１４】本発明に係る電子機器の具体的な形態を示す斜視図である。
【図１５】従来の電気光学装置における周辺回路と電源線との関係を示す平面図である。
【符号の説明】
【００５２】
Ｄ……電気光学装置、１０……基板、２０……素子配列部、Ｐ……画素回路、ＴDR……駆動トランジスタ、ＴSW……トランジスタ、Ｅ……電気光学素子、２２……走査線、２４……データ線、２７……給電線、３２……走査線駆動回路、３４……データ線駆動回路、３６……検査回路、３８……プリチャージ回路、ＵA，ＵB，ＵC，ＵD……単位回路、４０……電源線、４１……第１主配線、４２……第２主配線、４４（４４A，４４B）……副配線、４６……接続端子。
【図１】
2008046393.tif 000003
【図２】
2008046393.tif 000004
【図３】
2008046393.tif 000005
【図４】
2008046393.tif 000006
【図５】
2008046393.tif 000007
【図６】
2008046393.tif 000008
【図７】
2008046393.tif 000009
【図８】
2008046393.tif 000010
【図９】
2008046393.tif 000011
【図１０】
2008046393.tif 000012
【図１１】
2008046393.tif 000013
【図１２】
2008046393.tif 000014
【図１３】
2008046393.tif 000015
【図１４】
2008046393.tif 000016
【図１５】
2008046393.tif 000017