(57)【要約】【課題】送信部と受信部とを頻繁に切換えて選択的に稼動させるような条件下であってもＤＣオフセット抑制の機能が十全に発揮され、且つ、小型で簡素な構成を有するダイレクトコンバージョン方式の無線通信装置を提供する。【解決手段】ベースバンド増幅器の帰還回路にＭＯＳトランジスタ回路のスイッチ機能部を介挿し受信部が非稼動状態にある期間では帰還信号の伝達を断ってローパスフィルタの容量性素子で帰還信号に相応する信号レベルを維持しておくことにより、受信部の稼動再開に際して、帰還回路のセトリングタイムを大幅に短縮して、送受信の頻繁な切換りにも遅滞無く応じる。更に、ローパスフィルタを構成する抵抗素子としてＭＯＳトランジスタ回路のＭＯＳ抵抗を利用しているため、該ローパスフィルタを小型の固体回路として構成できる。【選択図】図２
2008109610.tif 000002
【特許請求の範囲】
【請求項１】
送信部および受信部を含んで構成されるダイレクトコンバージョン方式の無線通信装置であって、
前記送信部および前記受信部の何れか一方が稼動状態にある期間には何れか他方を非稼動状態におくように切換え制御する制御信号を出力するシステムコントローラを備え、
前記受信部は、
受信信号と局部発信信号とを混合してベースバンド信号を得るミキサと、
前記ミキサの後段に配置されベースバンド信号を増幅するベースバンド増幅器と、
を備え、
前記ベースバンド増幅器は、
自己の出力に含まれるＤＣオフセットを自己の入力に帰還して除去する帰還回路
を備え、
前記帰還回路は、
ＭＯＳ抵抗と該ＭＯＳ抵抗の後段に接続された容量性素子とによってローパスフィルタを構成すると共に前記システムコントローラから出力された前記制御信号に応じて該帰還回路の断続を切換えるスイッチを構成するＭＯＳトランジスタ回路を備えることを特徴とする無線通信装置。
【請求項２】
前記ベースバンド増幅器は、バイアス電圧の供給を制御することによって増幅機能の稼動状態と非動状態とを切換えるバイアス切換回路を更に有し、
前記スイッチは、前記バイアス切換回路が前記増幅機能を非稼動状態に切換えるタイミングよりも以前のタイミングで前記帰還回路の帰還信号の伝達を絶ち、且つ、前記バイアス切換回路が前記増幅機能を稼動状態に切換えるタイミングよりも所定時間後のタイミングで前記帰還回路の帰還信号の伝達を開始するように構成されていることを特徴とする請求項１に記載の無線通信装置。
【請求項３】
前記トランジスタ回路は、スイッチを構成するＰＭＯＳトランジスタとＮＭＯＳとトランジスタとのコンプリメンタリ接続を有することを特徴とする請求項１〜２の何れか一項に記載の無線通信装置。
【請求項４】
前記トランジスタ回路は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとがコンプリメンタリ接続されてなるスイッチ兼抵抗素子とＭＯＳトランジスタでなる可変抵抗素子との両素子の直列接続体と所定のキャパシタＣとによって前記ローパスフィルタを構成するものであることを特徴とする請求項１〜３の何れか一項に記載の無線通信装置
【請求項５】
前記システムコントローラは、前記バイアス切換回路が前記増幅機能を稼動状態に切換えた後の所定期間は前記スイッチが前記帰還回路の帰還信号を断つ状態を保持して、前記ベースバンド増幅器のキャリブレーションを実行するように制御することを特徴とする請求項２〜５の何れか一項に記載の無線通信装置。
【請求項６】
前記システムコントローラは、一定期間前記スイッチが前記帰還回路の帰還信号を断つ状態を保持して前記ベースバンド増幅器のキャリブレーションを実行した後、前記スイッチ回路に前記帰還回路の帰還信号の伝達を開始させて該帰還信号の伝達の状態が維持された非キャリブレーション状態を所定期間維持しつつ前記バイアス切換回路のオンオフを切換え制御して前記受信部の稼動状態と非稼動状態とを切換え、該非キャリブレーション状態の期間が経過したタイミングで前記キャリブレーションを再開し、当該再開のタイミング以降、前記非キャリブレーション状態の期間を挟んで、前記キャリブレーションを繰り返し実行するように構成されていることを特徴とする請求項２〜５の何れか一項に記載の無線通信装置。
【請求項７】
前記ベースバンド増幅器は、縦続接続された複数段の増幅器を有して構成され、
前記帰還回路は、
前記複数段の増幅器のうちの最終段の増幅器の出力を初段の増幅器の入力に帰還するように設けられていることを特徴とする請求項１〜６の何れか一項に記載の無線通信装置。
【請求項８】
前記ベースバンド増幅器は、縦続接続された複数段の増幅器を有して構成され、
前記帰還回路は、前記複数段の増幅器のうちの各個の増幅器の出力を、当該各個の増幅器の入力に帰還するように設けられていることを特徴とする請求項１〜６の何れか一項に記載の無線通信装置。
【請求項９】
増幅回路部と帰還回路部とを有する増幅器であって、前記増幅回路部は作動電源が供給されて稼動する稼動状態と該作動電源の供給が断たれた非稼動状態とが切換え制御されるように構成され、前記帰還回路部は帰還経路中に、ＭＯＳ抵抗と該ＭＯＳ抵抗の後段に接続された容量性素子とによってローパスフィルタを構成すると共に前記切換え制御に関連したタイミングで当該帰還回路の断続を切換えるスイッチを構成するＭＯＳトランジスタ回路が介挿されて構成されていることを特徴とする増幅器。
【請求項１０】
前記ＭＯＳトランジスタ回路は、スイッチを構成するＰＭＯＳトランジスタとＮＭＯＳトランジスタとのコンプリメンタリ接続を有することを特徴とする請求項９に記載の増幅器。
【請求項１１】
前記ＭＯＳトランジスタ回路は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとがコンプリメンタリ接続されてなるスイッチ兼抵抗素子とＭＯＳトランジスタでなる可変抵抗素子との両素子の直列接続体と所定のキャパシタＣとによって前記ローパスフィルタを構成するものであることを特徴とする請求項９〜１０の何れか一項に記載の増幅器。
【請求項１２】
前記増幅回路部は、送信部および受信部を含んで構成されるダイレクトコンバージョン方式の無線通信装置の受信部に適合するように構成され、当該受信部における稼動状態および非稼動状態の切換りに応じて前記切換え制御が行われるように構成されていることを特徴とする請求項９〜１１の何れか一項に記載の増幅器。
【請求項１３】
前記増幅回路部は、自己のバイアス回路に設けられたスイッチング素子の開閉によって前記稼動状態と非稼動状態とが切換え制御されるように構成されていることを特徴とする請求項９〜１１の何れか一項に記載の増幅器。
【請求項１４】
前記帰還回路部の容量性素子は、ローパスフィルタを構成するキャパシタであることを特徴とする請求項９〜１０の何れか一項に記載の増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送信部と受信部とが、例えば一つの構造ユニットに、対をなすようにして構成されたダイレクトコンバージョン方式の無線通信装置であって、送信部および受信部の何れか一方が稼動状態にある期間には何れか他方が非稼動状態となるように機能する無線通信装置、および、この無線通信装置等に適合する増幅器に関する。
【背景技術】
【０００２】
図９は、従来のダイレクトコンバージョン方式の無線通信装置としてのＱＰＳＫ送受信機を表すブロック図である。このＱＰＳＫ送受信機は、送信部１１０と受信部１２０とが、例えば一つの構造ユニットに、対をなすようにして構成される。
ＰＬＬ１０１の出力に同期したローカル発信器１０２で生成されたローカル信号は移相器１０３において０度、−１８０度、９０度、および、−９０度のように各個に位相がシフトされた  ２×２系統の信号に変換されたのち、Ｉ信号およびＱ信号各対応するミクサ１１１，１１２に供給されてベースバンドの信号がローカル発信器の出力と混合され、これらＩ，Ｑ各個の信号が更に加算回路１１３で加算される。
【０００３】
加算回路１１３で加算された信号は、電力増幅器１１４で増幅され、送受信切換え回路１４０を通してアンテナ１５１に供給される。
一方、アンテナ１５１で受けた信号波は送受信切換え回路１４０を通してローノイズアンプ１２１に供給されて増幅され、Ｉ，Ｑ各系統のミクサ１２２，１２３で２×２系統のローカル信号と混合されて、Ｉ，Ｑ各系統の各個のベースバンド信号に変換され、   Ｉ，Ｑ各系統のＩＦアンプ１２４，１２５で増幅された後、各ＩＦアンプ１２４，１２５ の出力毎に対応して設けられたコンパレータ１２６，１２７で各所定の閾値と比較されてデジタル信号として再生される。
【０００４】
図１０は、図９のダイレクトコンバージョン方式の無線通信装置としてのＱＰＳＫ送受信機におけるＩＦアンプ１２４（１２５）の構成を表すブロック図である。増幅回路１００１の出力をローパスフィルタ（以下、ＬＰＦ）１００２を通して入力側に帰還（負帰還）する帰還回路１００３が設けられている。ＬＰＦ１００２がカットオフ周波数ｆLPFの特性を有する場合、この周波数ｆLPF以下の帯域を通過した信号のみが帰還される。帰還信号は入力から差し引かれ、この結果、ＤＣ成分は抑圧される。
【０００５】
図１１は、図１０のＩＦアンプ１２４（１２５）の特性を表す図である。
ダイレクトコンバージョン方式を採用した無線通信機はヘテロダイン方式と比べ、中間周波フィルタ（以下、ＩＦフィルタ）が不要であり構成が簡素化されコストの低減が図られるという特徴がある。
しかし、ダイレクトコンバージョン方式により復調した信号には、回路を構成するトランジスタのばらつき等に起因するＤＣオフセットが発生し、場合によってはＩＦアンプを飽和させてしまうため、ＤＣオフセットの抑制が重要な課題となる。
【０００６】
ＤＣオフセットを抑制する方法としては、図１０を参照して説明したように、帰還回路を備えた増幅回路を用い、ＤＣ成分のみを帰還し、相殺する方法がある。この方法は比較的小規模な回路で実現できるが、所要の信号通過帯域を確保するためにはＬＰＦの高域カットオフ周波数を十分に下げる必要があり、帰還ループが収束するまでに長い時間を必要とするという課題がある。
【０００７】
双方向通信が必要なアプリケーションで、かつ低消費電力化が必要な場合、送信部（ＴＸ）、受信部（ＲＸ）の何れか一方が稼動状態にある期間には何れか他方が非稼動状態となるように逐一作動を切換えて、機器の電力を節約しなければならないため、帰還ループが収束するまでに長い時間を必要とする前述の方法では回路の動作がこのような切換えに追随しきれなくなるといった問題が生じる。
【０００８】
尚、ＡＤコンバータによりＤＣオフセットに起因する誤差電圧を測定し、必要な校正値を補正テーブル（メモリ）に蓄積し、起動時にＤＡコンバータから供給することで、ＤＣオフセット抑制と高速な起動が実現する技術が既に提案されている（特許文献１）。
【特許文献１】特開平８−２５６０７９号公報（段落００１１〜段落００１７、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかし、上記特許文献１に提案の技術では、ＡＤコンバータ、ＤＡコンバータ、補正テーブルとして機能するメモリなどの複雑な回路を必要とし、回路規模が大きくなるという課題を残している。
本発明は上述のような状況に鑑みてなされたものであり、送信部と受信部とを頻繁に切換えて選択的に稼動させるような条件下であってもＤＣオフセット抑制の機能が適切に働き、且つ、小型で簡素な構成を有するダイレクトコンバージョン方式の無線通信装置、および、この無線通信装置等に適合する増幅器を提供することを目的としている。
【課題を解決するための手段】
【００１０】
上記課題を解決するべく、本願では次に列記するような技術を提案する。
（１）送信部および受信部を含んで構成されるダイレクトコンバージョン方式の無線通信装置であって、
前記送信部および前記受信部の何れか一方が稼動状態にある期間には何れか他方を非稼動状態におくように切換え制御する制御信号を出力するシステムコントローラを備え、
前記受信部は、
受信信号と局部発信信号とを混合してベースバンド信号を得るミキサと、
前記ミキサの後段に配置されベースバンド信号を増幅するベースバンド増幅器と、
を備え、
前記ベースバンド増幅器は、
自己の出力に含まれるＤＣオフセットを自己の入力に帰還して除去する帰還回路
を備え、
前記帰還回路は、
ＭＯＳ抵抗と該ＭＯＳ抵抗の後段に接続された容量性素子とによってローパスフィルタを構成すると共に前記システムコントローラから出力された前記制御信号に応じて該帰還回路の断続を切換えるスイッチを構成するＭＯＳトランジスタ回路を備えることを特徴とする無線通信装置。
【００１１】
上記（１）の無線通信装置では、ダイレクトコンバージョン方式を採ることによってヘテロダイン方式に比して構成が大幅に簡素化される上、システムコントローラによって送信部および受信部の何れか一方が稼動状態にある期間には何れか他方が非稼動状態に転じるように制御されるため省電力化が図られ、且つ、ベースバンド増幅器の帰還回路中に介挿されたＭＯＳトランジスタ回路のスイッチ機能部によって、例えば、受信部が非稼動状態にある期間の少なくとも一部を占める所定期間では、当該帰還回路の帰還信号の伝達が断たれ得るため、ローパスフィルタの容量性素子に蓄積保持された帰還信号に相応する信号レベルが維持され、受信部の稼動再開に際して、帰還回路のセトリングタイムを大幅に短縮して、送受信の頻繁な切換りにも適切に応じることが可能になる。更に、ローパスフィルタを構成する抵抗素子としてＭＯＳトランジスタ回路のＭＯＳ抵抗を利用しているため、該ローパスフィルタを小型の固体回路として構成できる。
【００１２】
（２）前記ベースバンド増幅器は、バイアス電圧の供給を制御することによって増幅機能の稼動状態と非動状態とを切換えるバイアス切換回路を更に有し、
前記スイッチは、前記バイアス切換回路が前記増幅機能を非稼動状態に切換えるタイミングよりも以前のタイミングで前記帰還回路の帰還信号の伝達を絶ち、且つ、前記バイアス切換回路が前記増幅機能を稼動状態に切換えるタイミングよりも所定時間後のタイミングで前記帰還回路の帰還信号の伝達を開始するように構成されていることを特徴とする（１）の無線通信装置。
【００１３】
上記（２）の無線通信装置では、（１）の無線通信装置において特に、バイアス切換回路がシステムコントローラの制御下でベースバンド増幅器のバイアス電圧の供給のオンオフを制御することによって増幅機能の稼動状態と非稼動状態とが切換えられ、且つ、バイアス切換回路がオフに切換えられて増幅機能が非稼動状態に転じるタイミングよりも以前のタイミングでオフに転じ且つバイアス切換回路がオンに切換えられて増幅機能が稼動状態に転じる時点よりも所定時間遅延したタイミングでオンに転じるようにスイッチ（ＭＯＳトランジスタ回路におけるスイッチ機能部）が作動する。このため、ローパスフィルタの容量性素子に、帰還信号に相応する信号レベルが適正に蓄積保持された、且つ、受信回路の稼動再開に際して、ベースバンド増幅器の動作が安定する。
【００１４】
（３）前記トランジスタ回路は、スイッチを構成するＰＭＯＳトランジスタとＮＭＯＳとトランジスタとのコンプリメンタリ接続で構成されていることを特徴とする（１）〜（２）の何れか一の無線通信装置。
上記（３）の無線通信装置では、（１）〜（２）の何れか一の無線通信装置において特に、トランジスタ回路は、スイッチを構成するＰＭＯＳトランジスタとＮＭＯＳとトランジスタとのコンプリメンタリ接続で構成されているため、ベースバンド増幅器が非稼動状態に切換るに際して適切に帰還信号を保持し、また、稼動状態に切換るに際して維持していた帰還信号を速やかに入力側に帰還することができる。
【００１５】
（４）前記トランジスタ回路は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとがコンプリメンタリ接続されてなるスイッチ兼抵抗素子とＭＯＳトランジスタでなる可変抵抗素子との両素子の直列接続体と所定のキャパシタＣとによって前記ローパスフィルタを構成するものであることを特徴とする（１）〜（３）の何れか一の無線通信装置。
上記（４）の無線通信装置では、コンプリメンタリ接続されてなるスイッチ兼抵抗素子によって、スイッチがオフにされたときのキャパシタＣに対するチャージインジェクションが打ち消されキャパシタＣの電圧が安定するため、当該無線通信装置装置における送受信の切換え時における動作が安定したものになる。
【００１６】
（５）前記システムコントローラは、前記バイアス切換回路が前記増幅機能を稼動状態に切換えた後の所定期間は前記スイッチが前記帰還回路の帰還信号を断つ状態を保持して、前記ベースバンド増幅器のキャリブレーションを実行するように制御することを特徴とする（２）〜（４）の何れか一の無線通信装置。
上記（５）の無線通信装置では、（２）〜（４）の何れか一の無線通信装置において特に、帰還電圧のキャリブレーションを実行することによって動作が安定する。
【００１７】
（６）前記システムコントローラは、一定期間前記スイッチが前記帰還回路の帰還信号を断つ状態を保持して前記ベースバンド増幅器のキャリブレーションを実行した後、前記スイッチ回路に前記帰還回路の帰還信号の伝達を開始させて該帰還信号の伝達の状態が維持された非キャリブレーション状態を所定期間維持しつつ前記バイアス切換回路のオンオフを切換え制御して前記受信部の稼動状態と非稼動状態とを切換え、該非キャリブレーション状態の期間が経過したタイミングで前記キャリブレーションを再開し、当該再開のタイミング以降、前記非キャリブレーション状態の期間を挟んで、前記キャリブレーションを繰り返し実行するように構成されていることを特徴とする（２）〜（５）の何れか一の無線通信装置。
【００１８】
上記（６）の無線通信装置では、（２）〜（５）の何れか一の無線通信装置において特に、バイアス切換回路がオンに切換えられて増幅機能が稼動状態に転じて以降に相対的に短時間のうちにバイアス切換回路がオフに切換えられて増幅機能が非稼動状態に転じる動作が繰り返されたときには、所定の繰り返しの形態に応じて一定期間はスイッチのオン状態を保持して帰還電圧のキャリブレーションが実行されるため、送受信が頻繁に切換えられても動作が安定する。
【００１９】
（７）前記ベースバンド増幅器は、縦続接続された複数段の増幅器を有して構成され、
前記帰還回路は、
前記複数段の増幅器のうちの最終段の増幅器の出力を初段の増幅器の入力に帰還するように設けられていることを特徴とする（１）〜（６）の何れか一の無線通信装置。
上記（７）の無線通信装置では、（１）〜（６）の何れか一の無線通信装置において特に、縦続接続された複数段の増幅器によって高い増幅率が実現され、且つ、帰還回路および該帰還回路に介挿されたトランジスタ回路のスイッチによって、ＤＣオフセットが適切に除去された良好な特性を得ることができる。
【００２０】
（８）前記ベースバンド増幅器は、各個に前記トランジスタ回路が介挿されている帰還回路が設けられている複数段の増幅器の縦続接続によって構成されていることを特徴とする（１）〜（６）の何れか一の無線通信装置。
上記（８）の無線通信装置では、（１）〜（６）の何れか一の無線通信装置において特に、各個にトランジスタ回路のスイッチが介挿されている帰還回路を持ち縦続接続された複数段の増幅器によって高い増幅率が実現され、且つ、帰還回路および該帰還回路に介挿されたトランジスタ回路のスイッチ（スイッチとしての機能部）によって、ＤＣオフセットが適切に除去された良好な特性を得ることができる。
【００２１】
（９）増幅回路部と帰還回路部とを有する増幅器であって、前記増幅回路部は作動電源が供給されて稼動する稼動状態と該作動電源の供給が断たれた非稼動状態とが切換え制御されるように構成され、前記帰還回路部は帰還経路中に、ＭＯＳ抵抗と該ＭＯＳ抵抗の後段に接続された容量性素子とによってローパスフィルタを構成すると共に前記切換え制御に関連したタイミングで当該帰還回路の断続を切換えるスイッチを構成するＭＯＳトランジスタ回路が介挿されて構成されていることを特徴とする増幅器。
【００２２】
上記（９）の増幅器では、増幅器の帰還回路中に介挿されたＭＯＳトランジスタ回路のスイッチ機能によって増幅器が非稼動状態にある期間では帰還信号の伝達が断たれるように制御され得るため、容量性素子に蓄積保持された帰還信号に相応する信号レベルが維持され、増幅器の稼動再開に際して、帰還のセトリングタイムを大幅に短縮して、増幅器の稼動非稼動の切換りに対する応答性が向上する。
更に、ＭＯＳトランジスタ回路のＭＯＳ抵抗を抵抗素子として機能させるように利用してローパスフィルタを構成しているため、簡素な構成が実現される。
【００２３】
（１０）前記ＭＯＳトランジスタ回路は、スイッチを構成するＰＭＯＳトランジスタとＮＭＯＳトランジスタとのコンプリメンタリ接続を有することを特徴とする（９）の増幅器。
上記（１０）の増幅器では（９）の増幅器において特に、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとのコンプリメンタリ接続によって、スイッチがオフとなったときのチャージインジェクションが打ち消されキャパシタＣの電圧が安定するため、当該増幅器における稼動非稼動の切換え時における動作が安定したものになる。
【００２４】
（１１）前記ＭＯＳトランジスタ回路は、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとがコンプリメンタリ接続されてなるスイッチ兼抵抗素子とＭＯＳトランジスタでなる可変抵抗素子との両素子の直列接続体と所定のキャパシタＣとによって前記ローパスフィルタを構成するものであることを特徴とする（９）〜（１０）の何れか一の増幅器。
上記（１１）の増幅器では（９）〜（１０）の何れか一の増幅器において特に、コンプリメンタリ接続されてなるスイッチ兼抵抗素子によって、スイッチがオフにされたときのキャパシタＣに対するチャージインジェクションが打ち消されキャパシタＣの電圧が安定するため、当該増幅器における稼動非稼動の切換え時における動作が一層安定したものになる。
【００２５】
（１２）前記増幅回路部は、送信部および受信部を含んで構成されるダイレクトコンバージョン方式の無線通信装置の受信部に適合するように構成され、当該受信部における稼動状態および非稼動状態の切換りに応じて前記切換え制御が行われるように構成されていることを特徴とする（９）〜（１１）の何れか一の増幅器。
上記（１２）の増幅器では、（９）〜（１１）の何れか一の増幅器において特に、送信部および受信部を含んで構成されるダイレクトコンバージョン方式の無線通信装置の受信部に適合するように構成され、当該受信部における稼動状態および非稼動状態の切換りに応じて作動電源の供給の断続による稼動非稼動の切換え制御が行われるため、省電力化が図られる。
【００２６】
（１３）前記増幅回路部は、自己のバイアス回路に設けられたスイッチング素子の開閉によって前記稼動状態と非稼動状態とが切換え制御されるように構成されていることを特徴とする（９）〜（１１）の何れか一の増幅器。
上記（１３）の増幅器では、（９）〜（１１）の何れか一の増幅器において特に、自己のバイアス回路に設けられたスイッチング素子の開閉によって前記稼動状態と非稼動状態とが切換え制御されるため、作動電源の供給の断続に関する他の別段の開閉手段を要しない簡素な構成が実現される。
【００２７】
（１４）前記帰還回路部の容量性素子は、ローパスフィルタを構成するキャパシタであることを特徴とする（９）〜（１０）の何れか一の増幅器。
上記（１４）の増幅器では、（９）〜（１０）の何れか一の増幅器において特に、帰還回路部の容量性素子は、ローパスフィルタを構成するキャパシタで構成されるため、帰還レベルを保持するための他の別段の記憶手段等を要しない簡素な構成が実現される。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態を図面を参照して説明する。尚、以下に参照する図においては、便宜上、説明の主題となる要部は適宜誇張し、要部以外については適宜簡略化し乃至省略されている。
図１は、本発明の実施の形態としての無線通信装置を表す図である。図１の無線通信装置は、ダイレクトコンバージョン方式のＱＰＳＫ送受信機であり、送信部１１０と受信部１２０とが、例えば一つの構造ユニットに、対をなすようにして構成される。
【００２９】
ＰＬＬ１０１の出力に同期したローカル発信器１０２で生成されたローカル信号は移相器１０３において０度、−１８０度、９０度、および、−９０度のように各個に位相がシフトされた２×２系統の信号に変換されたのち、Ｉ信号およびＱ信号各対応するミキサ１１１，１１２に供給されてベースバンドの信号がローカル発信器の出力と混合され、これらＩ，Ｑ各個の信号が更に加算回路１１３で加算される。
【００３０】
図１の無線通信装置では特に、送信部１１０および受信部１２０の何れか一方が稼動状態にある期間には何れか他方を非稼動状態におくように給電状態を切換え制御すると共に該当する各部を統括的に制御するシステムコントローラ１３０を備えている。
加算回路１１３で加算された信号は、電力増幅器１１４で増幅され、システムコントローラ１３０によって送受信の機能（回路の接続関係）が切換えられる送受信切換え回路１４０を通してアンテナ１５１に供給される。
【００３１】
一方、アンテナ１５１で受けた信号波は送受信切換え回路１４０を通してローノイズアンプ１２１に供給されて増幅され、Ｉ，Ｑ各系統のミキサ１２２，１２３で２×２系統のローカル信号と混合されて、Ｉ，Ｑ各系統の各個のベースバンド信号に変換され、   Ｉ，Ｑ各系統のベースバンド信号を増幅するベースバンド増幅器としてのＩＦアンプ１２４ａ，１２５ａで増幅された後、各ＩＦアンプ１２４ａ，１２５ａの出力毎に対応して設けられたコンパレータ１２６，１２７で各所定の閾値と比較されてデジタル信号として再生される。
【００３２】
図２は、図１のダイレクトコンバージョン方式の無線通信装置としてのＱＰＳＫ送受信機におけるＩＦアンプ１２４ａ（１２５ａ）の機能を表すブロック図である。各ブロックは、各個の機能部を表しているが適宜これらの機能に相応する回路の如く称呼する。増幅回路２０１の出力をローパスフィルタ（以下、適宜ＬＰＦと表記）２０２を通して入力側に帰還（負帰還）する帰還回路２０３が設けられている。ＬＰＦ２０２がカットオフ周波数ｆLPFの特性を有する場合、この周波数ｆLPF以下の帯域を通過した信号のみが帰還される。帰還信号は入力から差し引かれ、この結果、ＤＣ成分は抑圧される。
【００３３】
図２のＩＦアンプ１２４（１２５）では特に、帰還回路２０３中、増幅回路２０１の出力をローパスフィルタ（以下、ＬＰＦ）２０２に供給される経路にスイッチ２０４が介挿されている。このスイッチ２０４は、図１のシステムコントローラ１３０による制御信号に応答して受信部１２０が非稼動状態にある期間の少なくとも一部を占める帰還停止期間では当該帰還回路２０３の帰還信号の伝達を断つように作動する。
【００３４】
図１および図２を参照して説明したＱＰＳＫ送受信機では、ダイレクトコンバージョン方式を採ることによってヘテロダイン方式に比して構成が大幅に簡素化される上、システムコントローラ１３０によって送信部１１０および受信部１２０の何れか一方が稼動状態にある期間には何れか他方が非稼動状態に転じるように制御されるため省電力化が図られる。
【００３５】
また、ベースバンド増幅器（ＩＦアンプ）１２４ａ（１２５ａ）の帰還回路２０３中に介挿されたスイッチ２０４によって受信部１２０が非稼動状態にある期間の少なくとも一部を占める帰還停止期間では当該帰還回路の帰還信号の伝達が断たれるため、ＬＰＦ２０２の容量性素子（キャパシタ）に蓄積保持された帰還信号に相応する信号レベルが維持され、受信回路１２０の稼動再開に際して、帰還回路２０３のセトリングタイムを大幅に短縮して、送受信の頻繁な切換りにも適切に応じることが可能になる。
【００３６】
図３は、図２のベースバンド増幅器（ＩＦアンプ）１２４ａ（１２５ａ）の回路図である。トランジスタＭ１１，Ｍ１２，Ｍ３１，Ｍ３２，Ｍ３０，Ｍ３３，Ｍ３４、抵抗Ｒ３１，Ｒ３２、および、コンプリメンタリ接続されてスイッチ３０４ａ，３０４ｂを構成する各トランジスタＭ１，Ｍ２、ならびに、トランジスタＭ１，Ｍ２によるＭＯＳ抵抗と共に各ローパスフィルタ３０２ａ，３０２ｂを構成する各キャパシタＣが図示のように接続されて構成されている。
【００３７】
破線で囲まれた増幅回路３０１の一方の出力ＯＵＴ＿ＮはＭＯＳトランジスタ回路３１０ａが介挿された帰還回路３０３ａを通して一方の入力ＩＮ＿Ｐ側（自己のゲートが入力端ＩＮ＿ＰとされたトランジスタＭ１１に並列接続されたトランジスタＭ３３のゲート）に帰還されるように構成されている。
同様に、増幅回路３０１の他方の出力ＯＵＴ＿ＰはＭＯＳトランジスタ回路３１０ｂが介挿された帰還回路３０３ｂを通して他方の入力ＩＮ＿Ｎ側（自己のゲートが入力端ＩＮ＿ＮとされたトランジスタＭ１２に並列接続されたトランジスタＭ３４のゲート）に帰還されるように構成されている。
【００３８】
上述のＭＯＳトランジスタ回路３１０ａはＮＭＯＳトランジスタＭ１とＰＭＯＳトランジスタＭ２とのコンプリメンタリ接続におけるＭＯＳ抵抗と該ＭＯＳ抵抗の後段に接続された容量性素子Ｃとによってローパスフィルタ３０２ａを構成すると共に図１のシステムコントローラ１３０による制御信号に応答して当該帰還回路の断続を切換えるスイッチ３０４ａを構成する。
増幅回路３０１は、図１のシステムコントローラ１３０からの信号（ＶＢ）に応答してバイアス電圧の供給のオンオフを制御することによって増幅機能の稼動状態と非動状態とを切換えるバイアス切換回路としてのトランジスタＭ３０を更に有する。
【００３９】
スイッチ３０４ａ（３０４ｂ）は、システムコントローラ１３０からの信号（ＶＢ）に応答して、トランジスタＭ３０がオフに切換えられて増幅機能が非稼動状態に転じるタイミングよりも以前のタイミングでオフに転じ且つトランジスタＭ３０がオンに切換えられて増幅機能が稼動状態に転じる時点よりも所定時間遅延したタイミングでオンに転じるように構成されている。これらの動作については後に図４のタイミングチャートを参照して更に詳述する。
【００４０】
ＭＯＳトランジスタ回路３１０ａにおいて、ＮＭＯＳトランジスタＭ１のゲート端子が電源（高電位）に、ＰＭＯＳトランジスタＭ２のゲート端子が接地電位に接続された状態でスイッチ３０４ａがオンする。
スイッチ３０４ａがオンしているときのＭＯＳトランジスタのソースおよびドレインの電位が何れも略１Ｖ、ソースドレイン間電圧ＶDS≒０、電源電圧が略１．８Ｖ、閾値電圧ＶTが０．４Ｖであるとすると、ＶDS＜＜ＶGS−ＶTであるため、ＰＭＯＳトランジスタＭ１およびＮＭＯＳトランジスタＭ２は共に線形領域で動作し、このときのＭＯＳ抵抗値Ｒは、Ｒ＝１／（μＣOXＷ／Ｌ（ＶGS−ＶT））で表される値となる。
【００４１】
ここに、μは移動度、ＣOXは酸化膜容量、Ｗはゲート幅、Ｌはゲート長である。
ＮＭＯＳトランジスタＭ１の抵抗値をＲｎ、ＰＭＯＳトランジスタＭ２の抵抗値をＲｐ、Ｒ＝Ｒｎ／／Ｒｐとすると、両トランジスタによるＭＯＳ抵抗と該ＭＯＳ抵抗の後段に接続された容量性素子Ｃとによって構成されるローパスフィルタ３０２ａのカットオフ周波数ｆLPFはｆLPF＝１／２πＲＣとなる。
【００４２】
一方、ＮＭＯＳトランジスタＭ１のゲート端子が接地電位に、ＰＭＯＳトランジスタＭ２のゲート端子が電源（高電位）に接続された状態でスイッチ３０４ａがオフする。
スイッチ３０４ａがオフしているときのＭＯＳトランジスタのソースおよびドレインの電位が何れも略１Ｖ、ソースドレイン間電圧ＶDS≒０、電源電圧が略１．８Ｖ、閾値電圧ＶTが０．４Ｖであるとすると、ＶGS−ＶT＜０のため、ＰＭＯＳトランジスタＭ１およびＮＭＯＳトランジスタＭ２は共に非反転領域となり、ソースドレイン間電流はほとんど流れない。
【００４３】
ソースドレイン間に流れる電流が無視できるほど小さい場合、容量性素子Ｃの容量により、帰還回路３０３ａの電圧が保持される。
上述と同様に、ＭＯＳトランジスタ回路３１０ｂはＰＭＯＳトランジスタＭ１とＮＭＯＳとトランジスタＭ２とのコンプリメンタリ接続におけるＭＯＳ抵抗と該ＭＯＳ抵抗の後段に接続された容量性素子（キャパシタ）Ｃとによってローパスフィルタ３０２ｂを構成すると共に図１のシステムコントローラ１３０による制御信号に応答して当該帰還回路の断続を切換えるスイッチ３０４ｂを構成する。
【００４４】
これらのローパスフィルタ３０２ｂおよびスイッチ３０４ｂの作用も、ローパスフィルタ３０２ａおよびスイッチ３０４ａについて上述したところと同様である。
尚、図３の構成例では、スイッチ３０４ａおよび３０４ｂとして、それぞれＮＭＯＳトランジスタとＰＭＯＳトランジスタとのコンプリメンタリ接続回路を適用しているが、これに替えて、単一のＮＭＯＳトランジスタまたはＰＭＯＳトランジスタを適用することも可能である。
また、上述のＭＯＳ抵抗に替えて、ポリ抵抗或いはウェル抵抗等を適用することも可能である。
【００４５】
図４は、図３の回路の動作を表すタイミングチャートである。電源投入時には帰還ループが収束するためのキャリブレーション時間の後正規の動作に移行する。
信号ＶＢによってトランジスタＭ３０をオフに転じて増幅回路３０１を非稼動状態に転じるよりも僅かに以前のタイミングで帰還回路３０３ａ（３０３ｂ）のスイッチ３０４ａ（３０４ｂ）を切り、キャパシタＣに記憶する形でそのタイミングでの帰還電圧を保持する。次いでトランジスタＭ３０をオフし、増幅回路３０１への電流の供給を断ち、非稼動状態に移行させる。
【００４６】
信号ＶＢによってトランジスタＭ３０をＯＮに転じて増幅回路３０１を稼動状態に転じたタイミングから所定時間遅延したタイミングで増幅回路３０１の動作点電圧が安定してからスイッチ３０４ａ（３０４ｂ）をオンし、帰還回路３０３ａ（３０３ｂ）による帰還信号の伝達を再開する。
以上のようにスイッチ３０４ａ（３０４ｂ）の開閉とトランジスタＭ３０のオンオフのタイミングを図ることによって、スイッチ両端の電位差を少なくし、立ち上がり時間（セトリングタイム）をより短くすることができる。
【００４７】
図５は、増幅器（増幅回路３０１）の稼動と非稼動（オンオフ）の遷移のタイミングに応じてローパスフィルタ３０２ａ（３０２ｂ）の容量性素子（キャパシタ）Ｃに保持される電圧値が変化する様子を表す図である。
図５（Ａ）に示されるように、十分に長い時間に亘ってスイッチ３０４ａ（３０４ｂ）がオンの状態を維持するとき、換言すれば、図１の送受信装置における送信部１１０と受信部１２０との稼動・非稼動の状態の切換りの頻度が余り高くない状況では、容量性素子（キャパシタ）Ｃに保持される電圧値には累積誤差が残りにくく、装置はＤＣオフセットがキャンセルされた正規の状態で作動する。
【００４８】
これに対し、図５（Ｂ）に示されるように、比較的短時間でスイッチ３０４ａ（３０４ｂ）のオンオフが繰り返されるとき、換言すれば、図１の送受信装置における送信部１１０と受信部１２０との稼動・非稼動の状態の切換りの頻度が高い状況では、容量性素子（キャパシタ）Ｃに保持される電圧値には次第に誤差が累積され、装置はＤＣオフセットが十分にキャンセルされ得ず正規の状態で作動することが困難になる。
【００４９】
図６は、図５（Ｂ）の状況に対処するための制御態様を表すタイミングチャートである。即ち、図５（Ｂ）を参照して既述のように容量性素子（キャパシタ）Ｃに保持される電圧値は徐々にではあるがずれていくため、必要に応じて再キャリブレーションを行う。
図６の例では、キャリブレーション→受信部オン（稼動）→受信部オフ（非稼動）→…→受信部オン→受信部オフ→キャリブレーション→受信部オン…という順序になっているが、キャリブレーション前後の動作はオンでもオフでも良い。
【００５０】
以上、図３ないし図６を参照して説明したベースバンド増幅器では、比較的簡素な構成によってＤＣオフセットが抑制された優れた特性が得られるが、動作の安定性について更に改良を加えた回路の構成例について、以下に説明する。
図３を参照して説明した回路では、スイッチ３０４ａ（３０４ｂ）をオフ状態にして帰還回路３０３ａ（３０３ｂ）を断つと、スイッチ３０４ａ（３０４ｂ）がオン状態のときにスイッチとして作用するトランジスタのゲート付近に誘起されていた電子が放出され、容量性素子Ｃに流れ込む。これがチャージインジェクションとして知られている現象である。
【００５１】
帰還回路３０３ａ（３０３ｂ）に介挿されているスイッチ３０４ａ（３０４ｂ）がＮＭＯＳトランジスタであった場合を想定すると、このＮＭＯＳトランジスタがオン（ゲート電圧＞Ｖth）のとき、シリコンと酸化膜との境界にはゲート電圧によって誘起された電子が集まり、チャンネルが形成されている。この状態からトランジスタがオフ（ゲート電圧＝０）に転じると、それまでゲートに集まっていた電子が開放され、ソースおよびドレインのそれぞれに流れ込む。
【００５２】
図３の回路では、ソース（またはドレイン）が容量性素子Ｃに接続されているため、開放された電子がこの容量性素子Ｃに流れ込む。このようにして流れ込んだ電子によって、一旦充電されて増幅回路３０１の出力に相応するレベルに達していた容量性素子Ｃの電位が低下する。
帰還回路３０３ａ（３０３ｂ）に介挿されているスイッチ３０４ａ（３０４ｂ）がＰＭＯＳトランジスタである場合には、上述の電子の移動に替えてホールが移動し、スイッチ３０４ａ（３０４ｂ）がオフになるに際して、ホールが容量性素子Ｃに流れ込む。このため、流れ込んだホールによって容量性素子Ｃの電位が上昇する。
【００５３】
図３の回路では、スイッチ３０４ａ（３０４ｂ）としてトランジスタＭ１，Ｍ２による相補型抵抗要素（抵抗兼スイッチ）を適用しているために、注入される電子とホールとが相殺されてある程度の作動の安定化に寄与することも期待できるが、完全に相殺される程度まで均衡がとれるというものではない。
従って、図３の回路では、上述のチャージインジェクションによって、容量性素子Ｃの充電電荷が増加し、電圧が変動することがあるため、この点での改良の余地がある。
【００５４】
また、相補型スイッチでは相対的に抵抗値の小さいＮＭＯＳトランジスタが並列に接続されているため、ＭＯＳ抵抗（抵抗兼スイッチ）をＰＭＯＳトランジスタ単体で構成した場合に比しオフ時の抵抗値が小さいものとなり、従って、キャリブレーションを比較的頻繁に行いながら用いる（ないしはＮＭＯＳの面積を大きなものとする）ことになるため、この点についても改良の余地がある。
【００５５】
図７は、図３の回路に上述の点での改良を加えた回路構成を表す図である。
トランジスタＭ１１，Ｍ１２，Ｍ３１，Ｍ３２，Ｍ３０，Ｍ３３，Ｍ３４、および、抵抗Ｒ３１，Ｒ３２が図示のように接続されて図３における既述の増幅回路３０１と同様の増幅回路７０１が構成されている。
また、トランジスタＭ１，Ｍ２がそれぞれコンプリメンタリ接続されて、各スイッチ兼抵抗素子７０４ａおよび７０４ｂがそれぞれ構成されている。
【００５６】
図７の回路では特に、増幅回路７０１の一方の出力ＯＵＴ＿Ｎが主として可変抵抗素子７０５ａとして機能するトランジスタＭ３を介してスイッチ兼抵抗素子７０４ａの一端側に供給されるように構成され、また、増幅回路７０１の他方の出力ＯＵＴ＿Ｐが主として可変抵抗素子７０５ｂとして機能するトランジスタＭ３を介してスイッチ兼抵抗素子７０４ｂの一端側に供給されるように構成されている。
【００５７】
更に、スイッチ兼抵抗素子７０４ａの他端側には一端を接地したキャパシタＣの他端が接続されている。同様に、スイッチ兼抵抗素子７０４ｂの他端側には一端を接地したキャパシタＣの他端が接続されている。
上述の可変抵抗素子７０５ａ、スイッチ兼抵抗素子７０４ａ、および、キャパシタＣによって所謂ＲＣフィルタであるローパスフィルタ７０２ａが構成され、同様に、可変抵抗素子７０５ｂ、スイッチ兼抵抗素子７０４ｂ、および、キャパシタＣによってローパスフィルタ７０２ｂが構成されている。
【００５８】
図示のように増幅回路７０１の一方の出力ＯＵＴ＿Ｎはローパスフィルタ７０２ａを通して一方の入力ＩＮ＿Ｐ側（自己のゲートが入力端ＩＮ＿ＰとされたトランジスタＭ１１に並列接続されたトランジスタＭ３３のゲート）に帰還されるように帰還回路７０３aが構成されている。
同様に、増幅回路７０１の他方の出力ＯＵＴ＿Ｐはローパスフィルタ７０２ｂを通して他方の入力ＩＮ＿Ｎ側（自己のゲートが入力端ＩＮ＿ＮとされたトランジスタＭ１２に並列接続されたトランジスタＭ３４のゲート）に帰還されるように帰還回路７０３b構成されている。
【００５９】
また、スイッチ兼抵抗素子７０４ａ、および、７０４ｂには図１のシステムコントローラ１３０からの制御信号によってそのオンオフおよび抵抗値が制御される。即ち、システムコントローラ１３０からの制御信号に応答してスイッチ兼抵抗素子７０４ａおよび７０４ｂのオンオフが制御されて帰還回路７０３aおよび７０３bの断続が切換えられる。
換言すれば、可変抵抗素子７０５ａ、スイッチ兼抵抗素子７０４ａ、および、キャパシタＣによって所謂ＲＣフィルタであるローパスフィルタ７０２ａが構成されると共に、このような態様のローパスフィルタによって本発明の構成要素であるＭＯＳトランジスタ回路７１０ａが構成される。
【００６０】
同様に、可変抵抗素子７０５ｂ、スイッチ兼抵抗素子７０４ｂ、および、キャパシタＣによってローパスフィルタ７０２ｂが構成されると共に、このような態様のローパスフィルタによって本発明の構成要素であるＭＯＳトランジスタ回路７１０ｂが構成される。
図７の回路では、既述のように、ＭＯＳトランジスタ回路７１０ａ（７１０ｂ）における可変抵抗素子７０５ａ（７０５ｂ）とスイッチ兼抵抗素子７０４ａ（７０４ｂ）との直列接続体とキャパシタＣによって所謂ＲＣフィルタであるローパスフィルタ７０２ａ（７０２ｂ）を構成し、可変抵抗素子７０５ａ（７０５ｂ）とスイッチ兼抵抗素子７０４ａ（７０４ｂ）は、双方とも、図１のシステムコントローラ１３０からの制御信号によってそのオンオフおよび抵抗値が制御される。
【００６１】
そして、この場合、可変抵抗素子７０５ａ（７０５ｂ）は相対的に高抵抗であって主として抵抗素子として機能してＲＣフィルタの抵抗素子部を主体的に構成し、一方、スイッチ兼抵抗素子７０４ａ（７０４ｂ）はスイッチとしての機能部を主体的に構成して、スイッチのオンオフ時に生じる上述のチャージインジェクションを打ち消すように作用する。
図７の回路では、可変抵抗素子７０５ａ（７０５ｂ）とスイッチ兼抵抗素子７０４ａ（７０４ｂ）とが格別の制御信号によって独立に調整され得るため、双方の素子のパラメータを独立に扱うことができ、従って、相互の干渉に制約されずに最適な値を容易に設定することが可能である。
【００６２】
また、スイッチ兼抵抗素子７０４ａ（７０４ｂ）を構成するＮＭＯＳとＰＭＯＳの各トランジスタによるチャージインジェクションが打ち消しあうように定数（所謂トランジスタサイズであるゲート幅Ｗとゲート長Ｌとの比W/L）を選択することは望ましい。
例えば、ＷNをＮＭＯＳトランジスタのゲート幅、ＬNをＮＭＯＳトランジスタのゲート長、ＣOXをＮＭＯＳトランジスタの酸化膜容量、ＶGS,NをＮＭＯＳトランジスタのゲート・ソース間電圧、ＶTをＮＭＯＳトランジスタの閾値電圧；ＷPをＰＭＯＳトランジスタのゲート幅、ＬPをＰＭＯＳトランジスタのゲート長、ＣOXをＰＭＯＳトランジスタの酸化膜容量、ＶGS,PをＰＭＯＳトランジスタのゲート・ソース間電圧、ＶTをＰＭＯＳトランジスタの閾値電圧としたとき：
ＷNＬNＣOX（ＶGS,N−ＶT）＝ＷPＬPＣOX（ＶGS,P−ＶT）
とするなどもその一例である。
【００６３】
また、ＮＭＯＳとＰＭＯＳの各トランジスタは常時、相互に逆極性の制御電圧によって制御される。即ち、ＮＭＯＳトランジスタは接地電位の制御信号によってオフし、電源の正極側電位の制御信号によってオンとなり、他方、ＰＭＯＳトランジスタは電源の正極側電位の制御信号によってオフし、接地電位の制御信号によってオンとなる。
図７の増幅回路７０１においても、図３増幅回路３０１と同様に、図１のシステムコントローラ１３０からの信号（ＶＢ）に応答してバイアス電圧の供給のオンオフを制御することによって増幅機能の稼動状態と非動状態とを切換えるバイアス切換回路としてのトランジスタＭ３０を更に有する。
【００６４】
スイッチ兼抵抗素子７０４ａ（７０４ｂ）は、システムコントローラ１３０からの信号（ＶＢ）に応答して、トランジスタＭ３０がオフに切換えられて増幅機能が非稼動状態に転じるタイミングよりも以前のタイミングでオフに転じ且つトランジスタＭ３０がオンに切換えられて増幅機能が稼動状態に転じる時点よりも所定時間遅延したタイミングでオンに転じるように構成されている。これらの動作については図４のタイミングチャートを参照して図３の回路について詳述したところと略同様である。
【００６５】
ＭＯＳトランジスタ回路７１０ａ（７１０ｂ）において、ＮＭＯＳトランジスタＭ１のゲート端子が電源（高電位）に、ＰＭＯＳトランジスタＭ２のゲート端子が接地電位に接続された状態でスイッチ兼抵抗素子７０４ａ（７０４ｂ）がオンする。
一方、ＮＭＯＳトランジスタＭ１のゲート端子が接地電位に、ＰＭＯＳトランジスタＭ２のゲート端子が電源（高電位）に接続された状態でスイッチ７０４ａ（７０４ｂ）がオフする。
【００６６】
ソースドレイン間に流れる電流が無視できるほど小さい場合、容量性素子Ｃの容量により、帰還回路７０３ａ（７０３ｂ）の電圧が保持される。
特に、図７の回路構成では、既述のように、スイッチ兼抵抗素子７０４ａ（７０４ｂ）がスイッチとしてのオンオフ時に生じる上述のチャージインジェクションを打ち消すように作用する。
【００６７】
図７の回路においても、図４を参照して図３の回路について説明したところと同様に、スイッチ兼抵抗素子７０４ａ（７０４ｂ）の開閉とトランジスタＭ３０のオンオフのタイミングを図ることによって、スイッチ両端の電位差を少なくし、立ち上がり時間（セトリングタイム）をより短くすることができる。
また、図７の回路構成を有する増幅器（増幅回路７０１）の稼動と非稼動（オンオフ）の遷移のタイミングに応じてローパスフィルタ７０２ａ（７０２ｂ）の容量性素子（キャパシタ）Ｃに保持される電圧値が変化する様子は、図５を参照して図３の回路について説明したところと、程度は相対的に軽微ではあるが、傾向としては略同様である。
【００６８】
即ち、図５（Ａ）に示されるように、十分に長い時間に亘ってスイッチ兼抵抗素子７０４ａ（７０４ｂ）がオンの状態を維持するとき、換言すれば、図１の送受信装置における送信部１１０と受信部１２０との稼動・非稼動の状態の切換りの頻度が余り高くない状況では、容量性素子（キャパシタ）Ｃに保持される電圧値には累積誤差が残りにくく、装置はＤＣオフセットがキャンセルされた正規の状態で作動する。
【００６９】
しかしながら、図５（Ｂ）に示されるように、比較的短時間でスイッチ兼抵抗素子７０４ａ（７０４ｂ）のオンオフが繰り返されるとき、換言すれば、図１の送受信装置における送信部１１０と受信部１２０との稼動・非稼動の状態の切換りの頻度が高い状況では、容量性素子（キャパシタ）Ｃに保持される電圧値には、図３の回路における程には顕著ではないが、次第に誤差が累積され、装置はＤＣオフセットが十分にキャンセルされ難くなる傾向を呈する。
このような現象に対処するための制御態様も、図６のタイミングチャートを参照して図３の回路について説明したところと同様のものを図７の回路にも適用し得る。
【００７０】
即ち、図５（Ｂ）を参照して既述のように容量性素子（キャパシタ）Ｃに保持される電圧値は徐々にではあるがずれていくため、必要に応じて再キャリブレーションを行う。例えば、キャリブレーション→受信部オン（稼動）→受信部オフ（非稼動）→…→受信部オン→受信部オフ→キャリブレーション→受信部オン…という順序であり、キャリブレーション前後の動作はオンでもオフでも良い。
当然ながら、容量性素子（キャパシタ）Ｃにおける電位の安定的な保持といった点に関しては、構成においては簡素な図３の回路よりも、図７の回路の方が優れている。
図８は、図１の送受信装置における受信部１２０に適用されるベースバンド増幅器としてのＩＦアンプ１２４ａ（１２５ａ）の他の構成例を表す図である。
【００７１】
図８の例では、縦続接続された複数段（図示の例では２段）の増幅器８０１ａ，８０１ｂによって構成され、該複数段の増幅器８０１ａ，８０１ｂのうちの最終段の増幅器８０１ｂの出力を初段の増幅器８０１ａの入力に帰還するように帰還回路８０３が設けられ、帰還回路８０３に、既述のようなローパスフィルタとしての機能部８０２とスイッチとしての機能部８０４を含んで構成されたトランジスタ回路８１０が介挿されている。
図８の態様では、縦続接続された複数段の増幅器８０１ａ，８０１ｂによって高い増幅率が実現され、且つ、帰還回路８０３および該帰還回路８０３に介挿されたトランジスタ回路８１０のスイッチ８０４によって、ＤＣオフセットが適切に除去された良好な特性を得ることができる。
【００７２】
図９は、図１の送受信装置における受信部１２０に適用されるベースバンド増幅器としてのＩＦアンプ１２４ａ（１２５ａ）の更に他の構成例を表す図である。
図９の例では、ローパスフィルタとしての機能部９０２ａとスイッチとしての機能部９０４ａを含んで構成されたトランジスタ回路９１０ａが介挿されている帰還回路９０３ａが設けられている増幅器９０１ａと、同様に、ローパスフィルタとしての機能部９０２ｂとスイッチとしての機能部９０４ｂを含んで構成されたトランジスタ回路９１０ｂが介挿されている帰還回路９０３ｂが設けられている増幅器９０１ｂとの複数段（図示の例では２段）の増幅器の縦続接続によって構成されている。
【００７３】
図９の態様では、各個にトランジスタ回路９１０ａ，９１０ｂのスイッチ９０４ａ，９０４ｂが介挿されている帰還回路９０３ａ，９０３ｂを持ち縦続接続された複数段の増幅器９０１ａ，９０１ｂによって高い増幅率が実現され、且つ、帰還回路９０３ａ，９０３ｂおよび該帰還回路に介挿されたスイッチ機能部９０４ａ，９０４ｂによって、ＤＣオフセットが適切に除去された良好な特性を得ることができる。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施の形態としての無線通信装置を表す図である。
【図２】図１の無線通信装置におけるベースバンド増幅器の機能を表すブロック図である。
【図３】図２のベースバンド増幅器の回路図である。
【図４】の動作を表すタイミングチャートである。
【図５】図３の増幅器の稼動と非稼動の遷移のタイミングに応じて容量性素子に保持される電圧値が変化する様子を表す図である。
【図６】図５（Ｂ）の状況に対処するための制御態様を表すタイミングチャートである。
【図７】図３の回路に改良を加えた回路構成を表す図である。
【図８】図１の送受信装置における受信部に適用されるベースバンド増幅器の他の構成例を表す図である。
【図９】図１の送受信装置における受信部に適用されるベースバンド増幅器の更に他の構成例を表す図である。
【図１０】従来のダイレクトコンバージョン方式の無線通信装置を表すブロック図である。
【図１１】図１０の無線通信装置におけるベースバンド増幅器の構成を表すブロック図である。
【図１２】図１１のベースバンド増幅器の特性を表す図である。
【符号の説明】
【００７５】
１０１…ＰＬＬ  １０２…ローカル発信器  １０３…移相器  １１０…送信部  １１１，１１２…ミキサ  １１３…加算回路  １１４…電力増幅器  １２０…受信部  １２１…ローノイズアンプ  １２２，１２３…ミキサ  １２４，１２４ａ…ＩＦアンプ  １２５，１２５ａ…ＩＦアンプ  １２６，１２７…コンパレータ  １３０…システムコントローラ  １４０…送受信切換え回路  １５１…アンテナ  ２０１…増幅回路  ２０２…ローパスフィルタ  ２０３…帰還回路  ２０４…スイッチ回路  ３０１…増幅回路  ３０２ａ，３０２ｂ…ローパスフィルタ  ３０３ａ，３０３ｂ…帰還回路  ３０４ａ，３０４ｂ…スイッチ  ３１０ａ，３１０ｂ…ＭＯＳトランジスタ回路  ７０１…増幅回路  ７０２ａ，７０２ｂ…ローパスフィルタ  ７０３ａ，７０３ｂ…帰還回路  ７０４ａ，７０４ｂ…スイッチ兼抵抗素子  ７０５ａ，７０５ｂ…可変抵抗素子  ７１０ａ，７１０ｂ…ＭＯＳトランジスタ回路  ８０１ａ，８０１ｂ…増幅器  ８０２…ローパスフィルタ（としての機能部）  ８０３…帰還回路  ８０４…スイッチ（としての機能部）  ８１０…トランジスタ回路  ９０１ａ，９０１ｂ…増幅器  ９０２ａ，９０２ｂ…ローパスフィルタ（としての機能部）  ９０３ａ，９０３ｂ…帰還回路  ９０４ａ，９０４ｂ…スイッチ（としての機能部）  ９１０ａ，９１０ｂ…トランジスタ回路  １１０１…増幅回路  １１０２…ローパスフィルタ  １１０３…帰還回路  Ｃ…容量性素子（キャパシタ）  Ｍ１…ＮＭＯＳトランジスタ  Ｍ２…ＰＭＯＳトランジスタ  Ｍ１１…トランジスタ  Ｍ１２…トランジスタ  Ｍ３０…トランジスタ  Ｍ３１…トランジスタ  Ｍ３２…トランジスタ  Ｒ３１…抵抗  Ｒ３２…抵抗
【図１】
2008109610.tif 000003
【図２】
2008109610.tif 000004
【図３】
2008109610.tif 000005
【図４】
2008109610.tif 000006
【図５】
2008109610.tif 000007
【図６】
2008109610.tif 000008
【図７】
2008109610.tif 000009
【図８】
2008109610.tif 000010
【図９】
2008109610.tif 000011
【図１０】
2008109610.tif 000012
【図１１】
2008109610.tif 000013
【図１２】
2008109610.tif 000014