(57)【要約】【課題】低抵抗のコンタクト構造を安定して形成することができるドライエッチング方法を提供する。【解決手段】層間絶縁膜を、フルオロカーボンガスを含むガスのプラズマにより選択的にエッチングして貫通孔を形成する。次いで、貫通孔が形成された基板に対して、基板にバイアスを印加した状態で酸素ガスのプラズマによるプラズマ処理を行う。さらに、上記酸素プラズマ処理と連続して、貫通孔が形成された基板に対して、上記基板バイアスの印加を停止した状態で、酸素ガスのプラズマによるプラズマ処理を行う。【選択図】図１
2008041856.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された層間絶縁膜に、前記層間絶縁膜よりも下層に形成された導電体と、前記層間絶縁膜よりも上層に形成される導電体とを電気的に接続するための貫通孔を形成するドライエッチング方法であって、
前記層間絶縁膜を、フルオロカーボンガスを含むガスのプラズマにより選択的にエッチングし、貫通孔を形成する工程と、
前記貫通孔が形成された基板に対して、前記基板にバイアスを印加した状態で、酸素ガスのプラズマによるプラズマ処理を行う工程と、
前記プラズマ処理と連続して、前記貫通孔が形成された基板に対して、前記基板へのバイアスの印加を停止した状態で、酸素ガスのプラズマによるプラズマ処理を行う工程と、
を有することを特徴とするドライエッチング方法。
【請求項２】
前記バイアス印加状態での酸素プラズマ処理時間が、予め取得した当該酸素プラズマ処理時間と前記コンタクト抵抗値との関係に基づいて、前記貫通孔に形成されるコンタクト構造のコンタクト抵抗値が所定の範囲内になる条件に設定される請求項１記載のドライエッチング方法。
【請求項３】
前記層間絶縁膜の下層に形成された導電体がシリコン基板表面の不純物領域である請求項１記載のドライエッチング方法。
【請求項４】
前記バイアス印加状態での酸素プラズマ処理時間が、１０秒から３０秒の範囲内である請求項３記載のドライエッチング方法。
【請求項５】
前記層間絶縁膜の下層に形成された導電体が金属シリサイドである請求項１記載のドライエッチング方法。
【請求項６】
前記バイアス印加状態での酸素プラズマ処理時間が、５秒から２０秒の範囲内である請求項５記載のドライエッチング方法。
【請求項７】
高周波電力により前記基板バイアスが印加され、当該基板バイアス高周波電力が２００Ｗから４００Ｗの範囲内であり、かつ前記酸素プラズマを生成するソース高周波電力に対する前記基板バイアス高周波電力の割合が１８％以下である請求項１、３または５のいずれか１項に記載のドライエッチング方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドライエッチング方法に関し、特にコンタクト抵抗の安定化を図るためのドライエッチング方法の改良に関する。
【背景技術】
【０００２】
半導体デバイスの製造において、プラズマを用いてドライエッチングを行うプラズマ加工は、高集積化された半導体デバイス内の要素を加工するために欠かせない技術である。この種のプラズマ加工は、絶縁膜に、例えば、トランジスタのソース・ドレイン領域等の活性領域と上層配線とを電気的に接続するためのコンタクトホールや、配線間を接続するためのバイヤホール等の貫通孔を形成する工程で使用されている。
【０００３】
このような絶縁膜のドライエッチングでは、反応室内に生成されたプラズマ中のイオンを、上面にレジストマスクが形成された絶縁膜に入射させる。このとき、イオンの衝突によって下方へのエッチングが進行するとともに、当該エッチング反応等によって発生した生成物がエッチング部の側壁に堆積する。これにより、側方へのエッチングを抑制した異方性エッチングが可能となり、微細な径を有するコンタクトホールやバイヤホールを形成することができる。
【０００４】
ところで、近年、半導体デバイスの縮小化の要求に応じて上層配線の線幅やコンタクトホール径はますます小さくなっている。これに対し、層間絶縁膜の膜厚は、配線間の電気的な干渉を抑制する等の見地からほとんど変化していない。したがって、コンタクトホールやバイヤホールの形成を例にとれば、ホール径に対する層間絶縁膜の厚さの比（アスペクト比）が、ますます大きくなってきている。また、ホール径の縮小にともない、微細な開口を有するレジストマスクを形成するため、レジスト膜厚も薄膜化されている。このような技術トレンドの中、ドライエッチングには、エッチング領域である絶縁膜と非エッチング領域であるレジストマスクとのエッチング選択比の向上、および絶縁膜とエッチング領域の底部に露出したシリコン基板や金属シリサイドとのエッチング選択比の向上が要求されている。
【０００５】
図１２は、従来のコンタクトホールの形成過程を示す工程断面図である。ここでは、図１２（ａ）に示すように、シリコン基板１上に層間絶縁膜として形成された酸化膜２に、フルオロカーボンガスを用いたドライエッチングによりコンタクトホールを形成する事例について説明する。
【０００６】
まず、図１２（ａ）に示すように、酸化膜２上にコンタクトホール形成位置に開口を有するレジストパターン３がフォトリソグラフィにより形成される。図示を省略しているが、コンタクトホール形成位置に対応するシリコン基板１の表面にはトランジスタのソース領域またはドレイン領域を構成する不純物領域が形成されている。
【０００７】
次に、図１２（ｂ）に示すように、レジストパターン３をエッチングマスクとして酸化膜２に対してドライエッチングが行われる。当該ドライエッチングには、例えば、プラズマ生成制御用ソース高周波電力と、入射イオンエネルギー制御用バイアス高周波電力とが独立に制御可能な誘導結合型プラズマエッチング装置が使用される。ここでは、Ｃ2Ｆ6ガスを主ガスとしたエッチングガスを用いている。また、エッチング条件は、ソース高周波電力が２７００Ｗ、バイアス高周波電力が１３００Ｗ、エッチング時間が１２０秒である。
【０００８】
ドライエッチングの過程では、反応生成物として、炭素、フッ素、シリコンを主成分とするポリマー５が発生する。ここで、ポリマー５に含まれるシリコンは、ドライエッチング装置の反応室内のステージ周辺に設置されているシリコンリングや、エッチング対象であるシリコン酸化膜２がその発生源である。ポリマー５は、エッチング中のコンタクトホール４の表面およびレジストパターン３上に堆積する。そして、エッチング完了時には、図１２（ｂ）に示すように、ポリマー５は、コンタクトホール４底部のシリコン基板１上およびレジストパターン３上に堆積している。このように、酸素原子を含んでいないシリコン基板１およびレジストパターン３をポリマー５が被覆した結果、フルオロカーボンガスを用いたドライエッチングにおいて酸素原子を含む酸化膜２に対する高いエッチング選択比が達成される。一方で、ポリマー５は絶縁物であるため、所望のコンタクト抵抗値を得るためにはコンタクトホール４底部のポリマー５を完全に除去する必要がある。
【０００９】
続いて、図１２（ｃ）に示すように、反応室内に生成された酸素プラズマにより、ポリマー５が除去される。当該酸素プラズマ処理の過程でレジストパターン３も除去される。当該酸素プラズマ処理の条件は、ソース高周波電力が２２００Ｗ、バイアス高周波電力が５００Ｗ、処理時間６０秒である。ポリマー５を安定して除去するには、バイアス高周波電力を高くする、あるいは処理時間を長くすることが有効である。しかしながら、この場合、ポリマー５の除去と同時にコンタクトホール４底部のシリコン基板１（不純物領域）が過剰にエッチングされてしまう。近年の微細化された半導体デバイスでは、シリコン基板１表面の不純物領域の接合深さが浅いため、シリコン基板の過剰なエッチングが発生するとコンタクト抵抗が著しく高くなるという問題が生じる。このようなシリコン基板１の過剰なエッチングは、酸素プラズマ処理の過程でポリマー５から酸素プラズマ中に解離したフッ素がコンタクトホール４底部に露出したシリコン基板１と反応することにより生じると考えられている。
【００１０】
その対策として、後掲の特許文献１には、シリコン基板の過剰なエッチングを生じることなくコンタクトホール底部に堆積したポリマーを除去する手法が提案されている。すなわち、特許文献１に開示された技術では、ポリマーの除去を、フッ素除去処理工程と酸素プラズマ処理工程とにより実施している。フッ素除去処理工程では、基板バイアスを印加しない状態で反応室内に酸素プラズマを生成しポリマーからフッ素を解離させ、反応室からフッ素を除去する。そして、酸素プラズマ工程では、基板バイアスを印加した状態で反応室内に酸素プラズマを生成し、基板上に残存するポリマーを除去している。当該技術によれば、フッ素除去処理工程において、反応室内のフッ素が除去されているため、酸素プラズマ処理時間を長くした場合であっても、シリコン基板に対する過剰なエッチングが発生しないとされている。
【特許文献１】特開平１１−１４５１１１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１に記載された技術では、シリコン基板１の過剰なエッチングを防止することはできるが、ポリマー５に含まれるシリコンを除去することができない。これは、特許文献１に記載された技術が、ポリマー５に含まれるフッ素を完全に除去した後に、基板バイアスの印加を行っていることに起因する。ポリマー５中のシリコンは、ポリマー５から解離したフッ素との反応によりＳｉＦ4となることにより除去される。また、フッ素とシリコンとの反応が進行するためには、イオンアシスト反応が必要である。そのため、基板バイアスを印加しない状態では基板へのイオンの入射がないため、反応室内にフッ素が存在していても、フッ素とポリマー５中のシリコンとの反応は進行しない。また、ポリマー５に含まれているフッ素が完全に除去された後では、基板バイアスが印加されていても、ポリマー５中のシリコンとフッ素との反応は発生しない。したがって、シリコンを含むポリマー５が残存するのである。
【００１２】
シリコンを含むポリマー５が残留していると、以降の工程で一般的に用いられている酸素プラズマアッシング、硫過水（硫酸と過酸化水素水の混合液）洗浄では、ポリマー５を完全に除去することはできない。その結果、ＣＶＤ法で形成したタングステン膜等のコンタクトホール４を埋め込むための導電膜に膜剥がれが発生することがある。このような膜剥がれが発生すると、コンタクト抵抗が増大し、半導体デバイスの製造歩留まり低下等の異常を生じる恐れがある。
【００１３】
その対策として、バイアス高周波電力を印加した状態での酸素プラズマ処理の処理時間を長くし、スパッタリング力によりシリコンを含むポリマー５を除去することが考えられる。しかしながら、当該手法では、シリコン基板１の過剰なエッチングが生じ、コンタクト抵抗が高抵抗になることが考えられる。また、当該手法では、レジストが除去された後も酸素プラズマ処理が続行されることになる。そのため、酸素プラズマのスパッタリング力により、コンタクトホール４の上端の開口径が広がる等のコンタクトホールの形状変形が生じる。その結果、配線間ショート等による製造歩留まりの低下を引き起こす可能性がある。
【００１４】
本発明は、上記従来の事情を鑑みて提案されたものであって、低抵抗のコンタクト構造を再現性良く安定して形成することができるドライエッチング方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決するために、本発明は以下の手段を採用している。まず、本発明は、基板上に形成された層間絶縁膜に、当該層間絶縁膜よりも下層に形成された導電体膜と、層間絶縁膜よりも上層に形成される導電体とを電気的に接続するための貫通孔を形成するドライエッチング方法を前提としている。そして、本発明に係るドライエッチング方法は、上記層間絶縁膜を、フルオロカーボンガスを含むガスのプラズマにより選択的にエッチングして貫通孔を形成する。次いで、上記貫通孔が形成された基板に対して、上記基板にバイアスを印加した状態で酸素ガスのプラズマによるプラズマ処理を行う。さらに、上記酸素プラズマ処理に継続して、上記貫通孔が形成された基板に対して、上記基板バイアスの印加を停止した状態で酸素ガスのプラズマによるプラズマ処理を行う。
【００１６】
本構成によれば、下層導電体に対する過剰なエッチングを防止できるとともに、再現性の良いポリマー除去を実現することができる。その結果、低コンタクト抵抗のコンタクト構造を安定して形成することができ、半導体デバイスの歩留まり低下を抑制することができる。
【００１７】
上記構成において、基板バイアス印加状態での酸素プラズマ処理時間は、上記貫通孔に形成されるコンタクト構造のコンタクト抵抗値が所定の範囲内になる条件に設定することができる。すなわち、下層導電体のエッチング量を最小限に抑制しつつ、基板上に残存するポリマーを除去可能な条件に設定される。下層導電体は、金属シリサイドであってもよい。
【００１８】
また、高周波電力により上記基板バイアスが印加される場合、バイアス高周波電力は２００Ｗから４００Ｗの範囲内、かつソース高周波電力に対して１８％以下であることが好ましい。
【発明の効果】
【００１９】
本発明によれば、下層導電体のエッチングを抑制しつつ、再現性の良いポリマー除去を実現することができる。その結果、コンタクト抵抗値の安定化が図れるとともに、半導体デバイスの歩留まり低下を防止できるという優れた効果を奏することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。以下の実施形態では、シリコン基板面に形成された導電体層へのコンタクト構造を形成するドライエッチング方法として本発明を具体化している。
【００２１】
（第１の実施形態）
図１は本発明の第１の実施形態におけるコンタクトホール形成過程を示す工程断面図である。ここでは、図１（ａ）に示すように、シリコン基板１上に層間絶縁膜として膜厚が１２００ｎｍのシリコン酸化膜２が形成されている。シリコン酸化膜２上には、コンタクトホール形成位置に開口を有するレジストパターン３が公知のリソグラフィ技術により形成される。なお、図示を省略しているが、コンタクトホール形成位置に対応するシリコン基板１の表面には、トランジスタのソース領域またはドレイン領域を構成する不純物領域が形成されている。
【００２２】
次いで、図１（ｂ）に示すように、レジストパターン３をエッチングマスクとしてシリコン酸化膜２に対してドライエッチングが行われる。当該ドライエッチングは、例えば、誘導結合型プラズマエッチング装置を使用することができる。
【００２３】
当該エッチング装置１０は、図２に示すように、鉛直軸心を有する円筒状の反応室１１を備えている。反応室１１の側壁の上部外面には誘導コイル１２が配置されている。シリコン基板１は反応室１１の下部に設けられたステージ１３上に載置される。プラズマ生成制御用の高周波電源１４が誘導コイル１２に接続されており、入射イオンエネルギー制御用の高周波電源１５がステージ１３に接続されている。プロセスガスは反応室１１上部に接続されたガス供給管１６から反応室１１内に導入される。また、反応室１１内は、反応室１１の底部に接続されたガス排出管１７を通じてガスを排気することにより、所定圧力に維持される。
【００２４】
反応室１１内に所定のプロセスガスが導入された状態で、高周波電源１４が誘導コイル１２に所定のソース高周波電力を印加すると、反応室１１内にプロセスガスのプラズマが生成される。また、高周波電源１５がステージ１３に所定のバイアス高周波電力を印加すると基板バイアスが印加される。シリコン酸化膜２のエッチングを行う場合、エッチングガスとしてフルオロカーボンガスを使用することができる。ここでは、Ｃ2Ｆ6を主ガスするエッチングガスをエッチング装置１０の反応室１１に導入している。また、エッチング条件は、ソース高周波電力が２７００Ｗ、バイアス高周波電力が１３００Ｗ、エッチング時間が１２０秒である。
【００２５】
ドライエッチングの過程では、上述したように、反応生成物として、炭素、フッ素、シリコンを主成分とするポリマー５が発生する。ポリマー５は、ドライエッチング中のコンタクトホール４の表面およびレジストパターン３上に堆積する。これにより、異方性エッチングが達成される。また、エッチング完了時には、ポリマー５は、図１（ｂ）に示すように、コンタクトホール４底部のシリコン基板１上、およびレジストパターン３上に堆積している。
【００２６】
続いて、反応室１１内に酸素ガスが導入され、コンタクトホール４が形成されたシリコン基板１に対して酸素プラズマ処理が行われる。本実施形態では、まず、ソース高周波電力が２２００Ｗ、バイアス高周波電力が２５０Ｗの条件で２０秒の酸素プラズマ処理を行い、その後に、ソース高周波電力が２２００Ｗ、バイアス高周波電力０Ｗの条件で４０秒の酸素プラズマ処理を行っている。これにより、ポリマー５およびレジストパターン３が除去される。
【００２７】
本実施形態によれば、バイアス高周波電力を印加した状態で酸素プラズマ処理を６０秒間継続する従来法に比べて、コンタクトホール４底部に露出したシリコン基板１（不純物領域）のエッチング量を小さくすることができる。例えば、従来法では、シリコン基板１が５０ｎｍ程度エッチングされるのに対し、本実施形態では、シリコン基板１のエッチング量を１５ｎｍ程度に抑制することができる。本事例の場合、不純物領域の接合深さが１００ｎｍ程度であるが、不純物領域が５５ｎｍ程度以上エッチングされるとコンタクト抵抗が急激に上昇する。したがって、本実施形態によれば、低コンタクト抵抗のコンタクト構造を安定して形成することができる。また、本実施形態では、バイアス高周波電力の印加を停止した状態での酸素プラズマ処理において、反応室１１内に配置された部材に堆積したポリマー５も完全に除去される。そのため、複数枚のシリコン基板を連続で処理する場合にも、各シリコン基板に対して同一条件での処理が可能であり、低抵抗のコンタクト構造を再現性よく形成することができる。
【００２８】
以下、本実施形態における酸素プラズマ処理の処理条件について詳細に説明する。図３は、反応室１１内に酸素のみを導入してシリコン基板１に対してプラズマ処理を行った場合のプラズマ中の発光強度比を示す図である。図３において、横軸は処理時間に対応し、縦軸は発光強度比に対応する。ここで、図３（ａ）は、従来の処理条件（ソース高周波電力２２００Ｗ、バイアス高周波電力５００Ｗ、処理時間６０秒）で処理した場合の発光強度比を示している。図３（ｂ）は、本実施形態の処理条件（ソース高周波電力２２００Ｗ、バイアス高周波電力２５０Ｗ、処理時間２０秒、およびソース高周波電力２２００Ｗ、バイアス高周波電力０Ｗ、処理時間４０秒）で処理した場合の発光強度比を示している。
【００２９】
当該酸素プラズマ処理では、反応室１１に酸素ガスのみを導入しているが、図３（ａ）および図３（ｂ）に示すように、いずれの場合であってもプラズマ中に、Ｃ2（波長５２０ｎｍ）と、Ｆ（波長６８４ｎｍ）の発光が観測されている。これは、フルオロカーボンガスを用いてシリコン酸化膜２のドライエッチングを行った際に、反応室１１内に配置された部材や、シリコン基板１上に堆積したポリマー５が酸素と反応しているためである。すなわち、上述のようにポリマー５の主成分である炭素、フッ素、シリコンが酸素と反応し、Ｃ2、Ｆ、ＣＯx、ＣＦx、ＳｉＦx等が生成されるためである。
【００３０】
図３（ａ）に示すように、従来法では、約４０秒までＣ2とＦの発光が観測され、それ以降はＣ2とＦが観測されない。この結果より、従来法では、酸素プラズマ処理が行われる６０秒の間に反応室１１内のフッ素がなくなり、反応室１１内のフッ素がなくなった以降もバイアス高周波電力が印加されていることが理解できる。この場合、ポリマー５を除去することは可能であるが、反応室１１内のフッ素がなくなるまでの間、継続してバイアス高周波電力が印加されている。このため、ポリマー５が除去される過程でポリマー５から発生したフッ素がコンタクトホール４底部に露出したシリコン基板１に入射し、シリコン基板１がエッチングされる。このため、シリコン基板１の表面に形成されている不純物領域が過剰にエッチングされてしまう。
【００３１】
これに対し、図３（ｂ）では、約５０秒までＣ2とＦの発光が観測され、それ以降はＣ2とＦの発光が観測されない。この結果より、本実施形態では、反応室１１内にフッ素が存在する状態で２０秒の間、バイアス高周波電力が印加され、バイアス高周波電力が印加されていない４０秒の間に反応室１１内のフッ素がなくなっていることが理解できる。すなわち、本実施形態では、ポリマー５から発生したフッ素がシリコン基板１をエッチングする時間が２０秒に抑制されている。これにより、シリコン基板１の過剰なエッチングが抑制される。
【００３２】
下記の表１は、バイアス高周波電力の印加時間を、それぞれ０、５、１０、２０、３０、４０秒とした場合のシリコン基板１上のポリマー残り有無を示す表である。ここでは、基板バイアスを印加した状態での酸素プラズマ処理時間と基板バイアスを印加しない状態での酸素プラズマ処理時間との合計時間を、上記従来のプラズマ処理時間と同様の６０秒に固定している。
【００３３】
【表１】
2008041856.tif 000003
【００３４】
表１に示すように、バイアス高周波電力の印加時間がゼロの場合、シリコン基板１上にポリマー５が残存する。これは、上述したように、シリコンとフッ素との反応が進行するためにはイオンアシスト反応が必要であるため、バイアス高周波電力を印加しなければシリコンを除去することはできないことに起因する。すなわち、基板にバイアス高周波電力を全く印加しない状態では、ポリマー５を構成する炭素およびフッ素は酸素と反応して除去されるが、ポリマー５中のシリコンが残留するのである。これに対し、バイアス高周波電力の印加時間が５秒以上であれば、シリコン基板１上のポリマー５が除去できることが理解できる。したがって、反応室１１内にフッ素が存在する状態で５秒以上のバイアス高周波電力を印加することによりポリマー５を安定的して除去することができることが理解できる。
【００３５】
また、図４は、シリコン基板のエッチング量とバイアス高周波電力の印加時間との関係を示す図である。図４において、横軸はバイアス高周波電力の印加時間に対応し、縦軸はシリコン基板（不純物領域）のエッチング量に対応している。なお、図４においても、表１と同様に、基板バイアスを印加した状態での酸素プラズマ処理時間と基板バイアスを印加しない状態での酸素プラズマ処理時間との合計時間を６０秒に固定している。なお、図４では、ソース高周波電力を２２００Ｗとし、バイアス高周波電力を２５０Ｗとしている。
【００３６】
図４から、バイアス高周波電力印加時間の増大にともなって、シリコン基板１のエッチング量は増大する傾向にあることが理解できる。また、バイアス高周波電力印加時間が、１０秒から５０秒の間はシリコン基板のエッチング量は一定の割合で増大しているが、５０秒から６０秒の間ではエッチング量がほとんど変化しないことが理解できる。これは、反応室１１内にフッ素が存在している状態では、バイアス高周波電力の印加時間の増大に応じてシリコン基板のエッチング量が増大し、反応室１１内にフッ素が存在しない状態ではシリコン基板のエッチングがほとんど進行しないことを示している（図３（ｂ）参照）。したがって、シリコン基板のエッチング量を低減するには、バイアス高周波電力の印加時間をできるだけ短く設定することが効果的であることがわかる。
【００３７】
さらに、図５は、コンタクト抵抗値と、バイアス高周波電力の印加時間との関係を示す図である。図５において、横軸はバイアス高周波電力印加時間に対応し、縦軸は形成されたコンタクトホールに導電体を充填したときに得られたコンタクト抵抗値に対応する。なお、図５においても、表１と同様に、基板バイアスを印加した状態での酸素プラズマ処理時間と基板バイアスを印加しない状態での酸素プラズマ処理時間との合計時間を６０秒に固定している。また、ソース高周波電力は２２００Ｗであり、バイアス高周波電力は２５０Ｗである。なお、シリコン基板表面に形成された不純物領域の導電型はＰ型である。
【００３８】
図５から、コンタクト抵抗値は、バイアス高周波電力印加時間が２０秒までの間で減少し、２０秒から５０秒までの間で増大し、さらに、５０秒から６０秒までの間ではほぼ変化しないことが理解できる。これより、処理時間が２０秒までの間で、コンタクトホール４底部に残存しているポリマー５が徐々に除去され、処理時間が２０秒程度のときにポリマー５が完全に除去されていると考えられる。その後のコンタクト抵抗値の増大は、ポリマー５が除去された後、反応室１１内に残存しているフッ素によりシリコン基板１がエッチングされていることに起因していると考えられる。したがって、低コンタクト抵抗を実現するには、バイアス高周波電力の印加時間を上述した２０秒程度にすれば良いことが理解できる。
【００３９】
なお、基板バイアス印加時間は、１０秒から３０秒の範囲であることが特に好ましい。これは、基板バイアス時間が１０秒未満であると、ポリマー残りが発生しやすくなるためであり、３０秒を超えると、コンタクト抵抗が上昇するためである。つまり、基板バイアス印加時間を１０秒から３０秒の範囲内に設定することで、ポリマー残りがなく、低コンタクト抵抗なコンタクト構造をより安定して形成することができる。
【００４０】
以上説明したように、本実施形態では、ポリマーに含まれるシリコンが、反応室内にフッ素が存在する状態での基板バイアスを印加した酸素プラズマ処理により除去される。このため、基板バイアスの印加時間を、貫通孔内に堆積したポリマーを除去可能なできるだけ短い時間に設定することで、シリコン基板のエッチング量を抑制することができる。
【００４１】
また、基板バイアスを印加した状態で除去しきれなかった、シリコン基板上のポリマーおよび反応室内の部材に堆積したポリマーは、その後の基板バイアスを印加しない酸素プラズマ処理において完全に除去される。このとき、基板バイアスは印加されていないため、長時間にわたって処理を実施した場合であっても、シリコン基板はほとんどエッチングされない。その結果、低コンタクト抵抗のコンタクト構造を再現性良く形成することができ、コンタクト不良等による半導体デバイスの歩留まり低下を防止することができる。
【００４２】
（第２の実施形態）
上記第１の実施形態では、コンタクトホール形成位置に対応するシリコン基板の表面に不純物領域が形成された事例について説明した。しかしながら、コンタクト構造が形成される不純物領域の表面には、コンタクト抵抗低減のため金属シリサイドが形成されていることが多い。そこで、本実施形態では、コンタクトホール形成位置に対応する半導体基板の表面にチタンシリサイドが形成されている事例について説明する。
【００４３】
図６は、本発明の第２の実施形態におけるコンタクトホール形成過程を示す工程断面図である。ここでは、図６（ａ）に示すように、表面に５０ｎｍ程度のチタンシリサイド層６が形成されたシリコン基板１上に層間絶縁膜として膜厚が１０００ｎｍのシリコン酸化膜２が形成されている。シリコン酸化膜２上には、コンタクトホール形成位置に開口を有するレジストパターン３が公知のリソグラフィ技術により形成される。
【００４４】
次いで、図６（ｂ）に示すように、レジストパターン３をエッチングマスクとしてシリコン酸化膜２に対してドライエッチングが行われる。当該ドライエッチングには、第１の実施形態と同様に、図２に示した誘導結合型プラズマエッチング装置を使用することができる。当該ドライエッチングでは、エッチングガスとしてＣ2Ｆ6を主ガスするエッチングガスをエッチング装置１０の反応室１１に導入している。また、エッチング条件は、ソース高周波電力が２７００Ｗ、バイアス高周波電力が１３００Ｗ、エッチング時間が１００秒である。
【００４５】
ドライエッチングの過程では、反応生成物として、炭素、フッ素、シリコンを主成分とするポリマー５が発生する。ポリマー５は、ドライエッチング中のコンタクトホール４の表面およびレジストパターン３上に堆積する。また、エッチング完了時には、図６（ｂ）に示すように、ポリマー５は、コンタクトホール４底部のシリコン基板１上、およびレジストパターン３上に堆積している。
【００４６】
続いて、反応室１１内に酸素ガスが導入され、コンタクトホール４が形成されたシリコン基板１に対して酸素プラズマ処理が行われる。従来の酸素プラズマ処理は、チタンシリサイド６のエッチングを抑制し、かつコンタクトホール４の上部開口径の拡大を防止するため、基板バイアスを印加しない状態で行われていた。その処理条件は、例えば、ソース高周波電力２２００Ｗ、バイアス高周波電力０Ｗ、処理時間９０秒である。しかしながら、このような処理条件では、図６（ｃ）に示すように、コンタクトホール４の内部およびシリコン酸化膜２上にポリマー５が残留してしまう。そこで、本実施形態では、まず、ソース高周波電力が２２００Ｗ、バイアス高周波電力が２５０Ｗの条件で１０秒のエッチングを行い、その後に、ソース高周波電力が２２００Ｗ、バイアス高周波電力０Ｗの条件で８０秒のエッチングを行っている。これにより、チタンシリサイド６のエッチングを抑制し、かつコンタクトホール４の上部開口径の拡大を防止した状態でポリマー５を除去することができる。なお、当該酸素プラズマ処理により、レジストパターン３は除去される。
【００４７】
本実施形態によれば、ポリマー５がシリコン原子を含む場合であっても、ポリマー５を完全に除去することができるとともに、チタンシリサイド層６のエッチング量およびコンタクトホール４の仕上がり寸法も所望の値にすることができる。
【００４８】
以下、本実施形態における酸素プラズマ処理の条件について詳細に説明する。下記の表２は、バイアス高周波電力印加時間を、それぞれ０、５、１０、１５、２０秒とした場合のシリコン基板１上のポリマー残りの有無を示す表である。ここでは、基板バイアスを印加した状態での酸素プラズマ処理時間と基板バイアスを印加しない状態での酸素プラズマ処理時間との合計時間を、従来例と同一の９０秒に固定している。
【００４９】
【表２】
2008041856.tif 000004
【００５０】
表２に示すように、バイアス高周波電力の印加時間がゼロの場合、第１の実施形態で説明したように、ポリマー５中のシリコンを除去することができず、シリコン基板１上にポリマー５が残存する。これに対し、バイアス高周波電力の印加時間が５秒以上であれば、シリコン基板１上のポリマー５が除去できる。したがって、反応室１１内にフッ素が存在する状態で５秒以上のバイアス高周波電力を印加することによりポリマー５を安定的して除去することができる。
【００５１】
また、図７は、チタンシリサイド６のエッチング量とバイアス高周波電力の印加時間との関係を示す図である。図７において、横軸はバイアス高周波電力の印加時間に対応し、縦軸はチタンシリサイドのエッチング量に対応している。なお、表２と同様に、基板バイアスを印加した状態での酸素プラズマ処理時間と基板バイアスを印加しない状態での酸素プラズマ処理時間との合計時間を９０秒に固定している。また、図７では、ソース高周波電力は２２００Ｗであり、バイアス高周波電力は２５０Ｗである。
【００５２】
図７より、バイアス高周波電力の印加時間の増大にともなって、チタンシリサイド６のエッチング量も増大する傾向にあることが理解できる。また、バイアス高周波電力の印加時間が、６０秒までの間はチタンシリサイドのエッチング量は一定の割合で増大しているが、６０秒から８０秒の間ではエッチング量がほとんど変化しない。これは、反応室１１内にフッ素が存在している状態では、バイアス高周波電力の印加時間の増大に応じてチタンシリサイドのエッチング量が増大し、反応室１１内にフッ素が存在しない状態ではチタンシリサイドのエッチングがほとんど進行しないことを示していると考えられる。
【００５３】
図８は、上述の酸素プラズマ処理条件（ソース高周波電力２２００Ｗ、バイアス高周波電力２５０Ｗ、処理時間１０秒、およびソース高周波電力２２００Ｗ、バイアス高周波電力０Ｗ、処理時間８０秒）で酸素プラズマ処理を行ったときのプラズマ中の発光強度比を示す図である。図８において、横軸は処理時間に対応し、縦軸は発光強度比に対応している。図８に示すように、約６０秒までＣ2とＦの発光が観測され、約６０秒から９０秒までの間ではＣ2とＦは観測されない。すなわち、基板バイアスを印加している１０秒間は反応室１１内にフッ素が存在しており、バイアス高周波電力の印加を行っていない８０秒の間（酸素プラズマ処理開始から約６０秒）で反応室１１内のフッ素がなくなっている。
【００５４】
以上のことから、チタンシリサイド６のエッチング量を低減するには、バイアス高周波電力の印加時間をできるだけ短く設定することが効果的であることがわかる。ここで、チタンシリサイドのエッチング量の規格が、例えば２０ｎｍ以下であるとすると、図７より、バイアス高周波電力の印加時間が２０秒以下であれば規格の範囲内になる。なお、上述のバイアス高周波電力の印加時間が１０秒である事例は、当該規格を満足する条件である。
【００５５】
さらに、図９はコンタクトホールの仕上がり寸法（処理後寸法）とバイアス高周波電力の印加時間との関係を示す図である。ここでは、処理後寸法として、コンタクトホール４上端の開口径（設計開口径２７０ｎｍ）を計測している。図９において、横軸はバイアス高周波電力の印加時間に対応し、縦軸はコンタクトホールの処理後寸法に対応する。なお、図９では、表２と同様に、基板バイアスを印加した状態での酸素プラズマ処理時間と基板バイアスを印加しない状態での酸素プラズマ処理時間との合計時間を９０秒に固定している。
【００５６】
図９より、バイアス高周波電力の印加時間の増大にともなって、コンタクトホール４の処理後寸法も増大する傾向であることが理解できる。また、コンタクトホール４の処理後寸法は、バイアス高周波電力の印加時間が６０秒までの間は一定の割合で増大するが、６０秒から８０秒の間ではほとんど変化しない。これは、反応室１１内にフッ素が存在している状態では、バイアス高周波電力の印加時間の増大に応じてコンタクトホール４の処理後後寸法が増大し、反応室１１内にフッ素が存在しない状態ではコンタクトホール４の処理後寸法がほとんど変化しないを示している（図８参照）。ここで、コンタクトホールの処理後寸法の規格が、例えば３００ｎｍ以下であるとすると、図９より、バイアス高周波電力の印加時間が３０秒以下である場合は規格の範囲内になる。また、チタンシリサイドのエッチング量の規格（２０ｎｍ以下）とコンタクトホールの処理後寸法の規格とを、ともに満足するバイアス高周波電力の印加時間は２０秒以下となる。
【００５７】
なお、バイアス高周波電力の印加時間は、５秒から２０秒であることが特に好ましい。これは、５秒未満であるとポリマーが残存する可能性があるためであり、２０秒を超えるとコンタクトホールの処理後寸法が大きくなり規格外れが発生する傾向であるためである。
【００５８】
以上説明したように、本実施形態では、ポリマーに含まれるシリコンが、反応室内にフッ素が存在する状態での基板バイアスを印加した酸素プラズマ処理により除去される。このため、基板バイアスの印加時間を、貫通孔内に堆積したポリマーを除去可能なできるだけ短い時間に設定することで、チタンシリサイドのエッチング量を抑制することができる。
【００５９】
また、基板バイアスを印加した状態で除去しきれなかった、シリコン基板上のポリマーおよび反応室内の部材に堆積したポリマーは、その後の基板バイアスを印加しない酸素プラズマ処理において完全に除去される。このとき、基板バイアスは印加されていないため、長時間にわたって処理を実施した場合であっても、チタンシリサイドほとんどエッチングされない。また、コンタクトホールの上部側壁はその結果、低コンタクト抵抗のコンタクト構造を再現性良く形成することができる。また、コンタクトホールの側壁も、基板バイアスを印加しない酸素プラズマ処理を長時間にわたって実施しても、ほとんどエッチングされない。このため、配線間ショート等による製造歩留まりの低下を防止することができる。
【００６０】
（第３の実施形態）
上記第１および第２の実施形態では、基板に印加するバイアス高周波電力を２５０Ｗに固定していたが、バイアス高周波電力の大きさは当然のことながら、２５０Ｗに限定されるものではない。そこで、本実施形態では、本発明の酸素プラズマ処理における基板バイアスの条件について説明する。下記の表３は、バイアス高周波電力を、それぞれ１００、１５０、２００、２５０、３００、３５０、４００、５００、６００Ｗとした場合のシリコン基板１上のポリマー残り有無を示す表である。なお、ここでは、ソース高周波電力は２２００Ｗに固定し、第１の実施形態で説明したシリコン基板に対して処理を行っている。また、ここでは、基板バイアスを印加した状態での酸素プラズマ処理の処理時間を２０秒とし、基板バイアスを印加しない状態での酸素プラズマ処理の処理時間を４０秒としている。
【００６１】
【表３】
2008041856.tif 000005
【００６２】
表３に示すように、バイアス高周波電力の値が１５０Ｗ以下である場合、ポリマー５が残存するが、２００Ｗ以上である場合にはポリマー５を除去することができる。ここで、バイアス高周波電力をソース高周波電力に対する割合で表すと、バイアス高周波電力がソース高周波電力の約７％未満であるときポリマー５が残留し、約９％以上であるときポリマー５を除去することができる。
【００６３】
また、図１０は、シリコン基板のエッチング量とバイアス高周波電力との関係を示す図である。図１０において、横軸は基板バイアス高周波電力に対応し、縦軸はシリコン基板のエッチング量に対応している。なお、表３と同様に、ソース高周波電力は２２００Ｗである。図１０より、バイアス高周波電力の増大にともなって、シリコン基板のエッチング量は増大する傾向にあることが理解できる。
【００６４】
また、図１１は、コンタクト抵抗値とバイアス高周波電力との関係を示す図である。図１１において、横軸は基板バイアス高周波電力に対応し、縦軸はコンタクト抵抗値に対応している。なお、表３と同様に、ソース高周波電力は２２００Ｗである。図１１より、バイアス高周波電力が２００Ｗから３００Ｗまでの範囲内ではコンタクト抵抗値は同等であるが、３５０Ｗ以上ではコンタクト抵抗値が増大する傾向であることが理解できる。ここで、コンタクト抵抗値の規格が、例えば３２５Ω以下であるとすると、バイアス高周波電力が４００Ｗ以下のときは規格の範囲内であるが、４５０Ｗ以上では規格外となる。これを、ソース高周波電力に対するバイアス高周波電力の割合で表現すると、バイアス高周波電力がソース高周波電力の約１８％以下であるときはコンタクト抵抗値が規格内であるが、約２１％以上のときはコンタクト抵抗値が規格外になるといえる。
【００６５】
以上のことから、バイアス高周波電力の印加時間が２０秒である第１の実施形態の事例において、ポリマーを除去でき、コンタクト抵抗が規格内となるバイアス高周波電力の値は２００Ｗ以上４００Ｗ以下であることがわかる。ソース高周波電力に対するバイアス高周波電力の割合として表現すると、９％以上１８％以下の範囲になる。
【００６６】
以上説明したように、本発明によれば、下層導電体のエッチング抑制しつつ、再現性の良いポリマー除去を実現することができる。その結果、コンタクト抵抗の安定化が図れるとともに、半導体デバイスの歩留まり低下を防止できるという優れた効果を奏することができる。
【００６７】
なお、本発明は、以上で説明した実施形態に限定されるものではなく、本発明の効果を奏する範囲において、種々の変形および応用が可能である。例えば、上記では、貫通孔がコンタクトホールである事例について説明したが、本発明はバイヤホール等、フルオロカーボンガスを用いて絶縁膜に貫通孔を形成するいかなるドライエッチングにも適用可能である。また、上記では、下層導電体がシリコン基板あるいはチタンシリサイドであり、層間絶縁膜がシリコン酸化膜である事例について説明したが、本発明の技術的思想を逸脱しない範囲において、本発明は任意の材料に適用することができる。
【００６８】
加えて、上記では、誘導結合型プラズマエッチング装置に本発明を適用したが、本発明は、プラズマ生成用の電力と基板バイアス印加用の電力とを独立して制御可能なプラズマエッチング装置であれば適用可能である。例えば、ＥＣＲ（Electron Cyclotron Resonance）型や、ＳＷＰ（Surface Wave Plasma）型等のプラズマエッチング装置にも適用可能である。
【産業上の利用可能性】
【００６９】
本発明は、低コンタクト抵抗のコンタクト構造を安定して形成できるという効果を有し、絶縁膜にコンタクトホール等の貫通孔を形成するドライエッチング方法として有用である。
【図面の簡単な説明】
【００７０】
【図１】本発明の第１の実施形態におけるコンタクトホールの形成過程を示す工程断面図
【図２】本発明の実施形態において使用するドライエッチング装置の概略構成図
【図３】本発明の第１の実施形態における酸素プラズマの発光強度比を示す図
【図４】本発明の第１の実施形態におけるシリコン基板のエッチング量とバイアス高周波電力印加時間との関係を示す図
【図５】本発明の第１の実施形態におけるコンタクト抵抗値とバイアス高周波電力印加時間との関係を示す図
【図６】チタンシリサイド上へのコンタクトホールの形成過程を示す工程断面図
【図７】本発明の第２の実施形態におけるチタンシリサイドのエッチング量とバイアス高周波電力印加時間との関係を示す図
【図８】本発明の第２の実施形態における酸素プラズマの発光強度比を示す図
【図９】本発明の第２の実施形態におけるコンタクトホールの処理後寸法とバイアス高周波電力印加時間との関係を示す図
【図１０】本発明の第３の実施形態におけるシリコン基板のエッチング量とバイアス高周波電力との関係を示す図
【図１１】本発明の第３の実施形態におけるコンタクト抵抗値とバイアス高周波電力との関係を示す図
【図１２】従来のコンタクトホールの形成過程を示す工程断面図
【符号の説明】
【００７１】
１  シリコン基板
２  シリコン酸化膜
３  レジストパターン
４  コンタクトホール（貫通孔）
５  ポリマー
６  チタンシリサイド
１０  プラズマエッチング装置
【図１】
2008041856.tif 000006
【図２】
2008041856.tif 000007
【図３】
2008041856.tif 000008
【図４】
2008041856.tif 000009
【図５】
2008041856.tif 000010
【図６】
2008041856.tif 000011
【図７】
2008041856.tif 000012
【図８】
2008041856.tif 000013
【図９】
2008041856.tif 000014
【図１０】
2008041856.tif 000015
【図１１】
2008041856.tif 000016
【図１２】
2008041856.tif 000017