(57)【要約】【課題】安定した電源供給を実現し、動作の信頼性を向上させる。【解決手段】レイアウトデータを参照して、チップが設計され（Ｓ１１）、電圧ドロップが生じていないものとして設計されたチップのメモリセルおよび周辺回路部の消費電力が計算され（Ｓ１２）、消費電力と電圧ドロップの基準値とを参照して、電極部から直接電源が供給されるチップ上のメモリセルの配置が電圧ドロップの基準値を満たすように決定されて（Ｓ１３）、その後に同様に周辺回路部の配置が電圧ドロップの基準値を満たすように決定されるようになる（Ｓ１４）。【選択図】図１
2008234110.tif 000002
【特許請求の範囲】
【請求項１】
メモリセルが搭載された半導体集積回路の設計方法において、
レイアウトデータを記憶するレイアウトデータ記憶手段を参照して、電極部から直接電源供給される前記メモリセルと、周辺回路部とで構成されるチップを設計し、
電圧ドロップが生じないとして前記メモリセルおよび前記周辺回路部の消費電力を計算して、前記消費電力を消費電力データ記憶手段に記憶させ、
電圧ドロップ基準値記憶手段が記憶する前記メモリセルの前記電圧ドロップの基準値と、前記メモリセルの前記消費電力とを参照して前記メモリセルが前記基準値を満たすか否かを判定し、
前記基準値を満たさない場合、前記メモリセルが前記基準値を満たすまで前記メモリセルの前記レイアウトデータを変更し、
前記基準値を満たす場合、前記電圧ドロップ基準値記憶手段がさらに記憶する前記周辺回路部の前記基準値と、前記周辺回路部の前記消費電力とを参照して前記周辺回路部が前記周辺回路部の前記基準値を満たすか否かを判定し、
前記周辺回路部の前記基準値を満たさない場合、前記周辺回路部の前記基準値を満たすまで前記周辺回路部の前記レイアウトデータを変更する
ことを特徴とする半導体集積回路の設計方法。
【請求項２】
前記メモリセルの配線本数に関する前記レイアウトデータを変更することを特徴とする請求項１記載の半導体集積回路の設計方法。
【請求項３】
前記メモリセルの前記配線本数に加えて、配線幅に関する前記レイアウトデータを変更することを特徴とする請求項２記載の半導体集積回路の設計方法。
【請求項４】
前記メモリセルと前記周辺回路部とに電源供給する前記電極部を別に設計することを特徴とする請求項１乃至３のいずれか１項に記載の半導体集積回路の設計方法。
【請求項５】
前記周辺回路部について、前記電圧ドロップの判定および電源配線網解析を、前記メモリセルより先に行うことを特徴とする請求項１乃至４のいずれか１項に記載の半導体集積回路の設計方法。
【請求項６】
メモリセルが搭載された半導体集積回路の設計装置において、
レイアウトデータを記憶するレイアウトデータ記憶手段と、
消費電力を記憶する消費電力データ記憶手段と、
前記メモリセルおよび周辺回路部の電圧ドロップの基準値を記憶する電圧ドロップ基準値記憶手段と、
前記レイアウトデータ記憶手段を参照して前記メモリセルおよび前記周辺回路部から構成されるチップを設計するレイアウト設計手段と、
前記電圧ドロップが生じないとした前記メモリセルおよび前記周辺回路部の前記消費電力を計算する消費電力計算手段と、
前記電圧ドロップ基準値記憶手段と前記消費電力データ記憶手段とを参照して前記メモリセルまたは前記周辺回路部が前記電圧ドロップの前記基準値を満たすか否かを判定する電源配線網判定手段と、
前記基準値を満たさない場合、前記電源配線網判定手段の解析結果を参照して、前記基準値を満たすまで前記メモリセルまたは前記周辺回路部の前記レイアウトデータを更新するレイアウト変更手段と、
を有することを特徴とする半導体集積回路の設計装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体集積回路の設計方法に関し、特にメモリセルが搭載された半導体集積回路の設計方法に関する。
【背景技術】
【０００２】
半導体集積回路の電源配線は、通常、網の目状またはそれに準じた配線構造をなしており、半導体集積回路のＩ／Ｏ（Input/Output）セルがチップ外周部に配置され、外部の電極からＩ／Ｏセルを介して供給される電源が内部に網の目状に広がる電源配線網に供給される。従って、半導体集積回路に配置されたＲＡＭ（Random Access Memory）などのメモリセルや周辺回路部に電源配線網を介して電源が供給される。なお、メモリセルや周辺回路部などの配置には、回路図をもとにレイアウトデータの配置配線（Ｐ＆Ｒ：Place and Route）を自動的に行う方法が多く利用されている。
【０００３】
ところが、半導体集積回路の内部各点の電流の消費により、チップの中心部に向うにつれて、電源配線網における電圧ドロップが大きくなる。すなわち、半導体集積回路の周辺部では電源配線網上の電圧が高く、中心に向うにつれて電源配線上の電圧が低くなる。例えば、チップ中心にメモリセルとして、０．９Ｖまでの動作補償がされているＲＡＭが配置され、外部の電極から１．０Ｖを印加する場合、０．１Ｖより大きい電圧ドロップではマージン不良が生じてしまうことになる。
【０００４】
このような問題に対して、チップの中心部の電圧ドロップを低減するために、チップ外周部の電源リングから、チップ中心部に設けた電源リングに直接電圧供給を行う（例えば、特許文献１参照。）などの方法が行われていた。
【特許文献１】特開２００４−２７３８４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１はメモリセルや周辺回路部の配置がＰ＆Ｒにより自動的に行われるため、周辺回路部による電圧ドロップの影響をメモリセルが受けるという問題点があった。
【０００６】
具体的には、配置配線によって、メモリセルの近傍に消費電極が大きな周辺回路部が自動的に配置されると、この周辺回路部のために電圧ドロップが生じ、メモリセルはその影響を受ける可能性が大きくなる。
【０００７】
本発明はこのような点に鑑みてなされたものであり、安定した電源供給を実現し、動作の信頼性が向上した半導体集積回路の設計方法およびその設計装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明では上記課題を解決するために、メモリセルが搭載された半導体集積回路の設計方法において、図１に示すように、レイアウトデータを記憶するレイアウトデータ記憶手段を参照して、電極部から直接電源供給されるメモリセルと、周辺回路部とで構成されるチップを設計し（Ｓ１１）、電圧ドロップが生じないとしてメモリセルおよび周辺回路部の消費電力を計算して、消費電力を消費電力データ記憶手段に記憶させ（Ｓ１２）、電圧ドロップ基準値記憶手段が記憶するメモリセルの電圧ドロップの基準値と、メモリセルの消費電力とを参照してメモリセルが基準値を満たすか否かを判定し、基準値を満たさない場合、メモリセルが基準値を満たすまでメモリセルのレイアウトデータを変更し（Ｓ１３）、基準値を満たす場合、電圧ドロップ基準値記憶手段がさらに記憶する周辺回路部の基準値と、周辺回路部の消費電力とを参照して周辺回路部が周辺回路部の基準値を満たすか否かを判定し、周辺回路部の基準値を満たさない場合、周辺回路部の基準値を満たすまで周辺回路部のレイアウトデータを変更する（Ｓ１４）ことを特徴とする半導体集積回路の設計方法が提供される。
【０００９】
このような半導体集積回路の設計方法によれば、レイアウトデータを参照して、チップが設計され、電圧ドロップが生じていないものとして設計されたチップのメモリセルおよび周辺回路部の消費電力が計算され、消費電力と電圧ドロップの基準値とを参照して、電極部から直接電源が供給されるチップ上のメモリセルの配置が電圧ドロップの基準値を満たすように決定されて、その後、同様に周辺回路部の配置が電圧ドロップの基準値を満たすように決定されるようになる。
【００１０】
また、本発明では上記課題を解決するために、メモリセルが搭載された半導体集積回路の設計装置において、レイアウトデータを記憶するレイアウトデータ記憶手段と、消費電力を記憶する消費電力データ記憶手段と、前記メモリセルおよび周辺回路部の電圧ドロップの基準値を記憶する電圧ドロップ基準値記憶手段と、前記レイアウトデータ記憶手段を参照して前記メモリセルおよび前記周辺回路部から構成されるチップを設計するレイアウト設計手段と、前記電圧ドロップが生じないとした前記メモリセルおよび前記周辺回路部の前記消費電力を計算する消費電力計算手段と、前記電圧ドロップ基準値記憶手段と前記消費電力データ記憶手段とを参照して前記メモリセルまたは前記周辺回路部が前記電圧ドロップの前記基準値を満たすか否かを判定する電源配線網判定手段と、前記基準値を満たさない場合、前記電源配線網判定手段の解析結果を参照して、前記基準値を満たすまで前記メモリセルまたは前記周辺回路部の前記レイアウトデータを更新するレイアウト変更手段と、を有することを特徴とする半導体集積回路の設計装置が提供される。
【００１１】
このような半導体集積回路の設計装置によれば、レイアウトデータを参照して、チップが設計され、電圧ドロップが生じていないものとして設計されたチップのメモリセルおよび周辺回路部の消費電力が計算され、消費電力と電圧ドロップの基準値とを参照して、電極部から直接電源が供給されるチップ上のメモリセルの配置が電圧ドロップの基準値を満たすように決定されて、その後に同様に周辺回路部の配置が電圧ドロップの基準値を満たすように決定されたチップが形成されるようになる。
【発明の効果】
【００１２】
本発明では、レイアウトデータを参照して、チップを設計し、電圧ドロップが生じていないものとして設計されたチップのメモリセルおよび周辺回路部の消費電力を計算し、消費電力と電圧ドロップの基準値とを参照して、電極部から直接電源が供給されるチップ上のメモリセルの配置を電圧ドロップの基準値を満たすように決定し、その後、同様に周辺回路部の配置を電圧ドロップの基準値を満たすように決定するようにした。これにより、電極から直接電源供給されるメモリセルに対してチップの中心部につれて生じる電圧ドロップを抑えることができ、電圧ドロップが生じた場合でも、メモリセルの位置や配線を変化させることで電圧ドロップを抑えることが可能となる。メモリセルの位置や配線の決定後、さらに、周辺回路部についても同様にして、電圧ドロップを抑えることが可能となる。従って、チップに安定して電源を供給でき、動作の信頼性が向上した半導体集積回路を実現することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されるものではない。
まず、本発明に至る過程で考えられる従来の形態について説明し、それに対して本発明の概要および実施の形態について順に説明する。
【００１４】
図１２は、従来の設計フローの概要図である。
設計フロー５００は、設計開始後、大きく分けて、レイアウト設計工程（Ｓ５０１）、消費電力計算工程（Ｓ５０２）そしてマクロセル配置決定工程（Ｓ５０３）の３つの工程によって構成されている。以下、各工程について説明する。
【００１５】
［ステップＳ５０１］レイアウト設計工程において、レイアウトデータを参照してメモリセルおよび周辺回路部などのマクロセルで構成されるチップを設計する。
［ステップＳ５０２］消費電力計算工程において、ステップＳ５０１で設計されたチップに電圧ドロップが生じないと仮定して、マクロセルの消費電力を計算し、リスト化する。
【００１６】
［ステップＳ５０３］マクロセル配置決定工程において、ステップＳ５０２にて計算され、リスト化された消費電力と、予め設定されてあるマクロセルの電圧ドロップの基準値とを参照して、ステップＳ５０１で設計されたチップを構成するマクロセルの電圧ドロップが基準値を満たすか否かを解析、判定する。
【００１７】
マクロセルの電圧ドロップが基準値を満たさない場合、マクロセルの電圧ドロップが基準値を満たすまで、マクロセルに関するレイアウトデータを変更するとともに変更されたレイアウトデータに従ってレイアウト設計を行う。そして、マクロセルのチップ上における位置や配線などを自動的に決定する。
【００１８】
このような設計フロー５００によってチップの設計が行われていたが、実際には所望のチップは得られずに、電圧ドロップが生じていた。
図１３は、従来の設計フローによるチップの模式図であって、図１４は、従来の設計フローによる電源配線網模式図である。
【００１９】
チップ５１０は、図１３に示すように、四隅に電極５１１が設けられており、設計フロー５００によってメモリセル５１２がチップ５１０のほぼ中央部に設置されている。なお、周辺回路部については記載を省略している。
【００２０】
設計フロー５００では、電圧ドロップを考慮し、マクロセルは自動的に配置されるものの、図１３のように、メモリセル５１２がチップ５１０の中央部に配置される可能性があり、この場合、メモリセル５１２に電圧ドロップが生じてしまう。
【００２１】
また、電源配線網５１０ａは、図１４に示すように、チップ５１０の電源配線網の模式図であって、メモリセル５１２および周辺回路部５１３ａ，５１３ｂが電極ＶＤＤ５１１ａと電極ＶＳＳ５１１ｂとの間に並列に配線抵抗５１４を介して接続されている。
【００２２】
設計フロー５００によって、図１４に示すようにメモリセル５１２および周辺回路部５１３ａ，５１３ｂのマクロセルが自動的に配置されたとして、周辺回路部５１３ｂの消費電力が大きい場合、周辺回路部５１３ｂでは電圧ドロップが生じて、メモリセル５１２に影響を与えてしまう。
【００２３】
このような設計フローに対して、本発明の概要について以下に説明する。
図１は、本発明の設計フローの概要図である。
設計フロー１０は、設計開始後、大きく分けて、レイアウト設計工程（Ｓ１１）、消費電力計算工程（Ｓ１２）、メモリセル配置決定工程（Ｓ１３）そして周辺回路部配置決定工程（Ｓ１４）の４つの工程によって構成されている。以下、各工程について説明する。
【００２４】
［ステップＳ１１］レイアウト設計工程において、レイアウトデータを参照して、電極から直接電源供給されるメモリセルと、周辺回路部とで構成されるチップを設計する。
［ステップＳ１２］消費電力計算工程において、ステップＳ１１で設計したチップに電圧ドロップが生じないと仮定して、メモリセルおよび周辺回路部の消費電力を計算し、リスト化する。
【００２５】
［ステップＳ１３］メモリセル配置決定工程において、ステップＳ１２にて計算され、リスト化された消費電力と、予め設定されてあるメモリセルの電圧ドロップの基準値とを参照して、メモリセルの電圧ドロップが基準値を満たすか否かを判定する。
【００２６】
基準値を満たさない場合、メモリセルの電圧ドロップが基準値を満たすまで、メモリセルに関するレイアウトデータを変更するとともに、変更したレイアウトデータに従ってレイアウト設計を行う。そして、メモリセルのチップ上における位置や電極からの配線および配線数などを自動的に決定する。
【００２７】
［ステップＳ１４］周辺回路部配置決定工程において、ステップＳ１３にてメモリセルが基準値を満たすと、次に、ステップＳ１２にて計算され、リスト化された消費電力と、予め設定してある周辺回路部の電圧ドロップの基準値とを参照して、周辺回路部の電圧ドロップが周辺回路部の基準値を満たすか否かが解析、判定される。
【００２８】
周辺回路部の電圧ドロップが基準値を満たさない場合、周辺回路部の電圧ドロップが基準値を満たすまで、周辺回路部に関するレイアウトデータを変更するとともに変更したレイアウトデータに従ってレイアウト設計を行う。そして、周辺回路部のチップ上における位置や配線などを自動的に決定する。そして、周辺回路部の電圧ドロップが基準値を満たす場合、メモリセルおよび周辺回路部の電圧ドロップの基準値が満たされたチップが設計される。
【００２９】
以上、本発明の設計フロー１０では、チップ上のマクロセルであるメモリセルおよび周辺回路部のそれぞれについて、電圧ドロップを考慮して配置配線の決定を行った、すなわち、電極から直接電源が供給されるメモリセルの位置や配線を、電圧ドロップを考慮して決定したのちに、同様に周辺回路部の位置や配線を決定するようにした。このため、電極から直接電源供給されるメモリセルに対してチップの中心部につれて生じる電圧ドロップを抑えることができ、電圧ドロップが生じた場合でも、メモリセルの位置や配線を変化させることで電圧ドロップを抑えることが可能となる。メモリセルの位置や配線の決定後、さらに、周辺回路部についても同様にして、電圧ドロップを抑えることが可能となる。従って、チップに安定して電源を供給でき、動作の信頼性が向上した半導体集積回路を実現することができる。
【００３０】
この本発明の概要を踏まえて、以下に実施の形態について説明する。
第１の実施の形態では、メモリセルとして設置したＲＡＭの電圧ドロップの基準値を満たすために、ＲＡＭの配線本数に関わるレイアウトデータを変更する場合を例にして説明している。
【００３１】
図２は、本発明の半導体集積回路の設計装置のハードウェア構成を示す図である。
半導体集積回路の設計装置１００は、ＣＰＵ（Central Processing Unit）１０１によって装置全体が制御されている。ＣＰＵ１０１には、バス１０６を介してＲＡＭ１０２、ハードディスクドライブ（ＨＤＤ：Hard Disk Drive）１０３、グラフィック処理装置１０４および入力インタフェース１０５が接続されている。
【００３２】
ＲＡＭ１０２には、ＣＰＵ１０１に実行させるＯＳ（Operating System）プログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ１０２には、ＣＰＵ１０１による処理に必要な各種データが格納される。ＨＤＤ１０３には、ＯＳプログラムやアプリケーションプログラムが格納される。
【００３３】
グラフィック処理装置１０４には、モニタ２１が接続されている。グラフィック処理装置１０４は、ＣＰＵ１０１からの命令に従って、画像をモニタ２１の画面に表示させる。
入力インタフェース１０５には、キーボード２２とマウス２３とが接続されている。入力インタフェース１０５は、キーボード２２やマウス２３から送られてくる信号を、バス１０６を介してＣＰＵ１０１に送信する。
【００３４】
以上のようなハードウェア構成によって、本実施の形態の処理機能を実現することができる。
次に、半導体集積回路の設計装置１００のモジュール構成について説明する。
【００３５】
図３は、本発明の半導体集積回路の設計装置の機能を示すブロック図である。
半導体集積回路の設計装置１００は、レイアウトデータ記憶部１１０、消費電力データ記憶部１２０、電圧ドロップ基準値記憶部１３０、チップファイル記憶部１４０、レイアウト設計部１５０、消費電力計算部１６０および配置決定部１７０により構成され、さらに配置決定部１７０は、電源配線網解析部１７０ａおよび電源配線網判定部１７０ｂにより構成されている。なお、レイアウト設計部１５０は、キーボード２２およびマウス２３を通じて開発者からの入力を受け付けることができる。また、レイアウト設計部１５０および配置決定部１７０は、モニタ２１の画面に最後の処理結果を表示することができる。
【００３６】
レイアウトデータ記憶部１１０は、レイアウトデータを格納する。なお、レイアウトデータは、所望の半導体集積回路の設計仕様によって適宜設定することができる。
消費電力データ記憶部１２０は、リスト化された消費電力を格納する。
【００３７】
電圧ドロップ基準値記憶部１３０は、ＲＡＭおよび周辺回路部の電圧ドロップの基準値を格納する。なお、それぞれの基準値は所望の半導体集積回路の設計仕様によって適宜設定することができる。
【００３８】
チップファイル記憶部１４０は、最終的に設計されたチップをファイルとして格納する。
レイアウト設計部１５０は、レイアウトデータ記憶部１１０を参照して、ＲＡＭおよび周辺回路部を有するチップを設計する。
【００３９】
消費電力計算部１６０は、レイアウト設計部１５０にて設計したチップに電圧ドロップが生じないと仮定して、ＲＡＭおよび周辺回路部の消費電力を計算し、リスト化して消費電力データ記憶部１２０に格納する。
【００４０】
配置決定部１７０は、ＲＡＭまたは周辺回路部の電圧ドロップが基準値を満たすか否かを判定し、満たさなければ、ＲＡＭまたは周辺回路部が電圧ドロップの基準値を満たすまでレイアウトデータを変更する。ＲＡＭおよび周辺回路部の電圧ドロップが基準値を満たせば、チップの設計が終了する。なお、配置決定部１７０の各要素について以下に説明する。
【００４１】
電源配線網解析部１７０ａは、消費電力データ記憶部１２０を参照して、ＲＡＭまたは周辺回路部の電圧ドロップを解析する。
電源配線網判定部１７０ｂは、電源配線網解析部１７０ａによる解析結果と、電圧ドロップ基準値記憶部１３０を参照して、ＲＡＭまたは周辺回路部の基準値を満たすか否かを判定する。
【００４２】
なお、ＲＡＭまたは周辺回路部が電圧ドロップの基準値を満たさない場合、レイアウト設計部１５０は、ＲＡＭまたは周辺回路部に関するレイアウトデータを変更する。
次に、このような半導体集積回路の設計装置により行われる処理について、設計フローを利用して説明する。
【００４３】
図４は、本発明の半導体集積回路の設計装置の処理手順を示す設計フローである。
このような半導体集積回路の設計装置１００により行われる処理について、設計フロー２０を利用して説明する。
【００４４】
［ステップＳ２１］レイアウト設計部１５０は、レイアウトデータ記憶部１１０を参照して、ＲＡＭおよび周辺回路部を有するチップを設計する。この時、ＲＡＭの配線は電極から直接電源が供給されるように設計する。
【００４５】
［ステップＳ２２］消費電力計算部１６０は、ステップＳ２１にて設計したチップに電圧ドロップが生じないと仮定して、ＲＡＭおよび周辺回路部の消費電力を計算し、リスト化して消費電力データ記憶部１２０に格納する。また、後に説明するステップＳ２６，Ｓ２９にて、レイアウトデータが変更されると、それに応じて、改めて消費電力を計算して、計算結果は同様に消費電力データ記憶部１２０に格納する。
【００４６】
［ステップＳ２３］電源配線網判定部１７０ｂは、初回の処理では、判定を行わずに、ステップＳ２４へ進められる。そして２回目以降の処理では、初回のステップＳ２５の判定結果を参照して、ＲＡＭの電圧ドロップがＲＡＭの基準値を満たすか否かを判定して、ＲＡＭの基準値を満たさない場合は、ステップＳ２４へ進められ、満たす場合はステップＳ２７へ進められる。同様に、３回目のステップＳ２３の処理を行う時は２回目のステップＳ２５の判定結果を参照するようにして、順次ステップＳ２５の判定結果を参照するようにする。
【００４７】
［ステップＳ２４］電源配線網解析部１７０ａは、消費電力データ記憶部１２０を参照して、ＲＡＭの電源配線網を解析する。
［ステップＳ２５］電源配線網判定部１７０ｂは、電圧ドロップ基準値記憶部１３０と、ステップＳ２４の解析結果とを参照して、ＲＡＭの電圧ドロップがＲＡＭの基準値を満たすか否かを再び判定する。ＲＡＭが基準値を満たさない場合は、ステップＳ２６へ進められ、満たす場合はステップＳ２７へ進められる。
【００４８】
［ステップＳ２６］ＲＡＭが基準値を満たさない場合、レイアウト設計部１５０は、ステップＳ２４の解析結果を参照し、ＲＡＭへの配線本数に関するレイアウトデータを変更する。
【００４９】
［ステップＳ２７］ＲＡＭが基準値を満たす場合、電源配線網判定部１７０ｂは、ステップＳ２８の電源配線網解析結果と、電圧ドロップ基準値記憶部１３０とを参照して、周辺回路部の電圧ドロップが周辺回路部の基準値を満たすか否かを判定する。周辺回路部が基準値を満たさない場合は、ステップＳ２９へ進められ、満たす場合は、設計が終了する。
【００５０】
［ステップＳ２８］電源配線網解析部１７０ａは、消費電力データ記憶部１２０を参照して、周辺回路部の電源配線網を解析する。
［ステップＳ２９］電源配線網解析部１７０ａは、ステップＳ２８の解析結果を参照し、周辺回路部の配置などに関するレイアウトデータを変更する。
【００５１】
以上の設計フロー２０によって、ＲＡＭおよび周辺回路部の電圧ドロップの基準値が満たされたチップが設計される。
このような処理によって設計されたチップおよびその電源配線網について以下に示す。
【００５２】
図５は、第１の実施の形態におけるチップの模式図、図６は、第１の実施の形態における電源配線網模式図である。
図５に示すように、チップ２００は、電極２０１が四隅に、ＲＡＭ２０２がチップ２００のほぼ中央部に設置されており、ＲＡＭ２０２は設計フロー２０により配線２０３を介して電極２０１から直接電源が供給されるようになっており、ＲＡＭ２０２の電圧ドロップが基準値を満たすように配線２０３の本数が設定されている。なお、図５では周辺回路部の記載は省略している。
【００５３】
また、図６に示すように、電源配線網２００ａは、チップ２００の電源配線網の模式図であって、周辺回路部２０５ａ，２０５ｂが電極ＶＤＤ２０１ａと電極ＶＳＳ２０１ｂとの間に配線抵抗２０４を介して接続されている。そして、ＲＡＭ２０２は、周辺回路部２０５ａ，２０５ｂと並列に、電極ＶＤＤ２０１ａおよび電極ＶＳＳ２０１ｂに直接配線されているために、周辺回路部２０５ａ，２０５ｂの消費電力による電圧ドロップによらず、確実に電源が供給される。
【００５４】
次に、第２の実施の形態について説明する。
第２の実施の形態では、第１の実施の形態と同様にメモリセルとしてＲＡＭを配置しており、ＲＡＭの電圧ドロップの基準値を満たすために、ＲＡＭの配線本数に加えて、配線幅にも関わるレイアウトデータを変更する場合を例にして説明している。なお、第２の実施の形態では、第１の実施の形態と同様にして半導体集積回路の設計装置１００を用いて実現されるものとする。従って、特に断りがない限り、第１の実施の形態と同じ構成要素については、同じ符号を用いて説明を行う。
【００５５】
第２の実施の形態では、ＲＡＭが電圧ドロップの基準値を満たすために、ＲＡＭの配線本数に加えて、配線幅にも関わるレイアウトデータを変更する。例えば、１回目のレイアウトデータの変更を行って、配線本数を２本にしたがＲＡＭが基準値を満たさなかった場合、２回目のレイアウトデータの変更の際には、配線幅を１グリッドから２グリッドへ変更するといった具合に設計フロー２０のステップＳ２６で配線本数および配線幅に関わるレイアウトデータを変更させて、ＲＡＭの電圧ドロップの基準値を満たすようにする。
【００５６】
図７は、第２の実施の形態におけるチップの模式図である。
このチップ２１０によれば、図５のチップ２００と比べて、配線２０３ａの配線本数が５本から３本に減っているが、配線幅が太くなっていることが分かる。このようにして、第１の実施の形態と同様の効果を得ることができる。
【００５７】
次に、第３の実施の形態について説明する。
第１，２の実施の形態では、ＲＡＭに対して電極から直接電源を供給するようにしたが、第３の実施の形態では、ＲＡＭと周辺回路部とへ電源供給する電極を分けて、ＲＡＭ専用の電極を設けた場合を例にして説明する。
【００５８】
ＲＡＭ専用の電極を設けるために、設計フロー２０のステップＳ２１の「レイアウト設計」において、ＲＡＭに対して所望の配線を行うように設定することができる。以下に、ＲＡＭ専用の電極が設けられたチップの１例をあげて説明する。
【００５９】
図８は、第３の実施の形態におけるチップの模式図である。
チップ２２０は、電極２０１が四隅に、ＲＡＭ２０２がチップ２２０のほぼ中央部に設置されており、ＲＡＭ２０２は、設計フロー２０により、電極２０１とは別に設けられた電極２０１ａから配線２０３ｂを介して直接電源が供給されて、電圧ドロップが基準値を満たすよう配線２０３ｂの配線本数が設定されている。なお、図８でも周辺回路部の記載は省略している。
【００６０】
以下にＲＡＭ専用の電極が設けられた電源配線網について説明する。
図９は、第３の実施の形態における電源配線網模式図である。
電源配線網２２０ａは、チップ２２０の電源配線網の模式図であって、周辺回路部２０５ａ，２０５ｂが電極ＶＤＤ１２２１ａと電極ＶＳＳ１２２１ｂとの間に配線抵抗２２４を介して接続されている。そして、ＲＡＭ２０２は、電極ＶＤＤ１２２１ａは別に、新たに設けられた電極ＶＤＤ２２２１ｃと、電極ＶＳＳ１２２１ｂと直接配線されているために、周辺回路部２０５ａ，２０５ｂの消費電力による電圧ドロップによらず、確実に電源が供給される。
【００６１】
図１０は、第３の実施の形態における他の電源配線網模式図である。
電源配線網２２０ｂは、電源配線網２２０ａとは異なる電源配線網であって、周辺回路部２０５ａ，２０５ｂは電極ＶＤＤ１２２１ａと電極ＶＳＳ１２２１ｂとの間に配線抵抗２２４を介して接続されている。そして、ＲＡＭ２０２は、別に設けられた電極ＶＤＤ２２２１ｃおよび電極ＶＳＳ２２２１ｄの間に配線抵抗２２４を介して接続されており、直接電源が供給される。このため、周辺回路部２０５ａ，２０５ｂの消費電力による電圧ドロップによらず、確実に電源が供給される。
【００６２】
第４の実施の形態について説明する。
第１〜３の実施の形態では、設計フローの流れとして、ＲＡＭの配線決定、周辺回路部の配線決定の順であった。これに対して、第４の実施の形態では、ＲＡＭおよび周辺回路部の配線決定順序を入れ替えた場合を例にして説明する。
【００６３】
図１１は、第４の実施の形態における半導体集積回路の設計装置の処理手順を示す設計フローである。
なお、図１１のフローでは図４と同じステップ番号を利用している。但し、「電源配線網判定（ＲＡＭ）」をステップＳ２５、「第１電源配線網判定（周辺回路部）」をステップＳ２８、「第２電源配線網判定（周辺回路部）」をステップＳ２８ａとしている。
【００６４】
設計フロー３０では、先に、周辺回路部の配線決定に関する処理を行い、その後に、ＲＡＭの配線決定に関する処理を行っており、このフローでも既に説明した実施の形態と同様の効果を得ることができる。
【００６５】
以上、本発明では、電極から直接電源が供給されるＲＡＭはチップの中心部につれて生じる電圧ドロップを低減させることができ、電圧ドロップが生じても、ＲＡＭの位置や配線を変化させることによって、電圧ドロップを抑えることが可能となる。ＲＡＭの位置や配線の決定後、さらに、周辺回路部についても同様にして、電圧ドロップを抑えることが可能となる。従って、チップに安定して電源を供給でき、動作の信頼性が向上した半導体集積回路を実現することができる。
【図面の簡単な説明】
【００６６】
【図１】本発明の設計フローの概要図である。
【図２】本発明の半導体集積回路の設計装置のハードウェア構成を示す図である。
【図３】本発明の半導体集積回路の設計装置の機能を示すブロック図である。
【図４】本発明の半導体集積回路の設計装置の処理手順を示す設計フローである。
【図５】第１の実施の形態におけるチップの模式図である
【図６】第１の実施の形態における電源配線網模式図である。
【図７】第２の実施の形態におけるチップの模式図である。
【図８】第３の実施の形態におけるチップの模式図である。
【図９】第３の実施の形態における電源配線網模式図である。
【図１０】第３の実施の形態における他の電源配線網模式図である。
【図１１】第４の実施の形態における半導体集積回路の設計装置の処理手順を示す設計フローである。
【図１２】従来の設計フローの概要図である。
【図１３】従来の設計フローによるチップの模式図である
【図１４】従来の設計フローによる電源配線網模式図である。
【符号の説明】
【００６７】
１００  半導体集積回路の設計装置
１１０  レイアウトデータ記憶部
１２０  消費電力データ記憶部
１３０  電圧ドロップ基準値記憶部
１４０  チップファイル記憶部
１５０  レイアウト設計部
１６０  消費電力計算部
１７０  配置決定部
１７０ａ  電源配線網判定部
１７０ｂ  電源配線網解析部
【図１】
2008234110.tif 000003
【図２】
2008234110.tif 000004
【図３】
2008234110.tif 000005
【図４】
2008234110.tif 000006
【図５】
2008234110.tif 000007
【図６】
2008234110.tif 000008
【図７】
2008234110.tif 000009
【図８】
2008234110.tif 000010
【図９】
2008234110.tif 000011
【図１０】
2008234110.tif 000012
【図１１】
2008234110.tif 000013
【図１２】
2008234110.tif 000014
【図１３】
2008234110.tif 000015
【図１４】
2008234110.tif 000016