(57)【要約】【課題】ＣＰＵ搭載無線タグのメモリ内のデータの書き換えを可能にした上で、ＣＰＵシステムを高速化し、無線タグの通信性能の向上を行う。【解決手段】ＣＰＵが搭載されている無線タグにＲＦバッテリー付きのＳＲＡＭを搭載することで、ＣＰＵシステムの高速化による通信性能を向上させる。また、ＣＰＵ搭載無線タグのメモリ内のデータの書き換えを可能にした。ＲＦバッテリーは、アンテナ回路と、電源部と、蓄電装置と、を有する。ＳＲＡＭとＲＦバッテリーとを組み合わせることで、ＳＲＡＭに不揮発性メモリとしての機能を持たせる。【選択図】図１
2008165744.tif 000002
【特許請求の範囲】
【請求項１】
ＳＲＡＭと、前記ＳＲＡＭからデータを読み出す中央処理装置と、アンテナ回路が受信する電力を蓄えることができる無線蓄電手段とを有し、
前記無線蓄電手段から前記ＳＲＡＭに前記電力が供給されることを特徴とする半導体装置。
【請求項２】
ＳＲＡＭと、前記ＳＲＡＭからデータを読み出す中央処理装置と、前記ＳＲＡＭに電力を供給する無線蓄電手段と、を有し、
前記無線蓄電手段は、アンテナ回路が受信した交流信号を直流信号に変換する電源部と、蓄電装置とを有し、
前記電源部は前記直流信号を用いて前記蓄電装置における充電または放電を制御することを特徴とする半導体装置。
【請求項３】
ＳＲＡＭと、前記ＳＲＡＭからデータを読み出す中央処理装置と、前記ＳＲＡＭに電力を供給する無線蓄電手段と、を有し、
前記無線蓄電手段は、交流信号を受信するアンテナ回路と、前記交流信号を直流信号に変換する電源部と、蓄電装置とを有し、
前記電源部は前記直流信号を用いて前記蓄電装置における充電または放電を制御することを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか１項において、
前記蓄電手段は、バッテリーまたはコンデンサを有することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線通信用の半導体装置に関する。特に、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ：中央処理装置）を搭載した無線通信用の半導体装置に関する。
【背景技術】
【０００２】
近年、超小型ＩＣチップと、無線通信用のアンテナ回路を組み合わせた小型の半導体装置（無線タグ）が脚光を浴びている。無線タグは、無線通信装置（以下、リーダ／ライタという）を使った通信信号の授受により、データの書き込み、データの読み出しを行うことができる。無線タグの形状は、カード状、或いはカードよりもさらに小型のチップ状であることが多いが、用途に合わせて様々な形状を採りうる。
【０００３】
無線タグの応用分野として、例えば、流通業界における商品管理が挙げられる。現在では、バーコードなどを利用した商品管理が主流であるが、バーコードは光学的に読み取るため、遮蔽物があるとデータを読み取れない。一方、無線通信は無線でデータを読み取るため、電波を通すのであれば遮蔽物があっても読み取れる。したがって、商品管理の効率化、低コスト化などが期待されている。また無線タグは、その他にも、乗車券、航空旅客券、料金の自動精算など、広範な応用が期待されている。
【０００４】
下記特許文献１には、メモリを有する無線タグについて記載されている。
【特許文献１】特開２００５−２０２９４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
現在、無線タグではプログラムデータ記憶用のメモリとして、例えば、マスクＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）が使用されている。マスクＲＯＭは生産コスト、読み出し速度、データ保持の面で有利である。しかし、複数回のデータの書き換えが不可能なため、基本的にメモリ内のデータを変更することはできず、一度製造された無線タグの用途は限られてしまう。データの書き換え回数の制限を解消する方法に、記憶媒体としてフラッシュメモリを無線タグに搭載することが考えられる。フラッシュメモリを用いる場合、電気的にデータの書き換えが可能であり、データも記憶保持できるが、無線タグに搭載する上で読み出し速度の遅さが問題となる。またフラッシュメモリは、書き込み時間は読み出し時間よりも長く、消去時間は数百ミリ秒もかかり、応答時間が現在の無線タグよりも劣る性能となってしまう。さらにフラッシュメモリはプロセスが難しいためコストが高く、低コストで生産する必要のある無線タグに搭載することは現実的に非常に困難である。
【０００６】
またＰＣ（Ｐｅｒｓｏｎａｌ  Ｃｏｍｐｕｔｅｒ）に組み込まれている、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）を用いた従来のＣＰＵシステムでは、まず、ＣＰＵシステム起動時にマスクＲＯＭに記憶されたプログラムデータをメインメモリであるＤＲＡＭに記憶させている。ＤＲＡＭは集積度が高く安価であることが特徴として挙げられる。しかし、データを一定時間毎に再書き込みするリフレッシュ動作を行う必要があるために、メモリの動作は低速である。リフレッシュ動作が行われる理由は、ＤＲＡＭのデータの記憶が電荷の蓄積に依り、その蓄積された電荷がリーク電流によって減少するためである。
【０００７】
ＣＰＵシステムの動作を高速化するために、集積度はＤＲＡＭに劣るが、リフレッシュ動作の必要がなく、高速動作の可能なＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ：エスラム）をキャッシュメモリとして用いるのは非常に有効である。特にＣＰＵの動作において参照される頻度の高いプログラムデータを、ＤＲＡＭではなくＳＲＡＭに保存することで、読み出し時間を短縮化し、システムの高速動作を可能にする。
【０００８】
しかし、無線タグはＰＣと異なり、電力が常時供給されるものではなく、頻繁に途切れる状態にある。そのため電力が供給されている間に、短時間で応答（システムの起動や処理、等）させることが重要な要素として挙げられる。無線タグにＰＣと同じシステム（ＤＲＡＭ＋ＳＲＡＭ）を組み込んだ場合、電力供給後、システムが安定して動作するために一定の起動時間が必要となる。これは、特にＲＯＭからデータを読み出し、ＤＲＡＭやＳＲＡＭに参照頻度の高いデータの書き込みが行われていることに依る。無線タグにおいて、起動時間が長く応答までに時間がかかり過ぎてしまうと、商品管理、等の実用に不向きである。そのため、上記のＰＣに組み込まれているシステムを無線タグに搭載することは現実的に有効な方法ではない。
【０００９】
無線タグの応答速度が遅い場合、リーダ／ライタとの通信時に無線タグを静止させるか、あるいは、無線タグを動かす場合は低速度に保たなければ、正常な応答を返すことができない。これは一定速度以上で動くタグを認識できないためであり、無線タグの使い道を狭める要因の一つとなっている。無線タグが様々な分野で利用されるためには応答速度を向上させることが重要な課題となる。
【００１０】
本発明は、以上の問題を鑑みなされたものであり、ＣＰＵ搭載無線タグのメモリ内のデータの書き換えを可能にした上で、ＣＰＵシステムを高速化し、無線タグの通信性能の向上を行うことを課題とする。
【課題を解決するための手段】
【００１１】
本発明は、ＣＰＵが搭載されている半導体装置に、無線で伝送されてきた電力を蓄えることができる無線蓄電手段（ＲＦバッテリー）と、ＳＲＡＭとを設ける。そして、無線蓄電手段からＳＲＡＭへの電力の供給を行うことで、ＣＰＵシステムの高速化による通信性能を向上させた半導体装置を提供する。ＳＲＡＭはメモリの中でも読み出し動作と書き込み動作の早さ、サイクル時間とアクセス時間の同一性、待機時の消費電力の小ささの点で優れている。以上の特徴からＳＲＡＭはＣＰＵが搭載された半導体装置のシステムを高速化する上で非常に重要な役目を果たす。また、無線蓄電手段と組み合わせているためＳＲＡＭのデータを保存することができ、ＲＯＭと同様の機能を持つ。
【００１２】
無線蓄電手段は、電源部と、蓄電装置と、を有する。無線蓄電手段はさらにアンテナ回路を有していても良い。アンテナ回路は、アンテナと、共振回路と、を有する。アンテナは、無線信号を受信する機能を有する。特に、アンテナは受信できる周波数帯に限りがあるため、複数のアンテナ回路を搭載することで受信可能な無線信号の周波数領域を広げることができる。共振回路は、受信した無線信号を基に起電力を生成する回路である。電源部は、アンテナ回路により得られた交流信号を直流信号に変換する機能、また、蓄電装置への充電、蓄電装置からの放電を切り替える制御回路と、を有する。蓄電装置は、電力を蓄える機能を持つバッテリーまたはコンデンサを有する。
【発明の効果】
【００１３】
本発明の半導体装置では、無線蓄電手段付きのＳＲＡＭを搭載することにより、プログラムメモリおよびデータメモリとしてＳＲＡＭを使用し、メモリ動作の高速化を可能とする。これによりＣＰＵシステムの高速動作が実現できる。また、製造直後は、ＳＲＡＭにはデータが記憶されていないため、半導体装置の用途に応じたプログラムデータを記憶させることが可能である。さらに、製造段階において半導体装置の用途を限っていないため、大量生産により生産コストも低く抑えることが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【００１５】
（実施の形態１）
半導体装置のプログラムデータを記憶するためのメモリを、無線蓄電手段付きのＳＲＡＭに変更することで、プログラムデータを電源オフ時にも記憶保持できる。また、ＳＲＡＭを用いることでＣＰＵのメモリアクセス時に高速な、読み出し、書き込み、消去、が可能となる。また、プログラムデータの書き込み、書き換えが可能になるため、用途に応じたＣＰＵシステムを持つ半導体装置が作製可能となる。以下にその構成、動作について示す。
【００１６】
半導体装置のブロック構成は、図１に示すものである。
【００１７】
図１に示すように、半導体装置２０１はロジック部２０６とアナログ部２１５とを有する。ロジック部２０６は、ＣＰＵ２０２と、マスクＲＯＭ２０３と、ＳＲＡＭ２０４ａと、ＳＲＡＭ２０４ｂと、コントローラ２０５とを有する。またアナログ部２１５は、電源回路２０９と、リセット回路２１０と、クロック生成回路２１１と、復調回路２１２と、変調回路２１３と、電源管理回路２１４と、無線蓄電手段２２５とを有する。無線蓄電手段２２５は、アンテナ回路２２４と、電源部２２６と、蓄電装置２２７と、を有する。また、アンテナ回路２２４は、アンテナ２０７と、共振回路２０８と、を有する。
【００１８】
ＳＲＡＭ２０４ａは、無線蓄電手段２２５から電力が供給され、プログラムデータの記憶保持に使用される。つまり無線蓄電手段２２５は、ＳＲＡＭ２０４ａのデータ保持用の電力供給源として機能する。ＳＲＡＭ２０４ｂは、ＣＰＵ２０２の演算結果等の一時的な記憶保持などの作業メモリとして使用される。
【００１９】
コントローラ２０５は、ＣＰＵインターフェース（ＣＰＵＩＦ）２１６と、制御レジスタ２１７と、コード抽出回路２１８と、符号化回路２１９とを有する。なお、図１では、説明を簡単にするため、通信信号を受信信号２２０と、送信信号２２１とに分けて示したが、実際には、両者は一体とされた信号であり、半導体装置２０１およびリーダ／ライタの間で同時に送受信される。受信信号２２０は、アンテナ回路２２４で受信された後、復調回路２１２により復調される。また、送信信号２２１は、変調回路２１３により変調された後、アンテナ２０７から送信される。
【００２０】
図１において、通信信号により形成される磁界中に半導体装置２０１を置くと、アンテナ回路２２４において誘導起電力が生じる。誘導起電力は、電源回路２０９における電気容量により保持され、また電気容量によって電位が安定化され、半導体装置２０１の各回路に電源電圧として供給される。リセット回路２１０は、半導体装置２０１全体の初期リセット信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。クロック生成回路２１１は、電源管理回路２１４より生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路２１２は、ＡＳＫ方式の受信信号２２０の振幅の変動を”０”“１”の受信データ２２２として検出する。復調回路２１２は、例えばローパスフィルターとする。さらに、変調回路２１３は、送信データをＡＳＫ方式の送信信号２２１の振幅を変動させて送信する。例えば、送信データ２２３が”０”の場合、共振回路２０８の共振点を変化させ、通信信号の振幅を変化させる。電源管理回路２１４は、電源回路２０９よりロジック部２０６に供給される電源電圧またはロジック部２０６における消費電流を監視し、クロック生成回路２１１において、クロック信号の周波数とデューティー比を変更するための制御信号を生成する。
【００２１】
無線蓄電手段２２５において、アンテナ２０７が受信した無線信号を基に共振回路２０８で得られた誘導起電力は、電源部２２６により整流される。また、電源部２２６は、蓄電装置２２７に対して、蓄電、放電の制御を行なう機能を有する。蓄電装置２２７は、電力を保持する機能を有し、いわゆる蓄電池（バッテリー）を適用できる。例えば、リチウムイオン電池、リチウム二次電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などの二次電池が適用可能である。なお、蓄電装置２２７には、蓄電池（バッテリー）の他、大容量のコンデンサ（例えば、積層セラミックコンデンサ、電気二重層コンデンサなど）を適用することができる。特に、リチウムイオン電池やリチウム二次電池は充放電容量が大きいため、本発明の実施の形態の半導体装置２０１に適用することで小型化を図ることができる。金属リチウム電池は、正極活物質にリチウムイオン含有遷移金属酸化物、金属酸化物、金属硫化物、鉄系化合物、導電性ポリマーまたは有機イオウ系化合物等を用い、負極活物質にリチウム（合金）、電解質に有機系電解液またはポリマー電解質などを用いることで、充放電容量を大きくすることができる。
【００２２】
次に、本実施の形態における半導体装置の動作を説明する。製造直後の半導体装置内のＳＲＡＭ２０４ａにはデータが記憶されていないため、ＣＰＵ２０２の動作用のプログラムデータを書き込む必要がある。ＳＲＡＭ２０４ａにおけるデータの書き込みと書き換え、ＣＰＵシステムの一連の動作を以下に説明する。
【００２３】
まず、リーダ／ライタより送信された受信信号２２０を、半導体装置２０１が受信する。受信信号２２０にはＳＲＡＭ２０４ａに記憶させるためのプログラムデータが含まれている。なお、図１では、説明を簡単にするため、通信信号を受信信号２２０と、送信信号２２１とに分けて示したが、実際には、両者は一体とされた信号であり、半導体装置２０１およびリーダ／ライタの間で同時に送受信される。受信信号２２０は、復調回路２１２で復調され、コード抽出回路２１８で制御コマンドやプログラムデータなどに分解され、制御レジスタ２１７に格納される。ここで、制御コマンドは、半導体装置２０１の応答を指定するデータである。例えば、固有ＩＤ番号の送信、動作停止、暗号解読などを指定する。
【００２４】
続いて、ロジック部２０６において、ＣＰＵ２０２が、マスクＲＯＭ２０３に格納された書き込み用プログラムデータを基に受信したプログラムデータをＳＲＡＭ２０４ａに書き込む。以降、ＣＰＵ２０２は、ＳＲＡＭ２０４ａからプログラムデータを読み出し、演算処理を実行する。演算処理結果や演算途中のデータはＳＲＡＭ２０４ｂに書き込まれる。ＣＰＵ２０２はＳＲＡＭ２０４ａ、ＳＲＡＭ２０４ｂとデータの受渡しを行うことで処理動作を行う。
【００２５】
無線蓄電手段２２５は、ＳＲＡＭ２０４ａに書き込まれたプログラムデータ保持用の電力供給源として機能する。無線蓄電手段２２５からの電力供給によってＳＲＡＭ２０４ａは電源オフ時にデータを保持することができる。また、ＳＲＡＭ２０４ａに記憶されたプログラムデータは、マスクＲＯＭ２０３に記憶された消去用、または、書き換え用のプログラムデータを実行することで、容易に消去、または、書き換えが可能である。
【００２６】
なお、ＣＰＵ２０２は、ＣＰＵＩＦ２１６を介してマスクＲＯＭ２０３、ＳＲＡＭ２０４ａ、ＳＲＡＭ２０４ｂ、制御レジスタ２１７にアクセスする。ＣＰＵＩＦ２１６は、ＣＰＵ２０２が要求するアドレスより、マスクＲＯＭ２０３、ＳＲＡＭ２０４ａ、ＳＲＡＭ２０４ｂ、制御レジスタ２１７のいずれかに対するアクセス信号を生成する機能を有している。
【００２７】
最後に、符号化回路２１９において、制御レジスタ２１７からの信号により送信データ２２３を生成し、変調回路２１３で送信信号２２１を変調し、アンテナ２０７より送信信号２２１をリーダ／ライタに送信する。
【００２８】
以上の説明のように、半導体装置は生産段階においてＳＲＡＭ内にプログラムデータは記憶されていないため、ＳＲＡＭ２０４ａに、用途に応じた任意のプログラムデータを書き込むことができる。初期状態において、プログラムデータの限定がないため、半導体装置の大量生産が可能であり、生産コストを低く抑えることができる点が特徴として挙げられる。また、ＳＲＡＭ搭載により、ＣＰＵシステムの起動直後でもＣＰＵはＳＲＡＭから直接データの読み出し、書き込みが行えるため、ＣＰＵシステム全体の処理速度の向上が可能となる。
【００２９】
なお、ＳＲＡＭ２０４ａはプログラムメモリとしての使用に限らず、データメモリとして使用することもできる。
【００３０】
以上の構成をとることで、応答速度を向上させたデータの書き換え可能な半導体装置の提供が可能となる。
【００３１】
（実施の形態２）
本実施の形態では、無線蓄電手段付きＳＲＡＭとＣＰＵを有する半導体装置について説明する。図２は、本実施の形態の半導体装置のブロック図である。
【００３２】
図２を用いて半導体装置のブロック構成を説明する。図２において、半導体装置１０１は、ロジック部１０６と、アナログ部１１５とを有する。またロジック部１０６は、ＣＰＵ１０２と、マスクＲＯＭ１０３と、ＳＲＡＭ１０４と、コントローラ１０５とを有する。アナログ部１１５は、アンテナ回路１２４と、電源回路１０９と、リセット回路１１０と、クロック生成回路１１１と、復調回路１１２と、変調回路１１３と、電源管理回路１１４と、無線蓄電手段１２５とを有する。また、アンテナ回路１２４は、アンテナ１０７と、共振回路１０８と、を有する。無線蓄電手段１２５は、アンテナ回路１２４と、電源部１２６と、蓄電装置１２７と、を有する。
【００３３】
コントローラ１０５は、ＣＰＵインターフェース（ＣＰＵＩＦ）１１６と、制御レジスタ１１７と、コード抽出回路１１８と、符号化回路１１９とを有する。なお、図２では、説明を簡単にするため、通信信号を受信信号１２０と、送信信号１２１とに分けて示したが、実際には、両者は一体とされた信号であり、半導体装置１０１およびリーダ／ライタの間で同時に送受信される。受信信号１２０は、アンテナ回路１２４とで受信された後、復調回路１１２により復調される。また、送信信号１２１は、変調回路１１３により変調された後、アンテナ１０７から送信される。
【００３４】
図２において、通信信号により形成される磁界中に半導体装置１０１を置くと、アンテナ回路１２４において誘導起電力が生じる。誘導起電力は、電源回路１０９における電気容量により保持され、また電気容量によって電位が安定化され、半導体装置１０１の各回路に電源電圧として供給される。リセット回路１１０は、半導体装置１０１全体の初期リセット信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号を初期リセット信号として生成する。クロック生成回路１１１は、電源管理回路１１４より生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路１１２は、ＡＳＫ方式の受信信号１２０の振幅の変動を”０”“１”の受信データ１２２として検出する。復調回路１１２は、例えばローパスフィルターとする。さらに、変調回路１１３は、送信データをＡＳＫ方式の送信信号１２１の振幅を変動させて送信する。例えば、送信データ１２３が”０”の場合、共振回路１０８の共振点を変化させ、通信信号の振幅を変化させる。電源管理回路１１４は、電源回路１０９よりロジック部１０６に供給される電源電圧またはロジック部１０６における消費電流を監視し、クロック生成回路１１１において、クロック信号の周波数とデューティー比を変更するための制御信号を生成する。
【００３５】
無線蓄電手段１２５において、アンテナ１０７が受信した無線信号を基に共振回路１０８で得られた誘導起電力は、電源部１２６により整流される。また、電源部１２６は、蓄電装置１２７に対して、蓄電、放電の制御を行なう機能を有する。蓄電装置１２７は、電力を保持する機能を有し、いわゆる蓄電池（バッテリー）を適用できる。例えば、リチウムイオン電池、リチウム二次電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などの二次電池が適用可能である。なお、蓄電装置１２７には、蓄電池（バッテリー）の他、蓄電器である大容量のコンデンサ（例えば、積層セラミックコンデンサ、電気二重層コンデンサなど）を適用することができる。特に、リチウムイオン電池やリチウム二次電池は充放電容量が大きいため、本発明の実施の形態の半導体装置１０１に適用することで小型化を図ることができる。金属リチウム電池は、正極活物質にリチウムイオン含有遷移金属酸化物、金属酸化物、金属硫化物、鉄系化合物、導電性ポリマーまたは有機イオウ系化合物等を用い、負極活物質にリチウム（合金）、電解質に有機系電解液またはポリマー電解質などを用いることで、充放電容量を大きくすることができる。
【００３６】
次に、本実施の形態における半導体装置の動作を説明する。流通業界において商品管理を行う場合、どのような場所を、いつ通過したかは重要な情報である。また、この位置情報、時間情報は消費者に対して製造元、商品の信頼性を得ることのできる点として挙げられる。リーダ／ライタによって半導体装置１０１に搭載されたＳＲＡＭ１０４に位置情報または時間情報を書き込む場合を以下で説明する。
【００３７】
まず、リーダ／ライタより送信された受信信号１２０を、半導体装置１０１が受信する。受信信号１２０にはＳＲＡＭ１０４に書き込む位置情報または時間情報が含まれている。受信信号１２０は、復調回路１１２で復調された後、コード抽出回路１１８で制御コマンドや位置情報または時間情報などに分解され、制御レジスタ１１７に格納される。ここで、制御コマンドは、半導体装置１０１の応答を指定するデータである。例えば、固有ＩＤ番号の送信、動作停止、暗号解読などを指定する。
【００３８】
続いて、ロジック部１０６において、ＣＰＵ１０２が、マスクＲＯＭ１０３に格納された書き込み用プログラムデータを基にＳＲＡＭ１０４に位置情報または時間情報を書き込む。また書き換え動作は書き込み動作と同様に、ＣＰＵ１０２がマスクＲＯＭ１０３に格納された書き換え用プログラムデータを基にＳＲＡＭ１０４の記憶データを書き換える。ＳＲＡＭ１０４に一度書き込まれた位置情報または時間情報は位置情報または時間情報を読み出すためのプログラムデータを含む受信信号１２０を半導体装置１０１に受信させることで送信信号１２１を得ることができる。
【００３９】
無線蓄電手段１２５は、ＳＲＡＭ１０４のデータ保持用の電力供給源として機能する。
【００４０】
なお、ＣＰＵ１０２は、ＣＰＵＩＦ１１６を介してマスクＲＯＭ１０３、ＳＲＡＭ１０４、制御レジスタ１１７にアクセスする。ＣＰＵＩＦ１１６は、ＣＰＵ１０２が要求するアドレスより、マスクＲＯＭ１０３、ＳＲＡＭ１０４、制御レジスタ１１７のいずれかに対するアクセス信号を生成する機能を有している。
【００４１】
最後に、符号化回路１１９において、応答信号から送信データ１２３を生成し、変調回路１１３で変調し、アンテナ１０７より送信信号１２１をリーダ／ライタに送信する。
【００４２】
本実施の形態を用いることにより、直接ＳＲＡＭから読み出すことが可能となるため、従来の不揮発性メモリと比べて読み出し時間が短縮されるので、処理時間を短縮することが可能となる。また、無線蓄電手段の付加によりＳＲＡＭに書き込んだデータの保持が可能であるため、電源再供給直後にもシステムの高速動作が可能となる。
【００４３】
以上の読み出し速度、また、書き込み速度の向上により、リーダ／ライタとの通信時間が短縮できる。応答時間を短縮化したデータ書き込み可能な半導体装置を製造物、製造部品に貼付することで製造工程の履歴情報（固有ＩＤ、製造場所、製造時間、等）を得ることができる。応答時間の短縮化によって、製造ラインの速度を遅くすることなく半導体装置へのデータ書き込みが可能となり、生産ラインへの導入が容易に行える。また、半導体装置に書き込まれた情報を高速に読み取ることで、製造途中で異なる工程へ振り分ける場合や出荷先の分別を自動に行うことができ、生産ラインの効率化を計ることが可能となる。
【００４４】
上記の構成をとることで、応答速度を向上させた半導体装置を提供することが可能となる。
【００４５】
（実施の形態３）
次に、図３を用いて、半導体装置８００の構成例を説明する。図３は、半導体装置８００のブロック図である。半導体装置８００は、アンテナ回路８０１、信号処理回路８０２、および蓄電装置８０３を有する。
【００４６】
アンテナ回路８０１は、信号の送受信を行う。アンテナ回路８０１は、アンテナ回路の形状に応じた周波数の信号を検波する。アンテナ回路８０１で受信した信号を信号処理回路８０２で直流電源に変換し、電力を蓄電装置８０３に供給する。
【００４７】
蓄電装置８０３はいわゆる蓄電池（バッテリー）を適用できる。例えば、リチウムイオン電池、リチウム二次電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などの二次電池が適用可能である。なお、蓄電装置８０３には、蓄電池（バッテリー）の他、大容量のコンデンサ（例えば、積層セラミックコンデンサ、電気二重層コンデンサなど）を適用することができる。特に、リチウムイオン電池やリチウム二次電池は充放電容量が大きいため、本発明の実施の形態の半導体装置８００に適用することで小型化を図ることができる。金属リチウム電池は、正極活物質にリチウムイオン含有遷移金属酸化物、金属酸化物、金属硫化物、鉄系化合物、導電性ポリマーまたは有機イオウ系化合物等を用い、負極活物質にリチウム（合金）、電解質に有機系電解液またはポリマー電解質などを用いることで、充放電容量を大きくすることができる。
【００４８】
リチウムイオン電池の活物質や電解質をスパッタリング法により形成することにより、蓄電装置８０３を、信号処理回路８０２が形成された基板上に形成することができ、また、アンテナ回路８０１が形成された基板上に形成することもできる。信号処理回路８０２やアンテナ回路８０１が形成された基板上に、蓄電装置８０３を形成することにより、半導体装置８００を薄膜化、軽量化することができる。
【００４９】
アンテナ回路８０１は、アンテナ８４２と、共振回路８４３と、を有する。アンテナ８４２は、無線信号を受信する機能を有する。共振回路８４３は、アンテナ８４２が受信した無線信号を基に誘導起電力を生成し、電力を得る回路である。
【００５０】
信号処理回路８０２は、電源部８２０とロジック部８３０とに大別される。電源部８２０は、図３に示すように、アンテナ回路８０１の出力が接続された整流回路８２１、整流回路８２１の出力が接続された充電制御回路８２２、蓄電装置８０３の出力が接続された放電制御回路８２３、充電制御回路８２２および放電制御回路８２３を制御するスイッチ制御回路８２４を有する。
【００５１】
充電制御回路８２２は、レギュレータ８２２ａ、レギュレータ８２２ａの出力が接続されたスイッチ８２２ｂを有する。レギュレータ８２２ａの出力は、スイッチ８２２ｂを介して蓄電装置８０３に接続されている。
【００５２】
整流回路８２１は、アンテナ回路８０１で受信した交流信号を半波整流し、平滑化して直流電圧を作る。充電制御回路８２２は、整流回路８２１から出力される直流電圧を一定電圧にした後、蓄電装置８０３に供給する回路である。整流回路８２１から出力される直流電圧は、充電制御回路８２２のレギュレータ８２２ａに入力され一定電圧の直流電圧とされる。レギュレータ８２２ａで生成された定電圧はスイッチ８２２ｂを介して蓄電装置８０３に出力され、蓄電装置８０３に充電される。レギュレータ８２２ａは、規格以上の電圧が蓄電装置８０３に印加されないように、電圧値を一定にするための回路である。なお、レギュレータ８２２ａで、入力される直流電圧に対して、電圧値だけでなく、電流値も一定にするようにしてもよい。また、スイッチ８２２ｂをダイオードのような整流素子にすることで、レギュレータ８２２ａを省略することができる。すなわち、充電制御回路８２２を整流素子のみという単純な構成とすることができる。
【００５３】
放電制御回路８２３は、レギュレータ８２３ａ、レギュレータ８２３ａの入力に接続されたスイッチ８２３ｂを有する。レギュレータ８２３ａの入力は、スイッチ８２３ｂを介して、蓄電装置８０３の出力に接続されている。レギュレータ８２３ａの出力はＳＲＡＭ８３６に接続されている。蓄電装置８０３に充電された電力が放電制御回路８２３からＳＲＡＭ８３６に供給される。蓄電装置８０３から供給される電力はレギュレータ８２３ａにより定電圧電源とされるため、規格以上の電圧がＳＲＡＭ８３６に入力されることを防ぐことができる。なお、レギュレータ８２３ａで、入力される直流電圧について電圧値だけでなく、電流値も一定にするようにしてもよい。
【００５４】
スイッチ制御回路８２４は、蓄電装置８０３の充電、および蓄電装置８０３からＳＲＡＭ８３６への電源供給を制御する回路である。スイッチ制御回路８２４には、蓄電装置８０３の出力が接続され、この出力をもとに蓄電装置８０３の充電状態を監視する。また、スイッチ制御回路８２４には、整流回路８２１の出力が接続され、この出力から、アンテナ回路８０１で受信した信号の振幅の大きさ（電界の大きさ）を監視している。スイッチ制御回路８２４は、蓄電装置８０３および整流回路８２１の出力を監視し、スイッチ８２２ｂおよびスイッチ８２３ｂのオン、オフを制御する。例えば、スイッチ８２３ｂの制御は、蓄電装置８０３の電圧がある値Ｖ１以上になるとスイッチ８２３ｂをオンにし、蓄電装置８０３の電力をＳＲＡＭ８３６に供給する。ある値Ｖ２（Ｖ１＞Ｖ２）以下になるとスイッチ８２３ｂをオフし、ＳＲＡＭ８３６への電力の供給を停止する。例えば、Ｖ１の設定値は、ＳＲＡＭ８３６のデータを安定に記憶保持ができる電圧値とし、Ｖ２の設定値は、ＳＲＡＭ８３６のデータを記憶保持させるのに必要な電圧の最小値とする。
【００５５】
ロジック部８３０は、図３に示すように接続された復調回路８３１、アンプ８３２、論理回路８３３、制御レジスタ８３４、ＣＰＵＩＦ８３５、ＳＲＡＭ８３６、マスクＲＯＭ８３７、ＣＰＵ８３８、論理回路８３９、アンプ８４０、および変調回路８４１を有する。ロジック部８３０において、アンプ８３２はアンテナ回路８０１に入力される信号の振幅を増幅し、クロック信号として論理回路８３３に供給する。またＡＳＫ変調やＰＳＫ変調された通信信号は復調回路８３１で復調される。復調後の信号も論理回路８３３に送られ解析される。論理回路８３３で解析された信号は制御レジスタ８３４に送られ、それに基づき、制御レジスタ８３４はＣＰＵＩＦ８３５を介して、ＣＰＵ８３８へ制御信号を送る。
【００５６】
ＳＲＡＭ８３６は、基本的には一時的なデータの記憶を行う作業メモリである。本実施の形態ではＳＲＡＭ８３６を無線蓄電手段と組み合わせており、リーダ／ライタからの電力の供給が行われていない時においてもＳＲＡＭ８３６においてデータの保持が可能となる。マスクＲＯＭ８３７は、ＣＰＵ８３８が動作するために必要となるプログラムデータを記憶している。ＣＰＵ８３８の動作時には、マスクＲＯＭ８３７から読み出したデータに基づいて演算処理を行う。ＣＰＵ８３８は制御信号を基にＣＰＵＩＦ８３５を介して、ＳＲＡＭ８３６、または、マスクＲＯＭ８３７から指定アドレスのデータを読み出し、演算処理を実行する。ＣＰＵ８３８から送られてきたデータは、論理回路８３９でエンコード処理される。そして、エンコード処理されたデータを含む信号が、アンプ８４０で増幅され、その信号によって、変調回路８４１はアンテナ回路８０１より出力する信号に変調をかける。ここで図３における電力は、ロジック部８３０の外に設けられる蓄電装置８０３によって電源部８２０を介して供給している。このようにして半導体装置８００のロジック部８３０は動作する。
【００５７】
図３に示す半導体装置８００において、無線蓄電手段は、アンテナ回路８０１、電源部８２０および蓄電装置８０３を有する。以下、無線蓄電手段を充電し、無線蓄電手段で蓄えた電力を供給する方法を説明する。
【００５８】
半導体装置８００は、電磁波を受信することにより蓄電装置８０３を自動的に充電させることが可能である。また、アンテナ回路８０１は、アンテナ回路の形状に応じた周波数帯域の信号を検波して、直流電源に変換し、電力を発生させることができる。また、リーダ／ライタの代わりに、充電専用に電磁波を発信する装置、いわゆる給電器を用いることで蓄電装置８０３を意図的に充電して、ＳＲＡＭ８３６に電力が無くなることを回避することができる。リーダ／ライタに充電専用の信号を送信する機能を備えることで、充電器として機能させることもできる。
【００５９】
無線蓄電手段に充電された電力をＳＲＡＭ８３６に供給することで、ＳＲＡＭ８３６に記憶されたデータを保持することが可能である。ＳＲＡＭ８３６に記憶されたデータが保持されることで、半導体装置とリーダ／ライタとの通信開始時に、ＳＲＡＭ８３６へのデータ書き込み時間の省略、ＳＲＡＭ８３６の高速読み出しにより、ＣＰＵ８３８とのデータの受け渡しも高速に行えるため、システムの処理の高速化を行うことが可能となる。ＳＲＡＭ８３６の読み出し、書き込み速度がメモリの中でも非常に高速である特徴を更に活かすことができる。
【００６０】
以上の説明のように、無線蓄電手段とＳＲＡＭを組み合わせて半導体装置のシステムに組み込むことで、ＣＰＵシステムの性能を向上させた半導体装置の提供が可能となる。
【実施例１】
【００６１】
図４に、本発明の半導体装置の一形態を、斜視図で示す。図４において半導体装置５００は、基板５２０と、カバー材５２１を有する。基板５２０、カバー材５２１として、ガラス基板、石英基板、プラスチック基板またはＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いることが出来る。
【００６２】
アンテナ回路５２２と、アンテナ回路５２２以外のアナログ部５２３と、ロジック部５２４とは、基板５２０上に形成されている。そしてカバー材５２１は、アンテナ回路５２２と、アンテナ回路５２２以外のアナログ部５２３と、ロジック部５２４とを覆うように、基板５２０と重なっている。なおアンテナ回路５２２は基板５２０上にて形成されていても良いし、アンテナ回路５２２を別途用意して、基板５２０上に貼り付けても良い。
【００６３】
アンテナ回路５２２以外のアナログ部５２３には無線蓄電手段５２５が含まれており、ロジック部５２４にはＳＲＡＭ５２６とＣＰＵ５２７が含まれている。本発明では、無線蓄電手段５２５からＳＲＡＭ５２６に電力が供給されている。
【００６４】
半導体装置５００とリーダ／ライタとの間における通信は、キャリア（搬送波）として用いる電波を変調することで行うことが出来る。本実施例では９５０ＭＨｚのキャリアを用いた半導体装置５００の構成について示したが、キャリアの周波数はこれに限定されない。キャリアとして、１２５ｋＨｚ、１３．５６ＭＨｚなど様々な周波数の電波を用いることができる。信号の伝送方式は、キャリアの波長によって電磁結合方式、電磁誘導方式、マイクロ波方式など様々な種類に分類することが出来る。変調の方式も振幅変調、周波数変調、位相変調など様々な方式があるが、特に限定はされない。
【００６５】
また本実施例では、電界を用いて通信を行う場合の半導体装置を例示しているので、アンテナ回路５２２としてダイポールアンテナを用いている。電界ではなく磁界を用いて通信を行う場合には、アンテナ回路５２２にコイル状のアンテナを用いることが出来る。
【００６６】
また本実施例では、アンテナ回路５２２を有する半導体装置５００の構成について説明しているが、本発明の半導体装置は必ずしもアンテナ回路５２２を有していなくとも良い。また図４に示した半導体装置に、発振回路を設けても良い。
【００６７】
本発明の半導体装置は、無線蓄電手段５２５、ＳＲＡＭ５２６を含め、全て通常のＭＯＳのプロセスで形成することが可能である。よって、半導体装置を小型化することが出来る。
【００６８】
本実施例は、実施の形態１〜３と適宜組み合わせて実施することが可能である。
【実施例２】
【００６９】
次に、本発明の半導体装置の作製方法について詳しく述べる。なお本実施例では薄膜トランジスタ（ＴＦＴ）を半導体素子の一例として示すが、本発明の半導体装置に用いられる半導体素子はこれに限定されない。例えばＴＦＴの他に、記憶素子、ダイオード、抵抗、コイル、容量、インダクタなどを用いることができる。
【００７０】
まず図５（Ａ）に示すように、耐熱性を有する基板３００上に、絶縁膜３０１、剥離層３０２、下地膜として機能する絶縁膜３０３と、半導体膜３０４とを順に形成する。絶縁膜３０１、剥離層３０２、絶縁膜３０３及び半導体膜３０４は連続して形成することが可能である。
【００７１】
基板３００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基板を含む金属基板、またはシリコン基板等の半導体基板を用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度は低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
【００７２】
プラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
【００７３】
なお本実施例では、剥離層３０２を基板３００上の全面に設けているが本発明はこの構成に限定されない。例えばフォトリソグラフィ法などを用いて、基板３００上において剥離層３０２を部分的に形成する様にしても良い。
【００７４】
絶縁膜３０１、絶縁膜３０３は、ＣＶＤ法やスパッタリング法等を用いて、酸化珪素、窒化珪素（ＳｉＮｘ、Ｓｉ３Ｎ４等）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁性を有する材料を用いて形成する。
【００７５】
絶縁膜３０１、絶縁膜３０３は、基板３００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が半導体膜３０４中に拡散し、ＴＦＴなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また絶縁膜３０３は、剥離層３０２に含まれる不純物元素が半導体膜３０４中に拡散するのを防ぎ、なおかつ後の半導体素子を剥離する工程において、半導体素子を保護する役目も有している。
【００７６】
絶縁膜３０１、絶縁膜３０３は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜、膜厚５０ｎｍの窒化酸化珪素膜、膜厚１００ｎｍの酸化窒化珪素膜を順に積層して絶縁膜３０３を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。例えば、下層の酸化窒化珪素膜に代えて、膜厚０．５〜３μｍのシロキサン系樹脂をスピンコート法、スリットコーター法、液滴吐出法、印刷法などによって形成しても良い。また、中層の窒化酸化珪素膜に代えて、窒化珪素膜（ＳｉＮｘ、Ｓｉ３Ｎ４等）を用いてもよい。また、上層の酸化窒化珪素膜に代えて、酸化珪素膜を用いていても良い。また、それぞれの膜厚は、０．０５〜３μｍとするのが望ましく、その範囲から自由に選択することができる。
【００７７】
或いは、剥離層３０２に最も近い、絶縁膜３０３の下層を酸化窒化珪素膜または酸化珪素膜で形成し、中層をシロキサン系樹脂で形成し、上層を酸化珪素膜で形成しても良い。
【００７８】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち、少なくとも１種を有していても良い。
【００７９】
酸化珪素膜は、ＳｉＨ４／Ｏ２、ＴＥＯＳ（テトラエトキシシラン）／Ｏ２等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の方法によって形成することができる。また、窒化珪素膜は、代表的には、ＳｉＨ４／ＮＨ３の混合ガスを用い、プラズマＣＶＤによって形成することができる。また、酸化窒化珪素膜、窒化酸化珪素膜は、代表的には、ＳｉＨ４／Ｎ２Ｏの混合ガスを用い、プラズマＣＶＤによって形成することができる。
【００８０】
剥離層３０２は、金属膜、金属酸化膜、金属膜と金属酸化膜とを積層して形成される膜を用いることができる。金属膜と金属酸化膜は、単層であっても良いし、複数の層が積層された積層構造を有していても良い。また、金属膜や金属酸化膜の他に、金属窒化物や金属酸化窒化物を用いてもよい。剥離層３０２は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。
【００８１】
剥離層３０２に用いられる金属としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）またはイリジウム（Ｉｒ）等が挙げられる。剥離層３０２は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。
【００８２】
また剥離層３０２は珪素（Ｓｉ）単体で形成された膜を用いても良いし、珪素（Ｓｉ）を含む化合物で形成された膜を用いても良い。或いは、珪素（Ｓｉ）と上記金属とを含む合金で形成された膜を用いても良い。珪素を含む膜は、非晶質、微結晶、多結晶のいずれでもよい。
【００８３】
剥離層３０２は、上述した膜を単層で用いても良いし、上述した複数の膜を積層して用いても良い。金属膜と金属酸化膜とが積層された剥離層３０２は、元となる金属膜を形成した後、該金属膜の表面を酸化または窒化させることで形成することができる。具体的には、酸素雰囲気中またはＮ２Ｏ雰囲気中で元となる金属膜にプラズマ処理を行ったり、酸素雰囲気中またはＮ２Ｏ雰囲気中で金属膜に加熱処理を行ったりすればよい。また元となる金属膜上に接するように、酸化珪素膜または酸化窒化珪素膜を形成することでも、酸化を行うことが出来る。また元となる金属膜上に接するように、窒化酸化珪素膜、窒化珪素膜を形成することで、窒化を行うことが出来る。
【００８４】
金属膜の酸化または窒化を行うプラズマ処理として、プラズマ密度が１×１０１１ｃｍ−３以上、好ましくは１×１０１１ｃｍ−３から９×１０１５ｃｍ−３以下であり、マイクロ波（例えば周波数２．４５ＧＨｚ）などの高周波を用いた高密度プラズマ処理を行っても良い。
【００８５】
なお元となる金属膜の表面を酸化することで、金属膜と金属酸化膜とが積層した剥離層３０２を形成するようにしても良いが、金属膜を形成した後に金属酸化膜を別途形成するようにしても良い。
【００８６】
例えば金属としてタングステンを用いる場合、スパッタ法やＣＶＤ法等により元となる金属膜としてタングステン膜を形成した後、該タングステン膜にプラズマ処理を行う。これにより、金属膜に相当するタングステン膜と、該金属膜に接し、なおかつタングステンの酸化物で形成された金属酸化膜とを、形成することができる。
【００８７】
なおタングステンの酸化物はＷＯｘで表される。ｘは２以上３以下の範囲内にあり、ｘが２の場合（ＷＯ２）、ｘが２．５の場合（Ｗ２Ｏ５）、ｘが２．７５の場合（Ｗ４Ｏ１１）、ｘが３の場合（ＷＯ３）となる。タングステンの酸化物を形成するにあたりｘの値に特に制約はなく、エッチングレート等をもとにｘの値を定めれば良い。
【００８８】
半導体膜３０４は、絶縁膜３０３を形成した後、大気に曝さずに形成することが望ましい。半導体膜３０４の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは５０〜１５０ｎｍ）とする。なお半導体膜３０４は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。
【００８９】
なお半導体膜３０４は、公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、基板３００として石英のような耐熱性に優れている基板を用いる場合、９５０℃程度の高温アニールを行う結晶法と、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法とを用いても良い。
【００９０】
例えばレーザ結晶化を用いる場合、レーザ結晶化の前に、レーザに対する半導体膜３０４の耐性を高めるために、５５０℃、４時間の加熱処理を該半導体膜３０４に対して行なう。そして連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波のレーザ光を照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力１０Ｗのレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜３０４に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度とし、照射する。
【００９１】
連続発振の気体レーザとして、Ａｒレーザ、Ｋｒレーザなどを用いることが出来る。また連続発振の固体レーザとして、ＹＡＧレーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、フォルステライト（Ｍｇ２ＳｉＯ４）レーザ、ＧｄＶＯレーザ４、Ｙ２Ｏ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザなどを用いることが出来る。
【００９２】
またパルス発振のレーザとして、例えばＡｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ２レーザ、ＹＡＧレーザ、Ｙ２Ｏ３レーザ、ＹＶＯ４レーザ、ＹＬＦレーザ、ＹＡｌＯ３レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。
【００９３】
また、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なっても良い。パルス発振でレーザ光を半導体膜３０４に照射してから半導体膜３０４が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって上記周波数を用いることで、半導体膜３０４がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。したがって、半導体膜３０４中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜３０４が形成される。具体的には、含まれる結晶粒の走査方向における幅が１０〜３０μｍ、走査方向に対して垂直な方向における幅が１〜５μｍ程度の結晶粒の集合を形成することができる。該走査方向に沿って連続的に成長した単結晶の結晶粒を形成することで、少なくともＴＦＴのチャネル方向には結晶粒界のほとんど存在しない半導体膜３０４の形成が可能となる。
【００９４】
なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを並行して照射するようにしても良い。
【００９５】
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。
【００９６】
上述したレーザ光の照射により、結晶性がより高められた半導体膜３０４が形成される。なお、予め半導体膜３０４に、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などで形成した多結晶半導体を用いるようにしても良い。
【００９７】
また本実施例では半導体膜３０４を結晶化しているが、結晶化せずに非晶質半導体膜または微結晶半導体膜のまま、後述のプロセスに進んでも良い。非晶質半導体、微結晶半導体を用いたＴＦＴは、多結晶半導体を用いたＴＦＴよりも作製工程が少ない分、コストを抑え、歩留まりを高くすることができるというメリットを有している。
【００９８】
非晶質半導体は、珪素を含む気体をグロー放電分解することにより得ることができる。珪素を含む気体としては、ＳｉＨ４、Ｓｉ２Ｈ６が挙げられる。この珪素を含む気体を、水素、水素及びヘリウムで希釈して用いても良い。
【００９９】
次に図５（Ｂ）に示すように、半導体膜３０４を所定の形状に加工（パターニング）し、島状の半導体膜３０５〜３０７を形成する。そして、島状の半導体膜３０５〜３０７を覆うように、ゲート絶縁膜３０８を形成する。ゲート絶縁膜３０８は、プラズマＣＶＤ法またはスパッタリング法などを用い、窒化珪素、酸化珪素、窒化酸化珪素または酸化窒化珪素を含む膜を、単層で、または積層させて形成することができる。積層する場合には、例えば、基板３００側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのが好ましい。
【０１００】
ゲート絶縁膜３０８は、高密度プラズマ処理を行うことにより島状の半導体膜３０５〜３０７の表面を酸化または窒化することで形成しても良い。高密度プラズマ処理は、例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化または窒化することにより、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に接するように形成される。この５〜１０ｎｍの絶縁膜をゲート絶縁膜３０８として用いる。
【０１０１】
上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、ゲート絶縁膜と半導体膜の界面準位密度をきわめて低くすることができる。また高密度プラズマ処理により半導体膜を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることが出来る。また半導体膜が結晶性を有する場合、高密度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜の一部または全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。
【０１０２】
次に図５（Ｃ）に示すように、ゲート絶縁膜３０８上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、島状の半導体膜３０５〜３０７の上方にゲート電極３０９を形成する。本実施例では積層された２つの導電膜をパターニングしてゲート電極３０９を形成する。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。
【０１０３】
本実施例では、１層目の導電膜として窒化タンタル膜またはタンタル（Ｔａ）膜を、２層目の導電膜としてタングステン（Ｗ）膜を用いる。２つの導電膜の組み合わせとして、本実施例で示した例の他に、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜、アルミニウム膜とタンタル膜、アルミニウム膜とチタン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の行程において、熱活性化を目的とした加熱処理を行うことができる。また、２層の導電膜の組み合わせとして、例えば、ｎ型を付与する不純物がドーピングされた珪素とニッケルシリサイド、ｎ型を付与する不純物がドーピングされたＳｉとＷＳｉｘ等も用いることが出来る。
【０１０４】
また、本実施例ではゲート電極３０９を積層された２つの導電膜で形成しているが、本実施例はこの構成に限定されない。ゲート電極３０９は単層の導電膜で形成されていても良いし、３つ以上の導電膜を積層することで形成されていても良い。３つ以上の導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【０１０５】
導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることが出来る。本実施例では１層目の導電膜を２０〜１００ｎｍの厚さで形成し、２層目の導電膜を１００〜４００ｎｍの厚さで形成する。
【０１０６】
なおゲート電極３０９を形成する際に用いるマスクとして、レジストの代わりに酸化珪素、酸化窒化珪素等をマスクとして用いてもよい。この場合、パターニングして酸化珪素、酸化窒化珪素等のマスクを形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅を有するゲート電極３０９を形成することができる。またマスクを用いずに、液滴吐出法を用いて選択的にゲート電極３０９を形成しても良い。
【０１０７】
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【０１０８】
次に、ゲート電極３０９をマスクとして、島状の半導体膜３０５〜３０７に、ｎ型を付与する不純物元素（代表的にはＰ（リン）またはＡｓ（砒素））を低濃度にドープする（第１のドーピング工程）。第１のドーピング工程の条件は、ドーズ量：１×１０１５〜１×１０１９／ｃｍ３、加速電圧：５０〜７０ｋｅＶとしたが、これに限定されるものではない。この第１のドーピング工程によって、ゲート絶縁膜３０８を介してドーピングがなされ、島状の半導体膜３０５〜３０７に、一対の低濃度不純物領域３１０がそれぞれ形成される。なお、第１のドーピング工程は、ｐチャネル型ＴＦＴとなる島状の半導体膜３０５をマスクで覆って行っても良い。
【０１０９】
次に図６（Ａ）に示すように、ｎチャネル型ＴＦＴとなる島状の半導体膜３０６、３０７を覆うように、マスク３１１を形成する。そしてマスク３１１に加えてゲート電極３０９をマスクとして用い、島状の半導体膜３０５に、ｐ型を付与する不純物元素（代表的にはＢ（ホウ素））を高濃度にドープする（第２のドーピング工程）。第２のドーピング工程の条件は、ドーズ量：１×１０１９〜１×１０２０／ｃｍ３、加速電圧：２０〜４０ｋｅＶとして行なう。この第２のドーピング工程によって、ゲート絶縁膜３０８を介してドーピングがなされ、島状の半導体膜３０５に、ｐ型の高濃度不純物領域３１２が形成される。
【０１１０】
次に図６（Ｂ）に示すように、マスク３１１をアッシング等により除去した後、ゲート絶縁膜３０８及びゲート電極３０９を覆うように、絶縁膜を形成する。該絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、珪素膜、酸化珪素膜、酸化窒化珪素膜または窒化酸化珪素膜や、有機樹脂などの有機材料を含む膜を、単層または積層して形成する。本実施例では、膜厚１００ｎｍの酸化珪素膜をプラズマＣＶＤ法によって形成する。
【０１１１】
そして、垂直方向を主体とした異方性エッチングにより、ゲート絶縁膜３０８及び該絶縁膜を部分的にエッチングする。上記異方性エッチングによりゲート絶縁膜３０８が部分的にエッチングされて、島状の半導体膜３０５〜３０７上に部分的に形成されたゲート絶縁膜３１３が形成される。また上記異方性エッチングにより絶縁膜が部分的にエッチングされて、ゲート電極３０９の側面に接するサイドウォール３１４が形成される。サイドウォール３１４は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。本実施例ではエッチングガスとしては、ＣＨＦ３とＨｅの混合ガスを用いる。なお、サイドウォール３１４を形成する工程は、これらに限定されるものではない。
【０１１２】
次にｐチャネル型ＴＦＴとなる島状の半導体膜３０５を覆うようにマスクを形成する。そして、形成したマスクに加えてゲート電極３０９及びサイドウォール３１４をマスクとして用い、ｎ型を付与する不純物元素（代表的にはＰまたはＡｓ）を高濃度にドープする（第３のドーピング工程）。第３のドーピング工程の条件は、ドーズ量：１×１０１９〜１×１０２０／ｃｍ３、加速電圧：６０〜１００ｋｅＶとして行なう。この第３のドーピング工程によって、島状の半導体膜３０６、３０７に、一対のｎ型の高濃度不純物領域３１５がそれぞれ形成される。
【０１１３】
なおサイドウォール３１４は、後に高濃度のｎ型を付与する不純物をドーピングし、サイドウォール３１４の下部に低濃度不純物領域またはノンドープのオフセット領域を形成する際のマスクとして機能するものである。よって、低濃度不純物領域またはオフセット領域の幅を制御するには、サイドウォール３１４を形成する際の異方性エッチングの条件またはサイドウォール３１４を形成するための絶縁膜の膜厚を適宜変更し、サイドウォール３１４のサイズを調整すればよい。
【０１１４】
次に、マスクをアッシング等により除去した後、不純物領域の加熱処理による活性化を行っても良い。例えば、５０ｎｍの酸化窒化珪素膜を形成した後、５５０℃、４時間、窒素雰囲気中において、加熱処理を行なえばよい。
【０１１５】
また、水素を含む窒化珪素膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒素雰囲気中において加熱処理を行ない、島状の半導体膜３０５〜３０７を水素化する工程を行なっても良い。或いは、水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の加熱処理を行ない、島状の半導体膜３０５〜３０７を水素化する工程を行なっても良い。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを用いることが出来る。加熱処理により、水素化のみならず、半導体膜に添加された不純物元素の活性化も行うことが出来る。また、水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。この水素化の工程により、熱的に励起された水素によりダングリングボンドを終端することができる。
【０１１６】
上述した一連の工程により、ｎチャネル型ＴＦＴ３１８、３１９、ｐチャネル型ＴＦＴ３１７が形成される。
【０１１７】
次に図６（Ｃ）に示すように、ＴＦＴ３１７〜３１９を保護するためのパッシベーション膜として機能する絶縁膜３２０を形成する。絶縁膜３２０は必ずしも設ける必要はないが、絶縁膜３２０を形成することで、アルカリ金属やアルカリ土類金属などの不純物がＴＦＴ３１７〜３１９へ侵入するのを防ぐことが出来る。具体的に絶縁膜３２０として、窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。本実施例では、膜厚６００ｎｍ程度の酸化窒化珪素膜を、絶縁膜３２０として用いる。この場合、上記水素化の工程は、該酸化窒化珪素膜形成後に行っても良い。
【０１１８】
次に、ＴＦＴ３１７〜３１９を覆うように、絶縁膜３２０上に絶縁膜３２１を形成する。絶縁膜３２１は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜３２１を形成しても良い。
【０１１９】
絶縁膜３２１の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０１２０】
次に島状の半導体膜３０５〜３０７がそれぞれ一部露出するように絶縁膜３２０及び絶縁膜３２１にコンタクトホールを形成する。そして、導電膜３２２と、該コンタクトホールを介して島状の半導体膜３０５〜３０７に接する導電膜３２３〜３２６とを形成する。コンタクトホール開口時のエッチングに用いられるガスは、ＣＨＦ３とＨｅの混合ガスを用いたが、これに限定されるものではない。
【０１２１】
導電膜３２２〜３２６は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的に導電膜３２２〜３２６として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。導電膜３２２〜３２６は、上記金属が用いられた膜を単層または複数積層させて形成することが出来る。
【０１２２】
アルミニウムを主成分とする合金の例として、アルミニウムを主成分としニッケルを含むものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方とを含むものも例として挙げることが出来る。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜３２２〜３２６を形成する材料として最適である。特にアルミニウムシリコン（Ａｌ−Ｓｉ）膜は、導電膜３２２〜３２６をパターニングするとき、レジストベークにおけるヒロックの発生をアルミニウム膜に比べて低減することができる。また、珪素（Ｓｉ）の代わりに、アルミニウム膜に０．５％程度のＣｕを混入させても良い。
【０１２３】
導電膜３２２〜３２６は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物を用いて形成された膜である。アルミニウムシリコン（Ａｌ−Ｓｉ）膜を間に挟むようにバリア膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、島状の半導体膜３０５〜３０７上に薄い酸化膜ができていたとしても、バリア膜に含まれるチタンがこの酸化膜を還元し、導電膜３２３〜３２６と島状の半導体膜３０５〜３０７が良好なコンタクトをとることができる。またバリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜３２２〜３２６をチタン＼窒化チタン＼アルミニウムシリコン＼チタン＼窒化チタンの５層構造とすることが出来る。
【０１２４】
なお、導電膜３２４、３２５はｎチャネル型ＴＦＴ３１８の高濃度不純物領域３１５に接続されている。導電膜３２５、３２６はｎチャネル型ＴＦＴ３１９の高濃度不純物領域３１５に接続されている。導電膜３２３はｐチャネル型ＴＦＴ３１７の高濃度不純物領域３１２に接続されている。ｐチャネル型ＴＦＴ３１７は、導電膜３２３によりその不純物領域３１２が全て電気的に接続されている。またｐチャネル型ＴＦＴ３１７は２つのゲート電極３０９が電気的に接続されており、ＭＯＳバラクタとして機能する。
【０１２５】
次に図７（Ａ）に示すように、導電膜３２２〜３２６を覆うように絶縁膜３３０を形成し、その後、導電膜３２２の一部が露出するように、該絶縁膜３３０にコンタクトホールを形成する。そして該コンタクトホールおいて導電膜３２２と接するように、導電膜３３１を形成する。導電膜３２２〜３２６に用いることが出来る材料であるならば、導電膜３３１の材料として使用することが出来る。
【０１２６】
絶縁膜３３０は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテンなどを用いることが出来る。無機絶縁膜ならば酸化珪素、酸化窒化珪素、窒化酸化珪素、ＤＬＣ（ダイヤモンドライクカーボン）に代表される炭素を含む膜などを用いることができる。なおフォトリソグラフィ法で開口部を形成するのに用いるマスクを、液滴吐出法または印刷法で形成することができる。また絶縁膜３３０はその材料に応じて、ＣＶＤ法、スパッタ法、液滴吐出法または印刷法でなどで形成することが出来る。
【０１２７】
次にアンテナとして機能する導電膜３３２を、その一部が導電膜３３１と接するように形成する。導電膜３３２は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、ニッケル（Ｎｉ）などの金属を用いて形成することが出来る。導電膜３３２は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。導電膜３３２は、上述した膜を単層で用いても良いし、上述した複数の膜を積層して用いても良い。
【０１２８】
導電膜３３２は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、めっき法、フォトリソグラフィ法、蒸着法等を用いて形成することが出来る。
【０１２９】
例えばスクリーン印刷法を用いる場合、粒径が数ｎｍから数十μｍの導電性を有する粒子（導電体粒子）を有機樹脂に分散させた導電性のペーストを、絶縁膜３３０上に選択的に印刷することで導電膜３３２を形成することができる。導電体粒子は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、錫（Ｓｎ）、鉛（Ｐｂ）、亜鉛（Ｚｎ）、クロム（Ｃｒ）またはチタン（Ｔｉ）等を用いて形成することが出来る。導電体粒子は上記金属で形成されたものの他に、上記金属を主成分とする合金で形成されていても良いし、上記金属を含む化合物を用いて形成されていても良い。またハロゲン化銀の微粒子または分散性ナノ粒子も用いることができる。また、導電性ペーストに含まれる有機樹脂として、ポリイミド、シロキサン系樹脂、エポキシ樹脂、珪素樹脂等を用いることが出来る。
【０１３０】
上記金属の合金の一例として、銀（Ａｇ）とパラジウム（Ｐｄ）、銀（Ａｇ）と白金（Ｐｔ）、金（Ａｕ）と白金（Ｐｔ）、金（Ａｕ）とパラジウム（Ｐｄ）、銀（Ａｇ）と銅（Ｃｕ）の組み合わせが挙げられる。また例えば、銅（Ｃｕ）を銀（Ａｇ）でコートした導電体粒子なども用いることが可能である。
【０１３１】
なお導電膜３３２の形成にあたり、印刷法や液滴吐出法で導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストに、銀を主成分とする導電体粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより、導電膜３３２を形成することができる。焼成は、赤外ランプ、キセノンランプ、ハロゲンランプなどを用いたランプアニールで行なっても良いし、電気炉を用いたファーネスアニールで行なっても良い。またエキシマレーザや、Ｎｄ：ＹＡＧレーザを用いたレーザーアニール法で行なっても良い。また、半田や鉛フリーの半田を主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。半田や鉛フリーの半田は、低コストであるといった利点を有している。
【０１３２】
印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも導電膜３３２を形成することが可能になる。また、液滴吐出法、印刷法だと、フォトリソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、半導体装置の作製に費やされるコストを抑えることができる。
【０１３３】
次に図７（Ｂ）に示すように、導電膜３３１及び導電膜３３２を覆うように、絶縁膜３３０上に絶縁膜３３３を形成する。絶縁膜３３３は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテンなどを用いることが出来る。無機絶縁膜ならば酸化珪素、酸化窒化珪素、窒化酸化珪素、ＤＬＣ（ダイヤモンドライクカーボン）に代表される炭素を含む膜などを用いることができる。なおフォトリソグラフィ法で開口部を形成するのに用いるマスクを、液滴吐出法または印刷法で形成することができる。また絶縁膜３３３はその材料に応じて、ＣＶＤ法、スパッタ法、液滴吐出法または印刷法でなどで形成することが出来る。
【０１３４】
次に図８（Ａ）に示すように、絶縁膜３０３から絶縁膜３３３までの、ＴＦＴに代表される半導体素子と各種導電膜を含む層（以下、「素子形成層３３４」と記す）を、基板３００から剥離する。本実施例では、第１のシート材３３５を素子形成層３３４の絶縁膜３３３側の面に貼り合わせ、物理的な力を用いて基板３００から素子形成層３３４を剥離する。剥離層３０２は、全て除去せず一部が残存した状態であっても良い。
【０１３５】
また上記剥離は、剥離層３０２のエッチングを用いた方法で行っても良い。この場合、剥離層３０２が一部露出するように溝を形成する。溝は、ダイシング、スクライビング、ＵＶ光を含むレーザ光を用いた加工、フォトリソグラフィ法などにより、形成する。溝は、剥離層３０２が露出する程度の深さを有していれば良い。そしてエッチングガスとしてフッ化ハロゲンを用い、該ガスを溝から導入する。本実施例では、例えばＣｌＦ３（三フッ化塩素）を用い、温度：３５０℃、流量：３００ｓｃｃｍ、気圧：６Ｔｏｒｒ、時間：３ｈの条件で行なう。また、ＣｌＦ３ガスに窒素を混ぜたガスを用いても良い。ＣｌＦ３等のフッ化ハロゲンを用いることで、剥離層３０２が選択的にエッチングされ、基板３００をＴＦＴ３１７〜３１９から剥離することができる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでも良い。
【０１３６】
次に図８（Ｂ）に示すように、素子形成層３３４の上記剥離により露出した面に、第２のシート材３３６を貼り合わせた後、素子形成層３３４を第１のシート材３３５から剥離する。
【０１３７】
なお基板３００上に複数の半導体装置に対応する半導体素子を形成している場合には、素子形成層３３４を半導体装置ごとに分断する。分断は、レーザ照射装置、ダイシング装置、スクライブ装置等を用いることができる。
【０１３８】
なお本実施例では、アンテナを半導体素子と同じ基板上に形成する例について説明したが、本発明はこの構成に限定されない。半導体素子を形成した後、別途形成したアンテナを、信号処理回路と電気的に接続するようにしても良い。この場合、アンテナと信号処理回路との電気的な接続は、異方導電性フィルム（ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ））や異方導電性ペースト（ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ））等で圧着させることにより電気的に接続することが出来る。また、他にも、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤や半田接合等を用いて接続を行うことも可能である。
【０１３９】
なお、図８（Ｂ）に示す半導体装置が完成したら、絶縁膜３３３を覆うように第３のシート材を貼り合わせ、加熱処理と加圧処理の一方または両方を行って第２のシート材３３６と第３のシート材を貼り合わせる様にしても良い。第２のシート材３３６、第３のシート材として、ホットメルトフィルム等を用いることができる。また第３のシート材を用意せずとも、第１のシート材３３５を剥離せずに、第１のシート材３３５と第２のシート材３３６を貼り合わせる様にしても良い。
【０１４０】
また第２のシート材３３６、第３のシート材として、静電気等を防止する帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィルムで封止を行うことによって、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。
【０１４１】
帯電防止フィルムは、帯電を防ぐことが出来る材料（帯電防止剤）がフィルムに練り込まれたタイプ、フィルムそのものが帯電を防ぐ効果を有するタイプ、及び帯電防止剤をフィルムにコーティングしたタイプ等が挙げられる。帯電防止剤は、ノニオンポリマー系、アニオンポリマー系、カチオンポリマー系、ノニオン界面活性剤系、アニオン界面活性剤系、カチオン界面活性剤系、両性界面活性剤系を用いることが出来る。また金属、インジウムと錫の酸化物（ＩＴＯ）等も帯電防止剤として用いることが出来る。また帯電を防ぐ効果を有するフィルムの材料として、オレフィン系樹脂、ＡＢＳ樹脂、スチレン系樹脂、ＰＭＭＡ樹脂、ポリカーボネート系樹脂、ＰＶＣポリエステル系樹脂、ポリアミド樹脂、変性ＰＰＯ樹脂などを用いることが出来る。
【０１４２】
なお、本実施例は、上記実施の形態または他の実施例と組み合わせて実施することが出来る。
【実施例３】
【０１４３】
本実施例では、単結晶基板に形成されたトランジスタを用いて、本発明の半導体装置を作製する例について説明する。単結晶基板に形成されたトランジスタは特性のばらつきを抑えることが出来るので、半導体装置に用いるトランジスタの数を抑えることが出来る。
【０１４４】
まず図９（Ａ）に示すように、半導体基板２３００に、半導体素子を電気的に分離するための素子分離用絶縁膜２３０１を絶縁膜で形成する。素子分離用絶縁膜２３０１の形成により、トランジスタを形成するための領域である素子形成領域２３０２と、を互いに電気的に分離することが出来る。
【０１４５】
半導体基板２３００は、例えば、ｎ型またはｐ型の導電型を有する単結晶シリコン基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  Ｉｍｐｌａｎｔｅｄ  Ｏｘｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
【０１４６】
素子分離用絶縁膜２３０１の形成には、選択酸化法（ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法）またはトレンチ分離法等を用いることができる。
【０１４７】
また本実施例ではｎ型の導電型を有する単結晶シリコン基板を半導体基板２３００として用い、素子形成領域２３０３にｐウェル２３０４を形成した例を示している。半導体基板２３００の素子形成領域２３０３に形成されたｐウェル２３０４は、ｐ型の導電型を付与する不純物元素を素子形成領域２３０３に選択的に導入することによって形成することができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）等を用いることができる。また半導体基板２３００としてｐ型の導電型を有する半導体基板を用いる場合、素子形成領域２３０２にｎ型を付与する不純物元素を選択的に導入し、ｎウェルを形成すれば良い。
【０１４８】
なお本実施例では、半導体基板２３００としてｎ型の導電型を有する半導体基板を用いているため、素子形成領域２３０２には不純物元素の導入を行っていない。しかし、ｎ型を付与する不純物元素を導入することにより素子形成領域２３０２にｎウェルを形成してもよい。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。
【０１４９】
次に図９（Ｂ）に示すように、素子形成領域２３０２、２３０３を覆うように絶縁膜２３０５、２３０６をそれぞれ形成する。本実施例では、半導体基板２３００を熱酸化することで素子形成領域２３０２、２３０３に形成された酸化珪素膜を、絶縁膜２３０５、２３０６として用いる。また、熱酸化により酸化珪素膜を形成した後、窒化処理を行うことによって酸化珪素膜の表面を窒化させて酸窒化珪素膜を形成し、酸化珪素膜と酸窒化珪素膜とが積層された層を絶縁膜２３０５、２３０６として用いても良い。
【０１５０】
他にも、上述したように、プラズマ処理を用いて絶縁膜２３０５、２３０６を形成してもよい。例えば、高密度プラズマ処理により半導体基板２３００の表面を酸化または窒化することで、素子形成領域２３０２、２３０３に、絶縁膜２３０５、２３０６として用いる酸化珪素（ＳｉＯｘ）膜または窒化珪素（ＳｉＮｘ）膜を形成することができる。
【０１５１】
次に図９（Ｃ）に示すように、絶縁膜２３０５、２３０６を覆うように導電膜を形成する。本実施例では、導電膜として、順に積層された導電膜２３０７と導電膜２３０８とを用いた例を示している。導電膜は、単層の導電膜を用いていても良いし、３層以上の導電膜が積層された構造を用いていても良い。
【０１５２】
導電膜２３０７、２３０８として、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることが出来る。また導電膜２３０７、２３０８は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。本実施例では、窒化タンタルを用いて導電膜２３０７を形成し、タングステンを用いて導電膜２３０８を形成する。
【０１５３】
次に図１０（Ａ）に示すように、積層して設けられた導電膜２３０７、２３０８を所定の形状に加工（パターニング）することによって、絶縁膜２３０５、２３０６上にゲート電極２３０９、２３１０を形成する。
【０１５４】
次に図１０（Ｂ）に示すように、素子形成領域２３０２を覆うように、レジストでマスク２３１１を選択的に形成する。そして、素子形成領域２３０３に不純物元素を導入する。マスク２３１１に加えてゲート電極２３１０もマスクとして機能するので、上記不純物元素の導入により、ｐウェル２３０４にソース領域またはドレイン領域として機能する不純物領域２３１２と、チャネル形成領域２３１３が形成される。不純物元素は、ｎ型を付与する不純物元素またはｐ型を付与する不純物元素を用いる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。本実施例では、不純物元素として、リン（Ｐ）を用いる。
【０１５５】
次にマスク２３１１を除去した後、図１０（Ｃ）に示すように、素子形成領域２３０３を覆うようにレジストでマスク２３１４を選択的に形成する。そして素子形成領域２３０２に不純物元素を導入する。マスク２３１４に加えてゲート電極２３０９もマスクとして機能するので、上記不純物元素の導入により、素子形成領域２３０２内の半導体基板２３００において、ソース領域またはドレイン領域として機能する不純物領域２３１５と、チャネル形成領域２３１６が形成される。不純物元素としては、ｎ型を付与する不純物元素またはｐ型を付与する不純物元素を用いる。ｎ型を付与する不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を付与する不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。本実施例では、図１０（Ｃ）で素子形成領域２３０３に導入した不純物元素と異なる導電型を有する不純物元素（例えば、ボロン（Ｂ））を導入する。
【０１５６】
次に図１１（Ａ）に示すように、絶縁膜２３０５、２３０６、ゲート電極２３０９、２３１０を覆うように絶縁膜２３１７を形成する。そして絶縁膜２３１７にコンタクトホールを形成し、不純物領域２３１２、２３１５を一部露出させる。次にコンタクトホールを介して不純物領域２３１２、２３１５と接続する導電膜２３１８を形成する。導電膜２３１８は、ＣＶＤ法やスパッタリング法等により形成することができる。
【０１５７】
絶縁膜２３１７は、無機絶縁膜、有機樹脂膜またはシロキサン系絶縁膜を用いて形成することができる。無機絶縁膜ならば酸化珪素、酸化窒化珪素、窒化酸化珪素、ＤＬＣ（ダイヤモンドライクカーボン）に代表される炭素を含む膜などを用いることができる。有機樹脂膜ならば、例えばアクリル、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテンなどを用いることが出来る。また絶縁膜２３１７はその材料に応じて、ＣＶＤ法、スパッタ法、液滴吐出法または印刷法でなどで形成することが出来る。
【０１５８】
なお本発明の半導体装置に用いるトランジスタは、本実施例において図示した構造に限定されるものではない。例えば、逆スタガ構造であっても良い。
【０１５９】
次に図１１（Ｂ）に示すように層間膜２３２４を形成する。そして層間膜２３２４をエッチングしコンタクトホールを形成し、導電膜２３１８の一部を露出させる。層間膜２３２４は樹脂には限定せず、ＣＶＤ酸化膜など他の膜であっても良いが、平坦性の観点から樹脂であることが望ましい。また、感光性樹脂を用いて、エッチングを用いずにコンタクトホールを形成しても良い。次に層間膜２３２４上に、コンタクトホールを介して導電膜２３１８と接する配線２３２５を形成する。
【０１６０】
次にアンテナとして機能する導電膜２３２６を、配線２３２５と接するように形成する。導電膜２３２６は、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、クロム（Ｃｒ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、亜鉛（Ｚｎ）、錫（Ｓｎ）、ニッケル（Ｎｉ）などの金属を用いて形成することが出来る。導電膜２３２６は、上記金属で形成された膜の他に、上記金属を主成分とする合金で形成された膜、或いは上記金属を含む化合物を用いて形成された膜を用いても良い。導電膜２３２６は、上述した膜を単層で用いても良いし、上述した複数の膜を積層して用いても良い。
【０１６１】
導電膜２３２６は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、めっき法、フォトリソグラフィ法、蒸着法等を用いて形成することが出来る。
【０１６２】
なお本実施例では、アンテナを半導体素子と同じ基板上に形成する例について説明したが、本発明はこの構成に限定されない。半導体素子を形成した後、別途形成したアンテナを、信号処理回路と電気的に接続するようにしても良い。この場合、アンテナと信号処理回路との電気的な接続は、異方導電性フィルム（ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ））や異方導電性ペースト（ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ））等で圧着させることにより電気的に接続することが出来る。また、他にも、銀ペースト、銅ペーストまたはカーボンペースト等の導電性接着剤や半田接合等を用いて接続を行うことも可能である。
【０１６３】
上記作製方法を用いることで、本発明の半導体装置は、半導体基板にトランジスタを形成し、その上に薄膜二次電池を有する構成を取り得る。上記構成により、より極薄化、小型化された半導体装置を提供することができる。
【０１６４】
なお、本実施例は、上記実施の形態または他の実施例と組み合わせて実施することが出来る。
【図面の簡単な説明】
【０１６５】
【図１】本発明の半導体装置の構成を示すブロック図。
【図２】本発明の半導体装置の構成を示すブロック図。
【図３】本発明の半導体装置の構成を示すブロック図。
【図４】本発明の半導体装置の斜視図。
【図５】本発明の半導体装置の作製方法を示す図。
【図６】本発明の半導体装置の作製方法を示す図。
【図７】本発明の半導体装置の作製方法を示す図。
【図８】本発明の半導体装置の作製方法を示す図。
【図９】本発明の半導体装置の作製方法を示す図。
【図１０】本発明の半導体装置の作製方法を示す図。
【図１１】本発明の半導体装置の作製方法を示す図。
【符号の説明】
【０１６６】
１０１    半導体装置
１０２    ＣＰＵ
１０３    マスクＲＯＭ
１０４    ＳＲＡＭ
１０５    コントローラ
１０６    ロジック部
１０７    アンテナ
１０８    共振回路
１０９    電源回路
１１０    リセット回路
１１１    クロック生成回路
１１２    復調回路
１１３    変調回路
１１４    電源管理回路
１１５    アナログ部
１１６    ＣＰＵＩＦ
１１７    制御レジスタ
１１８    コード抽出回路
１１９    符号化回路
１２０    受信信号
１２１    送信信号
１２２    受信データ
１２３    送信データ
１２４    アンテナ回路
１２５    無線蓄電手段
１２６    電源部
１２７    蓄電装置
２０１    半導体装置
２０２    ＣＰＵ
２０３    マスクＲＯＭ
２０５    コントローラ
２０６    ロジック部
２０７    アンテナ
２０８    共振回路
２０９    電源回路
２１０    リセット回路
２１１    クロック生成回路
２１２    復調回路
２１３    変調回路
２１４    電源管理回路
２１５    アナログ部
２１６    ＣＰＵＩＦ
２１７    制御レジスタ
２１８    コード抽出回路
２１９    符号化回路
２２０    受信信号
２２１    送信信号
２２２    受信データ
２２３    送信データ
２２４    アンテナ回路
２２５    無線蓄電手段
２２６    電源部
２２７    蓄電装置
３００    基板
３０１    絶縁膜
３０２    剥離層
３０３    絶縁膜
３０４    半導体膜
３０５    半導体膜
３０６    半導体膜
３０８    ゲート絶縁膜
３０９    ゲート電極
３１０    低濃度不純物領域
３１１    マスク
３１２    不純物領域
３１３    ゲート絶縁膜
３１４    サイドウォール
３１５    不純物領域
３１７    ＴＦＴ
３１７    ＴＦＴ
３１８    ＴＦＴ
３１９    ＴＦＴ
３２０    絶縁膜
３２１    絶縁膜
３２２    導電膜
３２３    導電膜
３２４    導電膜
３２５    導電膜
３３０    絶縁膜
３３１    導電膜
３３２    導電膜
３３３    絶縁膜
３３４    素子形成層
３３５    シート材
３３６    シート材
５００    半導体装置
５２０    基板
５２１    カバー材
５２２    アンテナ回路
５２３    アナログ部
５２４    ロジック部
５２５    無線蓄電手段
５２６    ＳＲＡＭ
５２７    ＣＰＵ
８００    半導体装置
８０１    アンテナ回路
８０２    信号処理回路
８０３    蓄電装置
８２０    電源部
８２１    整流回路
８２２    充電制御回路
８２３    放電制御回路
８２４    スイッチ制御回路
８３０    ロジック部
８３１    復調回路
８３２    アンプ
８３３    論理回路
８３４    制御レジスタ
８３５    ＣＰＵＩＦ
８３６    ＳＲＡＭ
８３７    マスクＲＯＭ
８３８    ＣＰＵ
８３９    論理回路
８４０    アンプ
８４１    変調回路
８４２    アンテナ
８４３    共振回路
２０４ａ    ＳＲＡＭ
２０４ｂ    ＳＲＡＭ
２３００    半導体基板
２３０１    素子分離用絶縁膜
２３０２    素子形成領域
２３０３    素子形成領域
２３０４    ｐウェル
２３０５    絶縁膜
２３０７    導電膜
２３０８    導電膜
２３０９    ゲート電極
２３１０    ゲート電極
２３１１    マスク
２３１２    不純物領域
２３１３    チャネル形成領域
２３１４    マスク
２３１５    不純物領域
２３１６    チャネル形成領域
２３１７    絶縁膜
２３１８    導電膜
２３２４    層間膜
２３２５    配線
２３２６    導電膜
８２２ａ    レギュレータ
８２２ｂ    スイッチ
８２３ａ    レギュレータ
８２３ｂ    スイッチ
【図１】
2008165744.tif 000003
【図２】
2008165744.tif 000004
【図３】
2008165744.tif 000005
【図４】
2008165744.tif 000006
【図５】
2008165744.tif 000007
【図６】
2008165744.tif 000008
【図７】
2008165744.tif 000009
【図８】
2008165744.tif 000010
【図９】
2008165744.tif 000011
【図１０】
2008165744.tif 000012
【図１１】
2008165744.tif 000013