(57)【要約】【課題】半導体光素子の製造時間を短縮することができる半導体光素子の製造方法および半導体光素子用半導体基板を提供する。【解決手段】ｎ型半導体基板に前記ｎ型半導体基板と組成の異なるｎ型クラッド層を積層するｎ型クラッド層積層段階と、前記ｎ型クラッド層の上面に保護膜を形成する保護膜形成段階と、前記保護膜を削除する保護膜削除段階と、前記保護膜を削除した前記ｎ型クラッド層の上面に光機能層を積層する光機能層積層段階と、前記光機能層の上面に前記ｎ型クラッド層の光屈折率より小さい光屈折率のｐ型クラッド層を積層するｐ型クラッド層積層段階とを含む。【選択図】図１
2008041881.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型半導体基板に前記ｎ型半導体基板と組成の異なるｎ型クラッド層を積層するｎ型クラッド層積層段階と、
前記ｎ型クラッド層の上面に保護膜を形成する保護膜形成段階と、
前記保護膜を削除する保護膜削除段階と、
前記保護膜を削除した前記ｎ型クラッド層の上面に光機能層を積層する光機能層積層段階と、
前記光機能層の上面に前記ｎ型クラッド層の光屈折率より小さい光屈折率のｐ型クラッド層を積層するｐ型クラッド層積層段階とを含む半導体光素子の製造方法。
【請求項２】
前記ｎ型クラッド層積層段階が前記ｎ型クラッド層を予め定められた所定厚さ以上に積層するものである請求項１に記載の半導体光素子の製造方法。
【請求項３】
前記保護膜形成段階が、前記保護膜として組成波長が１．３マイクロメートル以上のＩｎＧａＡｓＰまたはＩｎＧａＡｓを積層するものである請求項１または請求項２に記載の半導体光素子の製造方法。
【請求項４】
ｎ型半導体基板に前記ｎ型半導体基板と組成の異なるｎ型クラッド層を積層するｎ型クラッド層積層段階と、
前記ｎ型クラッド層の上面を予め定められた切削厚さ切削する切削段階と、
切削後の前記ｎ型クラッド層の上面に光機能層を積層する光機能層積層段階と、
前記光機能層の上面に前記ｎ型クラッド層の光屈折率より小さい光屈折率のｐ型クラッド層を積層するｐ型クラッド層積層段階とを含む半導体光素子の製造方法。
【請求項５】
前記ｎ型クラッド層積層段階が前記ｎ型クラッド層を予め定められた所定厚さと前記切削厚さを加算した厚さ以上に積層するものである請求項４に記載の半導体光素子の製造方法。
【請求項６】
前記ｎ型クラッド層積層段階が前記ｎ型クラッド層としてＩｎＧａＡｓＰを積層し、前記ｐ型クラッド層積層段階が前記ｐ型クラッド層としてＩｎＰを積層するものである請求項１から請求項５のいずれか一項に記載の半導体光素子の製造方法。
【請求項７】
前記ｎ型クラッド層積層段階が前記ｎ型クラッド層として組成波長が０．９７マイクロメートル以下のＩｎＧａＡｓＰを積層するものである請求項６に記載の半導体光素子の製造方法。
【請求項８】
前記ｎ型クラッド層積層段階が、前記所定厚さが５マイクロメートル以上の前記ｎ型クラッド層を積層するものである請求項２から請求項７のいずれか一項に記載の半導体光素子の製造方法。
【請求項９】
ｎ型半導体基板と、
前記ｎ型半導体基板上に予め定められた所定厚さ以上に積層されたｎ型クラッド層と、
前記ｎ型クラッド層上に形成された保護膜とを含む半導体光素子用半導体基板。
【請求項１０】
ｎ型半導体基板と、
前記ｎ型半導体基板上に予め定められた所定厚さと切削厚さを加算した厚さ以上に積層されたｎ型クラッド層とを含む半導体光素子用半導体基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体光素子の製造方法および半導体光素子用半導体基板に係り、特に、４元半導体をクラッド層に使用した半導体光素子の製造方法およびこの半導体光素子の製造に使用する半導体基板に関する。
【背景技術】
【０００２】
光通信システム等で広く使用されている半導体レーザをはじめとする半導体光素子は、安定して高い出力が得られることが望ましいため、本出願人も４元半導体をｎ型クラッド層に使用した半導体光素子を既に提案している（例えば、特許文献１参照）。
【０００３】
特許文献１に開示されている従来の半導体光素子４０は、図３の斜視図（ａ）に示すように、多重量子井戸構造の活性層３４が、第１の光閉込構造（ＳＣＨ）層３３および第２のＳＣＨ層３５を介して、インジウム・ガリウム・ヒ素・リン（ＩｎＧａＡｓＰ）からなるｎ型クラッド層３２およびインジウム・リン（ＩｎＰ）からなるｐ型クラッド層３６で挟まれた構造を有している。
【０００４】
そして、図３（ｂ）に示すように、第１のＳＣＨ層３３および第２のＳＣＨ層３５の屈折率を、活性層３４の屈折率よりも小とし、かつｎ型クラッド層３２およびｐ型クラッド層３６の屈折率よりも大とすることにより、キャリアと光とを同時に同一領域に集中させ発光効率を高めている。
【０００５】
しかしながら、活性層３４に過度に光を閉じ込めると、発生した光が活性層３４に吸収され却って出力が低下してしまう。
【０００６】
そこで、高出力半導体レーザにあっては、活性層３４ならびに第１のＳＣＨ層３３および第２のＳＣＨ層３５の光閉じ込め係数を小さくすることが有効となるが、光閉じ込め係数を小さくすると光分布が広大化し、ｎ型クラッド層３２およびｐ型クラッド層３６に沁み出す光の量が増加する。
【０００７】
特に、ＩｎＰからなるｐ型クラッド層３６に漏れる光の量が増大すると、価電子帯間光吸収による光損失が増大してしまう。価電子帯間光吸収は、ＩｎＰ内の不純物濃度を小さくすることで低減できるが、不純物濃度を小さくするとｐ型クラッド層３６の電気抵抗が増大するため、半導体光素子４０を高電流で使用する際には発熱によって光出力が低下してしまう。
【０００８】
また、光分布が広大化することに伴いｎ型クラッド層３２およびｐ型クラッド層３６の厚さをある程度確保することが必要となる。ところが、ｐ型クラッド層３６の厚さを増した場合には、ｐ型クラッド層３６の電気抵抗が増大するため、先に述べた発熱による光出力の低下をもたらしてしまう。
【０００９】
図４は、図３（ａ）の点線で囲んだ部分の拡大図（ａ）および光分布特性を示す図（ｂ）である。ｎ型クラッド層３２とｐ型クラッド層３６の屈折率が等しい場合の光分布（点線）に対して、ｎ型クラッド層３２の屈折率がｐ型クラッド層３６の屈折率より大きい場合の光分布（実線）はｎ型クラッド層３２側に偏る。
【００１０】
そこで、上記提案に係る半導体光素子にあっては、ｎ型クラッド層３２の屈折率をｐ型クラッド層３６の屈折率より大きくして、光分布をｎ型クラッド層３２に偏らせることにより、光出力の低下および光損失の増大を回避している。
【特許文献１】特許３５２５２５７号
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、図４に示したように光分布をｎ型クラッド層に偏らせた場合には、ｎ型クラッド層の厚さを十分に厚く、望ましくは５マイクロメートル以上とする必要があるため、ｎ型クラッド層を積層するためには２時間程度を要し製造時間がかかるという課題があった。
【００１２】
上記の光分布をｎ型クラッド層に偏らせる構造は、レーザだけでなく、光増幅器、スーパールミネッセントダイオード（ＳＬＤ）に対しても適用可能であるため、ｎ型半導体基板上にｎ型クラッド層を積層した中間製品を一度に大量に製造しておけば、この中間製品上に活性層等の光機能層およびｐ型クラッド層を積層することにより半導体光素子の製造時間を実質的に短縮できる。
【００１３】
本発明は、上記知見に鑑みなされたものであって、製造時間を短縮することのできる半導体光素子の製造方法および半導体光素子用半導体基板を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の半導体光素子の製造方法は、ｎ型半導体基板に前記ｎ型半導体基板と組成の異なるｎ型クラッド層を積層するｎ型クラッド層積層段階と、前記ｎ型クラッド層の上面に保護膜を形成する保護膜形成段階と、前記保護膜を削除する保護膜削除段階と、前記保護膜を削除した前記ｎ型クラッド層の上面に光機能層を積層する光機能層積層段階と、前記光機能層の上面に前記ｎ型クラッド層の光屈折率より小さい光屈折率のｐ型クラッド層を積層するｐ型クラッド層積層段階とを含む。
【００１５】
この製造方法により、半導体光素子の製造時間を短縮することができることとなる。
【００１６】
本発明の半導体光素子の製造方法は、前記ｎ型クラッド層積層段階が前記ｎ型クラッド層を予め定められた所定厚さ以上に積層するものである。
【００１７】
この製造方法により、ｎ型クラッド層側への光分布の偏りに対して、ｎ型クラッド層の厚さを十分な厚さとすることができることとなる。
【００１８】
本発明の半導体光素子の製造方法は、前記保護膜形成段階が、前記保護膜として組成波長が１．３マイクロメートル以上のＩｎＧａＡｓＰまたはＩｎＧａＡｓを積層するものであってもよい。
【００１９】
本発明の半導体光素子の製造方法は、ｎ型半導体基板に前記ｎ型半導体基板と組成の異なるｎ型クラッド層を積層するｎ型クラッド層積層段階と、前記ｎ型クラッド層の上面を予め定められた切削厚さ切削する切削段階と、切削後の前記ｎ型クラッド層の上面に光機能層を積層する光機能層積層段階と、前記光機能層の上面に前記ｎ型クラッド層の光屈折率より小さい光屈折率のｐ型クラッド層を積層するｐ型クラッド層積層段階とを含む。
【００２０】
この製造方法により、半導体光素子の製造時間を短縮することができることとなる。
【００２１】
本発明の半導体光素子の製造方法は、前記ｎ型クラッド層積層段階が前記ｎ型クラッド層を予め定められた所定厚さと前記切削厚さを加算した厚さ以上に積層するものである。
【００２２】
この製造方法により、ｎ型クラッド層の厚さが所定の厚さである半導体光素子を製造することができることとなる。
【００２３】
本発明の半導体光素子の製造方法は、前記ｎ型クラッド層積層段階が前記ｎ型クラッド層としてＩｎＧａＡｓＰを積層し、前記ｐ型クラッド層積層段階が前記ｐ型クラッド層としてＩｎＰを積層するものであってもよい。
【００２４】
本発明の半導体光素子の製造方法は、前記ｎ型クラッド層積層段階が前記ｎ型クラッド層として組成波長が０．９７マイクロメートル以下のＩｎＧａＡｓＰを積層するものであってもよい。
【００２５】
本発明の半導体光素子の製造方法は、前記ｎ型クラッド層積層段階が、前記所定厚さが５マイクロメートル以上の前記ｎ型クラッド層を積層するものである。
【００２６】
この製造方法により、ｎ型クラッド層側への光分布の偏りに対して、ｎ型クラッド層の厚さを十分な厚さとすることができることとなる。
【００２７】
本発明の半導体光素子用半導体基板は、ｎ型半導体基板と、前記ｎ型半導体基板上に予め定められた所定厚さ以上に積層されたｎ型クラッド層と、前記ｎ型クラッド層上に形成された保護膜とを含む構成を有している。
【００２８】
この構成により、ｎ型クラッド層の上面を長期間に渡ってクリーンな状態に保つことができることとなる。
【００２９】
本発明の半導体光素子用半導体基板は、ｎ型半導体基板と、前記ｎ型半導体基板上に予め定められた所定厚さと切削厚さを加算した厚さ以上に積層されたｎ型クラッド層とを含む構成を有している。
【００３０】
この構成により、ｎ型クラッド層のクリーンな面を表出するための切削厚さを確保することができることとなる。
【発明の効果】
【００３１】
本発明は、ｎ型半導体基板にｎ型クラッド層を積層した中間製品を製造することにより、半導体光素子の製造時間を短縮することができる半導体光素子の製造方法および半導体光素子用半導体基板を提供することができるものである。
【発明を実施するための最良の形態】
【００３２】
以下、本発明に係る半導体光素子の製造方法の実施形態について、図面を用いて説明する。
【００３３】
（第１の実施形態）
本発明の第１の実施形態の半導体光素子の製造方法は、図１に示すように、（ａ）〜（ｈ）の８段階から成る。
【００３４】
（ａ）ｎ型クラッド層積層段階：ｎ型半導体基板１１上にｎ型クラッド層１２を積層する。
ｎ型半導体としては、インジウム・リン（ＩｎＰ）を使用することが適当である。また、ｎ型クラッド層１２としては、インジウム・ガリウム・ヒ素・リン（ＩｎＧａＡｓＰ）を使用することが適当である。なお、ＩｎＧａＡｓＰの組成波長は０．９７マイクロメートル以下であることが好ましい。
【００３５】
ＩｎＧａＡｓＰは、ＩｎＰからなるｎ型半導体基板１１の格子間隔と一致させて積層することが必要であり、これらを５マイクロメートル以上の所定厚さに積層するためには２〜３時間を要することとなる。
【００３６】
（ｂ）保護膜形成段階：ｎ型クラッド層１２の上面に保護膜１３を形成する。
ｎ型クラッド層１２の上面を長期間に渡ってクリーンな状態に保つために、保護膜１３として、例えばＩｎＧａＡｓＰと組成の異なるインジウム・ガリウム・ヒ素（ＩｎＧａＡｓ）を用いることが適当である。なお、保護膜１３は、ｎ型クラッド層１２と選択エッチング可能な組成差を有する組成波長が１．３マイクロメートルよりも大きなＩｎＧａＡｓＰであってもよい。この段階で、ｎ型半導体基板１１上にｎ型クラッド層１２および保護膜１３を積層した半導体光素子用半導体基板１０が完成することとなる。
【００３７】
（ｃ）保護膜削除段階：選択エッチングなどの手法で半導体光素子用半導体基板１０から保護膜１３を削除し、クリーンなｎ型クラッド層１２の上面を表出する。
【００３８】
（ｄ）光機能層積層段階：保護膜１３を削除したｎ型クラッド層１２の上面に光機能層１４を積層する。
光機能層１４としては、レーザ、光増幅器、ＳＬＤなどの機能を持った層を形成することができる。
【００３９】
（ｅ）ｐ型クラッド層積層段階：光機能層１４の上面にｎ型クラッド層１２の光屈折率より小さい光屈折率のｐ型クラッド層１５を積層する。
ｐ型クラッド層１５としては、ＩｎＰを使用することが適当である。
【００４０】
（ｆ）メサ形状形成段階：プラズマＣＶＤ法等により全面にＳｉＮｘ膜を堆積し、これをフォトリソグラフィ工程でストライプ状に形成したものをエッチングマスクとして、エッチング溶液に浸し、メサ形状を形成する。
【００４１】
（ｇ）埋込段階：上記ＳｉＮｘ膜を成長阻害マスクに利用して、ＭＯＶＰＥ法により、ｐ型下部埋込層１６、ｎ型上部埋込層１７を積層して、メサ両側部を埋め込んだ後、ＳｉＮｘ膜を除去する。その後全面にｐ型クラッド層１５の上層部１８を成長する。
【００４２】
（ｈ）電極形成段階：上層部１８にｐ型コンタクト層１９を成長し、ｐ型コンタクト層１９の上面にｐ電極２０を形成し、ｎ型半導体基板１１の下側にｎ電極２１を形成する。
【００４３】
最後に、（ａ）から（ｈ）までの工程を経て製造された半導体光素子のウエハを劈開、ダイシング等の分離方法を用いて、個々の半導体光素子に分離する。
【００４４】
以上説明したように、５マイクロメートル以上の所定厚さのｎ型クラッド層１２を積層した半導体光素子用半導体基板１０を中間製品として一度に大量生産して貯蔵しておき、半導体レーザ、光増幅器、ＳＬＤ等の半導体光素子を製造するときに、保護膜１３を削除した半導体光素子用半導体基板１０を使用することとすれば、半導体光素子の製造に要する時間を実質的に短縮することが可能となる。
【００４５】
（第２の実施形態）
本発明の第２の実施形態の半導体光素子の製造方法は、図２に示すように、（ａ）〜（ｇ）の７段階から成る。なお、上述の第１の実施形態と同様の段階については説明を省略する。
【００４６】
（ａ）ｎ型クラッド層積層段階：ｎ型半導体基板１１上にｎ型クラッド層１２を積層する。
ｎ型クラッド層１２の層厚は、５マイクロメートル以上の厚さの所定厚さに、（ｂ）の切削段階で切削するための切削厚さｔを加えた厚さとする。この段階で、ｎ型半導体基板１１上にｎ型クラッド層１２を積層した半導体光素子用半導体基板３０が完成することとなる。
【００４７】
（ｂ）切削段階：ｎ型クラッド層１２を切削厚さｔ切削する。
選択エッチングなどの手法で半導体光素子用半導体基板１０のｎ型クラッド層１２を切削厚さｔ切削することにより、ｎ型クラッド層１２のクリーンな面を表出することができる。なお、このエッチングは、ＭＯＶＰＥ装置などの半導体積層装置内で行ってもよい。
【００４８】
（ｃ）光機能層積層段階：切削厚さｔ切削したｎ型クラッド層１２の上面に光機能層１４を積層する。
【００４９】
（ｄ）ｐ型クラッド層積層段階：光機能層１４の上面にｎ型クラッド層１２の光屈折率より小さい光屈折率のｐ型クラッド層１５を積層する。
【００５０】
（ｅ）メサ形状形成段階：プラズマＣＶＤ法等により全面にＳｉＮｘ膜を堆積し、これをフォトリソグラフィ工程でストライプ状に形成したものをエッチングマスクとして、エッチング溶液に浸し、メサ形状を形成する。
【００５１】
（ｆ）埋込段階：上記ＳｉＮｘ膜を成長阻害マスクに利用して、ＭＯＶＰＥ法により、ｐ型下部埋込層１６、ｎ型上部埋込層１７を積層して、メサ両側部を埋め込んだ後、ＳｉＮｘ膜を除去する。その後全面にｐ型クラッド層１５の上層部１８を成長する。
【００５２】
（ｇ）電極形成段階：上層部１８にｐ型コンタクト層１９を成長し、ｐ型コンタクト層１９の上面にｐ電極２０を形成し、ｎ型半導体基板１１の下側にｎ電極２１を形成する。
【００５３】
最後に、（ａ）から（ｇ）までの工程を経て製造された半導体光素子のウエハを劈開、ダイシング等の分離方法を用いて、個々の半導体光素子に分離する。
【００５４】
以上説明したように、５マイクロメートル以上の所定厚さと切削厚さｔを加えた厚さのｎ型クラッド層１２を積層した半導体光素子用半導体基板３０を中間製品として一度に大量生産して貯蔵しておき、半導体レーザ、光増幅器、ＳＬＤ等の半導体光素子を製造するときに、切削厚さｔ切削した半導体光素子用半導体基板３０を使用することとすれば、半導体光素子の製造に要する時間を実質的に短縮することが可能となる。
【産業上の利用可能性】
【００５５】
以上のように、本発明に係る半導体光素子の製造方法および半導体光素子用半導体基板は、半導体光素子の製造時間を短縮することができるという効果を有し、半導体基板等として有効である。
【図面の簡単な説明】
【００５６】
【図１】本発明に係る第１の実施形態の半導体光素子の製造方法の製造段階を示す断面図
【図２】本発明に係る第２の実施形態の半導体光素子の製造方法の製造段階を示す断面図
【図３】従来の半導体光素子の斜視図および屈折率特性を示す図
【図４】図３の拡大図および光分布特性を示す図
【符号の説明】
【００５７】
１０、３０  半導体光素子用半導体基板
１１  ｎ型半導体基板
１２  ｎ型クラッド層
１３  保護膜
１４  光機能層
１５  ｐ型クラッド層
【図１】
2008041881.tif 000003
【図２】
2008041881.tif 000004
【図３】
2008041881.tif 000005
【図４】
2008041881.tif 000006