(57)【要約】      （修正有）【課題】低電圧状態でデータをライト及びリードすることにより消費電力を低減する不揮発性メモリ素子及びその製造方法を提供する。【解決手段】ビットライン２０と、複数個のワードライン３０，４０と、ビットライン２０に電気的に連結され、ビットライン２０上部のいずれか１つのワードライン３０を遠回りし空隙を通過するように形成され、ワードライン３０，４０間で誘導される電場によりワードラインに対しいずれか１つの方向に屈曲するよう形成され、チタン、チタン窒化膜、または炭素ナノチューブ材質からなるフリップ電極５０と、ワードライン３０から印加される電荷に応じてフリップ電極５０で誘導される電荷を集中させ、フリップ電極５０が屈曲する距離を減らしながらワードライン３０及びフリップ電極５０を選択的に接触させるためにフリップ電極５０の下段からビットライン２０上へ突出して形成された接触部１００と、を備える。【選択図】図１
2008109133.tif 000002
【特許請求の範囲】
【請求項１】
一方向に形成されたビットラインと、
前記ビットライン上で前記ビットラインと絶縁されて交差しながら互いに所定間隔の空隙を置いて平行に形成された複数個のワードラインと、
前記複数個のワードラインと交差する前記ビットラインに電気的に連結され、前記ビットライン上部のいずれか１つのワードラインを遠回りして前記空隙を通過するように形成され、前記複数個のワードラインの間で誘導される電場により前記複数個のワードラインに対しいずれか１つの方向に屈曲するように形成されたフリップ電極と、
前記フリップ電極と前記ビットラインとの間の前記ワードラインから印加される電荷に応じて前記フリップ電極で誘導される電荷を集中させ、前記フリップ電極が屈曲される距離を減らしながら前記ビットラインに隣接する前記ワードラインと前記フリップ電極とを選択的に接触させるために前記フリップ電極の下段から前記ビットライン上の前記ワードライン方向へ所定の厚さを有して突出して形成された接触部と、
を備えることを特徴とするメモリ素子。
【請求項２】
前記複数個のワードラインのそれぞれを長さ方向に分離させ、前記フリップ電極及び前記接触部を複数個に分離させて、前記複数個のワードラインと複数個の前記フリップ電極及び複数個の前記接触部とを対称的に作るように形成されたトレンチを備えることを特徴とする請求項１に記載のメモリ素子。
【請求項３】
前記ビットラインに隣接する前記ワードライン上で前記ワードラインと前記接触部に絶縁されるように形成され、前記空隙の内部で前記ワードライン方向に移動される前記接触部を静電気的に固定させるように前記ワードラインまたは外部から印加される所定の電荷をトラッピングするトラップサイトをさらに備えることを特徴とする請求項１に記載のメモリ素子。
【請求項４】
所定の平坦面を有する基板と、
前記基板上で一方向に形成されたビットラインと、
前記ビットラインと交差される方向に積層されて形成される第１層間絶縁膜及び第１ワードラインと、
前記第１ワードラインと所定間隔に離隔される空隙を有し、前記第１ワードラインと平行な方向に形成された第２ワードラインと、
前記第１ワードライン側面の前記基板上で前記第２ワードラインの側面を所定の高さで支持するように形成された第２層間絶縁膜及び第３層間絶縁膜と、
前記第１ワードラインが隣接する部分で前記ビットラインに電気的に連結され、前記第１ワードライン上部の前記空隙に通過されるように形成され、前記第１ワードラインと前記第２ワードラインとの間で誘導される電場により上下に屈曲されるように形成されたフリップ電極と、
前記第１ワードラインから印加される電荷に応じて前記第１ワードライン上部の前記フリップ電極で誘導される電荷を集中させ、前記第１ワードライン上部の前記フリップ電極が垂直方向に屈曲される距離を減らしながら前記第１ワードラインと前記フリップ電極とを選択的に接触させるために前記フリップ電極の下段から前記第１ワードライン方向に所定の厚さを有して突出して形成された接触部と、
を備えることを特徴とするメモリ素子。
【請求項５】
前記第１ワードラインと前記第２ワードラインとの間で前記空隙を形成するために積層されて形成された後、前記トレンチから露出する側壁が食刻溶液または反応ガスにより前記空隙を形成するように除去される第１犠牲膜及び第２犠牲膜を備えることを特徴とする請求項４に記載のメモリ素子。
【請求項６】
前記第１犠牲膜及び前記第２犠牲膜はポリシリコン膜を含むことを特徴とする請求項５に記載のメモリ素子。
【請求項７】
前記接触部は前記第１ワードラインの方向に前記第１犠牲膜の中心上部が所定深さだけ陥没される窪み、またはグルーブ内に埋立てられる導電性金属膜からなることを特徴とする請求項６に記載のメモリ素子。
【請求項８】
前記第１層間絶縁膜、前記第１ワードライン、及び前記第１犠牲膜からなるスタックの側面と前記フリップ電極との間に形成されたスペーサを備えることを特徴とする請求項６に記載のメモリ素子。
【請求項９】
前記スペーサはシリコン窒化膜又はポリシリコン膜を含んでなることを特徴とする請求項８に記載のメモリ素子。
【請求項１０】
前記スペーサが前記ポリシリコン膜からなる場合、前記スペーサは前記第１ワードラインの側壁とフリップ電極との間で前記ポリシリコン膜が除去されて形成される空隙を含むことを特徴とする請求項９に記載のメモリ素子。
【請求項１１】
前記第１ワードラインと前記接触部との間の距離は前記第１ワードラインの側壁と前記フリップ電極との間に形成された前記空隙における距離よりも小さいことを特徴とする請求項１０に記載のメモリ素子。
【請求項１２】
前記第１層間絶縁膜上部の前記第１ワードライン、前記フリップ電極、前記接触部、前記第２ワードラインのそれぞれを複数個に分離させるように形成されたトレンチを備えることを特徴とする請求項４に記載のメモリ素子。
【請求項１３】
前記フリップ電極及び前記接触部はチタン、チタン窒化膜または炭素ナノチューブを含むことを特徴とする請求項４に記載のメモリ素子。
【請求項１４】
前記第１ワードライン上で前記第１ワードラインと前記接触部に絶縁されるように形成され、前記空隙の内部で前記第１ワードライン方向に移動される前記接触部を静電気的に固定させるように前記ワードラインまたは外部から印加される所定の電荷をトラッピングさせるトラップサイトをさらに備えることを特徴とする請求項４に記載のメモリ素子。
【請求項１５】
前記トラップサイトはシリコン酸化膜、シリコン窒化膜、シリコン酸化膜が所定の厚さを有して積層された構造を有することを特徴とする請求項１４に記載のメモリ素子。
【請求項１６】
基板上に一方向のビットラインを形成する段階と、
前記ビットラインと交差する方向に第１層間絶縁膜、第１ワードライン、及び第１犠牲膜からなるスタックを形成する段階と、
前記スタックの側壁にスペーサを形成する段階と、
前記第１犠牲膜の中心上部が所定の深さで陥没される窪みを形成する段階と、
前記スペーサに隣接する前記ビットラインから前記第１犠牲膜の上部までに電気的に連結され、前記窪みを埋め立てるフリップ電極及び接触部を形成する段階と、
前記フリップ電極及び前記接触部が形成された前記基板及び前記ビットラインの全面を平坦に覆い、前記スタック上部の前記フリップ電極及び前記接触部を露出させる第２層間絶縁膜を形成する段階と、
前記フリップ電極及び前記接触部の上部に前記スタックの方向に第２犠牲膜及び第２ワードラインを形成する段階と、
前記基板の全面を平坦に覆い、前記第２ワードラインの長さ方向の中心上部を一部だけ開口させる第３層間絶縁膜を形成する段階と、
前記第３層間絶縁膜から露出する前記第２ワードライン、前記第２犠牲膜、前記フリップ電極、前記接触部、前記第１犠牲膜、及び前記第１ワードラインを順次除去して所定深さのトレンチを形成する段階と、
前記トレンチ内で側壁が露出する前記第１犠牲膜及び前記第２犠牲膜を除去して前記第１ワードラインと前記第２ワードラインとの間に空隙を形成し、前記空隙内で前記フリップ電極及び前記接触部を浮揚させる段階と、
を含むことを特徴とするメモリ素子の製造方法。
【請求項１７】
前記スタックは前記第１ワードラインと前記第１犠牲膜との間に第１シリコン酸化膜、シリコン窒化膜、第２シリコン酸化膜からなるトラップサイトを備えることを特徴とする請求項１６に記載のメモリ素子の製造方法。
【請求項１８】
前記トレンチは前記トラップサイトを分離させるように形成することを特徴とする請求項１７に記載のメモリ素子の製造方法。
【請求項１９】
前記第３層間絶縁膜は前記第２犠牲膜及び前記第２ワードラインをパターニングするために使用されるハードマスク膜の線幅を減らし、前記ハードマスク膜を埋没させるシリコン酸化膜を形成した後、前記シリコン酸化膜を平坦に除去しながら前記ハードマスク膜を露出させ、前記ハードマスク膜を除去して前記第２ワードラインの中心上部を露出させるように形成することを特徴とする請求項１６に記載のメモリ素子の製造方法。
【請求項２０】
前記トレンチの上段を覆って前記トレンチの内部を密封させる第４層間絶縁膜を形成する段階をさらに含むことを特徴とする請求項１６に記載のメモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ素子及びその製造方法に係るもので、詳しくは、低電圧状態でデータをライト及びリードすることにより電力消耗を減少させることができるメモリ素子及びその製造方法に関する。
【背景技術】
【０００２】
一般に、データを貯蔵するために使用されるメモリ素子は揮発性メモリ素子と非揮発性メモリ素子に区分される。メモリ素子において、まず、ＤＲＡＭ及びＳＲＡＭに代表される揮発性メモリ素子はデータの入出力動作は速いが、電源供給が中断されるに従い貯蔵されたデータを消失する特性がある。反面、ＥＰＲＯＭ及びＥＥＰＲＯＭなどに代表される非揮発性メモリ半導体素子はデータの入出力動作は遅いが、電源供給が中断されても貯蔵されたデータがそのまま維持される特性がある。
【０００３】
一方、このような従来技術によるメモリ素子は、ＭＯＳ技術を根幹とするＭＯＳＦＥＴが基本的に採用されてきた。例えば、シリコン材質の半導体基板上で積層される構造のスタックゲート型トランジスタメモリ素子と、前記半導体基板の内部に埋立される構造のトレンチゲート型トランジスタメモリ素子とが開発されている。しかし、前記ＭＯＳＦＥＴは短チャンネル効果を防止するためにチャンネルの幅と長さを一定値以上にしなければならず、前記チャンネル上段のゲート電極と前記半導体基板との間に形成されるゲート絶縁膜の厚さが極めて薄くなければならないとの根本的な問題点のため、ナノ級超微細構造のメモリ素子を具現することが難しいとの問題点があった。
【０００４】
このような理由のため、ＭＯＳＦＥＴを代替可能な構造のメモリ素子の研究が活発になされている。最近では半導体技術の応用及び発展に伴ってマイクロ電気機械システム（Micro Electro-Mechanical System：ＭＥＭＳ）技術及びナノ電気機械システム（Nano Electro-Mechanical System：ＮＥＭＳ）技術が台頭している。この中で炭素ナノチューブを採用したメモリ素子が特許文献１において水平に配列されたナノ組織物を有する素子及びその製造方法の題目で開示されている。
【０００５】
以下、図面を参照して従来技術によるメモリ素子を説明する。
図１２は従来技術によるメモリ素子を示す断面図である。
図１２に示すように、従来のメモリ素子は所定の間隔を置いて一方向に平行に形成された下部電極１１２及び上部電極１６８と、前記下部電極１１２と上部電極１６８との間でそれぞれ離隔して通過され、前記下部電極１１２または上部電極１６８との接触の有無 により所定のデータを貯蔵するように形成されたナノチューブ片１５４と、を含んで構成される。
【０００６】
ここで、前記下部電極１１２は半導体基板上の第１層間絶縁膜に形成された空洞に埋め立てられて形成される。例えば、前記下部電極１１２は導電性金属または半導体材質からなる。
前記上部電極１６８は前記下部電極１１２上で前記下部電極１１２と一定した空隙１７４を有するように設計される。このとき、前記上部電極１６８は前記第１層間絶縁膜１７６上に形成された第２層間絶縁膜（図示せず）により支持されるように形成される。
前記ナノチューブ片１５４は前記下部電極１１２と前記上部電極１６８の間に形成された前記空隙１７４の中心部を通過し、所定の条件で前記下部電極１１２または前記上部電極１６８に接触されるように形成される。例えば、前記ナノチューブ片１５４は前記下部電極１１２の両側縁部の前記第１層間絶縁膜１７６上に形成される窒化膜の上部で据置されて前記下部電極１１２から所定の高さを有して浮揚されるように形成される。また、前記ナノチューブ片１５４に印加される電荷と反対の電荷が印加される前記下部電極１１２または前記上部電極１６８の方向に屈折されて接触される。前記ナノチューブ片１５４を前記下部電極１１２に接触させる場合、前記下部電極１１２に対向する前記上部電極１６８には前記ナノチューブ片１５４に印加される電荷と同一の電荷が印加される。以後、前記ナノチューブ片１５４が前記下部電極１１２に継続して接触されているためには、前記下部電極１１２に所定の電荷が印加されなければならない。勿論、前記ナノチューブ片１５４は前記上部電極１６８に接触される場合、前記ナノチューブ片１５４に印加される電荷と反対の電荷が前記上部電極１６８に印加され、前記ナノチューブ片１５４に印加される電荷と同一の電荷が前記下部電極１１２に印加される。
【０００７】
従って、従来技術によるメモリ素子は、ナノチューブ片１５４が下部電極１１２と上部電極１６８との間に浮遊された状態と、前記下部電極１１２または前記上部電極１６８に接触した状態とのそれぞれに対応される１ビットに該当されるデータが貯蔵される。
【０００８】
しかし、従来技術によるメモリ素子は以下のような問題点があった。
第１に、従来のメモリ素子は、前記下部電極１１２の両側上段で支持される前記ナノチューブ片１５４の水平距離が上下方向に移動する垂直距離よりも大きく形成する必要があり、平面構造において隣接する前記下部電極１１２間の距離が広くなり、素子の集積度が落ちるとの短所があった。
【０００９】
第２に、従来のメモリ素子は下部電極１１２にナノチューブ片１５４を接触させようとする場合、第１層間絶縁膜１７６上で窒化膜により両側に支持される前記ナノチューブ片１５４の張力を克服するために前記ナノチューブ片１５４と前記下部電極１１２との間に高電圧を印加する必要があり、消費電力が増加するとの問題点があった。
【００１０】
第３に、従来のメモリ素子は、所定の情報が記録されたナノチューブ片１５４が形成された半導体基板を一方向に曲げた場合、下部電極１１２または上部電極１６８に接触されるナノチューブ片１５４が水平方向に力を受けて離れて、前記ナノチューブ片１５４の接触の有無に従いライト（書込）された情報が損失される恐れがあり、従って、シリコン材質の半導体基板のような固定された平らな基板を使用すべきなので空間的な制約が発生し、また、外部からの衝撃に敏感なので容易に損傷して生産性が落ちるとの短所がある。
【００１１】
第４に、従来のメモリ素子は、下部電極１１２または上部電極１６８にナノチューブ片１５４が接触した状態を維持させるために前記ナノチューブ片１５４と接触する前記下部電極１１２または前記上部電極１６８と前記ナノチューブ片１５４とに所定の電荷を連続的に供給する必要があり、待機電力の消耗が増加し、前記電荷の供給が中断される場合、前記ナノチューブ片１５４の接触の有無に対応する所定の情報が記録された状態を保持できないため、非揮発性メモリ素子を具現することが難しい。
【００１２】
【特許文献１】米国公開特許第２００４−１８１６３０号
【発明の開示】
【発明が解決しようとする課題】
【００１３】
そこで、本発明の目的は、平面構造において隣接する電極または配線間の距離を減らすことにより集積度を高めることができるメモリ素子及びその製造方法を提供することにある。
また、本発明の他の目的は、複数個の電極１１２、１６８の間でスイッチング動作する部分が低電圧状態でスイッチングされるようにすることにより電力消耗を減らすことができるメモリ素子及びその製造方法を提供することにある。
本発明のまた他の目的は、基板が曲げられた場合でも記録された情報が損失されないように空間的な制約を減らし、外部から加えられた衝撃による損傷を最小化することにより、生産性を増大または極大化することができるメモリ素子を提供することにある。
【００１４】
本発明のまた他の目的は、所定の記録された情報を保持させるための待機電力の消耗を減少させ、外部から供給される電荷がなくても所定の情報が損失されない非揮発性メモリ素子を提供することにある。
【課題を解決するための手段】
【００１５】
このような目的を達成するために本発明によるメモリ素子は、一方向に形成されたビットラインと、前記ビットライン上で前記ビットラインと絶縁されて交差しながら互いに所定間隔の空隙を置いて平行に形成された複数個のワードラインと、前記複数個のワードラインと交差する前記ビットラインに電気的に連結され、前記ビットラインの上部のいずれか１つのワードラインを遠回りして前記空隙を通過するように形成され、前記複数個のワードライン間で誘導される電場により前記複数個のワードラインに対しいずれか１つの方向に屈曲されるように形成されたフリップ電極と、前記フリップ電極と前記ビットラインとの間の前記ワードラインから印加される電荷に応じて前記フリップ電極で誘導される電荷を集中させ、前記フリップ電極が屈曲される距離を減らしながら前記ビットラインに隣接する前記ワードラインと前記フリップ電極を選択的に接触させるために前記フリップ電極の下段から前記ビットライン上の前記ワードライン方向へ所定の厚さを有して突出して形成された接触部と、を備えている。
【００１６】
ここで、前記複数個のワードラインのそれぞれを長さ方向に分離させ、前記フリップ電極及び前記接触部を複数個に分離させて前記複数個のワードラインと複数個の前記フリップ電極及び複数個の前記接触部を対称になるように形成されたトレンチを含み、前記ビットラインに隣接する前記ワードライン上で前記ワードラインと前記接触部に絶縁されるように形成され、前記空隙の内部で前記ワードライン方向に移動される前記接触部を静電気的に固定させるように前記ワードラインまたは外部から印加される所定の電荷をトラッピングさせるトラップサイトをさらに含むことが好ましい。
【００１７】
また、本発明の他の実施形態によるメモリ素子は、所定の平坦面を有する基板と、前記基板上で一方向に形成されたビットラインと、前記ビットラインと交差する方向に積層されて形成される第１層間絶縁膜及び第１ワードラインと、前記第１ワードラインと所定間隔に離隔される空隙を有し、前記第１ワードラインと平行な方向に形成された第２ワードラインと、前記第１ワードライン側面の前記基板上で前記第２ワードラインの側面を所定の高さで支持するように形成された第２層間絶縁膜及び第３層間絶縁膜と、前記第１ワードラインが隣接する部分において前記ビットラインに電気的に連結され、前記第１ワードライン上部の前記空隙を通過するように形成され、前記第１ワードライン及び前記第２ワードラインの間で誘導される電場により上下に屈曲されるように形成されたフリップ電極と、前記第１ワードラインから印加される電荷に応じて前記第１ワードライン上部の前記フリップ電極で誘導される電荷を集中させ、前記第１ワードライン上部の前記フリップ電極が垂直方向に屈曲される距離を減らしながら前記第１ワードラインと前記フリップ電極を選択的に接触させるために前記フリップ電極の下段から前記第１ワードライン方向へ所定の厚さを有して突出して形成された接触部と、を含む。
【００１８】
本発明のまた他の実施形態によるメモリ素子の製造方法は、基板上に一方向のビットラインを形成する段階と、前記ビットラインと交差される方向に第１層間絶縁膜、第１ワードライン、及び第１犠牲膜からなるスタックを形成する段階と、前記スタックの側壁にスペーサを形成する段階と、前記第１犠牲膜の中心上部が所定の深さで陥没される窪みを形成する段階と、前記スペーサに隣接する前記ビットラインから前記第１犠牲膜の上部までに電気的に連結され、前記窪みが埋立されるフリップ電極及び接触部を形成する段階と、前記フリップ電極及び前記接触部が形成された前記基板及び前記ビットラインの全面を平坦に覆い、前記スタック上部の前記フリップ電極及び前記接触部を露出させる第２層間絶縁膜を形成する段階と、前記フリップ電極及び前記接触部の上部に前記スタックの方向に第２犠牲膜及び第２ワードラインを形成する段階と、前記基板の全面を平坦に覆い、前記第２ワードラインの長さ方向の中心上部を一部だけ開口させる第３層間絶縁膜を形成する段階と、前記第３層間絶縁膜により露出される前記第２ワードライン、前記第２犠牲膜、前記フリップ電極、前記接触部、前記第１犠牲膜、及び前記第１ワードラインを順次除去して所定深さのトレンチを形成する段階と、前記トレンチ内で側壁が露出する前記第１犠牲膜及び第２犠牲膜を除去して前記第１ワードライン及び前記第２ワードラインの間に空隙を形成し、前記空隙内で前記フリップ電極及び前記接触部を浮揚させる段階と、を含む。
【発明の効果】
【００１９】
本発明によると、所定の空隙を有するリードワードラインと、トラップサイト及びライトワードラインを深さ方向の両側に分離させ、前記ライトワードライン下部のビットラインと電気的に連結される接触部及びフリップ電極を分離させるように形成されたトレンチを備えて、前記トレンチを中心に対称構造を有する複数個のライン間の距離を減らすことにより、単位素子の集積度を高めることができるとの効果がある。
【００２０】
また、トラップサイト及びライトワードラインの方向に屈曲されるフリップ電極の末端で前記ライトワードライン方向に突出して形成された接触部を備えて、前記フリップ電極の屈曲距離を減らし、さらに前記接触部を前記トラップサイトに接触させるために前記接触部、前記トラップサイト、及び前記ライトワードラインに掛かる電圧を減らすことにより、電力消耗を減少させることができるとの効果がある。
【００２１】
また、複数個のライトワードライン上で接触または非接触状態を有するようにトレンチを中心から分離された複数個の接触部を備えて、基板が曲げられた場合でも前記接触部が前記ライトワードラインに接触または非接触状態を持続的に保持するようにすることにより空間的な制約を減らし、また、外部から加えられる衝撃による損傷を最少化することにより生産性を増大または極大化できるとの効果がある。
【００２２】
また、ライトワードラインに印加される電荷をトンネリングさせてトラップされるようにし、トラップされた前記電荷を用いて接触部が接触された状態を持続させるトラップサイトを備えて、所定の情報を貯蔵するために印加されるべき待機電力の消耗を減らし、前記ライトワードラインを通じて供給される電荷なしにも所定の情報が損失されないようにすることにより、非揮発性メモリ素子を具現できるとの効果がある。
【発明を実施するための最良の形態】
【００２３】
以下、添付図を参照して本発明の実施例によるメモリ素子及びその製造方法を詳しく説明する。本発明は以下に開示される実施例に限定されるものでなく、互いに異なった多様な形態で具現され、但し、本実施例は本発明の開示が完全なものになるようにし、通常の知識を有した者に発明の範疇を完全に知らせるために提供されるものである。添付図において様々な膜及び領域の厚さは明瞭性のために強調され、ある層が他の層及び基板上に存在すると記述されるときに他の層及び基板と直接に接触しながら存在するか、またはその間に第３の層が存在することができる。
【００２４】
図１は本発明の第１実施例によるメモリ素子を示す斜視図で、図２は図１のＩ−Ｉ’にそって切断した断面図である。
図１及び図２に示すように、本発明の第１実施例によるメモリ素子は、所定の平坦面を有する基板１０と、前記基板１０上で一方向に形成されたビットライン２０と、前記ビットライン２０の上部で前記ビットライン２０と絶縁されて交差しながら所定間隔の空隙を有し、互いに平行に形成されたライトワードライン（例えば、第１ワードライン）３０及びリードワードライン（例えば、第２ワードライン）４０と、前記ライトワードライン３０及びリードワードライン４０と交差する前記ビットライン２０に電気的に連結され、前記ビットライン２０上部の前記ライトワードライン３０を遠回りして前記空隙を通過するように形成され、前記ライトワードライン３０と前記リードワードライン４０の間で誘導される電場によりいずれ１つの方向に屈曲されるように形成されたフリップ電極５０と、前記フリップ電極５０と前記ビットライン２０との間の前記ワードラインで印加される電荷に応じて前記フリップ電極５０で誘導される電荷を集中させ、前記フリップ電極５０が屈曲される距離を減らしながら前記ライトワードライン３０と前記フリップ電極５０を選択的に接触させるために前記フリップ電極５０の下段で前記ライトワードライン３０の方向に所定の厚さを有して突出するように形成された接触部１００と、を備えている。
【００２５】
ここで、前記基板１０は前記ビットライン２０が一方向に形成されるように平坦面を提供する。例えば、前記基板１０は外力により曲げられる可撓性に優れた絶縁基板または半導体基板を含んでいる。
前記ビットライン２０は前記基板１０上で所定の厚さを有して一方向に形成され、電気伝導度に優れた材質から形成される。例えば、導電性に優れた金、銀、銅、アルミニウム、タングステン、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルのような導電性金属材質、または導電性不純物からドーピングされた結晶シリコン、或いはポリシリコン材質からなる。図示されていないが、前記導電性金属材質または前記ポリシリコン材質を含んでなる前記ビットライン２０をパターニングするために使用される第１ハードマスク膜が前記ライトワードライン３０と前記ビットライン２０との間で前記ビットライン２０と同一または類似な線幅を有するように形成される。
【００２６】
前記ライトワードライン３０は前記基板１０の上部で前記ビットライン２０と交差しながら前記ビットライン２０と絶縁されるように形成される。同様に、前記ライトワードライン３０は金、銀、銅、アルミニウム、タングステン、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルのような導電性金属材質からなる。このとき、前記ライトワードライン３０及び前記ビットライン２０は相互間の干渉を減らすために所定厚さの第１層間絶縁膜２２を介して互いに絶縁される。前記第１層間絶縁膜２２は前記ライトワードライン３０と同一な方向を有するように形成される。なぜならば、前記ライトワードライン３０の上部に形成される前記フリップ電極５０が前記ビットライン２０と互いに接触されるようにするためには、前記フリップ電極５０の形成のときに前記ライトワードライン３０の側面で前記ビットライン２０が露出されなければならないからである。また、前記第１層間絶縁膜２２は前記ビットライン２０の上部において複数個のライトワードライン３０、複数個のフリップ電極５０、及び複数個のワードラインを対称的に分離させるトレンチ９０の形成の際に食刻停止膜として使用される。このとき、前記第１層間絶縁膜２２はシリコン酸化膜、シリコン窒化膜、またはシリコン酸窒化膜を含んでいる。
【００２７】
図示されていないが、本発明の第１実施例によるメモリ素子は前記ライトワードライン３０上に積層されて前記フリップ電極５０が前記ライトワードライン３０上部で所定距離で離隔され、前記トレンチ９０を通じて前記ライトワードライン３０と前記フリップ電極５０との間に前記空隙が形成されるように除去される第１犠牲膜（図４Bの６０）を含んいる。ここで、前記第１犠牲膜６０は前記ライトワードライン３０上で所定の厚さを有するように形成され、前記ライトワードライン３０と互いに同一または類似な線幅を有するように形成される。前記第１犠牲膜６０は前記ライトワードライン３０の方向に前記第１層間絶縁膜２２を開放させるトレンチ９０を通じて流入し、食刻選択比が優秀な食刻溶液または反応ガスにより除去される。例えば、前記第１犠牲膜６０はポリシリコン材質からなる。従って、第１犠牲膜６０は前記フリップ電極５０が屈折される前記空隙を定義するように形成される。また、前記ライトワードライン３０の方向に前記第１犠牲膜６０の中心が所定の深さで陥没される窪み（dimple：図４Ｄの１００ａ）またはグルーブ（groove）により接触部１００が定義される。
【００２８】
前記第１層間絶縁膜２２、前記ライトワードライン３０、及び前記第１犠牲膜６０からなるスタックの側面と前記フリップ電極との間にスペーサ２４が形成される。ここで、前記スペーサ２４は前記フリップ電極５０を前記ライトワードライン３０の側壁から所定距離だけ離隔させるように形成される。前記スペーサ２４は前記フリップ電極５０と前記ライトワードライン３０との間に形成される空隙の上段縁部または前記第１犠牲膜６０の上段縁部に対応される高さを有し、前記スタックの側面を覆うように形成される。例えば、前記スペーサ２４はシリコン窒化膜のような絶縁膜材質からなる。また、前記スペーサ２４は前記第１犠牲膜６０と同様にポリシリコン材質からなる場合、前記第１犠牲膜６０と同一または類似な食刻選択比を有する食刻溶液または反応ガスにより前記第１犠牲膜６０と共に除去されて、前記スタックの側壁と前記フリップ電極５０の間で前記空隙として形成してもかまわない。
【００２９】
前記フリップ電極５０は前記スタックに隣接する前記ビットライン２０に電気的に連結され、前記スタックの側面に沿って前記スタックの上部に延長されるように形成される。また、前記フリップ電極５０は前記ビットライン２０と同一または類似な線幅を有して前記ビットライン２０方向に形成され、前記ビットライン２０と交差する前記第１層間絶縁膜２２及び前記ライトワードライン３０の上部を遠回りするように形成される。このとき、複数個の前記ライトワードライン３０を対称になるように分離させるトレンチ９０を中心にして、両側において複数個の前記フリップ電極５０が対称的に分離される。前記フリップ電極５０は前記ライトワードライン３０と前記リードワードライン４０との間に形成された空隙内で誘導される電場により上下方向に自由に移動されるように所定の弾性を有する導電体からなる。例えば、前記フリップ電極５０はチタン、チタン窒化膜、または炭素ナノチューブ材質からなる。前記炭素ナノチューブは炭素原子６個からなった六角形の模様が互いに連結されて管形状をなし、前記管の直径が数〜数十ナノメータに過ぎないため、炭素ナノチューブといわれる。また、前記炭素ナノチューブは電気伝導度が銅と類似しており、熱伝導率は自然界で一番優れたダイアモンドと同じで、強度は鉄鋼よりも１００倍も優れ、炭素繊維が１％だけ変形させても切れる反面、炭素ナノチューブは１５％変形されても耐えられるほどの高い復元力を有する。
【００３０】
このとき、前記フリップ電極５０は前記ライトワードライン３０上部で上下に屈折され、前記ライトワードライン３０の側面に形成された前記スペーサ２４により内側面が固定される。また、前記フリップ電極５０は前記スペーサ２４が存在せずに前記スタックの側壁で空隙が形成される場合、前記フリップ電極５０の外側で前記第２層間絶縁膜２６により固定することができる。ここで、前記第２層間絶縁膜２６は前記フリップ電極５０と同一または類似な高さを有するように形成される。図示されていないが、前記第２層間絶縁膜２６は前記フリップ電極５０をパターニングするために前記フリップ電極５０上に形成される第３ハードマスク膜と同一または類似の高さを有するように形成してもよい。例えば、前記第２層間絶縁膜２６はシリコン酸化膜材質からなる。このとき、前記第２層間絶縁膜２６は後続の第２犠牲膜７０及びリードワードライン４０がパターニングされるように前記フリップ電極５０または前記フリップ電極５０上の前記第３ハードマスク膜とともに平坦面を有するように形成される。
【００３１】
前記接触部１００は前記ビットライン２０と交差する前記ライトワードライン３０上部の前記フリップ電極５０末端で前記ライトワードライン３０の方向に所定部分だけ突出して形成される。例えば、前記接触部１００は前記ライトワードライン３０上部に形成された前記第１犠牲膜６０の中心が長さ方向に所定深さだけ陥没するように形成された窪み１００ａまたはグルーブにより前記フリップ電極５０と共に形成することができる。図示されていないが、前記接触部１００は前記第１犠牲膜６０の中心上部を露出させる第２ハードマスク膜を食刻マスクとして使用する湿式食刻方法または乾式食刻方法を用いて前記第１犠牲膜６０を等方的または非等方的に所定深さまでに除去される前記窪み１００ａまたは前記グルーブに前記フリップ電極５０と同一な導電性金属物質で充填されて形成される。従って、前記接触部１００は前記フリップ電極５０の最末端で前記ライトワードライン３０方向に突出するように形成される。また、前記第１犠牲膜６０が除去されると、前記フリップ電極５０及び前記接触部１００は前記ライトワードライン３０から所定の高さを有して浮揚することができる。従って、前記接触部１００は所定の条件で前記ライトワードライン３０方向に屈曲する前記フリップ電極５０の屈曲距離を減らすように形成される。前記接触部１００の厚さに対応して前記フリップ電極５０の屈曲距離を減らすことができる。前記ライトワードライン３０と前記フリップ電極５０に互いに異なった極性の電荷が所定の電圧で印加されると、前記フリップ電極５０が前記ライトワードライン３０の方向に屈曲される。このとき、前記フリップ電極５０を通じて印加される電荷は前記接触部１００に集中することができる。例えば、前記接触部１００はガウス（Ｇａｕｓｓ）の法則により前記フリップ電極５０に印加される電荷が集中されることにより、前記接触部１００が前記ライトワードライン３０方向に引力を受けて前記フリップ電極５０が屈曲する。前記接触部１００及び前記ライトワードライン３０の間に誘導される電場及び電圧と、前記フリップ電極５０の屈折間との関係に対しては後続で説明する。
【００３２】
図示されていないが、本発明の第１実施例によるメモリ素子は前記フリップ電極５０上で前記リードワードライン４０を所定の距離だけ離隔させるために前記フリップ電極５０上に形成され、前記トレンチ９０により露出される側壁に前記フリップ電極５０と前記リードワードライン４０との間に空隙が形成されるように除去される第２犠牲膜７０をさらに含んでいる。ここで、前記第２犠牲膜７０は前記第１犠牲膜６０と同様に前記トレンチ９０内部に流入される食刻溶液または反応ガスにより等方性食刻されて除去される。例えば、前記第２犠牲膜７０は前記フリップ電極５０が前記リードワードライン４０の方向に屈折される距離を定義し、前記第１犠牲膜６０と同様にポリシリコン材質からなる。
【００３３】
また、前記リードワードライン４０は前記第２犠牲膜７０上に積層されて前記第２犠牲膜７０と同一または類似な線幅を有するように形成される。例えば、前記リードワードライン４０は導電性に優れた金、銀、銅、アルミニウム、タングステン、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルのような導電性金属材質からなる。このとき、前記リードワードライン４０は前記フリップ電極５０上部で所定の空隙を有するように形成される。従って、前記フリップ電極５０上の前記第２犠牲膜７０が除去されて空隙が生成されると、前記フリップ電極５０上部で前記リードワードライン４０が浮揚されるようにするために前記第２層間絶縁膜２６上で前記リードワードライン４０の側面を支持する第３層間絶縁膜２８が形成される。ここで、前記第３層間絶縁膜２８は前記トレンチ９０の形成時にマスク膜として、複数個のリードワードライン４０、複数個のフリップ電極５０、及び複数個のライトワードライン３０が前記トレンチ９０を中心に互いに対称的に形成されるようにする。このとき、前記第３層間絶縁膜２８は前記リードワードライン４０上の第４ハードマスク膜（図４Ｇの４２）が開口されるように平坦に形成される。また、前記第３層間絶縁膜２８は前記リードワードライン４０上に形成された第４ハードマスク膜４２に対応される上部を開口させるフォトレジストパターンが形成されるように平坦化されている。
【００３４】
前記トレンチ９０は前記リードワードライン４０、フリップ電極５０、接触部１００、及びライトワードライン３０を分離させて複数個のリードワードライン４０、フリップ電極５０、及びライトワードライン３０がそれぞれ対称的に形成される。例えば、前記トレンチ９０は前記ライトワードライン３０及び前記リードワードライン４０と同一または類似な方向を有するように形成され、前記フリップ電極５０及びビットライン２０に垂直に交差しながら前記フリップ電極５０を分離させるように形成される。このとき、前記トレンチ９０はその底面で前記第１層間絶縁膜２２を露出するように形成される。
【００３５】
従って、本発明の第１実施例によるメモリ素子は所定の空隙を有するように形成されたリードワードライン４０及びライトワードライン３０を長さ方向の両側に分離させ、前記ライトワードライン３０下部のビットライン２０と電気的に連結されるフリップ電極５０及び接触部１００を分離させるように形成されたトレンチ９０を備えて、前記トレンチ９０を中心に対称的な構造を有する複数個のライン間の距離を減らすことにより、単位素子の集積度を高めることができる。
【００３６】
一方、前記ビットライン２０及びフリップ電極５０を通じて所定の電荷量を有する電荷が前記接触部１００に印加されると、前記ライトワードライン３０または前記リードワードライン４０間の空隙内に誘導される電場により上下に移動されながら前記ライトワードライン３０または前記リードワードライン４０に接触される。例えば、前記接触部１００は数式１により表現されるクーロンの力により前記ライトワードライン３０またはリードワードライン４０の方向に移動する。
【００３７】
【数１】
2008109133.tif 000003
【００３８】
ここで、‘ｋ’はクーロン常数であり、‘ｑ1’はフリップ電極５０末端に形成された接触部１００に印加される電荷であり、‘ｑ2’はライトワードライン３０またはリードワードライン４０に印加される電荷である。また、‘ｒ2’は前記ライトワードライン３０と前記接触部１００との間の直線距離である。また、前記‘Ｅ’は前記ライトワードライン３０と前記フリップ電極５０との間、または前記リードワードライン４０と接触部１００の間で誘導される電場である。クーロンの力によると、前記‘ｑ1’と‘ｑ2’とが互いに反対の極性を有する場合、互いに引力が作用して接近する。上述のように、前記フリップ電極５０を通じて印加される電荷は前記接触部１００に集中され、ライトワードライン３０と接触部１００が近くなるか、または前記リードワードライン４０と前記接触部１００が近くなるに従い、前記接触部１００に前記電荷が一層集中されるようになる。反面、前記‘ｑ1’と前記‘ｑ2’が同一の極性を有する場合、互いに斥力が作用して離間する。従って、前記接触部１００と前記ライトワードライン３０が電気的に接触された状態と電気的に分離された状態をそれぞれ‘０’と‘１’に対応可能な、１ビットに該当されるデジタル情報がライト（書込）またはリード（読取）することができる。
【００３９】
また、前記接触部１００と前記ライトワードライン３０との間の距離が減れば減るほど、前記接触部１００とライトワードライン３０との間に作用されるクーロンの力は増加する。前記クーロンの力が増加すればするほど、前記フリップ電極５０が前記ライトワードライン３０の方向に容易に屈曲することができる。同様に、前記接触部１００と前記ライトワードライン３０との間の距離が減れば減るほど、前記接触部１００と前記ライトワードライン３０との間に掛かる電圧も減らすようになる。
【００４０】
従って、本発明の第１実施例によるメモリ素子はライトワードライン３０の方向に屈曲されるフリップ電極５０の末端で前記ライトワードライン３０方向に突出するように形成された接触部１００を備えて、前記フリップ電極５０の屈曲距離を減らし、前記接触部１００と前記ライトワードライン３０を電気的に接触させるために前記接触部１００及び前記ライトワードライン３０に掛かる電圧を減少させることにより、消費される電力を減らすことができる。
【００４１】
このとき、前記フリップ電極５０は一側の前記スペーサ２４及び第１層間絶縁膜２２により固定され、所定の弾性係数に比例される弾性力を有して前記クーロンの力に抵抗しながら上下に屈曲する。例えば、前記弾性力は距離に比例して増加され、前記クーロンの力は距離の二乗に比例して減少されるため、前記接触部１００と前記ライトワードライン３０との間の距離が減れば減るほど、弾性力に比べクーロンの力がもっと増加する。さらに、前記弾性力を克服するために前記接触部１００と前記ライトワードライン３０の間に掛かる電圧の大きさが減すことにより、消費される電力を減少させることができる。
【００４２】
以下、前記ライトワードライン３０と前記接触部１００との間に作用するクーロンの力を用いた本発明の第１実施例によるメモリ素子のライト及びリード動作に対し説明する。
まず、接触部１００と前記ライトワードライン３０に互いに異なった極性の電荷が印加されると、前記接触部１００と前記ライトワードライン３０との間に引力が作用して、前記接触部１００が前記ライトワードライン３０に接触するように屈曲する。また、前記接触部１００と前記リードワードライン４０との間に斥力が作用して、前記フリップ電極５０が前記ライトワードライン３０に屈曲するように前記リードワードライン４０に前記接触部１００に印加される電荷と同一な極性の電荷が印加されてもかまわない。上述のように、前記ライトワードライン３０と接触部１００との距離が近くなればなるほど、前記ライトワードライン３０と接触部１００との間に作用するクーロンの力を増大させることができる。従って、前記ライトワードライン３０と接触部１００に互いに異なった極性を有する電荷が供給されて、前記ライトワードライン３０と前記接触部１００とが電気的に接触する状態を有するようにすることができる。また、前記接触部１００とライトワードライン３００とが電気的に互いに接触している場合、前記接触部１００とライトワードライン３０に互いに異なった極性を有する電荷が所定の強さ以上に供給されれば、前記接触部１００と前記ライトワードライン３０とが接触した状態を持続的に維持することができる。なぜならば、クーロンの力として代表される静電気力は一般の弾性力または復元力に比べ数万倍以上で強く作用するため、前記フリップ電極５０の弾性力を克服して前記接触部１００と前記ライトワードライン３０とが接触した状態を維持させることができる。
【００４３】
反面、前記接触部１００と前記ライトワードライン３０に同一な極性の電荷が供給されると、前記接触部１００と前記ライトワードライン３０との間に斥力が作用して前記接触部１００と前記ライトワードライン３０とが互いに離隔される。また、前記フリップ電極５０が前記リードワードライン４０の方向に屈曲されるように前記接触部１００に印加される電荷と異なった極性の電荷が前記リードワードライン４０に印加されてもかまわない。このとき、前記ライトワードライン３０に印加される電荷は前記接触部１００に印加される電荷と互いに異なった極性の電荷が印加されても一定強さ以上の大きさを有さない場合、前記接触部１００と前記ライトワードライン３０とが互いに接触させることができない。なぜならば、前記接触部１００と前記ライトワードライン３０との間の距離ｒが一定以上に離隔している場合、前記接触部１００と前記ライトワードライン３０に互いに異なった極性を有する所定強さ以下の電荷が印加されても、前記接触部１００と前記リードワードライン４０との間に引力として作用するクーロンの力を克服することができないからである。
【００４４】
従って、本発明の第１実施例によるメモリ素子は、接触部１００とライトワードライン３０に所定の極性を有する一定強さ以上の電荷を印加して、前記接触部１００が前記ライトワードライン３０に電気的に接触されるかまたは離隔された状態に対応して１ビットの情報をライトすることができる。また、前記ライトワードライン３０に前記接触部１００から印加される電荷と異なった極性を有する所定強さ以下の電荷を印加しながら、前記接触部１００から印加される電荷と異なった極性を有する所定強さ以上の電荷をリードワードライン４０に印加して、前記接触部１００が前記ライトワードライン３０に電気的に接触されるかまたは離隔された状態に対応して情報をリードすることができる。
【００４５】
このとき、前記接触部１００は前記ライトワードライン３０に接触した状態を有するかまたは非接触の状態を有する場合、外力により容易に変形しないように構成される。例えば、前記接触部１００が前記ライトワードライン３０に接触した状態で前記基板１０が上下に曲げられても、前記接触部１００は前記トレンチ９０を中心に左右にスライディングするだけで、前記ライトワードライン３０に接触した状態を維持することができる。また、前記接触部１００が前記ライトワードライン３０から分離された場合も同様に、前記トレンチ９０を中心に左右に遠くなるかまたは近くなることにより、前記接触部１００と前記ライトワードライン３０とが分離された状態をそのまま維持することができる。
【００４６】
従って、本発明の第１実施例によるメモリ素子は複数個のライトワードライン３０上で接触または非接触状態を有し、トレンチ９０を中心に分離された複数個のフリップ電極５０の末端に形成された接触部１００を備えて、基板１０が曲げられても前記フリップ電極５０が前記ライトワードライン３０に接触または非接触された状態を持続的に維持させることにより、空間的な制約を減らし、外部から加えられる衝撃による損傷を最少化して生産性を増大又は極大化することができる。
【００４７】
図３は図１のメモリ素子が積層された構造を示す断面図であり、一方向に形成されたビットライン２０上部で絶縁されて垂直に交差するライトワードライン３０及びリードワードライン４０間の空隙内部に挿入されるフリップ電極５０の末端で前記ライトワードライン３０方向に突出するように形成された接触部１００を備える複数個のメモリ素子が順次積層されて形成される。ここで、１つの前記ビットライン２０上に複数個のライトワードライン３０及び複数個のリードワードライン４０を有するメモリ素子が第４層間絶縁膜１１０を中心に置き対称的に形成される。前記第４層間絶縁膜１１０は前記リードワードライン４０とライトワードライン３０との間の空隙を形成するために除去される第１犠牲膜６０及び第２犠牲膜７０を露出させるトレンチ９０上部をカバーリングするように形成される。
【００４８】
図示されていないが、複数個のメモリ素子においてそれぞれのビットライン２０が互いに交差するように形成されてもかまわない。また、メモリ素子に印加される電圧を制御する少なくとも１つ以上のトランジスタのようなスイッチング素子がメモリ素子の外郭に形成してもよい。さらに、前記非揮発性メモリ素子の隣接部分にＭＯＳトランジスタ、キャパシタ、抵抗のようないろいろな素子を構成してもよい。
【００４９】
以下、このように構成された本発明の第１実施例によるメモリ素子の製造方法を説明する。
図４Ａないし図５Ｋは図１ないし図２のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。ここで、図５Ａないし図５Ｋの工程断面図は図４Ａないし図４Ｋの工程斜視図の断面を順次に示している。
図４Ａ及び図５Ａに示すように、まず、水平状態の基板１０上に所定厚さのビットライン２０を形成する。ここで、前記ビットライン２０は前記基板１０上で複数個が一方向に平行に形成される。例えば、前記ビットライン２０は物理気相蒸着方法、化学気相蒸着方法などで形成された金、銀、銅、アルミニウム、タングステン、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルのような導電性金属膜、または導電性不純物のドーピングされたポリシリコン膜を含んでなる。図示されていないが、前記ビットライン２０は前記基板１０の全面に所定厚さを有するように形成される前記導電性金属層またはポリシリコン膜上で所定の線幅を有するように遮蔽させるフォトレジストパターンまたは第１ハードマスク膜を食刻マスク膜として利用する乾式食刻方法により非等方的に食刻されて形成される。例えば、前記導電性金属膜またはポリシリコン膜の前記乾式食刻方法に使用される反応ガスは硫酸及び窒酸の混合された強酸ガスを含んでなる。また、前記ビットライン２０は約５００Åほどの厚さと、約３０Å〜約５００Åほどの線幅を有するように形成される。
【００５０】
図４Ｂ及び図５Ｂに示すように、前記ビットライン２０と交差する方向に所定の線幅を有する第１層間絶縁膜２２、ライトワードライン３０、及び第１犠牲膜６０を形成する。ここで、前記第１層間絶縁膜２２、ライトワードライン３０、及び第１犠牲膜６０はそれぞれ所定の厚さを有して積層されて形成され、前記第１犠牲膜６０上に形成される１つのフォトレジストパターンを食刻マスクとして利用する乾式食刻方法により非等方的に食刻されて形成されるスタックである。例えば、前記第１層間絶縁膜２２は化学気相蒸着方法により約２００Å〜約８５０Åほどの厚さを有するように形成されたシリコン酸化膜またはシリコン窒化膜を含んでなる。このとき、前記第１層間絶縁膜２２は後続で前記ライトワードライン３０を長さ方向に分離させるトレンチ９０の形成工程において食刻停止膜としての機能を行うこともできる。また、前記ライトワードライン３０は導電性に優れた物理気相蒸着方法または化学気相蒸着方法により約５００Åほどの厚さを有するように形成された金、銀、銅、アルミニウム、タングステン、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルのような導電性金属膜を含んでなる。前記第１犠牲膜６０は原子層蒸着方法または化学気相蒸着方法により約５０Å〜約１５０Åほどの厚さを有するように形成されたポリシリコン膜を含んでなる。前記第１犠牲膜６０、前記ライトワードライン３０、及び前記第１層間絶縁膜２２は約３０Å〜約１０００Åほどの線幅を有するように形成され、前記第１犠牲膜６０、前記ライトワードライン３０、及び前記第１層間絶縁膜２２をパターニングするために乾式食刻方法に使用される反応ガスはＣｘＦｙ系ガスやＣａＨｂＦｃ系（ｘ、ｙ、ａ、ｂ、ｃは自然数：以下同じ）などのようなフッ化炭素系ガスを使用することができる。前記フッ化炭素系ガスはＣＦ4、ＣＨＦ3、Ｃ2Ｆ6、Ｃ4Ｆ8、ＣＨ2Ｆ2、ＣＨ3Ｆ、ＣＨ4、Ｃ2Ｈ2、Ｃ4Ｆ6などのようなガスまたはこれらの混合ガスからなる。
【００５１】
図４Ｃ及び図５Ｃに示すように、前記第１層間絶縁膜２２、ライトワードライン３０、及び第１犠牲膜６０を含んでなるスタックの側壁にスペーサ２４を形成する。ここで、前記スペーサ２４は前記基板１０上で所定の段差を有するように形成された前記前記第１層間絶縁膜２２、前記ライトワードライン３０、及び前記第１犠牲膜６０からなるスタックの側壁に選択的に形成されて、後続で形成されるフリップ電極５０が前記ライトワードライン３０と絶縁されるようにする。例えば、前記スペーサ２４は化学気相蒸着方法により形成されたシリコン窒化膜またはポリシリコン膜からなる。このとき、前記スペーサ２４は前記スタックを含む基板１０の全面に均一な厚さを有するシリコン窒化膜またはポリシリコン膜が形成され、垂直食刻特性に優れた乾式食刻方法により前記シリコン窒化膜を非等方性食刻して、前記スタックの側壁において自己整列されるように形成される。ここで、前記スペーサ２４が前記シリコン窒化膜からなる場合、前記ライトワードライン３０の側壁と後続でのフリップ電極５０とが一定距離を維持するようにすることができる。反面、前記スペーサ２４がポリシリコン膜からなる場合、後続で第１犠牲膜６０と共に除去されて空隙が形成されるようになる。このとき、前記スペーサ２４が前記ポリシリコン膜からなる場合、前記第１層間絶縁膜２２及び前記ライトワードライン３０の形成工程の以後に前記第１犠牲膜６０と同一な工程により形成することもできる。例えば、前記スペーサ２４は前記ビットライン２０上で該ビットライン２０と交差される前記第１層間絶縁膜２２及び前記ライトワードライン３０を形成し、前記第１層間絶縁膜２２及び前記ライトワードライン３０の形成された前記基板１０の全面にポリシリコン膜を形成し、前記第１層間絶縁膜２２及び前記ライトワードライン３０の上部で形成される前記ポリシリコン膜からなる前記第１犠牲膜６０と連結しながら、前記第１層間絶縁膜２２及び前記ライトワードライン３０の側壁を囲むように前記ポリシリコン膜をパターニングして形成することもできる。
【００５２】
図示されていないが、前記ビットライン２０の形成の際に該ビットライン２０上に形成された第１ハードマスク膜は前記スペーサ２４の形成の際に乾式食刻方法に使用される反応ガスにより除去することもできる。従って、前記ビットライン２０は前記スペーサ２４の形成の際に露出する。
【００５３】
図４Ｄ及び図５Ｄに示すように、前記ライトワードライン３０の中心上部で前記第１犠牲膜６０を長さ方向に所定深さまで除去して、前記第１犠牲膜６０の中央部が陥没した窪み１００ａまたはグルーブを形成する。例えば、前記窪み１００ａまたはグルーブは前記第１犠牲膜６０の中心上部が露出するフォトレジストパターンまたは第２ハードマスク膜を食刻マスクとして使用した湿式食刻方法または乾式食刻方法により前記第１犠牲膜６０を所定深さまでに除去して形成される。ここで、前記窪み１００ａまたはグルーブは後続で形成されるフリップ電極５０の末端に電気的に連結されるように形成され、前記第１犠牲膜６０が除去された以後に所定の条件で前記ライトワードライン３０と電気的に接触される接触部１００が形成される。このとき、前記窪み１００ａまたはグルーブは後続で前記第１犠牲膜６０を除去するために形成されるトレンチ９０の幅よりも大きい幅を有するように形成される。従って、前記第１犠牲膜６０の中心部を除去して形成される前記窪み１００ａまたはグルーブは後続で前記第１犠牲膜６０が除去されて空隙が形成される場合、前記接触部１００と前記ライトワードライン３０の間の距離を減少することができる。
【００５４】
図４Ｅ及び図５Ｅに示すように、前記第１犠牲膜６０、ライトワードライン３０、及び第１層間絶縁膜２２を含んでなるスタックの上部と前記窪み１００ａまたはグルーブとを横切り、且つ前記スタック側面のスペーサ２４に隣接するビットライン２０に電気的に連結されるフリップ電極５０及び接触部１００を形成する。ここで、前記フリップ電極５０は前記スタックの下部に形成された前記ビットライン２０に対応して前記スタックを中心に置き前記スタックの上部に遠回りして、前記スタックの両側に形成された前記ビットライン２０に電気的に連結されるように形成される。前記フリップ電極５０は前記ビットライン２０と同一または類似な線幅を有し、前記スタック両側の前記スペーサ２４の外側において前記ビットライン２０上に積層されるように形成される。また、前記接触部１００は前記フリップ電極５０の中心において前記ライトワードライン３０方向に陥没された窪み１００ａまたはグルーブの内部を埋立させるように形成される。このとき、前記接触部１００は前記フリップ電極５０よりも厚く形成される。例えば、前記フリップ電極５０及び前記接触部１００は前記スタック及びスペーサ２４が形成された基板１０の全面にチタン、ケイ化チタンのような導電性金属膜または炭素ナノチューブが所定の厚さを有して形成された後、前記ビットライン２０上部の前記導電性金属膜または炭素ナノチューブを遮蔽するフォトレジストパターンまたは第３ハードマスク膜が形成され、前記フォトレジストパターンまたは第３ハードマスク膜を食刻マスクとして使用した乾式食刻方法により前記導電性金属または炭素ナノチューブを非等方性食刻して形成される。このとき、前記導電性金属膜は物理気相蒸着方法または化学気相蒸着方法により形成され、前記炭素ナノチューブは電気放電方法により形成される。また、前記第３ハードマスク膜は前記フリップ電極５０のパターニングのときに除去されるか、或いは前記フリップ電極５０上に残留して形成されてもかまわない。
【００５５】
従って、本発明の第１実施例によるメモリ素子の製造方法は、ビットライン２０上で絶縁されて交差するライトワードライン３０上部を遠回りして形成されるフリップ電極５０の中心部分において前記ライトワードライン３０の方向に突出するように形成された接触部１００を形成することにより、前記接触部１００と前記ライトワードライン３０との間の距離を前記フリップ電極５０と前記ライトワードライン３０との間の距離よりも短くすることができる。
【００５６】
図４Ｆ及び図５Ｆに示すように、前記フリップ電極５０及び接触部１００が形成された基板１０の全面に所定の厚さの第２層間絶縁膜２６を形成し、前記フリップ電極５０及び前記接触部１００が露出するように前記第２層間絶縁膜２６を平坦に除去する。ここで、前記第２層間絶縁膜２６は基板１０より所定の段差を有する前記ライトワードライン３０及び第１犠牲膜６０上に交差して形成されるフリップ電極５０の上部に前記ライトワードライン３０及び第１犠牲膜６０と平行な方向に、後続で第２犠牲膜７０及びリードワードライン４０が形成されるように平坦面を提供する。また、前記第２層間絶縁膜２６は下部の前記フリップ電極５０及び接触部１００と前記リードワードライン４０のパターニング工程を分離させて進行してもよい。なぜならば、前記フリップ電極５０、前記接触部１００、及び前記リードワードライン４０は導電性に優れた導電性金属膜からなり、前記導電性金属膜をパターニングするために使用される大部分の食刻溶液または反応ガスの選択食刻比が低いからである。従って、前記第２層間絶縁膜２６は導電性金属膜からなる二つの積層されるラインまたはパターンを分離して形成される工程において必須に使用される。例えば、前記第２層間絶縁膜２６はＴＥＯＳ、ＵＳＧ、ＨＤＰ化学気相蒸着方法により形成されたシリコン酸化膜からなる。このとき、前記第２層間絶縁膜２６は前記フリップ電極５０、前記接触部１００、及び前記第３ハードマスク膜が形成された前記基板１０の全面に前記フリップ電極５０以上の高さを有するように形成される。また、前記第１犠牲膜６０上の前記フリップ電極５０及び接触部１００が露出されるように前記第２層間絶縁膜２６を化学的機械的研磨方法により除去して平坦化することができる。
【００５７】
従って、本発明の第１実施例によるメモリ素子の製造方法はフリップ電極５０及び接触部１００が形成された全面に第２層間絶縁膜２６を形成し、ライトワードライン３０及び第１犠牲膜６０の上部に形成された前記フリップ電極５０及び接触部１００が露出するように前記第２層間絶縁膜２６を平坦化して後続の第２犠牲膜７０及びリードワードライン４０をパターニングすることができる。
【００５８】
図４Ｇ及び図５Ｇに示すように、前記第２層間絶縁膜２６により露出される前記フリップ電極５０及び接触部１００の上部で前記第１犠牲膜６０及び前記ライトワードライン３０と平行な方向に第２犠牲膜７０及びリードワードライン４０を形成する。ここで、前記第２犠牲膜７０及びリードワードライン４０は前記フリップ電極５０を中心に前記第１犠牲膜６０及びライトワードライン３０に対称に形成される。例えば、前記第２犠牲膜７０は前記第１犠牲膜６０と同様に原子層蒸着方法または化学気相蒸着方法により形成されたポリシリコン材質からなり、約５０Å〜約１５０Åほどの厚さを有するように形成される。また、前記リードワードライン４０は約２００Åほどの厚さを有し、約３０Å〜約１０００Åほどの線幅を有するように形成される。このとき、前記第２犠牲膜７０及びリードワードライン４０は以下のように形成される。まず、前記第２層間絶縁膜２６上で化学気相蒸着方法により所定の厚さを有するポリシリコン膜、導電性金属膜、及び第４ハードマスク膜４２を積層させる。次いで、前記第１犠牲膜６０及び前記ライトワードライン３０上部の前記第４ハードマスク膜４２を遮蔽するフォトレジストパターンを形成し、前記フォトレジストパターンを食刻マスクとして使用する乾式食刻方法または湿式食刻方法により前記第４ハードマスク膜４２を除去した後、前記フォトレジストパターをアッシング工程により除去する。最後に、第４ハードマスク膜４２を食刻マスクとして使用される乾式食刻方法または湿式食刻方法により前記ポリシリコン膜、導電性金属膜を非等方性食刻させて前記第２犠牲膜７０及びリードワードライン４０を形成する。
【００５９】
図４Ｈ及び図５Ｈに示すように、前記リードワードライン４０上に形成された第４ハードマスク膜４２を所定の線幅に縮小パターニングする。ここで、パターニングされた前記第４ハードマスク膜４２は後続でトレンチ９０の線幅を定義する。例えば、前記第４ハードマスク膜４２は一方向に形成された前記リードワードライン４０の長さ方向の中心を遮蔽するように形成されたフォトレジストパターンを食刻マスクを使用した乾式食刻方法または湿式食刻方法により非等方的に食刻されて、線幅が縮小されるように形成される。このとき、前記第４ハードマスク膜４２は前記接触部１００に比べ狭い幅を有するように形成される。また、前記第４ハードマスク膜４２は平面方向よりも側面方向の食刻特性に優れた乾式食刻方法または湿式食刻方法により等方的に食刻されて、線幅が縮小されるように形成される。等方的乾式食刻方法または湿式食刻方法のときに使用される反応ガスまたは食刻溶液は前記基板１０と平行な方向に流動されながら前記第４ハードマスク膜４２の側面を選択的に食刻する。
【００６０】
図４Ｉ及び図５Ｉに示すように、線幅が減少された第４ハードマスク膜４２上に所定厚さの第３層間絶縁膜２８を形成し、前記第４ハードマスク膜４２が露出されるように前記第３層間絶縁膜２８を平坦化する。ここで、前記第３層間絶縁膜２８は前記第２犠牲膜７０及び前記リードワードライン４０以上の厚さを有するように形成される。従って、前記第３層間絶縁膜２８は後続で前記第２犠牲膜７０が除去されれば、前記リードワードライン４０の側面を支持して前記フリップ電極５０から前記リードワードライン４０を浮揚させる。例えば、前記第３層間絶縁膜２８はＴＥＯＳ、ＵＳＧ、またはＨＤＰ化学気相蒸着方法により形成されたシリコン酸化膜を含んでなる。また、前記第３層間絶縁膜２８は化学的機械的研磨方法により平坦化される。このとき、前記リードワードライン４０を食刻停止膜として使用して前記第３層間絶縁膜２８を平坦化する場合、導電性金属膜からなる前記リードワードライン４０が損傷される恐れがあるため、前記第４ハードマスク膜４２を食刻停止膜として使用すべきである。
【００６１】
図４Ｊ及び図５Ｊに示すように、第３層間絶縁膜２８を食刻マスクとして使用する乾式食刻方法を用いて前記第４ハードマスク膜４２、前記リードワードライン４０、前記第２犠牲膜７０、前記接触部１００、前記第１犠牲膜６０、及び前記ライトワードライン３０を順次非等方的に食刻して、前記第１層間絶縁膜２２が底部から露出するトレンチ９０を形成する。ここで、前記トレンチ９０は前記リードワードライン４０、前記第２犠牲膜７０、前記接触部１００、前記フリップ電極５０、前記第１犠牲膜６０、及び前記ライトワードライン３０が対称的に複数個に分離されるように形成される。前記トレンチ９０はシリコン酸化膜からなる前記第３層間絶縁膜２８及び前記第１層間絶縁膜２２に対応してポリシリコン及び導電性金属膜の選択食刻比の高い反応ガスを使用する乾式食刻方法により形成される。例えば、前記乾式食刻方法に使用される反応ガスはＣｘＦｙ系ガスやＣａＨｂＦｃ系などのようなフッ化炭素系ガスを使用することができる。前記フッ化炭素系ガスはＣＦ4、ＣＨＦ3、Ｃ2Ｆ6、Ｃ4Ｆ8、ＣＨ2Ｆ2、ＣＨ3Ｆ、ＣＨ4、Ｃ2Ｈ2、Ｃ4Ｆ6などのようなガスまたはこれらの混合ガスからなる。前記トレンチ９０の幅が減った場合、隣接する前記ライトワードライン３０、前記リードワードライン４０、及び前記フリップ電極５０間の干渉が起こる恐れがある。また、前記トレンチ９０を通じて後続で前記第１犠牲膜６０と前記第２犠牲膜７０を食刻する食刻溶液または反応ガスが正常に流動できない恐れもある。反面、前記トレンチ９０の幅が広くなる場合、単位素子の集積度が減少することも可能であるが、前記第１犠牲膜６０と前記第２犠牲膜７０を食刻する食刻溶液または反応ガスの流動を高めることができる。従って、前記トレンチ９０はライトワードライン３０、接触部１００、フリップ電極５０、及びリードワードライン４０を対称的に分離させ、前記ライトワードライン３０及び前記フリップ電極５０間の第１犠牲膜６０と、前記接触部１００、前記フリップ電極５０、及び前記リードワードライン４０間の第２犠牲膜７０とを除去する食刻溶液または反応ガスが正常に流動可能な線幅を有するように形成される。例えば、前記トレンチ９０は前記３０Å〜８００Åほどの線幅を有するように形成される。このとき、前記トレンチ９０は前記接触部１００に比べ小さい線幅を有するように形成される。
【００６２】
図示されていないが、前記第４ハードマスク膜４２の線幅が減少される工程が省略された場合、前記リードワードライン４０及び前記ライトワードライン３０の長さ方向の中心に形成された第３層間絶縁膜２８を露出させるフォトレジストパターンを食刻マスクとして使用する乾式食刻方法により前記第４ハードマスク膜４２、前記リードワードライン４０、前記第２犠牲膜７０、前記フリップ電極５０、前記第１犠牲膜６０、及び前記ライトワードライン３０を順次非等方性食刻して前記トレンチ９０を形成してもよい。
【００６３】
図４Ｋ及び図５Ｋに示すように、前記トレンチ９０により露出する前記第１犠牲膜６０及び前記第２犠牲膜７０を除去して前記ライトワードライン３０と前記リードワードライン４０との間で前記フリップ電極５０及び前記接触部１００が浮揚される所定の空隙を形成する。例えば、前記第１犠牲膜６０と前記第２犠牲膜７０は湿式食刻方法または乾式食刻方法により前記トレンチ９０の側壁で露出する面から側面へ等方性食刻されて除去される。ポリシリコン材質からなる前記第１犠牲膜６０と前記第２犠牲膜７０の湿式食刻方法に使用される食刻溶液は硝酸、フッ酸、及び酢酸のような強酸に脱イオン水が所定の濃度で混合された混合溶液からなる。前記湿式食刻方法または乾式食刻方法に使用される食刻溶液または反応ガスは前記トレンチ９０の側壁で露出する前記第１犠牲膜６０と前記第２犠牲膜７０を水平方向に除去しながら、前記リードワードライン４０と前記ライトワードライン３０との間に前記空隙を形成可能にすることができる。前記スペーサ２４がポリシリコン材質から形成される場合、前記スペーサ２４も前記食刻溶液または前記反応ガスにより食刻されて空隙に形成されてもかまわない。このとき、前記スペーサ２４が除去されて形成される空隙の距離が前記ライトワードライン３０と前記接触部１００間の空隙距離に比べ顕著に小さい場合、前記接触部１００が前記ライトワードライン３０に接触されるのでなく、前記ライトワードライン３０側面の前記フリップ電極５０が電気的に接触されて情報のライト及びリードの不良が発生される恐れがある。従って、前記スペーサ２４が除去される場合、ライトワードライン３０と接触部１００間の距離が前記ライトワードライン３０の側面と前記フリップ電極５０間の距離に比べ大きく形成される。
【００６４】
図示されていないが、前記トレンチ９０の上段を覆う第４層間絶縁膜１１０を形成して前記トレンチ９０内部を密封させる。このとき、前記トレンチ９０内部の空隙は大気中の窒素またはアルゴンと非反応性ガスで充填され、前記フリップ電極５０の屈折速度を増加させるために真空状態を有するように設定されてもかまわない。また、前記第４層間絶縁膜１１０の形成された前記基板１０の上段にまた他のビットライン２０、ライトワードライン３０、接触部１００、フリップ電極５０、及びリードワードライン４０を順次形成して、多層構造を有するメモリ素子を製作することができる。
【００６５】
従って、本発明の第１実施例によるメモリ素子の製造方法は、基板１０上に一方向に形成されたビットライン２０上部で交差される方向に形成されたトレンチ９０を利用して複数個のライトワードライン３０、フリップ電極５０、接触部１００、及びリードワードライン４０を対称的に形成することにより、素子の集積度を向上させることができる。
【００６６】
図６は本発明の第２実施例によるメモリ素子を示す斜視図で、図７は図６のII−II’で切断した断面図である。ここで、本発明の第２実施例で説明される各要部の名称は第１実施例で説明される名称と同一である場合、前記第１実施例でのそれと同一な番号を有して説明される。
【００６７】
図６及び図７に示すように、本発明の第２実施例によるメモリ素子は所定の平坦面を有する基板１０と、前記基板１０上で一方向に形成されるビットライン２０と、前記ビットライン２０の上部で該ビットライン２０と絶縁されて交差し、所定間隔の空隙を有して互いに平行に形成されたライトワードライン（例えば第１ワードライン）３０及びリードワードライン（例えば第２ワードライン）４０と、前記ライトワードライン３０及び前記リードワードライン４０と交差して前記ビットライン２０に電気的に連結され、前記ビットライン２０上部の前記ライトワードライン３０を上回りして前記空隙を通過するように形成され、ライトワードライン３０及び前記リードワードライン４０の間で誘導される電場により前記ライトワードライン３０及び前記リードワードライン４０に対しいずれ一方向に屈曲するように形成されたフリップ電極５０と、前記フリップ電極５０及び前記ビットライン２０の間の前記ライトワードライン３０で印加される電荷に応じて前記フリップ電極５０で誘導される電荷を集中させ、前記フリップ電極５０が前記ライトワードライン３０方向に屈曲される距離を減らしながら前記フリップ電極５０の下段で前記ライトワードライン３０方向に所定の厚さを有して突出して形成された接触部１００と、前記接触部１００と前記ライトワードライン３０間に絶縁されるように形成され、前記ライトワードライン３０方向に屈曲される前記接触部１００及びフリップ電極５０を静電気的に固定させるように前記ライトワードライン３０または外部から印加される所定の電荷をトラッピングさせるトラップサイト８０と、を含んで構成される。
【００６８】
ここで、前記基板１０は前記ビットライン２０が一方向に形成されるように平坦面を提供する。例えば、前記基板１０は外力により曲げられる可撓性に優れた絶縁基板または半導体基板を含んでなる。
【００６９】
前記ビットライン２０は前記基板１０上で所定の厚さを有して一方向に形成され、電気導電度に優れた材質から形成される。例えば、導電性に優れた金、銀、銅、アルミニウム、タングステン、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルのような導電性金属材質と、導電性不純物でドーピングされた結晶シリコンまたはポリシリコン材質からなる。図示されていないが、前記導電性金属材質または前記ポリシリコン材質からなる前記ビットライン２０をパターニングするために第１ハードマスク膜が前記ライトワードライン３０と前記ビットライン２０の間で前記ビットライン２０と同一または類似な線幅を有するように形成される。
【００７０】
前記ライトワードライン３０は前記基板１０上部で前記ビットライン２０と交差されながら前記ビットライン２０から絶縁されるように形成される。同様に、前記ライトワードライン３０は金、銀、銅、アルミニウム、タングステン、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルのような導電性金属材質からなる。このとき、前記ライトワードライン３０と前記ビットライン２０は互いの干渉を減らすために所定厚さの第１層間絶縁膜２２を介して互いに絶縁される。前記第１層間絶縁膜２２は前記ライトワードライン３０と同一な方向を有するように形成される。なぜならば、前記ライトワードライン３０上部で形成される前記フリップ電極５０が前記ビットライン２０と互いに接触するためには、前記フリップ電極５０の形成のときに前記ライトワードライン３０の側面で前記ビットライン２０が露出しなければならないからである。また、前記第１層間絶縁膜２２は前記ビットライン２０の上部で複数個のライトワードライン３０、複数個のフリップ電極５０、及び複数個のワードラインを対称的に分離させるトレンチ９０の形成の際に食刻停止膜として使用することができる。例えば、前記第１層間絶縁膜２２はシリコン酸化膜、シリコン窒化膜、またはシリコン酸窒化膜を含んでなる。従って、前記ライトワードライン３０は前記基板１０上に一方向に形成されたビットライン２０上で前記第１層間絶縁膜２２により絶縁され、前記ビットライン２０と交差されるように形成される。また、前記ライトワードライン３０は前記ビットライン２０と交差される前記第１層間絶縁膜２２上で形成されるトレンチ９０により複数個が互いに平行に分離されるように形成される。
【００７１】
前記トラップサイト８０は前記ライトワードライン３０上に積層されて互いに同一または類似な方向に形成され、前記ライトワードライン３０と同一または類似な線幅を有するように形成される。例えば、前記トラップサイト８０は前記第１層間絶縁膜２２上に形成されるトレンチ９０により前記ライトワードライン３０と同様に複数個が互いに平行に分離されるように形成される。また、前記トラップサイト８０は前記ライトワードライン３０を通じて印加される電荷を所定薄膜の内部にトンネリングさせてトラップされるようにし、外部から供給される電荷がない場合にもトラップされた電荷を恒常拘束させるように形成される。例えば、前記トラップサイト８０は前記ライトワードライン３０上に形成された第１シリコン酸化膜８２、シリコン窒化膜８４、及び第２シリコン酸化膜８６の積層された‘ＯＮＯ（Oxide-Nitride-Oxide）’構造の薄膜を含んでなる。また、前記トラップサイト８０は第１シリコン酸化膜８２、ポリシリコン膜、及び第２シリコン酸化膜８６の積層された構造の薄膜を含んでなれる。前記ポリシリコン膜は導電性不純物でドーピングされて導電性を有する。このとき、前記第１シリコン酸化膜８２と前記第２シリコン酸化膜８６は前記ライトワードライン３０と前記フリップ電極５０の間で前記シリコン窒化膜８４または前記ポリシリコン膜を電気的に絶縁させる絶縁膜である。特に、前記第１シリコン酸化膜８２は前記シリコン窒化膜８４または前記ポリシリコン膜と前記ライトワードライン３０の間で印加される電場の方向と大きさに従い選択的に電荷をトンネリングさせるように形成されたトンネル絶縁膜である。
【００７２】
例えば、前記シリコン窒化膜８４または前記ポリシリコン膜は前記第１シリコン酸化膜８２及び前記第２シリコン酸化膜８６により電気的に分離された状態を有し、特定電圧以上の条件で前記第１シリコン酸化膜を通じて電荷を流出入させるように形成されたフローティング電極として称される。
【００７３】
従って、本発明の第２実施例によるメモリ素子は、ライトワードライン３０を通じて印加される電荷をトンネリングさせてトラップし、前記ライトワードライン３０を通じて印加される電荷が除去されてもトラップされた電荷を拘束させるトラップサイト８０を備えて、前記トラップサイト８０に拘束された電荷を利用して前記接触部１００及びフリップ電極５０が前記ライトワードライン３０方向に屈曲された状態に維持することができるので、非揮発性メモリを設計することができる。
【００７４】
図示されていないが、本発明の第２実施例によるメモリ素子は、前記ライトワードライン３０及び前記トラップサイト８０上に積層されて前記フリップ電極５０及び前記接触部１００が前記ライトワードライン３０上部で所定距離だけ離隔され、前記トレンチ９０を通じて前記フリップ電極５０及び前記接触部１００と前記トラップサイト８０間にそれぞれ所定の前記空隙が形成されるように除去される第１犠牲膜（図１０Ｂの６０）を含んでいる。ここで、前記第１犠牲膜６０は前記トラップサイト８０上で所定の厚さを有するように形成され、前記ライトワードライン３０及び前記トラップサイト８０と互いに同一または類似な線幅を有するように形成される。前記第１犠牲膜６０は前記ライトワードライン３０及び前記トラップサイト８０の方向に前記第１層間絶縁膜２２を開放させるトレンチ９０を通じて流入され、食刻選択比に優れた食刻溶液または反応ガスにより除去される。例えば、前記第１犠牲膜６０はポリシリコン材質からなる。従って、第１犠牲膜は前記フリップ電極５０が屈折される前記空隙を定義するように形成される。また、前記ライトワードライン３０の方向に前記第１犠牲膜６０の中心が所定の深さで陥没される窪み１００ａまたはグルーブにより接触部１００が定義される。
【００７５】
前記第１層間絶縁膜２２、前記ライトワードライン３０、前記トラップサイト８０、及び前記第１犠牲膜６０からなるスタックの側面と前記フリップ電極５０間にスペーサ２４が形成される。ここで、前記スペーサ２４は前記ライトワードライン３０及び前記トラップサイト８０の側壁から前記フリップ電極５０を所定の距離で離隔させるように形成される。前記スペーサ２４は前記フリップ電極５０と前記ライトワードライン３０及び前記トラップサイト８０の間に形成される空隙の上段縁部、または前記第１犠牲膜６０の上段縁部に対応される高さを有して前記スタックの側面を囲むように形成される。例えば、前記スペーサ２４はシリコン窒化膜のような絶縁膜材質からなる。また、前記スペーサ２４は前記第１犠牲膜６０と同様にポリシリコン材質からなる場合、前記第１犠牲膜６０と同一または類似な食刻選択比を有する食刻溶液または反応ガスにより前記第１犠牲膜６０と共に除去されて、前記スタックの側壁と前記フリップ電極５０の間で前記空隙として形成されてもかまわない。
【００７６】
前記フリップ電極５０は前記スペーサ２４に隣接する前記ビットライン２０に電気的に連結され、前記スペーサ２４の側面にそって前記第１犠牲膜６０及び前記トラップサイト８０の上部に延長されるように形成される。また、前記フリップ電極５０は前記ビットライン２０と同一または類似な線幅を有して前記ビットライン２０の方向に形成され、前記ビットライン２０と交差する前記第１層間絶縁膜２２、前記ライトワードライン３０、及び前記トラップサイト８０の上部を上回りするように形成される。このとき、複数個の前記ライトワードライン３０を対称的に分離させるトレンチ９０を中心に両側で複数個の前記フリップ電極５０及び前記接触部１００が対称的に分離される。前記フリップ電極５０は前記ライトワードライン３０と前記リードワードライン４０の間に形成された空隙内で誘導される電場により上下方向に移動される前記接触部１００にそって屈曲されるように所定の弾性を有する導電体からなる。例えば、前記フリップ電極５０はチタン、チタン窒化膜、または炭素ナノチューブ材質からなる。このとき、前記炭素ナノチューブは炭素原子６個からなる六角形状の模様が互いに連結されて管形状をなし、前記管の直径が数〜数十ナノメータに過ぎないため炭素ナノチューブといわれる。また、前記炭素ナノチューブは電気伝導度が銅と類似であり、熱伝導率は自然界で一番優れたダイアモンドと同一であり、強度は鉄鋼よりも１００倍も優れ、炭素繊維が１％だけ変形されても切られる反面、炭素ナノチューブは１５％変形されても耐えられる高い復元力を有する。
【００７７】
上述したように、前記フリップ電極５０は前記ライトワードライン３０上部で上下に屈曲され、前記ライトワードライン３０の側面に形成された前記スペーサ２４により内側面が固定される。また、前記フリップ電極５０は前記スペーサ２４が存在せずに前記スタックの側壁で空隙が形成されている場合、前記フリップ電極５０の外側で前記第２層間絶縁膜２６により固定されることができる。ここで、前記第２層間絶縁膜２６は前記フリップ電極５０と同一または類似な高さを有するように形成される。図示されていないが、前記フリップ電極５０をパターニングするために前記フリップ電極５０上に形成される第３ハードマスク膜と同一または類似な高さを有するように形成されることもできる。例えば、前記第２層間絶縁膜２６はシリコン酸化膜材質からなる。このとき、前記第２層間絶縁膜２６は後続の第２犠牲膜７０及びリードワードライン４０がパターニングされるように前記フリップ電極５０または前記フリップ電極５０上の前記第３ハードマスク膜と共に平坦面を有するように形成される。
【００７８】
前記接触部１００は前記ビットライン２０と交差する前記ライトワードライン３０及び前記トラップサイト８０上部の前記フリップ電極５０末端で前記ライトワードライン３０及び前記トラップサイト８０の方向に所定部分だけ突出して形成される。例えば、前記接触部１００は前記ライトワードライン３０上部に形成された前記第１犠牲膜６０の中心部が長さ方向に所定深さだけ陥没されるように形成された窪み（図１０Ｄの１００ａ）またはグルーブにより前記フリップ電極５０とともに形成される。図示されていないが、前記接触部１００は前記第１犠牲膜６０の中心上部を露出させる第２ハードマスク膜を食刻マスクとして使用する湿式食刻方法または乾式食刻方法を用いて、前記第１犠牲膜６０を等方的または非等方的に所定深さまでに除去される前記窪み１００ａまたは前記グルーブに前記フリップ電極５０と同一な導電性金属物質で充填されることにより形成される。従って、前記接触部１００は前記フリップ電極５０の最末端で前記ライトワードライン３０方向に突出されるように形成される。また、前記第１犠牲膜６０が除去されると、前記フリップ電極５０と前記接触部１００は前記ライトワードライン３０から所定の高さを有して浮揚する。従って、前記接触部１００は所定の条件で前記ライトワードライン３０方向に屈曲される前記フリップ電極５０の屈曲距離を減らすように形成される。前記接触部１００の厚さに対応される分だけ前記フリップ電極５０の屈曲距離を減らすことができる。前記ライトワードライン３０及び前記トラップサイト８０と前記フリップ電極５０に互いに異なった極性を有する電荷が所定の電圧として印加されると、前記フリップ電極５０が前記ライトワードライン３０の方向に屈曲される。このとき、前記フリップ電極５０を通じて印加される電荷は前記接触部１００に集中する。例えば、前記接触部１００はガウスの法則により前記フリップ電極５０に印加される電荷が集中することにより、前記接触部１００が前記ライトワードライン３０及び前記トラップサイト８０の方向に引力を受けて前記フリップ電極５０が屈曲する。前記接触部１００及び前記ライトワードライン３０間に誘導される電場及び電圧と、前記接触部１００の移動関係に対しては後続で説明する。
【００７９】
図示されていないが、本発明の第２実施例によるメモリ素子は前記フリップ電極５０上で前記リードワードライン４０を所定の距離だけ離隔させるために前記フリップ電極５０上に形成され、前記トレンチ９０から露出する側壁に前記フリップ電極５０と前記リードワードライン４０間に空隙が形成されるように除去される第２犠牲膜７０をさらに含んでなる。ここで、前記第２犠牲膜７０は前記第１犠牲膜６０と同様に、前記トレンチ９０内部に流入される食刻溶液または反応ガスにより等方性食刻されて除去される。例えば、前記第２犠牲膜７０は前記フリップ電極５０が前記リードワードライン４０の方向に屈折される距離を定義し、前記第１犠牲膜６０と同様にポリシリコン材質からなる。
【００８０】
また、前記リードワードライン４０は前記第２犠牲膜７０上に積層されて前記第２犠牲膜７０と同一または類似な線幅を有するように形成される。例えば、前記リードワードライン４０は導電性に優れた金、銀、銅、アルミニウム、タングステン、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルのような導電性金属材質からなる。このとき、前記リードワードライン４０は前記フリップ電極５０上部で所定の空隙を有するように形成される。従って、前記フリップ電極５０上の前記第２犠牲膜７０が除去されて空隙ができれば、前記フリップ電極５０上部で前記リードワードライン４０が浮揚するために、前記第２層間絶縁膜２６上で前記リードワードライン４０の側面を支持する第３層間絶縁膜２８が形成される。ここで、前記第３層間絶縁膜２８は前記トレンチ９０の形成の際にマスク膜として複数個のリードワードライン４０、複数個のフリップ電極５０、複数個の接触部１００、及び複数個のライトワードライン３０が前記トレンチ９０を中心に互いに対称的に形成される。このとき、前記第３層間絶縁膜２８は前記リードワードライン４０上の第４ハードマスク膜４２が開口されるように平坦に形成される。また、前記第３層間絶縁膜２８は前記リードワードライン４０上に形成された第４ハードマスク膜４２に対応される上部を開口させるフォトレジストパターンが形成されるように平坦化されている。
【００８１】
前記トレンチ９０は前記リードワードライン４０、前記フリップ電極５０、前記接触部１００、前記トラップサイト８０、及び前記ライトワードライン３０を分離させて複数個のリードワードライン４０、フリップ電極５０、トラップサイト８０、及びライトワードライン３０がそれぞれ対称的に形成される。例えば、前記トレンチ９０は前記ライトワードライン３０、前記トラップサイト８０、及び前記リードワードライン４０と同一または類似な方向を有するように形成され、前記フリップ電極５０、前記接触部１００、及びビットライン２０に垂直に交差しながら前記フリップ電極５０及び前記接触部１００を対称的に分離させるように形成される。
【００８２】
従って、本発明の第２実施例によるメモリ素子は所定の空隙を有するリードワードライン４０と、トラップサイト８０及びライトワードライン３０を長さ方向の両側に分離させ、前記ライトワードライン３０下部のビットライン２０と電気的に連結される接触部１００及びフリップ電極５０を分離させるように形成されたトレンチ９０を備えて、前記トレンチ９０を中心に対称的な構造を有する複数個のライト間距離を減らすことにより、単位素子の集積度を高めることができる。
【００８３】
一方、外部から印加される電荷により電場を誘導するための下部電極及び上部電極として前記ライトワードライン３０と前記リードワードライン４０とが使用される。上述のように、前記トラップサイト８０は前記ライトワードライン３０を通じて印加される電荷をトンネリングさせてトラップさせ、前記ライトワードライン３０で前記電荷が除去されても前記電荷をトラップした状態を維持するように形成される。従って、本発明の第２実施例によるメモリ素子は前記トラップサイト８０と前記リードワードライン４０の間の空隙内に形成されたフリップ電極５０及び接触部１００が前記トラップサイト８０または前記リードワードライン４０に向けて屈曲する方向に対応する情報をライト及びリードするようにすることができる。
【００８４】
以下、前記フリップ電極５０及び前記接触部１００の屈折方向に対応される情報のライトとリードを順次説明する。このとき、前記フリップ電極５０、前記ビットライン２０、前記ライトワードライン３０、前記トラップサイト８０、前記接触部１００、及び前記リードワードライン４０を通じて印加される電荷に従い誘導される電場により変化する前記フリップ電極５０及び接触部１００の屈折方向を説明し、前記ビットライン２０、前記ライトワードライン３０、及び前記リードワードライン４０に印加すべき具体的な電圧関係に対し説明する。
【００８５】
まず、前記ライトワードライン３０に所定大きさの電圧を有する電荷が印加されると、前記第１シリコン酸化膜８２を通じて前記電荷がトンネリングされて前記シリコン窒化膜８４またはポリシリコン膜にトラップされる。また、前記トラップサイト８０上部の前記接触部１００に前記トラップサイト８０でトラップされた電荷と反対の極性を有する電荷が供給される場合、前記接触部１００は前記トラップサイト８０の方向に移動する。反面、前記接触部１００に前記トラップサイト８０でトラップされた電荷と同一の極性を有する電荷が供給される場合、前記接触部１００は前記トラップサイト８０上部のリードワードライン４０に移動する。ここで、前記接触部１００の移動方向は数式１のクーロンの力（Ｆ）で表される。
【００８６】
クーロンの力によると、前記接触部１００に印加される電荷と、前記ライトワードライン３０及び前記トラップサイト８０に印加される電荷とが同一の極性を有する場合、前記接触部１００は前記ライトワードライン３０及びトラップサイト８０と斥力が作用して互いに離間する。このとき、前記ライトワードライン３０及び前記トラップサイト８０に対応される前記接触部１００の上側に形成された前記リードワードライン４０で前記接触部１００に印加される電荷と反対の極性を有する電荷が印加されて、前記接触部１００が前記リードワードライン４０の方向に移動されるようにしてもかまわない。
【００８７】
反面、前記接触部１００に印加される電荷と前記ライトワードライン３０及び前記トラップサイト８０に印加される電荷とが互いに反対の極性である場合、前記接触部１００は前記ライトワードライン３０及びトラップサイト８０と互いに引力が作用して接近する。従って、前記トラップサイト８０と前記接触部１００に互いに異なった極性の電荷が印加されると、前記接触部１００が前記トラップサイト８０の方向に移動することができる。前記リードワードライン４０には前記接触部１００から供給される電荷と同一の極性の電荷が供給されて、前記接触部１００が前記トラップサイト８０の方向に移動するようにしてもかまわない。
【００８８】
このとき、前記接触部１００と前記トラップサイト８０間の距離が減れば減るほど、前記接触部１００と前記トラップサイト８０との間に作用されるクーロンの力は増加する。従って、クーロンの力が増加すればするほど、前記フリップ電極５０が前記トラップサイト８０の方向に多く屈曲する。同様に、前記接触部１００と前記トラップサイト８０との間の距離が減れば減るほど、前記接触部１００と、前記トラップサイト８０及び前記ライトワードライン３０との間に掛かる電圧も減少する。
【００８９】
従って、本発明の第２実施例によるメモリ素子はトラップサイト８０及びライトワードライン３０の方向に屈曲されるフリップ電極５０の末端から前記ライトワードライン３０方向へ突出して形成された接触部１００を備えており、前記フリップ電極５０の屈曲距離を減らし、前記接触部１００を前記トラップサイト８０に接触させるために前記接触部１００、前記トラップサイト８０、及び前記ライトワードライン３０に掛かる電圧を減らすことにより、電力消耗を減少させることができる。
【００９０】
一方、前記フリップ電極５０が前記トラップサイト８０の方向に屈曲されて前記接触部１００が前記トラップサイト８０に接触または近接するようになった場合、前記トラップサイト８０と前記フリップ電極５０間の距離が近くなるので、引力として作用するクーロンの力はさらに大きくなる。前記クーロンの力は前記トラップサイト８０と前記フリップ電極５０間の距離の二乗に反比例して増加されるからである。このとき、前記トラップサイト８０下部のライトワードライン３０に電荷が印加されなくても、前記トラップサイト８０に所定電荷量以上の電荷が拘束されている。また、前記ビットライン及びフリップ電極５０に電荷が印加されなくても、前記トラップサイト８０にトラップされた電荷により前記接触部１００に前記トラップサイト８０でトラップされた電荷と反対の電荷が誘導される。なぜならば、前記トラップサイト８０の第２シリコン酸化膜８６を誘電体として置き、前記第２シリコン酸化膜８６の上下のシリコン窒化膜８４と前記接触部１００が所定の電気容量を有するように設定されると、以後に前記接触部１００に印加される電荷を除去しても前記接触部１００と前記トラップサイト８０の第２シリコン酸化膜８６は接触された状態を維持することができる。従って、前記トラップサイト８０のシリコン窒化膜８４にトラップされた電荷から誘導されるカップリング電荷により前記接触部１００を前記トラップサイト８０の第２シリコン酸化膜８６に接触させ、且つ前記フリップ電極５０を屈曲されたままに維持させることができる。例えば、クーロンの力に代表される静電気力は一般の弾性力または復元力に比べ数万倍以上で強く作用するので、前記トラップサイト８０と接触部１００の静電気的な結合がフリップ電極５０の前記弾性力または復元力により容易に切断されなくなる。実際に、マイクロ以下のナノ級超微細素子の具現においてクーロンの力は距離の二乗の逆数に比例する大きさを有するが、弾性力または復元力は単純距離に比例する大きさを有する。従って、超微細構造の前記接触部１００は前記フリップ電極５０の弾性力または復元力の無視されたクーロンの力により前記トラップサイト８０の方向に移動されるか、或いはリードワードライン４０の方向に移動されるものとして表される。また、前記ライトワードライン３０と前記接触部１００に供給される電荷が存在しなくても、前記トラップサイト８０にトラップされた電荷から起因される電場により前記接触部１００で前記トラップサイトの電荷と反対される電荷が誘導されて、所定大きさの前記電気容量を保持するために前記トラップサイト８０と前記接触部１００とが近接した状態を維持するようになる。さらに、前記ビットライン２０に一定大きさ以下の電流が継続供給されても、前記トラップサイト８０の電荷から起因する電場に束縛されて、前記接触部１００がトラップサイト８０に近接した状態を持続的に保持することもできる。
【００９１】
従って、本発明の第２実施例によるメモリ素子は接触部１００がトラップサイト８０に近接または接触される位置電位と、前記接触部１００が前記トラップサイト８０で分離されて離隔される位置電位とをそれぞれ区分して、前記リードワードライン４０から１ビットに該当される情報を出力するようにすることができる。例えば、前記トラップサイト８０に近接または接触される前記接触部１００と前記リードワードライン４０間に誘導される電場の大きさに比例する第１電位（第１電圧）と、前記トラップサイト８０で分離されて離隔する前記接触部１００と前記リードワードライン４０間に誘導される電場の大きさに比例する第２電位（第２電圧）に対応される情報が出力される。前記第１電位は前記第２電位に比べ小さい値を有する。このとき、前記トラップサイト８０から離隔された前記接触部１００で所定の情報をリードしようとする場合、前記接触部１００と前記リードワードライン４０間に静電気的な引力が作用して、前記接触部１００が前記リードワードライン４０方向に移動する。
【００９２】
従って、本発明の第２実施例によるメモリ素子はライトワードライン３０に印加される電荷をトンネリングさせてトラップされるようにし、トラップされた前記電荷を用いて接触部１００が接触された状態を持続させるトラップサイト８０を備えており、所定の情報を貯蔵するために印加されるべき待機電力の消費を減らし、前記ライトワードライン３０を通じて供給される電荷なしにも所定の情報が損失されないようにすることにより、非揮発性メモリ素子を具現することができる。
【００９３】
図８は本発明の第２実施例によるメモリ素子のビットライン２０及びライトワードライン３０を通じて印加される電圧と接触部１００の屈折距離間の関係を示すグラフであり、前記ビットライン２０と前記ライトワードライン３０との間に正の値を有する‘Ｖｐｕｌｌ−ｉｎ’の電圧が印加されると、前記接触部１００と前記トラップサイト８０とが近接するようになって‘０’に対応される情報がライトされ、前記ビットライン２０と前記ライトワードライン３０との間に負の値を有する‘Ｖｐｕｌｌ−ｏｕｔ’の電圧が印加されると、前記接触部１００と前記トラップサイト８０とが互いに遠くなって‘１’に対応される情報がライトされる。
【００９４】
ここで、横軸は電圧の大きさを示し、縦軸は前記トラップサイト８０の表面からリードワードライン４０までに接触部が移動した距離Tgapを表す。従って、前記ビットライン２０に連結される接触部１００とライトワードライン３０に正の値を有する‘Ｖｐｕｌｌ−ｉｎ’の電圧を印加するか、或いは負の値を有する‘Ｖｐｕｌｌ−ｏｕｔ’の電圧を印加すると、前記接触部１００が前記トラップサイト８０に接触されるかまたは離隔されて‘０’或いは‘１’の値を有する１ビットに対応されるデジタル情報がライトされる。
【００９５】
このとき、前記‘Ｖｐｕｌｌ−ｉｎ’の電圧と前記‘Ｖｐｕｌｌ−ｏｕｔ’の電圧は次の数式２により決定される。
Ｖ＝ＶＢ／ＬＶB/L−ＶＷＷＬＶWWL      （数式２）
ここで、前記‘Ｖ’は‘Ｖｐｕｌｌ−ｉｎ’の電圧または‘Ｖｐｕｌｌ−ｏｕｔ’の電圧を表し、‘ＶB/L’は前記ビットライン２０に印加される電圧であり、‘ＶWWL’は前記ライトワードライン３０に印加される電圧である。このとき、前記‘Ｖｐｕｌｌ−ｉｎ’の電圧は正の値を有し、前記‘Ｖｐｕｌｌ−ｏｕｔ’の電圧は負の値を有する。例えば、前記‘Ｖｐｕｌｌ−ｉｎ’の電圧と‘Ｖｐｕｌｌ−ｏｕｔ’の電圧絶対値が互いに同一または類似であれば、‘０’の値に対応される情報をライトしようとする場合、１／２‘Ｖｐｕｌｌ−ｉｎ’の電圧を前記ビットライン２０に印加し、１／２‘Ｖｐｕｌｌ−ｏｕｔ’の電圧をライトワードライン３０に印加して接触部１００とトラップサイト８０を接触させることができる。
【００９６】
また、‘１’に対応される情報をライトしようとする場合、１／２‘Ｖｐｕｌｌ−ｏｕｔ’の電圧をビットライン２０に印加し、１／２‘Ｖｐｕｌｌ−ｉｎ’の電圧を印加して、前記接触部１００と前記トラップサイト８０とを離隔するようにすることができる。図示されていないが、前記‘Ｖｐｕｌｌ−ｉｎ’の電圧または‘Ｖｐｕｌｌ−ｏｕｔ’の電圧が印加されないビットライン２０、ライトワードライン３０、リードワードライン４０は接地された状態を有するように設定される。
【００９７】
従って、本発明の第２実施例によるメモリ素子はビットライン２０及びライトワードライン３０に所定大きさの電圧を印加して、前記ビットライン２０と電気的に連結される接触部１００が前記ライトワードライン３０上部のトラップサイト８０に接触または離隔されるようにして、‘０’または‘１’の１ビットに対応される情報をライト及びリードするようにする。
【００９８】
このとき、前記フリップ電極５０は前記トレンチ９０を中心に分離され、前記接触部１００が前記トラップサイト８０に接触された状態を有するかまたは分離された状態を有する場合、外力により容易に変形されないように構成される。例えば、前記接触部１００が前記ライトワードライン３０に接触された状態において前記基板１０が上下に曲げられても、前記接触部１００は前記トレンチ９０を中心に左右にスライディングすることにより、前記ライトワードライン３０に接触された状態をそのまま維持することができる。また、前記接触部１００が前記トラップサイト８０から分離される場合も同様に、前記トレンチ９０を中心に左右に遠くなるかまたは近くなることにより、前記接触部１００と前記トラップサイト８０とが分離された状態をそのまま維持することができる。
【００９９】
従って、本発明の第２実施例によるメモリ素子は、複数個のトラップサイト８０に接触または非接触された状態を有するようにトレンチ９０によって分離された複数個の接触部１００を備えており、基板１０が曲げられても前記接触部１００が前記トラップサイト８０に接触または非接触された状態を持続的に維持させることにより、空間的な制約を減らし、且つ外部から加えられる衝撃による損傷を最少化して生産性を増大または極大化することができる。
【０１００】
図９は図６のメモリ素子が積層された構造を示す断面図であり、一方向に形成されたビットライン２０上部で絶縁されて垂直に交差するライトワードライン３０及びリードワードライン４０間の空隙内部に挿入されるフリップ電極５０の末端において前記ライトワードライン３０方向に突出して形成された接触部１００と、外部からの電荷の供給なしにも前記フリップ電極５０が屈曲した状態のままで前記接触部１００に接触された状態を持続するように形成されたトラップサイト８０を備える複数個のメモリ素子が順次積層されて形成される。ここで、１つの前記ビットライン２０上に複数個のライトワードライン３０及び複数個のリードワードライン４０を有するメモリ素子が第４層間絶縁膜１１０の上に形成される。前記第４層間絶縁膜１１０は前記リードワードライン４０とライトワードライン３０との間の空隙を形成するために除去される第１犠牲膜６０及び第２犠牲膜７０を露出させるトレンチ９０の上部をカバーリングするように形成される。
【０１０１】
図示されていないが、複数個のメモリ素子においてそれぞれのビットラン２０が互いにずれるように形成されてもかまわない。また、メモリ素子に印加される電圧を制御する少なくとも１つ以上のトランジスタのようなスイッチング素子をメモリ素子の外郭に形成してもよい。さらに、前記非揮発性メモリ素子の隣接する部分にＭＯＳトランジスタ、キャパシタ、抵抗のような多様な素子を構成してもかまわない。
【０１０２】
以下、このように構成された本発明の第２実施例によるメモリ素子の製造方法を説明する。
図１０Ａないし図１１Ｋは図６ないし図７のメモリ素子の製造方法を説明するために示した工程斜視図及び工程断面図である。ここで、図１１Ａないし図１１Ｋの工程断面図は図１０Ａないし図１０Ｋの工程斜視図から切取られて順次示したものである。
【０１０３】
図１０Ａ及び図１１Ａに示すように、まず、水平状態の基板１０上に所定厚さのビットライン２０を形成する。ここで、前記ビットライン２０は前記基板１０上に複数個が一方向に平行に形成される。例えば、前記ビットライン２０は物理気相蒸着方法、化学気相蒸着方法により形成された金、銀、銅、アルミニウム、タングステン、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルのような導電性金属膜または導電性不純物のドーピングされたポリシリコン膜を含んでいる。図示されていないが、前記ビットライン２０は前記基板１０の全面の所定厚さを有するように形成される前記導電性金属層またはポリシリコン膜上で所定の線幅を有するように遮蔽させるフォトレジストパターンまたは第１ハードマスク膜を食刻マスクとして利用する乾式食刻方法により非等方的に食刻されて形成される。例えば、前記導電性金属膜またはポリシリコン膜の前記乾式食刻方法に使用される反応ガスは、硫酸及び硝酸が混合された強酸ガスを含んでいる。また、前記ビットライン２０は約５００Åほどの厚さと、約３０Å〜５００Åほどの線幅を有するように形成される。
【０１０４】
図１０Ｂ及び図１１Ｂに示すように、前記ビットライン２０と交差する方向に所定の線幅を有する第１層間絶縁膜２２、ライトワードライン３０、トラップサイト８０、及び第１犠牲膜６０を形成する。ここで、前記第１層間絶縁膜２２は、ライトワードライン３０、トラップサイト８０、及び第１犠牲膜６０はそれぞれ所定の厚さを有して積層されて形成され、前記第１犠牲膜６０上に形成される１つのフォトレジストパターンを食刻マスクとして用いる乾式食刻方法により非等方的に食刻されて形成されるスタックである。例えば、前記第１層間絶縁膜２２は化学気相蒸着方法により約２００Å〜約８５０Åほどの厚さを有するように形成されたシリコン酸化膜またはシリコン窒化膜を含んでいる。このとき、前記第１層間絶縁膜２２は後続で前記ライトワードライン３０を長さ方向に分離させるトレンチ９０の形成工程において食刻停止膜としての機能を与えることもできる。また、前記ライトワードライン３０は導電性に優れた物理気相蒸着方法または化学気相蒸着方法により約５００Åほどの厚さを有するように形成された金、銀、銅、アルミニウム、タングステン、ケイ化タングステン、チタン、窒化チタン、タンタル、ケイ化タンタルのような導電性金属膜を含んでいる。前記トラップサイト８０は急速熱処理方法、原子層蒸着方法、または化学気相蒸着方法によりそれぞれ約３０Å〜約２００Åほどの厚さを有して積層される第１シリコン酸化膜８２、シリコン窒化膜８４、第２シリコン酸化膜８６の‘ＯＮＯ’構造を有するように形成される。そして、前記第１犠牲膜６０は原子層蒸着方法または化学気相蒸着方法により約５０Å〜約１５０Åほどの厚さを有するように形成されたポリシリコン膜を含んでいる。前記第１犠牲膜６０、前記トラップサイト８０、前記ライトワードライン３０、及び前記第１層間絶縁膜２２は約３０Å〜約１０００Åほどの線幅を有するように形成され、前記第１犠牲膜６０、前記トラップサイト８０、前記ライトワードライン３０、及び前記第１層間絶縁膜２２をパターニングするための乾式食刻方法に使用される反応ガスはＣｘＦｙ系ガスやＣａＨｂＦｃ系などのようなフッ化炭素系ガスを使用することができる。前記フッ化炭素系ガスはＣＦ4、ＣＨＦ3、Ｃ2Ｆ6、Ｃ4Ｆ8、ＣＨ2Ｆ2、ＣＨ3Ｆ、ＣＨ4、Ｃ2Ｈ2、Ｃ4Ｆ6などのようなガスまたはこれらの混合ガスからなる。
【０１０５】
図１０Ｃ及び図１１Ｃに示すように、前記第１層間絶縁膜２２、ライトワードライン３０、トラップサイト８０、及び第１犠牲膜６０を含んでなるスタックの側壁にスペーサ２４を形成する。ここで、前記スペーサ２４は前記基板１０上で所定の段差を有するように形成された前記第１層間絶縁膜２２、前記ライトワードライン３０、前記トラップサイト８０及び前記第１犠牲膜６０からなるスタックの側壁に選択的に形成されて、後続で形成されるフリップ電極５０が前記ライトワードライン３０と絶縁される。
【０１０６】
例えば、前記スペーサ２４は化学気相蒸着方法により形成されたシリコン窒化膜またはポリシリコン膜からなる。このとき、前記スペーサ２４は前記スタックを含む基板１０の全面に均一な厚さを有するシリコン窒化膜またはポリシリコン膜が形成され、垂直食刻特性に優れた乾式食刻方法により前記シリコン窒化膜を非等方性食刻して前記スタックの側壁において自己整列されるように形成される。ここで、前記スペーサ２４が前記シリコン窒化膜からなる場合、前記ライトワードライン３０及び前記トラップサイト８０の側壁と後続でのフリップ電極５０とが一定距離を維持するように設定される。反面、前記スペーサ２４がポリシリコン膜からなる場合、後続で第１犠牲膜６０と共に除去されて空隙が形成される。このとき、前記スペーサ２４が前記ポリシリコン膜からなる場合、前記第１層間絶縁膜２２、前記ライトワードライン３０、及びトラップサイト８０の形成工程の以後、前記第１犠牲膜６０と同一な工程により形成される。例えば、前記スペーサ２４は前記ビットライン２０上で前記ビットライン２０と交差する前記第１層間絶縁膜２２、前記ライトワードライン３０、及び前記トラップサイト８０を形成し、前記第１層間絶縁膜２２、前記ライトワードライン３０、及び前記トラップサイト８０が形成された前記基板１０の全面にポリシリコン膜を形成し、前記第１層間絶縁膜２２、前記ライトワードライン３０、及び前記トラップサイト８０の上部で形成される前記ポリシリコン膜からなる前記第１犠牲膜６０と連結されながら、前記第１層間絶縁膜２２、前記ライトワードライン３０、及び前記トラップサイト８０の側壁を囲むように前記ポリシリコン膜をパターニングして形成される。
【０１０７】
図示されていないが、前記ビットライン２０の形成の時に前記ビットライン２０上で形成された第１ハードマスク膜は前記スペーサ２４の形成時に乾式食刻方法に使用される反応ガスにより除去される。従って、前記ビットライン２０は前記スペーサ２４の形成時に露出する。
【０１０８】
図１０Ｄ及び図１１Ｄに示すように、前記トラップサイト８０の中心上部で前記第１犠牲膜６０を長さ方向に所定深さまでに除去して前記第１犠牲膜６０の中央部が陥没した窪み１００ａまたはグルーブを形成する。例えば、前記窪み１００ａまたはグルーブは前記第１犠牲膜６０の中心上部を露出させるフォトレジストパターンまたは第２ハードマスク膜を食刻マスクとして使用した湿式食刻方法または乾式食刻方法により前記第１犠牲膜６０を所定の深さまでに除去して形成される。ここで、前記窪み１００ａまたはグルーブは後続で形成されるフリップ電極５０の末端に電気的に連結されるように形成され、前記第１犠牲膜６０が除去された以後に所定の条件で前記ライトワードライン３０と電気的に接触される接触部１００が形成される。このとき、前記窪み１００ａまたはグルーブは後続で前記第１犠牲膜６０を除去させるために形成されるトレンチ９０の幅よりも大きな幅を有するように形成される。従って、前記第１犠牲膜６０の中心部を除去して形成される前記窪み１００ａまたはグルーブは後続で前記第１犠牲膜６０が除去されて空隙が形成される場合、前記接触部１００と前記トラップサイト８０間の距離を減らすことができる。
【０１０９】
図１０Ｅ及び図１１Ｅに示すように、前記第１犠牲膜６０、トラップサイト８０、ライトワードライン３０、及び第１層間絶縁膜２２を含んでなるスタックの上部と、前記窪み１００ａまたはグルーブを横切り、前記スタック側面のスペーサ２４に隣接するビットライン２０に電気的に連結されるフリップ電極５０及び接触部１００を形成する。ここで、前記フリップ電極５０は前記スタックの下部に形成された前記ビットライン２０に対応して前記スタックを中心に置いて前記スタックの上部に上回りして、前記スタックの両側に形成された前記ビットライン２０に電気的に連結されるように形成される。前記フリップ電極５０は前記ビットライン２０と同一または類似な線幅を有し、前記スタックの両側前記スペーサ２４の外郭で前記ビットライン２０上に積層されるように形成される。また、前記接触部１００は前記フリップ電極５０の中心で前記ライトワードライン３０方向に陥没された前記窪み１００ａまたはグルーブの内部を埋立させるように形成される。このとき、前記接触部１００は前記フリップ電極５０よりも厚く形成される。例えば、前記フリップ電極５０及び前記接触部１００は前記スタック及びスペーサ２４の形成された基板１０の全面にチタン、ケイ化チタンのような導電性金属膜または炭素ナノチューブが所定の厚さを有して形成された後、前記ビットライン２０上部の前記導電性金属膜または炭素ナノチューブを遮蔽するフォトレジストパターンまたは第３ハードマスク膜が形成され、前記フォトレジストパターンまたは第３ハードマスク膜を食刻マスクとして使用した乾式食刻方法により前記導電性金属膜または炭素ナノチューブを非等方性食刻して形成される。このとき、前記導電性金属膜は物理気相蒸着方法または化学気相蒸着方法により形成され、前記炭素ナノチューブは電気放電方法により形成される。また、前記第３ハードマスク膜は前記フリップ電極５０のパターニングの際に除去されるか、或いは前記フリップ電極５０上に残留して形成されてもかまわない。
【０１１０】
従って、本発明の第１実施例によるメモリ素子の製造方法は、ビットライン２０上で交差される第１層間絶縁膜２２、ライトワードライン３０、及びトラップサイト８０上部を遠回りして形成されるフリップ電極５０の中心部分において前記トラップサイト８０の方向に突出して形成された接触部１００を形成して、前記接触部１００と前記トラップサイト８０との間の距離を前記フリップ電極５０と前記トラップサイト８０との間の距離よりも減らすことができる。
【０１１１】
図１０Ｆ及び図１１Ｆに示すように、前記フリップ電極５０及び接触部１００が形成された基板１０の全面に所定厚さを有する第２層間絶縁膜２６を形成し、前記スタック上部の前記フリップ電極５０及び接触部１００が露出するように前記第２層間絶縁膜２６を除去して平坦化する。ここで、前記第２層間絶縁膜２６は基板１０から所定の段差を有する前記ライトワードライン３０、前記トラップサイト８０及び前記第１犠牲膜６０のスタック上部に交差して形成されるフリップ電極５０及び接触部１００の上部に前記スタックと平行な方向に後続で第２犠牲膜７０及びリードワードライン４０が形成されるように平坦面を提供する。また、前記第２層間絶縁膜２６は下部の前記フリップ電極５０及び接触部１００と、上部のリードワードライン４０のパターニング工程を分離させて進行してもよい。なぜならば、前記フリップ電極５０と前記リードワードライン４０は導電性に優れた導電性金属膜からなり、前記導電性金属膜をパターニングするために使用されるたいていの食刻溶液または反応ガスの選択食刻比が低いからである。従って、前記第２層間絶縁膜２６は導電性金属膜からなる二つの積層されるラインまたはパターンを分離して形成する工程において必ず使用される。例えば、前記第２層間絶縁膜２６はＴＥＯＳ、ＵＳＧ、ＨＤＰ化学気相蒸着方法により形成されたシリコン酸化膜からなる。このとき、前記第２層間絶縁膜２６は前記フリップ電極５０及び前記第３ハードマスク膜が形成された前記基板１０の全面に前記フリップ電極５０以上の高さを有するように形成される。また、前記第１犠牲膜６０上の前記フリップ電極５０及び接触部１００が露出するように前記第２層間絶縁膜２６を化学的機械的研磨方法により除去して平坦化してもよい。
【０１１２】
従って、本発明の第２実施例によるメモリ素子の製造方法はフリップ電極５０及び接触部１００が形成された全面に第２層間絶縁膜２６を形成し、ライトワードライン３０及び第１犠牲膜６０の上部に形成された前記フリップ電極５０及び接触部１００が露出するように前記第２層間絶縁膜２６を平坦化して後続の第２犠牲膜７０及びリードワードライン４０をパターニングすることができる。
【０１１３】
図１０Ｇ及び図１１Ｇに示すように、前記第２層間絶縁膜２６により露出する前記フリップ電極５０及び接触部１００の上部で前記第１犠牲膜６０、前記トラップサイト８０、及び前記ライトワードライン３０と平行な方向に第２犠牲膜７０及びリードワードライン４０を形成する。ここで、前記第２犠牲膜７０及びリードワードライン４０は前記フリップ電極５０を中心に前記第１犠牲膜６０、前記トラップサイト８０、及び前記ライトワードライン３０と対称的に形成される。例えば、前記第２犠牲膜７０は前記第１犠牲膜６０と同様に、原子層蒸着方法または化学気相蒸着方法により形成されたポリシリコン材質からなり、約５０Å〜約１５０Åほどの厚さを有するように形成される。また、前記リードワードライン４０は約２００Åほどの厚さを有し、約３０Å〜約１０００Åほどの線幅を有するように形成される。このとき、前記第２犠牲膜７０及びリードワードライン４０は以下のように形成することができる。まず、前記第２層間絶縁膜２６上で化学気相蒸着方法により所定の厚さを有するポリシリコン膜、導電性金属膜、及び第４ハードマスク膜４２を積層する。次いで、前記第１犠牲膜６０、前記ライトワードライン３０、及びトラップサイト８０上部の前記第４ハードマスク膜４２を遮蔽するフォトレジストパターンを形成し、前記フォトレジストパターンを食刻マスクとして使用する乾式食刻方法または湿式食刻方法により前記第４ハードマスク膜４２を除去した後、前記フォトレジストパターンをアッシング工程により除去する。最後に、第４ハードマスク膜４２を食刻マスクとして使用する乾式食刻方法または湿式食刻方法により前記ポリシリコン膜、導電性金属膜を非等方性食刻して所定の線幅を有する前記第２犠牲膜７０及びリードワードライン４０を形成する。
【０１１４】
図１０Ｈ及び図１１Ｈに示すように、前記リードワードライン４０上に形成された第４ハードマスク膜４２を所定の線幅に縮小パターニングする。ここで、パターニングされた前記第４ハードマスク膜４２は後続でトレンチ９０の線幅を定義する。このとき、前記第４ハードマスク膜４２は前記接触部１００に比べ狭い幅を有するように形成される。例えば、前記第４ハードマスク膜４２は一方向に形成された前記リードワードライン４０の長さ方向の中心を遮蔽するように形成されたフォトレジストパターンを食刻マスクを使用した乾式食刻方法または湿式食刻方法により非等方的に食刻されて線幅が縮小されるように形成される。また、前記第４ハードマスク膜４２は平面方向よりも側面方向の食刻特性に優れた乾式食刻方法または湿式食刻方法により等方的に食刻されて、線幅が縮小されるように形成される。このとき、等方的乾式食刻方法または湿式食刻方法のときに使用される反応ガスまたは食刻溶液は前記基板１０と平行な方向に流動されながら前記第４ハードマスク膜４２の側面を選択的に食刻することができる。
【０１１５】
図１０Ｉ及び図１１Ｉに示すように、線幅が減った第４ハードマスク膜４２上に所定厚さの第３層間絶縁膜２８を形成し、前記第４ハードマスク膜４２が露出するように前記第３層間絶縁膜２８を平坦化する。ここで、前記第３層間絶縁膜２８は前記第２犠牲膜７０及び前記リードワードライン４０以上の厚さを有するように形成される。従って、前記第３層間絶縁膜２８は後続で前記第２犠牲膜７０が除去されれば、前記リードワードライン４０の側面を支持して前記フリップ電極５０及び前記接触部１００から前記リードワードライン４０を浮揚させるようにすることができる。例えば、前記第３層間絶縁膜２８はＴＥＯＳ、ＵＳＧ、またはＨＤＰ化学気相蒸着方法により形成されたシリコン酸化膜を含んでいる。また、前記第３層間絶縁膜２８は化学的機械的研磨方法により平坦化される。このとき、前記リードワードライン４０を食刻停止膜として使用して前記第３層間絶縁膜２８を平坦化する場合、導電性金属膜からなる前記リードワードライン４０が損傷される恐れがあるため、前記第４ハードマスク膜４２が食刻停止膜として使用される。
【０１１６】
図１０Ｊ及び図１１Ｊに示すように、第３層間絶縁膜２８を食刻マスクとして使用する乾式食刻方法を用いて前記第４ハードマスク膜４２、前記リードワードライン４０、前記第２犠牲膜７０、前記フリップ電極５０、前記接触部１００、前記第１犠牲膜６０、前記トラップサイト８０、及び前記ライトワードライン３０を順次非等方的に食刻して、前記第１層間絶縁膜２２が底部から露出するトレンチ９０を形成する。ここで、前記トレンチ９０は前記リードワードライン４０、前記第２犠牲膜７０、前記フリップ電極５０、前記接触部１００、前記第１犠牲膜６０、及び前記ライトワードライン３０が対称的に複数個に分離されるように形成される。前記トレンチ９０はシリコン酸化膜からなる前記第３層間絶縁膜２８及び前記第１層間絶縁膜２２に対応してポリシリコン及び導電性金属膜の選択食刻比が高い反応ガスを使用する乾式食刻方法により形成される。例えば、前記乾式食刻方法に使用される反応ガスはＣｘＦｙ系ガスないしＣａＨｂＦｃ系などのようなフッ化炭素系ガスを使用することができる。前記フッ化炭素系ガスはＣＦ4、ＣＨＦ3、Ｃ2Ｆ6、Ｃ4Ｆ8、ＣＨ2Ｆ2、ＣＨ3Ｆ、ＣＨ4、Ｃ2Ｈ2、Ｃ4Ｆ6などのようなガスまたはこれらの混合ガスからなる。前記トレンチ９０の幅が減った場合、隣接する前記ライトワードライン３０、前記リードワードライン４０、前記接触部１００間の干渉が起こる。また、前記トレンチ９０を通じて後続で前記第１犠牲膜６０と前記第２犠牲膜７０を食刻する食刻溶液または反応ガスが正常に流動しないこともある。反面、前記トレンチ９０の幅が広くなる場合、単位素子の集積度が減少するが、前記第１犠牲膜６０と前記第２犠牲膜７０を食刻する食刻溶液または反応ガスの流動が向上する。従って、前記トレンチ９０はライトワードライン３０、接触部１００、及びリードワードライン４０を対称的に分離させ、第１犠牲膜６０と第２犠牲膜７０を除去する食刻溶液または反応ガスが流動可能な線幅を有するように形成される。例えば、前記トレンチ９０は約３０Å〜８００Åほどの線幅を有するように形成される。
【０１１７】
図示されていないが、前記第４ハードマスク膜４２の線幅が減る工程が省略される場合、前記リードワードライン４０及び前記ライトワードライン３０の長さ方向の中心に形成された第３層間絶縁膜２８を露出させるフォトレジストパターンを食刻マスクとして使用する乾式食刻方法により前記第４ハードマスク膜４２、前記リードワードライン４０、前記第２犠牲膜７０、前記フリップ電極５０、前記接触部１００、前記第１犠牲膜６０、前記トラップサイト８０、及び前記ライトワードライン３０が順次非等方性食刻されて前記トレンチ９０が形成される。
【０１１８】
図１０Ｋ及び図１１Ｋに示すように、前記トレンチ９０により露出する前記第１犠牲膜６０及び前記第２犠牲膜７０を除去して前記ライトワードライン３０と前記リードワードライン４０間に前記フリップ電極５０が浮揚する所定の空隙を形成する。例えば、前記第１犠牲膜６０と前記第２犠牲膜７０は湿式食刻方法または乾式食刻方法により前記トレンチ９０の側壁で露出する面から側面へ等方性食刻されて除去される。ポリシリコン材質からなる前記第１犠牲膜６０と前記第２犠牲膜７０の湿式食刻方法に使用される食刻溶液は、硝酸、フッ酸、及び酢酸のような強酸に脱イオン水が所定の濃度に混合された混合溶液からなる。前記湿式食刻方法または乾式食刻方法に使用される食刻溶液または反応ガスは前記トレンチ９０の側壁で露出する前記第１犠牲膜６０と前記第２犠牲膜７０を水平方向に除去しながら、前記リードワードライン４０と前記ライトワードライン３０との間に前記空隙を形成する。前記スペーサ２４がポリシリコン材質からなる場合、前記スペーサ２４も前記食刻溶液または前記反応ガスにより食刻されて空隙として形成されてもかまわない。このとき、前記スペーサ２４が除去されて前記トラップサイト８０の側面と前記フリップ電極５０との間に形成された空隙の距離が前記トラップサイト８０の上部と前記接触部１００との間の空隙距離に比べ顕著に小さい場合、前記接触部が前記トラップサイト８０の上部で接触する代わりに、前記トラップサイト８０の側面で前記フリップ電極５０が電気的に接触して情報のライト及びリード不良が発生するおそれがある。従って、前記スペーサ２４が除去される場合、トラップサイト８０と接触部１００との間の距離が前記トラップサイト８０の側面と前記フリップ電極５０との間の距離に比べ大きく形成される。
【０１１９】
図示されていないが、前記トレンチ９０の上段を覆う第４層間絶縁膜１１０を形成して前記トレンチ９０内部を密封する。このとき、前記トレンチ９０内部の空隙は大気中の窒素またはアルゴンなどの非反応性ガスで充填してもよく、前記接触部１００の移動速度を増加させるために真空状態に設定してもかまわない。また、前記第４層間絶縁膜１１０が形成された前記基板１０の上段にまた他のビットライン２０、ライトワードライン３０、接触部１００、フリップ電極５０、及びリードワードライン４０を順次形成して多層構造のメモリ素子を製造することができる。
【０１２０】
従って、本発明の第２実施例によるメモリ素子の製造方法は、基板１０上に一方向に形成されたビットライン２０の上部で交差する方向に形成されたトレンチ９０を用いて複数個のライトワードライン３０、フリップ電極５０、及びリードワードライン４０を対称的に形成することにより、素子の集積度を向上させることができる。
【０１２１】
また、上述の実施例は本発明のより詳細な理解を提供するために図面を参照にして挙げたものにすぎないため、本発明を限定する意味として解釈されてはならない。そして、本発明の技術分野で通常の知識を有した者にとって本発明の基本的原理をはずれない範囲内で多様な変化と変更が可能なのは勿論のことである。
【図面の簡単な説明】
【０１２２】
【図１】本発明の第１実施例によるメモリ素子を示した斜視図である。
【図２】図１のＩ−Ｉ’線に沿って切断した断面図である。
【図３】図１のメモリ素子が積層された構造を示した断面図である。
【図４Ａ】図１のメモリ素子の製造方法を説明するために示した工程斜視図である。
【図４Ｂ】図１のメモリ素子の製造方法を説明するために示した工程斜視図である。
【図４Ｃ】図１のメモリ素子の製造方法を説明するために示した工程斜視図である。
【図４Ｄ】図１のメモリ素子の製造方法を説明するために示した工程斜視図である。
【図４Ｅ】図１のメモリ素子の製造方法を説明するために示した工程斜視図である。
【図４Ｆ】図１のメモリ素子の製造方法を説明するために示した工程斜視図である。
【図４Ｇ】図１のメモリ素子の製造方法を説明するために示した工程斜視図である。
【図４Ｈ】図１のメモリ素子の製造方法を説明するために示した工程斜視図である。
【図４Ｉ】図１のメモリ素子の製造方法を説明するために示した工程斜視図である。
【図４Ｊ】図１のメモリ素子の製造方法を説明するために示した工程斜視図である。
【図４Ｋ】図１のメモリ素子の製造方法を説明するために示した工程斜視図である。
【図５Ａ】図２のメモリ素子の製造方法を説明するために示した工程断面図である。
【図５Ｂ】図２のメモリ素子の製造方法を説明するために示した工程断面図である。
【図５Ｃ】図２のメモリ素子の製造方法を説明するために示した工程断面図である。
【図５Ｄ】図２のメモリ素子の製造方法を説明するために示した工程断面図である。
【図５Ｅ】図２のメモリ素子の製造方法を説明するために示した工程断面図である。
【図５Ｆ】図２のメモリ素子の製造方法を説明するために示した工程断面図である。
【図５Ｇ】図２のメモリ素子の製造方法を説明するために示した工程断面図である。
【図５Ｈ】図２のメモリ素子の製造方法を説明するために示した工程断面図である。
【図５Ｉ】図２のメモリ素子の製造方法を説明するために示した工程断面図である。
【図５Ｊ】図２のメモリ素子の製造方法を説明するために示した工程断面図である。
【図５Ｋ】図２のメモリ素子の製造方法を説明するために示した工程断面図である。
【図６】本発明の第２実施例によるメモリ素子を示した斜視図である。
【図７】図６のII−II’線に沿って示した断面図である。
【図８】本発明の第２実施例によるメモリ素子のビットライン及びライトワードラインを通じて印加される電圧とフリップ電極の屈折距離間の関係を示したグラフである。
【図９】図６のメモリ素子が積層された構造を示した断面図である。
【図１０Ａ】図６のメモリ素子の製造方法を説明するために示した工程斜視図である。
【図１０Ｂ】図６のメモリ素子の製造方法を説明するために示した工程斜視図である。
【図１０Ｃ】図６のメモリ素子の製造方法を説明するために示した工程斜視図である。
【図１０Ｄ】図６のメモリ素子の製造方法を説明するために示した工程斜視図である。
【図１０Ｅ】図６のメモリ素子の製造方法を説明するために示した工程斜視図である。
【図１０Ｆ】図６のメモリ素子の製造方法を説明するために示した工程斜視図である。
【図１０Ｇ】図６のメモリ素子の製造方法を説明するために示した工程斜視図である。
【図１０Ｈ】図６のメモリ素子の製造方法を説明するために示した工程斜視図である。
【図１０Ｉ】図６のメモリ素子の製造方法を説明するために示した工程斜視図である。
【図１０Ｊ】図６のメモリ素子の製造方法を説明するために示した工程斜視図である。
【図１０Ｋ】図６のメモリ素子の製造方法を説明するために示した工程斜視図である。
【図１１Ａ】図７のメモリ素子の製造方法を説明するために示した工程断面図である。
【図１１Ｂ】図７のメモリ素子の製造方法を説明するために示した工程断面図である。
【図１１Ｃ】図７のメモリ素子の製造方法を説明するために示した工程断面図である。
【図１１Ｄ】図７のメモリ素子の製造方法を説明するために示した工程断面図である。
【図１１Ｅ】図７のメモリ素子の製造方法を説明するために示した工程断面図である。
【図１１Ｆ】図７のメモリ素子の製造方法を説明するために示した工程断面図である。
【図１１Ｇ】図７のメモリ素子の製造方法を説明するために示した工程断面図である。
【図１１Ｈ】図７のメモリ素子の製造方法を説明するために示した工程断面図である。
【図１１Ｉ】図７のメモリ素子の製造方法を説明するために示した工程断面図である。
【図１１Ｊ】図７のメモリ素子の製造方法を説明するために示した工程断面図である。
【図１１Ｋ】図７のメモリ素子の製造方法を説明するために示した工程断面図である。
【図１２】従来技術によるメモリ素子を示した断面図である。
【符号の説明】
【０１２３】
１０：基板、２０：ビットライン、３０：ライトワードライン、４０：リードワードライン、５０：フリップ電極、６０：第１犠牲膜、７０：第２犠牲膜、８０：トラップサイト、９０：トレンチ、１００：接触部
【図１】
2008109133.tif 000004
【図２】
2008109133.tif 000005
【図３】
2008109133.tif 000006
【図４Ａ】
2008109133.tif 000007
【図４Ｂ】
2008109133.tif 000008
【図４Ｃ】
2008109133.tif 000009
【図４Ｄ】
2008109133.tif 000010
【図４Ｅ】
2008109133.tif 000011
【図４Ｆ】
2008109133.tif 000012
【図４Ｇ】
2008109133.tif 000013
【図４Ｈ】
2008109133.tif 000014
【図４Ｉ】
2008109133.tif 000015
【図４Ｊ】
2008109133.tif 000016
【図４Ｋ】
2008109133.tif 000017
【図５Ａ】
2008109133.tif 000018
【図５Ｂ】
2008109133.tif 000019
【図５Ｃ】
2008109133.tif 000020
【図５Ｄ】
2008109133.tif 000021
【図５Ｅ】
2008109133.tif 000022
【図５Ｆ】
2008109133.tif 000023
【図５Ｇ】
2008109133.tif 000024
【図５Ｈ】
2008109133.tif 000025
【図５Ｉ】
2008109133.tif 000026
【図５Ｊ】
2008109133.tif 000027
【図５Ｋ】
2008109133.tif 000028
【図６】
2008109133.tif 000029
【図７】
2008109133.tif 000030
【図８】
2008109133.tif 000031
【図９】
2008109133.tif 000032
【図１０Ａ】
2008109133.tif 000033
【図１０Ｂ】
2008109133.tif 000034
【図１０Ｃ】
2008109133.tif 000035
【図１０Ｄ】
2008109133.tif 000036
【図１０Ｅ】
2008109133.tif 000037
【図１０Ｆ】
2008109133.tif 000038
【図１０Ｇ】
2008109133.tif 000039
【図１０Ｈ】
2008109133.tif 000040
【図１０Ｉ】
2008109133.tif 000041
【図１０Ｊ】
2008109133.tif 000042
【図１０Ｋ】
2008109133.tif 000043
【図１１Ａ】
2008109133.tif 000044
【図１１Ｂ】
2008109133.tif 000045
【図１１Ｃ】
2008109133.tif 000046
【図１１Ｄ】
2008109133.tif 000047
【図１１Ｅ】
2008109133.tif 000048
【図１１Ｆ】
2008109133.tif 000049
【図１１Ｇ】
2008109133.tif 000050
【図１１Ｈ】
2008109133.tif 000051
【図１１Ｉ】
2008109133.tif 000052
【図１１Ｊ】
2008109133.tif 000053
【図１１Ｋ】
2008109133.tif 000054
【図１２】
2008109133.tif 000055