(57)【要約】【課題】十分な電源リップルリジェクト特性を有する基準電圧発生回路を提供する。【解決手段】第１電極が第１電位線１１に接続され、制御電極が第１電源１２に接続された第１デプレッション型絶縁ゲート電界効果トランジスタＭＤ２１と、第１電極が第１絶縁ゲート電界効果トランジスタＭＤ２１の第２電極に接続され、制御電極が第２電極に接続された第２デプレッション型絶縁ゲート電界効果トランジスタＭＤ２２と、第１電極が第２絶縁ゲート電界効果トランジスタＭＤ２２の第２電極に接続され、制御電極Ｇが第１電極接続され、第２電極が第２電位線１３に接続されたエンハンスメント型絶縁ゲート電界効果トランジスタＭＥ２と、を具備する。第１デプレッション型絶縁ゲート電界効果トランジスタＭＤ２１のｇｍ＝ΔＩｄ／ΔＶｇｓを活かして、電源リップルリジェクト特性を向上させる。【選択図】図１
2008234584.tif 000002
【特許請求の範囲】
【請求項１】
第１電極が第１電位線に接続され、制御電極が第１電源に接続された第１デプレッション型絶縁ゲート電界効果トランジスタと、
第１電極が前記第１デプレッション型絶縁ゲート電界効果トランジスタの第２電極に接続され、制御電極が第２電極に接続された第２デプレッション型絶縁ゲート電界効果トランジスタと、
第１電極が前記第２絶縁ゲート電界効果トランジスタの第２電極に接続され、制御電極が前記第１電極に接続され、第２電極が第２電位線に接続されたエンハンスメント型絶縁ゲート電界効果トランジスタと、
を具備することを特徴とする基準電圧発生回路。
【請求項２】
前記第２デプレッション型絶縁ゲート電界効果トランジスタの制御電極が、第２電源に接続されていることを特徴とする請求項１に記載の基準電圧発生回路。
【請求項３】
前記第１電源の電位が前記第２電位線の電位に等しいことを特徴とする請求項１に記載の基準電圧発生回路。
【請求項４】
前記第２電源の電位が前記第２電位線の電位に等しいことを特徴とする請求項２に記載の基準電圧発生回路。
【請求項５】
前記第２デプレッション型絶縁ゲート電界効果トランジスタのコンダクタンスファクタと前記エンハンスメント型絶縁ゲート電界効果トランジスタのコンダクタンスファクタとの比の平方根が、前記第２デプレッション型絶縁ゲート電界効果トランジスタの閾値電圧の温度依存性と前記エンハンスメント型絶縁ゲート電界効果トランジスタの温度依存性との比に等しいことを特徴とする請求項１または請求項２に記載の基準電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧発生回路に関する。
【背景技術】
【０００２】
従来、ゲートとソースを接続したデプレッション型ＭＯＳトランジスタを定電流源とし、ゲートとドレインが接続されたエンハンスメント型ＭＯＳトランジスタをその定電流で駆動するように直列に接続し、デプレッション型ＭＯＳトランジスタの閾値電圧とエンハンスメント型ＭＯＳトランジスタの閾値電圧の差分を基準電圧として出力する基準電圧発生回路が知られている。
【０００３】
然しながら、定電流源であるゲートがソースに接続されたデプレッション型ＭＯＳトランジスタは、基板効果による相互コンダクタンスｇｍｂのみで動作するので、相互コンダクタンスが小さくなるという問題がある。  
その結果、この基準電圧発生回路には、電源電圧の変動に対する基準電圧の変動比率を示す電源リップルリジェクト特性が悪いと言う問題がある。
【０００４】
また、ゲートとソースを接続したデプレッション型ＭＯＳトランジスタを定電流源とし、そのデプレッション型ＭＯＳトランジスタに閾値電圧の異なる２つ以上のエンハンスメント型ＭＯＳトランジスタを直列に接続した基準電圧発生回路が知られている（例えば、特許文献１参照。）。
【０００５】
特許文献１に開示された基準電圧発生回路は、フローティングゲートとコントロールゲートとを備え、フローティングゲートとコントロールゲートのカップリング係数の違いにより閾値電圧が決定されるＭＯＳトランジスタを具備している。  
これにより、プロセスばらつきや、温度変化に対して依存性が小さく、半導体装置完成に近い工程で基準電圧を調整できるようにしている。
【０００６】
然しながら、特許文献１に開示された基準電圧発生回路は、事後的にＭＯＳトランジスタの閾値電圧をシフトさせて基準電圧を調整するものであり、電源リップルリジェクト特性については何も開示しておらず、また何ら効果を奏しない。
【特許文献１】特開２００２−１１０９１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、十分な電源リップルリジェクト特性を有する基準電圧発生回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様の基準電圧発生回路は、第１電極が第１電位線に接続され、制御電極が第１電源に接続された第１デプレッション型絶縁ゲート電界効果トランジスタと、第１電極が前記第１デプレッション型絶縁ゲート電界効果トランジスタの第２電極に接続され、制御電極が第２電極に接続された第２デプレッション型絶縁ゲート電界効果トランジスタと、第１電極が前記第２絶縁ゲート電界効果トランジスタの第２電極に接続され、制御電極が前記第１電極に接続され、第２電極が第２電位線に接続されたエンハンスメント型絶縁ゲート電界効果トランジスタと、を具備することを特徴としている。
【発明の効果】
【０００９】
本発明によれば、十分な電源リップルリジェクト特性を有する基準電圧発生回路が得られる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１１】
本発明の実施例１に係る基準電圧発生回路について、図１および図２を用いて説明する。図１は基準電圧発生回路を示す回路図、図２は電源リップルリジェクト特性解析用等価回路図である。
【００１２】
図１に示すように、本実施例の基準電圧発生回路１０は、ドレイン（第１電極）が電源ライン（第１電位線）１１に接続され、ゲート（制御電極）が第１電源１２に接続されたｎチャネルの第１デプレッション型ＭＯＳトランジスタ（絶縁ゲート電界効果トランジスタ）ＭＤ２１と、ドレインが第１デプレッション型ＭＯＳトランジスタＭＤ２１のソース（第２電極）に接続され、ゲートがソースに接続されたｎチャネルの第２デプレッション型ＭＯＳトランジスタＭＤ２２と、ドレインが第２デプレッション型ＭＯＳトランジスタＭＤ２２のソースに接続され、ゲートがドレインに接続され、ソースが接地ライン（第２電位線）１３に接続されたｎチャネルのエンハンスメント型ＭＯＳトランジスタＭＥ２と、を具備している。
【００１３】
第１デプレッション型ＭＯＳトランジスタＭＤ２１、第２デプレッション型ＭＯＳトランジスタＭＤ２２およびエンハンスメント型ＭＯＳトランジスタＭＥ２の基板であるバックゲート（図示せず）は、それぞれ接地ライン１３に接続されている。
【００１４】
基準電圧Ｖｒｅｆ２は、第２デプレッション型ＭＯＳトランジスタＭＤ２２の閾値電圧とエンハンスメント型ＭＯＳトランジスタＭＥ２の閾値電圧との差分として得られる。
【００１５】
電圧入力端子１４に入力電圧Ｖｉｎを供給することにより、第２デプレッション型ＭＯＳトランジスタＭＤ２２のソースとエンハンスメント型ＭＯＳトランジスタＭＥ２のドレインとの接続ノードから基準電圧Ｖｒｅｆ２が、出力電圧Ｖｏｕｔとして電圧出力端子１５を介して外部に出力される。
【００１６】
第１デプレッション型ＭＯＳトランジスタＭＤ２１は、ゲートが第１電源１２に接続されているので、ゲート・ソース間電圧Ｖｇｓの変化量に対するドレイン電流Ｉｄの変化量を示す相互コンダクタンスｇｍ＝ΔＩｄ／ΔＶｇｓおよび基板・ソース間電圧Ｖｂｓの変化量に対するドレイン電流Ｉｄの変化量を示す相互コンダクタンスｇｍｂ＝ΔＩｄ／ΔＶｂｓにより動作する。
【００１７】
第２デプレッション型ＭＯＳトランジスタＭＤ２２は、ゲートがソースに接続されているので、ｇｍ＝０となり、ｇｍｂのみで動作する。
【００１８】
ここで、ｇｍと基板効果によるｇｍｂとは、ｇｍｂ＝ηｇｍの関係にある。ηは製造プロセスパラメータに依存し、一般にη≒０．１〜０．９程度である。
【００１９】
第１電源１２の電位Ｅ１は、第１デプレッション型ＭＯＳトランジスタＭＤ２１のゲート・ソース間電圧が、第１デプレッション型ＭＯＳトランジスタＭＤ２１が動作可能な範囲、例えば閾値電圧より大きく、ピンチオフ電圧より小さい範囲であれば、特に限定されない。
【００２０】
次に、第１電源１２の電位Ｅ１が０Ｖ（接地電位ＧＮＤ）として、基準電圧発生回路１０の動作を説明する。
【００２１】
第１デプレッション型ＭＯＳトランジスタＭＤ２１、第２デプレッション型ＭＯＳトランジスタＭＤ２２およびエンハンスメント型ＭＯＳトランジスタＭＥ２は直列接続されているので、各トランジスタのドレイン電流Ｉｄは等しく、次式で表される。
【数１】
2008234584.tif 000003
【００２２】
ここで、ＫＥ２、ＫＤ２１、ＫＤ２２は、各トランジスタのコンダクタンスファクタである。ＶｔｈＥ２、ＶｔｈＤ２２、ＶｔｈＤ２１は、各トランジスタの閾値電圧である。ＶＳＤ２１は第１デプレッション型ＭＯＳトランジスタＭＤ２１のゲート・ソース間電圧（Ｅ１−Ｖｂ）である。  
基準電圧Ｖｒｅｆ２は、エンハンスメント型ＭＯＳトランジスタＭＥ２と第２デプレッション型ＭＯＳトランジスタＭＤ２２に注目した場合、次式で表わされる。
【数２】
2008234584.tif 000004
【００２３】
図２に示すように、基準電圧発生回路１０の電源リップルリジェクト特性（Power Ripple Suppression Ratio：以後、ＰＳＲともいう）解析用等価回路２０は、ゲートが第１電源１２に接続された第１デプレッション型ＭＯＳトランジスタＭＤ２１を示すインピターンスＺＤ２１と相互コンダクタンスｇｍＤ２１を有する定電流源２１の並列回路と、ゲートがソースに接続された第２デプレッション型ＭＯＳトランジスタＭＤ２２を示すインピターンスＺＤ２２と基板効果による相互コンダクタンスｇｍｂＤ２2を有する定電流源２２の並列回路と、ゲートがドレインに接続されたエンハンスメント型ＭＯＳトランジスタＭＥ２を示すインピーダンスＺＥ２との直列回路で現される。
【００２４】
これにより、基準電圧発生回路１０の電源リップルリジェクト特性ＰＳＲ２は、次式で表わされる。
【数３】
2008234584.tif 000005
【００２５】
一方、比較例として、第１デプレッション型ＭＯＳトランジスタＭＤ２１のゲートが第１電源１２でなく、ソースに接続された基準電圧発生回路のＰＳＲ１は、式（３）と同様にして、次式で現される。
【数４】
2008234584.tif 000006
【００２６】
式（３）、式（４）およびｇｍｂ＝ηｇｍなる関係を用いて、本実施例の基準電圧発生回路１０のＰＳＲ２と比較例の基準電圧発生回路のＰＳＲ１との比を求める。
【数５】
2008234584.tif 000007
【００２７】
これにより、ηが１より小さいので、本実施例のゲートが第１電源１２に接続された第１デプレッション型ＭＯＳトランジスタＭＤ２１を有する基準電圧発生回路１０は、比較例のゲートがソースに接続された第１デプレッション型ＭＯＳトランジスタＭＤ２１を有する基準電圧発生回路より、ＰＳＲが小さくなり、電源リップルリジェクト特性を改善することが可能である。
【００２８】
例えば、η≒０．２程度の第１デプレッション型ＭＯＳトランジスタＭＤ２１を使用することにより、本実施例の基準電圧発生回路１０のＰＳＲ２は、比較例の基準電圧発生回路のＰＳＲ１の１／５となり、約５倍の改善効果が見込まれる。従って、電源リップルリジェクト特性の改善には、ηが小さいほうが好ましい。
【００２９】
更に、温度に依存しない安定な基準電圧Ｖｒｅｆ２を得る条件は、次式で表される。
【数６】
2008234584.tif 000008
【００３０】
これから、次式で示すように、第２デプレッション型ＭＯＳトランジスタＭＤ２２のコンダクタンスファクタＫＤ２２とエンハンスメント型ＭＯＳトランジスタＭＥ２のコンダクタンスファクタＫＥ２との比の平方根が、第２デプレッション型ＭＯＳトランジスタＭＤ２２の閾値電圧ＶｔｈＤ２２の温度依存性とエンハンスメント型ＭＯＳトランジスタＭＥ２の閾値電圧ＶｔｈＥ２の温度依存性との比に等しくなるように設定することにより、温度依存性のない安定な基準電圧Ｖｒｅｆ２を得ることが可能である。
【数７】
2008234584.tif 000009
【００３１】
図３は基準電圧発生回路１０を用いたシリーズレギュレータを示す回路図である。  
図３に示すように、シリーズレギュレータ３０は、ソースが電圧入力端子３１に接続され、ドレインが電圧出力端子３２に接続されたｐチャネルのＭＯＳトランジスタＭ１と、一端が電圧出力端子３２に接続された抵抗Ｒ１と一端が接地端子３３に接続された抵抗Ｒ２との直列回路を有し、電圧出力端子３２の出力電圧Ｖｏｕｔを分圧し、帰還電圧Ｖｆを出力する分圧回路３４と、非反転入力端子が分圧回路３４の分圧点に接続され、反転入力端子が基準電圧Ｖｒｅｆ２を出陸する基準電圧発生回路１０に接続された差動増幅器３５とを具備している。
【００３２】
差動増幅器３５により、出力電圧Ｖｏｕｔを分圧した帰還電圧Ｖｆが基準電圧Ｖｒｅｆ２に等しくなるようにＭＯＳトランジスタＭ１が駆動され、出力電圧Ｖｏｕｔが制御される。
【００３３】
十分な電源リップルリジェクト特性および温度特性を有する基準電圧Ｖｒｅｆ２を供給する基準電圧発生回路１０を用いることにより、安定した出力電圧Ｖｏｕｔを負荷に供給することができるようになる。
【００３４】
基準電圧発生回路１０が適用される装置や機器は、上述したシリーズレギュレータに限らず、安定した基準電圧Ｖｒｅｆ２が必要とされるものであればすべてに適用することができる。
【００３５】
以上説明したように、本実施例の基準電圧発生回路１０は、第１デプレッション型ＭＯＳトランジスタＭＤ２１のゲートを第１の電源１２に接続している。  
その結果、第１デプレッション型ＭＯＳトランジスタＭＤ２１は、ゲート・ソース間電圧Ｖｇｓの変化量に対するドレイン電流Ｉｄの変化量を示す相互コンダクタンスｇｍ＝ΔＩｄ／ΔＶｇｓにより動作し、基板効果による相互コンダクタンスｇｍｂ＝ΔＩｄ／ΔＶｂｓより大きな相互コンダクタンスを有している。従って、十分な電源リップルリジェクト特性を有する基準電圧発生回路１０が得られる。
【００３６】
更に、第２デプレッション型ＭＯＳトランジスタＭＤ２２のコンダクタンスファクタＫＤ２２とエンハンスメント型ＭＯＳトランジスタＭＥ２のコンダクタンスファクタＫＥ２との比の平方根が、第２デプレッション型ＭＯＳトランジスタＭＤ２２の閾値電圧ＶｔｈＤ２２の温度依存性とエンハンスメント型ＭＯＳトランジスタＭＥ２の閾値電圧ＶｔｈＥ２の温度依存性との比に等しくなるように設定することにより、十分な温度特性を有する基準電圧発生回路１０が得られる。
【００３７】
ここでは、第１デプレッション型ＭＯＳトランジスタＭＤ２１、第２デプレッション型ＭＯＳトランジスタＭＤ２２およびエンハンスメント型ＭＯＳトランジスタＭＥ２の導電型がｎチャネルである場合について説明したが、ｐチャネルとしても構わない。
【００３８】
即ち、図４に示すように、基準電圧発生回路４０は、ドレイン（第１電極）が接地ライン（第１電位線）１３に接続され、ゲート（制御電極）が第１電源４１に接続されたｐチャネルの第１デプレッション型ＭＯＳトランジスタＭＤ３１と、ドレインが第１デプレッション型ＭＯＳトランジスタＭＤ３１のソースに接続され、ゲートがソースに接続されたｎチャネルの第２デプレッション型ＭＯＳトランジスタＭＤ３２と、ドレイン（第１電極）が第２デプレッション型ＭＯＳトランジスタＭＤ３２のソースに接続され、ゲートがドレインに接続され、ソースが電源ライン（第２電位線）１１に接続されたｐチャネルのエンハンスメント型ＭＯＳトランジスタＭＥ３と、を具備している。
【００３９】
基準電圧Ｖｒｅｆ３は、第２デプレッション型ＭＯＳトランジスタＭＤ３２のソースとエンハンスメント型ＭＯＳトランジスタＭＥ３のドレインとの接続ノードから、電源ライン１１を基準にして出力される。
【００４０】
第１デプレッション型ＭＯＳトランジスタＭＤ３１、第２デプレッション型ＭＯＳトランジスタＭＤ３２およびエンハンスメント型ＭＯＳトランジスタＭＥ３の基板であるバックゲート（図示せず）は、それぞれ電源ライン１１に接続されている。
【００４１】
これにより、基準電圧発生回路１０と同様に、十分な電源リップルリジェクト特性を有する基準電圧発生回路４０が得られる。
【実施例２】
【００４２】
本発明の実施例２に係る基準電圧発生回路について、図５および図６を用いて説明する。図５は基準電圧発生回路を示す回路図、図６は電源リップルリジェクト特性解析用等価回路図である。
【００４３】
本実施例において、上記実施例１と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。  
本実施例が実施例１と異なる点は、第２デプレッション型ＭＯＳトランジスタの制御電極が、第２電源に接続されていることにある。
【００４４】
即ち、図５に示すように、本実施例の基準電圧発生回路５０は、第２デプレッション型ＭＯＳトランジスタＭＤ２２のゲートが第２電源５１に接続されている。
【００４５】
これにより、第２デプレッション型ＭＯＳトランジスタＭＤ２２は、ゲート・ソース間電圧Ｖｇｓの変化量に対するドレイン電流Ｉｄの変化量を示す相互コンダクタンスｇｍ＝ΔＩｄ／ΔＶｇｓにより動作し、基板・ソース間電圧Ｖｂｓの変化量に対するドレイン電流Ｉｄの変化量による相互コンダクタンスｇｍｂ＝ΔＩｄ／ΔＶｂｓより大きな相互コンダクタンスを有している。
【００４６】
第２電源５１の電位Ｅ２は、第２デプレッション型ＭＯＳトランジスタＭＤ２２のゲート・ソース間電圧が、第２デプレッション型ＭＯＳトランジスタＭＤ２２が動作可能な範囲、例えば閾値電圧より大きく、ピンチオフ電圧より小さい範囲であれば、特に限定されない。
【００４７】
従って、第２電源５１の電位Ｅ２は第１電源１２の電位Ｅ１と等しくても良く、あるいは異なっていても良い。
【００４８】
次に、第１電源１２の電位Ｅ１および第２電源６１の電位Ｅ２がともに０Ｖ（接地電位ＧＮＤ）であるときに、基準電圧発生回路５０の動作について説明する。
【００４９】
第１デプレッション型ＭＯＳトランジスタＭＤ２１、第２デプレッション型ＭＯＳトランジスタＭＤ２２およびエンハンスメント型ＭＯＳトランジスタＭＥ２は直列接続されているので、各ＭＯＳトランジスタのドレイン電流Ｉｄは等しく、次式で表される。
【数８】
2008234584.tif 000010
【００５０】
基準電圧Ｖｒｅｆ２は、エンハンスメント型ＭＯＳトランジスタＭＥ２と第２デプレッション型ＭＯＳトランジスタＭＤ２２に注目して、次式で表わされる。
【数９】
2008234584.tif 000011
【００５１】
図６に示すように、基準電圧発生回路５０の電源リップルリジェクト特性解析用等価回路６０は、ゲートが第２電源５１に接続された第２デプレッショク型ＭＯＳトランジスタＭＤ２２を示すインピターンスＺＤ２２と相互コンダクタンスｇｍＤ２2を有する定電流源６１との並列回路を具備している。
【００５２】
これにより、基準電圧発生回路５０の電源リップルリジェクト特性ＰＳＲ２は、次式で表わされる。
【数１０】
2008234584.tif 000012
【００５３】
基準電圧発生回路５０の電源リップルリジェクト特性ＰＳＲ２を、式（４）に示す比較例の基準電圧発生回路の電源リップルリジェクト特性ＰＳＲ１と比較する。
【数１１】
2008234584.tif 000013
【００５４】
ここで、ｇｍＤ１２ＺＥ１≫１を満たすように設定することにより、次式が得られる。
【数１２】
2008234584.tif 000014
【００５５】
これにより、本実施例のゲートが第１電源５１に接続された第１デプレッション型ＭＯＳトランジスタＭＤ２１およびゲートが第２電源５１に接続された第２デプレッション型ＭＯＳトランジスタＭＤ２２を有する基準電圧発生回路５０は、比較例のゲートがソースに接続された第１デプレッション型ＭＯＳトランジスタＭＤ２１およびゲートがソースに接続された第２デプレッション型ＭＯＳトランジスタＭＤ２２を有する基準電圧発生回路より、ＰＳＲが小さくなり、更に電源リップルリジェクト特性を改善することが可能である。
【００５６】
例えば、η≒０．２程度の第１デプレッション型ＭＯＳトランジスタＭＤ２１および第１デプレッション型ＭＯＳトランジスタＭＤ２2を使用することにより、本実施例の基準電圧発生回路５０のＰＳＲ２は、比較例の基準電圧発生回路のＰＳＲ１の１／２５となり、約２５倍の改善効果が見込まれる。
【００５７】
温度に依存しない安定な基準電圧Ｖｒｅｆ２を得る条件は、式（７）、式（８）と同様に表わされる。
【００５８】
以上説明したように、本実施例の基準電圧発生回路５０は、第２デプレッション型ＭＯＳトランジスタＭＤ２２のゲートを第２電源５１に接続している。  
その結果、第２デプレッション型ＭＯＳトランジスタＭＤ２２は、ゲート・ソース間電圧Ｖｇｓの変化量に対するドレイン電流Ｉｄの変化量を示す相互コンダクタンスｇｍ＝ΔＩｄ／ΔＶｇｓにより動作し、基板効果による相互コンダクタンスｇｍｂ＝ΔＩｄ／ΔＶｂｓより大きな相互コンダクタンスを有している。従って、更に高い電源リップルリジェクト特性を有する基準電圧発生回路５０が得られる。
【００５９】
ここでは、第１デプレッション型ＭＯＳトランジスタＭＤ２１、第２デプレッション型ＭＯＳトランジスタＭＤ２２およびエンハンスメント型ＭＯＳトランジスタＭＥ２の導電型がｎチャネルである場合について説明足したが、ｐチャネルとしても構わない。
【００６０】
即ち、図７に示すように、基準電圧発生回路７０は、ｐチャネルの第１デプレッション型ＭＯＳトランジスタＭＤ３１のゲートが第１電源４１に接続され、第２デプレッション型ＭＯＳトランジスタＭＤ３２のゲートが第２電源７１に接続されている。
【００６１】
これにより、基準電圧発生回路５０と、同様に更に高い電源リップルリジェクト特性が得られる。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施例１に係る基準電圧発生回路を示す回路図。
【図２】本発明の実施例１に係る基準電圧発生回路の電源リップルリジェクト特性解析用等価回路。
【図３】本発明の実施例１に係る基準電圧発生回路を用いたシリーズレギュレータを示す回路図。
【図４】本発明の実施例１に係る他の基準電圧発生回路を示す回路図。
【図５】本発明の実施例２に係る基準電圧発生回路を示す回路図。
【図６】本発明の実施例２に係る基準電圧発生回路の電源リップルリジェクト特性解析用等価回路。
【図７】本発明の実施例２に係る他の基準電圧発生回路を示す回路図。
【符号の説明】
【００６３】
１０、４０、５０、７０  基準電圧発生回路
１１  電源ライン
１２、４１  第１電源
１３  接地ライン
１４  電圧入力端子
１５  基準電圧出力端子
１６  接地端子
２０、６０  ＰＳＲ解析用等価回路
２１、２２、６１  定電流源
３０  シリーズレギュレータ
５１、７１  第２電源
Ｖｒｅｆ２、Ｖｒｅｆ３  基準電圧
ＭＤ２１  ｎチャネル第１デプレッション型ＭＯＳトランジスタ
ＭＤ２２  ｎチャネル第２デプレッション型ＭＯＳトランジスタ
ＭＤ３１  ｐチャネル第１デプレッション型ＭＯＳトランジスタ
ＭＤ３２  ｐｎチャネル第２デプレッション型ＭＯＳトランジスタ
ＭＥ２  ｎチャネルエンハンスメント型ＭＯＳトランジスタ
ＭＥ３  ｐチャネルエンハンスメント型ＭＯＳトランジスタ
【図１】
2008234584.tif 000015
【図２】
2008234584.tif 000016
【図３】
2008234584.tif 000017
【図４】
2008234584.tif 000018
【図５】
2008234584.tif 000019
【図６】
2008234584.tif 000020
【図７】
2008234584.tif 000021