(57)【要約】【課題】ＭＩＳトランジスタの形成プロセスと整合性のよい、安定した特性を有するダイオードを備えた半導体装置及びその製造方法を提供することにある。【解決手段】多結晶シリコン膜１５内に形成されたＰ型不純物を含む第１の領域１５ａと、第１の領域１５ａに隣接して形成されたＮ型不純物を含む第２の領域１５ｂとでダイオードが構成され、多結晶シリコン膜１５は、半導体基板１１表面に形成された絶縁膜１３上に形成されており、第１及び第２の領域１５ａ、１５ｂの境界面１７は、多結晶シリコン膜１５の膜厚方向に沿って形成され、第１及び第２の領域１５ａ、１５ｂ上に、境界面１７から所定の距離だけ離れて、第１の導電膜２１ａ及び第２の導電膜２１ｂがそれぞれ形成されている。【選択図】図１
2008041673.tif 000002
【特許請求の範囲】
【請求項１】
多結晶シリコン膜内に形成されたＰ型不純物を含む第１の領域と、該第１の領域に隣接して形成されたＮ型不純物を含む第２の領域とで構成されたダイオードを備えた半導体装置であって、
前記多結晶シリコン膜は、半導体基板の表面に形成された絶縁膜上に形成されており、
前記第１の領域及び前記第２の領域の境界面は、前記多結晶シリコン膜の膜厚方向に沿って形成され、
前記第１の領域及び前記第２の領域上に、前記境界面から所定の距離だけ離れて、第１の導電膜及び第２の導電膜がそれぞれ形成されていることを特徴とする、半導体装置。
【請求項２】
前記半導体装置は、前記半導体基板に形成されたＭＩＳトランジスタをさらに備えており、
前記絶縁膜は、前記ＭＩＳトランジスタのゲート絶縁膜と同一の膜で構成され、
前記多結晶シリコン膜は、前記ＭＩＳトランジスタのゲート電極と同一の膜で構成されている、請求項１に記載の半導体装置。
【請求項３】
前記第１の導電膜及び前記第２の導電膜は、前記多結晶シリコン膜の表面をシリサイド化して形成されたシリサイド膜で構成されている、請求項１また２に記載の半導体装置。
【請求項４】
前記多結晶シリコン膜上に、前記境界面から所定の距離の幅を有する保護膜が形成されており、
前記シリサイド膜は、前記保護膜に対して自己整合的に形成されている、請求項３に記載の半導体装置。
【請求項５】
前記シリサイド膜は、前記ＭＩＳトランジスタのゲート電極膜の表面をシリサイド化して形成されたシリサイド膜と同一の膜で構成されている、請求項３に記載の半導体装置。
【請求項６】
前記第１の領域又は前記第２の領域のいずれか一方は、前記半導体基板の表面に形成され、前記第１の領域又は前記第２の領域と同一の導電型を有する拡散層に電気的に接続されている、請求項１に記載の半導体装置。
【請求項７】
前記第１の導電膜及び前記第２の導電膜は、前記境界面からそれぞれ０．０２μｍ以上離れて形成されている、請求項１に記載の半導体装置。
【請求項８】
前記多結晶シリコン膜は、複数個配列されており、
各多結晶シリコン膜上に形成された前記第１の導電膜及び前記第２の導電膜は、互いに電気的に並列接続されている、請求項１に記載の半導体装置。
【請求項９】
多結晶シリコン膜内に形成されたＰ型不純物を含む第１の領域と、該第１の領域に隣接して形成されたＮ型不純物を含む第２の領域とで構成されたダイオードを備えた半導体装置の製造方法であって、
半導体基板上に、絶縁膜を形成する工程（ａ）と、
前記絶縁膜上に多結晶シリコン膜を形成する工程（ｂ）と、
前記多結晶シリコン膜内に、Ｐ型不純物及びＮ型不純物をそれぞれ選択的にイオン注入して、前記多結晶シリコン膜の膜厚方向に沿って境界面を有する第１の領域及び第２の領域を形成する工程（ｃ）と、
前記第１の領域及び前記第２の領域上に、前記境界面から所定の距離だけ離れて、第１の導電膜及び第２の導電膜を形成する工程（ｄ）とを有することを特徴とする、半導体装置の製造方法。
【請求項１０】
前記半導体基板にＭＩＳトランジスタを形成する工程をさらに備え、
前記工程（ａ）は、前記ＭＩＳトランジスタのゲート絶縁膜を形成する工程と同時に実行され、
前記工程（ｂ）は、前記ＭＩＳトランジスタのゲート電極を形成する工程と同時に実行される、請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記工程（ｄ）は、
前記多結晶シリコン膜の側面にサイドウオールを形成する工程（ｄ１）と、
前記境界面を含む前記多結晶シリコン膜の表面に、所定の幅を有する保護膜を形成する工程（ｄ２）と、
前記保護膜を含む前記多結晶シリコン膜上に金属膜を形成する工程（ｄ３）と、
前記多結晶シリコン膜と前記金属膜とをシリサイド化反応させて、前記多結晶シリコン膜上に、シリサイド膜からなる前記第１の導電膜及び前記第２の導電膜を、自己整合的に形成する工程（ｄ４）とにより実行される、請求項９に記載の半導体装置の製造方法。
【請求項１２】
前記工程（ｄ１）は、前記ＭＩＳトランジスタのゲート電極の側面にサイドウオールを形成する工程と同時に実行され、
前記工程（ｄ３）及び工程（ｄ４）は、前記ＭＩＳトランジスタのゲート電極上に金属膜を形成した後、前記ゲート電極上に、シリサイド膜を自己整合的に形成する工程と同時に実行される、請求項１１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多結晶シリコン膜からなるダイオードを備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来のダイオードは、図５に示すように、半導体基板１００に形成された素子分離領域１０１で画定された領域に形成されたウエル１０２と、該ウエル１０２内に形成された拡散層１０３とでＰＮ接合をなした構成を有する。そして、浅い拡散層１０３でも電極との電気的接続が図られるように、拡散層１０３の表面にはシリサイド膜１０４が形成されている。
【０００３】
しかしながら、このような構造のダイオードの電気的特性において、大きなバラツキが生じることがある。図６は、図５に示した構造のダイオードにおける順方向の電圧電流特性を示したグラフである。図中の●は、正常な電圧電流特性を示すダイオードであるが、図中の▲は、しきい値電圧が低下したダイオードを示す。このような特性のバラツキは、図５に示すように、拡散層１０３とシリサイド膜１０４との界面で、局所的に異常成長したシリサイド１０５が、拡散層１０３とウエル１０２とのＰＮ接合面に近づくことに起因する。それ故、浅い拡散層１０３ほど、特性のバラツキが顕著になる。
【０００４】
このような電気的特性のバラツキは、ダイオードを保護素子として用いる場合にはさほど問題にはならないが、例えば、レギュレータ電圧出力回路等にダイオ−ドを用いた場合、安定した出力電圧を得られないという問題が起きる。
【０００５】
これに対して、図７に示すように、ウエル１０２内に拡散層１０３を形成する代わりに、ウエル１０２の表面に、ウエル１０２と反対導電型の不純物がドープされた多結晶シリコン膜１０６が形成された構造のダイオードの場合には、多結晶シリコン膜１０６を比較的厚く形成することができるので、たとえ多結晶シリコン膜１０６とシリサイド膜１０４との界面で、シリサイド１０５が異常成長しても、多結晶シリコン膜１０６とウエル１０２とのＰＮ接合面に近づくことはないので、上記のような問題は起きない。
【特許文献１】特開昭５７−１８３０７０号公報
【特許文献２】特開平２−１１７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図７に示した構造のダイオードは、多結晶シリコン膜１０６の表面にシリサイド膜１０４を形成しても、シリサイド１０５の異常成長に起因するダイオードの電気的特性のバラツキを防止できる点で有用であるが、半導体基板にダイオードとＭＩＳトランジスタとを同時に形成する場合（例えば、ＣＭＯＳプロセスを用いてダイオードを形成する場合）、以下のような問題が生じる。
【０００７】
すなわち、ダイオードとＭＩＳトランジスタとを同時に形成する場合、図７に示したダイオードを構成する多結晶シリコン膜１０６は、ＭＩＳトランジスタのゲート電極を構成する多結晶シリコン膜と同時に形成されるのが好ましいが、ＭＩＳトランジスタには、ゲート電極下にゲート絶縁膜が形成されているため、ダイオード上に形成されたゲート絶縁膜を選択的に除去した後に、多結晶シリコン膜を形成する必要がある。
【０００８】
しかしながら、ゲート絶縁膜の除去工程の追加は、ＭＩＳトランジスタの形成において、ゲート絶縁膜の形成からゲート電極の形成までの工程を連続して行うことができないだけでなく、ゲート絶縁膜を選択的に除去するために、リソグラフィー工程、エッチング工程、レジストマスク除去工程が付加されるため、ゲート絶縁膜の信頼性を低下させるおそれがある。
【０００９】
本発明は、かかる点に鑑みなされたもので、その主な目的は、ＭＩＳトランジスタの形成プロセスと整合性のよい、安定した特性を有するダイオードを備えた半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明は、上記の目的を達成するために、ダイオードを、半導体基板上に絶縁膜を介して形成された多結晶シリコン膜内にＰ型不純物領域とＮ型不純物領域を設けた構成を採用する。Ｐ型不純物領域及びＮ型不純物領域の境界面は、多結晶シリコン膜の膜厚方向に沿って形成され、これにより、境界面から所定の距離だけ離れて、Ｐ型不純物領域及びＮ型不純物領域上に導電膜を形成することが可能となる。また、上記絶縁膜及び多結晶シリコン膜は、ＭＩＳトランジスタのゲート絶縁膜及びゲート電極膜と同時に形成することができ、これにより、ＭＩＳトランジスタのゲート絶縁膜の信頼性を損なうことなく、ＭＩＳトランジスタの形成プロセスと整合性のよい、安定した特性を有するダイオードを備えた半導体装置を得ることができる。
【００１１】
本発明に係わる半導体装置は、多結晶シリコン膜内に形成されたＰ型不純物を含む第１の領域と、該第１の領域に隣接して形成されたＮ型不純物を含む第２の領域とで構成されたダイオードを備えた半導体装置であって、多結晶シリコン膜は、半導体基板の表面に形成された絶縁膜上に形成されており、第１の領域及び第２の領域の境界面は、多結晶シリコン膜の膜厚方向に沿って形成され、第１の領域及び第２の領域上に、境界面から所定の距離だけ離れて、第１の導電膜及び第２の導電膜がそれぞれ形成されていることを特徴とする。
【００１２】
ある好適な実施形態において、上記半導体装置は、半導体基板に形成されたＭＩＳトランジスタをさらに備えており、上記絶縁膜は、ＭＩＳトランジスタのゲート絶縁膜と同一の膜で構成され、上記多結晶シリコン膜は、ＭＩＳトランジスタのゲート電極と同一の膜で構成されている。
【００１３】
ある好適な実施形態において、上記第１の導電膜及び第２の導電膜は、多結晶シリコン膜の表面をシリサイド化して形成されたシリサイド膜で構成されている。
【００１４】
ある好適な実施形態において、上記多結晶シリコン膜上に、境界面から所定の距離の幅を有する保護膜が形成されており、上記シリサイド膜は、保護膜に対して自己整合的に形成されている。
【００１５】
ある好適な実施形態において、上記シリサイド膜は、ＭＩＳトランジスタのゲート電極膜の表面をシリサイド化して形成されたシリサイド膜と同一の膜で構成されている。
【００１６】
ある好適な実施形態において、上記第１の領域又は第２の領域のいずれか一方は、半導体基板の表面に形成され、第１の領域又は第２の領域と同一の導電型を有する拡散層に電気的に接続されている。
【００１７】
上記第１の導電膜及び第２の導電膜は、上記境界面からそれぞれ０．０２μｍ以上離れて形成されていることが好ましい。
【００１８】
また、上記多結晶シリコン膜は、複数個配列されており、各多結晶シリコン膜上に形成された第１の導電膜及び第２の導電膜は、互いに電気的に並列接続されていてもよい。
【００１９】
本発明に係わる半導体装置の製造方法は、多結晶シリコン膜内に形成されたＰ型不純物を含む第１の領域と、該第１の領域に隣接して形成されたＮ型不純物を含む第２の領域とで構成されたダイオードを備えた半導体装置の製造方法であって、半導体基板上に、絶縁膜を形成する工程（ａ）と、絶縁膜上に多結晶シリコン膜を形成する工程（ｂ）と、多結晶シリコン膜内に、Ｐ型不純物及びＮ型不純物をそれぞれ選択的にイオン注入して、多結晶シリコン膜の膜厚方向に沿って境界面を有する第１の領域及び第２の領域を形成する工程（ｃ）と、第１の領域及び第２の領域上に、境界面から所定の距離だけ離れて、第１の導電膜及び第２の導電膜を形成する工程（ｄ）とを有することを特徴とする。
【００２０】
ある好適な実施形態において、半導体基板にＭＩＳトランジスタを形成する工程をさらに備え、上記工程（ａ）は、ＭＩＳトランジスタのゲート絶縁膜を形成する工程と同時に実行され、上記工程（ｂ）は、ＭＩＳトランジスタのゲート電極を形成する工程と同時に実行される。
【００２１】
ある好適な実施形態において、上記工程（ｄ）は、多結晶シリコン膜の側面にサイドウオールを形成する工程（ｄ１）と、境界面を含む多結晶シリコン膜の表面に、所定の幅を有する保護膜を形成する工程（ｄ２）と、保護膜を含む前記多結晶シリコン膜上に金属膜を形成する工程（ｄ３）と、多結晶シリコン膜と金属膜とをシリサイド化反応させて、多結晶シリコン膜上に、シリサイド膜からなる第１の導電膜及び第２の導電膜を、自己整合的に形成する工程（ｄ４）とにより実行される。
【００２２】
ある好適な実施形態において、上記工程（ｄ１）は、ＭＩＳトランジスタのゲート電極の側面にサイドウオールを形成する工程と同時に実行され、上記工程（ｄ３）及び工程（ｄ４）は、ＭＩＳトランジスタのゲート電極上に金属膜を形成した後、ゲート電極上に、シリサイド膜を自己整合的に形成する工程と同時に実行される。
【発明の効果】
【００２３】
本発明に係る半導体装置によれば、半導体基板上に絶縁膜を介して形成された多結晶シリコン膜内に、多結晶シリコン膜の膜厚方向に沿って境界面を有するＰ型不純物領域とＮ型不純物領域を形成してダイオードを構成することによって、境界面から所定の距離だけ離れて、Ｐ型不純物領域及びＮ型不純物領域上に導電膜を形成することが可能となる。これにより、安定した特性を有するダイオードを備えた半導体装置を実現することができる。
【００２４】
また、上記絶縁膜及び多結晶シリコン膜は、ＭＩＳトランジスタのゲート絶縁膜及びゲート電極膜と同時に形成することができ、これにより、ＭＩＳトランジスタのゲート絶縁膜の信頼性を損なうことなく、ＭＩＳトランジスタの製造プロセスと整合性のよいダイオードを備えた半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態について、図面を参照しながら説明する。以下の図面においては、説明の簡略化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示す。なお、本発明は以下の実施形態に限定されない。
【００２６】
図１（ａ）〜（ｄ）は、本発明の実施形態におけるダイオードを備えた半導体装置の製造方法を模式的に示した工程断面図である。なお、本実施形態においては、ダイオードと同時にＭＩＳトランジスタを同時に形成する例を説明する。
【００２７】
まず、図１（ａ）に示すように、シリコンよりなる半導体基板１１上に、ダイオードを形成する領域Ａと、ＭＩＳトランジスタを形成する領域Ｂを区画する素子分離領域１２を形成する。素子分離領域１２は、例えば、シャロートレンチ分離からなり、半導体基板１１に溝部を形成し、当該溝部内に絶縁膜、例えばシリコン酸化膜を埋め込む周知の方法で形成される。
【００２８】
次に、図１（ｂ）に示すように、領域Ａの半導体基板１１上に絶縁膜１３を形成した後、絶縁膜１３上に多結晶シリコン膜１５を形成する。なお、この工程は、領域Ｂの半導体基板１１上にゲート絶縁膜１４、及びゲート電極膜１６と同時に行ってもよい。この場合、絶縁膜１３及びゲート絶縁膜１４は、典型的には３ｎｍ程度の厚さに、多結晶シリコン膜１５及びゲート電極膜１６は、典型的には１５０ｎｍ程度の厚さに形成する。なお、領域Ｂの半導体基板１１には、ゲート絶縁膜１４を形成する前に、ウエル領域（不図示）、及びトランジスタの閾値電圧を調整するためのイオン注入がなされている。
【００２９】
そして、領域Ａに形成された多結晶シリコン膜１５内には、Ｐ型不純物及びＮ型不純物をそれぞれ選択的にイオン注入して、多結晶シリコン膜１５の膜厚方向に沿って境界面１７を有する第１の領域１５ａ及び第２の領域１５ｂを形成する。典型的には、第１の領域１５ａに、ボロン（Ｂ）を、加速エネルギを３ＫｅＶ、ドーズ量を３Ｅ１５／ｃｍ２でイオン注入し、第２の領域１５ｂには、リン（Ｐ）を、加速エネルギを１０ＫｅＶ、ドーズ量を５Ｅ１５／ｃｍ２でイオン注入することによって、Ｐ型極性をもつ第１の領域１５ａと、Ｎ型極性をもつ第２の領域１５ｂを形成する。その後、多結晶シリコン膜１５を所定のダイオード形状にパターニングする。同時に、領域Ｂに形成された多結晶シリコン膜をゲート電極形状にパターニングする。
【００３０】
次に、図１（ｃ）に示すように、第１の領域１５ａ及び第２の領域１５ｂ上に、境界面１７から所定の距離だけ離れて、第１の導電膜２１ａ及び第２の導電膜２１ｂを形成する。具体的には、多結晶シリコン膜１５の側面にサイドウオール１９を形成するとともに、境界面１７を含む多結晶シリコン膜１５の表面に、所定の幅を有する保護膜１８を形成する。その後、保護膜１８を含む多結晶シリコン膜１５上に金属膜（不図示）を形成した後、多結晶シリコン膜１５と金属膜とをシリサイド化反応させて、多結晶シリコン膜１５上に、シリサイド膜からなる第１の導電膜２１ａ及び第２の導電膜２１ｂを、自己整合的に形成する。
【００３１】
図２は、ダイオードの平面図を示し、典型的には、縦３００ｎｍ、横３００ｎｍの矩形状をなす。ここで、金属膜は、例えばニッケル（Ｎｉ）膜を用いた場合、第１の導電膜２１ａ及び第２の導電膜２１ｂはニッケルシリサイド膜となる。また、保護膜１８は、例えばＣＶＤ法で堆積したシリコン酸化膜からなり、その幅は、０．０４μｍ以上であることが好ましい。すなわち、第１の導電膜２１ａ及び第２の導電膜２１ｂは、境界面１７からそれぞれ０．０２μｍ以上離れて形成されることが好ましい。このようにすることによって、シリサイドが異常に境界面１７の方向に成長したとしても、境界面１７まで十分な距離を保つことができ、ダイオードの電気的特性にバラツキが生じるようなことない。
【００３２】
なお、上記サイドウオール１９を形成する工程は、領域Ｂにおいて、ＭＩＳトランジスタのゲート電極１６の側面にサイドウオール２０を形成する工程と同時に実行することができる。また、シリサイド膜からなる第１の導電膜２１ａ及び第２の導電膜２１ｂを自己整合的に形成する工程は、領域Ｂにおいて、ＭＩＳトランジスタのゲート電極１６上に金属膜（例えば、Ｎｉ膜）を形成した後、ゲート電極１６上に、シリサイド膜（例えば、ニッケルシリサイド膜）２２を自己整合的に形成する工程と同時に実行することができる。
【００３３】
また、領域Ｂにおいては、サイドウオール２０を形成する前に、半導体基板１１の表面にＭＩＳトランジスタのエクステンション領域（不図示）が形成され、さらに、サイドウオール２０を形成した後、半導体基板１１の表面にソース・ドレイン領域２３が形成されている。この場合、ゲート電極１６上にシリサイド膜２２を形成するの同時に、ソース・ドレイン領域２３上にも、シリサイド膜２６が自己整合的に形成される。また、領域Ａにおいても、ダイオードが形成される領域以外の半導体基板１１の表面に、ソース・ドレイン領域と同じ導電性を有する拡散層２４及びシリサイド膜２５が形成される。
【００３４】
最後に、図１（ｄ）に示すように、半導体基板１１全面にシリコン窒化膜２７を３０ｎｍ程度形成した後、層間絶縁膜（例えば、シリコン酸化膜）２８を５００ｎｍ程度堆積し、然る後、ＣＭＰ（Chemical Mecanical Polishig）法を用いて層間絶縁膜２８の表面を平坦化する。その後、層間絶縁膜２８及びシリコン窒化膜２７の所定の領域にコンタクトホールを形成した後、当該コンタクトホール内に、例えばＴｉ／ＴｉＮ／Ｗを埋め込んで、第１の導電膜２１ａ及び第２の導電膜２１ｂに接続するビア２９ａ、２９ｂを形成する。さらに、層間絶縁膜２８の表面には、ビア２９ａに接続する、例えばＣｕから配線３１を形成する。
【００３５】
なお、領域Ｂにおいても、層間絶縁膜２８内に、ＭＩＳトランジスタのゲート電極１６の表面に形成されたシリサイド膜２２に接続するビア３０が形成され、さらに、層間絶縁膜２８の表面には、ビア３０に接続する配線３２が形成される。また、ダイオードの第１の領域１５ａ又は第２の領域１５ｂのいずれか一方は、半導体基板１１の表面に形成され、第１の領域１５ａ又は第２の領域１５ｂと同一の導電型を有する拡散層２４に、ビア（シェアードコンタクト）２９ｂを介して電気的に接続しておいてもよい。このようにすれば、半導体基板１１側からダイオードの電流を供給することができる。
【００３６】
以上の工程により製造された半導体装置は、半導体基板１１上に絶縁膜１３を介して形成された多結晶シリコン膜１５内に、多結晶シリコン膜の膜厚方向に沿って境界面１７を有するＰ型不純物領域１５ａとＮ型不純物領域１５ｂを形成してダイオードを構成することによって、境界面１７から所定の距離だけ離れて、Ｐ型不純物領域１５ａ及びＮ型不純物領域１５ｂ上に導電膜２１ａ、２１ｂを形成することが可能となる。これにより、安定した特性を有するダイオードを備えた半導体装置を実現することができる。
【００３７】
図３は、図１（ｄ）に示した、ダイオードの第１の領域１５ａ又は第２の領域１５ｂのいずれか一方を、半導体基板１１の表面に形成され拡散層２４に電気的に接続する方法の他の例を示した断面図である。この例では、層間絶縁膜２８内に、ダイオードの第２の領域１５ｂ上に形成された導電膜２１ｂに接続するビア２９ｂと、拡散層２４上に形成された導電膜２５に接続するビア３３とを形成し、これらのビア２９ｂ、３３同士を、層間絶縁膜２８上に形成された配線３１ｂによって接続することによって、ダイオードの第２の領域１５ｂを、半導体基板１１の表面に形成され拡散層２４に電気的に接続している。
【００３８】
また、図４（ａ）〜（ｆ）は、ダイオード形状の変形例を示した平面図である。図４（ａ）は、図２に示した形状と同じ矩形をなし、ダイオードの第１の領域１５ａと第２の領域１５ｂは、境界面１７でＰＮ接合を構成している。図４（ｂ）は、領域１５ａを挟んで領域１５ｂが隣接して形成され、２つの境界面１７を有する。図４（ｃ）は、Ｌ字の形状をなし、第１の領域１５ａと第２の領域１５ｂの境界面１７もＬ字状をなす。図４（ｄ）は、アコーディオン状またはくし形状の形状をなす。図４（ｅ）は、第１の領域１５ａの３辺を囲むように第２の領域１５ｂが形成された形状をなし、図４（ｆ）は、第１の領域１５ａの周辺を囲むように第２の領域１５ｂが形成された形状をなす。
【００３９】
なお、本発明において、ダイオードの形状については特に制限はないが、多結晶シリコン膜１５の表面における境界面１７の境界線の長さは、０．０１〜１０００μｍの範囲にあることが好ましい。また、境界面１７の面積は、１００ｎｍ２〜５００μｍ２の範囲にあることが好ましい。さらに、多結晶シリコン膜１５の表面積は、１Ｅ３ｎｍ以上であることが好ましい。
【００４０】
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。例えば、本実施形態において、ダイオードを構成する多結晶シリコン膜１５を１個だけパターニングして形成したが、多結晶シリコン膜１５を複数個配列してパターニングし、各多結晶シリコン膜上に形成された第１の導電膜２１ａ及び第２の導電膜２１ｂを、互いに電気的に並列接続して構成するようにしてもよい。
【００４１】
また、本実施形態では、半導体基板にダイオードとＭＩＳトランジスタを同時に形成したが、ＭＩＳトランジスタ以外のデバイスを同時に形成した半導体装置、または、半導体基板にダイオードのみを形成した半導体装置においても、本発明を適用することは勿論である。この場合、絶縁膜１３の膜厚は、１〜５０ｎｍの範囲に、多結晶シリコン膜の膜厚は、１０〜５００ｎｍの範囲にあることが好ましい。
【産業上の利用可能性】
【００４２】
本発明は、ＭＩＳトランジスタの形成プロセスと整合性のよい、安定した特性を有するダイオードを備えた半導体装置に有用である。
【図面の簡単な説明】
【００４３】
【図１】（ａ）〜（ｄ）は、本発明の実施形態におけるダイオードを備えた半導体装置の製造方法を示した工程断面図である。
【図２】本発明におけるダイオードの平面図である。
【図３】本発明の実施形態におけるダイオードを備えた半導体装置の変形例を示した断面図である。
【図４】（ａ）〜（ｆ）は、本発明におけるダイオードの形状の変形例を示した平面図である。
【図５】従来のダイオードの構成を示した断面図である。
【図６】図５に示した構造のダイオードにおける順方向の電圧電流特性を示したグラフである。
【図７】従来のダイオードの構成を示した断面図である。
【符号の説明】
【００４４】
１１      半導体基板
１２      素子分離領域
１３      絶縁膜
１４      ゲート絶縁膜
１５      多結晶シリコン膜
１５ａ    第１の領域（Ｐ型不純物領域）
１５ｂ    第２の領域（Ｎ型不純物領域）
１６      ゲート電極
１７      境界面
１８      保護膜
１９、２０      サイドウオール
２１ａ    第１の導電膜（シリサイド膜）
２１ｂ    第２の導電膜（シリサイド膜）
２２、２６      シリサイド膜
２３      ソース・ドレイン領域
２４      拡散層
２５      導電膜
２７      シリコン窒化膜
２８      層間絶縁膜
２９ａ、２９ｂ、３０、３３  ビア
３１、３１ｂ、３２      配線
【図１】
2008041673.tif 000003
【図２】
2008041673.tif 000004
【図３】
2008041673.tif 000005
【図４】
2008041673.tif 000006
【図５】
2008041673.tif 000007
【図６】
2008041673.tif 000008
【図７】
2008041673.tif 000009