(57)【要約】【課題】  入力された直流電圧を出力スイッチ素子１０１のオン／オフ制御により降圧するＤＣ／ＤＣコンバータにおいて、出力スイッチ素子１に流れる出力電流Ｉ１０１を検出するために、主電流回路に検出抵抗１０８を設置していた。このとき、検出抵抗１０８で無視し難い熱が発生していた。【解決手段】  出力スイッチ素子１に電圧検出回路６を並列接続し、出力スイッチ素子がオンして所定の時間が経過した後に、電圧検出回路を動作させる。さらに、電圧検出回路を構成する検出スイッチ素子７が、出力スイッチ素子よりもオン抵抗が大きくなるように設計する。【選択図】  図１
2008109776.tif 000002
【特許請求の範囲】
【請求項１】
入力された直流電圧を出力スイッチ素子のオン又はオフ制御により変圧するＤＣ／ＤＣコンバータであって、
前記出力スイッチ素子には、電圧検出回路が並列接続され、
前記電圧検出回路は、前記スイッチ素子がオンした後に動作して、前記出力スイッチ素子の両端の電位差に応じた電位差を検出することを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記出力スイッチ素子の後段には、インダクタ、ダイオード、及びコンデンサが備えられていることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記電圧検出回路は、前記出力スイッチ素子の両端の電位差に応じた電流が流れる検出抵抗を備え、
前記出力スイッチ素子の両端の電位差は、前記電流に基づいて検出されることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記検出抵抗は、検出スイッチ素子に接続され、
前記検出スイッチ素子がオンすると、前記検出抵抗に前記電流が流れることを特徴とする請求項３に記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記出力スイッチ素子及び前記検出スイッチ素子は、ＭＯＳトランジスタからなり、ゲートに印加される電圧によりオン又はオフ制御されることを特徴とする請求項４に記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記出力スイッチ素子は、前記検出スイッチ素子よりもオン抵抗が低いことを特徴とする請求項５に記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記検出スイッチ素子は、前記出力スイッチ素子が線形領域で動作しているときにオンするように制御されることを特徴とする請求項５に記載のＤＣ／ＤＣコンバータ。
【請求項８】
前記出力スイッチ素子は、縦型ＭＯＳトランジスタであることを特徴とする請求項５に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関し、特に、過電流保護機能を備えたＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
図３は、本発明に係るＤＣ／ＤＣコンバータの回路図を示し、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも電圧レベルが低く変換されて出力される降圧型のＤＣ／ＤＣコンバータである。つまり、入力電源から直流の入力電圧Ｖｉｎが入力されると、入力電圧Ｖｉｎは、ＭＯＳトランジスタからなる出力スイッチ素子１０１がオン／オフ制御されることで降圧し、インダクタ１０２、ダイオード１０３及びコンデンサ１０４からなる平滑回路により平滑され、直流の出力電圧Ｖｏｕｔに変換される。
【０００３】
具体的に説明すると、制御回路１０９より出力スイッチ素子１０１のゲートに信号Ｓ１が印加されると、出力スイッチ素子１０１がオンして、出力スイッチ素子１０１に出力電流Ｉ１０１が流れる。そして、出力電流Ｉ１は、インダクタ１０２に磁気エネルギを蓄積して線形的に増加しながら出力抵抗１０５に流れ、出力電圧Ｖｏｕｔが上昇していく。
【０００４】
また、制御回路１０９より出力スイッチ素子１０１のゲートに信号Ｓ１が印加されないと、出力スイッチ素子１０１がオフして、出力電流Ｉ１は流れないが、インダクタ１０２に蓄えられていた磁気エネルギがインダクタ電流Ｉ１０２として線形的に減少しながら放出され、ダイオード１０３を経由して出力抵抗１０５に放出され、出力電圧Ｖｏｕｔが下降する。
【０００５】
つまり、この動作が繰り返されて、出力電圧Ｖｏｕｔは、電圧レベルが上昇／下降を繰り返す三角波形となる。そして、実際には、三角波形は、電圧レベルの上限値と下限値とが無視できる程度に小さいため、出力電圧Ｖｏｕｔは、ほぼ一定の直流電圧として出力される。ここで、電圧レベルの上限値及び下限値は、入力電圧Ｖｉｎ及び信号Ｓ１のデューティ比により制御される。このため、出力電圧Ｖｏｕｔは、出力スイッチ素子１０１のスイッチング動作により可変制御される。
【０００６】
関連した技術文献としては、例えば以下の特許文献が挙げられる。
【特許文献１】特開２００１−１５７
【発明の開示】
【発明が解決しようとする課題】
【０００７】
一般に、ＤＣ／ＤＣコンバータでは、出力スイッチ素子１０１がオンしているときに、何らかの原因で過大な電流が流れて出力スイッチ素子１０１が破壊されないように過電流保護機能が必要とされる。
【０００８】
この点、従来技術に係るＤＣ／ＤＣコンバータでは、インダクタ１０２と出力抵抗１０５との間に検出抵抗１０８が挿入され、この検出抵抗１０８の両端の電位差に基づいて、過電流が検出されていた。そして、過電流が検出されると、制御回路１０９に信号Ｓ１が出流されないように命令されて、出力スイッチ素子１０１に過電流が流れないように制御されていた。
【０００９】
しかしながら、検出抵抗１０８は主電流経路に設けられているため、検出抵抗１０８には、出力電流Ｉ１０１がそのまま流れ、大きな電力損失が生じていた。その結果、何らかの発熱対策が必要となり、サイズ、コスト等に問題があった。
【課題を解決するための手段】
【００１０】
上記に鑑み、本発明に係るＤＣ／ＤＣコンバータは、入力された直流電圧を出力スイッチ素子のオン又はオフ制御により変圧するＤＣ／ＤＣコンバータであって、前記出力スイッチ素子には、電圧検出回路が並列接続され、前記電圧検出回路は、前記スイッチ素子がオンした後に動作して、前記出力スイッチ素子の両端の電位差に応じた電位差を検出することを特徴とする。
【００１１】
また、前記出力スイッチ素子の後段には、インダクタ、ダイオード、及びコンデンサが備えられていることを特徴とする。
【００１２】
また、前記電圧検出回路は、前記出力スイッチ素子の両端の電位差に応じた電流が流れる検出抵抗を備え、前記出力スイッチ素子の両端の電位差は、前記電流に基づいて検出されることを特徴とする。
【００１３】
また、前記検出抵抗は、検出スイッチ素子に接続され、前記検出スイッチ素子がオンすると、前記検出抵抗に前記電流が流れることを特徴とする。
【００１４】
また、前記出力スイッチ素子及び前記検出スイッチ素子は、ＭＯＳトランジスタからなり、ゲートに印加される電圧によりオン又はオフ制御されることを特徴とする。
【００１５】
また、前記出力スイッチ素子は、前記検出スイッチ素子よりもオン抵抗が低いことを特徴とする。
【００１６】
また、前記検出スイッチ素子は、前記出力スイッチ素子が線形領域で動作しているときにオンするように制御されることを特徴とする。
【００１７】
また、前記出力スイッチ素子は、縦型ＭＯＳトランジスタであることを特徴とする。
【発明の効果】
【００１８】
本発明に係るＤＣ／ＤＣコンバータでは、出力スイッチ素子１がオンした後に、出力スイッチ素子１の両端の電位差が検出されるため、電位差の誤検出が防止される。このとき、特に、出力スイッチ素子１が線形領域で動作した後に、出力スイッチ素１の両端の電位差が検出されると、誤検出が確実に防止される。
【００１９】
また、検出スイッチ素７が、出力スイッチ素子１よりオン抵抗が大きくなるように構成されることにより、電圧検出回路６を構成する検出抵抗８に流れる電流が小さくなり、電力損失が抑制される。
【００２０】
また、出力スイッチ素子１が、縦型ＭＯＳトランジスタにより構成されることで、オン抵抗が小さくなり、且つ、高周波化が可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係るＤＣ／ＤＣコンバータについて、図面を参照して詳細に説明する。
【００２２】
図１は、本発明に係るＤＣ／ＤＣコンバータの回路図を示し、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎよりも電圧レベルが低く変換されて出力される降圧型のＤＣ／ＤＣコンバータである。つまり入力電源から直流の入力電圧Ｖｉｎが入力されると、入力電圧Ｖｉｎは、ＭＯＳトランジスタからなる出力スイッチ素子１がオン／オフ制御されることで降圧し、インダクタ２、ダイオード３及びコンデンサ４からなる平滑回路により平滑され、直流の出力電圧Ｖｏｕｔに変換される。
【００２３】
具体的に説明すると、制御回路９より出力スイッチ素子１のゲートに信号Ｓ１が印加されると、出力スイッチ素子１がオンして、出力スイッチ素子１に出力電流Ｉ１が流れる。そして、出力電流Ｉは、インダクタ２に磁気エネルギを蓄積して線形的に増加しながら出力抵抗５に流れ、出力電圧Ｖｏｕｔが上昇していく。
【００２４】
また、制御回路より出力スイッチのゲートに信号Ｓ１が印加されないと、出力スイッチ素子１がオフして、出力電流Ｉ１は流れないが、インダクタ２に蓄えられていた磁気エネルギがインダクタ電流Ｉ２として線形的に減少しながら放出され、ダイオード３を経由して出力抵抗５に放出され、出力電圧Ｖｏｕｔが下降する。
【００２５】
つまり、この動作が繰り返されて、出力電圧Ｖｏｕｔは、電圧レベルが上昇／下降を繰り返す三角波形となる。そして、実際には、三角波形は、電圧レベルの上限値と下限値とが無視できる程度に小さいため、出力電圧Ｖｏｕｔは、ほぼ一定の直流電圧として出力される。ここで、電圧レベルの上限値及び下限値は、入力電圧Ｖｉｎ及び信号Ｓ１のデューティ比により制御される。このため、出力電圧Ｖｏｕｔは、出力スイッチ素子１のスイッチング動作により可変制御される。
【００２６】
ここで、本発明に係るＤＣ／ＤＣコンバータでは、出力スイッチ素子１に電圧検出回路６が並列接続される。そして、過電圧検出回路６は、制御回路９より信号Ｓ１が出力して、出力スイッチ素子１がオンしているときに、出力スイッチ素子１の両端の電位差を測定することにより、出力電流Ｉ１の電流値を検出する。このとき、検出された電位差が所定値より大いと、電圧検出回路６は、出力スイッチ素子１に過電流が流れたと判定して、制御回路９に信号Ｓ１の供給を停止するように命令して、出力スイッチ素子１の破壊を防ぐ。
【００２７】
具体的には、電圧検出回路６は、ＭＯＳトランジスタからなる検出スイッチ素子７、及び検出抵抗８からなる。そして、制御回路９より検出スイッチ素子７のゲートに信号Ｓ２が出力されると、検出スイッチ素子７がオンして、出力スイッチ素子１に流れる出力電流Ｉ１に基づくミラー電流Ｉ３が検出抵抗８に流れる。そして、ミラー電流Ｉ３に基づく検出抵抗８の両端の電位差が測定され、この電位差が所定値を越えると、出力スイッチ素子１に過電流が流れたと判定される。
【００２８】
ここで、検出スイッチ素子７は、出力スイッチ素子１よりもオン抵抗が大きいものが選択される。このため、ミラー電流Ｉ３は、出力電流Ｉ１よりも電流値が小さくなるため、検出抵抗８では、電力損失が抑えられ、発熱対策は必要とならない。
【００２９】
ところで、出力スイッチ素子１がオフしているときには、出力スイッチ素子１は、略絶縁状態であるため、出力スイッチ素子１に出力電流Ｉ１は流れていないにもかかわらず、出力スイッチ素子１の両端には、入力電圧Ｖｉｎと同程度の電位差が生じている。このため、出力スイッチ素子１がオフしているときに、検出スイッチ素子７が先にオンしてしまうと、出力スイッチ素子１には出力電流Ｉ１が流れていないにもかかわらず、検出抵抗８の両端には、入力電圧Ｖｉｎに基づく大きな電位差が生じる。この結果、電圧検出回路６は、出力スイッチ素子１に過電流が流れたと誤判定して、制御回路９に信号Ｓ１の供給を停止するように命令し続けてしまう。
【００３０】
また、図２に示すように、出力スイッチ素子１がオンした直後では、出力スイッチ素子１の動作点は飽和領域にある。このため、出力スイッチ素子１の両端には、出力電流Ｉ１の電流値に基づかない大きな電位差が生じている。この結果、この場合にも、電圧検出回路６は、出力スイッチ素子１に過電流が流れたと誤判定して、制御回路９に信号Ｓ１の供給を停止するように命令し続けてしまう。
【００３１】
そこで、本発明では、制御回路９は、信号Ｓ２を信号Ｓ１よりも遅れるように出力する。具体的には、制御回路９は、少なくても、信号Ｓ１を出力してから、出力スイッチ素子１の動作点が飽和領域となるまでに必要な時間が経過した後に信号Ｓ２を出力する。その結果、検出抵抗８には、出力スイッチ素子１に流れる電流に対応した電流値のミラー電流Ｉ３のみが流れるため、誤検出が生じなくなる。
【００３２】
以上、本発明に係るＤＣ／ＤＣコンバータでは、出力スイッチ素子１に流れる出力電流Ｉ１と対応したミラー電流Ｉ３を測定するため、出力電流Ｉ１の大きさを監視することにより、出力スイッチ素子１の破壊を防止することができる。
【００３３】
また、検出スイッチ素子８は、出力スイッチ素子１よりもオン抵抗が大きいため、ミラー電流Ｉ３の電流値を小さくできる。このため、検出抵抗８における発熱の発生を抑制することができる。
【００３４】
また、制御回路９は、出力スイッチ素子１と検出スイッチ素子７とに別の信号を送ることができるように構成される。そして、検出スイッチ素子７は、出力スイッチ素子１がオンしてから所定の時間が経過した後にオンするように制御される。このため、出力スイッチ素子１に流れる電流の誤検出が防止できる。
【００３５】
尚、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００３６】
例えば、上記実施形態では、出力スイッチ素子１は、ＭＯＳトランジスタにより構成されていたが、出力スイッチ素子１は、バイポーラトランジスタ等でも同様に適用される。
【００３７】
また、上記実施形態では、出力スイッチ素子１は、信号Ｓ１が印加されたときにオンするように制御されていたが、本発明はこれに限定されず、例えば信号Ｓ１が印加したときにオフするように制御されてもよい。
【００３８】
また、出力スイッチ素子１、制御回路９、検出スイッチ素子７、及びダイオード３は、１チップで構成されてもよく、また、それぞれが別のチップで構成されて１パッケージに封入されてもよい。
【００３９】
なお、出力スイッチ素子１、制御回路９、検出スイッチ素子７、及びダイオード３が、１チップで構成されたとき、出力スイッチ素子１の選択は、最適な特性が得られにくい。つまり、出力スイッチ素子１がバイポーラトランジスタの場合、スイッチングスピードが遅いため、高周波化、例えば、３００ｋＨＺに不向きとなる。また、出力スイッチ素子１がＰチャネルＭＯＳトランジスタの場合、オン抵抗が大きくなるため、大電流化に不向きである。また、出力スイッチ素子１がＮチャネル型ＭＯＳトランジスタの場合、制御回路が複雑になるため、チップ面積が大きくなってしまう。
【００４０】
そこで、出力スイッチ素子１には、ディスクリートデバイスを用いる。具体的には、Ｐチャネル型の縦型ＭＯＳトランジスタが最適である。つまり、Ｐチャネル型の縦型ＭＯＳトランジスタを１チップとして出力スイッチ素子に適用すれば、オン抵抗が小さく、かつ高周波化が可能となる。
【図面の簡単な説明】
【００４１】
【図１】本発明に係るＤＣ／ＤＣコンバータの回路図を示す。
【図２】本発明の出力スイッチ素子の電位差と電流との関連図を示す。
【図３】従来技術に係るＤＣ／ＤＣコンバータの回路図を示す。
【符号の説明】
【００４２】
１        出力スイッチ素子
２        インダクタ
３        ダイオード
４        コンデンサ
５        出力抵抗
６        電圧検出抵抗
７        検出スイッチ素子
８        検出抵抗
９        制御回路
１０１    出力スイッチ素子
１０２    インダクタ
１０３    ダイオード
１０４    コンデンサ
１０５    出力抵抗
１０７    検出スイッチ素子
１０８    検出抵抗
１０９    制御回路
Ｉ１      出力電流
Ｉ２      インダクタ電流
Ｉ３      ミラー電流
Ｉ１０１  出力電流
Ｉ１０２  インダクタ電流
【図１】
2008109776.tif 000003
【図２】
2008109776.tif 000004
【図３】
2008109776.tif 000005