(57)【要約】【課題】デバイスミスマッチ起因の特性悪化を抑えたミキサ回路を提供する。【解決手段】ミキサ回路のスイッチングトランジスタを複数並列とし、それぞれに動作のオン・オフが可能な機構を備えて冗長性を持たせ、ばらつきの大きい組み合わせを動作させないようにすることでデバイスミスマッチの影響を小さくする。ばらつきの大きい組み合わせは、キャリブレーション段階で１つ１つ別々に差動の組み合わせで動作させ、同電位入力時のオフセットの大きいものを選択する。【選択図】図１
2008091994.tif 000002
【特許請求の範囲】
【請求項１】
無線機器における無線受信回路に含まれるミキサ回路において、
ミキサを構成するスイッチングトランジスタ部は、並列に設置されて動作する複数の単体トランジスタで構成され、
上記単体トランジスタは、各々独立に外部から動作をオン・オフされる機構を備え、
特定の単体トランジスタを選択して動作させない操作が外部から為されることを特徴とするミキサ回路。
【請求項２】
キャリブレーション時に、
複数並列に設置される単体トランジスタの夫々を単体で動作させ、同電位入力時の差動出力を検出してその絶対値が最も大きくなる組み合わせを決定することによって、
外部から特定の単体トランジスタを選択して動作させない操作を為すことを特徴とする請求項１に記載のミキサ回路。
【請求項３】
特定の単体トランジスタの選択の結果を記録する記録部を備える請求項１又は２に記載のミキサ回路。
【請求項４】
請求項１に記載のミキサ回路を複数備える半導体回路であって、
キャリブレーション時にミキサ回路の差動出力を検出するアナログデジタルコンバータが、ミキサ回路よりも少なく設けられており、
アナログデジタルコンバータと、個々のミキサ回路とは、個々の切り替えスイッチで繋がっており、
個々の切り替えスイッチが制御されることにより、個々のミキサ回路が、ミキサ回路より少ないアナログデジタルコンバータを利用することを特徴とする半導体回路。
【請求項５】
請求項１乃至３のうちのいずれか一に記載のミキサ回路を備えていることを特徴とする無線送受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路等において利用されるミキサ回路に関する。
【背景技術】
【０００２】
近年、半導体集積回路の微細加工技術が進展し、様々な機能をひとつのチップに収めて低コスト化、小型化、高機能化を図るシステムオンチップ（ＳｏＣ）の開発が盛んになっている。
【０００３】
無線分野の機器も同様であり、従来、別チップとして構成されることが多かった送受信のＲＦアナログ部とベースバンドデジタル部とを、ＣＭＯＳ技術を用いてワンチップ構成とする無線送受信チップの開発が求められている。これらのチップの製造では、規模の大きいデジタル回路を小型化し低コストで生産するために、より微細な製造プロセスを採用することが多い。
【０００４】
しかしながら、微細な製造プロセスで製造されるトランジスタの特性は、製造工程の様々な要因により変動する。たとえ同一チップ内の近隣に配置されたトランジスタでも特性が大きく異なってしまうこともある。このことを、通常、デバイスミスマッチと称している。
【０００５】
デバイスミスマッチは、一般にトランジスタのゲート長（Ｌ）とゲート幅（Ｗ）の積の平方根に反比例することが知られている。即ち、トランジスタサイズ〔＝ゲート面積（Ｌ×Ｗ）〕が大きい程、デバイスミスマッチは小さくなる。逆にこのことは、微細であればある程、デバイスミスマッチが生じやすいことを意味する。
【０００６】
さて、近年の無線機器における無線受信回路は、その簡潔さから「ダイレクトコンバージョン方式」と呼ばれる構成をとることが多い。図８は、ダイレクトコンバージョン方式の無線受信機２００の一般的な構成ブロック図である。図８に示す無線受信機２００において、アンテナ２０２により受信された信号のうち、バンドパスフィルタ２０４によって所望の周波数成分のみが通過する。次に、信号は、ローノイズアンプ２０６によって増幅され、ミキサ２０８によって、局部発振器２１６が生成する搬送波とミキシングされて、ベースバンド信号にダウンコンバートされる。更に、ダウンコンバートされた信号は、ローパスフィルタ２１０によって不要な高調波が除去され、可変利得アンプ２１２によって増幅後、ＡＤＣ（アナログ／デジタルコンバータ）２１４を介してデジタルデータとして取り込まれる。
【０００７】
なお、符号２１８が付される回路部分は移相器である。ローノイズアンプ２０６から（図８の）上部のミキサ２０８の方に到る信号には、局部発信器２１６の搬送波がそのままミキシングされるが、ローノイズアンプ２０６から（図８の）下部のミキサ２０８の方に到る信号には、局部発信器２１６の搬送波をその移相器２１８により９０°位相変調したものがミキシングされる。
【０００８】
ところで、ミキサ２０８の出力にはＤＣオフセットが存在する。このＤＣオフセットをそのまま後段の可変利得アンプ２１２によって増幅すると、可変利得アンプ２１２やＡＤＣ２１４の回路が飽和してしまい所望の信号が得られなくなる事態が生じ得る。そこで、ＤＣオフセットを小さくしたり、キャンセルしたりする技術が更に必要になるのであるが、そもそもＤＣオフセットが発生する原因のひとつにミキサ回路におけるデバイスミスマッチが挙げられている。
【０００９】
つまり、ダイレクトコンバージョン方式で用いられるミキサ２０８では、入力信号周波数と同じ周波数の局部発振器信号（ＬＯ信号）を掛け合わせることで、入力信号をベースバンド周波数に落とす。ここで、ミキサ２０８の偶数次歪によって生じるＤＣオフセットが信号品質を悪化させる要因となる。この偶数次歪をあらわす指標として、２次入力インターセプトポイント（ＩＩＰ２）がよく用いられる。ミキサのＩＩＰ２悪化の要因のひとつが、上述したデバイスミスマッチによるものである。
【００１０】
従来、デバイスミスマッチによるミキサのＩＩＰ２悪化の影響を最小限に抑える技術が研究されてきた。
【００１１】
第一は、ＩＩＰ２悪化の要因であるミキサのスイッチングトランジスタのミスマッチを抑えるために、トランジスタサイズを大きくすることである。サイズを大きくすれば、デバイスミスマッチの影響を小さくすることはできる。しかし、ゲート幅（Ｗ）を大きくすることは消費電流を増加することを意味し、デバイスに要求される低消費電流動作特性と相反する。また、ゲート長（Ｌ）を大きくすることは周波数特性の悪化を招くのであり、高速動作を要求されるミキサ回路では受け入れられるものではない。
【００１２】
第二は、ミキサの負荷を可変とし、これを調整することでデバイスミスマッチによる影響を少なくする技術である。この技術は、特にＤＣオフセットを小さくすることに主眼を置くものである。つまり、キャリブレーション過程で入力を一定としておき、そのときの出力がゼロになるように負荷を調整するものである。しかし、この手法では、負荷の調整のための回路が大規模になる。また、負荷が２つであるのに対し、ミキサのスイッチングトランジスタは４つもあるのだから、ＤＣオフセットを完全に除去することは難しい。その上、仮にＤＣオフセットを除去できたとしても、負荷を調整することで差動のゲイン
不均一が生じてしまい新たな信号品質悪化の要因を生じてしまうことになる。
【００１３】
第三は、スイッチングトランジスタのバルク電圧を制御することによって個々のトランジスタの特性を均一にする技術である。この技術は、バルク電圧によってトランジスタの特性（主にＶｔｈ）が変わることを利用するものである。しかしながら、ミキサ回路のスイッチングトランジスタ全てについて、バルク電圧を制御するためのデジタルアナログコンバータ（ＤＡＣ）を備えるとなると、回路全体が大規模なものになってしまう。また、バルク電圧を変えることで可変となるトランジスタの特性範囲も、そもそも狭い。
【００１４】
第四は、ミキサ回路で生じるＤＣオフセットを許容してしまい、その上でオフセットを補正する技術である（特許文献１参照）。しかしこの技術でも、補正のための回路装置が非常に複雑で大きくなると想定される。
【特許文献１】特開平１０−３０８６８４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
微細プロセスで顕著になるデバイスミスマッチによる偶数次歪によって、ミキサ回路の特性が悪化する、という問題点がある。近年、より高周波帯域を使用する無線技術が実用化されてきており、微細プロセスを用いてミキサ回路のゲート長（Ｌ）をなるべく小さくし高速動作させることが望まれている。しかしながら、従来の技術ではデバイスミスマッチによる特性悪化を回避するのは困難である。
【００１６】
本発明は、消費電流を増加させることなく、周波数特性の悪化を最小限に抑えて、簡潔で回路規模が小さい、デバイスミスマッチによる特性悪化を抑えるキャリブレーション回路を備えたミキサ回路を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明は、上記の目的を達成するために為されたものである。本発明に係る請求項１に記載のミキサ回路は、
無線機器における無線受信回路に含まれるミキサ回路において、
ミキサを構成するスイッチングトランジスタ部は、並列に設置されて動作する複数の単体トランジスタで構成され、
上記単体トランジスタは、各々独立に外部から動作をオン・オフされる機構を備え、
特定の単体トランジスタを選択して動作させない操作が外部から為されることを特徴とする。
【００１８】
本発明に係る請求項２に記載のミキサ回路は、
キャリブレーション時に、
複数並列に設置される単体トランジスタの夫々を単体で動作させ、同電位入力時の差動出力を検出してその絶対値が最も大きくなる組み合わせを決定することによって、
外部から特定の単体トランジスタを選択して動作させない操作を為すことを特徴とする請求項１に記載のミキサ回路である。
【００１９】
本発明に係る請求項３に記載のミキサ回路は、
特定の単体トランジスタの選択の結果を記録する記録部を備える請求項１又は２に記載のミキサ回路である。
【００２０】
本発明に係る請求項４に記載の半導体回路は、
請求項１に記載のミキサ回路を複数備える半導体回路であって、
キャリブレーション時にミキサ回路の差動出力を検出するアナログデジタルコンバータが、ミキサ回路よりも少なく設けられており、
アナログデジタルコンバータと、個々のミキサ回路とは、個々の切り替えスイッチで繋がっており、
個々の切り替えスイッチが制御されることにより、個々のミキサ回路が、ミキサ回路より少ないアナログデジタルコンバータを利用することを特徴とする半導体回路である。
【００２１】
本発明に係る請求項５に記載の無線送受信回路は、
請求項１乃至３のうちのいずれか一に記載のミキサ回路を備えていることを特徴とする無線送受信回路である。
【発明の効果】
【００２２】
本発明を利用することにより、無線送受信回路におけるミキサ回路の偶数次歪による特性悪化を小さくすることができる。
【発明を実施するための最良の形態】
【００２３】
まず、本発明の実施形態の前提として、差動増幅段回路を簡単に説明する。
【００２４】
図３は、一般的な差動増幅段回路３１’の回路図である。同回路において、トランジスタ４４、４６の対が同じ特性を有していれば、差動入力５４，５６が同じ値の場合、差動出力５０ａ、５０ｂはゼロになることが期待される。しかし、従来技術の課題で述べたように、デバイスミスマッチによって作動出力はオフセットを持つことが多い。
【００２５】
図４は、本発明に係る基本的考え方を利用した差動増幅段回路３１の回路図である。図３に示すトランジスタ４４を、図４では複数並列配置している（トランジスタ４４２、４４４、４４６、４４８）。トランジスタ４６も同様に、図４では複数並列配置している（トランジスタ４６２、４６４、４６６、４６８）。更に、図４に示す並列配置のトランジスタに対しては、夫々のソース端子に、スイッチとして機能するトランジスタ（４５２、４５４、４５６、４５８）、（４７２、４７４、４７６、４７８）を追加して設けている。
【００２６】
図４に示す差動増幅段回路３１では、例えば、トランジスタ４４２、４４２、４４６、４４８のうち１つ、及びトランジスタ４６２、４６４、４６６、４６８のうち１つを、夫々のソース端子にあるトランジスタ（４５２、４５４、４５６、４５８）のうちの１つ、及び（４７２、４７４、４７６、４７８）のうちの１つをオフすることにより、動作させなくすることができる。
【００２７】
図５は、上記の差動増幅段回路３１、キャリブレーション回路（制御回路）９６、及びＡＤＣ（回路）９４を含む回路図である。ＡＤＣ９４がキャリブレーションのために用いられる。まず、（図４の）トランジスタ４４２とトランジスタ４６２のみを動作させ、差動出力をＡＤＣ９４で読み取る。同様に、トランジスタ４４４とトランジスタ４６４のみを動作させ、差動出力をＡＤＣ９４で読み取る。このように、トランジスタ４４２、４４２、４４６、４４８と４６２、４６４、４６６、４６８との全ての組み合わせについて、差動出力をＡＤＣ９４で読み取る。そして、差動出力の絶対値が最も大きい組み合わせが、最もばらつきが大きい組み合わせであることになるから、キャリブレーション回路（制御回路）９６はこれらのトランジスタの組み合わせを動作させないようにする。キャリブレーション回路（制御回路）９６に含まれる記録部が、これらのトランジスタの組み合わせを記録するようにしておいてもよい。
【００２８】
以下の表１は、種々のこのような差動増幅段回路の特性をシミュレーションによって比較したものである。即ち、トランジスタに冗長性を持たせて選択的に動作をオフする機構を備えた差動増幅段の特性改善効果を示す表である。
［表１］
2008091994.tif 000003
【００２９】
上記表１において、
（Ａ）：通常の増幅段回路の特性を示す。
（Ｂ）：ゲート幅（Ｗ）を大きくすることでばらつきを抑えることを目的にサイズ変更した増幅段回路の特性を示す。
（Ｃ）：ゲート長（Ｌ）を大きくすることでばらつきを抑えることを目的にサイズ変更した増幅段回路の特性を示す。
（Ｄ）：上述の選択的動作オフ機構（図４、図５参照）を備えた増幅段回路の特性を示す。
【００３０】
図４及び図５に示す選択的動作オフ機構を利用することにより、周波数特性の悪化を最小限に抑えつつ、消費電流を増加させずにばらつきによるＤＣオフセットを低減することができる。
【００３１】
続いて、本発明の実施の形態について図面を参照して詳細に説明する。
【００３２】
《第１の実施形態》
図１は、本発明の第１の実施形態に係るミキサ回路１の回路図である。図１に示すミキサ回路は、ギルバートセル方式の回路である。
【００３３】
ギルバートセル方式の回路は、無線受信回路におけるミキサ回路の代表的なものである。最初にギルバートセル方式回路を概略説明する。図２は、ギルバートセル方式回路の概略図である。同回路では、トランジスタ６、８からなる差動回路の出力と、トランジスタ１０、１２からなる差動回路の出力を、負荷２、４によって極性を反転させて和をとる。上記２つの差動回路に流れる電流は、トランジスタ１４、１６によって制御される。従って、出力の電圧（Ｖｏｕｔｐ−Ｖｏｕｔｎ）は１次の項のみに近似すれば、トランジスタ６、８、１０、１２への入力（ＬＯｉｎｐ−ＬＯｉｎｎ）と、トランジスタ１４、１６への入力（ＲＦｉｎｐ−ＲＦｉｎｎ）の積となる。つまり、図２に示す回路は、電圧乗算器として動作することになる。
【００３４】
そして、図１に示すギルバートセル方式のミキサ回路１では、図２に示すトランジスタ（６、８、１０、１２、１４、１６）を、図４に示すように、複数並列配置している。
【００３５】
図１に示すミキサ回路１の動作を次に述べる。結果として、
・トランジスタ１４２、１４４、１４６のいずれか一つ、
・トランジスタ１６２、１６４、１６６のいずれか一つ、
・トランジスタ６２、６４、６６のいずれか一つ、
・トランジスタ８２、８４、８６のいずれか一つ、
・トランジスタ１０２、１０４、１０６のいずれか一つ、及び、
・トランジスタ１２２、１２４、１２６のいずれか一つ
は、ソース端子に接続されているスイッチを用いて選択的に動作しないようにされる。いずれのトランジスタを動作させないかは、以下に述べるアルゴリズムで決定する。
【００３６】
なお、本発明の第１の実施形態においても（そして、後で説明する第２の実施形態においても）、図５に示すように、ミキサ回路１は、ＡＤＣ（回路）９４及びキャリブレーション回路（制御回路）９６と接続して回路を形成している。即ち、トランジスタの選択、スイッチングの指示、電圧の指示、及び出力の記録などは、キャリブレーション回路（制御回路）９６が行っている。
【００３７】
（ステップ１）まず、下段であるトランジスタ１４２、１４４、１４６と１６２、１６４、１６６で、ばらつきの大きい組み合わせを選ぶ。つまり、トランジスタ６２、６４、６６、及び、トランジスタ１２２、１２４、１２６の入力を適当な値に設定し、スイッチをオンにする。ここで、トランジスタ８２、８４、８６とトランジスタ１０２、１０４、１０６のスイッチはオフにする。その上で、トランジスタ１４２、１４４、１４６と１６２、１６４、１６６のうち、まずトランジスタ１４２とトランジスタ１６２とのみスイッチオンすることで動作させ、入力２４ａ、２４ｂには同じ電圧を入れる。その他のスイッチをオフにする。このときの差動出力電圧を記録する。この記録は、キャリブレーション回路（制御回路）９６に付属する記録部に為されればよい（以下も、同様である）。
【００３８】
同様に、トランジスタ１４２とトランジスタ１６４とのみスイッチオンすることで動作させ、そのときの差動出力電圧を記録する。このように、トランジスタ１４２、１４４、１４６とトランジスタ１６２、１６４、１６６との組み合わせ全てについて出力電圧を記録する。差動出力の絶対値が最も大きい組み合わせが、最もばらつきが大きい組み合わせであることになるから、動作させないトランジスタの組み合わせとなる。
【００３９】
（ステップ２）次に、トランジスタ６２、６４、６６、及び、８２、８４、８６で、動作させない組み合わせを選ぶ。トランジスタ１４２、１４４、１４６をオンとし、トランジスタ１６２、１６４、１６６、及び、１０２、１０４、１０６をオフとする。入力２０ａ、２２ａには同じ電圧を入れる。トランジスタ６２、６４、６６、及び、８２、８４、８６のうち、まずトランジスタ６２とトランジスタ８２とのみスイッチオンし、その他のスイッチをオフにする。このときの差動出力電圧を記録する。
【００４０】
同様に、トランジスタ６２とトランジスタ８４とのみスイッチオンすることで動作させ、そのときの差動出力電圧を記録する。このように、トランジスタ６２、６４、６６とトランジスタ８２、８４、８６との組み合わせ全てについて差動出力電圧を記録する。差動出力電圧の絶対値が最も大きい組み合わせが、最もばらつきが大きい組み合わせであることになるから、動作させないトランジスタの組み合わせとなる。
【００４１】
（ステップ３）最後に、トランジスタ１０２、１０４、１０６、及び、１２２、１２４、１２６で、動作させない組み合わせを選ぶ。トランジスタ１６２、１６４、１６６をオンとし、トランジスタ１４２、１４４、１４６、及び、６２、６４、６８をオフとする。入力２２ｂ、２０ｂには同じ電圧を入れる。トランジスタ１０２、１０４、１０６、及び、１２２、１２４、１２６のうち、まずトランジスタ１０２とトランジスタ１２２とのみスイッチオンし、その他のスイッチをオフにする。このときの差動出力電圧を記録する。
【００４２】
同様に、トランジスタ１０２とトランジスタ１２４とのみスイッチオンすることで動作させ、そのときの差動出力電圧を記録する。このように、トランジスタ１０２、１０４、１０６とトランジスタ１２２、１２４、１２６との組み合わせ全てについて差動出力電圧を記録する。差動出力電圧の絶対値が最も大きい組み合わせが、最もばらつきが大きい組み合わせであることになるから、動作させないトランジスタの組み合わせとなる。
【００４３】
以上のキャリブレーション過程によって、
・トランジスタ１４２、１４４、１４６のいずれか一つ、
・トランジスタ１６２、１６４、１６６のいずれか一つ、
・トランジスタ６２、６４、６６のいずれか一つ、
・トランジスタ８２、８４、８６のいずれか一つ、
・トランジスタ１０２、１０４、１０６のいずれか一つ、及び、
・トランジスタ１２２、１２４、１２６のいずれか一つ
は、動作させないように決定される。そして、無線送受信回路の実際の稼動時にはそれらトランジスタの組み合わせが動作しないように、制御回路９６が制御する。
【００４４】
図７は、従来技術のミキサ回路と、第１の実施形態に係るミキサ回路とにおいて、ＩＩＰ２特性について、夫々４００サンプルの分布を比較した結果を示すグラフである。サイズや消費電流は同じであり、特性ばらつきをランダムに発生させた上でシミュレーションによってＩＩＰ２を求めた。本発明の利用により、ＩＩＰ２が良化していることが読み取れる。
【００４５】
なお、上述のようなミキサ回路は（無線送受信回路などの）半導体回路に複数備わることも多い。その場合、半導体回路は、キャリブレーション時にミキサ回路の差動出力を検出するアナログデジタルコンバータ（ＡＤＣ）をミキサ回路と同数まで備える必要はない。つまり、ミキサ回路のための切り替えスイッチをＡＤＣに備え、個々のミキサ回路が動作するときにその切り替えスイッチにより数少ないＡＤＣが動作するようにして、全体としてＡＤＣを共有するようにすれば、半導体回路全体を最小化でき且つ効率的に利用できる。
【００４６】
《第２の実施形態》
図６は、本発明の第２の実施形態に係るミキサ回路１”の回路図である。第２の実施形態に係るミキサ回路は、第１の実施形態に係るミキサ回路と略同様のものである。従って、同一の部位には同一の符号を付して、説明を省略する。
【００４７】
図１に示す第１の実施形態に係るミキサ回路１では、トランジスタのソース端子にスイッチとして動作するトランジスタを設定している。これに対して、第２の実施形態に係るミキサ回路１”では、コンデンサＣ１と抵抗Ｒ１とにより、ゲート端子にかかるバイアス電圧を直接ＧＮＤに落としてトランジスタを動作させないようにできるようにしている。即ち、コンデンサＣ１と抵抗Ｒ１が、図１（及び図４）に示すスイッチングを行うトランジスタと同じ役割を果たす。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１の実施形態に係るミキサ回路の回路図。
【図２】ギルバートセル方式回路の概略図。
【図３】一般的な差動増幅段回路の回路図。
【図４】本発明に係る基本的考え方を利用した差動増幅段回路の回路図。
【図５】差動増幅段回路、キャリブレーション回路、及びＡＤＣ（回路）を含む回路図。
【図６】本発明の第２の実施形態に係るミキサ回路の回路図。
【図７】従来技術のミキサ回路と、第１の実施形態に係るミキサ回路とにおいて、夫々、ＩＩＰ２特性の４００サンプルの分布を比較した結果を示すグラフ。
【図８】ダイレクトコンバージョン方式の無線受信機の一般的な構成ブロック図。
【符号の説明】
【００４９】
２０ａ、２０ｂ、２２ａ、２２ｂ・・・ＬＯ（局部発振）入力、２４ａ、２４ｂ・・・ＲＦ入力、３１・・・差動増幅回路、３２、３４・・・差動増幅段の負荷、４４、４６・・・差動増幅トランジスタペア、５０ａ、５０ｂ・・・差動増幅段の出力、５４、５６・・・差動増幅段の入力、６２、６４、６６・・・ミキサのＬＯ入力段トランジスタ、９４・・・アナログデジタルコンバータ（ＡＤＣ）、９６・・・制御回路、１４２、１４４、１４６・・・ミキサのＲＦ入力段トランジスタ、
【図１】
2008091994.tif 000004
【図２】
2008091994.tif 000005
【図３】
2008091994.tif 000006
【図４】
2008091994.tif 000007
【図５】
2008091994.tif 000008
【図６】
2008091994.tif 000009
【図７】
2008091994.tif 000010
【図８】
2008091994.tif 000011