(57)【要約】      （修正有）【課題】伝送路内の複数の通信装置が、基準時間を管理する通信装置から伝送データを受信し、基準時間に同期して動作する伝送システムにおいて、伝送路と通信装置が直列に接続されている場合、信号の伝播遅延に加えて中継する通信装置内の転送処理による遅延により通信装置間での伝送データの受信時間の差が増大するため各通信装置が伝送路遅延の補正をする必要があったのを、通信装置が伝送路に直列に接続された場合でも低コストで高精度で同期できるようにする。【解決手段】通信装置１，２に記憶装置を経由しない中継路および折り返し経路とそれらの切り替え器２２３，２３３を実装し、基準時間を管理する通信装置１のＣＰＵ１４０が伝送路から折り返し経路の切り替えを指示して伝送路遅延を計測し、同時に計測対象の通信装置２のＣＰＵ２４０が同期補正を行う。【選択図】図１
2008109268.tif 000002
【特許請求の範囲】
【請求項１】
伝送路に接続された全ての機器が装置内基準タイマを具備し、伝送システムにおける基準時間を第１の通信装置が伝送データとして送信し、前記第１の通信装置以外の複数の第２の通信機器は、前記伝送データを受信し装置内基準タイマの補正を行って前記基準時間に同期する同期通信方法において、
前記第２の通信装置に、伝送路からの受信データを装置内の記憶装置を経由せずに中継する中継路を具備し、
前記中継路に中継先からの受信データを受信元へ折り返す切り替え器を具備し、
前記第１の通信装置が、前記複数の通信装置までの伝送路遅延時間を個別に計測し、計測結果と基準時間を当該機器に個別に通知し、前記複数の通信装置は通知された伝送路遅延時間と基準時間で装置内基準タイマを補正することを特徴とする同期通信方法。
【請求項２】
前記第１の通信装置は、前記指定の通信機器へ基準時間を通知すると同時に送信時刻を記憶するステップと、前記指定通信装置からの折り返し時刻を記憶するステップと、前記送信時刻および前記受信時刻から伝送路遅延時間を算出するステップと、前記算出された伝送路遅延時間を基準時間と共に前記指定の通信装置へ通知するステップにより、前記複数の第２の通信装置の装置内基準タイマの同期補正を行うことを特徴とする請求項１記載の同期通信方法。
【請求項３】
前記複数の第２の通信装置の切り替え器は、電源投入後または、初期化後、受信データを受信元へ折り返すことを特徴とする請求項１記載の同期通信方法。
【請求項４】
前記第１の通信装置から送信される伝送路遅延計測用の伝送データは基準時間と伝送路遅延時間の格納領域を持ち、１回目は基準時間のみを格納し、２回目以降は基準時間と前回伝送データにより計測された伝送路遅延時間を格納することを特徴とする請求項１記載の同期通信方法。
【請求項５】
２個のトランシーバと、前記２個のトランシーバ間を結ぶ往路通信線および復路通信線と、前記各往路通信線および復路通信線にそれぞれ間挿されるＲｘＦＩＦＯと、前記ＲｘＦＩＦＯの出力側の前記各往路通信線および復路通信線にそれぞれ間挿されるＴｘＦＩＦＯと、前記ＲｘＦＩＦＯからデータを入力し、前記ＴｘＦＩＦＯにデータを出力するＣＰＵとを装置内に、かつ、基準タイマを装置内又は装置外に備えたことを特徴とする同期通信装置。
【請求項６】
２個のトランシーバと、前記２個のトランシーバ間を結ぶ往路通信線および復路通信線と、前記各往路通信線および復路通信線にそれぞれ間挿されるＲｘＦＩＦＯと、前記ＲｘＦＩＦＯの出力側の前記各往路通信線および復路通信線にそれぞれ間挿されるＴｘＦＩＦＯと、前記ＲｘＦＩＦＯとの前記ＴｘＦＩＦＯ間にそれぞれ設けられる折り返し用の切り替え器と、前記ＲｘＦＩＦＯからデータを入力し、前記ＴｘＦＩＦＯにデータを出力し、かつ前記折り返し用の切り替え器に切り替え信号を出力するＣＰＵとを装置内に、かつ、基準タイマを装置内又は装置外に備えたことを特徴とする同期通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、伝送路に接続された全ての通信装置が、伝送システムにおける基準時間に同期する方法およびその同期通信装置に関する。
【背景技術】
【０００２】
伝送路に接続された全ての通信装置が、伝送システムにおける基準時間に同期するには、基準時間を管理する通信装置がそれ以外の複数の通信装置に対し基準時間を通知する必要がある。この時、通信装置が伝送路に並列に接続されている場合は、通信装置間の伝送路遅延時間の差は信号の伝播時間の差となり、極めて小さい値となる。したがって、基準時間を管理する通信装置から伝送データを受信したタイミングで、装置内基準タイマを基準時間に合せるだけでも、通信装置間での時間のずれは小さい。これに対し、通信装置が伝送路に直列に接続されている場合、信号の伝播時間に加え通信装置内の転送時間が加わるため、接続台数や伝送路長が増加すると伝送路遅延時間の差が増大する。このため、複数の通信装置が同期して動作するためには、各通信装置がもつ装置内基準タイマに伝送路遅延時間による時間補正を行う必要がある。
【０００３】
伝送路遅延時間を算出する例として、基準時間を管理する通信装置と各通信装置との折り返し遅延時間（データが往復するのに要する時間）を測定し、往路および復路に要する時間が等しいことを前提として各通信装置までの遅延時間を算出する方法がある。
【０００４】
図５は本出願人が先行開発した未公知の伝送システムの同期手順を示すシーケンスチャートである。同期を完了するまでの手順として、一斉同報により同期補正対象機器を指定するステップと、指定の通信機器へ基準時間を通知すると同時に送信時刻を記憶するステップと、指定通信装置からの折り返し時刻を記憶するステップと、送信時刻および受信時刻から伝送路遅延時間を算出するステップと、算出された伝送路遅延時間を基準時間と共に指定の通信装置へ通知するステップとがある。
一斉同報により同期補正対象機器を指定するステップでは、第１の通信装置から最も近い第２の通信装置を指定の通信装置として一斉同報を送り、一斉同報信号を受信した指定の通信装置は、受信したデータを受信元へ折り返す動作に切り替え器を設定する。指定の通信機器へ基準時間を通知すると同時に送信時刻を記憶するステップでは、第１の通信装置は基準時間を含む送信データを送信すると同時に送信時刻を記憶する。送信データは、指定の通信装置で受信されると、通信装置内部の切り替え器でリピートされる。指定通信装置からの折り返し時刻を記憶するステップでは、指定の通信装置からリピートされたデータを第１の通信装置が受信すると同時に受信時刻を記憶する。
送信時刻および受信時刻から伝送路遅延時間を算出するステップでは、受信時刻から送信時刻を引き、指定の通信装置間の伝送路遅延時間を計算する。算出された伝送路遅延時間を基準時間と共に指定の通信装置へ通知するステップでは、指定の通信装置は受信データに含まれる伝送路遅延時間と基準時間を元に時刻を補正し基準時間に同期させていた。
【特許文献１】特願２００６−００５２７２（特に、第９頁、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図５に示すような伝送システムでは、伝送路遅延計測時に第１の通信装置が、予め登録されたノードマップ（複数の第２の通信装置のアドレスと接続情報）に従い、複数の第２の通信装置に一斉同報で同期補正対象ノードを指定した後、指定したノード宛てに第１の通信装置の時刻補正情報を複数回送信する。第１の通信装置はこの処理を複数の第２の通信装置に対して行う必要があり、ＣＰＵの負担となっていた。
また、複数の第２の通信装置が接続された伝送路で、全ての第２の通信装置が初期化を終了し、一斉同報待ち受け状態であることは、第１の通信装置からは認識できないため、遅れて初期化を開始した第２の通信装置があると、第２の通信装置は一斉同報を認識できずに伝送路遅延測定になり、第１の通信装置からの送信データをリピートできずに次の第２の通信装置が折り返しをすることがあるため、ノードマップとの整合が取れず、最初からやり直す必要があった。また複数の第２の通信装置毎に一斉同報送信することも煩雑な処理となる問題があった。
本発明はこのような問題点に鑑みてなされたものであり、第１の通信装置が伝送遅延計測を行う場合に、煩雑な処理をなくして各通信装置が同期することができる方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記問題を解決するため、本発明は、次のようにしたのである。
請求項１記載の発明は、同期通信方法に係り、伝送路に接続された全ての機器が装置内基準タイマを具備し、伝送システムにおける基準時間を第１の通信装置が伝送データとして送信し、前記第１の通信装置以外の複数の第２の通信機器は、前記伝送データを受信し装置内基準タイマの補正を行って前記基準時間に同期する同期通信方法において、前記第２の通信装置に、伝送路からの受信データを装置内の記憶装置を経由せずに中継する中継路を具備し、前記中継路に中継先からの受信データを受信元へ折り返す切り替え器を具備し、前記第１の通信装置が、前記複数の通信装置までの伝送路遅延時間を個別に計測し、計測結果と基準時間を当該機器に個別に通知し、前記複数の通信装置は通知された伝送路遅延時間と基準時間で装置内基準タイマを補正することを特徴としている。
請求項２記載の発明は、請求項１に記載の同期通信方法において、第１の通信装置は、前記指定の通信機器へ基準時間を通知すると同時に送信時刻を記憶するステップと、前記指定通信装置からの折り返し時刻を記憶するステップと、前記送信時刻および前記受信時刻から伝送路遅延時間を算出するステップと、前記算出された伝送路遅延時間を基準時間と共に前記指定の通信装置へ通知するステップにより、前記複数の第２の通信装置の装置内基準タイマの同期補正を行うことを特徴としている。
請求項３記載の発明は、請求項１に記載の同期通信方法において、前記複数の第２の通信装置の切り替え器は、電源投入後または、初期化後、受信データを受信元へ折り返すことを特徴としている。
請求項４記載の発明は、請求項１に記載の同期通信方法において、前記第１の通信装置から送信される伝送路遅延計測用の伝送データは基準時間と伝送路遅延時間の格納領域を持ち、１回目は基準時間のみを格納し、２回目以降は基準時間と前回伝送データにより計測された伝送路遅延時間を格納することを特徴としている。
【０００７】
請求項５記載の発明は、同期通信装置に係り、２個のトランシーバと、前記２個のトランシーバ間を結ぶ往路通信線および復路通信線と、前記各往路通信線および復路通信線にそれぞれ間挿されるＲｘＦＩＦＯと、前記ＲｘＦＩＦＯの出力側の前記各往路通信線および復路通信線にそれぞれ間挿されるＴｘＦＩＦＯと、前記ＲｘＦＩＦＯからデータを入力し、前記ＴｘＦＩＦＯにデータを出力するＣＰＵとを装置内に、かつ、基準タイマを装置内又は装置外に備えたことを特徴としている。
請求項６記載の発明も、同期通信装置に係り、２個のトランシーバと、前記２個のトランシーバ間を結ぶ往路通信線および復路通信線と、前記各往路通信線および復路通信線にそれぞれ間挿されるＲｘＦＩＦＯと、前記ＲｘＦＩＦＯの出力側の前記各往路通信線および復路通信線にそれぞれ間挿されるＴｘＦＩＦＯと、前記ＲｘＦＩＦＯとの前記ＴｘＦＩＦＯ間にそれぞれ設けられる折り返し用の切り替え器と、前記ＲｘＦＩＦＯからデータを入力し、前記ＴｘＦＩＦＯにデータを出力し、かつ前記折り返し用の切り替え器に切り替え信号を出力するＣＰＵとを装置内に、かつ、基準タイマを装置内又は装置外に備えたことを特徴としている。
【発明の効果】
【０００８】
請求項１記載の発明によると、内部メモリを介さずに伝送データを中継できるため、伝送路と装置を直列に接続した場合でも、中継による遅延時間を抑制することができ、精度の高い同期動作が実現できる。また、複数の通信装置は、中継路に切り替え器を実装するのみで、伝送路遅延時間を算出することができる。
請求項２記載の発明によると、前記第１の通信装置は基準時間だけでなく、複数の通信装置の同期も一元管理でき、伝送システム全体の基準時間管理ができる。
請求項３記載の発明によると、複数の通信装置は、電源投入後または、初期化後、受信データを受信元へ折り返す手順をとるため、第１の通信装置は、遅延計測を行うための前処理をせずに、遅延測定を行え、速やかに基準時間に同期することができる。
また、請求項４記載の発明によると、伝送路遅延時間の計測を行いながら、複数の通信装置は測定用データに格納された基準時間と伝送路遅延時間で時刻を補正することができる。
また、請求項５および請求項６記載の発明によると、請求項５および請求項６記載の装置を用いることで、請求項１〜４記載の記載の同期通信方法を実行できるため、精度の高い同期動作が速やかに行えるようになる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の方法の具体的実施例について、図に基づいて説明する。
以下の異なる図においても同じ器具符号を持つものは、同一の内容を示しているので、重複説明は省略する。
【実施例１】
【００１０】
図１は、本発明の方法を適用する通信装置の構成を示すブロック図である。
図１では第１の通信装置１と第２の通信装置２が伝送路５によって接続されている。第１の通信装置１は、ＣＰＵ１４０内部に伝送システムの基準時間を管理するための装置内基準タイマ１５０を具備し、第２の通信装置２はＣＰＵ２４０内部に伝送システムの基準時間と同期するための装置内基準タイマ２５０を具備している。本例では装置内基準タイマをＣＰＵ内部に実装しているが、ＣＰＵ外部に専用のクロックとして実装しても良い。
第１の通信装置１は、トランシーバ１１１、１１２を介して伝送路５に接続され、トランシーバ１１１とＣＰＵ１４０の間には、伝送路５から受信する伝送データとＣＰＵ１４０の動作クロックの差を吸収するためのＲｘＦＩＦＯ１２１、ＣＰＵ１４０の動作クロックに合せて送信する伝送データと伝送クロックの差を吸収するためのＴｘＦＩＦＯ１３１が接続され、同様にトランシーバ１１２とＣＰＵ１４０間にＴｘＦＩＦＯ１３２とＲｘＦＩＦＯ１２２が接続されている。ここで、ＲｘＦＩＦＯ１２２の出力端とＴｘＦＩＦＯ１２１の入力端は接続され、トランシーバ１１２から受信したデータは、ＲｘＦＩＦＯ１２２とＴｘＦＩＦＯ１２１を中継路としてトランシーバ１１１へと転送される。同様に、ＲｘＦＩＦＯ１３１の出力端とＴｘＦＩＦＯ１３２が接続されていて、トランシーバ１１１からトランシーバ１１２への中継路として使用される。
【００１１】
第２の通信装置２は、トランシーバ２１１、２１２を介して伝送路５に接続され、トランシーバ２１１とＣＰＵ２４０の間には、伝送路５から受信する伝送データとＣＰＵ２４０の動作クロックの差を吸収するためのＲｘＦＩＦＯ２３２、ＣＰＵ２４０の動作クロックに合せて送信する伝送データと伝送クロックの差を吸収するためのＴｘＦＩＦＯ２２１が接続され、同様にトランシーバ２１２とＣＰＵ２４０間にＲｘＦＩＦＯ２２２とＴｘＦＩＦＯ２３２が接続されている。ここで、第１の通信装置同様、２つのトランシーバ間で受信した伝送データを相互に中継するために、ＲｘＦＩＦＯ２３１の出力端とＴｘＦＩＦＯ２３２の入力端、および、ＲｘＦＩＦＯ２２２の出力端とＴｘＦＩＦＯ２２１がそれぞれ接続される。
加えて、第２の通信装置には、中継路を切断し受信した伝送データを受信元に折り返す切り替え器２２３および２３３を具備している。切り替え器は、電源投入後または初期化後、受信した伝送データを受信元に折り返す状態に保持されており、同期遅延計測が終了するとＣＰＵは切り替え器を中継路に切り替える。
更に、切り替え器は同期遅延計測用に受信元折り返しとなっている場合と通常動作時の中継路に設定されている場合とで、同じ段数のＦＩＦＯを通過する様になっている。
折り返し用の切り替え器を中継経路に実装するのは第２の通信装置のみとしたが、第１の通信装置にも実装して回路構成を統一しても良い。
【００１２】
図２は本発明を適用した伝送システムの例である。
本例では４台の通信装置が伝送路に直列に接続されている。基準時間を管理するのが第１の通信装置１で、第２〜４の通信装置は図１の第２の通信装置２と同様のブロック図からなり、第１の通信装置１の基準時間に同期する。
本例では第１の通信装置１を伝送路の末端となる様に接続しているが、図１で説明した通り、第１の通信装置１も中継機能を実装しているので、伝送路の途中に接続しても良い。
【００１３】
図３は本発明の遅延計測手順を示すシーケンスチャートである。
図３には、通信シーケンスに加えて各装置の動作の流れも記載している。
はじめに第１の通信装置１が第２の通信装置２の同期補正を行う場合を説明する。第１の通信装置１は予め設定された接続情報のもとに、同期補正対象となる第２の通信装置のアドレスと基準時間の現在値を格納した遅延測定用データを送信し（Ｓ１２２）、同時に送信時刻を記憶しておく（Ｓ１２３）。
この後、第１の通信装置１は第２の通信装置からの折り返しデータの受信を待ち、折り返しデータを受信した場合、受信時刻を記憶する（Ｓ１２４）。
ここで、記憶してある送信時刻と受信時刻から伝送路遅延時間を算出し（Ｓ１２５）、基準時間の現在値と算出した伝送路遅延時間を格納した遅延測定用データを対象機器宛てに送信する（Ｓ１２６）。
ここで、図１のブロック図に記載の通り、切り替え器が通常動作時の中継路に設定されている場合と、同期遅延計測用に受信元へ折り返しとなっている場合とで、同じ段数のＦＩＦＯを通過し、かつ、ＦＩＦＯはクロックの差の吸収に留めているため往路、復路の遅延時間に差はないと見なすことができる。したがって、送信時刻をＴｓ、受信時刻をＴｒとすると、伝送路の伝送路遅延時刻は、（Ｔｒ−Ｔｓ）／２で算出できる。
図３には第１の通信装置１が第３の通信装置３の同期補正を行う場合をシーケンスを記載しているが、前述の手順と同じため説明は省略する。また、伝送路遅延測定の実施は１回としているが、複数回繰り返し実施して平均化することで測定誤差を減らしても良い。
次に、同期補正を受ける第２の通信装置２の動作について説明する。
第２の通信装置２は電源投入後または初期化後は切り替え器が、折り返しの状態となっている。この状態で、基準時間および伝送路遅延時間が格納された遅延測定用データの受信を待ち、受信した場合、受信データに格納された基準時間および伝送路遅延時間により装置内基準タイマ２５０を補正する（Ｓ２０３）。
この時、受信した遅延測定用データは受信と同時に切り替え器により第１の通信装置１へ折り返されている。この補正方法としては、基準時間と伝送路遅延時間を加算した値に装置内基準タイマ２５０を書き換える方法がある。
【００１４】
図４は、第１の通信装置１が送信する遅延測定用データの例である。
データには、送信先アドレス６０１、送信元アドレス６０２、データタイプ６０３、データ長６０４に加えて伝送データの誤りを検出するＦＣＳ（Ｆｒａｍｅ  Ｃｈｅｃｋ  Ｓｅｑｕｅｎｃｅ）がある。本例では、データタイプ６０３にてタイマ補正と補正終了を識別する。ここで、送信先アドレス６０１には、測定対象機器の個別のアドレスを格納する。遅延測定用データの伝送路遅延時間６１６には、１回目の送信時には伝送路遅延時間が計測されていないので０を格納し、２回目の送信時には１回目の送信により計測された測定結果を格納する。
【００１５】
このように、２つのトランシーバ間がクロックの差分を吸収するだけのＲｘＦＩＦＯとＴｘＦＩＦＯとで接続された中継路を持つので、伝送路と通信装置が直列に接続された伝送システムでも、全ての通信装置が精度の高い同期動作をすることができるのである。
また、基準時間に同期する複数の通信装置に実装が必要なのはＲｘＦＩＦＯとＴｘＦＩＦＯ間の切り替え器のみのため、簡単な回路で低コストで実現できるのである。
【図面の簡単な説明】
【００１６】
【図１】本発明の方法を適用する通信装置の構成を示すブロック図である。
【図２】本発明の適用した伝送システムの例である。
【図３】本発明の遅延計測手順を示すシーケンスチャートである。
【図４】本発明の遅延測定用伝送データのフォーマットである。
【図５】本出願人が先行開発した伝送システムの同期手順を示すシーケンスチャートである。
【符号の説明】
【００１７】
１  第１の通信装置
２  第２の通信装置
３  第３の通信装置
４  第４の通信装置
５  伝送路
１１１、１１２、２１１、２１２  トランシーバ
１２１、１３２、２２１、２３２  ＴｘＦＩＦＯ
１２２、１３１、２２２、２３１  ＲｘＦＩＦＯ
１４０、２４０  ＣＰＵ
１５０、２５０  装置内基準タイマ
２２３、２３３  切り替え器
６０１  送信先アドレス
６０２  送信元アドレス
６０３  タイプ
６０４  データ長
６０５  対象機器アドレス
６０６  ＦＣＳ
６１５  基準時間の現在値
６１６  伝送路遅延時間
【図１】
2008109268.tif 000003
【図２】
2008109268.tif 000004
【図３】
2008109268.tif 000005
【図４】
2008109268.tif 000006
【図５】
2008109268.tif 000007