(57)【要約】【課題】ゲート絶縁膜の信頼性を向上させることができる半導体装置の製造方法を提供する。【解決手段】半導体装置本体２０に、ＮＯもしくはＮ2Ｏを含んだガス雰囲気でドリフト層１０表面に窒化処理を行った後、化学的もしくは物理的気相成長法によって、ドリフト層１０表面にゲート絶縁膜５を堆積する。その後、ゲート絶縁膜５を堆積された半導体装置本体２０に、不活性ガス雰囲気において１１００℃以下の温度で熱処理を実施する。【選択図】図１
2008117878.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素からなる基板上に炭化珪素からなるドリフト層を形成する工程と、
前記ドリフト層上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と
を少なくとも備え、
前記ゲート絶縁膜形成工程は、
一酸化窒素もしくは一酸化二窒素を含んだガス雰囲気で前記ドリフト層表面に窒化処理を行う窒化処理工程と、
前記窒化処理工程に引き続き、化学的もしくは物理的気相成長法により前記ドリフト層表面に成膜を行う成膜工程と、
前記成膜工程に引き続き、不活性ガス雰囲気で熱処理を行う熱処理工程と
を有する半導体装置の製造方法。
【請求項２】
炭化珪素からなる基板上に炭化珪素からなるドリフト層を形成する工程と、
前記ドリフト層上に炭化珪素からなるエピタキシャル層を形成する工程と、
前記エピタキシャル層上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と
を少なくとも備え、
前記ゲート絶縁膜形成工程は、
一酸化窒素もしくは一酸化二窒素を含んだガス雰囲気で前記ドリフト層表面に窒化処理を行う窒化処理工程と、
前記窒化処理工程に引き続き、化学的もしくは物理的気相成長法により前記ドリフト層表面に成膜を行う成膜工程と、
前記成膜工程に引き続き、不活性ガスを含んだ雰囲気で熱処理を行う熱処理工程と
を有する半導体装置の製造方法。
【請求項３】
請求項１又は請求項２に記載の半導体装置の製造方法であって、
前記窒化処理工程は、１１００℃以上の温度範囲で行われる
半導体装置の製造方法。
【請求項４】
請求項１乃至請求項３のいずれかに記載の半導体装置の製造方法であって、
前記成膜工程は、珪素原子を含むガスおよび酸素原子を含むガスを１１００℃以下の温度範囲で熱分解する工程を有する
半導体装置の製造方法。
【請求項５】
請求項１乃至請求項４のいずれかに記載の半導体装置の製造方法であって、
前記熱処理工程は、１１００℃以下の温度範囲で行われる
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、炭化珪素半導体装置においてゲート絶縁膜の信頼性を向上させるための技術に関する。
【背景技術】
【０００２】
炭化珪素（ＳｉＣ）はパワーデバイスの材料として優れた物性値を有する。ＳｉＣを用いたパワーデバイスとして実現を期待されているのが、高耐圧・低損失の高出力絶縁ゲート型電界効果型トランジスタ（ＭＯＳＦＥＴ）である。ＳｉＣ−ＭＯＳＦＥＴのゲート絶縁膜には、二酸化珪素（ＳｉＯ2）膜を用いることができる。ＳｉＣ上のＳｉＯ2膜は、熱酸化法あるいは化学気相堆積（ＣＶＤ）法などの方法によって形成できる。従来、二酸化珪素／炭化珪素のいわゆるＭＯＳ界面には多数の界面準位（トラップ）が存在するため、チャネルコンダクタンス（チャネル移動度μch）が非常に低くなる結果、素子のオン抵抗が大きくなって、オン動作時の損失が増大してしまう不具合があった。
【０００３】
そこで、例えば特許文献１のように、熱酸化後に一酸化二窒素ガス（Ｎ2Ｏ）を用いた高温熱処理(窒化処理)を行う、または上記窒化処理により酸化膜を形成する方法が報告されている。また、例えば特許文献２のように、蓄積型ＭＯＳＦＥＴで、酸化−窒化−酸化により形成したＯＮＯ膜をゲート絶縁膜として用いる方法が報告されている。また、例えば特許文献３では、酸化窒素（ＮＯ）もしくはＮ2Ｏ雰囲気中で形成した酸窒化膜を水素雰囲気中で熱処理する方法が報告されている。また、例えば特許文献４のように、堆積ＳｉＯ2膜を１１００℃以上の高温で熱処理を行う方法が報告されている。
【０００４】
【特許文献１】特表２００４−５１１１０１号公報
【特許文献２】特表２００４−５１９８４２号公報
【特許文献３】特表２００４−５３２５２２号公報
【特許文献４】特許第３３７２５２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
パワーＭＯＳデバイスでは、ゲート絶縁膜の信頼性は重要な課題であるが、従来の半導体製造装置の製造方法において製造されるＳｉＣ上ＳｉＯ2膜の寿命は比較的に短いので、ゲート絶縁膜の信頼性を向上させる必要がある。
【０００６】
この発明は、上記のような問題点を解決するためになされたものであり、ゲート絶縁膜の信頼性を向上させることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体装置の製造方法は、炭化珪素からなる基板上に炭化珪素からなるドリフト層を形成する工程と、前記ドリフト層上にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜上にゲート電極を形成する工程とを少なくとも備え、前記ゲート絶縁膜形成工程は、一酸化窒素もしくは一酸化二窒素を含んだガス雰囲気で前記ドリフト層表面に窒化処理を行う窒化処理工程と、前記窒化処理工程に引き続き、化学的もしくは物理的気相成長法により前記ドリフト層表面に成膜を行う成膜工程と、前記成膜工程に引き続き、不活性ガス雰囲気で熱処理を行う熱処理工程とを有する。
【発明の効果】
【０００８】
本発明に係る半導体装置の製造方法においては、ゲート絶縁膜形成工程は、窒化処理工程と気相成長法による成膜工程と不活性ガス雰囲気での熱処理工程とを有するので、ゲート絶縁膜の信頼性を向上させた半導体装置を製造できる。
【発明を実施するための最良の形態】
【０００９】
＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体装置の製造方法によって製造される炭化珪素半導体装置を示す断面図である。図１においては、炭化珪素半導体装置の一例として、炭化珪素ＭＯＳＦＥＴの断面構造が示されている。また、図２〜８には、本発明の実施の形態１に係る半導体装置の製造方法（具体的には炭化珪素ＭＯＳＦＥＴの製造方法）が示されている。
【００１０】
図１においては、第１導電型の基板１上（表面側）には、第１導電型の炭化珪素からなるドリフト層本体２、第２導電型のベース領域３、および第１導電型のソース領域４がこの順に配置されている。ドリフト層本体２、ベース領域３、およびソース領域４は、ドリフト層１０を構成している。ベース領域３およびソース領域４は、ドリフト層１０中で所定の間隔に離間して、一対が配置されている。基板１とドリフト層１０とは、半導体装置本体２０を構成している。
【００１１】
一対のソース領域４上には、それぞれ一対のソース電極７が配置されている。一対のソース領域４間においては、ドリフト層本体２、ベース領域３、およびソース領域に接するようなゲート絶縁膜５が、配置されている。ゲート絶縁膜５上には、ゲート電極６が設けられている。また、基板１裏面側には、ドレイン電極８が配置されている。
【００１２】
次に、図２〜８を参照して、図１の炭化珪素半導体装置の製造方法を説明する。
【００１３】
先ず、図２を参照して、エピタキシャル結晶成長法により、基板１上に、第１導電型の炭化珪素からなるドリフト層１０を形成する。その厚さは５〜５０μｍあればよく、不純物濃度としては、１×１０15〜１×１０18ｃｍ-3あればよい。こうすることで、数１００Ｖ〜３ｋＶ以上の耐圧を持つ縦型の高耐圧ＭＯＳＦＥＴが実現できる。基板１としては、例えば、ｎ型炭化珪素基板が好適であり、その面方位は（０００１）面、（０００−１）面、（１１−２０）面などが挙げられる。さらに、その炭化珪素基板のポリタイプとしては、４Ｈや６Ｈ、３Ｃを用いることが出来る。
【００１４】
次に、図３を参照して、エピタキシャル結晶成長後、ドリフト層１０中で所定の間隔に離間した部位に、写真製版技術を用いてレジストや二酸化珪素、窒化珪素などによりマスクを形成し、不純物をイオン注入して、一対の第２導電型のベース領域３を形成する（ドリフト層１０のうちベース領域３を形成されない領域がドリフト層本体２となる）。図３においては、マスク除去後の素子断面が示されている。ベース領域３中で第２導電型となる不純物としては、ｎチャネルＭＯＳＦＥＴの場合、例えばボロン（Ｂ）あるいはアルミニウム（Ａｌ）が、ｐチャネルＭＯＳＦＥＴの場合、例えばリン（Ｐ）や窒素（Ｎ）が挙げられる。ベース領域３の深さは、ドリフト層１０の厚さを超えないようにし、その深さは例えば０．５〜３μｍぐらいあればよい。また、ベース領域３中の第２導電型の不純物濃度はドリフト層１０中の第１導電型の不純物濃度を超えるようにし、例えば１×１０17〜１×１０19ｃｍ-3あればよい。
【００１５】
次に、図４を参照して、上記各ベース領域３中に、同様に写真製版技術を用いてマスクを形成し、不純物をイオン注入して、第１導電型のソース領域４を形成する。図４においては、マスク除去後の素子断面が示されている。ソース領域４中で第１導電型となる不純物としては、ｎチャネルＭＯＳＦＥＴの場合、例えばリン（Ｐ）あるいは窒素（Ｎ）が、ｐチャネルＭＯＳＦＥＴの場合、例えばボロン（Ｂ）あるいはアルミニウム（Ａｌ）が挙げられる。ソース領域４の深さはベース領域３の深さを超えないようにする。また、ソース領域４中の第１導電型の不純物濃度は、例えば１×１０18〜１×１０21ｃｍ-3あればよい。これにより、基板１の上層にベース領域３およびソース領域４形成後のドリフト層１０を形成されてなる半導体装置本体２０が形成される。
【００１６】
次に、熱処理装置によって半導体装置本体２０を例えば１３００〜１９００℃の高温で例えば３０秒〜１時間程度熱処理すると、注入イオンが電気的に活性化される。
【００１７】
次に、図５を参照して、半導体装置本体２０において、ＮＯ（一酸化窒素）もしくはＮ2Ｏ（一酸化二窒素）を含んだガス雰囲気でドリフト層１０表面に窒化処理を行った後、化学的もしくは物理的気相成長法によって、ドリフト層１０表面にゲート絶縁膜５を堆積する。その後、ゲート絶縁膜５を堆積された半導体装置本体２０に、不活性ガス雰囲気において１１００℃以下の温度で熱処理を実施する。かかる一連のゲート絶縁膜形成工程は本発明における特徴的な工程なので後に詳述する。
【００１８】
次に、図６を参照して、ゲート絶縁膜５上にゲート電極６を成膜し写真製版技術を用いてパターニングする。ゲート電極６は、一対のベース領域３およびソース領域４が両端部に位置し、ベース領域３間に露出したドリフト層本体２が中央に位置するような形状にパターニングされる。また、ゲート電極６は一対のソース領域４と例えば１０ｎｍ〜５μｍの範囲でオーバーラップしていることが望ましい。ゲート電極６の素材としては、ｎ型もしくはｐ型の多結晶珪素でもよいし、ｎ型もしくはｐ型の多結晶炭化珪素でもよいし、アルミニウムやチタン、モリブデン、タンタル、ニオブ、タングステンなどの金属でもよいし、さらにそれらの窒化物などでもよい。
【００１９】
次に、図７を参照して、各ソース領域４上のゲート絶縁膜５の残余の部分を写真製版技術を用いたパターニングとウェットもしくはドライエッチングとによって除去する。
【００２０】
次に、図８を参照して、ソース領域４のうちドリフト層１０表面に露出した部位（すなわちゲート絶縁膜５で覆われていない部位）にソース電極７を成膜しパターニングする。基板１の裏面側にドレイン電極８を形成すると、図１に示すような素子構造の主要部が完成する。なお、ソース電極７およびドレイン電極８の素材としては、アルミニウムやニッケル、チタン、金などやそれらの複合物などでもよい。また、ソース領域４及び基板１とのオーミック接触を得るために、ソース電極７及びドレイン電極８を形成した後に１０００℃程度の熱処理を施してもよい。
【００２１】
次に、本発明に係る半導体装置の製造方法において特徴的なゲート絶縁膜形成工程について詳述する。図９は、上述したゲート絶縁膜５の形成を目的とした、ドリフト層１０表面の窒化処理工程、化学的気相成長法による二酸化珪素（ＳｉＯ2）膜の成膜工程、ＳｉＯ2膜の熱処理工程に至る各工程における反応炉内の温度プロファイルを表した図である。なお、ここでは、窒化処理としてＮＯあるいはＮ2Ｏなどの窒化ガス中での熱処理を、ゲート絶縁膜５の成膜法として熱化学的気相成長法（熱ＣＶＤ）を、ゲート絶縁膜５として二酸化珪素膜を例に説明する。
【００２２】
なお、図９は、先ず窒化処理工程を行った後、熱ＣＶＤ法によるＳｉＯ2膜の成膜工程を行い、さらに不活性ガス雰囲気下で熱処理工程を行うゲート絶縁膜形成工程の時系列に対する温度プロファイルを示す図である。以下、かかる一連の工程について説明する。
【００２３】
先ず、図９を参照して、アルゴン（Ａｒ）や窒素（Ｎ2）などの不活性ガス雰囲気下の窒化処理用反応炉内に半導体装置本体２０を導入する。処理温度に到達した時点で、反応炉内をアルゴンや窒素などの不活性ガス雰囲気から窒化ガス雰囲気に切り換え、所定の時間この状態を保持することにより窒化処理を行う。なお、窒化処理中の雰囲気については、窒素やアルゴン、ヘリウム、クリプトンなどで希釈したＮＯあるいはＮ2Ｏでもよいし、ＮＯとＮ2Ｏとが混ざっていてもよい。
【００２４】
ＮＯあるいはＮ2Ｏなどの窒化ガス中で熱処理を行うと、炭化珪素の表面を窒素原子がパシベートし、良好なＭＯＳ界面が形成できる。したがって窒化処理温度は、界面の窒素パシベートが進行し効果が十分得られるように、１１００℃以上とする。このとき、窒化ガスは高温で分解して酸素が発生するので、窒化処理中に炭化珪素が熱酸化されて絶縁膜ＳｉＯ2が形成される。熱酸化が進行しすぎると、界面の窒素原子によるパシベートの効果が小さくなるため、処理中に形成する絶縁膜は１０ｎｍ以下とする。
【００２５】
窒化処理工程後、アルゴンや窒素などの不活性ガス雰囲気に切り換え、ある一定期間の間、窒化処理の温度を保持した後、半導体装置本体２０の取り出し温度まで降温し、半導体装置本体２０を反応炉外へ取り出すことで窒化処理工程が終了する。
【００２６】
かかる窒化処理工程を行うことでＭＯＳ界面を窒素がパシベートし、良好な界面が形成できた上に、薄いＳｉＯ2が形成されている。
【００２７】
次に、化学的気相成長反応炉内に半導体装置本体２０を導入し、ＳｉＯ2を成膜する。材料ガスには珪素源として例えばシランやジシラン、ジクロロシラン、ジフロロシラン、テトラエトキシシラン（ＴＥＯＳ）などの珪素原子を含むガスを用いることができ、酸素源として例えば、酸素（Ｏ、Ｏ2）、オゾン（Ｏ3）、酸素ラジカル、Ｎ2Ｏなどの酸素原子を含むガスを用いることが出来る。またこれらの分解には熱励起やプラズマ励起、光励起などを用いることが出来る。好ましくはそれらの熱分解により成膜することで、半導体装置本体２０にダメージを与えずに良質の二酸化珪素を成膜できる。膜厚は５０〜２００ｎｍあればよい。膜厚は成膜条件により制御できるが、熱酸化法に比べて大幅に成膜時間を短縮することが可能である。また、成膜温度は１１００℃以下とする。
【００２８】
すなわち、熱酸化法や熱窒化処理の場合は、炭化珪素が珪素に比べて熱酸化されにくく、その実用的な熱酸化処理温度も１１００℃以上と高温を求められる。しかし、５０ｎｍ以上のゲート絶縁膜５をそのような高温で形成した場合、絶縁膜中への熱歪が生じ、ゲート絶縁膜５の信頼性を損ねることになる。さらに、熱酸化法では酸素原子が炭化珪素内に拡散して二酸化珪素が形成されるため、炭化珪素中の不純物や欠陥が、ゲート絶縁膜５中に取り込まれてしまうことも、ゲート絶縁膜５の信頼性低下につながる。一方、ゲート絶縁膜５を１１００℃以下の温度範囲にてＣＶＤ法で形成する場合、熱歪が小さく、ドリフト層１０の不純物や欠陥の影響のない高信頼性を有するゲート絶縁膜５を形成できる。所定の時間成膜することによって、ドリフト層１０表面にＳｉＯ2からなるゲート絶縁膜５が堆積される。
【００２９】
ＳｉＯ2膜形成後、ＡｒやＮ2などの不活性ガス雰囲気中において１１００℃以下の温度で熱処理を行う。かかる熱処理工程を実施することにより、ＣＶＤ成長されたＳｉＯ2が緻密化され、その品質がさらに良好となる。ＭＯＳ界面は窒化処理により良好な界面が形成されているので、熱処理温度は１１００℃以下でよい。このため、ＣＶＤ成長したＳｉＯ2に熱ストレスによる歪発生を抑制できる。また、熱処理をＨ2中や窒化ガス、酸化ガスなどの活性化ガス中で行うと、ＣＶＤ膜中にＨ、Ｎ、Ｏなどの原子が取り込まれて、酸化膜信頼性が低下する原因となるが、不活性ガス雰囲気中で熱処理することによりこのような不純物混入が抑制できる。
【００３０】
ここでは、窒化処理を行う装置とＣＶＤ成膜を行う装置とを別装置として説明したが、同一の装置内で連続的に処理を行ってもよい。こうすることで、半導体装置本体２０の装置間移動に伴う温度の昇降温時間が少なくなるため、よりプロセス時間を短縮することができ、さらに装置間移動に伴う基板汚染も低減される。
【００３１】
図１０に、本実施の形態に係る半導体装置の製造方法の実施例として、窒化処理工程において１１５０℃のＮ2Ｏガス中で酸化膜を約５ｎｍ形成した上に、成膜工程において８５０℃でＣＶＤ膜を７０ｎｍ堆積し、熱処理工程においてＮ2雰囲気中１０００℃で熱処理を行って形成したＳｉＯ2膜を用いて作製した平面型ｎチャネルＭＯＳＦＥＴから求めたチャネル移動度をまとめる。窒化処理を行わず、炭化珪素上に直接ＣＶＤ膜を７０ｎｍ堆積し、Ｎ2雰囲気中１０００℃および１１５０℃で熱処理を行って形成した酸化膜の特性も参考に示す。界面を窒化していない試料では、ＣＶＤ成膜したＳｉＯ2をＮ2中で１１５０℃の高温熱処理を施しても、移動度は６ｃｍ2／Ｖｓと低い。一方、界面を窒化してからＣＶＤ膜を堆積することで、Ｎ2雰囲気中１０００℃の熱処理でも移動度は２０ｃｍ2／Ｖｓと高い値が得られた。この値はゲート酸化膜を熱酸化後に窒化処理を行った場合と同程度の値である。以上の結果から、堆積ＣＶＤ膜の下敷き、つまりＭＯＳ界面を窒化処理により形成しておくことで、良好なＭＯＳ界面特性が得られることが分かった。
【００３２】
図１１に、窒化処理工程において１１５０℃のＮ2Ｏガス中で酸化膜を約５ｎｍ形成した上に、成膜工程において８５０℃でＣＶＤ膜を７０ｎｍ堆積し、熱処理工程においてＮ2雰囲気中１０００℃で熱処理を行って形成した酸化膜を用いて作製したｎ型ＭＯＳキャパシタにストレス試験を行った結果を示す。ゲート電極６から５μＡ／ｃｍ2の電流を５秒、１５秒、３５秒通電した後のＣＶ特性のシフトから、ストレス後のフラットバンド電圧を調べた（●印）。参考に、１１５０℃で熱酸化を行い、１１５０℃で窒化を行って形成した（熱処理工程は実施しない）膜厚７５ｎｍのゲート酸化膜を用いて作製したＭＯＳキャパシタの評価結果も示している（○印）。
【００３３】
ストレス印加前のフラットバンド電圧はどちらも約５Ｖであるが、ストレスを印加すると正の方向にシフトすることが分かる。ストレス時間を長くすると、本実施の形態を用いた場合と、従来の熱酸化によって形成した場合のフラットバンド電圧のシフト量に大きな差が生じている。従来の熱酸化＋窒化では、３５秒のストレス後のフラットバンド電圧のシフト量は、ストレス印加前に比べると約１０Ｖ（約１５Ｖ−約５Ｖ）であるが、本実施の形態では約５Ｖ（約１０Ｖ−約５Ｖ）と二分の一に低減できた。
【００３４】
このように、本実施の形態に係る半導体装置の製造方法では、界面の窒化は１１５０℃の高温で行うがその後の酸化膜の形成は１１００℃以下の低温（８５０℃）で行うので、酸化膜にかかる熱ストレスを低減できる。また、界面以外の酸化膜は活性ガスを用いず不活性ガス中で熱処理を行うので、酸化膜中に不純物が混入することを防ぐことができる。また、化学的気相成長法により形成された堆積膜を用いることにより、炭化珪素中の欠陥や不純物の影響を受けることを防ぐことができるので、酸化膜中の欠陥を低減できる。従って、従来の半導体装置の製造方法に比べて、ゲート絶縁膜５の信頼性を向上させることができる。
【００３５】
以上の説明では炭化珪素ＭＯＳＦＥＴを炭化珪素半導体装置の一例としたが、他の炭化珪素半導体装置で炭化珪素層上に絶縁膜が形成された素子構造を有するものにおいても本実施の形態に示された製造方法を適用すれば、同様な効果がもたらされることは言うまでもない。
【００３６】
また、以上の説明ではゲート絶縁膜５の成膜法として化学的気相成長法を用いたが、蒸着法やスパッタ法、イオンクラスタビーム法、分子線エピタキシー法などの物理的な成膜方法を用いてもよい。
【００３７】
また、以上の説明での第１導電型と第２導電型の組み合わせは、ｎ型とｐ型、もしくはその逆でもよい。第１導電型をｎ型とするとｎチャネルＭＯＳＦＥＴが実現され、第１導電型をｐ型とするとｐチャネルＭＯＳＦＥＴが実現される。
【００３８】
また、以上の説明では、ゲート絶縁膜５を二酸化珪素膜としたが、他の絶縁膜、例えば窒化珪素膜、酸化窒化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化ハフニウム、酸化ジルコニウムなどでも同様な効果を奏する。
【００３９】
また、以上の説明は第１導電型のドリフト層１０上にゲート絶縁膜５を持つＭＯＳＦＥＴで説明したが、上記ドリフト層１０上に第１導電型の炭化珪素からなるエピタキシャル層が設けてあり、この上にゲート絶縁膜５が形成されていてもよい。このようにすることで、不純物が注入されて比較的結晶性が悪化している領域をチャネルとすることがないので、ＭＯＳＦＥＴにおけるチャネル移動度のさらなる向上が見られる。
【００４０】
また、以上の説明は平面型のＭＯＳＦＥＴで説明したが、トレンチＭＯＳＦＥＴなどで用いられてもよい。熱酸化では、酸化膜厚の面方位依存性が見られたり、トレンチ形成時に生じる基板欠陥によりゲート絶縁膜信頼性が低下したりするトレンチＭＯＳＦＥＴでも、本発明の効果が見られる。
【図面の簡単な説明】
【００４１】
【図１】実施の形態１に係る半導体装置の製造方法によって製造された炭化珪素半導体装置（ＭＯＳＦＥＴ）を示す断面図である。
【図２】実施の形態１に係る半導体装置の製造方法の一工程を示す断面図である。
【図３】実施の形態１に係る半導体装置の製造方法の一工程を示す断面図である。
【図４】実施の形態１に係る半導体装置の製造方法の一工程を示す断面図である。
【図５】実施の形態１に係る半導体装置の製造方法の一工程を示す断面図である。
【図６】実施の形態１に係る半導体装置の製造方法の一工程を示す断面図である。
【図７】実施の形態１に係る半導体装置の製造方法の一工程を示す断面図である。
【図８】実施の形態１に係る半導体装置の製造方法の一工程を示す断面図である。
【図９】実施の形態１に係る半導体装置の製造方法の各工程における反応炉内の温度プロファイルを表した図である。
【図１０】実施の形態１に係る半導体装置の製造方法によって製造された炭化珪素半導体装置から求めたチャネル移動度を示す図である。
【図１１】実施の形態１に係る半導体装置の製造方法によって製造された炭化珪素半導体装置にストレス試験を行った結果を示す図である。
【符号の説明】
【００４２】
１  基板、２  ドリフト層本体、３  ベース領域、４  ソース領域、５  ゲート絶縁膜、６  ゲート電極、７  ソース電極、８  ドレイン電極、１０  ドリフト層、２０  半導体装置本体。
【図１】
2008117878.tif 000003
【図２】
2008117878.tif 000004
【図３】
2008117878.tif 000005
【図４】
2008117878.tif 000006
【図５】
2008117878.tif 000007
【図６】
2008117878.tif 000008
【図７】
2008117878.tif 000009
【図８】
2008117878.tif 000010
【図９】
2008117878.tif 000011
【図１０】
2008117878.tif 000012
【図１１】
2008117878.tif 000013