(57)【要約】【課題】通常のＣＭＯＳイメージセンサに用いられる電源電圧と同等程度の低い駆動電圧でも、画素において微弱な入射光により発生する信号電荷を好適に増倍し、従来に比べて優れたＳ／Ｎを実現すること。【解決手段】固体撮像素子１では、ゲート酸化膜３９の下面側に、その下面に沿って、ＰＤ不純物領域３３と電荷増倍領域３５と出力用不純物領域３７とを並列に配置するとともに、ゲート酸化膜３９の上面側に、その上面に沿って、増倍ゲート電極４１と転送ゲート電極４３とを並列に配置したものである。特に、電荷増倍領域３５は、ゲート酸化膜３９を挟んで、増倍ゲート電極４１の直下に形成されている。つまり、増倍ゲート電極４１及び電荷増倍領域３５が近接して対向する構造（増倍構造４５）は、ＰＤ不純物領域３３と転送ゲート電極４３との間にて、ＰＤ不純物領域３３と転送ゲート電極４３とに隣接して配置されている。【選択図】図３
2008288326.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、
入射光によって電荷を発生するフォトダイオードを形成するＰＤ不純物領域と、
前記電荷を増倍するための増倍ゲート電極と、
前記増倍ゲート電極に対向して設けられ、該増倍ゲート電極により前記ＰＤ不純物領域にて発生した電荷を増倍する電荷増倍領域と、
前記増倍した電荷を転送する転送ゲート電極と、
前記転送された電荷を出力する出力用不純物領域と、
を有する画素構成を備えたことを特徴とする固体撮像装置。
【請求項２】
前記半導体基板上にゲート酸化膜を備え、
且つ、前記ゲート酸化膜の半導体基板側と反対側（以下上面側と記す）に、前記増倍ゲート電極を備えるとともに、前記ゲート酸化膜の半導体基板側（以下下面側と記す）において、前記増倍ゲート電極の直下に前記電荷増倍領域を備えたことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記ゲート酸化膜の上面側に、前記増倍ゲート電極と前記転送ゲート電極とが配置されるとともに、前記ゲート酸化膜の下面側に、前記ＰＤ不純物領域と前記電荷増倍領域と前記出力用不純物領域とが配置されたことを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項４】
前記増倍ゲート電極は、上面から見て前記ＰＤ不純物領域に隣接することを特徴とする請求項１〜３のいずれかに記載の固体撮像装置。
【請求項５】
前記電荷増倍領域は、周囲とは異なる独立した不純物拡散領域として形成されたことを特徴とする請求項１〜４のいずれかに記載の固体撮像装置。
【請求項６】
前記ＰＤ不純物領域のうち半導体基板表面に至る部分は、上面から見てｎ角形であり、
前記増倍ゲート電極と、前記電荷増倍領域と、前記転送ゲート電極と、前記出力用不純物領域とは、前記ｎ角形部分のＰＤ不純物領域の半導体基板表面に至る部分の周囲を上面から見て１辺〜（ｎ−１）辺のいずれかの辺を残して取り囲むように形成されたことを特徴とする請求項１〜５のいずれかに記載の固体撮像装置。
【請求項７】
少なくとも、前記増倍ゲート電極と前記電荷増倍領域とは、前記ＰＤ不純物領域のうち半導体基板表面に至る部分の周囲を上面から見て全周取り囲むように形成されたことを特徴とする請求項１〜５のいずれかに記載の固体撮像装置。
【請求項８】
前記ＰＤ不純物領域の一部が、前記増倍ゲート電極と前記電荷増倍領域との直下まで延長されたことを特徴とする請求項１〜５のいずれかに記載の固体撮像装置。
【請求項９】
前記ＰＤ不純物領域のうち半導体基板表面に至る部分は、上面から見てｎ角形であり、
前記増倍ゲート電極と、前記電荷増倍領域と、前記転送ゲート電極と、前記出力用不純物領域と、前記ＰＤ不純物領域のうち前記電荷増倍領域直下まで延長している部分とは、前記ｎ角形部分のＰＤ不純物領域の半導体基板表面に至る部分の周囲を上面から見て１辺〜（ｎ−１）辺のいずれかの辺を残して取り囲むように形成されたことを特徴とする請求項８に記載の固体撮像装置。
【請求項１０】
少なくとも、前記増倍ゲート電極と、前記電荷増倍領域と、前記ＰＤ不純物領域のうち前記電荷増倍領域直下まで延長している部分とは、前記ＰＤ不純物領域のうち半導体基板表面に至る部分の周囲を上面から見て全周取り囲むように形成されたことを特徴とする請求項８記載の固体撮像装置。
【請求項１１】
前記ＰＤ不純物領域の一部が、前記増倍ゲート電極直下においては前記電荷増倍領域の直下を通り、前記増倍ゲート電極と前記転送ゲート電極との間隙においては前記半導体基板の表面に至るように延長して形成されたことを特徴とする請求項１〜５のいずれかに記載の固体撮像装置。
【請求項１２】
前記ＰＤ不純物領域のうち、前記増倍ゲート電極と前記転送ゲート電極との間隙の半導体基板表面まで延長している部分を除く半導体基板表面に至る部分は、上面からみてｎ角形であり、
前記増倍ゲート電極と、前記電荷増倍領域と、前記転送ゲート電極と、前記出力用不純物領域と、前記ＰＤ不純物領域のうち前記電荷増倍領域直下を通って前記増倍ゲート電極と前記転送ゲート電極との間隙の半導体基板表面まで延長している部分とは、前記ｎ角形部分のＰＤ不純物領域のうち前記増倍ゲート電極と前記転送ゲート電極との間隙の半導体基板表面まで延長している部分を除く半導体基板表面に至る部分の周囲の上面から見て１辺〜（ｎ−１）辺のいずれかの辺を残して取り囲むように形成されたことを特徴とする請求項１１記載の固体撮像装置。
【請求項１３】
前記ＰＤ不純物領域において、その上面側、および、上面から見て前記増倍ゲート電極に隣接していない周の部分の下面方向に沿った側面に、前記ＰＤ不純物領域と反対極性を有する不純物領域を備えたことを特徴とする請求項１〜１０のいずれかに記載の固体撮像装置。
【請求項１４】
前記ＰＤ不純物領域において、その上面側、および、上面から見て該ＰＤ不純物領域の中央部分に下面方向に向かって該ＰＤ不純物領域の深さより深くなるように、前記ＰＤ不純物領域と反対極性を有する不純物領域を備えたことを特徴とする請求項１〜１０のいずれかに記載の固体撮像装置。
【請求項１５】
前記ＰＤ不純物領域のうち、前記増倍ゲート電極と前記転送ゲート電極との間隙の半導体基板表面まで延長している部分を除く半導体基板表面に至る領域の表面、および、上面から見て該領域の増倍ゲート電極に隣接していない周の部分の下面方向に沿った側面に、前記ＰＤ不純物領域と反対極性を有する不純物領域を備えたことを特徴とする請求項１１又は１２に記載の固体撮像装置。
【請求項１６】
前記増倍ゲート電極と、前記電荷増倍領域と、前記転送ゲート電極と、前記出力用不純物領域と、前記ＰＤ不純物領域のうち前記電荷増倍領域直下を通って前記増倍ゲート電極と前記転送ゲート電極との間隙の半導体基板表面まで延長している部分とは、前記ＰＤ不純物領域のうち前記増倍ゲート電極と前記転送ゲート電極との間隙の半導体基板表面まで延長している部分を除く半導体基板表面に至る領域の周囲を上面から見て取り囲むように形成され、前記ＰＤ不純物領域のうち前記増倍ゲート電極と前記転送ゲート電極との間隙の半導体基板表面まで延長している部分を除く半導体基板表面に至る領域の表面および上面からみて該領域の中央から下面方向に向かって該ＰＤ不純物領域の深さより深くなるように、前記ＰＤ不純物領域と反対極性を有する不純物領域を備えたことを特徴とする請求項１１又は１２に記載の固体撮像装置。
【請求項１７】
前記半導体基板の上にエピタキシャル層を積層し、該エピタキシャル層の上面側に、少なくとも、前記ＰＤ不純物領域と、前記電荷増倍領域と、前記出力用不純物領域とを形成したことを特徴とする請求項１〜１６のいずれかに記載の固体撮像装置。
【請求項１８】
前記請求項１〜１７のいずれかに記載の固体撮像装置の駆動方法であって、
前記入射光によって前記ＰＤ不純物領域に発生した電荷が前記電荷増倍領域に注入された場合に、前記増倍ゲート電極に電圧を印加して前記電荷増倍領域でアバランシェ増倍を起こす工程と、
前記増倍ゲート電極に印加した電圧を初期値に戻す工程と、
前記転送ゲート電極に電圧を印加して前記増倍された電荷を前記出力用不純物領域に転送する工程と、
を有することを特徴とする固体撮像装置の駆動方法。
【請求項１９】
前記増倍ゲート電極に電圧を印加する工程と、前記転送ゲート電極に電圧を印加する工程とを、それぞれの工程の一部がオーバーラップするようなタイミングに設定して駆動することを特徴とする請求項１８に記載の固体撮像装置の駆動方法。
【請求項２０】
前記増倍ゲート電極に電圧を印加した後の印加した電圧を初期値に戻す工程と、前記転送ゲート電極に電圧を印加する工程とを、それぞれの工程の一部がオーバーラップするようなタイミングに設定して駆動することを特徴とする請求項１８に記載の固体撮像装置の駆動方法。
【請求項２１】
前記増倍ゲート電極に電圧を印加する工程と、前記増倍ゲート電極に印加した電圧を初期値に戻す工程とを、所定の信号強度が得られるようになるまで繰り返して電荷増倍率を制御することを特徴とする請求項１８〜２０のいずれかに記載の固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素（固体撮像素子）において、入射光により生成する電流をアバランシェ増倍現象を利用することによって増幅し、感度やＳ／Ｎを改善できる固体撮像装置及びその駆動方法に関する。
【背景技術】
【０００２】
ＣＣＤやＣＭＯＳイメージセンサに代表される固体撮像装置では、画素数の増大に伴って受光エリアであるフォトダイオード（ＰＤ）の面積が縮小し、感度が低下する。
そこで、従来の固体撮像装置においては、画素内に形成するマイクロレンズの効率改善やＣＣＤ末端に配置する出力増幅器、ＣＭＯＳにおける画素内増幅器の効率改善などの方法で感度低下を補ってきた。
【０００３】
ところが、照明光が弱い環境下で撮影を行う場合、画素に入射する光に比べて画素内で発生するノイズが同程度以上に大きくなるため、従来の方法だけではノイズを増幅することになり、光信号が判別できないという問題が生じる。
【０００４】
係る問題を解決するために、従来の固体撮像装置では、ＰＤを形成する不純物とは極性が異なる不純物をＰＤ表面に埋め込むことで表面欠陥に起因する暗電流を低減したり、Ｓｉ基板の欠陥密度を改善するといった方法が取られてきた。
【０００５】
しかし、依然として、照明が無い夜間など、０．１ｌｘ以下しか照度が得られないような環境下では、実用に耐えうる画像は得られなかった。この原因として、このような従来の技術では、入射光を電荷に変換する量子効率は理論的に１以下となるため、わずかなノイズの発生によってＳ／Ｎが悪化するという原理的な背景がある。
【０００６】
これに対して、近年、ハイビジョン撮影に供するための撮像管として、アモルファスセレン（ａ−Ｓｅ）薄膜を形成し、これに１５００Ｖから３５００Ｖといった高電圧を印加して電荷を増倍するＨＡＲＰ撮像管が知られている（ＮＨＫ技研  Ｒ＆Ｄ  Ｎｏ．７８（２００３）等参照）。また、ａ−Ｓｅ薄膜を固体撮像装置上に形成して、高感度を得る技術が提案されている（ＮＨＫ技研  Ｒ＆Ｄ  Ｎｏ．６７（２００１）参照）。
【０００７】
しかし、この方法では、電荷増倍を実現するために、安価な固体撮像装置を製造するのに好適なシリコン（Ｓｉ）とは異なる材料を薄膜として積層せねばならず、従来のＳｉのみを用いて製造された固体撮像装置に比べて高価なものとなるという問題がある。また、この方法によれば、固体撮像装置に６０Ｖ程度の電圧を印加しなければならず、通常固体撮像装置を使用する電源電圧に比べて高い電源が必要であり、消費電力も大きくなるという問題がある。
【０００８】
これに対して、安価で製品実績がある従来の固体撮像装置を基本構成として、入射光に対する電荷増倍を行って高感度化を図る代表的な方法に、下記のａ）〜ｄ）のものがある。
【０００９】
ａ）羽鳥は、ＣＣＤを基本構成として、ＣＣＤ終端部から電荷読み出し用領域であるフローティング・ディフュージョンに電荷を転送する際に高電界を発生させて電荷を増倍する方法を考案した（特許文献１参照）。
【００１０】
しかし、この方法によれば、電荷の増倍はフローティング・ディフュージョンに電荷を読み出す１回だけに限られるため、増倍率も一定の値に限られる。また、高電界を発生させるためには、通常ＣＭＯＳイメージセンサを駆動する電源電圧より高い１５Ｖ以上を印加する必要がある。
【００１１】
ｂ）菰淵は、ＰＤ直下にｐ型、ｎ型の不純物層を積層して、不純物拡散領域間の濃度ピーク間隔の制御によりＮＰＮ構造あるいはＰＮＰＮを形成して逆バイアスを印加し、高電界を発生させて電荷を増倍する方法を考案した（特許文献２参照）。
【００１２】
しかし、この方法の場合も、高電界を発生させるために通常のＣＭＯＳイメージセンサの駆動電圧より高い４０Ｖ程度の電圧を印加する必要がある。
ｃ）Ｈｙｎｅｃｅｋは、ＣＣＤを基本構成として、水平転送ＣＣＤ段で電荷増倍を行う手法を提案した（特許文献３参照）。
【００１３】
この方法によれば、水平転送ＣＣＤの段数に応じて、または水平転送回数に応じて電荷の増倍率を任意に設定できる。図２６にこの手法による水平転送ＣＣＤ部分の断面図を示す。ここでは、ＣＣＤ転送ゲート（Ｐ１）間に高電界を発生する電圧を印加して電荷増倍を行っている。
【００１４】
しかし、この方法はＣＣＤを基本構成としているため、駆動電圧が１２〜２０Ｖ程度と高く、通常のＣＭＯＳイメージセンサに比べて電源消費電力が大きくなる。また、画素から垂直転送ＣＣＤを経た後に始めて電荷増倍動作を行うため、この経路の間で電荷信号に重畳するノイズについては電荷増倍時に一緒に増倍してしまうという問題がある。
【００１５】
ｄ）Ｈｙｎｅｃｅｋは、上記の特許文献とは別に、ＣＭＯＳイメージセンサにも適用できる画素構造を提案している（特許文献４参照）。
この画素構造では、画素内に隣接して設けた電極に交互に電圧を印加することで高電界を発生し、電荷を増倍する。この原理は、上記の特許文献の水平転送ＣＣＤによる電荷増倍を画素に内蔵した方式とみなすことができる。従って、上記各特許文献同様、電荷増倍に必要な駆動電圧は２２Ｖ程度となり、通常のＣＭＯＳイメージセンサの電源電圧より高いものとなる。この結果、上記各特許文献と同様の問題が発生する。
【特許文献１】特開平５−２１１１８０号公報
【特許文献２】特開平５−３３５５４９号公報
【特許文献３】特開平７−１７６７２１号公報
【特許文献４】特開２００１−１２７２７７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明は、上記各従来技術に共通する問題点、すなわち電荷増倍に必要な駆動電圧は、通常ＣＭＯＳイメージセンサの電源電圧に用いられる電圧と比べて高く、消費電力も大きくなるという問題点を鑑みてなされたものである。
【００１７】
つまり、本発明は、通常のＣＭＯＳイメージセンサに用いられる電源電圧と同等程度の低い駆動電圧でも、画素において微弱な入射光により発生する信号電荷を好適に増倍し、従来に比べて優れたＳ／Ｎを実現することを目的とする。
【課題を解決するための手段】
【００１８】
まず、上記の課題を解決するためになされた本発明の原理について説明する。
ここでは、Ｓｉ基板の表面付近を用いる構造として、典型的なＭＯＳ（Metal Oxide Semiconductor）構造を想定し、空乏層の内部に発生する電界によってアバランシェ電荷増倍が起こるメカニズムについて説明する。
【００１９】
ＭＯＳ構造の断面図を図１に示す。図１では、Ｓｉ基板をｐ型とし、不純物（アクセプタ）の濃度をＮＡとする。ゲート電極（Ｐｏｌｙ  Ｓｉ電極）に十分大きな正の電圧を印加して強反転状態としたとき、絶縁膜であるＳｉＯ2からＳｉ基板側に向かって空乏層が広がり、ＳｉＯ2とＳｉ基板の界面近傍には電子が蓄積した反転層（強反転状態の反転層）が生じる。
【００２０】
次に、ＭＯＳ構造において図１の反転状態に至るまでの過渡状態を考える。Ｐｏｌｙ  Ｓｉ電極に反転状態が生じるための十分大きな電圧を印加すると、Ｓｉ基板側からＳｉＯ2側に向かって電子が移動し、まず空乏層が生じる。このとき、空乏層に十分大きな電界が印加されている状態で、外部から１個電子が空乏層に注入されたとすると、空乏層中で走行する電子が結晶格子に衝突して電子と正孔を生成する“衝突電離”が起きる。衝突電離により見かけ上電荷が増えるため、なだれ（アバランシェ）的に“電荷増倍”が起こったと考えることができる。すなわち、空乏層に注入された電荷（この場合は電子）は、衝突電離によってアバランシェ電荷増倍を起こす。電荷増倍により発生した電子と正孔は、互いに反対方向に移動しながら、さらに電荷増倍を起こす。
【００２１】
一般的には、電荷増倍は電界強度が２×１０5［Ｖ／ｃｍ］程度以上に強くなると発生するとされている。この現象は、定常状態である反転状態になるまでの時間に起こっている筈である。また、アバランシェ電荷増倍が発生する条件を超えてさらに印加する電界強度を強くすると、空乏層が薄くなって、トンネル電流が支配的になる。この場合、もはやアバランシェ電荷増倍は発生しない。
【００２２】
以上では、ＭＯＳ構造の空乏層に１個電子が注入される過渡状態を考えたが、このＭＯＳ構造をイメージセンサ（固体撮像装置）の画素内に設けることを想定する。
フォトダイオード（ＰＤ）に光を当てて電子を発生させ、ＰＤからＭＯＳ構造に注入された電子を上述のように増倍することを考えると、アバランシェ電荷増倍では、空乏層に注入された電荷の数に応じて増倍される電荷数が変わるため、微弱光の増倍に適する。一方、トンネル電流は注入された電荷がそのまま直接空乏層を突き抜けるため、微弱光の増倍はできない。なお、トンネル電流によるブレークダウンは、一般的に１×１０6［Ｖ／ｃｍ］程度以上に強くなると発生するとされている。
【００２３】
そこで、本発明者等によって机上計算を行ったところ、通常のＣＭＯＳ作製工程で実現可能な不純物濃度でも、図１の構造においてアバランシェ電荷増倍が発生し、トンネルブレークダウンが発生しないような電界の条件を満たすことが分かった。
【００２４】
従って、この知見に基づいて本発明がなされたものである。以下、各請求項毎に説明する。
（１）請求項１記載の固体撮像装置は、半導体基板上に、入射光によって電荷を発生するフォトダイオード（ＰＤ）を形成するＰＤ不純物領域と、前記電荷を増倍するための増倍ゲート電極と、前記増倍ゲート電極に対向して設けられ、該増倍ゲート電極により前記ＰＤ不純物領域にて発生した電荷を増倍する電荷増倍領域と、前記増倍した電荷を転送する転送ゲート電極と、前記転送された電荷を出力する出力用不純物領域と、を有する画素構成を備えたことを特徴とする。
【００２５】
本発明では、電荷増倍領域の不純物濃度を適切な値（例えば１．６×１０17〜４．８×１０17［ｃｍ-3］）に設定することで、通常のＣＭＯＳイメージセンサの駆動電圧と同等の電圧（例えば２．６〜５．０［Ｖ］）を増倍ゲート電極に印加するだけで、アバランシェ増倍に十分な電界強度（例えば２．０×１０5〜３．６×１０5［Ｖ／ｃｍ］）を内部に有する空乏層を生じさせることができ、その結果、微弱な入射光に対しても優れたＳ／Ｎを実現することができる。
【００２６】
つまり、本発明によれば、電荷増倍領域の不純物濃度によってその厚さと内部電界強度が調整される空乏層を利用して電荷をアバランシェ増倍できるので、従来は微細加工精度で決まる隣接ゲート電極間の配置精度の制約によって比較的高い電圧を印加しなければ実現できなかったアバランシェ増倍を、ＣＭＯＳイメージセンサの電源電圧程度の低電圧で実現できる。この結果、特別な電源系が不要となり、従来に比べて低消費電力で、ＰＤの最隣接領域において増倍動作を実現することによる改善されたＳ／Ｎを得ることが可能となる。
【００２７】
なお、本発明は、上述した画素構成を有するもの（固体撮像装置）を特徴としており、前記画素構成を有する固体撮像素子、該固体撮像素子を複数配列した画素アレイ、該画素アレイを用いた装置等も、本発明の範囲である。
【００２８】
（２）請求項２の発明では、前記半導体基板上にゲート酸化膜を備え、且つ、前記ゲート酸化膜の半導体基板側と反対側（以下上面側と記す）に、前記増倍ゲート電極を備えるとともに、前記ゲート酸化膜の半導体基板側（以下下面側と記す）において、前記増倍ゲート電極の直下に前記電荷増倍領域を備えたことを特徴とする。
【００２９】
本発明は、増倍ゲート電極と電荷増倍領域との位置関係を示したものである。なお、ここで、直下とは、上面側から見て下面側（投影領域）にあることを示している。
（３）請求項３の発明では、前記ゲート酸化膜の上面側に、前記増倍ゲート電極と前記転送ゲート電極とが配置されるとともに、前記ゲート酸化膜の下面側に、前記ＰＤ不純物領域と前記電荷増倍領域と前記出力用不純物領域とが配置されたことを特徴とする。
【００３０】
本発明は、増倍ゲート電極、転送ゲート電極、ＰＤ不純物領域、電荷増倍領域、出力用不純物領域の位置関係を示したものである。
（４）請求項４の発明では、前記増倍ゲート電極は、上面（半導体基板と反対側）から見て前記ＰＤ不純物領域に隣接することを特徴とする。
【００３１】
本発明では、ＰＤ不純物領域で生じた電荷を効率的に電荷増倍領域に注入することができる。なお、ここで隣接とは、少なくともＰＤ不純物領域の半導体基板表面に達する部分と増倍ゲート電極とが隣接していれば良く、基板内部においては投影領域にて一部重複していてもよい。
【００３２】
（５）請求項５の発明では、前記電荷増倍領域は、周囲とは異なる独立した不純物拡散領域として形成されたことを特徴とする。
本発明では、電荷増倍領域の不純物濃度を半導体基板の不純物濃度と独立して、異なるように設定するので、固体撮像装置に形成する他の回路素子に影響を与えずにアバランシェ電荷増倍に最適の電荷増倍領域を形成することができる。
【００３３】
（６）請求項６の発明では、前記ＰＤ不純物領域のうち半導体基板表面に至る部分は、上面から見てｎ角形であり、前記増倍ゲート電極と、前記電荷増倍領域と、前記転送ゲート電極と、前記出力用不純物領域とは、前記ｎ角形部分のＰＤ不純物領域の半導体基板表面に至る部分の周囲を上面から見て１辺〜（ｎ−１）辺のいずれかの辺を残して取り囲むように形成されたことを特徴とする。
【００３４】
本発明では、上述した構成とすることにより、上面から見た増倍ゲート電極および電荷増倍領域の面積と比例して電荷の増倍効果を見積もることができるので、検出すべき微弱光に合わせた設計が容易にできる。
【００３５】
（７）請求項７の発明では、少なくとも、前記増倍ゲート電極と前記電荷増倍領域とは、前記ＰＤ不純物領域のうち半導体基板表面に至る部分の周囲を上面から見て全周取り囲むように形成されたことを特徴とする。
【００３６】
本発明では、上面から見た増倍ゲート電極および電荷増倍領域の面積が極大となるので、電荷の増倍効果も極大値が得られる。なお、その他の構成（転送ゲート電極や出力用不純物領域）は、できる限り前記周囲を取り込むように配置することが望ましい。
【００３７】
（８）請求項８の発明では、前記ＰＤ不純物領域の一部が、前記増倍ゲート電極と前記電荷増倍領域との直下まで延長されたことを特徴とする。
本発明では、ＰＤ不純物領域と電荷増倍領域が接する面積を比較的広く設定することができるので、電荷増倍領域への電荷の注入を効率的に行うことができる。
【００３８】
（９）請求項９の発明では、前記ＰＤ不純物領域のうち半導体基板表面に至る部分は、上面から見てｎ角形であり、前記増倍ゲート電極と、前記電荷増倍領域と、前記転送ゲート電極と、前記出力用不純物領域と、前記ＰＤ不純物領域のうち前記電荷増倍領域直下まで延長している部分とは、前記ｎ角形部分のＰＤ不純物領域の半導体基板表面に至る部分の周囲を上面から見て１辺〜（ｎ−１）辺のいずれかの辺を残して取り囲むように形成されたことを特徴とする。
【００３９】
本発明では、ＰＤ不純物領域と電荷増倍領域が接する面積を広く設定して電荷増倍領域への電荷の注入を効率的に行いつつ、上面から見た増倍ゲート電極および電荷増倍領域の面積と比例して電荷の増倍効果を見積もることができるので、検出すべき微弱光にあわせた設計が容易にできる。
【００４０】
（１０）請求項１０の発明では、少なくとも、前記増倍ゲート電極と、前記電荷増倍領域と、前記ＰＤ不純物領域のうち前記電荷増倍領域直下まで延長している部分とは、前記ＰＤ不純物領域のうち半導体基板表面に至る部分の周囲を上面から見て全周取り囲むように形成されたことを特徴とする。
【００４１】
本発明では、ＰＤ不純物領域と電荷増倍領域が接する面積を広く設定して電荷増倍領域への電荷の注入を効率的に行いつつ、上面から見た増倍ゲート電極および電荷増倍領域の面積を極大とできるので、電荷の増倍効果も極大値が得られる。なお、その他の構成（転送ゲート電極や出力用不純物領域）は、できる限り前記周囲を取り込むように配置することが望ましい。
【００４２】
（１１）請求項１１の発明では、前記ＰＤ不純物領域の一部が、前記増倍ゲート電極直下においては前記電荷増倍領域の直下を通り、前記増倍ゲート電極と前記転送ゲート電極との間隙においては前記半導体基板の表面に至るように延長して形成されたことを特徴とする。
【００４３】
本発明では、ＰＤ不純物領域と電荷増倍領域が接する面積を比較的広く設定することができ、電荷増倍領域への電荷の注入を効率的に行うことができることに加え、ＰＤ不純物領域の延長部分が転送ゲートの近傍まで形成されているため、増倍された電荷を出力用不純物領域に転送する効率がよい。
【００４４】
（１２）請求項１２の発明では、前記ＰＤ不純物領域のうち、前記増倍ゲート電極と前記転送ゲート電極との間隙の半導体基板表面まで延長している部分を除く半導体基板表面に至る部分は、上面からみてｎ角形であり、前記増倍ゲート電極と、前記電荷増倍領域と、前記転送ゲート電極と、前記出力用不純物領域と、前記ＰＤ不純物領域のうち前記電荷増倍領域直下を通って前記増倍ゲート電極と前記転送ゲート電極との間隙の半導体基板表面まで延長している部分とは、前記ｎ角形部分のＰＤ不純物領域のうち前記増倍ゲート電極と前記転送ゲート電極との間隙の半導体基板表面まで延長している部分を除く半導体基板表面に至る部分の周囲の上面から見て１辺〜（ｎ−１）辺のいずれかの辺を残して取り囲むように形成されたことを特徴とする。
【００４５】
本発明では、ＰＤ不純物領域と電荷増倍領域が接する面積を比較的広く設定することができ、電荷増倍領域への電荷の注入を効率的に行うことができることに加え、ＰＤ不純物領域の延長部分が転送ゲートの近傍まで形成されているため、増倍された電荷を出力用不純物領域に転送する効率がよい。さらに、上面から見た増倍ゲート電極および電荷増倍領域の面積と比例して電荷の増倍効果を見積もることができるので、検出すべき微弱光にあわせた設計が容易にできる。
【００４６】
（１３）請求項１３の発明では、前記ＰＤ不純物領域において、その上面側、および、上面から見て前記増倍ゲート電極に隣接していない周の部分の下面方向（深さ方向）に沿った側面に、前記ＰＤ不純物領域と反対極性を有する不純物領域を備えたことを特徴とする。
【００４７】
本発明では、ＰＤ不純物領域の表面と側面に形成した不純物領域によって表面に存在する表面準位に起因する暗電流の影響を低減することと、ＰＤ不純物領域から電荷増倍領域に注入する電荷と逆の極性をもち雑音成分となる電荷を電荷増倍領域から引き抜くことによって、電荷増倍にともなう電荷数の揺らぎを低減することができ、雑音を低減できる。
【００４８】
（１４）請求項１４の発明は、前記ＰＤ不純物領域において、その上面側、および、上面から見て該ＰＤ不純物領域の中央部分にて下面方向に向かって該ＰＤ不純物領域の深さより深くなるように、前記ＰＤ不純物領域と反対極性を有する不純物領域を備えたことを特徴とする。
【００４９】
本発明では、上面から見てＰＤ不純物領域の周囲における下面方向（深さ方向）にＰＤ不純物領域と反対極性の不純物領域を形成すること無しに、ＰＤ不純物領域より深い領域まで雑音成分となる電荷を引き抜くことができるので、上面から見たＰＤ不純物領域の周囲の設計自由度を比較的大きく保ったまま、電荷増倍にともなう電荷数の揺らぎを低減することができ、雑音を低減できる。
【００５０】
（１５）請求項１５の発明では、前記ＰＤ不純物領域のうち、前記増倍ゲート電極と前記転送ゲート電極との間隙の半導体基板表面まで延長している部分を除く半導体基板表面に至る領域の表面、および、上面から見て該領域の増倍ゲート電極に隣接していない周の部分の下面方向に沿った側面に、前記ＰＤ不純物領域と反対極性を有する不純物領域を備えたことを特徴とする。
【００５１】
本発明では、ＰＤ不純物領域と電荷増倍領域が接する面積を比較的広く設定することができ、電荷増倍領域への電荷の注入を効率的に行うことができることに加え、ＰＤ不純物領域の延長部分が転送ゲートの近傍まで形成されているため、増倍された電荷を出力用不純物領域に転送する効率がよい。
【００５２】
また、上面から見た増倍ゲート電極および電荷増倍領域の面積と比例して電荷の増倍効果を見積もることができるので、検出すべき微弱光にあわせた設計が容易にできる。
さらに、表面に存在する表面準位に起因する暗電流の影響を低減することと、ＰＤ不純物領域から電荷増倍領域に注入する電荷と逆の極性をもち雑音成分となる電荷を電荷増倍領域から引き抜くことによって、電荷増倍に伴う電荷数の揺らぎを低減することができ、雑音を低減できる。
【００５３】
（１６）請求項１６の発明では、前記増倍ゲート電極と、前記電荷増倍領域と、前記転送ゲート電極と、前記出力用不純物領域と、前記ＰＤ不純物領域のうち前記電荷増倍領域直下を通って前記増倍ゲート電極と前記転送ゲート電極との間隙の半導体基板表面まで延長している部分とは、前記ＰＤ不純物領域のうち前記増倍ゲート電極と前記転送ゲート電極との間隙の半導体基板表面まで延長している部分を除く半導体基板表面に至る領域の周囲を上面から見て取り囲むように形成され、前記ＰＤ不純物領域のうち前記増倍ゲート電極と前記転送ゲート電極との間隙の半導体基板表面まで延長している部分を除く半導体基板表面に至る領域の表面および上面からみて該領域の中央から下面方向に向かって該ＰＤ不純物領域の深さより深くなるように、前記ＰＤ不純物領域と反対極性を有する不純物領域を備えたことを特徴とする。
【００５４】
本発明では、ＰＤ不純物領域と電荷増倍領域が接する面積を比較的広く設定することができ、電荷増倍領域への電荷の注入を効率的に行うことができることに加え、ＰＤ不純物領域の延長部分が転送ゲートの近傍まで形成されているため、増倍された電荷を出力用不純物領域に転送する効率がよい。
【００５５】
また、上面から見た増倍ゲート電極および電荷増倍領域の面積を極大とできるので、電荷の増倍効果も極大値が得られる。
さらに、表面に存在する表面準位に起因する暗電流の影響を低減することと、ＰＤ不純物領域から電荷増倍領域に注入する電荷と逆の極性をもち雑音成分となる電荷を電荷増倍領域から引き抜くことによって、電荷増倍にともなう電荷数の揺らぎを低減することができ、雑音を低減できる。
【００５６】
（１７）請求項１７の発明では、前記半導体基板の上にエピタキシャル層を積層し、該エピタキシャル層の上面側（半導体基板と反対側）に、少なくとも、前記ＰＤ不純物領域と、前記電荷増倍領域と、前記出力用不純物領域とを形成したことを特徴とする。
【００５７】
本発明では、エピタキシャル層の不純物濃度を半導体基板に比べて比較的低濃度に制御することで、本発明の固体撮像装置を動作させる際にＰＤ不純物領域から半導体基板方向に向かって形成される空乏層の厚さを十分な厚さにすることができる。
【００５８】
所望の信号を含む入力光の波長が近赤外光帯域に及ぶなど比較的長い場合は、半導体中への光の侵入長が長くなるので、このように空乏層の厚さを十分厚くすることによって、所望の波長帯域における感度を高くすることができる。
【００５９】
逆に所望の信号を含む入力光の波長が比較的短い場合は、エピタキシャル層の厚さを薄くして空乏層を薄くし、不要な長波長側の信号の感度を低下させつつ必要な短波長側の感度を確保することができる。
【００６０】
同時に、エピタキシャル層の厚さを空乏層の厚さと同程度にした上で、半導体基板の不純物濃度は比較的高くして抵抗値を下げることで、高周波の入力光に対する応答性を損なわないようにする効果がある。
【００６１】
なお、増倍ゲート電極と転送ゲート電極とは、半導体基板の上面側（エピタキシャル層とは反対側）に、ゲート酸化膜を介して形成することができる。
（１８）請求項１８の発明は、前記請求項１〜１７のいずれかに記載の固体撮像装置の駆動方法であって、前記入射光によって前記ＰＤ不純物領域に発生した電荷が前記電荷増倍領域に注入された場合に、前記増倍ゲート電極に電圧を印加して前記電荷増倍領域でアバランシェ増倍を起こす工程と、前記増倍ゲート電極に印加した電圧を初期値に戻す工程と、前記転送ゲート電極に電圧を印加して前記増倍された電荷を前記出力用不純物領域に転送する工程と、を有することを特徴とする。
【００６２】
本発明では、まず、増倍ゲート電極にＣＭＯＳイメージセンサの電源電圧と同等程度の電圧を印加することによって、増倍ゲート電極直下の領域（増倍ゲート電極によって電界を生ずる領域）に空乏層を生じる。つまり、本発明によれば、電荷増倍領域の不純物濃度によってその厚さと内部電界強度が調整される空乏層を利用して電荷をアバランシェ増倍できるので、従来は微細加工精度で決まる隣接ゲート電極間の配置精度の制約によって比較的高い電圧を印加しなければ実現できなかった電荷増倍をＣＭＯＳイメージセンサの電源電圧程度の低電圧で実現できる。
【００６３】
また、入射光によって発生した電荷は、増倍ゲート電極が作る電界に従って、ＰＤ不純物領域より電荷増倍領域に注入され、電荷増倍領域では上述したアバランシェ増倍現象によって電荷の増倍が起こる。なお、適当な時間の後、増倍ゲート電圧の印加電圧を下げる。
【００６４】
次に、転送ゲート電圧に電圧を印加して、増倍された電荷を出力用不純物領域に転送する。増倍した電荷量を反映した出力用不純物領域の信号は、電圧としてソースフォロワアンプなどによって読み出す等の方法で画素外に出力することができる。
【００６５】
このように、本発明では、電子回路による増幅器を使わずに、画素内で微弱光による信号電荷を増倍することで、改善されたＳ／Ｎを得ることができる。
（１９）請求項１９の発明では、前記増倍ゲート電極に電圧を印加する工程と、前記転送ゲート電極に電圧を印加する工程とを、それぞれの工程の一部がオーバーラップするようなタイミングに設定して駆動することを特徴とする。
【００６６】
本発明によれば、増倍した電荷を再結合前に読み出す比率を大きくすることができ、改善されたＳ／Ｎを得ることができる。
（２０）請求項２０の発明では、前記増倍ゲート電極に電圧を印加した後の印加した電圧を初期値に戻す工程と、前記転送ゲート電極に電圧を印加する工程とを、それぞれの工程の一部がオーバーラップするようなタイミングに設定して駆動することを特徴とする。
【００６７】
本発明によれば、増倍した電荷を再結合前に読み出す比率を大きくすることができ、改善されたＳ／Ｎを得ることができる。
（２１）請求項２１の発明では、前記増倍ゲート電極に電圧を印加する工程と、前記増倍ゲート電極に印加した電圧を初期値に戻す工程とを、所定の信号強度が得られるようになるまで繰り返して電荷増倍率を制御することを特徴とする。
【００６８】
本発明では、適当な信号強度になるまで前記の増倍ゲート駆動を繰り返して電荷を増倍する。次に、転送ゲートに電圧を印加して、増倍された電荷を出力用不純物領域に転送する。増倍した電荷量を反映した出力用不純物領域の信号は、電圧としてソースフォロワアンプなどによって読み出す等の方法で画素外に出力する。
【００６９】
これにより、１回の増倍における固体撮像装置の駆動条件を最適なＳ／Ｎが得られる条件にすることで１回あたりの増倍率が比較的小さい値になった場合でも、繰り返し増倍を行った結果は所望の増倍率となり、改善されたＳ／Ｎを得ることができる。
【発明を実施するための最良の形態】
【００７０】
次に、本発明の最良の形態（実施形態）について説明する。
［第１実施形態］
ａ）まず、本発明の画素構成を有する第１実施形態の固体撮像装置について説明する。  
【００７１】
図２は固体撮像装置の概略構成を示すブロック図である。図２に示す様に、第１実施形態の固体撮像装置は、ＣＭＯＳイメージセンサであり、後に詳述する画素構成の固体撮像素子１と、その固体撮像素子１を縦横に多数配置した画素アレイ３とを備えるとともに、行セレクタ５と、列セレクタ７と、ＣＤＳ（Correlation Double Sampling）アレイ９と、増幅回路１１と、ＡＤＣ１３と、バイアス部１５と、制御レジスタ１７と、タイミング発生部１９と、Ｉ／Ｏ２１等の周知の構成を備えている。
【００７２】
ｂ）次に、本発明の要部である固体撮像素子１について説明する。
図３は固体撮像素子１を模式的に示す断面図である。なお、同図において上方が固体撮像素子１の上面側であり、下方が固体撮像素子１の下面側である。
【００７３】
図３に示す様に、固体撮像素子１は、半導体基板３１上に、ＰＤ不純物領域３３と、電荷増倍領域３５と、出力用不純物領域３７と、ゲート酸化膜３９と、増倍ゲート電極４１と、転送ゲート電極４３とを備えたものである。
【００７４】
詳しくは、固体撮像素子１は、ゲート酸化膜３９の下面側（半導体基板３１側）に、その下面に沿って、ＰＤ不純物領域３３と電荷増倍領域３５と出力用不純物領域３７とを並列に配置するとともに、ゲート酸化膜３９の上面側（半導体基板３１と反対側）に、その上面に沿って、増倍ゲート電極４１と転送ゲート電極４３とを並列に配置したものである。
【００７５】
特に、本実施形態では、電荷増倍領域３５は、ゲート酸化膜３９を挟んで、増倍ゲート電極４１の直下に形成されている。つまり、増倍ゲート電極４１及び電荷増倍領域３５が近接して対向する構造（増倍構造４５）は、ＰＤ不純物領域３３と転送ゲート電極４３との間にて、ＰＤ不純物領域３３と転送ゲート電極４３とに隣接して配置されている。
【００７６】
このうち、前記半導体基板３１は、ＣＣＤやＣＭＯＳイメージセンサに一般的に用いられるＳｉ基板を用いればよいが、Ｓｉ基板以外であっても、本発明を構成する各要素が動作するように条件を設定すれば用いることが可能であることはいうまでもない。
【００７７】
例えば半導体基板３１をＳｉ基板とした場合、正孔に比べて電子の方がイオン化率が大きいため、増倍する電荷は電子とする方が増倍率を大きくするために有利である。半導体基板３１をＧｅとした場合は、電子に比べて正孔の方がイオン化率が大きいため、増倍する電荷は正孔とする方が増倍率を大きくするために有利である。このように、半導体基板３１の材質によって増倍する電荷は電子でも正孔でもよく、これによって半導体基板３１をｎ型にするかｐ型にするか、また各不純物領域の不純物の種類を決めればよい。
【００７８】
前記増倍ゲート電極４１は、ゲート酸化膜３９上に形成されており、例えば多結晶シリコンからなり、電荷を増倍するために電圧を印加する電極である。なお、ゲート酸化膜３９としては、ＳｉＯ2からなる絶縁層を採用できる。
【００７９】
前記転送ゲート電極４３は、同じくゲート酸化膜３９上に形成されており、例えば多結晶シリコンからなり、電荷を転送するために電圧を印加する電極である。
前記電荷増倍領域３５は、増倍ゲート電極４１への電圧印加によって空乏層を生じ高電界を生じる領域である。この電荷増倍領域３５は、電荷を増倍するのに最適な不純物濃度となるように半導体基板３１の不純物濃度を調整することにより形成する。なお、この不純物としては、例えばホウ素を採用でき、不純物濃度としては、１．６×１０17〜４．８×１０17［ｃｍ-3］となるように調整することができる。
【００８０】
前記ＰＤ不純物領域３３は、フォトダイオード（ＰＤ）を形成して入射光によって電荷を発生する領域である。
前記出力用不純物領域３７は、転送ゲート電極４３により転送された電荷を出力するための領域である。
【００８１】
ここで、前記ＰＤ不純物領域３３及び出力用不純物領域３７を形成する不純物の種類は、上述した様に、半導体基板３９がｎ型であるかｐ型であるかを鑑みて適切なものを選べばよい。例えば半導体基板３９がｐ型である場合には、ＰＤ不純物領域３３及び出力用不純物領域３７をｎ型とすればよい。例えば、ＰＤ不純物領域３３の不純物としては、ヒ素を採用でき、その不純物濃度としては、１×１０19［ｃｍ-3］を採用できる。また、出力用不純物領域３７の不純物としては、ヒ素を採用でき、その不純物濃度としては、１×１０19［ｃｍ-3］を採用できる。
【００８２】
なお、図３では、固体撮像素子１を構成するために一般的に用いられる層間絶縁膜、表面保護膜、マイクロレンズ、画素内に配置すべき各種リセットスイッチおよび各種画素選択スイッチとなるトランジスタ等は記入していないが、配線の層数、使用環境、装置の全体構成を考慮して適宜形成すればよいことはいうまでもない。
【００８３】
また、図４に固体撮像素子１の各構成の平面配置を模式的に示すが、同図の左右方向に沿って、ＰＤ不純物領域３３、増倍ゲート電極４１、転送ゲート電極４３、出力用不純物領域３７が、順次隣接するように配置されていることが分かる。
【００８４】
なお、同図においては、ゲート酸化膜３９は省略してあるが（以下平面図では同様に省略）、図３に記入していない出力用不純物領域３７上のコンタクトホール４７、配線４９を描いてある。
【００８５】
なお、各要素の形状や相対的な大きさ等は、本発明の効力を維持する範囲において画素の縮小等の必要性を鑑みて適宜調整しうることはいうまでもない。
ｃ）次に、固体撮像素子１における電荷増倍過程を、図５を用いて説明する。
【００８６】
一般的に知られているように、ＰＤ不純物領域３３と半導体基板３１との不純物濃度差と、外部から半導体基板３１およびその他の構成要素に印加する電圧によって空乏層が発生する。
【００８７】
ここでは、各構成要素は理想的な初期状態から動作を開始するものとする。なお、このために必要なリセットスイッチとなるトランジスタ等については図５に記載していないが、一般的に知られたＭＯＳトランジスタ等を用いて容易に形成することができる。
【００８８】
光（微弱光）がＰＤ不純物領域３３に入射すると、（電荷増倍領域３５における）空乏層で発生した電荷、すなわち電子および正孔は、それぞれＰＤ不純物領域３３および半導体基板３１方向に移動する。ここではＰＤ不純物領域３３に移動する電荷に着目する。なお、半導体基板３１をｐ型Ｓｉ基板とし、ＰＤ不純物領域３３をｎ型とした場合は、ＰＤ不純物領域３３に移動する電荷は電子が大多数となる。
【００８９】
増倍ゲート電極４１に外部から適切な値に調整された電圧を印加して、ＰＤ不純物領域３３に移動した電荷を電荷増倍領域３５に注入する。増倍を想定する電荷が電子の場合は、増倍ゲート電極４１に印加する電圧は正の値とする。このとき、あらかじめ不純物濃度を調整してある電荷増倍領域３５では、増倍ゲート電極４１の直下に、アバランシェ増倍に適した電界強度（例えば２．０×１０5〜３．６×１０5［Ｖ／ｃｍ］）を内部に伴った空乏層を発生させることができる。このような空乏層は、通常のＣＭＯＳイメージセンサに用いられる電源電圧と同程度の電圧（例えば２．６〜５．０［Ｖ］）で発生させることができる。
【００９０】
注入された電荷がこの空乏層に達すると、空乏層内の電界によってアバランシェ増倍を起こし、電荷が増倍される。このとき発生する注入されたものと逆の極性の電荷は、半導体基板３１の表面（上面）と裏面（下面）の間で発生している電界にしたがって裏面方向（同図下方）に移動する。
【００９１】
増倍ゲート電極４１に電圧を印加している間は、注入された電荷と同じ極性の増倍された電荷は電荷増倍領域３５に留まっている。
増倍ゲート電極４１に電圧を印加した状態で、転送ゲート電極４３に適切な電圧を印加して、電荷増倍領域３５に留まっている電荷（即ちＰＤ不純物領域３３に再注入されて増倍された電荷）を出力用不純物領域３７に転送開始する。ここで転送ゲート電極４３に印加する電圧も、一般的なＣＭＯＳイメージセンサの電源電圧程度の電圧（例えば２．６〜５．０［Ｖ］）で十分である。
【００９２】
転送ゲート電極４３への電圧印加による電荷の転送開始後、増倍ゲート電極４１に印加していた電圧を初期状態に戻す。
本実施形態では、このようにして、特別な高電圧を印加して消費電力を大きくすることなしに、微弱光により発生するわずかな電荷を画素内で増倍することができる。この結果、画素外まで電荷を転送した後に回路的に信号を増幅する従来の方法に比べて画素出力部分での信号を大きくすることができ、画素外の信号転送中に混入する雑音の影響を相対的に低減することができる。すなわち、本実施形態により、改善されたＳ／Ｎを得ることが可能になる。
【００９３】
ｄ）次に、固体撮像素子１におけるゲート電極への印加電圧駆動のタイミングを、図６を用いて説明する。
ここでは、各構成要素は理想的な初期状態から動作を開始するものとする。増倍ゲート電極４１に印加する電圧パルスは１回でもよいが、さらに十分な増倍率を得るために、図６の上部に示すように複数の電圧パルスを印加してもよい。このとき、複数印加する電圧パルスは、それぞれの電圧パルスが初期状態に戻った直後に増倍された電荷が再度前述の増倍過程によって増倍されるように、十分短い時間の後に次の電圧パルスを印加するものとする。
【００９４】
図６の下部に示すように、増倍ゲート電極４１に印加する最後の電圧パルスと、転送ゲート電極４３に印加する電圧パルスは、各電圧パルス波形の過渡状態を考慮した適切な調整によって、一部がオーバーラップするように設定する。
【００９５】
従って、本実施形態では、増倍ゲート電極４１に印加する複数の電圧パルスの回数を適宜調整することで、電荷の増倍率を所望の値に制御することができる。
ｅ）次に、本実施形態の応用例について説明する。
【００９６】
図７に応用例１の固体撮像素子の上面側を模式的に示す。
図７に示す様に、この固体撮像素子５１では、ＰＤ不純物領域５３のうち半導体基板５５表面に至る部分（グレー部分）は、上面から見てｎ角形（例えば８角形）であり、増倍ゲート電極５７と、電荷増倍領域５９と、転送ゲート電極６１と、出力用不純物領域６３とは、ｎ角形のＰＤ不純物領域５３の半導体基板５５表面に至る部分の周囲を上面から見て、１辺〜（ｎ−１）辺のいずれかの辺（ここでは３辺）を残して取り囲むように形成されている。なお、コンタクトホール６５や配線６７も出力用不純物領域６３に沿って同様に形成されている。
【００９７】
つまり、本応用例１では、前述の画素内に配置すべき必要な画素構成要素の機能を妨げない範囲において、増倍ゲート電極５７、電荷増倍領域５９、転送ゲート電極６１、出力用不純物領域６３が、ＰＤ不純物領域５３の周囲を上面から見て取り巻くように配置されている。
【００９８】
従って、本応用例１では、上面から見た増倍ゲート電極５７および電荷増倍領域５９の面積と比例して電荷の増倍効果を見積もることができるので、検出すべき微弱光に合わせた設計が容易にできる。
【００９９】
図８に応用例２の固体撮像素子の上面側を模式的に示す。
図８に示す様に、この固体撮像素子７１では、増倍ゲート電極７３と、電荷増倍領域７５と、転送ゲート電極７７と、出力用不純物領域７９とのうち、増倍ゲート電極７３と電荷増倍領域７５とは、ＰＤ不純物領域８１のうち半導体基板８３表面に至る部分（８角形のグレー部分）の周囲を上面から見て全周取り囲むように形成されている。なお、コンタクトホール８５や配線８７も出力用不純物領域７９に沿って同様に形成されている。
【０１００】
従って、本応用例２では、上面から見た増倍ゲート電極７３および電荷増倍領域７５の面積が極大となるので、電荷の増倍効果も極大値が得られる。
［第２実施形態］
次に、第２実施形態について説明するが、前記第１実施形態と同様な内容の説明は省略又は簡略化する。
【０１０１】
ａ）まず、本実施形態の固体撮像素子の構成を説明する。
図９は固体撮像素子を模式的に示す断面図であり、図１０はその平面図である。
図９及び図１０に示す様に、第２実施形態の固体撮像素子９１は、前記第１実施形態と同様な配置で、半導体基板９３上に、ＰＤ不純物領域９５と、電荷増倍領域９７と、出力用不純物領域９９と、ゲート酸化膜１０１と、増倍ゲート電極１０３と、転送ゲート電極１０５とを備えている。
【０１０２】
特に本実施形態では、電荷増倍領域９７の不純物濃度は、半導体基板９３の不純物濃度とは異なり、独立して設定されている。例えば電荷増倍領域９７の不純物濃度は、１．６×１０17〜４．８×１０17［ｃｍ-3］に設定され、半導体基板９３の不純物濃度は、１．０×１０15［ｃｍ-3］に設定されている。
【０１０３】
つまり、電荷増倍領域９７の不純物濃度は、電荷を増倍するのに最適の不純物濃度になるように、適切な不純物（例えばホウ素）を独立に注入・拡散して形成されている。
これによって、電荷増倍領域９７以外の各種素子の設計に好適な半導体基板９３の不純物濃度を決めることと、電荷増倍に最適な不純物濃度を得ることを同時に成立させることが容易になる。
【０１０４】
ｂ）次に、本実施形態における電荷増倍過程を説明する。
本実施形態においても、基本的に前記第１実施形態と同様にして電荷増倍を行うことができる。
【０１０５】
図１１に示す様に、光がＰＤ不純物領域９３に入射すると、空乏層で発生した電荷（正負）は、それぞれＰＤ不純物領域９３および半導体基板９３方向に移動する。
増倍ゲート電極１０３に電圧を印加して、ＰＤ不純物領域９５に移動した電荷を電荷増倍領域９７に注入する。注入された電荷がこの空乏層に達すると、空乏層内の電界によってアバランシェ増倍を起こし、電荷が増倍される。
【０１０６】
そして、増倍ゲート電極１０３に電圧を印加した状態で、転送ゲート電極１０５に電圧を印加することにより、電荷増倍領域９５に留まっている電荷を出力用不純物領域９９に転送することができる。
【０１０７】
［第３実施形態］
次に、第３実施形態について説明するが、前記第２実施形態と同様な内容の説明は省略又は簡略化する。
【０１０８】
ａ）まず、本実施形態の固体撮像素子の構成を説明する。
図１２は固体撮像素子を模式的に示す断面図であり、図１３はその平面図である。
図１２及び図１３に示す様に、第３実施形態の固体撮像素子１１１は、前記第２実施形態と同様に、半導体基板１１３上に、ＰＤ不純物領域１１５と、（不純物濃度が独立して設定された）電荷増倍領域１１７と、出力用不純物領域１１９と、ゲート酸化膜１２１と、増倍ゲート電極１２３と、転送ゲート電極１２５とを備えている。
【０１０９】
特に本実施形態では、ＰＤ不純物領域１１５は、半導体基板１１３の表面（上面）から離れた適当な深さにおいて、増倍ゲート電極１２３と電荷増倍領域１１７の直下まで延長して形成されている。
【０１１０】
このような構造にすることによって、ＰＤ不純物領域１１５から電荷増倍領域１１７に電荷を注入することが容易になり、微弱な入射信号に対する検出効率が向上する。
ｂ）次に、本実施形態における電荷増倍過程を説明する。
【０１１１】
図１４に示す様に、まず、光（微弱光）がＰＤ不純物領域１１５に入射すると、空乏層で発生した電荷、すなわち電子および正孔は、それぞれＰＤ不純物領域１１５および半導体基板１１３方向に移動する。ここではＰＤ不純物領域１１５に移動する電荷に着目する。
【０１１２】
次に、増倍ゲート電極１２３に外部から適切な値に調整された電圧を印加して、ＰＤ不純物領域１１５に移動した電荷を電荷増倍領域１１７に注入する。なお、ＰＤ不純物領域１１５は増倍ゲート電極１２３および電荷増倍領域１１７の下方まで延長されているので、この延長部分から電荷増倍領域１１７に電荷が注入され易くなっている。
【０１１３】
このとき、あらかじめ不純物濃度を調整してある電荷増倍領域１１７では、増倍ゲート電極１２３の直下に、アバランシェ増倍に適した電界強度を内部に伴った空乏層を発生させることができる。
【０１１４】
そして、注入された電荷がこの空乏層に達すると、空乏層内の電界によってアバランシェ増倍を起こし、電荷が増倍される。なお、増倍ゲート電極１２３に電圧を印加している間は、注入された電荷と同じ極性の増倍された電荷は、電荷増倍領域１１７に留まっている。
【０１１５】
次いで、増倍ゲート電極１２３に印加している電圧を初期値に戻す。これによって、増倍された電荷は、ＰＤ不純物領域１１５の延長部分に再注入される。
引き続き、転送ゲート電極１２５に適切な電圧を印加して、ＰＤ不純物領域１１５に再注入された電荷を、出力用不純物領域１１９に転送する。
【０１１６】
このようにして、本実施形態では、特別な高電圧を印加して消費電力を大きくすることなしに、微弱光により発生するわずかな電荷を画素内で増倍することができる。この結果、画素外まで電荷を転送した後に回路的に信号を増幅する従来の方法に比べて、画素出力部分での信号を大きくすることができ、画素外の信号転送中に混入する雑音の影響を相対的に低減することができる。すなわち、本実施形態により、一層改善されたＳ／Ｎを得ることが可能になる。
【０１１７】
ｃ）次に、固体撮像素子１１１におけるゲート電極への印加電圧駆動のタイミングを、図１５を用いて説明する。
ここでは、各構成要素は理想的な初期状態から動作を開始するものとする。増倍ゲート電極１２３に印加する電圧は１回でもよいが、さらに十分な増倍率を得るために、図１５の上部に示すように複数の電圧パルスを印加してもよい。
【０１１８】
また、図１５の下部に示すように、増倍ゲート電極１２３に加える電圧パルスが初期値（図１５では一例として０Ｖとしてある）に戻った後に、転送ゲート電極１２５に電圧を印加して出力用不純物領域１１９に電荷を転送する。
【０１１９】
なお、増倍ゲート電極１２３に印加する最後の電圧パルスと、転送ゲート電極１２５に印加する電圧パルスは、各電圧パルス波形の過渡状態を考慮した適切な調整によって、一部がオーバーラップするように設定してもよい。
【０１２０】
従って、本実施形態では、増倍ゲート電極１２３に印加する複数の電圧パルスの回数を適宜調整することで、電荷の増倍率を所望の値に制御することができる。
なお、本実施形態では、上述した応用例１、２と同様に、画素内に配置すべき必要な画素構成要素の機能を妨げない範囲において、増倍ゲート電極１２３、電荷増倍領域１１７、転送ゲート電極１２５、出力用不純物領域１１９、およびＰＤ不純物領域１１５のうち電荷増倍領域１１７直下への延長部分が、ＰＤ不純物領域１１５のうち半導体基板１１３表面に至る部分の周囲を上面から見て取り巻くように配置してもよい。
【０１２１】
特に、ＰＤ不純物領域１１５のうち半導体基板１１３表面に至る部分の周囲の全周を、増倍ゲート電極１２３及び電荷増倍領域１１７で取り巻くように配置することが好ましい。
【０１２２】
［第４実施形態］
次に、第４実施形態について説明するが、前記第３実施形態と同様な内容の説明は省略又は簡略化する。
【０１２３】
ａ）まず、本実施形態の固体撮像素子の構成を説明する。
図１６は固体撮像素子を模式的に示す断面図であり、図１７はその平面図である。
図１６及び図１７に示す様に、第４実施形態の固体撮像素子１３１は、前記第３実施形態と同様に、半導体基板１３３上に、ＰＤ不純物領域１３５と、（不純物濃度が独立して設定された）電荷増倍領域１３７と、出力用不純物領域１３９と、ゲート酸化膜１４１と、増倍ゲート電極１４３と、転送ゲート電極１４５とを備えている。
【０１２４】
特に本実施形態では、ＰＤ不純物領域１３５は、増倍ゲート電極１４３直下においては電荷増倍領域１３７の直下を通り、増倍ゲート電極１４３と転送ゲート電極１４５との間隙においては半導体基板１３３の表面に至るように延長して形成されている。つまり、ＰＤ不純物領域１３５の出力用不純物領域１３９の先端は、ゲート酸化膜１４１の下面に接するまで延長されている。
【０１２５】
このような構造にすることによって、ＰＤ不純物領域１３５から電荷増倍領域１３７に電荷を注入することが容易になり、かつ、電荷増倍後に出力用不純物領域１３９に増倍後の電荷を転送することも容易になるので、結果として微弱な入射信号に対する検出効率が向上する。
【０１２６】
ｂ）次に、本実施形態における電荷増倍過程を説明する。
図１８に示す様に、本実施形態では、前記第３実施形態に比較して、電荷増倍動作が終了した後に、増倍ゲート電極１４３と転送ゲート電極１４５の間隙にまで延長したＰＤ不純物領域１３５の先端から、転送ゲート電極１４５直下を通って出力用不純物領域１３９へ、増倍した電荷を転送する点が異なる。
【０１２７】
このようにすることで、電荷転送時に増倍した電荷が通過する経路が短くなるので、電荷転送が容易になる。
なお、本実施形態においても、前記第３実施形態と同様に、ＰＤ不純物領域１３５のうち、増倍ゲート電極１３７と転送ゲート電極１４５との間隙の半導体基板１３３表面まで延長している部分を除く半導体基板１３３表面に至る部分を、上面からみてｎ角形に構成し、増倍ゲート電極１３７と、電荷増倍領域１３７と、転送ゲート電極１４５と、出力用不純物領域１３９と、ＰＤ不純物領域１３５のうち電荷増倍領域１３７直下を通って増倍ゲート電極１３７と転送ゲート電極１４５との間隙の半導体基板１３３表面まで延長している部分とを、ｎ角形部分のＰＤ不純物領域１３５のうち（増倍ゲート電極１３７と転送ゲート電極１４５との間隙の半導体基板１３３表面まで延長している部分を除く）半導体基板１３３表面に至る部分の周囲の上面から見て１辺〜（ｎ−１）辺のいずれかの辺を残して取り囲むように形成してもよい。
【０１２８】
［第５実施形態］
次に、第５実施形態について説明するが、前記第３実施形態と同様な内容の説明は省略又は簡略化する。
【０１２９】
図１９は固体撮像素子を模式的に示す断面図であり、図２０はその平面図である。
図１９及び図２０に示す様に、第５実施形態の固体撮像素子１５１は、前記第３実施形態と同様に、半導体基板１５３上に、（延長部分を有する）ＰＤ不純物領域１５５と、（不純物濃度が独立して設定された）電荷増倍領域１５７と、出力用不純物領域１５９と、ゲート酸化膜１６１と、増倍ゲート電極１６３と、転送ゲート電極１６５とを備えている。
【０１３０】
特に本実施形態では、ゲート酸化膜１６１とＰＤ不純物領域１５５との間に配置されて、その右端が電荷増倍領域１５７に接するとともに、その左端がＰＤ不純物領域１５５の側端に沿って深さ方向に伸びる表面・側面不純物領域１６７を備えている。
【０１３１】
前記表面・側面不純物領域１６７の不純物としては、例えばホウ素を採用でき、この表面・側面不純物領域１６７の作用の一つは、ＰＤ不純物領域１５５の表面に存在する表面準位に起因する暗電流の影響を低減することである。さらにこれに加えて、ＰＤ不純物領域１５５から電荷増倍領域１５７に注入する電荷と逆の極性をもち雑音成分となる電荷を、電荷増倍領域１５７から引き抜く作用がある。これによって、電荷増倍にともなう電荷数の揺らぎを低減することができ、雑音を低減できる。
【０１３２】
なお、以上の作用を実現するために必要なリセットスイッチとなるトランジスタ等については図１９、図２０に記載していないが、一般的に知られたＭＯＳトランジスタ等を用いて容易に形成することができる。
【０１３３】
［第６実施形態］
次に、第６実施形態について説明するが、前記第４実施形態と同様な内容の説明は省略又は簡略化する。
【０１３４】
図２１は固体撮像素子を模式的に示す断面図であり、図２２はその平面図である。
図２１及び図２２に示す様に、第６実施形態の固体撮像素子１７１は、前記第４実施形態と同様に、半導体基板１７３上に、（電荷増倍領域を覆ってゲート酸化膜に至る延長部分を有する）ＰＤ不純物領域１７５と、（不純物濃度が独立して設定された）電荷増倍領域１７７と、出力用不純物領域１７９と、ゲート酸化膜１８１と、増倍ゲート電極１８３と、転送ゲート電極１８５とを備えている。
【０１３５】
本実施形態では、前記第５実施形態と同様に、ゲート酸化膜１８１とＰＤ不純物領域１７５との間に配置されて、その右端が電荷増倍領域１７７に接するとともに、その左端がＰＤ不純物領域１７５の側端に沿って深さ方向に伸びる表面・側面不純物領域１８７を備えている。
【０１３６】
従って、本実施形態では、前記第４実施形態及び第５実施形態と同様な効果を奏する。
［第７実施形態］
次に、第７実施形態について説明するが、前記第３実施形態と同様な内容の説明は省略又は簡略化する。
【０１３７】
図２３は固体撮像素子を模式的に示す断面図である。
図２３に示す様に、第７実施形態の固体撮像素子１９１は、前記第３実施形態と同様に、半導体基板１９３と、（延長部分を有する）ＰＤ不純物領域１９５と、（不純物濃度が独立して設定された）電荷増倍領域１９７と、出力用不純物領域１９９と、ゲート酸化膜２０１と、増倍ゲート電極２０３と、転送ゲート電極２０５とを備えている。
【０１３８】
特に、本実施形態では、上述したＰＤ不純物領域１９５、電荷増倍領域１９７、出力用不純物領域１９９、ゲート酸化膜２０１、増倍ゲート電極２０３、転送ゲート電極２０５の第２実施形態と同様な構成を、半導体基板１９３の上に形成したエピタキシャル層２０７の表面（上面）に形成している。
【０１３９】
このエピタキシャル層２０７への不純物注入条件を調整することによって、エピタキシャル層２０７の不純物濃度とは独立に電荷増倍領域１０５等の不純物濃度を電荷増倍に最適な値に調整することは容易である。
【０１４０】
本実施形態においては、エピタキシャル層２０７の不純物濃度を、例えば１０14［ｃｍ-3］以下といったように、半導体基板１９３に比べて比較的低濃度に制御することで、固体撮像素子１９１を動作させる際に、ＰＤ不純物領域１９５から半導体基板１９３方向に向かって形成される空乏層の厚さを十分な厚さにすることができる。
【０１４１】
よって、所望の信号を含む入力光の波長が近赤外光帯域に及ぶなど比較的長い場合は、半導体中への光の侵入長が長くなるので、このように空乏層の厚さを十分厚くすることによって、所望の波長帯域における感度を高くすることができる。
【０１４２】
逆に、所望の信号を含む入力光の波長が比較的短い場合は、エピタキシャル層２０７の厚さを薄くして空乏層を薄くし、不要な長波長側の信号の感度を低下させつつ必要な短波長側の感度を確保することができる。
【０１４３】
同時に、エピタキシャル層２０７の厚さを空乏層の厚さと同程度にした上で、半導体基板１９３の不純物濃度は比較的高くして抵抗値を下げることで、高周波の入力光に対する応答性を損なわないようにする効果がある。
【０１４４】
なお、本実施形態においても、エピタキシャル層２０７の表面に形成する構造が、上述した第１、第２、第４〜第６実施形態と同様の構造であってもよいことはいうまでもない。
【０１４５】
［第８実施形態］
次に、第８実施形態について説明するが、前記第３実施形態と同様な内容の説明は省略又は簡略化する。
【０１４６】
図２４は固体撮像素子を模式的に示す断面図である。
図２４に示すように、第８実施形態の固体撮像素子２１１は、前記第３実施形態と同様に、半導体基板２１３の上に、（延長部分を有する）ＰＤ不純物領域２１５と、（不純物濃度が独立して設定された）電荷増倍領域２１７と、出力用不純物領域２１９と、ゲート酸化膜２２１と、増倍ゲート電極２２３と、転送ゲート電極２２５とを備えている。
【０１４７】
特に本実施形態では、前記第５実施形態とほぼ同様に、ゲート酸化膜２２１とＰＤ不純物領域２１５との間に配置されて、その右端が電荷増倍領域２１７に接するとともに、その中央部がＰＤ不純物領域２１５を貫いて深さ方向に伸びる表面・中央不純物領域２２７を備えている。
【０１４８】
従って、本実施形態では、前記第３実施形態及び第５実施形態と同様な効果を奏する。
つまり、（前記表面・側面不純物領域と同様な組成の）表面・中央不純物領域２２７により、上述した「電荷増倍にともなう電荷数の揺らぎを低減することができ、雑音を低減できる」という効果を奏する。
【０１４９】
また、増倍ゲート電極２２３、電荷増倍領域２１７、転送ゲート電極２２５、出力用不純物領域２１９、ＰＤ不純物領域２１５のうち電荷増倍領域２１７直下への延長部分を、ＰＤ不純物領域２１５のうち半導体基板２１３表面に至る部分の周囲を上面から見て取り巻くように配置する場合でも、ＰＤ不純物領域２１５の中央部分において深さ方向に形成した表面・中央不純物領域２２７によって、ＰＤ不純物領域２１５から電荷増倍領域２１７に注入する電荷と逆の極性をもち雑音成分となる電荷を、電荷増倍領域２１７から引き抜く作用を保つことができる。
【０１５０】
［第９実施形態］
次に、第９実施形態について説明するが、前記第４及び第８実施形態と同様な内容の説明は省略又は簡略化する。
【０１５１】
図２５は固体撮像素子を模式的に示す断面図である。
図２５に示すように、第９実施形態の固体撮像素子２３１は、前記第４実施形態と同様に、半導体基板２３３の上に、（電荷増倍領域を覆ってゲート酸化膜に至る延長部分を有する）ＰＤ不純物領域２３５と、（不純物濃度が独立して設定された）電荷増倍領域２３７と、出力用不純物領域２３９と、ゲート酸化膜２４１と、増倍ゲート電極２４３と、転送ゲート電極２４５とを備えている。
【０１５２】
特に本実施形態では、前記第８実施形態と同様に、ゲート酸化膜２４１とＰＤ不純物領域２３５との間に配置されて、その右端が電荷増倍領域２３７に接するとともに、その中央部がＰＤ不純物領域２３５を貫いて深さ方向に伸びる表面・中央不純物領域２４７を備えている。
【０１５３】
従って、本実施形態では、前記第４実施形態及び第８実施形態と同様な効果を奏する。
尚、本発明は前記実施形態になんら限定されるものではなく、本発明を逸脱しない範囲において種々の態様で実施しうることはいうまでもない。
【図面の簡単な説明】
【０１５４】
【図１】本発明の原理を説明する説明図である。
【図２】第１実施形態の固体撮像装置を示すブロック図である。
【図３】第１実施形態の固体撮像素子を模式的に示す断面図である。
【図４】第１実施形態の固体撮像素子を模式的に示す上面図である。
【図５】第１実施形態における電荷増倍過程を示す模式図である。
【図６】第１実施形態におけるゲート電極への印加電圧駆動のタイミング図である。
【図７】第１実施形態の応用例１の固体撮像素子を模式的に示す上面図である。
【図８】第１実施形態の応用例２の固体撮像素子を模式的に示す上面図である。
【図９】第２実施形態の固体撮像素子を模式的に示す断面図である。
【図１０】第２実施形態の固体撮像素子を模式的に示す上面図である。
【図１１】第２実施形態における電荷増倍過程を示す模式図である。
【図１２】第３実施形態の固体撮像素子を模式的に示す断面図である。
【図１３】第３実施形態の固体撮像素子を模式的に示す上面図である。
【図１４】第３実施形態における電荷増倍過程を示す模式図である。
【図１５】第３実施形態におけるゲート電極への印加電圧駆動のタイミング図である。
【図１６】第４実施形態の固体撮像素子を模式的に示す断面図である。
【図１７】第４実施形態の固体撮像素子を模式的に示す上面図である。
【図１８】第４実施形態における電荷増倍過程を示す模式図である。
【図１９】第５実施形態の固体撮像素子を模式的に示す断面図である。
【図２０】第５実施形態の固体撮像素子を模式的に示す上面図である。
【図２１】第６実施形態の固体撮像素子を模式的に示す断面図である。
【図２２】第６実施形態の固体撮像素子を模式的に示す上面図である。
【図２３】第７実施形態の固体撮像素子を模式的に示す断面図である。
【図２４】第８実施形態の固体撮像素子を模式的に示す断面図である。
【図２５】第９実施形態の固体撮像素子を模式的に示す断面図である。
【図２６】従来技術の説明図である。
【符号の説明】
【０１５５】
１、５１、７１、９１、１１１、１３１、１５１、１７１、１９１、２１１、２３１…画素（固体撮像素子）
３１、５５、８３、９３、１１３、１３３、１５３、１７３、１９３、２１３、２３３…半導体基板
３３、５３、８１、９５、１１５、１３５、１５５、１７５、１９５、２１５、２３５…ＰＤ不純物領域
３５、５９、７５、９７、１１７、１３７、１５７、１７７、１９７、２１７、２３７…電荷増倍領域
３７、６３、７９、９９、１１９、１３９、１５９、１７９、１９９、２１９、２３９…出力用不純物領域
３９、１０１、１２１、１４１、１６１、１８１、２０１、２２１、２４１…ゲート酸化膜
４１、５７、７３、１０３、１２３、１４３、１６３、１８３、２０３、２２３、２４３…増倍ゲート電極
４３、６１、７７、１０５、１２５、１４５、１６５、１８５、２０５、２２５、２４５…転送ゲート電極
１６７、１８７…表面・側面不純物領域
２２７、２４７…表面・中央不純物領域
２０７…エピタキシャル層
【図２】
2008288326.tif 000003
【図３】
2008288326.tif 000004
【図４】
2008288326.tif 000005
【図５】
2008288326.tif 000006
【図６】
2008288326.tif 000007
【図７】
2008288326.tif 000008
【図８】
2008288326.tif 000009
【図９】
2008288326.tif 000010
【図１０】
2008288326.tif 000011
【図１１】
2008288326.tif 000012
【図１２】
2008288326.tif 000013
【図１３】
2008288326.tif 000014
【図１４】
2008288326.tif 000015
【図１５】
2008288326.tif 000016
【図１６】
2008288326.tif 000017
【図１７】
2008288326.tif 000018
【図１８】
2008288326.tif 000019
【図１９】
2008288326.tif 000020
【図２０】
2008288326.tif 000021
【図２１】
2008288326.tif 000022
【図２２】
2008288326.tif 000023
【図２３】
2008288326.tif 000024
【図２４】
2008288326.tif 000025
【図２５】
2008288326.tif 000026
【図２６】
2008288326.tif 000027
【図１】
2008288326.tif 000028