(57)【要約】【課題】入力インピーダンスを低下させることなく、増幅器の所望飽和レベルを高めて線形性を向上させ、かつ低い雑音指数を有する広帯域低雑音増幅器を提供する。【解決手段】本発明の広帯域低雑音増幅器は、入力端子を第1トランジスタのベース端子及び第1受動素子の一端及び第3受動素子の一端に接続し、第1トランジスタのエミッタ端子を接地し、第1トランジスタのコレクタ端子を出力端子及び第2トランジスタのベース端子及び容量素子の一端及び第2の受動素子の一端に接続し、第1受動素子の他端を容量素子の他端に接続し、第2トランジスタのエミッタ端子を第3受動素子の他端に接続し、電源端子を第2トランジスタのコレクタ端子及び第2受動素子の他端に接続して構成され、増幅器の所望飽和レベルに適合するようエミッタサイズを決定した第1トランジスタのインピーダンスに対応し、第3受動素子のインピーダンス値を決定し、入力インピーダンスを整合する。【選択図】図１
2008288817.tif 000002
【特許請求の範囲】
【請求項１】
入力端子を第１のトランジスタのベース端子及び第１の受動素子の一端および第３の受動素子の一端に接続し、
前記第１のトランジスタのエミッタ端子を接地し、第１のトランジスタのコレクタ端子を出力端子および第２のトランジスタのベース端子および容量素子の一端および第２の受動素子の一端に接続し、
第１の受動素子の他端を容量素子の他端に接続し、第２のトランジスタのエミッタ端子を第３の受動素子の他端に接続し、電源端子を第２のトランジスタのコレクタ端子および第２の受動素子の他端に接続して構成され、
増幅器の所望飽和レベルに適合するようエミッタサイズを決定した第１のトランジスタのインピーダンスに対応して、前記第３の受動素子のインピーダンス値を決定し、入力インピーダンスを整合することを特徴とする広帯域低雑音増幅器。
【請求項２】
入力端子を第１のトランジスタのベース端子及び第１の受動素子の一端および第４の受動素子の一端に接続し、
第１のトランジスタのエミッタ端子を接地し、第１のトランジスタのコレクタ端子を出力端子および第２のトランジスタのベース端子および容量素子の一端および第２の受動素子の一端に接続し、
第１の受動素子の他端を容量素子の他端に接続し、第２のトランジスタのエミッタ端子を第３の受動素子の他端に接続し、電源端子を第２のトランジスタのコレクタ端子及び第２の受動素子の他端に接続し、
第３の受動素子の一端を第４の受動素子の他端および第５の受動素子の一端に接続し、第５の受動素子の他端を接地して構成され、
増幅器の所望飽和レベルに適合するようエミッタサイズを決定した第１のトランジスタのインピーダンスに対応して、第３の受動素子及び第５の受動素子のぞれぞれのインピーダンス値、あるいは第４の受動素子のインピーダンス値を決定し、入力インピーダンスを整合することを特徴とする広帯域低雑音増幅器。
【請求項３】
請求項１記載の広帯域低雑音増幅器において、
第３の受動素子として、抵抗素子、可変抵抗素子、インダクタのいずれか単体を、
あるいはいずれか複数素子を直列に接続した回路を、用いることを特徴とした広帯域低雑音増幅器。
【請求項４】
請求項１記載の広帯域低雑音増幅器において、
第１の受動素子として、抵抗素子、可変抵抗素子のいずれかを、あるいはいずれか複数素子を直列に接続した回路を、用いることを特徴とした広帯域低雑音増幅器。
【請求項５】
請求項１記載の広帯域低雑音増幅器において、
第２の受動素子として、抵抗素子、インダクタのいずれかを、あるいはいずれか複数素子を直列に接続した回路を、用いることを特徴とした広帯域低雑音増幅器。
【請求項６】
請求項２記載の広帯域低雑音増幅器において、
第３の受動素子として、抵抗素子、可変抵抗素子、インダクタのいずれかを、あるいはいずれか複数素子を直列に接続した回路を、用いることを特徴とした広帯域低雑音増幅器。
【請求項７】
請求項２記載の広帯域低雑音増幅器において、
第４の受動素子として、抵抗素子、可変抵抗素子、インダクタのいずれかを、あるいはいずれか複数素子を直列に接続した回路を、用いることを特徴とした広帯域低雑音増幅器。
【請求項８】
請求項２記載の広帯域低雑音増幅器において、
第５の受動素子として、抵抗素子、可変抵抗素子、インダクタのいずれかを、あるいはいずれか複数素子を直列に接続した回路を、用いることを特徴とした広帯域低雑音増幅器。
【請求項９】
請求項２記載の広帯域低雑音増幅器において、
第１の受動素子として、抵抗素子、可変抵抗素子のいずれかを、あるいはいずれか複数素子を直列に接続した回路を用いることを、広帯域低雑音増幅器。
【請求項１０】
請求項２記載の広帯域低雑音増幅器において、
第２の受動素子として、抵抗素子、インダクタのいずれかを、あるいはいずれか複数素子を直列に接続した回路を用いることを、特徴とした広帯域低雑音増幅器。
【請求項１１】
エミッタ端子が接地され、ベース端子に入力端子が接続され、出力端子にコレクタが接続された第１のトランジスタと、
該第１のトランジスタのコレクタに一端が接続され、該第１のトランジスタのベースに他端が接続された負帰還回路と、
電源に一端が接続され、前記第１のトランジスタのコレクタに他端が接続された第２の受動素子と、
電源及び前記第１のトランジスタのコレクタの間に介挿されたバイアス回路と
を有し、
増幅器の所望飽和レベルに適合するようエミッタサイズを決定した第１のトランジスタのインピーダンスに対応して、前記第３の受動素子のインピーダンス値を決定し、入力インピーダンスを整合することを特徴とする広帯域低雑音増幅装置。
【請求項１２】
請求項１１記載の広帯域低雑音増幅装置において、
前記バイアス回路が、
ベース端子が前記出力端子に接続され、コレクタ端子が電源端子に接続された第２のトランジスタと、
第１のトランジスタのベース端子に一端が接続され、第２のトランジスタのエミッタ端子に他端が接続された第３の受動素子と
から構成されていることを特徴とする請求項１１記載の広帯域低雑音増幅装置。
【請求項１３】
請求項１２記載の広帯域低雑音増幅装置において、
前記第３の受動素子が、
前記第２のトランジスタのエミッタに一端が接続された第４の受動素子と、
該第４の受動素子の他端に一端が接続され、前記第１のトランジスタのベースに他端が接続された第５の受動素子と
から構成されていることを特徴とする広帯域低雑音増幅装置。
【請求項１４】
請求項１３記載の広帯域低雑音増幅装置において、
前記第４の受動素子の他端に一端が接続され、他端が接地された第６の受動素子と
をさらに有することを特徴とする広帯域低雑音増幅装置。
【請求項１５】
請求項１１から請求項１４いずれかに記載の広帯域低雑音増幅装置において、
前記負帰還回路が、
前記第１のトランジスタのコレクタ端子に一端が接続された容量素子と、
前記第１のトランジスタのベース端子に一端が接続され、前記容量素子の他端に他端が接続された第１の受動素子と
から構成されていることを特徴とする広帯域低雑音増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
従来の広帯域な特性を有した増幅器として、例えば、並列負帰還増幅器モデルは、図１７に示す回路構成となっている。この図１７において、１６１は入力端子、１６２は出力端子、１６３は基本増幅器、１６４は負帰還回路である。
この負帰還増幅器は、電圧利得Ａv主増幅器の入力と、出力端子と間に位相変化の少ない帰還率Ｆの負帰還回路を接続することで、利得を１／（１＋ＦＡv）と低下させるが、一方帯域を（１＋ＦＡv）に拡大する特徴を有している（例えば、非特許文献１参照）。
【０００２】
また、増幅器の線形性を高める手法として、トランジスタの電源電圧を高くする手法があるが、トランジスタの耐圧のために、高電圧化には限界がある。
そのため、一般的にはトランジスタのエミッタサイズを大きくし、線形性を高める手法がとられている。
【０００３】
また、従来の広帯域を有した増幅器として低雑音増幅器があり、この低雑音増幅器は図１８に示す回路構成となっている。この図１８において、図中１７１は入力端子、１７２は出力端子、１７３は電源端子、１７４及び１７５はトランジスタ、１７６、１７７、１７９及び１８０は抵抗素子、１７８はインダクタである。
この低雑音増幅器は線形性を高めるため、エミッタサイズの大きなトランジスタを使用している。
【０００４】
この大きなトランジスタを使用することにより、入力インピーダンスの低下は、トランジスタ１７４のエミッタに接続した抵抗素子１７６により５０Ωに整合している（例えば、非特許文献２参照）。
【非特許文献１】相川正義、大平孝、徳満恒雄、広田哲夫、村口正弘共著、「モノリシックマイクロ波集積回路(MMIC)」jpp. 97-99、電子情報通信学会、平成９年１月
【非特許文献２】Herbert Knapp, Dietmar Zoschg, Thomas Meister, Klaus Aufinger, Sabine Boguth, and Ludwig Treitinger“15 GHz Wideband Amplifier with 2.8 dB Noise Figure in SiGe Bipolar Technology・" 2001 IEEE Radio Frequency Integrated Circuits Symposium, pp.287-pp.290
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、図１７に示す増幅器においては、主増幅器に対して並列に、負帰還回路を接続するため、入力インピーダンスが低下するという間題点がある。
また、この増幅器には、トランジスタのエミッタサイズを大きくした場合にも、同様に入力インピーダンスが低下するという問題点がある。
また、図１８に示す低雑音増幅器においては、主増幅器のエミッタに抵抗素子を挿入しているため、挿入した抵抗素子の抵抗値に応じて雑音指数が劣化するという問題点がある。
【０００６】
本発明は、このような事情に鑑みてなされたもので、入力インピーダンスを低下させることなく、増幅器の所望飽和レベルを高めて線形性を向上させ、かつ低い雑音指数を有する広帯域低雑音増幅器の提供を目的とする。
【課題を解決するための手段】
【０００７】
本発明の広帯域低雑音増幅器は、入力端子を第１のトランジスタのベース端子及び第１の受動素子の一端および第３の受動素子の一端に接続し、前記第１のトランジスタのエミッタ端子を接地し、第１のトランジスタのコレクタ端子を出力端子および第２のトランジスタのベース端子および容量素子の一端および第２の受動素子の一端に接続し、第１の受動素子の他端を容量素子の他端に接続し、第２のトランジスタのエミッタ端子を第３の受動素子の他端に接続し、電源端子を第２のトランジスタのコレクタ端子および第２の受動素子の他端に接続して構成され、増幅器の所望飽和レベルに適合するようエミッタサイズを決定した第１のトランジスタのインピーダンスに対応して、前記第３の受動素子のインピーダンス値を決定し、入力インピーダンスを整合する（例えば、増幅器の飽和レベルを高めるため、第１のトランジスタのエミッタサイズを増加させたことに伴う入力インピーダンスの低下を第３の受動素子のインピーダンス値を増加させることにより補償し、入力インピーダンスを整合する）ことを特徴とする。
【０００８】
本発明の広帯域低雑音増幅器は、上記広帯域低雑音増幅器において、第３の受動素子として、抵抗素子、可変抵抗素子、インダクタのいずれか単体を、あるいはいずれか複数素子を直列に接続した回路を、用いることを特徴とする。
この構成により、本発明によれば、第３の受動素子を抵抗とインダクタの直列回路で構成することにより、インピーダンスが広い周波数範囲にて高くなり良好な入力反射特性および雑音特性を得ることができる。
また、本発明によれば、第３の受動素子を抵抗のみで構成しても、高周波数帯での雑音特性はやや劣化するものの、低周波数帯にて十分な特性が得られる。
さらに、本発明によれば、第３の受動素子をインダクタのみで構成しても、低周波数帯での反射特性はやや劣化するものの、高周波数帯にて十分な特性が得られる。
【０００９】
本発明の広帯域低雑音増幅器は、上記広帯域低雑音増幅器において、第１の受動素子として、抵抗素子、可変抵抗素子のいずれかを、あるいはいずれか複数素子を直列に接続した回路を、用いることを特徴とする。
この構成により、本発明によれば、第１の受動素子を抵抗で構成し、抵抗値を変更することにより、帯域および利得を調整することができる。
また、本発明によれば、第１の受動素子を可変抵抗で構成し、抵抗を変化させることにより、帯域および利得を可変化することができる。
【００１０】
本発明の広帯域低雑音増幅器は、上記広帯域低雑音増幅器において、第２の受動素子として、抵抗素子、インダクタのいずれかを、あるいはいずれか複数素子を直列に接続した回路を、用いることを特徴とする。
この構成により、本発明によれば、第２の受動素子を抵抗とインダクタの直列回路で構成することにより、広い周波数帯域で出力整合を図ることが可能となり、良好な出力反射特性を得ることが出来る。
また、本発明によれば、第２の受動素子を抵抗で構成すると、高周波数帯域での整合がやや劣化するものの、低周波数帯域では十分な反射特性が得られる。
さらに、本願発明によれば、第２の受動素子をインダクタで構成すると、低周波数帯域での整合がやや劣化するものの、高周波数帯域では十分な反射特性が得られる。
【００１１】
本発明の広帯域低雑音増幅器は、入力端子を第１のトランジスタのベース端子及び第１の受動素子の一端および第４の受動素子の一端に接続し、第１のトランジスタのエミッタ端子を接地し、第１のトランジスタのコレクタ端子を出力端子および第２のトランジスタのベース端子および容量素子の一端および第２の受動素子の一端に接続し、第１の受動素子の他端を容量素子の他端に接続し、第２のトランジスタのエミッタ端子を第３の受動素子の他端に接続し、電源端子を第２のトランジスタのコレクタ端子及び第２の受動素子の他端に接続し、第３の受動素子の一端を第４の受動素子の他端および第５の受動素子の一端に接続し、第５の受動素子の他端を接地して構成され、増幅器の所望飽和レベルに適合するようエミッタサイズを決定した第１のトランジスタのインピーダンスに対応して、第３の受動素子及び第５の受動素子のぞれぞれのインピーダンス値、あるいは第４の受動素子のインピーダンス値を決定し、入力インピーダンスを整合する（例えば、増幅器の飽和レベルを高めるため、第１のトランジスタのエミッタサイズを増加させたことに伴う入力インピーダンスの低下を、第３の受動素子と第５の受動素子のぞれぞれのインピーダンスを増加させるか、あるいは第４の受動素子のインピーダンスを増加させることにより補償し、入力インピーダンスを整合する）ことを特徴とする。
【００１２】
本発明の広帯域低雑音増幅器は、上記広帯域低雑音増幅器において、第３の受動素子として、抵抗素子、可変抵抗素子、インダクタのいずれかを、あるいはいずれか複数素子を直列に接続した回路を、用いることを特徴とする。
上述した構成により、本発明によれば、第３の受動素子を、抵抗とインダクタの直列回路で構成することにより、インピーダンスが広い周波数範囲で高くなり良好な入力反射特性および雑音特性を得ることができる。
また、本発明によれば、第３の受動素子を抵抗のみで構成しても、高周波数帯での雑音特性はやや劣化するものの、低周波数帯では十分な特性が得られる。
さらに、本発明によれば、第３の受動素子をインダクタのみで構成しても、低周波数帯での反射特性はやや劣化するものの、高周波数帯では十分な特性が得られる。
【００１３】
本発明の広帯域低雑音増幅器は、上記広帯域低雑音増幅器において、第４の受動素子として、抵抗素子、可変抵抗素子、インダクタのいずれかを、あるいはいずれか複数素子を直列に接続した回路を、用いることを特徴とする。
上述した構成により、本発明によれば、第４の受動素子を抵抗とインダクタの直列回路で構成することにより、インピーダンスが広い周波数範囲で高くなり良好な入力反射特性および雑音特性を得ることができる。
また、本発明によれば、第４の受動素子を抵抗のみで構成しても、高周波数帯での雑音特性はやや劣化するものの、低周波数帯では十分な特性が得られる。
さらに、本発明によれば、第４の受動素子をインダクタのみで構成しても、低周波数帯での反射特性はやや劣化するものの、高周波数帯では十分な反射特性が得られる。
【００１４】
本発明の広帯域低雑音増幅器は、上記広帯域低雑音増幅器において、第５の受動素子として、抵抗素子、可変抵抗素子、インダクタのいずれかを、あるいはいずれか複数素子を直列に接続した回路を、用いることを特徴とする。
上述した構成により、本発明によれば、第５の受動素子を抵抗とインダクタの直列回路で構成することにより、インピーダンスが広い周波数範囲で高くなり良好な入力反射特性および雑音特性を得ることができる。
また、本発明によれば、第５の受動素子を抵抗のみで構成しても、高周波数帯での雑音特性はやや劣化するものの、低周波数帯では十分な特性が得られる。
さらに、本発明によれば、第５の受動素子をインダクタのみで構成しても、低周波数帯での反射特性はやや劣化するものの、高周波数帯では十分な特性が得られる。
【００１５】
本発明の広帯域低雑音増幅器は、上記広帯域低雑音増幅器において、第１の受動素子として、抵抗素子、可変抵抗素子のいずれかを、あるいはいずれか複数素子を直列に接続した回路を用いることを特徴とする。
上述した構成により、本発明によれば、第１の受動素子を抵抗で構成し、抵抗値を変更することにより、帯域および利得を調整することができる。
また、本発明によれば、第１の受動素子を可変抵抗で構成し、抵抗値を任意に調整して変化させることにより、帯域および利得を任意に調整することができる。
【００１６】
本発明の広帯域低雑音増幅器は、上記広帯域低雑音増幅器において、第２の受動素子として、抵抗素子、インダクタのいずれかを、あるいはいずれか複数素子を直列に接続した回路を用いることを特徴とする。
上述した構成により、本発明によれば、第２の受動素子を抵抗とインダクタの直列回路にて構成することにより、広い周波数帯域にて出力整合を図ることが可能となり、良好な出力反射特性を得ることができる。
また、本発明によれば、第２の受動素子を抵抗のみにて構成すると、高周波数帯域での整合がやや劣化するものの低周波数帯域では十分な反射特性が得られる。
さらに、本発明によれば、第２の受動素子をインダクタのみにて構成すると、低周波数帯域での整合が劣化するものの、高周波数帯域では十分な反射特性が得られる。
【００１７】
本発明の広帯域低雑音増幅装置は、エミッタ端子が接地され、ベース端子に入力端子が接続され、出力端子にコレクタが接続された第１のトランジスタと、該第１のトランジスタのコレクタに一端が接続され、該第１のトランジスタのベースに他端が接続された負帰還回路と、電源に一端が接続され、前記第１のトランジスタのコレクタに他端が接続された第２の受動素子と、電源及び前記第１のトランジスタのコレクタの間に介挿されたバイアス回路とを有し、増幅器の所望飽和レベルに適合するようエミッタサイズを決定した第１のトランジスタのインピーダンスに対応して、前記バイアス回路のインピーダンス値を決定し、入力インピーダンスを整合する（例えば、増幅器の飽和レベルを高めるため、第１のトランジスタのエミッタサイズを増加させたことに伴う入力インピーダンスの低下をバイアス回路のインピーダンス値を増加させることにより補償し、入力インピーダンスを整合する）ことを特徴とする。
【００１８】
本発明の広帯域低雑音増幅装置は、上記広帯域低雑音増幅装置において、前記バイアス回路が、ベース端子が前記出力端子に接続され、コレクタ端子が電源端子に接続された第２のトランジスタと、第１のトランジスタのベース端子に一端が接続され、第２のトランジスタのエミッタ端子に他端が接続された第３の受動素子とから構成されている（例えば、増幅器の線形性を高めるため、第１のトランジスタのエミッタサイズを増加させたことに伴う入力インピーダンスの低下を第３の受動素子のインピーダンス値を増加させることにより補償し、入力インピーダンスを整合する）ことを特徴とする。
【００１９】
本発明の広帯域低雑音増幅装置は、上記広帯域低雑音増幅装置において、前記第３の受動素子が、前記第２のトランジスタのエミッタに一端が接続された第４の受動素子と、該第４の受動素子の他端に一端が接続され、前記第１のトランジスタのベースに他端が接続された第５の受動素子とから構成されていることを特徴とする。
【００２０】
本発明の広帯域低雑音増幅装置は、上記広帯域低雑音増幅装置において、前記第４の受動素子の他端に一端が接続され、他端が接地された第６の受動素子とをさらに有することを特徴とする。
【００２１】
本発明の広帯域低雑音増幅装置は、上記広帯域低雑音増幅装置において、前記負帰還回路が、前記第１のトランジスタのコレクタ端子に一端が接続された容量素子と、前記第１のトランジスタのベース端子に一端が接続され、前記容量素子の他端に他端が接続された第１の受動素子とから構成されていることを特徴とする。
【００２２】
本発明の広帯域低雑音増幅装置は、上記広帯域低雑音増幅装置において、第４の受動素子及び第５の受動素子として、抵抗素子、可変抵抗素子、インダクタのいずれかを用いることを特徴とする。
【００２３】
本発明の広帯域低雑音増幅装置は、上記広帯域低雑音増幅装置において、第６の受動素子として、抵抗素子、可変抵抗素子、インダクタのいずれかを用いることを特徴とする。
【発明の効果】
【００２４】
以上説明したように、発明によれば、第１のトランジスタのベースにベース電流を供給する、第２のトランジスタからなるバイアス回路において、第２のトランジスタのエミッタと第１のトランジスタのベースとの間に設けられる第３の受動素子を高インピーダンス化することにより、増幅器の入力インピーダンスの低下を抑制することができ、第１のトランジスタのベース−エミッタ抵抗に対応して、バイアス回路のインピーダンスを制御して入力整合（インピーダンス整合）を取ることが可能となる。
すなわち、本発明によれば、エミッタサイズが大きな第１のトランジスタを用いることにより、増幅器の所望飽和レベルを高めることができ、増幅器の線形性が向上し、従来例のように、第１のトランジスタのエミッタを受動素子を介して接地していないため、雑音指数を改善することができる。
【００２５】
また、本発明によれば、増幅回路の飽和レベルを高めるため、一般的な広帯域低雑音増幅器で使用されるトランジスタと比較して、増幅回路の線形性を向上させるため、第１のトランジスタのエミッタサイズを大きくしたことにより、第１のトランジスタのベース−エミッタ抵抗が低下し、結果的に増幅回路の入力インピーダンスが低下してしまうことを抑制するため、増幅器の所望飽和レベルにより第１のトランジスタのエミッタサイズを規定し、このエミッタサイズにより決まるベース−エミッタ抵抗の抵抗値に対応して、第３の受動素子のインピダーンスを増加させ、増幅器の入力インピーダンスの整合を行う。
したがって、本発明によれば、第３の受動素子のインピーダンスの増加により、第１のトランジスタのベース−エミッタ抵抗の低下分を補い、増幅回路の入力インピーダンスの低下を抑制することができる。
【発明を実施するための最良の形態】
【００２６】
本発明の広帯域低雑音増幅器は、高線形性を有するものであり、エミッタ端子が接地され、ベース端子に入力端子が接続され、出力端子にコレクタが接続された第１のトランジスタと、ベース端子が上記出力端子に接続され、コレクタ端子が電源端子に接続された第２のトランジスタと、該第２のトランジスタのベース端子に一端が接続された容量素子と、前記第１のトランジスタのベース端子に一端が接続され、上記容量素子の他端に他端が接続された第１の受動素子と、上記第２のトランジスタのベース端子に一端が接続され、第２のトランジスタのコレクタ端子に他端が接続された第２の受動素子と、第１のトランジスタのベース端子に一端が接続され、第２のトランジスタのエミッタ端子に他端が接続された第３の受動素子とから構成され、増幅器の所望飽和レベルに適合するようエミッタサイズを決定した第１のトランジスタのインピーダンスに対して、入力インピーダンスを整合するよう、上記第３の受動素子のインピーダンス値を決定している。
すなわち、本発明の広帯域低雑音増幅器は、上記所望飽和レベルを達成するため、従来のトランジスタに比較し、エミッタサイズを増加させている。
このため、本発明の広帯域低雑音増幅器は、エミッタサイズが設定されて、ベース−エミッタ抵抗が決定された後、上記第３の受動素子のインピーダンス値を決定し、入力に接続される外部回路の出力インピーダンスに対して入力インピーダンスの整合を取る（例えば、入力インピーダンスが５０Ωとなるよう、第３の受動素子のインピーダンス値を設定する）。
ここで、負帰還に用いている容量は、増幅器の動作周波数にて低インピーダンスとなる容量値に設定することにより、周波数帯域幅に影響を与えることはない。
【００２７】
本実施形態においては、例えば、増幅器の所望飽和レベルを高めるため、第１のトランジスタのエミッタサイズを増加させることでベース−エミッタ抵抗を低下させ、かつ広帯域化を図るために負帰還回路を設けている。
このため、本実施形態においては、上述した第１のトランジスタのベース−エミッタ抵抗の低下と、負帰還回路を設けたことの双方に伴う増幅器の入力インピーダンスの低下を、第１のトランジスタに対してベース電流を供給するバイアス回路（第３の受動素子からなる回路）のインピーダンス値（バイアス回路の入力インピーダンス）を増加させ、すなわち第３の受動素子のインピーダンスを増加させることにより補償し、入力インピーダンスの整合、例えば、入力に信号を供給する外部回路の出力インピーダンスに対して入力インピーダンスの整合をとる。
【００２８】
すなわち、本実施形態は、トランジスタを用いた広帯域増幅器であり、ベース及びコレクタ間に受動素子を接続した負帰還を有する構成と、増幅器の飽和レベルを高めるため、第１のトランジスタのエミッタサイズを増加させたことの双方の構成に伴う入力インピーダンスの低下を、第１のトランジスタのベースにバイアス電圧を与えるバイアス回路における第３の受動素子を高インピーダンス化することで補償し、増幅回路の入力インピーダンスの整合を行うものである。
実施形態において、バイアス回路は、第１のトランジスタのベースと電源との間に介挿されており、第２のトランジスタと第３の受動素子とが直列に接続されて構成されている。
また、実施形態において、負帰還回路は、第１のトランジスタのコレクタとベースとの間に介挿されており、第１の受動素子と容量素子とが直列に接続され形成されている。
【００２９】
＜第１の実施形態＞  
以下、本発明の第１の実施形態による広帯域低雑音増幅器を図面を参照して説明する。図１は同実施形態による広帯域低雑音増幅器の構成例を示す回路図である。
上記図１において、広帯域低雑音増幅器は、第１のトランジスタ４、第２のトランジスタ５、容量素子６、第１の受動素子７、第２の受動素子８及び第３の受動素子９を有している。ここで、第１のトランジスタ４及び第２のトランジスタ５は、ｎｐｎ型のバイポーラトランジスタである。
上記第１のトランジスタ４は、エミッタ端子が接地され、ベース端子に入力端子１が接続され、出力端子２にコレクタが接続され、コレクタが第２の受動素子を介して電源端子３に接続されている。
ここで、第２の受動素子８は、一端が第１のトランジスタ４のコレクタに接続され、他端が電源端子３に接続されている。
【００３０】
第２のトランジスタ５は、ベースが出力端子２に接続され、コレクタが電源端子３に接続され、エミッタが第３の受動素子９を介して、第１のトランジスタ４のベースに接続されている。
ここで、第３の受動素子９は、一端が第１のトランジスタ４のベースに接続され、他端が第２のトランジスタ５のエミッタに接続されている。
また、上記第１の受動素子７は、負帰還抵抗であり、一端が第１のトランジスタ４のベースに接続され、他端が容量素子６の他端に接続されている。
【００３１】
本実施形態においては、増幅器の所望飽和レベル高めて線形性を向上させる目的で、第１のトランジスタのエミッタサイズを増加させたことによる入力インピーダンスの低下を抑制するため、第１のトランジスタのエミッタと接地点との間に、従来例において第１のトランジスタのエミッタ及び接地間に介挿されていた抵抗を挿入せず、第１のトランジスタのエミッタを直接に接地点に接続している。
上記第３の受動素子９は、この増幅回路の入力インピーダンスの低下を抑制するため、バイアス回路の入力インピーダンスを増加させることで、増幅回路の入力インピーダンスを高くしている。
上記容量素子６は、一端が第１のトランジスタ４のコレクタに接続され、他端が第１の受動素子７の他端に接続されている。
【００３２】
次に、図１における第１のトランジスタ４のベースに電流を供給する、第２のトランジスタ５から構成されるバイアス回路の動作を図２から図４を用いて説明する。
図２は本発明の第１の実施形態の広帯域低雑音増幅器を構成するバイアス回路であり、第２のトランジスタ５のベース−エミッタ抵抗７４と、相互コンダクタンス７５とで表せるとして、第２のトランジスタ５からなるバイアス回路を簡略化した等価回路図である。
この図２において７１は入力端子、７２は受動素子、７３は受動素子である。また、図２において、Ｚ1は受動素子７２のインピーダンスであり、Ｚ2は受動素子７３のインピーダンスである。
【００３３】
また、図２において、ｖiは入力端子７１における電圧であり、ｉiは入力端子７１における電流であり、ｖdは第２のトランジスタ５のベース−エミッタ間電圧である。
そのとき、バイアス回路の入力インピーダンスＺiは、以下の（１）式により表せる。
【００３４】
【数１】
2008288817.tif 000003
【００３５】
上記（１）式において、電圧ｖiは以下の（２）式、電流ｉiは（３）式により、それぞれ表せる。
【００３６】
【数２】
2008288817.tif 000004
【００３７】
【数３】
2008288817.tif 000005
【００３８】
そして、上記（２）式を（３）式に代入すると、以下に示す（４）式が得られる。
【００３９】
【数４】
2008288817.tif 000006
【００４０】
すなわち、（１）式における入力インピーダンスＺiは、以下に示す（５）式により表せる。
【００４１】
【数５】
2008288817.tif 000007
【００４２】
したがって、（５）式からわかるように、バイアス回路の入力インピーダンスは、受動素子７３の入力インピーダンスＺ2を増加させることにより、この増加に対応させて高くすることができる。
【００４３】
図３は図２におけるベース−エミッタ抵抗７４と相互コンダクタンス７５からなる簡略化したトランジスタをトランジスタ８２に、受動素子７３を抵抗素子８３に置き換え、受動素子７２を省略し、トランジスタ８２に電源を供給する電圧源８４、８５を接続したバイアス回路である。
また、図３におけるトランジスタ８２のエミッタサイズは４８μｍ２、電源８４の電圧は０．９Ｖ、電源８５の電圧は１．４Ｖ、入力のインピーダンスは５０Ωである。
【００４４】
そして、図４は図３のバイアス回路の抵抗素子８３の値を１０Ω、１００Ω、１kΩ、１０kΩと変えた際のＳパラメータＳ11の計算結果を示すスミスチャートである。
図４に示す通り、抵抗素子８３の値を大きくするに従い、バイアス回路の入力インピーダンスが高くなっていることが分かる。
【００４５】
図５は本発明の第１の実施形態に基づく広帯域低雑音増幅器の具体例を示す回略図である。この図５において、３１は入力端子、３２は出力端子、３３は電源端子、３４は第１のトランジスタ、３５は第２のトランジスタ、３６は容量素子、３７、３８、３９、４０は抵抗素子、３８、４１はインダクタである。
ここで、抵抗４０及びインダクタ４１の直列接続が第３の受動素子９に対応し、抵抗３９及びインダクタ３８の直列接続が第２の受動素子８に対応し、抵抗素子３７が第１の受動素子に対応している。
【００４６】
また、図６も図５と同様に第１の実施形態に基づく、広帯域低雑音増幅器の具体例を示す回路図であり、図３の本発明の第１の実施形態に基づく広帯域低雑音増幅器の具体例の効果を示すために比較として示している。この図６において、９１は入力端子、９２は出力端子、９３は電源端子、９４は第１のトランジスタ、９５は第２のトランジスタ、９６は容量素子、９７、９９は抵抗素子、９８、１００はインダクタである。抵抗素子９９とインダクタ９８の直列接続が第２の受動素子８に対応し、抵抗素子９７が第１の受動素子に対応し、インダクタ１００が第３の受動素子に対応している。
【００４７】
図７は図５に示す本発明の第１の実施形態に基づく広帯域低雑音増幅器の具体例と図６に示す広帯域低雑音増幅器の具体例のＳパラメータ(Ｓ11)のシミュレーション結果を示したスミスチャートである。
この図において、白丸は図５に示す本発明の第１の実施形態に基づく広帯域低雑音増幅器の具体例のＳパラメータ(Ｓ11)、一方、黒丸は図６に示す本発明の第１の実施形態の広帯域低雑音増幅器の具体例のＳパラメータ(Ｓ11)である。
【００４８】
図５におけるトランジスタ３４のエミッタサイズは８０μｍ、トランジスタ３５のエミッタサイズは１６μｍ２、容量素子３６の容量値は３ｐＦ、抵抗素子３７の抵抗値は５００Ω、インダクタ３８のインダクタンス値は０．５ｎＨ、抵抗素子３９の抵抗値は１００Ω、抵抗４０の抵抗値は５０００Ω、インダクタ４１のインダクタンス値は０．５ｎＨ、入出力のインピーダンスは５０Ωである。図７により、本発明の回路構成とすることにより、入力整合条件が５０Ωに近づいて整合がとれていることがわかる。図６においても、対応する素子は図５の各素子の数値と同様である。
【００４９】
上述したように、第３の受動素子９を、図５のように、抵抗４０とインダクタ４１との直列回路で構成することにより、増幅器の入力インピーダンスが動作周波数範囲で高くすることができ、良好な入力反射特性および雑音特性を得ることができる。
また、インダクタ４１を設けずに、第３の受動素子９を抵抗４０のみにて構成しても、高周波数帯での雑音特性はやや劣化するものの、低周波数帯では十分な特性が得られる。
【００５０】
また、第３の受動素子９を、抵抗４０を設けずに、インダクタ４１のみで構成しても、低周波数帯での反射特性はやや劣化するものの、高周波数帯では十分な特性が得られる。
また、上記抵抗４０を可変抵抗により構成し、抵抗値を可変に変化させることにより、帯域および利得を可変化することもできる。
すなわち、第３の受動素子９として、抵抗素子、可変抵抗素子及びインダクタのいずれか単体あるいはいずれか複数の素子の組み合わせを直列接続した構成を用いることができる。
【００５１】
また、第１の受動素子７は、図３のように、抵抗３７により構成し、この抵抗３７の抵抗値を変更することにより、帯域および利得を調整することができる。
また、第１の受動素子７である抵抗３７を可変抵抗により構成し、抵抗値を可変に変化させることにより、帯域および利得を可変化することができる。
ここで、第１の受動素子７は、上述したように、抵抗素子及び可変抵抗素子のいずれか、あるいは直列接続した構成を用いることができる。
【００５２】
また、第２の受動素子８は、図３のように、抵抗３９とインダクタ３８との直列回路で構成することにより、広い周波数帯域で出力整合を図ることが可能となり、良好な出力反射特性を得ることが出来る。
上記第２の受動素子８を、インダクタ３８を設けずに、抵抗３９のみで構成すると、増幅回路は高周波数帯域での整合がやや劣化するものの、低周波数帯域では十分な反射特性が得られる。
【００５３】
また、第２の受動素子８を、抵抗３９を設けずに、インダクタ３８のみで構成すると、増幅回路は低周波数帯域での整合がやや劣化するものの、高周波数帯域において十分な反射特性を得ることができる。
すなわち、第２の受動素子８として、抵抗素子、可変抵抗素子及びインダクタのいずれか単体あるいはいずれか複数の素子の組み合わせを直列接続した構成を用いることができる。
【００５４】
＜第２の実施形態＞  
以下、本発明の第２の実施形態による広帯域低雑音増幅器を図面を参照して説明する。図８は同実施形態による広帯域低雑音増幅器の構成例を示す回路図である。
上記図８において、広帯域低雑音増幅器は、第１のトランジスタ４、第２のトランジスタ５、容量素子６、第１の受動素子７、第２の受動素子８及び第３の受動素子９を有している。ここで、第３の受動素子９は、第４の受動素子１９、第５の受動素子２０及び第６の受動素子２１から構成されている。また、第１のトランジスタ４及び第２のトランジスタ５は、ｎｐｎ型のバイポーラトランジスタである。
【００５５】
第２の実施形態において、第１のトランジスタ４、第２のトランジスタ５、容量素子６、第１の受動素子７、第２の受動素子８及び第３の受動素子９の接続関係は図１の第１の実施形態と同様のため省略する。
また、第２の実施形態において、第３の受動素子９は、第２のトランジスタ５のエミッタと、第１のトランジスタ４のベースとの間に第４の受動素子１９と第５の受動素子２０とが直列に介挿されており（設けられており）、第６の受動素子２１が第４の受動素子１９及び第５の受動素子２０の接続点と、接地点との間に介挿されて（設けられて）構成されている。
【００５６】
次に、図１における第１のトランジスタ４のベースに電流を供給する、第２のトランジスタ５から構成されるバイアス回路の動作を図９から図１１を用いて説明する。
図９は本発明の第２の実施形態の広帯域低雑音増幅器を構成するバイアス回路であり、第２のトランジスタ５のベース−エミッタ抵抗７４と、相互コンダクタンス７５とで表せるとして、第２のトランジスタ５からなるバイアス回路を簡略化した等価回路図である。
この図９において１１１は入力端子、１１２は受動素子、１１３は受動素子、１１７は受動素子、１１６は受動素子である。
また、図９において、Ｚ1は第２の受動素子８のインピーダンスであり、Ｚ2は第４の受動素子１９のインピーダンスであり、Ｚ3は第６の受動素子２１のインピーダンスであり、Ｚ4は第５の受動素子２０のインピーダンスである。
【００５７】
また、図２において、ｖiは入力端子７１における電圧であり、ｉiは入力端子７１における電流であり、ｖ1は第２のトランジスタ５のベース−エミッタ間電圧である。
そのとき、バイアス回路の入力インピーダンスＺiは、以下の（６）式により表せる。
【００５８】
【数６】
2008288817.tif 000008
【００５９】
上記（６）式において、電圧ｖiは以下の（７）式、電流ｉiは（８）式により、それぞれ表せる。
【００６０】
【数７】
2008288817.tif 000009
【００６１】
【数８】
2008288817.tif 000010
【００６２】
そして、上記（７）式を（８）式に代入すると、以下に示す（９）式が得られる。
【００６３】
【数９】
2008288817.tif 000011
【００６４】
そして、（９）式において、第６の受動素子２１のインピーダンスＺ3を、以下の（１０）式として表すと、入力インピーダンスＺiは、以下に示す（１１）式により表せる。
【００６５】
【数１０】
2008288817.tif 000012
【００６６】
【数１１】
2008288817.tif 000013
【００６７】
したがって、（１１）式からわかるように、バイアス回路の入力インピーダンスは、受動素子１１３及び受動素子１１７のインピーダンスＺ2、Ｚ4を増加させることにより、この増加に対応させて高くすることができる。
【００６８】
図１１は図１０におけるベース−エミッタ抵抗１１４と相互コンダクタンス１１５を、トランジスタ１２２に、受動素子１１３を抵抗素子１２３に置き換え、受動素子１１６を抵抗素子１２４に置き換え、受動素子１１７を省略し、トランジスタ１２２に電源を供給する電圧源１２６、１２５を接続したバイアス回路である。
また、図１０におけるトランジスタ１２２のエミッタサイズは４８μｍ２、電源１２５の電圧は０．９Ｖ、電源１２６の電圧は１．４Ｖ、入力のインピーダンスは５０Ωである。
【００６９】
そして、図１１は図１０のバイアス回路の抵抗素子１２３及び１２４それぞれの値を１０Ω、１００Ω、１kΩ、１０kΩと変えた際のＳパラメータＳ11の計算結果である。
図１１に示す通り、抵抗素子１２３及び１２４の抵抗値を大きくするに従い、入力インピーダンスが高くなっていることが分かる。
【００７０】
図１２は図９のベース−エミッタ抵抗１１４と相互コンダクタンス１１５をトランジスタ１３２に置き換え、受動素子１１３を抵抗素子１３３に置き換え、受動素子１１６を抵抗素子１３４に置き換え、受動素子１１７を抵抗素子１３７に置き換え、受動素子１１２を省略し、トランジスタ１３２に電源を供給する電圧源１３５，１３６を接続したバイアス回路である。
また、図１２におけるトランジスタ１３２のエミッタサイズは４８μｍ２、電源１３５の電圧は０．９Ｖ、電源１３６の電圧は１．４Ｖ、抵抗素子１３３及び１３４の抵抗値は５０Ωであり、入力のインピーダンスは５０Ωである。
【００７１】
そして、図１３は図１２のバイアス回路の抵抗素子１３７の値を１０Ω、１００Ω、１kΩ、１０kΩと変えた際のＳパラメータＳ11の計算結果である。
図１３に示す通り、抵抗素子１３７の抵抗値を大きくするに従い、入力インピーダンスが高くなっていることが分かる。
【００７２】
本発明の第２の実施形態に基づく広帯域低雑音増幅器の具体例を示す回略図である。この図５において、５１は入力端子、５２は出力端子、５３は電源端子、５４は第１のトランジスタ、５５は第２のトランジスタ、５６は容量素子、５７、５８、５９、６０は抵抗素子、５８、６１はインダクタである。
ここで、抵抗６０が第４の受動素子１９に対応し、インダクタ６１が第５の受動素子２０に対応し、抵抗６２が第６の受動素子２１に対応し、抵抗５９及びインダクタ５８の直列接続が第２の受動素子８に対応している。
【００７３】
また、図１５も図１４と同様に第２の実施形態に基づく、広帯域低雑音増幅器の具体例を示す回路図であり、図８の本発明の第２の実施形態に基づく広帯域低雑音増幅器の具体例の効果を示すために比較として示している。この図１５において、１４１は入力端子、１４２は出力端子、１４３は電圧源、１４４は第１のトランジスタ、１４５は第２のトランジスタ、１４６は容量素子、１４７、１４９は抵抗素子、１４８、１５１はインダクタである。抵抗１４９及びインダクタ１４８の直列接続が第２の受動素子８に対応し、抵抗１４７が第１の受動素子に対応している。
【００７４】
図１６は図１４に示す本発明の第２の実施形態に基づく広帯域低雑音増幅器の具体例と図１５に示す広帯域低雑音増幅器の具体例のＳパラメータ(Ｓ11)のシミュレーション結果を示したスミスチャートである。
この図１６において、白丸は図１４に示す本発明の第２の実施形態に基づく広帯域低雑音増幅器の具体例のＳパラメータ(Ｓ11)、一方、黒丸は図１５に示す本発明の第２の実施形態の広帯域低雑音増幅器の具体例のＳパラメータ(Ｓ11)である。
図１４におけるトランジスタ５４のエミッタサイズは８０μｍ、トランジスタ５５のエミッタサイズは１６μｍ２、容量素子５６の容量値は３ｐＦ、抵抗素子５７の抵抗値は５００Ω、インダクタ５８のインダクタンス値は０．５ｎＨ、抵抗素子５９の抵抗値は１００Ω、抵抗値６０の抵抗値は５０００Ω、インダクタ６１のインダクタンス値は０．５ｎＨ、入出力のインピーダンスは５０Ωである。図１６により、本発明の回路構成とすることにより、入力整合条件が５０Ωに近づいて整合がとれていることがわかる。
【００７５】
上述したように、第３の受動素子９を、図１４のように、トランジスタ５５のエミッタ及びトランジスタ５４のベースの間に介挿された、抵抗６０とインダクタ６１との直列回路と、抵抗６０及びインダクタ６１の接続点と接地点との間に介挿された抵抗６２で構成することにより、増幅器の入力インピーダンスが広い周波数範囲で高くなり、良好な入力反射特性および雑音特性を得ることができる。
【００７６】
また、インダクタ６１を設けずに、第３の受動素子９を抵抗６０及び抵抗６２のみにて構成しても、高周波数帯での雑音特性はやや劣化するものの、低周波数帯では十分な特性が得られる。
また、第３の受動素子９を、抵抗６０を設けずに、インダクタ６１及び抵抗６２のみで構成しても、低周波数帯での反射特性はやや劣化するものの、高周波数帯では十分な特性が得られる。
【００７７】
また、第１の受動素子７は、図１４のように、抵抗５７により構成し、この抵抗５７の抵抗値を変更することにより、帯域および利得を調整することができる。
また、第１の受動素子７である抵抗５７を可変抵抗により構成し、抵抗値を可変に変化させることにより、帯域および利得を可変化することができる。
また、第１の受動素子７を抵抗及び可変抵抗のいずれか、あるいは直列接続した構成を用いることもできる。
【００７８】
また、第２の受動素子８を、図１４のように、抵抗５９とインダクタ５８との直列回路で構成することにより、増幅回路は広い周波数帯域で出力整合を図ることが可能となり、良好な出力反射特性を得ることが出来る。
上記第２の受動素子８は、インダクタ５８を設けずに、抵抗５９のみで構成すると、高周波数帯域での整合がやや劣化するものの、低周波数帯域では十分な反射特性が得られる。
また、第２の受動素子８を、抵抗５９を設けずに、インダクタ５８のみで構成すると、増幅回路は低周波数帯域での整合がやや劣化するものの、高周波数帯域では十分な反射特性が得られる。
上述したように、第２の受動素子８として、抵抗素子及びインダクタのいずれか、あるいはいずれか複数の素子を直列に接続した構成を用いることができる。
【００７９】
また、図８における第５の受動素子２０として、抵抗素子、可変抵抗素子及びインダクタの各素子のいずれか、あるいはいずれか複数の素子を直列に接続した構成を用いることができる。
また、図８における第６の受動素子２１として、抵抗素子、可変抵抗素子及びインダクタの各素子のいずれか、あるいはいずれか複数の素子を直列に接続した構成を用いることができる。
【００８０】
以上述べた実施形態は企て本発明の実施形態を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様および変更態様で実施することができる。
したがって、本発明の請求の範囲は、特許請求の範囲およびその均等範囲によってのみ規定されるものである。
【００８１】
また、本発明によれば、高い線形性を有した広帯域低雑音増幅器を実現でき、ソフトウェア無線、コグニティブ無線、測定器等、高い線形性、広帯域特性、低雑音特性が求められる分野に広く適用できるという利点がある。
【００８２】
また、図１８に示した従来技術においては、すでに述べたように、抵抗素子１７６をトランジスタ１７４のエミッタに接続する直列帰還構成とすることにより、広帯域化と高入力インピーダンス化とを図っている。
一方、図１（第１の実施形態）及び図８（第２の実施形態に）に示した本発明において、雑音指数を従来例に対して改善するために、図１８に示す従来技術で使用しているエミッタに接続する直列帰還抵抗を省き、受動素子からなる負帰還構成としている。
【００８３】
図１８に示す従来技術の雑音指数は、エミッタに挿入した直列帰還抵抗により、４ｋ・Ｔ・Ｒｓ (ｋはボルツマン定数、Ｔは絶対温度、Ｒｓは直列帰還抵抗の抵抗値）劣化する。
【００８４】
これに対して、本実施形態においては、上述したように、雑音指数は、エミッタコレクタ間に挿入した負帰還回路で用いる負帰還抵抗により、４ｋ・Ｔ／Ｒｐ（Ｒｐは負帰還抵抗の抵抗値）劣化する。従って、帯域や利得を同じ特性とするＲｓ、Ｒｐにおいて、４ｋ・Ｔ・Ｒｓ＞４ｋ・Ｔ／Ｒpとなり雑音指数が改善される。この点が、従来技術と本発明との本質的な違いである。
なお、容量素子６は、増幅器の動作周波数帯で低インピーダンスとなるように設定するので、回路の動作に大きな影響はない。
【図面の簡単な説明】
【００８５】
【図１】本発明の第１の実施形態における広帯域低雑音増幅器の構成例を示す回路図である。
【図２】本発明の第１の実施形態における広帯域低雑音増幅器のバイアス回路の簡略化した等価回路図である。
【図３】本発明の第１の実施形態における広帯域低雑音増幅器のバイアス回路の特性を説明するための簡略化した回路図である。
【図４】図３に示す広帯域低雑音増幅器のバイアス回路のＳパラメータ（Ｓ11）の計算結果を示すスミスチャートである。
【図５】本発明の第１の実施形態における広帯域低雑音増幅器の具体的な回路を示す回路図である。
【図６】比較のための本発明の第１の実施形態における他の広帯域低雑音増幅器の具体的な回路を示す回路図である。
【図７】第１の実施形態における図５及び図６の広帯域低雑音増幅器のＳパラメータ（Ｓ11）の計算結果を示すスミスチャートである。
【図８】本発明の第２の実施形態における広帯域低雑音増幅器の構成例を示す回路図である。
【図９】本発明の第２の実施形態における広帯域低雑音増幅器のバイアス回路の簡略化した等価回路図である。
【図１０】本発明の第２の実施形態における広帯域低雑音増幅器のバイアス回路の特性を説明するための簡略化した回路図である。
【図１１】図１０に示す広帯域低雑音増幅器のバイアス回路のＳパラメータ（Ｓ11）の計算結果を示すスミスチャートである。
【図１２】本発明の第２の実施形態における広帯域低雑音増幅器のバイアス回路の特性を説明するための簡略化した回路図である。
【図１３】図１２に示す広帯域低雑音増幅器のバイアス回路のＳパラメータ（Ｓ11）の計算結果を示すスミスチャートである。
【図１４】本発明の第２の実施形態における広帯域低雑音増幅器の具体的な回路を示す回路図である。
【図１５】比較のための本発明の第２の実施形態における他の広帯域低雑音増幅器の具体的な回路を示す回路図である。
【図１６】第２の実施形態における図１４及び図１５の広帯域低雑音増幅器のＳパラメータ（Ｓ11）の計算結果を示すスミスチャートである。
【図１７】非特許文献１に記載された従来の負帰還増幅器のモデルを示す図である。
【図１８】非特許文献２に記載された広帯域低雑音増幅器の回路図である。
【符号の説明】
【００８６】
１、３１、５１、７１、８１、９１、１１１、１２１…入力端子
２、３２、５２、９２…出力端子
３、３３、５３、９３…電源端子
４…第１のトランジスタ
５…第２のトランジスタ
６、３６、５６、９６…容量素子
７…第１の受動素子
８…第２の受動素子
９…第３の受動素子
１９…第４の受動素子
２０…第５の受動素子
２１…第６の受動素子
３４、３５、５４、５５、８２、９４、９５、１２２、１３２…トランジスタ
３７、３９、４０、５７、５９、６０、６２、７４、８３…抵抗素子
３８、４１、５８、６１、９８、１００…インダクタ
７２、７３、１１２、１１３、１１６、１１７…受動素子
９７、９９、１１４、１２３、１２４、１３３、１３４、１３７…抵抗素子
７５、１１５…相互コンダクタンス
８４、８５、１２５、１２６、１３５、１３６…電圧源
【図１】
2008288817.tif 000014
【図２】
2008288817.tif 000015
【図３】
2008288817.tif 000016
【図４】
2008288817.tif 000017
【図５】
2008288817.tif 000018
【図６】
2008288817.tif 000019
【図７】
2008288817.tif 000020
【図８】
2008288817.tif 000021
【図９】
2008288817.tif 000022
【図１０】
2008288817.tif 000023
【図１１】
2008288817.tif 000024
【図１２】
2008288817.tif 000025
【図１３】
2008288817.tif 000026
【図１４】
2008288817.tif 000027
【図１５】
2008288817.tif 000028
【図１６】
2008288817.tif 000029
【図１７】
2008288817.tif 000030
【図１８】
2008288817.tif 000031
【手続補正書】
【提出日】平成20年8月11日(2008.8.11)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力端子を第１のトランジスタのベース端子及び第１の受動素子の一端及び第３の受動素子の一端に接続し、
前記第１のトランジスタのエミッタ端子を接地し、第１のトランジスタのコレクタ端子を出力端子及び第２のトランジスタのベース端子及び容量素子の一端及び第２の受動素子の一端に接続し、
第１の受動素子の他端を容量素子の他端に接続し、第２のトランジスタのエミッタ端子を第３の受動素子の他端に接続し、電源端子を第２のトランジスタのコレクタ端子及び第２の受動素子の他端に接続して構成され、
増幅器の所望飽和レベルに適合するようエミッタサイズを決定した第１のトランジスタのインピーダンスに対応して、前記第３の受動素子のインピーダンス値を決定し、入力インピーダンスを整合することを特徴とする広帯域低雑音増幅器。
【請求項２】
請求項１記載の広帯域低雑音増幅器において、
前記第３の受動素子として、抵抗素子、可変抵抗素子、インダクタ素子のいずれか単体、あるいはいずれか複数素子を直列に接続した回路を用いることを特徴とした広帯域低雑音増幅器。
【請求項３】
請求項１記載の広帯域低雑音増幅器において、
前記第１の受動素子として、抵抗素子、可変抵抗素子のいずれか単体、あるいはいずれか複数素子を直列に接続した回路を用いることを特徴とした広帯域低雑音増幅器。
【請求項４】
請求項１記載の広帯域低雑音増幅器において、
前記第２の受動素子として、抵抗素子、可変抵抗素子、インダクタ素子のいずれか単体、あるいはいずれか複数素子を直列に接続した回路を用いることを特徴とした広帯域低雑音増幅器。
【請求項５】
入力端子を第１のトランジスタのベース端子及び第１の受動素子の一端及び第５の受動素子の一端に接続し、
第１のトランジスタのエミッタ端子を接地し、第１のトランジスタのコレクタ端子を出力端子及び第２のトランジスタのベース端子及び容量素子の一端及び第２の受動素子の一端に接続し、
第１の受動素子の他端を容量素子の他端に接続し、第２のトランジスタのエミッタ端子を第４の受動素子の一端に接続し、電源端子を第２のトランジスタのコレクタ端子及び第２の受動素子の他端に接続し、
前記第４の受動素子の他端を前記第５の受動素子の他端及び第６の受動素子の一端に接続し、第６の受動素子の他端を接地して構成され、
増幅器の所望飽和レベルに適合するようエミッタサイズを決定した第１のトランジスタのインピーダンスに対応して、前記第４の受動素子及び前記第６の受動素子のぞれぞれのインピーダンス値、あるいは第５の受動素子のインピーダンス値を決定し、若しくは前記第４の受動素子、前記第５の受動素子及び前記第６の受動素子のインピーダンス値を決定し、入力インピーダンスを整合することを特徴とする広帯域低雑音増幅器。
【請求項６】
請求項５記載の広帯域低雑音増幅器において、
前記第４の受動素子として、抵抗素子、可変抵抗素子、インダクタ素子のいずれか単体、あるいはいずれか複数素子を直列に接続した回路を用いることを特徴とした広帯域低雑音増幅器。
【請求項７】
請求項５記載の広帯域低雑音増幅器において、
前記第５の受動素子として、抵抗素子、可変抵抗素子、インダクタ素子のいずれか単体、あるいはいずれか複数素子を直列に接続した回路を用いることを特徴とした広帯域低雑音増幅器。
【請求項８】
請求項５記載の広帯域低雑音増幅器において、
前記第６の受動素子として、抵抗素子、可変抵抗素子、インダクタ素子のいずれか単体、あるいはいずれか複数素子を直列に接続した回路を用いることを特徴とした広帯域低雑音増幅器。
【請求項９】
請求項５記載の広帯域低雑音増幅器において、
前記第１の受動素子として、抵抗素子、可変抵抗素子のいずれか単体、あるいはいずれか複数素子を直列に接続した回路を用いることを特徴とした広帯域低雑音増幅器。
【請求項１０】
請求項５記載の広帯域低雑音増幅器において、
前記第２の受動素子として、抵抗素子、可変抵抗素子、インダクタ素子のいずれか単体、あるいはいずれか複数素子を直列に接続した回路を用いることを特徴とした広帯域低雑音増幅器。
【請求項１１】
エミッタ端子が接地され、ベース端子に入力端子が接続され、出力端子にコレクタ端子が接続された第１のトランジスタと、
前記第１のトランジスタのコレクタ端子に一端が接続され、前記第１のトランジスタのベース端子に他端が接続された負帰還回路と、
電源端子に一端が接続され、前記第１のトランジスタのコレクタ端子に他端が接続された第２の受動素子と、
電源端子及び前記第１のトランジスタのベース端子の間に介挿されたバイアス回路と
を有し、
増幅器の所望飽和レベルに適合するようエミッタサイズを決定した第１のトランジスタのインピーダンスに対応して、前記バイアス回路のインピーダンス値を決定し、入力インピーダンスを整合することを特徴とする広帯域低雑音増幅器。
【請求項１２】
請求項１１記載の広帯域低雑音増幅器において、
前記バイアス回路が、
ベース端子が前記出力端子に接続され、コレクタ端子が電源端子に接続された第２のトランジスタと、
第１のトランジスタのベース端子に一端が接続され、第２のトランジスタのエミッタ端子に他端が接続された第３の受動素子と
から構成されていることを特徴とする請求項１１記載の広帯域低雑音増幅器。
【請求項１３】
請求項１２記載の広帯域低雑音増幅器において、
前記第３の受動素子が、
前記第２のトランジスタのエミッタ端子に一端が接続された第４の受動素子と、
前記第４の受動素子の他端に一端が接続され、前記第１のトランジスタのベース端子に他端が接続された第５の受動素子と
から構成されていることを特徴とする広帯域低雑音増幅器。
【請求項１４】
請求項１３記載の広帯域低雑音増幅器において、
前記第４の受動素子の他端に一端が接続され、他端が接地された第６の受動素子と
をさらに有することを特徴とする広帯域低雑音増幅器。
【請求項１５】
請求項１１から請求項１４いずれかに記載の広帯域低雑音増幅器において、
前記負帰還回路が、
前記第１のトランジスタのコレクタ端子に一端が接続された容量素子と、
前記第１のトランジスタのベース端子に一端が接続され、前記容量素子の他端に他端が接続された第１の受動素子と
から構成されていることを特徴とする広帯域低雑音増幅器。
【請求項１６】
入力端子を第１のトランジスタのベース端子及び第１の受動素子の一端及び第５の受動素子の一端に接続し、
前記第１のトランジスタのエミッタ端子を接地し、第１のトランジスタのコレクタ端子を出力端子及び第２のトランジスタのベース端子及び容量素子の一端及び前記第２の受動素子の一端に接続し、
前記第１の受動素子の他端を前記容量素子の他端に接続し、
前記第２のトランジスタのエミッタ端子を前記第５の受動素子の他端及び第６の受動素子の一端に接続し、電源端子を前記第２のトランジスタのコレクタ端子及び前記第２の受動素子の他端に接続し、
前記第６の受動素子の他端を接地して構成され、
増幅器の所望レベルに適合するようにエミッタサイズを決定した前記第１のトランジスタのインピーダンスに対応して、前記第５及び／または前記第６の受動素子のインピーダンス値を決定し、入力インピーダンス値を整合することを特徴とする広帯域低雑音増幅器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
従来の広帯域な特性を有した増幅器として、例えば、並列負帰還増幅器モデルは、図１７に示す回路構成となっている。この図１７において、１６１は入力端子、１６２は出力端子、１６３は基本増幅器、１６４は負帰還回路である。
この負帰還増幅器は、電圧利得Ａvの主増幅器の入力と、出力端子と間に位相変化の少ない帰還率Ｆの負帰還回路を接続することで、利得を１／（１＋ＦＡv）と低下させるが、一方帯域を（１＋ＦＡv）に拡大する特徴を有している（例えば、非特許文献１参照）。
【０００２】
また、増幅器の線形性を高める手法として、トランジスタの電源電圧を高くする手法があるが、トランジスタの耐圧のために、高電圧化には限界がある。
そのため、一般的にはトランジスタのエミッタサイズを大きくし、線形性を高める手法がとられている。
【０００３】
また、従来の広帯域を有した増幅器として低雑音増幅器があり、この低雑音増幅器は図１８に示す回路構成となっている。この図１８において、図中１７１は入力端子、１７２は出力端子、１７３は電源端子、１７４及び１７５はトランジスタ、１７６、１７７、１７９及び１８０は抵抗素子、１７８はインダクタ素子である。
この低雑音増幅器は線形性を高めるため、エミッタサイズの大きなトランジスタを使用している。
【０００４】
この大きなトランジスタを使用することにより低下した入力インピーダンスを、トランジスタ１７４のエミッタ端子に接続した抵抗素子１７６により５０Ωに整合している（例えば、非特許文献２参照）。
【非特許文献１】相川正義、大平孝、徳満恒雄、広田哲夫、村口正弘共著、「モノリシックマイクロ波集積回路(MMIC)」、pp. 97-99、電子情報通信学会、平成９年１月
【非特許文献２】Herbert Knapp, Dietmar Zoschg, Thomas Meister, Klaus Aufinger, Sabine Boguth, and Ludwig Treitinger“15 GHz Wideband Amplifier with 2.8 dB Noise Figure in SiGe Bipolar Technology" 2001 IEEE Radio Frequency Integrated Circuits Symposium, pp.287-290，MAY 2001.
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、図１７に示す増幅器においては、主増幅器に対して並列に、負帰還回路を接続するため、入力インピーダンスが低下するという間題点がある。
また、この増幅器には、トランジスタのエミッタサイズを大きくした場合にも、同様に入力インピーダンスが低下するという問題点がある。
また、図１８に示す低雑音増幅器においては、主増幅器のエミッタ端子に抵抗素子を挿入しているため、挿入した抵抗素子の抵抗値に応じて雑音指数が劣化するという問題点がある。
【０００６】
本発明は、このような事情に鑑みてなされたもので、入力インピーダンスを低下させることなく、増幅器の所望飽和レベルを高めて線形性を向上させ、かつ低い雑音指数を有する広帯域低雑音増幅器の提供を目的とする。
【課題を解決するための手段】
【０００７】
本発明の広帯域低雑音増幅器は、入力端子を第１のトランジスタのベース端子及び第１の受動素子の一端及び第３の受動素子の一端に接続し、前記第１のトランジスタのエミッタ端子を接地し、第１のトランジスタのコレクタ端子を出力端子及び第２のトランジスタのベース端子及び容量素子の一端及び第２の受動素子の一端に接続し、第１の受動素子の他端を容量素子の他端に接続し、第２のトランジスタのエミッタ端子を第３の受動素子の他端に接続し、電源端子を第２のトランジスタのコレクタ端子及び第２の受動素子の他端に接続して構成され、増幅器の所望飽和レベルに適合するようエミッタサイズを決定した第１のトランジスタのインピーダンスに対応して、前記第３の受動素子のインピーダンス値を決定し、入力インピーダンスを整合する（例えば、増幅器の飽和レベルを高めるため、第１のトランジスタのエミッタサイズを増加させたことに伴う入力インピーダンスの低下を第３の受動素子のインピーダンス値を増加させることにより補償し、入力インピーダンスを整合する）ことを特徴とする。
【０００８】
本発明の広帯域低雑音増幅器は、上記広帯域低雑音増幅器において、前記第３の受動素子として、抵抗素子、可変抵抗素子、インダクタ素子のいずれか単体、あるいはいずれか複数素子を直列に接続した回路を用いることを特徴とする。
この構成により、本発明によれば、第３の受動素子を抵抗素子とインダクタ素子の直列回路で構成することにより、インピーダンスが広い周波数範囲にて高くなり良好な入力反射特性及び雑音特性を得ることができる。
また、本発明によれば、第３の受動素子を抵抗素子のみで構成しても、高周波数帯での雑音特性はやや劣化するものの、低周波数帯にて十分な特性が得られる。
さらに、本発明によれば、第３の受動素子をインダクタ素子のみで構成しても、低周波数帯での反射特性はやや劣化するものの、高周波数帯にて十分な特性が得られる。
【０００９】
本発明の広帯域低雑音増幅器は、上記広帯域低雑音増幅器において、前記第１の受動素子として、抵抗素子、可変抵抗素子のいずれか単体、あるいはいずれか複数素子を直列に接続した回路を用いることを特徴とする。
この構成により、本発明によれば、第１の受動素子を抵抗素子で構成し、抵抗値を変更することにより、帯域及び利得を調整することができる。
また、本発明によれば、第１の受動素子を可変抵抗素子で構成し、抵抗値を変化させることにより、帯域及び利得を変化することができる。
【００１０】
本発明の広帯域低雑音増幅器は、上記広帯域低雑音増幅器において、前記第２の受動素子として、抵抗素子、可変抵抗素子、インダクタ素子のいずれか単体、あるいはいずれか複数素子を直列に接続した回路を用いることを特徴とする。
この構成により、本発明によれば、第２の受動素子を抵抗素子とインダクタ素子の直列回路で構成することにより、広い周波数帯域で出力整合を図ることが可能となり、良好な出力反射特性を得ることが出来る。
また、本発明によれば、第２の受動素子を抵抗素子で構成すると、高周波数帯域での整合がやや劣化するものの、低周波数帯域では十分な反射特性が得られる。
さらに、本願発明によれば、第２の受動素子をインダクタ素子で構成すると、低周波数帯域での整合がやや劣化するものの、高周波数帯域では十分な反射特性が得られる。
【００１１】
本発明の広帯域低雑音増幅器は、入力端子を第１のトランジスタのベース端子及び第１の受動素子の一端及び第５の受動素子の一端に接続し、第１のトランジスタのエミッタ端子を接地し、第１のトランジスタのコレクタ端子を出力端子及び第２のトランジスタのベース端子及び容量素子の一端及び第２の受動素子の一端に接続し、第１の受動素子の他端を容量素子の他端に接続し、第２のトランジスタのエミッタ端子を第４の受動素子の一端に接続し、電源端子を第２のトランジスタのコレクタ端子及び第２の受動素子の他端に接続し、前記第４の受動素子の他端を前記第５の受動素子の他端及び第６の受動素子の一端に接続し、第６の受動素子の他端を接地して構成され、増幅器の所望飽和レベルに適合するようエミッタサイズを決定した第１のトランジスタのインピーダンスに対応して、前記第４の受動素子及び前記第６の受動素子のぞれぞれのインピーダンス値、あるいは第５の受動素子のインピーダンス値を決定し、若しくは前記第４の受動素子、前記第５の受動素子及び前記第６の受動素子のインピーダンス値を決定し、入力インピーダンスを整合（例えば、増幅器の飽和レベルを高めるため、第１のトランジスタのエミッタサイズを増加させたことに伴う入力インピーダンスの低下を、第３の受動素子と第５の受動素子のぞれぞれのインピーダンスを増加させるか、あるいは第４の受動素子のインピーダンスを増加させることにより補償し、入力インピーダンスを整合する）ことを特徴とする。
【００１２】
本発明の広帯域低雑音増幅器は、上記広帯域低雑音増幅器において、前記第４の受動素子として、抵抗素子、可変抵抗素子、インダクタ素子のいずれか単体、あるいはいずれか複数素子を直列に接続した回路を用いることを特徴とする。
上述した構成により、本発明によれば、第３の受動素子を、抵抗素子とインダクタ素子の直列回路で構成することにより、インピーダンスが広い周波数範囲で高くなり良好な入力反射特性及び雑音特性を得ることができる。
また、本発明によれば、第３の受動素子を抵抗素子のみで構成しても、高周波数帯での雑音特性はやや劣化するものの、低周波数帯では十分な特性が得られる。
さらに、本発明によれば、第３の受動素子をインダクタ素子のみで構成しても、低周波数帯での反射特性はやや劣化するものの、高周波数帯では十分な特性が得られる。
【００１３】
本発明の広帯域低雑音増幅器は、上記広帯域低雑音増幅器において、前記第５の受動素子として、抵抗素子、可変抵抗素子、インダクタ素子のいずれか単体、あるいはいずれか複数素子を直列に接続した回路を用いることを特徴とする。
上述した構成により、本発明によれば、第４の受動素子を抵抗素子とインダクタ素子の直列回路で構成することにより、インピーダンスが広い周波数範囲で高くなり良好な入力反射特性及び雑音特性を得ることができる。
また、本発明によれば、第４の受動素子を抵抗素子のみで構成しても、高周波数帯での雑音特性はやや劣化するものの、低周波数帯では十分な特性が得られる。
さらに、本発明によれば、第４の受動素子をインダクタ素子のみで構成しても、低周波数帯での反射特性はやや劣化するものの、高周波数帯では十分な反射特性が得られる。
【００１４】
本発明の広帯域低雑音増幅器は、上記広帯域低雑音増幅器において、前記第６の受動素子として、抵抗素子、可変抵抗素子、インダクタ素子のいずれか単体、あるいはいずれか複数素子を直列に接続した回路を用いることを特徴とする。
上述した構成により、本発明によれば、第５の受動素子を抵抗素子とインダクタ素子の直列回路で構成することにより、インピーダンスが広い周波数範囲で高くなり良好な入力反射特性及び雑音特性を得ることができる。
また、本発明によれば、第５の受動素子を抵抗素子のみで構成しても、高周波数帯での雑音特性はやや劣化するものの、低周波数帯では十分な特性が得られる。
さらに、本発明によれば、第５の受動素子をインダクタ素子のみで構成しても、低周波数帯での反射特性はやや劣化するものの、高周波数帯では十分な特性が得られる。
【００１５】
本発明の広帯域低雑音増幅器は、上記広帯域低雑音増幅器において、前記第１の受動素子として、抵抗素子、可変抵抗素子のいずれか単体、あるいはいずれか複数素子を直列に接続した回路を用いることを特徴とする。
上述した構成により、本発明によれば、第１の受動素子を抵抗素子で構成し、抵抗値を変更することにより、帯域及び利得を調整することができる。
また、本発明によれば、第１の受動素子を可変抵抗素子で構成し、抵抗値を任意に調整して変化させることにより、帯域及び利得を任意に調整することができる。
【００１６】
本発明の広帯域低雑音増幅器は、上記広帯域低雑音増幅器において、前記第２の受動素子として、抵抗素子、可変抵抗素子、インダクタ素子のいずれか単体、あるいはいずれか複数素子を直列に接続した回路を用いることを特徴とする。
上述した構成により、本発明によれば、第２の受動素子を抵抗素子とインダクタ素子の直列回路にて構成することにより、広い周波数帯域にて出力整合を図ることが可能となり、良好な出力反射特性を得ることができる。
また、本発明によれば、第２の受動素子を抵抗素子のみにて構成すると、高周波数帯域での整合がやや劣化するものの低周波数帯域では十分な反射特性が得られる。
さらに、本発明によれば、第２の受動素子をインダクタ素子のみにて構成すると、低周波数帯域での整合が劣化するものの、高周波数帯域では十分な反射特性が得られる。
【００１７】
本発明の広帯域低雑音増幅器は、エミッタ端子が接地され、ベース端子に入力端子が接続され、出力端子にコレクタ端子が接続された第１のトランジスタと、前記第１のトランジスタのコレクタ端子に一端が接続され、前記第１のトランジスタのベース端子に他端が接続された負帰還回路と、電源端子に一端が接続され、前記第１のトランジスタのコレクタ端子に他端が接続された第２の受動素子と、電源端子及び前記第１のトランジスタのベース端子の間に介挿されたバイアス回路とを有し、増幅器の所望飽和レベルに適合するようエミッタサイズを決定した第１のトランジスタのインピーダンスに対応して、前記バイアス回路のインピーダンス値を決定し、入力インピーダンスを整合する（例えば、増幅器の飽和レベルを高めるため、第１のトランジスタのエミッタサイズを増加させたことに伴う入力インピーダンスの低下をバイアス回路のインピーダンス値を増加させることにより補償し、入力インピーダンスを整合する）ことを特徴とする。
【００１８】
本発明の広帯域低雑音増幅器は、上記広帯域低雑音増幅器において、前記バイアス回路が、ベース端子が前記出力端子に接続され、コレクタ端子が電源端子に接続された第２のトランジスタと、第１のトランジスタのベース端子に一端が接続され、第２のトランジスタのエミッタ端子に他端が接続された第３の受動素子とから構成されている（例えば、増幅器の線形性を高めるため、第１のトランジスタのエミッタサイズを増加させたことに伴う入力インピーダンスの低下を第３の受動素子のインピーダンス値を増加させることにより補償し、入力インピーダンスを整合する）ことを特徴とする。
【００１９】
本発明の広帯域低雑音増幅器は、上記広帯域低雑音増幅器において、前記第３の受動素子が、前記第２のトランジスタのエミッタ端子に一端が接続された第４の受動素子と、前記第４の受動素子の他端に一端が接続され、前記第１のトランジスタのベース端子に他端が接続された第５の受動素子とから構成されていることを特徴とする。
【００２０】
本発明の広帯域低雑音増幅器は、上記広帯域低雑音増幅器において、前記第４の受動素子の他端に一端が接続され、他端が接地された第６の受動素子とをさらに有することを特徴とする。
【００２１】
本発明の広帯域低雑音増幅器は、上記広帯域低雑音増幅器において、前記負帰還回路が、前記第１のトランジスタのコレクタ端子に一端が接続された容量素子と、前記第１のトランジスタのベース端子に一端が接続され、前記容量素子の他端に他端が接続された第１の受動素子とから構成されていることを特徴とする。
【００２２】
本発明の広帯域低雑音増幅器は、入力端子を第１のトランジスタのベース端子及び第１の受動素子の一端及び第５の受動素子の一端に接続し、前記第１のトランジスタのエミッタ端子を接地し、第１のトランジスタのコレクタ端子を出力端子及び第２のトランジスタのベース端子及び容量素子の一端及び前記第２の受動素子の一端に接続し、前記第１の受動素子の他端を前記容量素子の他端に接続し、前記第２のトランジスタのエミッタ端子を前記第５の受動素子の他端及び第６の受動素子の一端に接続し、電源端子を前記第２のトランジスタのコレクタ端子及び前記第２の受動素子の他端に接続し、前記第６の受動素子の他端を接地して構成され、増幅器の所望レベルに適合するようにエミッタサイズを決定した前記第１のトランジスタのインピーダンスに対応して、前記第５及び／または前記第６の受動素子のインピーダンス値を決定し、入力インピーダンス値を整合することを特徴とする。
【発明の効果】
【００２３】
以上説明したように、発明によれば、第１のトランジスタのベース端子にベース電流を供給する、第２のトランジスタからなるバイアス回路において、第２のトランジスタのエミッタ端子と第１のトランジスタのベース端子との間に設けられる第３の受動素子を高インピーダンス化することにより、増幅器の入力インピーダンスの低下を抑制することができ、第１のトランジスタのベース−エミッタ抵抗に対応して、バイアス回路のインピーダンスを制御して入力整合（インピーダンス整合）を取ることが可能となる。
すなわち、本発明によれば、エミッタサイズが大きな第１のトランジスタを用いることにより、増幅器の所望飽和レベルを高めることができ、増幅器の線形性が向上し、従来例のように、第１のトランジスタのエミッタ端子を受動素子を介して接地していないため、雑音指数を改善することができる。
【００２４】
また、本発明によれば、増幅回路の飽和レベルを高めるため、一般的な広帯域低雑音増幅器で使用されるトランジスタと比較して、増幅回路の線形性を向上させるため、第１のトランジスタのエミッタサイズを大きくしたことにより、第１のトランジスタのベース−エミッタ抵抗が低下し、結果的に増幅回路の入力インピーダンスが低下してしまうことを抑制するため、増幅器の所望飽和レベルにより第１のトランジスタのエミッタサイズを規定し、このエミッタサイズにより決まるベース−エミッタ抵抗の抵抗値に対応して、第３の受動素子のインピーダンスを増加させ、増幅器の入力インピーダンスの整合を行う。
したがって、本発明によれば、第３の受動素子のインピーダンスの増加により、第１のトランジスタのベース−エミッタ抵抗の低下分を補い、増幅回路の入力インピーダンスの低下を抑制することができる。
【発明を実施するための最良の形態】
【００２５】
本発明の広帯域低雑音増幅器は、高線形性を有するものであり、エミッタ端子が接地され、ベース端子に入力端子が接続され、出力端子にコレクタ端子が接続された第１のトランジスタと、ベース端子が上記出力端子に接続され、コレクタ端子が電源端子に接続された第２のトランジスタと、該第２のトランジスタのベース端子に一端が接続された容量素子と、前記第１のトランジスタのベース端子に一端が接続され、上記容量素子の他端に他端が接続された第１の受動素子と、上記第２のトランジスタのベース端子に一端が接続され、第２のトランジスタのコレクタ端子に他端が接続された第２の受動素子と、第１のトランジスタのベース端子に一端が接続され、第２のトランジスタのエミッタ端子に他端が接続された第３の受動素子とから構成され、増幅器の所望飽和レベルに適合するようエミッタサイズを決定した第１のトランジスタのインピーダンスに対して、入力インピーダンスを整合するよう、上記第３の受動素子のインピーダンス値を決定している。
【００２６】
すなわち、本発明の広帯域低雑音増幅器は、上記所望飽和レベルを達成するため、従来のトランジスタに比較し、エミッタサイズを増加させている。
このため、本発明の広帯域低雑音増幅器は、エミッタサイズが設定されて、ベース−エミッタ抵抗が決定された後、上記第３の受動素子のインピーダンス値を決定し、入力に接続される外部回路の出力インピーダンスに対して入力インピーダンスの整合を取る（例えば、入力インピーダンスが５０Ωとなるよう、第３の受動素子のインピーダンス値を設定する）。
ここで、負帰還に用いている容量素子は、増幅器の動作周波数にて低インピーダンスとなる容量値に設定することにより、周波数帯域幅に影響を与えることはない。
【００２７】
本実施形態においては、例えば、増幅器の所望飽和レベルを高めるために第１のトランジスタのエミッタサイズを増加させることでベース−エミッタ抵抗を低下させ、かつ広帯域化を図るために負帰還回路を設けている。
このため、本実施形態においては、上述した第１のトランジスタのベース−エミッタ抵抗の低下と、負帰還回路を設けたことの双方に伴う増幅器の入力インピーダンスの低下を、第１のトランジスタに対してベース電流を供給するバイアス回路（第３の受動素子からなる回路）のインピーダンス値（バイアス回路の入力インピーダンス）を増加させ、すなわち第３の受動素子のインピーダンスを増加させることにより補償し、入力インピーダンスの整合、例えば、入力に信号を供給する外部回路の出力インピーダンスに対して入力インピーダンスの整合をとる。
【００２８】
すなわち、本実施形態は、トランジスタを用いた広帯域増幅器であり、ベース端子及びコレクタ端子間に受動素子を接続した負帰還を有する構成と、増幅器の飽和レベルを高めるため、第１のトランジスタのエミッタサイズを増加させたことの双方の構成に伴う入力インピーダンスの低下を、第１のトランジスタのベース端子にバイアス電圧を与えるバイアス回路における第３の受動素子を高インピーダンス化することで補償し、増幅回路の入力インピーダンスの整合を行うものである。
実施形態において、バイアス回路は、第１のトランジスタのベース端子と電源との間に介挿されており、第２のトランジスタと第３の受動素子とが直列に接続されて構成されている。
また、実施形態において、負帰還回路は、第１のトランジスタのコレクタ端子とベース端子との間に介挿されており、第１の受動素子と容量素子とが直列に接続され形成されている。
【００２９】
＜第１の実施形態＞  
以下、本発明の第１の実施形態による広帯域低雑音増幅器を図面を参照して説明する。
図１は同実施形態による広帯域低雑音増幅器の構成例を示す回路図である。
上記図１において、広帯域低雑音増幅器は、第１のトランジスタ４、第２のトランジスタ５、容量素子６、第１の受動素子７、第２の受動素子８及び第３の受動素子９を有している。ここで、第１のトランジスタ４及び第２のトランジスタ５は、ｎｐｎ型のバイポーラトランジスタである。
上記第１のトランジスタ４は、エミッタ端子が接地され、ベース端子に入力端子１が接続され、出力端子２にコレクタ端子が接続され、コレクタ端子が第２の受動素子を介して電源端子３に接続されている。
ここで、第２の受動素子８は、一端が第１のトランジスタ４のコレクタ端子に接続され、他端が電源端子３に接続されている。
【００３０】
第２のトランジスタ５は、ベース端子が出力端子２に接続され、コレクタ端子が電源端子３に接続され、エミッタ端子が第３の受動素子９を介して、第１のトランジスタ４のベース端子に接続されている。
ここで、第３の受動素子９は、一端が第１のトランジスタ４のベース端子に接続され、他端が第２のトランジスタ５のエミッタ端子に接続されている。
また、上記第１の受動素子７は、負帰還抵抗であり、一端が第１のトランジスタ４のベース端子に接続され、他端が容量素子６の他端に接続されている。
【００３１】
本実施形態においては、増幅器の所望飽和レベルを高めて線形性を向上させる目的で、第１のトランジスタのエミッタサイズを増加させたことによる入力インピーダンスの低下を抑制するため、第１のトランジスタのエミッタ端子と接地点との間に、従来例において第１のトランジスタのエミッタ端子及び接地間に介挿されていた抵抗素子を挿入せず、第１のトランジスタのエミッタ端子を直接に接地点に接続している。
上記第３の受動素子９は、この増幅回路の入力インピーダンスの低下を抑制するため、バイアス回路の入力インピーダンスを増加させることで、増幅回路の入力インピーダンスを高くしている。
上記容量素子６は、一端が第１のトランジスタ４のコレクタ端子に接続され、他端が第１の受動素子７の他端に接続されている。
【００３２】
次に、図１における第１のトランジスタ４のベース端子に電流を供給する、第２のトランジスタ５から構成されるバイアス回路の動作を図２から図４を用いて説明する。
図２は本発明の第１の実施形態の広帯域低雑音増幅器を構成するバイアス回路であり、第２のトランジスタ５のベース−エミッタ抵抗７４と、相互コンダクタンス７５とで表せるとして、第２のトランジスタ５からなるバイアス回路を簡略化した等価回路図である。
この図２において７１は入力端子、７２は受動素子、７３は受動素子である。また、図２において、Ｚ1は受動素子７２のインピーダンスであり、Ｚ2は受動素子７３のインピーダンスである。
【００３３】
また、図２において、ｖiは入力端子７１における電圧であり、ｉiは入力端子７１における電流であり、ｖ1は第２のトランジスタ５のベース−エミッタ間電圧である。
そのとき、バイアス回路の入力インピーダンスＺiは、以下の（１）式により表せる。
【００３４】
【数１】
2008288817.tif 000032
【００３５】
上記（１）式において、電圧ｖiは以下の（２）式、電流ｉiは（３）式により、それぞれ表せる。
【００３６】
【数２】
2008288817.tif 000033
【００３７】
【数３】
2008288817.tif 000034
【００３８】
そして、上記（２）式を（３）式に代入すると、以下に示す（４）式が得られる。
【００３９】
【数４】
2008288817.tif 000035
【００４０】
すなわち、（１）式における入力インピーダンスＺiは、以下に示す（５）式により表せる。
【００４１】
【数５】
2008288817.tif 000036
【００４２】
したがって、（５）式からわかるように、バイアス回路の入力インピーダンスは、受動素子７３の入力インピーダンスＺ2を増加させることにより、この増加に対応させて高くすることができる。
【００４３】
図３は図２におけるベース−エミッタ抵抗７４と相互コンダクタンス７５からなる簡略化したトランジスタをトランジスタ８２に、受動素子７３を抵抗素子８３に置き換え、受動素子７２を省略し、トランジスタ８２に電源を供給する電圧源８４、８５を接続したバイアス回路である。
また、図３におけるトランジスタ８２のエミッタサイズは４８μｍ２、電源８４の電圧は０．９Ｖ、電源８５の電圧は１．４Ｖ、入力のインピーダンスは５０Ωである。
【００４４】
そして、図４は図３のバイアス回路の抵抗素子８３の値を１０Ω、１００Ω、１kΩ、１０kΩと変えた際のＳパラメータＳ11の計算結果を示すスミスチャートである。
図４に示す通り、抵抗素子８３の値を大きくするに従い、バイアス回路の入力インピーダンスが高くなっていることが分かる。
【００４５】
図５は本発明の第１の実施形態に基づく広帯域低雑音増幅器の具体例を示す回路図である。この図５において、３１は入力端子、３２は出力端子、３３は電源端子、３４は第１のトランジスタ、３５は第２のトランジスタ、３６は容量素子、３７、３９、４０は抵抗素子、３８、４１はインダクタ素子である。
ここで、抵抗素子４０及びインダクタ素子４１の直列接続が第３の受動素子９に対応し、抵抗素子３９及びインダクタ素子３８の直列接続が第２の受動素子８に対応し、抵抗素子３７が第１の受動素子７に対応している。
【００４６】
また、図６も図５と同様に第１の実施形態に基づく、広帯域低雑音増幅器の具体例を示す回路図であり、図３の本発明の第１の実施形態に基づく広帯域低雑音増幅器の具体例の効果を示すために比較として示している。この図６において、９１は入力端子、９２は出力端子、９３は電源端子、９４は第１のトランジスタ、９５は第２のトランジスタ、９６は容量素子、９７、９９は抵抗素子、９８、１００はインダクタ素子である。抵抗素子９９とインダクタ素子９８の直列接続が第２の受動素子８に対応し、抵抗素子９７が第１の受動素子７に対応し、インダクタ素子１００が第３の受動素子９に対応している。
【００４７】
図７は図５に示す本発明の第１の実施形態に基づく広帯域低雑音増幅器の具体例と図６に示す広帯域低雑音増幅器の具体例のＳパラメータ(Ｓ11)のシミュレーション結果を示したスミスチャートである。
この図において、白丸は図５に示す本発明の第１の実施形態に基づく広帯域低雑音増幅器の具体例のＳパラメータ(Ｓ11)、一方、黒丸は図６に示す本発明の第１の実施形態の広帯域低雑音増幅器の具体例のＳパラメータ(Ｓ11)である。
【００４８】
図５におけるトランジスタ３４のエミッタサイズは８０μｍ２、トランジスタ３５のエミッタサイズは１６μｍ２、容量素子３６の容量値は３ｐＦ、抵抗素子３７の抵抗値は５００Ω、インダクタ素子３８のインダクタンス値は０．５ｎＨ、抵抗素子３９の抵抗値は１００Ω、抵抗素子４０の抵抗値は５０００Ω、インダクタ素子４１のインダクタンス値は０．５ｎＨ、入出力のインピーダンスは５０Ωである。図７により、本発明の回路構成とすることにより、入力整合条件が５０Ωに近づいて整合がとれていることがわかる。図６においても、対応する素子は図５の各素子の数値と同様である。
【００４９】
上述したように、第３の受動素子９を、図５のように、抵抗素子４０とインダクタ素子４１との直列回路で構成することにより、増幅器の入力インピーダンスが動作周波数範囲で高くすることができ、良好な入力反射特性及び雑音特性を得ることができる。
また、インダクタ素子４１を設けずに、第３の受動素子９を抵抗素子４０のみにて構成しても、高周波数帯での雑音特性はやや劣化するものの、低周波数帯では十分な特性が得られる。
【００５０】
また、第３の受動素子９を、抵抗素子４０を設けずに、インダクタ素子４１のみで構成しても、低周波数帯での反射特性はやや劣化するものの、高周波数帯では十分な特性が得られる。
また、上記抵抗素子４０を可変抵抗素子により構成し、抵抗値を可変に変化させることにより、帯域及び利得を変化することもできる。
すなわち、第３の受動素子９として、抵抗素子、可変抵抗素子及びインダクタ素子のいずれか単体あるいはいずれか複数の素子の組み合わせを直列接続した構成を用いることができる。
【００５１】
また、第１の受動素子７は、図５のように、抵抗素子３７により構成し、この抵抗素子３７の抵抗値を変更することにより、帯域及び利得を調整することができる。
また、第１の受動素子７である抵抗素子３７を可変抵抗素子により構成し、抵抗値を可変に変化させることにより、帯域及び利得を変化することができる。
ここで、第１の受動素子７は、上述したように、抵抗素子及び可変抵抗素子のいずれか、あるいは直列接続した構成を用いることができる。
【００５２】
また、第２の受動素子８は、図５のように、抵抗素子３９とインダクタ素子３８との直列回路で構成することにより、広い周波数帯域で出力整合を図ることが可能となり、良好な出力反射特性を得ることが出来る。
上記第２の受動素子８を、インダクタ素子３８を設けずに、抵抗素子３９のみで構成すると、増幅回路は高周波数帯域での整合がやや劣化するものの、低周波数帯域では十分な反射特性が得られる。
【００５３】
また、第２の受動素子８を、抵抗素子３９を設けずに、インダクタ素子３８のみで構成すると、増幅回路は低周波数帯域での整合がやや劣化するものの、高周波数帯域において十分な反射特性を得ることができる。
すなわち、第２の受動素子８として、抵抗素子、可変抵抗素子及びインダクタ素子のいずれか単体あるいはいずれか複数の素子の組み合わせを直列接続した構成を用いることができる。
【００５４】
＜第２の実施形態＞  
以下、本発明の第２の実施形態による広帯域低雑音増幅器を図面を参照して説明する。
図８は同実施形態による広帯域低雑音増幅器の構成例を示す回路図である。
上記図８において、広帯域低雑音増幅器は、第１のトランジスタ４、第２のトランジスタ５、容量素子６、第１の受動素子７、第２の受動素子８及び第３の受動素子９を有している。ここで、第３の受動素子９は、第４の受動素子１９、第５の受動素子２０及び第６の受動素子２１から構成されている。また、第１のトランジスタ４及び第２のトランジスタ５は、ｎｐｎ型のバイポーラトランジスタである。
【００５５】
第２の実施形態において、第１のトランジスタ４、第２のトランジスタ５、容量素子６、第１の受動素子７、第２の受動素子８及び第３の受動素子９の接続関係は図１の第１の実施形態と同様のため省略する。
また、第２の実施形態において、第３の受動素子９は、第２のトランジスタ５のエミッタ端子と、第１のトランジスタ４のベース端子との間に第４の受動素子１９と第５の受動素子２０とが直列に介挿されており（設けられており）、第６の受動素子２１が第４の受動素子１９及び第５の受動素子２０の接続点と、接地点との間に介挿されて（設けられて）構成されている。
【００５６】
次に、図８における第１のトランジスタ４のベース端子に電流を供給する、第２のトランジスタ５から構成されるバイアス回路の動作を図９から図１１を用いて説明する。
図９は本発明の第２の実施形態の広帯域低雑音増幅器を構成するバイアス回路であり、第２のトランジスタ５のベース−エミッタ抵抗１１４と、相互コンダクタンス１１５とで表せるとして、第２のトランジスタ５からなるバイアス回路を簡略化した等価回路図である。
この図９において１１１は入力端子、１１２は受動素子、１１３は受動素子、１１７は受動素子、１１６は受動素子である。
また、図９において、Ｚ1は受動素子１１２のインピーダンスであり、Ｚ2は受動素子１１３のインピーダンスであり、Ｚ3は受動素子１１６のインピーダンスであり、Ｚ4は受動素子１１７のインピーダンスである。
【００５７】
また、図９において、ｖiは入力端子１１１における電圧であり、ｉiは入力端子１１１における電流であり、ｖ1は第２のトランジスタ５のベース−エミッタ間電圧である。
そのとき、バイアス回路の入力インピーダンスＺiは、以下の（６）式により表せる。
【００５８】
【数６】
2008288817.tif 000037
【００５９】
上記（６）式において、電圧ｖiは以下の（７）式、電流ｉiは（８）式により、それぞれ表せる。
【００６０】
【数７】
2008288817.tif 000038
【００６１】
【数８】
2008288817.tif 000039
【００６２】
そして、上記（７）式を（８）式に代入すると、以下に示す（９）式が得られる。
【００６３】
【数９】
2008288817.tif 000040
【００６４】
そして、（９）式において、受動素子１１６のインピーダンスＺ3を、以下の（１０）式として表すと、入力インピーダンスＺiは、以下に示す（１１）式により表せる。
【００６５】
【数１０】
2008288817.tif 000041
【００６６】
【数１１】
2008288817.tif 000042
【００６７】
したがって、（１１）式からわかるように、バイアス回路の入力インピーダンスは、受動素子１１３及び受動素子１１７のインピーダンスＺ2、Ｚ4を増加させることにより、この増加に対応させて高くすることができる。
【００６８】
図１０は図９におけるベース−エミッタ抵抗１１４と相互コンダクタンス１１５を、トランジスタ１２２に、受動素子１１３を抵抗素子１２３に置き換え、受動素子１１６を抵抗素子１２４に置き換え、受動素子１１７を省略し、トランジスタ１２２に電源を供給する電圧源１２６、１２５を接続したバイアス回路である。
また、図１０におけるトランジスタ１２２のエミッタサイズは４８μｍ２、電源１２５の電圧は０．９Ｖ、電源１２６の電圧は１．４Ｖ、入力のインピーダンスは５０Ωである。
【００６９】
そして、図１１は図１０のバイアス回路の抵抗素子１２３及び１２４それぞれの値を１０Ω、１００Ω、１kΩ、１０kΩと変えた際のＳパラメータＳ11の計算結果である。
図１１に示す通り、抵抗素子１２３及び１２４の抵抗値を大きくするに従い、入力インピーダンスが高くなっていることが分かる。
【００７０】
図１２は図９のベース−エミッタ抵抗１１４と相互コンダクタンス１１５をトランジスタ１３２に置き換え、受動素子１１３を抵抗素子１３３に置き換え、受動素子１１６を抵抗素子１３４に置き換え、受動素子１１７を抵抗素子１３７に置き換え、受動素子１１２を省略し、トランジスタ１３２に電源を供給する電圧源１３５，１３６を接続したバイアス回路である。
また、図１２におけるトランジスタ１３２のエミッタサイズは４８μｍ２、電源１３５の電圧は０．９Ｖ、電源１３６の電圧は１．４Ｖ、抵抗素子１３３及び１３４の抵抗値は５０Ωであり、入力のインピーダンスは５０Ωである。
【００７１】
そして、図１３は図１２のバイアス回路の抵抗素子１３７の値を１０Ω、１００Ω、１kΩ、１０kΩと変えた際のＳパラメータＳ11の計算結果である。
図１３に示す通り、抵抗素子１３７の抵抗値を大きくするに従い、入力インピーダンスが高くなっていることが分かる。
【００７２】
図１４は、本発明の第２の実施形態に基づく広帯域低雑音増幅器の具体例を示す回路図である。この図１４において、５１は入力端子、５２は出力端子、５３は電源端子、５４は第１のトランジスタ、５５は第２のトランジスタ、５６は容量素子、５７、５９、６０、６２は抵抗素子、５８、６１はインダクタ素子である。
ここで、抵抗素子６０が第４の受動素子１９に対応し、インダクタ素子６１が第５の受動素子２０に対応し、抵抗素子６２が第６の受動素子２１に対応し、抵抗素子５９及びインダクタ素子５８の直列接続が第２の受動素子８に対応し、抵抗素子５７が第１の受動素子７に対応している。
【００７３】
また、図１５も図１４と同様に第２の実施形態に基づく、広帯域低雑音増幅器の具体例を示す回路図であり、図８の本発明の第２の実施形態に基づく広帯域低雑音増幅器の具体例の効果を示すために比較として示している。この図１５において、１４１は入力端子、１４２は出力端子、１４３は電圧源、１４４は第１のトランジスタ、１４５は第２のトランジスタ、１４６は容量素子、１４７、１４９、１５２は抵抗素子、１４８、１５１はインダクタ素子である。抵抗素子１４９及びインダクタ素子１４８の直列接続が第２の受動素子８に対応し、抵抗素子１４７が第１の受動素子に対応し、インダクタ素子１５１が第５の受動素子２０に対応し、抵抗１５２が第６の受動素子２１に対応している。
【００７４】
図１６は図１４に示す本発明の第２の実施形態に基づく広帯域低雑音増幅器の具体例と図１５に示す広帯域低雑音増幅器の具体例のＳパラメータ(Ｓ11)のシミュレーション結果を示したスミスチャートである。
この図１６において、白丸は図１４に示す本発明の第２の実施形態に基づく広帯域低雑音増幅器の具体例のＳパラメータ(Ｓ11)、一方、黒丸は図１５に示す本発明の第２の実施形態の広帯域低雑音増幅器の具体例のＳパラメータ(Ｓ11)である。
図１４におけるトランジスタ５４のエミッタサイズは８０μｍ２、トランジスタ５５のエミッタサイズは１６μｍ２、容量素子５６の容量値は３ｐＦ、抵抗素子５７の抵抗値は５００Ω、インダクタ素子５８のインダクタンス値は０．５ｎＨ、抵抗素子５９の抵抗値は１００Ω、抵抗素子６０の抵抗値は５０００Ω、インダクタ素子６１のインダクタンス値は０．５ｎＨ、入出力のインピーダンスは５０Ωである。図１６により、本発明の回路構成とすることにより、入力整合条件が５０Ωに近づいて整合がとれていることがわかる。
【００７５】
上述したように、第３の受動素子９を、図１４のように、トランジスタ５５のエミッタ端子及びトランジスタ５４のベース端子の間に介挿された、抵抗素子６０とインダクタ素子６１との直列回路と、抵抗素子６０及びインダクタ素子６１の接続点と接地点との間に介挿された抵抗素子６２で構成することにより、増幅器の入力インピーダンスが広い周波数範囲で高くなり、良好な入力反射特性及び雑音特性を得ることができる。
【００７６】
また、インダクタ素子６１を設けずに、第３の受動素子９を抵抗素子６０及び抵抗素子６２のみにて構成しても、高周波数帯での雑音特性はやや劣化するものの、低周波数帯では十分な特性が得られる。
また、第３の受動素子９を、抵抗素子６０を設けずに、インダクタ素子６１及び抵抗素子６２のみで構成しても、低周波数帯での反射特性はやや劣化するものの、高周波数帯では十分な特性が得られる。
【００７７】
また、第１の受動素子７は、図１４のように、抵抗素子５７により構成し、この抵抗素子５７の抵抗値を変更することにより、帯域及び利得を調整することができる。
また、第１の受動素子７である抵抗素子５７を可変抵抗素子により構成し、抵抗値を可変に変化させることにより、帯域及び利得を変化することができる。
また、第１の受動素子７を抵抗素子及び可変抵抗素子のいずれか、あるいは直列接続した構成を用いることもできる。
【００７８】
また、第２の受動素子８を、図１４のように、抵抗素子５９とインダクタ素子５８との直列回路で構成することにより、増幅回路は広い周波数帯域で出力整合を図ることが可能となり、良好な出力反射特性を得ることが出来る。
上記第２の受動素子８は、インダクタ素子５８を設けずに、抵抗素子５９のみで構成すると、高周波数帯域での整合がやや劣化するものの、低周波数帯域では十分な反射特性が得られる。
また、第２の受動素子８を、抵抗素子５９を設けずに、インダクタ素子５８のみで構成すると、増幅回路は低周波数帯域での整合がやや劣化するものの、高周波数帯域では十分な反射特性が得られる。
上述したように、第２の受動素子８として、抵抗素子及びインダクタ素子のいずれか、あるいはいずれか複数の素子を直列に接続した構成を用いることができる。
【００７９】
また、図８における第５の受動素子２０として、抵抗素子、可変抵抗素子及びインダクタ素子の各素子のいずれか、あるいはいずれか複数の素子を直列に接続した構成を用いることができる。
また、図８における第６の受動素子２１として、抵抗素子、可変抵抗素子及びインダクタ素子の各素子のいずれか、あるいはいずれか複数の素子を直列に接続した構成を用いることができる。
【００８０】
以上述べた実施形態は本発明の実施形態を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様及び変更態様で実施することができる。
したがって、本発明の請求の範囲は、特許請求の範囲及びその均等範囲によってのみ規定されるものである。
【００８１】
また、本発明によれば、高い線形性を有した広帯域低雑音増幅器を実現でき、ソフトウェア無線、コグニティブ無線、測定器等、高い線形性、広帯域特性、低雑音特性が求められる分野に広く適用できるという利点がある。
【００８２】
また、図１８に示した従来技術においては、すでに述べたように、抵抗素子１７６をトランジスタ１７４のエミッタ端子に接続する直列帰還構成とすることにより、広帯域化と高入力インピーダンス化とを図っている。
一方、図１（第１の実施形態）及び図８（第２の実施形態に）に示した本発明において、雑音指数を従来例に対して改善するために、図１８に示す従来技術で使用しているエミッタ端子に接続する直列帰還抵抗を省き、受動素子からなる負帰還構成としている。
【００８３】
図１８に示す従来技術の雑音指数は、エミッタ端子に挿入した直列帰還抵抗により、４ｋ・Ｔ・Ｒｓ (ｋはボルツマン定数、Ｔは絶対温度、Ｒｓは直列帰還抵抗の抵抗値）劣化する。
【００８４】
これに対して、本実施形態においては、上述したように、雑音指数は、エミッタ−コレクタ間に挿入した負帰還回路で用いる負帰還抵抗により、４ｋ・Ｔ／Ｒｐ（Ｒｐは負帰還抵抗の抵抗値）劣化する。従って、帯域や利得を同じ特性とするＲｓ、Ｒｐにおいて、４ｋ・Ｔ・Ｒｓ＞４ｋ・Ｔ／Ｒpとなり雑音指数が改善される。この点が、従来技術と本発明との本質的な違いである。
なお、容量素子６は、増幅器の動作周波数帯で低インピーダンスとなるように設定するので、回路の動作に大きな影響はない。
【図面の簡単な説明】
【００８５】
【図１】本発明の第１の実施形態における広帯域低雑音増幅器の構成例を示す回路図である。
【図２】本発明の第１の実施形態における広帯域低雑音増幅器のバイアス回路の簡略化した等価回路図である。
【図３】本発明の第１の実施形態における広帯域低雑音増幅器のバイアス回路の特性を説明するための簡略化した回路図である。
【図４】図３に示す広帯域低雑音増幅器のバイアス回路のＳパラメータ（Ｓ11）の計算結果を示すスミスチャートである。
【図５】本発明の第１の実施形態における広帯域低雑音増幅器の具体的な回路を示す回路図である。
【図６】比較のための本発明の第１の実施形態における他の広帯域低雑音増幅器の具体的な回路を示す回路図である。
【図７】第１の実施形態における図５及び図６の広帯域低雑音増幅器のＳパラメータ（Ｓ11）の計算結果を示すスミスチャートである。
【図８】本発明の第２の実施形態における広帯域低雑音増幅器の構成例を示す回路図である。
【図９】本発明の第２の実施形態における広帯域低雑音増幅器のバイアス回路の簡略化した等価回路図である。
【図１０】本発明の第２の実施形態における広帯域低雑音増幅器のバイアス回路の特性を説明するための簡略化した回路図である。
【図１１】図１０に示す広帯域低雑音増幅器のバイアス回路のＳパラメータ（Ｓ11）の計算結果を示すスミスチャートである。
【図１２】本発明の第２の実施形態における広帯域低雑音増幅器のバイアス回路の特性を説明するための簡略化した回路図である。
【図１３】図１２に示す広帯域低雑音増幅器のバイアス回路のＳパラメータ（Ｓ11）の計算結果を示すスミスチャートである。
【図１４】本発明の第２の実施形態における広帯域低雑音増幅器の具体的な回路を示す回路図である。
【図１５】比較のための本発明の第２の実施形態における他の広帯域低雑音増幅器の具体的な回路を示す回路図である。
【図１６】第２の実施形態における図１４及び図１５の広帯域低雑音増幅器のＳパラメータ（Ｓ11）の計算結果を示すスミスチャートである。
【図１７】非特許文献１に記載された従来の負帰還増幅器のモデルを示す図である。
【図１８】非特許文献２に記載された広帯域低雑音増幅器の回路図である。
【符号の説明】
【００８６】
１、３１、５１、７１、８１、９１、１１１、１２１、１４１、１６１、１７１…入力端子  ２、３２、５２、９２、１４２、１６２、１７２…出力端子  ３、３３、５３、９３、１４３、１７３…電源端子  ４…第１のトランジスタ  ５…第２のトランジスタ  ６、３６、５６、９６、１４６…容量素子  ７…第１の受動素子  ８…第２の受動素子  ９…第３の受動素子  １９…第４の受動素子  ２０…第５の受動素子  ２１…第６の受動素子  ３４、３５、５４、５５、８２、９４、９５、１２２、１３２、１４４、１４５、１７４、１７５…トランジスタ  ３７、３９、４０、５７、５９、６０、６２、８３、１７６、１７７、１７９、１８０…抵抗素子  ３８、４１、５８、６１、９８、１００、１４８、１５１、１７８…インダクタ素子  ７２、７３、１１２、１１３、１１６、１１７…受動素子  ７４、１１４…ベース−エミッタ抵抗  ９７、９９、１２３、１２４、１３３、１３４、１３７、１４７、１４９、１５２…抵抗素子  ７５、１１５…相互コンダクタンス  ８４、８５、１２５、１２６、１３５、１３６…電圧源、１６３…基本増幅器、１６４…負帰還回路
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１５
【補正方法】変更
【補正の内容】
【図１５】
2008288817.tif 000043