(57)【要約】【課題】輝度信号の段差が大きい被写体領域の偽色信号を削減する。【解決手段】画像信号が供される入力手段と、入力された画像信号を色分離してＲ（赤）Ｇ（緑）Ｂ（青）の原色信号と輝度信号とを出力する色分離手段と、得られた原色信号と輝度信号をそれぞれフィールド毎に積分する積分手段と、前記積分手段によって得られた積分値と積分画素数とに基づいて画像信号の撮像状態を判定する判定手段と、前記判定手段の判定結果に基づいて画像信号のホワイトバランスを制御する制御部とを含むホワイトバランス制御手段とを有し、輝度・水平信号の垂直方向の変化を検出し、急峻な変化があったとオプティカルディテクタで積分される色信号のレベルを抑え、色成分を減少させ、偽色成分を減少させることにより、オートホワイトバランスの合わせこみ精度を向上させる。【選択図】図１
2008109468.tif 000002
【特許請求の範囲】
【請求項１】
画像信号が供される入力手段と、
入力された画像信号を色分離してＲ（赤）Ｇ（緑）Ｂ（青）の原色信号と輝度信号とを出力する色分離手段と、
得られた原色信号と輝度信号をそれぞれフィールド毎に積分する積分手段と、前記積分手段によって得られた積分値と積分画素数とに基づいて画像信号の撮像状態を判定する判定手段と、前記判定手段の判定結果に基づいて画像信号のホワイトバランスを制御する制御部とを含むホワイトバランス制御手段と
を有する色信号処理回路。
【請求項２】
前記画像信号は、固体撮像素子によって撮像された信号である
請求項１記載の色信号処理回路。
【請求項３】
前記ホワイトバランス制御手段は、前記判定手段の判定結果に基づいて画像信号に対する垂直Ｍ段×水平Ｎ段（ＭとＮは正の整数）の画素の平均処理を行う画素平均処理手段を有する
請求項１記載の色信号処理回路。
【請求項４】
前記ホワイトバランス制御手段は、前記ＲＧＢの原色信号から輝度情報についてのデータ変化を検出し、ホワイトバランス制御用の積分処理をオン／オフ制御する積分制御パルスの生成手段を有する
請求項３記載の色信号処理回路。
【請求項５】
前記ホワイトバランス制御手段は、前記積分制御パルスによって積分が許可された期間だけ、前記ホワイトバランス制御用の積分処理を行う
請求項４記載の色信号処理回路。
【請求項６】
前記色信号処理回路は、前記画像信号の入力から前記ホワイトバランス制御までの動作をリアルタイム処理によって行う
請求項５記載の色信号処理回路。
【請求項７】
映像信号が撮像素子に供給され、電気信号に変換され、アナログ信号処理された後、デジタル信号に変換され、信号処理ブロックのＹＣ分離回路で輝度信号と色信号に分離され、前記色信号は積分処理されてホワイトバランスの係数が算出され、ホワイトバランスを調整した後、前記輝度信号と合成されて、ビデオ信号を生成するカメラ装置であって、
前記信号処理ブロックは、
画像信号が供される入力手段と、
入力された画像信号を色分離してＲ（赤）Ｇ（緑）Ｂ（青）の原色信号と輝度信号とを出力する色分離手段と、
得られた原色信号と輝度信号をそれぞれフィールド毎に積分する積分手段と、前記積分手段によって得られた積分値と積分画素数とに基づいて画像信号の撮像状態を判定する判定手段と、前記判定手段の判定結果に基づいて画像信号のホワイトバランスを制御する制御部とを含むホワイトバランス制御手段と
を有するカメラ装置。
【請求項８】
前記画像信号は、固体撮像素子によって撮像された信号である
請求項７記載のカメラ装置。
【請求項９】
前記ホワイトバランス制御手段は、前記判定手段の判定結果に基づいて画像信号に対する垂直Ｍ段×水平Ｎ段（ＭとＮは正の整数）の画素の平均処理を行う画素平均処理手段を有する
請求項７記載のカメラ装置。
【請求項１０】
前記ホワイトバランス制御手段は、前記ＲＧＢの原色信号から輝度情報についてのデータ変化を検出し、ホワイトバランス制御用の積分処理をオン／オフ制御する積分制御パルスの生成手段を有する
請求項９記載のカメラ装置。
【請求項１１】
前記ホワイトバランス制御手段は、前記積分制御パルスによって積分が許可された期間だけ、前記ホワイトバランス制御用の積分処理を行う
請求項１０記載のカメラ装置。
【請求項１２】
前記色信号処理回路は、前記画像信号の入力から前記ホワイトバランス制御までの動作をリアルタイム処理によって行う
請求項１１記載のカメラ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は色信号処理回路およびカメラ装置に関し、特に輝度信号の急激な変化における偽色信号を抑制することである。
【背景技術】
【０００２】
一般に、複数の固体撮像素子を備え、高感度と高解像度を両立するカラーカメラ装置が知られている。
図９に従来のイメージセンサ（固体撮像素子）２を用いたカメラ（撮像）装置２００のブロック構成例を示す。
図９に示したカメラ装置２００はレンズ１、イメージセンサ２、ＡＦＥ（アナログ・フロント・エンド：アナログ信号処理）回路３、デジタル信号処理部（ＤＳＰ）４などで構成されている。
イメージセンサ２の撮像素子は例えばＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）またはＣＭＯＳ（Ｃｏｍｐｌｙｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）デバイスで構成され、半導体基板上にマトリックス状に配列した光センサにより被写体からの像をレンズ１を通じ検出して信号電荷を生成し、同信号電荷を垂直信号線や水平信号線を介して読み出して被写体の画像信号を出力する。
また、イメージセンサ２はＴＧ（タイミングジェネレータ）１３から供給されるクロック信号、垂直同期信号、水平同期信号などに基づいて動作し、そして、たとえばインタレース方式により１フレーム分の画像信号を偶数フィールドと奇数フィールドとに分けて出力する。
【０００３】
ＡＦＥ回路３はＣＤＳ（Ｃｏｒｅｌａｔｉｏｎ  Ｄｏｕｂｌｅ  Ｓａｍｐｌｉｎｇ；相関ニ重サンプリング）回路およびＡＧＣ（Ａｕｔｏ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ；利得制御）回路などで構成されイメージセンサ２からの画像信号に対し、相関ニ重サンプリング動作を行って画像信号に含まれる固定パターンノイズを除去するとともに、自動利得制御の動作により信号レベルを安定化する。
【０００４】
デジタル信号処理部４は、ＡＦＥ回路３の出力信号に対して自動露光制御およびオートホワイトバランス制御を行うための回路であり、ＡＤＣ（ＡＤ変換器；アナログデジタル変換器）５、輝度信号処理ブロック６、色信号処理ブロック７、ＯＰＤ（オプティカルディテクタ）８、ＹＣ＿ＭＩＸ（混合回路）９、マイクロコンピュータ１０、ＤＡＣ（デジタルアナログ変換器）１２などで構成されている。
【０００５】
ＡＤＣ５はＡＦＥ回路３の出力信号をデジタル化し、輝度信号処理ブロック６はこのデジタル化された画像信号に対して、自動露光制御として信号レベルを適切なレベルとすべく信号処理を行う。色信号処理ブロック７は原色分離回路、ホワイトバランス（ＷＢ）制御回路、マトリクス回路などを含み、原色分離回路はＡＤＣ５の出力信号より、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３つの原色信号を抽出し、ホワイトバランス制御回路はこれらの原色信号に対してマイクロコンピュータ１０から与えられる係数を乗じて信号レベルを制御する。
【０００６】
ＯＰＤ８は、ホワイトバランス制御回路が上記係数を乗じた原色信号を、それぞれ垂直同期信号の各周期毎に、すなわち各フィールド毎に、たとえばＩＩＲ（Infinite Impulse Response）フィルタにより積分することによって各フィールドにおける各原色信号の平均的な信号レベルを算出する。
【０００７】
マイクロコンピュータ１０は、ＣＰＵ（中央演算装置）、ＲＯＭ（リードオンリーメモリ）、ＲＡＭ（ランダムアクセスメモリ）などで構成され、ＣＰＵがＲＯＭに格納されたプログラムデータに基づき、適宜ＲＡＭを使用して動作することで各種の機能を果たす。そして、特にオートホワイトバランス制御についてはＯＰＤ８で算出した原色信号の平均レベルに基づいて、これらの原色信号の平均レベルを均一化すべく上記係数を生成し、ＷＢアンプ（制御回路）に供給する。
【０００８】
ＹＣ＿ＭＩＸ９は輝度信号処理ブロック６が出力する輝度信号と、色信号処理ブロック７が出力する信号とを合成してビデオ信号を生成し、ＤＡ変換器１２はこのビデオ信号をアナログのビデオ信号１４に変換して出力する。
【０００９】
タイミングジェネレータ１３は、マイクロコンピュータ１０の制御に基づいてイメージセンサ２とともに各回路ブロックにクロックなどの基準信号を供給する。
【００１０】
タイミング制御回路１５は、デジタル信号処理部４のタイミングを管理しまた各種タイミングパルスを生成する。例えば、ＹＣ＿ＭＩＸ９にＳＹＮＣ（同期）信号を付加、ＯＰＤ８の積分器に対してウィンドウ枠毎の積分イネーブルパルス（検波枠）を生成・転送する。
【００１１】
また、内部同期および外部同期システムに対応してＰＬＬ（，ＶＣＯ）回路１６を構成し、タイミング制御回路１５から出力される制御信号と各種同期システムに対応したマスタークロック信号の位相を比較する。タイミング制御回路１５では各種同期システムに対応したReference/Variable信号を選択して位相比較器へ転送する機能をもつ。位相比較の結果をタイミングジェネレータ１３の発振にフィードバックする。
【００１２】
特許文献１には、画面全体の色を正しく再現して画質を向上させるオートホワイトバランス回路が開示されていて、ＲＧＢ信号と輝度信号をＯＰＤに入力し、これらの信号をフィールド毎に積分する。その積分値と積分画素数とにより画像信号の撮像状態を判定し、判定結果により画素平均化処理やホワイトバランス制御用の積分回路をオンオフすることが示されている。
【特許文献１】特開２００４−２３２０５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
オートホワイトバランス処理においては、被写体撮像時の１フィールドのＲＧＢ積分値が白色であるとみなす。つまり上記ＯＰＤ８による１フィールド（１画面）のＲＧＢ積分値がそれぞれ等しくなる(Ｒ積分値＝Ｂ積分値＝Ｇ積分値)ようにホワイトバランスを調整する。具体的にはＯＰＤ８からのＲＧＢ積分値をマイクロコンピュータ１０に送出しＲＧＢの割合がつねに一定となるように、ホワイトバランスアンプに供給される原色信号Ｓ３のＧｒ,Ｇｂ,赤色、青色成分のためのゲインを調整することにより、各ゲインを制御信号Ｓ４としてホワイトバランスアンプに送出する。ここで無彩色の被写体で輝度レベルの段差が大きな被写体領域においては偽色信号が発生されやすい。この偽色信号がＲＧＢ信号として生成され、ＯＰＤ８の積分値として使用されてしまうと、オートホワイトバランス精度の低下に繋がる。
また、特許文献１においては無彩色の輝度信号のレベルが急激に変化することにより発生する偽色信号を抑制することは難しい。
本発明は、上記課題を解決するために、輝度・水平信号の垂直方向の変化を検出し、急峻な変化があったときにＯＰＤで積分される色信号のレベルを抑え、色成分を減少させることにより偽色成分も減少させてオートホワイトバランスの合わせこみ精度を向上することである。
【課題を解決するための手段】
【００１４】
本発明の色信号処理回路は、画像信号が供される入力手段と、入力された画像信号を色分離してＲ（赤）Ｇ（緑）Ｂ（青）の原色信号と輝度信号とを出力する色分離手段と、得られた原色信号と輝度信号をそれぞれフィールド毎に積分する積分手段と、前記積分手段によって得られた積分値と積分画素数とに基づいて画像信号の撮像状態を判定する判定手段と、前記判定手段の判定結果に基づいて画像信号のホワイトバランスを制御する制御部とを含むホワイトバランス制御手段とを有する。
【００１５】
本発明のカメラ装置は、映像信号が撮像素子に供給され、電気信号に変換されてアナログ信号処理された後、デジタル信号に変換され、信号処理ブロックのＹＣ分離回路で輝度信号と色信号に分離され、前記色信号は積分処理されてホワイトバランスの係数が算出され、ホワイトバランスを調整した後、前記輝度信号と合成されて、ビデオ信号を生成するカメラ装置であって、前記信号処理ブロックは、画像信号が供される入力手段と、入力された画像信号を色分離してＲ（赤）Ｇ（緑）Ｂ（青）の原色信号と輝度信号とを出力する色分離手段と、得られた原色信号と輝度信号をそれぞれフィールド毎に積分する積分手段と、前記積分手段によって得られた積分値と積分画素数とに基づいて画像信号の撮像状態を判定する判定手段と、前記判定手段の判定結果に基づいて画像信号のホワイトバランスを制御する制御部とを含むホワイトバランス制御手段とを有する。
【００１６】
本発明は、デジタル信号処理部で輝度・水平信号の垂直方向の変化を検出し、急峻な変化があったときにＯＰＤの積分回路を制御して色成分を減少させ、偽色成分も減少させることにより、オートホワイトバランスを合わせ込む。
【発明の効果】
【００１７】
本発明は、輝度・水平信号の垂直方向の変化を検出し、急峻な変化があったときに色成分を減少させ、偽色成分を減少させることにより、オートホワイトバランスの合わせこみ精度が向上する。すなわち、高性能なオートホワイトバランスを実現でき、画面全体の画質が向上する。
【発明を実施するための最良の形態】
【００１８】
図１に本発明の実施形態のカメラ装置１００のブロック構成を示す。
カメラ装置１００は、レンズ１、イメージセンサ（固体撮像素子）２、ＡＦＥ回路３、デジタル信号処理部４などで構成されている。このデジタル信号処理部４は、図９の従来例と比較してＯＰＤ８の積分回路を制御する積分制御手段１７、ＯＰＤ８の積分回路などが異なる。ここで、図１に示すブロックで図９と同じブロックについては、同一番号を付与する。
【００１９】
デジタル信号処理部４は、ＡＤＣ５、輝度信号処理ブロック６、色信号処理ブロック７、ＯＰＤ８、ＹＣ＿ＭＩＸ９、マイクロコンピュータ１０、不揮発性メモリー１１、ＤＡＣ１２、タイミング制御回路１５、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）（ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ））回路１６、積分制御手段１７などで構成されている。
また、色信号処理ブロック７は、ＹＣ分離回路７−１、原色分離回路７−２、ＷＢ（ホワイトバランス）アンプ７−３などで構成される。
【００２０】
本発明は、積分制御手段、ＯＰＤ８および色信号処理ブロック７とこれを用いたカメラ装置１００に関するものであり、これに関して以下に詳述する。また、これと関連する輝度信号処理ブロック６についても後述する。
【００２１】
まず色信号処理に係る構成とその動作について説明する。以下イメージセンサ２にＣＣＤを用いた例を示す。
ＣＣＤは図２に示すようにシアン色成分（Ｃｙ）、緑色成分（Ｇ）、黄色成分（Ｙｅ）、マゼンダ色成分（Ｍｇ）に対応する光を透過させる各カラーフィルタが各ＣＣＤ画素に個別に対応して配列された単板式ＣＣＤである。
このＣＣＤは、図２に示す奇数フィールドに対応する読み出し方式と偶数フィールドに対応する読み出し方式とを交互に切り替えながら、光電変換された各画素に蓄積された信号電荷を交互に読み出す。なお、読み出されたその内容はＮＴＳＣ方式又はＰＡＬ方式のテレビジョンで再生可能である。
ＣＣＤは奇数フィールドに対応する読み出しでは垂直方向奇数番目の画素で光電変換された信号電荷と、次の偶数番目の画素で光電変換された信号電荷とを加算して順次読み出し、一方偶数フィールドに対応する読み出しでは加算する信号電荷の組み合わせを変え、垂直方向偶数番目の画素で光電変換された信号電荷と次の奇数番目の画素で光電変換された信号電荷とを加算して順次読み出す。
【００２２】
このＣＣＤは、読み出し操作を繰り返し、奇数フィールドおよび偶数フィールドのいずれに対応する読み出しにおいても、図２に示すＣＲラインからは時系列がＳ１ｒ/Ｓ２ｒ／Ｓ１ｒ／Ｓ２ｒ・・・となる電気信号を得、同じく図２に示すＣＢラインからは時系列がＳ１ｂ／Ｓ２ｂ／Ｓ１ｂ／Ｓ２ｂ・・・となる電気（原色）信号を得る。
但し、Ｓ１ｒ，Ｓ２ｒ，Ｓ１ｂ，Ｓ２ｂは以下のように示される。
Ｓ１ｒ＝Ｃｙ＋Ｇ，Ｓ２ｒ＝Ｙｅ＋Ｍｇ，
Ｓ１ｂ＝Ｃｙ＋Ｍｇ，Ｓ２ｂ＝Ｙｅ＋Ｇ
そしてこのＣＣＤは、ＣＲライン／ＣＢライン／ＣＲライン／ＣＢラインから順次得た電気信号を画像信号としてＡＦＥ回路３に送出する。ＡＦＥ回路３は、供給される画像信号をＡＧＣ(Ａｕｔｏ  Ｇａｉｎ  Ｃｏｎｔｒｏｌ；オートゲインコントロール)処理し、ＡＤＣ５でアナログ／デジタル変換処理し色信号処理ブロック７へ送出する。
色信号処理ブロック７の初段においては、画像信号を並び替えてＣＲラインおよびＣＢラインから順次得た電気信号Ｓ１、該ＣＢライン及び次のＣＲラインから順次得た電気信号Ｓ１、該ＣＲラインおよび次のＣＢラインから順次得た電気信号の各々から時系列がＳ１ｒ／Ｓ１ｂ／Ｓ２ｒ／Ｓ２ｂ／・・・となる電気信号Ｓ１を得る。さらに得られた信号をマルチプレックス信号としてＹＣ分離回路(７−１)に送出する。
【００２３】
ＹＣ分離回路７−１は、供給されるマルチプレックス信号から時系列がＹｒ／Ｙｂ／Ｃｒ／Ｃｂ／・・・となる電気（原色）信号Ｓ２を得、この電気信号Ｓ２を色調整用信号として原色分離回路（７−２）に送出する。
但し、Ｙｒ，Ｙｂ，Ｃｒ，Ｃｂは以下のように表される。
Ｙｒ＝Ｓ１ｒ＋Ｓ２ｒ，Ｙｂ＝Ｓ１ｂ＋Ｓ１ｂ，
Ｃｒ＝Ｓ２ｒ−Ｓ１ｒ，Ｃｂ＝Ｓ１ｂ−Ｓ２ｂ
【００２４】
原色分離回路（７−２）は、供給される色調整用信号から時系列がＧｒ／Ｇｂ／Ｒ／Ｂ／Ｇｒ／Ｇｂ／Ｒ／Ｂ／・・・となる電気（原色）信号Ｓ３を得、この電気信号Ｓ３をＯＰＤ８およびホワイトバランスアンプ(７−３)に送出する。ただし、Ｇｒ，Ｇｂ，Ｇは次式で表される。
Ｇｒ＝Ｙｒ−Ｃｒ−Ｃｂ，Ｇｂ＝Ｙｂ−Ｃｒ−Ｃｂ，
Ｇ＝（Ｇｒ＋Ｇｂ）／２
【００２５】
ＷＢ（ホワイトバランス）アンプ（７−３）は、マイクロコンピュータ１０から供給されるゲイン調整信号Ｓ４に基づいて原色分離回路（７−２）から供給される原色信号Ｓ３のＧｒ成分、Ｇｂ成分、赤色成分、青色成分を調整することにより、ホワイトバランスを調整する。そしてこのホワイトバランスアンプ（７−３）は、ホワイトバランス調整後の原色信号を後段の後処理用信号処理回路、例えばＹＣ＿ＭＩＸ９に送出する。
【００２６】
ＯＰＤ８は、供給される原色信号Ｓ３に基づいて後述のように画素積分値、赤色成分の積分値、緑色成分の積分値および青色成分の積分値をそれぞれ計算し、画素積分値でなる画素積分信号、緑色成分の積分値でなる緑色積分信号、赤色積分信号、青色積分信号をマイクロコンピュータ１０に送出する。
【００２７】
マイクロコンピュータ１０は内蔵または外部のメモリーに記憶されたプログラムにしたがって、ホワイトバランスの演算処理を行う。
例えば、マイクロコンピュータ１０の内部に組み込まれているプログラムにしたがって、供給される画素積分信号、緑色積分信号、赤色積分信号、青色積分信号を用いて、座標変換、色温度推定の演算処理が行われ、補正すべき原色信号のゲインが求められる。そして、各原色信号のゲイン（Ｓ４）がＷＢアンプ（７−３）に出力される。
【００２８】
次に、図１〜図３を用いて輝度信号が急激に変化したときのカメラ装置１００の動作について述べる。輝度信号が急激に変化し波形に段差を生ずると、偽色信号が含まれる輝度信号がＡＤＣ５から出力され、Ｃｌａｍｐ（クランプ）回路５０で黒レベルを引いた信号Ｓ１となる。
Ｃｌａｍｐ回路５０から出力された輝度信号は、ＬＰＦ（ローパスフィルタ）５１、段差検出回路５２を介して色信号を削減されるとともに輝度信号の水平方向と垂直方向の段差が検出される。
段差検出された水平方向（Ｈ＿ＥＤＧＥ）信号または垂直方向（Ｖ＿ＥＤＧＥ）信号のいずれかが基準値より大きいと積分イネーブルパルス信号を発生し、ＯＰＤ８の積分回路を制御し、その結果得られた各色成分の積分値をマイクロコンピュータ１０に転送し、そこで演算処理してＷＢアンプ７−３を制御する。これにより、急激に変化した輝度信号に発生した偽色信号を抑制する。
【００２９】
以下、デジタル信号処理部４の積分制御手段（積分パルス発生回路など）１７について説明する。
積分制御手段１７は、ＡＤＣ５とＯＰＤ８の間に接続され、段差検出部（図３参照）、積分イネーブルパルス供給器４１（図４参照）などで構成され、水平方向と垂直方向の画素信号レベルの段差を検出し、検出したパルスを基準値と比較して積分イネーブルパルスを生成する。
【００３０】
図３に段差検出部のブロック構成例を示す。段差検出部は水平方向と垂直方向の段差をそれぞれ検出するように、ＬＰＦ５１、段差検出回路５２、Ｓｌｉｃｅｒ（スライス回路）５３、近傍マスク回路５４、ＳＲＡＭ（スタティクランダムアクセスメモリー）５５、加算器（減算器）５６、ＬＰＦ５７、Ｓｌｉｃｅｒ５８で構成される。この段差検出部の具体的構成例とその動作については、詳細に後述する。
【００３１】
次に、輝度信号処理ブロック６、ＹＣ＿ＭＩＸ９について説明する。
輝度信号処理ブロック６は従来と同様に、ＬＰＦ、輪郭補正回路、ガンマ（γ）補正回路などで構成され、水平方向や垂直方向の画像の輪郭を強調する。またこの輪郭強調された輝度信号を、表示の際のＣＲＴのガンマ特性が所定値（＝２．２）であるため、あらかじめ撮像側でカメラの振幅特性、すなわち入力−出力特性を補正し、再生画面が正しい階調特性が得られるようにする。
ＹＣ＿ＭＩＸ９は輝度信号処理ブロック６が出力する輝度信号と色信号処理ブロック７が出力する色差信号とを合成し、同期信号を付加してビデオ信号を生成し、ＤＡＣ１２でこのビデオ信号をアナログのビデオ信号１４に変換して出力する。
【００３２】
次に、図３と図４に示す本発明の実施形態例の積分制御手段１７について詳細に説明する。積分制御手段１７は、段差検出部と積分イネーブルパルス供給器４１で構成される。
図３に示す段差検出部において、ＡＤＣ５の出力端子がＣｌａｍｐ回路５０の一方の入力端子に接続され、他方の入力端子はマイクロコンピュータ（ＣＰＵ）１０の出力端子に接続される。Ｃｌａｍｐ回路５０の出力端子はＳＲＡＭ５５の入力端子とＬＰＦ５１の入力端子に接続され、このＳＲＡＭ５５の出力端子は加算器（減算器）５６の一方の入力端子に接続される。加算器５６の他方の入力端子はＣｌａｍｐ回路５０の出力端子に接続され、出力端子はＬＰＦ５７の入力端子に接続される。
ＬＰＦ５１の出力端子は段差検出回路５２の入力端子に接続され、この段差検出回路５２の出力端子はＳｌｉｃｅｒ５３の入力端子に接続される。Ｓｌｉｃｅｒ５３の出力端子は近傍マスク回路５４の入力端子に接続され、この近傍マスク回路５４の出力端子からＨ＿ＥＤＧＥ信号が出力される。
一方、ＬＰＦ５７の出力端子はＳｌｉｃｅｒ５８の入力端子に接続され、このＳｌｉｃｅｒ５８の出力端子からＶ＿ＥＤＧＥ信号が出力される。
【００３３】
図４に示す積分イネーブルパルス供給器４１は、Ｈ（水平）方向の段差検出したパルスＨ＿ＥＤＧＥとＶ（垂直）方向のＶ＿ＥＤＧＥ信号が比較器６１，６２に供給され、それぞれ水平輝度段差判定レベルと垂直輝度段差判定レベルと比較され、その結果がＯＲ回路６３を介して積分イネーブルパルスとして出力される。
これにより、上記段差検出部から出力されたＨ＿ＥＤＧＥとＶ＿ＥＤＧＥ信号が積分イネーブルパルス供給器４１に供給され、輝度信号の段差に応じて積分制御パルスが生成される。
【００３４】
次に、図５に図３に示した段差検出回路５２のブロック構成例を示す。ＬＰＦ５１の出力端子が、画素信号差分（中心−左隣）回路７１、画素信号差分（中心−右隣）回路７２、画素信号差分（左隣−右隣）回路７３のそれぞれの入力端子に接続される。画素信号差分（中心−左隣）回路７１の出力端子は絶対値化回路７４の入力端子に接続され、画素信号差分（中心−右隣）回路７２の出力端子は絶対値化回路７５の入力端子に接続され、画素信号差分（左隣−右隣）回路７３の出力端子は絶対値化回路７６の入力端子に接続される。絶対値化回路７４，７５，７６のそれぞれの出力端子はＭＡＸ（最大値）検出回路７７の入力端子に接続され、このＭＡＸ検出回路７７の出力端子から中心画素に対する周辺画素との差の最大値が検出される。
【００３５】
次にこの段差検出回路５２とＳｌｉｃｅｒ５３の動作について説明する。
ＬＰＦ５１において、クロマキャリア周波数を含む高域成分を減衰処理させ、色成分を削除する。さらにこの画素信号に対して中心画素に対する両隣の画素との差分を計算し、さらに両隣の画素同士の差分も算出する。この三通りの差分に対して絶対値化処理をして最大値を得る。
これにより、低周波領域の段差部を検出することができこれを水平方向輝度段差信号とする。さらにＳｌｉｃｅｒ５３でスライス処理を施し、段差検出された画素信号の低レベルのノイズ信号を減衰させる。
【００３６】
図６に示す近傍マスク回路５４の回路構成とその動作について説明する。図６（Ａ）の近傍マスク回路５４は、Ｄ＿ＦＦ（Ｄ型フリップフロップ）８１〜８４と加算器８５〜８８で構成される。Ｓｌｉｃｅｒ５３の出力端子はＤ＿ＦＦ８１の入力端子と加算器８５の一方の入力端子に接続され、このＤ＿ＦＦ８１のクロック端子にクロック（ｃｌｋ）が供給される。Ｄ＿ＦＦ８１の出力端子はＤ＿ＦＦ８２の入力端子と加算器８５の他方の入力端子に接続され、このＤ＿ＦＦ８２のクロック端子に上述のクロックが供給される。Ｄ＿ＦＦ８２の出力は加算器８６の一方の入力端子に接続され、加算器８５の出力端子はこの加算器８６の他方の入力端子に接続される。
以下同様に、Ｄ＿ＦＦ８４まで繰り返され、加算器８８の出力端子から中心画素に対する左右の方向マスク信号Ｆが出力される。
【００３７】
段差検出回路５２で検出された輝度信号の段差レベルが高い場合には色信号処理ブロック７のデジタルフィルタ処理においてリンギングが発生してしまう。したがって、輝度変化点の周辺領域にまたがって偽色が発生するため、輝度変化点に対する周辺画素についてもＯＰＤ８で積分する色信号を減衰させる必要がある。このため、近傍マスク回路により輝度変化点の水平方向周辺画素についても輝度変化点と同レベルの輝度変化信号を生成させる。図６（Ｂ）の例では、タイミングチャートに示す通り水平左右４画素をマスクさせる処理となっている。
【００３８】
また、垂直方向については、黒クランプ処理後の電気信号Ｓ２１をＲＡＭ５５により１ライン分記憶保持し、１ライン遅延させる（Ｓ２２）。１ライン遅延前後の電気信号に対して引き算処理を行い、これを垂直方向の段差とする。その後、ＬＰＦ５７、Ｓｌｉｃｅｒ５８で平滑化・ノイズ除去処理を行う。
【００３９】
次に、段差検出の動作について説明する。
イメージセンサ２からの出力信号をＡＤＣ５にてＡＤ変換後、ＡＤ変換された電気信号Ｓ１を黒レベル信号（iblack）に対してクランプ処理を施す。黒レベル信号はマイクロコンピュータ（ＣＰＵ）１０から供給される。これはイメージセンサ２の無効画素領域（遮光領域）の電気信号をデジタル信号処理部４で１フィールド（１画面）積分し、その積分値をマイクロコンピュータ１０に送出し、マイクロコンピュータ１０がその積分値に対して平滑化処理を行い、１画素あたりの黒レベルをiblackとして算出している。遮光領域の画素においても、画素信号としては０ではなく、暗電流等のノイズ成分が発生するため、これを黒レベルとして有効画素から差し引く処理を行う。
【００４０】
水平方向の輝度段差検出処理については黒クランプ処理後の電気信号に対して、ＬＰＦ５１、段差検出回路５２、Ｓｌｉｃｅｒ５３、近傍マスク回路５４を経て水平方向エッジ成分（Ｈ＿ＥＤＧＥ信号）を抽出する。垂直方向についても同様に、ＳＲＡＭ５５、加算器５６、ＬＰＦ５７、Ｓｌｉｃｅｒ５８を介して垂直方向エッジ成分（Ｖ＿ＥＤＧＥ信号）を抽出する。
【００４１】
ここで、ＬＰＦ５１は、クロマキャリア除去のため平滑化の処理を行っている。イメージセンサ２の出力は図２に示すように画素構成の異なる２種の信号Ｓ１、Ｓ２信号の繰り返し（Ｓ１／Ｓ２／Ｓ１／Ｓ２）となるため、サンプリング周波数の１／２の周波数成分を有する。これを除去するためにＬＰＦ５１を用いる。平滑化された信号は段差検出回路５２に入力され、そこで検出された段差を変化点とみなす。
【００４２】
次に、ＯＰＤ８の色信号積分回路１５０について説明する。
図７に色信号積分回路１５０の回路構成例を示す。この色信号積分回路１５０はグリーン（緑）データ生成ブロック１２０、置換ブロック１２１、および積分遅延ブロック１２２などで構成される。なおＯＰＤ８においてはマイクロコンピュータ１０の制御を受けて動作をするようになされている。
ここで、図４の積分イネーブルパルス供給器４１から出力された積分イネーブルパルスは不図示のインバータなどを介して反転されて積分遅延ブロック１２２の各遅延保持器１３６〜１３９に供給される。ＯＲ回路６３から検出された“Ｈ”レベルの論理値は“Ｌ”レベルとなる。
【００４３】
グリーンデータ生成ブロック１２０において、入力端子１２３が加算器１２９の一方の入力端子とスイッチ１２５のスイッチ端子１２６に接続され、加算器１２９の出力は乗算器１３０の入力に接続される。乗算器１３０の出力はスイッチ１２５のスイッチ端子１２７に接続され、このスイッチ１２５の出力は遅延器１２８の入力に接続される。遅延器１２８の出力は加算器１２９の他方の入力端子と、置換ブロック１２１の入力に接続される。また、スイッチ１２５はスイッチングパルス供給器２４から供給されるパルスによりスイッチ端子１２６，１２７を切り替える。
【００４４】
次に、グリーンデータ生成ブロック１２０の動作について説明する。
スイッチングパルス供給器２４は図８（Ｂ）に示すタイミングにより、スイッチングパルス信号をスイッチ１２５に供給する。すなわち入力端子１２３に供給される原色信号Ｓ３の成分が青色、赤色、Ｇｒのとき、スイッチングパルス供給器２４は論理[Ｌ]レベルのスイッチングパルス信号をスイッチ１２５に送出する。また原色信号Ｓ３の成分がＧｂであるときは論理[Ｈ]レベルのスイッチングパルス信号をスイッチ１２５に送出する。
【００４５】
なお、図８に示す各信号の添え字は時系列の順序を表す。例えば、Ｒ２は図８（Ａ）に示すようにＯＰＤ８に供給される原色信号Ｓ３の赤色成分のうち２番目に供給される赤色成分であることを示す。
スイッチ１２５は、供給されるスイッチングパルス信号が論理[Ｌ]レベルのときにスイッチ端子１２６と接続し、[Ｈ]レベルのときにスイッチ端子１２７と接続する。これにより入力端子１２３に供給される原色信号Ｓ３の成分が赤色、青色又はＧｒであるときは加算器１２９、スイッチ端子１２６、スイッチ１２５を順次経て遅延器１２８に送出される。
【００４６】
これに対して入力端子１２３に供給される原色信号Ｓ３の成分がＧｂであるときには、この信号Ｇｂは加算器１２９で後述の遅延器１２８から送出された直前のＧｒ成分の電気信号と加算される。次いでこの（Ｇｒ＋Ｇｂ）成分の電気信号は乗算器１３０にて１／２倍されて、上述の式で示した緑色成分の電気信号となる。この緑色成分の電気信号は第２スイッチ端子１２７およびスイッチ１２５を順次経て遅延器１２８に送出される。
そのときにグリーンデータ生成ブロック１２０の出力のポイントＡに置けるデータ配列を図８（Ｃ）に示す。
【００４７】
次に、置換ブロック１２１について述べる。置換ブロック１２１はＯＲ回路１３２、インバータ（またはＮＯＴ回路）１３５とＡＮＤ回路１３３で構成される。遅延器１２８の出力端子がＡＮＤ回路１３３とＯＲ回路１３２の一方の入力端子に接続され、カウンタ用データ挿入パルス供給器３４の出力端子がＡＮＤ回路１３３とＯＲ回路１３２の他方の入力端子に接続され、ＯＲ回路１３２とＡＮＤ回路１３３の出力は合成される。
【００４８】
ＯＲ回路１３２は遅延器１２８から送出される原色信号Ｓ９のうち、最小位ビット成分（ＬＳＢ）の供給を受ける。
またＡＮＤ回路１３３は遅延器１２８から送出される原色信号のうち、ＬＳＢ以外の上位ビット成分の供給を受ける。
カウンタ用データ挿入パルス供給器３４は図８（Ｄ）に示すタイミングで、１ビットのカウンタパルス信号をインバータ１３５、ＡＮＤ回路１３３に送出するが、遅延器１２８から供給される原色信号Ｓ９の成分が赤色、緑色、青色であるときは論理[Ｈ]レベルの信号を、Ｇｒであるときは[Ｌ]レベルの信号を供給する。
【００４９】
これによりＯＲ回路１３２、ＡＮＤ回路１３３は第一の原色信号Ｓ９の信号成分が赤色、青色、緑色であるときは、第一の原色信号Ｓ９を第２の原色信号Ｓ１０として送出する。これらＯＲ回路１３２およびＡＮＤ回路１３３から送出される第２の原色信号Ｓ１０は再び合成し、合成した第２の原色信号Ｓ１０の値はＳ９と同値となる。
これに対してＯＲ回路１３２に供給される第1の原色信号Ｓ８の成分がＧｒであるときには、ＯＲ回路１３２は“１”を、ＡＮＤ回路１３３は“０”を第２の原色信号Ｓ１０として送出する。これらＯＲ回路１３２およびＡＮＤ回路１３３から送出される第２の原色信号Ｓ１０は再び合成し、合成した第２の原色信号Ｓ１０の値は図８（Ｅ）に示すように“１”となる。
この結果置換ブロック１２１から送出される第２の原色信号Ｓ１０の時系列は、図８（Ｅ）に示すように１／Ｇ／Ｒ／Ｂ／１／Ｇ／Ｒ／Ｂ・・・となる。
【００５０】
次に、積分遅延ブロック１２２について述べる。積分遅延ブロック１２２は、加算器１４０と第１〜第４の遅延保持器（１３６〜１３９）で構成されている。置換ブロック１２１の出力が加算器１４０の一方の入力端子に接続され、この加算器１４０の出力端子は第１の遅延保持器１３６の入力端子に接続される。またこの第１の遅延保持器１３６の他方の入力端子は積分イネーブルパルス供給器４１の出力端子に接続され、さらにクロックパルス供給部３１がクロック端子に接続される。
第１の遅延保持器１３６の出力は第２の遅延保持器１３７の一方の入力端子に接続され、他方の入力端子は積分イネーブルパルス供給器４１に接続され、さらにクロックパルス供給部３１がクロック端子に接続される。
同様な接続構成が第４の遅延保持器１３９まで繰り返される。第４の遅延保持器１３９の出力端子はまた加算器１４０の他方の入力端子に接続される。
【００５１】
次に積分遅延ブロック１２２の動作について説明する。
加算器１４０は、第４の遅延保持器１３９から供給される信号と置換ブロック１２１から供給される第２の原色信号Ｓ１０とを加算して積分値信号Ｓ１１として第１の遅延保持器１３６に送出する。積分イネーブルパルス供給器４１は図８（Ｊ）に示す積分イネーブルパルスを第１〜第４の遅延保持器１３６〜１３９に送出する。
すなわち、第１の遅延保持器１３６はクロックパルス供給部３１から供給されるクロックパルス信号で同期をとりながら、図８（Ｆ）に示すように供給される積分値信号Ｓ１１を１クロック分だけ遅延させ、これを第１の遅延信号Ｓ４０として第２の遅延保持器１３７に送出する。
【００５２】
また、第２の遅延保持器１３７はクロックパルス供給部３１から供給されるクロックパルス信号で同期をとりながら、図８（Ｇ）に示すように供給される第１の遅延信号Ｓ４０を１クロック分だけ遅延させ、これを第２の遅延信号Ｓ４１として第３の遅延保持器１３８に送出する。
【００５３】
さらに、第３の遅延保持器１３８はクロックパルス供給部３１から供給されるクロックパルス信号で同期をとりながら、図８（Ｈ）に示すように供給される第２の遅延信号Ｓ４１を１クロック分だけ遅延させ、これを第３の遅延信号Ｓ４２として第４の遅延保持器１３９に送出する。
【００５４】
さらに、第４の遅延保持器１３９はクロックパルス供給部３１から供給されるクロックパルス信号で同期をとりながら、図８（Ｉ）に示すように供給される第２の遅延信号Ｓ４２を１クロック分だけ遅延させ、これを第４の遅延信号Ｓ４３として加算器１４０に送出する。
【００５５】
これにより、加算器１４０から送出される積分値信号Ｓ１１の時系列は、画素積分値／緑色成分の積分値／赤色成分の積分値／青色成分の積分値／画素積分値／緑色成分の積分値／赤色成分の積分値／青色成分の積分値／・・・となる。
なお図８（Ｆ）〜(I)では、画素積分値を“Ｃ＋１”、緑色成分の積分値を“Ｇ＋Ｇｘ”、赤色成分の積分値を“Ｒ＋Ｒｙ”、青色成分の積分値を“Ｂ＋Ｂｚ”として、それぞれ表示しているが、具体的には次式として表される。
【００５６】
画素積分値＝１＋１＋１＋１＋１・・・
緑色成分の積分値＝Ｇ１＋Ｇ２＋Ｇ３＋Ｇ４＋・・・
赤色成分の積分値＝Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４＋・・・
青色成分の積分値＝Ｂ１＋Ｂ２＋Ｂ３＋Ｂ４＋・・・
【００５７】
これに対して、積分イネーブルパルス信号が論理[Ｈ]から[Ｌ]レベルに切り替わると、第１の遅延保持器１３６は、加算器１４０からの積分値信号Ｓ１１の供給を停止し、停止したときの信号の積分値を記憶保持するとともに、この信号をマイクロコンピュータ１０に送出する。
第２の遅延保持器１３７は第１の遅延保持器１３６からの第１の遅延信号Ｓ４０の供給を停止し、停止したときの信号の積分値を記憶保持するとともに、この信号をマイクロコンピュータ１０に送出する。
第３、第４の遅延保持器１３８、１３９も上記同様の処理シーケンスとなる。
【００５８】
ところで、マイクロコンピュータ１０は第１の遅延保持器１３６に送出される積分値信号Ｓ１１の成分が赤色成分（Ｒ＋Ｒ５）から青色成分（Ｂ＋Ｂ５）に切り替わったときに、積分イネーブルパルスを論理[Ｈ]レベルから[Ｌ]レベルに切り替えるよう制御する。
したがって、積分イネーブルパルス信号が論理[Ｈ]レベルから[Ｌ]レベルに切り替わると、第１の遅延保持器１３６は加算器１４０からの積分値信号Ｓ１１の供給を停止し、停止したときの青色成分の積分値[図８（Ｆ）の“Ｂ＋Ｂ５”]を青色成分積分信号として記憶保持するとともに、この青色成分積分信号をマイクロコンピュータ１０に送出する。
同様の処理シーケンスで、第２の遅延保持器１３７は赤色成分積分信号を、第３の遅延保持器１３８は緑色成分積分信号を、第４の遅延保持器１３９は画素積分信号を記憶保持し、マイクロコンピュータ１０に送出する。
【００５９】
次に、輝度信号が急激に変化して波形に段差を生じ、その結果輝度信号に偽色信号が発生したとき、この偽色信号を削減する動作について説明する。
【００６０】
まず、輝度信号の水平方向の段差検出について述べる。図３において、ＡＤＣ５から出力された画像信号はＣｌａｍｐ回路５０で黒レベルを引いた信号Ｓ２１となる。まず、輝度信号の水平方向の段差検出について述べる。
Ｃｌａｍｐ回路５０から出力された輝度信号はＬＰＦ５１に供給され、所定の周波数以上に信号は減衰され、色信号が減衰される。
ＬＰＦ５１から出力された輝度信号は段差検出回路５２で段差が検出される。中心画素の左右と、左右となり同士の画素信号の差分が検出され、その差分の絶対値が求められ、中心−左隣、中心−右隣、左隣−右隣の画素信号のうち、その差分の最大値が求められる。最大値化された信号がＳｌｉｃｅｒ５３でスライスされ、近傍マスク回路５４に供給され、図８（Ｂ）に示してあるように、輝度段差発生点の左右方向の信号がマスクされ、Ｈ＿ＥＤＧＥ信号が出力される。
【００６１】
次に、輝度信号の垂直方向の段差検出について述べる。
Ｃｌａｍｐ回路５０から出力された輝度信号はＳＲＡＭ５５に供給され、１ライン遅延される。この１ライン遅延した輝度信号とＣｌａｍｐ回路５０から出力された輝度信号が加算器５６で減算される。この減算された輝度信号がＬＰＦ５７に供給されて所定の周波数以下の信号のみを通過し、色信号を除去する。ＬＰＦ５７から出力された輝度信号はＳｌｉｃｅｒ５８でスライスされ、垂直方向の差信号がＶ＿ＥＤＧＥとして出力される。
【００６２】
段差検出回路５２で得られた水平方向輝度段差信号（Ｈ＿ＥＤＧＥ信号）および垂直方向輝度段差（Ｖ＿ＥＤＧＥ信号）が積分イネーブルパルス供給器４１に供給され、Ｈ＿ＥＤＧＥ信号は比較器６１で水平輝度段差判定レベルと比較され、またＶ＿ＥＤＧＥ信号は比較器６２で垂直輝度段差判定レベルと比較される。
積分イネーブルパルス供給器４１で比較された結果、水平方向段差または垂直方向段差のいずれかが輝度段差レベル（水平・垂直）を超えると、ＯＲ回路６３から“Ｈ”レベルの積分イネーブルパルスが出力され、さらにインバータなどを介して論理レベルが反転される。
【００６３】
図８（Ｊ）において積分イネーブルパルス信号が論理[Ｈ]レベルから[Ｌ]レベルに切り替わると、色信号積分回路１５０の第１の遅延保持器１３６は、加算器１４０からの積分値信号Ｓ１１の供給を停止し、停止したときの青色成分の積分値を青色成分積分信号として記憶保持するとともに、この青色成分積分信号をマイクロコンピュータ１０に送出する。
同様の処理シーケンスで、第２の遅延保持器１３７は赤色成分積分信号を、第３の遅延保持器１３８は緑色成分積分信号を、第４の遅延保持器１３９は画素積分信号を記憶保持し、マイクロコンピュータ１０に送出する。このとき、積分イネーブルパルス信号により各遅延保持器１３６〜１３９から出力される各積分値と積分画素数に基づいて画像信号の撮像状態が判別されることにより、段差による発生する色信号のレベルが抑えられ、色成分が減少される。
【００６４】
マイクロコンピュータ１０は内部に組み込まれている制御プログラムにしたがって、青色積分信号、赤色積分信号、緑色積分信号、画素積分信号を用いて、座標変換し、色温度推定の演算処理を行う。この色温度から、ＷＢ（ホワイトバランス）アンプ（７−３）に出力する原色信号Ｓ３のＧｒ，Ｇｂ,赤色、青色成分のためのゲインを算出する。そして、算出した各ＷＢアンプのゲインをＳ４としてＷＢアンプ（７−３）に送出する。
ＷＢアンプ（７−３）で各アンプの利得係数が設定され、利得制御されて削減された偽色信号がタイミング制御回路１５のタイミング信号に同期してＹ＿ＣＭＩＸ９に出力され、輝度信号処理ブロック６から供給された輝度信号と混合される。これにより、偽色成分も減少するので、オートホワイトバランスの合わせ込み精度を向上することができる。
【００６５】
そして、輝度信号の急激な変化による段差信号が無くなると、積分イネーブルパルスは発生されない（図８（Ｊ）で“Ｈ”レベルとなる）ので、ＯＰＤ８は通常の動作を行い、その結果、マイクロコンピュータ１０において通常のＷＢアンプの調整が行われる。
【００６６】
このように、無彩色の被写体で輝度レベルの段差が大きな被写体領域においては、偽色信号が発生しやすく、この偽色信号がＲＧＢ信号として生成され、オプティカルディテクタの積分値として使用されるとオートホワイトバランスの精度が低下する。しかし上述したように、輝度・水平信号の垂直方向の変化を検出し、急峻な変化があったときに色信号積分器を制御する制御パルスが発生され、この制御パルスでオプティカルディテクタで積分される色信号のレベルを抑え、色成分を減少させ、偽色成分を減少させることにより、オートホワイトバランスの合わせ込み精度が向上する。すなわち、高性能なオートホワイトバランスを実現でき、画面全体の画質が向上する。
【図面の簡単な説明】
【００６７】
【図１】カメラ装置のブロック構成の概要図である。
【図２】ＣＣＤ固体撮像素子のカラーフィルタの色配列図である。
【図３】図１に示した段差検出部のブロック構成図である。
【図４】積分イネーブルパルス供給器のブロック構成図である。
【図５】輝度信号の段差検出部のブロック構成図である。
【図６】近傍マスク回路のブロック構成図と動作説明図である。
【図７】色積分回路の構成図である。
【図８】色積分回路の動作を説明するための画素配列図である。
【図９】従来のカメラ装置のブロック構成の概要図である。
【符号の説明】
【００６８】
１…レンズ、２…イメージセンサ（固体撮像素子）、３…ＡＦＥ（アナログ信号処理）回路、４…デジタル信号処理部、５…ＡＤＣ（アナログデジタル変換器；ＡＤ変換器）、６…輝度信号処理ブロック、７…色信号処理ブロック、７−１…ＹＣ（輝度信号色信号）分離回路、７−２…原色分離回路、７−３…ＷＢ（ホワイトバランス）回路、８…ＯＰＤ（オプティカルディテクタ；光学レベル検出回路）、９…ＹＣ＿ＭＩＸ（混合回路）、１０…マイクロコンピュータ（ＣＰＵ）、１１…不揮発性メモリー、１２…ＤＡＣ（デジタルアナログ変換器）、１３…ＴＧ（タイミングジェネレータ）、１５…タイミング制御回路、１６…ＰＬＬ（（フェーズロックループ）回路，ＶＣＯ（電圧制御型発振器））、１７…積分制御手段、２４…スイッチングパルス供給器、３１…クロックパルス供給部、３４…カウンタ用データ挿入パルス供給器、４１…積分イネーブルパルス供給器、５０…Ｃｌａｍｐ（クランプ）回路、５１，５７…ＬＰＦ（ローパスフィルタ）、５２…段差検出回路、５３，５８…Ｓｌｉｃｅｒ（スライス回路）、５４…近傍マスク回路、５５…ＳＲＡＭ（スタティクランダムアクセスメモリー）、５６，８５，８６，８７，８８，１２９，１４０…加算器、６１，６２…比較器、６３，１３２…ＯＲ回路、７１，７２，７３…画素信号差分回路、７４，７５，７６…絶対値化回路、７７…ＭＡＸ（最大値）検出回路、８１，８２，８３，８４…Ｄ＿ＦＦ（Ｄ型フリップフロップ）回路、１００，２００…カメラ装置、１２０…グリーンデータ生成ブロック、１２１…置換ブロック、１２２…積分遅延ブロック、１２５…スイッチ、１２８…遅延器、１３０…乗算器、１３３…ＡＮＤ回路、１３５…インバータ（ＮＯＴ回路）、１３６，１３７，１３８，１３９…遅延保持器、１５０…色信号積分回路。
【図１】
2008109468.tif 000003
【図２】
2008109468.tif 000004
【図３】
2008109468.tif 000005
【図４】
2008109468.tif 000006
【図５】
2008109468.tif 000007
【図６】
2008109468.tif 000008
【図７】
2008109468.tif 000009
【図８】
2008109468.tif 000010
【図９】
2008109468.tif 000011