(57)【要約】【課題】コンデンサの容量値を小さくしてループフィルタのＩＣ化を容易にし、かつ、周波数シンセサイザの同期状態に関係なくＣ／Ｎ特性やスプリアス特性を改善できるようにする。【解決手段】並列接続された複数のコンデンサＣ1〜Ｃnと、これらのチャージ／ディスチャージ動作をパイプライン処理として行うように切り替えを行うスイッチＳＷ11〜ＳＷ1n，ＳＷ21〜ＳＷ2nと、複数のコンデンサＣ1〜Ｃnを備えた並列回路の出力側に接続されたコンデンサＣHとを備えてＬＰＦ１５を構成し、各コンデンサＣ1〜Ｃnに順次チャージされた電荷が並列回路の出力として得られ、それがコンデンサＣHに順次に蓄積されるようにすることにより、各コンデンサＣ1〜Ｃn，ＣHの容量値を小さくすることにより時定数が小さくなっても、回路全体として大きな時定数を実現できるようにする。【選択図】        図３
2008035451.tif 000002
【特許請求の範囲】
【請求項１】
基準周波数の基準信号を発生する基準発生器と、
上記基準発生器から出力される基準信号と可変分周器から出力される比較信号との位相差を検出し、その検出結果に応じて誤差信号を出力する位相比較器と、
上記位相比較器より出力される誤差信号に基づいて、ループフィルタを構成するコンデンサのチャージ動作またはディスチャージ動作を行うチャージポンプ回路と、
上記位相比較器から出力され上記チャージポンプ回路を通過した誤差信号から交流成分を取り除く上記ループフィルタと、
上記ループフィルタから出力される信号の電圧に比例した周波数で発振し、局部発振信号を生成して上記可変分周器に出力する電圧制御発振器と、
上記電圧制御発振器の出力周波数を指定された分周比で分周し、その結果を上記比較信号として上記位相比較器に出力する上記可変分周器とを備え、
上記ループフィルタは、並列接続された複数のコンデンサと、上記複数のコンデンサのチャージ動作またはディスチャージ動作をパイプライン処理として行うように切り替えを行うスイッチと、上記複数のコンデンサを備えた並列回路の出力とグランドとの間に接続されたコンデンサとを備えたことを特徴とする周波数シンセサイザ。
【請求項２】
上記基準発生器から出力される基準周波数の基準信号を分周してクロック信号を生成するクロック生成回路を備え、
上記ループフィルタのスイッチは、上記クロック生成回路により生成されたクロック信号に基づいて切り替えが制御されることを特徴とする請求項１に記載の周波数シンセサイザ。
【請求項３】
並列接続された複数のコンデンサと、
上記複数のコンデンサのチャージ動作またはディスチャージ動作をパイプライン処理として行うように切り替えを行うスイッチと、
上記複数のコンデンサを備えた並列回路の出力とグランドとの間に接続されたコンデンサとを備えたことを特徴とするループフィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数シンセサイザおよびこれに用いるループフィルタに関し、特に、チャージポンプ回路およびループフィルタを備えた周波数シンセサイザに用いて好適なものである。
【背景技術】
【０００２】
一般に、ラジオ受信機やテレビ放送受信機、携帯電話機などの無線通信装置では、局部発振回路として、ＰＬＬ（Phase Locked Loop）を用いた周波数シンセサイザが用いられる。図５は、ＰＬＬを用いた周波数シンセサイザの一般的な構成を示す図である。図５に示すように、周波数シンセサイザは、水晶発振子１、基準分周器２、位相比較器３、チャージポンプ回路４、ループフィルタ（ＬＰＦ）５、電圧制御発振器（ＶＣＯ）６および可変分周器７を備えて構成されている。
【０００３】
水晶発振子１は、所定の周波数の信号を発生する。基準分周器２は、水晶発振子１から出力される信号の周波数を固定の分周比で分周して、基準周波数の基準信号を発生する。位相比較器３は、基準分周器２から出力される基準信号と、可変分周器７から出力される比較信号との位相差を検出し、その結果に応じて、誤差信号をＵｐ端子およびＤｏｗｎ端子より出力する。
【０００４】
ここで、比較信号の位相が基準信号の位相より遅れると、位相比較器３は、その位相差に応じたパルス幅を有する誤差信号をＵｐ端子から出力する。また、比較信号の位相が基準信号の位相より進むと、位相比較器３は、その位相差に応じたパルス幅を有する誤差信号をＤｏｗｎ端子から出力する。また、比較信号の位相が基準信号の位相と同期すると、誤差信号は出力されず、いわゆるフローティング状態（ハイインピーダンス状態）となる。
【０００５】
チャージポンプ回路４は、位相比較器３のＵｐ端子またはＤｏｗｎ端子より出力される誤差信号に基づいて、ＬＰＦ５を構成するコンデンサのチャージ動作またはディスチャージ動作を行う。これにより、位相比較器３にて検出された位相差に比例した信号がＬＰＦ５から出力される。位相比較器３から出力される誤差信号はパルス状の信号であり、この信号から交流成分を取り除いてＶＣＯ６の制御電圧とするのがＬＰＦ５の役割である。
【０００６】
ＶＣＯ６は、ＬＰＦ５から出力される信号の電圧に比例した周波数で発振し、局部発振信号を生成して周波数シンセサイザの外部に出力するとともに、可変分周器７に出力する。可変分周器７は、ＶＣＯ４の出力周波数を指定された分周比で分周して、その結果を比較信号として位相比較器３に出力する。このように構成された周波数シンセサイザは、比較信号の周波数が基準信号の周波数より高くても低くても、負帰還ループによって比較信号の周波数が基準信号の周波数に徐々に近づくように動作し、それによってＶＣＯ６の発振周波数は一定周波数にロックされる。
【０００７】
以上のように構成された周波数シンセサイザにおいて、ＬＰＦ５の時定数は、ＬＰＦ５が持つコンデンサおよび抵抗の値で定まる。ここで、時定数を大きくしてＬＰＦ５の安定動作を図るためには、コンデンサの容量値または抵抗の値を大きくする必要がある。しかしながら、コンデンサの容量値を大きくすると、ＬＰＦ５を半導体チップに集積化することが難しくなり、半導体チップの外付け部品として構成せざるを得なくなってしまうという問題があった。
【０００８】
一方、ＩＣ化を容易にするためにコンデンサの容量値を小さくすると、ＬＰＦ５の時定数を大きくするために抵抗値を大きくしなければならなくなる。しかしながら、抵抗値を大きくすると、熱雑音が発生してＣ／Ｎが悪化したり、基準周波数成分のリークによるスプリアスのレベルが上昇したりするといった悪影響が出てしまうという問題があった。
【０００９】
これに対して従来、小さい積分容量を用いることによりＩＣ化に適し、かつ、スプリアス抑圧性能を改善してデジタル発振器の性能を充分に引き出すことができるようにしたＰＬＬ回路が提供されている（例えば、特許文献１参照）。
【特許文献１】特開平１１−１５０７３５号公報
【００１０】
この特許文献１に記載の技術では、位相比較器の出力を２つの経路に分け、一方は利得制御回路を介し、他方はＬＰＦを介してＶＣＯの周波数制御を行う。そして、処理する信号の状態に応じて利得制御回路の利得とＬＰＦの時定数とを切り替えるようにしている。時定数の切り替えは、コンデンサの容量を小さいものに固定しておき、積分器を構成するｇｍアンプのトランスコンダクタンスを制御することによって行っている。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記特許文献１に記載の技術は、ＰＬＬ回路の同期状態に応じてＬＰＦの時定数を小さくしたり大きくしたりするように切り替えているだけで、根本的な解決にはなっていない。すなわち、コンデンサの容量値を小さくしてＬＰＦの時定数を小さくしているときは、Ｃ／Ｎ特性やスプリアス特性を改善することができないという問題があった。
【００１２】
本発明は、このような問題を解決するために成されたものであり、コンデンサの容量値を小さくしてループフィルタのＩＣ化を容易にし、かつ、周波数シンセサイザの同期状態に関係なくＣ／Ｎ特性やスプリアス特性を改善できるようにすることを目的とする。
【課題を解決するための手段】
【００１３】
上記した課題を解決するために、本発明では、並列接続された複数のコンデンサと、複数のコンデンサのチャージ動作またはディスチャージ動作をパイプライン処理として行うように切り替えを行うスイッチと、複数のコンデンサを備えた並列回路の出力とグランドとの間に接続されたコンデンサとを備えてループフィルタを構成している。
【発明の効果】
【００１４】
上記のように構成した本発明によれば、並列接続された各コンデンサに対してチャージ動作またはディスチャージ動作がパイプライン的に行われる。すなわち、１つのコンデンサに対するチャージ動作が終わると、次のコンデンサに対してチャージ動作が行われ、その後更に次のコンデンサにもチャージ動作が行われていき、それぞれでチャージされた結果が並列回路の出力に接続されたコンデンサに順次蓄積されていく。これにより、並列接続された複数のコンデンサの容量値を小さくすることによって個々のコンデンサの時定数が小さくなっても、各コンデンサの集合によって全体として大きな時定数を実現できる。したがって、コンデンサの容量値を小さくしてＩＣ化を容易にすることができるとともに、周波数シンセサイザの同期状態に関係なくＣ／Ｎ特性やスプリアス特性を改善することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の一実施形態を図面に基づいて説明する。図１は、本実施形態による周波数シンセサイザの構成例を示す図である。なお、この図１において、図５に示した構成要素と同一の機能を有する構成要素には同一の符号を付している。図１に示すように、本実施形態の周波数シンセサイザは、水晶発振子１、基準分周器２、位相比較器３、チャージポンプ回路４、ループフィルタ（ＬＰＦ）１５、電圧制御発振器（ＶＣＯ）６、可変分周器７、分周器１１およびクロックジェネレータ１２を備えて構成されている。
【００１６】
水晶発振子１は、所定の周波数の信号を発生する。基準分周器２は、水晶発振子１から出力される信号の周波数を固定の分周比で分周して、基準周波数の基準信号を発生する。これらの水晶発振子１および基準分周器２により、本発明の基準発生器が構成される。位相比較器３は、基準分周器２から出力される基準信号と、可変分周器７から出力される比較信号との位相差を検出し、その結果に応じて、誤差信号をＵｐ端子およびＤｏｗｎ端子より出力する。
【００１７】
ここで、比較信号の位相が基準信号の位相より遅れると、位相比較器３は、その位相差に応じたパルス幅を有する誤差信号をＵｐ端子から出力する。また、比較信号の位相が基準信号の位相より進むと、位相比較器３は、その位相差に応じたパルス幅を有する誤差信号をＤｏｗｎ端子から出力する。また、比較信号の位相が基準信号の位相と同期すると、誤差信号は出力されず、いわゆるフローティング状態（ハイインピーダンス状態）となる。
【００１８】
チャージポンプ回路４は、位相比較器３のＵｐ端子またはＤｏｗｎ端子より出力される誤差信号に基づいて、ＬＰＦ１５を構成するコンデンサのチャージ動作またはディスチャージ動作を行う。図２は、チャージポンプ回路４の構成例を示す図である。チャージポンプ回路４は、電源に接続された第１のスイッチ４ａと、グランドに接続された第２のスイッチ４ｂとを備えており、比較信号の基準信号に対する位相の進み／遅れによって、第１および第２のスイッチ４ａ，４ｂのどちらかがオンとなる。
【００１９】
すなわち、チャージポンプ回路４は、比較信号の位相が基準信号の位相より遅れたときは、位相比較器３のＵｐ端子より供給される誤差信号によって第１のスイッチ４ａがオンとなり、ＬＰＦ１５のコンデンサに電荷を供給（チャージ）する。一方、比較信号の位相が基準信号の位相より進んだときは、位相比較器３のＤｏｗｎ端子より供給される誤差信号によって第２のスイッチ４ｂがオンとなり、ＬＰＦ１５のコンデンサに蓄積されている電荷を放電（ポンプ）する。
【００２０】
ＬＰＦ１５は、位相比較器３から出力されチャージポンプ回路４を通過した誤差信号から交流成分を取り除く役割を有する。すなわち、位相比較器３から出力される誤差信号はパルス状の信号であり、この信号から交流成分を取り除いてＶＣＯ６の制御電圧とするのがＬＰＦ１５の役割である。このＬＰＦ１５からは、位相比較器３にて検出された位相差に比例した信号が出力される。
【００２１】
図３は、本実施形態によるＬＰＦ１５の構成例を示す図である。図３に示すように、本実施形態のＬＰＦ１５は、入力端子Ａと出力端子Ｂとの間に並列接続された複数のコンデンサＣ1〜Ｃnと、当該複数のコンデンサＣ1〜Ｃnのチャージ動作またはディスチャージ動作をパイプライン処理（詳しくは後述する）として行うように切り替えを行う複数のスイッチＳＷ11〜ＳＷ1n，ＳＷ21〜ＳＷ2nとを備えている。
【００２２】
ここに示したコンデンサＣ1〜ＣnおよびスイッチＳＷ11〜ＳＷ1n，ＳＷ21〜ＳＷ2nにおいて、符号の下付き数字（１〜ｎ）が同じものどうしは、並列回路の１つのパスを構成する。例えば、コンデンサＣ1とその前後に接続されたスイッチＳＷ11，ＳＷ21とにより１つのパスが構成されている。同様に、コンデンサＣ2とその前後に接続されたスイッチＳＷ12，ＳＷ22とにより別の１つのパスが構成されている。そして、ｎ個のパスが並列に接続されて、並列回路が構成されている。
【００２３】
本実施形態のＬＰＦ１５は、このように複数のコンデンサＣ1〜Ｃnおよび複数のスイッチＳＷ11〜ＳＷ1n，ＳＷ21〜ＳＷ2nを備えた並列回路出力側（並列回路の出力端とグランドとの間）に、更にコンデンサＣHを備えている。このコンデンサＣHは、各コンデンサＣ1〜Ｃnでチャージされて順次出力されてくる電荷を保持するためのものである。そのためにコンデンサＣHは、並列回路を構成する各コンデンサＣ1〜Ｃnに比べて大きな容量値のものを用いる。
【００２４】
図１のＶＣＯ６は、ＬＰＦ１５から出力される信号の電圧に比例した周波数で発振し、局部発振信号を生成して周波数シンセサイザの外部に出力するとともに、可変分周器７に出力する。可変分周器７は、ＶＣＯ４の出力周波数を指定された分周比で分周して、その結果を比較信号として位相比較器３に出力する。このように構成された周波数シンセサイザは、比較信号の周波数が基準信号の周波数より高くても低くても、負帰還ループによって比較信号の周波数が基準信号の周波数に徐々に近づくように動作し、それによってＶＣＯ６の発振周波数は一定周波数にロックされる。
【００２５】
分周器１１は、基準分周器２から出力される基準信号を固定の分周比で分周する。クロックジェネレータ１２は、分周器１１により分周された信号からクロック信号φ1〜φnを生成する。これらの分周器１１およびクロックジェネレータ１２により、本発明のクロック生成回路が構成される。上述したＬＰＦ１５の各スイッチＳＷ11〜ＳＷ1n，ＳＷ21〜ＳＷ2nは、クロックジェネレータ１２により生成されたクロック信号φ1〜φnに基づいて切り替えが制御される。
【００２６】
図４は、クロックジェネレータ１２により生成されるクロック信号φ1〜φnの例を示す図である。図４に示すように、クロックジェネレータ１２は、互いにオーバーラップすることなく、かつ、１つのクロック信号が立ち下がったら次のクロックがすぐに立ち上がるように各クロック信号φ1〜φnを順次発生する。そして、発生した各クロック信号φ1〜φnを順次ＬＰＦ１５の各スイッチＳＷ11〜ＳＷ1n，ＳＷ21〜ＳＷ2nに供給する。
【００２７】
このとき、クロックジェネレータ１２は、１つのパスを構成する２つのスイッチＳＷ1i，ＳＷ2i（ｉ＝１〜ｎの何れか）に対して、順番的に１つずれたクロック信号φi，φi+1（ただし、ｉ＝ｎのときは、ｎ＋１＝１とする）を供給する。具体的には、コンデンサＣiの前に接続されたスイッチＳＷ1iに対してクロック信号φiを供給するとともに、コンデンサＣiの後に接続されたスイッチＳＷ2iに対して１つ遅れたクロック信号φi+1を供給する。また、パス間で見た場合、ｉ番目のパスのスイッチＳＷ1i，ＳＷ2iに対してクロック信号φi，φi+1を供給しているとき、次のパスのスイッチＳＷ1i+1，ＳＷ2i+1には１つ遅れたクロック信号φi+1，φi+2を供給する。
【００２８】
このように構成したＬＰＦ１５の動作を説明する。例えば、ｉ番目のパスにおいてコンデンサＣiの前に接続されたスイッチＳＷ1iがクロック信号φiによりオンとなっている間、コンデンサＣiに電荷が供給される。当該クロック信号φiが立ち下がってスイッチＳＷ1iがオフになると、すぐ次に、コンデンサＣiの後に接続されたスイッチＳＷ2iがクロック信号φi+1によりオンとなり、スイッチＳＷ1iがオンとなっている間にコンデンサＣiに蓄積された電荷が、並列回路の出力側に接続されたコンデンサＣHに供給される。
【００２９】
ｉ番目のパスにおいてコンデンサＣiの後に接続されたスイッチＳＷ2iがクロック信号φi+1によりオンとなっている間、ｉ＋１番目のパスにおいてコンデンサＣi+1の前に接続されたスイッチＳＷ1i+1が同じクロック信号φi+1により同時にオンとなっている。これにより、ｉ番目のパスにおけるコンデンサＣiに蓄積された電荷がコンデンサＣHに供給されている間、ｉ＋１番目のパスにおけるコンデンサＣi+1に電荷が供給されている。
【００３０】
そして、クロック信号φi+1が立ち下がってスイッチＳＷ1i+1がオフになると、すぐ次に、コンデンサＣi+1の後に接続されたスイッチＳＷ2i+1がクロック信号φi+2によりオンとなり、スイッチＳＷ1i+1がオンとなっている間にコンデンサＣi+1に蓄積された電荷がコンデンサＣHに供給される。このとき同時に、ｉ＋２番目のパスではコンデンサＣi+2に電荷が蓄積されている。
【００３１】
このようにして、各コンデンサＣ1〜Ｃnに対する電荷の蓄積が順次行われ、それぞれで蓄積された電荷が順次コンデンサＣHに供給されていく。コンデンサＣHは、各コンデンサＣ1〜Ｃnから供給される電荷を順次蓄積していく。上述したように、チャージポンプ回路４には、基準信号と比較信号との位相差に応じたパルス幅を有する誤差信号が位相比較器３から供給されているので、その誤差信号のパルス幅に応じた分だけコンデンサＣHに電荷が供給され、あるいは誤差信号のパルス幅に応じた分だけコンデンサＣHの電荷が放電される。
【００３２】
ここで、コンデンサＣHの容量値について説明する。上述のように、複数のコンデンサＣ1〜Ｃnのチャージ動作およびディスチャージ動作がパイプライン処理として順次に行われる結果、その出力側にあるコンデンサＣHには、各コンデンサＣ1〜Ｃnから供給される電荷が次々にチャージされていく。したがって、コンデンサＣHの容量値を比較的小さくして時定数が小さくなっても、コンデンサＣHのリーク電流によって電荷が失われる前には次の電荷が蓄積されることとなる。これにより、コンデンサＣHの容量値は、従来のＬＰＦ５で必要であったコンデンサの容量値に比べて小さくすることができる。
【００３３】
例えば、コンデンサＣHとしては、リーク電流が非常に少ないＰＩＰ（polypropylene-insulator-polypropylene）コンデンサやＭＩＭ（metal-insulator-metal）コンデンサ、ＭＯＳ（Metal Oxide Semiconductor）ゲート容量などを用いることが可能である。
【００３４】
以上詳しく説明したように、本実施形態では、並列接続された複数のコンデンサＣ1〜Ｃnと、当該複数のコンデンサＣ1〜Ｃnのチャージ動作またはディスチャージ動作をパイプライン処理として行うように切り替えを行うスイッチＳＷ11〜ＳＷ1n，ＳＷ21〜ＳＷ2nと、複数のコンデンサＣ1〜Ｃnおよび複数のスイッチＳＷ11〜ＳＷ1n，ＳＷ21〜ＳＷ2nを備えた並列回路の出力側に接続されたコンデンサＣHとを備えてＬＰＦ１５を構成している。
【００３５】
このような構成により、並列接続された各コンデンサＣ1〜Ｃnに対してチャージ動作またはディスチャージ動作がパイプライン的に行われる結果として、各コンデンサＣ1〜Ｃnに順次チャージされた電荷が並列回路の出力として得られ、それがコンデンサＣHに順次に蓄積される。これにより、各コンデンサＣ1〜Ｃn，ＣHの容量値を小さくすることによって個々のコンデンサの時定数が小さくなっても、回路全体としてあたかも時定数の大きい１つのコンデンサを実現することができる。したがって、コンデンサＣ1〜Ｃn，ＣHの容量値を小さくしてＩＣ化を容易にすることができるとともに、周波数シンセサイザの同期状態に関係なくＣ／Ｎ特性やスプリアス特性を改善することができる。
【００３６】
なお、上記実施形態では、並列に接続された複数のコンデンサＣ1〜Ｃnのチャージ動作またはディスチャージ動作をパイプライン処理として行うための構成として図３を例示したが、これに限定されるものではない。チャージ動作またはディスチャージ動作をパイプライン的に行うことができる構成であれば、これ以外であっても構わない。
【００３７】
その他、上記実施形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【産業上の利用可能性】
【００３８】
本発明は、チャージポンプ回路およびループフィルタを備えた周波数シンセサイザ（例えば、ＰＬＬ回路）に有用である。
【図面の簡単な説明】
【００３９】
【図１】本実施形態による周波数シンセサイザの構成例を示す図である。
【図２】本実施形態によるチャージポンプ回路の構成例を示す図である。
【図３】本実施形態によるループフィルタの構成例を示す図である。
【図４】本実施形態のクロックジェネレータにより生成されるクロック信号の例を示す図である。
【図５】ＰＬＬを用いた周波数シンセサイザの一般的な構成を示す図である。
【符号の説明】
【００４０】
１  水晶発振子
２  基準分周器
３  位相比較器
４  チャージポンプ回路
６  電圧制御発振器（ＶＣＯ）
７  可変分周器
１１  分周器
１２  クロックジェネレータ
１５  ループフィルタ（ＬＰＦ）
【図１】
2008035451.tif 000003
【図２】
2008035451.tif 000004
【図３】
2008035451.tif 000005
【図４】
2008035451.tif 000006
【図５】
2008035451.tif 000007