(57)【要約】【課題】ＡＧＣ回路と電子ボリューム回路の動作切り替えの際の出力ＤＣ電圧差によるボツ音の発生を抑制する。【解決手段】抵抗７を介して入力信号が供給される増幅器６の入力端子に、一端が基準電圧端子３に接続された可変抵抗８の他端が接続され、抵抗と可変抵抗の抵抗値の比によって利得が制御されるように構成された可変利得増幅器５と、最終段の可変利得増幅器の出力信号のピークレベルを検出しデジタル信号に変換する検波回路９と、検波回路からの検出信号に応じて可変利得増幅器の利得制御を行うＡＧＣ制御信号を出力するカウンター回路１２と、電子ボリューム制御端子４から入力される設定信号に応じたＥＶＲ制御信号を出力するＥＶＲ制御回路１０と、ＡＧＣ制御信号およびＥＶＲ制御信号の切り替え、およびＡＧＣ制御信号またはＥＶＲ制御信号に応じて可変抵抗の抵抗値の制御を行う利得制御回路１１とを備える。【選択図】図１
2008109211.tif 000002
【特許請求の範囲】
【請求項１】
抵抗を介して入力信号が供給される増幅器の入力端子に、一端が基準電圧端子に接続された可変抵抗の他端が接続され、前記抵抗と前記可変抵抗の抵抗値の比によって利得が制御されるように構成された１段または複数段の可変利得増幅器と、
最終段の前記可変利得増幅器の出力信号のピークレベルを検出しデジタル信号に変換する検波回路と、
前記検波回路からの検出信号に応じて前記可変利得増幅器の利得制御を行うＡＧＣ（Automatic Gain Controller）制御信号を出力するカウンター回路と、
電子ボリューム制御端子から入力される電子ボリュームの減衰値または増幅値の設定信号に応じたＥＶＲ制御信号を出力するＥＶＲ制御回路と、
前記カウンター回路からのＡＧＣ制御信号および前記ＥＶＲ制御回路からの前記ＥＶＲ制御信号の切り替え、および前記ＡＧＣ制御信号または前記ＥＶＲ制御信号に応じて前記可変抵抗の抵抗値の制御を行う利得制御回路とを備えた増幅装置。
【請求項２】
前記可変抵抗は、一端が前記増幅器の入力端子に接続された複数個の抵抗の直列回路と、前記抵抗の直列回路の他端および各抵抗間に各々一端が接続され、他端は前記基準電圧端子に接続されたスイッチングトランジスタとを備え、
前記各スイッチングトランジスタのＯＮ、ＯＦＦが前記利得制御回路により制御される請求項１記載の増幅装置。
【請求項３】
前記各スイッチングトランジスタのバックゲートは、ダイオードを介して接地されている請求項２記載の増幅装置。
【請求項４】
複数個の前記可変利得増幅器が縦続に接続され、各々の前記可変利得増幅器は独立に利得制御可能である請求項１〜３のいずれか１項に記載の増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＡＧＣ回路と電子ボリューム回路を内蔵する増幅装置に関し、特にＡＧＣ回路と電子ボリューム回路を構成するための可変利得増幅器を共有した構成を有する増幅装置に関する。
【背景技術】
【０００２】
デジタルスチルカメラやデジタルビデオカメラのようなポータブル機器では、小型化、軽量化の観点から、それらの機器に使用される電子部品の小型化や部品点数の削減は重要である。
【０００３】
取り扱う信号の歪特性向上のためのＡＧＣ（Automatic Gain Control）回路は、出力信号レベルを検波した信号をデジタル信号に変換することにより、外付け部品削減が可能である。また、音声信号を取り扱う製品には利得切り替えを行う電子ボリューム（ＥＶＲ : Electronic Variable Register）機能も搭載される場合が多い。
【０００４】
図４は、特許文献１に記載された、ＡＧＣ回路および電子ボリューム回路を有する音声用増幅器を示す。入力端子１から入力された信号が、可変利得増幅器２１により増幅されて出力端子２から出力される。可変利得増幅器２１には、利得制御回路２２および検波回路２３の出力信号が供給される。利得制御回路２２には、制御信号入力端子２０からスイッチ２４を介して制御信号が供給され、電子ボリューム回路が構成される。検波回路２３には、可変利得増幅器２１の出力信号がスイッチ２５、整流回路２６を介して供給され、さらに、整流回路２６と検波回路２３の接続点と接地間に平滑容量２７が接続されて、ＡＧＣ回路が構成される。
【特許文献１】特公平７−３４５３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＡＧＣ回路と電子ボリューム回路はともに、増幅器の利得を制御して機能を実現する回路である。ＡＧＣ回路は入力信号のレベルが変動する場合、出力信号が所望のレベルになるように出力信号レベルを検波回路によって検波し、検波した信号から可変利得増幅器の利得調整を行う。これに対して、電子ボリューム回路は、設定された利得を変更しない限り可変利得増幅器の利得制御は必要ない。
【０００６】
そのため従来では、ＡＧＣ回路と電子ボリューム回路を同一の半導体集積回路内に内蔵する場合でも、個別の素子で構成されることが多く、回路規模を増加させていた。また、電子ボリューム回路の制御は、複数の可変利得増幅器の選択のＯＮ／ＯＦＦにより行われており、出力電圧のＤＣ電圧変動から、音声用途を目的とした場合のボツ音（ポップ音）の発生原因となっていた。
【０００７】
また、図４の従来例は、ＡＧＣ回路と電子ボリューム回路で可変利得増幅器を共有する構成であるが、ＡＧＣ回路の出力信号検波用に通常外付け部品で構成される平滑容量２７を用いており、システム全体の部品点数の削減の障害となっていた。
【０００８】
本発明は、前記従来課題を解決するものであり、ＡＧＣ回路と電子ボリューム回路を半導体集積回路内に内蔵し、共通する機能である可変利得増幅器を共有して回路規模を削減し、且つ電子ボリューム機能による利得の切り替えに伴うＤＣ電圧段差の発生を抑えることを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の増幅装置は、抵抗を介して入力信号が供給される増幅器の入力端子に、一端が基準電圧端子に接続された可変抵抗の他端が接続され、前記抵抗と前記可変抵抗の抵抗値の比によって利得が制御されるように構成された１段または複数段の可変利得増幅器と、最終段の前記可変利得増幅器の出力信号のピークレベルを検出しデジタル信号に変換する検波回路と、前記検波回路からの検出信号に応じて前記可変利得増幅器の利得制御を行うＡＧＣ（Automatic Gain Controller）制御信号を出力するカウンター回路と、電子ボリューム制御端子から入力される電子ボリュームの減衰値または増幅値の設定信号に応じたＥＶＲ制御信号を出力するＥＶＲ制御回路と、前記カウンター回路からのＡＧＣ制御信号および前記ＥＶＲ制御回路からの前記ＥＶＲ制御信号の切り替え、および前記ＡＧＣ制御信号または前記ＥＶＲ制御信号に応じて前記可変抵抗の抵抗値の制御を行う利得制御回路とを備える。
【発明の効果】
【００１０】
本発明により、ＡＧＣと電子ボリュームを内蔵し、利得制御増幅器を共有することにより、回路ブロックを簡素化しＡＧＣと電子ボリュームを個別に構成する場合に比べて回路規模を縮小し、また出力レベルの検波信号をデジタル信号で扱うことにより、外付けの平滑容量を削減することができる。また、ＡＧＣ機能と電子ボリューム機能どちらを設定する場合においても、入力端子から出力端子へ通過する演算増幅器は利得が変化するだけで、常時同じ増幅回路を通過するためにＤＣオフセット（音声用途の場合はボツ音）を抑えることが出来る。
【発明を実施するための最良の形態】
【００１１】
上記構成の本発明の増幅装置において、前記可変抵抗は、一端が前記増幅器の入力端子に接続された複数個の抵抗の直列回路と、前記抵抗の直列回路の他端および各抵抗間に各々一端が接続され、他端は前記基準電圧端子に接続されたスイッチングトランジスタとを備え、前記各スイッチングトランジスタのＯＮ、ＯＦＦが前記利得制御回路により制御される構成とすることができる。
【００１２】
この構成によれば、スイッチのＯＮ、ＯＦＦで利得調整を行うため、デジタル制御信号での利得制御を可能にし、ＡＧＣ機能と電子ボリューム機能のための回路を半導体集積回路内に内蔵することが容易になる。
【００１３】
また、前記各スイッチングトランジスタのバックゲートは、ダイオードを介して接地されることが好ましい。
【００１４】
また、複数個の前記可変利得増幅器が縦続に接続され、各々の前記可変利得増幅器は独立に利得制御可能である構成とすることができる。
【００１５】
以下に本発明の実施について図面を参照しながら説明する。
【００１６】
（実施の形態１）
図１は、実施の形態１における増幅装置を示すブロック図である。入力端子１と出力端子２の間に、複数個の可変利得増幅器５［１］、５［２］、・・・５［ｎ］が縦続に接続された構成を有する。可変利得増幅器５［１］、５［２］、・・・５［ｎ］は各々、演算増幅器６、抵抗７、および可変抵抗８により構成される。
【００１７】
入力端子１は、可変利得増幅器５［１］の抵抗７を介して演算増幅器６の非反転入力端子に接続されている。演算増幅器６の出力端子は反転入力端子に接続されるとともに、可変利得増幅器５［２］の抵抗７を介して演算増幅器６の非反転入力端子に接続されている。可変利得増幅器５［２］の演算増幅器６の出力端子は反転入力端子に接続されるとともに、抵抗を介して後段の演算増幅器の非反転入力端子に接続されている。以下、各段の演算増幅器は同様に接続され、最終段の可変利得増幅器５［ｎ］の演算増幅器６の非反転入力端子には、前段の演算増幅器の出力端子が抵抗７を介して接続されている。可変利得増幅器５［ｎ］の演算増幅器６の出力端子は反転入力端子に接続されるとともに、出力端子２に接続され、さらに検波回路９に接続されている。
【００１８】
各段の可変利得増幅器５［１］、５［２］、・・・５［ｎ］の演算増幅器６の非反転入力端子にはそれぞれ、可変抵抗８の一端が接続されている。可変抵抗８の他端は、基準電圧端子３に接続されている。
【００１９】
ＥＶＲ（電子ボリューム）制御端子４はＥＶＲ制御回路１０に接続され、ＥＶＲ制御回路１０は、設定された電子ボリュームの減衰値、または増幅値に応じた制御信号を、利得制御回路１１に供給する。利得制御回路１１の出力により各可変抵抗８の抵抗値が制御され、それにより各可変利得増幅器５［１］、５［２］、・・・５［ｎ］の利得が制御される。このように、ＥＶＲ制御回路１０の制御信号に基づき、利得制御回路１１が各可変利得増幅器５［１］、５［２］、・・・５［ｎ］の利得を制御することにより、電子ボリューム機能が実現される。
【００２０】
検波回路９は、最終段の演算増幅器６からの出力信号レベルを検波して、カウンター回路１２に供給する。カウンター回路１２は、検波出力信号をＡＧＣの既定のアタック、リカバリー時間に変換し、各可変利得増幅器５［１］、５［２］、・・・５［ｎ］の利得を調整するための制御信号を生成して、利得制御回路１１に供給する。カウンター回路１２からの制御信号に基づき、利得制御回路１１が各可変利得増幅器５［１］、５［２］、・・・５［ｎ］の利得を制御することにより、ＡＧＣ機能が実現される。
【００２１】
利得制御回路１１は、切り替え制御端子１１ａからの制御信号により、ＥＶＲ制御回路１０からの制御信号とカウンター回路１２からの制御信号とを切替えて各可変利得増幅器５［１］、５［２］、・・・５［ｎ］の利得を制御する。以上のようにして、電子ボリュームを内蔵する増幅装置が構成されている。
【００２２】
上記構成の増幅装置によれば、ＡＧＣと電子ボリュームを内蔵し、利得制御増幅器を共有することにより、回路ブロックを簡素化し、ＡＧＣと電子ボリュームを個別に構成する場合に比べて回路規模を縮小することができる。またカウンター回路１２を用いて出力レベルの検波信号をデジタル信号で扱うことにより、外付けの平滑容量を削減することができる。さらに、ＡＧＣ機能と電子ボリューム機能どちらを設定する場合においても、入力端子１から出力端子２へ通過する間に経由する演算増幅器６は、利得が変化するだけで、常時同じ増幅回路を通過するために、ＤＣオフセット（音声用途の場合はボツ音）を抑制することが出来る。
【００２３】
（実施の形態２）
図２は、実施の形態２における増幅回路の構成を示す回路図である。本実施の形態の増幅回路は、図１に示したものと基本的には同様の構成であり、入力端子１と出力端子２の間に、１個の可変利得増幅器５が接続された構成を有する。可変利得増幅器５は、演算増幅器６、抵抗７、および可変抵抗８により構成される。その他、図１に示した要素と同一の要素については同一の参照符号を付して、説明の重複を省略する。
【００２４】
可変抵抗８は、抵抗１３〜１５の直列回路と、ＮＭＯＳトランジスタ１６〜１８と、ダイオード１９からなる。抵抗１３の一端が可変抵抗８の一端として、演算増幅器６の非反転入力端子に接続されている。抵抗１３〜１５の直列回路の他端である抵抗１５が、ＮＭＯＳトランジスタ１６を介して基準電圧端子３に接続されている。抵抗１４と抵抗１５の間のノードは、ＮＭＯＳトランジスタ１７を介して基準電圧端子３に接続され、抵抗１３と抵抗１４の間のノードは、ＮＭＯＳトランジスタ１８を介して基準電圧端子３に接続されている。ＮＭＯＳトランジスタ１６〜１８のバックゲートは、ダイオード１９を介して接地されている。
【００２５】
ＮＭＯＳトランジスタ１６〜１８のゲート端子電圧は、利得制御回路１１によりハイレベルまたはローレベルに切り替えられる。それにより、可変抵抗８の抵抗値が変化する。すなわち、ＮＭＯＳトランジスタ１８をＯＮ（導通状態）にすることにより、可変抵抗８の抵抗値は、抵抗１３とＮＭＯＳトランジスタ１８のＯＮ抵抗値との和となり最小抵抗値になる。またＮＭＯＳトランジスタ１７、１８をＯＦＦ（非導通状態）、ＮＭＯＳトランジスタ１５をＯＮ（導通状態）にすることで、可変抵抗８の抵抗値は、抵抗１３〜１５とＮＭＯＳトランジスタ１６のＯＮ抵抗値との和となり最大抵抗値となる。これが、可変抵抗８の抵抗値の可変範囲である。
【００２６】
入力端子１より入力された信号は、抵抗７を通過する。この時、演算増幅器６に入力される信号は、抵抗７と可変抵抗８により減衰される。可変抵抗８の抵抗値を利得制御回路１１によって制御することにより、可変利得増幅器５が形成される。すべてのＮＭＯＳトランジスタ１６〜１８をＯＦＦにすることで、この可変利得増幅器５は入力信号を減衰させることなく信号を送ることができる。
【００２７】
また、ＥＶＲ制御回路１０が出力する電子ボリュームの減衰値、または増幅値に応じた制御信号は、利得制御回路１１に供給される。利得制御回路１１の出力により可変抵抗８の抵抗値が制御され、それにより可変利得増幅器５の利得が制御される。このように、ＥＶＲ制御回路１０は、利得制御回路１１を介して電子ボリューム機能を実現する。
【００２８】
一方、可変利得増幅器５を通った信号は、出力端子２より出力される。出力端子２から出力される信号は、検波回路９により信号レベルを検波される。検波回路９からの信号に応じて既定されたＡＧＣのアタック、リカバリー時間に基づき、可変利得増幅器５を制御するための制御信号が、カウンター回路１２により生成される。
【００２９】
利得制御回路１１によって、カウンター回路１２から送られるＡＧＣのアタック、リカバリー動作を制御する信号と、ＥＶＲ制御回路１０からの電子ボリュームを制御するための信号を切替えることにより、構成素子の共有とＡＧＣ機能、電子ボリューム機能の切り替えが実現される。
【００３０】
以上のとおり、ＮＭＯＳトランジスタ１６〜１８のゲート端子電圧をハイレベル、ローレベルに切り替えるのみで可変抵抗８が実現されており、可変利得増幅器５の利得制御を利得制御回路１１からのデジタル制御信号で行うことが可能である。また、スイッチとして使用しているＮＭＯＳトランジスタ１６〜１８のバックゲート端子電圧を、ソース電圧である基準電圧端子ではなくオープン端子とすることで、入力端子電圧が基準電圧より下がった場合にダイオードとして動作することが防止される。
【００３１】
本実施の形態における増幅回路は、ＡＧＣ回路と電子ボリューム回路を構成する要素のうち可変利得増幅器を共有することにより、回路規模の削減を図るものである。また、ＡＧＣ回路の特徴として、出力信号の検波信号をデジタル化することで、検波信号の平滑容量を不要とし、カウンター１２、及び利得制御回路１１のデジタル化による簡素化が可能となる。また、電子ボリューム機能を選択しない場合は、利得制御回路１１により制御信号を切り替えるだけでよいため、演算増幅器６は常時動作しており、出力端子２のＤＣオフセットを抑えることが可能である。
【００３２】
（実施の形態３）
図３は、実施の形態３における増幅回路の構成を示す回路図である。本実施の形態の増幅回路は、入力端子１と出力端子２の間に、２個の可変利得増幅器５［１］、５［２］が縦続に接続された構成を有する。可変利得増幅器５［１］、５［２］は、いずれも図２に示した可変利得増幅器５と同様の構成であり、それぞれ、演算増幅器６、抵抗７、および可変抵抗８により構成される。その他、図２に示した要素と同一の要素については同一の参照符号を付して、説明の重複を省略する。
【００３３】
可変抵抗８は、抵抗１３〜１５と、ＮＭＯＳトランジスタ１６〜１８と、ダイオード１９からなる。各段の可変抵抗８を独立に制御することで、ＡＧＣ機能あるいは電子ボリューム機能に必要な利得制御が行われる。
【００３４】
３個以上の複数個の可変利得増幅器を縦続に接続する場合も、上記構成に準じて構成することができる。可変利得増幅器を複数段用いることにより、可変利得選択数が増え、電子ボリュームの利得制御およびＡＧＣ機能での細かい利得制御が可能となる。
【産業上の利用可能性】
【００３５】
本発明の増幅装置は、ＡＧＣと電子ボリュームを内蔵し、可変利得増幅器を共有することにより、入力端子から出力端子へ通過する経路の増幅回路は利得が変化するだけで、常時同じ増幅回路を通過するためにＤＣオフセット（音声用途の場合はボツ音）を抑えることが出来、また、回路素子を共有することでＡＧＣと電子ボリュームを個別に構成する場合に比べて回路規模を縮小できるので、デジタルスチルカメラやデジタルビデオカメラのようなポータブル機器に有用である。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態１におけるＡＧＣと電子ボリュームを内蔵する増幅装置のブロック図
【図２】本発明の実施の形態２におけるＡＧＣと電子ボリュームを内蔵する増幅装置のブロック図
【図３】本発明の実施の形態３におけるＡＧＣと電子ボリュームを内蔵する増幅装置のブロック図
【図４】従来例のＡＧＣと電子ボリュームを内蔵する増幅装置のブロック図
【符号の説明】
【００３７】
１  入力端子
２  出力端子
３  基準電圧端子
４  ＥＶＲ制御端子
５、５［１］、５［２］、５［ｎ］  可変利得増幅器
６  演算増幅器
７  抵抗
８  可変抵抗
９  検波回路
１０  ＥＶＲ制御回路
１１ａ  切り替え制御端子
１１  利得制御回路
１２  カウンター回路
１３〜１５  抵抗
１６〜１８  ＮＭＯＳトランジスタ
１９  ダイオード
２０  制御信号入力端子
２１  可変利得回路
２２  利得制御回路
２３  検波回路
２４、２５  スイッチ
２６  整流回路
２７  平滑容量
【図１】
2008109211.tif 000003
【図２】
2008109211.tif 000004
【図３】
2008109211.tif 000005
【図４】
2008109211.tif 000006