(57)【要約】【課題】組立工程のボンディングによって品種変更する場合にでもスキャンパターンおよび不良解析環境を一つに統一でき、また、スキャンテストモード専用端子を追加することなくテストモード別回路部分の故障検出が可能な半導体集積回路を提供する。【解決手段】組立工程のボンディングによって品種変更可能な半導体集積回路１０であって、ボンディング用パッド１５と、品種に依存して機能が異なる品種別機能回路部１３と、スキャン時に任意の値を出力可能なスキャン化回路部１３と、を有し、ボンディング用パッド１５と品種別機能回路部１３との間にスキャン化回路部１４が接続されている。【選択図】図１
2008116297.tif 000002
【特許請求の範囲】
【請求項１】
ボンディングによって品種変更可能な半導体集積回路であって、
ボンディング用パッドと、
品種に依存して機能が異なる品種別機能回路部と、
スキャン時に任意の値を出力可能なスキャン化回路部と、を有し、
前記ボンディング用パッドと前記品種別機能回路部との間に前記スキャン化回路部が接続されている
半導体集積回路。
【請求項２】
テストモードのデコーダと、
テストモードに依存して制御を切り替える機能を有するテストモード別制御部と、
スキャン時に任意の値を出力可能なスキャン化回路部と、を有し、
前記デコーダの出力と前記テストモード別制御部との間に前記スキャン化回路部が接続されている
半導体集積回路。
【請求項３】
前記スキャン化回路部は、１入力に対して１つのスキャン化回路と１出力を有する
請求項１記載の半導体集積回路。
【請求項４】
前記スキャン化回路部は、１入力に対して１つのスキャン化回路と１出力を有する
請求項２記載の半導体集積回路。
【請求項５】
前記スキャン化回路は、出力をスキャンモード時に入力信号から専用のスキャン機能付同期回路の出力に切り替える機能を有する
請求項３記載の半導体集積回路。
【請求項６】
前記スキャン化回路は、出力をスキャンモード時に入力信号から専用のスキャン機能付同期回路の出力に切り替える機能を有する
請求項４記載の半導体集積回路。
【請求項７】
前記スキャン機能付同期回路は、入力が電源電圧に固定化されている
請求項５記載の半導体集積回路。
【請求項８】
前記スキャン機能付同期回路は、入力が電源電圧に固定化されている
請求項６記載の半導体集積回路。
【請求項９】
前記スキャン機能付同期回路は、入力が基準電位に固定化されている
請求項５記載の半導体集積回路。
【請求項１０】
前記スキャン機能付同期回路は、入力が基準電位に固定化されている
請求項６記載の半導体集積回路。
【請求項１１】
前記スキャン機能付同期回路は、入力がスキャンモード時に活性化される既存回路内の信号供給ラインに接続されている
請求項５記載の半導体集積回路。
【請求項１２】
前記スキャン機能付同期回路は、入力がスキャンモード時に活性化される既存回路内の信号供給ラインに接続されている
請求項６記載の半導体集積回路。
【請求項１３】
前記スキャン化回路は、スキャンモード時に入力信号からスキャンモード時に活性化される既存回路内の信号に切り替える機能を有する
請求項３記載の半導体集積回路。
【請求項１４】
前記スキャン化回路は、スキャンモード時に入力信号からスキャンモード時に活性化される既存回路内の信号に切り替える機能を有する
請求項４記載の半導体集積回路。
【請求項１５】
前記スキャン化回路は、スキャンモード時に入力信号から既存回路内のスキャン機能付同期回路の出力に切り替える機能を有する
請求項３記載の半導体集積回路。
【請求項１６】
前記スキャン化回路は、スキャンモード時に入力信号から既存回路内のスキャン機能付同期回路の出力に切り替える機能を有する
請求項４記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に係り、特に、スキャンテスト時の入力端子の可制御性の劣化や品種によって入力端子の状態が変わる半導体集積回路に関するものである。
【背景技術】
【０００２】
半導体集積回路のテスト容易化のために最も広く使用されている技術の１つが、スキャンパスを半導体集積回路に組み込むスキャン設計技術である。
【０００３】
具体的には、回路内のＤ型フリップフロップをスキャン機能付Ｄ型フリップフロップ（ＳＣＡＮ−ＤＦＦ）に置き換え、これらＳＣＡＮ−ＤＦＦが直列接続されてスキャンパスが構成される。
【０００４】
このスキャンパスは巨大なシフトレジスタとして機能し、スキャンテスト時にはこのスキャンパスを利用して、ＳＣＡＮ−ＤＦＦへ直接任意のデータを書き込み、または、ＳＣＡＮ−ＤＦＦから直接任意のデータを読み出すことで回路内の動作検証が行われる。
【０００５】
パッドＰＡＤとＳＣＡＮ−ＤＦＦ間のロジックに関しては、入力端子から任意のデータを入力、または、出力端子から任意のデータを出力することで動作検証が行われる。また、スキャンテストパターンは自動生成可能、かつ、高い検出率という点がスキャン設計技術の利点の１つでもある。
【０００６】
このスキャン設計技術をより有効に使用する条件の１つとして、入力端子の可制御性が挙げられる。
全入力端子に任意の値を入力することができれば、パッドＰＡＤとＳＣＡＮ−ＤＦＦ間のロジックの故障検出率を最も高くすることが可能となるからである。
【０００７】
しかし、近年、半導体集積回路の多種多様化や規模の拡大による端子数の増加によって前述した条件を満たせない場合が発生してきている。
その具体的な例の１つとして、組立工程のボンディングによって品種変更可能な半導体集積回路が挙げられる。
【０００８】
図１０は、一般的な品種変更可能な半導体集積回路の構成例を示すブロック図である。
【０００９】
この品種変更可能な半導体集積回路１００は、図１０に示すように、ＩＣチップ１０１上に品種に依存しない機能を有する共通機能回路部１０２、品種に依存して機能が異なる品種別機能回路部１０３、ボンディングオプション用パッド１０４、および共通機能回路部用パッド１０５により構成されている。
【００１０】
図１０の半導体集積回路１００は、ウェハ状態ではボンディングオプション用パッド１０４が全て外部に露出しているためボンディングオプション用パッド１０４の可制御性を確保することが可能である。
【００１１】
図１１は、一般的なテストモードのデコーダを有する半導体集積回路の構成例を示すブロック図である。
【００１２】
このデコーダを有する半導体集積回路１１０は、図１１に示すように、ＩＣチップ１１１上に機能回路部１１２、テストモードのデコーダ１１３、テストモード選択用パッド１１４、テストモードに依存して制御を切り替える機能を有するテストモード別制御部１１５、スキャンモード時の制御を行うスキャン制御部１１６、および機能回路部用パッド１１７により構成されている。
また、スキャン制御部１１６には、スキャンモード信号(ＳＭ)１１８が供給される。
【００１３】
この半導体集積回路１１０においては、端子数増加による端子数の制限やテストモード数の増加に伴い、テストモード用のデコーダ１１３を用いることで少ないテストモード選択用パッド１１４数で多くのテストモードを実装する手法がよく利用され、スキャンモードはそのデコード結果の１つとして割り当てる場合が多々ある。
【００１４】
この種の関連技術が、たとえば特許文献１に開示されている。
【特許文献１】特許第２７７６２４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
ところが、図１０の半導体集積回路１００は、ウェハ状態ではボンディングオプション用パッド１０４が全て外部に露出しているためボンディングオプション用パッド１０４の可制御性を確保することが可能であるが、組み立て後のパッケージ状態では、ボンディングされないことや、電源系パッドとダブルボンディングされることで入力値が固定化されてしまい、ボンディングオプション用パッド１０４の可制御性が劣化する。
【００１６】
これによって、ウェハ状態とパッケージ状態でスキャンテストパターンを個々に作成する必要が発生し、かつ、ウェハ状態に比べパッケージ状態は可制御性が劣化するため品種別機能回路部１０３の故障検出率が低下してしまうという問題が発生する。
【００１７】
さらに、品種が異なるパッケージ間でも制御端子可能な端子情報や固定化されている値などに違いが生じ、スキャンテストパターンを個々に作成する必要が発生する。
スキャンテストパターンは主に自動生成されるため、パターン生成時に端子制御条件が異なれば生成されるパターンの故障検出率や未検出(検出)ノード情報に違いが生じてしまう。
品種毎に個々のスキャンテストパターンが存在すると、品種毎に個別の不良解析環境を立ち上げる必要が発生し、また、不良解析後の追加パターンもそれぞれ個別対応する必要が発生するため、品種が増えるにつれて不良解析作業のコストが格段に増加する。
【００１８】
また、図１１の半導体集積回路１１０においては、スキャンモード時、テストモード選択用パッド１１４はスキャンモードが割り当てられた値に固定化されているためデコーダ１１３からの出力値も固定化され、非スキャンモード時に制御されるテストモード別制御部１１５の故障検出率の低下を引き起こしてしまう。
上記技術では、前述したように故障検出率の低下、または、スキャンモード専用のパッドを１つ増やすことで、スキャンモード時に他のテストモード選択用パッド１１４へ任意の値を入力することが可能となり、検出率の低下を防ぐしかなかった。
しかし、近年は端子数の増加によりスキャンモード専用パッドを用意することが難しくなってきている。
【００１９】
前述したように、上記した技術では、品種変更可能な半導体集積回路は組み立て行程のボンディングによってパッケージ後の入力端子の可制御性の劣化に伴い、故障検出率が低下するという不利益がある。
また、ウェハ状態とパッケージ状態、もしくは、品種の異なるパッケージ間で異なるスキャンテストパターンを自動生成する必要がでてくることで、未検出ノード情報の違いが発生し、不良解析環境を個別にすることによるコストが増加する。
【００２０】
さらに、上記した技術では、テストモードのデコーダを有する半導体集積回路においてテストモードに依存する回路部分の故障検出率が低下するという不利益がある。
また、この故障検出率低下を防ぐためには、スキャンモード専用パッドを用意する必要があるため、端子数が増加するという不利益もある。この故障検出率の低下と端子増加の問題は排他的ではあるが、どちらも許容できない問題である。
【００２１】
本発明は、組立工程のボンディングによって品種変更する場合にでもスキャンパターンおよび不良解析環境を一つに統一でき、また、スキャンテストモード専用端子を追加することなくテストモード別回路部分の故障検出が可能な半導体集積回路を提供することにある。
【課題を解決するための手段】
【００２２】
本発明の第１の観点は、ボンディングによって品種変更可能な半導体集積回路であって、ボンディング用パッドと、品種に依存して機能が異なる品種別機能回路部と、スキャン時に任意の値を出力可能なスキャン化回路部と、を有し、前記ボンディング用パッドと前記品種別機能回路部との間に前記スキャン化回路部が接続されている。
【００２３】
本発明の第２の観点の半導体集積回路は、テストモードのデコーダと、テストモードに依存して制御を切り替える機能を有するテストモード別制御部と、スキャン時に任意の値を出力可能なスキャン化回路部と、を有し、前記デコーダの出力と前記テストモード別制御部との間に前記スキャン化回路部が接続されている。
【００２４】
好適には、前記スキャン化回路部は、１入力に対して１つのスキャン化回路と１出力を有する。
【００２５】
好適には、前記スキャン化回路は、出力をスキャンモード時に入力信号から専用のスキャン機能付同期回路の出力に切り替える機能を有する。
【００２６】
好適には、前記スキャン機能付同期回路は、入力が電源電圧に固定化されている。
【００２７】
好適には、前記スキャン機能付同期回路は、入力が基準電位に固定化されている。
【００２８】
好適には、前記スキャン機能付同期回路は、入力がスキャンモード時に活性化される既存回路内の信号供給ラインに接続されている。
【００２９】
好適には、前記スキャン化回路は、スキャンモード時に入力信号からスキャンモード時に活性化される既存回路内の信号に切り替える機能を有する。
【００３０】
好適には、前記スキャン化回路は、スキャンモード時に入力信号から既存回路内のスキャン機能付同期回路の出力に切り替える機能を有する。
【００３１】
本発明によれば、非スキャンモード時は、ボンディング用パッドの状態がスキャン化回路部の出力として、品種別機能回路部に入力される。これによって、ボンディング状態別に品種別機能回路部の機能を設定する。
スキャンモード時は、スキャン化回路部において、ボンディング用バッドの状態を品種別機能回路部に伝播させないようにする。
これによって、ボンディング用パッドの状態に依存しないスキャンテストパターンを生成することが可能となる。
また、スキャン化回路へはスキャンモード時にスキャンシフト動作によって外部から任意の値を入力し、出力先に接続されている品種別機能回路部を活性化する。
【発明の効果】
【００３２】
本発明によれば、組立工程のボンディングによって品種変更する場合にでもスキャンパターンおよび不良解析環境を一つに統一できる。
また、スキャンテストモード専用端子を追加することなくテストモード別回路部分の故障検出が可能となる利点がある。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施形態を添付図面に関連付けて説明する。
【００３４】
以下では、第１の実施形態として組立工程のボンディングによって品種変更可能な半導体集積回路１０の基本的な構成、第２の実施形態としてテストモードのデコーダを有する半導体集積回路２０の基本的な構成を説明した後、両半導体集積回路１０，２０の共通した特徴部分であるスキャン化回路部の具体的な構成例について説明する。
【００３５】
図１は、本発明の第１の実施形態に係る品種変更可能な半導体集積回路の構成例を示すブロック図である。
【００３６】
本第１の実施形態に係る品種変更可能な半導体集積回路１０は、図１に示すように、ＩＣチップ１１上に品種に依存しない機能を有する共通機能回路部１２、品種に依存して機能が異なる品種別機能回路部１３、ボンディングオプション用パッド１５からの信号をスキャン化して品種別機能回路部１３へ渡すスキャン化回路部１４、および共通機能回路部用パッド１６により構成されている。
【００３７】
図２は、図１に示したスキャン化回路部１４についての具体例を示すブロック図である。
【００３８】
スキャン化回路部１４は、図２に示すように、各入力端子に対してそれぞれ１つのスキャン化回路１４１a１〜１４１anと１つの出力ＯＴ１１〜ＯＴ１ｎを有する構成となっている。
【００３９】
図３は、本発明の第２の実施形態に係るテストモードのデコーダを有する半導体集積回路の構成例を示すブロック図である。
【００４０】
本第２の実施形態に係るテストモードのデコーダを有する半導体集積回路２０は、図３に示すように、ＩＣチップ２１上に機能回路部２２、テストモードのデコーダ２３、テストモードのデコーダ２３の出力信号をスキャン化して出力するスキャン化回路部２４、テストモードに依存して制御を切り替える機能を有するテストモード別制御部２５、スキャンモード時の制御を行うスキャン制御部２６、テストモード選択用パッド２７、および機能回路部用パッド２８により構成されている。
また、スキャン制御部２６には、スキャンモード信号(ＳＭ)２９が供給される。
【００４１】
図４は、図３に示したスキャン化回路部２４についての具体例を示すブロック図である。
【００４２】
スキャン化回路部２４は、図４に示すように、各入力端子に対してそれぞれ１つのスキャン化回路２４１a１〜２４１anと１つの出力端ＯＴ２１〜ＯＴ２ｎを有する構成となっている。
【００４３】
第１の実施形態に係るスキャン化回路１４１a１〜１４１anおよび第２の実施形態に係るスキャン化回路２４１a１〜２４１anは、基本的に同様の構成を有し、スキャン時に任意の値を出力可能な機能、より具体的には、通常時とスキャンテスト時の入力パスを切り替える機能とスキャンテスト時に任意の値を出力する機能を備えている。
【００４４】
ここで、スキャン化回路１４１a１〜１４１anおよび２４１a１〜２４１anの具体的な構成例（第１〜第５の構成例）について、図５〜図９に関連付けて説明する。
なお、以下の説明では、第１の実施形態に係るスキャン化回路１４１a１〜１４１anおよび第２の実施形態に係るスキャン化回路２４１a１〜２４１anを、共通の符号を付して説明する。
【００４５】
図５は、本実施形態に係るスキャン化回路の第１の構成例を示すブロック図である。
【００４６】
第１の構成例に係るスキャン化回路３０は、図５に示すように、スキャン化回路３０内部にスキャンモード信号(ＳＭ)によって制御されるセレクタ３１、およびスキャンモード時に出力に接続されるＳＣＡＮ−ＤＦＦ（スキャン機能付Ｄ型フリップフロップ、スキャン機能付同期回路）３２により構成されている。
ＳＣＡＮ−ＤＦＦ３２は、入力Ｄが電源電圧ＶＤＤに固定化されている。
セレクタ３１は、たとえばスキャンモード信号ＳＭが論理０で供給されると、通常の入力信号（パッド１５からの入力信号）を選択して出力端ＯＴに出力する。
一方、セレクタ３１は、スキャンモード信号ＳＭが論理１で供給されると、ＳＣＡＮ−ＤＦＦ３２の出力Ｑからの信号を選択して出力端ＯＴに出力する。
【００４７】
図６は、本実施形態に係るスキャン化回路の第２の構成例を示すブロック図である。
【００４８】
図６の第２の構成例に係るスキャン化回路３０Ａが、上述した図５の第１の構成例に係るスキャン化回路３０と異なる点は、ＳＣＡＮ−ＤＦＦ３２の入力Ｄが電源電圧ＶＤＤではなく基準電位（本例ではグランドＧＮＤ）レベルに固定化されていることにある。
【００４９】
図７は、本実施形態に係るスキャン化回路の第３の構成例を示すブロック図である。
【００５０】
第３の構成例に係るスキャン化回路４０は、図７に示すように、スキャン化回路４０内部にスキャンモード信号(ＳＭ)によって制御されるセレクタ４１、およびスキャンモード時に出力に接続されるＳＣＡＮ−ＤＦＦ４２により構成されている。
セレクタ４１は、たとえばスキャンモード信号ＳＭが論理０で供給されると、通常の入力信号（パッド１５からの入力信号）を選択して出力端ＯＴに出力する。
一方、セレクタ４１は、スキャンモーと信号ＳＭが論理１で供給されると、ＳＣＡＮ−ＤＦＦ４２の出力Ｑからの信号を選択して出力端ＯＴに出力する。
【００５１】
本第３の構成例においては、ＳＣＡＮ−ＤＦＦ３２の入力Ｄが、電源電圧ＶＤＤや基準電位に固定化されているのではなく、共通機能回路部５０（図１の符号１２、図３の符号２２に相当）で既存のＳＣＡＮ−ＤＦＦ５１によってスキャンモード時に活性化される既存のロジック５２の出力信号Ｓ５２の供給ラインに接続されている。
【００５２】
図８は、本実施形態に係るスキャン化回路の第４の構成例を示すブロック図である。
【００５３】
図８の第４の構成例に係るスキャン化回路４０Ａが、上述した図７の第３の構成例に係るスキャン化回路４０と異なる点は、スキャン化回路４０Ａ内にＳＣＡＮ−ＤＦＦを配置せず、セレクタ４１の１つの入力は、共通機能回路部５０内で既存のＳＣＡＮ−ＤＦＦ５１によってスキャンモード時に活性化される既存のロジック５２の出力信号Ｓ５２の供給ラインが直接的に接続されている。
【００５４】
図９は、本実施形態に係るスキャン化回路の第５の構成例を示すブロック図である。
【００５５】
図９の第５の構成例に係るスキャン化回路４０Ｂが、上述した図８の第４の構成例に係るスキャン化回路４０Ａと異なる点は、セレクタ４１の１つの入力が、共通機能回路部５０Ｂ内で既存のＳＣＡＮ−ＤＦＦ５１の出力が既存のロジック５２を介さずに直接接続されていることにある。
【００５６】
次に、上記構成による動作について説明する。
【００５７】
まず、図１の半導体集積回路１０の動作について説明する。
【００５８】
図１の品種変更可能な半導体集積回路１０においては、ボンディングオプション用パッド１５の状態がスキャン化回路部１４内のスキャン化回路１４１ａ1〜１４１ａnを介して品種別機能回路部１３へ伝播する。
【００５９】
図５〜図９に示すスキャン化回路３０、３０Ａ、４０、４０Ａ、４０Ｂはスキャンモード時に選択される活性化可能な信号の生成方法が異なるだけで、機能としては同等のものであるため、図５のスキャン化回路３０に関連付けて非スキャンモード／スキャンモード時の動作に違いについて説明する。
【００６０】
非スキャンモード時は、ボンディングオプション用パッド１５の状態がセレクタ３１を介してスキャン化回路３０の出力として、品種別機能回路部１３に入力される。これによって、ボンディング状態別に品種別機能回路部１３の機能を設定している。
【００６１】
スキャンモード時は、スキャンモード信号（ＳＭ）によってセレクタ３１がＳＣＡＮ−ＤＦＦ３２側に切り替わり、ボンディングオプション用バッド１５の状態を品種別機能回路部１３に伝播させないようにしている。
これによって、ボンディングオプション用パッド１５の状態に依存しないスキャンテストパターンを生成することが可能となる。
また、ＳＣＡＮ−ＤＦＦ３２へはスキャンモード時にスキャンシフト動作によって外部から任意の値を入力し、出力先に接続されている品種別機能回路部１３を活性化する。
これによって、ボンディングオプション用パッド１５の状態による故障検出率の低下を防止することができ、高い故障検出率を実現できる。
【００６２】
次に、図３の半導体集積回路２０の動作について説明する。
【００６３】
図３のテストモードのデコーダを有する半導体集積回路２０においては、テストモード選択用パッド２７の状態がデコーダ２３、スキャン化回路部２４内のスキャン化回路２４１ａ1〜２４１ａnを介してテストモード別制御部２５へ伝播する。
【００６４】
この場合も、図５〜図９に示すスキャン化回路３０、３０Ａ、４０、４０Ａ、４０Ｂはスキャンモード時に選択される活性化可能な信号の生成方法が異なるだけで、機能としては同等のものであるため、図５のスキャン化回路３０に関連付けて非スキャンモード／スキャンモード時の動作に違いについて説明する。
【００６５】
非スキャンモード時は、テストモード選択用パッド２７の状態がデコーダ２３で各テストモード信号にデコードされ、その各テストモード信号がセレクタ３１を介してスキャン化回路３０の出力として、テストモード別制御部２５に入力される。
これによって、各テストモード時にテストモード別制御部２５の制御を切り替えている。
【００６６】
スキャンモード時は、スキャンモード信号（ＳＭ）によってセレクタ３１がＳＣＡＮ−ＤＦＦ３２側に切り替わり、デコーダ２３の出力状態、つまりテストモード選択用バッド２７の設定状態をテストモード別制御部２５に伝播させないようにしている。
ＳＣＡＮ−ＤＦＦ３２へはスキャンモード時にスキャンシフト動作によって外部から任意の値を入力し、出力先に接続されているテストモード別制御部２５を活性化する。
これにより、スキャンモード時にテストモード選択用パッドが固定化されることによってデコーダ２３の出力も固定化されても、スキャン化回路部２４によってテストモード別制御部の故障検出率を向上させることが可能となる。
【００６７】
ここで、図６〜図９に示すスキャン化回路の動作について説明する。
【００６８】
図６に示すスキャン化回路３０Ａは、前述した図５のスキャン化回路３０と同様に、スキャンモード時にＳＣＡＮ−ＤＦＦ３２の出力がセレクタ３１によってスキャン化回路３０Ａの出力信号になり、後段の回路を活性化する。
【００６９】
図７に示すスキャン化回路４０も同様の動作であり、ＳＣＡＮ−ＤＦＦ４２が共通機能回路部５０内のロジック５２の観測ポイントとして機能している。
【００７０】
図８に示すスキャン化回路４０Ａは、スキャンモード時に共通機能回路部５０Ａ内のＳＣＡＮ−ＤＦＦ５１によって制御されるロジック５２の出力信号を直接セレクタ４１に入力することで、ＳＣＡＮ−ＤＦＦ５１によって制御される信号が間接的にスキャン化回路４０Ａの出力信号になり、後段の回路を活性化する。
【００７１】
図９に示すスキャン化回路４０Ｂにおいては、スキャンモード時に共通機能回路部５０Ｂ内のＳＣＡＮ−ＤＦＦ５１の出力を直接セレクタ４１に入力することで、ＳＣＡＮ−ＤＦＦ５１によって制御される信号が直接的にスキャン化回路４０Ｂの出力信号になり、後段の回路を活性化する。
【００７２】
いずれのスキャン化回路３０、３０Ａ、４０、４０Ａ、４０Ｂも非スキャンモードは、入力信号がそのまま出力に接続され他の論理に影響を与えない。
【００７３】
以上説明したように、本第１の実施形態によれば、組立工程のボンディングによって品種変更可能な半導体集積回路１０であって、ボンディング用パッド１５と、品種に依存して機能が異なる品種別機能回路部１３と、スキャン時に任意の値を出力可能なスキャン化回路部１３と、を有し、ボンディング用パッド１５と品種別機能回路部１３との間にスキャン化回路部１４が接続されていることから、以下の効果を得ることができる。
スキャン化回路を用いることで組立工程のボンディングによって組み立て前後、および、品種毎に端子制御が変わる場合でも、共通のスキャンテストパターンを利用することが可能となる。
また、これにより、複数のスキャンテストパターン生成や不良解析環境の立ち上げが必要と無くなり、大幅なコストダウンを実現できる。
【００７４】
また、本第２の実施形態によれば、テストモードのデコーダ２３と、テストモードに依存して制御を切り替える機能を有するテストモード別制御部２５と、スキャン時に任意の値を出力可能なスキャン化回路部２４と、を有し、デコーダ２３の出力とテストモード別制御部２５との間にスキャン化回路部２４が接続されていることから、テストモード別に制御する回路部分の故障検出率の低下に対して、端子の増加を行うことなく故障検出率を向上させることが可能となる。
【図面の簡単な説明】
【００７５】
【図１】本発明の第１の実施形態に係る品種変更可能な半導体集積回路の構成例を示すブロック図である。
【図２】図１のスキャン化回路部の具体例を示すブロック図である。
【図３】本発明の第２の実施形態に係るテストモードのデコーダを有する半導体集積回路の構成例を示すブロック図である。
【図４】図３のスキャン化回路部の具体例を示すブロック図である。
【図５】本実施形態に係るスキャン化回路の第１の構成例を示すブロック図である。
【図６】本実施形態に係るスキャン化回路の第２の構成例を示すブロック図である。
【図７】本実施形態に係るスキャン化回路の第３の構成例を示すブロック図である。
【図８】本実施形態に係るスキャン化回路の第４の構成例を示すブロック図である。
【図９】本実施形態に係るスキャン化回路の第５の構成例を示すブロック図である。
【図１０】一般的な品種変更可能な半導体集積回路の構成例を示すブロック図である。
【図１１】一般的なテストモードのデコーダを有する半導体集積回路の構成例示すブロック図である。
【符号の説明】
【００７６】
１０・・・半導体集積回路、１１・・・ＩＣチップ、１２・・共通機能回路部、１３・・・品種別機能回路部、１４・・・スキャン化回路部、１５・・・ボンディングオプション用パッド、１６・・・共通機能回路部用パッド、２０・・・半導体集積回路、２１・・・ＩＣチップ、２２・・・機能回路部、２３・・・デコーダ、２４・・・スキャン化回路部、２５・・・テストモード別制御部、２６・・・スキャン制御部、２７・・・テストモード選択用パッド、２８・・・機能回路部用パッド、２９（ＳＭ）・・・スキャンモード号、１４１a1〜１４１an・・スキャン化回路、２４１a1〜２４１an・・スキャン化回路、３０，３０Ａ・・・スキャン化回路、３１・・・セレクタ、３２・・・ＳＣＡＮ−ＤＦＦ（スキャン機能付Ｄ型フリップフロップ）、４０，４０Ａ，４０Ｂ・・・スキャン化回路、４１・・・セレクタ、４２・・・ＳＣＡＮ−ＤＦＦ、５０，５０Ａ，５０Ｂ・・・共通機能回路部、５１・・・ＳＣＡＮ−ＤＦＦ、５２・・・ロジック。
【図１】
2008116297.tif 000003
【図２】
2008116297.tif 000004
【図３】
2008116297.tif 000005
【図４】
2008116297.tif 000006
【図５】
2008116297.tif 000007
【図６】
2008116297.tif 000008
【図７】
2008116297.tif 000009
【図８】
2008116297.tif 000010
【図９】
2008116297.tif 000011
【図１０】
2008116297.tif 000012
【図１１】
2008116297.tif 000013