(57)【要約】【課題】  電気光学装置（有機ＥＬ装置等）に適用されるアクティブマトリクス基板の検査を効率化すること。【解決手段】  走査線ドライバ２００に電源８０３と電流計９０１を接続し、また、データ線プリチャージ回路３５０に電源８０４と電流計９０２を接続する。走査線ドライバ２００内の走査線駆動制御回路２３０によって、全数の走査線（ＷＬ）をハイレベルとする。また、データ線プリチャージ回路３５０内のプリチャージトランジスタ（Ｍ１０）を経由して全データ線に所定の検査電圧（ＶＤＡＴＡ）を供給する。所定の充電期間経過後においても、電流計９０１によって許容値を逸脱する電流が計測される場合にはショート不良が発生していると判定する。データ線のショート不良、保持容量Ｃｈの欠陥の有無も同様に判定することができる。【選択図】  図８
2008083529.tif 000002
【特許請求の範囲】
【請求項１】
複数本の走査線と、複数本のデータ線と、前記走査線と前記データ線との交差部に設けられた、スイッチング素子および保持容量を含む画素回路と、前記走査線を駆動する走査線ドライバと、前記データ線を駆動するデータ線ドライバと、を備えると共に、検査装置による検査の際に使用される検査用回路を内蔵するアクティブマトリクス基板であって、
前記複数本の走査線を同時にハイレベルとすることが可能な、前記検査用回路としての走査線駆動制御回路と、
前記複数本のデータ線に同時に所定電圧を印加可能な電圧印加回路と、
を有することを特徴とするアクティブマトリクス基板。
【請求項２】
請求項１記載のアクティブマトリクス基板であって、
前記各データ線に対応して設けられたデータ線プリチャージ回路を、前記電圧印加回路として使用することを特徴とするアクティブマトリクス基板。
【請求項３】
請求項１記載のアクティブマトリクス基板であって、
前記データ線ドライバと前記電圧印加回路との間に設けられたスイッチ回路を、さらに有し、
前記電圧印加回路を経由して対応するデータ線に前記所定電圧を印加している期間において、前記スイッチ回路をオフすることによって、前記データ線ドライバを前記データ線から電気的に切り離すことを特徴とするアクティブマトリクス基板。
【請求項４】
請求項１記載のアクティブマトリクス基板であって、
前記複数本の走査線を同時にローレベルとすることが可能な走査線イネーブル回路を、さらに有することを特徴とするアクティブマトリクス基板。
【請求項５】
請求項１〜請求項３のいずれか記載のアクティブマトリクス基板に前記検査装置を接続し、前記走査線のショート、前記データ線のショート、前記保持容量の欠陥ならびにショート、の少なくとも一つを検査するアクティブマトリクス基板の検査方法であって、
前記アクティブマトリクス基板の前記走査線ドライバ、前記画素回路に電源電圧を供給するための画素電源線ならびに前記電圧印加回路の各々に所定電圧を供給する第１のステップと、
前記走査線駆動制御回路によって前記複数本の走査線を同時にハイレベルとし、あるいは、前記走査線イネーブル回路によって前記複数本の走査線を同時にローレベルとする第２のステップと、
前記電圧印加回路を経由して、前記複数本のデータ線の各々に同時に所定電圧を供給する第３のステップと、
前記走査線ドライバに供給される電流、前記電圧印加回路を経由して流れる電流、および前記画素電源線に流れる電流の少なくとも一つの時間的変化を監視し、所定期間経過後において、許容値を逸脱する電流が継続的に流れる場合に異常判定を行う第４のステップと、
を含むことを特徴とするアクティブマトリクス基板の検査方法。
【請求項６】
請求項５記載のアクティブマトリクス基板の検査方法であって、
前記走査線のショート検査を行う場合には、
前記第１のステップでは、前記走査線ドライバの出力段回路を含む回路系に第１の電源電圧（ＶＨＨ）を供給し、また、前記画素回路には、画素電源線を経由して第２の電源電圧（ＶＥＬ）を供給し、また、前記電圧印加回路には第３の電源電圧（ＶＤＡＴＡ）を供給すると共に、各電源電圧の電圧値を、第１の電源電圧（ＶＨＨ）＞第２の電源電圧（ＶＥＬ）＞第３の電源電圧（ＶＤＡＴＡ）の関係を満たすように設定し、
前記第２のステップでは、前記走査線駆動制御回路によって前記複数本の走査線を同時にハイレベルとし、
前記第３のステップでは、前記電圧印加回路に供給される前記第３の電源電圧（ＶＤＡＴＡ）を前記複数本のデータ線に同時に供給し、
前記第４のステップでは、前記走査線ドライバの前記走査線を駆動する出力回路を含む回路系に供給される電流、必要に応じてさらに前記画素電源線を経由して流れる電流、の時間的変化を監視し、所定の充電電流が流れる期間が終了した後において、許容値を逸脱する電流が継続的に流れる場合に、前記走査線にショートが発生していると判定する、ことを特徴とするアクティブマトリクス基板の検査方法。
【請求項７】
請求項５記載のアクティブマトリクス基板の検査方法であって、
前記データ線のショート検査を行う場合には、
前記第１のステップでは、前記走査線ドライバの出力段回路を含む回路系に第１の電源電圧（ＶＨＨ）を供給し、また、前記画素回路には画素電源線を経由して第２の電源電圧（ＶＥＬ）を供給し、また、前記電圧印加回路には第３の電源電圧（ＶＤＡＴＡ）を供給すると共に、各電源電圧の電圧値を、第１の電源電圧（ＶＨＨ）＞第２の電源電圧（ＶＥＬ）＞第３の電源電圧（ＶＤＡＴＡ）の関係を満たすように設定し、
前記第２のステップでは、前記走査線駆動制御回路によって前記複数本の走査線を同時にハイレベルとし、
前記第３のステップでは、前記電圧印加回路に供給される前記第３の電源電圧（ＶＤＡＴＡ）を前記複数本のデータ線に同時に供給し、
前記第４のステップでは、前記電圧印加回路を経由して流れる電流、必要に応じてさらに前記画素電源線を経由して流れる電流、の時間的変化を監視し、所定の充電電流が流れる期間が終了した後において、許容値を逸脱する電流が継続的に流れる場合に、前記データ線にショートが発生していると判定する、
ことを特徴とするアクティブマトリクス基板の検査方法。
【請求項８】
請求項５記載のアクティブマトリクス基板の検査方法であって、
前記データ線のショート検査を行う場合には、
前記第１のステップでは、前記走査線ドライバの出力段回路を含む回路系に第１の電源電圧（ＶＨＨ）を供給し、また、前記画素回路には第２の電源電圧（ＶＥＬ）を供給し、また、前記電圧印加回路には第３の電源電圧（ＶＤＡＴＡ）を供給すると共に、各電源電圧の電圧値を、第１の電源電圧（ＶＨＨ）＞第２の電源電圧（ＶＥＬ）＞第３の電源電圧（ＶＤＡＴＡ）の関係を満たすように設定し、
前記第２のステップでは、前記走査線イネーブル回路によって前記複数本の走査線を同時にローレベルとし、
前記第３のステップでは、前記電圧印加回路に供給される前記第３の電源電圧（ＶＤＡＴＡ）を前記複数本のデータ線に同時に供給し、
前記第４のステップでは、前記電圧印加回路を経由して流れる電流、必要に応じてさらに前記画素電源線を経由して流れる電流、の時間的変化を監視し、所定の充電電流が流れる期間が終了した後において、許容値を逸脱する電流が継続的に流れる場合に、前記データ線にショートが発生していると判定する、
ことを特徴とするアクティブマトリクス基板の検査方法。
【請求項９】
請求項５記載のアクティブマトリクス基板の検査方法であって、
前記画素回路に含まれる前記保持容量の欠陥ならびにショートの検査を行う場合には、
前記第１のステップでは、前記走査線ドライバの出力段回路を含む回路系に第１の電源電圧（ＶＨＨ）を供給し、また、前記画素回路には画素電源線を経由して第２の電源電圧（ＶＥＬ）を供給し、また、前記電圧印加回路には第３の電源電圧（ＶＤＡＴＡ）を供給すると共に、各電源電圧の電圧値を、第１の電源電圧（ＶＨＨ）＞第２の電源電圧（ＶＥＬ）＞第３の電源電圧（ＶＤＡＴＡ）の関係を満たすように設定し、
前記第２のステップでは、前記走査線駆動制御回路によって前記複数本の走査線を同時にハイレベルとし、
前記第３のステップでは、前記電圧印加回路に供給される前記第３の電源電圧（ＶＤＡＴＡ）を前記複数本のデータ線に同時に供給し、
前記第４のステップでは、前記電圧印加回路を経由して流れる電流、必要に応じてさらに前記画素電源線を経由し流れる電流、の時間的変化を監視し、所定の充電電流が流れる期間が終了した後において、許容値を逸脱する電流が継続的に流れる場合に、前記保持容量に欠陥あるいはショートが発生していると判定する、
ことを特徴とするアクティブマトリクス基板の検査方法。
【請求項１０】
請求項５記載のアクティブマトリクス基板の検査方法であって、
前記走査線のショート、前記データ線のショート、前記保持容量の欠陥ならびにショートのすべてを一括して検査する場合には、
前記第１のステップでは、前記走査線ドライバの出力段回路を含む回路系に第１の電源電圧（ＶＨＨ）を供給し、また、前記画素回路には画素電源線を経由して第２の電源電圧（ＶＥＬ）を供給し、また、前記電圧印加回路には第３の電源電圧（ＶＤＡＴＡ）を供給すると共に、各電源電圧の電圧値を、第１の電源電圧（ＶＨＨ）＞第２の電源電圧（ＶＥＬ）＞第３の電源電圧（ＶＤＡＴＡ）の関係を満たすように設定し、
前記第２のステップでは、前記走査線駆動制御回路によって前記複数本の走査線を同時にハイレベルとし、
前記第３のステップでは、前記電圧印加回路に供給される前記第３の電源電圧（ＶＤＡＴＡ）を前記複数本のデータ線に同時に供給し、
前記第４のステップでは、前記走査線ドライバの出力段回路を含む回路系に供給される電流、前記電圧印加回路を経由して流れる電流、必要に応じてさらに前記画素電源線を経由して流れる電流、の時間的変化を監視し、前記走査線、データ線および前記保持容量に充電電流が流れる期間が終了した後において、許容値を逸脱する電流が継続的に流れる場合に、前記走査線のショート、前記データ線のショート、前記保持容量の欠陥ならびにショートのいずれかが発生していると判定する、
ことを特徴とするアクティブマトリクス基板の検査方法。
【請求項１１】
請求項５〜請求項１０のいずれか記載のアクティブマトリクス基板の検査方法であって、前記電圧印加回路として、データ線プリチャージ回路を使用することを特徴とするアクティブマトリクス基板の検査方法。
【請求項１２】
請求項５〜請求項１０のいずれか記載のアクティブマトリクス基板の検査方法であって、前記第１、第２および第３の電源電圧を供給する電源のうち、少なくとも前記第３の電源電圧（ＶＤＡＴＡ）を供給するための電源としては、電流の送出ならびに吸込みの双方が可能なバイポーラ電源を使用することを特徴とするアクティブマトリクス基板の検査方法。
【請求項１３】
請求項１〜請求項４のいずれか記載のアクティブマトリクス基板を具備する電気光学装置。
【請求項１４】
請求項１〜請求項４のいずれか記載のアクティブマトリクス基板を具備するエレクトロルミネッセンス装置。
【請求項１５】
請求項１〜請求項４のいずれか記載のアクティブマトリクス基板を具備する液晶装置。
【請求項１６】
請求項１３記載の電気光学装置を具備する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板、アクティブマトリクス基板の検査方法および電気光学装置（エレクトロルミネセッセンス（ＥＬ）素子のような自己発光素子を内蔵する有機ＥＬ装置、無機ＥＬ装置、ならびに非自己発光素子である液晶素子を内蔵する液晶装置を含む）に関する。特に、アクティブマトリクス基板上に形成された画素部における、走査線やデータ線のショート不良の有無、ならびに保持容量の本質的欠陥やショート不良の有無を効率的に検査することを可能とする技術に関する。
【背景技術】
【０００２】
図２３は、アクティブマトリクス基板を用いた有機ＥＬパネルの製造工程（検査工程を含む）を示すフロー図である。
【０００３】
図示されるように、有機ＥＬパネルのアレイ製造工程（アレイプロセス）は、４つの工程に大別される。すなわち、まず、ガラス基板上に薄膜トランジスタ（ＴＦＴ）および配線が形成される（ＴＦＴプロセス：ステップＳ１００）。
【０００４】
次に、ＴＦＴプロセスを経て製造されたＴＦＴアレイに不良が無いかを検査するために、アクティブマトリクス基板段階における検査が実施される（ステップＳ１００，Ｓ１０２）。ステップＳ１０２では、走査線検査（走査線の断線やショートの有無を判定する検査）が実施され、ステップＳ１０２では、画素回路検査（データ線ならびに画素回路を構成する保持容量の検査）が実施される。
【０００５】
例えば、保持容量に所定量の電荷をチャージし、その電荷を基板の外部に読み出し、その電荷量の絶対値を評価することによって、各画素回路の故障、データ線等の断線あるいはショートその他の欠陥の検査を行うことができる。
【０００６】
次に、有機層成膜工程が実施され（ステップＳ１０３）、次に、封止工程が実施される（ステップＳ１０４）。
【０００７】
次に、パネル点灯検査が実施される（ステップＳ１０５）。パネル点灯検査は、駆動回路を実装する前の段階において、各画素に点灯信号を入力し、各画素の実際の点灯をチェックする検査である。
【０００８】
なお、アクティブマトリクス基板段階の検査は、例えば、特許文献１に記載されている。また、パネル点灯検査については、例えば、特許文献２に記載されている。また、特許文献１の従来技術の欄には、「ＴＦＴ回路の電気的不良が発見された場合には、欠陥画素の救済処置がとられたり、あるいは、欠陥画素を含む基板を工程から除去する処理がなされたりする」と記載されており、検査によって欠陥が発見された場合の処置として、欠陥画素の救済も考慮されていることがわかる。
【特許文献１】特開２００４−２６４３４８号公報
【特許文献２】特開２００６−５８２６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
アクティブマトリクス基板の走査線ならびに画素回路（データ線、保持容量を含む）の検査（各画素回路の故障、断線あるいはショートその他の欠陥の検査）は、上述のとおり、保持容量に所定量の電荷をチャージし、その電位を基板の外部に読み出し、その電荷量の絶対値を評価することによって実施可能である。
【００１０】
しかし、画素回路内の保持容量に所定の電荷をチャージする際の電流量が概ね数ｎＡ〜１００ｎＡ程度と小さく、全画素の欠陥検査を行うと、パネルサイズにもよるが、１枚あたりの検査時間が数分〜十数分となり、検査にかなりの時間がかかる。しがって、検査効率の改善が望まれる。
【００１１】
また、近年の有機ＥＬパネル等では、大規模化に伴い、不良画素を救済するための冗長回路の配置が困難な傾向にある。冗長回路を搭載しないパネルでは、欠陥が検出されればその時点で、その欠陥が検出されたパネルは破棄されることになる。したがって、この場合には、欠陥箇所の正確な特定は不要であり、欠陥の有無だけを判定できればよいことになる。
【００１２】
本発明は、このような考察に基づいてなされたものであり、その目的は、電気光学装置に適用されるアクティブマトリクス基板の検査を効率化することにある。
【課題を解決するための手段】
【００１３】
本発明のアクティブマトリクス基板は、複数本の走査線と、複数本のデータ線と、前記走査線とデータ線の交差部に設けられた、スイッチング素子および保持容量を含む画素回路と、前記走査線を駆動する走査線ドライバと、前記データ線を駆動するデータ線ドライバと、を備えると共に、検査装置による検査の際に使用される検査用回路を内蔵するアクティブマトリクス基板であって、前記複数本の走査線を同時にハイレベルとすることが可能な、前記検査用回路としての走査線駆動制御回路と、前記複数本のデータ線に同時に所定電圧を印加可能な電圧印加回路と、を有する。
【００１４】
本発明のアクティブマトリクス基板は、走査線のショート、データ線のショート、および保持容量の本質的な欠陥あるいはショートついて、簡易な方法で、かつ、全数（全画素）同時に検査することを可能とするための構成を有している。従来は、保持容量を所定電位まで充電し、その電位を基板の外部に読み出し、その電荷量の絶対値を評価することによって、各画素回路の故障、断線あるいはショートその他の欠陥の検査を包括的に検査している。これに対し、本発明では、検査を最も基礎的な検査項目（走査線のショート、データ線のショート、および保持容量の本質的な欠陥あるいはショート）と、その他の検査項目（ＴＦＴの電流検査等）を分離し、前者の基礎的な検査項目については、保持容量を所定の電位まで充電した後にその電位を読み出すという従来型の処理を行うことなく、かつ、全数（全画素）一括して検査可能とする（全数・全画素に限定される趣旨ではなく、複数本の走査線やデータ線、複数の画素について同時に検査する場合も当然に含まれる）。異常が検出されたパネルはその時点で破棄することによって、基礎的な不良のあるパネルを早期に除去し、これによって、検査を効率化する。走査線は、通常動作時は一本毎の駆動が原則であるが、検査時においては、全数の走査線の同時駆動（複数本の同時駆動おを含む）が可能となるように、検査用回路としての走査線駆動制御回路を設ける。また、電圧印加回路を介して、全数のデータ線（複数本の同時駆動を含む）に、同時に所定電位を与えることが可能である。走査線とデータ線の寄生容量の充電がなされた後は、ショート不良がなければ電流は流れないはずである。また、保持容量の充電がなされた後は、保持容量の両端がショートしていたり、本質的な欠陥によってリーク電流が流れたりする場合を除いて電流は流れないはずである。したがって、所定期間経過後に、許容値を超える電流が継続するか否かをチェックすることによって、不良の有無を簡単に、かつ効率的に判定することができる。
【００１５】
また、本発明のアクティブマトリクス基板の一態様では、前記各データ線に対応して設けられたデータ線プリチャージ回路を、前記電圧印加回路として使用する。
【００１６】
データ線プリチャージ回路は、本来、書込み後のデータ線の電位を所定電位（例えば中点電位）に復帰させ、次の書込み時におけるデータ線の電位変化の遅延を防止するために設けられているが、本態様では、このプリチャージ回路を、複数本（全数）のデータ線に同時に所定電圧を印加するための電圧印加回路として利用する。例えば、複数のプリチャージトランジスタの一端に所定電圧を供給しておき、それらのプリチャージトランジスタを同時にオンさせれば、複数本（全数）のデータ線に同時に所定電圧を印加することができる。
【００１７】
また、本発明のアクティブマトリクス基板の他の態様では、前記データ線ドライバと前記電圧印加回路との間に設けられたスイッチ回路を、さらに有し、前記電圧印加回路を経由して対応するデータ線に前記所定電圧を印加している期間において、前記スイッチ回路をオフすることによって、前記データ線ドライバを前記データ線から電気的に切り離す。
【００１８】
検査時において、電圧印加回路（例えば、プリチャージトランジスタ）から複数本のデータ線に同時に所定電圧を印加する際、データ線がデータ線ドライバに接続されていると、正確な電圧印加ができない場合がある。したがって、検査時には、各データ線をデータ線ドライバから切り離すことを可能とするために、電圧印加回路とデータ線ドライバとの間にスイッチ回路を設けたものである。
【００１９】
また、本発明のアクティブマトリクス基板の他の態様では、前記複数本の走査線を同時にローレベルとすることが可能な走査線イネーブル回路を、さらに有する。
【００２０】
本発明では、検査時には、走査線駆動制御回路によって、複数本の走査線を同時にハイレベルにする（同時に駆動する）のが原則であるが、複数本の走査線を同時にローレベルとする（非駆動状態とする）ことによっても、例えば、データ線のショートの有無の検査が可能である。すなわち、複数本の走査線を同時にローレベルとし、データ線に所定電圧を印加したとき、走査線とデータ線がショートしているのならば、データ線から走査線に電流が流れ続けるため、データ線のショート不良を検出することができる。
【００２１】
また、本発明のアクティブマトリクス基板の検査方法は、アクティブマトリクス基板に前記検査装置を接続し、前記走査線のショート、前記データ線のショート、前記保持容量の欠陥ならびにショート、の少なくとも一つを検査するアクティブマトリクス基板の検査方法であって、前記アクティブマトリクス基板の前記走査線ドライバ、前記画素回路に電源電圧を供給するための画素電源線ならびに前記電圧印加回路の各々に所定電圧を供給する第１のステップと、前記走査線駆動制御回路によって前記複数本の走査線を同時にハイレベルとし、あるいは、前記走査線イネーブル回路によって前記複数本の走査線を同時にローレベルとする第２のステップと、前記電圧印加回路を経由して、前記複数本のデータ線の各々に同時に所定電圧を供給する第３のステップと、前記走査線ドライバに供給される電流、前記電圧印加回路を経由して流れる電流および前記画素電源線を経由して流れる電流の少なくとも一つの時間的変化を監視し、所定期間経過後において、許容値を逸脱する電流が継続的に流れる場合に異常判定を行う第４のステップと、を含む。
【００２２】
複数本の走査線の同時駆動、データ線への所定電圧の印加を行い、走査線ドライバに供給される電流、電圧印加回路を経由して流れる電流、および画素電源線を経由して流れる電流、の少なくとも一つの時間的変化を監視する。走査線、データ線の寄生容量の充電、保持容量への充電期間が終了した後は、不良がなければ、ごく低い値（許容値）のリーク電流が観測されるだけとなるはずである。にもかかわらず、許容値を逸脱する電流が継続的に流れる場合には、異常有りと判定することができる。すなわち、走査線のショート、データ線のショート、あるいは、保持容量のショートや本質的な欠陥の発生、の少なくとも一つを効率的に検出することができる（それらの各々を個別にチェックしてもよく、それらを一括して同時にチェックすることも可能である）。
【００２３】
また、本発明のアクティブマトリクス基板の検査方法の一態様では、前記走査線のショート検査を行う場合には、前記第１のステップでは、前記走査線ドライバの出力段回路を含む回路系に第１の電源電圧（ＶＨＨ）を供給し、また、前記画素回路には、画素電源線を介して第２の電源電圧（ＶＥＬ）を供給し、また、前記電圧印加回路には第３の電源電圧（ＶＤＡＴＡ）を供給すると共に、各電源電圧の電圧値を、第１の電源電圧（ＶＨＨ）＞第２の電源電圧（ＶＥＬ）＞第３の電源電圧（ＶＤＡＴＡ）の関係を満たすように設定し、前記第２のステップでは、前記走査線駆動制御回路によって前記複数本の走査線を同時にハイレベルとし、前記第３のステップでは、前記電圧印加回路に供給される前記第３の電源電圧（ＶＤＡＴＡ）を前記複数本のデータ線に同時に供給し、前記第４のステップでは、前記走査線ドライバの前記走査線を駆動する出力回路を含む回路系に供給される電流、必要に応じてさらに前記画素電源線に流れる電流、の時間的変化を監視し、所定の充電電流が流れる期間が終了した後において、許容値を逸脱する電流が継続的に流れる場合に、前記走査線にショートが発生していると判定する。
【００２４】
走査線ショート不良を検出するための具体的な手順例を示すものである。第１、第２、第３の電源電圧の順に電圧値が小さくなるように設定し、走査線ドライバの走査線を駆動する出力回路を含む回路系に供給される電流、必要に応じてさらに画素電源線に供給される電流の時間的変化を監視する。例えば、走査線とデータ線がショートしているのならば、走査線ドライバから電圧印加回路を経由して定常的に許容値を超える電流が流れる。走査線が接地されている場合も同様に、走査線ドライバからグランドに許容値を超える電流が流れる。また、走査線が画素電源線とショートしている場合も同様に、走査線ドライバから画素電源線を経由して定常的に許容値を超える電流が流れる。よって、走査線ドライバに供給される電源電流を監視すれば、走査線のショートを検出することが可能である。また、画素電源線を経由して流れる電流も監視すれば、走査線と画素電源線とがショートしていること（つまり、ショート不良の種類）を特定することができ、この情報は、後の不良解析等に役立てることができる。
【００２５】
本発明のアクティブマトリクス基板の検査方法の他の態様では、前記データ線のショート検査を行う場合には、前記第１のステップでは、前記走査線ドライバの出力段回路を含む回路系に第１の電源電圧（ＶＨＨ）を供給し、また、前記画素回路には画素電源線を経由して第２の電源電圧（ＶＥＬ）を供給し、また、前記電圧印加回路には第３の電源電圧（ＶＤＡＴＡ）を供給すると共に、各電源電圧の電圧値を、第１の電源電圧（ＶＨＨ）＞第２の電源電圧（ＶＥＬ）＞第３の電源電圧（ＶＤＡＴＡ）の関係を満たすように設定し、前記第２のステップでは、前記走査線駆動制御回路によって前記複数本の走査線を同時にハイレベルとし、前記第３のステップでは、前記電圧印加回路に供給される前記第３の電源電圧（ＶＤＡＴＡ）を前記複数本のデータ線に同時に供給し、前記第４のステップでは、前記電圧印加回路を経由して流れる電流、必要に応じてさらに前記画素電源線を経由して流れる電流、の時間的変化を監視し、所定の充電期間が終了した後において、許容値を逸脱する電流が継続的に流れる場合に、前記データ線にショートが発生していると判定する。
【００２６】
データ線ショート不良を検出するための具体的な手順例を示すものである。第１、第２、第３の電源電圧の順に電圧値が小さくなるように設定し、電圧印加回路を経由して流れる電流、必要に応じてさらに画素電源線に供給される電流の時間的変化を監視する。例えば、走査線とデータ線がショートしているのならば、走査線ドライバから電圧印加回路を経由して定常的に許容値を超える電流が流れる。走査線が接地されている場合も同様に、走査線ドライバからグランドに許容値を超える電流が定常的に流れる。また、走査線が画素電源線とショートしている場合も同様に、走査線ドライバから画素電源線を経由して定常的に許容値を超える電流が流れる。よって、走査線ドライバに供給される電源電流を監視すれば、走査線のショートを検出することが可能である。また、画素電源線を介して流れる電流も監視すれば、走査線と画素電源線とがショートしていること（つまり、ショート不良の種類）を特定することができ、この情報は、後の不良解析等に役立てることができる。
【００２７】
本発明のアクティブマトリクス基板の検査方法の他の態様では、前記データ線のショート検査を行う場合には、前記第１のステップでは、前記走査線ドライバの出力段回路を含む回路系に第１の電源電圧（ＶＨＨ）を供給し、また、前記画素回路には画素電源線を経由して第２の電源電圧（ＶＥＬ）を供給し、また、前記電圧印加回路には第３の電源電圧（ＶＤＡＴＡ）を供給すると共に、各電源電圧の電圧値を、第１の電源電圧（ＶＨＨ）＞第２の電源電圧（ＶＥＬ）＞第３の電源電圧（ＶＤＡＴＡ）の関係を満たすように設定し、前記第２のステップでは、前記走査線イネーブル回路によって前記複数本の走査線を同時にローレベルとし、前記第３のステップでは、前記電圧印加回路に供給される前記第３の電源電圧（ＶＤＡＴＡ）を前記複数本のデータ線に同時に供給し、前記第４のステップでは、前記電圧印加回路を経由して流れる電流、必要に応じてさらに前記画素電源線を経由して流れる電流、の時間的変化を監視し、前記複数本のデータ線を含む回路に充電電流が流れる期間が終了した後において、許容値を逸脱する電流が継続的に流れる場合に、前記データ線にショートが発生していると判定する。
【００２８】
本態様では、走査線イネーブル回路によって、全数（複数本）の走査線を同時にローレベルとした状態で検査を行う。上述のとおり、複数本の走査線を同時にハイレベルにする（同時に駆動する）のが原則であるが、複数本の走査線を同時にローレベルとする（非駆動状態とする）ことによっても、例えば、データ線のショートの有無の検査が可能である。すなわち、複数本の走査線を同時にローレベルとし、データ線に所定電圧を印加したとき、走査線とデータ線がショートしているのならば、データ線から走査線に電流が流れ続けるため、データ線のショート不良を検出することができる。
【００２９】
また、本発明のアクティブマトリクス基板の検査方法の他の態様では、前記画素回路に含まれる前記保持容量の欠陥ならびにショートの検査を行う場合には、前記第１のステップでは、前記走査線ドライバの出力段回路を含む回路系に第１の電源電圧（ＶＨＨ）を供給し、また、前記画素回路には画素電源線を経由して第２の電源電圧（ＶＥＬ）を供給し、また、前記電圧印加回路には第３の電源電圧（ＶＤＡＴＡ）を供給すると共に、各電源電圧の電圧値を、第１の電源電圧（ＶＨＨ）＞第２の電源電圧（ＶＥＬ）＞第３の電源電圧（ＶＤＡＴＡ）の関係を満たすように設定し、前記第２のステップでは、前記走査線駆動制御回路によって前記複数本の走査線を同時にハイレベルとし、前記第３のステップでは、前記電圧印加回路に供給される前記第３の電源電圧（ＶＤＡＴＡ）を前記複数本のデータ線に同時に供給し、前記第４のステップでは、前記電圧印加回路を経由して流れる電流、必要に応じてさらに前記画素電源線に流れる電流、の時間的変化を監視し、所定の充電電流が流れる期間が終了した後において、許容値を逸脱する電流が継続的に流れる場合に、前記保持容量に欠陥あるいはショートが発生していると判定する。
【００３０】
画素回路に含まれる保持容量の欠陥ならびにショート不良についても、走査線やデータ線と同様に、検査を行うことができる。すなわち、保持容量の充電が終了した後は、若干のリーク電流（許容値以下の電流）を除いて電流が流れないはずである。しかし、保持容量の両極にショートが発生し、あるいは、保持容量に本質的な欠陥があって大きなリーク電流が流れるような場合には、画素電源線から、その保持容量とデータ線を経由して、電圧印加回路に向けて許容値を超える電流が流れ続ける。したがって、保持容量の欠陥、ショートの有無を検出することができる。
【００３１】
また、本発明のアクティブマトリクス基板の検査方法の他の態様では、前記走査線のショート、前記データ線のショート、前記保持容量の欠陥ならびにショートのすべてを一括して検査する場合には、前記第１のステップでは、前記走査線ドライバの出力段回路を含む回路系に第１の電源電圧（ＶＨＨ）を供給し、また、前記画素回路には画素電源線を経由して第２の電源電圧（ＶＥＬ）を供給し、また、前記電圧印加回路には第３の電源電圧（ＶＤＡＴＡ）を供給すると共に、各電源電圧の電圧値を、第１の電源電圧（ＶＨＨ）＞第２の電源電圧（ＶＥＬ）＞第３の電源電圧（ＶＤＡＴＡ）の関係を満たすように設定し、前記第２のステップでは、前記走査線駆動制御回路によって前記複数本の走査線を同時にハイレベルとし、前記第３のステップでは、前記電圧印加回路に供給される前記第３の電源電圧（ＶＤＡＴＡ）を前記複数本のデータ線に同時に供給し、前記第４のステップでは、前記走査線ドライバの出力段回路を含む回路系に供給される電流、前記電圧印加回路を経由して流れる電流、必要に応じてさらに前記画素回路に供給される電流、の時間的変化を監視し、所定の充電期間が終了した後において、許容値を逸脱する電流が継続的に流れる場合に、前記走査線のショート、前記データ線のショート、前記保持容量の欠陥ならびにショートのいずれかが発生していると判定する。
【００３２】
アクティブマトリクス基板が良品であれば、所定期間経過後には、許容値以下の若干のリーク電流が流れるだけの状態となるはずである。仮に、継続的に許容値を逸脱する電流が流れるのであれば、走査線のショート、データ線のショート、保持容量の欠陥ならびにショートの、少なくとも一つが存在することになる。したがって、本発明によれば、それらの不良の有無を一括して検査することが可能である。
【００３３】
また、本発明のアクティブマトリクス基板の検査方法の他の態様では、前記電圧印加回路として、データ線プリチャージ回路を使用する。
【００３４】
既存の回路であるデータ線プリチャージ回路を活用することによって、回路構成を複雑化させることなく、効率的な検査が可能となる。
【００３５】
また、本発明のアクティブマトリクス基板の検査方法の他の態様では、前記第１、第２および第３の電源電圧を供給する電源のうち、少なくとも前記第３の電源電圧（ＶＤＡＴＡ）を供給するための電源としては、電流の送出ならびに吸込みの双方が可能なバイポーラ電源を使用する。
【００３６】
本発明では、所定期間が経過した後においても許容値を逸脱する電流が流れ続けることを検出して異常判定を行う。このとき、電圧印加回路経由で流れる電流の向きは、検査しようとする不良の種類や各部に供給される電源電圧の設定値に応じて変化する可能性がある。例えば、データ線を充電する際にはデータ線に向けて充電電流が流れ、一方、上述の例によれば、走査線とデータ線がショートしているときは、データ線から電圧印加回路に向けて電流が流れる。そこで、いずれの向きの電流にも対応できるように、少なくとも電圧印加回路に接続される電源（第３の電源電圧を供給する電源）としては、電流の送出と吸込みの双方が可能なバイポーラ電源を使用するものである。第１および第２の電源電圧を供給する電源についても、異なる向きの電流の検出が必要となる場合には、バイポーラ電源を使用するのが望ましい。
【００３７】
また、本発明の電気光学装置は、本発明のアクティブマトリクス基板を具備する。
【００３８】
本発明のアクティブマトリクス基板を、電気光学装置（有機ＥＬ装置、液晶装置、その他のパネル型ディスプレイ装置を含む）に搭載したものである。
【００３９】
また、本発明のエレクトロルミネッセンス装置は、本発明のアクティブマトリクス基板を具備する。
【００４０】
本発明のアクティブマトリクス基板を、エレクトロルミネッセンス装置（ＥＬ装置：有機ＥＬ，無機ＥＬを問わない）に搭載したものである。
【００４１】
また、本発明の液晶装置は、本発明のアクティブマトリクス基板を具備する。
【００４２】
本発明のアクティブマトリクス基板を、液晶装置に搭載したものである。
【００４３】
また、本発明の電子機器は、本発明の電気光学装置を具備する。
【００４４】
本発明の電気光学装置は、携帯電話、コンピュータ、ＣＤプレーヤー、ＤＶＤプレーヤーなどの小型の、携帯電子機器に用いて、特に有効である。もちろんこれらに限られるものではない。
【００４５】
本発明によれば、アクティブマトリクス基板に存在する基本的な不良（走査線ショート、データ線ショート、保持容量の本質的な欠陥やショート）を、全画素（複数画素）一括で、かつ、各画素の保持容量に所定量の電荷を書込んで読み出すといった手間を省いて、きわめて迅速に行うことができる。
【００４６】
また、走査線ショート、データ線ショート、保持容量の本質的な欠陥やショートを個別に実施することも（ただし、保持容量の検査は、必然的にデータ線の検査と一体化される）でき、また、それらを一括して行うことも可能であり、多様な検査のバリエーションに対応可能である。
【００４７】
また、基本的な欠陥がある基板を早期に選別して破棄することができ、その検査をパスした基板についてのみ、時間がかかるＴＦＴの電流検査等を実施すればよいため、全体として、アクティブマトリクス基板の効率化が達成される。
【００４８】
また、不良が検出されたアクティブマトリクス基板は、欠陥部分の修復を考慮せずに、ただちに廃棄すればよく、不良に対する措置もシンプルであり、不良品の取り扱いが容易である。
【００４９】
また、本発明では、新規追加が必要な主要な構成は、基本的には、複数本の走査線（好ましくは全数の走査線）を一括して駆動するための走査線駆動制御回路だけであり（但し、データ線をデータ線ドライバから切り離すためのスイッチ回路があるのが好ましい）、この走査線駆動制御回路は、例えば、論理ゲートを用いて簡単に実現できるため、構成が複雑化することがなく、チップ面積の増大も問題とならない。
【００５０】
また、複数本のデータ線（好ましくは全数のデータ線）を一括して駆動するための構成としては、アクティブマトリクス基板に備わるデータ線プリチャージ回路を利用することができるため、既存回路の有効利用が可能である。
【００５１】
また、所定期間（つまり、走査線、データ線、保持容量が充電される期間）の後に、許容値を逸脱する電流が定常的に流れるかをチェックするという簡単な検査であるため、検査装置の負担も少ない。
【００５２】
本発明は、大規模なアクティブマトリクス基板の検査技術として有用であり、効率的な検査の結果として、製造コストの低減も期待できる。
【００５３】
また、大規模なアクティブマトリクス基板を効率的に検査でき、不良品が除去されたパネルを低コストで製造できるため、そのアクティブ基板を組み込んだ有機ＥＬパネルや液晶パネルも、結果的に低コストかつ高信頼性という利点を享受できる。
【発明を実施するための最良の形態】
【００５４】
次に、本発明の実施形態について、図面を参照して説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成のすべてが、本発明の解決手段として必須であるとは限らない。
【００５５】
（第１の実施形態）
（検査時の基本構成）
図１は、本発明のアクティブマトリクス基板（有機ＥＬ素子用）に検査装置を接続した状態を示す平面図である。
図示されるように、有機ＥＬ素子用のアクティブマトリクス基板１００は、走査線ＷＬを駆動する走査線ドライバ２００と、データ線ＤＬを駆動するデータ線ドライバ３００と、複数の画素回路４１０が形成された画素部４００と、を有する。画素回路４１０の各々は、走査線（ＷＬ）ならびにデータ線（ＤＬ）の交点に配置される。
【００５６】
走査線ドライバ２００およびデータ線ドライバには、検査装置から、ドライバ制御信号および電源電圧（第１および第３の電源電圧：図２、図３および図５を用いて後述）が供給される。また、画素部４００には、検査装置５００から画素電源電圧（第２の電源電圧：後述）が供給される。
【００５７】
検査装置５００は、走査線のショート不良、データ線のショート不良、保持容量のショート不良および欠陥の検査（基本的な不良の検査）を実施する。これらの検査は、例えば、画素部４００に備わる全走査線、全データ線、全画素について一括に行うことができ、非常に効率的な検査が可能である。この検査においては、不良箇所の特定はできないが、不良品と判定された基板は、不良箇所の修復を行うことなく破棄されるため、問題は生じない。
【００５８】
また、上述の検査の結果、良品とされた基板については、各画素回路の保持容量を充電して所定電位に維持し、ＴＦＴ（薄膜トランジスタ）をオンさせ、そのオン電流を検出するオン電流検査が実施される。各画素の保持容量への所定電位の書込み、読出しには前述のとおり、ある程度の時間がかかる。しかし、走査線のショート不良等の基礎的な欠陥の検査は済んでおり、しかもその検査が非常に効率的に実施されることから、アクティブマトリクス基板１００の検査工程全体として、検査の効率化が実現される。
【００５９】
（画素回路の構成）
図２は、図１に示される画素回路の具体的な回路構成を示す回路図である。図示されるように、画素回路４１０は、画素選択トランジスタＭ１と、駆動ＴＦＴ（駆動薄膜トランジスタ）Ｍ２と、発光制御トランジスタＭ３と、保持容量Ｃｈと、を有する。なお、アクティブマトリクス基板には有機ＥＬ層が接続されていないため、図中、有機ＥＬ素子（ＯＬＥＤ）は、点線で示されている。
【００６０】
また、図２において、ＧＷＲＴは、画素選択トランジスタＭ１の駆動信号であり、ＤＡＴＡはデータ線ＤＬを介して書込まれるデータである。また、ＧＥＬは画素発光制御トランジスタＭ３の駆動トランジスタである。また、図中、参照符号６０１は、画素電源を供給するための外部接続端子であり、参照符号８０１は、検査装置５００（図１参照）に備わる画素電源である。画素電源電圧（ＶＥＬ：第２の電源電圧）は、例えば、１２Ｖに設定される。また、参照符号７０１は、基礎的な不良を検出するために用いられる電流計である。電流計７０１が点線で示されているのは、この電流計が必ずしも必須ではないことを示している。
【００６１】
（走査線ドライバの構成）
図３は、図１の走査線ドライバの内部の回路構成を示す回路図である。図示されるように、走査線ドライバ６５０は、シフト回路２１０（シフトレジスタＳＲ１を備える）と、全数の走査線を一括してローレベル（非駆動レベル）にすることができる走査線イネーブル回路２２０と、全数の走査線を一括してハイレベル（駆動レベル）にすることができる走査線駆動制御回路２３０と、レベルシフト回路２４０（レベルシフタＳＲ２を備える）と、出力バッファ回路２５０（バッファ回路ＢＦを備える）と、を有する。シフト回路２１０は、走査線を順次、選択するために使用される。
【００６２】
レベルシフト回路２４０は、低電圧系回路における電圧レベルを、高電圧系回路に適した電圧レベルに昇圧する。出力バッファ回路２５０は各走査線を駆動する。
【００６３】
また、クロック端子（ＣＬＫＹ）６５０は、シフトレジスタ（ＳＲ１）の動作クロックを供給するための端子である。また、スタートパルス入端子（ＳＰＯＩ１，ＳＰＯＩ２）６５１は、シフト回路２１０にスタートパルスを入力するための回路である。この端子が２個設けられているのは、シフトレジスタ（ＳＲ１）のシフト方向に応じて、スタートパルスの入力位置を切り換えることができるようにするためである。また、方向制御端子（ＤＩＲ）６５２は、シフト回路２１０のシフト方向を切り換えるための方向切換信号を入力するための端子である。
【００６４】
また、走査線イネーブル端子６５３は、走査線イネーブル信号（ＸＥＮＢ）を入力するための端子である。走査線イネーブル回路２２０には、各走査線に対応したノアゲート（ＮＲ１）が設けられており、イネーブル端子６５３に入力されるイネーブル信号（ＸＥＮＢ）がハイレベル（Ｈ）のとき、ノアゲート（ＮＲ１）の各々の出力がローベルに強制的に固定される。このとき、各走査線（ＷＬ）は、ローレベル（非駆動レベル）に固定される。なお、走査線イネーブル回路２２０は特殊な回路ではなく、通常、設けられることが多い回路である。
【００６５】
また、オールオン端子６５４は、アクティブマトリクス基板１００の検査時において、全数の走査線を一括してハイベル（駆動レベル）とするための、走査線駆動制御信号（ＡＬＬＯＮ）を入力するための端子である。走査線駆動制御回路２３０は、アクティブマトリクス基板１００の基礎的な不良を効率的に検査するために設けられた、本発明に固有の回路である。走査線駆動制御回路２３０は、走査線毎に設けられたノアゲートＮＲ２と、インバータＩＮＶからなる。走査線駆動制御信号（ＡＬＬＯＮ）がハイレベル（Ｈ）のとき、各走査線ＷＬはすべて、強制的にハイレベル（駆動レベル）に固定される。
【００６６】
また、図３において、電源端子６０２には電源８０２が接続され、低電圧系回路（レベルシフト回路２４０の前段より前の回路）に低レベルの電源電圧ＶＤＤ（例えば、５Ｖ）が供給される。また、電源端子６０３には、電源８０３が接続され、これによって、高電圧系回路（レベルシフト回路２４０の後段以降の回路）に、高電源電圧（ＶＨＨ：第１の電源電圧であり、例えば１５Ｖに設定される）が供給される。
【００６７】
また、電流計９０１は、検査時において、走査線ショート等の基礎的な不良が生じていることを検出するために用いられる。
【００６８】
（レベルシフタの具体的回路構成）
図４は、図３に示されるレベルシフタの内部の回路構成例ならびにバッファ回路の内部の回路構成例を示す回路図である。
【００６９】
図４の上段に示されるように、レベルシフタ（ＳＲ２）は、２つのＣＭＯＳインバータ（ＰＭＯＳトランジスタＭ２０とＮＭＯＳトランジスタＭ３０，ＰＭＯＳトランジスタＭ２１，ＮＭＯＳトランジスタＭ３１）と、スイッチングトランジスタ（Ｍ４０，Ｍ４１）と、を組み合わせたフリップフロップ形式の回路構成となっている。このレベルシフタ（ＳＲ２）には、図３で説明したとおり、電源端子６０３を経由して高電源電圧ＶＨＨが供給される。また、ＶＳＳは低レベル側の電源電位（例えば、接地電位）である。
【００７０】
入力信号Ｄｉｎは、２系統に分岐され、一方はインバータＩＮＶ３でレベル反転されて、Ｍ２０およびＭ３０からＣＭＯＳインバータに入力され、他方は同相のバッファ（ＩＮＶ４，ＩＮＶ５）を経由してＭ２１，Ｍ３１からなるＣＭＯＳインバータに入力される。Ｍ２０およびＭ３０からなるＣＭＯＳインバータの出力端から、レベルシフトされた出力信号が得られる。
【００７１】
すなわち、入力信号Ｄｉｎが“Ｈ”のときは、Ｍ２０，Ｍ４０がオンして、ＶＨＨ（１５Ｖ）が出力される。また、Ｄｉｎが“Ｌ”のときは、Ｍ３０がオンしてＶＳＳ（例えば接地電位）が出力される。このようにして、レベルシフタ（ＳＲ２）を経由することによって、高電圧系回路に適応したレベルの“Ｈ”，“Ｌ”の信号が得られる。
【００７２】
また、図４の下段に示されるように、バッファ（ＢＦ）は、４段のＣＭＯＳインバータ（２５１，２５２，２５３，２５４）から構成される。このバッファ（ＢＦ）から出力信号（Ｖｏｕｔ）が得られる。
【００７３】
（データ線ドライバとその周辺回路の具体的構成）
図５は、図３のデータ線ドライバの内部の回路構成例ならびにその周辺の回路の回路構成例を示す回路図である。
【００７４】
図５の最下段に示されるように、データ線ドライバ３００は、Ｒ（赤），Ｇ（緑），Ｂ（青）の各色に対応したシフトレジスタ（６３０，６３１，６３２）と、各色に対応したＤ／Ａコンバータ（ＤＡＣ）６２０，６２１，６２２と、を備える。また、シフトレジスタ（６３０，６３１，６３２）には、５つの端子（６１５〜６１９）が設けられている。端子６１５〜６１７には、Ｒ，Ｇ，Ｂ各色のデータ（ＤＡＴＡＲ，ＤＡＴＡＧ，ＤＡＴＡＢ）が入力される。また、端子６１８にはシフトレジスタの動作クロック（ＣＬＫＸ）が入力され、また、端子６１９には、スタートパルス（ＳＰＸ）が入力される。
【００７５】
また、図５の中央に示されるように、データ線プリチャージ回路３５０が設けられている。このデータ線プリチャージ回路３５０は、プリチャージトランジスタＭ１０と、このプリチャージトランジスタＭ１０の各々のゲートにオン／オフ制御信号（ＧＰＲ）を供給するための端子６１０と、プリチャージ動作時に、各プリチャージトランジスタＭ１０のドレインにプリチャージ電圧（ＶＰＲ〜ＶＰＧ）を供給するための端子６１１〜６１３と、を具備する。
【００７６】
データ線プリチャージ回路３５０は、本来は、データ線（ＤＬ）の電位の偏りを是正して電位変化の遅延を低減するために使用されるものであるが、本実施形態では、このデータ線プリチャージ回路３５０を、アクティブマトリクス基板１００の検査時において、全数のデータ線（ＤＬ）に所定の検査用電圧を供給するために使用する。既存のデータ線プリチャージ回路３５０を、アクティブマトリクス基板１００の検査回路としても活用するため、新たに回路を付加する必要はない。
【００７７】
アクティブマトリクス基板１００の検査時には、図５に示されるように、端子６１０には、“Ｈ”の信号（ＧＰＲ）が入力され、各プリチャージトランジスタＭ１０はすべてオンする。また、端子６１１〜６１３の各々には、電源８０４から電源電圧（ＶＤＡＴＡ：第３の電源電圧であり、例えば、７Ｖに設定される）が供給される。また、アクティブマトリクス基板１００の検査時には、データ線ショート不良等を検出するために、端子６１１〜６１３には、電流計９０２が接続される。
【００７８】
また、データ線ドライバ３００とデータ線プリチャージ回路３５０との間には、アナログスイッチ回路ＴＳが設けられている。検査時において、プリチャージトランジスタＭ１０を経由で各データ線（ＤＬ）に検査用電圧（ＶＤＡＴＡ）を供給する際、各データ線（ＤＬ）がデータ線ドライバ３００に接続されていると、正確な電圧の供給ができない場合がある。そこで、検査時において各データ線（ＤＬ）をデータ線ドライバ３００から切り離すことができるように、アナログスイッチ回路（ＴＳ）を設けたものである。
【００７９】
端子６１４は、アナログスイッチ（ＴＳ）の開閉を制御するための制御信号（ＨＩＺ）を入力するために設けられている。アナログスイッチ回路（ＴＳ）の開閉は、制御信号（ＨＩＺ）そのものと、信号レベルをインバータ（ＩＮＶ１）によって反転させた信号とによって制御される。制御信号（ＨＩＺ）を“Ｌ”レベルとすることによって、アナログスイッチ回路（ＴＳ）は閉状態となり、各データ線（ＤＬ）は、データ線ドライバ３００から、電気的に切り離される。
【００８０】
（アクティブマトリクス基板の基本的な不良の検査原理）
図６（ａ）〜（ｃ）は各々、アクティブマトリクス基板の動作を基本的な不良（走査線ショート不良、データ線ショート不良ならびに保持容量のショート・本質的な欠陥）を検出する原理を説明するための図である。
【００８１】
図６（ａ）は、良品（不良無しの場合）の電流の変化を示している。全走査線ならびに全データ線をハイレベルとして、走査線駆動回路（図４）に供給される電流ならびにデータ線プリチャージ回路（図５）に流れる電流を観測する場合を想定する。
【００８２】
この場合、走査線の寄生容量、データ線の寄生容量、あるいは各画素回路の保持容量の充電が完了した後（時刻ｔ１以降）は、許容値未満のリーク電流（具体的なリーク電流量の概略は、例えば、図４のレベルシフタを構成する、ＮＭＯＳトランジスタＭ３０，Ｍ３１を流れるリーク電流の総和に基づいて事前に計算することができる）しか流れないはずである。すなわち、図６（ａ）に示されるように、所定の充電電流が初期に流れ、時刻ｔ１以降は、ごくわずかのリーク電流以外は流れない。
【００８３】
しかし、走査線のショート、データ線のショート、保持容量のショートや本質的な欠陥が発生すると、図６（ｂ）に示すように、時刻ｔ１以降も、許容値を越える電流が、所定方向に継続的に流れる。図６（ｃ）は、図６（ｂ）の電流の向きとは反対の電流が継続的に流れる場合を示しており、この場合も図６（ｂ）と同様に、いずれかの不良が発生していると判定することができる。
【００８４】
（検査の具体例）
以下、アクティブマトリクス基板の基本的な不良の検査内容と手順について、具体的に説明する。
【００８５】
（１）走査線のショート不良検査（図７，図８）
図７および図８は、走査線のショート不良の検査時において流れる電流の例を示す図であり、図７は良品における電流の流れを示し、図８は不良品における電流の流れを示す。なお、図７、図８において、前掲の図面と共通する部分には同じ参照符号が付されている。
【００８６】
まず、図７を用いて、不良が無い場合の電流の流れについて説明する。
先に説明したとおり。走査線ドライバ２００内の高電圧系回路（レベルシフト回路２４０ならびにバッファ回路２５０）には、第１の電源電圧（ＶＨＨ：１５Ｖ）が供給される。また、電流計９０１によって、走査線ドライバ２００の高電圧系回路に供給される電流の時間的な変化を検出可能である。また、プリチャージトランジスタ（ＮＭＯＳトランジスタ）Ｍ１０のドレインには、第３の電源電圧（ＶＤＡＴＡ：７Ｖ）が供給される。このプリチャージトランジスタＭ１０は、オン状態に保持される。
【００８７】
なお、走査線のショート不良のみを検査するときは、電流計９０２は、必ずしも接続する必要はない。但し、電流計９０２によって、プリチャージトランジスタＭ１０を経由して流れる電流を検出するようにしてもよい。
【００８８】
まず、図３にて説明したように、走査線ドライバ２００内の端子６５４を“Ｈ”レベルとして、走査線駆動制御回路（図３の参照符号２３０）の出力レベルをハイレベルに強制的に固定する。これによって、全走査線（ＷＬ）が、同時にハイレベル（駆動状態）となる。また、全データ線（ＤＬ）には、ＶＤＡＴＡ（７Ｖ）が供給される。この場合、当初、各走査線（ＷＬ）の寄生容量（図７中のＣｇａ，Ｃｇｂ，Ｃｇｃ）を充電するための充電電流（Ｉ１ａ，Ｉ１ｂ，Ｉ１ｃ）が流れるが、充電が完了すると、ほとんど電流が流れなくなる（図６（ａ）参照）。このような電流の時間的な変化は、電流計９０１により、電流ＩＹ１を観測することにより明らかとなる。
【００８９】
一方、図８に示すように、走査線（ＷＬ）とデータ線（ＤＬ）とのショート（不良Ａ）が発生している場合、走査線（ＷＬ）と画素電源線とのショート（不良Ｂ）が発生している場合、あるいは、走査線（ＷＬ）が接地されている（不良Ｃ）場合には、図７の充電完了後においても、許容値を超える電流が定常的に流れる（図６（ｂ）参照）。
【００９０】
つまり、図８に示されるように、異常電流（Ｉ１０，Ｉ１１，Ｉ１２）が継続的に流れる。この異常電流は、電流計９０１によって検出される。つまり電流計９０１には、継続的に、電流ＩＹ２が流れる。したがって、全走査線のいずれかにショート不良が発生していることを、効率的に検出することができる。
【００９１】
なお、画素電源８０１（第２の電源電圧ＶＥＬ（１２Ｖ）を供給する電源）から供給される電流を、電流計７０１（図８参照）によって観測すると、走査線（ＷＬ）と画素電線源（保持容量Ｃｈの一端に接続される電源ライン）とのショート不良が発生していることを特定することができる。つまり、不良箇所の特定はできないものの、不良の種類の絞込みが可能である。
【００９２】
（２）データ線のショート不良検査（図９，図１０，図１１）
図９および図１０は、データ線のショート不良の検査時において流れる電流の例を示す図であり、図９は良品における電流の流れを示し、図１０は不良品における電流の流れを示す。なお、図９、図１０において、前掲の図面と共通する部分には同じ参照符号が付されている。
【００９３】
まず、図９を用いて、不良が無い場合の電流の流れについて説明する。
先に説明したとおり。走査線ドライバ２００内の高電圧系回路（レベルシフト回路２４０ならびにバッファ回路２５０）には、第１の電源電圧（ＶＨＨ：１５Ｖ）が供給される。また、電流計９０１によって、走査線ドライバ２００の高電圧系回路に供給される電流の時間的な変化を検出可能である。但し、データ線のショート不良のみを検出するときは、必ずしも電流計９０１は設ける必要はない。
【００９４】
また、プリチャージトランジスタ（ＮＭＯＳトランジスタ）Ｍ１０のドレインには、第３の電源電圧（ＶＤＡＴＡ：７Ｖ）が供給される。このプリチャージトランジスタＭ１０は、オン状態に保持される。また、電流計９０２によって、プリチャージトランジスタＭ１０を経由して流れる電流を検出する。
【００９５】
まず、図３にて説明したように、走査線ドライバ２００内の端子６５４を“Ｈ”レベルとして、走査線駆動制御回路（図３の参照符号２３０）の出力レベルをハイレベルに強制的に固定する。これによって、全走査線（ＷＬ）が、同時にハイレベル（駆動状態）となる。また、全データ線（ＤＬ）には、ＶＤＡＴＡ（７Ｖ）が供給される。この場合、当初、各データ線（ＤＬ）の寄生容量（図９中のＣｄａ，Ｃｄｂ，Ｃｄｃ，Ｃｄｄ）を充電するための充電電流（Ｉ３ａ，Ｉ３ｂ，Ｉ３ｃ，Ｉ３ｄ）が流れるが、充電が完了すると、ほとんど電流が流れなくなる（図６（ａ）参照）。このことは、電流計９０２によって、電流ＩＸ１を観測することによって明らかとなる。
【００９６】
一方、図１０に示すように、データ線（ＤＬ）と走査線（ＷＬ）とのショート（不良Ａ）が発生している場合、データ線（ＤＬ）と画素電源線とのショート（不良Ｂ）が発生している場合には、図９の充電完了後においても、許容値を超える電流が定常的に流れる（図６（ｂ）参照）。
【００９７】
つまり、図１０に示されるように、異常電流（Ｉ２０，Ｉ２１）が継続的に流れる。この異常電流は、プリチャージトランジスタＭ１０に接続された電流計９０２によって検出される。すなわち、電流計９０２によって電流ＩＸ２が継続的に流れることが観測されたときに、全データ線（ＷＬ）のいずれかにショート不良が発生していると判定することができる。よって、データ線のショート不良を効率的に検出することができる。
【００９８】
なお、画素電源８０１（第２の電源電圧ＶＥＬ（１２Ｖ）を供給する電源）から供給される電流を、電流計（図８の参照符号７０１，図１０では不図示）によって観測すると、データ線（ＷＬ）と画素電線源（保持容量Ｃｈの一端に接続される電源ライン）とのショート不良が発生していることを特定することができる。つまり、不良箇所の特定はできないものの、不良の種類の絞込みが可能である。
【００９９】
図１１は、データ線のショート不良を検出する場合の他の例（全走査線をローレベルにして検査する例）を説明するための図である
【０１００】
図１０では、全走査線（ＷＬ）を“Ｈ”レベルに固定していたが、図１１では、走査線イネーブル回路（図３の参照符号２２０）を用いて、全走査線（ＷＬ）をローレベル（ＶＳＳ：例えば接地電位）に固定する。この場合、図１１に示すように、ショート不良Ａが発生している場合には、プリチャージトランジスタＭ１０から走査線（ＷＬ）に向かって電流Ｉ３０が、継続的に流れる（図１０の電流Ｉ２０とは、電流の向きが逆である）。このことは、電流計９０２によって電流ＩＸ３を観測することによって判定可能である。なお、不良Ｃが発生するときは、図１０と同様に電流Ｉ２１が流れる。このことは、電流計９０２によって電流ＩＸ２を観測することによって判定することができる。
【０１０１】
図１１に示される電流ＩＸ２，ＩＸ３の向きは逆であるが、第３の電源８０４として、バイポーラ電源（電流の送出と吸込みの双方が可能な電源）を使用すれば問題はない。
【０１０２】
（３）保持容量のショート・本質的な欠陥の検査（図１２，図１３）
図１２および図１３は、保持容量のショート・本質的な欠陥の検査時において流れる電流の例を示す図であり、図１２は良品における電流の流れを示し、図１３は不良品における電流の流れを示す。なお、図１２、図１３において、前掲の図面と共通する部分には同じ参照符号が付されている。
【０１０３】
まず、図１２を用いて、不良が無い場合の電流の流れについて説明する。
先に説明したとおり、走査線ドライバ２００内の高電圧系回路（レベルシフト回路２４０ならびにバッファ回路２５０）には、第１の電源電圧（ＶＨＨ：１５Ｖ）が供給される。また、電流計９０１によって、走査線ドライバ２００の高電圧系回路に供給される電流の時間的な変化を検出可能である。但し、保持容量の検査（必然的にデータ線のショート検査も含む）のみの場合には、必ずしも電流計９０１は設ける必要はない。
【０１０４】
また、プリチャージトランジスタ（ＮＭＯＳトランジスタ）Ｍ１０のドレインには、第３の電源電圧（ＶＤＡＴＡ：７Ｖ）が供給される。このプリチャージトランジスタＭ１０は、オン状態に保持される。また、電流計９０２によって、プリチャージトランジスタＭ１０を経由して流れる電流を検出する。
【０１０５】
まず、図３にて説明したように、走査線ドライバ２００内の端子６５４を“Ｈ”レベルとして、走査線駆動制御回路（図３の参照符号２３０）の出力レベルをハイレベルに強制的に固定する。これによって、全走査線（ＷＬ）が、同時にハイレベル（駆動状態）となる。また、全データ線（ＤＬ）には、ＶＤＡＴＡ（７Ｖ）が供給される。この場合、当初、各データ線（ＤＬ）の寄生容量（図９中のＣｄａ，Ｃｄｂ，Ｃｄｃ，Ｃｄｄ）の充電電流が流れ、さらに、各画素回路における保持容量Ｃｈの充電電流Ｉ４０が流れる。ただし、充電が完了すると、ほとんど電流が流れなくなる（図６（ａ）参照）。このことは、電流計９０２によって、電流ＩＸ４を観測することによって判定可能である。
【０１０６】
一方、図１３に示すように、保持容量Ｃｈの両極がショートしている場合、あるいは本質的な欠陥によって大きなリーク電流が流れる場合には、図１３に示すように、充電が終了した後も継続的に異常電流Ｉ５０が流れる（図６（ｂ）参照）。
【０１０７】
この異常電流は、プリチャージトランジスタＭ１０に接続された電流計９０２によって検出される。すなわち、電流計９０２によって電流ＩＸ５が継続的に流れることが観測されたときに、保持容量に不良ありと判定することができる。よって、保持容量の不良を効率的に検出することができる。
【０１０８】
なお、画素電源８０１（第２の電源電圧ＶＥＬ（１２Ｖ）を供給する電源）から供給される電流を、電流計（図８の参照符号７０１，図１３では不図示）によって観測することは、保持容量Ｃｈに不良が発生していることを特定するのに役立つ。
【０１０９】
（４）検査手順のまとめ
以上説明した検査手順をまとめると、図１４〜図１７に示すようになる。
図１４は、走査線ショート検査の手順の概要を示すフロー図である。
【０１１０】
まず、すべての走査線をＨ（ＶＨＨ）とし、また、プリチャージトランジスタをオンして、すべてのデータ線にＶＤＡＴＡを供給し、また、画素回路に画素電源電圧（ＶＥＬ）を供給する（ステップＳ１）。次に、所定時間経過後に、走査線ドライバ側の電流計によって電流量を調べ、必要に応じて、画素電源線に供給される電流の電流量を調べる（ステップＳ２）。そして、許容値を逸脱する電流が継続しているか否かを判定し（ステップＳ３）、許容値を逸脱する電流が検出されない場合には正常（良品）と判定し（ステップＳ４）、そのような電流が継続するときは、異常判定を行う（ステップＳ５）。
【０１１１】
図１５は、データ線ショート検査の手順の概要を示すフロー図である。
まず、すべての走査線をＨ（ＶＨＨ）とし、また、プリチャージトランジスタをオンして、すべてのデータ線にＶＤＡＴＡを供給し、また、画素回路に画素電源電圧（ＶＥＬ）を供給する（ステップＳ１０）。次に、所定時間経過後に、データ線ドライバ側の電流計によって電流量を調べ、必要に応じて、画素電源線に供給される電流の電流量を調べる（ステップＳ１１）。そして、許容値を逸脱する電流が継続しているか否かを判定し（ステップＳ１２）、許容値を逸脱する電流が検出されない場合には正常（良品）と判定し（ステップＳ１３）、そのような電流が継続するときは、異常判定を行う（ステップＳ１４）。
【０１１２】
図１６は、保持容量の欠陥およびショート検査の手順の概要を示すフロー図である。
まず、すべての走査線をＨ（ＶＨＨ）とし、また、プリチャージトランジスタをオンして、すべてのデータ線にＶＤＡＴＡを供給し、また、画素回路に画素電源電圧（ＶＥＬ）を供給する（ステップＳ２０）。次に、所定時間経過後に、データ線ドライバ側の電流計によって電流量を調べ、必要に応じて、画素電源線に供給される電流の電流量を調べる（ステップＳ２１）。そして、許容値を逸脱する電流が継続しているか否かを判定し（ステップＳ２２）、許容値を逸脱する電流が検出されない場合には正常（良品）と判定し（ステップＳ２３）、そのような電流が継続するときは、異常判定を行う（ステップＳ２４）。
【０１１３】
図１７は、走査線、データ線および保持容量の同時検査の手順の概要を示すフロー図である。
まず、すべての走査線をＨ（ＶＨＨ）とし、また、プリチャージトランジスタをオンして、すべてのデータ線にＶＤＡＴＡを供給し、また、画素回路に画素電源電圧（ＶＥＬ）を供給する（ステップＳ３０）。次に、所定時間経過後に、走査線ドライバ側の電流計およびデータ線ドライバ側の電流計によって電流量を調べ、必要に応じて、画素電源線に供給される電流の電流量を調べる（ステップＳ３１）。そして、許容値を逸脱する電流が継続しているか否かを判定し（ステップＳ３２）、許容値を逸脱する電流が検出されない場合には正常（良品）と判定し（ステップＳ３３）、そのような電流が継続するときは、異常判定を行う（ステップＳ３４）。
【０１１４】
（第２の実施形態）
上述の実施形態では、有機ＥＬ素子用のアクティブマトリクス基板の検査について説明したが、本発明は、その他の電気光学素子用の基板の検査にも適用可能である。本実施形態では、液晶素子用のアクティブマトリクス基板の検査について説明する。
【０１１５】
図１８は、液晶素子用のアクティブマトリクス基板の基本的な構成と、その検査の概要について説明するための図である。
【０１１６】
液晶素子用のアクティブマトリクス基板１０２は、走査線（ＷＬ）と、データ線（ＤＬ）と、走査線ドライバ２０２と、データ線ドライバ３０２と、走査線とデータ線の交点に設けられた画素４１２と、を有する。画素４１２は、画素選択トランジスタＭ３０と、保持容量Ｃ３０とを備える。なお、アクティブマトリクス基板の段階では、液晶の封入が未だなされていないため、液晶素子（ＭＣ）は点線で示している。また、画素４１２は、複数本の走査線の各々とデータ線の各々の交点に設けられるが、図１８では、一つの画素だけを示している。
【０１１７】
走査線ドライバ２０２は、図３および図４に示される回路構成と同様の回路構成を有しする。すなわち、この走査線ドライバ２０２には、複数本（全数）の走査線を同時に駆動する走査線駆動制御回路と、複数本（全数）の走査線を同時に非駆動状態とする走査線イネーブル回路が設けられている。また、データ線ドライバ３０２（ここでは、その周辺回路も含むものとする）も、図５に示される回路構成と同様の回路構成を有する。すなわち、データ線ドライバ３０２には、検査用の所定電圧（ＶＤＡＴＡ）を各データ線に同時に印加することが可能なプリチャージトランジスタと、検査時において、データ線をデータ線ドライバから切り離すためのアナログスイッチが設けられる。
【０１１８】
検査の手順は、第１の実施形態と同様である。すなわち、図１８に示されるように、走査線ドライバ２０２には電源９１０が接続され、電流計９５０によって、走査線ドライバに供給される電流の総量を検出できるようになっている。また、データ線ドライバ３０２内のプリチャージトランジスタのドレインには、電源９２０（その発生電圧ＶＤは、電源９１０の発生電圧ＶＳよりも低く設定される）が接続される。また、プリチャージトランジスタを経由して流れる電流を電流計９６０により検出することができるようになっている。全走査線（ＷＬ）を一括して駆動するともに、全データ線に所定電圧を印加し、充電期間の終了後に、許容値を逸脱する電流が継続的に流れるか否かを判定することによって、走査線（ＷＬ）、データ線（ＤＬ）の各々のショート検査、ならびに保持容量（Ｃ３０）のショートや欠陥の検査を同時に行うことができる。
【０１１９】
（第３の実施形態）
本実施形態では、本発明のアクティブマトリクス基板を搭載した有機ＥＬ装置と、その有機ＥＬ装置を搭載した電子機器について説明する。
【０１２０】
（有機ＥＬ装置の説明）
近年、高効率・薄型・軽量・低視野角依存性等の特徴を有するエレクトロルミネッセンス（ＥＬ）素子が注目され、このＥＬ素子を用いたディスプレイの開発が活発に行われている。ＥＬ素子は蛍光性化合物に電場を加えることで発光する自己発光型の素子であり、硫化亜鉛などの無機化合物を発光物質層として用いた無機ＥＬ素子と、ジアミン類などの有機化合物を発光物質層として用いた有機ＥＬ素子とに大別される。
【０１２１】
有機ＥＬ素子はカラー化が容易で、無機ＥＬ素子よりはるかに低電圧の直流電流で動作するなどの利点から、近年特に携帯端末の表示装置などへの応用が期待されている。
【０１２２】
有機ＥＬ素子は、ホール注入電極から発光物質層に向けてホール（正孔）を注入するとともに電子注入電極から発光物質層に向けて電子を注入し、注入されたホールと電子が再結合せしめられることにより、発光中心を構成する有機分子を励起し、そしてこの励起された有機分子が基底状態に戻るときに、蛍光を発するように構成されている。従って、有機ＥＬ素子は発光物質層を構成する蛍光物質を選択することにより発光色を変化させることができる。
【０１２３】
有機ＥＬ素子では、陽極側の透明電極に正の電圧が印加され、一方、陰極の金属電極に負の電圧が印加されると電荷が蓄積され、電圧値が素子固有の障壁電圧または発光閾値電圧を越えると電流が流れはじめる。そして、その直流電流値にほぼ比例した強度の発光が生じる。つまり、有機ＥＬ素子は、レーザダイオードや発光ダイオード等と同様に、電流駆動型の自己発光素子といえる。
【０１２４】
有機ＥＬ表示装置の駆動方式は、パッシブマトリクス方式とアクティブマトリクス方式に大別される。ただし、パッシブマトリクス駆動方式では、表示画素数が制限され、寿命や消費電力の点でも制限がある。したがって、有機ＥＬ表示装置の駆動方式として、大面積・高精細度のディスプレイパネルを実現するうえで有利なアクティブマトリクス型の駆動方式が用いられることが多くなり、アクティブマトリクス駆動方式のディスプレイの開発が盛んに行われている。
【０１２５】
アクティブマトリクス駆動方式の表示装置では、一方の電極がドットマトリクス状にパターニングされ、各電極上に形成された有機ＥＬ素子を独立して駆動するために、個々の電極毎に、発光制御トランジスタとしてのポリシリコン薄膜トランジスタ（ポリシリコンＴＦＴ）が形成される。また、有機ＥＬ素子を駆動するための駆動トランジスタとしても、ポリシリコンＴＦＴが使用される。
【０１２６】
（電子機器の説明）
本発明の有機ＥＬ装置（液晶装置を含む電気光学装置）は、携帯電話、コンピュータ、ＣＤプレーヤー、ＤＶＤプレーヤーなどの小型の、携帯電子機器に用いて、特に有効である。もちろんこれらに限られるものではない。上述のとおり、本発明の検査技術を使用すると、大規模なアクティブマトリクス基板を効率的に検査でき、不良品が除去されたパネルを低コストで製造できる。したがって、そのアクティブ基板を組み込んだ有機ＥＬパネルや液晶パネル等も、結果的に低コストかつ高信頼性という利点を享受できる。
【０１２７】
（１）表示パネル
図１９は、本発明のアクティブマトリクス型発光装置を用いた表示パネルの全体のレイアウト構成を示す図である。
【０１２８】
この表示パネルは、電圧プログラム式画素を有するアクティブマトリクス型有機ＥＬ素子２００と、レベルシフタを内蔵した走査線ドライバ２１０と、フレキシブルＴＡＢテープ２２０と、ＲＡＭ／コントローラ付き外部アナログドライバＬＳＩ２３０と、を有する。
【０１２９】
（２）モバイルコンピュータ
図２０は、図１９の表示パネルを搭載したモバイルパーソナルコンピュータの外観を示す斜視図である。
【０１３０】
図２０において、パーソナルコンピュータ１１００は、キーボード１１０２を含む本体１１０４と、表示ユニット１１０６と、を備える。
【０１３１】
（３）携帯電話端末
図２１は、本発明の表示パネルを搭載した携帯電話端末の概観を示す斜視図である。
携帯電話１２００は、複数の操作キー１２０２と、スピーカ１２０４と、マイク１２０６と、本発明の表示パネル１００と、を備える。
【０１３２】
（４）デジタルスチルカメラ
図２２は、本発明の有機ＥＬパネルをファインダーとして用いたデジタルスチルカメラの外観と使用態様を示す図である。
このデジタルスチルカメラ１３００は、ケース１３０２の後面に、ＣＣＤからの画像信号に基づき表示を行う有機ＥＬパネル１００を備える。そのため、この有機ＥＬパネル１００は、被写体を表示するファインダーとして機能する。光学レンズならびにＣＣＤを有する受光ユニット１３０４が、ケース１３０２の前面（図の後方）に備わっている。
【０１３３】
撮影者が有機エレクトロルミネッセンス素子パネル１００に表示された被写体画像を決定し、シャッターを開放するとＣＣＤからの画像信号が伝送され、回路基板１３０８内のメモリに保存される。このデジタルスチルカメラ１３００では、ケース１３０２の側面にビデオ信号出力端子１３１２及びデータ通信用入出力端子１３１４が設けられている。図示されるように、必要に応じて、ＴＶモニタ１４３０及びパーソナルコンピュータ１４４０を、それぞれ、ビデオ信号端子１３１２及び入出力端子１３１４に接続する。所定の操作により、回路基板１３０８のメモリに保存された画像信号が、ＴＶモニタ１４３０及びパーソナルコンピュータ１４４０への出力となる。
【０１３４】
本発明は、上述の電子機器の他、ＴＶセット、ビューファインダー式及びモニタリング式のビデオテープ録画器、ＰＤＡ端末、カーナビゲーションシステム、電子ノート、電卓、ワードプロセッサ、ワークステーション、ＴＶ電話、ＰＯＳシステム端末、及びタッチパネル付きデバイス等における表示パネルとして使用可能である。
【０１３５】
また、本発明の有機ＥＬ装置は、プリンタ等の光源としても使用可能である。また、本発明にかかる画素駆動回路は、例えば、磁気抵抗ＲＡＭ、コンデンサセンサ（capacitance sensor）、電荷センサ（charge sensor）、ＤＮＡセンサ、暗視カメラ、及びその他多くの装置などに応用可能である。
【０１３６】
以上、説明したように、本発明によれば、アクティブマトリクス基板に存在する基本的な不良（走査線ショート、データ線ショート、保持容量の本質的な欠陥やショート）を、全画素（複数画素）一括で、かつ、各画素の保持容量に所定量の電荷を書込んで読み出すといった手間を省いて、きわめて迅速に行うことができる。
【０１３７】
また、走査線ショート、データ線ショート、保持容量の本質的な欠陥やショートを個別に実施することも（ただし、保持容量の検査は、必然的にデータ線の検査と一体化される）でき、また、それらを一括して行うことも可能であり、多様な検査のバリエーションに対応可能である。
【０１３８】
また、基本的な欠陥がある基板を早期に選別して破棄することができ、その検査をパスした基板についてのみ、時間がかかるＴＦＴの電流検査等を実施すればよいため、全体として、アクティブマトリクス基板の効率化が達成される。
【０１３９】
また、不良が検出されたアクティブマトリクス基板は、欠陥部分の修復を考慮せずに、ただちに廃棄すればよく、不良に対する措置もシンプルであり、不良品の取り扱いが容易である。
【０１４０】
また、本発明では、新規追加が必要な主要な構成は、基本的には、複数本の走査線（好ましくは全数の走査線）を一括して駆動するための走査線駆動制御回路だけであり（但し、データ線をデータ線ドライバから切り離すためのスイッチ回路があるのが好ましい）、この走査線駆動制御回路は、例えば、論理ゲートを用いて簡単に実現できるため、構成が複雑化することがなく、チップ面積の増大も問題とならない。
【０１４１】
また、複数本のデータ線（好ましくは全数のデータ線）を一括して駆動するための構成としては、アクティブマトリクス基板に備わるデータ線プリチャージ回路を利用することができるため、既存回路の有効利用が可能である。
【０１４２】
また、所定期間（つまり、走査線、データ線、保持容量が充電される期間）の後に、許容値を逸脱する電流が定常的に流れるかをチェックするという簡単な検査であるため、検査装置の負担も少ない。
【０１４３】
本発明は、大規模なアクティブマトリクス基板の検査技術として有用であり、効率的な検査の結果として、製造コストの低減も期待できる。
【０１４４】
大規模なアクティブマトリクス基板を効率的に検査でき、不良品が除去されたパネルを低コストで製造できるため、そのアクティブ基板を組み込んだ有機ＥＬパネルや液晶パネルも、結果的に低コストかつ高信頼性という利点を享受できる。
【０１４５】
なお、本実施形態について詳述したが、本発明の新規事項および効果から逸脱しない範囲で、多くの変形が可能であることは、当業者には容易に理解できるであろう。したがって、このような変形例は、すべて本発明に含まれるものとする。
【０１４６】
本発明は、特に、アクティブマトリクス基板上に形成された画素部における、走査線やデータ線のショート不良の有無、ならびに保持容量の本質的欠陥やショート不良の有無を効率的に検査することを可能とするという効果を奏し、したがって、アクティブマトリクス基板、アクティブマトリクス基板の検査方法および電気光学装置（エレクトロルミネセッセンス（ＥＬ）素子のような自己発光素子を内蔵する有機ＥＬ装置、無機ＥＬ装置、ならびに非自己発光素子である液晶素子を内蔵する液晶装置を含む）に適用することができる。
【図面の簡単な説明】
【０１４７】
【図１】本発明のアクティブマトリクス基板（有機ＥＬ素子用）に検査装置を接続した状態を示す平面図である。
【図２】図１に示される画素回路の具体的な回路構成を示す回路図である。
【図３】図１の走査線ドライバの内部の回路構成を示す回路図である。
【図４】図３に示されるレベルシフタの内部の回路構成例ならびにバッファ回路の内部の回路構成例を示す回路図である。
【図５】図３のデータ線ドライバの内部の回路構成例ならびにその周辺の回路の回路構成例を示す回路図である。
【図６】（ａ）〜（ｃ）は各々、アクティブマトリクス基板の動作を基本的な不良（走査線ショート不良、データ線ショート不良ならびに保持容量のショート・本質的な欠陥）を検出する原理を説明するための図である。
【図７】走査線のショート不良の検査時において流れる電流（良品に流れる電流）を示す図である。
【図８】走査線のショート不良の検査時において流れる電流（不良品に流れる電流）を示す図である。
【図９】データ線のショート不良の検査時において流れる電流（良品に流れる電流）を示す図である。
【図１０】データ線のショート不良の検査時において流れる電流（不良品に流れる電流）を示す図である。
【図１１】データ線のショート不良を検出する場合の他の例（全走査線をローレベルにして検査する例）を説明するための図である。
【図１２】保持容量のショート・本質的な欠陥の検査時において流れる電流（良品に流れる電流）の例を示す図である。
【図１３】保持容量のショート・本質的な欠陥の検査時において流れる電流（不良品に流れる電流）の例を示す図である。
【図１４】走査線ショート検査の手順の概要を示すフロー図である。
【図１５】データ線ショート検査の手順の概要を示すフロー図である。
【図１６】保持容量の欠陥およびショート検査の手順の概要を示すフロー図である。
【図１７】走査線、データ線および保持容量の同時検査の手順の概要を示すフロー図である。
【図１８】液晶素子用のアクティブマトリクス基板の基本的な構成と、その検査の概要について説明するための図である。
【図１９】本発明のアクティブマトリクス型発光装置を用いた表示パネルの全体のレイアウト構成を示す図である。
【図２０】図１９の表示パネルを搭載したモバイルパーソナルコンピュータの外観を示す斜視図である。
【図２１】本発明の表示パネルを搭載した携帯電話端末の概観を示す斜視図である。
【図２２】本発明の有機ＥＬパネルをファインダーとして用いたデジタルスチルカメラの外観と使用態様を示す図である。
【図２３】アクティブマトリクス基板を用いた有機ＥＬパネルの製造工程（検査工程を含む）を示すフロー図である。
【符号の説明】
【０１４８】
１００  有機ＥＬ素子用のアクティブマトリクス基板、２００  走査線ドライバ、
２１０  シフト回路、２２０  走査線イネーブル回路、２３０  走査線駆動制御回路、
２４０  レベルシフト回路、２５０  出力バッファ回路、３００  データ線ドライバ、
３５０  データ線プリチャージ回路、４００  画素部、４１０  画素回路、
５００  検査装置、８０１，８０３，８０４  検査用電源、
７０１，９０１，９０２  電流計、ＶＨＨ  検査用の第１の電源電圧、
ＶＥＬ  検査用の第２の電源電圧、ＶＤＡＴＡ  検査用の第３の電源電圧、
ＴＳ  アナログスイッチ回路
【図１】
2008083529.tif 000003
【図２】
2008083529.tif 000004
【図３】
2008083529.tif 000005
【図４】
2008083529.tif 000006
【図５】
2008083529.tif 000007
【図６】
2008083529.tif 000008
【図７】
2008083529.tif 000009
【図８】
2008083529.tif 000010
【図９】
2008083529.tif 000011
【図１０】
2008083529.tif 000012
【図１１】
2008083529.tif 000013
【図１２】
2008083529.tif 000014
【図１３】
2008083529.tif 000015
【図１４】
2008083529.tif 000016
【図１５】
2008083529.tif 000017
【図１６】
2008083529.tif 000018
【図１７】
2008083529.tif 000019
【図１８】
2008083529.tif 000020
【図１９】
2008083529.tif 000021
【図２０】
2008083529.tif 000022
【図２１】
2008083529.tif 000023
【図２２】
2008083529.tif 000024
【図２３】
2008083529.tif 000025