(57)【要約】【課題】容易に外観検査を行うことができる半導体装置及び半導体装置の製造方法を提供すること。【解決手段】加速度センサ素子１００が処理回路素子２００にセンサ用バンプ４０ａを介してフリップチップ実装されてなる半導体センサ装置と、その半導体センサ装置と外部装置とを電気的に接続する配線基板３００とを備え、半導体センサ装置が配線基板３００に回路用バンプ４０ｂを介してフリップチップ実装されるものであり、配線基板３００は、少なくとも回路用バンプ４０ｂが接続される部位から配線基板３００の端部までの間が略平坦面となる平坦面３４０を備える。【選択図】図１
2008091523.tif 000002
【特許請求の範囲】
【請求項１】
半導体センサ装置と、当該半導体センサ装置と外部装置とを電気的に接続する配線基板とを備え、前記半導体センサ装置が前記配線基板に第１の電気的接続部材を介してフリップチップ実装されるものであり、
前記配線基板は、少なくとも前記第１の電気的接続部材が接続される部位から当該配線基板の端部までの間が略平坦面であることを特徴とする半導体装置。
【請求項２】
前記配線基板と接合することによって、前記半導体センサ装置を封止する蓋部材を備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記配線基板は、セラミックからなる基材に前記第１の電気的接続部材に電気的に接続される配線部が形成されてなることを特徴とする請求項１又は請求項２に記載の半導体装置。
【請求項４】
前記第１の電気的接続部材は、導電バンプ、導電ペースト、導電フィルムのいずれか一つを含むことを特徴とする請求項１乃至請求項３のいずれか一項に記載の半導体装置。
【請求項５】
前記蓋部材は、コバール系材料、無機系材料のいずれか一つからなることを特徴とする請求項２乃至請求項４のいずれか一項に記載の半導体装置。
【請求項６】
前記第１の電気的接続部材は、前記半導体センサ装置の表面における周辺部と、前記配線基板の表面における当該周辺部に対向する部位とにおいて複数個所で電気的に接続することを特徴とする請求項１乃至請求項５のいずれか一項に記載の半導体装置。
【請求項７】
前記第１の電気的接続部材は、前記周辺部の内側部においても前記半導体センサ装置と前記配線基板とを電気的に接続するものであり、前記周辺部において、前記内側部に配置された前記第１の電気的接続部材に対応する箇所には隙間を設けることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記半導体センサ装置は、センサ素子と、当該センサ素子から出力された信号を処理する処理回路素子とを含み、前記センサ素子が前記処理回路素子に第２の電気的接続部材を介してフリップチップ実装されてなることを特徴とする請求項１乃至請求項７のいずれか一項に記載の半導体装置。
【請求項９】
前記処理回路素子は、前記センサ素子が実装された側における当該センサ素子の外部に前記第１の電気的接続部材が電気的に接続されるものであり、前記配線基板は、前記センサ素子を収納する凹部を備え、前記センサ素子が実装された前記処理回路素子は、当該センサ素子を前記凹部に収納した状態で前記配線基板にフリップチップ実装されることを特徴とする請求項８に記載の半導体装置。
【請求項１０】
前記第１の電気的接続部材が配置される部位において、前記第２の電気的接続部材に対応する箇所には隙間を設けることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記第２の電気的接続部材は、前記凹部の外部に配置されることを特徴とする請求項９又は請求項１０に記載の半導体装置。
【請求項１２】
前記処理回路素子は、前記センサ素子が接続された側とは反対側に前記第１の電気的接続部材が電気的に接続されるものであり、前記センサ素子が接続された状態で前記配線基板にフリップチップ実装されることを特徴とする請求項８に記載の半導体装置。
【請求項１３】
前記第１の電気的接続部材の周囲には、アンダーフィルが形成されることを特徴とする請求項１乃至請求項１２のいずれか一項に記載の半導体装置。
【請求項１４】
セラミック基材に第１の電気的接続部材に電気的に接続される配線部を設けたセラミック基板を形成するセラミック基板形成工程と、
前記形成工程後に、前記セラミック基板の表面における、少なくとも前記第１の電気的接続部材が接続される部位から当該セラミック基板の端部までの間を研磨して略平坦面とする研磨工程と、
前記研磨工程後に、半導体センサ装置を前記第１の電気的接続部材を介して前記セラミック基板にフリップチップ実装する実装工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項１５】
前記研磨工程後に、前記第１の電気的接続部材に対応する開口を有したマスクを前記セラミック基板の表面に設けるマスク工程と、
前記マスク工程後に、前記マスク上に前記第１の電気的接続部材である導電ペーストを印刷するスクリーン印刷工程と、
前記スクリーン印刷工程後に、前記マスクを除去するマスク除去工程と、
を備えることを特徴とする請求項１４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体装置の製造方法に関するものである。特に、半導体センサ装置のパッケージである半導体装置とその半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来、配線基板に半導体センサ装置をフリップチップ実装した半導体装置として特許文献１に示すものがあった。特許文献１に示す半導体装置は、凹型の配線基板に突起電極を有する半導体センサ装置をフリップチップ実装したものである。
【特許文献１】特開２００１−５７４３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
通常、配線基板と半導体センサ装置との電気的な接続信頼性を確認するために、配線基板と半導体センサ装置との接続部、すなわち配線基板の配線と半導体センサ装置の突起電極とからなる接続部の検査を行うものである。
【０００４】
ところが、特許文献１に示す半導体装置は、凹型の配線基板に半導体センサ装置がフリップチップ実装されているため、配線基板と半導体センサ装置との接続部の検査を行いにくいという問題があった。
【０００５】
本発明は、上記問題点に鑑みなされたものであり、容易に外観検査を行うことができる半導体装置及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために請求項１に記載の半導体装置は、半導体センサ装置と、その半導体センサ装置と外部装置とを電気的に接続する配線基板とを備え、半導体センサ装置が配線基板に第１の電気的接続部材を介してフリップチップ実装されるものであり、配線基板は、少なくとも第１の電気的接続部材が接続される部位から配線基板の端部までの間が略平坦面であることを特徴とするものである。
【０００７】
このように、配線基板上に第１の電気的接続部材を介して半導体センサ装置をフリップチップ実装するもので、配線基板の第１の電気的接続部材が接続される部位から端部までの間を略平坦面とすることによって、第１の電気的接続部材の外側に壁面などがないため、半導体センサ装置を配線基板に実装した後に、半導体センサ装置と配線基板との隙間から第１の電気的接続部材の外観検査を行いやすくすることができる。
【０００８】
また、請求項２に示すように、配線基板と接合することによって、半導体センサ装置を封止する蓋部材を備えるようにしてもよい。このようにすることによって、半導体センサ装置における検出感度の低下を抑制することができる。
【０００９】
また、請求項３に示すように、配線基板は、セラミックからなる基材に第１の電気的接続部材に電気的に接続される配線部が形成されるものであってもよい。このようにすることによって、半導体センサ装置の耐震性を向上させることができる。
【００１０】
また、第１の電気的接続部材としては、請求項４に示すように、導電バンプ、導電ペースト、導電フィルムのいずれか一つを含むようにすることができる。このようにすることによって、半導体センサ装置と配線基板とを確実に接続することができる。
【００１１】
また、請求項５に示すように、蓋部材は、コバール系材料、無機系材料のいずれか一つからなるようにすることができる。例えば、コバール系材料の場合、溶接によって配線基板に接続することができ、半導体装置の薄型化が可能となる。また、無機系材料の場合、低融点ガラスや無機系接着材によって配線基板に接続することができ、構造的な歪の少ない半導体装置とすることができる。
【００１２】
また、請求項６に示すように、第１の電気的接続部材は、半導体センサ装置の表面における周辺部と、配線基板の表面における周辺部に対向する部位とにおいて複数個所で電気的に接続するようにしてもよい。このようにすることによって、配線基板と半導体センサ装置との隙間から全ての第１の電気的接続部材が見えるようにすることができるので、より一層外観検査を行いやすくすることができる。
【００１３】
また、請求項７に示すように、第１の電気的接続部材は、周辺部の内側部においても半導体センサ装置と配線基板とを電気的に接続するものであり、周辺部において、内側部に配置された第１の電気的接続部材に対応する箇所には隙間を設けるようにしてもよい。このようにすることによって、内側部に第１の電気的接続部材を設けたとしても配線基板と半導体センサ装置との隙間から全ての第１の電気的接続部材が見えるようにすることができるので外観検査を行いやすくすることができる。
【００１４】
また、半導体センサ装置は、請求項８に示すように、センサ素子と、そのセンサ素子から出力された信号を処理する処理回路素子とを含み、センサ素子が処理回路素子に第２の電気的接続部材を介してフリップチップ実装されるようなものであってもよい。このようにすることによって、センサ素子と処理回路素子を一つのパッケージにすることができる。
【００１５】
また、請求項９に示すように、処理回路素子は、センサ素子が実装された側におけるセンサ素子の外部に第１の電気的接続部材が電気的に接続されるものであり、配線基板は、センサ素子を収納する凹部を備え、センサ素子が実装された処理回路素子は、センサ素子を凹部に収納した状態で配線基板にフリップチップ実装されるようにしてもよい。このようにすることによって、センサ素子が処理回路素子にフリップチップ実装された半導体センサ装置であっても、半導体センサ装置を配線基板にフリップチップ実装することができる。
【００１６】
また、請求項１０に示すように、第１の電気的接続部材が配置される部位において、第２の電気的接続部材に対応する箇所には隙間を設けるようにしてもよい。このようにすることによって、第２の電気的接続部材に関しても外観検査を行いやすくすることができる。
【００１７】
また、請求項１１に示すように、第２の電気的接続部材は、凹部の外部に配置されるようにしてもよい。このようにすることによって、より一層第２の電気的接続部材の外観検査を行いやすくすることができる。
【００１８】
また、請求項１２に示すように、処理回路素子は、センサ素子が接続された側とは反対側に第１の電気的接続部材が電気的に接続されるものであり、センサ素子が接続された状態で配線基板にフリップチップ実装されるようにしてもよい。このようにすることによっても、センサ素子が処理回路素子にフリップチップ実装された半導体センサ装置を配線基板にフリップチップ実装することができる。
【００１９】
また、請求項１３に示すように、第１の電気的接続部材の周囲には、アンダーフィルが形成されるようにしてもよい。このようにすることによって、半導体センサ装置と配線基板とをより一層強固に接続することができ、接続信頼性を向上させることができる。また、第１の電気的接続部材の外側に壁面などがないため、第１の電気的接続部材の周囲にアンダーフィルを形成しやすい。
【００２０】
また、請求項１４に示す半導体装置の製造方法では、セラミック基材に第１の電気的接続部材に電気的に接続される配線部を設けたセラミック基板を形成するセラミック基板形成工程と、形成工程後に、セラミック基板の表面における、少なくとも第１の電気的接続部材が接続される部位からセラミック基板の端部までの間を研磨して略平坦面とする研磨工程と、研磨工程後に、半導体センサ装置を第１の電気的接続部材を介してセラミック基板にフリップチップ実装する実装工程とを備えることを特徴とするものである。
【００２１】
このようにすることによって、少なくとも第１の電気的接続部材が接続される部位からセラミック基板の端部までの間の平坦度をタイト化することができ、接続信頼性を向上することができる。
【００２２】
また、請求項１５に示すように、研磨工程後に、第１の電気的接続部材に対応する開口を有したマスクをセラミック基板の表面に設けるマスク工程と、マスク工程後に、マスク上に第１の電気的接続部材である導電ペーストを印刷するスクリーン印刷工程と、スクリーン印刷工程後に、マスクを除去するマスク除去工程とを備えるようにしてもよい。このようにすることによって、製造にかかる時間を短時間にすることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
【００２４】
図１は、本発明の実施の形態における半導体装置（蓋部材を設ける前）の概略構成を示す断面図である。図２は、本発明の実施の形態における半導体装置（蓋部材を設けた後）の概略構成を示す断面図である。
【００２５】
本実施の形態の半導体装置は、図１に示すように、センサ素子としての加速度センサ素子１００と加速度センサ素子１００の処理回路である処理回路素子２００とからなる半導体センサ装置と、この半導体センサ装置を収納するものであり配線基板３００と蓋部材４００からなパッケージとを備えて構成されている。
【００２６】
まず、加速度センサ素子１００について、主として図１を参照して説明する。加速度センサ素子１００は、半導体基板などの基板１０を有し、この基板１０に対して周知のマイクロマシン加工を施すことにより形成される。
【００２７】
たとえば、基板１０としては、第１の半導体層としての第１シリコン層上に絶縁層としての酸化膜を介して第２の半導体層としての第２シリコン層を貼り合わせてなるＳＯＩ（Silicon On Insulator）基板を採用することができる。
【００２８】
そして、この基板１０の表層、たとえばＳＯＩ基板における第２シリコン層に対して、トレンチエッチングおよびリリースエッチングなどを施すことにより、図１に示されるように、溝で区画されたセンシング部２０が形成されている。また、加速度センサ素子１００においては、基板１０の上面の適所に、上記センシング部２０に電圧を印加したり、信号を取り出したりするためのパッド３０が設けられている。
【００２９】
具体的には、パッド３０は基板１０の周辺部に設けられており、このようなパッドは、たとえばアルミなどからなる。そして、このパッド３０には、Ａｕ（金）バンプやはんだバンプなどからなるセンサ用バンプ４０ａが接続されるようになっている。このセンサ用バンプ４０ａは、本発明における第２の電気的接続部材に相当するものである。
【００３０】
なお、このセンサ用バンプ４０ａは、一般的なスタッドバンプの形成方法やはんだバンプの形成方法、または、Ａｕなどの導電フィルムの貼り付け、あるいは、Ａｕなどのナノペーストを用いたインクジェット法による印刷など、各種の方法を採用することにより形成することができる。
【００３１】
これにより、図１に示されるように、加速度センサ素子１００は、センシング部２０を処理回路素子２００に対向させた状態で、センサ用バンプ４０ａを介して処理回路素子２００にフリップ実装（積層）され、加速度センサ素子１００と処理回路素子２００とはセンサ用バンプ４０ａによって電気的に接続される。
【００３２】
ここで、図１に示されるように、加速度センサ素子１００のパッド３０と処理回路素子２００のセンサ用パッド２１０とがセンサ用バンプ４０ａを介して接続されている。また、センサ用バンプ４０ａによって加速度センサ素子１００と処理回路素子２００との間の間隔（すなわち両チップ間の高さ）が確保されているため、センシング部２０と処理回路素子２００とは離間している。
【００３３】
この処理回路素子２００は、たとえばシリコン基板等に対してＭＯＳトランジスタやバイポーラトランジスタ等が、周知の半導体プロセスを用いて形成されているものである。そして処理回路素子２００は、加速度センサ素子１００に対してセンシング部２０を駆動させるための電圧などを送ったり、加速度センサ素子１００から送られてくる電気信号を、変換や増幅などの処理に供して外部へ出力する等の機能を有するものである。また、図１に示されるように、この処理回路素子２００は、パッケージの一部である配線基板３００に対して回路用バンプ４０ｂ（第１の電気的接続部材）を介して電気的および機械的に接続されている。なお、処理回路素子２００と配線基板３００とを接続する部材は、バンプに限定されるものではなく導電フィルムなどであってもよい。
【００３４】
ここで、図１に示されるように、本実施形態の配線基板３００は、セラミックからなる基材３２０と、その内部もしくは表面などに導体材料からなる配線３１０を有するものである。また、配線基板３００は、加速度センサ素子１００を収納するための凹部３３０を備えている。そして、配線基板３００は、少なくとも回路用バンプ４０ｂが接続される部位から配線基板３００の端部までの間に略平坦な面である平坦面３４０を備える。本実施の形態においては、配線基板３００の凹部３３０の周囲から端部までの間に平坦面３４０が形成される。
【００３５】
換言すると、配線基板３００は、処理回路素子（半導体センサ装置）２００との接続部位、すなわち回路用バンプ４０ｂが接続される部位から端部までの間に壁のない平板状の基板である。そして、その平板状の基板の内部付近に加速度センサ素子１００を収容するための凹部３３０が形成されているものである。
【００３６】
このように、配線基板３００の回路用バンプ４０ｂが接続される部位から端部までの間に略平坦面である平坦面３４０を設けることによって、回路用バンプ４０ｂの外側に壁面などの障害物がなくすことができ、処理回路素子２００と配線基板３００との隙間から回路用バンプ４０ｂ（回路用バンプ４０ｂと回路用パッド２２０及び配線３１０との接続状態）の外観検査を行いやすくすることができる。
【００３７】
この配線基板３００は、たとえばアルミナなどのセラミック層が複数積層されたセラミック積層配線基板として構成することができる。このような積層配線基板は、各層の間に上記配線３１０が形成され、スルーホールなどにより各配線３１０が導通されているものである。なお、基材３２０は、セラミック基材３２０に限定されるものではなく樹脂基材であってもよい。ただし、基材３２０とした場合は、半導体装置及び加速度センサ素子１００の耐震性を向上させることができる。
【００３８】
そして、上述のように、処理回路素子２００の回路用パッド２２０と配線基板３００の表面に位置する上記配線３１０とが、上記加速度センサ素子１００と処理回路素子２００とを接続するセンサ用バンプ４０ａと同様の回路用バンプ４０ｂにより電気的・機械的に接続されている。
【００３９】
より具体的には、図１においては、配線基板３００の周辺に位置する平坦面３４０に配線３１０が露出しており、加速度センサ素子１００よりも一回り大きい処理回路素子２００の周辺部が、その平坦面３４０に支持された形となっている。そして、この平坦面３４０にて処理回路素子２００の回路用パッド２２０と配線基板３００の配線３１０とが回路用バンプ４０ｂを介して接続されている。すなわち、加速度センサ素子１００がフリップチップ実装された処理回路素子２００は、その加速度センサ素子１００が凹部３３０に収納される状態で配線基板３００にフリップチップ実装される。
【００４０】
また、加速度センサ素子１００と処理回路素子２００とを接続するセンサ用バンプ４０ａは、凹部３３０の外部に配置されると好ましい。センサ用バンプ４０ａが凹部３３０の外部に配置されることによって、センサ用バンプ４０ａに関しても接続信頼性を確認するための外観検査を行いやすくすることができる。
【００４１】
そして、加速度センサ素子１００および処理回路素子２００と外部とは、回路用バンプ４０ｂや配線基板３００の配線３１０を介して電気的に接続されている。そして、たとえば、処理回路素子２００からの出力信号は回路用バンプ４０ｂを介して配線基板３００の配線３１０から外部へ送られるようになっている。
【００４２】
また、図２に示されるように、配線基板３００の開口部、すなわち平坦面３４０には、パッケージの一部である蓋部材４００が取り付けられ固定される。そして、この配線基板３００と蓋部材４００とによって構成されるパッケージ内には、不活性ガスとしての窒素ガスなどが封入されている。これによって、半導体センサ装置である加速度センサ素子１００と処理回路素子２００とが配線基板３００と蓋部材４００とによって封止される。
【００４３】
この蓋部材４００は、無機系材料からなり、低融点ガラスや無機系接着材からなる接着材４１０によって配線基板３００に接続することができ、構造的な歪の少ない半導体装置とすることができる。なお、蓋部材４００の材料、蓋部材４００と配線基板３００との接続部材、及び蓋部材４００と配線基板３００との接続方法などはこれに限定されるものではなく各種の接合方法が採用可能である。
【００４４】
ここで、本実施形態の半導体装置の製造方法について説明する。まず、処理回路素子２００における加速度センサ素子１００と対向する面に、センサ用バンプ４０ａを形成する。そして、処理回路素子２００上にセンサ用バンプ４０ａを介して加速度センサ素子１００をフリップチップ実装する。このようにして加速度センサ素子１００と処理回路素子２００とからなる半導体センサ装置を製造することができる。
【００４５】
次に、凹部３３０及び配線３１０が形成された配線基板３００を用意する。そして配線基板３００の平坦面３４０の表面から露出している配線３１０に回路用バンプ４０ｂを形成する。そして、加速度センサ素子１００が実装された処理回路素子２００を配線基板３００にフリップチップ実装する。この場合、処理回路素子２００は、加速度センサ素子１００が凹部３３０に収納されるように、加速度センサ素子１００が配線基板３００と対向する向きで、回路用パッド２２０と回路用バンプ４０ｂとが接触するように配線基板３００にフリップチップ実装する。
【００４６】
この状態で、配線基板３００と処理回路素子２００とを接続している回路用バンプ４０ｂ及び、処理回路素子２００と加速度センサ素子１００とを接続しているセンサ用バンプ４０ａの外観検査を行う。すなわち、回路用バンプ４０ｂと回路用パッド２２０及び配線３１０との接続状態、センサ用バンプ４０ａとセンサ用パッド２１０及びパッド３０との接続状態を検査する。この外観検査は、配線基板３００と処理回路素子２００との隙間、及び処理回路素子２００と加速度センサ素子１００との隙間から顕微鏡やマイクロスコープなどによって接続状態を検査するものである。本実施の形態における半導体装置は、配線基板３００に上述の平坦面３４０を備えるので、センサ用バンプ４０ａ及び回路用バンプ４０ｂの周囲に壁などの障害物がなく外観検査を容易に行うことができる。
【００４７】
そして、上述の外観検査の結果が良好なものに関しては、加速度センサ素子１００及び処理回路素子２００を覆うように蓋部材４００を配線基板３００に接着材４１０を介して接続する。
【００４８】
（変形例１）
また、変形例１として、図３に示すように、処理回路素子２００ａを片持ち状態にしてもよい。図３は、本発明の変形例１における半導体装置の概略構成を示すものであり、(ａ)は断面図であり、(ｂ)は平面図である。なお、上述の実施の形態と同様な箇所に関しては同じ符号を付与して説明を省略する。また、以降の変形例においても同様に、上述の実施の形態と同様な箇所に関しては同じ符号を付与して説明を省略する。
【００４９】
すなわち、図３（ａ）、（ｂ）に示すように、処理回路素子２００ａと配線基板３００とを接続する回路用バンプ４０ｂは、処理回路素子２００ａの一辺に対応する箇所のみに設ける。つまり、回路用バンプ４０ｂが配置される部位において、内側のセンサ用バンプ４０ａに対応する位置に隙間を設ける。さらに、センサ用バンプ４０ａの配置関しても、図３（ｂ）に示すように、複数のセンサ用バンプ４０ａが平面的に互いに重ならないように、例えば、上視図において菱型状に配置すると好ましい。
【００５０】
このようにすることによって、センサ用バンプ４０ａの周囲（外側）の障害物を減らすことができるので、センサ用バンプ４０ａとセンサ用パッド２１０及びパッド３０の外観検査を行いやすくすることができる。
【００５１】
（変形例２）
また、変形例２として、図４に示すように、回路用バンプ４０ｂの周囲にアンダーフィル３５０を設けるようにしてもよい。図４は、本発明の変形例２における半導体装置の概略構成を示す断面図である。このようにすることによって、処理回路素子２００と配線基板３００、すなわち半導体センサ装置と配線基板３００とをより一層強固に接続することができ、接続信頼性を向上させることができる。また、回路用バンプ４０ｂの外側に壁面などがないため、回路用バンプ４０ｂの周囲にアンダーフィル３５０を形成しやすい。
【００５２】
（変形例３）
また、変形例３として、蓋部材４００ａをコバール系材料としてもよい。図５は、本発明の変形例３における半導体装置の概略構成を示す断面図である。蓋部材４００ａの材料をコバール系材料とした場合、配線基板３００に接続するには溶接が好ましい。従って、図５に示すように蓋部材４００ａの開口端部に耳部のような溶接部４１０ａを設ける。そして、この溶接部４１０ａを配線基板３００に溶接する。このように蓋部材４００ａをコバール系材料とすると、配線基板３００と蓋部材４００ａとを溶接によって強固に接続することができると共に、半導体装置の薄型化が可能となる。
【００５３】
（変形例４）
また、変形例４として、配線基板３００を形成する際は、研磨によって平坦面３４０を形成すると好ましい。図６は、本発明の変形例４における半導体装置の製造方法を示す工程別の断面図である。図６（ａ）に示すように、配線基板３００の表面における、少なくとも回路用バンプ４０ｂが接続される部位から配線基板３００の端部までの間の粗面部３４０ａを研磨する。そして、図６（ｂ）に示すように、少なくとも回路用バンプ４０ｂが接続される部位から配線基板３００の端部までの間に平坦面３４０を設ける。このようにすることによって、少なくとも回路用バンプ４０ｂが接続される部位から配線基板３００の端部までの間の平坦度をタイト化することができ、接続信頼性を向上することができる。
【００５４】
（変形例５）
また、変形例５として、処理回路素子２００と配線基板３００とを接続する部材を導電ペーストとしてもよい。図７は、本発明の変形例５における半導体装置の製造方法を示す工程別の断面図である。この場合、図７（ａ）に示すように、研磨工程後の配線基板３００上に第１の電気的接続部材である導電ペースト電極４１ｃに対応する開口を有したマスク５００を設ける（マスク工程）。そのマスク工程後に、マスク５００上に導電ペースト４１を印刷する（スクリーン印刷工程）。そして、スクリーン印刷工程後に、マスク５００を除去する（マスク除去工程）。配線基板３００は、少なくとも導電ペースト電極４１ｃが接続される部位から端部までの間に平坦面３４０を備えるので、スクリーン印刷用のマスク５００を設けることができ。したがって、導電ペースト電極４１ｃをスクリーン印刷によって形成することができるので、製造にかかる時間を短時間にすることができる。
【００５５】
（変形例６）
また、変形例６として、半導体センサ装置は、加速度センサと処理回路とが一体に形成されたものであってもよい。この場合、配線基板３００の凹部３３０は設ける必要はない。図８（ａ）〜（ｂ）は、本発明のその他の変形例における半導体装置の概略構成を示す平面図である。この図８（ａ）〜（ｂ）は、半導体センサ装置における配線基板３００と対向する面の平面図である。
【００５６】
この場合、半導体センサ装置と配線基板３００とを接続する回路用バンプ４０ｂ（第１の電気的接続部材）は、図８（ａ）、（ｂ）に示すように、半導体センサ装置の表面における周辺部と、配線基板の表面におけるその周辺部に対向する部位とにおいて複数個所で電気的に接続すると好ましい。つまり、このようにすることによって、矢印で示すように、配線基板３００と半導体センサ装置との隙間から全ての回路用バンプ４０ｂ（第１の電気的接続部材）が見えるようにすることができるので、より一層外観検査を行いやすくすることができる。
【００５７】
さらに、半導体センサ装置と配線基板とを接続する回路用バンプ４０ｂ（第１の電気的接続部材）は、周辺部の内側部においても半導体センサ装置と配線基板３００とを電気的に接続する場合がある。この場合、図８（ｃ）、（ｄ）に示すように、周辺部において、内側部に配置された回路用バンプ４０ｂ（第１の電気的接続部材）に対応する箇所には隙間５０を設けるようにしてもよい。このようにすることによって、内側部に回路用バンプ４０ｂを設けたとしても矢印で示すように、配線基板３００と半導体センサ装置との隙間から全ての回路用バンプ４０ｂが見えるようにすることができるので外観検査を行いやすくすることができる。
【００５８】
換言すると、複数の回路用バンプ４０ｂが平面的に互いに重ならないように配置することによって、配線基板３００と半導体センサ装置との隙間から全ての回路用バンプ４０ｂが見えるようにすることができるので外観検査を行いやすくすることができる。
【００５９】
なお、本実施の形態、及びその変形例においては、センサ素子として加速度センサ素子を用いて説明したが本発明はこれに限定されるものではない。ジャイロセンサや赤外線センサなどであってもよい。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施の形態における半導体装置（蓋部材を設ける前）の概略構成を示す断面図である。
【図２】本発明の実施の形態における半導体装置（蓋部材を設けた後）の概略構成を示す断面図である。
【図３】本発明の変形例１における半導体装置の概略構成を示すものであり、(ａ)は断面図であり、(ｂ)は平面図である。
【図４】本発明の変形例２における半導体装置の概略構成を示す断面図である。
【図５】本発明の変形例３における半導体装置の概略構成を示す断面図である。
【図６】本発明の変形例４における半導体装置の製造方法を示す工程別の断面図である。
【図７】本発明の変形例５における半導体装置の製造方法を示す工程別の断面図である。
【図８】（ａ）〜（ｂ）は、本発明のその他の変形例における半導体装置の概略構成を示す平面図である。
【符号の説明】
【００６１】
１０  基板、２０  センシング部、３０  パッド、４０ａ  センサ用バンプ、４０ｂ  回路用バンプ、４１  導電ペースト、４１ｃ  導電ペースト電極、１００  加速度センサ素子（センサ素子）、２１０  センサ用パッド、２２０  回路用パッド、２００  処理回路素子、３００  配線基板、３１０  配線、３２０  基材、３３０  凹部、３４０  平坦部、３４０ａ  粗面部、３５０  アンダーフィル、４００，４００ａ  蓋部材、４１０  接着材、４１０ａ  溶接部、５００  マスク
【図１】
2008091523.tif 000003
【図２】
2008091523.tif 000004
【図３】
2008091523.tif 000005
【図４】
2008091523.tif 000006
【図５】
2008091523.tif 000007
【図６】
2008091523.tif 000008
【図７】
2008091523.tif 000009
【図８】
2008091523.tif 000010