(57)【要約】【課題】ウェーハ一括プロービング検査後に通常プロービング検査を実施する場合でも、ウェーハ一括プロービング検査のために塗布した不導体樹脂の剥がれや飛散を防止する半導体装置及びその検査方法を提供する。【解決手段】半導体基板上の複数の半導体装置において、各半導体装置のパッド電極を少なくとも２つの領域に分離するパッド電極分離層を設ける。事前検査で不良であると判定された半導体装置に対しては、パッド電極分離層によって分離した領域の予め定めた領域に不導体樹脂を塗布し、その不導体樹脂がパッド電極上の他の領域に侵入するのをパッド電極分離層によって阻止する。そして通常プロービング検査は、パッド電極上の別の領域を用いて行う。【選択図】図１
2008091657.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成されたパッド電極と、
前記パッド電極上に形成され、前記パッド電極を少なくとも２つの領域に分離するパッド電極分離層と
を備えることを特徴とする半導体装置。
【請求項２】
前記パッド電極を複数有し、
前記パッド電極分離層が、前記複数のパッド電極を跨ぐ連続した線状形状をしていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記領域が、前記半導体基板上の複数の半導体装置に対して一括した検査又はバーンインを行う際にプローブを位置合わせする第１の領域と、前記一括した検査又はバーンインの後の検査でプローブを位置合わせする第２の領域とを含む請求項１に記載の半導体装置。
【請求項４】
前記パッド電極分離層が、前記一括した検査又はバーンインの前の検査で当該半導体装置が不良であると判定された場合に液状の溶剤が塗布される前記第１の領域から前記第２の領域を隔てる請求項３に記載の半導体装置。
【請求項５】
半導体基板上にパッド電極を形成する工程と、
個々のパッド電極上に、当該パッド電極を少なくとも２つの領域に分離するパッド電極分離層を形成する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項６】
前記パッド電極分離層を感光性樹脂で形成する請求項５に記載の半導体装置の製造方法。
【請求項７】
前記パッド電極分離層を、半導体装置内の集積回路形成領域を覆う保護膜を形成する工程で同時に形成する請求項５に記載の半導体装置の製造方法。
【請求項８】
半導体基板上の複数の半導体装置を事前検査する工程と、
前記事前検査で不良であると判定された半導体装置において、前記半導体基板上のパッド電極上のパッド電極分離層により隔てられた少なくとも２つの領域の予め定めた第１の領域を覆う不導体層を形成する工程と、
前記第１の領域にプローブを位置合わせして、前記半導体基板上の複数の半導体装置に対して一括した検査又はバーンインを行う工程と、
前記パッド電極上の前記第１の領域と前記パッド電極分離層により隔てられた別の領域である第２の領域にプローブを位置合わせして、前記一括した検査又はバーンインの後の検査を行う工程と
を備えることを特徴とする半導体装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウェーハ状態でのプロービング検査とそれに適する半導体装置の構成に関し、特に、ウェーハ上に形成された複数の半導体装置に対し一括して検査又はバーンインを行う半導体装置の検査技術に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置を搭載した電子機器の小型化、および半導体デバイスの高品質要求に伴い、ベアチップでの品質保証の重要性が高まってきている。このような課題を解決する手段の一つとして、ウェーハ状態で一括プロービングを実施しバーンインをすることにより初期不良品をスクリーニングする手法がある。ウェーハ状態で一括プロービングを実施するには、同一ウェーハ上に形成された複数チップに対し同時に電源や信号を印加し動作させる必要があるが、配線数を削減するために複数チップの電源、信号線等を共通化しているのが通常である。しかしながら、配線を共通化した複数チップの中に不良チップが存在していた場合、共通配線上の他のチップの電位を不安定にし、良品チップを不良と誤判定したり、また異常電流によるウェーハ一括型プローブカード破損等の悪影響を与えることで、正常なバーンインおよび検査に支障が生じる。本課題を解決するための手段の一つに、事前の被膜塗布判定検査の結果に従い不良チップのパッド電極に不導体樹脂を予め塗布した上で、ウェーハ一括プロービング検査を実施する方法（例えば、特許文献１参照）がある。
【０００３】
以下図４乃至６を用いて従来例の説明を行う。図４に示すように、ウェーハ一括プロービング検査を行う際には、不良チップを事前に選別するため通常プロービングによるパッド被膜塗布判定検査を実施する（工程Ｓ１）。前記検査の結果に基づき共通配線上の他のデバイスに影響を与えると判断される不良チップの電源等のパッド電極に不導体樹脂の塗布（パッド被膜）を行う（工程Ｓ２）。不良チップのパッド電極に不導体樹脂を塗布した後、ウェーハ一括プロービング検査を実施してバーンインまたは簡易検査を行う（工程Ｓ３）。このようにしてウェーハ一括プロービング検査を行った後には、チップ単位の通常プロービング検査を実施することになる（工程Ｓ４）。
【０００４】
図５はウェーハ一括型プローブカードをパッド電極にコンタクトさせた状態のパッド電極近傍を示す断面図であり、図５Ａはパッド被膜塗布判定検査で良品判定されたチップのパッド電極近傍を示し、図５Ｂは不良判定されたチップのパッド電極近傍を示す。ここで、１０１は半導体ウェーハ、１０２はウェーハ表面保護膜、１０３はパッド電極、１０４はウェーハ一括型プローブカード、１０５はポリイミド基板、１０６はウェーハ一括型プローブカード配線、１０７はウェーハ一括型プローブカード基板、１０８はバンプ、１０９は不導体樹脂を示している。
【０００５】
図５Ａに示すように、パッド被膜塗布判定検査で良品判定されたチップでは、ウェーハ一括型プローブカード１０４のバンプ１０８が、パッド電極１０３にコンタクトしてバンプ１０８からパッド電極１０３に通電され、他の良品チップとともにバーンイン等が実施される。これに対し、不良判定されたチップでは、図５Ｂに示すように、パッド電極１０３上に不導体樹脂１０９が塗布されており、その不導体樹脂で形成された不導体層によりパッド電極１０３表面が覆われている。これによりバンプ１０８からパッド電極１０３からの通電が遮断されている。このため、ウェーハ内に不良チップが存在していた場合でも共通配線上の他のチップに影響を与えるのを防止する。パッド電極に塗布した不導体樹脂は、不良チップのパッド電極にのみ存在しているため、ウェーハ一括プロービング工程終了後も不導体樹脂は通常除去していない。
【特許文献１】特開平０７−１６９８０６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来の検査方法では、ウェーハ状態での検査工程の最後がウェーハ一括プロービング検査工程であれば問題無いが、ウェーハ一括プロービング検査工程後に通常プロービング検査工程を実施する場合、問題を生じる。
【０００７】
図６はウェーハ一括プロービング検査終了後に通常プロービング検査を行っている際のパッド電極近傍を示す断面図であり、図６Ａはパッド被膜塗布判定検査で良品判定されたチップのパッド電極近傍を示し、図６Ｂは不良判定されたチップのパッド電極近傍を示す。図６Ａに示すように、良品判定されたチップでは、通常プロービング検査に用いるプローブ端子の先端１１０が、パッド電極１０３にコンタクトしてパッド電極１０３に通電され、プロービングが実施される。これに対し、不良判定されたチップでは、図６Ｂに示すように、プローブ端子の先端１１０が、不導体樹脂１０９に覆われたパッド電極１０３上に位置合わせされることになる。
【０００８】
このため、不導体樹脂の塗布されたパッド電極へのプロービングの際、不導体樹脂の剥がれおよび隣接良品チップへの飛散等の課題が発生し、飛散した不導体樹脂を除去する工程の追加等の処置が必要となる。ウェーハ一括プロービング検査を通常プロービング検査後に実施する検査フローであれば、不導体樹脂をボンディングパッド上に塗布していない状態で通常プロービング検査ができるので塗布したパッド電極へのプロービングを回避できるが、ウェーハ一括プロービング検査によるバーンインで不良となったチップの通常プロービング検査によるスクリーニングのため組立および組立後検査のロスが生じる。またウェーハ状態で製品出荷をする場合、ウェーハ状態での品質保証が必要となる。したがって、ウェーハ一括プロービング検査後に通常プロービング検査を実施する必要性がある。
【０００９】
本課題の解決手段の一つとして不導体樹脂を塗布したチップ以外を選択するプロービング検査が実施されてはいるが、検査効率向上を目的とした複数個同時プロービング検査への解決手段とはなっておらず、品質確保、工程数増、検査能力低下等の課題となっている。
【００１０】
本発明は上記従来の課題を解決するもので、不導体樹脂へのプロービングを回避することができる半導体装置およびその検査方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
この目的を達成するために、本発明の一態様によれば、半導体基板上に形成されたパッド電極と、前記パッド電極上に形成され、前記パッド電極を少なくとも２つの領域に分離するパッド電極分離層とを備えることを特徴とする半導体装置を提供する。
【００１２】
この半導体装置では、複数のパッド電極を跨ぐ連続した線状形状にパッド電極分離層を形成するようにしてもよい。
【００１３】
本発明の他の態様によれば、半導体基板上にパッド電極を形成する工程と、個々のパッド電極上に、当該パッド電極を少なくとも２つの領域に分離するパッド電極分離層を形成する工程とを備えることを特徴とする半導体装置の製造方法を提供する。
【００１４】
この半導体装置の製造方法において、パッド電極分離層は感光性ポリイミドのような感光性樹脂で形成することができる。この場合、パッド電極分離層は、半導体装置内の集積回路形成領域を覆う保護膜と同時に形成するようにしてもよい。
【００１５】
本発明のさらに他の態様によれば、半導体基板上の複数の半導体装置を事前検査する工程と、前記事前検査で不良であると判定された半導体装置において、前記半導体基板上のパッド電極上のパッド電極分離層により隔てられた少なくとも２つの領域の予め定めた第１の領域を覆う不導体層を形成する工程と、前記第１の領域にプローブを位置合わせして、前記半導体基板上の複数の半導体装置に対して一括した検査又はバーンインを行う工程と、前記パッド電極上の前記第１の領域と前記パッド電極分離層により隔てられた別の領域である第２の領域にプローブを位置合わせして、前記一括した検査又はバーンインの後の検査を行う工程とを備えることを特徴とする半導体装置の検査方法を提供する。
【発明の効果】
【００１６】
本発明は半導体ウェーハ上に形成された複数の半導体チップのパッド電極を少なくとも２つの領域に分割するパッド電極分離層を設けることにより、ウェーハ一括プロービング検査と通常プロービング検査のコンタクト領域を分離することで、通常プロービング検査領域への不導体樹脂の侵入を防ぎ、ウェーハ一括プロービング検査後に通常プロービング検査を実施する場合でも、不導体樹脂の剥がれ、飛散等を防止し、品質確保および検査能力向上を実現することができる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施形態について図面を参照して詳細に説明する。
【００１８】
図１は本実施の形態における半導体装置の概略構成の一例を示す図である。この実施の形態において、ウェーハ１上には、同様の構成を有する複数個の半導体チップ２が形成される。この半導体チップ２において、複数個のパッド電極３が、チップ内集積回路パターン形成領域の周縁に配置されている。ここでは、パッド電極３が、略正方形状のチップ内素子領域の各辺に垂直な方向に長い矩形の形状を有している。これらのパッド電極３は、例えば５０〜１００μｍのサイズで形成される。
【００１９】
ウェーハレベルでバーンインを行うとき、ウェーハ上の各チップのパッド電極３に、ウェーハ一括型プローブカードのバンプが位置合わせされる。パッド電極３には複数のチップに共通の配線が接続されるため、バーンインの事前検査で不良であると判定されたチップは、パッド電極３上に不導体層を形成することにより絶縁される。事前検査で良品であると判定されたチップのパッド電極３上には、プローブカードのバンプが不導体層を介さないで接触しバンプ痕４が残る。この例では、パッド電極３の外側の領域５にバンプ痕４が形成されている。
【００２０】
パッド電極３の内側の領域６には、ウェーハ一括プロービング検査実施後に行われるチップ単位の通常プロービング検査を実施することにより、プローブ痕７が形成されている。本実施の形態において、ウェーハ一括プロービング検査時のバンプ狙い位置８と、通常プロービング検査時のプロービング狙い位置９とは異なっており、それらの検査を実施した場合の痕も、パッド電極３上の異なった領域に形成される。
【００２１】
各半導体チップ２において、パッド電極３上には、パッド電極３を複数の領域に分割するパッド電極分離層１０が形成されている。この実施の形態において、パッド電極分離層１０は、パッド電極３上の２つの領域５及び６を隔てる。パッド電極分離層１０により領域５及び６が仕切られているので、不導体層で覆うため液状の溶剤、紫外線硬化型等の不導体樹脂を領域５に塗布しても、通常プロービング検査を行う領域６に不導体樹脂が侵入しない。
【００２２】
パッド電極分離層１０は、１０μｍ程度のパターン幅でパッド電極３の長手方向を２分する位置に直線状に形成することができる。この例では、パッド電極分離層１０が複数のパッド電極３を跨いで連続的に形成されており、チップ内集積回路パターン形成領域の輪郭線と相似な形状を成している。
【００２３】
このパッド電極分離層１０は、例えば感光性ポリイミドを露光・現像することにより形成する。チップ内素子全体を覆う保護膜としてポリイミド膜１１を形成する工程において、そのポリイミド膜１１を形成するマスクパターンに加え、パッド電極３を分割するように施されたマスクパターンを使用すれば、ポリイミド膜１１と同時にパッド電極分離層１０を形成することができる。同一工程で塗布することにより、製造工程数の増加を防ぐことが可能となる。
【００２４】
パッド電極分離層１０の高さはチップ内素子全体を覆うポリイミド膜１１の膜厚と同等の７μｍ程度、パターン幅は１０μｍ程度あればよい。このパッド電極分離層１０で、ウェーハ一括プロービング検査時のバンプ狙い位置８がある領域５と、通常プロービング検査時のプロービング狙い位置９がある領域６とを隔てる。ウェーハ一括プロービング検査と通常プロービング検査時のコンタクト領域を分割することになるため、チップ面積を考慮した場合、長方形のパッド電極への適用が効果的となる。
【００２５】
図２はウェーハ一括型プローブカードにより一括検査またはバーンインを行っているときの半導体装置のパッド電極近傍を示す断面図である。図２Ａは事前のパッド被膜塗布判定検査で良品判定されたチップのパッド電極近傍を示し、図２Ｂは不良判定されたチップのパッド電極近傍を示す。
【００２６】
ウェーハ１上のパッド電極３は、シリコン窒化膜あるいはシリコン窒化膜とシリコン酸化膜との積層膜からなるウェーハ表面保護膜１２によって周辺を囲まれており、パッド電極３表面はその保護膜１２表面より低くなっている。このような構造に代えて、パッド電極３表面を保護膜で覆い、保護膜の中央部に設けた開口からパッド電極３表面が露出するようにしてもよい。
【００２７】
このパッド電極３を形成した後、チップ内素子全体を覆うポリイミド膜１１を形成するとき、上述のようにパッド電極３上にパッド電極分離層１０を形成する。パッド電極分離層１０がパッド電極３を仕切ることにより、パッド電極３上の領域５及び６が隔てられる。
【００２８】
パッド電極分離層１０を形成した後、組立工程前にウェーハレベルのバーンインをすることができる。バーンイン前の被膜塗布判定検査において不良判定されたチップでは、パッド電極３の領域５に不導体樹脂が塗布され、領域５を覆う不導体層１３が形成される。不導体層１３は、例えば不良チップにマーキングを行う際に通常使用するマーカーを用い、そのマーカーを移動させながら該当パッド電極３の領域５側に液状の不導体樹脂を滴下することで形成することができる。不導体樹脂塗布位置は、ウェーハ一括プロービング検査時のバンプ狙い位置と同一にすればよい。不導体層の膜厚は例えば３μｍ程度あればよく、バンプとパッド電極との間を絶縁することができる。この例では、パッド電極分離層１０の高さが７μｍ程度あるので、塗布された液状の不導体樹脂はパッド電極分離層１０を超えることができず、パッド電極３の領域５から周辺の保護膜１２へ広がるのに留まる。
【００２９】
ウェーハ一括型プローブカード１４は、各半導体チップのパッド電極３と対応する位置に配置された突起状電極であるバンプ１５を有するポリイミド基板１６、各バンプ１５への配線１７を形成したプローブカード基板１８を備える。このウェーハ一括型プローブカード１４を用いて複数のチップに対して一括した検査やバーンインを行うとき、バンプ１５が領域５内の狙い位置８に位置合わせされ、パッド電極３か不導体層１３と接触する。不導体層１３と接触した場合には、その不導体層１３によりバンプ１５からパッド電極３への通電が遮断されることになる。
【００３０】
図３はウェーハ一括プロービング検査の後に通常プロービング検査を行っているときの半導体装置のパッド電極近傍を示す断面図である。図３Ａは良品判定されたチップのパッド電極近傍を示し、図３Ｂは不良判定されたチップのパッド電極近傍を示す。
【００３１】
ウェーハ一括プロービング検査後のチップ単位の通常プロービング検査においては、ウェーハ一括型プローブカードのバンプと異なり、プローブ端子の先端１９が、領域６内の狙い位置９に位置合わせされ、良品判定されたチップであっても、不良判定されたチップであっても、パッド電極３と接触する。不導体層１３が形成される領域５とは異なる領域６内に位置合わせされ、パッド電極分離層１０によりその領域６に不導体樹脂が侵入しないから、プローブ端子が、不良チップのパッド電極に塗布した不導体樹脂と接触することはない。複数個のチップに対し同時にチップ単位の通常プロービング検査を行う場合でも同様である。その複数個のチップに正常チップと不良チップの両方が含まれていても、不良チップに接触させるプローブ端子は不導体樹脂と接触しない。
【００３２】
このようにウェーハ一括プロービング検査と通常プロービング検査の領域を完全に分離することで、ウェーハ一括プロービング検査後に通常プロービング検査を実施する場合でも、不導体樹脂の剥がれ、飛散等を防止し、品質確保及び検査能力向上を実現することができる。
【００３３】
図４は本実施の形態における半導体装置の検査方法の工程を説明するためのフローチャートである。ウェーハ一括型プローブカード１４を用いて、複数個のチップに対し一括して検査やバーンインを行う場合、予め、通常プロービング検査でチップ単位のパッド被膜塗布判定検査を実施する（工程Ｓ１）。この際、プロービング狙い位置はパッド電極３の領域６内にある位置９にすることができる。このパッド被膜塗布判定検査によって、良品チップと不良チップを選別する。次に、パッド被膜塗布判定検査で不良判定されたチップのパッド電極３の領域５に不導体樹脂を塗布し、不導体層１３を形成する（工程Ｓ２）。不導体樹脂塗布位置は、上述のように領域５内の位置８と同一位置でよい。パッド電極３の領域５を不導体層１３で覆うことで、一括した検査やバーンインの際、当該パッド電極３への通電が遮断される。不導体層１３は、共通配線上の他のチップに影響を与える電源等の特定のパッド電極上に形成すればよい。
【００３４】
不良チップのパッド電極３に不導体層１３を形成した後、ウェーハ一括型プローブカード１４を用いて、ウェーハ上の複数のチップに対し一括した検査やバーンインなどのウェーハ一括プロービング検査を実施する（工程Ｓ３）。この際、ウェーハ一括型プローブカード１４の各バンプ１５を各チップのパッド電極３の領域５内にある位置８に位置合わせする。
【００３５】
そして、ウェーハ一括プロービング検査の後、チップ単位の通常プロービング検査を実施する（工程Ｓ４）。この際には、パッド電極３の領域５内にある位置８ではなく、別の領域６内にある位置９にプローブ端子の先端１９を位置合わせする。
【００３６】
この実施の形態における半導体装置では、以上のようにウェーハ一括プロービング検査においてプローブを合わせる位置があるパッド電極の領域と、ウェーハ一括プロービング検査後の検査においてプローブを合わせる位置があるパッド電極の領域とが異なっており、それらの領域がパッド電極分離層によって分離されている。そのパッド電極分離層が、ウェーハ一括プロービング検査においてプローブを位置合わせする領域からパッド電極上の他の領域へ、液状の不導体樹脂が流出するのを阻止する。
【００３７】
したがって、ウェーハ一括プロービング検査後に通常プロービング検査を実施する場合でも、通常プロービング検査時にプローブが不導体樹脂と接触することがなく、不導体樹脂の剥がれ、飛散等を防止することができる。
【００３８】
なお、通常プロービング検査後に、不良チップのみに塗布された不導体樹脂はこれまで同様、除去する必要はない。また、パッド電極分離層に関しては良品チップにも形成されているが、ボンディング領域が確保されていることにより、こちらも除去する必要がない。
【００３９】
本発明は、以上で説明した実施の形態に限定されるものではなく、本発明の効果を奏する範囲において、種々の変形および応用が可能である。例えば、パッド電極分離層によってパッド電極を３つ以上の領域に分離するようにしてもよい。
【産業上の利用可能性】
【００４０】
本発明にかかる半導体装置およびその検査方法は、ウェーハ一括プロービング検査と通常プロービング検査のコンタクト領域を分離し、通常プロービング検査領域への不導体樹脂の侵入を防ぐことにより、不導体樹脂の剥がれ、飛散等を防止することができ、半導体装置を部品として用いる情報通信機器、事務用電子機器等の分野に有用である。
【図面の簡単な説明】
【００４１】
【図１】本実施の形態における半導体装置の平面図
【図２】ウェーハ一括型プローブカードにより一括検査またはバーンインを行っているときの本実施の形態における半導体装置のパッド電極近傍を示す断面図
【図３】ウェーハ一括プロービング検査の後に通常プロービング検査を行っているときの本実施の形態における半導体装置のパッド電極近傍を示す断面図
【図４】本実施の形態における半導体装置の検査方法の工程を説明するためのフローチャート
【図５】ウェーハ一括型プローブカードをパッド電極にコンタクトさせた状態の従来例のパッド電極近傍を示す断面図
【図６】ウェーハ一括プロービング検査の後に通常プロービング検査を行っているときの従来例の半導体装置のパッド電極近傍を示す断面図
【符号の説明】
【００４２】
１    ウェーハ
２    半導体チップ
３    パッド電極
４    ウェーハ一括プロービング検査によるバンプ痕
５    ウェーハ一括プロービング検査領域
６    通常プロービング検査領域
７    通常プロービング検査によるプローブ痕
８    ウェーハ一括プロービング検査時のバンプ狙い位置
９    通常プロービング検査時のプロービング狙い位置
１０  パッド電極分離層
１１  ポリイミド薄膜
１２  ウェーハ表面保護膜
１３  不導体層
１４  ウェーハ一括型プローブカード
１５  バンプ
１６  ポリイミド基板
１７  ウェーハ一括型プローブカード配線
１８  ウェーハ一括型プローブカード基板
１９  通常プロービング検査に用いるプローブ端子の先端
【図１】
2008091657.tif 000003
【図２】
2008091657.tif 000004
【図３】
2008091657.tif 000005
【図４】
2008091657.tif 000006
【図５】
2008091657.tif 000007
【図６】
2008091657.tif 000008