(57)【要約】      （修正有）【課題】ＭＯＳトランジスタにより構成されるトランスコンダクタンス回路のトランスコンダクタンスの可変域を大きくする。【解決手段】トランスコンダクタンス装置１が、第１のトランスコンダクタ１１と第２のトランスコンダクタ２１が逆相となるように並列接続される。このため、前記トランスコンダクタ回路１のトランスコンダクタンスは、前記第２のトランスコンダクタ２１に供給するバイアス電流を増加させれば下げることができる。【選択図】図１
2008022468.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランスコンダクタンスを有する第１のトランスコンダクタと、
第２のトランスコンダクタンスを有する第２のトランスコンダクタと、を備え、
前記第１のトランスコンダクタの非反転入力端子と、前記第２のトランスコンダクタの非反転入力端子とには、入力信号が印加され、
前記第１のトランスコンダクタの反転入力端子と、前記第２のトランスコンダクタの反転入力端子とには、前記入力信号の反転信号が印加され、
前記第１のトランスコンダクタの非反転出力端子からの出力信号と前記第２のトランスコンダクタの反転出力端子からの出力信号との合成信号、又は／及び前記第１のトランスコンダクタの反転出力端子からの出力信号と前記第２のトランスコンダクタの非反転出力端子からの出力信号との合成信号が出力され、
前記第１のトランスコンダクタンスは、前記第２のコンダクタンスの絶対値よりも大きくなるように設定されていることを特徴とするトランスコンダクタンス装置。
【請求項２】
前記第１のトランスコンダクタは、差動対を構成する第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタとを備え、
前記第１のＭＯＳトランジスタのゲートには、正相入力電圧が印加され、且つ、前記第２のＭＯＳトランジスタのゲートには、負相入力電圧が印加されており、
前記第２のトランスコンダクタは、差動対を構成する第３のＭＯＳトランジスタ、と第４のＭＯＳトランジスタとを備え、
前記第３のＭＯＳトランジスタのゲートには、前記負相入力電圧が印加され、且つ、前記第４のＭＯＳトランジスタのゲートには、前記正相入力電圧が印加され、
前記第１のＭＯＳトランジスタの出力端子と、前記第３のＭＯＳトランジスタの出力端子とは接続されており、且つ、前記第２のＭＯＳトランジスタの出力端子と、前記第４のＭＯＳトランジスタの出力端子とは接続されていることを特徴とする請求項２に記載のトランスコンダクタンス装置。
【請求項３】
前記第１のＭＯＳトランジスタ、及び前記第２のＭＯＳトランジスタからなる差動対に第１のバイアス電流を供給する第１の定電流源と、
前記第３のＭＯＳトランジスタ、及び前記第４のＭＯＳトランジスタからなる差動対に第２のバイアス電流を供給する第２の定電流源と、を備え、
前記第１のバイアス電流の電流値は、前記第１のトランスコンダクタンスの設定値に応じて設定され、
前記第２のバイアス電流の電流値は、前記第２のトランスコンダクタンスの設定値に応じて設定され、
前記第１のバイアス電流の電流値は、前記第２のバイアス電流の電流値よりも大きくなるように設定されていることを特徴とする請求項２に記載のトランスコンダクタンス装置。
【請求項４】
前記第１のバイアス電流の電流値は、前記第１のＭＯＳトランジスタの入力ダイナミックレンジが、前記正相入力電圧の可変電圧領域を含み、且つ、前記第２のＭＯＳトランジスタの入力ダイナミックレンジが、前記負相入力電圧の可変電圧領域を含むような範囲で設定され、
前記第２のバイアス電流の電流値は、前記第３のＭＯＳトランジスタの入力ダイナミックレンジが、前記負相入力電圧の可変領域電圧を含み、且つ、前記第４のＭＯＳトランジスタの入力ダイナミックレンジが、前記正相入力電圧の可変電圧領域を含むような範囲で設定されることを特徴とする請求項４に記載のトランスコンダクタンス装置。
【請求項５】
前記第１のトランスコンダクタ、又は前記第２のトランスコンダクタは、２個以上並列接続されていることを特徴とする請求項１に記載のトランスコンダクタンス装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランスコンダクタンス装置に関し、特に、ｇｍ−Ｃフィルタ回路に好適なトランスコンダクタンス装置に関する。
【背景技術】
【０００２】
光学式ディスクは、高密度に記録または再生可能な記録媒体である。この媒体には、回転制御のための同期情報やアドレス情報が、ウォブル信号として記録されている。一般に、このウォブル信号として記録されたデータの再生には、ｇｍ−Ｃフィルタ回路を有する復調回路が用いられる。
【０００３】
図６は、従来技術に係るｇｍ−Ｃフィルタ回路の一例を示す。
【０００４】
トランスコンダクタンス装置１０１は、定電流源１０６から供給されるバイアス電流Ｉ１０１により、トランスコンダクタンスｇｍが設定される回路である。この前記トランスコンダクタンス装置１０１の非反転入力端子１０２、及び反転入力端子１０３には、読出回路１３０が接続され、前記非反転入力端子１０２に正相入力電圧Ｖ１０２、前記反転入力端子１０３に負相入力電圧Ｖ１０３が差動入力として入力される。そして、前記トランスコンダクタンスｇｍを比例定数として、前記正相入力電圧Ｖ１０２と前記負相入力電圧Ｖ１０３との電位差に応じて、非反転出力端子１０４から正相出力電流Ｉ１０４が出力され、反転出力端子１０５から負相出力電流Ｉ１０５が出力される。
【０００５】
さらに、前記非反転出力端子１０４には、コンデンサＣ１０４と、トランスコンダクタンス装置１３１の非反転入力端子１３２とが接続されている。また、前記反転出力端子１０５には、コンデンサＣ１０５と、前記トランスコンダクタ１３１の反転入力端子１３３とが接続されている。ここで、前記トランスコンダクタンス装置１３１は、前記非反転入力端子１３２と反転出力端子１３４とが接続され、前記反転入力端子１３３と非反転出力端子１３４とが接続されている。このときの等価回路は、図７のようになる。すなわち、前記コンデンサＣ１０４、前記コンデンサＣ１０５、及びトランスコンダクタンス装置１３１によりローパスフィルタが構成されている。
【０００６】
ここで、前記トランスコンダクタンス装置１３１のトランスコンダクタンスも、前記トランスコンダクタンス装置１０１と同様にｇｍとし、前記コンデンサＣ１０４及び前記コンデンサ１０５からなる容量をＣとすると、斯かるｇｍ−Ｃフィルタ回路において、カットオフ周波数ｆｃは、次式（１）のように表される。
【０００７】
ｆｃ＝ｇｍ／２ΠＣ  …（１）
つまり、該カットオフ周波数ｆｃは、前記トランスコンダクタンスｇｍに比例し、前記容量Ｃに反比例する。このため、前記カットオフ周波数ｆｃの可変域は、前記トランスコンダクタンスｇｍの可変域、または、前記容量Ｃの可変域により決まる。
【０００８】
しかしながら、前記容量Ｃの可変域を大きくするには、複数のコンデンサを用いる必要があり、レイアウト面積が大きくなる。このため、一般には、前記カットオフ周波数ｆｃは、前記トランスコンダクタンスｇｍの可変域により設定される。
【０００９】
関連した技術文献としては、例えば以下の特許文献が挙げられる。
【特許文献１】特開９−１８１５６８
【発明の開示】
【発明が解決しようとする課題】
【００１０】
バイポーラトランジスタは、電圧対電流特性がリニアであるため、アナログ処理に適しており、これまで、多くのアナログ回路資産が蓄積されてきた。このため、従来、前記トランスコンダクタンス装置１０１は、バイポーラトランジスタにより構成されていた。
【００１１】
ところが、近年、１チップのＬＳＩにアナログ回路とデジタル回路との両方が搭載されたミックスドシグナルＬＳＩが一般的になってきた。ここで、デジタル回路は、ＭＯＳプロセスで回路資産が蓄積されている。このため、アナログ回路資産が蓄積されたバイポーラトランジスタと、デジタル回路資産が蓄積されたＭＯＳトランジスタとが共存できるＢｉ−ＣＭＯＳプロセスが開発されてきた。しかしながら、このＢｉ−ＣＭＯＳプロセスは、複雑、且つ製造コストが大きいという問題がある。そこで、近年、ミックスドシグナルＬＳＩには、アナログ回路としてＣＭＯＳアナログ回路が多用されるようになってきた。
【００１２】
ところが、前記トランスコンダクタンス装置１０１が、ＭＯＳトランジスタにより構成されると、前記トランスコンダクタンスｇｍは、前記定電流源１０６のバイアス電流Ｉ１０１の電流値の平方根に比例する。このため、前記トランスコンダクタンスｇｍ１０１の可変域を大きくするためには、バイポーラトランジスタ回路の場合より、前記バイアス電流Ｉ１０１の可変域を大きくする必要がある。ところが、バイアス電流の可変域について、上限値は、消費電力の許容範囲まで上げることができるが、下限値は、前記正相入力電圧Ｖ１０２、又は前記負相入力電圧Ｖ１０３の振幅と、前記トランスコンダクタンス装置１０１を構成するＭＯＳの入力ダイナミックレンジとのトレードオフにより制限される。このため、従来技術に係るｇｍ−Ｃ回路では、カットオフ周波数の下限値を下げることができなかった。
【課題を解決するための手段】
【００１３】
上記に鑑み、本発明に係るトランスコンダクタンス装置は、第１のトランスコンダクタンスを有する第１のトランスコンダクタと、第２のトランスコンダクタンスを有する第２のトランスコンダクタと、を備え、前記第１のトランスコンダクタの非反転入力端子と、前記第２のトランスコンダクタの非反転入力端子とには、入力信号が印加され、前記第１のトランスコンダクタの反転入力端子と、前記第２のトランスコンダクタの反転入力端子とには、前記入力信号の反転信号が印加され、前記第１のトランスコンダクタの非反転出力端子からの出力信号と前記第２のトランスコンダクタの反転出力端子からの出力信号との合成信号、又は／及び前記第１のトランスコンダクタの反転出力端子からの出力信号と前記第２のトランスコンダクタの非反転出力端子からの出力信号との合成信号が出力され、前記第１のトランスコンダクタンスは、前記第２のコンダクタンスの絶対値よりも大きくなるように設定されていることを特徴とする。
【００１４】
また、前記第１のトランスコンダクタは、差動対を構成する第１のＭＯＳトランジスタと、第２のＭＯＳトランジスタとを備え、前記第１のＭＯＳトランジスタのゲートには、正相入力電圧が印加され、且つ、前記第２のＭＯＳトランジスタのゲートには、負相入力電圧が印加されており、前記第２のトランスコンダクタは、差動対を構成する第３のＭＯＳトランジスタ、と第４のＭＯＳトランジスタとを備え、前記第３のＭＯＳトランジスタのゲートには、前記負相入力電圧が印加され、且つ、前記第４のＭＯＳトランジスタのゲートには、前記正相入力電圧が印加され、前記第１のＭＯＳトランジスタの出力端子と、前記第３のＭＯＳトランジスタの出力端子とは接続されており、且つ、前記第２のＭＯＳトランジスタの出力端子と、前記第４のＭＯＳトランジスタの出力端子とは接続されていることを特徴とする。
【００１５】
また、前記第１のＭＯＳトランジスタ、及び前記第２のＭＯＳトランジスタからなる差動対に第１のバイアス電流を供給する第１の定電流源と、前記第３のＭＯＳトランジスタ、及び前記第４のＭＯＳトランジスタからなる差動対に第２のバイアス電流を供給する第２の定電流源と、を備え、前記第１のバイアス電流の電流値は、前記第１のトランスコンダクタンスの設定値に応じて設定され、前記第２のバイアス電流の電流値は、前記第２のトランスコンダクタンスの設定値に応じて設定され、前記第１のバイアス電流の電流値は、前記第２のバイアス電流の電流値よりも大きくなるように設定されていることを特徴とする。
【００１６】
また、前記第１のバイアス電流の電流値は、前記第１のＭＯＳトランジスタの入力ダイナミックレンジが、前記正相入力電圧の可変電圧領域を含み、且つ、前記第２のＭＯＳトランジスタの入力ダイナミックレンジが、前記負相入力電圧の可変電圧領域を含むような範囲で設定され、前記第２のバイアス電流の電流値は、前記第３のＭＯＳトランジスタの入力ダイナミックレンジが、前記負相入力電圧の可変領域電圧を含み、且つ、前記第４のＭＯＳトランジスタの入力ダイナミックレンジが、前記正相入力電圧の可変電圧領域を含むような範囲で設定されることを特徴とする。
【００１７】
また、前記第１のトランスコンダクタ、又は前記第２のトランスコンダクタは、２個以上並列接続されていることを特徴とする。
【発明の効果】
【００１８】
本発明に係るトランスコンダクタンス装置のトランスコンダクタンスは、第１のトランスコンダクタンスから第２のトランスコンダクタンスを減じて得られる。このため、第２のトランスコンダクタのバイアス電流を増加させることにより、トランスコンダクタンス装置のトランスコンダクタンスを小さくすることができる。つまり、従来技術に係るトランスコンダクタンスのように、トランスコンダクタンスの下限値が、入力信号の振幅と、トランスコンダクタ回路を構成するＭＯＳの入力ダイナミックレンジとのトレードオフにより制限されるという技術的課題が解決される。
【００１９】
さらに、並列回路に前記第１のトランスコンダクタと前記第２のトランスコンダクタとが複数接続されると、トランスコンダクタンスの可変領域は、さらに小さい値までカバーできる。
【００２０】
そして、本発明に係るトランスコンダクタンス装置がｇｍ−Ｃフィルタ回路に適用されると、トランスコンダクタンス装置がＭＯＳで構成されていても、斯かるｇｍ−Ｃフィルタ回路のカットオフ周波数は、バイポーラで構成された場合と同程度まで可変するように設定できる。このため、特に、本発明は、ミックスドシグナルＬＳＩに最適なものである。
【発明を実施するための最良の形態】
【００２１】
以下、本発明に係るトランスコンダクタンス装置について、図面を参照しながら、詳細に説明する。
【００２２】
図１は、本発明に係るトランスコンダクタンス装置１のブロック図を示す。該トランスコンダクタンス装置１は、第１のトランスコンダクタ１１と、第２のトランスコンダクタ２１との並列接続から構成される。
【００２３】
読出回路３０は、例えば、ウォルブ信号を読み出す回路である。そして、該読出回路３０から、前記トランスコンダクタンス装置１の非反転入力端子２に正相入力電圧Ｖ２が、反転入力端子３に負相入力電圧Ｖ３が入力される。そして、前記正相入力電圧Ｖ２は、前記非反転入力端子２から、前記第１のトランスコンダクタ１１の第１の非反転入力端子１２、及び前記第２のトランスコンダクタ２１の第２の非反転入力端子２２に入力される。また、前記負相入力電圧Ｖ３は、前記反転入力端子３から、前記第１のトランスコンダクタ１１の第１の反転入力端子１３、及び前記第２のトランスコンダクタ２１の第２の反転入力端子２３に入力される。
【００２４】
そして、前記第１のトランスコンダクタ１１の第１のトランスコンダクタンスｇｍ１１を比例定数として、前記正相入力電圧Ｖ２と前記負相入力電圧Ｖ３との電位差に応じて、第１の非反転出力端子１４から第１の正相出力電流Ｉ１４が出力され、第１の反転出力端子１５から第１の負相出力電流Ｉ１５が出力される。同様に、前記第２のトランスコンダクタ２１の第２のトランスコンダクタンスｇｍ２１を比例定数として、第２の非反転出力端子２４から第２の正相出力電流Ｉ２４が出力され、第２の反転出力端子２５から第２の負相出力電流Ｉ２５が出力される。
【００２５】
ここで、前記第１の非反転出力端子１４と、前記第２の反転出力端子２５とは接続されている。このため、前記トランスコンダクタンス装置１の非反転出力端子４から出力される正相出力電流Ｉ４は、前記第１の正相出力電流Ｉ１４と、前記第２の負相出力電流Ｉ２５とからなる。同様に、前記第１の反転出力端子１５と、前記第２の非反転出力端子２４とは接続されている。このため、前記トランスコンダクタ回路１の反転出力端子５から出力される負相出力電流Ｉ５は、前記第２の負相出力電流Ｉ１５と、前記第２の正相出力電流Ｉ２４とからなる。
【００２６】
すなわち、前記トランスコンダクタンス装置１のトランスコンダクタンスｇｍ１は、前記第１のトランスコンダクタンスｇｍ１１から、前記第２のトランスコンダクタンスｇｍ２１を減じた値となる。言い換えると、前記第１のトランスコンダクタ１１と前記第２のトランスコンダクタ２１とは並列接続されており、且つ、前記第１のトランスコンダクタンスｇｍ１１は、正相領域で変化し、前記第２のトランスコンダクタンスｇｍ２１は負相領域で変化する。
【００２７】
以上、本発明では、前記トランスコンダクタンス装置１が、ＭＯＳトランジスタで構成されても、前記トランスコンダクタンスｇｍ１の可変領域は、十分に広い範囲となり、且つ小さい値も得られる。尚、前記第１のトランスコンダクタンスｇｍ１１が、前記第２のトランスコンダクタンスｇｍ２１よりも小さくなると、前記トランスコンダクタンスｇｍ１は負になってしまう。このため、前記第１のトランスコンダクタンスｇｍ１１は、前記第２のトランスコンダクタンスｇｍ２１の絶対値よりも大きくなるように設定される。具体的には、前記第１のトランスコンダクタ１１に供給する第１のバイアス電流Ｉ１１は、前記第２のトランスコンダクタ２１に供給する第２のバイアス電流Ｉ２１よりも電流値が大きくなるように設定される。
【００２８】
図２（ａ）は、前記第１のトランスコンダクタ１１が、ＭＯＳトランジスタで構成された場合の回路図を示す。前記第１のトランスコンダクタ１１は、互いに差動接続された第１の非反転ＭＯＳトランジスタＭ１２と、第１の反転ＭＯＳトランジスタＭ１３とから構成される。尚、前記第１の非反転ＭＯＳトランジスタＭ１２のゲートは、前記第１の非反転入力端子１２に該当する。同様に、前記第１の反転ＭＯＳトランジスタＭ１３のゲートは、前記第１の反転入力端子１３に該当する。そして、前記第１の非反転ＭＯＳトランジスタＭ１２、及び前記第１の反転ＭＯＳトランジスタＭ１３のソース側には、第１の定電流源１６が共通して接続されている。斯かる構成において、前記第１のトランスコンダクタンスｇｍ１１は、前記第１の定電流源１６から出力される前記バイアス電流Ｉ１１の電流値の２乗に比例する。
【００２９】
同様に、図２（ｂ）は、前記第２のトランスコンダクタ２１が、ＭＯＳトランジスタで構成された場合の回路図を示す。前記第２のトランスコンダクタ２１は、互いに差動接続された第２の非反転ＭＯＳトランジスタＭ２２と、第２の反転ＭＯＳトランジスタＭ２３とから構成される。尚、前記第２の非反転ＭＯＳトランジスタＭ２２のゲートは、前記第２の非反転入力端子２２に該当する。同様に、前記第２の反転ＭＯＳトランジスタＭ２３のゲートは、前記第２の反転入力端子２３に該当する。そして、前記第２の非反転ＭＯＳトランジスタＭ２２、及び前記第２の反転ＭＯＳトランジスタＭ２３のソース側には、第２の定電流源２６が共通して接続されている。斯かる構成において、前記第２のトランスコンダクタンスｇｍ２１は、前記第２の定電流源２６から出力される前記バイアス電流Ｉ２１の電流値の２乗に比例する。
【００３０】
図３は、前記トランスコンダクタンス装置１について、前記第１のトランスコンダクタ１１、及び前記第２のトランスコンダクタ２１がＭＯＳトランジスタで構成された場合の回路図を示す。すなわち、前記第１のトランスコンダクタ１１は、前記第１の非反転ＭＯＳトランジスタＭ１２、及び前記第１の反転ＭＯＳトランジスタＭ１３から構成される。また、前記第２のトランスコンダクタ２１は、前記第２の非反転ＭＯＳトランジスタＭ２２、及び前記第２の反転ＭＯＳトランジスタＭ２３から構成される。
【００３１】
前記正相入力電圧Ｖ２は、前記第１の非反転ＭＯＳトランジスタＭ１２のゲート１２、及び前記第２の非反転ＭＯＳトランジスタＭ２２のゲート２２に入力される。また、前記負相入力電圧Ｖ３は、前記第１の反転ＭＯＳトランジスタＭ１３のゲート１３、及び前記第２のＭＯＳトランジスタＭ２３のゲート２３に入力される。
【００３２】
そして、前記第１の非反転ＭＯＳトランジスタＭ１２のドレインに接続された前記第１の非反転出力端子１４と、前記第２のＭＯＳトランジスタＭ２３のドレインに接続された前記第２の反転出力端子２５とが接続されている。このため、前記１の反転出力端子１５から出力される第１の負相出力電流Ｉ１５と、前記第２の非反転出力端子２２から出力される第２の正相出力電流Ｉ２４とからなる反転出力電流Ｉ４が、前記非反転入力端子４から出力される。同様に、前記１の非反転出力端子１４から出力される第１の正相出力電流Ｉ１４と、前記第２の反転出力端子２３から出力される第２の負相出力電流Ｉ２５とからなる反転出力電流Ｉ５が、前記反転入力端子５から出力される。
【００３３】
斯かる構成において、前記トランスコンダクタンスｇｍ１は、前記第１のトランスコンダクタンスｇｍ１１から、前記第２のトランスコンダクタンスｇｍ２１を減じた値となる。このため、前記トランスコンダクタンスｇｍ１を小さくするためには、前記第２のトランスコンダクタンスｇｍ２１に供給される前記第２のバイアス電流Ｉ２２の電流値を大きくすればよい。つまり、従来技術と異なり、トランスコンダクタンスを小さくするのに、バイアス電流を小さくする必要がないため、入力される信号の電圧が、ＭＯＳトランジスタの入力ダイナミックレンジを超えて、出力に歪が生じるという問題を避けることができる。
【００３４】
そして、前記トランスコンダクタンス装置１は、ｇｍ−Ｃフィルタ回路に用いられる。すなわち、図４に示すように、前記非反転出力端子４には、コンデンサＣ４と、トランスコンダクタンス装置３１の非反転入力端子３２とが接続されている。また、前記反転出力端子５には、コンデンサＣ５と、前記トランスコンダクタ３１の反転入力端子３３とが接続されている。ここで、前記トランスコンダクタ３１は、前記非反転入力端子３２と反転出力端子３４とが接続され、前記反転入力端子３３と非反転出力端子３４とが接続されている。このとき、前記コンデンサＣ４、前記コンデンサＣ５、及びトランスコンダクタ３１によりローパスフィルタが構成されている。斯かるフィルタ回路において、カットオフ周波数ｆｃは、前記トランスコンダクタンス装置１１のトランスコンダクタンスｇｍ１に比例し、前記コンデンサＣ４及び前記コンデンサＣ５のからなる容量Ｃに反比例する。この点、本発明では、前記トランスコンダクタンス装置１は、前記第１のトランスコンダクタ１１、及び前記第２のトランスコンダクタ２１から構成される。このため、前記トランスコンダクタンスｇｍ１の可変領域は、小さい値も設定できる。このため、本発明では、前記カットオフ周波数ｆｃの可変領域は、幅広く設定できる。
【００３５】
以上、本発明では、前記トランスコンダクタンスｇｍ１が、正相領域で変化する前記第１のトランスコンダクタンスｇｍ１１と、負相領域で変化する前記第２のトランスコンダクタンスｇｍ２１とから設定される。このため、トランスコンダクンスｇｍ１の可変領域は、従来技術の略２倍となり、且つ小さい値も設定できる。
【００３６】
さらには、トランスコンダクタンス装置１がＭＯＳトランジスタにより構成されても、バイアス電流を小さくしなくても、トランスコンダクタンスｇｍ１を小さくすることができる。このため、ＭＯＳトランジスタの入力ダイナミックレンジと、入力信号の振幅とのトレードオフが解消される。
【００３７】
さらには、本発明に係るトランスコンダクタンス装置がｇｍ−Ｃフィルタ回路の一部として構成されると、幅広い可変領域のカットオフ周波数ｆｃが得られる。このため、特に、アナログ回路とデジタル回路とが１チップに搭載されたミックスドシグナルＬＳＩにおいて、技術的効果が発揮される。
【００３８】
尚、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００３９】
例えば、本実施形態では、トランスコンダクタンス装置は、２つのトランスコンダクタから構成されていた。しかしながら、本発明は、トランスコンダクタの数により限定されず、複数のトランスコンダクタンスが並列接続されてもよい。図５は、その一例を示すブロック図であり、３つの前記第１のトランスコンダクタ１１、及び３つの前記第２のトランスコンダクタ２１の並列接続から構成される。そして、それぞれの前記第１の非反転入力端子１２、及び前記第２の非反転入力端子２２には、正相入力電圧Ｖ２が入力され、それぞれの前記第１の反転入力端子１３、及び前記第２の反転入力端子２３には、負相入力電圧Ｖ３が入力される。そして、それぞれの前記第１のトランスコンダクタ１１により、第１のトランスコンダクタンスｇｍ１を比例定数として、前記正相入力信号Ｖｉｎ＋と前記負相入力信号Ｖｉｎ−との差に応じて、前記第１の非反転出力端子１４から正相出力電流Ｉ１４が出力され、前記第１の反転出力端子１５から負相出力電流Ｉ１５が出力される。同様に、それぞれの前記第２のトランスコンダクタ２１により、第２のトランスコンダクタンスｇｍ２を比例定数として、前記第２の非反転出力端子２４から第２の正相出力電流Ｉ２４が出力され、前記第２の反転出力端子２５から第２の負相出力電流Ｉ２５とが出力される。ここで、それぞれの前記第１の非反転出力端子１４、及び前記第２の反転出力端子２５は、非反転出力端子４に接続されている。また、それぞれの前記第１の反転出力端子１５、及び前記第２の非反転出力端子２４は、反転出力端子５に接続されている。以上の構成をとった場合、全体のトランスコンダクタンスは、全ての前記第１のトランスコンダクタンスｇｍ１１を加えた値と、全ての前記第２のトランスコンダクタンスｇｍ２１を加えた値との差となる。すなわち、それぞれの定電流源から出力されるバイアス電流を設定することにより、幅広いトランスコンダクタンスが得られる。例えば、全てのトランスコンダクタが同性能だとすれば、全体のトランスコンダクタンスの可変領域は、従来技術の略６倍となり、且つ小さい値もカバーする。
【００４０】
また、本実施形態では、前記第１のトランスコンダクタ１１と、前記第２のトランスコンダクタンス装置２１とが、同数の場合について説明した。しかしながら、本発明は、これに限定されない。例えば、前記第１のトランスコンダクタンスｇｍ１１が、前記第２のトランスコンダクタンスｇｍ２１よりも、２倍の可変領域をとれば、前記第２のトランスコンダクタ２１は、前記第１のトランスコンダクタ１１の２倍接続されるように構成される。
【００４１】
また、本実施形態では、前記第１のバイアス電流Ｉ１１、及び前記第２のバイアス電流Ｉ１２のいずれもが可変であるとした。しかしながら、本発明は、これに限定されず、前記第１のバイアス電流Ｉ１１が一定値に固定され、前記第２のバイアス電流Ｉ２１のみが可変であってもよい。この場合、前記第２のバイアス電流Ｉ２１の電流値を大きくすることにより、前記トランスコンダクタンスｇｍ１は小さくなる。
【図面の簡単な説明】
【００４２】
【図１】本発明に係るトランスコンダクタンス装置のブロック図を示す。
【図２】本発明に係るトランスコンダクタの回路図を示す。
【図３】本発明に係るトランスコンダクタンス装置の回路図を示す。
【図４】本発明に係るｇｍ−Ｃフィルタ回路のブロック図を示す。
【図５】本発明に係るトランスコンダクタンス装置のブロック図を示す。
【図６】従来技術に係るｇｍ−Ｃフィルタ回路のブロック図を示す。
【図７】従来技術に係るｇｍ−Ｃフィルタ回路の等価回路図を示す。
【符号の説明】
【００４３】
１        トランスコンダクタンス装置
２        非反転入力端子
３        反転入力端子
４        非反転出力端子
５        反転出力端子
１１      第１のトランスコンダクタンス装置
１２      第１の非反転入力端子
１３      第１の反転入力端子
１４      第１の非反転出力端子
１５      第１の反転出力端子
１６      第１の定電流源
２１      第２のトランスコンダクタンス装置
２２      第２の非反転入力端子
２３      第２の反転入力端子
２４      第２の非反転出力端子
２５      第２の反転出力端子
２６      第２の定電流源
３０      読出回路
Ｖ２      正相入力電圧
Ｖ３      負相入力電圧
Ｉ４      正相出力電流
Ｉ５      負相出力電流
Ｉ１４    第１の正相出力電流
Ｉ１５    第１の負相出力電流
Ｉ２４    第２の正相出力電流
Ｉ２５    第２の負相出力電流
【図１】
2008022468.tif 000003
【図２】
2008022468.tif 000004
【図３】
2008022468.tif 000005
【図４】
2008022468.tif 000006
【図５】
2008022468.tif 000007
【図６】
2008022468.tif 000008
【図７】
2008022468.tif 000009