(57)【要約】【課題】エミッタバラスト抵抗の低下によるＩＧＢＴの伝達特性の増大を抑え、高破壊耐量を有する絶縁ゲート型半導体装置を提供する。【解決手段】ストライプ状に設けられたトレンチ４に対して、トレンチ４と交差する方向に第１エミッタ拡散層９が設けられたＩＧＢＴが構成されている。この構造において、コンタクト領域８を矩形状に形成する。そして第１エミッタ層９上で、コンタクト領域８のトレンチ４と交差する方向の幅が、第１エミッタ層９上以外の部分の幅以下となるようにする。上記構成により、エミッタ拡散層９のエミッタバラスト抵抗を大きくでき、短絡破壊耐量を向上させることができる。【選択図】図１
2008091491.tif 000002
【特許請求の範囲】
【請求項１】
第１主面及び第２主面を有する第１導電型の半導体基板と、
前記半導体基板の前記第１主面の近傍に設けられた第２導電型のベース層と、
前記半導体基板の前記第１主面から前記ベース層を貫通し、前記第１主面上で開口部がストライプ状に形成された複数のトレンチと、
前記トレンチの内面を覆う絶縁膜と、
前記絶縁膜を介して前記トレンチの内部に埋め込まれたゲート電極と、
前記ベース層の表層部で前記トレンチと交差する方向にストライプ状に設けられた複数の第１エミッタ拡散層と、
前記半導体基板の前記第１主面上で、前記隣接する前記トレンチ間に設けられたコンタクト領域と、
前記コンタクト領域に埋め込まれ、前記第１エミッタ拡散層及び前記ベース層と電気的に接続されたエミッタ電極と、
前記半導体基板の前記第２主面側に設けられたコレクタ層と、
前記半導体基板の前記第２主面側に設けられ、前記コレクタ層と電気的に接続されたコレクタ電極とを備え、
前記コンタクト領域は、前記半導体基板の前記第１主面上で前記トレンチの長手方向に沿って矩形状に形成され、前記第１エミッタ層上で、前記コンタクト領域の前記トレンチと交差する方向の幅が、前記第１エミッタ層上以外の部分の幅以下であることを特徴とする絶縁ゲート型半導体装置。
【請求項２】
前記第１エミッタ拡散層の前記コンタクト領域の端部の直下部分と前記トレンチとの間の距離をＬ１とし、
前記第１エミッタ拡散層の前記トレンチの長手方向の幅をＬ２とするとき、
Ｌ１≧０．５・Ｌ２の関係を満たし、かつ、前記第１エミッタ拡散層のシート抵抗は、１００Ω／□以上であることを特徴とする請求項１に記載の絶縁ゲート型半導体装置。
【請求項３】
隣接する前記トレンチ間に、前記トレンチの長手方向に沿って少なくとも１本のダミートレンチが設けられ、
前記ダミートレンチは、前記エミッタ電極と電気的に接続されていることを特徴とする請求項１又は２に記載の絶縁ゲート型半導体装置。
【請求項４】
前記基板上で、前記ダミートレンチの両側の前記第１エミッタ拡散層を接続する導電膜パターンが設けられていることを特徴とする請求項３に記載の絶縁ゲート型半導体装置。
【請求項５】
前記トレンチの両側に接して短冊状に設けられた第２エミッタ拡散層を更に有し、
複数の前記第１エミッタ拡散層及び複数の前記第２エミッタ拡散層により、梯子状のエミッタ拡散層が構成されていることを特徴とする請求項１又は３に記載の絶縁ゲート型半導体装置。
【請求項６】
前記トレンチの両側に接して短冊状に設けられた第２エミッタ拡散層を更に有し、
前記第１エミッタ拡散層及び前記第２エミッタ拡散層により、Ｔ字状のエミッタ拡散層が構成されていることを特徴とする請求項１又は３に記載の絶縁ゲート型半導体装置。
【請求項７】
前記Ｔ字状のエミッタ拡散層の前記トレンチの長手方向の幅は、前記Ｔ字状のエミッタ拡散層の前記コンタクト領域の端部の直下部分と前記トレンチとの間の距離よりも小さいことを特徴とする請求項６に記載の絶縁ゲート型半導体装置。
【請求項８】
前記ダミートレンチの両側に接して短冊状に設けられた第３エミッタ拡散層を更に有し、
複数の前記第１エミッタ拡散層及び複数の前記第３エミッタ拡散層により、櫛状のエミッタ拡散層が構成されていることを特徴とする請求項３に記載の絶縁ゲート型半導体装置。
【請求項９】
前記ダミートレンチは複数設けられ、
前記複数の前記ダミートレンチのうち、隣接する前記ダミートレンチの間に、第４のエミッタ拡散層を更に有していることを特徴とする請求項３に記載の絶縁ゲート型半導体装置。
【請求項１０】
前記複数の前記第１エミッタ拡散層は、前記トレンチの両側で段違いに配置されていることを特徴とする請求項１又は２に記載の絶縁ゲート型半導体装置。
【請求項１１】
前記トレンチの両側で前記複数の前記第１エミッタ拡散層が段違いに配置され、
前記ダミートレンチの両側で前記複数の前記第１エミッタ拡散層が段違いに配置されていることを特徴とする請求項３又は８又は９に記載の絶縁ゲート型半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は絶縁ゲート型半導体装置に関し、特に、飽和電流のばらつきを抑制し、短絡耐量試験における破壊耐量を向上させた絶縁ゲート型半導体装置に関するものである。
【背景技術】
【０００２】
絶縁ゲート型半導体装置におけるＩＧＢＴ（Insulated Gate Bipolar Transistor）は、ＭＯＳＦＥＴの高速動作とバイポーラトランジスタの低オン電圧の特性とを兼ね備えており、インバータ等の電力変換装置に広く用いられている。
【０００３】
近年、トレンチゲート構造を持つＩＧＢＴの発明により、オン電圧とスイッチングロスの低減が進んでいる。さらに、キャリア蓄積層を備えた改良型のＩＧＢＴやＩＥＧＴ（Injection Enhanced Gate Transistor）の出現により、チップの縦方向のキャリア分布の最適化が図れるようになり、さらなるオン電圧とスイッチングロスの低減が可能となっている（例えば、特許文献１参照）。
【０００４】
上述した構造により、ＩＧＢＴが動作する際の発熱量を小さくでき、電流密度の向上が可能となっている。これによりチップサイズを小さくできるため、チップコストが低減し、それを搭載するＩＧＢＴモジュールを小型化できるという様々なメリットがある（例えば、特許文献１参照）。
【０００５】
【特許文献１】特開２００１−１５７３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
トレンチゲート構造のＩＧＢＴが開発される以前は、主にＩＧＢＴ動作時の発熱量によりチップサイズが制約されていた。しかし、近年は動作時の発熱量が抑制され、さらにＩＧＢＴを搭載したパッケージの冷却技術が進歩している。このため、チップサイズは、閾値電圧Ｖｔｈや飽和電流などの特性ばらつきによっても制約されるようになってきている。
【０００７】
以下、その理由について述べる。ＩＧＢＴが短絡状態になり大電流が流れた場合、通常、制御回路が短絡電流を検出し、ゲート電圧を低下させることで電流を遮断する。しかし、制御系が短絡電流を検出した後、電流を遮断するまでの間には、数μｓｅｃの時間を要する。このため、この間にチップが破壊しないように設計を行う必要がある。
【０００８】
次に、飽和電流が大きすぎる場合、ＩＧＢＴが短絡状態になった時の発熱（ＩＧＢＴの飽和電流とコレクタ-エミッタ間電圧の時間積分値）が大きくなり、短時間でチップが破壊する可能性がある。このため飽和電流は、必要以上に流れないように設計する必要がある。
【０００９】
逆に飽和電流が小さすぎる場合は、短絡状態になっても制御回路が短絡状態を認識することができず、電流が遮断されない。そうすると短絡電流が長時間流れ続け、その発熱によりチップが破壊する。従って、飽和電流値は所定の範囲内に収める必要がある。
【００１０】
飽和電流のばらつきが大きい場合、飽和電流が大きい方にばらついた場合でもチップが破壊しないように、単位面積あたりの飽和電流が小さくなるようにＭＯＳ部の設計を行う必要がある。この場合、必要な電流を得るためにはチップ面積を大きくしなければならなくなる。
【００１１】
飽和電流値を決定する主なパラメータとして、ゲートの閾値電圧ＶＧＥ（ｔｈ）が挙げられる。ＶＧＥ（ｔｈ）の値が小さいと飽和電流は大きくなり、ＶＧＥ（ｔｈ）の値が大きいと飽和電流は小さくなる。従ってＶＧＥ（ｔｈ）のばらつきを抑えることにより、飽和電流のばらつきを抑えることが可能である。
【００１２】
しかし、トレンチゲート構造のＩＧＢＴでは、ＶＧＥ（ｔｈ）の値が同一であっても、トレンチ開口寸法のばらつきや、トレンチ形成工程とエミッタ形成工程のリソグラフィのマスクずれにより、飽和電流が変化する。つまり、上記構造のＩＧＢＴでは、ＶＧＥ（ｔｈ）のばらつきを小さくしても、プレーナー型のＩＧＢＴに比べて飽和電流のばらつきが大きくなる。特に、キャリア蓄積層を有するトレンチゲート構造のＩＧＢＴの場合、その傾向が顕著である。
【００１３】
次に、トレンチ構造のＩＧＢＴの飽和電流ばらつき要因について説明する。上記構造のＩＧＢＴを基板の主面側から見た平面図を図８３に示す。また、図８３のＩ−Ｉ部、II−II部の断面図をそれぞれ図８４、図８５に示す。
【００１４】
図８３に示すように、基板の主面上にトレンチ４がストライプ状に設けられている。トレンチ４と交差する方向に、エミッタ拡散層９がストライプ状に設けられている。さらに、トレンチ４の両側には、エミッタ拡散層９ａがトレンチ４のストライプと平行に設けられている。このようにして、エミッタ拡散層９およびエミッタ拡散層９ａにより、梯子状のエミッタ拡散層が形成されている。
【００１５】
図８４及び図８５に示すように、トレンチ４の上面を覆うように、層間膜７が形成されている。隣接する層間膜７の間には、コンタクト領域８が設けられている。ベース領域３、層間膜７の上に、全面にエミッタ電極６が形成されている。図８４に示す断面では、エミッタ電極６は、コンタクト領域８を介して、ベース領域３と電気的に接続されている。図８５に示す断面では、エミッタ電極６は、コンタクト領域８を介してエミッタ拡散層９と電気的に接続されている。
【００１６】
ＩＧＢＴがオン状態となったとき、図８５に示したエミッタ電極６からコンタクト領域８を介して、エミッタ拡散層９に電子が供給される。そして電子は、エミッタ拡散層９から、これに接続されたエミッタ拡散層９ａへ渡り、さらにベース領域３内のトレンチ５に沿って形成されるチャネル領域（図示しない）を介して、コレクタ電極１０側へと進む。
【００１７】
ここで、エミッタ拡散層９ａのうち、エミッタ拡散層９とエミッタ拡散層９ａとの接続点からの距離が遠い部分では、エミッタ拡散抵抗（エミッタバラスト抵抗）と電子電流の積による電圧ドロップが発生する。この部分では、ゲートの実質的な印加電圧が低下することとなり、飽和電流が流れにくくなる。
【００１８】
上記構造においては、トレンチ４（のストライプ）と交差する方向に形成されたエミッタ拡散層９の間隔を変えることでエミッタバラスト抵抗が変化する。このため、飽和電流値の設計を行いやすく、さらには大電流が流れるとバラスト抵抗による電圧ドロップが大きくなり電流を抑制するというメリットもある。
【００１９】
しかし、製造工程の中で、トレンチ４の開口寸法が小さくなった場合、トレンチ４に平行に形成されたエミッタ拡散層９ａの幅が大きくなる。このときエミッタバラスト抵抗が小さくなるため飽和電流が大きくなる。逆に、トレンチ４の開口寸法が大きくなった場合は、飽和電流が小さくなる。つまり、トレンチ４の開口寸法（トレンチ幅）のばらつきにより、トレンチ４と平行に形成されたエミッタ拡散層９ａの幅がばらつき、その結果、飽和電流値がばらつくという問題があった。
【００２０】
このばらつきを抑えるため、図８６〜図８８に示すように、トレンチ４に対して平行に形成されるエミッタ拡散層９ａをなくした構造も提案されている。ここで、図８６はトレンチ構造のＩＧＢＴを基板の主面側から見た平面図である。また、図８７、図８８は、それぞれ図８６のＩ−Ｉ部、II−II部の断面図である。
【００２１】
この構造ではトレンチ４の開口寸法がばらついてもエミッタバラスト抵抗が変化しないため、飽和電流のばらつきが非常に小さくなる。しかし、エミッタバラスト抵抗が無いため、大電流が流れても電流を抑制しようとする作用がない。このため伝達特性が大きくなってしまい、飽和電流の設計が困難になるという問題があった。
【００２２】
本発明は上記課題を解決するためになされたもので、その目的は、エミッタバラスト抵抗の低下によるＩＧＢＴの伝達特性の増大を抑えつつ、高破壊耐量を有する絶縁ゲート型半導体装置を提供することである。
【課題を解決するための手段】
【００２３】
本発明に係る絶縁ゲート型半導体装置は、第１主面及び第２主面を有する第１導電型の半導体基板と、前記半導体基板の前記第１主面の近傍に設けられた第２導電型のベース層と、前記半導体基板の前記第１主面から前記ベース層を貫通し、前記第１主面上で開口部がストライプ状に形成された複数のトレンチと、前記トレンチの内面を覆う絶縁膜と、前記絶縁膜を介して前記トレンチの内部に埋め込まれたゲート電極と、前記ベース層の表層部で前記トレンチと交差する方向にストライプ状に設けられた複数の第１エミッタ拡散層と、前記半導体基板の前記第１主面上で、前記隣接する前記トレンチ間に設けられたコンタクト領域と、前記コンタクト領域に埋め込まれ、前記第１エミッタ拡散層及び前記ベース層と電気的に接続されたエミッタ電極と、前記半導体基板の前記第２主面側に設けられたコレクタ層と、前記半導体基板の前記第２主面側に設けられ、前記コレクタ層と電気的に接続されたコレクタ電極とを備え、前記コンタクト領域は、前記半導体基板の前記第１主面上で前記トレンチの長手方向に沿って矩形状に形成され、前記第１エミッタ層上で、前記コンタクト領域の前記トレンチと交差する方向の幅が、前記第１エミッタ層上以外の部分の幅以下であることを特徴とする。本発明のその他の特徴については、以下において詳細に説明する。
【発明の効果】
【００２４】
本発明によれば、エミッタバラスト抵抗の低下によるＩＧＢＴの伝達特性の増大を抑えつつ、高破壊耐量を有する絶縁ゲート型半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００２５】
以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。
【００２６】
実施の形態１．
本実施の形態１に係る絶縁ゲート型半導体装置について説明する。この半導体装置は、トレンチ型の絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor；以下、「ＩＧＢＴ」という）を有しており、第１主面（上主面）および第２主面（下主面）を有するＮ型の半導体基板を用いて形成されている。図１に、この半導体装置を半導体基板の第１主面側から見た場合の平面図を示す。また、図１のＩ−Ｉ部、II−II部の断面図をそれぞれ図２、図３に示す。
【００２７】
図２及び図３に示すように、半導体基板２の第１主面の近傍に、Ｐ型不純物を含むベース層３が設けられている。半導体基板２の第１主面側からベース層３を貫通し、先端部が半導体基板２に達するトレンチ４が複数設けられている。
【００２８】
これらのトレンチ４の開口部は、図１〜図３に示すように、半導体基板２の第１主面上でストライプ状に形成されている。また、隣接するトレンチ４を接続するように、第１エミッタ拡散層９が、トレンチ４と交差する方向にストライプ状に設けられている。第１エミッタ拡散層９は、図３に示すように、ベース層３の表層部に設けられている。
【００２９】
図２及び図３に示すように、トレンチ４の内面を覆うように、ゲート絶縁膜５が設けられている。トレンチ４の内部には、ゲート絶縁膜５を介してゲート電極５ａが設けられている。さらに、各トレンチ４の上面を覆うように、層間膜７が設けられている。
【００３０】
図１に示すように、半導体基板２の主面上で、隣接するトレンチ４の間に、トレンチ４の長手方向に沿ってコンタクト領域８が設けられている。図２に示すように、コンタクト領域８には、ベース層３が露出している。コンタクト領域８には、エミッタ電極６が設けられ、ベース層３と電気的に接続されている。
【００３１】
また、図３に示すように、コンタクト領域８には、第１エミッタ拡散層９が露出している。コンタクト領域８には、エミッタ電極６が設けられ、第１エミッタ拡散層９と電気的に接続されている。
【００３２】
図２及び図３に示すように、半導体基板２の第２主面側には、コレクタ層１が設けられている。さらに半導体基板２の第２主面側には、コレクタ層１を覆うようにコレクタ電極１０が設けられ、コレクタ層１と電気的に接続されている。
【００３３】
ここで、図１に示すように、コンタクト領域８は、半導体基板２の第１主面上で、トレンチ４の長手方向に沿って、矩形状に形成されている。ここで、図１の最も左側のトレンチ４およびその右側に隣接するコンタクト領域８に着目する。図２に示したＩ−Ｉ部の断面、即ちコンタクト領域８にエミッタ拡散層９が露出していない部分の断面では、コンタクト領域８の端部８ａの直下部分とトレンチ４までの距離はＬ０である。これに対して、図３に示したII−II部の断面、即ちコンタクト領域８にエミッタ拡散層９が露出している部分の断面では、コンタクト領域８の端部８ｂとトレンチ４までの距離はＬ１（但し、Ｌ１＞Ｌ０）である。即ち、コンタクト領域８は、第１エミッタ層９上で、コンタクト領域８のトレンチ４と交差する方向の幅が、第１エミッタ層９上以外の部分の幅以下となるように形成されている。
【００３４】
図１に示した構造では、エミッタ拡散層が、トレンチ４の長手方向と交差する方向に形成されている。このため、トレンチの開口寸法がばらついた場合や、トレンチを形成する工程とエミッタを形成する工程のマスクあわせずれが生じた場合でも、飽和電流のばらつきを小さく抑えることができる。
【００３５】
ここで、ＩＧＢＴのゲートに閾値以上の電圧を印加し、ＩＧＢＴがオンしている状態では、電子がエミッタ電極からエミッタ拡散層、チャネル領域を通ってコレクタ電極へと流れ込む。電子がエミッタ拡散層を通過する際には、エミッタ拡散抵抗（エミッタバラスト抵抗）により、流れる電流が小さくなる。即ちエミッタバラスト抵抗を大きくすると、ＩＧＢＴが短絡状態になり大電流が流れる場合においても電流を抑制する効果があり、破壊耐量を大きくすることができる。
【００３６】
図１に示した構造では、コンタクト領域８は、エミッタ電極６がＰベース層３と接触する部分の面積が広くなり、エミッタ拡散層９と接触する部分の面積が狭くなるように、半導体基板２の第１主面上から見て矩形状（凸凹形状）となるように形成されている。上記構造により、図８６〜図８８に示した構造と比較して、エミッタバラスト抵抗を大きくすることができる。
【００３７】
これによりＩＧＢＴの伝達特性を小さくし、短絡状態になったときに大電流が流れるのを防止できる。従って、エミッタ拡散層がストライプ状に形成されたＩＧＢＴにおいても、短絡破壊耐量を向上させることができる。
【００３８】
また、図３に示したように、第１エミッタ拡散層９のコンタクト領域８の端部８ｂの直下部分とトレンチ４との間の距離をＬ１とする。また、図１に示すように、第１エミッタ拡散層９のトレンチ４の長手方向の幅をＬ２とするとき、Ｌ１がＬ２の１／２倍以上の値となるようにし（即ちＬ１≧０．５・Ｌ２の関係を満たすようにし）、かつ、第１エミッタ拡散層９のシート抵抗を１００Ω／□以上とすることが好ましい。
【００３９】
上記の条件を満たすように設計することにより、図１〜図３に示した構造において、エミッタバラスト抵抗を最適化することができ、短絡破壊耐量をさらに向上させることができる。
【００４０】
以上説明したように、本実施の形態１によれば、エミッタバラスト抵抗の低下によるＩＧＢＴの伝達特性の増大を抑え、高破壊耐量を有する絶縁ゲート型半導体装置を得ることができる。
【００４１】
次に、本実施の形態１の変形例について、図４〜図６を参照して説明する。図４は、本変形例の絶縁ゲート型半導体装置の平面図であり、図５及び図６は、それぞれ図４のＩ−Ｉ部、II−II部の断面図である。
【００４２】
図４に示すように、複数のトレンチ４がストライプ状に設けられ、これらのトレンチと交差する方向に、複数の第１エミッタ拡散層９がストライプ状に設けられている。隣接する第１エミッタ拡散層９を接続するように、第２エミッタ拡散層９ａが、トレンチ４の両側に接して、短冊状に複数設けられている。そして、複数の第１エミッタ拡散層９及び複数の第２エミッタ拡散層９ａにより、梯子状のエミッタ拡散層が構成されている。その他については、図１〜図３に示した構造と同様である。
【００４３】
上記変形例であっても、図８３〜図８５に示した構造と比較すると、エミッタバラスト抵抗を増加させることができる。従って、本変形例によれば、エミッタバラスト抵抗の低下によるＩＧＢＴの伝達特性の増大を抑え、高破壊耐量を有する絶縁ゲート型半導体装置を得ることができる。
【００４４】
実施の形態２．
本実施の形態２に係る絶縁ゲート型半導体装置について、図７〜図９を参照しながら説明する。ここでは、実施の形態１と異なる点を中心に説明する。図７は、本実施の形態２に係る絶縁ゲート型半導体装置の平面図であり、図８及び図９は、それぞれ図７のＩ−Ｉ部、II−II部の断面図である。
【００４５】
図７に示すように、複数のトレンチ４がストライプ状に設けられ、隣接するトレンチ４の間に、トレンチ４の長手方向に沿ってダミートレンチ４ａが設けられている。ダミートレンチ４ａは、トレンチ４の長手方向に沿って、ストライプ状に設けられている。これらのトレンチ４と交差する方向に、第１エミッタ拡散層９が、トレンチ４とダミートレンチ４ａとの間を接続するように設けられている。そして、図８及び図９に示すように、ダミートレンチ４ａは、コンタクト領域８が形成されている位置に設けられ、エミッタ電極６と接続されている。その他については、実施の形態１と同様である。
【００４６】
上記構成により、コンタクト領域８とトレンチ４との間に挟まれたエミッタ拡散層の長さ、即ち第１エミッタ拡散層９のコンタクト領域８の端部８ｂの直下部分とトレンチ４との間の距離Ｌ１（図９参照）を、実施の形態１で示した構造よりも長くすることが可能である。これにより実施の形態１よりもさらに、エミッタバラスト抵抗を大きくする事が可能である。従って、大電流を流さない通常動作時はオン電圧を小さく維持し、ＩＧＢＴが短絡状態になり大電流が流れる場合には、電流を抑制することができる。すなわち、実施の形態１よりもさらに効果的に、破壊耐量を大きくすることができる。
【００４７】
本実施の形態２によれば、実施の形態１よりもさらに、破壊耐量を効果的に向上させることができる。
【００４８】
次に、本実施の形態２の第１の変形例について、図１０〜図１２を参照して説明する。図１０は、本変形例の絶縁ゲート型半導体装置の平面図であり、図１１及び図１２は、それぞれ図１０のＩ−Ｉ部、II−II部の断面図である。
【００４９】
図１０に示すように、複数のトレンチ４がストライプ状に設けられ、これらのトレンチと交差する方向に、複数の第１エミッタ拡散層９がストライプ状に設けられている。本変形例では、隣接するトレンチ４の間に、２本のダミートレンチ４ａが設けられた構造とする。
【００５０】
図１０〜図１２では、隣接するトレンチ４の間に、２本のダミートレンチ４ａが設けられた例を説明したが、３本以上のダミートレンチ４ａが設けられた構造であっても良い。即ち、隣接するトレンチ４の間に、ダミートレンチ４ａが、ストライプ状に複数設けられた構造であっても良い。このような構造であっても、図７〜図９と同様の効果を得ることができる。
【００５１】
次に、本実施の形態２の第２の変形例について、図１３〜図１５を参照して説明する。図１３は、本変形例の絶縁ゲート型半導体装置の平面図であり、図１４及び図１５は、それぞれ図１３のＩ−Ｉ部、II−II部の断面図である。
【００５２】
図１３に示すように、隣接する第１エミッタ拡散層９を接続するように、第２エミッタ拡散層９ａが、トレンチ４の両側に接して、短冊状に複数設けられている。そして、複数の第１エミッタ拡散層９及び複数の第２エミッタ拡散層９ａにより、梯子状のエミッタ拡散層が構成されている。その他については、図７〜図９に示した構造と同様である。このような構造であっても、図７〜図９と同様の効果を得ることができる。
【００５３】
次に、本実施の形態２の第３の変形例について、図１６〜図１８を参照して説明する。図１６は、本変形例の絶縁ゲート型半導体装置の平面図であり、図１７及び図１８は、それぞれ図１６のＩ−Ｉ部、II−II部の断面図である。
【００５４】
図１６〜図１８に示すように、隣接するトレンチ４の間には、ダミートレンチ４ａが２本設けられている。その他については、上記第２の変形例（図１３〜図１５）と同様である。このような構造であっても、図７〜図９と同様の効果を得ることができる。
【００５５】
次に、本実施の形態２の第４の変形例について、図１９〜図２１を参照して説明する。図１９は、本変形例の絶縁ゲート型半導体装置の平面図であり、図２０及び図２１は、それぞれ図１９のＩ−Ｉ部、II−II部の断面図である。
【００５６】
図１９〜図２１に示すように、ダミートレンチ４ａ上を覆うように、エミッタ拡散層領域９と同一の導電型の導電膜パターン１１が設けられている。この導電膜パターン１１は、例えばポリシリコンからなっている。即ち、半導体基板２上で、ダミートレンチ４ａの両側の第１エミッタ拡散層９を接続するように、導電膜パターン１１が設けられている。
【００５７】
上記構成により、ダミートレンチ４ａの両側の第１エミッタ拡散層９が電気的に接続されるため、これらの拡散層とエミッタ電極６との間の接触面積が増加する。また、ダミートレンチ４ａ上においても、導電膜パターン１１を介して、上記ダミートレンチ４ａの両側の拡散層９とエミッタ電極との間のコンタクトが取れる。従って、コンタクト領域８において、第１エミッタ拡散層９とエミッタ電極６との間の接触抵抗を小さくすることができる。
【００５８】
次に、本実施の形態２の第５の変形例について、図２２〜図２４を参照して説明する。図２２は、本変形例の絶縁ゲート型半導体装置の平面図であり、図２３及び図２４は、それぞれ図２２のＩ−Ｉ部、II−II部の断面図である。
【００５９】
図２２及び図２４に示すように、ダミートレンチ４ａ上を覆い、コンタクト領域８のコンタクト幅が狭くなった箇所に、短冊状の導電膜パターン１１が設けられている。この導電膜パターン１１は、上記第２の変形例の導電膜パターン１１と同様に、半導体基板２上で、ダミートレンチ４ａの両側の第１エミッタ拡散層９を接続している。本変形例の構造であっても、上記第２の変形例と同様の効果を得ることができる。
【００６０】
次に、本実施の形態２の第６の変形例について、図２５〜図２７を参照して説明する。図２５は、本変形例の絶縁ゲート型半導体装置の平面図であり、図２６及び図２７は、それぞれ図２５のＩ−Ｉ部、II−II部の断面図である。
【００６１】
図２５のII−II部の断面では、図２７に示すように層間膜７はダミートレンチ４ａ上を覆っている。この層間膜７の中の半導体基板２上で、ダミートレンチ４ａの両側の第１エミッタ拡散層９を接続するように、導電膜パターン１１が設けられている。
【００６２】
上記構成により、図２７の断面において、トレンチゲート４の両側の第１エミッタ拡散層９が、コンタクト領域８の端部に至るまでの距離を長くすることができる。これにより、エミッタバラスト抵抗を大きくすることができる。
【００６３】
実施の形態３．
本実施の形態３に係る絶縁ゲート型半導体装置について、図２８〜図３１を参照しながら説明する。ここでは、実施の形態２と異なる点を中心に説明する。図２８は、本実施の形態４に係る絶縁ゲート型半導体装置の平面図であり、図２９〜図３１は、それぞれ図２８のＩ−Ｉ部、II−II部、III−III部の断面図である。
【００６４】
図２８に示すように、複数のトレンチ４がストライプ状に設けられ、隣接するトレンチ４の間に、ダミートレンチ４ａが設けられている。さらに、図２８及び図３１に示すように、第１エミッタ拡散層９の端部に接続された第２エミッタ拡散層９ａが、トレンチ４の両側に接して、短冊状に設けられている。そして、第１エミッタ拡散層９及び第２エミッタ拡散層９ａにより、Ｔ字状のエミッタ拡散層が構成されている。その他については、実施の形態２と同様である。
【００６５】
実施の形態２で示した絶縁ゲート型半導体装置では、第１エミッタ拡散層９のトレンチ４の長手方向の幅Ｌ２（図７参照）が小さい方が、破壊耐量が大きくなる。しかし上記Ｌ２の幅を小さくすると、ウェハプロセスのばらつき（リソグラフィ、イオン注入、拡散工程等のばらつき）により、エミッタ拡散層幅のばらつき率（設計幅に対する仕上がり幅の比率）が大きくなり、飽和電流のばらつきが大きくなる。
【００６６】
これに対して本実施の形態３では、上述した第２エミッタ拡散層９ａを設け、第１のエミッタ拡散層９及び第２エミッタ拡散層９ａにより、Ｔ字形状のエミッタ拡散層を形成するようにした。これにより、トレンチ４と交差する方向のエミッタ拡散層９ａの幅がばらついても、チャネル幅のばらつきを小さくできる。
【００６７】
従って本実施の形態３によれば、実施の形態２と比較して、飽和電流ばらつきを抑制できる。
【００６８】
さらに、本実施の形態３では、図２８に示したＴ字状のエミッタ拡散層のトレンチ４の長手方向の幅Ｌ３が、上記Ｔ字状のエミッタ拡散層のコンタクト領域８の端部８ｂ（図３０参照）の直下部分とトレンチ４との間の距離Ｌ１よりも小さくなるようにすると好適である。
【００６９】
上記構成により、トレンチ４の開口寸法ばらつきにより変化しやすいトレンチ４の長手方向のバラスト抵抗よりも、トレンチ４と交差する方向のバラスト抵抗を大きくすることができる。これにより、トレンチ８の開口幅変動に伴う飽和電流のばらつきを小さく抑えることができる。
【００７０】
次に、本実施の形態３の第１の変形例について、図３２〜図３５を参照して説明する。図３２は、本変形例の絶縁ゲート型半導体装置の平面図であり、図３３〜図３５は、それぞれ図３２のＩ−Ｉ部、II−II部、III−III部の断面図である。
【００７１】
図３２〜図３５に示すように、隣接するトレンチ４の間には、ダミートレンチ４ａが２本設けられている。その他については、上記実施の形態３（図２８〜図３１の構造）と同様である。また、図示しないが、３本以上のダミートレンチが設けられた構造であっても良い。このような構造であっても、図２８〜図３１と同様の効果を得ることができる。
【００７２】
次に、本実施の形態３の第２の変形例について、図３６〜図３９を参照して説明する。図３６は、本変形例の絶縁ゲート型半導体装置の平面図であり、図３７〜図３９は、それぞれ図３６のＩ−Ｉ部、II−II部、III−III部の断面図である。
【００７３】
図３６〜図３９に示す構造は、隣接するトレンチ４の間に、ダミートレンチ自体が無い構造である。その他については、上記実施の形態３（図２８〜図３１の構造）と同様である。このような構造であっても、図２８〜図３１の構造と同様の効果を得ることができる。
【００７４】
次に、本実施の形態３の第３の変形例について、図４０〜図４３を参照して説明する。
図４０は、本変形例の絶縁ゲート型半導体装置の平面図であり、図４１〜図４３は、それぞれ図４０のＩ−Ｉ部、II−II部、III−III部の断面図である。
【００７５】
図４０〜図４３に示すように、ダミートレンチ４ａ上を覆うように、エミッタ拡散層領域９と同一の導電型の導電膜パターン１１が設けられている。この導電膜パターン１１は、例えばポリシリコンからなっている。即ち、半導体基板２上で、ダミートレンチ４ａの両側の第１エミッタ拡散層９を接続するように、導電膜パターン１１が設けられている。
【００７６】
上記構成により、図４２の断面において、ダミートレンチ４ａの両側の第１エミッタ拡散層９が電気的に接続されるため、これらの拡散層とエミッタ電極６との間の接触面積が増加する。また、ダミートレンチ４ａ上においても、導電膜パターン１１を介して、上記ダミートレンチ４ａの両側の拡散層９とエミッタ電極との間のコンタクトが取れる。従って、コンタクト領域８において、第１エミッタ拡散層９とエミッタ電極６との間の接触抵抗を小さくすることができる。
【００７７】
次に、本実施の形態３の第４の変形例について、図４４〜図４７を参照して説明する。図４４は、本変形例の絶縁ゲート型半導体装置の平面図であり、図４５〜図４７は、それぞれ図４４のＩ−Ｉ部、II−II部、III−III部の断面図である。
【００７８】
図４４及び図４６、図４７に示すように、ダミートレンチ４ａ上を覆い、コンタクト領域８のコンタクト幅が狭くなった箇所に、短冊状の導電膜パターン１１が設けられている。この導電膜パターン１１は、図４６に示す断面において、半導体基板２上で、ダミートレンチ４ａの両側の第１エミッタ拡散層９を接続している。従って、上記第３の変形例と同様の効果を得ることができる。
【００７９】
実施の形態４．
本実施の形態４に係る絶縁ゲート型半導体装置について、図４８〜図５０を参照しながら説明する。ここでは、実施の形態２と異なる点を中心に説明する。図４８は、本実施の形態４に係る絶縁ゲート型半導体装置の平面図であり、図４９及び図５０は、それぞれ図４８のＩ−Ｉ部、II−II部の断面図である。
【００８０】
図４８に示すように、複数のトレンチ４がストライプ状に設けられ、隣接するトレンチ４の間に、ダミートレンチ４ａが設けられている。トレンチ４、ダミートレンチ４ａと交差する方向に、第１エミッタ拡散層９が複数設けられている。
【００８１】
さらに、隣接する第１エミッタ拡散層９を接続する第３エミッタ拡散層９ｂが、ダミートレンチ４ａの両側に接して、短冊状に設けられている。そして、複数の第１エミッタ拡散層９及び複数の第３エミッタ拡散層９ｂにより、櫛状のエミッタ拡散層が構成されている。その他については、実施の形態２と同様である。
【００８２】
実施の形態２で示した絶縁ゲート型半導体装置では、第１エミッタ拡散層９のトレンチ４の長手方向の幅Ｌ２（図７参照）を小さくすることにより、エミッタバラスト抵抗を大きくし、伝達特性を小さくすることが可能である。しかし上記Ｌ２の幅を小さくすると、エミッタ電極６と第１エミッタ拡散層９が接触する部分の面積が小さくなってしまい、コンタクト抵抗が増加し、オン電圧が増加する。
【００８３】
これに対して本実施の形態４では、ダミートレンチ４ａの両側に第３エミッタ拡散層９ｂを設けるようにした。上記構成とすることにより、第１エミッタ拡散層９のトレンチ４の長手方向の幅を小さくする場合であっても、エミッタ電極とエミッタ拡散層が接触する部分の面積を確保することが可能である。
【００８４】
従って、本実施の形態４によれば、実施の形態２で得られる効果に加えて、伝達特性を小さくしながらも、オン電圧を小さくすることが可能である。
【００８５】
次に、本実施の形態４の第１の変形例について、図５１〜図５４を参照して説明する。図５１は、本変形例の絶縁ゲート型半導体装置の平面図であり、図５２〜図５４は、それぞれ図５１のＩ−Ｉ部、II−II部、III−III部の断面図である。
【００８６】
本変形例は、図５１に示すように、コンタクト領域８において、第３エミッタ拡散層９ｂの面積を一部広くして、エミッタ電極とエミッタ拡散層との接触部分の面積を増加させた構造である。その他については、上記実施の形態４（図４８〜図５０の構造）と同様である。このような構造であっても、図４８〜図５０の構造と同様の効果を得ることができる。
【００８７】
次に、本実施の形態４の第２の変形例について、図５５〜図５７を参照して説明する。図５５は、本変形例の絶縁ゲート型半導体装置の平面図であり、図５６及び図５７は、それぞれ図５５のＩ−Ｉ部、II−II部の断面図である。
【００８８】
図５５〜図５７に示すように、隣接するトレンチ４の間には、ダミートレンチ４ａが２本設けられている。その他については、上記実施の形態４（図４８〜図５０）と同様である。このような構造であっても、図４８〜図５０の構造と同様の効果を得ることができる。
【００８９】
次に、本実施の形態４の第３の変形例について、図５８〜図６０を参照して説明する。図５８は、本変形例の絶縁ゲート型半導体装置の平面図であり、図５９及び図６０は、それぞれ図５８のＩ−Ｉ部、II−II部の断面図である。
【００９０】
図５８のII−II部の断面では、図６０に示すように層間膜７はダミートレンチ４ａ上を覆っている。この層間膜７の中の半導体基板２上で、ダミートレンチ４ａの両側の第１エミッタ拡散層９を接続するように、導電膜パターン１１が設けられている。
【００９１】
上記構成により、図６０の断面において、トレンチゲート４の両側の第１エミッタ拡散層９が、コンタクト領域８の端部に至るまでの距離を長くすることができる。これにより、エミッタバラスト抵抗を大きくすることができる。
【００９２】
次に、本実施の形態４の第４の変形例について、図６１〜図６４を参照して説明する。図６１は、本変形例の絶縁ゲート型半導体装置の平面図であり、図６２〜図６４は、それぞれ図６１のＩ−Ｉ部、II−II部、III−III部の断面図である。
【００９３】
図６１のII−II部の断面では、図６３に示すように層間膜７はダミートレンチ４ａ上を覆っている。この層間膜７の中の半導体基板２上で、ダミートレンチ４ａの両側の第１エミッタ拡散層９を接続するように、導電膜パターン１１が短冊状に設けられている。
【００９４】
上記構成により、図６３の断面において、トレンチゲート４の両側の第１エミッタ拡散層９が、コンタクト領域８の端部に至るまでの距離を長くすることができる。これにより、エミッタバラスト抵抗を大きくすることができる。
【００９５】
次に、本実施の形態４の第５の変形例について、図６５〜図６７を参照して説明する。図６５は、本変形例の絶縁ゲート型半導体装置の平面図であり、図６６及び図６７は、それぞれ図６５のＩ−Ｉ部、II−II部の断面図である。
【００９６】
図６５及び図６７に示すように、ダミートレンチ４ａ上を覆うように、エミッタ拡散層領域９と同一の導電型の導電膜パターン１１が設けられている。この導電膜パターン１１は、例えばポリシリコンからなっている。即ち、半導体基板２上で、ダミートレンチ４ａの両側の第１エミッタ拡散層９を接続するように、導電膜パターン１１が設けられている。
【００９７】
上記構成により、図６７の断面において、ダミートレンチ４ａの両側の第１エミッタ拡散層９が電気的に接続されるため、これらの拡散層とエミッタ電極６との間の接触面積が増加する。また、ダミートレンチ４ａ上においても、導電膜パターン１１を介して、上記ダミートレンチ４ａの両側の拡散層９とエミッタ電極との間のコンタクトが取れる。従って、コンタクト領域８において、第１エミッタ拡散層９とエミッタ電極６との間の接触抵抗を小さくすることができる。
【００９８】
実施の形態５．
本実施の形態５に係る絶縁ゲート型半導体装置について、図６８〜図７０を参照しながら説明する。ここでは、実施の形態２と異なる点を中心に説明する。図６８は、本実施の形態５に係る絶縁ゲート型半導体装置の平面図であり、図６９及び図７０は、それぞれ図６８のＩ−Ｉ部、II−II部の断面図である。
【００９９】
図６８に示すように、複数のトレンチ４がストライプ状に設けられ、隣接するトレンチ４の間に、ダミートレンチ４ａが設けられている。トレンチ４およびダミートレンチ４ａと交差する方向に、第１エミッタ拡散層９が複数設けられている。
【０１００】
また、図６８に示すように、複数の第１エミッタ拡散層９が、トレンチ４の両側で段違いに配置されている。同様に、複数の第１エミッタ拡散層９が、ダミートレンチ４ａの両側で、段違いに配置されている。その他については、実施の形態２と同様である。
【０１０１】
上記構造とすることにより、半導体基板２の内部における電流分布を均等にする事が可能となる。従って、実施の形態２で得られる効果に加えて、破壊耐量を向上させることができる。
【０１０２】
なお、実施の形態１の図１〜図３に示した構造において、複数の第１エミッタ拡散層９が、トレンチ４の両側で段違いに配置された構造としても、上記と同様の効果を得ることができる。
【０１０３】
従って、本実施の形態５によれば、実施の形態１、２の効果に加えて、破壊耐量をさらに効果的に向上させることができる。
【０１０４】
次に、本実施の形態５の第１の変形例について、図７１〜図７３を参照して説明する。図７１は、本変形例の絶縁ゲート型半導体装置の平面図であり、図７２及び図７３は、それぞれ図７１のＩ−Ｉ部、II−II部の断面図である。
【０１０５】
図７１〜図７３に示すように、隣接するトレンチ４の間には、第１エミッタ拡散層９が、段違いに配置されている。そして、隣接するトレンチ４の間にはダミートレンチが設けられていない構造とする。その他については、上記実施の形態５（図６８〜図７０）と同様である。このような構造であっても、図６８〜図７０の構造と同様の効果を得ることができる。
【０１０６】
次に、本実施の形態５の第２の変形例について、図７４〜図７６を参照して説明する。図７４は、本変形例の絶縁ゲート型半導体装置の平面図であり、図７５及び図７６は、それぞれ図７４のＩ−Ｉ部、II−II部の断面図である。
【０１０７】
図７４〜図７６に示すように、ダミートレンチ４ａに接するように、第３エミッタ拡散層９ｂが設けられている。そして、複数の第１エミッタ拡散層９及び複数の第３エミッタ拡散層９ｂにより、櫛状のエミッタ拡散層が構成されている。その他については、実施の形態５（図６８〜図７０の構造）と同様である。このような構造であっても、図６８〜図７０と同様の効果を得ることができる。
【０１０８】
次に、本実施の形態５の第３の変形例について、図７７〜図７９を参照して説明する。図７７は、本変形例の絶縁ゲート型半導体装置の平面図であり、図７８及び図７９は、それぞれ図７７のＩ−Ｉ部、II−II部の断面図である。
【０１０９】
図７７〜図７９に示すように、ダミートレンチ４ａ上を覆うように、エミッタ拡散層領域９と同一の導電型の導電膜パターン１１が設けられている。この導電膜パターン１１は、例えばポリシリコンからなっている。即ち、半導体基板２上で、ダミートレンチ４ａの両側の第１エミッタ拡散層９を接続するように、導電膜パターン１１が設けられている。
【０１１０】
上記構成により、ダミートレンチ４ａの両側の第１エミッタ拡散層９が電気的に接続されるため、これらの拡散層とエミッタ電極６との間の接触面積が増加する。また、ダミートレンチ４ａ上においても、導電膜パターン１１を介して、上記ダミートレンチ４ａの両側の拡散層９とエミッタ電極との間のコンタクトが取れる。従って、コンタクト領域８において、第１エミッタ拡散層９とエミッタ電極６との間の接触抵抗を小さくすることができる。
【０１１１】
次に、本実施の形態５の第４の変形例について、図８０〜図８２を参照して説明する。図８０は、本変形例の絶縁ゲート型半導体装置の平面図であり、図８１及び図８２は、それぞれ図８０のＩ−Ｉ部、II−II部の断面図である。
【０１１２】
図８０〜図８２に示すように、ダミートレンチ４ａ上を覆うように、エミッタ拡散層領域９と同一の導電型の導電膜パターン１１が設けられている。この導電膜パターン１１は、例えばポリシリコンからなっている。即ち、半導体基板２上で、ダミートレンチ４ａの両側の第１エミッタ拡散層９を接続するように、導電膜パターン１１が設けられている。本変形例の構造であっても、上記第３の変形例と同様の効果を得ることができる。
【０１１３】
なお、以上説明した実施の形態１〜５、およびこれらの実施の形態の変形例では、Ｎ型の半導体基板を用いた例を示したが、Ｐ型の半導体基板を用いて、その他のＰ、Ｎの導電型を全て逆としても、同一の効果を得ることができる。
【図面の簡単な説明】
【０１１４】
【図１】実施の形態１に係る絶縁ゲート型半導体装置の平面図である。
【図２】実施の形態１に係る絶縁ゲート型半導体装置の断面図である。
【図３】実施の形態１に係る絶縁ゲート型半導体装置の断面図である。
【図４】実施の形態１の変形例に係る絶縁ゲート型半導体装置の平面図である。
【図５】実施の形態１の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図６】実施の形態１の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図７】実施の形態２に係る絶縁ゲート型半導体装置の平面図である。
【図８】実施の形態２に係る絶縁ゲート型半導体装置の断面図である。
【図９】実施の形態２に係る絶縁ゲート型半導体装置の断面図である。
【図１０】実施の形態２の第１の変形例に係る絶縁ゲート型半導体装置の平面図である。
【図１１】実施の形態２の第１の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図１２】実施の形態２の第１の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図１３】実施の形態２の第２の変形例に係る絶縁ゲート型半導体装置の平面図である。
【図１４】実施の形態２の第２の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図１５】実施の形態２の第２の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図１６】実施の形態２の第３の変形例に係る絶縁ゲート型半導体装置の平面図である。
【図１７】実施の形態２の第３の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図１８】実施の形態２の第３の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図１９】実施の形態２の第４の変形例に係る絶縁ゲート型半導体装置の平面図である。
【図２０】実施の形態２の第４の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図２１】実施の形態２の第４の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図２２】実施の形態２の第５の変形例に係る絶縁ゲート型半導体装置の平面図である。
【図２３】実施の形態２の第５の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図２４】実施の形態２の第５の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図２５】実施の形態２の第６の変形例に係る絶縁ゲート型半導体装置の平面図である。
【図２６】実施の形態２の第６の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図２７】実施の形態２の第６の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図２８】実施の形態３に係る絶縁ゲート型半導体装置の平面図である。
【図２９】実施の形態３に係る絶縁ゲート型半導体装置の断面図である。
【図３０】実施の形態３に係る絶縁ゲート型半導体装置の断面図である。
【図３１】実施の形態３に係る絶縁ゲート型半導体装置の断面図である。
【図３２】実施の形態３の第１の変形例に係る絶縁ゲート型半導体装置の平面図である。
【図３３】実施の形態３の第１の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図３４】実施の形態３の第１の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図３５】実施の形態３の第１の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図３６】実施の形態３の第２の変形例に係る絶縁ゲート型半導体装置の平面図である。
【図３７】実施の形態３の第２の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図３８】実施の形態３の第２の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図３９】実施の形態３の第２の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図４０】実施の形態３の第３の変形例に係る絶縁ゲート型半導体装置の平面図である。
【図４１】実施の形態３の第３の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図４２】実施の形態３の第３の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図４３】実施の形態３の第３の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図４４】実施の形態３の第４の変形例に係る絶縁ゲート型半導体装置の平面図である。
【図４５】実施の形態３の第４の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図４６】実施の形態３の第４の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図４７】実施の形態３の第４の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図４８】実施の形態４に係る絶縁ゲート型半導体装置の平面図である。
【図４９】実施の形態４に係る絶縁ゲート型半導体装置の断面図である。
【図５０】実施の形態４に係る絶縁ゲート型半導体装置の断面図である。
【図５１】実施の形態４の第１の変形例に係る絶縁ゲート型半導体装置の平面図である。
【図５２】実施の形態４の第１の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図５３】実施の形態４の第１の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図５４】実施の形態４の第１の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図５５】実施の形態４の第２の変形例に係る絶縁ゲート型半導体装置の平面図である。
【図５６】実施の形態４の第２の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図５７】実施の形態４の第２の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図５８】実施の形態４の第３の変形例に係る絶縁ゲート型半導体装置の平面図である。
【図５９】実施の形態４の第３の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図６０】実施の形態４の第３の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図６１】実施の形態４の第４の変形例に係る絶縁ゲート型半導体装置の平面図である。
【図６２】実施の形態４の第４の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図６３】実施の形態４の第４の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図６４】実施の形態４の第４の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図６５】実施の形態４の第５の変形例に係る絶縁ゲート型半導体装置の平面図である。
【図６６】実施の形態４の第５の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図６７】実施の形態４の第５の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図６８】実施の形態５に係る絶縁ゲート型半導体装置の平面図である。
【図６９】実施の形態５に係る絶縁ゲート型半導体装置の断面図である。
【図７０】実施の形態５に係る絶縁ゲート型半導体装置の断面図である。
【図７１】実施の形態５の第１の変形例に係る絶縁ゲート型半導体装置の平面図である。
【図７２】実施の形態５の第１の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図７３】実施の形態５の第１の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図７４】実施の形態５の第２の変形例に係る絶縁ゲート型半導体装置の平面図である。
【図７５】実施の形態５の第２の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図７６】実施の形態５の第２の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図７７】実施の形態５の第３の変形例に係る絶縁ゲート型半導体装置の平面図である。
【図７８】実施の形態５の第３の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図７９】実施の形態５の第３の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図８０】実施の形態５の第４の変形例に係る絶縁ゲート型半導体装置の平面図である。
【図８１】実施の形態５の第４の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図８２】実施の形態５の第４の変形例に係る絶縁ゲート型半導体装置の断面図である。
【図８３】従来の絶縁ゲート型半導体装置の平面図である。
【図８４】従来の絶縁ゲート型半導体装置の断面図である。
【図８５】従来の絶縁ゲート型半導体装置の断面図である。
【図８６】従来の絶縁ゲート型半導体装置の平面図である。
【図８７】従来の絶縁ゲート型半導体装置の断面図である。
【図８８】従来の絶縁ゲート型半導体装置の断面図である。
【符号の説明】
【０１１５】
１  コレクタ層、２  半導体基板、３  ベース層、４  トレンチ、４ａ  ダミートレンチ、５  ゲート絶縁膜、６  エミッタ電極、７  層間膜、８  コンタクト領域、９  第１エミッタ拡散層、９ａ  第２エミッタ拡散層、９ｂ  第３エミッタ拡散層、９ｃ  第４エミッタ拡散層、１０  コレクタ電極、１１  導電膜パターン。
【図１】
2008091491.tif 000003
【図２】
2008091491.tif 000004
【図３】
2008091491.tif 000005
【図４】
2008091491.tif 000006
【図５】
2008091491.tif 000007
【図６】
2008091491.tif 000008
【図７】
2008091491.tif 000009
【図８】
2008091491.tif 000010
【図９】
2008091491.tif 000011
【図１０】
2008091491.tif 000012
【図１１】
2008091491.tif 000013
【図１２】
2008091491.tif 000014
【図１３】
2008091491.tif 000015
【図１４】
2008091491.tif 000016
【図１５】
2008091491.tif 000017
【図１６】
2008091491.tif 000018
【図１７】
2008091491.tif 000019
【図１８】
2008091491.tif 000020
【図１９】
2008091491.tif 000021
【図２０】
2008091491.tif 000022
【図２１】
2008091491.tif 000023
【図２２】
2008091491.tif 000024
【図２３】
2008091491.tif 000025
【図２４】
2008091491.tif 000026
【図２５】
2008091491.tif 000027
【図２６】
2008091491.tif 000028
【図２７】
2008091491.tif 000029
【図２８】
2008091491.tif 000030
【図２９】
2008091491.tif 000031
【図３０】
2008091491.tif 000032
【図３１】
2008091491.tif 000033
【図３２】
2008091491.tif 000034
【図３３】
2008091491.tif 000035
【図３４】
2008091491.tif 000036
【図３５】
2008091491.tif 000037
【図３６】
2008091491.tif 000038
【図３７】
2008091491.tif 000039
【図３８】
2008091491.tif 000040
【図３９】
2008091491.tif 000041
【図４０】
2008091491.tif 000042
【図４１】
2008091491.tif 000043
【図４２】
2008091491.tif 000044
【図４３】
2008091491.tif 000045
【図４４】
2008091491.tif 000046
【図４５】
2008091491.tif 000047
【図４６】
2008091491.tif 000048
【図４７】
2008091491.tif 000049
【図４８】
2008091491.tif 000050
【図４９】
2008091491.tif 000051
【図５０】
2008091491.tif 000052
【図５１】
2008091491.tif 000053
【図５２】
2008091491.tif 000054
【図５３】
2008091491.tif 000055
【図５４】
2008091491.tif 000056
【図５５】
2008091491.tif 000057
【図５６】
2008091491.tif 000058
【図５７】
2008091491.tif 000059
【図５８】
2008091491.tif 000060
【図５９】
2008091491.tif 000061
【図６０】
2008091491.tif 000062
【図６１】
2008091491.tif 000063
【図６２】
2008091491.tif 000064
【図６３】
2008091491.tif 000065
【図６４】
2008091491.tif 000066
【図６５】
2008091491.tif 000067
【図６６】
2008091491.tif 000068
【図６７】
2008091491.tif 000069
【図６８】
2008091491.tif 000070
【図６９】
2008091491.tif 000071
【図７０】
2008091491.tif 000072
【図７１】
2008091491.tif 000073
【図７２】
2008091491.tif 000074
【図７３】
2008091491.tif 000075
【図７４】
2008091491.tif 000076
【図７５】
2008091491.tif 000077
【図７６】
2008091491.tif 000078
【図７７】
2008091491.tif 000079
【図７８】
2008091491.tif 000080
【図７９】
2008091491.tif 000081
【図８０】
2008091491.tif 000082
【図８１】
2008091491.tif 000083
【図８２】
2008091491.tif 000084
【図８３】
2008091491.tif 000085
【図８４】
2008091491.tif 000086
【図８５】
2008091491.tif 000087
【図８６】
2008091491.tif 000088
【図８７】
2008091491.tif 000089
【図８８】
2008091491.tif 000090