(57)【要約】【課題】動作タイミングのずれに起因する動作不良が起こり、また、設計回路の変更及び変更後の設計回路の動作確認の繰り返しが必要であった。【解決手段】検査を受けなかった連続する素子の先頭素子の前、最後尾の素子の後に、それぞれ、制御用スキャンフリップフロップ、観測用スキャンフリップフロップを追加し、第２の入力値パターンの入力及び第２の期待値パターンの観測を行う。【選択図】図４
2008234524.tif 000002
【特許請求の範囲】
【請求項１】
（１）（１ａ）半導体装置の設計回路の入力側に設けられた複数の制御用スキャンフリップフロップに、前記設計回路を構成する第１の複数の素子の動作を制御すべき複数の入力信号からなる第１の入力値パターンを入力し、（１ｂ）前記第１の複数の素子が、前記設計回路の出力側に設けられた複数の観測用スキャンフリップフロップから出力する、前記第１の入力値パターンの入力に対する応答を示す複数の出力信号からなる第１の期待値パターンを観測する過程で、前記第１の複数の素子のうち、前記動作の制御及び観測を実際には受けなかった第２の複数の素子を見つけ出す工程と、
（２）前記動作の制御及び観測を受けた第１の素子並びに第２の素子の間に位置する、前記第２の複数の素子のうちの連続する第３の複数の素子のうちの先頭の素子及び前記第１の素子間に、一の制御用スキャンフリップフロップを追加し、かつ、前記第３の複数の素子のうちの最後尾の素子及び前記第２の素子の間に、一の観測用スキャンフリップフロップを追加する工程と、
（３）前記複数の制御用スキャンフリップフロップ及び前記追加された一の制御用スキャンフリップフロップに、前記第３の複数の素子の動作を制御すべき第２の入力値パターンを入力し、かつ、前記第３の複数の素子が、前記複数の観測用スキャンフリップフロップ、及び、前記追加された一の観測用スキャンフリップフロップから出力する、前記第２の入力値パターンの入力に対する応答を示す第２の期待値パターンを観測することにより、前記第３の複数の素子に、前記動作の制御及び観測を受けさせる工程とを含むことを特徴とする半導体装置の設計回路の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の回路を設計する段階において、当該半導体装置の設計回路を構成する複数の素子の動作の制御及び観測を理論的には行いつつも、実際には当該動作の制御及び観測を受けなかった素子を見つけ出すという、半導体装置の設計回路の検査方法に関する。
【背景技術】
【０００２】
従来の半導体装置の設計回路の説明に先立ち、「制御及び観測が可能であること、及び、不可能であること」について説明する。
【０００３】
図７（Ａ）に図示された半導体装置の設計回路ＤＣ１０は、縦続された論理積素子Ｃ１０、Ｃ２０を含み、かつ、後段の論理積素子Ｃ２０の一方の入力端子に「１」が入力されている。これにより、図７（Ａ）の真理値表に示されるように、論理積素子Ｃ１０の動作を制御するための入力値ＩＮ１０、ＩＮ２０に応じた出力値ＯＵＴ１０を得ることができ、即ち、論理積素子Ｃ１０は、『制御及び観測が可能』である。
【０００４】
他方で、図７（Ｂ）に図示された他の半導体装置の設計回路ＤＣ２０は、上記した設計回路ＤＣ１０と同様に、縦続された論理積素子Ｃ１０、Ｃ２０を含むものの、上記した設計回路ＤＣ１０と異なり、後段の論理積素子Ｃ２０の一方の入力端子に「０」が入力されている。これにより、図７（Ｂ）の真理値表に示されるように、論理積素子Ｃ１０の動作を制御するための入力値ＩＮ１０、ＩＮ２０に応じた出力値ＯＵＴ１０を得ることができず、より詳しくは、入力値ＩＮ１０、ＩＮ２０の如何に拘わらず、出力値ＯＵＴ１０は、常に「０」になってしまい、論理積素子Ｃ１０は、『制御及び観測が不可能』である。
【０００５】
従来の半導体装置の設計回路の検査方法では、下記の特許文献１が解決しようとする課題である「動作の制御及び観測が不可能であった素子の改善」と同様に、動作の制御及び観測を受けなかった複数の素子を見つけ出したときには、当該複数の素子を変更（例えば、他の素子及び配線の追加）した上で、前記複数の素子に、前記動作の制御及び観測を受けさせる。
【０００６】
【特許文献１】特開２００４−１８５５５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の半導体装置の設計回路の検査方法では、上記したように、動作の制御及び観測を受けなかった複数の素子自身を変更（例えば、他の素子及び配線の追加）することから、当該変更に起因して、前記複数の素子全体としての動作タイミングが、前記変更前に予定されていた動作タイミングと相違することになる。その結果、前記複数の素子全体としての動作が不良になるというおそれがあるという問題があった。
【０００８】
更に、当該動作不良を改善すべく、上記したような前記複数の素子の変更に代えて又は加えて他の変更を行う必要があり、換言すれば、設計回路の変更及び変更後の設計回路の動作確認の繰り返し、という試行錯誤が必要となり、検査を終えるまでに要する期間が長くなるという問題があった。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置の設計回路の検査方法は、上記した課題を解決すべく、
（１）（１ａ）半導体装置の設計回路の入力側に設けられた複数の制御用スキャンフリップフロップに、前記設計回路を構成する第１の複数の素子の動作を制御すべき複数の入力信号からなる第１の入力値パターンを入力し、（１ｂ）前記第１の複数の素子が、前記設計回路の出力側に設けられた複数の観測用スキャンフリップフロップから出力する、前記第１の入力値パターンの入力に対する応答を示す複数の出力信号からなる第１の期待値パターンを観測する過程で、前記第１の複数の素子のうち、前記動作の制御及び観測を実際には受けなかった第２の複数の素子を見つけ出す工程と、
（２）前記動作の制御及び観測を受けた第１の素子並びに第２の素子の間に位置する、前記第２の複数の素子のうちの連続する第３の複数の素子のうちの先頭の素子及び前記第１の素子間に、一の制御用スキャンフリップフロップを追加し、かつ、前記第３の複数の素子のうちの最後尾の素子及び前記第２の素子の間に、一の観測用スキャンフリップフロップを追加する工程と、
（３）前記複数の制御用スキャンフリップフロップ及び前記追加された一の制御用スキャンフリップフロップに、前記第３の複数の素子の動作を制御すべき第２の入力値パターンを入力し、かつ、前記第３の複数の素子が、前記複数の観測用スキャンフリップフロップ、及び、前記追加された一の観測用スキャンフリップフロップから出力する、前記第２の入力値パターンの入力に対する応答を示す第２の期待値パターンを観測することにより、前記第３の複数の素子に、前記動作の制御及び観測を受けさせる工程とを含む。
【００１０】
上記した本発明に係る半導体装置の設計回路の検査方法によれば、前記第１の入力値パターンの入力及び前記第１の出力パターンの観測により、前記動作の制御及び観測を実際には受けなかった第２の複数の素子を見つけ出し、更に、当該第２の複数の素子のうち、連続する第３の複数の素子を挟むように、前記一の制御用スキャンフリップフロップ及び前記一の観測用スキャンフリップフロップを追加した上で、前記第２の入力値パターンの入力及び前記第２の期待値パターンの観測を行うことにより、当該第３の複数の素子に前記動作の制御及び観測を受けさせることから、従来のような回路の変更に伴う、動作タイミングのずれに起因する動作不良を回避することができ、また、従来必要であった試行錯誤、即ち、設計回路の変更及び変更後の設計回路の動作の繰り返しが不要となり、当該設計回路の検査を終えるまでの所要時間を従来に比して短くすることが可能となる。
【発明を実施するための最良の形態】
【００１１】
本発明に係る半導体装置の設計回路の検査方法の実施例について図面を参照して説明する。
【００１２】
実施例の半導体装置の設計回路の検査方法は、図１に示されるような半導体装置の回路ＤＣを設計する設計段階で用いられ、半導体装置の設計回路ＤＣの動作を検査する。
【００１３】
当該設計回路ＤＣは、図２に示されるように、複数のＮＡＮＤセルＣ１、Ｃ２、Ｃ３、．．．からなる。さらに、図２に示されるように、当該設計回路ＤＣの入力側には、制御用スキャンフリップフロップＣＳ１〜Ｃｍ（ｍは、２以上の任意の整数）が設けられており、他方で、当該設計回路ＤＣの出力側には、観測用スキャンフリップフロップＭＳ１〜ＭＳｎ（ｎは、２以上の任意の整数）が設けられている。
【００１４】
実施例の検査方法では、基本的に、図１に示されるように、制御用スキャンフリップフロップＣＳ１〜ＣＳｍには、当該複数のＮＡＮＤセルＣ１、Ｃ２、Ｃ３、．．．（『第１の複数の素子』に相当。）の動作を制御するための複数の入力信号ＩＮ１〜ＩＮｍから構成される第１の入力値パターンＩＰ１を入力する。他方で、観測用スキャンフリップフロップＭＳ１〜ＭＳｎでは、第１の入力値パターンＩＰ１の入力に応答して、前記複数のＮＡＮＤセルＣ１、Ｃ２、Ｃ３、．．．から出力される複数の出力信号ＯＵＴ１〜ＯＵＴｎ（ｎは、２以上の任意の整数）からなる第１の期待値パターンＯＰ１を観測する。
【００１５】
なお、実際には、入出力端子の物理的な占有面積を低減すべく、第１の入力値パターンＩＰ１の入力は、シリアル／パラレル変換回路（図示せず。）を介して行い、他方で、第１の期待値パターンＯＰ１の観測は、パラレル／シリアル変換回路（図示せず。）を介して行う。
【００１６】
実施例の検査方法は、より具体的には、以下のような工程からなる。
【００１７】
ステップＳ１：１回めの検査として、前記複数のＮＡＮＤセルＣ１、Ｃ２、Ｃ３、．．．の動作を制御すべく、図１に示されるように、制御用スキャンフリップフロップＣＳ１〜ＣＳｍから、第１の入力値パターンＩＰ１を入力する。
【００１８】
ステップＳ２：観測用スキャンフリップフロップＭＳ１〜ＭＳｎで、前記第１の入力パターンＩＰ１の入力に応答して前記複数のＮＡＮＤセルＣ１、Ｃ２、Ｃ３、．．．が出力する第１の期待値パターンＯＰ１を観測する。
【００１９】
ステップＳ３：前記ステップＳ２で前記第１の期待値パターンＯＰ１を観測することにより、前記複数のＮＡＮＤセルＣ１、Ｃ２、Ｃ３、．．．のうち、前記制御及び観測の検査を受けなったセルを見つけ出す。これにより、図３に示されるように、検査されなかったセル（『第２の複数の素子』に相当。）を示す第１の未検査リストＬ１を作成する。当該第１の未検査リストＬ１は、例えば、上記した複数のＮＡＮＤセルＣ１、Ｃ２、Ｃ３、．．．のうち、Ｃ３、Ｃ５、Ｃ６、Ｃ９、．．．が、前記制御及び観測を受けなかった旨を表している。
【００２０】
ステップＳ４：図３に図示の前記第１の未検査リストＬ１と、複数のＮＡＮＤセルＣ１、Ｃ２、Ｃ３、．．．間の接続関係を示す回路図面（図２相当。）とを比較することにより、未検査のセルＣ３、Ｃ５、Ｃ６、Ｃ９、．．．のうち、連続するセルＣ３、Ｃ５、Ｃ６（『第３の複数の素子』に相当。）を見つけ出す。
【００２１】
その結果として、図４に示されるように、前記検査を受けなかった連続するセルＣ３、Ｃ５、Ｃ６のうちの先頭セルであるＣ５と、当該先頭セルＣ５に先立つ位置に存在する、前記検査を受けたセルＣ２との間に、制御用スキャンフリップフロップＣＳａｄｄ１を追加し、また、前記検査を受けなかった連続するセルＣ３、Ｃ５、Ｃ６の最後尾セルＣ６と、当該最後尾セルＣ６に引き続く位置に存在する、前記検査を受けたセルＣ７との間に、観測用スキャンフリップフロップＭＳａｄｄ１を追加する。
【００２２】
ステップＳ５：前記検査を受けなかったセルＣ３、Ｃ５、Ｃ６、Ｃ９、．．．の動作を検査すべく、前記設計回路ＤＣの入力側に設けられている制御用スキャンフリップフロップＣＳ１、ＣＳ２、ＣＳ３、．．．ＣＳｍ、及び、前記追加された制御用スキャンフリップフロップＣＳａｄｄ１から、図５に示されるように、入力信号ＩＮ１’、ＩＮ２’、ＩＮ３’、．．．、及び入力値信号ＩＮａｄｄ１からなる、前記第１の入力値パターンＩＰ１の内容と異なる第２の入力値パターンＩＰ２を入力する。
【００２３】
ステップＳ６：観測用スキャンフリップフロップＭＳ１、ＭＳ２、ＭＳ３、．．．、及び前記追加された観測用スキャンフリップフロップＭＳａｄｄ１で、前記入力された第２の入力値パターンＩＰ２に応答して、前記セルＣ３、Ｃ５、Ｃ６、Ｃ９、．．．が出力する出力信号ＯＵＴ１’、ＯＵＴ２’、ＯＵＴ３’、．．．からなる、前記第１の期待値パターンＯＰ１の内容と異なる、第２の期待値パターンＯＰ２を観測する。
【００２４】
ステップＳ７：前記ステップＳ６で前記第２の期待値パターンＯＰ２を観測することにより、図３に図示の第１の未検出リストＬ１が示す、検査を受けなかったセルＣ３、Ｃ５、Ｃ６、Ｃ９、．．．のうち、今回（２回め）の制御及び観測の検査を受けなかったセルＣ９、．．．を見つけ出す。これにより、図６に示されるように、検査されなかったセルを示す第２の未検査リストＬ２を作成する。
【００２５】
上述したように、実施例の半導体装置の設計回路の検査方法では、１回めの検査を受けなかったセルＣ３、Ｃ５、Ｃ６、Ｃ９、．．．のうち、連続しているセルＣ３、Ｃ５、Ｃ６について、先頭セルＣ５及び検査を受けたセルＣ２間に制御用スキャンフリップフロップＣＳａｄｄ１を追加し、かつ、最後尾セルＣ６及び検査を受けたセルＣ７間に観測用スキャンフリップフロップＭＳａｄｄ１を追加することによって２回めの検査を行うことにより、設計回路ＤＣの内容を変更した上で再検査を行う従来の検査方法と異なり、設計回路ＤＣ内でのタイミング等のずれに起因する動作不良の発生を回避することができ、また、当該動作不良を改善するための試行錯誤に要する工数を削減することができる。
【図面の簡単な説明】
【００２６】
【図１】実施例の第１の入力値パターン及び第１の期待値パターンを示す図。
【図２】実施例の設計回路の構成を示す図。
【図３】実施例の第１の未検査リストを示す図。
【図４】実施例の追加された制御用スキャンフリップフロップ及び観測用スキャンフリップフロップを示す図。
【図５】実施例の第２の入力値パターン及び第２の期待値パターンを示す図。
【図６】実施例の第２の未検査リストを示す図。
【図７】制御及び観測の可能／不可能を示す図。
【符号の説明】
【００２７】
ＤＣ…設計回路、ＩＰ２…第２の入力値パターン、ＯＰ２…第２の期待値パターン、ＣＳａｄｄ１…追加された制御用スキャンフリップフロップ、ＭＳａｄｄ１…追加された観測用スキャンフリップフロップ。
【図１】
2008234524.tif 000003
【図２】
2008234524.tif 000004
【図３】
2008234524.tif 000005
【図４】
2008234524.tif 000006
【図５】
2008234524.tif 000007
【図６】
2008234524.tif 000008
【図７】
2008234524.tif 000009