(57)【要約】【課題】回路部品数を減らして全ボードサイズ及びコストを最小化することのできるプラズマ表示装置及びその駆動方法を提供する。【解決手段】複数のアドレス電極と、走査電極及び維持電極とを備えるプラズマパネルと、前記アドレス電極に表示しようとする放電セルを選択するための表示データ信号を印加するアドレス電極駆動部と、維持電極駆動部と、前記走査電極に、立ち下がりランプ期間にＶｓ電圧からＶｎｆまで徐々に立ち下がる電圧を印加する立ち下がりリセット部と、前記走査電極に前記Ｖｎｆ電圧よりも△Ｖだけ低い走査電圧ＶｓｃＬをアドレス期間中に順次印加する走査駆動部とを備える走査電極駆動部と、電源部と、を備え、前記電源部は、前記走査電極駆動部に提供される電圧Ｖｎｆ、ＶｓｃＬを所定の期間毎に可変提供する。【選択図】図４
2008165165.tif 000002
【特許請求の範囲】
【請求項１】
列方向に配列された複数のアドレス電極と、行方向に順次配列された走査電極及び維持電極とを備えるプラズマパネルと、
前記アドレス電極に表示しようとする放電セルを選択するための表示データ信号を印加するアドレス電極駆動部と、
前記維持電極に駆動電圧を印加する維持電極駆動部と、
前記走査電極に、立ち下がりランプ期間にＶｓ電圧から前記立ち下がりランプ期間の最低電圧Ｖｎｆまで徐々に立ち下がる電圧を印加する立ち下がりリセット部と、前記走査電極に前記Ｖｎｆ電圧よりも△Ｖだけ低い走査電圧ＶｓｃＬをアドレス期間中に順次印加する走査駆動部とを備える走査電極駆動部と、
前記アドレス電極駆動部、走査電極駆動部、及び維持電極駆動部に電源を提供する電源部と、
を備え、
前記電源部は、前記走査電極駆動部に提供される電圧Ｖｎｆ、ＶｓｃＬを所定の期間毎に可変提供することを特徴とするプラズマ表示装置。
【請求項２】
前記電源部は、前記走査電極駆動部に、前記立ち下がりランプ期間にはＶｎｆ電圧を提供し、前記アドレス期間中には前記走査電圧ＶｓｃＬを提供することを特徴とする請求項１に記載のプラズマ表示装置。
【請求項３】
前記立ち下がりリセット部に備えられる立ち下がりランプスイッチＹｆｒ、及び前記走査駆動部に備えられる走査駆動スイッチＹｓｃＬに接続された電源ラインが互いに同一であることを特徴とする請求項１に記載のプラズマ表示装置。
【請求項４】
前記立ち下がりランプスイッチは、立ち下がりランプ期間にターンオンされ、前記走査駆動スイッチは、アドレス期間中にターンオンされることを特徴とする請求項３に記載のプラズマ表示装置。
【請求項５】
前記立ち下がりリセット部は、前記電源ラインを介して、前記電源部から立ち下がりランプ期間にＶｎｆ電圧が提供され、前記走査駆動部は、前記電源ラインを介して、前記電源部からアドレス期間中に走査電圧ＶｓｃＬが提供されることを特徴とする請求項３に記載のプラズマ表示装置。
【請求項６】
前記立ち下がりリセット部の立ち下がりランプスイッチと前記走査駆動部の走査駆動スイッチとが一体に実現され、前記スイッチの第１電極は、電源ラインに接続されることを特徴とする請求項１に記載のプラズマ表示装置。
【請求項７】
前記一体に実現されたスイッチは、立ち下がりランプ期間及びアドレス期間中にターンオンされることを特徴とする請求項６に記載のプラズマ表示装置。
【請求項８】
前記電源ラインを介して、前記電源部から立ち下がりランプ期間にＶｎｆ電圧が提供され、アドレス期間中に走査電圧ＶｓｃＬが提供されることを特徴とする請求項７に記載のプラズマ表示装置。
【請求項９】
前記電源部は、
外部からの交流電源を直流に変換する整流部と、
前記整流部により整流された直流電源を所定レベルの異なる電圧に変圧して出力する変圧部と、
前記変圧部にパルス信号を印加して、前記変圧部から出力される電源の出力電圧を調節するスイッチング素子Ｑ１及びスイッチング素子のスイッチング特性を制御するスイッチング制御部と、
前記スイッチング制御部にフィードバック信号を提供し、同じ入力電圧に対して互いに異なる出力電圧を有するように複数の抵抗及びスイッチング素子Ｑ２を備えたフィードバック信号生成部と、
を備えることを特徴とする請求項１に記載のプラズマ表示装置。
【請求項１０】
前記フィードバック信号生成部は、電圧分配回路を備え、
前記電圧分配回路は、
直列に接続された複数の抵抗と、
前記直列に接続された複数の抵抗のうち第１抵抗に対して並列に接続されるスイッチング素子Ｑ２及び第２抵抗と、
を備えて構成されることを特徴とする請求項９に記載のプラズマ表示装置。
【請求項１１】
前記スイッチング素子のターンオン／オフにより、前記フィードバック信号発生部の全抵抗値が変動することを特徴とする請求項１０に記載のプラズマ表示装置。
【請求項１２】
前記第１抵抗及び／または第２抵抗は、可変抵抗であることを特徴とする請求項１０に記載のプラズマ表示装置。
【請求項１３】
前記可変抵抗の値を調節して、異なるレベルを有する出力電圧の差を調節することを特徴とする請求項１２に記載のプラズマ表示装置。
【請求項１４】
複数の走査電極を備えるプラズマ表示装置について、リセット期間及びアドレス期間に走査電極を駆動する方法において、
前記リセット期間における立ち下がりランプ期間に前記走査電極にＶｓ電圧から前記立ち下がりランプ期間の最低電圧Ｖｎｆまで徐々に立ち下がる電圧を印加するステップと、
前記アドレス期間中に前記走査電極に前記Ｖｎｆ電圧よりも△Ｖだけ低い走査電圧ＶｓｃＬを順次印加するステップと、
を含み、
前記Ｖｎｆ電圧及び走査電圧ＶｓｃＬは、電源部から前記立ち下がりランプ期間及びアドレス期間にそれぞれ区別して提供することを特徴とするプラズマ表示装置の駆動方法。
【請求項１５】
前記電源部は、同じ入力電圧に対して互いに異なる出力電圧を有するように複数の抵抗及びスイッチング素子Ｑ２を備えた電圧分配回路を備えて構成され、
前記電圧分配回路は、前記スイッチング素子のターンオン／オフにより、全抵抗値が変動することを特徴とする請求項１４に記載のプラズマ表示装置の駆動方法。
【請求項１６】
前記スイッチング素子がターンオンされる期間は、前記立ち下がりランプ期間と同一であることを特徴とする請求項１５に記載のプラズマ表示装置の駆動方法。
【請求項１７】
前記スイッチング素子がターンオンされる期間にはＶｎｆ電圧が生成され、前記立ち下がりランプ期間にこれが提供され、前記スイッチング素子がターンオフされる期間には走査電圧ＶｓｃＬが生成され、前記アドレス期間中にこれが提供されることを特徴とする請求項１６に記載のプラズマ表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマ表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
交流型プラズマ表示装置の表示パネルは、第１面に互いに平行な走査電極及び維持電極が形成され、第２面にこれらの電極と直交する方向にアドレス電極が形成される。また、前記維持電極は、各走査電極に対応して形成され、その一端が互いに共通して接続されている。
【０００３】
一般的に、プラズマ表示装置の表示パネルは、１フレームをそれぞれの重み付けを有する複数のサブフィールドに分割して駆動する。各サブフィールドは、リセット期間、アドレス期間及び維持期間からなる。
【０００４】
前記リセット期間は、以前の維持放電により形成された壁電荷を消去し、次のアドレス放電を安定して行うために壁電荷をセットアップする役割を果たす。アドレス期間は、パネルにおいて点灯するセル及び点灯しないセルを選択し、点灯するセル（アドレスされたセル）に壁電荷を蓄積する動作を行う期間である。そして、維持期間は、前記アドレスされたセルに実際に画像を表示するための維持放電を行う期間である。
【０００５】
特に、前記アドレス期間では、表示しようとする放電セルを選択するため、複数の走査電極に走査パルスを順次印加し、点灯する放電セルのアドレス電極にアドレスパルスを印加してアドレス放電を生じさせる。
【０００６】
一方、アドレス放電は、プライミング粒子の密度と、放電空間に形成された壁電荷による壁電圧とによって決定される。ところが、走査電極に対して走査パルスを順次印加するとき、パネルの上端に形成された放電セルは、リセット期間において形成されたプライミング粒子が多く存在する状態でアドレス放電が生じる反面、パネルの下端に形成された放電セルは、リセット期間において形成されたプライミング粒子が多く消滅した状態でアドレス放電が生じる。
【０００７】
そして、壁電圧も時間の経過に伴って消滅するため、時間的に遅れて走査パルスが印加される走査電極では、プライミング粒子と壁電荷との消滅により、放電遅延時間が走査パルスの幅よりも長くなるため、アドレス放電が生じないか、若しくは弱く生じることがある。
【０００８】
【特許文献１】韓国実用新案出願公開９４−１９７６９号公報
【特許文献２】特開２００２−３１５３１３号公報
【特許文献３】特開２００３−１１１３９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、安定したアドレス動作を行うことができるように走査電極に入力される走査の駆動波形を生成するにあたり、立ち下がりランプ波形を実現する立ち下がりランプスイッチＹｆｒを除去し、走査駆動スイッチＹｓｃＬを用いて前記立ち下がりランプスイッチの役割を同時に果たすことにより、回路部品数を減らして全ボードサイズ及びコストを最小化することのできるプラズマ表示装置及びその駆動方法を提供することである。
【００１０】
また、本発明の他の目的は、前記走査電極駆動部に提供される電圧を所定の期間毎に可変提供することにより、立ち下がりランプ期間の最低電圧Ｖｎｆ及び走査電圧ＶｓｃＬを別途に提供しなくても互いに異なるレベルを有するように実現するプラズマ表示装置及びその駆動方法を提供することである。
【課題を解決するための手段】
【００１１】
上記の目的を達成するために本発明の実施例に係るプラズマ表示装置は、列方向に配列された複数のアドレス電極と、行方向に順次配列された走査電極及び維持電極とを備えるプラズマパネルと、前記アドレス電極に表示しようとする放電セルを選択するための表示データ信号を印加するアドレス電極駆動部と、前記維持電極に駆動電圧を印加する維持電極駆動部と、前記走査電極に、立ち下がりランプ期間にＶｓ電圧から前記立ち下がりランプ期間の最低電圧Ｖｎｆまで徐々に立ち下がる電圧を印加する立ち下がりリセット部と、前記走査電極に前記Ｖｎｆ電圧よりも△Ｖだけ低い走査電圧ＶｓｃＬをアドレス期間中に順次印加する走査駆動部とを備える走査電極駆動部と、前記アドレス電極駆動部、走査電極駆動部、及び維持電極駆動部に電源を提供する電源部と、を備え、前記電源部は、前記走査電極駆動部に提供される電圧Ｖｎｆ、ＶｓｃＬを所定の期間毎に可変提供することを特徴とする。
【００１２】
また、本発明の実施例に係るプラズマ表示装置の駆動方法は、複数の走査電極を備えるプラズマ表示装置について、リセット期間及びアドレス期間に走査電極を駆動する方法において、前記リセット期間における立ち下がりランプ期間に前記走査電極にＶｓ電圧から前記立ち下がりランプ期間の最低電圧Ｖｎｆまで徐々に立ち下がる電圧を印加するステップと、前記アドレス期間中に前記走査電極に前記Ｖｎｆ電圧よりも△Ｖだけ低い走査電圧ＶｓｃＬを順次印加するステップと、を含み、前記Ｖｎｆ電圧及び走査電圧ＶｓｃＬは、電源部から前記立ち下がりランプ期間及びアドレス期間にそれぞれ区別して提供することを特徴とする。
【発明の効果】
【００１３】
本発明によると、立ち下がりランプ波形を実現する立ち下がりランプスイッチを除去し、走査駆動スイッチを用いて前記立ち下がりランプスイッチの役割を同時に果たすことにより、回路部品数を減らして全ボードサイズ及びコストを最小化することができるという長所がある。
【００１４】
また、走査電極駆動部に提供される電圧を所定の期間毎に可変提供することにより、立ち下がりランプ期間の最低電圧Ｖｎｆ及び走査電圧ＶｓｃＬを別途に提供しなくても互いに異なるレベルを有するように実現し、より安定したアドレス動作を行うことができるという長所がある。
【発明を実施するための最良の形態】
【００１５】
以下、添付図面を参照して本発明の実施例をより詳細に説明する。
【００１６】
図１は、本発明の実施例に係るプラズマ表示装置を示すブロック図である。
【００１７】
同図に示すように、本発明の実施例に係るプラズマ表示装置は、プラズマ表示パネル１００と、制御部２００と、アドレス電極駆動部３００と、維持電極駆動部４００と、走査電極駆動部５００と、電源部６００とを備える。
【００１８】
プラズマ表示パネル１００は、列方向に延びている複数のアドレス電極Ａ１〜Ａｍと、行方向に互いに対をなして延びている複数の維持電極Ｘ１〜Ｘｎ及び走査電極Ｙ１〜Ｙｎとを備える。維持電極Ｘ１〜Ｘｎは、各走査電極Ｙ１〜Ｙｎに対応して形成され、一般的にその一端が互いに共通して接続される。
【００１９】
そして、プラズマ表示パネル１００は、維持電極Ｘ１〜Ｘｎ及び走査電極Ｙ１〜Ｙｎが配列された基板（図示せず）と、アドレス電極Ａ１〜Ａｍが配列された基板（図示せず）とからなる。２つの基板は、走査電極Ｙ１〜Ｙｎとアドレス電極Ａ１〜Ａｍ、及び維持電極Ｘ１〜Ｘｎとアドレス電極Ａ１〜Ａｍがそれぞれ直交するように放電空間を介して対向して配置される。このとき、アドレス電極Ａ１〜Ａｍと、維持電極Ｘ１〜Ｘｎ及び走査電極Ｙ１〜Ｙｎとの交差部にある放電空間が放電セルを形成する。このようなプラズマ表示パネル１００の構造は一例であって、以下で説明する駆動波形が適用され得るその他の構造のパネルも、本発明に適用することができる。
【００２０】
制御部２００は、外部から映像信号を受信して、アドレス駆動制御信号、維持電極Ｘ駆動制御信号及び走査電極Ｙ駆動制御信号を出力する。そして、制御部２００は、１フレームを複数のサブフィールドに分割して駆動し、各サブフィールドは、時間的な動作変化として表現すると、リセット期間、アドレス期間及び維持期間からなる。
【００２１】
アドレス電極駆動部３００は、制御部２００からアドレス駆動制御信号を受信して、表示しようとする放電セルを選択するための表示データ信号を各アドレス電極に印加する。
【００２２】
維持電極駆動部４００は、制御部２００から維持電極Ｘ駆動制御信号を受信して、維持電極Ｘに駆動電圧を印加する。
【００２３】
走査電極駆動部５００は、制御部２００から走査電極Ｙ駆動制御信号を受信して、走査電極Ｙに駆動電圧を印加する。
【００２４】
電源部６００は、プラズマ表示装置の駆動に必要な電源を制御部２００及び各駆動部３００、４００、５００に供給する。
【００２５】
以下、図２を参照して、各サブフィールドにおいて、アドレス電極Ａ１〜Ａｍ、維持電極Ｘ１〜Ｘｎ及び走査電極Ｙ１〜Ｙｎに印加される駆動波形について説明する。ただし、１つのアドレス電極、維持電極及び走査電極により形成される放電セルを基準として説明する。
【００２６】
同図は、本発明の実施例に係るプラズマ表示装置の駆動波形を示す図であり、同図では、１つの維持電極Ｘ及びアドレス電極Ａのみを説明する。
【００２７】
リセット期間では、維持電極Ｘを０Ｖに維持した状態で、走査電極Ｙの電圧をＶｓ電圧からＶｓｅｔ電圧まで増加（立ち上がりランプ）させる。
【００２８】
すると、走査電極Ｙからアドレス電極Ａ及び維持電極Ｘにそれぞれ微弱なリセット放電が生じ、走査電極Ｙに負（−）の壁電荷が蓄積され、アドレス電極Ａ及び維持電極Ｘに正（＋）の壁電荷が蓄積される。その後、走査電極Ｙの電圧をＶｓ電圧からＶｎｆ電圧まで減少（立ち下がりランプ）させる。このとき、アドレス電極Ａには基準電圧（図２では０Ｖと仮定する）が印加され、維持電極ＸはＶｅ電圧にバイアスされる。すると、走査電極Ｙの電圧が減少する中、走査電極Ｙと維持電極Ｘとの間、及び走査電極Ｙとアドレス電極Ａとの間に微弱なリセット放電が生じ、走査電極Ｙに形成された負（−）の壁電荷と維持電極Ｘ及びアドレス電極Ａに形成された正（＋）の壁電荷とが消去される。
【００２９】
次に、アドレス期間では、放電セルを選択するため、走査電極Ｙに走査電圧ＶｓｃＬを有する走査パルスを順次印加し、前記走査電圧ＶｓｃＬが印加されない走査電極ＹをＶｓｃＨ電圧（非走査電圧）にバイアスする。そして、前記走査電圧ＶｓｃＬが印加された走査電極Ｙにより形成される複数の放電セルの中から選択したい放電セルを通過するアドレス電極ＡにＶａ電圧を有するアドレスパルスを印加し、選択しないアドレス電極Ａは基準電圧（図２では０Ｖ）を印加する。すると、Ｖａ電圧が印加されたアドレス電極Ａと、走査電圧ＶｓｃＬが印加された走査電極Ｙとにより形成される放電セルにてアドレス放電が生じ、走査電極Ｙには正の壁電荷が形成され、維持電極Ｘには負の壁電荷が形成される。また、アドレス電極Ａにも負の壁電荷が形成される。
【００３０】
ただし、本発明の実施例の場合、図２に示すように、前記アドレス期間に走査電極Ｙに走査パルスを印加するにあたり、前記走査電圧ＶｓｃＬが前記立ち下がりランプ期間の最低電圧、すなわち、Ｖｎｆ電圧よりも前記走査電圧ＶｓｃＬが図示のように△Ｖだけ低い電圧値を有して印加されることを特徴とする。
【００３１】
これにより、前記走査電圧とアドレス電圧との差（｜ＶｓｃＬ−Ｖａ｜）が大きくなるため、放電遅延時間が短くなり、前記走査電極により形成される放電セルでも安定したアドレス放電を生じさせることができる。
【００３２】
また、維持期間では、走査電極Ｙ及び維持電極ＸにＶｓ電圧の維持放電パルスを順次印加する。すると、アドレス期間において、アドレス放電により走査電極Ｙと維持電極Ｘとの間に壁電圧が形成されていれば、この壁電圧とＶｓ電圧とにより走査電極Ｙ及び維持電極Ｘで放電が生じる。その後、走査電極ＹにＶｓ電圧の維持放電パルスを印加する過程と、維持電極ＸにＶｓ電圧の維持放電パルスを印加する過程とを当該サブフィールドの表示する重み付けに対応する回数だけ繰り返す。
【００３３】
図３は、図２の駆動波形を生成するための第１実施例に係る駆動回路図である。
【００３４】
以下で、各トランジスタには、それぞれアノードがソースに接続され、カソードがドレインに接続されるボディダイオードを形成することができる。
【００３５】
同図に示すように、走査電極駆動部５００は、立ち上がりリセット部５０１と、立ち下がりリセット部５０２と、走査駆動部５０３と、維持放電部５０４とを備える。
【００３６】
走査駆動部５０３は、複数の走査電極Ｙにそれぞれ接続される複数の選択回路５１０を備える。同図では、説明の便宜上、１つの走査電極Ｙ及び１つの選択回路５１０のみを示している。そして、走査電極Ｙに隣接する維持電極Ｘにより形成される容量性成分をパネルキャパシタＣｐで示し、走査電極Ｙには維持電極駆動部（図１の４００）（図示せず）が接続されているが、便宜上、接地として表示している。
【００３７】
立ち上がりリセット部５０１は、ダイオードＤｓｅｔと、キャパシタＣｓｅｔと、トランジスタＹｐｐ、Ｙｒｒとを備え、走査電極ＹにＶｓ電圧からＶｓｅｔ電圧まで徐々に立ち上がる電圧を印加する。
【００３８】
前記キャパシタＣｓｅｔは、陰極がトランジスタＹｐｐのソースとトランジスタＹｒｒのドレインとの間に接続され、トランジスタＹｐｐのドレインとトランジスタＹｒｒのソースは、それぞれ第２ノードＮ２に接続される。このとき、キャパシタＣｓｅｔは、以下で説明するトランジスタＹｇがターンオン時にＶｓｅｔ−Ｖｓ電圧に充電され、トランジスタＹｒｒは、ターンオン時にパネルキャパシタＣｐの電圧がＶｓｅｔ電圧まで徐々に立ち上がるように、ドレインからソースに微細な電流が流れるように動作する。
【００３９】
そして、ダイオードＤｓｅｔは、Ｖｓｅｔ−Ｖｓ電圧を供給する電源Ｖｓｅｔ−Ｖｓと、トランジスタＹｒｒのドレインとキャパシタＣｓｅｔとの接点との間に接続され、キャパシタＣｓｅｔ―ダイオードＤｓｅｔ―電源Ｖｓｅｔ−Ｖｓへの電流経路を遮断する。
【００４０】
また、立ち下がりリセット部５０２は、トランジスタＹｎｐ、Ｙｆｒを備え、走査電極ＹにＶｓ電圧からＶｎｆ電圧まで徐々に立ち下がる電圧を印加する。
【００４１】
立ち下がりランプスイッチとしての前記トランジスタＹｆｒは、そのドレインが第１ノードＮ１に接続され、ソースが立ち下がり期間の最終電圧、すなわち、最低電圧Ｖｎｆを供給する電源に接続される。前記トランジスタＹｆｒは、ターンオン時に走査電極Ｙの電圧がＶｎｆ電圧まで徐々に立ち下がるように、ドレインからソースに微細な電流が流れるように動作する。このとき、トランジスタＹｎｐは、Ｖｎｆ電圧が負の電圧の場合に形成され得る電源ＧＮＤ―トランジスタＹｇ―トランジスタＹｐｐ―トランジスタＹｎｐ―トランジスタＹｆｒへの電流経路を遮断する。
【００４２】
走査駆動部５０３は、選択回路５１０と、ダイオードＤｓｃｈと、キャパシタＣｓｃｈと、走査駆動スイッチとしてのトランジスタＹｓｃＬとを備え、走査電極Ｙに走査電圧ＶｓｃＬを順次印加する。
【００４３】
一般的に、アドレス期間において複数の走査電極Ｙ１−Ｙｎを順次選択することができるように、それぞれの走査電極Ｙ１−Ｙｎに選択回路５１０がＩＣ形態で接続されており、このような選択回路５１０を介して走査電極駆動部５００の駆動回路が走査電極Ｙ１−Ｙｎに共通して接続される。
【００４４】
そして、選択回路５１０は、トランジスタＳｃｈ、Ｓｃｌを備え、トランジスタＳｃｈのソース及びトランジスタＳｃｌのドレインは、パネルキャパシタＣｐの走査電極Ｙに接続されており、トランジスタＳｃｌのソースは、第１ノードＮ１に接続されている。
【００４５】
また、キャパシタＣｓｃｈは、トランジスタＳｃｈのドレインと第１ノードＮ１との間に接続され、ダイオードＤｓｃｈは、キャパシタＣｓｃｈとトランジスタＳｃｈのドレインとの接点と、ＶｓｃＨ電圧を供給する電源ＶｓｃＨとの間に接続される。さらに、キャパシタＣｓｃｈの第１端がトランジスタＳｃｈのドレインに接続され、第２端が第１ノードＮ１に接続される。そして、トランジスタＹｓｃＬは、第１ノードＮ１と走査電圧ＶｓｃＬを供給する電源との間に接続される。
【００４６】
すなわち、アドレス期間にトランジスタＳｃｈをターンオンして、キャパシタＣｓｃｈに充電された電圧を用いて選択されていない走査電極ＹにＶｓｃＨ電圧を印加し、トランジスタＳｃｌをターンオンして、選択される走査電極Ｙに走査電圧ＶｓｃＬを印加する。
【００４７】
また、維持放電部５０４は、トランジスタＹｓ、Ｙｇを備え、走査電極ＹにＶｓ電圧及び０Ｖ電圧を印加する。トランジスタＹｓは、ドレインがＶｓ電圧を供給する電源Ｖｓに接続され、ソースが第３ノードＮ３に接続される。また、トランジスタＹｇは、ドレインが第３ノードＮ３に接続され、ソースが０Ｖを供給する電源（０Ｖ）に接続される。そして、第３ノードＮ３には、維持期間において維持放電パルスにより形成される無効電力を回収して再使用するための電力回収回路（図示せず）を接続することができる。このような電力回収回路として、Ｌ．Ｆ．Ｗｅｂｅｒによって提案された回路（米国特許第４，８６６，３４９号及び第５，０８１，４００号）がある。
【００４８】
図３に示す実施例の場合、前記Ｖｎｆ及びＶｓｃＬ電圧のレベルを互いに異ならせるために、すなわち、より安定したアドレス動作を行うために、ＶｓｃＬ電圧をＶｎｆ電圧よりも低くするため、前記立ち下がりリセット部及び走査駆動部に別途にＶｎｆ及びＶｓｃＬ電圧を印加する。
【００４９】
ところが、このように別途に個別電源を印加しなければならない場合、前記立ち下がりリセット部及び走査駆動部を個別に備えなければならないことから、トランジスタなどの回路部品数が増えて全ボードサイズ及びコストが増大するという短所がある。
【００５０】
また、ＶｓｃＬ電圧をＶｎｆ電圧よりも低くする場合、トランジスタＹｓｃＬのターンオン時にトランジスタＹｆｒのボディダイオードを介して電流経路が形成され得ることから、この電流経路を遮断するため、図３のようにトランジスタＹｆｒのボディダイオードに対して反対方向にボディダイオードが形成されるトランジスタ（図示せず）をさらに形成することもできる。
【００５１】
すなわち、このようにＶｓｃＬ電圧をＶｎｆ電圧よりも低くするために各電源を別途に提供することは、前述したような短所がある。
【００５２】
そこで、本願発明の他の実施例は、前記走査電極駆動部に提供される電圧を所定の期間毎に可変提供することにより、立ち下がりランプ期間の最低電圧Ｖｎｆ及び走査電圧ＶｓｃＬを別途に提供しなくても互いに異なるレベルを有するようにすることを特徴とする。
【００５３】
図４は、図２の駆動波形を生成するための本発明の第２実施例に係る駆動回路図であり、図５は、図２の駆動波形に対応する制御信号及び電圧のタイミング図である。
【００５４】
ただし、図３に示す本発明の第１実施例と同一の構成要素については、その説明を省略する。
【００５５】
図４に示すように、前記走査電極駆動部５００は、立ち下がりリセット部５０２の立ち下がりランプスイッチＹｆｒ及び走査駆動部５０３の走査駆動スイッチＹｓｃＬに接続された電源ラインが互いに同一であり、前記電源ラインを介してリセット期間における立ち下がりランプ期間及びアドレス期間にそれぞれ異なるレベルの電圧を印加することにより、Ｖｎｆ及びＶｓｃＬを実現する。
【００５６】
ただし、前記異なるレベルの電圧は、前記電源ラインに接続された電源部（図示せず）から印加されるものであって、立ち下がりランプ期間にはＶｎｆ電圧が提供され、前記アドレス期間中には前記Ｖｎｆよりも△Ｖだけ低い電圧値、すなわち、走査電圧ＶｓｃＬが提供されることを意味する。
【００５７】
図４及び図５を参照すると、前記立ち下がりランプスイッチＹｆｒは、ドレインが第１ノードＮ１に接続され、ソースが前記立ち下がりランプ期間にＶｎｆを供給する電源に接続される。これにより、前記立ち下がりランプスイッチＹｆｒがターンオンされる期間、すなわち、図５に示すように、立ち下がりランプ期間に提供される制御信号により、前記立ち下がりランプ期間には、走査電極ＹにＶｓ電圧からＶｎｆ電圧まで徐々に立ち下がる電圧を印加することができる。
【００５８】
また、前記走査駆動スイッチＹｓｃＬは、ドレインが第１ノードＮ１に接続され、ソースが前記アドレス期間にＶｓｃＬを供給する電源に接続されている。前記走査駆動スイッチＹｓｃＬは、前記アドレス期間には、図５に示すように走査駆動スイッチＹｓｃＬ制御信号によりターンオンされる。
【００５９】
前記走査駆動スイッチＹｓｃＬがターンオンされると、キャパシタＣｓｃｈにはＶｓｃＨ−ＶｓｃＬ電圧が充電されており、前記アドレス期間においてトランジスタＳｃｈをターンオンして、キャパシタＣｓｃｈに充電された電圧を用いて選択されていない走査電極ＹにＶｓｃＨ電圧を印加する。
【００６０】
その後、前記アドレス期間において走査電極Ｙが順次選択されるとき、選択される走査電極Ｙの選択回路に備えられたトランジスタＳｃｌがターンオンされ、前記走査電極Ｙに前記Ｖｎｆよりも△Ｖだけ低い電圧値としての走査電圧ＶｓｃＬが印加される。
【００６１】
ただし、このためには、前記電源部では、立ち下がりランプ期間にＶｎｆ電圧を提供し、前記アドレス期間中には前記Ｖｎｆよりも△Ｖだけ低い電圧値、すなわち、走査電圧ＶｓｃＬを提供しなければならない。
【００６２】
また、このような走査の駆動波形を生成するにあたり、本発明の他の実施例は、立ち下がりランプ波形を実現する立ち下がりランプスイッチＹｆｒを除去し、走査駆動スイッチＹｓｃＬを用いて前記立ち下がりランプスイッチの役割を同時に果たすことにより、回路部品数を減らして全ボードサイズ及びコストを最小化することができることを特徴とする。
【００６３】
図６は、図２の駆動波形を生成するための本発明の第３実施例に係る駆動回路図であり、図７は、図２の駆動波形に対応する制御信号及び電圧のタイミング図である。
【００６４】
ただし、図３に示す本発明の第１実施例と同一の構成要素については、その説明を省略する。
【００６５】
図６に示すように、前記走査電極駆動部５００は、立ち下がりリセット部５０２の立ち下がりランプスイッチＹｆｒが除去され、走査駆動部５０３の走査駆動スイッチＹｓｃＬに接続された電源ラインを介してリセット期間における立ち下がりランプ期間及びアドレス期間にそれぞれ異なるレベルの電圧を印加することにより、Ｖｎｆ及びＶｓｃＬを実現する。
【００６６】
ただし、前記異なるレベルの電圧は、前記電源ラインに接続された電源部（図示せず）から印加されるものであって、立ち下がりランプ期間にはＶｎｆ電圧が提供され、前記アドレス期間中には前記Ｖｎｆよりも△Ｖだけ低い電圧値、すなわち、走査電圧ＶｓｃＬが提供されることを意味する。
【００６７】
すなわち、前記走査駆動スイッチＹｓｃＬは、従来の場合、アドレス期間中にのみターンオンされていたが、同図に示す実施例では、アドレス期間だけでなく、リセット期間における立ち下がりランプ期間にもターンオンされ、従来の立ち下がりランプスイッチＹｆｒの役割も同時に果たすことを特徴とする。
【００６８】
図６及び図７を参照すると、前記走査駆動スイッチＹｓｃＬは、ドレインが第１ノードＮ１に接続され、ソースが異なるレベルの電圧を提供する電源に接続される。前記異なるレベルの電圧は、前述したように、立ち下がりランプ期間にはＶｎｆ電圧が提供され、前記アドレス期間中には前記Ｖｎｆよりも△Ｖだけ低い電圧値、すなわち、走査電圧ＶｓｃＬが提供される。
【００６９】
これにより、前記走査駆動スイッチＹｓｃＬがターンオンされる期間における前記立ち下がりランプ期間には、走査電極ＹにＶｓ電圧からＶｎｆ電圧まで徐々に立ち下がる電圧を印加することができる。
【００７０】
また、前記走査駆動スイッチＹｓｃＬは、前記アドレス期間において、図７に示すように、前記走査駆動スイッチＹｓｃＬは、走査駆動スイッチ制御信号によりターンオンされ、前記走査駆動スイッチＹｓｃＬがターンオンされると、キャパシタＣｓｃｈにはＶｓｃＨ−ＶｓｃＬ電圧が充電され、前記アドレス期間においてトランジスタＳｃｈをターンオンして、キャパシタＣｓｃｈに充電された電圧を用いて選択されていない走査電極ＹにＶｓｃＨ電圧を印加する。
【００７１】
その後、前記アドレス期間において走査電極Ｙが順次選択されるとき、選択される走査電極Ｙの選択回路に備えられたトランジスタＳｃｌがターンオンされ、前記走査電極Ｙに前記Ｖｎｆよりも△Ｖだけ低い電圧値としての走査電圧ＶｓｃＬが印加される。
【００７２】
ただし、このためには、前記電源部では、立ち下がりランプ期間にＶｎｆ電圧を提供し、前記アドレス期間中には前記Ｖｎｆよりも△Ｖだけ低い電圧値、すなわち、走査電圧ＶｓｃＬを提供しなければならない。
【００７３】
すなわち、本発明の第２実施例及び第３実施例では、いずれも立ち下がりランプ期間にＶｎｆ電圧を提供し、前記アドレス期間中には前記Ｖｎｆよりも△Ｖだけ低い電圧値、すなわち、走査電圧ＶｓｃＬを提供する電源部を備えなければならない。
【００７４】
図８は、図１に示す電源部の構成を概略的に示すブロック図である。
【００７５】
ただし、同図では、前記図４〜図７を参照して説明したように、立ち下がりランプ期間にＶｎｆ電圧を提供し、前記アドレス期間中には前記Ｖｎｆよりも△Ｖだけ低い電圧値、すなわち、走査電圧ＶｓｃＬを提供する役割を果たす電源部の一部構成についてのみ説明する。
【００７６】
また、同図に示す電源部の構成は、１つの実施例に該当するもので、必ずしも前記電源部の構成がこれに限定されるものではない。
【００７７】
同図を参照すると、前記電源部６００は、外部からの交流電源を直流に変換する整流部（例えば、平滑キャパシタＣ１を備える整流回路）と、前記整流部により整流される直流電源を所定レベルの異なる電圧に変圧して出力する変圧部Ｔと、前記変圧部Ｔにパルス信号を印加して前記変圧部から出力される電源の出力電圧を調節するスイッチング素子Ｑ１及びスイッチング素子のスイッチング特性を制御するスイッチング制御部６３４とを備える。そして、スイッチング制御部６３４には、フィードバック信号発生部６３２から２次出力電圧の電圧値に応じたフィードバック信号Ｖｒｅｆを入力することにより、スイッチング制御部６３４のスイッチング制御作用を行うことができる。
【００７８】
したがって、外部から印加された交流電圧Ｖｉｎは、それぞれ平滑キャパシタＣ１を備える整流部を直流に変換した後、同図のような直流／直流変換メカニズムを有するスイッチモード電源供給装置により、パネル駆動部２０５に必要な直流電圧として、前記Ｖｎｆ及びＶｓｃＬ電圧を提供する。
【００７９】
本発明の実施例に係る電源部６００は、同じ入力電圧Ｖｉｎに対して互いに異なる値を有する出力電圧Ｖｏｕｔ、すなわち、Ｖｎｆ及びＶｓｃＬ電圧を出力することを特徴とする。
【００８０】
このために、前記電源部６００は、前記フィードバック信号発生部６３２に備えられた分配抵抗に対してさらにスイッチング素子Ｑ２及び抵抗を前記分配抵抗に並列に接続する。
【００８１】
このように、前記スイッチング素子Ｑ２及び抵抗が前記分配抵抗に並列に接続されることにより、前記スイッチング素子Ｑ２の動作に応じて、前記フィードバック信号発生部の全抵抗値が変動し、結果として同じ入力電圧Ｖｉｎが入力されても互いに異なるレベルの出力電圧Ｖｏｕｔ、すなわち、Ｖｎｆ、ＶｓｃＬを出力することができる。
【００８２】
また、前記スイッチング素子Ｑ１及びスイッチング制御部６３４は、出力される各直流電圧Ｖｎｆ、ＶｓｃＬをユーザの望む波形に維持できるようにするための制御装置であって、電圧分配回路及びスイッチング素子（例えば、ＭＯＳ型電界効果トランジスタ、絶縁ゲートバイポーラトランジスタ、サイリスタなど）により電圧調節スイッチングが行われる。
【００８３】
前記スイッチング素子Ｑ１がスイッチング作用を始めると、変圧器の１次側巻線から２次側巻線に交流形態のエネルギーが誘起され、２次側巻線に誘起されたエネルギーは、ダイオードＤ１と平滑キャパシタＣ２とを経て、変圧器の１差側及び２次側の各巻線比に応じた直流出力電圧Ｖｏｕｔを有する電源として出力される。
【００８４】
このとき、前記スイッチング制御部６３４は、フィードバック信号発生部６３２から入力されるフィードバック信号Ｖｒｅｆに応じて、スイッチング素子Ｑ１のスイッチング特性（スイッチング周波数及びオン／オフタイム）を制御することができる。
【００８５】
また、前述したように、前記電源部６００は、立ち下がりランプ期間にＶｎｆ電圧を提供し、アドレス期間中には前記Ｖｎｆよりも△Ｖだけ低い電圧値、すなわち、走査電圧ＶｓｃＬを提供することを特徴とする。
【００８６】
このように、所定の期間毎に互いに異なるレベルの直流電圧Ｖｎｆ、ＶｓｃＬを提供するため、前記電源部は、前記フィードバック信号発生部６３２の構成が図９ａないし図９ｃのような構成を有する。
【００８７】
図９ａないし図９ｃは、図８に示す電源部に備えられるフィードバック信号発生部の概略的な構成を示す図である。
【００８８】
すなわち、図９ａないし図９ｃに示すように、前記フィードバック信号発生部６３２内の分配抵抗において、特定の分配抵抗に対してスイッチング素子Ｑ２及び抵抗を並列に接続させることにより、前記スイッチング素子の動作に応じて、前記フィードバック信号発生部６３２の全抵抗値が変動し、結果として同じ入力電圧Ｖｉｎが入力されても互いに異なるレベルの出力電圧Ｖｏｕｔ、すなわち、Ｖｎｆ、ＶｓｃＬが出力されることを特徴とする。
【００８９】
このとき、前記スイッチング素子Ｑ２は、特定の制御信号が印加されることにより動作するもので、立ち下がりランプ期間にのみ動作するように制御信号Ｖｆｒが印加される場合をその例として説明する。
【００９０】
図９ａないし図９ｃを参照すると、前記フィードバック信号Ｖｒｅｆは、出力電圧Ｖｏｕｔに対する電圧分配回路から発生する。
【００９１】
ただし、本発明の実施例の場合、前記電圧分配回路は、直列に接続されたＲ１、Ｒ２、Ｒ３と、前記Ｒ３に並列に接続されたスイッチング素子Ｑ２及びＲ４とを備えて構成される。
【００９２】
すなわち、前記スイッチング素子Ｑ２のオン／オフにより、前記フィードバック信号発生部６３２の全抵抗値が変動し、結果として同じ入力電圧Ｖｉｎが入力されても互いに異なるレベルの出力電圧Ｖｏｕｔ、すなわち、Ｖｎｆ、ＶｓｃＬが出力される。
【００９３】
より具体的に説明すると、まず、前記スイッチング素子Ｑ２がターンオンされた場合、すなわち、前述したように、前記立ち下がりランプ期間に対応する期間にのみ提供される制御信号に応じて、前記スイッチング素子Ｑ２がターンオンされると、前記全抵抗値は、Ｒ１＋Ｒ２＋Ｒ３＊Ｒ４／（Ｒ３＋Ｒ４）になる。
【００９４】
反面、前記スイッチング素子Ｑ２がターンオフされた場合、前記全抵抗値は、Ｒ１＋Ｒ２＋Ｒ３になる。
【００９５】
すなわち、本発明の実施例の場合、前記スイッチング素子Ｑ２がターンオンされる期間は、立ち下がりランプ期間と一致し、前記全抵抗値の差によって最終的に出力される出力電圧は、同じ入力電圧に対して互いに異なる電圧レベルＶｎｆ、ＶｓｃＬとして出力される。
【００９６】
また、前記フィードバック信号の電圧Ｖｒｅｆは、前記スイッチング素子Ｑ２がターンオンされた場合には、Ｖｒｅｆ＝（Ｒ２＋Ｒ３／／Ｒ４）／（Ｒ１＋Ｒ２＋Ｒ３／／Ｒ４）×Ｖｏｕｔになり、前記スイッチング素子Ｑ２がターンオフされた場合には、Ｖｒｅｆ＝（Ｒ２＋Ｒ３）／（Ｒ１＋Ｒ２＋Ｒ３）×Ｖｏｕｔになり、結果としてフィードバックされる電圧にも差が生じるようになる。
【００９７】
このとき、前記Ｒ３及び／またはＲ４は、図９ａないし図９ｃのように可変抵抗になることができ、前記可変抵抗の値を調節することにより、結果として出力される電圧ＶｎｆとＶｓｃＬとの差△Ｖが調節される。
【００９８】
また、前記Ｒ３及び／またはＲ４は、前記可変抵抗ではない、デジタルレジスタを用いてロジックにおける制御信号により抵抗を可変させることもでき、この場合には、前記スイッチング素子Ｑ２を備えなくても可能である。
【００９９】
さらに、前記デジタルレジスタを用いる場合には、前記ＶｎｆとＶｓｃＬとの差△Ｖを実現すること以外の他の条件、例えば、温度に応じて走査電圧を可変させることなどへの応用も可能となる。
【０１００】
以上説明した内容を通じて、当業者なら本発明の技術思想を逸脱しない範囲で様々な変更及び修正が可能であることが分かるであろう。したがって、本発明の技術的範囲は、明細書の詳細な説明に記載された内容に限定されるのではなく、特許請求の範囲により定められなければならない。
【図面の簡単な説明】
【０１０１】
【図１】図１は、本発明の実施例に係るプラズマ表示装置を示すブロック図である。
【図２】図２は、本発明の実施例に係るプラズマ表示装置の駆動波形を示す図である。
【図３】図３は、図２の駆動波形を生成するための第１実施例に係る駆動回路図である。
【図４】図４は、図２の駆動波形を生成するための本発明の第２実施例に係る駆動回路図である。
【図５】図５は、図２の駆動波形に対応する制御信号及び電圧のタイミング図である。
【図６】図６は、図２の駆動波形を生成するための本発明の第３実施例に係る駆動回路図である。
【図７】図７は、図２の駆動波形に対応する制御信号及び電圧のタイミング図である。
【図８】図８は、図１に示す電源部の構成を概略的に示すブロック図である。
【図９ａ】図９ａは、図８に示す電源部に備えられるフィードバック信号発生部の概略的な構成を示す図である。
【図９ｂ】図９ｂは、図８に示す電源部に備えられるフィードバック信号発生部の概略的な構成を示す図である。
【図９ｃ】図９ｃは、図８に示す電源部に備えられるフィードバック信号発生部の概略的な構成を示す図である。
【符号の説明】
【０１０２】
５００  走査電極駆動部
５０１  立ち上がりリセット部
５０２  立ち下がりリセット部
５０３  走査駆動部
５０４  誘起放電部
６００  電源部
６３２  フィードバック信号発生部
６３４  スイッチング制御部
【図１】
2008165165.tif 000003
【図２】
2008165165.tif 000004
【図３】
2008165165.tif 000005
【図４】
2008165165.tif 000006
【図５】
2008165165.tif 000007
【図６】
2008165165.tif 000008
【図７】
2008165165.tif 000009
【図８】
2008165165.tif 000010
【図９ａ】
2008165165.tif 000011
【図９ｂ】
2008165165.tif 000012
【図９ｃ】
2008165165.tif 000013