(57)【要約】【課題】本発明は、アドレス駆動のためにネガティブ電圧を供給することで、消費電力を低減し、特に、ロングギャップ構造のＰＤＰにおいて放電セルのオン／オフ選択及び駆動をより効率的、かつ安定的に遂行するためのプラズマディスプレイパネルのネガティブアドレス駆動方法を提供するためのものである。【解決手段】本発明に係るプラズマディスプレイパネルのネガティブアドレス駆動方法は、スキャン電極、サステイン電極及び隔壁を含むプラズマディスプレイパネルの駆動方法であって、アドレス区間において、スキャン電極にはポジティブのスキャンパルスを印加し、前記ポジティブスキャンパルスに対応して、アドレス電極にネガティブのデータパルスを印加してアドレッシング動作を遂行し、前記隔壁により区画される放電セル内に位置する前記スキャン電極とサステイン電極との間の間隔は前記隔壁の高さより広いことを特徴とする。【選択図】図４
2008165117.tif 000002
【特許請求の範囲】
【請求項１】
スキャン電極、サステイン電極及び隔壁を含むプラズマディスプレイパネルの駆動方法であって、
アドレス区間において、スキャン電極にはポジティブのスキャンパルスを印加し、
前記ポジティブのスキャンパルスに対応して、アドレス電極にネガティブのデータパルスを印加してアドレッシング動作を遂行し、
前記隔壁により区画される放電セル内に位置する前記スキャン電極と前記サステイン電極との間の間隔は、前記隔壁の高さよりさらに広いことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記アドレス電極にグランド電圧（ＧＮＤ）待機状態で−Ｖａ電圧を印加してオンセルを選択することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記アドレス電極に＋Ｖａ電圧待機状態でグランド電圧（ＧＮＤ）を印加してオンセルを選択することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記アドレス電極にグランド電圧より低いネガティブ電圧待機状態で−Ｖａ電圧を印加してオンセルを選択することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記スキャン電極とサステイン電極との間の間隔は１００μｍ以上４００μｍ以下であることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記スキャン電極とサステイン電極との間の間隔は１５０μｍ以上３５０μｍ以下であることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記スキャン電極と前記アドレス電極には各々反対極性の電圧が印加されることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記スキャン電極に印加されるポジティブのスキャンパルス電圧の大きさは、前記アドレス電極に印加されるネガティブのデータパルス電圧の大きさより大きいことを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
前記スキャン電極にグランド電圧（ＧＮＤ）待機状態で＋Ｖｓｃ電圧を印加してオンセルを選択することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
前記スキャン電極にグランド電圧より高いポジティブ電圧待機状態で＋Ｖｓｃ電圧を印加してオンセルを選択することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項１１】
前記スキャン電極にグランド電圧より低いネガティブ電圧待機状態で＋Ｖｓｃ電圧を印加してオンセルを選択することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動方法に関し、より詳しくは、ロングギャップ構造のＰＤＰを効率よく駆動させるためのプラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
一般に、プラズマディスプレイパネル（Plasma Display Panel：以下、“ＰＤＰ”という）は、Ｈｅ＋ＸｅまたはＮｅ＋Ｘｅ不活性混合ガスの放電時に発生する１４７ｎｍの紫外線により蛍光体を発光させることによって、文字またはグラフィックを含んだ画像を表示することになる。
【０００３】
図１は、従来の３電極交流面放電型ＰＤＰの構造を示す斜視図である。
【０００４】
図１に示すように、３電極交流面放電型ＰＤＰは、上部基板１０の上に形成されたスキャン電極１１及びサステイン電極１２と、下部基板２０の上に形成されたアドレス電極２２を備える。
【０００５】
スキャン電極１１とサステイン電極１２の各々は、透明電極、例えば、インジウムチンオキサイド（Indium-Tin-Oxide：ＩＴＯ）１１ａ、１２ａで形成される。スキャン電極１１とサステイン電極１２の各々には抵抗を減らすための金属バス電極１１ｂ、１２ｂが形成される。スキャン電極１１とサステイン電極１２が形成された上部基板１０には上部誘電体層１３ａと保護膜１４が積層される。
【０００６】
上部誘電体層１３ａにはプラズマ放電時に発生する壁電荷が蓄積される。
【０００７】
保護膜１４はプラズマ放電時にスパッタリングによって発生する上部誘電体層１３ａの損傷を防止すると共に、２次電子の放出効率を上げることになる。保護膜１４としては、通常、酸化マグネシウム（ＭｇＯ）が利用される。
【０００８】
一方、アドレス電極２２が形成された下部基板２０の上には下部誘電体層１３ｂ、隔壁２１が形成され、下部誘電体層１３ｂと隔壁２１の表面には蛍光体層２３が塗布される。
【０００９】
アドレス電極２２はスキャン電極１１及びサステイン電極１２と交差する方向に形成される。隔壁２１はアドレス電極２２と並んで形成されて、放電により生成する紫外線及び可視光が隣接した放電セルに漏洩することを防止する。
【００１０】
蛍光体層２３はプラズマ放電時に発生する紫外線により励起されて、赤色、緑色または青色のうち、いずれか１つの可視光を発生することになる。
【００１１】
上／下部基板１０、２０と隔壁２１との間に設けられた放電セルの放電空間には、放電のためのＨｅ＋ＸｅまたはＮｅ＋Ｘｅなどの不活性混合ガスが注入される。
【００１２】
このようなＰＤＰの駆動方法は、アドレス区間にアドレス放電により選択される放電セルの発光の可否によって選択的書込み（Selective writing）方式と選択的消去（Selective erasing）方式とに大別される。
【００１３】
選択的書込み方式の駆動方式は、リセット区間に全画面をターンーオフ（Turn-Off）させた後、アドレス区間に選択された放電セルをターンーオン（Turn-On）させることになる。
【００１４】
次に、サステイン区間にはアドレス放電により選択された放電セルをサステイン放電させることによって、画像を表示することになる。
【００１５】
図２は、従来の選択的書込み方式の駆動方法によるＰＤＰの駆動波形を示す図である。
【００１６】
図２に示すように、ＰＤＰは全画面を初期化するためのリセット区間、セルを選択するためのアドレス区間及び選択されたセルの放電を維持するためのサステイン区間、及び壁電荷を消去する消去区間に分けられて駆動される。
【００１７】
リセット区間において、セットアップ区間には全てのスキャン電極（Ｙ）に上りランプ波形が同時に印加される。この上りランプ波形により全画面のセル内には放電が生じる。
【００１８】
セットアップ放電によりアドレス電極（Ａ）とサステイン電極（Ｚ）には正（＋）極性壁電荷が蓄積するようになり、スキャン電極（Ｙ）には負（−）極性の壁電荷が蓄積するようになる。
【００１９】
セットダウン区間には上りランプ波形が供給された後、上りランプ波形のピーク電圧より低い正極性電圧から落ち始めて基底電圧（ＧＮＤ）または負極性の特定電圧レベルまで落ちる下りランプ波形がセル内に微弱な消去放電を起こすことによって、過度に形成された壁電荷を一部消去させることになる。
【００２０】
セットダウン放電によりアドレス放電が安定して生じることができる程度の壁電荷がセル内に均一に残留する。
【００２１】
アドレス区間には負（−）極性スキャンパルス（Scan）がスキャン電極（Ｙ）に順次に印加されると共に、スキャンパルスに同期してアドレス電極（Ａ）に正（＋）極性のデータパルス（data）が印加される。
【００２２】
スキャンパルスとデータパルスの電圧差とリセット区間に生成された壁電圧が加えられながらデータパルスが印加されるセル内にはアドレス放電が生じる。
【００２３】
アドレス放電により選択されたセル内には、サステイン電圧が印加される際、放電が生じる程度の壁電荷が形成される。
【００２４】
サステイン電極（Ｚ）には、セットダウン区間とアドレス区間の間にスキャン電極（Ｙ）との電圧差を縮めてスキャン電極（Ｙ）との誤放電が生じないように正（＋）極性直流電圧が供給される。
【００２５】
サステイン区間にはスキャン電極（Ｙ）とサステイン電極（Ｚ）に交互にサステインパルスが印加される。アドレス放電により選択されたセルは、セル内の壁電圧とサステインパルスが加えられながら、サステインパルスが印加される度にスキャン電極（Ｙ）とサステイン電極（Ｚ）との間にサステイン放電、即ち、表示放電が生じることになる。
【００２６】
スキャン電極（Ｙ）においてサステイン放電が完了した後には、ランプ波形がサステイン電極（Ｚ）に供給されて、全画面のセル内に残留する壁電荷を消去させることになる。
【００２７】
上述のようなプラズマディスプレイパネルの駆動方式の場合、パネルの放電のために高電圧のサステインパルスを使用している。図２に示すように、グランド電圧を基準に＋Ｖｓ電圧を使用している。このような高電圧を使用して放電を開始し、維持する場合、高電圧のＦＥＴを必要とすることになる。高電圧ＦＥＴの使用はＰＤＰのコスト高の主要因となり、高電圧でのＰＤＰ駆動時に駆動誤りが発生して、誤放電が発生する可能性が高い。
【００２８】
図３は、従来のアドレス区間でのポジティブアドレス駆動方法を示す波形図である。
【００２９】
図示したように、従来の選択的書込み方式（selective writing）の場合、アドレス区間において、アドレス電極電圧を０Ｖ（Ground）の待機状態でオン（ON）セルを選択する場合、＋Ｖａのアドレスバイアス（address bias）を印加する方法を使う。この際、Ｖａは正の値を有する。
【００３０】
しかしながら、このような従来のポジティブアドレス駆動方法は、各セルをオン／オフさせるためのアドレッシングを効果的に遂行できなくて、特にロングギャップ（または、ワイドギャップ）構造のＰＤＰ駆動において、アドレス電圧が上昇することになり、放電セルのオン／オフ選択及び駆動が効果的になされないという問題点があった。
【発明の開示】
【発明が解決しようとする課題】
【００３１】
従って、本発明は、上述のような従来の問題点を解決するためのものであって、アドレス駆動のためにネガティブ電圧を供給することで消費電力を低減し、特に、ロングギャップ構造のＰＤＰにおいて放電セルのオン／オフ選択及び駆動をより効率的、かつ安定的に遂行するためのプラズマディスプレイパネルの駆動方法を提供することをその目的とする。
【課題を解決するための手段】
【００３２】
前記のような目的を達成するために、本発明に係るプラズマディスプレイパネルの駆動方法は、スキャン電極、サステイン電極及び隔壁を含むプラズマディスプレイパネルの駆動方法であって、アドレス区間において、スキャン電極にはポジティブのスキャンパルスを印加し、前記ポジティブのスキャンパルスに対応して、アドレス電極にネガティブのデータパルスを印加してアドレッシング動作を遂行し、前記隔壁により区画される放電セル内に位置する前記スキャン電極と前記サステイン電極との間の間隔は前記隔壁の高さより広いことを特徴とする。
【００３３】
また、アドレス電極にグランド電圧（ＧＮＤ）待機状態で−Ｖａ電圧を印加してオンセルを選択することを特徴とする。
【００３４】
また、アドレス電極に＋Ｖａ電圧待機状態でグランド電圧（ＧＮＤ）を印加してオンセルを選択することを特徴とする。
【００３５】
また、アドレス電極にグランド電圧より低いネガティブ電圧待機状態で−Ｖａ電圧を印加してオンセルを選択することを特徴とする。
【００３６】
また、スキャン電極とサステイン電極との間の間隔は１００μｍ以上４００μｍ以下であることを特徴とする。
【００３７】
また、スキャン電極とサステイン電極との間の間隔は１５０μｍ以上３５０μｍ以下であることを特徴とする。
【００３８】
また、前記スキャン電極と前記アドレス電極には各々反対極性の電圧が印加されることを特徴とする。
【００３９】
また、スキャン電極に印加されるポジティブのスキャンパルス電圧の大きさは、前記アドレス電極に印加されるネガティブのデータパルス電圧の大きさより大きいことを特徴とする。
【００４０】
また、スキャン電極にグランド電圧（ＧＮＤ）待機状態で＋Ｖｓｃ電圧を印加してオンセルを選択することを特徴とする。
【００４１】
また、前記スキャン電極にグランド電圧より高いポジティブ電圧待機状態で＋Ｖｓｃ電圧を印加してオンセルを選択することを特徴とする。
【００４２】
また、前記スキャン電極にグランド電圧より低いネガティブ電圧待機状態で＋Ｖｓｃ電圧を印加してオンセルを選択することを特徴とする。
【発明の効果】
【００４３】
以上、説明したように、本発明に係るプラズマディスプレイパネルの駆動方法によれば、アドレス駆動のためにネガティブ電圧を供給することで、消費電力を低減し、特に、ロングギャップ構造のＰＤＰにおいて放電セルのオン／オフ選択及び駆動をより効率的、かつ安定的に遂行することができる効果がある。
【発明を実施するための最良の形態】
【００４４】
以下、本発明に係る具体的な実施形態を添付した図面を参照しつつ説明する。
【００４５】
図４は、本発明に係るプラズマディスプレイパネルの駆動方法の一実施形態を示す波形図である。
【００４６】
図示したように、本発明は、サステイン区間において、各々のスキャン電極（Ｙ）とサステイン電極（Ｚ）にポジティブサステイン電圧（＋Ｖｓ）〜グランドレベル（ＧＮＤ）電圧を交互に印加するポジティブサステイン駆動方式により駆動される。ポジティブサステイン電圧は、通常−１６０Ｖ〜−２００Ｖが印加される。
【００４７】
ここで、本発明は、アドレス区間において、スキャン電極（Ｙ）にはポジティブのスキャンパルスが印加され、ポジティブスキャンパルスに対応してアドレス電極（Ａ）にネガティブデータパルスを印加してアドレッシング動作を遂行する。即ち、図示したように、アドレス電極（Ａ）にグランド電圧（ＧＮＤ）待機状態で−Ｖａ電圧を印加して、オンセルを選択する。
【００４８】
スキャン電極（Ｙ）とアドレス電極（Ａ）には、各々逆極性の電圧が印加され、特にスキャン電極（Ｙ）にはポジティブスキャン電圧（Ｖｓｃ）が印加される。
【００４９】
このように、本発明は、選択的書込み駆動方法において、アドレッシングを行うアドレス区間で、アドレス電極（Ａ）電圧が０Ｖ（Ground）待機状態で、アドレス電極（Ａ）に対して−Ｖａを印加して、オン（ON）セルを選択する。この際、Ｖａは正の値であり、−Ｖａは負の値になる。
【００５０】
アドレス電圧の極性が待機状態（０Ｖ）からネガティブに変わった状態でアドレス放電が生じるようにすることが、放電セル内の壁電荷分布を考慮する場合、より好ましい。この方法を適用すれば、ロングギャップ構造の駆動で誤放電を格段に減らすことができる。
【００５１】
また、このような方法をより効率よく表すために、アドレス放電時にアドレス電圧に対応してスキャン電極（Ｙ）に印加される電圧をポジティブ（positive）な極性とするのである。例えば、スキャン電極にグランド電圧（ＧＮＤ）待機状態で＋Ｖｓｃ電圧を印加してオンセルを選択できるのである。この際、スキャン電極に印加されるポジティブのスキャンパルス電圧の大きさは、アドレス電極に印加されるネガティブのデータパルス電圧の大きさより大きくすることが好ましい。
【００５２】
図５は、本発明に係るプラズマディスプレイパネルの駆動方法に関する他の実施形態を示す波形図である。
【００５３】
図示したように、本発明はサステイン区間において、各々のスキャン電極（Ｙ）とサステイン電極（Ｚ）にポジティブサステイン電圧（＋Ｖｓ）〜グランドレベル（ＧＮＤ）電圧を交互に印加するポジティブサステイン駆動方式により駆動される。
【００５４】
この際、本発明は、スキャン電極（Ｙ）にはポジティブのスキャンパルスを印加し、ポジティブのスキャンパルスに対応して、アドレス電極（Ａ）にネガティブのデータパルスを印加して、アドレッシング動作を遂行する。即ち、図示したように、アドレス電極（Ａ）に＋Ｖａ電圧待機状態でグランド電圧（ＧＮＤ）を印加して、オンセルを選択することができる。
【００５５】
なお、各々のスキャン電極（Ｙ）とサステイン電極（Ｚ）との間の間隔に関する説明は、図８を参照して後述するので、図５では省略する。
【００５６】
スキャン電極（Ｙ）とアドレス電極（Ａ）には各々逆極性の電圧が印加され、特にスキャン電極（Ｙ）にはポジティブスキャン電圧（Ｖｓｃ）が印加される。
【００５７】
このように、本発明は選択的書込み駆動方法において、アドレッシングを行うアドレス区間において、アドレス電極（Ａ）電圧が＋Ｖａ待機状態で、アドレス電極（Ａ）に対して０Ｖ（Ground）を印加して、オン（ON）セルを選択する。
【００５８】
アドレス電圧の極性が待機状態からネガティブに変わった状態でアドレス放電が生じるようにすることが放電セル内の壁電荷分布を考慮した場合、より好ましく、この方法を適用すれば、ロングギャップ構造の駆動で誤放電を格段に減らすことができる。
【００５９】
この時にもスキャン電極（Ｙ）に印加される電圧をポジティブ（positive）な極性とすることが好ましい。これに関する説明は図４を参照して十分説明したので、図５では省略する。
【００６０】
したがって、アドレス駆動のためにネガティブ電圧を供給することで、消費電力を低減し、特に、ロングギャップ構造のＰＤＰにおいて放電セルのオン／オフ選択及び駆動をより効率的、かつ安定的に遂行することができる。
【００６１】
図６は、本発明に係るプラズマディスプレイパネルの駆動方法に関する更に他の実施形態を示す波形図である。 
【００６２】
図示したように、本発明は、サステイン区間において、各々のスキャン電極（Ｙ）とサステイン電極（Ｚ）にポジティブサステイン電圧（＋Ｖｓ）〜グランドレベル（ＧＮＤ）電圧を交互に印加するポジティブサステイン駆動方式により駆動される。 
【００６３】
この際、本発明は、アドレス区間において、スキャン電極（Ｙ）にはポジティブのスキャンパルスが印加され、ポジティブのスキャンパルスに対応してアドレス電極（Ａ）にネガティブのデータパルスを印加して、アドレッシング動作を遂行する。即ち、図示したように、アドレス電極（Ａ）にグランド電圧より低いネガティブ電圧待機状態で−Ｖａ電圧を印加して、オンセルを選択することができる。
【００６４】
なお、各々のスキャン電極（Ｙ）とサステイン電極（Ｚ）との間の間隔に関する説明は、図８を参照して後述するので、図６では省略する。
【００６５】
スキャン電極（Ｙ）とアドレス電極（Ａ）には各々反対極性の電圧が印加され、特にスキャン電極（Ｙ）にはポジティブスキャン電圧（Ｖｓｃ）が印加される。 
【００６６】
このように、本発明は、選択的書込み駆動方法において、アドレッシングを行うアドレス区間において、アドレス電極（Ａ）電圧がグランド電圧より低いネガティブ電圧待機状態で、アドレス電極（Ａ）に対して−Ｖａ電圧を印加して、オンセルを選択する。
【００６７】
アドレス電圧の極性がネガティブ電圧待機状態からネガティブに変わった状態でアドレス放電が生じるようにすることが放電セル内の壁電荷分布を考慮した場合、より好ましい。
【００６８】
この時にもスキャン電極（Ｙ）に印加される電圧をポジティブ（positive）な極性とすることが好ましい。これに関しては図４を参照して十分説明したので、図６では省略する。
【００６９】
したがって、アドレス駆動のためにネガティブ電圧を供給することで、消費電力を低減し、特に、ロングギャップ構造のＰＤＰにおいて放電セルのオン／オフ選択及び駆動をより効率的、かつ安定的に遂行することができる。
【００７０】
図７は本発明に係るプラズマディスプレイパネルの駆動方法のうち、スキャン電極に印加されるスキャン電圧を示す波形図である。
【００７１】
今まで説明した図４乃至図６では、アドレス放電の際、アドレス電圧に対応してスキャン電極（Ｙ）に印加される電圧をポジティブ（positive）な極性とするために、スキャン電極にグランド電圧（ＧＮＤ）待機状態で＋Ｖｓｃ電圧を印加してオンセルを選択することに関して説明した。図７の（ａ）に示すように、スキャン電極にグランド電圧より高いポジティブ電圧待機状態で＋Ｖｓｃ電圧を印加してオンセルを選択することもでき、図７の（ｂ）のように、スキャン電極にグランド電圧より低いネガティブ電圧待機状態で＋Ｖｓｃ電圧を印加してオンセルを選択できるのである。この際、スキャン電極に印加されるポジティブのスキャンパルス電圧の大きさはアドレス電極に印加されるネガティブのデータパルス電圧の大きさより大きくすることが好ましい。
【００７２】
このように、アドレス放電時にアドレス電圧がアドレス電極に印加される際、アドレス電圧に対応してスキャン電極に印加されるスキャン電圧がポジティブな極性を形成すれば、図４乃至図６で説明した効果と実質的に同一の効果が得られる。また、プラズマディスプレイパネルの特性及び周辺の温度などを考えて、アドレス区間の間、スキャン電圧を、ポジティブ電圧、グランド電圧、ネガティブ電圧などの待機状態からスキャン電極に印加できる。
【００７３】
今まで説明したアドレス駆動は、ロングギャップ電極構造のプラズマディスプレイパネルで駆動することが更に効率的である。このようなロングギャップ電極構造のプラズマディスプレイパネルは次の通りである。
【００７４】
図８は、本発明に係るプラズマディスプレイパネルの電極構造を示す図である。
【００７５】
図８に図示していないが、前面パネルと後面パネルとの間に形成された隔壁により放電セルが区画される。放電セル内に位置するスキャン電極２０２とサステイン電極２０３との間の間隔（ｄ）は隔壁の高さより広くすることができる。より好ましくは、スキャン電極２０２とサステイン電極２０３との間の間隔（ｄ）を１００μｍ以上４００μｍ以下になるようにする。ここで、スキャン電極２０２とサステイン電極２０３との間の間隔（ｄ）が１００μｍ以上４００μｍ以下で形成された構造をロングギャップ（Long gap）構造と定義する。
【００７６】
このように、スキャン電極２０２とサステイン電極２０３との間の間隔（ｄ）を１００μｍ以上４００μｍ以下にすることは、ロングギャップ（Long gap）構造のプラズマディスプレイパネルを形成して、放電領域のポジティブコラム（Positive Column）領域を利用できるようにすることで、プラズマディスプレイパネルの放電効率を極大化するためである。より好ましくは、スキャン電極２０２とサステイン電極２０３との間の間隔（ｄ）が略１５０μｍ以上３５０μｍ以下である。
【００７７】
このようなスキャン電極２０２とサステイン電極２０３の上部には上部誘電体層２０４と保護層２０５が積層される。
【００７８】
このように、前述した本発明の技術的構成は、本発明が属する技術分野の当業者が本発明に関する技術的思想や必須特徴を変更せずに、他の具体的な形態で実施できるということが理解できるはずである。
【００７９】
したがって、以上で記述した実施形態は、全ての面で例示的なものであり、限定的でないものと理解されるべきであり、本発明の範囲は上述の詳細な説明よりは特許請求の範囲により表現されるのであり、特許請求の範囲の意味及び範囲、そしてその等価概念から導出される全ての変更または変形された形態が本発明の範囲に含まれるものと解釈されるべきである。
【図面の簡単な説明】
【００８０】
【図１】従来の３電極交流面放電型ＰＤＰの構造を示す斜視図である。
【図２】従来の選択的書込み方式の駆動方法によるＰＤＰの駆動を示す波形図である。
【図３】従来のアドレス区間におけるポジティブアドレス駆動方法を示す波形図である。
【図４】本発明に係るプラズマディスプレイパネルの駆動方法に関する一実施形態を示す波形図である。
【図５】本発明に係るプラズマディスプレイパネルの駆動方法に関する他の実施形態を示す波形図である。
【図６】本発明に係るプラズマディスプレイパネルの駆動方法に関する更に他の実施形態を示す波形図である。
【図７】本発明に係るプラズマディスプレイパネルの駆動方法のうち、スキャン電極に印加されるスキャン電圧を示す波形図である。
【図８】本発明に係るプラズマディスプレイパネルの電極構造を示す図である。
【符号の説明】
【００８１】
１０    上部基板
１１    スキャン電極
１２    サステイン電極
２０    下部基板
２１    隔壁
２２    アドレス電極
２３    蛍光体層
【図１】
2008165117.tif 000003
【図２】
2008165117.tif 000004
【図３】
2008165117.tif 000005
【図４】
2008165117.tif 000006
【図５】
2008165117.tif 000007
【図６】
2008165117.tif 000008
【図７】
2008165117.tif 000009
【図８】
2008165117.tif 000010