(57)【要約】【課題】電極と半導体層との間の大きなショットキー障壁を低減し、発光層への電子や正孔の注入効率を高めた表示装置を提供する。【解決手段】表示装置は、基板と、前記基板上に第１方向に互いに平行に延在している複数の走査電極と、前記走査電極に対して垂直な第２方向に互いに平行に延在している複数のデータ電極と、前記走査電極と前記データ電極との間に挟まれて設けられた少なくとも１層の発光層と、前記走査電極又は前記データ電極と、前記発光層との間に挟まれて設けられた少なくとも一つの緩衝層とを備え、前記走査電極と前記データ電極の少なくとも一方が透明又は半透明であり、前記緩衝層を設けたことによって、前記緩衝層を挟持する前記電極と前記発光層との間の電位障壁の大きさが、前記電極と前記発光層とを直接接触させた場合のショットキー障壁の大きさより小さくなる。【選択図】図１
2008091755.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に第１方向に互いに平行に延在している複数のデータ電極と、
前記データ電極に対して垂直な第２方向に互いに平行に延在している複数の走査電極と、
前記データ電極と前記走査電極との間に挟まれて設けられた少なくとも１層の発光層と、
前記データ電極又は前記走査電極と、前記発光層との間に挟まれて設けられた少なくとも一つの緩衝層と
を備え、
前記データ電極と前記走査電極の少なくとも一方が透明又は半透明であり、
前記緩衝層を設けたことによって、前記緩衝層を挟持する前記電極と前記発光層との間の電位障壁の大きさが、前記電極と前記発光層とを直接接触させた場合のショットキー障壁の大きさより小さくなることを特徴とする表示装置。
【請求項２】
前記データ電極と前記走査電極との間に直流電圧を印加して発光させるものであって、前記データ電極又は前記走査電極のいずれか一方の電極が電子注入電極として機能し、他方の電極が正孔注入電極として機能し、
前記緩衝層は、
前記電子注入電極と前記発光層との間に設けられた第１の緩衝層と、
前記正孔注入電極と前記発光層との間に設けられた第２の緩衝層と
の２つの緩衝層を備えることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記データ電極と前記走査電極との間に直流電圧を印加して発光させるものであって、前記データ電極又は前記走査電極のいずれか一方の電極が電子注入電極として機能し、他方の電極が正孔注入電極として機能し、
前記緩衝層は、
前記電子注入電極と前記発光層との間に設けられた第１の緩衝層と、
前記正孔注入電極と前記発光層との間に設けられた第２の緩衝層と
のうち少なくとも一方の緩衝層を備えることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記第１の緩衝層は、仕事関数が３．５ｅＶ以下の物質を含んでいることを特徴とする請求項２又は３に記載の表示装置。
【請求項５】
前記第２の緩衝層は、仕事関数が５．０ｅＶ以上の物質を含んでいることを特徴とする請求項２又は３に記載の表示装置。
【請求項６】
前記第１の緩衝層は、アルカリ金属酸化物を含んでいることを特徴とする請求項２又は３に記載の表示装置。
【請求項７】
前記第１の緩衝層は、電気陰性度が３以上の物質で構成されていることを特徴とする請求項２又は３に記載の表示装置。
【請求項８】
前記発光層は、ｎ型半導体層とｐ型半導体層とが積層された２層型発光層であることを特徴とする請求項１から７のいずれか一項に記載の表示装置。
【請求項９】
前記発光層は、ｎ型半導体層とｐ型半導体層と、その間に挟まれた無ドープの半導体層とで構成された３層型発光層であることを特徴とする請求項１から７のいずれか一項に記載の表示装置。
【請求項１０】
前記一対の電極に対向し、且つ、前記発光層からの発光の取出し方向の前方に色変換層をさらに備えることを特徴とする請求項１から９のいずれか一項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトロルミネッセンス（以下、ＥＬと略記）素子を用いた表示装置に関する。
【背景技術】
【０００２】
従来の表示装置に用いる半導体発光素子は、低電圧、高輝度であるが、点光源であり、面光源を得ることは難しい。更に、発光素子の作製には高価な基板が必要であり、コストアップの一因となっている。また、薄膜型の発光素子の場合、発光層と電極との接合面において、ショットキー障壁が発生し、キャリアの注入を阻害する課題があった。
【０００３】
図１０は、従来の発光素子５０の構成を示す概略構成図である。発光層５３としては再結合型の発光層構成として、ｎ型半導体層５３ａとｐ型半導体層５３ｂとの２層構造の発光層５３が設けられている。電子注入電極となる透明電極５２と正孔注入電極となる背面電極５４とは、直流電源５５を介して電気的に接続されている。直流電源５５から電力が供給されると、透明電極５２及び背面電極５４の間に電位差が生じ、発光層５３ａ、５３ｂに電圧が印加される。そして、透明電極５２及び背面電極５４の間に配置されている発光層５３ａ、５３ｂが発光し、その光が透明電極５２を透過して発光素子５０の外部に取り出される。
【０００４】
ここで、半導体と電極の組み合わせによっては、その接合面において、ショットキー障壁が発生し、発光層５３ａ、５３ｂへの電子や正孔の注入の効率が低くなり効率化の妨げとなっていた。この接合面におけるショットキー障壁の問題について、図１１（ａ）及び（ｂ）、図１２（ａ）及び（ｂ）のエネルギーバンド図を用いて説明する。
【０００５】
図１１（ａ）及び（ｂ）は、ｎ型半導体層５３ａと透明電極５２とを接触させる場合の接触前後のエネルギーバンド図である。接触前には、図１１（ａ）に示すように真空準位に対してそれぞれ別個のフェルミ準位を示すが、半導体と電極を接触させると、接触後には、図１１（ｂ）に示すように、それぞれのフェルミ準位が互いに一致するように接触面でｎ型半導体層５３ａのバンドが湾曲し、ｎ型半導体層５３ａと透明電極５２との間に大きなショットキー障壁が生じる。この為、透明電極５２からｎ型半導体層５３ａへの電子の注入効率は低くなる。また、例えば、透明電極５２としてはＩＴＯなどの金属酸化物が用いられるが、一般にこれらの仕事関数は４〜５ｅＶと比較的大きい為、ｎ型半導体層５３ａと透明電極５２との間に大きなショットキー障壁が生じる。
【０００６】
また、図１２（ａ）及び（ｂ）は、ｐ型半導体層５３ｂと背面電極５４とを接触させる場合の接触前後のエネルギーバンド図である。ｐ型半導体層５３ｂの場合もｎ型半導体層５３ａの場合と同様に、半導体と電極を接触させると、それぞれのフェルミ準位が互いに一致するように接触面でｐ型半導体層５３ｂのバンドが湾曲するため、図１２（ｂ）に示すように、ｐ型半導体層５３ｂと背面電極５４との間に大きなショットキー障壁が生じ、背面電極５４からｐ型半導体層５３ｂへの正孔の注入効率は低くなる。
【０００７】
上記課題を解決する為に、次のような方法が一般的に行われている。
（１）正孔注入電極として仕事関数の大きい材料を使用する
また、電子注入電極としては仕事関数の小さい材料を使用する。
（２）電極と半導体の界面に、高濃度にドーピングされた層を形成する。（例えば、特許文献１参照。）
（３）電極材料と半導体との合金化反応よりショットキー障壁を小さくする。（例えば、非特許文献１参照。）
【０００８】
【特許文献１】特開２００５−２９４４１５号公報
【非特許文献１】Ｊ．Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ  ２１４／２１５，ｐ１０６４（２０００）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、例えば（１）の方法の場合、特に仕事関数の小さい物質を電極として用いると、一般に仕事関数の小さい物質は空気中での安定性が低く、実用に耐えないという問題が発生する。また、（２）、（３）の方法の場合は、発光層である半導体の材料・組成が変わる度に処理条件の見直しが必要となる可能性が高い。
【００１０】
これらの問題を解決すべく、本発明の目的は、電極と半導体層との間に生じる大きなショットキー障壁を低減し、発光層への電子や正孔の注入効率を高めた表示装置を提供することである。
【課題を解決するための手段】
【００１１】
上記課題は、本発明に係る表示装置によって解決できる。すなわち、本発明に係る表示装置は、基板と、
前記基板上に第１方向に互いに平行に延在している複数のデータ電極と、
前記データ電極に対して垂直な第２方向に互いに平行に延在している複数の走査電極と、
前記データ電極と前記走査電極との間に挟まれて設けられた少なくとも１層の発光層と、
前記データ電極又は前記走査電極と、前記発光層との間に挟まれて設けられた少なくとも一つの緩衝層と
を備え、
前記データ電極と前記走査電極の少なくとも一方が透明又は半透明であり、
前記緩衝層を設けたことによって、前記緩衝層を挟持する前記電極と前記発光層との間の電位障壁の大きさが、前記電極と前記発光層とを直接接触させた場合のショットキー障壁の大きさより小さくなることを特徴とする。
【００１２】
また、前記データ電極と前記走査電極との間に直流電圧を印加して発光させるものであってもよい。この場合には、前記データ電極又は前記走査電極のいずれか一方の電極が電子注入電極として機能し、他方の電極が正孔注入電極として機能する。さらに、前記緩衝層は、
電子注入電極である第１の電極と発光層の間に設けられた第１の緩衝層と、
正孔注入電極である第２の電極と発光層の間に設けられた第２の緩衝層と
の２つの緩衝層を備えていてもよい。または、前記緩衝層は、
電子注入電極である第１の電極と発光層の間に設けられた第１の緩衝層と、
正孔注入電極である第２の電極と発光層の間に設けられた第２の緩衝層と
のうち少なくとも一方の緩衝層を備えていてもよい。
【００１３】
さらに、前記第１の緩衝層は、仕事関数が３．５ｅＶ以下の物質を含んでいてもよい。
【００１４】
またさらに、前記第２の緩衝層は、仕事関数が５．０ｅＶ以上の物質を含んでいてもよい。
【００１５】
また、前記第１の緩衝層は、アルカリ金属酸化物を含んでいてもよい。あるいは、前記第１の緩衝層は、電気陰性度が３以上の物質で構成されていてもよい。
【００１６】
さらに、前記発光層は、ｎ型半導体層とｐ型半導体層とが積層された２層型発光層であってもよい。
【００１７】
またさらに、前記発光層は、ｎ型半導体層とｐ型半導体層と、その間に挟まれた無ドープの半導体層とで構成された３層型発光層であってもよい。
【００１８】
また、前記一対の電極に対向し、且つ、前記発光層からの発光の取出し方向の前方に色変換層をさらに備えてもよい。
【発明の効果】
【００１９】
本発明によれば、低電圧での駆動が可能であり、且つ、高輝度、高効率の表示装置を提供することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態に係る表示装置について添付図面を用いて説明する。なお、図面において実質的に同一の部材には同一の符号を付している。
【００２１】
（実施の形態１）
＜表示装置の概略構成＞
図１は、本発明の実施の形態１に係るパッシブマトリクス型表示装置１００の概略的な構成を示すブロック図である。このパッシブマトリクス型表示装置１００は、表示部１０１と、表示部１０１の各画素Ｃｉｊを選択的に駆動する駆動部１０２と、駆動部１０２を制御し、電力を供給する制御部１０３とから構成される。なお本実施の形態においては、供給する電源として直流電源を用いている。また、駆動部１０２は、データ電極Ｘｉを駆動するデータ電極駆動回路１２１と走査電極Ｙｊを駆動する走査電極駆動回路１２２とを備える。
【００２２】
図２は、表示部１０１の構成を示す斜視図である。表示部１０１は、基板１と、第１方向（図１及び図２では列方向）に沿って互いに平行に延在して配置された複数のデータ電極Ｘ１、Ｘ２、Ｘ３・・・Ｘｉ・・・ＸＮと、発光層３と、上記第１方向に対して垂直な第２方向（図１及び図２では行方向）に沿って互いに平行に延在して配置された複数の走査電極Ｙ１、Ｙ２、Ｙ３・・・Ｙｊ・・・ＹＭとを備える。この場合、データ電極は背面電極４であり、走査電極は透明電極２である。
【００２３】
一対のデータ電極Ｘｉと走査電極Ｙｊとが交差する部分は、画素Ｃｉｊと呼ばれる。この表示部１０１は、Ｎ×Ｍ個の画素Ｃｉｊが２次元配列されている。また、各画素Ｃｉｊは、その添え字のｉとｊによって画素位置を表すものとする。例えば、図１の画素Ｃ１１はデータ電極Ｘ１と走査電極Ｙ１とが交差する箇所の画素を表し、画素Ｃ２１はデータ電極Ｘ２と走査電極Ｙ１とが交差する箇所の画素を表し、画素Ｃ１２はデータ電極Ｘ１と走査電極Ｙ２とが交差する箇所の画素を表す。従って、画素Ｃ１１と画素Ｃ２１は走査電極Ｙ１に接続されており、画素Ｃ１２は走査電極Ｙ２に接続されている。一方、画素Ｃ１１と画素Ｃ１２はデータ電極Ｘ１に接続されており、画素Ｃ２１はデータ電極Ｘ２に接続されている。
【００２４】
図３は、図２のＡ−Ａ線に沿った発光面に垂直な断面図である。図３に示すように、それぞれの画素Ｃｉｊは、基板１の上に順に積層された、データ電極Ｘｉ（背面電極４）、発光層３、及び走査電極Ｙｊ（透明電極２）からなる。各画素Ｃｉｊは、一つのＥＬ素子に対応するものである。したがって、表示部１０１は、複数のＥＬ素子が２次元配列していると考えることができる。なお、この実施の形態では、発光層３が各画素Ｃｉｊにわたって連続する層として設けられているが、このような構成に限られず、発光層３が各画素Ｃｉｊごとに別個に設けられている構成であってもよい。例えば、発光層３を各画素Ｃｉｊごとに分離してもよい。あるいは、各画素ＣｉｊごとにＥＬ素子がデータ電極Ｘｉ及び走査電極Ｙｊを除いてそれぞれ分離されており、各ＥＬ素子が２次元配列したＥＬ素子アレイを用いてもよい。この場合、Ｎ個のデータ電極ＸｉとＭ個の走査電極Ｙｊのそれぞれの交差する画素ＣｉｊのすべてにＥＬ素子を構成していればよい。
【００２５】
図４は、図３の一つの画素Ｃｉｊについて、一つの発光素子（ＥＬ素子）１０と考えた場合の模式的な概略図である。この発光素子１０は、基板１の上に、背面電極４、第２の緩衝層７、発光層３、第１の緩衝層６、透明電極２が順に積層されて構成される。透明電極２と背面電極４とは直流電源５を介して電気的に接続されている。この場合、負極側に接続された透明電極２は、電子注入電極（第１の電極）として機能し、正極側に接続された背面電極４は、正孔注入電極（第２の電極）として機能する。この発光素子１０では、発光層３は、ｎ型半導体層３ａとｐ型半導体層３ｂとが積層された２層型構造を有しており、電子注入電極はｎ型半導体層側に、正孔注入電極はｐ型半導体層側に設置される。
【００２６】
また、一つの画素Ｃｉｊを構成する発光素子１０は、電子注入電極（第１の電極）である透明電極２とｎ型半導体層３ａとの間に第１の緩衝層６を設けており、また、ｐ型半導体層３ｂと正孔注入電極（第２の電極）である背面電極４との間に第２の緩衝層７を設けていることを特徴とする。このように、発光層３を構成する半導体層３ａ、３ｂと電極２、４との間に第１及び第２の緩衝層６、７をそれぞれ挿入することによって、図５及び図６のエネルギーバンド図に示すように、透明電極２とｎ型半導体層３ａとの間のショットキー障壁の高さ、及び、背面電極４とｐ型半導体層３ｂとの間のショットキー障壁をそれぞれ小さくすることができる。これによって、発光層３への電子や正孔の注入効率を高めることができる。なお、この第１及び第２の緩衝層６、７を設けることによる接合面でのショットキー障壁低減の作用については後述する。
【００２７】
さらに、この発光素子１０では、透明電極２と背面電極４とは直流電源５を介して電気的に接続されている。直流電源５から電力が供給されると、透明電極２及び背面電極４の間に電位差が生じ、発光層３に電圧が印加される。そして、透明電極２及び背面電極４の間に配置されている発光層３が発光し、その光が透明電極２を透過して発光素子１０の外部に取り出される。なお、この例では、背面電極４はデータ電極Ｘｉに対応し、透明電極２は走査電極Ｙｊに対応する。また、背面電極４及び透明電極２と、データ電極Ｘｉ及び走査電極Ｙｊとの対応関係は上記の場合には限られず、逆の対応関係としてもよい。さらに、それぞれの積層順を逆としてもよい。
【００２８】
さらに、上述の構成に限られず、発光層３をｐ−ｉ−ｎ型の３層構造としてもよい。ｐ−ｉ−ｎ型構造とは、ｐ型半導体とｎ型半導体の間に、真性半導体層を挿入した構造である。またさらに、発光層３を単層構造とする、ｐｎ接合膜を複数設ける、ｐ−ｉ−ｎ型構造を複数積層する、電極と発光層との間に電流制限を目的として薄い誘電体層を複数設ける、交流電源により駆動する、走査電極及びデータ電極の両方を透明電極にする、どちらか片側の電極を黒色電極とする、表示装置１００の全部又は一部を封止する構造を更に備える、発光取出し方向の前方に発光層３からの発光色を色変換する構造を更に備える等、適宜変更が可能である。
【００２９】
なお、発光層３をＲＧＢの各色の蛍光体で色分けして成膜することによって、カラー表示装置を得ることができる。あるいは、透明電極／発光層／背面電極といったＲＧＢの各色毎の発光ユニットを積層してもよい。また更に、別例のカラー表示装置の場合、単一色又は２色の発光層による表示装置を作成した後、カラーフィルタ及び／又は色変換フィルタを用いて、ＲＧＢの各色を表示することもできる。
【００３０】
＜表示装置の制御方法＞
データ電極Ｘｉと走査電極Ｙｊとにより選択された画素Ｃｉｊにおいて、発光層３に発光開始電圧以上の電圧を印加すると、発光層３内を電流が流れ発光に至る。
（ａ）まず、制御部１０３に画像データＳ１が入力される。
（ｂ）次に、制御部１０３は、それぞれの画素Ｃｉｊについて発光させるか否か等の情報に基づき、データ電極駆動回路１２１と走査電極駆動回路１２２を駆動する。
（ｃ）走査電極駆動回路１２２は、発光させる画素Ｃｉｊに対応した走査電極Ｙｊに電圧を印加する。
（ｄ）データ電極駆動回路１２１は、発光させる画素Ｃｉｊに対応したデータ電極Ｘｉに電圧を印加する。
（ｅ）電圧が印加された走査電極Ｙｊとデータ電極Ｘｉの交わる画素Ｃｉｊにおいて発光層３に発光開始電圧以上の電圧が印加されると、発光層３内を電流が流れ、選択された画素Ｃｉｊの発光層３からの発光に至る。
【００３１】
複数の画素から任意の画素を発光させる方法としては、選択した１つの走査電極Ｙｊと、選択した１つのデータ電極Ｘｉとに電圧を印加して１画素Ｃｉｊごとに発光させる方式や、選択した１つの走査電極Ｙｊと、選択した１または複数のデータ電極Ｘｉとに電圧を印加して１走査電極Ｙｊごとに発光させる線順次走査方式等が適用可能である。
【００３２】
以下、この表示装置１００の各構成部材について詳述する。
【００３３】
＜基板＞
基板１は、その上に形成する各層を支持できるもので、且つ、電気絶縁性の高い材料を用いる。また、基板１側から光を取り出す場合には、発光体から発せられる光の波長に対し光透過性を有する材料であることが求められる。このような材料としては、例えば、コーニング１７３７等のガラス、石英、セラミック等を用いることができる。通常のガラスに含まれるアルカリイオン等が発光素子へ影響しないように、無アルカリガラスや、ガラス表面にイオンバリア層としてアルミナ等をコートしたソーダライムガラスであってもよい。また、ポリエステル、ポリエチレンテレフタレート系、ポリクロロトリフルオロエチレン系とナイロン６の組み合わせやフッ素樹脂系材料、ポリエチレン、ポリプロピレン、ポリイミド、ポリアミドなどの樹脂フィルム等を用いることもできる。樹脂フィルムを用いる場合には耐久性、柔軟性、透明性、電気絶縁性、防湿性の優れた材料を用いることが好ましい。なお、上記材料の記載は例示であって、基板１の材料は特にこれらに限定されるものではない。
【００３４】
なお、基板１側から光を取り出さない構成の場合は、上述の光透過性は不要であり、透光性を有していない材料も用いることができる。これらの例としては、表面に絶縁層を有する金属基板やセラミックス基板、シリコンウエハ等がある。
【００３５】
＜電極＞
電極として、光を取り出す側の透明電極２と、他方の背面電極４とがある。なお、ここでは、図３に示すように、基板１の上に背面電極４を設ける場合について説明するが、これに限られず、例えば、基板１の上に透明電極２を設け、その上に発光層３、背面電極４を順に積層する構成としてもよい。あるいは、透明電極２及び背面電極４の両方を透明電極としてもよい。
【００３６】
なお、２つの電極間に直流電源５を接続して、２つの電極間に直流電圧を印加して発光させる場合、負極側に接続された一方の電極が電子注入電極として機能し、正極側に接続された他方の電極が正孔注入電極として機能する。この場合、２つの電極が電子注入電極又は正孔注入電極として機能するかは、透明電極２又は背面電極４のいずれであるかとは関係なく、直流電源との接続によって決定される。すなわち、透明電極２であるか背面電極４であるかは、光を透過させるか否かによって決まり、電子注入電極として機能するか正孔注入電極として機能するかは、直流電源との接続によって決定される。また、電子注入電極はｎ型半導体層側に、正孔注入電極はｐ型半導体層側に設置される。
【００３７】
さらに、この表示装置１００では、複数のデータ電極Ｘｉと、複数の走査電極Ｙｊとを有しているが、データ電極Ｘｉが背面電極４に該当し、走査電極Ｙｊが透明電極２に該当する。なお、データ電極Ｘｉ及び走査電極Ｙｊと、背面電極４及び透明電極２との対応関係も上記の場合に限られず、互いに逆の対応関係としてもよい。
【００３８】
まず、透明電極２について説明する。透明電極２の材料は、発光層３内で生じた発光を外部に取り出せるように光透過性を有するものであればよく、特に可視光領域において高い透過率を有することが好ましい。また、電極として低抵抗であることが好ましく、更には基板１や発光層３との密着性に優れていることが好ましい。透明電極２の材料として、特に好適なものは、ＩＴＯ（Ｉｎ２Ｏ３にＳｎＯ２をドープしたものであり、インジウム錫酸化物ともいう。）やＩｎＺｎＯ、ＺｎＯ、ＳｎＯ２等を主体とする金属酸化物、Ｐｔ、Ａｕ、Ｐｄ、Ａｇ、Ｎｉ、Ｃｕ、Ａｌ、Ｒｕ、Ｒｈ、Ｉｒ等の金属薄膜、あるいはポリアニリン、ポリピロール、ＰＥＤＯＴ／ＰＳＳ、ポリチオフェンなどの導電性高分子等が挙げられるが、特にこれらに限定されるものではない。これらの透明電極２はその透明性を向上させ、あるいは抵抗率を低下させる目的で、スパッタリング法、エレクトロンビーム蒸着法、イオンプレーティング法、等の成膜方法で成膜できる。また成膜後に、抵抗率制御の目的でプラズマ処理などの表面処理を施してもよい。透明電極２の膜厚は、必要とされるシート抵抗値と可視光透過率から決定される。
【００３９】
透明電極２のキャリア濃度は、１Ｅ１７〜１Ｅ２２ｃｍ−３の範囲であることが望ましい。また、透明電極２として性能を出すために、透明電極２の体積抵抗率は１Ｅ−３Ω・ｃｍ以下であって、透過率は３８０〜７８０ｎｍの波長において７５％以上であることが望ましい。また、透明電極２の屈折率は、１．８５〜１．９５が良い。さらに、透明電極２の膜厚は３０ｎｍ以下の場合に緻密で安定した特性を持つ膜が実現できる。
【００４０】
また、背面電極４には、一般に良く知られている導電材料であればいずれでも適用できる。更には発光層３との密着性に優れていることが好ましい。好適な例としては、例えば、ＩＴＯやＩｎＺｎＯ、ＺｎＯ、ＳｎＯ２等の金属酸化物、Ｐｔ、Ａｕ、Ｐｄ、Ａｇ、Ｎｉ、Ｃｕ、Ａｌ、Ｒｕ、Ｒｈ、Ｉｒ、Ｃｒ、Ｍｏ、Ｗ、Ｔａ、Ｎｂ等の金属、これらの積層構造体、あるいは、ポリアニリン、ポリピロール、ＰＥＤＯＴ〔ポリ（３，４−エチレンジオキシチオフェン）〕／ＰＳＳ（ポリスチレンスルホン酸）等の導電性高分子、あるいは導電性カーボンなどを用いることができる。
【００４１】
また、透明電極２及び背面電極４は、それぞれ層内に複数の電極をストライプ状に構成してもよい。さらに、透明電極２および背面電極４をともに複数のストライプ状の電極として構成し、透明電極２の各ストライプ状の電極と背面電極４のすべてのストライプ状の電極とが、それぞれねじれの位置の関係であり、かつ、透明電極２の各ストライプ状の電極を発光面に投影したものと背面電極４のすべてのストライプ状の電極を発光面に投影したものとが互いに交わるように構成してもよい。この場合、透明電極２のストライプ状の各電極、および、背面電極４のストライプ状の各電極からそれぞれ選択した一対の電極間に電圧を印加することにより、所定位置が発光するディスプレイを構成することが可能となる。
【００４２】
＜発光層＞
次に、発光層３について説明する。発光層３は、ｎ型半導体層３ａとｐ型半導体層３ｂとが積層された２層型発光層である。
【００４３】
ｎ型半導体層３ａの材料は、多数キャリアが電子でありｎ型伝導を示すｎ型半導体材料である。材料としては、光学バンドギャップがバンドギャップの大きさが近紫外領域から可視光領域（１．７ｅＶから３．６ｅＶ）を有するものが好ましく、さらに近紫外領域から青色領域（２．６ｅＶから３．６ｅＶ）を有するものがより好ましい。具体的には、前述のＺｎＳや、ＺｎＳｅ、ＺｎＴｅ、ＣｄＳ、ＣｄＳｅ等の第１２族−第１６族間化合物やこれらの混晶（例えばＺｎＳＳｅ等）、ＣａＳ、ＳｒＳ等の第２族−第１６族間化合物やこれらの混晶（例えばＣａＳＳｅ等）、ＡｌＰ、ＧａＡｓ、ＧａＮ、ＧａＰ等の第１３族−第１５族間化合物やこれらの混晶（例えばＩｎＧａＮ等）、ＺｎＭｇＳ、ＣａＳＳｅ、ＣａＳｒＳ等の前記化合物の混晶等を用いることができる。またさらに、ＣｕＡｌＳ２等のカルコパイライト型化合物を用いてもよい。またさらに、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｇａ、Ｉｎ、Ｍｎ、Ｃｌ、Ｂｒ、Ｉ、Ｌｉ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂからなる群より選択される１又は複数種の原子もしくはイオンを添加剤として含んでいてもよい。これらの元素の種類によっても、発光層３からの発光色が決定される。
【００４４】
一方、ｐ型半導体層３ｂの材料は、多数キャリアが正孔であり、ｐ型伝導を示すｐ型半導体材料である。このｐ型半導体材料としては、例えば、Ｃｕ２Ｓ、ＺｎＳ、ＺｎＳｅ，ＺｎＳＳｅ、ＺｎＳｅＴｅ、ＺｎＴｅなどの化合物がある。このｐ型半導体の材料のうち、Ｃｕ２Ｓなどは、本来的にｐ型伝導を示すが、その他の材料は添加剤として窒素、Ａｇ、Ｃｕ、Ｉｎから一種以上選択される元素を添加して用いる。また、ｐ型伝導を示すＣｕＧａＳ２、ＣｕＡｌＳ２などのカルコパイライト型化合物を用いても良い。更には、添加剤としてＺｎやＭｇなどを含んだＧａＮ、ＩｎＧａＮ等の窒化物を用いてもよい。
【００４５】
＜緩衝層＞
第１の緩衝層６は、電子注入電極である第１の電極２とｎ型半導体層３ａとの間に設けられる。この第１の緩衝層６としては、ｎ型半導体層３ａとオーミック接合となるような仕事関数の小さい物質、特に、仕事関数が３．５ｅＶ以下の物質を選択することが好ましい。このような場合、図５に示すように、電子注入電極である第１の電極（透明電極）２とｎ型半導体層３ａとの間のショットキー障壁が小さくなり、第１の電極２からの電子の注入が効率よく行われる。この第１の緩衝層６の組成としては、Ａｌ、Ｌｉ、Ａｌ−Ｌｉ、などの中から１種以上からなるものが望ましい。
【００４６】
また、第２の緩衝層７は、正孔注入電極である第２の電極４とｐ型半導体層３ｂとの間に設けられる。この第２の緩衝層７としては、ｐ型半導体層３ｂとオーミック接合となるような仕事関数の大きい物質、特に、仕事関数が５．０ｅＶ以上の物質を選択することが好ましい。このような場合、図６に示すように、正孔注入電極である第２の電極（背面電極）４とｐ型半導体層３ｂとの間のショットキー障壁が小さくなり、第２の電極４からの正孔の注入が効率よく行われる。この第２の緩衝層７の組成としては、Ｐｔ、Ａｕなど仕事関数が５ｅＶ以上の物質１種以上からなるものが望ましい。
【００４７】
＜製造方法＞
次に、ＺｎＳを発光層３のそれぞれの半導体層３ａ、３ｂの発光体材料として用いる場合の、実施の形態１に係る表示装置１００の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層を用いる場合も同様の製造方法が利用可能である。
（１）基板１としてコーニング１７３７を準備する。
（２）基板１上に、データ電極Ｘｉ（背面電極４）を形成する。例えばＡｌを使用し、フォトリソグラフィ法などによって、所定の間隔を隔てて、略平行にパターン形成する。膜厚は２００ｎｍとする。
（３）データ電極４上に、第２の緩衝層７としてＰｔをフォトリソグラフィ法などにより堆積する。この厚さは４００ｎｍとする。
（４）次に、第２の緩衝層のＰｔ層７上にＺｎＳを気層成長法で堆積する。この時の条件としては、基板温度は６００℃とし、ＺｎＳと、Ａｇとを、ＮＨ３を含むガス中で厚さ１μｍ堆積させることで、ｐ型半導体層３ｂとしてｐ型ＺｎＳ層を形成できる。
（５）ｐ型ＺｎＳ層３ｂの上に、ＺｎＳと、Ａｇとを気層成長法で堆積した。この時の条件としては、基板温度は６００℃とし、厚さ１μｍ堆積し、ｎ型半導体層３ａとしてｎ型ＺｎＳ層を形成できる。
（６）次に、ｐ型及びｎ型ＺｎＳ層において背面電極４が存在しない直上部分をレーザ照射により絶縁性物質に変性させる。
（７）ｎ型ＺｎＳ層３ａの上に、リフトオフ用レジスト（図では省略）を塗布し、フォトマスクを用いて露光現像を行うことでパターンを形成する。レジストパターンは、所定の間隔を隔てて略平行に、且つ、走査電極４に対して略直交するようにする。ここで、レジストパターンは上部に積層した膜とともに後に除去される為、電極などとして残したい箇所にはレジストが残存しないようにする。
（８）次に、第一の緩衝層６としてＡｌをスパッタリング法で厚さ２００ｎｍ堆積する。
（９）次に、第一の緩衝層のＡｌ層６の上部に、スパッタリング法により透明電極（データ電極）２としてＩＴＯを堆積する。膜厚は２００ｎｍとする。
（１０）次に、剥離液にサンプル表面を晒し、レジスト上のＡｌ層及びＩＴＯ層を、レジストと共に剥離する。これによって、ストライプ状のパターンが形成される。
（１１）続いて、全体を覆う保護層（図では省略）として、例えば窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施の形態１に係る表示装置１００を得ることができる。
【００４８】
この実施の形態１に係る表示装置１００は、データ電極２と走査電極４とを直流電源５に接続して、その間に直流電圧を印加して発光評価を行なったところ、印加電圧１５Ｖで発光し始め、３５Ｖで約６００ｃｄ／ｍ２の発光輝度を示した。
なお、本実施の形態１においては、第１の緩衝層６及び第２の緩衝層７の両方を備える構成としているが、どちらか一方でもかまわない。また、各層の成膜方法は上記に述べた方法には限定されない。
【００４９】
また、カラーの表示装置の場合、発光層をＲＧＢの各色の蛍光体で色分けして成膜すればよい。あるいは、透明電極／発光層／背面電極といったＲＧＢ各色毎の発光ユニットを積層してもよい。また更に、別例のカラー表示装置の場合、単一色又は２色の発光層による表示装置を作成した後、カラーフィルタ及び／又は色変換フィルタを用いて、ＲＧＢの各色を表示することもできる。
【００５０】
＜効果＞
本実施の形態に係る表示装置は、従来の表示装置のように交流高電圧を印加する必要がなく、直流低電圧で必要十分な発光輝度を得ることができた。
【００５１】
（実施の形態２）
＜表示装置の概略構成＞
実施の形態２に係る表示装置について説明する。表示装置の概略構成は実施の形態１と同様、図１に示されるとおりである。本実施の形態２に係る表示装置においては、実施の形態１に係る表示装置と比較すると、第１の緩衝層６ａとして、ＣａＯ，ＢａＯ、ＳｒＯなどのアルカリ金属酸化物を用いることを特徴とする。本発明者は、このアルカリ金属酸化物が電子注入電極である金属の仕事関数を見かけ上引き下げる特性を持っていることを見出し、電子注入電極である第１の電極（透明電極）２と発光層３との間にアルカリ金属酸化物からなる第１の緩衝層６ａを挿入したものである。このように第１の緩衝層６ａとしてアルカリ金属酸化物を用いることによって、図７のエネルギーバンド図に示すように、第１の電極２と発光層３との間のショットキー障壁を低減させることができる。これによって、発光層への電子の注入効率を高めることができる。
【００５２】
図７は、第１の緩衝層６ａとしてアルカリ金属酸化物を用いた場合のエネルギーバンド図である。上記のアルカリ金属酸化物による金属の仕事関数を見かけ上引き下げる作用の発生原因は未だ明らかではないが、本発明者は、酸化物内に強い分極が起こる為であると考えている。透明電極２の仕事関数が見かけ上小さくなり、透明電極２とｎ型半導体層３ａとの接触はオーミックになる。なお、透明電極２とｎ型半導体層３ａとの間にはＭｇＯなどの第１の緩衝層６ａが存在するが、この第１の緩衝層６の厚さが十分薄ければ、電子は、トンネル効果により透明電極２からｎ型半導体層３ａへ移動することが可能である。
【００５３】
＜製造方法＞
以下、ＺｎＳを発光層３のそれぞれの半導体層３ａ、３ｂの発光体材料として用いる場合の、実施の形態２に係る表示装置の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層についても同様の製造方法が利用可能である。
（１）基板１としてコーニング１７３７を準備する。
（２）基板１上に、データ電極Ｘｉ（背面電極４）を形成する。例えばＡｌを使用し、フォトリソグラフィ法によって、所定の間隔を隔てて、略平行にパターン形成する。膜厚は２００ｎｍとする。
（３）基板１及びデータ電極４上に、ＺｎＳを気層成長法で堆積する。この時の条件として、基板温度は６００℃とし、ＺｎＳと、Ａｇとを、ＮＨ３を含むガス中で厚さ１μｍ堆積させることで、ｐ型半導体層３ｂとしてｐ型ＺｎＳ層を形成できる。
（４）次に、ｐ型ＺｎＳ層３ｂの上に、ＺｎＳと、Ａｇとを気層成長法で堆積する。この時の条件としては、基板温度は６００℃とし、厚さ１μｍ堆積し、ｎ型半導体層３ａとしてｎ型ＺｎＳ層を形成できる。
（５）次に、ｐ型及びｎ型ＺｎＳ層において背面電極４が存在しない直上部分をレーザ照射により絶縁性物質に変性させる。
（６）次に、ｎ型ＺｎＳ層３ａの上にリフトオフ用レジスト（図では省略）を塗布し、フォトマスクを用いて露光現像を行うことでパターンを形成する。レジストパターンは所定の間隔を隔てて略平行に、且つ、走査電極４に対して略直交するようにする。ここで、レジストパターンは上部に積層した膜とともに後に除去される為、電極などとして残したい箇所にはレジストが残存しないようにする。
（７）次に第１の緩衝層としてＣａＯ層をスパッタリング法で厚さ２ｎｍ堆積する。
（８）さらに第１の緩衝層のＣａＯ層６ａの上部に、スパッタリング法により透明電極（データ電極）２としてＩＴＯを厚さ２００ｎｍ堆積する。
（９）次に、剥離液にサンプル表面を晒し、レジスト上のＣａＯ層及びＩＴＯ層を、レジストと共に剥離する。これによってストライプ状のパターンが形成される。
（１０）続いて、全体を覆う保護層（図では省略）として、例えば窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施の形態２に係る表示装置を得ることができる。
【００５４】
この表示装置の透明電極２と背面電極４とを直流電源５に接続してその間に直流電圧を印加して発光評価を行なったところ、印加電圧１５Ｖで発光し始め、３５Ｖで約６００ｃｄ／ｍ２の発光輝度を示した。
なお本実施の形態２においては、第１の緩衝層６ａのみを備える構成としているが、第１の緩衝層６ａだけでなく第２の緩衝層７の両方を備える構成でもかまわない。また、各層の成膜方法は上記に述べた方法には限定されない。
【００５５】
（実施の形態３）
＜表示装置の概略構成＞
実施の形態３に係る表示装置について説明する。表示装置の概略構成は実施の形態１と同様に、図１に示されるとおりである。本実施の形態３に係る表示装置は、実施の形態１に係る表示装置と比較すると、第１の緩衝層６ｂとして、酸素、フッ素など電気陰性度が約３以上と大きい物質で構成されていることを特徴とする。この電気陰性度が３以上の物質は、ｎ型半導体層３ａと第１の緩衝層６ｂの界面で電気双極子を形成する。この電気双極子の効果で、図８のエネルギーバンド図に示すように、透明電極２側のバンドが持ち上がりｎ型半導体層３ａとのショットキー障壁の高さが低減する。なお、この第１の緩衝層６ｂは、膜厚を厚くする必要は無く、１〜数原子層の厚みで十分である。
【００５６】
＜製造方法＞
以下、ＺｎＳを発光層３のそれぞれの半導体層３ａ、３ｂの発光体材料として用いる場合の、実施の形態３に係る表示装置の製造方法の一実施例を説明する。なお、前述の他の材料からなる発光層についても同様の製造方法が利用可能である。
（１）基板１としてコーニング１７３７を準備する。
（２）基板１上に、データ電極Ｘｉ（背面電極４）を形成する。例えばＡｌを使用し、フォトリソグラフィ法などによって、所定の間隔を隔てて、略平行にパターン形成する。膜厚は２００ｎｍとする。
（３）基板１及びデータ電極４上にＺｎＳを気層成長法で堆積する。この時の条件としては、基板温度は６００℃とし、ＺｎＳと、Ａｇとを、ＮＨ３を含むガス中で厚さ１μｍ堆積させることで、ｐ型半導体層３ｂとしてｐ型ＺｎＳ層を形成できる。
（４）次に、ｐ型ＺｎＳ層３ｂの上に、ＺｎＳと、Ａｇを気層成長法で堆積する。このときの条件としては、基板温度は６００℃とし、厚さ１μｍ堆積し、ｎ型半導体層３ａとしてｎ型ＺｎＳ層を形成できる。
（５）次に、ｐ型及びｎ型ＺｎＳ層において背面電極４が存在しない直上部分をレーザ照射により絶縁性物質に変性させる。
（６）次に、ｎ型ＺｎＳ層３ａの上にリフトオフ用レジスト（図では省略）を塗布し、フォトマスクを用いて露光現像を行うことでパターンを形成する。レジストパターンは所定の間隔を隔てて略平行に、且つ、走査電極４に対して略直交するようにする。ここで、レジストパターンは上部に積層した膜とともに後に除去される為、電極などとして残したい箇所にはレジストが残存しないようにする。
（７）次に、サンプルを高真空チャンバー中に保持し、ＣＨ３Ｆガスを導入し、その後、ＵＶ照射することで、第１の緩衝層６ｂとして一原子層程度のフッ素で表面を被覆する。
（８）この第１の緩衝層６ｂであるフッ素の上部に、スパッタリング法により透明電極（データ電極）２としてＩＴＯを厚さ２００ｎｍ堆積する。
（９）次に、剥離液にサンプル表面を晒し、レジスト上のＩＴＯ層を、レジストと共に剥離する。これによってストライプ状のパターンが形成される。
（１０）続いて、全体を覆う保護層（図では省略）として、例えば窒化シリコン等の透明絶縁体層を形成する。
以上の工程によって、本実施の形態３に係る表示装置を得ることができる。
【００５７】
この実施の形態３に係る表示装置の透明電極２と背面電極４とを直流電源５に接続して、その間に直流電圧を印加して発光評価を行なったところ、印加電圧１５Ｖで発光し始め、３５Ｖで約６００ｃｄ／ｍ２の発光輝度を示した。
なお本実施の形態３においては、第１の緩衝層６ｂのみを備える構成としているが、第１の緩衝層６ｂだけでなく第２の緩衝層７の両方を備える構成でもかまわない。また、各層の成膜方法は上記に述べた方法には限定されない。
【００５８】
＜効果＞
本実施の形態に係る表示装置は、発光層と電極間のショットキー障壁が減少することで、低電圧で必要十分な発光輝度を得ることができた。
【００５９】
（実施の形態４）
図９は、本発明の実施の形態４に係るカラー表示装置の表示部の構成を示す断面図である。このカラー表示装置では、実施の形態１に係る表示装置と比較すると、基板１と、複数のデータ電極Ｘｉとの間に、さらに、色変換層１１５と、カラーフィルタ１１６とを備えることを特徴とする。また、全体を覆って保護するシール層１１８を備える。色変換層１１５は、データ電極Ｘｉとカラーフィルタ１１６との間に備えられ、発光層３からの光を白色光に変換する。カラーフィルタ１１６は、各データ電極Ｘｉ１本につき、それぞれ赤色フィルタＲ、緑色フィルタＧ、青色フィルタＢのうち１つが備えられる。色変換層１１５からの白色光は、赤色フィルタＲ、緑色フィルタＧ、青色フィルタＢによってそれぞれ赤色光、緑色光、青色光が透過され、表示される。
【００６０】
このカラー表示装置によれば、色変換層１１５及び赤色フィルタＲ、緑色フィルタＧ、青色フィルタＢからなるカラーフィルタを用いることによってカラー表示させることができる。
【産業上の利用可能性】
【００６１】
本発明に係る表示装置は、低電圧駆動で高輝度表示が得られる表示装置を提供するものである。特にデジタルカメラ、カーナビーゲーションシステム、テレビ等のディスプレイデバイスとして有用である。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施の形態１に係るパッシブマトリクス型表示装置の構成を示すブロック図である。
【図２】図１の表示装置を構成する表示部の構成を示す斜視図である。
【図３】図２のＡ−Ａ線に沿った発光面に垂直な断面図である。
【図４】図３の各画素Ｃｉｊを一つの発光素子と考えた場合の構成を示す概略図である。
【図５】図４の電子注入電極である第１の電極とｎ型半導体層との間のエネルギーバンド図である
【図６】図４の正孔注入電極である第２の電極とｐ型半導体層との間のエネルギーバンド図である
【図７】実施の形態２に係る表示装置の電子注入電極である第１の電極とｎ型半導体層との間のエネルギーバンド図である
【図８】実施の形態３に係る表示装置の電子注入電極である第１の電極とｎ型半導体層との間のエネルギーバンド図である
【図９】実施の形態４に係るカラー表示装置の構成を示す概略図である。
【図１０】従来の実施形態に係る発光素子の概略構成図である
【図１１】（ａ）は、従来の発光素子の電子注入電極である第１の電極とｎ型半導体層とを接触させる前のエネルギーバンド図であり、（ｂ）は、接触後のエネルギーバンド図である
【図１２】（ａ）は、従来の発光素子の正孔注入電極である第２の電極とｐ型半導体層とを接触させる前のエネルギーバンド図であり、（ｂ）は、接触後のエネルギーバンド図である。
【符号の説明】
【００６３】
１  基板
２  透明電極
３  発光層
３ａ  ｎ型半導体層
３ｂ  ｐ型半導体層
４  背面電極
５  直流電源
６  、６ａ、６ｂ  第１の緩衝層
７  第２の緩衝層
１０  発光素子
５０  発光素子
５１  基板
５２  透明電極
５３  発光層
５３ａ  ｎ型半導体層
５３ｂ  ｐ型半導体層
５４  背面電極
５５  直流電源
１００  表示装置
１０１  表示部
１０２  駆動部
１０３  制御部
１１５  色変換層
１１６  カラーフィルタ
１１８  シール層
１２１  データ電極駆動回路
１２２  走査電極駆動回路
【図１】
2008091755.tif 000003
【図２】
2008091755.tif 000004
【図３】
2008091755.tif 000005
【図４】
2008091755.tif 000006
【図５】
2008091755.tif 000007
【図６】
2008091755.tif 000008
【図７】
2008091755.tif 000009
【図８】
2008091755.tif 000010
【図９】
2008091755.tif 000011
【図１０】
2008091755.tif 000012
【図１１】
2008091755.tif 000013
【図１２】
2008091755.tif 000014