(57)【要約】【課題】半導体素子（ＬＳＩ）のエッジと金属ワイヤの接続、あるいは金属ワイヤ間の接触を回避して半導体素子の誤動作を防止することができる半導体装置を提供する。【解決手段】外部電極部および電極パッド部を２段・千鳥状に配置する場合、外部電極部のうち、ＬＳＩ２の搭載領域から遠い外側列の外部電極部４上に突起電極部５を設ける。そして、ＬＳＩ２の電極パッド部３のうち、ＬＳＩ２の周縁に近い外側列の電極パッド部３を、低ループ形状の金属ワイヤ６ａにより、ＬＳＩ２の搭載領域から近い内側列の外部電極部４に接続し、ＬＳＩ２の周縁から遠い内側列の電極パッド部３を、高ループ形状の金属ワイヤ６ｂにより、ＬＳＩ２の搭載領域から遠い外側列の外部電極部４に接続する。【選択図】図１
2008091734.tif 000002
【特許請求の範囲】
【請求項１】
配線基板と、
前記配線基板の一方の面に搭載された半導体素子と、
前記半導体素子の配線基板側とは反対側の面に形成された複数の電極パッド部と、
前記配線基板の前記一方の面の前記半導体素子が搭載されている領域外に形成された複数の外部電極部と、
少なくとも１つ以上の前記外部電極部上に形成された突起電極部と、
前記電極パッド部に一端が接続し、他端が前記外部電極部もしくは前記突起電極部の少なくともいずれか一方に接続する複数本の金属ワイヤと、
を具備することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置であって、少なくとも１つ以上の前記突起電極部には、金属ワイヤが複数本接続していることを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置であって、少なくとも１つ以上の前記突起電極部は、外部電極部と金属ワイヤとの接続部分上に重ねて形成されており、その接続部分上に重ねて形成された突起電極部に少なくとも１本以上の他の金属ワイヤが接続されていることを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置であって、前記突起電極部は、少なくとも１つ以上の導電性突起部材を重ねて形成されていることを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置であって、少なくとも１つ以上の前記突起電極部は複数の導電性突起部材を重ねて形成されており、その導電性突起部材の少なくとも１つ以上に金属ワイヤが少なくとも１本以上接続されていることを特徴とする半導体装置。
【請求項６】
配線基板上に搭載された半導体素子上の複数の電極パッド部と前記配線基板上の複数の外部電極部とを金属ワイヤを介して電気的に接続して半導体装置を製造する方法であって、外部電極部と電極パッド部とを電気的に接続するに際し、その外部電極部上に突起電極部を形成しながら、あるいは形成した後、その突起電極部と電極パッド部とを金属ワイヤで接続する工程を含むことを特徴とする半導体装置の製造方法。
【請求項７】
配線基板上に搭載された半導体素子上の複数の電極パッド部と前記配線基板上の複数の外部電極部とを金属ワイヤを介して電気的に接続して半導体装置を製造する方法であって、１つの外部電極部に対して２つ以上の電極パッド部を電気的に接続するに際し、その外部電極部上に突起電極部を形成しながら、あるいは形成した後、その突起電極部と各電極パッド部とを金属ワイヤで接続する工程を含むことを特徴とする半導体装置の製造方法。
【請求項８】
配線基板上に搭載された半導体素子上の複数の電極パッド部と前記配線基板上の複数の外部電極部とを金属ワイヤを介して電気的に接続して半導体装置を製造する方法であって、１つの外部電極部に対して２つ以上の電極パッド部を電気的に接続するに際し、その２つ以上の電極パッド部のうちの１つと外部電極部とを金属ワイヤで接続し、その金属ワイヤと外部電極部との接続部分上に突起電極部を形成しながら、あるいは形成した後、その突起電極部と残りの電極パッド部とを金属ワイヤで接続する工程を含むことを特徴とする半導体装置の製造方法。
【請求項９】
請求項６ないし８のいずれかに記載の半導体装置の製造方法であって、前記突起電極部は、少なくとも１つ以上の導電性突起部材を重ねて形成することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法であって、少なくとも１つ以上の導電性突起部材を形成するごとに、その最上部の導電性突起部材と少なくとも１つ以上の電極パッド部とを金属ワイヤで接続することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子（以下、ＬＳＩと呼ぶ。）を搭載する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
ＬＳＩを搭載した半導体パッケージ（半導体装置）は、携帯機器やオーディオデジタル機器等に広く搭載されている。以下、図１０を用いて、従来の半導体パッケージのワイヤボンドの接続形態について説明する。
【０００３】
図１０は、従来の半導体装置のワイヤボンドの接続形態を示す断面模式図である。図１０において、１は配線基板、２はＬＳＩ、３は電極パッド部、４は外部電極部、６は金属ワイヤである。
【０００４】
この従来の半導体装置は、配線基板１の一方の面（以下、主面と称す。）の略中央部にＬＳＩ２が搭載されており、そのＬＳＩ２の配線基板１側とは反対側の面（以下、上面と称す。）には、複数の電極パッド部３がＬＳＩ２の周縁に沿って１列に形成されている。また、配線基板１の主面には、複数の外部電極部４がＬＳＩ２を取り囲むように１列に形成されている。また、金属ワイヤ６は、電極パッド部３と外部電極部４とを電気的に接続する。
【０００５】
従来、この半導体パッケージのように、外部電極部４および電極パッド部３を同列に並べて配置する場合、ＬＳＩ２のエッジ部に接触しないように、注意しながら金属ワイヤを形成していた。しかしながら、近年、動作周波数が益々高周波数化し、ワイヤ長が短くなってきており、ＬＳＩのエッジ部に接触しないように金属ワイヤを形成することが困難となってきた。そのため、金属ワイヤとＬＳＩのエッジが接続し、ＬＳＩが誤動作するという問題があった。
【０００６】
一方、近年、ＬＳＩの高性能化により、ＬＳＩの多ピン化・狭パッドピッチ化が進展し、ＬＳＩが実装されるパッケージ基板側のワイヤボンド用の外部電極部も多ピン化・狭ピッチ化している。
【０００７】
従来、このＬＳＩの多ピン化・狭パッドピッチ化によるワイヤ間の接触を防止するために、ＬＳＩ側の電極バッド部および基板側の外部電極部を２段・千鳥状に配置していたが、ＬＳＩの多ピン化・狭パッドピッチ化が益々進展してきたため、このように電極バッド部および外部電極部を２段・千鳥状に配置するだけでは隣接するワイヤ間で接触が起き、ＬＳＩが誤動作するという問題があった。そこで、以下で説明するパッケージ構造が提案されている。
【０００８】
図１１（ａ）は従来の半導体装置のワイヤボンドの接続形態を示す断面模式図、図１１（ｂ）は、従来の半導体装置の外部電極部を平面視したときの拡大模式図である。図１１において、１は配線基板、２はＬＳＩ、３は電極パッド部、４は外部電極部、６ａは低ループ形状の金属ワイヤ、６ｂは高ループ形状の金属ワイヤである。
【０００９】
この従来の半導体装置は、配線基板１の主面の略中央部にＬＳＩ２が搭載されており、そのＬＳＩ２の上面には、複数の電極パッド部３がＬＳＩ２の周縁に沿って２段・千鳥状に整列配置されている。一方、配線基板１の主面は、図１１（ａ）に示すように段付き形状となっており、低い方の内側段と高い方の外側段のそれぞれに複数の外部電極部４が形成され、これら外部電極部４がＬＳＩ２の搭載領域を取り囲むように２段・千鳥状に整列配置されている。つまり、低い方の内側段には、２段・千鳥状に整列配置された外部電極部のうち、ＬＳＩ２の搭載領域から近い内側列の外部電極部４が形成され、高い方の外側段には、ＬＳＩ２の搭載領域から遠い外側列の外部電極部４が形成される。
【００１０】
２段・千鳥状に整列配置された電極パッド部３のうち、ＬＳＩ２の周縁に近い外側列の電極パッド部３は、低ループ形状の金属ワイヤ６ａにより、低い位置の外部電極部４に接合（接続）され、ＬＳＩ２の周縁から遠い内側列の電極パッド部３は、高ループ形状の金属ワイヤ６ｂにより、高い位置の外部電極部４に接合（接続）される。
【００１１】
このように従来は、２段・千鳥状に外部電極部および電極パッド部を配置する場合、配線基板を段付き形状にして、内側列の外部電極部を低い位置に配置し、外側列の外部電極部を高い位置に配置することでワイヤ間のクリアランスを確保していた（このような段付き形状の配線基板は、例えば特許文献１に記載されている。）。しかしながら、この従来の半導体パッケージの構造では、配線基板を段付き形状に形成する必要があり、コストが高くなるという問題があった。
【特許文献１】特開２００３−９２３７７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は、上記問題点に鑑み、外部電極部上に突起電極部を形成し、その突起電極部に金属ワイヤの他端を接続（接合）することにより、低コストで、半導体素子（ＬＳＩ）のエッジと金属ワイヤの接続、あるいは金属ワイヤ間の接触を回避でき、半導体素子の誤動作を防止できる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の請求項１記載の半導体装置は、配線基板と、前記配線基板の一方の面に搭載された半導体素子と、前記半導体素子の配線基板側とは反対側の面に形成された複数の電極パッド部と、前記配線基板の前記一方の面の前記半導体素子が搭載されている領域外に形成された複数の外部電極部と、少なくとも１つ以上の前記外部電極部上に形成された突起電極部と、前記電極パッド部に一端が接続し、他端が前記外部電極部もしくは前記突起電極部の少なくともいずれか一方に接続する複数本の金属ワイヤと、を具備することを特徴とする。
【００１４】
また、本発明の請求項２記載の半導体装置は、請求項１記載の半導体装置であって、少なくとも１つ以上の前記突起電極部には、金属ワイヤが複数本接続していることを特徴とする。
【００１５】
また、本発明の請求項３記載の半導体装置は、請求項１記載の半導体装置であって、少なくとも１つ以上の前記突起電極部は、外部電極部と金属ワイヤとの接続部分上に重ねて形成されており、その接続部分上に重ねて形成された突起電極部に少なくとも１本以上の他の金属ワイヤが接続されていることを特徴とする。
【００１６】
また、本発明の請求項４記載の半導体装置は、請求項１記載の半導体装置であって、前記突起電極部は、少なくとも１つ以上の導電性突起部材を重ねて形成されていることを特徴とする。
【００１７】
また、本発明の請求項５記載の半導体装置は、請求項１記載の半導体装置であって、少なくとも１つ以上の前記突起電極部は複数の導電性突起部材を重ねて形成されており、その導電性突起部材の少なくとも１つ以上に金属ワイヤが少なくとも１本以上接続されていることを特徴とする。
【００１８】
また、本発明の請求項６記載の半導体装置の製造方法は、配線基板上に搭載された半導体素子上の複数の電極パッド部と前記配線基板上の複数の外部電極部とを金属ワイヤを介して電気的に接続して半導体装置を製造する方法であって、外部電極部と電極パッド部とを電気的に接続するに際し、その外部電極部上に突起電極部を形成しながら、あるいは形成した後、その突起電極部と電極パッド部とを金属ワイヤで接続する工程を含むことを特徴とする。
【００１９】
また、本発明の請求項７記載の半導体装置の製造方法は、配線基板上に搭載された半導体素子上の複数の電極パッド部と前記配線基板上の複数の外部電極部とを金属ワイヤを介して電気的に接続して半導体装置を製造する方法であって、１つの外部電極部に対して２つ以上の電極パッド部を電気的に接続するに際し、その外部電極部上に突起電極部を形成しながら、あるいは形成した後、その突起電極部と各電極パッド部とを金属ワイヤで接続する工程を含むことを特徴とする。
【００２０】
また、本発明の請求項８記載の半導体装置の製造方法は、配線基板上に搭載された半導体素子上の複数の電極パッド部と前記配線基板上の複数の外部電極部とを金属ワイヤを介して電気的に接続して半導体装置を製造する方法であって、１つの外部電極部に対して２つ以上の電極パッド部を電気的に接続するに際し、その２つ以上の電極パッド部のうちの１つと外部電極部とを金属ワイヤで接続し、その金属ワイヤと外部電極部との接続部分上に突起電極部を形成しながら、あるいは形成した後、その突起電極部と残りの電極パッド部とを金属ワイヤで接続する工程を含むことを特徴とする。
【００２１】
また、本発明の請求項９記載の半導体装置の製造方法は、請求項６ないし８のいずれかに記載の半導体装置の製造方法であって、前記突起電極部は、少なくとも１つ以上の導電性突起部材を重ねて形成することを特徴とする。
【００２２】
また、本発明の請求項１０記載の半導体装置の製造方法は、請求項９記載の半導体装置の製造方法であって、少なくとも１つ以上の導電性突起部材を形成するごとに、その最上部の導電性突起部材と少なくとも１つ以上の電極パッド部とを金属ワイヤで接続することを特徴とする。
【発明の効果】
【００２３】
本発明によれば、低コストで、半導体素子（ＬＳＩ）のエッジと金属ワイヤの接続、あるいは金属ワイヤ間の接触を低減でき、半導体素子の誤動作を低減できる。すなわち、例えば外部電極部および電極パッド部を同列に並べて配置する場合には、全ての外部電極部上に突起電極部を設けることにより、金属ワイヤと半導体素子のエッジとの接続による半導体素子の誤動作を低減することができる。また、例えば、外部電極部および電極パッド部を２段・千鳥状に配置する場合には、外側列の外部電極部上に突起電極部を設けることにより、ワイヤ間での接触による半導体素子の誤動作を低減することができる。また、配線基板を段付き形状に形成する場合に比べて低コストにできる。
【発明を実施するための最良の形態】
【００２４】
（実施の形態１）
以下、図面を参照して本発明の実施の形態１における半導体装置、および半導体装置の製造方法について説明する。
【００２５】
図１（ａ）は本実施の形態１における半導体装置のワイヤボンドの接続形態を示す断面模式図、図１（ｂ）は本実施の形態１における半導体装置の外部電極部を平面視したときの拡大模式図である。図１において、１は配線基板、２は半導体素子であるＬＳＩ、３は電極パッド部、４は外部電極部、５は突起電極部、６ａ、６ｂは金属ワイヤであり、当該半導体装置は、配線基板１と、配線基板１の一方の面（以下、主面と称す。）に搭載されたＬＳＩ２と、ＬＳＩ２の配線基板１側とは反対側の面（以下、上面と称す。）に形成された複数の電極パッド部３と、配線基板１の主面のＬＳＩ２が搭載されている領域外に形成された複数の外部電極部４と、少なくとも１つ以上の外部電極部４上に形成された突起電極部５と、電極パッド部３に一端が接続（接合）し、他端が外部電極部４もしくは突起電極部５の少なくともいずれか一方に接続（接合）する複数本の金属ワイヤ６ａ、６ｂと、を具備する。
【００２６】
詳しくは、図１（ａ）に示すように、ＬＳＩ２は配線基板１の主面の略中央部に搭載されており、その上面には複数の電極パッド部３がＬＳＩ２の周縁に沿って２段・千鳥状に形成されている。また、配線基板１の主面には複数の外部電極部４がＬＳＩ２の搭載領域を取り囲むように２段・千鳥状に形成されている。また、外部電極部４のうち、ＬＳＩ２の搭載領域から遠い外側列の外部電極部４上には突起電極部５が形成されている。
【００２７】
また、電極パッド部３のうち、ＬＳＩ２の周縁に近い外側列の電極パッド部３には、低ループ形状の金属ワイヤ６ａの一端が接続（接合）している。その金属ワイヤ６ａの他端は、図１（ｂ）に示すように、外部電極部４のうち、ＬＳＩ２の搭載領域に近い内側列の外部電極部４上に接続（接合）している。一方、電極パッド部３のうち、ＬＳＩ２の周縁から遠い内側列の電極パッド部３には、高ループ形状の金属ワイヤ６ｂの一端が接続（接合）している。その金属ワイヤ６ｂの他端は、図１（ｂ）に示すように、突起電極部５に接続（接合）している。
【００２８】
続いて、この半導体装置の製造方法について、図２を用いて説明する。図２は本実施の形態１における半導体装置の製造方法を示す工程断面図である。但し、図１に基づいて説明した部材と同一の部材には同一の符号を付して、説明を省略する。図２において、７はキャピラリである。
【００２９】
本実施の形態１における半導体装置の製造方法は、配線基板１上に搭載されたＬＳＩ２上の複数の電極パッド部３と配線基板１上の複数の外部電極部４とを金属ワイヤを介して電気的に接続して半導体装置を製造する方法であって、外部電極部４と電極パッド部３とを電気的に接続するに際し、その外部電極部４上に突起電極部５を形成した後、その突起電極部５と電極パッド部４とを金属ワイヤで接続する工程を含む。
【００３０】
詳しくは、まず、ＬＳＩ２の上面に形成された電極パッド部３のうち、ＬＳＩ２の周縁に近い外側列の電極パッド部３に、キャピラリ７により金属ワイヤ６ａの一端部を接続（接合）する。続いて、キャピラリ７が、ＬＳＩ２上面から垂直上側方向へ、またはＬＳＩ２から遠ざかる上方向へ移動し、その後、弧を描いて斜めに降下して、金属ワイヤ６ａの他端部を、ＬＳＩ２の搭載領域に近い内側列の外部電極部４に接続（接合）する（図２（ａ）参照）。
【００３１】
次に、ＬＳＩ２の搭載領域から遠い外側列の外部電極部４のうち、上記工程で金属ワイヤ６ａが接続（接合）された外部電極部４に隣接する外部電極部４上に、キャピラリ７により導電性突起部材を１個形成することで、突起電極部５を形成する（図２（ｂ）参照）。導電性突起部材は、外部電極部４上でボールボンドを行い、少しワイヤを引き出しておいてすぐにボールにこすり付け、ワイヤを引きちぎることで形成できる。
【００３２】
次に、ＬＳＩ２の周縁から遠い内側列の電極パッド部３のうち、上記工程で金属ワイヤ６ａが接続（接合）された電極パッド部３に隣接する電極パッド部３に、キャピラリ７により金属ワイヤ６ｂの一端部を接続（接合）する。続いて、キャピラリ７が、ＬＳＩ２上面から垂直上側方向へ、またはＬＳＩ２から遠ざかる上方向へ移動し、その後、弧を描いて斜めに降下する。ここで、金属ワイヤ６ｂのループ高さ（金属ワイヤの円弧の頂点と配線基板表面との間の距離）を金属ワイヤ６ａのループ高さよりも高くする。続いて、金属ワイヤ６ｂの他端部を、上記工程で形成された突起電極部５の頭頂部に接続（接合）する（図２（ｃ）参照）。
【００３３】
その後は、上記３つの工程を繰り返して、２段・千鳥状に整列配置された電極パッド部３および外部電極部４を金属ワイヤ６ａ、６ｂを介して電気的に接続していく。なお、外側列の全ての外部電極部上に突起電極部を予め形成しておいてもよい。
【００３４】
また、本実施の形態１では、電極パッド部および外部電極部が２段・千鳥状に整列配置されている場合を例に説明したが、２段に限るものではなく、３段以上の場合にも適用できる。この場合、突起電極部は、ＬＳＩの搭載領域に近いものから徐々に高くなるように形成する。突起電極部の高さを変更するには、例えば複数の導電性突起部材を重ねて形成すればよい。また、この場合、ループ高さは３種類以上となる。また、ＬＳＩ２の搭載領域に近い内側列の外部電極部にも突起電極部を形成し、その突起電極部よりも高い突起電極部を外側列の外部電極部に形成するようにしてもよい。
【００３５】
以上のように、本実施の形態１によれば、突起電極部を形成することで、隣接するワイヤ間のループ高さの差を大きくでき、隣接するワイヤ間のクリアランスを確保できるので、隣接するワイヤ間の接触を低減することができ、ＬＳＩの誤動作を低減することができる。
【００３６】
また、配線基板を段付き形状に形成する場合と比べて低コストとなる。すなわち、配線基板を段状にするためには、ニッケル層や、外部電極となる金や、レジストなどの形成・エッチング等の工程を何度も繰り返すか、あるいは段状の基板を作り張り合わせる必要がある。これに対して突起電極の形成は、ワイヤボンド工程でワイヤボンドの一環として行え、新たな設備等を必要とせず、工程数も増えない。このように、工程数や、設備、作業面から、突起電極部を形成するほうが低コストになる。
【００３７】
なお突起電極部（導電性突起部材）の形状は、バンプ形状などとする。また突起電極部（導電性突起部材）の形成方法としては、ボールボンド法以外にも、例えば、突起電極部を作りたい場所で基板のコア材などを重ねてあらかじめ突起電極部となる要因（外部電極部の突起）を作っておき、その上にニッケルや金メッキを行うことで突起電極部を形成してもよい。
【００３８】
また、配線基板は、例えば有機基板、セラミック基板、リードフレームであってもよい。また、２段・千鳥構造の場合であっても、隣接するワイヤ間のクリアランスを確保できれば、ループ高さは２種類に限らず３種類以上あってもよい。また、突起電極部の高さも複数種類あってもよい。
【００３９】
また、電極パッド部や外部電極部の配置は多段千鳥構造以外の配置でもよい。以下、図面を参照して、本発明の実施の形態１における半導体装置の多段千鳥構造以外の例ついて説明する。図３は本実施の形態１における半導体装置の他例のワイヤボンドの接続形態を示す断面模式図である。但し、前述した部材と同一の部材には同一符号を付して、説明を省略する。
【００４０】
この半導体装置は、ＬＳＩ２の上面にその周縁に沿って電極パッド部３が１列に形成され、配線基板１の主面に外部電極部４がＬＳＩ２の搭載領域を取り囲むように１列に形成されており、全ての外部電極部４上に突起電極部５が形成されている点が前述した半導体装置と異なる。なお、ループ高さを１種類としているが、複数種類あってもよい。
【００４１】
この半導体装置の製造方法について説明する。まず、外部電極部４上に、キャピラリ７により導電性突起部材を１個形成することで、突起電極部５を形成する。次に、電極パッド部３に、キャピラリ７により金属ワイヤ６の一端部を接続（接合）する。続いて、キャピラリ７が、ＬＳＩ２上面から垂直上側方向へ、またはＬＳＩ２から遠ざかる上方向へ移動し、その後、弧を描いて斜めに降下する。続いて、金属ワイヤ６の他端部を、上記工程で形成された突起電極部５の頭頂部に接続（接合）する。その後は、上記の工程を繰り返して、１列に整列配置された電極パッド部３および外部電極部４を金属ワイヤ６を介して電気的に接続していく。なお、予め全ての外部電極部上に突起電極部を形成しておいてもよい。
【００４２】
以上のように、図３に示す半導体装置によれば、突起電極部を形成することで、金属ワイヤのループ高さを高く保つことができ、金属ワイヤとＬＳＩのエッジ間のクリアランスを確保できるので、金属ワイヤとＬＳＩの接触を低減することができ、ＬＳＩの誤動作を低減することができる。
【００４３】
（実施の形態２）
以下、図面を参照して本発明の実施の形態２における半導体装置、および半導体装置の製造方法について説明する。但し、前述の実施の形態１で説明した部材と同一の部材には同一符号を付して、説明を省略する。
【００４４】
図４（ａ）は本実施の形態２における半導体装置のワイヤボンドの接続形態を示す断面模式図である。但し、右側半分を示している。また、図４（ｂ）は本実施の形態２における半導体装置の外部電極部の拡大断面模式図である。ここでは、電極パッド部および外部電極部が１列に整列配置されている場合を例にして、説明する。
【００４５】
本実施の形態２における半導体装置は、少なくとも１つ以上の突起電極部５が、外部電極部４と低ループ形状の金属ワイヤ６ａとの接続部分上に重ねて形成されており、その突起電極部５の頭頂部に高ループ形状の金属ワイヤ６ｂが接続（接合）している点が前述の実施の形態１と異なる。
【００４６】
続いて、この半導体装置の製造方法について、図５を用いて説明する。図５は本実施の形態２における半導体装置の製造方法を示す工程断面図である。但し、前述の実施の形態１で説明した部材と同一の部材には同一の符号を付して、説明を省略する。
【００４７】
本実施の形態２における半導体装置の製造方法は、配線基板１上に搭載されたＬＳＩ２上の複数の電極パッド部３と配線基板１上の複数の外部電極部４とを金属ワイヤを介して電気的に接続して半導体装置を製造する方法であって、１つの外部電極部４に対して２つの電極パッド部３を電気的に接続するに際し、その２つの電極パッド部３のうちの１つと外部電極部４とを金属ワイヤで接続し、その金属ワイヤと外部電極部４との接続部分上に突起電極部５を形成した後、その突起電極部５と残りの電極パッド部３とを金属ワイヤで接続する工程を含む。
【００４８】
詳しくは、まず、ＬＳＩ２の上面に形成された電極パッド部３に、キャピラリ７により金属ワイヤ６ａの一端部を接続（接合）する。続いて、キャピラリ７が、ＬＳＩ２上面から垂直上側方向、またはＬＳＩ２から遠ざかる上方向へ移動し、その後、弧を描いて斜めに降下して、金属ワイヤ６ａの他端部を外部電極部４に接続（接合）する（図５（ａ）参照）。
【００４９】
次に、上記工程で接続された金属ワイヤ６ａと外部電極部４の接続部分上に重ねて、キャピラリ７により導電性突起部材を１個形成することで、突起電極部５を形成する（図５（ｂ）参照）。
【００５０】
次に、他の電極パッド部３に、キャピラリ７により金属ワイヤ６ｂの一端部を接続（接合）する。続いて、キャピラリ７が、ＬＳＩ２上面から垂直上側方向へ、またはＬＳＩ２から遠ざかる上方向へ移動し、その後、弧を描いて斜めに降下する。ここで、金属ワイヤ６ｂのループ高さを金属ワイヤ６ａのループ高さよりも高くする。続いて、金属ワイヤ６ｂの他端部を、上記工程で形成された突起電極部５の頭頂部に接続（接合）する（図５（ｃ）参照）。
【００５１】
なお、本実施の形態２では、ループ高さについては、前述の実施の形態１と同様に３種類以上あってもよい。また、電極パッド部３および外部電極部４が１列に整列配置されている場合を例に説明したが、前述の実施の形態１と同様に多段千鳥状に整列配置されている場合などにも適用できる。また、導電性突起部材を１個形成することで突起電極部５を形成したが、複数の導電性突起部材を重ねて形成してもよい。また、突起電極部の高さは複数種類あってもよい。
【００５２】
以上のように、金属ワイヤと外部電極部との接続部分上に突起電極部を形成して、その突起電極部に他の金属ワイヤを接続（接合）することで、外部電極部のピッチが狭かったり短かったりする場合でも、同一の外部電極部に複数本の金属ワイヤを接続（接合）することが可能となる。また、ワイヤリング時に、同一の外部電極部へ接続（接合）している複数本のワイヤ同士が接触し、その接触により互いのループ形状が変形することも防止できる。
【００５３】
なお、金属ワイヤと外部電極部の接続部分上に導電性突起部材を重ねて形成する場合において、少なくとも１つ以上の導電性突起部材を形成するごとに、その最上部の導電性突起部材に金属ワイヤを接続（接合）することで、同一の外部電極部へ３本以上の金属ワイヤを接続（接合）してもよい。
【００５４】
（実施の形態３）
以下、図面を参照して本発明の実施の形態３における半導体装置、および半導体装置の製造方法について説明する。但し、前述の実施の形態１、２で説明した部材と同一の部材には同一符号を付して、説明を省略する。
【００５５】
図６（ａ）は本実施の形態３における半導体装置のワイヤボンドの接続形態を示す断面模式図である。但し、右側半分を示している。また、図６（ｂ）は本実施の形態３における半導体装置の外部電極部の拡大断面模式図である。図６において、５ａは導電性突起部材である。ここでは、電極パッド部および外部電極部が１列に整列配置されている場合を例にして、説明する。
【００５６】
本実施の形態３における半導体装置は、突起電極部５が複数の導電性突起部材５ａを重ねて形成され、その突起電極部５の頭頂部に金属ワイヤ６を接続（接合）している点が前述の実施の形態１、２と異なる。
【００５７】
続いて、この半導体装置の製造方法について、図７を用いて説明する。図７は本実施の形態３における半導体装置の製造方法を示す工程断面図である。但し、前述の実施の形態１、２で説明した部材と同一の部材には同一の符号を付して、説明を省略する。
【００５８】
まず、外部電極部４上に、キャピラリ７により導電性突起部材５ａを１個形成する（図７（ａ）参照）。次に、その導電性突起部材５ａ上に重ねてさらに導電性突起部材５ａを形成して、突起電極部５を形成する（図７（ｂ）参照）。
【００５９】
次に、電極パッド部３に、キャピラリ７により金属ワイヤ６の一端部を接続（接合）する。続いて、キャピラリ７が、ＬＳＩ２上面から垂直上側方向へ、またはＬＳＩ２から遠ざかる上方向へ移動し、その後、弧を描いて斜めに降下する。続いて、金属ワイヤ６の他端部を、上記工程で形成された突起電極部５の頭頂部に接続（接合）する（図７（ｃ）参照）。
【００６０】
本実施の形態３によれば、金属ワイヤとＬＳＩ２のエッジ間のクリアランスをより多く確保でき、金属ワイヤとＬＳＩの接触をより低減することができ、ＬＳＩの誤動作をより低減することができる。
【００６１】
なお、本実施の形態３では導電性突起部材を２個重ねる場合について説明したが、無論、３個以上重ねてもよい。また、電極パッド部３および外部電極部４が１列に整列配置されている場合を例に説明したが、前述の実施の形態１と同様に多段千鳥状に整列配置されている場合などにも適用できる。また、突起電極部の高さは複数種類あってもよい。
【００６２】
（実施の形態４）
以下、図面を参照して本発明の実施の形態４における半導体装置、および半導体装置の製造方法について説明する。但し、前述の実施の形態１ないし３で説明した部材と同一の部材には同一符号を付して、説明を省略する。
【００６３】
図８（ａ）は本実施の形態４における半導体装置のワイヤボンドの接続形態を示す断面模式図である。但し、右側半分を示している。また、図８（ｂ）は本実施の形態４における半導体装置の外部電極部の拡大断面模式図、図８（ｃ）は本実施の形態４における半導体装置の外部電極部を平面視したときの拡大模式図である。ここでは、電極パッド部および外部電極部が１列に整列配置されている場合を例にして、説明する。本実施の形態４における半導体装置は、突起電極部５の頭頂部に２本の金属ワイヤ６ａ、６ｂが接続（接合）している点が前述の実施の形態１ないし３と異なる。
【００６４】
続いて、この半導体装置の製造方法について、図９を用いて説明する。図９は本実施の形態４における半導体装置の製造方法を示す工程断面図である。但し、前述の実施の形態１ないし３で説明した部材と同一の部材には同一の符号を付して、説明を省略する。
【００６５】
本実施の形態４における半導体装置の製造方法は、配線基板１上に搭載されたＬＳＩ２上の複数の電極パッド部３と配線基板１上の複数の外部電極部４とを金属ワイヤを介して電気的に接続して半導体装置を製造する方法であって、１つの外部電極部４に対して２つの電極パッド部３を電気的に接続するに際し、その外部電極部４上に突起電極部５を形成した後、その突起電極部５と各電極パッド部３とを金属ワイヤで接続する工程を含む。
【００６６】
詳しくは、まず、外部電極部４上に、キャピラリ７により導電性突起部材を１個形成することで、突起電極部５を形成する（図９（ａ）参照）。次に、電極パッド部３に、キャピラリ７により金属ワイヤ６ａの一端部を接続（接合）する。続いて、キャピラリ７が、ＬＳＩ２上面から垂直上側方向へ、またはＬＳＩ２から遠ざかる上方向へ移動し、その後、弧を描いて斜めに降下する。続いて、金属ワイヤ６ａの他端部を、上記工程で形成された突起電極部５の頭頂部に接続（接合）する（図９（ｂ）参照）。
【００６７】
次に、他の電極パッド部３に、キャピラリ７により金属ワイヤ６ｂの一端部を接続（接合）する。続いて、キャピラリ７が、ＬＳＩ２上面から垂直上側方向へ、またはＬＳＩ２から遠ざかる上方向へ移動し、その後、弧を描いて斜めに降下する。ここで、金属ワイヤ６ｂのループ高さを金属ワイヤ６ａのループ高さよりも高くする。続いて、金属ワイヤ６ｂの他端部を、上記工程で突起電極部５に接続（接合）された金属ワイヤ６ａの突起電極部５との接続部分に重ねて接続（接合）する（図９（ｃ）参照）。
【００６８】
本実施の形態４によれば、同一の外部電極部上に接続（接合）している複数本の金属ワイヤとＬＳＩのエッジ間のクリアランスをより多く確保でき、金属ワイヤとＬＳＩの接触をより低減することができ、ＬＳＩの誤動作をより低減することができる。
【００６９】
なお、本実施の形態４では突起電極部に２本の金属ワイヤを重ねて接続（接合）する場合について説明したが、無論、３本以上重ねてもよい。また、本実施の形態４では、ループ高さについては、前述の実施の形態１と同様に３種類以上あってもよい。
【００７０】
また、電極パッド部３および外部電極部４が１列に整列配置されている場合を例に説明したが、前述の実施の形態１と同様に多段千鳥状に整列配置されている場合などにも適用できる。また、導電性突起部材を１個形成することで突起電極部５を形成したが、複数の導電性突起部材を重ねて形成してもよい。また、突起電極部の高さは複数種類あってもよい。
【００７１】
また、この実施の形態４を前述の実施の形態１ないし３に適用することができる。特に、実施の形態２、３に適用する場合には、少なくとも１つ以上の導電性突起部材を形成するごとに、その最上部の導電性突起部材に金属ワイヤを少なくとも１本以上接続（接合）するようにしてもよい。
【産業上の利用可能性】
【００７２】
本発明にかかる半導体装置およびその製造方法は、低コストで、半導体素子（ＬＳＩ）のエッジと金属ワイヤの接続、あるいは金属ワイヤ間の接触を回避して半導体素子の誤動作を防止することができ、半導体パッケージが組み込まれる携帯機器やオーディオデジタル機器等に有用である。
【図面の簡単な説明】
【００７３】
【図１】本発明の実施の形態１における半導体装置のワイヤボンドの接続形態を示す図であり、（ａ）は同半導体装置の断面模式図、（ｂ）は同半導体装置の外部電極部を平面視したときの拡大模式図
【図２】本発明の実施の形態１における半導体装置の製造方法を示す工程断面図
【図３】本発明の実施の形態１における半導体装置のワイヤボンドの接続形態の他例を示す断面模式図
【図４】本発明の実施の形態２における半導体装置のワイヤボンドの接続形態を示す図であり、（ａ）は同半導体装置の断面模式図、（ｂ）は同半導体装置の外部電極部の拡大断面模式図
【図５】本発明の実施の形態２における半導体装置の製造方法を示す工程断面図
【図６】本発明の実施の形態３における半導体装置のワイヤボンドの接続形態を示す図であり、（ａ）は同半導体装置の断面模式図、（ｂ）は同半導体装置の外部電極部の拡大断面模式図
【図７】本発明の実施の形態３における半導体装置の製造方法を示す工程断面図
【図８】本発明の実施の形態４における半導体装置のワイヤボンドの接続形態を示す図であり、（ａ）は同半導体装置の断面模式図、（ｂ）は同半導体装置の外部電極部の拡大断面模式図、（ｃ）は同半導体装置の外部電極部を平面視したときの拡大模式図
【図９】本発明の実施の形態４における半導体装置の製造方法を示す工程断面図
【図１０】従来の半導体装置のワイヤボンドの接続形態を示す断面模式図
【図１１】従来の半導体装置のワイヤボンドの接続形態の他例を示す図であり、（ａ）は同半導体装置の断面模式図、（ｂ）は同半導体装置の外部電極部を平面視したときの拡大模式図
【符号の説明】
【００７４】
１      配線基板
２      ＬＳＩ（半導体素子）
３      電極パッド部
４      外部電極部
５      突起電極部
５ａ    導電性突起部材
６、６ａ、６ｂ      金属ワイヤ
７      キャピラリ
【図１】
2008091734.tif 000003
【図２】
2008091734.tif 000004
【図３】
2008091734.tif 000005
【図４】
2008091734.tif 000006
【図５】
2008091734.tif 000007
【図６】
2008091734.tif 000008
【図７】
2008091734.tif 000009
【図８】
2008091734.tif 000010
【図９】
2008091734.tif 000011
【図１０】
2008091734.tif 000012
【図１１】
2008091734.tif 000013