(57)【要約】【課題】ゲート絶縁膜のシリコン基板との界面付近の窒素濃度の増加を抑制しつつ、逆側のゲート電極との界面付近の窒素濃度を高めた窒素含有ゲート絶縁膜を形成する。【解決手段】ゲート絶縁膜１２を形成するステップが、シリコン基板１１上に島状のＳｉＮ層２２ａを形成する窒化膜形成ステップと、ウェット酸化法を用いて、少なくともシリコン基板１１と島状のＳｉＮ層２２ａとの界面にＳｉＯ２層２１を形成する酸化膜形成ステップと、島状のＳｉＮ層２２ａを種としてＳｉＮを成長させ、少なくともＳｉＯ２層２１の表面を覆う層状のＳｉＮ層２２を形成する窒化膜成長ステップとを有する。【選択図】図３
2008041825.tif 000002
【特許請求の範囲】
【請求項１】
窒素含有ゲート絶縁膜を形成する半導体装置の製造方法であって、
前記窒素含有ゲート絶縁膜を形成するステップが、
シリコン基板上に島状のシリコン窒化膜を形成する窒化膜形成ステップと、
ウェット酸化法を用いて、少なくとも前記シリコン基板と前記島状のシリコン窒化膜との界面にシリコン酸化膜を形成する酸化膜形成ステップと、
前記島状のシリコン窒化膜を種として窒化シリコンを成長させ、少なくとも前記シリコン酸化膜の表面を覆う層状のシリコン窒化膜を形成する窒化膜成長ステップと、
を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記窒化膜形成ステップは、シリコン単原子層を堆積するステップと、該シリコン単原子層を窒化するステップとを順次に含む、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記窒化膜形成ステップは、前記シリコン単原子層を堆積するステップと、前記シリコン単原子層を窒化するステップとを繰り返し含む、請求項２に記載の半導体装置の製造方法。
【請求項４】
前記シリコン単原子層を堆積するステップは、基板温度を５００℃未満、又は、堆積時間を７０秒未満に設定して行う、請求項２又は３に記載の半導体装置の製造方法。
【請求項５】
前記窒化膜成長ステップは、シリコン単原子層を堆積するステップと、該シリコン単原子層を窒化するステップとを繰り返し行う、請求項１〜４の何れか一に記載の半導体装置の製造方法。
【請求項６】
前記窒素含有ゲート絶縁膜を形成するステップが、前記窒化膜成長ステップに後続し、前記層状のシリコン窒化膜の表面を窒化するステップを更に有する、請求項１〜５の何れか一に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、更に詳しくは、シリコン基板上に窒素含有ゲート絶縁膜を形成する半導体装置の製造方法に関する。
【背景技術】
【０００２】
モバイル製品等の普及に伴い、ＤＲＡＭ（Dynamic Random Access Memory）等の半導体装置の低消費電力化が要請されている。半導体装置の低消費電力化を実現するために、ＭＯＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）のゲート絶縁膜に窒素を導入することによって、ゲート絶縁膜を薄膜化する手法が採用されている。ゲート絶縁膜に導入した窒素は、ゲート絶縁膜の誘電率を向上させると共に、膜を貫通しての不純物の拡散を防止し、ＭＯＳＦＥＴの特性を向上させる。
【０００３】
ところで、ゲート絶縁膜に窒素を導入する際には、シリコン基板との界面への窒素の拡散を抑制する必要がある。これは、シリコン基板との界面付近に窒素が蓄積すると、蓄積した窒素が不純物準位を形成し、しきい値電圧Ｖｔｈの変動やばらつき、キャリアのモビリティー低下など、ＭＯＳＦＥＴの様々な特性劣化を引き起こすためである。シリコン基板との界面付近における窒素の蓄積を防ぐために、例えばシリコン基板上にＳｉＯ２層を形成し、ＣＶＤ（Chemical Vapor Deposition）法等を用いて、このＳｉＯ２層上にＳｉＮ層を形成した２層構造のゲート絶縁膜が用いられている。
【０００４】
シリコン基板上に順次に積層されたＳｉＯ２層及びＳｉＮ層からなる２層構造のゲート絶縁膜については、例えば特許文献１に記載されている。
【特許文献１】特開２００２−２０３９６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、ＳｉＮ層の形成に際し、ゲート絶縁膜の信頼性向上を目的として、原子層蒸着（ＡＬＤ：Atomic Layer Deposition）法を用いることが考えられる。ＡＬＤ法を用いたＳｉＮ層の形成に際しては、シリコン単原子層の成膜、及び、成膜したシリコン単原子層の窒化によって原子レベルの厚みを有するＳｉＮ層を成膜し、このＳｉＮ層の成膜を繰り返すことによって所望の厚みを有するＳｉＮ層を形成する。ＡＬＤ法では、原子レベルでの成膜の繰り返しによって所望の厚みの層を形成するため、良好な膜質を有する層を形成できる。
【０００６】
しかし、ＡＬＤ法を用いたＳｉＮ層の成膜をＳｉＯ２層上で行うと、ＳｉＮ層中の窒素濃度が化学量論的組成での濃度よりも大幅に少なくなり、窒素濃度を充分に高めることが出来ない問題があった。良好な特性を有するＭＯＳＦＥＴを得るためには、ゲート電極との界面付近のゲート絶縁膜の窒素濃度を充分に高めることが必須である。
【０００７】
本発明は、上記に鑑み、シリコン基板上に窒素含有ゲート絶縁膜を形成する半導体装置の製造方法であって、ゲート絶縁膜のシリコン基板との界面付近の窒素濃度の増加を抑制しつつ、逆側のゲート電極との界面付近の窒素濃度を高めることにより、良好な特性を有するＭＯＳＦＥＴを形成可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係る半導体装置の製造方法は、窒素含有ゲート絶縁膜を形成する半導体装置の製造方法であって、
前記窒素含有ゲート絶縁膜を形成するステップが、
シリコン基板上に島状のシリコン窒化膜を形成する窒化膜形成ステップと、
ウェット酸化法を用いて、少なくとも前記シリコン基板と前記島状のシリコン窒化膜との界面にシリコン酸化膜を形成する酸化膜形成ステップと、
前記島状のシリコン窒化膜を種として窒化シリコンを成長させ、少なくとも前記シリコン酸化膜の表面を覆う層状のシリコン窒化膜を形成する窒化膜成長ステップと、
を有する。
【発明の効果】
【０００９】
本発明によれば、シリコン基板上に形成した島状のシリコン窒化膜を種として窒化シリコンを成長させるので、シリコン酸化膜上に成長させる場合と異なり、化学量論的組成に近い高い窒素濃度を有するシリコン窒化膜を形成できる。また、界面に沿って反応が進み易いウェット酸化によって、シリコン基板と島状のシリコン窒化膜との界面にシリコン酸化膜を形成するので、シリコン基板と島状のシリコン窒化膜との間にシリコン酸化膜を小さな厚みで且つ確実に介在させることが出来る。
【００１０】
本発明の好適な態様では、前記窒化膜形成ステップは、シリコン単原子層を堆積するステップと、該シリコン単原子層を窒化するステップとを順次に含む。良好な膜質を有する島状のシリコン窒化膜を形成できる。この場合、好適には、前記窒化膜形成ステップは、前記シリコン単原子層を堆積するステップと、前記シリコン単原子層を窒化するステップとを繰り返し含む。繰り返しの回数を調節することによって、島状のシリコン窒化膜の厚みを制御できる。
【００１１】
本発明の好適な態様では、前記シリコン単原子層を堆積するステップは、基板温度を５００℃未満、又は、堆積時間を７０秒未満に設定して行う。シリコン基板上へのシリコン窒化膜の堆積が飽和しないようにすることによって、島状のシリコン窒化膜を形成できる。
【００１２】
本発明の好適な態様では、前記窒化膜成長ステップは、シリコン単原子層を堆積するステップと、該シリコン単原子層を窒化するステップとを繰り返し行う。良好な膜質を有する層状のシリコン窒化膜を形成できる。
【００１３】
本発明の好適な態様では、前記窒素含有ゲート絶縁膜を形成するステップが、前記窒化膜成長ステップに後続し、前記層状のシリコン窒化膜の表面を窒化するステップを更に有する。ゲート絶縁膜におけるゲート電極との界面付近の窒素濃度を更に高めることが出来る。層状のシリコン窒化膜の表面の窒化は、例えばプラズマ窒化法で行ってもよい。
【発明を実施するための最良の形態】
【００１４】
以下に、図面を参照し、本発明の実施形態を詳細に説明する。図１は、本発明の一実施形態に係る半導体装置の製造方法で製造される半導体装置の構成を示す断面図である。半導体装置１０は、シリコン基板１１と、シリコン基板１１上に形成されたゲート絶縁膜１２と、ゲート絶縁膜１２上に形成されたゲート電極１３とを備える。ゲート絶縁膜１２は、順次に積層されたＳｉＯ２層２１及びＳｉＮ層２２から成り、ゲート電極１３は、ホウ素が導入されたポリシリコンからなる。
【００１５】
図２は、図１のゲート絶縁膜１２を形成する手順を示すフローチャートである。図３（ａ）〜（ｄ）は、図２の各ステップＳ１１〜Ｓ１４における、半導体装置１０の断面をそれぞれ示す断面図である。公知の方法を用いて、シリコン基板１１の表面部分にＳＴＩ（Shallow Trench Isolation）型の素子分離構造を形成し素子形成領域を区画した後、シリコン基板１１表面の洗浄を行う。引き続き、図３（ａ）に示すように、ＡＬＤ法を用いて、素子形成領域におけるシリコン基板１１上に島状のＳｉＮ層２２ａを形成する（ステップＳ１１）。
【００１６】
図４は、ステップＳ１１を詳細に示すフローチャートである。ＡＬＤ法による島状のＳｉＮ層２２ａの形成に際して、先ず、シリコン単原子層を形成する（ステップＳ２１）。シリコン単原子層の成膜に際しては、例えばジクロロシランガスをプリカーサとし、その熱分解により行う。次いで、Ｎ２ガスによるパージを充分に行い、反応室内のプリカーサを完全に除去する（ステップＳ２２）。引き続き、ＮＨ３プラズマを用いたプラズマ窒化によって、シリコン単原子層を窒化し、原子レベルの厚みを有するＳｉＮ層を形成する（ステップＳ２３）。更に、Ｎ２ガスによるパージを充分に行い、反応室内のＮＨ３プラズマを完全に除去する（ステップＳ２４）。これらステップＳ２１〜Ｓ２４を繰り返す。
【００１７】
ところで、シリコン単原子層の成膜に際して、基板温度を５００℃以上、例えば５５０℃とし、且つ、７０秒が経過すると、シリコン基板１１上へのシリコンの堆積が飽和し、シリコン基板１１上を完全に覆う、約０．２ｎｍの厚みを有するシリコン単原子層が形成される。シリコン基板１１上を完全に覆うシリコン単原子層が形成されると、もはやシリコン基板１１上に島状のＳｉＮ層２２ａを形成することが出来ない。
【００１８】
従って、ステップＳ２１では、シリコン基板１１上へのシリコンの堆積が飽和しないように、基板温度を５００℃未満に設定し、又は、堆積時間を７０秒未満に設定する。基板温度を下げ、又は、堆積時間を短くすると、プリーカーサの分解及びシリコン基板１１上へのシリコンの吸着が抑えられる。本実施形態では、例えば、基板温度を５５０℃に、堆積時間を５０秒に設定する。ステップＳ２３に際しては、例えば、基板温度を５５０℃に、堆積時間を１４０秒に設定する。
【００１９】
図２に戻り、ステップＳ１１に後続し、シリコン基板１１表面のウェット酸化を行う。ウェット酸化は、界面に沿って反応が進み易いため、島状のＳｉＮ層２２ａから露出するシリコン基板１１の表面が酸化されると共に、シリコン基板１１とＳｉＮ層２２ａとの界面に沿ってシリコン基板１１の表面が酸化され、図３（ｂ）に示すＳｉＯ２層２１が形成される（ステップＳ１２）。このようなウェット酸化によって、シリコン基板１１上に直接にＳｉＯ２層２１を形成する場合に比して、ＳｉＯ２層２１を薄く形成できる。
【００２０】
引き続き、ＡＬＤ法を用いて、島状のＳｉＮ層２２ａを種としてＳｉＮを成長させ、図３（ｃ）に示すように、ＳｉＯ２層２１の全面を覆う層状のＳｉＮ層２２を形成する（ステップＳ１３）。ＳｉＯ２層２１及びＳｉＮ層２２がゲート絶縁膜１２を構成する。
【００２１】
ステップＳ１３は、図４の手順に沿って行うが、基板温度や堆積時間の条件がステップＳ１１とは異なる。ステップＳ２１に際して、シリコン基板１１上へのシリコンの堆積が飽和するように、基板温度を５００℃以上に設定し、且つ、堆積時間を７０秒以上に設定する。本実施形態では、例えば、基板温度を５５０℃に、堆積時間を７０秒に設定する。ステップＳ２３に際しては、例えば、基板温度を５５０℃、処理時間を１４０秒に設定する。
【００２２】
ステップＳ１３では、シリコン基板１１上に形成された島状のＳｉＮ層２２ａを種としてＳｉＮを成長させるので、ＳｉＯ２層上にＳｉＮを成長させる場合と異なり、ＳｉＮ層２２中の窒素濃度を高めて、化学量論的組成での濃度に近づけることが出来る。また、島状のＳｉＮ層２２ａを種としてＳｉＮを成長させるので、ＳｉＯ２層上にＳｉＮを成長させる場合に比して、膜厚等のばらつきが小さなＳｉＮ層２２を形成できる。
【００２３】
更に、図３（ｄ）に示すように、ゲート絶縁膜１２に対するプラズマ窒化を行い、ゲート絶縁膜１２の表面部分に窒素を導入する（ステップＳ１４）。これによって、ゲート絶縁膜１２の表面部分の窒素濃度を更に増加させることが出来る。
【００２４】
本実施形態の製造方法によれば、シリコン基板１１上に形成した島状のＳｉＮ層２２ａを種としてＳｉＮを成長させるので、ＳｉＯ２層上にＳｉＮを成長させる従来の製造方法に比して、ＳｉＮ層２２中の窒素濃度を高めて、化学量論的組成での窒素濃度に近づけることが出来る。また、ＳｉＮ層２２の形成に後続してプラズマ窒化を行うことによって、ゲート絶縁膜１２の表面部分の窒素濃度を更に高めることが出来る。
【００２５】
界面に沿って反応が進み易いウェット酸化によって、シリコン基板１１と島状のＳｉＮ層２２ａとの界面に沿ってＳｉＯ２層２１を形成するので、シリコン基板１１とＳｉＮ層２２ａとの間にＳｉＯ２層２１を確実に介在させることが出来る。これによって、ゲート絶縁膜１２のシリコン基板１１との界面付近の窒素濃度や不純物準位を充分に抑制できる。
【００２６】
界面に沿って反応が進み易いウェット酸化によって、シリコン基板１１と島状のＳｉＮ層２２ａとの界面に沿ってＳｉＯ２層２１を形成するので、シリコン基板１１上に直接にＳｉＯ２層を形成する従来の製造方法に比して、ＳｉＯ２層２１の厚みを小さくできる。これによって、ゲート絶縁膜１２の誘電率を効果的に高めることが出来る。
【００２７】
本実施形態の製造方法では、膜を貫通しての不純物の拡散やリーク電流を抑制しつつ、酸化膜換算膜厚（ＥＯＴ：Equivalent Oxide Thickness）が例えば２ｎｍのゲート絶縁膜１２を形成できる。
【００２８】
ところで、シリコン基板１１との界面付近での窒素濃度の増加を抑制しつつ、ゲート電極１３との界面付近での窒素濃度を高めるゲート絶縁膜１２の形成方法として、従来より、熱酸化法等を用いてシリコン基板１１上にＳｉＯ２層を形成した後、ＣＶＤ法等を用いてこのＳｉＯ２層上にＳｉＮ層を形成する方法が知られている。また、シリコン基板１１との界面付近での不純物準位を抑制する方法として、シリコン基板１１上にＳｉＮ層を成膜した後、酸化処理を行い、酸化種をＳｉＮ層表面から導入してシリコン基板１１との界面に拡散させて、不純物準位を消滅する方法がある。
【００２９】
ところで、近年のＤＲＡＭで要求される２ｎｍ程度のＥＯＴを実現するには、ＳｉＯ２層の膜厚を１ｎｍ程度に抑える必要がある。しかし、前者の方法では、ＳｉＯ２層の膜厚を１ｎｍ程度に抑えることは容易でない。また、後者の方法では、酸化種がＳｉＮ層中やその表面側で反応するため、シリコン基板との界面まで効率的に拡散させることは容易でない。
【００３０】
上記に対して、実施形態の製造方法では、シリコン基板１１との界面付近での窒素濃度や不純物準位を抑制しつつ、ゲート電極１３との界面付近での窒素濃度を効果的に高めることが出来る。従って、実施形態の製造方法を採用することとした。
【００３１】
以上、本発明をその好適な実施形態に基づいて説明したが、本発明に係る半導体装置の製造方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施した半導体装置の製造方法も、本発明の範囲に含まれる。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施形態に係る半導体装置の製造方法で形成される半導体装置の構成を示す断面図である。
【図２】図１のゲート絶縁膜を形成する手順を順次に示すフローチャートである。
【図３】図３（ａ）〜（ｄ）は、図２の各ステップＳ１１〜Ｓ１４における、半導体装置の断面をそれぞれ示す断面図である。
【図４】図２のステップＳ１１、Ｓ１３の手順を詳細に示すフローチャートである。
【符号の説明】
【００３３】
１０：半導体装置
１１：シリコン基板
１２：ゲート絶縁膜
１３：ゲート電極
２１：ＳｉＯ２層
２２：ＳｉＮ層
２２ａ：島状のＳｉＮ層
【図１】
2008041825.tif 000003
【図２】
2008041825.tif 000004
【図３】
2008041825.tif 000005
【図４】
2008041825.tif 000006