(57)【要約】【課題】同期パルス電圧信号に発振周波数を同期できる放電管点灯装置の周波数同期化方法及び放電管点灯装置並びに半導体集積回路。【解決手段】コンデンサＣ２の充電の傾斜と放電の傾斜とが同じでＦＥＴＱｐ１，Ｑｎ１をオン／オフさせる三角波信号を発生する発振器１２ａ、三角波信号の半周期未満に放電管に流れる電流に応じたパルス幅で放電管に電流を流すようにＱｐ１を駆動する第１駆動信号を発生し、第１駆動信号と略同一パルス幅で略１８０度の位相差を持ち第１駆動信号の発生時とは逆方向に放電管に電流を流すようにＱｎ１を駆動する第２駆動信号を発生する信号発生部１６，１７、同期パルス電圧信号をデューティが略５０％で正負の電流値が切り替わり正負の電流値の絶対値が等しいパルス電流に変換して三角波信号に重畳させるパルス電流発生回路２０を有し、信号発生部は、パルス電流の周波数に同期させて第１及び第２駆動信号を発生する。【選択図】図１
2008091306.tif 000002
【特許請求の範囲】
【請求項１】
トランスの一次巻線と二次巻線との少なくとも一方の巻線にコンデンサが接続され、その出力に放電管が接続された共振回路と、直流電源の両端に接続され且つ前記共振回路内の前記トランスの一次巻線と前記コンデンサとに電流を流すためのブリッジ構成の複数のスイッチング素子とを有する放電管点灯装置の周波数同期化方法であって、
発振器コンデンサの充電の傾斜と放電の傾斜とが同じで且つ前記複数のスイッチング素子をオン／オフさせるための三角波信号を発生する発振ステップと、
前記三角波信号の半周期未満に、前記放電管に流れる電流に応じたパルス幅で前記放電管に電流を流すように前記複数のスイッチング素子の内の一方の１以上のスイッチング素子を駆動するための第１駆動信号を発生し、前記第１駆動信号と略同一パルス幅で略１８０度の位相差を持ち、前記第１駆動信号の発生時とは逆方向に前記放電管に電流を流すように前記複数のスイッチング素子の内の他方の１以上のスイッチング素子を駆動するための第２駆動信号を発生する信号発生ステップと、
同期パルス電圧信号をデューティが略５０％で正負の電流値が切り替わり正負の電流値の絶対値が等しいパルス電流に変換して前記発振器の三角波信号に重畳させるパルス電流発生ステップとを有し、
前記信号発生ステップは、前記パルス電流発生ステップからの前記パルス電流の周波数に同期させて前記第１駆動信号及び第２駆動信号を発生することを特徴とする放電管点灯装置の周波数同期化方法。
【請求項２】
前記パルス電流の周波数が、前記同期パルス電圧信号の周波数の予め定められた整数倍であることを特徴とする請求項１記載の放電管点灯装置の周波数同期化方法。
【請求項３】
前記パルス電流を重畳させていない場合における前記三角波信号の発振周波数は、前記パルス電流の周波数近傍に設定されることを特徴とする請求項１又は２記載の放電管点灯装置の周波数同期化方法。
【請求項４】
直流から正負対称の交流に変換して放電管に電力を供給する放電管点灯装置であって、
トランスの一次巻線と二次巻線との少なくとも一方の巻線にコンデンサが接続され、その出力に前記放電管が接続された共振回路と、
直流電源の両端に接続され且つ前記共振回路内の前記トランスの一次巻線と前記コンデンサとに電流を流すためのブリッジ構成の複数のスイッチング素子と、
発振器コンデンサの充電の傾斜と放電の傾斜とが同じで且つ前記複数のスイッチング素子をオン／オフさせるための三角波信号を発生する発振器と、
前記三角波信号の半周期未満に、前記放電管に流れる電流に応じたパルス幅で前記放電管に電流を流すように前記複数のスイッチング素子の内の一方の１以上のスイッチング素子を駆動するための第１駆動信号を発生し、前記第１駆動信号と略同一パルス幅で略１８０度の位相差を持ち、前記第１駆動信号の発生時とは逆方向に前記放電管に電流を流すように前記複数のスイッチング素子の内の他方の１以上のスイッチング素子を駆動するための第２駆動信号を発生する信号発生部と、
同期パルス電圧信号をデューティが略５０％で正負の電流値が切り替わり正負の電流値の絶対値が等しいパルス電流に変換して前記発振器の三角波信号に重畳させるパルス電流発生回路とを有し、
前記信号発生部は、前記パルス電流発生回路からの前記パルス電流の周波数に同期させて前記第１駆動信号及び第２駆動信号を発生することを特徴とする放電管点灯装置。
【請求項５】
前記パルス電流の周波数が、前記同期パルス電圧信号の周波数の予め定められた整数倍であることを特徴とする請求項４記載の放電管点灯装置。
【請求項６】
前記三角波信号の前記半周期は、前記三角波信号の立ち上がり傾斜期間中又は立ち下り傾斜期間中であることを特徴とする請求項４又は５記載の放電管点灯装置。
【請求項７】
前記三角波波形の前記半周期は、前記三角波信号の上限値と下限値との中点電位以上の期間中又は前記中点電位以下の期間中であることを特徴とする請求項４又は５記載の放電管点灯装置。
【請求項８】
放電管に電力を供給するブリッジ構成の複数のスイッチング素子を制御する半導体集積回路であって、
発振器コンデンサの充電の傾斜と放電の傾斜とが同じで且つ前記複数のスイッチング素子をオン／オフさせるための三角波信号を発生する発振器と、
前記三角波信号の半周期未満に、前記放電管に流れる電流に応じたパルス幅で前記放電管に電流を流すように前記複数のスイッチング素子の内の一方の１以上のスイッチング素子を駆動するための第１駆動信号を発生し、前記第１駆動信号と略同一パルス幅で略１８０度の位相差を持ち、前記第１駆動信号の発生時とは逆方向に前記放電管に電流を流すように前記複数のスイッチング素子の内の他方の１以上のスイッチング素子を駆動するための第２駆動信号を発生する信号発生部と、
同期パルス電圧信号を入力する入力端子と、
前記入力端子から入力された同期パルス電圧信号をデューティが略５０％で正負の電流値が切り替わり正負の電流値の絶対値が等しいパルス電流に変換して前記発振器の三角波信号に重畳させるパルス電流発生回路とを有し、
前記信号発生部は、前記パルス電流発生回路からの前記パルス電流の周波数に同期させて前記第１駆動信号及び第２駆動信号を発生することを特徴とする半導体集積回路。
【請求項９】
前記パルス電流の周波数が、前記同期パルス電圧信号の周波数の予め定められた整数倍であることを特徴とする請求項８記載の半導体集積回路。
【請求項１０】
前記三角波信号の前記半周期は、前記三角波信号の立ち上がり傾斜期間中又は立ち下り傾斜期間中であることを特徴とする請求項８又は９記載の半導体集積回路。
【請求項１１】
前記三角波波形の前記半周期は、前記三角波信号の上限値と下限値との中点電位以上の期間中又は前記中点電位以下の期間中であることを特徴とする請求項８又は９記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放電管の点灯、特に冷陰極管を用いた液晶表示機器等に使用される放電管点灯装置の周波数同期化方法及び放電管点灯装置並びに半導体集積回路に関する。
【背景技術】
【０００２】
図１５は従来の放電管点灯装置に同期信号が入力されていない場合の構成を示す回路図である。図１６は従来の放電管点灯装置に同期信号が入力されていない場合の各部の信号を示すタイミングチャートである。図１５に示す放電管点灯装置では、直流電源Ｖｉｎとグランドとの間には、ハイサイドのＰ型ＭＯＳＦＥＴＱｐ１（Ｐ型ＦＥＴＱｐ１と称する。）とローサイドのＮ型ＭＯＳＦＥＴＱｎ１（Ｎ型ＦＥＴＱｎ１と称する。）との第１直列回路が接続されている。Ｐ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ１との接続点とグランドＧＮＤとの間には、コンデンサＣ３とトランスＴの一次巻線Ｐとの直列回路が接続され、トランスＴの二次巻線Ｓの両端にはリアクトルＬｒとコンデンサＣ４との直列回路が接続されている。
【０００３】
Ｐ型ＦＥＴＱｐ１のソースに直流電源Ｖｉｎが供給され、Ｐ型ＦＥＴＱｐ１のゲートはコントロールＩＣ１の端子ＤＲＶ１に接続されている。Ｎ型ＦＥＴＱｎ１のゲートはコントロールＩＣ１の端子ＤＲＶ２に接続されている。
【０００４】
コントロールＩＣ１は、スタート回路１０、定電流決定回路１１、発振器１２、分周器１３、誤差増幅器１５、ＰＷＭコンパレータ１６、ナンド回路１７ａ、アンド回路１７ｂ、ドライバ１８ａ，１８ｂを有している。定電流決定回路１１は、端子ＲＦを介して定電流決定抵抗Ｒ１の一端に接続されている。発振器１２は、端子ＣＦを介してコンデンサＣ１の一端に接続されている。
【０００５】
スタート回路１０は、直流電源Ｖｉｎの電源供給を受けて所定電圧ＲＥＧを生成して内部の各部に供給している。定電流決定回路１１は、定電流決定抵抗Ｒ１により任意に設定される定電流を流す。発振器１２は、定電流決定回路１１の定電流によりコンデンサＣ１の充放電を行い、図１６に示すような鋸波発振波形（図１６では端子ＣＦでのコンデンサＣ１の充放電電圧を示す。）を発生させ、鋸波発振波形に基づいてクロックＣＫを生成する。クロックＣＫは、図１６に示すように、端子ＣＦでの鋸波発振波形に同期した立ち上がり期間がＨレベルで、立下り期間がＬレベルのパルス電圧波形であり、分周器１３に送られる。
【０００６】
トランスＴの二次巻線Ｓの一端はリアクトルＬｒを介して放電管３の一方の電極に接続され、放電管３の他方の電極は管電流検出回路５に接続されている。管電流検出回路５は、ダイオードＤ１，Ｄ２及び抵抗Ｒ３，Ｒ４からなり、放電管３に流れる電流を検出し、検出された電流に比例した電圧を、コントロールＩＣ１のフィードバック端子ＦＢを介して誤差増幅器１５の−端子に出力する。
【０００７】
誤差増幅器１５は、−端子に入力される管電流検出回路５からの電圧と＋端子に入力される基準電圧Ｅ１との誤差電圧ＦＢＯＵＴを増幅し、その誤差電圧ＦＢＯＵＴをＰＷＭコンパレータ１６の＋端子へ送る。ＰＷＭコンパレータ１６は、＋端子に入力される誤差増幅器１５からの誤差電圧ＦＢＯＵＴが−端子に入力される端子ＣＦからの鋸波波形電圧以上のときにＨレベルで、誤差電圧ＦＢＯＵＴが鋸波波形電圧未満のときにＬレベルとなるパルス信号を生成して、ナンド回路１７ａとアンド回路１７ｂとに出力する。
【０００８】
分周器１３は、発振器１２からのパルス信号を分周し、分周されたパルス信号Ｑをナンド回路１７ａに出力するとともに分周されたパルス信号Ｑを反転したパルス信号（分周されたパルス信号Ｑに対して所定のデットタイムを有する。）をアンド回路１７ｂに出力する。ナンド回路１７ａは、分周器１３からの分周されたパルス信号とＰＷＭコンパレータ１６からの信号とのナンドをとりドライバ１８ａ及び端子ＤＲＶ１を介して駆動信号をＰ型ＦＥＴＱｐ１に出力する。アンド回路１７ｂは、分周器１３からの分周され且つ反転されたパルス信号とＰＷＭコンパレータ１６からの信号とのアンドをとりドライバ１８ｂ及び端子ＤＲＶ２を介して駆動信号をＮ型ＦＥＴＱｎ１に出力する。
【０００９】
例えば、時刻ｔ１〜ｔ２では、ＰＷＭコンパレータ１６の出力は、Ｈレベルとなり、分周器１３の出力は、Ｈレベルとなるので、ナンド回路１７ａの出力は、Ｌレベルとなる。このため、端子ＤＲＶ１からは、Ｌレベルが出力されて、Ｐ型ＦＥＴＱｐ１がオンする。また、時刻ｔ４〜ｔ５では、ＰＷＭコンパレータ１６の出力は、Ｈレベルとなり、分周器１３の反転出力は、Ｈレベルとなるので、アンド回路１７ｂの出力は、Ｈレベルとなる。このため、端子ＤＲＶ２からは、Ｈレベルが出力されて、Ｎ型ＦＥＴＱｎ１がオンする。
【００１０】
即ち、駆動信号は、分周器１３の出力との合成によりクロックＣＫに同期しながら、鋸波発振波形の立ち下り期間をデットタイムとして、端子ＤＲＶ１と端子ＤＲＶ２に交互に送られる。以上の動作により、コントロールＩＣ１は、鋸波発振波形の周波数でＰ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ１とを交互にオン／オフさせる。これにより、放電管３に電力が供給されるとともに、放電管３を流れる電流が所定値に制御される。
【００１１】
図１５に示した放電管点灯装置に設けられる発振器１２の発振周波数は、一般的には抵抗Ｒ１とコンデンサＣ１とで決定される。しかし、使用される部品（抵抗とコンデンサ）のばらつきによっては、低周波のバースト調光発振周波数や、放電管点灯装置の前段に位置するＳＭＰＳの発振周波数などと干渉しあい、表示機器としては致命的となる画面ちらつきなどを引き起こす場合がある。
【００１２】
この対策方法として、外部から同期パルス電圧信号を放電管点灯装置に入力して、発振器１２の発振周波数を外部の同期パルス電圧信号に同期させて規定する方法がある。この場合、一般的には、放電管の点灯周波数を、外部の同期パルス電圧信号の周波数又は外部の同期パルス電圧信号の１／２周波数に同期させる。例えば、放電管の点灯周波数をマイクロコンピュータからの同期パルス電圧信号に同期させる場合には、図１７に示すような同期回路を追加する。
【００１３】
図１７に示す同期回路は、外部からの同期パルス電圧信号ＴＲＩの立ち上がり時刻で１ショットパルスを生成する１ショット回路２と、１ショット回路２の出力とコンデンサＣ１の一端との間に接続されるダイオードＤ３と、コンデンサＣ１の両端に接続されるツェナーダイオードＺＤ１とを有する。この同期回路からコンデンサＣ１に、図１８に示すように、コンデンサＣ１の鋸波発振波形ＣＦの周波数よりも高い周波数の同期パルス電圧信号ＴＲＩを入力して、コンデンサＣ１の鋸波発振波形ＣＦを同期パルス電圧信号ＴＲＩの周波数に同期させ、放電管３の点灯周波数を、同期パルス電圧信号ＴＲＩの１／２周波数に、同期させて行なう方法などがある。
【００１４】
なお、関連技術として例えば特許文献１が知られている。特許文献１において、二次巻線が負荷に接続される変圧器の一次巻線に半導体スイッチ回路を設け、半導体スイッチ回路の各スイッチをＰＷＭ制御して定電流制御するとともに、運転・停止信号停止を指示する状態になると、制御回路部の電源を遮断して待機状態にする。これと同時に半導体スイッチ回路中のスイッチをオンさせているスイッチ駆動信号をオフすることにより待機状態に移行させる際の過大電流の発生を防止することができる。
【特許文献１】ＵＳ５６１５０９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、図１７に示すような従来の放電管点灯装置の周波数同期化方法では、図１９に示すように、コンデンサＣ１の鋸波発振波形ＣＦの周波数よりも、低い周波数の同期パルス信号ＴＲＩが入力されると、三角波波形の連続性が崩れてしまい、２つの駆動信号のパルス幅が異なり、位相も１８０°位相差ではなくなる。その結果、放電管を流れる電流がアンバランスとなり、放電管内部の水銀分布を偏らせ、輝度勾配や寿命低下を発生させる。
【００１６】
本発明は、発振器の発振周波数に対して同期パルス電圧信号の周波数が高くても低くても同期可能で、同期可能なパルス電圧信号の周波数帯域も広くでき、安定且つ容易に同期パルス電圧信号に発振周波数を同期できる放電管点灯装置の周波数同期化方法及び放電管点灯装置並びに半導体集積回路を提供することにある。
【課題を解決するための手段】
【００１７】
前記課題を解決するために、本発明の放電管点灯装置の周波数同期化方法は、トランスの一次巻線と二次巻線との少なくとも一方の巻線にコンデンサが接続され、その出力に放電管が接続された共振回路と、直流電源の両端に接続され且つ前記共振回路内の前記トランスの一次巻線と前記コンデンサとに電流を流すためのブリッジ構成の複数のスイッチング素子とを有し、発振器コンデンサの充電の傾斜と放電の傾斜とが同じで且つ前記複数のスイッチング素子をオン／オフさせるための三角波信号を発生する発振ステップと、前記三角波信号の半周期未満に、前記放電管に流れる電流に応じたパルス幅で前記放電管に電流を流すように前記複数のスイッチング素子の内の一方の１以上のスイッチング素子を駆動するための第１駆動信号を発生し、前記第１駆動信号と略同一パルス幅で略１８０度の位相差を持ち、前記第１駆動信号の発生時とは逆方向に前記放電管に電流を流すように前記複数のスイッチング素子の内の他方の１以上のスイッチング素子を駆動するための第２駆動信号を発生する信号発生ステップと、同期パルス電圧信号をデューティが略５０％で正負の電流値が切り替わり正負の電流値の絶対値が等しいパルス電流に変換して前記発振器の三角波信号に重畳させるパルス電流発生ステップとを有し、前記信号発生ステップは、前記パルス電流発生ステップからの前記パルス電流の周波数に同期させて前記第１駆動信号及び第２駆動信号を発生することを特徴とする。
【００１８】
本発明の放電管点灯装置は、直流から正負対称の交流に変換して放電管に電力を供給する放電管点灯装置であって、トランスの一次巻線と二次巻線との少なくとも一方の巻線にコンデンサが接続され、その出力に前記放電管が接続された共振回路と、直流電源の両端に接続され且つ前記共振回路内の前記トランスの一次巻線と前記コンデンサとに電流を流すためのブリッジ構成の複数のスイッチング素子と、発振器コンデンサの充電の傾斜と放電の傾斜とが同じで且つ前記複数のスイッチング素子をオン／オフさせるための三角波信号を発生する発振器と、前記三角波信号の半周期未満に、前記放電管に流れる電流に応じたパルス幅で前記放電管に電流を流すように前記複数のスイッチング素子の内の一方の１以上のスイッチング素子を駆動するための第１駆動信号を発生し、前記第１駆動信号と略同一パルス幅で略１８０度の位相差を持ち、前記第１駆動信号の発生時とは逆方向に前記放電管に電流を流すように前記複数のスイッチング素子の内の他方の１以上のスイッチング素子を駆動するための第２駆動信号を発生する信号発生部と、同期パルス電圧信号をデューティが略５０％で正負の電流値が切り替わり正負の電流値の絶対値が等しいパルス電流に変換して前記発振器の三角波信号に重畳させるパルス電流発生回路とを有し、前記信号発生部は、前記パルス電流発生回路からの前記パルス電流の周波数に同期させて前記第１駆動信号及び第２駆動信号を発生することを特徴とする。
【００１９】
本発明の半導体集積回路は、放電管に電力を供給するブリッジ構成の複数のスイッチング素子を制御する半導体集積回路であって、発振器コンデンサの充電の傾斜と放電の傾斜とが同じで且つ前記複数のスイッチング素子をオン／オフさせるための三角波信号を発生する発振器と、前記三角波信号の半周期未満に、前記放電管に流れる電流に応じたパルス幅で前記放電管に電流を流すように前記複数のスイッチング素子の内の一方の１以上のスイッチング素子を駆動するための第１駆動信号を発生し、前記第１駆動信号と略同一パルス幅で略１８０度の位相差を持ち、前記第１駆動信号の発生時とは逆方向に前記放電管に電流を流すように前記複数のスイッチング素子の内の他方の１以上のスイッチング素子を駆動するための第２駆動信号を発生する信号発生部と、同期パルス電圧信号を入力する入力端子と、前記入力端子から入力された同期パルス電圧信号をデューティが略５０％で正負の電流値が切り替わり正負の電流値の絶対値が等しいパルス電流に変換して前記発振器の三角波信号に重畳させるパルス電流発生回路とを有し、前記信号発生部は、前記パルス電流発生回路からの前記パルス電流の周波数に同期させて前記第１駆動信号及び第２駆動信号を発生することを特徴とする。
【発明の効果】
【００２０】
本発明によれば、パルス電流発生回路は、同期パルス電圧信号をデューティが略５０％で正負の電流値が切り替わり正負の電流値の絶対値が等しいパルス電流に変換して三角波信号に重畳させ、信号発生部は、パルス電流発生回路からのパルス電流の周波数に同期させて第１駆動信号及び第２駆動信号を発生する。即ち、同期パルス電圧信号の周波数に発振周波数が同期し、放電管の点灯周波数を同期パルス電圧信号の周波数に同期させる。従って、発振器の発振周波数に対して同期パルス電圧信号の周波数が高くても低くても同期可能で、同期可能なパルス電圧信号の周波数帯域も広くでき、安定且つ容易に同期パルス電圧信号に発振周波数を同期できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態に係る放電管点灯装置の周波数同期化方法及び放電管点灯装置並びに半導体集積回路の実施の形態を図面を参照しながら詳細に説明する。
【実施例１】
【００２２】
図１は本発明の実施例１に係る放電管点灯装置の構成を示す回路図である。図１に示す放電管点灯装置は、図１５に示す放電管点灯装置に対して、コントロールＩＣ１ａが異なるのみである。図１に示すその他の構成は、図１５に示す構成と同一構成であり、同一部分には同一符号を付し、その部分の説明は省略し、ここでは、異なる部分のみ説明する。
【００２３】
コントロールＩＣ１ａは、本発明の半導体集積回路に対応し、充放電パルス電流発生回路２０、スタート回路１０、定電流決定回路１１ａ、発振器１２ａ、誤差増幅器１５、減算回路１９、ＰＷＭコンパレータ１６ａ，１６ｂ、ナンド回路１７ｃ、論理回路１７ｄ、ドライバ１８ａ，１８ｂを有している。スタート回路１０の構成は、図１３に示すそれと同一構成である。定電流決定回路１１ａは、端子ＲＦを介して定電流決定抵抗Ｒ２の一端に接続されている。発振器１２ａは、端子ＣＦを介してコンデンサＣ２の一端に接続されている。
【００２４】
定電流決定回路１１ａは、定電流値決定抵抗Ｒ２により任意に設定される定電流を流す。発振器１２ａは、定電流決定回路１１ａの定電流によりコンデンサＣ２の充放電を行い、三角波信号を発生させ、三角波信号に基づいてクロックＣＫを生成して、ナンド回路１７ｃ及び論理回路１７ｄに送る。三角波信号は、立ち上がり傾斜と立下り傾斜が同じである。立ち上がり傾斜と立下り傾斜は、コンデンサＣ２の値と抵抗Ｒ２の値によって設定される。
【００２５】
誤差増幅器１５の出力端子は、ＰＷＭコンパレータ１６ａの＋端子に接続されるとともに、抵抗Ｒ４を介して減算回路１９の−端子に接続されている。減算回路１９の−端子と出力端子との間には抵抗Ｒ５が接続されている。減算回路１９は、抵抗Ｒ４を介する誤差増幅器１５からの誤差電圧ＦＢＯＵＴを、＋端子の基準電圧Ｅ２である三角波信号の上限値と下限値との中点電位で反転させた電圧、即ち、誤差電圧ＦＢＯＵＴの反転波形をＰＷＭコンパレータ１６ｂの−端子に出力する。基準電圧Ｅ２は、Ｅ２＝（ＶＬ＋ＶＨ）／２であり、三角波信号ＣＦの上限値ＶＨと下限値ＶＬとの中点電位である。
【００２６】
ＰＷＭコンパレータ１６ａは、＋端子に入力される誤差増幅器１５からの誤差電圧ＦＢＯＵＴが−端子に入力される端子ＣＦからの三角波信号電圧以上のときにＨレベルで、誤差電圧ＦＢＯＵＴが三角波信号電圧未満のときにＬレベルとなるパルス信号を生成して、ナンド回路１７ｃに出力する。ＰＷＭコンパレータ１６ｂは、＋端子に入力される端子ＣＦからの三角波信号電圧が、−端子に入力される減算回路１９からの誤差電圧ＦＢＯＵＴの反転波形電圧以上のときにＨレベルで、三角波信号電圧が誤差電圧ＦＢＯＵＴの反転波形電圧未満のときにＬレベルとなるパルス信号を生成して、論理回路１７ｄに出力する。
【００２７】
ナンド回路１７ｃは、発振器１２ａからのクロックとＰＷＭコンパレータ１６ａからの信号とのナンドをとりドライバ１８ａ及び端子ＤＲＶ１を介して第１駆動信号をＰ型ＦＥＴＱｐ１に出力する。論理回路１７ｄは、発振器１２ａからのクロックを反転した信号とＰＷＭコンパレータ１６ｂからの信号とのアンドをとりドライバ１８ｂ及び端子ＤＲＶ２を介して第２駆動信号をＮ型ＦＥＴＱｎ１に出力する。
【００２８】
ＰＷＭコンパレータ１６ａ、ナンド回路１７ｃ、ドライバ１８ａは、三角波信号の半周期未満に、放電管３に流れる電流に応じたパルス幅で放電管３に電流を流すようにＰ型ＦＥＴＱｐ１を駆動する第１駆動信号を発生する本発明の信号発生部に対応する。減算回路１９、ＰＷＭコンパレータ１６ｂ、ナンド回路１７ｄ、ドライバ１８ｂは、第１駆動信号と略同一パルス幅で略１８０度の位相差を持ち、第１駆動信号の発生時とは逆方向に放電管３に電流を流すようにＮ型ＦＥＴＱｎ１を駆動する第２駆動信号を発生する本発明の信号発生部に対応する。
【００２９】
充放電パルス電流発生回路２０は、外部からの同期パルス電圧信号ＴＲＩを、デューティが５０％（又は５０％近傍）で正負の電流値が切り替わり正負の電流値の絶対値が等しく且つ同期パルス電圧信号の周波数を２分周した周波数を有するパルス電流に変換して発振器１２ａの三角波信号に重畳させる。信号発生部は、充放電パルス電流発生回路２０からのパルス電流の２分周された周波数に同期させて第１駆動信号及び第２駆動信号を発生する。即ち、同期パルス電圧信号の１／２の周波数に発振周波数が同期し、放電管３の点灯周波数を同期パルス電圧信号の１／２周波数に同期させる。
【００３０】
図２は本発明の実施例１に係る放電管点灯装置に設けられた充放電パルス電流発生回路の構成を示す回路図である。充放電パルス電流発生回路２０は、Ｔ型フリップフロップ回路Ｔ−ＦＦと、電源ＲＥＧとグランドＧＮＤとの間に接続された抵抗Ｒ６と抵抗Ｒ７との直列回路と、＋端子に抵抗Ｒ６を介して電源ＲＥＧが接続され−端子に基準電圧Ｖ２が接続されたコンパレータＣＯＭＰ１と、−端子に抵抗Ｒ７を介してグランドＧＮＤが接続され＋端子に基準電圧Ｖ３が接続されたコンパレータＣＯＭＰ２と、オア回路ＯＲ１と、ナンド回路ＮＡＮＤ１と、アンド回路ＡＮＤ１と、電源ＲＥＧとグランドＧＮＤとの間に接続された定電流源２１ａとＰ型ＦＥＴ２２と定電流源２１ｂとＮ型ＦＥＴ２３との直列回路とを有する。
【００３１】
なお、基準電圧Ｖ２と基準電圧Ｖ３とは、
Ｖ３＜ＲＥＧの電圧×Ｒ７／（Ｒ６＋Ｒ７）＜Ｖ２
の関係を満たすように設定される。
【００３２】
コンパレータＣＯＭＰ１，ＣＯＭＰ２、オア回路ＯＲ１を設けたのは、ＴＲＩＣ端子に信号がない場合（該端子がオープンの場合）、ＴＲＩ端子電圧＝ＲＥＧの電圧×Ｒ７／（Ｒ６＋Ｒ７）として、パルス電流を正も負も流さないようにするためである。また、基準電圧Ｖ３より大きく基準電圧Ｖ２よりも小さい信号がＴＲＩ端子に入力された時、コンパレータＣＯＭＰ１，ＣＯＭＰ２から出力を送出しないように不感帯を作っている。
【００３３】
Ｔ型フリップフロップ回路Ｔ−ＦＦは、図３に示すように、同期パルス電圧信号ＴＲＩの立ち上がりエッジ毎にＨレベルとＬレベルとを交互に繰り返したパルス信号Ｔ−ＦＦのＱ及び反転したパルス信号を生成する。このパルス信号及び反転したパルス信号は、図３からもわかるように、同期パルス電圧信号ＴＲＩの周波数を２分周した信号となる。
【００３４】
コンパレータＣＯＭＰ１は、同期パルス電圧信号ＴＲＩが基準電圧Ｖ２以上であるときにＨレベルを出力し、図３に示す例では、同期パルス電圧信号ＴＲＩと全く同一信号がオア回路ＯＲ１に出力される。コンパレータＣＯＭＰ２は、同期パルス電圧信号ＴＲＩが基準電圧Ｖ３以上であるときにＬレベルを出力し、図３に示す例では、同期パルス電圧信号ＴＲＩを反転した信号がオア回路ＯＲ１に出力される。このため、オフ回路ＯＲ１の出力は、常にＨレベルとなる。
【００３５】
ナンド回路ＮＡＮＤ１は、Ｔ型フリップフロップ回路Ｔ−ＦＦからのパルス信号Ｔ−ＦＦのＱとオア回路ＯＲ１の出力とのナンドをとるので、Ｔ型フリップフロップ回路Ｔ−ＦＦからのパルス信号Ｔ−ＦＦのＱを反転した信号がＰ型ＦＥＴ２２のゲートに出力される。このため、時刻ｔ１〜ｔ２では、ナンド回路ＮＡＮＤ１からのＬレベルによりＰ型ＦＥＴ２２がオンし、定電流源２２ａからパルス電流＋ΔＩがＰ型ＦＥＴ２２を介して正方向（→）に流れる。
【００３６】
一方、時刻ｔ２〜ｔ３では、アンド回路ＡＮＤ１からのＨレベルによりＮ型ＦＥＴ２３がオンし、負方向（←）からＮ型ＦＥＴ２３を介してパルス電流−ΔＩがグランドＧＮＤに流れ込む。
【００３７】
このように、図２に示す充放電パルス電流発生回路２０は、図３に示すように、同期パルス電圧信号ＴＲＩを、デューティが５０％で正負の電流値±ΔＩが切り替わり正負の電流値±ΔＩの絶対値が等しく且つ同期パルス電圧信号の周波数を２分周した周波数を有するパルス電流に変換して発振器１２ａの三角波信号に重畳させる。
【００３８】
次に、図１の放電管点灯装置に同期信号が入力されていない場合の基本動作を図４のタイミングチャートを参照しながら説明する。
【００３９】
まず、定電流決定抵抗Ｒ２で任意に設定される定電流Ｉ２により、発振器１２ａは、コンデンサＣ２の充放電を行い、立ち上がり傾斜と立下り傾斜が同じである三角波信号ＣＦを発生させ、三角波信号ＣＦに基づいてクロックＣＫを発生させる。クロックＣＫは、三角波信号に同期した、例えば立ち上がり期間がＨレベルで、立下り期間がＬレベルとなるパルス信号である。
【００４０】
ナンド回路１７ｃは、発振器１２ａからのクロックＣＫがＨレベルで且つＰＷＭコンパレータ１６ａからの信号がＨレベルであるときのみ、Ｌレベルのパルス信号をＰ型ＦＥＴＱｐ１に出力してオンさせる。即ち、三角波信号ＣＦの立ち上がり期間（クロックＣＫがＨレベルで例えば時刻ｔ１〜ｔ３、ｔ５〜ｔ７）中で、誤差増幅器１５からの誤差電圧ＦＢＯＵＴが三角波信号ＣＦ以上のときに（ＰＷＭコンバータ１６ａからの信号がＨレベル、即ち、三角波信号の下限値ＶＬから三角波信号ＣＦが誤差増幅器１５の出力と交差するまでの期間で例えば時刻ｔ１〜ｔ２、ｔ５〜ｔ６）Ｌレベルのパルス信号がＰ型ＦＥＴＱｐ１に出力される。即ち、パルス信号は、三角波信号ＣＦの立ち上がり期間中のみ端子ＤＲＶ１に送られる。
【００４１】
例えば、時刻ｔ１〜ｔ２においては、Ｖｉｎ→Ｑｐ１→Ｃ３→Ｐ→ＧＮＤの経路で電流が流れ、トランスＴの二次側では、Ｓ→Ｌｒ→放電管３→管電流検出回路５の経路で電流が流れる。
【００４２】
一方、減算回路１９は、誤差増幅器１５からの誤差電圧ＦＢＯＵＴを三角波信号の上限値と下限値との中点電位で反転させた誤差電圧ＦＢＯＵＴの反転波形をＰＷＭコンパレータ１６ｂの−端子に出力する。論理回路１７ｄは、発振器１２ａからのクロックＣＫ（Ｌレベル）を反転した反転出力がＨレベルで且つＰＷＭコンパレータ１６ｂからの信号がＨレベルであるときのみ、Ｈレベルのパルス信号をＮ型ＦＥＴＱｎ１に出力してオンさせる。
【００４３】
即ち、三角波信号ＣＦの立ち下がり期間（クロックＣＫがＬレベルで例えば時刻ｔ３〜ｔ５、ｔ７〜ｔ９）中で、三角波信号ＣＦが誤差電圧ＦＢＯＵＴの反転波形電圧以上のときに（ＰＷＭコンバータ１６ｂからの信号がＨレベル、即ち、三角波信号ＣＦの上限値ＶＨから三角波信号ＣＦが誤差増幅器の出力を反転させた反転出力と交差するまでの期間で例えば時刻ｔ３〜ｔ４、ｔ７〜ｔ８）Ｈレベルのパルス信号がＮ型ＦＥＴＱｎ１に出力される。即ち、パルス信号は、三角波信号ＣＦの立ち下がり期間中のみ端子ＤＲＶ２に送られる。
【００４４】
例えば、時刻ｔ３〜ｔ４においては、Ｐ→Ｃ３→Ｑｎ１→ＧＮＤの経路で電流が流れ、トランスＴの二次側では、管電流検出回路５→放電管３→Ｌｒ→Ｓの経路で電流が流れる。
【００４５】
以上の動作により、コントロールＩＣ１ａは、第１駆動信号と、第１駆動信号と略同一パルス幅で略１８０度の位相差を持つ第２駆動信号とにより、立ち上がり傾斜期間と立ち下り傾斜期間が同一となる三角波信号ＣＦの周波数で、Ｐ型ＦＥＴＱｐ１，Ｎ型ＦＥＴＱｎ１を交互にオン／オフさせて、放電管３に電力を供給するとともに、放電管３を流れる電流を所定値に制御する。
【００４６】
次に、図１の放電管点灯装置に同期信号が入力された場合の基本動作を図５のタイミングチャートを参照しながら説明する。
【００４７】
まず、定電流決定抵抗Ｒ２で任意に設定される定電流Ｉ２により、発振器１２ａは、コンデンサＣ２の充放電を行い、立ち上がり傾斜と立下り傾斜が同じである三角波信号ＣＦを発生させる。コンデンサＣ２の充放電電流は、デューティが５０％で正負の電流値±Ｉ２が切り替わり正負の電流値±Ｉ２の絶対値が等しい。充放電パルス電流発生回路２０は、図５に示すように、同期パルス電圧信号ＴＲＩを、デューティが５０％で正負の電流値±ΔＩが切り替わり正負の電流値±ΔＩの絶対値が等しく且つ同期パルス電圧信号の周波数を２分周した周波数を有するパルス電流に変換して発振器１２ａの三角波信号に重畳させる。
【００４８】
図５に示す例では、正負の電流値±Ｉ２とパルス電流とのタイミングが時間（ｔ３−ｔ１）だけずれているため、コンデンサＣ２の充放電電流は、図５に示すように、時刻ｔ１〜ｔ３で＋Ｉ２−ΔＩ、時刻ｔ３〜ｔ４で＋Ｉ２＋ΔＩ、時刻ｔ４〜ｔ６で−Ｉ２＋ΔＩ、時刻ｔ６〜ｔ７で−Ｉ２−ΔＩとなる。このため、三角波信号ＣＦは、コンデンサＣ２の充放電電流に応じて変化し、パルス電流の周波数に同期した信号となる。
【００４９】
例えば、電流値決定抵抗Ｒ２で決定される発振器１２ａの充放電電流を±Ｉ２、発振器１２ａの充放電電流を±Ｉ２だけで決定される場合の発振周波数をｆＦ、重畳させるパルス電流を±ΔＩとした場合、同期可能なパルス電圧信号の周波数帯域は、
ｆmax ＝２ｆＦ×（Ｉ２＋ΔＩ）／Ｉ２
ｆmin ＝２ｆＦ×（Ｉ２−ΔＩ）／Ｉ２
となる。
【００５０】
従って、ΔＩの電流値が発振器１２ａの充放電電流値の７５％、つまり、ΔＩ＝０．７５×Ｉ２に設定されている場合には、０．５ｆＦ〜３．５ｆＦの外部の同期パルス電圧信号に発振周波数を同期させることができる。逆に、ｆＦを５０ｋＨｚ近傍に設定しておけば、２５ｋ〜１７５ｋＨｚの同期パルス電圧信号に同期することができる。図１の例では、パルス電流の電流値ΔＩは固定となっているが、常にＩ２に対して同じ比率になるように、電流値ΔＩもＲ２で決定されてもよい。また、電流値ΔＩを独立に調整できるように、半導体集積回路１ａがΔＩを独立に決定する端子を備えてもよい。
【００５１】
このように実施例１の放電管点灯装置によれば、充放電パルス電流発生回路２０は、同期パルス電圧信号をデューティが５０％で正負の電流値が切り替わり正負の電流値の絶対値が等しく且つ同期パルス電圧信号の周波数を２分周した周波数を有するパルス電流に変換して三角波信号に重畳させ、信号発生部は、パルス電流の２分周された周波数に同期させて第１駆動信号及び第２駆動信号を発生する。即ち、同期パルス電圧信号の周波数を２分周した周波数に発振周波数が同期し、放電管３の点灯周波数を同期パルス電圧信号の周波数を２分周した周波数に同期させる。従って、発振器１２ａの発振周波数に対して同期パルス電圧信号の周波数が高くても低くても同期可能で、同期可能なパルス電圧信号の周波数帯域も広くでき、安定且つ容易に同期パルス電圧信号に発振周波数を同期できる。
【実施例２】
【００５２】
図６は本発明の実施例２に係る放電管点灯装置の構成を示す回路図である。図７は本発明の実施例２に係る放電管点灯装置に設けられた充放電パルス電流発生回路の構成を示す回路図である。実施例２では、充放電パルス電流発生回路２０ａが、マイクロコンピュータからのデューティが５０％の同期パルス電圧信号ＴＲＩを、デューティが５０％のままで正負の電流値の絶対値が等しいパルス電流に変換して、発振器１２ａの充放電電流に重畳させる。信号発生部は、充放電パルス電流発生回路２０ａからのパルス電流の周波数に同期させて第１駆動信号及び第２駆動信号を発生する。即ち、同期パルス電圧信号の周波数に発振周波数が同期し、放電管３の点灯周波数を同期パルス電圧信号の周波数に同期させる。
【００５３】
図７は本発明の実施例２に係る放電管点灯装置に設けられた充放電パルス電流発生回路の構成を示す回路図である。充放電パルス電流発生回路２０ａは、図２に示す充放電パルス電流発生回路２０に対して、Ｔ型フリップフロップ回路Ｔ−ＦＦとオア回路ＯＲ１とナンド回路ＮＡＮＤ１とアンド回路ＡＮＤ１とを削除し、コンパレータＣＯＭＰ１をコンパレータＣＯＭＰ３に変更し、コンパレータＣＯＭＰ３の出力をＰ型ＦＥＴ２２のゲートに接続し、コンパレータＣＯＭＰ２の出力をＮ型ＦＥＴ２３のゲートに接続している。コンパレータＣＯＭＰ３はコンパレータＣＯＭＰ１に対して＋端子と−端子とが逆になっている。
【００５４】
なお、図７に示すその他の構成は、図２に示す構成と同一構成であり、同一部分には同一符号を付し、その説明は省略する。
【００５５】
コンパレータＣＯＭＰ３は、同期パルス電圧信号ＴＲＩが基準電圧Ｖ２以上であるときにＬレベルを出力し、図８に示す例では、同期パルス電圧信号ＴＲＩを反転した信号がＰ型ＦＥＴ２２に出力される。このため、時刻ｔ１〜ｔ２では、Ｐ型ＦＥＴ２２がオンし、定電流源２２ａからパルス電流＋ΔＩがＰ型ＦＥＴ２２を介して正方向（→）に流れる。
【００５６】
コンパレータＣＯＭＰ２は、同期パルス電圧信号ＴＲＩが基準電圧Ｖ３未満であるときにＨレベルを出力し、図８に示す例では、同期パルス電圧信号ＴＲＩを反転した信号がＮ型ＦＥＴ２３に出力される。このため、時刻ｔ２〜ｔ３では、Ｎ型ＦＥＴ２３がオンし、負方向（←）からＮ型ＦＥＴ２３を介してパルス電流−ΔＩがグランドＧＮＤに流れ込む。
【００５７】
このように、図７に示す充放電パルス電流発生回路２０ａは、図８に示すように、デューティが５０％の同期パルス電圧信号ＴＲＩを、デューティが５０％で正負の電流値±ΔＩの絶対値が等しいパルス電流に変換して発振器１２ａの三角波信号に重畳させる。
【００５８】
例えば、電流値決定抵抗Ｒ２で決定される発振器１２ａの充放電電流を±Ｉ２、発振器１２ａの充放電電流を±Ｉ２だけで決定される場合の発振周波数をｆＦ、重畳させるパルス電流を±ΔＩとした場合、同期可能なパルス電圧信号の周波数帯域は、
ｆmax ＝ｆＦ×（Ｉ２＋ΔＩ）／Ｉ２
ｆmin ＝ｆＦ×（Ｉ２−ΔＩ）／Ｉ２
となる。
【００５９】
従って、ΔＩの電流値が発振器１２ａの充放電電流値の７５％、つまり、ΔＩ＝０．７５×Ｉ２に設定されている場合には、０．２５ｆＦ〜１．７５ｆＦの外部パルス電圧信号に発振周波数を同期させることができる。逆に、ｆＦを５０ｋＨｚ近傍に設定しておけば、１２．５ｋ〜８７．５ｋＨｚの範囲で、パルス電圧信号に同期することができる。即ち、発振器１２ａの充放電電流に重畳される、外部の同期パルス電圧信号に対応したパルス電流の周波数近傍に、ｆＦを予め設定しておくことで、同期可能なパルス電圧信号の周波数帯域を上下両方向に広げることができる。
【００６０】
なお、図９は本発明の実施例２に係る放電管点灯装置に同期パルス電圧信号が入力された場合の各部の信号を示すタイミングチャートであるが、その動作は、実施例１の図５に示すタイミングチャートの動作と同様であるので、その説明は省略する。
【実施例３】
【００６１】
図１０は本発明の実施例３に係る放電管点灯装置に同期パルス電圧信号が入力されていない場合の各部の信号を示すタイミングチャートである。図１１は本発明の実施例３に係る放電管点灯装置に同期パルス電圧信号が入力された場合の各部の信号を示すタイミングチャートである。基本的な回路構成は、図１に示す放電管点灯装置の構成と同一であるが、発振器１２ａからのクロックＣＫと三角波信号ＣＦとのタイミングが図４に示すそれらのタイミングとは相違する。
【００６２】
即ち、図１０に示す実施例３では、クロックＣＫは、三角波信号ＣＦに同期し、三角波信号ＣＦが上限値ＶＨと下限値ＶＬとの中点電位よりも下の期間がＨレベルで、前記中点電位よりも上の期間がＬレベルとなるパルス電圧波形である。
【００６３】
ナンド回路１７ｃは、発振器１２ａからのクロックＣＫがＨレベルで且つＰＷＭコンパレータ１６ａからの信号がＨレベルであるときのみ、Ｌレベルのパルス信号をＰ型ＦＥＴＱｐ１に出力してオンさせる。即ち、三角波信号ＣＦが上限値と下限値との中点電位よりも下の期間中（クロックＣＫがＨレベルの期間）で、誤差増幅器１５からの誤差電圧ＦＢＯＵＴが三角波信号ＣＦ以上のときに（ＰＷＭコンバータ１６ａからの信号がＨレベルで例えば時刻ｔ６〜ｔ７、ｔ１１〜ｔ１２）Ｌレベルのパルス信号がＰ型ＦＥＴＱｐ１に出力される。即ち、パルス信号は、三角波信号ＣＦが上限値と下限値との中点電位よりも下の期間中のみ端子ＤＲＶ１に送られる。
【００６４】
一方、減算回路１９は、誤差増幅器１５からの誤差電圧ＦＢＯＵＴを三角波信号の上限値と下限値との中点電位で反転させた誤差電圧ＦＢＯＵＴの反転波形をＰＷＭコンパレータ１６ｂの−端子に出力する。論理回路１７ｄは、発振器１２からのクロックＣＫ（Ｌレベル）を反転した反転出力がＨレベルで且つＰＷＭコンパレータ１６ｂからの信号がＨレベルであるときのみ、Ｈレベルのパルス信号をＮ型ＦＥＴＱｎ１に出力してオンさせる。
【００６５】
即ち、三角波信号ＣＦが上限値と下限値との中点電位よりも上の期間中（クロックＣＫがＬレベルの期間）で、三角波信号ＣＦが誤差増幅器１５からの誤差電圧ＦＢＯＵＴを反転した反転波形以上のときに（ＰＷＭコンバータ１６ａからの信号がＬレベルで例えば時刻ｔ３〜ｔ５、ｔ８〜ｔ１０）Ｈレベルのパルス信号がＮ型ＦＥＴＱｎ１に出力される。即ち、パルス信号は、三角波信号ＣＦが上限値と下限値との中点電位よりも上の期間中のみ端子ＤＲＶ２に送られる。
【００６６】
このように実施例３の放電管点灯装置による制御でも放電管３を流れる電流を所定値に制御できる。
【００６７】
また、図１１に示すタイミングチャートの動作も、図５に示すタイミングチャートの動作と同様に動作する。即ち、コンデンサＣ２の充放電電流は、図５に示すものと同一となり、三角波信号ＣＦは、コンデンサＣ２の充放電電流に応じて変化し、パルス電流の周波数に同期した信号となる。このため、同期パルス電圧信号の１／２の周波数に発振周波数を同期することができる。
【実施例４】
【００６８】
図１２は本発明の実施例４に係る放電管点灯装置に同期パルス電圧信号が入力された場合の各部の信号を示すタイミングチャートである。なお、同期信号が入力されていない場合の動作波形は図１０に示すものと全く同一である。基本的な回路構成は、図６に示す放電管点灯装置の構成と同一であるが、発振器１２ａからのクロックＣＫと三角波信号ＣＦとのタイミングが図９に示すそれらのタイミングとは相違する。
【００６９】
このように実施例４の放電管点灯装置による制御でも放電管３を流れる電流を所定値に制御できる。また、デューティが５０％の同期パルス電圧信号の周波数に発振周波数を同期することができる。
【実施例５】
【００７０】
図１３は本発明の実施例５に係る放電管点灯装置の構成を示す回路図である。図１３に示す放電管点灯装置は、フルブリッジ回路の場合の放電管点灯装置の一例であり、コントロールＩＣ１ｃは、図１に示す実施例１に対して、Ｐ型ＦＥＴＱｐ２，Ｎ型ＦＥＴＱｎ２，論理回路１７ｅ、デットタイム作成回路２１ａ，２１ｂ、ドライバ１８ａ〜１８ｄを設けている。
【００７１】
直流電源Ｖｉｎとグランドとの間には、ハイサイドのＰ型ＦＥＴＱｐ２とローサイドのＮ型ＦＥＴＱｎ２との直列回路が接続されている。Ｐ型ＦＥＴＱｐ１とＮ型ＦＥＴＱｎ１との接続点とＰ型ＦＥＴＱｐ２とＮ型ＦＥＴＱｎ２との接続点との間には、共振コンデンサＣ３とトランスＴの一次巻線Ｐとの直列回路が接続されている。端子ＤＲＶ１は、Ｐ型ＦＥＴＱｐ１のゲートとＮ型ＦＥＴＱｎ１のゲートとに接続され、端子ＤＲＶ２は、Ｐ型ＦＥＴＱｐ２のゲートとＮ型ＦＥＴＱｎ２のゲートとに接続されている。
【００７２】
論理回路１７ｅは、発振器１２ａからのクロックＣＫを反転した出力とＰＷＭコンパレータ１６ｂからの信号とのナンドをとる。デットタイム作成回路２１ａは、ナンド回路１７ｃからの信号に基づきドライバ１８ａへの第１駆動信号ＤＲＶ１に対して所定のタイムデットタイムＤＴを有する第３駆動信号ＤＲＶ３を作成してドライバ１８ｂに出力する。デットタイム作成回路２１ｂは、論理回路１７ｅからの信号に基づきドライバ１８ｃへの第４駆動信号ＤＲＶ４に対して所定のタイムデットタイムＤＴを有する第２駆動信号ＤＲＶ２を作成してドライバ１８ｃに出力する。
【００７３】
第１駆動信号と第３駆動信号、第２駆動信号と第４駆動信号は、夫々同時にオンするのを防止するデットタイムＤＴを有するが、デットタイムＤＴを除けば、第３駆動信号は略第１駆動信号と同一であり、第４駆動信号は略第２駆動信号と同一である。充放電パルス電流発生回路２０ａは、図７に示す回路と同一構成である。
【００７４】
この構成によれば、三角波信号ＣＦの立ち上がり期間中で、誤差増幅器１５からの誤差電圧ＦＢＯＵＴが三角波信号ＣＦ以上のときにＬレベルのパルス信号がデットタイム作成回路２１ａとドライバ１８ａ，１８ｂを介してＰ型ＦＥＴＱｐ１及びＮ型ＦＥＴＱｎ１に出力され、Ｐ型ＦＥＴＱｐ１がオンする。また、三角波信号ＣＦの立ち上がり期間中では、Ｈレベルのパルス信号がデットタイム作成回路２１ｂとドライバ１８ｃ，１８ｄを介してＰ型ＦＥＴＱｐ２及びＮ型ＦＥＴＱｎ２に出力され、Ｎ型ＦＥＴＱｎ２がオンする。この期間では、Ｖｉｎ→Ｑｐ１→Ｃ３→Ｐ→Ｑｎ２→ＧＮＤの経路で電流が流れ、トランスＴの二次側では、Ｓ→Ｌｒ→放電管３→管電流検出回路５の経路で電流が流れる。
【００７５】
一方、三角波信号ＣＦの立ち下がり期間中では、Ｈレベルのパルス信号がデットタイム作成回路２１ａとドライバ１８ａ，１８ｂを介してＰ型ＦＥＴＱｐ１及びＮ型ＦＥＴＱｎ１に出力され、Ｎ型ＦＥＴＱｎ１がオンする。また、三角波信号ＣＦの立ち下がり期間中では、誤差電圧ＦＢＯＵＴが減算回路１９ａからの反転電圧Ｃ２´以上のときにＨレベルのパルス信号が論理回路１７ｅに出力され、論理回路１７ｅは、デットタイム作成回路２１ｂとドライバ１８ｃ，１８ｄを介してＬレベルをＰ型ＦＥＴＱｐ２及びＮ型ＦＥＴＱｎ２に出力して、Ｐ型ＦＥＴＱｐ２がオンする。
【００７６】
この期間では、Ｖｉｎ→Ｑｐ２→Ｐ→Ｃ３→Ｑｎ１→ＧＮＤの経路で電流が流れ、トランスＴの二次側では、管電流検出回路５→放電管３→Ｌｒ→Ｓの経路で電流が流れる。
【００７７】
図１４は本発明の実施例５に係る放電管点灯装置に同期パルス電圧信号が入力された場合の各部の信号を示すタイミングチャートであるが、その動作は、第１乃至第４駆動信号のデットタイムＤＴを除いて、実施例２の図９に示すタイミングチャートの動作と同様であるので、その説明は省略する。従って、フルブリッジ回路を用いた実施例５の放電管点灯装置においても、実施例１の放電管点灯装置の効果と同様な効果が得られる。
【００７８】
なお、本発明の放電管点灯装置は前述した各実施例に限定されるものではない。実施例１乃至５では、第２駆動信号が第１駆動信号と完全な１８０度の位相差としたが、放電管３を流れる電流の対称性が大きく崩れない範疇であれば、前記位相差は、完全な１８０度でなく、１８０度に対して若干の誤差、例えば１７９度や１８１度等であっても良い。
【００７９】
また、本発明の各実施例では、パルス電流は、完全な矩形波となっているが、デューティが５０％で正負が切り替わり正負の波形が１８０度の位相差を有して等しい場合には、完全な矩形波でなくても良い。例えば、デューティが５０％で正負が切り替わり三角波信号の中点電位に対して正負の絶対値が等しいパルス電圧を、抵抗を介してコンデンサＣ１に接続することで、発振器１２ａの充放電電流に、デューティが５０％で正負が切り替わり正負の絶対値が等しい類似パルス状の電流を重畳させるような方法でも良い。
【００８０】
また、放電管を流れる電流の対称性が大きく崩れない範疇であれば、前記パルス電流は、デューティが丁度５０％でなくとも良い。また、パルス電流の正負の絶対値も若干の誤差があっても良い。
【図面の簡単な説明】
【００８１】
【図１】本発明の実施例１に係る放電管点灯装置の構成を示す回路図である。
【図２】本発明の実施例１に係る放電管点灯装置に設けられた充放電パルス電流発生回路の構成を示す回路図である。
【図３】図２に示す充放電パルス電流発生回路の動作を説明するタイミングチャートである。
【図４】本発明の実施例１に係る放電管点灯装置に同期パルス電圧信号が入力されていない場合の各部の信号を示すタイミングチャートである。
【図５】本発明の実施例１に係る放電管点灯装置に同期パルス電圧信号が入力された場合の各部の信号を示すタイミングチャートである。
【図６】本発明の実施例２に係る放電管点灯装置の構成を示す回路図である。
【図７】本発明の実施例２に係る放電管点灯装置に設けられた充放電パルス電流発生回路の構成を示す回路図である。
【図８】図７に示す充放電パルス電流発生回路の動作を説明するタイミングチャートである。
【図９】本発明の実施例２に係る放電管点灯装置に同期パルス電圧信号が入力された場合の各部の信号を示すタイミングチャートである。
【図１０】本発明の実施例３に係る放電管点灯装置に同期パルス電圧信号が入力されていない場合の各部の信号を示すタイミングチャートである。
【図１１】本発明の実施例３に係る放電管点灯装置に同期パルス電圧信号が入力された場合の各部の信号を示すタイミングチャートである。
【図１２】本発明の実施例４に係る放電管点灯装置に同期パルス電圧信号が入力された場合の各部の信号を示すタイミングチャートである。
【図１３】本発明の実施例５に係る放電管点灯装置の構成を示す回路図である。
【図１４】本発明の実施例５に係る放電管点灯装置に同期パルス電圧信号が入力された場合の各部の信号を示すタイミングチャートである。
【図１５】従来の放電管点灯装置に同期パルス電圧信号が入力されていない場合の構成を示す回路図である。
【図１６】従来の放電管点灯装置に同期パルス電圧信号が入力されていない場合の各部の信号を示すタイミングチャートである。
【図１７】従来の放電管点灯装置に同期パルス電圧信号が入力された場合の構成を示す回路図である。
【図１８】従来の放電管点灯装置に同期パルス電圧信号が入力された場合の各部の信号を示すタイミングチャートである。
【図１９】従来の放電管点灯装置に同期パルス電圧信号が入力された場合で同期パルス電圧信号の周波数がコンデンサの鋸波発振波形の周波数よりも低い場合の各部の信号を示すタイミングチャートである。
【符号の説明】
【００８２】
Ｔ  トランス
１，１ａ〜１ｃ  コントロールＩＣ
３  放電管
５  管電流検出回路
１０  スタート回路
１１，１１ａ  定電流決定回路
１２，１２ａ  発振器
１３  分周器
１５  誤差増幅器
１６ａ，１６ｂ  ＰＷＭコンパレータ
１８ａ〜１８ｄ  ドライバ
１９  減算回路
２０，２０ａ  充放電パルス電流発生回路
Ｑｐ１，Ｑｐ２  Ｐ型ＦＥＴ
Ｑｎ１，Ｑｎ２  Ｎ型ＦＥＴ
Ｒ１，Ｒ２  定電流決定抵抗
Ｃ１，Ｃ２  コンデンサ
【図１】
2008091306.tif 000003
【図２】
2008091306.tif 000004
【図３】
2008091306.tif 000005
【図４】
2008091306.tif 000006
【図５】
2008091306.tif 000007
【図６】
2008091306.tif 000008
【図７】
2008091306.tif 000009
【図８】
2008091306.tif 000010
【図９】
2008091306.tif 000011
【図１０】
2008091306.tif 000012
【図１１】
2008091306.tif 000013
【図１２】
2008091306.tif 000014
【図１３】
2008091306.tif 000015
【図１４】
2008091306.tif 000016
【図１５】
2008091306.tif 000017
【図１６】
2008091306.tif 000018
【図１７】
2008091306.tif 000019
【図１８】
2008091306.tif 000020
【図１９】
2008091306.tif 000021