(57)【要約】 【課題】本発明の目的は、残像と駆動ＴＦＴの電気的特性の劣化を最小化して表示品質を向上させた有機発光ダイオード表示装置と、その駆動方法を提供することにある。【解決手段】本発明に係る有機発光ダイオード表示装置は、電流によって発光する有機発光ダイオード素子、ゲート電極に印加されるゲート電圧によって前記有機発光ダイオード素子を駆動する駆動素子、及び前記駆動素子のゲート電極にデータ電圧と、基準電圧を基準として、前記データ電圧と対称的な反転電圧を供給するデータ駆動部を備える。【選択図】図８
2008116905.tif 000002
【特許請求の範囲】
【請求項１】
電流によって発光する有機発光ダイオード素子、
ゲート電極に印加されるゲート電圧によって前記有機発光ダイオード素子を駆動する駆動素子、及び
前記駆動素子のゲート電極にデータ電圧と、基準電圧を基準として、前記データ電圧と対称的な反転電圧を供給するデータ駆動部を備えることを特徴とする有機発光ダイオード表示装置。
【請求項２】
前記駆動素子に高電位電源電圧を供給する高電位電圧源、
前記有機発光ダイオード素子のキャソード電極に低電位電源電圧を供給する低電位電圧源、
データラインとスキャンラインの交差部に形成され、前記スキャンラインからのスキャン信号に応答して、前記データラインからのデータ電圧と反転電圧とを交互に前記駆動素子のゲート電極に供給するスイッチ素子、及び
前記スキャン信号を発生するスキャン駆動部を更に備えることを特徴とする請求項１に記載の有機発光ダイオード表示装置。
【請求項３】
前記基準電圧は、前記高電位電源電圧と同じ電圧であることを特徴とする請求項２に記載の有機発光ダイオード表示装置。
【請求項４】
前記駆動素子と前記スイッチ素子はｎタイプトランジスタであることを特徴とする請求項２に記載の有機発光ダイオード表示装置。
【請求項５】
前記駆動素子と前記スイッチ素子はｐタイプトランジスタであることを特徴とする請求項２に記載の有機発光ダイオード表示装置。
【請求項６】
前記基準電圧は０Ｖ以上の正極性電圧であることを特徴とする請求項１に記載の有機発光ダイオード表示装置。
【請求項７】
前記データ駆動部は、１フレーム期間の中、前半の１/２フレーム期間に前記反転電圧を前記データラインに供給し、後半の１/２フレーム期間に前記データ電圧を前記データラインに供給することを特徴とする請求項２に記載の有機発光ダイオード表示装置。
【請求項８】
前記データ駆動部は、１フレーム期間の中、前半の１/２フレーム期間に前記データ電圧を前記データラインに供給し、後半の１/２フレーム期間に前記反転電圧を前記データラインに供給することを特徴とする請求項２に記載の有機発光ダイオード表示装置。
【請求項９】
前記データ駆動部は、デジタルビデオデータを第１極性の電圧に変換するＰ−デコーダ、
前記デジタルビデオデータを第２極性の電圧に変換するＮ−デコーダ、
前記第１極性の電圧と前記第２極性の電圧を交互に出力するマルチプレクサを備えることを特徴とする請求項１に記載の有機発光ダイオード表示装置。
【請求項１０】
前記データ駆動部に前記デジタルビデオデータを供給し、前記データ駆動部と前記スキャン駆動部の動作タイミングを制御するタイミングコントローラを更に備えることを特徴とする請求項２に記載の有機発光ダイオード表示装置。
【請求項１１】
前記基準電圧と前記データ電圧との電圧差は、前記基準電圧と前記反転電圧との電圧差と同一であることを特徴とする請求項１に記載の有機発光ダイオード表示装置。
【請求項１２】
電流によって発光する有機発光ダイオード素子を有する有機発光ダイオード表示装置の駆動方法において、
ゲート電極に印加されるゲート電圧によって前記有機発光ダイオード素子を駆動する駆動素子を設ける段階、及び
前記駆動素子のゲート電極にデータ電圧と、基準電圧を基準として、前記データ電圧と対称的な反転電圧を供給する段階、
を含むことを特徴とする有機発光ダイオード表示装置の駆動方法。
【請求項１３】
前記駆動素子に高電位電源電圧を供給する段階、及び
データラインとスキャンラインの交差部に形成されたスイッチング素子を用いて、前記スキャンラインからのデータ電圧と反転電圧とを交互に前記駆動素子のゲート電極に供給する段階、
を更に含むことを特徴とする請求項１２に記載の有機発光ダイオード表示装置の駆動方法。
【請求項１４】
前記基準電圧は、前記高電位電源電圧と同じ電圧であることを特徴とする請求項１３に記載の有機発光ダイオード表示装置の駆動方法。
【請求項１５】
前記基準電圧は０Ｖ以上の正極性電圧であることを特徴とする請求項１２に記載の有機発光ダイオード表示装置の駆動方法。
【請求項１６】
１フレーム期間の中、前半の１/２フレーム期間に前記反転電圧が前記データラインに供給され、後半の１/２フレーム期間に前記データ電圧が前記データラインに供給されることを特徴とする請求項１３に記載の有機発光ダイオード表示装置の駆動方法。
【請求項１７】
１フレーム期間の中、前半の１/２フレーム期間に前記データ電圧が前記データラインに供給され、後半の１/２フレーム期間に前記反転電圧が前記データラインに供給されることを特徴とする請求項１３に記載の有機発光ダイオード表示装置の駆動方法。
【請求項１８】
前記基準電圧と前記データ電圧との電圧差は、前記基準電圧と前記反転電圧との電圧差と同一であることを特徴とする請求項１２に記載の有機発光ダイオード表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機発光ダイオード表示装置に関し、特に、表示品質を向上させた有機発光ダイオード表示装置と、その駆動方法に関する。
【背景技術】
【０００２】
最近、陰極線管（ＣＲＴ）の問題点である重さと体積とを低減させることのできる各種平板表示装置が開発されている。このような平板表示装置には、液晶表示素子（ＬＣＤ）、電界放出表示素子（ＦＥＤ）、プラズマディスプレイパネル（ＰＤＰ）及び電界発光素子（ＥＬＤ）等がある。
【０００３】
このうち、ＰＤＰは構造と製造工程とが単純であるため、軽薄短小であると共に、大画面化に最も有利な表示装置として注目を浴びているが、反面、発光効率と輝度が低く、消費電力が大きいという問題点がある。スイッチング素子として薄膜トランジスタ（ＴＦＴ）が適用されたアクティブマトリクスＬＣＤは半導体工程を用いるため、大画面化し難いが、ノートブックコンピューターの表示装置として主に用いられることに連れて需要が増えている。反面、電界発光素子は、発光層の材料によって無機電界発光素子と有機発光ダイオード素子と大別され、自ずから発光する自発光素子として、応答速度が速くて、発光効率、輝度及び視野角が大きいという利点がある。
【０００４】
有機発光ダイオード素子は、図１に示すように、アノード電極とキャソード電極との間に形成された有機化合物層ＨＩＬ、ＨＴＬ、ＥＭＬ、ＥＴＬ、ＥＩＬを備える。
【０００５】
有機化合物層は、正孔注入層（ＨＩＬ）、正孔輸送層（ＨＴＬ）、発光層（ＥＭＬ）、電子輸送層（ＥＴＬ）及び電子注入層（ＥＩＬ）を含む。
【０００６】
アノード電極とキャソード電極に駆動電圧が印加されると、正孔注入層ＨＩＬ内の正孔と電子注入層ＥＩＬ内の電子のそれぞれは、発光層ＥＭＬの方に移動して発光層ＥＭＬを励起させ、その結果、発光層ＥＭＬが可視光を発散するようになる。このように、発光層ＥＭＬから発生される可視光によって画像または映像を示すようになる。
【０００７】
このような有機発光ダイオード素子は、パッシブマトリクス方式、またはスイッチング素子としてＴＦＴを用いるアクティブマトリクス方式の表示素子に大別される。パッシブマトリクス方式は、互いに直交するアノード電極とキャソード電極に印加される電流によって発光セルを選択する反面、アクティブマトリクス方式は、能動素子であるＴＦＴを選択的にターンオンさせて発光セルを選択し、ストレージキャパシタに保たれている電圧で発光セルの発光を保持する。
【０００８】
図２は、アクティブマトリクスタイプの有機発光ダイオード表示装置において、一画素を等価的に示す回路図である。
【０００９】
図２を参照すると、アクティブマトリクスタイプの有機発光ダイオード表示装置の画素は、有機発光ダイオード素子ＯＬＥＤ、互いに交差するデータラインＤＬ及びゲートラインＧＬ、スイッチＴＦＴＴ１、駆動ＴＦＴＴ２及びストレージキャパシタＣｓｔを備える。スイッチＴＦＴＴ２と駆動ＴＦＴＴ１はＰタイプのＭＯＳ−ＦＥＴで具現される。
【００１０】
スイッチＴＦＴＴ１は、ゲートラインＧＬからのゲートロー電圧（またはスキャン電圧）に応じてターンオンされることにより、ソース電極とドレイン電極との間の電流パスを導通させる。また、ゲートラインＧＬ上の電圧が臨界電圧（Ｖｔｈ）以上のゲートハイ電圧である場合には、オフ状態を維持する。このスイッチＴＦＴＴ１のオンタイム期間の間、データラインＤＬからのデータ電圧は、スイッチＴＦＴＴ１のソース電極とドレイン電極を経由して、駆動ＴＦＴＴ２のゲート電極とストレージキャパシタＣｓｔに印加される。このとき、スイッチＴＦＴＴ１のオフタイム期間の間、スイッチＴＦＴＴ１のソース電極とドレイン電極との間の電流パスが開放され、データ電圧が駆動ＴＦＴＴ２とストレージキャパシタＣｓｔに印加されない。   
【００１１】
駆動ＴＦＴＴ２のソース電極は高電位電源電圧源ＶＤＤ及びストレージキャパシタＣｓｔの一側の電極に接続され、ドレイン電極は有機発光ダイオード素子ＯＬＥＤのアノード電極に接続される。そして、駆動ＴＦＴＴ２のゲート電極はスイッチＴＦＴＴ１のドレイン電極に接続される。この駆動ＴＦＴＴ２は、ゲート電極に供給されるゲート電圧、即ち、データ電圧によってソース電極とドレイン電極との間の電流量を調節して、データ電圧に対応する明るさで有機発光ダイオード素子ＯＬＥＤを発光させる。
【００１２】
ストレージキャパシタＣｓｔは、データ電圧と高電位電源電圧源ＶＤＤとの間の差電圧を貯蔵して、駆動ＴＦＴＴ２のゲート電極に印加される電圧を１フレーム期間の間に一定に維持させる。
【００１３】
有機発光ダイオード素子ＯＬＥＤは、図１に示したような構造に具現され、駆動ＴＦＴＴ２のドレイン電極に接続されたアノード電極と低電位駆動電圧源ＶＳＳに接続されたキャソード電極を含む。   
【００１４】
図３に示したような画素の明るさは、有機発光ダイオード素子ＯＬＥＤに流れる電流に比例し、その電流は駆動ＴＦＴＴ２のゲート電圧により調節される。即ち、画素の輝度を高めるためには、駆動ＴＦＴＴ２のゲート・ソース間の電圧｜Ｖｇｓ｜を大きくするべきである。一方、画素の輝度を低めるためには、駆動ＴＦＴＴ２のゲート・ソース間の電圧｜Ｖｇｓ｜を小さくするべきである。
【００１５】
図２に示すように、アクティブマトリクスタイプの有機発光ダイオード表示装置は、各画素当り３つ以上のＴＦＴが形成される有機発光ダイオード表示装置より開口率が良好であるが、残像がよく発生されるという問題がある。図３は、ホワイト階調とブラック階調をチェスボードイメージに組み合わせた残像テスト映像（左側映像）のデータを、図２に示すような有機発光ダイオード表示装置に約９秒間印加した後、前画面の画素に中間階調のテストデータを印加する際に表れる残像の例を示す図面である。有機発光ダイオード表示装置の残像には、時間が経つとなくなり回復できる残像と、永久に残るイメージバーニングとがある。前者（時間が経つとなくなり回復できる残像）は主に画素のＴＦＴ特性劣化によって発生され、後者（永久に残るイメージバーニング）は主に有機化合物層ＨＩＬ、ＨＴＬ、ＥＭＬ、ＥＴＬ、ＥＩＬの劣化によって発生される。
【００１６】
図４及び図５は、図３に示すように、従来の有機発光ダイオード表示装置から表れるチェスボード映像の残像効果を再現した実験を示す図面である。図６は、駆動ＴＦＴＴ２の断面を示す図面である。
【００１７】
図４〜図６を参照すると、駆動ＴＦＴＴ２のゲート電極にブラック階調電圧である０Ｖ、またはホワイト階調電圧である−７Ｖを１６．７ｍｓｅｃの間に入力した後、ゲート電極の電圧（ゲート電圧）を中間階調電圧である−５Ｖに変化させた際に駆動ＴＦＴＴ２のドレイン−ソース間電流Ｉｄｓを測定した。この実験で、駆動ＴＦＴＴ２のソース電極には０Ｖが印加され、ドレイン電極には−７Ｖが印加された。
【００１８】
図５において、実線は駆動ＴＦＴＴ２のゲート電圧をブラック階調電圧から中間階調電圧に変化させる場合、駆動ＴＦＴＴ２のドレイン−ソース間電流Ｉｄｓの変化を示し、点線は駆動ＴＦＴＴ２のゲート電圧をホワイト階調電圧から中間階調電圧に変化させる場合、駆動ＴＦＴＴ２のドレイン−ソース間電流Ｉｄｓの変化を示す。一点鎖線は駆動ＴＦＴＴ２のゲート電圧を中間階調、即ち、−５Ｖに保持させる場合、駆動ＴＦＴＴ２のドレイン−ソース間電流Ｉｄｓの変化を示す。
【００１９】
点線あるいは実線のように、駆動ＴＦＴＴ２のゲート電圧がブラック階調電圧、またはホワイト階調電圧である場合、図６の絶縁層６１のスローステート（ｓｌｏｗ  ｓｔａｔｅ）電荷がトラップ（ｔｒａｐ）あるいはデトラップ（ｄｅ−ｔｒａｐ）され、駆動ＴＦＴＴ２のゲート電圧が中間階調電圧に変わると、絶縁層６１の電荷が中間階調の平衡状態に変わるようになる。スローステートから平衡状態に達するまで、駆動ＴＦＴＴ２のドレイン−ソース間電流の誤差があり、このような誤差は、図５の矢印のように最大２０ｎＡ程であり、時間が経つほど減少される。
【００２０】
これを詳細に説明すると、駆動ＴＦＴＴ２のゲート電圧がブラック階調電圧から中間階調電圧に変わると、ゲート電極の電荷量Ｑｇａｔｅは瞬間的に増加し、半導体層６２の電荷量Ｑｓｅｍｉｃｏｎｄｕｃｔｏｒも増加する。絶縁体層６１の電荷量Ｑｉｎｓｕｌａｔｏｒは急には増加しないが、時間が経つに連れて増加され、電荷量保存によって駆動ＴＦＴＴ２の電荷はＱｇａｔｅ＋Ｑｉｎｓｕｌａｔｏｒ＋Ｑｓｅｍｉｃｏｎｄｕｃｔｏｒ＝０（ＱｇａｔｅはＱｉｎｓｕｌａｔｏｒ及びＱｓｅｍｉｃｏｎｄｕｃｔｏｒと反対極性）を満足するため、半導体層６２の電荷量が減少することによってドレイン−ソース間電流Ｉｄｓが減少される。駆動ＴＦＴＴ２のゲート電圧がホワイト階調から中間階調に変わる場合、ホワイト階調電圧によって減少されたゲート電圧の電荷量Ｑｇａｔｅだけ半導体層６２の電荷量Ｑｓｅｍｉｃｏｎｄｕｃｔｏｒも減少し、ドレイン−ソース間電流Ｉｄｓが減少され、かつゲート電極と半導体層６２との間の電界によって影響を受ける絶縁体層６１の電荷量Ｑｉｎｓｕｌａｔｏｒが減少されることによって、ドレイン−ソース間電流Ｉｄｓが増加される。どちらも、時間が経つと平衡状態となり、ドレイン−ソース間電流Ｉｄｓが同一になる。
【００２１】
結局、残像は駆動ＴＦＴＴ２のゲート電圧がホワイト階調電圧から中間階調電圧に、あるいはブラック階調電圧から中間階調に変わる場合、ドレイン−ソース間電流の差異が有機発光ダイオード表示装置の輝度に示される結果である。駆動ＴＦＴＴ２のゲート電圧が変わる場合に表れる駆動ＴＦＴＴ２のドレイン−ソース間電流Ｉｄｓの差異を減らすと残像が減少される。
【００２２】
更に、駆動ＴＦＴＴ２のゲート電極に同一な極性の電圧または直流電圧が持続的に印加されると、駆動ＴＦＴＴ２のゲートバイアスストレス（Ｇａｔｅ  ｂｉａｓ  ｓｔｒｅｓｓ）が増加し、駆動ＴＦＴＴ２の臨界電圧が変わる等、駆動ＴＦＴＴ２の特性が劣化される問題が発生する。
【発明の開示】
【発明が解決しようとする課題】
【００２３】
従って、本発明の目的は、上記従来技術の問題点を解決するために案出された発明であり、残像と駆動ＴＦＴの電気的特性の劣化を最小化して表示品質を向上させた有機発光ダイオード表示装置と、その駆動方法を提供することにある。
【課題を解決するための手段】
【００２４】
前記目的を達成するため、本発明の実施の形態に係る有機発光ダイオード表示装置は、電流によって発光する有機発光ダイオード素子、ゲート電極に印加されるゲート電圧によって前記有機発光ダイオード素子を駆動する駆動素子、及び前記駆動素子のゲート電極にデータ電圧と、基準電圧を基準として、前記データ電圧と対称的な反転電圧を供給するデータ駆動部を備える。
【００２５】
前記有機発光ダイオード表示装置は、前記駆動素子に高電位電源電圧を供給する高電位電圧源、前記有機発光ダイオード素子のキャソード電極に低電位電源電圧を供給する低電位電圧源、データラインとスキャンラインの交差部に形成され、前記スキャンラインからのスキャン信号に応答して、前記データラインからのデータ電圧と反転電圧とを交互に前記駆動素子のゲート電極に供給するスイッチ素子、及び前記スキャン信号を発生するスキャン駆動部を更に備える。
【００２６】
前記基準電圧は、前記高電位電源電圧と同じ電圧である。
【００２７】
前記駆動素子と前記スイッチ素子はｎタイプトランジスタである。
【００２８】
前記駆動素子と前記スイッチ素子はｐタイプトランジスタである。
【００２９】
前記基準電圧は０Ｖ以上の正極性電圧である。
【００３０】
前記データ駆動部は、１フレーム期間の中、前半の１/２フレーム期間に前記反転電圧を前記データラインに供給し、後半の１/２フレーム期間に前記データ電圧を前記データラインに供給することを特徴とする請求項２に記載の有機発光ダイオード表示装置。
【００３１】
前記データ駆動部は、１フレーム期間の中、前半の１/２フレーム期間に前記データ電圧を前記データラインに供給し、後半の１/２フレーム期間に前記反転電圧を前記データラインに供給することを特徴とする。
【００３２】
前記データ駆動部は、デジタルビデオデータを第１極性の電圧に変換するＰ−デコーダ、前記デジタルビデオデータを第２極性の電圧に変換するＮ−デコーダ、前記第１極性の電圧と前記第２極性の電圧とを交互に出力するマルチプレクサを備える。
【００３３】
前記有機発光ダイオード表示装置は、前記データ駆動部に前記デジタルビデオデータを供給し、前記データ駆動部と前記スキャン駆動部の動作タイミングを制御するタイミングコントローラを更に備える。
【００３４】
前記基準電圧と前記データ電圧との電圧差は、前記基準電圧と前記反転電圧との電圧差と同一である。
【００３５】
本発明の実施の形態に係る有機発光ダイオード表示装置の駆動方法は、ゲート電極に印加されるゲート電圧によって前記有機発光ダイオード素子を駆動する駆動素子を設ける段階、及び前記駆動素子のゲート電極にデータ電圧と、基準電圧を基準として、前記データ電圧と対称的な反転電圧を供給する段階、を含む。  
【発明の効果】
【００３６】
本発明の実施の形態に係る有機発光ダイオード表示装置は、デジタルビデオデータを正極性電圧と負極性電圧にデコーディングし、基準電圧を基準として対称的なブラック階調電圧とリアルデータ電圧とを発生し、その電圧を駆動ＴＦＴのゲート電極に交互に供給することにより、残像と駆動ＴＦＴの電気的特性の劣化を最小化することができる。
【発明を実施するための最良の形態】
【００３７】
以下、図７〜図２０を参照して、本発明の好ましい実施の形態について説明する。
【００３８】
図７を参照すると、本発明の実施の形態に係る有機発光ダイオード表示装置は、ｍ×ｎ個の画素７４が形成されている表示パネル７０と、ｍ個のデータラインＤ１〜Ｄｍにデータ電圧を供給するためのデータ駆動部７２と、ｎ個のスキャンラインＳ１〜Ｓｎにスキャンパルスを順次供給するためのスキャン駆動部７３と、これら駆動部７２、７３を制御するためのタイミングコントローラ７１とを備える。
【００３９】
表示パネル７０において、スキャンラインＳ１〜Ｓｎ、Ｅ１〜ＥｎとデータラインＤ１〜Ｄｍとの交差により定義された画素領域に画素７４が形成される。このような表示パネル７０の各画素７４には高電位電源電圧ＶＤＤと低電位電源電圧ＶＳＳが供給される。
【００４０】
データ駆動部７２は、タイミングコントローラ７１からのデジタルビデオデータＲＧＢをアナログガンマ補償電圧に変換する。そして、データ駆動部７２の第１の実施の形態は、タイミングコントローラ７１からの制御信号ＤＤＣ（ＩＮＶ）に応答して、１/２フレーム期間の間に反転されたデータ電圧をデータラインＤ１〜Ｄｍに供給した後、他の１/２フレーム期間の間に非反転されたデータ電圧をデータラインＤ１〜Ｄｍに供給する。
【００４１】
また、データ駆動部７２の第２の実施の形態は、タイミングコントローラ７１からの制御信号ＤＤＣ（ＰＯＬ）に応答して、１/２フレーム期間の間に非反転されたデータ電圧をデータラインＤ１〜Ｄｍに供給した後、他の１/２フレーム期間の間に反転されたデータ電圧をデータラインＤ１〜Ｄｍに供給する。
【００４２】
スキャン駆動部７３は、タイミングコントローラ７１からの制御信号ＳＤＣに応答して、１/２フレーム期間の間にスキャンパルスをスキャンラインＳ１〜Ｓｎに順次供給した後、他の１/２フレーム期間の間にスキャンパルスをスキャンラインＳ１〜Ｓｎに順次供給する。即ち、スキャン駆動部７３はスキャンラインＳ１〜Ｓｎのそれぞれにスキャンパルスを２回供給する。
【００４３】
タイミングコントローラ７１は、デジタルビデオデータＲＧＢをデータ駆動部７２に供給し、垂直/水平同期信号とクロック信号等を用いて、スキャン駆動部７３とデータ駆動部７２の動作タイミングを制御するための制御信号ＤＤＣ（ＩＮＶ）、ＳＤＣを発生する。
【００４４】
図８は、スキャン駆動部７３から出力されるスキャンパルスと、データ駆動部７２から出力される駆動波形の第１の実施の形態を示す図面である。
【００４５】
図８を参照すると、データ駆動部７２は、１フレーム期間の中、前半の１/２フレーム期間に反転されたブラック階調電圧/ＶｄａｔａをデータラインＤ１〜Ｄｎに供給した後、後半の１/２フレーム期間に示される実際のデータ電圧（以下、「リアルデータ電圧」という）ＶｄａｔａをデータラインＤ１〜Ｄｎに供給する。
【００４６】
ブラック階調電圧/Ｖｄａｔａは、最低階調に該当する基準電圧を基準としてリアルデータ電圧Ｖｄａｔａと対称的な電圧である。従って、ブラック階調電圧/Ｖｄａｔａと基準電圧との電圧差は、リアルデータ電圧Ｖｄａｔａと基準電圧との電圧差と同一である。
【００４７】
スキャン駆動部７３は、ブラック階調電圧/Ｖｄａｔａと表示されるリアルデータ電圧Ｖｄａｔａとのそれぞれに同期されるように、スキャンラインＳ１〜Ｓｎのそれぞれに２回ずつスキャンパルスを順次供給する。
【００４８】
図９は、スキャン駆動部７３から出力されるスキャンパルスと、データ駆動部７２から出力される駆動波形の第２の実施の形態を示す図面である。
【００４９】
図９を参照すると、データ駆動部７２は、１フレーム期間の中、前半の１/２フレーム期間にリアルデータ電圧ＶｄａｔａをデータラインＤ１〜Ｄｎに供給した後、後半の１/２フレーム期間にブラック階調電圧/ＶｄａｔａをデータラインＤ１〜Ｄｎに供給する。
【００５０】
この実施の形態においても、ブラック階調電圧/Ｖｄａｔａは最低階調に該当する基準電圧を基準として表示されるリアルデータ電圧Ｖｄａｔａと対称的な電圧である。
【００５１】
スキャンパルスは、ブラック階調電圧/Ｖｄａｔａと表示されるリアルデータ電圧Ｖｄａｔａとのそれぞれに同期されるように、スキャンラインＳ１〜Ｓｎのそれぞれに２回ずつ供給される。
【００５２】
本発明の実施の形態に係る有機発光ダイオード表示装置は、基準電圧を基準として、リアルデータ電圧Ｖｄａｔａと対称的なブラック階調電圧/Ｖｄａｔａとを各画素に含まれた駆動ＴＦＴのゲート電極に周期的に印加し、その駆動ＴＦＴのゲート電極に持続的に直流バイアスが印加されないようにする。このような駆動ＴＦＴのゲート電圧制御によって、ゲート電極と絶縁体層との間の界面、及び絶縁体層と半導体層との間の界面にトラップされる電荷を周期的にデトラップ（ｄｅｔｒａｐ）して、残像の原因となる界面にトラップされた電界による駆動ＴＦＴの電気的な特性に対する悪影響を予防する。これを詳細に説明すると、駆動ＴＦＴの電荷はＱｇａｔｅ＋Ｑｉｎｓｕｌａｔｏｒ＋Ｑｓｅｍｉｃｏｎｄｕｃｔｏｒ＝０を満足するため、Δ Ｑｉｎｓｕｌａｔｏｒを最少化するとＱｓｅｍｉｃｏｎｄｕｃｔｏｒと関連する駆動ＴＦＴのドレイン−ソース間電流ＩｄｓはＱｇａｔｅと関連するゲート電圧のみに影響を受ける。従って、本発明の実施の形態に係る有機発光ダイオード表示装置は、駆動ＴＦＴの絶縁体層に蓄積された電荷の影響を最小化して残像を予防する。また、本発明の実施の形態に係る有機発光ダイオード表示装置は、同一な大きさを有する反対極性の電圧を１フレーム期間の間に交互に駆動ＴＦＴのゲート電極に印加することによって、絶縁層に電荷が蓄積されても、その電荷を１フレーム期間の間に互いに反対極性の電界に相殺する。
【００５３】
図１０は、画素７４の第１の実施の形態を示す図面である。
【００５４】
図１０を参照すると、画素７４の第１の実施の形態のそれぞれは、ＰタイプのＭＯＳ−ＦＥＴで具現されるスイッチＴＦＴｐＴ１と駆動ＴＦＴｐＴ２、駆動ＴＦＴｐＴ２のゲート電圧を保持するためのストレージキャパシタＣ１、及び駆動ＴＦＴｐＴ２によって駆動される有機発光ダイオード素子ＯＬＥＤを備える。この画素７４は、構成上、図２と実質的に同一であるが、図８及び図９に示すような駆動波形によって、動作及び作用効果において図２の画素と顕著に異なっている。
【００５５】
スキャン信号は、スイッチＴＦＴｐＴ１の臨界電圧以下のロー論理電圧で発生される。
【００５６】
駆動ＴＦＴｐＴ２において、ドレイン−ソース間電流を発生させて有機発光ダイオード素子ＯＬＥＤを発光させるためのデータ電圧は、基準電圧以下の電圧で発生される。
【００５７】
図１１は、図１０に示すような画素７４に印加される駆動波形の第１の実施の形態を示す図面である。
【００５８】
図１１を参照すると、データ駆動部７２は、１/２フレーム期間の間、ブラック階調電圧/ＶｄａｔａをデータラインＤ１〜Ｄｎに供給した後、他の１/２フレーム期間の間に表示されるリアルデータ電圧ＶｄａｔａをデータラインＤ１〜Ｄｎに供給する。データラインＤ１〜Ｄｎに供給されたブラック階調電圧/Ｖｄａｔａとリアルデータ電圧Ｖｄａｔａは、スキャンパルスによってスイッチＴＦＴｐＴ１がターンオンされる際、駆動ＴＦＴｐＴ２のゲート電極に供給される。
【００５９】
駆動ＴＦＴｐＴ２は、ブラック階調電圧/Ｖｄａｔａがゲート電極に印加される際にオフ状態を保持し、リアルデータ電圧Ｖｄａｔａがゲート電極に印加される際にドレイン−ソース間チャンネルを導通させて、データの階調に対応する明るさで有機発光ダイオード素子ＯＬＥＤが発光するように、有機発光ダイオード素子ＯＬＥＤに電流を供給する。
【００６０】
基準電圧Ｖｒｅｆより高い正極性電圧のブラック階調電圧/Ｖｄａｔａと、基準電圧Ｖｒｅｆより低い負極極性電圧のリアルデータ電圧Ｖｄａｔａは、基準電圧Ｖｒｅｆを基準として対称的な電圧差を有する。即ち、ブラック階調電圧/Ｖｄａｔａと基準電圧Ｖｒｅｆとの電圧差は、リアルデータ電圧Ｖｄａｔａと基準電圧Ｖｒｅｆとの電圧差と実質的に同一である。
【００６１】
ストレージキャパシタＣ１は、他の１/２フレーム期間の間にリアルデータ電圧Ｖｄａｔａを貯蔵して駆動ＴＦＴｐＴ２の電圧を一定に保持させる。基準電圧Ｖｒｅｆは最低階調に該当する電圧であり、高電位電源電圧ＶＤＤと同一である。
【００６２】
図１２は、図１０に示すような画素７４に印加される駆動波形の第２の実施の形態を示す図面である。
【００６３】
図１２を参照すると、データ駆動部７２は、１フレーム期間のうち、前半の１/２フレーム期間にリアルデータ電圧ＶｄａｔａをデータラインＤ１〜Ｄｎに供給した後、後半の１/２フレーム期間に表示されるブラック階調電圧/ＶｄａｔａをデータラインＤ１〜Ｄｎに供給する。データラインＤ１〜Ｄｎに供給されたリアルデータ電圧Ｖｄａｔａとブラック階調電圧/Ｖｄａｔａは、スキャンパルスによってスイッチＴＦＴｐＴ１がターンオンされる際、駆動ＴＦＴｐＴ２のゲート電極に供給される。
【００６４】
駆動ＴＦＴｐＴ２は、リアルデータ電圧Ｖｄａｔａが印加される際にドレイン−ソース間チャンネルを導通させて、データの階調に対応する明るさで有機発光ダイオード素子ＯＬＥＤが発光するように、有機発光ダイオード素子ＯＬＥＤに電流を供給した後、ブラック階調電圧/Ｖｄａｔａが印加される際にターンオフされる。
【００６５】
正極性電圧であるブラック階調電圧/Ｖｄａｔａと負極性電圧であるリアルデータ電圧Ｖｄａｔａは、基準電圧Ｖｒｅｆを基準として対称的な電圧差を有する。
【００６６】
ストレージキャパシタＣ１は、１フレーム期間のうち、前半の１/２フレーム期間にリアルデータ電圧Ｖｄａｔａを貯蔵して駆動ＴＦＴｐＴ２の電圧を一定に保持させる。
【００６７】
図１３は、画素７４の第２の実施の形態を示す図面である。
【００６８】
図１３を参照すると、画素７４の第２の実施の形態のそれぞれは、ＮタイプのＭＯＳ−ＦＥＴで具現されるスイッチＴＦＴｎＴ１と駆動ＴＦＴｎＴ２、駆動ＴＦＴｎＴ２のゲート電圧を保持するためのストレージキャパシタＣ２、及び駆動ＴＦＴｎＴ２によって駆動される有機発光ダイオード素子ＯＬＥＤを備える。
【００６９】
この画素７４のスイッチＴＦＴｎＴ１を制御するためのスキャン信号は、スイッチＴＦＴｎＴ１の臨界電圧以上のハイ論理電圧で発生される。
【００７０】
駆動ＴＦＴｎＴ２において、ドレイン−ソース間電流を発生させて有機発光ダイオード素子ＯＬＥＤを発光させるためのデータ電圧は、基準電圧以上の電圧で発生される。
【００７１】
図１４は、図１３に示すような画素７４に印加される駆動波形の第１の実施の形態を示す図面である。
【００７２】
図１４を参照すると、データ駆動部７２は、１/２フレーム期間の間、基準電圧Ｖｒｅｆより低い負極性電圧であるブラック階調電圧/ＶｄａｔａをデータラインＤ１〜Ｄｎに供給した後、他の１/２フレーム期間の間に基準電圧Ｖｒｅｆより高い正極性電圧であるリアルデータ電圧ＶｄａｔａをデータラインＤ１〜Ｄｎに供給する。データラインＤ１〜Ｄｎに供給されたブラック階調電圧/Ｖｄａｔａとリアルデータ電圧Ｖｄａｔａは、スキャンパルスによってスイッチＴＦＴｎＴ１がターンオンされる際、駆動ＴＦＴｎＴ２のゲート電極に供給される。駆動ＴＦＴｎＴ２は、ブラック階調電圧/Ｖｄａｔａが印加される際にオフ状態を保持し、リアルデータ電圧Ｖｄａｔａが印加される際にドレイン−ソース間チャンネルを導通させて、データの階調に対応する明るさで有機発光ダイオード素子ＯＬＥＤが発光するように、有機発光ダイオード素子ＯＬＥＤに電流を供給する。
【００７３】
ブラック階調電圧/Ｖｄａｔａとリアルデータ電圧Ｖｄａｔａは、基準電圧Ｖｒｅｆを基準として対称的な電圧差を有する。
【００７４】
ストレージキャパシタＣ２は、他の１/２フレーム期間の間にリアルデータ電圧Ｖｄａｔａを貯蔵して駆動ＴＦＴｎＴ２の電圧を一定に保持させる。基準電圧Ｖｒｅｆは最低階調に該当する電圧であり、高電位電源電圧ＶＤＤと同一である。
【００７５】
図１５は、図１３に示すような画素７４に印加される駆動波形の第２の実施の形態を示す図面である。
【００７６】
図１５を参照すると、データ駆動部７２は、１フレーム期間のうち、前半の１/２フレーム期間に基準電圧Ｖｒｅｆより高い正極性電圧であるリアルデータ電圧ＶｄａｔａをデータラインＤ１〜Ｄｎに供給した後、後半の１/２フレーム期間の間に基準電圧Ｖｒｅｆより低い負極性電圧であるブラック階調電圧/ＶｄａｔａをデータラインＤ１〜Ｄｎに供給する。データラインＤ１〜Ｄｎに供給されたリアルデータ電圧Ｖｄａｔａとブラック階調電圧/Ｖｄａｔａは、スキャンパルスによってスイッチＴＦＴｎＴ１がターンオンされる際、駆動ＴＦＴｎＴ２のゲート電極に供給される。駆動ＴＦＴｎＴ２は、リアルデータ電圧Ｖｄａｔａが印加される際にドレイン−ソース間チャンネルを導通させて、データの階調に対応する明るさで有機発光ダイオード素子ＯＬＥＤが発光するように、有機発光ダイオード素子ＯＬＥＤに電流を供給した後、ブラック階調電圧/Ｖｄａｔａが印加される際にターンオフされる。
【００７７】
ブラック階調電圧/Ｖｄａｔａとリアルデータ電圧Ｖｄａｔａは、基準電圧Ｖｒｅｆを基準として対称的な電圧差を有する。
【００７８】
ストレージキャパシタＣ２は、１フレーム期間のうち、前半の１/２フレーム期間の間にリアルデータ電圧Ｖｄａｔａを貯蔵して駆動ＴＦＴｎＴ２の電圧を一定に保持させる。
【００７９】
図１６及び図１７は、データ駆動部７２の集積回路を詳細に示す回路図である。
【００８０】
図１６及び図１７を参照すると、データ駆動部７２は、それぞれｋ（ただし、ｋは、ｍより小さな整数である。）個のデータラインＳ１〜Ｓｋを駆動する複数の集積回路を含み、集積回路のそれぞれは、タイミングコントローラ７１とデータラインＳ１〜Ｓｋとの間に従属的に接続されたシフトレジスタ１０１、データレジスタ１０２、第１ラッチ１０３、第２ラッチ１０４、デジタル/アナログ変換器（以下、「ＤＡＣ」という。）１０５及び出力回路１０９を含む。  
【００８１】
シフトレジスタ１０１は、タイミングコントローラ７１からのソーススタートパルスＳＳＰをソースシフトクロックＳＳＣによってシフトさせて、サンプリング信号を発生する。また、シフトレジスタ１０１は、ソーススタートパルスＳＳＰをシフトさせて、次段の集積回路のシフトレジスタ１０１にキャリ信号ＣＡＲを伝える。
【００８２】
データレジスタ１０２は、タイミングコントローラ７１からのデジタルビデオデータＲＧＢを一時貯蔵し、貯蔵されたデータＲＧＢを第１ラッチ１０３に供給する。
【００８３】
第１ラッチ１０３は、 シフトレジスタ１０１から順次入力されるサンプリング信号に応答して、データレジスタ１０２からのデジタルビデオデータＲＧＢをサンプリングし、１水平ライン分ずつラッチした後、１水平ライン分のデータを同時に出力する。
【００８４】
第２ラッチ１０４は、第１ラッチ１０３から入力されるデータをラッチした後、タイミングコントローラ７１からのソース出力信号ＳＯＥに応答して、他の集積回路の第２ラッチ１０４と同時にラッチされたデジタルビデオデータを出力する。  
【００８５】
ＤＡＣ１０５は、図１７に示すように、正極性ガンマ基準電圧ＧＨが供給されるＰ−デコーダＰＤＥＣ１０６、負極性ガンマ基準電圧ＧＬが供給されるＮ−デコーダＮＤＥＣ１０７、Ｐ−デコーダ１０６の出力とＮ−デコーダ１０７の出力の中、いずれか一つを選択するためのマルチプレクサ１０８を含む。Ｐ−デコーダ１０６は、第２ラッチ１０４から入力されるデジタルビデオデータをデコードし、そのデータの階調値に該当する正極性ガンマ補償電圧を出力し、Ｎ−デコーダ１０７は、第２ラッチ１０４から入力されるデジタルビデオデータをデコードし、そのデータの階調値に該当する負極性ガンマ補償電圧を出力する。マルチプレクサ１０８は、極性制御信号ＩＮＶに応答して正極性ガンマ補償電圧と負極性ガンマ補償電圧を交互に選択し、選択された正極性/負極性ガンマ補償電圧をアナログデータ電圧として出力する。
【００８６】
極性制御信号ＩＮＶは、図１１、１２、１４、及び１５に示すように、１/２フレーム期間の間にブラック階調電圧/Ｖｄａｔａとリアルデータ電圧Ｖｄａｔａとが交番されるように、１/２フレーム期間単位に論理値が反転される。
【００８７】
出力回路１０９は、バッファを含み、データラインＳ１〜Ｓｋに供給されるアナログデータ電圧の信号減衰を最少化する。
【００８８】
画素７４のＴＦＴが、図１０に示すように、ＰタイプのＭＯＳ−ＦＥＴで具現されると、Ｎ−デコーダ１０７から出力される負極性ガンマ補償電圧がリアルデータ電圧Ｖｄａｔａとなり、Ｐ−デコーダ１０６から出力される正極性ガンマ補償電圧がブラック階調電圧/Ｖｄａｔａとなる。また、画素７４のＴＦＴが、図１３に示すように、ＮタイプのＭＯＳ−ＦＥＴで具現されると、Ｐ−デコーダ１０６から出力される正極性ガンマ補償電圧がリアルデータ電圧Ｖｄａｔａとなり、Ｎ−デコーダ１０７から出力される負極性ガンマ補償電圧がブラック階調電圧/Ｖｄａｔａとなる。
【００８９】
図１８〜図２０は、本発明の効果を検証するための実験結果を示すグラフである。
【００９０】
図１８は、図１１及び図１２に示すようなブラック階調電圧/Ｖｄａｔａとリアルデータ電圧Ｖｄａｔａを駆動ＴＦＴｐＴ２に交互に印加し、リアルデータ電圧Ｖｄａｔａをホワイト階調に該当する−７Ｖから中間階調に該当する−５Ｖに変化させ、ブラック階調に該当する０Ｖから中間階調に該当する−５Ｖに変化させる場合、駆動ＴＦＴｐＴ２のドレイン−ソース間電流Ｉｄｓの変化を示す図面である。図１８の実験において、基準電圧Ｖｒｅｆ、即ち、高電位駆動電圧ＶＤＤは０Ｖに供給された。図１８に示すように、ブラック階調電圧/Ｖｄａｔａとリアルデータ電圧Ｖｄａｔａとを交互に駆動ＴＦＴｐＴ２に印加すると、リアルデータ電圧Ｖｄａｔａがブラック階調から中間階調に、あるいはホワイト階調から中間階調に変わる場合、駆動ＴＦＴｐＴ２の電流Ｉｄｓの誤差は約２．６ｎＡに減少された。尚、従来の駆動方法によっては、図５に示すように、駆動ＴＦＴｐＴ２の電流Ｉｄｓの誤差は約２０ｎＡ程である。
【００９１】
図１９は、基準電圧Ｖｒｅｆを＋１．８Ｖに調整し、その外の実験条件を図１８の実験と同一にした場合の駆動ＴＦＴｐＴ２のドレイン−ソース間電流Ｉｄｓの変化を示す図面である。図１９の実験は、図１８の実験の同様に、ブラック階調電圧/Ｖｄａｔａとリアルデータ電圧Ｖｄａｔａを駆動ＴＦＴｐＴ２に交互に印加し、リアルデータ電圧Ｖｄａｔａをホワイト階調に該当する−７Ｖから中間階調に該当する−５Ｖに変化させ、ブラック階調に該当する０Ｖから中間階調に該当する−５Ｖに変化させた。図１９及び図２０に示すように、ブラック階調電圧/Ｖｄａｔａとリアルデータ電圧Ｖｄａｔａとを交互に駆動ＴＦＴｐＴ２に印加し、基準電圧Ｖｒｅｆを０Ｖ以上の正極性電圧、例えば＋１．８Ｖに調整すると、リアルデータ電圧Ｖｄａｔａがブラック階調から中間階調に、あるいはホワイト階調から中間階調に変わる場合、駆動ＴＦＴｐＴ２の電流Ｉｄｓの誤差は約０．３１ｎＡに更に減少された。従って、基準電圧Ｖｒｅｆ、即ち、高電位駆動電圧ＶＤＤは０Ｖ以上の正極性電圧に高めることが好ましい。ただし、基準電圧Ｖｒｅｆは、図２０に示すように、１．８Ｖに最適化されることもできるが、駆動ＴＦＴｐＴ２の素子特性がパネル毎に、そしてモデル毎に違う可能性もあるため、駆動ＴＦＴｐＴ２の特性によって異なる。
【００９２】
図１８〜図２０の実験において、データサンプリング時間は本来の表示素子のデータサンプリング時間の１０００倍とし、反転されたブラック階調電圧/Ｖｄａｔａとリアルデータ電圧Ｖｄａｔａとを交互に印加することによって、駆動ＴＦＴｐＴ２の絶縁層電荷ΔＱｉｎｓｕｌａｔｏｒがほぼ０となることが分かった。このため、ゲート電圧印加の後、絶縁層電荷Ｑｉｎｓｕｌａｔｏｒの増加によって数秒間電流が減少されるが、反転されたブラック階調電圧/Ｖｄａｔａを印加することによって同量の絶縁層電荷Ｑｉｎｓｕｌａｔｏｒが減少され、駆動ＴＦＴの電流特性は次のフレーム期間において、以前フレーム期間と等しくなった。
【図面の簡単な説明】
【００９３】
【図１】通常の有機発光ダイオード素子の構造を概略的に示す図面である。
【図２】通常のアクティブマトリクス方式の有機発光ダイオード表示装置において、一画素を等価的に示す回路図である。
【図３】残像の例を示す図面である。
【図４】図３に示すような残像の再現のための実験において、駆動ＴＦＴのゲート電圧を示す図面である。
【図５】図４に示すようなゲート電圧によって変わる駆動ＴＦＴのドレイン−ソース間の電流を示す波形図である。
【図６】駆動ＴＦＴを詳細に示す断面図である。
【図７】本発明の実施の形態に係る有機発光ダイオード表示装置を示すブロック図である。
【図８】本発明の実施の形態に係る駆動波形の第１の実施の形態を示す波形図である。
【図９】本発明の実施の形態に係る駆動波形の第２の実施の形態を示す波形図である。
【図１０】図７に示す画素の第１の実施の形態を示す図面である。
【図１１】図１０に示すような画素に印加される駆動波形の第１の実施の形態を示す波形図である。
【図１２】図１０に示すような画素に印加される駆動波形の第２の実施の形態を示す波形図である。
【図１３】図７に示す画素の第２の実施の形態を示す図面である。
【図１４】図１３に示すような画素に印加される駆動波形の第１の実施の形態を示す波形図である。
【図１５】図１３に示すような画素に印加される駆動波形の第２の実施の形態を示す波形図である。
【図１６】図７に示すデータ駆動部の集積回路を詳細に示す回路図である。
【図１７】図１６に示すデジタル/アナログ変換器を詳細に示す回路図である。
【図１８】本発明の効果を検証するための実験結果を示すグラフである。
【図１９】本発明の効果を検証するための実験結果を示すグラフである。
【図２０】本発明の効果を検証するための実験結果を示すグラフである。
【符号の説明】
【００９４】
６１：絶縁層                          
６２：半導体層
７０：表示パネル                      
７１：タイミングコントローラ
７２：データ駆動部                    
７３：スキャン駆動部
１０１：シフトレジスタ                
１０２：データレジスタ
１０３：第１ラッチ                    
１０４：第２ラッチ
１０５：デジタル/アナログ変換器      
１０６：Ｐ−デコーダ
１０７：Ｎ−デコーダ                
１０８：マルチプレクサ
１０９：出力回路
【図１】
2008116905.tif 000003
【図２】
2008116905.tif 000004
【図４】
2008116905.tif 000005
【図５】
2008116905.tif 000006
【図６】
2008116905.tif 000007
【図７】
2008116905.tif 000008
【図８】
2008116905.tif 000009
【図９】
2008116905.tif 000010
【図１０】
2008116905.tif 000011
【図１１】
2008116905.tif 000012
【図１２】
2008116905.tif 000013
【図１３】
2008116905.tif 000014
【図１４】
2008116905.tif 000015
【図１５】
2008116905.tif 000016
【図１６】
2008116905.tif 000017
【図１７】
2008116905.tif 000018
【図１８】
2008116905.tif 000019
【図１９】
2008116905.tif 000020
【図２０】
2008116905.tif 000021
【図３】
2008116905.tif 000022