(57)【要約】【課題】相変化メモリ素子とその製造方法を提供する。【解決手段】相変化メモリ素子では、第１電極１０３および第２電極１０７と、第１電極１０３および第２電極１０７の間に形成され、第１電極１０３を第２電極１０７と電気的に接続する第１相変化材料層１１４と、第１相変化材料層１１４の側壁を覆う酸化物襟構造１１２ａとを備える。【選択図】図５
2008288565.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２電極と、
前記第１および第２電極の間に形成され、前記第１電極を前記第２電極と電気的に接続する第１相変化材料層と、
前記第１相変化材料層の側壁を覆う炭素ドープ酸化層とを備える相変化メモリ素子。
【請求項２】
前記第１相変化材料層は、カルコゲニドを含む請求項１記載の相変化メモリ素子。
【請求項３】
前記第１電極または前記第２電極は、窒化タンタル、タングステン、窒化チタン、または、チタンタングステンを含む請求項１記載の相変化メモリ素子。
【請求項４】
前記第１電極は下部電極であり、前記第２電極は上部電極であり、前記第１相変化材料層は、前記第１および第２電極と直接接続される請求項１記載の相変化メモリ素子。
【請求項５】
前記第１相変化材料層と前記第１電極間の接触界面と、前記第１相変化材料層と前記第２電極間の接触界面は、フォトリソグラフィープロセスの解像限界より小さい請求項１記載の相変化メモリ素子。
【請求項６】
前記炭素ドープの酸化物誘電体層は、０．４Ｗ／ｍ−ｋより小さい熱伝導率を有する請求項１記載の相変化メモリ素子。
【請求項７】
前記炭素ドープの酸化物誘電体層は、炭素ドープシリコン酸化物を含む請求項１記載の相変化メモリ素子。
【請求項８】
前記炭素ドープの酸化物誘電体層は、前記第１電極または前記第２電極に接触し、襟構造（collar structure）を含む請求項１記載の相変化メモリ素子。
【請求項９】
前記炭素ドープの酸化物誘電体層を囲む誘電体層をさらに含む請求項１記載の相変化メモリ素子。
【請求項１０】
前記第１電極と前記第２電極に直接接触しない前記誘電体層の外側に形成された第２相変化材料層をさらに含む請求項９記載の相変化メモリ素子。
【請求項１１】
前記炭素ドープの酸化物誘電体層は、２００〜７００ｎｍの厚さを有する薄層を含む請求項１記載の相変化メモリ素子。
【請求項１２】
下部電極および上部電極と、
前記下部電極と前記上部電極の間に形成され、前記下部電極を前記上部電極と電気的に接続する第１相変化材料層と、
前記第１相変化材料層を囲み、前記第１相変化材料層の側壁を覆う炭素ドープの酸化シリコン層を含む相変化メモリ素子。
【請求項１３】
前記第１相変化材料層は、カルコゲニドを含む請求項１２記載の相変化メモリ素子。
【請求項１４】
前記下部電極または前記上部電極は、窒化タンタル、タングステン、窒化チタン、チタンタングステンを含む請求項１２記載の相変化メモリ素子。
【請求項１５】
前記第１相変化材料層と前記下部電極間の接触界面と、前記第１相変化材料層と前記上部電極間の接触界面は、フォトリソグラフィープロセスの解像限界より小さい請求項１２記載の相変化メモリ素子。
【請求項１６】
前記炭素ドープの酸化物誘電体層は、０．４Ｗ／ｍ−ｋより小さい熱伝導率を有する請求項１２記載の相変化メモリ素子。
【請求項１７】
前記炭素ドープの酸化シリコン層は、前記下部電極または前記上部電極に接触し、襟構造を含む請求項１２記載の相変化メモリ素子。
【請求項１８】
前記炭素ドープの酸化シリコン層を囲む誘電体層をさらに含む請求項１２記載の相変化メモリ素子。
【請求項１９】
前記下部電極と前記上部電極に直接接触しない前記誘電体層の外側に形成された第２相変化材料層をさらに含む請求項１８記載の相変化メモリ素子。
【請求項２０】
前記炭素ドープの酸化シリコン層は、２００〜７００ｎｍの厚さを有する薄層を含む請求項１２記載の相変化メモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ素子に関し、特に、相変化メモリ素子とその製造方法に関するものである。
【背景技術】
【０００２】
ほとんどの電子製品は、たとえば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）と、フラッシュメモリ、またはデバイスのアプリケーション要求、作業速度、メモリサイズと、コストの考察に基づいた組み合わせの異なるタイプのメモリを用いている。メモリ技術分野における現在の新しい開発は、強誘電体メモリ（ＦｅＲＡＭ）、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）と、相変化メモリを含む。メモリの中では、相変化メモリが近い将来、最も大量生産される可能性がある。
【０００３】
相変化メモリは、不揮発性の性質を持っており、低消費電力を有し、高密度、高コントラスト、高循環を有するため、ますます半導体産業で用いられている。相変化メモリは、独立したメモリセル、または埋め込みメモリセルとして、ＣＭＯＳプロセスを用いて形成されることができる。
【０００４】
相変化メモリ素子に保存するデータは、通常、高電流密度を要する。しかしながら、高電流は、不要な高消費電力となる可能性がある。相変化層と接触間との接触抵抗の増加は、消費電力を減少する方法である。接触面積を減少する多くの方法が抵抗を増加し、消費電力を減少するように提案されているが、相変化ＲＡＭ（ＰＲＡＭ）が小さくなるにつれ、相変化層パターンに小さい接触を形成することは、ますます難しくなる。この困難が生じるのは、設計の縮小がフォトレジスト層の接触イメージを定義するフォトリソグラフィープロセスを制限するためである。また、フォトリソグラフィープロセスの制限は、ＰＲＡＭの製造プロセスの柔軟性を減少する可能性がある。
【０００５】
プログラミング電流を減少するために、最も簡単な方法は、加熱領域を縮小することである。この方略の利点は、セルサイズの同時縮小である。一定の必要な電流密度とした場合、電流は面積に比例して縮小する。しかし、実際には、比較的小さい構造には冷却が重要となり、周囲への放熱は、表面／体積比を増加するためにより重要となる。よって、必要な電流密度は、加熱面積の縮小に伴って増加しなければならない。これは、エレクトロマイグレーションを引き起こし、信頼性に影響を及ぼす。よって、エレクトロマイグレーションを引き起こさないセルの材料を用いることが重要である。周囲への放熱を低減している間に、アクティブなプログラミング領域の熱流速を増加させて加熱効率を高めることも重要である。
【０００６】
熱損失は、周囲の誘電材料の熱伝導率に比例する。参照として、通常用いられる相変化材料のカルコゲニド、Ｇｅ２Ｓｂ２Ｔｅ５の熱伝導率は、実験的に平均約０．３Ｗ／ｍ−Ｋの値の範囲を有するように測定される。低伝導率は、フォノン散乱を強める微細構造の低電子密度と空孔の両方が原因である。相変化材料が活性材料であることから、明らかに周囲の誘電材料として機能することができない。窒化ケイ素と酸化ケイ素は、カルコゲニドと接触した時、安定しているがしかし、それらの熱伝導率は、１Ｗ／ｍ−Ｋを超え、現在の最先端技術を超えてプログラミング電流の縮小を妨げる。
【０００７】
１つの解決法は、安定した高熱伝導率の誘電体を有する低熱伝導率のカルコゲニド材料の混合を用いることで、混合の効果的な熱伝導がカルコゲニドの熱伝導に近似することである。
【０００８】
相変化材料を少なくとも部分的に密閉する熱絶縁層の使用が挙げられている（特許文献１参照）が、候補材料の選択は、最先端技術のメモリセル形成に使用できる材料の範囲をかなり超えており、現在知られているそのような材料の熱伝導率に反映しない。
【０００９】
よって、上述の問題を解決する相変化メモリを開発することが必要である。
【００１０】
【特許文献１】米国特許第５９３３３６５号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１１】
相変化メモリ素子とその製造方法を提供する。
【課題を解決するための手段】
【００１２】
請求項１の相変化メモリ素子では、第１および第２電極と、第１および第２電極の間に形成され、第１電極を第２電極と電気的に接続する第１相変化材料層と、第１相変化材料層の側壁を覆う炭素ドープ酸化層とを備える。
【００１３】
請求項１２の相変化メモリ素子では、下部電極および上部電極と、下部電極と上部電極の間に形成され、下部電極を上部電極と電気的に接続する第１相変化材料層と、第１相変化材料層を囲み、第１相変化材料層の側壁を覆う炭素ドープの酸化シリコン層を含む。
【発明の効果】
【００１４】
本発明の相変化メモリ素子では、第１相変化材料層の側壁を覆い、低熱伝導率材料を有する炭素ドープ酸化層を備える。よって、上述の相変化メモリ素子では、必要なジュール加熱（Joule heating）が減少し、プログラミング電流とプログラミング電圧がともに減少する。また、必要なプログラミング電流密度が減少するため、信頼性も向上する。
【発明を実施するための最良の形態】
【００１５】
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
【実施例】
【００１６】
まず、図１ａでは、基板１００が提供され、第１開口１０１を有する誘電体層１０２が基板１００上に形成される。次に、第１電極１０３が第１開口１０１の中に形成され、第１電極１０３は、相変化メモリ素子の下部電極として機能する。特に、基板１００は、たとえばシリコン基板として半導体プロセスに用いることができる。基板１００には、相補型金属酸化物半導体（ＣＭＯＳ）回路、分離構造、ダイオード、またはコンデンサが含まれる。添付図は、図を簡易化するために平面長方形の基板１００を表している。第１電極１０３に適合する材料は、たとえば、窒化タンタル、タングステン、窒化チタン、チタンタングステンである。
【００１７】
続いて、図１ｂでは、第２開口１０５を有する炭素ドープの酸化物誘電体層１０４が上述の構造に形成され、第２開口１０５は、第１電極１０３の上面を露出する。炭素ドープの酸化物誘電体層１０４は、０．４Ｗ／ｍ−ｋより小さい熱伝導率を有し、炭素ドープ酸化シリコンを含むことができる。炭素ドープ酸化層の形成方法は、本発明に限定されるものではない。
【００１８】
次に、図１ｃでは、相変化材料層１０６は、第２開口１０５（図１ｂ）内に形成され、第１電極１０３と直接接触する。相変化材料層は、インジウム、ゲルマニウム、アンチモン、テルル、またはその組み合わせ、たとえばＧｅＳｂＴｅ、またはＩｎＧｅＳｂＴｅのようなカルコゲニドを含む。注意しなければならないのは、炭素ドープの酸化物誘電体層１０４は、相変化材料層１０６を囲い、覆って形成される。炭素ドープの酸化物誘電体層１０４が低熱伝導率を有することから、相変化材料層から周囲への放熱が減少する。よって、炭素ドープの酸化物誘電体層１０４は、相変化材料層１０６の側壁を直接囲んで完全に覆い、相変化材料層１０６の上面、底面を露出し、図１ｄに示す第２電極１０７（上部電極）および第１電極１０３（下部電極）にそれぞれ接触する。
【００１９】
最後に、図１ｄでは、パターン化された第２電極１０７は、上部電極として機能するために、図１ｃの上述の構造上に形成される。第２電極１０７は、相変化材料層１０６の上表面に直接接触する。第２電極１０７の材料は、第１電極１０３と同じであってもよく、たとえば、窒化タンタル、タングステン、窒化チタン、チタンタングステンのような金属、または金属合金が用いられる。
【００２０】
また、本発明のもう１つの実施例に基づくと、相変化材料層１０６のサイズは、フォトリソグラフィープロセスの解像限界より小さく設定される。よって、第１相変化材料層と第１電極間の接触界面と、第１相変化材料層と第２電極間の接触界面もフォトリソグラフィープロセスの解像限界より小さく設定できる。図１ｂに挙げたプロセスの後、薄い相変化材料層１０８は、図２ａに示されたように、炭素ドープの酸化物誘電体層１０４と第１電極１０３上に形成される。
【００２１】
次に、図２ｂでは、相変化材料層１０８（図２ａ）は、等方性エッチングプロセスが行われ、相変化材料の柱１０８ａが残される。相変化材料の柱１０８ａと電極（第１電極１０３または第２電極１０７）間の接触界面は、フォトリソグラフィープロセスの解像限界より小さい寸法を有する。最後に、図２ｃでは、誘電体層１０９は、相変化材料の柱１０８ａの開口内に形成され、第２電極１０７は、相変化材料の柱１０８ａと電気的に接続するために誘電体層１０９上に形成される。また、誘電体層１０９は、熱損失を減少する炭素ドープ酸化層である。
【００２２】
また、本発明のもう１つの実施例に基づくと、炭素ドープ酸化層は、下記に述べられるように、薄層（liner layer）であってもよい。
【００２３】
図３ａでは、図１ａに述べたプロセスの後、開口１１０を有する誘電体層１１１が、第１電極１０３の上面を露出するように形成される。次に、図３ｂでは、炭素ドープの酸化物薄層１１２が、図３ａの上述の構造上に適合して形成される。酸化物薄層１１２は、２００〜７００ｎｍの厚さを有する。次に、図３ｃでは、酸化物薄層１１２は、エッチングされて炭素ドープの酸化物襟構造（collar structure）１１２ａを形成し、誘電体層１１１と第１電極１０３の上面を露出する。特に、炭素ドープの酸化物襟構造１１２ａは、開口１１３を囲む。次に、図３ｄでは、相変化材料層１１４が、開口１１３（図３ｃ）の中に形成される。そして、第２電極１０７が相変化材料層１１４上に形成され、相変化材料層１１４と電気的に接続される。
【００２４】
また、図３ｃに述べたプロセスの後、図２ａ〜２ｃに示されるように、相変化材料層１１４の柱が形成され、図３ｄに示す相変化材料層に置き換えることができる。最後に、図４に示されるように、酸化物襟構造１１２ａが相変化材料層１１４の柱によって囲まれた開口の中に充填される。
【００２５】
本発明のもう１つの実施例に基づくと、図５に示されるように、酸化物襟構造１１２ａは、誘電体層１１１の上面の一部を覆う延伸部１１５をさらに含むことができるため、周囲への熱損失を減少する。なお、延伸部１１５を、誘電体層１１１の底面の一部を覆うように形成してもよい。
【００２６】
図６では、本発明のもう１つの実施例に基づいて、低熱伝導率を有する相変化材料層１１６が、周囲への熱損失を減少するために誘電体層１１１と置き換えられる。注意しなければならないのは、相変化材料層１１６を第１電極１０３と第２電極１０７に直接接触して配置してはならないことである。
【００２７】
本発明の実施例では、相変化メモリ素子は、低熱伝導率材料を有する炭素ドープ酸化層を含んで相変化材料の側壁を囲んで覆う。よって、上述の相変化メモリ素子では、必要なジュール加熱（Joule heating）が減少するため、プログラミング電流とプログラミング電圧がともに減少する。また、必要なプログラミング電流密度が減少し、信頼性も向上する。
【００２８】
また、相変化メモリ素子がセルの活性領域で好ましい熱均一性を表すため、相変態速度が改善される。
【００２９】
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神および範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
【図面の簡単な説明】
【００３０】
【図１ａ】本発明の実施例に基づいた相変化メモリ素子の製造方法の断面図である。
【図１ｂ】本発明の実施例に基づいた相変化メモリ素子の製造方法の断面図である。
【図１ｃ】本発明の実施例に基づいた相変化メモリ素子の製造方法の断面図である。
【図１ｄ】本発明の実施例に基づいた相変化メモリ素子の製造方法の断面図である。
【図２ａ】本発明のもう１つの実施例に基づいた相変化メモリ素子の製造方法の断面図である。
【図２ｂ】本発明のもう１つの実施例に基づいた相変化メモリ素子の製造方法の断面図である。
【図２ｃ】本発明のもう１つの実施例に基づいた相変化メモリ素子の製造方法の断面図である。
【図３ａ】本発明のもう１つの実施例に基づいた相変化メモリ素子の製造方法の断面図である。
【図３ｂ】本発明のもう１つの実施例に基づいた相変化メモリ素子の製造方法の断面図である。
【図３ｃ】本発明のもう１つの実施例に基づいた相変化メモリ素子の製造方法の断面図である。
【図３ｄ】本発明のもう１つの実施例に基づいた相変化メモリ素子の製造方法の断面図である。
【図４】本発明のいくつかの実施例に基づいた相変化メモリ素子の断面図である。
【図５】本発明のいくつかの実施例に基づいた相変化メモリ素子の断面図である。
【図６】本発明のいくつかの実施例に基づいた相変化メモリ素子の断面図である。
【符号の説明】
【００３１】
１００  基板
１０１  第１開口
１０２、１０９、１１１  誘電体層
１０３  第１電極
１０４  炭素ドープの酸化物誘電体層
１０５  第２開口
１０６、１０８、１１４、１１６  相変化材料層
１０７  第２電極
１０８ａ  相変化材料の柱
１１０、１１３  開口
１１２  酸化物薄層
１１２ａ  酸化物襟構造
１１５  延伸部
【図１ａ】
2008288565.tif 000003
【図１ｂ】
2008288565.tif 000004
【図１ｃ】
2008288565.tif 000005
【図１ｄ】
2008288565.tif 000006
【図２ａ】
2008288565.tif 000007
【図２ｂ】
2008288565.tif 000008
【図２ｃ】
2008288565.tif 000009
【図３ａ】
2008288565.tif 000010
【図３ｂ】
2008288565.tif 000011
【図３ｃ】
2008288565.tif 000012
【図３ｄ】
2008288565.tif 000013
【図４】
2008288565.tif 000014
【図５】
2008288565.tif 000015
【図６】
2008288565.tif 000016