(57)【要約】【課題】ゲート電極に接続するコンタクトを形成する際の設計上の制約を緩和する。【解決手段】半導体装置１００は、表面に拡散層領域１０２および素子分離絶縁膜１０４が形成された半導体基板１０１と、半導体基板１０１上に形成されたゲート電極１０８と、ゲート電極１０８上に形成され、ゲート電極１０８と接続されたコンタクト１１０と、ゲート電極１０８とコンタクト１１０との接続箇所下方において半導体基板１０１とゲート電極１０８との間に配置されるとともに、ゲート電極１０８のゲート長方向の断面においてゲート電極１０８よりも幅広に形成された保護膜１０６とを含む。【選択図】図１
2008041835.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタが形成された半導体装置であって、
半導体基板と、
前記半導体基板上に形成されたゲート電極と、
前記ゲート電極上に形成された層間絶縁膜と、
前記層間絶縁膜中において前記ゲート電極に到達するコンタクトホール内に導電材料を埋め込むことにより形成され、前記ゲート電極と接続されたコンタクトと、
前記ゲート電極と前記コンタクトとの接続箇所下方において前記半導体基板と前記ゲート電極との間に配置されるとともに、前記ゲート電極のゲート長方向の断面において当該ゲート電極よりも幅広に形成された保護膜と、
を含む半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記半導体基板表面には、拡散層領域と素子分離絶縁膜が形成された分離領域とが形成され、
前記ゲート電極は、前記トランジスタのゲート電極として機能する部分と、前記コンタクトとの接続箇所として機能する部分とを含み、前記ゲート電極として機能する部分から前記接続箇所として機能する部分にわたって一方向に延在するとともに等幅に形成された半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記コンタクトは、前記分離領域上に形成され、
前記保護膜は、前記分離領域上に選択的に形成され、当該素子分離絶縁膜を構成する材料とは異なる材料により構成された半導体装置。
【請求項４】
請求項１から３いずれかに記載の半導体装置において、
前記コンタクトは、前記ゲート電極のゲート長方向の断面において、前記ゲート電極よりも幅広に形成され、前記ゲート電極側方において前記保護膜と接して設けられた半導体装置。
【請求項５】
請求項１から４いずれかに記載の半導体装置において、
前記保護膜は、シリコン窒化膜により構成された半導体装置。
【請求項６】
半導体基板上全面に、当該半導体基板表面を保護する保護膜を形成する工程と、
所定パターンを有するマスクを用いて、前記保護膜を選択的に除去する工程と、
前記半導体基板上全面に、ゲート電極を構成する電極材料を形成する工程と、
前記電極材料をパターニングしてゲート電極を形成する工程と、
前記半導体基板上全面に層間絶縁膜を形成する工程と、
前記層間絶縁膜を選択的にエッチングして前記ゲート電極に達するコンタクトホールを形成する工程と、
前記コンタクトホール内を導電材料で埋め込み、前記ゲート電極に接続するコンタクトを形成する工程と、
を含み、
前記保護膜を選択的に除去する工程において、前記マスクは、前記コンタクトと前記ゲート電極との接続箇所下方であって、前記ゲート電極のゲート長方向の断面において当該ゲート電極よりも幅広の領域を保護するように構成されている半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法において、
前記コンタクトホールを形成する工程において、前記コンタクトホールは、前記ゲート電極のゲート長方向の断面において当該ゲート電極よりも幅広に形成するとともに、前記ゲート電極側方において前記保護膜に達するように形成する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置とその製造方法に関し、とくに、ゲート電極および当該ゲート電極に接続されたコンタクトを含む半導体装置とその製造方法に関する。
【背景技術】
【０００２】
特許文献１（特開平５−４８０２２号公報）には、ＰチャネルＭＯＳトランジスタを構成するＰ型拡散領域とＮチャネルＭＯＳトランジスタを構成するＮ型拡散領域に共通ゲート電極を配置し、Ｐ型拡散領域とＮ型拡散領域の間の領域に存在するゲート電極の幅を拡散領域に存在するゲート電極の幅より大にして、幅広のゲート電極上にゲート電極と上層に形成された配線とを接続するコンタクトを設けた構成が記載されている。
【０００３】
特許文献２（特開平１１−１９５７０４号公報）には、ゲート電極の上にストッパ膜が設けられ、さらにその上にゲート電極を覆うように層間絶縁膜が形成された構成の半導体装置が記載されている。ストッパ膜は、層間絶縁膜よりもエッチング選択比の高い材料で形成されている。
【０００４】
図６は、特許文献１に記載されたのと同様の従来の半導体装置の構成を示す平面図である。図７および図８は、それぞれ、図６のＥ−Ｆ断面図および図６のＧ−Ｆ断面図である。
【０００５】
半導体装置１０は、半導体基板１と、その表面に形成された拡散層領域２および素子分離絶縁膜４を含む。また、半導体装置１０は、半導体基板１上の拡散層領域２および素子分離絶縁膜４にわたって形成された複数のゲート電極８を含む。さらに、半導体装置１０は、ゲート電極８上に形成されるとともにゲート電極８に接続されたコンタクト１１を含む。半導体装置１０のゲート電極８は、素子分離絶縁膜４上において、拡散層領域２上よりも幅が広く形成された台座９を含む。
【０００６】
このような構成の半導体装置１０は、たとえば以下の手順で形成される。まず半導体基板１上全面にたとえばＣＶＤ法によりシリコン窒化膜等を形成する。つづいて、リソグラフィ技術により、素子分離絶縁膜４を形成する領域のシリコン窒化膜を選択的に除去する。次いで、シリコン窒化膜をマスクとするエッチング技術により、半導体基板１に素子分離絶縁膜４形成用のトレンチを形成する。その後、半導体基板１上全面にＣＶＤ法でシリコン酸化膜を形成し、トレンチ内をシリコン酸化膜で埋め込む。つづいて、トレンチ外部に露出したシリコン酸化膜をＣＭＰ技術により除去して平坦化する。なお、トレンチ内をシリコン酸化膜で埋め込む前に、トレンチ側壁にたとえば熱酸化法やＣＶＤ法でシリコン窒化膜等により構成されたライナー膜を形成してもよい。その後、トレンチ形成時のマスクとして用いたシリコン窒化膜をたとえばウェットエッチ技術にて除去する。
【０００７】
つづいて、リソグラフィ技術・イオン注入技術によりトランジスタのチャネル部等へのイオン注入を行い、拡散層領域２を形成する。次いで、半導体基板１上全面にゲート電極８を構成する電極材料を形成し、パターニングしてゲート電極８を形成する。このとき、台座９も形成される。台座９は、ゲート電極８と同じ材料により構成される。
【０００８】
その後、ゲート電極８をマスクとして拡散層領域２にイオン注入等を行う。つづいて、熱処理により拡散層領域２を活性化する。これによりトランジスタが形成される。次いで、半導体基板１上全面に層間絶縁膜１２を形成する。その後、リソグラフィ技術・エッチング技術により、層間絶縁膜１２にコンタクトホールを形成する。つづいて、コンタクトホール内をたとえばタングステン等の導電材料で埋め込み、コンタクト１１を形成する。
【０００９】
図６に示したように、ゲート電極８とコンタクト１１との接続箇所において、ゲート電極８の幅が広い台座９が形成されているため、層間絶縁膜１２にコンタクトホールを形成する際に、ゲート電極８の台座９が半導体基板１表面を保護する。そのため、コンタクト１１の幅がゲート電極８より広い場合や、目ずれ等が生じた場合でも、半導体基板１表面がエッチングされるのを防ぐことができ、プロセスマージンを稼ぐことができる。
【特許文献１】特開平５−４８０２２号公報
【特許文献２】特開平１１−１９５７０４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、従来のように、ゲート電極とコンタクトとの接続箇所において、ゲート電極の幅を広く形成すると、設計上の制約が生じ、集積度向上や微細化にも支障が生じるという問題があった。
【課題を解決するための手段】
【００１１】
本発明によれば、
トランジスタが形成された半導体装置であって、
半導体基板と、
前記半導体基板上に形成されたゲート電極と、
前記ゲート電極上に形成された層間絶縁膜と、
前記層間絶縁膜中において前記ゲート電極に到達するコンタクトホール内に導電材料を埋め込むことにより形成され、前記ゲート電極と接続されたコンタクトと、
前記ゲート電極と前記コンタクトとの接続箇所下方において前記半導体基板と前記ゲート電極との間に配置されるとともに、前記ゲート電極のゲート長方向の断面において当該ゲート電極よりも幅広に形成された保護膜と、
を含む半導体装置が提供される。
【００１２】
本発明によれば、
半導体基板上全面に、当該半導体基板表面を保護する保護膜を形成する工程と、
所定パターンを有するマスクを用いて、前記保護膜を選択的に除去する工程と、
前記半導体基板上全面に、ゲート電極を構成する電極材料を形成する工程と、
前記電極材料をパターニングしてゲート電極を形成する工程と、
前記半導体基板上全面に層間絶縁膜を形成する工程と、
前記層間絶縁膜を選択的にエッチングして前記ゲート電極に達するコンタクトホールを形成する工程と、
前記コンタクトホール内を導電材料で埋め込み、前記ゲート電極に接続するコンタクトを形成する工程と、
を含み、
前記保護膜を選択的に除去する工程において、前記マスクは、前記コンタクトと前記ゲート電極との接続箇所下方であって、前記ゲート電極のゲート長方向の断面において当該ゲート電極よりも幅広の領域を保護するように構成されている半導体装置の製造方法が提供される。
【００１３】
ここで、保護膜は、前記コンタクトと前記半導体基板とが接触しないよう表面を保護する。また、保護膜は、エッチングにより層間絶縁膜にコンタクトホールを形成する際に、半導体基板表面を保護する機能を有する。すなわち、保護膜は、層間絶縁膜にコンタクトホールを形成する際に用いるエッチングガスに対するエッチング耐性が半導体基板（素子分離絶縁膜または拡散層領域）よりも高い材料により構成することができる。保護膜は、コンタクトホール形成箇所下方における半導体基板表面の構成材料とは異なる材料により構成することができる。
【００１４】
本実施の形態における半導体装置およびその製造方法によれば、コンタクトとゲート電極との接続箇所下方に保護膜が形成されており、半導体基板表面が保護される。そのため、従来のように、ゲート電極に幅広の台座を設ける必要がない。そのため、設計上の制約が緩和され、集積度を向上させたり微細化することができる。
【００１５】
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、などの間で変換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１６】
本発明によれば、ゲート電極に接続するコンタクトを形成する際の設計上の制約を緩和することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１８】
図１は、本実施の形態における半導体装置１００の構成を示す平面図である。図２は図１のＡ−Ｂ断面図である。
【００１９】
半導体装置１００は、半導体基板１０１と、半導体基板１０１表面に形成された拡散層領域１０２および素子分離絶縁膜１０４（分離領域）とを含む。以下、拡散層領域１０２および素子分離絶縁膜１０４とを含めて半導体基板１０１という。
【００２０】
半導体装置１００は、半導体基板１０１上に形成された複数のゲート電極１０８と、ゲート電極１０８上に形成された層間絶縁膜１１２と、ゲート電極１０８上に形成され、ゲート電極１０８と接続されたコンタクト１１０とを含む。コンタクト１１０は、層間絶縁膜１１２中においてゲート電極１０８に到達するコンタクトホール内に導電材料を埋め込むことにより形成される。
【００２１】
本実施の形態において、コンタクト１１０は、素子分離絶縁膜１０４上に形成される。ゲート電極１０８は、拡散層領域１０２上のトランジスタのゲート電極として機能する部分と、素子分離絶縁膜１０４上のコンタクト１１０との接続箇所として機能する部分とを含む。ゲート電極１０８は、トランジスタのゲート電極として機能する部分から接続箇所として機能する部分にわたって一方向に延在するとともに等幅に形成される。図１において、とくに区別していないが、素子分離絶縁膜１０４で区切られた二つの拡散層領域１０２の一方をＰ型不純物拡散層領域、他方をＮ型不純物拡散層領域とすることができ、１つのゲート電極１０８により、Ｐ型ＭＯＳトランジスタとＮ型ＭＯＳトランジスタを構成することができる。
【００２２】
また、半導体装置１００は、ゲート電極１０８とコンタクト１１０との接続箇所下方においてゲート電極１０８と半導体基板１０１との間に形成された保護膜１０６をさらに含む。図２に示すように、保護膜１０６は、ゲート電極１０８のゲート長方向の断面においてゲート電極１０８よりも幅広に形成される。図２は、ゲート電極１０８のゲート長方向の断面を示す図である。また、コンタクト１１０は、ゲート電極１０８のゲート長方向の断面において、ゲート電極１０８よりも幅広に形成される。保護膜１０６は、ゲート電極１０８のゲート長方向の断面においてコンタクト１１０よりも幅広に形成される。コンタクト１１０は、ゲート電極１０８側方において保護膜１０６と接して設けられる。
【００２３】
本実施の形態において、素子分離絶縁膜１０４は、たとえばシリコン酸化膜により構成することができる。保護膜１０６は、素子分離絶縁膜１０４を構成する材料とは異なる材料により構成することができる。保護膜１０６は、たとえばシリコン窒化膜により構成することができる。本実施の形態において、保護膜１０６は、コンタクト１１０とゲート電極１０８との接続箇所下方に選択的に形成される。たとえば保護膜１０６をシリコン窒化膜により構成した場合、半導体基板１０１上全面に保護膜１０６が形成されていると、後工程の熱処理等により保護膜１０６に応力がかかり、ウェハ反りが生じるおそれがある。本実施の形態において、選択的に保護膜１０６を形成することにより、このようなウェハ反りを防ぐことができる。
【００２４】
このような構成とすると、ゲート電極１０８上にゲート電極１０８よりも幅広のコンタクト１１０を形成する際に層間絶縁膜１１２をエッチングしてコンタクトホールを形成する場合でも、保護膜１０６が半導体基板１０１表面を保護するので、半導体基板１０１（本実施の形態においては素子分離絶縁膜１０４）がエッチングされるのを防ぐことができる。また、保護膜１０６は、コンタクト１１０よりも面内方向の断面積が大きく形成され、コンタクト１１０の形成箇所において半導体基板１０１表面を保護する。そのため、加工マージンが増加する。
【００２５】
図３は、図１のＣ−Ｄ断面図に該当する工程断面図である。以下、図３を参照して本実施の形態における半導体装置１００の製造手順を説明する。
まず、半導体基板１０１上全面にたとえばＣＶＤ法により、素子分離絶縁膜１０４を形成するためのマスク膜１２０を形成する。ここで、マスク膜１２０は、シリコン窒化膜とすることができる。つづいて、マスク膜１２０上に所定パターンのレジスト膜１２２を形成する。レジスト膜１２２は、素子分離絶縁膜１０４を形成する箇所が開口されたパターンを有する。次いで、レジスト膜１２２をマスクとして素子分離絶縁膜１０４を形成する領域のマスク膜１２０を選択的に除去する。つづいて、マスク膜１２０をマスクとして半導体基板１０１をエッチングすることにより、半導体基板１０１に素子分離絶縁膜１０４形成用のトレンチ１２４を形成する（図３（ａ））。
【００２６】
次いで、レジスト膜１２２を除去する。その後、半導体基板１０１上全面にＣＶＤ法でシリコン酸化膜を形成し、トレンチ１２４内をシリコン酸化膜で埋め込む。つづいて、トレンチ１２４外部に露出したシリコン酸化膜をＣＭＰ技術により除去して平坦化する。これにより、素子分離絶縁膜１０４が形成される。なお、トレンチ１２４内をシリコン酸化膜で埋め込む前に、トレンチ１２４側壁にたとえば熱酸化法やＣＶＤ法でシリコン窒化膜等により構成されたライナー膜を形成してもよい。
【００２７】
この後、マスク膜１２０をウェットエッチ技術により除去する。つづいて、半導体基板１０１上全面にＣＶＤ法により保護膜１０６を形成する。保護膜１０６は、シリコン窒化膜とすることができる。つづいて、保護膜１０６上に所定パターンのレジスト膜１２６（マスク）を形成する（図３（ｂ））。レジスト膜１２６は、コンタクト１１０とゲート電極１０８との接続箇所下方の領域であって、ゲート電極１０８のゲート長方向の断面においてゲート電極１０８よりも幅広の領域を保護するように構成される。より詳細には、レジスト膜１２６は、コンタクト１１０と半導体基板１０１との間の領域全面に保護膜１０６が形成されるように、コンタクト１１０よりも面内方向の断面積が大きい領域を保護するように構成される。
【００２８】
次いで、レジスト膜１２６をマスクとして保護膜１０６を選択的に除去する。これにより、後にコンタクトホールを形成する領域全面に保護膜１０６が選択的に形成された状態となる。その後、リソグラフィ技術・イオン注入技術によりトランジスタのチャネル部等へのイオン注入を行い、拡散層領域１０２を形成する。その後、半導体基板１０１上全面にゲート電極１０８を構成する電極材料を形成し、パターニングしてゲート電極１０８を形成する（図３（ｃ））。
【００２９】
つづいて、ゲート電極１０８をマスクとして拡散層領域１０２にイオン注入等を行う。次いで、熱処理により拡散層領域１０２を活性化する。これにより、トランジスタが構成される。その後、半導体基板１０１上全面に層間絶縁膜１１２を形成する。つづいて、リソグラフィ技術・エッチング技術により、層間絶縁膜１１２にコンタクトホールを形成する。本実施の形態において、保護膜１０６がコンタクト１１０よりも面内方向の断面積が大きい領域に形成されているため、エッチング時に半導体基板１０１表面が保護される。そのため、図２に示したように、コンタクト１１０がゲート電極１０８よりも幅広に形成される場合でも、素子分離絶縁膜１０４がエッチングされることなくコンタクトホールを形成することができる。つまり、コンタクトホールを形成する際に、コンタクトホールは、ゲート電極１０８側方において保護膜１０６に達するように形成される。次いで、コンタクトホール内をたとえばタングステン等の導電材料で埋め込み、ゲート電極１０８に接続するコンタクト１１０を形成する（図３（ｄ））。
【００３０】
図４は、本実施の形態における半導体装置１００の構成の他の例を示す工程断面図である。
ここでは、コンタクト１１０が半導体基板１０１の拡散層領域１０２上に形成される点、素子分離絶縁膜１０４を形成するために用いたマスク膜１２０が保護膜１０６として用いられる点で図１〜図３を参照して説明した構成と異なる。以下、図４を参照してこの例における半導体装置１００の製造手順を説明する。図３を参照して説明したのと同様の部分は適宜説明を省略する。
【００３１】
まず、半導体基板１０１上にマスク膜１２０およびレジスト膜１２２を形成する。ここで、マスク膜１２０は、シリコン窒化膜とすることができる。つづいて、レジスト膜１２２をマスクとしてマスク膜１２０を選択的に除去する。つづいて、マスク膜１２０をマスクとして半導体基板１０１をエッチングすることにより、半導体基板１０１に素子分離絶縁膜１０４形成用のトレンチ１２４を形成する（図４（ａ））。
【００３２】
次いで、レジスト膜１２２を除去する。その後、トレンチ１２４内をシリコン酸化膜で埋め込む。つづいて、トレンチ１２４外部に露出したシリコン酸化膜をＣＭＰ技術により除去して平坦化する。これにより、素子分離絶縁膜１０４が形成される。
【００３３】
つづいて、マスク膜１２０上に所定パターンのレジスト膜１２８（マスク）を形成する（図４（ｂ））。レジスト膜１２８は、コンタクト１１０とゲート電極１０８との接続箇所下方であって、ゲート電極１０８のゲート長方向の断面においてゲート電極１０８よりも幅広の領域を保護するように構成される。より詳細には、レジスト膜１２８は、コンタクト１１０と半導体基板１０１との間の領域全面にマスク膜１２０（保護膜１０６）が残るように、コンタクト１１０よりも面内方向の断面積が大きい領域を保護するように構成される。
【００３４】
次いで、レジスト膜１２８をマスクとしてマスク膜１２０を選択的に除去する。これにより、後にコンタクトホールを形成する領域全面にマスク膜１２０（保護膜１０６）が選択的に形成された状態となる。その後、拡散層領域１０２およびゲート電極１０８を形成する（図４（ｃ））。
【００３５】
つづいて、ゲート電極１０８をマスクとして拡散層領域１０２にイオン注入等を行い、その後、熱処理により拡散層領域１０２を活性化する。次いで、半導体基板１０１上全面に層間絶縁膜１１２を形成する。その後、層間絶縁膜１１２にコンタクトホールを形成する。図５は、図４に示した構成の半導体装置１００のゲート電極１０８のゲート長方向の断面図である。本例においても、コンタクト１１０よりも面内方向の断面積が大きい領域に保護膜１０６が形成されているため、エッチング時に半導体基板１０１表面が保護される。そのため、図５に示したように、コンタクト１１０がゲート電極１０８よりも幅広に形成される場合でも、拡散層領域１０２がエッチングされることなくコンタクトホールを形成することができる。つまり、コンタクトホールを形成する際に、コンタクトホールは、ゲート電極１０８側方において保護膜１０６に達するように形成される。次いで、コンタクトホール内をたとえばタングステン等の導電材料で埋め込み、ゲート電極１０８に接続するコンタクト１１０を形成する（図４（ｄ））。
【００３６】
以上のように、本実施の形態における半導体装置１００によれば、ゲート電極１０８に他の領域よりも幅広の台座を設ける必要がないため、設計上の制約が緩和され、集積度を向上させたり微細化することができる。
【００３７】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００３８】
以上で説明した本発明の構成は、特許文献２に記載されたように、ゲート電極の上にストッパ膜が形成された構成と併用することができる。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態における半導体装置の構成を示す平面図である。
【図２】図１のＡ−Ｂ断面図である。
【図３】図１のＣ−Ｄ断面図に該当する工程断面図である。
【図４】本発明の実施の形態における半導体装置の構成の他の例を示す工程断面図である。
【図５】図４に示した半導体装置のゲート電極のゲート長方向の断面図である。
【図６】従来の半導体装置の構成を示す平面図である。
【図７】図６のＥ−Ｆ断面図である。
【図８】図６のＧ−Ｈ断面図である。
【符号の説明】
【００４０】
１００ 半導体装置
１０１ 半導体基板
１０２ 拡散層領域
１０４ 素子分離絶縁膜
１０６ 保護膜
１０８ ゲート電極
１１０ コンタクト
１１２ 層間絶縁膜
１２０ マスク膜
１２２ レジスト膜
１２４ トレンチ
１２６ レジスト膜
【図１】
2008041835.tif 000003
【図２】
2008041835.tif 000004
【図３】
2008041835.tif 000005
【図４】
2008041835.tif 000006
【図５】
2008041835.tif 000007
【図６】
2008041835.tif 000008
【図７】
2008041835.tif 000009
【図８】
2008041835.tif 000010