(57)【要約】【課題】  所望の低い素子面積抵抗を保持しつつ、スペーサー層を構成する半導体層の厚さを厚くすることができ、高いＭＲ特性が得られるとともに、素子面積抵抗のばらつきを抑えることができ、膜特性の信頼性が格段と向上するＣＰＰ−ＧＭＲ素子を提供する。【解決手段】  本発明のＣＰＰ−ＧＭＲ素子におけるスペーサー層は、非磁性金属材料から形成された第１の非磁性金属層および第２の非磁性金属層と、これらの第１の非磁性金属層および第２の非磁性金属層の間に介在された半導体層を有し、第１の非磁性金属層と半導体層との間、および／または、第２の非磁性金属層と半導体層との間に仕事関数調整層が形成されており、半導体層は、ｎ型半導体であり、仕事関数調整層は、第１の非磁性金属層および第２の非磁性金属層よりも小さな仕事関数を有する材料から構成される。【選択図】  図１
2008117953.tif 000002
【特許請求の範囲】
【請求項１】
スペーサー層と、
前記スペーサー層を挟むようにして積層形成される磁化固定層およびフリー層を有し、この積層方向にセンス電流が印加されてなるＣＰＰ（Current Perpendicular to Plane）構造の巨大磁気抵抗効果素子（ＣＰＰ−ＧＭＲ素子）であって、
前記フリー層は、外部磁界に応じて磁化の方向が変化するように機能しており、
前記スペーサー層は、非磁性金属材料から形成された第１の非磁性金属層および第２の非磁性金属層と、これらの第１の非磁性金属層および第２の非磁性金属層の間に介在された半導体層を有し、前記第１の非磁性金属層と前記半導体層との間、および／または、前記第２の非磁性金属層と前記半導体層との間に仕事関数調整層が形成されており、
前記半導体層は、ｎ型半導体であり、
前記仕事関数調整層は、前記第１の非磁性金属層および前記第２の非磁性金属層よりも小さな仕事関数を有する材料から構成されていることを特徴とする磁気抵抗効果素子。
【請求項２】
前記第１の非磁性金属層および第２の非磁性金属層が、それぞれ、Ｃｕであり、
前記仕事関数調整層が、ＺｎＣｕ、ＣｒＣｕ、ＭｎＣｕ、ＴｉＣｕのグループから選択された１種であり、
前記半導体層が、ＺｎＯ、ＺｎＳ、ＺｎＳｅ、ＧａＮ、ＧａＰ、ＧａＳｂ、ＩｎＳｎのグループから選択された１種である請求項１に記載の磁気抵抗効果素子。
【請求項３】
前記半導体層が、ＺｎＯであり、
前記仕事関数調整層が、Ｚｎ含有率３０〜６０ａｔ％のＺｎＣｕである請求項２に記載の磁気抵抗効果素子。
【請求項４】
前記半導体層が、ＺｎＯであり、
前記仕事関数調整層が、Ｃｒ含有率２０〜６０ａｔ％のＣｒＣｕである請求項２に記載の磁気抵抗効果素子。
【請求項５】
前記半導体層が、ＺｎＯであり、
前記仕事関数調整層が、Ｍｎ含有率２０〜６０ａｔ％のＭｎＣｕである請求項２に記載の磁気抵抗効果素子。
【請求項６】
前記半導体層が、ＺｎＯであり、
前記仕事関数調整層が、Ｔｉ含有率３０〜６０ａｔ％のＴｉＣｕである請求項２に記載の磁気抵抗効果素子。
【請求項７】
前記仕事関数調整層の膜厚は、０．３ｎｍ〜１．２０ｎｍである請求項１ないし請求項６のいずれかに記載の磁気抵抗効果素子。
【請求項８】
磁気抵抗効果素子の面積抵抗が、０．１〜０．３Ω・μｍ2である請求項１ないし請求項７のいずれかに記載の磁気抵抗効果素子。
【請求項９】
前記請求項３に記載の磁気抵抗効果素子の製造方法であって、
該方法は、
前記スペーサー層を形成するに際し、Ｃｕからなる第１の非磁性金属層、酸素が欠乏したＺｎＯからなる半導体層、Ｃｕからなる第２の非磁性金属層を順次スパッタ成膜して３層積層体を形成し、
しかる後、熱処理によって半導体層中の余剰のＺｎを、第１の非磁性金属層側、および第２の非磁性金属層側にそれぞれ拡散させるともに、第１の非磁性金属層と半導体層との間、および第２の非磁性金属層と前記半導体層との間に、それぞれ、ＺｎＣｕ合金からなる仕事関数調整層を形成させてなることを特徴とする磁気抵抗効果素子の製造方法。
【請求項１０】
記録媒体に対向する媒体対向面と、
前記記録媒体からの信号磁界を検出するために前記媒体対向面の近傍に配置された請求項１ないし請求項８のいずれかに記載された磁気抵抗効果素子と、
前記磁気抵抗効果素子の積層方向に電流を流すための一対の電極と、
を有してなることを特徴とする薄膜磁気ヘッド。
【請求項１１】
請求項１０に記載された薄膜磁気ヘッドを含み、記録媒体に対向するように配置されるスライダと、
前記スライダを弾性的に支持するサスペンションと、
を備えてなることを特徴とするヘッドジンバルアセンブリ。
【請求項１２】
請求項１０に記載された薄膜磁気ヘッドを含み、記録媒体に対向するように配置されるスライダと、
前記スライダを支持するとともに前記記録媒体に対して位置決めする位置決め装置と、
を備えてなることを特徴とするハードディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気記録媒体等の磁界強度を信号として読み取るための磁気抵抗効果素子、その磁気抵抗効果素子を備える薄膜磁気ヘッド、ならびにその薄膜磁気ヘッドを含むヘッドジンバルアセンブリおよびハードディスク装置に関する。
【背景技術】
【０００２】
近年、ハードディスク装置の面記録密度の向上に伴って、薄膜磁気ヘッドの性能の向上が求められている。薄膜磁気ヘッドとしては、基板に対して、読み出し専用の磁気抵抗効果素子（以下、単にＭＲ（Magneto-resistive）素子と簡略に記すことがある）を有する再生ヘッドと、書き込み専用の誘導型磁気変換素子を有する記録ヘッドと、を積層した構造の複合型薄膜磁気ヘッドが広く使用されている。
【０００３】
ＭＲ素子としては、異方性磁気抵抗(Anisotropic Magneto-resistive)効果を用いたＡＭＲ素子や、巨大磁気抵抗(Giant Magneto-resistive)効果を用いたＧＭＲ素子や、トンネル磁気抵抗(Tunnel-type Magneto-resistive)効果を用いたＴＭＲ素子等が挙げられる。
【０００４】
再生ヘッドの特性としては、特に、高感度で高出力であることが要求される。このような要求を満たす再生ヘッドとして、既に、スピンバルブ型ＧＭＲ素子を用いたＧＭＲヘッドが量産されている。また、近年では面記録密度のさらなる向上に応じてＴＭＲ素子を用いた再生ヘッドの量産も行なわれつつある。
【０００５】
スピンバルブ型ＧＭＲ素子は、一般に、非磁性層と、この非磁性層の一方の面に形成されたフリー層と、非磁性層の他方の面に形成された磁化固定層と、非磁性層とは反対に位置する側の磁化固定層の上に形成されたピンニング層（一般には反強磁性層）とを有している。フリー層は外部からの信号磁界に応じて磁化の方向が変化するよう作用する層であり、磁化固定層は、ピンニング層（反強磁性層）からの磁界によって、磁化の方向が固定される層である。
【０００６】
ところで、従来のＧＭＲヘッドは、磁気的信号検出用の電流（いわゆる、センス電流）を、ＧＭＲ素子を構成する各層の面に対して平行な方向に流す構造、すなわち、ＣＩＰ(Current In Plane)構造が主流となっていた（ＣＩＰ−ＧＭＲ素子）。これに対して、センス電流を、ＧＭＲ素子を構成する各層の面に対して垂直方向（積層方向）に流す構造、すなわち、ＣＰＰ(Current Perpendicular to Plane)構造のＧＭＲ素子（ＣＰＰ−ＧＭＲ素子）も次世代の素子として開発が進められている。
【０００７】
前述したＴＭＲ素子も電流を流す方向のみからの分類でいえば、ＣＰＰ構造の範疇に入っている。しかしながら、ＴＭＲ素子の積層膜構成および検出原理は、ＣＰＰ−ＧＭＲ素子のそれらとは、異なる。すなわち、ＴＭＲ素子は、一般には、フリー層と、磁化固定層と、これらの間に配置されたトンネルバリア層と、磁化固定層のトンネルバリア層と接する面とは反対側の面に配置された反強磁性層とを有している。トンネルバリア層は、トンネル効果によりスピンを保存した状態で電子が通過できる非磁性絶縁層である。それ以外の層、例えば、フリー層、磁化固定層、および反強磁性層は、スピンバルブ型ＧＭＲ素子に用いられるものと基本的に同様であるといえる。
【０００８】
ところで、ＴＭＲ素子を再生ヘッドに用いる場合には、ＴＭＲ素子の低抵抗化が要求される。その理由は以下のとおりである。つまり、磁気ディスク装置では、記録密度の向上とデータ転送レートの向上が要求されており、それに伴い、再生ヘッドには高周波応答性が良いことが要求される。ところが、ＴＭＲ素子の抵抗値が大きいと、ＴＭＲ素子およびそれに接続される回路において発生する浮遊容量が大きくなり、再生ヘッドの高周波応答特性が低下してしまう。そのため、ＴＭＲ素子には、必然的に素子の低抵抗化が要求されるのである。
【０００９】
一般的に、ＴＭＲ素子の低抵抗化のためには、トンネルバリヤ層の厚みを小さくすることが有効である。しかしながら、トンネルバリア層の厚みを小さくし過ぎると、トンネルバリア層に多くのピンホールが生じることによって、ＴＭＲ素子の寿命が短くなったり、フリー層と磁化固定層との間で磁気的な結合が生じることによって、ノイズの増大やＭＲ比の低下といったＴＭＲ素子の特性の劣化が生じたりするという問題が発生する。ここで、再生ヘッドにおいて発生するノイズをヘッドノイズと言う。ＴＭＲ素子を用いた再生ヘッドにおけるヘッドノイズには、ＧＭＲ素子を用いた再生ヘッドでは発生しないノイズ成分であるショットノイズが含まれる。そのため、ＴＭＲ素子を用いた再生ヘッドでは、ヘッドノイズが大きいという問題がある。
【００１０】
この一方で、ＣＰＰ−ＧＭＲ素子では、十分に大きなＭＲ比が得られないという問題点がある。その原因としては、非磁性導電層と磁性層との界面や、非磁性導電層中において、スピン偏極電子が散乱されるためと考えられる。
【００１１】
また、ＣＰＰ−ＧＭＲ素子では、抵抗値が小さいため、抵抗変化量も小さくなる。そのため、ＣＰＰ−ＧＭＲ素子を用いて大きな再生出力を得るためには、素子に印加する電圧を大きくする必要がある。しかし、素子に印加する電圧を大きくすると、以下のような問題が発生する。つまり、ＣＰＰ−ＧＭＲ素子では、各層の面に対して垂直な方向に電流が流される。すると、フリー層から磁化固定層へ、あるいは磁化固定層からフリー層へスピン偏極電子が注入される。このスピン偏極電子は、フリー層、または磁化固定層において、それらの磁化を回転させるトルク（以下、スピントルク）を発生させる。このスピントルクの大きさは電流密度に比例する。ＣＰＰ−ＧＭＲ素子に印加する電圧を大きくすると、電流密度が増加し、その結果、スピントルクが大きくなる。スピントルクが大きくなると磁化固定層の磁化の方向が変化してしまうという問題が発生する。
【００１２】
このような問題点を解決するために、本願出願人は、すでに、特願２００６−２７５９７２として、ノイズを抑制し、かつスピントルクの影響を抑制しながら大きなＭＲ比を得ることができるようにしたＣＰＰ−ＧＭＲ素子の発明の提案を行なっている。
【００１３】
すなわち、フリー層と磁化固定層との間に介在されるスペーサー層の構造を、好適な態様として、例えば、Ｃｕ／ＺｎＯ／Ｃｕとなるように構成しつつ、磁気抵抗効果素子の面積抵抗（ＡＲ：Area Resistivity）およびスペーサー層の導電率を所定の範囲内となるように規定している。
【００１４】
この提案によれば、上述のごとくスペーサー層を、例えばＣｕ／ＺｎＯ／Ｃｕの三層構造とすることによって、ノイズを抑制し、かつスピントルクの影響を抑制しながら大きなＭＲ比が得られている。
【００１５】
【特許文献１】特開２００３−８１０２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本願発明は、特願２００６−２７５９７２をさらに改良した発明であり、その提案趣旨は以下の通りである。
【００１７】
すなわち、特願２００６−２７５９７２の提案において、素子の面積抵抗および導電率を規定された所定の範囲内に納めようとすると、ＺｎＯ半導体の比抵抗が高いために、スペーサー層の三層構造の中間層としてＺｎＯで代表される半導体層の厚さは、１．２〜１．６ｎｍ程度と極めて薄く設定しなければならない。この範囲での使用は厳格な製造および品質管理のもとに製造されておれば勿論問題ないが、ＺｎＯで代表される半導体層の厚さが薄いと、成膜時の膜厚バラツキ等によってピンホールが発生してしまい、いわゆる電流狭窄型のＣＰＰ−ＧＭＲに見られるようなエレクトロマイグレーションにより特性の信頼性の悪化を招いてしまう恐れがある。また、研磨加工時において、ＺｎＯの上下に存在するＣｕ層がショートしてしまう恐れがあり、ノイズの発生や、ＭＲ変化率の劣化と言う現象を招いてしまう恐れがある。また、酸素分圧等の成膜条件が、ＺｎＯ表面において結晶格子の乱れなどの影響を与えることがあるが、この影響は膜厚が薄いほど大きくなる。影響を受けた部分の体積分率が、膜厚が薄いほど大きくなるからである。
【００１８】
このようにスペーサー層の三層構造の中間層としてＺｎＯで代表される半導体層の厚さが薄いという設計仕様では、様々なトラブルを引き起こす可能性があるといえる。
【００１９】
そこで、スペーサー層の三層構造の中間層として使用される半導体層は、所望の低い素子面積抵抗化が保持できるとともに、できるだけ厚さを厚くすることのできる新たな仕様の提案が望まれている。新たな仕様が、ＭＲ特性に悪影響を及ぼすことなく、より高いＭＲ特性が得られるか、あるいはＭＲ特性が同じレベルの高い状態に維持できているということは勿論のことである。
【００２０】
なお、公知の先行技術として本願発明に最も関連があると思われる文献として、上記特許文献１として引用した特開２００３−８１０２号が挙げられる。この文献には、磁化方向が固着された磁化固着層と、磁化方向が外部磁界に対応して変化する磁化自由層と、磁化固着層と磁化自由層との間に設けられた非磁性金属中間層と、磁化固着層と磁化自由層との間に設けられ、伝導キャリア数が１０22個／ｃｍ3以下の材料からなる抵抗調節層とを備えたＣＰＰ−ＧＭＲ素子が開示されている。この文献中には、抵抗調節層の材料の一つとして半導体が開示されているが、本願発明の構成に関する示唆は何らなされていない。
【課題を解決するための手段】
【００２１】
上述してきたような課題を解決するために、本発明は、スペーサー層と、前記スペーサー層を挟むようにして積層形成される磁化固定層およびフリー層を有し、この積層方向にセンス電流が印加されてなるＣＰＰ（Current Perpendicular to Plane）構造の巨大磁気抵抗効果素子（ＣＰＰ−ＧＭＲ素子）であって、前記フリー層は、外部磁界に応じて磁化の方向が変化するように機能しており、前記スペーサー層は、非磁性金属材料から形成された第１の非磁性金属層および第２の非磁性金属層と、これらの第１の非磁性金属層および第２の非磁性金属層の間に介在された半導体層を有し、前記第１の非磁性金属層と前記半導体層との間、および／または、前記第２の非磁性金属層と前記半導体層との間に仕事関数調整層が形成されており、前記半導体層は、ｎ型半導体であり、前記仕事関数調整層は、前記第１の非磁性金属層および前記第２の非磁性金属層よりも小さな仕事関数を有する材料から構成される。
【００２２】
また、本発明の磁気抵抗効果素子の好ましい態様として、前記第１の非磁性金属層および第２の非磁性金属層が、それぞれ、Ｃｕであり、前記仕事関数調整層が、ＺｎＣｕ、ＣｒＣｕ、ＭｎＣｕ、ＴｉＣｕのグループから選択された１種であり、前記半導体層が、ＺｎＯ、ＺｎＳ、ＺｎＳｅ、ＧａＮ、ＧａＰ、ＧａＳｂ、ＩｎＳｎのグループから選択された１種であるように構成される。
【００２３】
また、本発明の磁気抵抗効果素子の好ましい態様として、前記半導体層が、ＺｎＯであり、前記仕事関数調整層が、Ｚｎ含有率３０〜６０ａｔ％のＺｎＣｕであるように構成される。
【００２４】
また、本発明の磁気抵抗効果素子の好ましい態様として、前記半導体層が、ＺｎＯであり、前記仕事関数調整層が、Ｃｒ含有率２０〜６０ａｔ％のＣｒＣｕであるように構成される。
【００２５】
また、本発明の磁気抵抗効果素子の好ましい態様として、前記半導体層が、ＺｎＯであり、前記仕事関数調整層が、Ｍｎ含有率２０〜６０ａｔ％のＭｎＣｕであるように構成される。
【００２６】
また、本発明の磁気抵抗効果素子の好ましい態様として、前記半導体層が、ＺｎＯであり、前記仕事関数調整層が、Ｔｉ含有率３０〜６０ａｔ％のＴｉＣｕであるように構成される。
【００２７】
また、本発明の磁気抵抗効果素子の好ましい態様として、前記仕事関数調整層の膜厚は、０．３ｎｍ〜１．２０ｎｍであるように構成される。
【００２８】
また、本発明の磁気抵抗効果素子の好ましい態様として、磁気抵抗効果素子の面積抵抗が、０．１〜０．３Ω・μｍ2であるように構成される。
【００２９】
本発明は、前記の磁気抵抗効果素子の製造方法であって、該方法は、前記スペーサー層を形成するに際し、Ｃｕからなる第１の非磁性金属層、酸素が欠乏したＺｎＯからなる半導体層、Ｃｕからなる第２の非磁性金属層を順次スパッタ成膜して３層積層体を形成し、しかる後、熱処理によって半導体層中の余剰のＺｎを、第１の非磁性金属層側、および第２の非磁性金属層側にそれぞれ拡散させるともに、第１の非磁性金属層と半導体層との間、および第２の非磁性金属層と前記半導体層との間に、それぞれ、ＺｎＣｕ合金からなる仕事関数調整層を形成させてなるように構成される。
【００３０】
本発明の薄膜磁気ヘッドは、記録媒体に対向する媒体対向面と、前記記録媒体からの信号磁界を検出するために前記媒体対向面の近傍に配置された前記載の磁気抵抗効果素子と、前記磁気抵抗効果素子の積層方向に電流を流すための一対の電極と、を有してなるように構成される。
【００３１】
本発明のヘッドジンバルアセンブリは、前記の薄膜磁気ヘッドを含み、記録媒体に対向するように配置されるスライダと、前記スライダを弾性的に支持するサスペンションと、を備えてなるように構成される。
【００３２】
本発明のハードディスク装置は、前記の薄膜磁気ヘッドを含み、記録媒体に対向するように配置されるスライダと、前記スライダを支持するとともに前記記録媒体に対して位置決めする位置決め装置と、を備えてなるように構成される。
【発明の効果】
【００３３】
本発明は、スペーサー層と、前記スペーサー層を挟むようにして積層形成される磁化固定層およびフリー層を有し、この積層方向にセンス電流が印加されてなるＣＰＰ（Current Perpendicular to Plane）構造の巨大磁気抵抗効果素子（ＣＰＰ−ＧＭＲ素子）であって、前記フリー層は、外部磁界に応じて磁化の方向が変化するように機能しており、前記スペーサー層は、非磁性金属材料から形成された第１の非磁性金属層および第２の非磁性金属層と、これらの第１の非磁性金属層および第２の非磁性金属層の間に介在された半導体層を有し、前記第１の非磁性金属層と前記半導体層との間、および／または、前記第２の非磁性金属層と前記半導体層との間に仕事関数調整層が形成されており、前記半導体層は、ｎ型半導体であり、前記仕事関数調整層は、前記第１の非磁性金属層および前記第２の非磁性金属層よりも小さな仕事関数を有する材料から構成されているので、所望の低い素子面積抵抗化を保持しつつ、スペーサー層を構成する半導体層の厚さを厚くすることができ（換言すれば、半導体層の厚さを厚くしつつ、所望の低い素子面積抵抗を得ることができ）、高いＭＲ特性が得られるとともに、素子面積抵抗のばらつきが抑えられ、膜特性の信頼性が格段と向上するという極めて優れた効果が得られる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明を実施するための最良の形態について詳細に説明する。
【００３５】
図１は、本発明の実施の形態における再生ヘッドのＡＢＳ（Air Bearing Surface）であって、特に本発明の要部であるＣＰＰ構造の巨大磁気抵抗効果素子（ＣＰＰ−ＧＭＲ素子）のＡＢＳを模式的に示した図面である。ＡＢＳとは、再生ヘッドが記録媒体と対向する面（以下、媒体対向面ともいう）に相当するのであるが、本発明でいうＡＢＳは素子の積層構造が明瞭に観察できる位置での断面までを含む趣旨であり、例えば、厳密な意味での媒体対向面に位置しているＤＬＣ等の保護層（素子を覆う保護層）は必要に応じて省略して考えることができる。
【００３６】
図２は、本発明の好適な一実施の形態に係る薄膜磁気ヘッドの構成を説明するための図面であり、薄膜磁気ヘッドのＡＢＳおよび基板に垂直な断面を示した図面である。
【００３７】
図３は、本発明の好適な一実施の形態に係る薄膜磁気ヘッドの構成を説明するための図面であり、特に、薄膜磁気ヘッドの磁極部分のＡＢＳに平行な断面を示した図面である。
【００３８】
図４は、本発明の一実施の形態におけるヘッドジンバルアセンブリに含まれるスライダを示す斜視図である。図５は、本発明の一実施の形態におけるヘッドジンバルアセンブリを含むヘッドアームアセンブリを示す斜視図である。図６は、本発明の一実施の形態におけるハードディスク装置の要部を示す説明図である。図７は、本発明の一実施の形態におけるハードディスク装置の平面図である。
【００３９】
〔ＣＰＰ構造の巨大磁気抵抗効果素子（ＣＰＰ−ＧＭＲ素子）〕  
図１を参照して、本発明のＣＰＰ構造の巨大磁気抵抗効果素子（ＣＰＰ−ＧＭＲ素子）を有する再生ヘッドの構成について、詳細に説明する。
【００４０】
図１は、上述したように、再生ヘッドの媒体対向面に平行な断面に相当する断面図である。
【００４１】
本実施の形態における再生ヘッドは、図１に示されるように所定の間隔を開けて図面の上下に対向配置された第１のシールド層３および第２のシールド層８と、これら第１のシールド層３と第２のシールド層８との間に配置された巨大磁気抵抗効果素子５（以下、単に「ＧＭＲ素子５」と称す）と、ＧＭＲ素子５の２つの側部およびこの側部に沿って第１のシールド層３の上面の一部を覆う絶縁膜４と、絶縁膜４を介してＧＭＲ素子５の２つの側部に隣接する２つのバイアス磁界印加層６とを有している。
【００４２】
本実施の形態における第１のシールド層３と第２のシールド層８は、いわゆる磁気シールドの役目と、一対の電極として役目を兼ね備えている。つまり、磁気シールド機能に加え、センス電流をＧＭＲ素子に対して、ＧＭＲ素子５を構成する各層の面と交差する方向、例えば、ＧＭＲ素子を構成する各層の面に対して垂直な方向（積層方向）に流すための一対の電極としての機能をも有している。
【００４３】
なお、第１のシールド層３と第２のシールド層８とは別に、新たに、ＧＭＲ素子の上下に一対の電極を形成するようにしてもよい。
【００４４】
本発明における再生ヘッドは、本発明の要部であるＣＰＰ構造のＧＭＲ素子５を有している。
【００４５】
本発明におけるＣＰＰ構造のＧＭＲ素子５は、その構造を大きな概念でわかやすく区分して説明すると、図１に示されるごとく、スペーサー層４０と、このスペーサー層４０を挟むようにして積層形成される磁化固定層３０およびフリー層５０を有している。そして、ＧＭＲ素子５の積層方向にセンス電流が印加されて、その素子機能を発揮するようになっている。つまり、ＣＰＰ（Current Perpendicular to Plane）構造のＧＭＲ素子５である。
【００４６】
フリー層５０は、外部磁界、すなわち記録媒体からの信号磁界に応じて磁化の方向が変化する層であり、磁化固定層３０は、反強磁性層２２の作用によって磁化の方向が固定された層である。図１には、反強磁性層２２をボトム側（第１のシールド層３側）に形成した実施の形態が示されているが、反強磁性層２２をトップ側（第２のシールド層８側）に形成して、フリー層５０と磁化固定層３０の位置を入れ替えた実施の形態とすることもできる。
【００４７】
（磁化固定層３０の説明）
本発明における磁化固定層３０は、第１のシールド層３の上に形成された下地層２１を介して形成されたピンニング作用を果たす反強磁性層２２の上に形成されている。
【００４８】
好適な態様として磁化固定層３０は、反強磁性層２２側から、アウター層３１、非磁性中間層３２、およびインナー層３３が順次積層された構成、すなわち、いわゆるシンセティックピンド層を構成している。
【００４９】
アウター層３１およびインナー層３３は、例えば、ＣｏやＦｅを含む強磁性材料からなる強磁性層を有して構成される。アウター層３１とインナー層３３は、反強磁性的に結合し、互いの磁化の方向が逆方向となるように固定されている。
【００５０】
アウター層３１およびインナー層３３は、例えば、Ｃｏ70Ｆｅ30（原子％）の合金層とすることが好ましい。アウター層の厚さは、３〜７ｎｍ程度、インナー層３３の厚さは３〜１０ｎｍ程度とすることが好ましい。また、インナー層３３には、ホイスラー合金層を含んでいてもよい。
【００５１】
非磁性中間層３２は、例えば、Ｒｕ，Ｒｈ，Ｉｒ，Ｒｅ，Ｃｒ，Ｚｒ，Ｃｕのグループから選ばれた少なくとも１種を含む非磁性材料から構成される。非磁性中間層３２の厚さは、例えば０．３５〜１．０ｎｍ程度とされる。非磁性中間層３２はインナー層３３の磁化と、アウター層３１の磁化とを互いに逆方向に固定するために設けられている。「磁化が互いに逆方向」というのは、これらの２つの磁化が互いに１８０°異なる場合のみに狭く限定解釈されることなく、１８０°±２０°異なる場合をも含む広い概念である。
【００５２】
（フリー層５０の説明）
フリー層５０は、外部磁界、すなわち記録媒体からの信号磁界に応じて磁化の方向が変化する層であり、保磁力が小さい強磁性層（軟磁性層）により構成されている。フリー層５０の厚さは、例えば２〜１０ｎｍ程度とされる。単層のみで構成することもできるが、積層された複数の強磁性層を含んだ多層膜としてもよい。また、フリー層５０には、ホイスラー合金層を含んでいてもよい。
【００５３】
このようなフリー層５０の上には、図１に示されるごとく、例えばＴａやＲｕ層からなる保護層２６が形成される。その厚さは、０．５〜２０ｎｍ程度とされる。
【００５４】
（スペーサー層４０の説明）
図１に示される態様において、本発明におけるスペーサー層４０は、第１の非磁性金属層４１および第２の非磁性金属層４３と、これらの第１および第２の非磁性金属層４１，４３の間に介在された半導体層４２を有し構成され、さらに、第１の非磁性金属層４１と半導体層４２との間、および、第２の非磁性金属層４３と半導体層４２との間に、それぞれ、仕事関数調整層４５および仕事関数調整層４７が形成された形態となっている。仕事関数調整層４５および仕事関数調整層４７は、図１に示されるごとく双方設けることが望ましいが、仕事関数調整層４５、４７のいずれか、一方のみに存在させるようにしてもよい。
【００５５】
具体的なスペーサー層４０の構成として、
（１）第１の非磁性金属層４１／仕事関数調整層４５／半導体層４２／仕事関数調整層４７／第２の非磁性金属層４３の形態や、
（２）第１の非磁性金属層４１／仕事関数調整層４５／半導体層４２／第２の非磁性金属層４３の形態や、
（３）第１の非磁性金属層４１／半導体層４２／仕事関数調整層４７／第２の非磁性金属層４３の形態が、例示できる。
【００５６】
本発明でいう「仕事関数調整層４５、４７」は、第１の非磁性金属層４１と半導体層４２と接合界面、および／または第２の非磁性金属層４３と半導体層４２との接合界面に挿入され、接合界面における電子の濃度を高めて接合抵抗を低下させて、その結果として、半導体層の厚さを厚くしても素子全体の抵抗値を小さくすることができるような作用をしている。
【００５７】
「仕事関数」は、「フェルミエネルギー」と所定の相関があり、仕事関数が大きいということは、フェルミエネルギーが小さいという関係にあり、仕事関数が小さいということはフェルミエネルギーが大きいという関係にある。「仕事関数」は、金属や半導体の結晶表面から１個の電子を表面のすぐ外側に取り出すのに必要な最小のエネルギーとして定義される。
【００５８】
金属とｎ型半導体が接触した場合、金属のフェルミエネルギーが高いと、界面でフェルミエネルギーを整合させるために、金属側から半導体側に電子が移動する。金属としてＣｕ、半導体としてＺｎＯの接合、すなわち、Ｃｕ／ＺｎＯの接合を考えた場合に、Ｃｕのフェルミエネルギーは８．４ｅＶであり、ＺｎＯのフェルミエネルギーは４．２ｅＶである。従って、ＣｕからＺｎＯ側の界面に電子が移動し、界面の電子の濃度が高まる。従って、ＣｕとＺｎＯの間に、Ｃｕよりも大きなフェルミエネルギーを持つ仕事関数調整層を介在させることにより、界面の接合抵抗を下げることができ、その結果として、ＺｎＯ半導体層の膜厚を厚くとることが可能となるものと考えられる。
【００５９】
従って、本願発明において、仕事関数調整層４５、４７は、それらの層を構成する材料の仕事関数の値が、第１の非磁性金属層４１および第２の非磁性金属層４３を構成する材料の仕事関数の値よりも小さい材料から構成される。
【００６０】
本発明における半導体層４２は、ｎ型半導体から構成される。
【００６１】
〔本発明におけるスペーサー層４０の具体的構成〕
本発明におけるスペーサー層４０の具体的構成について、以下詳細に説明する。
【００６２】
（第１の非磁性金属層４１および第２の非磁性金属層４３）
第１の非磁性金属層４１および第２の非磁性金属層４３は、それぞれ、Ｃｕから構成される。その厚さは、０．３〜２．０ｎｍ、好ましくは、０．５〜１．０ｎｍとされる。この値が、０．３ｎｍ未満となると、ＭＲ比が低下する。これは第１および第２の非磁性金属層の厚さが小さくなり過ぎると、第１および第２の非磁性金属層が連続的に成長せずに島状になり、その結果、スピン偏極電子の散乱が発生しやすくなるためと考えられる。また、この値が３．０ｎｍを超えて大きくなりすぎても、ＭＲ比が低下する。この場合もやはり、第１および第２の非磁性金属層中でのスピン偏極電子の散乱が顕著に発生してしまうためであると考えられる。
【００６３】
このような第１の非磁性金属層４１および第２の非磁性金属層４３の片面（仕事関数調整層４５、４７と接する側と反対の面）は、前述した強磁性層である磁化固定層３０およびフリー層５０と接しているが、スピン偏極した伝導電子を生成させるためには、第１の非磁性金属層４１および第２の非磁性金属層４３はＣｕから構成させ、かつ界面に不純物が介在しないようにする必要がある。なお、本実施の形態では、図１に示されるように第１の非磁性金属層４１が磁化固定層３０側に位置しており、第２の非磁性金属層４３がフリー層５０側に位置している場合が例示してある。
【００６４】
（半導体層４２）
半導体層４２は、ＺｎＯ、ＺｎＳ、ＺｎＳｅ、ＧａＮ、ＧａＰ、ＧａＳｂ、ＩｎＳｎから選択された１種からなるｎ型半導体として構成される。より好ましいのは、ＺｎＯである。
【００６５】
本発明においては、仕事関数調整層４５、４７の挿入により、接合抵抗を下げることができるので、半導体層４２の膜厚を厚くしつつも、所望低い素子の面積抵抗ＡＲを得ることができる。
【００６６】
半導体層４２をＺｎＯから構成する場合、その厚さは、１．２〜２．０ｎｍ程度とされる。
【００６７】
（仕事関数調整層４５、４７）
仕事関数調整層４５、４７は、好ましくは、ＺｎＣｕ、ＣｒＣｕ、ＭｎＣｕ、ＴｉＣｕのグループから選択された１種から構成される。以下、場合を分けて説明する。
【００６８】
（ｉ）上述のごとく第１の非磁性金属層４１および第２の非磁性金属層４３をＣｕから構成し、半導体層４２をＺｎＯから構成し、仕事関数調整層４５、４７としてＺｎＣｕ合金を用いる場合、当該ＺｎＣｕ合金のＺｎ含有率は、３０〜６０ａｔ％、好ましくは、４０〜５０ａｔ％とされる。この値が３０ａｔ％未満となると、ＺｎＣｕ合金のフェルミエネルギーの大きさが十分でなく、界面での接続抵抗を下げるという効果が顕著でなくなり、半導体層の膜厚を厚くすることが出来なくなってしまうという不都合が生じる。この一方で、この値が６０ａｔ％を超えると、ＭＲ比が劣化してしまうという不都合が生じる。
【００６９】
（ii）上述のごとく第１の非磁性金属層４１および第２の非磁性金属層４３をＣｕから構成し、半導体層４２をＺｎＯから構成し、仕事関数調整層４５、４７としてＣｒＣｕ合金を用いる場合、当該ＣｒＣｕ合金のＣｒ含有率は、２０〜６０ａｔ％、好ましくは、３０〜５０ａｔ％とされる。この値が２０ａｔ％未満となると、ＣｒＣｕ合金のフェルミエネルギーの大きさが十分でなく、界面での接続抵抗を下げるという効果が顕著でなくなり、半導体層の膜厚を厚くすることが出来なくなってしまうという不都合が生じる。この一方で、この値が６０ａｔ％を超えると、ＭＲ比が劣化してしまうという不都合が生じる。
【００７０】
（iii）上述のごとく第１の非磁性金属層４１および第２の非磁性金属層４３をＣｕから構成し、半導体層４２をＺｎＯから構成し、仕事関数調整層４５、４７としてＭｎＣｕ合金を用いる場合、当該ＭｎＣｕ合金のＣｒ含有率は、２０〜６０ａｔ％、好ましくは、３０〜５０ａｔ％とされる。この値が２０ａｔ％未満となると、ＭｎＣｕ合金のフェルミエネルギーの大きさが十分でなく、界面での接続抵抗を下げるという効果が顕著でなくなり、半導体層の膜厚を厚くすることが出来なくなってしまうという不都合が生じる。この一方で、この値が６０ａｔ％を超えると、ＭＲ比が劣化してしまうという不都合が生じる。
【００７１】
（iV）上述のごとく第１の非磁性金属層４１および第２の非磁性金属層４３をＣｕから構成し、半導体層４２をＺｎＯから構成し、仕事関数調整層４５、４７としてＴｉＣｕ合金を用いる場合、当該ＴｉＣｕ合金のＴｉ含有率は、３０〜６０ａｔ％、好ましくは、４０〜５０ａｔ％とされる。この値が３０ａｔ％未満となると、ＴｉＣｕ合金のフェルミエネルギーの大きさが十分でなく、界面での接続抵抗を下げるという効果が顕著でなくなり、半導体層の膜厚を厚くすることが出来なくなってしまうという不都合が生じる。この一方で、この値が６０ａｔ％を超えると、ＭＲ比が劣化してしまうという不都合が生じる。
【００７２】
なお、半導体層４２をＺｎＯから、ＺｎＳ、ＺｎＳｅ、ＧａＮ、ＧａＰ、ＧａＳｂ、ＩｎＳｎ等に置き換えた場合においても、上記（ｉ）〜（iV）と同様な傾向が得られる。
【００７３】
仕事関数調整層４５、４７の膜厚は、１原子膜以上、特に０．３ｎｍ〜１．２０ｎｍ、さらには、０．５ｎｍ〜１．０ｎｍとするのが好ましい。この膜厚が１原子膜の厚さ未満となると、仕事関数調整層本来の機能が失われるという不都合が生じてしまう。この一方で、この厚さが１．２０ｎｍを超えると、スピン偏極電子の散乱が顕著に発生し、ＭＲ比が低下してしまうという不都合が生じてしまう。
【００７４】
このような構成からなるスペーサー層４０の導電率は、１３３〜４３２（Ｓ／ｃｍ）、好ましくは２００〜３５０（Ｓ／ｃｍ）の範囲内とすることが望ましい。スペーサー層４０の導電率は、スペーサー層４０の抵抗率（Ω・ｃｍ）の逆数として定義される。
【００７５】
上述してきたスペーサー層は、通常、該当組成からなるターゲットを用いて各構成層を順次スパッタ成膜することで、形成することができる。薄膜は、通常、成膜後所定の熱処理が行なわれる。半導体層を結晶化させて、膜の低抵抗化を図るためである。成膜後とは、半導体層の成膜後の意味と、素子全体の成膜後の意味の両方を含む。通常は、素子全体の成膜後に熱処理が行なわれる。
【００７６】
また、材料限定となってしまうが、スペーサー層を、（第１の非磁性金属層：Ｃｕ／仕事関数調整層：ＺｎＣｕ／半導体層：ＺｎＯ／仕事関数調整層：ＺｎＣｕ／第２の非磁性金属層：Ｃｕ）として構成する場合には、簡易な製造方法として以下の製造工程とすることが好ましい。
【００７７】
すなわち、まず最初に、スペーサー層を形成するに際し、Ｃｕからなる第１の非磁性金属層、酸素が欠乏したＺｎＯからなる半導体層（換言すればＺｎリッチなＺｎＯ半導体層）、Ｃｕからなる第２の非磁性金属層を、順次スパッタ成膜して３層積層体を形成しておく。具体的にはＣｕ／ＺｎＯ（酸素欠乏）／Ｃｕとなる。なお、酸素が欠乏したＺｎＯからなる半導体層を形成するには、酸素が欠乏したＺｎＯターゲットをそのまま用いてスパッタ成膜したり、あるいは、成膜直後にチャンバー内で真空中で、２００〜３００℃程度の熱処理を行うという手法をとれば良い。
【００７８】
このような３層積層体を形成した後、熱処理によって半導体層中の余剰のＺｎを、第１の非磁性金属層側、および第２の非磁性金属層側にそれぞれ拡散させるともに、第１の非磁性金属層と半導体層との間、および第２の非磁性金属層と前記半導体層との間に、それぞれ、ＺｎＣｕ合金からなる仕事関数調整層を形成させる。
【００７９】
熱処理温度は、拡散により所望のＺｎＣｕ合金が形成できる温度とすればよい。具体的には、２３０℃〜３２０℃、好ましくは、２８０〜３００℃である。このように熱拡散によって仕事関数調整層を形成させることにより、格段と優れた工程の簡略化が図られる。
【００８０】
（反強磁性層２２の説明）
反強磁性層２２は、上述したように磁化固定層３０との交換結合により、磁化固定層３０の磁化の方向を固定するように作用している。
【００８１】
反強磁性層２２は、例えば、Ｐｔ，Ｒｕ，Ｒｈ，Ｐｄ，Ｎｉ，Ｃｕ，Ｉｒ，ＣｒおよびＦｅのグループの中から選ばれた少なくとも１種からなる元素Ｍ´と、Ｍｎとを含む反強磁性材料から構成される。Ｍｎの含有量は３５〜９５原子％とすることが好ましい。反強磁性材料の中には、（１）熱処理しなくても反強磁性を示して強磁性材料との間で交換結合磁界を誘起する非熱処理系反強磁性材料と、（２）熱処理により反強磁性を示すようになる熱処理系反強磁性材料とがある。本発明においては（１）、（２）のいずれのタイプを用いても良い。非熱処理系反強磁性材料としては、ＲｕＲｈＭｎ，ＦｅＭｎ、ＩｒＭｎ等が例示できる。熱処理系反強磁性材料としては、ＰｔＭｎ，ＮｉＭｎ，ＰｔＲｈＭｎ等が例示できる。
【００８２】
反強磁性層２２の厚さは、５〜３０ｎｍ程度とされる。
【００８３】
なお、磁化固定層３０の磁化の方向を固定するための層として、上記反強磁性層に代えてＣｏＰｔ等の硬磁性材料からなる硬磁性層を設けるようにしてもよい。
【００８４】
また、反磁性層２２の下に形成されている下地層２１は、その上に形成される各層の結晶性や配向性を向上させるための層であり、特に、反強磁性層２２と磁化固定層３０との交換結合を良好にするために設けられる。このような下地層２１としては、例えばＴａ層とＮｉＣｒ層との積層体が用いられる。下地層２１の厚さは、例えば２〜６ｎｍ程度とされる。
【００８５】
本発明における磁気抵抗効果素子５（ＣＰＰ−ＧＭＲ素子５）の面積抵抗（ＡＲ：Area Resistivity）は、０．１〜０．３Ω・μｍ2の範囲、好ましくは、０．１２〜０．３Ω・μｍ2の範囲、より好ましくは、０．１４〜０．２８Ω・μｍ2の範囲である。０．１〜０．３Ω・μｍ2の範囲を外れると、ノイズを抑制し、かつスピントルクの影響を抑制しながら大きなＭＲ比を得ることが困難となってしまう。
【００８６】
面積抵抗ＡＲの測定対象となる素子（ＣＰＰ−ＧＭＲ素子）は、図１に示されるごとく、下地層２１、反強磁性層２２、磁化固定層３０、スペーサー層４０、フリー層５０、および保護層２６の積層体である。
【００８７】
さらに、図１に示される絶縁層４を構成する材料としては、例えばアルミナが用いられる。バイアス磁界印加層６としては、例えば、硬磁性層（ハードマグネット）や、強磁性層と反強磁性層との積層体が用いられ、具体的には、ＣｏＰｔやＣｏＣｒＰｔを例示することができる。
【００８８】
上述してきた本発明の実施形態におけるＣＰＰ構造の巨大磁気抵抗効果素子（ＣＰＰ−ＧＭＲ素子）は、例えば、スパッタ法等の真空成膜法を用いて形成することができる。また、必要に応じて、成膜後の熱処理が施される。
【００８９】
（薄膜磁気ヘッドの全体構成の説明） 
次いで、上述してきた磁気抵抗効果素子を備えてなる薄膜磁気ヘッドの全体構成について説明する。前述したように図２および図３は本発明の好適な一実施の形態に係る薄膜磁気ヘッドの構成について説明するための図面であり、図２は、薄膜磁気ヘッドのＡＢＳおよび基板に垂直な断面を示している。図３は、薄膜磁気ヘッドの磁極部分のＡＢＳに平行な断面を示している。
【００９０】
薄膜磁気ヘッドの全体構造は、その製造工程に沿って説明することによりその構造が容易に理解できると思われる。そのため、以下、製造工程を踏まえて薄膜磁気ヘッドの全体構造を説明する。
【００９１】
まず、アルティック（Ａｌ2Ｏ3・ＴｉＣ）等のセラミック材料よりなる基板１の上に、スパッタ法等によって、アルミナ（Ａｌ2Ｏ3）、二酸化珪素（ＳｉＯ2）等の絶縁材料からなる絶縁層２を形成する。厚さは、例えば０．５〜２０μｍ程度とする。
【００９２】
次に、この絶縁層２の上に、磁性材料からなる再生ヘッド用の下部シールド層３を形成する。厚さは、例えば０．１〜５μｍ程度とする。このような下部シールド層３に用いられる磁性材料としては、例えば、ＦｅＡｌＳｉ、ＮｉＦｅ、ＣｏＦｅ、ＣｏＦｅＮｉ、ＦｅＮ、ＦｅＺｒＮ、ＦｅＴａＮ、ＣｏＺｒＮｂ、ＣｏＺｒＴａ等が挙げられる。下部シールド層３は、スパッタ法またはめっき法等によって形成される。
【００９３】
次に、下部シールド層３の上に、再生用のＣＰＰ−ＧＭＲ素子５を形成する。
【００９４】
次に、図面では示していないが、ＭＲ素子の２つの側部および第１のシールド層３の上面を覆うように絶縁膜を形成する。絶縁膜はアルミナ等の絶縁材料より形成される。
【００９５】
次に、絶縁膜を介してＭＲ素子５の２つの側部に隣接するように、２つのバイアス磁界印加層６を形成する。次に、ＣＰＰ−ＧＭＲ素子５およびバイアス磁界印加層６の周囲に配置されるように絶縁膜７を形成する。絶縁膜７は、アルミナ等の絶縁材料によって形成される。
【００９６】
次に、ＣＰＰ−ＧＭＲ素子５、バイアス磁界印加層６および絶縁層７の上に、磁性材料からなる再生ヘッド用の第２のシールド層８を形成する。第２のシールド層８は、例えば、めっき法やスパッタ法により形成される。
【００９７】
次に、上部シールド層８の上に、スパッタ法等によって、アルミナ等の絶縁材料からなる分離層１８を形成する。次に、この分離層１８の上に、例えば、めっき法やスパッタ法により、磁性材料からなる記録ヘッド用の下部磁極層１９を形成する。第２のシールド層８および下部磁極層１９に用いられる磁性材料としては、ＮｉＦｅ，ＣｏＦｅ，ＣｏＦｅＮｉ，ＦｅＮ等の軟磁性材料があげられる。なお、第２のシールド層８、分離層１８および下部磁極層１９の積層体の代わりに、下部電極層を兼ねた第２のシールド層を設けても良い。
【００９８】
次に、下部磁極層１９の上に、スパッタ法等によって、アルミナ等の非磁性材料からなる記録ギャップ層９が形成される。厚さは、５０〜３００ｎｍ程度とされる。
【００９９】
次に、磁路形成のために、後述する薄膜コイルの中心部において、記録ギャップ層９を部分的にエッチングしてコンタクトホール９ａを形成する。
【０１００】
次に、記録ギャップ層９の上に、例えば銅（Ｃｕ）からなる薄膜コイルの第１層部分１０を、例えば２〜３μｍの厚さに形成する。なお、図２において、符号１０ａは、第１層部分１０のうち、後述する薄膜コイルの第２層部分１５に接続される接続部を示している。第１層部分１０は、コンタクトホール９ａの周囲に巻回される。
【０１０１】
次に、薄膜コイルの第１層部分１０およびその周辺の記録ギャップ層９を覆うように、フォトレジスト等の、加熱時に流動性を有する有機材料からなる絶縁層１１を所定のパターンに形成する。
【０１０２】
次に、絶縁層１１の表面を平坦にするために所定の温度で熱処理する。この熱処理により、絶縁層１１の外周および内周の各端縁部分は、丸みを帯びた斜面形状となる。
【０１０３】
次に、絶縁層１１のうちの後述する媒体対向面２０側の斜面部分から媒体対向面２０側にかけての領域において、記録ギャップ層９および絶縁層１１の上に、記録ヘッド用の磁性材料によって、上部磁極層１２のトラック幅規定層１２ａを形成する。上部磁極層１２は、このトラック幅規定層１２ａと、後述する連結部分層１２ｂおよびヨーク部分層１２ｃとで構成される。
【０１０４】
トラック幅規定層１２ａは、記録ギャップ層９の上に形成され、上部磁極層１２の磁極部分となる先端部と、絶縁層１１の媒体対向面２０側の斜面部分の上に形成されヨーク部分層１２ｃに接続される接続部と、を有している。先端部の幅は記録トラック幅と等しくなっている。接続部の幅は、先端部の幅よりも大きくなっている。
【０１０５】
トラック幅規定層１２ａを形成する際には、同時にコンタクトホール９ａの上に磁性材料からなる連結部分層１２ｂを形成するとともに、接続部１０ａの上に磁性材料からなる接続層１３を形成する。連結部分層１２ｂは、上部磁極層１２のうち、上部シールド層８に磁気的に連結される部分を構成する。
【０１０６】
次に、磁極トリミングを行なう。すなわち、トラック幅規定層１２ａの周辺領域において、トラック幅規定層１２ａをマスクとして、記録ギャップ層９および上部シールド層８の磁極部分における記録ギャップ層９側の少なくとも一部をエッチングする。これにより、図３に示されるごとく、上部磁極層１２の磁極部分、記録ギャップ層９および上部シールド層８の磁極部分の少なくとも一部の各幅が揃えられたトリム（Trim）構造が形成される。このトリム構造によれば、記録ギャップ層９の近傍における磁束の広がりによる実効的なトラック幅の増加を防止することができる。
【０１０７】
次に、全体に、アルミナ等の無機絶縁材料からなる絶縁層１４を、例えば３〜４μｍ厚さに形成する。
【０１０８】
次に、この絶縁層１４を、例えば化学機械研摩によって、トラック幅規定層１２ａ、連結部分層１２ｂ、接続層１３の表面に至るまで研摩して平坦化する。
【０１０９】
次に、平坦化された絶縁層１４の上に、例えば銅（Ｃｕ）からなる薄膜コイルの第２層部分１５を、例えば２〜３μｍの厚さに形成する。なお、図２において、符号１５ａは、第２層部分１５のうち、接続層１３を介して薄膜コイルの第１層部分１０の接続部１０ａに接続される接続部を示している。第２層部分１５は、連結部分層１２ｂの周囲に巻回される。
【０１１０】
次に、薄膜コイルの第２層部分１５およびその周辺の絶縁層１４を覆うように、フォトレジスト等の、加熱時に流動性を有する有機材料からなる絶縁層１６を所定のパターンに形成する。
【０１１１】
次に、絶縁層１６の表面を平坦にするために所定の温度で熱処理する。この熱処理により、絶縁層１６の外周および内周の各端縁部分は、丸みを帯びた斜面形状となる。
【０１１２】
次に、トラック幅規定層１２ａ、絶縁層１４、１６および連結部分層１２ｂの上にパーマロイ等の記録ヘッド用の磁性材料によって、上部磁性層１２のヨーク部分を構成するヨーク部分層１２ｃを形成する。ヨーク部分層１２ｃの媒体対向面２０側の端部は、媒体対向面２０から離れた位置に配置されている。また、ヨーク部分層１２ｃは、連結部分層１２ｂを介して下部磁極層１９に接続されている。
【０１１３】
次に、全体を覆うように、例えばアルミナからなるオーバーコート層１７を形成する。最後に、上記各層を含むスライダの機械加工を行い、記録ヘッドおよび再生ヘッドを含む薄膜ヘッドの媒体対向面２０を形成して、薄膜磁気ヘッドが完成する。
【０１１４】
このようにして製造される薄膜磁気ヘッドは、記録媒体に対向する媒体対向面２０と、前述した再生ヘッドと、記録ヘッド（誘導型磁気変換素子）とを備えている。
【０１１５】
記録ヘッドは、媒体対向面２０側において互いに対向する磁極部分を含むとともに、互いに磁気的に連結された下部磁極層１９および上部磁極層１２と、この下部磁極層１９の磁極部分と上部磁極層１２の磁極部分との間に設けられた記録ギャップ層９と、少なくとも一部が下部磁極層１９および上部磁極層１２の間に、これらに対して絶縁された状態で配置された薄膜コイル１０、１５と、を有している。
【０１１６】
このような薄膜磁気ヘッドでは、図２に示されるように、媒体対向面２０から、絶縁層１１の媒体対向面側の端部までの長さが、スロートハイト（図面上、符号ＴＨで示される）となる。なお、スロートハイトとは、媒体対向面２０から、２つの磁極層の間隔が開き始める位置までの長さ（高さ）をいう。
【０１１７】
（薄膜磁気ヘッドの作用の説明） 
次に、本実施の形態に係る薄膜磁気ヘッドの作用について説明する。薄膜磁気ヘッドは、記録ヘッドによって記録媒体に情報を記録し、再生ヘッドによって、記録媒体に記録されている情報を再生する。
【０１１８】
再生ヘッドにおいて、バイアス磁界印加層６によるバイアス磁界の方向は、媒体対向面２０に垂直な方向と直交している。ＣＰＰ−ＧＭＲ素子５において、信号磁界がない状態では、フリー層５０の磁化の方向は、バイアス磁界の方向に揃えられている。磁化固定層３０の磁化の方向は、媒体対向面２０に垂直な方向に固定されている。
【０１１９】
ＣＰＰ−ＧＭＲ素子５では、記録媒体からの信号磁界に応じてフリー層５０の磁化の方向が変化し、これにより、フリー層５０の磁化の方向と磁化固定層３０の磁化の方向との間の相対角度が変化し、その結果、ＣＰＰ−ＧＭＲ素子５の抵抗値が変化する。ＣＰＰ−ＧＭＲ素子５の抵抗値は、第１および第２のシールド層３，８によって、ＭＲ素子にセンス電流を流したときの２つの電極層３，８間の電位差より求めることができる。このようにして、再生ヘッドによって、記録媒体に記録されている情報を再生することができる。
【０１２０】
（ヘッドジンバルアセンブリおよびハードディスク装置についての説明） 
以下、本実施の形態に係るヘッドジンバルアセンブリおよびハードディスク装置について説明する。
【０１２１】
まず、図４を参照して、ヘッドジンバルアセンブリに含まれるスライダ２１０について説明する。ハードディスク装置において、スライダ２１０は、回転駆動される円盤状の記録媒体であるハードディスクに対向するように配置される。このスライダ２１０は、主に図２における基板１およびオーバーコート１７からなる基体２１１を備えている。
【０１２２】
基体２１１は、ほぼ六面体形状をなしている。基体２１１の六面のうちの一面は、ハードディスクに対向するようになっている。この一面には、媒体対向面２０が形成されている。
【０１２３】
ハードディスクが図４におけるｚ方向に回転すると、ハードディスクとスライダ２１０との間を通過する空気流によって、スライダ２１０に、図４におけるｙ方向の下方に揚力が生じる。スライダ２１０は、この揚力によってハードディスクの表面から浮上するようになっている。なお、図４におけるｘ方向は、ハードディスクのトラック横断方向である。
【０１２４】
スライダ２１０の空気流出側の端部（図４における左下の端部）の近傍には、本実施の形態に係る薄膜磁気ヘッド１００が形成されている。
【０１２５】
次に、図５を参照して、本実施の形態に係るヘッドジンバルアセンブリ２２０について説明する。ヘッドジンバルアセンブリ２２０は、スライダ２１０と、このスライダ２１０を弾性的に支持するサスペンション２２１とを備えている。サスペンション２２１は、例えばステンレス鋼によって形成された板ばね状のロードビーム２２２、このロードビーム２２２の一端部に設けられると共にスライダ２１０が接合され、スライダ２１０に適度な自由度を与えるフレクシャ２２３と、ロードビーム２２２の他端部に設けられたベースプレート２２４とを有している。
【０１２６】
ベースプレート２２４は、スライダ２１０をハードディスク２６２のトラック横断方向ｘに移動させるためのアクチュエータのアーム２３０に取り付けられるようになっている。アクチュエータは、アーム２３０と、このアーム２３０を駆動するボイスコイルモータとを有している。フレクシャ２２３において、スライダ２１０が取り付けられる部分には、スライダ２１０の姿勢を一定に保つためのジンバル部が設けられている。
【０１２７】
ヘッドジンバルアセンブリ２２０は、アクチュエータのアーム２３０に取り付けられる。１つのアーム２３０にヘッドジンバルアセンブリ２２０を取り付けたものはヘッドアームアセンブリと呼ばれる。また、複数のアームを有するキャリッジの各アームにヘッドジンバルアセンブリ２２０を取り付けたものはヘッドスタックアセンブリと呼ばれる。
【０１２８】
図５は、ヘッドアームアセンブリの一例を示している。このヘッドアームアセンブリでは、アーム２３０の一端部にヘッドジンバルアセンブリ２２０が取り付けられている。アーム２３０の他端部には、ボイスコイルモータの一部となるコイル２３１が取り付けられている。アーム２３０の中間部には、アーム２３０を回動自在に支持するための軸２３４に取り付けられる軸受け部２３３が設けられている。
【０１２９】
次に図６および図７を参照して、ヘッドスタックアセンブリの一例と本実施の形態に係るハードディスク装置について説明する。
【０１３０】
図６はハードディスク装置の要部を示す説明図、図７はハードディスク装置の平面図である。
【０１３１】
ヘッドスタックアセンブリ２５０は、複数のアーム２５２を有するキャリッジ２５１を有している。複数のアーム２５２には、複数のヘッドジンバルアセンブリ２２０が、互いに間隔を開けて垂直方向に並ぶように取り付けられている。キャリッジ２５１においてアーム２５２とは反対側には、ボイスコイルモータの一部となるコイル２５３が取り付けられている。ヘッドスタックアセンブリ２５０は、ハードディスク装置に組み込まれる。
【０１３２】
ハードディスク装置は、スピンドルモータ２６１に取り付けられた複数枚のハードディスク２６２を有している。各ハードディスク２６２毎に、ハードディスク２６２を挟んで対向するように２つのスライダ２１０が配置される。また、ボイスコイルモータは、ヘッドスタックアセンブリ２５０のコイル２５３を挟んで対向する位置に配置された永久磁石２６３を有している。
【０１３３】
スライダ２１０を除くヘッドスタックアセンブリ２５０およびアクチュエータは、本発明における位置決め装置に対応しスライダ２１０を支持すると共にハードディスク２６２に対して位置決めする。
【０１３４】
本実施の形態に係るハードディスク装置では、アクチュエータによって、スライダ２１０をハードディスク２６２のトラック横断方向に移動させて、スライダ２１０をハードディスク２６２に対して位置決めする。スライダ２１０に含まれる薄膜磁気ヘッドは、記録ヘッドによって、ハードディスク２６２に情報を記録し、再生ヘッドによって、ハードディスク２６２に記録されている情報を再生する。
【０１３５】
本実施の形態に係るヘッドジンバルアセンブリおよびハードディスク装置は、前述の本実施の形態に係る薄膜磁気ヘッドと同様の効果を奏する。
【０１３６】
また、実施の形態では、基本側に再生ヘッドを形成し、その上に、記録ヘッドを積層した構造の薄膜磁気ヘッドについて説明したが、この積層順序を逆にしてもよい。また、読み取り専用として用いる場合には、薄膜磁気ヘッドを、再生ヘッドだけを備えた構成としてもよい。
【０１３７】
また、本発明の要部は磁気ヘッドに限らず、いわゆる磁界を検知するための薄膜磁界センサーとして応用することができる。
【実施例】
【０１３８】
上述してきたＣＰＰ−ＧＭＲ素子の発明を、以下に示す具体的実施例によりさらに詳細に説明する。
【０１３９】
〔実験例Ｉ〕
下記表１に示されるような積層構造からなるＣＰＰ−ＧＭＲ素子サンプルを、それぞれスパッタ法にて成膜して準備した。なお、具体的なサンプルの作製に際しては、表１中のスペーサー層の一部を構成する仕事関数調整層の合金の材質（ＺｎＣｕ、ＣｒＣｕ、ＭｎＣｕ、ＴｉＣｕ）を種々変えるとともに、仕事関数調整層の合金の組成比（ａｔ％）を変えて、表２〜表５に示されるような種々のサンプルを作製した。
【０１４０】
なお、仕事関数調整層を設けていないサンプル（Ｚ−１，Ｒ−１，Ｍ−１，Ｔ−１）は同一サンプルであって、表１における仕事関数調整層が存在せずに、第１の非磁性金属層Ｃｕの厚さは０．６ｎｍとした。
【０１４１】
表２〜表５に示されるような種々のＣＰＰ−ＧＭＲ素子サンプルについて、（１）ＭＲ比、（２）素子の面積抵抗ＡＲ（Ω・μｍ2）、および（３）スペーサー層の導電率（Ｓ／ｃｍ）を、それぞれ、下記の要領で求めて評価した。
【０１４２】
（１）ＭＲ比
通常の直流４端子法でＭＲ比を測定した。ＭＲ比は、抵抗の変化量ΔＲを、抵抗値Ｒで割った値であり、ΔＲ／Ｒで表される。数値が小さいために％表示に換算した。
なお、ＭＲ比は、サンプル数１００個の素子での平均値として求めた。
【０１４３】
（２）素子の面積抵抗ＡＲ（Ω・μｍ2）
直流４端子法で測定した。
【０１４４】
（３）スペーサー層の導電率（Ｓ／ｃｍ）
ＣＰＰ−ＧＭＲ素子サンプルの面積抵抗から、スペーサー層４０の面積抵抗以外の面積抵抗、ならびにスペーサー層のＣｕ／フリー層のＣｏＦｅ層界面の接触面積抵抗（０．２ｍΩ・μｍ2およびスペーサー層のＣｕ／磁化固定層のＣｏＦｅ層界面の接触面積抵抗（０．２ｍΩ・μｍ2を引いて、スペーサー層４０の面積抵抗を求め、さらにこの値をスペーサ層４０の厚さで除算して、スペーサー層４０の抵抗率（Ω・ｃｍ）を求めた。スペーサー層の導電率（Ｓ／ｃｍ）は、スペーサー層４０の抵抗率（Ω・ｃｍ）の逆数として算出される。
【０１４５】
ここで、スペーサー層４０の面積抵抗以外の面積抵抗は、およそ０．０３Ω・μｍ2であった。
【０１４６】
【表１】
2008117953.tif 000003
【０１４７】
【表２】
2008117953.tif 000004
【０１４８】
表２に示される結果より、Ｚｎ含有率３０〜６０ａｔ％のＺｎＣｕ合金からなる仕事関数調整層を第１の非磁性金属層と半導体層との間に介在させることによって、ＭＲ比を８．０以上に保持しながら、素子の面積抵抗ＡＲを、２３％〜２７％低減させることができる。
これにより、従来提案の構造と比較して、素子の面積抵抗ＡＲを同程度に保ちながら、半導体層の厚さを厚くすることが可能となる。
【０１４９】
なお、仕事関数調整層の膜厚が０．３ｎｍ〜１．２０ｎｍの範囲で上記同様の本願発明の効果を確認することができた。
【０１５０】
【表３】
2008117953.tif 000005
【０１５１】
表３に示される結果より、Ｃｒ含有率２０〜６０ａｔ％のＣｒＣｕ合金からなる仕事関数調整層を第１の非磁性金属層と半導体層との間に介在させることによって、ＭＲ比を８．０以上に保持しながら、素子の面積抵抗ＡＲを、１８％〜２７％低減させることができる。
【０１５２】
これにより、従来提案の構造と比較して、素子の面積抵抗ＡＲを同程度に保ちながら、半導体層の厚さを厚くすることが可能となる。
【０１５３】
なお、仕事関数調整層の膜厚が０．３ｎｍ〜１．２０ｎｍの範囲で上記同様の本願発明の効果を確認することができた。
【０１５４】
【表４】
2008117953.tif 000006
【０１５５】
表４に示される結果より、Ｍｎ含有率２０〜６０ａｔ％のＭｎＣｕ合金からなる仕事関数調整層を第１の非磁性金属層と半導体層との間に介在させることによって、ＭＲ比を８．０以上に保持しながら、素子の面積抵抗ＡＲを、１８％〜２７％低減させることができる。
これにより、従来提案の構造と比較して、素子の面積抵抗ＡＲを同程度に保ちながら、半導体層の厚さを厚くすることが可能となる。
【０１５６】
なお、仕事関数調整層の膜厚が０．３ｎｍ〜１．２０ｎｍの範囲で上記同様の本願発明の効果を確認することができた。
【０１５７】
【表５】
2008117953.tif 000007
【０１５８】
表５に示される結果より、Ｔｉ含有率３０〜６０ａｔ％のＴｉＣｕ合金からなる仕事関数調整層を第１の非磁性金属層と半導体層との間に介在させることによって、ＭＲ比を８．０以上に保持しながら、素子の面積抵抗ＡＲを、１４％〜２３％低減させることができる。
【０１５９】
これにより、従来提案の構造と比較して、素子の面積抵抗ＡＲを同程度に保ちながら、半導体層の厚さを厚くすることが可能となる。
【０１６０】
なお、仕事関数調整層の膜厚が０．３ｎｍ〜１．２０ｎｍの範囲で上記同様の本願発明の効果を確認することができた。
【０１６１】
〔実験例ＩＩ〕
下記表６に示されるような積層構造からなるＣＰＰ−ＧＭＲ素子サンプルを、それぞれスパッタ法にて成膜して準備した。なお、具体的なサンプルの作製に際しては、表６中のスペーサー層の一部を構成する仕事関数調整層の合金の材質（ＺｎＣｕ、ＣｒＣｕ、ＭｎＣｕ、ＴｉＣｕ）を種々変えるとともに、仕事関数調整層の合金の組成比（ａｔ％）を変えて、表７〜表１０に示されるような種々のサンプルを作製した。
【０１６２】
なお、仕事関数調整層を設けていないサンプル（２Ｚ−１，２Ｒ−１，２Ｍ−１，２Ｔ−１）は同一サンプルであって、表６における仕事関数調整層が存在せずに、第１および第２の非磁性金属層Ｃｕの厚さは、それぞれ０．６ｎｍとした。
【０１６３】
表７〜表１０に示されるような種々のＣＰＰ−ＧＭＲ素子サンプルについて、（１）ＭＲ比、（２）素子の面積抵抗ＡＲ（Ω・μｍ2）、および（３）スペーサー層の導電率（Ｓ／ｃｍ）を、それぞれ、上述した要領で求めて評価した。
【０１６４】
【表６】
2008117953.tif 000008
【０１６５】
【表７】
2008117953.tif 000009
【０１６６】
表７に示される結果より、Ｚｎ含有率３０〜６０ａｔ％のＺｎＣｕ合金からなる仕事関数調整層を第１の非磁性金属層と半導体層との間、および第２の非磁性金属層と半導体層との間に、それぞれ介在させることによって、ＭＲ比を８．０以上に保持しながら、素子の面積抵抗ＡＲを、２３％〜２７％低減させることができる。
【０１６７】
これにより、従来提案の構造と比較して、素子の面積抵抗ＡＲを同程度に保ちながら、半導体層の厚さを厚くすることが可能となる。
【０１６８】
なお、仕事関数調整層の膜厚が０．３ｎｍ〜１．２０ｎｍの範囲で上記同様の本願発明の効果を確認することができた。
【０１６９】
【表８】
2008117953.tif 000010
【０１７０】
表８に示される結果より、Ｃｒ含有率２０〜６０ａｔ％のＣｒＣｕ合金からなる仕事関数調整層を第１の非磁性金属層と半導体層との間、および第２の非磁性金属層と半導体層との間に、それぞれ介在させることによって、ＭＲ比を８．０以上に保持しながら、素子の面積抵抗ＡＲを、１８％〜２７％低減させることができる。
【０１７１】
これにより、従来提案の構造と比較して、素子の面積抵抗ＡＲを同程度に保ちながら、半導体層の厚さを厚くすることが可能となる。
【０１７２】
なお、仕事関数調整層の膜厚が０．３ｎｍ〜１．２０ｎｍの範囲で上記同様の本願発明の効果を確認することができた。
【０１７３】
【表９】
2008117953.tif 000011
【０１７４】
表９に示される結果より、Ｍｎ含有率２０〜６０ａｔ％のＭｎＣｕ合金からなる仕事関数調整層を第１の非磁性金属層と半導体層との間、および第２の非磁性金属層と半導体層との間に、それぞれ介在させることによって、ＭＲ比を８．０以上に保持しながら、素子の面積抵抗ＡＲを、１８％〜２７％低減させることができる。
【０１７５】
これにより、従来提案の構造と比較して、素子の面積抵抗ＡＲを同程度に保ちながら、半導体層の厚さを厚くすることが可能となる。
【０１７６】
なお、仕事関数調整層の膜厚が０．３ｎｍ〜１．２０ｎｍの範囲で上記同様の本願発明の効果を確認することができた。
【０１７７】
【表１０】
2008117953.tif 000012
【０１７８】
表１０に示される結果より、Ｔｉ含有率３０〜６０ａｔ％のＴｉＣｕ合金からなる仕事関数調整層を第１の非磁性金属層と半導体層との間、および第２の非磁性金属層と半導体層との間に、それぞれ介在させることによって、ＭＲ比を８．０以上に保持しながら、素子の面積抵抗ＡＲを、１４％〜２３％低減させることができる。
【０１７９】
これにより、従来提案の構造と比較して、素子の面積抵抗ＡＲを同程度に保ちながら、半導体層の厚さを厚くすることが可能となる。
【０１８０】
なお、仕事関数調整層の膜厚が０．３ｎｍ〜１．２０ｎｍの範囲で上記同様の本願発明の効果を確認することができた。
【０１８１】
〔実験例ＩＩＩ〕
【０１８２】
仕事関数調整層を熱拡散により形成させる実験を行なった。
【０１８３】
すなわち、まず最初に、下記表１１に示されるような熱処理前のＣＰＰ−ＧＭＲ素子サンプルを、スパッタ法にて成膜して準備した。表１１に示されるスペーサー層を形成するに際し、Ｃｕからなる第１の非磁性金属層、酸素が欠乏したＺｎＯからなる半導体層（換言すればＺｎリッチなＺｎＯ半導体層）、Ｃｕからなる第２の非磁性金属層を、順次スパッタ成膜して３層積層体を形成した。酸素が欠乏したＺｎＯからなる半導体層は、酸素が欠乏したＺｎＯターゲットをそのまま用いてスパッタ成膜した。ＺｎＯ半導体層における酸素は、Ｚｎよりも１３ａｔ％以上少ない状態であった。
【０１８４】
【表１１】
2008117953.tif 000013
【０１８５】
表１１に示される熱処理前のＣＰＰ−ＧＭＲ素子サンプルを形成した後、２９０℃、３時間の熱処理を行った。この熱処理によって、スペーサー層を構成する半導体層中の余剰のＺｎを、第１の非磁性金属層側、および第２の非磁性金属層側にそれぞれ拡散させるともに、第１の非磁性金属層と半導体層との間、および第２の非磁性金属層と前記半導体層との間に、それぞれ、ＺｎＣｕ合金からなる仕事関数調整層が形成されているのがＴＥＭ観察により確認された。ＺｎＣｕ合金の組成は約Ｚｎ50Ｃｕ50（ａｔ％）であった。
【０１８６】
熱処理後のＣＰＰ−ＧＭＲ素子サンプルの構成を表１２に示した。
【０１８７】
【表１２】
2008117953.tif 000014
【０１８８】
表１１に示されるような熱処理前のＣＰＰ−ＧＭＲ素子サンプル、および表１２に示されるような熱処理後のＣＰＰ−ＧＭＲ素子サンプルについて、それぞれ、（１）ＭＲ比、（２）素子の面積抵抗ＡＲ（Ω・μｍ2）、および（３）スペーサー層の導電率（Ｓ／ｃｍ）を求めて評価した。
【０１８９】
結果を下記表１３に示した。
【０１９０】
【表１３】
2008117953.tif 000015
【０１９１】
上述してきた結果より、本発明の効果は明らかである。すなわち、本発明のＣＰＰ−ＧＭＲ素子におけるスペーサー層は、非磁性金属材料から形成された第１の非磁性金属層および第２の非磁性金属層と、これらの第１の非磁性金属層および第２の非磁性金属層の間に介在された半導体層を有し、第１の非磁性金属層と半導体層との間、および／または、第２の非磁性金属層と半導体層との間に仕事関数調整層が形成されており、半導体層は、ｎ型半導体であり、仕事関数調整層は、第１の非磁性金属層および第２の非磁性金属層よりも小さな仕事関数を有する材料から構成されているので、所望の低い素子面積抵抗化を保持しつつ、スペーサー層を構成する半導体層の厚さを厚くすることができ（換言すれば、半導体層の厚さを厚くしつつ、所望の低い素子面積抵抗を得ることができ）、高いＭＲ特性が得られるとともに、素子面積抵抗のばらつきが抑えられ、膜特性の信頼性が格段と向上するという極めて優れた効果が得られる。
【産業上の利用可能性】
【０１９２】
磁気記録媒体等の磁界強度を信号として読み取るための磁気抵抗効果素子を備えるハードディスク装置の産業に利用できる。
【図面の簡単な説明】
【０１９３】
【図１】図１は、本発明の実施の形態における主として再生ヘッドの媒体対向面に平行な断面を示す断面図である。
【図２】図２は、本発明の好適な一実施の形態に係る薄膜磁気ヘッドの構成について説明するための図面であり、薄膜磁気ヘッドの媒体対向面および基板に垂直な断面を示す断面図である。
【図３】図３は、本発明の好適な一実施の形態に係る薄膜磁気ヘッドの構成について説明するための図面であり、薄膜磁気ヘッドの磁極部分の媒体対向面に平行な断面を示す断面図である。
【図４】図４は、本発明の一実施の形態におけるヘッドジンバルアセンブリに含まれるスライダを示す斜視図である。
【図５】図５は、本発明の一実施の形態におけるヘッドジンバルアセンブリを含むヘッドアームアセンブリを示す斜視図である。
【図６】図６は、本発明の一実施の形態におけるハードディスク装置の要部を示す説明図である。
【図７】図７は、本発明の一実施の形態におけるハードディスク装置の平面図である。
【符号の説明】
【０１９４】
１…基板
２…絶縁層
３…第１のシールド層
４…絶縁膜
５…磁気抵抗効果素子（ＭＲ素子）
６…バイアス磁界印加層
７…絶縁層
８…第２のシールド層
９…記録ギャップ層
１０…薄膜コイルの第１層部分
１２…上部磁極層
１５…薄膜コイル第２層部分
１７…オーバーコート層
２０…媒体対向面（ＡＢＳ）
２１…下地層
２２…反強磁性層
３０…磁化固定層
３１…アウター層
３２…非磁性中間層
３３…インナー層
４０…スペーサー層
４１…第１の非磁性金属層
４２…半導体層
４３…第２の非磁性金属層
４５、４７…仕事関数調整層
５０…フリー層
【図１】
2008117953.tif 000016
【図２】
2008117953.tif 000017
【図３】
2008117953.tif 000018
【図４】
2008117953.tif 000019
【図５】
2008117953.tif 000020
【図６】
2008117953.tif 000021
【図７】
2008117953.tif 000022