(57)【要約】【課題】接続パッドとスタッドバンプとの接合強度を大きくすることにより、半導体チップの導通不良が生じにくい半導体回路モジュールを製造することができる半導体回路モジュールの製造方法を提供すること。【解決手段】本発明の半導体回路モジュール１の製造方法は工程Ａ〜Ｅを備える。工程Ａにおいては、半導体チップ２の平滑な表面上にスタッドバンプ４を形成する。工程Ｂおよび工程Ｃにおいてはスタッド４ａの外幅Ｗ１と同程度の内幅Ｗ２を有する両側壁６Ａを有する接続パッド５Ａを実装回路３Ａの平滑な表面上に形成し、その両側壁６Ａの表面上に金属接合膜８を形成する。その後、工程Ｄおよび工程Ｅにおいて、スタッド４ａを両側壁６Ａの内側に加圧挿入し、スタッド４ａの側面４ｂを両側壁６Ａの内側面６Ａａに密着させてから、金属接合膜８を加熱することによりスタッドバンプ４を両側壁６Ａに接合させる。【選択図】図６
2008091692.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの平滑な表面上に同じ高さの複数のスタッドバンプを形成する工程Ａと、
前記工程Ａの前後いずれかにおいて、前記スタッドバンプに形成されるスタッドの外幅と同程度の内幅または前記スタッドの外幅よりも所定の長さだけ小さいもしくは大きい内幅を有する両側壁を有する接続パッドを実装回路の平滑な表面上に形成する工程Ｂと、
前記接続パッドの表面層として前記接続パッドの表面上に金属接合膜を形成する工程Ｃと、
前記工程Ｃの後に前記スタッドを前記両側壁の内側に加圧挿入して前記スタッドの側面もしくは先端を前記両側壁の内側面または前記両側壁に囲まれた平滑な底面に圧接させることにより、前記両側壁の内幅が前記スタッドの外幅と異なる場合は前記スタッドをその幅方向に変形させて、前記両側壁の内幅が前記スタッドの外幅と同程度の場合はそのままの状態において、前記スタッドの側面を前記両側壁の内側面に密着させる工程Ｄと、
前記工程Ｄの後に前記金属接合膜を加熱することにより前記スタッドバンプを前記接続パッドに接合させる工程Ｅと
を備えることを特徴とする半導体回路モジュールの製造方法。
【請求項２】
前記スタッドバンプは、ＡｕもしくはＡｕを主成分とするＡｕ合金またはそれらを表面膜として有する金属（合金を含む）を用いて形成されている
ことを特徴とする請求項１に記載の半導体回路モジュールの製造方法。
【請求項３】
前記金属接合膜は、鉛フリー半田またはＳｎもしくはＳｎを主成分とするＳｎ合金のいずれか１の材料を用いてめっき形成されている
ことを特徴とする請求項２に記載の半導体回路モジュールの製造方法。
【請求項４】
前記スタッドは平滑な先端面を有して形成されており、
前記工程Ｄにおいて前記スタッドの平滑な先端面が前記両側壁に囲まれた平滑な底面に当接するまで前記スタッドを前記両側壁の内側に加圧挿入させる
ことを特徴とする請求項１から請求項３のいずれか１項に記載の半導体回路モジュールの製造方法。
【請求項５】
前記工程Ｂは、
前記実装回路の平滑な表面上にシード膜を形成する工程Ｂ１と、
前記シード膜の表面上にレジスト膜を形成してから前記両側壁を形成する位置に２本の直線溝をパターンニングする工程Ｂ２と、
前記２本の直線溝から露出する前記シード膜をめっきすることにより前記両側壁を形成する工程Ｂ３と、
前記両側壁の形成後に前記レジスト膜を除去する工程Ｂ４と、
前記レジスト膜の除去後に露出したシード膜を除去する工程Ｂ５と
を備えていることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体回路モジュールの製造方法。
【請求項６】
前記工程Ｂは、
前記実装回路の平滑な表面上にシード膜を形成する工程Ｂ１と、
前記シード膜の表面上にレジスト膜を形成した後、前記両側壁によって囲まれる位置にその囲まれる範囲と同等の大きさの１本の直線溝をパターンニングする工程Ｂ６と、
前記直線溝から露出する前記シード膜をめっきすることにより金属底面膜を形成する工程Ｂ７と、
前記金属底面膜の表面中央に前記１本の直線溝と平行する１本のレジスト条を形成する工程Ｂ８と、
前記レジスト条の形成後に前記直線溝から露出する前記金属底面膜をめっきすることにより前記金属底面膜の表面上に前記両側壁を形成する工程Ｂ９と、
前記両側壁の形成後に前記レジスト膜および前記レジスト条を除去する工程Ｂ１０と、
前記レジスト膜および前記レジスト条の除去後に露出したシード膜を除去する工程Ｂ１１と
を備えていることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体回路モジュールの製造方法。
【請求項７】
前記工程Ｂ２の後であって前記工程Ｂ３の前において、または前記工程Ｂ８の後であって前記工程Ｂ９の前において、前記レジスト膜および前記レジスト条を加熱して前記レジスト膜および前記レジスト条の上部を幅方向に収縮させることにより、前記工程Ｂ２において形成された前記２本の直線溝の縦断面または前記工程Ｂ８において形成された前記１本の直線溝と前記レジスト条との間の２つの直線状の溝の縦断面を上底の長さが下底の長さよりも長い台形に形成する工程を備えている
ことを特徴とする請求項５または請求項６に記載の半導体回路モジュールの製造方法。
【請求項８】
前記工程Ｂ３または前記工程Ｂ９において、前記工程Ｂ２におけるレジスト膜の上面または前記工程Ｂ８におけるレジスト条の上面を部分的に覆うまで前記両側壁をめっき成長させることにより、前記両側壁の上方に前記両側壁の内側に延出する膨出部を形成する
ことを特徴とする請求項５から請求項７のいずれか１項に記載の半導体回路モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体回路モジュールの製造方法に係り、特に、スタッドバンプを有する半導体チップを実装回路にフリップチップ実装して得られる半導体回路モジュールを製造する際に好適に利用することができる半導体回路モジュールの製造方法に関する。
【背景技術】
【０００２】
近年、半導体チップをフレキシブルプリント配線板などの実装回路に実装して得られる半導体回路モジュールが携帯電話機やノートパソコンなどの小型モバイル機器に多く搭載されている。この半導体回路モジュールに用いられる実装方法にはいくつかの方法があるが、最近ではフリップチップ実装が特に注目されている。フリップチップ実装を採用するメリットの１つとしては、半導体チップと実装回路とを一括接合させることができることが挙げられる。この接合の点から従来の半導体回路モジュールの製造方法を以下に説明する。
【０００３】
従来の半導体回路モジュールは、バンプ形成工程、接続パッド形成工程、金属接合膜形成工程および接合工程を経て製造される。バンプ形成工程においては半導体ベアチップの表面上に複数のスタッドバンプをワイヤボンダを用いて形成する。一般的にはこのスタッドバンプはＡｕワイヤを用いて形成される。接続パッド形成工程においては、実装回路の表面上に接続パッドを平板状に複数個形成する。この接続パッドに用いる材料としては、ＡｕやＣｕ、Ａｌ、Ａｇなどの良導電性金属が用いられる。
【０００４】
金属接合膜形成工程においては、はんだペースト、はんだめっきまたはＳｎめっきにより接続パッドの表面上に金属接合膜を形成する。ここで、図１７に示すように、金属接合膜１０８の膜厚を厚く形成した場合、金属接合膜１０８が後の接合工程おいて溶融されてスタッドバンプ１０４の側面１０４ｂを覆い、金属接合膜１０８とスタッドバンプ１０４との接触面積が大きくなるため、接合強度を大きくすることが容易となる。そのため、金属接合膜１０８はできる限り厚く形成しておくことが好ましい。
【０００５】
そして、接合工程においては、スタッドバンプ１０４の先端１０４ｃを金属接合膜１０８を介して接続パッド１０５の表面１０５ａに圧接させてから金属接合膜１０８を加熱することにより、スタッドバンプ１０４と接続パッド１０５とを接合する。スタッドバンプ１０４は同一面に形成されているため、スタッドバンプ１０４の高さを整えて形成することにより、スタッドバンプ１０４と接続パッド１０５との一括接合が可能となる（特許文献１を参照）。
【０００６】
【特許文献１】特開２００５−１５８８１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、図１８に示すように、金属接合膜１０８を無電解めっきにより形成する場合など、金属接合膜１０８を厚く形成することができない場合、金属接合膜１０８とスタッドバンプ１０４との接触面積が小さくなってしまうため、スタッドバンプ１０４と接続パッド１０５との接合強度が不足してしまうという問題があった。接合強度が不足するとスタッドバンプ１０４と接続パッド１０５との間に剥離が生じて半導体回路モジュール１０１の導通不良を起こす原因になる。
【０００８】
また、スタッドバンプ１０４の先端１０４ｃはスタッド状に突出していることから、平面状の接続パッド１０５に対してスタッドバンプ１０４の接触面積を大きくすることは困難である。
【０００９】
そこで、本発明はこれらの点に鑑みてなされたものであり、接続パッドとスタッドバンプとの接合強度を大きくすることにより、半導体チップの導通不良が生じにくい半導体回路モジュールを製造することができる半導体回路モジュールの製造方法を提供することをその目的としている。
【課題を解決するための手段】
【００１０】
前述した目的を達成するため、本発明の半導体回路モジュールの製造方法は、その第１の態様として、半導体チップの平滑な表面上に同じ高さの複数のスタッドバンプを形成する工程Ａと、工程Ａの前後いずれかにおいて、スタッドバンプに形成されるスタッドの外幅と同程度の内幅またはスタッドの外幅よりも所定の長さだけ小さいもしくは大きい内幅を有する両側壁を有する接続パッドを実装回路の平滑な表面上に形成する工程Ｂと、接続パッドの表面層として接続パッドの表面上に金属接合膜を形成する工程Ｃと、工程Ｃの後にスタッドを両側壁の内側に加圧挿入してスタッドの側面もしくは先端を両側壁の内側面または両側壁に囲まれた平滑な底面に圧接させることにより、両側壁の内幅がスタッドの外幅と異なる場合はスタッドをその幅方向に変形させて、両側壁の内幅がスタッドの外幅と同程度の場合はそのままの状態において、スタッドの側面を両側壁の内側面に密着させる工程Ｄと、工程Ｄの後に金属接合膜を加熱することによりスタッドバンプを接続パッドに接合させる工程Ｅとを備えることを特徴としている。
【００１１】
本発明の第１の態様の半導体回路モジュールの製造方法によれば、スタッドバンプと接触パッドとの接触面積を従来よりも大きくすることができるので、スタッドバンプと接触パッドとの接合強度を大きくすることができる。また、スタッドの側面を両側壁の内側面に密着させているため、金属接合膜の膜厚を厚く形成することができない場合であってもスタッドバンプと接触パッドとの接合強度を大きくすることができる。
【００１２】
本発明の第２の態様の半導体回路モジュールの製造方法は、第１の態様の半導体回路モジュールの製造方法において、スタッドバンプは、ＡｕもしくはＡｕを主成分とするＡｕ合金またはそれらを表面膜として有する金属（合金を含む）を用いて形成されていることを特徴としている。
【００１３】
本発明の第２の態様の半導体回路モジュールの製造方法によれば、工程Ｄにおいてスタッドを両側壁の内側に加圧挿入する際にスタッドを幅方向に変形しやすくすることができる。また、Ａｕは導電性に優れているため、半導体チップと実装回路との導電効率を向上させることができる。
【００１４】
本発明の第３の態様の半導体回路モジュールの製造方法は、第２の態様の半導体回路モジュールの製造方法において、金属接合膜は、鉛フリー半田またはＳｎもしくはＳｎを主成分とするＳｎ合金のいずれか１の材料を用いてめっき形成されていることを特徴としている。
【００１５】
本発明の第３の態様の半導体回路モジュールの製造方法によれば、Ａｕスタッドバンプを利用してスタッドバンプと接続パッドとをＡｕ−Ｓｎ共晶接合することができる。また、スタッドの側面を両側壁の内側面に密着させることができるので、鉛フリー半田を厚くめっきすることができない場合であってもスタッドバンプと接触パッドとの接合強度を大きくすることができる。
【００１６】
本発明の第４の態様の半導体回路モジュールの製造方法は、第１から第３のいずれか１の態様の半導体回路モジュールの製造方法において、スタッドは平滑な先端面を有して形成されており、工程Ｄにおいてスタッドの平滑な先端面が両側壁に囲まれた平滑な底面に当接するまでスタッドを両側壁の内側に加圧挿入させることを特徴としている。
【００１７】
本発明の第４の態様の半導体回路モジュールの製造方法によれば、スタッドの先端面を底面に当接させることにより、スタッドが両側壁と底面との境界部分から両側壁と密着するので、スタッドバンプと接触パッドとの接触面積を容易に大きくすることができる。
【００１８】
本発明の第５の態様の半導体回路モジュールの製造方法は、第１から第４のいずれか１の態様の半導体回路モジュールの製造方法において、工程Ｂは、実装回路の平滑な表面上にシード膜を形成する工程Ｂ１と、シード膜の表面上にレジスト膜を形成してから両側壁を形成する位置に２本の直線溝をパターンニングする工程Ｂ２と、２本の直線溝から露出するシード膜をめっきすることにより両側壁を形成する工程Ｂ３と、両側壁の形成後にレジスト膜を除去する工程Ｂ４と、レジスト膜の除去後に露出したシード膜を除去する工程Ｂ５とを備えていることを特徴としている。
【００１９】
本発明の第５の態様の半導体回路モジュールの製造方法によれば、レジストパターンニングおよび両側壁のめっき条件を適宜変更することにより、様々な形状の両側壁を形成することができる。
【００２０】
本発明の第６の態様の半導体回路モジュールの製造方法は、第１から第４のいずれか１の態様の半導体回路モジュールの製造方法において、工程Ｂは、実装回路の平滑な表面上にシード膜を形成する工程Ｂ１と、シード膜の表面上にレジスト膜を形成した後、両側壁によって囲まれる位置にその囲まれる範囲と同等の大きさの１本の直線溝をパターンニングする工程Ｂ６と、直線溝から露出するシード膜をめっきすることにより金属底面膜を形成する工程Ｂ７と、金属底面膜の表面中央に１本の直線溝と平行する１本のレジスト条を形成する工程Ｂ８と、レジスト条の形成後に直線溝から露出する金属底面膜をめっきすることにより金属底面膜の表面上に両側壁を形成する工程Ｂ９と、両側壁の形成後にレジスト膜およびレジスト条を除去する工程Ｂ１０と、レジスト膜およびレジスト条の除去後に露出したシード膜を除去する工程Ｂ１１とを備えていることを特徴としている。
【００２１】
本発明の第６の態様の半導体回路モジュールの製造方法によれば、両側壁および金属底面膜が連続的に形成されているので、凹状の接触パッドを形成することができる。これによって、スタッドの先端および側面を接触パッドに接触させることができるため、スタッドバンプと接触パッドとの接触面積を大きくすることができる。また、レジストパターンニング、レジスト条の形状および両側壁のめっき条件を適宜変更することにより、様々な形状の両側壁を形成することができる。
【００２２】
本発明の第７の態様の半導体回路モジュールの製造方法は、第５または第６の態様の半導体回路モジュールの製造方法において、工程Ｂ２の後であって工程Ｂ３の前において、または工程Ｂ８の後であって工程Ｂ９の前において、レジスト膜およびレジスト条を加熱してレジスト膜およびレジスト条の上部を幅方向に収縮させることにより、工程Ｂ２において形成された２本の直線溝の縦断面または工程Ｂ８において形成された１本の直線溝とレジスト条との間の２つの直線状の溝の縦断面を上底の長さが下底の長さよりも長い台形に形成する工程を備えていることを特徴としている。
【００２３】
本発明の第７の態様の半導体回路モジュールの製造方法によれば、両側壁の縦断面が前述の台形状に形成され、両側壁の内幅が下方から上方に向かって小さくなるので、形成された両側壁の上方においてスタッドを挟持し、スタッドバンプと接触パッドとの接合強度を大きくすることができる。
【００２４】
本発明の第８の態様の半導体回路モジュールの製造方法は、第５から第７のいずれか１の態様の半導体回路モジュールの製造方法において、工程Ｂ３または工程Ｂ９において、工程Ｂ２におけるレジスト膜の上面または工程Ｂ８におけるレジスト条の上面を部分的に覆うまで両側壁をめっき成長させることにより、両側壁の上方に両側壁の内側に延出する膨出部を形成することを特徴としている。
【００２５】
本発明の第８の態様の半導体回路モジュールの製造方法によれば、両側壁の膨出部がスタッドを挟持するので、スタッドバンプと接触パッドとの接合強度を大きくすることができる。
【発明の効果】
【００２６】
本発明の半導体回路モジュールの製造方法によれば、スタッドバンプのスタッドの側面を接続パッドの両側壁に密着させてスタッドバンプと接触パッドとの接触面積を従来よりも大きくすることができるので、接続パッドとスタッドバンプとの接合強度が大きくなり、半導体チップの導通不良が生じにくい半導体回路モジュールを製造することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２７】
以下、図１から図１６を用いて、本発明の半導体回路モジュールの製造方法をその第１から第４の実施形態により説明する。なお、各実施形態において共通する工程および部品番号は同一の記号を用いて示す。
【００２８】
はじめに、図１から図８を用いて、第１の実施形態の半導体回路モジュール１の製造方法を説明する。ここで、図１は半導体回路モジュール１の接続状態を示す透過平面図であり、図２は図１の２−２矢視断面図である。また、図３から図８は、第１の実施形態の半導体回路モジュール１の製造方法における各工程を示している。
【００２９】
第１の実施形態の半導体回路モジュール１は、図１および図２に示すように、ＩＣベアチップやＬＳＩベアチップなどの半導体チップ２とフレキシブルプリント配線板などの実装回路３Ａとを備えている。半導体チップ２には同程度の高さを有する複数のスタッドバンプ４が実装回路３Ａの対向面２ａに形成されており、実装回路３Ａには両側壁６Ａを有する複数の接続パッド５Ａがスタッドバンプ４の対向位置にそれぞれ形成されている。そして、これらスタッドバンプ４のスタッド４ａが各接続パッド５Ａの両側壁６Ａの内側に圧入されて互いに接合されることにより、半導体チップ２が実装回路３Ａにフリップチップ実装されている。
【００３０】
この第１の実施形態の半導体回路モジュール１は、図３から図８に示すように、工程Ａから工程Ｅを経て製造される。
【００３１】
図３は工程Ａを４つの工程に分けて示している。工程Ａにおいては、図３Ａ〜Ｄに示すように、半導体チップ２の平滑な表面上に同じ高さの複数のスタッドバンプ４をワイヤボンダを用いて形成する。はじめに、図３Ａに示すような直線状のＡｕワイヤ２０を用意し、その先端を放電溶融させて図３Ｂに示すようなボール２０ａを形成する。Ａｕワイヤ２０については、Ａｕを主成分とするＡｕ合金ワイヤを代わりに用いても良い。そして、図３Ｃに示すようにこのボール２０ａを半導体チップ２の平滑な表面２ａ上に接合させた後、図３Ｄに示すようにＡｕワイヤ２０を切断することにより、スタッドバンプ４を形成する。
【００３２】
また、この工程Ａにおいては、Ａｕワイヤ径、放電条件、Ａｕワイヤ切断位置などの各条件を調整することにより、スタッド外幅Ｗ１、ボール径、スタッド高さなどの各形成条件を自在に変更することができる。そのため、スタッドバンプ４は接続パッド５Ａの両側壁６Ａの形状に適合させた大きさや高さに形成されている。
【００３３】
また、スタッドバンプ４を接合させる半導体チップ２の表面２ａ上にはＡｌの平板電極（図示せず）を形成することにより、導電性を有する平滑な平面が半導体チップ２の表面上に予め形成されている。また、第１の実施形態においては、半導体チップ２の表面と平行にワイヤを切断することにより、スタッド４ａの先端面４ｃが平滑な平面状に形成されている。
【００３４】
工程Ｂにおいては、図４に示すように、実装回路３Ａの平滑な表面上に複数の接続パッド５Ａを形成する。第１の実施形態の工程Ｂは工程Ａの後に行なわれるが、工程Ａの前に行なわれたとしても他の工程に影響を及ぼすことはない。そして、この工程Ｂは、図４Ａ〜Ｅに示すように、工程Ｂ１から工程Ｂ５までの５つの工程を備えている。
【００３５】
工程Ｂ１においては、図４Ａに示すように、実装回路３Ａの平滑な表面上にシード膜１０Ａをスパッタにより形成する。このシード膜１０Ａとしては、実装回路３Ａの回路基板がＳｉの場合、Ｔｉ層もしくはＣｒ層を第一層とし、その第一層の表面に第二層となるＣｕ層を積層させた積層膜が用いられる。
【００３６】
工程Ｂ２においては、図４Ｂに示すように、シード膜１０Ａの表面上にノボラック系レジスト材を用いて形成されたレジスト膜１１Ａに対して両側壁６Ａを形成する位置に２本の直線溝１２をパターンニングする。各直線溝１２の幅は両側壁６Ａにおける各側壁の幅となり、これら２本の直線溝１２の離間距離は両側壁６Ａの内幅Ｗ２となるため、これら２本の直線溝１２は両側壁６Ａの寸法に適合させてパターンニングされる。
【００３７】
工程Ｂ３においては、図４Ｃに示すように、２本の直線溝１２から露出するシード膜１０Ａに対し、Ｃｕ、Ａｇ、Ａｌ、Ａｕなどの導電性に優れた金属をめっきすることにより、２本の直線溝１２の内部に両側壁６Ａを形成する。この両側壁６Ａの高さはレジスト膜１１Ａの膜厚よりも低くなっているため、両側壁６Ａの各側壁の縦断面は長方形状となっている。また、両側壁６Ａの内幅Ｗ２は、スタッドバンプ４に形成されるスタッド４ａの外幅Ｗ１と同程度に形成されている。ただし、第１の実施形態においてはスタッドバンプ４がＡｕを用いて形成されており、そのスタッド４ａが変形し易くなっているため、両側壁６Ａの内幅Ｗ２がスタッド４ａの外幅Ｗ１よりも所定の長さ（スタッド４ａが工程Ｄにおける加圧挿入時に変形する長さ）だけ小さく（図７参照）もしくは大きく（図８参照）形成されていてもよい。
【００３８】
工程Ｂ４においては、図４Ｄに示すように、両側壁６Ａの形成後にレジスト膜１１Ａを除去する。レジスト除去剤としては、Ｎ−メチル−２−ピロリドン（分子式：Ｃ５Ｈ９ＮＯ、商品名：ＮＭＰ）が用いられる。
【００３９】
工程Ｂ５においては、図４Ｅに示すように、レジスト膜１１Ａの除去後に露出したシード膜１０Ａを除去する。シード膜１０Ａの除去はイオンミリングにより行なわれる。これら工程Ｂ１からＢ５を経ることにより工程Ｂは終了する。
【００４０】
工程Ｃにおいては、図５に示すように、接続パッド５Ａ（両側壁６Ａをも当然に含む）の表面上に金属接合膜８を形成する。この金属接合膜８は、Ｓｎ−Ａｇ−Ｃｕ系半田、Ｓｎ−Ａｇ系半田、Ｓｎ−Ｃｕ系半田などの鉛フリー半田を用いてめっき形成されていてもよいし、ＳｎもしくはＳｎを主成分とするＳｎ合金を用いてめっき形成されていてもよい。このめっき方法としては、電気めっきまたは無電解めっきのいずれであっても良い。なお、この金属接合膜８は接続パッド５Ａおよび両側壁６Ａの表面層となっているため、工程Ｄおよび工程Ｅにおいて特に言及しない場合、接続パッド５Ａもしくは両側壁６Ａの表面とは金属接合膜８の表面をも意味するものとする。
【００４１】
工程Ｄにおいては、図６Ａおよび図６Ｂの順に示すように、工程Ａおいてスタッドバンプ４を形成し、工程Ｃにおいて接続パッド５Ａの表面上に金属接合膜８を形成した後、半導体チップ２を実装回路３Ａの実装位置に位置あわせし、フリップチップボンダを用いてスタッドバンプ４のスタッド４ａを接続パッド５Ａの両側壁６Ａの内側に加圧挿入する。工程Ｂにおいて両側壁６Ａの内幅Ｗ２がスタッド４ａの外幅Ｗ１と同程度に形成されているため、スタッドバンプ４のスタッド４ａを両側壁６Ａの内側に加圧挿入すると、スタッド４ａの側面４ｂが両側壁６Ａの内側面６Ａａに当接するとともに、スタッド４ａの先端４ｃが両側壁６Ａに囲まれた平滑な底面３Ａａに当接する。これによって、スタッド４ａの側面４ｂが両側壁６Ａの内側面６Ａａに密着する。
【００４２】
また、第１の実施形態においてはスタッドバンプ４がＡｕを用いて形成されており、そのスタッド４ａが変形し易くなっているため、両側壁６Ａの内幅Ｗ２がスタッド４ａの外幅Ｗ１と異なる場合であっても、スタッド４ａの側面４ｂは両側壁６Ａの内側面６Ａａに密着する。
【００４３】
例えば、図７Ａに示すように両側壁６Ａの内幅Ｗ２がスタッド４ａの外幅Ｗ１よりも所定の長さだけ小さく形成されている場合、図７Ｂに示すように、スタッドバンプ４のスタッド４ａを両側壁６Ａの内側に加圧挿入すると、スタッド４ａの先端４ｃおよび側面４ｂは両側壁６Ａから抗力を受けてスタッド４ａがその幅方向の内側に縮小変形するため、スタッド４ａの外幅Ｗ１が両側壁６Ａの内幅Ｗ２と同程度になる。したがって、スタッド４ａの側面４ｂが両側壁６Ａの内側面６Ａａに当接するとともに、スタッド４ａの先端４ｃが両側壁６Ａに囲まれた平滑な底面３Ａａに当接するので、前述と同様、スタッド４ａの側面４ｂが両側壁６Ａの内側面６Ａａに密着する。
【００４４】
また、図８Ａに示すように両側壁６Ａの内幅Ｗ２がスタッド４ａの外幅Ｗ１よりも所定の長さだけ大きく形成されている場合、図８Ｂに示すように、スタッドバンプ４のスタッド４ａを両側壁６Ａの内側に加圧挿入すると、底面３Ａａに当接したスタッド４ａの先端４ｃが底面３Ａａから抗力を受けてスタッド４ａがその幅方向の外側に拡大変形するため、スタッド４ａの外幅Ｗ１が両側壁６Ａの内幅Ｗ２と同程度になる。したがって、スタッド４ａの先端４ｃが両側壁６Ａに囲まれた平滑な底面３Ａａに当接するとともに、スタッド４ａの側面４ｂが両側壁６Ａの内側面６Ａａに当接するので、前述と同様、スタッド４ａの側面４ｂが両側壁６Ａの内側面６Ａａに密着する。
【００４５】
工程Ｅにおいては、スタッド４ａの側面４ｂを両側壁６Ａの内側面６Ａａに密着させた後（工程Ｄの後）に金属接合膜８をフリップチップボンダを用いて加熱・冷却することにより、金属接合膜８を溶融・凝固させ、スタッドバンプ４を接続パッド５Ａに接合させる。金属接合膜８が鉛フリー半田である場合、スタッドバンプ４と接続パッド５Ａとの接合は半田接合となり、金属接合膜８がＳｎもしくはＳｎを主成分とするＳｎ合金である場合、スタッドバンプ４と接続パッド５Ａとの接合はＡｕ−Ｓｎ共晶接合となる。上記の工程Ａから工程Ｅを経ることにより、半導体回路モジュール１が製造される。
【００４６】
次に、図４および図６から図８を用いて、第１の実施形態の半導体回路モジュール１の製造方法の作用を説明する。
【００４７】
第１の実施形態の半導体回路モジュール１は、前述したように工程Ａから工程Ｅを経ることにより製造される。ここで、この工程Ｂにおいては、図４Ｅに示すように、両側壁６Ａを有する接続パッド５Ａが形成されており、その両側壁６Ａの内幅Ｗ２はスタッドバンプ４に形成されるスタッド４ａの外幅Ｗ１と同程度になっている。そして、工程Ｄにおいては、図６に示すように、スタッドバンプ４のスタッド４ａを両側壁６Ａの内側に加圧挿入することにより、スタッド４ａの側面４ｂを両側壁６Ａの内側面６Ａａに密着させている。
【００４８】
また、第１の実施形態においては、工程Ａにおいてスタッドバンプ４がＡｕを用いて形成されているため、工程Ｂにおいて、その両側壁６Ａの内幅Ｗ２はスタッド４ａの外幅Ｗ１よりも所定の長さだけ小さいもしくは大きくなるように形成されていてもよい。その際には、図７または図８に示すように、工程Ｄにおいて、スタッド４ａの外幅Ｗ１を両側壁６Ａの内側面６Ａａに沿って変形させ、スタッド４ａの側面４ｂを両側壁６Ａの内側面６Ａａに密着させている。
【００４９】
つまり、スタッドバンプ４のわずかな先端面４ｃと接続パッド５Ａとを接触させるのではなく、スタッドバンプ４の側面４ｂと接続パッド５Ａとを接触させることにより、スタッドバンプ４と接続パッド５Ａとの接触面積を従来よりも大きくすることができる。これにより、工程Ｅにおいて、接続パッド５Ａの表面に形成された金属接合膜８とスタッドバンプ４との接合面積を増加させることができるため、スタッドバンプ４と接続パッド５Ａとの接合強度を大きくすることができる。また、スタッド４ａの側面４ｂを両側壁６Ａの内側面６Ａａに密着させているため、無電解めっきのように金属接合膜８の膜厚が３μｍ程度と厚く形成することができない場合であっても、スタッドバンプ４と接続パッド５Ａとの接合強度を大きくすることができる。
【００５０】
また、第１の実施形態のスタッドバンプ４は、ＡｕもしくはＡｕを主成分とするＡｕ合金を用いて形成されているため、他の金属を用いて形成するよりもスタッドバンプ４のスタッド４ａを大きく変形させることができる。これにより、工程Ｄにおいてスタッド４ａを両側壁６Ａの内側に加圧挿入する際、スタッド４ａが幅方向に変形しやすくなり、スタッド４ａの側面４ｂと両側壁６Ａの内側面６Ａａとの密着面積が大きくなるため、スタッドバンプ４と接続パッド５Ａとの接合強度を大きくすることができる。また、Ａｕは導電性に優れているため、半導体チップ２と実装回路３Ａとの導電効率を向上させることができる。
【００５１】
さらに、図６に示すように、工程Ａにおいてスタッド４ａの先端面４ｃは平滑に形成されており、工程Ｄにおいてスタッド４ａの先端面４ｃを両側壁６Ａに囲まれた平滑な底面３Ａａに当接するまでスタッド４ａが両側壁６Ａの内側に加圧挿入されている。スタッド４ａの先端面４ｃを底面３Ａａに当接させることにより、スタッド４ａの先端面４ｃが底面３Ａａと面接触し、両側壁６Ａと底面３Ａａとの境界部分からスタッド４ａが両側壁６Ａと密着する。これにより、スタッドバンプ４と接続パッド５Ａとの接触面積を容易に大きくすることができる。
【００５２】
これらスタッドバンプ４と両側壁６Ａとは図６Ｂに示すように、金属接合膜８を介して接合されるが、この金属接合膜８は鉛フリー半田またはＳｎもしくはＳｎを主成分とするＳｎ合金のいずれか１の接合材料であり、接続パッド５Ａの表面にめっき形成されている。金属接合膜８として鉛フリー半田を用いた場合、スタッド４ａの側面４ｂを両側壁６Ａの内側面６Ａａに密着させることができるので、鉛フリー半田を厚くめっきすることができない場合であってもスタッドバンプ４と接続パッド５Ａとの接合強度を大きくすることができる。また、金属接合膜８としてＳｎもしくはＳｎを主成分とするＳｎ合金を用いた場合、Ａｕスタッドバンプ４を利用してスタッドバンプ４と接続パッド５ＡとをＡｕ−Ｓｎ共晶接合することができる。
【００５３】
また、スタッドバンプ４のスタッド４ａはＡｕワイヤ２０の形状を引き継いで円柱状に形成されるため、スタッドバンプ４と接続パッド５Ａとの接合強度を大きくするためには両側壁６Ａの内部の凹形状をスタッド４ａの外形に適合させることが好ましい。そこで、第１の実施形態においては、図４に示すように、工程Ｂ２においてレジスト膜１１Ａに両側壁６Ａの型となる２本の直線溝１２をパターンニングし、工程Ｂ３において２本の直線溝１２の内部に両側壁６Ａをめっき形成している。両側壁６Ａの凹形状はレジストパターンニングおよび両側壁６Ａのめっき条件を適宜変更することにより様々な寸法や形状に形成することができるため、両側壁６Ａの凹形状をスタッド４ａの外形に容易に適合させることができる。
【００５４】
すなわち、第１の実施形態の半導体回路モジュール１の製造方法によれば、スタッドバンプ４のスタッド４ａの側面４ｂを接続パッド５Ａの両側壁６Ａに密着させてスタッドバンプ４と接続パッド５Ａとの接触面積を従来よりも大きくすることができるので、接続パッド５Ａとスタッドバンプ４との接合強度が大きくなり、半導体チップ２の導通不良が生じにくい半導体回路モジュール１を製造することができるという効果を奏する。
【００５５】
次に、図９を用いて、第２の実施形態の半導体回路モジュールの製造方法を説明する。ここで、図９は、第２の実施形態の工程ＢをＡ〜Ｈの順に示す縦断面図である。
【００５６】
第２の実施形態の半導体回路モジュールは、第１の実施形態と同様、工程Ａから工程Ｅを経て製造される。これら工程Ａから工程Ｅのうち工程Ｂを除く他の工程は、第１の実施形態における対応する他の工程と同様である。また、工程Ｂにおいても、両側壁６Ｂを有する接続パッド５Ｂを形成することに関しては第１の実施形態の工程Ｂと同様であるが、その工程内容が第１の実施形態とわずかながら異なる。
【００５７】
第２の実施形態の工程Ｂは、第１の実施形態と同様の工程Ｂ１に続いて、新たな工程Ｂ６から工程Ｂ１１までを順に備えている。工程Ｂ１においては、図９Ａに示すように、実装回路３Ｂの平滑な表面上にシード膜１０Ｂを形成する。
【００５８】
工程Ｂ６においては、図９Ｂに示すように、シード膜１０Ｂの表面上にレジスト膜１１Ｂを形成した後、１本の直線溝１３をパターンニングする。この１本の直線溝１３は、両側壁６Ｂの形成位置および両側壁６Ｂによって囲まれる底面３Ａａの形成位置、すなわち両側壁６Ｂによって囲まれる位置において、その囲まれる範囲と同等の大きさ（図９Ｂにおいては１本の直線溝１３の内幅が両側壁６Ｂの外幅と同等の大きさ）に形成されている。
【００５９】
工程Ｂ７においては、図９Ｃに示すように、直線溝１３から露出するシード膜１０Ｂをめっきすることによりシード膜１０Ｂの表面上に金属底面膜７を平滑に形成する。この金属底面膜７に用いられる材料は両側壁６Ｂに用いられる材料と同様である。
【００６０】
工程Ｂ８においては、図９Ｄに示すように、工程Ｂ６において形成したレジスト膜１１Ｂを除去する。その後、図９Ｅに示すように、実装回路３Ｂおよび金属底面膜７の表面上にレジスト膜１１Ｂを再度形成してパターンニングすることにより、工程Ｂ６において形成した直線溝１３と同様の直線溝１３をレジスト膜１１Ｂに形成するとともに、金属底面膜７の表面中央に直線溝１３と平行な１本のレジスト条１５を直線溝１３と同時に形成する。
【００６１】
工程Ｂ９においては、図９Ｆに示すように、レジスト条１５の形成後に直線溝１３から露出している金属底面膜７をめっきすることにより、金属底面膜７の表面上に両側壁６Ｂを形成する。両側壁６Ｂの形成に用いられる材料は、第１の実施形態と同様である。
【００６２】
工程Ｂ１０においては、図９Ｇに示すように、両側壁６Ｂの形成後にレジスト膜１１Ｂおよびレジスト条１５をレジスト除去剤により除去する。レジスト除去剤は第１の実施形態に用いたレジスト除去剤と同様である。
【００６３】
そして、工程Ｂ１１においては、図９Ｈに示すように、レジスト膜１１Ｂおよびレジスト条１５の除去後に露出したシード膜１０Ｂをイオンミリングにより除去する。
【００６４】
次に、図９および図１０を用いて、第２の実施形態の半導体回路モジュールの製造方法の作用を説明する。ここで、図１０は、第２の実施形態の工程ＤをＡ、Ｂの順に示す縦断面図である。
【００６５】
第２の実施形態の半導体回路モジュールの製造方法は第１の実施形態と同様、工程Ａから工程Ｅまでを備えており、そのうちの工程Ｂが第１の実施形態と異なる。ここで、図９Ｃに示すように工程Ｂ７においては実装回路３Ｂの表面上に金属底面膜７が形成され、図９Ｆに示すように工程Ｂ９においては金属底面膜７の表面上に両側壁６Ｂが形成される。そのため、両側壁６Ｂおよび金属底面膜７を断面凹状に連続的に形成することができる。これによって、図１０に示すように、工程Ｄにおいてはスタッド４ａの先端４ｃおよび側面４ｂを接続パッド５Ｂに接触させることができるため、スタッドバンプ４と接続パッド５Ｂとの接触面積を大きくすることができる。
【００６６】
また、図１０に示すように、スタッドバンプ４のスタッド４ａの先端面４ｃが平滑に形成されており、両側壁６Ｂがスタッド４ａの寸法および形状に合わせて形成されていれば、スタッド４ａを両側壁６Ｂおよび金属底面膜７に密着させることができるので、スタッドバンプ４と金属接合膜８との接触面積を容易に大きくすることができる。これにより、接合面積が大きくなるため、スタッドバンプ４と接続パッド５Ｂとの接合強度を大きくすることができる。
【００６７】
次に、図１１および図１２を用いて、第３の実施形態の半導体回路モジュールの製造方法を説明する。ここで、図１１は、金属底面膜７を有しない場合の第３の実施形態の接続パッド５Ｃを形成する工程ＢをＡからＥの順に示す縦断面図である。また、図１２は、金属底面膜７を有する場合の第３の実施形態の接続パッド５Ｃを形成する工程ＢをＡからＥの順に示す縦断面図である。
【００６８】
第３の実施形態の半導体回路モジュールは、第１の実施形態および第２の実施形態と同様、工程Ａから工程Ｅを経て製造される。ここで、これら工程Ａから工程Ｅのうち工程Ｂを除く他の工程は、第１の実施形態における対応する他の工程と同様である。また、両側壁６Ｃを形成する工程Ｂにおいても、両側壁６Ｃを有する接続パッド５Ｃを実装回路３Ｃの平滑な表面上に形成することに関しては第１の実施形態の工程Ｂと同様である。その一方、両側壁６Ｃの形状が第１の実施形態または第２の実施形態の両側壁６Ｃの形状と異なり、それに伴って、第３の実施形態の工程Ｂは第１の実施形態または第２の実施形態の工程Ｂとわずかに異なる。
【００６９】
接続パッド５Ｃに第２の実施形態のような金属底面膜７を形成しない場合、第３の実施形態の工程Ｂは第１の実施形態の工程Ｂと類似している。はじめに、第３の実施形態の工程Ｂは、図４Ｂおよび図１１Ａに示すように、第１の実施形態の工程Ｂ１（シード膜１０Ａの形成）および工程Ｂ２（直線溝１２のパターンニング）と同様の工程を経て、実装回路３Ｃの表面上に形成されたレジスト膜１１Ａに２本の直線溝１２のパターンニングを行なう。
【００７０】
その後、図１１Ｂに示すように、両側壁６Ｃをめっき形成する前に、レジスト膜１１Ａを加熱してレジスト膜１１Ａの上部１１Ａａを幅方向に収縮させる。これにより、２本の直線溝１２の縦断面が長方形状から上底の長さが下底の長さよりも長い台形状に変化する。この台形の形状はレジスト膜１１Ａの厚さや加熱時間によって変更することができる。
【００７１】
そして、図１１Ｃに示すように、第１の実施形態の工程Ｂ３と同様に両側壁６Ｃをめっき形成する。めっき形成された両側壁６Ｃの縦断面は、２本の直線溝１２の縦断面と同様、上底の長さが下底の長さよりも長い台形となる。両側壁６Ｃのめっき形成が終わったら、図１１Ｄおよび図１１Ｅに示すように、第１の実施形態の工程Ｂ４および工程Ｂ５と同様、レジスト膜１１Ａの除去およびシード膜１０Ａの除去を行ない、接続パッド５Ｃの両側壁６Ｃが形成される。
【００７２】
一方、接続パッド５Ｃに第２の実施形態のような金属底面膜７を形成する場合、第３の実施形態の工程Ｂは第２の実施形態の工程Ｂと類似している。はじめに、第３の実施形態の工程Ｂは、図９Ｅおよび図１２Ａに示すように、第２の実施形態の工程Ｂ１（シード膜１０Ｂの形成）、工程Ｂ６（直線溝１３のパターンニング）、工程Ｂ７（金属底面膜７の形成）および工程Ｂ８（レジスト条１５の形成）と同様の工程を経て、実装回路３Ｃの表面上に形成されたレジスト膜１１Ｂに２本の直線状の溝１４を形成する。
【００７３】
その後、図１２Ｂに示すように、両側壁６Ｃをめっき形成する前に、レジスト膜１１Ｂおよびレジスト条１５を加熱してレジスト膜１１Ｂの上部１１Ｂａおよびレジスト条１５の上部１５ａを幅方向に収縮させる。これにより、１本の直線溝１３とレジスト条１５との間の２つの直線状の溝１４の縦断面が長方形状から上底の長さが下底の長さよりも長い台形状に変化する。
【００７４】
そして、図１２Ｃに示すように、第２の実施形態の工程Ｂ９と同様に両側壁６Ｃをめっき形成する。めっき形成された両側壁６Ｃの縦断面は、前述した２つの直線状の溝１４の縦断面と同様、上底の長さが下底の長さよりも長い台形となる。両側壁６Ｃのめっき形成が終わったら、図１２Ｄおよび図１２Ｅに示すように、第２の実施形態の工程Ｂ１０および工程Ｂ１１と同様、レジスト膜１１Ｂおよびレジスト条１５の除去およびシード膜１０Ｂの除去を行ない、接続パッド５Ｃの金属底面膜７および両側壁６Ｃが形成される。
【００７５】
次に、図１１から図１３を用いて、第３の実施形態の半導体回路モジュールの製造方法の作用を説明する。ここで、図１３は、第３の実施形態の工程Ｄ（スタッド４ａの加圧挿入）をＡ、Ｂの順に示す縦断面図である。
【００７６】
第３の実施形態の工程Ｂを経て形成された両側壁６Ｃの縦断面は、図１１Ｅおよび図１２Ｅに示すように、上底の長さが下底の長さよりも長い台形状に形成されている。そのため、両側壁６Ｃにおいては、その内幅Ｗ２が下方から上方に向かって小さくなり、入り口が狭い内部形状になる。これにより、図１３に示すように、第３の実施形態の工程Ｄにおいてスタッドバンプ４のスタッド４ａを接続パッド５Ｃの両側壁６Ｃの内部に加圧挿入した際、スタッド４ａが両側壁６Ｃの内部形状に合わせて下底の長さが上底の長さよりも長い台形状の縦断面に変形する。このことから、スタッド４ａが加圧挿入された後、スタッド４ａは両側壁６Ｃに挟持されるので、スタッドバンプ４と接続パッド５Ｃとの接合強度を大きくすることができる。
【００７７】
また、図１２Ｅに示すように、第２の実施形態と同様、接続パッド５Ｃに金属底面膜７を形成することにより、スタッドバンプ４と接続パッド５Ｃとの接触面積を大きくすることができる（図１０Ｂ参照）。これにより、工程Ｅにおいて金属接合膜８によりスタッドバンプ４と接続パッド５Ｃとを接合する際、金属底面膜７を有しない接続パッド５Ｃよりもスタッドバンプ４と接続パッド５Ｃとの接続強度を大きくすることができる。
【００７８】
次に、図１４および図１５を用いて、第４の実施形態の半導体回路モジュールの製造方法を説明する。ここで、図１４は、金属底面膜７を有しない場合の第４の実施形態の接続パッド５Ｄを形成する工程ＢをＡからＤの順に示す縦断面図である。また、図１５は、金属底面膜７を有する場合の第４の実施形態の接続パッド５Ｄを形成する工程ＢをＡからＤの順に示す縦断面図である。
【００７９】
第４の実施形態の半導体回路モジュールは、第１の実施形態および第２の実施形態と同様、工程Ａから工程Ｅを経て製造される。ここで、これら工程Ａから工程Ｅのうち工程Ｂを除く他の工程は、第１の実施形態における対応する他の工程と同様である。また、両側壁６Ｄを形成する工程Ｂにおいても、両側壁６Ｄを有する接続パッド５Ｄを形成することに関しては第１の実施形態の工程Ｂと同様である。その一方、両側壁６Ｄの形状が第１の実施形態または第２の実施形態の両側壁６Ｄの形状と異なり、それに伴って、第４の実施形態の工程Ｂは第１の実施形態または第２の実施形態の工程Ｂとわずかに異なる。
【００８０】
接続パッド５Ｄに第２の実施形態のような金属底面膜７を形成しない場合、第４の実施形態の工程Ｂは第１の実施形態の工程Ｂに類似する。はじめに、第４の実施形態の工程Ｂは、図４Ｂおよび図１４Ａに示すように、第１の実施形態の工程Ｂ１（シード膜１０Ａの形成）および工程Ｂ２（直線溝１２のパターンニング）と同様の工程を経て、実装回路３Ｄの表面上に形成されたレジスト膜１１Ａに２本の直線溝１２のパターンニングを行なう。
【００８１】
その後、第１の実施形態の工程Ｂ３と同様、シード膜１０Ａの表面上に両側壁６Ｄのめっき形成を開始する。ただし、第４の実施形態においては、図１４Ｂに示すように、レジスト膜１１Ａの上面１１Ａｂを部分的に覆うまで両側壁６Ｄをめっき成長させている。これにより、両側壁６Ｄの上方において両側壁６Ｄの内側（および外側）に延出するキノコ断面状の膨出部９が形成される。
【００８２】
両側壁６Ｄのめっき形成が終わったら、図１４Ｃおよび図１４Ｄに示すように、第１の実施形態の工程Ｂ４および工程Ｂ５と同様、レジスト膜１１Ａの除去およびシード膜１０Ａの除去を行ない、接続パッド５Ｄの両側壁６Ｄが形成される。
【００８３】
一方、接続パッド５Ｄに第２の実施形態のような金属底面膜７を形成する場合、第４の実施形態の工程Ｂは第２の実施形態の工程Ｂに類似する。はじめに、第４の実施形態の工程Ｂは、図９Ｅおよび図１５Ａに示すように、第２の実施形態の工程Ｂ１（シード膜１０Ｂの形成）、工程Ｂ６（直線溝１３のパターンニング）、工程Ｂ７（金属底面膜７の形成）および工程Ｂ８（レジスト条１５の形成）と同様の工程を経て、実装回路３Ｄの表面上に形成されたレジスト膜１１Ｂに２本の直線状の溝１４を形成する。
【００８４】
その後、第２の実施形態の工程Ｂ９と同様、金属底面膜７の表面上に両側壁６Ｄのめっき形成を開始する。ただし、第４の実施形態においては、図１５Ｂに示すように、レジスト膜１１Ｂの上面１１Ｂｂおよびレジスト条１５の上面１５ｂを部分的に覆うまで両側壁６Ｄをめっき成長させている。これにより、両側壁６Ｄの上方において両側壁６Ｄの内側（および外側）に延出するキノコ断面状の膨出部９が形成される。
【００８５】
両側壁６Ｄのめっき形成が終わったら、図１５Ｃおよび図１５Ｄに示すように、第２の実施形態の工程Ｂ１０および工程Ｂ１１と同様、レジスト膜１１Ｂおよびレジスト条１５の除去およびシード膜１０Ｂの除去を行ない、接続パッド５Ｄの両側壁６Ｄが形成される。
【００８６】
次に、図１６を用いて、第４の実施形態の半導体回路モジュールの製造方法の作用を説明する。ここで、図１６は、第４の実施形態の工程Ｄ（スタッド４ａの加圧挿入）をＡ、Ｂの順に示す縦断面図である。
【００８７】
第４の実施形態の工程Ｂを経て形成された両側壁６Ｄは、図１４Ｂおよび図１５Ｂに示すように、レジスト膜１１Ｂの上面１１Ｂｂおよびレジスト条１５の上面１５ｂを覆うようにめっき形成されており、両側壁６Ｄの上方において両側壁６Ｄの内側（および外側）に延出する膨出部９を有している。そのため、その縦断面はキノコ状に形成されている。このことから、図１４Ｄおよび図１５Ｄに示すように、両側壁６Ｄにおいては、その内幅Ｗ２が下方から上方にいたるまでは一定であり、かつその上方において狭くなっており、入り口が狭い内部形状になる。
【００８８】
そして、図１６に示すように、第４の実施形態の工程Ｄにおいてスタッドバンプ４のスタッド４ａを接続パッド５Ｄの両側壁６Ｄの内部に加圧挿入した際、スタッド４ａが両側壁６Ｄの内部形状に合わせて係合するように変形する。このことから、スタッド４ａが加圧挿入された後、両側壁６Ｄの膨出部９がスタッド４ａを挟持するので、スタッドバンプ４と接続パッド５Ｄとの接合強度を大きくすることができる。とくに、この膨出部９の内側は逆Ｌ字のカギ状になっているため、第３の実施形態の両側壁６Ｄよりも強くスタッド４ａを挟持することができる。
【００８９】
また、図１５Ｄに示すように、第２の実施形態と同様、接続パッド５Ｄに金属底面膜７を形成することにより、スタッドバンプ４と接続パッド５Ｄとの接触面積を大きくすることができる（図１０Ｂ参照）。これにより、工程Ｅにおいて金属接合膜８によりスタッドバンプ４と接続パッド５Ｄとを接合する際、金属底面膜７を有しない接続パッド５Ｄよりもスタッドバンプ４と接続パッド５Ｄとの接続強度を大きくすることができる。
【００９０】
すなわち、第１から第４の実施形態の半導体回路モジュールの製造方法によれば、スタッドバンプ４のスタッド４ａの側面４ｂを接続パッド５Ａ〜Ｄの両側壁６Ａ〜Ｄに密着させてスタッドバンプ４と接続パッド５Ｄとの接触面積を従来よりも大きくすることができるので、接続パッド５Ａ〜Ｄとスタッドバンプ４との接合強度が大きくなり、半導体チップの導通不良が生じにくい半導体回路モジュールを製造することができるという効果を奏する。
【００９１】
なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。
【００９２】
例えば、第２の実施形態の工程Ｂ８においては、実装回路３Ｂの表面からレジスト膜１１Ｂおよびレジスト条１５の表面までの高さをそろえるため、１本の直線溝１３および１本のレジスト条１５を同時形成しているが、他の実施形態においては、工程Ｂ７の後、工程Ｂ６において形成したレジスト膜１１Ｂを除去しないで、１本の直線溝１３の内部に１本のレジスト条１５を形成してもよい。その際には、レジスト条１５に用いられる材料はレジスト膜１１Ｂに用いられる材料と同様にすることが好ましい。
【００９３】
また、スタッドバンプ４および接続パッド５Ａ〜Ｄの表面に金属接合膜８としてＡｕ表面膜が形成されている場合、工程Ｅにおいて行なう接合としてはＡｕ−Ａｕ超音波金属接合が用いられても良い。もちろん、スタッドバンプ４および接続パッド５Ａ〜ＤがＡｕを用いて形成されている場合も同様に接合することができるが、その際にはＡｕ表面膜を別個形成して金属接合膜８とするのではなく、スタッドバンプ４および接続パッド５Ａ〜Ｄの表面を一体形成された金属接合膜８として用いる。
【００９４】
さらに、工程ＡにおけるＡｕワイヤ２０の代わりに他の金属ワイヤを用いて前述した工程Ａと同様にスタッドバンプ本体を形成した後、そのスタッドバンプ本体にＡｕ膜や前述したＡｕ合金膜をめっき形成してスタッドバンプ４を形成しても良い。その際、工程Ｄにおいてスタッドバンプ４を変形させることがあるため、表面に形成されるＡｕ膜やＡｕ合金膜を厚めに形成しておくことが好ましい。
【図面の簡単な説明】
【００９５】
【図１】第１の実施形態の半導体回路モジュールにおける接続状態を示す透過平面図
【図２】図１の２−２矢視断面図
【図３】第１の実施形態の工程ＡをＡ〜Ｄの順に示す縦断面図
【図４】第１の実施形態の工程ＢをＡ〜Ｅの順に示す縦断面図
【図５】第１の実施形態の工程Ｃを示す縦断面図
【図６】両側壁の内幅がスタッドの外幅と同等の場合における第１の実施形態の工程ＥをＡ、Ｂの順に示す縦断面図
【図７】両側壁の内幅がスタッドの外幅よりも小さい場合における第１の実施形態の工程ＥをＡ、Ｂの順に示す縦断面図
【図８】両側壁の内幅がスタッドの外幅よりも大きい場合における第１の実施形態の工程ＥをＡ、Ｂの順に示す縦断面図
【図９】第２の実施形態の工程ＢをＡ〜Ｈの順に示す縦断面図
【図１０】両側壁の内幅がスタッドの外幅と同等の場合における第２の実施形態の工程ＤをＡ、Ｂの順に示す縦断面図
【図１１】接続パッドが金属底面膜を有しない場合の第３の実施形態の工程ＢをＡ〜Ｅの順に示す縦断面図
【図１２】接続パッドが金属底面膜を有する場合の第３の実施形態の工程ＢをＡ〜Ｅの順に示す縦断面図
【図１３】接続パッドが金属底面膜を有しない場合における第３の実施形態の工程ＤをＡ、Ｂの順に示す縦断面図
【図１４】接続パッドが金属底面膜を有しない場合の第４の実施形態の工程ＢをＡ〜Ｄの順に示す縦断面図
【図１５】接続パッドが金属底面膜を有する場合の第４の実施形態の工程ＢをＡ〜Ｄの順に示す縦断面図
【図１６】接続パッドが金属底面膜を有しない場合における第４の実施形態の工程ＤをＡ、Ｂの順に示す縦断面図
【図１７】金属接合膜の膜厚が十分に厚い場合の従来の接合状態を示す縦断面図
【図１８】金属接合膜の膜厚を十分に厚く形成することができない場合の従来の接合状態を示す縦断面図
【符号の説明】
【００９６】
１  半導体回路モジュール
２  半導体チップ
３  実装回路
４  スタッドバンプ
４ａ  スタッド
４ｂ  側面
４ｃ  先端（先端面）
５Ａ〜Ｄ  接続パッド
６Ａ〜６Ｄ  両側壁
６Ａａ  両側壁の内面
７  金属底面膜
８  金属接合膜
９  膨出部
【図１】
2008091692.tif 000003
【図２】
2008091692.tif 000004
【図３】
2008091692.tif 000005
【図４】
2008091692.tif 000006
【図５】
2008091692.tif 000007
【図６】
2008091692.tif 000008
【図７】
2008091692.tif 000009
【図８】
2008091692.tif 000010
【図９】
2008091692.tif 000011
【図１０】
2008091692.tif 000012
【図１１】
2008091692.tif 000013
【図１２】
2008091692.tif 000014
【図１３】
2008091692.tif 000015
【図１４】
2008091692.tif 000016
【図１５】
2008091692.tif 000017
【図１６】
2008091692.tif 000018
【図１７】
2008091692.tif 000019
【図１８】
2008091692.tif 000020