(57)【要約】【課題】製造歩留まりを向上することができる半導体発光モジュールの製造方法を提供する。【解決手段】半導体発光モジュールの製造方法では、半導体レーザチップ１８をＬＤ用サブマウント１６上に実装することによって実装部品１７を作製する。電流値を変化させながら２５℃よりも高い温度で実装部品１７の半導体レーザチップ１８に電流を供給することによって半導体レーザチップ１８から出射されるレーザ光Ｌの光出力を測定する。電流値と光出力の値との相関関係に基づいて実装部品１７を選別する。実装部品１７を選別する工程では、光出力の最大値Ｐｍａｘが所定の閾値Ｐｓを超える場合に実装部品１７が良品であると判断して、良品の実装部品１７を用いて半導体レーザモジュール１０を作製する。【選択図】図３
2008091708.tif 000002
【特許請求の範囲】
【請求項１】
半導体発光素子を基板上に実装することによって実装部品を作製する工程と、
電流値を変化させながら２５℃よりも高い温度で前記実装部品の前記半導体発光素子に電流を供給することによって前記半導体発光素子から出射される光の光出力を測定する工程と、
前記電流値と前記光出力の値との相関関係に基づいて前記実装部品を選別する工程と、
を含み、
前記実装部品を選別する工程では、前記光出力の最大値が所定の閾値を超える場合に前記実装部品が良品であると判断して、良品の前記実装部品を用いて半導体発光モジュールを作製する、半導体発光モジュールの製造方法。
【請求項２】
前記光出力を測定する工程では、４０〜１００℃で前記半導体発光素子に電流を供給する、請求項１に記載の半導体発光モジュールの製造方法。
【請求項３】
前記実装部品を選別する工程では、前記光出力の値がゼロになると共に前記光出力の最大値に対応する電流値よりも大きい電流値が所定の閾値を超える場合に前記実装部品が良品であると判断して、良品の前記実装部品を用いて半導体発光モジュールを作製する、請求項１又は２に記載の半導体発光モジュールの製造方法。
【請求項４】
前記光出力を測定する工程では、前記半導体発光素子にパルス電流を供給する、請求項１〜３のいずれか一項に記載の半導体発光モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光モジュールの製造方法に関する。
【背景技術】
【０００２】
半導体レーザチップをサブマウント上に実装する前に、室温よりも高い一定温度において当該半導体レーザチップを通電させることによって加速劣化試験を行う方法が知られている（特許文献１参照）。この方法では、加速劣化により半導体レーザチップのスクリーニング試験を行っている。
【特許文献１】特開平１０−３２１６８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述の方法では、半導体レーザチップをサブマウント上に実装する際の不良を検査することができない。その結果、半導体レーザチップをサブマウント上に実装することによって得られる実装部品の良品率が低下してしまうので、半導体発光モジュールの製造歩留まりが低くなってしまう。
【０００４】
本発明は、上記事情に鑑みて為されたものであり、製造歩留まりを向上することができる半導体発光モジュールの製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上述の課題を解決するため、本発明の半導体発光モジュールの製造方法は、半導体発光素子を基板上に実装することによって実装部品を作製する工程と、電流値を変化させながら２５℃よりも高い温度で前記実装部品の前記半導体発光素子に電流を供給することによって前記半導体発光素子から出射される光の光出力を測定する工程と、前記電流値と前記光出力の値との相関関係に基づいて前記実装部品を選別する工程とを含み、前記実装部品を選別する工程では、前記光出力の最大値が所定の閾値を超える場合に前記実装部品が良品であると判断して、良品の前記実装部品を用いて半導体発光モジュールを作製する。
【０００６】
本発明の半導体発光モジュールの製造方法では、半導体発光素子を基板に実装することに起因する不良品を除去することができる。その結果、実装後における半導体発光モジュールの製造歩留まりを向上することができる。
【０００７】
また、前記光出力を測定する工程では、４０〜１００℃で前記半導体発光素子に電流を供給することが好ましい。
【０００８】
この場合、温度が４０℃未満の場合に比べて、良品の光出力の最大値と不良品の光出力の最大値との差が大きくなる。一方、温度が１００℃を超える場合には半導体レーザチップの発光効率が急激に低下するので、１００℃以下の温度で半導体レーザチップに電流を供給することが好ましい。４０〜１００℃の温度範囲で半導体レーザチップに電流を供給することによって実装部品を高精度に選別することができるので、実装後における半導体発光モジュールの製造歩留まりを更に向上することができる。また、４０〜１００℃で半導体発光素子に電流を供給する場合、半導体発光素子の発光効率が低下するので、発光によって半導体発光素子が受けるダメージを低減することができる。
【０００９】
また、前記実装部品を選別する工程では、前記光出力の値がゼロになると共に前記光出力の最大値に対応する電流値よりも大きい電流値が所定の閾値を超える場合に前記実装部品が良品であると判断して、良品の前記実装部品を用いて半導体発光モジュールを作製することが好ましい。
【００１０】
これにより、実装部品を高精度に選別することができるので、実装後における半導体発光モジュールの製造歩留まりを更に向上することができる。
【００１１】
また、前記光出力を測定する工程では、前記半導体発光素子にパルス電流を供給することが好ましい。
【００１２】
この場合、連続電流を供給する場合に比べて、大きな電流を通電させることにより半導体発光素子が受けるダメージを低減することができる。その結果、実装後における半導体発光モジュールの製造歩留まりが更に向上する。
【発明の効果】
【００１３】
本発明によれば、製造歩留まりを向上することができる半導体発光モジュールの製造方法が提供される。
【発明を実施するための最良の形態】
【００１４】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。
【００１５】
図１は、半導体レーザモジュール（半導体発光モジュール）を模式的に示す側断面図である。図１には、ＸＹＺ空間座標系が示されている。図１に示される半導体レーザモジュール１０は、ステムベース１２と、ステムベース１２上に設置されたステム１４と、ステム１４上にＬＤ用サブマウント１６（基板）を介して設置された半導体レーザチップ１８（半導体発光素子）とを備える。ステムベース１２及びステム１４は、Ｚ軸方向に沿って配列されている。ステム１４、ＬＤ用サブマウント１６及び半導体レーザチップ１８は、Ｙ軸方向に沿って配列されている。
【００１６】
ステムベース１２は、例えば金属製である。ステム１４は、例えば、銅や窒化銅等の放熱性金属からなる。ステムベース１２及びステム１４は、一体に形成されてもよい。ＬＤ用サブマウント１６は、例えば、ＡｌＮ、ＳｉＣ、Ｃ−ＢＮ、ダイヤモンド等の高伝導性セラミックからなり、ヒートシンクとなる。これにより、半導体レーザチップ１８を駆動する際の動作温度を下げて温度特性を良好なものとすることができる。
【００１７】
半導体レーザチップ１８としては、例えば、ＧａＩｎＡｓＰ層及びＩｎＰ層を含む多重量子井戸構造を有するファブリペロー型半導体レーザ又はＤＦＢ型半導体レーザを用いることができる。半導体レーザチップ１８は、例えば、縦４００μｍ×横３００μｍの矩形形状を有する。半導体レーザチップ１８の端面には、ＡＲ膜やＨＲ膜といった端面コーティング膜が形成されていてもよい。
【００１８】
ステムベース１２上には、ＰＤ用サブマウント２０を介してモニタ用のフォトダイオード２２が設置されている。ステムベース１２、ＰＤ用サブマウント２０及びフォトダイオード２２は、Ｚ軸方向に沿って配列されている。フォトダイオード２２は、半導体レーザチップ１８に対向配置されているので、半導体レーザチップ１８から出射されるレーザ光を受ける。
【００１９】
ステムベース１２には複数の貫通孔が形成されている。これらの貫通孔には、それぞれリードピン２４が挿入されている。各貫通孔は、封止材２５によって封止されている。リードピン２４は、ＬＤ用リードピン２４ａ、アース用リードピン２４ｂ及びＰＤ用リードピン２４ｃからなる。ＬＤ用リードピン２４ａと半導体レーザチップ１８とは、例えば金ワイヤ等のワイヤ１８ａによって電気的に接続されている。ＰＤ用リードピン２４ｃとフォトダイオード２２とは、例えば金ワイヤ等のワイヤ２２ａによって電気的に接続されている。アース用リードピン２４ｂは、例えば接地されたステムベース１２に電気的に接続されている。
【００２０】
ステムベース１２上には、半導体レーザチップ１８及びフォトダイオード２２等を覆うようにキャップ２６が設けられている。キャップ２６には、半導体レーザチップ１８から出射されるレーザ光Ｌ（光）を受けるレンズ２８が取り付けられている。半導体レーザチップ１８は、キャップ２６とフォトダイオード２２との間に配置されている。
【００２１】
図２は、図１に示される半導体レーザモジュールの一部をＺ軸方向から見たものを模式的に示す上面図である。図２に示されるように、半導体レーザチップ１８は、半田３２によってＬＤ用サブマウント１６に接続されている。ＬＤ用サブマウント１６は、半田３４によってステム１４に接続されている。半田３２及び半田３４の材料としては、例えばＡｕＳｎ、Ｉｎ、ＡｕＩｎ、ＡｕＳｉ等が挙げられる。ＬＤ用サブマウント１６及び半導体レーザチップ１８は、実装部品１７を構成している。
【００２２】
半導体レーザチップ１８は、ｎ型半導体層１８ｎと、ｐ型半導体層１８ｐと、ｎ型半導体層１８ｎとｐ型半導体層１８ｐとの間に配置された活性層１８ｍとを備える。ｎ型半導体層１８ｎは、例えばＬＤ用サブマウント１６側に配置される。これにより、ｐ電極面積を小さくすることができるので、容量を低下させることができる。
【００２３】
図３は、実施形態に係る半導体発光モジュールの製造方法を模式的に示すフローチャートである。
【００２４】
まず、半導体レーザチップ１８を作製する（工程Ｓ１）。半導体レーザチップ１８は例えば以下のようにして作製される。まず、シリコンウェハ等の半導体ウェハに微細加工法を用いて２次元的に配置された複数の素子を形成する。次に、半導体ウェハを切断することによって、複数の素子が１次元的に配列されたバーを得る。次に、このバーに対して端面コーティングを行う。次に、バーを切断することによって複数の半導体レーザチップ１８を得る。
【００２５】
工程Ｓ１の後、半導体レーザチップ１８の光出力特性を検査することによって、半導体レーザチップ１８の良品と不良品とを選別する（工程Ｓ２）。工程Ｓ２では、半導体レーザチップ１８の光出力特性が良好な場合には次の工程に進み、不良の場合には不良となった半導体レーザチップ１８を除去する（工程Ｓ８）。例えば、半導体レーザチップ１８にプローブを接触させ、電流を供給することによって、閾値電流等の電流−光出力特性が所望の特性か否かを検査する。
【００２６】
工程Ｓ２の後、半導体レーザチップ１８をＬＤ用サブマウント１６上に実装することによって実装部品１７を作製する（工程Ｓ３）。例えば、ＬＤ用サブマウント１６上に予め蒸着された半田３２に半導体レーザチップ１８を接続する（ダイボンド）。ここで、ＬＤ用サブマウント１６とステム１４との間に半田３４を配置して、この半田３４によってＬＤ用サブマウント１６とステム１４とを接続してもよい。例えば半田３２及び半田３４がＡｕＳｎからなる場合、半田３２及び半田３４を２８０℃に加熱することによって、ステム１４、ＬＤ用サブマウント１６及び半導体レーザチップ１８を同時に固定することができる。
【００２７】
続いて、例えば超音波ワイヤボンド法を用いて、ワイヤ１８ａを半導体レーザチップ１８に接続させる。さらに、フォトダイオード２２をＰＤ用サブマウント２０上に実装する。その後、ワイヤ２２ａをフォトダイオード２２に接続させる。
【００２８】
工程Ｓ３の後、電流値を変化させながら２５℃（室温）よりも高い温度で実装部品１７の半導体レーザチップ１８に電流を供給することによって半導体レーザチップ１８から出射されるレーザ光Ｌの光出力（パワー）を測定する（工程Ｓ４）。レーザ光Ｌを例えばフォトダイオード等の光出力計測装置に入射させることによって、レーザ光Ｌを光出力を計測することができる。半導体レーザチップ１８に電流を供給する時の温度は、４０〜１００℃が好ましく、７０〜１００℃が特に好ましい。また、半導体レーザチップ１８には直流の連続電流又はパルス電流を供給することができる。
【００２９】
工程Ｓ４の後、工程Ｓ４によって得られる電流値と光出力との相関関係（Ｉ−Ｌ特性）に基づいて実装部品１７を選別する（工程Ｓ１０）。工程Ｓ１０では、光出力の最大値Ｐｍａｘが所定の閾値Ｐｓを超えるか否かを判断する（工程Ｓ５）。閾値Ｐｓは、例えば後述するスクリーニング試験を事前に行って、スクリーニング試験の結果と上記Ｉ−Ｌ特性とを比較することによって予め算出されてもよい。一実施例において、閾値Ｐｓは１８ｍＷである。光出力の最大値Ｐｍａｘが所定の閾値Ｐｓを超える場合には、実装部品１７が良品であると判断して、次の工程Ｓ６に進む。光出力の最大値Ｐｍａｘが所定の閾値Ｐｓ以下の場合には、実装部品１７が不良品であると判断して、不良となった実装部品１７を除去する（工程Ｓ８）。工程Ｓ５により、良品である第１グループの実装部品１７と、不良品である第２グループの実装部品１７とが得られる。
【００３０】
工程Ｓ１０では、光出力Ｐ０の値がゼロになる電流値Ｉｎｏｐが所定の閾値Ｉｓを超えるか否かを判断してもよい（工程Ｓ６）。電流値Ｉｎｏｐは、光出力の最大値Ｐｍａｘに対応する電流値Ｉｍａｘよりも大きい。閾値Ｉｓは、例えば後述するスクリーニング試験を事前に行って、スクリーニング試験の結果と上記Ｉ−Ｌ特性とを比較することによって予め算出されてもよい。一実施例において、閾値Ｉｓは２９０ｍＡである。電流値Ｉｎｏｐが所定の閾値Ｉｓを超える場合には、実装部品１７が良品であると判断して、次の工程Ｓ７に進む。電流値Ｉｎｏｐが所定の閾値Ｉｓ以下の場合には、実装部品１７が不良品であると判断して、不良となった実装部品１７を除去する（工程Ｓ８）。工程Ｓ６により、良品である第１グループの実装部品１７と、不良品である第２グループの実装部品１７とが得られる。
【００３１】
ここで、図４を参照して、工程Ｓ４〜工程Ｓ６について詳細に検討する。図４は、電流値と光出力との相関関係を模式的に示すグラフである。図４に示されるグラフにおいて、縦軸は光出力Ｐ０（ｍＷ）を示す。横軸は電流値Ｉ（ｍＡ）を示す。グラフ中の曲線Ｄ１〜Ｄ４は、８５℃で半導体レーザチップ１８に電流を供給した場合の実験結果を示す。曲線Ｅ１〜Ｅ３は、２５℃で半導体レーザチップ１８に電流を供給した場合の実験結果を示す。
【００３２】
図４に示されるように、曲線Ｄ１及びＤ２では、光出力の最大値Ｐｍａｘが所定の閾値Ｐｓを超える。よって、曲線Ｄ１及びＤ２は、実装部品１７が良品であることを示している。一方、曲線Ｄ３及びＤ４では、光出力の最大値Ｐｍａｘが所定の閾値Ｐｓ以下である。よって、曲線Ｄ３及びＤ４は、実装部品１７が不良品であることを示している。
【００３３】
これに対して曲線Ｅ１〜Ｅ３では、光出力の最大値の差が小さいので、実装部品１７を選別することは困難である。
【００３４】
また、曲線Ｄ１及びＤ２では、電流値Ｉｎｏｐが所定の閾値Ｉｓを超える。よって、曲線Ｄ１及びＤ２は、実装部品１７が良品であることを示している。一方、曲線Ｄ３及びＤ４では、電流値Ｉｎｏｐが所定の閾値Ｉｓ以下である。よって、曲線Ｄ３及びＤ４は、実装部品１７が不良品であることを示している。
【００３５】
なお、半導体レーザチップ１８に電流を供給する時の温度を２５℃とすると、光出力の最大値Ｐｍａｘは最大規格ＰＥを超える。一方、半導体レーザチップ１８に電流を供給時の温度を８５℃とすると、光出力の最大値Ｐｍａｘは最大規格ＰＥを超えない。
【００３６】
工程Ｓ６の後、必要に応じてキャップ２６をステムベース１２に実装する。キャップ２６の実装は、工程Ｓ３の後に実施してもよい。
【００３７】
工程Ｓ１０の後、必要に応じて、半導体レーザモジュール１０を一定の温度で長時間通電させることによってスクリーニング試験（加速劣化試験）を行う（工程Ｓ７）。工程Ｓ７では、スクリーニング試験の結果が所望の特性を示す場合には、半導体レーザモジュール１０が良品であると判断して、次の工程に進む。一方、スクリーニング試験の結果が所望の特性を示さない場合には、半導体レーザモジュール１０が不良品であると判断して、不良となった半導体レーザモジュール１０を除去する（工程Ｓ８）。工程Ｓ７の後、必要に応じて最終的な特性を検査する。この検査の後、製品となる良品の半導体レーザモジュール１０が出荷される。
【００３８】
スクリーニング試験は、例えば以下のように実施される。８５℃で半導体レーザチップ１８に１５０ｍＡの電流を４８時間供給する。電流を供給する前後において半導体レーザチップ１８の閾値電流をそれぞれ測定する。この閾値電流の差が所定値未満の場合に良品として、それ以外の場合に不良品とする。図５は、スクリーニング試験結果の具体例を示すグラフである。図５に示されるグラフにおいて、横軸は通電させている時間（ｈｏｕｒ）を示す。縦軸は閾値電流ＲＩｔｈ（相対値）を示す。グラフ中のデータ群ＧＤでは、長時間経過してもＲＩｔｈが殆ど変化していない。よって、データ群ＧＤは、実装部品が良品であることを示している。一方、データ群ＮＧでは、時間の経過と共にＲＩｔｈが増加している。よって、データ群ＮＧは、実装部品が不良品であることを示している。
【００３９】
以上説明したように、本実施形態の半導体発光モジュールの製造方法では、工程Ｓ３、工程Ｓ４及び工程Ｓ１０を実施する。このため、半導体レーザチップ１８をＬＤ用サブマウント１６に実装することに起因する不良品を除去することができる。その結果、実装後における半導体レーザモジュール１０の製造歩留まりを向上することができる。
【００４０】
本実施形態の半導体発光モジュールの製造方法において良品と不良品とが選別されるメカニズムは、例えば次のように考えられる。工程Ｓ４において半導体レーザチップ１８は発熱する。半導体レーザチップ１８の実装が不良の場合には、半導体レーザチップ１８からＬＤ用サブマウント１６への放熱が不十分となる。このため、半導体レーザチップ１８の温度が異常に上昇するので、良品に比べて、本実施形態の製造方法を用いることで半導体レーザの特性劣化が顕著となる。このような半導体レーザチップ１８の実装不良は、半導体レーザ素子の寿命劣化の原因となる。また、半導体レーザチップ１８の実装時の不良以外に、ダイボンドやワイヤボンド等の製造工程中においても、半導体レーザチップ１８が不良となることが考えられる。例えば、ダイボンドやワイヤボンド等の製造工程中に端面コーティング膜の特性が変化して不良となった場合も、半導体レーザチップ１８に電流を通電した際に、半導体レーザチップ１８の温度が異常に上昇する場合がある。このような不良品の実装部品１７も本実施形態の製造方法を用いることで選別することができる。このような端面コーティング膜の特性変化に基づく半導体レーザチップ１８の不良も、半導体レーザ素子の寿命を著しく劣化させる原因となる。
【００４１】
さらに、本実施形態の半導体発光モジュールの製造方法では、製造工程の早い時期において不良品の実装部品１７を除去することができるので、不良による部材の廃却損、実装後の無駄な検査時間等を削減することができる。よって、製造コストを低減できる。
【００４２】
また、通常の加速劣化試験を行うよりも短時間で実装部品１７を選別することができるので、加速劣化試験を行わずに半導体レーザモジュール１０の長期信頼性を検査することができる。さらに、非破壊で実装部品１７を選別することができるので、全数検査が可能である。
【００４３】
工程Ｓ４では、４０〜１００℃で半導体レーザチップ１８に電流を供給することが好ましい。この場合、温度が４０℃未満の場合に比べて、良品の光出力の最大値Ｐｍａｘと不良品の光出力の最大値Ｐｍａｘとの差が大きくなる。一方、温度が１００℃を超える場合には半導体レーザチップ１８の発光効率が急激に低下するので、１００℃以下の温度で半導体レーザチップ１８に電流を供給することが好ましい。４０〜１００℃の温度範囲で半導体レーザチップ１８に電流を供給することによって実装部品１７を高精度に選別することができるので、実装後における半導体レーザモジュール１０の製造歩留まりを更に向上することができる。また、この４０〜１００℃の温度範囲において、温度が高くなると半導体レーザチップ１８の発光効率が低下し、半導体レーザチップ１８からの光出力が低下するので、発光により半導体レーザチップ１８が受けるダメージを低減することができる。
【００４４】
工程Ｓ１０では、電流値Ｉｎｏｐが所定の閾値Ｉｓを超える場合に実装部品１７が良品であると判断して、良品の実装部品１７を用いて半導体レーザモジュール１０を作製することが好ましい。これにより、実装部品１７を高精度に選別することができるので、実装後における半導体レーザモジュール１０の製造歩留まりを更に向上することができる。
【００４５】
工程Ｓ４では、半導体レーザチップ１８にパルス電流を供給することが好ましい。この場合、連続電流を供給する場合に比べて、大きな電流を通電させることにより半導体レーザチップ１８が受けるダメージを低減することができる。その結果、実装後における半導体レーザモジュール１０の製造歩留まりが更に向上する。パルス電流のパルス幅（電流を供給する時間）は１μｓ以上であることが好ましい。パルス幅が狭すぎると、半導体レーザチップ１８の実装不良等による半導体レーザチップ１８の温度の異常な上昇が起こらないからである。したがって、パルス電流のパルス幅を１μｓ以上とすることで、良品の光出力の最大値Ｐｍａｘと不良品の光出力の最大値Ｐｍａｘとの差を十分にとることができ、不良品の選別が可能となる。
【００４６】
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記実施形態に限定されない。
【００４７】
例えば、半導体発光モジュールは、半導体レーザモジュールに限定されず、ＬＥＤモジュール等であってもよい。
【００４８】
また、工程Ｓ２，Ｓ７を実施しなくてもよく、工程Ｓ５の前に工程Ｓ６を実施してもよい。いずれの場合であっても、本実施形態と同様の作用効果が得られる。
【図面の簡単な説明】
【００４９】
【図１】半導体発光モジュールを模式的に示す側断面図である。
【図２】図１に示される半導体レーザモジュールの一部をＺ軸方向から見たものを模式的に示す上面図である。
【図３】実施形態に係る半導体発光モジュールの製造方法を模式的に示すフローチャートである。
【図４】電流値と光出力との相関関係を模式的に示すグラフである。
【図５】スクリーニング試験結果の具体例を示すグラフである。
【符号の説明】
【００５０】
１０…半導体レーザモジュール（半導体発光モジュール）、１６…ＬＤ用サブマウント（基板）、１７…実装部品、１８…半導体レーザチップ（半導体発光素子）、Ｌ…レーザ光（光）。
【図１】
2008091708.tif 000003
【図２】
2008091708.tif 000004
【図３】
2008091708.tif 000005
【図４】
2008091708.tif 000006
【図５】
2008091708.tif 000007