(57)【要約】【課題】広帯域において、容易に特性を向上させることができる半導体装置及び増幅器を提供する。【解決手段】半導体装置２０は、内部に半導体チップ２２が設けられるとともに、半導体チップ２２の入力側に接続される入力端子３1及び半導体チップ２２の出力側に接続される出力端子３２を有するパッケージ２１と、一端側が入力端子３１及び前記出力端子３２のうち少なくとも一方と接続され、他端側がパッケージ３２の外部に導出され、外部において、インピーダンスを調整するために設置される外部配線１５、１６に接続される整合端子３４，３５と、を備える。【選択図】      図１
2008288711.tif 000002
【特許請求の範囲】
【請求項１】
内部に半導体チップが設けられるとともに、前記半導体チップの入力側に接続される入力端子及び前記半導体チップの出力側に接続される出力端子を有するパッケージと、
一端側が前記入力端子及び前記出力端子のうち少なくとも一方と接続され、他端側が前記パッケージの外部に導出され、前記外部において、インピーダンスを調整する目的で設置される外部配線に接続される整合端子と、を備えたことを特徴とする半導体装置。
【請求項２】
前記入力端子または前記出力端子と前記整合端子とが一体に形成されたことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記入力端子または前記出力端子と前記整合端子とに接続される接続体をさらに備え、
この接続体は前記入力端子または前記出力端子の近傍においてその幅が狭くなるテーパ状を成すことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記パッケージは、少なくとも前記半導体チップを封止する封止材を備え、前記整合端子の前記他端側は前記封止材の外側に露出したことを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【請求項５】
請求項１乃至４のいずれかに記載の半導体装置と、
前記半導体装置の前記パッケージが配される基板孔が形成され、前記整合端子に接続されインピーダンスを整合する整合回路、前記入力端子に接続される入力線路、及び前記出力端子に接続される出力線路を有する実装基板と、
を備えたことを特徴とする増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びこの半導体装置を有する増幅器に関する。
【背景技術】
【０００２】
電力用トランジスタなど、発熱量が大きい半導体装置において、熱容量を大きくするために、Ａｕで形成されたプレーテッドヒートシンクと呼ばれる台座の上に実装する技術が知られている。これにＳｎを多く含むはんだを用いると、ＡｕがＳｎ内に拡散しはんだの強度が低下し、接続不良を起こすため、通常はＡｕＳｎはんだを用いて実装される。ＡｕＳｎはんだを用いると、チップ実装部を金メッキ処理する必要があり、ベアチップ実装によるモジュール化を行うとコストが高くなる。また、ベアチップとして製品化した場合使用者側にボンディング等の高度な技術が要求されるため拡販性に優れない。これらの理由から、半導体装置において、セラミックパッケージに、例えばＡｕＳｎはんだで実装され、ボンディングワイヤにより外部接続体と接続される構造が用いられている。このようにパッケージ実装されたトランジスタでは、実装基板上での整合回路による特性改善が困難である。そこで高周波及び広帯域での特性を向上させるためにパッケージ内部に整合回路を設ける内部整合型のＦＥＴが知られている（例えば特許文献１参照）。しかしながら、この構成では、マイクロチップキャパシタなどの高価な部品の使用が必要となり、コストが増大する上に、パッケージ内部の空隙の確保からパッケージの大型化が引き起こされる。
【０００３】
これに鑑みて、入出力端子自体にスタブ（冗長部分、切欠き部分）を形成する事により負荷整合を取り、特性を向上させる技術も知られている（例えば特許文献２参照）。このときの可変周波数範囲や可変幅は、スタブの寸法や、入力端子及び出力端子からスタブまでの距離によって、決定される。例えば、高い周波数や不整合の大きい場合にはスタブまでの距離を短くする必要がある。
【特許文献１】特開２０００−３４０７３９号公報
【特許文献２】特開２００３−１１５７３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記の構造では、以下のような問題があった。すなわち、入出力端子自体にスタブを装荷する構成では、装荷できるスタブの位置や大きさが限定されるため、例えば高周波数での特性向上や広い可変幅に対応することが困難であり、広帯域において所望の特性を得ることが困難である。
【０００５】
そこで、本発明は、外部回路と半導体チップとのインピーダンスの不整合が大きい場合でも広帯域において安価で容易に特性を向上させることができる半導体装置及び増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一形態にかかる半導体装置は、内部に半導体チップが設けられるとともに、前記半導体チップの入力側に接続される入力端子及び前記半導体チップの出力側に接続される出力端子を有するパッケージと、一端側が前記入力端子及び前記出力端子のうち少なくとも一方と接続され、他端側が前記パッケージの外部に導出され、前記外部において、インピーダンスを調整する目的で設置される外部配線に接続される整合端子と、を備えたことを特徴とする。
【０００７】
本発明の一形態にかかる半導体装置は、前記入力端子または前記出力端子と前記整合端子とが一体に形成されたことを特徴とする。
【０００８】
本発明の一形態にかかる半導体装置は、前記入力端子または前記出力端子と前記整合端子とに接続される接続体をさらに備え、この接続体は前記入力端子または前記出力端子の近傍においてその幅が狭くなるテーパ状を成すことを特徴とする。
【０００９】
本発明の一形態にかかる半導体装置は、前記パッケージは、少なくとも前記半導体チップを封止する封止材を備え、前記整合端子の前記他端側は前記封止材の外側に露出したことを特徴とする。
【００１０】
本発明の一形態にかかる増幅器は、上記の半導体装置と、前記半導体装置の前記パッケージが配される基板孔が形成され、前記整合端子に接続されインピーダンスを整合する整合回路、前記入力端子に接続される入力線路、及び前記出力端子に接続される出力線路を有する実装基板と、を備えたことを特徴とする。
【発明の効果】
【００１１】
本発明によれば、外部回路と半導体チップとのインピーダンスの不整合が大きい場合でも広帯域において安価で容易に特性を向上させることができる。
【発明を実施するための最良の形態】
【００１２】
［第１実施形態］
以下に本発明の第１実施形態にかかる増幅器１について、図１乃至図３を参照して説明する。なお、各図において適宜構成を拡大・縮小・省略して概略的に示している。図１は、第１実施形態にかかる増幅器の要部の構成を示す平面図、図２は、図１のＡ−Ａ線に沿う断面図であるが、図２において一部を側面図で示す。
【００１３】
増幅器１は、ベースプレート１２（図２に示す）上に、実装基板１０と、この実装基板１０に実装された半導体装置２０とを備えている。
【００１４】
実装基板１０には、半導体装置２０が配置される矩形状の基板孔１１が形成されている。実装基板１０の上面には、半導体装置２０用の入力線路１３及び出力線路１４が形成されている。この入力線路１３及び出力線路１４は基板孔１１の周縁まで延びている。さらに、実装基板１０上には、インピーダンスを調整、整合するための外部配線として入力整合回路１５及び出力整合回路１６が形成されている。入力及び出力整合回路１５、１６は、基板孔１１の両側、例えば図中紙面上方における左右に、それぞれ形成されている。
【００１５】
半導体装置２０は、セラミック製の矩形状のパッケージ２１を有している。このパッケージ２１は、矩形状の外郭２１ａと、外郭２１ａの中央に形成された矩形のキャビテーション２１ｂとを備えている。パッケージ２１の内部、すなわちキャビテーション２１ｂに、半導体チップとしての電力増幅用のトランジスタチップ２２が収容されている。
【００１６】
図２に示すように、トランジスタチップ２２は、例えばＡｕからなるプレーテッドヒートシンク２３の上に実装されている。プレーテッドヒートシンク２３の周囲は、パッケージ２１の内部に形成された台座部２５にＡｕＳｎはんだ等で接合され、接合部２６を構成している。トランジスタチップ２２が搭載されたパッケージ２１の上部は、樹脂材からなる封止材２７により気密に封止されている。なお、封止材２７は図２においてのみ示し、他の図では省略している。
【００１７】
パッケージ２１の外郭２１ａの上面における左右の周縁部分には、導電性の金属が薄い膜状に形成されて縦方向に延びる接続体としての導体層３３が形成されている。
【００１８】
半導体装置２０は、その両端に、入力端子３１及び出力端子３２を備えている。入力端子３１、出力端子３２、は、導体層３３上に形成され、導体層３３に接続されている。入力端子３１及び出力端子３２は、Ｔ字状に形成され、パッケージ２１の外郭２１ａの上面２１ｃにおいてパッケージ２１の図中矢印Ｙで示す縦方向すなわちパッケージ２１の長手方向に延びる縦部３１ａ、３２ａと、図中矢印Ｘで示す横方向に延びてパッケージ２１の外側へ導出される横部３１ｂ、３２ｂを備えている。縦部３１ａ、３２ａは、パッケージ２１の外郭２１ａの上面における左右両側の縁部に形成されている。トランジスタチップ２２の入力側２２ａは、第１の接続体４１で入力端子３１の縦部３１ａに接続されている。トランジスタチップ２２の出力側２２ｂは第２の接続体４２を介して出力端子３２の縦部３２ａに接続されている。入力端子３１及び出力端子３２の横部３１ｂ、３２ｂは実装基板１０上の入力線路１３及び出力線路１４にそれぞれ接続されている。第１の接続体４１及び第２の接続体４２は、例えばボンディングワイヤである。
【００１９】
パッケージ２１の外郭２１ａの上面には、入力整合端子３４及び出力整合端子３５が形成されている。入力及び出力整合端子３４、３５は、外郭２１ａの長手方向一端側においてその左右にそれぞれ設けられ、導体層３３上に形成され、導体層３３に接続されている。入力及び出力整合端子３４、３５は図中矢印Ｙで示すパッケージ２１の長手方向に延びる縦部３４ａ、３５ａと、図中矢印Ｘで示す左右方向に延びる横部３４ｂ、３５ｂとをそれぞれ備えてＴ字状に構成されている。横部３４ｂ、３５ｂの端部３４ｃ、３５ｃは封止材２７で封止される封止部分よりも外側に導出されている。
【００２０】
入力整合端子３４及び出力整合端子３５は、導体層３３を介して入力端子３１及び出力端子３２にそれぞれ接続されている。横部３４ｂ、３５ｂの端部３４ｃ、３５ｃは、実装基板１０に形成された整合回路１５、１６にそれぞれ接続されている。
【００２１】
実装状態において、入力及び出力整合端子３４、３５により、パッケージ２１の外部において実装基板１０に形成された入力及び出力整合回路１５、１６が入力端子３１及び出力端子３２にそれぞれ接続される。このため、電気的には、トランジスタチップ２２の近傍に整合回路１５、１６が配置されることとなる。
【００２２】
本実施形態にかかる増幅器１及び半導体装置２０は以下に掲げる効果を奏する。すなわち、実装基板１０上の整合回路１５、１６が、あたかも入出力端子３１、３２近傍に配置されているように接続されることにより、トランジスタチップ２２と整合回路１５、１６との電気的な距離を近づけることができる。したがって、高周波特性、広帯域特性に優れた整合条件を実現することができる。
【００２３】
また、整合回路１５、１６は、パッケージ２１の外部における実装基板１０上に設けられているため、設計上の制約が少ない。したがって、高周波特性、広帯域特性に優れた整合条件を容易に実現することができる。
【００２４】
さらに、整合端子３４、３５の端部３４ｃ，３５ｃは、封止材２７よりも外側に導出され、露出ているため、封止処理後においても整合条件の調整や設計変更が可能となる。また半導体装置２０自体ではなく、これが搭載される実装基板１０側のみで整合条件の調整や設計変更をすることが可能である。
【００２５】
［第２実施形態］
次に本発明の第２実施形態にかかる増幅器２について図４及び図５を参照して説明する。なお、各図において適宜構成を拡大・縮小・省略して概略的に示している。図４は、第２実施形態にかかる増幅器２の一部の構成を示す平面図であり、図５は、図４のＢ−Ｂ線に沿う断面図であるが、図５において一部を側面図で示す。なお、図４，５において、図１乃至３と同一機能部分には同一符号を付し、その詳細な説明は省略する。本実施形態の増幅器２は、入力整合端子及び出力整合端子をそれぞれ２つずつ備えた点以外については上記第１実施形態の増幅器１と同様に構成されている。
【００２６】
本実施形態にかかる増幅器２は、実装基板１０と、実装基板１０に形成された基板孔１１に収容される半導体装置６０とを備えて構成される。半導体装置６０は、半導体装置２０と同様に、入力端子３１及び出力端子３２を有するパッケージ２１と、パッケージ２１に形成されたキャビテーション２１ｂの内部に配備されたトランジスタチップ２２とを備える。
【００２７】
さらに半導体装置６０は、外部の整合回路に接続される２つの入力整合端子３４、３６と、２つの出力整合端子３５、３７とを備えている。実装基板１０上におけるパッケージ２１の左側には、２つの入力整合回路１５、１７が設けられ、右側には、２つの出力整合回路１６、１８が設けられている。これら整合回路１５〜１８は、矩形の基板孔１１の角部分付近の周縁にそれぞれ配置されている。
【００２８】
パッケージ２１の外郭２１ａの上面における左右の周縁部分には、導体層３３が形成され、
半導体装置６０の横方向両側にはそれぞれ入力端子３１及び出力端子３２が形成されている。入力端子３１を挟んで縦方向両側に、入力整合端子３４、３６がそれぞれ形成され、出力端子３２を挟んで縦方向両側に、出力整合端子３５、３７がそれぞれ形成されている。入力端子３１、出力端子３２、入力整合端子３４、３６、及び出力整合端子３５、３７は、導体層３３上に形成され、導体層３３に接続されている。これら各端子３１、３２、３４、３５、３６、３７は、Ｔ字状に形成され、パッケージ２１の外郭２１ａの上面２１ｃにおいてパッケージ２１の図中矢印Ｙで示す縦方向に延びる縦部３１ａ、３２ａ、３４ａ、３５ａ、３６ａ、３７ａと、図中矢印Ｘで示す横方向に延びてパッケージ２１の外側へ導出される横部３１ｂ、３２ｂ、３４ｂ、３５ｂ、３６ｂ、３７ｂをそれぞれ備えている。横部３１ｂ、３２ｂの先端は入力線路１３及び出力線路１４にそれぞれ接続され、横部３４ｂ、３５ｂ、３６ｂ、３７ｂの端部３４ｃ、３５ｃ、３６ｃ、３７ｃは封止材２７の外側において、それぞれ整合回路１５、１６、１７、１８に接続されている。
【００２９】
実装状態において、入力及び出力整合端子３４、３５、３６、３７により、パッケージ２１の外部において実装基板１０に形成された入力及び出力整合回路１５、１６、１７、１８が入力端子３１及び出力端子３２にそれぞれ接続される。このため、電気的には、トランジスタチップ２２の近傍に整合回路１５、１６、１７、１８が配置されることとなる。
【００３０】
本実施形態にかかる増幅器２及び半導体装置６０においても上記第１実施形態における増幅器１及び半導体装置２０と同様の効果が得られる。さらに、パッケージ２１の外部の実装基板１０に形成された整合回路１５〜１８のそれぞれの長さ寸法を減少できるため、整合回路により引き起こされる自己共振点を帯域の高域側に遠ざけることができる。したがって、高周波特性を改善することができる。入力端子３１と並列して２つの整合端子３４、３６を装荷し出力端子３２と並列して２つの整合端子３５、３７を装荷することにより、外部に実現される整合部品の共振点を高域側にシフトでき、使用帯域内での特性を改善させることができる。
【００３１】
［第３実施形態］
次に本発明の第３実施形態にかかる増幅器３及び半導体装置７０について図６及び図７を参照して説明する。なお、各図において適宜構成を拡大・縮小・省略して概略的に示している。図６は、第３実施形態にかかる増幅器３の要部の構成を示す平面図であり、図７は、図６のＣ−Ｃ線に沿う断面図であるが、図７において一部を側面図で示す。なお、図６，７において、図１乃至５と同一機能部分には同一符号を付し、その詳細な説明は省略する。本実施形態の増幅器３及び半導体装置７０は、整合端子と入出力端子とが一体に形成されている点以外については上記第２実施形態の増幅器２及び半導体装置６０と同様に構成されている。
【００３２】
増幅器３において、導体層３３上に形成された各端子３１、３２、３４、３５、３６、３７は、上記第２実施形態と同様に、それぞれＴ字状に形成され、パッケージ２１の外郭２１ａの上面２１ｃにおいてパッケージ２１の図中矢印Ｙで示す縦方向に延びる縦部３１ａ、３２ａ、３４ａ、３５ａ、３６ａ、３７ａと、図中矢印Ｘで示す横方向に延びてパッケージ２１の外側へ導出される横部３１ｂ、３２ｂ、３４ｂ、３５ｂ、３６ｂ、３７ｂをそれぞれ備えている。増幅器３において、縦部３１ａ、３４ａ、３６ａは連続して一体形成されているとともに、縦部３２ａ、３５ａ、３７ａは連続して一体形成されている。すなわち、上記第２実施形態においては、入力端子３１と入力整合端子３４、３６とは導体層３３を介して導通されているが、本実施形態では入力端子３１と入力整合端子３４、３６とは、連続して一体に形成され、これら端子３１、３４、３６同士の接続と導体層３３とにより導通されている。同様に、出力側においても出力端子３２と出力整合端子３５、３７とが連続して一体形成され、これら端子３２、３５、３７同士の接続と導体層３３とにより導通されている。端子３１、３２、３４、３５、３６、３７は、図中矢印Ｚで示す厚み方向の寸法が導体層３３の厚み方向の寸法よりも大きく構成されている。  
本実施形態にかかる増幅器３及び半導体装置７０においても上記第１及び第２実施形態と同様の効果が得られる。さらに、導体層３３よりも厚みのある端子３１〜３７を介して電流が流れるため、外部整合回路に大電流が流れる場合であっても接続部分に過電流による負荷がかかることを回避でき、燃焼等を防止することができる。
【００３３】
［第４実施形態］
次に本発明の第４実施形態にかかる増幅器４及び半導体装置８０について図８及び図９を参照して説明する。なお、各図において適宜構成を拡大・縮小・省略して概略的に示している。図８は、第４実施形態にかかる増幅器４の要部の構成を示す平面図であり、図９は、図８のＤ−Ｄ線に沿う断面図であるが、図９において一部を側面図で示す。なお、図８，９において、図１乃至７と同一機能部分には同一符号を付し、その詳細な説明は省略する。本実施形態の増幅器４及び半導体装置８０は、導体層３３の形状以外の点については、上記第３実施形態の増幅器３及び半導体装置７０と同様に構成されている。
【００３４】
本実施形態にかかる増幅器４において、縦方向に延びる導体層３３は、複数個所において、横方向中央に向かってテーパ状に切欠かれた切欠部３３ａを有している。切欠き部は、入出力端子３１、３２の横部３１ｂ、３２ｂの基端、すなわち縦部３１ａ、３２ａとの境界の近傍に形成されている。この切欠部３３ａにより、導体層３３の入出力端子３１、３２の近傍に、横方向の幅が狭く、かつ、その中心が中央方向に寄って配置される狭部３３ｂが形成される。このため導体層３３の中心線３３ｃは、入出力端子３１、３２に近づくにつれて中央方向に近づく。
【００３５】
本実施形態にかかる増幅器４及び半導体装置８０及びにおいても上記第３実施形態と同様の効果が得られる。さらに、入出力端子３１、３２の近傍に狭部３３ｂが形成されたことにより、整合回路の装荷位置を限定的に設定することができ、高周波広帯域特性の優れた増幅器とすることが可能となる。
【００３６】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００３７】
【図１】本発明の第１実施形態にかかる増幅器の要部の構成を模式的に示す平面図。
【図２】同増幅器の構成を図１のＡーＡ線に沿って示す断面図。
【図３】同実施形態にかかる半導体装置の構成を示す平面図。
【図４】本発明の第２実施形態にかかる増幅器の要部の構成を模式的に示す平面図。
【図５】同増幅器の構成を図４のＢーＢ線に沿って示す断面図。
【図６】本発明の第３実施形態にかかる増幅器の要部の構成を模式的に示す平面図。
【図７】同増幅器の構成を図６のＣーＣ線に沿って示す断面図。
【図８】本発明の第４実施形態にかかる増幅器の要部の構成を模式的に示す平面図。
【図９】同増幅器の構成を図８のＤーＤ線に沿って示す断面図。
【符号の説明】
【００３８】
１、２、３、４…増幅器、１０…実装基板、１１…基板孔、１２…ベースプレート、
１３…入力線路、１４…出力線路、１５．１７…入力整合回路、
１６．１８…出力整合回路、２０、６０、７０、８０…半導体装置、２１…パッケージ、２２…トランジスタチップ（半導体チップ）、２７…封止材、３１…入力端子、
３２…出力端子、３３…導体層（接続体）、３３ａ…切欠部、３３ｂ…狭部、
３３ｃ…中心線、３４．３６…入力整合端子、３５、３７…出力整合用端子、
３４ａ、３５ａ…縦部、３４ｂ、３５ｂ…横部、３４ｃ、３５ｃ…端部、
４１…第１の接続体、４２…第２の接続体。
【図１】
2008288711.tif 000003
【図２】
2008288711.tif 000004
【図３】
2008288711.tif 000005
【図４】
2008288711.tif 000006
【図５】
2008288711.tif 000007
【図６】
2008288711.tif 000008
【図７】
2008288711.tif 000009
【図８】
2008288711.tif 000010
【図９】
2008288711.tif 000011