(57)【要約】【課題】電子シャッタ機能を備え、感度の低下及び感度むらやクロストークによる画質劣化を生じさせることなく、残像の発生を抑制した高時間分解能の撮像装置を提供する。【解決手段】  撮像装置は、電子放出源がマトリクス状に配置される電子放出源アレイ２５０と、電子放出源アレイ２５０に対向保持される光電変換膜２３０とを有し、映像信号出力期間毎に１又は複数の水平走査ライン２５７を順次選択し、当該選択された水平走査ライン２５７に含まれる電子放出源から光電変換膜２３０に電子を放出して映像信号を読み出す。選択された１又は複数の水平走査ライン２５７では、前記映像信号出力期間の直後の帰線消去期間及び前記映像信号出力期間の次の映像信号出力期間の直前の帰線消去期間を除く任意の帰線消去期間に、電子放出源から光電変換膜２３０に電子を放出させる。【選択図】図２
2008288175.tif 000002
【特許請求の範囲】
【請求項１】
電子放出源がマトリクス状に配置される電子放出源アレイと、前記電子放出源アレイに対向保持される光電変換膜とを具え、映像信号出力期間毎に１又は複数の水平走査ラインを所定順序で選択し、当該選択された水平走査ラインに含まれる電子放出源から前記光電変換膜に電子を放出して映像信号を出力する撮像装置において、
前記映像信号出力期間に選択される１又は複数の水平走査ラインでは、前記映像信号出力期間の直後から前記１又は複数の水平走査ラインが次に選択される映像信号出力期間の直前までの間の帰線消去期間のうち、前記映像信号出力期間の直後の帰線消去期間及び前記次に選択される映像信号出力期間の直前の帰線消去期間を除いた任意の帰線消去期間に、前記１又は複数の水平走査ラインに含まれる電子放出源から前記光電変換膜に向けて電子を放出させる、撮像装置。
【請求項２】
前記任意の帰線消去期間には、前記１又は複数の水平走査ラインが選択される前記映像信号出力期間の直後から前記１又は複数の水平走査ラインが次に選択される映像信号出力期間の直前までの間の複数の帰線消去期間が含まれる、請求項１に記載の撮像装置。
【請求項３】
前記任意の帰線消去期間に含まれる前記複数の帰線消去期間は、１の帰線消去期間と、当該１の帰線消去期間の次の帰線消去期間とを含む、請求項２に記載の撮像装置。
【請求項４】
前記映像信号出力期間に選択される１又は複数の水平走査ラインに含まれる電子放出源と、前記映像信号出力期間と異なる映像信号出力期間に選択される１又は複数の水平走査ラインに含まれる電子放出源とで、電子を放出させる任意の帰線消去期間が互いに異なる、請求項１に記載の撮像装置。
【請求項５】
前記映像信号出力期間に選択される１又は複数の水平走査ラインに含まれる電子放出源と、前記映像信号出力期間と異なる映像信号出力期間に選択される１又は複数の水平走査ラインに含まれる電子放出源とで、電子を放出させる複数の帰線消去期間の内、少なくとも１つの帰線消去期間が異なる、請求項２又は３に記載の撮像装置。
【請求項６】
前記映像信号出力期間に選択される複数の水平走査ラインに含まれる電子放出源では、電子を放出させる前記任意の帰線消去期間が互いに異なる、請求項１に記載の撮像装置。
【請求項７】
前記電子放出源アレイは、電子を放出するための第１電極と、前記第１電極との間に電位差を形成するための第２電極とを有し、前記第１電極と前記第２電極との間に電位差を形成することにより、前記第１電極から電子が放出されるように構成される、請求項１乃至６のいずれかの項に記載の撮像装置。
【請求項８】
前記任意の帰線消去期間に前記第１電極と前記第２電極との間に形成される電位差は、前記映像信号出力期間に前記第１電極と前記第２電極との間に形成される電位差よりも大きく設定される、請求項７に記載の撮像装置。
【請求項９】
前記第１電極又は前記第２電極のうちの少なくともいずれか一方に、前記映像信号出力期間に印加する電圧と同一の電圧を前記任意の帰線消去期間に印加する、請求項７又は８に記載の撮像装置。
【請求項１０】
前記光電変換膜は、外部から入射する光によって膜内に電荷を生成し、前記電荷を膜中において増倍する光電変換膜である、請求項１乃至１０のいずれかの項に記載の撮像装置。
【請求項１１】
前記映像信号出力期間毎に１又は複数の水平走査ラインから出力される映像信号の信号レベルを検出する信号レベル検出手段をさらに備え、当該信号レベル検出手段によって検出される映像信号の信号レベルに応じて、前記任意の帰線消去期間において前記水平走査ラインに含まれる電子放出源から前記光電変換膜に電子を放出する時間が設定される、請求項１乃至１０のいずれかの項に記載の撮像装置。
【請求項１２】
前記映像信号出力期間毎に１又は複数の水平走査ラインから出力される映像信号の信号レベルを検出する信号レベル検出手段をさらに備え、当該信号レベル検出手段によって検出される映像信号の信号レベルに応じて、前記帰線消去期間において前記水平走査ラインに含まれる電子放出源の前記第１電極と前記第２電極との間に形成される電位差が設定される、請求項７乃至１１のいずれかの項に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子放出源をマトリクス状に配置した電子放出源アレイと光電変換膜とを具え、映像信号出力期間及び帰線消去期間に電子放出源アレイから電子を放出する撮像装置に関する。
【背景技術】
【０００２】
従来より、素子を加熱することなく電界によって電子を引き出す電子放出源をマトリクス状に配置した電子放出源アレイと光電変換膜とを具える撮像装置が提案されている。この電子放出源アレイは、複数のＳｐｉｎｄｔ型電子放出源をマトリクス状に配列したアレイであり、真空空間を隔てて光電変換膜と対向するように保持されている。このような撮像装置では、外部から光が入射することで光電変換膜に生成されて蓄積（以下、「生成・蓄積」と略す）された正孔をＳｐｉｎｄｔ型電子放出源アレイから順次放出される電子で読み出すことにより、時系列の映像信号を得ている（例えば、特許文献１参照）。
【０００３】
しかし、この撮像装置では、光電変換膜の静電容量と電子放出源アレイから放出される電子群のエネルギ分散に起因した等価抵抗との積によって時定数が決まる容量性の残像（以下、「容量性残像」と略す）が発生する。
【０００４】
また、光電変換膜に高輝度な光が入射した場合には、定められた時間内に電子放出源アレイから放出された電子で光電変換膜に多量に生成・蓄積された正孔を読み出すことができず、著しい残像が発生する。この結果、出力画像の動解像度の劣化や、時間分解能の大幅な低下という間題が生じる。
【０００５】
また、この撮像装置は、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）等の固体撮像素子に採用されている電子シャッタのような機能を有しないため、移動体等を撮影する場合に、「１フィールド」乃至「１フレーム」の期間中は、光電変換膜に入射する光によって生成される電荷（以下、「光生成電荷」と略す）が蓄積されることによって生じる動解像度の劣化を補うことができない。
【０００６】
さらに、撮像装置のフィールド周波数又はフレーム周波数とは異なる低い周波数で作動している照明下での撮影では、出力画像にちらつきが発生するという問題がある。
【０００７】
このような問題を解決するために、例えば、光電変換膜の膜厚を増大させた撮像素子が提案されている。この撮像素子では、光電変換膜の膜厚を増大させて静電容量を減少させることにより、容量性残像の低減を図っている（例えば、非特許文献１参照）。
【０００８】
また、上述の特許文献１には、ストライプ状に分離した透光性電極上に光電変換膜を形成し、隣り合う２つの透光性電極上に形成された光電変換膜を、電子放出源アレイから同時に放出された２つの電子ビームで走査する撮像装置が開示されている。
【０００９】
この撮像装置では、一方の電子ビームで光電変換膜に生成・蓄積された正孔を読み出して映像信号を形成するとともに、この一方の電子ビームが走査した直後の光電変換膜に残留した正孔を他方の電子ビームで取り除くことで、残像の低減を図っている。
【００１０】
また、これらの文献に記載された手法とは別に、映像信号出力期間に水平走査ライン上の画素信号を読み出した後も、その直後の映像信号出力期間外である残留電荷掃き出し期間に、ゲート電極に引き続き電圧を印加しておくことにより、読み残した残留電荷を掃き出して残像の低減を図る平面撮像素子が提案されている（例えば、特許文献２参照）。
【００１１】
この特許文献２には、さらに、残留電荷掃き出し期間に続く過蓄積電荷掃き出し期間に次の水平走査ラインのゲート電極に電圧を印加し、カソード電極の電位を基準走査面電位より高く設定することにより、映像信号出力期間内に読み出せる以上の蓄積電荷を予め取り除くことで、高輝度な被写体を撮影した場合に生じる白つぶれやスミア、解像度の劣化を防止し、固体撮像素子の電子シャッタと同様な効果が得られることが開示されている。
【特許文献１】特開平６−１７６７０４号公報
【特許文献２】特開２００４−１３４１４４号公報
【非特許文献１】“超高感度スピント型冷陰極ＨＡＲＰ撮像板の諸特性”、電子情報通信学会信学技報、ＥＤ２００５−１１３、ｐ．２７−３２、日本、２００５年９月、本田ほか
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述の非特許文献１に記載された手法では、電子放出源をマトリクス状に配置した電子放出源アレイと光電変換膜とを真空空間を隔てて対向させた撮像素子において、光電変換膜の膜厚を増大し、その静電容量を減少させることにより、容量性残像を低減している。
【００１３】
しかし、このような手法では、光電変換膜の静電容量を低減できるが、完全になくすことは原理的に困難であるため、依然として容量性残像が発生する。特に、電子放出源アレイから放出される電子群のエネルギ分散に起因した等価抵抗の値が大きい場合や、高輝度な光が入射して光電変換膜に多量な正孔が生成・蓄積される場合には、容量性残像の発生が顕著になり、出力画像の動解像度が劣化するという問題が生じる。
【００１４】
また、特許文献１に記載されている、ストライプ状に分離した透光性電極上に光電変換膜を形成し、２つの電子ビームで走査する撮像装置では、無効撮像領域を低減するために、隣り合う透光性電極同士の分離に必要な間隔をできる限り狭くする必要があるので、隣り合う透光性電極の間に生じる静電容量が大きくなる。このため、一方の電子ビームで生成された映像信号の一部が隣り合う透光性電極間の静電容量を介して除去され、感度等の低下を招くという問題が生じる。
【００１５】
また、同様に、一方の電子ビームで生成される映像信号に、隣り合う透光性電極間の静電容量を介して、他方の電子ビームの走査によって走査直後の光電変換膜に残留する電荷を取り除く際に発生する信号の一部が混入することにより、クロストークによる偽信号が発生するという問題が生じる。
【００１６】
また、特許文献２に記載されているように、映像信号出力期間に水平走査ライン上の画素信号を読み出した後も、その直後の残留電荷掃き出し期間に、ゲート電極に引き続き電圧を印加しておく撮像素子では、光電変換膜の電子走査側の電位は、映像信号を出力した直後には電子放出源の陰極電位に近い電位にリセットされる。また、光電変換膜の電子走査側の電位が陰極電位に近い場合には、そこに向かう電子の光電変換膜に垂直な方向の速度は、電子が光電変換膜に近づくに従って低下し、光電変換膜の近傍では低速度になる。
一方、隣り合う映像信号が出力される直前の光電変換膜の電子走査側の電位は、入射した光によって生成された正孔が１フィールド又は１フレームの期間、蓄積されているため、陰極電位に比べて格段に高くなる。
【００１７】
これらの理由により、残留電荷掃き出し期間に、光電変換膜に残留した正孔を取り除くために放出された電子は、電位の低い映像信号を出力した直後の光電変換膜の部分にはほとんど到達せず、電位の格段に高い映像信号を出力する直前の光電変換膜の部分に向けて軌道が曲げられ（以下「ベンディング」と称す）、そこに蓄積された映像信号成分である正孔を除去する。そのため、特許文献２に記載の手法では、上述の電子のベンディングにより、残像の改善が限定的になるとともに感度が著しく低下するという問題がある。
【００１８】
また、電界によって電子を引き出す電子放出源アレイでは、例えば、ある１つの水平走査ラインに対応する位置に設けられた複数の電子放出源から放出される電子量が電子放出源毎に大きくばらつくとともに、各電子放出源から放出される電子量は時間経過とともに大きく変動する。
【００１９】
その結果、ベンディングにより軌道が曲げられた電子によって中和される走査直前の正孔の量は、電子放出源毎若しくは時間経過によって大きく異なり、出力画像に画素毎の感度むら（画面内で画素毎に輝度がばらつくこと）が発生し、画質が著しく劣化する。
【００２０】
さらに、同じく特許文献２に記載された、過蓄積電荷掃き出し期間に、次の水平走査ラインのゲート電極に電圧を印加し、カソード電極の電位を基準走査面電位より高く設定した撮像素子では、光電変換膜に生成・蓄積された過剰な正孔を走査直前に除去し、白つぶれやスミアの発生並びに解像度の劣化を防止するだけで、固体撮像素子の電子シャッタと同様の動作を実現することはできない。
【００２１】
固体撮像素子の電子シャッタ動作では、例えばフィールド期間内において、この期間より短い期間にフォトダイオードに生成・蓄積された電荷を除去し、残りの期間にフォトダイオードに生成・蓄積された電荷を読み出すことで、動解像度の改善等が実現されており、上述のような撮像装置においても、電子シャッタ動作の実現が望まれていた。
【００２２】
そこで、本発明は、電子シャッタ機能を備えつつ、感度の低下及び感度むらやクロストークの発生による画質劣化を生じさせることなく、残像の発生を抑制した高時間分解能の撮像装置を提供することを目的とする。
【課題を解決するための手段】
【００２３】
本発明の一局面の撮像装置は、電子放出源がマトリクス状に配置される電子放出源アレイと、前記電子放出源アレイに対向保持される光電変換膜とを具え、映像信号出力期間毎に１又は複数の水平走査ラインを所定順序で選択し、当該選択された水平走査ラインに含まれる電子放出源から前記光電変換膜に電子を放出して映像信号を出力する撮像装置において、前記映像信号出力期間に選択される１又は複数の水平走査ラインでは、前記映像信号出力期間の直後から前記１又は複数の水平走査ラインが次に選択される映像信号出力期間の直前までの間の帰線消去期間のうち、前記映像信号出力期間の直後の帰線消去期間及び前記次に選択される映像信号出力期間の直前の帰線消去期間を除いた任意の帰線消去期間に、前記１又は複数の水平走査ラインに含まれる電子放出源から前記光電変換膜に向けて電子を放出させる。
【００２４】
また、前記任意の帰線消去期間には、前記１又は複数の水平走査ラインが選択される前記映像信号出力期間の直後から前記１又は複数の水平走査ラインが次に選択される映像信号出力期間の直前までの間の複数の帰線消去期間が含まれてもよい。
【００２５】
また、上述の場合に、前記任意の帰線消去期間に含まれる前記複数の帰線消去期間は、１の帰線消去期間と、当該１の帰線消去期間の次の帰線消去期間とを含んでもよい。
【００２６】
また、上述の場合に代えて、前記映像信号出力期間に選択される１又は複数の水平走査ラインに含まれる電子放出源と、前記映像信号出力期間と異なる映像信号出力期間に選択される１又は複数の水平走査ラインに含まれる電子放出源とで、電子を放出させる任意の帰線消去期間が互いに異なってもよい。
【００２７】
また、上述の場合に代えて、前記映像信号出力期間に選択される１又は複数の水平走査ラインに含まれる電子放出源と、前記映像信号出力期間と異なる映像信号出力期間に選択される１又は複数の水平走査ラインに含まれる電子放出源とで、電子を放出させる複数の帰線消去期間の内、少なくとも１つの帰線消去期間が異なるようにしてもよい。
【００２８】
また、上述の場合に代えて、前記映像信号出力期間に選択される複数の水平走査ラインに含まれる電子放出源では、電子を放出させる前記任意の帰線消去期間が互いに異なるようにしてもよい。
【００２９】
また、上述の場合において、前記電子放出源アレイは、電子を放出するための第１電極と、前記第１電極との間に電位差を形成するための第２電極とを有し、前記第１電極と前記第２電極との間に電位差を形成することにより、前記第１電極から電子が放出されるように構成されてもよい。
【００３０】
また、この場合において、前記任意の帰線消去期間に前記第１電極と前記第２電極との間に形成される電位差は、前記映像信号出力期間に前記第１電極と前記第２電極との間に形成される電位差よりも大きく設定されてもよい。
【００３１】
また、この場合において、前記第１電極又は前記第２電極のうちの少なくともいずれか一方に、前記映像信号出力期間に印加する電圧と同一の電圧を前記任意の帰線消去期間に印加してもよい。
【００３２】
また、上述の場合において、前記光電変換膜は、外部から入射する光によって膜内に電荷を生成し、前記電荷を膜中において増倍する光電変換膜であってもよい。
【００３３】
また、上述の場合おいて、前記映像信号出力期間毎に１又は複数の水平走査ラインから出力される映像信号の信号レベルを検出する信号レベル検出手段をさらに備え、当該信号レベル検出手段によって検出される映像信号の信号レベルに応じて、前記任意の帰線消去期間において前記水平走査ラインに含まれる電子放出源から前記光電変換膜に電子を放出する時間が設定されてもよい。
【００３４】
また、上述の場合おいて、前記映像信号出力期間毎に１又は複数の水平走査ラインから出力される映像信号の信号レベルを検出する信号レベル検出手段をさらに備え、当該信号レベル検出手段によって検出される映像信号の信号レベルに応じて、前記帰線消去期間において前記水平走査ラインに含まれる電子放出源の前記第1電極と前記第2電極との間に形成される電位差が設定されてもよい。
【発明の効果】
【００３５】
本発明によれば、電子シャッタの動作を実現しつつ、感度の低下及び画素毎の感度むらやクロストークの発生による画質劣化を伴うことなく、残像の発生を防止した撮像素子を提供できるという特有の効果が得られる。
【発明を実施するための最良の形態】
【００３６】
以下、本発明の撮像装置を適用した実施の形態について説明する。
【００３７】
［実施の形態１］
図１は、実施の形態１の撮像装置を概略的に示す断面図である。本実施の形態の撮像装置は、光学レンズ１００、撮像素子２００、信号増幅・処理回路３００、駆動回路４００、制御回路５００、及び電源６００を具える。
【００３８】
光学レンズ１００及び撮像素子２００は、光学レンズ１００を通過した光が撮像素子２００の光電変換膜に垂直に入射し、焦点を結ぶように配置される。
【００３９】
信号増幅・処理回路３００は、撮像素子２００から出力される映像信号を増幅・処理する。
【００４０】
駆動回路４００は、水平駆動回路４１０や垂直駆動回路４２０等から構成され、撮像素子２００を動作させるために必要なパルス電圧等を生成、供給する。
【００４１】
制御回路５００は、クロック信号や同期信号等を生成し、駆動回路４００及び信号増幅・処理回路３００に供給する。
【００４２】
電源６００は、撮像素子２００、信号増幅・処理回路３００、駆動回路４００及び制御回路５００に給電する。
【００４３】
なお、撮像素子２００に駆動回路４００が内蔵されている場合には、内蔵された駆動回路に制御回路５００からクロック信号や同期信号等が直接供給され、また、電源６００から駆動に必要な電力が撮像素子２００に直接供給される。
【００４４】
図２は、実施の形態１の撮像装置に含まれる撮像素子２００の構成を示す図であり、（ａ）は撮像素子２００を概略的に示す斜視部分断面図、（ｂ）は撮像素子２００の要部を拡大して示す断面図である。本実施の形態における撮像素子２００は、透光性基板２１０、透光性導電膜２２０、光電変換膜２３０、メッシュ状電極２４０、及びＳｐｉｎｄｔ型の電子放出源アレイ２５０を具える。
【００４５】
透光性導電膜２２０は、透光性基板２１０の上に形成され、光電変換膜２３０は、透光性導電膜２２０の上に形成される。また、Ｓｐｉｎｄｔ型の電子放出源アレイ２５０は、光電変換膜２３０と真空空間を隔てて対向するように保持されており、複数の開口を有するメッシュ状電極２４０は、光電変換膜２３０と電子放出源アレイ２５０との間に配設される。
【００４６】
図２（ａ）では簡略化のために省略するが、実際の撮像素子２００には、電子放出源アレイ２５０、光電変換膜２３０、及びメッシュ状電極２４０を所定間隔で対向保持する機構や、撮像素子２００の駆動に必要なパルス電圧やＤＣ電圧等を供給する電極や、電子放出源アレイ２５０と光電変換膜２３０との間を真空に保持するための真空容器等が含まれる。
【００４７】
また、Ｓｐｉｎｄｔ型の電子放出源アレイ２５０から放出される電子群を光電変換膜２３０上に集束させる機能を撮像素子２００が有しない場合は、撮像素子２００の外部に永久磁石又はソレノイドコイルを含む磁界集束系が具えられる。
【００４８】
透光性基板２１０は、例えば、撮像素子２００が可視光を撮像する撮像素子である場合はガラスで構成すればよく、また、紫外光を撮像する撮像素子である場合はサファイア又は石英ガラスで構成すればよい。また、Ｘ線を撮像する撮像素子である場合は、ベリリウム（Ｂｅ）、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、窒化ホウ素（ＢＮ）又は酸化アルミニウム（Ａｌ２Ｏ３）等で構成すればよく、撮像する光の波長に応じて材料を選択すればよい。
【００４９】
透光性導電膜２２０は、例えば、酸化スズ（ＳｎＯ２）膜、ＩＴＯ膜、又はアルミニウム（Ａｌ）等の金属薄膜材料で構成することができる。この透光性導電膜２２０には、外部回路６１０が接続されており、この外部回路６１０に含まれる電源６１１によって電圧が印加される。この外部回路６１０は、図１に示す信号増幅・処理回路３００及び電源６００の一部として実現される。
光電変換膜２３０を作製するための材料としては、セレン（Ｓｅ）、シリコン（Ｓｉ）、等の半導体材料や、酸化鉛（ＰｂＯ）、三硫化アンチモン（Ｓｂ２Ｓ３）、セレン化カドミウム（ＣｄＳｅ）、テルル化カドミウム（ＣｄＴｅ）、砒化ガリウム（ＧａＡｓ）、テルル化亜鉛（ＺｎＴｅ）等の化合物半導体材料を用いることができる。
これらの材料のうち、セレン（Ｓｅ）やシリコン（Ｓｉ）等の半導体材料を用いて作製した非晶質半導体膜では、膜に高電界を印加することで、膜内で光生成電荷のアバランシェ倍増が生じて感度を飛躍的に向上させることができる。このため、本実施の形態では、光電変換膜２３０として非晶質Ｓｅを用いる形態について説明する。
【００５０】
メッシュ状電極２４０は、複数の開口が設けられていればよく、公知の金属材料、合金材料、又は半導体材料等によって構成される。また、このメッシュ状電極２４０には、電源６２０が接続されており、後述する電子放出源アレイ２５０のゲート電極に印加される電圧よりも高い電圧が印加される。この電源６２０は、図１に示す電源６００の一部として実現される。
【００５１】
電子放出源アレイ２５０は、高融点金属を陰極に用いたＳｐｉｎｄｔ型電子放出源、シリコン（Ｓｉ）を陰極に用いたシリコンコーン型電子放出源、又は、ポーラスシリコンや酸化シリコン等を電極で挟んだ平面型電子放出源等の公知の電子放出源からなるマトリクスアレイによって構成される。
【００５２】
また、電子放出源アレイの駆動形式には様々な形式のものがあるが、電子放出源アレイ２５０としては、外部の駆動回路から供給されるパルス電圧によって駆動されるパッシブ電子放出源アレイ、駆動回路が内蔵された駆動回路内蔵パッシブ電子放出源アレイ、電子放出源アレイの各単位領域にトランジスタを内蔵したアクティブ電子放出源アレイ、又は、駆動回路を内蔵し、電子放出源アレイの各単位領域にトランジスタを内蔵した駆動回路内蔵アクティブ電子放出源アレイのいずれを用いることもできる。
【００５３】
本実施の形態では、電子放出源アレイ２５０としてＳｐｉｎｄｔ型パッシブ電子放出源アレイを用いる場合について説明する。以下、特に断らない限り、電子放出源アレイ２５０と記した場合は、Ｓｐｉｎｄｔ型パッシブ電子放出源アレイ２５０を示すこととする。
【００５４】
なお、電子放出源アレイ２５０に駆動回路４００が内蔵されている場合には、図１に示す外部の駆動回路４００は用いず、制御回路５００から撮像素子２００にクロック信号や同期信号等を供給する。
【００５５】
図２（ａ）に示すように、本実施の形態の電子放出源アレイ２５０は、基板２５１、陰極電極２５２、陰極２５３、絶縁層２５４、及びゲート電極２５５を具える。
【００５６】
基板２５１は、ガラス、シリコン（Ｓｉ）、石英、セラミックス、又は樹脂等で構成される。この基板２５１の上には、陰極電極２５２、絶縁層２５４、及びゲート電極２５５が順次形成されている。
【００５７】
陰極電極２５２は、図２（ａ）中に示す垂直走査方向と長手方向が平行なストライプ状の電極であり、ゲート電極２５５は、同じく水平走査方向と長手方向が平行なストライプ状の電極である。このように、陰極電極２５２とゲート電極２５５とが互いに直交する方向に延在することにより、Ｘ−Ｙマトリクスが形成される。
ここでは、陰極電極２５２とゲート電極２５５が交差して区画される領域を「単位領域」と称し、以下、符号２５６を用いて表す。この単位領域２５６は、光電変換膜２３０の画素に対応する領域である。
また、各ゲート電極２５５のストライプ状の領域内に含まれる複数の単位領域２５６が水平走査方向に並んで構成されるラインを水平走査ラインと称し、符号２５７で表す。  
各単位領域２５６内には、図２（ｂ）に示すように、絶縁層２５４及びゲート電極２５５を貫通し、陰極電極２５２の表面に達する細孔が形成され、この細孔内で陰極電極２５２から突出するように陰極２５３が配設される。
この陰極２５３は、モリブデン（Ｍｏ）、ニオブ（Ｎｂ）、又はタングステン（Ｗ）等の融点の高い金属材料によって作製される。通常、各単位領域２５６に複数の細孔を設け、各細孔に陰極２５３を一つずつ配設する。図２（ａ）には、各単位領域２５６に９つの細孔が形成され、９つの陰極２５３が配設される形態を示す。
【００５８】
ここでは、各単位領域２５６内に形成された電子放出制御が可能な最小単位数の９つの陰極２５３を「エレメント」と称する。
【００５９】
また、陰極電極２５２には、水平方向の走査を行うために、水平駆動回路４１０からパルス電圧が印加され、ゲート電極２５５には、垂直方向の走査を行うために、垂直駆動回路４２０のゲート電圧制御回路４２４からパルス電圧が印加される。この詳細については、図３を用いて後述する。
【００６０】
なお、図２には示さないが、単位領域２５６内に、陰極２５３から放出される電子群を光電変換膜２３０の上に集束させるために、陰極２５３を囲むようにゲート電極２５５上に絶縁物を介して集束電極を形成してもよい。
【００６１】
このような撮像素子２００内において、透光性基板２１０の上面側から入射する光は、透光性基板２１０及び透光性導電膜２２０を透過し、光電変換膜２３０に到達する。この透過光により、光電変換膜２３０内に電子・正孔対が生じる。
【００６２】
外部回路６１０に含まれる電源６１１によって、陰極２５３に印加される電圧より格段に高い電圧が透光性導電膜２２０に印加されると、光電変換膜２３０内の正孔が、光電変換膜２３０の中を電子放出源アレイ２５０の側に向けて（光電変換膜２３０の厚さ方向を電子放出源アレイ２５０の側に向けて）加速して移動する。
【００６３】
このとき、光電変換膜２３０の膜を構成する原子と次々に衝突することにより、アバランシェ増倍現象によって新たな電子・正孔対が次々と生成される。
【００６４】
このようにアバランシェ増倍によって生成された正孔は、光電変換膜２３０の電子放出源アレイ２５０側に蓄積される。
【００６５】
また、電子放出源アレイ２５０には駆動回路４００からパルス電圧が印加される。
図３は、本実施の形態の撮像装置に含まれる電子放出源アレイ２５０の駆動系を平面視で概略的に示す図である。
【００６６】
以下では、後述する電子放出源アレイ２５０に印加するパルス電圧についての説明の便宜上、陰極電極２５２を陰極電極ＬＨとして表す場合もある。陰極電極ＬＨは、実際には水平走査方向に多数あるが、図３には、その一部であるＬＨ（Ｎ−２）〜ＬＨ（Ｎ＋２）を示す。ここで、Ｎは任意の整数である。
【００６７】
また、同様に、ゲート電極２５５をゲート電極ＬＶとして表す場合もある。ゲート電極ＬＶは、実際には撮像素子２００の垂直走査方向に多数あるが、図３には、その一部であるＬＶ（Ｊ−２）〜ＬＶ（Ｊ＋２）を示す。ここで、Ｊは任意の整数である。
【００６８】
さらに、同様に、水平走査ライン２５７を水平走査ラインＳＨＬとして表す場合もある。水平走査ラインＳＨＬは、実際には垂直走査方向にゲート電極ＬＶと同じ数だけあるが、図３には、その一部である水平走査ラインＳＨＬ（Ｊ−２）〜ＳＨＬ（Ｊ＋２）を示す。ここで、Ｊは任意の整数である。
【００６９】
図３に示すように、電子放出源アレイ２５０には、水平方向及び垂直方向の走査を行うための水平駆動回路４１０及び垂直駆動回路４２０が接続されている。
【００７０】
水平駆動回路４１０は、水平アドレス回路４１１、水平バッファ回路４１２、及び水平電圧制御回路４１３を含む。
【００７１】
水平アドレス回路４１１は、図１に示す電源６００によって給電されるとともに、制御回路５００から伝送されるクロック信号や同期信号を受け取り、各陰極電極ＬＨに配設される水平バッファ回路４１２を選択して駆動する。
【００７２】
水平バッファ回路４１２は、水平アドレス回路４１１によって駆動される一対のトランジスタを含み、水平アドレス回路４１１によって選択される陰極電極ＬＨにパルス電圧を供給する。
【００７３】
水平電圧制御回路４１３は、水平アドレス回路４１１によって制御され、水平バッファ回路４１２を介して陰極電極ＬＨに供給するパルス電圧の値を制御する。
【００７４】
このような水平駆動回路４１０において、水平アドレス回路４１１で生成され、出力されるパルス電圧によって水平バッファ回路４１２が駆動制御される。この水平バッファ回路４１２の駆動により、水平電圧制御回路４１３から給電される電圧Ｖｈ１とＶｈ２（Ｖｈ１＞Ｖｈ２）とからなるパルス電圧（振幅：Ｖｈ１−Ｖｈ２）が陰極電極ＬＨに供給される。このように、水平方向の走査は、水平駆動回路４１０から陰極電極ＬＨにパルス電圧を印加することによって行われる。
【００７５】
また、垂直駆動回路４２０は、垂直アドレス回路４２１、垂直バッファ回路４２２、及び垂直電圧制御回路４２３を含む。
この垂直駆動回路４２０は、電子放出源アレイ２５０のゲート電極ＬＶに接続されてパルス電圧をゲート電極ＬＶに供給すること以外は、水平駆動回路４１０と構成が同一であり、垂直アドレス回路４２１、垂直バッファ回路４２２、及び垂直電圧制御回路４２３の機能及び動作も、ゲート電極ＬＶを走査対象とすること以外は、水平アドレス回路４１１、水平バッファ回路４１２、及び水平電圧制御回路４１３と同一である。
このような垂直駆動回路４２０において、垂直アドレス回路４２１で生成、出力されたパルス電圧によって垂直バッファ回路４２２が駆動制御される。この垂直バッファ回路４２２の駆動により、垂直電圧制御回路４２３から給電される電圧Ｖｖ１とＶｖ２（Ｖｖ１＞Ｖｖ２）とで構成されるパルス電圧（振幅：Ｖｖ１−Ｖｖ２）がゲート電極ＬＶに供給される。このように、垂直方向の走査は、垂直駆動回路４２０からゲート電極ＬＶにパルス電圧が印加されることによって行われる。
【００７６】
なお、図３には、それぞれ複数ある陰極電極ＬＨ及びゲート電極ＬＶのいずれかを選択して順次パルス電圧を供給することにより、水平方向の走査を陰極電極ＬＨで行い、垂直方向の走査をゲート電極ＬＶで行う構成を示すが、これとは逆に、垂直方向の走査を陰極電極ＬＨで行い、水平方向の走査をゲート電極ＬＶで行うように構成してもよい。
図４は、図３に示す駆動系を有する撮像装置において、電子放出源アレイ２５０のゲート電極ＬＶに印加するパルス電圧の振幅及びタイミングを示す図である。
【００７７】
図４では、垂直電圧制御回路４２３から電子放出源アレイ２５０の各ゲート電極ＬＶに給電されるパルス電圧に含まれる電圧Ｖｖ１及び電圧Ｖｖ２は、それぞれ、Ｖｖ１がＶｘ（Ｖｘ＞０Ｖ）、Ｖｖ２が接地電位（０Ｖ）に設定されている。
【００７８】
図５は、図３に示す駆動系を有する撮像装置において、電子放出源アレイ２５０の陰極電極ＬＨに印加するパルス電圧の振幅およびタイミングを示す図である。
【００７９】
図５では、水平電圧制御回路４１３から電子放出源アレイ２５０の各陰極電極ＬＨに給電されるパルス電圧に含まれる電圧Ｖｈ１及び電圧Ｖｈ２は、それぞれ、Ｖｈ１がＶｘ（Ｖｘ＞０Ｖ）、Ｖｈ２が接地電位（０Ｖ）に設定されている。
【００８０】
また、図４及び図５において、Ｔｈは水平走査における映像信号出力期間を表し、Ｔｈｂは水平帰線消去期間を表す。
【００８１】
図４及び図５に示すパルス電圧を電子放出源アレイ２５０に印加することにより、電圧Ｖｘが印加されるゲート電極ＬＶと、電圧０Ｖが印加される陰極電極ＬＨとの交差部に位置する単位領域２５６に含まれる陰極２５３、すなわち、電圧Ｖｘが印加されるゲート電極ＬＶと、電圧０Ｖが印加される陰極電極ＬＨとの交差部に位置するエレメントから、電子が放出される。
【００８２】
これにより、水平走査における映像信号出力期間Ｔｈでは、図３に示す１本の水平走査ライン２５７に含まれる各エレメントから、順次電子が放出される。このような動作がそれぞれの水平走査ライン２５７毎に、順次繰り返されることにより、電子放出源アレイ２５０の水平方向及び垂直方向における走査が実現される。
【００８３】
図２に示す電子放出源アレイ２５０の各エレメントから、水平走査における映像信号出力期間Ｔｈに順次放出される電子群は、ゲート電極２５５に印加される電圧（Ｖｘ）よりも高い電圧が印加されるメッシュ状電極２４０によって光電変換膜２３０側に引き出される。なお、各エレメントから放出された電子群が光電変換膜２３０に到達した際に、光電変換膜２３０上での電子群のスポットサイズによって決まる領域を「画素」と称する。
【００８４】
そして、電子放出源アレイ２５０から放出される電子と光電変換膜２３０に蓄積される正孔とが再結合する際に、透光性導電膜２２０を介して外部回路６１０に流れる電流を出力信号として取り出し、この出力信号を信号増幅・処理回路３００で増幅、処理することで、入射光像に対応した映像信号が得られる。
【００８５】
一方、各ゲート電極ＬＶには、図４に示すように、映像信号を出力するために電圧Ｖｘが印加された映像信号出力期間Ｔｈの終了直後から、時間Ｔｅ（２×（Ｔｈ＋Ｔｈｂ））が経過した水平帰線消去期間Ｔｈｂ（すなわち、電圧Ｖｘが印加された映像信号出力期間Ｔｈよりも２つ後の映像信号出力期間Ｔｈの直後の水平帰線消去期間Ｔｈｂ）に電圧Ｖｘを印加する。
【００８６】
また、このとき、すべての陰極電極ＬＨには、図５に示すように水平帰線消去期間Ｔｈｂ毎に０Ｖを印加する。
【００８７】
これにより、各水平走査ライン２５７では、映像信号が出力された直後から時間Ｔｅ（２×（Ｔｈ＋Ｔｈｂ））だけ経過した水平帰線消去期間Ｔｈｂにおいて、各水平走査ライン２５７に含まれるすべての単位領域２５６内の陰極２５３から電子が放出され、これらの単位領域２５６に対向する光電変換膜２３０の部分に残留及び生成・蓄積された正孔を取り除く。ここで、残留及び生成・蓄積された正孔とは、映像信号の出力時に読み出しきれずに光電変換膜２３０に残留した正孔、及び、映像信号が出力された後に入射光によって光電変換膜２３０に生成、蓄積した正孔をいう。
【００８８】
すなわち、各水平走査ライン２５７において、映像信号が出力される映像信号出力期間Ｔｈの直後の水平帰線消去期間Ｔｈｂでは、その映像信号が出力された水平走査ライン（例えば、ＳＨＬ（Ｊ））よりも２回前に走査が行われた水平走査ライン（すなわち、間に１本の水平走査ラインＳＨＬ（Ｊ−１）を隔てたＳＨＬ（Ｊ−２））に含まれるすべてのエレメントから電子が放出されることにより、光電変換膜２３０に残留及び生成・蓄積された正孔が取り除かれる。
【００８９】
図６は、本実施の形態の撮像装置の撮像素子内で、隣り合う水平走査ラインＳＨＬ（Ｊ−３）〜ＳＨＬ（Ｊ＋３）に対向する光電変換膜２３０に存在する電荷（正孔）の量を概念的に示す図である。
【００９０】
この図６は、光電変換膜２３０に一定の量の光が入射している状態において、水平走査ラインＳＨＬ（Ｊ）から映像信号が出力された直後に、その前後の水平走査ラインＳＨＬに対応する位置の光電変換膜２３０の部分に、残留及び生成・蓄積されている正孔の量を示す。ここで、入射光によって生成・蓄積された電荷の量を白く示し、映像信号の出力時に残留した電荷の量を斜線を付して示す。
【００９１】
本実施の形態では、図６に示す水平走査ラインＳＨＬ（Ｊ）から映像信号が出力された直後の水平帰線消去期間Ｔｈｂには、この水平走査ラインＳＨＬ（Ｊ）よりも２回前に走査された水平走査ラインＳＨＬ（Ｊ−２）に含まれるすべてのエレメントから電子が放出され、対向する光電変換膜２３０に残留及び生成・蓄積された正孔が取り除かれる。
【００９２】
図６に示すように、水平走査ラインＳＨＬ（Ｊ−２）に対応する光電変換膜２３０の部分は、多量の正孔が蓄積されて電位が上昇した水平走査ラインＳＨＬ（Ｊ＋１）に対応する光電変換膜２３０の部分から空間的に十分に離れ、かつ、水平走査ラインＳＨＬ（Ｊ＋１）に対応する光電変換膜２３０の部分との間に、格段に電位の低い水平走査ラインＳＨＬ（Ｊ）及びＳＨＬ（Ｊ＋１）に対応する光電変換膜２３０の部分が挟まれているので、上述した水平帰線消去期間Ｔｈｂに水平走査ラインＳＨＬ（Ｊ−２）に含まれるすべてのエレメントから放出される電子はベンディングを生じることなく、対向する光電変換膜２３０の部分にまっすぐに向かい、そこに残留及び生成・蓄積された正孔を取り除くことができる。
【００９３】
これにより、ベンディングによる感度の低下や画素毎の感度むらの発生を抑止しつつ、水平帰線消去期間Ｔｈｂに光電変換膜２３０に残留及び生成・蓄積した正孔を除去することができ、残像の発生を防止することができる。
【００９４】
また、各水平走査ライン２５７に対応する位置の光電変換膜２３０の部分では、映像信号が出力された直後から上述の時間Ｔｅが経過した水平帰線消去期間Ｔｈｂまでの間に、入射光によって生成・蓄積された正孔も取り除かれるため、光電変換膜２３０の実効的な電荷蓄積時間が短くなり、電子シャッタの動作を実現することができる。
【００９５】
図４及び図５に示す例では、各水平走査ライン２５７において、映像信号が出力される映像信号出力期間Ｔｈから時間Ｔｅ（２×（Ｔｈ＋Ｔｈｂ））が経過した水平帰線消去期間Ｔｈｂに、各水平走査ライン２５７に含まれるすべてのエレメントから電子を放出させたが、この電子を放出させる水平帰線消去期間Ｔｈｂは、映像信号が出力される映像信号出力期間Ｔｈｂの直前及び直後の水平帰線消去期間Ｔｈｂを除いた任意の水平帰線消去期間Ｔｈｂに設定してよい。
特に、映像信号が出力される映像信号出力期間Ｔｈから電子が放出されるまでの経過時間Ｔｅを、より長くすることで、電子シャッタの効果をより向上させることができ、より高い時間分解能が得られる。
【００９６】
さらに、撮像装置のフィールド周波数若しくはフレーム周波数とは異なる低周波数で作動している照明下における撮影では、撮像装置の実効的なフィールド周波数若しくはフレーム周波数が照明の周波数と等しくなるように時間Ｔｅを調整することによって、出力画像のちらつきの発生を抑制できる。
【００９７】
なお、以上説明した駆動手法によれば、水平帰線消去期間Ｔｈｂに入射光によって光電変換膜２３０に生成・蓄積される正孔を取り除くため、実効的な感度は低下するが、この感度低下は、図２に示す電源６１１から透光性導電膜２２０に印加する電圧の値を高めて光電変換膜２３０の内部電界を強め、アバランシェによる電荷増倍率を向上させることにより、容易に補うことができる。
【００９８】
以上では、図４に示すように、各水平帰線消去期間Ｔｈｂの全期間にわたって、ゲート電極２５５に映像信号出力時と同じ電圧Ｖｘを印加する形態について説明したが、水平帰線消去期間Ｔｈｂに放出させる電子量を制御するために、各水平帰線消去期間Ｔｈｂのうちの一部の期間においてのみ電圧Ｖｘをゲート電極２５５に印加してもよい。
【００９９】
また、水平帰線消去期間Ｔｈｂ内で電圧Ｖｘを断続的（パルス的）にゲート電極２５５に印加してもよい。
これにより、電子放出源アレイ２５０の負担を軽減しつつ、残像の除去及び電子シャッタの動作を実現できる。
【０１００】
また、水平帰線消去期間Ｔｈｂに放出させる電子量を制御するために、水平帰線消去期間Ｔｈｂ内にゲート電極２５５に電圧Ｖｘを印加する時間を変える代わりに、あるいは、これに加えて、水平帰線消去期間Ｔｈｂにゲート電極２５５に印加する電圧の値を、映像信号出力時に印加する電圧Ｖｘよりも低い値、又は、高い値に設定してもよい。
【０１０１】
特に、水平帰線消去期間Ｔｈｂにゲート電極２５５に印加する電圧の値を、映像信号出力時に印加する電圧Ｖｘよりも高く設定する場合は、水平帰線消去期間Ｔｈｂにおいて各エレメントから放出される電子の電流密度を映像信号出力時に放出される電子の電流密度に比べて格段に高めることができる。
これにより、高輝度な光が光電変換膜２３０に入射した場合においても、残像の除去や電子シャッタの動作をより確実に実現できる。
【０１０２】
以上では、図５に示すように、水平帰線消去期間Ｔｈｂ毎に、各水平帰線消去期間Ｔｈｂの全期間にわたって、映像信号出力時と同じ電圧０Ｖを陰極電極２５２に印加する例を示したが、水平帰線消去期間Ｔｈｂに放出される電子量を制御するために、各水平帰線消去期間Ｔｈｂのうちの一部の期間においてのみ電圧０Ｖを陰極電極２５２に印加してもよい。
また、水平帰線消去期間Ｔｈｂに断続的（パルス的）に電圧０Ｖを陰極電極２５２に印加してもよい。
これにより、電子放出源アレイ２５０の負担を軽減して、さらに高い信頼性やさらに長い寿命を確保しつつ、残像の除去及び電子シャッタの動作を実現できる。
【０１０３】
さらに、以上では、各水平走査ライン２５７において、映像信号が出力される映像信号出力期間Ｔｈの終了直後から、時間Ｔｅ（２×（Ｔｈ＋Ｔｈｂ））が経過した後の１回の水平帰線消去期間Ｔｈｂに、各水平走査ライン２５７に含まれるすべてのエレメントから電子を放出させ、対向する光電変換膜２３０に残留及び生成・蓄積された正孔を除去する形態について説明したが、これに代えて、複数の水平帰線消去期間Ｔｈｂに電子を放出させてもよい。例えば、映像信号出力期間Ｔｈの終了直後から、時間Ｔｅ（２×（Ｔｈ＋Ｔｈｂ））が経過した水平帰線消去期間Ｔｈｂに加えて、前記水平帰線消去期間Ｔｈｂの次の水平帰線消去期間Ｔｈｂにおいても、各水平走査ライン２５７に含まれるすべてのエレメントから電子を放出させ、対向する光電変換膜２３０に残留及び生成・蓄積された正孔を取り除いてもよい。
【０１０４】
すなわち、各水平走査ライン２５７において、映像信号が出力される映像信号出力期間Ｔｈの直後の水平帰線消去期間Ｔｈｂでは、その映像信号が出力された水平走査ライン（例えば、ＳＨＬ（Ｊ＋１））よりも２回前及び３回前に走査が行われる水平走査ライン（すなわち、ＳＨＬ（Ｊ−１）及びＳＨＬ（Ｊ−２））に含まれるエレメントから電子が放出されることにより、光電変換膜２３０に残留及び生成・蓄積された正孔が除去される。
これにより、高輝度な光が光電変換膜２３０に入射した場合においても、残像の除去及び電子シャッタの動作を実現できる。
【０１０５】
また、上述の形態において、飛び越し走査を行うようにしてもよい。例えば、フィールドを奇数フィールド及び偶数フィールドに分け、陰極電極２５２には上述の説明と同様の図５に示すパルス電圧を印加しつつ、奇数フィールドでは図７に示すパルス電圧をゲート電極２５５に印加するとともに、偶数フィールドでは図８に示すパルス電圧をゲート電極２５５に印加することにより、隣り合う２つの水平走査ライン２５７からの映像信号を加算して同時に読み出し、かつ、奇数フィールドと偶数フィールドとで隣り合う２つの水平走査ライン２５７の組み合わせを変える「飛び越し走査」においても、残像の除去及び電子シャッタの動作を実現することができる。
【０１０６】
上述の動作では、図７に示すように、奇数フィールドにおいて、水平走査における映像信号出力期間Ｔｈに電圧Ｖｘが同時に印加される２つのゲート電極２５５では、水平帰線消去期間ＴｈｂにＶｘが印加されるタイミングを映像信号出力期間Ｔｈだけずらしている。
【０１０７】
これにより、偶数フィールドにおいて、映像信号が加算混合されて出力される２つの水平走査ライン２５７に対応する位置の光電変換膜２３０の蓄積時間を揃えることができる。
【０１０８】
なお、偶数フィールドにおいても、同様な動作を行うことにより、残像の発生防止及び電子シャッタの動作を実現可能としつつ、蓄積時間の揃った映像信号加算混合出力による飛び越し走査を実現することができる。
【０１０９】
［実施の形態２］
図９は、実施の形態２の撮像装置を概略的に示す断面図である。本実施の形態の撮像装置は、メモリ部７００を具える点が実施の形態１の撮像装置と異なる。また、メモリ部７００を具えることにより、撮像素子２００の構成及び駆動方法にも実施の形態１とは異なる点がある。以下、相違点を中心に説明する。なお、実施の形態１の撮像装置と同一の要素には、同一符号を付し、その説明を省略する。
【０１１０】
メモリ部７００は、信号増幅・処理回路３００から出力される映像信号を記録・保存するメモリであり、例えば、周知の揮発性又は、不揮発性メモリで構成される。
【０１１１】
また、制御回路５００Ａは、メモリ部７００に記録・保存される映像信号を読み出し、この映像信号の信号レベル（以下、振幅値と称す）を基に電子放出源アレイ制御信号を生成し、駆動回路４００に供給する。
【０１１２】
駆動回路４００は、水平駆動回路４１０Ａ及び垂直駆動回路４２０Ａを含み、制御回路５００Ａから供給されたクロック信号や同期信号、電子放出源アレイ制御信号等を基に、撮像素子２００を動作させるために必要なパルス電圧等を生成、供給する。
【０１１３】
なお、図９には、映像信号の記録、保存、及び読み出しにメモリ部７００を用いる形態を示すが、このメモリ部７００の代わりに周知の映像遅延回路を用いてもよい。
【０１１４】
図１０は、実施の形態２の撮像装置に含まれる撮像素子２００の構成を概略的に示す斜視部分断面図である。また、図１１は、実施の形態２の撮像装置に含まれる撮像素子２００の要部の構成を拡大して概略的に示す図である。
【０１１５】
本実施の形態では、撮像素子２００の電子放出源アレイとして、外部の駆動回路４１０から供給されるパルス電圧等によって駆動され、かつ、各単位領域２５６に対応する基板２５１Ａの領域にトランジスタ２５８ａ及び２５８ｂを内蔵したＳｐｉｎｄｔ型アクティブ電子放出源アレイ２５０Ａを用いる。
【０１１６】
電子放出源アレイの駆動形式には様々な形式のものがあるが、電子放出源アレイ２５０Ａとしては、外部の駆動回路から供給されるパルス電圧によって駆動されるパッシブ電子放出源アレイ、駆動回路が内蔵された駆動回路内蔵パッシブ電子放出源アレイ、電子放出源アレイの各単位領域にトランジスタを内蔵したアクティブ電子放出源アレイ、又は、駆動回路を内蔵し、電子放出源アレイの各単位領域にトランジスタを内蔵した駆動回路内蔵アクティブ電子放出源アレイのいずれを用いることもできる。
また、電子放出源アレイにも様々な形式のものがあるが、高融点金属を陰極に用いたＳｐｉｎｄｔ型電子放出源、シリコン（Ｓｉ）を陰極に用いたシリコンコーン型電子放出源、又は、ポーラスシリコンや酸化シリコン等を電極で挟んだ平面型電子放出源等の公知の電子放出源からなるマトリクスアレイのいずれを用いることもできる。
【０１１７】
本実施の形態では、電子放出源アレイ２５０ＡとしてＳｐｉｎｄｔ型アクティブ電子放出源アレイを用いる場合について説明する。この電子放出源アレイ２５０Ａは、基板２５１Ａ、単位領域分離陰極電極２５２Ａ、及びゲート電極２５５Ａの構成が異なる他は、基本的に実施の形態１の電子放出源アレイ２５０と同一である。以下、特に断らない限り、電子放出源アレイ２５０Ａと記した場合は、Ｓｐｉｎｄｔ型アクティブ電子放出源アレイ２５０Ａを示すこととする。
【０１１８】
電子放出源アレイ２５０Ａの基板２５１Ａは、シリコン（Ｓｉ）やガリウム砒素（ＧａＡＳ）等の公知の半導体によって構成され、内部に各単位領域２５６に対応する複数のトランジスタ２５８ａ及び２５８ｂを含むＸ−Ｙマトリクスアレイが形成される。
【０１１９】
この基板２５１Ａの上に形成される単位領域分離陰極電極２５２Ａは、隣り合う他の単位領域分離陰極電極と所定間隔を隔てて絶縁分離され、トランジスタ２５８ａに電気的に接続される。
【０１２０】
本実施の形態では、単位領域分離陰極電極２５２Ａで区画される領域を単位領域２５６と称する。各単位領域２５６内にゲート電極２５５Ａ及び絶縁層２５４を貫通し、単位領域分離陰極電極２５２Ａの表面に達する細孔を形成し、この細孔内に単位領域分離陰極電極２５２Ａから突出する陰極２５３を設ける。この単位領域２５６内に形成された電子放出制御が可能な最小単位数の電子放出源を「エレメント」と称する。
【０１２１】
また、ゲート電極２５５Ａはすべての画素２５６で共通である。
【０１２２】
図１２は、本実施の形態の撮像装置に含まれる電子放出源アレイ２５０Ａの駆動系を平面視で概略的に示す図である。
【０１２３】
以下では、後述する電子放出源アレイ２５０Ａに印加するパルス電圧についての説明の便宜上、垂直走査制御ライン４３０を垂直走査制御ラインＬｖとして表す場合もある。垂直走査制御ラインＬｖは、実際には撮像素子２００の垂直走査方向に多数あるが、図１２には、その一部であるＬｖ（Ｊ−２）〜Ｌｖ（Ｊ＋２）を示す。ここで、Ｊは任意の整数である。
【０１２４】
また、同様に、水平走査制御ライン４４０を水平走査制御ラインＬｈとして表す場合もある。水平走査制御ラインＬｈは、実際には水平走査方向に多数あるが、図１２には、その一部であるＬｈ（Ｎ−２）〜Ｌｈ（Ｎ＋２）を示す。ここで、Ｎは任意の整数である。
【０１２５】
さらに、同様に、水平走査ライン２５７を水平走査ラインＳＨＬとして表す場合もある。水平走査ラインＳＨＬは、実際には垂直走査方向に垂直走査制御ラインＬｖと同じ数だけあるが、図１２には、その一部である水平走査ラインＳＨＬ（Ｊ−２）〜ＳＨＬ（Ｊ＋２）を示す。ここで、Ｊは任意の整数である。
【０１２６】
電子放出源アレイ２５０Ａの垂直方向の走査は、垂直駆動回路４２０Ａ内の垂直アドレス回路４２１Ａから、垂直走査制御ラインＬｖに電圧Ｖ１と電圧Ｖ２（Ｖ２＞Ｖｌ）からなるパルス電圧を印加し、各単位領域２５６内のトランジスタ２５８ａを制御することで行う。垂直走査制御ライン４３０に電圧Ｖ２が印加されると、トランジスタ２５８ａがオンになる。
【０１２７】
また、電子放出源アレイ２５０Ａの水平方向の走査は、水平駆動回路４１０Ａ内の水平アドレス回路４１１Ａから、水平走査制御ラインＬｈに電圧Ｖ１と電圧Ｖ２（Ｖ２＞Ｖ１）からなるパルス電圧を印加し、各単位領域２５６内のトランジスタ２５８ｂを制御することで行う。水平走査制御ライン４４０に電圧Ｖ２が印加されると、トランジスタ２５８ｂがオンになる。
【０１２８】
また、各画素２５６内のトランジスタ２５８ｂは、接地され（すなわち０Ｖに設定され）、トランジスタ２５８ａ及び２５８ｂが共にオンになると、この０Ｖが単位領域分離陰極電極２５２Ａ及び陰極２５３に印加される。
【０１２９】
ゲート電極２５５Ａには、垂直駆動回路４２０Ａ内のゲート電圧制御回路４２４から電圧が供給される。このゲート電圧制御回路４２４は、電源６００から給電を受ける。
【０１３０】
このような電子放出源アレイ２５０Ａでは、単位領域２５６内のトランジスタ２５８ａ及び２５８ｂが共にオンになるときに、その単位領域２５６内の陰極２５３から電子が放出される。
【０１３１】
垂直駆動回路４２０Ａ内の垂直アドレス回路４２１Ａでは、制御回路５００Ａから供給される「出力映像信号の振幅値を基にした電子放出源アレイ制御信号」を用いて、水平帰線消去期間Ｔｈｂに垂直走査制御ライン４３０に印加する電圧の印加時間や電圧値を制御する。このような制御により、出力映像信号の振幅値に応じて水平帰線消去期間Ｔｈｂに放出する電子量を変化させる。
【０１３２】
一方、水平駆動回路４１０Ａ内の水平アドレス回路４１１Ａでは、制御回路５００Ａから供給される「出力映像信号の振幅値を基にした電子放出源アレイ制御信号」を用いて、水平帰線消去期間Ｔｈｂに水平走査制御ライン４４０に印加する電圧の印加時間を制御する。このような制御により、出力映像信号の振幅値に応じて前記水平帰線消去期間Ｔｈｂに放出される電子量を変化させる。
【０１３３】
なお、図１２には、複数ある垂直走査制御ラインＬｖのいずれかを選択することにより、垂直方向の走査をトランジスタ２５８ａの制御で行い、複数ある水平走査制御ラインＬｈのいずれかを選択することにより、水平方向の走査をトランジスタ２５８ｂの制御で行う形態を示すが、これとは逆に、垂直方向の走査をトランジスタ２５８ｂの制御で、また、水平方向の走査をトランジスタ２５８ａの制御で行ってもよい。
【０１３４】
このように、本実施の形態の撮像装置は、単位領域２５６を選択するために駆動する要素が電子放出源アレイ２５０Ａ側に備わっている点が実施の形態１における撮像装置と異なるが、以下で説明する駆動方法は、実施の形態１における撮像装置の駆動方法と基本的に同一である。
【０１３５】
図１３は、映像信号が出力されるタイミングが互いに異なる２つの水平走査ラインＳＨＬ（Ｊ−１）及びＳＨＬ（Ｊ＋１）に対応する位置の各単位領域２５６内の陰極２５３から順次放出される電子により、その単位領域２５６に対向する位置の光電変換膜２３０の部分に蓄積された正孔を読み出したときの出力映像信号の振幅値を示す図である。
【０１３６】
図１３において、出力映像信号の振幅値が高いほど、その部分に対応する光電変換膜２３０に高輝度の光（光量の多い光）が入射していることを表すため、水平帰線消去期間Ｔｈｂに取り除く必要のある光電変換膜２３０に残留及び生成・蓄積された正孔の量も多くなる。
【０１３７】
また、これとは逆に、出力映像信号の振幅値が低いほど、その部分に対応する光電変換膜２３０に低輝度の光（光量の少ない光）が入射していることを表すため、水平帰線消去期間Ｔｈｂに取り除く必要のある光電変換膜２３０に残留及び生成・蓄積された正孔の量は少なくなる。
【０１３８】
図１４は、本実施の形態の撮像装置において、垂直走査制御ライン４３０に印加するパルス電圧の振幅及びタイミングを示す図である。図１２に示す電子放出源アレイ２５０Ａの駆動系において、図１３に示す出力映像信号の振幅値が得られる場合に、水平走査ライン２５７毎に出力映像信号のピーク値を検出し、このピーク値の変化に比例させて、水平帰線消去期間Ｔｈｂに垂直走査制御ライン４３０に印加する電圧Ｖ２の印加時間を変化させている。
【０１３９】
図１５は、水平走査制御ライン４４０に印加するパルス電圧の振幅及びタイミングを示す図である。
【０１４０】
なお、ゲート電極２５５Ａには、常時（すなわち、映像信号出力期間Ｔｈ及び水平帰線消去期間Ｔｈｂの別を問わず）、垂直駆動回路４２０Ａ内のゲート電圧制御回路４２４から一定の電圧Ｖｘが供給される。
【０１４１】
図１４に示すように、垂直走査制御ラインＬｖに電圧Ｖ２を順次印加するとともに、図１５に示すように、水平走査制御ラインＬｈに電圧Ｖ２を順次印加することにより、その垂直走査制御ラインＬｖ及び水平走査制御ラインＬｈの交点に位置する単位領域２５６内のトランジスタ２５８ａ及び２５８ｂがオンになる。
【０１４２】
単位領域２５６内のトランジスタ２５８ａ及び２５８ｂがオンになることにより、ゲート電極２５５Ａには電圧Ｖｘが印加され、陰極２５３には０Ｖの電圧が印加されるため、当該単位領域２５６に含まれる陰極２５３から電子が放出される。
【０１４３】
すなわち、図１５に示すように、すべての水平走査制御ラインＬｈには水平帰線消去期間Ｔｈｂ毎に電圧Ｖ２が印加されているため、水平帰線消去期間Ｔｈｂに垂直走査制御ラインＬｖに電圧Ｖ２が印加されると、その垂直走査制御ラインＬｖが接続された水平走査ライン２５７に含まれるすべてのエレメントから電子が放出される。
【０１４４】
図１３（ａ）に示すように出力映像信号のピーク値の高い水平走査ラインＳＨＬ（Ｊ−１）では、図１４に示すように、水平帰線消去期間Ｔｈｂに垂直走査制御ラインＬｖ（Ｊ−１）に印加する電圧Ｖ２の印加時間を長くとり、光電変換膜２３０に残留及び生成・蓄積した正孔の除去に用いる電子量を増やすことによって、光電変換膜２３０に存在する多量の正孔を除去することができる。
【０１４５】
また、図１３（ｂ）に示すように、出力映像信号のピーク値の低い水平走査ラインＳＨＬ（Ｊ＋１）では、水平帰線消去期間Ｔｈｂ毎に垂直走査制御ラインＬｖ（Ｊ＋１）に印加する電圧Ｖ２の印加時間を短くし、光電変換膜２３０に残留及び生成・蓄積した正孔の除去に用いる電子量を減らすことで、光電変換膜２３０に存在する比較的少量の正孔を除去することができる。
【０１４６】
以上のように、本実施の形態の撮像装置によれば、水平走査ライン２５７から既に出力された映像信号のピーク値に比例させて、水平帰線消去期間Ｔｈｂに水平走査ライン２５７に含まれるエレメントから放出される電子の放出時間を制御することにより、光電変換膜２３０に入射する光量に応じた正孔の除去を行うことができ、電子放出源アレイ２５０Ａへの負担を軽減しつつ、残像の劣化を抑制し、電子シャッタの動作を実現することができる。
【０１４７】
なお、図１４には、垂直走査制御ラインＬｖに水平帰線消去期間Ｔｈｂに電圧Ｖ２を連続的に印加する形態を示すが、垂直走査制御ラインＬｖに電圧Ｖ２を断続的（パルス的）に印加してもよい。この場合は、水平走査ライン２５７からの出力映像信号のピーク値の変化に比例させて、断続的（パルス的）に印加する電圧Ｖ２の印加時間（又は印加パルス数）を制御してもよい。
【０１４８】
また、水平帰線消去期間Ｔｈｂに放出させる電子量を出力映像信号のピーク値に応じて制御するために、垂直走査制御ラインＬｖに印加する電圧Ｖ２の印加時間を変える代わりに、あるいは、これに加えて、水平走査制御ラインＬｈに印加する電圧Ｖ２の印加時間を制御してもよい。
【０１４９】
例えば、垂直走査制御ラインＬｖに水平帰線消去期間Ｔｈｂの全期間にわたって電圧Ｖ２を印加し、水平走査制御ラインＬｈに連続的又は断続的（パルス的）に電圧Ｖ２を印加するように構成し、この水平走査制御ラインＬｈへの電圧Ｖ２の印加時間又は印加パルス数を出力映像信号のピーク値に応じて変化させるように構成してもよい。
【０１５０】
また、以上では、ゲート電極２５５Ａには、常時、一定の電圧Ｖｘが印加されるとしたが、出力映像信号のピーク値に応じてゲート電極２５５Ａに印加する電圧値を制御してもよい。
【０１５１】
例えば、垂直走査制御ラインＬｖに水平帰線消去期間Ｔｈｂの全期間にわたって電圧Ｖ２を印加するとともに、水平走査制御ラインＬｈに図１５に示すパルス電圧を印加し、出力映像信号のピーク値に応じて垂直駆動回路４２０Ａ内のゲート電圧制御回路４２４から出力される電圧の値を変化させて、図１６に示すように、水平帰線消去期間Ｔｈｂにゲート電極２５５Ａに印加する電圧の値を変化させることで、水平帰線消去期間Ｔｈｂに水平走査制御ラインＬｈ又は垂直走査制御ラインＬｖに印加される電圧Ｖ２の印加時間又は印加パルス数を変化させたときと同等な効果を得ることができる。
【０１５２】
また、以上では、各垂直走査制御ラインＬｖにおいて、電圧Ｖ２が印加された映像信号出力期間Ｔｈよりも２つ後の映像信号出力期間Ｔｈの直後の水平帰線消去期間Ｔｈｂのみに電圧Ｖ２を印加する形態について説明したが、複数の水平帰線消去期間Ｔｈｂに電圧Ｖ２を印加し、出力映像信号のピーク値に応じて、電圧Ｖ２の印加時間を変化させてもよい。
【０１５３】
また、以上では、水平走査ライン２５７から得られる出力映像信号のピーク値に応じて、水平帰線期間Ｔｈｂに水平走査ライン２５７に対応する位置に設けられたすべての単位領域２５６に含まれる陰極２５３から放出される電子量を変化させる形態について説明したが、水平走査ライン２５７の各単位領域２５６に対応した出力映像信号の振幅値に比例させて、図１７に示すように、水平帰線期間Ｔｈｂに各水平走査制御ラインＬｈに印加する電圧Ｖ２の印加時間を変化させてもよい。このとき、垂直走査制御ラインＬｖには図１８に示すパルス電圧を印加する。
【０１５４】
これにより、各単位領域２５６に対応した光電変換膜の入射光量に応じて、光電変換膜２３０に残留及び生成・蓄積された正孔を効果的に除去することができ、電子放出源アレイ２５０Ａの負担をさらに軽減しつつ、残像の発生を防止し、電子シャッタの動作を実現することができる。
【０１５５】
また、図１７では、水平帰線消去期間Ｔｈｂに、水平走査制御ライン４４０に電圧Ｖ２を連続して印加し、電圧Ｖ２の印加時間を各単位領域２５６に対応した出力映像信号の振幅値に応じて変化させる例を示したが、これに代えて、図１９に示すように、各単位領域２５６に対応した出力映像信号の振幅値に応じて、水平帰線消去期間Ｔｈｂに水平走査制御ラインＬｈに電圧Ｖ２を断続的（パルス的）に印加し、その印加時間又は印加パルス数を変化させてもよい。
【０１５６】
なお、以上で説明した実施の形態１及び実施の形態２の撮像装置では、垂直帰線消去期間について言及していないが、垂直帰線消去期間の一部の期間を水平帰線消去期間Ｔｈｂとみなすことで、同様に実施でき、同様の効果を得ることができる。
【０１５７】
以上、本発明の例示的な実施の形態の撮像装置について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【図面の簡単な説明】
【０１５８】
【図１】実施の形態１の撮像装置を概略的に示す断面図である。
【図２】実施の形態１の撮像装置に含まれる撮像素子の構成を示す図であり、（ａ）は撮像素子２００を概略的に示す斜視部分断面図、（ｂ）は撮像素子の要部を拡大して示す断面図である。
【図３】実施の形態１の撮像装置に含まれる電子放出源アレイの駆動系を平面視で概略的に示す図である。
【図４】図３に示す駆動系を有する撮像装置において、電子放出源アレイのゲート電極ＬＶに印加するパルス電圧の振幅及びタイミングを示す図である。
【図５】図３に示す駆動系を有する撮像装置において、電子放出源アレイの陰極電極ＬＨに印加するパルス電圧の振幅及びタイミングを示す図である
【図６】実施の形態１の撮像装置の撮像素子内で隣り合う水平走査ラインに対向する光電変換膜に存在する電荷（正孔）の量を概念的に示す図である。
【図７】実施の形態１の撮像装置において、奇数フィールドにゲート電極ＬＶに印加するパルス電圧の振幅及びタイミングを示す図である。
【図８】実施の形態１の撮像装置において、偶数フィールドにゲート電極ＬＶに印加するパルス電圧の振幅及びタイミングを示す図である。
【図９】実施の形態２の撮像装置を概略的に示す断面図である。
【図１０】実施の形態２の撮像装置に含まれる撮像素子の構成を概略的に示す斜視部分断面図である。
【図１１】実施の形態２の撮像装置に含まれる撮像素子の要部の構成を拡大して概略的に示す図である。
【図１２】実施の形態２の撮像装置に含まれる電子放出源アレイの駆動系を平面視で概略的に示す図である。
【図１３】実施の形態２の撮像装置によって、映像信号が出力されるタイミングが異なる２つの水平走査ラインに含まれる各単位領域内の陰極から順次放出される電子により、対向する光電変換膜に蓄積された正孔が読み出されることによって得られる出力映像信号の振幅値を示す図である。
【図１４】実施の形態２の撮像装置において、垂直走査制御ラインＬｖに印加するパルス電圧の振幅及びタイミングを示す図である。
【図１５】実施の形態２の撮像装置において、水平走査制御ラインＬｈに印加するパルス電圧の振幅及びタイミングを示す図である。
【図１６】実施の形態２の撮像装置において、水平帰線消去期間Ｔｈｂにゲート電極に印加する電圧の値を変化させる場合の波形を例示的に示す図である。
【図１７】実施の形態２の撮像装置において、出力映像信号の振幅値に比例させて、水平帰線消去期間Ｔｈｂに各水平走査制御ラインＬｈに印加する電圧の印加時間を変化させる場合の波形を例示的に示す図である。
【図１８】実施の形態２の撮像装置において、出力映像信号の振幅値に比例させて水平帰線消去期間Ｔｈｂに各水平走査制御ラインＬｈに印加する電圧の印加時間を変化させる場合に、垂直走査制御ラインＬｖに印加するパルス電圧の振幅及びタイミングを示す図である。
【図１９】実施の形態２の撮像装置において、出力映像信号の振幅値に応じて、水平帰線消去期間Ｔｈｂに水平走査制御ラインＬｈに電圧を断続的に印加する際の印加時間を変化させる場合の波形を例示的に示す図である。
【符号の説明】
【０１５９】
１００  光学レンズ
２００  撮像素子
２１０  透光性基板
２２０  透光性導電膜
２３０  光電変換膜
２４０  メッシュ状電極
２５０  ２５０Ａ  電子放出源アレイ
２５１  ２５１Ａ  基板
２５２  陰極電極
２５２Ａ  単位領域分離陰極電極
２５３  陰極
２５４  絶縁層、
２５５  ２５５Ａ  ゲート電極
２５６  単位領域
２５７  水平走査ライン
２５８ａ  ２５８ｂ  トランジスタ
３００  信号増幅・処理回路
４００  駆動回路、
４１０  ４１０Ａ  水平駆動回路
４１１  ４１１Ａ  水平アドレス回路
４１２  水平バッファ回路
４１３  水平電圧制御回路
４２０  ４２０Ａ  垂直駆動回路
４２１  ４２１Ａ  垂直アドレス回路
４２２  垂直バッファ回路
４２３  垂直電圧制御回路
４２４  ゲート電圧制御回路
４３０  垂直走査制御ライン
４４０  水平走査制御ライン
５００  ５００Ａ  制御回路
６００  ６１１  ６２０  電源
６１０  外部回路
７００  メモリ部
【図１】
2008288175.tif 000003
【図２】
2008288175.tif 000004
【図３】
2008288175.tif 000005
【図４】
2008288175.tif 000006
【図５】
2008288175.tif 000007
【図６】
2008288175.tif 000008
【図７】
2008288175.tif 000009
【図８】
2008288175.tif 000010
【図９】
2008288175.tif 000011
【図１０】
2008288175.tif 000012
【図１１】
2008288175.tif 000013
【図１２】
2008288175.tif 000014
【図１３】
2008288175.tif 000015
【図１４】
2008288175.tif 000016
【図１５】
2008288175.tif 000017
【図１６】
2008288175.tif 000018
【図１７】
2008288175.tif 000019
【図１８】
2008288175.tif 000020
【図１９】
2008288175.tif 000021