(57)【要約】【課題】  残像現象及び輝度低下を良好に抑制して高画質な映像を表示することが可能な技術を提供する。【解決手段】  本発明に係る映像表示装置は、表示画面の各画素に対応した複数の表示素子(60)と、該表示素子に映像信号に対応した駆動電圧を印加する駆動電圧供給部(4)と、この駆動電圧を補正するための残像補正回路(9)とを備える。この残像補正回路は、駆動電圧の変化に応答して生成され、かつ時間経過とともに変化する第１の補正信号と、駆動信号にオフセットを与えるための第２の補正信号とを用いて駆動電圧を補正する。【選択図】  図３
2008111892.tif 000002
【特許請求の範囲】
【請求項１】
映像表示装置において、
表示画面の各画素に対応した複数の表示素子と、
該表示素子に映像信号に対応した駆動電圧を印加する駆動電圧供給部と、
前記駆動電圧供給部からの駆動電圧を補正するための補正回路と、を備え、
前記補正回路は、前記駆動電圧の変化に応答して生成され、かつ時間経過とともに変化する第１の補正信号と、前記駆動信号にオフセットを与えるための第２の補正信号とを用いて前記駆動電圧を補正することを特徴とする映像表示装置。
【請求項２】
請求項１に記載の映像表示装置において、前記第１の補正信号のレベルが、時間経過とともに前記オフセットのレベルに収束されることを特徴とする映像表示装置。
【請求項３】
請求項１に記載の映像表示装置において、前記オフセットのレベルが、前記駆動電圧のレベルに応じて変化することを特徴とする映像表示装置。
【請求項４】
請求項３に記載の映像表示装置において、前記オフセットのレベルが、前記駆動電圧のレベルが大きくなるに従い増加することを特徴とする映像表示装置。
【請求項５】
請求項１に記載の映像表示装置において、前記表示素子は、有機ＥＬ（electroluminescence）により構成されることを特徴とする映像表示装置。
【請求項６】
請求項１に記載の映像表示装置は、前記表示素子は、電界もしくは電子放出素子により構成されることを特徴とする映像表示装置。
【請求項７】
映像表示装置において、
複数の走査線と、
該複数の走査線の少なくとも左右のいずれか一端に接続され、該複数の走査線に対し、走査電圧を順次印加する走査線制御回路と、
複数の信号線と、
該複数の信号線と接続され、該複数の信号線に対し、入力された映像信号に応じた駆動電圧を印加する信号線制御回路と、
前記複数の走査線と前記複数の信号線との交点部にそれぞれ接続され、前記走査電圧と前記駆動電圧との電位差に応じて電子を放出する電子源と、
前記電子源から放出された電子により励起されて発光する蛍光体と、
前記電子源に印加される各駆動電圧を補正する補正回路と、を備え、
前記補正回路は、前記駆動電圧の変化に応答して生成され、かつ時間経過とともに変化する第１の補正信号と、前記駆動信号にオフセットを与えるための第２の補正信号とを用いて前記駆動電圧を補正することを特徴とする映像表示装置。
【請求項８】
請求項７に記載の映像表示装置において、前記電子源は、２つの金属層で絶縁体を挟んで構成されることを特徴とする映像表示装置。
【請求項９】
請求項７に記載の映像表示装置において、前記第１の補正信号のレベルが時間経過とともに前記オフセットのレベルに収束され、該オフセットのレベルが、前記駆動電圧のレベルが大きくなるに従い増加することを特徴とする映像表示装置。
【請求項１０】
映像表示装置において、
複数の走査線と、
該複数の走査線の少なくとも左右のいずれか一端に接続され、該複数の走査線に対し、走査電圧を順次印加する走査線制御回路と、
複数の信号線と、
該複数の信号線と接続され、該複数の信号線に対し、入力された映像信号に応じた駆動電圧を印加する信号線制御回路と、
前記複数の走査線と前記複数の信号線との交点部にそれぞれ接続され、前記走査電圧と前記駆動電圧との電位差に応じて電子を放出する電子源と、
前記電子源から放出された電子により励起されて発光する蛍光体と、
前記電子源に印加される各駆動電圧を補正する補正回路と、を備え、
前記補正回路は、前記電子源の駆動履歴に応じた補正信号を用いて前記駆動電圧を補正することを特徴とする映像表示装置。
【請求項１１】
請求項１０に記載の映像表示装置において、各駆動電圧に加算される補正信号が、前記入力される映像信号により変化されること特徴とする映像表示装置。
【請求項１２】
請求項１０に記載の映像表示装置において、更に、前記補正回路と接続され、前記電子源の駆動履歴から算出される値を保持するためのメモリ部を備えることを特徴とする映像表示装置。
【請求項１３】
請求項１２に記載の映像表示装置において、前記メモリ部は、各電子源に対応した補正信号のデータを保持することを特徴とする映像表示装置。
【請求項１４】
請求項１２に記載の映像表示装置において、前記メモリ部に記憶されるデータが、前記入力映像信号により変化されることを特徴とする映像表示装置。
【請求項１５】
請求項１０に記載の映像表示装置において、前記補正回路は、前記駆動電圧に前記補正信号を加算することによって前記駆動電圧を補正するものであって、該補正信号により補正された駆動信号をＶOUT、前記入力映像信号に対応する駆動電圧をＶinとし、更に、前記補正信号を、ｎフレーム目における補正パラメータとしてΔＶnで表したとき、下記数１に基づいて前記駆動信号を補正することを特徴とする映像表示装置。
【数１】
2008111892.tif 000005
但し、０≦α≦１、０≦β≦１であり、ΔＶn-1は、ｎ−１フレーム目における補正パラメータを示す。
【請求項１６】
請求項１０に記載の映像表示装置において、前記補正回路は、前記入力映像信号に前記補正信号を加算することによって前記駆動電圧を補正するものであって、補正後の映像信号をＤOUT、前記入力映像信号Ｄinとし、更に、前記補正信号を、ｎフレーム目における画素の駆動履歴に基づく補正パラメータとしてΔＤnで表したとき、下記数２に基づいて前記駆動信号を補正することを特徴とする映像表示装置。
【数２】
2008111892.tif 000006
但し、０≦α≦１、０≦β≦１であり、ΔＤn-1は、ｎ−１フレーム目における補正パラメータを示す。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば薄膜型電子源等の電子放出素子、または有機ＥＬ（electroluminescence）素子を用いた映像表示装置における画質補正技術に関するものである。
【背景技術】
【０００２】
薄膜電子源等の電界もしくは電子放出素子、または有機ＥＬ素子を用いた映像表示装置においては、表示映像の輝度の急激な変化によって、「残像」と呼ばれる現象が発生する。例えば、暗い映像中の一部に白色の明るい映像を表示し、その直後に全面にグレーの映像を表示した場合、一時的に、白色の映像部分が該グレー映像の輝度よりも低い輝度で表示される。この映像部分の輝度は、時間経過とともにグレー映像の輝度に等しくなるが、両者の輝度が等しくなるまでに数秒程度の時間が掛かる場合がある。
【０００３】
このような輝度の変化に伴って一時的に生じる部分的な輝度低下の現象は「残像現象」と呼ばれており、例えば下記特許文献１に知られている。そして特許文献１では、かかる残像現象を軽減するために、有機ＥＬ素子等の表示素子を駆動するための信号を、フィールド間の輝度信号の差分に応じた補正係数に従い補正している。
【０００４】
【特許文献１】特開２００３−２８８０５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１では、いわゆる残像現象しか考慮されておらず、全体的な輝度の低下については考慮されていない。例えば、薄膜型電子源等の電子放出素子を用いたＦＥＤ（field emission device）では、かかる電子放出素子に駆動電圧を印加した瞬間においてはこの駆動電圧に応じた輝度の映像を表示できるが、時間経過とともに輝度が低下し、この駆動電圧で表示可能な輝度よりも低い輝度でしか映像を表示することができない。それは、薄膜型電子源が容量性の電子放出素子であるため、かかる電子放出素子への駆動電圧の印加時間の経過に伴って電荷が蓄積され、この電荷により電子の放出が妨げもしくは減少されるためと考えられる。この電子放出素子に蓄積される電荷の量は、駆動電圧のレベルに略従うものと考えられる。
【０００６】
従って、このような電荷の蓄積によって、駆動電圧に対応した所望の輝度が得られない表示素子においては、残像現象の低減とともに電荷の蓄積による輝度低下も考慮する必要がある。
【０００７】
本発明は、このような課題に鑑みて為されたものであって、その目的は、残像現象及び輝度低下を良好に抑制して高画質な映像を表示することが可能な技術を提供することにある。
【課題を解決するための手段】
【０００８】
前記目的を達成するための本発明に係る映像表示装置は、改良された補正回路を備える。この本発明に係る補正回路は、表示素子を駆動するための駆動電圧の変化に応答して生成され、かつ時間経過とともに変化する第１の補正信号と、前記駆動信号にオフセットを与えるための第２の補正信号とを用いて前記駆動電圧を補正することを特徴とする。
【０００９】
前記第１の補正信号のレベルが時間経過とともに前記オフセットのレベルに収束され、該オフセットのレベルが、前記駆動電圧のレベルが大きくなるに従い増加するものとしてもよい。また、これらの補正信号は、電子源の駆動履歴に応じて生成するようにしてもよい。
【発明の効果】
【００１０】
本発明によれば、良好な画質補正が可能となり高画質な映像が表示可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照しつつ、本発明の実施形態について説明する。尚、以下の実施形態では、電子源としてＭＩＭ（Metal- Insulator- Metal）型の電子源を有するパッシブマトリクス駆動方式の電子放出素子型映像表示装置を例にして説明する。しかしながら、本実施形態は、ＭＩＭ以外の電子源、例えばＳＣＥ（Surface Conduction Electron Emitter）型やカーボンナノチューブ型、ＢＳＤ（Ballistic electron Surface-emitting Device）型、スピント(Spindt)型でも同様に適用できる。更にまた、有機ＥＬ素子を用いた表示装置についても同様に適用できる。
【００１２】
本発明の実施例を説明する前に、上述した残像現象について図１及び図２を参照しつつ説明する。図１の上段は入力信号振幅を示し、下段は上段の入力信号に対応する表示映像（ユーザにより視認される映像）を示している。以下、図１の(a)〜(d)に示す信号を順番に入力したときの表示映像について説明する。
【００１３】
図１(a)は表示映像の信号の一例で、表示領域１は信号振幅100%(8bitのデジタル表記で255階調。以下、信号振幅は8bitのデジタル表記で説明する)で、表示領域２は０階調の信号である。この入力信号(a)に対応する表示映像は、(a')のようになる。図１(a)の信号を一定時間入力した後、図１(b)に示す映像信号を入力する。ここで、図１(b)は全画面において128階調を表示させるための信号であるので、図１(b)中の表示領域１及び２ともに128階調である。このときの表示映像は、図１(b')のようになり、画面全体にわたって同一階調の信号を表示しようとしているにも係らず、図１(b')の表示領域１は表示領域２に比べ輝度が低下する。このまま継続して図１(b)と同じ信号である図１(c)、(d)に示す映像信号を入力させておくと、表示映像は、図１(c')のように、徐々に表示領域１と表示領域２との輝度差が小さくなり、一定時間後には図１(d')のように輝度差がなくなって階調が均一となる。
【００１４】
図２は、上述した図１の表示領域１及び２における輝度の時間変化を示している。図２の横軸は時間を示し、縦軸は輝度を示している。また同図において実線は図１における表示領域１の輝度、点線は図１における表示領域２の輝度を示している。また、時間(a)の領域は図１(a)の映像信号を入力している時間に相当する。図２から明らかなように、表示領域１の輝度は、入力信号(a)が入力された瞬間において最も高く、入力信号(a)対応する所望の階調（すなわち255階調）で表示される。そして、時間経過とともに低下してある時刻でほぼ一定になる。つまり、時間経過とともに、あるレベルの入力信号で得られる階調は、所望された階調よりも低くなる。また時間(b)の領域は図１(b)（図１(c)、(d)と同一）の映像信号を入力している時間に相当する。入力信号が(a)から(b)に切り替わった瞬間、表示領域１の輝度は入力信号(b)で得られる所望の階調（127階調）よりも低くなる。そして時間(c)、(d)にわたって漸次高くなり、ある時間でほぼ一定となる。
【００１５】
一方、表示領域２の輝度は、入力信号が(a)から(b)に切り替わった瞬間では、入力信号(b)で得られる所望の階調（127階調）と等しい。そして、時間(c)、(d)にわたって漸次低くなり、ある時間でほぼ一定になって表示領域１の輝度と等しくなる。さらに、図１には明記してないが、時間(c)で表示領域１に信号振幅０％、時間(d)で再度信号振幅１００％の信号を入力すると、時間(d)では時間(a)および時間(b)で発生した輝度低下が回復し、時間(a)と同じ輝度表示となる。
【００１６】
本発明者らが図１及び図２に代表される残像現象について検討した結果、以下(i)〜(iv)に示す事象を確認した。
【００１７】
(i)映像表示を行うと、入力信号と表示時間に応じて輝度低下が発生する。
【００１８】
(ii) 輝度は高階調かつ長時間であるほど大きく低下する。
【００１９】
(iii) 輝度低下は一定時間後に飽和し、その飽和値は階調により異なる。
【００２０】
(iv) 輝度低下は低階調表示を行うことで回復する。
【００２１】
これらの事象は、薄膜型電子源であるＭＩＭ型の電子源が容量性を有することによって生じるものと考えられる。すなわち、電子源に印加される入力映像信号に応じた駆動信号の印加時間によってＭＩＭ型電子源に電荷が蓄積され、の電荷により電子の放出が妨げもしくは減少されるためと考えられる。また電子源に蓄積される電荷の量は、駆動電圧のレベルに略従うものと考えられる。つまり、駆動電圧のレベルが高い（映像信号のレベルが高い）ほど輝度低下が大きくなる。
【００２２】
本発明は、上記残像現象にかかる事象を鑑みて構成されたものであり、その実施例について以下に説明する。
【実施例１】
【００２３】
図３は、本発明に係る映像表示装置の第１実施例を示すものである。映像信号は映像信号入力端子３に入力され、信号処理回路７に供給される。信号処理回路７では、例えば映像信号の精細度を表示パネル２０の解像度に合わせる解像度変換が行われる。ここで、表示パネル２０は、背面基板６と前面基板３０とを有するものとし、その詳細については後述する。
【００２４】
また信号処理回路７は、上記解像度変換処理の他、コントラストやブライトネス、ガンマ補正、などの画質調整が行われる。この画質調整は、ユーザによる手動操作に応答させるようにしてもよい。信号処理回路７で処理された信号は走査線補正回路８に供給される。走査線補正回路８は、背面基板６に設けられた走査線５１の配線抵抗等による電圧降下を補償するように信号処理回路７からの信号を補正する。走査線補正回路8で処理された信号は、残像補正回路9に入力される。残像補正回路9は、外部の揮発性メモリ１１と接続され、揮発性メモリ１１には、複数の電子放出素子または画素毎に対応した残像補正のための補正パラメータが記憶されている。そして残像補正回路９は、揮発メモリ１１に記憶されたパラメータを用いて、上述した残像を低減するように走査線補正回路8からの出力信号を補正する。この残像補正回路９の詳細は後述する。
【００２５】
前記映像信号に対応する同期信号は同期信号入力端子１に入力され、そしてタイミングコントローラ２に供給される。タイミングコントローラ２では、同期信号に同期したタイミングパルスを生成し、走査線制御回路５、信号線制御回路４、及び補正回路８に供給する。
【００２６】
一方、表示パネル２０は、ガラス基板で構成された背面基板６と、同じくガラス基板で構成された前面基板８とを有している。背面基板６には、画面水平方向に延びる複数の走査線５１が画面垂直方向に並んで配置され、更に画面垂直方向に延びる複数の信号線４１が画面水平方向に並んで配置されている。これら走査線５１と信号線４１は互いに直交しており、これらの各交点部には、走査線及び信号線とに接続される電子源（電子放出素子）６０が配置されている。
【００２７】
信号線４１の上端には、駆動電圧供給部である信号線制御回路４が接続されている。信号線制御回路４は、残像補正回路１０で補正された映像信号に基づいて駆動電圧を生成し、これを各信号線４１に供給する。
【００２８】
一方、走査線５１の左端には走査線制御回路５が接続されている。この走査線制御回路５は、タイミングコントローラ２からの水平周期の信号に同期して、走査線５１を１本もしくは２本ずつ選択するための走査電圧を走査線５１に対し供給する。即ち、走査線制御回路５は、水平周期で１行または２行の電子源を上から順に選択して垂直走査を行う。尚、本実施例では、走査電圧が駆動電圧に対して同極性とする。すなわち、駆動電圧及び走査電圧はいずれも負もしくは正極性とする。しかしながら、走査電圧と信号電圧とが互いに逆極性、例えば駆動電圧が正極性で、走査電圧が負極性であってもよい。
【００２９】
走査電圧によって選択された走査線に接続される各電子源６０に対し、信号線制御回路４からの信号電圧が供給されると、各電子源６０には走査電圧と信号電圧との電位差が生じる。この電位差が所定の閾値を超えると、電子源を介して走査線から信号線へ電流が流れる。以下、この電子源を流れる電流を駆動電流と呼ぶ。電子源に駆動電流が流れると、電子源は電子を生成もしくは放出する。電位差が閾値以上の場合、駆動電流および放出される電子量は、電位差に対し非線形に増加する。このような電位差と駆動電流との関係を、ここでは駆動電流特性と呼ぶこととする。この駆動電流特性は、電子源の動作特性を示すものであり、典型的には、図４の実線に示されるような特性を持つ。
【００３０】
また、背面基板６と対向して前面基板３０が配置されており、この前面基板３０の背面基板６と対向する面の、各電子源６０と対向する位置には、蛍光体３１が配置されている。更に前面基板３０には、図示しない加速電極が設けられ、この加速電極には、高電圧制御回路１０からの高圧が供給されるように該高電圧制御回路１０と接続されている。また背面基板６と前面基板３０との間の空間は真空雰囲気とされる。そして電子源６０から放出された電子は、高電圧制御回路１０から加速電極に供給された高圧によって加速され、真空内を進行して蛍光体に衝突される。これにより蛍光体が励起され、発光する。その光は前面基板３０を構成する透明ガラス基板を通して外部に放出され、表示パネル２０上に映像が形成される。
【００３１】
次に本実施例の特徴部分である残像補正回路９の詳細について説明する。図８は、補正前の駆動電圧及び残像補正回路９によって補正された駆動電圧波形の一例であり、図１にて示したものと同じ映像信号が入力された場合の駆動電圧波形を示している。但し、ここでは説明の容易の為に表示領域１に対応する駆動電圧のみを示している。図８において、横軸の時間における(a)〜(d)の領域は、それぞれ図２の時間(a)〜(d)の領域に対応する。縦軸は電圧値もしくは輝度を示している。
【００３２】
また実線は補正前の駆動電圧波形を示しており、補正信号が加えられることを考慮して、例えば信号処理回路７、走査線補正回路８もしくは残像補正回路９で予め階調が圧縮されている。例えば入力映像信号の階調が255である場合には、図８に示されるように例えば220に圧縮され、127の場合は115に圧縮される。点線は、補正前の駆動電圧が電子源６０に印加された場合の仮想的な表示画像の輝度を示している。また鎖線は補正された駆動電圧波形を示しており、丸で囲まれた時間変化分を含む第１補正信号とオフセットを含む第２補正信号とを含んでいる。この第１補正信号は、残像補正回路９において、映像信号の変化時（切り替え時）に応答して生成され、その変化時からの時間経過に伴い変化する特性を有している。この変化の特性は、駆動電圧の階調を基準にして、点線で示される表示画像の輝度の変化と対称になるように形成される。
【００３３】
電子源６０に110階調の駆動電圧を印加し続けた場合、第１補正信号は、所定時間経過後にはある値に収束するようにされる。この値が図８に示されたオフセットであり、そのオフセットを含む第２補正信号が上記第１補正信号とともに残像補正回路９で生成される。上述のように、電子源へ蓄積される電荷量は駆動電圧のレベルが高くなるほど（そのレベルに比例して）多くなる傾向にあるため、駆動電圧の階調が高いほど、駆動電圧の階調と実際に表示される映像の階調との差が大きくなる。従って、残像補正回路９は、駆動電圧（入力映像信号）の階調に応じてオフセットの値を変化させる。例えば駆動電圧が110階調で、上記電子源への電荷の蓄積により表示輝度が100階調分しか得られない場合は、10階調分のオフセットを生成し、駆動電圧が220階調で、上記電子源への電荷の蓄積により表示輝度が190階調分しか得られない場合は、30階調分のオフセットを生成する。すなわち、残像補正回路９は、駆動電圧（入力映像信号）の階調が高いほど大きい値のオフセットを生成する。
【００３４】
このような駆動電圧の階調とオフセットとの関係は、例えば電子源の駆動履歴を取得することにより設定される。例えば、走査線５１に電流検出回路を設け、この検出回路により駆動電圧の階調毎の駆動電流を検出し、駆動電圧の各階調と表示輝度（表示輝度と駆動電流は比例関係にある）との対応関係を揮発性メモリ１１に格納することにより、上記駆動履歴を取得することができる。上記第１補正信号による時間変化分の特性も、これと同様にして駆動履歴を取得することで設定することができる。
【００３５】
このようにして、残像補正回路９は第１及び第２の補正信号を生成し、この第１及び第２の補正信号を用いて電子源ごとに駆動信号を補正する。このように、本実施例に係る残像補正回路９の構成によれば、図８の点線で示された表示映像の輝度変化及び輝度低下を相殺するように、第１及び第２の補正信号で駆動電圧を補正するので、上述した残像現象を低減できるとともに、電子源の電荷蓄積に伴う輝度の低下を抑制することができる。
【００３６】
次に、本実施例に係る残像補正回路９の一具体例について、図５を参照しつつ説明する。本実施例に係る残像補正回路９は、補正後の駆動電圧をＶOUT、入力映像信号に対応する駆動電圧をＶin、補正信号としての、ｎフレーム目における補正パラメータをΔＶｎとしたとき、各電子源（画素）の駆動電圧を例えば下記数１で補正し、残像を補償する。
【００３７】
【数１】
2008111892.tif 000003
但し、α、βはそれぞれ０≦α≦１、０≦β≦１を満たす定数であり、ΔＶn-1は、ｎ−１フレーム目における補正パラメータを示す。
【００３８】
残像は、図４の駆動電流特性が実線で示すものから点線で示すものに変化するために発生するものである。数1はその変化量ΔＶｎと、変化した駆動電流特性において本来流すべき駆動電流に対応した駆動電圧ＶOUTを演算する式である。尚、図４におけるＶｏは上述したオフセットに対応するものであり、図４の特性に従って補正信号を演算して生成することにより、時間変化分とオフセットの両方が考慮された駆動電圧の補正信号を得ることができる。この図４の特性は、上述したような駆動履歴をモニタリングすることにより得ることができる。
【００３９】
図５は、焼付き補正回路９の一具体例を示すブロック図である。残像補正回路９に入力された映像信号は、階調電圧変換ブロック901で映像信号に対応した駆動電圧Ｖinに変換される。レジスタ902は数1のαに相当する値が格納されており、乗算器903でＶinとαとの乗算を行う。一方、揮発性メモリ１１は全画素のそれぞれに対応するΔＶn-1が保持されており、同期信号によってメモリＩＦ904から補正する画素に対応するΔＶn-1を読み出す。読み出されたΔＶn-1は、レジスタ905に格納される数1のβに相当する値と乗算器906で乗算される。Ｖinとαとの乗算値、及びΔＶn-1とβとの乗算値は加算器907で加算されて、ΔＶｎとして揮発性メモリ１１に保持され、次フレームの補正に使用される。ΔＶｎとＶinは、加算器908で加算されＶOUTとして電圧階調変換ブロック909に入力される。
【００４０】
そしてＶOUTは、電圧階調変換ブロック909によって駆動電圧に対応する映像信号に変換されて信号線制御回路４へ入力される。上記の構成により、図３で説明した表示領域1および2の輝度は図７に示されるようになる。図７の時間(a)では表示領域1の輝度が低下せず一定であり、時間(b)では表示領域1と表示領域２の輝度が同一である。さらに時間(d)で表示領域1の輝度は時間(a)と同様に一定である。
【００４１】
このように、本実施例によれば、残像現象を低減できるとともに輝度低下も抑制することができる。従って、本実施例に係る映像表示装置によれば、より高画質な映像を表示することが可能となる。
【実施例２】
【００４２】
実施例１では短期焼付き補正回路９において、映像信号の階調を駆動電圧に変換したが、駆動電圧への変換を行うことなく補正を行ってもよい。本実施例は駆動電圧への変換を行うことなく補正する例であり、その詳細について図６を参照しつつ説明する。実施例１と異なる点は、補正に用いる数式と残像補正回路９の構成である。本実施例に係る残像補正回路９は、補正後の駆動電圧をＤOUT、入力映像信号に対応する駆動電圧をＤin、補正信号としての、ｎフレーム目における補正パラメータをΔＤｎとしたとき、各電子源（画素）の駆動電圧を例えば下記数２で補正し、残像を補償する。この数２は残像による実効的な映像信号の降下分を算出する式である。
【００４３】
【数２】
2008111892.tif 000004
但し、α、βはそれぞれ０≦α≦１、０≦β≦１を満たす定数であり、ΔＤn-1は、ｎ−１フレーム目における補正パラメータを示す。
【００４４】
図６は第２実施例における残像補正回路９の一具体例を示すブロック図である。短期焼付き補正回路9に入力された映像信号Ｄinは、レジスタ902に格納される数２のαに相当する値と乗算器903で乗算される。一方、揮発性メモリ１１は全画素のそれぞれに対応するΔＤn-1が保持されており、同期信号によってメモリＩＦ904から補正する画素のΔＤn-1を読み出す。読み出されたΔＤn-1はレジスタ905に格納される数２のβに相当する値と乗算器906で乗算される。Ｄinとαとの乗算値。及びΔＤn-1とβの乗算値は加算器907で加算されて、ΔＤｎとして揮発メモリに保持され、次フレームの補正に使用される。ΔＤｎとＤinは加算器908で加算されＤOUTとして信号線制御回路４へ入力される。
【００４５】
上記の構成により、階調電圧変換ブロックおよび電圧階調変換ブロックを用いずに残像を補正することが可能になる。この実施例による補正でも、実施例１と同様に、図７で示されたように残像現象及び輝度低下の補正が可能になる。
【図面の簡単な説明】
【００４６】
【図１】残像現象及び輝度低下を説明するための図。
【図２】残像現象及び輝度低下を説明するための図。
【図３】本発明に係る第一の実施例を示す図。
【図４】駆動電圧と駆動電流の関係の一例を示す図。
【図５】第１実施例における残像補正回路９の位置具体例を示すブロック図。
【図６】第２実施例における残像補正回路９の位置具体例を示すブロック図。
【図７】本発明の効果を示す図。
【図８】本実施形態によって補正された駆動電圧の波形を示す図。
【符号の説明】
【００４７】
１…同期信号入力端子、２…タイミングコントローラ、３…映像信号入力端子、４…信号線制御回路、５…走査線制御回路、６…表示パネル、７…信号処理回路、８…走査線電圧補正回路、９…短期焼付き補正回路、１０…高圧制御回路、１１…揮発メモリ、４１〜４３…信号線、５１〜５３…走査線、９０１…階調電圧変換ブロック、９０２…レジスタ、９０３…乗算器、９０４…メモリＩＦ、９０５…レジスタ、９０６…乗算器、９０７…加算器、９０８…加算器、９０９…電圧階調変換ブロック
【図１】
2008111892.tif 000007
【図２】
2008111892.tif 000008
【図３】
2008111892.tif 000009
【図４】
2008111892.tif 000010
【図５】
2008111892.tif 000011
【図６】
2008111892.tif 000012
【図７】
2008111892.tif 000013
【図８】
2008111892.tif 000014