(57)【要約】    【課題】値が不定なビットを含まないコマンドを送信するタイプのＩＯ用集積回路，値が不定なビットを含むコマンドを送信するタイプのＩＯ用集積回路（ＩＯ制御ＡＳＩＣ）とも組み合わせることが出来る印刷装置用集積回路（メモリ制御ＡＳＩＣ）を、提供する。    【解決手段】印刷装置用集積回路（メモリ制御ＡＳＩＣ１０）を、data_cmdバス上のコマンド中の特定のビット群から，データが受信されたインタフェースを把握する機能と、それらのビット群から、幾つかのビット値（bit7の値）を“０”として取り扱って、データが受信されたインタフェースを把握する機能とを有する回路として、構成しておく。    【選択図】図２
2008165696.tif 000002
【特許請求の範囲】
【請求項１】
ホストＰＣとの間の通信用のインタフェースを複数個有する印刷装置の構成要素として、複数個のインタフェースが接続されているＩＯ用集積回路とマルチプレクスバスにて接続されて使用される印刷装置用集積回路であって、
データを受信したインタフェースを示す数値情報であるインタフェース識別情報が所定のビット群にセットされている，前記ＩＯ用集積回路が前記マルチプレクスバス上に送信するコマンドに基づき、データを受信したインタフェースを把握するコマンド解釈回路と、
前記マルチプレクスバス上の前記コマンドを，そのまま，前記コマンド解釈回路に供給する第１の動作モードと、前記マルチプレクスバス上の前記コマンドを，前記所定のビット群の中の，値が不定となることがあり得るものとして予め定められている各ビットの値を“０”に変更した上で前記コマンド解釈回路に供給する第２の動作モードとを有する回路であると共に、その動作モードを外部から指定可能な回路であるコマンド供給回路と
を備えることを特徴とする印刷装置用集積回路。
【請求項２】
ホストＰＣとの間の通信用のインタフェースを複数個有する印刷装置の構成要素として、マルチプレクスバスにて印刷装置用集積回路に接続されて使用されるＩＯ用集積回路であって、
自回路に接続されている各インタフェースによって受信されたデータを，前記マルチプレクスバスを利用して印刷装置用集積回路に送信するためのデータ出力回路と、
前記データ出力回路によるデータの送信前に、当該データを受信した前記インタフェースを示すインタフェース識別情報を含むコマンドを前記マルチプレクスバス上に送信するコマンド出力回路と、
予め定められている種類のインタフェース識別情報が前記コマンド送信回路によって送信されたときに、所定の割込信号を出力する割込信号出力回路と
を備えることを特徴とするＩＯ用集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ホストＰＣとの間の通信用のインタフェースを複数個有する印刷装置の構成要素として使用される印刷装置用集積回路及びＩＯ用集積回路に、関する。
【背景技術】
【０００２】
現在，市販されている，各種のインタフェースにてホストＰＣと接続できる印刷装置の中には、図５に示したようなハードウェア構成を有する装置が、存在している。
【０００３】
この印刷装置に用いられているメモリ制御ＡＳＩＣ５０及びＩＯ制御ＡＳＩＣ６０は、ＲＡＭ・各インタフェース間の各種データのＤＭＡ転送（及び他の各種処理）を行えるように設計・製造されたＡＳＩＣである。
【０００４】
これらのＡＳＩＣは、基本的には（詳細は後述）、data_cmdバス，MEMASIC_validx信号線，IOASIC_validx信号線，DMA_requestx信号線，DMA_actx信号線等により相互に接続されて使用されるＡＳＩＣとなっている。また、これらのＡＳＩＣは、図６（ａ），（ｂ）に示したように、リードＤＭＡ時〔ＲＡＭ上のデータの各インタフェースへの転送時〕，ライトＤＭＡ時〔各インタフェースにて受信されたデータのＲＡＭ上への転送時〕のいずれにおいても、ＩＯ制御ＡＳＩＣ６０が，８ビット幅のdata_cmdバス上にＤＭＡアクセスコマンド（“cmd”）を送信することによって、これからＤＭＡ転送を行うデータが関係するインタフェース（メモリ制御ＡＳＩＣ５０へ転送されるデータを受信したインタフェース、メモリ制御ＡＳＩＣ５０から転送されてくるデータを送信するインタフェース）を示す情報（以下、インタフェース識別情報と表記する）や，これから行うべきＤＭＡ転送がリードＤＭＡであるかライトＤＭＡであるかを示す情報等を，メモリ制御ＡＳＩＣ５０に通知してから、実際のデータ転送〔data_cmdバス上への，メモリ制御ＡＳＩＣ５０或いはＩＯ制御ＡＳＩＣ６０によるデータ（“data”）の送信〕が開始されるＡＳＩＣともなっている。
【０００５】
ただし、ＩＯ制御ＡＳＩＣ６０としては、特定の４ビット（bit4-7）がインタフェース識別情報として使用されており，全てのビットに意味があるＤＭＡアクセスコマンドを送信するもの（７種のインタフェースを接続可能なもの；以下、高機能タイプのＩＯ制御ＡＳＩＣ６０と表記する）と、特定の３ビット（bit4-6）がインタフェース識別情報として使用されているＤＭＡアクセスコマンド（bit7の値が不定なＤＭＡアクセスコマンド／７ビット分の情報しか有さないＤＭＡアクセスコマンド）を送信するもの（３種のインタフェースしか接続できないもの；以下、低機能タイプのＩＯ制御ＡＳＩＣ６０と表記する）とが、開発されている。また、メモリ制御ＡＳＩＣ５０としても、ＤＭＡアクセスコマンド中のbit4-7をインタフェース識別情報として取り扱って動作するタイプのもの（以下、高機能タイプのメモリ制御ＡＳＩＣ５０と表記する）と、ＤＭＡアクセスコマンド（data_cmdバスにより送信されてくる８ビットのデータ）中のbit4-6をインタフェース識別情報として取り扱って動作するタイプのもの（以下、低機能タイプのメモリ制御ＡＳＩＣ５０と表記する）とが、開発されている。
【０００６】
そして、別タイプのＡＳＩＣを用いて印刷装置を製造した場合には種々の問題が生じてしまうため、図５に示した構成の印刷装置を製造する際には、ＩＯ制御ＡＳＩＣ６０，メモリ制御ＡＳＩＣ５０として、同タイプのものを使用せざるを得なかった。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
そこで、本発明の第１の課題は、値が不定なビットを含まないコマンドを送信するタイプのＩＯ用集積回路（高機能タイプのＩＯ制御ＡＳＩＣ６０に相当する回路），値が不定なビットを含むコマンドを送信するタイプのＩＯ用集積回路（低機能タイプのＩＯ制御ＡＳＩＣ６０に相当する回路）のいずれとも組み合わせることが出来る印刷装置用集積回路（メモリ制御ＡＳＩＣ５０に相当する回路）を、提供することにある。
【０００８】
また、本発明の第２の課題は、コマンドの解釈法が異なる２種の印刷装置用集積回路（高機能タイプのメモリ制御ＡＳＩＣ５０に相当する回路，及び，低機能タイプのメモリ制御ＡＳＩＣ５０に相当する回路）のいずれと組み合わせても、異常な動作を行わない印刷装置を製造できるＩＯ用集積回路を、提供することにある。
【課題を解決するための手段】
【０００９】
上記した第１の課題を解決するために、本発明では、ホストＰＣとの間の通信用のインタフェースを複数個有する印刷装置の構成要素として、複数個のインタフェースが接続されているＩＯ用集積回路とマルチプレクスバスにて接続されて使用される印刷装置用集積回路を、データを受信したインタフェースを示す数値情報であるインタフェース識別情報が所定のビット群にセットされている，ＩＯ用集積回路がマルチプレクスバス上に送信するコマンドに基づき、データを受信したインタフェースを把握するコマンド解釈回路と、マルチプレクスバス上のコマンドを，そのまま，コマンド解釈回路に供給する第１の動作モードと、マルチプレクスバス上のコマンドを，所定のビット群の中の，値が不定となることがあり得るものとして予め定められている各ビットの値を“０”に変更した上でコマンド解釈回路に供給する第２の動作モードとを有する回路であると共に、その動作モードを外部から指定可能な回路であるコマンド供給回路とを備える回路として設計・製造しておく。
【００１０】
すなわち、本発明の印刷装置用集積回路は、コマンド供給回路を第１の動作モードで動作させた場合には、マルチプレクスバス上のコマンド中の特定のビット群（数値情報であるインタフェース識別情報を表しているビット群）から，データが受信されたインタフェースを把握する回路であると共に、コマンド供給回路を第２の動作モードで動作させた場合には、それらのビット群から、幾つかのビット値（“値が不定となることがあり得るものとして予め定められている各ビットの値”）を“０”として取り扱って、データが受信されたインタフェースを把握する回路となっている。従って、この印刷装置用集積回路は、値が不定なビットを含まないコマンドを送信するＩＯ用集積回路，値が不定なビットを含むコマンドを送信するＩＯ用集積回路のいずれとも組み合わせることが出来る回路となっていると言うことが出来る。
【００１１】
また、上記した第２の課題を解決するために、本発明では、ホストＰＣとの間の通信用のインタフェースを複数個有する印刷装置の構成要素として、マルチプレクスバスにて印刷装置用集積回路に接続されて使用されるＩＯ用集積回路を、自回路に接続されている各インタフェースによって受信されたデータを，マルチプレクスバスを利用して印刷装置用集積回路に送信するためのデータ出力回路と、データ出力回路によるデータの送信前に、当該データを受信したインタフェースを示すインタフェース識別情報を含むコマンドをマルチプレクスバス上に送信するコマンド出力回路と、予め定められている種類のインタフェース識別情報を含むコマンドがコマンド送信回路によって送信されたときに、所定の割込信号を出力する割込信号出力回路とを備える回路として設計・製造しておく。
【００１２】
すなわち、本発明のＩＯ用集積回路は、予め定められている種類のインタフェース識別情報を含むコマンドがコマンド出力回路により送信された場合に、所定の割込信号を出力する機能を有する回路（割込信号出力回路を備えた回路）となっている。そして、そのような場合（異常な現象が発生した場合）に割込信号を出力させることが出来れば、ＣＰＵに、特殊な処理（異常現象の発生に対処するための処理）を行わせることが出来ることになるため、このＩＯ用集積回路は、コマンドの解釈法が異なる２種の印刷装置用集積回路（高機能タイプのメモリ制御ＡＳＩＣ５０に相当する回路，及び，低機能タイプのメモリ制御ＡＳＩＣ５０に相当する回路）のいずれと組み合わせても、異常な動作を行わない印刷装置を製造できる回路となっていることになる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明を実施するための最良の形態を、図面を参照して詳細に説明する。
【００１４】
図１に示してあるように、本発明の一実施形態に係るメモリ制御ＡＳＩＣ１０（本発明の印刷装置用集積回路に相当）は、高機能タイプのメモリ制御ＡＳＩＣ５０，或いは、低機能タイプのメモリ制御ＡＳＩＣ５０（図５参照）の代わりに，使用されるＡＳＩＣである。
【００１５】
このメモリ制御ＡＳＩＣ１０は、高機能タイプのメモリ制御ＡＳＩＣ５０に、以下の改良を施したＡＳＩＣである。
【００１６】
メモリ制御ＡＳＩＣ１０は、メモリ制御ＡＳＩＣ５０では，使用されていなかった端子を、信号ＤＭＡＥＮ用の端子（以下、ＤＭＡＥＮ端子と表記する）として利用したものとなっている。そして、メモリ制御ＡＳＩＣ１０は、図２に模式的に示してあるように、ＤＭＡＥＮ端子にハイレベルの信号ＤＭＡＥＮを入力しておけば、ＩＯ制御ＡＳＩＣ６０からのＤＭＡアクセスコマンドが、そのまま、コマンド解釈回路に供給されることになり、ＤＭＡＥＮ端子にローレベルの信号ＤＭＡＥＮを入力しておけば、ＩＯ制御ＡＳＩＣ６０からのＤＭＡアクセスコマンドが、bit7の値が“０”に変換された上で、コマンド解釈回路に供給されることになるように、高機能タイプのメモリ制御ＡＳＩＣ５０を改良した回路となっている。
【００１７】
なお、コマンド解釈回路とは、入力されたＤＭＡアクセスコマンドのbit4-7の値（本発明のインタフェース識別情報に相当）から、これからＤＭＡ転送を行うデータが関係するインタフェース（ＩＯ制御ＡＳＩＣ６０が送信してきたデータを受信したインタフェース、その後，ＩＯ制御ＡＳＩＣ６０へ送信するデータの送信を行わせるインタフェース）を把握し、他のbitの値から、これから行うべきＤＭＡ転送がリードＤＭＡであるかライトＤＭＡであるか等を把握する回路のことである。また、データ入出力回路（図２）とは、ＩＯ制御ＡＳＩＣ６０から送信されてきたデータをＲＡＭ上に記憶する処理や、ＲＡＭ上に記憶されているデータをＩＯ制御ＡＳＩＣ６０に（data_cmdバス上へ）送信する処理を行う回路のことである。これらの回路及びセレクタは、高機能タイプのメモリ制御ＡＳＩＣ５０にも設けられているものとなっている。すなわち、本実施形態に係るメモリ制御ＡＳＩＣ１０は、アンドゲート１２及びアンドゲート１２関連の配線（本発明のコマンド供給回路に相当）を、高機能タイプのメモリ制御ＡＳＩＣ５０に付加することによって製造されたＡＳＩＣとなっている。
【００１８】
以上の説明から明らかなように、本実施形態に係るメモリ制御ＡＳＩＣ１０は、ＤＭＡＥＮ端子にハイレベルの信号ＤＭＡＥＮを入力した場合（“コマンド供給回路を第１の動作モードで動作させた場合”に相当）には、data_cmdバス上のＤＭＡアクセスコマンドのbit4-7の値から，データを受信したインタフェース／データの送信を行わせるインタフェースを把握する回路〔高機能タイプのメモリ制御ＡＳＩＣ５０と同機能の回路〕として動作するものとなっている。また、メモリ制御ＡＳＩＣ１０は、ＤＭＡＥＮ端子にローレベルの信号ＤＭＡＥＮを入力した場合（“コマンド供給回路を第２の動作モードで動作させた場合”に相当）には、bit4-6の値（bit7の値を“０”として取り扱ったbit4-7の値）から、データを受信したインタフェース／データの送信を行わせるインタフェースを把握する回路〔低機能タイプのメモリ制御ＡＳＩＣ５０と同機能の回路〕として動作するものとなっている。
【００１９】
このため、いずれのタイプのＩＯ制御ＡＳＩＣ６０を搭載した印刷装置にも、このメモリ制御ＡＳＩＣ１０を用いることにしておけば、２種のメモリ制御ＡＳＩＣ５０を製造しなくても良くなる分（大量生産が可能となる結果としてメモリ制御ＡＳＩＣ１０の製造コストが下がる分）、印刷装置を安価に製造できることになる。
【００２０】
次に、図３及び図４を用いて、本発明の一実施形態に係るＩＯ制御ＡＳＩＣ２０（本発明のＩＯ用集積回路に相当）の構成及び動作を、説明する。
【００２１】
本発明の一実施形態に係るＩＯ制御ＡＳＩＣ２０は、高機能タイプ及び低機能タイプのＩＯ制御ＡＳＩＣ６０（図５参照）の代わりに使用されるＡＳＩＣである。また、ＩＯ制御ＡＳＩＣ２０は、高機能タイプのＩＯ制御ＡＳＩＣ６０を改良することによって製造されたＡＳＩＣとなっている。
【００２２】
具体的には、図３に示してあるように、ＩＯ制御ＡＳＩＣ２０は、ＩＯ制御ＡＳＩＣ２０は、ＤＭＡＥＮ端子（ＩＯ制御ＡＳＩＣ６０では，使用されていなかった端子）にハイレベルの信号ＤＭＡＥＮを入力しておけば、コマンド出力回路（ＤＭＡアクセスコマンドを出力する回路）が出力したＤＭＡアクセスコマンドが何であっても割込信号を出力しない回路として動作し、ＤＭＡＥＮ端子にローレベルの信号ＤＭＡＥＮを入力しておけば、コマンド出力回路から、bit7の値が“１”となっているＤＭＡアクセスコマンドが出力されたときに、割込信号を出力する回路として動作するように、ＩＯ制御ＡＳＩＣ６０を改良した回路〔ＩＯ制御ＡＳＩＣ６０に、アンドゲート２２，ラッチ等からなる割込信号を出力するための回路（本発明の割込信号出力回路に相当）を追加した回路〕となっている。
【００２３】
そして、このＩＯ制御ＡＳＩＣ２０は、高機能タイプのメモリ制御ＡＳＩＣ５０と組み合わせる場合には、ＤＭＡＥＮ端子にローレベルの信号ＤＭＡＥＮが入力される形（かつ、割込信号用の端子がどこにも接続されていない形）で使用され、低機能タイプのメモリ制御ＡＳＩＣ５０と組み合わせる場合には、印刷装置のファームウェアとして、割込信号入力時にＣＰＵが異常現象の発生に対処するための処理（メモリ制御ＡＳＩＣ５０が開始したＤＭＡ転送処理を停止させる処理等）を行うことになるものを用意した上で、図５に示したような形（ＤＭＡＥＮ端子にローレベルの信号ＤＭＡＥＮが入力され、ＩＯ制御ＡＳＩＣ２０からの割込信号がＣＰＵに入力される形）で、使用されるＡＳＩＣとなっている。
【００２４】
以上、説明したように、ＩＯ制御ＡＳＩＣ２０は、予め定められている種類のインタフェース識別情報を含むＤＭＡアクセスコマンド（bit7が“１”となっているＤＭＡアクセスコマンド）がコマンド出力回路により送信された場合に、割込信号を出力させることが可能な回路となっている。そして、そのような場合（異常な現象が発生した場合）に割込信号を出力させることが出来れば、ＣＰＵに、特殊な処理（異常現象の発生に対処するための処理）を行わせることが出来ることになるため、このＩＯ制御ＡＳＩＣ２０は、高機能タイプのメモリ制御ＡＳＩＣ５０，低機能タイプのメモリ制御ＡＳＩＣ５０のいずれと組み合わせても、異常な動作を行わない印刷装置を製造できる回路となっていることになる。
【００２５】
《変形形態》
上記したメモリ制御ＡＳＩＣ１０，ＩＯ制御ＡＳＩＣ２０は、各種の変形を行うことが出来る。例えば、各ＡＳＩＣを、ＤＭＡＥＮ端子を有するものではなく、ＤＭＡＥＮ用のレジスタ（ＣＰＵがデータを書き込めるレジスタ）を備えたものに変形することが出来る。また、上記したＩＯ制御ＡＳＩＣ２０は、割込信号を出力する機能のＯＮ／ＯＦＦ制御が可能なものであったが、ＩＯ制御ＡＳＩＣ２０を、常に割込信号を出力するもの（高機能タイプのメモリ制御ＡＳＩＣ５０と組み合わせる場合には、割込信号端子がどこにも接続されていない状態で使用するもの）に変形することも出来る。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態に係るメモリ制御ＡＳＩＣの使用形態の説明図。
【図２】実施形態に係るメモリ制御ＡＳＩＣの構成の説明図。
【図３】本発明の一実施形態に係るＩＯ制御ＡＳＩＣの構成の説明図。
【図４】実施形態に係るＩＯ制御ＡＳＩＣの使用形態の説明図。
【図５】従来の印刷装置の構成図。
【図６】従来の印刷装置に用いられているメモリ制御ＡＳＩＣ，ＩＯ制御ＡＳＩＣにおけるデータ授受手順を説明するための図。
【符号の説明】
【００２７】
１０、５０  メモリ制御ＡＳＩＣ
２０、６０  ＩＯ制御ＡＳＩＣ
【図１】
2008165696.tif 000003
【図２】
2008165696.tif 000004
【図３】
2008165696.tif 000005
【図４】
2008165696.tif 000006
【図５】
2008165696.tif 000007
【図６】
2008165696.tif 000008