(57)【要約】【課題】  フィルタの周波数特性の校正を簡易に精度よく実施する。【解決手段】  フィルタ回路は、ローパスフィルタと、ローパスフィルタの周波数特性を校正する校正回路とを備えて構成される。校正回路は、負帰還回路と、制御回路とを備えて構成される。負帰還回路は、フィルタ回路の校正モード時に、ローパスフィルタに負帰還を与えてループ回路を形成するとともにループ回路の利得を１より大きくすることによりループ回路を発振させる。制御回路は、フィルタ回路の校正モード時に、ループ回路の発振周波数が所定範囲内に収まるようにローパスフィルタの周波数特性を制御する。【選択図】    図２
2008301182.tif 000002
【特許請求の範囲】
【請求項１】
ローパスフィルタと、
前記ローパスフィルタの周波数特性を校正する校正回路とを備え、
前記校正回路は、
フィルタ回路の校正モード時に、前記ローパスフィルタに負帰還を与えてループ回路を形成するとともに前記ループ回路の利得を１より大きくすることにより前記ループ回路を発振させる負帰還回路と、
フィルタ回路の校正モード時に、前記ループ回路の発振周波数が所定範囲内に収まるように前記ローパスフィルタの周波数特性を制御する制御回路とを備えることを特徴とするフィルタ回路。
【請求項２】
請求項１に記載のフィルタ回路において、
前記負帰還回路は、
前記ローパスフィルタの出力信号からディジタル出力信号を生成するコンパレータと、
前記コンパレータのディジタル出力信号から帰還信号を生成するバッファと、
フィルタ回路の通常モード時に入力信号を選択して前記ローパスフィルタの入力信号として出力し、フィルタ回路の校正モード時に前記帰還信号を選択して前記ローパスフィルタの入力信号として出力する切換回路とを備え、
前記制御回路は、
フィルタ回路の校正モード時に、前記コンパレータのディジタル出力信号の周期に基づく所定期間中にカウント動作するカウンタと、
フィルタ回路の校正モード時に、前記カウンタのカウント値と基準値とを比較し、比較結果に応じて前記ローパスフィルタの周波数特性を調整する調整回路とを備えることを特徴とするフィルタ回路。
【請求項３】
請求項１に記載のフィルタ回路において、
前記ループ回路は、前記ローパスフィルタのＱ値に依存することなく発振することを特徴とするフィルタ回路。
【請求項４】
請求項１に記載のフィルタ回路において、
前記ローパスフィルタのＱ値は、内部素子の素子比により規定されることを特徴とするフィルタ回路。
【請求項５】
請求項１に記載のフィルタ回路において、
前記ローパスフィルタは、４次バタワースローパスフィルタであり、
前記ループ回路の発振周波数は、前記ローパスフィルタの遮断周波数と同一であることを特徴とするフィルタ回路。
【請求項６】
請求項１に記載のフィルタ回路において、
前記ローパスフィルタは、コンプレックスバンドパスフィルタを構成するローパスフィルタであり、
前記コンプレックスバンドパスフィルタの周波数特性および前記ローパスフィルタの周波数特性は、内部素子の素子比により規定され、
前記コンプレックスバンドパスフィルタの周波数特性の校正は、前記ローパスフィルタの周波数特性の校正により実現されることを特徴とするフィルタ回路。
【請求項７】
フィルタ回路を備えた半導体装置であって、
前記フィルタ回路は、
ローパスフィルタと、
前記ローパスフィルタの周波数特性を校正する校正回路とを備え、
前記校正回路は、
フィルタ回路の校正モード時に、前記ローパスフィルタに負帰還を与えてループ回路を形成するとともに前記ループ回路の利得を１より大きくすることにより前記ループ回路を発振させる負帰還回路と、
フィルタ回路の校正モード時に、前記ループ回路の発振周波数が所定範囲内に収まるように前記ローパスフィルタの周波数特性を制御する制御回路とを備えることを特徴とする半導体装置。
【請求項８】
請求項７に記載の半導体装置において、
前記負帰還回路は、
前記ローパスフィルタの出力信号からディジタル出力信号を生成するコンパレータと、
前記コンパレータのディジタル出力信号から帰還信号を生成するバッファと、
フィルタ回路の通常モード時に入力信号を選択して前記ローパスフィルタの入力信号として出力し、フィルタ回路の校正モード時に前記帰還信号を選択して前記ローパスフィルタの入力信号として出力する切換回路とを備え、
前記制御回路は、
フィルタ回路の校正モード時に、前記コンパレータのディジタル出力信号の周期に基づく所定期間中にカウント動作するカウンタと、
フィルタ回路の校正モード時に、前記カウンタのカウント値と基準値とを比較し、比較結果に応じて前記ローパスフィルタの周波数特性を調整する調整回路とを備えることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタ回路およびフィルタ回路を備えた半導体装置に関し、特に、フィルタ回路の校正機能（キャリブレーション機能）に関する。
【背景技術】
【０００２】
通信用半導体装置においては、受信信号を処理するＩＦ回路におけるフィルタ特性の製造プロセスに起因するばらつきにより、理想的な信号と復調する信号とのずれが大きくなり、ビットエラーレートが悪化するため、フィルタ特性をキャリブレーションすることが必要である。
【０００３】
フィルタ特性をキャリブレーションするための従来技術としては、フィルタのレプリカ回路を用いて発振回路を形成し、その発振周波数が一定になるようにレプリカ回路の特性を制御するとともにフィルタの特性をレプリカ回路の特性と同様に制御する手法が知られている（第１従来技術：例えば、特許文献１や非特許文献１参照）。別の従来技術としては、フィルタを含む回路の遅延時間が一定になるようにフィルタの特性を制御する手法が知られている（第２従来技術：例えば、特許文献２参照）。更に別の従来技術としては、バンドパスフィルタを閉ループの発振回路として機能させ、その発振周波数が一定になるようにバンドパスフィルタの特性を制御する手法が知られている（第３従来技術：例えば、特許文献３参照）。
【特許文献１】特開２００２−１００９６２号公報
【特許文献２】特開２００６−２８７９００号公報
【特許文献３】特開２００１−２７４６５４号公報
【非特許文献１】P. Quinlan et al., ”A Multimode 0.3-200-kb/s Transceiver for the 433/868/915-MHz Bands in 0.25-μm CMOS,” IEEE J. Solid-State Circuits, vol. 39, no. 12, Dec. 2004.
【発明の開示】
【発明が解決しようとする課題】
【０００４】
第１従来技術では、レプリカ回路を設ける必要があるため、フィルタを搭載する半導体装置のチップ面積や消費電力が増大してしまう。また、レプリカ回路を用いて間接的に得られる情報に基づいてフィルタの特性が制御されるため、フィルタから直接的に得られる情報に基づいてフィルタの特性が制御される場合に比べて、キャリブレーションの精度が悪い。
【０００５】
第２従来技術では、遅延時間測定が用いられているが、同一のクロック周波数でディジタル回路を動作させる場合、周波数測定と比較して遅延時間測定を高精度で実施することは難しく、キャリブレーションの精度が低下してしまう。また、コンプレックスバンドパスフィルタに対して直接適用できないという問題もある。
【０００６】
第３従来技術では、バンドパスフィルタの周波数特性が中心周波数とＱ値とで決まるが、バンドパスフィルタの利得とＱ値との間で比例関係が成り立つようにする必要があり、バンドパスフィルタの中心周波数とＱ値とを別々にキャリブレーションしなければならない。また、バンドパスフィルタのＱ値をキャリブレーションするために振幅検出回路を設ける必要があり、バンドパスフィルタの回路規模が増大してしまう。
【０００７】
本発明は、このような問題点に鑑みてなされたものであり、フィルタの周波数特性の校正を簡易に精度よく実施する技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一形態では、半導体装置に搭載されるフィルタ回路は、ローパスフィルタと、ローパスフィルタの周波数特性を校正する校正回路とを備えて構成される。校正回路は、負帰還回路と、制御回路とを備えて構成される。負帰還回路は、フィルタ回路の校正モード時に、ローパスフィルタに負帰還を与えてループ回路を形成するとともにループ回路の利得を１より大きくすることによりループ回路を発振させる。制御回路は、フィルタ回路の校正モード時に、ループ回路の発振周波数が所定範囲内に収まるようにローパスフィルタの周波数特性を制御する。
【０００９】
例えば、負帰還回路は、コンパレータと、バッファと、切換回路とを備えて構成される。コンパレータは、ローパスフィルタの出力信号からディジタル出力信号を生成する。バッファは、コンパレータのディジタル出力信号から帰還信号を生成する。切換回路は、フィルタ回路の通常モード時に入力信号を選択してローパスフィルタの入力信号として出力し、フィルタ回路の校正モード時に帰還信号を選択してローパスフィルタの入力信号として出力する。制御回路は、カウンタと、調整回路とを備えて構成される。カウンタは、フィルタ回路の校正モード時に、コンパレータのディジタル出力信号の周期に基づく所定期間中にカウント動作する。調整回路は、フィルタ回路の校正モード時に、カウンタのカウント値と基準値とを比較し、比較結果に応じてローパスフィルタの周波数特性を調整する。また、ループ回路は、ローパスフィルタのＱ値に依存することなく発振する。ローパスフィルタのＱ値は、内部素子の素子比により規定される。好ましくは、ローパスフィルタは４次バタワースローパスフィルタであり、ループ回路の発振周波数はローパスフィルタの遮断周波数と同一である。
【００１０】
以上のような本発明の一形態では、レプリカ回路を用いることなくローパスフィルタの周波数特性が校正されるため、校正回路を小規模かつ低消費電力で構成することができ、半導体装置のチップ面積および消費電力を低減できる。また、周波数測定を用いる方式が採用されているため、遅延時間測定を用いる方式が採用される場合に比べて、ローパスフィルタの周波数特性を高精度で校正できる。このように、本発明の一形態では、ローパスフィルタの周波数特性を簡易に精度よく校正することができる。更に、ループ回路はローパスフィルタのＱ値に依存することなく発振するため、ローパスフィルタのＱ値を任意に設定可能であり、ローパスフィルタの遮断周波数と利得とを個別に設定できる。また、ローパスフィルタのＱ値は内部素子の素子比により決まるため、ローパスフィルタのＱ値の校正を不要にできる。
【発明の効果】
【００１１】
本発明によれば、フィルタの周波数特性を簡易に精度よく校正することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態について図面を用いて説明する。
【００１３】
図１は、本発明の第１実施形態を示している。第１実施形態の通信用半導体装置１００は、無線受信回路内に設けられる低雑音増幅器（ＬＮＡ）１０１、ミキサ１０２、１０３、発振器１０４、局部発振信号生成回路１０５およびローパスフィルタ１０６、１０７を備えて構成されている。ミキサ１０２は、低雑音増幅器１０１を介して供給される高周波信号と局部発振信号生成回路１０５から供給される局部発振信号の一方とを混合してローパスフィルタ１０６に出力する。ミキサ１０３は、低雑音増幅器１０１を介して供給される高周波信号と局部発振信号生成回路１０５から供給される局部発振信号の他方とを混合してローパスフィルタ１０７に出力する。局部発振信号生成回路１０５は、発振器１０４から供給される発振信号に基づいて、互いに位相が９０°ずれた一対の局部発振信号を生成する。ローパスフィルタ１０６は、ミキサ１０２の出力信号における不要な周波数成分を除去して出力する。ローパスフィルタ１０７は、ミキサ１０３の出力信号における不要な周波数成分を除去して出力する。また、ローパスフィルタ１０６、１０７には、周波数特性をキャリブレーションするためのキャリブレーション機能（ＣＡＬ）が設けられている。
【００１４】
図２は、図１のローパスフィルタの詳細を示している。ローパスフィルタ１０６、１０７は、切換回路１５１、フィルタ１５２、コンパレータ（ＣＭＰ）１５３、バッファ（ＢＵＦ）１５４、カウンタ１５５およびフィルタ特性制御回路１５６を備えて構成されている。切換回路１５１は、フィルタ特性制御回路１５６から供給される切換制御信号ＳＷＣが低レベルに設定されている場合に入力信号ＩＮＰ、ＩＮＮを選択してフィルタ入力信号ＩＮＰＳ、ＩＮＮＳとしてフィルタ１５２に出力する。また、切換回路１５１は、切換制御信号ＳＷＣが高レベルに設定されている場合にバッファ１５４から供給される帰還信号ＦＢＰ、ＦＢＮを選択してフィルタ入力信号ＩＮＰＳ、ＩＮＮＳとしてフィルタ１５２に出力する。
【００１５】
フィルタ１５２は、切換回路１５１から供給されるフィルタ入力信号ＩＮＰＳ、ＩＮＮＳにおける不要な周波数成分を除去してフィルタ出力信号ＯＵＴＰ、ＯＵＴＮとして出力する。フィルタ１５２は、フィルタ特性制御回路１５６から供給されるフィルタ特性制御信号ＦＬＣにより周波数特性を可変設定される。また、フィルタ１５２は、Ｑ値が内部素子（抵抗素子や容量素子）の素子比（素子値の比率）により規定されるように構成されている。コンパレータ１５３は、フィルタ１５２から供給されるフィルタ出力信号ＯＵＴＰ、ＯＵＴＮの電圧を比較し、これらの大小関係が入れ替わるのに伴ってディジタル出力信号ＣＭＰＯＵＴを反転させる。バッファ１５４は、コンパレータ１５３のディジタル出力信号ＣＭＰＯＵＴから帰還信号ＦＢＰ、ＦＢＮを生成して切換回路１５１に出力する。
【００１６】
切換制御信号ＳＷＣが高レベルに設定されている場合、切換回路１５１、フィルタ１５２、コンパレータ１５３およびバッファ１５４によるループ回路が形成される。コンパレータ１５３およびバッファ１５４はフィルタ１５２に対して負帰還を与えるように接続され、バッファ１５４の出力部はループ回路の利得が１より大きくなるように構成されており、フィルタ入力信号ＩＮＰＳ、ＩＮＮＳとフィルタ出力信号ＯＵＴＰ、ＯＵＴＮとで位相が１８０°ずれる周波数でループ回路が発振する。なお、ループ回路は、フィルタ１５２のＱ値に依存することなく発振する。ループ回路の発振周波数はフィルタ１５２の周波数特性により決まるため、ループ回路の発振周波数が一定になるように（ループ回路の発振周波数が所定範囲内に収まるように）フィルタ１５２の周波数特性を調整することで、フィルタ１５２の周波数特性をキャリブレーションすることができる。なお、例えば、フィルタ１５２は４次バタワースフィルタであり、ループ回路の発振周波数はフィルタ１５２の遮断周波数である。
【００１７】
カウンタ１５５は、フィルタ特性制御回路１５６から供給されるカウンタ制御信号ＣＳＴの立ち上がり遷移（低レベルから高レベルへの遷移）に応答して、コンパレータ１５３のディジタル出力信号ＣＭＰＯＵＴの周期（ループ回路の発振周期）に基づく所定期間中に基準クロック信号ＣＫＲに同期したカウント動作を実施する。カウンタ１５５は、カウント動作の完了に伴ってカウント値ＣＯＵＮＴをフィルタ特性制御回路１５６に出力する。また、カウンタ１５５は、カウンタ制御信号ＣＳＴの立ち下がり遷移（高レベルから低レベルへの遷移）に応答して、カウント値ＣＯＵＮＴを０に初期化する。
【００１８】
フィルタ特性制御回路１５６は、モード信号ＭＤが高レベルに設定されている場合に切換制御信号ＳＷＣを高レベルに設定し、モード信号ＭＤが低レベルに設定されている場合に切換制御信号ＳＷＣを低レベルに設定する。なお、モード信号ＭＤは、ローパスフィルタ１０６、１０７の通常モード時に低レベルに設定され、ローパスフィルタ１０６、１０７のキャリブレーションモード時に高レベルに設定される。また、フィルタ特性制御回路１５６は、モード信号ＭＤが高レベルに設定されている場合、カウンタ制御信号ＣＳＴを介してカウンタ１５５にカウント動作を実施させてカウント値ＣＯＵＮＴを取得し、カウント値ＣＯＵＮＴが第１基準値ＣＯＵＮＴ１から第２基準値ＣＯＵＮＴ２（ＣＯＵＮＴ２＞ＣＯＵＮＴ１）までの範囲内に収まるようにフィルタ特性制御信号ＦＬＣを介してフィルタ１５２の周波数特性を調整する。なお、カウンタ１５５におけるカウント動作の実施期間をコンパレータ１５３のディジタル出力信号ＣＭＰＯＵＴの複数周期に設定することで、ループ回路の発振周波数の分解能を向上させることが可能である。
【００１９】
図３は、図２のカウンタのカウント値とループ回路の発振周波数との関係を示している。図３において、縦軸はカウンタ１５５のカウント値ＣＯＵＮＴを示し、横軸はループ回路の発振周波数ｆを示している。図３に示すように、カウンタ１５５のカウント値ＣＯＵＮＴは、ループ回路の発振周波数ｆが高くなるほど小さくなる。例えば、ローパスフィルタ１０６、１０７では、ループ回路の発振周波数ｆが目標値ｆｔを中心とする下限値ｆｌから上限値ｆｈまでの範囲内に収まるようにフィルタ１５２の周波数特性が調整される。従って、フィルタ特性制御回路１５６の第１基準値ＣＯＵＮＴ１は、ループ回路の発振周波数ｆが上限値ｆｈである場合のカウンタ１５５のカウント値ＣＯＵＮＴに対応している。フィルタ特性制御回路１５６の第２基準値ＣＯＵＮＴ２は、ループ回路の発振周波数ｆが下限値ｆｌである場合のカウンタ１５５のカウント値ＣＯＵＮＴに対応している。
【００２０】
図４は、図２のローパスフィルタのキャリブレーションシーケンスを示している。
【００２１】
ステップＳ１０１において、フィルタ特性制御回路１５６は、モード信号ＭＤが低レベルから高レベルに遷移するのに伴って、切換制御信号ＳＷを低レベルから高レベルに遷移させる。これに伴って、切換回路１５１は、帰還信号ＦＢＰ、ＦＢＮを選択してフィルタ入力信号ＩＮＰＳ、ＩＮＮＳとして出力する。この結果、切換回路１５１、フィルタ１５２、コンパレータ１５３およびバッファ１５４によるループ回路が形成され、ループ回路の発振動作が実施される。この後、キャリブレーションシーケンスはステップＳ１０２に移行する。
【００２２】
ステップＳ１０２において、フィルタ特性制御回路１５６は、ループ回数ＬＯＯＰを１に初期化する。この後、キャリブレーションシーケンスはステップＳ１０３に移行する。
【００２３】
ステップＳ１０３において、フィルタ特性制御回路１５６は、ループ回数ＬＯＯＰが所定値Ｎより大きいか否かを判定する。ループ回数ＬＯＯＰが所定値Ｎ以下である場合、キャリブレーションシーケンスはステップＳ１０４に移行する。一方、ループ回数ＬＯＯＰが所定値Ｎより大きい場合、キャリブレーションシーケンスはステップＳ１１１に移行する。
【００２４】
ステップＳ１０４において、フィルタ特性制御回路１５６は、カウンタ制御信号ＣＳＴを低レベルから高レベルに遷移させる。これに伴って、カウンタ１５５は、コンパレータ１５３のディジタル出力信号ＣＭＰＯＵＴの周期に基づく所定期間中に基準クロック信号ＣＫＲに同期したカウント動作を実施する。そして、フィルタ特性制御回路１５６は、カウンタ１５５のカウント動作の完了に伴ってカウント値ＣＯＵＮＴを取得する。この後、キャリブレーションシーケンスはステップＳ１０５に移行する。
【００２５】
ステップＳ１０５において、フィルタ特性制御回路１５６は、カウンタ制御信号ＣＳＴを高レベルから低レベルに遷移させる。これに伴って、カウンタ１５５は、カウント値ＣＯＵＮＴを０に初期化する。この後、キャリブレーションシーケンスはステップＳ１０６に移行する。
【００２６】
ステップＳ１０６において、フィルタ特性制御回路１５６は、ステップＳ１０４で取得したカウント値ＣＯＵＮＴが第１基準値ＣＯＵＮＴ１より大きいか否かを判定する。カウント値ＣＯＵＮＴが第１基準値ＣＯＵＮＴ１以下である場合、キャリブレーションシーケンスはステップＳ１０７に移行する。一方、カウント値ＣＯＵＮＴが第１基準値ＣＯＵＮＴ１より大きい場合、キャリブレーションシーケンスはステップＳ１０８に移行する。
【００２７】
ステップＳ１０７において、フィルタ特性制御回路１５６は、フィルタ特性制御信号ＦＬＣを介してループ回路の発振周波数が下降する方向にフィルタ１５２の周波数特性を変更する。この後、キャリブレーションシーケンスはステップＳ１１０に移行する。
【００２８】
ステップＳ１０８において、フィルタ特性制御回路１５６は、ステップＳ１０４で取得したカウント値ＣＯＵＮＴが第２基準値ＣＯＵＮＴ２より小さいか否かを判定する。カウント値ＣＯＵＮＴが第２基準値ＣＯＵＮＴ２以上である場合、キャリブレーションシーケンスはステップＳ１０９に移行する。一方、カウント値ＣＯＵＮＴが第２基準値ＣＯＵＮＴ２より小さい場合、キャリブレーションシーケンスはステップＳ１１１に移行する。
【００２９】
ステップＳ１０９において、フィルタ特性制御回路１５６は、フィルタ特性制御信号ＦＬＣを介してループ回路の発振周波数が上昇する方向にフィルタ１５２の周波数特性を変更する。この後、キャリブレーションシーケンスはステップＳ１１０に移行する。
【００３０】
ステップＳ１１０において、フィルタ特性制御回路１５６は、ループ回数ＬＯＯＰをインクリメントする。この後、キャリブレーションシーケンスはステップＳ１０３に移行する。
【００３１】
ステップＳ１１１において、フィルタ特性制御回路１５６は、モード信号ＭＤが高レベルから低レベルに遷移するのに伴って、切換制御信号ＳＷを高レベルから低レベルに遷移させる。これに伴って、切換回路１５１は、入力信号ＩＮＰ、ＩＮＮを選択してフィルタ入力信号ＩＮＰＳ、ＩＮＮＳとして出力する。この結果、フィルタ１５２のフィルタ動作が実施される。これにより、キャリブレーションシーケンスは完了する。
【００３２】
以上のような第１実施形態では、レプリカ回路を用いることなくフィルタ１５２の周波数特性がキャリブレーションされるため、キャリブレーション機能を具現する回路を小規模かつ低消費電力で構成することができ、半導体装置１００のチップ面積および消費電力を低減できる。また、周波数測定を用いる方式が採用されているため、遅延時間測定を用いる方式が採用される場合に比べて、フィルタ１５２の周波数特性を高精度でキャリブレーションできる。このように、第１実施形態では、ローパスフィルタ１０６、１０７（フィルタ１５２）の周波数特性を簡易に精度よくキャリブレーションすることができる。更に、ループ回路はフィルタ１５２のＱ値に依存することなく発振するため、フィルタ１５２のＱ値を任意に設定可能であり、フィルタ１５２の遮断周波数と利得とを個別に設定できる。また、フィルタ１５２のＱ値は内部素子の素子比により決まるため、フィルタ１５２のＱ値のキャリブレーションを不要にできる。
【００３３】
図５は、本発明の第２実施形態を示している。第２実施形態の通信用半導体装置２００は、無線受信回路内に設けられる低雑音増幅器（ＬＮＡ）２０１、ミキサ２０２、２０３、発振器２０４、局部発振信号生成回路２０５およびコンプレックスバンドパスフィルタ（Ｃｏｍｐｌｅｘ−ＢＰＦ）２０６を備えて構成されている。低雑音増幅器２０１、ミキサ２０２、２０３、発振器２０４および局部発振信号生成回路２０５は、第１実施形態（図１）における低雑音増幅器１０１、ミキサ１０２、１０３、発振器１０４および局部発振信号生成回路１０５と同様の回路である。
【００３４】
コンプレックスバンドパスフィルタ２０６は、Ｉ側とＱ側との間の位相差を利用してイメージ除去可能なフィルタであり、ローパスフィルタ２０７、２０８およびＩ側／Ｑ側帰還回路２０９、２１０を備えて構成されている。ローパスフィルタ２０７、２０８は、第１実施形態（図２）におけるローパスフィルタ１０６、１０７と同様の内部構成を有している。Ｉ側／Ｑ側帰還回路２０９、２１０は、コンプレックスバンドパスフィルタ２０６の中心周波数がローパスフィルタ２０７、２０８の遮断周波数に比例するように構成されている。また、Ｉ側／Ｑ側帰還回路２０９、２１０は、モード信号ＭＤ（図示せず）が高レベルに設定されている場合にＩ側／Ｑ側帰還信号を無効にする。即ち、コンプレックスバンドパスフィルタ２０６は、モード信号ＭＤが低レベルに設定されている場合にコンプレックスバンドパスフィルタ動作を実施し、モード信号ＭＤが高レベルに設定されている場合にローパスフィルタ動作を実施する。なお、コンプレックスバンドパスフィルタ２０６の周波数特性（中心周波数およびバンド幅）とローパスフィルタ２０７、２０８の周波数特性（遮断周波数）とは、内部素子の素子比により規定される。
【００３５】
図６は、図５のコンプレックスバンドパスフィルタの周波数特性を示している。図６において、横軸は周波数ωを示し、縦軸は伝達関数｜Ｈ（ｊω）｜を示している。コンプレックスバンドパスフィルタ（Ｃｏｍｐｌｅｘ−ＢＰＦ）２０６の周波数特性曲線は、ローパスフィルタ（ＬＰＦ）２０７、２０８の周波数特性曲線を周波数軸方向にシフトさせたものであり、中心周波数ωｓｈｉｆｔおよびバンド幅ＢＷにより表される。コンプレックスバンドパスフィルタ２０６のバンド幅ＢＷは、ローパスフィルタ２０７、２０８の遮断周波数ωｃの２倍になる。
【００３６】
コンプレックスバンドパスフィルタ２０６の中心周波数ωｓｈｉｆｔとローパスフィルタ２０７、２０８の遮断周波数ωｃとの周波数比は内部素子の素子比により決まるため、製造ばらつきの影響が小さい。このため、中心周波数ωｓｈｉｆｔとバンド幅ＢＷとの比が内部素子の素子比で決まるように構成されたコンプレックスバンドパスフィルタ２０６においては、ローパスフィルタ２０７、２０８の遮断周波数ωｃがキャリブレーションされることで、自動的にコンプレックスバンドパスフィルタ２０６の中心周波数ωｓｈｉｆｔおよびバンド幅ＢＷもキャリブレーションされる。
【００３７】
図７は、図５のコンプレックスバンドパスフィルタのキャリブレーションシーケンスを示している。
【００３８】
ステップＳ２０１において、Ｉ側／Ｑ側帰還回路２０９、２１０は、モード信号ＭＤが低レベルから高レベルに遷移するのに伴って、Ｉ側／Ｑ側帰還信号を無効にする。これ伴って、コンプレックスバンドパスフィルタ２０６は、ローパスフィルタ動作（ＬＰＦ動作）を実施する。この後、キャリブレーションシーケンスはステップＳ２０２に移行する。
【００３９】
ステップＳ２０２において、ローパスフィルタ２０７、２０８のキャリブレーションシーケンスが第１実施形態（図４）におけるローパスフィルタ１０６、１０７のキャリブレーションシーケンスと同様に実施される。この後、キャリブレーションシーケンスはステップＳ２０３に移行する。
【００４０】
ステップＳ２０３において、Ｉ側／Ｑ側帰還回路２０９、２１０は、モード信号ＭＤが高レベルから低レベルに遷移するのに伴って、Ｉ側／Ｑ側帰還信号を有効にする。これ伴って、コンプレックスバンドパスフィルタ２０６は、コンプレックスバンドパスフィルタ動作（Ｃｏｍｐｌｅｘ−ＢＰＦ動作）を実施する。これにより、キャリブレーションシーケンスは完了する。
【００４１】
以上のような第２実施形態では、第１実施形態におけるローパスフィルタ１０６、１０７のキャリブレーションシーケンスと同様に、ローパスフィルタ２０７、２０８の周波数特性（遮断周波数）がキャリブレーションされることで、自動的にコンプレックスバンドパスフィルタ２０６の周波数特性（中心周波数およびバンド幅）もキャリブレーションされる。従って、コンプレックスバンドパスフィルタ２０６の周波数特性を簡易に精度よくキャリブレーションすることができる。
【００４２】
なお、第１および第２実施形態では、通信用半導体装置におけるＩＦフィルタの周波数特性のキャリブレーションに本発明を適用した例について述べたが、本発明はこれらの実施形態に限定されるものではなく、通信用半導体装置以外の半導体装置におけるローパスフィルタの周波数特性のキャリブレーションに本発明を適用してもよい。
【００４３】
以上、本発明について詳細に説明してきたが、前述の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれらに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１実施形態を示す説明図である。
【図２】図１のローパスフィルタの詳細を示す説明図である。
【図３】図２のカウンタのカウント値とループ回路の発振周波数との関係を示す説明図である。
【図４】図２のローパスフィルタのキャリブレーションシーケンスを示す説明図である。
【図５】本発明の第２実施形態を示す説明図である。
【図６】図５のコンプレックスバンドパスフィルタの周波数特性を示す説明図である。
【図７】図５のコンプレックスバンドパスフィルタのキャリブレーションシーケンスを示す説明図である。
【符号の説明】
【００４５】
１００、２００‥通信用半導体装置；１０１、２０１‥低雑音増幅器；１０２、１０３、２０２、２０３‥ミキサ；１０４、２０４‥発振器；１０５、２０５‥局部発振信号生成回路；１０６、１０７、２０７、２０８‥ローパスフィルタ；１５１‥切換回路；１５２‥フィルタ；１５３‥コンパレータ；１５４‥バッファ；１５５‥カウンタ；１５６‥フィルタ特性制御回路；２０６‥コンプレックスバンドパスフィルタ；２０９‥Ｉ側帰還回路；２１０‥Ｑ側帰還回路
【図１】
2008301182.tif 000003
【図２】
2008301182.tif 000004
【図３】
2008301182.tif 000005
【図４】
2008301182.tif 000006
【図５】
2008301182.tif 000007
【図６】
2008301182.tif 000008
【図７】
2008301182.tif 000009