(57)【要約】【課題】  表示される画像の輝度の最大値を下げずに、画質を向上すること。【解決手段】  プラズマディスプレイパネルの１画面を表示するための１フィールドは、複数のサブフィールドで構成される。各サブフィールドにおいて選択的にサステイン放電を発生させることにより、画像は多階調で表示される。階調検出回路は、表示ライン毎に、画像の輝度の分布に応じて、サブフィールド間で予め設定された標準回数のサステイン放電の割り当てを調整することにより、サステイン放電の不要な不要サブフィールドを生成できるか否かを検出する。サステイン制御回路は、不要サブフィールドが生成された表示ラインでは、サブフィールドの少なくとも１つにおいて、標準回数のうちの最少回数より少ない回数のサステイン放電を発生させる。この結果、画像の輝度の最大値を下げずに、輝度が低い画像の階調数を増やすことができ、画質を向上できる。【選択図】    図５
2008111931.tif 000002
【特許請求の範囲】
【請求項１】
第１基板上に互いに平行に形成された第１電極および第２電極と、放電空間を介して前記第１基板に対向して配置される第２基板上に形成され、前記第１電極の直交方向に延在する第３電極と、前記第１、第２電極と前記第３電極との交差部分に形成される放電セルにより構成される画素と、前記第１電極に沿って形成された画素により構成される表示ラインとを備え、１画面を表示するための１フィールドを、複数のサブフィールドで構成し、前記各サブフィールドにおいて前記第１および第２電極間で選択的にサステイン放電を発生させることにより画像を多階調で表示するプラズマディスプレイパネルの駆動方法であって、
前記サステイン放電は、前記第１および第２電極に選択的にパルスを印加することにより行われ、
前記表示ライン毎に、前記サブフィールドの少なくとも１つで発生するサステイン放電を停止する代わりに、別のサブフィールドの少なくとも１つにおいて、予め設定された標準回数より多い回数のサステイン放電を発生させることにより、サステイン放電を停止したサブフィールドをサステイン放電の不要な不要サブフィールドにできるか否かを検出し、
前記不要サブフィールドが存在しない表示ラインでは、各サブフィールドにおいて、前記標準回数のサステイン放電を発生させ、
前記不要サブフィールドが存在する表示ラインでは、前記サブフィールドの少なくとも１つにおいて、前記標準回数のうちの最少回数より少ない回数のサステイン放電を発生させることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
請求項１記載のプラズマディスプレイパネルの駆動方法において、
前記表示ライン毎に、前記サブフィールドで発生するサステイン放電を停止しなくても、サステイン放電の発生しないサブフィールドが存在する場合、そのサブフィールドを前記不要サブフィールドとして検出することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項３】
請求項１記載のプラズマディスプレイパネルの駆動方法において、
前記不要サブフィールドが存在する表示ラインでは、入力される画素データの輝度値を量子化するときの最少単位を、前記不要サブフィールドが存在しない表示ラインに比べて小さく設定し、
量子化された輝度値は、各画素の１フィールドにおけるサステイン放電の回数を示すことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項４】
請求項３記載のプラズマディスプレイパネルの駆動方法において、
前記画素は、赤、緑および青の光をそれぞれ発生する放電セルにより構成され、
前記不要サブフィールドは、１画素の全ての放電セルでサステイン放電が不要と判定されたサブフィールドであることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項５】
請求項１記載のプラズマディスプレイパネルの駆動方法において、
前記サブフィールドの少なくともいずれかにおいて、前記不要サブフィールドが存在する表示ラインのサステイン放電の回数を、前記不要サブフィールドが存在しない表示ラインに比べて減らすとき、前記第１および第２電極に印加されるパルスの数をそれぞれ減らすことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項６】
プラズマディスプレイパネルと、前記プラズマディスプレイパネルを駆動する駆動部と、前記駆動部の動作を制御する制御部とを備え、
前記プラズマディスプレイパネルは、
放電空間を介して互いに対向する第１基板および第２基板と、
前記第１基板上に、互いに平行に配置された第１電極および第２電極と、
前記第２基板上に、前記第１および第２電極の直交方向に配置された第３電極と、
前記第１および第２電極と、前記第３電極との交差部分に形成される放電セルにより構成される画素と、
前記第１電極に沿って形成された画素により構成される表示ラインとを備え、
１画面を表示するための１フィールドを、複数のサブフィールドで構成し、前記各サブフィールドにおいて前記第１および第２電極間で選択的にサステイン放電を発生させることにより画像を多階調で表示し、
前記駆動部は、
前記第１電極に選択的にパルスを印加する第１駆動回路と、
前記第２電極に選択的にパルスを印加する第２駆動回路と、
前記第３電極に選択的にパルスを印加する第３駆動回路とを備え、
前記制御部は、
前記表示ライン毎に、前記サブフィールドの少なくとも１つで発生するサステイン放電を停止する代わりに、別のサブフィールドの少なくとも１つにおいて、予め設定された標準回数より多い回数のサステイン放電を発生させることにより、サステイン放電を停止したサブフィールドをサステイン放電の不要な不要サブフィールドにできるか否かを検出する階調検出回路と、
前記階調検出回路により前記不要サブフィールドが存在しない表示ラインが検出されたときに、各サブフィールドにおいて、前記標準回数のサステイン放電を発生させるために前記第１および第２駆動回路の動作を制御し、前記階調検出回路により前記不要サブフィールドが存在する表示ラインが検出されたときに、前記サブフィールドの少なくとも１つにおいて、前記標準回数のうちの最少回数より少ない回数のサステイン放電を発生させるために前記第１および第２駆動回路の動作を制御するサステイン制御回路とを備えていることを特徴とするプラズマディスプレイ装置。
【請求項７】
請求項６記載のプラズマディスプレイ装置において、
前記階調検出回路は、前記表示ライン毎に、前記サブフィールドで発生するサステイン放電を停止しなくても、サステイン放電の発生しないサブフィールドが存在する場合、そのサブフィールドを前記不要サブフィールドとして検出することを特徴とするプラズマディスプレイ装置。
【請求項８】
請求項６記載のプラズマディスプレイ装置において、
前記サステイン制御回路は、前記不要サブフィールドが存在する表示ラインでは、入力される画素データの輝度値を量子化するときの最少単位を、前記不要サブフィールドが存在しない表示ラインに比べて小さく設定し、
量子化された輝度値は、各画素の１フィールドにおけるサステイン放電の回数を示すことを特徴とするプラズマディスプレイ装置。
【請求項９】
請求項８記載のプラズマディスプレイ装置において、
前記画素は、赤、緑および青の光をそれぞれ発生する放電セルにより構成され、
前記不要サブフィールドは、１画素の全ての放電セルでサステイン放電が不要と判定されたサブフィールドであることを特徴とするプラズマディスプレイ装置。
【請求項１０】
請求項６記載のプラズマディスプレイ装置において、
前記サステイン放電は、前記第１および第２電極にパルスを印加することにより行われ、
前記サステイン制御回路は、前記サブフィールドの少なくともいずれかにおいて、前記不要サブフィールドが存在する表示ラインのサステイン放電の回数を、前記不要サブフィールドが存在しない表示ラインに比べて減らすとき、前記第１および第２電極に印加されるパルスの数をそれぞれ減らすことを特徴とするプラズマディスプレイ装置。
【請求項１１】
請求項６記載のプラズマディスプレイ装置において、
前記第１駆動回路は、
前記第１電極に印加するための共通の信号波形を生成するドライバと、
前記第１電極に対応してそれぞれ形成され、前記信号波形を前記第２電極に選択的に供給するための第１スイッチとを備え、
前記第２駆動回路は、
前記第２電極に印加するための共通の信号波形を生成するドライバと、
前記第２電極に対応してそれぞれ形成され、前記信号波形を前記第２電極に選択的に供給するための第２スイッチとを備え、
前記サブフィールドの少なくともいずれかにおいて、前記不要サブフィールドが存在する表示ラインのサステイン放電の回数を、前記不要サブフィールドが存在しない表示ラインに比べて減らすとき、対応する第１および第２スイッチをオフすることにより、前記第１および第２電極に印加されるパルスの数を減らすことを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルおよびプラズマディスプレイ装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（ＰＤＰ）は、２枚のガラス基板を互いに貼り合わせて構成されており、ガラス基板の間に形成される空間に放電光を発生させることで画像を表示する。画像における画素に対応する放電セルは、自発光型であり、放電により発生する紫外線を受けて赤、緑、青の可視光を発生する蛍光体が塗布されている。
ＰＤＰでは、画像を多階調で表示するために、１画面を表示するためのフィールドは、複数のサブフィールドで構成される。例えば、サブフィールドの放電回数は、２のｎ乗回（ｎは正の整数）に順次設定される。そして、各サブフィールドにおいて、放電セルを画像の輝度に応じて選択的に点灯させることにより、多階調の画像が表示される。例えば、高い輝度の画像（高階調の画像）では、放電回数の多いサブフィールドが選択されるが、低い輝度の画像（低階調の画像）では、放電回数の多いサブフィールドは選択されない。選択されないサブフィールドは、放電セルの選択自体が行われないため、点灯しない。
【０００３】
なお、表示ライン毎に表示データの総量を検出し、データ量に応じてサブフィールド内のサステイン放電の回数を調整するプラズマディスプレイパネルが提案されている（例えば、特許文献１参照）。
【特許文献１】特開平９−６８９４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述したように、ＰＤＰでは、フィールドを複数のサブフィールドに分割することにより、画像を多階調で表示する。したがって、サブフィールドの数を増やすことにより、画像の階調数を増やすことができる。しかしながら、各サブフィールドは、放電を発生させる期間の他に、放電セルを選択するアドレス期間等を有している。このため、表示する画像の階調数を増やすために、サブフィールドの数を増やすと、１フィールドで発生する放電の最大回数が少なくなり、表示できる画像の輝度の最大値が下がる。
【０００５】
本発明の目的は、表示ライン毎に、入力画像の輝度の分布に応じて、表示される画像の輝度の最大値を下げずに、低い輝度の画像を表示するときの階調数を増やし、画質を向上することである。
【課題を解決するための手段】
【０００６】
本発明では、プラズマディスプレイパネルの１画面を表示するための１フィールドは、複数のサブフィールドで構成される。各サブフィールドにおいて第１および第２電極間で選択的にサステイン放電を発生させることにより、画像は多階調で表示される。また、表示ラインは、第１電極に沿って形成された画素により構成される。
例えば、階調検出回路は、表示ライン毎に、サブフィールドの少なくとも１つで発生するサステイン放電を停止する代わりに、別のサブフィールドの少なくとも１つにおいて、予め設定された標準回数より多い回数のサステイン放電を発生させることにより、サステイン放電を停止したサブフィールドをサステイン放電の不要な不要サブフィールドにできるか否かを検出する。
【０００７】
サステイン制御回路は、不要サブフィールドが存在しない表示ラインでは、各サブフィールドにおいて、標準回数のサステイン放電を発生させるために第１および第２駆動回路の動作を制御する。また、サステイン制御回路は、不要サブフィールドが存在する表示ラインでは、サブフィールドの少なくとも１つにおいて、標準回数のうちの最少回数より少ない回数のサステイン放電を発生させるために第１および第２駆動回路の動作を制御する。
【発明の効果】
【０００８】
本発明では、表示ライン毎に、入力画像の輝度の分布に応じて、表示される画像の輝度の最大値を下げずに、低い輝度の画像を表示するときの階調数を増やし、画質を向上できる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態を図面を用いて説明する。
図１は、本発明の第１の実施形態を示している。プラズマディスプレイ装置（以下、ＰＤＰ装置とも称する）は、四角板形状を有するプラズマディスプレイパネル１０（以下、ＰＤＰとも称する）、ＰＤＰ１０の画像表示面１２側（光の出力側）に設けられる光学フィルタ２０、ＰＤＰ１０の画像表示面１２側に配置された前筐体３０、ＰＤＰ１０の背面１４側に配置された後筐体４０およびベースシャーシ５０、ベースシャーシ５０の後筐体４０側に取り付けられ、ＰＤＰ１０を駆動するための回路部６０、およびＰＤＰ１０をベースシャーシ５０に貼り付けるための両面接着シート７０を有している。回路部６０は、複数の部品で構成されるため、図では、破線の箱で示している。
【００１０】
ＰＤＰ１０は、画像表示面１２を構成する前面基板１６（第１基板）と、前面基板１６に対向する背面基板１８（第２基板）とにより構成されている。前面基板１６と背面基板１８の間に図示しない放電空間（放電セル）が形成されている。前面基板１６および背面基板１８は、例えば、ガラス基板により形成されている。光学フィルタ２０は、前筐体３０の開口部３２に取り付けられる保護ガラス（図示せず）に貼付される。
【００１１】
図２は、図１に示したＰＤＰ１０の要部の詳細を示している。前面基板１６は、繰り返して放電を発生させるために、ガラス基材１６ａ上（図では下側）に互いに平行かつ交互に形成されたＸ電極１６ｂ（第１電極、維持電極）およびＹ電極１６ｃ（第２電極、走査電極）を有している。Ｘ電極１６ｂおよびＹ電極１６ｃは、図の横方向に延在するバス電極ＢＥ（電極線）とバス電極ＢＥに接続された透明電極ＴＥとにより構成されている。電極１６ｂ、１６ｃは、誘電体層１６ｄに覆われており、誘電体層１６ｄの表面は、ＭｇＯ等の保護層１６ｅに覆われている。
【００１２】
放電空間ＤＳを介して前面基板１６に対向する背面基板１８は、ガラス基材１８ａ上に、互いに平行に形成されたアドレス電極１８ｂ（第３電極）を有している。アドレス電極１８ｂは、バス電極ＢＥに直交する方向に配置されている。アドレス電極１８ｂは、誘電体層１８ｃに覆われている。誘電体層１８ｃ上には、互いに隣接するアドレス電極１８ｂの間に対応する位置に、隔壁（リブ）１８ｄが形成されている。隔壁１８ｄにより、放電セルの側壁が構成される。さらに、隔壁１８ｄの側面と、互いに隣接する隔壁１８ｄの間の誘電体層１８ｃ上とには、紫外線により励起されて赤（Ｒ）、緑（Ｇ）、青（Ｂ）の可視光を発生する蛍光体１８ｅ、１８ｆ、１８ｇが、それぞれ塗布されている。
【００１３】
ＰＤＰ１０の１つの放電セル（一色の画素）は、互いに隣接する一対の隔壁１８ｄで囲まれる領域において、一対の透明電極ＴＥを含む領域に形成される。すなわち、放電セルは、電極１６ｂ、１６ｃと電極１８ｂとの交差部分に形成される。このように、ＰＤＰ１０は、画像を表示するために放電セルをマトリックス状に配置し、かつ互いに異なる色の光を発生する複数種の放電セルを交互に配列して構成されている。なお、後述する図７に示す１つの画素ＰＸは、赤、青および緑の光を発生する３つの放電セルにより構成される。特に図示していないが、電極１６ｂ、１６ｃに沿って形成された放電セルにより、表示ラインが構成される。
【００１４】
ＰＤＰ１０は、前面基板１６および背面基板１８を、保護層１６ｅと隔壁１８ｄが互いに接するように貼り合わせ、Ｎｅ、Ｘｅ等の放電ガスを封入することで構成される。バス電極ＢＥは、図７に示すＸドライバＸＤＲＶおよびＹドライバＹＤＲＶに接続される。アドレス電極１８ｂは、図７に示すアドレスドライバＡＤＲＶに接続される。
図３は、１画面の画像を表示するためのフィールドＦＬＤの構成例を示している。１つのフィールドＦＬＤの長さは、１／６０秒（約１６．７ｍｓ）であり、例えば、８個のサブフィールドＳＦ（ＳＦ１−ＳＦ８）で構成される。また、図中の網掛け部分は、サブフィールドＳＦ１−８をフィールドＦＬＤ内に設けたときに余った空白期間ＢＬＫである。空白期間ＢＬＫは、各サブフィールドＳＦを必要最小限の期間で構成することにより、生成される。
【００１５】
各サブフィールドＳＦは、リセット期間ＲＳＴ、アドレス期間ＡＤＲ、サステイン期間ＳＵＳおよび消去期間ＥＲＳにより構成される。なお、消去期間ＥＲＳは、点灯した放電セルのみの壁電荷を消去するための放電を発生させる期間のため、サステイン期間ＳＵＳに含めて定義される場合もある。ここで、壁電荷とは、例えば、各放電セルにおいて、図２に示したＭｇＯ層１６ｅ上に蓄積されるプラス電荷およびマイナス電荷である。
【００１６】
空白期間ＢＬＫは、１つのサブフィールドＳＦのリセット期間ＲＳＴ、アドレス期間ＡＤＲおよび消去期間ＥＲＳの合計時間に比べて短い期間である。すなわち、空白期間ＢＬＫは、１つのサブフィールドＳＦを構成するための最低期間に比べて短い期間である。このため、空白期間ＢＬＫにサブフィールドＳＦを構成することはできない。
サステイン期間ＳＵＳの長さは、サブフィールドＳＦにより異なり、放電セルの放電回数（輝度）に依存する。このため、点灯させるサブフィールドＳＦの組み合わせを変えることにより、画像を多階調で表示することが可能になる。この例では、後述する不要サブフィールドが存在しない表示ラインにおいて、サブフィールドＳＦ１−８に予め設定されているサステイン放電の標準回数Ｎ１（標準の放電サイクル数）は、それぞれ４、８、１６、３２、６４、１２８、２５６、５１２である。このため、高輝度（高階調）の画像では、上位のサブフィールドＳＦ８やＳＦ７が使用され、低輝度（低階調）の画像では、上位のサブフィールドＳＦ８やＳＦ７は使用されない。ここで、放電サイクル数は、Ｘ電極１６ｂ（またはＹ電極１６ｃ）に印加されるサステインパルスの数を示している。後述する図６に示すように１つの放電サイクルＣＹＣ中に、放電セルは２回放電する（図の星印）。
【００１７】
図４は、標準回数Ｎ１のサステイン放電が設定されたサブフィールドＳＦ１−８において、画像の入力階調とその画像を表示するために選択されるサブフィールドＳＦとの関係の一例を示している。この例では、入力画像は、１０２４通りの輝度（１０２４階調）で表現される。図中の矢印は、１表示ラインに相当する各画像ＩＭＧ１−５が有する輝度（入力階調）の範囲を示している。また、図中の矢印の上下に記載されているサブフィールドＳＦは、その矢印の範囲の輝度を有する画像を表示するために使用されるサブフィールドＳＦを示している。なお、下線が引かれているサブフィールドＳＦは、その入力階調において必ず使用されるサブフィールドＳＦを示している。下線が引かれていないサブフィールドＳＦは、その範囲内の入力階調に応じて、使用されるときと使用されないときがある。
【００１８】
画像ＩＭＧ１は、低い輝度の領域から高い輝度の領域まで有し、サブフィールドＳＦ１−８を使用して表示される。すなわち、画像ＩＭＧ１を表示する場合、サステイン放電が発生しない不要サブフィールドは、存在しない。
画像ＩＭＧ２は、入力階調が２５６以下の低い輝度の領域と入力階調が７６８以上の高い輝度の領域とを有している。画像ＩＭＧ２の低い輝度の領域は、サブフィールドＳＦ１−６を使用して表示され、高い輝度の領域は、サブフィールドＳＦ１−８を使用して表示される。なお、画像ＩＭＧ２の高い輝度の領域を表示する場合、サブフィールドＳＦ７−８は、必ず使用される。この結果、画像ＩＭＧ２を表示する場合、２つのサブフィールドＳＦ７−８に設定されている回数のサステイン放電を１つのサブフィールドＳＦで発生させることにより、不要サブフィールドを設けることができる。
【００１９】
画像ＩＭＧ３は、入力階調が３８４以下の低い輝度の領域において、入力階調が１２８以下の領域と２５６以上の領域とを有し、入力階調が６４０以上の高い輝度の領域において、入力階調が７６８以下の領域と８９６以上の領域とを有している。画像ＩＭＧ３の低い輝度の領域は、サブフィールドＳＦ１−５およびＳＦ７を使用して表示され、高い輝度の領域は、サブフィールドＳＦ１−８を使用して表示される。なお、画像ＩＭＧ３の高い輝度の領域を表示する場合、サブフィールドＳＦ６およびＳＦ８は、必ず使用される。この結果、画像ＩＭＧ３を表示する場合、２つのサブフィールドＳＦ６およびＳＦ８に設定されている回数のサステイン放電を１つのサブフィールドＳＦで発生させることにより、不要サブフィールドを設けることができる。
【００２０】
画像ＩＭＧ４は、入力階調が３８４以下の低い輝度の領域において、入力階調が１２８以下の領域と２５６以上の領域とを有し、入力階調が５１２以上の高い輝度の領域において、入力階調が６４０以下の領域と７６８以上の領域とを有している。画像ＩＭＧ４の低い輝度の領域は、サブフィールドＳＦ１−５およびＳＦ７を使用して表示され、高い輝度の領域は、サブフィールドＳＦ１−５およびＳＦ７−８を使用して表示される。すなわち、画像ＩＭＧ４を表示する場合、サブフィールドＳＦ６は、選択されない不要サブフィールドである。画像ＩＭＧ５は、高い輝度の領域を有していない。すなわち、画像ＩＭＧ５を表示する場合、サブフィールドＳＦ８は、選択されない不要サブフィールドである。
【００２１】
図５は、図３に示したサブフィールドＳＦの構成例を示している。比較例は、本発明において、放電サイクル数をサブフィールドＳＦ間で調整する前のサブフィールドＳＦの構成を示している。図５は、表示ラインＬ１０１−１０５の画像の入力階調が、図４に示した画像ＩＭＧ１−５の入力階調とそれぞれ同じ場合を示している。図中の太い実線は、後述する放電禁止期間ＤＩＳが設定されたサステイン期間ＳＵＳを示している。
【００２２】
比較例では、各サブフィールドＳＦ１−８の放電サイクル数は、標準回数Ｎ１が設定されている。また、比較例は、各サブフィールドＳＦの空白期間を１つに纏めることにより、フィールドＦＬＤの最後に空白期間ＢＬＫが設けられている。
表示ラインＬ１０１のサブフィールドＳＦ１−８は、標準回数Ｎ１にそれぞれ設定される。表示ラインＬ１０２では、サブフィールドＳＦ７の標準回数Ｎ１である２５６をサブフィールドＳＦ８の標準回数Ｎ１である５１２に加算した７６８の放電サイクル数がサブフィールドＳＦ８に設定される。これにより、表示ラインＬ１０２のサブフィールドＳＦ７は、不要サブフィールドになり、サブフィールドＳＦ７の放電サイクル数は、２に新たに設定される。また、表示ラインＬ１０２のサブフィールドＳＦ１−６は、標準回数Ｎ１にそれぞれ設定される。
【００２３】
表示ラインＬ１０３では、標準回数Ｎ１より多い６４０（＝１２８（ＳＦ６）＋５１２（ＳＦ８））の放電サイクル数をサブフィールドＳＦ８に設定することにより、サブフィールドＳＦ６は、不要サブフィールドになる。この結果、表示ラインＬ１０３のサブフィールドＳＦ６の放電サイクル数は、２に設定され、サブフィールドＳＦ１−５およびＳＦ７は、標準回数Ｎ１にそれぞれ設定される。
【００２４】
表示ラインＬ１０４では、サブフィールドＳＦ６が不要サブフィールドのため、サブフィールドＳＦ６の放電サイクル数は、２に設定され、サブフィールドＳＦ１−５およびＳＦ７−８は、標準回数Ｎ１にそれぞれ設定される。なお、表示ラインＬ１０４では、８９６以上の入力階調の画像を表示する必要がないため、サブフィールドＳＦ８の放電サイクル数は、標準回数Ｎ１（＝５１２）に設定される。表示ラインＬ１０５では、サブフィールドＳＦ８が不要サブフィールドのため、サブフィールドＳＦ８の放電サイクル数は、２に設定され、サブフィールドＳＦ１−７は、標準回数Ｎ１にそれぞれ設定される。
【００２５】
上述したように、サブフィールドＳＦ８の放電サイクル数は、表示ラインＬ１０１−１０５において互いに異なる。この際、消去期間ＥＲＳのタイミングを表示ラインＬ１００−１０５で合わせるために、表示ラインＬ１０１、Ｌ１０３−１０５の消去期間ＥＲＳは、表示ラインＬ１０２の消去期間ＥＲＳに同期するように制御される。この結果、表示ラインＬ１０１、Ｌ１０３−１０５では、サブフィールドＳＦ８のサステイン期間ＳＵＳ内に放電禁止期間ＤＩＳが設定される。
【００２６】
また、表示ラインＬ１０１−１０５の空白期間ＢＬＫは、標準回数Ｎ１に対して増加した数（２５６＝７６８−５１２）のサステイン放電を発生させるために必要な期間だけ短くなる。換言すれば、本発明では、空白期間ＢＬＫを利用して、サブフィールドＳＦのいずれかに設定される放電サイクル数を増やすことができる。
上述したように、この実施形態では、標準回数Ｎ１の最少回数（＝４）より少ない放電サイクル数（＝２）を有するサブフィールド（ＳＦ６またはＳＦ７）を構成できる。したがって、高い輝度の画像と低い輝度の画像が混在する場合に、相対的に低い輝度の画像の階調数を従来に比べて増やすことができ、低い輝度の画像の画質を向上できる。
【００２７】
図６は、図３に示したサブフィールドＳＦの放電動作の例を示している。図中の星印は、放電の発生を示している。
まず、リセット期間ＲＳＴでは、負の書き込み電圧が維持電極Ｘ（Ｘ電極１６ｂ）に印加され、緩やかに上昇する正の書き込み電圧（書き込み鈍波）が走査電極Ｙ（Ｙ電極１６ｃ）に印加される（図６（ａ））。これにより、放電セルの発光を抑えながら維持電極Ｘと走査電極Ｙに正と負の壁電荷がそれぞれ蓄積される。次に、維持電極Ｘに正の調整電圧が印加され、負の調整電圧（調整鈍波）が走査電極Ｙに印加される（図６（ｂ））。これにより、壁電荷の量が減るとともに、全て放電セルの壁電荷が等しくなる。なお、例えば、正の調整電圧は、電圧Ｖｓ／２より低い電圧であり、負の調整電圧は、電圧−Ｖｓ／２より高い電圧である。
【００２８】
アドレス期間ＡＤＲでは、正のスキャン電圧が維持電極Ｘに印加され、負のスキャンパルスが走査電極Ｙに印加され、正のアドレスパルス（電圧Ｖｓａ）が、点灯する放電セルに対応するアドレス電極Ａ１（１８ｂ）に印加される（図６（ｃ、ｄ））。アドレスパルスにより選択された放電セルは、一時的に放電する。アドレス電極Ａ１の波形に示されるアドレスパルスは、表示ラインの放電セルを順次選択するために順次印加される。なお、本発明では、アドレス期間ＡＤＲの放電は、放電サイクルに含めない。
【００２９】
サステイン期間ＳＵＳでは、負および正のサステインパルスが、維持電極Ｘおよび走査電極Ｙにそれぞれ印加される（図６（ｅ、ｆ））。これにより、点灯した放電セルの放電状態が維持される。互いに極性の異なるサステインパルスが、維持電極Ｘおよび走査電極Ｙに繰り返して印加されることにより、サステイン期間ＳＵＳに点灯した放電セルの放電が繰り返し行われる。図３で説明したように、１放電サイクルＣＹＣ中に２回の放電が実施される。例えば、サブフィールドＳＦ４は、３２個の放電サイクルＣＹＣで構成され、６４回の放電が実施される。なお、図１１で詳細に説明するが、放電禁止期間ＤＩＳでは、走査電極Ｙは、高電圧ＶＳ／２に維持されるため、放電は発生しない。また、放電禁止期間ＤＩＳでは、維持電極Ｘも、高電圧ＶＳ／２に維持されるため、サステインパルスは、Ｘ電極に印加されない。
【００３０】
消去期間ＥＲＳでは、負の消去前パルスと正の高電圧の消去前パルスが、維持電極Ｘおよび走査電極Ｙにそれぞれ印加され、放電が発生する（図６（ｇ））。これにより、壁電荷が、維持電極Ｘおよび走査電極Ｙに蓄積される。この際、走査電極Ｙは、電圧Ｖｓ／２より高い電圧が印加されるため、蓄積される壁電荷の量は相対的に多くなる。次に、正の消去パルスと負の消去パルスが、維持電極Ｘおよび走査電極Ｙにそれぞれ印加される（図６（ｈ））。これにより、放電が起こり、壁電荷の量が減る。最後に、次のリセット期間ＲＳＴに移行するために、緩やかに下降する負の電圧（鈍波）が、維持電極Ｘに印加され、正のパルスが、走査電極Ｙに印加される（図６（ｉ））。なお、本発明では、消去期間ＥＲＳの放電は、放電サイクルに含めない。これにより、１サブフィールド期間ＳＦが完了する。図に示した例では、放電サイクル数は、”３”（サステイン期間ＳＵＳの６回の放電）であり、走査電極Ｙのパルス数と同じである。
【００３１】
なお、後述する図１０および図１５に示すＹドライバＹＤＲＶおよびＸドライバＸＤＲＶには、リセット期間ＲＳＴ、アドレス期間ＡＤＲおよび消去期間ＥＲＳに所定の電圧（例えば、正の調整電圧、負の調整電圧等）を維持電極Ｘおよび走査電極Ｙに印加するための回路の記載を省略している。
図７は、図１に示した回路部６０の概要を示している。回路部６０は、Ｘ電極１６ｂに選択的にパルスを印加するＸドライバＸＤＲＶ（第１駆動回路）、Ｙ電極１６ｃに選択的にパルスを印加するＹドライバＹＤＲＶ（第２駆動回路）、アドレス電極１８ｂに選択的にパルスを印加するアドレスドライバＡＤＲＶ（第３駆動回路）、ドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶの動作を制御する制御部ＣＮＴおよび電源部ＰＷＲを有している。ドライバＸＤＲＶ、ＹＤＲＶ、ＡＤＲＶは、ＰＤＰ１０を駆動する駆動部として動作する。
【００３２】
制御部ＣＮＴは、階調検出回路６２およびサステイン制御回路６４を有している。画像データＲ０−９、Ｇ０−９、Ｂ０−９は、赤、緑、青をそれぞれ表示するための１０ビットからなるデータであり、図示しないチューナ部あるいは外部入力から負荷検出回路６６に順次に入力される。この例では、１０２４通りの輝度（１０２４階調）が、画像データＲ０−９、Ｇ０−９、Ｂ０−９のビット値に応じて表現される。ここで、数字の小さいビット（下位ビット）は、重みが小さく、数字の大きいビット（上位ビット）は、重みが大きい。
【００３３】
階調検出回路６２は、画像データＲ０−９、Ｇ０−９、Ｂ０−９に基づいて、画像の表示に使用するサブフィールドＳＦを画素毎に求める。換言すれば、演算により画素ＰＸ毎に点灯するサブフィールドＳＦを求める。また、この演算により、各表示ラインで点灯する画素の輝度の分布が検出される。ここで、表示ラインは、上述したように、電極１６ｂ、１６ｃに沿って配置される画素ＰＸにより構成される。ここで、１つの画像ＰＸは、図２で説明したように、赤、青および緑の光を発生する３つの放電セルにより構成される。なお、各画素ＰＸを３つ以上の放電セルにより構成してもよい。
【００３４】
例えば、高い輝度の画像を含む表示ラインは、サブフィールドＳＦ８（あるいは、ＳＦ７−８）を点灯して画像を表示する画素を有する表示ラインである。高い輝度の画像を含まない表示ラインにおいて、サブフィールドＳＦ８（あるいは、ＳＦ７−８）は、サステイン期間ＳＵＳにおいてサステイン放電（点灯）が発生しない、不要サブフィールドである。
【００３５】
また、階調検出回路６２は、表示ライン毎に、画素の輝度の分布に基づいて、上述した図３に示した空白期間ＢＬＫを活用することにより、サステイン放電が不要な不要サブフィールドを設けることができるか否かを検出する。例えば、階調検出回路６２は、サブフィールドＳＦ６で発生するサステイン放電を停止する代わりに、サブフィールドＳＦ８において、標準回数Ｎ１より多い回数のサステイン放電を発生させることにより、サブフィールドＳＦ６を不要サブフィールドにできるか否かを検出する。また、サブフィールドＳＦ８が使用されない高い輝度の画像の表示ラインでは、サブフィールドＳＦ８が不要サブフィールドとして検出される。
【００３６】
上述の処理により、階調検出回路６２は、表示ライン毎に、不要サブフィールドが存在するか否かを検出する。そして、階調検出回路６２は、不要サブフィールドの有無、点灯するサブフィールドＳＦを示す情報等を含むデータＳＣＮＴを、表示ライン毎にサステイン制御回路６４に出力する。
サステイン制御回路６４は、不要サブフィールドが存在しない表示ラインでは、各サブフィールドＳＦ１−８において、標準回数Ｎ１のサステイン放電を発生させるために、ドライバＹＤＲＶ、ＸＤＲＶに制御信号ＹＣＮＴ、ＸＣＮＴを出力し、ドライバＡＤＲＶに制御信号ＡＣＮＴを出力する。この際、サステイン制御回路６４は、上位８ビットの画像データＲ２−９、Ｇ２−９、Ｂ２−９に対応する２５６階調の画像を表示するために制御信号ＹＣＮＴ、ＸＣＮＴを出力する。
【００３７】
ここで、制御信号ＹＣＮＴは、後述する図１１に示すスイッチ制御信号ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５ｎ、ＳＷ５ｍ、ＳＷ６ｎ、ＳＷ６ｍを含む。制御信号ＸＣＮＴは、後述する図１１に示すスイッチ制御信号ＳＷ７、ＳＷ８、ＳＷ９、ＳＷ１０、ＳＷ１１ｎ、ＳＷ１１ｍを含む。制御信号ＡＣＮＴは、アドレスパルスを生成するためのタイミング信号である。
【００３８】
一方、サステイン制御回路６４は、不要サブフィールドが存在する表示ラインでは、標準回数Ｎ１のうちの最少回数より少ない回数のサステイン放電を発生させるために、ドライバＹＤＲＶ、ＸＤＲＶに制御信号ＹＣＮＴ、ＸＣＮＴを出力し、ドライバＡＤＲＶに制御信号ＡＣＮＴを出力する。例えば、サステイン制御回路６４は、最下位ビットおよび最上位ビットを除いた８ビットの画像データＲ１−８、Ｇ１−８、Ｂ１−８に対応する２５６階調の画像を表示するために制御信号ＹＣＮＴ、ＸＣＮＴを出力する（不要サブフィールド＝ＳＦ８）。あるいは、サステイン制御回路６４は、画像データＲ１−７、Ｇ１−７、Ｂ１−７に対応する低輝度と、画像データＲ８−９、Ｇ８−９、Ｂ８−９に対応する高輝度とに分離される画像を表示するために制御信号ＹＣＮＴ、ＸＣＮＴを出力する（例えば、上述した図５の表示ラインＬ１０２）。上位のサブフィールドＳＦ８（あるいは、ＳＦ７−８）が使用されない場合、その画像の輝度は低い。このため、画像データの上位ビットＲ９、Ｇ９、Ｂ９（あるいは、Ｒ８−９、Ｇ８−９、Ｂ８−９）を使用することなく画像を表示できる。上位ビットの代わりに下位ビットＲ１、Ｇ１、Ｂ１（あるいはＲ０−１、Ｇ０−１、Ｂ０−１）を使用することにより、暗い画像の階調数を増やすことができ、画質を向上できる。
【００３９】
電源部ＰＷＲは、ドライバＹＤＲＶ、ＸＤＲＶ、ＡＤＲＶに供給する電源電圧Ｖｓｃ、Ｖｓ／２、−Ｖｓ／２、Ｖｓａを生成する。ＸドライバＸＤＲＶは、Ｘ電極１６ｂ毎にラインドライバ回路ＬＤを有している。また、ＹドライバＹＤＲＶは、Ｙ電極１６ｃ毎にスキャンドライバ回路ＳＤを有している。これにより、Ｘ電極１６ｂおよびＹ電極１６ｃ毎に所望の数のサステインパルスを選択的に印加できる。
【００４０】
図８は、図７に示した制御部ＣＮＴの動作の一例を示している。図８では、サステイン期間ＳＵＳに関する制御のみを示し、アドレス期間ＡＤＲに関する制御は示していない。図８のフローは、ハードウエアのみで実現されてもよく、ハードウエハをソフトウエアにより制御することにより実現されてもよい。
まず、ステップＳ１０において、階調検出回路６２は、１つの表示ライン分の画像データＲ０−９、Ｇ０−９、Ｂ０−９を受信する。なお、図７に示した制御部ＣＮＴは、複数の表示ラインおよび複数の画面の画像データを連続して受ける。このため、制御部ＣＮＴは、１つの表示ラインの画像データを受信する毎に、図８のフローを実施する。
【００４１】
ステップＳ１２において、階調検出回路６２は、１つの表示ラインの画像データに基づいて、画像を表示するために点灯するサブフィールドＳＦを画素ＰＸ毎に求める。上述したように、高階調の画像を表示する画素ＰＸでは、上位のサブフィールドＳＦ８やＳＦ７が使用される。また、低輝度と高輝度との画像が混在する表示ライン（例えば、上述した図５に示した表示ラインＬ１０２）では、サブフィールドＳＦ８の放電サイクル数を調整することで、サブフィールドＳＦ７を使用せずに高い輝度の画像を表示できる。
【００４２】
すなわち、階調検出回路６２は、表示ライン毎に、サステイン放電の不要な不要サブフィールドＳＦを生成できるか否かを検出する。ここで、不要サブフィールドＳＦは、１つの画素ＰＸの全ての放電セル（赤、青および緑）でサステイン放電が不要と検出されたサブフィールドである。
ステップＳ１４において、階調検出回路６２は、画像を表示するために点灯しない不要サブフィールドを生成できるか否かを判定する。不要サブフィールドを生成できない場合、ステップＳ１６において、階調検出回路６２は、サブフィールドＳＦ１−８の放電サイクル数を、標準回数Ｎ１に設定する。ステップＳ１６の動作は、例えば、後述する図１２の表示ラインＬ１を表示するための動作である。
【００４３】
一方、不要サブフィールドを生成できる場合、ステップＳ１８において、階調検出回路６２は、サブフィールドＳＦ１−８の少なくとも１つに、標準回数Ｎ１より多い回数のサステイン放電を設定することにより、不要サブフィールドを生成する。
ステップＳ２０において、階調検出回路６２は、不要サブフィールドを含むサブフィールドＳＦ１−８の少なくとも１つに、標準回数Ｎ１のサステイン放電の最少回数より少ない数のサステイン放電を設定する。ここで、この実施形態の最少回数は、図３に示したように、最下位のサブフィールドＳＦ１の４放電サイクルである。ステップＳ２０では、最も少ない放電サイクル数は、２放電サイクルまたは１放電サイクルに設定される。ステップＳ２０の動作は、例えば、後述する図１２の表示ラインＬ２−４を表示するための動作である。
【００４４】
最後に、ステップＳ３０において、サステイン制御回路６４は、サブフィールドＳＦ１−８を使用して、新たに設定された数のサステイン放電を発生させるために、階調検出回路６２からの情報に基づいてドライバＸＤＲＶ、ＹＤＲＶの動作を制御する。
すなわち、サステイン制御回路６４は、不要サブフィールドが存在しない表示ラインでは、各サブフィールドＳＦ１−８において、標準回数Ｎ１のサステイン放電を発生させるために、ドライバＸＤＲＶ、ＹＤＲＶの動作を制御する。また、サステイン制御回路６４は、不要サブフィールドが存在する表示ラインでは、サブフィールドＳＦ１−８の少なくとも１つにおいて、標準回数Ｎ１のうちの最少回数より少ない回数のサステイン放電を発生させるために、ドライバＸＤＲＶ、ＹＤＲＶの動作を制御する。
【００４５】
さらに、サステイン制御回路６４は、不要サブフィールドを生成した表示ラインでは、サブフィールドＳＦ１−８の少なくとも１つにおいて、標準回数Ｎ１より多い回数のサステイン放電を発生させるために、ドライバＸＤＲＶ、ＹＤＲＶの動作を制御する。
上述のステップＳ１０−３０の処理により、制御部ＣＮＴは、表示ライン毎に、入力画像の輝度の分布に応じて、不要サブフィールドを生成することができる。この結果、図７に示した制御部ＣＮＴは、生成した不要サブフィールドを利用することにより、表示される画像の輝度の最大値を下げずに、低い輝度の画像を表示するときの階調数を増やし、画質を向上できる。
【００４６】
なお、階調検出回路６２は、標準回数Ｎ１のサステイン放電が設定されたサブフィールドＳＦ１−８において、画像を表示するときに選択されないサブフィールドＳＦを不要サブフィールドとして検出してもよい。その際の制御部ＣＮＴの動作は、例えば、図９に示すフローになる。
図９は、図７に示した制御部ＣＮＴの動作の別の例を示している。図９の動作は、サブフィールドＳＦ間で放電サイクル数を調整する前、すなわち、標準回数Ｎ１のサステイン放電が設定されたサブフィールドＳＦ１−８において、不要サブフィールドが存在する場合を示している。図９では、図８と同様にサステイン期間ＳＵＳに関する制御のみを示し、アドレス期間ＡＤＲに関する制御は示していない。図９のフローは、ハードウエアのみで実現されてもよく、ハードウエハをソフトウエアにより制御することにより実現されてもよい。図８で説明した処理と同一の処理については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００４７】
図９の動作は、図８に示したステップＳ１４の処理の前後にステップＳ１３およびＳ１５の処理が追加されている。なお、図９の処理では、ステップＳ１２において、階調検出回路６２は、標準回数Ｎ１のサステイン放電をサブフィールドＳＦ１−８間で調整する前に、サステイン放電の発生しないサブフィールドを不要サブフィールドとして検出する。
ステップＳ１３において、階調検出回路６２は、不要サブフィールドの数が予め設定された閾値（例えば、２）より多いか否かを、判定する。不要サブフィールドの数が閾値より多い場合、ステップＳ２０において、階調検出回路６２は、サブフィールドＳＦ１−８の少なくとも１つに、標準回数Ｎ１のサステイン放電の最少回数より少ない数のサステイン放電を設定する。これにより、余分な不要サブフィールドを生成することを防止できる。また、不要サブフィールドを生成する処理（ステップＳ１４、Ｓ１８）を省くため、画像の表示処理の時間を短縮できる。
【００４８】
一方、不要サブフィールドの数が閾値以下の場合、ステップＳ１４において、階調検出回路６２は、不要サブフィールドを生成できるか否かを判定する。不要サブフィールドを生成できる場合、ステップＳ１８において、階調検出回路６２は、不要サブフィールドを生成し、不要サブフィールドを生成できない場合、処理は、ステップＳ１５に移る。
ステップＳ１５において、サステイン制御回路６４は、不要サブフィールドが存在するか否かを判定する。不要サブフィールドが存在する場合、処理は、ステップＳ２０に移り、不要サブフィールドが存在しない場合、ステップＳ１６において、階調検出回路６２は、サブフィールドＳＦ１−８の放電サイクル数を、標準回数Ｎ１に設定する。
【００４９】
上述の処理により、不要サブフィールドを生成できない場合（ステップＳ１４のＮｏ）でも、制御部ＣＮＴは、画像を表示するときに選択されないサブフィールドＳＦを不要サブフィールドとして利用できる。この結果、制御部ＣＮＴは、不要サブフィールドを生成できない表示ラインでも、不要サブフィールドが存在する場合、表示される画像の輝度の最大値を下げずに、低い輝度の画像を表示するときの階調数を増やし、画質を向上できる。なお、ステップＳ１３において、閾値を０に設定し、不要サブフィールドの有無のみを判定してもよい。この場合、ステップＳ１５の処理を省いてもよい。また、本発明では、制御部ＣＮＴは、図８および図９に示した動作のどちらの処理を実施してもよい。
【００５０】
図１０は、図７に示したＹドライバＹＤＲＶおよびＸドライバＸＤＲＶの詳細を示している。ＹドライバＹＤＲＶは、ドライバ回路ＤＲＶ（Ｙ）およびスキャンドライバ回路ＳＤを有している。ＸドライバＸＤＲＶは、ドライバ回路ＤＲＶ（Ｘ）およびラインドライバ回路ＬＤを有している。図に示すスイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ６（ＳＷ６ｎ、ＳＷ６ｍ）、ＳＷ７、ＳＷ８、ＳＷ９、ＳＷ１０は、例えば、ｎＭＯＳトランジスタ（ＭＯＳＦＥＴ）により構成される。各ｎＭＯＳトランジスタは、図に示すように、ソース・ドレイン間を接続する寄生ダイオードを有している。また、スイッチＳＷ５（ＳＷ５ｎ、ＳＷ５ｍ）、ＳＷ１１（ＳＷ１１ｎ、ＳＷ１１ｍ）は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）により構成される。
【００５１】
ドライバ回路ＤＲＶ（Ｙ）は、コイルＬａ、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４およびダイオードを有している。コイルＬａ、スイッチＳＷ１−４は、Ｙ電極（Ｙｎ、Ｙｍ等）に共振パルスを生成するための共振回路として動作する。共振パルスは、全てのＹ電極に共通の信号である。スイッチＳＷ１−４は、高論理レベルのスイッチ制御信号を受けたときにオンし、低論理レベルのスイッチ制御信号を受けたときにオフする。
【００５２】
スイッチＳＷ１のドレインおよびスイッチＳＷ３のソースは、接地線Ｇ１に接続されている。スイッチＳＷ１のソースは、順方向接続されたダイオードを介してコイルＬａの一端であるノードＮＤ１に接続されている。スイッチＳＷ３のドレインは、逆方向接続されたダイオードを介してノードＮＤ１に接続されている。ノードＮＤ１は、逆方向接続されたダイオードを介して電源Ｖｓ／２、−Ｖｓ／２にそれぞれ接続されている。スイッチＳＷ２は、ドレインを電源Ｖｓ／２に接続し、ソースをコイルＬａの他端であるノードＮＤ２に接続している。スイッチＳＷ４は、ソースを電源−Ｖｓ／２に接続し、ドレインをノードＮＤ２に接続している。ノードＮＤ２は、スキャンドライバ回路ＳＤにそれぞれ接続されている。
【００５３】
各スキャンドライバ回路ＳＤは、電源ＶｓｃとノードＮＤ２の間に直列に配置されたスイッチＳＷ５（ＳＷ５ｎ、ＳＷ５ｍ等）およびスイッチＳＷ６（ＳＷ６ｎ、ＳＷ６ｍ等）を有している。スイッチＳＷ５は、ドレインを順方向接続されたダイオードを介して電源Ｖｓｃに接続し、ソースをＹ電極（Ｙｎ、Ｙｍ等）に接続している。また、スイッチＳＷ５のドレインは、キャパシタＣ１を介してノードＮＤ２に接続されている。スイッチＳＷ６は、ソースをノードＮＤ２に接続し、ドレインをＹ電極に接続している。
【００５４】
ＸドライバＸＤＲＶは、ドライバ回路ＤＲＶ（Ｘ）およびラインドライバ回路ＬＤを有している。ＸドライバＸＤＲＶのドライバ回路ＤＲＶ（Ｘ）は、ドライバ回路ＤＲＶ（Ｙ）と同じ回路構成を有しているため、詳細な説明を省略する。例えば、ドライバ回路ＤＲＶ（Ｘ）は、コイルＬｂ、スイッチＳＷ７、ＳＷ８、ＳＷ９、ＳＷ１０およびダイオードを有している。コイルＬｂ、スイッチＳＷ７−１０は、Ｘ電極（Ｘｎ、Ｘｍ等）に共振パルスを生成するための共振回路として動作する。スイッチＳＷ７−１０は、高論理レベルのスイッチ制御信号を受けたときにオンし、低論理レベルのスイッチ制御信号を受けたときにオフする。また、ラインドライバ回路ＬＤは、スイッチＳＷ１１（ＳＷ１１ｎ、ＳＷ１１ｍ等）を有している。スイッチＳＷ１１は、ソースをノードＮＤ４に接続し、ドレインをＸ電極に接続している。キャパシタＣｐは、ＰＤＰ１０の容量を示している。
【００５５】
図１１は、図３に示したアドレス期間ＡＤＲおよびサステイン期間ＳＵＳの動作の詳細を示している。図では、スイッチＳＷ１−１１のオン、オフを制御する信号を、スイッチ制御信号ＳＷ１−１１と称する。スイッチＳＷ１−１１は、スイッチ制御信号ＳＷ１−１１の高論理レベル中にオンし、スイッチ制御信号ＳＷ１−１１の低論理レベル中にオフする。図中の星印は、放電の発生を示している。
【００５６】
アドレス期間ＡＤＲでは、スイッチＳＷ４、ＳＷ８およびＳＷ１１（ＳＷ１１ｎ、ＳＷ１１ｍ）は、常時オンする（図１１（ａ、ｂ、ｓ））。このため、図１０に示したノードＮＤ２は、電圧−Ｖｓ／２に設定される。Ｘ電極Ｘｎ、Ｘｍは、電圧Ｖｓ／２に設定される（図１１（ｃ、ｄ））。アドレス期間ＡＤＲにおいて、画素ＰＸの選択動作を実施しない期間、スイッチＳＷ５ｎ、ＳＷ５ｍはオンし、スイッチＳＷ６ｎ、ＳＷ６ｍはオフする（図１１（ｅ））。このため、Ｙ電極Ｙｎ、Ｙｍは、電圧Ｖｓｃに設定される（図１１（ｆ、ｇ））。そして、画素ＰＸを点灯するために選択するときに、アドレス電極Ａ１の駆動に同期して、対応するスイッチＳＷ５ｎ（またはＳＷ５ｍ）がオフし、対応するスイッチＳＷ６ｎ（またはＳＷ６ｍ）がオンする。これにより、Ｙ電極Ｙｎ（またはＹｍ）は、一時的に電圧−Ｖｓ／２に設定される（図１１（ｈ、ｉ））。そして、点灯する画素ＰＸを選択するスキャン動作が、表示ライン毎に実施される。
【００５７】
アドレス期間ＡＤＲからサステイン期間ＳＵＳに切り替わるときに、Ｘ電極Ｘｎ、Ｘｍの電圧は、スイッチＳＷ１０をオンすることにより、電圧−Ｖｓ／２に初期化される（図１１（ｊ、ｋ））。Ｙ電極Ｙｎ、Ｙｍの電圧は、スイッチＳＷ６ｎ、ＳＷ６ｍをオンすることにより−Ｖｓ／２に初期化される（図１１（ｌ、ｍ））。スイッチＳＷ５ｎ、ＳＷ５ｍは、サステイン期間ＳＵＳ中、常にオフされる。
【００５８】
この後、スイッチＳＷ１がオンし、スイッチＳＷ４がオフすることにより、接地線Ｇ１は、スイッチＳＷ１、コイルＬａ、スイッチＳＷ６ｎ、ＳＷ６ｍおよびＹ電極Ｙｎ、Ｙｍを介してキャパシタＣｐに接続される。Ｙ電極Ｙｎ、Ｙｍの電圧は、コイルＬａとキャパシタＣｐとのＬＣ共振作用により上昇する。次に、スイッチＳＷ２がオンすることにより、Ｙ電極Ｙｎ、Ｙｍの電圧は、電圧Ｖｓ／２にクランプされる（図１１（ｎ、ｏ））。
【００５９】
次に、スイッチＳＷ３がオンすることにより、キャパシタＣｐは、Ｙ電極Ｙｎ、Ｙｍ、スイッチＳＷ６ｎ、ＳＷ６ｍ、コイルＬａおよびスイッチＳＷ３を介して接地線Ｇ１に接続される。Ｙ電極Ｙｎ、Ｙｍの電圧は、コイルＬａとキャパシタＣｐとのＬＣ共振作用により下降する。次に、スイッチＳＷ４がオンすることにより、Ｙ電極Ｙｎ、Ｙｍの電圧は、電圧−Ｖｓ／２にクランプされる（図１１（ｐ、ｑ））。このように、スイッチＳＷ１−４を順次にオンすることにより、Ｙ電極Ｙｎ、Ｙｍにサステインパルスが印加される。Ｘ電極Ｘｎ、Ｘｍのサステインパルスも、Ｙ電極Ｙｎ、Ｙｍのサステインパルスと同様に、スイッチＳＷ７−１０を順次にオンすることにより生成される。
【００６０】
図７に示した階調検出回路６２により不要サブフィールドを有すると判定された表示ライン（例えば、Ｙｍ）では、サブフィールドＳＦ１−８の少なくともいずれかにおいて、サステインパルス（放電サイクル）の数は、不要サブフィールドを有していない表示ライン（例えば、Ｙｎ）に比べて少なく設定される。換言すれば、表示ラインＹｍでは、サステイン期間ＳＵＳ中に、放電を禁止する放電禁止期間ＤＩＳが設定される。放電禁止期間ＤＩＳは、Ｙ電極Ｙｍを電圧Ｖｓ／２にクランプした後、スイッチＳＷ６ｍをオフすることで生成される（図１１（ｒ））。Ｙ電極Ｙｍを電圧Ｖｓ／２にクランプすることより、スイッチＳＷ６ｍのオフ後に、図１０に示した寄生ダイオードを介してキャパシタＣｐに電流が流れることを防止できる。この結果、Ｙ電極Ｙｍは、ハイインピーダンス状態となり、スイッチＳＷ６ｍをオフする直前の状態（電圧）を維持する。また、放電期間ＤＩＳ中のスイッチＳＷ１１ｍは、Ｘ電極Ｘｍを電圧Ｖｓ／２にクランプした後、オフされる（図１１（ｔ））。このため、Ｘ電極Ｘｍも同様に、ハイインピーダンス状態となり、スイッチＳＷ１１ｍをオフする直前の状態（電圧）を維持する。
【００６１】
スイッチＳＷ６ｍのオフにより、Ｙ電極Ｙｍは、ハイインピーダンス状態となり、スイッチＳＷ１−４の動作に関わりなく、オフ直前の状態（電圧）を維持する。これにより、Ｘ電極ＸｍとＹ電極Ｙｍ間の電圧は、放電開始電圧に達しない。すなわち、放電禁止期間ＤＩＳ中、対応する表示ラインの画素ＰＸは、点灯しない。また、スイッチＳＷ１１ｍのオフにより、Ｘ電極Ｘｍに不要なサステインパルスが印加されないため、ＰＤＰ１０の消費電力を小さくすることができる。さらに、サステイン放電を標準回数Ｎ１より多く発生させる場合、対応する表示ラインのサステインパルスのみを増やすことができるため、全表示ラインのＸ電極のサステインパルスを増やす場合に比べて、ＰＤＰ１０の消費電力の増加を抑えることができる。
【００６２】
放電禁止期間ＤＩＳは、スイッチＳＷ３およびＳＷ９のオンに同期して、スイッチＳＷ６ｍおよびＳＷ１１ｍをそれぞれオンすることにより終了する。図１１に示した例では、スイッチＳＷ６ｍおよびＳＷ１１ｍのオフ期間を１放電サイクルと同じ長さに設定している。このため、表示ラインＹｍの放電サイクル数は、表示ラインＹｎに比べて１放電サイクルだけ少なく設定される。なお、サステイン放電を標準回数Ｎ１より多く発生させるときは、上述のサステインパルス数を放電サイクル数と同じにし、放電禁止期間ＤＩＳの設定により、上述した図３および図５に示した消去期間ＥＲＳを全表示ラインで同期させる。
【００６３】
この実施形態では、放電禁止期間ＤＩＳは、サステイン期間ＳＵＳの最後に設定される。しかし、放電禁止期間ＤＩＳの位置は、サステイン期間ＳＵＳの最初でもよく、中間でもよい。さらに、放電禁止期間ＤＩＳの位置を、可変にすることにより、擬似輪郭等を防止し、表示画像の品質を向上できる。
このように、本発明では、ラインドライバ回路ＬＤのスイッチＳＷ１１（ＳＷ１１ｎ、ＳＷ１１ｍ）およびスキャンドライバ回路ＳＤのスイッチＳＷ６（ＳＷ６ｎ、ＳＷ６ｍ）をサステイン期間ＳＵＳ中にオフすることにより、Ｘ電極およびＹ電極に印加される共振パルスの数（放電サイクル数）を表示ライン毎に容易に調整できる。換言すれば、全てのＸ電極およびＹ電極に共通の共振パルスが、ドライバ回路ＤＲＶ（Ｘ）およびＤＲＶ（Ｙ）により生成される場合にも、サステイン期間ＳＵＳの放電サイクル数を、スイッチＳＷ１１およびＳＷ６の制御のみで独立に調整できる。また、Ｘ電極に無駄なパルスが印加されないため、ＰＤＰ１０の消費電力を小さくできる。さらに、放電サイクル数をスイッチＳＷ１１およびＳＷ６のオン／オフを制御するだけで調整できるため、サステイン制御回路６４における放電禁止期間ＤＩＳを生成する論理を簡易に構成できる。
【００６４】
図１２は、不要サブフィールドがある場合の各サブフィールドの放電サイクル数を示している。図の網掛け部分は、標準回数Ｎ１のうちの最少回数より少ない数、あるいは標準回数Ｎ１より多い数の放電サイクルが設定されたサブフィールドＳＦを示している。説明を簡単にするために、４つの表示ラインＬ１−４を有するＰＤＰについて説明する。
ＰＤＰに表示される画像において、表示ラインＬ１は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の放電セルは、低い輝度の領域Ｌから高い輝度の領域Ｈまでを有している（例えば、上述した図４の画像ＩＭＧ１）。また、中央の表示ラインＬ２−３の画像では、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の放電セルは、低い輝度の領域Ｌ（低階調領域）と高い輝度の領域Ｈ（高階調領域）とに分離される（例えば、図４の画像ＩＭＧ２−３）。表示ラインＬ４では、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の放電セルのいずれにも高い輝度の領域H（高階調領域）を有していない（例えば、図４の画像ＩＭＧ４−５）。
【００６５】
すなわち、表示ラインＬ１は、不要サブフィールドを有していない。表示ラインＬ２−３は、サブフィールドＳＦ１−８に設定されている放電サイクル数（標準回数Ｎ１）の割り当てを調整することにより、不要サブフィールドが設けられている。表示ラインＬ４は、サブフィールドＳＦ１−８の放電サイクル数が標準回数Ｎ１のときに、不要サブフィールドを既に有している。図では、（１）から（６）までの６通りの制御手法を示している。
【００６６】
表示ラインＬ２−３において、手法（１）−（５）は、サブフィールドＳＦ８の放電サイクル数を標準回数Ｎ１より多い数に設定することにより、不要サブフィールドを設ける場合の例を示している。さらに、手法（５）は、サブフィールドＳＦ１−８の放電サイクル数が標準回数Ｎ１のときに、サブフィールドＳＦ５−６が既に不要サブフィールドであり、その状態から、不要サブフィールドＳＦ７を設けた場合の例である。また、手法（６）は、サブフィールドＳＦ７の放電サイクル数を標準回数Ｎ１より多い数に設定することにより、不要サブフィールドを設ける場合の例を示している。表示ラインＬ２−３は、例えば、上述した図５に示した表示ラインＬ１０２−１０３に相当する。
【００６７】
一方、表示ラインＬ４において、手法（１）、（２）、（６）は、不要サブフィールドがサブフィールドＳＦ８のみの場合の例を示している。手法（３）は、不要サブフィールドがサブフィールドＳＦ７−８の場合の例を示している。手法（４）は、不要サブフィールドがサブフィールドＳＦ６のみの場合の例を示している。手法（５）は、不要サブフィールドがサブフィールドＳＦ６−８の場合の例を示している。表示ラインＬ４は、例えば、上述した図５に示した表示ラインＬ１０４−１０５に相当する。なお、本発明では、図７に示した制御部ＣＮＴは、手法（１）−（６）の少なくとも１つを使用して不要サブフィールドの放電制御を実施する。
【００６８】
手法（１）において、不要サブフィールドを有していない表示ラインＬ１では、サブフィールドＳＦ１−８の放電サイクル数は、図５に示した表示ラインＬ１０１のように、４、８、１６、３２、６４、１２８、２５６、５１２にそれぞれ設定される（標準回数Ｎ１）。一方、表示ラインＬ２−３では、サブフィールドＳＦ１−７の放電サイクル数は、標準回数Ｎ１の半分にそれぞれ設定され、サブフィールドＳＦ８の放電サイクル数は、７６８に設定される。また、表示ラインＬ４では、サブフィールドＳＦ１−８の放電サイクル数は、標準回数Ｎ１の半分にそれぞれ設定される。
【００６９】
換言すれば、表示ラインＬ２−３では、図３に示したサブフィールドＳＦ１−６の放電サイクル数は、サブフィールドＳＦ２−７に割り当てられ、サブフィールドＳＦ１の放電サイクル数は、２に設定される。さらに、表示ラインＬ２−３では、サブフィールドＳＦ８の放電サイクル数は、サブフィールドＳＦ７の標準回数Ｎ１（＝２５６）とサブフィールドＳＦ８の標準回数Ｎ１（＝５１２）とを加算した７６８に設定される。表示ラインＬ４では、図３に示したサブフィールドＳＦ１−７の放電サイクル数は、サブフィールドＳＦ２−８に割り当てられ、サブフィールドＳＦ１の放電サイクル数は、２に設定される。
【００７０】
これにより、手法（１）では、予め設定された放電サイクル数の最少回数（＝４）より少ない放電サイクル数を有するサブフィールドＳＦ１を構成できる。したがって、高い輝度の領域Ｈを有していない表示ラインＬ４において、画像の階調数を従来の１２８階調から２５６階調に増やすことができ、低い輝度の画像（暗い画像）の画質を向上できる。
また、手法（１）では、低い輝度の領域Ｌと高い輝度の領域Ｈとに分離される表示ラインＬ２−３において、低い輝度の領域の階調数を従来の６４階調から１２８階調に増やすことができ、画質を向上できる。さらに、表示ラインＬ２−３では、サブフィールドＳＦ８の放電サイクル数は、サブフィールドＳＦ７およびＳＦ８の標準回数Ｎ１に相当する回数（２５６＋５１２＝７６８）に設定される。この結果、表示ラインＬ２−３は、入力階調が７６８以上の高い輝度の画像を表示できる。
【００７１】
手法（２）−（６）では、不要サブフィールドを有していない表示ラインＬ１の放電制御は、手法（１）と同じである。手法（２）では、表示ラインＬ２−３において、サブフィールドＳＦ８の放電サイクル数は、７６８に設定され、不要サブフィールドＳＦ７の放電サイクル数は、２に設定される。表示ラインＬ４では、不要サブフィールドＳＦ８の放電サイクル数は、２に設定される。これにより、手法（２）においても、手法（１）と同じ効果を得ることができる。
【００７２】
手法（３）では、表示ラインＬ２−３において、サブフィールドＳＦ１−６の放電サイクル数は、標準回数Ｎ１の４分の１にそれぞれ設定される。そして、表示ラインＬ２−３のサブフィールドＳＦ７およびＳＦ８の放電サイクル数は、２５６（標準回数Ｎ１）および７０４（＝６４＋１２８＋５１２）にそれぞれ設定される。また、表示ラインＬ４では、サブフィールドＳＦ１−８の放電サイクル数は、標準回数Ｎ１の４分の１にそれぞれ設定される。
【００７３】
換言すれば、表示ラインＬ２−３では、図３に示したサブフィールドＳＦ１−４の放電サイクル数は、サブフィールドＳＦ３−６に割り当てられ、サブフィールドＳＦ１−２の放電サイクル数は、１および２にそれぞれ設定される。さらに、表示ラインＬ２−３のサブフィールドＳＦ８の放電サイクル数は、サブフィールドＳＦ５およびＳＦ６の標準回数Ｎ１（＝６４および１２８）とサブフィールドＳＦ８の標準回数Ｎ１（＝５１２）とを加算した７０４に設定される。なお、表示ラインＬ２−３のサブフィールドＳＦ７の放電サイクル数は、サブフィールドＳＦ７の標準回数Ｎ１である２５６に設定される。表示ラインＬ４では、図３に示したサブフィールドＳＦ１−６の放電サイクル数は、サブフィールドＳＦ３−８に割り当てられ、サブフィールドＳＦ１−２の放電サイクル数は、１および２にそれぞれ設定される。
【００７４】
手法（３）では、高い輝度の領域Ｈを有していない表示ラインＬ４において、画像の階調数を従来の６４階調から２５６階調に増やすことができ、低い輝度の画像の画質をさらに向上できる。また、手法（３）では、表示ラインＬ２−３においても同様に、低い輝度の画像の階調数を従来の１６階調から６４階調に増やすことができ、画質をさらに向上できる。さらに、表示ラインＬ２−３では、サブフィールドＳＦ８の放電サイクル数は、サブフィールドＳＦ５−６およびＳＦ８の標準回数Ｎ１に相当する回数（６４＋１２８＋５１２＝７０４）に設定される。この結果、表示ラインＬ２−３は、入力階調が９６０以上の高い輝度の画像を表示できる。
【００７５】
なお、手法（３）の表示ラインＬ２−４のサブフィールドＳＦ１において、１回の放電サイクルは、サステイン期間ＳＵＳ中に最初にＹ電極（例えば、図１１に示したＹｍ）が電圧Ｖｓ／２に設定された後、スイッチＳＷ６ｍをオフし続けることにより実現できる。スイッチＳＷ１１ｍも同様に、サステイン期間ＳＵＳ中に最初にＸ電極が電圧Ｖｓ／２に設定された後、オフし続ける。すなわち、この場合、サステイン期間ＳＵＳの最初の放電と、最後の放電で１放電サイクルを実現できる。
【００７６】
手法（４）では、表示ラインＬ２において、不要サブフィールドＳＦ６の放電サイクル数は、２に設定される。そして、表示ラインＬ２のサブフィールドＳＦ８の放電サイクル数は、サブフィールドＳＦ６およびＳＦ８の標準回数Ｎ１をそれぞれ加算した回数である６４０（＝１２８＋５１２）に設定される。これにより、手法（４）では、表示ラインＬ２において、手法（１）と同し効果を得ることができる。
【００７７】
また、表示ラインＬ３では、不要サブフィールドＳＦ５およびＳＦ６の放電サイクル数は、１および２にそれぞれ設定される。そして、表示ラインＬ３のサブフィールドＳＦ８の放電サイクル数は、サブフィールドＳＦ５、ＳＦ６およびＳＦ８の標準回数Ｎ１をそれぞれ加算した回数である７０４（＝６４＋１２８＋５１２）に設定される。これにより、手法（４）では、表示ラインＬ３において、手法（３）と同し効果を得ることができる。なお、表示ラインＬ２およびＬ３では、入力階調が８９６以上および９６０以上の高い輝度の画像をそれぞれ表示できる。
【００７８】
一方、表示ラインＬ４では、不要サブフィールドＳＦ６の放電サイクル数は、２に設定される。これにより、中間の階調のサブフィールドのみ（例えば、ＳＦ６）が不要サブフィールドの場合にも、手法（４）では、画像の階調数を増やすことができ、低い輝度の画像の画質を向上できる。
手法（５）は、表示ラインＬ２−３において、サブフィールドＳＦ１−８の放電サイクル数が標準回数Ｎ１のときに、サブフィールドＳＦ５−６が既に不要サブフィールドであり、その状態から、不要サブフィールドＳＦ７を設けた場合の例である。
【００７９】
手法（５）では、表示ラインＬ４において、サブフィールドＳＦ１−８の放電サイクル数は、０、１、２、４、８、１６、３２、６４にそれぞれ設定される。ここで、図１０に示したように、スキャンドライバ回路ＳＤのスイッチＳＷ６をｎＭＯＳトランジスタで形成する場合、スイッチＳＷ６の寄生ダイオードにより、Ｙ電極の電圧は、ノードＮＤ２の電圧Ｖｓ／２への変化に追従してＶｓ／２に変化する。このため、サステイン期間ＳＵＳの全期間に放電禁止期間ＤＩＳを設定する場合にも、１回の放電サイクルが発生する。サステイン期間ＳＵＳの放電を禁止するために、この実施形態では、放電サイクル数が０に設定されたサブフィールド（例えば、ＳＦ１）において、アドレスドライバＡＤＲＶによるアドレスパルスの出力を停止する。この機能は、図７に示したサステイン制御回路６４からアドレスドライバＡＤＲＶに、放電する画素ＰＸの選択を禁止するアドレス禁止信号を出力することにより、容易に実現できる。
【００８０】
また、表示ラインＬ２−３では、サブフィールドＳＦ１−７の放電サイクル数は、０、１、２、４、８、１６、３２にそれぞれ設定され、サブフィールドＳＦ８の放電サイクル数は、７８４に設定される。なお、表示ラインＬ２−３の高い輝度の領域の入力階調が７８４から８４８までのため、サブフィールドＳＦ８の放電サイクル数は、７８４に設定される。これにより、表示ラインＬ２−３では、サブフィールドＳＦ７を不要サブフィールドにできる。
【００８１】
手法（６）では、表示ラインＬ２−３において、不要サブフィールドＳＦ６の放電サイクル数は、２に設定される。そして、表示ラインＬ２のサブフィールドＳＦ７の放電サイクル数は、サブフィールドＳＦ６およびＳＦ７の標準回数Ｎ１をそれぞれ加算した回数である３８４（＝１２８＋２５６）に設定される。表示ラインＬ４では、不要サブフィールドＳＦ８の放電サイクル数は、２に設定される。これにより、手法（６）においても、手法（１）と同し効果を得ることができる。
【００８２】
上述の手法（１）−（６）では、画像を表示するときの階調数を増やすことにより、低い輝度の画像の画質を向上できる。例えば、標準回数Ｎ１のサステイン放電が設定されたサブフィールドＳＦ１−８において、サブフィールドＳＦ８が使用されない画像の輝度は、最大輝度の半分以下である。一般に、人間の目は、相対的に低い輝度の画像の方が、高い輝度の画像より輝度の変化に敏感である。このため、低い輝度の画像の階調数を増やす方が、高い輝度の画像の階調数を増やすより、画質の向上効果は大きい。これは、放電サイクル数の差が”４”の場合、放電サイクル数２５６、２６０の輝度差（約１．５％の輝度変化）の方が、放電サイクル数５１２、５１６の輝度差（約０．８％の輝度変化）より判別しやすいことから明らかである。
【００８３】
図１３は、図１２に示した手法（１）−（６）において、画像の入力階調と、その画像を表示するために選択されるサブフィールドＳＦとの関係の一例を示している。図１３は、図１２に示した表示ラインＬ２に、手法（１）−（６）を適用した場合を示している。図中の符号の意味は、上述した図４と同じである。
手法（１）、（２）では、入力階調が２５６以下の低い輝度の領域Ｌと入力階調が７６８以上の高い輝度の領域Ｈとが混在した画像（例えば、図４に示した画像ＩＭＧ２）を表示できる。手法（４）では、入力階調が１２８以下の低い輝度の領域Ｌと入力階調が８９６以上の高い輝度の領域Ｈとが混在した画像を表示できる。さらに、手法（４）では、入力階調が２５６から３８４までの画像および入力階調が６４０から７６８までの画像も表示できる。
【００８４】
手法（６）では、入力階調が１２８以下の低い輝度の領域Ｌと入力階調が８９６以上の高い輝度の領域Ｈとが混在した画像を表示できる。さらに、手法（６）では、入力階調が３８４から６４０までの画像も表示できる。不要サブフィールドＳＦ６の標準回数Ｎ１のサステイン放電を、サブフィールドＳＦ７（手法（６））およびサブフィールドＳＦ８（手法（４））のどちらに加算するかで、表示できる画像の輝度の領域（中間の輝度の領域）が異なる。
【００８５】
手法（３）では、入力階調が６４以下の低い輝度の領域Ｌと入力階調が９６０以上の高い輝度の領域Ｈとが混在した画像を表示できる。さらに、手法（３）では、入力階調が２５６から３２０までの画像および入力階調が７０４から７６８までの画像も表示できる。手法（３）では、表示ラインＬ２において、不要サブフィールドの数が手法（４）に比べて多いため、表示される画像の輝度の領域が狭い分、表示階調を増やすことができる。手法（５）では、入力階調が６４以下の低い輝度の領域Ｌと入力階調が７８４から８４８までの高い輝度の領域Ｈとが混在した画像を表示できる。
【００８６】
図１４は、図１２に示したに手法（１）−（６）において、画像データを量子化するときの入力階調と表示階調（放電サイクル数）との関係の一例を示している。
一番上の図は、不要サブフィールドが存在しない場合、例えば、図１２に示した表示ラインＬ１を示している。中央の図は、不要サブフィールドが１つの場合、例えば、図１２に示した手法（１）、（２）、（６）の表示ラインＬ２−４および手法（４）の表示ラインＬ２、Ｌ４を示している。一番下の図は、不要サブフィールドが２つあるいは３つの場合、例えば、図１２に示した手法（３）、（５）の表示ラインＬ２−４および手法（４）の表示ラインＬ３を示している。
【００８７】
不要サブフィールドが存在しない表示ラインＬ１（一番上の図）では、画像データＲ０−９、Ｇ０−９、Ｂ０−９の値が、４つ増加する毎に表示階調が４つずつ増加する。具体的には、画像データＲ０−９、Ｇ０−９、Ｂ０−９の下位２ビットを”００”にリセットした値が、表示階調として設定される。これは、上位８ビットの画像データＲ２−９、Ｇ２−９、Ｂ２−９を用いて、２５６階調の画像を表示することと等価である。不要サブフィールドが存在しない表示ラインＬ１において、入力される画素データＲ０−９、Ｇ０−９、Ｂ０−９を表示するための表示階調（輝度値）を量子化するときの最少単位は、”４”である。
【００８８】
一方、不要サブフィールドが１つのみ存在する表示ラインＬ２−４（中央の図）では、画像データＲ０−９、Ｇ０−９、Ｂ０−９の値が、２つ増加する毎に表示階調が２つずつ増加する。すなわち、不要サブフィールドを有する表示ラインＬ２−４において、表示階調（輝度値）を量子化するときの最少単位は、”２”であり、不要サブフィールドが存在しない表示ラインＬ１に比べて小さく設定される。このように、図１２に示した手法（１）、（２）、（４）、（６）では、不要サブフィールドが１つのみ存在する表示ラインの表示階調を、不要サブフィールドが存在しない表示ラインの表示階調に比べて２倍に増やすことができる。
【００８９】
また、不要サブフィールドが２つあるいは３つ存在する表示ラインＬ２−４（一番下の図）では、画像データＲ０−９、Ｇ０−９、Ｂ０−９の値が、１つ増加する毎に表示階調が１つずつ増加する。すなわち、画像データＲ０−９、Ｇ０−９、Ｂ０−９の値が、そのまま表示階調として設定される。このように、図１２に示した手法（３）−（５）では、不要サブフィールドが２つあるいは３つ存在する表示ラインの表示階調を、不要サブフィールドが存在しない表示ラインの表示階調に比べて４倍に増やすことができる。
【００９０】
以上、第１の実施形態では、図３に示した空白期間ＢＬＫを利用して、サブフィールド間の放電サイクル数を調整することにより、不要サブフィールドを設けることができる。この結果、第１の実施形態では、不要サブフィールドを利用して、標準回数Ｎ１のうちの最少回数より少ない放電サイクル数を有するサブフィールドを構成できる。したがって、高い輝度の画像と低い輝度の画像が混在する場合に、相対的に低い輝度の画像の階調数を従来に比べて増やすことができ、低い輝度の画像の画質を向上できる。
【００９１】
また、階調検出回路６２は、サブフィールドの放電サイクル数が標準回数Ｎ１に設定された状態で、サステイン放電が発生しないサブフィールドが存在するときに、そのサブフィールドを不要サブフィールドとして検出できる。この場合にも、不要サブフィールドを利用することにより、標準回数Ｎ１のうちの最少回数より少ない放電サイクル数を有するサブフィールドを構成できる。したがって、高い輝度の画像と低い輝度の画像が混在する場合に、相対的に低い輝度の画像の階調数を従来に比べて増やすことができ、低い輝度の画像の画質を向上できる。
【００９２】
全てのＹ電極に共通の共振パルスが、ドライバ回路ＤＲＶ（Ｙ）により生成される場合にも、サステイン期間ＳＵＳの放電サイクル数を、スイッチＳＷ６の制御のみで表示ライン毎に独立に調整できる。全てのＸ電極に共通の共振パルスが、ドライバ回路ＤＲＶ（Ｘ）により生成される場合も同様に、サステイン期間ＳＵＳの放電サイクル数を、スイッチＳＷ１１の制御のみで表示ライン毎に独立に調整できる。したがって、放電サイクル数を調整するための制御を簡易にできる。換言すれば、サステイン制御回路６４において、放電禁止期間ＤＩＳを生成する論理を簡易に構成できる。
【００９３】
図１５は、本発明の第２の実施形態におけるＹドライバＹＤＲＶおよびＸドライバＸＤＲＶの詳細を示している。この実施形態では、ＹドライバＹＤＲＶのスキャンドライバ回路ＳＤおよびＸドライバＸＤＲＶのラインドライバ回路ＬＤが、第１の実施形態と相違している。スキャンドライバ回路ＳＤおよびラインドライバ回路ＬＤを除く構成は、第１の実施形態（図１−図９）と同じである。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。
【００９４】
この実施形態では、スキャンドライバ回路ＳＤのスイッチＳＷ６（ＳＷ６ｎ、ＳＷ６ｍ）は、ｎＭＯＳトランジスタではなくＩＧＢＴにより構成されている。ＩＧＢＴは、ゲートにＭＯＳＦＥＴを組み込んだバイポーラトランジスタである。ＩＧＢＴは、ｎＭＯＳトランジスタと異なり、ソース、ドレイン間に寄生ダイオードを持たない。このため、例えば、スイッチＳＷ６ｍのオフ中に、ノードＮＤ２がＶｓ／２まで上昇する場合にも、Ｙ電極Ｙｍの電圧は変化しない。
【００９５】
図１６は、第２の実施形態において、図３に示したアドレス期間ＡＤＲおよびサステイン期間ＳＵＳの動作の詳細を示している。上述した図１１と同じ動作については、詳細な説明を省略する。この実施形態は、放電禁止期間ＤＩＳの設定方法（スイッチＳＷ６ｍ、ＳＷ１１ｍの制御方法）および放電禁止期間ＤＩＳのＹ電極Ｙｍ、Ｘ電極Ｘｍの電圧が第１の実施形態と異なる。その他の波形は、第１の実施形態（図１１）と同じである。
【００９６】
放電禁止期間ＤＩＳは、Ｙ電極Ｙｍを電圧−Ｖｓ／２にクランプした後、スイッチＳＷ１をオンする前にスイッチＳＷ６ｍをオフすることで生成される。スイッチＳＷ６ｍのオフにより、Ｙ電極Ｙｍは、ハイインピーダンス状態となり、オフする直前の状態（電圧）を維持する。これにより、Ｘ電極ＸｍとＹ電極Ｙｍ間の電圧は、放電開始電圧に達しない。放電禁止期間ＤＩＳは、スイッチＳＷ４のオンに同期して、スイッチＳＷ６ｍをオンすることにより終了する。また、放電禁止期間ＤＩＳ中のスイッチＳＷ１１ｍは、Ｘ電極Ｘｍを電圧−Ｖｓ／２にクランプした後、スイッチＳＷ７をオンする前にオフされる。スイッチＳＷ１１ｍのオフにより、Ｘ電極Ｘｍは、ハイインピーダンス状態となり、オフする直前の状態（電圧）を維持する。これにより、放電禁止期間ＤＩＳ中に、Ｘ電極Ｘｍに不要なサステインパルスが印加されないため、ＰＤＰ１０の消費電力を小さくすることができる。放電禁止期間ＤＩＳの終了に伴い、スイッチＳＷ１１ｍは、スイッチＳＷ１０のオンに同期して、オンする。
【００９７】
この実施形態では、サステイン期間ＳＵＳの全期間にわたりスイッチＳＷ６ｍをオフすることにより、図に太い破線で示すように、サステイン期間ＳＵＳ中に特定のＹ電極（この例では、Ｙｍ）での放電を禁止できる。このとき、放電は、アドレス期間ＡＤＲと消去期間ＥＲＳのみで発生する。さらに、図１２に示した制御手法（５）のサブフィールドＳＦ１で説明したように、アドレス期間ＡＤＲに放電セルを選択しないことによりアドレス期間ＡＤＲ中に放電を禁止可能である。したがって、例えば、サステイン期間ＳＵＳの全期間にわたりスイッチＳＷ６ｍをオフするときに、アドレスパルスを印加するか否かにより、放電サイクル数が”０”の場合の輝度を変えることができる。この結果、低い輝度の画像（暗い画像）の階調数をさらに増やすことができる。
【００９８】
なお、この実施形態においても、放電禁止期間ＤＩＳの位置は、サステイン期間ＳＵＳの最初でもよく、中間でもよい。さらに、放電禁止期間ＤＩＳの位置を、可変にすることにより、擬似輪郭等を防止し、表示画像の品質を向上できる。
以上、第２の実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、ソース、ドレイン間に寄生ダイオードを持たないＩＧＢＴによりスキャンドライバ回路ＳＤを形成することにより、サステイン期間ＳＵＳに放電サイクル数を”０”に設定できる。したがって、アドレスパルスを印加するか否かを選択することにより、低い輝度の画像（暗い画像）の階調数をさらに増やすことができる。
【００９９】
なお、上述した実施形態では、本発明を、１フィールドが８個のサブフィールドＳＦ１−８で構成されるプラズマディスプレイパネルに適用する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、本発明を、１フィールドが１０個あるいはそれ以上のサブフィールドで構成されるプラズマディスプレイパネルに適用してもよい。また、サブフィールドの放電サイクル数は、２のｎ乗（ｎ＝２以上の整数）に限定されない。さらに、フィールドＦＬＤ内のサブフィールドＳＦ１−８（図３）は、順次に配列されなくてもよい。例えば、サブフィールドＳＦ８がフィールドＦＬＤの中央付近に配置されてもよい。
【０１００】
上述した実施形態では、１つの画素ＰＸが、３つの放電セル（赤（Ｒ）、緑（Ｇ）、青（Ｂ））により構成される例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、１つの画素ＰＸを４つ以上の放電セルにより構成してもよい。あるいは、１つの画素ＰＸが、赤（Ｒ）、緑（Ｇ）、青（Ｂ）以外の色を発生する放電セルにより構成されてもよく、１つの画素ＰＸが、赤（Ｒ）、緑（Ｇ）、青（Ｂ）以外の色を発生する放電セルを含んでもよい。
【０１０１】
上述した実施形態では、ＸドライバＸＤＲＶをドライバ回路ＤＲＶ（Ｘ）およびラインドライバ回路ＬＤを有する構成にする例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図１７に示すようにラインドライバ回路ＬＤを省いて、ＸドライバＸＤＲＶを構成してもよい。図１７のＸドライバＸＤＲＶは、第１の実施形態のＸドライバＸＤＲＶからラインドライバＬＤが省かれて構成されている。その他の構成は、第１の実施形態と同じである。この場合のアドレス期間ＡＤＲおよびサステイン期間ＳＵＳの動作を図１８に示す。図１８の動作は、スイッチＳＷ１１の制御が省かれたことにより、Ｘ電極Ｘｍのパルスが放電禁止期間ＤＩＳで停止しないことが、図１１と相違している。その他の動作は、図１１と同じである。この場合にも、上述した実施形態と同様の効果を得ることができる。
【０１０２】
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
【産業上の利用可能性】
【０１０３】
本発明は、プラズマディスプレイパネルおよびプラズマディスプレイ装置に適用できる。
【図面の簡単な説明】
【０１０４】
【図１】本発明の第１の実施形態を示す分解斜視図である。
【図２】図１に示したＰＤＰの要部の詳細を示す分解斜視図である。
【図３】１画面の画像を表示するためのフィールドの構成例を示す説明図である。
【図４】標準回数のサステイン放電が設定されたサブフィールドにおいて、画像の入力階調とその画像を表示するために選択されるサブフィールドとの関係の一例を示す説明図である。
【図５】図３に示したサブフィールドの構成例を示す説明図である。
【図６】図３に示したサブフィールドの放電動作の例を示す波形図である。
【図７】図１に示した回路部の概要を示すブロック図である。
【図８】図７に示した制御部の動作の一例を示すフロー図である。
【図９】図７に示した制御部の動作の別の例を示すフロー図である。
【図１０】図７に示したＹドライバおよびＸドライバの詳細を示す回路図である。
【図１１】図３に示したアドレス期間およびサステイン期間の動作の詳細を示すタイミング図である。
【図１２】不要サブフィールドがある場合の放電サイクル数を示す説明図である。
【図１３】図１２に示した手法（１）−（６）において、画像データの入力階調と、ＰＤＰに表示される画像の表示階調（放電サイクル数）との関係の一例を示す説明図である。
【図１４】図１２に示したに手法（１）−（６）において、画像データを量子化するときの入力階調と表示階調（放電サイクル数）との関係の一例を示す特性図である。
【図１５】本発明の第２の実施形態におけるＹドライバおよびＸドライバの詳細を示す回路図である。
【図１６】本発明の第２の実施形態において、図３に示したアドレス期間およびサステイン期間の動作の詳細を示すタイミング図である。
【図１７】本発明の変形例におけるＹドライバおよびＸドライバの詳細を示す回路図である。
【図１８】図１７に示したＹドライバおよびＸドライバを用いた場合において、図３に示したアドレス期間およびサステイン期間の動作の詳細を示すタイミング図である。
【符号の説明】
【０１０５】
１０‥プラズマディスプレイパネル（ＰＤＰ）；１２‥ＰＤＰの画像表示面；１４‥ＰＤＰの背面；１６‥前面基板；１６ａ、１８ａ‥ガラス基材；１６ｂ、１６ｃ、１８ｂ、ＢＥ、ＴＥ‥電極；１６ｄ、１８ｃ‥誘電体層；１６ｅ‥保護層；１８‥背面基板；１８ｄ‥隔壁；１８ｅ、１８ｆ、１８ｇ‥蛍光体；２０‥光学フィルタ；３０、４０‥筺体；３２‥筺体の開口部；５０‥ベースシャーシ；６０‥回路部；６２‥階調検出回路；６４‥サステイン制御回路；７０‥両面接着シート；ＡＤＲ‥アドレス期間；ＡＤＲＶ、ＸＤＲＶ、ＹＤＲＶ‥ドライバ；ＢＬＫ‥空白期間；Ｃ１−２、Ｃｐ‥キャパシタ；ＣＹＣ‥放電サイクル；ＣＮＴ‥制御部；ＤＩＳ‥放電禁止期間；ＤＲＶ、ＬＤ、ＳＤ‥ドライバ回路；ＤＳ‥放電空間；ＥＲＳ‥消去期間；ＦＬＤ‥フィールド；ＩＭＧ１−ＩＭＧ５‥画像；Ｌ１−４、Ｌ１０１−１０５‥表示ライン；Ｌａ、Ｌｂ‥コイル；Ｎ１‥標準回数；ＰＷＲ‥電源部；ＰＸ‥画素；ＲＳＴ‥リセット期間；ＳＦ‥サブフィールド；ＳＵＳ‥サステイン期間；ＳＷ１−１１‥スイッチ
【図１】
2008111931.tif 000003
【図２】
2008111931.tif 000004
【図３】
2008111931.tif 000005
【図４】
2008111931.tif 000006
【図５】
2008111931.tif 000007
【図６】
2008111931.tif 000008
【図７】
2008111931.tif 000009
【図８】
2008111931.tif 000010
【図９】
2008111931.tif 000011
【図１０】
2008111931.tif 000012
【図１１】
2008111931.tif 000013
【図１２】
2008111931.tif 000014
【図１３】
2008111931.tif 000015
【図１４】
2008111931.tif 000016
【図１５】
2008111931.tif 000017
【図１６】
2008111931.tif 000018
【図１７】
2008111931.tif 000019
【図１８】
2008111931.tif 000020