(57)【要約】【課題】スイッチング動作によって昇圧又は降圧を行ったり交流電圧を生成したりする電源回路において、スイッチング素子が動作を開始する前にディジタル制御部の異常を検出することにより、電源回路やその負荷となる装置に損傷を与えることを防止する。【解決手段】この電源回路は、駆動信号が印加されてスイッチング動作を行うスイッチング素子、及び、制御信号に基づいて駆動信号を生成する駆動回路を含むパワーブロックと、パワーブロックの所定の箇所における電圧又は電流を検出して検出信号を出力する少なくとも１つの検出回路と、検出信号に基づいてディジタル信号処理を行うことにより制御信号を生成する制御ブロックと、電源投入後に、制御ブロックが良好に動作しているか否かを判定し、制御ブロックが良好に動作していると判定した後にスイッチング素子に駆動信号が印加されるようにする診断回路とを具備する。【選択図】図１
2008035656.tif 000002
【特許請求の範囲】
【請求項１】
駆動信号が印加されてスイッチング動作を行う少なくとも１つのスイッチング素子、及び、制御信号に基づいて駆動信号を生成する少なくとも１つの駆動回路を含み、前記少なくとも１つのスイッチング素子のスイッチング動作によって昇圧又は降圧を行い又は交流電圧を生成するパワーブロックと、
前記パワーブロックの所定の箇所における電圧又は電流を検出して検出信号を出力する少なくとも１つの検出回路と、
前記少なくとも１つの検出回路から出力される検出信号に基づいてディジタル信号処理を行うことにより、前記少なくとも１つの駆動回路に供給される制御信号を生成する制御ブロックと、
電源投入後に、制御信号の電位の変化に基づいて、前記制御ブロックが良好に動作しているか否かを判定し、前記制御ブロックが良好に動作していると判定した後に、前記スイッチング素子に駆動信号が印加されるようにする診断回路と、
を具備する電源回路。
【請求項２】
前記診断回路が、
前記制御ブロックによって生成される制御信号に含まれているパルスの数をカウントするカウンタと、
電源投入後の所定の期間において前記カウンタによってカウントされるパルスの数が所定の範囲内にあるか否かを判定し、該パルスの数が所定の範囲内にあると判定したときに、前記スイッチング素子に駆動信号が印加されるようにするためのイネーブル信号を活性化する判定回路と、
を含む、請求項１記載の電源回路。
【請求項３】
前記診断回路が、
前記制御ブロックによって生成される制御信号の低周波成分を抽出するローパスフィルタと、
電源投入後の所定のタイミングにおいて前記ローパスフィルタから出力される信号の電位が所定の範囲内にあるか否かを判定し、該信号の電位が所定の範囲内にあると判定したときに、前記スイッチング素子に駆動信号が印加されるようにするためのイネーブル信号を活性化する判定回路と、
を含む、請求項１記載の電源回路。
【請求項４】
前記診断回路が、前記制御ブロックによって生成される制御信号と前記判定回路から出力されるイネーブル信号との論理積を求めることにより制御信号をゲートし、ゲートされた制御信号を前記駆動回路に供給する論理回路をさらに含む、請求項２又は３記載の電源回路。
【請求項５】
前記駆動回路が、
前記制御ブロックから供給される制御信号に基づいて駆動信号を生成する駆動信号生成回路と、
前記判定回路から出力されるイネーブル信号に従って、前記駆動信号生成回路の少なくとも一部に電源電圧を供給するか否かを切り換えるスイッチ回路と、
を含む、請求項２又は３記載の電源回路。
【請求項６】
前記パワーブロックが、
コア及び該コアに回巻された１次側巻線及び２次側巻線を有するトランスと、
前記トランスの１次側巻線に直列に接続され、駆動信号に従って前記トランスの１次側巻線に電流を流すスイッチング素子と、
前記トランスの１次側巻線に流れる電流を検出する１次側電流検出回路と、
前記トランスの２次側巻線に発生する電圧を整流及び平滑することにより出力電圧を生成する整流平滑回路と、
前記整流平滑回路によって生成される出力電圧を検出する２次側電圧検出回路と、
を含む、請求項１〜５のいずれか１項記載の電源回路。
【請求項７】
前記制御ブロックが、
前記１次側電流検出回路から出力される検出信号をＡ／Ｄ変換して検出データを出力する第１のＡ／Ｄ変換器と、
前記２次側電圧検出回路から出力される検出信号をＡ／Ｄ変換して検出データを出力する第２のＡ／Ｄ変換器と、
少なくとも前記第１及び第２のＡ／Ｄ変換器から出力される検出データに基づいてパルス変調を行うことにより制御信号を生成するディジタルシグナルプロセッサと、
を含む、請求項６記載の電源回路。
【請求項８】
前記パワーブロックが、
一端に直流電圧が印加される巻線を有するチョークコイルと、
前記チョークコイルの巻線の他端に接続され、駆動信号に従って前記チョークコイルの巻線に電流を流すスイッチング素子と、
前記スイッチング素子に流れる電流を検出するスイッチング電流検出回路と、
前記チョークコイルの巻線の他端に発生する電圧を整流及び平滑することにより出力電圧を生成する整流平滑回路と、
前記整流平滑回路によって生成される出力電圧を検出する出力電圧検出回路と、
を含む、請求項１〜５のいずれか１項記載の電源回路。
【請求項９】
前記制御ブロックが、
前記スイッチング電流検出回路から出力される検出信号をＡ／Ｄ変換して検出データを出力する第１のＡ／Ｄ変換器と、
前記出力電圧検出回路から出力される検出信号をＡ／Ｄ変換して検出データを出力する第２のＡ／Ｄ変換器と、
少なくとも前記第１及び第２のＡ／Ｄ変換器から出力される検出データに基づいてパルス変調を行うことにより制御信号を生成するディジタルシグナルプロセッサと、
を含む、請求項８記載の電源回路。
【請求項１０】
前記パワーブロックが、
一端に整流電圧が印加される巻線を有するチョークコイルと、
前記チョークコイルの巻線の他端に接続され、駆動信号に従って前記チョークコイルの巻線に電流を流すスイッチング素子と、
前記スイッチング素子に流れる電流を検出するスイッチング電流検出回路と、
前記チョークコイルの巻線の他端に発生する電圧を整流及び平滑することにより直流電圧を生成する整流平滑回路と、
前記整流平滑回路によって生成される直流電圧を検出する直流電圧検出回路と、
前記整流平滑回路によって生成される直流電圧が供給され、複数の駆動信号に従って交流電圧を生成する複数のスイッチング素子を含むインバータと、
前記整流平滑回路から前記インバータに供給される直流電流を検出する直流電流検出回路と、
を含む、請求項１〜５のいずれか１項記載の電源回路。
【請求項１１】
前記制御ブロックが、
前記スイッチング電流検出回路から出力される検出信号をＡ／Ｄ変換して検出データを出力する第１のＡ／Ｄ変換器と、
前記直流電圧検出回路から出力される検出信号をＡ／Ｄ変換して検出データを出力する第２のＡ／Ｄ変換器と、
前記直流電流検出回路から出力される検出信号をＡ／Ｄ変換して検出データを出力する第３のＡ／Ｄ変換器と、
前記第１〜第３のＡ／Ｄ変換器から出力される検出データに基づいて複数の制御信号を生成するディジタルシグナルプロセッサと、
を含む、請求項１０記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、電子機器において用いられる電源回路に関し、特に、スイッチング動作によって昇圧又は降圧を行うスイッチング電源回路、又は、スイッチング動作によって交流電圧を生成するインバータに関する。
【背景技術】
【０００２】
近年においては、電子機器の小型軽量化に伴い、小型軽量で効率良く電力を取り出すことのできる電源として、スイッチング動作によって昇圧又は降圧を行うスイッチング電源や、スイッチング動作によって交流電圧を生成するインバータが広く使用されている。このようなスイッチング動作を行う電源においては、スイッチング素子に対する高速かつ高精度な制御が求められており、従来のアナログ回路を用いた制御に替わって、ディジタル回路を用いた制御が検討されている。
【０００３】
ディジタル回路を用いることにより、制御信号の周波数帯域が制限されたり量子化誤差が発生したりするというデメリットがあるものの、回路を集積化することにより制御回路の小型化が容易である。また、制御アルゴリズムを一般化することにより制御回路に汎用性を持たせることができるので、電源回路に対する様々な要求に応じて、同一の制御回路を能力の異なる複数種類のスイッチング素子と組み合わせることが容易となる。さらに、ディジタル制御技術には、今後の発展が期待されている。
【０００４】
関連する技術として、下記の特許文献１には、スイッチング電源装置において、ディジタル制御を行うためにディジタルシグナルプロセッサ（ＤＳＰ）を用いることが開示されている。このスイッチング電源装置によれば、過電流状態を生じた場合に、スイッチング周期ごとにスイッチング素子の駆動パルスを制限することができるため、例えば、誤って出力端子を短絡した場合のように装置に異常状態を生じても、迅速に適確な制御を行うことができる。しかしながら、ＤＳＰは、外部からのノイズ等によって予期しない動作を行うことがあり、そのようなＤＳＰの暴走を早期に発見することによって、スイッチング電源装置やその負荷となる装置の損傷を防止する必要が生じる。
【０００５】
下記の特許文献２には、ＤＳＰの暴走による装置破壊を未然に防止することが可能なスイッチング電源が開示されている。このスイッチング電源は、トランスを駆動するスイッチング素子に流れる電流を検出するトランスの１次側に配置された電流値検出回路と、スイッチング素子を駆動するディジタル制御部と、電流値検出信号に基づいてディジタル制御部の異常を検出するディジタル制御部異常検出回路とを備え、ディジタル制御部異常検出信号に基づいてディジタル制御部がスイッチング素子をオフすることを特徴としている。しかしながら、スイッチング素子が動作を開始した後でディジタル制御部の異常を検出したのでは、異常が検出される前にスイッチング電源装置やその負荷となる装置に損傷を与えてしまうおそれがある。
【特許文献１】特開２０００−１４１４４号公報（第２、７頁、図１）
【特許文献２】特開２００３−２６４９８０号公報（第２、４頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、上記の点に鑑み、本発明は、スイッチング素子のスイッチング動作によって昇圧又は降圧を行ったり交流電圧を生成したりする電源回路において、スイッチング素子が動作を開始する前にディジタル制御部の異常を検出することにより、電源回路やその負荷となる装置に損傷を与えることを防止することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するため、本発明の１つの観点に係る電源回路は、駆動信号が印加されてスイッチング動作を行う少なくとも１つのスイッチング素子、及び、制御信号に基づいて駆動信号を生成する少なくとも１つの駆動回路を含み、少なくとも１つのスイッチング素子のスイッチング動作によって昇圧又は降圧を行い又は交流電圧を生成するパワーブロックと、パワーブロックの所定の箇所における電圧又は電流を検出して検出信号を出力する少なくとも１つの検出回路と、該少なくとも１つの検出回路から出力される検出信号に基づいてディジタル信号処理を行うことにより、少なくとも１つの駆動回路に供給される制御信号を生成する制御ブロックと、電源投入後に、制御信号の電位の変化に基づいて、制御ブロックが良好に動作しているか否かを判定し、制御ブロックが良好に動作していると判定した後に、スイッチング素子に駆動信号が印加されるようにする診断回路とを具備する。
【発明の効果】
【０００８】
本発明によれば、電源投入後に制御ブロックが良好に動作していると判定してからスイッチング素子に駆動信号が印加されるようにする診断回路を設けたことにより、電源回路やその負荷となる装置に損傷を与えることを防止することができる。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る電源回路の構成を示す図である。第１の実施形態においては、トランスを用いたスイッチング電源回路を例にとって説明する。このスイッチング電源回路は、入力端子１及び２に供給される交流電源電圧を整流及び平滑することにより直流電圧を生成する整流平滑回路１０と、１次側巻線２１に印加される交流電圧を昇圧又は降圧して２次側巻線２２から出力するトランス２０と、トランスの１次側巻線２１に直列に接続され、パルス状の駆動信号に従って１次側巻線２１に電流を流すスイッチング素子３０と、スイッチング素子３０を駆動するための駆動信号を生成する駆動回路４０と、トランスの１次側巻線２１に流れる電流を検出する１次側電流検出回路５０とを有している。
【００１０】
さらに、このスイッチング電源回路は、トランスの２次側巻線２２に発生する電圧を半波整流するダイオード６１及び整流電圧を平滑するコンデンサ６２を含む整流平滑回路６０と、コンデンサ６２の両端における平滑電圧を検出する２次側電圧検出回路７０と、整流平滑回路６０から出力端子３及び４を介して出力される電流を検出する２次側電流検出回路８０と、各種検出回路の検出結果に基づいてスイッチング素子３０の制御を行うための制御信号を生成する制御ブロック９０と、制御ブロック９０の起動時の動作を診断するための診断回路１００と、アイソレータ１１１及び１１２とを有している。
【００１１】
整流平滑回路１０は、例えば、ダイオードブリッジとコンデンサとを含んでおり、入力端子１と入力端子２との間に印加される交流電圧をダイオードブリッジによって全波整流し、コンデンサによって平滑する。
【００１２】
トランス２０は、磁性体のコア２３と、コア２３に回巻された１次側巻線２１、２次側巻線２２、及び、２つの補助巻線（図示せず）とを有している。１次側巻線２１の巻数をＮ１とし、２次側巻線２２の巻数をＮ２とすると、損失がないとした場合に、１次側と２次側との間の昇圧比は、Ｎ２／Ｎ１となる。なお、トランス２０に付されたドットの記号は、巻線の極性を示している。また、２つの補助巻線は、１次側の回路及び２次側の回路に電源電圧を供給するために使用される。
【００１３】
一般に、スイッチング電源において、トランスの１次側から２次側への電力伝達方式としては、スイッチング素子がオンした時に１次側から２次側に電力を伝達するフォワード方式と、スイッチング素子がオフした時に１次側から２次側に電力を伝達するフライバック方式とがある。本実施形態においては、２次側において高電圧の出力を多数取り出すことのできるフライバック方式を採用している。
【００１４】
図１に示すようなフライバック型のスイッチング電源においては、トランスの１次側巻線２１と２次側巻線２２とが逆極性の関係となっており、スイッチング素子３０がオンしている間は、トランス２０の１次側電流は増加するが、トランス２０の２次側においてはダイオードで逆バイアスされているので２次側電流は流れない。トランス２０は、スイッチング素子３０がオンしている時に、コア２３にエネルギーを蓄える。
【００１５】
次に、スイッチング素子３０がオフすると、磁場が電流を維持しようとするので、トランス２０の電圧極性が反転して、トランス２０の２次側において電流が流れる。トランス２０の２次側電流は、トランスの２次側巻線２２に直列接続されたダイオード６１を介してコンデンサ６２に充電されることにより、出力端子３と出力端子４との間に直流出力電圧を発生させる。スイッチング素子３０としては、例えば、ＭＯＳＦＥＴ（金属酸化物半導体−電界効果トランジスタ）が用いられる。
【００１６】
トランス２０の１次側回路及び２次側回路には、トランス２０の２つの補助巻線によって生成された交流電圧を整流及び平滑して得られた内部電源電圧がそれぞれ供給される。出力端子４がアース電位（接地電位）に接続されているので、２次側回路の基準電位はアース電位となるが、１次側回路の基準電位はアース電位からアイソレートされている。図１において、１次側回路としては、駆動回路４０、１次側電流検出回路５０、制御ブロック９０、及び、診断回路１００が該当し、２次側回路としては、２次側電圧検出回路７０、及び、２次側電流検出回路８０が該当する。
【００１７】
従って、２次側電圧検出回路７０とＡ／Ｄ変換器９２との間には、アイソレータ１１１が接続され、２次側電流検出回路８０とＡ／Ｄ変換器９３との間には、アイソレータ１１２が接続されている。アイソレータ１１１及び１１２としては、例えば、電気信号を光信号に変換して送信する送信部と、該送信部によって送信される光信号を受信して電気信号に変換する受信部とを有するフォトカプラ等の光信号伝送素子が用いられる。なお、２次側電流検出回路８０が、電流プローブのように、出力電流を電流経路に非接触で検出するタイプの検出回路である場合には、アース電位からアイソレートされた検出信号を生成することができるので、アイソレータ１１２を省略することができる。
【００１８】
制御ブロック９０は、Ａ／Ｄ変換器９１〜９３と、スイッチング電源回路の制御機能を一体化して収めたＤＳＰ（digital signal processor：ディジタル信号プロセッサ）９４とを含んでいる。Ａ／Ｄ変換器９１は、１次側電流検出回路５０から出力されるアナログの検出信号をディジタルの検出信号（検出データ）に変換してＤＳＰ９４に出力する。また、Ａ／Ｄ変換器９２は、アイソレータ１１１から出力されるアナログの検出信号を検出データに変換してＤＳＰ９４に出力し、Ａ／Ｄ変換器９３は、アイソレータ１１２又は２次側電流検出回路８０から出力されるアナログの検出信号を検出データに変換してＤＳＰ９４に出力する。
【００１９】
ＤＳＰ９４には、ＣＰＵに動作を行わせるためのソフトウェア（制御プログラム）が格納されているＥＥＰＲＯＭ等の不揮発性メモリと、各種のデータを一時的に記憶するためのＤＲＡＭやＳＲＡＭ等のメモリが内蔵されている。ＤＳＰ９４は、Ａ／Ｄ変換器９１〜９３の内の少なくとも１つから出力される検出データに基づいてディジタル信号処理を行うことにより、パルス変調（ＰＷＭ）によって、スイッチング素子３０を制御するための制御信号（ＰＷＭ信号）を生成する。なお、検出回路及びＡ／Ｄ変換器の種類や数は、必要に応じて適宜変更することができる。
【００２０】
例えば、ＤＳＰ９４は、２次側電圧検出回路７０の検出結果のみに基づいて制御信号を生成するようにしても良い。また、ＤＳＰ９４は、２次側電圧検出回路７０の検出結果、及び、２次側電流検出回路８０の検出結果に基づいて、制御信号を生成するようにしても良い。一般に、従来のアナログ電源回路における出力制御は、出力電圧に基づいて行われるか出力電流に基づいて行われるかのいずれかであったが、ディジタル信号処理を用いることにより、出力電力に基づいて出力制御を行うこともできるようになる。
【００２１】
あるいは、ＤＳＰ９４は、１次側電流検出回路５０の検出結果、及び、２次側電圧検出回路７０の検出結果に基づいて、制御信号を生成するようにしても良い。また、ＤＳＰ９４は、１次側電流検出回路５０の検出結果、２次側電圧検出回路７０の検出結果、及び、２次側電流検出回路８０の検出結果に基づいて、制御信号を生成するようにしても良い。
【００２２】
Ａ／Ｄ変換された検出データを取り込んでからパルス変調のための演算を行って駆動信号を生成するまでに要する時間は、スイッチング素子３０のスイッチング周期内に収める必要があるが、制御ブロック９０において、汎用マイコンに比べて演算処理速度が速いＤＳＰを用いることにより、スイッチング素子を１０ｋＨｚ〜１２０ｋＨｚ程度の高い周波数でスイッチングさせることができる。そのために、ＤＳＰ９４は、４０ＭＨｚ〜１５０ＭＨｚ程度の周波数を有するクロック信号が供給されて動作する。
【００２３】
診断回路１００は、電源投入後に、制御信号の電位の変化に基づいて、制御ブロック９０のＤＳＰ９４が良好に動作しているか否かを判定し、ＤＳＰ９４が良好に動作していると判定した後に、スイッチング素子３０に駆動信号が印加されるようにする。
【００２４】
図２は、図１のスイッチング電源回路における診断回路の第１の具体例を示す図である。この例においては、診断回路１００が、ＤＳＰ９４によって生成される制御信号に含まれているパルスの数をカウントするカウンタ１０１と、電源投入時に一定期間だけ活性化されるシステムリセット信号を所定の期間遅延させる遅延回路１０２と、電源投入後の所定の期間においてカウンタ１０１によってカウントされるパルスの数が所定の範囲内にあるか否かを判定し、パルスの数が所定の範囲内にあると判定したときに、スイッチング素子３０に駆動信号が印加されるようにするためのイネーブル信号を活性化する判定回路１０３と、制御信号と判定回路１０３の出力信号との論理積を求めるＡＮＤ回路１０４とを含んでいる。
【００２５】
システムリセット信号がカウンタ１０１のリセット端子に供給されるので、電源投入時にカウンタ１０１がリセットされる。その後、カウンタ１０１は、ＤＳＰ９４によって生成される制御信号に含まれているパルスの立上がりエッジに同期してカウント値をインクリメントする。カウンタ１０１から出力されるカウント値は、判定回路１０３に入力される。
【００２６】
判定回路１０３は、遅延回路１０２によって遅延されたシステムリセット信号の立上がりエッジに同期して、カウンタ１０１から出力されるカウント値をラッチする。さらに、判定回路１０３は、ラッチされたカウント値が所定の範囲内にあるか否かを判定し、ラッチされたカウント値が所定の範囲内にあると判定したときに、イネーブル信号を活性化する。ここで、所定の範囲は、下限値のみを有していても良いし、下限値及び上限値を有していても良い。
【００２７】
ＡＮＤ回路１０４は、ＤＳＰ９４によって生成される制御信号と判定回路１０３から出力されるイネーブル信号との論理積を求めることにより制御信号をゲートし、ゲートされた制御信号を駆動回路４０（図１）に供給する。このようにすれば、ＤＳＰ９４によって生成される制御信号がハイレベルに固定されているような場合には、ラッチされたカウント値が所定の範囲外にあると判定され、制御信号がローレベルとなって駆動信号もローレベルとなり、スイッチング素子３０がオンすることはない。
【００２８】
図３は、図１のスイッチング電源回路における診断回路の第２の具体例を示す図である。この例においては、診断回路１００が、制御信号の低周波成分を抽出するローパスフィルタ（ＬＰＦ）１０５と、ローパスフィルタ１０５から出力される信号の電位を第１の基準電位ＶＲＥＦ１と比較するコンパレータ１０６と、ローパスフィルタ１０５から出力される信号の電位を第２の基準電位ＶＲＥＦ２と比較するコンパレータ１０７と、コンパレータ１０６の出力信号とコンパレータ１０７の出力信号との論理積を求めるＡＮＤ回路１０８と、電源投入時に一定期間だけ活性化されるシステムリセット信号を所定の期間遅延させる遅延回路１０２と、電源投入後の所定のタイミングにおいてＡＮＤ回路１０８の出力信号をラッチするＤフリップフロップ１０９と、制御信号とＤフリップフロップ１０９の出力信号との論理積を求めるＡＮＤ回路１０４とを含んでいる。
【００２９】
コンパレータ１０６は、ローパスフィルタ１０５から出力される信号の電位が第１の基準電位ＶＲＥＦ１よりも小さいときに出力信号をハイレベルに活性化し、コンパレータ１０７は、ローパスフィルタ１０５から出力される信号の電位が第２の基準電位ＶＲＥＦ２よりも大きいときに出力信号をハイレベルに活性化する。従って、ローパスフィルタ１０５から出力される信号の電位ＶＬＰＦが所定の範囲（ＶＲＥＦ２＜ＶＬＰＦ＜ＶＲＥＦ１）内にあれば、ＡＮＤ回路１０８からハイレベルの信号が出力される。
【００３０】
フリップフロップ１０９のデータ入力端子Ｄには、ＡＮＤ回路１０８の出力信号が入力され、クロック信号入力端子Ｃには、遅延回路１０２によって遅延されたシステムリセット信号が入力され、リセット端子Ｒには、システムリセット信号が供給される。Ｄフリップフロップ１０９は、電源投入時にリセットされ、その後、遅延回路１０２によって遅延されたシステムリセット信号の立上がりエッジに同期して、ＡＮＤ回路１０８の出力信号をラッチし、イネーブル信号として出力する。
【００３１】
従って、コンパレータ１０６〜Ｄフリップフロップ１０９によって構成される判定回路は、電源投入後の所定のタイミングにおいて、ローパスフィルタ１０５から出力される信号の電位が所定の範囲内にあるか否かを判定し、該信号の電位が所定の範囲内にあると判定したときに、スイッチング素子３０に駆動信号が印加されるようにするためのイネーブル信号を活性化する。
【００３２】
ＡＮＤ回路１０４は、ＤＳＰ９４によって生成される制御信号とＤフリップフロップ１０９から出力されるイネーブル信号との論理積を求めることにより制御信号をゲートし、ゲートされた制御信号を駆動回路４０（図１）に供給する。このようにすれば、ＤＳＰ９４によって生成される制御信号がハイレベルに固定されているような場合には、ローパスフィルタ１０５から出力される信号の電位が所定の範囲外にあると判定され、制御信号がローレベルとなって駆動信号もローレベルとなり、スイッチング素子３０がオンすることはない。
【００３３】
あるいは、図２及び図３において、診断回路１００が、入力される制御信号をそのまま出力し、イネーブル信号を駆動回路４０（図１）に供給するようにしても良い。その場合には、駆動回路４０が、イネーブル信号が活性化されたときに駆動信号をスイッチング素子３０に供給し、イネーブル信号が非活性化されたときに駆動信号をローレベルに固定する。そのような駆動回路４０の例を、図４に示す。
【００３４】
図４に示す駆動回路４０は、供給される制御信号のレベルをシフトするレベルシフタ４１と、レベルシフタ４１の出力信号をバッファする２つの反転回路（インバータ）４２及び４３と、これらの反転回路４２及び４３の電源ラインに接続されたスイッチ回路４４とを含んでいる。
【００３５】
レベルシフタ４１には、電源電位ＶＤＤ及びＶＳＳと、スイッチング素子３０の駆動のために用いられる高電位の電源電位ＶＨが供給される。レベルシフタ４１は、制御信号の電圧範囲を、電源電圧（ＶＤＤ−ＶＳＳ）の範囲から、電源電圧（ＶＨ−ＶＳＳ）の範囲に変換する。ここで、例えば、電源電圧（ＶＤＤ−ＶＳＳ）は５Ｖであり、電源電圧（ＶＨ−ＶＳＳ）は１５Ｖである。
【００３６】
反転回路４２及び４３は、電源電位ＶＨ及びＶＳＳが供給されて動作する。ここで、スイッチ回路４４が、イネーブル信号に従って電源電位ＶＨの供給をオン／オフする。例えば、スイッチ回路４４は、電源電位ＶＨと反転回路４２及び４３の電源ラインとの間に接続されたＰチャネルトランジスタと、このＰチャネルトランジスタのゲート電位を制御するＮチャネルトランジスタとによって構成される。ＮチャネルトランジスタのドレインはＰチャネルランジスタのゲートに接続され、ソースは電源電位ＶＳＳに接続され、ゲートにはイネーブル信号が供給される。
【００３７】
イネーブル信号がローレベルに非活性化されているときには、スイッチ回路４４がオフして反転回路４２及び４３に電源電位ＶＨが供給されないので、反転回路４３から出力される駆動信号はローレベルとなる。従って、スイッチング素子３０はオフ状態を維持する。イネーブル信号がハイレベルに活性化されると、スイッチ回路４４がオンして反転回路４２及び４３に電源電位ＶＨが供給されるので、制御信号に基づいて反転回路４３からパルス状の駆動信号が出力される。図１に示すスイッチング素子３０は、駆動回路４０から駆動信号が印加されてスイッチング動作を行う。
【００３８】
次に、本発明の第２の実施形態について説明する。
図５は、本発明の第２の実施形態に係る電源回路の構成を示す図である。第２の実施形態においては、チョークコイルを用いたチョッパ方式昇圧型のスイッチング電源回路を例にとって説明する。
【００３９】
このスイッチング電源回路は、交流電圧の入力端子１及び２に接続された整流平滑回路１０と、一端が整流平滑回路１０に接続され、巻線に流れる電流によって発生する磁気エネルギーをコアに蓄えるチョークコイル１２０と、チョークコイル１２０の他端に接続され、パルス状の駆動信号に従ってチョークコイル１２０に電流を流すスイッチング素子３０と、スイッチング素子３０に流れる電流を検出するスイッチング電流検出回路１３０とを有している。ここで、チョークコイル１２０としてトランスの１次側巻線を用いる場合には、トランスの２次側巻線を内部電源の生成用に利用することができる。
【００４０】
さらに、このスイッチング電源回路は、チョークコイル１２０の他端に発生する電圧を半波整流するダイオード６１及び整流電圧を平滑するコンデンサ６２を含む整流平滑回路６０と、コンデンサ６２の両端における平滑電圧を検出する出力電圧検出回路１４０と、整流平滑回路６０から出力端子３及び４を介して出力される電流を検出する出力電流検出回路１５０と、各種検出回路の検出結果に基づいてスイッチング素子３０の制御を行うための制御信号を生成する制御ブロック９０と、制御ブロック９０の起動時の動作を診断するための診断回路１００とを有している。
【００４１】
チョークコイル１２０は、スイッチング素子３０がオンしている時に、コアにエネルギーを蓄える。次に、スイッチング素子３０がオフすると、磁場が電流を維持しようとするので、チョークコイル１２０の電流がダイオード６１を介してコンデンサ６２に流れ、コンデンサ６２が充電されることにより、出力端子３と出力端子４との間に直流出力電圧を発生させる。
【００４２】
Ａ／Ｄ変換器９１は、スイッチング電流検出回路１３０から出力されるアナログの検出信号をディジタルの検出信号（検出データ）に変換してＤＳＰ９４に出力する。また、Ａ／Ｄ変換器９２は、出力電圧検出回路１４０から出力されるアナログの検出信号を検出データに変換してＤＳＰ９４に出力し、Ａ／Ｄ変換器９３は、出力電流検出回路１５０から出力されるアナログの検出信号を検出データに変換してＤＳＰ９４に出力する。
【００４３】
ＤＳＰ９４は、Ａ／Ｄ変換器９１〜９３の内の少なくとも１つから出力される検出データに基づいてディジタル信号処理を行うことにより、パルス変調（ＰＷＭ）によって、スイッチング素子３０を制御するための制御信号（ＰＷＭ信号）を生成する。なお、検出回路及びＡ／Ｄ変換器の種類や数は、必要に応じて適宜変更することができる。
【００４４】
例えば、ＤＳＰ９４は、出力電圧検出回路１４０の検出結果のみに基づいて制御信号を生成するようにしても良い。また、ＤＳＰ９４は、出力電圧検出回路１４０の検出結果、及び、出力電流検出回路１５０の検出結果に基づいて、制御信号を生成するようにしても良い。
【００４５】
あるいは、ＤＳＰ９４は、スイッチング電流検出回路１３０の検出結果、及び、出力電圧検出回路１４０の検出結果に基づいて、制御信号を生成するようにしても良い。また、ＤＳＰ９４は、スイッチング電流検出回路１３０の検出結果、出力電圧検出回路１４０の検出結果、及び、出力電流検出回路１５０の検出結果に基づいて、制御信号を生成するようにしても良い。
【００４６】
診断回路１００は、電源投入後に、制御信号の電位の変化に基づいて、制御ブロック９０のＤＳＰ９４が良好に動作しているか否かを判定し、ＤＳＰ９４が良好に動作していると判定した後に、スイッチング素子３０に駆動信号が印加されるようにする。
【００４７】
次に、本発明の第３の実施形態について説明する。
図６は、本発明の第３の実施形態に係る電源回路の構成を示す図である。第３の実施形態においては、交流電圧を整流及び平滑して得られた直流電圧を用いて、モータを駆動するための３相交流電圧を発生するモータ・インバータを例にとって説明する。
【００４８】
このモータ・インバータは、入力される交流電圧（ＡＶ１００Ｖ）に含まれているノイズ成分をカットするための入力フィルタ１１と、交流電圧を整流する整流回路１２と、一端が整流回路１２に接続され、巻線に流れる電流によって発生する磁気エネルギーをコアに蓄えるチョークコイル１２０と、パルス状の駆動信号に従ってチョークコイル１２０に電流を流すスイッチング素子３０と、チョークコイル１２０の他端に発生する電圧を半波整流するダイオード６１及び整流電圧を平滑するコンデンサ６２を含む整流平滑回路６０とを有している。これらは、入力される電圧を直流電圧に変換する際に電圧及び電流における波形及び位相を合わせて力率を改善するＰＦＣ（power factor controller：力率改善コントロール）回路を構成している。
【００４９】
さらに、このモータ・インバータは、スイッチング素子３０に流れる電流を検出するスイッチング電流検出回路１３０と、ＰＦＣ回路から出力される直流電圧を検出する直流電圧検出回路１６０と、整流平滑回路６０から出力端子３及び４を介して出力される直流電流を検出する直流電流検出回路１７０と、ＰＦＣ回路から出力される直流電圧に基づいてスイッチング動作を行うことにより３相交流電圧を出力するインバータ１８０と、各種検出回路の検出結果に基づいてスイッチング素子３０及びインバータ１８０の制御を行うための複数の制御信号を生成する制御ブロック９０と、制御ブロック９０の起動時の動作を診断するための診断回路１００及び１００ａ〜１００ｆとを有している。診断回路１００ａ〜１００ｆの構成は、診断回路１００の構成と同様である。
【００５０】
図７は、図６におけるインバータの原理的な構成例を示す図である。図７に示すように、インバータ１８０は、Ｕ相の出力端子に接続されるＩＧＢＴ（Insulated Gate Bipolar Transistor）等のスイッチング素子Ｑ２１及びＱ２２と、Ｖ相の出力端子に接続されるスイッチング素子Ｑ２３及びＱ２４と、Ｗ相の出力端子に接続されるスイッチング素子Ｑ２５及びＱ２６と、これらのスイッチング素子Ｑ２１〜Ｑ２６にそれぞれ並列に接続されたダイオードＤ２１〜Ｄ２６と、複数の制御信号に基づいてスイッチング素子Ｑ２１〜Ｑ２６をそれぞれ駆動するための駆動回路４０ａ〜４０ｆとを含んでいる。駆動回路４０ａ〜４０ｆの構成は、駆動回路４０の構成と同様である。スイッチング素子Ｑ２１〜Ｑ２６は、駆動回路４０ａ〜４０ｆから出力される駆動信号に従って、ＰＦＣ回路から出力される直流電圧とＵ相〜Ｗ相の出力端子との間でスイッチング動作を行うことにより、３相交流電圧を出力する。
【００５１】
再び図６を参照すると、Ａ／Ｄ変換器９１は、スイッチング電流検出回路１３０から出力されるアナログの検出信号をディジタルの検出信号（検出データ）に変換してＤＳＰ９４に出力する。また、Ａ／Ｄ変換器９２は、直流電圧検出回路１６０から出力されるアナログの検出信号を検出データに変換してＤＳＰ９４に出力し、Ａ／Ｄ変換器９３は、直流電流検出回路１７０から出力されるアナログの検出信号を検出データに変換してＤＳＰ９４に出力する。
【００５２】
ＤＳＰ９４は、Ａ／Ｄ変換器９１〜９３の内の少なくとも１つから出力される検出データに基づいてディジタル信号処理を行うことにより、パルス変調（ＰＷＭ）によって、スイッチング素子３０を制御するための制御信号（ＰＷＭ信号）を生成すると共に、Ａ／Ｄ変換器９３から出力される検出データに基づいてディジタル信号処理を行うことにより、インバータ１８０を制御するための複数の制御信号を生成する。なお、検出回路及びＡ／Ｄ変換器の種類や数は、必要に応じて適宜変更することができる。
【００５３】
例えば、ＤＳＰ９４は、直流電圧検出回路１６０の検出結果のみに基づいて、スイッチング素子３０を制御するための制御信号を生成するようにしても良い。また、ＤＳＰ９４は、直流電圧検出回路１６０の検出結果、及び、直流電流検出回路１７０の検出結果に基づいて、スイッチング素子３０を制御するための制御信号を生成するようにしても良い。
【００５４】
あるいは、ＤＳＰ９４は、スイッチング電流検出回路１３０の検出結果、及び、直流電圧検出回路１６０の検出結果に基づいて、スイッチング素子３０を制御するための制御信号を生成するようにしても良い。また、ＤＳＰ９４は、スイッチング電流検出回路１３０の検出結果、直流電圧検出回路１６０の検出結果、及び、直流電流検出回路１７０の検出結果に基づいて、スイッチング素子３０を制御するための制御信号を生成するようにしても良い。
【００５５】
同時に、ＤＳＰ９４は、直流電流検出回路１７０から出力される検出信号によって表されるインバータ１８０の入力電流に基づいて、インバータ１８０における複数のスイッチング素子を制御するための複数の制御信号を生成する。
【００５６】
診断回路１００及び１００ａ〜１００ｆは、電源投入後に、それぞれの制御信号の電位の変化に基づいて、制御ブロック９０のＤＳＰ９４が良好に動作しているか否かを判定し、ＤＳＰ９４が良好に動作していると判定した後に、スイッチング素子３０及びインバータ１８０における複数のスイッチング素子に、それぞれの駆動信号が印加されるようにする。
【産業上の利用可能性】
【００５７】
本発明は、電子機器において用いられる電源回路において利用することが可能である。
【図面の簡単な説明】
【００５８】
【図１】本発明の第１の実施形態に係る電源回路の構成を示す図である。
【図２】図１のスイッチング電源回路における診断回路の第１の具体例を示す図である。
【図３】図１のスイッチング電源回路における診断回路の第２の具体例を示す図である。
【図４】図１のスイッチング電源回路における駆動回路の具体例を示す図である。
【図５】本発明の第２の実施形態に係る電源回路の構成を示す図である。
【図６】本発明の第３の実施形態に係る電源回路の構成を示す図である。
【図７】図６におけるインバータの原理的な構成例を示す図である。
【符号の説明】
【００５９】
１、２  入力端子
３、４  出力端子
１０  整流平滑回路
１１  入力フィルタ
１２  整流回路
２０  トランス
２１  １次側巻線
２２  ２次側巻線
２３  コア
３０  スイッチング素子
４０、４０ａ〜４０ｆ  駆動回路
４１  レベルシフタ
４２、４３  反転回路
４４  スイッチ回路
５０  １次側電流検出回路
６０  整流平滑回路
６１  ダイオード
６２  コンデンサ
７０  ２次側電圧検出回路
８０  ２次側電流検出回路
９０  制御ブロック
９１〜９３  Ａ／Ｄ変換器
９４  ＤＳＰ
１００、１００ａ〜１００ｆ  診断回路
１０１  カウンタ
１０２  遅延回路
１０３  判定回路
１０４  ＡＮＤ回路
１０５  ＬＰＦ
１０６、１０７  コンパレータ
１０８  ＡＮＤ回路
１０９  Ｄフリップフロップ
１１１、１１２  アイソレータ
１２０  チョークコイル
１３０  スイッチング電流検出回路
１４０  出力電圧検出回路
１５０  出力電流検出回路
１６０  直流電圧検出回路
１７０  直流電流検出回路
１８０  インバータ
【図１】
2008035656.tif 000003
【図２】
2008035656.tif 000004
【図３】
2008035656.tif 000005
【図４】
2008035656.tif 000006
【図５】
2008035656.tif 000007
【図６】
2008035656.tif 000008
【図７】
2008035656.tif 000009