(57)【要約】【課題】最終増幅部の出力側に形成されたスイッチの損失を低減し、マルチバンド、マルチモードに対応する多機能で小型・高性能の高周波回路を提供する。【解決手段】最終増幅部は、入力信号を電力増幅し、増幅信号を出力する。第１整合回路は、増幅信号を第１入力インピーダンスで入力するとともにインピーダンス変換し、第１インピーダンス変換信号を第１出力インピーダンスで出力する。制御部は、経路の選択情報を表す制御信号を生成する。スイッチ部は、制御信号に基づいて、少なくとも２つの経路のうちいずれか１つを選択し、選択された経路において第１インピーダンス変換信号をオンインピーダンスで通過させ、通過信号を出力する。第２整合回路は、通過信号を第２入力インピーダンスで入力するとともにインピーダンス変換し、第２インピーダンス変換信号を第２出力インピーダンスでアンテナに出力する。【選択図】図２
2008288769.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を電力増幅し、増幅信号を出力する最終増幅部と、
増幅信号を第１入力インピーダンスで入力するとともにインピーダンス変換し、第１インピーダンス変換信号を第１出力インピーダンスで出力する第１整合回路と、
第１インピーダンス変換信号の通過をオン／オフし、オン状態の場合オンインピーダンスで通過させ、通過信号をアンテナに出力するスイッチ部と、を有することを特徴とする、高周波回路。
【請求項２】
前記第１整合回路は、第１出力インピーダンスを、第１入力インピーダンスよりも高くすることを特徴とする、請求項１に記載の高周波回路。
【請求項３】
前記第１整合回路は、第１出力インピーダンスを、大略１０オーム以上にすることを特徴とする、請求項１に記載の高周波回路。
【請求項４】
さらに、経路の選択情報を表す制御信号を生成する制御部を有し、
前記スイッチ部は、制御信号に基づいて、少なくとも２つの経路のうちいずれか１つを選択し、選択された経路において第１インピーダンス変換信号の通過をオンすることを特徴とする、請求項１に記載の高周波回路。
【請求項５】
前記制御部は、増幅信号の周波数に基づいて、制御信号を生成することを特徴とする、請求項４に記載の高周波回路。
【請求項６】
前記制御部は、増幅信号の電力に基づいて、制御信号を生成することを特徴とする、請求項４に記載の高周波回路。
【請求項７】
前記制御部は、増幅信号のピーク電力に基づいて、制御信号を生成することを特徴とする、請求項４に記載の高周波回路。
【請求項８】
前記第１整合回路は、第１出力インピーダンスを変更するスイッチを含むことを特徴とする、請求項４に記載の高周波回路。
【請求項９】
前記スイッチは、制御信号に基づいて、第１出力インピーダンスを変更することを特徴とする、請求項８に記載の高周波回路。
【請求項１０】
前記第１整合回路は、前記スイッチに接続される容量を含むことを特徴とする、請求項８に記載の高周波回路。
【請求項１１】
前記第１整合回路は、前記スイッチに接続されるインダクタまたはマイクロストリップラインのうち少なくとも１つを含むことを特徴とする、請求項８に記載の高周波回路。
【請求項１２】
さらに、通過信号を第２入力インピーダンスで入力するとともにインピーダンス変換し、第２インピーダンス変換信号を第２出力インピーダンスでアンテナに出力する第２整合回路を有することを特徴とする、請求項４に記載の高周波回路。
【請求項１３】
前記第２整合回路は、第２入力インピーダンスを変更するスイッチを含むことを特徴とする、請求項１２に記載の高周波回路。
【請求項１４】
前記スイッチは、制御信号に基づいて、第２入力インピーダンスを変更することを特徴とする、請求項１３に記載の高周波回路。
【請求項１５】
前記第２整合回路は、前記スイッチに接続される容量を含むことを特徴とする、請求項１３に記載の高周波回路。
【請求項１６】
前記第２整合回路は、前記スイッチに接続されるインダクタまたはマイクロストリップラインのうち少なくとも１つを含むことを特徴とする、請求項１３に記載の高周波回路。
【請求項１７】
さらに、制御信号に基づいて、バイアス電流またはバイアス電圧を表すバイアス出力を、前記最終増幅部に供給するバイアス回路を有することを特徴とする、請求項４に記載の高周波回路。
【請求項１８】
さらに、制御信号に基づいて、電源電圧を前記最終増幅部に供給する電源回路を有することを特徴とする、請求項４に記載の高周波回路。
【請求項１９】
前記最終増幅部は、制御信号に基づいて、少なくとも２種類のエミッタ面積を切換えるバイポーラトランジスタ、または少なくとも２種類のゲート幅を切換える電界効果トランジスタで形成されることを特徴とする、請求項４に記載の高周波回路。
【請求項２０】
前記スイッチ部は、Ｎ個（Ｎは２以上の整数）の前記第１整合回路から出力されるＮ系統の第１インピーダンス変換信号のそれぞれについて、経路を選択することを特徴とする、請求項４に記載の高周波回路。
【請求項２１】
前記第１整合回路は、第１出力インピーダンスのリアクタンス成分を、制御信号が一方の経路の選択情報を表す場合、制御信号が他方の経路の選択情報を表す場合とは逆極性にすることを特徴とする、請求項４に記載の高周波回路。
【請求項２２】
前記スイッチ部は、経路の接地をオン／オフするスイッチを含むことを特徴とする、請求項４に記載の高周波回路。
【請求項２３】
請求項１２に記載の高周波回路において、前記第１整合回路の少なくとも一部と、前記第１スイッチ部と、を第１半導体チップで構成したことを特徴とする、半導体装置。
【請求項２４】
さらに、前記第２整合回路の少なくとも一部を第２半導体チップで構成し、前記最終増幅部を第３半導体チップで構成したことを特徴とする、請求項２３に記載の半導体装置。
【請求項２５】
前記第２半導体チップは、前記第１半導体チップと同一であることを特徴とする、請求項２４に記載の半導体装置。
【請求項２６】
前記第３半導体チップは、前記第１半導体チップと同一であることを特徴とする、請求項２４に記載の半導体装置。
【請求項２７】
請求項１２に記載の高周波回路において、前記第１整合回路と前記第２整合回路の少なくとも一部と、
請求項２３に記載の半導体装置と、を１つの基板に形成したことを特徴とする、高周波電力増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信機器等に用いられる高周波回路および高周波回路を用いた高周波電力増幅装置の技術に関し、さらに詳しくは高周波回路、半導体装置、および高周波電力増幅装置に関する。
【背景技術】
【０００２】
携帯電話等に使用される高周波電力増幅器は、トランジスタ等の増幅素子、増幅素子に高周波信号を効率よく入力する入力整合回路、および増幅素子から高周波信号を効率よく出力する出力整合回路により構成される。これらの整合回路は、容量およびインダクタ、またはマイクロストリップライン等の高周波整合素子により形成され、一般的には、チップ実装部品として基板上に実装される。高周波増幅素子が形成された半導体チップもこの基板上に実装され、これらを含めて、高周波パワーアンプモジュールが構成される。
【０００３】
最近、携帯電話の多機能化が進み、送信する信号のマルチバンド化や異なる変調信号を扱うマルチモード化が進んできた。良く知られているように、高周波電力増幅器の効率を最適化するためには、周波数や出力等の各条件において入力および出力のインピーダンス整合をそれぞれ合わせ込むことが必要である。上述のようにマルチバンドおよびマルチモードに対応するためには、個別にインピーダンスを最適化した整合回路を有する複数の高周波電力増幅器が必要である。
【０００４】
一方、これらに対応する構成として、スイッチ素子を用い複数の出力端子を有する高周波増幅器の従来例がある。
【特許文献１】特開平１０−６５４６６号公報
【特許文献２】特開２００５−８６７３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図１８は、特開平１０−６５４６６号公報で開示された従来例を示している。最終段の増幅素子２４６の出力に１入力２出力（ＳＰＤＴ：Ｓｉｎｇｌｅ−Ｐｏｌｅ／Ｄｏｕｂｌｅ−Ｔｈｒｏｗ）のスイッチ２６５が形成される。各出力整合回路２６４、２６６は、増幅器２４０が増幅する２つの周波数の信号に対して、整合が取れるように予め設計される。１入力２出力スイッチ２６５は、増幅素子２４６の出力をそれぞれの出力整合回路２６４、２６６に切替えることができる。
【０００６】
また、図１９は、特開２００５−８６７３８号公報で開示されたもう一つの従来例を示している。最終段の増幅素子３１および前段増幅器からの出力に、２入力２出力（ＤＰＤＴ：Ｄｏｕｂｌｅ−Ｐｏｌｅ／Ｄｏｕｂｌｅ−Ｔｈｒｏｗ）のスイッチ１４が形成される。各出力整合回路５６、５６’は、増幅器５０が増幅する２つの周波数の信号に対して、整合が取れるように予め設計される。２入力２出力スイッチ１４は、２入力をそれぞれの出力整合回路５６、５６’に切替えることができる。
【０００７】
このような従来例の構成の場合、最終段増幅素子の直後にスイッチ素子を接続する必要があるため、スイッチ素子による増幅素子出力の損失が大きくなるという課題があった。
【０００８】
本発明は、増幅素子の出力側に形成されたスイッチ素子による損失を低減し、インピーダンスおよび出力経路の切替えを容易に行い、マルチバンドおよびマルチモードに対応する多機能で小型・高性能の高周波回路、半導体装置、および高周波電力増幅装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上述した目的を達成するために、本発明の高周波回路は、入力信号を電力増幅し、増幅信号を出力する最終増幅部と、増幅信号を第１入力インピーダンスで入力するとともにインピーダンス変換し、第１インピーダンス変換信号を第１出力インピーダンスで出力する第１整合回路と、第１インピーダンス変換信号の通過をオン／オフし、オン状態の場合オンインピーダンスで通過させ、通過信号をアンテナに出力するスイッチ部と、を有することを特徴としている。
【００１０】
本発明の高周波回路は、さらに、経路の選択情報を表す制御信号を生成する制御部を有し、前記スイッチ部は、制御信号に基づいて、少なくとも２つの経路のうちいずれか１つを選択し、選択された経路において第１インピーダンス変換信号の通過をオンすることを特徴としている。
【００１１】
本発明の高周波回路は、さらに、通過信号を第２入力インピーダンスで入力するとともにインピーダンス変換し、第２インピーダンス変換信号を第２出力インピーダンスでアンテナに出力する第２整合回路を有することを特徴としている。
【００１２】
本発明の半導体装置は、上述した高周波回路において、前記第１整合回路の少なくとも一部と、前記第１スイッチ部と、を第１半導体チップで構成したことを特徴としている。
【００１３】
さらに、本発明の高周波電力増幅装置は、上述した高周波回路において、前記第１整合回路と前記第２整合回路の少なくとも一部と、上述した半導体装置と、を１つの基板に形成したことを特徴としている。
【発明の効果】
【００１４】
本発明の高周波回路、半導体装置、および高周波電力増幅装置によれば、整合回路の出力インピーダンスを、整合回路の後段に設けられるスイッチ部のオンインピーダンスよりも十分に高くすることにより、スイッチ部による損失を低減することが可能となる。さらに、損失が低減されたスイッチ部を用いることにより、スイッチ部の後段に設けられる整合回路の入出力インピーダンスを、周波数または電力に基づいて、それぞれ個別に最適化することが可能となる。これにより、マルチバンドまたはマルチモード携帯電話において使用周波数帯または送信電力が変化しても、個別に最適な整合回路を介することが可能となる。その結果、整合回路が小型化されるとともに、送信電力効率および波形精度が向上する。それゆえ、携帯電話のカバーエリアが拡大し、消費電力が減少する。このように、小型で高性能・多機能の高周波回路、半導体装置、および高周波電力増幅装置を実現することが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を実施するための最良の形態に関するいくつかの例について、図面を参照しながら説明する。なお、図面において、実質的に同一の構成、動作、および効果を表す要素については、同一の符号を付す。また、以下において記述される数字は、すべて本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。ハイおよびローで表される論理レベルについても、本発明を具体的に説明するために例示するものであり、例示された論理レベルが異なる組合せで、同等な結果を得ることも可能である。さらに、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。また、以下の実施の形態は、ハードウェアおよび／またはソフトウェアを用いて構成されるが、ハードウェアを用いる構成は、ソフトウェアを用いても構成可能であり、ソフトウェアを用いる構成は、ハードウェアを用いても構成可能である。
【００１６】
（原理説明）
最初に、本発明の原理を説明する。図１は、原理説明用の高周波回路のブロック図である。原理説明用の高周波回路は、入力端子１５０、最終増幅部１００、整合回路１０２、スイッチ部１０１、整合回路１０３、出力端子１５１、および制御部１７０を含む。最終増幅部１００は、例えばアンテナ（不図示）に出力する最終段の増幅素子を含む増幅回路である。最終増幅部１００は、入力端子１５０に入力する入力信号Ｓ１５０を電力増幅し、増幅信号Ｓ１００を出力インピーダンス１６０で出力する。出力インピーダンス１６０は、通常、５０オームよりも低い。特に最終増幅部１００が高出力の場合、例えば携帯電話のように１Ｗから数Ｗの場合、出力インピーダンス１６０は大略３ないし８オームとなる。
【００１７】
整合回路１０２は、出力インピーダンス１６０の共役複素数に大略等しい入力インピーダンス１６１で増幅信号Ｓ１００を入力する。すなわち、整合回路１０２は、出力インピーダンス１６０に対してインピーダンス整合をとることにより、最終増幅部１００から最大の電力を取り出す。入力インピーダンス１６１は、出力インピーダンス１６０と同様に、代表的には３ないし８オームである。整合回路１０２は、増幅信号Ｓ１００をインピーダンス変換し、インピーダンス変換信号Ｓ１０２を出力インピーダンス１６２で出力する。制御部１７０は、スイッチ部１０１の経路の選択情報を表す制御信号Ｓ１７０を生成する。整合回路１０２は、制御信号Ｓ１７０に基づいて、出力インピーダンス１６２を制御する。スイッチ部１０１は、制御信号Ｓ１７０に基づいて、インピーダンス変換信号Ｓ１０２の通過をオン／オフし、オン状態の場合オンインピーダンス１６３で通過させ、通過信号Ｓ１０１を出力する。
【００１８】
整合回路１０３は、出力インピーダンス１６２とオンインピーダンス１６３との複素数上の和の共役複素数に大略等しい入力インピーダンス１６４で、通過信号Ｓ１０１を入力する。すなわち、整合回路１０３は、出力インピーダンス１６２およびオンインピーダンス１６３に対してインピーダンス整合をとることにより、整合回路１０２から最大の電力を取り出す。さらに、整合回路１０３は、通過信号Ｓ１０１をインピーダンス変換し、インピーダンス変換信号Ｓ１０３を、負荷インピーダンス１６６に大略等しい出力インピーダンス１６５で出力端子１５１に出力する。負荷インピーダンス１６６は、出力端子１５１に接続される負荷のインピーダンスである。例えば、負荷インピーダンス１６６が５０オームの純抵抗の場合、例えば５０オームの伝送線路（不図示）を介して、５０オームのアンテナが接続される。すなわち、整合回路１０３は、負荷インピーダンス１６６に対してインピーダンス整合をとることにより、負荷に最大の電力を供給するとともに、負荷からの反射波による波形歪みを抑圧する。スイッチ部１０１および各整合回路１０２、１０３は、負荷整合回路１０５を構成する。各インピーダンスは、実部を表す抵抗成分と、虚部を表すリアクタンス成分で複素表示される。
【００１９】
最終増幅部１００の出力側にスイッチ部１０１を設ける場合、スイッチ部１０１による信号の損失を避ける必要がある。整合回路１０２の出力インピーダンス１６２の絶対値を、オンインピーダンス１６３の絶対値よりも十分に高く設定すれば、出力インピーダンス１６２とオンインピーダンス１６３との複素数上の和は、大略出力インピーダンス１６２に等しくなる。すなわち、オンインピーダンス１６３は、その位相状態にかかわらず無視できる大きさとなり、スイッチ部１０１による信号の損失は、無視できる程度に低減される。例えば、オンインピーダンス１６３は代表的には１オーム程度であり、出力インピーダンス１６２は、好ましくは１０オーム以上に、さらに好ましくは数１０オーム程度に設定される。このように、整合回路１０２は、代表的には３ないし８オームの入力インピーダンス１６１を、入力インピーダンス１６１よりも高い出力インピーダンス１６２にインピーダンス変換し、スイッチ部１０１による信号損失を低減する。上述したように整合回路１０３の入力インピーダンス１６４は、出力インピーダンス１６２とオンインピーダンス１６３との複素数上の和の共役複素数に大略等しいから、入力インピーダンス１６４の絶対値は、出力インピーダンス１６２の絶対値と同程度に高くなる。
【００２０】
次に、出力インピーダンス１６２を負荷インピーダンス１６６と比較する。上述したように、入力インピーダンス１６４は、出力インピーダンス１６２の共役複素数に大略等しいから、両方のリアクタンス成分は互いに相殺される。それゆえ、実質的には、出力インピーダンス１６２の抵抗成分が、大略抵抗成分で構成される負荷インピーダンス１６６と比較される。出力インピーダンス１６２の絶対値がオンインピーダンス１６３の絶対値よりも十分に高いのであれば、出力インピーダンス１６２の抵抗成分は、負荷インピーダンス１６６より高くても低くてもよい。出力インピーダンス１６２の抵抗成分が負荷インピーダンス１６６に大略等しい場合、整合回路１０３は省略することが可能である。出力インピーダンス１６２の抵抗成分が負荷インピーダンス１６６と異なる場合、整合回路１０３は、入力インピーダンス１６４を負荷インピーダンス１６６に大略等しい出力インピーダンス１６５にインピーダンス変換する。なお、出力インピーダンス１６２の抵抗成分が負荷インピーダンス１６６と異なる場合であっても、負荷インピーダンス１６６に対するインピーダンス整合が必要でなければ、整合回路１０３は省略することができる。
【００２１】
このように、負荷整合回路１０５は、入力側において、最終増幅部１００の出力インピーダンス１６０に整合することにより、最終増幅部１００から最大の電力を取り出すことができる。同時に負荷整合回路１０５は、出力側において、５０オームの負荷インピーダンス１６６に整合することにより、負荷に最大の電力を供給するとともに、負荷からの反射波による波形歪みを抑圧する。さらに、負荷整合回路１０５は、その内部において、整合回路１０２の出力インピーダンス１６２の絶対値をスイッチ部１０１のオンインピーダンス１６３の絶対値よりも十分に高く設定することにより、オンインピーダンス１６３を相対的に無視できる大きさにする。すなわち、整合回路１０２は、最終増幅部１００の出力インピーダンス１６０に整合するように入力インピーダンス１６１を相対的に低く設定するとともに、出力インピーダンス１６２を、オンインピーダンス１６３が無視できる程度に、入力インピーダンス１６１よりも高く設定する。これにより、最終増幅部１００の出力側にスイッチ部１０１を設ける場合、スイッチ部１０１による損失が低減されるとともに、波形歪みを抑圧しつつ負荷に最大電力を供給することが可能となる。
【００２２】
（第１の実施形態）
図２は、第１の実施形態における高周波回路のブロック図である。第１の実施形態の高周波回路は、入力端子１５０、最終増幅部１００、整合回路１０２Ａ、スイッチ部１０１Ａ、各整合回路１０３ａ、１０３ｂ、各出力端子１５１ａ、１５１ｂ、および制御部１７０Ａを含む。最終増幅部１００は、例えばアンテナ（不図示）に出力する最終段の増幅素子を含む増幅回路である。最終増幅部１００は、入力端子１５０に入力する入力信号Ｓ１５０を電力増幅し、増幅信号Ｓ１００を出力インピーダンス１６０で出力する。出力インピーダンス１６０は、通常、５０オームよりも低い。特に最終増幅部１００が高出力の場合、例えば携帯電話のように１Ｗから数Ｗの場合、出力インピーダンス１６０は大略３ないし８オームとなる。
【００２３】
整合回路１０２Ａは、出力インピーダンス１６０の共役複素数に大略等しい入力インピーダンス１６１で増幅信号Ｓ１００を入力する。すなわち、整合回路１０２Ａは、出力インピーダンス１６０に対してインピーダンス整合をとることにより、最終増幅部１００から最大の電力を取り出す。入力インピーダンス１６１は、出力インピーダンス１６０と同様に、代表的には３ないし８オームである。整合回路１０２Ａは、増幅信号Ｓ１００をインピーダンス変換し、インピーダンス変換信号Ｓ１０２を出力インピーダンス１６２で出力する。スイッチ部１０１Ａは、１入力２出力（ＳＰＤＴ：Ｓｉｎｇｌｅ−Ｐｏｌｅ／Ｄｏｕｂｌｅ−Ｔｈｒｏｗ）のスイッチを構成する。制御部１７０Ａは、スイッチ部１０１Ａの経路の選択情報を表す制御信号Ｓ１７０Ａを生成する。整合回路１０２Ａは、制御信号Ｓ１７０Ａに基づいて、出力インピーダンス１６２を制御する。スイッチ部１０１Ａは、制御信号Ｓ１７０Ａに基づいて、経路１７１ａまたは経路１７１ｂのうちいずれか１つを選択し、選択された経路により、インピーダンス変換信号Ｓ１０２をオンインピーダンス１６３で通過させる。これにより、スイッチ部１０１Ａは、通過信号Ｓ１０１ａまたは通過信号Ｓ１０１ｂのうち、選択された経路に対応する信号を出力する。
【００２４】
整合回路１０３ａ、１０３ｂは、出力インピーダンス１６２とオンインピーダンス１６３との複素数上の和の共役複素数に大略等しい入力インピーダンス１６４ａ、１６４ｂで、通過信号Ｓ１０１ａ、Ｓ１０１ｂをそれぞれ入力する。すなわち、各整合回路１０３ａ、１０３ｂは、出力インピーダンス１６２に対してインピーダンス整合をとることにより、整合回路１０２Ａから最大の電力を取り出す。さらに、整合回路１０３ａ、１０３ｂは、通過信号Ｓ１０１ａ、Ｓ１０１ｂをインピーダンス変換し、インピーダンス変換信号Ｓ１０３ａ、Ｓ１０３ｂを、負荷インピーダンス１６６に大略等しい出力インピーダンス１６５ａ、１６５ｂで出力端子１５１ａ、１５１ｂにそれぞれ出力する。負荷インピーダンス１６６は、各出力端子１５１ａ、１５１ｂに接続される負荷のインピーダンスである。例えば、負荷インピーダンス１６６が５０オームの純抵抗の場合、例えば５０オームの伝送線路（不図示）を介して、５０オームのアンテナが接続される。各整合回路１０３ａ、１０３ｂは、負荷インピーダンス１６６に対してインピーダンス整合をとることにより、負荷に最大の電力を供給するとともに、負荷からの反射波による波形歪みを抑圧する。スイッチ部１０１Ａおよび各整合回路１０２Ａ、１０３ａ、１０３ｂは、負荷整合回路１０５Ａを構成する。各インピーダンスは、実部を表す抵抗成分と、虚部を表すリアクタンス成分で複素表示される。
【００２５】
図３は、第１の実施形態におけるスイッチ部１０１Ａの一例を示す回路図である。スイッチ部１０１Ａは、１入力２出力スイッチ１０６Ｃに加えて、出力端子側に対接地用の各スイッチ１０６ａ、１０６ｂを有する。スイッチ部１０１Ａは、各スイッチ１０６ａ、１０６ｂのうち、選択されていない経路に対応するスイッチをオンする。これにより、選択されていない経路が接地され、経路１７１ａ、１７１ｂ間のアイソレーションが確保されるため、互いの干渉が低減される。携帯電話のように、高周波回路が高密度実装される機器にとっては、このように並列処理される回路間のアイソレーション確保が要求される。ただし、各スイッチ１０６a、１０６ｂは無くても良い。
【００２６】
最終増幅部１００の出力側にスイッチ部１０１Ａを設ける場合、スイッチ部１０１Ａによる信号の損失を避ける必要がある。整合回路１０２Ａの出力インピーダンス１６２の絶対値を、オンインピーダンス１６３の絶対値よりも十分に高く設定すれば、出力インピーダンス１６２とオンインピーダンス１６３との複素数上の和は、大略出力インピーダンス１６２に等しくなる。すなわち、オンインピーダンス１６３は、その位相状態にかかわらず無視できる大きさとなり、スイッチ部１０１Ａによる信号の損失は、無視できる程度に低減される。例えば、オンインピーダンス１６３は代表的には１オーム程度であり、出力インピーダンス１６２は、好ましくは１０オーム以上に、さらに好ましくは数１０オーム程度に設定される。このように、整合回路１０２Ａは、代表的には３ないし８オームの入力インピーダンス１６１を、入力インピーダンス１６１よりも高い出力インピーダンス１６２にインピーダンス変換し、スイッチ部１０１Ａによる信号損失を低減する。上述したように整合回路１０３ａ、１０３ｂのそれぞれの入力インピーダンス１６４ａ、１６４ｂは、出力インピーダンス１６２とオンインピーダンス１６３との複素数上の和の共役複素数に大略等しいから、各入力インピーダンス１６４ａ、１６４ｂの絶対値は、出力インピーダンス１６２の絶対値と同程度に高くなる。
【００２７】
次に、出力インピーダンス１６２を負荷インピーダンス１６６と比較する。上述したように、各入力インピーダンス１６４ａ、１６４ｂは、出力インピーダンス１６２の共役複素数に大略等しいから、両方のリアクタンス成分は互いに相殺される。それゆえ、実質的には、出力インピーダンス１６２の抵抗成分が、大略抵抗成分で構成される負荷インピーダンス１６６と比較される。出力インピーダンス１６２の絶対値がオンインピーダンス１６３の絶対値よりも十分に高いのであれば、出力インピーダンス１６２の抵抗成分は、負荷インピーダンス１６６より高くても低くてもよい。出力インピーダンス１６２の抵抗成分が負荷インピーダンス１６６に大略等しい場合、各整合回路１０３ａ、１０３ｂは省略することが可能である。出力インピーダンス１６２の抵抗成分が負荷インピーダンス１６６と異なる場合、整合回路１０３ａ、１０３ｂは、入力インピーダンス１６４ａ、１６４ｂを負荷インピーダンス１６６に大略等しい出力インピーダンス１６５ａ、１６５ｂにそれぞれインピーダンス変換する。なお、出力インピーダンス１６２の抵抗成分が負荷インピーダンス１６６と異なる場合であっても、負荷インピーダンス１６６に対するインピーダンス整合が必要でなければ、各整合回路１０３ａ、１０３ｂは省略することができる。
【００２８】
図４Ａ、図４Ｂ、図４Ｃ、および図４Ｄは、図２の第１の実施形態において、各部の入出力インピーダンスをスミスチャートで説明する説明図である。スミスチャートの中心は、５０オームの特性インピーダンスＺＣであり、左端はショート（０オーム）側である。制御部１７０Ａは、増幅信号Ｓ１００の各周波数Ｆ１、Ｆ２（この順番に周波数が高くなる）の情報を表す制御信号Ｓ１７０Ａを生成する。スイッチ部１０１Ａは、制御信号Ｓ１７０Ａに基づき、周波数Ｆ１、Ｆ２に対して経路１７１ａ、１７１ｂをそれぞれ選択する。図４Ａは、出力インピーダンス１６０の状態を示す。図４Ｂは、出力インピーダンス１６２の状態を示す。図４Ｃは、周波数Ｆ１、Ｆ２にそれぞれ対応する入力インピーダンス１６４ａ、１６４ｂの状態を示す。図４Ｄは、周波数Ｆ１、Ｆ２にそれぞれ対応する出力インピーダンス１６５ａ、１６５ｂの状態を示す。各インピーダンスＺＡＦ１、ＺＢＦ１、ＺＣＦ１、ＺＤＦ１は周波数Ｆ１に対応し、各インピーダンスＺＡＦ２、ＺＢＦ２、ＺＣＦ２、ＺＤＦ２は周波数Ｆ２に対応する。最終増幅部１００、整合回路１０２Ａ、スイッチ部１０１Ａ、および各整合回路１０３ａ、１０３ｂはそれぞれ周波数特性を有するため、インピーダンスＺＡＦ１、ＺＢＦ１、ＺＣＦ１とインピーダンスＺＡＦ２、ＺＢＦ２、ＺＣＦ２は、それぞれ互いに離れた位置に存在する。
【００２９】
各インピーダンスＺＡＦ１、ＺＡＦ２は、特性インピーダンスＺＣに対して低く、ショート側に近い位置に存在する。各インピーダンスＺＡＦ１、ＺＡＦ２は、それぞれいくらかのリアクタンス成分を含む。インピーダンスＺＡＦ１、ＺＡＦ２は、整合回路１０２Ａにより、高めのインピーダンスＺＢＦ１、ＺＢＦ２にそれぞれ変換され、特性インピーダンスＺＣに近い位置に移動する。インピーダンスＺＢＦ１、ＺＢＦ２も、それぞれいくらかのリアクタンス成分を含む。オンインピーダンス１６３の影響を無視すると、インピーダンスＺＣＦ１、ＺＣＦ２は、インピーダンスＺＢＦ１、ＺＢＦ２に対して、それぞれ複素共役の関係にある。インピーダンスＺＣＦ１、ＺＣＦ２は、整合回路１０３ａ、１０３ｂにより、大略５０オームのインピーダンスＺＤＦ１、ＺＤＦ２にそれぞれ変換され、リアクタンス成分はゼロとなって、特性インピーダンスＺＣの位置に移動する。
【００３０】
図４Ｂに示すように、インピーダンスＺＢＦ１、ＺＢＦ２の各抵抗成分は互いに異なってもよく、インピーダンスＺＢＦ１、ＺＢＦ２の各リアクタンス成分は互いに異なってもよい。ここで、オンインピーダンス１６３の影響を無視すると、インピーダンスＺＢＦ１のリアクタンス成分はインピーダンスＺＣＦ１のリアクタンス成分により相殺され、インピーダンスＺＢＦ２のリアクタンス成分はインピーダンスＺＣＦ２のリアクタンス成分により相殺される。それゆえ、インピーダンスＺＢＦ１、ＺＢＦ２の各抵抗成分が互いに大略等しく、かつオンインピーダンス１６３の大きさが無視できる程度に十分に高くなるようにすれば、スイッチ部１０１Ａによる挿入損失を低減できる。換言すれば、スイッチ部１０１Ａによる挿入損失を低減するためには、出力インピーダンス１６２の抵抗成分が、オンインピーダンス１６３の大きさよりも十分に高く、かつ各周波数Ｆ１、Ｆ２に関して大略一定になるようにすればよい。具体的には、負荷インピーダンス１６６が５０オームの場合、出力インピーダンス１６２の抵抗成分は、例えば３０ないし５０オームに設定される。
【００３１】
別の具体例では、制御部１７０Ａは、増幅信号Ｓ１００の各電力Ｐ１、Ｐ２（この順番に電力が高くなる）の情報を表す制御信号Ｓ１７０Ａを生成する。スイッチ部１０１Ａは、制御信号Ｓ１７０Ａに基づき、電力Ｐ１、Ｐ２に対して経路１７１ａ、１７１ｂをそれぞれ選択する。さらに別の具体例では、制御部１７０Ａは、増幅信号Ｓ１００の各周波数Ｆ１、Ｆ２および各電力Ｐ１、Ｐ２による２種類の組合せ情報を表す制御信号Ｓ１７０Ａを生成する。スイッチ部１０１Ａは、制御信号Ｓ１７０Ａに基づき、各周波数Ｆ１、Ｆ２および各電力Ｐ１、Ｐ２による２種類の組合せに対して、経路１７１ａ、１７１ｂをそれぞれ選択する。
【００３２】
このように第１の実施形態によれば、負荷整合回路１０５Ａは、入力側において、最終増幅部１００の出力インピーダンス１６０に整合することにより、最終増幅部１００から最大の電力を取り出すことができる。同時に負荷整合回路１０５Ａは、出力側において、５０オームの負荷インピーダンス１６６に整合することにより、負荷に最大の電力を供給するとともに、負荷からの反射波による波形歪みを抑圧する。さらに、負荷整合回路１０５Ａは、その内部において、整合回路１０２Ａの出力インピーダンス１６２の絶対値をスイッチ部１０１Ａのオンインピーダンス１６３の絶対値よりも十分に高く設定することにより、オンインピーダンス１６３を相対的に無視できる大きさにする。すなわち、整合回路１０２Ａは、最終増幅部１００の出力インピーダンス１６０に整合するように入力インピーダンス１６１を相対的に低く設定するとともに、出力インピーダンス１６２を、オンインピーダンス１６３が無視できる程度に、入力インピーダンス１６１よりも高く設定する。これにより、最終増幅部１００の出力側にスイッチ部１０１Ａを設ける場合、スイッチ部１０１Ａによる損失が低減されるとともに、波形歪みを抑圧しつつ負荷に最大電力を供給することが可能となる。
【００３３】
さらに、損失が低減されたスイッチ部１０１Ａを用いることにより、整合回路１０３ａ、１０３ｂの入力インピーダンス１６４ａ、１６４ｂおよび出力インピーダンス１６５ａ、１６５ｂを、周波数Ｆ１、Ｆ２または電力Ｐ１、Ｐ２に基づいて、それぞれ個別に最適化することが可能となる。これにより、異なる無線周波数帯に対応するマルチバンド携帯電話において使用周波数帯が変化しても、また複数種類の通信方式に対応するマルチモード携帯電話において送信電力が変化しても、さらに、使用周波数帯および送信電力が組合せで変化しても、個別に最適な整合回路を介することが可能となる。その結果、整合回路の構成が簡単になり小型化されるとともに、個別の整合精度が向上するため、送信電力効率および波形精度が向上する。それゆえ、携帯電話のカバーエリアが拡大し、消費電力が減少する。このように、第１の実施形態によれば、小型で高性能・多機能の高周波回路を実現することが可能となる。
【００３４】
なお、第１の実施形態では、制御信号Ｓ１７０Ａに基づいて、スイッチ部１０１Ａと整合回路１０２Ａの両方が制御されるとしたが、スイッチ部１０１Ａだけが制御されるとしてもよい。
【００３５】
また、最終増幅部１００は、多段構成であってもよい。
【００３６】
（第２の実施形態）
第２の実施形態では、第１の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１の実施形態と同等であるので、説明を省略する。
【００３７】
図５は、第２の実施形態における高周波回路のブロック図である。第２の実施形態では、第１の実施形態におけるスイッチ部１０１Ａが、スイッチ部１０１Ｂに置き換えられる。スイッチ部１０１Ｂは、１入力ｎ出力（ｎは３以上の整数、ＳＰｎＴ：Ｓｉｎｇｌｅ−Ｐｏｌｅ／ｎ−Ｔｈｒｏｗ）のスイッチを構成する。制御部１７０Ｂは、スイッチ部１０１Ｂの経路の選択情報を表す制御信号Ｓ１７０Ｂを生成する。整合回路１０２Ｂは、制御信号Ｓ１７０Ｂに基づいて、出力インピーダンス１６２を制御する。スイッチ部１０１Ｂは、経路１７１ａ、経路１７１ｂ、・・・、および経路１７１ｎのいずれか１つを選択し、選択された経路により、インピーダンス変換信号Ｓ１０２をオンインピーダンス１６３で通過させる。これにより、スイッチ部１０１Ｂは、通過信号Ｓ１０１ａ、通過信号Ｓ１０１ｂ、・・・、通過信号Ｓ１０１ｎのうち、選択された経路に対応する信号を出力する。
【００３８】
整合回路１０３ａ、１０３ｂ、・・・、１０３ｎは、出力インピーダンス１６２とオンインピーダンス１６３との複素数上の和の共役複素数に大略等しい入力インピーダンス１６４ａ、１６４ｂ、・・・、１６４ｎで、通過信号Ｓ１０１ａ、Ｓ１０１ｂ、・・・、Ｓ１０１ｎをそれぞれ入力する。すなわち、各整合回路１０３ａ、１０３ｂ、・・・、１０３ｎは、出力インピーダンス１６２に対してインピーダンス整合をとることにより、整合回路１０２Ｂから最大の電力を取り出す。さらに、整合回路１０３ａ、１０３ｂ、・・・、１０３ｎは、通過信号Ｓ１０１ａ、Ｓ１０１ｂ、・・・、Ｓ１０１ｎをインピーダンス変換し、インピーダンス変換信号Ｓ１０３ａ、Ｓ１０３ｂ、・・・、Ｓ１０３ｎを、負荷インピーダンス１６６に大略等しい出力インピーダンス１６５ａ、１６５ｂ、・・・、１６５ｎで出力端子１５１ａ、１５１ｂ、・・・、１５１ｎにそれぞれ出力する。負荷インピーダンス１６６は、各出力端子１５１ａ、１５１ｂ、・・・、１５１ｎに接続される負荷のインピーダンスである。各整合回路１０３ａ、１０３ｂ、・・・、１０３ｎは、負荷インピーダンス１６６に対してインピーダンス整合をとることにより、負荷に最大の電力を供給するとともに、負荷からの反射波による波形歪みを抑圧する。スイッチ部１０１Ｂ、整合回路１０２Ｂ、および各整合回路１０３ａ、１０３ｂ、・・・、１０３ｎは、負荷整合回路１０５Ｂを構成する。
【００３９】
１つの具体例では、制御部１７０Ｂは、増幅信号Ｓ１００の各周波数Ｆ１、Ｆ２、・・・、Ｆｎ（この順番に周波数が高くなる）の情報を表す制御信号Ｓ１７０Ｂを生成する。スイッチ部１０１Ｂは、制御信号Ｓ１７０Ｂに基づき、周波数Ｆ１、Ｆ２、・・・、Ｆｎに対して経路１７１ａ、１７１ｂ、・・・、１７１ｎをそれぞれ選択する。整合回路１０２Ｂは、スイッチ部１０１Ｂによる挿入損失を低減するため、出力インピーダンス１６２の抵抗成分を、オンインピーダンス１６３の大きさよりも十分に高く、かつ各周波数Ｆ１、Ｆ２、・・・、Ｆｎに関して大略一定にする。
【００４０】
別の具体例では、制御部１７０Ｂは、増幅信号Ｓ１００の各電力Ｐ１、Ｐ２、・・・、Ｐｎの情報を表す制御信号Ｓ１７０Ｂを生成する。スイッチ部１０１Ｂは、制御信号Ｓ１７０Ｂに基づき、電力Ｐ１、Ｐ２、・・・、Ｐｎに対して経路１７１ａ、１７１ｂ、・・・、１７１ｎをそれぞれ選択する。さらに別の具体例では、制御部１７０Ｂは、増幅信号Ｓ１００の各周波数Ｆ１、Ｆ２、・・・、Ｆｉ（ｉは１以上ｎ以下の整数）および各電力Ｐ１、Ｐ２、・・・、Ｐｊ（ｊは１以上ｎ以下の整数）によるｎ種類の組合せ情報を表す制御信号Ｓ１７０Ｂを生成する。スイッチ部１０１Ｂは、制御信号Ｓ１７０Ｂに基づき、各周波数Ｆ１、Ｆ２、・・・、Ｆｉおよび各電力Ｐ１、Ｐ２、・・・、Ｐｊによるｎ種類の組合せに対して、経路１７１ａ、１７１ｂ、・・・、１７１ｎをそれぞれ選択する。
【００４１】
このように第２の実施形態によれば、第１の実施形態に比べて、ＳＰｎＴスイッチ部１０１Ｂの出力数および各整合回路１０３ａ、１０３ｂ、・・・、１０３ｎの個数が増加する。それゆえ、第２の実施形態は、任意の数のマルチバンドおよびマルチモードに対応可能となる。
【００４２】
なお、第２の実施形態では、最終増幅部１００および整合回路１０２Ｂはそれぞれ１個としたが、それぞれＮ個（Ｎは２以上の整数）設け、スイッチ部１０１Ｂは、Ｎ個の整合回路１０２Ｂから出力されるＮ系統のインピーダンス変換信号Ｓ１０２のそれぞれについて、各経路１７１ａ、１７１ｂ、・・・、１７１ｎのうちいずれか１つを選択するとしてもよい。
【００４３】
（第３の実施形態）
第３の実施形態では、第１の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１の実施形態と同等であるので、説明を省略する。
【００４４】
図６は、第３の実施形態における整合回路１０２Ａの一例を示す回路図である。第３の実施形態における高周波回路は、第１の実施形態の図２と同等である。図７Ａ、図７Ｂ、および図７Ｃは、図２および図６において、各部の入出力インピーダンスをスミスチャートで説明する説明図である。第１の実施形態で説明したように、整合回路１０２Ａは、制御信号Ｓ１７０Ａに基づいて、出力インピーダンス１６２を制御する。さらに、スイッチ部１０１Ａによる挿入損失を低減するため、整合回路１０２Ａは、出力インピーダンス１６２の抵抗成分を、オンインピーダンス１６３の大きさよりも十分に高く、かつ各周波数Ｆ１、Ｆ２に関して大略一定にする。
【００４５】
具体的には、整合回路１０２Ａは、増幅信号Ｓ１００を入力し、シャントコンデンサと受動素子１２０により整合回路内部信号Ｓ１００Ｚを生成する。受動素子１２０は、マイクロストリップラインまたはインダクタで構成される。整合回路１０２Ａ内の内部回路１０２Ａ１は、入力端子１２１および出力端子１２２を含む。容量Ｃ１、スイッチ１０７、および容量Ｃ２がこの順番で直列接続された回路と、容量Ｃ３とが並列に接続され、両並列接続端が、入力端子１２１と出力端子１２２にそれぞれ接続される。内部回路１０２Ａ１は、入力端子１２１に整合回路内部信号Ｓ１００Ｚを入力し、出力端子１２２にインピーダンス変換信号Ｓ１０２を出力する。スイッチ１０７は、スイッチ１０７の制御端子１２３に入力する制御信号Ｓ１７０に基づいて、オン／オフされる。スイッチ部１０１Ａが周波数Ｆ１において経路１７１ａを選択する場合、整合回路１０２Ａはスイッチ１０７をオンする。スイッチ部１０１Ａが周波数Ｆ２において経路１７１ｂを選択する場合、整合回路１０２Ａはスイッチ１０７をオフする。これにより、スイッチ１０７は、出力インピーダンス１６２を変更する。
【００４６】
図７Ａおよび図７Ｂは、出力インピーダンス１６２の状態を示す。図７Ｃは、周波数Ｆ１、Ｆ２にそれぞれ対応する入力インピーダンス１６４ａ、１６４ｂの状態を示す。各インピーダンスＺＡＦ１、ＺＢＦ１、ＺＣＦ１は周波数Ｆ１に対応し、各インピーダンスＺＡＦ２、ＺＢＦ２、ＺＣＦ２は周波数Ｆ２に対応する。スイッチ１０７がオンされる場合、図７Ａのように、周波数Ｆ１におけるインピーダンスＺＡＦ１は十分に高い。しかし、内部回路１０２Ａ１における入出力端子間の直列容量が比較的大きいため、周波数Ｆ２におけるインピーダンスＺＡＦ２は低くなっている。そこで、周波数Ｆ２においてスイッチ１０７をオフすれば、内部回路１０２Ａ１の直列容量は比較的小さくなり、図７Ｂのように、周波数Ｆ２におけるインピーダンスＺＢＦ２は十分に高くなる。図７Ｃにおいて、インピーダンスＺＣＦ１、ＺＣＦ２は、インピーダンスＺＡＦ１、ＺＢＦ２と複素共役の関係にある。
【００４７】
次に、図６に示す内部回路１０２Ａ１の変形例を説明する。図１０Ａは、図６の内部回路１０２Ａ１において、入力端子１２１に接続される容量Ｃ１を取り除き、スイッチ１０７を入力端子１２１に直接接続する構成になっている。図１０Ｂは、容量Ｃ１、スイッチ１０７、および容量Ｃ２がこの順番で直列接続された回路において、回路の両端のうち容量Ｃ１側の一端が、入力端子１２１と出力端子１２２の間に挿入され、容量Ｃ２側の他端が接地される構成になっている。入力端子１２１と出力端子１２２の間には、さらに他の回路が挿入されてもよい。図１０Ｃは、図１０Ｂの内部回路１０２Ａ１において、入力端子１２１に接続される容量Ｃ１を取り除き、スイッチ１０７の一端を直接挿入する構成になっている。図１０Ａないし図１０Ｃにそれぞれ示す内部回路１０２Ａ１の動作は、上述の説明から明らかである。
【００４８】
図１１は、マイクロストリップラインを用いる内部回路１０２Ａ１の変形例である。スイッチ１０７ａおよびマイクロストリップライン１０９ａが直列接続された回路と、スイッチ１０７ｂおよびマイクロストリップライン１０９ｂが直列接続された回路とが並列に接続され、両並列接続端が、入力端子１２１と出力端子１２２にそれぞれ接続される。各マイクロストリップライン１０９ａ、１０９ｂは、ライン長が互いに異なっており、制御端子１２３に入力する制御信号Ｓ１７０に基づいて、出力インピーダンス１６２が調整される。マイクロストリップラインを用いる内部回路１０２Ａ１の実装構成として、例えば、各スイッチ１０７ａ、１０７ｂは、半導体チップに形成され、各マイクロストリップライン１０９ａ、１０９ｂは、この半導体チップを組み込んだモジュール基板に形成され、これらは互いにワイヤで接続されるように形成される。内部回路１０２Ａ１は、図１１に示す回路において、マイクロストリップライン１０９ａ、１０９ｂを、インダクタンスが互いに異なる２個のインダクタでそれぞれ置き換えた回路であってもよい。
【００４９】
内部回路１０２Ａ１は、図６および図１０Ａないし図１０Ｃにそれぞれ示す回路において、各容量Ｃ１、Ｃ２、Ｃ３の少なくとも一部を、インダクタまたはマイクロストリップラインの少なくとも一方で置き換えた回路であってもよい。さらに、内部回路１０２Ａ１は、図６、図１０Ａないし図１０Ｃ、および図１１にそれぞれ示す回路と、これらの回路において各容量Ｃ１、Ｃ２、Ｃ３の少なくとも一部を、インダクタまたはマイクロストリップラインの少なくとも一方で置き換えた回路とを含む複数種類の回路のうち、任意の回路の組合せで構成された複合回路であってもよい。ここで、複合回路を構成する各回路間で、各容量Ｃ１、Ｃ２、Ｃ３、インダクタ、およびマイクロストリップラインの大きさは、互いに異なってもよい。
【００５０】
このように第３の実施形態によれば、整合回路１０２Ａを図６、図１０Ａないし図１０Ｃ、および図１１のように構成し、スイッチ１０７をオン／オフする。これにより、出力インピーダンス１６２の抵抗成分は、各周波数Ｆ１、Ｆ２に関して、オンインピーダンス１６３の大きさよりも十分に高くなり、かつ大略一定となる。それゆえ、スイッチ部１０１Ａの挿入損失は、十分に低減される。各周波数Ｆ１、Ｆ２は、数１０ＭＨｚ以上離れている場合、効果的であり、特に１００ＭＨｚ程度離れている場合、さらに効果的である。スイッチ部１０１Ａにおける各経路１７１ａ、１７１ｂの選択と、整合回路１０２Ａにおけるスイッチ１０７のオン／オフとを連動することにより、制御部１７０の構成は簡素化することができる。
【００５１】
（第４の実施形態）
第４の実施形態では、第２および第３の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第２および第３の実施形態と同等であるので、説明を省略する。
【００５２】
図８は、第４の実施形態における整合回路１０２Ｂの一例を示す回路図である。第４の実施形態における高周波回路は、第２の実施形態の図５と同等である。図９Ａおよび図９Ｂは、図５および図８において、各部の入出力インピーダンスをスミスチャートで説明する説明図である。第２の実施形態で説明したように、整合回路１０２は、制御信号Ｓ１７０Ｂに基づいて、出力インピーダンス１６２を制御する。さらに、スイッチ部１０１Ｂによる挿入損失を低減するため、整合回路１０２Ｂは、出力インピーダンス１６２の抵抗成分を、オンインピーダンス１６３の大きさよりも十分に高く、かつ各周波数Ｆ１、Ｆ２、・・・、Ｆｎに関して大略一定にする。
【００５３】
具体的には、整合回路１０２Ｂは、増幅信号Ｓ１００を入力し、シャントコンデンサと受動素子１２０により整合回路内部信号Ｓ１００Ｚを生成する。受動素子１２０は、マイクロストリップラインまたはインダクタで構成される。整合回路１０２Ｂ内の内部回路１０２Ｂ１は、入力端子１２１および出力端子１２２を含む。容量Ｃ１、スイッチ１０７ａ、および容量Ｃ２がこの順番で直列接続された回路と、このうちスイッチ１０７ａがスイッチ１０７ｂ、・・・、スイッチ１０７ｍ（ここでｍ＝ｎ−１）に順次置き換えられたｍ−１個の回路と、容量Ｃ３との合計ｎ個の回路が並列に接続され、両並列接続端が、入力端子１２１と出力端子１２２にそれぞれ接続される。ここで、各容量Ｃ１、Ｃ２を含むｍ個の回路間で、各容量Ｃ１、Ｃ２の大きさは互いに異なってもよい。内部回路１０２Ｂ１は、入力端子１２１に整合回路内部信号Ｓ１００Ｚを入力し、出力端子１２２にインピーダンス変換信号Ｓ１０２を出力する。スイッチ１０７ａないし１０７ｍは、スイッチ１０７の制御端子１２３に入力するｍ系統の制御信号Ｓ１７０に基づいて、それぞれオン／オフされる。
【００５４】
スイッチ部１０１Ｂが周波数Ｆ１において経路１７１ａを選択する場合、整合回路１０２Ｂは各スイッチ１０７ａ、１０７ｂ、・・・、１０７ｍ（ｍ＝ｎ−１）をすべてオンする。スイッチ部１０１Ｂが周波数Ｆ２において経路１７１ｂを選択する場合、整合回路１０２Ｂはスイッチ１０７ａだけをオフする。同様に続き、スイッチ部１０１Ｂが周波数Ｆｎにおいて経路１７１ｎを選択する場合、整合回路１０２Ｂは各スイッチ１０７ａから１０７ｍをすべてオフする。このように構成することにより、内部回路１０２Ｂ１における入出力端子間の直列容量は、各周波数Ｆ１、Ｆ２、・・・、Ｆｎの順に応じて小さくなる。それゆえ、出力インピーダンスＳ１０２は、周波数に依存せず十分に高くなる。
【００５５】
図９Ａは、周波数Ｆ２においてスイッチ１０７ａだけをオフした状態を示す。インピーダンスＺＡＦ２は十分に高いが、周波数Ｆ２以外ではインピーダンスは低くなる。このように、同一の受動回路で、周波数に関係なくインピーダンスを高く保持するのは困難である。しかし、各スイッチ１０７ａ、１０７ｂ、・・・、１０７ｍを用いることにより、出力インピーダンスＳ１０２は、周波数Ｆ１、Ｆ２、・・・、Ｆｎに対してそれぞれインピーダンスＺＢＦ１、ＺＢＦ２、・・・、ＺＢＦｎのようになり、大略一定となる（図９Ｂに図示）。
【００５６】
次に、図８に示す内部回路１０２Ｂ１の変形例を説明する。図１０Ｄは、図８の内部回路１０２Ｂ１において、入力端子１２１に接続される容量Ｃ１をすべて取り除き、各スイッチ１０７ａ、１０７ｂ、・・・、１０７ｍを入力端子１２１に直接接続する構成になっている。図１０Ｅは、容量Ｃ１、スイッチ１０７ａ、および容量Ｃ２がこの順番で直列接続された回路と、このうちスイッチ１０７ａがスイッチ１０７ｂ、・・・、スイッチ１０７ｎに順次置き換えられたｎ−１個の回路との合計ｎ個の回路が並列に接続され、両並列接続端のうち容量Ｃ１側の一端が、入力端子１２１と出力端子１２２の間に挿入され、容量Ｃ２側の他端が接地される構成になっている。入力端子１２１と出力端子１２２の間には、さらに他の回路が挿入されてもよい。
【００５７】
図１０Ｆは、図１０Ｅの内部回路１０２Ｂ１において、入力端子１２１に接続される容量Ｃ１をすべて取り除き、各スイッチ１０７ａ、１０７ｂ、・・・、１０７ｎの一端を直接挿入する構成になっている。図１０Ｇは、図８の内部回路１０２Ｂ１において、容量Ｃ３を取り除き、容量Ｃ１、スイッチ、および容量Ｃ２を含む直列回路の個数をｎ個とする構成になっている。図１０Ｈは、図１０Ｇの内部回路１０２Ｂ１において、入力端子１２１に接続される容量Ｃ１をすべて取り除き、各スイッチ１０７ａ、１０７ｂ、・・・、１０７ｎを入力端子１２１に直接接続する構成になっている。ここで、図１０Ｄないし図１０Ｈにおいて、各容量Ｃ１、Ｃ２の少なくとも１つを含むｍまたはｎ個の回路間で、各容量Ｃ１、Ｃ２の大きさは互いに異なってもよい。図１０Ｄないし図１０Ｈにそれぞれ示す内部回路１０２Ｂ１の動作は、上述の説明から明らかである。
【００５８】
内部回路１０２Ｂ１は、図８および図１０Ｄないし図１０Ｈにそれぞれ示す回路において、各容量Ｃ１、Ｃ２、Ｃ３の少なくとも一部を、インダクタまたはマイクロストリップラインの少なくとも一方で置き換えた回路であってもよい。さらに、内部回路１０２Ｂ１は、図８、図１０Ｄないし図１０Ｈ、および図１１にそれぞれ示す回路と、これらの回路において各容量Ｃ１、Ｃ２、Ｃ３の少なくとも一部を、インダクタまたはマイクロストリップラインの少なくとも一方で置き換えた回路とを含む複数種類の回路のうち、任意の回路の組合せで構成された複合回路であってもよい。ここで、複合回路を構成する各回路間で、各容量Ｃ１、Ｃ２、Ｃ３、インダクタ、およびマイクロストリップラインの大きさは、互いに異なってもよい。
【００５９】
このように第４の実施形態によれば、整合回路１０２Ｂを図８のように構成し、各スイッチ１０７ａ、１０７ｂ、・・・、１０７ｍをオン／オフする。これにより、出力インピーダンス１６２の抵抗成分は、各周波数Ｆ１、Ｆ２、・・・、Ｆｎに関して、オンインピーダンス１６３の大きさよりも十分に高くなり、かつ大略一定となる。それゆえ、スイッチ部１０１Ａの挿入損失は、十分に低減される。
【００６０】
なお、図８に示す内部回路１０２Ｂ１の構成において、各スイッチ１０７ａ、１０７ｂ、・・・、１０７ｍに接続されるｍ種類の容量は、少なくとも一部が互いに異なってもよい。さらに、ｍ個の各スイッチ１０７ａ、１０７ｂ、・・・、１０７ｍを、ｋ個（ｋは３以上でｍ未満の数）の各スイッチ１０７ａ、１０７ｂ、・・・、１０７ｋに置き換えてもよい。この場合、ｋ個の各スイッチ１０７ａ、１０７ｂ、・・・、１０７ｋのオン／オフの組み合わせにより、内部回路１０２Ｂ１は、その直列容量がｎ種類の値を示すように構成される。
【００６１】
（第５の実施形態）
第５の実施形態では、第１ないし第４の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１ないし第４の実施形態と同等であるので、説明を省略する。図１２Ａは、第５の実施形態における高周波回路のブロック図である。図１２Ｂは、第５の実施形態における整合回路１０３ｂの一例を示す回路図である。図１２Ｃは、第５の実施形態における高周波回路の動作をスミスチャートで説明する説明図である。
【００６２】
図１２Ｂにおいて、整合回路１０３ｂは、通過信号Ｓ１０１ｂを入力し、受動素子１２０により整合回路内部信号Ｓ１０１ｂＺを生成する。受動素子１２０は、マイクロストリップラインまたはインダクタで構成される。整合回路１０３ｂ内の内部回路１０３ｂ１は、入力端子１２４および出力端子１２５を含む。容量Ｃ１、スイッチ１１０、および容量Ｃ２がこの順番で直列接続された回路と、容量Ｃ３とが並列に接続され、両並列接続端が、入力端子１２４と出力端子１２５にそれぞれ接続される。内部回路１０３ｂ１は、入力端子１２４に整合回路内部信号Ｓ１０１ｂＺを入力し、出力端子１２５にインピーダンス変換信号Ｓ１０３ｂを出力する。スイッチ１１０は、スイッチ１１０の制御端子１２６に入力する制御信号Ｓ１７０Ａに基づいて、オン／オフされる。
【００６３】
図１２Ａにおいて、制御部１７０Ａは、増幅信号Ｓ１００の周波数の情報および電力の情報を表す制御信号Ｓ１７０Ａを生成する。スイッチ部１０１Ａは、制御信号Ｓ１７０Ａに基づき、増幅信号Ｓ１００の各周波数Ｆ１、Ｆ２に対して経路１７１ａ、１７１ｂをそれぞれ選択する。周波数Ｆ１では整合回路１０３ａが動作し、周波数Ｆ２では整合回路１０３ｂが動作する。例えば、周波数Ｆ１では整合回路１０３ａは、制御信号Ｓ１７０Ａに基づき、増幅信号Ｓ１００の電力がＰ１の場合の状態に設定される。周波数Ｆ２では整合回路１０３ｂは、増幅信号Ｓ１００の電力がＰ２の場合、スイッチ１１０をオフし、増幅信号Ｓ１００の電力がＰ２よりも小さいＰ３の場合、スイッチ１１０をオンする。これにより、電力がＰ３の場合、電力がＰ２の場合よりも、整合回路１０３ｂの入力インピーダンス１６４ｂが高くなる。
【００６４】
以上のように構成された第５の実施形態において、整合回路１０２Ａの入力インピーダンス１６１をスミスチャートで図示すると、図１２Ｃおよび図１２Ｄのようになる。図１２Ｃにおいて、インピーダンスＺＡＰ２は、電力がＰ２の場合の入力インピーダンス１６１を表す。図１２Ｄにおいて、インピーダンスＺＡＰ３は、電力がＰ３の場合の入力インピーダンス１６１を表す。整合回路１０３ｂの入力インピーダンス１６４ｂが高くなるため、インピーダンスＺＡＰ３はインピーダンスＺＡＰ２よりも高くなる。
【００６５】
このように第５の実施形態によれば、整合回路１０３ｂを図１２Ｂのように構成し、増幅信号Ｓ１００の電力に応じてスイッチ１１０を切替え、整合回路１０３ｂの入力インピーダンス１６４ｂを変更する。これにより、入力インピーダンス１６１を電力に応じて最適に調整し、最終増幅部１００の電力効率を高くすることができる。しかも、スイッチ部１０１Ａを用い、周波数に応じて各整合回路１０３ａ、１０３ｂ間を切替え、入力インピーダンス１６１を周波数に応じて最適に調整することもできる。このように第５の実施形態の構成は、周波数と電力の両方に応じて、電力効率を最大化することを可能にする。
【００６６】
なお、上述の説明では、整合回路１０３ｂは、増幅信号Ｓ１００の電力に応じて、入力インピーダンス１６４ｂを調整するとしたが、増幅信号Ｓ１００の電力は、平均電力でもピーク電力でもよい。図１２Ｂは、整合回路１０３ｂの構成を示すとしたが、整合回路１０３ａの構成であってもよく、また、整合回路１０３ａおよび整合回路１０３ｂの両方の構成であってもよい。同様に図５の第２の実施形態において、各整合回路１０３ａ、１０３ｂ、・・・、１０３ｎのうち、少なくとも１つが、図１２Ｂの構成を含むとしてもよい。さらに、図１２Ｂは、増幅信号Ｓ１００の電力に応じて、電力効率を最大化する構成であったが、増幅信号Ｓ１００の電力に応じて歪み特性を最小化する構成であってもよい。電力効率を最大化する構成と、歪み特性を最小化する構成とを、用途により切替えるようにしてもよい。この場合、各容量Ｃ１、Ｃ２、Ｃ３の値のうち少なくとも１つが、両構成で切替えられる。
【００６７】
なお、図１２Ｂに示す内部回路１０３ｂ１の変形例としては、第４の実施形態で説明したように、図８または図１０Ｄないし図１０Ｈにそれぞれ示す内部回路１０２Ｂ１と同等な回路であってもよいし、これらの回路において、各容量Ｃ１、Ｃ２、Ｃ３の少なくとも一部を、インダクタまたはマイクロストリップラインの少なくとも一方で置き換えた回路であってもよい。さらに内部回路１０３ｂ１は、図８、図１０Ｄないし図１０Ｈ、および図１１にそれぞれ示す回路と、これらの回路において各容量Ｃ１、Ｃ２、Ｃ３の少なくとも一部を、インダクタまたはマイクロストリップラインの少なくとも一方で置き換えた回路とを含む複数種類の回路のうち、任意の回路の組合せで構成された複合回路であってもよい。ここで、複合回路を構成する各回路間で、各容量Ｃ１、Ｃ２、Ｃ３、インダクタ、およびマイクロストリップラインの大きさは、互いに異なってもよい。この場合、図１１に示すマイクロストリップラインを用いた回路は、第３の実施形態で説明した実装構成を備えてもよい。
【００６８】
（第６の実施形態）
第６の実施形態では、第５の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第５の実施形態と同等であるので、説明を省略する。
【００６９】
図１３Ａおよび図１３Ｂは、増幅信号Ｓ１００の電力の時間経過を示す波形図である。増幅信号Ｓ１００が、例えば符号分割多重接続（ＣＤＭＡ：Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）または直交波周波数分割多重（ＯＦＤＭ：Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）のような変調方式で変調された変調信号を表す場合、増幅信号Ｓ１００の振幅は、時間とともに変動する。図１３Ａでは、増幅信号Ｓ１００のピーク電力ＰＡは平均電力Ｐ１よりも大略４ｄＢ高く、図１３Ｂでは、増幅信号Ｓ１００のピーク電力ＰＢは平均電力Ｐ１よりも大略２ｄＢ高い。
【００７０】
このような振幅変動型の変調信号にとって、増幅信号Ｓ１００の歪み率を低減することができれば、アンテナに出力するインピーダンス変換信号Ｓ１０３の信号対雑音比が向上し、帯域外への妨害信号も低減する。このためには、最終増幅部１００において入力信号Ｓ１５０をピーク電力まで線形に増幅する必要がある。しかしながら、例えば図１３Ａのように、最終増幅部１００をピーク電力ＰＡまで線形増幅できるように構成し、図１３Ｂのように、ピーク電力ＰＢまでしか使用しなければ、最終増幅部１００の電力効率は低下する。
【００７１】
図１４Ａおよび図１４Ｂは、同一の最終増幅部１００を用いて、それぞれ図１３Ａおよび図１３Ｂに示す増幅信号Ｓ１００を生成する場合の電力効率を表す特性図である。図１４Ａにおいて、太い実線で表される動作曲線ＬＡは、平均電力Ｐ１と、最終増幅部１００における線形動作範囲ＲＬＮの最大限界電力に対応するピーク電力ＰＡとで特徴付けられる。平均電力Ｐ１における平均電力効率は、Ｅ１であり、ピーク電力ＰＡにおけるピーク電力効率は、ＥＡである。図１４Ｂにおいて、太い点線で表される動作曲線ＬＢは、平均電力Ｐ１と、ピーク電力ＰＡよりも低いピーク電力ＰＢとで特徴付けられる。平均電力Ｐ１における平均電力効率は、Ｅ１であり、ピーク電力ＰＢにおけるピーク電力効率は、ＥＡよりも低いＥＢである。最終増幅部１００が動作曲線ＬＡの状態の場合、高ピーク電力モードと呼び、動作曲線ＬＢの状態の場合、低ピーク電力モードと呼ぶ。
【００７２】
このように、動作曲線ＬＢでは、ピーク電力効率ＥＢがＥＡよりも低いため、増幅信号Ｓ１００のピーク電力ＰＢが低いにもかかわらず、平均電力効率Ｅ１は動作曲線ＬＡの場合と同等である。そこで、図１４Ｃにおいて太い実線で表される動作曲線ＬＣのように、線形動作範囲ＲＬＮを、ピーク電力ＰＡ以下からピーク電力ＰＢ以下に低下させ、ピーク電力ＰＢにおけるピーク電力効率をＥＡにすれば、平均電力Ｐ１におけるピーク電力効率はＥ１よりも高いＥ２となり、最終増幅部１００において電力の高効率化が達成できる。
【００７３】
最終増幅部１００の線形動作範囲ＲＬＮは、入力インピーダンス１６１により変えることができる。第５の実施形態では、スイッチ１１０を用いて整合回路１０３ｂの入力インピーダンス１６４ｂを切替え、入力インピーダンス１６１を平均電力に応じて最適に調整する構成を説明した。同様にして、スイッチ１１０を用いて整合回路１０３ｂの入力インピーダンス１６４ｂを切替え、入力インピーダンス１６１を各ピーク電力ＰＡ、ＰＢに応じて最適に調整し、最終増幅部１００の電力効率を高くすることができる。具体的には、例えば図１２Ｂに示す構成において、ピーク電力がＰＡであるような高ピーク電力モードの場合、スイッチ１１０はオフされ、入力インピーダンス１６１は小さくなる。ピーク電力がＰＢであるような低ピーク電力モードの場合、スイッチ１１０はオンされ、入力インピーダンス１６１は大きくなる。
【００７４】
このように第６の実施形態によれば、第５の実施形態と同様な構成において、ピーク電力の異なるモードに応じてスイッチ１１０を切替え、整合回路１０３ｂの入力インピーダンス１６４ｂを変更する。これにより、入力インピーダンス１６１をピーク電力の異なるモードに応じて最適に調整し、最終増幅部１００の電力効率を最大化することが可能となる。データ通信等の用途の場合、変調方式は同じでも、送信レートを上げるためにピーク電力が異なる場合があるが、このような場合、第６の実施形態は有効な構成である。
【００７５】
なお、ピーク電力の異なるモードに対して切替えるスイッチは、第３または第４の実施形態で説明した整合回路１０２のスイッチ１０７または各スイッチ１０７ａ、１０７ｂ、・・・、１０７ｍであってもよい。同様に、第１または第２の実施形態で説明しスイッチ部１０１Ａまたはスイッチ部１０１Ｂであってもよい。
【００７６】
（第７の実施形態）
第７の実施形態では、第５および第６の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第５および第６の実施形態と同等であるので、説明を省略する。
【００７７】
図１５は、第７の実施形態における高周波回路のブロック図である。第７の実施形態の高周波回路は、図１２Ａの第５の実施形態に対して、さらにバイアス回路１１１および電源回路１１２を含む。バイアス回路１１１は、制御信号Ｓ１７０Ａに基づいて、最終増幅部１００における入力端子のバイアス電流、または入力端子と共通端子間のバイアス電圧のいずれかを表すバイアス出力Ｓ１１１を供給する。電源回路１１２は、制御信号Ｓ１７０Ａに基づいて、最終増幅部１００の電源電圧Ｓ１１２を供給する。最終増幅部１００が多段構成の場合、バイアス回路１１１および電源回路１１２は、各段増幅回路の少なくとも１つに対して、バイアス出力Ｓ１１１および電源電圧Ｓ１１２を供給する。
【００７８】
このように第７の実施形態によれば、第５および第６の実施形態と同様に、増幅信号Ｓ１００の平均電力またはピーク電力に応じて、入力インピーダンス１６１を最適に調整する。さらに、入力インピーダンス１６１の最適調整と連動して、最終増幅部１００のバイアス出力Ｓ１１１および電源電圧Ｓ１１２を調整する。それゆえ、入力インピーダンス１６１を最適化するとともに、バイアス出力Ｓ１１１および電源電圧Ｓ１１２を最適化することにより、電力効率はさらに向上し、歪み特性はさらに低減される。
【００７９】
なお、最終増幅部１００は、少なくとも２種類のエミッタ面積を含むバイポーラトランジスタで形成され、制御信号に基づいて、エミッタ面積が切替えられるように構成してもよい。また、最終増幅部１００は、少なくとも２種類のゲート幅を含む電界効果トランジスタで形成され、制御信号に基づいて、ゲート幅が切替えられるように構成してもよい。これらの場合も、入力インピーダンス１６１を最適化するとともに、エミッタ面積またはゲート幅を最適化することにより、電力効率はさらに向上し、歪み特性はさらに低減される。
【００８０】
（第８の実施形態）
第８の実施形態では、第１ないし第７の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１ないし第７の実施形態と同等であるので、説明を省略する。
【００８１】
第８の実施形態では、第１ないし第７の実施形態の高周波回路において、半導体チップで構成される回路の範囲を説明する。図５の第２の実施形態において、負荷整合回路１０５Ｂを構成するスイッチ部１０１Ｂおよび各整合回路１０２Ｂ、１０３ａ、１０３ｂ、・・・、１０３ｎのうち少なくとも一部が、第８の実施形態による１つの半導体チップで構成される。さらに、最終増幅部１００が、第８の実施形態の半導体チップに含まれてもよい。各整合回路１０２Ｂ、１０３ａ、１０３ｂ、・・・、１０３ｎ内に、図８に示すスイッチ１０２Ｂ１または図１２Ｂに示すスイッチ１１０が含まれる場合、これらのスイッチのうち少なくとも一部が、第８の実施形態の半導体チップに含まれる。
【００８２】
これらのスイッチは、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）で形成される。特に、これらのスイッチが高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）で形成される場合、チップ面積当たりのオン抵抗がＦＥＴよりも小さいため、通過時の信号損失が少なくかつチップ面積の縮小化が可能となる。さらに、第８の実施形態の半導体チップ上に、各整合回路１０２Ｂ、１０３ａ、１０３ｂ、・・・、１０３ｎに使用する容量素子やインダクタ素子を形成すれば、より集積化された小面積の半導体チップ内に、多機能かつ高性能のスイッチ回路を形成することができ、高周波回路の小型化および高機能化に効果が大きい。
【００８３】
さらに、制御部１７０Ｂ、バイアス回路１１１、および電源回路１１２を第８の実施形態の半導体チップ内に取り込めば、高周波回路の全体構成が簡素化される。
【００８４】
さらに、第８の実施形態による半導体チップと、各整合回路１０２Ｂ、１０３ａ、１０３ｂ、・・・、１０３ｎのうち上述した半導体チップ以外の部分とが、樹脂またはセラミックで形成された基板に実装される。各整合回路１０２Ｂ、１０３ａ、１０３ｂ、・・・、１０３ｎにおいて、マイクロストリップラインは基板に形成され、インダクタまたは容量はチップ部品として基板に実装される。この場合、最終増幅部１００は、半導体チップに含まれてもよいし、含まれなくてもよい。最終増幅部１００は、半導体チップに含まれない場合、チップ部品として基板に実装される。
【００８５】
このように第８の実施形態によれば、スイッチ部１０１Ｂおよび各整合回路１０２Ｂ、１０３ａ、１０３ｂ、・・・、１０３ｎを半導体チップで構成することにより、高周波回路および高周波電力増幅装置の小型化および低コスト化が可能となる。
【００８６】
（第９の実施形態）
第９の実施形態では、第１ないし第８の実施形態と異なる点を中心に説明する。その他の構成、動作、および効果は、第１ないし第８の実施形態と同等であるので、説明を省略する。
【００８７】
第９の実施形態では、図２による第１の実施形態の具体例を、図１６を用いて説明する。図１７Ａ、図１７Ｂは、整合回路１０３ａ、１０３ｂの入力インピーダンス１６４ａ、１６４をそれぞれ示すスミスチャートである。
【００８８】
図１６において、最終増幅部１００は、エミッタ接地の１個のトランジスタで構成される。整合回路１０２Ａにおいて、電源電圧を供給される電源端子１５２に１０００ｐＦの容量の一端が接続され、他端は接地される。電源端子１５２には６ｍｍ長のマイクロストリップラインが接続され、他端は最終増幅部１００のコレクタ端子と０．２５ｍｍ長のマイクロストリップラインに接続される。このマイクロストリップラインの他端は、４ｐＦの容量と５ｍｍのマイクロストリップラインに接続される。４ｐＦの容量の他端は接地され、５ｍｍのマイクロストリップラインの他端は３０ｐＦの容量に接続される。３０ｐＦの容量の他端は、他端が接地される０．２ｐＦの容量と、スイッチ部１０１Ａの入力端子に接続される。スイッチ部１０１Ａの２個の出力端子は、整合回路１０３ａ、１０３ｂの１０ｐＦの容量にそれぞれ接続される。整合回路１０３ａにおいて、１０ｐＦの容量の他端は、他端が接地される０．９５ｐＦの容量と、４．５ｍｍのマイクロストリップラインに接続され、マイクロストリップラインの他端は出力端子１５１ａに接続される。整合回路１０３ｂにおいて、１０ｐＦの容量の他端は、他端が接地される０．１５ｐＦの容量と、２ｍｍのマイクロストリップラインに接続され、マイクロストリップラインの他端は出力端子１５１ｂに接続される。
【００８９】
このように構成される第９の実施形態において、スイッチ部１０１Ａは、増幅信号Ｓ１００の周波数が１．７ＧＨｚの場合、整合回路１０３ａを選択し、２．０ＧＨｚの場合、整合回路１０３ｂを選択する。入力インピーダンス１６４ａは、スミスチャート上で周波数の変化とともに図１７Ａのような軌跡を描き、１．７ＧＨｚにおいて点１６４ａＦ１に位置する。このときの入力インピーダンス１６４ａは、（６０．３−ｊ２３．８）オームである。同様に、入力インピーダンス１６４ｂは、スミスチャート上で周波数の変化とともに図１７Ｂのような軌跡を描き、２．０ＧＨｚにおいて点１６４ｂＦ２に位置する。このときの入力インピーダンス１６４ｂは、（５４．８＋ｊ５．９）オームである。
【００９０】
点１６４ａＦ１で表される入力インピーダンス１６４ａは、１．７ＧＨｚにおける出力インピーダンス１６２と複素共役の関係になっている。同様に、点１６４ｂＦ２で表される入力インピーダンス１６４ｂは、２．０ＧＨｚにおける出力インピーダンス１６２と複素共役の関係になっている。すなわち、出力インピーダンス１６２の抵抗成分は、１．７ないし２．０ＧＨｚの周波数において大略５５ないし６０オームであり、スイッチ部１０１Ａのオンインピーダンス１６３よりも十分に大きい。
【００９１】
このように第９の実施形態によれば、スイッチ部１０１Ａのオンインピーダンス１６３よりも十分に大きい出力インピーダンス１６２を有する整合回路１０２Ａを、具体的に構成することができる。これにより、スイッチ部１０１Ａによる損失を低減することが可能となる。
【００９２】
（実施形態のまとめ）
以上に説明したように、第１の観点によれば、負荷整合回路１０５Ａは、入力側において、最終増幅部１００の出力インピーダンス１６０に整合することにより、最終増幅部１００から最大の電力を取り出すことができる。同時に負荷整合回路１０５Ａは、出力側において、５０オームの負荷インピーダンス１６６に整合することにより、負荷に最大の電力を供給するとともに、負荷からの反射波による波形歪みを抑圧する。さらに、負荷整合回路１０５Ａは、その内部において、整合回路１０２Ａの出力インピーダンス１６２の絶対値をスイッチ部１０１Ａのオンインピーダンス１６３の絶対値よりも十分に高く設定することにより、オンインピーダンス１６３を相対的に無視できる大きさにする。すなわち、整合回路１０２Ａは、最終増幅部１００の出力インピーダンス１６０に整合するように入力インピーダンス１６１を相対的に低く設定するとともに、出力インピーダンス１６２を、オンインピーダンス１６３が無視できる程度に、入力インピーダンス１６１よりも高く設定する。これにより、最終増幅部１００の出力側にスイッチ部１０１Ａを設ける場合、スイッチ部１０１Ａによる損失が低減されるとともに、波形歪みを抑圧しつつ負荷に最大電力を供給することが可能となる。
【００９３】
さらに、損失が低減されたスイッチ部１０１Ａを用いることにより、整合回路１０３ａ、１０３ｂの入力インピーダンス１６４ａ、１６４ｂおよび出力インピーダンス１６５ａ、１６５ｂを、周波数Ｆ１、Ｆ２または電力Ｐ１、Ｐ２に基づいて、それぞれ個別に最適化することが可能となる。これにより、異なる無線周波数帯に対応するマルチバンド携帯電話において使用周波数帯が変化しても、また複数種類の通信方式に対応するマルチモード携帯電話において送信電力が変化しても、さらに、使用周波数帯および送信電力が組合せで変化しても、個別に最適な整合回路を介することが可能となる。その結果、整合回路の構成が簡単になり小型化されるとともに、個別の整合精度が向上するため、送信電力効率および波形精度が向上する。それゆえ、携帯電話のカバーエリアが拡大し、消費電力が減少する。このように、第１の観点によれば、小型で高性能・多機能の高周波回路を実現することが可能となる。
【００９４】
第２の観点によれば、ＳＰｎＴスイッチ部１０１Ｂおよび各整合回路１０３ａ、１０３ｂ、・・・、１０３ｎを用いることにより、任意の数のマルチバンドおよびマルチモードに対応可能となる。
【００９５】
第３の観点によれば、整合回路１０２Ａを図６、図１０Ａないし図１０Ｃ、および図１１のように構成し、スイッチ１０７をオン／オフする。これにより、出力インピーダンス１６２の抵抗成分は、各周波数Ｆ１、Ｆ２に関して、オンインピーダンス１６３の大きさよりも十分に高くなり、かつ大略一定となる。それゆえ、スイッチ部１０１Ａの挿入損失は、十分に低減される。
【００９６】
第４の観点によれば、整合回路１０２Ｂを図８のように構成し、各スイッチ１０７ａ、１０７ｂ、・・・、１０７ｍをオン／オフする。これにより、出力インピーダンス１６２の抵抗成分は、各周波数Ｆ１、Ｆ２、・・・、Ｆｎに関して、オンインピーダンス１６３の大きさよりも十分に高くなり、かつ大略一定となる。それゆえ、スイッチ部１０１Ａの挿入損失は、十分に低減される。
【００９７】
第５の観点によれば、整合回路１０３ｂを図１２Ｂのように構成し、増幅信号Ｓ１００の電力に応じてスイッチ１１０を切替え、整合回路１０３ｂの入力インピーダンス１６４ｂを変更する。これにより、入力インピーダンス１６１を電力に応じて最適に調整し、最終増幅部１００の電力効率を高くすることができる。しかも、スイッチ部１０１Ａを用い、周波数に応じて各整合回路１０３ａ、１０３ｂ間を切替え、入力インピーダンス１６１を周波数に応じて最適に調整することもできる。このように第５の観点の構成は、周波数と電力の両方に応じて、電力効率を最大化することを可能にする。
【００９８】
第６の観点によれば、第５の観点と同様な構成において、ピーク電力の異なるモードに応じてスイッチ１１０を切替え、整合回路１０３ｂの入力インピーダンス１６４ｂを変更する。これにより、入力インピーダンス１６１をピーク電力の異なるモードに応じて最適に調整し、最終増幅部１００の電力効率を最大化することが可能となる。
【００９９】
第７の観点によれば、第５および第６の観点と同様な入力インピーダンス１６１の最適調整と連動して、最終増幅部１００のバイアス出力Ｓ１１１および電源電圧Ｓ１１２を調整する。それゆえ、入力インピーダンス１６１を最適化するとともに、バイアス出力Ｓ１１１および電源電圧Ｓ１１２を最適化することにより、電力効率はさらに向上し、歪み特性はさらに低減される。
【０１００】
第８の観点によれば、スイッチ部１０１Ｂおよび各整合回路１０２Ｂ、１０３ａ、１０３ｂ、・・・、１０３ｎを半導体チップで構成することにより、高周波回路の小型化および低コスト化が可能となる。
【０１０１】
なお、上述した実施の形態において、各スイッチ部１０１、１０１Ａ、１０１Ｂおよび各スイッチ１０６ａ、１０６ｂ、１０６ｃ、１０７は、ＦＥＴで構成されるが、ＨＥＭＴ、ＰＩＮダイオード（Ｐｏｓｉｔｉｖｅ−Ｉｎｔｒｉｎｓｉｃ−Ｎｅｇａｔｉｖｅ  Ｄｉｏｄｅ）、またはメムス（ＭＥＭＳ：Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ）など他のスイッチで構成してもよい。さらに、各スイッチ部および各スイッチに含まれるこれらのトランジスタは、１個で構成してもよいし、複数個により構成してもよい。
【０１０２】
なお、上述した実施の形態において、最終増幅部１００は、バイポーラトランジスタで構成されるが、異種接合バイポーラトランジスタ、シリコンゲルマニウムトランジスタ、ＦＥＴ、および絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）など他のトランジスタで構成してもよい。さらに、最終増幅部１００に含まれるこれらのトランジスタは、１個で構成してもよいし、複数個により構成してもよい。さらに、最終増幅部１００は多段構成であってもよい。これらのトランジスタを用いて最終増幅部１００を構成する場合、代表的には、エミッタ接地またはソース接地が使用される。この場合、入力端子はベース端子またはゲート端子であり、出力端子はコレクタ端子またはドレイン端子であり、共通端子はエミッタ端子またはソース端子である。
【０１０３】
以上、実施の形態におけるこれまでの説明は、すべて本発明を具体化した一例であって、本発明はこれらの例に限定されず、本発明の技術を用いて当業者が容易に構成可能な種々の例に展開可能である。
【産業上の利用可能性】
【０１０４】
本発明は、高周波回路、半導体装置、および高周波電力増幅装置に利用できる。
【図面の簡単な説明】
【０１０５】
【図１】本発明の原理説明用の高周波回路のブロック図である。
【図２】本発明の第１の実施形態における高周波回路のブロック図である。
【図３】本発明の第１の実施形態におけるスイッチ部の一例を示す回路図である。
【図４Ａ】本発明の第１の実施形態における高周波回路の動作を説明する説明図である。
【図４Ｂ】本発明の第１の実施形態における高周波回路の動作を説明する説明図である。
【図４Ｃ】本発明の第１の実施形態における高周波回路の動作を説明する説明図である。
【図４Ｄ】本発明の第１の実施形態における高周波回路の動作を説明する説明図である。
【図５】本発明の第２の実施形態における高周波回路のブロック図である。
【図６】本発明の第３の実施形態における整合回路の一例を示す回路図である。
【図７Ａ】本発明の第３の実施形態における高周波回路の動作を説明する説明図である。
【図７Ｂ】本発明の第３の実施形態における高周波回路の動作を説明する説明図である。
【図７Ｃ】本発明の第３の実施形態における高周波回路の動作を説明する説明図である。
【図８】本発明の第４の実施形態における整合回路の一例を示す回路図である。
【図９Ａ】本発明の第４の実施形態における高周波回路の動作を説明する説明図である。
【図９Ｂ】本発明の第４の実施形態における高周波回路の動作を説明する説明図である。
【図１０Ａ】本発明の第３および第４の実施形態における整合回路の一例を示す回路図である。
【図１０Ｂ】本発明の第３および第４の実施形態における整合回路の一例を示す回路図である。
【図１０Ｃ】本発明の第３および第４の実施形態における整合回路の一例を示す回路図である。
【図１０Ｄ】本発明の第３および第４の実施形態における整合回路の一例を示す回路図である。
【図１０Ｅ】本発明の第３および第４の実施形態における整合回路の一例を示す回路図である。
【図１０Ｆ】本発明の第３および第４の実施形態における整合回路の一例を示す回路図である。
【図１０Ｇ】本発明の第３および第４の実施形態における整合回路の一例を示す回路図である。
【図１０Ｈ】本発明の第３および第４の実施形態における整合回路の一例を示す回路図である。
【図１１】本発明の第５の実施形態における整合回路の別の例を示す回路図である。
【図１２Ａ】本発明の第５の実施形態における高周波回路のブロック図である。
【図１２Ｂ】本発明の第５の実施形態における整合回路の一例を示す回路図である。
【図１２Ｃ】本発明の第５の実施形態における高周波回路の動作を説明する説明図である。
【図１２Ｄ】本発明の第５の実施形態における高周波回路の動作を説明する説明図である。
【図１３Ａ】本発明の第６の実施形態における高周波回路の動作波形を示す波形図である。
【図１３Ｂ】本発明の第６の実施形態における高周波回路の動作波形を示す波形図である。
【図１４Ａ】本発明の第６の実施形態における高周波回路の動作特性を示す特性図である。
【図１４Ｂ】本発明の第６の実施形態における高周波回路の動作特性を示す特性図である。
【図１４Ｃ】本発明の第６の実施形態における高周波回路の動作特性を示す特性図である。
【図１５】本発明の第７の実施形態における高周波回路のブロック図である。
【図１６】本発明の第９の実施形態における高周波回路の回路図である。
【図１７Ａ】本発明の第９の実施形態における高周波回路の動作を説明する説明図である。
【図１７Ｂ】本発明の第９の実施形態における高周波回路の動作を説明する説明図である。
【図１８】従来例の高周波電力増幅器のブロック図である。
【図１９】従来例の高周波電力増幅器のブロック図である。
【符号の説明】
【０１０６】
１００  最終増幅部
１０１、１０１Ａ、１０１Ｂ  スイッチ部
１０２、１０３、１０３ａ、１０３ｂ、・・・、１０３ｎ  整合回路
１０５、１０５Ａ、１０５Ｂ  負荷整合回路
１０６、１０７、１０７ａ、１０７ｂ、・・・、１０７ｍ、１１０  スイッチ
１０８ａ、１０８ｂ、・・１０８ｎ  出力端子
１０９ａ、１０９ｂ  マイクロストリップライン
１１１  バイアス回路
１１２  電源回路
１２０  受動素子
１２１、１２４、１５０  入力端子
１２２、１２５、１５１、１５１ａ、１５１ｂ  出力端子
１２３、１２６  制御端子
１５２  電源端子
１６０、１６２、１６５、１６５ａ、１６５ｂ、・・・、１６５ｎ  出力インピーダンス
１６１、１６４、１６４ａ、１６４ｂ、・・・、１６４ｎ  入力インピーダンス
１６３  オンインピーダンス
１６６  負荷インピーダンス
１７０、１７０Ａ、１７０Ｂ  制御部
１７１、１７１ａ、１７１ｂ、・・・、１７１ｎ  経路
【図１】
2008288769.tif 000003
【図２】
2008288769.tif 000004
【図３】
2008288769.tif 000005
【図４Ａ】
2008288769.tif 000006
【図４Ｂ】
2008288769.tif 000007
【図４Ｃ】
2008288769.tif 000008
【図４Ｄ】
2008288769.tif 000009
【図５】
2008288769.tif 000010
【図６】
2008288769.tif 000011
【図７Ａ】
2008288769.tif 000012
【図７Ｂ】
2008288769.tif 000013
【図７Ｃ】
2008288769.tif 000014
【図８】
2008288769.tif 000015
【図９Ａ】
2008288769.tif 000016
【図９Ｂ】
2008288769.tif 000017
【図１０Ａ】
2008288769.tif 000018
【図１０Ｂ】
2008288769.tif 000019
【図１０Ｃ】
2008288769.tif 000020
【図１０Ｄ】
2008288769.tif 000021
【図１０Ｅ】
2008288769.tif 000022
【図１０Ｆ】
2008288769.tif 000023
【図１０Ｇ】
2008288769.tif 000024
【図１０Ｈ】
2008288769.tif 000025
【図１１】
2008288769.tif 000026
【図１２Ａ】
2008288769.tif 000027
【図１２Ｂ】
2008288769.tif 000028
【図１２Ｃ】
2008288769.tif 000029
【図１２Ｄ】
2008288769.tif 000030
【図１３Ａ】
2008288769.tif 000031
【図１３Ｂ】
2008288769.tif 000032
【図１４Ａ】
2008288769.tif 000033
【図１４Ｂ】
2008288769.tif 000034
【図１４Ｃ】
2008288769.tif 000035
【図１５】
2008288769.tif 000036
【図１６】
2008288769.tif 000037
【図１７Ａ】
2008288769.tif 000038
【図１７Ｂ】
2008288769.tif 000039
【図１８】
2008288769.tif 000040
【図１９】
2008288769.tif 000041