(57)【要約】【課題】  出力電圧特性の精度を向上させることにより、出力電圧に重畳するリップル電圧を低減し、画像品質の低下を防ぐことを可能とした電源装置を安価な構成にて提供する。【解決手段】  クロックにより駆動されるスイッチング電源手段の出力電圧を設定する手段と、検出する手段と、この大小関係を比較する手段に応じてスイッチング電源手段への伝達を制御するゲート手段とから成り、電圧設定手段の出力に応じてスイッチング電源手段の出力電圧又は出力電流を制御する第一の制御ループを備えた電源装置において、第一の制御ループの制御信号レベル検出手段と、レベル検出手段の出力に応じて第一の制御ループの制御動作領域を判定する手段の判定結果に応じて、クロックを変調するＰＷＭ変調手段と、から成り、第一の制御ループの制御動作領域に応じてクロックのデューティ比を変更する第二の制御ループ制御を備える。【選択図】  図１
2008022623.tif 000002
【特許請求の範囲】
【請求項１】
クロックを発生するクロック発生手段と、前記クロックにより駆動されるスイッチング電源手段と、前記スイッチング電源手段の出力電圧を設定する電圧設定手段と、前記スイッチング電源手段の出力電圧を検出する電圧検出手段と、前記電圧設定手段の出力と前記電圧検出手段の出力の大小関係を比較するコンパレータ手段と、前記コンパレータ手段の出力に応じて前記クロックの前記スイッチング電源手段への伝達を制御するゲート手段と、から成り、前記電圧設定手段の出力に応じて前記スイッチング電源手段の出力電圧あるいは出力電流を制御する第一の制御ループを備えた電源装置において、
前記第一の制御ループの制御信号レベルを検出するレベル検出手段と、前記レベル検出手段の出力に応じて前記第一の制御ループの制御動作領域を判定する制御動作領域判定手段と、前記制御動作領域判定手段の判定結果に応じて前記クロックを変調するＰＷＭ変調手段と、から成り、前記第一の制御ループの制御動作領域に応じて前記クロックのデューティ比を変更する第二の制御ループを備えたことを特徴とする電源装置。
【請求項２】
請求項１に記載の電源装置において、
前記レベル検出手段により前記出力電圧設定手段の出力を検出することを特徴とする電源装置。
【請求項３】
請求項１に記載の電源装置において、
前記レベル検出手段により前記ゲート手段の出力を検出することを特徴とする電源装置。
【請求項４】
請求項１ないし３のいずれかに記載の電源装置において、
前記第一の制御ループの制御動作領域は、所定の閾値によって少なくとも２つ以上の制御動作領域に分けられており、前記制御動作領域に応じた前記クロックのデューティ比が定められていることを特徴とする電源装置。
【請求項５】
請求項１ないし４のいずれかに記載の電源装置において、
複数のクロック発生手段と、複数の前記第一の制御ループと、複数の前記第二の制御ループと、から成り、前記クロックを少なくとも２つ以上の第一の制御ループ間で共通化することを特徴とする電源装置。
【請求項６】
請求項１ないし５のいずれかに記載の電源装置において、
前記コンパレータ手段、および前記ゲート手段の両方を、ひとつのコンパレータ素子により構成することを特徴とする電源装置。
【請求項７】
電子写真プロセスを用いて像担持体上に形成したトナー像を記録媒体上に転写した後、前記記録媒体に前記トナーを加熱定着させる画像形成装置において、
前記画像形成装置の高圧電源装置を、請求項１ないし６のいずれかに記載の電源装置により構成することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置、特には、それを搭載した画像形成装置に関するものである。
【背景技術】
【０００２】
図１０は、本発明に関わる、電子写真プロセスを用いた画像形成装置を示す概略の構成図であり、カラーレーザビームプリンタの構成例を示している。図１０に示したカラーレーザビームプリンタは、外部装置１４７と接続可能なカラーレーザビーム本体（以下、本体と記す）１０１を有している。また、本体１０１の下段には、転写材としての記録紙１５０を収納するカセットデッキ１０２が備えられている。
【０００３】
本体１０１の内部には、カセットデッキ１０２内の記録紙１５０の有無を検知するカセットデッキ紙有無センサ１０３、カセットデッキ１０２から記録紙１５０を繰り出すピックアップローラ１０４が設けられている。ピックアップローラ１０４によって繰り出された記録紙１５０を搬送する給紙ローラ１０５、給紙ローラ１０５と対をなし、記録紙１５０の重送を防止するリタードローラ１０６が設けられている。そして、給紙ローラ１０５の下流には記録紙１５０を同期搬送するレジストローラ対１０７、レジストローラ対１０７への記録紙１５０の搬送状態を検知するレジ前センサ１０８が設けられている。また、レジストローラ対１０７の下流には静電吸着搬送転写ベルト（以下ＥＴＢと記す）１０９が配設されている。また、本体１０１は、４色（イエローＹ、マゼンタＭ、シアンＣ、ブラックＢＫ）分のプロセスカートリッジ１１０Ｙ、１１０Ｍ、１１０Ｃ、１１０ＢＫとレーザスキャナ１２０Ｙ、１２０Ｍ、１２０Ｃ、１２０ＢＫからなる画像形成部を有している。この画像形成部によって形成された画像が転写ローラ１３０Ｙ、１３０Ｍ、１３０Ｃ、１３０ＢＫによってＥＴＢ１０９上に順次重ね合わされることにより、カラー画像が形成され、記録紙１５０上に転写搬送される。さらに、画像形成部の下流には記録紙１５０上に形成されたトナー像を加熱定着する定着装置１４０が設けられている。定着装置１４０は、内部に加熱用のヒータ１４０ａを備えた定着ローラ１４０ｂ、加圧ローラ１４０ｃ、定着ローラ１４０ｂから記録紙１５０を搬送するための定着排紙ローラ対１４０ｄから構成されている。さらに、定着装置１４０の下流には排紙部の搬送状態を検知する排紙センサ１４１、記録の完了した記録紙１５０を積載する積載トレイ１４２が設けられている。
【０００４】
また、各レーザスキャナ１２０は、外部装置１４７から送出される各画像信号に基づいて変調されたレーザ光を発光するレーザユニット１２１を有している。また、各レーザスキャナ１２０は、レーザユニット１２１からのレーザ光を後述する各感光ドラム１１１上に走査するためのポリゴンミラー１２２とスキャナモータ１２３、結像レンズ群１２４から構成されている。
【０００５】
そして、各プロセスカートリッジ１１０は、公知の電子写真プロセスに必要な感光ドラム１１１、帯電ローラ１１２、現像ローラ１１３、トナー格納容器１１４を備えており、本体１０１に対して着脱可能に構成されている。
【０００６】
さらに、本体１０１は、制御装置として、エンジンコントローラ１４３およびビデオコントローラ１４５を有している。このエンジンコントローラ１４３およびビデオコントローラ１４５は、インターフェース１４６により互いに接続されている。エンジンコントローラ１４３は、ＲＡＭ１４４ａ、ＲＯＭ１４４ｂ、タイマ１４４ｃ、デジタル入出力ポート１４４ｄ、Ｄ／Ａポート１４４ｅを具備したＭＰＵ（マイクロコンピュータ）１４４、および各種入出力制御回路（不図示）等により構成されている。そして、レーザスキャナ１２０、プロセスカートリッジ１１０および定着装置１４０における電子写真プロセスの制御、本体１０１内の記録紙１５０の搬送制御等を行っている。
【０００７】
ビデオコントローラ１４５は、パーソナルコンピュータ等の外部装置１４７と汎用のインターフェース１４８で接続されている。そして、この汎用インターフェース１４８から送出される画像情報をビットマップデータに展開し、画像形成用の画像信号としてエンジンコントローラ１４３へ送出している。
【０００８】
また、本体１０１は高圧電源１４９を有している。この高圧電源１４９は、各帯電ローラ１１２、現像ローラ１１３、および転写ローラ１３０に対応した高圧バイアスを出力可能な帯電高圧電源１４９ａ、現像高圧電源１４９ｂ、および転写高圧電源１４９ｃから構成されている。
【０００９】
以上のように、電子写真プロセスを用いた画像形成装置では、高圧バイアスを生成する高圧電源１４９を設け、一連の電子写真プロセスの各工程で用いている。
【００１０】
図１１は、この高圧電源１４９を構成する、従来の高圧バイアス回路の制御方法の一例を示すブロック図である。Ａ／Ｄ変換器２０１は、エンジンコントローラ１４３内に設けられており、入力されるアナログ信号に基づいた所望の演算に従って、パルス幅変調されたＰＷＭ信号を出力する。スイッチング素子２０３は、Ａ／Ｄ変換器２０１から送出されるＰＷＭ信号に応じて、スイッチング動作を行う。また、装置内で生成され供給される直流電源電圧Ｖ１が抵抗１０を介して昇圧素子２０４に接続されている。昇圧素子２０４は、スイッチング素子２０３のスイッチング動作に応じて入力される交流信号を増幅する。ここで、電解コンデンサ１１は昇圧素子２０４へ印加される電圧を一定とするためのデカップリングコンデンサである。平滑素子２０５は、昇圧素子２０４からの増幅交流信号を平滑し、出力端子３へ増幅された直流高電圧、すなわち高圧バイアスを出力する。出力検出素子２０６は、出力端子３から出力される電圧、あるいは電流などの出力情報を検出する。また、誤差増幅器２０２は、出力検出素子２０６からの検出信号と、画像形成装置内の制御手段（不図示）によって設定される出力調整信号２との電位差を増幅した誤差増幅信号をＡ／Ｄ変換器２０１へ送出する。以上の構成において、Ａ／Ｄ変換器２０１から出力されるＰＷＭ信号のデューティ比により、高圧バイアスが制御される。
【００１１】
しかしながら、この高圧バイアス回路を構成するためには、Ａ／Ｄ変換器２０１に対して、例えば１％刻みでＰＷＭ信号のデューティ比を細かく可変して生成する機能が求められ、高価な高周波回路が必要となる。このような場合、高周波駆動する専用のＣＰＵなどが必要となる。また、Ａ／Ｄ変換器２０１をゲートアレーで構成した場合でも、多くのゲート数が必要となり、専用のゲートアレーが必要となる。そのため、その開発に多くの時間や工数を要してしまう。以上のように、図１１に示す高圧バイアス回路は、コストアップの要因を多く有している。
【００１２】
以上の課題を解決する高圧バイアス回路の制御方法の他の一例を、図１２に示すブロック図にて説明する。図１２において、図１１と同様のブロック、素子に関しては同じ番号で示し、説明を省略する。クロック発生器２０８は、あらかじめ定められた固定周波数と固定デューティ比から成るクロックパルスを送出する。また、スイッチング素子２０３は、入力される信号に応じてスイッチング動作を行い、後述するゲート素子２０９を介して、クロック発生器２０８と接続されている。比較器２０７は、出力検出素子２０６からの検出信号と、出力調整信号２との電位差を比較する。そして、ゲート素子２０９は、比較器２０７の出力状態に応じて、クロック発生器２０８から送出されるクロック信号を断続してスイッチング素子２０３へ伝達する。以上の構成において、昇圧素子２０４に印加される直流電源電圧Ｖ１は一定の電圧である一方で、スイッチング素子２０３を駆動するクロック信号の伝達は、ゲート素子２０９が担っており、比較器２０７の出力状態に依存している。従って、結果として出力検出素子２０６からの検出信号と、出力調整信号２とが等しくなるように高圧バイアスが制御される。
【００１３】
図１３に高圧バイアス回路の各部信号動作を表すタイミングチャートを示す。図１３において、ＳＥＮＳＥは出力検出素子２０６からの検出信号、ＣＯＮＴは出力調整信号２、ＣＯＭＰ ＯＵＴは比較器２０７の出力信号を表している。また、ＣＬＫはクロック発生器２０８から送出されるクロック信号、ＧＡＴＥはゲート素子２０９の出力信号を表している。図１３に示すように、比較器２０７の出力がＨｉｇｈの場合は、ゲート素子２０９がオン状態となり、クロック信号がスイッチング素子２０３へ伝達されてスイッチング素子２０３がスイッチング動作される。一方、比較器２０７の出力がＬｏｗの場合は、ゲート素子２０９がオフ状態となり、クロック信号がスイッチング素子２０３へ伝達されず、スイッチング素子２０３はオフ状態を維持する。よって、出力端子３に出力される高圧バイアスは、スイッチング素子２０３のスイッチング状態によって制御される。すなわち、比較器２０７の２値出力に応じて、クロック信号の伝達をオン／オフするだけの簡単な制御構成で高圧出力制御が可能となる。
【００１４】
以上で説明した高圧バイアス回路は、Ａ／Ｄ変換手段、高周波駆動する専用のＣＰＵ、および多くのゲートアレーを必要としないため、低コストの高圧出力制御を実現している（従来例、特許文献１参照）。
【特許文献１】特開２００３−３３０３３３
【発明の開示】
【発明が解決しようとする課題】
【００１５】
前述の従来例の高圧バイアス回路（図１２参照）における課題について図１４および図１５に基づいて説明する。
【００１６】
図１４に従来例の高圧バイアス回路において、比較的高い出力電圧を出力する制御領域で動作させた場合の各部信号動作を示す。図１４において、ＨＶＯＵＴは出力電圧信号、ＧＡＴＥはゲート素子２０９の出力信号を表している。また、ＨＶＯＵＴの平均値、すなわち、直流電圧成分をＨＶＯＵＴ（ａｖｅｒａｇｅ）で表現している。図１４に示すように、比較的高い出力電圧を出力する制御領域において動作させた場合では、優れた制御特性を得ることができる。一方、図１５に最大出力の１／２以下程度の出力電圧を出力する制御領域で動作させた場合の各部信号動作を示す。図１５に示すように、出力電圧が低くなった場合では、昇圧素子２０４に電力を投入する機会を少なくするために、スイッチング素子２０３を駆動するクロック信号の伝達率を極端に低くしなければならない。このため、スイッチング素子２０３のオフ期間が長くなり、出力電圧特性の精度が低くなる問題があった。また、得られる直流出力電圧は図１５に示すような、のこぎり波状の電圧の平均値として得られ、その出力電圧には、非常に大きなリップル電圧が重畳する問題があった。
【００１７】
この出力電圧におけるリップル電圧の重畳は、単色の画像を形成するモノクロ画像形成装置においては、画像品質の低下に顕著には影響しないことが知られている。しかしながら、画像形成に複数色を混ぜ合わせるカラー画像形成装置においては、イエロー、シアン、マゼンタ、ブラックの各色の画像形成部に、ほぼ同一の高圧バイアス特性が要求されるため、高圧バイアス特性に求められる精度が高い。よって、従来例の高圧バイアス回路をカラー画像形成装置において用いた場合、出力電圧におけるリップル電圧の重畳の影響が顕著に現れ、画像不良を発生させるといった問題が懸念されていた。
【００１８】
本発明は、このような状況のもとでなされたもので、出力電圧特性の精度を向上させることにより、出力電圧に重畳するリップル電圧を低減し、画像品質の低下を防ぐことを可能とした電源装置およびそれを搭載した画像形成装置を安価な構成にて提供することを課題とするものである。
【課題を解決するための手段】
【００１９】
前記課題を解決するため、本出願に係る第１の発明は、
クロックを発生するクロック発生手段と、前記クロックにより駆動されるスイッチング電源手段と、前記スイッチング電源手段の出力電圧を設定する電圧設定手段と、前記スイッチング電源手段の出力電圧を検出する電圧検出手段と、前記電圧設定手段の出力と前記電圧検出手段の出力の大小関係を比較するコンパレータ手段と、前記コンパレータ手段の出力に応じて前記クロックの前記スイッチング電源手段への伝達を制御するゲート手段と、から成り、前記電圧設定手段の出力に応じて前記スイッチング電源手段の出力電圧あるいは出力電流を制御する第一の制御ループを備えた電源装置において、
前記第一の制御ループの制御信号レベルを検出するレベル検出手段と、前記レベル検出手段の出力に応じて前記第一の制御ループの制御動作領域を判定する制御動作領域判定手段と、前記制御動作領域判定手段の判定結果に応じて前記クロックを変調するＰＷＭ変調手段と、から成り、前記第一の制御ループの制御動作領域に応じて前記クロックのデューティ比を変更する第二の制御ループを備えたことを特徴とする。
【００２０】
また、本出願に係る第２の発明は、
第１の発明に記載の電源装置において、
前記レベル検出手段により前記出力電圧設定手段の出力を検出することを特徴とする。
【００２１】
また、本出願に係る第３の発明は、
第１の発明に記載の電源装置において、
前記レベル検出手段により前記ゲート手段の出力を検出することを特徴とする。
【００２２】
また、本出願に係る第４の発明は、
第１ないし第３の発明のいずれかに記載の電源装置において、
前記第一の制御ループの制御動作領域は、所定の閾値によって少なくとも２つ以上の制御動作領域に分けられており、前記制御動作領域に応じた前記クロックのデューティ比が定められていることを特徴とする。
【００２３】
また、本出願に係る第５の発明は、
第１ないし第４の発明のいずれかに記載の電源装置において、
複数のクロック発生手段と、複数の前記第一の制御ループと、複数の前記第二の制御ループと、から成り、前記クロックを少なくとも２つ以上の第一の制御ループ間で共通化することを特徴とする。
【００２４】
また、本出願に係る第６の発明は、
第１ないし第５の発明のいずれかに記載の電源装置において、
前記コンパレータ手段、および前記ゲート手段の両方を、ひとつのコンパレータ素子により構成することを特徴とする。
【００２５】
また、本出願に係る第７の発明は、
電子写真プロセスを用いて像担持体上に形成したトナー像を記録媒体上に転写した後、前記記録媒体に前記トナーを加熱定着させる画像形成装置において、
前記画像形成装置の高圧電源装置を、第１ないし第６の発明のいずれかに記載の電源装置により構成することを特徴とする。
【発明の効果】
【００２６】
本発明によれば、駆動部へのクロック信号の伝達を制御することにより出力電圧あるいは出力電流を制御する電源装置において、クロック信号のデューティ変調を行うフィードバックループを新たに設けることにより、電源装置の制御動作領域を適切な領域へ移すことができる。そして、この２つの制御ループを持つ構成により、電源装置全体としての出力特性の精度を向上させることができる。この電源装置は、出力制御を担う制御信号を、デジタル信号としており、アナログ信号をデジタル信号に変換するためのＡ／Ｄ変換手段を、最小限に抑えて構成している。そのため、電源装置の制御部を比較的安価なデジタル回路により構成することができる。また、２つの制御ループにて出力制御を行うため、クロック信号に対して、細かいデューティ可変が求められることがなく、高価な高周波回路が必要とされないため、低コストの高圧出力制御の実現を維持することができる。
【００２７】
さらに、この電源装置をカラー画像形成装置の高圧電源装置として用いた場合でも、出力電圧に重畳するリップル電圧の影響が低減され、画像品質の低下を安価な構成にて防ぐことができる。また、クロック信号を必要に応じて共通化して送出し、複数の回路を並列運転する構成を用いることにより、カラー画像形成装置の高圧電源装置に要求される高圧バイアス特性を、更に安価に構成することが可能となる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明を実施するための最良の形態を画像形成装置の実施例により詳しく説明する。
【実施例１】
【００２９】
本発明の第１の実施例について図１から図６に基づいて説明する。
【００３０】
図１は、画像形成装置の負極性直流バイアス回路の構成図であり、図２は負極性直流バイアス回路におけるコンパレータ７の内部回路構成を示した図である。コンパレータ７は、非反転入力端子２１、反転入力端子２２、コンパレータ出力端子２３、定電流源２４、２５、ダイオード２６、２７、２８、２９、およびトランジスタ３０、３１、３２、３３、３４、３５、３６、３７から構成されている。このコンパレータ７は、非反転入力端子２１に入力されるアナログ電圧Ｖ+と反転入力端子２２に入力されるアナログ電圧Ｖ-の大小関係を比較し、Ｖ+＞Ｖ-であればコンパレータ出力端子２３をオープンコレクタとし、Ｖ+＜Ｖ-であればコンパレータ出力端子２３を接地とする特性を持つ。
【００３１】
ＦＥＴ５のドレイン端子は高圧トランス９の一次巻線に接続され、ソース端子は接地されている。高圧トランス９の一次巻線の他一方はダイオード８を介して接地され、スナバを形成している。もう一方の一次巻線は、抵抗１０を介して直流電源電圧Ｖ１へプルアップ接続されている。電解コンデンサ１１は高圧トランス９の一次巻線印加電圧を一定とするためのデカップリングコンデンサである。ＦＥＴ５のゲート端子はコンパレータ７のコンパレータ出力端子２３に接続されており、後述するゲート信号がゲート端子に入力され、高圧トランス９の一次巻線をスイッチング駆動する。ＦＥＴ５のゲート端子とＧＮＤ間に接続されている抵抗６は、ＦＥＴ５のゲート端子に対する静電気対策抵抗である。このように高圧トランス９の一次巻線をスイッチング駆動することにより、高圧トランス９の二次巻線には交流高電圧が発生する。この交流高電圧を高圧ダイオード１２、高圧コンデンサ１３から構成される整流回路により整流することにより、直流高電圧、すなわち、負極性直流バイアスが生成される。この負極性直流バイアスは、出力抵抗１４を介して出力端子３に出力される。
【００３２】
負極性直流バイアスは、出力電圧検出抵抗１５、コンデンサ１６および抵抗１７により構成されるフィードバック回路を介してコンパレータ７の非反転入力端子２１に入力される。非反転入力端子２１は、抵抗１８を介して直流電源電圧Ｖ２へプルアップ接続されており、負極性直流バイアスの絶対値の大きさに応じてアナログ信号Ｖ+が可変される構成となっている。また、抵抗１９、コンデンサ２０で構成されるＲＣフィルタは、エンジンコントローラ１４３から送出される出力調整信号２に応じたアナログ電圧Ｖ-を生成する。そして、アナログ電圧Ｖ-は、コンパレータ７の反転入力端子２２に入力される。コンパレータ７は各々の入力端子に入力されたアナログ電圧Ｖ+とアナログ電圧Ｖ-の大小関係を比較し、コンパレータ出力端子２３の状態を制御する。
【００３３】
また、エンジンコントローラ１４３から送出されるクロック信号１を出力する端子が、コンパレータ７のコンパレータ出力端子２３およびＦＥＴ５のゲート端子に、抵抗４を介して接続されている。コンパレータ７の比較結果に応じて、クロック信号１が抵抗４の下流側でマスクされ、ＦＥＴ５をスイッチング動作するゲート信号となる。すなわち、コンパレータ出力端子２３がオープンコレクタとなっている場合は、クロック信号１がＦＥＴ５のゲート端子へ伝達されてＦＥＴ５が駆動される。一方、コンパレータ出力端子２３が接地となっている場合は、クロック信号１がＦＥＴ５のゲート端子へ伝達されずＦＥＴ５のオフ状態を維持する。
【００３４】
以上のように、コンパレータ７を用いて、高圧トランス９を駆動するクロック信号１の伝達を制御することにより、出力電圧を定電圧制御する回路が構成されている。
【００３５】
次に、出力電圧とそれに重畳するリップル電圧の関係および、そのリップル電圧の低減を図るための制御方法について説明する。図３は、出力調整信号２に応じて生成されるアナログ電圧Ｖ-と出力電圧の絶対値との関係を示したグラフである。図３に示すように、出力電圧の絶対値とアナログ電圧Ｖ-の大きさは、比例関係を持つ特性となる。このような特性において、前述した通り、出力電圧の絶対値が小さくなった場合に、出力電圧に重畳するリップル電圧が増大する。この問題を解決する制御方法を、図４から図６に基づいて説明する。本実施例では、エンジンコントローラ１４３に、出力調整信号２の情報から出力電圧の絶対値の大きさを検知し、その出力電圧範囲に応じてクロック信号１のデューティ比を可変する機能を追加する。例えば、図４に示すように、出力電圧の絶対値が小さくなり、クロック信号１のＦＥＴ５のゲート端子への伝達率が低くなるに伴い、出力電圧に重畳するリップル電圧が増大した場合を考える。従来技術においては、クロック信号１のデューティ比は固定されており、ここでは、図４に示すように、５０％のデューティ比であるとする。このような場合、図５に示すように、エンジンコントローラ１４３はクロック信号１のデューティ比を、予め内部で設定された値に準じて小さくし、クロック信号１の１パルス分で高圧トランス９に投入される電力を小さくする。ここでは、図５に示すように、２０％のデューティ比へ可変されたものとする。これを受けて、コンパレータ７はＦＥＴ５のゲート端子に伝達されるクロック信号１のパルス数を増やすことで電力調整を補う制御をかける。よって、クロック信号１のＦＥＴ５のゲート端子への伝達率を高めることができる。逆に、出力電圧の絶対値が大きくなった場合には、所望の出力電圧を出力できるまで、エンジンコントローラ１４３はクロック信号１のデューティ比を大きくする。図６に出力電圧の絶対値と、それに対応して予め内部で設定されたデューティ比の関係例を示す。図６に示すように、例えば出力電圧の絶対値を３００Ｖ刻みで５つの制御動作領域に分けておき、その制御動作領域に応じたクロック信号１のデューティ比を設定し、選定する。ここで、エンジンコントローラ１４３に追加したＰＷＭ変調機能は、クロック信号１のデューティ比を１０％刻み程度で予め設定しておくような簡易的な機能であり、例えば、プリスケーラなどを用いて１６ｂｉｔＰＷＭ変調を行わせるといった安価に構成可能な機能である。
【００３６】
このような機能をエンジンコントローラ１４３に追加することにより、出力電圧を制御する全制御領域において、ＦＥＴ５を駆動するクロック信号１の伝達率を常に高く維持することが可能となる。従って、結果として出力電圧特性の精度を向上させることにより、出力電圧に重畳するリップル電圧の低減を図ることができる。
【００３７】
また、以上の構成を、公知の単一のフィードバックループを有し、その駆動部をスイッチング動作する電源装置にて得るためには、高周波駆動する専用のＣＰＵなどが必要となる。このような場合、例えば１％刻みでクロック信号１のデューティ比を細かく可変して生成する機能が求められ、高価な高周波回路が必要となり、コストアップの要因となる。一方、本実施例で説明した構成ならば、２つの制御ループにて出力電圧あるいは電流の制御を行っているため、クロック信号１に対して、細かいデューティ可変が求められることはない。よって、高価な高周波回路も要求されず、安価に構成することができる。
【００３８】
なお、本実施例で説明した構成は、適宜変更が可能であり、発明の範囲を限定するものではない。
【実施例２】
【００３９】
本発明の第２の実施例について図７および図８に基づいて説明する。なお、以下の説明において、上記実施例１と重複する点については説明を省略する。
【００４０】
本実施例は上記実施例１における、エンジンコントローラ１４３に出力調整信号２の情報から出力電圧の絶対値の大きさを検知する構成を施した代わりに、図７に示すような、ＦＥＴ５のゲート信号３８を検出する構成をとる。この構成により、上記実施例１と同様の出力電圧制御を行う。実施例１と異なる点は、エンジンコントローラ１４３が、ある所定期間内でのＦＥＴ５のゲート信号３８を検出し、クロック信号１のＦＥＴ５のゲート端子への伝達度を観測することから、出力電圧の絶対値の大きさを検知する点である。例えば、図８に示すように、ゲート信号３８が所定の期間以上発生しなければ、ＦＥＴ５のオフ期間が長くなっている、すなわち、出力電圧に重畳するリップル電圧が増大する傾向にあると判断し、クロック信号１のデューティ比を、予め内部で設定された値に準じて小さくする制御をかける。このようにゲート信号３８を検出することを基に出力電圧の絶対値の大きさを検知すれば、例えば出力端子３に接続される負荷の電流値などが変動し、出力電圧がそれに伴って変動しても、出力電圧の情報を高精度に検出することが可能となる。
【００４１】
以上、本実施例によれば、これらの機能により、出力電圧を制御する全制御領域において、ＦＥＴ５を駆動するクロック信号１の伝達率を常に高く維持することが可能となる。従って、結果として出力電圧特性の精度を向上させることにより、出力電圧に重畳するリップル電圧の低減を更に効果的に図ることができる。
なお、本実施例で説明した構成は、適宜変更が可能であり、発明の範囲を限定するものではない。
【実施例３】
【００４２】
本発明の第３の実施例について図９に基づいて説明する。なお、以下の説明において、上記実施例１および上記実施例２と重複する点については説明を省略する。ここで、上記実施例１および上記実施例２において説明した、出力電圧制御を行う制御系における制御信号を検出し、その情報に応じて系を駆動するクロック信号１のデューティ比を変更し、出力電圧特性の精度向上を図る制御を、以下、２重ループ制御と記す。
【００４３】
本発明の第３の実施例は、カラー画像形成装置のように複数個の高圧バイアス回路が存在する場合を考える。この複数個の高圧バイアス回路において、クロック信号を全ての回路にて共通化して送出し、２重ループ制御を施した場合、ある一部の回路においては、２重ループ制御の効果を得ることができるものの、他の一部の回路においては所望の出力電圧を出力できなくなる事態に陥ってしまう可能性がある。一方、クロック信号を個々の回路にて固有のものとして送出し、２重ループ制御を施した場合、回路数に対応した個数のクロック信号が必要となる。この場合、ＭＰＵ１４４（図１０参照）のデジタル入出力ポート１４４ｄが、回路数に対応した個数だけ必要となる。従って、ＭＰＵ１４４に多くのゲート数が必要となり、その開発に多くの時間や工数、およびコストアップが生じてしまう。これらの問題を解決するために、クロック信号発生手段を複数個、ＭＰＵ１４４に設け、同様の出力電圧特性を持つ複数の回路群、特には、要求される出力電圧範囲が広く、且つリップル電圧の低減を積極的に行うべき複数の回路群に限定して、送出するクロック信号を共通化し、２重ループ制御を行う。また、その他の回路群は、広範囲な出力特性が要求されない、あるいは、リップル電圧の低減を積極的に行う必要がないといういずれかの条件に合致するため、クロック信号を共通化して送出することができる。この構成により、一部の回路において所望の出力電圧を出力できなくなる事態が回避され、ＭＰＵ１４４のデジタル入出力ポート１４４ｄを必要最小限の個数に抑えることができる。
【００４４】
以上の考察をふまえ、カラー画像形成装置における高圧電源装置の構成を図９のように構成する。図９は、カラー画像形成装置における４色（イエローＹ、マゼンタＭ、シアンＣ、ブラックＢＫ）分の帯電ローラ１１２、現像ローラ１１３、転写ローラ１３０に対応した高圧バイアスを出力する帯電高圧電源１４９ａ、現像高圧電源１４９ｂ、および転写高圧電源１４９ｃの構成図である。図９に示すように、エンジンコントローラ１４３は、現像高圧電源１４９ｂへはクロック信号３９を、帯電高圧電源１４９ａ、転写高圧電源１４９ｃへはクロック信号４０を共通化して送出する。現像高圧電源１４９ｂは、要求される出力電圧範囲が広く、且つ、その出力電圧にリップル電圧が重畳された場合、その影響が画像品質低下に顕著に影響する。従って、現像高圧電源１４９ｃへ送出されるクロック信号３９を共通化し、且つ二重ループ制御を施せば良い。一方、帯電高圧電源１４９ａ、転写高圧電源１４９ｃは互いに同様の出力電圧特性を持たないものの、出力電圧にリップル電圧が重畳されても、その影響が画像品質低下に顕著には影響しない。従って、クロック信号４０の送出を共通化し、特には２重ループ制御を行わない構成とすることができる。
【００４５】
以上、本実施例によれば、要求される出力電圧範囲が広く、リップル電圧の低減を積極的に行うべき複数の回路群に対しては２重ループ制御を行い、その他の回路群へは、２重ループ制御を施さない構成を考えた。さらに、クロック信号を必要に応じて共通化して送出する構成を考えた。これらの構成により、カラー画像形成装置の高圧電源装置に要求される高圧バイアス特性を、更に安価に構成することが可能となる。
【００４６】
なお、本実施例で説明した構成は、適宜変更が可能であり、発明の範囲を限定するものではない。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施例１における負極性バイアス回路の構成図である。
【図２】本発明の実施例１におけるコンパレータの内部回路構成図である。
【図３】本発明の実施例１における高圧バイアス回路の出力電圧特性を示す図である。
【図４】本発明の実施例１における高圧バイアス回路の出力電圧と駆動信号を示すタイミングチャートである。
【図５】本発明の実施例１における高圧バイアス回路の出力電圧と駆動信号を示すタイミングチャートである。
【図６】本発明の実施例１における高圧バイアス回路の出力電圧とクロック信号のデューティ比の関係を示す図である。
【図７】本発明の実施例２における負極性バイアス回路の構成図である。
【図８】本発明の実施例２における駆動信号の観測を示すタイミングチャートである。
【図９】本発明の実施例３における高圧電源装置を示すブロック図である。
【図１０】従来の画像形成装置の構成図である。
【図１１】従来の高圧バイアス回路のブロック図である。
【図１２】従来の高圧バイアス回路のブロック図である。
【図１３】図１２に示す高圧バイアス回路の各部信号動作を示すタイミングチャートである。
【図１４】図１２に示す高圧バイアス回路の出力電圧と駆動信号を示すタイミングチャートである。
【図１５】図１２に示す高圧バイアス回路の出力電圧と駆動信号を示すタイミングチャートである。
【符号の説明】
【００４８】
１０１  カラーレーザビームプリンタ本体
１０２  カセットデッキ
１０３  カセットデッキ紙有無センサ
１０４  ピックアップローラ
１０５  給紙ローラ
１０６  リタードローラ
１０７  レジストローラ対
１０８  レジ前センサ
１０９  静電吸着搬送転写ベルト
１１０  プロセスカートリッジ
１１１  感光ドラム
１１２  帯電ローラ
１１３  現像ローラ
１１４  トナー格納容器
１２０  レーザスキャナ
１２１  レーザユニット
１２２  ポリゴンミラー
１２３  スキャナモータ
１２４  結像レンズ群
１３０  転写ローラ
１４０  定着装置
１４０ａ  定着ヒータ
１４０ｂ  定着ローラ
１４０ｃ  加圧ローラ
１４０ｄ  定着排紙ローラ対
１４１  排紙センサ
１４２  積載トレイ
１４３  エンジンコントローラ
１４４  ＭＰＵ
１４４ａ  ＲＡＭ
１４４ｂ  ＲＯＭ
１４４ｃ  タイマ
１４４ｄ  デジタル入出力ポート
１４４ｅ  Ｄ／Ａポート
１４５  ビデオコントローラ
１４６、１４８  インターフェース
１４７  外部装置
１４９  高圧電源
１４９ａ  帯電高圧電源
１４９ｂ  現像高圧電源
１４９ｃ  転写高圧電源
１５０  記録紙
２０１  Ａ／Ｄ変換器
２０２  誤差増幅器
２０３  スイッチング素子
２０４  昇圧素子
２０５  平滑素子
２０６  出力検出素子
２０７  比較器
２０８  クロック発生器
２０９  ゲート素子
１、３９、４０  クロック信号
２  電圧調整信号
３  出力端子
４、６、１０、１４、１５、１７、１８、１９  抵抗
５  ＦＥＴ
７  コンパレータ
８、１２、２６、２７、２８、２８  ダイオード
９  高圧トランス
１１  電解コンデンサ
１３、１６、２０  コンデンサ
２１  非反転入力端子
２２  反転入力端子
２３  コンパレータ出力端子
２４、２５  定電流源
３０、３１、３２、３３、３４、３５、３６、３７  トランジスタ
３８  ゲート信号
【図１】
2008022623.tif 000003
【図２】
2008022623.tif 000004
【図３】
2008022623.tif 000005
【図４】
2008022623.tif 000006
【図５】
2008022623.tif 000007
【図６】
2008022623.tif 000008
【図７】
2008022623.tif 000009
【図８】
2008022623.tif 000010
【図９】
2008022623.tif 000011
【図１０】
2008022623.tif 000012
【図１１】
2008022623.tif 000013
【図１２】
2008022623.tif 000014
【図１３】
2008022623.tif 000015
【図１４】
2008022623.tif 000016
【図１５】
2008022623.tif 000017