(57)【要約】【課題】画素の感度を向上させるとともに、信号の読出し時間が長くなることを抑制することが可能な撮像装置を提供する。【解決手段】この撮像装置は、光電変換機能を有するとともに、光電変換により生成されたキャリアを蓄積するためのフォトダイオード部１３と、電界による衝突電離によりキャリアを増倍するための電界を印加する増倍ゲート電極２０を含む増倍部２０ａと、キャリアを保持するフローティングディフュージョン１４と、増倍部２０ａからフローティングディフュージョン１４へキャリアを読み出すための読出ゲート電極２１とを備え、読出ゲート電極２１の電位をオン状態の電位にした後、増倍ゲート電極２０をオフ状態の電位にしてキャリアをフローティングディフュージョン１４に転送するとともに、少なくともフローティングディフュージョン１４に転送されたキャリアに対応する信号を読み出すまでの間、読出ゲート電極２１のオン状態の電位を維持する。【選択図】図２
2008035015.tif 000002
【特許請求の範囲】
【請求項１】
光電変換機能を有するとともに、光電変換により生成されたキャリアを蓄積するための蓄積部と、
電界による衝突電離によりキャリアを増倍するための電界を印加する増倍電極を含む増倍部と、
前記キャリアを保持する保持部と、
前記増倍部から前記保持部へ前記キャリアを読み出すための読出電極とを備え、
前記読出電極の電位をオン状態の電位にした後、前記増倍電極をオフ状態の電位にして前記キャリアを前記保持部に転送するとともに、少なくとも前記保持部に転送された前記キャリアに対応する信号を読み出すまでの間、前記読出電極のオン状態の電位を維持する、撮像装置。
【請求項２】
前記保持部の電位を初期化するリセット電極をさらに備え、
前記読出電極の電位は、前記保持部の初期化前からオン状態の電位になっている、請求項１に記載の撮像装置。
【請求項３】
前記増倍部は、前記読出電極に隣接するように配置されている、請求項１または２に記載の撮像装置。
【請求項４】
前記蓄積部から前記増倍部にキャリアを転送するための転送電極をさらに備え、
前記読出電極の電位は、前記増倍部と前記転送電極との間で繰り返しキャリアの増倍が行われる増倍期間中にはオフ状態の電位になっている、請求項１〜３のいずれか１項に記載の撮像装置。
【請求項５】
少なくとも前記蓄積部、前記増倍電極を有する前記増倍部、前記保持部、および前記読出電極を１つの画素内に含む、請求項１〜４のいずれか１項に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置に関する。
【背景技術】
【０００２】
従来、ＣＭＯＳ型の撮像装置が知られている（たとえば、非特許文献１参照）。図１１は、非特許文献１に開示された従来のＣＭＯＳ型の撮像装置の画素の構造を示した断面図である。図１２は、従来の一般的なＣＭＯＳ型の撮像装置における読出し動作期間の信号波形図である。図１１に示すように、非特許文献１に開示された従来のＣＭＯＳ型の撮像装置の画素１００は、シリコン基板１１１上に光電変換機能を有するとともに、光電変換により生成されたキャリアを蓄積するためのフォトダイオード部１１２と、キャリアを保持するフローティングディフュージョン１１３と、ゲート絶縁膜１１４と、ゲート絶縁膜１１４上に形成され、フォトダイオード部１１２からフローティングディフュージョン１１３へキャリアを転送する機能を有する読出ゲート電極１１５とを備えている。また、従来のＣＭＯＳ型の撮像装置の画素１００は、フローティングディフュージョン１１３の電位を初期化するリセットゲート電極１１６を含むリセットトランジスタＲＧと、フローティングディフュージョン１１３から読み出された信号を増幅するための増幅トランジスタＳＦと、読み出す画素を選択する選択トランジスタＲＳとを備えている。リセットゲートトランジスタＲＧのソースには、フローティングディフュージョン１１３が接続されているとともに、リセットゲートトランジスタＲＧのドレインには、電源電位（ＶＤＤ）線が接続されている。また、増幅トランジスタＳＦのゲートには、フローティングディフュージョン１１３が接続されているとともに、増幅トランジスタＳＦのソースには、選択トランジスタＲＳのドレインが接続されている。また、増幅トランジスタＳＦのドレインには、電源電位（ＶＤＤ）線が接続されている。また、選択トランジスタＲＳのソースには、出力線が接続されている。また、図１１に示したような構造を有する従来のＣＭＯＳ型の撮像装置では、一般的に、各々の画素１００は、マトリクス状（行列状）に並べられているとともに、各行毎に一括して信号が読み出されるように構成されている。
【０００３】
次に、図１１および図１２を参照して、従来の一般的なＣＭＯＳ型の撮像装置の信号の読出し動作について説明する。まず、図１２に示すようにｔ１の期間では、リセットゲート電極１１６をオン状態の電位にすることにより、フローティングディフュージョン１１３に蓄積されていたキャリアが電源電位（ＶＤＤ）線に排出される。次に、リセットゲート電極１１６をオフ状態の電位にするとともに、リセットゲート電極１１６の電位を安定化させるための電位安定化時間ｔ２が経過した後、図１２に示すａの時点でフローティングディフュージョン１１３が初期化された時点の信号が読み出される。次に、信号の読み出しと次の信号とが重なるのを抑制するために設けられた重なりマージンｔ３が経過した後、ｔ４の期間において読出ゲート電極１１５がオン状態の電位になることにより、フォトダイオード部１１２に蓄積されたキャリアがフローティングディフュージョン１１３に転送される。次に、読出ゲート電極１１５をオフ状態の電位にするとともに、読出ゲート電極１１５の電位を安定化させるための電位安定化時間ｔ２が経過した後、図１２に示す、ｂの時点でフォトダイオード部１１２から転送されたキャリアの信号が読み出される。次に、次の行の画素１００を読み出すまでのマージンｔ５が経過した後、次の行の信号の読出し動作が開始される。
【０００４】
【非特許文献１】Ｇｕｉｄａｓｈ，Ｒ．Ｍ．，  Ｌｅｅ，Ｔ．−Ｈ．，  Ｌｅｅ，Ｐ．Ｐ．Ｋ．，  Ｓａｃｋｅｔｔ，Ｄ．Ｈ．，  Ｄｒｏｗｌｅｙ，Ｃ．Ｉ．，  Ｓｗｅｎｓｏｎ，Ｍ．Ｓ．，  Ａｒｂａｕｇｈ，Ｌ．，  Ｈｏｌｌｓｔｅｉｎ，Ｒ．，  Ｓｈａｐｉｒｏ，Ｆ．，ａｎｄ  Ｄｏｍｅｒ，Ｓ．，  “Ａ  ０．６μｍ  ＣＭＯＳ  Ｐｉｎｎｅｄ  Ｐｈｏｔｏｄｉｏｄｅ  Ｃｏｌｏｒ  Ｉｍａｇｅｒ  Ｔｅｃｈｎｏｌｏｇｙ”，  Ｅｌｅｃｔｏｒｏｎ  Ｄｅｖｉｃｅｓ  Ｍｅｅｔｉｎｇ，  １９９７．  Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ．，  Ｉｎｔｅｒｎａｔｉｏｎａｌ，  ｐｐ．９２７−９２９，  １９９７．
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記した従来の一般的なＣＭＯＳ型の撮像装置では、読出し動作時に、読出電極のオン／オフ動作を行うことにより読出電極を安定化させる時間が必要になるため、結果として、信号の読出し時間が長くなるという問題点がある。また、従来の一般的なＣＭＯＳ型の撮像装置では、画素の感度を向上させることが望まれている。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、画素の感度を向上させるとともに、信号の読出し時間が長くなることを抑制することが可能な撮像装置を提供することである。
【課題を解決するための手段および発明の効果】
【０００７】
この発明の一の局面による撮像装置は、光電変換機能を有するとともに、光電変換により生成されたキャリアを蓄積するための蓄積部と、電界による衝突電離によりキャリアを増倍するための電界を印加する増倍電極を含む増倍部と、キャリアを保持する保持部と、増倍部から保持部へキャリアを読み出すための読出電極とを備え、読出電極の電位をオン状態の電位にした後、増倍電極をオフ状態の電位にしてキャリアを保持部に転送するとともに、少なくとも保持部に転送されたキャリアに対応する信号を読み出すまでの間、読出電極のオン状態の電位を維持する。
【０００８】
この一の局面による撮像装置では、上記のように、電界による衝突電離によりキャリアを増倍するための電界を印加する増倍電極を備えることによって、撮像素子内でキャリアのインパクトイオン化を起こさせることができるので、キャリアの数を増倍させることができる。その結果、画素の感度を向上させることができる。また、読出電極の電位をオン状態の電位にした後、増倍電極をオフ状態の電位にしてキャリアを保持部に転送するとともに、少なくとも保持部に転送されたキャリアに対応する信号を読み出すまでの間、読出電極のオン状態の電位を維持することにより、キャリアの読出し時に読出電極をオン／オフさせることに起因して生じる読出電極の安定化時間が必要ないので、キャリアの読出し時間を短縮することができる。その結果、信号の読出し時間が長くなることを抑制することができる。
【０００９】
上記一の局面による撮像装置において、好ましくは、保持部の電位を初期化するリセット電極をさらに備え、読出電極の電位は、保持部の初期化前からオン状態の電位になっている。もし、保持部の初期化の後に読出電極の電位をオン状態の電位にした場合には、読出電極をオン状態にした際に、読出電極と保持部との容量結合により保持部の電位が変化して、初期化時よりも高くなる。この場合、保持部に初期化時の電位までキャリアが蓄積されるまでは、保持部の出力信号は、ゼロとして扱われてしまうので、暗い像では階調がなくなってしまうという、いわゆる「黒つぶれ」という現象が発生してしまう。上記一の局面による撮像装置では、読出電極の電位は、保持部の初期化前からオン状態の電位になっているので、保持部の電位が変化するのを抑制することができる。これにより、黒つぶれ等のない良好な画像を得ることができる。
【００１０】
上記一の局面による撮像装置において、好ましくは、増倍部は、読出電極に隣接するように配置されている。このように構成すれば、増倍部と読出電極との距離が近いので、容易に、増倍部に蓄積されたキャリアを読出電極下に転送することができる。
【００１１】
上記一の局面による撮像装置において、好ましくは、蓄積部から増倍部にキャリアを転送するための転送電極をさらに備え、読出電極の電位は、増倍部と転送電極の間で繰り返しキャリアの増倍が行われる増倍期間中にはオフ状態の電位になっている。このように構成すれば、増倍期間中に転送電極下の電位障壁よりも読出電極下の電位障壁を高くすることができるので、増倍期間中に増倍部と転送電極との間で繰り返しキャリアの増倍を行ったとしても、増倍された電子が読出電極下の電位障壁を越えて保持部に混入することを抑制することができる。
【００１２】
上記一の局面による撮像装置において、好ましくは、少なくとも蓄積部、増倍電極を有する増倍部、保持部、および読出電極を１つの画素内に含む。このように構成すれば、本発明を容易にＣＭＯＳ型の撮像装置に適用することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施形態を図面に基づいて説明する。
【００１４】
図１は、本発明の一実施形態による撮像装置の全体構成を示す平面図であり、図２は、図１に示した本発明の一実施形態による撮像装置の構造を示した断面図である。また、図３は、図１に示した本発明の一実施形態による撮像装置の画素を示した平面図であり、図４は、図１に示した本発明の一実施形態による撮像装置の構成を示す回路図である。まず、図１〜図４を参照して、本実施形態による撮像装置の構造について説明する。なお、キャリアとして電子と正孔が考えられるが、以下の説明では、キャリアを電子として説明する。
【００１５】
本実施形態によるＣＭＯＳ型の撮像装置では、図１に示すように、複数の画素１を含む撮像部２と、行選択レジスタ３と、列選択レジスタ４とを備えている。また、図２および図３に示すように、複数の画素１がｐ型シリコン基板１１の表面のｐ型ウェル領域１２の表面にマトリクス状（行列状）に配置されている。図３において点線で示された範囲が単位画素である。また、１つの画素には、図２に示すように、ｐ型シリコン基板１１のｐ型ウェル領域１２の表面に所定の間隔を隔てて、ｎ型不純物領域からなるフォトダイオード部（ＰＤ）１３と、ｎ型不純物領域からなるフローティングディフュージョン１４と、ｎ型不純物領域からなるリセットドレイン（ＲＤ）１５とが設けられている。なお、フォトダイオード部１３は、本発明の「蓄積部」の一例であり、フローティングディフュージョン１４は、本発明の「保持部」の一例である。また、フォトダイオード部１３とフローティングディフュージョン１４との間のｐ型ウェル領域１２の表面上には、ゲート絶縁膜１６を介して、転送ゲート電極１７、１８および１９、増倍ゲート電極２０、および読出ゲート電極２１が互いに所定の間隔を隔てて形成されている。なお、転送ゲート電極１７、１８および１９は、本発明の「転送電極」の一例であり、増倍ゲート電極２０は、本発明の「増倍電極」の一例である。また、読出ゲート電極２１は、本発明の「読出電極」の一例である。また、フローティングディフュージョン１４とリセットドレイン１５との間のｐ型ウェル領域１２の表面上には、ゲート絶縁膜２２を介してリセットゲート電極２３が形成されている。なお、リセットゲート電極２３は、本発明の「リセット電極」の一例である。また、フローティングディフュージョン１４には、信号を取り出すための信号線２４が電気的に接続されている。
【００１６】
また、図３に示すように、転送ゲート電極１７、１８および１９、増倍ゲート電極２０および読出ゲート電極２１には、それぞれ、電圧制御のためのクロック信号を供給するための配線層３１、３２、３３、３４および３５がそれぞれコンタクト部１７ａ、１８ａ、１９ａ、２０ａおよび２１ａを介して電気的に接続されている。また、フローティングディフュージョン１４には、信号を取り出すための信号線２４がコンタクト部１４ａを介して電気的に接続されている。
【００１７】
また、図２に示すように、フォトダイオード部１３は、約３Ｖに電位が調整された状態になっており、光電変換によって電子を生成するとともに、生成した電子を蓄積する機能を有している。また、フローティングディフュージョン１４は、約５Ｖに電位が調整された状態になっており、増倍ゲート電極２０下に形成された増倍部２０ａで増倍された電子を保持する機能を有する。また、リセットドレイン１５は、約５Ｖに電位が調整された状態になっており、フローティングディフュージョン１４に保持された電子の排出部としての機能を有している。
【００１８】
また、図２に示すように、転送ゲート電極１７、転送ゲート電極１８、増倍ゲート電極２０、および、読出ゲート電極２１にクロック信号のオン信号（Ｈレベルの信号）が供給されることによって、転送ゲート電極１７、転送ゲート電極１８および読出ゲート電極２１には、オン状態では、約２．９Ｖの電圧が印加されるとともに、増倍ゲート電極２０には、オン状態では、約２０Ｖの電圧が印加される。これにより、転送ゲート電極１７下、転送ゲート電極１８下および読出ゲート電極２１下は、オン状態では、約４Ｖに電位が調整された状態になるとともに、増倍ゲート電極２０下は、オン状態では、約２０Ｖの高い電位に調整された状態となる。なお、クロック信号のオフ信号（Ｌレベルの信号）が供給されている状態では、転送ゲート電極１７下、転送ゲート電極１８下、増倍ゲート電極２０下、および、読出ゲート電極２１下は、いずれも、約１Ｖのオフ状態の電位に調整された状態となっている。なお、転送ゲート電極１９は、常に一定電圧が印加された状態であり、転送ゲート電極１９下は、常に約２Ｖの電位に調整された状態となっている。
【００１９】
また、転送ゲート電極１７、１８、１９および増倍ゲート電極２０には、４相のクロック信号が供給されるように構成されている。また、図２に示すように、転送ゲート電極１７、１８および１９下のｐ型ウェル領域１２には、それぞれ、分離障壁、一時的蓄積井戸および電荷転送障壁が形成されている。また、増倍ゲート電極２０下のｐ型ウェル領域１２には、電荷集積井戸が形成されている。この転送ゲート電極１７下に形成された分離障壁は、フォトダイオード部１３によって生成された電子が転送ゲート電極１８下に形成された一時的蓄積井戸に混入するのを抑制する機能を有している。また、転送ゲート電極１８下に形成された一時的蓄積井戸は、フォトダイオード部１３によって生成された電子が転送された際に、転送された電子を一時的に蓄積しておく機能を有している。また、転送ゲート電極１９下に形成された電荷転送障壁は、転送ゲート電極１８下に形成された一時的蓄積井戸と、増幅ゲート電極２０下に形成された電荷集積井戸とを区分するとともに、一時的蓄積井戸に蓄積された電子を増倍ゲート電極２０下に形成された電荷集積井戸に転送する機能を有している。さらに、増倍ゲート電極２０下に形成された電荷集積井戸は、転送ゲート電極１８下に形成された一時的蓄積井戸から転送された電子を蓄積する機能を有するとともに、電界による衝突電離により電子を増倍するための増倍部２０ａとしての機能も有している。すなわち、転送ゲート電極１９下に形成された電荷転送障壁と増倍ゲート電極２０下に形成された電荷集積井戸との界面には、高い電位に調整された高電界領域が形成されており、転送ゲート電極１８下に形成された一時的蓄積井戸に蓄積された電子が高電界領域に注入されると、注入された電子は、高電界領域からエネルギを得る。そして、エネルギを得た電子は、高電界領域を移動中にｐ型ウェル領域１２の格子原子と衝突し、その衝突により、電子および正孔が生成される。生成された電子および正孔のうち、高電界領域中の電界によって電子のみが増倍ゲート電極２０下に形成された電荷集積井戸に集められる。これによって、電子の増倍が行われる。
【００２０】
また、図４に示すように、各々の画素１は、転送ゲート電極１７、１８および１９と、増倍ゲート電極２０と、読出ゲート電極２１と、リセットゲート電極２３を含むリセットゲートトランジスタＴｒ１と、増幅トランジスタＴｒ２と、画素選択トランジスタＴｒ３とを備えている。転送ゲート電極１７には、フォトダイオード部１３が接続されている。また、図３に示すように、リセットゲートトランジスタＴｒ１のリセットゲート電極２３には、コンタクト部２３ａを介してリセットゲート線４１が接続されており、リセット信号が供給される。リセットゲートトランジスタＴｒ１のドレイン（リセットドレイン１５）は、コンタクト部１５ａを介して電源電位（ＶＤＤ）線３６に接続される。また、図３に示すように、リセットゲートトランジスタＴｒ１のソースおよび読出ゲート電極２１のソースを構成するフローティングディフュージョン１４と増幅トランジスタＴｒ２のゲート４２とは、コンタクト部１４ａおよび４２ａを介して信号線２４により接続されている。また、図４に示すように、増幅トランジスタＴｒ２のドレインは、電源電位線３６に接続されているとともに、増幅トランジスタＴｒ２のソースには、画素選択トランジスタＴｒ３のドレインが接続される。また、図３に示すように、画素選択トランジスタＴｒ３のゲート４３には、コンタクト部４３ａを介して行選択線３７が接続されるとともに、ソースには、コンタクト部４４を介して出力線３８が接続されている。
【００２１】
図５は、図１に示した本発明の一実施形態による撮像装置の動作を示す信号波形図である。次に、図５を参照して、本発明の一実施形態による撮像装置の撮像期間の動作について説明する。
【００２２】
まず、図５に示すように、撮像期間中では、増倍ゲート電極２０およびリセットゲート電極２３はオフ状態の電位になるとともに、読出ゲート電極２１はオン状態の電位になっている。また、後述する図７に示すように、転送ゲート電極１７、１８、１９および２０は、撮像期間中には、オフ状態の電位になっている。撮像期間中に光電変換によって生成された電子はフォトダイオード部１３に蓄積される。
【００２３】
図６は、図１に示した本発明の一実施形態による撮像装置における電子の増倍動作を説明するための断面図である。図７は、図１に示した本発明の一実施形態による撮像装置の増倍動作を示す信号波形図である。次に、図５〜図７を参照して、本発明の一実施形態による撮像装置の増倍期間の動作について説明する。
【００２４】
図５に示すように、増倍期間中では、増倍ゲート電極２０は、所定のクロックが印加され、読出ゲート電極２１およびリセットゲート電極２３は、オフ状態の電位となっている。また、図６および図７に示すように、期間Ａにおいて、転送ゲート電極１７をオン状態の電位にするとともに、転送ゲート電極１７をオン状態の電位にした時から所定時間経過後に、転送ゲート電極１８をオン状態の電位にする。これにより、図６に示すように、フォトダイオード部１３から転送された電子が、転送ゲート電極１７のオン状態の電位により低くなった転送ゲート電極１７下の分離障壁を越えて、転送ゲート電極１８下に形成された一時的蓄積井戸に転送される。
【００２５】
次に、期間Ｂにおいて、転送ゲート電極１７をオフ状態の電位にするとともに、転送ゲート電極１８をオン状態の電位のままにすることによって、期間Ａにおいて転送された電子は、転送ゲート電極１８下に形成された一時的蓄積井戸に蓄積される。
【００２６】
次に、期間Ｃにおいて、増倍ゲート電極２０をオン状態の電位にすることにより、増倍ゲート電極２０に高電圧が印加されて電荷集積井戸が形成されるとともに、転送ゲート電極１９下に形成された電荷転送障壁と増倍ゲート電極２０下に形成された電荷集積井戸との界面に高電界領域（増倍部２０ａ）が形成される。
【００２７】
次に、期間Ｄにおいて、増倍ゲート電極２０をオン状態の電位にしたまま、転送ゲート電極１８をオフ状態の電位にすることによって、転送ゲート電極１８下に形成された一時的蓄積井戸に蓄積された電子が、転送ゲート電極１９下に形成された電荷転送障壁を越えて、増倍ゲート電極２０下に形成された電荷集積井戸に転送される。これにより、転送された電子が増倍部２０ａにおいて高電界による衝突電離によって増倍されるとともに、増倍された電子が増倍ゲート電極２０下に形成された電荷集積井戸に蓄積される。
【００２８】
次に、期間Ｅにおいて、増倍ゲート電極２０をオフ状態の電位にするとともに、転送ゲート電極１８をオン状態の電位にすることによって、増倍ゲート電極２０下に形成された電荷集積井戸に蓄積された電子が、転送ゲート電極１９下に形成された電荷転送障壁を越えて、転送ゲート電極１８下に形成された一時的蓄積井戸に転送される。この後、期間Ｃから期間Ｄを再び行うことにより電子の増倍が行われる。このようにして、期間Ｃから期間Ｅを何度も繰り返すことによって電子の増倍が繰り返される。
【００２９】
図８は、図１に示した本発明の一実施形態による撮像装置における電子の読出し期間中の動作を説明するための断面図である。図９は、図５に示した本発明の一実施形態による撮像装置の動作を示す信号波形図の読出し期間の拡大図である。次に、図５、図８および図９を参照して、本発明の一実施形態による撮像装置の読出し期間中の動作について説明する。
【００３０】
図５に示すように、読出し期間が始まると、読出ゲート電極２１がオン状態の電位になる。次に、図８および図９に示すように、期間Ｆにおいて、増倍ゲート電極２０および読出ゲート電極２１は、オン状態の電位であるとともに、リセットゲート電極２３は、オフ状態の電位である。このとき、増倍ゲート電極２０下に形成された電荷集積井戸には、増倍期間中に増倍された電子が蓄積されている。
【００３１】
次に、期間Ｇにおいて、読出ゲート電極２１のオン状態の電位を維持しながら、リセットゲート電極２３をオフ状態の電位からオン状態の電位にすることにより、フローティングディフュージョン１４に蓄積されていた電子がリセットドレイン１５に排出され、フローティングディフュージョン１４が初期化される。
【００３２】
次に、期間Ｈにおいて、読出ゲート電極２１のオン状態の電位を維持しながら、リセットゲート電極２３をオフ状態の電位にする。なお、図９に示す期間ｔ１は、リセットゲート電極２３がオン状態の電位にされてからオフ状態の電位になるまでの時間である。また、期間ｔ１の後、リセットゲート電極２３の電位安定化時間であるｔ２と、次の信号を発するときの重なりを抑制する重なりマージンｔ３とが経過する。また、リセットゲート電極２３の電位安定化時間であるｔ２の後（図９に示すａの時点）、初期化されたフローティングディフュージョン１４の電荷信号は、信号線２４を介して、増幅トランジスタＴｒ２により、電圧信号として読み出される。
【００３３】
次に、期間Ｉでは、読出ゲート電極２１のオン状態の電位を維持しながら、増倍ゲート電極２０をオフ状態の電位にすることにより、増倍ゲート電極２０下に形成された電荷集積井戸に蓄積された電子は、フローティングディフュージョン１４に転送される。この後、読出ゲート電極２１のオン状態の電位を維持しながら、図９に示すｂの時点において、フローティングディフュージョン１４に蓄積された電子による電荷信号は、信号線２４を介して、増幅トランジスタＴｒ２により、電圧信号として読み出される。次に、信号を読み出した後、読出ゲート電極２１のオン状態の電位を維持しながら、次の行の画素の読出し動作を行うまでのマージンｔ５が経過する。この後、次の行の読出し動作が開始される。上記のように、本実施形態では、読出し期間中は、読出ゲート電極２１のオン状態の電位が維持される。
【００３４】
本実施形態では、上記のように、電界による衝突電離により電子を増倍するための電界を印加する増倍ゲート電極２０を備えることによって、撮像素子内で電子のインパクトイオン化を起こさせることができるので、電子の数を増倍させることができる。その結果、画素１の感度を向上させることができる。また、読出ゲート電極２１の電位をオン状態の電位にした後、増倍ゲート電極２０をオフ状態の電位にして電子をフローティングディフュージョン１４に転送するとともに、少なくともフローティングディフュージョン１４に転送された電子に対応する信号を読み出すまでの間、読出ゲート電極２１のオン状態の電位を維持することにより、電子の読出し期間中に読出ゲート電極２１をオン／オフさせることに起因して生じる読出ゲート電極２１の安定化時間ｔ２が必要ないので、キャリアの読出し時間を短縮することができる。その結果、信号の読出し時間が長くなることを抑制することができる。
【００３５】
また、本実施形態では、上記のように、フローティングディフュージョン１４の電位を初期化するリセットゲート電極２３をさらに備え、読出ゲート電極２１の電位は、フローティングディフュージョン１４の初期化前からオン状態の電位になるように構成する。もし、フローティングディフュージョン１４の初期化の後に読出ゲート電極２１の電位をオン状態の電位にした場合には、読出ゲート電極２１をオン状態にした際に、読出ゲート電極２１とフローティングディフュージョン１４との容量結合によりフローティングディフュージョン１４の電位が変化して、初期化時よりも高くなる。この場合、フローティングディフュージョン１４に初期化時の電位までキャリアが蓄積されるまでは、フローティングディフュージョン１４の出力信号は、ゼロとして扱われてしまうので、暗い像では階調がなくなってしまうという、いわゆる「黒つぶれ」という現象が発生してしまう。本実施形態では、読出ゲート電極２１の電位は、フローティングディフュージョン１４の初期化前からオン状態の電位になっているので、フローティングディフュージョン１４の電位が変化するのを抑制することができる。これにより、黒つぶれ等のない良好な画像を得ることができる。
【００３６】
また、本実施形態では、上記のように、増倍部２０ａは、読出ゲート電極２１に隣接するように配置することによって、増倍部２０ａと読出ゲート電極２１との距離が近いので、容易に、増倍部２０ａに蓄積された電子を読出ゲート電極２１下に転送することができる。
【００３７】
また、本実施形態では、上記のように、フォトダイオード部１３から増倍部２０ａに電子を転送するための転送ゲート電極１７、１８、および１９をさらに備え、読出ゲート電極２１の電位は、増倍部２０ａと転送ゲート電極１８および１９の間で繰り返し電子の増倍が行われる増倍期間中にはオフ状態の電位になるように構成することによって、増倍期間中に転送ゲート電極１９下の電位障壁よりも読出ゲート電極２１下の電位障壁を高くすることができるので、増倍期間中に増倍部２０ａと転送ゲート電極１８および１９との間で繰り返し電子の増倍を行ったとしても、増倍された電子が読出ゲート電極２１下の電位障壁を越えてフローティングディフュージョン１４に混入することを抑制することができる。
【００３８】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００３９】
たとえば、上記実施形態では、キャリアとして電子を用いた例を示したが、本発明はこれに限らず、基板不純物の電導型および印加する電圧の極性を全て反対にすることで、キャリアとして正孔を用いるようにしてもよい。
【００４０】
また、上記実施形態では、ｐ型シリコン基板上に撮像装置を形成した例を示したが、本発明はこれに限らず、ｎ型シリコン基板上にｐ型の不純物領域を形成したものを基板として用いてもよい。
【００４１】
また、上記実施形態では、３つの転送ゲート電極を形成した例を示したが、本発明はこれに限らず、３つ以外の転送ゲート電極を用いてもよい。
【００４２】
また、上記実施形態では、リセットゲート電極をオン状態の電位にする前から、読出し期間の全体に渡って読出ゲート電極をオン状態の電位にした例を示したが、本発明はこれに限らず、図１０に示す変形例のように、リセットゲート電極をオフ状態の電位にした後、増倍ゲート電極をオフ状態の電位にする前に、読出しゲート電極をオン状態の電位にするようにしてもよい。この場合、上記した実施形態の読出し期間に比べて、リセットゲート電極をオフ状態の電位にする信号と、読出しゲート電極をオン状態の電位にする信号とが重なるのを抑制する重なりマージンｔ３分が増えることになる。しかし、この重なりマージンｔ３は、図１２に示した従来の一般的なＣＭＯＳ型の撮像装置において読出し期間で読出ゲート電極をオフ状態の電位にすることに起因して必要な安定化時間ｔ２よりも短いので、この変形例においても、従来に比べて、読出し時間が長くなることを抑制することができる。
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施形態による撮像装置の全体構成を示す平面図である。
【図２】図１に示した本発明の一実施形態による撮像装置の構造を示した断面図である。
【図３】図１に示した本発明の一実施形態による撮像装置の画素を示した平面図である。
【図４】図１に示した本発明の一実施形態による撮像装置の構成を示す回路図である。
【図５】図１に示した本発明の一実施形態による撮像装置の動作を示す信号波形図である。
【図６】図１に示した本発明の一実施形態による撮像装置における電子の増倍動作を説明するための断面図である。
【図７】図１に示した本発明の一実施形態による撮像装置の増倍動作を示す信号波形図である。
【図８】図１に示した本発明の一実施形態による撮像装置における電子の読出し期間中の動作を説明するための断面図である。
【図９】図５に示した本発明の一実施形態による撮像装置の動作を示す信号波形図の読出し期間の拡大図である。
【図１０】本発明の一実施形態の変形例による撮像装置の読出し期間の動作を示す信号波形図である。
【図１１】従来のＣＭＯＳ型の撮像装置の画素の構造を示した断面図である。
【図１２】従来の一般的なＣＭＯＳ型の撮像装置における読出し動作期間の信号波形図である。
【符号の説明】
【００４４】
１  画素
１１  ｐ型シリコン基板
１２  ｐ型ウェル領域
１３  フォトダイオード部（蓄積部）
１４  フローティングディフュージョン（保持部）
１５  リセットドレイン（リセット用電荷排出部）
１７、１８、１９  転送ゲート電極（転送電極）
２０  増倍ゲート電極（増倍電極）
２０ａ  増倍部
２１  読出ゲート電極（読出電極）
２３  リセットゲート電極
【図１】
2008035015.tif 000003
【図２】
2008035015.tif 000004
【図３】
2008035015.tif 000005
【図４】
2008035015.tif 000006
【図５】
2008035015.tif 000007
【図６】
2008035015.tif 000008
【図７】
2008035015.tif 000009
【図８】
2008035015.tif 000010
【図９】
2008035015.tif 000011
【図１０】
2008035015.tif 000012
【図１１】
2008035015.tif 000013
【図１２】
2008035015.tif 000014