(57)【要約】【課題】発生させる基準電圧の電圧レベルが高くなった場合でも、基準電圧を所定の許容範囲内に調整することができる基準電圧発生回路を提供する。【解決手段】モード切替回路１２より、発生させる基準電圧に応じて当該基準電圧の電圧レベルが高くなるほど電流値の大きな供給電流を供給し、調整回路１４により、供給電流の通電経路における所定位置の電圧を基準電圧Ｖｒｅｆとして出力すると共に、当該通電経路の抵抗値を変更することにより出力される基準電圧の電圧レベルを調整しており、基準電流制御回路１６により、発生させる基準電圧の電圧レベルが高い場合に通電経路に通電される供給電流の一部を分岐させる。【選択図】図１
2008117236.tif 000002
【特許請求の範囲】
【請求項１】
電圧レベルの異なる予め定められた複数の基準電圧から発生させる基準電圧が選択的に指定可能とされ、指定された基準電圧に応じて当該基準電圧の電圧レベルが高くなるほど電流値の大きな電流を供給するように供給電流を切り替える切替手段と、
前記供給電流が通電され、当該供給電流の通電経路における所定位置の電圧が前記指定された基準電圧として出力されると共に、前記通電経路の抵抗値を変更することにより出力される基準電圧の電圧レベルを調整する調整手段と、
前記通電経路から分岐されて当該通電経路に通電される供給電流の一部が通電され、通電される電流の電流値を制御することにより前記調整手段に通電される電流の電流値を制御する制御手段と、
を備えた基準電圧発生回路。
【請求項２】
前記制御手段は、前記切替手段により前記供給電流の電流値が切り替えられた場合に、前記調整手段に通電される電流の電流値が前記切替手段による切り替え前と同一となるように前記通電経路から分岐されて通電される電流の電流値を制御する
請求項１記載の基準電圧発生回路。
【請求項３】
前記制御手段は、前記調整手段に通電される電流の電流値を制御することにより、前記出力される基準電圧を調整する電圧レベルの調整幅を制御する
請求項１記載の基準電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電圧レベルの異なる予め定められた複数の基準電圧から選択的に基準電圧を発生させることが可能とされた基準電圧発生回路に関する。
【背景技術】
【０００２】
従来より、半導体集積回路の内部に設けられる基準電圧発生回路は、回路の製造ばらつきによって、発生させた基準電圧の電圧レベルがばらつくことがある。そして、このような基準電圧の電圧レベルのばらつきを補正するための技術として、特許文献１には、基準電圧発生回路にフューズ素子と抵抗を含んで構成された通電経路を複数並列に設けた調整回路（特許文献１では「トリミング回路」と記載。）を内蔵させ、回路の製造後に発生する基準電圧の電圧レベルのばらつき応じて調整回路のフューズ素子を切断して通電経路の抵抗値を変更することにより基準電圧の電圧レベルを調整する技術が開示されている。
【０００３】
ところで、この種の基準電圧発生回路には、電圧レベルの異なる予め定められた複数の基準電圧から選択的に基準電圧を発生させることができるものがある。
【０００４】
図４には、予め定められた低電圧と、当該低電圧より電圧レベルが高い高電圧の２種類の基準電圧を選択的に発生可能な従来の基準電圧発生回路１０’の一例が示されている。
【０００５】
同図に示される基準電圧発生回路１０’は、外部からｍｏｄｅｓｅｌ’信号によって低電圧モード又は高電圧モードが指定されることにより、低電圧と高電圧の２種類の基準電圧Ｖｒｅｆの何れか一方を選択的に発生する回路であり、モード切替回路１２’と、調整回路１４’とを備えている。
【０００６】
モード切替回路１２’は、ｍｏｄｅｓｅｌ’信号に応じて、調整回路１４’へ供給する供給電流の電流値を切り替える回路であり、電流源Ｉ１’と、電流源Ｉ１’に接続されたＰＭＯＳトランジスタＰＭ０’と、ＰＭＯＳトランジスタＰＭ０’にミラー構成で接続された２個のＰＭＯＳトランジスタＰＭ１’、ＰＭ２’と、ｍｏｄｅｓｅｌ’信号がゲート端子に入力されるＰＭＯＳトランジスタＰＭ３’とを備えている。
【０００７】
一方、調整回路１４’は、モード切替回路１２’より供給される供給電流が通電され、当該供給電流の通電経路における所定位置の電圧が基準電圧として出力されると共に、通電経路の抵抗値を変更することにより出力される基準電圧の電圧レベルを調整する回路であり、基準電圧発生用抵抗Ｒ１’と、４組の基準電圧発生用ＭＯＳブロック１８Ａ’〜１８Ｄ’と、４個のブロック選択用ＰＭＯＳトランジスタＰＭ４’〜ＰＭ７’とを備えている。この基準電圧発生用ＭＯＳブロック１８Ａ’は、基準電圧発生用ＰＭＯＳトランジスタＰＭ８’と、基準電圧発生用ＮＭＯＳトランジスタＮＭ０’を備えており、基準電圧発生用ＭＯＳブロック１８Ｂ’は、基準電圧発生用ＰＭＯＳトランジスタＰＭ９’と、基準電圧発生用ＮＭＯＳトランジスタＮＭ１’を備えている。また、基準電圧発生用ＭＯＳブロック１８Ｃ’は、基準電圧発生用ＰＭＯＳトランジスタＰＭ１０’と、基準電圧発生用ＮＭＯＳトランジスタＮＭ２’を備えており、基準電圧発生用ＭＯＳブロック１８Ｄ’は、基準電圧発生用ＰＭＯＳトランジスタＰＭ１１’と、基準電圧発生用ＮＭＯＳトランジスタＮＭ３’を備えている。
【０００８】
基準電圧発生用抵抗Ｒ１’の一方の端子はモード切替回路１２’から供給される供給電流が通電する配線２０’に接続されると共に、当該一端側に出力電力線１１’が接続されており、当該一端側の電圧が出力電力線１１’を介して基準電圧Ｖｒｅｆとして出力される。
【０００９】
調整回路１４’は、トリミング信号ｔｒｍ０’〜ｔｒｍ３’によって、４組の基準電圧発生用ＭＯＳブロック１８Ａ’〜１８Ｄ’から基準電圧Ｖｒｅｆの調整に用いる基準電圧発生用ＭＯＳブロックを選択する。
【００１０】
次に、基準電圧発生回路１０’の動作を説明する。なお、モード切替回路１２’のＰＭＯＳトランジスタＰＭ１’に流れる電流の電流値をＩｒｅｆ１とし、ＰＭＯＳトランジスタＰＭ２’に流れる電流の電流値をＩｒｅｆ２とする。
【００１１】
モード切替回路１２’は、低電圧モード（ここでは、ｍｏｄｓｅｌ信号がハイ（High）レベル）の場合、ＰＭＯＳトランジスタＰＭ３’がオフ状態となり、調整回路１４’へ供給される供給電流の電流値ＩｒｅｆがＩｒｅｆ＝Ｉｒｅｆ１となる。この電流値Ｉｒｅｆ１の供給電流が流れる際のＰＭＯＳトランジスタＰＭ８’〜ＰＭ１１’のオン抵抗をＲＰ１０〜ＲＰ１３とし、ＮＭＯＳトランジスタＮＭ０’〜ＮＭ３’のオン抵抗をＲＮ１０〜ＲＮ１３とすると、トリミング信号ｔｒｍ０’〜ｔｒｍ３’によって基準電圧発生用ＭＯＳブロック１８Ａ’〜１８Ｄ’がそれぞれ個別に選択された場合に出力電力線１１’を介して出力される基準電圧Ｖｒｅｆ１０〜Ｖｒｅｆ１３は、次の（１）式〜（４）式のようになる。
【００１２】
【数１】
2008117236.tif 000003
このときのＶｒｅｆ１１−Ｖｒｅｆ１０として求められる電圧レベルの調整幅Ｖｓｔｗ１は、次の（５）式により求めることができる。
【００１３】
【数２】
2008117236.tif 000004
なお、調整回路１４’には、ＰＭＯＳトランジスタＰＭ８’〜ＰＭ１１’及びＮＭＯＳトランジスタＮＭ０’〜ＮＭ３’として、Ｖｒｅｆ１３−Ｖｒｅｆ１２、及びＶｒｅｆ１２−Ｖｒｅｆ１１がＶｓｔｗ１と等しくなるようなオン抵抗ＲＰ１０〜ＲＰ１３及びオン抵抗ＲＮ１０〜ＲＮ１３のものが適用されている。
【００１４】
一方、モード切替回路１２’は、高電圧モード（ここでは、ｍｏｄｓｅｌ信号がロー（Low）レベル）の場合、ＰＭＯＳトランジスタＰＭ３’がオン状態となり、調整回路１４’へ供給される供給電流の電流値ＩｒｅｆがＩｒｅｆ＝Ｉｒｅｆ１＋Ｉｒｅｆ２となる。この電流値Ｉｒｅｆ１＋Ｉｒｅｆ２の供給電流が流れる際のＰＭＯＳトランジスタＰＭ８’〜ＰＭ１１’のオン抵抗をＲＰ２０〜ＲＰ２３とし、ＮＭＯＳトランジスタＮＭ０’〜ＮＭ３’のオン抵抗をＲＮ２０〜ＲＮ２３とすると、トリミング信号ｔｒｍ０’〜ｔｒｍ３’によって基準電圧発生用ＭＯＳブロック１８Ａ’〜１８Ｄ’がそれぞれ個別に選択された場合に出力電力線１１’を介して出力される基準電圧Ｖｒｅｆ２０〜Ｖｒｅｆ２３は、次の（６）式〜（１０）式のようになる。
【００１５】
【数３】
2008117236.tif 000005
このときのＶｒｅｆ２１−Ｖｒｅｆ２０として求められる電圧レベルの調整幅Ｖｓｔｗ２は、次の（１０）式により求めることができる。
【００１６】
【数４】
2008117236.tif 000006
なお、調整回路１４’には、ＰＭＯＳトランジスタＰＭ８’〜ＰＭ１１’及びＮＭＯＳトランジスタＮＭ０’〜ＮＭ３’として、Ｖｒｅｆ２３−Ｖｒｅｆ２２、及びＶｒｅｆ２２−Ｖｒｅｆ２１がＶｓｔｗ２と等しくなるようなオン抵抗ＲＰ２０〜ＲＰ２３及びオン抵抗ＲＮ２０〜ＲＮ２３のものが適用されている。
【００１７】
このように、基準電圧発生回路１０’は、ｍｏｄｓｅｌ信号が切り替えられることにより、低電圧と高電圧の２種類の基準電圧Ｖｒｅｆを発生することができる。
【特許文献１】特開２００５−１８２１１３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、基準電圧発生回路１０’では、高電圧モードの場合、低電圧モードの場合と比較して、調整回路１４’へ供給される供給電流の電流値Ｉｒｅｆが大きくなるため、電圧レベルの調整幅が大きくなってしまう。
【００１９】
図３には、モード切替回路１２’より供給される供給電流の電流値Ｉｒｅｆと出力電力線１１’を介して出力される基準電圧Ｖｒｅｆの関係を示すグラフの一例が示されている。例えば、Ｉｒｅｆ１＝５０ｎＡとし、Ｉｒｅｆ２＝１５０ｎＡとした場合、低電圧モードとされて供給電流の電流値Ｉｒｅｆが５０ｎＡとされた場合の電圧レベルの調整幅Ｖｓｔｗ１よりも、高電圧モードとされて供給電流の電流値Ｉｒｅｆが２００ｎＡとされた場合の電圧レベルの調整幅Ｖｓｔｗ２の方が大きくなっている。
【００２０】
このように、高電圧モードでは、低電圧モードの場合と比べて調整回路１４’による電圧レベルの調整幅が大きくなり、調整後の基準電圧Ｖｒｅｆのばらつきも大きくなるため、基準電圧Ｖｒｅｆを所定の許容範囲内に調整できない場合がある、という問題点があった。
【００２１】
なお、特許文献１に記載の基準電圧発生回路は、電圧レベルの異なる複数の基準電圧を選択的に発生させることができるものではない。また、特許文献１に記載の基準電圧発生回路を複数の基準電圧を選択的に発生させる構成とした場合、調整回路へ供給される供給電流の電流値が大きくなるため上記の問題点が発生する。
【００２２】
本発明は上記問題点を解決するためになされたものであり、発生させる基準電圧の電圧レベルが高くなった場合でも、基準電圧を所定の許容範囲内に調整することができる基準電圧発生回路を提供することを目的とする。
【課題を解決するための手段】
【００２３】
上記目的を達成するため、請求項１記載の発明は、電圧レベルの異なる予め定められた複数の基準電圧から発生させる基準電圧が選択的に指定可能とされ、指定された基準電圧に応じて当該基準電圧の電圧レベルが高くなるほど電流値の大きな電流を供給するように供給電流を切り替える切替手段と、前記供給電流が通電され、当該供給電流の通電経路における所定位置の電圧が前記指定された基準電圧として出力されると共に、前記通電経路の抵抗値を変更することにより出力される基準電圧の電圧レベルを調整する調整手段と、前記通電経路から分岐されて当該通電経路に通電される供給電流の一部が通電され、通電される電流の電流値を制御することにより前記調整手段に通電される電流の電流値を制御する制御手段と、を備えている。
【００２４】
請求項１記載の発明よれば、切替手段により、指定された基準電圧に応じて当該基準電圧の電圧レベルが高くなるほど電流値の大きな電流を供給するように供給電流が切り替えられ、切替手段より供給される供給電流が調整手段に通電して当該供給電流の通電経路における所定位置の電圧が基準電圧として出力されると共に、調整手段により、通電経路の抵抗値が変更されることにより出力される基準電圧の電圧レベルが調整され、通電経路から分岐されて当該通電経路に通電される供給電流の一部が通電されされる制御手段によって、通電される電流の電流値が制御されることにより調整手段に通電される電流の電流値が制御される。
【００２５】
このように請求項１記載の発明によれば、指定された基準電圧に応じて当該基準電圧の電圧レベルが高くなるほど電流値の大きな供給電流を供給し、供給電流の通電経路における所定位置の電圧を基準電圧として出力すると共に、当該通電経路の抵抗値を変更することにより出力される基準電圧の電圧レベルを調整しており、指定された基準電圧の電圧レベルが高い場合に通電経路に通電される供給電流の一部を分岐させることにより、通電経路に通電される電流の電流値が大きくなることを抑制することができるので、発生させる基準電圧の電圧レベルが高くなった場合でも、基準電圧を所定の許容範囲内に調整することができる。
【００２６】
なお、請求項１記載の発明の制御手段は、請求項２記載の発明のように、前記切替手段により前記供給電流の電流値が切り替えられた場合に、前記調整手段に通電される電流の電流値が前記切替手段による切り替え前と同一となるように前記通電経路から分岐されて通電される電流の電流値を制御するようにしてもよい。
【００２７】
また、請求項１記載の発明の制御手段は、請求項３記載の発明のように、前記調整手段に通電される電流の電流値を制御することにより、前記出力される基準電圧を調整する電圧レベルの調整幅を制御するようにしてもよい。
【発明の効果】
【００２８】
以上説明したように、本発明によれば、指定された基準電圧に応じて当該基準電圧の電圧レベルが高くなるほど電流値の大きな供給電流を供給し、供給電流の通電経路における所定位置の電圧を基準電圧として出力すると共に、当該通電経路の抵抗値を変更することにより出力される基準電圧の電圧レベルを調整しており、指定された基準電圧の電圧レベルが高い場合に通電経路に通電される供給電流の一部を分岐させることにより、通電経路に通電される電流の電流値が大きくなることを抑制することができるので、発生させる基準電圧の電圧レベルが高くなった場合でも、基準電圧を所定の許容範囲内に調整することができる、という優れた効果を有する。
【発明を実施するための最良の形態】
【００２９】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００３０】
［第１の実施の形態］
図１には、本実施の形態に係る基準電圧発生回路１０の構成が示されている。
【００３１】
基準電圧発生回路１０は、外部からｍｏｄｅｓｅｌ信号によって低電圧モード又は高電圧モードが指定されることにより、低電圧と高電圧の２種類の基準電圧Ｖｒｅｆの何れか一方を選択的に発生する回路であり、モード切替回路１２と、調整回路１４と、基準電流制御回路１６とを備えている。
【００３２】
モード切替回路１２は、ｍｏｄｅｓｅｌ信号に応じて、調整回路１４へ供給する供給電流の電流値を切り替える回路であり、電流源Ｉ１と、４個のＰＭＯＳトランジスタＰＭ０〜ＰＭ３とを備えている。
【００３３】
ＰＭＯＳトランジスタＰＭ０のソース端子は外部電源電圧ＶＤＤが供給される図示しない電源線に接続され、ＰＭＯＳトランジスタＰＭ０のゲート端子はＰＭＯＳトランジスタＰＭ１のゲート端子に接続され、ＰＭＯＳトランジスタＰＭ０のドレイン端子は電流源Ｉ１を介して接地されると共に、ＰＭＯＳトランジスタＰＭ０のゲート端子とＰＭＯＳトランジスタＰＭ１のゲート端子が接続された配線上のノードｎｄ０に接続されている。
【００３４】
ＰＭＯＳトランジスタＰＭ１は、ＰＭＯＳトランジスタＰＭ０とミラー構成とされており、ＰＭＯＳトランジスタＰＭ１のソース端子は外部電源電圧ＶＤＤが供給される図示しない電源線に接続され、ＰＭＯＳトランジスタＰＭ１のドレイン端子は調整回路１４に接続された配線２０に接続されている。また、ＰＭＯＳトランジスタＰＭ２も、ＰＭＯＳトランジスタＰＭ０とミラー構成とされており、ＰＭＯＳトランジスタＰＭ２のソース端子は外部電源電圧ＶＤＤが供給される図示しない電源線に接続され、ＰＭＯＳトランジスタＰＭ２のドレイン端子はＰＭＯＳトランジスタＰＭ３のソース端子に接続され、ＰＭＯＳトランジスタＰＭ２のゲート端子は上記ノードｎｄ０に接続されている。ＰＭＯＳトランジスタＰＭ３のドレイン端子は上記配線２０に接続され、ＰＭＯＳトランジスタＰＭ３のゲート端子はｍｏｄｅｓｅｌ信号が入力される信号線２２に接続されている。
【００３５】
一方、調整回路１４は、モード切替回路１２より供給される供給電流が通電され、当該供給電流の通電経路における所定位置の電圧が基準電圧として出力されると共に、通電経路の抵抗値を変更することにより出力される基準電圧の電圧レベルを調整する回路であり、基準電圧発生用抵抗Ｒ１と、４組の基準電圧発生用ＭＯＳブロック１８Ａ〜１８Ｄと、４個のブロック選択用ＰＭＯＳトランジスタＰＭ４〜ＰＭ７とを備えている。この基準電圧発生用ＭＯＳブロック１８Ａは、基準電圧発生用ＰＭＯＳトランジスタＰＭ８と、基準電圧発生用ＮＭＯＳトランジスタＮＭ０を備えており、基準電圧発生用ＭＯＳブロック１８Ｂは、基準電圧発生用ＰＭＯＳトランジスタＰＭ９と、基準電圧発生用ＮＭＯＳトランジスタＮＭ１を備えている。また、基準電圧発生用ＭＯＳブロック１８Ｃは、基準電圧発生用ＰＭＯＳトランジスタＰＭ１０と、基準電圧発生用ＮＭＯＳトランジスタＮＭ２を備えており、基準電圧発生用ＭＯＳブロック１８Ｄは、基準電圧発生用ＰＭＯＳトランジスタＰＭ１１と、基準電圧発生用ＮＭＯＳトランジスタＮＭ３を備えている。
【００３６】
基準電圧発生用抵抗Ｒ１の一方の端子はモード切替回路１２に接続された配線２０と接続されると共に、当該一端側に出力電力線１１が接続されており、一端側の電圧が出力電力線１１を介して基準電圧Ｖｒｅｆとして出力される。また、基準電圧発生用抵抗Ｒ１の他方の端子はブロック選択用ＰＭＯＳトランジスタＰＭ４、ＰＭ５、ＰＭ６、ＰＭ７のソース端子とそれぞれ並列に接続されている。
【００３７】
ブロック選択用ＰＭＯＳトランジスタＰＭ４のゲート端子はトリミング信号ｔｒｍ０が入力される信号線２４に接続され、ブロック選択用ＰＭＯＳトランジスタＰＭ４のドレイン端子は基準電圧発生用ＰＭＯＳトランジスタＰＭ８のソース端子に接続されている。この基準電圧発生用ＰＭＯＳトランジスタＰＭ８のドレイン端子は基準電圧発生用ＮＭＯＳトランジスタＮＭ０のドレイン端子に接続され、基準電圧発生用ＰＭＯＳトランジスタＰＭ８のゲート端子は基準電圧発生用ＮＭＯＳトランジスタＮＭ０のゲート端子に接続されると共に、基準電圧発生用ＰＭＯＳトランジスタＰＭ８のドレイン端子と基準電圧発生用ＮＭＯＳトランジスタＮＭ０のドレイン端子が接続された配線上のノードｎｄ４に接続されている。また、基準電圧発生用ＮＭＯＳトランジスタＮＭ０のソース端子はＧＮＤに接続されている。
【００３８】
ブロック選択用ＰＭＯＳトランジスタＰＭ５のゲート端子はトリミング信号ｔｒｍ１が入力される信号線２６に接続され、ブロック選択用ＰＭＯＳトランジスタＰＭ５のドレイン端子は基準電圧発生用ＰＭＯＳトランジスタＰＭ９のソース端子に接続されている。この基準電圧発生用ＰＭＯＳトランジスタＰＭ９のドレイン端子は基準電圧発生用ＮＭＯＳトランジスタＮＭ１のドレイン端子に接続され、基準電圧発生用ＰＭＯＳトランジスタＰＭ９のゲート端子は基準電圧発生用ＮＭＯＳトランジスタＮＭ１のゲート端子に接続されると共に、基準電圧発生用ＰＭＯＳトランジスタＰＭ９のドレイン端子と基準電圧発生用ＮＭＯＳトランジスタＮＭ１のドレイン端子が接続された配線上のノードｎｄ６に接続されている。また、基準電圧発生用ＮＭＯＳトランジスタＮＭ１のソース端子はＧＮＤに接続されている。
【００３９】
ブロック選択用ＰＭＯＳトランジスタＰＭ６のゲート端子はトリミング信号ｔｒｍ２が入力される信号線２８に接続され、ブロック選択用ＰＭＯＳトランジスタＰＭ６のドレイン端子は基準電圧発生用ＰＭＯＳトランジスタＰＭ１０のソース端子に接続されている。この基準電圧発生用ＰＭＯＳトランジスタＰＭ１０のドレイン端子は基準電圧発生用ＮＭＯＳトランジスタＮＭ２のドレイン端子に接続され、基準電圧発生用ＰＭＯＳトランジスタＰＭ１０のゲート端子は基準電圧発生用ＮＭＯＳトランジスタＮＭ２のゲート端子に接続されると共に、基準電圧発生用ＰＭＯＳトランジスタＰＭ１０のドレイン端子と基準電圧発生用ＮＭＯＳトランジスタＮＭ２のドレイン端子が接続された配線上のノードｎｄ８に接続されている。また、基準電圧発生用ＮＭＯＳトランジスタＮＭ２のソース端子はＧＮＤに接続されている。
【００４０】
ブロック選択用ＰＭＯＳトランジスタＰＭ７のゲート端子はトリミング信号ｔｒｍ３が入力される信号線３０に接続され、ブロック選択用ＰＭＯＳトランジスタＰＭ７のドレイン端子は基準電圧発生用ＰＭＯＳトランジスタＰＭ１１のソース端子に接続されている。
この基準電圧発生用ＰＭＯＳトランジスタＰＭ１１のドレイン端子は基準電圧発生用ＮＭＯＳトランジスタＮＭ３のドレイン端子に接続され、基準電圧発生用ＰＭＯＳトランジスタＰＭ１１のゲート端子は基準電圧発生用ＮＭＯＳトランジスタＮＭ３のゲート端子に接続されると共に、基準電圧発生用ＰＭＯＳトランジスタＰＭ１１のドレイン端子と基準電圧発生用ＮＭＯＳトランジスタＮＭ３のドレイン端子が接続された配線上のノードｎｄ１０に接続されている。また、基準電圧発生用ＮＭＯＳトランジスタＮＭ３のソース端子はＧＮＤに接続されている。
【００４１】
一方、基準電流制御回路１６は、調整回路１４から分岐されて当該調整回路１４に通電される供給電流の一部が通電され、通電される電流の電流値を制御することにより調整回路１４に通電される電流の電流値を制御する回路であり、２個のＰＭＯＳトランジスタＰＭ１２、ＰＭ１３と、２個のＮＭＯＳトランジスタＮＭ４、ＮＭ５とを備えている。
【００４２】
ＰＭＯＳトランジスタＰＭ１２のソース端子は外部電源電圧ＶＤＤが供給される図示しない電源線に接続され、ＰＭＯＳトランジスタＰＭ１２のドレイン端子はＮＭＯＳトランジスタＮＭ４のドレイン端子に接続され、ＰＭＯＳトランジスタＰＭ１２のゲート端子は上記ノードｎｄ０に接続されている。ＮＭＯＳトランジスタＮＭ４のソース端子はＧＮＤに接続され、ＮＭＯＳトランジスタＮＭ４のゲート端子はＮＭＯＳトランジスタＮＭ５のゲート端子と接続されると共に、ＰＭＯＳトランジスタＰＭ１２のドレイン端子とＮＭＯＳトランジスタＮＭ４のドレイン端子が接続された配線上のノードｎｄ１１に接続されている。ＮＭＯＳトランジスタＮＭ５のソース端子はＧＮＤに接続されており、ＮＭＯＳトランジスタＮＭ５のドレイン端子はＰＭＯＳトランジスタＰＭ１３のドレイン端子と接続されている。ＰＭＯＳトランジスタＰＭ１３のソース端子はブロック選択用ＰＭＯＳトランジスタＰＭ４〜ＰＭ７のソース端子を並列に接続する配線の分岐点であるノードｎｄ２に接続され、ＰＭＯＳトランジスタＰＭ１３のゲート端子はｍｏｄｅｓｅｌ信号が入力される信号線２２に接続されている。
【００４３】
次に、本実施の形態に係る基準電圧発生回路１０の動作を説明する。なお、モード切替回路１２のＰＭＯＳトランジスタＰＭ１に流れる電流の電流値をＩｒｅｆ１とし、ＰＭＯＳトランジスタＰＭ２に流れる電流の電流値をＩｒｅｆ２とし、基準電流制御回路１６のＮＭＯＳトランジスタＮＭ５に流れる電流の電流値をＩｒｅｆ３とする。
【００４４】
モード切替回路１２は、低電圧モード（ここでは、ｍｏｄｓｅｌ信号がハイレベル）の場合、ＰＭＯＳトランジスタＰＭ３がオフ状態となり、調整回路１４へ供給される供給電流の電流値ＩｒｅｆがＩｒｅｆ＝Ｉｒｅｆ１となる。また、基準電流制御回路１６のＰＭＯＳトランジスタＰＭ１３はオフ状態となる。以降の動作は、背景技術において説明した従来の基準電圧発生回路の動作と同じため、その説明を省略する。
【００４５】
一方、モード切替回路１２は、高電圧モード（ここでは、ｍｏｄｓｅｌ信号がローレベル）の場合、ＰＭＯＳトランジスタＰＭ３がオン状態となり、調整回路１４へ供給される供給電流の電流値ＩｒｅｆがＩｒｅｆ＝Ｉｒｅｆ１＋Ｉｒｅｆ２となる。また、基準電流制御回路１６のＰＭＯＳトランジスタＰＭ１３もオン状態となる。このとき、ノードｎｄ２を介して、基準電圧発生用ＭＯＳブロックに流れる電流の電流値Ｉｒｅｆｍは、Ｉｒｅｆｍ＝Ｉｒｅ１＋Ｉｒｅｆ２−Ｉｒｅｆ３となる。この電流値Ｉｒｅｆｍの電流が流れる際のＰＭＯＳトランジスタＰＭ８〜ＰＭ１１のオン抵抗をＲＰ３０〜ＲＰ３３とし、ＮＭＯＳトランジスタＮＭ０〜ＮＭ３のオン抵抗をＲＮ３０〜ＲＮ３３とすると、トリミング信号ｔｒｍ０〜ｔｒｍ３によって基準電圧発生用ＭＯＳブロック１８Ａ〜１８Ｄがそれぞれ個別に選択された場合に出力電力線１１を介して出力される基準電圧Ｖｒｅｆ３０〜Ｖｒｅｆ３３は、次の（１０）式〜（１３）式のようになる。
【００４６】
【数５】
2008117236.tif 000007
このときのＶｒｅｆ３１−Ｖｒｅｆ３０として求められる電圧レベルの調整幅Ｖｓｔｗ３は、次の（１４）式により求めることができる。
【００４７】
【数６】
2008117236.tif 000008
なお、調整回路１４には、ＰＭＯＳトランジスタＰＭ８〜ＰＭ１１及びＮＭＯＳトランジスタＮＭ０〜ＮＭ３として、Ｖｒｅｆ３３−Ｖｒｅｆ３２、及びＶｒｅｆ３２−Ｖｒｅｆ３１がＶｓｔｗ３と等しくなるようなオン抵抗ＲＰ３０〜ＲＰ３３及びオン抵抗ＲＮ３０〜ＲＮ３３のものが適用されている。
【００４８】
ここで、ミラー構成となっているＰＭＯＳトランジスタＰＭ２とＰＭＯＳトランジスタＰＭ１２のゲート幅とゲート長の比（Ｗ／Ｌ比）を等しくし、ＮＭＯＳトランジスタＮＭ４とＮＭＯＳトランジスタＮＭ５のゲート幅とゲート長の比を等しくすると、Ｉｒｅｆ２＝Ｉｒｅｆ３となる。
【００４９】
これにより、基準電圧発生用ＭＯＳブロックに流れる電流の電流値Ｉｒｅｆｍは、Ｉｒｅｍ＝Ｉｒｅｆ１となり、基準電圧発生用ＭＯＳのオン抵抗は、ＲＰ１０〜ＲＰ１３とＲＰ３０〜ＲＰ３３、ＲＮ１０〜ＲＮ１３とＲＮ３０〜ＲＮ３３でそれぞれ対応する抵抗間で等しくなる。これらの事から、トリミング信号ｔｒｍ０〜ｔｒｍ３によって基準電圧発生用ＭＯＳブロック１８Ａ〜１８Ｄがそれぞれ個別に選択された場合に出力電力線１１を介して出力される基準電圧Ｖｒｅｆ３０〜Ｖｒｅｆ３３は、次の（１５）式〜（１８）式のようになる。
【００５０】
【数７】
2008117236.tif 000009
このときのＶｒｅｆ３１−Ｖｒｅｆ３０として求められる電圧レベルの調整幅Ｖｓｔｗ３は、次の（１９）式により求めることができる。
【００５１】
【数８】
2008117236.tif 000010
この（１９）式及び上記（５）式から、Ｖｓｔｗ１＝Ｖｓｔｗ３となり、高電圧モードと低電圧モードの電圧レベルの調整幅が等しくなる。
【００５２】
すなわち、従来の基準電圧発生回路では、図３に示したように、例えば、Ｉｒｅｆ１＝５０ｎＡとし、Ｉｒｅｆ２＝１５０ｎＡとした場合、低電圧モードとされて供給電流の電流値Ｉｒｅｆが５０ｎＡとされた場合の電圧レベルの調整幅Ｖｓｔｗ１よりも、高電圧モードとされて供給電流の電流値Ｉｒｅｆが２００ｎＡとされた場合の電圧レベルの調整幅Ｖｓｔｗ２の方が大きくなる。
【００５３】
一方、本実施の形態に係る基準電圧発生回路１０では、高電圧モード、低電圧モード時に基準電流発生用ＭＯＳブロックに流れる電流Ｉｒｅｆｍが等しくなるため、高電圧モードの電圧レベルの調整幅Ｖｓｔｗ３と低電圧モードの電圧レベルの調整幅Ｖｓｔｗ１が等しくなる。
【００５４】
以上のように本実施の形態によれば、基準電流発生用ＭＯＳブロックに流れる電流を制御する基準電流制御回路１６を設けることによって、高電圧モード、低電圧モード時に基準電流発生用ＭＯＳブロックに流れる電流Ｉｒｅｆｍが等しくなり、高電圧モードと低電圧モードの電圧レベルの調整幅が等しくなるため、発生させる基準電圧の電圧レベルが高くなった場合でも、基準電圧を所定の許容範囲内に調整することができる。
【００５５】
［第２の実施の形態］
次に、高電圧モードと低電圧モードでの電圧レベルの調整幅を個別に制御する形態例について説明する。
【００５６】
図２には、第２の実施の形態に係る基準電圧発生回路１０の構成が示されている。なお、同図における図１と同一の構成要素には図１と同一の符号を付して、その説明を省略する。
【００５７】
第２の実施の形態に係る基準電流制御回路１６は、高電圧モード時に基準電圧Ｖｒｅｆの電圧レベルの調整幅を調整するために、トリミング信号ｔｒｉ０〜ｔｒｉ２を用いて、Ｉｒｅｆから分岐されて基準電流制御回路１６を通電する電流の電流値Ｉｒｅｆｔを制御する回路であり、５個のＰＭＯＳトランジスタＰＭ１２〜ＰＭ１５と、４個のＮＭＯＳトランジスタＮＭ４〜ＮＭ７とを備えている。
【００５８】
ＰＭＯＳトランジスタＰＭ１２のソース端子は外部電源電圧ＶＤＤが供給される図示しない電源線に接続され、ＰＭＯＳトランジスタＰＭ１２のドレイン端子はＮＭＯＳトランジスタＮＭ４のドレイン端子に接続され、ＰＭＯＳトランジスタＰＭ１２のゲート端子は上記ノードｎｄ０に接続されている。ＮＭＯＳトランジスタＮＭ４のソース端子はＧＮＤに接続され、ＮＭＯＳトランジスタＮＭ４のゲート端子はＮＭＯＳトランジスタＮＭ５のゲート端子と接続されると共に、ＰＭＯＳトランジスタＰＭ１２のドレイン端子とＮＭＯＳトランジスタＮＭ４のドレイン端子が接続された配線上のノードｎｄ１１に接続されている。
【００５９】
また、ＰＭＯＳトランジスタＰＭ１３のソース端子は上記ノードｎｄ２に接続され、ＰＭＯＳトランジスタＰＭ１３のドレイン端子はＰＭＯＳトランジスタＰＭ１４のソース端子、ＰＭＯＳトランジスタＰＭ１５のソース端子、及びＰＭＯＳトランジスタＰＭ１６のソース端子にそれぞれ並列に接続され、ＰＭＯＳトランジスタＰＭ１３のゲート端子はｍｏｄｅｓｅｌ信号が入力される信号線２２に接続されている。
【００６０】
ＰＭＯＳトランジスタＰＭ１４のドレイン端子はＮＭＯＳトランジスタＮＭ５のドレイン端子に接続され、ＰＭＯＳトランジスタＰＭ１４のゲート端子はトリミング信号ｔｒｉ０が入力される信号線３２に接続されている。ＮＭＯＳトランジスタＮＭ５のソース端子はＧＮＤに接続されている。
【００６１】
ＰＭＯＳトランジスタＰＭ１５のドレイン端子はＮＭＯＳトランジスタＮＭ６のドレイン端子に接続され、ＰＭＯＳトランジスタＰＭ１５のゲート端子はトリミング信号ｔｒｉ１が入力される信号線３４に接続されている。ＮＭＯＳトランジスタＮＭ６のソース端子はＧＮＤに接続され、ＮＭＯＳトランジスタＮＭ６のゲート端子は上記ノードｎｄ１１に接続されている。
【００６２】
ＰＭＯＳトランジスタＰＭ１６のドレイン端子はＮＭＯＳトランジスタＮＭ７のドレイン端子に接続され、ＰＭＯＳトランジスタＰＭ１６のゲート端子はトリミング信号ｔｒｉ２が入力される信号線３６に接続されている。ＮＭＯＳトランジスタＮＭ７のソース端子はＧＮＤに接続され、ＮＭＯＳトランジスタＮＭ７のゲート端子は上記ノードｎｄ１１に接続されている。
【００６３】
次に、本実施の形態に係る基準電圧発生回路１０の動作を説明する。
【００６４】
モード切替回路１２は、低電圧モード（ここでは、ｍｏｄｓｅｌ信号がハイレベル）の場合、ＰＭＯＳトランジスタＰＭ３がオフ状態となり、調整回路１４へ供給される供給電流の電流値ＩｒｅｆがＩｒｅｆ＝Ｉｒｅｆ１となる。また、基準電流制御回路１６のＰＭＯＳトランジスタＰＭ１３はオフ状態となる。以降の動作は、背景技術において説明した従来の基準電圧発生回路の動作と同じため、その説明を省略する。
【００６５】
一方、モード切替回路１２は、高電圧モード（ここでは、ｍｏｄｓｅｌ信号がローレベル）の場合、ＰＭＯＳトランジスタＰＭ３がオン状態となり、調整回路１４へ供給される供給電流の電流値ＩｒｅｆがＩｒｅｆ＝Ｉｒｅｆ１＋Ｉｒｅｆ２となる。また、基準電流制御回路１６のＰＭＯＳトランジスタＰＭ１３もオン状態となる。このとき、ノードｎｄ２を介して、基準電圧発生用ＭＯＳブロックに流れる電流の電流値Ｉｒｅｆｍは、Ｉｒｅｆｍ＝Ｉｒｅｆ１十Ｉｒｅｆ２−Ｉｒｅｆｔとなる。このＩｒｅｆｔは、信号ｔｒｉ０〜ｔｒｉ２によって制御される電流値である。この電流値Ｉｒｅｆｍの電流が流れる際のＰＭＯＳトランジスタＰＭ８〜ＰＭ１１のオン抵抗をＲＰ４０〜ＲＰ４３とし、ＮＭＯＳトランジスタＮＭ０〜ＮＭ３のオン抵抗をＲＮ４０〜ＲＮ４３とすると、トリミング信号ｔｒｍ０〜ｔｒｍ３によって基準電圧発生用ＭＯＳブロック１８Ａ〜１８Ｄがそれぞれ個別に選択された場合に出力電力線１１を介して出力される基準電圧Ｖｒｅｆ４０〜Ｖｒｅｆ４３は、次の（２０）式〜（２３）式のようになる。
【００６６】
【数９】
2008117236.tif 000011
このときのＶｒｅｆ４１−Ｖｒｅｆ４０として求められる電圧レベルの調整幅Ｖｓｔｗ４は、次の（２４）式により求めることができる。
【００６７】
【数１０】
2008117236.tif 000012
この（２４）式及び上記（１０）式から、トリミング信号ｔｒｉ０〜ｔｒｉ３を用いてＩｒｅｆｔを調整することによって、高電圧モードの電圧レベルの調整幅を調整することができる。
【００６８】
以上の様に本実施の形態によれば、基準電流制御回路１６が通電する電流の電流量を制御することにより、高電圧モードの電圧レベルの調整幅を調整することができるという効果が得られる。
【００６９】
なお、上記第２の実施の形態では、トリミング信号ｔｒｉ０〜ｔｒｉ３を用いてＩｒｅｆｔを調整することによって高電圧モードの電圧レベルの調整幅を調整する場合について説明したが、本発明はこれに限定されるものではなく、例えば、ＰＭＯＳトランジスタＰＭ１４〜ＰＭ１６の各ソース端子をノードｎｄ２に直接接続させて高電圧モード及び低電圧モードの電圧レベルの調整幅を共に調整するようにしてもよい。
【００７０】
また、上記各実施の形態では、各基準電圧発生用ＭＯＳブロックをＰＭＯＳトランジスタとＮＭＯＳトランジスタで構成した場合について説明したが、本発明はこれに限定されるものではなく、例えば、ＰＭＯＳトランジスタのみ、もしくは、ＮＭＯＳトランジスタのみで構成した基準電圧発生用ＭＯＳブロックを用いることもできる。
【００７１】
また、上記各実施の形態では、２種類の基準電圧を発生する回路を用いて説明したが、２種類以上の基準電圧を発生する回路にも適用可能である。
【００７２】
その他、上記各実施の形態で説明した基準電圧発生回路１０の構成（図１、及び図２参照。）は、一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能であることは言うまでもない。
【図面の簡単な説明】
【００７３】
【図１】第１の実施の形態に係る基準電圧発生回路の構成を示す回路図である。
【図２】第２の実施の形態に係る基準電圧発生回路の構成を示す回路図である。
【図３】電流Ｉｒｅｆ−基準電圧Ｖｒｅｆの関係を示すグラフである。
【図４】従来の基準電圧発生回路の構成を示す回路図である。
【符号の説明】
【００７４】
１０  基準電圧発生回路
１２  モード切替回路（切替手段）
１４  調整回路（調整手段）
１６  基準電流制御回路（制御手段）
【図１】
2008117236.tif 000013
【図２】
2008117236.tif 000014
【図３】
2008117236.tif 000015
【図４】
2008117236.tif 000016