(57)【要約】【課題】共振型スイッチング電源装置のトランスの１次巻線に流れる電流及び２次側の各整流平滑回路に流れるピーク電流を抑制して電力変換効率を向上し、且つ複数の出力端子から所望の電圧レベルの安定した出力を独立して得る。【解決手段】本発明の共振型スイッチング電源装置は、直流電源(3)に対して直列に接続された第１及び第２の主ＭＯＳ-ＦＥＴ(1,2)と、第２の主ＭＯＳ-ＦＥＴ(2)と並列に且つ電流共振用コンデンサ(4)に対して直列に接続された第１のトランス(5)の１次巻線(5a)と、第１のトランス(5)の２次巻線(5b)と第１の直流出力端子(11,12)との間に接続された第１の整流平滑回路(10)と、第１のトランス(5)の１次巻線(5a)に対して並列に接続された第２のトランス(6)の１次巻線(6a)と、第２のトランス(6)の２次巻線(6b)と第２の直流出力端子(21,22)との間に接続された第２の整流平滑回路(20)及び出力制御用ＭＯＳ-ＦＥＴ(41)とを備える。【選択図】図１
2008022607.tif 000002
【特許請求の範囲】
【請求項１】
直流電源に対して直列に接続された第１のスイッチング素子及び第２のスイッチング素子と、
前記第１のスイッチング素子又は第２のスイッチング素子と並列に且つ第１のコンデンサに対して直列に接続された第１の１次巻線を有する第１のトランスと、
該第１のトランスの２次巻線と第１の出力端子との間に接続された第１の整流平滑回路と、
前記第１のスイッチング素子又は第２のスイッチング素子と並列に且つ前記第１のコンデンサに対して直列に接続された単数又は複数の第ｎ（ｎは、２以上の整数）の１次巻線を有する第ｎのトランスと、
該第ｎのトランスの２次巻線と第ｎの出力端子との間に接続された第ｎの整流平滑回路と、
前記第１のスイッチング素子及び第２のスイッチング素子にそれぞれ駆動信号を付与して、前記第１のスイッチング素子及び第２のスイッチング素子をオン・オフ動作させる制御回路とを備えたことを特徴とする共振型スイッチング電源装置。
【請求項２】
前記第１のトランスの１次巻線は、前記第１のコンデンサ及び前記第１のトランスの１次巻線に直列に接続された第１の漏洩インダクタンス素子を備え、
前記第ｎのトランスの１次巻線は、前記第１のコンデンサ及び前記第ｎのトランスの１次巻線に直列に接続された第ｎの漏洩インダクタンス素子を備えた請求項１に記載の共振型スイッチング電源装置。
【請求項３】
前記第ｎの漏洩インダクタンス素子のインダクタンスは、前記第１の漏洩インダクタンス素子のインダクタンスよりも大きい請求項２に記載の共振型スイッチング電源装置。
【請求項４】
前記第ｎのトランスの２次巻線と前記第ｎの整流平滑回路を構成する平滑コンデンサとの間に、それぞれ出力制御用スイッチング素子を接続し、
前記第１のスイッチング素子又は第２のスイッチング素子のスイッチング周波数に同期して前記出力制御用スイッチング素子をオン・オフすることにより、前記第ｎの整流平滑回路を通じて前記第ｎの出力端子から第ｎの直流出力を取り出す請求項１〜３の何れか１項に記載の共振型スイッチング電源装置。
【請求項５】
前記制御回路は、前記第１の出力端子の電圧レベルに応じて前記第１のスイッチング素子及び第２のスイッチング素子のオン・オフを制御する請求項１〜４の何れか１項に記載の共振型スイッチング電源装置。
【請求項６】
前記制御回路は、前記直流電源の電圧レベルの変動に応じて前記第１のスイッチング素子及び第２のスイッチング素子のオン・オフを制御する請求項１〜４の何れか１項に記載の共振型スイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の直流出力を発生する共振型スイッチング電源装置、特にトランスの１次巻線に流れる電流を低減し且つ２次側の各整流平滑回路に流れるピーク電流を抑制して電力変換効率を向上できると共に、複数の出力端子から所望の電圧レベルの直流出力を独立して得られる共振型スイッチング電源装置に関する。
【背景技術】
【０００２】
スイッチング素子がスイッチングするときに流れる電流を共振回路で正弦波状にしてゼロ電流スイッチング（ＺＣＳ）することにより、スイッチング損失の低減を図った電流共振型スイッチング電源装置は、従来から低ノイズで且つ電力変換効率の高いスイッチング電源装置として広く知られている。例えば、図６に示す従来の共振型スイッチング電源装置は、直流電源(3)に対して直列に接続された第１及び第２のスイッチング素子としての第１及び第２の主ＭＯＳ-ＦＥＴ(1,2)と、第２の主ＭＯＳ-ＦＥＴ(2)に対して並列に接続された電流共振用コンデンサ(4)及びトランス(5)の漏洩インダクタンス(5d)及び１次巻線(5a)の直列回路と、第２の主ＭＯＳ-ＦＥＴ(2)のドレイン−ソース間に接続された電圧疑似共振用コンデンサ(7)と、トランス(5)の第１の２次巻線(5b)の上端にアノードが接続された第１の出力整流ダイオード(8)と、第１の出力整流ダイオード(8)のカソードと第１の２次巻線(5b)の下端との間に接続された第１の出力平滑コンデンサ(9)と、トランス(5)の第２の２次巻線(5c)の一端にアノードが接続された第２の出力整流ダイオード(18)と、第２の出力整流ダイオード(18)のカソードと第２の２次巻線(5c)の下端との間に接続された第２の出力平滑コンデンサ(19)と、第２の出力平滑コンデンサ(19)に接続された降圧チョッパ回路(27)とを備えている。第１の出力整流ダイオード(8)及び第１の出力平滑コンデンサ(9)は第１の整流平滑回路(10)を構成し、第１の直流出力端子(11,12)を介して第１の直流出力電圧ＶO1を発生する。第２の出力整流ダイオード(18)及び第２の出力平滑コンデンサ(19)は第２の整流平滑回路(20)を構成し、降圧チョッパ回路(27)を介して第２の直流出力端子(21,22)から第２の直流出力電圧ＶO2を発生する。
【０００３】
トランス(5)は、１次巻線(5a)と等価的に直列に接続される漏洩インダクタンス(5d)と、１次巻線(5a)と等価的に並列に接続される励磁インダクタンス(5e)とを有し、漏洩インダクタンス(5d)は電流共振用リアクトルとして作用する。第１の整流平滑回路(10)の第１の出力平滑コンデンサ(9)の両端には、第１の整流平滑回路(10)から出力される第１の直流出力電圧ＶO1を検出し、その検出電圧値を規定する基準電圧との誤差信号ＶE1を出力する第１の出力電圧検出回路(13)が接続され、その誤差信号ＶE1はフォトカプラ(14)を構成する発光部(14a)及び受光部(14b)を介して、主制御回路(15)の帰還信号入力端子(FB)に伝達される。
【０００４】
降圧チョッパ回路(27)は、第２の整流平滑回路(20)を構成する第２の出力整流ダイオード(18)及び第２の出力平滑コンデンサ(19)の接続点にドレインが接続されたチョッパ用ＭＯＳ-ＦＥＴ(23)と、チョッパ用ＭＯＳ-ＦＥＴ(23)のソースと２次側接地端子との間に接続されたフライホイールダイオード(24)と、チョッパ用ＭＯＳ-ＦＥＴ(23)のソース及びフライホイールダイオード(24)のカソードの接続点に一端が接続されたフィルタリアクトル(25)と、フィルタリアクトル(25)の他端と２次側接地端子との間に接続されたフィルタコンデンサ(26)とから構成される。チョッパ制御回路(28)は、第２の出力電圧値を規定する基準電圧（図示せず）を内蔵し、フィルタコンデンサ(26)の両端に発生する電圧ＶO2と第２の出力電圧値を規定する基準電圧との誤差信号に基づいてパルス幅変調（ＰＷＭ）信号ＶS2を出力する。降圧チョッパ回路(27)は、チョッパ制御回路(28)から出力されるパルス幅変調（ＰＷＭ）信号ＶS2により、チョッパ用ＭＯＳ-ＦＥＴ(23)のオン・オフを制御して第２の整流平滑回路(20)の第２の出力平滑コンデンサ(19)から入力される直流電圧よりも低い一定レベルの第２の直流出力電圧ＶO2を第２の直流出力端子(21,22)から出力する。
【０００５】
図７に示すように、主制御回路(15)は、フォトカプラ(14)の発光部(14a)及び受光部(14b)を介して帰還信号入力端子(FB)に入力される第１の出力電圧検出回路(13)の誤差信号ＶE1の電圧レベルに応じて変化する周波数を有するパルス信号ＶPLを出力する発振器(29)と、発振器(29)から出力されるパルス信号ＶPLの反転信号を出力する反転器(30)と、発振器(29)から反転器(30)を介して出力されるパルス信号ＶPLの反転信号に一定時間のデッドタイムを付加して第１の駆動信号ＶG1を形成する第１のデッドタイム付加回路(31)と、デッドタイムが付加された第１の駆動信号ＶG1の電圧レベルを変換するレベル変換回路(32)と、レベル変換回路(32)から出力される第１の駆動信号ＶG1を第１の主ＭＯＳ-ＦＥＴ(1)のゲートに付与するハイサイド側バッファ増幅器(33)と、発振器(29)から出力されるパルス信号ＶPLに一定時間のデッドタイムを付加して第２の駆動信号ＶG2を形成する第２のデッドタイム付加回路(34)と、デッドタイムが付加された第２の駆動信号ＶG2を第２の主ＭＯＳ-ＦＥＴ(2)のゲートに付与するローサイド側バッファ増幅器(35)とから構成される。周波数が変化するパルス信号ＶPLのパルス幅は、一定であるから、オフ期間が固定され且つ出力電圧検出回路(13)の誤差信号ＶE1の電圧レベルに応じてオン期間が変化する第１の駆動信号ＶG1と、オン期間が固定され且つ出力電圧検出回路(13)の誤差信号ＶE1の電圧レベルに応じてオフ期間が変化する第２の駆動信号ＶG2が主制御回路(15)からそれぞれ第１及び第２の主ＭＯＳ-ＦＥＴ(1,2)の各ゲートに付与され、第１の出力電圧検出回路(13)の誤差信号ＶE1の電圧レベルに対応して第１及び第２の主ＭＯＳ-ＦＥＴ(1,2)が交互にオン・オフ動作される。
【０００６】
次に、図６の共振型スイッチング電源装置の動作を図８に示すタイミングチャートに基づいて説明する。第１の主ＭＯＳ-ＦＥＴ(1)がオフ状態で、時刻ｔ1にて第２の主ＭＯＳ-ＦＥＴ(2)がオンからオフに切り換えられると、トランス(5)の漏洩インダクタンス(5d)と励磁インダクタンス(5e)に蓄積されたエネルギが放出され、トランス(5)の励磁インダクタンス(5e)→同漏洩インダクタンス(5d)→電圧擬似共振用コンデンサ(7)→電流共振用コンデンサ(4)→トランス(5)の励磁インダクタンス(5e)の経路で電流ＩCiが電流共振用コンデンサ(4)に流れる。これにより、電圧擬似共振用コンデンサ(7)が充電され、第１の主ＭＯＳ-ＦＥＴ(1)のドレイン−ソース間電圧ＶQ1が降下すると共に、第２の主ＭＯＳ-ＦＥＴ(2)のドレイン−ソース間電圧ＶQ2が上昇する。
【０００７】
第１及び第２の主ＭＯＳ-ＦＥＴ(1,2)が共にオフ状態で、時刻ｔ2にて電圧擬似共振用コンデンサ(7)の充電電圧が直流電源(3)の電圧Ｅに達すると、第１の主ＭＯＳ-ＦＥＴ(1)のドレイン−ソース間電圧ＶQ1が略零になると共に、第２の主ＭＯＳ-ＦＥＴ(2)のドレイン−ソース間電圧ＶQ2が直流電源(3)の電圧Ｅに略等しくなる。時刻ｔ2から時刻ｔ3までの期間は、トランス(5)の励磁インダクタンス(5e)→同漏洩インダクタンス(5d)→第１の主ＭＯＳ-ＦＥＴ(1)の寄生ダイオード(1a)→直流電源(3)→電流共振用コンデンサ(4)→トランス(5)の励磁インダクタンス(5e)の経路で電流ＩCiが電流共振用コンデンサ(4)に流れ続ける。
【０００８】
第２の主ＭＯＳ-ＦＥＴ(2)がオフ状態で、時刻ｔ3にて第１の主ＭＯＳ-ＦＥＴ(1)がオンすると、トランス(5)の漏洩インダクタンス(5d)→第１の主ＭＯＳ-ＦＥＴ(1)→直流電源(3)→電流共振用コンデンサ(4)→トランス(5)の励磁インダクタンス(5e)の経路で電流ＩCiが電流共振用コンデンサ(4)に減少しながら流れ続け、時刻ｔ4にてトランス(5)の漏洩インダクタンス(5d)と励磁インダクタンス(5e)に蓄積されたエネルギの放出が完了すると、電流共振用コンデンサ(4)に流れる電流ＩCiが略零となる。
【０００９】
時刻ｔ4にて、電流共振用コンデンサ(4)に流れていた電流ＩCiが略零になると、電流共振用コンデンサ(4)が充電を開始し、直流電源(3)→第１の主ＭＯＳ-ＦＥＴ(1)→トランス(5)の漏洩インダクタンス(5d)→同励磁インダクタンス(5e)→電流共振用コンデンサ(4)→直流電源(3)の経路で電流ＩCiが電流共振用コンデンサ(4)に流れる。即ち、時刻ｔ4から時刻ｔ5までの期間は、電流共振用コンデンサ(4)の電流ＩCiが時刻ｔ1から時刻ｔ4までの期間とは逆方向に流れ、トランス(5)の１次巻線(5a)に発生する磁束をリセットする。
【００１０】
第２の主ＭＯＳ-ＦＥＴ(2)がオフ状態で、時刻ｔ5にて第１の主ＭＯＳ-ＦＥＴ(1)がオンからオフに切り換えられると、電流共振用コンデンサ(4)→電圧擬似共振用コンデンサ(7)→トランス(5)の漏洩インダクタンス(5d)→同励磁インダクタンス(5e)→電流共振用コンデンサ(4)の経路で電流ＩCiが電流共振用コンデンサ(4)に流れる。これにより、電圧擬似共振用コンデンサ(7)が放電され、第１の主ＭＯＳ-ＦＥＴ(1)のドレイン−ソース間電圧ＶQ1が上昇すると共に、第２の主ＭＯＳ-ＦＥＴ(2)のドレイン−ソース間電圧ＶQ2が降下する。
【００１１】
第１及び第２の主ＭＯＳ-ＦＥＴ(1,2)が共にオフ状態で、時刻ｔ6にて電圧擬似共振用コンデンサ(7)の放電が完了すると、第２の主ＭＯＳ-ＦＥＴ(2)のドレイン−ソース間電圧ＶQ2が略零になると共に、第１の主ＭＯＳ-ＦＥＴ(1)のドレイン−ソース間電圧ＶQ1が直流電源(3)の電圧Ｅに略等しくなる。このとき、トランス(5)の励磁インダクタンス(5e)→電流共振用コンデンサ(4)→第２の主ＭＯＳ-ＦＥＴ(2)の寄生ダイオード(2a)→トランス(5)の漏洩インダクタンス(5d)→同励磁インダクタンス(5e)の経路で電流ＩCiが電流共振用コンデンサ(4)に流れる。
【００１２】
第１の主ＭＯＳ-ＦＥＴ(1)がオフ状態で、時刻ｔ7にて第２の主ＭＯＳ-ＦＥＴ(2)がオンすると、トランス(5)の励磁インダクタンス(5e)→電流共振用コンデンサ(4)→第２の主ＭＯＳ-ＦＥＴ(2)→トランス(5)の漏洩インダクタンス(5d)の経路で電流ＩCiが電流共振用コンデンサ(4)に流れ続ける。
【００１３】
時刻ｔ8にて、トランス(5)の１次側から２次側にエネルギが伝達され、トランス(5)の第１の２次巻線(5b)に上端を正とする電圧が発生すると、第１の整流平滑回路(10)の第１の出力整流ダイオード(8)が順方向にバイアスされて導通状態となり、第１の出力整流ダイオード(8)の両端の電圧ＶD1が略零になると共に、トランス(5)の漏洩インダクタンス(5d)及び励磁インダクタンス(5e)と電流共振用コンデンサ(4)との共振作用によりトランス(5)の１次巻線(5a)に流れる循環電流と、トランス(5)の漏洩インダクタンス(5d)と電流共振用コンデンサ(4)との共振作用によりトランス(5)の１次巻線(5a)に流れる共振電流とを重畳した電流ＩCiがトランス(5)の１次巻線(5a)に流れる。これにより、トランス(5)の２次巻線(5b)には、トランス(5)の漏洩インダクタンス(5d)と電流共振用コンデンサ(4)の静電容量とで決まる共振周波数と略同一の周波数を有する正弦波状の負荷電流ＩD1が第１の出力整流ダイオード(8)に流れ始める。
【００１４】
時刻ｔ9にて、電流共振用コンデンサ(4)に流れていた電流ＩCiが略零になると、トランス(5)の励磁インダクタンス(5e)→同漏洩インダクタンス(5d)→第２の主ＭＯＳ-ＦＥＴ(2)→電流共振用コンデンサ(4)の経路で流れる循環電流と、トランス(5)の漏洩インダクタンス(5d)と電流共振用コンデンサ(4)との共振作用によりトランス(5)の１次巻線(5a)に流れる共振電流とを重畳した電流ＩCiが電流共振用コンデンサ(4)に流れ、電流共振用コンデンサ(4)が放電される。このとき、トランス(5)の２次側の第１の出力整流ダイオード(8)に正弦波状の負荷電流ＩD1が流れ続け、時刻ｔ10にて零となる。時刻ｔ8から時刻ｔ10までの期間に、トランス(5)の第１の２次巻線(5b)に発生した電圧は、第１の整流平滑回路(10)の第１の出力整流ダイオード(8)及び第１の出力平滑コンデンサ(9)により整流及び平滑化されて、第１の直流出力端子(11,12)に第１の直流出力電圧ＶO1が発生する。
【００１５】
時刻ｔ10にて、トランス(5)の励磁インダクタンス(5e)→同漏洩インダクタンス(5d)→第２の主ＭＯＳ-ＦＥＴ(2)→電流共振用コンデンサ(4)の経路で流れる循環電流により、トランス(5)の漏洩インダクタンス(5d)及び励磁インダクタンス(5e)にエネルギが蓄積される。このとき、トランス(5)の第１の２次巻線(5b)に発生した電圧が第１の直流出力電圧ＶO1以下となり、第１の整流平滑回路(10)の第１の出力整流ダイオード(8)の両端に逆バイアス電圧ＶD1が印加されて非導通状態となるため、第１の出力整流ダイオード(8)には電流ＩD1が流れなくなる。主制御回路(15)から出力される第１の駆動信号ＶG1の１周期が経過して時刻ｔ11になると、第１の主ＭＯＳ-ＦＥＴ(1)のオフを保持した状態で第２の主ＭＯＳ-ＦＥＴ(2)がオンからオフに切り換えられ、それ以降は前記の動作が繰り返される。
【００１６】
第１の直流出力端子(11,12)に発生する第１の直流出力電圧ＶO1は、第１の出力電圧検出回路(13)により検出され、第１の出力電圧値を規定する基準電圧と第１の出力電圧検出回路(13)の検出電圧との誤差信号ＶE1がフォトカプラ(14)の発光部(14a)及び受光部(14b)を介して主制御回路(15)の帰還信号入力端子(FB)に伝達される。主制御回路(15)は、帰還信号入力端子(FB)に入力される第１の出力電圧検出回路(13)の誤差信号ＶE1の電圧レベルに基づいてパルス周波数が変調（ＰＦＭ）された第１及び第２の駆動信号ＶG1,ＶG2を第１及び第２の主ＭＯＳ-ＦＥＴ(1,2)の各ゲートにそれぞれ付与し、第１の出力電圧検出回路(13)の誤差信号ＶE1の電圧レベルに対応する周波数で第１及び第２の主ＭＯＳ-ＦＥＴ(1,2)を交互にオン・オフ動作させる。これにより、第１の直流出力端子(11,12)から出力される第１の直流出力電圧ＶO1が略一定値に制御される。
【００１７】
第１及び第２の主ＭＯＳ-ＦＥＴ(1,2)のオン・オフ動作により、トランス(5)の第２の２次巻線(5c)に誘起される電圧は、第２の整流平滑回路(20)に印加される。このとき、トランス(5)の第１の２次巻線(5b)と第２の２次巻線(5c)の巻数比に応じた直流電圧が第２の出力平滑コンデンサ(19)の両端に発生する。第２の出力平滑コンデンサ(19)の両端に発生する直流電圧は、降圧チョッパ回路(27)に印加される。チョッパ制御回路(28)は、フィルタコンデンサ(26)の両端に発生する電圧ＶO2と第２の出力電圧値を規定する基準電圧とを比較して、それらの誤差に対応する誤差信号に基づくパルス幅変調（ＰＷＭ）信号ＶS2を発生する。チョッパ制御回路(28)から出力されるパルス幅変調（ＰＷＭ）信号ＶS2により、降圧チョッパ回路(27)は、チョッパ用ＭＯＳ-ＦＥＴ(23)のオン・オフを制御し、これにより、第２の出力平滑コンデンサ(19)に印加される直流電圧より低い一定レベルの第２の直流出力電圧ＶO2を第２の直流出力端子(21,22)から出力する。
【００１８】
一般的なフライバック方式又はフォワード方式の多出力型スイッチング電源装置では、１次側に設けられる主スイッチング素子のオン・オフのデューティ比を変化させて、２次側から取り出す直流出力を制御するため、トランス(5)の１次側から２次側に電力を供給する期間が変動する。このため、一方の２次巻線側から出力される直流電圧で決定される前記のデューティ比により、他方の２次巻線から取り出す電力が制限され、他方の２次巻線側の出力電圧が低下する。これに対して、多出力の共振型スイッチング電源装置では、トランス(5)の１次側から２次側に電力を供給する期間は、１次側に設けられる電流共振用コンデンサ(4)及びトランス(5)の漏洩インダクタンス(5d)で決まる共振周波数により決定されるため、第１の直流出力端子(11,12)に接続される負荷が変動しても、トランス(5)の１次側から２次側に電力を供給する期間が殆ど変化しない。このため、負荷の大小に拘わらずトランス(5)の第２の２次巻線(5c)から必要な電力を取り出すことができるので、第２の整流平滑回路(20)の出力電圧が低下しない。ところが、実際には、トランス(5)が理想的な電磁結合を構成せず、また直流電源(3)からの入力電圧Ｅの変動又は第１の整流平滑回路(10)での電圧降下による影響を受けて、第２の整流平滑回路(20)の出力電圧が変動する。このため、図６に示す従来の共振型スイッチング電源装置では、第２の整流平滑回路(20)から出力される直流電圧を降圧チョッパ回路(27)により安定化して、第２の直流出力端子(21,22)から安定な第２の直流出力電圧ＶO2が得られる。即ち、第２の整流平滑回路(20)の後段に降圧チョッパ回路(27)を設けると、理想的なクロスレギュレーションを行える多出力の共振型スイッチング電源装置を実現することができる。クロスレギュレーションとは、多出力のスイッチング電源装置において、他の出力の負荷を規定の範囲で変化したときの出力電圧変動を云う。
【００１９】
また、下記の特許文献１に開示される共振型スイッチング電源は、周波数変調器により基準パルス信号を周波数変調してパルス列信号に変換し、パルス列信号により１次側のパワートランジスタをオン・オフさせてトランスの１次側巻線への印加電圧を制御し、複数の２次側巻線に発生する出力を各整流平滑回路により整流平滑して取り出すものである。この共振形スイッチング電源では、１次側制御手段を構成する比較器により、２次側に設けられる整流平滑回路の所定の出力信号に応じて周波数変調器から出力されるパルス列信号の周波数が制御される。また、２次側巻線に対する整流平滑回路の所定の出力信号に応じて２次側の制御回路によりスイッチングトランジスタをオン・オフさせ、スイッチングトランジスタの出力側に生ずるパルス列電圧のデューティサイクルが制御される。これにより、スイッチングトランジスタの出力側に生ずるパルス列電圧が、適当量間引かれて、２次側巻線に対する整流平滑回路の直流出力電圧を所定のレベルに調整することができる。
【００２０】
また、下記の特許文献２には、１次巻線及び電力変換を行う２つの２次巻線を有するトランスと、トランスの１次巻線に接続され且つスイッチ動作を行う電界効果トランジスタと、トランスの第１の２次巻線出力を安定化した後の出力電圧を検出する第１の電圧検出回路と、第１の電圧検出回路の検出出力を基準電圧と比較して電界効果トランジスタに出力するパルス制御信号のパルス幅を制御する第１のパルス幅制御回路と、トランスの第２の２次巻線の一端に接続されたスイッチ回路と、トランスの第２の２次巻線出力の整流平滑後の出力電圧を検出する第２の電圧検出回路と、第２の電圧検出回路の検出出力を基準電圧と比較してスイッチ回路に出力するパルス信号のパルス幅を制御する第２のパルス幅制御回路と、第２のパルス幅制御回路の出力を第１のパルス幅制御回路の出力に同期させる同期回路とで構成された多出力ＤＣ／ＤＣコンバータが開示されている。この多出力ＤＣ／ＤＣコンバータでは、メインのフィードバックを行わない出力系のトランスの第２の２次巻線出力にスイッチ回路を設け、メインのフィードバックを行わない出力系の出力電圧に合わせてスイッチ回路のオン時間を制御することにより、出力電圧を安定化させるためにメインのフィードバックを行う出力系の負荷変動が大きくても損失を少なくすることができる。
【００２１】
【特許文献１】特開平３−７０６２号公報（第５頁、第１図）
【特許文献２】特開２０００−２１７３５６公報（第５頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００２２】
図６に示す従来の共振型スイッチング電源装置では、トランス(5)の１次巻線(5a)に流れる循環電流に共振電流を重畳した電流ＩCiにより、エネルギがトランス(5)の２次側に伝達される。このとき、トランス(5)の２次側では、第１の出力整流ダイオード(8)により半波整流を行うため、２次側へ伝達されるエネルギが増加すると、循環電流に重畳された共振電流も増加する。トランス(5)の１次巻線(5a)に流れる共振電流は交流成分のみであるから、トランス(5)の１次巻線(5a)に流れる共振電流の平均値は略零である。つまり、この共振電流の正の半周期と負の半周期の波形が示す面積は略同一となる。主制御回路(15)は、第１及び第２の主ＭＯＳ-ＦＥＴ(1,2)のオン・オフの切り換え時に、各主ＭＯＳ-ＦＥＴ(1,2)の寄生ダイオード(1a,2a)に電流が流れる状態でスイッチング動作を行うことにより、各主ＭＯＳ-ＦＥＴ(1,2)のドレイン−ソース間の電圧変動が緩やかになるように制御するが、この電圧擬似共振の状態を維持してトランス(5)の２次側に最大のエネルギを伝達できる条件は、循環電流の面積とトランス(5)の１次巻線(5a)に流れる共振電流の面積とが略等しいときとなる。したがって、より多くのエネルギをトランス(5)の２次側へ伝達するためには、より多くの循環電流をトランス(5)の１次巻線(5a)に流す必要がある。このため、トランス(5)の１次巻線(5a)に流れる電流が増加して自己発熱が増大すると共に、大きな電力変換損失が発生して電力変換効率が低下する問題があった。
【００２３】
上記の問題を解決するため、例えば図９に示す共振型スイッチング電源装置では、図６に示すトランス(5)の励磁インダクタンス(5e)よりも小さなインダクタンス値を有する励磁用リアクトル(34)がトランス(5)の漏洩インダクタンス(5d)及び励磁インダクタンス(5e)に対して並列に接続されている。これにより、トランス(5)の１次側に流れる循環電流の殆どが励磁用リアクトル(34)に流れるため、トランス(5)の１次巻線(5a)に流れる電流の実効値を抑制することが可能となる。しかしながら、図９の共振型スイッチング電源装置では、励磁用リアクトル(34)の分だけ部品数が増加するため、製造コストが高騰する問題がある。
【００２４】
また、特許文献１及び２では、トランスの何れかの２次巻線に対してスイッチング素子を接続し、２次側のスイッチング素子をオン・オフ制御して直流出力電圧を調整するため、２次側のスイッチング素子のオン時に特定の出力に対して電流が集中し、他の出力には電流が流れない期間が生ずる。特に、出力電圧の高い昇圧型のスイッチング電源装置では、トランスの２次巻線に高電圧が誘起されて、出力平滑コンデンサが急激に充電されるため、充電時間が短く且つ充電電流が大きくなる。このため、出力平滑コンデンサの充電時に流れるピーク電流により、２次側のスイッチング素子のオン時に電流集中が発生し、電力変換損失が増大して電力変換効率が低下する問題があった。更に、前記の電流集中により、複数の出力端子から不均一な直流出力電圧が発生するため、複数の出力端子から所望の電圧レベルの安定した直流出力を独立して得ることは困難であった。
【００２５】
そこで、本発明では、トランスの１次巻線に流れる電流を低減し且つ２次側の各整流平滑回路に流れるピーク電流を抑制して電力変換効率を向上できると共に、複数の出力端子から所望の電圧レベルの安定した出力を独立して得られる共振型スイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２６】
本発明による共振型スイッチング電源装置は、直流電源(3)に対して直列に接続された第１のスイッチング素子(1)及び第２のスイッチング素子(2)と、第１のスイッチング素子(1)又は第２のスイッチング素子(2)と並列に且つ第１のコンデンサ(4)に対して直列に接続された第１の１次巻線(5a)を有する第１のトランス(5)と、第１のトランス(5)の２次巻線(5b)と第１の出力端子(11,12)との間に接続された第１の整流平滑回路(10)と、第１のスイッチング素子(1)又は第２のスイッチング素子(2)と並列に且つ第１のコンデンサ(4)に対して直列に接続された単数又は複数の第ｎ（ｎは、２以上の整数）の１次巻線(6a)を有する第ｎのトランス(6)と、第ｎのトランス(6)の２次巻線(6b)と第ｎの出力端子(21,22)との間に接続された第ｎの整流平滑回路(20)と、第１のスイッチング素子(1)及び第２のスイッチング素子(2)にそれぞれ駆動信号(VG1,VG2)を付与して、第１のスイッチング素子(1)及び第２のスイッチング素子(2)をオン・オフ動作させる制御回路(15)とを備える。また、第１のトランス(5)の１次巻線(5a)は、第１のコンデンサ(4)及び第１のトランス(5)の１次巻線(5a)に直列に接続された第１の漏洩インダクタンス素子(5d)を備え、第ｎのトランス(6)の１次巻線(6a)は、第１のコンデンサ(4)及び第ｎのトランス(6)の１次巻線(6a)に直列に接続された第ｎの漏洩インダクタンス素子(6d)を備える。
【００２７】
制御回路(15)からの駆動信号(VG1,VG2)により、第１のスイッチング素子(1)をオンに切り換えると、直流電源(3)から第１のスイッチング素子(1)、第１のトランス(5)の１次巻線(5a)及び第１のコンデンサ(4)を通じて直流電源(3)に循環電流が流れると同時に、直流電源(3)から第１のスイッチング素子(1)、第ｎのトランス(6)の１次巻線(6a)及び第１のコンデンサ(4)を通じて直流電源(3)に共振電流が流れる。次に、制御回路(15)からの駆動信号(VG1,VG2)により、第１のスイッチング素子(1)をオフに切り換えて、第２のスイッチング素子(2)をオンに切り換えると、第１のトランス(5)に蓄積されたエネルギは、第１のトランス(5)の１次巻線(5a)から第２のスイッチング素子(2)及び第１のコンデンサ(4)を通じて共振電流が流れると同時に、第ｎのトランス(6)の１次巻線(6a)から第２のスイッチング素子(2)及び第１のコンデンサ(4)を通じて電流が流れて、第ｎのトランス(6)にエネルギが蓄積される。また、第１のスイッチング素子(1)又は第２のスイッチング素子(2)のオン時に同期して、第１のトランス(5)の２次巻線(5b)から第１の整流平滑回路(10)を通じて第１の出力端子(11,12)から第１の負荷に電流が供給されると共に、第ｎのトランス(6)の２次巻線(6b)から第ｎの整流平滑回路(20)を通じて第ｎの出力端子(21,22)から第ｎの負荷に電流が供給される。このように、第１のスイッチング素子(1)又は第２のスイッチング素子(2)と並列に且つ第１のコンデンサ(4)に対して直列に第１のトランス(5)の第１の１次巻線(5a)と、単数又は複数の第ｎのトランス(6)の第ｎの１次巻線(6a)とを同時に接続するため、第１のトランス(5)の第１の１次巻線(5a)〜第ｎのトランス(6)の第ｎの１次巻線(6a)が並列に接続され合成インダクタンスを形成する。これにより、第１のスイッチング素子(1)又は第２のスイッチング素子(2)がオン・オフした際に、第１のトランス(5)の第１の１次巻線(5a)〜第ｎのトランス(6)の第ｎの１次巻線(6a)の合成インダクタンスと第１のコンデンサ(4)との共振作用による循環電流が第１〜第ｎのトランス(5〜6)の各１次巻線(5a〜6a)に分散して流れるため、第１〜第ｎのトランス(5〜6)の各１次巻線(5a〜6a)に流れる電流の実効値が低減され、各トランス(5〜6)の発熱を抑制し、電力変換効率を向上することができる。また、第１〜第ｎのトランス(5〜6)の各１次巻線(5a〜6a)は、第１のコンデンサ(4)及び第１〜第ｎのトランス(5〜6)の各１次巻線(5a〜6a)に直列に接続された第１〜第ｎの漏洩インダクタンス素子(5d〜6d)を個別に有するため、第１〜第ｎのトランス(5〜6)が個別に動作し、第１〜第ｎのトランス(5〜6)の各２次巻線(5b〜6b)には互いに独立して第１〜第ｎの出力電流(ID1〜IDn)が流れる。したがって、第１の出力端子(11,12)〜第ｎの出力端子(21,22)の何れかに電流が集中しない。これにより、第１の出力端子(11,12)〜第ｎの出力端子(21,22)から所望の電圧レベルの安定した直流出力を独立して得られると共に、第１の整流平滑回路(10)〜第ｎの整流平滑回路(20)に流れるピーク電流が抑制されるため、電力変換損失を抑制して電力変換効率を向上することができる。したがって、単一のトランスを共用して複数の出力端子から直流出力を得る従来の共振型スイッチング電源装置の複数の出力端子からの不均一な出力電圧の発生を防止することができる。
【発明の効果】
【００２８】
本発明では、第１又は第２のスイッチング素子がオン・オフした際に、第１〜第ｎ（ｎは２以上の整数）のトランスの各１次巻線の合成インダクタンスと共振用の第１のコンデンサとの共振作用による循環電流が各々のトランスの１次巻線にそれぞれ分散して流れるので、各トランスの１次巻線に流れる電流の実効値を低減して電力変換効率を向上することができる。また、第１〜第ｎのトランスが個別に動作し、第１〜第ｎのトランスの各２次巻線に互いに独立して出力電流が流れるので、第１の出力端子〜第ｎの出力端子の何れかに電流が集中しない。このため、第１〜第ｎの出力端子から所望の電圧レベルの安定した直流出力を独立して得られると共に、第１〜第ｎの整流平滑回路に流れるピーク電流を抑制して電力変換効率を向上することができる。したがって、単一のトランスを共用する複数の出力端子から直流出力を得る従来の共振型スイッチング電源装置の複数の出力端子から不均一な出力電圧が発生することを防止することができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明による共振型スイッチング電源装置の実施の形態を図１〜図５に基づいて説明する。但し、図１〜図５では、図６〜図９に示す箇所と実質的に同一の部分には同一の符号を付し、その説明を省略する。
【００３０】
本実施の形態の共振型スイッチング電源装置は、図１に示すように、直流電源(3)に対して直列に接続された第１のスイッチング素子としての第１の主ＭＯＳ-ＦＥＴ(1)及び第２のスイッチング素子としての第２の主ＭＯＳ-ＦＥＴ(2)と、第２の主ＭＯＳ-ＦＥＴ(2)と並列に且つ第１のコンデンサとしての電流共振用コンデンサ(4)に対して直列に接続された１次巻線(5a)を有する第１のトランス(5)と、第１のトランス(5)の２次巻線(5b)と第１の直流出力端子(11,12)との間に接続された第１の出力整流ダイオード(8)及び第１の出力平滑コンデンサ(9)から成る第１の整流平滑回路(10)と、第２の主ＭＯＳ-ＦＥＴ(2)と並列に且つ電流共振用コンデンサ(4)に対して直列に接続された１次巻線(6a)を有する第２のトランス(6)と、第２の主ＭＯＳ-ＦＥＴ(2)と並列に接続された電圧擬似共振用コンデンサ(7)と、第２のトランス(6)の２次巻線(6b)と第２の直流出力端子(21,22)との間に接続された第２の出力整流ダイオード(18)及び第２の出力平滑コンデンサ(19)から成る第２の整流平滑回路(20)と、第１及び第２のＭＯＳ-ＦＥＴ(1,2)の各ゲートにそれぞれ第１及び第２の駆動信号ＶG1,ＶG2を付与して、第１及び第２の主ＭＯＳ-ＦＥＴ(1,2)をオン・オフ動作させる主制御回路(15)とを備える。第１及び第２のトランス(5,6)は、各々の１次巻線(5a,6a)と等価的に直列に接続される第１及び第２の漏洩インダクタンス素子としての第１及び第２の漏洩インダクタンス(5d,6d)と、各々の１次巻線(5a,6a)と等価的に並列に接続される第１及び第２の励磁インダクタンス(5e,6e)とを有し、第１及び第２の漏洩インダクタンス(5d,6d)は電流共振用リアクトルとして作用する。第２の整流平滑回路(20)を構成する第２の出力整流ダイオード(18)と第２の出力平滑コンデンサ(19)との間には、出力制御用ＭＯＳ-ＦＥＴ(41)が接続され、出力制御回路(42)により第１の主ＭＯＳ-ＦＥＴ(1)のオン期間に同期して且つ同一のスイッチング周波数でオン・オフ動作される。また、主制御回路(15)は、第２の主ＭＯＳ-ＦＥＴ(2)のオン期間を固定すると共に、第１の整流平滑回路(10)の出力電圧ＶO1に応じて第１の主ＭＯＳ-ＦＥＴ(1)のオン期間を変化させることにより、第２の主ＭＯＳ-ＦＥＴ(2)のオン・デューティを制御する。
【００３１】
出力制御回路(42)は、図２に示すように、第２の主ＭＯＳ-ＦＥＴ(2)のオン及びオフ時に第２のトランス(6)の２次巻線(6b)に発生する電圧ＶT22の立ち上り及び立ち下り時の検出信号ＶTDを出力する電圧変動検出回路(43)と、電圧変動検出回路(43)の検出信号ＶTDの反転信号−ＶTDを出力する反転器(44)と、第２の出力平滑コンデンサ(19)の電圧ＶO2を検出してその検出電圧と第２の出力電圧値を規定する基準電圧との誤差信号ＶE2を出力する第２の出力電圧検出回路(45)と、電圧変動検出回路(43)の検出信号ＶTDにより駆動され且つ第２の出力電圧検出回路(45)の誤差信号ＶE2に基づいて制御されるデューティ比を有するパルス列信号ＶPTを出力するＰＷＭ制御回路(46)と、ＰＷＭ制御回路(46)のパルス列信号ＶPTによりセットされ且つ電圧変動検出回路(43)から反転器(44)を介して出力される検出信号ＶTDの反転信号−ＶTDによりリセットされるＲＳフリップフロップ(47)と、ＲＳフリップフロップ(47)の出力信号により出力制御用ＭＯＳ-ＦＥＴ(41)のゲートに２次側駆動信号ＶS2を付与する駆動回路(48)とから構成される。その他の構成は、図６に示す従来の共振型スイッチング電源装置と略同様である。
【００３２】
本実施の形態の共振型スイッチング電源装置の動作の際に、第２の主ＭＯＳ-ＦＥＴ(2)がオフ状態で第１の主ＭＯＳ-ＦＥＴ(1)がオンすると、第２のトランス(6)の１次巻線(6a)に電流が流れて電圧が発生すると共に、第２のトランス(6)の２次巻線(6b)に正極性の電圧ＶT22が誘起される。これと同時に、第１のトランス(5)の１次巻線(5a)にも電流が流れて電圧が発生するが、第１のトランス(5)の２次巻線(5b)には負極性の電圧が誘起されるため、第１の整流平滑回路(10)内の第１の出力整流ダイオード(8)に逆バイアス電圧が印加されて非導通状態となり、第１の出力整流ダイオード(8)には電流ＩD1が流れない。一方、第２のトランス(6)の２次巻線(6b)に誘起された正極性の電圧ＶT22は、第２の整流平滑回路(20)に入力されて出力制御用ＭＯＳ-ＦＥＴ(41)のオン時に第２の出力整流ダイオード(18)を導通状態にすると共に、出力制御回路(42)内の電圧変動検出回路(43)に入力される。このとき、電圧変動検出回路(43)から高電圧(Ｈ)レベルの検出信号ＶTDが出力されてＰＷＭ制御回路(46)が駆動されると共に、反転器(44)を介してＲＳフリップフロップ(47)のリセット端子(R)に低電圧(Ｌ)レベルの検出信号−ＶTDが入力され、ＲＳフリップフロップ(47)のリセットが解除される。ＰＷＭ制御回路(46)から高電圧(Ｈ)レベルのパルス列信号ＶPTがＲＳフリップフロップ(47)のセット端子(S)に入力されると、ＲＳフリップフロップの出力端子(Q)から駆動回路(48)を介して出力制御用ＭＯＳ-ＦＥＴ(41)のゲートに高電圧(Ｈ)レベルの２次側駆動信号ＶS2が付与され、出力制御用ＭＯＳ-ＦＥＴ(41)がオンする。これにより、第２のトランス(6)の２次巻線(6b)から第２の整流平滑回路(20)内の第２の出力整流ダイオード(18)に電流ＩD2が流れ、第２の出力平滑コンデンサ(19)が充電されて両端子間の電圧ＶO2が上昇する。
【００３３】
出力制御用ＭＯＳ-ＦＥＴ(41)がオンすると、第２のトランス(6)の２次巻線(6b)の電圧ＶT22は、第２の整流平滑回路(20)内の第２の出力整流ダイオード(18)の順方向電圧降下と、第２の出力平滑コンデンサ(19)の電圧ＶO2との和に等しい電圧にクランプされる。第２の漏洩インダクタンス(6d)を有する第２のトランス(6)を使用する図１の回路では、第２のトランス(6)の第２の漏洩インダクタンス(6d)により、第２のトランス(6)の１次巻線(6a)に印加される電圧の巻数比倍の第２のトランス(6)の２次巻線(6b)に励起される電圧と、第２の整流平滑回路(20)内の第２の出力整流ダイオード(18)の順方向電圧降下及び第２の出力平滑コンデンサ(19)の電圧ＶO2の和の電圧との差を吸収することができる。その後、第１の主ＭＯＳ-ＦＥＴ(1)がオンからオフに切り換えられると、第２のトランス(2)の２次巻線(6b)に負極性の電圧ＶT22が励起され、第２の出力整流ダイオード(18)に逆バイアス電圧が印加されて非導通状態となるため、第２の出力整流ダイオード(19)に流れる電流ＩD2が略零となる。このとき、電圧変動検出回路(43)から低電圧(Ｌ)レベルの検出信号ＶTDが出力され、ＰＷＭ制御回路(46)に入力されると共に、反転器(44)を介してＲＳフリップフロップ(47)のリセット端子(R)に高電圧(Ｈ)レベルの検出信号−ＶTDが入力され、ＲＳフリップフロップ(47)がリセットされる。これにより、ＲＳフリップフロップの出力端子(Q)から駆動回路(48)を介して出力制御用ＭＯＳ-ＦＥＴ(41)のゲートに低電圧(Ｌ)レベルの２次側駆動信号ＶS2が付与され、出力制御用ＭＯＳ-ＦＥＴ(41)がオンからオフに切り換えられる。
【００３４】
次に、第１の主ＭＯＳ-ＦＥＴ(1)がオフ状態で第２の主ＭＯＳ-ＦＥＴ(2)がオンすると、第１のトランス(5)の２次巻線(5b)に正極性の電圧が誘起され、第１の整流平滑回路(10)内の第１の出力整流ダイオード(8)が順方向にバイアスされて導通状態となる。これにより、第１のトランス(5)の２次巻線(5b)から第１の整流平滑回路(10)内の第１の出力整流ダイオード(8)に電流ＩD1が流れ、第１の出力平滑コンデンサ(9)が充電されて両端子間の電圧ＶO1が上昇する。その後、第２の主ＭＯＳ-ＦＥＴ(2)がオフして第１の主ＭＯＳ-ＦＥＴ(1)がオンすると、第２のトランス(6)の２次巻線(6b)に正極性の電圧ＶT22が誘起され、続いてＰＷＭ制御回路(46)から高電圧(Ｈ)レベルのパルス列信号ＶPTが出力されると、出力制御用ＭＯＳ-ＦＥＴ(41)がオフからオンに切り換えられ、第２のトランス(6)の２次巻線(6b)から第２の整流平滑回路(20)内の第２の出力整流ダイオード(18)に電流ＩD2が流れ、第２の出力平滑コンデンサ(19)が充電されて両端子間の電圧ＶO2が上昇する。
【００３５】
第２の整流平滑回路(20)から出力される第２の直流出力電圧ＶO2は、出力制御回路(42)内の第２の出力検出回路(45)により検出され、その検出電圧と第２の直流出力電圧ＶO2の基準値を規定する基準電圧との誤差信号ＶE2がＰＷＭ制御回路(46)に入力される。ＰＷＭ制御回路(46)は、電圧変動検出回路(43)から入力される高電圧(Ｈ)レベルの検出信号ＶTDにより駆動され、第２の出力電圧検出回路(45)の誤差信号ＶE2の電圧レベルに基づいて出力するパルス列信号ＶPTのデューティ比を制御する。即ち、第２の整流平滑回路(20)から出力される第２の直流出力電圧ＶO2が基準電圧よりも高いときは、ＰＷＭ制御回路(46)からデューティ比の小さいパルス列信号ＶPTがＲＳフリップフロップ(47)のセット端子(S)に入力され、ＲＳフリップフロップ(47)の出力端子(Q)から駆動回路(48)を介して出力制御用ＭＯＳ-ＦＥＴ(41)のゲートに狭いパルス幅の２次側駆動信号ＶS2が付与される。これにより、出力制御用ＭＯＳ-ＦＥＴ(41)のオン期間が短くなるため、第２の整流平滑回路(20)の第２の出力平滑コンデンサ(19)に充電電流が流れる期間が短縮され、第２の出力平滑コンデンサ(19)の電圧ＶO2が低下する。また、第２の整流平滑回路(20)から出力される第２の直流出力電圧ＶO2が基準電圧よりも低いときは、ＰＷＭ制御回路(46)からデューティ比の大きいパルス列信号ＶPTがＲＳフリップフロップ(47)のセット端子(S)に入力され、ＲＳフリップフロップ(47)の出力端子(Q)から駆動回路(48)を介して出力制御用ＭＯＳ-ＦＥＴ(41)のゲートに広いパルス幅の２次側駆動信号ＶS2が付与される。これにより、出力制御用ＭＯＳ-ＦＥＴ(41)のオン期間が長くなるため、第２の整流平滑回路(20)の第２の出力平滑コンデンサ(19)に充電電流が流れる期間が延長され、第２の出力平滑コンデンサ(19)の電圧ＶO2が上昇する。以上のように、第２の整流平滑回路(20)から出力される第２の直流出力電圧ＶO2に応じて、出力制御用ＭＯＳ-ＦＥＴ(41)のオン期間を第１の主ＭＯＳ-ＦＥＴ(1)のオン期間に同期して制御することにより、第２の直流出力端子(21,22)から略一定の第２の直流出力電圧ＶO2を取り出すことができる。なお、上記以外の基本的な動作は、図６に示す従来の共振型スイッチング電源装置の動作と略同様であるため、説明は省略する。
【００３６】
図３は、図１の回路動作時の第２の主ＭＯＳ-ＦＥＴ(2)のドレイン−ソース間電圧ＶQ2、電流共振用コンデンサ(4)に流れる電流ＩCi、第２のトランス(6)の第２の漏洩インダクタンス(6d)に流れる電流ＩL2、第１のトランス(1)の第１の漏洩インダクタンス(5d)に流れる電流ＩL1、出力制御用ＭＯＳ-ＦＥＴ(41)に流れる電流ＩD2及び出力制御用ＭＯＳ-ＦＥＴ(41)のゲートに付与される２次側駆動信号ＶS2の各波形を示す。図３において、(Ａ)は第１及び第２の直流出力電圧ＶO1,ＶO2が共に定格負荷付近の状態、即ち重負荷状態の場合を示し、(Ｂ)は第１の直流出力電圧ＶO1が重負荷状態で第２の直流出力電圧ＶO2が軽負荷状態の場合を示し、(Ｃ)は第１の直流出力電圧ＶO1が軽負荷状態で第２の直流出力電圧ＶO2が重負荷状態の場合を示し、(Ｄ)は第１及び第２の直流出力電圧ＶO1,ＶO2が共に軽負荷状態の場合を示す。また、第１のトランス(5)の励磁インダクタンス(5e)は、第１の主ＭＯＳ-ＦＥＴ(1)のオン期間中に第１のトランス(5)の励磁電流があまり流れない程度に図６の場合よりも大きな値に選択され、第１のトランス(5)の漏洩インダクタンス(5d)は、図６の場合と略同一の値に選択され、第２のトランス(6)の励磁インダクタンス(6e)は、第１及び第２の直流出力端子(11,12;21,22)に接続される全ての負荷に出力電力を供給するのに十分な電流共振用コンデンサ(4)の充電電流が得られる程度に小さな値に選択され、第２のトランス(6)の漏洩インダクタンス(6d)は、第１のトランス(5)の漏洩インダクタンス(5d)よりも大きな値に選択される。
【００３７】
第１の主ＭＯＳ-ＦＥＴ(1)がオンで且つ第２の主ＭＯＳ-ＦＥＴ(2)がオフのとき、第１及び第２のトランス(5,6)の漏洩インダクタンス(5d,6d)及び励磁インダクタンス(5e,6e)に流れる電流ＩL1,ＩL2の総和の電流ＩCiが電流共振用コンデンサ(4)に流れるが、第１のトランス(5)の励磁インダクタンス(5e)は第２のトランス(6)の励磁インダクタンス(6e)よりも大きいため、電流共振用コンデンサ(4)を充電する電流ＩCiの大部分が第２のトランス(6)の漏洩インダクタンス(6d)及び励磁インダクタンス(6e)から流れ、第１のトランス(5)の漏洩インダクタンス(5d)及び励磁インダクタンス(5e)からは殆ど流れない。したがって、第１のトランス(5)では、励磁電流による電力損失を抑制することができる。このとき、第２のトランス(6)の漏洩インダクタンス(6d)と電流共振用コンデンサ(4)との共振作用による共振電流が、２次側の出力制御用ＭＯＳ-ＦＥＴ(41)のオン期間だけ図示しない負荷に電力を供給するため、出力制御用ＭＯＳ-ＦＥＴ(41)のオン期間中に流れる第２の出力電流ＩD2によって第２の直流出力電圧ＶO2が制御される。第２のトランス(6)の漏洩インダクタンス(6d)と電流共振用コンデンサ(4)との共振の半周期は、第１の主ＭＯＳ-ＦＥＴ(1)のオン期間よりも長く設定すれば、第１の主ＭＯＳ-ＦＥＴ(1)のオン期間全体に亘って出力制御用ＭＯＳ-ＦＥＴ(41)のオン期間による制御が有効となり、第２の直流出力電圧ＶO2の制御範囲を拡張することができる。次に、第１の主ＭＯＳ-ＦＥＴ(1)がオフして第２の主ＭＯＳ-ＦＥＴ(2)がオンすると、電流共振用コンデンサ(4)が放電され、これによって第１及び第２のトランス(5,6)の各１次巻線(5a,6a)に逆方向に電圧が印加され、第１及び第２のトランス(5,6)は第１の主ＭＯＳ-ＦＥＴ(1)がオンするときと略同様の励磁状態までリセットされる。このとき、第１のトランス(5)では、第１の漏洩インダクタンス(5d)と電流共振用コンデンサ(4)との共振電流によるエネルギが２次側に伝達され、第１の直流出力端子(11,12)に接続される図示しない負荷に供給される。
【００３８】
図３(Ａ)に示す負荷状態において、第１の主ＭＯＳ-ＦＥＴ(1)がオンで且つ第２の主ＭＯＳ-ＦＥＴ(2)がオフのとき、第１のトランス(5)の漏洩インダクタンス(5d)には電流ＩL1が殆ど流れず、第２のトランス(6)の漏洩インダクタンス(6d)には、出力制御用ＭＯＳ-ＦＥＴ(41)がオンする以前は第２のトランス(6)の励磁電流ＩL2のみが流れ、出力制御用ＭＯＳ-ＦＥＴ(41)がオンした後は前記の励磁電流に２次側に伝達される共振電流を重畳した電流ＩL2が流れる。このとき、電流共振用コンデンサ(4)には、第１及び第２のトランス(5,6)の各漏洩インダクタンス(5d,6d)に流れる電流ＩL1,ＩL2の総和の電流ＩCiが流れ、電流共振用コンデンサ(4)が充電される。また、第１の主ＭＯＳ-ＦＥＴ(1)がオフで且つ第２の主ＭＯＳ-ＦＥＴ(2)がオンのとき、第１のトランス(5)の漏洩インダクタンス(5d)には、２次側に伝達する正弦波状の共振電流ＩL1が流れ、第２のトランス(6)の漏洩インダクタンス(6d)には、第２の漏洩インダクタンス(6d)及び第２の励磁インダクタンス(6e)の蓄積エネルギによって電流共振用コンデンサ(4)を放電する電流ＩL2が流れる。この場合も、電流共振用コンデンサ(4)から各トランス(5,6)の漏洩インダクタンス(5d,6d)及び励磁インダクタンス(5e,6e)に放電電流ＩL1,ＩL2が流れるが、第２のトランス(6)の漏洩インダクタンス(6d)及び励磁インダクタンス(6e)の総和が第１のトランス(5)の漏洩インダクタンス(5d)及び励磁インダクタンス(5e)の総和よりも大きいため、電流共振用コンデンサ(4)から流れる放電電流の殆どが第２のトランス(6)の漏洩インダクタンス(6d)及び励磁インダクタンス(6e)に流れる。
【００３９】
図３(Ｂ)に示す負荷状態のときは、出力制御用ＭＯＳ-ＦＥＴ(41)のオン期間が短くなるため、第１の主ＭＯＳ-ＦＥＴ(1)がオンで且つ第２の主ＭＯＳ-ＦＥＴ(2)がオフのときに第２のトランス(6)の漏洩インダクタンス(6d)に流れる電流ＩL2の殆どが、第２のトランス(6)の励磁電流のみとなる。
【００４０】
図３(Ｃ)に示す負荷状態において、第１の主ＭＯＳ-ＦＥＴ(1)がオンで且つ第２の主ＭＯＳ-ＦＥＴ(2)がオフのときは、第１のトランス(5)の漏洩インダクタンス(5d)には電流ＩL1が殆ど流れず、第２のトランス(6)の漏洩インダクタンス(6d)には、出力制御用ＭＯＳ-ＦＥＴ(41)がオンする以前は第２のトランス(6)の励磁電流ＩL2のみが流れ、出力制御用ＭＯＳ-ＦＥＴ(41)がオンした後は前記の励磁電流に２次側に伝達される共振電流を重畳した電流ＩL2が流れる。また、第１の主ＭＯＳ-ＦＥＴ(1)がオフで且つ第２の主ＭＯＳ-ＦＥＴ(2)がオンのときは、第１のトランス(5)の漏洩インダクタンス(5d)には、２次側に伝達される極めて僅かな共振電流ＩL1が流れ、第２のトランス(6)の漏洩インダクタンス(6d)には、漏洩インダクタンス(6d)及び励磁インダクタンス(6e)の蓄積エネルギによって電流共振用コンデンサ(4)を放電する電流ＩL2が流れる。
【００４１】
図３(Ｄ)に示す負荷状態のときは、第１のトランス(5)の漏洩インダクタンス(5d)に電流ＩL1が殆ど流れないと共に、出力制御用ＭＯＳ-ＦＥＴ(41)のオン期間が短くなるため、第１の主ＭＯＳ-ＦＥＴ(1)がオンで且つ第２の主ＭＯＳ-ＦＥＴ(2)がオフのときに第２のトランス(6)の漏洩インダクタンス(6d)に流れる電流ＩL2の殆どが第２のトランス(6)の励磁電流のみとなる。よって、この場合は、第２のトランス(6)の漏洩インダクタンス(6d)及び励磁インダクタンス(6e)に流れる励磁電流ＩL2により、電流共振用コンデンサ(4)が充電及び放電を繰り返すのみで、２次側への共振電流の伝達は殆ど行われない。
【００４２】
以上のように、第１のトランス(5)の励磁インダクタンス(5e)を大きくして、第１の漏洩インダクタンス(5d)及び第１の励磁インダクタンス(5e)に励磁電流ＩL1が殆ど流れないようにしても、第２のトランス(6)の漏洩インダクタンス(6d)及び励磁インダクタンス(6e)に流れる励磁電流ＩL2で電流共振用コンデンサ(4)を充電及び放電することにより、第１及び第２のトランス(5,6)の２次側への電力伝達時に各々の図示しない負荷の状態に応じた出力電流ＩD1,ＩD2が流れるので、十分な容量の第１及び第２の直流出力を各々の負荷に供給することができる。したがって、負荷への供給電力が小さいトランス(6)の励磁電流ＩL2が大きくなるように、それぞれの負荷の比率に応じて各トランス(5,6)の励磁インダクタンス(5e,6e)を設定すると、負荷への供給電力が大きいトランス(5)では、電流共振用コンデンサ(4)を充電するときも、電流共振用コンデンサ(4)を放電して負荷に電力を伝達するときも１次巻線(5a)に流れる電流を小さくすることができるので、小容量の小形トランスを使用しても電力変換効率が低下しない。また、第１の直流出力電圧ＶO1に応じて第１のＭＯＳ-ＦＥＴ(1)のオン期間を調整し、第２の直流出力電圧ＶO2に応じて出力制御用ＭＯＳ-ＦＥＴ(41)のオン期間を調整することにより、第１及び第２の直流出力電圧ＶO1,ＶO2を個別に安定化できる。
【００４３】
本実施の形態では、第２の主ＭＯＳ-ＦＥＴ(2)と並列に且つ電流共振用コンデンサ(4)に対して直列に第１のトランス(5)の１次巻線(5a)、漏洩インダクタンス(5d)及び励磁インダクタンス(5e)と、第２のトランス(6)の１次巻線(6a)、漏洩インダクタンス(6d)及び励磁インダクタンス(6e)とを同時に接続するので、各トランス(5,6)の１次巻線(5a,6a)に流れる循環電流が、各トランス(5,6)の漏洩インダクタンス(5d,6d)と励磁インダクタンス(5e,6e)との和の比率に合わせて分散して流れる。このため、第１及び第２のトランス(5,6)の各１次巻線(5a,6a)に流れる電流の実効値が低減され、各トランス(5,6)の発熱を抑制し、電力変換効率を向上することができる。また、第１のトランス(5)及び第２のトランス(6)は個別に漏洩インダクタンス(5d,6d)を有するので、第１のトランス(5)と第２のトランス(6)とが個別に動作し、第１及び第２のトランス(5,6)の各２次巻線(5b,6b)には互いに独立して第１及び第２の出力電流ＩD1,ＩD2が流れる。したがって、第１の直流出力端子(11,12)又は第２の直流出力端子(21,22)に電流が集中しない。このため、第１の直流出力端子(11,12)及び第２の直流出力端子(21,22)から所望のレベルの安定な直流出力電圧ＶO1,ＶO2を独立して得られると共に、第１及び第２の整流平滑回路(10,20)に流れるピーク電流が抑制されるので、電力変換損失を抑制して電力変換効率を向上することができる。よって、単一のトランスを共用して複数の出力端子から直流出力を得る従来の共振型スイッチング電源装置の複数の出力端子からの不均一な出力電圧の発生を防止できる。また、電流共振用コンデンサ(4)と第１及び第２のトランス(5,6)の各１次巻線(5a,6a)に対して直列に接続される第１及び第２の共振用インダクタンス素子として、各トランス(5,6)の１次巻線(5a,6a)に対してそれぞれ等価的に直列に接続される第１及び第２の漏洩インダクタンス(5d,6d)を使用するので、それぞれコア及び巻線の構造や大きさの異なるトランスを使用することができる。図１に示す実施の形態では、第１の主ＭＯＳ-ＦＥＴ(1)がオンし且つ出力制御用ＭＯＳ-ＦＥＴ(41)がオンしているときに第２の出力電流ＩD2が流れ、第２の主ＭＯＳ-ＦＥＴ(2)がオンしているときに第１の出力電流ＩD1が流れるので、第１のトランス(5)とは異なる構成及び大きさの１次巻線(6a)及びコアを有する第２のトランス(6)を適宜使用することができる。また、第２のトランス(6)の励磁インダクタンス(6e)を第１のトランス(5)の励磁インダクタンス(5e)よりも小さな値に選択したため、第２の主ＭＯＳ-ＦＥＴ(2)がオンした際に流れる共振電流を合わせても第１のトランス(5)に流れる電流を小さくできるので、第１のトランス(5)を小型化することができる。つまり、各々の直流出力端子(11,12;21,22)に接続される負荷の大きさに応じて、各トランス(5,6)の漏洩インダクタンス(5d,6d)及び励磁インダクタンス(5e,6e)の値を適宜選択することにより、各１次巻線(5a,6a)に流すべき循環電流の比率を調整できるので、負荷の大きさに応じてコストパフォーマンスの良好なトランスを使用することができる。更に、第２の整流平滑回路(20)を構成する第２の出力整流ダイオード(18)と第２の出力平滑コンデンサ(19)との間に出力制御用ＭＯＳ-ＦＥＴ(41)を接続し、第１の主ＭＯＳ-ＦＥＴ(1)のオン期間に同期して且つ同一のスイッチング周波数でオン・オフさせるので、出力制御用ＭＯＳ-ＦＥＴ(41)での零電流スイッチング（ＺＣＳ）を達成すると共に、出力制御用ＭＯＳ-ＦＥＴ(41)に流れる電流を抑制できるので、スイッチング損失を低減することができる。
【００４４】
図１に示す共振型スイッチング電源装置は変更が可能である。例えば、図４に示す実施の形態の共振型スイッチング電源装置は、第１のトランス(5)及び第２のトランス(6)の各２次巻線(5b,6b)の極性を同一としたものである。この場合は、第２の主ＭＯＳ-ＦＥＴ(2)のオン期間中に、第１のトランス(5)及び第２のトランス(6)の各２次巻線(5b,6b)から第１及び第２の整流平滑回路(10,20)を介して各直流出力端子(11,12;21,22)から第１及び第２の直流出力電圧ＶO1,ＶO2を同時に発生させることができる。また、図５に示す実施の形態の共振型スイッチング電源装置は、主制御回路(15)により、直流電源(3)の電圧Ｅのレベルの変動に応じて第１の主ＭＯＳ-ＦＥＴ(1)及び第２の主ＭＯＳ-ＦＥＴ(2)のオン・オフを制御するものである。この場合は、負荷が変動しても第１及び第２のトランス(5,6)の１次側から２次側に電力を供給する期間は殆ど変化しないため、主制御回路(15)により直流電源(3)の電圧Ｅのレベルの変動に応じて、第１及び第２の主ＭＯＳ-ＦＥＴ(1,2)のオン・オフを制御することにより、第１及び第２のトランス(5,6)の各１次巻線(5a,6a)に印加される電圧を一定に制御できる。したがって、第１及び第２のトランス(5,6)の各２次側に出力制御用ＭＯＳ-ＦＥＴ(51,41)を設け、各直流出力電圧ＶO1,ＶO2に応じて各出力制御用ＭＯＳ-ＦＥＴ(51,41)のオン・オフをそれぞれの出力制御回路(52,42)で個別に制御することにより、互いに電圧値の異なる２つの直流出力電圧ＶO1,ＶO2を得ることができる。また、２次側の直流出力回路の構成部品を全て同一にして、部品の種類を削減し、製造コストを更に低減できると共に、保守互換性が向上する利点がある。
【００４５】
本発明の実施態様は前記の各実施の形態に限定されず、更に種々の変更が可能である。例えば、上記の実施の形態では、出力制御回路(42)内の第２の出力電圧検出回路(45)の誤差信号ＶE2に応じたデューティ比で出力されるＰＷＭ制御回路(46)のパルス列信号ＶPTにより出力制御用ＭＯＳ-ＦＥＴ(41)をオフからオンに切り換え、第１の主ＭＯＳ-ＦＥＴ(1)がオフした後に出力制御用ＭＯＳ-ＦＥＴ(41)をオンからオフに切り換えたが、第２の主ＭＯＳ-ＦＥＴ(2)がオンすると略同時に出力制御用ＭＯＳ-ＦＥＴ(41)をオフからオンに切り換え、出力制御回路(42)内の第２の出力電圧検出回路(45)の誤差信号ＶE2に応じたデューティ比で出力されるＰＷＭ制御回路(46)のパルス列信号ＶPTにより出力制御用ＭＯＳ-ＦＥＴ(41)をオンからオフに切り換えてもよい。また、上記の実施の形態では、第２の整流平滑回路(20)を構成する第２の出力整流ダイオード(18)と第２の出力平滑コンデンサ(19)との間に出力制御用ＭＯＳ-ＦＥＴ(41)を接続したが、第２のトランス(6)の２次巻線(6b)と第２の出力平滑コンデンサ(19)との間の任意の位置に出力制御用ＭＯＳ-ＦＥＴ(41)を接続してもよい。また、上記の実施の形態では、各整流平滑回路(10,20)を１つの出力整流ダイオード(8,18)と出力平滑コンデンサ(9,19)から成る半波整流型で構成したが、両波整流型又は全波整流ブリッジ型等で構成してもよく、或いは前記の各整流方式を混在させてもよい。また、第１のトランス(5)に複数の２次巻線を設けて、各２次巻線にそれぞれ整流平滑回路を接続して複数の直流出力電圧を得てもよい。また、上記の実施の形態では、第２の主ＭＯＳ-ＦＥＴ(2)と並列に且つ電流共振用コンデンサ(4)に対して直列に第１及び第２のトランス(5,6)の各１次巻線(5a,6a)を接続したが、第１の主ＭＯＳ-ＦＥＴ(1)と並列に且つ電流共振用コンデンサ(4)に対して直列に第１及び第２のトランス(5,6)の各１次巻線(5a,6a)を接続してもよい。また、上記の実施の形態では、第２のトランス(6)の励磁インダクタンス(6e)を第１のトランス(5)の励磁インダクタンス(5e)よりも小さな値に選択したが、第１のトランス(5)の励磁インダクタンス(5e)と第２のトランス(6)の励磁インダクタンス(6e)を同一値に選択してもよく、第２のトランス(6)の励磁インダクタンス(6e)を第１のトランス(5)の励磁インダクタンス(5e)よりも大きな値に選択してもよい。更に、第１のトランス(5)の１次巻線(5a)に対して並列に２つ以上のトランス(6)の各１次巻線(6a)を接続し、２つ以上のトランス(6)の各２次巻線(6b)にそれぞれ整流平滑回路(20)及び出力制御用ＭＯＳ-ＦＥＴ(41)を接続して、３つ以上の安定化された直流出力を得てもよい。
【産業上の利用可能性】
【００４６】
本発明は、独立した複数の直流出力を発生する共振型スイッチング電源装置に良好に適用できる。
【図面の簡単な説明】
【００４７】
【図１】本発明による共振型スイッチング電源装置の第１の実施の形態を示す電気回路図
【図２】出力制御回路の内部構成を示す回路ブロック図
【図３】図１の回路動作時の各部の電圧及び電流を示す波形図
【図４】本発明の第２の実施の形態を示す電気回路図
【図５】本発明の第３の実施の形態を示す電気回路図
【図６】従来の共振型スイッチング電源装置を示す電気回路図
【図７】主制御回路の内部構成を示す回路ブロック図
【図８】図６の回路動作時における各部の電圧及び電流のタイミングチャート
【図９】従来の共振型スイッチング電源装置の変更例を示す電気回路図
【符号の説明】
【００４８】
(1)・・第１の主ＭＯＳ-ＦＥＴ（第１のスイッチング素子）、  (2)・・第２の主ＭＯＳ-ＦＥＴ（第２のスイッチング素子）、  (3)・・直流電源、  (4)・・電流共振用コンデンサ（第１のコンデンサ）、  (5)・・第１のトランス（トランス）、  (5a)・・１次巻線、  (5b)・・第１の２次巻線（２次巻線）、  (5c)・・第２の２次巻線、  (5d)・・第１の漏洩インダクタンス（第１の漏洩インダクタンス素子）、  (5e)・・第１の励磁インダクタンス、  (6)・・第２のトランス（第ｎのトランス）、  (6a)・・１次巻線、  (6b)・・２次巻線、  (6d)・・第２の漏洩インダクタンス（第ｎの漏洩インダクタンス素子）、  (6e)・・第２の励磁インダクタンス、  (7)・・電圧擬似共振用コンデンサ、  (8)・・第１の出力整流ダイオード、  (9)・・第１の出力平滑コンデンサ、  (10)・・第１の整流平滑回路、  (11,12)・・第１の直流出力端子（第１の出力端子）、  (13)・・第１の出力電圧検出回路、  (14)・・フォトカプラ、  (14a)・・発光部、  (14b)・・受光部、  (15)・・主制御回路、  (18)・・第２の出力整流ダイオード、  (19)・・第２の出力平滑コンデンサ、  (20)・・第２の整流平滑回路（第ｎの整流平滑回路）、  (21,22)・・第２の直流出力端子（第ｎの出力端子）、  (23)・・チョッパ用ＭＯＳ-ＦＥＴ、  (24)・・フライホイールダイオード、  (25)・・フィルタリアクトル、  (26)・・フィルタコンデンサ、  (27)・・降圧チョッパ回路、  (28)・・チョッパ制御回路、  (29)・・発振器、  (30)・・反転器、  (31)・・第１のデッドタイム付加回路、  (32)・・レベル変換回路、  (33)・・ハイサイド側バッファ増幅器、  (34)・・第２のデッドタイム付加回路、  (35)・・ローサイド側バッファ増幅器、  (36)・・励磁用リアクトル、  (41,51)・・出力制御用ＭＯＳ-ＦＥＴ（出力制御用スイッチング素子）、  (42,52)・・出力制御回路、  (43)・・電圧変動検出回路、  (44)・・反転器、  (45)・・第２の出力電圧検出回路、  (46)・・ＰＷＭ制御回路、  (47)・・ＲＳフリップフロップ、  (48)・・駆動回路、
【図１】
2008022607.tif 000003
【図２】
2008022607.tif 000004
【図３】
2008022607.tif 000005
【図４】
2008022607.tif 000006
【図５】
2008022607.tif 000007
【図６】
2008022607.tif 000008
【図７】
2008022607.tif 000009
【図８】
2008022607.tif 000010
【図９】
2008022607.tif 000011