(57)【要約】【課題】ＤＣ−ＤＣレギュレータを内蔵する半導体集積回路において、レギュレータでの無駄な消費電力を減らして、電力の有効利用を図ること。【解決手段】半導体集積回路７は、外部から供給される電源電圧を降圧して、内部回路４１の駆動電圧を発生するＤＣ−ＤＣレギュレータ４２を内蔵する。出力ポート４５に外部負荷素子６が接続された状態では、外部負荷素子６およびポート制御トランジスタ４３は、ＤＣ−ＤＣレギュレータ４２の電圧制御トランジスタ５２に対して、並列に接続される。半導体集積回路７は、内部回路４１の駆動電圧の上昇を制限する電圧補正回路７１を備えている。電圧補正回路７１は、ポート制御トランジスタ４３を流れる電流量が内部回路４１の消費電流量よりも多い場合、出力制御トランジスタ７３がオンして、ポート制御トランジスタ４３を流れる電流の一部を、内部回路４１を経由せずに、接地点７５へ流す。【選択図】図２
2008041042.tif 000002
【特許請求の範囲】
【請求項１】
外部から供給される第１の直流電圧を、該第１の直流電圧よりも低い第２の直流電圧に変換するレギュレータと、
前記レギュレータから出力される前記第２の直流電圧により駆動される内部回路と、
前記第１の直流電圧により駆動される外部負荷が接続される出力ポートと、
前記出力ポートと前記内部回路の間に接続されたポート制御トランジスタと、
を備え、
前記出力ポートに前記外部負荷が接続された状態のときに、前記内部回路に、前記レギュレータを流れる電流と、前記ポート制御トランジスタを流れる電流が供給されることを特徴とする半導体集積回路。
【請求項２】
前記レギュレータは、前記内部回路に対して直列に接続された電圧制御トランジスタを有することを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記出力ポートを介して直列に接続された前記ポート制御トランジスタおよび前記外部負荷が、前記電圧制御トランジスタに対して並列に接続されることを特徴とする請求項２に記載の半導体集積回路。
【請求項４】
前記第２の直流電圧の上昇を制限する電圧補正回路、をさらに備えることを特徴とする請求項１〜３のいずれか一つに記載の半導体集積回路。
【請求項５】
前記電圧補正回路は、前記ポート制御トランジスタを流れる電流量が前記内部回路の消費電流量よりも多い場合に、前記ポート制御トランジスタを流れる電流の一部を前記内部回路以外に流す電流経路を有することを特徴とする請求項４に記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＤＣ−ＤＣレギュレータを内蔵する半導体集積回路に関する。
【背景技術】
【０００２】
近年、マイクロコンピュータの内部回路は、従来よりも低い電圧で駆動されるようになってきている。その一方で、単一電源化のため、車載用電子機器などに搭載されるマイクロコンピュータには、内部回路の駆動電圧よりも高い電源電圧が供給される。そのため、このような用途のマイクロコンピュータは、ＤＣ−ＤＣレギュレータを内蔵している。ＤＣ−ＤＣレギュレータは、余剰の電力を熱として消費することによって電源電圧（例えば、５Ｖ）を降圧し、内部回路を駆動するための低い電圧（例えば、１．８Ｖ）を発生する。
【０００３】
レギュレータで消費される無駄な電力を減らすには、シリーズ型ではなく、スイッチング型のレギュレータを用いるのがよい。しかし、一般的には、シリーズ型のレギュレータが用いられている。その理由は、スイッチング型レギュレータは、トランスなどの外付け部品を用いる必要があるため、コストの点でシリーズ型レギュレータに劣るからである。
【０００４】
図３は、従来のシリーズ型ＤＣ−ＤＣレギュレータを内蔵する半導体集積回路の構成を示す回路図である。図３に示すように、半導体集積回路１の電源ポート（Ｖｃｃ）１４と接地ポート（Ｖｓｓ）１６の間には、５Ｖの電源電圧が印加される。内部回路１１には、この５Ｖの電源電圧をＤＣ−ＤＣレギュレータ１２で降圧した１．８Ｖの駆動電圧が供給される。出力ポート（Ｐ１）１５と５Ｖの電源電圧の印加点３１の間には、外部負荷素子３が接続される。
【０００５】
この外部負荷素子３のオン／オフは、出力ポート（Ｐ１）１５と接地点１７の間に接続されたポート制御トランジスタ（Ｔ２）１３により制御される。このポート制御トランジスタ１３は、内部回路１１により制御される。外部負荷素子３から出力ポート１５に流れ込む電流は、ポート制御トランジスタ１３を介して接地点１７へ流れる。
【０００６】
ＤＣ−ＤＣレギュレータ１２は、オペアンプ２１、電圧制御トランジスタ（Ｔ１）２２、ＤＣ−ＤＣレギュレータ１２の電圧センス回路を構成する分圧抵抗（Ｒ１、Ｒ２）２３，２４、およびＤＣ−ＤＣレギュレータ１２の基準電圧源（Ｖｒｅｆ）２５から構成されている。オペアンプ２１は、分圧抵抗２３，２４の中間点２６の電圧と基準電圧源２５の電圧に基づいて、電圧制御トランジスタ２２を制御する。電圧制御トランジスタ２２は、余剰の電力を熱として消費し、内部回路１１に１．８Ｖの電圧を供給する。
【０００７】
ところで、レギュレータを内蔵する回路として、次の構成の発光ダイオード表示器の駆動装置が公知である。例えば、交流電圧を整流し平滑化する電源回路と、複数の発光ダイオード表示素子に、これら各表示素子ごとに設けられたドライバトランジスタを時分割で駆動して前記電源回路の出力電圧を供給する駆動部とを備えた発光ダイオード表示器の駆動装置において、前記電源回路が論理回路用の安定化電圧を出力するレギュレータを備え、前記駆動部に対する供給電圧は前記レギュレータの入力点から取り出されていることを特徴とする（例えば、特許文献１参照。）。
【０００８】
【特許文献１】特開昭６３−１５４８１号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述した従来の半導体集積回路では、シリーズ型レギュレータで熱に変換されることによる無駄な電力の消費を避けることはできない。そこで、半導体集積回路の低消費電力化を図るには、余剰の電力のすべてを熱として消費するのではなく、余剰の電力の一部または全部を有効利用するのが望ましい。また、余剰の電力を消費する際に発生する熱は、デバイスの動作マージンを狭める原因となったり、デバイスの信頼性に悪影響を及ぼすため、できるだけ少ないのが望ましい。電力の有効利用を図る一つの手段として、内部回路に、電圧制御トランジスタの代わりに別の機能回路を直列に接続することが考えられる。しかし、そのような構成は、電流のバランスをとるのが困難であり、実用性に乏しい。
【００１０】
この発明は、上述した従来技術による問題点を解消するため、内蔵するＤＣ−ＤＣレギュレータでの無駄な消費電力を減らして、電力の有効利用を図ることができる半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決し、目的を達成するため、本発明にかかる半導体集積回路は、外部から供給される第１の直流電圧（電源電圧）を降圧して、内部回路を駆動するための第２の直流電圧（駆動電圧）を発生するレギュレータを内蔵する。また、半導体集積回路は、出力ポートおよびポート制御トランジスタを備えている。出力ポートには、第１の直流電圧により駆動される外部負荷が接続される。ポート制御トランジスタは、出力ポートと内部回路の間に接続されている。出力ポートに外部負荷が接続された状態では、外部負荷およびポート制御トランジスタは、レギュレータの電圧制御トランジスタに対して、並列に接続される。
【００１２】
また、半導体集積回路は、第２の直流電圧の上昇を制限する電圧補正回路を備えている。この電圧補正回路は、ポート制御トランジスタを流れる電流量が内部回路の消費電流量よりも多い場合に、ポート制御トランジスタを流れる電流の一部を内部回路以外に流す電流経路を有する。
【００１３】
この発明によれば、出力ポートに外部負荷が接続された状態で、ポート制御トランジスタがオンになると、ポート制御トランジスタを流れる電流と、レギュレータの電圧制御トランジスタを流れる電流が、内部回路に供給される。つまり、従来、レギュレータの電圧制御トランジスタで熱として消費されていた余剰の電力の一部が外部負荷で利用されることになる。また、内部回路が低速動作やスタンバイモードなどのような低消費電流状態にある場合、電圧補正回路により、レギュレータで制御できない電流分によって内部回路への供給電圧が上昇してしまうのが制限される。
【発明の効果】
【００１４】
本発明にかかる半導体集積回路によれば、内蔵するＤＣ−ＤＣレギュレータでの無駄な消費電力を減らして、電力の有効利用を図ることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１５】
以下に添付図面を参照して、この発明にかかる半導体集積回路の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
【００１６】
（実施の形態１）
図１は、この発明の実施の形態１にかかる半導体集積回路の構成を示す回路図である。図１に示すように、半導体集積回路４は、内部回路４１、ＤＣ−ＤＣレギュレータ４２、ｎチャネルのポート制御トランジスタ（Ｔ２）４３、電源ポート（Ｖｃｃ）４４、出力ポート（Ｐ１）４５および接地ポート（Ｖｓｓ）４６を備えている。ＤＣ−ＤＣレギュレータ４２は、オペアンプ５１、ｐチャネルの電圧制御トランジスタ（Ｔ１）５２、ＤＣ−ＤＣレギュレータ４２の電圧センス回路を構成する分圧抵抗（Ｒ１、Ｒ２）５３，５４、およびＤＣ−ＤＣレギュレータ４２の基準電圧源（Ｖｒｅｆ）５５を備えている。
【００１７】
ＤＣ−ＤＣレギュレータ４２は、電源ポート４４から流れ込む電流量の変動を制御することによって、内部回路４１への供給電圧を一定に保つ機能を有する。しかし、電源ポート４４から流れ込む電流量は、常にゼロから最大値まで変動しているわけではなく、定常的に流れる電流分と変動分が合わさったものである。
【００１８】
この定常的に流れる電流分については、ある程度、固定した量であればよいので、レギュレータを用いなくても流すことができる。そこで、実施の形態１の半導体集積回路４は、定常的に流れる電流分のうちの一部を、出力ポート４５に接続された外部負荷素子６を介して内部回路４１に流し、定常的に流れる電流分のうちの残りと変動分を、従来通り、ＤＣ−ＤＣレギュレータ４２で制御して内部回路４１に流す構成となっている。
【００１９】
半導体集積回路４には、例えば５Ｖの電源電位が印加される電源ポート４４、および０Ｖの接地電位が印加される接地ポート４６により、例えば５Ｖの電源電圧が供給される。電圧制御トランジスタ５２のソースは、電源ポート４４に接続されている。２つの分圧抵抗５３，５４は、電圧制御トランジスタ５２のドレインと接地点５７の間で直列に接続されている。分圧抵抗５３，５４の中間点５６は、オペアンプ５１の非反転入力端子に接続されている。
【００２０】
オペアンプ５１の反転入力端子は、基準電圧源５５に接続されている。オペアンプ５１の出力端子は、電圧制御トランジスタ５２のゲートに接続されている。オペアンプ５１、電圧制御トランジスタ５２、分圧抵抗５３，５４および基準電圧源５５は、例えば電圧制御トランジスタ５２の出力電圧（ドレイン電圧）が１．８Ｖになるように、設定されている。ポート制御トランジスタ４３のドレインは、出力ポート４５に接続されている。内部回路４１の電源端子４７は、電圧制御トランジスタ５２のドレインおよびポート制御トランジスタ４３のソースに接続されている。
【００２１】
ポート制御トランジスタ４３のゲートは、内部回路４１に接続されており、ポート制御トランジスタ４３は、内部回路４１により制御される。出力ポート４５と例えば５Ｖの電源電圧の印加点６１の間には、外部負荷素子６が接続される。この外部負荷素子６のオン／オフは、ポート制御トランジスタ４３により制御される。
【００２２】
上述した構成の半導体集積回路４では、外部負荷素子６が接続された状態で、内部回路４１によりポート制御トランジスタ４３がオンにされると、ポート制御トランジスタ４３を流れる電流と、電圧制御トランジスタ５２を流れる電流が、電源端子４７を介して内部回路４１に供給される。つまり、従来、レギュレータの電圧制御トランジスタで熱として消費されていた余剰の電力の一部が外部負荷素子６で利用されることになる。
【００２３】
従って、実施の形態１によれば、ＤＣ−ＤＣレギュレータ４２での無駄な消費電力を減らして、電力の有効利用を図ることができるので、低消費電力化を実現することができる。また、外部負荷素子６が内部回路４１への電流供給の一部を分担することによって、電圧制御トランジスタ５２で熱として消費される電力が減少するので、半導体集積回路４内での発熱量が少なくなる。それによって、半導体集積回路４の高温での動作マージンが広がるという効果や、信頼性が向上するという効果が得られる。
【００２４】
（実施の形態２）
図２は、この発明の実施の形態２にかかる半導体集積回路の構成を示す回路図である。図２に示すように、実施の形態２の半導体集積回路７は、実施の形態１の半導体集積回路に、内部回路４１の電源端子４７の電圧が上昇するのを制限する電圧補正回路７１を付加したものである。
【００２５】
電圧補正回路７１は、オペアンプ７２、ｎチャネルの出力制御トランジスタ（Ｔ３）７３、分圧抵抗５３，５４とともにＤＣ−ＤＣレギュレータ４２の電圧センス回路の一部を構成する分圧抵抗（Ｒ３）７４、および電圧補正回路７１の基準電圧源（Ｖｒｅｆ）を備えている。ここでは、ＤＣ−ＤＣレギュレータ４２の基準電圧源５５が、電圧補正回路７１の基準電圧源を兼ねている。
【００２６】
出力制御トランジスタ７３は、ポート制御トランジスタ４３を流れる電流量が内部回路４１の消費電流量よりも多い場合に、ポート制御トランジスタ４３を流れる電流の一部を、内部回路４１を経由せずに、接地点７５へ流す電流経路となる。出力制御トランジスタ７３のソースおよびドレインは、それぞれ、接地点７５およびポート制御トランジスタ４３のソースに接続されている。分圧抵抗７４は、分圧抵抗５４と接地点５７の間に接続されている。分圧抵抗５４，７４の中間点７６は、オペアンプ７２の非反転入力端子に接続されている。
【００２７】
オペアンプ７２の反転入力端子は、基準電圧源５５に接続されている。オペアンプ７２の出力端子は、出力制御トランジスタ７３のゲートに接続されている。実施の形態２では、ＤＣ−ＤＣレギュレータ４２を構成するオペアンプ５１、電圧制御トランジスタ５２、分圧抵抗５３，５４および基準電圧源５５が、例えば電圧制御トランジスタ５２の出力電圧（ドレイン電圧）が１．８Ｖになるように、設定されている。また、電圧補正回路７１を構成するオペアンプ７２、出力制御トランジスタ７３、分圧抵抗７４および基準電圧源５５が、例えば電圧制御トランジスタ５２の出力電圧（ドレイン電圧）が１．９Ｖになるように、設定されている。
【００２８】
内部回路４１が低速動作やスタンバイモードなどのような低消費電流状態にある場合、ＤＣ−ＤＣレギュレータ４２から内部回路４１に流れ込む電流と外部負荷素子６から内部回路４１に流れ込む電流の合計が内部回路４１での消費電流量を超えることがある。このような場合、電圧補正回路７１がないと、ＤＣ−ＤＣレギュレータ４２で制御できない電流分によって内部回路４１の電源端子４７に供給される電圧が上昇してしまう。
【００２９】
上述した構成の半導体集積回路７では、内部回路４１への供給電圧が例えば１．９Ｖに達すると、分圧抵抗５４，７４の中間点７６の電圧が基準電圧源５５の電圧よりも高くなり、オペアンプ７２の出力電圧が高くなる。それによって、出力制御トランジスタ７３を介してポート制御トランジスタ４３のソースから接地点７５へ電流が流れ、内部回路４１の電源端子４７への供給電圧が１．８〜１．９Ｖに制限される。従って、実施の形態２によれば、実施の形態１と同様の効果に加えて、内部回路４１の駆動電圧を許容範囲内に抑えることができるという効果が得られる。実施の形態２は、内部回路４１に低消費電流モードが設定されている場合に有効である。
【００３０】
以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。例えば、出力ポート４５を複数個、設けてもよい。また、実施の形態２において、ツェナーダイオードを用いて電圧補正回路を構成してもよい。あるいは、電圧補正回路７１の代わりに、出力ポート４５に、実施の形態１のポート制御トランジスタ４３と図３に示す従来例のポート制御トランジスタ１３を接続し、内部回路４１の通常動作時にはポート制御トランジスタ４３のオン／オフを制御し、低消費電流モード時には、従来例のポート制御トランジスタ１３をオンにして接地点へ電流を流す構成としてもよい。このようにしても、内部回路４１への供給電圧の上昇を防ぐことができる。
【産業上の利用可能性】
【００３１】
以上のように、本発明にかかる半導体集積回路は、ＤＣ−ＤＣレギュレータを内蔵し、外部負荷が接続される出力ポートを有する半導体集積回路に有用であり、特に、低消費電力を要求される電子機器に適している。
【図面の簡単な説明】
【００３２】
【図１】この発明の実施の形態１にかかる半導体集積回路の構成を示す回路図である。
【図２】この発明の実施の形態２にかかる半導体集積回路の構成を示す回路図である。
【図３】従来の半導体集積回路の構成を示す回路図である。
【符号の説明】
【００３３】
４，７  半導体集積回路
６  外部負荷素子
４１  内部回路
４２  ＤＣ−ＤＣレギュレータ
４３  ポート制御トランジスタ
４５  出力ポート
５２  電圧制御トランジスタ
７１  電圧補正回路
７３  出力制御トランジスタ
【図１】
2008041042.tif 000003
【図２】
2008041042.tif 000004
【図３】
2008041042.tif 000005