(57)【要約】      （修正有）【課題】  半導体装置の評価方法及び半導体装置の設計方法に関し、シミュレーションにおいて同時に扱うパラメータを見掛け上少なくして、モデル式の見通しを良くするとともに、シミュレーション効率を高める。【解決手段】  単体のＭＯＳＦＥＴにおいて、実効的反転層移動度をμeff 、実効チャネル幅をＷeff 、実効チャネル長をＬeff 、単位面積当たりのゲート絶縁膜容量をＣOX、実効的ゲート電圧をＶgeff、Ｖgeff＝０の時の実効的反転層移動度をμ0 とした場合のＵ0 ＝μ0 Ｗeff ＣOX／Ｌeff で、実効一次移動度減衰係数をΘ1eff、二次移動度減衰係数をΘ2 、しきい値電圧をＶth、及び、相補コンダクタンスをｇm とした場合に、ＹをＹ≡Ｉds（ｇm ）-1/2とするとともに、相関を求める一方の変数として１／Ｙ2 を含むモデル式を用い、見掛け上のフィッティングパラメータを３個以下とする。【選択図】図１
2008117802.tif 000002
【特許請求の範囲】
【請求項１】
単体のＭＯＳＦＥＴにおいて、実効的な反転層移動度をμeff 、実効チャネル幅をＷeff 、実効チャネル長をＬeff 、単位面積当たりのゲート絶縁膜容量をＣOX、実効的なゲート電圧をＶgeff、Ｖgeff＝０の時の実効的な反転層移動度をμ0 とした場合にＵ0 ＝μ0 Ｗeff ＣOX／Ｌeff で表されるＵ0 、実効一次移動度減衰係数をΘ1eff、二次移動度減衰係数をΘ2 、しきい値電圧をＶth、及び、相補コンダクタンスをｇm とした場合に、ＹをＹ≡Ｉds（ｇm ）-1/2とするとともに、相関を求める一方の変数として１／Ｙ2 を含むモデル式を用いることによって、同時に扱う見掛け上のフィッティングパラメータを３個以下とすることによって、少なくともΘ1eff，Θ2 ，Ｕ0 及びＶthを含む組の最適解を求め、前記最適解に基づいて、直列寄生抵抗Ｒsdと一次移動度減衰係数をΘ1 を求めることを特徴とする半導体装置の評価方法。
【請求項２】
上記相関を、１／Ｙ2 −１／Ｖgeff2 の相関とすることによって、上記見掛け上のフィッティングパラメータをＶthとして、（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求めることを特徴とする請求項１記載の半導体装置の評価方法。
【請求項３】
上記相関を、φをφ＝Θ2 ／（Ｕ0 Ｖds）〔但し、Ｖdsはソース電位を基準としたドレイン電圧〕として、（１／Ｙ2 ＋φ）-1/2−Ｖgeffの相関とすることによって、上記見掛け上のフィッティングパラメータをφとして、（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求めることを特徴とする請求項１記載の半導体装置の評価方法。
【請求項４】
上記評価方法において三次移動度減衰係数Θ3 を導入し、上記見掛け上のフィッティングパラメータにΘ3 を追加して、（Θ1eff，Θ2 ，Θ3 ，Ｕ0 ，Ｖth）の組の最適解を求めることを特徴とする請求項１に記載の半導体装置の評価方法。
【請求項５】
請求項１乃至４のいずれか１項に記載の半導体装置の評価方法の手順を用いて抽出したモデルパラメータを使用することを特徴とする半導体装置の設計方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の評価方法及び半導体装置の設計方法に関するものであり、特に、ＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）の直列寄生抵抗及びチャネル長依存性を有する移動度を、解析時に直接扱うパラメータの数を少なくして精度良く効率的に抽出するための手法に特徴のある半導体装置の評価方法及び半導体装置の設計方法に関するものである。
【背景技術】
【０００２】
ＣＭＯＳ等の半導体素子を含む集積回路装置を設計するためには、チャネル領域を走行するキャリアの移動度μやソース・ドレイン領域に起因する直列寄生抵抗Ｒsdを正しく評価する必要があり、そのために各種のパラメータを予め理論式と対応付けるシミュレーションにより求めることが行われている。
【０００３】
この場合、移動度がチャネル長に依らずに一定であると仮定してシミュレーションすることが広く行われており、例えば、シフト・アンド・レシオ法が知られている（例えば、非特許文献１参照）。
【０００４】
また、半導体素子の微細化に伴って、二次移動度減衰係数Θ2 が無視し得なくなってきており、それを反映するために、Ｉdsをソース・ドレイン電流、ｇm を相補コンダクタンスとした場合に、                                                                  Ｙ≡Ｉds（ｇm ）-1/2
で定義するＹ値を導入することも提案されている（例えば、非特許文献２参照）。
【０００５】
非特許文献２に示されたシミュレーションにおいては、
Ｖds／Ｉds＝Ｖds／Ｉds0 ＋Ｒsd            ・・・（１）
Ｉds0 ＝Ｗeff μeff ＣoxＶgeffＶds／Ｌeff （１＋Ｖds／Ｅsat Ｌeff ）・・（２）  μeff ＝μo ／（１＋Θ1 Ｖgeff＋Θ2 Ｖgeff2 ）  ・・・（３）
Ｖgeff＝Ｖg −Ｖth−Ｖds／２                    ・・・（４）
としいう基本式をモデル式に採用している。
但し、
Ｃox：単位面積当たりのゲート絶縁膜容量
Ｌeff ：実効チャネル長
Ｗeff ：実効チャネル幅
Ｅsat ：速度飽和電界
Ｉds0 ：正味（ｉｎｔｒｉｎｓｉｃ）のＭＯＳＦＥＴに流れるソース・ドレイン電流
μo ：Ｖgeff＝０における実効的な反転層移動度
μeff ：実効的な反転層移動度
Θ1 ：一次移動度減衰係数
Θ2 ：二次移動度減衰係数
Ｒsd：直列寄生抵抗
Ｖds：ソース電位を基準としたドレイン電圧
Ｖg ：ゲート電圧
Ｖgeff：実効ゲート電圧
Ｖth：しきい値電圧
であり、主な未知数は、μo 、Θ1 、Θ2 、Ｅsat 、及び、Ｒsdの五つとなる。
なお、Ｅsat は速度飽和に関連したパラメータであるが、通常はＶdsの絶対値が小さい条件の下では速度飽和の効果が無視できるのでＥsat ＝∞として無視することができる。
【０００６】
このようなモデル式を前提とした場合、上述のＹ値を導入することにより、
Ｙ≡Ｉds（ｇm ）-1/2＝〔Ｇm Ｖds／（１−Θ2 Ｖgeff2 ）〕-1/2Ｖgeff 
但し、Ｇm ＝μ0 Ｗeff Ｃox／Ｌeff                       ・・・（５）
で表され、未知数の内のＲsd及びΘ1 が消えてなくなるため、シミュレーションが容易になる利点がある。
【０００７】
また、近年のＭＯＳＦＥＴの微細化にともなって、チャネル領域のポケット注入或いはハロー注入と称するイオン注入が行われており、注入された不純物に起因するキャリア散乱により移動度μがチャネル長依存性を有する現象が分かってきた。
また、ゲート電極を含む能動領域を覆うＳｉＮ膜等の保護絶縁膜に起因する機械的ストレスによっても移動度μがチャネル長依存性を有する現象が分かってきた。
【０００８】
そこで、この様な移動度μo のチャネル長依存性を前提とした移動度μ（Ｌ）と直列寄生抵抗Ｒsdの抽出方法の課題になっており、短チャネル長での移動度抽出の目的でｄＲ／ｄＬ法も提案されている（例えば、非特許文献３参照）。
【０００９】
また、Ｖg0を変化させながら、１／Ｉds対１／Ｖgeffをプロットし、直線に乗るＶg0をＶthとすることも提案されている（例えば、非特許文献４参照）。
なお、この場合のモデル式は、
Ｖds／Ｉds＝（１／Ｕ0 ）×（１／Ｖgeff＋Ｒsd）      ・・・（６）
であり、一次移動度減衰係数Θ1 は考慮されていない。
【００１０】
しかし、上述のＹ値を導入したシミュレーションにおいては、しきい値電圧Ｖthを明確に定めることができないため、充分な精度のシミュレーションを行うことができず、且つ、短チャネル化に伴い移動度がチャネル長依存性を有する場合に適用することができないという問題がある。
【００１１】
また、ｄＲ／ｄＬ法においては、移動度のチャネル長依存性を取り込んでいるものの、確からしいデータを得るためには多数の試料が必要になるとともに、得られる移動度も多数の試料の平均的な値としてしか得られず、詳細なチャネル長依存性の解析は困難であるという問題がある。
【００１２】
そこで、本発明者は、上述の問題を解決するために、異なる実効チャネル長Ｌeff を有する少なくとも２個以上のＭＯＳＦＥＴの集合に対し、まず、上記の式（５）におけるＧm に代えて、Ｕ0 ＝μ0 Ｗeff ＣOX／Ｌeff で表されるＵ0 を含む４つのパラメータ（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を各実効チャネル長Ｌeff のＭＯＳＦＥＴについてそれぞれ求め、次いで、複数のＭＯＳＦＥＴにおけるΘ1effとＵ0 との相関から直列寄生抵抗Ｒsd及び一次移動度減衰係数Θ1 を求め、求めたＲsd及びΘ1 を実効チャネル長Ｌeff に依存しない値として、各実効チャネル長Ｌeff のＭＯＳＦＥＴにおけるΘ2 ，Ｕ0 ，Ｖthの３つのパラメータを再抽出し、その結果に基づいて、各実効チャネル長Ｌeff のＭＯＳＦＥＴにおけるＶgeff＝０の時の実効的な反転層移動度μ0 、真性ソース・ドレイン電流Ｉds0 、及び、移動度のゲート電圧依存性μ（Ｖg ）等を求めることを提案している（例えば、特許文献１参照）。
【００１３】
ここで、図１６を参照して、本発明者による従来の提案を説明する。
図１６参照  
図１６は、上述の本発明者の提案による従来のシミュレーション方法のアルゴリズム大枠をフローチャートとして纏めたものであり（詳細は、上述の特許文献１参照）、
（１）まず、各測定デバイスでＩd −Ｖg 曲線から（Ｕ0 ，Θ1eff，Θ2 ，Ｖth）の組を抽出し、
（２）全デバイスについての抽出が終了したのち、
（３）多数のデバイスの（Ｕ0 ，Θ1eff）相関から（Θ1 ，Ｒsd）を抽出する。
【特許文献１】特開２００４−０７３７２４号公報
【非特許文献１】ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ，ｖｏｌ．１３，ｐ．２６７，１９９２
【非特許文献２】Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  ２０００  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｃｏｎｆｅｒｅｎｃｅ  ｏｎ  Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ  Ｔｅｓｔ  Ｓｔｒｕｃｔｕｒｅｓ，ｐ．１８１，２０００
【非特許文献３】Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｍｅｅｔｉｎｇ  Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔ，ｐ．４３，２００２
【非特許文献４】Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  ２００５  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｌｏｗ  Ｐｏｗｅｒ  Ｅｌｅｃｔｒｏｎｉｃｓ  ａｎｄ  Ｄｅｓｉｇｎ，ｐ．２６−２９，Ａｕｇ．２００５
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかし、上述の本発明者による従来の提案の場合には、複数のパラメータを同時に扱ってシミュレーションを行う必要があるため、シミュレーションが複雑になるとともに、必ずしも、実測値にあった正しい結果がえられないという問題がある。
【００１５】
したがって、本発明は、シミュレーションにおいて同時に扱うパラメータを見掛け上少なくして、モデル式の見通しを良くするとともに、シミュレーション効率を高めることを目的とする。
【課題を解決するための手段】
【００１６】
図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記課題を解決するために、本発明は、半導体装置の評価方法であって、単体のＭＯＳＦＥＴにおいて、実効的な反転層移動度をμeff 、実効チャネル幅をＷeff 、実効チャネル長をＬeff 、単位面積当たりのゲート絶縁膜容量をＣOX、実効的なゲート電圧をＶgeff、Ｖgeff＝０の時の実効的な反転層移動度をμ0 とした場合にＵ0 ＝μ0 Ｗeff ＣOX／Ｌeff で表されるＵ0 、実効一次移動度減衰係数をΘ1eff、二次移動度減衰係数をΘ2 、しきい値電圧をＶth、及び、相補コンダクタンスをｇm とした場合に、ＹをＹ≡Ｉds（ｇm ）-1/2とするとともに、相関を求める一方の変数として１／Ｙ2 を含むモデル式を用いることによって、同時に扱う見掛け上のフィッティングパラメータを３個以下とすることによって、少なくともΘ1eff，Θ2 ，Ｕ0 及びＶthを含む組の最適解を求め、最適解に基づいて、直列寄生抵抗Ｒsdと一次移動度減衰係数をΘ1 を求めることを特徴とする。
【００１７】
このように、相関関係を求める際に、従来のようにＹ或いは１／Ｙの形ではなく、１／Ｙ2 を用いることによって、相関関係が直線関係或いは直線に近い関係として現れるので、パラメータを動かしてフィッティングを行う際の見通しを非常に良くなるとともに、同時に扱う見掛け上のフィッティングパラメータを１個乃至３個とすることができ、フィッティングが簡素化されるので、フィッティングに要する時間が短縮される。
【００１８】
また、実際に扱っているパラメータは、従来の本発明者の提案と同様に、少なくとも、（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組を含んでいるので、解析精度は従来と同様或いはそれ以上に保証されることになる。
【００１９】
この場合、相関を、１／Ｙ2 −１／Ｖgeff2 の相関とすることによって、見掛け上のフィッティングパラメータをＶthとして、（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求めるようにすれば良い。
【００２０】
即ち、１／Ｙ2 ≡Ｉds2 ／ｇm ＝（１／Ｕ0 Ｖds）（１／Ｖgeff2 −Θ2 ）〔但し、Ｖdsはソース電位を基準としたドレイン電圧〕となるので、１／Ｙ2 −１／Ｖgeff2 の相関とすることによって、Ｖgeffに含まれるＶthのみをパラメータとしたｙ＝αｘ−βの一次式の形になるので、非常に見通しが良くなる。
【００２１】
また、式から明らかなように、ｙ切片がΘ2 ／Ｕ0 Ｖdsとなり、また、直線の傾きが１／Ｕ0 Ｖdsとなるので、上述の相関関係のフィッティングするだけでＶth、Ｕ0 、Θ2 を導き出すことができる。
【００２２】
或いは、相関を、φをφ＝Θ2 ／（Ｕ0 Ｖds）として、（１／Ｙ2 ＋φ）-1/2−Ｖgeffの相関とすることによって、見掛け上のフィッティングパラメータをφとして、（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求めるようにしても良い。
【００２３】
この場合、（１／Ｙ2 ＋φ）-1/2＝（Ｕ0 Ｖds）1/2 Ｖgeff＝となるので、（１／Ｙ2 ＋φ）-1/2−Ｖgeffの相関とすることによって、直線に近い相関関係となるので、非常に見通しが良くなる。
【００２４】
また、式から明らかなように、直線近似考えると、ｘ切片がＶthとなり、また、直線の傾きが（Ｕ0 Ｖds）1/2 となるので、上述の相関関係のフィッティングするだけでＶth及びＵ0 を導き出すことがで、また、最適なφからφ＝Θ2 ／（Ｕ0 Ｖds）の関係からΘ2 を求めることができる。
【００２５】
また、評価方法において三次移動度減衰係数Θ3 を導入し、特に、三次移動度減衰係数Θ3 をμeff ＝μ0 ／（１＋Θ1 Ｖgeff＋Θ2 Ｖgeff2 ＋Θ3 Ｖgeff3 ）として導入し、見掛け上のフィッティングパラメータにΘ3 を追加して、（Θ1eff，Θ2 ，Θ3 ，Ｕ0 ，Ｖth）の組の最適解を求めるようにしても良く、それによって、モデルに三次移動度減衰係数Θ3 を取り込むことができるので、より精度の高い解析が可能になる。
【００２６】
なお、三次移動度減衰係数Θ3 を導入する場合、モデル式として、上述の三次移動度減衰係数Θ3 を導入した場合に用いるモデル式をゲート電圧Ｖg で偏微分するとともに、そのモデル式をさらに偏微分で割った式を用いても良いものであり、それによって、モデル式からＵ0 を見掛け上消去することができるので、フィッティングが容易になる。
【００２７】
但し、この場合には、フィッティングパラメータは（Ｖth，Θ3 ）、（φ，Θ3 ）、或いは、（Ｖth，Θ3 ，φ）となって、一つ或いは二つ増えるので、フィッティングが複雑になり、収束が悪くなるので、時間がかかることになる。
【００２８】
また、上述のいずれの場合においても、最適解として得たΘ1effとＵ0 との相関曲線の傾斜から直列寄生抵抗Ｒsdを求めることができる。
即ち、
Θ1eff＝Θ1 ＋Ｕ0 Ｒsd                                                        であるので、この相関曲線の傾斜が直列寄生抵抗Ｒsdを表し、Ｕ0 ＝０におけるΘ1effの値がΘ1 となる。
【００２９】
上述の半導体装置の評価方法の手順を用いて抽出したモデルパラメータを用いて半導体装置を設計することによって、設計値に近い各種の特性値を有するＭＯＳ型半導体装置を実現することができる。
【００３０】
上述の半導体装置の評価方法の手順を解析ソフトウエアとして搭載することによって、移動度のチャネル長依存性を反映した各種パラメータを精度良く効率的に抽出することが可能な解析装置を実現することができる。
なお、このような解析装置は高精度のデバイスシミュレータ等に限られず、所謂ポケコンレベルの電子計算器や測定装置に付属のマイクロコンピュータ等も含まれるものである。
【発明の効果】
【００３１】
本発明により、実効的に解析するパラメータを従来と同様或いはそれ以上としながら、同時に扱う見掛け上のフィッティングパラメータを１個乃至３個とすることができるととも、相関関係の見通しが良くなるため、フィッティングに要する時間が短縮され、実効的な反転層移動度μeff や直列寄生抵抗Ｒsd等のモデルパラメータを精度良く効率的に抽出することができる。
【発明を実施するための最良の形態】
【００３２】
本発明は、異なる実効チャネル長Ｌeff を有する少なくとも２個以上のＭＯＳＦＥＴの集合に対し、まず、Ｕ0 ＝μ0 Ｗeff ＣOX／Ｌeff で表されるＵ0 を含む４つのパラメータ（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を、ＹをＹ≡Ｉds（ｇm ）-1/2とするとともに、相関を求める一方の変数として１／Ｙ2 を含むモデル式を用いることによって、１／Ｙ2 −１／Ｖgeff2 の相関、或いは、φをφ＝Θ2 ／（Ｕ0 Ｖds）として、（１／Ｙ2 ＋φ）-1/2−Ｖgeffの相関とすることによって、相関関係の見通しを良くするとともに見掛け上のフィッティングパラメータをＶth或いはφ（したがって、Ｕ0 ）のみして求めるものである。
【００３３】
また、三次移動度減衰係数Θ3 をμeff ＝μ0 ／（１＋Θ1 Ｖgeff＋Θ2 Ｖgeff2 ＋Θ3 Ｖgeff3 ）の形で導入して導入して、（Θ1eff，Θ2 ，Θ3 ，Ｕ0 ，Ｖth）の組の最適解を求めるようにしても良く、その場合には、フィッティングパラメータは（Ｖth，Θ3 ）、（φ，Θ3 ）、或いは、（Ｖth，Θ3 ，φ）になる。
【実施例１】
【００３４】
ここで、図２乃至図８を参照して、本発明の実施例１のシミュレーション法を説明するが、まず、図２及び図３を参照して評価対象となるＭＯＳＦＥＴの構成を説明する。
図２参照  
図２は、本発明の実施例１においてシミュレーション対象となるＭＯＳＦＥＴの概略的断面図であり、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）による埋込絶縁膜１２で分離されたｐ型半導体領域１１にゲート絶縁膜１３を介してゲート電極１４を設けるととともに、ゲート電極１４の両側にサイドウォール１５を設ける。
【００３５】
次いで、このゲート電極１４の両側にｎ型ソース・ドレイン領域１６を設けるとともに、斜めイオン注入によってチャネル領域１７の一部にポケット領域（ハロー領域）１８を設け、全面をＳｉＮ膜からなる保護絶縁膜１９で覆った構造とする。
【００３６】
このＭＯＳＦＥＴ１０においては、ポケット領域（ハロー領域）１８に導入された不純物によってチャネル領域１７となる反転層を走行するキャリアが散乱されるため、走行するキャリアの移動度、即ち、反転層移動度μが変化することになる。
また、保護絶縁膜１９によってチャネル領域１７に機械的ストレスが印加されるが、この機械的ストレスも反転層移動度μに影響を与えることになる。
なお、対象とするＭＯＳＦＥＴは、このＭＯＳＦＥＴのようなバルク型に限られるものではなく、ＳＯＩ構造やダブルゲート構造等のＭＯＳＦＥＴも対象とするものである。
【００３７】
図３参照  
図３は、図２に示したＭＯＳＦＥＴの等価回路であり、外部の要素から切り離されたＭＯＳＦＥＴ自体、即ち、正味のＭＯＳＦＥＴである真性ＭＯＳＦＥＴ２０に対してその両側にソース・ドレイン領域１６に起因する直列寄生抵抗が接続された構成となっており、ここでは、左右対称としているの両側の直列寄生抵抗を夫々Ｒsd／２とする。
【００３８】
ついで、本発明の実施例１において用いる基本式を下記に示すが、基本的には上記の従来の式（１）乃至（４）と同様であるが、式（４′）に工夫を持ち込んでいる。
Ｖds／Ｉds＝Ｖds／Ｉds0 ＋Ｒsd            ・・・（１）
Ｉds0 ＝Ｗeff μeff ＣoxＶgeffＶds／Ｌeff （１＋Ｖds／Ｅsat Ｌeff ）・・（２）  μeff ＝μo ／（１＋Θ1 Ｖgeff＋Θ2 Ｖgeff2 ）  ・・・（３）
Ｖgeff＝Ｖg −Ｖth−ＡbulkＶds／２                    ・・・（４′）
【００３９】
なお、各式における記号の意味は、従来における意味と同じであるが、新たに導入したＡbulkは、バックゲートバイアス依存性を表す係数であり、通常の場合には従来と同様にＡbulk＝１であるが、測定条件としてＶd ＝−Ｖs ＝Ｖds／２とした場合にＡbulk＝０となり、実測値とシミュレーション結果を比較する場合には、Ｖd ＝−Ｖs ＝Ｖds／２の条件で実測を行うのが望ましい。
【００４０】
ここで、移動度に影響を与えるパラメータを纏めたＵ0 を、
Ｕ0 ＝μ0 Ｗeff ＣOX／Ｌeff         ・・・（７）
として定義するとともに、実効一次移動後減衰係数Θ1effを
Θ1eff＝Θ1 ＋Ｕ0 Ｒsd              ・・・（８）
として定義することによって、上記式（１）は、
Ｉds＝Ｕ0 ＶgeffＶds／（１＋Θ1effＶgeff＋Θ2 Ｖgeff2 ）  ・・・（９）
に変換することができる。
【００４１】
この式（９）においては、主な未知数は、Ｕ0 ，Θ1eff，Θ2 ，Ｖthの４つとなり、Θ1effはΘ1 とＲsdとから成り立っており、一つのＭＯＳＦＥＴに対して夫々上記のモデル式が対応するので、各ＭＯＳＦＥＴに対して、即ち、各実効チャネル長Ｌeff に対して夫々４つのパラメータの組（Ｕ0 ，Θ1eff，Θ2 ，Ｖth）を抽出すれば良いことが分かる。
【００４２】
また、式（８）からは、複数のＭＯＳＦＥＴ間でΘ1effを比較することによって直列寄生抵抗Ｒsdがでてくることが分かるが、式（８）にはＬeff やμ0 が含まれていないので、実効チャネル長Ｌeff の測定誤差やＬeff 依存性を有するμ0 の誤差に関係なく、Ｕ0 とΘ1effとの相関によりＲsdの抽出が可能になる。
【００４３】
ここで、本発明の実施例１においては、１／Ｙ2 −１／Ｖgeff2 相関関係を用いる。
なお、Ｙは、従来と同様に、Ｙ≡Ｉds（ｇm ）-1/2で定義され、
Ｙ≡Ｉds（ｇm ）-1/2
＝〔Ｕ0 Ｖds／（１−Θ2 Ｖgeff2 ）〕-1/2Ｖgeff        ・・・（１０）
で表されるので、式（１０）から、
１／Ｙ2 ＝（１／Ｕ0 Ｖds）×（１／Ｖgeff2 −Θ2 ）      ・・・（１１）
に変形する。
【００４４】
ここで、式（１１）は、１／Ｙ2 −１／Ｖgeff2 の相関に着目すると、ｙ＝αｘ＋βの一次式となるので、シミュレーションにおいてパラメータを変動させた場合に非常に変動を予測し易い関係式であり、且つ、パラメータはＶgeffとして含まれるＶthの一個だけになるので、シミュレーションが容易になる。
また、Θ2 は直線に対するズレとして現れることになる。
【００４５】
図４参照  
図４は、本発明の実施例１の半導体装置のシミュレーション法のフロー図であり、まず、第１段階Ａとして、各実効チャネル長Ｌeff のＭＯＳＦＥＴについてのＩds−Ｖg 曲線から、ｇm 及びＹを計算する。
【００４６】
次いで、第２段階Ｂとして、パラメータＶthの初期値をＶg0＝０として、上記の式（１１）を計算する。
【００４７】
次いで、第３段階Ｃとして、１／Ｙ2 −１／Ｖgeff2 が直線か否かを検証し、直線でない場合には、パラメータＶg0を変動させてフィッティングを行い、１／Ｙ2 −１／Ｖgeff2 が直線に最も近くなった場合、第４段階Ｄでその直線からＶth及びＵ0 を求める。
【００４８】
図５参照  
図５の左側は、本発明の実施例１のシミュレーション結果の説明図であり、右図は上述の特許文献１におけるＩds−Ｖg 曲線を互いに逆数にして図示したものである。
ここでは、直線に近いか否かを−□−で示すフィッティングターゲットのレンジにおけ
る微分値で評価しており、フィッティングターゲットのレンジにおいて、Ｖg0＝３．８〔Ｖ〕で示す線が最も直線に近いことが分かり、したがって、最適なＶthをＶth＝３．８〔Ｖ〕とする。
なお、図における○及び●は実測値を示しているが、○は、予めシミュレーション結果を評価を行うために決定したレンジ（フィッティングターゲット）を示しており、ｇmmax近傍よりやや大きいＶg の範囲の値を採用している。
【００４９】
一方、従来例を示す右図においては、Ｖg0＝３．６〜４．０〔Ｖ〕の範囲で同じような結果が得られるので、フィッティング結果のバラツキが大きく、精度を保証するのが困難であることが分かる。
【００５０】
図６参照  
図６は、後述する三次移動度減衰係数Θ3 を考慮に入れたシミュレーション結果と併せて示したものであり、式（１１）から明らかなように、本発明の実施例１のシミュレーション結果におけるＶth＝３．８〔Ｖ〕とした直線の傾斜が１／Ｕ0 Ｖdsを表すので、直線の傾斜１／Ｕ0 ＶdsからＵ0 が求まる。
なお、右図は上述の特許文献１におけるＩds−Ｖg 曲線を互いに逆数にして図示したものである。
【００５１】
次いで、第５段階Ｅにおいて、本発明の実施例１のシミュレーション結果におけるＶth＝３．８〔Ｖ〕とした直線のｙ切片が、−Θ2 ／Ｕ0 Ｖdsを表すので、第５段階Ｄで得られたＵ0 を用いることによって、Θ2 を求めることができる。
【００５２】
図７参照  
次いで、第６段階Ｆにおいて、４つのパラメータの組（Ｕ0 ，Θ1eff，Θ2 ，Ｖth）の内の残るΘ1effを、図７に示すＩds−Ｖg 曲線が実測値とモデルとが最も合うように最小二乗法によって決定する。
なお、図７においてはＹ−Ｖg 曲線及びｇm −Ｖg 曲線も併せて示しているが、Ｙ値はΘ1effに依存しない。
【００５３】
再び、図４参照  
以降は、各実効チャネル長Ｌeff のＭＯＳＦＥＴの全デバイスについての４つのパラメータの組（Ｕ0 ，Θ1eff，Θ2 ，Ｖth）の抽出が終了するまで第１段階Ａ乃至第６段階Ｆの工程を繰り返し行い、全て終了した場合に、実効チャネル長Ｌeff の異なる多数のデバイスの（Ｕ0 ，Θ1eff）相関から（Ｒsd, Θ1 ）を抽出する。
【００５４】
図８参照  
図８は、Θ1eff−Ｕ0 相関であり、上述の式（８）から、                              Θ1eff＝Θ1 ＋Ｕ0 Ｒsd 
で定義されるので、従来例と同様にΘ1eff−Ｕ0 相関の傾きがＲsdを表し、ｙ切片がΘ1 を表すので、Θ1eff−Ｕ0 相関から、（Ｒsd, Θ1 ）を抽出し、シミュレーションを終了する。
【００５５】
但し、このΘ1eff−Ｕ0 相関において、長さＬが極端に長いもの、Ｌが極端に短いもの、及び、幅Ｗが極端に短いものは抽出が困難で誤差の要因になるので排除することが望ましく、図８は中位のＬを用いたものであり、図から明らかなように良好に直線に乗るので、本モデルの妥当性が確認できた。
なお、この場合のデバイスの数は２個でも（Ｒsd, Θ1 ）の抽出は原理的に可能であるが、バラツキが非常に大きくなる。
【００５６】
以上、説明したように、本発明の実施例１においては、１／Ｙ2 −１／Ｖgeff2 の一つの相関関係のみを利用しており、且つ、同時に扱う見掛け上のフィッティングパラメータはＶthの一つだけであるのでシミュレーションが容易になり、また、１／Ｙ2 −１／Ｖgeff2 の相関を取ると一次式になるの式の見通しが非常に良くなり、図４におけるＶthの変動は２０回程度行うだけで良好な結果が得られる。
【実施例２】
【００５７】
次に、図９及び図６を参照して、本発明の実施例２のシミュレーション方法を説明するが、この本発明の実施例２のシミュレーション方法は上述の実施例１のシミュレーション方法で三次移動度減衰係数Θ3 を考慮したものである。
この場合の三次移動度減衰係数Θ3 は、式（９）を変形した下記の式（９′）の形で取り込んだものである。
１／Ｉds＝（１／Ｕ0 Ｖds）×（１／Ｖgeff＋Θ1eff＋Θ2 Ｖgeff＋Θ3 Ｖgeff2 ）
・・・（９′）
【００５８】
したがって、１／Ｙ2 は、
１／Ｙ2 ＝ｇm ／Ｉds2 
＝（１／Ｕ0 Ｖds）×（１／Ｖgeff2 −Θ2 −２Θ3 Ｖgeff）・・（１１′）となり、１／Ｙ2 −１／Ｖgeff2 に着目すると完全な直線ではないが直線に近い相関になる。
【００５９】
図９参照  
図９は、本発明の実施例２の半導体装置のシミュレーション法のフロー図であり、まず、第１段階Ａとして、各実効チャネル長Ｌeff のＭＯＳＦＥＴについてのＩds−Ｖg 曲線から、ｇm 及びＹを計算する。
【００６０】
次いで、第２段階Ｂとして、パラメータＶthの初期値をＶg0＝０、パラメータΘ3 の初期値を適当に設定して、上記の式（１１′）を計算する。
【００６１】
次いで、第３段階Ｃとして、１／Ｙ2 −１／Ｖgeff2 が実測とモデル式の間で近いか否かを検証し、乖離が大きい場合には、パラメータＶg0及びΘ3 を変動させてフィッティングを行い、１／Ｙ2 −１／Ｖgeff2 が実測とモデル式の間で最も近くなった場合、第４段階Ｄでその曲線からＶth及びＵ0 を求める。
また、直線からの乖離の程度が、実測及びモデル式の間で一致するように、最適なΘ3 の値を求める。
【００６２】
図６参照  
図６の左側は、本発明の実施例１のシミュレーション結果の説明図であり、右図は上述の特許文献１におけるＩds−Ｖg 曲線を互いに逆数にして図示したものである。
ここでは、直線に近いか否かを−□−で示すフィッティングターゲットのレンジにおけ
る微分値で評価しており、直線に一番近いと評価した相関曲線を上記の実施例１のＶth＝３．８〔Ｖ〕の場合の相関曲線とともに示している。
【００６３】
式（１１′）から明らかなように、本発明の実施例２のシミュレーション結果における最適なＶthとΘ3 の値の直線の傾斜が１／Ｕ0 Ｖdsを表すので、直線の傾斜１／Ｕ0 ＶdsからＵ0 が求まる。
【００６４】
次いで、第５段階Ｅにおいて、本発明の実施例２のシミュレーション結果における最適なＶthとΘ3 の値の相関曲線に適当な値のＶgeffを代入することによって、Θ2 を求めることができる。
【００６５】
次いで、第６段階Ｆにおいて、５つのパラメータの組（Ｕ0 ，Θ1eff，Θ2 ，Θ3 ，Ｖth）の内の残るΘ1effを、上述の図７に示すＩds−Ｖg 曲線が実測値とモデルとが最も合うように最小二乗法によって決定する。
【００６６】
以降は、上記の実施例１と全く同様に、各実効チャネル長Ｌeff のＭＯＳＦＥＴの全デバイスについての５つのパラメータの組（Ｕ0 ，Θ1eff，Θ2 ，Θ3 ，Ｖth）の抽出が終了するまで第１段階Ａ乃至第６段階Ｆの工程を繰り返し行い、全て終了した場合に、実効チャネル長Ｌeff の異なる多数のデバイスの（Ｕ0 ，Θ1eff）相関から（Ｒsd, Θ1 ）を抽出する。
【００６７】
この本発明の実施例２においては、三次移動度減衰係数Θ3 を考慮に入れているので、図６から明らかなように、Ｉdsの曲線とのフィッティング状況は二次移動度減衰係数Θ2 まで考慮した場合より明らかに良くなっており、モデルの精度としては良くなったの言える。
【実施例３】
【００６８】
次に、図１０乃至図１２を参照して、本発明の実施例３のシミュレーション方法を説明する。
この本発明の実施例３のシミュレーション方法においては、各基本式は上記の実施例１と全く同様であるが、ここでは、
φ＝Θ2 ／（Ｕ0 Ｖds）                  ・・・（１２）
で定義されるφを用いて上記の式（１１）を、
１／Ｙ2 ＝（１／Ｕ0 Ｖds）×（１／Ｖgeff2 −Θ2 ）
＝１／Ｕ0 ＶdsＶgeff2 −Θ2 ／Ｕ0 Ｖds
＝１／Ｕ0 ＶdsＶgeff2 −φ                      ・・・（１１″）
とし、φを移項するともに、平方根の逆数を取って、
１／（１／Ｙ2 ＋φ）1/2 ＝（Ｕ0 Ｖds）1/2 Ｖgeff            ・・・（１３）
としたものである。
【００６９】
この本発明の実施例３においては、１／Ｙ2 とＶgeffとの相関関係を、１／（１／Ｙ2 ＋φ）1/2 −Ｖgeff相関関係として取らえるものであり、仮にφ＝０とすると、式（１３）は、Ｙ∝Ｖgeffとなって、比例関係になるので、式の見通しが非常に良くなり、且つ、初期の段階、即ち、後述する第１段階乃至第３段階において着目するパラメータはφとして含まれるφの一個だけになるので、シミュレーションが容易になる。
【００７０】
図１０参照  
図１０は、本発明の実施例３の半導体装置のシミュレーション法のフロー図であり、まず、第１段階Ａとして、各実効チャネル長Ｌeff のＭＯＳＦＥＴについてのＩds−Ｖg 曲線から、ｇm 及びＹを計算する。
【００７１】
次いで、第２段階Ｂとして、パラメータφの初期値を設定して上記の式（１３）を計算する。
【００７２】
次いで、第３段階Ｃとして、１／（１／Ｙ2 ＋φ）1/2 −Ｖgeffが直線か否かを検証し、直線でない場合には、パラメータφを変動させてフィッティングを行い、１／（１／Ｙ2 ＋φ）1/2 −Ｖgeffが直線に最も近くなった場合、第４段階Ｄでその直線からＶth及びＵ0 を求める。
【００７３】
図１１参照  
図１１は、本発明の実施例３のシミュレーション結果の説明図であり、ここでも、直線に近いか否かを右側の縦軸で示す微分値で評価しており、フィッティングターゲットのレンジにおける微分値で評価すると、φ＝４．４×１０4 〔μｍ／ＶＡ〕の場合に最も直線に近いことが分かり、したがって、最適なφをφ＝４．４×１０4 〔μｍ／ＶＡ〕とする。
なお、図１１におけるφの変動は２０回程度行うだけで良好な結果が得られる。
【００７４】
図１２参照  
図１２は、本発明の実施例３のシミュレーション結果のφ＝４．４×１０4 〔μｍ／ＶＡ〕の場合を抜き出して実測値とともに改めて図示したものである。
この場合、上述の式（１３）の左辺と右辺を入れ換えた式から分かるように、相関曲線の傾斜が（Ｕ0 Ｖds）1/2 を表すので、直線の傾斜（Ｕ0 Ｖds）1/2 からＵ0 が求まる。
【００７５】
また、Θ2 は、上記の式（１２）に、φ＝４．４×１０4 〔μｍ／ＶＡ〕及び直線の傾斜（Ｕ0 Ｖds）1/2 から求めたＵ0 を代入することによって、得られる。
【００７６】
次いで、第５段階Ｅにおいて、本発明の実施例３のシミュレーション結果におけるφ＝４．４×１０4 の１／（１／Ｙ2 ＋φ）1/2 −Ｖg 相関曲線のｘ切片が、Ｖthを表す。
即ち、上述の式（４′）におけるＡbulk＝０となるように、Ｖd ＝−Ｖs ＝Ｖds／２の条件で実測を行っているので、上記式（４′）から、
Ｖgeff＝Ｖg −Ｖth−ＡbulkＶds／２                    ・・・（４′）
＝Ｖg −Ｖth
となり、図１２の相関曲線のｘ切片は、Ｖgeff＝０を意味するので、Ｖg ＝Ｖthとなる。
【００７７】
次いで、第６段階Ｆにおいて、４つのパラメータの組（Ｕ0 ，Θ1eff，Θ2 ，Ｖth）の内の残るΘ1effを、上述の図７に示すＩds−Ｖg 曲線が実測値とモデルとが最も合うように最小二乗法によって決定する。
【００７８】
再び、図１０参照  
以降は、各実効チャネル長Ｌeff のＭＯＳＦＥＴの全デバイスについての４つのパラメータの組（Ｕ0 ，Θ1eff，Θ2 ，Ｖth）の抽出が終了するまで第１段階Ａ乃至第６段階Ｆの工程を繰り返し行い、全て終了した場合に、実効チャネル長Ｌeff の異なる多数のデバイスの（Ｕ0 ，Θ1eff）相関から、上記の実施例１と全く同様に（Ｒsd, Θ1 ）を抽出する。
【００７９】
以上、説明したように、本発明の実施例３においては、φ＝Θ2 ／（Ｕ0 Ｖds）を導入して１／（１／Ｙ2 ＋φ）1/2 −Ｖgeffのみを利用しており、１／（１／Ｙ2 ＋φ）1/2 はφに対して単調な関係にあるので、式の見通しが非常に良くなり、且つ、同時に扱う見掛け上のフィッティングパラメータはφの一つだけであるのでシミュレーションが容易になる。
【実施例４】
【００８０】
次に、図１３及び図１４を参照して、本発明の実施例４のシミュレーション方法を説明するが、この本発明の実施例４のシミュレーション方法は上述の実施例３のシミュレーション方法で三次移動度減衰係数Θ3 を考慮したものである。
この場合の三次移動度減衰係数Θ3 は、式（９）を変形した下記の式（９′）の形で取り込んだものである。
１／Ｉds＝（１／Ｕ0 Ｖds）×（１／Ｖgeff＋Θ1eff＋Θ2 Ｖgeff＋Θ3 Ｖgeff2 ）
・・・（９′）
【００８１】
したがって、φ＝Θ／（Ｕ0 Ｖds）を導入すると、
１／（１／Ｙ2 ＋φ）1/2 ＝（Ｕ0 Ｖds）1/2 Ｖgeff／（１−２Θ3 Ｖgeff3 ）1/2 
・・・（１３′）
となり、１／（１／Ｙ2 ＋φ）1/2 −Ｖgeffの関係に着目すると完全な直線ではないが直線に近い相関になる。
【００８２】
図１３参照  
図１３は、本発明の実施例４の半導体装置のシミュレーション法のフロー図であり、まず、第１段階Ａとして、各実効チャネル長Ｌeff のＭＯＳＦＥＴについてのＩds−Ｖg 曲線から、ｇm 及びＹを計算する。
【００８３】
次いで、第２段階Ｂとして、パラメータφの初期値、パラメータΘ3 の初期値、及び、パラメータＶthの初期値を適当に設定して、上記の式（１３′）を計算する。
【００８４】
次いで、第３段階Ｃとして、１／（１／Ｙ2 ＋φ）1/2 −Ｖgeffが実測とモデル式の間で近いか否かを検証し、乖離が大きい場合には、パラメータφ，Θ3 ，Ｖthを変動させてフィッティングを行い、１／（１／Ｙ2 ＋φ）1/2 −Ｖgeffが実測とモデル式の間で最も近くなった場合、第４段階Ｄでその曲線からＵ0 を求める。
また、直線からの乖離の程度が、実測及びモデル式の間で一致するように、最適なΘ3 の値を求める。
【００８５】
図１４参照  
図１４は、本発明の実施例４のシミュレーション結果の説明図であり、ここでも、直線に近いか否かを右側の縦軸で示す微分値で評価しており、フィッティングターゲットのレンジにおける微分値で評価すると、直線に一番近いと評価した相関曲線はφ＝４．８×１０4 〔μｍ／ＶＡ〕の相関曲線になる。
【００８６】
この最適な相関が得られた場合のＶth、Θ3 、及び、φを式（１３′）に代入することによって、Ｕ0 が求まる。
【００８７】
次いで、第５段階Ｅにおいて、上記の式（１２）に、φ＝４．８×１０4 〔μｍ／ＶＡ〕及び式（１３′）から求めたＵ0 を代入することによって、Θ2 が得られる。
【００８８】
次いで、第６段階Ｆにおいて、５つのパラメータの組（Ｕ0 ，Θ1eff，Θ2 ，Θ3 ，Ｖth）うちの残るΘ1effを、上述の図７に示すＩds−Ｖg 曲線が実測値とモデルとが最も合うように最小二乗法によって決定する。
【００８９】
以降は、上記の実施例１と全く同様に、各実効チャネル長Ｌeff のＭＯＳＦＥＴの全デバイスについての５つのパラメータの組（Ｕ0 ，Θ1eff，Θ2 ，Θ3 ，Ｖth）の抽出が終了するまで第１段階Ａ乃至第６段階Ｆの工程を繰り返し行い、全て終了した場合に、実効チャネル長Ｌeff の異なる多数のデバイスの（Ｕ0 ，Θ1eff）相関から（Ｒsd, Θ1 ）を抽出する。
【００９０】
この本発明の実施例４においては、三次移動度減衰係数Θ3 を考慮に入れているので、モデルの精度をより高くすることができる。
但し、この場合はシミュレーションがかなり複雑になるので、実際には、Θ3 ＝−０．０３〔Ｖ-3〕程度の値に固定してフィッティングを行うのが現実的である。
【実施例５】
【００９１】
次に、図１５を参照して、本発明の実施例５のシミュレーション方法を説明するが、この本発明の実施例５のシミュレーション方法は上述の実施例４のシミュレーション方法と同様に三次移動度減衰係数Θ3 を考慮するとともに、モデル式からＵ0 Ｖdsのファクターを消去したものである。
【００９２】
即ち、上記の式（１３′）のＶg についての偏微分を取るとともに、その値で式（１３′）を割ったものであり、
１／（１／Ｙ2 ＋φ）1/2 ／｛Δ〔１／（１／Ｙ2 ＋φ）1/2 〕／ΔＶg ｝
＝（１−２Θ3 Ｖgeff3 ）Ｖgeff／（１＋３Θ3 Ｖgeff2 −２Θ3 Ｖgeff3 ）
・・・（１４）
となる。
なお、ここでは、明細書の作成の都合上、偏微分をΔｙ／Δｘの形で表している。
【００９３】
この式（１４）においては、左辺は測定データと一つのフィッティングパラメータφのみから表され、一方、右辺はΘ3 とＶgeff（従って、Ｖth）の二つのフィッティングパラメータで表されることになり、フィッティングパラメータＵ0 が見掛け上消える。
【００９４】
図１５参照  
図１５は、本発明の実施例５のシミュレーション結果の説明図であり、シミュレーション法のフロー自体は、図１３に示したフロー図におけるモデル式（１３′）を式（１４）に置き換えたものである。
図１５においては、下側に図１４を併せて示しており、φ＝４．８×１０4 〔μｍ／ＶＡ〕でΘ3 ＝−０．０３〔Ｖ-3〕の場合に比較的良い結果が得られる。
【００９５】
この実施例５においてはＵ0 が独立のパラメータとして見掛け上現れないので、実施例４に比べてフィッティング操作が容易になる。
但し、直線性を評価する場合に微分が２回入るので、測定ノイズの影響を若干受けやすくなる。
【００９６】
なお、フィッティングを簡単にするためには、上記の実施例４の場合と同様に、Θ3 ＝−０．０３〔Ｖ-3〕程度の値に固定してフィッティングを行うとフィッティングパラメータはＶthとφの２つになるが、これをｓｅｌｆ−ｃｏｎｓｉｓｔｅｎｔ（自己無撞着）に解いても良いし、或いは、多変数の非線形方程式として多くのＣＰＵコストを費やして数値解法で解いても良い。
【００９７】
以上、本発明の各実施例を説明してきたが、解析の最終段階において、必要な実効チャネル長Ｌeff を、上述の特許文献１における実施例２と全く同様にシミュレータＢＳＩＭ３のＣ−Ｖ特性に関するモデル式を導入しても良いものである。
【００９８】
この場合のモデル式としては、Ｃinv を反転層容量、ＣOVはオーバラップ容量、Ｑinv を反転層電荷量とした場合、
Ｃinv −ＣOV＝Ｌeff Ｗeff ＣOX          ・・・（１５）
Ｑinv （Ｖg ）＝∫Ｃinv （Ｖg ′）ｄＶg ′〔Ｖg ′＝Ｖｔｈ→Ｖg 〕・・（１６）で定義されるＣinv −Ｖg 曲線及びＱinv −Ｖg 曲線を用いる。
【００９９】
なお、式（１５）は、実験値のＣinv 及びＣOVをモデル化した式の内で最も簡単なもので、モデルパラメータＬeff ，Ｗeff 、ＣOXとの対応関係を示す式となってる。
一方、式（１６）は、それを積分して反転層電荷量Ｑinv として示したものである。
【０１００】
そして、実測値のＣinv −Ｖg 曲線或いはＱinv −Ｖg 曲線に一致するように、他のＩds−Ｖg 曲線等を同時参照しながらフィッティングを行ってモデルパラメータＬeff ，Ｗeff 、ＣOXの抽出を行うことによってパラメータ抽出精度を高めることができる。
【０１０１】
以上のような形態により、ＭＯＳＦＥＴの高精度なモデル化を行うことができる。
即ち、抽出したパラメータは実体のＭＯＳＦＥＴの線型領域における電気的な振る舞いを物理的な意味付けを正しく伴って精度良く抽出されている。
【０１０２】
本発明の手法によって実現したモデルは、回路シミュレータに取り込んで回路設計に用いても良いし、或いは、実効的な反転層移動度μeff 、直列寄生抵抗Ｒsdなどのモデルパラメータに着目し、ＭＯＳＦＥＴの製造プロセス開発における指標として、プロセス設計に用いても良い。
【０１０３】
ここで再び図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照  
（付記１）  単体のＭＯＳＦＥＴにおいて、実効的な反転層移動度をμeff 、実効チャネル幅をＷeff 、実効チャネル長をＬeff 、単位面積当たりのゲート絶縁膜容量をＣOX、実効的なゲート電圧をＶgeff、Ｖgeff＝０の時の実効的な反転層移動度をμ0 とした場合にＵ0 ＝μ0 Ｗeff ＣOX／Ｌeff で表されるＵ0 、実効一次移動度減衰係数をΘ1eff、二次移動度減衰係数をΘ2 、しきい値電圧をＶth、及び、相補コンダクタンスをｇm とした場合に、ＹをＹ≡Ｉds（ｇm ）-1/2とするとともに、相関を求める一方の変数として１／Ｙ2 を含むモデル式を用いることによって、同時に扱う見掛け上のフィッティングパラメータを３個以下とすることによって、少なくともΘ1eff，Θ2 ，Ｕ0 及びＶthを含む組の最適解を求め、前記最適解に基づいて、直列寄生抵抗Ｒsdと一次移動度減衰係数をΘ1 を求めることを特徴とする半導体装置の評価方法。
（付記２）  上記相関を、１／Ｙ2 −１／Ｖgeff2 の相関とすることによって、上記見掛け上のフィッティングパラメータをＶthとして、（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求めることを特徴とする付記１記載の半導体装置の評価方法。
（付記３）  上記相関を、φをφ＝Θ2 ／（Ｕ0 Ｖds）〔但し、Ｖdsはソース電位を基準としたドレイン電圧〕として、（１／Ｙ2 ＋φ）-1/2−Ｖgeffの相関とすることによって、上記見掛け上のフィッティングパラメータをφとして、（Θ1eff，Θ2 ，Ｕ0 ，Ｖth）の組の最適解を求めることを特徴とする付記１記載の半導体装置の評価方法。
（付記４）  上記評価方法において三次移動度減衰係数Θ3 を導入し、上記見掛け上のフィッティングパラメータにΘ3 を追加して、（Θ1eff，Θ2 ，Θ3 ，Ｕ0 ，Ｖth）の組の最適解を求めることを特徴とする付記１に記載の半導体装置の評価方法。
（付記５）  上記モデル式として、付記４に用いるモデル式をゲート電圧Ｖg で偏微分するとともに、付記４に用いるモデル式を偏微分で割った式を用いることを特徴とする付記４記載の半導体装置の評価方法。
（付記６）  上記三次移動度減衰係数Θ3 を、μeff ＝μ0 ／（１＋Θ1 Ｖgeff＋Θ2 Ｖgeff2 ＋Θ3 Ｖgeff3 ）として導入することを特徴とする付記４また５に記載の半導体装置の評価方法。
（付記７）  複数の実効ゲート長に対する、上記最適解としてΘ1effとＵ0 との相関曲線の傾斜から直列寄生抵抗Ｒsdを求めることを特徴とする付記２乃至６のいずれか１に記載の半導体装置の評価方法。
（付記８）  付記１乃至７のいずれか１に記載の半導体装置の評価方法の手順を用いて抽出したモデルパラメータを使用することを特徴とする半導体装置の設計方法。
（付記９）  付記１乃至７のいずれか１に記載の半導体装置の評価方法の手順を解析ソフトウエアとして搭載したことを特徴とする半導体装置の解析装置。
【産業上の利用可能性】
【０１０４】
本発明の活用例としては、ＭＯＳ型半導体集積回路装置のデバイス設計、回路設計におけるシミュレーションが典型的であるが、実デバイスのリバースエンジアリングにも適用できるものであり、そのシミュレーション結果に基づいて実デバイスにおける製造欠陥等を推測することが可能になる。
【図面の簡単な説明】
【０１０５】
【図１】本発明の原理的構成の説明図である。
【図２】本発明の実施例１においてシミュレーション対象となるＭＯＳＦＥＴの概略的断面図である。
【図３】図２に示したＭＯＳＦＥＴの等価回路図である。
【図４】本発明の実施例１の半導体装置のシミュレーション法のフロー図である。
【図５】本発明の実施例１のシミュレーション結果の説明図である。
【図６】三次移動度減衰係数Θ3 を考慮に入れたシミュレーション結果の説明図である。
【図７】本発明の実施例１のシミュレーションにおけるΘ1effのフィッティング結果の説明図である。
【図８】Θ1eff−Ｕ0 相関の説明図である。
【図９】本発明の実施例２の半導体装置のシミュレーション法のフロー図である。
【図１０】本発明の実施例３の半導体装置のシミュレーション法のフロー図である。
【図１１】本発明の実施例３のシミュレーション結果の説明図である。
【図１２】本発明の実施例３のシミュレーション結果のφ＝４．４×１０4 〔μｍ／ＶＡ〕の場合の説明図である。
【図１３】本発明の実施例４の半導体装置のシミュレーション法のフロー図である。
【図１４】本発明の実施例４のシミュレーション結果の説明図である。
【図１５】本発明の実施例５のシミュレーション結果の説明図である。
【図１６】本発明者の提案による従来のシミュレーション方法のアルゴリズム大枠の説明図である。
【符号の説明】
【０１０６】
１０  ＭＯＳＦＥＴ
１１  ｐ型半導体領域
１２  埋込絶縁膜
１３  ゲート絶縁膜
１４  ゲート電極
１５  サイドウォール
１６  ｎ型ソース・ドレイン領域
１７  チャネル領域
１８  ポケット領域
１９  保護絶縁膜
２０  真性ＭＯＳＦＥＴ
【図１】
2008117802.tif 000003
【図２】
2008117802.tif 000004
【図３】
2008117802.tif 000005
【図４】
2008117802.tif 000006
【図５】
2008117802.tif 000007
【図６】
2008117802.tif 000008
【図７】
2008117802.tif 000009
【図８】
2008117802.tif 000010
【図９】
2008117802.tif 000011
【図１０】
2008117802.tif 000012
【図１１】
2008117802.tif 000013
【図１２】
2008117802.tif 000014
【図１３】
2008117802.tif 000015
【図１４】
2008117802.tif 000016
【図１５】
2008117802.tif 000017
【図１６】
2008117802.tif 000018