(57)【要約】【課題】アナログ入力ユニットのＡ／Ｄ変換器の誤差を迅速かつ容易に補正することができるシーケンスコントローラを提供する。【解決手段】シーケンスコントローラ１０は、アナログ入力ユニット１１とＣＰＵユニット１２とを備えている。ＣＰＵユニット１２のＣＰＵ１５は、理想電圧値の信号をＤ／Ａ変換器１６へ送り、Ｄ／Ａ変換器１６は基準アナログ電圧をＡ／Ｄ変換器１４へ送り、Ａ／Ｄ変換器１４は基準アナログ電圧を実際の変換特性データＡに基づいて基準デジタル電圧に変換する。その後ＣＰＵ１５は、基準デジタル電圧と理想電圧値とに基づいて誤差値を算出して格納メモリ１７に格納する。ＣＰＵ１５は、格納メモリ１７に格納されている２つの誤差値に基づいて、アナログ入力部１３へ入力されたアナログ電圧がＡ／Ｄ変換器１４により変換されたデジタル値を補正する。【選択図】図１
2008046973.tif 000002
【特許請求の範囲】
【請求項１】
外部からアナログ電圧が入力されるアナログ入力部と、アナログ電圧をデジタル値に変換するＡ／Ｄ変換器と、デジタル値をアナログ電圧に変換するＤ／Ａ変換器と、誤差値が格納される格納メモリと、アナログ入力部とＡ／Ｄ変換器との間の接続を、Ｄ／Ａ変換器とＡ／Ｄ変換器との間の接続に切換える入力切換スイッチとを有するアナログ入力ユニットと、
アナログ入力ユニットのＡ／Ｄ変換器からのデジタル値が入力されるＣＰＵを有するＣＰＵユニットと、を備え、
ＣＰＵユニットのＣＰＵは、入力切換スイッチによりＤ／Ａ変換器とＡ／Ｄ変換器との間を接続した場合に、第１理想電圧値の信号をＤ／Ａ変換器へ送り、Ｄ／Ａ変換器は、第１理想電圧値に基づく第１基準アナログ電圧をＡ／Ｄ変換器へ送り、その後Ａ／Ｄ変換器は、第１基準アナログ電圧を実際の変換特性データＡに基づいて第１基準デジタル電圧に変換し、その後ＣＰＵユニットのＣＰＵが、この第１基準デジタル電圧と第１理想電圧値とに基づいて第１誤差値を算出して第１誤差値を格納メモリに格納し、
ＣＰＵユニットのＣＰＵは、入力切換スイッチによりＤ／Ａ変換器とＡ／Ｄ変換器との間を接続した場合に、第２理想電圧値の信号をＤ／Ａ変換器へ送り、Ｄ／Ａ変換器は、第２理想電圧値に基づく第２基準アナログ電圧をＡ／Ｄ変換器へ送り、その後Ａ／Ｄ変換器は、第２基準アナログ電圧を実際の変換特性データＡに基づいて第２基準デジタル電圧に変換し、その後ＣＰＵユニットのＣＰＵが、この第２基準デジタル電圧と第２理想電圧値とに基づいて第２誤差値を算出して第２誤差値を格納メモリに格納し、
ＣＰＵユニットのＣＰＵは、入力切換スイッチによりアナログ入力部とＡ／Ｄ変換器との間を接続した場合に、格納メモリに格納されている第１誤差値と第２誤差値とに基づいて、アナログ入力部へ入力されたアナログ電圧がＡ／Ｄ変換器により変換されたデジタル値を補正することを特徴とするシーケンスコントローラ。
【請求項２】
外部からアナログ電圧が入力されるアナログ入力部と、アナログ電圧をデジタル値に変換するＡ／Ｄ変換器と、誤差値が格納される格納メモリとを有するアナログ入力ユニットと、
アナログ入力ユニットのＡ／Ｄ変換器からのデジタル値が入力されるＣＰＵを有するＣＰＵユニットと、
デジタル値をアナログ電圧に変換するＤ／Ａ変換器を有するとともに、アナログ入力ユニットとＣＰＵユニットに接続自在に設けられたＤ／Ａユニットと、を備え、
ＣＰＵユニットのＣＰＵは、Ｄ／Ａユニットをアナログ入力ユニットとＣＰＵユニットに接続した状態で第１理想電圧値の信号をＤ／Ａ変換器へ送り、Ｄ／Ａ変換器は、第１理想電圧値に基づく第１基準アナログ電圧をアナログ入力部を介してＡ／Ｄ変換器へ送り、その後Ａ／Ｄ変換器は、第１基準アナログ電圧を実際の変換特性データＡに基づいて第１基準デジタル電圧に変換し、その後ＣＰＵユニットのＣＰＵが、この第１基準デジタル電圧と第１理想電圧値とに基づいて第１誤差値を算出して第１誤差値を格納メモリに格納し、
ＣＰＵユニットのＣＰＵは、Ｄ／Ａユニットをアナログ入力ユニットとＣＰＵユニットに接続した状態で第２理想電圧値の信号をＤ／Ａ変換器へ送り、Ｄ／Ａ変換器は、第２理想電圧値に基づく第２基準アナログ電圧をアナログ入力部を介してＡ／Ｄ変換器へ送り、その後Ａ／Ｄ変換器は、第２基準アナログ電圧を実際の変換特性データＡに基づいて第２基準デジタル電圧に変換し、その後ＣＰＵユニットのＣＰＵが、この第２基準デジタル電圧と第２理想電圧値とに基づいて第２誤差値を算出して第２誤差値を格納メモリに格納し、
ＣＰＵユニットのＣＰＵは、Ｄ／Ａユニットのアナログ入力ユニットとＣＰＵユニットとの接続を解除した状態で格納メモリに格納されている第１誤差値と第２誤差値とに基づいて、アナログ入力部へ入力されたアナログ電圧がＡ／Ｄ変換器により変換されたデジタル値を補正することを特徴とするシーケンスコントローラ。
【請求項３】
アナログ入力ユニットは、ＣＰＵユニットのＣＰＵに接続され、第１理想電圧値側と第２理想電圧値側とを切換可能なテストスイッチを更に有し、
ＣＰＵユニットのＣＰＵは、テストスイッチが第１理想電圧値側にある場合に第１理想電圧値の信号をＤ／Ａ変換器へ送り、テストスイッチが第２理想電圧値側にある場合に第２理想電圧値の信号をＤ／Ａ変換器へ送ることを特徴とする請求項１または２に記載のシーケンスコントローラ。
【請求項４】
ＣＰＵユニットは、アナログ入力ユニットの格納メモリに接続され、この格納メモリからのデータを蓄積可能なメモリ部を有していることを特徴とする請求項１または２に記載のシーケンスコントローラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ入力ユニットとＣＰＵユニットとを有するシーケンスコントローラに係り、とりわけアナログ入力ユニットのＡ／Ｄ変換器により生じる電圧の誤差を簡単に補正することができるシーケンスコントローラに関する。
【背景技術】
【０００２】
一般に、シーケンスコントローラのアナログ入力ユニットは、アナログ入力部に入力されたアナログ電圧をＡ／Ｄ変換器を介してデジタル値に変換する機能を有する。しかしながら、アナログ入力ユニットのＡ／Ｄ変換器は、入力されたアナログ電圧に対して誤差を含んだデジタル値を出力する特性を有している。このため、アナログ入力部に誤差補正回路が組み込まれている。このような誤差補正回路は、アナログ入力部毎に固有のものであり、またＡ／Ｄ変換器の誤差も様々であるため、誤差を補正するための誤差補正回路に含まれる抵抗器の抵抗値を一定にすることができない。
【０００３】
このため、一般に誤差補正回路は、固定抵抗器ではなく可変抵抗器を有しており、この可変抵抗器の抵抗値を変化させて誤差を調整している。
【０００４】
このような従来のアナログユニットを含むシーケンスコントローラを図４に示す。
図４において、シーケンスコントローラ５０は、アナログ入力ユニット５１とＣＰＵユニット５２とを備えている。このうちアナログ入力ユニット５１は、外部からアナログ電圧が入力されるアナログ入力部５３と、アナログ電圧をデジタル値に変換するＡ／Ｄ変換器５４とを有している。また、アナログ入力部５３はゼロ調整用可変抵抗６２ａとスパン調整用可変抵抗６２ｂとを有している。他方、ＣＰＵユニット５２はＣＰＵ５５を有しており、このＣＰＵ５５はＣＰＵユニット５２外部のパソコン６１と接続されている。
【０００５】
次に、このようなシーケンスコントローラ５０においてアナログ入力ユニット５１のＡ／Ｄ変換器５４の誤差を補正する方法について、具体的数値に基づき図３および図４を用いて説明する。
【０００６】
まず、アナログ入力ユニット５１のアナログ入力部５３に対し、更正された第１基準アナログ電圧（例えば０．０Ｖとする）を入力する。この際Ａ／Ｄ変換器５４は、第１基準アナログ電圧（０．０Ｖ）を実際の変換特性データＡ（図３参照）に基づいて誤差を含む第１基準デジタル値（例えば０．３Ｖ）に変換する。その後Ａ／Ｄ変換器５４は、ＣＰＵユニット５２のＣＰＵ５５に第１基準デジタル値（０．３Ｖ）を出力する。また、ＣＰＵユニット５２のＣＰＵ５５は、パソコン６１のモニタ６１ａに「０．３」と表示させる。
【０００７】
次に、パソコン６１のモニタ６１ａを見ながらゼロ調整用可変抵抗６２ａを操作し、パソコン６１のモニタ６１ａ上に「０．０」と表示されるようにゼロ調整用可変抵抗６２ａを調整する。
【０００８】
次に、アナログ入力ユニット５１のアナログ入力部５３に対し、更正された第２基準アナログ電圧（例えば５．０Ｖとする）を入力する。この際Ａ／Ｄ変換器５４は、第２基準アナログ電圧（５．０Ｖ）を上述した実際の変換特性データＡ（図３参照）に基づいて誤差を含む第２基準デジタル値（例えば４．５Ｖ）に変換する。その後Ａ／Ｄ変換器５４は、ＣＰＵユニット５２のＣＰＵ５５に第１基準デジタル値（４．５Ｖ）を出力する。また、ＣＰＵユニット５２のＣＰＵ５５は、パソコン６１のモニタ６１ａに「４．５」と表示させる。
【０００９】
次に、パソコン６１のモニタ６１ａを見ながらスパン調整用可変抵抗６２ｂを操作し、パソコン６１のモニタ６１ａ上に「５．０」と表示されるようにスパン調整用可変抵抗６２ｂを調整する。
【００１０】
このようにして、Ａ／Ｄ変換器５４が出力するデジタル値が図３の理想の変換特性データＢとなるように上述した調整手順を繰り返す。すなわち、第１基準アナログ電圧（０．０Ｖ）をアナログ入力部５３に入力した際、モニタ６１ａ上に「０．０」と表示され、かつ第２基準アナログ電圧（５．０Ｖ）をアナログ入力部５３に入力した際、モニタ６１ａ上に「５．０」と表示されるようになるまでゼロ調整用可変抵抗６２ａおよびスパン調整用可変抵抗６２ｂを交互に調整する作業を繰り返す。
【００１１】
しかしながら、このような誤差を補正する作業はアナログ入力部５３ごとに行わなければならないので、とりわけアナログ入力ユニット５１が複数のアナログ入力部５３を有している場合など、手間や時間が大幅にかかっている。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明はこのような点を考慮してなされたものであり、アナログ入力ユニットが格納メモリを有していることにより、ゼロ調整用可変抵抗およびスパン調整用可変抵抗を用いることなく、アナログ入力ユニットのＡ／Ｄ変換器の誤差を迅速かつ容易に補正することができるシーケンスコントローラを提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明は、外部からアナログ電圧が入力されるアナログ入力部と、アナログ電圧をデジタル値に変換するＡ／Ｄ変換器と、デジタル値をアナログ電圧に変換するＤ／Ａ変換器と、誤差値が格納される格納メモリと、アナログ入力部とＡ／Ｄ変換器との間の接続を、Ｄ／Ａ変換器とＡ／Ｄ変換器との間の接続に切換える入力切換スイッチとを有するアナログ入力ユニットと、アナログ入力ユニットのＡ／Ｄ変換器からのデジタル値が入力されるＣＰＵを有するＣＰＵユニットと、を備え、ＣＰＵユニットのＣＰＵは、入力切換スイッチによりＤ／Ａ変換器とＡ／Ｄ変換器との間を接続した場合に、第１理想電圧値の信号をＤ／Ａ変換器へ送り、Ｄ／Ａ変換器は、第１理想電圧値に基づく第１基準アナログ電圧をＡ／Ｄ変換器へ送り、その後Ａ／Ｄ変換器は、第１基準アナログ電圧を実際の変換特性データＡに基づいて第１基準デジタル電圧に変換し、その後ＣＰＵユニットのＣＰＵが、この第１基準デジタル電圧と第１理想電圧値とに基づいて第１誤差値を算出して第１誤差値を格納メモリに格納し、ＣＰＵユニットのＣＰＵは、入力切換スイッチによりＤ／Ａ変換器とＡ／Ｄ変換器との間を接続した場合に、第２理想電圧値の信号をＤ／Ａ変換器へ送り、Ｄ／Ａ変換器は、第２理想電圧値に基づく第２基準アナログ電圧をＡ／Ｄ変換器へ送り、その後Ａ／Ｄ変換器は、第２基準アナログ電圧を実際の変換特性データＡに基づいて第２基準デジタル電圧に変換し、その後ＣＰＵユニットのＣＰＵが、この第２基準デジタル電圧と第２理想電圧値とに基づいて第２誤差値を算出して第２誤差値を格納メモリに格納し、ＣＰＵユニットのＣＰＵは、入力切換スイッチによりアナログ入力部とＡ／Ｄ変換器との間を接続した場合に、格納メモリに格納されている第１誤差値と第２誤差値とに基づいて、アナログ入力部へ入力されたアナログ電圧がＡ／Ｄ変換器により変換されたデジタル値を補正することを特徴とするシーケンスコントローラである。
【００１４】
本発明は、外部からアナログ電圧が入力されるアナログ入力部と、アナログ電圧をデジタル値に変換するＡ／Ｄ変換器と、誤差値が格納される格納メモリとを有するアナログ入力ユニットと、アナログ入力ユニットのＡ／Ｄ変換器からのデジタル値が入力されるＣＰＵを有するＣＰＵユニットと、デジタル値をアナログ電圧に変換するＤ／Ａ変換器を有するとともに、アナログ入力ユニットとＣＰＵユニットに接続自在に設けられたＤ／Ａユニットと、を備え、ＣＰＵユニットのＣＰＵは、Ｄ／Ａユニットをアナログ入力ユニットとＣＰＵユニットに接続した状態で第１理想電圧値の信号をＤ／Ａ変換器へ送り、Ｄ／Ａ変換器は、第１理想電圧値に基づく第１基準アナログ電圧をアナログ入力部を介してＡ／Ｄ変換器へ送り、その後Ａ／Ｄ変換器は、第１基準アナログ電圧を実際の変換特性データＡに基づいて第１基準デジタル電圧に変換し、その後ＣＰＵユニットのＣＰＵが、この第１基準デジタル電圧と第１理想電圧値とに基づいて第１誤差値を算出して第１誤差値を格納メモリに格納し、ＣＰＵユニットのＣＰＵは、Ｄ／Ａユニットをアナログ入力ユニットとＣＰＵユニットに接続した状態で第２理想電圧値の信号をＤ／Ａ変換器へ送り、Ｄ／Ａ変換器は、第２理想電圧値に基づく第２基準アナログ電圧をアナログ入力部を介してＡ／Ｄ変換器へ送り、その後Ａ／Ｄ変換器は、第２基準アナログ電圧を実際の変換特性データＡに基づいて第２基準デジタル電圧に変換し、その後ＣＰＵユニットのＣＰＵが、この第２基準デジタル電圧と第２理想電圧値とに基づいて第２誤差値を算出して第２誤差値を格納メモリに格納し、ＣＰＵユニットのＣＰＵは、Ｄ／Ａユニットをアナログ入力ユニットとＣＰＵユニットに解除した状態で格納メモリに格納されている第１誤差値と第２誤差値とに基づいて、アナログ入力部へ入力されたアナログ電圧がＡ／Ｄ変換器により変換されたデジタル値を補正することを特徴とするシーケンスコントローラである。
【００１５】
本発明は、アナログ入力ユニットは、ＣＰＵユニットのＣＰＵに接続され、第１理想電圧値側と第２理想電圧値側とを切換可能なテストスイッチを更に有し、ＣＰＵユニットのＣＰＵは、テストスイッチが第１理想電圧値側にある場合に第１理想電圧値の信号をＤ／Ａ変換器へ送り、テストスイッチが第２理想電圧値側にある場合に第２理想電圧値の信号をＤ／Ａ変換器へ送ることを特徴とするシーケンスコントローラである。
【００１６】
本発明は、ＣＰＵユニットは、アナログ入力ユニットの格納メモリに接続され、この格納メモリからのデータを蓄積可能なメモリ部を有していることを特徴とするシーケンスコントローラである。
【発明の効果】
【００１７】
本発明によれば、アナログ入力ユニットが誤差値が格納される格納メモリを有しているので、ゼロ調整用可変抵抗およびスパン調整用可変抵抗を用いることなく、アナログ入力ユニットのＡ／Ｄ変換器の誤差を迅速かつ容易に補正することができる。
【００１８】
また、本発明によれば、アナログ入力ユニットが入力切換スイッチを有しているので、アナログ入力部とＡ／Ｄ変換器との間の接続（通常モード）とＤ／Ａ変換器とＡ／Ｄ変換器との間の接続（テストモード）とを容易に切換えることができる。
【００１９】
さらに、本発明によれば、アナログ入力ユニットが第１理想電圧値側と第２理想電圧値側とを切換可能なテストスイッチを有しているので、このテストスイッチを切換えることによりアナログ入力ユニットのＡ／Ｄ変換器の誤差を更に迅速かつ容易に補正することができる。
【００２０】
さらにまた、本発明によれば、ＣＰＵユニットが格納メモリからのデータを蓄積可能なメモリ部を有しているので、ＣＰＵユニットのＣＰＵがこのメモリ部を参照してＡ／Ｄ変換器の誤差を補正することができる。
【発明を実施するための最良の形態】
【００２１】
第１の実施の形態
以下、本発明の第１の実施の形態について、図１および図３を参照して説明する。
ここで、図１は、本発明の第１の実施の形態を示す概略構成図であり、図３は、Ａ／Ｄ変換器による実際の変換特性データＡと理想の変換特性データＢとの関係を示すグラフである。
【００２２】
まず、図１により、本実施の形態によるシーケンスコントローラの概略について説明する。
図１に示すように、シーケンスコントローラ１０は、アナログ入力ユニット１１とＣＰＵユニット１２とを備えている。このうちアナログ入力ユニット１１は、外部からアナログ電圧が入力されるアナログ入力部１３と、アナログ電圧をデジタル値に変換するＡ／Ｄ変換器１４と、デジタル値をアナログ電圧に変換する更正されたＤ／Ａ変換器１６とを有している。また、アナログ入力ユニット１１は、誤差値が格納される例えばＥＥＰＲＯＭ（電気的に書き換え可能なＲＯＭ）からなる格納メモリ１７と、アナログ入力部１３とＡ／Ｄ変換器１４との間の接続（符号１８ａ）を、Ｄ／Ａ変換器１６とＡ／Ｄ変換器１４との間の接続（符号１８ｂ）に切換える入力切換スイッチ１８と、ＣＰＵユニット１２のＣＰＵ１５に接続され、第１理想電圧値側（符号１９ａ）と第２理想電圧値側（符号１９ｂ）とを切換可能な中立付テストスイッチ１９とを更に有している。
【００２３】
また、ＣＰＵユニット１２は、アナログ入力ユニット１１のＡ／Ｄ変換器１４からのデジタル値が入力されるＣＰＵ１５と、アナログ入力ユニット１１の格納メモリ１７に接続され、この格納メモリ１７からのデータを蓄積可能なメモリ部２０とを有している。
【００２４】
次に、このような構成からなる本実施の形態の作用について述べる。
まず、ＣＰＵユニット１２のＣＰＵ１５が２つの誤差値（第１誤差値および第２誤差値）を算出して、これをアナログ入力ユニット１１の格納メモリ１７へ格納する手順について述べる（テストモード）。ここで、上述したＡ／Ｄ変換器５４と同様、Ａ／Ｄ変換器１４は、図３に示す実際の変換特性データＡに従ってアナログ電圧をデジタル値に変換して誤差を生じさせるものとし、これを図３に示す理想の変換特性データＢとなるように補正するものとする。
【００２５】
まず、図１において、アナログ入力ユニット１１のテストスイッチ１９を第１理想電圧値（０Ｖ）側に切換える（符号１９ａ）。この際、ＣＰＵユニット１２のＣＰＵ１５は、第１理想電圧値（０Ｖ）の信号をＤ／Ａ変換器１６へ送る（符号３１）。また、ＣＰＵ１５は、入力切換スイッチ１８に対して切換信号を送信し（符号３２）、入力切換スイッチ１８を符号１８ｂ側（テストモード側）に切換えてＤ／Ａ変換器１６とＡ／Ｄ変換器１４との間を接続する。
【００２６】
次に、Ｄ／Ａ変換器１６は、第１理想電圧値（０Ｖ）に基づく第１基準アナログ電圧（０Ｖ）を入力切換スイッチ１８を介してＡ／Ｄ変換器１４へ送る（符号３３）。
【００２７】
その後、Ａ／Ｄ変換器１４は、第１基準アナログ電圧（０Ｖ）を実際の変換特性データＡに基づいて誤差を含む第１基準デジタル電圧（０．３Ｖ）に変換し、この第１基準デジタル電圧（０．３Ｖ）をＣＰＵユニット１２のＣＰＵ１５へ送る（符号３４）。
【００２８】
その後、ＣＰＵ１５が、この第１基準デジタル電圧（０．３Ｖ）と第１理想電圧値（０Ｖ）とに基づいて第１誤差値（０Ｖ−０．３Ｖ＝−０．３Ｖ）を算出して、この第１誤差値（−０．３Ｖ）を格納メモリ１７に格納する（符号３５）。
【００２９】
次に、アナログ入力ユニット１１のテストスイッチ１９を第２理想電圧値（５Ｖ）側に切換える（符号１９ｂ）。この場合、ＣＰＵユニット１２のＣＰＵ１５は、第２理想電圧値（５Ｖ）の信号をＤ／Ａ変換器１６へ送る（符号３１）。この場合、上述したように入力切換スイッチ１８は符号１８ｂ側（テストモード側）にあり、Ｄ／Ａ変換器１６とＡ／Ｄ変換器１４との間が接続されている。
【００３０】
次に、Ｄ／Ａ変換器１６は、第２理想電圧値（５Ｖ）に基づく第２基準アナログ電圧（５Ｖ）を入力切換スイッチ１８を介してＡ／Ｄ変換器１４へ送る（符号３３）。
【００３１】
その後、Ａ／Ｄ変換器１４は、第２基準アナログ電圧（５Ｖ）を実際の変換特性データＡに基づいて誤差を含む第２基準デジタル電圧（４．５Ｖ）に変換し、この第２基準デジタル電圧（４．５Ｖ）をＣＰＵユニット１２のＣＰＵ１５へ送る（符号３４）。
【００３２】
その後、ＣＰＵ１５が、この第２基準デジタル電圧（４．５Ｖ）と第２理想電圧値（５Ｖ）とに基づいて第２誤差値（５．０Ｖ−４．５Ｖ＝＋０．５Ｖ）を算出して、この第２誤差値（＋０．５Ｖ）を格納メモリ１７に格納する（符号３５）。
【００３３】
次に、このようにして２つの誤差値が格納メモリ１７に格納された後、アナログ入力部１３へ入力されたアナログ電圧がＡ／Ｄ変換器１４によりデジタル値に変換され、このデジタル値をＣＰＵ１５が補正する手順について述べる（通常モード）。
【００３４】
まず、ＣＰＵ１５が入力切換スイッチ１８に対して切換信号を送信し（符号３２）、入力切換スイッチ１８を符号１８ａ側（通常モード側）に切換え、アナログ入力部１３とＡ／Ｄ変換器１４との間が接続される。
【００３５】
次に、アナログ入力部１３へアナログ電圧が入力される（符号３６）。このアナログ入力部１３へ入力されたアナログ電圧は、Ａ／Ｄ変換器１４により実際の変換特性データＡに基づいて誤差を含むデジタル値（ＥＤ）に変換され、このデジタル値（ＥＤ）はＣＰＵユニット１２のＣＰＵ１５へ送られる（符号３４）。
【００３６】
次に、格納メモリ１７に格納されている第１誤差値（−０．３Ｖ）および第２誤差値（＋０．５Ｖ）が、ＣＰＵユニット１２のメモリ部２０に送信され、メモリ部２０に蓄積される（符号３７）。
【００３７】
その後、ＣＰＵ１５は、メモリ部２０に蓄積された第１誤差値（−０．３Ｖ）および第２誤差値（＋０．５Ｖ）に基づいて算出した補正式に基づいて、上述のデジタル値（ＥＤ）を補正して補正値（ＥＡ）として出力する。なお、この場合の補正式は、概ね以下のようになる。
ＥＡ＝１．１９×ＥＤ−０．３６
【００３８】
このように、本実施の形態によれば、アナログ入力ユニット１１が誤差値が格納される格納メモリ１７を有しているので、ゼロ調整用可変抵抗およびスパン調整用可変抵抗を用いることなく、アナログ入力ユニット１１のＡ／Ｄ変換器１４の誤差を迅速かつ容易に補正することができる。
【００３９】
また、本実施の形態によれば、アナログ入力ユニット１１が入力切換スイッチ１８を有しているので、アナログ入力部１３とＡ／Ｄ変換器１４との間の接続（通常モード）とＤ／Ａ変換器１６とＡ／Ｄ変換器１４との間の接続（テストモード）とを容易に切換えることができる。
【００４０】
さらに、本実施の形態によれば、アナログ入力ユニット１１が第１理想電圧値側１９ａと第２理想電圧値側１９ｂとを切換可能なテストスイッチ１９を有しているので、このテストスイッチ１９を切換えることによりアナログ入力ユニット１１のＡ／Ｄ変換器１４の誤差を更に迅速かつ容易に補正することができる。
【００４１】
さらにまた、本実施の形態によれば、ＣＰＵユニット１２が格納メモリ１７からのデータを蓄積可能なメモリ部２０を有しているので、ＣＰＵユニット１２のＣＰＵ１５がこのメモリ部２０を参照してＡ／Ｄ変換器１４の誤差を補正することができる。
【００４２】
第２の実施の形態
次に、本発明の第２の実施の形態について図２を参照して説明する。
ここで、図２は、本発明の第２の実施の形態を示す概略構成図である。図２に示す第２の実施の形態は、Ｄ／Ａ変換器がアナログ入力ユニットの外部に設けられている点が異なるものであり、他の構成は上述した第１の実施の形態と略同一である。図２において、図１に示す第１の実施の形態と同一部分には同一の部号を付して詳細な説明は省略する。
【００４３】
まず、図２により本実施の形態によるシーケンスコントローラの概略について説明する。
図２に示すように、シーケンスコントローラ１０は、アナログ入力ユニット１１と、ＣＰＵユニット１２と、更正されたＤ／Ａ変換器１６を有するとともに、アナログ入力ユニット１１とＣＰＵユニット１２に接続自在に設けられたＤ／Ａユニット２５とを備えている。このうちアナログ入力ユニット１１は、外部からアナログ電圧が入力されるアナログ入力部１３と、アナログ電圧をデジタル値に変換するＡ／Ｄ変換器１４と、誤差値が格納される例えばＥＥＰＲＯＭ（電気的に書き換え可能なＲＯＭ）からなる格納メモリ１７と、ＣＰＵユニット１２のＣＰＵ１５に接続され、第１理想電圧値側（符号１９ａ）と第２理想電圧値側（符号１９ｂ）とを切換可能な中立付テストスイッチ１９とを有している。
【００４４】
また、ＣＰＵユニット１２は、アナログ入力ユニット１１のＡ／Ｄ変換器１４からのデジタル値が入力されるＣＰＵ１５と、アナログ入力ユニット１１の格納メモリ１７に接続され、この格納メモリ１７からのデータを蓄積可能なメモリ部２０とを有している。
【００４５】
次に、このような構成からなる本実施の形態の作用について述べる。
まず、ＣＰＵユニット１２のＣＰＵ１５が２つの誤差値（第１誤差値と第２誤差値）を算出して、これをアナログ入力ユニット１１の格納メモリ１７へ格納する手順について述べる（テストモード）。
【００４６】
このようなテストモードとする場合、まず図２に示すようにＤ／Ａユニット２５を、アナログ入力ユニット１１とＣＰＵユニット１２に接続する（符号３８、３１）。次に、アナログ入力ユニット１１のテストスイッチ１９を第１理想電圧値側に切換える（符号１９ａ）。この場合、ＣＰＵユニット１２のＣＰＵ１５は、第１理想電圧値の信号をＤ／Ａ変換器１６へ送る（符号３１）。
【００４７】
次に、Ｄ／Ａ変換器１６は、第１理想電圧値に基づく第１基準アナログ電圧をアナログ入力部１３を介してＡ／Ｄ変換器１４へ送る（符号３８、３３）。
【００４８】
その後、第１の実施の形態と同様に、Ａ／Ｄ変換器１４から誤差を含む第１基準デジタル電圧がＣＰＵ１５へ送られる（符号３４）。次にＣＰＵ１５は、この第１基準デジタル電圧と第１理想電圧値とに基づいて第１誤差値を算出し、この第１誤差値を格納メモリ１７に格納する（符号３５）。
【００４９】
次に、アナログ入力ユニット１１のテストスイッチ１９を第２理想電圧値側に切換える（符号１９ｂ）。この場合、ＣＰＵ１５は、Ｄ／Ａユニット２５をアナログ入力ユニット１１とＣＰＵユニット１２に接続した状態で第２理想電圧値の信号をＤ／Ａ変換器１６へ送る（符号３１）。
【００５０】
次に、Ｄ／Ａ変換器１６は、第２理想電圧値に基づく第２基準アナログ電圧をアナログ入力部１３を介してＡ／Ｄ変換器１４へ送る（符号３８、３３）。
【００５１】
その後、第１の実施の形態と同様に、Ａ／Ｄ変換器１４から誤差を含む第２基準デジタル電圧がＣＰＵ１５へ送られる（符号３４）。次にＣＰＵ１５は、この第２基準デジタル電圧と第２理想電圧値とに基づいて第２誤差値を算出し、この第２誤差値を格納メモリ１７に格納する（符号３５）。
【００５２】
次に、このようにして２つの誤差値が格納メモリ１７に格納された後、Ｄ／Ａユニット２５のアナログ入力ユニット１１とＣＰＵユニット１２との接続が解除される。その後、外部からアナログ入力部１３へ入力されたアナログ電圧が、Ａ／Ｄ変換器１４によりデジタル値に変換され、このデジタル値をＣＰＵユニット１２のＣＰＵ１５が補正する手順について述べる（通常モード）。
【００５３】
まず、アナログ入力ユニット１１のアナログ入力部１３へアナログ電圧が入力される（符号３９）。このアナログ入力部１３へ入力されたアナログ電圧は、Ａ／Ｄ変換器１４により実際の変換特性データＡに基づいて誤差を含むデジタル値に変換され、このデジタル値はＣＰＵユニット１２のＣＰＵ１５へ送られる（符号３４）。
【００５４】
次に、ＣＰＵ１５は、格納メモリ１７に格納されている第１誤差値と第２誤差値とに基づいて、アナログ入力部１３へ入力されたアナログ電圧がＡ／Ｄ変換器１４により変換されたデジタル値を補正する。なお、この補正の具体的な方法は、上述した第１の実施の形態における補正の方法と同様である。
【００５５】
このように、本実施の形態によれば、アナログ入力ユニット１１が誤差値が格納される格納メモリ１７を有しているので、ゼロ調整用可変抵抗およびスパン調整用可変抵抗を用いることなく、アナログ入力ユニット１１のＡ／Ｄ変換器１４の誤差を迅速かつ容易に補正することができる。
【００５６】
さらにまた、本実施の形態によれば、ＣＰＵユニット１２が格納メモリ１７からのデータを蓄積可能なメモリ部２０を有しているので、ＣＰＵユニット１２のＣＰＵ１５がこのメモリ部２０を参照してＡ／Ｄ変換器１４の誤差を補正することができる。
【図面の簡単な説明】
【００５７】
【図１】本発明によるシーケンスコントローラの第１の実施の形態を示す概略構成図。
【図２】本発明によるシーケンスコントローラの第２の実施の形態を示す概略構成図。
【図３】Ａ／Ｄ変換器による実際の変換特性データＡと理想の変換特性データＢとの関係を示すグラフ。
【図４】従来のシーケンスコントローラを示す概略構成図。
【符号の説明】
【００５８】
１０        シーケンスコントローラ
１１        アナログ入力ユニット
１２        ＣＰＵユニット
１３        アナログ入力部
１４        Ａ／Ｄ変換器
１５        ＣＰＵ
１６        Ｄ／Ａ変換器
１７        格納メモリ
１８        入力切換スイッチ
１９        テストスイッチ
２０        メモリ部
２５        Ｄ／Ａユニット
５０        シーケンスコントローラ
５１        アナログ入力ユニット
５２        ＣＰＵユニット
５３        アナログ入力部
５４        Ａ／Ｄ変換器
５５        ＣＰＵ
６１        パソコン
６２ａ      ゼロ調整用可変抵抗
６２ｂ      スパン調整用可変抵抗
【図１】
2008046973.tif 000003
【図２】
2008046973.tif 000004
【図３】
2008046973.tif 000005
【図４】
2008046973.tif 000006