(57)【要約】【課題】バックグラインド工程の際に生じる不良（半導体チップの欠けや飛散等）を防止し、半導体装置の信頼性及び歩留まりを向上させることを目的とする。【解決手段】まず、半導体ウェハ１の表面に形成された各ストリート２に沿って半導体ウェハ１の表面の一部を除去し、その厚さ方向の途中に達する溝部４を形成する。溝部４は、半導体ウェハ１の外周部５の所定間隔を除く領域に形成する。次に、半導体基板１の表面上に、接着層を介して保護テープ６を貼り合わせる。次に、チャックテーブル７上に、表面側を対向させるようにして半導体ウェハ１を保持する。次に、裏面研削装置８を用い、切削水を供給しながら半導体ウェハ１のデバイス素子非形成面（裏面）を研削する。当該バックグラインド工程は、少なくとも溝部４が表出するまで行い、これによって半導体ウェハ１が個々の半導体チップ１０に分割される。【選択図】図２
2008091779.tif 000002
【特許請求の範囲】
【請求項１】
その表面が複数の領域に区画され、前記領域のそれぞれにデバイス素子が形成された半導体ウェハを準備し、
前記半導体基板の表面の一部を除去し、前記複数の領域の区画に沿うとともに前記半導体ウェハの厚さ方向の途中に達する溝部を形成する工程と、
前記溝部が形成された半導体ウェハの表面上に保護部材を貼り合わせる工程と、
少なくとも前記溝部が表出されるまで前記半導体ウェハの裏面を研削して前記半導体ウェハを薄くするとともに、前記半導体ウェハを個々の半導体チップに分割する工程とを有し、
前記溝部を形成する工程では、前記半導体ウェハの外周部を除く領域に前記溝部を形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記溝部を形成する工程に際して、前記半導体ウェハの表面の一部をエッチングすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体ウェハを個々の半導体チップに分割する工程の後に、
前記半導体チップの裏面上に導電層を形成する工程を有することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に、半導体ウェハを個々の半導体チップに分割する方法に関するものである。
【背景技術】
【０００２】
半導体ウェハを個々の半導体チップに分割する方法として、従来よりＤＢＧ(Dicing Before Grinding)法が知られている。ＤＢＧ法は、半導体ウエハの所定の深さまで切削して溝を形成した後、切削されていない面を研削すること（バックグラインド）によって個々の半導体チップに分割する方法である。この方法は、バックグラインド後にダイシングするプロセスに比べて、工程間の搬送割れリスクの低減や、半導体チップの大幅な薄型化が可能であること等のメリットを有する。従来のＤＢＧ法について、図面を参照しながら簡単に説明する。
【０００３】
図４は、半導体ウェハ１００のデバイス素子形成面（以下、表面と称する）側から見た平面図である。図５の半導体ウェハ１００は、図４のＺ−Ｚ線に沿った断面図に相当する図である。
【０００４】
まず、周知の半導体製造プロセスを用いて様々なデバイス素子１０１を半導体ウェハ１００の表面上に形成する。次に、表面に形成されたストリート１０２に沿って、半導体ウェハ１００を厚さ方向の所定の深さまでダイシングし、溝部１０３を形成する。
【０００５】
次に、図５に示すように、半導体ウェハ１００の表面側に保護テープ１０４を貼り付け、その後半導体ウェハ１００をチャックテーブル１０５に固定する。
【０００６】
次に、裏面研削装置１０６を用い、切削水を供給しながら半導体ウェハ１００のデバイス素子非形成面（裏面）を研削する。当該工程をバックグラインド工程（裏面研削工程）と称する。このバックグラインド工程は、少なくとも溝部１０３が表出するまで行う。これによって半導体ウェハ１００は、図６に示すように個々の半導体チップ１０７に分割される。
【０００７】
本発明に関連する技術は、例えば以下の特許文献に記載されている。
【特許文献１】特開２００１−２２３１８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した従来の半導体装置の製造方法では、バックグラインド工程の際に半導体ウェハ１００に作用する物理的負荷によって、特に半導体ウェハ１００の外周部がばたつき、図６に示すように保護テープ１０４を含めて半導体ウェハ１００に反りや歪みが生じるということがあった。そして、この反りや歪みによって、個々の半導体チップ１０７が欠けたり、半導体チップ１０７がチャックテーブル１０５の外部へ飛散してしまうことや、半導体ウェハ１００がチャックテーブル１０５から外れてしまうといった問題があった。
【０００９】
これらの不良を軽減する観点から、チャックテーブル１０５に半導体ウェハ１００を強固に固定する特殊な保護テープを用いることや、専用のチャックテーブルを用いることや、裏面研削装置に特殊な改良を加えることも考えられるが、製造コストが増大するという問題もある。
【００１０】
以上の状況に鑑み、本発明はバックグラインド工程の際に生じる不良を防止し、半導体装置の信頼性及び歩留まりを向上させることを目的とする。
【課題を解決するための手段】
【００１１】
本発明の主な特徴は以下のとおりである。すなわち、本発明の半導体装置の製造方法は、その表面が複数の領域に区画され、前記領域のそれぞれにデバイス素子が形成された半導体ウェハを準備し、前記半導体基板の表面の一部を除去し、前記複数の領域の区画に沿うとともに前記半導体ウェハの厚さ方向の途中に達する溝部を形成する工程と、前記溝部が形成された半導体ウェハの表面上に保護部材を貼り合わせる工程と、少なくとも前記溝部が表出されるまで前記半導体ウェハの裏面を研削して前記半導体ウェハを薄くするとともに、前記半導体ウェハを個々の半導体チップに分割する工程とを有し、前記溝部を形成する工程では、前記半導体ウェハの外周部を除く領域に前記溝部を形成することを特徴とする。
【発明の効果】
【００１２】
本発明では、ＤＢＧ法で形成する溝部を半導体ウェハの外周部を除く領域に形成している。これにより、半導体ウェハの外周部は保持され、従来あったバックグラインド工程の際の不良（半導体チップの欠けや飛散等）を防止することができる。
【発明を実施するための最良の形態】
【００１３】
次に、本発明の実施形態について図面を参照しながら説明する。
【００１４】
図１は、半導体ウェハ１のデバイス素子形成面（以下、表面と称する）側から見た平面図である。半導体ウェハ１の表面は縦・横のストリート２によって、マトリクス状の複数の領域に区画されている。各領域には、周知の半導体製造プロセスを用いてデバイス素子３（例えば、受光素子や発光素子）が形成されている。
【００１５】
まず、各ストリート２に沿って半導体ウェハ１の表面の一部を除去し、その厚さ方向の途中に達する溝部４を形成する。つまり、溝部４は個々の半導体チップの境界であるダイシングラインに対応する位置に形成される。溝部４の深さは、製造しようとしている半導体チップの仕上がりの厚さに相当している。
【００１６】
ここで、図１及び図２に示すように、半導体ウェハ１の外周部５の所定間隔（例えば約２ｍｍ）を除く領域に溝部４を形成する点が特徴である。換言すれば、後述する保護テープ６を貼り付けた際に溝部４の空間が外部に露出されないように溝部４を形成する。図２の半導体ウェハ１は、図１のＸ−Ｘ線に沿った断面図に相当する図である。
【００１７】
具体的には例えば、半導体ウェハ１の表面のうち少なくとも外周部５の領域上にレジスト層（不図示）を形成し、当該レジスト層をマスクとしてドライエッチングすることによって、外周部５を除く領域に所望の溝部４を形成することができる。なお、当該エッチングは、精度の観点からは異方性エッチングが好ましいが、等方性エッチングも可能である。
【００１８】
また、ダイシングブレードやレーザービームを用いて半導体ウェハ１を一部除去することで溝部４を形成することもできる。この際、半導体ウェハ１の外周部５に溝部４が形成されないように、ダイシングブレードやレーザービームと半導体ウェハ１との接触位置や照射位置を制御する。
【００１９】
なお、ダイシングブレードを用いた場合、溝部４の断面形状は必然的に刃の形状に対応した形状になるが、エッチングによれば、エッチング角度を変えることによってその断面形状をストレート形状やテーパー形状等にすることが可能である。また、エッチングによれば、溝部４の平面形状のパターンも自由に描くことができる。そのため、最終製品となる半導体チップの側面や平面の形状を任意に仕上げることも可能である。また、エッチングによれば、ダイシングブレードやレーザービームを用いる場合に比して、切削面が機械的応力を受けにくいのでダメージが少なく、溝部４を滑らかに且つ精度良く形成できるという利点や、半導体チップの欠けを防止できる利点がある。そのため、機械的欠陥を防止し、信頼性及び歩留まりの高い半導体装置を製造する観点からは、エッチングによって溝部４を形成することが好ましい。
【００２０】
次に、図２に示すように、半導体基板１の表面上に、不図示の接着層（例えばエポキシ樹脂，レジスト，アクリル）を介して柔軟なフィルム状の保護テープ６を貼り合わせる。保護テープ６は、バックグラインド工程時に半導体ウェハ１を支持すると共に、半導体ウェハ１の表面全体を保護する機能を有するものであれば材質は特に限定されない。例えばガラスや石英，セラミック，プラスチック，金属等の剛性の基板を保護部材として用いることも可能である。
【００２１】
次に、チャックテーブル７上に、表面側を対向させるようにして半導体ウェハ１を固定する。チャックテーブル７は、半導体ウェハ１を吸引保持することが可能なように構成されている。
【００２２】
次に、裏面研削装置８を用い、切削水を供給しながら半導体ウェハ１のデバイス素子非形成面（以下、裏面と称する）を研削する。具体的には、チャックテーブル７を所定の回転速度で回転しつつ、裏面研削装置８の研削部９を所定の回転速度で回転させ、当該研削部９と半導体ウェハ１の裏面とを接触させることによって行う。当該バックグラインド工程は、少なくとも溝部４が表出するまで行い、これによって半導体ウェハ１が図３に示すように個々の半導体チップ１０に分割される。なお、分割された半導体チップ１０は、保護テープ６と貼り合わされているため、ばらばらになることはない。
【００２３】
以上の工程によって、目的の半導体チップ１０を得る事ができる。
【００２４】
本実施形態では、溝部４が半導体ウェハ１の外周部５を除く領域に形成されている。これによって、半導体ウェハ１の外周部５は剛性を保っており、強く保持されている。また、外周部５が障壁となっているため、切削水が溝部４に回り込むことが抑えられている。そのため、半導体ウェハ１に対して物理的負荷が生じたとしても、従来のように半導体ウェハの外周部がばたついて半導体ウェハに反りや歪みが生じることはない。また、分割される半導体チップ間の距離が安定し、相互に接触することは少ない。そのため、個々の半導体チップが欠けたり、半導体チップがチャックテーブルの外部へ飛散してしまうことや、半導体ウェハがチャックテーブルから外れてしまうこと等の不良を従来より大幅に低減することができる。
【００２５】
また、従来（図６参照）と異なり、本実施形態の構成によれば半導体ウェハの外周部のばたつきが抑えられ、バックグラインド工程が完了した時点で、個々の半導体チップ１０の裏面が略水平に保持されている。そのため、バックグラインド工程の後に、周知の半導体製造プロセスを用いて半導体チップ１０の裏面を加工することも可能である。例えば、スパッタリング法でアルミニウム等から成る導電層を半導体チップ１０の裏面上に形成し、当該導電層を基板バイアス用の裏面電極として用いることができる。
【００２６】
また、外周部５が障壁の役割を有するため、半導体ウェハ１の表面のデバイス素子は、従来に比して切削水や腐食物質の浸入から保護される。
【００２７】
また、本実施形態の構成であれば、半導体ウェハを強固に固定する特殊な保護テープ（例えば撓み難い保護テープ）を用いることや、専用のチャックテーブルを用いることや、裏面研削装置に特殊な改良（例えばクロスフィード研磨機能）を加えることが必ずしも要しなくなるため、製造コストを抑えることも可能である。クロスフィード研磨とは、第一段階と第二段階で研削方向（切削向き・模様）を変えて行なう研磨法である。
【００２８】
なお、本発明は上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能であることは言うまでも無い。本発明は、バックグラインド工程を有する半導体装置の製造方法に広く適用できるものである。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態に係る半導体装置の製造方法を示す平面図である。
【図２】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４】従来の半導体装置の製造方法を示す平面図である。
【図５】従来の半導体装置の製造方法を示す断面図である。
【図６】従来の半導体装置の製造方法を示す断面図である。
【符号の説明】
【００３０】
１  半導体ウェハ    ２  ストリート    ３  デバイス素子    ４  溝部
５  外周部    ６  保護テープ    ７  チャックテーブル    ８  裏面研削装置
９  研削部    １０  半導体チップ    １００  半導体ウェハ
１０１  デバイス素子    １０２  ストリート    １０３  溝部
１０４  保護テープ    １０５  チャックテーブル    １０６  裏面研削装置
１０７  半導体チップ
【図１】
2008091779.tif 000003
【図２】
2008091779.tif 000004
【図３】
2008091779.tif 000005
【図４】
2008091779.tif 000006
【図５】
2008091779.tif 000007
【図６】
2008091779.tif 000008