(57)【要約】【課題】回路規模の増大を抑えつつ、電子機器に必要な電力を確実に供給できるようにする。【解決手段】Ｈ―Ｄｒ（水平転送回路）３２６の負荷電流が所定の閾値以下に減少する帰線期間において、Ｈ―Ｄｒ３２６の負荷電流の減少分を相殺する負荷電流を、Ｈ―Ｄｒ３２６と共通の電源で動作する負荷回路３２８が供給するようにした。従って、回路規模の増大を抑えつつ、画像読み出し期間の初頭における電源電圧の変動を防止できる。これにより、読み出された画像信号の歪みが生じることを防止でき、高品位の画像を得ることができる。【選択図】図１
2008117304.tif 000002
【特許請求の範囲】
【請求項１】
電源から電力の供給を受けて動作する第１の回路と、
前記第１の回路が電力の供給を受ける電源と同一の電源から電力の供給を受けて動作する第２の回路とを有し、
前記第２の回路は、前記第１の回路の動作状態が変化することにより生じる前記電源の電力変動を抑制するための抑制電流を流すことを特徴とする電源装置。
【請求項２】
前記第２の回路は、前記第１の回路が動作状態から停止状態になってから動作状態に復帰するまでの間、前記抑制電流を流すことを特徴とする請求項１に記載の電源装置。
【請求項３】
前記第２の負荷回路は、前記抑制電流を流す時間を変更することを特徴とする請求項１又は２に記載の電源装置。
【請求項４】
前記第２の回路が前記抑制電流を流し始めるタイミングを制御する制御手段を有し、
前記第２の回路は、前記制御手段による制御に基づいて、前記抑制電流を流し始めることを特徴とする請求項１〜３の何れか１項に記載の電源装置。
【請求項５】
前記第２の回路が流す抑制電流の値は、前記第１の回路の動作時における電流の値と絶対値が略同値であることを特徴とする請求項１〜４の何れか１項に記載の電源装置。
【請求項６】
前記第２の回路は、前記第１の回路の動作時における電流の値に応じて、前記抑制電流を流すことを特徴とする請求項１〜５の何れか１項に記載の電源装置。
【請求項７】
被写体の光学像を電気信号に変換する光電変換手段と、
前記光電変換手段により光電変換された電気信号を増幅する増幅手段とを有し、
前記第２の回路は、前記増幅手段の増幅度に応じて、前記抑制電流を流すことを特徴とする請求項１〜５の何れか１項に記載の電源装置。
【請求項８】
前記光電変換手段により光電変換された電気信号を読み出すための駆動信号を生成する駆動信号生成手段を有し、
前記第２の回路は、前記駆動信号生成手段により生成された駆動信号の周波数に応じて、前記抑制電流を流すことを特徴とする請求項１〜５の何れか１項に記載の電源装置。
【請求項９】
電源から電力の供給を受けて動作する第１の回路と、
前記第１の回路が電力の供給を受ける電源と同一の電源から電力の供給を受けて動作する第２の回路とを制御する電力制御方法であって、
前記第１の回路の動作状態が変化することにより生じる前記電源の電力変動を抑制するための抑制電流を前記第２の回路に流す電力制御ステップを有することを特徴とする電力制御方法。
【請求項１０】
前記電力制御ステップは、前記第１の回路が動作状態から停止状態になってから動作状態に復帰するまでの間、前記抑制電流を前記第２の回路に流すことを特徴とする請求項９に記載の電力制御方法。
【請求項１１】
前記電力制御ステップは、前記抑制電流を前記第２の負荷回路に流す時間を変更することを特徴とする請求項９又は１０に記載の電力制御方法。
【請求項１２】
前記電力制御ステップは、前記第２の回路が前記抑制電流を流し始めるタイミングを制御することを特徴とする請求項９〜１１の何れか１項に記載の電力制御方法。
【請求項１３】
前記第２の回路が流す抑制電流の値は、前記第１の回路の動作時における電流の値と絶対値が略同値であることを特徴とする請求項９〜１２の何れか１項に記載の電力制御方法。
【請求項１４】
前記電力制御ステップは、前記第１の回路の動作時における電流の値に応じて、前記抑制電流を前記第２の回路に流すことを特徴とする請求項９〜１３の何れか１項に記載の電力制御方法。
【請求項１５】
被写体の光学像を電気信号に変換する光電変換ステップと、
前記光電変換ステップにより光電変換された電気信号を増幅する増幅ステップとを有し、
前記電力制御ステップは、前記電気信号の増幅度に応じて、前記抑制電流を前記第２の回路に流すことを特徴とする請求項９〜１３の何れか１項に記載の電力制御方法。
【請求項１６】
前記光電変換ステップにより光電変換された電気信号を読み出すための駆動信号を生成する駆動信号生成ステップを有し、
前記電力制御ステップは、前記駆動信号生成ステップにより生成された駆動信号の周波数に応じて、前記抑制電流を前記第２の回路に流すことを特徴とする請求項９〜１３の何れか１項に記載の電力制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置及び電力制御方法に関し、特に、電子機器に供給させる電力を安定させるために用いて好適なものである。
【背景技術】
【０００２】
従来から、例えば、ＴＶ（Television）やビデオカメラ等、映像信号期間と帰線期間とを持つ信号を処理する撮像装置がある。これらの撮像装置では、フレームトランスファと呼ばれる電荷の高速転送が帰線期間に行われる。このため、映像信号期間と比較すると倍程度の電力が帰線期間で消費される。撮像装置に電力を供給するための電源の電流供給能力が低く、電源が電源電圧を一定の保つのに十分な容量を有していない場合、図１７に示すように、負荷が重い帰線期間１７０１が終了した後の映像信号期間１７０２の初頭において、電源電圧が変動する。従って、映像信号期間の初頭において、映像信号が歪んでしまう画像歪み期間１７０３が生じる。装置の重量及び体積をなるべく増大させずにこのような映像信号の歪みを低減させるための従来技術として、特許文献１に記載の技術がある。
【０００３】
図１８は、前述した映像信号の歪みを低減するための従来の電源装置の構成を示したブロック図である。図１８において、電源装置は、非安定化電源２０１と、制御部２０２と、比較部２０３と、基準電圧発生部２０４と、負荷（撮像装置）２０５と、スイッチ２０６と、副制御部２０７とを有している。
【０００４】
ここで、非安定化電源２０１から出力された電圧Ｖ１を受けると、制御部２０２及び副制御部２０７を含めた回路により負荷２０５に安定化電圧Ｖがかかるものとする。
基準電圧発生部２０４で発生される基準電圧Ｖ０を基準とし、負荷が重い帰線期間において負荷２０５にかかる安定化電圧Ｖを（Ｖ０＋ΔＶ）とする。帰線期間の間は、垂直ドライブパルスがスイッチ２０６に入力され、副制御部２０７が動作する。
【０００５】
比較部２０３は、負荷２０５に印加されている安定化電圧Ｖと、基準電圧Ｖ０との差を示す差電圧ΔＶを求める。副制御部２０７は、比較部２０３で求められた差電圧ΔＶを受け、差電圧ΔＶが０（ゼロ）になるような電圧Ｖ２を出力する。ここで、副制御部２０７から出力される電圧Ｖ２を、供給したい安定化電圧（即ち基準電圧Ｖ０）と略等価にしておく。特許文献１に記載の技術では、帰線期間と同じ時間幅を持つ垂直ドライブパルスを制御信号として用いており、この帰線期間の間にだけ電流供給能力を高めることで負荷変動に対する電源電圧の変動を抑えている。また、帰線期間の間にだけ電流供給能力を高めるので、全期間の電流供給能力を一律に高める場合と比較して、電流供給能力を高める期間が全期間の８％の期間だけで済む。従って、電源装置の重量及び体積を６０％程度に低減できる。
【０００６】
【特許文献１】特開平７−１３１６９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に記載の技術は、負荷が重い帰線期間の間にだけ電流供給能力を高めて安定した電圧を供給するので、帰線期間と映像信号期間との負荷の変動差が大きくなるにつれて、高精度に電圧を安定させるための回路の規模が大きくなってしまう。また、映像信号を後段の増幅器で大きく増幅するような場合、映像信号の歪みを見えなくするためには、高精度な回路が必要となり、このことも回路の規模を大きくしてしまう要因となる。更に帰線期間の間中、電流供給能力を高めるようにしているので、消費電力が増大してしまう。
以上のように従来の技術では、デジタルカメラのような電子機器において、アナログ及びデジタルの双方の信号処理における増幅度を大きくすることと、画質を向上させることとの両立を実現することが困難であった。また、消費電力を低下させることを実現することも困難であった。
【０００８】
本発明は、このような問題点に鑑みてなされたものであり、回路規模の増大を抑えつつ、電子機器に必要な電力を確実に供給できるようにすることを第１の目的とする。
更に、消費電力を低下させることも可能にすることを第２の目的とする。
【課題を解決するための手段】
【０００９】
本発明の電源装置は、電源から電力の供給を受けて動作する第１の回路と、前記第１の回路が電力の供給を受ける電源と同一の電源から電力の供給を受けて動作する第２の回路とを有し、前記第２の回路は、前記第１の回路の動作状態が変化することにより生じる前記電源の電力変動を抑制するための抑制電流を流すことを特徴とする。
【００１０】
本発明の電力制御方法は、電源から電力の供給を受けて動作する第１の回路と、前記第１の回路が電力の供給を受ける電源と同一の電源から電力の供給を受けて動作する第２の回路とを制御する電力制御方法であって、前記第１の回路の動作状態が変化することにより生じる前記電源の電力変動を抑制するための抑制電流を前記第２の回路に流す電力制御ステップを有することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、第１の回路の動作状態が変化することにより生じる電源の電力変動を抑制するための抑制電流を第２の回路が流すようにした。従って、従来よりも簡易な構成で電源の電力変動を低下させることができ、電子機器に必要な電力をできるだけ確実に供給できる。
また、本発明の他の特徴によれば、第２の回路が抑制電流を流し始めるタイミングを制御するようにしたので、第２の負荷回路は、必要な期間にだけ抑制電流を流すことができる。従って、消費電力をより低下させることができる。
【発明を実施するための最良の形態】
【００１２】
（第１の実施形態）
以下に、図面を参照しながら、本発明の第１の実施形態について説明する。
【００１３】
［デジタルカメラの構成］
図１は、デジタルカメラの全体構成の一例を示すブロック図である。ここでは、固体撮像素子としてＣＣＤ（Charge Coupled Devices）センサを用いたデジタルカメラに電源装置を搭載した場合を例に挙げて説明する。
【００１４】
図１において、レンズ３０１は、被写体を像面に結像させるためのものである。絞り３０２は、レンズ３０１から像面に入射される光の量を制御するためのものである。シャッタ３０３は、レンズ３０１から像面へ必要な時間だけ光を入射させるためのものである。固体撮像素子３０４は、結像された光の像を電気的な信号に変換するためのものである。前述したように、固体撮像素子３０４としてはＣＣＤセンサを用いる。
【００１５】
タイミングパルス発生回路３０５は、例えば以下のパルス信号を発生させる。第１に、ＣＣＤセンサである固体撮像素子３０４を駆動するために必要な読み出し駆動パルスを発生させる。第２に、固体撮像素子３０４の出力信号（ＣＣＤ出力信号）を相関二重サンプリングするためのサンプルホールドパルスをＣＤＳ（Correlated Double Sampling）回路３０６に対して発生させる。
【００１６】
第３に、画像の黒基準となるＯＢ（Optical Black）画素を基準の電圧にクランプするためのクランプパルスをクランプ回路３０８に対して発生させる。第４に、ＰＧＡ（Programmable Gain Amplifier）回路３０７から出力されるアナログ撮像信号をデジタル信号に変換するためのパルスをＡＤ変換回路３０９に対して発生させる。尚、タイミングパルス発生回路３０５が発生させるパルス信号は前述したものに限定されない。
【００１７】
固体撮像素子３０４を駆動するために必要な読み出し駆動パルスは、水平転送パルスドライバ（Ｈ−Ｄｒｉｖｅｒ）３２６及び垂直転送パルスドライバ（Ｖ−Ｄｒｉｖｅｒ）３２７から出力される。ＣＰＵ３１４は、転送されるパルスの出力タイミング、駆動能力、位相、及びデューティ等の制御が可能である。
【００１８】
ＣＤＳ回路３０６は、固体撮像素子３０４からの出力を相関二重サンプリングする。ＰＧＡ回路３０７は、ＣＤＳ回路３０６から出力された信号を増幅する。クランプ回路３０８は、ＯＢ画素信号の電圧値を基準の電圧にクランプする。ＡＤ変換回路３０９は、ＰＧＡ回路３０７から出力されたアナログの撮像信号をデジタル信号に変換する。映像処理回路３１０は、デジタル信号に変換された撮像信号を輝度及び色の映像信号として処理する映像信号処理回路３１１と、固体撮像素子３０４の出力信号（ＣＣＤ出力信号）のレベルから測光量を測定する測光回路３１２等を備えて構成される。
【００１９】
ＣＰＵ３１４は、デジタルカメラを統括制御するためのものである。ＣＰＵ３１４は、例えば、測光回路３１２で測定された測光量の情報に基づき、感度や露光を制御すべく、ゲインを変える命令をＰＧＡ回路３０７に出すと共に、露出をどのようにするかの命令を露光制御回路３１６に出す。また、ＣＰＵ３１４は、カメラセット用に調整された値をＲＯＭ３２１から読み出し、読み出した値に基づいて、デジタルカメラ各部にその各部の条件下に対応した設定を行ったり、負荷回路３２８を動作させたりするための制御を行う。
【００２０】
ＲＯＭ３２１は、デジタルカメラの各種設定情報や演算等に使用されるメモリである。ＬＣＤ（Liquid Crystal Display）３２４は、映像信号処理回路３１１から出力された画像信号に基づく画像を表示させるための表示装置（媒体）である。ビデオモニタ３２５は、ＬＣＤ３２４と同様に、映像信号処理回路３１１から出力された画像信号に基づく画像を表示させるための媒体であり、デジタルカメラの外部出力として使用される。
【００２１】
電源スイッチ３１７は、デジタルカメラの電源をオン・オフするためにユーザにより操作されるスイッチである。シャッタースイッチ３１８は、撮影の際にユーザにより操作されるスイッチである。シャッタースイッチ３１８は、２段階の操作が可能になっており、半押し状態で検出されるスイッチＳＷ１と、最後まで押したところで検知されるスイッチＳＷ２とを有する。シャッタースイッチ３１８が半押し状態となりスイッチＳＷ１が押された段階で、デジタルカメラは、ピントの追い込みを行うと共に、本露光時のシャッタ秒時と絞り値とを決める。ここで、シャッタ秒時は、シャッタ３０３が開いて露光を開始してから、シャッタ３０３が閉じるまでの時間に基づいて定められる。絞り値は、絞り３０２の絞り開口径に基づいて定められる。また、露光条件は、スイッチＳＷ１が押された時点で行われるファインダの駆動時の固体撮像素子３０４からの出力に基づいて判断される。
シャッタースイッチ３１８が最後まで押された状態となりスイッチＳＷ２が押されると、本撮影が行われる。本撮影のときの露光条件は、スイッチＳＷ１が押された時点で決定されたシャッタ秒時と絞り値とに基づいて決まる。
【００２２】
電池３２２は、デジタルカメラを動作させるために電力を供給するためのものである。ＡＣ電源３２３は、電池３２２以外の他の方法でデジタルカメラに電力を供給するためのものである。ストロボ３２０は、本撮影時において被写体の輝度が低いときに明るさを補うために発光される。負荷回路３２８は、タイミングパルス発生回路３０５、ＣＤＳ回路３０６、ＰＧＡ回路３０７、クランプ回路３０８、及びＡＤ変換回路３０９の各回路と共通の電源で動作し、ＣＰＵ３１４等の制御により、所定の負荷電流を流す回路である。即ち、負荷回路３２８は、タイミングパルス発生回路３０５、ＣＤＳ回路３０６、ＰＧＡ回路３０７、クランプ回路３０８、及びＡＤ変換回路３０９の各回路と同一の電源ラインに設けられている。
【００２３】
［画素信号の読み出し方式の説明］
次に、固体撮像素子（ＣＣＤセンサ）３０４における画素信号の読み出し方式の一例を説明する。
本実施形態では、固体撮像素子（ＣＣＤセンサ）３０４を原色センサとし、全ての画素を２つのフィールドに分割して読み出す場合を例に挙げて説明する。また、デジタルカメラは、画素信号の読み出しモードとして、全画素を読み出すフレーム読み出しモードと、画素間引きを行う間引き読み出しモードとを備えているものとする。
【００２４】
［フレーム読み出しモードの説明］
まず、フレーム読み出しモードにおける画素信号の読み出し方式について説明する。
フレーム読み出しモードでは、図２に示すように、固体撮像素子（ＣＣＤセンサ）３０４の画素領域において、１フレームを第１フィールドと第２フィールドとの２つのフィールドに分けて読み出す。フレーム読み出しモードは本撮影時に使用するモードとする。尚、以下の説明では、フレーム読み出しモードを本撮影モードと称する。
【００２５】
本実施形態で使用する固体撮像素子（ＣＣＤセンサ）３０４の水平走査ラインを１０００ラインとする。そして、第１フィールド目を奇数ライン（１、３、５、・・・、９９５、９９７、９９９ライン）の画素領域とし、第２フィールド目を偶数ライン（２、４、６、・・・、９９６、９９８、１０００ライン）の画素領域とする。また、図２において、ＯＢ画素４０１は、遮光部であり、有効画素４０２は受光部である。
【００２６】
図３は、本撮影モードで画素信号が読み出される様子の一例を概念的に示した図である。図３（ａ）に示すように、固体撮像素子（ＣＣＤセンサ）３０４の下部より奇数ラインの画素信号が第１フィールド（Ｒ、Ｇｒ）の画素信号として読み出される。また、図３（ｂ）に示すように、偶数ラインの画素信号が第２フィールド（Ｇｂ、Ｂ）の画素信号として読み出される。画素信号の具体的な読み出し方法については後述する。
【００２７】
図４は、本撮影モードにおける画素信号の読み出し動作の一例を、垂直同期信号ＶＤを基準として示したタイミングチャートである。図５は、本撮影モードにおける画素信号の読み出し動作の一例を、水平同期信号ＨＤを基準として示したタイミングチャートである。尚、垂直同期信号ＶＤは、１枚の画像を表す信号を得るための所定の単位区間を規定している。水平同期信号ＨＤは、１枚の画像の水平走査ラインを示す所定の単位区間を規定している。
【００２８】
図４において、タイミングパルス発生回路３０５により、垂直転送パルスＶ１Ａ、Ｖ１Ｂ、Ｖ２、Ｖ３Ａ、Ｖ３Ｂ、Ｖ４が固体撮像素子（ＣＣＤセンサ）３０４に供給される。また、タイミングパルス発生回路３０５により、ブランキング信号ＰＢＬＫがＣＤＳ回路３０６に供給され、クランプタイミングパルスＯＢＣＬＰがクランプ回路３０８に供給される。ブランキング信号ＰＢＬＫは、負極性の信号であり、水平走査ラインにおけるＯＢ画素信号の読み出し区間と、水平走査ラインにおける有効画素信号の読み出し区間以外で有効となる。ブランキング信号ＰＢＬＫが有効な区間では、固体撮像素子（ＣＣＤセンサ）３０４のスミア成分の除去が行われたり、ＣＤＳ回路３０６、ＰＧＡ回路３０７、及びタイミングパルス発生回路３０５等の設定の切り換えが行われたりする。クランプタイミングパルスＯＢＣＬＰは、クランプ回路３０８が、ＰＧＡ３０７回路及びＡＤ変換回路３０９の出力の誤差を、予め設定してある光学的黒基準レベルを基準として補正するタイミングで出力されるパルスである。尚、クランプ回路３０８は、所定の水平走査ライン毎にクランプ動作を行う。
【００２９】
本撮影モードにおいては、図４に示すように、垂直同期信号ＶＤ、水平同期信号ＨＤ、ブランキング信号ＰＢＬＫ、及びクランプタイミングパルスＯＢＣＬＰは、それぞれハイ（Ｈｉｇｈ）とロウ（Ｌｏｗ）の２値をとる。垂直転送パルスＶ１Ａ、Ｖ１Ｂ、Ｖ３Ａ、Ｖ３Ｂは、それぞれハイ（Ｈｉｇｈ）、ミドル（Ｍｉｄｄｌｅ）、及びロウ（Ｌｏｗ）の３値をとる。垂直転送パルスＶ２、Ｖ４は、それぞれミドル（Ｍｉｄｄｌｅ）と、ロウ（Ｌｏｗ）の２値をとる。
垂直転送パルスＶ１Ａ、Ｖ１Ｂ、Ｖ２、Ｖ３Ａ、Ｖ３Ｂ、Ｖ４における区間６０１は、固体撮像素子（ＣＣＤセンサ）３０４のスミア成分を除去するために設けられた区間であり、この区間６０１では電荷が高速転送される。ＣＣＤ出力信号ＣＣＤ＿ＯＵＴは、固体撮像素子（ＣＣＤセンサ）３０４の各画素（ＣＣＤ画素）の水平走査ライン毎の出力を示している。図４において、ＣＣＤ出力信号ＣＣＤ＿ＯＵＴ内に表記されている数字は、読み出された水平走査ラインを示している。また、ＣＣＤ出力信号ＣＣＤ＿ＯＵＴは、第１フィールドにおける信号と第２フィールドにおける信号とに分かれて出力される。
【００３０】
以上のように、垂直同期信号ＶＤに同期して、第１フィールド、第２フィールドの順に画素信号が読み出される。各フィールドの中では、図５に示すように、水平同期信号ＨＤに同期して、各水平走査ラインの画素信号が読み出される。
図５において、タイミングパルス発生回路３０５は、基準タイミングクロックＭＣＬＫと同一の周期で水平転送パルスＨ１、Ｈ２を発生させている。尚、基準タイミングクロックＭＣＬＫは、固体撮像素子（ＣＣＤセンサ）３０４の一画素分の基準クロックである。
【００３１】
図５に示す各パルスは、垂直同期信号ＶＤで規定されるフィールド内の各水平走査ラインにおける画素信号を読み出すための信号である。水平転送パルスＨ１、Ｈ２は、１画素分の基準クロックである基準タイミングクロックＭＣＬＫと同じ周期で出力される。この２つの転送パルスＨ１、Ｈ２を用いて、画素信号の出力が順次行われる。ブランキング信号ＰＢＬＫは、図４と同様に、水平走査ラインにおける画素信号の読み出しにおいても使用される。このランキング信号ＰＢＬＫが有効な区間では、水平転送パルスＨ１、Ｈ２による画素信号の読み出しは行われない。尚、図５に示す各パルスは、それぞれハイ（Ｈｉｇｈ）と、ロウ（Ｌｏｗ）の２値をとる。
【００３２】
次に、本撮影モードにおける画素信号の読み出し手順の一例を説明する。
図４に示すように、垂直転送パルスＶ１Ａ、Ｖ１Ｂがハイレベル（Ｈｉｇｈレベル）になる時間６０２、６０３に、第１フィールド目の読み出しが開始される。このように、ハイレベルの垂直転送パルスＶ１Ａ、Ｖ１Ｂが、第１フィールド目の読み出しパルスになる。この読み出しパルスにより、光電変換部（ＣＣＤセンサ）６０４の奇数ラインに設けられたフォトダイオードで光電変換された電荷が、画素信号として垂直転送レジスタ５０１ａ、５０１ｂへ移される（図３（ａ）を参照）。
【００３３】
垂直転送レジスタ５０１に対して垂直転送パルスＶ１Ａ、Ｖ１Ｂ、Ｖ２、Ｖ３Ａ、Ｖ３Ｂ、Ｖ４が供給されると、光電変換部６０４の１ライン目のフォトダイオードで光電変換された電荷が、画素信号として水平転送レジスタ５０３へ移される。３ライン目以降もフォトダイオードで光電変換された電荷が画素信号として水平転送レジスタ５０３へ移される。ここで、第１フィールドでは、Ｒ信号とＧｒ信号を出力するラインの画素信号（即ちＲ信号とＧｒ信号）のみが水平転送レジスタ５０３へ移される。
【００３４】
水平転送レジスタ５０３へ移された１ライン目の画素信号は、水平転送パルスＨ１、Ｈ２により、１画素ずつ出力段アンプ５０５へ出力される（図３（ａ）を参照）。出力段アンプ５０５で増幅された画素信号は、アナログ電気信号としてＣＤＳ回路３０６へ出力される。以上のようにして１ライン目から９９９ライン目までの奇数ラインの読み出しが行われると第１フィールド目の読み出しが完了する。
【００３５】
続けて第２フィールド目の読み出しが行われる。図４に示すように、垂直転送パルスＶ３Ａ、Ｖ３Ｂがハイレベル（Ｈｉｇｈレベル）になる時間６０４、６０５に、第２フィールド目の読み出しが開始される。このように、ハイレベルの垂直転送パルスＶ３Ａ、Ｖ３Ｂが、第２フィールド目の読み出しパルスになる。この読み出しパルスにより、光電変換部（ＣＣＤセンサ）６０４の偶数ラインに設けられたフォトダイオードで光電変換された電荷が、画素信号として垂直転送レジスタ５０１ａ、５０１ｂへ移される（図３（ｂ）を参照）。
【００３６】
垂直転送レジスタ５０１に対して垂直転送パルスＶ１Ａ、Ｖ１Ｂ、Ｖ２、Ｖ３Ａ、Ｖ３Ｂ、Ｖ４が供給されると、光電変換部６０４の２ライン目のフォトダイオードで光電変換された電荷が、画素信号として水平転送レジスタ５０３へ移される。４ライン目以降もフォトダイオードで光電変換された電荷が画素信号として水平転送レジスタ５０３へ移される。ここで、第２フィールドでは、Ｇｂ信号とＢ信号を出力するラインの画素信号のみが水平転送レジスタ５０３へ移される。
【００３７】
水平転送レジスタ５０３へ移された２ライン目の画素信号は、水平転送パルスＨ１、Ｈ２により、１画素ずつ、出力段アンプ５０５へ出力される（図３（ｂ）を参照）。出力段アンプ５０５で増幅された画素信号は、アナログ電気信号としてＣＤＳ回路３０６へ出力される。以上のようにして２ライン目から１０００ライン目までの偶数ラインの読み出しが行われると第２フィールド目の読み出しが完了する。
以上のように、被写体を撮影する本撮影時には、本撮影モードで動作を行い、全ての画素信号の読み出しが行われる。
【００３８】
［間引き読み出しモードの説明］
次に、間引き読み出しモードにおける画素信号の読み出し方式について説明する。図６は、間引き読み出しモードで画素信号が読み出される様子の一例を概念的に示した図である。
間引き読み出しモードは、ＬＣＤ３２４やビデオモニタ３２５を見ながら、ユーザが撮影する被写体を探すモードであり、繰り返し高速に画素を読み出すモードである。本撮影する被写体をユーザが探す際に、全ての画素信号を毎フレーム読み出すようにすると、フレームレートが極端に落ちる。そこで、図６に示すように垂直方向に画素信号の間引きを行い、フレームレートを上げている。このように、間引き読み出しモードでは、本撮影モードよりもフレームレートは上がるが、その分解像度は落ちることになる。尚、以下では、間引き読み出しモードをＥＶＦ(Electronic ViewFinder)モードと称する。
【００３９】
図６において、ＥＶＦモード時の１ライン目の画素信号は、本撮影モード時の１ライン目の画素信号と５ライン目の画素信号とを加算したものとなる。具体的に、ＥＶＦモード時の１ライン目の画素信号として、Ｒ信号とＧｒ信号とが読み出される。同様に，本撮影モード時の１０ライン目の画素信号と１４ライン目の画素信号とを加算したものが、ＥＶＦモード時の２ライン目の画素信号となる。具体的に、ＥＶＦモード時の２ライン目の画素信号として、Ｇｂ信号とＢ信号とが読み出される。この様に垂直方向に画素信号を間引いて読み出すことで、フレームレートを上げることができる。
【００４０】
図７は、ＥＶＦモードにおける画素信号の読み出し動作の一例を、垂直同期信号ＶＤを基準として示したタイミングチャートである。図８は、ＥＶＦモードにおける画素信号の読み出し動作の一例を、水平同期信号ＨＤを基準として示したタイミングチャートである。
【００４１】
図７において、タイミングパルス発生回路３０５より、垂直転送パルスＶ１Ａ、Ｖ１Ｂ、Ｖ２、Ｖ３Ａ、Ｖ３Ｂ、Ｖ４が固体撮像素子（ＣＣＤセンサ）３０４に供給される。また、タイミングパルス発生回路３０５により、ブランキング信号ＰＢＬＫがＣＤＳ回路３０６に供給され、クランプタイミングパルスＯＢＣＬＰがクランプ回路３０８に供給される。
ＥＶＦモード時においては、図７に示すように、垂直同期信号ＶＤ、水平同期信号ＨＤ、ブランキング信号ＰＢＬＫ、及びクランプタイミングパルスＯＢＣＬＰは、それぞれハイ（Ｈｉｇｈ）とロウ（Ｌｏｗ）の２値をとる。垂直転送パルスＶ１Ａ、Ｖ３Ａは、それぞれハイ（Ｈｉｇｈ）、ミドル（Ｍｉｄｄｌｅ）、及びロウ（Ｌｏｗ）の３値をとる。垂直転送パルスＶ１Ｂ、Ｖ２、Ｖ３Ｂ、Ｖ４は、それぞれミドル（Ｍｉｄｄｌｅ）と、ロウ（Ｌｏｗ）の２値をとる。
【００４２】
ＣＣＤ出力信号ＣＣＤ＿ＯＵＴは、固体撮像素子（ＣＣＤセンサ）３０４の各画素（ＣＣＤ画素）の水平走査ライン毎の出力を示している。図７において、ＣＣＤ出力信号ＣＣＤ＿ＯＵＴ内に表記されている数字は、読み出された水平走査ラインを示している。前述したように、ＥＶＦモードでは、所定の２つの水平走査ラインにおける画素信号が加算されて読み出される。
【００４３】
クランプタイミングパルスＯＢＣＬＰは、クランプ回路３０８が、ＰＧＡ３０７回路及びＡＤ変換回路３０９の出力の誤差を、予め設定してある光学的黒基準レベルを基準として補正するタイミングで出力されるパルスである。ブランキング信号ＰＢＬＫは、負極性の信号であり、水平走査ラインにおけるＯＢ画素信号の読み出し区間と、水平走査ラインにおける有効画素信号の読み出し区間以外で有効となる。ブランキング信号ＰＢＬＫが有効な区間では、固体撮像素子（ＣＣＤセンサ）３０４のスミア成分の除去が行われたり、ＣＤＳ回路３０６、ＰＧＡ回路３０７、及びタイミングパルス発生回路３０５等の設定の切り換えが行われたりする。
【００４４】
以上のように、垂直同期信号ＶＤに同期して、１フィールドの画素信号が読み出される。各フィールドの中では、図８に示すように、水平同期信号ＨＤに同期して各水平走査ラインの画素信号が読み出される。
図８において、タイミングパルス発生回路３０５は、基準タイミングクロックであるＭＣＬＫと同一周期で水平転送パルスＨ１、Ｈ２を発生させている。前述したように、基準タイミングクロックＭＣＬＫは、固体撮像素子（ＣＣＤセンサ）３０４の一画素分の基準クロックである。
【００４５】
図８に示す各パルスは、垂直同期信号ＶＤで規定されるフィールド内の各水平走査ラインにおける画素信号を読み出すための信号である。水平転送パルスＨ１、Ｈ２は、１画素分の基準クロックである基準タイミングクロックＭＣＬＫと同じ周期で出力される。ブランキング信号ＰＢＬＫは、図７と同様に、水平走査ラインにおける画素信号の読み出しにおいても使用される。このランキング信号ＰＢＬＫが有効な区間では、水平転送パルスＨ１、Ｈ２による画素信号の読み出しは行われない。尚、図８に示す各パルスは、それぞれハイ（Ｈｉｇｈ）と、ロウ（Ｌｏｗ）の２値をとる。
【００４６】
次に、ＥＶＦモードにおける画素信号の読み出し手順の一例を説明する。
図７に示すように、垂直転送パルスＶ１Ａ、Ｖ３Ａがハイレベル（Ｈｉｇｈレベル）になる時間７０１、７０２に、各フィールドの読み出しが開始される。このように、ハイレベルの垂直転送パルスＶ１Ａ、Ｖ３Ａが、各フィールドの読み出しパルスとなる。この読み出しパルスにより、光電変換部（ＣＣＤセンサ）６０４に設けられたフォトダイオードで光電変換された電荷が、画素信号として垂直転送レジスタ５０１ａ、５０１ｂへ移される（図６を参照）。
【００４７】
垂直転送レジスタ５０１に対して垂直転送パルスＶ１Ａ、Ｖ１Ｂ、Ｖ２、Ｖ３Ａ、Ｖ３Ｂ、Ｖ４が供給されると、光電変換部６０４の１ライン目及び５ライン目のフォトダイオードで光電変換された電荷が列毎に加算される。そして、加算された電荷が、ＥＶＦモード時の１ライン目の画素信号として水平転送レジスタ５０３へ移される。
ＥＶＦモード時の２ライン目以降の画素信号も、１ライン目と同様に水平転送レジスタ５０３へ移される。尚、奇数ラインではＲ信号とＧｒ信号を出力するラインの画素信号（即ちＲ信号とＧｒ信号）のみが水平転送レジスタ５０３へ移される。水平転送レジスタ５０３へ移された１ライン目の画素信号は、水平転送パルスＨ１、Ｈ２により、１画素ずつ出力段アンプ５０５へ出力される（図６を参照）。出力段アンプ５０５で増幅された画素信号は、アナログ電気信号としてＣＤＳ回路３０６へ出力される。以上のようにして、ＥＶＦモード時には、画素信号を間引いて読み出しを行う。
【００４８】
［デジタルカメラの詳細な説明］
図９は、タイミングパルス発生回路３０５、ＣＤＳ回路３０６、ＰＧＡ回路３０７、クランプ回路３０８、ＡＤ変換回路３０９、負荷回路３２８、及びそれらの周辺部の構成の一例を詳細に示した図である。ここで、タイミングパルス発生回路３０５、ＣＤＳ回路３０６、ＰＧＡ回路３０７、クランプ回路３０８、ＡＤ変換回路３０９、及び負荷回路３２８は同一の電源（例えば電池３２２）から同一の電源ライン９１０を介して電力が供給されているものとする。
【００４９】
水晶発振回路８１３は、ＣＭＯＳインバータ方式のコルピッツ型水晶発振回路であり、タイミングパルス発生回路３０５の動作クロックを発振させる。この水晶発振回路８１３により発振された動作クロックは、タイミングパルス発生回路３０５に入力される。
タイミングパルス発生回路３０５内の第１の分周回路（１／２ｃｌｋ）８１１は、水晶発振回路８１３から出力された動作クロックを２分周する。セレクタ８３１は、第１の分周回路８１１で２分周された動作クロックを更に２分周するか否かをＣＰＵ３１４の制御により選択する。第２の分周回路（１／２ｃｌｋ）８３３は、セレクタ８３１による選択動作に従って、第１の分周回路８１１で２分周された動作クロックを更に２分周する。即ち、水晶発振回路８１３から出力された動作クロックは、第２の分周回路８３３を通ると４分周される。
【００５０】
このようにタイミングパルス発生回路３０５は、１画素分の基準クロックである基準タイミングクロックＭＣＬＫとして、水晶発振回路８１３から出力された動作クロックを２分周したクロックと、４分周したクロックとの何れかを選択できる。即ち、タイミングパルス発生回路３０５は、水晶発振回路８１３から出力された動作クロックに対して２分周又は４分周した周波数のクロックを基準タイミングクロックＭＣＬＫとして動作する。タイミングパルス発生回路３０５は、基準タイミングクロックＭＣＬＫに基づいて、画素信号の読み出しモードに応じたタイミングでパルスを出力する。この基準タイミングクロックＭＣＬＫは、図５、図８に示したものである。
尚、本実施形態では、水晶発振回路８１３から出力された動作クロックを４分周したクロックを基準タイミングクロックＭＣＬＫとする場合を例に挙げて説明する。
【００５１】
タイミングパルス発生回路３０５内の高速パルスジェネレータ８０９は、基準タイミングクロックＭＣＬＫ、垂直同期信号ＶＤ、及び水平同期信号ＨＤに基づいて、以下の信号を生成して出力する。第１に、高速パルスジェネレータ８０９は、固体撮像素子（ＣＣＤセンサ）３０４の出力ＣＣＤ出力信号ＣＣＤ＿ＯＵＴをサンプリングするためのサンプルホールドパルスＳ／Ｈを生成してＣＤＳ回路８２１へ出力する。第２に、高速パルスジェネレータ８０９は、アナログ・デジタル変換を指示するためのＡＤ変換指示クロックＡＤＣＬＫを生成してＡＤ変換回路８２７へ出力する。
【００５２】
第３に、高速パルスジェネレータ８０９は、クランプタイミングパルスＯＢＣＬＰを生成してクランプ回路８２３へ出力する。第４に、高速パルスジェネレータ８０９は、ブランキング信号ＰＢＬＫを生成してＣＤＳ回路８２１へ出力する。第５に、高速パルスジェネレータ８０９は、画素信号の読み出しを行うための水平転送パルスＨ１、Ｈ２を生成して固体撮像素子（ＣＣＤセンサ）３０４に出力する。
また、高速パルスジェネレータ８０９は、ＡＤ変換回路８２７でデジタル信号に変換された撮像信号を処理する際の同期信号として、基準タイミングクロックＭＣＬＫを映像処理回路３１０へ出力する。尚、前述したようにして高速パルスジェネレータ８０９が生成するクロックは一例であり、高速パルスジェネレータ８０９が生成するクロックは、前述したものに限定されない。
【００５３】
図９において、垂直同期信号ＶＤ及び水平同期信号ＨＤは、不図示のマイコンから高速パルスジェネレータ８０９へ供給されているものとする。ただし、基準タイミングクロックＭＣＬＫに基づいて、タイミングパルス発生回路８０５が垂直同期信号ＶＤ及び水平同期信号ＨＤを内部で発生させるようにしてもよい。
【００５４】
ＣＰＵ３１４は、画素信号の読み出しモードに応じて、水平転送パルスＨ１、Ｈ２の出力タイミング、駆動能力、位相、及びデューティ等の制御を、水平転送パルスドライバ（Ｈ−Ｄｒｉｖｅｒ）３２６に対して行う。水平転送パルスドライバ（Ｈ−Ｄｒｉｖｅｒ）３２６は、ＣＰＵ３１４による制御に従って、水平転送パルスＨ１、Ｈ２を固体撮像素子（ＣＣＤセンサ）３０４に出力する。固体撮像素子（ＣＣＤセンサ）３０４で得られたＣＣＤ出力信号ＣＣＤ＿ＯＵＴは、ＣＤＳ回路３０６へ出力される。
【００５５】
前述したように、水平転送パルスＨ１、Ｈ２の周波数は、基準タイミングクロックＭＣＬＫと同一である。タイミングパルス発生回路３０５は、ＣＰＵ３１４による制御により、水平転送パルスＨ１、Ｈ２の駆動電流（ドライブ電流）を切り換えることができる。また、タイミングパルス発生回路３０５は、ＣＰＵ３１４による制御により、水平転送パルスＨ１、Ｈ２の各々に対し、出力タイミングや位相調整等を行うことも可能である。
【００５６】
Ｖ転送パルスジェネレータ８０７は、画素信号の読み出しを行うための垂直転送パルスＶ１Ａ、Ｖ１Ｂ、Ｖ２、Ｖ３Ａ、Ｖ３Ｂ、Ｖ４を固体撮像素子（ＣＣＤセンサ）３０４へ出力する。ＣＰＵ３１４は、画素信号の読み出しモードに応じて、垂直転送パルスＶ１Ａ、Ｖ１Ｂ、Ｖ２、Ｖ３Ａ、Ｖ３Ｂ、Ｖ４の出力タイミング、駆動能力、位相、及びデューティ等の制御を、垂直転送パルスドライバ（Ｖ−Ｄｒｉｖｅｒ）３２７に対して行う。垂直転送パルスドライバ（Ｖ−Ｄｒｉｖｅｒ）３２７は、ＣＰＵ３１４による制御に従って、垂直転送パルスＶ１Ａ、Ｖ１Ｂ、Ｖ２、Ｖ３Ａ、Ｖ３Ｂ、Ｖ４を固体撮像素子（ＣＣＤセンサ）３０４に出力する。
【００５７】
図９に示すように、負荷回路３２８の構成は、定電流源回路である。負荷回路３２８は、次の様に動作する。
タイミングパルス発生回路３０５から出力されたブランキング信号ＰＢＬＫは、インバータ８３５にて反転されて、抵抗Ｒ１を介してトランジスタＱ１に入力される。抵抗Ｒ１は電流制限のための抵抗である。抵抗Ｒ１は数［ｋΩ］の抵抗値を有する。本実施形態では、ブランキング信号ＰＢＬＫの反転パルスがハイレベル（Ｈｉｇｈレベル）の期間に抵抗Ｒ１を介してトランジスタＱ１に入力される電圧が、トランジスタＱ１をオン（ＯＮ）させるのに十分な電圧となるようにする。負荷回路３２８の動作電流（負荷電流）は、トランジスタＱ１のエミッタ電圧値と抵抗Ｒ４の抵抗値とによって決まる。そこで、本実施形態では、負荷回路３２８の動作電流（負荷電流）が、設定したい値になるように抵抗Ｒ４の値が決められる。
【００５８】
トランジスタＱ２、抵抗Ｒ２、Ｒ３は、電流制限回路である。トランジスタＱ１のエミッタ電流が増加すると、トランジスタＱ２がオン（ＯＮ）する。従って、トランジスタＱ１のエミッタ電流と抵抗Ｒ４との積である電圧値が、トランジスタＱ２をオン（ＯＮ）させるのに必要なトランジスタＱ１のエミッタ電流に基づく値で制限される。負荷回路３２８の動作電流（負荷電流）が設定したい範囲内になるように、抵抗Ｒ２、Ｒ３の値が決められる。本実施形態では、負荷回路３２８は、ブランキング信号ＰＢＬＫがロウレベル（Ｌｏｗ）の期間にのみ、所定の動作電流（負荷電流）を流す。
【００５９】
［負荷回路を設けない場合の問題点］
負荷回路３２８における動作を説明する前に、負荷回路３２８を動作させない（搭載しない）場合に発生する歪み（電源波形の歪み及び画像信号の歪み）について説明する。図１０は、負荷回路３２８を搭載しないデジタルカメラで発生する信号の値と時間との関係の一例を示した図である。具体的に図１０では、水平同期信号ＨＤ、水平転送パルスＨ１、Ｈ２、Ｈ−Ｄｒ（水平転送回路）３２６の負荷電流、電源電圧、及び画像信号の波形を示す。
【００６０】
尚、電源電圧は、タイミングパルス発生回路３０５、ＣＤＳ回路３０６、ＰＧＡ回路３０７、クランプ回路３０８、及びＡＤ変換回路３０９で共通に使用される電源の電圧である。また、水平同期信号ＨＤは負極性の信号とする。更に、水平転送パルスＨ１、Ｈ２は、「×」で示されている期間に出力されるとする。
【００６１】
図１０において、画素信号が読み出されない期間は、水平転送パルスＨ１、Ｈ２は出力されない（停止している）。従って、Ｈ−Ｄｒ（水平転送回路）３２６の負荷電流は、水平転送パルスＨ１、Ｈ２が出力されているときと出力されていないときとで、数十ｍＡ程度変動する。このようにＨ−Ｄｒ（水平転送回路）３２６の負荷電流の変動が起きると、電源回路は、電源電圧を一定に保とうとする。しかしながら、Ｈ−Ｄｒ（水平転送回路）３２６の負荷変動に対して電源回路が応答するまでは、電源電圧は一時的に低下してしまう。この電源電圧の変動は、タイミングパルス発生回路３０５のＨ−Ｄｒ（水平転送回路）３２６の負荷電流に影響を与える。そして、このような電源電圧の変動の影響を受けると、画像信号は、読み出し期間の初頭において、シェーディング画像として読み出されてしまう。
【００６２】
前述したように、ＣＤＳ回路３０６、ＰＧＡ回路３０７、クランプ回路３０８、ＡＤ変換回路３０９も、タイミングパルス発生回路３０５と共通の電源にて動作している。このため、これらの回路３０６〜３０９もタイミングパルス発生回路３０５と同様に、電源電圧の変動の影響を受けてしまう。従って、電源電圧の変動が画像信号に与える影響は、タイミングパルス発生回路３０５のＨ−Ｄｒ（水平転送回路）３２６のみが負荷変動した場合に比べて多大になる。近年のデジタルカメラには、小型化、低コスト化が求められている。このような要求に応えるためには、タイミングパルス発生回路３２６に対して独立した電源回路を設けるのは難しい。そこで、本実施形態では、前述した負荷回路３２８を用いて、電源電圧の安定化と、画像信号の歪みの解消とを解消するようにしている。
【００６３】
［負荷回路を設けた場合の動作］
次に、電源の安定と、画像信号の歪みの解消とを実現するための負荷回路３２８における動作の一例を説明する。図１１は、負荷回路３２８を搭載した本実施形態のデジタルカメラで発生する信号の値と時間との関係の一例を示した図である。具体的に図１１では、水平同期信号ＨＤ、水平転送パルスＨ１、Ｈ２、ブランキング信号ＰＢＬＫ、トランジスタＱ１のベース端子に入力されるパルス信号、負荷回路３２９の負荷電流、Ｈ−Ｄｒ３２６の負荷電流、電源電圧、及び画像信号の波形を示す。
【００６４】
尚、電源電圧は、負荷回路３２８、タイミングパルス発生回路３０５、ＣＤＳ回路３０６、ＰＧＡ回路３０７、クランプ回路３０８、及びＡＤ変換回路３０９で共通に使用される電源の電圧である。また、水平同期信号ＨＤは負極性の信号とする。更に、水平転送パルスＨ１、Ｈ２は、「×」で示されている期間に出力されるとする。また、負荷回路３２８は、本撮影モードと、ＥＶＦモードとの何れの読み出しモードにおいても動作するものとする。
【００６５】
図１１において、画素信号が読み出されない期間は、水平転送パルスＨ１、Ｈ２は出力されない（停止している）。従って、前述したように、Ｈ−Ｄｒ（水平転送回路）３２６の負荷電流は、水平転送パルスＨ１、Ｈ２が出力されているときと出力されていないときとで、数十ｍＡ程度変動する。ここで、水平転送パルスＨ１、Ｈ２が出力されていない期間と同じタイミングでブランキング信号ＰＢＬＫがＣＤＳ回路３０６へ入力される。ブランキング信号ＰＢＬＫは、画素信号が読み出されない期間、即ち、固体撮像素子（ＣＣＤセンサ）３０４からＣＣＤ出力信号ＣＣＤ＿ＯＵＴが転送されていない期間に、ＣＤＳ回路３０６と、タイミングパルス発生回路３０５とを切り離すため等に使用される。
【００６６】
前述したように、ブランキング信号ＰＢＬＫは、インバータ８３５にて反転されて負荷回路３２８に入力される。即ち、ブランキング信号ＰＢＬＫは、負荷回路３２８のトリガ信号としても使用される。このように負荷回路３２８のトランジスタＱ１のベース端子に入力されるパルス信号の波形は、水平転送パルスＨ１、Ｈ２の出力期間及び非出力期間と同期している。また、負荷回路３２８の負荷電流が、Ｈ―Ｄｒ（水平転送回路）３２６の負荷電流と同じになるように、抵抗Ｒ４の値が調整される。また、負荷回路３２８の負荷電流のばらつきの範囲は、抵抗Ｒ２、Ｒ３で設定される。
【００６７】
前述したように、タイミングパルス発生回路３０５、ＣＤＳ回路３０６、ＰＧＡ回路３０７、クランプ回路３０８、ＡＤ変換回路３０９、及び負荷回路３２８は、同一の電源から電力の供給を受けている。水平転送パルスＨ１、Ｈ２が出力されていないときは、タイミングパルス発生回路３０５内のＨ―Ｄｒ（水平転送回路）３２６の負荷電流と値が略同値で符号が異なる（絶対値が略同値の）負荷電流を負荷回路３２８が発生する。従って、Ｈ―Ｄｒ（水平転送回路）３２６がもたらす負荷電流の変動（即ち電源電圧の変動）を、負荷回路３２８の負荷電流によって相殺できる。Ｈ―Ｄｒ（水平転送回路）３２６の負荷電流の変動は、水平転送パルスＨ１、Ｈ２が出力されていないとき（停止期間中）に起きるが、この期間におけるＨ―Ｄｒ（水平転送回路）３２６の負荷電流の変動は、負荷回路３２８の動作により収まっている。よって、これらの回路全体における電源電圧の変動を防止でき、画像信号読み出し期間（画像信号期間）の初頭において画像信号の歪みが発生することを防止できる。
【００６８】
背景技術で説明した電源装置では、負荷（Ｈ―Ｄｒ（水平転送回路）３２６の負荷電流の変動差が大きくなるにつれて、高精度に電圧を安定させるための回路規模は大きくなってしまう。また、例え、電圧を所定の精度まで安定させることができたとしても、画像信号を後段の増幅器で大きく増幅するような場合、画像信号の歪みを見えなくするようなことは非常に困難であった。
しかしながら、本実施形態では、負荷（Ｈ―Ｄｒ（水平転送回路）３２６の負荷電流）の変動を相殺するようにしているので、Ｈ―Ｄｒ（水平転送回路）３２６の負荷電流の変動は、負荷回路３２８の動作により収まる。従って、回路規模の増大を抑えつつ、出来るだけ簡単な回路構成で、画像信号の歪みを従来よりも確実に防止できる。
【００６９】
以上のように本実施形態では、Ｈ―Ｄｒ（水平転送回路）３２６の負荷電流が所定の閾値以下に減少する帰線期間において、Ｈ―Ｄｒ３２６の負荷電流の減少分を相殺する負荷電流を、Ｈ―Ｄｒ３２６と共通の電源で動作する負荷回路３２８が供給するようにした。従って、回路規模の増大を抑えつつ、画像読み出し期間の初頭における電源電圧の変動を防止できる。これにより、読み出された画像信号の歪みが生じることを防止でき、高品位の画像を得ることができる。
【００７０】
尚、本実施形態では、撮像装置の一例であるデジタルカメラに、負荷回路３２８を設けて、電源電圧の変動を抑制する場合を例に挙げて説明したが、必ずしもこのようにする必要はない。例えば、ビデオカメラや、カメラ付き携帯電話に負荷回路３２８を設けるようにしてもよい。また、負荷回路３２８の構成は、図９に示したものに限定されない。負荷回路と共通の電源により動作する回路（例えば、Ｈ―Ｄｒ（水平転送回路）３２６）の負荷電流を相殺する電流を発生する回路であれば、負荷回路の構成や動作条件はどのようなものであってもよい。
【００７１】
また、本実施形態では、負荷変動を引き起こす回路としてＨ―Ｄｒ（水平転送回路）３２６を例に挙げて説明したが、負荷変動を引き起こす回路はＨ―Ｄｒ（水平転送回路）３２６に限定されない。例えば、ＣＤＳ回路３０６等のその他の回路で同様な負荷変動が起きる場合は、その負荷変動に対しても柔軟に対応することができる。また、負荷変動を引き起こす回路と同一の電源に接続される周辺回路も、本実施形態で説明したものに限定されない。
【００７２】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。前述した第１の実施形態では、インバータ８３５にて反転されたブランキング信号ＰＢＬＫをトリガとして負荷回路３２８を動作させる場合を例に挙げて説明した。これに対し、本実施形態では、ＣＰＵからの指示に基づいて負荷回路３２８を動作させるようにする。これにより、水平転送パルスＨ１、Ｈ２の非出力期間の全てにおいて、Ｈ―Ｄｒ（水平転送回路）３２６の負荷電流の変動を相殺する負荷電流を負荷回路で流す必要がなくなり、負荷回路で負荷電流を流す期間を必要最小限にでき、消費電力の低減を図れる。以上のように本実施形態と前述した第１の実施形態とは、負荷回路に負荷電流を流す際の動作の一部が主として異なる。従って、前述した第１の実施形態と同一の部分については、図１〜図１１に付した符号と同一の符号を付す等して詳細な説明を省略する。
【００７３】
図１２は、タイミングパルス発生回路３０５、ＣＤＳ回路３０６、ＰＧＡ回路３０７、クランプ回路３０８、ＡＤ変換回路３０９、負荷回路３２８、及びそれらの周辺部の構成の一例を詳細に示した図である。ここで、タイミングパルス発生回路３０５、ＣＤＳ回路３０６、ＰＧＡ回路３０７、クランプ回路３０８、ＡＤ変換回路３０９、負荷回路９０１は同一の電源（例えば電池３２２）から同一の電源ライン９１０を介して電力が供給されているものとする。
【００７４】
水晶発振回路８１３により発振される動作クロックは、タイミングパルス発生回路３０５に入力される。入力された動作クロックは、第１の分周回路（１／２ｃｌｋ）８１１で２分周される。セレクタ８３１による選択動作に従って、第１の分周回路８１１で２分周された動作クロックは、第２の分周回路（１／２ｃｌｋ）８３３で更に２分周される。
【００７５】
このようにタイミングパルス発生回路３０５は、１画素分の基準クロックである基準タイミングクロックＭＣＬＫとして、水晶発振回路８１３から出力された動作クロックを２分周したクロックと、４分周したクロックとの何れかを選択できる。タイミングパルス発生回路３０５は、基準タイミングクロックＭＣＬＫに基づいて、画素信号の読み出しモードに応じたタイミングでパルスを出力する。この基準タイミングクロックＭＣＬＫは、図５、図８に示したものである。
尚、本実施形態でも、水晶発振回路８１３から出力された動作クロックを４分周したクロックを基準タイミングクロックＭＣＬＫとする場合を例に挙げて説明する。
【００７６】
高速パルスジェネレータ８０９は、第１の実施形態と同様に、サンプルホールドパルスＳ／Ｈ、ＡＤ変換指示クロックＡＤＣＬＫ、クランプタイミングパルスＯＢＣＬＰ、ブランキング信号ＰＢＬＫ、水平転送パルスＨ１、Ｈ２を生成して出力する。
また、高速パルスジェネレータ８０９は、ＡＤ変換回路８２７でデジタル信号に変換された撮像信号を処理する際の同期信号として、基準タイミングクロックＭＣＬＫを映像処理回路３１０へ出力する。
【００７７】
図１２において、垂直同期信号ＶＤ及び水平同期信号ＨＤは、例えば、不図示のマイコンから高速パルスジェネレータ８０９へ供給されているものとする。
ＣＰＵ９０３は、画素信号の読み出しモードに応じて、水平転送パルスＨ１、Ｈ２の出力タイミング、駆動能力、位相、及びデューティ等の制御を、水平転送パルスドライバ（Ｈ−Ｄｒｉｖｅｒ）３２６に対して行う。水平転送パルスドライバ（Ｈ−Ｄｒｉｖｅｒ）３２６は、ＣＰＵ３１４による制御に従って、水平転送パルスＨ１、Ｈ２を固体撮像素子（ＣＣＤセンサ）３０４に出力する。固体撮像素子（ＣＣＤセンサ）３０４で得られたＣＣＤ出力信号ＣＣＤ＿ＯＵＴは、ＣＤＳ回路３０６へ出力される。
【００７８】
前述したように、水平転送パルスＨ１、Ｈ２の周波数は、基準タイミングクロックＭＣＬＫと同一である。タイミングパルス発生回路３０５は、ＣＰＵ９０３による制御により、水平転送パルスＨ１、Ｈ２の駆動電流（ドライブ電流）を切り換えることができる。また、タイミングパルス発生回路３０５は、ＣＰＵ９０３による制御により、水平転送パルスＨ１、Ｈ２の各々に対し、出力タイミングや位相調整等を行うことも可能である。
【００７９】
Ｖ転送パルスジェネレータ８０７は、垂直転送パルスＶ１Ａ、Ｖ１Ｂ、Ｖ２、Ｖ３Ａ、Ｖ３Ｂ、Ｖ４を固体撮像素子（ＣＣＤセンサ）３０４へ出力する。ＣＰＵ９０３は、画素信号の読み出しモードに応じて、垂直転送パルスＶ１Ａ、Ｖ１Ｂ、Ｖ２、Ｖ３Ａ、Ｖ３Ｂ、Ｖ４の出力タイミング、駆動能力、位相、及びデューティ等の制御を、垂直転送パルスドライバ（Ｖ−Ｄｒｉｖｅｒ）３２７に対して行う。垂直転送パルスドライバ（Ｖ−Ｄｒｉｖｅｒ）３２７は、ＣＰＵ９０３による制御に従って、垂直転送パルスＶ１Ａ、Ｖ１Ｂ、Ｖ２、Ｖ３Ａ、Ｖ３Ｂ、Ｖ４を固体撮像素子（ＣＣＤセンサ）３０４に出力する。
【００８０】
［負荷回路の動作］
図１２に示すように、負荷回路９０１の構成は、図９に示した第１の実施形態の負荷回路３２８と同様に、定電流源回路である。負荷回路９０１は、次の様に動作する。
ＣＰＵ９０３は、負荷回路９０１を動作させたい期間には制御信号を出力し、それ以外の期間には制御信号を出力しない。制御信号は、抵抗Ｒ１を介してトランジスタＱ１に入力される。抵抗Ｒ１は電流制限のための抵抗である。尚、抵抗Ｒ１は数［ｋΩ］の抵抗値を有する。また、ＣＰＵ９０３から出力される制御信号は、ハイレベル（Ｈｉｇｈ）とロウレベル（Ｌｏｗ）とを有するパルス信号であり、ＣＰＵ９０３は、ハイレベル（Ｈｉｇｈ）の制御信号のみを出力する。即ち、ＣＰＵ９０３は、制御信号を出力しないことでロウレベルの制御信号を形成する。
【００８１】
また、本実施形態では、ＣＰＵ９０３から制御信号が出力されている期間に抵抗Ｒ１を介してトランジスタＱ１に入力される電圧が、トランジスタＱ１をオン（ＯＮ）させるのに十分な電圧となるようにする。負荷回路９０１の動作電流は、トランジスタＱ１のエミッタ電圧値と抵抗Ｒ４の抵抗値とによって決まる。そこで、本実施形態では、負荷回路９０１の動作電流が設定したい値になるように、抵抗Ｒ４の値が決められる。
【００８２】
トランジスタＱ２、抵抗Ｒ２、及びＲ３は電流制限回路である。トランジスタＱ１のエミッタ電流が増加すると、トランジスタＱ２がオン（ＯＮ）する。従って、トランジスタＱ１のエミッタ電流と抵抗Ｒ４との積である電圧値が、トランジスタＱ２をオン（ＯＮ）させるのに必要なトランジスタＱ１のエミッタ電流に基づく値で制限される。負荷回路９０１の動作電流が設定したい範囲内になるように、抵抗Ｒ２、Ｒ３の値が決められる。本実施形態の負荷回路９０１は、ＣＰＵ９０３からハイレベルの制御信号が出力されている期間にのみ、所定の負荷電流を流す。
【００８３】
次に、電源の安定と、画像信号の歪みの解消とを実現するための負荷回路９０１における動作の一例を説明する。図１３は、負荷回路９０１を搭載した本実施形態のデジタルカメラで発生する信号の値と時間との関係の一例を示した図である。具体的に図１３では、水平同期信号ＨＤ、水平転送パルスＨ１、Ｈ２、ブランキング信号ＰＢＬＫ、トランジスタＱ１のベース端子に入力されるパルス信号、負荷回路９０１の負荷電流、Ｈ−Ｄｒ３２６の負荷電流、電源電圧、及び画像信号の波形を示す。
【００８４】
尚、電源電圧は、負荷回路３２８、タイミングパルス発生回路３０５、ＣＤＳ回路３０６、ＰＧＡ回路３０７、クランプ回路３０８、及びＡＤ変換回路３０９で共通に使用される電源の電圧である。また、水平同期信号ＨＤは負極性の信号とする。更に、水平転送パルスＨ１、Ｈ２は、「×」で示されている期間に出力されるとする。また、負荷回路３２８は、本撮影モードと、ＥＶＦモードとの何れの読み出しモードにおいても動作するとする。
【００８５】
図１３において、画素信号が読み出されていない期間は、水平転送パルスＨ１、Ｈ２は出力されていない（停止している）。従って、前述したように、Ｈ−Ｄｒ（水平転送回路）３２６の負荷電流は、水平転送パルスＨ１、Ｈ２が出力されているときと出力されていないときとで、数十ｍＡ程度変動する。ＣＰＵ９０３は、水平転送パルスＨ１、Ｈ２が出力される直前の所定期間にのみ制御信号を出力する。即ち、負荷回路９０１のトランジスタＱ１のベース端子に入力されるパルス信号の波形は、水平転送パルスＨ１、Ｈ２の動作が開始する直前の所定期間にのみハイレベル（Ｈｉｇｈ）になり、この期間にのみ負荷回路９０１は動作する。また、負荷回路９０１の負荷電流（動作電流）が、Ｈ―Ｄｒ（水平転送回路）３２６の負荷電流（動作電流）と同じになるように、抵抗Ｒ４の値が調整される。また、負荷回路３２８の負荷電流（動作電流）のばらつきの範囲は、抵抗Ｒ２、Ｒ３で設定される。
【００８６】
前述したように、タイミングパルス発生回路３０５、ＣＤＳ回路３０６、ＰＧＡ回路３０７、クランプ回路３０８、ＡＤ変換回路３０９、及び負荷回路９０１は同一の電源から電力の供給を受けている。水平転送パルスＨ１、Ｈ２が出力されていないときは、Ｈ―Ｄｒ（水平転送回路）３２６の負荷電流と値が略同値で符号が異なる（絶対値が略同値の）負荷電流を負荷回路９０１が発生させる。従って、Ｈ―Ｄｒ（水平転送回路）３２６がもたらす負荷電流の変動を、負荷回路３２８の負荷電流によって相殺できる。Ｈ―Ｄｒ（水平転送回路）３２６の負荷電流の変動は、水平転送パルスＨ１、Ｈ２が出力されていないとき（停止期間中）に起きるが、この期間におけるＨ―Ｄｒ（水平転送回路）３２６の負荷電流の変動は、負荷回路３２８の動作により収まっている。よって、これらの回路全体における電源電圧の変動を防止でき、画像信号読み出し期間（画像信号期間）の初頭において画像信号の歪みが発生することを防止できる。
【００８７】
以上のように本実施形態では、水平転送パルスＨ１、Ｈ２が出力される直前の期間にのみＣＰＵ９０３から制御信号を出力するようにして、この期間に負荷回路９０１を動作させ、Ｈ―Ｄｒ３２６の負荷電流の減少分を相殺する負荷電流を供給するようにした。即ち、画像信号読み出し期間の初頭において画像信号の歪みが発生することを防止できる必要最小限の期間（帰線期間の終了直前の期間）にのみ、負荷回路９０１に負荷電流を流すようにした。従って、前述した第１の実施形態で説明した効果に加え、消費電力の増大を抑えつつ、読み出された画像信号の歪みが生じることを防止でき、高品位の画像を得ることができるという効果が得られる。
【００８８】
尚、本実施形態では、水平転送パルスＨ１、Ｈ２が出力される直前の期間が固定されている場合を例に挙げて説明したが、水平転送パルスＨ１、Ｈ２が出力される直前の期間をＣＰＵ９０３が変更するようにしてもよい。
尚、本実施形態においても、第１の実施形態で説明した種々の変形例を採ることができる。
【００８９】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。前述した第２の実施形態では、水平転送パルスＨ１、Ｈ２が出力される直前の期間において、負荷回路３２８、９０１に負荷電流を必ず流すようにした。これに対し、本実施形態では、負荷変動を引き起こす回路（Ｈ―Ｄｒ（水平転送回路）３２６）の負荷電流の値に応じて、負荷回路の動作と停止とを切り換えるようにする。以上のように本実施形態と前述した第１の実施形態とは、負荷回路に負荷電流を流す際の動作（図１２に示したＣＰＵ９０３の処理）の一部が主として異なる。従って、前述した第１及び第２の実施形態と同一の部分については、図１〜図１３に付した符号と同一の符号を付す等して詳細な説明を省略する。
【００９０】
図１４のフローチャートを参照しながら、本実施形態におけるＣＰＵの処理動作の一例を説明する。尚、以下では、前述した画素信号の読み出しモードをカメラモードと称する。
まず、ＣＰＵは、デジタルカメラの電源スイッチ３１７がオン（ＯＮ）されるまで待機する（ステップＳ１４０１）。電源スイッチ３１７がオン（ＯＮ）されると、ＣＰＵは、カメラモードが、本撮影モードと、ＥＶＦモードとの何れであるかを判定する（ステップＳ１４０２）。この判定は、例えば、デジタルカメラに設けられているスイッチに基づいて行うことができる。
【００９１】
本実施形態では、本撮影モードのときにＨ―Ｄｒ（水平転送回路）３２６の負荷電流が１００［ｍＡ］とし、ＥＶＦモードのときにＨ―Ｄｒ（水平転送回路）３２６の負荷電流が５０［ｍＡ］とする。Ｈ―Ｄｒ（水平転送回路）３２６の負荷電流の値が大きい程、負荷変動に追従して電源回路を動作させることが困難になり、電源電圧の変動が大きくなるので、画像信号の歪みが見えやすくなる。そこで、本実施形態では、Ｈ―Ｄｒ（水平転送回路）３２６の負荷電流の変動が５０［ｍＡ］までは、電源電圧の変動による画像信号の歪みが見られないものとして、負荷回路９０１を動作させない。即ち、Ｈ―Ｄｒ（水平転送回路）３２６の負荷電流の変動が５０［ｍＡ］より大きい場合に、負荷回路９０１を動作させる。以上のように、本実施形態では、ＥＶＦモードのときは、負荷回路９０１は動作させず、本撮影モードのときにのみ、負荷回路９０１を動作させることで、最小限の消費電力で高品位な画質が得られるようにする。
【００９２】
ステップＳ１４０２の判定の結果、カメラモードが、本撮影モードのときは、後述するステップＳ１４０６に進む。一方、カメラモードが、ＥＶＦモードのときは、ステップＳ１４０３に進む。
【００９３】
そして、ＣＰＵは、負荷回路９０１に対する制御信号の出力動作を停止する（ステップＳ１４０３）。
次に、ＣＰＵは、カメラモードの切り替えがあったか否かを判定する（ステップＳ１４０４）。この判定の結果、カメラモードの切り替えがあった場合には、前述したステップＳ１４０２に戻る。一方、カメラモードの切り替えがない場合には、ステップＳ１４０５に進み、ＣＰＵは、カメラモードに応じたその他の処理を行って処理を終了する。
【００９４】
ステップＳ１４０２において、カメラモードが、本撮影モードであると判定されると、ステップＳ１４０６に進む。そして、ＣＰＵは、負荷回路９０１に制御信号を出力するタイミングになるまで待機する。負荷回路９０１に制御信号を出力するタイミングになると、ＣＰＵは、負荷回路９０１に対して制御信号を出力して負荷回路９０１を動作させ、前述したステップＳ１４０４に進む（ステップＳ１４０７）。負荷回路９０１に対して制御信号を出力した際の負荷回路９０１の動作は、第２の実施形態と同様である（図１３を参照）。また、負荷回路９０１に制御信号を出力するタイミングは、前述したように、水平転送パルスＨ１、Ｈ２が出力される直前の予め設定された期間である。
【００９５】
以上のように本実施形態では、本撮影モードにおいてＣＰＵ９０３から制御信号を出力するようにし、ＥＶＦモードにおいてはＣＰＵ９０３から制御信号を出力しないようにした。これにより、前述した第１及び第２の実施形態で説明した効果に加え、消費電力の増大をより一層抑えつつ、読み出された画像信号の歪みが生じることを防止でき、高品位の画像を得ることができるという効果が得られる。
【００９６】
前述したように、本実施形態では、ＥＶＦモードにおけるＨ―Ｄｒ（水平転送回路）３２６の負荷電流の変動は５０［ｍＡ］であり、本撮影モードにおけるＨ―Ｄｒ（水平転送回路）３２６の負荷電流の変動は１００［ｍＡ］である。そこで、負荷回路９０１の動作条件であるＨ―Ｄｒ（水平転送回路）３２６の負荷電流の変動の閾値を５０［ｍＡ］とし、Ｈ―Ｄｒ（水平転送回路）３２６の負荷電流の変動が５０［ｍＡ］を超えている本撮影モードで負荷回路９０１を動作させる。即ち、負荷回路９０１の動作条件の閾値として、負荷変動を引き起こす回路であるＨ―Ｄｒ（水平転送回路）３２６の負荷変動前後における負荷電流の差分値を設定し、設定した閾値に基づいて、負荷回路９０１を動作させるか否かを判定する。
このように、本実施形態は、Ｈ―Ｄｒ（水平転送回路）３２６の負荷電流の値が、０［ｍＡ］と、カメラモード毎に設定されている負荷電流の値との間で変動しているとした。そこで、ＥＶＦモードに対して設定されている負荷電流の値（５０［ｍＡ］）を閾値として、負荷回路９０１に制御信号を出力するか否かを判断するようにした。しかしながら、負荷変動を引き起こす要因は、Ｈ―Ｄｒ（水平転送回路）３２６の負荷変動前後における負荷電流の値の差分値である。即ち、負荷回路９０１に制御信号を出力するか否かを判断するための閾値を、Ｈ―Ｄｒ（水平転送回路）３２６の負荷変動前後における負荷電流の値の差分値に基づいて決定されるようにしていれば、必ずしも前述したようにして閾値を決定する必要はない。
【００９７】
また、本実施形態では、第２の実施形態で説明したように、水平転送パルスＨ１、Ｈ２が出力される直前の予め設定された期間に、負荷回路９０１に制御信号を出力する場合を例に挙げて説明した。しかしながら、必ずしもこのようにする必要はない。例えば、第１の実施形態で説明したように、水平転送パルスＨ１、Ｈ２が出力されていない期間の全てにおいて、負荷回路９０１に制御信号を出力するようにしてもよい。
また、本実施形態においても、第１の実施形態で説明した種々の変形例を採ることができる。
【００９８】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。前述した第２の実施形態では、水平転送パルスＨ１、Ｈ２が出力される直前の期間において、負荷回路３２８、９０１に負荷電流を必ず流すようにした。これに対し、本実施形態では、デジタルカメラのＩＳＯ感度（ＰＧＡ回路３０７における増幅度）に応じて、負荷回路の動作と停止とを切り換えるようにする。以上のように本実施形態と前述した第１の実施形態とは、負荷回路に負荷電流を流す際の動作（図１２に示したＣＰＵ９０３の処理）の一部が主として異なる。従って、前述した第１及び第２の実施形態と同一の部分については、図１〜図１３に付した符号と同一の符号を付す等して詳細な説明を省略する。
【００９９】
図１５のフローチャートを参照しながら、本実施形態におけるＣＰＵの処理動作の一例を説明する。
まず、ＣＰＵは、デジタルカメラの電源スイッチ３１７がオン（ＯＮ）されるまで待機する（ステップＳ１５０１）。電源スイッチ３１７がオン（ＯＮ）されると、ＣＰＵは、デジタルカメラに対して設定されているＩＳＯ感度がＩＳＯ４００以上であるか否かを判定する（ステップＳ１５０２）。この判定は、例えば、デジタルカメラに設けられているスイッチに基づいて行うことができる。
【０１００】
本実施形態では、Ｈ―Ｄｒ（水平転送回路）３２６の負荷電流の値は、本撮影モード及びＥＶＦモードで同値とする。また、Ｈ―Ｄｒ（水平転送回路）３２６の負荷変動が画像信号へ与える影響は、カメラモードに依らないものとし、負荷回路９０１は、各カメラモード（本撮影モード及びＥＶＦモード）で共通の動作をするものとする。
【０１０１】
画像信号（ＣＣＤ出力信号ＣＣＤ＿ＯＵＴ）は、ＣＤＳ回路３０６でサンプリングされた後、ＰＧＡ回路３０７で所定の増幅度で増幅される。前述したように、Ｈ―Ｄｒ（水平転送回路）３２６、ＣＤＳ回路３０６、及びＰＧＡ回路３０７は、同じ電源から電力の供給を受ける。従って、Ｈ―Ｄｒ（水平転送回路）３２６の負荷変動があった場合、ＰＧＡ回路３０７での増幅度が大きい程、画像信号の歪みが見えやすくなる。そこで、本実施形態では、デジタルカメラに設定されているＩＳＯ感度がＩＳＯ２００までは、画像信号の歪みが見られないものとして、負荷回路９０１を動作させず、ＩＳＯ感度がＩＳＯ４００以上である場合に、負荷回路９０１を動作させる。本実施形態では、このようにすることにより、最小限の消費電力で高品位な画質が得られるようにする。
【０１０２】
ステップＳ１５０２の判定の結果、ＩＳＯ感度がＩＳＯ４００以上でない場合（ＩＳＯ感度がＩＳＯ２００以下である場合）には、後述するステップＳ１５０７に進む。一方、ＩＳＯ感度がＩＳＯ４００以上である場合には、ＣＰＵは、負荷回路９０１に制御信号を出力するタイミングになるまで待機する（ステップＳ１５０２）。負荷回路９０１に制御信号を出力するタイミングになると、ＣＰＵは、負荷回路９０１に対して制御信号を出力して負荷回路９０１を動作させる（ステップＳ１５０３）。尚、負荷回路９０１に対して制御信号を出力した際の負荷回路９０１の動作は、第２の実施形態と同様である（図１３を参照）。また、負荷回路９０１に制御信号を出力するタイミングは、前述したように、水平転送パルスＨ１、Ｈ２が出力される直前の予め設定された期間である。
【０１０３】
そして、ＣＰＵは、ＩＳＯ感度の切り替えがあったか否かを判定する（ステップＳ１５０５）。この判定の結果、ＩＳＯ感度の切り替えがあった場合には、前述したステップＳ１５０２に戻る。一方、ＩＳＯ感度の切り替えがない場合には、ステップＳ１５０６に進み、ＣＰＵは、カメラモードに応じたその他の処理を行って処理を終了する。
【０１０４】
ステップＳ１５０２の判定の結果、ＩＳＯ感度がＩＳＯ４００以上でない場合（ＩＳＯ感度がＩＳＯ２００以下である場合）には、ステップＳ１５０７に進む。そして、ＣＰＵは、負荷回路９０１に対する制御信号の出力動作を停止する。そして、前述したステップＳ１５０５に進む。
【０１０５】
以上のように本実施形態では、ＩＳＯ感度がＩＳＯ４００以上である場合にＣＰＵ９０３から制御信号を出力するようにし、ＩＳＯ感度がＩＳＯ２００以下である場合にＣＰＵ９０３から制御信号を出力しないようにした。これにより、前述した第１及び第２の実施形態で説明した効果に加え、消費電力の増大をより一層抑えつつ、読み出された画像信号の歪みが生じることを防止でき、高品位の画像を得ることができるという効果が得られる。
【０１０６】
尚、本実施形態では、デジタルカメラに設定されているＩＳＯ感度を閾値とし、画像信号の歪みを見えやすくする要因として、ＰＧＡ回路３０７の増幅度を例に挙げて説明した。ところが、例えば、図１に示した映像信号処理回路３１１に設けられたデジタル回路で画像信号を増幅させることも十分に考えられる。従って、固体撮像素子（ＣＣＤセンサ）３０４から出力された画像信号（ＣＣＤ出力信号）を処理するアナログ回路及びデジタル回路を含めたトータルの増幅度に基づく閾値を用いて、負荷回路９０１を動作させるか否かを判定するようにしてもよい。
【０１０７】
また、本実施形態では、第２の実施形態で説明したように、水平転送パルスＨ１、Ｈ２が出力される直前の予め設定された期間に、負荷回路９０１に制御信号を出力する場合を例に挙げて説明した。しかしながら、必ずしもこのようにする必要はない。例えば、第１の実施形態で説明したように、水平転送パルスＨ１、Ｈ２が出力されていない期間の全てにおいて、負荷回路９０１に制御信号を出力するようにしてもよい。
また、本実施形態においても、前述した第１の実施形態で説明した種々の変形例を採ることができる。
【０１０８】
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。前述した第２の実施形態では、水平転送パルスＨ１、Ｈ２が出力される直前の期間において、負荷回路３２８、９０１に負荷電流を必ず流すようにした。これに対し、本実施形態では、デジタルカメラの駆動周波数に応じて、負荷回路の動作と停止とを切り換えるようにする。以上のように本実施形態と前述した第１の実施形態とは、負荷回路に負荷電流を流す際の動作（図１２に示したＣＰＵ９０３の処理）の一部が主として異なる。従って、前述した第１及び第２の実施形態と同一の部分については、図１〜図１３に付した符号と同一の符号を付す等して詳細な説明を省略する。
【０１０９】
図１６のフローチャートを参照しながら、本実施形態におけるＣＰＵの処理動作の一例を説明する。
まず、ＣＰＵは、デジタルカメラの電源スイッチ３１７がオン（ＯＮ）されるまで待機する（ステップＳ１６０１）。電源スイッチ３１７がオン（ＯＮ）されると、ＣＰＵは、カメラモードが、本撮影モードと、ＥＶＦモードとの何れであるかを判定する（ステップＳ１６０２）。この判定は、例えば、デジタルカメラに設けられているスイッチに基づいて行うことができる。
【０１１０】
本実施形態では、ＥＶＦモードの場合には、タイミングパルス発生回路３０５は、水晶発振回路８１３で発振された動作クロックを２分周した周波数のクロックを基準タイミングクロックＭＣＬＫとして駆動するものとする。一方、本撮影モードの場合には、タイミングパルス発生回路３０５は、水晶発振回路８１３で発振された動作クロックを４分周した周波数のクロックを基準タイミングクロックＭＣＬＫとして駆動するものとする。即ち、ＥＶＦモードのときの基準タイミングクロックＭＣＬＫの周波数（駆動周波数）を、本撮影モードのときの基準タイミングクロックＭＣＬＫの周波数よりも低くしている。具体的に本実施形態では、ＥＶＦモードのときの基準タイミングクロックＭＣＬＫの周波数を２０［ＭＨｚ］とし、本撮影モードのときの基準タイミングクロックＭＣＬＫの周波数を４０［ＭＨｚ］としている。また、本実施形態では、ＥＶＦモードときの方が、本撮影モードのときよりも、Ｈ―Ｄｒ（水平転送回路）３２６の負荷変動が小さいものとする。そして、基準タイミングクロックＭＣＬＫの周波数が２０［ＭＨｚ］までは、画像信号の歪みが見られないものとして、負荷回路９０１を動作させず、基準タイミングクロックＭＣＬＫの周波数が２０［ＭＨｚ］より大きい場合に、負荷回路９０１を動作させる。即ち、ＥＶＦモードのときは、負荷回路９０１は動作させず、本撮影モードのときは、負荷回路９０１を動作させるようにする。本実施形態では、このようにすることによって、最小限の消費電力で高品位な画質が得られるようにする。
【０１１１】
ステップＳ１６０２の判定の結果、カメラモードが、本撮影モードのときは、後述するステップＳ１６０６に進む。一方、カメラモードが、ＥＶＦモードのときは、ステップＳ１６０３に進む。
【０１１２】
そして、ＣＰＵは、負荷回路９０１に対する制御信号の出力動作を停止する（ステップＳ１６０３）。
次に、ＣＰＵは、カメラモードの切り替えがあったか否かを判定する（ステップＳ１６０４）。この判定の結果、カメラモードの切り替えがあった場合には、前述したステップＳ１６０２に戻る。一方、カメラモードの切り替えがない場合には、ステップＳ１６０５に進み、ＣＰＵは、カメラモードに応じたその他の処理を行って処理を終了する。
【０１１３】
ステップＳ１６０２において、カメラモードが、本撮影モードであると判定されると、ステップＳ１６０６に進む。そして、ＣＰＵは、負荷回路９０１に制御信号を出力するタイミングになるまで待機する（ステップＳ１６０６）。負荷回路９０１に制御信号を出力するタイミングになると、ＣＰＵは、負荷回路９０１に対して制御信号を出力して負荷回路９０１を動作させ、前述したステップＳ１４０４に進む（ステップＳ１６０７）。負荷回路９０１に対して制御信号を出力した際の負荷回路９０１の動作は、第２の実施形態と同様である（図１３を参照）。また、負荷回路９０１に制御信号を出力するタイミングは、前述したように、水平転送パルスＨ１、Ｈ２が出力される直前の予め設定された期間である。
【０１１４】
以上のように本実施形態では、駆動周波数が２０［ＭＨｚ］より大きい場合にＣＰＵ９０３から制御信号を出力するようにし、駆動周波数が２０［ＭＨｚ］以下である場合にＣＰＵ９０３から制御信号を出力しないようにした。これにより、前述した第１及び第２の実施形態で説明した効果に加え、消費電力の増大をより一層抑えつつ、読み出された画像信号の歪みが生じることを防止でき、高品位の画像を得ることができるという効果が得られる。
【０１１５】
尚、本実施形態では、駆動周波数が高い程、Ｈ―Ｄｒ（水平転送回路）３２６の負荷電流の値が大きいものとし、駆動周波数に応じて、負荷回路９０１を動作させるか否かを判定するようにした。しかしながら必ずしもこのようにする必要はない。ＣＤＳ回路３０６で行われるサンプリングのタイミングのマージンが小さくなると、電源変動による画像信号の歪みを回避しにくくなる。即ち、負荷変動の影響の他に、画像信号の歪みを回避するための信号処理回路の能力（余裕度）等をトータルで考慮して、負荷回路９０１を動作させるか否かを判定するための閾値として、駆動周波数をカメラモード毎に設定できる。
【０１１６】
（本発明の他の実施形態）
前述した実施形態の機能を実現するべく各種のデバイスを動作させるように、該各種デバイスと接続された装置あるいはシステム内のコンピュータに対し、前記実施形態の機能を実現するためのソフトウェアのプログラムコードを供給してもよい。そのシステムあるいは装置のコンピュータ（ＣＰＵあるいはＭＰＵ）に格納されたプログラムに従って前記各種デバイスを動作させることによって実施したものも、本発明の範疇に含まれる。
【０１１７】
また、この場合、前記ソフトウェアのプログラムコード自体が前述した実施形態の機能を実現することになる。また、そのプログラムコード自体、及びそのプログラムコードをコンピュータに供給するための手段、例えば、かかるプログラムコードを格納した記録媒体は本発明を構成する。かかるプログラムコードを記憶する記録媒体としては、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。
【０１１８】
また、コンピュータが供給されたプログラムコードを実行することにより、前述の実施形態の機能が実現されるだけでない。そのプログラムコードがコンピュータにおいて稼働しているオペレーティングシステムあるいは他のアプリケーションソフト等と共同して前述の実施形態の機能が実現される場合にもかかるプログラムコードは本発明の実施形態に含まれることは言うまでもない。
【０１１９】
さらに、供給されたプログラムコードがコンピュータの機能拡張ボードに備わるメモリに格納された後、そのプログラムコードの指示に基づいてその機能拡張ボードに備わるＣＰＵが実際の処理の一部または全部を行う。その処理によって前述した実施形態の機能が実現される場合にも本発明に含まれることは言うまでもない。
また、供給されたプログラムコードがコンピュータに接続された機能拡張ユニットに備わるメモリに格納された後、そのプログラムコードの指示に基づいて機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行う。その処理によって前述した実施形態の機能が実現される場合にも本発明に含まれることは言うまでもない。
【０１２０】
なお、前述した各実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【図面の簡単な説明】
【０１２１】
【図１】本発明の第１の実施形態を示し、デジタルカメラの全体構成の一例を示すブロック図である。
【図２】本発明の第１の実施形態を示し、固体撮像素子（ＣＣＤセンサ）の画素領域の一例を示した図である。
【図３】本発明の第１の実施形態を示し、本撮影モードで画素信号が読み出される様子の一例を概念的に示した図である。
【図４】本発明の第１の実施形態を示し、本撮影モードにおける画素信号の読み出し動作の一例を、垂直同期信号を基準として示したタイミングチャートである。
【図５】本発明の第１の実施形態を示し、本撮影モードにおける画素信号の読み出し動作の一例を、水平同期信号を基準として示したタイミングチャートである。
【図６】本発明の第１の実施形態を示し、ＥＶＦモードで画素信号が読み出される様子の一例を概念的に示した図である。
【図７】本発明の第１の実施形態を示し、ＥＶＦモードにおける画素信号の読み出し動作の一例を、垂直同期信号を基準として示したタイミングチャートである。
【図８】本発明の第１の実施形態を示し、ＥＶＦモードにおける画素信号の読み出し動作の一例を、水平同期信号を基準として示したタイミングチャートである。
【図９】本発明の第１の実施形態を示し、タイミングパルス発生回路、ＣＤＳ回路、ＰＧＡ回路、クランプ回路、ＡＤ変換回路、負荷回路、及びそれらの周辺部の構成の一例を詳細に示した図である。
【図１０】本発明の第１の実施形態を示し、負荷回路を搭載しないデジタルカメラで発生する信号の値と時間との関係の一例を示した図である。
【図１１】本発明の第の実施形態を示し、負荷回路を搭載したデジタルカメラで発生する信号の値と時間との関係の一例を示した図である。
【図１２】本発明の第２の実施形態を示し、タイミングパルス発生回路、ＣＤＳ回路、ＰＧＡ回路、クランプ回路、ＡＤ変換回路、負荷回路、及びそれらの周辺部の構成の一例を詳細に示した図である。
【図１３】本発明の第２の実施形態を示し、負荷回路を搭載したデジタルカメラで発生する信号の値と時間との関係の一例を示した図である。
【図１４】本発明の第３の実施形態を示し、ＣＰＵの処理動作の一例を説明するフローチャートである。
【図１５】本発明の第４の実施形態を示し、ＣＰＵの処理動作の一例を説明するフローチャートである。
【図１６】本発明の５の実施形態を示し、ＣＰＵの処理動作の一例を説明するフローチャートである。
【図１７】従来の技術を示し、映像信号期間の初頭において、電源電圧と映像信号とが歪む様子を示した図である。
【図１８】従来の技術を示し、映像信号の歪みを低減するための従来の電源装置の構成を示したブロック図である。
【符号の説明】
【０１２２】
３０１  レンズ
３０２  絞り
３０３  シャッタ
３０４  固体撮像素子（ＣＣＤセンサ）
３０５  タイミングパルス発生回路
３０６  ＣＤＳ回路
３０７  ＰＧＡ回路
３０８  クランプ回路
３０９  ＡＤ変換回路
３１４、９０３  ＣＰＵ
３２１  ＲＯＭ
３２２  電池
３２３  ＡＣ電源
３２６  水平転送パルスドライバ（Ｈ−Ｄｒｉｖｅｒ）
３２７  垂直転送パルスドライバ（Ｖ−Ｄｒｉｖｅｒ）
３２８、９０１  負荷回路
４０１  ＯＢ画素
４０２  有効画素
５０１  垂直転送レジスタ
５０３  水平転送レジスタ
５０５  出力段アンプ
８０７  Ｖ転送パルスジェネレータ
８０９  高速パルスジェネレータ
８１１  第１の分周回路
８１３  水晶発振回路
８３１  セレクタ
８３３  第２の分周回路
【図１】
2008117304.tif 000003
【図２】
2008117304.tif 000004
【図３】
2008117304.tif 000005
【図４】
2008117304.tif 000006
【図５】
2008117304.tif 000007
【図６】
2008117304.tif 000008
【図７】
2008117304.tif 000009
【図８】
2008117304.tif 000010
【図９】
2008117304.tif 000011
【図１０】
2008117304.tif 000012
【図１１】
2008117304.tif 000013
【図１２】
2008117304.tif 000014
【図１３】
2008117304.tif 000015
【図１４】
2008117304.tif 000016
【図１５】
2008117304.tif 000017
【図１６】
2008117304.tif 000018
【図１７】
2008117304.tif 000019
【図１８】
2008117304.tif 000020