(57)【要約】【課題】トレンチゲート構造を備えるセルユニットが活性領域中に均等に分散配置されるトレンチ型ＩＧＢＴの構造においても、ゲート閾値電圧のバラツキを小さくすることのできる絶縁ゲート型半導体装置を提供すること。【解決手段】トレンチゲート構造を備えるセルユニットが活性領域中に均等に分散配置されるトレンチ型絶縁ゲート型半導体装置において、前記溝内に充填されるゲート電極１０４が前記ゲート絶縁膜１０３を介して接する、ｎ＋型エミッタ領域１０７とｎ型ドリフト層１００とに挟まれるｐ型ベース領域１０５部分の不純物濃度が、前記ｎ＋型エミッタ領域１０７の底面と前記ｐ型ベース領域１０５の底面に挟まれるシリコン基板の主面に平行な前記ｐ型ベース領域部分で、最も低い絶縁ゲート型半導体装置とする【選択図】        図５
2008288349.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の第１の半導体層と、前記第１の半導体層の一方の主面上に設けられる第２導電型の第２の半導体層と、前記第２の半導体層の表面に複数形成されるストライプ状平面パターンを有する平行溝と、前記平行溝の間の前記第２の半導体層の表面に、前記平行溝の長手方向には一定の間隔で選択的に備えられ、前記平行溝の直角方向には、それぞれの前記第２の半導体層の表面に一つ置きに配置される平面パターンを有する複数の第１導電型の第３の半導体領域と、前記第３の半導体領域の表面に選択的に配置される第２導電型の第４の半導体領域と、前記溝内に絶縁膜を介して充填されているゲート電極と、前記第３の半導体領域と第４の半導体領域との表面に共通に導電接触するエミッタ電極と、前記第１の半導体層の他方の主面に接するコレクタ電極とを有する絶縁ゲート型半導体装置において、前記溝内に充填されるゲート電極が前記ゲート絶縁膜を介して接する、前記第４の半導体領域と前記第２の半導体層とに挟まれる前記第３の半導体領域部分の不純物濃度が、前記第４の半導体領域の底面と前記第３の半導体領域の底面に挟まれる前記主面に平行な前記第３の半導体領域部分で、最も低いことを特徴とする絶縁ゲート型半導体装置。
【請求項２】
前記第４の半導体領域に対して、第３の半導体領域の、イオン注入窓のオーバーラップが０．８μｍ以上であることを特徴とする請求項１記載の絶縁ゲート型半導体装置。
【請求項３】
前記第３の半導体領域より濃度の高い第1導電型の第５の半導体領域が前記溝の長手方向に沿って接すると共に、前記第４の半導体領域に隣接して設けられていることを特徴とする請求項１記載の絶縁ゲート型半導体装置。
【請求項４】
前記第１導電型の第３の半導体領域がベース領域と高濃度コンタクト領域を有することを特徴とする請求項３記載の絶縁ゲート型半導体装置。
【請求項５】
前記第５の半導体領域を前記第１導電型高濃度コンタクト領域と同時に形成することを特徴とする請求項４記載の絶縁ゲート型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力変換装置などに使用される絶縁ゲート型半導体装置（ＩＧＢＴ）に関する。
【背景技術】
【０００２】
電力変換装置の低消費電力化が進む中で、その電力変換装置で中心的な役割を果たすパワーデバイスへの低消費電力化に対する期待は大きい。そのパワーデバイスの中でも伝導度変調効果により、低オン電圧が達成でき、またゲートが電圧駆動のため、制御が容易である絶縁ゲート型バイポーラトランジスタ（以下ＩＧＢＴと称する）の使用は定着してきている。さらに、ウエハ表面に沿ってゲート電極を設けるいわゆるプレーナ型ＩＧＢＴに比べて、ウエハ表面から垂直に形成されるトレンチの中に酸化膜を介してゲート電極を埋設する構造を有するトレンチ型ＩＧＢＴは、そのトレンチ内部の両壁にチャネルが形成されるのでチャネル密度を大きくでき、オン電圧をさらに低くすることができる利点が得られるため、近年、このトレンチ型ＩＧＢＴを活用する分野が増えつつある。
【０００３】
このような従来のトレンチ型ＩＧＢＴの構造を図９を参照して説明する。図９は、平面パターンがストライプ状のトレンチゲートを有するｎチャネル型ＩＧＢＴを、平面ストライプ形状のトレンチゲートに対して直角方向に切断した断面図である。図９には、ドリフト層２−１となるn型で低濃度のシリコン基板に、ｎ＋型フィールドストップ層２−２を介して不純物量を制御されたｐ型で高濃度の薄いコレクタ層１−１が形成されたシリコンウエハの反対側表面にｐ型ベース領域３を備え、そのｐ型ベース領域３の表面に選択的にｎ＋型エミッタ領域４が形成されている。また、ｎ＋型エミッタ領域４の表面からｐ型ベース領域３を貫通してｎ型のドリフト層２−１に達するトレンチ２０が形成され、そのトレンチ２０の内部には、ゲート酸化膜５を挟んで導電性多結晶シリコンからなるゲート電極６が充填されている。このゲート電極６の上部は層間絶縁膜７が被覆され、さらにその上部に形成されるエミッタ電極との絶縁を保持している。この層間絶縁膜７の上部に形成されるエミッタ電極８は、層間絶縁膜７に設けられる開口窓を介してｎ＋型エミッタ領域４とｐ型ベース領域３とに共通に導電接触するように形成されている。また、ｐ型のコレクタ層１−１の表面（裏面）にはコレクタ電極９が設けられる。
【０００４】
この図９のトレンチ型ＩＧＢＴをオン状態にするには、コレクタ電極９にエミッタ電極８より高い電圧が印加されている状態で、ゲート電極６に閾値電圧より高い電圧を印加する。これにより、ゲート電極６への電荷の蓄積と同時にゲート酸化膜５を介して対峙しているｐ型ベース領域３側の表面にｎ型に反転したチャネル（図示せず）が形成される。このｎチャネルを通って、電子がｎ＋型エミッタ領域４からドリフト層２−１へ注入される。この注入された電子がコレクタ接合１−２を順バイアスし、コレクタ電極から正孔が注入されてオン状態となる。このオン状態のコレクタ電極とエミッタ電極間の電圧降下の値がオン電圧である。ＩＧＢＴをオン状態からオフ状態にするには、エミッタ電極８とゲート電極６間の電圧を閾値以下にする。このようにすることにより、ゲート電極６に蓄積されていた電荷はゲート抵抗を介してゲート駆動回路へ放電される。その際、ｎ型に反転していたチャネル領域がｐ型に戻り、電子の通路が無くなることにより、ドリフト層２−１への電子の供給が無くなる。これによりコレクタ側からの正孔の注入も無くなるので、ドリフト層２−１内に蓄積されていた電子と正孔がそれぞれコレクタ電極９とエミッタ電極８に排出されるか、再結合することにより電流は消滅し、ＩＧＢＴがオフ状態になる。
【０００５】
このトレンチ型ＩＧＢＴのオン電圧をさらに低減するためにさまざまな改善方法が提案されている。たとえば特許文献１のＩＥＧＴ（ＩＮＪＥＣＴＩＯＮ  ＥＮＨＡＮＣＥＤ  ＧＡＴＥ  ＢＩＰＯＬＯＲ  ＴＲＡＮＳＩＳＴＯＲ）はダイオードのオン電圧に近い限界の低オン電圧特性が出せる。この特許文献１の図１０１に示すトレンチ型ＩＥＧＴはｎ＋型エミッタ領域およびｐ型ベース領域の一部表面を絶縁層により被覆してエミッタ電極とコンタクトしない構造を有する。エミッタ電極と導電的にコンタクトしていないｐ型ベース領域部分の下に存在する正孔は、エミッタ電極に吐き出されにくいため、蓄積されやすい。その結果、ｎ型のドリフト層のキャリア濃度分布はダイオードに近くなるので、通常のトレンチ型ＩＧＢＴより、オン電圧を低くできるのである。これを前記特許文献１ではＩＥ効果と称する。
【０００６】
しかし、パワーデバイスには低オン電圧以外にも高速スイッチング特性も要求されている。従来のＩＧＢＴでも高速スイッチング特性の改善は重要な課題となっている。ところが、前述のトレンチ型のＩＧＢＴおよびＩＥＧＴでは、いずれもトレンチ構造が高密度に形成されているために、ゲート電極とエミッタ電極間の容量が通常大きくなり易く、スイッチング特性は悪化し易い傾向がある。従って、このスイッチング特性の悪化の原因であるゲート電極とエミッタ電極間の容量を低減することも重要とされている。
【０００７】
前記特許文献２の図１に示されるＩＥＧＴでは、この図１と同等な図であるこの明細書添付の図９を参照して説明すると、この図９中の領域１１と同等のトレンチゲートに挟まれた電位的にフローティング状態のメサ（メサとは台形の意味）の領域（図９の領域１１と同様の領域）でも、領域１１と同様に絶縁層で覆われている。この絶縁層で覆われたトレンチゲート構造部分は図９と同様に本来の機能のすべてが有効になっていないので、その分、トレンチゲート構造がすべて有効に働く通常のＩＧＢＴに比べてゲート電極とエミッタ電極間の容量が低減されることになり、充放電の時間が短縮され、スイッチング損失の低減が図られている。
【０００８】
このような特許文献２のＩＥＧＴは、前記特許文献１に記載のＩＥＧＴに共通することとして、非特許文献１（Ｍ．Ｙａｍａｇｕｃｈｉ他，"ＩＥＧＴ  Ｄｅｓｉｇｎ  Ｃｒｉｔｅｒｉｏｎ  ｆｏｒ  ＲｅｄｕｃｉｎｇＥＭＩ  Ｎｏｉｓｅ"，  ｉｎ    Ｐｒｏｃ．ＩＳＰＳＤ'２００４  ｐｐ．１１５−１１９，  ２００４）に記載されているように、ターンオン特性に改善の余地（問題点）があることが報告されている。このターンオン特性の改善を第１の課題とする。
【０００９】
さらに、前記図９に示すＩＧＢＴは、本質的に高い素子耐圧が得にくいという第２の課題を抱える。その理由は、トレンチが等間隔な配置ではなく、オフ時における電界分布が不均一となり易く、トレンチゲート底部への電界集中が起こり、素子耐圧が低下しやすいからである。
このような第１と第２の課題を解決するために、特許文献３中の図１の断面図に示すように、ストライプ状表面繰り返しパターンで表面から垂直方向にエッチング形成されたトレンチを有し、このトレンチ内に絶縁膜を介してゲート電極が埋め込まれたトレンチゲート構造を備え、トレンチ間の半導体基板表面の長手方向にｐ型ベース領域とｎ型ドリフト層とが交互に現れるパターン構造を有し、低オン電圧と低スイッチング損失を有し、ターンオン特性を改善し、高い耐圧を得ることのできるＩＧＢＴが提案されたのである（特許文献３、４）。
【００１０】
この特許文献３に記載のＩＧＢＴについて、以下説明する。このＩＧＢＴは第１の特徴として、トレンチで挟まれるメサ領域が電位的に完全なフローティング領域にならないようにエミッタ電極に抵抗を介して接続することでメサ領域の電位を固定し、ターンオン特性に関する第１の課題を解決する構造としている。前記非特許文献１によれば、フローティング状態のメサ領域の電位がターンオン過程でゲート電位を変動させる。このことによって、ＩＧＢＴのターンオン動作が不安定になり制御性などに問題を生じているからである。フローティング領域そのものを取り去ることが課題の本質的な解決策となる。しかし、フローティング領域を単純に無くすだけでは通常のトレンチ型ＩＧＢＴに戻ってしまってＩＥ効果を失うことになり、オン電圧の上昇を伴う。よって、このフローティング領域を取り除くという第１の手段は単独で用いることができず、ＩＥ効果を失わないための別の手段と併用する必要がある。そのために、たとえば、第２の手段としてトレンチで挟まれるメサ領域を複数のｐ型領域に分割し、メサ領域内の限られた領域をエミッタ構造とすれば、トレンチ型ＩＧＢＴのオン電圧をＩＥＧＴ並みの低い状態のままで、スイッチング損失も低くし、トータルの発生損失を低減することができる。しかし、このように第１の手段と第２の手段を併用しても、ゲート電極がエミッタ構造に面している領域が減るため、ベース領域やトレンチゲート底部の電界分布が不均等になり、素子耐圧の低下やトレンチゲートの信頼性を悪化させる惧れがある。従って、この第１の手段と第２の手段に加えて、さらに第３の手段としてベース領域やトレンチゲート底部の電界均一化の手段をとる必要が生じる。具体的には、トレンチゲートに挟まれたメサ領域のｎ型層部分を、数Ｖ程度の電圧印加で容易に空乏層化する程度の幅にすることで、トレンチゲート底部への電界集中を緩和して高い耐圧を得る構造である。このような第１、２、３の手段を満たす構造にすることで、前記特許文献３のＩＧＢＴでは、オフ状態の素子表面付近の電界分布の均一化が可能になり、耐圧が改善されるだけでなく、ゲート電極とコレクタ電極間の容量を低減でき、前記第１、第２の課題も解決できるのである。
【特許文献１】特開平５−２４３５６１号公報（図１０１）
【特許文献２】特開２００１−３０８３２７号公報（図１）
【特許文献３】特開平２００６−２１０５４７号公報（要約）
【特許文献４】特開平２０００−２２８５１９号公報（図６、図７）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、前記特許文献３に記載のＩＧＢＴについても、ゲート閾値電圧のバラツキが大きくなり易いという問題点がある。以下、この問題点について、説明する。
まず、図１０乃至図１３を用いて、前記特許文献３に記載のＩＧＢＴの構造について説明する。図１０はトレンチ型ＩＧＢＴのトレンチをウエハ表面で直角に横切る方向に切断した部分的斜視断面図であり、図１１、図１２、図１３はそれぞれ図１０のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線における断面図である。これらの図において、ｐ型の高濃度のコレクタ層１−１とｎ＋型フィールドストップ層２−２とｎ型の低濃度のドリフト層２−１からなるシリコンウエハのドリフト層側表面に選択的にｐ型ベース領域３が形成され、さらにそのｐ型ベース領域３中に選択的にｎ＋型エミッタ領域４が形成されている。図１０ではトレンチ２０の長手方向に沿ってｐ型ベース領域３、ｎ型で低濃度のドリフト層２−１が交互に表面に表れるようにｐ型ベース領域３が分散配置されている。そして、ｐ型ベース領域３はトレンチを直交する方向についてもトレンチを挟んでドリフト層２−１とｐ型ベース領域３が交互になるように配置される。有効電流の流れる活性領域全体からみると、平面図的には市松模様のような千鳥足状にｐ型ベース領域３が表面配置されるパターンとなる。このように、ｐ型ベース領域３を千鳥足状に配置することで、ｐ型ベース領域３が活性領域に均等に分散配置されることになり、電界分布も均等になり、素子耐圧の低下を防ぐことができ好ましいのである。トレンチ２０の内部には、ゲート酸化膜５を挟んで多結晶シリコンからなる制御用電極としてゲート電極６が充填されている。図１１に示すように、このゲート電極６およびドリフト層２−１が表面に見えているシリコン基板の主面上にはこれを覆うように層間絶縁膜７が形成されており、さらにその上部にはエミッタ電極８がｎ＋型エミッタ領域４とｐ型ベース領域３に共通に接触するように設けられている。ｐ型のコレクタ層１−１の表面（裏面）にはコレクタ電極９が設けられている。ｐ型ベース領域３は、並列平行なトレンチ２０間のドリフト層２−１表面に分散して設けられるため、図１２に示すように、イオン注入窓からトレンチの長手方向にのみ横方向拡散するように拡がっている。また、このＩＧＢＴでは、図９、１０、１１に示すようにｎ＋型エミッタ領域４がトレンチ側壁側の近傍だけに設けられているため、図１２のＢ−Ｂ線断面図ではｎ＋型エミッタ領域４を断面が通過しないので、表れない。ｎ＋型エミッタ領域４は図１３のＣ−Ｃ線断面図に表れている。図１０ではエミッタ電極８がｎ＋型エミッタ領域４とｐ型ベース領域３に共通に接触する部分が斜線に示すエミッタコンタクト１０として示されている。
【００１２】
しかしながら、前記特許文献３に記載のＩＧＢＴの構造では、図１０のように活性領域の表面にｐ型ベース領域３がセル状に複数個、分散配置されるため、図１３の矢印３０に示すように各セル毎のｎ＋型エミッタ領域からｐ型ベース領域３を経てドリフト層２−１へ放射状に電子の注入が行われる。このとき、最表面側のｘに示すチャネル部分のゲート閾値電圧が他のチャネル部分ｙより低い場合、半導体装置全体のゲート閾値電圧はこの領域で決まる。ところが、この場合、表面に近い領域ｘでは、たとえば、マスクずれなどによりメサ領域とエミッタ領域の相対位置が変化し易い領域である。その結果、メサ領域とエミッタ領域の相対位置が変化した場合、メサ領域のピーク濃度も変化するため、ゲート閾値が所望の値からずれるなどの影響を受け易い領域である。このため、前記特許文献１に記載のＩＥＧＴと比較すると、ゲート閾値電圧のバラツキが大きくなり易いという問題が生じるのである。
【００１３】
この発明は、以上述べた問題点に鑑みてなされたもので、それぞれトレンチゲート構造を備えるセルユニットが活性領域中に均等に分散配置されるトレンチ型ＩＧＢＴの構造においても、ゲート閾値電圧のバラツキを小さくすることのできる絶縁ゲート型半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
特許請求の範囲の請求項１記載の発明は、具体的にはトレンチゲート構造を備えるセルユニットが活性領域中に均等に分散配置されるトレンチ型絶縁ゲート型半導体装置において、前記溝内に充填されるゲート電極が前記ゲート絶縁膜を介して接する、ｎ＋型エミッタ領域とｎ型ドリフト層とに挟まれるｐ型ベース領域部分の不純物濃度が、前記ｎ＋型エミッタ領域の底面と前記ｐ型ベース領域の底面に挟まれるシリコン基板の主面に平行な前記ｐ型ベース領域部分で、最も低い絶縁ゲート型半導体装置とすることを特徴とするものであり、このようにすることにより前記発明の目的が達成される。
【００１５】
特許請求の範囲の請求項２記載の発明は、具体的には前記ｎ＋型エミッタ領域に対して、ｐ型ベース領域の、イオン注入窓のオーバーラップが０．８μｍ以上である特許請求の範囲の請求項１記載の絶縁ゲート型半導体装置とすることを特徴とするものである。
特許請求の範囲の請求項３記載の発明は、具体的には前記ｐ型ベース領域より濃度の高いｐ型の拡散領域が前記溝の長手方向に沿って接すると共に、前記ｎ＋型エミッタ領域に隣接して設けられている特許請求の範囲の請求項１記載の絶縁ゲート型半導体装置とすることを特徴とするものである。
【００１６】
特許請求の範囲の請求項４記載の発明は、具体的には前記ｐ型ベース領域がベース領域と高濃度ｐ＋型コンタクト領域とを有する請求項３記載の絶縁ゲート型半導体装置とすることを特徴とする。
特許請求の範囲の請求項５記載の発明は、具体的には前記ｐ型の拡散領域が高濃度ｐ＋型コンタクト領域と同時に形成される特許請求の範囲の請求項４に記載の絶縁ゲート型半導体装置の製造方法とすることを特徴とするものである。
【発明の効果】
【００１７】
本発明によれば、それぞれトレンチゲート構造を備えるセルユニットが活性領域中に均等に分散配置されるトレンチ型ＩＧＢＴの構造においても、ゲート閾値電圧のバラツキが小さくなる絶縁ゲート型半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明にかかる絶縁ゲート型半導体装置について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
図１乃至図５は本発明の実施例１にかかるトレンチ型ＩＧＢＴの製造工程を示すシリコン基板の要部断面図である。図６は本発明の実施例１にかかるＩＧＢＴの一ユニットセルの平面図である。図７はｐ型ベース領域のイオン注入窓とｎ＋型エミッタ領域のオーバーラップ量とｐ型ベース領域のピーク濃度の関係図である。図８は本発明の実施例２にかかるＩＧＢＴの一ユニットセルの平面図である。
【実施例１】
【００１９】
以下、本発明のトレンチ型絶縁ゲート型半導体装置にかかる実施例１について、図１乃至図５を参照して説明する。なお、実施例１では電力用縦型トレンチ型絶縁ゲート型半導体装置として、耐圧１２００ＶのＩＧＢＴの製造工程を示す。
従来の技術と同様に表面にドリフト領域となるｎ−領域を有する面方位（１００）面で抵抗率５０〜８０ΩｃｍのＦＺ−ｎ型シリコン半導体基板１００を用意する（図１（ａ））。その基板表面に図示しないガードリング層（活性領域の周囲に形成され、表面での電界緩和機能を持つ耐圧構造の一種）形成のためのレジストマスクパターンを形成し、ｐ型不純物をイオン注入し、レジスト除去後に熱処理を行うことで、チップの周辺部にガードリング層（図示せず）を形成する。この熱処理の際に酸化膜１０１を形成し、ホトリソグラフィの工程によりこの酸化膜１０１に開口部を形成する。
【００２０】
図１（ｂ）に示すように、この酸化膜１０１をマスクとして所定の深さまで開口部の半導体シリコン基板１００をエッチングすることによりトレンチ１０２を形成する。本実施例１では酸化膜１０１に５μｍ間隔で幅０．８μｍの開口部を設け、異方性のＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）エッチングをすることでトレンチ１０２を形成した。シリコン基板１００へのトレンチ１０１の形成に伴って形成される内表面欠陥層を除去するために、まず酸化処理によりトレンチ内部に図示しない犠牲酸化膜を形成する。この犠牲酸化膜を除去することにより前記内表面欠陥層を除去する。そして、一旦、活性領域の酸化膜を全て除去し、その後、ゲート酸化膜形成を行うことにより、トレンチ１０１の内部に膜厚８０〜１２０ｎｍのゲート酸化膜１０３を形成する（図２（ａ））。
【００２１】
次に、図２（ａ）の鎖線で示すように、シリコン基板上に膜厚が０．５〜１．０μｍのリンやボロン等の不純物原子がドープされた導電性の多結晶シリコン膜１０４−１、１０４−２を減圧ＣＶＤ法により全面に被着してトレンチ１０２の内部にも埋め込む。次に異方性または等方性のガスエッチングにより、ドープド多結晶シリコン膜１０４−１をエッチバックする。シリコン基板１００表面に酸化膜１０３が露出した段階で多結晶シリコン膜１０４−１のエッチングを停止すると、図２（ａ）に示すようにトレンチ１０２内に埋め込まれたゲート電極１０４−２が形成される。堆積した膜厚と同程度の量をエッチバックするので、ゲート電極１０４−２はトレンチ１０２の頂部から１００〜１５０ｎｍ程度深くエッチングされる。以降はこのゲート電極１０４−２を単に符号１０４で表す。
【００２２】
図２（ｂ）に示すようにシリコン基板１００表面側の酸化膜１０３のみを除去してシリコン基板面を露出させる。このとき、酸化膜１０３の除去方法として異方性エッチングを用いると、トレンチ側壁部上部の酸化膜１０３がエッチングされることなく厚いまま残るので、好ましい。さらにこの後の工程で形成されるｐ型ベース領域、ｐ＋型ボディ領域、ｎ＋型エミッタ領域のイオン注入面が同一面となるほか、ｐ型ベース領域の形成がトレンチ形成後に行われることとなり、ｐ型ベース領域の拡散深さを浅くすることが可能となる。さらには、ボロンが熱酸化膜形成中に酸化膜に取り込まれることも防ぐことができるため都合がよい。
【００２３】
図３（ａ）に示すようにボロンイオンあるいは砒素イオンが十分に透過しうる厚さ、例えば２０〜５０ｎｍの熱酸化膜１０３ａを形成する。図３（ａ）の平面図である図３（ｂ）に示すように、並列平行トレンチ１０２のトレンチ間のシリコン基板領域１００表面に、並列平行のトレンチ１０２に直交するパターンでｐ型ベース領域１０５となるｐ型の拡散領域を例えば加速電圧５０ｋｅＶ程度、ドーズ量１×１０１３ｃｍ−２〜５×１０１４ｃｍ−２程度のボロンのイオン注入および１１００℃程度の熱拡散処理により選択的に４μｍ程度の深さに形成する。図３（ｂ）に斜線で示されるｐ型ベース領域１０５は熱拡散後の幅である。形成されたｐ型ベース領域１０５の、トレンチ１０２間の中央表面に、ｐ＋型ボディ領域１０６を形成する（図４（ａ））。これはｐ＋型ボディ領域１０６となる部分にホトリソグラフィの工程によりレジストマスクの開口を形成し、例えば加速電圧１００ｋｅＶ程度、ドーズ量１×１０１５ｃｍ−２〜５×１０１５ｃｍ−２程度のボロンイオン注入および１０００℃程度の熱拡散処理をすることにより形成することができる。
【００２４】
次に、ホトリソグラフィ工程と、続く砒素イオン注入および熱処理により、トレンチ／トレンチ間のｐ型ベース領域１０５において、図４（ｂ）に示すように、トレンチ１０２近傍にｎ＋型のエミッタ領域１０７をイオン注入により形成する。このイオン注入は、例えば、図４（ｂ）に部分的に矢印で示すように、Ａｓ（砒素）イオンをレジストマスク１０８を用いて１００〜２００ｋｅＶ程度、ドーズ量１×１０１５ｃｍ−２〜５×１０１５ｃｍ−２程度で行われる。
【００２５】
次に、図５（ａ）の断面図および図５（ｂ）の一部破断平面図に示すようにＢＰＳＧ（Ｂｏｒｏ  Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）等の層間絶縁膜１０９を基板全面に被着し、ホトリソグラフィの工程により基板１１表面のｎ＋型エミッタ領域１０７とｐ＋型ボディ領域１０６とに金属電極（エミッタ電極）１１０を接触させるためのコンタクト領域を開口する。この結果、トレンチ１０２内のゲート電極１０４は前記ＢＰＳＧ層間絶縁層１０９により被覆される。
【００２６】
その後、アルミニウム等の金属膜をスパッタリングなどにより被着し、ホトリソグラフィの工程によりパターニングして、アロイ化することで、活性領域部分の全面にｎ＋型エミッタ電極となる金属電極層１１０を形成する。更に必要に応じてチップ全面にパッシベーション膜を被着することも好ましい。
次に、図５（ａ）に示すシリコン基板１００を他方の主面から耐圧によって決まる所要の厚さ（たとえば１５０〜１８０μｍ程度）になるように研磨した後、図５（ｂ）に示すように、ｎ＋型フィールドストップ層１１２およびｐ＋型コレクタ層１１３をイオン注入ならびに熱処理によって形成し、コレクタ電極１１１を形成するとウエハ段階のトレンチ型ＩＧＢＴが完成する。ここで、ＩＧＢＴの形態によっては、ｎ＋型フィールドストップ層１１２の形成を必要としない場合もある。また、シリコン基板として、ｎ−／ｎ＋＋／ｐ＋＋基板を用い、ｎ＋型フィールドストップ層１１２およびｐ＋型コレクタ層１１３をイオン注入ならびに熱処理によって形成しない方法とすることもできる。さらに、ｎ＋型エミッタ領域１０７を２回に分けて形成することによりｎ＋型エミッタ領域の表面濃度を高くすると、良好なオーミック接触が得られるので、好ましい。
【００２７】
図６に、この実施例１のＩＧＢＴのｐ型ベース領域１０５の平面図を示す。図中の両方向矢印ａはｎ＋型エミッタ領域１０７と、破線で示すｐ型ベース領域１０５のイオン注入窓の境界線との間のオーバーラップ量である。図７はこのオーバーラップ量ａに対するｐ型ベース領域１０５のピーク濃度の変化を示したものである。図７から、深さ方向のＭＯＳＦＥＴ構造のｐ型ベース領域１０５のピーク濃度が横方向のＭＯＳＦＥＴ構造のｐ型ベース領域１０５のピーク濃度よりも低くなるのはｐ型ベース領域１０５とｎ＋型エミッタ領域１０７のオーバーラップ量が０．８μｍ以上であることがわかる。ピーク濃度が低い方がゲート閾値電圧は低いので、トレンチ１０２の深さ方向のＭＯＳＦＥＴ構造でゲート閾値電圧を決めるためには、このオーバーラップ量ａを少なくとも０．８μｍ以上にする必要があることが分かる。
【実施例２】
【００２８】
図８に、本発明にかかるＩＧＢＴの実施例２にかかるセルユニットの平面図を示す。図８に示すように、トレンチ１０２の長手方向に沿うと共に、ｎ＋型エミッタ領域１０７に隣接する位置に、ｐ型ベース領域１０５よりも高濃度のｐ＋型拡散領域１１４を導入すれば、ゲート閾値は自動的にトレンチ１０２の深さ方向のＭＯＳＦＥＴ構造で決まる。また、この領域１１４をｐ＋型ボディ領域１０６と同時に形成すれば、ｐ型ベース領域１０５よりも高濃度の領域１１４をプロセスステップ数の増加を生じさせること無く、形成できるので、効率的な製造プロセスとすることができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施例１にかかるトレンチ型ＩＧＢＴの製造工程を示すシリコン基板の要部断面図（その１）である。
【図２】本発明の実施例１にかかるトレンチ型ＩＧＢＴの製造工程を示すシリコン基板の要部断面図（その２）である。
【図３】本発明の実施例１にかかるトレンチ型ＩＧＢＴの製造工程を示すシリコン基板の要部断面図（その３）である。
【図４】本発明の実施例１にかかるトレンチ型ＩＧＢＴの製造工程を示すシリコン基板の要部断面図（その４）である。
【図５】本発明の実施例１にかかるトレンチ型ＩＧＢＴの製造工程を示すシリコン基板の要部断面図（その５）である。
【図６】本発明の実施例１にかかるＩＧＢＴのユニットセルの平面図である。
【図７】本発明のＩＧＢＴにかかるｐ型ベース領域のイオン注入窓とｎ＋型エミッタ領域のオーバーラップ量とｐ型ベース領域のピーク濃度の関係図である。
【図８】本発明の実施例１にかかるＩＧＢＴのユニットセルの平面図である。
【図９】従来のトレンチ型ＩＧＢＴの要部断面である。
【図１０】従来のトレンチ型ＩＧＢＴの要部斜視である。
【図１１】図１０のＡ−Ａ線における断面図である。
【図１２】図１０のＢ−Ｂ線における断面図である。
【図１３】図１０のＣ−Ｃ線における断面図である。
【符号の説明】
【００３０】
１００        シリコン基板
１０１        酸化膜
１０２        トレンチ
１０３        酸化膜
１０４        ゲート電極
１０５        ｐ型ベース領域
１０６        ｐ＋型ボディ領域
１０７        ｎ＋型エミッタ領域
１０８        イオン注入マスク
１０９        層間絶縁膜
１１０        エミッタ電極
１１１        コレクタ電極
１１２        フィールドストップ層
１１３        ｐ＋型コレクタ層
１１４        ｐ＋型拡散領域。
【図１】
2008288349.tif 000003
【図２】
2008288349.tif 000004
【図３】
2008288349.tif 000005
【図４】
2008288349.tif 000006
【図５】
2008288349.tif 000007
【図６】
2008288349.tif 000008
【図７】
2008288349.tif 000009
【図８】
2008288349.tif 000010
【図９】
2008288349.tif 000011
【図１０】
2008288349.tif 000012
【図１１】
2008288349.tif 000013
【図１２】
2008288349.tif 000014
【図１３】
2008288349.tif 000015