(57)【要約】【課題】スイッチングノイズの点で有利な周波数制御方式において、その制御可能な周波数レンジを容易に拡大できるようにする。【解決手段】コンバータトランスＴＲ１と、負荷に供給する二次側直流出力電圧を生成する二次側整流平滑回路（Ｄｏ、Ｃｏ）と、コンバータトランスの一次巻線Ｎ１に接続されたスイッチング素子Ｑ１と、スイッチング素子をスイッチング駆動するとともに、スイッチング周波数を二次側直流出力電圧に応じて可変制御する制御回路１０と、制御回路１０によって可変されるスイッチング周波数が設定した下限周波数より低くならないようにする下限周波数制限回路（Ｑ２，Ｒ３０，Ｒ３１、Ｃ３０、Ｄ３０）とを備えてスイッチング電源回路を構成する。【選択図】図１
2008022658.tif 000002
【特許請求の範囲】
【請求項１】
直流入力電圧が印加される一次巻線と、二次巻線とを備えたコンバータトランスと、
上記二次巻線側に設けられ、負荷に供給する二次側直流出力電圧を生成する二次側整流平滑回路と、
上記一次巻線に接続されたスイッチング素子と、
上記スイッチング素子をスイッチング駆動するとともに、スイッチング周波数を二次側直流出力電圧に応じて可変制御する制御回路と、
上記制御回路によって可変される上記スイッチング周波数が、設定した下限周波数より低くならないようにする下限周波数制限回路と、
を備えたことを特徴とするスイッチング電源回路。
【請求項２】
上記下限周波数制限回路は、負荷電力の増大にともなって上記スイッチング周波数が下限周波数に達した場合に、上記スイッチング周波数を上記下限周波数に維持する構成とされていることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項３】
上記下限周波数は、可聴周波数帯域より高い周波数に設定されていることを特徴とする請求項１に記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばテレビジョン受像器やオーディオ機器などの電源回路として採用できるスイッチング電源回路に関するものである。
【背景技術】
【０００２】
【特許文献１】特開２００３−３３０２６号公報
【特許文献２】特開２００１−２９８９４９号公報
【０００３】
スイッチング電源回路において例えばフライバック回路方式では、安定化手法として、スイッチング周波数を可変する周波数制御方式（ＰＦＭ制御方式）と、スイッチング周波数を固定としてパルス幅を可変する周波数固定パルス幅制御方式（ＰＷＭ制御方式）が知られている。
【０００４】
図６に周波数固定パルス幅制御方式を採用したスイッチング電源回路の構成を示し、その各部の動作波形を図７に、また負荷電力とスイッチング周波数の関係を図８に示す。
この図６に示すスイッチング電源回路においては、入力コネクタＣＮ１から直流入力電圧Ｖinが得られ、この直流入力電圧Ｖinは、平滑コンデンサＣｉの両端電圧として得られる。
また、このスイッチング電源回路は、一次巻線Ｎ１、二次巻線Ｎ２、駆動巻線（ＶＣＣ巻線）Ｎ３を有するコンバータトランスＴＲ１が設けられ、直流入力電圧Ｖinは上記一次巻線Ｎ１に印加されるとともに、一次巻線Ｎ１に対しては、ＭＯＳ−ＦＥＴによるスイッチング素子Ｑ１が直列接続されている。また一次巻線Ｎ１の両端に対しては、抵抗Ｒ１１、コンデンサＣ１１，ダイオードＤ１１によるスナバ回路が設けられている。
またコンバータトランスＴＲ１の二次側では、整流ダイオードＤｏと平滑コンデンサＣｏが図のように二次巻線Ｎ２に接続され、出力コネクタＣＮ２に接続される負荷に対する直流出力電圧を生成している。
また２次側の出力電圧を検出して、１次側へフィードバックする回路として、シャントレギュレータＱ５０、分圧抵抗Ｒ５３，Ｒ５４、ゲイン調整用の抵抗Ｒ５１とコンデンサＣ５０、抵抗Ｒ５２、フォトカプラＰＣを有する二次側出力電圧検出回路が形成されている。
【０００５】
スイッチング素子Ｑ１をスイッチング駆動するために制御ＩＣ３０が設けられる。スイッチング素子Ｑ１は、制御ＩＣ３０のゲートアウト端子から抵抗Ｒ３０を介して印加されるゲート電圧に応じてオン／オフされる。
制御ＩＣは、起動時には、Ｓtup端子から直流入力電圧Ｖｉｎを取り込んで動作電圧を得、その後のスイッチング駆動時は、コンバータトランスＴＲ１の駆動巻線（ＶＣＣ巻線）Ｎ３の交番電圧を整流ダイオードＤ２０、平滑コンデンサＣ２０で整流平滑して得た電圧ＶＣＣをＶＣＣ端子から得て、これを動作電圧として用いる。
制御ＩＣ３０のＦＢ（フィードバック）端子には、抵抗Ｒ２２を介して上記の二次側出力電圧検出回路におけるフォトカプラＰＣが接続される。
またスイッチング素子Ｑ１と一次側グランド間には、電流検出用の抵抗ＲDが接続され、電流制限のために、ドレイン電流が、抵抗Ｒ４０、コンデンサＣ４０によるフィルタを介して制御ＩＣ３０のＯＣＰ（オーバーカレントプロテクション）端子によって検出される構成となっている。
【０００６】
図７に、スイッチング素子Ｑ１のドレイン−ソース間電圧Ｖｄｓ、ドレイン電流Ｉｄと、二次側の整流ダイオードＤｏのカソード電流Ｉｋ、アノード−カソード間電圧Ｖａｋを示している。なお、これらの動作波形は、最大負荷、定常負荷、軽負荷のそれぞれの場合に応じて示している。
図６のスイッチング電源回路は、フライバック方式の電源回路であり、コンバータトランスＴＲ１の一次巻線Ｎ１と二次巻線Ｎ２は、極性が逆極性に巻かれている。このため、スイッチング素子Ｑ１が導通されるオン期間Ｔｂは、二次巻線Ｎ２側は整流ダイオードＤｏにより非道通バイアスなので、一次巻線Ｎ１に励磁電流が流れるがコアに磁束としてエネルギーが蓄積される。次にスイッチング素子Ｑ１がOFFするオフ期間Ｔａでは、二次巻線Ｎ２の整流ダイオードＤｏが順方向にバイアスされて、巻数比に従った電圧で二次側にエネルギーが伝達される。
【０００７】
安定化のためには、図６のスイッチング電源回路は、スイッチング素子Ｑ１のスイッチング周波数（発振周波数）は固定周波数とし、スイッチング素子Ｑ１のオン時間を可変すること（ＰＷＭ制御）により一次側電流の制御を行う。即ち制御ＩＣ３０は、ＦＢ端子電圧に応じてゲートアウト端子から与えるゲート電圧パルスを調整する。これにより図７のようにスイッチング素子Ｑ１のオン期間Ｔｂの時間が可変制御される。
入出力条件によっては、スイッチング素子Ｑ１（ＭＯＳ−ＦＥＴ）のオフ期間には、ドレイン・ソース間電圧Ｖｄｓとしてリンギング電圧が発生する期間がある。即ちカソード電流Ｉｋ（出力電流）がゼロとなると、コンバータトランスＴＲ１のリーケージインダクタンスに蓄積された一次側エネルギーは、共振回路を形成するこのリーケージインダクタンスと一次側の浮遊容量との間でエネルギーの蓄積と放出がなされることから、リンギング電圧が発生する。図７のドレイン−ソース電圧Ｖｄｓにおいて破線及び実線でリンギング電圧を示しているが、負荷が軽くなり、スイッチング素子Ｑ１のオン期間が短くなると（オフ期間が長くなると）、オフ期間Ｔａに、このリンギング電圧がドレイン・ソース間電圧Ｖｄｓにリンギング電圧が現れることがある（電流不連続モード時）。
【０００８】
図８には、このような周波数固定パルス幅制御（ＰＷＭ制御）方式のスイッチング電源回路での発振周波数を示している。即ち負荷変動によっても発振周波数は一定である。
なお一般的に、トランスのコア形状が同じであればスイッチングロスを控えるために、発振周波数は最大出力電力に対応できる範囲で、例えば図８のよう可聴周波数帯域以上の領域で低い周波数に設定する場合が多い。そのほか、スイッチングノイズの関連や、コンデンサのインピーダンスの関連などの要因が関係して、発振周波数は多少の調整がされる。
【０００９】
このような周波数固定パルス幅制御方式のスイッチング電源回路では、スイッチングロス（発熱）を考慮する実用領域の範囲内においては、同じトランスコアサイズであれば、より周波数を高くする事により大パワー変換が可能である。このためトランスの小型化に有利であるといえる。また一般的に広く採用されている回路であるのでコストメリットもある。
但し、ハードスイッチングになるので、スイッチングノイズが比較的大きいことや、スイッチング素子Ｑ１のオフ期間Ｔａには、リンギング電圧が発生するので、高い周波数のノイズ成分の増加がある。
【００１０】
次に図９に、周波数を可変制御する周波数制御（ＰＦＭ制御）方式のスイッチング電源回路を示す。この図９の回路例は上記同様にフライバック型の構成であり、電圧部分共振回路を用いた、いわゆる「ボトムオン（Bottom ON）制御」と「周波数可変制御」を行う制御回路１０を有する構成である。
なお、上記図６と共通の回路部、素子については同一符号を付し、説明を省略する。
【００１１】
この場合、制御回路１０としてのＩＣには、スイッチング素子Ｑ１としてのＭＯＳ−ＦＥＴが内蔵された例を示している。即ち制御回路１０としてＩＣのＤ端子、Ｓ端子は、スイッチング素子Ｑ１のドレイン端子、ソース端子となっている。Ｄ端子、Ｓ端子の間、つまりスイッチング素子Ｑ１のドレイン−ソースに対しては並列にコンデンサＣ１０が接続される。またＳ端子（スイッチング素子Ｑ１のソース）と一次側グランド間には、電流検出用の抵抗ＲDが接続されている。
この制御回路１０のＩＣは、スイッチング素子Ｑ１にゲート電圧パルスを印加するドライブ回路１１を備える。ドライブ回路１１は、スイッチング素子Ｑ１に与えるゲートパルスとして、最大オンタイム時間に制限が設定されている。たとえば最大５０％程度に制限される。
ドライブ回路１１は、オフ制御回路１８からのタイミング信号でスイッチング素子Ｑ１をオフする。またドライブ回路１１は、オントリガー回路２１からのタイミング信号でスイッチング素子Ｑ１を強制的にオンとする制御を行う。
オフ制御回路１８とＦＢ端子間には、比較器１７，電流源１９による回路系が形成される。ＦＢ端子には、抵抗Ｒ２２を介してフォトカプラＰＣが接続される。従って二次側出力電圧に応じて、電流源１９からフォトカプラＰＣを介して一次側グランドに流れる電流量が変化し、ＦＢ端子電圧が変動する。比較器１７は、ＦＢ端子電圧と所定の基準電圧Ｖref2を比較し、比較結果をオフ制御回路１８に与える。オフ制御回路１８は、比較結果に応じて、ドライブ回路１１にオフタイミング信号を与える。これによって、二次側出力電圧に応じてスイッチング周波数が制御され、出力電圧の安定化が図られる。
また、Ｓ端子電圧が比較器１６で所定の基準電圧Ｖref1と比較され、比較結果がオフ制御回路１８に与えられる。つまり、Ｓ端子に接続された電流検出用の抵抗ＲDによって、例えばスイッチング起動時などでドレイン電流が過大になったときには、比較器１６の比較結果に基づいてオフ制御回路１８がドライブ回路１１にオフタイミング信号を与え、ドライブ回路１１はスイッチング素子Ｑ１のオン期間を小さく制限する。これによって、過大電流が制限される。
【００１２】
制御回路１０のＩＣのＳtup端子は、電流源１３及びスイッチ１４と接続された端子であり、この回路部はスイッチング素子Ｑ１の発振起動時のみ機能する。即ち起動時には、スイッチ１４がオンとされており、Ｓtup端子に与えられる直流入力電圧Ｖｉｎに基づいて、レギュレータ２０で、制御回路１０内の動作電源電圧が生成される。
ＶＣＣ端子には、コンバータトランスＴＲ１の駆動巻線（ＶＣＣ巻線）Ｎ３のパルス電圧を整流ダイオードＤ２０、平滑コンデンサＣ２０で整流平滑して得た電圧ＶＣＣが与えられる。電圧検出回路１２は、ＶＣＣ端子電圧を検出し、ＶＣＣ端子電圧が所定の電圧に十分上昇したときに、スイッチ１４をオフとして内部損失を低減する。この場合、ＶＣＣ端子からの電圧ＶＣＣに基づいて、レギュレータ２０で、制御回路１０内の動作電源電圧が生成される。
【００１３】
ボトムオンディテクト（Bottom ON Detect）端子ＢＤには、ＶＣＣ巻線Ｎ３に発生するパルス電圧を抵抗Ｒ３０、コンデンサＣ２１による時定数回路で積分した電圧が印加される。このボトムオンディテクト端子ＢＤの端子電圧、即ちコンデンサＣ２１の充電電圧は、比較器２０により所定の基準電圧Ｖref3と比較される。そしてボトムオンディテクト端子ＢＤの端子電圧が基準電圧Ｖref3より低下すると、オントリガー回路２１からスイッチング素子Ｑ１を強制的にオンとするオンタイミング信号がドライブ回路１１に与えられる。ドライブ回路１１は、このオンタイミング信号によりゲート電圧パルスを立ち上げ、スイッチング素子Ｑ１をオンとする。なお、例えばボトムオンディテクト端子ＢＤの端子電圧が０．３Ｖ以下となった場合に、オントリガーがかかるとすると、抵抗Ｒ３０、コンデンサＣ２１の時定数により、例えばＶＣＣ巻線Ｎ３に発生するパルス電圧が立ち下がりタイミングより所定の遅延時間後にスイッチング素子Ｑ１がオンとされることになる。この所定の遅延時間後にスイッチング素子Ｑ１がオンとされるということは、スイッチング素子Ｑ１のドレイン−ソース電圧Ｖｄｓにおいて、波形のボトムタイミングでスイッチング素子Ｑ１をオンとさせることが可能であり、抵抗Ｒ３０、コンデンサＣ２１の時定数により、ボトムオンタイミングを設定できることを意味する。
【００１４】
図１０に、スイッチング素子Ｑ１のドレイン−ソース間電圧Ｖｄｓ、ドレイン電流Ｉｄと、二次側の整流ダイオードＤｏのカソード電流Ｉｋ、アノード−カソード間電圧Ｖａｋを示している。なお、これらの動作波形は、最大負荷、定常負荷、軽負荷のそれぞれの場合に応じて示している。
この図９もフライバック方式のスイッチング電源回路であり、基本的にスイッチング素子Ｑ１のオン期間Ｔｂにおいて、一次巻線Ｎ１に電流が流れ、磁束密度が上昇する事により励磁エネルギーがコンバータトランスＴＲ１に蓄えられる。次にスイッチング素子Ｑ１のオフ期間Ｔａにおいて、コンバータトランスＴＲ１の励磁エネルギーが二次側の整流ダイオードＤｏを通過し放出される。
【００１５】
そしてこの場合、安定化のためには、スイッチング素子Ｑ１のスイッチング周波数が可変制御されることになる。
図１１に発振周波数を示しているが、入力電圧が下がるか、もしくは出力負荷が増大するに従い、スイッチング周波数は下がっていくことになる。ゲート電圧パルスのオン／オフ比はほぼ一定のままなので、スイッチング周波数が低下する方向とは、オン期間Ｔｂが長くなり、ドレイン電流Ｉｄが増大する方向である。
【００１６】
また、本来、スイッチング素子Ｑ１のオフ期間には、ドレイン・ソース間電圧Ｖｄｓとして、図１０に破線で示すようにリンギング電圧が一定の周期で発生するが、ボトムオンスイッチングによるソフトスイッチング化により、図示の通りリンギング発生期間がほとんど無い。
ボトムオン制御によるソフトスイッチング化の実現は次のようになされる。ＶＣＣ巻線Ｎ３は、励磁用の一次巻線Ｎ１とは、極性が逆に設定されている。よってスイッチング素子Ｑ１がオフするとＶＣＣ巻線Ｎ３にプラス極性のパルス電圧が生成される。一方、抵抗Ｒ２１、コンデンサＣ２１の時定数回路によりボトムオン制御の遅延タイミングが設定されている。この回路例では、所定の遅延後に、ボトムオンディテクト端子ＢＤの端子電圧が０．３Ｖ以下になると、スイッチング素子Ｑ１が強制的にオンとなる仕様であるので、ＶＣＣ巻線Ｎ３のパルス電圧が負極性に立ち下がった時点から一定の遅延タイミングでスイッチング素子Ｑ１を強制的にオンする事でボトムオンを実現できる。
こうする事でスイッチング素子Ｑ１のターンオン時のドレイン電流Ｉｄのサージノイズやオン時のスイッチング損失が低減されると同時に、スイッチングノイズの低減に有効な動作とされる。
なお、ドレイン電流Ｉｄのサージノイズは、コンバータトランスＴＲ１の浮遊容量、及びリーケージインダクタンスに残る残留エネルギー、二次側整流ダイオードＤｏなどの接合容量に起因するリカバリー電流、スナバー回路からのリカバリー電流（そのほか、バイパスコンデンサ）などが電流ループとして形成され、ヒゲ状の電流を発生するものである。
【００１７】
図９のような周波数制御方式のスイッチング電源回路では、ソフトスイッチング化が比較的容易であるとともに、ボトムオン制御スイッチング動作により、本来あるスイッチング素子Ｑ１（ＭＯＳ−ＦＥＴ）のオフ期間のリンギング電圧がほとんどなくなるので、高い周波数成分のスイッチングノイズが比較的小さいという利点がある。
一方、部品の実力などの要因で、スイッチング周波数の実用領域が限られるため、結果として入出力条件に対して出力安定化制御できる周波数領域が比較的狭い。一般的に発振周波数を可聴周波数帯域以上に設定する必要があるため、図１１に示すように、発振周波数が可聴帯域に突入する大負荷の領域は、実用不可領域となる。このため制御範囲を拡大することが困難である。
また軽負荷になるに従い、発振周波数が高くなるため、発振周波数に起因するスイッチングロスが増大し、発熱により部品仕様が限界となる。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
上記のように周波数固定パルス幅制御方式や周波数制御方式のスイッチング電源回路が知られているが、特に、スイッチングノイズが少ないとされ、広く普及している電圧部分共振を利用したフライバック回路の場合は、その動作原理上、周波数制御方式で出力の安定化を行なうことが好適である。この場合、一次巻線のスイッチング動作における波形は、ソフトスイッチング動作が可能である為、周波数固定パルス幅制御方式に比較して、スイッチングノイズ成分が少ないといったメリットがある。しかしながら、電源回路の入出力条件の変化により、周波数は大きく変動するので、制御可能な周波数レンジについては、実用性を考慮すると２０ＫＨｚ〜数１００ＫＨｚ程度と、そのレンジに一定の制限がある。最大出力を増大する場合、たとえば、コンバータトランスの大型化およびコストアップなどが問題となる。
【００１９】
一方、周波数固定パルス幅制御方式の場合、発振周波数は固定動作であるので、コンバータトランスのコアサイズ（形状）や、その他の条件が同じであれば、発振周波数を比較的高く設定する事により、周波数制御方式より容易に最大パワーのレンジ拡大が可能である。ところが、周波数固定パルス幅制御方式の場合、周波数を高く設定すると比較的スイッチングロスが多くなる事と、ハードスイッチング動作なので、スイッチングノイズ関連は、比較的高い周波数帯まで対策が必要となり、これら発熱とノイズ対策がコストアップの要因になる。
【００２０】
そこで本発明では、スイッチングノイズの点で有利な周波数制御方式を基本としながら、その制御可能な周波数レンジを容易に拡大できるようにすることを目的とする。
【課題を解決するための手段】
【００２１】
本発明のスイッチング電源回路は、直流入力電圧が印加される一次巻線と、二次巻線とを備えたコンバータトランスと、上記二次巻線側に設けられ、負荷に供給する二次側直流出力電圧を生成する二次側整流平滑回路と、上記一次巻線に接続されたスイッチング素子と、上記スイッチング素子をスイッチング駆動するとともに、スイッチング周波数を二次側直流出力電圧に応じて可変制御する制御回路と、上記制御回路によって可変される上記スイッチング周波数が、設定した下限周波数より低くならないようにする下限周波数制限回路とを備える。
また上記下限周波数制限回路は、負荷電力の増大にともなって上記スイッチング周波数が下限周波数に達した場合に、上記スイッチング周波数を上記下限周波数に維持する構成とされている。
また上記下限周波数は、可聴周波数帯域より高い周波数に設定されている。
【００２２】
このような本発明では、スイッチング周波数を可変制御して安定化を図る周波数制御方式を基本としつつ、下限周波数を制限する。周波数制御方式の場合、負荷電力の増大に伴ってスイッチング周波数が低下するが、例えば瞬間的なピーク出力などで、スイッチング周波数が可聴帯域に達してしまうような場合、スイッチング周波数が可聴帯域に達しないように下限周波数に制限されるようにする。これは入出力条件の変化に応じて、一時的に周波数固定パルス幅制御方式に切り換えるような動作となる。
【発明の効果】
【００２３】
本発明によれば、ソフトスイッチング化が容易であり、スイッチングノイズが小さいという周波数制御方式の利点を生かした上で、入出力条件に応じてもスイッチング周波数が下限周波数より低下することがないようにしていることで、実質的に周波数固定パルス幅制御方式の利点である制御範囲の拡大を実現できるという効果がある。
特に従来は、制御範囲の拡大には、トランスなどスイッチング電源回路の主要部品を大幅に変更する必要があったところ、本発明によれば、ほぼ同じ部品仕様のまま、下限周波数制限回路の構成部品を追加するだけで、容易にパワーレンジの拡大が可能となる。
【発明を実施するための最良の形態】
【００２４】
以下、図１〜図４により本発明の実施の形態のスイッチング電源回路を説明する。
上述したようにスイッチング電源回路において一般的に普及している安定化手法としては周波数固定パルス幅制御と周波数制御があるが、実施の形態のスイッチング電源回路は、フライバック方式の出力電圧安定化のための制御手法として、通常動作時は周波数制御を行う。そして瞬時的なピーク出力などの入出力条件の変化に応じては一時的にスイッチング周波数を固定し、周波数固定パルス幅制御のように制御範囲の拡大という利点が得られるようにするものである。これは、入出力条件に応じて、周波数制御方式と固定パルス幅制御方式を切り換えるものであると言うこともできる。
【００２５】
図１は、例えばオーディオアンプなどの機器に搭載される本実施の形態のスイッチング電源回路の構成例を示している。
このスイッチング電源回路は、先ず、入力コネクタＣＮ１から直流入力電圧Ｖｉｎが入力され、この直流入力電圧Ｖｉｎは、平滑コンデンサＣｉの両端電圧として得られるようになっている。
平滑コンデンサＣｉに対しては、コンバータトランスＴＲ１の一次巻線Ｎ1と、スイッチング素子Ｑ１と、電流検出抵抗ＲDの直列接続回路が、並列に接続されている。この場合、スイッチング素子Ｑ１はＭＯＳ−ＦＥＴが採用されている。
なお、この場合スイッチング素子Ｑ１は、制御回路１０としてのＩＣ(Integrated Circuit)に内蔵されたものとしている。即ち制御回路１０としてＩＣのＤ端子、Ｓ端子は、スイッチング素子Ｑ１のドレイン端子、ソース端子となっている。Ｄ端子、Ｓ端子の間、つまりスイッチング素子Ｑ１のドレイン−ソースに対しては並列にコンデンサＣ１０が接続される。また電流検出用の抵抗ＲDはＳ端子（スイッチング素子Ｑ１のソース）と一次側グランド間に接続される状態となる。
また一次巻線Ｎ１の両端に対しては、抵抗Ｒ１１、コンデンサＣ１１，ダイオードＤ１１によるスナバ回路が設けられている。
【００２６】
制御回路１０はスイッチング駆動用のＩＣにより形成される。
この制御回路１０は、一次側直流電源電圧ＶＣＣを動作電源として入力し、内蔵されたスイッチング素子Ｑ１のゲートに対して所要の周波数による交番波形の駆動信号（ゲート電圧）を印加するよう動作を行う。
これにより、スイッチング素子Ｑ１は、コンバータトランスＴＲ１の一次巻線Ｎ１を介して平滑コンデンサＣｉの両端電圧（直流入力電圧Ｖｉｎ）を入力してオン／オフ動作を行なう。つまり、スイッチング動作を行なって、直流から交流への電力変換を行う。
なお、一次側直流電源電圧ＶＣＣは、この場合には、コンバータトランスＴＲ１の一次側に巻装された駆動巻線（ＶＣＣ巻線）Ｎ３に得られるパルス電圧を利用して生成される。即ち一次側直流電源電圧ＶＣＣは、ＶＣＣ巻線Ｎ3に励起される交番電圧を入力して整流動作を行なう整流ダイオードＤ２０と平滑コンデンサＣ２０による半波整流回路によって得るようにされている。
【００２７】
スイッチング素子Ｑ１がスイッチング動作を行うことに応じては、コンバータトランスＴＲ１の一次巻線Ｎ１に交番電圧が得られ、この交番電圧が二次巻線Ｎ２に励起されることになる。
本例のスイッチング電源回路は、フライバック方式のスイッチング電源回路であり、一次巻線Ｎ１と二次巻線Ｎ２の極性が逆極性に巻かれている。このため、スイッチング素子Ｑ１が導通されるオン期間は、二次巻線Ｎ２側は整流ダイオードＤｏにより非道通バイアスなので、一次巻線Ｎ１に励磁電流が流れるがコアに磁束としてエネルギーが蓄積される。次にスイッチング素子Ｑ１がオフとなる期間では、二次巻線Ｎ２の整流ダイオードＤｏが順方向にバイアスされて、巻数比に従った電圧で二次側にエネルギーが伝達される。
二次巻線Ｎ２に励起された交番電圧は、この場合には、二次側整流ダイオードＤｏと二次側平滑コンデンサＣｏから成る半波整流回路によって整流平滑化されて、二次側平滑コンデンサの両端電圧として二次側直流出力電圧を生成する。この二次側直流出力電圧は、出力コネクタＣＮ２を介して、負荷に対して供給される。
二次側直流出力電圧の負荷は、例えばオーディオアンプにおけるパワーアンプなどとなる。パワーアンプは、入力されたオーディオ信号を増幅してスピーカを駆動する。上記のようにして供給される二次側直流出力電圧は、この増幅動作のための電力となる。
【００２８】
二次側直流出力電圧は、分岐して安定化のための電圧検出回路部に対しても入力される。
電圧検出回路部は、抵抗Ｒ５１，Ｒ５２，Ｒ５３，Ｒ５４、コンデンサＣ５０及びシャントレギュレータＱ５０を図示するようにして接続して形成される。
この電圧検出回路部は、二次側直流出力電圧が一定以上のレベルとなったときに、そのレベル増加分に応じたレベルの電流をフォトカプラＰＣのフォトダイオードに流すようにされる。
フォトカプラＰＣのフォトトランジスタでは、フォトダイオードに流れる電流レベル（発光量）に応じたコレクタ電流が流れる。フォトトランジスタのコレクタは、抵抗Ｒ２２を介して、制御回路１０のＦＢ（フィードバック）端子に接続されている。従って制御回路１０のＦＢ端子には、フォトトランジスタのコレクタ電流レベルに応じたレベルの電圧がフィードバック信号として入力されるものとなる。
【００２９】
制御回路１０では、ＦＢ端子の電圧レベルに応じて、スイッチング素子Ｑ１の駆動信号（ゲート電圧パルス）の周波数を可変制御する。つまり、スイッチング素子Ｑ１のスイッチング周波数を可変制御する。スイッチング周波数が変化すれば、周知のようにして、一次側から二次側に伝送される電力量は変化することとなって二次側直流出力電圧のレベルも可変される。上記の電圧検出回路部は、シャントレギュレータＱ５０を備えていることで、二次側直流出力電圧が一定レベル以内では動作せず、一定レベル以上のときに、そのレベル増加分に応じたレベルのフィードバック信号が得られるように動作する。このことから、電圧検出回路部からの出力に応じたフィードバック信号の成分によっては、二次側直流出力電圧のレベルが所定レベルに至ったときには、これ以上上昇させないように抑制する動作が得られることとなる。
なお、フォトカプラＰＣは、電源回路の一次側と二次側との間で信号を伝送する必要のあるときに、一次側と二次側とについて直流的に絶縁された状態で信号入出力が行われるようにすることを目的として挿入される。
【００３０】
制御回路１０のＩＣは、スイッチング素子Ｑ１にゲート電圧パルスを印加するドライブ回路１１を備える。ドライブ回路１１は、スイッチング素子Ｑ１に与えるゲートパルスとして、最大オンタイム時間に制限が設定されている。たとえば最大５０％程度に制限される。
ドライブ回路１１は、オフ制御回路１８からのタイミング信号でスイッチング素子Ｑ１をオフする。またドライブ回路１１は、オントリガー回路２１からのタイミング信号でスイッチング素子Ｑ１を強制的にオンとする制御を行う。
オフ制御回路１８とＦＢ端子間には、比較器１７，電流源１９による回路系が形成される。上記のようにＦＢ端子には、抵抗Ｒ２２を介してフォトカプラＰＣのフォトトランジスタが接続される。従って二次側出力電圧に応じて、電流源１９からフォトカプラＰＣを介して一次側グランドに流れる電流量が変化し、ＦＢ端子電圧が変動する。比較器１７は、ＦＢ端子電圧と所定の基準電圧Ｖref2を比較し、比較結果をオフ制御回路１８に与える。オフ制御回路１８は、比較結果に応じて、ドライブ回路１１にオフタイミング信号を与える。これによって、二次側出力電圧に応じてスイッチング周波数が制御され、出力電圧の安定化が図られる。
また、Ｓ端子電圧が比較器１６で所定の基準電圧Ｖref1と比較され、比較結果がオフ制御回路１８に与えられる。つまり、Ｓ端子に接続された電流検出用の抵抗ＲDによって、例えばスイッチング起動時などでドレイン電流が過大になったときには、比較器１６の比較結果に基づいてオフ制御回路１８がドライブ回路１１にオン時間の制限をする信号を与え、ドライブ回路１１はスイッチング素子Ｑ１のオフ期間を長くする。これによって、過大電流が制限される。なおこの動作期間中は出力電圧が下がり、つまり巻線電圧が下がっているので下限周波数制限回路は動作しない領域がある。
【００３１】
制御回路１０のＩＣのＳtup端子は、電流源１３及びスイッチ１４と接続された端子であり、この回路部はスイッチング素子Ｑ１の発振起動時のみ機能する。即ち起動時には、スイッチ１４がオンとされており、Ｓtup端子に与えられる直流入力電圧Ｖｉｎに基づいて、レギュレータ２０で、制御回路１０内の動作電源電圧が生成される。
上述のように、ＶＣＣ端子には、コンバータトランスＴＲ１のＶＣＣ巻線Ｎ３のパルス電圧が整流ダイオードＤ２０、平滑コンデンサＣ２０で整流平滑された一次側直流電源電圧ＶＣＣが与えられるが、電圧検出回路１２は、ＶＣＣ端子電圧を検出し、ＶＣＣ端子電圧が所定の電圧に十分上昇したときに、スイッチ１４をオフとして内部損失を低減する。この場合、ＶＣＣ端子からの一次側直流電源電圧ＶＣＣに基づいて、レギュレータ２０で、制御回路１０内の動作電源電圧が生成される。
【００３２】
ボトムオンディテクト（Bottom ON Detect）端子ＢＤには、ＶＣＣ巻線Ｎ３に発生するパルス電圧を抵抗Ｒ３０、コンデンサＣ２１による時定数回路で積分した電圧が印加される。
ＶＣＣ巻線Ｎ３は、励磁用の一次巻線Ｎ１とは、極性が逆に設定されているため、ＶＣＣ巻線Ｎ３では、スイッチング素子Ｑ１がオフするとプラス極性のパルスが生成される。
そしてこのパルス電圧が、抵抗Ｒ２１及びコンデンサＣ２１による時定数回路による所定の遅延時間をもってボトムオンディテクト端子ＢＤに印加される。
【００３３】
このボトムオンディテクト端子ＢＤの端子電圧、即ちコンデンサＣ２１の充電電圧は、比較器２０により所定の基準電圧Ｖref3と比較される。そしてボトムオンディテクト端子ＢＤの端子電圧が基準電圧Ｖref3より低下すると、オントリガー回路２１からスイッチング素子Ｑ１を強制的にオンとするオンタイミング信号がドライブ回路１１に与えられる。ドライブ回路１１は、このオンタイミング信号によりゲート電圧パルスを立ち上げ、スイッチング素子Ｑ１をオンとする。
なお、例えばボトムオンディテクト端子ＢＤの端子電圧が０．３Ｖ以下となった場合に、オントリガーがかかるとすると、抵抗Ｒ３０、コンデンサＣ２１の時定数により、例えばＶＣＣ巻線Ｎ３に発生するパルス電圧が立ち下がりタイミングより所定の遅延時間後にスイッチング素子Ｑ１がオンとされることになる。この所定の遅延時間後にスイッチング素子Ｑ１がオンとされるということは、スイッチング素子Ｑ１のドレイン−ソース電圧Ｖｄｓにおいて、波形のボトムタイミングでスイッチング素子Ｑ１をオンとさせることを意味する。つまり、抵抗Ｒ３０、コンデンサＣ２１の時定数により、ボトムオンタイミングを設定する。
このタイミングでオンすると、スイッチング素子Ｑ１のターンオン時のドレイン電流Ｉｄのサージノイズが低減されるので、オン時のスイッチング損失の低減、スイッチングノイズの低減に有効である。
【００３４】
このスイッチング電源回路では、トランジスタＱ２、抵抗Ｒ３０，Ｒ３１、コンデンサＣ３０、ツェナーダイオードＤ３０から成る下限周波数制限回路が設けられている。
トランジスタＱ２のコレクタはボトムオンディテクト端子ＢＤに接続され、エミッタは一次側グランドに接続される。
抵抗Ｒ３０はトランジスタＱ２のベースと一次側グランド間に接続される。
コンデンサＣ３０はトランジスタＱ２のベースと一次側グランド間に接続される。
そして、トランジスタＱ２のベースには、ツェナーダイオードＤ３０と抵抗Ｒ３１を介してＶＣＣ巻線Ｎ３で得られるパルス電圧に基づく電流が印加される構成となっている。  この下限周波数制限回路では、ツェナーダイオードＤ３０により、ＶＣＣ巻線Ｎ３で得られるパルス電圧が一定レベル以上のときに、コンデンサＣ３０に充電が行われる構成となる。そしてコンデンサＣ３０の充電電圧が、トランジスタＱ２のベース−エミッタ間電圧Ｖｂｅ以上になると、トランジスタＱ２がオンとなる。
【００３５】
図２に、スイッチング素子Ｑ１のドレイン−ソース間電圧Ｖｄｓ、ドレイン電流Ｉｄと、二次側の整流ダイオードＤｏのカソード電流Ｉｋ、アノード−カソード間電圧Ｖａｋを示している。さらにＶＣＣ巻線Ｎ３で得られるパルス電圧と、ボトムオンディテクト端子ＢＤの端子電圧と、コンデンサＣ３０の充電電圧を示している。
これらの動作波形は、最大負荷、定常負荷、軽負荷のそれぞれの場合に応じて示している。
【００３６】
図２の通り、スイッチング素子Ｑ１のドレイン−ソース間電圧Ｖｄｓの波形は、１周期における期間Ｔａがオフ期間、期間Ｔｂがオン期間であり、オン期間Ｔｂにドレイン電流Ｉｄが流れる。
ドレイン電流Ｉｄの傾斜は、コンバータトランスＴＲ１の一次インダクタンスをＬ、平滑コンデンサーＣｉの充電電圧をＶｉｎとすると、Ｌ／Ｖｉｎで決定される。
そしてフライバック方式の回路であるため、基本的にスイッチング素子Ｑ１のオン期間Ｔｂにおいて、一次巻線Ｎ１に電流が流れ、磁束密度が上昇する事により励磁エネルギーがコンバータトランスＴＲ１に蓄えられる。次にスイッチング素子Ｑ１のオフ期間Ｔａにおいて、コンバータトランスＴＲ１の励磁エネルギーが二次側整流ダイオードＤｏを通過し、カソード電流Ｉｋとして放出される。
【００３７】
そして図２に示すように本例では、負荷が軽負荷から定常負荷の状態では、ボトムオンモードで周波数制御が行われ、一方、負荷が重くなると、下限周波数固定制御モードとなる。
なお、下限周波数固定制御モードの動作領域においては、負荷電流が増加すると、オン期間Ｔｂ内に０Ａまで放出されていないタイミングで再びスイッチング素子Ｑ１がオンとなることが発生する。このような場合として、二次側整流ダイオードＤｏのカソード電流Ｉｋが、直流が重畳された台形状の電流波形となる場合もある。このような動作は連続モードと一般に言われている。
【００３８】
定常負荷或いは軽負荷の状態では、次のようにボトムオンスイッチングが行われる。
上述したように、制御回路１０では、ボトムオンディテクト端子ＢＤの端子電圧が閾値電圧（例えば約０．３Ｖ）以下になるとスイッチング素子Ｑ１を強制的にターンオンする。
一方、ＶＣＣ巻線Ｎ３の巻線電圧波形は、図２のようにスイッチング素子Ｑ１がオンすると、トランス巻線の巻数比に従い同時に０Ｖ以下になる。これを抵抗Ｒ２１，コンデンサＣ２１からなる時定数回路による時間的な遅延を利用して、一定の遅延時間後にボトムオンディテクト端子ＢＤの端子電圧が閾値電圧（例えば０．３Ｖ）以下になるように設定し、その結果スイッチング素子Ｑ１を強制オンするように調整すると、オフ期間Ｔａのリンギング電圧の谷でスイッチング素子Ｑ１をオンすることが可能である。こうしてボトムオン制御が実現される。
【００３９】
本例では上述の通り、さらにトランジスタＱ２、抵抗Ｒ３０，Ｒ３１、コンデンサＣ３０、ツェナーダイオードＤ３０から成る下限周波数制限回路が設けられている。
この下限周波数制限回路は、トランジスタＱ２のベース−エミッタ間電圧Ｖｂｅが閾値となり、コンデンサＣ３０の充電電圧がベース−エミッタ間電圧Ｖｂｅ以上になると、トランジスタＱ２がオンする。トランジスタＱ２がオンすることにより、ボトムオンディテクト端子ＢＤの端子電圧が閾値電圧以下になる。その結果として、強制的にスイッチング素子Ｑ１がオンとされる。
スイッチング素子Ｑ１を強制的にオンすると同時に、ＶＣＣ巻線Ｎ３がマイナス電圧側に反転するので、コンデンサＣ３０は抵抗Ｒ３１を介して急速放電する。コンデンサＣ３０は、一定の充放電の周期であり、さらには通常のボトムオン制御のタイミングより早くコンデンサＣ３０を充電するように設定してある。つまり通常のボトムオン制御の遅延動作に対して下限周波数制限回路が支配的に動作する。
このようにしてスイッチング素子Ｑ１のオフ期間Ｔａは、下限周波数制限回路により一定期間に制限されることと、オン期間Ｔｂは、制御回路１０のドライブ回路１１において最大オンタイムに制限がかけられていることにより、スイッチング周波数としての下限周波数が制限されることになる。
【００４０】
なお、Ｓ端子に設定される電流検出抵抗Ｒｄによるドレイン電流制限値までは、スイッチング素子Ｑ１のドレイン電流（一次巻線電流）が増加することができる。
たとえば、負荷電流が増大すると三角波のドレイン電流Ｉｄが増加するが、一次巻線Ｎ１のＬ値が大きい場合は、電流値の傾きＶ／Ｌが小さいので電流制限より先にオン期間Ｔｂの制限にかかる場合がある。オンタイム制限が動作しながらもドレイン電流値は、台形状（連続モード）になりつつ増加するが、最終的には電流検出抵抗Ｒｄにより電流制限がかかり、出力電力に一定の制限がかかる。
【００４１】
図３（ａ）（ｂ）には参考として、ボトムオンモードの場合と下限周波数固定制御モードの場合における、実際の動作波形を示した。ここでは、スイッチング素子Ｑ１のドレイン−ソース電圧Ｖｄｓ、ＶＣＣ巻線Ｎ３のパルス電圧、ボトムオンディテクト端子ＢＤの端子電圧、スイッチング素子Ｑ１のドレイン電流Ｉｄを示している。
図３（ｂ）において、図３（ａ）と比較してわかるように、下限周波数制限回路が機能することによって、ボトムオンディテクト端子ＢＤの端子電圧が、ＶＣＣ巻線Ｎ３のパルス電圧に基づく通常のボトムオン制御タイミングよりも早く０．３Ｖ以下となることで、スイッチング素子Ｑ１が強制的にオンされる様子が現れている。
【００４２】
図４に発振周波数の遷移イメージを示す。この図のように本例では、負荷電力が所定以上の大電力時は、周波数を固定しパルス幅制御を行なうことになる。
例えば図のように下限周波数で固定される。この下限周波数は、可聴帯域よりも高い周波数とされる。
上述した従来の周波数制御方式のスイッチング電源回路の場合、図１１のように負荷電力の増大に応じてスイッチング周波数が可聴帯域に達してしまい、その領域は実用不可であることで制御範囲の拡大が困難であったが、本例では図４のように負荷電力の増大に応じて周波数固定制御が行われることで、最大負荷電力領域でも実用できる。つまり制御範囲が拡大できるものである。
【００４３】
以上のように本実施の形態によれば、ソフトスイッチング化が容易であり、スイッチングノイズが小さいという周波数制御方式において、下限周波数制限回路の機能により、入出力条件に応じてもスイッチング周波数が下限周波数より低下することがないようにし、例えば瞬間的なピーク電力に対して周波数固定制御を行うことで、制御範囲の拡大を実現できる。従って機器の電源供給に対して、更なる最適化が可能である。
そしてこれは、例えば図９のような従来のスイッチング電源回路に対して、下限周波数制限回路として簡単な回路部を追加するだけで実現できる。
また従来と同じコンバータトランスＴＲ１のコアサイズでも瞬時的な最大負荷に対して、レンジ拡大ができる。
また過渡的な過負荷に対する設計が容易になるともいえる。
さらには、コンバータトランスＴＲ１の最大磁束密度の制限に対してコアサイズを合理的に選択できることにもなる。
即ち、従来は、制御範囲の拡大には、トランスなどスイッチング電源回路の主要部品を大幅に変更する必要があったところ、本実施の形態によれば、ほぼ同じ部品仕様のまま、下限周波数制限回路の構成部品を追加するだけで、容易にパワーレンジの拡大が可能となる。
【００４４】
またボトムオンモードとされる通常動作領域ではノイズ対策も従来のままで良い。周波数固定方式で制御が行われる期間はノイズが増えるが、最大負荷時に瞬時的に周波数固定方式に切り替わるのであれば、ノイズ悪化の影響は無いといえる。
【００４５】
ところで、図５に示すような発振周波数の制御を行うようにしてもよい。即ち、所定の軽負荷及び大負荷の領域において固定周波数パルス幅制御を行なうようにする例である。
軽負荷時に、低い周波数に移行し、単位時間当たりのスイッチングロスを低減する。通常負荷の領域は周波数制御を行い、さらには、頻度の少ないピーク負荷の領域は、下限周波数制限が動作して負荷レンジの拡大を図る。
通常に周波数制御をおこなうと、軽負荷になるに従い、発振周波数が高くなるため、発振周波数に起因するスイッチングロスが増大し、発熱により部品仕様が限界となる。そこで、この図５のように、例えば機器が待機動作を行っている場合などの所定の軽負荷の領域で、周波数を或る下限周波数で固定するようにすることで、単位時間当たりのスイッチングロスを低減し、発熱を抑えることもできる。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態のスイッチング電源回路の回路図である。
【図２】実施の形態のスイッチング電源回路の動作波形図である。
【図３】実施の形態のスイッチング電源回路の実際の動作波形図である。
【図４】実施の形態のスイッチング電源回路の発振周波数遷移の説明図である。
【図５】他の実施の形態のスイッチング電源回路の発振周波数遷移の説明図である。
【図６】従来の周波数固定パルス幅制御方式のスイッチング電源回路の回路図である。
【図７】周波数固定パルス幅制御方式のスイッチング電源回路の動作波形図である。
【図８】周波数固定パルス幅制御方式のスイッチング電源回路の発振周波数遷移の説明図である。
【図９】従来の周波数制御方式のスイッチング電源回路の回路図である。
【図１０】周波数制御方式のスイッチング電源回路の動作波形図である。
【図１１】周波数制御方式のスイッチング電源回路の発振周波数遷移の説明図である。
【符号の説明】
【００４７】
１０  制御回路、１１  ドライブ回路、Ｑ１  スイッチング素子、Ｑ２  トランジスタ、ＴＲ１  コンバータトランス、Ｎ１  一次巻線、Ｎ２  二次巻線、Ｎ３  ＶＣＣ巻線、ＲD  電流検出抵抗、
【図１】
2008022658.tif 000003
【図２】
2008022658.tif 000004
【図３】
2008022658.tif 000005
【図４】
2008022658.tif 000006
【図５】
2008022658.tif 000007
【図６】
2008022658.tif 000008
【図７】
2008022658.tif 000009
【図８】
2008022658.tif 000010
【図９】
2008022658.tif 000011
【図１０】
2008022658.tif 000012
【図１１】
2008022658.tif 000013