(57)【要約】【課題】ゲートハードマスクの損失を最小化し、かつ、コンタクトホールのオープン不良現象の改善に適した半導体素子の製造方法を提供すること。【解決手段】本発明の半導体素子の製造方法は、基板２１上に第１パターンＧ’を形成するステップと、該第１パターン上に酸化膜を形成するステップと、該酸化膜上にハードマスク層を形成するステップと、該ハードマスク層を第１基板温度でエッチングするステップと、前記酸化膜をエッチングして第２パターンを形成するステップとを含み、前記酸化膜のエッチングの際、第１基板温度より更に高い第２基板温度でフッ素（Ｆ）及び炭素（Ｃ）を含有しているガスをメインエッチングガスとして用いる。【選択図】図２Ｃ
2008091914.tif 000002
【特許請求の範囲】
【請求項１】
基板上に第１パターンを形成する第１ステップと、
該第１パターン上に酸化膜を形成する第２ステップと、
該酸化膜上にハードマスク層を形成する第３ステップと、
該ハードマスク層を第１基板温度でエッチングする第４ステップと、
前記酸化膜をエッチングして第２パターンを形成する第５ステップと
を含み、
前記第５ステップにおける前記酸化膜のエッチングの際、前記第１基板温度よりも高い第２基板温度で、フッ素及び炭素を含有しているガスをメインエッチングガスとして用いることを特徴とする半導体素子の製造方法。
【請求項２】
前記フッ素及び炭素を含有しているガスが、炭素に対するフッ素の比率が１．６以下のＣｘＦｙガスを用いることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項３】
前記ＣｘＦｙガスが、Ｃ４Ｆ６又はＣ５Ｆ８ガスであることを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項４】
前記ＣｘＦｙガスにＯ２及びＡｒを更に添加して前記酸化膜をエッチングすることを特徴とする請求項２に記載の半導体素子の製造方法。
【請求項５】
前記ＣｘＦｙガス及びＯ２の各々の流量が、０．５〜１．３ｓｃｃｍの範囲の流量であることを特徴とする請求項４に記載の半導体素子の製造方法。
【請求項６】
前記酸化膜のエッチングの際の前記第２基板温度が、３０℃〜６０℃の範囲であることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項７】
前記酸化膜をエッチングする前記５ステップが、ハードマスク層を用いて行なわれることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項８】
前記第１パターンが、最上層に前記窒化膜を備えるゲートパターン、ビットライン及び金属配線からなる群の中から選択されるいずれか１つであり、
前記第２パターンが、コンタクトホールであることを特徴とする請求項１に記載の半導体素子の製造方法。
【請求項９】
基板上に導電層及び窒化膜を積層した複数のゲートパターンを形成する第１ステップと、
該ゲートパターン上に層間絶縁のための酸化膜を形成する第２ステップと、
該酸化膜上にハードマスク層を形成する第３ステップと、
フォトレジストパターンを用いて第１基板温度で前記ハードマスク層をエッチングする第４ステップと、
第２基板温度で、酸化膜及び窒化膜の間の選択比を用いる自己整合コンタクトエッチングで前記酸化膜をエッチングしてコンタクトホールを形成する第５ステップと
を含み、
前記第５ステップにおける前記酸化膜のエッチングの際、フッ素及び炭素を含有しているガスをメインエッチングガスとして用いることを特徴とする半導体素子の製造方法。
【請求項１０】
前記第１基板温度が、−６０℃〜２０℃の範囲の温度であり、
前記第２基板温度が、前記第１基板温度よりも高い温度であることを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１１】
前記第２基板温度が、３０℃〜６０℃の範囲の温度であり、
前記第１基板温度が、前記第２基板温度よりも低い温度であることを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１２】
前記第１基板温度が、−６０℃〜２０℃の範囲の温度であり、
前記第２基板温度が、３０℃〜６０℃の範囲の温度であることを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１３】
前記フッ素及び炭素を含有している前記ガスが、炭素に対するフッ素の比率が１．６以下のＣｘＦｙガスを用いることを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１４】
前記ＣｘＦｙガスが、Ｃ４Ｆ６又はＣ５Ｆ８ガスであることを特徴とする請求項１３に記載の半導体素子の製造方法。
【請求項１５】
前記ＣｘＦｙガスにＯ２及びＡｒを更に添加して、前記第５ステップにおける前記酸化膜のエッチングを行うことを特徴とする請求項１３に記載の半導体素子の製造方法。
【請求項１６】
前記ＣｘＦｙガス及びＯ２の各々の流量が、０．５〜１．３ｓｃｃｍの範囲の流量であることを特徴とする請求項１５に記載の半導体素子の製造方法。
【請求項１７】
前記ハードマスク層が、ＳｉＯＮ、非晶質炭素、ポリシリコン、有機ポリマー、無機ポリマー、及び窒化物からなる群の中から選択される物質を単独又は複数用いた層として形成されることを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１８】
前記酸化膜をエッチングする前記第５ステップが、前記ハードマスク層のエッチングの際に用いた装置又は別途のエッチング装置を用いて行なわれることを特徴とする請求項９に記載の半導体素子の製造方法。
【請求項１９】
基板上にエッチング停止膜及び絶縁膜を形成する第１ステップと、
前記絶縁膜上にハードマスク層を形成する第２ステップと、
該ハードマスク層を第１基板温度でエッチングする第３ステップと、
該第１基板温度より高い第２基板温度で前記絶縁膜及びエッチング停止膜をエッチングして前記基板を露出させるコンタクトホールを形成する第４ステップと
を含み、
前記第４ステップにおける前記絶縁膜及びエッチング停止膜のエッチングの際、ＣｘＦｙ系ガスを含むガスをメインエッチングガスとして用い、
前記ＣｘＦｙ系ガスは、炭素に対するフッ素の比率が１．５〜１．６であることを特徴とする半導体素子の製造方法。
【請求項２０】
前記ハードマスク層をエッチングする前記第３ステップが、フォトレジストパターンを用いてハードマスクパターンを形成するステップであることを特徴とする請求項１９に記載の半導体素子の製造方法。
【請求項２１】
前記第４ステップにおける前記絶縁膜のエッチングが、反射防止膜をエッチングバリアとして用いて行なわれることを特徴とする請求項２０に記載の半導体素子の製造方法。
【請求項２２】
前記ハードマスクパターンを除去するステップと、
残留するエッチング停止膜をエッチングするステップと、
導電性物質を用いて基板構造上にプラグを形成するステップと、
前記導電性物質をゲートハードマスクが露出されるまで平坦化して、相互に隣接するゲートパターンの間にランディングプラグを形成するステップと
を更に含むことを特徴とする請求項２１に記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体の製造技術に関し、特に、ランディングプラグを有する半導体素子の製造方法に関する。
【背景技術】
【０００２】
８０ｎｍ以下の線幅を有する半導体素子において、１９３ｎｍの波長を有するフッ化アルゴン（ＡｒＦ）の露光を用いてフォトリソグラフィを適用する場合、これまでのエッチングの要求条件（正確なパターンの形成及び垂直のエッチング形状）に加えて、エッチングの際に発生するフォトレジストの変形（ｄｅｆｏｒｍａｔｉｏｎ）の抑制という追加の要求条件が課される。このため、８０ｎｍ以下の半導体素子の製造の際には、エッチングの観点からは、これまでの要求条件とパターン変形の防止という新たな要求条件とを同時に満足させる工程条件の開発が主要課題となった。一方、半導体素子の高集積化が加速するにつれ、半導体素子を構成する様々な要素は、積層構造をなすようになり、このため導入されたのが、コンタクトプラグ（又はパッド）の概念である。このようなコンタクトプラグの形成において、下部においては最小面積によって接触面積を広げ、かつ、上部においては、後続工程に対する工程マージンを広げるため、通常、自己整合法を用いるランディングプラグコンタクト技術が用いられている。
【０００３】
図１は、従来技術に係る半導体素子の製造方法を示すための断面図である。
【０００４】
半導体基板１１上にゲート絶縁膜１２、ゲート導電膜１３及びゲートハードマスク１４の順で積層したゲートパターンＧを形成する。ゲートパターンＧの表面に沿ってエッチング停止膜（図示せず）を形成する。続いて、ゲートパターンＧを含む半導体基板１１の全面に層間絶縁膜を形成した後、ゲートハードマスク１４の上部表面が表れるのをターゲットとして層間絶縁膜を平坦化する。平坦化した層間絶縁膜の所定領域上に反射防止膜１６を介在させてフォトレジストパターン１７を形成する。フォトレジストパターン１７をエッチングバリアにして層間絶縁膜をエッチングし、隣接するゲートパターンＧの間の半導体基板１１を露出させたコンタクトホール１８を形成する。このようにコンタクトホール１８を形成する工程は、自己整合コンタクトエッチング（ＳＡＣ）工程という。符号１５は、パターニングされた層間絶縁膜を示す。
【０００５】
上述の従来技術において、コンタクトホール１８を形成するためのエッチング工程は、フッ素及び炭素を含有するＣｘＦｙ（ｘ、ｙは１〜１０）ガスと、炭素、水素及びフッ素を含有するＣＨ２Ｆ２などのＣａＨｂＦｃ（ａ、ｂ、ｃは１〜１０）ガスとを混合して用いる。
【０００６】
しかし、高集積化に伴い、ゲートパターンの垂直高さが増加し、増加したエッチングターゲットに該当する分、自己整合コンタクトエッチングの際のエッチングガスの過度な使用やエッチング時間の増加は避けられない。これは、結局、ゲートハードマスク１４のエッチング損失（符合Ａで示す）を招き、ショルダマージンが低減し、コンタクトホールのオープン不良（符合Ｂで示す）を招く。
【０００７】
このような従来の問題点を改善するための先行技術としては、下記特許文献１〜４がある。
【特許文献１】米国特許第６１７４４５１号明細書
【特許文献２】米国特許第５８６９４０４号明細書
【特許文献３】米国特許第６５６９７７８号明細書
【特許文献４】米国特許出願公開第２００６０００３５７１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、上記の特許文献１〜４に開示された技術は、全てエッチングにおいてＣａＨｂＦｃ（又はＣＨｘＦｙガス）を添加するので、エッチング上の複雑なエッチング変数を制御しなければならない問題がある。
【０００９】
本発明は、上記の従来技術の問題を解決するためになされたものであって、その目的は、ゲートハードマスクの損失を最小化し、かつ、コンタクトホールのオープン不良現象の改善に適した半導体素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
上記の目的を達成するための本発明の半導体素子の製造方法は、基板上に第１パターンを形成する第１ステップと、該第１パターン上に酸化膜を形成する第２ステップと、該酸化膜上にハードマスク層を形成する第３ステップと、該ハードマスク層を第１基板温度でエッチングする第４ステップと、前記酸化膜をエッチングして第２パターンを形成する第５ステップとを含み、前記第５ステップにおける前記酸化膜のエッチングの際、第１基板温度よりも高い第２基板温度で、フッ素及び炭素を含有しているガスをメインエッチングガスとして用いることを特徴とする。
【００１１】
上記の目的を達成するための本発明の別の半導体素子の製造方法は、基板上に導電層及び窒化膜を積層した複数のゲートパターンを形成する第１ステップと、該ゲートパターン上に層間絶縁のための酸化膜を形成する第２ステップと、該酸化膜上にハードマスク層を形成する第３ステップと、フォトレジストパターンを用いて第１基板温度で前記ハードマスク層をエッチングする第４ステップと、第２基板温度で、酸化膜及び窒化膜の間の選択比を用いる自己整合コンタクトエッチングで前記酸化膜をエッチングしてコンタクトホールを形成する第５ステップとを含み、前記第５ステップにおける前記酸化膜のエッチングの際、フッ素及び炭素を含有しているガスをメインエッチングガスとして用いることを特徴とする。
【００１２】
また、本発明の別の半導体素子の製造方法は、基板上にエッチング停止膜及び絶縁膜を形成する第１ステップと、前記絶縁膜上にハードマスク層を形成する第２ステップと、該ハードマスク層を第１基板温度でエッチングする第３ステップと、該第１基板温度より高い第２基板温度で前記絶縁膜及びエッチング停止膜をエッチングして前記基板を露出させるコンタクトホールを形成する第４ステップとを含み、前記第４ステップにおける前記絶縁膜及びエッチング停止膜のエッチングの際、ＣｘＦｙ系ガスを含むガスをメインエッチングガスとして用い、前記ＣｘＦｙ系ガスは、炭素及びフッ素の比率が１．５：１〜１．６：１であることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、従来のＳＡＣエッチング工程の際に用いたポリマー発生ガスであるＣＨＦ系のガスを使用することなく、ゲートハードマスクの損失を抑制することができるため、ゲートハードマスクのショルダーマージンを確保することができる。
【００１４】
また、ゲートハードマスクのショルダーマージンを確保することができるので、コンタクトホールのオープン不良を改善することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の最も好ましい実施形態を添付した図面を参照しながら説明する。
【００１６】
図２Ａ〜図２Ｄは，本発明の一実施形態に係る半導体素子の製造方法を示す断面図である。
【００１７】
図２Ａに示すように、ウェル工程及び素子分離工程を行った半導体基板２１上にゲートパターンＧ’を形成する。
【００１８】
ゲートパターンＧ’は、パターニングされたゲート絶縁膜２２、パターニングされたゲート導電膜２３、及びパターニングされたゲートハードマスク２４を備える。更に詳しくは、ゲートパターンＧ’は、次のような方法によって形成することができる。まず、半導体基板２１上にゲート絶縁膜、ゲート導電膜及びゲートハードマスクを、この順に積層して形成する。続いて、フォトマスク工程を行ってフォトレジストをパターニングし、フォトレジストパターンをバリアとしてゲートハードマスクをエッチングする。したがって、パターニングされたゲートハードマスク２４が形成される。その後、フォトレジストパターンを除去し、パターニングされたゲートハードマスク２４によってゲート導電膜、ゲート絶縁膜の順にエッチングしてパターニングする。したがって、パターニングされたゲート絶縁膜２２及びパターニングされたゲート導電膜２３が形成される。ゲート絶縁膜は、通常の熱酸化（ｔｈｅｒｍａｌ  ｏｘｉｄａｔｉｏｎ）、乾式／湿式酸化（ｄｒｙ／ｗｅｔ  ｏｘｉｄａｔｉｏｎ）を行って形成する。ゲート導電膜は，ポリシリコン膜、タングステン膜、及びタングステンシリサイドのような物質を単独で又は積層して用いる。パターニングされたゲートハードマスク２４は、窒化物系の物質を用いて形成されるが、例えば、シリコン窒化膜であり得る。
【００１９】
引続き、ゲートパターンＧ’の段差に沿ってエッチング停止膜を形成する。エッチング停止膜は、窒化物系の物質で形成される。例えば、エッチング停止膜はシリコン窒化膜であり得る。
【００２０】
続いて、エッチング停止膜が形成されているゲートパターンＧ’が形成された半導体基板２１の全面に層間絶縁膜を形成し、化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）又は全面エッチング（ｅｔｃｈ  ｂａｃｋ）を行い、パターニングされたゲートハードマスク２４の上部表面が表れるのをターゲットとして層間絶縁膜を平坦化させる。このとき、ゲートパターンＧ’上の表面のエッチング停止膜も研磨される。したがって、パターニングされたエッチング停止膜２５及び研磨された層間絶縁膜２６が形成される。
【００２１】
一方、研磨された層間絶縁膜２６としては、ＢＳＧ（Ｂｏｒｏ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）膜、ＢＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）膜、ＰＳＧ（Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）膜、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）膜、ＨＤＰ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ）酸化膜、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）膜、及びＡＰＬ（Ａｄｖａｎｃｅｄ  Ｐｌａｎａｒｉｚａｔｉｏｎ  Ｌａｙｅｒ）膜で構成される群の中から選択された少なくともいずれか１つの膜を用いるか、又は酸化膜の他に無機又は有機系の低誘電率膜を用いることができる。
【００２２】
続いて、研磨された層間絶縁膜２６上に、コンタクトエッチングの際にコンタクトハードマスクとして用いるハードマスク層２７を形成する。ハードマスク層２７は、ＳｉＯＮ層、非晶質炭素層、ポリシリコン層、有機ポリマー層、無機ポリマー層、及び窒化膜の層で構成された群の中から選択されたいずれか１つ又は複数の層を用いる。
【００２３】
その後、ハードマスク層２７上にフォトレジストパターン２９を形成する。フォトレジストパターン２９としては、ライン型(ｌｉｎｅ  ｔｙｐｅ)又はホール型（ｈｏｌｅ  ｔｙｐｅ）を用い、フォトレジストパターン２９下には反射防止膜２８が形成され得る。
【００２４】
図２Ｂに示すように、フォトレジストパターン２９をエッチングバリアとしてハードマスク層２７をエッチングしてハードマスクパターン２７Ａを形成する。ハードマスク層２７のエッチングは、低温雰囲気である−６０〜２０℃の範囲の第１基板温度で行なうが、このような第１基板温度でハードマスク層２７をエッチングするため、温度による物理的・化学的反応を制御してパターン変形のないハードマスクパターン２７Ａを形成することができる。ハードマスクパターン２７Ａを形成した後、フォトレジストパターン２９を除去することができる。
【００２５】
図２Ｃに示すように、反射防止膜２８及びハードマスクパターン２７Ａをエッチングバリアとして、研磨された層間絶縁膜２６をエッチングし、続いて、パターニングされたエッチング停止膜２５をエッチングしてゲートパターンＧ’間の半導体基板２１をオープンさせたコンタクトホール３０を形成する。したがって、残留層間絶縁膜２６Ａが形成される。一方、研磨された層間絶縁膜２６のエッチングの際に反射防止膜２８は全て損失されて残留しない可能性もある。研磨された層間絶縁膜２６のエッチングは、ハードマスク層２７のエッチングと同じ装置又は別途のエッチング装置で、炭素及びフッ素が含有されているガス、すなわち、ＣｘＦｙ系のエッチングガスをメインエッチングガスとして用いる。ここで、研磨された層間絶縁膜２６のエッチングの際の第２基板温度は、相対的にハードマスク層２７のエッチングの際の第１基板温度より高い温度である。好ましくは、第２基板温度は３０℃〜６０℃の範囲である。
【００２６】
メインエッチングガスとして用いられるＣｘＦｙ系のガスには、Ｃ４Ｆ６又はＣ５Ｆ８ガスのように、炭素に比べてフッ素の比率が高いガスを用い、さらにメインエッチングガスに、Ｏ２及びＡｒを補助ガスとして添加することができる。このとき、メインエッチングガスとして用いるＣｘＦｙ系ガスとＯ２とのそれぞれの流量は、０．５〜１．３ｓｃｃｍの範囲を保持する。例えば、Ｃ４Ｆ６とＯ２とのそれぞれの流量は、０．５〜１．３ｓｃｃｍの範囲になるようにする。
【００２７】
上記のようにフッ素及び炭素を含有しているＣｘＦｙ系のガスをメインエッチングガスとして用いて、研磨された層間絶縁膜２６をエッチングすると、酸化膜（研磨された層間絶縁膜２６）と窒化膜（パターニングされたゲートハードマスク２４）との間の高い選択比マージンを確保することができるため、パターニングされたゲートハードマスク２４の損失を最小化し、かつ、コンタクトホール３０のオープン能力を大きく改善できる効果がある。
【００２８】
詳しく説明すると、コンタクトホール形成のために、炭素よりフッ素の比率が高いＣｘＦｙ系のガスをメインエッチングガスとして用いると、窒化膜を保護し、かつ、酸化膜のみを選択的にエッチングすることができ、窒化膜に対する高い選択比（ｈｉｇｈ  ｓｅｌｅｃｔｉｖｉｔｙ  ｔｏ  ｎｉｔｒｉｄｅ）を得ることができ、このため、コンタクトホールのオープン不良の防止効果を極大化し、かつ、窒化膜の損失防止をも極大化することができる。その結果、酸化膜である研磨された層間絶縁膜２６はエッチングされても、窒化膜であるパターニングされたゲートハードマスク２４及びパターニングされたエッチング停止膜２５のエッチング損失は防止される。
【００２９】
窒化膜に対する選択比が高い理由は、メインエッチングガスとしてＣｘＦｙ系のガスのみを用いるからであり、特に、ＣｘＦｙ系ガスの中でも、炭素に対するフッ素の比率（ｙ／ｘ  ｒａｔｉｏ）が高いＣ４Ｆ６（ｙ／ｘの比率が１．５／１）又はＣ５Ｆ８（ｙ／ｘの比率が１．６／１）ガスを用いるからである。炭素に対するフッ素の比率が高いガスは、炭素に対するフッ素の比率が低いガスよりもＣＦ２ラジカル（ｒａｄｉｃａｌ）が容易に生成され、ＣＦ２ラジカルは、窒化膜に対して高い選択比を有して酸化膜をエッチングすることができる。好ましくは、本発明で用いられるＣｘＦｙ系のガスは、炭素に対するフッ素の比率が１．６／１以下のガスを用いる。このため、酸化膜エッチングの際、ポリマーを発生させず、かつ、窒化膜に対して高い選択比を得ることができる。
【００３０】
また、研磨された層間絶縁膜２６のエッチングの際、３０℃〜６０℃の範囲の基板温度（第２基板温度）で行うと、窒化膜に対する選択比を更に高くすることができる。すなわち、メインエッチングガスとして、炭素に対するフッ素の比率（ｙ／ｘ  ｒａｔｉｏ）が高いＣ４Ｆ６（ｙ／ｘの比率が１．５／１）又はＣ５Ｆ８（ｙ／ｘの比率が１．６／１）ガスを用いると同時に、第２基板温度を３０℃〜６０℃の範囲にすると、窒化膜に対する高い選択比の実現が更に容易になる。
【００３１】
図２Ｄに示すように、パターニングされたエッチング停止膜２５をエッチングした後、ハードマスクパターン２７Ａを除去する。したがって、残留エッチング停止膜２５Ａが形成される。
【００３２】
続いて、コンタクトホールを含む半導体基板２１の全面にプラグ用の導電物質を形成する。プラグ用の導電物質としては、例えば、ポリシリコン膜を用いる。そして、パターニングされたゲートハードマスク２４の露出をターゲットとしてプラグ用の導電物質を平坦化して、隣接するゲートパターンＧ’の間にランディングプラグ３１を形成する。
【００３３】
上述のように、ＳＡＣハードマスクとして用いられるハードマスク２７を、低温の基板温度でエッチングし、研磨された層間絶縁膜２６を、ＣｘＦｙ系のガスにＯ２及びＡｒを補助ガスとして混合して用いて、３０℃〜６０℃の範囲の温度雰囲気でエッチングすると、酸化膜と窒化膜との間に高い選択比マージンを確保することができるため、ゲートハードマスク２４の損失を最小化し、オープン能力を大きく改善できる効果がある。
【００３４】
すなわち、従来のＳＡＣ工程の際に用いられてポリマー発生するＣＨＦ系のエッチングガスを用いることなく、ゲートハードマスク２４のショルダーマージンを確保し、且つコンタクトホールオープンの不良を改善することができる。このように、ＣＨＦ系のエッチングガスを用いなくても良いため、エッチング時に必要となる複雑なエッチング変数を制御する必要はない。
【００３５】
一方、上記では本発明の実施形態として、ゲートパターン間にコンタクトホールを形成する場合を例示したが、本発明は、ゲートパターンの代りに、ビットラインパターン又は金属配線パターンの間にコンタクトホールを形成するときにも適用できる。
【００３６】
上述の本発明は、従来のＳＡＣエッチング工程の際に用いたポリマー発生ガスであるＣＨＦ系のガスを使用することなく、ゲートハードマスクの損失を抑制することができるため、ゲートハードマスクのショルダーマージンを確保できる効果がある。
【００３７】
また、ゲートハードマスクのショルダーマージンを確保できるため、コンタクトホールのオープン不良を改善できる効果がある。
【００３８】
尚、本発明は、上記した実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００３９】
【図１】従来技術に係る半導体素子の製造方法を示す断面図である。
【図２Ａ】本発明の一実施形態に係る半導体素子の製造方法を示す断面図である。
【図２Ｂ】本発明の一実施形態に係る半導体素子の製造方法を示す断面図である。
【図２Ｃ】本発明の一実施形態に係る半導体素子の製造方法を示す断面図である。
【図２Ｄ】本発明の一実施形態に係る半導体素子の製造方法を示す断面図である。
【符号の説明】
【００４０】
２１        半導体基板
２２        ゲート絶縁膜
２３        ゲート導電膜
２４        ゲートハードマスク
２５        エッチング停止膜
２５Ａ      残留したエッチング停止膜
２６        層間絶縁膜
２６Ａ      残留した層間絶縁膜
２７Ａ      ハードマスクパターン
２８        反射防止膜
２９        フォトレジストパターン
３０        コンタクトホール
３１        ランディングプラグ
【図１】
2008091914.tif 000003
【図２Ａ】
2008091914.tif 000004
【図２Ｂ】
2008091914.tif 000005
【図２Ｃ】
2008091914.tif 000006
【図２Ｄ】
2008091914.tif 000007