(57)【要約】【課題】従来よりも薄型の半導体装置を実現する。【解決手段】半導体素子１１とリード１０１，１０２，１０３とが樹脂封止されてなる半導体装置１の製造方法であって、導電体シート２０の一方の面の第１の領域に第１の凹部２１を形成する裏面切削工程と、導電体シート２０の第１の凹部２１が形成されている領域に対峙する他方の面の第２の領域に第２の凹部２２を形成する表面パンチング工程とによりリード１０１，１０２，１０３を形成する工程と、第２の凹部２２に半導体素子１１を搭載するダイボンド工程とを含むこととする。また第１の凹部２１を形成する工程は、第１の凹部２１が形成される領域を切削する工程と、切削後にパンチングを行って第１の凹部２１の精度出しを行う工程とを含むこととする。【選択図】図３
2008091528.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子とリードとが樹脂封止されてなる半導体装置の製造方法であって、
導電体シートの一方の面の第１の領域に第１の凹部を形成する工程と、前記導電体シートの前記第１の凹部が形成されている領域に対峙する他方の面の第２の領域に第２の凹部を形成する工程とにより前記リードを形成する工程と、  
前記第２の凹部に前記半導体素子を搭載するダイボンド工程と、
を含むこと
を特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法であって、
前記第１の凹部を形成する工程は、前記第１の凹部が形成される領域を切削する工程と、前記切削の後にパンチングを行って前記第１の凹部の精度出しを行う工程とを含むこと
を特徴とする半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法であって、
前記第２の凹部を形成する工程は、前記第２の凹部が形成される領域をパンチングする工程を含むこと
を特徴とする半導体装置の製造方法。
【請求項４】
請求項１に記載の半導体装置の製造方法であって、
前記半導体素子のボンディングパッドと前記リードとをボンディングワイヤーによって接続するワイヤーボンディング工程をさらに含み、
前記ワイヤーボンディング工程は、
前記ボンディングワイヤーの先端にボールを形成する工程と、
前記ボールを前記ボンディングパッドに押し付ける工程と、
前記ボンディングワイヤーを上昇させた後、前記ボンディングパッドから離れる方向に斜めに下降させ、再び前記ボンディングパッドに押し付ける工程と、
前記ボンディングワイヤーを上昇させた後、前記斜め方向とは逆の前記ボンディングパッドから離れる方向に斜めに下降させ、再び前記ボンディングワイヤーを前記ボンディングパッドに押し付ける工程と、
前記ボンディングワイヤーをアールを描くようにして引き出して前記リードとは異なる他のリードに着地させる工程と
を含むこと
を特徴とする半導体装置の製造方法。
【請求項５】
導電体シートの一方の面の第１の領域に第１の凹部を形成する工程と、前記導電体シートの前記第１の凹部が形成されている領域に対峙する他方の面の第２の領域に第２の凹部を形成する工程とによって形成されるリードと、
前記第２の凹部に搭載される半導体素子と、
を有し、
前記リードと前記半導体素子とが一体的に樹脂封止されてなること
を特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置であって、
前記第１の凹部を形成する工程は、前記第１の凹部が形成される領域を切削する工程と、前記切削後にパンチングを行って前記第１の凹部の精度出しを行う工程とを含むこと
を特徴とする半導体装置。
【請求項７】
請求項５に記載の半導体装置であって、
前記第２の凹部を形成する工程は、前記第２の凹部が形成される領域をパンチングする工程を含むこと
を特徴とする半導体装置。
【請求項８】
請求項５に記載の半導体装置であって、
前記半導体素子は３端子の増幅素子であり、
前記各端子として形成された前記リードを有すること
を特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、薄型の半導体装置を実現することが可能な半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
携帯電話機やＰＤＡ（Personal Digital Assistance）などの電子機器に搭載される半導体装置の小型化については様々な試みがなされている。例えば、特許文献１には、リードフレームに半導体チップをフェイスダウン式でマウントし、リードフレームのアイランド部の裏面側をパッケージ表面に露出させることにより、コンデンサマイクロフォン等に用いられる接合型電界効果トランジスタ（Ｊ−ＦＥＴ）の外囲器のパッケージ高さを抑制する技術が開示されている。
【０００３】
また例えば、特許文献２には、半導体素子搭載領域と、当該領域の近傍に一端が位置するように配設された複数のリードと、上記領域に搭載され上記リードの少なくとも一つにボンディングワイヤーを介して電気的に接続された半導体チップと、半導体チップを被覆すると共にリードの外方の端部を外部に路程せしめる樹脂パッケージとを備えた半導体装置において、樹脂パッケージの全高を０．３３ｍｍ以下にすることが開示されている。
【特許文献１】特開２００３−２１８２８８号公報
【特許文献２】特開２００５−１６７００４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年の電子機器の小型化／多機能化の要請に伴い、これらに搭載される半導体装置についてもより一層の小型化が求められるようになってきている。例えば、コンデンサマイクロフォンに用いられるＪ−ＦＥＴのパッケージには、厚みにして０．３０ｍｍ以下とすることが求められており、半導体装置の厚みをより一層薄くする技術が求められている。
【０００５】
本発明は以上のような観点に基づいてなされたもので、薄型の半導体装置を実現することが可能な半導体装置の製造方法及び半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するための本発明のうちの主たる発明は、半導体素子とリードとが樹脂封止されてなる半導体装置の製造方法であって、導電体シートの一方の面の第１の領域に第１の凹部を形成する工程と、前記導電体シートの前記第１の凹部が形成されている領域に対峙する他方の面の第２の領域に第２の凹部を形成する工程とにより前記リードを形成する工程と、前記第２の凹部に前記半導体素子を搭載するダイボンド工程とを含むこととする。
【０００７】
このようにリードの一方の面に第１の凹部を形成し、この第１の凹部に半導体素子を搭載するようにした事で、従来よりも薄型の半導体装置を実現することができる。また第２の凹部によって各リードを絶縁するための樹脂が充填される部分を確保することができる。また導電体シートに第１の凹部と第２の凹部を形成するという非常に単純な工程によってリードを形成することができる。
【０００８】
また前記第１の凹部を形成する工程は、前記第１の凹部が形成される領域を切削する工程と、前記切削後にパンチングを行って前記第１の凹部の精度出しを行う工程とを含むこととする。  
このように第１の凹部は切削により容易に形成することが可能であり、また切削後にパンチングを行うことで、高い精度で精度出しを行うことができる。
【０００９】
また前記第２の凹部を形成する工程は、前記第２の凹部が形成される領域をパンチングする工程を含むこととする。  
このように第２の凹部はパンチングによって容易に形成することができる。またパンチングによるため、第２の凹部を高精度で形成することができる。
【００１０】
また上記製造方法は、前記半導体素子のボンディングパッドと前記リードとをボンディングワイヤーによって接続するワイヤーボンディング工程をさらに含み、前記ワイヤーボンディング工程は、前記ボンディングワイヤーの先端にボールを形成する工程と、前記ボールを前記ボンディングパッドに押し付ける工程と、前記ボンディングワイヤーを上昇させた後、前記ボンディングパッドから離れる方向に斜めに下降させ、再び前記ボンディングパッドに押し付ける工程と、前記ボンディングワイヤーを上昇させた後、前記斜め方向とは逆の前記ボンディングパッドから離れる方向に斜めに下降させ、再び前記ボンディングワイヤーを前記ボンディングパッドに押し付ける工程と、前記ボンディングワイヤーをアールを描くようにして引き出して前記リードとは異なる他のリードに着地させる工程とを含むこととする。
【００１１】
このような方法によりワイヤーボンディングを行うことで、ボンディングワイヤーをボンディングパッドからほぼ水平方向に引き出すことができる。このため、ボンディングワイヤーの形状によって半導体装置の厚さが嵩上げされることがなく、より一層薄型の半導体装置を実現することができる。
【発明の効果】
【００１２】
本発明によれば、従来よりも薄型の半導体装置を実現することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の一実施形態につき詳細に説明する。図１Ａに本発明の一実施形態として説明する電子デバイスである半導体装置１の外観斜視図を示している。本実施形態で説明する半導体装置１は携帯電話機やＰＤＡ（Personal Digital Assistance）などの小型の電子機器に搭載されるエレクトレットコンデンサマイクロフォン（Ｃ−ＭＩＣ）モジュールに採用されるフラット・リード・パッケージであり、内部に実装されている素子は３端子型のバイポーラ型トランジスタや電界効果トランジスタ等で、ここでは接合型電界効果トランジスタ（Ｊ−ＦＥＴ）のドレイン電極、ゲート電極、ソース電極のそれぞれに対応する３つのリード１０１，１０２，１０３が露出する矩形状の樹脂パッケージからなるものである。半導体装置１の外形寸法は縦１．０ｍｍ、横０．６ｍｍ、厚み０．２７ｍｍであり、従来の半導体装置１に比べて非常に薄型になっている。
【００１４】
図１Ｂに半導体装置１の断面図を、図１Ｃに半導体装置１の平面図を示している。これらの図に示しているように、半導体装置１は、直方体状のＪ−ＦＥＴ１１（半導体素子）と、Ｊ−ＦＥＴ１１の３つの端子に接続する３つのリード１０１，１０２，１０３とを有している。
【００１５】
Ｊ−ＦＥＴ１１はリード１０１の＋Ｚ側表面に搭載され、Ｊ−ＦＥＴ１１の底面（ドレイン電極）は、リード１０１と電気的に接続されている。Ｊ−ＦＥＴ１１の＋Ｚ側表面に設けられているボンディングパッド１１ａ（ソース電極）とリード１０２とは、ボンディングワイヤー１２ａによって電気的に接続されている。Ｊ−ＦＥＴ１１の＋Ｚ側表面に設けられているボンディングパッド１１ｂ（ゲート電極）とリード１０３とは、ボンディングワイヤー１２ｂによって電気的に接続されている。そしてＪ−ＦＥＴ１１、ボンディングワイヤー１２ａ，１２ｂの全体及びリード１０１，１０２，１０３の一部は、モールド樹脂１３によって樹脂封止されている。なお、リード１０１，１０２，１０３は、モールド樹脂１３が介在することによって互いに絶縁されている。
【００１６】
図１Ｂに示しているように、リード１０１は、主にインナーリードとなる部分である薄肉部１０１ａと、主にアウターリードとなる部分である厚肉部１０１ｂとを有している。ここで薄肉部１０１ａの厚みは４０μｍであり、厚肉部１０１ｂの厚みは１００μｍである。
【００１７】
薄肉部１０１ａの＋Ｚ側表面は、厚肉部１０２ａの＋Ｚ側表面よりも−Ｚ側に２０μｍ凹んでいる。つまりこの凹み分だけリード１０１に搭載されるＪ−ＦＥＴ１１の＋Ｚ側への突出量が減り、半導体装置１を薄型に構成することができる。薄肉部１０１ａの底面は、厚肉部１０２ａの底面よりも５０μｍ高くなっており、薄肉部１０１ａの底面側にはモールド樹脂１３が充填されている。
【００１８】
一方、リード１０２及びリード１０３は、主にインナーリードとなる部分である薄肉部１０２ａ，１０３ａと、主にアウターリードとなる部分である厚肉部１０２ｂ，１０３ｂとを有している。リード１０２及びリード１０３の表面高さは一致している。薄肉部１０２ａ，１０３ａの底面は、厚肉部１０２ｂ，１０３ｂの底面よりも５０μｍ高く、薄肉部１０１ａ，１０２ａ，１０３ａの底面側には、モールド樹脂１３が充填されている。なお、リード１０１の＋Ｚ側上面の高さと、リード１０２，１０３の＋Ｚ側上面の高さは一致（同レベル）している。
【００１９】
このように半導体装置１は、Ｊ−ＦＥＴ１１が搭載されるリード１０１の薄肉部１０１ａは厚肉部１０２ａに比べて低く構成されている。また後述するように、ボンディングワイヤー１２ａ，１２ｂは、ボンディングパッド１１ａ，１１ｂから略水平方向に引き出されてリード１０２，１０３に接続されるため、ボンディングワイヤー１２ａ，１２ｂの＋Ｚ側への突出量が少なくなっている。つまりこれらの技術によって、従来製品に比べて薄型の半導体装置１を実現することが可能となっている。
【００２０】
次に、以上に説明した半導体装置１の製造方法について説明する。図２に示すように、半導体装置１の製造工程は、リード形成工程２１０、ダイボンド工程２１１、ワイヤーボンディング工程２１２、樹脂封止工程２１３（モールド工程）、ランナー・バリ除去工程２１４、リードめっき工程２１５、リードフレーム切断工程２１６、電気的特性選別工程２１７、印刷工程２１８、梱包工程２１９の各工程を含む。以下、各工程について順に詳述する。
【００２１】
まずリード形成工程２１０において、Ｃｕを主成分としＺｎ、Ｓｎ、Ｃｒを含有する平面略矩形状の厚み０．１ｍｍの導電体シート２０をベースとし、リード１０１，１０２，１０３を形成する。図３にリード形成工程２１０の詳細を示している。ここで導電体シート２０は、例えばＣｕ、Ｆｅ−Ｎｉ、Ａｌ等を素材とするものである。
【００２２】
図３（ａ）に示す工程では、リード１０１，１０２，１０３の薄肉部１０１ａ，１０２ａ，１０３ａに相当する部分に裏面側（−Ｚ側）から切削により深さ０．０４５ｍｍ、幅０．６ｍｍの矩形状の凹部２１を形成している（裏面切削工程）。ここで後に精度出しを行う（図３（ｂ））関係で、この切削は凹部２１の外形が最終的な外形寸法（深さ０．０５ｍｍ、幅０．７ｍｍ）よりもやや小さな形状になるように行う。なお、切削に代えてエッチングにより凹部２１を形成することもできる。
【００２３】
続く図３（ｂ）に示す裏面パンチング工程では、パンチング（潰し加工）により凹部２１の外形の精度出し（深さについては０．０４５ｍｍ→０．０５ｍｍ、幅については０．６ｍｍ→０．７ｍｍ）を行っている。ここでこの精度出しはリード１０１,１０２，１０３と半導体装置１が実装される配線基板等との間の接触面積（実装領域）を確保する上で必要となる。この精度出しを行うことによりリード１０１,１０２，１０３と半導体装置１が実装される配線基板等との間の接触面積を確実に確保することができる。なお、以上のように切削（図３（ａ））の後にパンチング（図３（ｂ））を行うようにすることで、凹部２１外形の精度度出しを容易に行うことができる。
【００２４】
図３（ｃ）に示す表面パンチング工程では、パンチングによって深さ方向２ｍｍの薄肉部１０１ａ，１０２ａ，１０２ａの表面側（＋Ｚ側）に扁平直方体状の凹部２２を形成する。なお、切削に代えてエッチングにより凹部２２を形成することもできる。
【００２５】
続く図３（ｄ）に示す切断工程では、打ち抜き加工（切断）によってリード１０１，１０２，１０３を形成する。リード１０１，１０２，１０３は、以上に説明した各工程を経ることにより形成される。
【００２６】
図４にリード形成工程２１０を経た後の導電体シート２０の平面図を示している。同図に示すように、１枚の導電体シート２０に複数のリード１０１，１０２，１０３が形成されている。
【００２７】
なお、パンチングによる製品の変形を防ぐため、図３（ｂ）に示す裏面パンチング工程の前段でリード１０１，１０２，１０３の暫定形状（最終的な製品形状よりもやや大きめの形状）を打ち抜いておくようにしてもよい。
【００２８】
図２におけるダイボンド工程２１１では、導電体シート２０に形成された各リード１０１の薄肉部１０１ａの表面（＋Ｚ側の面）に共晶法又は樹脂法によりＪ−ＦＥＴ１１を搭載（ダイボンド）する。図３（ｅ）に、ダイボンド工程２１１によってＪ−ＦＥＴ１１をリード１０１の薄肉部１０１ａの表面に搭載（ダイボンド）した後の状態を示している。本実施形態では、Ｊ−ＦＥＴ１１の搭載はＡｕＳｉ共晶法により行っている。具体的には、まずリード１０１の薄肉部１０１ａの表面側のアイランドとなる部分にＡｕ（又はＡｇ）めっきを施し、次にＡｕ（又はＡｇ）めっきの上にＪ−ＦＥＴ１１を載置して高温に加熱してＪ−ＦＥＴ１１をリード１０１に搭載している。
【００２９】
なお、アイランドとなる部分に施すＡｕ（又はＡｇ）めっきは、前述した表面パンチング工程（図３（ｃ））の前に施すようにしてもよい。このようにすれば、パンチングによってＡｕ（又はＡｇ）めっき表面の結晶構造が変化し、リード１０１により強固にＪ−ＦＥＴ１１を接合することができる。
【００３０】
図２に示すワイヤーボンディング工程２１２では、導電体シート２０をワイヤーボンディング装置にセットし、ボンディングパッド１１ａとリード１０２、及び、ボンディングパッド１１ｂとリード１０３を、それぞれボンディングワイヤー１２ａ，１２ｂで結線する。
【００３１】
図５Ａ乃至図５Ｃにワイヤーボンディング工程２１２の詳細を示している。まず図５（ａ）に示すように、アーク放電等によりキャピラリツール５１に挿通したボンディングワイヤー５２の先端（直径２０μｍ）を溶融し、図５（ｂ）に示すように表面張力を利用して直径５０〜８０μｍのＡｕボール５３を形成する。
【００３２】
次にキャピラリツール５１を移動させてＡｕボール５３をボンディングパッド１１ａまたは１１ｂに押し付け、この状態で接合エネルギー（超音波振動、荷重、加熱等）を与えてボンディングワイヤー５２をボンディングパッド１１ａまたは１１ｂに接合する（図５Ａ（ｂ），（ｃ））。
【００３３】
次に、キャピラリツール５１を上昇させた後（図５Ａ（ｄ））、ボンディングパッド１１ａ，１１ｂから離れるように斜め方向（垂直に対して約４５゜方向）にキャピラリツール５１を下降させ（図５Ａ（ｅ））、キャピラリツール５１を再びボンディングパッド１１ａ，１１ｂに押し付ける（図５Ａ（ｆ））。このときのボンディングパッド１１ａ，１１ｂ周辺の様子を図５Ａ（ｆ）に示す。同図中の拡大図に示すように、キャピラリツール５１の上記動作によって、接合部分がキャピラリツール５１のヘッド５１１で押し付けられて細部５５が形成されている。
【００３４】
次に、再びキャピラリツール５１を上昇させた後（図５Ｂ（ａ））、図５Ａ（ｅ）における上記斜め方向とは逆の斜め方向（垂直に対して約４５゜方向）にボンディングパッド１１ａ，１１ｂから離れるようにキャピラリツール５１を下降させ（図５Ｂ（ｂ））、再びキャピラリツール５１をボンディングパッド１１ａ，１１ｂに押し付ける。このときのボンディングパッド１１ａ，１１ｂ周辺の様子を図５（ｃ）に示す。同図中の拡大図に示すように、キャピラリツール５１の上記動作によって、ボンディングパッド１１ａ，１１ｂ上にＳ字状に積層されたＡｕの溶融塊が形成されて、ボンディングワイヤー５２を水平方向に引き出し易い状態（ボンディングワイヤー５２が切断されにくい状態）となる。
【００３５】
次に再びキャピラリツール５１を僅かに上昇させて（図５Ｂ（ｄ））、その位置からアールを描くようにしてキャピラリツール５１を移動させ、ボンディングワイヤー５２をリード１０２，１０３側に引き出す（図５Ｂ（ｅ））。そしてキャピラリツール５１のヘッドをリード１０２または１０３の表面の接合位置１４ａまたは１４ｂに着地させてここにボンディングワイヤー５２をステッチボンドし（図５Ｃ（ａ））、ワイヤクランプ５４を閉じてボンディングワイヤー５２を切断する（図５Ｃ（ｂ））。
【００３６】
なお、図５Ｂ（ｄ）においてボンディングワイヤーを僅かに上昇させているのは、ボンディングワイヤーがＪ−ＦＥＴ１１に接触しないようにするためである。
【００３７】
以上に説明した方法によりワイヤーボンディングを行うことで、ボンディングワイヤー１２ａ，１２ｂに高張力を生じさせることなくボンディングワイヤー１２ａ，１２ｂを切断させずにボンディングパッド１１ａ，１１ｂからほぼ水平方向（ＸＹ方向）にボンディングワイヤー１２ａ，１２ｂを引き出すことができる。このため、ボンディングワイヤー１２ａ，１２ｂの＋Ｚ方向への膨らみが抑えられ、その分、モールド樹脂１３を薄肉に形成することができ、製品の厚みを抑えることができる。
【００３８】
ところで、リード１０１の薄肉部１０１ａは非常に薄く（４０μｍ）なっているが、導電体シート２０として純銅ではなく主成分ＣｕにＺｎ、Ｓｎ、Ｃｒ等を含有させた高強度のものを用いているため、ワイヤーボンディング工程２１２に際しリード１０１に反りや撓み等の発生を抑制している。
【００３９】
以上において、例えば、ボンディングワイヤー１２ａ，１２ｂとして細線（２０μｍ程度）のものを用いることで、リード１０１にかかる荷重を抑えることができる。また細線のものを用いることで金属表面に生じる歪や応力が抑えられ、ボンディングワイヤー１２ａ，１２ｂの過剰変形を防ぐことができる。
【００４０】
次に図２における樹脂封止工程２１３では、トランスファモールド法により樹脂封止を行う。樹脂封止工程２１３では、まずモールド装置の金型に導電体シート２０をセットし、ポットからモールド樹脂１３を加圧注入する。このときの金型温度は例えば１８０℃前後とする。
【００４１】
図６Ａにモールド装置の金型６１にセットされている導電体シート２０に溶融状態のモールド樹脂１３がポット６２から流入する様子を示している。同図において「矢印」はモールド樹脂１３が流入する方向を示している。また同図において「破線」は金型６１の内面形状を示している。同図に示すように、ポット６２からランナー６３を通って金型６１に流入したモールド樹脂１３は、各リード１０１，１０２，１０３の周囲の金型６１内部（キャビティ）へと流入し、リード１０１，１０２，１０３、ボンディングワイヤー１２ａ，１２ｂ、及びＪ−ＦＥＴ１１の周囲に充填される。
【００４２】
ここで前述したように、ボンディングワイヤー１２ａ，１２ｂは低ループに形成しているので外力に対する余裕が無く、金型６１に流入してくるモールド樹脂１３により高張力が加わると破断等に至ることも想定される。そこで本実施形態では、ボンディングワイヤー１２ａ、１２ｂを平面的に見た際、直線的に設けずに湾曲させて設けるようにしている（図６Ｂを参照）。またこのボンディングワイヤー１２ａ，１２ｂに設けた湾曲部を金型６１に沿って流入するモールド樹脂１３の流路（図６Ｂに矢印で示す流路）の上流側に湾曲させ、モールド樹脂１３によってボンディングワイヤー１２ａ，１２ｂに押されても直ぐにはボンディングワイヤー１２ａ，１２ｂに高張力が印加されないようにしている。より具体的に説明すれば、図６Ｂに拡大図で示すように、ボンディングワイヤー１２ａ，１２ｂの中央部から流入するモールド樹脂１３から大きさＦの力が印加された場合には、ボンディングパッド１１ａ，１１ｂまたはリード１０２，１０３表面のボンディングワイヤー１２ａ，１２ｂの接合位置１４ａ，１４ｂに近づく程、力Ｆはボンディングワイヤー１２ａ，１２ｂの接線の方向の力Ｆαと接線方向に垂直な方向の力Ｆβに分散される。このため、ボンディングワイヤー１２ａ，１２ｂの端部には、力Ｆに比べて小さな力Ｆβのみが印加され、ボンディングパッド１１ａ，１１ｂや接合位置１４ａ，１４ｂの近傍におけるボンディングワイヤー１２の破断を防ぐことができる。
【００４３】
ところで、モールド装置にセットされる金型６１のリード１０１，１０２，１０３の周囲には複数の柱状（図では円柱状）のキャビティ（以下、ダミーキャビティ６５と称する。）が形成されている。従って、モールド後は導電体シート２０の表面及び裏面の半導体装置１を構成しない領域（ダミーキャビティに対応する位置）には導電体シート２０の面内に平行に整列する同一の厚みの複数の円柱状の樹脂塊１４が形成される。
【００４４】
ここで上記樹脂塊１４は、例えば図７に示すように導電体シート２０を重ねた状態で保管する場合に上下の導電体シート２０に形成されている製品が干渉してしまうのを防ぐ役割を果たす。すなわち、各導電体シート２０に形成されている樹脂塊１４が上下の他の導電体シート２０に形成されている樹脂塊１４に当接して導電体シート２０を支持することになり、リード１０１，１０２，１０３やＪ−ＦＥＴ１１等の製品部分が上下の導電体シート２０に設けられている部材に直接接触せず、これにより製品の損傷を防ぐことができ、導電体シート２０を効率よく安全に保管することができる。
【００４５】
なお、導電体シート２０をモールド装置から取り外す際に用いられるモールド装置のイジェクトピンが樹脂塊１４の部分に当接させるように樹脂塊１４の位置を設定するようにすれば、イジェクトピンの接触によるリード１０１，１０２，１０３やＪ−ＦＥＴ１１などの製品部分の損傷をより確実に防ぐことができる。また樹脂塊１４を設ける位置を導電体シート２０の全体に分散させるように設定すれば、導電体シート２０を重ねて保管する場合等に導電体シート２０に曲げ方向の力が加わらないようにすることができ、導電体シート２０の変形や破損を防ぐことができる。
【００４６】
また樹脂塊１４の上面の径をイジェクトピンの径よりも大きく設定すれば、イジェクトピンを確実に樹脂塊に当接させることができ、イジェクトピンが製品部分に接触することによる製品の損傷を防ぐことができる。また樹脂塊１４の上面の径を充分に確保してより太い径のイジェクトピンを用いるようにすることで、イジェクトピンの耐久性を向上させることができる。
【００４７】
なお、本実施形態では、樹脂塊１４の形状は円柱状であるが、樹脂塊１４の形状に限られるわけではなく、角柱状等、樹脂塊１４に求められる機能や用途に応じて他にも様々な形状を取り得る。
【００４８】
次に、図２におけるランナー、バリ除去工程２１４では、高圧水法や液体ホーニング法等によりランナー部分やバリの除去を行う。また図２におけるリードめっき工程２１５では、外装のためにリード１０１，１０２，１０３にめっき処理を行う。さらに図２おけるリードフレーム切断工程２１６では、切断により導電体シート２０に形成されているリード１０１，１０２，１０３をフレーム部分（リードフレーム）から分離して単体製品とする。
【００４９】
図２における電気的特性選別工程２１７では、単体製品の電気特性を測定する。また図２における印刷工程２１８では、電気的特性により良品とされた半導体装置１に対し、製品名や社名、製造履歴記号等をレーザ等により印刷する。そして、図２における梱包工程２１９では、単体の半導体装置１をエンボステープに納め、熱圧着によりカバーテープで蓋をする。そしてその後さらにリールに巻き取って完成品となる。
【００５０】
ところで、以上の実施形態の説明は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明はその趣旨を逸脱することなく、変更、改良され得ると共に本発明にはその等価物が含まれることは勿論である。例えば、以上の説明で示した各種部材の寸法は一例に過ぎず、本発明の範囲は必ずしも本実施形態で示した寸法に限定される訳ではない。また以上の本実施形態では、半導体素子がＪ−ＦＥＴである場合であったが、本発明は半導体素子がＪ−ＦＥＴ以外の半導体装置、ひいては電子デバイス一般に広く適用することができる。
【図面の簡単な説明】
【００５１】
【図１Ａ】本発明の一実施形態として説明する半導体装置１の外観斜視図である。
【図１Ｂ】本発明の一実施形態として説明する半導体装置１の断面図である。
【図１Ｃ】本発明の一実施形態として説明する半導体装置１の平面図である。
【図２】本発明の一実施形態として説明する半導体装置１の製造工程を示す図である。
【図３】（ａ）から（ｄ）は本発明の一実施形態として説明するリード形成工程２１０を説明する図であり、（ｅ）はダイボンド工程２１１によりＪ−ＦＥＴ１１を薄肉部１０１ａに搭載（ダイボンド）した後の状態を示す図である。
【図４】本発明の一実施形態として説明する図４にリード形成工程２１０を経た後の導電体シート２０の平面図である。
【図５Ａ】本発明の一実施形態として説明するワイヤーボンディング工程２１２の詳細を示す図である。
【図５Ｂ】図５Ａに連続する図であり、本発明の一実施形態として説明するワイヤーボンディング工程２１２の詳細を示す図である。
【図５Ｃ】図５Ｂに連続する図であり、本発明の一実施形態として説明するワイヤーボンディング工程２１２の詳細を示す図である。
【図６Ａ】本発明の一実施形態として説明するモールド装置にセットされた導電体シート２０にポット６２からモールド樹脂１３が流入する様子を示す図である。
【図６Ｂ】本発明の一実施形態として説明するボンディングワイヤー１２ａ、１２ｂの状態を示す図である。
【図７】本発明の一実施形態として説明する樹脂封止工程２１３を経た後の導電体シート２０を上下に重ねた状態を示す図である。
【符号の説明】
【００５２】
１  半導体装置
１１  Ｊ−ＦＥＴ
１１ａ，１１ｂ  ボンディングパッド
１２ａ，１２ｂ  ボンディングワイヤー
１３  モールド樹脂
１４ａ，１４ｂ  接合位置
２０  導電体シート
５１  キャピラリツール
５２  ボンディングワイヤー
５３  Ａｕボール
５４  ワイヤクランプ
６１  金型
６２  ポット
６３  ランナー
１０１  リード
１０２  リード
１０３  リード
２１０  リード形成工程
２１１  ダイボンド工程
２１２  ワイヤーボンディング工程
２１３  樹脂封止工程
【図１Ａ】
2008091528.tif 000003
【図１Ｂ】
2008091528.tif 000004
【図１Ｃ】
2008091528.tif 000005
【図２】
2008091528.tif 000006
【図３】
2008091528.tif 000007
【図４】
2008091528.tif 000008
【図５Ａ】
2008091528.tif 000009
【図５Ｂ】
2008091528.tif 000010
【図５Ｃ】
2008091528.tif 000011
【図６Ｂ】
2008091528.tif 000012
【図７】
2008091528.tif 000013
【図６Ａ】
2008091528.tif 000014