(57)【要約】【課題】  電力消費が少ないパケット中継装置を提供する。【解決手段】  入力回線121と出力回線122が接続されるインターフェース部110が複数のパケット処理部112を備える。入力回線121からパケットが入力すると、インターフェース部110を構成する複数のパケット処理部112が該パケットのヘッダから宛先となる出力回線122を判定して転送するパケット処理を並列に実施する。【選択図】  図１
2008301145.tif 000002
【特許請求の範囲】
【請求項１】
複数の入力回線及び複数の出力回線と接続されたパケット中継装置であって、
前記入力回線よりパケットが入力すると前記パケットのヘッダ情報より一つまたは複数の前記出力回線を判定し、該判定された出力回線に該パケットを転送するパケット処理を実行するインターフェース部を複数備え、
前記複数のインターフェース部のうちの少なくともいずれかのインターフェース部が前記パケット処理を並列して実行する複数のパケット処理部を備えることを特徴とするパケット中継装置。
【請求項２】
請求項1記載のパケット中継装置であって、前記複数のパケット処理部が同一のプリント基板上に配置されることを特徴とするパケット中継装置。
【請求項３】
請求項1記載のパケット中継装置であって、前記複数のパケット処理部の消費電力の合計に対する前記複数のパケット処理部で実行されるパケット処理の性能の合計の比率が、前記パケット処理と同様のパケット処理を前記複数のパケット処理部よりも少ない個数のパケット処理部で実行した場合の消費電力の合計に対するパケット処理性能の合計の比率より高いことを特徴とするパケット中継装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、省電力にパケットを転送するパケット転送装置に関する。
【背景技術】
【０００２】
インターネットの普及を背景に、ネットワークを構成するルータ、スイッチの高速化が求められている。ルータやスイッチは複数の入力回線と出力回線を備え、パケットが該入力回線より入力すると、ヘッダ内の宛先アドレスから出力回線を判定し(本処理を本願ではパケット宛先判定処理と呼ぶ)、該出力回線にパケットを転送するネットワーク機器である。さらに、ルータやスイッチは該パケットが属する一連のパケット流れであるフローをヘッダより識別し(本処理を本願ではフロー判定処理と呼ぶ)、フロー毎にパケットの通過/廃棄を判定するフィルタリングを実施する。
【０００３】
このルータ、スイッチの高速化に関しては、非特許文献1に記載されている。本文献には、前述のパケット宛先判定処理やフロー判定処理などを実施する複数のPPU(Packet Processing Unit)が分散して前述の各処理を実施することで、ルータ、スイッチの高速化を実現することが記載されている。PPUはパケットからヘッダを抽出する一つのTE(Transmission Engine)とパケット宛先判定処理やフロー判定処理などを行う一つのLE(Lookup Engine)とから構成される。また、入出力回線はNIF(Network Interface)を経由して一つのPPUに接続され、入力回線から入力したパケットに対しては、各NIFが接続されるPPUのTEとLEで各処理が実施される。即ち、同一の入力回線から入力するパケットは一つのTEとLEで処理が実施されることとなる。
【０００４】
【非特許文献１】Ｙａｚａｋｉ，  ｅｔ  ａｌ，  ”  Ｈｉｇｈ−Ｓｐｅｅｄ  ＩＰｖ６  Ｒｏｕｔｅｒ／Ｓｗｉｔｃｈ  Ａｒｃｈｉｔｅｃｔｕｒｅ”，  Ｐｒｏｃ．  ｏｆ  ＳＡＩＮＴ  ２００４  Ｗｏｒｋｓｈｏｐｓ，  ｐｐ１５３−１５８，Ｊａｎ．  ２００４．
【発明の開示】
【発明が解決しようとする課題】
【０００５】
同一の入力回線から入力するパケットが一つのTEとLEで処理される従来技術には以下の電力効率に関わる課題が存在する。本願において電力効率とはルータ、スイッチの転送速度(bit/sec)あるいは転送パケット速度(packet/sec)当たりの消費電力(watt)のことを言う。
【０００６】
まず、広帯域の回線をルータ、スイッチが収容する際の課題について説明する。広帯域の回線を収容するためには本回線に対応するTEとLEの高性能化(パケット宛先判定処理やフロー判定処理などの高速化)が必要となる。高性能化の手段としては、TEやLEをASIC(Application Specific Integrated Circuit)などのハードウェアで実装し、高クロック化するのが一般的である。一般的にはルータ、スイッチの消費電力はクロック周波数に比例して増加するが、クロック周波数に比例して性能(パケット宛先判定処理やフロー判定処理などの性能)も増加するため、高クロック化そのものに伴う電力効率の悪化はない。しかし、クロック周波数が高くなるに従い、ハードウェアの電圧を高くする必要がある。一般的に消費電力は電圧の二乗に比例するため、広帯域回線を収容する際、非特許文献1を適用したルータ、スイッチは電力効率が急激に悪化する可能性がある。
【０００７】
次に、広帯域回線用に設計したTE、LEのハードウェアを、狭帯域回線を収容するPPUに適用する際の更なる課題について説明する。非特許文献1記載のルータ、スイッチを実装する際、複数プリント基板を筐体内に収容する構成とするのが一般的である。プリント基板の大きさには制限があるため本基板に接続可能な回線の本数に制限が生じる。この制約のため、狭帯域の回線をプリント基板に接続する場合、プリント基板上に実装したTE、LEの性能が狭帯域回線の総帯域以上の性能を備える場合が発生する。この際、TE、LEを実現するハードウェアが無駄な電力を消費してしまい、電力効率の悪化を招く可能性がある。
【０００８】
最後に、広帯域回線用のTE、LEのハードウェアを適用する際の装置内冷却に関する課題を説明する。広帯域回線用のTE、LEは消費電力が大きく、多くの熱を発生すると予想される。非特許文献1を適用したルータ、スイッチは一つのTE、LE用のハードウェアで実現されるため、熱源が局所に集中してしまう可能性がある。そのため、筐体内の冷却ファンなどにより装置内温度を均一に下げる場合、冷却効率を高めるためには多くの冷却ファンを備える必要がある。このため、更なる電力を消費し、電力効率の悪化を招いてしまう。
【課題を解決するための手段】
【０００９】
前述した課題を解決するため、本発明のパケット中継装置は、複数の入力回線及び複数の出力回線と接続され、前記入力回線よりパケットが入力すると前記パケットのヘッダ情報より一つ乃至は複数の出力回線を判定し該出力回線に該パケットを転送するパケット処理を実施する複数のインターフェース部を備えるパケット中継装置において、
前記インターフェース部が前記パケット処理を並列して実行する複数のパケット処理部を備えることを特徴とする。
【００１０】
上記以外の本願が解決しようとする課題、その解決手段は、本願の「発明を実施するための最良の形態」の欄および図面で明らかにされる。
【発明の効果】
【００１１】
本発明により、電力効率が良く、消費電力の少ないパケット中継装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００１２】
本発明を適用したパケット中継装置100を図1を用いて説明する。パケット中継装置100はN個のインターフェース部110-i(i=1-N)と、インターフェース部110-iを結合する一つのパケット中継手段120とから構成される。また、各インターフェース部110-iはM本の入力回線121-ij(j=1-M)、M本の出力回線122-ij(j=1-M)と接続される。図1においては、インターフェース部110-1および110-Nには高速な40Gbit/sの一組の入出力回線が、インターフェース部110-2には二組の10Gbit/sの入出力回線が接続されている。
【００１３】
パケットは入力回線121-ijより入力する。該パケットを受信したインターフェース部110-iは該パケットを蓄積すると共に、ヘッダの情報を抽出する。さらに、抽出した情報から宛先となる出力回線122-ijの判定や、該パケットが属するフローを検出して前述のフィルタリング処理を実施し、フィルタリングを通過したパケットを宛先情報と共にパケット中継手段120に転送する。本パケットを受信したパケット中継手段120は、宛先情報に対応する出力回線122-ijへ到るインターフェース部110-iにパケットと宛先情報をスイッチングする。該パケットと宛先情報を受信したインターフェース部110-iは、複数の出力回線122-ijを備える場合には、宛先情報に対応する出力回線122-ijに該パケットを出力する。また、インターフェース部110-iが一つの出力回線122-ijのみを備える場合には、その出力回線122-ijに該パケットを出力する。なお、本願では、パケット処理部112が実施する処理をパケット処理と呼ぶ。
【００１４】
40Gbit/sの入出力回線を一組収容するインターフェース部110-1および110-Nはそれぞれ二つのパケット処理部112-11,-12,-N1,-N2を備え、10Gbit/sの入出力回線を二組収容するインターフェース部110-2は一つのパケット処理部112-21を備える。インターフェース部110-1および110-Nは、入力回線121より入力するパケットを複数のパケット処理部112-ijに振り分ける振分回路115-iを備え、パケット処理部112-ijがパケット処理を実施する。これらの処理部112-ijのそれぞれは、別々のハードウェア、例えばASIC(Application Specific Integrated Circuit)で実現される。また、インターフェース部110-1および110-Nは整列回路118-iを備え、それぞれのパケット処理部112-ijにおけるパケット処理時間の差分により発生するパケットの順序逆転を修正し、パケット中継手段120に送信する。さらに、スイッチからのパケットを振り分ける振分回路117-iおよびパケット処理部112-ijより受信したパケットの順序を整列する整列回路116-iを具備する。動作はそれぞれ振分回路115-iおよび整列回路118-iと同一である。一方、インターフェース部110-2はパケット処理部112-21を一つのみ備えるため、振分回路および整列回路を具備していない。
【００１５】
本実施例では、パケット処理部112-ijが20Gbit/sで入出力するパケットに対して、パケット処理を実施する性能を備えており、それぞれのインターフェース部110-iが収容する回線の総和とパケット処理部112-ijの性能の総和を等しくすることが可能である。一方、従来技術を適用したパケット中継装置では40Gbit/sの入出力回線に一つのパケット処理部(非特許文献1ではTE、LE)で対応するため、パケット処理部は40Gbit/sの性能を備える必要がある。このため、もし同じ40Gbit/sの性能を備えるパケット処理部を、インターフェース部110-2のように必要性能(20Gbit/s)がパケット処理部の性能(40Gbit/s)よりも低い回線に接続する場合には、無駄な性能を具備することとなり、無駄な電力を消費してしまう。
【００１６】
この様に本発明を適用したパケット転送装置は、低性能(本実施例では20Gbit/s)なパケット処理部112-11,-12,-N1,-N2を、広帯域な回線を収容するインターフェース110-1,-Nに対して多く備える。一方、狭帯域な回線を収容するインターフェース110-2に対しては、広帯域を収容する前記インターフェース110-1,-Nよりも少ないパケット処理部112-21を備えることで、パケット処理部112-ijの性能の無駄を省いた設計を実現することができ、従来技術を適用したパケット中継装置に対する電力効率の向上を実現する。
【００１７】
さらに、本実施例では少ない個数の高性能のパケット処理部を用いずにより多い個数の低性能のパケット処理部を用いることで省電力化を実現している。例えば、本実施例の場合、40Gbit/sの回線を収容するパケット処理部112-ijとして、低性能な20Gbit/sのパケット処理部を二つ具備しているが、もし従来技術を適用したとすると高性能な40Gbit/sのパケット処理部を一つ具備する必要が有る。このように従来技術では、パケット処理部112のクロックを本実施例のパケット処理部のクロックの二倍にすることでパケット処理部の個数を減らすことは可能であるが、クロックを二倍にすると電圧を高くする必要があるため、従来技術のパケット処理部の総電力は、本実施例のパケット処理部112の総電力よりも大きくなってしまう場合がある。
【００１８】
この様に、本発明を適用したパケット中継装置は、低性能なパケット処理部112をN個具備することによりN倍の性能を達成することで、N倍の性能を有する一つのパケット処理部に比べて電力効率の向上、及び電力削減を実現する。
【００１９】
図2は四つのパケット処理部112を具備するインターフェース部110の実装例を示す図である。パケット処理部112を一つ実装したパケット処理部用ASIC 112 A、B、C、Dがインターフェース部用プリント基板1000に分散して配置される。本発明のパケット中継装置は、一つの高速なパケット処理部を備えず、複数のパケット処理部112を備える特徴を有する。そのため、それぞれのパケット処理部112を別々のASICに実装することが可能となり、パケット処理部112をインターフェース部用プリント基板1000上に分散し配置することが可能となる。
パケット中継装置の正常動作のためには、特定のハードウェアが極端に高温になることを防止する必要が有る。空冷ファンなどを用いて筐体内の温度を均質に下げる冷却手法を取る場合、熱源が分散する本発明のパケット中継装置は熱源が集中する従来のパケット中継装置と比較してより少量の空冷ファンを用いて実現できる。このため、空冷ファンなどの電力削減が可能となり、さらなる電力効率の向上が可能となる。また、図１のパケット処理部112-11,-12,-N1,-N2においても同様に熱源集中を避けることによる電力効率向上の効果を奏する。  尚、本発明において各入力回線及び出力回線の回線容量、一つのインターフェースに接続される入力回線及び出力回線の本数、パケット処理部のクロック周波数、及びパケット処理部の個数は、本発明の効果を奏する限りにおいて、本実施例で開示したものに限定されるわけではない。
【図面の簡単な説明】
【００２０】
【図１】本発明を適用したパケット中継装置100の構成図。
【図２】本発明のインターフェース部110の実装の一例を示す図。
【符号の説明】
【００２１】
100…パケット中継装置
120…パケット中継手段。
【図１】
2008301145.tif 000003
【図２】
2008301145.tif 000004