(57)【要約】【課題】  高電圧を制御するレンジ幅を広く設定すると、高電圧出力の最小変動量が大きくなってしまい、微妙な色合いを再現するのが困難になる。【解決手段】  高電圧を発生する圧電トランスと、この圧電トランスから発生される出力電圧を、基準電圧ＶrefBに基づいて分圧した電圧値と第１の制御電圧ＶcontAとに応じて定電圧制御するオペアンプ１０９及びＶＣＯ１１０と、第２の制御電圧ＶcontBに応じて基準電圧ＶrefBを発生する基準電圧発生回路とを有する。【選択図】  図１
2008301691.tif 000002
【特許請求の範囲】
【請求項１】
画像形成装置の電源装置であって、
高電圧発生回路と、
前記高電圧発生回路から発生される出力電圧を、基準電圧に基づいて分圧した電圧値と第１の制御電圧とに応じて定電圧制御する定電圧制御回路と、
第２の制御電圧に応じて前記基準電圧を発生する基準電圧発生回路と、
を有することを特徴とする電源装置。
【請求項２】
前記高電圧発生回路は、圧電トランスを含むことを特徴とする請求項１に記載の電源装置。
【請求項３】
前記定電圧制御回路は、
前記出力電圧を前記基準電圧に応じた電圧に分圧する分圧回路と、
前記分圧回路で分圧された電圧値と前記第１の制御電圧とを比較して、その比較に応じた電圧を発生する電圧発生回路と、
前記電圧発生回路で発生した電圧値に応じた周波数の信号を発生する電圧制御発振器と、
前記電圧制御発振器から出力される信号によりスイッチングされて前記圧電トランスを駆動するスイッチング素子とを有することを特徴とする請求項２に記載の電源装置。
【請求項４】
前記高電圧発生回路は、巻線トランスを含むことを特徴とする請求項１に記載の電源装置。
【請求項５】
前記定電圧制御回路は、
前記出力電圧を前記基準電圧に応じた電圧に分圧する分圧回路と、
前記分圧回路で分圧された電圧値と前記第１の制御電圧とを比較して、その比較に応じた電圧を発生する電圧発生回路と、
前記電圧発生回路で発生した電圧値に応じて前記巻線トランスの一次側の電流を制御する電流駆動回路とを有することを特徴とする請求項４に記載の電源装置。
【請求項６】
前記画像形成装置は電子写真プロセスで画像を形成するカラー画像形成装置であり、
前記高電圧発生回路と前記定電圧制御回路は、各色に対応する像形成手段に対応してそれぞれ設けられ、
前記基準電圧発生回路は、前記各色に対応する像形成手段に共通に設けられていることを特徴とする請求項１に記載の電源装置。
【請求項７】
像担持体に静電潜像を形成する静電潜像形成手段と、
前記静電潜像をトナーにより現像する現像手段と、
前記現像手段で現像された画像を記録シートに転写する転写手段と、
前記転写手段で画像が転写された記録シートに画像を定着する定着手段と、
前記静電潜像形成手段、前記現像手段、前記転写手段及び前記定着手段の少なくともいずれかに電圧を供給する、請求項１乃至６のいずれか１項に記載の電源装置と、
を有することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子写真プロセスにより画像を形成する画像形成装置に好適な電源装置と、その電源装置を含む画像形成装置に関するものである。
【背景技術】
【０００２】
電子写真方式を採用する画像形成装置は、画像形成プロセスには欠かせない複数の高電圧出力回路（高電圧電源回路）を有している。この高電圧電源回路から供給される高電圧は、例えば、帯電用電圧、現像用電圧、転写用電圧、定着用電圧として使用される。これらの高電圧のそれぞれは、画像形成装置の構成に応じて、それぞれ異なる仕様で生成される。例えば、直流電源に交流電源を重畳した高電圧や、直流マイナス電源電圧に直流プラス電源電圧を重畳したもの等がある。また高電圧電源回路の出力電圧の制御として、規定電圧或は規定電流による定電流制御方式や定電圧制御方式、或は単一の電圧値出力や多段階の電圧値の出力制御等、様々なものがある。
【０００３】
この中でも、様々な条件下で一定電圧や一定電流を出力できる定電圧制御回路や定電流制御回路が、このような電源回路で必要不可欠となっている。通常、定電圧制御回路には電圧検出回路が、また定電流制御回路には電流検出回路が設けられている。
【０００４】
以下、図２を参照して、従来の圧電トランスを用いた高電圧出力回路における定電圧制御回路について説明する。
【０００５】
図２は、一般的な高電圧電源回路の構成を示すブロック図である。
【０００６】
図において、５０１は高圧電源を発生するための圧電トランス（圧電セラミックストランス）である。この圧電トランス５０１の出力は、ダイオード５０２，５０３及び高圧コンデンサ５０４によって正電圧に整流平滑され、出力端子５１７に繋がる負荷（帯電ローラ、現像ローラ、転写ローラ等）に出力電圧Ｖoutが供給される。この出力電圧Ｖoutは、抵抗５０５，５０６，５０７によって分圧され、その分圧された電圧は、コンデンサ５１５及び、保護抵抗５０８を介してオペアンプ５０９の非反転入力端子（＋端子）に入力される。他方、このオペアンプ５０９の反転入力端子（−端子）には、接続端子５１８、直列抵抗５１４を介して、コントローラ（不図示）から供給されるアナログ信号である高電圧電源の出力制御電圧（Ｖcont）が入力される。このオペアンプ５０９の出力は、電圧制御発振器（ＶＣＯ）５１０に接続され、この電圧制御発振器５１０の出力は電界効果トランジスタ５１１のゲートに接続される。電界効果トランジスタ５１１のドレインは、インダクタ５１２を介して電源（＋２４Ｖ：Ｖcc）に接続され、また圧電トランス５０１の一次側電極の一方に接続される。この圧電トランス５０１の一次側電極の他方と、電界効果トランジスタ５１１のソースも接地されている。
【０００７】
図３は、この圧電トランス５０１の周波数特性を説明する図である。
【０００８】
図３に示すように、共振周波数ｆ0において出力電圧が最大となるため、この周波数を変化させることにより出力電圧を制御できることが判る。また、電圧制御発振器（ＶＣＯ）５１０は、入力電圧が上昇すると出力周波数を上げ、入力電圧が低下すると出力周波数を下げるような動作をする。
【０００９】
この条件において出力電圧Ｖoutが上昇すると、オペアンプ５０９の非反転入力端子（＋端子）に入力される電圧Ｖsnsが上がり、オペアンプ５０９出力端子から電圧制御発振器（ＶＣＯ）５１０へ入力される電圧も上昇する。これにより電圧制御発振器５１０から出力される信号の周波数も上昇して圧電トランス５０１の駆動周波数が上昇する。これにより図３に示す特性から、圧電トランス５０１の出力電圧が低下する方向に制御が行われる。
【００１０】
逆に、出力電圧Ｖoutが低下すると、オペアンプ５０９の非反転端子（＋端子）に入力される電圧Ｖsnsが低下し、オペアンプ５０９の出力端子の電圧が低下する。これにより電圧制御発振器５１０から出力される信号の周波数が低下して圧電トランス５０１の駆動周波数も低下する。これにより圧電トランス５０１の出力電圧Ｖoutが上昇する。こうして出力電圧Ｖoutが低下すると出力電圧Ｖoutを上昇させ、出力電圧Ｖoutが上昇すると出力電圧Ｖoutを低下させるように動作して、負帰還制御回路による定電圧回路が構成されている。
【００１１】
また、近年のカラー複写機やカラープリンタでは、より微妙な色見を再現するために、高電圧出力の目標値を広いレンジ幅で、かつ微細に変化させる制御を行っている。そのため制御電圧Ｖcontには一般的に高い分解能が求められている。
【特許文献１】特開２００６−３０９１５４号公報
【特許文献２】特開２００６−３１１７８７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記従来例のような高電圧出力回路を用いた場合、高電圧出力を広いレンジ幅で、かつ微細に変化させるために、高い分解能を有する制御電圧が必要となる。特に高電圧出力回路が複数存在する場合、高い分解能を有する制御電圧が複数必要となるため、そのような制御電圧を生成するコントローラの部品コストが高くなるという問題があった。また制御するレンジ幅を広く設定すると、高電圧出力の最小変動量が大きくなってしまい、微妙な色合いを再現するのが困難になるという問題があった。
【００１３】
本発明は上記従来例の問題点を解決することを目的とする。
【００１４】
本願発明の特徴は、画像形成装置の像形成プロセスで必要な高電圧を、より広いレンジで、またより細かく制御できる技術を提供することにある。
【課題を解決するための手段】
【００１５】
上記目的を達成するために本発明の一態様に係る電源装置は以下のような構成を備える。即ち、
画像形成装置の電源装置であって、
高電圧発生回路と、
前記高電圧発生回路から発生される出力電圧を、基準電圧に基づいて分圧した電圧値と第１の制御電圧とに応じて定電圧制御する定電圧制御回路と、
第２の制御電圧に応じて前記基準電圧を発生する基準電圧発生回路と、
を有することを特徴とする。
【００１６】
上記目的を達成するために本発明の一態様に係る画像形成装置は以下のような構成を備える。即ち、
像担持体に静電潜像を形成する静電潜像形成手段と、
前記静電潜像をトナーにより現像する現像手段と、
前記現像手段で現像された画像を記録シートに転写する転写手段と、
前記転写手段で画像が転写された記録シートに画像を定着する定着手段と、
前記静電潜像形成手段、前記現像手段、前記転写手段及び前記定着手段の少なくともいずれかに電圧を供給する、請求項１乃至６のいずれか１項に記載の電源装置と、
を有することを特徴とする。
【発明の効果】
【００１７】
本発明によれば、画像形成装置の像形成プロセスで必要な高電圧を、より広いレンジで、またより細かく制御できる。
【発明を実施するための最良の形態】
【００１８】
以下、添付図面を参照して本発明の好適な実施の形態を詳しく説明する。尚、以下の実施の形態は特許請求の範囲に係る本発明を限定するものでなく、また本実施の形態で説明されている特徴の組み合わせの全てが本発明の解決手段に必須のものとは限らない。
【００１９】
図４は、本発明の実施の形態に係るカラーレーザプリンタ（カラー画像形成装置）の構成を示すブロック図である。
【００２０】
レーザプリンタ４０１は、複数枚の記録紙（記録シート）３２を収納するデッキ４０２を有している。４０３は、デッキ４０２内の記録紙３２の有無を検知するデッキ紙有無センサである。４０４は、デッキ４０２から記録紙３２を繰り出すピックアップローラである。４０５は、ピックアップローラ４０４によって繰り出された記録紙３２を搬送するデッキ給紙ローラである。そして４０６は、デッキ給紙ローラ４０５と対をなし、記録紙３２の重送を防止するためのリタードローラである。そして、デッキ給紙ローラ４０５の下流には、記録紙３２を同期搬送するレジストローラ対４０７、レジストローラ対４０７への記録紙３２の搬送状態を検知するレジ前センサ４０８が配設されている。
【００２１】
レジストローラ対４０７の下流には、静電吸着搬送転写ベルト（以下、ＥＴＢ）４０９が配設されている。このＥＴＢ４０９の移動経路には、後述する４色（イエローＹ、マゼンタＭ、シアンＣ、ブラックＢ）分のプロセスカートリッジ４１０Ｙ，４１０Ｍ，４１０Ｃ，４１０Ｂが配設されている。各プロセスカートリッジは、対応するスキャナユニット４２０Ｙ，４２０Ｍ，４２０Ｃ，４２０Ｂからのレーザ光で形成された画像に従って像形成し、各ドラム（３０５）上に各色のトナー像が形成される。こうして形成されたトナー像は、転写ローラ４３０Ｙ，４３０Ｍ，４３０Ｃ，４３０Ｂによって順次、ＥＴＢ４０９により搬送される記録紙３２上に転写される。
【００２２】
これらプロセスカートリッジの下流には、記録紙３２上に転写されたトナー像を熱定着するための定着器が設けられている。この定着器は、内部に加熱用のヒータ４３２を備えた定着ローラ４３３と、加圧ローラ４３４、及び定着ローラ４３３からの記録紙３２を搬送するための定着排紙ローラ対４３５が設けられている。４３６は、定着器から排出された記録紙３２の有無を検知する定着排紙センサである。
【００２３】
次に、静電潜像形成部として機能している各スキャナ部４２０（Ｙ，Ｍ，Ｃ，Ｂ）について説明する。尚、ここで、各色に対応するスキャナ部は同じ構成であるため、Ｙ，Ｍ，Ｃ，Ｂ用の構成を示す文字Ｙ，Ｍ，Ｃ，Ｂを除く参照符号を用いて説明する。４２１は、ビデオコントローラ４４０から送出される各画像信号に基づいて変調されたレーザ光を発光するレーザユニットである。４２２は、各レーザユニット４２１からのレーザ光を各感光ドラム３０５上に走査するためのポリゴンミラーである。４２３は、このポリゴンミラー４２２を回転駆動するスキャナモータである。そして４２４は、レーザ光を感光ドラム３０５上に結像して静電潜像を形成させるための結像レンズ群である。
【００２４】
次に、各プロセスカートリッジ４１０について説明する。ここでも各色に対応するスキャナ部は同じ構成であるため、Ｙ，Ｍ，Ｃ，Ｂ用の構成を示す文字Ｙ，Ｍ，Ｃ，Ｂを除く参照符号を用いて説明する。３０５は、公知の電子写真プロセスに必要な感光ドラム（像担持体）である。３０３は帯電ローラ、そして３０２は現像ローラである。更に４１１は、各対応する色のトナーを収容しているトナー格納容器である。これらプロセスカートリッジ４１０はそれぞれ、レーザプリンタ４０１に対して着脱可能に構成されている。
【００２５】
ビデオコントローラ４４０は、パーソナルコンピュータ等の外部装置（ホストコンピュータ）４４１から送出される画像データを受信すると、その画像データをビットマップデータに展開して画像形成用の画像信号を生成する。コントローラ２０１は、このレーザプリンタ４０１の制御部であり、ＲＡＭ２０７ａ，ＲＯＭ２０７ｂ、タイマ２０７ｃ、デジタル入出力ポート２０７ｄ、Ｄ／Ａポート２０７ｅを具備したＭＰＵ２０７、及び各種入出力制御回路（不図示）等を具備している。ＲＯＭ２０７ｂは、このＭＰＵ２０７で実行されるプログラムを記憶しており、ＲＡＭ２０７ａはＭＰＵ２０７による制御処理時に各種データを一時的に保存するワークエリアとしても使用される。
【００２６】
高電圧電源部２０２は、各プロセスカートリッジに対応した帯電ローラ３０３に供給する帯電用高電圧電源、現像ローラ３０２に供給する現像用電圧電源と、転写ローラ４３０に供給する転写用高電圧を出力可能である。この高電圧電源部２０２は、圧電トランスもしくは巻き線トランスを使用した電源回路を有している。
【００２７】
次に本実施の形態に係る高電圧電源回路の構成を図１を参照して説明する。尚、本実施の形態に係る高電圧電源回路の構成は、正電圧、負電圧どちらの出力回路に対しても有効である。また高電圧電源回路としては、圧電トランス、巻き線トランスのいずれの場合でも有効である。ここでは代表例として、正電圧を必要とする転写用の高電圧電源の場合で説明する。また、転写用の高電圧電源回路は、各転写ローラ４３０Ｙ，４３０Ｍ，４３０Ｃ，４３０Ｂに対応して４回路設けられている。但し、Ｙ，Ｍ，Ｃ，Ｂ用の電源回路の基本構成は同様であるので、ここではＹ用の電源回路を例にして説明する。
【００２８】
図１は、本実施の形態に係る転写用の高電圧電源回路の構成を示す回路図である。
【００２９】
１０１は、この高電圧電源回路の圧電トランス（圧電セラミックストランス）で、高電圧を発生する高電圧発生回路を構成している。この圧電トランス１０１の出力は、ダイオード１０２，１０３及び高電圧コンデンサ１０４によって正電圧に整流平滑され、出力端子１１７から負荷である転写ローラ４３０Ｙに出力電圧Ｖoutとして供給される。この出力電圧Ｖoutは、抵抗１０５，１０６，１０７を含む分圧回路で分圧され、保護用抵抗１０８を介してオペアンプ１０９の非反転入力端子（＋端子）に入力される。コンデンサ１１５は、この分圧された電圧とグランドとの間に接続され、分圧された電圧によりチャージされる。またオペアンプ１０９の反転入力端子（−端子）には、接続端子１１８、直列抵抗１１４を介して、コントローラ２０１からアナログ信号である高電圧電源の出力制御電圧ＶcontA（第１の制御電圧）が入力される。オペアンプ１０９はこれら２つの入力電圧同士を比較し、その結果に基づいて電圧を出力する。この出力電圧は電圧制御発振器（ＶＣＯ）１１０に供給され、この電圧制御発振器１１０の出力は電界効果トランジスタ１１１（スイッチング素子）のゲートに供給される。またオペアンプ１０９の出力はコンデンサ１１３を介してオペアンプ１０９の反転入力端子（−端子）に接続されている。電界効果トランジスタ１１１のドレインは、インダクタ１１２を介して電源（＋２４Ｖ：Ｖcc）と圧電トランス１０１の一次側の電極の一方に接続される。圧電トランス１０１の一次側の電極の他方は接地される。また電界効果トランジスタ１１１のソースは接地されている。
【００３０】
コントローラ２０１から出力されるアナログ信号である高電圧電源の制御電圧ＶcontB（第２の制御電圧）は、接続端子１２２を介して電界効果トランジスタ１２１のゲートに供給される。電界効果トランジスタ１２１のソースは接地され、電界効果トランジスタ１２１のドレインは抵抗１２６を介して基準電圧Ｖrefに接続されている。電界効果トランジスタ１２１のドレインはまた、抵抗１１９を介してオペアンプ１２３の非反転入力端子（＋端子）に接続されている。この非反転入力端子はコンデンサ１２０を介して接地されている。他方、オペアンプ１２３の反転入力端子（−端子）は、オペアンプ１２３の出力端子に接続されている。
【００３１】
これにより、オペアンプ１２３の出力電圧は、オペアンプ１２３の非反転入力端子（＋端子）に入力される基準電圧ＶrefBと同じになる。このオペアンプ１２３の出力電圧は、抵抗１０６を介して抵抗１０５，１０７に接続されているため、この電圧ＶrefBは、出力電圧Ｖoutを抵抗１０５，１０６，１０７によって分圧する際の基準電圧となる。よって、これらオペアンプ１２３、電界効果トランジスタ１２１等を含む回路は、基準電圧発生回路として機能している。
【００３２】
図３は、本実施の形態に係る圧電トランス１０１の周波数特性を説明する図である。
【００３３】
図３に示すように、圧電トランス１０１の出力は、共振周波数ｆ0において出力電圧が最大となり、周波数によって出力電圧の制御が可能である。図において、任意の出力電圧Ｅdc出力時の駆動周波数をｆxとする。電圧制御発振器（ＶＣＯ）１１０は、入力電圧が上昇すると出力周波数を上昇し，入力電圧が低下すると出力周波数が低下するような動作を行うものとする。この条件において、出力電圧Ｅdcが上昇するとオペアンプ１０９の非反転入力端子（＋端子）の入力電圧Ｖsnsが上昇し、オペアンプ１０９の出力電圧が上昇する。電圧制御発振器１１０は、入力電圧が上昇すると圧電トランス１０１の駆動周波数を上げる。こうして圧電トランス１０１の駆動周波数がｆxより高くなると、その出力電圧が低下する。従って、出力電圧が目標電圧より高くなると出力電圧を下げるように定電圧制御される。
【００３４】
また逆に、出力電圧Ｅdcが低下するとオペアンプ１０９の非反転入力端子（＋端子）の入力電圧Ｖsnsが下がり、オペアンプ１０９の出力電圧も下がる。電圧制御発振器１１０は、入力電圧が低下すると出力周波数をｆxより下げるように動作をする。圧電トランス１０１の駆動周波数がｆxよりも低くなると、その出力電圧が上昇する。従って、出力電圧が目標電圧よりも低下すると、その出力電圧を上げるように定電圧制御が行われる。
【００３５】
上述の回路動作は、Ｙ，Ｍ，Ｃ，Ｂの各現像用の高電圧電源回路においても同様である。
【００３６】
次に本実施の形態に係る電圧制御方式について詳しく説明する。
【００３７】
抵抗１０５の抵抗値をＲ3、抵抗１０６の抵抗値をＲ1、抵抗１０７の抵抗値をＲ2とした場合、出力電圧Ｖoutと、制御電圧ＶcontAの電圧と、オペアンプ１２３の出力電圧ＶrefBの関係は以下の式（１）で表される。
【００３８】
Ｖout＝｛（Ｒ1Ｒ2＋Ｒ2Ｒ3＋Ｒ3Ｒ1）ＶcontA−Ｒ2Ｒ3ＶrefB｝／Ｒ1Ｒ2
＝｛（Ｒ1Ｒ2＋Ｒ2Ｒ3＋Ｒ3Ｒ1）ＶcontA｝／Ｒ1Ｒ2−Ｒ3ＶrefB／Ｒ1
…式（１）
また、コントローラ２０１から電界効果トランジスタ１２１のゲートに入力される制御電圧ＶcnotBの設定によってきまるＶrefBの電圧は、式（２）で表される。
【００３９】
ＶrefB＝（一周期の中で制御電圧ＶcnotBがロウレベルに設定される時間）×Ｖref／（制御電圧ＶcnotBの一周期の時間）                      …式（２）
即ち、出力電圧Ｖoutは、コントローラ２０１からの出力制御電圧ＶcontAと、コントローラ２０１からの制御電圧ＶcontBの設定により決定される。
【００４０】
制御電圧ＶcontAの電圧変動と、電圧ＶrefBの電圧変動と出力電圧Ｖoutの電圧変動の関係をより詳細に説明するために
式（１）を変形すると式（３）のようになる。
【００４１】
Ｖout＝｛（Ｒ1／Ｒ32＋１＋Ｒ1／Ｒ2）Ｒ3ＶcontA−１・Ｒ3ＶrefB｝／Ｒ1
≒｛（１＋Ｒ1／Ｒ2）ＶcontA−１・ＶrefB｝Ｒ3／Ｒ1          …式（３）
この式（３）において、高電圧を低圧に分圧する抵抗１０５の抵抗値Ｒ3は、通常、抵抗１０６の抵抗値Ｒ1に対して充分に大きい。このため近似的に、（Ｒ1／Ｒ32）は無視できる。これにより、出力電圧Ｖoutは、（ＶcontA×Ｋ1＋ＶrefB×Ｋ2）で表現される。
【００４２】
ここでＶcontAとＶrefBはともに、基準電圧Ｖrefを基準とした８ビットの分解能をもつ信号である、このため制御電圧ＶcontAと、基準電圧ＶrefBの最小変動電圧値は、同じく電圧Ｖref／２５６となる。
【００４３】
そのため、制御電圧ＶcontAによって制御可能な出力電圧Ｖoutの最小変動電圧値は、（Ｖref／２５６）×Ｋ1となる。
【００４４】
ＶrefBによって制御可能なＶoutの最小変動電圧値は、（電圧Ｖref／２５６）×Ｋ2となる。ここで係数Ｋ1とＫ2をみると、係数Ｋ2は、Ｋ1の１／（１＋Ｒ1／Ｒ2）である。そのため、制御電圧ＶcontBは、制御電圧ＶcontAの１／（１＋Ｒ1／Ｒ2）倍の最小変動電圧値で出力電圧Ｖoutを制御することが可能であるといえる。
【００４５】
以上説明したように本実施の形態１によれば、制御電圧ＶcontBで基準電圧Ｖrefを可変制御とすることで、第一の制御電圧ＶcontAのみで出力を制御する従来方式の制御に比べ、より高分解能に高電圧電源回路の出力電圧を制御することが可能となる。
【００４６】
［実施の形態２］
図５は、本発明の実施の形態２に係る高電圧電源回路の構成を示す回路図である。尚、本実施の形態２に係る高電圧電源回路の構成は、正電圧、負電圧どちらの出力回路に対しても有効である。また、高電圧を発生する回路に圧電トランス、巻き線トランスのいずれを使用しても良い。ここでは代表的に巻線トランスにより負バイアスを必要とする現像用の高電圧電源回路を例にして説明する。
【００４７】
現像用の高電圧電源回路は、各現像ローラ３０２Ｙ，３０２Ｍ，３０２Ｃ，３０２Ｂに対応して４回路設けられている。ここでＹ，Ｍ，Ｃ，Ｂの各回路の基本構成は同様であるので、ここではＹについて代表して説明する。
【００４８】
６０１は高電圧を発生するための巻線トランスである。この巻線トランス６０１の出力は、ダイオード６０２，６０３及び高電圧コンデンサ６０４によって正電圧に整流平滑され、出力端子６１７から負荷である転写ローラ４３０Ｙに供給される。この出力電圧Ｖoutは、抵抗６０５，６０６，６０７によって分圧され、保護用抵抗６０８を介してオペアンプ６０９の非反転入力端子（＋端子）に入力される。コンデンサ６１５は、この分圧された電圧でチャージされる。
【００４９】
他方、このオペアンプ６０９の反転入力端子（−端子）には、接続端子６１８、直列抵抗６１４を介してコントローラ２０１からアナログ信号である高電圧電源の制御電圧ＶcontAが入力される。オペアンプ６０９の出力は、抵抗６１０を介してトランジスタ６１１のベースに接続されている。コンデンサ６１３は、このオペアンプ６０９の帰還コンデンサである。トランジスタ６１１のコレクタは、抵抗６１２を介して電源（＋２４Ｖ：Ｖcc）に接続されている。
【００５０】
コントローラ２０１からの出力されるアナログ信号である高電圧電源の制御電圧ＶcontBは、端子６２２から供給されて電界効果トランジスタ６２１のゲートに入力される。この電界効果トランジスタ６２１のソースは接地され、そのドレインはツェナーダイオード６２７と抵抗６２６とを介して基準電圧Ｖrefに接続されている。また、ツェナーダイオード６２７と抵抗１１９とを介してオペアンプ６２３の非反転入力端子（＋端子）に接続されている。コンデンサ６２０は、この非反転入力端子とグランドとの間に接続されたコンデンサである。ここで、オペアンプ６２３の出力は反転入力端子（−端子）に接続されるため、オペアンプ６２３の出力電圧は、オペアンプ６２３の非反転入力端子（＋端子）に入力される電圧ＶrefBと同じになる。こうして抵抗６０６に接続されるＶrefBは、出力電圧Ｖoutを抵抗６０５，６０６，６０７で分圧する際の基準電圧となる。
【００５１】
またこの回路では、オペアンプ６０９の反転入力端子（−端子）にコントローラ２０１から入力されるの制御電圧（ＶcontA）と、出力電圧Ｖoutから分圧されてオペアンプ６０９の非反転入力端子（＋端子）に入力される電圧とが等しくなるように制御される。
【００５２】
トランス６０１の電流駆動回路を構成しているトランジスタ６１１のベースに流れ込む電流量により、電解コンデンサ６２４へトランジスタ６１１を介して電源（＋２４Ｖ）から供給される電荷量が決定される。この電解コンデンサ６２４に供給される電荷量が多いほど出力電圧Ｖout（負バイアス）の絶対値が大きくなり、小さいほど出力電圧Ｖout（負バイアス）の絶対値が小さくなる。そのため、オペアンプ６０９の出力電圧が上昇すると出力電圧Ｖoutが下がり、オペアンプ６０９の出力電圧が低下すると出力電圧Ｖoutが上がる。
【００５３】
実際の制御では、出力電圧Ｖoutが上昇するとオペアンプ６０９の非反転入力端子（＋端子）の入力電圧Ｖsnsも上昇し、オペアンプ６０９の出力電圧が上昇するので出力電圧Ｖoutを下げるように制御する。逆に出力電圧Ｖoutが低下するとオペアンプ６０９の非反転入力端子（＋端子）の入力電圧Ｖsnsが下がり、オペアンプ６０９の出力電圧も低下する。これにより、出力電圧Ｖoutが上昇するように制御される。
【００５４】
このようにして、出力電圧Ｖoutが目標電圧よりも下がると、その出力電圧Ｖoutを上げるように制御され、また出力電圧Ｖoutが目標電圧よりも上昇すると、その出力電圧Ｖoutを下げるように制御される。上述の回路動作は、Ｍ，Ｃ，Ｂの各現像用に高電圧電源回路においても同様である。
【００５５】
次に本実施の形態２に係る電源回路における電圧制御方式について詳しく説明する。
【００５６】
抵抗６０５の抵抗値をＲ3、抵抗６０６の抵抗値をＲ1、抵抗６０７の抵抗値をＲ2とした場合、出力電圧Ｖoutと、制御電圧Ｖcontと、オペアンプ６２３の出力電圧ＶrefBとの関係は、上述した式（１）で表される。
【００５７】
また、電圧ＶrefBは、コントローラ２０１から電界効果トランジスタ６２１のゲートに入力される制御電圧ＶcnotBの設定によってきまる。本実施の形態２では、制御電圧ＶcontBは、コントローラ２０１により決まる電圧（通常は５Ｖ）を基準とした８ビットの分解能をもつＰＷＭ信号である。オペアンプ６２３の出力である電圧ＶrefBと制御電圧ＶcontBとの関係式は、式（２'）で表される
ＶrefB＝（一周期の中で制御電圧ＶcnotBがロウレベルに設定される時間）×（Ｖref−Ｖz）／（制御電圧ＶcnotBの一周期の時間）＋Ｖz                …式（２’）
次に制御電圧ＶcontAの電圧変動と、電圧ＶrefBの電圧変動と、出力電圧Ｖoutとの電圧変動の関係をより詳細に説明するために、上述の式（１）を変形すると、前述の式（３）のようになる。この式（３）において、通常、高電圧を低圧に分圧する抵抗６０５の抵抗値Ｒ3は、抵抗６０６の抵抗値Ｒ1に対して充分に大きい値であるため、近似的に（Ｒ1／Ｒ32）は無視できる。これにより、出力電圧Ｖoutは、（ＶcontA×Ｋ1＋ＶrefB×Ｋ2）で表現される。ここで、制御電圧ＶcontAは、基準電圧Ｖrefを基準とした８ビットの分解能をもつ信号であるため、制御電圧ＶcontAの最小変動電圧値は、Ｖref／２５６となる。一方、電圧ＶrefBは、（Ｖref−Ｖz）とＶzの間の電位を８ビットの分解能で出力する制御電圧に対応しているため、制御電圧ＶcontBの最小変動電圧値は（Ｖref−Ｖz）／２５６となる。
【００５８】
例として、本実施の形態２では、ＶzをＶrefの半分の値とすると、（Ｖref−Ｖz）＝Ｖref／２より、制御電圧ＶcontBの最小変動電圧値は、（Ｖref／２）／２５６となる。そのため、制御電圧ＶcontAによる出力電圧Ｖoutの最小変動電圧値は、（Ｖref／２５６）×Ｋ1となる。また電圧ＶrefBによる出力電圧Ｖoutの最小変動電圧値は、（Ｖref／５１２）×Ｋ2となる。更に、係数Ｋ1とＫ2との関係、Ｋ2／Ｋ1＝１／（１＋Ｒ1／Ｒ2）より、制御電圧ＶcontBは、制御電圧ＶcontAの１／（２＋２Ｒ1／２Ｒ2）倍の最小変動電圧値で出力電圧Ｖoutを制御可能であるといえる。
【００５９】
以上説明したように本実施の形態２によれば、制御電圧ＶcontBで基準電圧Ｖrefを所定の範囲内で可変制御する。これにより、従来のように制御電圧ＶcontAのみで出力電圧を制御する従来方式に比べて、より高分解能に高電圧電源回路の出力電圧を制御することが可能となる。
【００６０】
［実施の形態３］
次に本実施の形態３を図６を参照して説明する。尚、実施の形態１と同様の回路構成に関して説明は省略する。尚、本実施の形態に係る高電圧電源回路の構成は、正電圧、負電圧どちらの出力回路に対しても有効である。また、高電圧電源回路としては、圧電トランス、巻き線トランスのいずれにも有効である。ここでは代表的にピエゾ高電圧を用いて、正電圧を必要とする転写用の高電圧電源回路の場合で説明する。尚、この転写用の高電圧電源回路は、各転写ローラ４３０Ｙ，４３０Ｍ，４３０Ｃ，４３０Ｂに対応して４回路設けられている。
【００６１】
図６は、本実施の形態３に係る転写用の高電圧を発生する高電圧電源回路の構成を示す回路図である。ここでは転写ローラ４３０Ｙ，４３０Ｍ，４３０Ｃ，４３０Ｂに対応して高電圧（Ｖout_Y，Ｖout_M，Ｖout_C，Ｖout_B）を発生する４つの回路が示されている。尚、図６において、Ｙ，Ｍ，Ｃ，Ｂの符号が付された参照番号７０１〜７１５，７１７，７２３〜７２６のそれぞれは、図１の１０１〜１１５，１１７，１２３〜１２６に対応しており、図１と同様に動作するため、それらの説明を省略する。
【００６２】
本実施の形態３では、図６のように、制御電圧ＶcontBを、複数の高電圧電源回路で共通にすることを特徴とする。即ち、本実施の形態３では、Ｙ，Ｍ，Ｃ，Ｂの転写バイアスの制御電圧ＶcontBを共通で使用する。尚、共通で使用するのは、転写用のバイアス電圧に限らず、例えば現像用のバイアス電圧、帯電用のバイアス電圧でも良い。
【００６３】
また本実施の形態３では、アナログ信号である制御電圧ＶcontBを、基準電圧Ｖrefを基準とした１０ビット分解能の制御電圧とする。Ｙ，Ｍ，Ｃ，Ｂ用の各回路の基本構成はそれぞれ同様であるので、ここではＹ用の転写電圧の場合を代表に説明する。
【００６４】
抵抗７０５Ｙの抵抗値をＲ3、抵抗７０６Ｙの抵抗値をＲ1、抵抗７０７Ｙの抵抗値をＲ2とした場合、出力電圧Ｖoutと、制御電圧ＶcontAと、オペアンプ７２３の出力電圧ＶrefBの関係は、上述の式（１）で表される。また、電圧ＶrefBは、上述の式（２）で表される。
【００６５】
次に制御電圧ＶcontAの電圧変動と、電圧ＶrefBの電圧変動と出力電圧Ｖoutの電圧変動の関係をより詳細に説明するために、式（１）を変形すると前述の式（３）のようになる。
【００６６】
本実施の形態３では、制御電圧ＶcontAを、基準電圧Ｖrefを基準とした８ビットの分解能の制御信号とし、制御電圧ＶcontBを、コントローラ２０１により決まる電圧（通常は５Ｖ）を基準とした１０ビットの高分解能をもつＰＷＭ信号であるとする。尚、上述の式（３）において、通常、高電圧を低電圧に分圧する抵抗７０５の抵抗値Ｒ3は、抵抗７０６の抵抗値Ｒ1に対して充分に大きいため、近似的に（Ｒ1／Ｒ32）は無視できる。これにより、出力電圧Ｖoutは、（ＶcontA×Ｋ1＋ＶrefB×Ｋ2）で表現される。
【００６７】
ここで制御電圧ＶcontAは、基準電圧Ｖrefを基準とした８ビットの分解能をもつ信号である。電圧ＶrefBは、基準電圧Ｖrefを基準とした１０ビットの分解能を持つ信号となる。このため制御電圧ＶcontAと、基準電圧ＶrefBの最小変動電圧値は、それぞれＶref／２５６、Ｖref／１０２４となる。このため、制御電圧ＶcontAによって制御出来る出力電圧Ｖoutの最小変動電圧値は、（Ｖref／２５６）×Ｋ1となる。また電圧ＶrefBによって制御可能な出力電圧Ｖoutの最小変動電圧値は、（Ｖref／１０２４）×Ｋ2となる。ここで係数Ｋ1とＫ2をみると、係数Ｋ2は係数Ｋ1の１／（１＋Ｒ1／Ｒ2）である。そのため、制御電圧ＶcontBは、制御電圧ＶcontAの１／（４＋４Ｒ1／Ｒ2）倍の最小変動電圧値で出力電圧Ｖoutを制御することが可能になる。
【００６８】
以上説明したように本実施の形態３によれば、複数の高電圧電源回路に対して共通で使用できる高分解能の制御電圧を一つ追加している。これにより、従来のように制御電圧ＶcontAのみで出力電圧を制御する方式に比べて、複数の高電圧回路の全てで高分解能な高電圧出力制御が可能となる。
【００６９】
また実際の制御例として、普段は、制御電圧ＶcontBを固定とし、各バイアスに設けられたＶcontA信号により各バイアス電圧を制御する。そして環境などの変化により、連続印刷中などに印刷条件を微妙に変化させたい場合には、制御電圧ＶcontBを変更して各バイアス電圧Ｖoutを同時に、かつ微小量変化させる。このような制御を行うことにより、連続印刷中等において、印刷条件が微妙に変化した場合でも常に最適な画像を形成することが可能となる。
【００７０】
図７は、上述した本実施の形態１〜３に係るレーザプリンタのコントローラ２０１による高電圧制御を説明するフローチャートである。この処理を実行するプログラムはＲＯＭ２０７ｂに記憶されており、ＭＰＵ２０７の制御の下に実行される。
【００７１】
先ずステップＳ１で、レーザプリンタ４０１の状態や、このレーザプリンタ４０１が置かれた環境条件などを考慮して、制御電圧ＶcontBの電圧値を決定し，その電圧を端子１２２に出力する。次にステップＳ２に進み、制御電圧ＶcontAを決定して、この制御電圧ＶcontAによる電圧制御を行う。このステップＳ２の制御は、図２に示すような従来の電源回路で実行されていた制御と同じである。次にステップＳ３に進み、レーザプリンタ４０１の状態や、このレーザプリンタ４０１が置かれた環境条件などにより、制御電圧ＶcontBを変更する必要があるかどうかを判断し、変更する必要がなければステップＳ２に戻り、前述の処理を実行する。ステップＳ３で変更する必要があると判断するとステップＳ４に進み、レーザプリンタ４０１の状態や、このレーザプリンタ４０１が置かれた環境条件などを考慮して、制御電圧ＶcontBの電圧値を再度決定する。そしてステップＳ５で、その決定された制御電圧ＶcontBを端子１２２に出力する。そしてステップＳ２に戻り、前述した処理を実行する。
【００７２】
このようにして、従来のようにステップＳ２で制御電圧ＶcontAを決定して、この制御電圧ＶcontAによる電圧制御を行う場合と比べて、各電源電圧を、より微小量で制御することができる。
【００７３】
尚、上述した各実施の形態では、転写用のバイアス電圧、現像用のバイアス電圧を例にして説明したが、転写用、現像用、定着用或は帯電用のいずれのバイアス電圧の制御にも適用できる。
【図面の簡単な説明】
【００７４】
【図１】本実施の形態に係る転写用の高電圧電源回路の構成を示す回路図である。
【図２】一般的な高電圧電源回路の構成を示すブロック図である。
【図３】本実施の形態に係る圧電トランスの周波数特性を説明する図である。
【図４】本発明の実施の形態に係るカラーレーザプリンタの構成を示すブロック図である。
【図５】本発明の実施の形態２に係る高電圧電源回路の構成を示す回路図である。
【図６】本実施の形態３に係る転写用の高電圧を発生する高電圧電源回路の構成を示す回路図である。
【図７】本実施の形態に係るレーザプリンタのコントローラによる高電圧制御を説明するフローチャートである。
【符号の説明】
【００７５】
１０１，７０１…圧電トランス
１１０‥‥電圧制御発振器（ＶＣＯ）
１０９，１２３，６０９，６２３，７０９，７２３…オペアンプ
１１１，１２１，６２１，７１１，７２１…電界効果トランジスタ
２０１…コントローラ
２０２…高電圧電源部
６０１…巻線トランス
６２７…ツェナーダイオード
６１１…トランジスタ
【図１】
2008301691.tif 000003
【図２】
2008301691.tif 000004
【図３】
2008301691.tif 000005
【図４】
2008301691.tif 000006
【図５】
2008301691.tif 000007
【図６】
2008301691.tif 000008
【図７】
2008301691.tif 000009