(57)【要約】【課題】  光ペン入力に対応しながら、配線の鏡面反射による表示品質の低下を回避することができ、半透過にも対応可能な表示装置を提供する。【解決手段】  各画素内に光センサ１０が配置され、点光源（光ペン６０）からの光を光センサ１０により検出する。バックライト光を照射するバックライト（背面光源）７上に各画素の駆動トランジスタが形成されたアレイ基板２とカラーフィルタが形成された対向基板３がこの順で重ねられ、光センサ１０はアレイ基板２上に形成されている。光センサ１０においては、バックライト光が遮光されていない。また、光センサ１０においては、背景部における白画素割合と光ペン６０からの光が照射される光照射部における白画素割合の差が３０％以上となるように露光条件が設定されている。【選択図】  図１
2008083109.tif 000002
【特許請求の範囲】
【請求項１】
各画素内に光センサが配置され、点光源からの光を前記光センサにより検出する表示装置であって、
バックライト光を照射する背面光源上に各画素の駆動トランジスタが形成されたアレイ基板とカラーフィルタが形成された対向基板がこの順で重ねられ、
前記光センサはアレイ基板上に形成されるとともに、前記背面光源から照射されるバックライト光が遮光されていないことを特徴とする表示装置。
【請求項２】
前記光センサにおいては、バックライト光が照射される背景部における白画素割合と前記点光源からの光が照射される光照射部における白画素割合の差が３０％以上となるように露光条件が設定されていることを特徴とする請求項１記載の表示装置。
【請求項３】
前記光センサの露光条件を調整する光センサ調整手段を備え、当該光センサ調整手段により背景部における白画素割合が制御されることを特徴とする請求項２記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶表示装置等の表示装置に関するものであり、特に、画素内に光センサを内蔵した読み取り機能内蔵型の表示装置に関する。
【背景技術】
【０００２】
例えば平面表示装置の１種である液晶表示装置は、軽量、薄型、低消費電力等の特徴を有するために、ＯＡ機器、情報端末、時計、テレビ等、様々な分野に応用されている。特に、薄膜トランジスタ素子（ＴＦＴ素子）を用いた液晶表示装置は、応答性にも優れることから、携帯電話、テレビやコンピュータ等、数多くの電子機器において表示装置として用いられている。
【０００３】
近年、平面表示装置の用途は益々拡大する傾向にあり、例えば光ペン入力による入力機能を付加した表示装置や、画像取り込み機能を備えた表示装置も開発されている。表示装置の画面に直接入力することができれば、ユーザーインターフェースを格段に向上することが可能である。
【０００４】
前述の入力機能、あるいは画像読み取り機能を備えた表示装置としては、例えば特許文献１に開示されるように、画素毎に光センサ素子を備え、各光センサ素子により画面から入力された光を検出するようにした表示装置が知られている。特許文献１には、縦横に列設される信号線及び走査線の各交点付近に形成される表示素子と、前記表示素子のそれぞれに対応して少なくとも１個ずつ設けられ、それぞれが指定された範囲の入射光を受光して電気信号に変換する光電変換部を備えた表示装置が開示されているが、当該表示装置では、画像読み取り対象物（例えば紙面）で反射された光がアレイ基板上のセンサ（光電変換部）で受光され、画像読み取りが行われる。
【０００５】
例えば液晶表示装置においては、従来、外付け部品であった駆動回路を、薄膜トランジスタ（ＴＦＴ）を集積して透光性基板（ガラス基板）の一主面上に作り込むことによって、トータルコストを低減させる技術が開発されている。したがって、この技術を応用し、ガラス基板上に光センサ素子を作り込み、読み取り機能を駆動回路と同時に作り込むことが可能であれば、入力機能を備えた液晶表示装置のトータルコストを低減し、付加価値を向上することができるものと期待される。
【特許文献１】特開２００４−９３８９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、光センサにより画面から入力された光を検出する表示装置では、駆動回路が作り込まれたアレイ基板が前面に配置され、カラーフィルターが形成された対向基板が背面側に配置される。そして、前記光センサは、アレイ基板上に形成されている。これは、光センサの下部にバックライト光を遮光するために遮光層を形成する必要があるからである。従来は、バックライト光が直接光センサに入力されると、光センサによる前記入射光の検出に支障をきたすものと考えられ、前記構造を採用している。アレイ基板を前面に配置し、ここに光センサを作り込むと、光センサを構成するフォトダイオードのゲート電極や配線電極が遮光層として機能し、バックライト光がフォトダイオードに照射されることはない。
【０００７】
しかしながら、前記構造を採用した場合、フォトダイオードや駆動回路（薄膜トランジスタ）の配線等が液晶層の前面に配置されるアレイ基板に形成されていることから、金属の鏡面反射によってぎらつき、表示品質を大きく損なうという問題がある。また、アレイ基板を液晶層の前面に配置する構造では、半透過型の構成を採用することができないという問題もある。半透過型の液晶表示装置の場合、反射領域に対応して反射電極を形成する必要があるが、液晶層の前面に配置されるアレイ基板に反射電極を形成すると、この部分が遮光される形になり、表示を行うことができなくなるからである。
【０００８】
本発明は、このような従来の実情に鑑みて提案されたものであり、光ペン入力に対応しながら、配線の鏡面反射による表示品質の低下を回避することができ、半透過にも対応可能な表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
前述の目的を達成するために、本発明に係る表示装置は、各画素内に光センサが配置され、点光源からの光を前記光センサにより検出する表示装置であって、バックライト光を照射する背面光源上に各画素の駆動トランジスタが形成されたアレイ基板とカラーフィルタが形成された対向基板がこの順で重ねられ、前記光センサはアレイ基板上に形成されるとともに、前記背面光源から照射されるバックライト光が遮光されていないことを特徴とする。
【００１０】
本発明の表示装置では、アレイ基板が背面側、対向基板が前面側に配置されることになる。したがって、アレイ基板に形成された光センサや駆動回路（薄膜トランジスタ）等の配線が直接視認されることがなくなり、鏡面反射によるぎらつきが解消される。特に、カラーフィルタが形成される対向基板には、各画素の境界部分にブラックマトリクスが形成されており、前記配線は前面に配置された対向基板のブラックマトリクスで隠蔽される形になるので、表示品質が低下することはない。また、アレイ基板が背面側に配置されるので、アレイ基板上に反射電極を形成しても表示の妨げになることはなく、半透過型の表示にも対応可能である。
【００１１】
一方、本発明の表示装置においては、光センサが形成されたアレイ基板が背面側（背面光源の直上）に配置され、また形成される光センサの構造から、背面光源からのバックライト光が光センサに直接照射されることになる。これまで、光センサへのバックライト光の照射は、光センサにおける本来の入射光の検出の妨げになるものと考えられてきたが、本発明者らが検討を重ねた結果、光センサの露光条件を適正に設定することで、光ペンライト等の点光源から入射される検出光と背面光源からのバックライト光のＳ／Ｎ比が確保されることがわかった。したがって、本発明の表示装置では、光センサにおいて背面光源から照射されるバックライト光が遮光されていないが、検出光（信号Ｓ）とバックライト光（ノイズＮ）とでＳ／Ｎ比が確保されているので、検出光が的確に検出される。
【００１２】
また、本発明の表示装置では、光センサの受光部に常に背面光源からのバックライト光が照射され、光電流が流れる。これはデバイス（光センサ）の信頼性の点で有利である。何故ならば、全ての光センサが、ほぼ均等なバイアス履歴を経験するからである。従来の入力機能付き表示装置のように、光センサをバックライト光を遮光してしまう構成では、フロント側から強い光が照射されている光センサでは常に光電流が発生するのに対して、光が照射されていない光センサでは光電流が発生せず、光センサのバイアス履歴に偏りが生ずる。その結果、読み取り感度に感度ムラが生じ、適正な読み取りができなくなるおそれがある。
【発明の効果】
【００１３】
本発明によれば、ペン入力された光（点光源からの光）を確実に検出することができ、しかも、配線の鏡面反射による表示品質の低下を回避することが可能で、半透過型の表示にも対応可能な表示装置を提供することが可能である。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を適用した表示装置（ここでは液晶表示装置）について、図面を参照して詳細に説明する。
【００１５】
図１は、本発明を適用した液晶表示装置の一例を示すものである。液晶表示装置１においては、一対の光透過性絶縁基板で液晶セルを構成し、その間隙に液晶材料を封入して液晶層が形成されている。具体的には、アレイ基板２と対向基板３との間に液晶層４が封入されている。
【００１６】
アレイ基板２は、例えばガラス等からなる光透過性絶縁基板を支持基板とし、この光透過性絶縁基板上に、互いにほぼ平行且つ等間隔に配列される走査線や、これら走査線とほぼ直交して配列された信号線、走査線と信号線との間に介在されこれらを電気的に絶縁する層間絶縁膜（透明絶縁膜）、走査線と信号線との交点近傍に配置されたスイッチング素子としての駆動トランジスタ（薄膜トランジスタ：ＴＦＴ)等が形成されている。
【００１７】
また、アレイ基板２においては、前記層間絶縁膜２１に形成されたスルーホールを介して前記スイッチング素子に電気的に接続された画素電極２２がマトリクス状に配列形成されている。前記画素電極２２は透明電極として形成されるが、本実施形態の場合、画素電極２２の一部が反射電極２３とされ、半透過型の液晶表示装置とされている。なお、アレイ基板２の光透過性絶縁基板と画素電極２２との間には、層間絶縁膜２１の他、前述の通り信号線や走査線、薄膜トランジスタ等のスイッチング素子等が配置されているが、図１においては、これらの図示は省略する。さらに、アレイ基板２の画素電極２２が設けられた面のほぼ全体に配向膜が設けられるが、これについても、ここでは図示は省略する。
【００１８】
一方、前記対向基板３も例えばガラス等からなる光透過性絶縁基板を支持基板とするものであり、その液晶層４側の面には、各画素に対応してカラーフィルタ層３１が形成されるとともに、その表面を覆ってＩＴＯ等の透明導電材料からなる透明対向電極（図示は省略する。）が全面に形成されている。カラーフィルタ層３１は、顔料や染料によって各色に着色された樹脂層であり、例えばＲ，Ｇ，Ｂの各色のフィルタ層が組み合わされて構成されている。また、図示は省略するが、各カラーフィルタ層３１の画素境界部分には、コントラスト向上等を目的として、いわゆるブラックマトリクス層が形成されている。
【００１９】
前述の構成を有する液晶表示装置１では、前記アレイ基板２及び対向基板３の外側に偏光板５，６がぞれぞれ設けられ、背面側に配されたバックライト（背面光源）７を光源として、画像表示が行われる。また、前記アレイ基板２と対向基板３の配置であるが、アレイ基板２が背面側、対向基板３が前面側とされている。したがって、本実施形態の液晶表示装置１では、背面側からバックライト７、偏光板５、アレイ基板２、液晶層４、対向基板３、偏光板６の順に配置されている。
【００２０】
以上が液晶表示装置１の基本的な構成であるが、本実施形態の液晶表示装置１は、点光源である光ペンを用いて座標入力等が行われる光ペン入力パネルとして構成されており、アレイ基板２上にペン光を検出する光センサ１０が各画素毎に設置されている。
【００２１】
前記光センサ１０は、アレイ基板２に直接作り込まれており、例えばアレイ基板２上において駆動回路を構成する薄膜トランジスタと同様、例えば低温ポリシリコン技術を用い、これら薄膜トランジスタと同時に形成されている。
【００２２】
図２は、アレイ基板２上に形成される光センサ１０の構成例を示すものであり、ここでは前記光センサ１０として用いられるＰＩＮダイオードの構成を示す。
【００２３】
アレイ基板２においては、ガラス基板２４上にアンダーコート層２５を介して多結晶半導体層（ポリシリコン層）１１が形成され、当該多結晶半導体層１１がチャンネル層として利用されている。ここで、アンダーコート層２５は、ガラス基板２４の表面の傷や穴等を塞いで平坦化すること、ガラス基板２４に含まれる不純物の多結晶半導体層１１への拡散を防止すること等を目的に形成されている。アンダーコート層２５は、シリコン酸化膜やシリコン窒化膜等を成膜することにより形成されるが、例えば、熱処理により流動化する流動化樹脂からなる平坦化層と、不純物の拡散を防止する被覆層とからなる積層構造とすることも可能である。あるいは、前記ガラス基板２４が平坦化に優れ、含まれる不純物も少ない場合には、前記アンダーコート層２５を省略することも可能である。
【００２４】
前記アンダーコート層２５上に形成される多結晶半導体層１１は、例えばプラズマＣＶＤ法により成膜された非晶質シリコン（ａ−Ｓｉ）をアニールした後、レーザ照射等によって多結晶化することにより形成されるものである。この多結晶半導体層１１は、エッチングにより島状に素子分離され、各画素に対応してマトリクス状に配列されている。
【００２５】
前記アンダーコート層２５上の多結晶半導体層１１には、ｐ＋領域１１ａ、ｐ−領域１１ｂ、ｎ−領域１１ｃ、ｎ＋領域１１ｄが形成されており、このようにｐ＋／ｐ−／ｎ−／ｎ＋が横方向に形成されることによりダイオードが構成されている。
【００２６】
なお、前記ＰＩＮダイオード（光センサ１０）においては、ｎ−領域１１ｃを除いた構成にしても良く、また、図２に示すように横方向に各領域を形成しＰＩＮダイオードを形成するのではなく、これら領域を縦方向に積層することによりＰＩＮダイオードを構成するようにしても良い。ＰＩＮダイオードにおいても、前記多結晶半導体層１１上に第１絶縁層１２や第２絶縁層１３を介して第１メタル（ゲート電極）１４や第２メタル１５が形成されている。
【００２７】
次に、前述の液晶表示装置１における回路構成について説明する。液晶表示装置１の駆動回路は、図３に示すように、アレイ基板２上に形成される回路部と半導体基板４０上に形成される回路部とにより構成されている。
【００２８】
ここで、アレイ基板２上には、信号線及び走査線、さらには各画素に対応して前述の画素電極や薄膜トランジスタが形成される画素アレイ部４１と、露光時間を制御する露光時間制御回路（光センサ調整手段に相当する。）４２と、信号線を駆動する信号線駆動回路４３と、走査線を駆動する走査線駆動回路４４と、画像を取り込んで出力する検出及び出力回路４５とが設けられている。アレイ基板２上の各回路は、例えばポリシリコンＴＦＴによって形成されている。これら回路のうち、例えば信号線駆動回路４３は、デジタル画像データを表示素子の駆動に適したアナログ電圧に変換するＤ／Ａ変換回路を含んでいる。信号線駆動回路４３のＤ／Ａ変換回路には、公知のＤ／Ａ変換回路を用いることが可能である。
【００２９】
一方、半導体基板４０上には、表示制御及び画像取り込み制御を行うロジックＩＣ４６が実装されている。アレイ基板２上の回路部と半導体基板４０上の回路部は、例えばフレキシブルプリント基板（ＦＰＣ）を介して各種信号の送受を行う。
【００３０】
図４は、画素アレイ部４１の一部を詳細に示したブロック図である。各画素は、画素ＴＦＴ５１と、当該画素ＴＦＴ５１の一端に接続される液晶容量Ｃ１及び補助容量Ｃ２と、画像取り込み用の光センサ１０を有する。画像取り込み用の光センサ１０は、画素毎にサイズが異なっている。画素は、赤、緑、青等の各色があり、前記光センサ１０は３画素それぞれに対応して少なくとも一個ずつ設けられている。各光センサ１０は、それぞれが指定された範囲の入射光を受光して電気信号に変換する撮像部と、前記撮像部で変換された電気信号に応じた電荷を蓄積する電荷蓄積部と、前記電荷蓄積部に蓄積された電荷に応じた信号を一時的に格納する撮像結果格納部と、制御信号線の論理に応じて前記撮像結果格納部に格納された信号を出力するか否かを切替制御する出力切替部と、撮像の露光時間とプリチャージ電圧と称される前記電荷蓄積部に蓄積した電荷を環境光の照度に応じて変化させる量を可変できる機構を持つ。
【００３１】
前記光センサ１０は、前述の通りアレイ基板２上に直接作り込まれており、光センサ１０から取り込んだデータは、半導体基板４０上のロジックＩＣ４６で処理される。ロジックＩＣ４６は、平均階調計算できるようになっており、プリチャージ電圧や露光時間等の露光条件を設定して、対応する制御信号を、ガラス基板１上の、露光時間を制御する露光時間制御回路４２に送信する。
【００３２】
以上の構成を有する液晶表示装置１（光ペン入力パネル）では、ペン光や外光等の入射光を画像処理し、座標検出を行うため、露光時間と撮像信号増幅量とを適正に設定しないとＳ／Ｎ比が十分に得られない。Ｓ／Ｎ比は、信号とノイズの比であり、光ペン入力パネルでは、信号は光ペンの入射光の階調値であり、ノイズは光ペンの光が入射していない部分の階調値である。Ｓ／Ｎ比が大きいほど画像処理精度が向上する。
【００３３】
ここで、アレイ基板２と対向基板３の配置を考えた場合、例えば図５（ａ）に示すようにアレイ基板２を前面、対向基板３を背面側に配置すると、バックライト７からのバックライト光が第１メタル１４や第２メタル１５によって遮光され、アレイ基板２上に形成された光センサ１０の感光部（ＰＩＮダイオード）にバックライト光が照射されることはない。したがって、図５（ｂ）に示すように、ノイズとなるバックグラウンドは前面から入射される外光のみであり、バックグラウンドレベル（ノイズレベル）が低く抑えられて、光ペン６０からの光とのＳ／Ｎ比を大きくすることができる。ただし、アレイ基板２を前面、対向基板３を背面側に配置すると、アレイ基板２上の配線等が鏡面反射して表示品質を大きく損なう。また、半透過型液晶表示装置の構成が採れないという制約がある。
【００３４】
一方、前述の本発明の実施形態の液晶表示装置１の場合、図６（ａ）に示すように、アレイ基板２が背面側、対向基板３が前面側に配置されるが、この場合には、バックライト７からのバックライト光が光センサ１０に照射され、図６（ｂ）に示すように、バックグラウンドレベルが上昇する。バックライト光が照射される結果、外光とバックライト光を合わせた分がバックグラウンド（ノイズ）となるからである。
【００３５】
前記バックグラウンドの上昇は、Ｓ／Ｎ比を大きくする上では不利である。しかしながら、本発明者らが検討を重ねた結果、例えば光ペン入力の場合、比較的シグナルが強いので、露光条件を適正に設定することで十分に検出可能であるとの結論を得るに至った。
【００３６】
各画素に対応して設けられた光センサ１０においては、「白」か「黒」のいずれかの値を出力する。光センサ１０に照射される光が強ければ「白」、光が弱ければ「黒」となる。同じ強さの光を照射した場合には、露光時間が長くなると「白」を出力する光センサ１０の割合が多くなる。すなわち、同じ強さの光に対しては、露光時間を調節することで「白」を出力する光センサ１０の割合（白画素割合）を調節することができる。
【００３７】
図７は、背景部（外光及びバックライト光のみが照射される部分）における露光時間と白画素割合の関係、及びペン照射部（光ペンの光が照射される部分）における露光時間と白画祖割合の関係を示すものである。したがって、図７は、背景部とペン照射部における露光時間に対する応答性を示すものであり、白画素割合は階調に対応する。
【００３８】
図７から明らかな通り、背景部の白画素割合が１０％前後となる露光条件において、応答が敏感であることがわかる。すなわち、背景部の白画素割合が１０％前後となる露光条件下では、わずかな光量の変化により白画素割合が大きく変化する。したがって、背景部の白画素割合が１０％前後となるように露光条件を設定すれば、ペン照射部と背景部のＳ／Ｎ比（差）を大きく取ることができ、光ペンからの信号と背景（外光及びバックライト光）とを区別することができる。
【００３９】
前記露光条件として、背景部の白画素割割合を何％にするのが適切かについては、光センサ１０のサイジング（感度設計）等によっても異なるが、ペン照射部と背景部の白画素割合の差が最大になるように選ぶことが好ましい。例えば図７にペン照射部−背景部の白画素割合を示すが、前記背景部の白画素割合が１０％前後となる場合にペン照射部−背景部の白画素割合も最大となる。具体的には、バックライト光及び外光が照射される背景部における白画素割合と点光源である光ペンからの光が照射される光照射部における白画素割合の差が３０％以上となるように設定することが好ましい。前記露光条件とすることで、十分なＳ／Ｎ比を確保することができ、光ペンからの信号を検出することができる。
【００４０】
なお、前記背景部においては、外光やバックライト光の変動等によりバックグラウンドレベルが変動する。このような場合、バックグラウンドレベルの平均値を取り、前記背景部の白画素割合が所定の値となるように露光条件を設定すればよい。あるいは、バックグラウンドレベルについて、中央値等、他の統計情報を用いて前記露光条件を設定することも可能である。
【００４１】
以上のように、本実施形態の液晶表示装置１においては、アレイ基板２に形成された光センサ１０や駆動回路（薄膜トランジスタ）等の配線が直接視認されることがなく、鏡面反射によるぎらつき等による表示品質の低下を解消することがでいる。また、アレイ基板２が背面側に配置されるので、アレイ基板２上に反射電極を形成しても表示の妨げになることはなく、半透過型の表示にも対応可能である。
【００４２】
さらに、本実施形態の液晶表示装置１においては、検出光（信号Ｓ）とバックライト光（ノイズＮ）とのＳ／Ｎ比を確保することができ、例えば光ペンからの検出光を的確に検出することが可能である。また、本実施形態の液晶表示装置１では、光センサ１０に常に背面光源からのバックライト光が照射されるので、全ての光センサ１０がほぼ均等なバイアス履歴を経験し、デバイス（光センサ１０）の信頼性を向上することができる。
【図面の簡単な説明】
【００４３】
【図１】本発明を適用した液晶表示装置の一例を示す概略断面図である。
【図２】光センサの構造例を示す要部概略断面図である。
【図３】液晶表示装置の回路構成を示す模式図である。
【図４】画素アレイ部を構成する画素の回路構成例を示す図である。
【図５】（ａ）はアレイ基板を前面側に配置した液晶表示装置の概略構成を示す図であり、（ｂ）は光センサにおける信号強度（階調）を示す図である。
【図６】（ａ）はアレイ基板を背面側に配置した液晶表示装置の概略構成を示す図であり、（ｂ）は光センサにおける信号強度（階調）を示す図である。
【図７】背景部及びペン照射部における露光時間と白画素割合の関係を示す特性図である。
【符号の説明】
【００４４】
１  液晶表示装置、２  アレイ基板、３  対向基板、４  液晶層、５，６  偏光板、７  バックライト、１０  光センサ、１１  多結晶半導体層、１４  第１メタル、１５  第２メタル、２２  画素電極、２３  反射電極、３１  カラーフィルタ層、４０  半導体基板、４１  画素アレイ部、４２  露光時間制御回路、４３  信号線駆動回路、４４  走査線駆動回路、４５  検出及び出力回路、４６  ロジックＩＣ
【図１】
2008083109.tif 000003
【図２】
2008083109.tif 000004
【図３】
2008083109.tif 000005
【図４】
2008083109.tif 000006
【図５】
2008083109.tif 000007
【図６】
2008083109.tif 000008
【図７】
2008083109.tif 000009