(57)【要約】【課題】発光領域とｐ型領域とｎ型領域とを有する半導体構造体を含むデバイスを提供すること。【解決手段】半導体構造体が、発光領域と、該発光領域の第１の側に配置されたｐ型領域と、該発光領域の第２の側に配置されたｎ型領域とを含む。発光領域の第１の側にある半導体構造体の厚さの少なくとも１０％は、インジウムを含む。こうした半導体発光デバイスの幾つかの例は、ｎ型領域を成長させ、ｐ型領域を成長させ、ｎ型領域とｐ型領域との間に配置された発光層を成長させることによって、形成することができる。Ｎ型領域の一部の成長温度とｐ型領域の一部の成長温度との間の温度差は、少なくとも１４０℃である。【選択図】図２
2008288538.tif 000002
【特許請求の範囲】
【請求項１】
発光領域と、該発光領域の第１の側に配置されたｐ型領域と、該発光領域の第２の側に配置されたｎ型領域とを含む半導体構造体を備え、
前記発光領域の前記第１の側にある前記半導体構造体の厚さの少なくとも１０％がインジウムを含むことを特徴とするデバイス。
【請求項２】
前記発光領域の前記第１の側にある前記半導体構造体の厚さの少なくとも２５％がインジウムを含む、請求項１に記載のデバイス。
【請求項３】
前記発光領域の前記第１の側にある前記半導体構造体の厚さの少なくとも５０％がインジウムを含む、請求項１に記載のデバイス。
【請求項４】
前記発光領域の前記第１の側にある前記半導体構造体の厚さの少なくとも６０％がインジウムを含む、請求項１に記載のデバイス。
【請求項５】
前記発光領域が少なくとも５００ｎｍのピーク波長を有する光を放出するように構成されている、請求項１に記載のデバイス。
【請求項６】
前記ｎ型領域の部分が第１の温度で成長させられ、
前記発光領域の前記第１の側にあるインジウムを含む領域の部分が第２の温度で成長させられ、
前記第１の温度と前記第２の温度との間の差が少なくとも１４０℃である、請求項１に記載のデバイス。
【請求項７】
前記発光領域の前記第１の側にあるインジウムを含む前記領域がＩｎＧａＮ及びＡｌＩｎＧａＮの一方である、請求項１に記載のデバイス。
【請求項８】
半導体発光デバイスを製造する方法であって、
第１の温度でｎ型領域の部分を成長させる段階と、
第２の温度でインジウムを含むｐ型領域の部分を成長させる段階と、
前記ｎ型領域と前記ｐ型領域との間に配置されたＩＩＩ族窒化物発光層を成長させる段階と、を含み、
前記第１の温度と前記第２の温度との間の差が少なくとも１４０℃である、
ことを特徴とする方法。
【請求項９】
前記第１の温度と前記第２の温度との間の差が少なくとも１５０℃である、請求項８に記載の方法。
【請求項１０】
前記第１の温度が少なくとも１０００℃である、請求項８に記載の方法。
【請求項１１】
前記第２の温度が少なくとも９００℃より低い、請求項８に記載の方法。
【請求項１２】
前記第２の温度で成長させられた前記ｐ型領域の前記部分がＡｌＩｎＧａＮである、請求項８に記載の方法。
【請求項１３】
前記第２の温度で成長させられた前記ｐ型領域の前記部分がＩｎＧａＮである、請求項８に記載の方法。
【請求項１４】
前記第２の温度で成長させられた前記ｐ型領域の前記部分のＩｎＮ組成が４％より低い、請求項１３に記載の方法。
【請求項１５】
ｐ型領域の部分を成長させる段階が、Ｎ2を含む環境下で前記ｐ型領域の前記部分を成長させることを含む、請求項８に記載の方法。
【請求項１６】
前記ＩＩＩ族窒化物発光層が第１の量子井戸層である請求項８に記載の方法であって、
前記第１の量子井戸の上にある障壁層を成長させる段階と、
前記障壁層の上にある第２の量子井戸を成長させる段階と、
をさらに含む方法。
【請求項１７】
前記発光層が少なくとも５００ｎｍのピーク波長を有する光を放出するように構成されている、請求項８に記載の方法。
【請求項１８】
前記ｎ型領域及び前記ｐ型領域に電気的に接続されたコンタクトを形成する段階と、
前記発光領域の上にカバーを配置する段階と、
をさらに含む、請求項８に記載の方法。
【請求項１９】
前記ｎ型領域が単結晶領域である、請求項８に記載の方法。
【請求項２０】
前記ｐ型領域が前記発光層の第１の側に配置され、前記ｎ型領域が該発光層の第２の側に配置され、
前記第２の温度で成長させられた前記ｐ型領域の前記部分が、前記発光層の第１の側にある全ての半導体層の厚さの少なくとも１０％である、請求項８に記載の方法。
【請求項２１】
半導体発光デバイスを製造する方法であって、
インジウムを含む少なくとも１つの層を備えるｎ型領域を成長させる段階と、
第１の温度でｐ型領域の部分を成長させる段階と、
第２の温度で、前記ｎ型領域と前記ｐ型領域との間に配置されたＩＩＩ族窒化物発光層を成長させる段階と、
を含み、
前記第１の温度と前記第２の温度との差が１５０℃未満である、ことを特徴とする方法。
【請求項２２】
前記第１の温度が９００℃より低い、請求項２１に記載の方法。
【請求項２３】
前記第１の温度で成長させられたｐ型領域の前記部分がインジウムを含む、請求項２１に記載の方法。
【請求項２４】
前記発光層が少なくとも５００ｎｍのピーク波長を有する光を放出するように構成されている、請求項２１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＩＩ族窒化物発光デバイスにおけるｐ型層に関する。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤｓ）、共振空洞型発光ダイオード（ＲＣＬＥＤｓ）、垂直空洞型レーザ・ダイオード（ＶＣＳＥＬｓ）、及びエッジ発光型レーザを含む半導体発光デバイスは、現在入手可能な最も効率の良い光源の部類に入る。可視スペクトルの全域で動作可能な高輝度発光デバイスを製造する上で、現在興味のある材料系は、ＩＩＩ−Ｖ族半導体、特に、ＩＩＩ族窒化物材料とも呼ばれる、ガリウム、アルミニウム、インジウム、及び窒素の２成分、３成分、及び４成分合金を含む。通常、ＩＩＩ族窒化物発光デバイスは、有機金属化学気相堆積法（ＭＯＣＶＤ）、分子線エピタキシ法（ＭＢＥ）、又は他のエピタキシャル法を用いて、サファイア、シリコン・カーバイド、ＩＩＩ族窒化物、又は他の適切な基板上に、種々の組成とドーパント濃度をもった半導体層の積層体をエピタキシャルに成長させることによって製造される。その積層体は、基板上に形成された、例えばＳｉでドープされた１つ又はそれ以上のｎ型層と、そのｎ型層の上に形成された発光又は活性領域と、活性領域の上に形成された、例えばＭｇでドープされた１つ又はそれ以上のｐ型層とを含むことが多い。導電性基板上に形成されるＩＩＩ族窒化物デバイスは、デバイスの両側に形成されたｐコンタクト及びｎコンタクトを有することができる。ＩＩＩ族窒化物デバイスは、サファイアなどの絶縁基板上に、両方のコンタクトをデバイスの同じ側に有するように製造されることが多い。
【０００３】
図１は、絶縁基板上に成長させられた、従来のＩＩＩ族窒化物ＬＥＤを示す。図１のデイバスは、サファイア基板３０の上面に順次積層された、ＧａＮ又はＡｌＮバッファ層３１、ｎ型ＧａＮ層３２、ＩｎＧａＮ活性層３３、ｐ型ＡｌＧａＮ層３４、及びｐ型ＧａＮ層３５を含む。層３３、３４、及び３５の一部が、エッチングにより取り除かれ、ｎ型ＧａＮ層３２の一部を露出し、次いで、ｎ側電極６が、ｎ型ＧａＮ層３２の露出した部分上に形成される。ｐ側電極５が、残りのｐ型ＧａＮ層３５の上面に形成される。
【０００４】
ｎ型層３２の成長後、活性層３３を成長させるために、成長温度が下げられる。成長温度は、活性層３３の中へのＩｎＮの取り込みに影響を及ぼす。一般に、成長温度が低いほど、より多くのインジウムが層の中に取り込まれるので、所望のレベルでインジウムを取り込むために、低い成長温度が必要とされる。低い温度で活性層３３を成長させた後、ｐ型ＡｌＧａＮ層３４及びｐ型ＧａＮ層３５を成長させるために、温度が上げられる。
【発明の開示】
【課題を解決するための手段】
【０００５】
本発明の実施形態において、半導体構造体が、発光領域と、該発光領域の第１の側に配置されたｐ型領域と、該発光領域の第２の側に配置されたｎ型領域とを含む。発光領域の第１の側にある半導体構造体の厚さの少なくとも１０％は、インジウムを含む。こうした半導体発光デバイスの幾つかの例は、ｎ型領域を成長させ、ｐ型領域を成長させ、ｎ型領域とｐ型領域との間に配置された発光層を成長させることによって、形成することができる。
【発明を実施するための最良の形態】
【０００６】
図２は、本発明の実施形態による、デバイス内に組み込まれた半導体構造体の一部を示す。ｎ型領域２０は、典型的には、最初に、適切な成長基板の上に成長させられる。ｎ型領域２０は、例えば、ｎ型としてもよく又は意図的にドープされていないものでもよい、バッファ層又は核生成層のような準備層と、成長基板の後の剥離、又は基板除去後の半導体構造体の薄層化を容易にするように設計された剥離層と、発光領域が光を効率的に放出するのに望ましい特定の光学特性又は電気特性のために設計されたｎ型デバイス層とを含む、様々な組成とドーパント濃度をもった多くの層を含むことができる。
【０００７】
発光領域２２は、ｎ型領域２０の上に成長させられる。発光領域は、１つ又はそれ以上の厚い発光層又は薄い発光層を含むことができる。適切な発光領域の例は、例えば、５０オングストロームより厚い厚さを有する単一の発光層を含む発光領域と、障壁層により分離された、例えば、各々が２０オングストロームから３０オングストロームまでの間の厚さを有する多重量子井戸発光層を含む多重量子井戸発光領域とを含む。可視光、特に、近紫外線から緑色までの光を放出するように構成されたＩＩＩ族窒化物デバイスにおいて、発光層は、ＩｎＧａＮとすることができる。
ｐ型領域２４が、発光領域２２の上に成長させられる。ｎ型領域２０と同じように、ｐ型領域２４は、様々な組成、厚さ、及びドーパント濃度をもった多くの層を含むことができる。
【０００８】
ＩＩＩ族窒化物発光デバイス内のｎ型領域は、通常、１０００℃より高い温度で成長させられるＧａＮであることが多い。ＩｎＧａＮ発光層は、十分な量のインジウムを取り込むように、ｎ型領域の成長温度よりもずっと低い温度で成長させなければならない。例えば、近紫外線から緑色までの光を放出するように構成された発光層は、８％から２０％までの間のＩｎＮ組成を有することができ、８５０℃から７００℃までの間の温度で成長させることができ、８００℃から７１５℃までの間の温度で成長させられることが多い。ｎ型領域の成長温度に対する発光層の低い成長温度により、成長表面上にＶ形状のピット欠陥が形成されることが多い。
【０００９】
デバイス表面にＶ形状のピット欠陥が存在する場合、例えば、凹ませられた表面の上に形成されたメタライゼーション層を中断することによって、それらのＶ形状のピット欠陥がデバイスの性能を低下させることがある。一般に、ｐ型層について、デバイス表面を滑らかにすることが望ましい。従って、横方向の成長を促進し、任意のピット欠陥を充填するために、図１のデバイス内の活性領域３３に隣接したｐ型ＡｌＧａＮ層又はｐ型ＧａＮ層３４の成長温度は、通常、例えば９００℃より高いなど、活性領域の成長温度より高いものである。
【００１０】
しかしながら、ｐ型層３４の成長温度が活性領域３３の成長温度よりかなり高い場合には、デバイス性能を低下させることもある他の構造欠陥が、発光層内に、又は多重量子井戸活性領域内の量子井戸層と障壁層との間の界面に、形成されることがある。
本発明の実施形態によると、ｐ型領域の組成と、デバイスの他の部分の成長温度に対する成長温度、環境、及び使用される前駆体のような、ｐ型領域が成長させられる成長条件が、デバイスの性能を改善するように選択される。
【００１１】
通常のｐ型ＧａＮ層ではなく、ＩｎＮ含有ｐ型層の使用は、ｐ型領域の成長中にピットの拡大及び／又は形成を防止するか又は減少させることによって、デバイスの信頼性を改善することができる。ＩｎＮ含有ｐ型層は、Ｎ2環境、Ｈ2環境、又は混合されたＮ2環境とＨ2環境の下で成長させることができる。様々な実施形態において、典型的にはＩｎＧａＮ層又はＡｌＩｎＧａＮ層において、発光領域のｐ側にある半導体構造体の全厚の少なくとも１０％、少なくとも２５％、少なくとも５０％、又は少なくとも６０％が、インジウムを含む。幾つかの実施形態において、発光領域のｐ側にある半導体構造体の一部は、ＧａＮ層のような、ＩｎＮを含有しない薄い層と交互配置されたＩｎＮを含有する薄い層の超格子、又は比較的低いＩｎＮ組成の薄い層と交互配置された比較的高いＩｎＮ組成の薄い層の超格子から構成される。幾つかの例において、こうした超格子は、４％ＩｎＮまでの超格子層にわたって平均ＩｎＮ組成を有することができる。
【００１２】
幾つかの実施形態において、ｎ型領域は、ｐ型領域よりずっと高い温度で成長させられる。ｎ型領域の一部は、第１の温度で成長させられ、ｐ型領域の一部は、第２の温度で成長させられる。第１の温度と第２の温度との間の差は、少なくとも１４０℃であり、より好ましくは少なくとも１５０℃である。第２の温度は、典型的には、第１の温度より低い。上述のように、ｎ型領域２０は、意図的にドープされていない層を含む、様々な温度で成長させられた、様々なドーパント濃度をもつ多くの層を含むことができる。上述された第１の温度は、例えば、電流の拡散、又は金属コンタクトへの電気経路の提供といった光学機能又は電気機能を果たす層のような、単結晶のｎ型層のための成長温度である。上述された第１の温度は、単結晶層よりずっと低い温度で成長させられることが多く、かつ、非ドープのものとすることができる、核生成層又はバッファ層のための成長温度ではない。幾つかの実施形態において、第１の温度は、少なくとも１０００℃であり、第１の温度で成長させられたｎ型層は、ＧａＮ、ＡｌＧａＮ、又はＡｌＩｎＧａＮである。幾つかの実施形態において、ｎ型領域は、１０００℃よりも低い温度で成長させられた、ＩｎＧａＮ層又はＡｌＩｎＧａＮ層のような、少なくとも１つのＩｎＮ含有層を含む。ｎ型領域がＩｎＮ含有層を含む実施形態においては、ｐ型領域（多くの場合、ＩｎＮ含有層）の一部の成長温度と発光層の成長温度との間の差は、１５０℃より少ない。
【００１３】
幾つかの実施形態において、ｎ型領域における成長温度とは少なくとも１４０℃異なる温度で成長させられたｐ型領域２４の一部は、少なくとも８３０℃の温度で成長させられる。一例において、ｐ型領域２４の一部は、８４０℃から９１０℃までの間の温度で成長させられた、０％ＩｎＮから４％ＩｎＮまでの間の組成を有するＩｎＧａＮである。
【００１４】
ｐ型領域２４は、異なる目的のために最適化された多数の領域を含むことが多く、非ドープ層を含むことができる。例えば、発光領域２２に隣接して、電流を発光領域内に閉じ込め、かつ、発光領域をキャッピングするための１つ又はそれ以上の層を配置することができる。そのようなキャッピング層及び／又は閉じ込め層は、１００オングストロームより薄い厚さ、或いは、例えば２００オングストロームから６００オングストロームまでといった、約数百オングストロームのオーダーの厚さを有することができる。電流の拡散、及び発光領域の成長により引き起こされるピットの充填のための１つ又はそれ以上の層を、発光領域に最も近い領域の上に形成することができる。そのような電流拡散層は、例えば、５００オングストロームから１２００オングストロームまでといった、数百オングストロームから数千オングストロームまでのオーダーの厚さを有することができる。金属コンタクトを配置することができる１つ又はそれ以上のコンタクト層を電流拡散層の上に形成することができる。このようなコンタクト層は、例えば、１００オングストロームから４００オングストロームまでといった、数百オングストロームのオーダーの厚さを有することができる。幾つかの実施形態において、ｎ型領域における成長温度とは少なくとも１４０℃異なる温度で成長させられたｐ型領域２４の一部は、ｐ型層であり、電流の拡散、及び発光領域の成長により引き起こされるピットの充填のための領域の一部又は全てである。種々の実施形態において、ｎ型領域における成長温度とは少なくと１４０℃異なる１４０℃の温度で成長させられたｐ型領域２４の一部は、発光領域のｐ側における半導体構造体の全厚の少なくとも１０％、少なくとも２５％、少なくとも５０％、又は少なくとも６０％を占める。
【００１５】
幾つかの実施形態において、ｐ型領域は、９１０℃より低い温度で成長された、ＩｎＧａＮ層又はＡｌＩｎＧａＮ層のような、ＩｎＮ含有層を含む。ここで述べられる温度とは、キャリア温度、すなわち反応装置内にウェハが配置されるキャリアの温度である。ｐ型領域の成長中に、例えば、発光層が成長させられる比較的低い温度から、ＩｎＮ含有ｐ型層が成長させられる比較的高い温度まで、或いは、例えば、発光領域の近くのＧａＮ又は低ＩｎＮ組成層が成長させられる比較的高い温度から、ＩｎＮ含有ｐ型層が成長させられる比較的低い温度まで、温度を傾斜させることができる。例えば、発光層内の比較的高いＩｎＮ組成から、ＩｎＮ含有ｐ型層内の比較的低いＩｎＮ組成まで、或いは、例えば、発光領域の近くのＧａＮ又は低ＩｎＮ組成層から、ＩｎＮ含有ｐ型層内の比較的高いＩｎＮ組成まで、ＩｎＮ組成を傾斜させることができる。
【００１６】
図３及び図４において、「高」温ｐ型層は、ｐ層成長温度とｎ層成長温度との間の差が１４０℃より少ないデバイスを指し、「低」温ｐ型層は、ｐ層成長温度とｎ層成長温度との間の差が少なくとも１４０℃である、本発明の実施形態によるデバイスを指す。
【００１７】
図３は、高温ｐ型ＧａＮ層（図３の星印）を組み込んだデバイス、及び低温ｐ型ｌｎＧａＮ層（図３の三角印）を組み込んだデバイスに関する、波長の関数としての外部量子効率のプロットである。外部量子効率は、デバイスの取り出し効率とデバイスの内部量子効率の積である。内部量子効率は、発光領域に与えられたキャリアに対する、発光領域によって生成された光子の割合として定義される。図３に示されるデバイスの取り出し効率は一定であり、よって、図３に示されるデバイス間の外部量子効率の増加は、内部量子効率の増加を示す。
【００１８】
図３に示されるように、低温ｐ型ｌｎＧａＮ層は、高温ｐ型ＧａＮ層を有するデバイスに優る改善された量子効率を提供する。５２５ｎｍの波長において、例えば、高温ｐ型ＧａＮ層を有するデバイスは、約１の相対的な外部量子効率を有する。低温ｐ型ｌｎＧａＮ層の場合、相対的な外部量子効率は、１．６より上に改善する。外部量子効率の改善は、ｐ型領域の成長温度が低下した結果、発光層内に形成される又は活性領域内の量子井戸層と障壁層との間の界面に形成される、構造欠陥がより少なくなるためである。
【００１９】
図４は、高温ｐ型ＧａＮ層を組み込んだデバイス、及び低温ｐ型ｌｎＧａＮ層を組み込んだデバイスに関する、波長の関数としての一定の電流密度における順電圧のプロットである。図４に示されるように、低温ｐ型層が高温ｐ型ＧａＮ層と置き換えられるとき、順電圧は著しく増加しない。例えば、５２５ｎｍにおいて、高温ｐ型ＧａＮ層を有するデバイスは、約２.８９Ｖの電圧を有していた。低温ｐ型ｌｎＧａＮ層を有するデバイスは、２.９４Ｖから２.９７Ｖまでの間の順電圧を有していた。
【００２０】
図３及び図４に示されるデータを提供するデバイスの原子間力顕微鏡の画像により、低温ｐ型ｌｎＧａＮ層を有するデバイスにおいては、デバイスの表面においてピットが開いたままであることが確認される。当業者であれば、これらのピットが、低温ｐ型層を有するデバイスの信頼性の問題を引き起こし得ると考えるが、発明者は、低温ｐ型層が高温ｐ型ＧａＮ層と置き換えられたとき、信頼性の顕著な変化を観察しなかった。
図２に示される半導体構造体は、発光デバイスの任意の構成に含ませることができる。図５及び図６は、図２の構造体を組み込んだフリップチップ型デバイスを示す。図７は、図２の構造体を組み込んだ薄層デバイスを示す。
【００２１】
図５は、大型接合デバイス（すなわち、１平方ミリメートルより大きいか又はそれに等しい面積）の平面図である。図６は、図５に示されるデバイスの、示される軸方向から見た断面図である。図５及び図６はまた、図２に示される半導体構造体と共に用いることができるコンタクトの配置も示す。図５及び図６のデバイスは、この引用により本明細書に組み入れられる米国特許第６，８２８，５８６号により詳細に説明されている。図２に示され、種々の例において上述された全体の半導体構造体が、完成デバイスの一部として残る成長基板１０上に成長させられたエピタキシャル構造体１１０として図６に示される。複数のビアが、その内部でｎ型コンタクト１１４が図２のｎ型領域２０に電気的に接触するように、形成される。ｐ型コンタクト１１２は、図２のｐ型領域２４の残りの部分に形成される。ビア内に形成される個々のｎ型コンタクト１１４は、導電性領域１１８によって電気的に接続される。デバイスは、図５及び図６に示される配向に対して反転させ、光が基板１０を通してデバイスから取り出されるようにコンタクト側面を下にしてマウント（図示せず）上に取り付けてもよい。ｎ型コンタクト１１４及び導電性領域１１８は、ｎ型接続領域１２４によってマウントに電気的に接触する。ｎ型接続領域１２４の下で、ｐ型コンタクト１１２は、誘電体１１６によってｎ型コンタクト１１４、導電性領域１１８、及びｎ型接続領域１２４から絶縁される。ｐ型コンタクト１１２は、ｐ型接続領域１２２によってマウントに電気的に接触する。ｐ型接続領域１２２の下で、ｎ型コンタクト１１４及び導電性領域１１８は、誘電体１２０によってｐ型接続領域１２２から絶縁される。
【００２２】
図７は、成長基板が除去される薄層デバイスの断面図である。図７に示されるデバイスは、通常の成長基板５８上に図７の半導体構造体５７を成長させ、デバイス層をホスト基板７０に接合し、次いで成長基板５８を除去することによって形成することができる。例えば、ｎ型領域２０は、基板５８上に成長させられる。ｎ型領域２０は、バッファ層又は核生成層などの随意的な準備層と、成長基板の剥離、又は基板除去後のエピタキシャル層の薄層化を促進するための随意的な剥離層とを含むことができる。発光領域２２は、ｎ型領域２０の上に成長させられ、続いてｐ型領域２４の上に成長させられる。例えば、オーム・コンタクト層、反射層、障壁層、及び接合層を含む１つ又はそれ以上の金属層７２は、ｐ型領域２４の上に堆積させられる。
【００２３】
次に、デバイス層が、金属層７２の露出表面を介して、ホスト基板７０に接合される。典型的には金属である１又はそれ以上の接合層（図示せず）は、エピタキシャル構造体とホスト基板との間の熱圧着又は共晶接合のための適合性材料として機能することができる。適切な接合層金属の例は、金及び銀を含む。ホスト基板７０は、成長基板が除去された後のエピタキシャル層の機械的な支持物となり、かつ、ｐ型領域２４への電気的接触を与える。ホスト基板７０は、一般に、導電性（すなわち、約０.１Ωｃｍより小さい）であるように、熱伝導性であるように、エピタキシャル層の熱膨張係数と適合する熱膨張係数（ＣＴＥ）を有するように、そして強いウェハ接合を形成するのに十分に平坦（すなわち、粗さの２乗平均平方根が約１０ｎｍより小さい）であるように、選択される。適切な材料には、例えば、Ｃｕ、Ｍｏ、Ｃｕ／Ｍｏ、及びＣｕ／Ｗなどの金属と、例えば、Ｐｄ、Ｇｅ、Ｔｉ、Ａｕ、Ｎｉ、Ａｇの１つ又はそれ以上を含むオーム・コンタクトを有するＳｉ、及びオーム・コンタクトを有するＧａＡｓのような、金属コンタクトを備えた半導体と、ＡｌＮ、圧縮ダイヤモンド、又は化学気相堆積法で成長させたダイヤモンド層などのセラミックスと、が含まれる。
【００２４】
デバイス層は、デバイスのウェハ全体がホストのウェハに接合される形態で、ウェハのスケールでホスト基板７０に接合し、次いで、接合後に個々のデバイスが切り分けられるようにすることができる。代替的に、デバイスのウェハは、個々のデバイスに切り分け、次いで各デバイスをダイのスケールでホスト基板７０に接合することもできる。
【００２５】
ホスト基板７０と金属層７２との間の界面に、例えば金属接合層（図示されず）の間の界面に形成される耐久性金属接合のような耐久性接合を形成するために、ホスト基板７０及び半導体構造体５７が、高温高圧で互いに圧着される。接合のための温度及び圧力範囲は、その下限は生成される接合の強度によって制限され、上限はホスト基板構造、メタライゼーション、及びエピタキシャル構造の安定性によって制限される。例えば、高温及び／又は高圧は、エピタキシャル層の分解、金属コンタクトの層間剥離、拡散障壁の破壊、又はエピタキシャル層の成分材料のガス抜け、を起こす可能性がある。適切な温度範囲は、例えば、約２００℃から約５００℃までである。適切な圧力範囲は、例えば、約１００ｐｓｉから約３００ｐｓｉまでである。次いで、成長基板５８が除去される。
【００２６】
サファイア製成長基板を除去するために、基板５８と半導体構造体５７との間の界面の一部は、基板５８を通して、高フルエンスのパルス紫外レーザにステップ・アンド・リピート・パターン法で露光される。露光される部分は、レーザ照射によって生じる衝撃波を遮断するために、デバイスの結晶層を通してエッチングされたトレンチによって隔離することができる。レーザの光子エネルギーは、サファイア（幾つかの実施形態ではＧａＮ）に隣接する結晶層のバンド・ギャップより高く、従ってパルス・エネルギーは、サファイアに隣接するエピタキシャル材料の初めの１００ｎｍ以内で熱エネルギーに有効に変換される。十分に高いフルエンス（すなわち、約５００ｍＪ／ｃｍ2より大きい）と、光子エネルギーがＧａＮのバンドギャップより高く、サファイアの吸収端より低い（すなわち、約３．４４ｅＶから約６ｅＶまでの間の）条件において、初めの１００ｎｍ以内の温度は、ナノ秒スケールで、ＧａＮがガリウムと窒素ガスに分解して基板５８からエピタキシャル層を放出するのに十分に高い１０００℃より高い温度にまで上昇する。生じる構造体は、ホスト基板７０に接合した半導体構造体５７を有する。幾つかの実施形態においては、成長基板は、エッチング、ラッピング、又はそれらの組み合わせなどの他の手段によって除去できる。
【００２７】
成長基板が除去された後、半導体構造体５７は、例えば基板５８に最も近接したｎ型領域２０及び低材質の部分を除去するために、薄くすることができる。エピタキシャル層は、例えば、化学的機械研磨法、通常のドライ・エッチング法、又は光電気化学エッチング法（ＰＥＣ）によって薄くすることができる。エピタキシャル層の最上面は、取り出す光量を増加させるために、テクスチャ加工又は粗面化することができる。次に、コンタクト（図示せず）がｎ型領域２０の露出面上に形成される。そのｎコンタクトは、例えば、グリッドとすることができる。Ｎコンタクトの真下にある層は、ｎコンタクトの真下の発光領域２２の一部からの発光を防止するために、例えば、水素を注入することができる。輝度又は変換効率をさらに向上させるために、当技術分野において既知の二色性素子又は偏光子などの補助光学素子を放射面に適用することができる。
【００２８】
図８は、米国特許第６，２７４，９２４号内により詳細に記載されている、パッケージされた発光デバイスの分解図である。放熱スラグ１００は、挿入成型されたリードフレーム内に配置される。挿入成型リードフレームは、例えば、電気的経路を与える金属フレーム１０６の周りに成型された充填プラスチック材料１０５である。スラグ１００は、随意的な反射カップ１０２を含むことができる。発光デバイス・ダイ１０４は、上記の実施形態中で説明されたどのデバイスであってもよいが、スラグ１００に直接に、又は熱伝導性補助マウント１０３を介して間接的に取り付けられる。光学レンズであってもよいカバー１０８を加えることもできる。
【００２９】
本発明を詳細に説明したが、当業者は、本開示が与えられるならば、ここで説明された本発明の着想の精神から離れることなしに、本発明に変更を加えることができることを認識するであろう。従って、本発明の範囲が図示され説明された特定の実施形態に限定されることは、意図されない。
【図面の簡単な説明】
【００３０】
【図１】従来技術のＩＩＩ族窒化物ＬＥＤを示す。
【図２】本発明の実施形態によるデバイスを示す。
【図３】高温ｐ型ＧａＮ層を組み込んだデバイス、及び低温ｐ型ｌｎＧａＮ層を組み込んだデバイスに関する、波長の関数としての外部量子効率のプロットである。
【図４】高温ｐ型ＧａＮ層を組み込んだデバイス、及び低温ｐ型ｌｎＧａＮ層を組み込んだデバイスに関する、波長の関数としての順電圧のプロットである。
【図５】大型接合フリップチップ発光デバイスの平面図である。
【図６】大型接合フリップチップ発光デバイスの断面図である。
【図７】薄層発光デバイスを示す。
【図８】パッケージされた発光デバイスの分解図である。
【符号の説明】
【００３１】
２０  ｎ型領域
２２  発光領域
２４  ｐ型領域
５７  半導体構造体
５８  基板
７０  ホスト基板
７２  金属層
【図１】
2008288538.tif 000003
【図２】
2008288538.tif 000004
【図３】
2008288538.tif 000005
【図４】
2008288538.tif 000006
【図５】
2008288538.tif 000007
【図６】
2008288538.tif 000008
【図７】
2008288538.tif 000009
【図８】
2008288538.tif 000010
【外国語明細書】
2008288538.tif 000011
2008288538.tif 000012
2008288538.tif 000013
2008288538.tif 000014
2008288538.tif 000015
2008288538.tif 000016
2008288538.tif 000017
2008288538.tif 000018
2008288538.tif 000019
2008288538.tif 000020
2008288538.tif 000021
2008288538.tif 000022
2008288538.tif 000023
2008288538.tif 000024
2008288538.tif 000025
2008288538.tif 000026
2008288538.tif 000027
2008288538.tif 000028