(57)【要約】      （修正有）【課題】半導体パッケージ及びこれを用いた表示装置において、ＩＣチップの入力端子と出力端子数が異なる場合、インターポーザ基板を必要以上に大型化させることなく、接続端子及び配線を配置することを可能とするテープキャリア型半導体パッケージを提供する。【解決手段】半導体チップ２が、インターポーザ基板３を介してフィルム基板４に接続される半導体パッケージにおいて、半導体チップは、対向する２辺に、複数の端子６，７をそれぞれ有し、さらに、インターポーザ基板において、インターポーザ基板の中心より、２辺のうち端子数が少ない一方の側にずれて接続されていることを特徴とする。【選択図】図２
2008091790.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップが、インターポーザ基板を介してフィルム基板に接続される半導体パッケージにおいて、
前記半導体チップの中心位置と前記インターポーザ基板の中心位置が異なることを特徴とする半導体パッケージ。
【請求項２】
半導体チップが、インターポーザ基板を介してフィルム基板に接続される半導体パッケージにおいて、
前記半導体チップは、少なくとも対向する２辺に、複数の端子をそれぞれ有し、
さらに、前記インターポーザ基板において、前記インターポーザ基板の中心より、前記対向する２辺のうち端子数が少ない一方の側にずれて接続されていることを特徴とする半導体パッケージ。
【請求項３】
半導体チップが、インターポーザ基板を介してフィルム基板に接続される半導体パッケージにおいて、
前記半導体チップは、少なくとも対向する２辺に、複数の端子をそれぞれ有し、
前記インターポーザ基板は、少なくとも対向する２辺に、前記フィルム基板に接続されるフィルム基板接続端子をそれぞれ有し、さらに、前記フィルム基板接続端子の内側に、前記半導体チップの対向する２辺に配置された複数の端子と接続される半導体チップ接続端子を複数有し、
前記インターポーザ基板の対向する２辺それぞれにおける、前記フィルム基板接続端子と前記半導体チップ接続端子との距離は、前記半導体チップ接続端子の端子数の少ない方において、もう一方よりも短いことを特徴とする半導体パッケージ。
【請求項４】
半導体チップが、インターポーザ基板を介してフィルム基板に接続される半導体パッケージにおいて、
前記半導体チップは、少なくとも対向する２辺に、複数の端子をそれぞれ有し、
前記フィルム基板はデバイスホールを有するとともに、前記半導体チップは前記デバイスホール内に位置し、
さらに前記デバイスホールの対向する２辺それぞれにおける、前記半導体チップ端面と前記デバイスホール端面との距離は、前記半導体チップの対向する２辺のうち端子数の少ない方において、もう一方よりも短いことを特徴とする半導体パッケージ。
【請求項５】
前記半導体チップの対向する２辺のうちの一方の辺には、前記半導体チップへの入力信号端子が配置され、他方の辺には前記半導体チップからの出力信号端子が配置されていることを特徴とする請求項２から４の何れかに記載の半導体パッケージ。
【請求項６】
前記出力信号端子の端子数は、前記入力信号端子の端子数より多いことを特徴とする請求項５に記載の半導体パッケージ。
【請求項７】
前記インターポーザ基板は、シリコンからなることを特徴とする請求項１から６の何れかに記載の半導体パッケージ。
【請求項８】
前記半導体チップが、液晶ドライバであることを特徴とする請求項１から７の何れかに記載の半導体パッケージ。
【請求項９】
請求項１から８の何れかに記載の半導体パッケージを備えた表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体パッケージ及びこれを用いた表示装置に関する。特にインターポーザ基板を介して、ＩＣチップとフィルム基板とを接続するテープキャリア型半導体パッケージ及びこれを用いた表示装置に関する。
【背景技術】
【０００２】
近年、半導体装置が搭載される電子機器の高機能化に伴い、半導体装置の小型化及び集積化が図られ、様々なタイプの半導体パッケージが開発されている。そのパッケージの一つとして、ＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）あるいはＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）と呼ばれるテープキャリア型の半導体パッケージが提案されている。
【０００３】
ＴＣＰ半導体パッケージは、フィルム基材上に銅箔等の金属パターンにより形成されたリードを有するパッケージであり、フィルム基材に形成された貫通孔（デバイスホール）からリード先端が突出して形成されたフライングリードに、ＩＣチップがフリップチップ接続されて実装される。フィルム基材が柔軟性を有するため折り曲げが可能であり、また多端子ファインピッチ化が可能であるとともに、既存のフリップチップボンディング技術で対応可能なことから、液晶表示装置に代表される薄型表示装置のドライバＩＣ用パッケージとして多用されてきた。
【０００４】
ＣＯＦ半導体パッケージは、従来のＴＣＰ半導体パッケージのようなフライングリードを持たず、リードがフィルム基材により支持された構造を持つ。このため、より薄い配線材（銅箔）を用いることができるので、さらにファインピッチのリード形成を可能とするパッケージ技術であり、半導体パッケージの小型化及び集積化の要求により、近年多く利用されるようになってきている。
【０００５】
また、ＣＯＦ半導体パッケージの一つの形態として、図８に示したような、インターポーザ基板（中間基板）を有するＣＯＦ半導体パッケージがある（特許文献１参照）。この形態のＣＯＦ半導体パッケージ３１は、１つの半導体パッケージの中に中間基板３３（インターポーザ基板）を内蔵させ、パッケージ内部でＩＣチップ３２とインターポーザ基板３３との接続を行うことにより、半導体素子を高密度に実装することが可能である。
【０００６】
また、半導体パッケージは、例えば液晶表示装置のような、搭載される電子機器の高性能化に伴うＩＣチップの入出力端子の多ピン化によって、さらなるファインピッチ化が求められる傾向にある。
【特許文献１】特開２００４−２０７５６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記のようなインターポーザ基板を有するテープキャリア型半導体パッケージでは、インターポーザ基板上に接続端子及び配線を設けるが、接続端子数の増加により、インターポーザ基板の大型化に伴う半導体パッケージの大型化が避けられないという問題があった。
【０００８】
さらに、インターポーザ基板は、例えばシリコン等の半導体材料で形成されるため、インターポーザ基板の大型化によるコスト増加が避けられないという問題があった。
【０００９】
特に、ＩＣチップの入力端子数と出力端子数が異なる場合においては、インターポーザ基板の端子数が少ない側のインターポーザ基板のスペースは、端子数が多い側のインターポーザ基板のスペースに対して、不必要に大きく、半導体パッケージを大型化させる要因となっていた。
【００１０】
そこで、インターポーザ基板を必要以上に大型化させることなく、接続端子及び配線を配置することを可能とするテープキャリア型半導体パッケージを提供することを目的とする。
【００１１】
特に、ＩＣチップの入力端子数と出力端子数が異なる場合において、インターポーザ基板を必要以上に大型化させることなく、接続端子及び配線を配置することを可能とするテープキャリア型半導体パッケージを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の第１の局面に係る半導体パッケージは、半導体チップが、インターポーザ基板を介してフィルム基板に接続される半導体パッケージにおいて、半導体チップの中心位置とインターポーザ基板の中心位置が異なることを特徴とする。
【００１３】
本発明の第２の局面に係る半導体パッケージは、半導体チップがインターポーザ基板を介してフィルム基板に接続される半導体パッケージにおいて、半導体チップは少なくとも対向する２辺に複数の端子をそれぞれ有し、さらに、インターポーザ基板において、インターポーザ基板の中心より、対向する２辺のうち端子数が少ない一方の側にずれて接続されていることを特徴とする。なお、対向する２辺以外の辺にも端子を配置してもよい。
【００１４】
本発明の第３の局面に係る半導体パッケージは、半導体チップがインターポーザ基板を介してフィルム基板に接続される半導体パッケージにおいて、半導体チップは少なくとも対向する２辺に複数の端子をそれぞれ有し、インターポーザ基板はすくなくとも対向する２辺にフィルム基板に接続されるフィルム基板接続端子をそれぞれ有し、さらに、フィルム基板接続端子の内側に、半導体チップの対向する２辺に配置された複数の端子と接続される半導体チップ接続端子を複数有し、インターポーザ基板の対向する２辺それぞれにおける、フィルム基板接続端子と半導体チップ接続端子との距離は、半導体チップ接続端子の端子数の少ない方において、もう一方よりも短いことを特徴とする。
【００１５】
本発明の第４の局面に係る半導体パッケージは、半導体チップが、インターポーザ基板を介してフィルム基板に接続される半導体パッケージにおいて、半導体チップは、少なくとも対向する２辺に複数の端子をそれぞれ有し、フィルム基板はデバイスホールを有するとともに、半導体チップはデバイスホール内に位置し、さらにデバイスホールの対向する２辺それぞれにおける、半導体チップ端面とデバイスホール端面との距離は、前記半導体チップの対向する２辺のうち端子数の少ない方において、もう一方よりも短いことを特徴とする。
【００１６】
本発明の半導体パッケージは、さらに、半導体チップの対向する２辺のうちの一方の辺には半導体チップへの入力信号端子が配置され、他方の辺には半導体チップからの出力信号端子が配置されていることを特徴とする。
【００１７】
本発明の半導体パッケージは、さらに、出力信号端子の端子数は、入力信号端子の端子数より多いことを特徴とする。
【００１８】
本発明の半導体パッケージは、さらに、インターポーザ基板は、シリコンからなることを特徴とする。
【００１９】
本発明の半導体パッケージは、さらに、半導体チップが、液晶ドライバであることを特徴とする。
【００２０】
本発明の表示装置は、上記の何れかの半導体パッケージを備えたことを特徴とする。
【発明の効果】
【００２１】
本発明の半導体パッケージによれば、インターポーザ基板を必要以上に大型化させることなく、接続端子及び配線を配置することが可能となる。
【００２２】
また、インターポーザ基板に用いられる高価なシリコン等の半導体材料の量を抑えることができ、コスト増加を抑えることが可能となる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について図を参照して説明する。なお、ここでは、本発明の半導体パッケージを採用した液晶ドライバパッケージを例示して説明を行う。
【００２４】
（実施の形態１）
図１は、本発明の実施の形態１に係る液晶ドライバパッケージの平面図である。図２は、図１に示した液晶ドライバパッケージを切断面線Ａ−Ａ´から見た断面図である。さらに図３は、液晶ドライバ２とインターポーザ基板３の接続を説明するための図である。以下、図１、図２及び図３を参照して、液晶ドライバパッケージの概略構成について説明を行う。
【００２５】
本実施形態の液晶ドライバパッケージ１は、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）半導体パッケージであり、少なくとも液晶ドライバ２（半導体チップ）とインターポーザ基板３とフィルム基板４を有し、液晶ドライバ２はインターポーザ基板３を介してフィルム基板４に接続されている。また、液晶ドライバ２、インターポーザ基板３及びフィルム基板４の間には、封止樹脂５が充填され、それぞれの間の接続部が補強・固定されている。ここで、封止樹脂５は、一般にアンダーフィル材と呼ばれ、絶縁性の樹脂（例えば、エポキシ樹脂、シリコーン樹脂、ポリイミド樹脂等）が用いられる。
【００２６】
液晶ドライバ２は、少なくとも１つ以上の液晶駆動回路（不図示）を備えており、液晶表示装置を駆動する。そのため、液晶ドライバには、インターポーザ基板と対向する面（以下、下面と記す）に、画像データ信号等を入力するための画像信号入力用接続端子６と、液晶駆動信号を出力するための駆動信号出力用接続端子７とが設けられている。液晶駆動回路の数は、搭載される液晶表示装置によって異なり、限定されるものではない。
【００２７】
インターポーザ基板３は、半導体材料、好ましくはシリコンから構成される。インターポーザ基板３上には、液晶ドライバ２の下面に設けられた画像信号入力用接続端子６及び駆動信号出力用接続端子７とフリップチップ実装するための液晶ドライバ接続端子８ａ（入力側）・８ｂ（出力側）が形成されている。さらに、液晶ドライバ接続端子８ａ・８ｂが設けられている面と同一面内に、液晶ドライバ接続端子８ａ・８ｂから配線１１が設けられており、その配線１１の先端部１３上にフィルム基板接続端子１０ａ・１０ｂを介してフィルム基板４と接続されている。
【００２８】
フィルム基板４は、液晶ドライバ２を収めるデバイスホール９を有し、デバイスホール９周辺部にインターポーザ基板３のフィルム基板接続端子１０ａ（入力側）・１０ｂ（出力側）との接続端子が設けられている。接続端子ピッチは、インターポーザ基板３の配線先端部１３上のフィルム基板接続端子ピッチ（３５μｍ以上）と対応しており、インターポーザ基板３と接続可能となっている。
【００２９】
フィルム基板４には、インターポーザ基板３のフィルム基板接続端子１０a・１０ｂから液晶表示装置（不図示）と接続されるための配線１２ｂ、及び画像入力制御部（不図示）と接続されるための配線１２ａが設けられている。さらに、フィルム基板４上には、インターポーザ基板３との接続部を除いて、絶縁性のソルダーレジスト１４（熱性コーティング材）が設けられ、フィルム基板４に設けられている配線をほこりや水から保護し、ショート等の欠陥が起こり難い構成となっている。
【００３０】
また、フィルム基板４上の配線１２ａ・１２ｂは好ましくは銅箔であり、蒸着、エッチングまたは印刷等の方法により、配線パターンが形成される。特に、配線を銅箔に限らない場合、印刷による形成が簡易であり好適である。さらに、フィルム基板４には、曲げ加工し易いように、ポリイミド（ＰＩ）やポリエチレンテレフタレート（ＰＥＴ）等の有機フィルムなどの可撓性が高い素材が用いられる。
【００３１】
次に、液晶ドライバ２とインターポーザ基板３の接続及びインターポーザ基板３とフィルム基板４の接続について、図３を参照してさらに詳しく説明する。
【００３２】
ここで、インターポーザ基板３に設けられた液晶ドライバ接続端子８ａ・８ｂから伸びる配線１１は、フィルム基板４に接続される先端部１３に近づくに従って、その配線間隔は広がっている。具体的に示すと、液晶ドライバ接続端子８ｂのピッチは２５μｍ以下であるが、配線１１の先端部１３のピッチは３５μｍ以上にすることも可能である。このように、インターポーザ基板３を仲介することによって、ＩＣプロセスレベルのファインピッチをフィルム基板レベルの電極ピッチに変換することが可能となる。従って、フィルム基板のフィルム及び配線について、従来の材料を用いることでき、また、その実装方法に関しても、既存の技術が適用可能である。
【００３３】
液晶ドライバ２とインターポーザ基板３の接続には、ファインピッチに対応するため、比較的硬く且つ融点の高い金属または合金製バンプが用いられる。例えば、金（Ａｕ）バンプを用いたＡｕ−Ａｕ接合を適用することができる。これにより、バンプの変形が抑えられ、隣り合うバンプ間での接触の問題を解決できるので、２５μｍ程度まで端子ピッチを縮小することが可能となり、液晶ドライバの多出力化を可能にしている。
【００３４】
一方、インターポーザ基板３とフィルム基板（不図示）の接続は、液晶ドライバ２との接続端子より広いピッチ、例えば３５〜１００μｍ程度のピッチを持つ端子間の接続とすることができる。接続はインターポーザ基板３の配線１１の先端部１３のフィルム基板接続端子１０a・１０ｂのＡｕバンプとフィルム基板４上の配線１２ａ・１２ｂの先端部に施されたスズとの金−スズ共晶接続で行う。また、Ａｕバンプのような高価な接続電極を形成せず、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ）あるいは異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｐａｓｔｅ）を用いた一括ボンディングを適用することも可能である。
【００３５】
また、このようなＡＣＦ／ＡＣＰボンディングを採用することによって、接続する電極に突起電極が不要であることから、インターポーザ基板３の工程簡略化も期待できる。
【００３６】
次に、インターポーザ基板上の液晶ドライバ２の接続位置について詳細に述べる。
【００３７】
図４は、液晶ドライバパッケージの平面図（図１）と断面図（図２）の一部構成部品を対応するように示し、さらに、断面から見た、液晶ドライバ２の中心線Ｂとインターポーザ基板の中心線Ｃを表した図である。
【００３８】
図４を参照して、インターポーザ基板３上の液晶ドライバ２は、液晶ドライバ２の短辺中心線Ｂが、インターポーザ基板３の短辺中心線Ｃよりも左側（入力側）になるように設けられている。または、端子間の距離で定義すると、画像信号入力用端子６（又は液晶ドライバ接続端子８ａ）からフィルム基板接続端子１０ａまでの距離Ｌ１は、駆動信号出力用接続端子７（又は液晶ドライバ接続端子８ｂ）からフィルム基板接続端子１０ｂまでの距離Ｌ２より短くなるように、液晶ドライバ２はインターポーザ基板３上に設けられている。
【００３９】
あるいは、デバイスホール９と、その中に位置する液晶ドライバ２との関係でみれば、液晶ドライバ２の端面と前記デバイスホール端面との距離は、液晶ドライバの対向する２辺のうち画像信号入力用端子６（又は液晶ドライバ接続端子８ａ）側Ｌ３において、駆動信号出力用接続端子７（又は液晶ドライバ接続端子８ｂ）側Ｌ４よりも短くなるように、液晶ドライバ２とインターポーザ基板３はフィルム基板４上に設けられている。
【００４０】
液晶ドライバ２は、搭載される液晶表示装置の高微細化に対応するために、多出力化が求められ、出力端子数が入力端子数に比べて多い構成である。従って、インターポーザ基板３に配線を設けるのに、端子数（配線数）の多い出力側においては、入力側に比べて、ピッチ変換の為の十分な領域を用意する必要がある。
【００４１】
そこで、上記構成にすることにより、インターポーザ基板３の液晶ドライバ出力側において、より多くの領域を割り当てることが可能となる。また、入力側においては、端子数（配線数）が少ないために、ピッチ変換のための領域は、出力側に比べて小さくてよい。よって、入力側には出力側の領域より小さい領域を割り当てることにより、効率的にインターポーザ基板上の領域を用いることができ、インターポーザ基板３の大型化を避けることが可能となる。
【００４２】
ここで、インターポーザ基板上の配線のパターンについて詳細に説明し、端子数（配線数）が多い方において、ピッチ変換の為により大きい領域が必要となる理由について述べる。図５（ａ）・（ｂ）は、２種類のインターポーザ基板上の配線パターンの一部を示した図である。
【００４３】
インターポーザ基板（半導体基板）上の配線の斜線部（インターポーザ基板からフィルム基板までの直線部に対して斜めに設けられている配線部分）は、直線部に対して４５°の角度を持って配置される（デザインルール）。また、本実施形態では、配線幅は５μｍ、配線間隔は２μｍであり、配線幅が配線間隔より広い為に、配線が折り曲げられて設けられる箇所（直線部と斜線部の交点、以下交点と記す）では、配線同士が接触しないように、交点をずらして配線を設ける必要がある。
【００４４】
従って、図５に示したような２種類の配線パターンが考えられる。共に交点をずらして配線が設けられている為、端子数（配線数）が多くなるにしたがって、距離Ｌａ及びＬｂが長くなり、インターポーザ基板上に配線ピッチ変換の為の領域がより多く必要となる。
【００４５】
よって、インターポーザ基板上に、端子数（配線数）の多い出力側で、端子数の少ない入力側に比べて、ピッチ変換の為により大きい領域が必要となる。
【００４６】
また、液晶ドライバの多出力化に伴い、図６のような出力端子のパターンが考えられる。図３のように一列に出力端子を配列するより、出力端子を千鳥状に配列することにより、配線部分より大きな電極幅を必要とする端子部において隣接する端子同士が干渉しなので、さらにファインピッチ化が可能となり、これにより液晶ドライバの大型化を避けることが可能となる。
【００４７】
このような千鳥状の駆動信号出力用接続端子７のパターンを採用した場合でも、液晶ドライバ２がインターポーザ基板３上で入力側にずらして設けられている本発明の構成は適用可能である。本発明は、出力端子数が入力端子数に比べて多いほど効果的であるので、多出力化に対応した配線数の多い千鳥状の端子パターンでは特に有効である。
【００４８】
また、液晶ドライバの多出力化に伴い、インターポーザ基板３上の配線先端部１３、フィルム基板接続端子１０a・１０ｂと接続されるフィルム基板４の先端部が千鳥状のパターンにしてもよい。（不図示）
【００４９】
さらに、液晶ドライバ２をインターポーザ基板３上で入力側にずらして設けることにより、図４に示したように基板間に異なった長さの間隔Ｌ３（入力側）及び間隔Ｌ４（出力側）が生じる。半導体パッケージ１の製造工程として、液晶ドライバ２、インターポーザ基板３及びフィルム基板４をそれぞれ接続した後に、その間に封止樹脂５を充填するが、封止樹脂５を注入するため、ある程度の大きさの間隔が必要となる。つまり、液晶ドライバ２とフィルム基板４の間隔をある程度保つ必要があるが、間隔Ｌ４において封止樹脂５を注入できるほどの間隔が確保できるので、一方の間隔Ｌ３が狭くても樹脂注入は実現される。従って、液晶ドライバの入力側のフィルム基板との間隔がより狭くなる本実施形態は、半導体パッケージの小型化に有効である。
【００５０】
上記の例では、インターポーザ基板の２辺に配置された複数の端子それぞれが、入力用及び出力用と分けられているが、これに限定されない。例えば、出力用の端子の増加に伴い、入力側の一部の領域を出力側の端子領域に設定することも可能である。この構成により、インターポーザ基板上を入力側から一部出力側に配線が引き回されて設けられることになる。よって、インターポーザ基板上のスペースを、さらに効率的に活用することができ、半導体パッケージの大型化を避けることが可能となる。
【００５１】
（実施の形態２）
実施の形態１では、ＣＯＦ液晶ドライバパッケージを例示して説明したが、本発明は、ＴＣＰ半導体パッケージにも適用が可能である。実施の形態２は、本発明を適用したＴＣＰ液晶ドライバパッケージについて説明する。
【００５２】
図７は、実施の形態１の説明で用いた図４に対応した図であり、ＴＣＰ液晶ドライバパッケージ２１の平面図と断面図を示し、各構成部品の位置関係を表した図である。
【００５３】
図７を参照して、本実施形態のＴＣＰ半導体パッケージ２１も、液晶ドライバ２２がインターポーザ基板２３を介して、フィルム基板２４に接続されている構成である。しかし、フィルム基板２４はデバイスホールに突出したフライングリード２５を有し、インターポーザ基板２３とフィルム基板２４は、フライングリード２５を介して、フィルム基板２４の配線が形成された面の裏面からボンディング接続されている点で、ＣＯＦ半導体パッケージと異なる。
【００５４】
本実施形態においても、インターポーザ基板上の領域を効率的に活用し、半導体パッケージの大型化を避ける本発明が適用されている。実施の形態１のＣＯＦ液晶ドライバパッケージと同様に、インターポーザ基板２３上の液晶ドライバ２２は、液晶ドライバ２２の中心線Ｄが、インターポーザ基板２３の中心線Ｅよりも左側（入力側）になるように設けられている。または、端子間の距離で定義すると、画像信号入力用端子２６（又は液晶ドライバ接続端子２８ａ）からフィルム基板接続端子３０ａまでの距離Ｌ５は、駆動信号出力用接続端子２７（又は液晶ドライバ接続端子２８ｂ）からフィルム基板接続端子３０ｂまでの距離Ｌ６より短くなるように、液晶ドライバ２２はインターポーザ基板２３上に設けられている。
【００５５】
本構成にすることにより、インターポーザ基板２３上で、出力端子側のピッチ変換の為の領域を効率的に用いることができ、結果として、インターポーザ基板２３を必要以上に大型化させることなく、接続端子及び配線を配置することが可能となる。
【００５６】
本明細書においては、液晶ドライバを例示して説明したが、インターポーザ基板を用いたテープキャリア型半導体パッケージであれば、本発明は適用可能である。また、半導体チップの出力端子数が入力端子数より多い半導体パッケージに限らず、対向する２辺に配置された端子数が異なる半導体チップを収容する半導体パッケージであれば、本発明は適用可能である。
【００５７】
なお、今回開示された実施形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の技術的範囲は特許請求の範囲によって画定され、また特許請求の範囲の記載等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態１の半導体パッケージの平面図である。
【図２】本発明の実施の形態１の半導体パッケージの断面図である。
【図３】本発明の実施の形態１の半導体パッケージの半導体チップとインターポーザ基板の接続を示す図である。
【図４】本発明の実施の形態１の半導体パッケージの半導体チップとインターポーザ基板との接続位置関係を示す図である。
【図５】インターポーザ基板上の配線パターンの一部を示した図である。
【図６】本発明の実施の形態１の半導体パッケージの半導体チップとインターポーザ基板の接続を示す図である。
【図７】本発明の実施の形態２の半導体パッケージの半導体チップとインターポーザ基板との接続位置関係を示す図である。
【図８】特開２００４−２０７５６６号公報に記載のＣＯＦ半導体パッケージの断面図である。
【符号の説明】
【００５９】
１．液晶ドライバパッケージ
２．液晶ドライバ
３．インターポーザ基板
４．フィルム基板
５．封止樹脂
６．画像信号入力用接続端子
７．駆動信号出力用接続端子
８ａ．液晶ドライバ接続端子（入力）
８ｂ．液晶ドライバ接続端子（出力）
９．デバイスホール
１０ａ．フィルム基板接続端子（入力）
１０ｂ．フィルム基板接続端子（出力）
１１．配線（インターポーザ基板）
１２ａ．配線（フィルム基板・入力）
１２ｂ．配線（フィルム基板・出力）
１３．配線先端部（インターポーザ基板）
１４．ソルダーレジスト
２１．液晶ドライバパッケージ（ＴＣＰ）
２２．液晶ドライバ
２３．インターポーザ基板
２４．フィルム基板
２５．フライングリード
２６．画像信号入力用接続端子
２７．駆動信号出力用接続端子
２８ａ．液晶ドライバ接続端子（入力）
２８ｂ．液晶ドライバ接続端子（出力）
３０ａ．フィルム基板接続端子（入力）
３０ｂ．フィルム基板接続端子（出力）
３１．半導体パッケージ
３２．ＩＣチップ
３３．インターポーザ基板
【図１】
2008091790.tif 000003
【図２】
2008091790.tif 000004
【図４】
2008091790.tif 000005
【図５】
2008091790.tif 000006
【図７】
2008091790.tif 000007
【図８】
2008091790.tif 000008
【図３】
2008091790.tif 000009
【図６】
2008091790.tif 000010
【手続補正書】
【提出日】平成19年12月19日(2007.12.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体チップと、フィルム基板と、インターポーザ基板とを備え、前記半導体チップが、前記インターポーザ基板を介して前記フィルム基板に接続される半導体パッケージにおいて、
前記半導体チップの中心位置と前記インターポーザ基板の中心位置が異なることを特徴とする半導体パッケージ。
【請求項２】
半導体チップと、フィルム基板と、インターポーザ基板とを備え、前記半導体チップが、前記インターポーザ基板を介して前記フィルム基板に接続される半導体パッケージにおいて、
前記半導体チップは、少なくとも対向する２辺に、複数の端子をそれぞれ有し、
さらに、前記インターポーザ基板において、前記インターポーザ基板の中心より、前記対向する２辺のうち端子数が少ない一方の側にずれて接続されていることを特徴とする半導体パッケージ。
【請求項３】
半導体チップと、フィルム基板と、インターポーザ基板とを備え、前記半導体チップが、前記インターポーザ基板を介して前記フィルム基板に接続される半導体パッケージにおいて、
前記半導体チップは、少なくとも対向する２辺に、複数の端子をそれぞれ有し、
前記インターポーザ基板は、少なくとも対向する２辺に、前記フィルム基板に接続されるフィルム基板接続端子をそれぞれ有し、さらに、前記フィルム基板接続端子の内側に、前記半導体チップの対向する２辺に配置された複数の端子と接続される半導体チップ接続端子を複数有し、
前記インターポーザ基板の対向する２辺それぞれにおける、前記フィルム基板接続端子と前記半導体チップ接続端子との距離は、前記半導体チップ接続端子の端子数の少ない方において、もう一方よりも短いことを特徴とする半導体パッケージ。
【請求項４】
半導体チップと、フィルム基板と、インターポーザ基板とを備え、前記半導体チップが、前記インターポーザ基板を介して前記フィルム基板に接続される半導体パッケージにおいて、
前記半導体チップは、少なくとも対向する２辺に、複数の端子をそれぞれ有し、
前記フィルム基板はデバイスホールを有するとともに、前記半導体チップは前記デバイスホール内に位置し、
さらに前記デバイスホールの対向する２辺それぞれにおける、前記半導体チップ端面と前記デバイスホール端面との距離は、前記半導体チップの対向する２辺のうち端子数の少ない方において、もう一方よりも短いことを特徴とする半導体パッケージ。
【請求項５】
前記半導体チップの対向する２辺のうちの一方の辺には、前記半導体チップへの入力信号端子が配置され、他方の辺には前記半導体チップからの出力信号端子が配置されていることを特徴とする請求項２から４の何れかに記載の半導体パッケージ。
【請求項６】
前記出力信号端子の端子数は、前記入力信号端子の端子数より多いことを特徴とする請求項５に記載の半導体パッケージ。
【請求項７】
前記インターポーザ基板は、シリコンからなることを特徴とする請求項１から６の何れかに記載の半導体パッケージ。
【請求項８】
前記半導体チップが、液晶ドライバであることを特徴とする請求項１から７の何れかに記載の半導体パッケージ。
【請求項９】
請求項１から８の何れかに記載の半導体パッケージを備えた表示装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本発明の第１の局面に係る半導体パッケージは、半導体チップと、フィルム基板と、インターポーザ基板とを備え、前記半導体チップが、前記インターポーザ基板を介して前記フィルム基板に接続される半導体パッケージにおいて、半導体チップの中心位置とインターポーザ基板の中心位置が異なることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
本発明の第２の局面に係る半導体パッケージは、半導体チップと、フィルム基板と、インターポーザ基板とを備え、前記半導体チップが、前記インターポーザ基板を介して前記フィルム基板に接続される半導体パッケージにおいて、半導体チップは少なくとも対向する２辺に複数の端子をそれぞれ有し、さらに、インターポーザ基板において、インターポーザ基板の中心より、対向する２辺のうち端子数が少ない一方の側にずれて接続されていることを特徴とする。なお、対向する２辺以外の辺にも端子を配置してもよい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明の第３の局面に係る半導体パッケージは、半導体チップと、フィルム基板と、インターポーザ基板とを備え、前記半導体チップが、前記インターポーザ基板を介して前記フィルム基板に接続される半導体パッケージにおいて、半導体チップは少なくとも対向する２辺に複数の端子をそれぞれ有し、インターポーザ基板はすくなくとも対向する２辺にフィルム基板に接続されるフィルム基板接続端子をそれぞれ有し、さらに、フィルム基板接続端子の内側に、半導体チップの対向する２辺に配置された複数の端子と接続される半導体チップ接続端子を複数有し、インターポーザ基板の対向する２辺それぞれにおける、フィルム基板接続端子と半導体チップ接続端子との距離は、半導体チップ接続端子の端子数の少ない方において、もう一方よりも短いことを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明の第４の局面に係る半導体パッケージは、半導体チップと、フィルム基板と、インターポーザ基板とを備え、前記半導体チップが、前記インターポーザ基板を介して前記フィルム基板に接続される半導体パッケージにおいて、半導体チップは、少なくとも対向する２辺に複数の端子をそれぞれ有し、フィルム基板はデバイスホールを有するとともに、半導体チップはデバイスホール内に位置し、さらにデバイスホールの対向する２辺それぞれにおける、半導体チップ端面とデバイスホール端面との距離は、前記半導体チップの対向する２辺のうち端子数の少ない方において、もう一方よりも短いことを特徴とする。