(57)【要約】【課題】低消費電力で、複数の周波数帯域に対応するパルスを生成するパルス生成器を提供する。【解決手段】本発明に係るパルス生成器１０は、遅延部３から出力された遅延信号ＤＬ０〜ＤＬ１５に基づいて基準パルスＳＱＡ１〜ＳＱＡ７と基準パルスＳＱＢ１〜ＳＱＢ５とをそれぞれ生成し、基準パルスＳＱＡ１〜ＳＱＡ７を列とした送信パルスＡと基準パルスＳＱＢ１〜ＳＱＢ５を列とした送信パルスＢをそれぞれ生成する。基準パルスＳＱＡ，ＳＱＢは、パルス幅がそれぞれ異なるため、送信パルスＡ，Ｂの時間幅もそれぞれ異なり、複数の周波数帯域に対応するパルスを生成することができる。【選択図】図１
2008288732.tif 000002
【特許請求の範囲】
【請求項１】
パルス通信を行う送信機に備えられ、当該送信機によって送信される送信パルスを生成するパルス生成器であって、
直列に接続された複数の遅延素子を有し、各遅延素子において同一の遅延時間で入力信号を遅延した遅延信号をそれぞれ出力する遅延部と、
上記遅延信号に基づいて、送信パルスを生成するための複数の基準パルスを生成する基準パルス生成部と、
上記基準パルス生成部から出力された各基準パルスを基準パルス列として送信パルスを生成する送信パルス生成部とを備え、
上記基準パルス生成部は複数備えられ、複数の基準パルス生成部において生成される基準パルスの時間幅は、それぞれ異なることを特徴とするパルス生成器。
【請求項２】
複数の送信パルスを合成して出力することを特徴とする請求項１に記載のパルス生成器。
【請求項３】
複数の送信パルスの全てもしくは特定の組み合わせを同時に出力することを特徴とする請求項１に記載のパルス生成器。
【請求項４】
複数の送信パルスのうち、一つの送信パルスを選択し出力することを特徴とする請求項１に記載のパルス生成器。
【請求項５】
パルス通信を行う送信機であって、
請求項１〜４のいずれか１項に記載のパルス生成器を備えたことを特徴とする送信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特にＵＷＢ通信に用いられるパルスを生成するパルス生成器、およびそれを用いた送信機に関する。
【背景技術】
【０００２】
無線通信に関する各国の法令の改正により、新たに低い電力密度で広帯域を使用するＵＷＢ（Ultra Wide Band）通信に通信帯域が開放され、注目を集めている。
【０００３】
ＵＷＢ通信にはいくつかの通信方式が提案されているが、そのなかでインパルスＵＷＢ方式は、回路構成が簡単で消費電力が小さいため、バッテリーで駆動する小型デバイスの通信に適用が検討されている。
【０００４】
インパルスＵＷＢ方式は、数ナノ秒〜数十ナノ秒のオーダーのパルスを通信ビットの伝達に使用する。送信機は、パルス生成器によって一定間隔で、ＰＳＫ（Phase Shift Keying）変調、ＯＯＫ（On Off Keying）変調、ＰＰＭ（Pulse Position Modulation）変調などにより変調を行ったパルスを生成し受信機に送信することによりデータ通信を行う。パルス生成器は、各国の法令により空中への電波の放射が許可されている通信帯域と最大放射電力の規定とに収まるように、特定のパルスを生成する。
【０００５】
ＵＷＢ通信において電波の放射が許可されている通信帯域は、約３ＧＨｚ〜約１０ＧＨｚの間であるため、一般的にインパルスＵＷＢ方式のパルス生成器では、利用する帯域幅のパルス包絡線波形を生成し、当該パルスと利用する帯域の中心周波数の発振器から出力された信号とを乗算器を用いて乗算することにより目的とする帯域にアップコンバートしてパルスを生成する。しかしながら、上記発振器と乗算器とを用いた構成においては、発振器と乗算器とを常時動作させておく必要があり、消費電力が増加する。
【０００６】
そこで、特許文献１に開示されているパルス生成器１０２においては、発振器と乗算器とを用いない構成を採用し、送信機の消費電力を低減している。パルス生成器１０２は、図１２（特許文献１における図３に相当）に示すように、遅延制御機能を持つ遅延回路１０５と、方形波パルス発生ユニット１０６と、振幅制御ユニット１０７とによって構成されている。
【０００７】
遅延回路１０５は、入力されたパルス発生間隔を周期とする基準クロック（ＣＬＫ）を遅延する。方形波パルス発生ユニット１０６は、遅延回路１０５から出力された遅延時間の異なる信号同士を比較することで一段分の遅延時間差に相当する時間幅を持つ方形波パルス列を生成する。また、方形波パルス発生ユニット１０６は、生成した方形波パルス列を入力するチップ値に従い位相変調を行う。振幅制御ユニット１０７は、方形波パルス発生ユニット１０６から方形波パルス列を受け取り、所定の振幅の信号を出力することによりパルスを生成する。特許文献１の送信機は、パルス生成器１０２により生成されたパルスをＰＡ（Power Amplifier）１０３により増幅し、アンテナ１０４により空中に放射することで送信を行う。
【特許文献１】特開２００６−２２９６７７号公報（２００６年８月３１日公開）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ＵＷＢ通信においては、アメリカ、日本、ヨーロッパ等の各国において法令において空中に電波を放射可能な周波数帯域が異なる。従って、パルスを放射する周波数帯域を各国で切り替える必要がある。また、利用可能な周波数帯域を分割した各周波数帯域をチャネルとして使用し、特定のチャネルが干渉により通信が困難な状況になった場合、他のチャネルに切り替えて通信を行うことが考えられる。
【０００９】
特許文献１のパルス生成器１０２においては、生成する複数のパルスは位相変調を行ったもので、全て単一の周波数帯域内であるため、上述のような使用する周波数帯域の切り替えが行えないという問題がある。
【００１０】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、低消費電力で、複数の周波数帯域に対応するパルスを生成するパルス生成器、およびそれを備えた送信機を実現することにある。
【課題を解決するための手段】
【００１１】
本発明に係るパルス生成器は、パルス通信を行う送信機に備えられ、当該送信機によって送信される送信パルスを生成するパルス生成器であって、直列に接続された複数の遅延素子を有し、各遅延素子において同一の遅延時間で入力信号を遅延した遅延信号をそれぞれ出力する遅延部と、上記遅延信号に基づいて、送信パルスを生成するための複数の基準パルスを生成する基準パルス生成部と、上記基準パルス生成部から出力された各基準パルスを基準パルス列として送信パルスを生成する送信パルス生成部とを備え、上記基準パルス生成部は複数備えられ、複数の基準パルス生成部において生成される基準パルスの時間幅は、それぞれ異なることを特徴としている。
【００１２】
また、本発明に係る送信機は、パルス通信を行う送信機であって、上記パルス生成器を備えたことを特徴としている。
【００１３】
上記の構成によれば、本発明に係るパルス生成器は、複数の基準パルス生成部を備え、当該複数の基準パルス生成部においてそれぞれ生成される基準パルスの時間幅がそれぞれ異なる。よって、複数の送信パルスの時間幅がそれぞれ異なる。従って、複数の周波数帯域に対応するパルスを生成することができる。
【００１４】
また、上記パルス生成器は、発振器と乗算器とを別途用いる必要がない。従って、消費電力を低減できる。
【００１５】
以上により、低消費電力で、複数の周波数帯域に対応するパルスを生成するパルス生成器、およびそれを備えた送信機を実現することができるという効果を奏する。
【００１６】
本発明に係るパルス生成器は、複数の送信パルスを合成して出力することが好ましい。また、本発明に係るパルス生成器は、複数の送信パルスの全てもしくは特定の組み合わせを同時に出力することが好ましい。また、本発明に係るパルス生成器は、複数の送信パルスのうち、一つの送信パルスを選択して出力することが好ましい。
【００１７】
上記のように複数の送信パルスを同時に出力する構成であれば、例えば特定のパルスを送信する周波数帯域に干渉が発生して通信が困難な状況になった場合でも、他の周波数帯域で送信するパルスに切り替えて通信を行い、通信状況の劣化を低減することができるというさらなる効果を奏する。
【００１８】
また、複数の送信パルスのいずれかにより、あるいは特定の組み合わせにより、多値化を行い、通信容量を増大させることができるというさらなる効果を奏する。
【発明の効果】
【００１９】
本発明の一つに係るパルス生成器は、パルス通信を行うための送信パルスを生成するパルス生成器であって、直列に接続された複数の遅延素子を有し、各遅延素子において同一の遅延時間で入力信号を遅延した遅延信号をそれぞれ出力する遅延部と、上記遅延信号に基づいて、送信パルスを生成するための複数の基準パルスを生成する基準パルス生成部と、上記基準パルス生成部から出力された各基準パルスを基準パルス列として送信パルスを生成する送信パルス生成部とを備え、上記基準パルス生成部は複数備えられ、複数の基準パルス生成部において生成される基準パルスの時間幅は、それぞれ異なることを特徴としている。
【００２０】
これにより、低消費電力で、複数の周波数帯域に対応するパルスを生成するパルス生成器を実現することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２１】
〔実施の形態１〕
本発明の一実施形態について、図１〜図８に基づいて説明すると以下の通りである。なお、説明の便宜上、同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。
【００２２】
図１は、パルス生成器１０を備えた送信機２０の構成を示している。
【００２３】
送信機２０は、ＵＷＢ（Ultra Wide Band）通信用の送信機、特にインパルスＵＷＢ方式の送信機であり、通信に用いられるパルス（送信パルス）を生成するパルス生成器１０、パルス生成器１０から出力された送信パルスをＵＷＢ通信に許可されている放射マスクに収まるように帯域制限するバンドパスフィルタ（ＢＰＦ）１１、およびＢＰＦ１１から出力された送信パルスを受信機へ送信するアンテナ１２を備えている。
【００２４】
パルス生成器１０は、トグルフリップフロップ（Ｔ−ＦＦ）１、遅延制御部２、遅延部３、基準パルス生成部４、および送信パルス生成部５を備え、周波数の異なる複数の送信パルス（本実施形態では、２種類の送信パルスＡおよび送信パルスＢ）を生成し、これらの送信パルスのうちいずれかを出力する（実際には、必要な送信パルスのみを生成して出力する）。なお、本実施形態では、パルスによる送信ビット（送信データ）の変調方式として、ＯＯＫ（On Off Keying）変調を用いているとする。
【００２５】
図２は、パルス生成器１０のＴ−ＦＦ１の出力（ＴＱ）、遅延部３の出力（ＤＬ０〜ＤＬ１５）、および基準パルス生成部４の出力（ＳＱＡ１〜ＳＱＡ７，ＳＱＢ１〜ＳＱＢ５）のタイミングチャートである。
【００２６】
Ｔ−ＦＦ１は、図２に示すように、入力されたビットクロックＢＣＫの立ち上がり時に、入力された送信ビット列Ｄの値が「１」であれば出力ＴＱの値が現在の値から反転（「０」⇔「１」）するフリップフロップである。送信ビット列Ｄは、ビットクロックＢＣＫに同期している。
【００２７】
図３は、遅延制御部２および遅延部３の構成を示している。
【００２８】
遅延制御部２は、遅延回路２２、インバータ２３、分周回路２４，２５、位相比較器２６、およびバイアス制御回路２７を備え、ＰＬＬ（Phase Lock Loop）回路として機能し、バイアス制御回路２７から供給するバイアス電圧によって遅延部３を構成する遅延素子２１の遅延時間を制御する。
【００２９】
遅延回路２２は、複数の遅延素子２１（本実施形態では、５個の遅延素子）が直列接続されて構成されている。遅延素子２１は、バイアス制御回路２７から供給されるバイアス電圧により遅延時間が制御可能なインバータなどで構成されており、すべて同じ構造である。インバータ２３は、論理反転を行うインバータで、可能な限り高速に動作するものが望ましい。遅延回路２２およびインバータ２３からなるループは、ＶＣＯ（Voltage Controlled Oscillator）を構成しており、バイアス制御回路２７により制御されるバイアス電圧により、発振周波数が制御される。
【００３０】
分周回路２４は、上記ＶＣＯの出力を所定の倍率に分周し、分周回路２５は、基準クロックＣＫを所定の倍率に分周する。基準クロックＣＫは、送信パルスの周波数を決めるときの基準となるクロックである。位相比較器２６は、分周回路２４，２５からそれぞれ出力された信号の位相を比較し、その位相差情報をバイアス電圧制御回路２７に出力する。バイアス電圧制御回路２７は、位相比較器２６の位相差情報から位相差が所定の精度内となるようにバイアス電圧を制御する。これらにより、上記ＶＣＯは、一定時間が経過すると、基準クロックＣＫに対し、分周回路２４，２５の倍率により決定される比に従った一定周波数で発振する。
【００３１】
遅延制御部２は、遅延回路２２の遅延素子２１の遅延時間が所定の遅延時間となるように上記ＶＣＯの発振周波数を以上のようにして選択し、そのときのバイアス電圧制御回路２７のバイアス電圧を遅延部３に供給することにより、遅延部３を構成する遅延素子２１の遅延時間を制御する。
【００３２】
例えば、基準クロックＣＫが１００ＭＨｚで、分周回路２４の分周率が１６倍、分周回路２５の分周率が１倍に設定された場合、遅延制御部２がロック後の上記ＶＣＯの発振クロックは、１００ＭＨｚ×１６／１＝１６００ＭＨｚ＝１．６ＧＨｚとなる。遅延回路２２の遅延素子２１一段当たりの遅延量は、１．６ＧＨｚ×５＝８ＧＨｚのクロック周期に相当する１／８．０ＧＨｚ＝１２５ｐｓｅｃ（ピコ秒）となる。
【００３３】
遅延部３は、複数の遅延素子２１（本実施形態では、１５個の遅延素子）が直列接続されて構成され、初段の遅延素子２１には、Ｔ−ＦＦ１の出力ＴＱが入力される。各遅延素子２１は、同一の遅延時間で入力信号を遅延した遅延信号（ＤＬ１〜ＤＬ１５）をそれぞれ出力する。なお、遅延信号ＤＬ０は、Ｔ−ＦＦ１の出力ＴＱそのものである。Ｔ−ＦＦ１の出力ＴＱ（ＤＬＯ）と遅延信号の一部（ＤＬ２、ＤＬ３、ＤＬ４、ＤＬ６、ＤＬ１２、ＤＬ１４、およびＤＬ１５）とを図２に示している。
【００３４】
図４は、基準パルス生成部４および送信パルス生成部５の構成を示している。
【００３５】
基準パルス生成部４は、遅延部３から出力された遅延信号ＤＬに基づいて、送信パルスを生成するための基準パルスを生成する。基準パルス生成部４は、スイッチ３１，３２、パルスＡ用基準パルス生成部３３、およびパルスＢ用基準パルス生成部３４を備えている。
【００３６】
スイッチ３１，３２は、波形選択信号ＳＬに基づいて、いずれか一方がＯＮ状態（閉状態）となると他方がＯＦＦ状態（開状態）となり、遅延部３から出力された遅延信号ＤＬのうち所定の遅延信号ＤＬをパルスＡ用基準パルス生成部３３，パルスＢ用基準パルス生成部３４に入力する。
【００３７】
パルスＡ用基準パルス生成部３３は、スイッチ３１を介して入力された遅延信号ＤＬに基づいて、基準パルスＳＱＡを生成する。パルスＢ用基準パルス生成部３４は、スイッチ３２を介して入力された遅延信号ＤＬに基づいて、基準パルスＳＱＢを生成する。
【００３８】
送信パルス生成部５は、基準パルス生成部４から出力された基準パルスを基準パルス列として送信パルスを生成する。送信パルス生成部５は、パルスＡ用生成部３５、パルスＢ用生成部３６、およびスイッチ３７を備えている。
【００３９】
パルスＡ用生成部３５は、パルスＡ用基準パルス生成部３３から出力された基準パルスＳＱＡに基づいて送信パルスＡ（ＰＷＡ）を生成する。パルスＢ用生成部３６は、パルスＢ用基準パルス生成部３４から出力された基準パルスＳＱＢに基づいて送信パルスＢ（ＰＷＢ）を生成する。
【００４０】
スイッチ３７は、波形選択信号ＳＬに基づいて、スイッチ３１，３２の動作に連動して動作する。すなわち、送信パルスＡ，Ｂのうち生成された送信パルスを出力させるように動作する。
【００４１】
図５は、パルスＡ用基準パルス生成部３３およびパルスＡ用生成部３５の構成を示している。図６は、パルスＡ用基準パルス生成部３３およびパルスＡ用生成部３５の各出力を示しており、図６（ａ）はパルスＡ用基準パルス生成部３３の出力ＳＱＡであり、図６（ｂ）はパルスＡ生成部３５における加算器４３の出力ＭＰＡであり、図６（ｃ）はパルスＡ用生成部３５における加算器４４の出力ＰＰＡであり、図６（ｄ）はパルスＡ用生成部３５の出力ＰＷＡである。
【００４２】
パルスＡ用基準パルス生成部３３は、複数のＸＯＲ（eXclusive OR：排他的論理和回路）４１を備えている。ＸＯＲ４１には、遅延部３から出力された遅延信号ＤＬのうち、遅延差が遅延素子２１の遅延時間の２倍分の遅延信号（所定の遅延信号）が入力され、それらをＸＯＲ演算することにより基準パルスＳＱＡを生成する。
【００４３】
具体的には、ＸＯＲ４１ａには、遅延信号ＤＬ０と遅延信号ＤＬ２とが入力され、これらから基準パルスＳＱＡ１を生成する。また、ＸＯＲ４１ｂには、遅延信号ＤＬ２と遅延信号ＤＬ４とが入力され、これらから基準パルスＳＱＡ２を生成する。基準パルスＳＱＡを図２および図６（ａ）に示している（図２は基準パルスＳＱＡの一部（ＳＱＡ１、ＳＱＡ２、およびＳＱＡ７））。同図に示すように、Ｔ−ＦＦ１の出力ＴＱの立ち上がりまたは立ち下がりに基づいて生成された基準パルスＳＱＡ１〜ＳＱＡ７は、同じパルス幅を有し、このパルス幅の分だけ時間的に遅れていく方形波である。基準パルスＳＱＡ１〜ＳＱＡ７におけるパルス幅は、遅延素子２１の遅延時間の２倍分に等しい。
【００４４】
パルスＡ用生成部３５は、複数の振幅制御器４２、加算器４３，４４、および差動増幅器４５を備えている。
【００４５】
振幅制御器４２は、ＸＯＲ４１毎に備えられており、ＸＯＲ４１から出力された基準パルスＳＱＡがそれぞれ入力され、それらの振幅をそれぞれ制御する。図５において振幅制御器４２の中に示されている「ａ」〜「ｄ」は、振幅制御器４２から出力される基準パルスの振幅の比を示しており、ａ＜ｂ＜ｃ＜ｄという関係を有している。
【００４６】
加算器４３，４４は、振幅制御器４２より入力された、それぞれ所定の振幅を有する基準パルスを加算する。加算器４３による加算出力ＭＰＡは、図６（ｂ）に示すとおりであり、加算器４４による加算出力ＰＰＡは、図６（ｃ）に示すとおりである。振幅制御器４２より入力され基準パルスは、すべて異なるタイミングで出力されるため、加算器４３，４４は、ワイヤードＯＲ回路などの簡単な構成で実現できる。
【００４７】
差動増幅器４５は、加算器４３の出力ＭＰＡと加算器４４の出力ＰＰＡとを比較しその差を増幅する。差動増幅器４５の出力ＰＷＡは、図６（ｄ）に示すとおりである。なお、図６（ｄ）における「α」は、差動増幅器４５の増幅率である。
【００４８】
図７は、パルスＢ用基準パルス生成部３４およびパルスＢ用生成部３６の構成を示している。図８は、パルスＢ用基準パルス生成部３４およびパルスＢ用生成部３６の各出力を示しており、図８（ａ）はパルスＢ用基準パルス生成部３４の出力ＳＱＢであり、図８（ｂ）はパルスＢ用生成部３６における加算器４８の出力ＭＰＢであり、図８（ｃ）はパルスＢ用生成部３６における加算器４９の出力ＰＰＢであり、図８（ｄ）はパルスＢ用生成部３６の出力ＰＷＢである。
【００４９】
パルスＢ用基準パルス生成部３４は、複数のＸＯＲ４６を備えている。ＸＯＲ４６には、遅延部３から出力された遅延信号ＤＬのうち、遅延差が遅延素子２１の遅延時間の３倍分の遅延信号（所定の遅延信号）が入力され、それらをＸＯＲ演算することにより基準パルスＳＱＢを生成する。
【００５０】
具体的には、ＸＯＲ４６ａには、遅延信号ＤＬ０と遅延信号ＤＬ３とが入力され、これらから基準パルスＳＱＢ１を生成する。また、ＸＯＲ４６ｂには、遅延信号ＤＬ３と遅延信号ＤＬ６とが入力され、これらから基準パルスＳＱＢ２を生成する。基準パルスＳＱＢを図２および図８（ａ）に示している（図２は基準パルスＳＱＢの一部（ＳＱＢ１、ＳＱＢ２、およびＳＱＢ５））。同図に示すように、Ｔ−ＦＦ１の出力ＴＱの立ち上がりまたは立ち下がりに基づいて生成された基準パルスＳＱＢ１〜ＳＱＢ５は、同じパルス幅を有し、このパルス幅の分だけ時間的に遅れていく方形波である。基準パルスＳＱＢ１〜ＳＱＢ５におけるパルス幅は、遅延素子２１の遅延時間の３倍分に等しい。
【００５１】
パルスＢ用生成部３５は、複数の振幅制御器４７、加算器４８，４９、および差動増幅器５０を備えている。
【００５２】
振幅制御器４７は、ＸＯＲ４６毎に備えられており、ＸＯＲ４６から出力された基準パルスＳＱＢがそれぞれ入力され、それらの振幅をそれぞれ制御する。図７において振幅制御器４７の中に示されている「ｅ」〜「ｆ」は、振幅制御器４７から出力される基準パルスの振幅の比を示しており、ｅ＜ｆ＜ｇという関係を有している。
【００５３】
加算器４８，４９は、振幅制御器４７より入力された、それぞれ所定の振幅を有する基準パルスを加算する。加算器４８による加算出力ＭＰＢは、図８（ｂ）に示すとおりであり、加算器４９による加算出力ＰＰＢは、図８（ｃ）に示すとおりである。振幅制御器４７より入力される基準パルスは、すべて異なるタイミングで出力されるため、加算器４８，４９は、ワイヤードＯＲ回路などの簡単な構成で実現できる。
【００５４】
差動増幅器５０は、加算器４８の出力ＭＰＢと加算器４９の出力ＰＰＢとを比較しその差を増幅する。差動増幅器５０の出力ＰＷＢは、図８（ｄ）に示すとおりである。なお、図８（ｄ）における「α」は、差動増幅器５０の増幅率である。
【００５５】
以上のように、パルス生成器１０は、パルスＡ用基準パルス生成部３３およびパルスＢ用基準パルス生成部３４において、遅延部３から出力された遅延信号ＤＬのうち、それぞれ遅延差が異なる遅延信号から基準パルスＳＱＡ，ＳＱＢを生成することにより、当該基準パルスＳＱＡ，ＳＱＢのそれぞれのパルス幅が異なる。そして、当該基準パルスＳＱＡ，ＳＱＢから送信パルスＡ，Ｂをそれぞれ生成することにより、送信パルスＡ，Ｂのそれぞれの時間幅が異なり、複数の周波数帯域に対応するパルスを生成することができる。よって、アメリカ、日本、ヨーロッパ等異なる国において使用する場合など、利用する周波数帯域を変更しなければならない場合に対応することができる。
【００５６】
また、パルス生成器１０は、従来のパルス発生器と異なり、発振器と乗算器とを別途用いる必要がない。従って、消費電力を低減できる。
【００５７】
なお、本実施形態におけるパルス生成器１０の構成は、説明の便宜を図るためのものであり、それに限定されるわけではない。
【００５８】
例えば、本実施形態においては、基準パルスＳＱＡ，ＳＱＢのそれぞれのパルス幅を全て同じパルス幅とし、送信パルスＡの中心周波数が送信パルスＢの中心周波数の１．５倍となる場合を示している。しかしながら、送信パルスが、パルスの送信期間内において中心周波数が変動するチャープ信号等である場合、基準パルスＳＱＡ，ＳＱＢは全て同じパルス幅ではなく異なるパルス幅を有することになる。
【００５９】
また、本実施形態においては、送信パルスＡ，Ｂの２種類の送信パルスを生成可能な構成について説明したが、２種類以上の送信パルスを出力する構成としてもよい。その場合、基準パルス生成部４および送信パルス生成部５の構成を出力する送信パルス数に対応して変更すればよい。
【００６０】
また、本実施形態においては、基準クロックＣＫとビットクロックＢＣＫとをそれぞれ用意したが、両者は同一のものであってもよい。
【００６１】
また、送信するデータ値により送信パルスを選択してもよい。また、送信パルスの選択を予め定めたパターンに従って行ってもよい。
【００６２】
〔実施の形態２〕
本発明の他の実施形態について、図９および図１０に基づいて説明すると以下の通りである。
【００６３】
図９は、パルス発生器１０ａを備えた送信機２０ａの構成を示している。なお、説明の便宜上、実施の形態１で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。また、ここでは主に、実施の形態１と異なる点についてのみ説明する。
【００６４】
パルス発生器１０ａは、周波数の異なる複数の送信パルス（本実施形態では、２種類の送信パルスＡおよび送信パルスＢ）を生成し、これらのパルスを合成して出力する。パルス発生器１０ａは、トグルフリップフロップ（Ｔ−ＦＦ）１、遅延制御部２、遅延部３、基準パルス生成部４ａ、および送信パルス生成部５ａを備え、実施の形態１におけるパルス発生器１０とは基準パルス生成部および送信パルス生成部の構成が異なる。
【００６５】
基準パルス生成部４ａは、パルスＡ用基準パルス生成部３３およびパルスＢ用基準パルス生成部３４を備え、実施の形態１における基準パルス生成部４からスイッチ３１，３２を除いた構成である。
【００６６】
パルス生成部５ａは、パルスＡ用生成部３５、パルスＢ用生成部３６、およびパルスＡ用生成部３５から出力された送信パルスＡ（ＰＷＡ）とパルスＢ用生成部３６から出力された送信パルスＢ（ＰＷＢ）とを合成するミキサ５５を備えている。
【００６７】
このように複数の送信パルスを合成して複数の送信パルスを同時に出力する構成であれば、例えば特定のパルスを送信する周波数帯域に干渉が発生して通信が困難な状況になった場合でも、他の周波数帯域で送信するパルスに切り替えて通信を行い、通信状況の劣化を低減することができる。
【００６８】
また、より多くの送信パルスを生成し、その複数の送信パルスのいずれかにより、あるいは特定の組み合わせにより、多値化を行い、通信容量を増大させることができる。
【００６９】
なお、パルス発生器１０ａは、上述の機能に加え、パルス発生器１０と同様にいずれかの送信パルスのみを出力する機能を有していてもよい。図１０は、その場合の基準パルス生成部４ａおよびパルス生成部５ａの構成を示している。この場合、基準パルス生成部４ａは、スイッチ３１，３２を備えている。スイッチ３１，３２は、波形選択信号ＳＬ１，ＳＬ２に基づいて、いずれか一方がＯＮ状態となり他方がＯＦＦ状態となる場合と、いずれもＯＮ状態となる場合とに制御される。
【００７０】
なお、本実施形態においては、実施の形態１と同様にＯＯＫ変調を行っている場合を示しているが、送信するデータ値により出力する送信パルスおよび同時に出力する組み合わせを決定してもよい。
【００７１】
〔実施の形態３〕
本発明のさらに他の実施形態について、図１１に基づいて説明すると以下の通りである。
【００７２】
図１１は、パルス発生器１０ｂを備えた送信機２０ｂの構成を示している。なお、説明の便宜上、実施の形態１，２で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。また、ここでは主に、実施の形態１，２と異なる点についてのみ説明する。
【００７３】
送信機２０ｂは、パルス発生器１０ｂ、ＢＰＦ１１ａ，１１ｂ、およびアンテナ１２ａ，１２ｂを備えている。パルス発生器１０ｂは、トグルフリップフロップ（Ｔ−ＦＦ）１、遅延制御部２、遅延部３、基準パルス生成部４ａ、パルスＡ用生成部３５、およびパルスＢ用生成部３６を備えている。送信機２０ｂでは、生成される送信パルスをそれぞれ異なるアンテナから送信する。
【００７４】
このように複数の送信パルスを同時に出力する構成であれば、例えば特定のパルスを送信する周波数帯域に干渉が発生して通信が困難な状況になった場合でも、他の周波数帯域で送信するパルスに切り替えて通信を行い、通信状況の劣化を低減することができる。
【００７５】
なお、本実施形態においては、生成される送信パルス毎にＢＰＦおよびアンテナが備えられているが、この構成に限られるわけではなく、生成される送信パルスのうち一部に関して、ＢＰＦおよびアンテナを共用してもよい。
【００７６】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【００７７】
本発明に係るパルス生成器は、複数の周波数帯域に対応するパルスを生成可能であるため、上記パルス生成器を備える本発明に係る送信機は、空中に電波を放射可能な周波数帯域が国毎に異なるＵＷＢ通信用の送信機として利用できるだけでなく、通信状況の劣化を低減することができる。
【図面の簡単な説明】
【００７８】
【図１】本発明の一実施形態に係るパルス生成器を備えた送信機の構成を示す図である。
【図２】上記パルス生成器におけるトグルフリップフロップ、遅延部、および基準パルス生成部の各出力のタイミングチャートである。
【図３】上記パルス生成器における遅延制御部および遅延部の構成を示す図である。
【図４】上記パルス生成器における基準パルス生成部および送信パルス生成部の構成を示す図である。
【図５】上記基準パルス生成部におけるパルスＡ用基準パルス生成部および上記送信パルス生成部におけるパルスＡ用生成部の構成を示す図である。
【図６】上記パルスＡ用基準パルス生成部および上記パルスＡ用生成部の各出力を示しており、（ａ）は上記パルスＡ用基準パルス生成部の出力であり、（ｂ）は上記パルスＡ生成部における加算器の出力であり、（ｃ）は上記パルスＡ用生成部における他の加算器の出力であり、（ｄ）は上記パルスＡ用生成部の出力である。
【図７】上記基準パルス生成部におけるパルスＢ用基準パルス生成部および上記送信パルス生成部におけるパルスＢ用生成部の構成を示す図である。
【図８】上記パルスＢ用基準パルス生成部および上記パルスＢ用生成部の各出力を示しており、（ａ）は上記パルスＢ用基準パルス生成部の出力であり、（ｂ）は上記パルスＢ生成部における加算器の出力であり、（ｃ）は上記パルスＢ用生成部における他の加算器の出力であり、（ｄ）は上記パルスＢ用生成部の出力である。
【図９】本発明の他の実施形態に係るパルス生成器を備えた送信機の構成を示す図である。
【図１０】図９に示すパルス生成器における基準パルス生成部および送信パルス生成部の構成を示す図である。
【図１１】本発明のさらに他の実施形態に係るパルス生成器を備えた送信機の構成を示す図である。
【図１２】従来のパルス生成器の構成を示す図である。
【符号の説明】
【００７９】
３  遅延部
４、４ａ  基準パルス生成部
５、５ａ  送信パルス生成部
１０、１０ａ、１０ｂ  パルス生成器
２０、２０ａ、２０ｂ  送信機
【図１】
2008288732.tif 000003
【図２】
2008288732.tif 000004
【図３】
2008288732.tif 000005
【図４】
2008288732.tif 000006
【図５】
2008288732.tif 000007
【図６】
2008288732.tif 000008
【図７】
2008288732.tif 000009
【図８】
2008288732.tif 000010
【図９】
2008288732.tif 000011
【図１０】
2008288732.tif 000012
【図１１】
2008288732.tif 000013
【図１２】
2008288732.tif 000014