(57)【要約】【課題】送信光信号の伝送速度の精度の劣化を抑えることが可能な光トランシーバを提供する。【解決手段】本発明の一実施形態に係る光トランシーバ１は、電気信号と参照クロック信号が入力され、電気信号を参照クロック信号に同期して出力する伝送速度補償手段２０と、伝送速度補償手段の出力を光信号に変換する電気／光変換手段３０と、参照クロック信号を生成する信号発生器４０と、信号発生器の温度を検知して当該温度に対応した制御信号を出力する制御回路６０とを有し、参照クロック信号の周波数が制御信号により安定化されていることを特徴とする。【選択図】図１
2008035076.tif 000002
【特許請求の範囲】
【請求項１】
電気信号と参照クロック信号が入力され、前記電気信号を前記参照クロック信号に同期して出力する伝送速度補償手段と、
前記伝送速度補償手段の出力を光信号に変換する電気／光変換手段と、
前記参照クロック信号を生成する信号発生器と、
前記信号発生器の温度を検知して前記温度に対応した制御信号を出力する制御回路と、
を有し、
前記参照クロック信号の周波数が前記制御信号により安定化されている、
ことを特徴とする光トランシーバ。
【請求項２】
前記伝送速度補償手段は、前記電気信号から再生クロック信号を抽出するクロック再生器を含み、
前記光トランシーバは、
前記再生クロック信号と前記参照クロック信号の位相差を検出する位相比較器と、
前記位相比較器の出力と前記制御信号の何れかを選択して前記信号発生器へ出力するセレクタと、
を更に備える請求項１に記載の光トランシーバ。
【請求項３】
受信した光信号を受信電気信号に変換する光／電気変換手段と、
前記受信電気信号から再生クロック信号を再生するクロック再生器と、
前記再生クロック信号と前記参照クロック信号の位相を比較する位相比較器と、
前記位相比較器の出力と前記制御信号の何れかを選択して前記信号発生器へ出力するセレクタと、
を更に備える請求項１に記載の光トランシーバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光トランシーバに関する。
【背景技術】
【０００２】
下記の非特許文献１には、光送信および光受信機能を備える光トランシーバが記載されている。
【非特許文献１】Product Brief、TXN17401:10Gbps OpticalSerializer/Deserializer XENPAK Transceiver、Intel Corporation、2002年
【発明の開示】
【発明が解決しようとする課題】
【０００３】
通信規格１０Ｇｉｇａｂｉｔ−Ｅｔｈｅｒｎｅｔ（登録商標）にはＬＡＮ用の物理層をサポートする１０ＧＢＡＳＥ−Ｒに加えてＷＡＮ用の物理層をサポートする１０ＧＢＡＳＥ−Ｗも標準化されている。１０ＧＢＡＳＥ−Ｒは信号の伝送速度が１０．３１２５Ｇｂｐｓ±１００ｐｐｍの範囲内にあることが規定されており、±１００ｐｐｍ以内の精度が確保されている。しかし、１０ＧＢＡＳＥ−Ｗでは、信号伝送速度に±２０ｐｐｍ以内の精度が要求されている。一般に、光トランシーバの寿命が尽きる時点で±２０ｐｐｍ以内の精度を確保するためには、初期状態で約±１０ｐｐｍ以内の精度が必要とされる。
【０００４】
送信光信号の伝送速度の精度を高めるためには、±１００ｐｐｍ以内の精度を有する入力電気信号から、より高い周波数精度を有するクロック信号を用いてデータ信号を生成し、このデータ信号を送信光信号に変換することが考えられる。しかしながら、クロック信号を生成する発振器は、通常、温度特性を有するため、光トランシーバ内の温度が上昇すると、クロック周波数が変動してしまう。このため、送信光信号の伝送速度の精度が劣化し易く、±１０ｐｐｍ以内といった高い精度を維持することが難しい。
【０００５】
そこで、本発明は、送信光信号の伝送速度の精度の劣化を抑えることが可能な光トランシーバを提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明の光トランシーバは、（ａ）電気信号と参照クロック信号が入力され、電気信号を参照クロック信号に同期して出力する伝送速度補償手段と、（ｂ）伝送速度補償手段の出力を光信号に変換する電気／光変換手段と、（ｃ）参照クロック信号を生成する信号発生器と、（ｄ）信号発生器の温度を検知して温度に対応した制御信号を出力する制御回路とを有し、（ｅ）参照クロック信号の周波数が制御信号により安定化されていることを特徴とする。
【０００７】
参照クロック信号の周波数が信号発生器の温度に応じて安定化されるので、信号発生器の温度特性を補償し、信号発生器の温度に応じた参照クロック信号の周波数の変動を低減することが可能である。この参照クロック信号に同期した伝送速度補償手段の出力から光信号が生成されるので、光信号の伝送速度の精度が劣化し難い。
【０００８】
上記した伝送速度補償手段は、電気信号から再生クロック信号を抽出するクロック再生器を含んでいてもよく、上記した光トランシーバは、さいせいクロック信号と参照クロック信号の位相差を検出する位相比較器と、位相比較器の出力と制御信号の何れかを選択して信号発生器へ出力するセレクタとを更に備えていてもよい。
【０００９】
セレクタが制御信号を信号発生器へ出力する場合には、上記したように、光信号の伝送速度の劣化を抑えることが可能である。一方、セレクタが位相比較器の出力を信号発生器へ出力する場合には、位相比較器および信号発生器によってＰＬＬ（Phase Locked Loop）回路が構成される。この結果、伝送速度補償手段に入力される電気信号に同期した参照クロック信号が生成されるので、光信号を電気信号に同期させることができる。したがって、伝送速度の精度の劣化を抑えた光信号を出力するか、あるいは外部から入力される電気信号に同期した光信号を出力するかを選択することができる。
【００１０】
また、上記した光トランシーバは、受信した光信号を受信電気信号に変換する光／電気変換手段と、受信電気信号から再生クロック信号を再生するクロック再生器と、再生クロック信号と参照クロック信号の位相を比較する位相比較器と、位相比較器の出力と制御信号の何れかを選択して信号発生器へ出力するセレクタとを更に備えていてもよい。
【００１１】
セレクタが制御信号を信号発生器へ出力する場合には、上記したように、光信号の伝送速度の劣化を抑えることが可能である。一方、セレクタが位相比較器の出力を信号発生器へ出力する場合には、位相比較器および信号発生器によってＰＬＬ回路が構成される。この結果、受信した光信号に同期した参照クロックが生成されるので、光信号をその受信光信号に同期することができる。したがって、伝送速度の精度の劣化を抑えた光信号を出力するか、あるいは受信した光信号に同期した光信号を出力するかを選択することができる。
【発明の効果】
【００１２】
本発明によれば、光トランシーバにおける送信光信号の伝送速度の精度の劣化を抑えることが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は同等の部分に対しては同一の符号を付すこととする。
［第１の実施形態］
【００１４】
図１は、本発明の第１の実施形態に係る光トランシーバを示す回路図である。この光トランシーバ１は、伝送速度補償部５、電気／光変換回路３０、電圧制御発振器（信号発生器）４０、および制御回路６０を備えている。なお、図１では、図面の簡単のため、光トランシーバ１のうち光送信部のみを図示し、光受信部は省略している。
【００１５】
伝送速度補償部５は、光トランシーバ１の外部から入力される電気信号ＴｘＥ１の伝送速度の誤差を補償する。伝送速度補償部５は、クロック再生器１０および伝送速度補償器２０を含んでいる。電気信号ＴｘＥ１は、伝送速度補償器２０の入力端子２０ａに入力されると共に、クロック再生器１０にも入力される。
【００１６】
クロック再生器１０は、電気信号ＴｘＥ１から再生クロック信号ＣＬＫ１を抽出し、伝送速度補償器２０の第１のクロック端子２０ｂへ出力する。電気信号ＴｘＥ１に含まれる入力データが１０Ｇｉｇａｂｉｔ−Ｅｔｈｅｒｎｅｔ（登録商標）に準拠している場合、電気信号ＴｘＥ１の伝送速度は１０．３１２５Ｇｂｐｓ±１００ｐｐｍの範囲内であり、再生クロック信号ＣＬＫ１の周波数は１０．３１２５ＧＨｚ±１００ｐｐｍの範囲内である。すなわち、入力信号の伝送速度および再生クロック周波数の双方とも、±１００ｐｐｍ以内の精度を有している。ここで、精度とは、目標値である１０．３１２５Ｇｂｐｓや１０．３１２５ＧＨｚからのずれ量を表している。
【００１７】
伝送速度補償器２０の第２のクロック端子２０ｃには、電圧制御発振器４０から参照クロック信号ＣＬＫ２が供給される。伝送速度補償器２０は、電気信号ＴｘＥ１のデータを再生クロック信号ＣＬＫ１に同期して順次に保持した後、参照クロック信号ＣＬＫ２に同期して順次に出力することで、そのデータの伝送速度の精度を改善する。伝送速度補償器２０の詳細は後述する。
【００１８】
伝送速度補償器２０の出力端子２０ｄは、電気／光変換回路３０に接続されている。電気／光変換回路３０は、伝送速度補償器２０から出力される電気信号ＴｘＥ２を送信光信号ＴｘＯに変換し、光トランシーバ１の外部に出力する。電気／光変換回路３０には、レーザダイオード、レーザダイオード駆動回路およびオートパワーコントロール回路に加えて、光信号ＴｘＯを外部に送信するための光学系が含まれている。
【００１９】
電圧制御発振器４０は、参照クロック信号ＣＬＫ２を生成し、伝送速度補償器２０の第２のクロック端子２０ｃへ出力する。参照クロック信号ＣＬＫ２の周波数は、制御回路６０から供給される制御信号ＣＴＬ１によって定まる。
【００２０】
制御回路６０は、電圧制御発振器４０の周囲温度に対応した制御信号ＣＴＬ１を電圧制御発振器４０に供給して、電圧制御発振器４０の発振周波数、すなわち参照クロック信号ＣＬＫ２の周波数を制御する。そのために、制御回路６０は、温度センサ５０、アナログ／ディジタル変換器（以下、「ＡＤＣ」）６１、発振周波数制御回路６２、およびディジタル／アナログ変換器（以下、「ＤＡＣ」）６３を有している。
【００２１】
温度センサ５０は、電圧制御発振器４０の周囲温度を検知し、その周囲温度に応じた電圧値を有するアナログ温度信号をＡＤＣ６１へ出力する。温度センサ５０の一例は、サーミスタである。
【００２２】
ＡＤＣ６１は、温度センサ５０からのアナログ温度信号をディジタル温度値に変換し、発振周波数制御回路６２へ送出する。発振周波数制御回路６２は、このディジタル温度値に基づいて、電圧制御発振器４０の発振周波数に対応するディジタル制御値を生成する。このディジタル制御値は、後述するように、周囲温度に応じた電圧制御発振器４０の発振周波数の変動を低減するように決定される。このディジタル制御値は、ＤＡＣ６３に送出されて、アナログ制御信号に変換される。この制御信号は、電圧制御発振器４０に供給され、参照クロック信号ＣＬＫ２の周波数を決定する。
【００２３】
次に、伝送速度補償器２０の詳細を説明する。図２は、伝送速度補償器２０を示す回路図である。伝送速度補償器２０は、シリアル／パラレル変換器（以下、「Ｓ／Ｐ」）２３、デスタッフ回路２４、ＦＩＦＯ（First In First Out）メモリ２５、スタッフ回路２６、パラレル／シリアル変換器（以下、「Ｐ／Ｓ」）２７、分周器２８、および逓倍器２９を有する。
【００２４】
Ｓ／Ｐ２３は、入力端子２０ａから電気信号ＴｘＥ１を受けると共に、第１のクロック端子２０ｂから再生クロック信号ＣＬＫ１を受ける。Ｓ／Ｐ２３は、再生クロック信号ＣＬＫ１を用いて電気信号ＴｘＥ１をシリアル／パラレル変換し、複数のパラレル信号ＴｘＥ３を生成する。これらのパラレル信号ＴｘＥ３は、デスタッフ回路２４へ送出される。なお、電気信号ＴｘＥ１から抽出された再生クロック信号ＣＬＫ１を用いるのは、電気信号ＴｘＥ１をエラーなくシリアル／パラレル変換するためである。
【００２５】
分周器２８は、第１のクロック端子２０ｂから再生クロック信号ＣＬＫ１を受けて分周し、分周再生クロック信号ＣＬＫ１ｄを生成する。伝送速度補償器２０の内部データビット幅がｎビット（ｎは２以上の整数）であれば、分周器２８の分周率は１／ｎとなる。分周再生クロック信号ＣＬＫ１ｄの周波数精度は、再生クロック信号ＣＬＫ１と同様に±１００ｐｐｍ以内である。分周器２８は、分周再生クロック信号ＣＬＫ１ｄをデスタッフ回路２４のクロック端子およびＦＩＦＯメモリ２５の書き込みクロック端子へ出力する。
【００２６】
デスタッフ回路２４は、パラレル信号ＴｘＥ３からスタッフビットを除去した後、これらのパラレル信号のデータをデスタッフ回路２４内のメモリに一時格納する。その後、デスタッフ回路２４は、メモリ内のデータを分周再生クロック信号ＣＬＫ１ｄに同期して読み出す。こうして、デスタッフ回路２４から複数のパラレル信号ＴｘＥ４が出力され、ＦＩＦＯメモリ２５に送られる。なお、分周再生クロック信号ＣＬＫ１ｄは、パラレル信号ＴｘＥ３をエラーなく読み出すために用いられている。
【００２７】
ＦＩＦＯメモリ２５の読み出しクロック端子には、第２のクロック端子２０ｃから参照クロック信号ＣＬＫ２が供給される。ＦＩＦＯメモリ２５には、デスタッフ回路２４からのパラレル信号ＴｘＥ４のデータが分周再生クロック信号ＣＬＫ１ｄに同期して順次に書き込まれる。書き込まれたデータは、参照クロック信号ＣＬＫ２に同期して順次に読み出される。こうして、複数のパラレル信号ＴｘＥ５がＦＩＦＯメモリ２５からスタッフ回路２６へ出力される。なお、分周再生クロック信号ＣＬＫ１ｄは、パラレル信号ＴｘＥ４をエラーなく書き込むために、書き込みクロック信号として用いられている。一方、読み出しクロック信号としては、周波数の精度がより高い参照クロック信号ＣＬＫ２が用いられる。これにより、パラレル信号ＴｘＥ５の伝送速度の精度を入力信号ＴｘＥ１の伝送速度の精度よりも改善することができる。
【００２８】
スタッフ回路２６のクロック端子には、第２のクロック端子２０ｃから参照クロック信号ＣＬＫ２が入力される。スタッフ回路２６は、ＦＩＦＯ２５からのパラレル信号ＴｘＥ５のデータをスタッフ回路２６内のメモリに一時格納した後、これらのデータを参照クロック信号ＣＬＫ２を用いて読み出し、スタッフビットを挿入する。これにより、参照クロック信号ＣＬＫ２に同期した複数のパラレル信号ＴｘＥ６が生成され、Ｐ／Ｓ２７へ送出される。スタッフ回路２６でも、分周再生クロック信号ＣＬＫ１ｄではなく、参照クロック信号ＣＬＫ２が用いられるので、パラレル信号ＴｘＥ６は、入力信号ＴｘＥ１よりも高い精度の伝送速度を有する。
【００２９】
なお、デスタッフ回路２４およびスタッフ回路２６は、ＦＩＦＯ２５において書き込みクロック信号の周波数と読み出しクロック信号の周波数とが異なることによって書き込み速度と読み出し速度とが異なっても、書き込むべきメモリが不足する状況や読み出すべきデータが無くなる状況を生じさせないために設けられている。
【００３０】
逓倍器２９は、第２のクロック端子２０ｃから参照クロック信号ＣＬＫ２を受けて逓倍し、逓倍参照クロック信号ＣＬＫ２ｍを生成する。伝送速度補償器２０の内部データビット幅がｎビットであれば、逓倍器２９の逓倍率はｎとなる。逓倍参照クロック信号ＣＬＫ２ｍの周波数精度は、参照クロック信号ＣＬＫ２と同等の精度に保たれる。逓倍器２９は、逓倍参照クロック信号ＣＬＫ２ｍをＰ／Ｓ２７のクロック端子へ出力する。
【００３１】
Ｐ／Ｓ２７は、逓倍参照クロック信号ＣＬＫ２ｍを用いてパラレル信号ＴｘＥ６をシリアル信号に変換して電気信号ＴｘＥ２を生成する。参照クロック信号ＣＬＫ２と同等の精度を有する逓倍参照クロック信号ＣＬＫ２ｍを用いることで、電気信号ＴｘＥ２の伝送速度の精度は、入力信号ＴｘＥ１の伝送速度の精度よりも高くなる。
【００３２】
本実施形態では、電圧制御発振器４０として温度特性を有する水晶発振器を使用する。制御信号ＣＴＬ１の電圧値が一定である場合、水晶発振器の発振周波数は周囲温度に応じて変動する。図３は、水晶発振器の発振周波数の温度特性を示している。図３には、異なる４つの水晶発振器の温度特性曲線４０ａ，４０ｂ，４０ｃ，４０ｄが示されている。ここで、横軸は周囲温度であり、縦軸は周囲温度２５℃における発振周波数ｆに対する発振周波数の変動量Δｆの比Δｆ／ｆである。図３によれば、例えば曲線４０ａでは、周囲温度が２５℃から７０℃まで上昇すると、発振周波数が約５０ｐｐｍ上昇することがわかる。
【００３３】
図４は、制御信号ＣＴＬ１に対する電圧制御発振器４０の発振周波数特性を示している。図４には、図３の温度特性曲線４０ａを有する電圧制御発振器４０の周囲温度２５℃における発振周波数曲線４０ｅ、および周囲温度７０℃における発振周波数曲線４０ｆが示されている。ここで、横軸は制御信号ＣＴＬ１の電圧値であり、縦軸は発振周波数である。
【００３４】
本実施形態では、電圧制御発振器４０から出力される参照クロック信号ＣＬＫ２の周波数の変動を抑えるため、電圧制御発振器４０の周囲温度の変化に応じて制御信号ＣＴＬ１を調節する。図４によれば、制御信号ＣＴＬ１がＶ１のときに周囲温度が２５℃から７０℃に上昇した場合、制御信号ＣＴＬ１をＶ１からＶ２に低減すれば発振周波数の変動を＋５０ｐｐｍから＋２０ｐｐｍに低減できることがわかる。また、制御信号ＣＴＬ１をＶ３まで低減すると発振周波数の変動を＋１０ｐｐｍに低減でき、制御信号ＣＴＬ１をＶ４まで低減すると発振周波数の変動を打ち消すことができることがわかる。
【００３５】
発振周波数制御回路６２は、ＡＤＣ６１から送られるディジタル温度値と電圧制御発振器４０の発振周波数特性に基づいて、参照クロック信号ＣＬＫ２の周波数の変動を妨げるように、ディジタル制御値を決定する。この決定方法としては、様々な方法が考えられる。例えば、このディジタル制御値は、図３に示される温度特性曲線から導かれる演算式にディジタル温度値を代入することにより決定されてもよい。また、事前の実験やシミュレーションによって様々なディジタル温度値にディジタル制御値を対応付けるデータテーブルを作成しておいてもよい。発振周波数制御回路６２は、このテーブルに従ってＡＤＣ６１からのディジタル温度値に対応付けられたディジタル制御値を出力してもよい。また、発振周波数制御回路６２は、ＰＩＤ制御やＰＤ制御、ＰＩ制御によってディジタル制御値を決定してもよい。
【００３６】
このように、参照クロック信号ＣＬＫ２の周波数が電圧制御発振器４０の周囲温度に応じて制御されるので、電圧制御発振器４０の温度特性を補償し、周囲温度に応じた参照クロック信号ＣＬＫ２の周波数の変動を低減することが可能である。その結果、初期状態において設定された参照クロック信号ＣＬＫ２の周波数の精度を、周囲温度の変動に拘らず維持することができる。光トランシーバ１は、このような参照クロック信号ＣＬＫ２に同期した送信光信号ＴｘＯを生成するので、送信光信号ＴｘＯの伝送速度の精度の劣化を抑えることができる。これにより、±１０ｐｐｍ以内といった高い精度を維持することも可能になる。
［第２の実施形態］
【００３７】
図５は、本発明の第２の実施形態に係る光トランシーバを示す回路図である。この光トランシーバ１Ａは、光トランシーバ１に位相比較部８５およびセレクタ７８を加えた構成を有している。本実施形態では、位相比較部８５は、位相比較器７４に加えて、分周器７２およびローパスフィルタ（以下、「ＬＰＦ」）７６を有している。
【００３８】
分周器７２は、クロック再生器１０から再生クロック信号ＣＬＫ１を受けて分周し、分周再生クロック信号ＣＬＫ１ｄ２を生成する。伝送速度補償器２０内の分周器２８と同様に、伝送速度補償器２０の内部データビット幅がｎであれば、分周器７２の分周率は１／ｎである。分周器７２は、分周再生クロック信号ＣＬＫ１ｄ２を位相比較器７４の第１の入力端子へ出力する。
【００３９】
本実施形態では、参照クロック信号ＣＬＫ２の周期が伝送速度補償器２０の内部データビット幅に対応しているので、分周器７２によって生成される分周再生クロック信号ＣＬＫ１ｄ２の周期は、参照クロック信号ＣＬＫ２の周期と同一となる。これにより、位相比較器７４は、高い精度で位相比較を行うことができる。ただし、クロック再生器１０からの再生クロック信号ＣＬＫ１の周期は、参照クロック信号ＣＬＫ２の周期の整数倍であるので、分周器７２を省略しても、十分に高い精度で位相比較を行うことは可能である。
【００４０】
位相比較器７４の第２の入力端子には、電圧制御発振器４０から参照クロック信号ＣＬＫ２が入力される。位相比較器７４は、分周再生クロック信号ＣＬＫ１ｄ２と参照クロック信号ＣＬＫ２との位相差に応じたパルス幅を有する位相差信号を生成し、ＬＰＦ７６へ出力する。
【００４１】
ＬＰＦ７６は、位相比較器７４からの位相差信号を平滑化する平滑化回路として機能する。平滑化された位相差信号は、第２の制御信号ＣＴＬ２としてセレクタ７８の第２の入力端子へ送出される。
【００４２】
セレクタ７８の第１の入力端子には、制御回路６０から第１の制御信号ＣＴＬ１が入力される。セレクタ７８は、二つの制御信号ＣＴＬ１およびＣＴＬ２の何れか一方を選択的に電圧制御発振器４０の制御端子へ出力する。セレクタ７８にどちらの制御信号を出力するかは、光トランシーバ１外から供給される電気信号（図示せず）に従って決定される。
【００４３】
セレクタ７８が第１の制御信号ＣＴＬ１を電圧制御発振器４０へ出力する場合には、第１の実施形態と同様の利点を得ることができる。一方、セレクタ７８が第２の制御信号ＣＴＬ２を電圧制御発振器４０へ出力する場合には、位相比較部８５（分周器７２、位相比較器７４、ＬＰＦ７６）および電圧制御発振器４０によってＰＬＬ（Phase Locked Loop）回路が構成される。このため、参照クロック信号ＣＬＫ２は入力電気信号ＴｘＥ１に同期することとなり、その結果、送信光信号ＴｘＯを入力電気信号ＴｘＥ１に同期させることができる。したがって、本実施形態では、伝送速度の精度の劣化を抑えた送信光信号ＴｘＯを出力するか、あるいは入力電気信号ＴｘＥ１に同期した送信光信号ＴｘＯを出力するかを選択することができる。
［第３の実施形態］
【００４４】
図６は、本発明の第３の実施形態に係る光トランシーバを示す回路図である。図６では、図１および図５で省略されていた受信用の光／電気変換回路９０が図示されている。この光トランシーバ１Ｂは、光トランシーバ１Ａにクロック再生器８０を加えた構成を有しており、分周器７２の入力端子がクロック再生器１０ではなくクロック再生器８０の出力端子に接続されている。光トランシーバ１Ｂの他の構成は光トランシーバ１Ａと同様である。
【００４５】
光／電気変換回路９０は、外部から受信した光信号ＲｘＯを受信電気信号ＲｘＥに変換する。クロック再生器８０は、この受信電気信号ＲｘＥから再生クロック信号ＣＬＫ３を抽出し、分周器７２へ出力する。分周器７２は、再生クロック信号ＣＬＫ３を分周して分周再生クロック信号ＣＬＫ３ｄを生成し、位相比較器７４は、この分周再生クロック信号ＣＬＫ３ｄと参照クロック信号ＣＬＫ２との位相差に応じたパルス幅を有する位相差信号を生成する。この位相差信号は、ＬＰＦ６６によって平滑化され、第２の制御信号ＣＴＬ２としてセレクタ７８の第２の入力端子へ送出される。
【００４６】
セレクタ７８が第１の制御信号ＣＴＬ１を電圧制御発振器４０へ出力する場合には、第１の実施形態と同様な利点を得ることができる。一方、セレクタ７８が第２の制御信号ＣＴＬ２を電圧制御発振器４０へ出力する場合には、位相比較部８５（分周器７２、位相比較器７４、ＬＰＦ７６）および電圧制御発振器４０によってＰＬＬ回路が構成される。このため、参照クロック信号ＣＬＫ２は受信光信号ＲｘＯに同期することとなり、その結果、送信光信号ＴｘＯを受信光信号ＲｘＯに同期させることができる。したがって、本実施形態では、伝送速度の精度の劣化を抑えた送信光信号ＴｘＯを出力するか、あるいは受信光信号ＲｘＯに同期した送信光信号ＴｘＯを出力するかを選択することができる。光トランシーバが送信光信号を自身で受け取り、その送受の関係を検討するループバックテストでは、送信光信号を受信光信号に同期して出力する必要がある。光トランシーバ１Ｂによれば、セレクタ７８に第２の制御信号ＣＴＬ２を出力させることによって、ループバックテストを容易に実行することができる。
【００４７】
なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。
【図面の簡単な説明】
【００４８】
【図１】第１の実施形態に係る光トランシーバを示す回路図である。
【図２】図１に示す伝送速度補償器を示す回路図である。
【図３】水晶発振器の発振周波数の温度特性を示す図である。
【図４】制御信号に対する電圧制御発振器の発振周波数特性を示す図である。
【図５】第２の実施形態に係る光トランシーバを示す回路図である。
【図６】第３の実施形態に係る光トランシーバを示す回路図である。
【符号の説明】
【００４９】
１…光トランシーバ、５…伝送速度補償部（伝送速度補償手段）、１０…クロック再生器、２０…伝送速度補償器、２３…シリアル／パラレル変換器（Ｓ／Ｐ）、２４…デスタッフ回路、２５…ＦＩＦＯメモリ、２６…スタッフ回路、２７…パラレル／シリアル変換器（Ｐ／Ｓ）、２８…分周器、２９…逓倍器、３０…電気／光変換回路（電気／光変換手段）、４０…電圧制御発振器（信号発生器）、５０…温度センサ、６０…制御回路、６１…アナログ／ディジタル変換器（ＡＤＣ）、６２…発振周波数制御回路、６３…ディジタル／アナログ変換器（ＤＡＣ）、７２…分周器、７４…位相比較器、７６…平滑化回路、７８…セレクタ、８０…クロック再生器、８５…位相比較部、９０…光／電気変換回路（光／電気変換手段）。
【図１】
2008035076.tif 000003
【図２】
2008035076.tif 000004
【図３】
2008035076.tif 000005
【図４】
2008035076.tif 000006
【図５】
2008035076.tif 000007
【図６】
2008035076.tif 000008