(57)【要約】【課題】液晶を挟持する一対の基板のうち一方の基板に、画素容量を構成する画素電極および共通電極を備える液晶装置において、表示品位の低下を抑制しつつ消費電力を低減できる駆動回路、液晶装置、電子機器、および液晶装置の駆動方法を提供すること。【解決手段】液晶装置１は、走査線駆動回路１０、データ線駆動回路２０、および制御回路３０を備える。制御回路３０は、電圧ＶＣＯＭＬおよび電圧ＶＣＯＭＨを所定期間ごとに交互に共通電極５６に供給するとともに、共通電極５６をフローティング状態とする。共通電極５６は、１水平ラインごとに分割され、制御回路３０により、ある共通電極５６に電圧ＶＣＯＭＬまたは電圧ＶＣＯＭＨを供給する際に、制御回路３０により、この共通電極５６に隣接する２つの共通電極５６をフローティング状態とする。【選択図】図１
2008083211.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線、複数のデータ線、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素電極および共通電極を有する第１基板と、当該第１基板に対向配置された第２基板と、前記第１基板と前記第２基板との間に挟持された液晶と、を備えた液晶装置を駆動する駆動回路であって、
前記共通電極は、少なくとも１水平ラインごとに分割され、
第１電圧と、当該第１電圧よりも電位の高い第２電圧と、を所定期間ごとに交互に前記共通電極に供給するとともに、前記共通電極をフローティング状態とする制御回路と、
前記走査線を選択する選択電圧を前記複数の走査線に順次供給する走査線駆動回路と、
前記走査線が選択された際に、前記第１電圧よりも電位の高い正極性の画像信号と、前記第２電圧よりも電位の低い負極性の画像信号と、を前記所定期間ごとに交互に前記複数のデータ線に供給するデータ線駆動回路と、を備え、
前記制御回路により前記第１電圧を前記共通電極に供給し、当該第１電圧を供給する共通電極に隣接した共通電極のうち少なくとも１つの共通電極をフローティング状態にした後に、前記走査線駆動回路により前記選択電圧を前記走査線に供給するとともに、前記データ線駆動回路により前記正極性の画像信号を前記データ線に供給し、
前記制御回路により前記第２電圧を前記共通電極に供給し、当該第２電圧を供給する共通電極に隣接した共通電極のうち少なくとも１つの共通電極をフローティング状態にした後に、前記走査線駆動回路により前記選択電圧を前記走査線に供給するとともに、前記データ線駆動回路により前記負極性の画像信号を前記データ線に供給することを特徴とする駆動回路。
【請求項２】
請求項１に記載の駆動回路において、
前記制御回路は、前記複数の走査線に対応して設けられ、前記第１電圧または前記第２電圧を選択する極性信号が供給される複数の単位制御回路を備え、
前記単位制御回路は、
前記走査線駆動回路により、前記単位制御回路に対応する走査線に隣接する走査線に選択電圧が供給されると、前記極性信号を保持するラッチ回路と、
前記ラッチ回路により保持した前記極性信号に応じて、前記第１電圧または前記第２電圧のいずれかを選択的に出力する選択回路と、
前記選択回路から出力された前記第１電圧または前記第２電圧のいずれかを前記共通電極に供給する場合、前記選択回路と前記共通電極とを電気的に接続し、前記共通電極をフローティングにする場合、前記選択回路と前記共通電極とを電気的に切断するスイッチング回路と、を備えることを特徴とする駆動回路。
【請求項３】
請求項１または２に記載の駆動回路を備えることを特徴とする液晶装置。
【請求項４】
請求項３に記載の液晶装置を備えることを特徴とする電子機器。
【請求項５】
複数の走査線、複数のデータ線、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素電極および共通電極を有する第１基板と、当該第１基板に対向配置された第２基板と、前記第１基板と前記第２基板との間に挟持された液晶と、を備えた液晶装置の駆動方法であって、
第１電圧と、当該第１電圧よりも電位の高い第２電圧と、を所定期間ごとに交互に前記共通電極に供給するとともに、前記共通電極をフローティング状態とする制御回路と、
前記走査線を選択する選択電圧を前記複数の走査線に順次供給する走査線駆動回路と、
前記走査線が選択された際に、前記第１電圧よりも電位の高い正極性の画像信号と、前記第２電圧よりも電位の低い負極性の画像信号と、を前記所定期間ごとに交互に前記複数のデータ線に供給するデータ線駆動回路と、を備え、
前記制御回路により前記第１電圧を前記共通電極に供給し、当該第１電圧を供給する共通電極に隣接した共通電極のうち少なくとも１つの共通電極をフローティング状態にした後に、前記走査線駆動回路により前記選択電圧を前記走査線に供給するとともに、前記データ線駆動回路により前記正極性の画像信号を前記データ線に供給する正極性書込手順と、
前記制御回路により前記第２電圧を前記共通電極に供給し、当該第２電圧を供給する共通電極に隣接した共通電極のうち少なくとも１つの共通電極をフローティング状態にした後に、前記走査線駆動回路により前記選択電圧を前記走査線に供給するとともに、前記データ線駆動回路により前記負極性の画像信号を前記データ線に供給する負極性書込手順と、を備えることを特徴とする液晶装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路、液晶装置、電子機器、および液晶装置の駆動方法に関する。
【背景技術】
【０００２】
従来より、液晶を利用して画像を表示する液晶装置が知られている。この液晶装置は、例えば、液晶パネルと、この液晶パネルに対向配置されたバックライトと、を備える。
【０００３】
液晶パネルは、一対の基板と、これら一対の基板の間に挟持された液晶と、を備える。
【０００４】
この液晶パネルには、所定間隔おきに交互に設けられた複数の走査線および複数の容量線と、これら複数の走査線および複数の容量線に交差し、かつ、所定間隔おきに設けられた複数のデータ線と、が設けられている。
【０００５】
各走査線と各データ線との交差部分には、画素が設けられている。画素は、画素電極および共通電極からなる画素容量と、薄膜トランジスタ（以降、ＴＦＴ（Thin  Film  Transistor）と呼ぶ）と、一方の電極が容量線に接続され他方の電極が画素電極に接続された蓄積容量と、を備える。この画素は、マトリクス状に複数配列されて表示領域を形成する。
ＴＦＴのゲートには、走査線が接続され、ＴＦＴのソースには、データ線が接続され、ＴＦＴのドレインには、画素電極および蓄積容量の他方の電極が接続されている。
【０００６】
また、上述の液晶パネルには、複数の走査線に接続された走査線駆動回路と、複数のデータ線に接続されたデータ線駆動回路と、複数の容量線に接続された容量線駆動回路と、が設けられている。
【０００７】
走査線駆動回路は、走査線を選択する選択電圧を複数の走査線に順次供給する。例えば、ある走査線に選択電圧を供給すると、この走査線に接続されたＴＦＴが全てオン状態となり、この走査線に係る画素が全て選択される。
【０００８】
データ線駆動回路は、走査線が選択された際に、画像信号を複数のデータ線に供給し、オン状態のＴＦＴを介して、この画像信号に基づく画像電圧を画素電極に書き込む。
ここで、データ線駆動回路は、共通電極の電圧よりも電位の高い電圧（以降、正極性と呼ぶ）の画像信号をデータ線に供給して、この正極性の画像信号に基づく画像電圧を画素電極に書き込む正極性書込と、共通電極の電圧よりも電位の低い電圧（以降、負極性と呼ぶ）の画像信号をデータ線に供給して、この負極性の画像信号に基づく画像電圧を画素電極に書き込む負極性書込と、を所定期間ごとに交互に行う。
【０００９】
容量線駆動回路は、所定の電圧を各容量線に供給する。
【００１０】
以上の液晶装置は、以下のように動作する。
すなわち、走査線に選択電圧を順次供給することで、ある走査線に接続されたＴＦＴを全てオン状態にして、この走査線に係る画素を全て選択する。そして、これら画素の選択に同期して、データ線に画像信号を供給する。すると、選択した全ての画素に、オン状態のＴＦＴを介して画像信号が供給され、この画像信号に基づく画像電圧が画素電極に書き込まれる。
【００１１】
画素電極に画像電圧が書き込まれると、画素電極と共通電極との電位差により、液晶に駆動電圧が印加される。液晶に駆動電圧が印加されると、液晶の配向や秩序が変化し、液晶を透過するバックライトからの光が変化して、階調表示が行われる。
なお、液晶に印加される駆動電圧は、蓄積容量により、画像電圧が書き込まれる期間よりも３桁も長い期間に亘って保持される。
【００１２】
ところで、以上のような液晶装置は、例えば携帯機器に用いられるが、携帯機器では、近年、消費電力の低減が要請されている。そこで、画像電圧を画素電極に書き込んだ後に、ＴＦＴをオフ状態にするとともに容量線の電圧を変動させることで、消費電力を低減できる液晶装置が提案されている（例えば、特許文献１参照）。
【００１３】
特許文献１のように容量線の電圧を変動させる、従来例に係る液晶装置の動作について、図１３、１４を用いて説明する。
【００１４】
図１３は、従来例に係る液晶装置の正極性書込時のタイミングチャートである。図１４は、従来例に係る液晶装置の負極性書込時のタイミングチャートである。
ここで、例えば、従来例に係る液晶装置は、３２０行の走査線および容量線と、２４０列のデータ線と、を有するものとする。
図１３、１４において、ＧＡＴＥ（ｊ）は、３２０行の走査線のうちｊ行目（ｊは、１≦ｊ≦３２０を満たす整数）の走査線の電圧を示し、ＶＳＴ（ｊ）は、３２０行の容量線のうちｊ行目の容量線の電圧を示す。また、ＳＯＵＲＣＥ（ｋ）は、２４０列のデータ線のうちｋ列目（ｋは、１≦ｋ≦２４０を満たす整数）のデータ線の電圧を示す。また、ＰＩＸ（ｊ、ｋ）は、ｊ行目の走査線と、ｋ列目のデータ線と、の交差に対応して設けられたｊ行ｋ列目の画素が備える画素電極の電圧を示し、ＶＣＯＭは、各画素に対して共通に設けられた共通電極の電圧を示す。
【００１５】
まず、図１３を用いて、従来例に係る液晶装置の正極性書込時の動作について説明する。
時刻ｔ３１において、走査線駆動回路により、ｊ行目の走査線に選択電圧を供給する。すると、ｊ行目の走査線の電圧ＧＡＴＥ（ｊ）は、上昇して、時刻ｔ３２では電圧ＶＧＨとなる。これにより、ｊ行目の走査線に接続されたＴＦＴが全てオン状態となる。
【００１６】
時刻ｔ３３において、データ線駆動回路により、ｋ列目のデータ線に正極性の画像信号を供給する。すると、ｋ列目のデータ線の電圧ＳＯＵＲＣＥ（ｋ）は、上昇して、時刻ｔ３４では電圧ＶＰ８となる。
ｋ列目のデータ線の電圧ＳＯＵＲＣＥ（ｋ）は、正極性の画像信号に基づく画像電圧として、ｊ行目の走査線に接続されたオン状態のＴＦＴを介して、ｊ行ｋ列目の画素が備える画素電極に書き込まれる。このため、ｊ行ｋ列目の画素が備える画素電極の電圧ＰＩＸ（ｊ、ｋ）は、上昇して、時刻ｔ３４ではｋ列目のデータ線の電圧ＳＯＵＲＣＥ（ｋ）と同電位である電圧ＶＰ８となる。
【００１７】
時刻ｔ３５において、走査線駆動回路により、ｊ行目の走査線に選択電圧を供給するのを停止する。すると、ｊ行目の走査線の電圧ＧＡＴＥ（ｊ）は、低下して、時刻ｔ３６では電圧ＶＧＬとなる。これにより、ｊ行目の走査線に接続されたＴＦＴが全てオフ状態となる。
【００１８】
時刻ｔ３６において、容量線駆動回路により、ｊ行目の容量線に所定の電圧を供給する。すると、ｊ行目の容量線の電圧ＶＳＴ（ｊ）は、上昇して、時刻ｔ３７では電圧ＶＳＴＨとなる。
ｊ行目の容量線の電圧ＶＳＴ（ｊ）が上昇すると、ｊ行目の容量線に係る全ての画素では、この上昇した電圧に相当する電荷が蓄積容量と画素容量との間で分配される。このため、ｊ行ｋ列目の画素が備える画素電極の電圧ＰＩＸ（ｊ、ｋ）は、上昇して、時刻ｔ３７では電圧ＶＰ９となる。
【００１９】
すなわち、従来例に係る液晶装置では、正極性書込において、正極性の画像信号に基づく画像電圧を画素電極に書き込んだ後に、容量線の電圧を上昇させる。すると、画素電極の電圧は、共通電極の電圧を基準として、画像電圧により上昇した電圧と、容量線の上昇した電圧に相当する電荷により上昇した電圧と、を合わせた分だけ上昇する。
【００２０】
次に、図１４を用いて、従来例に係る液晶装置の負極性書込時の動作について説明する。
時刻ｔ４１において、走査線駆動回路により、ｊ行目の走査線に選択電圧を供給する。すると、ｊ行目の走査線の電圧ＧＡＴＥ（ｊ）は、上昇して、時刻ｔ４２では電圧ＶＧＨとなる。これにより、ｊ行目の走査線に接続されたＴＦＴが全てオン状態となる。
【００２１】
時刻ｔ４３において、データ線駆動回路により、ｋ列目のデータ線に負極性の画像信号を供給する。すると、ｋ列目のデータ線の電圧ＳＯＵＲＣＥ（ｋ）は、低下して、時刻ｔ４４では電圧ＶＰ１１となる。
ｋ列目のデータ線の電圧ＳＯＵＲＣＥ（ｋ）は、負極性の画像信号に基づく画像電圧として、ｊ行目の走査線に接続されたオン状態のＴＦＴを介して、ｊ行ｋ列目の画素が備える画素電極に書き込まれる。このため、ｊ行ｋ列目の画素が備える画素電極の電圧ＰＩＸ（ｊ、ｋ）は、低下して、時刻ｔ４４ではｋ列目のデータ線の電圧ＳＯＵＲＣＥ（ｋ）と同電位である電圧ＶＰ１１となる。
【００２２】
時刻ｔ４５において、走査線駆動回路により、ｊ行目の走査線に選択電圧を供給するのを停止する。すると、ｊ行目の走査線の電圧ＧＡＴＥ（ｊ）は、低下して、時刻ｔ４６では電圧ＶＧＬとなる。これにより、ｊ行目の走査線に接続されたＴＦＴが全てオフ状態となる。
【００２３】
時刻ｔ４６において、容量線駆動回路により、ｊ行目の容量線に所定の電圧を供給する。すると、ｊ行目の容量線の電圧ＶＳＴ（ｊ）は、低下して、時刻ｔ４７では電圧ＶＳＴＬとなる。
ｊ行目の容量線の電圧ＶＳＴ（ｊ）が低下すると、ｊ行目の容量線に係る全ての画素では、この低下した電圧に相当する電荷が蓄積容量と画素容量との間で分配される。このため、ｊ行ｋ列目の画素が備える画素電極の電圧ＰＩＸ（ｊ、ｋ）は、低下して、時刻ｔ４７では電圧ＶＰ１０となる。
【００２４】
すなわち、従来例に係る液晶装置では、負極性書込において、負極性の画像信号に基づく画像電圧を画素電極に書き込んだ後に、容量線の電圧を低下させる。すると、画素電極の電圧は、共通電極の電圧を基準として、画像電圧により低下した電圧と、容量線の低下した電圧に相当する電荷により低下した電圧と、を合わせた分だけ低下する。
【００２５】
以上のように、従来例に係る液晶装置では、画像電圧を画素電極に書き込んだ後に、容量線の電圧を変動させることで、画像電圧の振幅を小さくしても、共通電極の電圧と画素電極の電圧との電位差を大きくできる。よって、液晶に印加する駆動電圧の振幅を確保して表示品位の低下を抑制しつつ、画像電圧の振幅を小さくして消費電力を低減できる。
【特許文献１】特開２００２−１９６３５８号公報
【発明の開示】
【発明が解決しようとする課題】
【００２６】
上述の従来例に係る液晶装置では、容量線の電圧を変動させて、蓄積容量と画素容量との間で電荷を移動させることで、画素電極の電圧を変動させる。このため、蓄積容量に特性ばらつきが発生すると、蓄積容量と画素容量との間で移動する電荷の量に影響が出る。よって、各画素電極に同一の画像電圧を書き込んでも、各画素電極の電圧にばらつきが生じることにより、各画素での階調表示にばらつきが生じ、表示品位が低下する場合があった。
【００２７】
また、上述の従来例に係る液晶装置では、容量線の電圧を、画素電極や共通電極とは異なる電圧に変動させるので、容量線に接続された蓄積容量の一方の電極を、画素電極や共通電極とは別個に形成する必要があった。このため、液晶を挟持する一対の基板のうち一方の基板に画素容量を構成する画素電極および共通電極を備え、画素容量と蓄積容量とが一体に形成されるＩＰＳ（In-Plane  Switching）やＦＦＳ（Fringe-Field  Switching）といった液晶装置では、上述の従来例に係る液晶装置を構成するのは困難であった。
【００２８】
そこで、本発明は、上述の課題に鑑みてなされたものであり、液晶を挟持する一対の基板のうち一方の基板に、画素容量を構成する画素電極および共通電極を備える液晶装置において、表示品位の低下を抑制しつつ消費電力を低減できる駆動回路、液晶装置、電子機器、および液晶装置の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００２９】
本発明の駆動回路は、複数の走査線、複数のデータ線、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素電極および共通電極を有する第１基板と、当該第１基板に対向配置された第２基板と、前記第１基板と前記第２基板との間に挟持された液晶と、を備えた液晶装置を駆動する駆動回路であって、前記共通電極は、少なくとも１水平ラインごとに分割され、第１電圧と、当該第１電圧よりも電位の高い第２電圧と、を所定期間ごとに交互に前記共通電極に供給するとともに、前記共通電極をフローティング状態とする制御回路と、前記走査線を選択する選択電圧を前記複数の走査線に順次供給する走査線駆動回路と、前記走査線が選択された際に、前記第１電圧よりも電位の高い正極性の画像信号と、前記第２電圧よりも電位の低い負極性の画像信号と、を前記所定期間ごとに交互に前記複数のデータ線に供給するデータ線駆動回路と、を備え、前記制御回路により前記第１電圧を前記共通電極に供給し、当該第１電圧を供給する共通電極に隣接した共通電極のうち少なくとも１つの共通電極をフローティング状態にした後に、前記走査線駆動回路により前記選択電圧を前記走査線に供給するとともに、前記データ線駆動回路により前記正極性の画像信号を前記データ線に供給し、前記制御回路により前記第２電圧を前記共通電極に供給し、当該第２電圧を供給する共通電極に隣接した共通電極のうち少なくとも１つの共通電極をフローティング状態にした後に、前記走査線駆動回路により前記選択電圧を前記走査線に供給するとともに、前記データ線駆動回路により前記負極性の画像信号を前記データ線に供給することを特徴とする。
【００３０】
この発明によれば、第１電圧を共通電極に供給した後に、正極性書込を行い、第２電圧を共通電極に供給した後に、負極性書込を行った。このため、上述の従来例のように、蓄積容量と画素容量との間で電荷が移動しないので、蓄積容量に特性ばらつきが発生しても、画素電極の電圧にばらつきが生じない。よって、各画素での階調表示にばらつきが生じるのを抑制して、表示品位の低下を抑制できる。
【００３１】
また、この発明によれば、共通電極の電圧を第１電圧または第２電圧に変動させた。このため、上述の従来例のように、蓄積容量の一方の電極に接続された容量線の電圧を、画素容量が有する画素電極や共通電極とは異なる電圧に変動させる必要がない。すなわち、蓄積容量の一方の電極の電圧を、共通電極の電圧と同様に変動させることができるので、蓄積容量の一方の電極と、共通電極と、を一体に形成できる。また、上述のように、蓄積容量の他方の電極は、画素電極に接続されているので、蓄積容量の他方の電極と、画素電極とは、同電位であり、一体に形成できる。よって、蓄積容量と画素容量とを一体に形成できるので、液晶を挟持する一対の基板としての第１基板および第２基板のうち第１基板に、画素容量を構成する画素電極および共通電極を備える液晶装置により、本発明の液晶装置を構成できる。
【００３２】
例えば、隣接する第１の共通電極および第２の共通電極において、第１の共通電極に電圧を供給する際に、第２の共通電極の電圧を固定する。すると、第２の共通電極との容量結合により、第１の共通電極の電圧が変化するのを妨げようとする力が生じるので、第１の共通電極に電圧を供給してから、第１の共通電極の電圧が所定の電圧に変化するまでの時間が長くなり、表示品位が低下する場合があった。
そこで、この発明によれば、共通電極を少なくとも１水平ラインごとに分割して設け、制御回路により、第１電圧または第２電圧を共通電極に供給するとともに、第１電圧または第２電圧を供給する共通電極に隣接した共通電極のうち少なくとも１つの共通電極をフローティング状態とした。すなわち、ある共通電極に第１電圧または第２電圧を供給する際に、この共通電極に隣接した共通電極のうち少なくとも１つの共通電極をフローティング状態とした。このため、第１電圧または第２電圧が供給される共通電極と、フローティング状態の共通電極と、の間には、容量結合が生じるものの、一方の共通電極がフローティング状態であるので、第１電圧または第２電圧が供給される共通電極の電圧が変化するのを妨げようとする力が小さくなる。よって、共通電極に第１電圧または第２電圧を供給してから、この共通電極の電圧が所定の電圧に変化するまでの時間が長くなるのを抑制できるので、表示品位が低下するのをさらに抑制できる。また、共通電極をフローティング状態にする場合、その共通電極への電圧の供給を停止するので、消費電力を低減できる。
【００３３】
本発明の駆動回路は、前記制御回路は、前記複数の走査線に対応して設けられ、前記第１電圧または前記第２電圧を選択する極性信号が供給される複数の単位制御回路を備え、前記単位制御回路は、前記走査線駆動回路により、前記単位制御回路に対応する走査線に隣接する走査線に選択電圧が供給されると、前記極性信号を保持するラッチ回路と、前記ラッチ回路により保持した前記極性信号に応じて、前記第１電圧または前記第２電圧のいずれかを選択的に出力する選択回路と、前記選択回路から出力された前記第１電圧または前記第２電圧のいずれかを前記共通電極に供給する場合、前記選択回路と前記共通電極とを電気的に接続し、前記共通電極をフローティングにする場合、前記選択回路と前記共通電極とを電気的に切断するスイッチング回路と、を備えることが好ましい。
【００３４】
この発明によれば、制御回路に、複数の走査線に対応して複数の単位制御回路を設け、各単位制御回路に、ラッチ回路、選択回路、およびスイッチング回路を設けた。このため、制御回路により、第１電圧または第２電圧のいずれかを選択的に各共通電極に供給したり、各共通電極をフローティング状態にすることができる。よって、上述した効果と同様の効果がある。
【００３５】
本発明の液晶装置は、上述の駆動回路を備えることを特徴とする。
この発明によれば、上述した効果と同様の効果がある。
【００３６】
本発明の電子機器は、上述の液晶装置を備えることを特徴とする。
この発明によれば、上述した効果と同様の効果がある。
【００３７】
本発明の液晶装置の駆動方法は、複数の走査線、複数のデータ線、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素電極および共通電極を有する第１基板と、当該第１基板に対向配置された第２基板と、前記第１基板と前記第２基板との間に挟持された液晶と、を備えた液晶装置の駆動方法であって、第１電圧と、当該第１電圧よりも電位の高い第２電圧と、を所定期間ごとに交互に前記共通電極に供給するとともに、前記共通電極をフローティング状態とする制御回路と、前記走査線を選択する選択電圧を前記複数の走査線に順次供給する走査線駆動回路と、前記走査線が選択された際に、前記第１電圧よりも電位の高い正極性の画像信号と、前記第２電圧よりも電位の低い負極性の画像信号と、を前記所定期間ごとに交互に前記複数のデータ線に供給するデータ線駆動回路と、を備え、前記制御回路により前記第１電圧を前記共通電極に供給し、当該第１電圧を供給する共通電極に隣接した共通電極のうち少なくとも１つの共通電極をフローティング状態にした後に、前記走査線駆動回路により前記選択電圧を前記走査線に供給するとともに、前記データ線駆動回路により前記正極性の画像信号を前記データ線に供給する正極性書込手順と、前記制御回路により前記第２電圧を前記共通電極に供給し、当該第２電圧を供給する共通電極に隣接した共通電極のうち少なくとも１つの共通電極をフローティング状態にした後に、前記走査線駆動回路により前記選択電圧を前記走査線に供給するとともに、前記データ線駆動回路により前記負極性の画像信号を前記データ線に供給する負極性書込手順と、を備えることを特徴とする。
【００３８】
この発明によれば、上述した効果と同様の効果がある。
【発明を実施するための最良の形態】
【００３９】
以下、本発明の実施形態を図面に基づいて説明する。なお、以下の実施形態および変形例の説明にあたって、同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
【００４０】
＜第１実施形態＞
図１は、本発明の第１実施形態に係る液晶装置１のブロック図である。
液晶装置１は、液晶パネルＡＡと、この液晶パネルＡＡに対向配置されて光を出射するバックライト９０と、を備える。この液晶装置１は、バックライト９０からの光を利用して、透過型の表示を行う。
【００４１】
液晶パネルＡＡには、複数の画素５０がマトリクス状に配列されて画像を表示する表示画面Ａと、この表示画面Ａの周辺に設けられて液晶装置１を駆動する駆動回路としての走査線駆動回路１０、データ線駆動回路２０、および制御回路３０と、が設けられている。
【００４２】
バックライト９０は、光を出射する。このバックライト９０は、液晶パネルＡＡの裏面に設けられ、例えば、冷陰極蛍光管（ＣＣＦＬ（Cold  Cathode  Fluorescent  Lamp））や発光ダイオード（ＬＥＤ（Light  Emitting  Diode））、あるいはエレクトロルミネッセンス（ＥＬ（Electro  Luminescence））で構成される。
【００４３】
以下、液晶パネルＡＡの構成について詳述する。
液晶パネルＡＡには、所定間隔おきに交互に設けられた３２０行の走査線Ｙ１〜Ｙ３２０および３２０行の共通線Ｚ１〜Ｚ３２０と、これら走査線Ｙ１〜Ｙ３２０および共通線Ｚ１〜Ｚ３２０に交差し、かつ、所定間隔おきに設けられた２４０列のデータ線Ｘ１〜Ｘ２４０と、が設けられている。
【００４４】
各走査線Ｙおよび各データ線Ｘの交差部分には、画素５０が設けられている。画素５０は、ＴＦＴ５１と、画素電極５５および共通電極５６を有する画素容量５４と、一方の電極が共通線Ｚに接続され他方の電極が画素電極５５に接続された蓄積容量５３と、を備える。
【００４５】
共通電極５６は、１水平ラインごとに電気的に分割されており、各共通電極５６は、それぞれ対応する共通線Ｚに接続されている。
【００４６】
ＴＦＴ５１のゲートには、走査線Ｙが接続され、ＴＦＴ５１のソースには、データ線Ｘが接続され、ＴＦＴ５１のドレインには、画素電極５５および蓄積容量５３の他方の電極が接続されている。したがって、このＴＦＴ５１は、走査線Ｙから選択電圧が印加されるとオン状態となり、データ線Ｘと画素電極５５および蓄積容量５３の他方の電極とを導通状態とする。
【００４７】
図２は、画素５０の拡大平面図である。図３は、図２に示す画素５０のＡ−Ａ断面図である。
【００４８】
液晶パネルＡＡは、第１基板としての素子基板６０と、この素子基板６０に対向配置された第２基板としての対向基板７０と、素子基板６０と対向基板７０との間に挟持された液晶と、を備える。この液晶は、ノーマリーブラックモードで動作する。
【００４９】
素子基板６０には、走査線Ｙ１〜Ｙ３２０、共通線Ｚ１〜Ｚ３２０、およびデータ線Ｘ１〜Ｘ２４０が形成されており、各画素５０は、互いに隣り合う２本の走査線Ｙと、互いに隣り合う２本のデータ線Ｘと、で囲まれた領域となっている。つまり、各画素５０は、走査線Ｙとデータ線Ｘとで区画されている。
本実施形態では、ＴＦＴ５１は、逆スタガ型のアモルファスシリコンＴＦＴであり、走査線Ｙとデータ線Ｘとの交差部の近傍には、このＴＦＴ５１が形成される領域５０Ｃ（図２中破線で囲まれた部分）が設けられている。
【００５０】
まず、素子基板６０について説明する。
素子基板６０は、ガラス基板６８を有し、このガラス基板６８の上には、ガラス基板６８の表面荒れや汚れによるＴＦＴ５１の特性の変化を防止するために、素子基板６０の全面に亘って下地絶縁膜（図示省略）が形成されている。
【００５１】
下地絶縁膜の上には、導電材料からなる走査線Ｙが形成されている。
走査線Ｙは、隣接する画素５０の境界に沿って設けられ、データ線Ｘとの交差部の近傍において、ＴＦＴ５１のゲート電極５１１を構成する。
【００５２】
走査線Ｙ、ゲート電極５１１、および下地絶縁膜の上には、素子基板６０の全面に亘って、ゲート絶縁膜６２が形成されている。
【００５３】
ゲート絶縁膜６２の上のＴＦＴ５１が形成される領域５０Ｃには、ゲート電極５１１に対向して、アモルファスシリコンからなる半導体層（図示省略）、Ｎ＋アモルファスシリコンからなるオーミックコンタクト層（図示省略）が積層されている。このオーミックコンタクト層には、ソース電極５１２およびドレイン電極５１３が積層され、これにより、アモルファスシリコンＴＦＴが形成されている。
【００５４】
ソース電極５１２は、データ線Ｘと同一の導電材料で形成されている。すなわち、データ線Ｘからソース電極５１２が延出される構成となっている。データ線Ｘは、走査線Ｙに対して交差するように形成されている。
上述のように、走査線Ｙの上には、ゲート絶縁膜６２が形成され、このゲート絶縁膜６２の上には、データ線Ｘが形成されている。このため、データ線Ｘは、走査線Ｙとはゲート絶縁膜６２により絶縁されている。
【００５５】
データ線Ｘ、ソース電極５１２、ドレイン電極５１３、およびゲート絶縁膜６２の上には、素子基板６０の全面に亘って、第１絶縁膜６３が形成されている。
【００５６】
第１絶縁膜６３の上には、ＩＴＯ（Indium  Tin  Oxide）やＩＺＯ（Indium  Zinc  Oxide）といった透明導電材料からなる共通線Ｚが形成されている。
共通線Ｚは、走査線Ｙに沿って形成され、この共通線Ｚからは、共通電極５６が延出して形成されている。
【００５７】
共通線Ｚ、共通電極５６、および第１絶縁膜６３の上には、素子基板６０の全面に亘って、第２絶縁膜６４が形成されている。
【００５８】
第２絶縁膜６４の上には、共通電極５６に対向する領域に、ＩＴＯやＩＺＯといった透明導電材料からなる画素電極５５が形成されている。画素電極５５は、上述の第１絶縁膜６３および第２絶縁膜６４に形成されたコンタクトホール（図示省略）を介して、ドレイン電極５１３に電気的に接続されている。
この画素電極５５には、自身と共通電極５６との間で、フリンジフィールド（電界Ｅ）を発生させるための複数のスリット５５Ａが所定間隔おきに設けられている。すなわち、液晶装置１は、ＦＦＳ方式の液晶装置である。
【００５９】
画素電極５５および第２絶縁膜６４の上には、素子基板６０の全面に亘って、ポリイミド膜等の有機膜からなる配向膜（図示省略）が形成されている。
【００６０】
次に、対向基板７０について説明する。
対向基板７０は、ガラス基板７４を有し、このガラス基板７４の上のうち走査線Ｙに対向する位置には、ブラックマトリクスとしての遮光膜７１が形成されている。また、ガラス基板７４の上のうち遮光膜７１が形成されている領域を除く領域には、カラーフィルタ７２が形成されている。
【００６１】
遮光膜７１およびカラーフィルタ７２の上には、対向基板７０の全面に亘って、配向膜（図示省略）が形成されている。
【００６２】
図１に戻って、制御回路３０は、第１電圧としての電圧ＶＣＯＭＬ、または、この電圧ＶＣＯＭＬよりも電位の高い第２電圧としての電圧ＶＣＯＭＨを共通線Ｚ１〜Ｚ３２０に供給したり、共通線Ｚ１〜Ｚ３２０をフローティング状態にする。例えば、ある共通線Ｚに電圧ＶＣＯＭＬを供給すると、この共通線Ｚに接続された全ての共通電極５６の電圧は、電圧ＶＣＯＭＬとなる。
【００６３】
走査線駆動回路１０は、各走査線Ｙを選択する選択電圧を走査線Ｙ１〜Ｙ３２０に順次供給する。例えば、ある走査線Ｙに選択電圧を供給すると、この走査線Ｙに接続されたＴＦＴ５１が全てオン状態となり、この走査線Ｙに係る画素５０が全て選択される。
また、走査線駆動回路１０は、選択電圧を供給する期間を除く期間には、各走査線Ｙの選択を停止する非選択電圧を走査線Ｙ１〜Ｙ３２０に供給する。
【００６４】
データ線駆動回路２０は、画像信号をデータ線Ｘ１〜Ｘ２４０に供給し、オン状態のＴＦＴ５１を介して、この画像信号に基づく画像電圧を画素電極５５に書き込む。
ここで、データ線駆動回路２０は、電圧ＶＣＯＭＬよりも電位の高い正極性の画像信号をデータ線Ｘに供給して、この正極性の画像信号に基づく画像電圧を画素電極５５に書き込む正極性書込と、電圧ＶＣＯＭＨよりも電位の低い負極性の画像信号をデータ線Ｘに供給して、この負極性の画像信号に基づく画像電圧を画素電極５５に書き込む負極性書込と、を１水平走査期間ごとに交互に行う。
【００６５】
以上の液晶装置１は、以下のように動作する。
すなわち、まず、制御回路３０からａ行目（ａは、１≦ａ≦３２０を満たす整数）の共通線Ｚａに電圧ＶＣＯＭＬまたは電圧ＶＣＯＭＨを供給する。
具体的には、共通線Ｚａには、１フレーム期間ごとに、電圧ＶＣＯＭＬと電圧ＶＣＯＭＨとを交互に供給する。例えば、ある１フレーム期間において、共通線Ｚａに電圧ＶＣＯＭＬを供給した場合、次の１フレーム期間において、共通線Ｚａに電圧ＶＣＯＭＨを供給する。一方、ある１フレーム期間において、共通線Ｚａに電圧ＶＣＯＭＨを供給した場合、次の１フレーム期間において、共通線Ｚａに電圧ＶＣＯＭＬを供給する。
また、互いに隣接する共通線Ｚには、互いに異なる電圧を供給する。例えば、ある１水平走査期間において、共通線Ｚ（ａ−１）に電圧ＶＣＯＭＨを供給するとともに、共通線Ｚ（ａ−２）および共通線Ｚａをフローティング状態とする。すると、次の１水平走査期間では、共通線Ｚａに電圧ＶＣＯＭＬを供給するとともに、共通線Ｚ（ａ−１）および共通線Ｚ（ａ＋１）をフローティング状態とする。さらに次の１水平走査期間では、共通線Ｚ（ａ＋１）に電圧ＶＣＯＭＨを供給するとともに、共通線Ｚａおよび共通線Ｚ（ａ＋２）をフローティング状態とする。
【００６６】
また、上述のように、制御回路３０から共通線Ｚａに電圧ＶＣＯＭＬまたは電圧ＶＣＯＭＨを供給すると同時に、制御回路３０により、（ａ−１）行目の共通線Ｚ（ａ−１）と、（ａ＋１）行目の共通線Ｚ（ａ＋１）と、をフローティング状態とする。
【００６７】
次に、走査線駆動回路１０から走査線Ｙａに選択電圧を供給することで、走査線Ｙａに接続された全てのＴＦＴ５１をオン状態にして、走査線Ｙａに係る全ての画素５０を選択する。
【００６８】
また、走査線Ｙａに係る画素５０の選択に同期して、データ線駆動回路２０からデータ線Ｘ１〜Ｘ２４０に、共通線Ｚａの電圧に応じて、正極性の画像信号と、負極性の画像信号と、１水平走査期間ごとに交互に供給する。
具体的には、共通線Ｚａの電圧が電圧ＶＣＯＭＬであれば、正極性の画像信号をデータ線Ｘ１〜Ｘ２４０に供給する。一方、共通線Ｚａの電圧が電圧ＶＣＯＭＨであれば、負極性の画像信号をデータ線Ｘ１〜Ｘ２４０に供給する。
【００６９】
すると、走査線駆動回路１０で選択した全ての画素５０に、データ線駆動回路２０からデータ線Ｘ１〜Ｘ２４０およびオン状態のＴＦＴ５１を介して画像信号が供給され、この画像信号に基づく画像電圧が画素電極５５に書き込まれる。これにより、画素電極５５と共通電極５６との間に電位差が生じて、駆動電圧が液晶に印加される。
【００７０】
液晶に駆動電圧が印加されると、液晶の配向や秩序が変化して、液晶を透過するバックライト９０からの光が変化する。この変化した光がカラーフィルタ７２を透過することで、画像が表示される。
【００７１】
なお、液晶に印加される駆動電圧は、蓄積容量５３により、画像電圧が書き込まれる期間よりも３桁も長い期間に亘って保持される。
【００７２】
図４は、制御回路３０のブロック図である。
制御回路３０は、ラッチ回路３１、選択回路としての電圧選択回路３２、およびスイッチング回路３３を備える。
【００７３】
図５は、ラッチ回路３１のブロック図である。
ラッチ回路３１は、走査線Ｙ１、Ｙ３２０に対応して設けられた第１の単位ラッチ回路３１１と、走査線Ｙ２〜Ｙ３１９に対応して設けられた第２の単位ラッチ回路３１２と、を備える。
【００７４】
まず、第２の単位ラッチ回路３１２について、ｂ行目（ｂは、２≦ｂ≦３１９を満たす整数）の走査線Ｙｂに対応して設けられた第２の単位ラッチ回路３１２（ｂ）を用いて、以下に説明する。
第２の単位ラッチ回路３１２（ｂ）は、否定論理和演算回路（以降、ＮＯＲ回路と呼ぶ）Ｕ１、第１のインバータＵ２、第２のインバータＵ３、第１のクロックドインバータＵ４、および第２のクロックドインバータＵ５を備える。
【００７５】
ＮＯＲ回路Ｕ１の２つの入力端子には、（ｂ−１）行目の走査線Ｙ（ｂ−１）と、（ｂ＋１）行目の走査線Ｙ（ｂ＋１）と、が接続されている。ＮＯＲ回路Ｕ１の出力端子には、第１のインバータＵ２の入力端子と、第１のクロックドインバータＵ４の反転入力制御端子と、第２のクロックドインバータＵ５の非反転入力制御端子と、が接続されている。
【００７６】
第１のインバータＵ２の入力端子には、ＮＯＲ回路Ｕ１の出力端子が接続され、第１のインバータＵ２の出力端子には、第１のクロックドインバータＵ４の非反転入力制御端子と、第２のクロックドインバータＵ５の反転入力制御端子と、が接続されている。
【００７７】
第１のクロックドインバータＵ４の入力端子には、極性信号ＰＯＬが入力され、第１のクロックドインバータＵ４の出力端子には、第２のインバータＵ３の入力端子が接続されている。また、第１のクロックドインバータＵ４の反転入力制御端子には、ＮＯＲ回路Ｕ１の出力端子が接続され、第１のクロックドインバータＵ４の非反転入力制御端子には、第１のインバータＵ２の出力端子が接続されている。
【００７８】
第２のインバータＵ３の入力端子には、第１のクロックドインバータＵ４の出力端子と、第２のクロックドインバータＵ５の出力端子と、が接続され、第２のインバータＵ３の出力端子には、第２のクロックドインバータＵ５の入力端子が接続されている。
【００７９】
第２のクロックドインバータＵ５の入力端子には、第２のインバータＵ３の出力端子が接続され、第２のクロックドインバータＵ５の出力端子には、第２のインバータＵ３の入力端子が接続されている。また、第２のクロックドインバータＵ５の反転入力制御端子には、第１のインバータＵ２の出力端子が接続され、第２のクロックドインバータＵ５の非反転入力制御端子には、ＮＯＲ回路Ｕ１の出力端子が接続されている。
【００８０】
以上の第２の単位ラッチ回路３１２（ｂ）は、以下のように動作する。
すなわち、走査線Ｙ（ｂ−１）または走査線Ｙ（ｂ＋１）のうち、少なくともいずれかに選択電圧としてＨレベルの信号が供給されると、第２の単位ラッチ回路３１２（ｂ）が備えるＮＯＲ回路Ｕ１は、Ｌレベルの信号を出力する。ＮＯＲ回路Ｕ１から出力されたＬレベルの信号は、第１のクロックドインバータＵ４の反転入力制御端子に入力されるとともに、第１のインバータＵ２により極性が反転されてＨレベルの信号となり、第１のクロックドインバータＵ４の非反転入力制御端子に入力される。このため、第１のクロックドインバータＵ４は、オン状態となり、極性信号ＰＯＬの極性を反転して出力する。この第１のクロックドインバータＵ４から極性が反転されて出力された極性信号ＰＯＬは、第２のインバータＵ３により極性が再度反転されて極性信号ＰＯＬに戻り、極性信号ＰＯＬがラッチ信号ＬＡＴｂとして出力される。
【００８１】
一方、走査線Ｙ（ｂ−１）および走査線Ｙ（ｂ＋１）の両方に非選択電圧としてＬレベルの信号が供給されると、第２の単位ラッチ回路３１２（ｂ）が備えるＮＯＲ回路Ｕ１は、Ｈレベルの信号を出力する。ＮＯＲ回路Ｕ１から出力されたＨレベルの信号は、第２のクロックドインバータＵ５の非反転入力制御端子に入力されるとともに、第１のインバータＵ２により極性が反転されてＬレベルの信号となり、第２のクロックドインバータＵ５の反転入力制御端子に入力される。このため、第２のクロックドインバータＵ５は、オン状態となり、第２のインバータＵ３から出力された極性信号ＰＯＬの極性を反転して出力する。この第２のクロックドインバータＵ５から極性が反転されて出力された極性信号ＰＯＬは、第２のインバータＵ３により極性が再度反転されて極性信号ＰＯＬに戻り、極性信号ＰＯＬがラッチ信号ＬＡＴｂとして出力される。
【００８２】
すなわち、第２の単位ラッチ回路３１２（ｂ）は、走査線Ｙ（ｂ−１）または走査線Ｙ（ｂ＋１）のうち、少なくともいずれかに選択電圧が供給されると、極性信号ＰＯＬを取り込んで、この取り込んだ極性信号ＰＯＬをラッチ信号ＬＡＴｂとして出力する。
一方、第２の単位ラッチ回路３１２（ｂ）は、走査線Ｙ（ｂ−１）および走査線Ｙ（ｂ＋１）の両方に非選択電圧が供給されると、ラッチ信号ＬＡＴｂを、第２のインバータＵ３および第２のクロックドインバータＵ５により保持しつつ、出力する。
【００８３】
次に、第１の単位ラッチ回路３１１について、以下に説明する。
第１の単位ラッチ回路３１１は、第２の単位ラッチ回路３１２と比べて、ＮＯＲ回路Ｕ１の代わりに、Ｌレベルの信号を出力する低電位電源ＶＬＬを備える。その他の構成は、第２の単位ラッチ回路３１２と同様である。
【００８４】
以上の第１の単位ラッチ回路３１１は、以下のように動作する。
すなわち、低電位電源ＶＬＬは、常にＬレベルの信号を出力する。低電位電源ＶＬＬから出力されたＬレベルの信号は、第１のクロックドインバータＵ４の反転入力制御端子に入力されるとともに、第１のインバータＵ２により極性が反転されてＨレベルの信号となり、第１のクロックドインバータＵ４の非反転入力制御端子に入力される。このため、第１のクロックドインバータＵ４は、常にオン状態となり、常に極性信号ＰＯＬの極性を反転して出力する。この第１のクロックドインバータＵ４から極性が反転されて出力された極性信号ＰＯＬは、第２のインバータＵ３により極性が再度反転されて極性信号ＰＯＬに戻り、極性信号ＰＯＬがラッチ信号ＬＡＴ１、ＬＡＴ３２０として出力される。
【００８５】
すなわち、第１の単位ラッチ回路３１１は、常に、極性信号ＰＯＬを取り込んで、取り込んだ極性信号ＰＯＬをラッチ信号ＬＡＴ１、ＬＡＴ３２０として出力する。
【００８６】
図６は、電圧選択回路３２のブロック図である。
電圧選択回路３２は、奇数行目の走査線Ｙに対応して設けられた第１の単位電圧選択回路３２１と、偶数行目の走査線Ｙに対応して設けられた第２の単位電圧選択回路３２２と、を備える。
【００８７】
まず、第１の単位電圧選択回路３２１について、ｃ行目（ｃは、１≦ｃ≦３２０を満たす奇数）の走査線Ｙｃに対応して設けられた第１の単位電圧選択回路３２１（ｃ）を用いて、以下に説明する。
第１の単位電圧選択回路３２１（ｃ）は、インバータＵ２１、第１のトランスファゲートＵ２２、および第２のトランスファゲートＵ２３を備える。
【００８８】
インバータＵ２１の入力端子には、ラッチ回路３１から出力されたラッチ信号ＬＡＴｃが入力され、インバータＵ２１の出力端子には、第１のトランスファゲートＵ２２の非反転入力制御端子と、第２のトランスファゲートＵ２３の反転入力制御端子と、が接続されている。
【００８９】
第１のトランスファゲートＵ２２の入力端子には、電圧ＶＣＯＭＨが入力される。また、第１のトランスファゲートＵ２２の非反転入力制御端子には、インバータＵ２１の出力端子が接続され、第１のトランスファゲートＵ２２の反転入力制御端子には、ラッチ回路３１から出力されたラッチ信号ＬＡＴｃが入力される。
【００９０】
第２のトランスファゲートＵ２３の入力端子には、電圧ＶＣＯＭＬが入力される。また、第２のトランスファゲートＵ２３の反転入力制御端子には、インバータＵ２１の出力端子が接続され、第２のトランスファゲートＵ２３の非反転入力制御端子には、ラッチ回路３１から出力されたラッチ信号ＬＡＴｃが入力される。
【００９１】
以上の第１の単位電圧選択回路３２１（ｃ）は、以下のように動作する。
すなわち、ラッチ回路３１からＨレベルのラッチ信号ＬＡＴｃが出力されると、このＨレベルのラッチ信号ＬＡＴｃは、第２のトランスファゲートＵ２３の非反転入力制御端子に入力されるとともに、インバータＵ２１により極性が反転されてＬレベルの信号となり、第２のトランスファゲートＵ２３の反転入力制御端子に入力される。このため、第２のトランスファゲートＵ２３は、オン状態となり、電圧レベル信号ＶＯＵＴｃとして、電圧ＶＣＯＭＬを出力する。
一方、ラッチ回路３１からＬレベルのラッチ信号ＬＡＴｃが出力されると、このＬレベルのラッチ信号ＬＡＴｃは、第１のトランスファゲートＵ２２の反転入力制御端子に入力されるとともに、インバータＵ２１により極性が反転されてＨレベルの信号となり、第１のトランスファゲートＵ２２の非反転入力制御端子に入力される。このため、第１のトランスファゲートＵ２２は、オン状態となり、電圧レベル信号ＶＯＵＴｃとして、電圧ＶＣＯＭＨを出力する。
【００９２】
すなわち、第１の単位電圧選択回路３２１（ｃ）は、ラッチ回路３１からＨレベルのラッチ信号ＬＡＴｃが出力されると、電圧レベル信号ＶＯＵＴｃとして、電圧ＶＣＯＭＬを出力する。
一方、第１の単位電圧選択回路３２１（ｃ）は、ラッチ回路３１からＬレベルのラッチ信号ＬＡＴｃが出力されると、電圧レベル信号ＶＯＵＴｃとして、電圧ＶＣＯＭＨを出力する。
【００９３】
次に、第２の単位電圧選択回路３２２について、ｄ行目（ｄは、１≦ｄ≦３２０を満たす偶数）の走査線Ｙｄに対応して設けられた第２の単位電圧選択回路３２２（ｄ）を用いて、以下に説明する。
第２の単位電圧選択回路３２２（ｄ）は、第１の単位電圧選択回路３２１（ｃ）と比べて、第１のトランスファゲートＵ２２の入力端子に入力される電圧と、第２のトランスファゲートＵ２３の入力端子に入力される電圧と、が異なる。その他の構成は、第１の単位電圧選択回路３２１（ｃ）と同様である。
【００９４】
第２の単位電圧選択回路３２２（ｄ）が備える第１のトランスファゲートＵ２２の入力端子には、電圧ＶＣＯＭＬが入力される。また、第２の単位電圧選択回路３２２（ｄ）が備える第２のトランスファゲートＵ２３の入力端子には、電圧ＶＣＯＭＨが入力される。
【００９５】
以上の第２の単位電圧選択回路３２２（ｄ）は、以下のように動作する。
すなわち、第２の単位電圧選択回路３２２（ｄ）は、ラッチ回路３１からＨレベルのラッチ信号ＬＡＴｄが出力されると、電圧レベル信号ＶＯＵＴｃとして、電圧ＶＣＯＭＨを出力する。
一方、第２の単位電圧選択回路３２２（ｄ）は、ラッチ回路３１からＬレベルのラッチ信号ＬＡＴｄが出力されると、電圧レベル信号ＶＯＵＴｃとして、電圧ＶＣＯＭＬを出力する。
【００９６】
図７は、スイッチング回路３３のブロック図である。
スイッチング回路３３は、走査線Ｙ１〜Ｙ３２０に対応して設けられた単位スイッチング回路３３１を備える。
【００９７】
単位スイッチング回路３３１について、ｅ行目（ｅは、１≦ｅ≦３２０を満たす整数）の走査線Ｙｅに対応して設けられた単位スイッチング回路３３１（ｅ）を用いて、以下に説明する。
単位スイッチング回路３３１（ｅ）は、インバータＵ３１およびトランスファゲートＵ３２を備える。
【００９８】
インバータＵ３１の入力端子には、走査線Ｙｅが接続され、インバータＵ３１の出力端子には、トランスファゲートＵ３２の反転入力制御端子が接続されている。
【００９９】
トランスファゲートＵ３２の入力端子には、電圧選択回路３２から出力された電圧レベル信号ＶＯＵＴｅが入力される。トランスファゲートＵ３２の反転入力制御端子には、インバータＵ３１の出力端子が接続され、トランスファゲートＵ３２の非反転入力制御端子走査線Ｙｅが接続されている。
【０１００】
以上の単位スイッチング回路３３１（ｅ）は、以下のように動作する。
すなわち、走査線Ｙｅに選択電圧としてのＨレベルの信号が供給されると、トランスファゲートＵ３２は、オン状態となり、電圧レベル信号ＶＯＵＴｅとしての電圧ＶＣＯＭＬまたは電圧ＶＣＯＭＨを共通線Ｚｅに供給する。
一方、走査線Ｙｅに非選択電圧としてのＬレベルの信号が供給されると、トランスファゲートＵ３２は、オフ状態となり、電圧レベル信号ＶＯＵＴｅとしての電圧ＶＣＯＭＬまたは電圧ＶＣＯＭＨを共通線Ｚｅに供給するのを停止する。すると、ｅ行目の走査線Ｙｅに対応して設けられた第１の単位電圧選択回路３２１または第２の単位電圧選択回路３２２と、共通線Ｚｅとは、電気的に切断された状態となり、共通線Ｚｅは、電圧が供給されないのでフローティング状態となる。
【０１０１】
図８は、制御回路３０のタイミングチャートである。
図８において、１点鎖線は、フローティング状態であることを示す。
【０１０２】
まず、走査線Ｙ１に注目して、制御回路３０の動作について説明する。
【０１０３】
時刻ｔ１において、極性信号ＰＯＬをＬレベルとする。
【０１０４】
時刻ｔ２において、極性信号ＰＯＬがＬレベルなので、走査線Ｙ１に対応して設けられた第１の単位ラッチ回路３１１は、極性信号ＰＯＬの極性と同極性であるＬレベルのラッチ信号ＬＡＴ１を出力する。すると、このＬレベルのラッチ信号ＬＡＴ１に基づいて、走査線Ｙ１に対応して設けられた第１の単位電圧選択回路３２１は、電圧レベル信号ＶＯＵＴ１として、電圧ＶＣＯＭＨを出力する。
ここで、走査線駆動回路１０から走査線Ｙ１に選択電圧を供給して、走査線Ｙ１の電圧を電圧ＶＧＨとする。すると、走査線Ｙ１に対応して設けられた単位スイッチング回路３３１は、走査線Ｙ１に対応して設けられた第１の単位電圧選択回路３２１から出力された電圧ＶＣＯＭＨを共通線Ｚ１に供給する。
【０１０５】
時刻ｔ３において、走査線駆動回路１０から走査線Ｙ１に非選択電圧を供給する。すると、走査線Ｙ１に対応して設けられた単位スイッチング回路３３１は、走査線Ｙ１に対応して設けられた第１の単位電圧選択回路３２１から出力された電圧ＶＣＯＭＨを共通線Ｚ１に供給するのを停止する。よって、共通線Ｚ１は、フローティング状態となる。
【０１０６】
時刻ｔ４において、極性信号ＰＯＬをＨレベルとする。
【０１０７】
時刻ｔ５において、極性信号ＰＯＬがＨレベルなので、走査線Ｙ１に対応して設けられた第１の単位ラッチ回路３１１は、極性信号ＰＯＬの極性と同極性であるＨレベルのラッチ信号ＬＡＴ１を出力する。すると、このＨレベルのラッチ信号ＬＡＴ１に基づいて、走査線Ｙ１に対応して設けられた第１の単位電圧選択回路３２１は、電圧レベル信号ＶＯＵＴ１として、電圧ＶＣＯＭＬを出力する。
ここで、走査線駆動回路１０から走査線Ｙ１に選択電圧を供給して、走査線Ｙ１の電圧を電圧ＶＧＨとする。すると、走査線Ｙ１に対応して設けられた単位スイッチング回路３３１は、走査線Ｙ１に対応して設けられた第１の単位電圧選択回路３２１から出力された電圧ＶＣＯＭＬを共通線Ｚ１に供給する。
【０１０８】
時刻ｔ５において、走査線駆動回路１０から走査線Ｙ１に非選択電圧を供給する。すると、走査線Ｙ１に対応して設けられた単位スイッチング回路３３１は、走査線Ｙ１に対応して設けられた第１の単位電圧選択回路３２１から出力された電圧ＶＣＯＭＨを共通線Ｚ１に供給するのを停止する。よって、共通線Ｚ１は、フローティング状態となる。
【０１０９】
次に、走査線Ｙ２〜Ｙ３２０のうち奇数行目の走査線Ｙに注目して、制御回路３０の動作について説明する。
制御回路３０は、共通線Ｚ１に電圧ＶＣＯＭＨを供給した場合、同一の１フレーム期間において、走査線Ｙｆ（ｆは、２≦ｆ≦３２０を満たす奇数）に選択電圧を供給する期間に、共通線Ｚｆに電圧ＶＣＯＭＨを供給する。一方、共通線Ｚ１に電圧ＶＣＯＭＬを供給した場合、同一の１フレーム期間において、走査線Ｙｆに選択電圧を供給する期間に、共通線Ｚｆに電圧ＶＣＯＭＬを供給する。
【０１１０】
次に、走査線Ｙ２〜Ｙ３２０のうち偶数行目の走査線Ｙに注目して、制御回路３０の動作について説明する。
制御回路３０は、共通線Ｚ１に電圧ＶＣＯＭＨを供給した場合、同一の１フレーム期間において、走査線Ｙｇ（ｇは、２≦ｇ≦３２０を満たす偶数）に選択電圧を供給する期間に、共通線Ｚｇに電圧ＶＣＯＭＬを供給する。一方、共通線Ｚ１に電圧ＶＣＯＭＬを供給した場合、同一の１フレーム期間において、走査線Ｙｇに選択電圧を供給する期間に、共通線Ｚｇに電圧ＶＣＯＭＨを供給する。
【０１１１】
以上の制御回路３０を備えた液晶装置１の動作について、図９、１０を用いて説明する。
図９は、液晶装置１の正極性書込時のタイミングチャートである。図１０は、液晶装置１の負極性書込時のタイミングチャートである。
図９、１０において、ＧＡＴＥ（ｈ）は、ｈ行目（ｈは、１≦ｈ≦３２０を満たす整数）の走査線Ｙｈの電圧を示し、ＳＯＵＲＣＥ（ｉ）は、ｉ列目（ｉは、１≦ｉ≦２４０を満たす整数）のデータ線Ｘｉの電圧を示す。また、ＰＩＸ（ｈ、ｉ）は、ｈ行目の走査線Ｙｈと、ｉ列目のデータ線Ｘｉと、の交差に対応して設けられたｈ行ｉ列目の画素５０が備える画素電極５５の電圧を示す。また、ＶＣＯＭ（ｈ）は、ｈ行目の共通線Ｚｈに接続された共通電極５６の電圧を示す。
【０１１２】
まず、図９を用いて、液晶装置１の正極性書込時の動作について説明する。
時刻ｔ１１において、制御回路３０により、共通線Ｚｈに電圧ＶＣＯＭＬを供給する。すると、共通線Ｚｈに接続された共通電極５６の電圧ＶＣＯＭ（ｈ）は、低下して、時刻ｔ１２では電圧ＶＣＯＭＬとなる。
共通線Ｚｈに接続された共通電極５６の電圧ＶＣＯＭ（ｈ）が低下すると、ｈ行ｉ列目の画素５０が備える画素電極５５の電圧ＰＩＸ（ｈ、ｉ）は、電圧ＶＣＯＭ（ｈ）と電圧ＰＩＸ（ｈ、ｉ）との電位差を保つように低下する。このため、ｈ行ｉ列目の画素５０が備える画素電極５５の電圧ＰＩＸ（ｈ、ｉ）は、低下して、時刻ｔ１２では電圧ＶＰ１となる。
【０１１３】
時刻ｔ１３において、走査線駆動回路１０により、走査線Ｙｈに選択電圧を供給する。すると、走査線Ｙｈの電圧ＧＡＴＥ（ｈ）は、上昇して、時刻ｔ１４では電圧ＶＧＨとなる。これにより、走査線Ｙｈに接続されたＴＦＴ５１が全てオン状態となる。
【０１１４】
時刻ｔ１５において、データ線駆動回路２０により、データ線Ｘｉに正極性の画像信号を供給する。すると、データ線Ｘｉの電圧ＳＯＵＲＣＥ（ｉ）は、上昇して、時刻ｔ１６では電圧ＶＰ３となる。
データ線Ｘｉの電圧ＳＯＵＲＣＥ（ｉ）は、正極性の画像信号に基づく画像電圧として、走査線Ｙｈに接続されたオン状態のＴＦＴ５１を介して、ｈ行ｉ列目の画素５０が備える画素電極５５に書き込まれる。このため、ｈ行ｉ列目の画素５０が備える画素電極５５の電圧ＰＩＸ（ｈ、ｉ）は、上昇して、時刻ｔ１６では、データ線Ｘｉの電圧ＳＯＵＲＣＥ（ｉ）と同電位である電圧ＶＰ３となる。
【０１１５】
時刻ｔ１７において、走査線駆動回路１０により、走査線Ｙｈに選択電圧を供給するのを停止する。すると、走査線Ｙｈの電圧ＧＡＴＥ（ｈ）は、低下して、時刻ｔ１８では電圧ＶＧＬとなる。これにより、走査線Ｙｈに接続されたＴＦＴ５１が全てオフ状態となる。
【０１１６】
次に、図１０を用いて、液晶装置１の負極性書込時の動作について説明する。
時刻ｔ２１において、制御回路３０により、共通線Ｚｈに電圧ＶＣＯＭＨを供給する。すると、共通線Ｚｈに接続された共通電極５６の電圧ＶＣＯＭ（ｈ）は、上昇して、時刻ｔ２２では電圧ＶＣＯＭＨとなる。
共通線Ｚｈに接続された共通電極５６の電圧ＶＣＯＭ（ｈ）が上昇すると、ｈ行ｉ列目の画素５０が備える画素電極５５の電圧ＰＩＸ（ｈ、ｉ）は、電圧ＶＣＯＭ（ｈ）と電圧ＰＩＸ（ｈ、ｉ）との電位差を保つように上昇する。このため、ｈ行ｉ列目の画素５０が備える画素電極５５の電圧ＰＩＸ（ｈ、ｉ）は、上昇して、時刻ｔ２２では電圧ＶＰ６となる。
【０１１７】
時刻ｔ２３において、走査線駆動回路１０により、走査線Ｙｈに選択電圧を供給する。すると、走査線Ｙｈの電圧ＧＡＴＥ（ｈ）は、上昇して、時刻ｔ２４では電圧ＶＧＨとなる。これにより、走査線Ｙｈに接続されたＴＦＴ５１が全てオン状態となる。
【０１１８】
時刻ｔ２５において、データ線駆動回路２０により、データ線Ｘｉに負極性の画像信号を供給する。すると、データ線Ｘｉの電圧ＳＯＵＲＣＥ（ｉ）は、低下して、時刻ｔ２６では電圧ＶＰ４となる。
データ線Ｘｉの電圧ＳＯＵＲＣＥ（ｉ）は、負極性の画像信号に基づく画像電圧として、走査線Ｙｈに接続されたオン状態のＴＦＴ５１を介して、ｈ行ｉ列目の画素５０が備える画素電極５５に書き込まれる。このため、ｈ行ｉ列目の画素５０が備える画素電極５５の電圧ＰＩＸ（ｈ、ｉ）は、低下して、時刻ｔ２６では、データ線Ｘｉの電圧ＳＯＵＲＣＥ（ｉ）と同電位である電圧ＶＰ４となる。
【０１１９】
時刻ｔ２７において、走査線駆動回路１０により、走査線Ｙｈに選択電圧を供給するのを停止する。すると、走査線Ｙｈの電圧ＧＡＴＥ（ｈ）は、低下して、時刻ｔ２８では電圧ＶＧＬとなる。これにより、走査線Ｙｈに接続されたＴＦＴ５１が全てオフ状態となる。
【０１２０】
本実施形態によれば、以下のような効果がある。
（１）電圧ＶＣＯＭＬを共通電極５６に供給した後に、正極性書込を行い、電圧ＶＣＯＭＨを共通電極５６に供給した後に、負極性書込を行った。このため、上述の従来例のように、蓄積容量５３と画素容量５４との間で電荷が移動しないので、蓄積容量５３に特性ばらつきが発生しても、画素電極５５の電圧にばらつきが生じない。よって、各画素５０での階調表示にばらつきが生じるのを抑制して、表示品位の低下を抑制できる。
【０１２１】
（２）共通電極５６の電圧を電圧ＶＣＯＭＬまたは電圧ＶＣＯＭＨに変動させた。このため、上述の従来例のように、蓄積容量５３の一方の電極に接続された容量線の電圧を、画素容量５４が有する画素電極５５や共通電極５６とは異なる電圧に変動させる必要がない。すなわち、蓄積容量５３の一方の電極の電圧を、共通電極５６の電圧と同様に変動させることができるので、蓄積容量５３の一方の電極と、共通電極５６と、を一体に形成できる。また、上述のように、蓄積容量５３の他方の電極は、画素電極５５に接続されているので、蓄積容量５３の他方の電極と、画素電極５５とは、同電位であり、一体に形成できる。よって、蓄積容量５３と画素容量５４とを一体に形成できるので、液晶を挟持する素子基板６０および対向基板７０のうち素子基板６０に、画素容量５４を構成する画素電極５５および共通電極５６を備える液晶装置１により、本発明の液晶装置を構成できる。
【０１２２】
（３）共通電極５６を１水平ラインごとに分割して設け、制御回路３０により、電圧ＶＣＯＭＬまたは電圧ＶＣＯＭＨを共通電極５６に供給するとともに、電圧ＶＣＯＭＬまたは電圧ＶＣＯＭＨを供給する共通電極５６に隣接した２つの共通電極５６をフローティング状態とした。このため、電圧ＶＣＯＭＬまたは電圧ＶＣＯＭＨが供給される共通電極５６と、フローティング状態の共通電極５６と、の間には、容量結合が生じるものの、一方の共通電極５６がフローティング状態であるので、電圧ＶＣＯＭＬまたは電圧ＶＣＯＭＨが供給される共通電極５６の電圧が変化するのを妨げようとする力が小さくなる。よって、共通電極５６に電圧ＶＣＯＭＬまたは電圧ＶＣＯＭＨを供給してから、この共通電極５６の電圧が所定の電圧に変化するまでの時間が長くなるのを抑制できるので、表示品位が低下するのをさらに抑制できる。また、共通電極５６をフローティング状態にする期間では、その共通電極５６への電圧の供給を停止するので、消費電力を低減できる。
【０１２３】
（４）制御回路３０に、３２０行の走査線Ｙ１〜Ｙ３２０に対応して、ラッチ回路３１が有する第１の単位ラッチ回路３１１または第２の単位ラッチ回路３１２と、電圧選択回路３２が有する第１の単位電圧選択回路３２１または第２の単位電圧選択回路３２２と、スイッチング回路３３が有する単位スイッチング回路３３１と、を設けた。このため、制御回路３０により、電圧ＶＣＯＭＬまたは電圧ＶＣＯＭＨを選択的に各共通電極５６に供給したり、各共通電極５６をフローティング状態にすることができる。よって、上述した効果と同様の効果がある。
【０１２４】
＜第２実施形態＞
図１１は、本発明の第２実施形態に係る画素５０Ａの拡大平面図である。
本実施形態では、画素５０Ａが補助共通線ＺＡおよびコンタクト部５８を備える点が、第１実施形態の画素５０とは異なる。その他の構成については、第１実施形態と同様であり、説明を省略する。
【０１２５】
補助共通線ＺＡは、導電性の金属からなり、１水平ラインごとに分割して設けられた共通電極５６に対応して設けられている。この補助共通線ＺＡは、走査線Ｙに沿って形成されている。
【０１２６】
コンタクト部５８は、導電性の金属からなり、領域５８１において補助共通線ＺＡと接続され、領域５８２において共通電極５６および共通線Ｚに接続されている。
【０１２７】
本実施形態によれば、以下のような効果がある。
（５）１水平ラインごとに電気的に分割して設けられた共通電極５６に対応して導電性の金属からなる補助共通線ＺＡを設け、導電性の金属からなるコンタクト部５８を介して、共通電極５６および共通線Ｚと、補助共通線ＺＡと、を接続した。よって、共通電極５６および共通線Ｚの時定数を小さくできる。
【０１２８】
＜変形例＞
なお、本発明は上述の各実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、上述の各実施形態では、３２０行の走査線Ｙと、２４０列のデータ線Ｘと、を備えるものとしたが、これに限らず、例えば、４８０行の走査線Ｙと、６４０列のデータ線Ｘと、を備えてもよい。
【０１２９】
また、上述の各実施形態では、透過型の表示を行うものとしたが、これに限らず、例えば、バックライト９０からの光を利用する透過型表示と、外光の反射光を利用する反射型表示と、を兼ね備えた半透過反射型の表示を行ってもよい。
【０１３０】
また、上述の各実施形態では、液晶は、ノーマリーブラックモードで動作するものとしたが、これに限らず、例えばノーマリーホワイトモードで動作するものであってもよい。
【０１３１】
また、上述の各実施形態では、ＴＦＴとしてアモルファスシリコンからなるＴＦＴ５１を設けたが、これに限らず、例えば低温ポリシリコンからなるＴＦＴを設けてもよい。
【０１３２】
また、上述の各実施形態では、共通電極５６の上に第２絶縁膜６４を形成し、この第２絶縁膜６４の上に画素電極５５を形成したが、これに限らず、例えば、画素電極５５の上に第２絶縁膜６４を形成し、この第２絶縁膜６４の上に共通電極５６を形成してもよい。
【０１３３】
また、上述の各実施形態では、液晶装置１は、ＦＦＳ方式の液晶装置としたが、これに限らず、例えばＩＰＳ方式の液晶装置であってもよい。
【０１３４】
また、上述の各実施形態では、共通電極５６を１水平ラインごとに分割して設けたが、これに限らず、例えば、２水平ラインごとや３水平ラインごとに分割して設けてもよい。
ここで、例えば、共通電極５６を２水平ラインごとに分割して設けた場合には、制御回路３０、３０Ａは、電圧ＶＣＯＭＬと電圧ＶＣＯＭＨとを、各共通電極５６に接続された２つの共通線Ｚごとに、交互に供給する。また、データ線駆動回路２０は、正極性書込と負極性書込とを、共通電極５６に対応する２水平ラインごとに交互に行う。
【０１３５】
＜応用例＞
次に、上述した第１実施形態に係る液晶装置１を適用した電子機器について説明する。
図１２は、液晶装置１を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに液晶装置１を備える。スクロールボタン３００２を操作することによって、液晶装置１に表示される画面がスクロールされる。
【０１３６】
なお、液晶装置１が適用される電子機器としては、図１２に示すもののほか、パーソナルコンピュータ、情報携帯端末、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等が挙げられる。そして、これらの各種電子機器の表示部として、前述した液晶装置が適用可能である。
【図面の簡単な説明】
【０１３７】
【図１】本発明の第１実施形態に係る液晶装置のブロック図である。
【図２】前記液晶装置が備える画素の拡大平面図である。
【図３】前記画素の断面図である。
【図４】前記液晶装置が備える制御回路のブロック図である。
【図５】前記制御回路が備えるラッチ回路のブロック図である。
【図６】前記制御回路が備える電圧選択回路のブロック図である。
【図７】前記制御回路が備えるスイッチング回路のブロック図である。
【図８】前記制御回路のタイミングチャートである。
【図９】前記液晶装置の正極性書込時のタイミングチャートである
【図１０】前記液晶装置の負極性書込時のタイミングチャートである。
【図１１】本発明の第２実施形態に係る画素の拡大平面図である。
【図１２】上述した液晶装置を適用した携帯電話機の構成を示す斜視図である。
【図１３】従来例に係る液晶装置の正極性書込時のタイミングチャートである。
【図１４】従来例に係る液晶装置の負極性書込時のタイミングチャートである。
【符号の説明】
【０１３８】
１…液晶装置、１０…走査線駆動回路、２０…データ線駆動回路、３０、３０Ａ…制御回路、３１…ラッチ回路、３２…電圧選択回路（選択回路）、３３…スイッチング回路、５０、５０Ａ…画素、５３…蓄積容量、５４…画素容量、５５…画素電極、５６…共通電極、６０…素子基板（第１基板）、７０…対向基板（第２基板）、３０００…携帯電話機（電子機器）、Ｘ…データ線、Ｙ…走査線、Ｚ…共通線。
【図１】
2008083211.tif 000003
【図２】
2008083211.tif 000004
【図３】
2008083211.tif 000005
【図４】
2008083211.tif 000006
【図５】
2008083211.tif 000007
【図６】
2008083211.tif 000008
【図７】
2008083211.tif 000009
【図８】
2008083211.tif 000010
【図９】
2008083211.tif 000011
【図１０】
2008083211.tif 000012
【図１１】
2008083211.tif 000013
【図１２】
2008083211.tif 000014
【図１３】
2008083211.tif 000015
【図１４】
2008083211.tif 000016