(57)【要約】【課題】差動信号の伝送特性に優れ、且つ、小型化された素子搭載用基板を提供する。【解決手段】素子搭載用基板は、配線層８と、導電層２と導電層３に設けられ、互いに対向して平行に配置された信号配線２ａ，３ａと、配線層８の上面側に設けられた一対のパッド電極５ａ，５ｂと、配線層８の下面側に設けられた一対のパッド電極７ａ，７ｂと、各絶縁層を貫通して設けられ、上下の導電層間を電気的に接続する導体部１ｂ，４ｂ，６ｂと、配線層８の上面側に搭載された回路素子９と、この回路素子９に設けられ、一対のパッド電極５ａ，５ｂと導電部材１０ａ，１０ｂを介して接続された一対の信号電極９ａ，９ｂと、を備え、パッド電極５ａから信号配線２ａを介したパッド電極７ａまでの線路と、パッド電極５ｂから信号配線３ａを介したパッド電極７ｂまでの線路とにより等長な一対の差動伝送線路が構成される。【選択図】図２
2008109094.tif 000002
【特許請求の範囲】
【請求項１】
導電層と絶縁層とが交互に複数積層された配線層と、
前記配線層の一方の主面に設けられた一対の第１の電極と、
前記配線層内の異なる導電層に設けられ、互いに対向して平行に配置された信号配線と、
前記配線層の他方の主面に設けられた一対の第２の電極と、
前記絶縁層を貫通して設けられ、前記第１の電極と前記信号配線との間および前記信号配線と前記第２の電極との間をそれぞれ電気的に接続する導体部と、
を備え、
前記第１の電極の一方から前記第２の電極の一方までの第１の線路と、前記第１の電極の他方から前記第２の電極の他方までの第２の線路とにより、等長な一対の差動伝送線路が構成されている素子搭載用基板。
【請求項２】
前記第１の線路における前記導体部は、一方の主面から他方の主面に向かって絶縁層に一つずつ設けられており、前記第２の線路における前記導体部は、一方の主面から他方の主面に向かって絶縁層に一つずつ設けられていることを特徴とする請求項１に記載の素子搭載用基板。
【請求項３】
導電層と絶縁層とが交互に複数積層された配線層と、
前記配線層の一方の主面に設けられた一対の第１の電極と、
前記配線層内の異なる導電層に設けられ、互いに対向して平行に配置された一対の信号配線と、
前記配線層の他方の主面に設けられた一対の第２の電極と、
前記絶縁層を貫通して設けられ、前記一対の第１の電極の一方と前記一対の信号配線の一方との間を電気的に接続する第１の導体部と、
前記絶縁層を貫通して設けられ、前記一対の信号配線の一方と前記一対の第２の電極の一方との間を電気的に接続する第２の導体部と、
前記絶縁層を貫通して設けられ、前記一対の第１の電極の他方と前記一対の信号配線の他方との間を電気的に接続する第３の導体部と、
前記絶縁層を貫通して設けられ、前記一対の信号配線の他方と前記一対の第２の電極の他方との間を電気的に接続する第４の導体部と、
を備え、
前記一対の信号配線の一方が配置された導電層における前記一対の信号配線の一方を含む配線長と、前記一対の信号配線の他方が配置された導電層における前記一対の信号配線の他方を含む配線長とが等しく、
配線層の主面と垂直な方向における前記第１の導体部と前記第２の導体部との長さの和が、配線層の主面と垂直な方向における前記第３の導体部と前記第４の導体部との長さの和と等しく、
前記第１の電極の一方から前記第２の電極の一方までの第１の線路と、前記第１の電極の他方から前記第２の電極の他方までの第２の線路とにより、等長な一対の差動伝送線路が構成されている素子搭載用基板。
【請求項４】
請求項１乃至３のいずれかに記載の素子搭載用基板と、
前記素子搭載用基板の前記配線層の一方の主面に設けられた回路素子とを備え、
前記一対の第１の電極に前記回路素子の一対の信号電極がそれぞれ電気的に接続され、前記一対の第２の電極が外部引出電極として機能することを特徴とする半導体モジュール。
【請求項５】
請求項１乃至３のいずれかに記載の素子搭載用基板と、
前記素子搭載用基板の前記配線層の一方の主面に設けられた第１の回路素子と、
前記素子搭載用基板の前記配線層の他方の主面に設けられた第２の回路素子を備え、
前記一対の第１の電極に前記第１の回路素子の一対の信号電極がそれぞれ電気的に接続され、前記一対の第２の電極に前記第２の回路素子の一対の信号電極がそれぞれ電気的に接続されていることを特徴とする半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子搭載用基板に関し、特に差動伝送線路を有する素子搭載用基板に関する。
【背景技術】
【０００２】
電子機器に使用される回路装置の信号処理速度や転送速度などの高速化に伴い、データ転送として、従来のシングルエンド伝送方式から差動伝送方式が採用されるようになっている。差動伝送方式とは、１つの信号から正相信号と逆相信号の２相の信号を発生し、２本の信号線を用いて伝送する方式である。この方式では、正相信号と逆相信号の信号線間が電磁気的に結合するため、２相の信号線が互いに信号電流とリターン電流経路の関係となり、従来のシングルエンド伝送方式と比べて、差動モードの電磁放射ノイズを減らすことができ、且つ、高速に伝送することができる。
【０００３】
近年では、回路装置の小型化・高密度化に伴い、回路装置を構成する配線基板にもその小面積化が求められている。しかしながら、差動伝送方式を採用する場合には、１つの信号に対して２本の信号線を必要とするため、配線基板上に形成される信号関係の配線が２倍になり、従来のシングルエンド伝送方式よりも配線基板上の配線効率が悪くなるという問題がある。このような問題を克服するために、２つの信号線を積層した状態で、信号線を互いに対向させて平行に配置することにより差動伝送する方法が提案されている（例えば、特許文献１参照）。
【０００４】
特許文献１に開示される配線基板では、２つの信号配線（信号線）が配線基板内部で対向して平行に積層配置されるとともに、それぞれが埋め込みビアを介して配線基板の最上層に形成された接続パッド（電極パッド）と接続されている。さらに、こうした接続パッドを介して２つの集積回路チップ（回路素子）が配線基板の最上層に搭載され、互いに接続されている。
【特許文献１】特開２００１−２１０９５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、差動信号を伝送する信号線を実際の回路装置（素子搭載用基板）に採用する場合には、差動ペア内の正相信号と逆相信号の電気的等価性の確保のため、信号線を含む２つの伝送経路全体を等長な線路とする必要がある。しかしながら、上記配線基板では、埋め込みビアの線路長（ビア深さ）が２つの信号線で異なるため、信号線を含む全体の等長性が崩れ、これによる差動インピーダンスの不整合が生じる。このため、反射ノイズが発生して配線基板上の回路素子に誤動作を生じさせてしまうという問題点を有している。
【０００６】
本発明はこうした状況に鑑みてなされたものであり、その目的は、差動信号の伝送特性に優れ、且つ、小型化された素子搭載用基板を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明に係る素子搭載用基板は、導電層と絶縁層とが交互に複数積層された配線層と、配線層の一方の主面に設けられた一対の第１の電極と、配線層内の異なる導電層に設けられ、互いに対向して平行に配置された信号配線と、配線層の他方の主面に設けられた一対の第２の電極と、絶縁層を貫通して設けられ、第１の電極と信号配線との間および信号配線と第２の電極との間をそれぞれ電気的に接続する導体部と、を備え、第１の電極の一方から第２の電極の一方までの第１の線路と、第１の電極の他方から第２の電極の他方までの第２の線路とにより、等長な一対の差動伝送線路が構成されていることを特徴とする。
【０００８】
この発明によれば、配線層内において信号配線を互いに対向して平行に積層配置した状態で、素子搭載用基板の第１の電極と第２の電極との間におけるこうした信号配線を介した２つの線路を、一対の等長な差動伝送線路とすることが可能となる。このため、所定の信号を正確に伝送させ、搭載される回路素子を正常に作動させることが可能な素子搭載用基板とすることができる。また、信号配線を同一平面で平行に配置する場合に比べて信号配線の占有面積を削減できるので、こうした信号配線を有する素子搭載用基板の小型化を実現することが可能となる。
【０００９】
上記構成において、素子搭載用基板と、素子搭載用基板の配線層の一方の主面に設けられた回路素子とを備え、一対の第１の電極に回路素子の一対の信号電極がそれぞれ電気的に接続され、一対の第２の電極が外部引出電極として機能することを特徴とする。このようにすることで、素子搭載用基板に搭載された回路素子からの所定の信号を外部に正確に、且つ、高速に伝送させることができる。
【発明の効果】
【００１０】
本発明によれば、信号の伝送特性に優れ、且つ、小型化された素子搭載用基板が提供される。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を具現化した実施形態について図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１２】
（第１の実施形態）
図１は本発明の第１の実施形態に係る素子搭載用基板および半導体モジュールの構成を示す平面図である。図２（Ａ）は図１中のＸ−Ｘ線に沿った素子搭載用基板および半導体モジュールの断面図であり、図２（Ｂ）は図１中のＹ−Ｙ線に沿った素子搭載用基板および半導体モジュールの断面図である。
【００１３】
第１の実施形態の素子搭載用基板１００は、導電層２，３，５，７および絶縁層１，４，６が交互に複数積層された配線層８と、導電層２と導電層３に設けられ、互いに対向して平行に配置された信号配線２ａ，３ａと、配線層８の上面側の導電層５に設けられた一対のパッド電極５ａ，５ｂと、配線層８の下面側の導電層７に設けられた一対のパッド電極７ａ，７ｂと、各絶縁層を貫通して設けられ、上下の導電層間を電気的に接続する導体部１ｂ，４ｂ，６ｂと、を備える。また、第１の実施形態の半導体モジュール１５０は、素子搭載用基板１００と、素子搭載用基板１００の配線層８の一方の主面である上面側に搭載された回路素子９と、この回路素子９に設けられ、一対のパッド電極５ａ，５ｂと導電部材１０ａ，１０ｂを介して接続された一対の信号電極９ａ，９ｂと、を備える。これにより、素子搭載用基板１００およびそれを備えた半導体モジュール１５０は、パッド電極５ａから信号配線２ａを介してのパッド電極７ａまでの線路と、パッド電極５ｂから信号配線３ａを介してのパッド電極７ｂまでの線路とにより一対の差動伝送線路が構成されている。
【００１４】
絶縁層１は導電層２と導電層３との間に設けられている。絶縁層１により導電層２と導電層３との間が電気的に絶縁されている。絶縁層１にはエポキシ樹脂を主成分とする膜が採用され、その厚さは、たとえば、約８０μｍである。ここで、エポキシ樹脂を主成分とする絶縁層１としては、編み込まれたガラス繊維に樹脂を含浸させたタイプの膜であってもよく、あるいは、絶縁層１に約２μｍ〜１０μｍ程度の直径を有するフィラーが添加された膜であってもよい。このフィラーとしては、アルミナ（Ａｌ２Ｏ３）、シリカ（ＳｉＯ２）、窒化アルミニウム（ＡｌＮ）、窒化シリコン（ＳｉＮ）、及び窒化ホウ素（ＢＮ）などがある。こうしたフィラーの重量充填率は約３０％〜約８０％が好適である。
【００１５】
導電層２および導電層３は絶縁層１の上下面にそれぞれ形成されている。導電層２および導電層３には、たとえば、銅（Ｃｕ）やアルミニウム（Ａｌ）などの金属が採用され、その厚さは、たとえば、約２０μｍである。導電層２は信号配線２ａおよびビアランド２ｂなどの所定の配線パターンに加工され、導電層３は信号配線３ａおよびビアランド３ｂなどの所定の配線パターンに加工されている。ここで、信号配線２ａと信号配線３ａとは、所定の領域Ａにおいて互いに対向して平行に配置され、差動信号を伝送する一対の信号配線を構成している。
【００１６】
導電層２と導電層３との間の絶縁層１には、その上面から下面にかけて接続孔１ａを有しており、その接続孔１ａ内には銅などからなる導体部１ｂが形成されている。この導体部１ｂは、所定の位置に配置され、絶縁層１の上下面に形成された導電層２と導電層３とを電気的に接続している。
【００１７】
絶縁層４は絶縁層１の上面において導電層２を覆うように形成されている。絶縁層４により導電層２と導電層５との間が電気的に絶縁されている。絶縁層４には、絶縁層１と同じ組成を有する材料が採用され、その膜厚は、たとえば、約６０μｍである。
【００１８】
導電層５は絶縁層４の上面に形成されている。導電層５には、導電層２，３と同じ金属が採用され、その膜厚は、たとえば、約２０μｍである。導電層５は一対のパッド電極５ａ，５ｂや配線部（図示せず）などの所定の配線パターンに加工されている。この一対のパッド電極５ａ，５ｂには回路素子９の一対の信号電極９ａ，９ｂが導電部材１０ａ，１０ｂを介して電気的に接続されている。
【００１９】
導電層２と導電層５との間の絶縁層４には、その上面から下面にかけて接続孔４ａを有しており、その接続孔４ａ内には銅などからなる導体部４ｂが形成されている。この導体部４ｂは、所定の位置に配置され、絶縁層４の上下面に形成された導電層２と導電層５とを電気的に接続している。
【００２０】
絶縁層６は絶縁層１の下面において導電層３を覆うように形成されている。絶縁層６により導電層３と導電層７との間が電気的に絶縁されている。絶縁層６には、絶縁層１と同じ組成を有する材料が採用され、その膜厚は、たとえば、約６０μｍである。
【００２１】
導電層７は絶縁層６の下面に形成されている。導電層７には、導電層２，３と同じ金属が採用され、その膜厚は、たとえば、約２０μｍである。導電層７は一対のパッド電極７ａ，７ｂや配線部（図示せず）などの所定の配線パターンに加工されている。ここでは、この一対のパッド電極７ａ，７ｂは回路素子９からの信号を外部へ伝送するための外部引出電極として機能する。
【００２２】
導電層３と導電層７との間の絶縁層６には、その下面から上面にかけて接続孔６ａを有しており、その接続孔６ａ内には銅などからなる導体部６ｂが形成されている。この導体部６ｂは、所定の位置に配置され、絶縁層６の上下面に形成された導電層３と導電層７とを電気的に接続している。
【００２３】
配線層８は上記した導電層２，３，５，７および絶縁層１，４，６により４層構造の配線層を構成して形成されている。
【００２４】
回路素子９は、たとえば、ＩＣチップやＬＳＩチップなどの半導体素子である。ここでは、その上面に一対の信号電極９ａ，９ｂを備えるＬＳＩチップを採用している。回路素子９は所定の領域の絶縁層４の上に接着層（図示せず）を介して装着されている。
【００２５】
導電部材１０ａ，１０ｂは、金線などが採用され、導電層５のパッド電極５ａ，５ｂと回路素子９の信号電極９ａ，９ｂとをそれぞれ電気的にワイヤボンディング接続している。なお、配線層８（絶縁層４）上に設けられた回路素子９を外界からの影響から保護するために、回路素子９を覆うようにエポキシ樹脂からなる封止樹脂層（図示せず）を形成するなどしてもよい。
【００２６】
本実施形態に係る素子搭載用基板１００においては、パッド電極５ａと信号配線２ａとの間を電気的に接続する導体部４ｂと、信号配線２ａとパッド電極７ａとの間を電気的に接続する導体部１ｂ，６ｂとの長さの和が、パッド電極５ｂと信号配線３ａとの間を電気的に接続する導体部１ｂ，４ｂと、信号配線３ａとパッド電極７ｂとの間を電気的に接続する導体部６ｂとの長さの和と等しくなるように構成されている。また、本実施形態に係る素子搭載用基板１００においては、信号配線２ａが配置された導電層２における信号配線２ａを含む配線長と、信号配線３ａが配置された導電層３における信号配線３ａを含む配線長とが等しく構成されている。
【００２７】
以上説明した本実施形態の素子搭載用基板およびそれを備える半導体モジュールによれば、以下のような効果を得ることができるようになる。
（１）配線層８内において信号配線２ａ，３ａを互いに対向して平行に積層配置した状態で、素子搭載用基板のパッド電極５ａ，５ｂとパッド電極７ａ，７ｂとの間におけるこうした信号配線２ａ，３ａを介した２つの線路を、一対の等長な差動伝送線路とすることが可能となる。これは、パッド電極５ａから信号配線２ａに至る線路長とパッド電極５ｂから信号配線３ａに至る線路長との差（導体部１ｂの深さに相当）が、信号配線２ａからパッド電極７ａに至る線路と信号配線３ａからパッド電極７ｂに至る線路長との差によって相殺されることによる。このため、差動インピーダンスの不整合を抑制することができるので、所定の信号を正確に伝送させ、搭載される回路素子を正常に作動させることが可能な素子搭載用基板とすることができる。
（２）信号配線２ａ，３ａを互いに対向して平行に積層配置したことで、信号配線を同一平面で平行に配置する場合に比べて信号配線の占有面積を削減できるので、こうした信号配線を有する素子搭載用基板の小型化を実現することが可能となる。
（３）回路素子９の一対の信号電極９ａ，９ｂを一対のパッド電極５ａ，５ｂにそれぞれ電気的に接続し、一対のパッド電極７ａ，７ｂを回路素子９の信号を外部に伝送するための外部引出電極として機能させたことで、素子搭載用基板に搭載された回路素子９からの所定の信号を外部に正確に、且つ、高速に伝送させることができる。
【００２８】
なお、上記実施形態では、４層構造の配線層８における例を示したが、本発明はこれに限らず、たとえば、２層構造あるいは５層構造以上の構造を有する配線層にも適用可能である。この場合、一対の信号配線を配線層内の異なる導電層間で互いに対向して平行に配置して設けるとともに、配線層の一方の主面に設けられた一対のパッド電極と、配線層の他方の主面に設けられた一対のパッド電極とを、各導電層を素子搭載用基板の鉛直方向に貫通して設けられた導体部を介して接続することで、同様の効果を享受することができる。
【００２９】
上記実施形態では、回路素子９を搭載した素子搭載用基板および半導体モジュールの例を示したが、本発明はこれに限らず、たとえば、回路素子９を搭載していない状態の素子搭載用基板であってもよい。
【００３０】
上記実施形態では、素子搭載用基板の一対のパッド電極７ａ，７ｂを外部引出電極として機能させた例を示したが、本発明はこれに限らず、たとえば、素子搭載用基板の下面に別の回路素子を搭載し、素子搭載用基板の一対のパッド電極７ａ，７ｂにこの回路素子の一対の信号電極をそれぞれ接続するようにしてもよい。このようにすることで、素子搭載用基板の上面の回路素子９と下面の回路素子との間で、所定の信号を正確に、且つ、高速に伝送させることができる。さらに、素子搭載用基板の上面側の回路素子９と下面側の回路素子とを重畳して配置した場合には、素子搭載用基板をさらに小型化することが可能となる。以下このような実施形態について詳述する。
【００３１】
（第２の実施形態）
図３は本発明の第２の実施形態に係る素子搭載用基板および半導体モジュールの構成を示す平面図である。図４（Ａ）は図３中のＸ−Ｘ線に沿った素子搭載用基板および半導体モジュールの断面図であり、図４（Ｂ）は図３中のＹ−Ｙ線に沿った素子搭載用基板および半導体モジュールの断面図である。
【００３２】
半導体モジュール２５０は、素子搭載用基板２００の配線層８の下面側の導電層７に複数のパッド電極７ｃが設けられている。本実施形態に係る回路素子１１は、ＢＧＡタイプのＩＣチップであり、平たいパッケージの下面に外部入出力用のパッド（不図示）が格子状に並んでおり、このパッドとパッド電極７ｃとが半田ボール１２を介して接続されている。図３、図４に示す半導体モジュール２５０では、パッド電極５ａから信号配線２ａを介してのパッド電極７ａまでの線路と、パッド電極５ｂから信号配線３ａを介してのパッド電極７ｂまでの線路とにより等長な一対の差動伝送線路が構成されている。なお、回路素子９および回路素子１１のパッド電極同士を等長な一対の差動伝達線路で接続してもよい。
【００３３】
（第３の実施形態）
図５は本発明の第３の実施形態に係る素子搭載用基板および半導体モジュールの構成を示す平面図である。図６（Ａ）は図５中のＸ−Ｘ線に沿った素子搭載用基板および半導体モジュールの断面図であり、図６（Ｂ）は図５中のＹ−Ｙ線に沿った素子搭載用基板および半導体モジュールの断面図である。
【００３４】
第３の実施形態に係る半導体モジュール３５０は、第１の実施形態に係る半導体モジュール１５０における回路素子９に加えて、回路素子９を搭載した面と反対側の面に更に回路素子１３を搭載している。なお、本実施形態に係る素子搭載用基板３００は、第１の実施形態に係る素子搭載用基板１００と実質的に同じなため、同一の要素には同一の符号を付して説明を適宜省略する。
【００３５】
回路素子１３は、たとえば、ＩＣチップやＬＳＩチップなどの半導体素子である。本実施形態では、回路素子１３の下面に複数対の信号電極１４ａ，１４ｂ，１５ａ，１５ｂを備えるＬＳＩチップを採用している。回路素子１３は所定の領域の絶縁層６の上に接着層（図示せず）を介して装着されている。
【００３６】
導電部材１６ａ，１６ｂは、金線などが採用され、導電層７のパッド電極７ａ，７ｂと回路素子１３の信号電極１４ａ，１４ｂとをそれぞれ電気的にワイヤボンディング接続している。また、導電部材１７ａ，１７ｂは、金線などが採用され、導電層７のパッド電極１８ａ，１８ｂと回路素子１３の信号電極１５ａ，１５ｂとをそれぞれ電気的にワイヤボンディング接続している。なお、配線層８（絶縁層６）上に設けられた回路素子１３を外界からの影響から保護するために、回路素子１３を覆うようにエポキシ樹脂からなる封止樹脂層（図示せず）を形成するなどしてもよい。
【００３７】
（第４の実施形態）
本実施形態では、上述の各実施形態で説明した半導体モジュールをマザーボードにはめ込んで実装する方法について説明する。図７は、第４の実施形態に係るマザーボードへの半導体モジュールの実装状態を示した模式図である。マザーボード４４０は、電子装置を構成するための複数の部品を積載可能に構成されている電子回路基板である。本実施形態に係るマザーボード４４０は、積載される半導体モジュール４５０が備える素子搭載用基板４００の一方の面に設けられている回路素子４１１と干渉しないように貫通孔４２０が形成されている。
【００３８】
半導体モジュール４５０における素子搭載用基板４００は、回路素子４０９と回路素子４１１とを電気的に接続する互いに等長な一対の差動伝送線路４０２と、回路素子４０９とマザーボード４４０とを電気的に接続する互いに等長な一対の差動伝送線路４０３とを有する。なお、図７に示すそれぞれの差動伝送線路４０２，４０３は、便宜上一本の線で示しているが、２本の配線で対をなしている点は前述の各実施形態で説明した素子搭載用基板と同様である。
【００３９】
（第５の実施形態）
本実施形態では、上述の各実施形態で説明した半導体モジュールをマザーボードに垂直に実装する方法について説明する。図８は、第５の実施形態に係るマザーボードへの半導体モジュールの実装状態を示した模式図である。本実施形態に係るマザーボード５４０は、実装される半導体モジュール５５０の端部が挿入され固定されるように構成されている挿入口５２０が形成されている。半導体モジュール５５０は、挿入口５２０に挿入された状態で端部に設けられている外部接続端子５２２がマザーボード５４０に形成されている不図示の電極と接触し、固定される。
【００４０】
半導体モジュール５５０における素子搭載用基板５００は、回路素子５０９と回路素子５１１とを電気的に接続する互いに等長な一対の差動伝送線路５０２，５０３と、回路素子５０９とマザーボード５４０とを電気的に接続する互いに等長な一対の差動伝送線路５０４と、回路素子５１１とマザーボード５４０とを電気的に接続する互いに等長な一対の差動伝送線路５０５とを有する。なお、図８に示すそれぞれの差動伝送線路５０２，５０３，５０４，５０５は、便宜上一本の線で示しているが、２本の配線で対をなしている点は前述の各実施形態で説明した素子搭載用基板と同様である。
【００４１】
以上、本発明を上述の各実施形態を参照して説明したが、本発明は上述の各実施形態に限定されるものではなく、各実施形態の構成を適宜組み合わせたものや置換したものについても本発明に含まれるものである。また、当業者の知識に基づいて各種の設計変更等の変形を各実施形態に対して加えることも可能であり、そのような変形が加えられた実施形態も本発明の範囲に含まれうる。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１実施形態に係る素子搭載用基板および半導体モジュールの構成を示す平面図。
【図２】（Ａ）、（Ｂ）図１中のＸ−Ｘ線およびＹ−Ｙ線に沿った素子搭載用基板および半導体モジュールの断面図。
【図３】本発明の第２実施形態に係る素子搭載用基板および半導体モジュールの構成を示す平面図。
【図４】（Ａ）、（Ｂ）図３中のＸ−Ｘ線およびＹ−Ｙ線に沿った素子搭載用基板および半導体モジュールの断面図。
【図５】本発明の第３実施形態に係る素子搭載用基板および半導体モジュールの構成を示す平面図。
【図６】（Ａ）、（Ｂ）図５中のＸ−Ｘ線およびＹ−Ｙ線に沿った素子搭載用基板および半導体モジュールの断面図。
【図７】第４の実施形態に係るマザーボードへの半導体モジュールの実装状態を示した模式図。
【図８】第５の実施形態に係るマザーボードへの半導体モジュールの実装状態を示した模式図。
【符号の説明】
【００４３】
１  絶縁層、  １ａ  接続孔、  １ｂ  導体部、  ２  導電層、  ２ａ  信号配線、  ２ｂ  ビアランド、  ３  導電層、  ３ａ  信号配線、  ３ｂ  ビアランド、  ４  絶縁層、  ４ａ  接続孔、  ４ｂ  導体部、  ５  導電層、  ５ａ  パッド電極、  ５ｂ  パッド電極、  ６  絶縁層、  ６ａ  接続孔、  ６ｂ  導体部、  ７  導電層、  ７ａ  パッド電極、  ７ｂ  パッド電極、  ７ｃ  パッド電極、  ８  配線層、  ９  回路素子、  ９ａ  信号電極、  ９ｂ  信号電極、  １０ａ  導電部材、  １０ｂ  導電部材、  １００  素子搭載用基板、  １５０  半導体モジュール。  
【図１】
2008109094.tif 000003
【図２】
2008109094.tif 000004
【図３】
2008109094.tif 000005
【図４】
2008109094.tif 000006
【図５】
2008109094.tif 000007
【図６】
2008109094.tif 000008
【図７】
2008109094.tif 000009
【図８】
2008109094.tif 000010