(57)【要約】【課題】64B/66B符号化処理に使用される、より有効なデータの生成方法及び回路を提供する。【解決手段】パケットデータPD並びにその先頭情報SI及び末尾情報TIを受信した時、情報SI及びTIに基づいてパケットデータPDの先頭及び末尾にそれぞれ先頭識別バイトS及び末尾識別バイトTを付加した書込ユーザデータUD_Wと、両識別バイトS及びTの位置を表示する制御データCD_Wとを対応させてメモリの所定のアドレスA0から順次書き込む。アドレスA0から、順次8バイトづつのユーザデータUD及びこれに対応する制御データCDを読み出して64B/66B符号化回路に与える。該読出ができない期間T_UR中、8nバイト分(n≧１)のアイドルバイトC及びそれを表示する制御データCD、或いは保守管理用情報の先頭及び末尾にそれぞれ識別バイトS及びTを付加した8nバイト(n≧2)の保守管理用ユーザデータ及び両識別バイトS及びTの位置を表示する制御データCDを該64B/66B符号化回路に与える。【選択図】図2
2008109597.tif 000002
【特許請求の範囲】
【請求項１】
パケットデータ並びにその先頭情報及び末尾情報を受信した時、該先頭情報及び該末尾情報に基づいて該パケットデータの先頭及び末尾にそれぞれ先頭識別バイト及び末尾識別バイトを付加したユーザデータと、該ユーザデータ中の両識別バイトの位置を表示する制御データとを生成する第１ステップと、
該ユーザデータを該制御データと対応させてメモリの所定のアドレスから順次書き込む第２ステップと、
該メモリの該所定のアドレスから、順次８バイトづつのユーザデータ及びこれに対応する該制御データを読み出して64B/66B符号化回路に与える第３ステップと、
を備えたことを特徴とする64B/66B符号化処理用データ生成方法。
【請求項２】
請求項１において、
該第３ステップが、該メモリからの読出ができない期間を検出した時、該期間中、８ｎバイト分(但し、ｎ≧１)のアイドルバイトと、該アイドルバイトであることを表示する制御データとを生成して該64B/66B符号化回路に与えるステップを含むことを特徴とした64B/66B符号化処理用データ生成方法。
【請求項３】
請求項１において、
８ｎ−２バイト(但し、ｎ≧２)の保守管理用情報を外部から収集する第４ステップをさらに備え、
該第３ステップが、該メモリからの読出ができない期間を検出した時、該期間中、該保守管理用情報の先頭及び末尾にそれぞれ該先頭識別バイト及び該末尾識別バイトを付加した８ｎバイトの保守管理用ユーザデータと、該保守管理用ユーザデータ中の両識別バイトの位置を表示する制御データとを生成して該64B/66B符号化回路に与えるステップを含むことを特徴とした64B/66B符号化処理用データ生成方法。
【請求項４】
パケットデータ並びにその先頭情報及び末尾情報を受信した時、該先頭情報及び該末尾情報に基づいて該パケットデータの先頭及び末尾にそれぞれ先頭識別バイト及び末尾識別バイトを付加したユーザデータと、該ユーザデータ中の両識別バイトの位置を表示する制御データとを生成する第１手段と、
該ユーザデータを該制御データと対応させてメモリの所定のアドレスから順次書き込む第２手段と、
該メモリの該所定のアドレスから、順次８バイトづつのユーザデータ及びこれに対応する該制御データを読み出して64B/66B符号化回路に与える第３手段と、
を備えたことを特徴とする64B/66B符号化処理用データ生成回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ生成方法及び回路に関し、特に64B/66B符号化処理回路に使用されるデータの生成方法及び回路に関するものである。
【背景技術】
【０００２】
上記の64B/66B符号化処理用データ生成技術は、イーサネット(登録商標)パケットやIPパケット等のパケットデータを64B/66B符号化処理して伝送するネットワークにおいて、例えば図5に斜線で示す伝送装置1内の光インタフェース部10や中継装置2内のバックボード伝送部20等の種々の箇所に適用されている。
【０００３】
以下、この64B/66B符号化処理用データ生成技術の従来例を、図6〜8を参照して説明する。
【０００４】
従来例：図6〜8
図6に示す従来の伝送装置1においては、まず光インタフェース部10を構成する送信処理部100が、伝送装置1の外部からパケットデータPDを受信し、このパケットデータPD並びにその先頭情報SI及び末尾情報TIを抽出して内部の64B/66B符号化処理用データ生成回路1000に与える。
【０００５】
これらを受けた64B/66B符号化処理用データ生成回路1000は、パケットデータPDから64ビット(8バイト)毎のユーザデータUDと、各ユーザデータUDに対応する8ビット(1バイト)の制御データCDとを順次生成し、64B/66B符号化回路200に与えて符号化処理させる。
【０００６】
ここで、64B/66B符号化回路200に与えるべきユーザデータUD及び制御データCDのパターンは、下記に示すように、(1)パケットデータPDが受信されていないアイドル期間中、(2)パケットデータPDの受信開始時、(3)パケットデータPD受信中、及び(4)パケットデータPDの受信終了時、の各状態に応じて図7(1)に示すパターンPTN1〜PTN12のいずれかとすることが64B/66B符号化則により規定されている。
【０００７】
すなわち、図7(1)のテーブルは、符号化前のユーザデータUD及び制御データCDから符号化後の符号化データEDへの全12通り(パターンPTN1〜PTN12)の変換関係を示しており、64B/66B符号化処理用データ生成回路1000が、これらのパターンPTN1〜PTN12のいずれかに対応するユーザデータUD及び制御データCDを生成することにより、64B/66B符号化回路200が、各パターンPTN1〜PTN12に対応する符号化データEDを後述するようにして発生できる。
【０００８】
また、同図(1)から明らかなように、符号化前のアイドルバイトC0〜C7はそれぞれ8ビット構成であり、符号化後のアイドルバイトC0〜C7はそれぞれ7ビット構成である。
【０００９】
また、64B/66B符号化則の仕様は4バイトデータを元に構成されるものであり、この4バイトデータを4レーンと表現している。そして、データの先頭は、その4レーン中の先頭に位置する仕様であるため、この4バイトデータを8バイト変換する際の先頭位置は、8バイト中の第5バイト(パターンPTN2)又は第1バイト(パターンPTN3)となっている。
【００１０】
(1) アイドル期間中 (パターンPTN1)
アイドル期間中、64B/66B符号化処理用データ生成回路1000は、パターンPTN1に示す8バイト分のアイドルバイトC0〜C7を設定したユーザデータUDと、ユーザデータUD中にアイドルバイトCのみが設定されていることを表示する制御データCD(“11111111”)とを生成する。
【００１１】
(2) パケットデータ受信開始時 (パターンPTN2又はPTN3)
パケットデータPDの先頭情報SIを受信した時、64B/66B符号化処理用データ生成回路1000は、ユーザデータUDの生成タイミングとアイドル期間からパケットデータ受信開始への遷移タイミングの位相条件如何によって、下記に示すパターンPTN2又はパターンPTN3のユーザデータUD及び制御データCDを生成する。
【００１２】
ユーザデータUDの生成中にアイドル期間からパケットデータ受信開始へ遷移した場合、64B/66B符号化処理用データ生成回路1000は、パターンPTN2に示す4バイト分のアイドルバイトC0〜C3、パケットデータPDの先頭識別バイトS4、及びパケットデータPD中の先頭から3バイト分のデータバイトD5〜D7を設定したユーザデータUDと、ユーザデータUD中のアイドルバイトC0〜C3及び先頭識別バイトS4の位置を表示する制御データCD(“11111000”)とを生成する。
【００１３】
パケットデータ受信開始直後にユーザデータUDの生成タイミングが到来した場合、64B/66B符号化処理用データ生成回路1000は、パターンPTN3に示すパケットデータPDの先頭識別バイトS0、及びパケットデータPD中の先頭から7バイト分のデータバイトD1〜D7を設定したユーザデータUDと、ユーザデータUD中の先頭識別バイトS0の位置を表示する制御データCD(“10000000”)とを生成する。
【００１４】
(3) パケットデータ受信中 (パターンPTN4)
64B/66B符号化処理用データ生成回路1000は、パターンPTN4に示すように、継続して受信するパケットデータPDから8バイト分のデータバイトD0〜D7を順次設定したユーザデータUDと、ユーザデータUD中にアイドルバイトC、先頭識別バイトS、及び後述する末尾識別バイトTのいずれも設定されていないことを表示する制御データCD(“00000000”)とを生成する。
【００１５】
(4) パケットデータ受信終了時 (パターンPTN5〜PTN12)
パケットデータPDの末尾情報TIを受信した時、64B/66B符号化処理用データ生成回路1000は、パターンPTN5〜PTN12に示すように、パケットデータPDの転送状況に応じて、先頭又はパケットデータPDの末尾のデータバイトD0〜D6にそれぞれ末尾識別バイトT0〜T7を付加し、さらに残バイト数分のアイドルバイトCを設定したユーザデータUDと、ユーザデータUD中の末尾識別バイトT0〜T7及びアイドルバイトCの位置を表示する制御データCDとを生成する。
【００１６】
上記(1)〜(4)のように生成されたユーザデータUD及び制御データCDを受けた64B/66B符号化回路200は、図6に示すように、制御データCDに基づいてユーザデータUDに符号化処理を施し且つスクランブル処理を施した例えば16ビットパラレルのスクランブルデータSDを生成し、P/S変換部30から供給されるクロックCLKに同期して出力する。
【００１７】
ここで、64B/66B符号化回路200は、図7(2)にその一般的な構成例を示すように、ユーザデータUD及び制御データCDに符号化処理を施して66ビットパラレルの符号化データEDを発生する64B/66B符号化処理部210と、この符号化データEDを一時保存するためのFIFOバッファBUFと、このバッファBUFから符号化データEDを読み出しスクランブル処理を施してスクランブルデータSDを発生するスクランブラ220と、このスクランブラ220から出力されるスクランブルデータSDを64ビットパラレルのデータにレート変換するギアボックス230と、このギアボックス230によりレート変換されたスクランブルデータSDを、さらに多重化して16ビットパラレルのデータにレート変換(4:1)してP/S変換部30に与えるマルチプレクサ240とを備えている。
【００１８】
また、64B/66B符号化処理部210には、64B/66B符号化処理用データ生成回路1000に供給される光インタフェース部10の内部クロックCLK_Iをクロック分周波部250_1によって４分周したクロックCLK_IQが供給されている。但し、これは、パケットデータPDを図示のように16ビットパラレルのデータとした場合(すなわち、ユーザデータUD(64ビット)の伝送レートが、パケットデータPD(16ビット)の伝送レートの1/4(＝16/64)倍である場合)であり、パケットデータPDのパラレルビット数によってクロック分周波部250_1のクロック分周数は適宜変更される。
【００１９】
また、スクランブラ220、ギアボックス230、及びマルチプレクサ240の入力側には、P/S変換部30が出力するクロックCLKをクロック分周波部250_2によって４分周したクロックCLK_Qが供給され、マルチプレクサ240の出力側には、クロックCLKがそのまま供給されている。
【００２０】
動作においては、64B/66B符号化処理用データ生成回路1000によって生成されたユーザデータUD及び制御データCDを受ける度毎に、64B/66B符号化処理部210が、ユーザデータUD及び制御データCDから図7(1)に示す符号則に従って符号化データEDを発生してFIFOバッファBUFに順次書き込む。
【００２１】
ここで、符号化データEDは、制御データCDに基づきユーザデータUDから生成した64ビットのペイロードPLと、このペイロードPLに付加される2ビットの同期ヘッダHDとから成る66ビットのデータである。同期ヘッダHDには、制御データCDが“00000000”である時(すなわち、パターンPTN1の時)、“01”が設定され、それ以外の時(すなわち、パターンPTN2〜PTN12の時)、“10”が設定される。
【００２２】
また、ペイロードPLは、各パターンPTN1〜PTN12に応じて以下のように設定される。
【００２３】
パターンPTN1
64B/66B符号化処理部210は、パターンPTN1であることを識別するパターン識別バイトPI1(0x1e)と、それぞれ7ビットに短縮したアイドルバイトC0〜C7とをペイロードPLに設定する。
【００２４】
パターンPTN2
64B/66B符号化処理部210は、パターンPTN2であることを識別するパターン識別バイトPI2(0x33)と、それぞれ7ビットに短縮したアイドルバイトC0〜C3と、4ビット分のパディングPADと、データバイトD5〜D7とをペイロードPLに設定する。
【００２５】
パターンPTN3
64B/66B符号化処理部210は、パターンPTN3であることを識別するパターン識別バイトPI3(0x78)と、データバイトD1〜D7とをペイロードPLに設定する。
【００２６】
パターンPTN4
64B/66B符号化処理部210は、データバイトD0〜D7をペイロードPLにそのまま設定する。
【００２７】
パターンPTN5
64B/66B符号化処理部210は、パターンPTN5であることを識別するパターン識別バイトPI5(0x87)と、7ビット分のパディングPADと、それぞれ7ビットに短縮したアイドルバイトC1〜C7とをペイロードPLに設定する。
【００２８】
パターンPTN6〜PTN11
64B/66B符号化処理部210は、パターンPTN6〜PTN11であることをそれぞれ識別するパターン識別バイトPI6〜PI11(0x99,0xaa, 0xb4, 0xcc, 0xd2, 0xe1)と、データバイトD0, D0〜D1, D0〜D2, D0〜D3, D0〜D4, D0〜D5と、それぞれ7ビットに短縮したアイドルバイトC1〜C7,C2〜C7, C3〜C7, C4〜C7, C5〜C7, C6〜C7, C7と、データバイトD-アイドルバイトC間の不足ビット数分を補うパディングPADとをペイロードPLに設定する。
【００２９】
パターンPTN12
64B/66B符号化処理部210は、パターンPTN12であることを識別するパターン識別バイトPI12(0xff)と、データバイトD0〜D6とをペイロードPLに設定する。
【００３０】
そして、スクランブラ220は、FIFOバッファBUFから符号化データEDを順次読み出すと共に、読み出した符号化データEDにスクランブル処理を施したスクランブルデータSDをギアボックス230に与える。ギアボックス230は、順次受け取るスクランブルデータSDを64ビットづつマルチプレクサ240に与える。マルチプレクサ240は、このスクランブルデータSDを16ビットパラレルに多重化してP/S変換部30に与える。
【００３１】
これを受けたP/S変換部30は、図6に示すように、スクランブルデータSDをシリアル変換し、出力ポートOPを介してネットワークへ送出する。
【００３２】
また、64B/66B復号化処理においては、入力ポートIPを介してスクランブルデータSDを受信したS/P変換部40が、クロックCLKを生成(リカバリ)すると共に、このクロックCLKに同期させてパラレル変換したスクランブルデータSDを64B/66B復号化回路300に与える。これを受けた64B/66B復号化回路300は、スクランブルデータSDにデスクランブル処理及び復号化処理を施して得たユーザデータUD及び制御データCDを受信処理部400に与え、受信処理部400が、ユーザデータUDから元のパケットデータPDを組み立て外部に出力する。
【００３３】
また、図8は、図5に示した中継装置2の一般的な構成例を示したものであり、この中継装置2においては、まず入力ポートIP1〜IPnの各々を介してスクランブルデータSDを受信したS/P変換部40_1〜40_nが、それぞれ、図6に示した64B/66B復号化処理と同様に、クロックCLK_1〜CLK_nと同期させてパラレル変換したスクランブルデータSDを、バックボード伝送部20を構成する64B/66B復号化回路300_1〜300_nに与える。64B/66B復号化回路300_1〜300_nは、それぞれ、スクランブルデータSDにデスクランブル処理及び復号化処理を施して得たユーザデータUD及び制御データCDを受信処理部400_1〜400_nに与える。
【００３４】
そして、受信処理部400_1〜400_nは、それぞれ、ユーザデータUDから組み立てたパケットデータPDをスイッチ部500に与える。
【００３５】
受信処理部400_1〜400_nのいずれかからパケットデータPDを受けたスイッチ部500は、パケットデータPD中のヘッダ(図示せず)に設定された宛先情報等に基づいてスイッチ処理を行い、パケットデータPD並びにその先頭情報SI及び末尾情報TIを64B/66B符号化処理用データ生成回路1000_1〜1000_nのいずれかに与える。
【００３６】
これらを受けた64B/66B符号化処理用データ生成回路1000_1〜1000_nは、それぞれ、図6に示した伝送装置1内の64B/66B符号化処理用データ生成回路1000と同様、パケットデータPDからユーザデータUD及び制御データCDを生成して64B/66B符号化回路200_1〜200_nに与え、64B/66B符号化回路200_1〜200_nが、それぞれ、ユーザデータUDに符号化処理及びスクランブル処理を施したスクランブルデータSDをP/S変換部30_1〜30_nに与える。そして、P/S変換部30_1〜30_nは、それぞれ、スクランブルデータSDをシリアル変換し、出力ポートOP1〜OPnを介して送出する。
【００３７】
なお、参考例として、以下の(1)〜(3)に示すものがある。
【００３８】
参考例(1)
64B/66B符号則を改良し、ユーザデータがデータバイト以外を含む場合、制御データ及びそのパリティ情報等から成る符号変換バイトを形成し、該ユーザデータを、該符号変換バイト→該データバイト以外のバイト→該データバイトの順に再配置するようにした符号化回路(例えば、特許文献1参照。)。
【００３９】
参考例(2)
8＋4n(n≧0)レーンの並列バイト列を4レーン毎のスーパーレーンに区分し、スーパーレーン毎に2カラムから64ビットのユーザデータを抽出して64B/66B符号化処理を行う符号化装置(例えば、特許文献2参照。)。
【００４０】
参考例(3)
アイドルデータをスキュー調整用パターンに置き換えることにより、複数本のシリアル信号を伝送する時に生じるスキューを監視するスキュー調整装置(例えば、特許文献3参照。)。
【特許文献１】特開2004-320580号公報
【特許文献２】特開2004-289567号公報
【特許文献３】特開2004-193817号公報
【発明の開示】
【発明が解決しようとする課題】
【００４１】
上記の従来例では、パケットデータ受信開始時に生成されるユーザデータが、図7(1)に示したパターンPTN2又はPTN3となる。パターンPTN2の場合、ユーザデータに含まれる4バイトのアイドルデータが起因となって、64B/66B符号化回路へのパケットデータ転送効率を低下させてしまうという課題があった。
【００４２】
例えば30バイトのパケットデータから、以下のパターンPTN2を含むケース(1)及びパターンPTN3を含むケース(2)でユーザデータが生成されたとすると、パケットデータ転送効率(データバイト数/全ユーザデータのバイト数)は、ケース(2)では“93.75%”(30バイト/32バイト)であるのに対し、ケース(1)では“75%”(30バイト/40バイト)に低下してしまう。
【００４３】
ケース(1)
パターンPTN2(データバイト数＝“3”, データバイト以外のバイト数＝“5”)→パターンPTN4×3回(データバイト数＝“24(8×3)”)→パターンPTN8(データバイト数＝“3”,データバイト以外のバイト数＝“5”)
ケース(2)
パターンPTN3(データバイト数＝“7”, データバイト以外のバイト数＝“1”)→パターンPTN4×2回(データバイト数＝“16(8×2)”)→パターンPTN12(データバイト数＝“7”,データバイト以外のバイト数＝“1”)
【００４４】
従って、本発明は、64B/66B符号化処理に使用される、より有効なデータの生成方法及び回路を提供することを目的とする。
【課題を解決するための手段】
【００４５】
[1]上記の目的を達成するため、本発明の一態様に係る64B/66B符号化処理用データ生成方法(又は回路)は、パケットデータ並びにその先頭情報及び末尾情報を受信した時、該先頭情報及び該末尾情報に基づいて該パケットデータの先頭及び末尾にそれぞれ先頭識別バイト及び末尾識別バイトを付加したユーザデータと、該ユーザデータ中の両識別バイトの位置を表示する制御データとを生成する第１ステップ(又は手段)と、該ユーザデータを該制御データと対応させてメモリの所定のアドレスから順次書き込む第２ステップ(又は手段)と、該メモリの該所定のアドレスから、順次８バイトづつのユーザデータ及びこれに対応する該制御データを読み出して64B/66B符号化回路に与える第３ステップ(又は手段)とを備えたことを特徴とする。
【００４６】
すなわち、第１ステップ(又は手段)では、ランダムに受信するパケットデータの受信開始をトリガとして、先頭識別バイトから始まるユーザデータ及びその制御データを生成し、第２ステップ(又は手段)が、これらのユーザデータ及び制御データを対応付けてメモリの所定のアドレスから順次書き込む。
【００４７】
第３ステップ(又は手段)では、該パケットデータの受信状態に関わらず、該メモリの該所定のアドレスから順次８バイトづつのユーザデータ及びこれに対応する該制御データを読み出して64B/66B符号化回路に与える。
【００４８】
これにより、64B/66B符号化回路へは図7(1)に示したパターンPTN3から始まるユーザデータを順次与えることが可能である。
【００４９】
[2]また、上記[1]において、該第３ステップ(又は手段)が、該メモリからの読出ができない期間を検出した時、該期間中、８ｎバイト分(但し、ｎ≧１)のアイドルバイトと、該アイドルバイトであることを表示する制御データとを生成して該64B/66B符号化回路に与えるステップ(又は手段)を含むようにしても良い。
【００５０】
すなわち、該パケットデータが伝送されないアイドル期間の長さ如何により、該メモリに読出可能なユーザデータ及び制御データが書き込まれていない場合には、図7(1)に示したパターンPTN1のユーザデータ及び制御データを該64B/66B符号化回路に与えることが可能である。
【００５１】
[3]また、上記[1]において、該第１ステップ(又は手段)は、該ユーザデータのデータ長が８ｎバイト(但し、ｎ≧２)に満たない時、不足バイト数分のアイドルバイトを該ユーザデータの末尾に付加すると共に、該制御データにも該アイドルバイトの位置を表示するデータを付加するステップ(又は手段)を含むようにしても良い。
【００５２】
すなわち、パケットデータ受信終了時には、図7(1)に示したパターンPTN5〜PTN11のいずれかのユーザデータ及び制御データを該64B/66B符号化回路に与えることが可能である。
【００５３】
[4]また、上記[1]において、８ｎ−２バイト(但し、ｎ≧２)の保守管理用情報を外部から収集する第４ステップ(又は手段)をさらに備え、該第３ステップ(又は手段)が、該メモリからの読出ができない期間を検出した時、該期間中、該保守管理用情報の先頭及び末尾にそれぞれ該先頭識別バイト及び該末尾識別バイトを付加した８ｎバイトの保守管理用ユーザデータと、該保守管理用ユーザデータ中の両識別バイトの位置を表示する制御データとを生成して該64B/66B符号化回路に与えるステップ(又は手段)を含むようにしても良い。
【００５４】
すなわち、該メモリからの読出ができない期間を有効利用し、アイドルデータの代わりに、保守管理用情報から64B/66B符号化則に従って生成した保守管理用ユーザデータ及び制御データを該64B/66B符号化回路に与える。ここで、該保守管理用情報の内容はどのようなものであっても良く、例えば伝送障害の監視や上記の参考例(3)のようなスキュー監視を行うための情報を設定することができる。
【００５５】
また、上記の参考例(3)においては、アイドルデータを単にスキュー調整用パターンに置き換えていたが、64B/66B符号化則に沿ったデータパターンではないため、64B/66B符号化回路或いは後段の装置にて破棄されるか又は誤動作を引き起こしてしまう虞れがある。
【００５６】
しかしながら、上記[4]では、64B/66B符号化則に規定されるデータパターンで保守管理用ユーザデータを生成するようにしたため、上記のような誤動作を発生させずにネットワーク内を伝送させることができる。
【００５７】
[5]また、上記[1]において、該パケットデータは、イーサネットパケット又はIPパケットとしても良い。
【発明の効果】
【００５８】
本発明によれば、64B/66B符号化処理に使用されるデータをより有効に生成することができ、以て64B/66B符号化回路へのパケットデータ転送効率を向上させることができるため、これを適用する伝送装置や中継装置等を含むネットワーク全体の伝送効率を向上させることができる。
【００５９】
また、保守管理用情報を64B/66B符号化則に従った保守管理用ユーザデータとして64B/66B符号化回路へ与えることができるようにしたので、64B/66B符号化回路や他の装置等の仕様を変更することなく容易に保守管理を行うことができる。
【発明を実施するための最良の形態】
【００６０】
本発明に係る64B/66B符号化処理用データ生成方法及びこれを使用する回路の実施例[1]及び[2]を、図1〜4を参照して以下の順に説明する。
I. 実施例[1]：図1及び2
I.1. 構成例：図1
I.2. 動作例：図2
II. 実施例[2]：図3及び4
II.1. 構成例：図3
II.2. 動作例：図4
【００６１】
I.実施例[1]：図1及び2
I.1.構成例：図1
図1に示す本発明の実施例[1]に係る64B/66B符号化処理用データ生成回路1000には、図7(2)と同様の64B/66B符号化回路200が接続され、この64B/66B符号化回路200と共通の内部クロックCLK_Iが、64B/66B符号化処理用データ生成回路1000を構成する識別バイト付加・制御データ生成部1100及び読出制御部1200に供給されている。
【００６２】
ここで、識別バイト付加・制御データ生成部1100は、内部クロックCLK_Iに同期して入力されるパケットデータPDの先頭情報SI及び末尾情報TIに基づき、パケットデータPDの先頭及び末尾にそれぞれ先頭識別バイト及び末尾識別バイトを付加した書込ユーザデータUD_Wと、データUD_W中の両識別バイトの位置を表示する書込制御データCD_Wとを生成すると共に、これらの書込ユーザデータUD_Wと書込制御データCD_Wとを対応付け、書込許可信号WSに同期させてメモリMEMの所定の書込アドレス(例えば先頭アドレス)WAから書き込む機能ブロックである。
【００６３】
なお、本実施例では、一例としてパケットデータPDを16ビット(2バイト)パラレルのデータとし、これに合わせて、書込ユーザデータUD_W及び書込制御データCD_Wを、それぞれ、2バイトパラレルのデータ及びこのデータ中の各バイトを表示する2ビットパラレルのデータとしているが、書込ユーザデータUD_W及び書込制御データCD_Wのパラレルビット数は、パケットデータPDのパラレルビット数に合わせて適宜変更することができる。この場合も、以下の説明は同様に適用される。また、これは、後述する読出ユーザデータUD_R及び読出制御データCD_R、並びに選択ユーザデータUD_S及び選択制御データCD_Sについても同様である。
【００６４】
また、読出制御部1200は、内部クロックCLK_Iに基づいて、メモリMEMから64ビット(8バイト)のユーザデータUD及びこれに対応する8ビット(1バイト)の制御データCDを読み出すための読出開始位相RPを順次発生してメモリ制御部1300に与えると共に、選択回路1400から出力される選択ユーザデータUD_S及び選択制御データCD_Sをそれぞれ結合したユーザデータUD及び制御データCDを64B/66B符号化回路200に与える。
【００６５】
また、メモリ制御部1300は、識別バイト付加・制御データ生成部1100から出力される書込許可信号WS及び書込アドレスWAを監視し、読出制御部1200から読出開始位相RPを受ける度毎にメモリMEMからの読出を行うことができるか否かを判定して、メモリMEMに対して読出許可信号RS及びその読出アドレスRAを与えるか、又はメモリ空情報EIを発生して選択回路1400に与える。選択回路1400は、メモリ制御部1300からの読出許可信号RS及び読出アドレスRAによりメモリMEMから読み出された読出ユーザデータUD_R及び読出制御データCD_R、又はメモリ空情報EIを受け、読出ユーザデータUD_R及び読出制御データCD_R、又は8バイトのアイドルバイト及びこれを表示する制御データを、選択ユーザデータUD_S及び選択制御データCD_Sとして読出制御部1200に与える。
【００６６】
なお、64B/66B符号化回路200内の64B/66B符号化処理部210には、図7(2)と同様、クロック分周波部250_1により内部クロックCLK_Iを４分周したクロックCLK_IQが供給されている。
【００６７】
I.2.動作例：図2
次に、本実施例の動作を、パケットデータPDが、図2に示すように下記(1)〜(5)の順に入力される場合を例にとって説明する。
【００６８】
(1)14バイト(8n-2バイト：n＝2)のパケットデータPD1
(2)アイドル期間T_IDLE
(3)13バイト(8n-3バイト)のパケットデータPD2
(4)12バイト(8n-4バイト)のパケットデータPD3
(5)11バイト(8n-5バイト)のパケットデータPD4
なお、n≧3とした場合も以下の説明は同様に適用される。
【００６９】
(1)パケットデータPD1 (14バイト(8n−2))
パケットデータPD1受信時のメモリMEMへの書込動作において、まず識別バイト付加・制御データ生成部1100は、先頭情報SIからデータバイトD1がパケットデータPD1の先頭であることを認識し、データバイトD1の前に先頭識別バイトS0を付加した16ビットの書込ユーザデータUD_W“S0,D1”と、先頭識別バイトS0の位置を表示する2ビットの書込制御データCD_W“10”とを生成する。
【００７０】
そして、識別バイト付加・制御データ生成部1100は、生成した両データを、書込許可信号WSを“ON”(イネーブル)にしてメモリMEMの書込アドレスWA＝“アドレスA0”に書き込むと共に、これらの書込許可信号WS及び書込アドレスWAをメモリ制御部1300にも与える。
【００７１】
以降、パケットデータPD1の末尾情報TIを受信する迄、識別バイト付加・制御データ生成部1100は、パケットデータPD1中のデータバイトD2及びD3、D4及びD5、…、D12及びD13を書込ユーザデータUD_Wとし、これに対応して書込制御データCD_W“00”を生成し、上記と同様にしてメモリMEMのアドレスA1〜A6に書き込む。ここで、本実施例では、末尾情報TIを2ビットパラレルのデータとしており、内部クロックCLK_Iの1クロック毎に入力される2バイトパラレルのパケットデータPDのいずれのデータバイトが末尾であるかを“10(図示上段のデータバイト)”又は“01(下段のデータバイト)”で表示している。
【００７２】
末尾情報TI“01”を受信した時、識別バイト付加・制御データ生成部1100は、データバイトD14がパケットデータPD1の末尾であることを認識し、データバイトD14の後に末尾識別バイトT15を付加した書込ユーザデータUD_W“D14,T15”と、末尾識別バイトT15の位置を表示する2ビットの書込制御データCD_W“01”とを生成する。
【００７３】
そして、識別バイト付加・制御データ生成部1100は、生成した両データを、上記と同様にしてメモリMEMのアドレスA7に書き込んだ後、書込許可信号RSを“OFF”(ディセーブル)にしてメモリMEMへの書込動作を停止する。
【００７４】
一方、メモリMEMからの読出は上記の書込動作とは非同期に動作しており、読出制御部1200が、内部クロックCLK_Iの4クロック毎に1周期とした定期的な読出開始位相RPをメモリ制御部1300に与えることにより開始される。ここで、読出開始位相RPの周期を内部クロックCLK_Iの4クロック毎にしているのは、この期間で8バイト(2バイト×4クロック)分の書込ユーザデータUD_WがメモリMEMに書き込まれるためである。
【００７５】
図示の例では、メモリ制御部1300は、最初の読出開始位相RPを受けた時点で識別バイト付加・制御データ生成部1100からメモリMEMへのユーザデータUD_W及び制御データCD_Wの書込が完了したアドレスを既に受けているため、メモリMEMからの読出を行うことが可能と判断し、読出許可信号RSを“ON”にしてメモリMEMに読出アドレスRAを順次与える。
【００７６】
アドレスA0〜A3が読出アドレスRAとしてメモリMEMに順次与えられた時、選択回路1400には、これらのアドレスA0〜A3にそれぞれ書き込まれている読出ユーザデータUD_R及び読出制御データCD_Rが読み出され、選択回路1400は、これらをそのまま選択ユーザデータUD_S“S0,D1”,“D2,D3”,“D4,D5”,“D6,D7”、及びこれらにそれぞれ対応する選択制御データCD_S“10”,“00”,“00”,“00”として読出制御部1200に与える。
【００７７】
これらを受けた読出制御部1200は、各選択ユーザデータUD_S及び各制御データCD_Sを到着順にそれぞれ結合した8バイトのユーザデータUD“S0,D1,D2,D3,D4,D5,D6,D7”及び1バイトの制御データCD“10000000”、すなわち、図7(1)に示したパターンPTN3のユーザデータUD及び制御データCDを64B/66B符号化回路200に与える。
【００７８】
また、アドレスA4〜A7にそれぞれ書き込まれている書込ユーザデータUD_W及び書込制御データCD_Wについては、次の読出開始位相RPをトリガとして、上記と同様にして読み出されたユーザデータUD“D8,D9,D10,D11,D12,D13,D14,T15”及び制御データCD“00000001”、すなわち、図7(1)に示したパターンPTN12のユーザデータUD及び制御データCDが64B/66B符号化回路200に与えられる。
【００７９】
なお、n≧3の場合には、パターンPTN3のユーザデータUD及び制御データCDと、パターンPTN12のユーザデータUD及び制御データCDとの間に、上記と同様にして得られる図7(1)に示したパターンPTN4のユーザデータUD及び制御データCDが順次64B/66B符号化回路200に与えられることになる。
【００８０】
このように、パケットデータPDのデータ長が8n-2バイトである場合には、アイドルバイトCを含まない最もパケットデータ転送効率の高いユーザデータUDを64B/66B符号化回路200に与えて符号化処理させることができる。
【００８１】
(2)アイドル期間T_IDLE
アイドル期間T_IDLE中には、図示の通り、メモリMEMへの書込処理は何ら実行されない。
【００８２】
一方、メモリMEMからの読出動作において、読出制御部1200から読出開始位相RPを受けたメモリ制御部1300は、この時点でメモリMEMへのユーザデータUD_W及び制御データCD_Wの書込が完了している全アドレスA0〜A7からの読出を実行済みであるため、この読出開始位相RPから次の読出開始位相を受ける迄の期間を、メモリMEMからの読出ができない読出不可期間T_URとして検出する。
【００８３】
この時、メモリ制御部1300は、読出許可信号RSを“OFF”にしてメモリMEMからの読出を停止すると共に、読出不可期間T_URであることを示すメモリ空情報EIを選択回路1400に与える。
【００８４】
これを受けた選択回路1400は、8バイトのアイドルバイトC0〜C7及びこれを表示する1バイトの制御データ“11111111”を生成すると共に、これらをそれぞれ4分割した選択ユーザデータUD_S“C0,C1”,“C2,C3”,“C4,C5”,“C6,C7”、及び選択制御データCD_S“11”,“11”,“11”,“11”として読出制御部1200に与える。
【００８５】
そして、読出制御部1200は、各選択ユーザデータUD_S及び各制御データCD_Sを再び結合し、8バイトのアイドルバイトを設定したユーザデータUD“C0,C1,C2,C3,C4,C5,C6,C7”及び1バイトの制御データCD“11111111”、すなわち、図7(1)に示したパターンPTN1のユーザデータUD及び制御データCDを64B/66B符号化回路200に与える。
【００８６】
(3)パケットデータPD2 (13バイト(8n−3))
パケットデータPD2受信時のメモリMEMへの書込動作は、パケットデータPD2の末尾情報TIを受信する迄、上記(1)のパケットデータPD1の書込動作と同様である。
【００８７】
末尾情報TI“10”を受信した時、識別バイト付加・制御データ生成部1100は、データバイトD13がパケットデータPD1の末尾であること、すなわち、このパケットデータPD2に先頭識別バイトS及び末尾識別バイトTを付加して生成されるユーザデータUDのデータ長“15(13＋2)バイト”が、16(8n)バイトに満たず1バイト分不足することを認識し、末尾識別バイトT14の後にアイドルバイトC15を付加した16ビットの書込ユーザデータUD_W“T14,C15”と、末尾識別バイトT14及びアイドルバイトC15の位置を表示する2ビットの書込制御データCD_W“11”とを生成する。
【００８８】
そして、識別バイト付加・制御データ生成部1100は、生成した両データを、上記(1)と同様にしてメモリMEMに書き込む。
【００８９】
これにより、メモリMEMからの読出動作において、まず上記(1)と同様にパターンPTN3のユーザデータUD及び制御データCDが64B/66B符号化回路200に与えられ、次にユーザデータUD“D8,D9,D10,D11,D12,D13,T14,C15”及び制御データCD“00000011”、すなわち、図7(1)に示したパターンPTN11のユーザデータUD及び制御データCDが64B/66B符号化回路200に与えられる。
【００９０】
(4)パケットデータPD3 (12バイト(8n−4))
パケットデータPD3受信時のメモリMEMへの書込動作は、パケットデータPD3の末尾情報TIを受信する迄、上記(1)と同様である。
【００９１】
末尾情報TI“01”を受信した時、識別バイト付加・制御データ生成部1100は、上記(1)と同様、データバイトD12の後に末尾識別バイトT13を付加した16ビットの書込ユーザデータUD_W“D12,T13”と、末尾識別バイトT13の位置を表示する2ビットの書込制御データCD_W“01”とを生成してメモリMEMへの書込を行い、上記(3)と同様にしてこのパケットデータPD3に先頭識別バイトS及び末尾識別バイトTを付加して生成されるユーザデータUDのデータ長“14(12＋2)バイト”が、16(8n)バイトに満たず2バイト分不足することを認識し、アイドルバイトC14及びC15を設定した書込ユーザデータUD_W“C14,C15”と、アイドルバイトC14及びC15であることを表示する書込制御データCD_W“11”とを生成してメモリMEMに書き込む。
【００９２】
これにより、メモリMEMからの読出動作において、まず上記(1)と同様にパターンPTN3のユーザデータUD及び制御データCDが64B/66B符号化回路200に与えられ、次にユーザデータUD“D8,D9,D10,D11,D12,T13,C14,C15”及び制御データCD“00000111”、すなわち、図7(1)に示したパターンPTN10のユーザデータUD及び制御データCDが64B/66B符号化回路200に与えられる。
【００９３】
(5) パケットデータPD4 (11バイト(8n−5))
パケットデータPD4受信時のメモリMEMへの書込動作は、パケットデータPD4の末尾情報TIを受信する迄、上記(1)と同様である。
【００９４】
末尾情報TI“01”を受信した時、識別バイト付加・制御データ生成部1100は、上記(3)と同様、末尾識別バイトT12の後にアイドルバイトC13を付加した16ビットの書込ユーザデータUD_W“T12,C13”と、末尾識別バイトT12及びアイドルバイトC13の位置を表示する2ビットの書込制御データCD_W“11”とを生成してメモリMEMへの書込を行い、上記(3)及び(4)と同様にしてこのパケットデータPD4に先頭識別バイトS及び末尾識別バイトTを付加したユーザデータUDのデータ長“13(11＋2)バイト”が、16(8n)バイトに満たず3バイト分不足することを認識し、既にメモリMEMへ書込済みのアイドルバイトC13を除く2バイト分のアイドルバイトC14及びC15を設定した16ビットの書込ユーザデータUD_W“C14,C15”と、アイドルバイトC14及びC15であることを表示する2ビットの書込制御データCD_W“11”とを生成してメモリMEMに書き込む。
【００９５】
これにより、メモリMEMからの読出動作において、まず上記(1)と同様にパターンPTN3のユーザデータUD及び制御データCDが64B/66B符号化回路200に与えられ、次にユーザデータUD“D8,D9,D10,D11,T12,C13,C14,C15”及び制御データCD“00001111”、すなわち、図7(1)に示したパターンPTN9のユーザデータUD及び制御データCDが64B/66B符号化回路200に与えられる。
【００９６】
上記(3)〜(5)のように、パケットデータPDのデータ長が8n-3〜8n-5バイトである場合には、最大で3バイト分のアイドルバイトCがユーザデータUDに含まれてしまうが、この場合であっても、図7(1)に示したパターンPTN2の(4バイト分のアイドルバイトC0〜C3を含む)ユーザデータUDよりもパケットデータ転送効率が高い。
【００９７】
II.実施例[2]：図3及び4
II.1.構成例：図3
図3に示す本発明の実施例[2]に係る64B/66B符号化処理用データ生成回路1000は、上記の実施例[1]の構成に加えて、外部から8n-2バイト(但し、n≧2)の保守管理用情報MIを収集して選択回路1400に与える保守管理用情報収集部1500を備えている。
【００９８】
II.2.動作例：図4
次に、本実施例の動作を、保守管理用情報MIが、図4に示すように、14バイト(8n-2バイト：n＝2)のデータである場合を例にとって説明する。なお、n≧3とした場合も以下の説明は同様に適用される。
【００９９】
ここで、読出制御部1200は、上記の実施例[1]とは異なり、読出開始位相RPの周期を内部クロックCLK_Iの8クロック毎(この期間で、上記の実施例[1]の2倍の16バイト分のユーザデータを挿入可能)にし、以て選択回路1400から、保守管理用情報MIの先頭(データバイトM1の前)及び末尾(データバイトM14の後)にそれぞれ先頭識別バイトS0及び末尾識別バイトT15が付加された16バイトの保守管理用ユーザデータを選択ユーザデータUD_Sとして受け取ることができるようにしている。
【０１００】
アイドル期間T_IDLE中において、読出制御部1200からこの読出開始位相RPを受けたメモリ制御部1300は、上記の実施例[1]と同様、メモリMEMからの読出ができない読出不可期間T_URを検出し、読出許可信号RSを“OFF”にしてメモリMEMからの読出を停止すると共に、読出不可期間T_URであることを示すメモリ空情報EIを選択回路1400に与える。
【０１０１】
これを受けた選択回路1400は、上記の実施例[1]とは異なり、16バイトの保守管理用ユーザデータ“S0,M1〜M14,T15”及び両識別バイトS0及びT15の位置を表示する2バイトの制御データ“100…001”を生成すると共に、これらをそれぞれ8分割した選択ユーザデータUD_S“S0,M1”,“M2,M3”,…,“M14,T15””、及び選択制御データCD_S“10”,“00”,…,“01”として読出制御部1200に与える。
【０１０２】
そして、読出制御部1200は、各選択ユーザデータUD_S及び各制御データCD_Sを再び結合すると共に、8バイトづつの保守管理用ユーザデータ“S0,M1,M2,M3,M4,M5,M6,M7”(パターンPTN3に相当)及び“M8,M9,M10,M11,M12,M13,M14,T15”(パターンPTN12に相当)、並びにこれらの保守管理用ユーザデータにそれぞれ対応する制御データCD“10000000”及び“00000001”を64B/66B符号化回路200に順次与える。
【０１０３】
なお、上記実施例によって本発明は限定されるものではなく、特許請求の範囲の記載に基づき、当業者によって種々の変更が可能なことは明らかである。
【０１０４】
（付記１）
パケットデータ並びにその先頭情報及び末尾情報を受信した時、該先頭情報及び該末尾情報に基づいて該パケットデータの先頭及び末尾にそれぞれ先頭識別バイト及び末尾識別バイトを付加したユーザデータと、該ユーザデータ中の両識別バイトの位置を表示する制御データとを生成する第１ステップと、
該ユーザデータを該制御データと対応させてメモリの所定のアドレスから順次書き込む第２ステップと、
該メモリの該所定のアドレスから、順次８バイトづつのユーザデータ及びこれに対応する該制御データを読み出して64B/66B符号化回路に与える第３ステップと、
を備えたことを特徴とする64B/66B符号化処理用データ生成方法。
（付記２）付記１において、
該第３ステップが、該メモリからの読出ができない期間を検出した時、該期間中、８ｎバイト分(但し、ｎ≧１)のアイドルバイトと、該アイドルバイトであることを表示する制御データとを生成して該64B/66B符号化回路に与えるステップを含むことを特徴とした64B/66B符号化処理用データ生成方法。
（付記３）付記１において、
該第１ステップは、該ユーザデータのデータ長が８ｎバイト(但し、ｎ≧２)に満たない時、不足バイト数分のアイドルバイトを該ユーザデータの末尾に付加すると共に、該制御データにも該アイドルバイトの位置を表示するデータを付加するステップを含むことを特徴とした64B/66B符号化処理用データ生成方法。
（付記４）付記１において、
８ｎ−２バイト(但し、ｎ≧２)の保守管理用情報を外部から収集する第４ステップをさらに備え、
該第３ステップが、該メモリからの読出ができない期間を検出した時、該期間中、該保守管理用情報の先頭及び末尾にそれぞれ該先頭識別バイト及び該末尾識別バイトを付加した８ｎバイトの保守管理用ユーザデータと、該保守管理用ユーザデータ中の両識別バイトの位置を表示する制御データとを生成して該64B/66B符号化回路に与えるステップを含むことを特徴とした64B/66B符号化処理用データ生成方法。
（付記５）付記１において、
該パケットデータが、イーサネットパケット又はIPパケットであることを特徴としたデータ64B/66B符号化処理用生成方法。
（付記６）
パケットデータ並びにその先頭情報及び末尾情報を受信した時、該先頭情報及び該末尾情報に基づいて該パケットデータの先頭及び末尾にそれぞれ先頭識別バイト及び末尾識別バイトを付加したユーザデータと、該ユーザデータ中の両識別バイトの位置を表示する制御データとを生成する第１手段と、
該ユーザデータを該制御データと対応させてメモリの所定のアドレスから順次書き込む第２手段と、
該メモリの該所定のアドレスから、順次８バイトづつのユーザデータ及びこれに対応する該制御データを読み出して64B/66B符号化回路に与える第３手段と、
を備えたことを特徴とする64B/66B符号化処理用データ生成回路。
（付記７）付記６において、
該第３手段が、該メモリからの読出ができない期間を検出した時、該期間中、８ｎバイト分(但し、ｎ≧１)のアイドルバイトと、該アイドルバイトであることを表示する制御データとを生成して該64B/66B符号化回路に与える手段を含むことを特徴とした64B/66B符号化処理用データ生成回路。
（付記８）付記６において、
該第１手段は、該ユーザデータのデータ長が８ｎバイト(但し、ｎ≧２)に満たない時、不足バイト数分のアイドルバイトを該ユーザデータの末尾に付加すると共に、該制御データにも該アイドルバイトの位置を表示するデータを付加する手段を含むことを特徴とした64B/66B符号化処理用データ生成回路。
（付記９）付記６において、
８ｎ−２バイト(但し、ｎ≧２)の保守管理用情報を外部から収集する第４手段をさらに備え、
該第３手段が、該メモリからの読出ができない期間を検出した時、該期間中、該保守管理用情報の先頭及び末尾にそれぞれ該先頭識別バイト及び該末尾識別バイトを付加した８ｎバイトの保守管理用ユーザデータと、該保守管理用ユーザデータ中の両識別バイトの位置を表示する制御データとを生成して該64B/66B符号化回路に与える手段を含むことを特徴とした64B/66B符号化処理用データ生成回路。
（付記１０）付記６において、
該パケットデータが、イーサネットパケット又はIPパケットであることを特徴とした64B/66B符号化処理用データ生成回路。
【図面の簡単な説明】
【０１０５】
【図１】本発明に係る64B/66B符号化処理用データ生成方法及び回路の実施例[1]を示したブロック図である。
【図２】本発明に係る64B/66B符号化処理用データ生成方法及び回路の実施例[1]の動作例を示したタイムチャート図である。
【図３】本発明に係る64B/66B符号化処理用データ生成方法及び回路の実施例[2]を示したブロック図である。
【図４】本発明に係る64B/66B符号化処理用データ生成方法及び回路の実施例[2]の動作例を示したタイムチャート図である。
【図５】本発明及び従来例が適用される通信系統箇所を示したブロック図である。
【図６】伝送装置の一般的な構成例を示したブロック図である。
【図７】一般的な64B/66B符号化処理例を示した図である。
【図８】中継装置の一般的な構成例を示したブロック図である。
【符号の説明】
【０１０６】
1  伝送装置
2  中継装置
10  光インタフェース部
20  バックボード伝送部
30, 30_1〜30_n  P/S変換部
40, 40_1〜40_n  S/P変換部
100  送信処理部
200, 200_1〜200_n  64B/66B符号化回路
210  64B/66B符号化処理部
220  スクランブラ
230  ギアボックス
240  マルチプレクサ
250_1, 250_2  クロック分周部
300, 300_1〜300_n  64B/66B復号化回路
400, 400_1〜400_n  受信処理部
500  スイッチ部
1000, 1000_1〜1000_n  64B/66B符号化処理用データ生成回路
1100  識別バイト付加・制御データ生成部
1200  読出制御部
1300  メモリ制御部
1400  選択回路
1500  保守管理情報収集部
PD, PD1〜PD4  パケットデータ
SI  先頭情報
TI  末尾情報
UD  ユーザデータ
MEM  メモリ
UD_W  書込ユーザデータ
UD_R  読出ユーザデータ
UD_S  選択ユーザデータ
CD  制御データ
CD_W  書込制御データ
CD_R  読出制御データ
CD_S  選択制御データ
WS  書込許可信号
WA  書込アドレス
A0〜A31  メモリアドレス
RS  読出許可信号
RA  読出アドレス
RP  読出開始位相
EI  メモリ空情報
MI  保守管理用情報
T_IDLE  アイドル期間
T_UR  読出不可期間
PTN, PTN1〜PTN12  パターン
S  先頭識別バイト
D  データバイト
T  末尾識別バイト
C  アイドルバイト
ED  符号化データ
HD  同期ヘッダ
PL  ペイロード
PI1〜PI3, PI5〜PI12  パターン識別バイト
SD  スクランブルデータ
CLK, CLK_1〜CLK_n, CLK_I  クロック
CLK_Q, CLK_IQ  4分周クロック
IP, IP1〜IPn  入力ポート
OP, OP1〜OPn  出力ポート
BUF  FIFOバッファ
図中、同一符号は同一又は相当部分を示す。
【図１】
2008109597.tif 000003
【図２】
2008109597.tif 000004
【図３】
2008109597.tif 000005
【図４】
2008109597.tif 000006
【図５】
2008109597.tif 000007
【図６】
2008109597.tif 000008
【図７】
2008109597.tif 000009
【図８】
2008109597.tif 000010