(57)【要約】【課題】イメージセンサの画質への悪影響を及ぼすことなく、低消費電力化を図ることができる制御回路を提供する。【解決手段】書き込みクロック、書き込みイネーブル信号、アドレスデータ及びデータが入力され、書き込みイネーブル信号がオン状態のときに書き込みクロックに同期してレジスタにデータを書き込む書き込み回路と、レジスタに書き込まれたデータに基づいてイメージセンサの内部回路の動作を制御する制御回路本体とを備える制御回路において、通常モード時には常に書き込みクロックのクロック動作を行ない、待機モード時には書き込みイネーブル信号がオン状態のときのみ書き込みクロックのクロック動作を行なう。【選択図】図３
2008288886.tif 000002
【特許請求の範囲】
【請求項１】
書き込み時の基準クロックとなる書き込みクロック、書き込みタイミングを決定する書き込みイネーブル信号、書き込み位置を決定するアドレス信号及びデータが入力され、前記書き込みイネーブル信号がオン状態のときに前記書き込みクロックに同期してレジスタ内の前記アドレス信号で決定される位置に前記データを書き込む書き込み回路と、
前記レジスタに書き込まれたデータに基づいて、イメージセンサの内部回路の動作を制御する制御回路本体とを備える制御回路において、
前記書き込み回路に入力される前記書き込みクロックは、通常モード時には常にクロック動作を行ない、待機モード時には前記書き込みイネーブル信号がオン状態のときのみクロック動作を行なう
ことを特徴とする制御回路。
【請求項２】
書き込み時の基準クロックとなる書き込みクロック、通信対象を特定するチップイネーブル信号、書き込みタイミングを決定する書き込みイネーブル信号、書き込み位置を決定するアドレス信号及びデータが入力され、前記チップイネーブル信号がイメージセンサに対する通信であることを示すと共に前記書き込みイネーブル信号がオン状態のときに前記書き込みクロックに同期してレジスタ内の前記アドレス信号で決定される位置に前記データを書き込む書き込み回路と、
前記レジスタに書き込まれたデータに基づいて、イメージセンサの内部回路の動作を制御する制御回路本体とを備える制御回路において、
前記書き込み回路に入力される前記書き込みクロックは、通常モード時には常にクロック動作を行ない、待機モード時には前記チップイネーブル信号がイメージセンサに対する通信であることを示すと共に前記書き込みイネーブル信号がオン状態のときのみクロック動作を行なう
ことを特徴とする制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は制御回路に関する。詳しくは、撮像等の動作を行なう通常モードと撮像等の動作を行わない待機モードの両モードを有するイメージセンサの内部回路の動作を制御する制御回路に係るものである。
【背景技術】
【０００２】
一般に、イメージセンサの内部動作の制御は、イメージセンサ内のレジスタに書き込まれたデータ（制御情報）に基づいてなされている（例えば、特許文献１参照。）。以下、図面を参照してイメージセンサ内のレジスタへの制御情報の書き込みについて説明を行なう。
【０００３】
図４はイメージセンサ内のレジスタへのデータの書き込みを説明するための模式図であり、レジスタにデータを書き込む場合には、先ず、シリアル通信方式（例えば、ＩＩＣシリアル通信方式、３線シリアル通信方式、４線シリアル通信方式）により、シリアルインターフェイスを介して制御回路にシリアルクロックやシリアルデータが転送される。シリアル通信方式でシリアルクロックやシリアルデータが転送されると、シリアルインターフェイスデコード回路１０１によって、転送されたシリアルデータから、通信対象を特定する（具体的には、イメージセンサに対する通信であることを示す）チップイネーブル信号、データの書き込み位置を特定するために用いられるアドレス信号、レジスタに書き込むデータ及びデータの書き込みタイミングを特定するために用いられる書き込みイネーブル信号をデコードする。そして、チップイネーブル信号がイメージセンサに対する通信であることを示すと、レジスタ書き込み回路１０２によって、書き込みイネーブル信号がオンとなったタイミングで、アドレス信号が示す位置にデータを書き込むこととなる。なお、データの書き込みは、レジスタ書き込み回路に供給される書き込みクロックと同期して行われる。この様にしてレジスタに書き込まれたデータ（制御情報）に基づいて、イメージセンサの各制御回路本体１０３が動作し、イメージセンサの内部動作が制御されることとなる。
【０００４】
また、上記したイメージセンサ内のレジスタへのデータの書き込みについて、図５に示す各クロックのタイミングチャートと対応させて説明を行なうと、チップイネーブル信号がハイレベル（以下、「Ｈレベル」と称する。）となりイメージセンサに対する通信であることが示されると、書き込みイネーブル信号がＨレベル（オン状態）となっている符合ａで示すタイミングでレジスタ内のアドレス１（Ａｄｄ１）の位置にデータ１（Ｄａｔａ１）が書き込みクロックに同期して書き込まれ、同様に、書き込みイネーブル信号がＨレベルとなっている符合ｃで示すタイミングでレジスタ内のアドレス３（Ａｄｄ３）の位置にデータ３（Ｄａｔａ３）が書き込みクロックに同期して書き込まれることとなる。なお、図中符合ｂで示すタイミングや図中符合ｄで示すタイミングでは、書き込みイネーブル信号はＨレベルとなっているものの、チップイネーブル信号がローレベル（以下、「Ｌレベル」と称する。）となっておりイメージセンサに対する通信ではないためにレジスタにデータの書き込みがなされることはない。
【０００５】
ところで、近年のＬＳＩでは低消費電力化が強く求められている。ここで、イメージセンサには、撮影等の動作を行なう通常モードと撮像等の動作を行なわない待機モードの両モードが一般に存在するが、待機モードにおける低消費電力化については特に強く求められている。そのために、待機モードでは不要な回路は停止するように制御されている。
【０００６】
一方、待機モードではイメージセンサの内部回路を制御する制御回路は停止しているものの、待機モード中にレジスタの書き込みを行ないたいという要望が強いことから、待機モード中であってもレジスタの書き込みができる状況を担保しておく必要がある。
【０００７】
そこで、上述した様な従来の制御回路では、通常モードと待機モードのいずれのモードであっても常に書き込みクロックを動作させて、待機モード中であってもレジスタの書き込みを可能としている。
【０００８】
【特許文献１】特開昭６３−２５０７５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、書き込みクロックが必要とされるのはレジスタへのデータの書き込み時であり、レジスタへのデータの書き込みが常に行なわれるわけではないことから、レジスタへのデータの書き込みが行なわれるタイミングでのみ書き込みクロックが動作していれば充分であり、レジスタへのデータの書き込みが行なわれないタイミングにおいて書き込みクロックが動作することは消費電力が増加する一因となっている。
【００１０】
なお、上記の通り、省電力化も重要な問題である一方で、撮像が目的であるイメージセンサの内部回路を制御する制御回路であることから、イメージセンサの撮像そのものに悪影響を及ぼさないような配慮も必要となる。
【００１１】
本発明は以上の点に鑑みて創案されたものであって、イメージセンサの画質への悪影響を及ぼすことなく、低消費電力化を図ることができる制御回路を提供することを目的とするものである。
【課題を解決するための手段】
【００１２】
上記の目的を達成するために、本発明に係る制御回路は、書き込み時の基準クロックとなる書き込みクロック、書き込みタイミングを決定する書き込みイネーブル信号、書き込み位置を決定するアドレス信号及びデータが入力され、前記書き込みイネーブル信号がオン状態のときに前記書き込みクロックに同期してレジスタ内の前記アドレス信号で決定される位置に前記データを書き込む書き込み回路と、前記レジスタに書き込まれたデータに基づいて、イメージセンサの内部回路の動作を制御する制御回路本体とを備える制御回路において、前記書き込み回路に入力される前記書き込みクロックは、通常モード時には常にクロック動作を行ない、待機モード時には前記書き込みイネーブル信号がオン状態のときのみクロック動作を行なう。
【００１３】
ここで、通常モード時には書き込みクロックが常にクロック動作を行なっているために、クロック動作の制御に起因するノイズの発生を抑制することができる。
即ち、省電力化という観点のみを考慮した場合には、図６で示す様に、通常モード時においてもレジスタへのデータの書き込みが行なわれるタイミングでのみ書き込みクロックのクロック動作を行なえば充分であり、レジスタへのデータの書き込みが行なわれないタイミングにおいては書き込みクロックのクロック動作を行なう必要がないとも考えられる。しかし、一般にその大部分がアナログ回路で構成されているが故にノイズの影響を非常に受けやすいイメージセンサでは、通常モード時においては省電力化よりも高画質化が重視され、換言すると、通常モード時においては省電力化を犠牲にしたとしても、画質へ悪影響を与えるノイズの発生原因ともなり得る書き込みクロックの制御は避ける必要がある。そのために、通常モード時においては書き込みクロックの制御（具体的には、書き込みクロックをクロック動作させたり、書き込みクロックのクロック動作を停止させたりするといった制御）を行なうことなく、常に動作するクロックを書き込みクロックとして使用している。なお、書き込みクロックの制御を行った場合には、配線や電源の電位変動が生じ、かかる電位変動の影響を受けて縦スジ状のノイズが発生する等の画質への悪影響を及ぼすことが考えられる。
【００１４】
また、待機モード時には書き込みイネーブル信号がオン状態のときのみ書き込みクロックがクロック動作を行なっているために、換言すると、レジスタへのデータの書き込みを実現するために必要最小限のクロック動作としているために、余計なクロック動作に起因する消費電力の増大を抑制することができる。
【００１５】
また、本発明に係る制御回路は、書き込み時の基準クロックとなる書き込みクロック、通信対象を特定するチップイネーブル信号、書き込みタイミングを決定する書き込みイネーブル信号、書き込み位置を決定するアドレス信号及びデータが入力され、前記チップイネーブル信号がイメージセンサに対する通信であることを示すと共に前記書き込みイネーブル信号がオン状態のときに前記書き込みクロックに同期してレジスタ内の前記アドレス信号で決定される位置に前記データを書き込む書き込み回路と、前記レジスタに書き込まれたデータに基づいて、イメージセンサの内部回路の動作を制御する制御回路本体とを備える制御回路において、前記書き込み回路に入力される前記書き込みクロックは、通常モード時には常にクロック動作を行ない、待機モード時には前記チップイネーブル信号がイメージセンサに対する通信であることを示すと共に前記書き込みイネーブル信号がオン状態のときのみクロック動作を行なう。
【００１６】
ここで、通常モード時には書き込みクロックが常にクロック動作を行なっているために、クロック動作の制御に起因するノイズの発生を抑制することができる。
また、待機モード時にはチップイネーブル信号がイメージセンサに対する通信であることを示すと共に書き込みイネーブル信号がオン状態のときのみクロック動作を行なっているために、換言すると、レジスタへのデータの書き込みを実現するために必要最小限のクロック動作としているために、余計なクロック動作に起因する消費電力の増大を抑制することができる。
【発明の効果】
【００１７】
上記した本発明の制御回路では、イメージセンサの画質への悪影響を及ぼすことなく、低消費電力化を実現することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１は本発明を適用した制御回路の一例を説明するための模式図であり、ここで示す制御回路では、シリアルインターフェイスデコード回路１、レジスタ書き込み用クロックイネーブル生成回路２、クロック制御回路３及びレジスタ書き込み回路４及び各制御回路本体５を備える。
【００１９】
ここで、シリアルインターフェイスデコード回路は、シリアルデータをデコードして、通信対象を特定する（具体的には、イメージセンサに対する通信であることを示す）チップイネーブル信号、データの書き込み位置を特定するために用いられるアドレス信号、レジスタに書き込むデータ及びデータの書き込みタイミングを特定するために用いられる書き込みイネーブル信号を生成する様に構成されている。
【００２０】
また、レジスタ書き込み用クロックイネーブル生成回路は、シリアルインターフェイスデコード回路で生成した書き込みイネーブル信号とＨレベル信号とが入力されており、セレクタ信号により、入力信号のいずれかを出力信号として選択する様に構成されている。具体的には、イメージセンサが待機モードの場合には待機モードである旨の信号がシリアル通信によって転送されることになるが、こうした待機モードである旨の信号が転送されると書き込みイネーブル信号が選択されてレジスタ書き込み用クロックイネーブル生成回路の出力信号であるレジスタ書き込み用クロックイネーブル信号として書き込みイネーブル信号が出力される様に構成されている。一方、イメージセンサが通常モードの場合には通常モードである旨の信号がシリアル通信によって転送されることになるが、こうした通常モードである旨の信号が転送されるとＨレベル信号が選択されてレジスタ書き込み用クロックイネーブル生成回路の出力信号であるレジスタ書き込み用クロックイネーブル信号としてＨレベル信号が出力される様に構成されている。
【００２１】
更に、クロック制御回路は、レジスタ書き込み用クロックイネーブル生成回路で生成したレジスタ書き込み用クロックイネーブル信号と所定の基準クロックが入力されたＡＮＤゲートであり、レジスタ書き込み用クロックイネーブル信号がＨレベルの間の基準クロックをクロック制御回路の出力信号である書き込みクロックとして出力される様に構成されている。
【００２２】
また、レジスタ書き込み回路では、シリアルインターフェイスデコード回路で生成したチップイネーブル信号、アドレス信号、データ信号及び書き込みイネーブル信号が入力されると共に、クロック制御回路で生成された書き込みクロックが入力され、チップイネーブル信号がＨレベルとなりイメージセンサに対する通信であることが示されると、書き込みイネーブル信号がオンとなったタイミングで、アドレス信号が示す位置にデータを書き込むこととなる。なお、データの書き込みは、レジスタ書き込み回路に供給される書き込みクロックと同期して行なわれる様に構成されている。
【００２３】
上記の様に構成された制御回路の一例において、レジスタへのデータを書き込む場合には、シリアル通信方式（例えば、ＩＩＣシリアル通信方式、３線シリアル通信方式、４線シリアル通信方式）により、シリアルインターフェイスを介して制御回路にシリアルクロックやシリアルデータを転送する。
【００２４】
次に、転送されたシリアルデータから、シリアルインターフェイスデコード回路によって、チップイネーブル信号、アドレス信号、データ信号及び書き込みイネーブル信号をデコードすると共に、レジスタ書き込み用クロックイネーブル生成回路によってシリアルインターフェイスデコード回路により生成された書き込みイネーブル信号から書き込みクロックを生成する。
【００２５】
なお、クロック制御回路が生成する書き込みクロックは、具体的には、図２で示す様に、待機モードでは書き込みイネーブル信号がＨレベルの時のみにクロック動作を行ない、通常モードでは常にクロック動作を行なう信号となる。
【００２６】
続いて、レジスタ書き込み用クロックイネーブル信号と基準クロックから、クロック制御回路によって、書き込みクロックを生成し、チップイネーブル信号、アドレス信号、データ信号、書き込みイネーブル信号及び書き込みクロックを用いてレジスタへの書き込みを行なう。この様にしてレジスタに書き込まれたデータ（制御情報）に基づいて、イメージセンサの各制御回路本体が動作し、イメージセンサの内部動作が制御されることとなる。
【００２７】
上記した本発明を適用した制御回路の一例では、図３（ａ）で示す様に、待機モード時には、書き込みイネーブル信号がＨレベル（オン状態）の時のみ書き込みクロックがクロック動作を行なっており、従来の制御回路の様に使用されていないタイミングで書き込みクロックが動作することが少なくなり、制御回路の省電力化が実現する。
また、通常モード時には、書き込みクロックが常にクロック動作を行なっており、書き込みクロックの開始や停止といった書き込みクロック制御により発生するノイズの影響を低減することができる。
従って、待機モード時には書き込みイネーブル信号がＨレベルの時のみ書き込みクロックがクロック動作を行なうこととし、通常モード時には常に書き込みクロックが動作を行なうこととすることによって、イメージセンサの画質への悪影響を極力抑制した上で低消費電力化を図ることが期待できる。
【００２８】
ここで、本実施例では、通常モードであるか待機モードであるかという点のみで書き込みクロックの挙動を異ならしめているが、イメージセンサに対しての通信であるか否かを示すチップイネーブル信号をも併せて判断し、具体的には、チップイネーブル信号とのＡＮＤ信号を利用して、イメージセンサに対しての通信時のみ書き込みクロックを動作させても良い。即ち、図３（ｂ）で示す様に、待機モード時には、チップイネーブル信号がＨレベル（オン状態）であると共に書き込みイネーブル信号がＨレベル（オン状態）の時のみ書き込みクロックがクロック動作を行なうこととし、通常モード時には、書き込みクロックが常にクロック動作を行なうこととしても良い。
【００２９】
なお、待機モード時において書き込みイネーブル信号がＨレベルの時のみ書き込みクロックがクロック動作を行なう場合（図３（ａ）で示す場合）と、待機モード時においてチップイネーブル信号及び書き込みイネーブル信号の双方がＨレベルの時のみ書き込みクロックがクロック動作を行なう場合（図３（ｂ）で示す場合）とを比較した場合には、後者の場合には、図３（ａ）中符合Ｘで示すタイミング、即ち、チップイネーブル信号がＬレベルであり書き込みイネーブル信号がＨレベルであるタイミングでクロック動作を行なわなくて良いために、後者の方がより省電力化を実現することが可能である。
【図面の簡単な説明】
【００３０】
【図１】本発明を適用した制御回路の一例を説明するための模式図である。
【図２】本発明を適用した制御回路におけるクロック制御回路で生成される書き込みクロックを説明するための模式図である。
【図３】各クロックのタイミングチャートを示す模式図である。
【図４】イメージセンサ内のレジスタへのデータの書き込みを説明するための模式図である。
【図５】従来の各クロックのタイミングチャートを示す模式図である。
【図６】省電力化のみを考慮した場合の各クロックのタイミングチャートを示す模式図である。
【符号の説明】
【００３１】
１    シリアルインターフェイスデコード回路
２    レジスタ書き込み用クロックイネーブル生成回路
３    クロック制御回路
４    レジスタ書き込み回路
５    制御回路本体
【図１】
2008288886.tif 000003
【図２】
2008288886.tif 000004
【図３】
2008288886.tif 000005
【図４】
2008288886.tif 000006
【図５】
2008288886.tif 000007
【図６】
2008288886.tif 000008