(57)【要約】【課題】  出力信号波形の乱れを抑制しながらＣＣＤ型固体撮像素子のフレームレートを向上させる。【解決手段】  半導体基板に二次元アレイ状に形成され各々が受光量に応じた信号電荷を蓄積する複数の光電変換素子と、該光電変換素子から読み出された信号電荷を出力端に転送する電荷転送路と、電荷転送路の出力端部に設けられ転送されてきた信号電荷を受け取り電荷量に応じた電圧値信号を出力すると共に該出力後の前記信号電荷を廃棄する電荷検出部とを備えるＣＣＤ型固体撮像素子において、電荷検出部１０４，１０５が電荷転送路１０３の転送方向に対して垂直方向に設けられると共に、複数個の該電荷検出部１０４，１０５が前記転送方向に沿って配列形成される。これにより、電荷検出部１０４，１０５が並列に複数個の信号電荷を取り込むことが可能となる。【選択図】  図１
2008041690.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に二次元アレイ状に形成され各々が受光量に応じた信号電荷を蓄積する複数の光電変換素子と、該光電変換素子から読み出された前記信号電荷を出力端に転送する電荷転送路と、該電荷転送路の出力端部に設けられ転送されてきた信号電荷を受け取り電荷量に応じた電圧値信号を出力すると共に該出力後の前記信号電荷を廃棄する電荷検出部とを備えるＣＣＤ型固体撮像素子において、前記電荷検出部が前記電荷転送路の転送方向に対して垂直方向に設けられると共に、複数個の該電荷検出部が前記転送方向に沿って配列形成されることを特徴とするＣＣＤ型固体撮像素子。
【請求項２】
前記複数個の前記電荷検出部は、前記電荷転送路の転送電極に対して４ｎ＋１（ｎ＝０，１，２，…）段置きに設けられることを特徴とする請求項１に記載のＣＣＤ型固体撮像素子。
【請求項３】
前記電荷検出部が連設される部分の前記電荷転送路の電位が前記垂直方向に傾斜して設けられることを特徴とする請求項１または請求項２に記載のＣＣＤ型固体撮像素子。
【請求項４】
前記電荷転送路の前記転送方向の端部に、前記電荷検出部に取り込まれずに残った残留電荷を廃棄する電荷廃棄部を設けたことを特徴とする請求項１乃至請求項３のいずれかに記載のＣＣＤ型固体撮像素子。
【請求項５】
請求項１乃至請求項４のいずれかに記載のＣＣＤ型固体撮像素子を搭載したことを特徴とするデジタルカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＣＤ（電荷結合素子：Charge Coupled Devices）型固体撮像素子及びデジタルカメラに係り、特に、簡単な構造でフレームレートを向上させることができるＣＣＤ型固体撮像素子及びデジタルカメラに関する。
【背景技術】
【０００２】
近年のＣＣＤ型固体撮像素子は、半導体微細加工技術の進歩に伴って多画素化が進み、数百万画素以上を搭載する様になってきている。このため、信号を読み出す水平電荷転送路の転送駆動周波数を高くする必要が生じ、出力アンプから出力される電圧値信号の波形が乱れてしまうという問題が生じている。
【０００３】
そこで、下記特許文献１記載の従来技術では、固体撮像素子の受光面を複数の分割領域に区分し、各分割領域毎に水平電荷転送路を設け、各分割領域毎に撮像画像信号を読み出す様にすることで、低い駆動周波数で各水平電荷転送路を駆動できる様にしている。
【０００４】
また、下記特許文献２記載の従来技術では、高い周波数で駆動される１つの水平電荷転送路の出力端部を２分岐し、水平電荷転送路上を高速転送されてきた信号電荷を各分岐部に振り分けることで、分岐部における転送周波数を１／２に低下させ、各分岐部毎に設けた出力アンプの出力波形の乱れを抑制している。
【０００５】
【特許文献１】特開平５―２２６６７号公報
【特許文献２】特開平７―１８３４９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記の様に固体撮像素子内に水平電荷転送路を複数設けると固体撮像素子に含まれる電気容量が増大するため、水平電荷転送路を１つだけ持つ固体撮像素子に比較して消費電力が大きくなってしまう。
【０００７】
また、水平電荷転送路の出口端部を分岐する固体撮像素子では、水平電荷転送路上の転送電荷を２つの分岐部に振り分ける必要が生じ、この振り分けのための電極構造や制御が複雑になってしまう。
【０００８】
本発明の目的は、１つの水平電荷転送路を高速駆動してフレームレートを向上させることができ、しかも、簡単な構造及び制御により、出力される電圧値信号の波形乱れを抑制することができるＣＣＤ型固体撮像素子及びこれを搭載したデジタルカメラに関する。
【課題を解決するための手段】
【０００９】
本発明のＣＣＤ型固体撮像素子は、半導体基板に二次元アレイ状に形成され各々が受光量に応じた信号電荷を蓄積する複数の光電変換素子と、該光電変換素子から読み出された前記信号電荷を出力端に転送する電荷転送路と、該電荷転送路の出力端部に設けられ転送されてきた信号電荷を受け取り電荷量に応じた電圧値信号を出力すると共に該出力後の前記信号電荷を廃棄する電荷検出部とを備えるＣＣＤ型固体撮像素子において、前記電荷検出部が前記電荷転送路の転送方向に対して垂直方向に設けられると共に、複数個の該電荷検出部が前記転送方向に沿って配列形成されることを特徴とする。
【００１０】
本発明のＣＣＤ型固体撮像素子の前記複数個の前記電荷検出部は、前記電荷転送路の転送電極に対して４ｎ＋１（ｎ＝０，１，２，…）段置きに設けられることを特徴とする。
【００１１】
本発明のＣＣＤ型固体撮像素子は、前記電荷検出部が連設される部分の前記電荷転送路の電位が前記垂直方向に傾斜して設けられることを特徴とする。
【００１２】
本発明のＣＣＤ型固体撮像素子は、前記電荷転送路の前記転送方向の端部に、前記電荷検出部に取り込まれずに残った残留電荷を廃棄する電荷廃棄部を設けたことを特徴とする。
【００１３】
本発明のデジタルカメラは、上記のいずれかに記載のＣＣＤ型固体撮像素子を搭載したことを特徴とする。
【発明の効果】
【００１４】
本発明によれば、複数の電荷検出部が複数個の信号電荷を並列に取り込み並列に電圧値信号を出力できるため、電荷転送路を高速駆動しても、この高速駆動の周期に対して、〔１／複数個〕の周期で各電荷検出部が電圧値信号を出力することができ、電圧値信号の波形乱れを抑制することが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の一実施形態について、図面を参照して説明する。
【００１６】
図１は、本発明の一実施形態に係るデジタルカメラに搭載するＣＣＤ型固体撮像素子の表面模式図である。このＣＣＤ型固体撮像素子１００は、半導体基板上に二次元アレイ状に配列形成された複数のフォトダイオード（光電変換素子）１０１を備える。フォトダイオード１０１上に記載した「Ｒ」「Ｇ」「Ｂ」はフォトダイオード上に積層されたカラーフィルタの色（Ｒ＝赤，Ｇ＝緑，Ｂ＝青）を示している。
【００１７】
本実施形態では、全て緑色カラーフィルタが積層された奇数行目のフォトダイオード行に対して、赤色カラーフィルタと緑色カラーフィルタとが交互に積層された偶数行目のフォトダイオード行が１／２ピッチづつずらして形成されている。
【００１８】
各フォトダイオード列の左脇にはフォトダイオードを避けるように形成された垂直電荷転送路（ＶＣＣＤ）１０２が形成されている。この垂直電荷転送路１０２は、半導体基板表面部に形成された埋め込みチャネルと、この埋め込みチャネル上にゲート絶縁膜を介して積層された垂直転送電極膜とで構成される。各垂直電荷転送路１０２の同一垂直位置に設けられる垂直転送電極膜には同一パルスが印加される接続構成になっている。
【００１９】
半導体基板の下辺部には、各垂直電荷転送路１０２の端部に連絡する１本の水平電荷転送路（ＨＣＣＤ）１０３が設けられる。水平電荷転送路１０３も、半導体基板表面部に形成された埋め込みチャネルと、その上にゲート絶縁膜を介して積層された水平転送電極膜とで構成される。
【００２０】
水平電荷転送路１０３の点線矩形枠II内に示す出力端部には、水平電荷転送路１０３に沿う複数個の、図示の例では２個の電荷検出部１０４，１０５が設けられている。
【００２１】
尚、「垂直」「水平」という用語を用いて説明したが、これは、固体撮像素子の受光面に沿う「１方向」「この１方向に略直交する方向」という意味である。
【００２２】
図２は、図１の点線矩形枠II内の拡大図である。水平電荷転送路１０３の埋め込みチャネルは、出力端に向かって徐々に幅が縮小され、転送電荷を徐々に狭い領域内に集中させて転送する構造になっている。そして、水平電荷転送路１０３の転送方向端部にはリセットドレイン１１１が設けられ、その前段に、リセットゲート１１２が設けられている。
【００２３】
水平電荷転送路１０３の埋め込みチャネル上に積層される２層構造の水平転送電極膜には、交互に、水平転送パルスφＨ１，φＨ２が印加される構成になっている。
【００２４】
そして、リセットゲート１１２の直前のパルスφＨ１が印加される水平電荷転送路箇所１０３ａに、電荷検出部１０４が設けられる。電荷検出部１０４は、水平電荷転送路の転送方向に対して垂直方向にアウトプットゲート１１３を介して設けられるフローティングディフュージョン（ＦＤ）部１１４と、このＦＤ部１１４にリセットゲート１１５を介して設けられるリセットドレイン１１６と、ＦＤ部１１４に接続される出力アンプ１１７とで構成される。
【００２５】
水平電荷転送路１０３出力端部の、ＦＤ部１１４が設けられる位置より水平電荷転送方向手前側のパルスφＨ１が印加される箇所１０３ｂに、電荷検出部１０５が設けられる。電荷検出部１０５は、水平電荷転送路の転送方向に対して垂直方向にアウトプットゲート１２１を介して設けられるフローティングディフュージョン（ＦＤ）部１２２と、このＦＤ部１２２にリセットゲート１２３を介して設けられるリセットドレイン１２４と、ＦＤ部１２２に接続れる出力アンプ１２５とで構成される。
【００２６】
２つの電荷検出部１０４，１０５のリセットゲート１１５，１２３には同一のリセットゲート信号が印加され、同様に、アウトプットゲート１１３，１２１にも同一のアウトプットゲート信号が印加される。
【００２７】
図３は図２のIII―III線に沿う電荷検出部１０５のポテンシャル図である。電荷検出部１０４におけるポテンシャル図も同様である。
【００２８】
水平電荷転送路１０３の電荷検出部１０４，１０５が設けられる箇所１０３ａ，１０３ｂには、電位スロープが設けられ、この箇所１０３ａ，１０３ｂに転送されてきた信号電荷がスムースに電荷検出部１０４，１０５の方向（水平電荷転送方向に対して直角（垂直）方向）に流れ易くなっている。
【００２９】
本実施形態では、電荷検出部１０４，１０５が接続する２箇所にだけ垂直方向に傾斜する電位スロープが設けられ、水平電荷転送路１０３の他の箇所の電位プロファイルは水平に保たれている。
【００３０】
電位スロープは、この箇所１０３ａ，１０３ｂの埋め込みチャネルの不純物分布を調整したり、埋め込みチャネルと水平転送電極膜との間に設けるゲート絶縁膜の膜厚を調整することで形成できる。
【００３１】
斯かる構成のＣＣＤ型固体撮像素子で露光（撮像）が行われると、図１の各フォトダイオード１０１に受光量に応じた信号電荷が蓄積され、読出パルスが垂直転送電極兼用の読出電極に印加されると、各信号電荷が垂直電荷転送路１０２に読み出される。そして、垂直転送パルスに従って、信号電荷は垂直電荷転送路１０２に沿って転送される。
【００３２】
横一行分の信号電荷が水平電荷転送路１０３に移されると、この１行分の信号電荷が水平電荷転送路１０３に沿って転送され、１行分の各信号電荷量に応じた電圧値信号が出力回路１１７，１２５から全て出力されると、垂直電荷転送路１０２に沿う次の１段分の転送が行われて次の１行分の信号電荷が水平電荷転送路１０３に転送される、という動作が繰り返し行われる。
【００３３】
水平電荷転送路１０３に沿う電荷転送及び出力アンプからの撮像画像信号の出力において、本実施形態のＣＣＤ型固体撮像素子では、次の様に動作する。
【００３４】
図４は、水平転送パルスφＨ１，φＨ２と、アウトプットゲート信号と、リセットゲート１１５，１２３に印加されるリセットゲート信号（リセットゲート１）と、リセットゲート１１２に印加されるリセットゲート信号（リセットゲート２）の各パルス波形のタイミングチャートである。これらの信号は、図示しないタイミングジェネレータ（撮像素子駆動装置）からＣＣＤ型固体撮像素子に供給される。
【００３５】
タイミングＡでは、パルスφＨ１がオフ状態、パルスφＨ２がオン状態、アウトプットゲート信号がオフ状態、リセットゲート信号が共にオフ状態であるため、図５の「タイミングＡ」に示す様に、水平電荷転送路１０３に沿って転送されてくる信号電荷（信号パケット）は、水平電荷転送路１０３の電荷検出部連設箇所１０３ａ，１０３ｂには無い状態になっている。
【００３６】
そして、次のタイミングＢで、パルスφＨ１がオン状態、パルスφＨ２がオフ状態になると、水平電荷転送路１０３に沿って信号パケットが１段分進み、電荷検出部連設箇所１０３ａ，１０３ｂに形成された電位パケット内に、信号電荷が流れ込むことになる。
【００３７】
そして、このタイミングＢでアウトプットゲート信号がオン状態になるため、アウトプットゲート１１３，１２１のゲート電位が図３に示す様に下がり、水平電荷転送路１０３ａ，１０３ｂ内の信号電荷は、夫々電位スロープに沿ってＦＤ部１１４，１２２に流れ込む。
【００３８】
次のタイミングＣで、パルスφＨ１がオフ状態、パルスφＨ２がオン状態、アウトプットゲート信号がオフ状態、リセットゲート１１２の印加信号がオン状態になると、電荷検出部１０４，１０５に取り込まれなかった残留電荷と、水平電荷転送路１０３の後段の信号電荷とが夫々水平転送方向に１段進み、水平電荷転送路１０３の端部１０３ａ内の残留電荷がリセットドレイン１１１に廃棄される。
【００３９】
また、このタイミングＣで、水平電荷転送路１０３ａ，１０３ｂから電荷検出部１０４，１０５に流れ込んだ信号電荷が夫々ＦＤ部１１４，１２２内に保持された状態となり、出力アンプ１１７，１２５が夫々の信号電荷量に応じた電圧値信号を出力する。
【００４０】
図４に示すタイミングＤは、タイミングＣの状態からパルスφＨ１がオン状態→オフ状態と変化が２タイミング進んだタイミングであり、このタイミングＤでは、パルスφＨ２はオン状態、リセットゲート１もオン状態、リセットゲート２もオン状態となっている。このタイミングＤになると、電荷検出部１０５に取り込まれなかった残留電荷がリセットドレイン１１１に廃棄され、ＦＤ部１１４，１２２の信号電荷が夫々リセットドレイン１１６，１２４に廃棄され、次に電荷検出部１０４，１０５によって並列に読み出される信号電荷が、夫々、水平電荷転送路１０３ａ，１０３ｂの前段まで転送される。
【００４１】
即ち、本実施形態では、電荷検出部１０４，１０５が取り残した残留電荷をリセットドレイン１１１に廃棄してから、電荷検出部１０４，１０５が次の信号電荷を夫々取り込む構成としているため、混色の発生が回避される。
【００４２】
以後、上記のタイミングＡ，Ｂ，Ｃ，Ｄが繰り返され、１行分の信号電荷が、２つづつ電荷検出部１０４，１０５によって並列に読み出される。これにより、水平電荷転送路１０３の転送周波数を高速にしてフレームレートを上げても、出力アンプ１１７，１２５は水平電荷転送路の転送周波数の１／２の周期で電圧値信号を読み出せば良くなり、電圧値信号の波形の乱れが抑制される。
【００４３】
上述した実施形態では、２つの電荷検出部を電荷転送路の転送電極に対して１段置きに設けているが、一般的には、４ｎ＋１（ｎ＝０，１，２，…）段置きに設けることができる。
【００４４】
図６は、４ｎ＋１段置きに電荷検出部を設けた場合における図５に対応する状態遷移図である。タイミング１，２，３，４，５，６，…と遷移するに従って、水平電荷転送路１０３上の１個置きの信号電荷が電荷検出部１０４で検出され、残りの１個置きの信号電荷が電荷検出部１０５が検出する。この場合、電荷検出部１０４は、最初のｎ個は空パケットを検出することになる。
【００４５】
尚、上述した各実施形態では、２つの電荷検出部を並置する例について述べたが、電荷検出部を３個並置することも可能であり、４個以上並置することも可能である。
【００４６】
以上の構成とすることで、本実施形態に係るＣＣＤ型固体撮像素子は、水平電荷転送路が１本で済むため消費電力が少なくて済み、また、構造も簡単なためコスト低減も図ることが可能となる。
【産業上の利用可能性】
【００４７】
本発明に係るＣＣＤ型固体撮像素子は、出力される電圧値信号の出力波形の乱れを抑制してフレームレートを上げることができるため、多画素化を図ったＣＣＤ型固体撮像素子を搭載するデジタルカメラに適用すると有用である。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施形態に係るＣＣＤ型固体撮像素子の表面模式図である。
【図２】図１に示す点線矩形枠II内の拡大説明図である。
【図３】図２のIII―III線に沿うポテンシャル図である。
【図４】図２に示すＣＣＤ型固体撮像素子の駆動信号波形を示す図である。
【図５】図４に示すタイミングＡ，Ｂ，Ｃ，Ｄによる信号出力状態の説明図である。
【図６】本発明の別実施形態における信号出力状態の状態遷移図である。
【符号の説明】
【００４９】
１  ＣＣＤ型固体撮像素子
１０１  フォトダイオード
１０２  垂直電荷転送路（ＶＣＣＤ）
１０３  水平電荷転送路（ＨＣＣＤ）
１０３ａ，１０３ｂ  水平電荷転送路の電荷検出部連設箇所
１０４，１０５  電荷検出部
１１１，１１６，１２４  リセットドレイン
１１２，１１５，１２３  リセットゲート
１１３，１２１  アウトプットゲート
１１４，１２２  フローティングディフュージョン（ＦＤ）
１１７，１２５  出力アンプ
【図１】
2008041690.tif 000003
【図２】
2008041690.tif 000004
【図３】
2008041690.tif 000005
【図４】
2008041690.tif 000006
【図５】
2008041690.tif 000007
【図６】
2008041690.tif 000008