(57)【要約】      （修正有）【課題】被測定物に対して複数の種類の試験を行う場合でも、ハードウェアの交換を要することなく試験を行うことができるIC試験装置のピンエレクトロニクス部に使用するドライバ回路を提供する。【解決手段】タイミング信号を発生するパタン発生器１と、このパタン発生器１から出力された論理パタンを所定の電圧レベルに変換するドライバ２と、このドライバ２の出力を被測定物と接続する配線材４と、一端を配線材４に接続し他端をドライバ２の出力と接続すると共にドライバの出力と被測定物までの経路のインピーダンスを整合させる抵抗器３とを備え、被測定物に論理パタンを与えるドライバ回路２において、ドライバの出力と被測定物までの経路のインピーダンス整合がなされた高速パタンモードのための経路と、ドライバの出力と被測定物までの経路の低インピーダンス化がなされたレベルモードのための経路を備える。【選択図】図１
2008298554.tif 000002
【特許請求の範囲】
【請求項１】
タイミング信号を発生するパタン発生器と、このパタン発生器から出力された論理パタンを所定の電圧レベルに変換するドライバと、このドライバの出力端子を被測定物と接続する配線材と、一端を前記配線材に接続し他端を前記ドライバの出力端子と接続すると共に前記ドライバの出力端子と被測定物までの経路のインピーダンスを整合させる抵抗器とを備え、被測定物に論理パタンを与えるドライバ回路において、
前記ドライバの出力端子と被測定物までの経路のインピーダンス整合がなされた高速パタンモードのための経路と、
前記ドライバの出力と被測定物までの経路の低インピーダンス化がなされたレベルモードのための経路を備えたことを特徴とするドライバ回路。
【請求項２】
タイミング信号を発生するパタン発生器と、このパタン発生器から出力された論理パタンを所定の電圧レベルに変換するドライバと、このドライバの出力端子を被測定物と接続する配線材と、一端を前記配線材に接続し他端を前記ドライバの出力端子と接続すると共に前記ドライバの出力端子と被測定物までの経路のインピーダンスを整合させる抵抗器とを備え、被測定物に論理パタンを与えるドライバ回路において、
前記ドライバのVIH端子に出力端子を接続した演算増幅器と、
一端を前記ドライバのVIH端子に接続し、他端を前記演算増幅器のマイナス入力端子に接続した第１のスイッチと、
一端を前記第１のスイッチの他端と接続し、他端を前記抵抗器の一端と接続した第２のスイッチと
を備えたことを特徴とするドライバ回路。
【請求項３】
タイミング信号を発生するパタン発生器と、このパタン発生器から出力された論理パタンを所定の電圧レベルに変換するドライバと、このドライバの出力端子を被測定物と接続する配線材と、一端を前記配線材に接続し他端を前記ドライバの出力端子と接続すると共に前記ドライバの出力端子と被測定物までの経路のインピーダンスを整合させる抵抗器とを備え、被測定物に論理パタンを与えるドライバ回路において、
前記ドライバのVIL端子に出力端子を接続した演算増幅器と、
一端を前記ドライバのVIL端子に接続し、他端を前記演算増幅器のマイナス入力端子に接続した第１のスイッチと、
一端を前記第１のスイッチの他端と接続し、他端を前記抵抗器の一端と接続した第２のスイッチと
を備えたことを特徴とするドライバ回路。
【請求項４】
タイミング信号を発生するパタン発生器と、このパタン発生器から出力された論理パタンを所定の電圧レベルに変換するドライバと、このドライバの出力端子を被測定物と接続する配線材と、一端を前記配線材に接続し他端を前記ドライバの出力端子と接続すると共に前記ドライバの出力端子と被測定物までの経路のインピーダンスを整合させる抵抗器とを備え、被測定物に論理パタンを与えるドライバ回路において、
前記ドライバのVIH端子に出力端子を接続した第１の演算増幅器と、
一端を前記ドライバのVIHに接続し、他端を前記第１の演算増幅器のマイナス入力端子に接続した第１のスイッチと、
一端を前記スイッチの他端と接続し、他端を前記抵抗器の一端と接続した第２のスイッチと、
前記ドライバのVIL端子に出力端子を接続した第２の演算増幅器と、
一端を前記ドライバのVILに接続し、他端を前記演算増幅器のマイナス入力端子に接続した第３のスイッチと、
一端を前記第３のスイッチの他端と接続し、他端を前記抵抗器の一端と接続した第４のスイッチと
を備えたことを特徴とするドライバ回路。
【請求項５】
高速パタンモードで動作させる際に、前記第１のスイッチをオンし、第２のスイッチをオフし、第３のスイッチをオンし、第４のスイッチをオフし、
レベルモード（VIHのレベルの場合）に前記第１のスイッチをオフし、第２のスイッチをオンし、第３のスイッチをオンし、第４のスイッチをオフし、
レベルモード（VILのレベルの場合）に前記第一のスイッチをオフし、第２のスイッチをオフし、第３のスイッチをオフし、第４のスイッチをオンすることを特徴とする請求項４記載のドライバ回路。
【請求項６】
請求項１から５のいずれかに記載のドライバ回路をIC試験装置のピンエレクトロニクス部のドライバ回路として用いたことを特徴とするドライバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被測定物に論理パタンを与えるドライバ回路に関し、特に、被測定物に対して複数の種類の試験を行う場合でも、ハードウェアの交換を要することなく試験を行うことができるIC試験装置のピンエレクトロニクス部に使用するドライバ回路に関する。
【背景技術】
【０００２】
IC試験装置のピンエレクトロニクス部ドライバ回路は、被測定物へ論理パタンを与えるものであり、そのパタンの振幅、周波数を任意に設定することができる。また、発生するパタンは２種類に大別され、高速に論理を変化させて印加する「高速パタンモード」と、直流レベルを印加する「レベルモード」がある。この様なIC試験装置のピンエレクトロニクス部ドライバ回路の先行技術文献としては次のようなものがある。
【０００３】
【特許文献１】特開２００５―２４９６３１号公報
【０００４】
以下、図６を参照して従来のドライバ回路を説明する。パタン発生器１は、後述するドライバ２へタイミング信号を発生させる。ドライバ２は、被測定部物５へ試験パタンを印加するICである。抵抗器３は、配線材４とインピーダンス整合をとるための素子であり、高速伝送ラインを形成している。配線材４は、ドライバ回路２を被測定物５の任意のPINへ接続するための線である。被測定物はＩＣやＬＳＩからなるＤＵＴである。
【０００５】
次に、図６の動作について図７を参照して説明する。ここで図７は、従来のドライバ回路における各部の波形を表した図である。まず、高速パタンモードの動作を説明する。高速パタンモードで動作させるときは、予め論理Hi Level側の電圧を決めるVIH電圧、及び論理Lo Level側の電圧を決めるVIL電圧を設定し、ドライバ２に印加しておく。パタン発生器１は、所定の論理と周波数に従った論理パタンを出力し、この論理パタンはドライバ２へ入力される。この論理パタンの出力点は、図６におけるA点であり、A点の波形は図７の高速パタンモードに示したA点の波形である。
【０００６】
この論理パタンが入力されると、ドライバ２は、論理パタンのHi Level時にはVIHの電圧を、Lo Level時にはVILの電圧を、論理パタンと同期して出力する。このドライバ２の出力点である図６のB点の波形は、図７の高速パタンモードのB点の波形となる。そして、この論理パタンが抵抗器３を介し、配線材４を経由して被測定物５のPINに印加され、動作試験が行われる。
【０００７】
次に、レベルモードの動作を説明する。レベルモードの動作は、VIHで設定した電圧を出力する場合とVILで設定した電圧を出力する場合に分けられる。前者の場合は、予めレベルを決めるVIH電圧を設定し、VILには0Vを設定し、ドライバ２に印加する。次に論理Hi Levelに固定したパタンをパタン発生器１から発生する（図７レベルモード（VIHのレベルの場合）におけるA点の波形）。このパタンが入力されたドライバ２は、レベルがVIHの電圧を発生する(図７レベルモード（VIHのレベルの場合）B点の波形)。そして、この電圧は、抵抗器３と配線材４を介して被測定物５のPINに印加される。
【０００８】
ここで、ドライバ２から被測定物５へ向かって電流が流れるとすると、抵抗器３を通った論理レベル（図６におけるC点）は、図７のレベルモード（VIHのレベルの場合）におけるC点の波形に示すように、被測定物５の入力電流による抵抗器３の電圧降下のため、設定したVIHより低いレベルとなっている。
【０００９】
つづいて、VILで設定した電圧を出力する場合の動作について説明する。VILで設定した電圧を出力する場合は、予めレベルを決めるVIL電圧を設定し、VIHには0Vを設定し、ドライバ２に印加する。
【００１０】
次に、論理Lo Levelに固定したパタンをパタン発生器１から発生すると（図７のレベルモード（VILのレベルの場合）におけるA点の波形）、ドライバ２は、レベルがVILの電圧を発生する(図７のレベルモード（VILのレベルの場合）B点の波形)。そして、この電圧は、さらに抵抗器３と配線材４を介して被測定物５のPINに印加される。
【００１１】
ここで、被測定物５からドライバ２へ向かって電流が流れるとすると、抵抗器３を通った論理レベル（図６のC点）は、図７のレベルモード（VILのレベルの場合）におけるC点の波形に示すように、被測定物５の入力電流による抵抗器３の電圧降下のため、設定したVILより高いレベルとなっている。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかし、従来のドライバ回路には以下のような問題点があった。すなわち、ドライバ２の出力は常に抵抗器３を経由して被測定物５へ印加されるため、被測定物５の入力電流により抵抗器３に電圧降下が発生し、被測定物５の電圧レベルは、設定電圧よりも低くなるという問題がある。
【００１３】
特にパタンモードで使用する場合には、被測定物５の入力電流が大きくなる場合があり、このレベル低下はより顕著となる。しかしながら、この抵抗器３は高速パタンモード時には経路のインピーダンス整合をとる上で不可欠である。
【００１４】
本発明は、これらの問題点に鑑みてなされたものであり、被測定物に対して複数の種類の試験を行う場合でも、ハードウェアの交換を要することなく試験を行うことができるIC試験装置のピンエレクトロニクス部に使用するドライバ回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
このような課題を達成するために請求項１記載の発明は、
タイミング信号を発生するパタン発生器と、このパタン発生器から出力された論理パタンを所定の電圧レベルに変換するドライバと、このドライバの出力端子を被測定物と接続する配線材と、一端を前記配線材に接続し他端を前記ドライバの出力端子と接続すると共に前記ドライバの出力端子と被測定物までの経路のインピーダンスを整合させる抵抗器とを備え、被測定物に論理パタンを与えるドライバ回路において、
前記ドライバの出力端子と被測定物までの経路のインピーダンス整合がなされた高速パタンモードのための経路と、
前記ドライバの出力と被測定物までの経路の低インピーダンス化がなされたレベルモードのための経路を備える。
【００１６】
また、請求項２記載のドライバ回路は、
タイミング信号を発生するパタン発生器と、このパタン発生器から出力された論理パタンを所定の電圧レベルに変換するドライバと、このドライバの出力端子を被測定物と接続する配線材と、一端を前記配線材に接続し他端を前記ドライバの出力端子と接続すると共に前記ドライバの出力端子と被測定物までの経路のインピーダンスを整合させる抵抗器とを備え、被測定物に論理パタンを与えるドライバ回路において、
前記ドライバのVIH端子に出力端子を接続した演算増幅器と、
一端を前記ドライバのVIH端子に接続し、他端を前記演算増幅器のマイナス入力端子に接続した第１のスイッチと、
一端を前記第１のスイッチの他端と接続し、他端を前記抵抗器の一端と接続した第２のスイッチと
を備える。
【００１７】
また、請求項３記載のドライバ回路は、
タイミング信号を発生するパタン発生器と、このパタン発生器から出力された論理パタンを所定の電圧レベルに変換するドライバと、このドライバの出力端子を被測定物と接続する配線材と、一端を前記配線材に接続し他端を前記ドライバの出力端子と接続すると共に前記ドライバの出力端子と被測定物までの経路のインピーダンスを整合させる抵抗器とを備え、被測定物に論理パタンを与えるドライバ回路において、
前記ドライバのVIL端子に出力端子を接続した演算増幅器と、
一端を前記ドライバのVIL端子に接続し、他端を前記演算増幅器のマイナス入力端子に接続した第１のスイッチと、
一端を前記第１のスイッチの他端と接続し、他端を前記抵抗器の一端と接続した第２のスイッチと
を備える。
【００１８】
また、請求項４記載のドライバ回路は、
タイミング信号を発生するパタン発生器と、このパタン発生器から出力された論理パタンを所定の電圧レベルに変換するドライバと、このドライバの出力端子を被測定物と接続する配線材と、一端を前記配線材に接続し他端を前記ドライバの出力端子と接続すると共に前記ドライバの出力端子と被測定物までの経路のインピーダンスを整合させる抵抗器とを備え、被測定物に論理パタンを与えるドライバ回路において、
前記ドライバのVIH端子に出力端子を接続した第１の演算増幅器と、
一端を前記ドライバのVIHに接続し、他端を前記第１の演算増幅器のマイナス入力端子に接続した第１のスイッチと、
一端を前記スイッチの他端と接続し、他端を前記抵抗器の一端と接続した第２のスイッチと、
前記ドライバのVIL端子に出力端子を接続した第２の演算増幅器と、
一端を前記ドライバのVILに接続し、他端を前記演算増幅器のマイナス入力端子に接続した第３のスイッチと、
一端を前記第３のスイッチの他端と接続し、他端を前記抵抗器の一端と接続した第４のスイッチと
を備える。
【００１９】
また、請求項５記載のドライバ回路は、
高速パタンモードで動作させる際に、前記第１のスイッチをオンし、第２のスイッチをオフし、第３のスイッチをオンし、第４のスイッチをオフし、
レベルモード（VIHのレベルの場合）に前記第１のスイッチをオフし、第２のスイッチをオンし、第３のスイッチをオンし、第４のスイッチをオフし、
レベルモード（VILのレベルの場合）に前記第一のスイッチをオフし、第２のスイッチをオフし、第３のスイッチをオフし、第４のスイッチをオンする。
【００２０】
また、請求項６記載のドライバ回路は、請求項１から５のいずれかに記載のドライバ回路をIC試験装置のピンエレクトロニクス部のドライバ回路として用いる。
【発明の効果】
【００２１】
本発明では、次のような効果がある。経路のインピーダンス整合がなされた高速パタンモードと経路の低インピーダンス化がなされたレベルモードの経路を同一回路内に設けたので、ICの試験条件が異なるときに、IC試験装置のハードウェアを交換することなく、簡単かつ短時間に対応することができ、試験効率を上げることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明のドライバ回路の構成例について図１を参照して説明するが、図６と同一の構成については同一の符号を付して説明を省略する。図１は、本発明によるドライバ回路の構成図、具体的には、IC試験装置のピンエレクトロニクス部に用いられるドライバ回路の構成図である。
【００２３】
演算増幅器６、スイッチ７、スイッチ８は、VIH側を設定するための素子であり、演算増幅器９、スイッチ１０、スイッチ１１は、VIL側を設定するための素子であるが、これらの構成の役割は後述する動作説明で併せて説明する。次に、図１の動作を図２と図３を参照して説明する。図２は、図１の各動作モードにおける各スイッチの設定を表したものである。また、図３は図１における各部の波形を表した図である。
【００２４】
本発明におけるドライバ回路は、従来回路と同様、高速に論理を変化させて印加する高速パタンモードと直流レベルを印加するレベルモードに分けられる。まず、高速パタンモードについて説明する。
【００２５】
高速パタンモードでは、図２に示すように、予めスイッチ７をオン、スイッチ８をオフ、スイッチ１０をオン、スイッチ１１をオフに設定する。つづいて、論理Hi Level側の電圧を決めるVIH電圧を演算増幅器６の入力（図１の符号D）に設定し、論理Lo Level側の電圧を決めるVIL電圧を演算増幅器９の入力（図１の符号F）に設定する。
【００２６】
そうすると、演算増幅器６は、スイッチ７による経路によりDを入力とするボルテージ・フォロア（Voltage Follower）を形成し電圧Dがそのままドライバ２へVIH電圧として設定される。同様に演算増幅器９はスイッチ１０による経路により、Fを入力とするボルテージ・フォロアを形成し電圧Fがそのままドライバ２へVIL電圧として設定される。
【００２７】
パタン発生器１は、所定の論理と周波数に従った論理パタンを出力し、この論理パタンはドライバ２へ入力される。この後の高速パタンモードの動作は従来回路と同様なので説明を省略する。また、そのときの波形は図３の高速パタンモードに示すA点の波形とB点の波形であり、B点の論理Hi Level側の電圧はDの電圧に一致し、Lo Level側の電圧はFの電圧に一致している。
【００２８】
次に、レベルモードの動作を説明する。レベルモードでは、VIHの電圧を発生させる場合とVILの電圧を発生させる場合がある。まず、VIHの電圧を発生させる場合には、図２に示すように、予めスイッチ７をオフし、スイッチ８をオンし、スイッチ１０をオンし、スイッチ１１をオフさせる。
【００２９】
つづいて、レベルを決めるVIH電圧を演算増幅器６の入力に設定する。ここでスイッチ８による経路により、この演算増幅器６は、帰還点である抵抗器３を経由した出力点（図１のC点）がDの電圧となるように動作し、ドライバ２のVIH（図１のE点）に電圧を供給する。VILはFの電圧がVILとなるので、Fに0Vを設定し、ドライバ２に印加する。
【００３０】
次に論理Hi Levelに固定したパタンをパタン発生器１から発生すると（図３のレベルモード（VIHのレベルの場合）A点の波形）、抵抗器３を通った論理レベル（図１のC点）は、演算増幅器６の帰還によりDの電圧レベルとなる（図３レベルモード（VIHのレベルの場合）C点の波形）。ここで、電流がドライバ２から被測定物５へ向かって流れるとすると、ドライバ２の出力点（図１のB点）は、Dの電圧よりも高いレベルとなっている（図３レベルモード（VIHのレベルの場合）B点の波形）。
【００３１】
次にVILの電圧を発生させる場合には、図２に示すように、予めスイッチ７をオンし、スイッチ８をオフし、スイッチ１０をオフし、スイッチ１１をオンさせる。さらにレベルを決めるVIL電圧を演算増幅器９の入力に設定する。ここでスイッチ１１による経路により、この演算増幅器９は、帰還点である抵抗器３を経由した出力点（図１のC点）がFの電圧となるようにドライバ２のVIL（図１のG点）に電圧を供給する。
【００３２】
一方、VIHはDの電圧がVIHとなり、0Vを設定し、ドライバ２に印加しておく。次に論理Lo Levelに固定したパタンをパタン発生器１から発生すると（図３レベルモード（VILのレベルの場合）A点の波形）、抵抗器３を通った論理レベル（図１のC点）は、演算増幅器９の帰還によりFの電圧レベルとなる（図３レベルモード（VILのレベルの場合）C点の波形）。ここで電流が被測定物５からドライバ２へ向かって流れるとすると、ドライバ２の出力点（図１のB点）は、Fの電圧よりも低いレベルとなっている（図３レベルモード（VILのレベルの場合）B点の波形）。
【００３３】
このように、経路のインピーダンス整合がなされた高速パタンモードと経路の低インピーダンス化がなされたレベルモードの経路を同一回路内に設けたので、被測定物５の入力電流によらず、図１のC点は常にVIH、またはVILの電圧となり、被測定物５へ至るレベルの電圧降下を抑えることができる。
【００３４】
次に、本発明の応用例を説明する。上述した図１の構成例において、演算増幅器とスイッチによる切り替え回路をVIH側のみ、若しくはVIL側のみに備える構成でも差し支えない。前者の構成が図４であり、後者の構成が図５である。
【００３５】
これは、ユーザーの要求等の事情によっては、レベルモードの試験にVIH若しくはVILのみの設定がされていれば足りるからであり、VIHのみ設定したい場合には図４の構成とし、VILのみ設定したい場合には図５の構成とする。この様に、試験の要求に会わせて不要な回路を実装しないことにより、実装面積を削減することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明によるドライバ回路の構成例である。
【図２】本発明によるドライバ回路における各部の波形を表した図である。
【図３】従来におけるドライバ回路の構成例である。
【図４】本発明の応用例である。
【図５】本発明の応用例である。
【図６】従来のドライバ回路の構成例である。
【図７】従来のドライバ回路における各部の波形を表した図である。
【符号の説明】
【００３７】
１                    パタン発生器
２                    ドライバ
３                    抵抗器
４                    配線材
５                    被測定物
６、９                演算増幅器
７、８、１０、１１    スイッチ
【図１】
2008298554.tif 000003
【図２】
2008298554.tif 000004
【図３】
2008298554.tif 000005
【図４】
2008298554.tif 000006
【図５】
2008298554.tif 000007
【図６】
2008298554.tif 000008
【図７】
2008298554.tif 000009