(57)【要約】【課題】高周波、広帯域において高い特性を維持しつつ、パッケージを小型化することができる半導体装置及び増幅器を提供する。【解決手段】半導体装置20は、内部に半導体チップ22が設けられるとともに、その外郭21ａの主面に入力端子31及び出力端子32を有するパッケージ21と、トランジスタチップ22の入力側を入力端子31に接続する導電性の第１の接続体41と、トランジスタチップ22の出力側を出力端子32に接続する導電性の第２の接続体42と、パッケージ21の外郭２１ａ上に配され、一端が入力端子31に接続され、他端は入力部を有し、入力インピーダンスを調整する入力整合部品５1と、パッケージ21の外郭２１ａ上に配され、一端が出力端子32に接続され、他端は出力部を有し、出力インピーダンスを調整する出力整合部品５2と、を備えたことを特徴とする。【選択図】図１
2008288339.tif 000002
【特許請求の範囲】
【請求項１】
内部に半導体チップが設けられるとともに、その外郭の主面に入力端子及び出力端子を有するパッケージと、
前記半導体チップの入力側を前記入力端子に接続する導電性の第１の接続体と、
前記半導体チップの出力側を前記出力端子に接続する導電性の第２の接続体と、
前記パッケージの外郭上に配され、一端が前記入力端子に接続され、他端は入力部を有し、入力インピーダンスを調整する入力整合部品と、
前記パッケージの外郭上に配され、一端が前記出力端子に接続され、他端は出力部を有し、出力インピーダンスを調整する出力整合部品と、
を備えたことを特徴とする半導体装置。
【請求項２】
複数の前記整合部品が前記パッケージの外郭の主面における周縁に並列して配置されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
さらに、前記パッケージの内部に、入力インピーダンス又は出力インピーダンスを調整する整合部品を備えたことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
請求項１乃至３のいずれかに記載の半導体装置の前記パッケージが配される基板孔、入力線路及び出力線路を有する実装基板と、
前記パッケージの前記主面と反対側に配され、接地面を有するベースプレートと、
前記基板孔の内側に形成され、前記主面側と前記ベースプレート側とを導通するキャスタレーション部と、を備え、
前記キャスタレーション部を介して、前記整合部品と、前記接地面とが電気的に接続されたことを特徴とする増幅器。
【請求項５】
請求項１乃至３のいずれかに記載の半導体装置の前記パッケージが配される基板孔と、入力線路及び出力線路を有する実装基板と、
前記パッケージの前記主面と反対側に配され、接地面を有するベースプレートと、
前記基板孔と前記パッケージの間に配され、前記主面側と前記ベースプレート側とを導通する導電性の第３の接続体と、を備え、
前記接続体を介して、前記整合部品と前記接地面とが電気的に接続されたことを特徴とする増幅器。
【請求項６】
請求項１乃至３のいずれかに記載の半導体装置の前記パッケージが配される基板孔、入力線路及び出力線路を有する実装基板と、
前記パッケージの前記主面と反対側に配され、接地面を有するベースプレートと、
前記パッケージの外郭の外周面に形成され、前記主面側と前記ベースプレート側とを導通するキャスタレーション部と、を備え、
前記キャスタレーション部を介して、前記整合部品と、前記接地面とが電気的に接続されたことを特徴とする増幅器。
【請求項７】
請求項１乃至請求項３のいずれかに記載の半導体装置の前記パッケージが配される基板孔、入力線路及び出力線路を有する実装基板と、
前記パッケージの前記主面と反対側に配され、接地面を有するベースプレートと、
導電性材からなり、前記パッケージの下面を覆う下壁部と前記パッケージの側面を覆う側壁部とを一体に有して構成され、前記主面側と前記ベースプレート側とを導通する接続構造体と、を備え、
前記接続構造体を介して、前記整合部品と、前記接地面とが電気的に接続されたことを特徴とする増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びこの半導体装置を有する増幅器に関する。
【背景技術】
【０００２】
電力用トランジスタなど、発熱量が大きい半導体装置において、（熱容量を大きくするために、Ａｕで形成されたプレーテッドヒートシンクと呼ばれる台座の上に実装する技術が知られている。この実装にＳｎを多く含むはんだを用いるとＡｕがＳｎ内に拡散し、はんだ付けが困難となるため、通常はＡｕＳｎはんだを用いて実装される。ＡｕＳｎはんだを用いると、チップ実装部を金メッキ処理する必要があり、ベアチップ実装によるモジュール化ではコストが高くなる。また、ベアチップとして製品化した場合、ボンディング等の高度な技術を使用者側に要求しなければならないため拡販性に優れない。これらの理由から、電力用トランジスタにおいて、）セラミックパッケージに、例えばＡｕＳｎはんだで実装され、ボンディングワイヤにより外部接続体と接続される構造が用いられている（例えば特許文献１参照）。このようにパッケージ実装される電力用トランジスタにおいては、整合部品とトランジスタチップとの間の接続を短くすることで高周波、広帯域での特性を向上することが求められる。そこで、パッケージの内部に整合部品を配備して、接続を短くする手法が用いられている。
【特許文献１】特開２０００−３４０７３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記の構造では、パッケージの内部に整合部品用のスペースを確保する必要があるためパッケージの大型化の原因となる。
【０００４】
そこで、本発明は、高周波、広帯域において高い特性を維持しつつ、パッケージを小型化することができる半導体装置及び増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の一形態にかかる半導体装置は、内部に半導体チップが設けられるとともに、その外郭の主面に入力端子及び出力端子を有するパッケージと、前記半導体チップの入力側を前記入力端子に接続する導電性の第１の接続体と、前記半導体チップの出力側を前記出力端子に接続する導電性の第２の接続体と、前記パッケージの外郭上に配され、一端が前記入力端子に接続され、他端は入力部を有し、入力インピーダンスを調整する入力整合部品と、前記パッケージの外郭上に配され、一端が前記出力端子に接続され、他端は出力部を有し、出力インピーダンスを調整する出力整合部品と、を備えたことを特徴とする。
【０００６】
本発明の一形態にかかる半導体装置は、複数の前記整合部品が前記パッケージの外郭の主面における周縁に並列して配置されていることを特徴とする。
【０００７】
本発明の一形態にかかる半導体装置は、さらに、前記パッケージの内部に、入力インピーダンス又は出力インピーダンスを調整する整合部品を備えたことを特徴とする。
【０００８】
本発明の一形態にかかる増幅器は、上記の半導体装置の前記パッケージが配される基板孔、入力線路及び出力線路を有する実装基板と、前記パッケージの前記主面と反対側に配され、接地面を有するベースプレートと、前記基板孔の内側に形成され、前記主面側と前記ベースプレート側とを導通するキャスタレーション部と、を備え、前記キャスタレーション部を介して、前記整合部品と、前記接地面とが電気的に接続されたことを特徴とする。
【０００９】
本発明の一形態にかかる増幅器は、上記半導体装置の前記パッケージが配される基板孔、入力線路及び出力線路を有する実装基板と、前記パッケージの前記主面と反対側に配され、接地面を有するベースプレートと、前記基板孔と前記パッケージの間に配され、前記主面側と前記ベースプレート側とを導通する導電性の第３の接続体と、を備え、前記接続体を介して、前記整合部品と前記接地面とが電気的に接続されたことを特徴とする。
【００１０】
本発明の一形態にかかる増幅器は、上記の半導体装置の前記パッケージが配される基板孔、入力線路及び出力線路を有する実装基板と、前記パッケージの前記主面と反対側に配され、接地面を有するベースプレートと、前記パッケージの外郭の外周面に形成され、前記主面側と前記ベースプレート側とを導通するキャスタレーション部と、を備え、前記キャスタレーション部を介して、前記整合部品と、前記接地面とが電気的に接続されたことを特徴とする。
【００１１】
本発明の一形態にかかる増幅器は、上記の半導体装置の前記パッケージが配される基板孔、入力線路及び出力線路を有する実装基板と、前記パッケージの前記主面と反対側に配され、接地面を有するベースプレートと、導電性材からなり、前記パッケージの下面を覆う下壁と前記パッケージの側面を覆う側壁とを一体に有して構成され、前記主面側と前記ベースプレート側とを導通する接続構造体と、を備え、前記接続構造体を介して、前記整合部品と、前記接地面とが電気的に接続されたことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、高周波、広帯域において高い特性を維持しつつ、パッケージを小型化することができる。
【発明を実施するための最良の形態】
【００１３】
［第１実施形態］
以下に本発明の第１実施形態にかかる半導体装置について、図１乃至図３を参照して説明する。なお、各図において適宜構成を拡大・縮小・省略して概略的に示している。図１は、第１実施形態にかかる増幅器の一部の構成を示す平面図、図２は、図１のＡ−Ａ線に沿う断面図、図３は図１のＢ−Ｂ線に沿う断面図であるが、図２及び図３において一部を側面図で示す。
【００１４】
増幅器１は、ベースプレート２（図２に示す）上に、半導体モジュール３を備えて構成されている。半導体モジュール３は、基板１０と、この基板１０に実装された半導体装置２０とを備えている。
【００１５】
基板１０には、半導体装置２０実装用の矩形状の基板孔１１が形成されている。この基板孔１１の図中Ｙ方向における端面の内側面１１ａと、内側面１１ａから連続する基板１０の上面とに、メタライズ層などの導体層が形成されたキャスタレーション部１２が形成されている。キャスタレーション部１２は、基板１０の上面から、基板１０の下面側のベースプレート２の接地面２ａまでを導通する。基板１０の上面には、半導体装置２０用の入力線路１３及び出力線路１４が形成されている。この入力線路１３及び出力線路１４は基板孔１１の近傍まで延びている。パッケージ２１の外郭２１ａの上面における左右の周縁部分には、導電性の金属が薄い膜状に形成されて縦方向に延びる接続体としての導体層３３が形成されている。
【００１６】
半導体装置２０は、セラミック製の矩形状のパッケージ２１を有している。このパッケージ２１は、矩形状の外郭２１ａと、外郭２１ａの中央に形成されたキャビテーション２１ｂとを備えている。パッケージ２１の内部、すなわちキャビテーション２１ｂに、半導体チップとして、電力増幅用のトランジスタチップ２２が収容されている。図２に示すように、トランジスタチップ２２は、例えばＡｕからなるプレーテッドヒートシンク２３の上に実装されている。プレーテッドヒートシンク２３の周囲は、パッケージ２１の内部に形成された台座部２５にＡｕＳｎはんだ等で接合され、接合部２６を構成している。パッケージ２１は、トランジスタチップ２２が搭載された状態で樹脂材からなる封止材２７により気密に封止されている。封止材27は図2の断面図のみに示す。
【００１７】
半導体装置２０は、入力端子３１及び出力端子３２を介して基板１０に接続されている。入力端子３１及び出力端子３２は、Ｔ字状に形成され、パッケージ２１の外郭２１ａの上面２１ｃでパッケージ２１の図中矢印Ｙで示す長手方向に延びる縦部３１ａ，３２ａと、図中矢印Ｘで示す横方向に延びてパッケージ２１の外側へ導出される横部３１ｂ，３２ｂを備えている。縦部３１ａ，３２ａは、パッケージ２１の外郭２１ａの上面における左右両側の縁部に形成されている。トランジスタチップ２２の入力側２２ａは、第１の接続体４１で入力端子３１の縦部３１ａに接続されている。トランジスタチップ２２の出力側２２ｂは第２の接続体４２を介して出力端子３２の縦部３２ａに接続されている。入力端子３１及び出力端子３２の横部３１ｂ、３２ｂは基板１０上の入力線路１３及び出力線路１４にそれぞれ接続されている。第１の接続体４１及び第２の接続体４２は、例えばボンディングワイヤである。
【００１８】
実装状態においてパッケージ２１は基板孔１１の内部に配置され、この基板孔１１のＹ方向両端の内側面１１ａ、１１ａとパッケージ２１の外郭２１ａの間に形成される隙間には、第３の接続体４３がそれぞれ配されている。第３の接続体４３は、例えば板状に形成された金属片などの導電部材で構成され、その下端部は基板１０の下方に配されたベースプレート２の接地面２ａに接触している。
【００１９】
パッケージ２１の外郭２１ａの上面外側であって図中左側の端部には、２つの入力整合部品５１が配されている。また、パッケージ２１の外郭２１ａの上面であって、図中右側の端部には、２つの出力整合部品５２が配備されている。入力整合部品５１及び出力整合部品５２は、例えばチップインダクタやチップコンデンサであり、もともと持っている入力及び出力インピーダンスを調整、整合する機能を有し、その組成は例えばセラミックである。入力整合部品５１の一端側は入力端子３１の縦部３１ａの両端に接続される。入力整合部品５１は他端側に、実装状態において接地される入力部を有する。２つの入力整合部品５１は、パッケージ２１の外郭２１ａにおける入力側の周縁に並列されている。出力整合部品５２の一端側は出力端子３２の縦部３２ａの両端に接続される。出力整合部品５２は他端側に、実装状態において接地される出力部を有する。２つの出力整合部品５２は、パッケージ２１の外郭２１ａにおける入力側の周縁に並列されている。
【００２０】
実装状態において、基板１０とパッケージ２１との間において、入力整合部品５１の他端側の入力部、第３の接続体４３及びキャスタレーション部１１２は、それぞれはんだ等により接合され、接合部４９を構成している。また、出力整合部品５２の他端側の出力部、第３の接続体及びキャスタレーション部１１２、はそれぞれはんだ等により接合され、接合部４９を構成している。すなわち、入力整合部品５１及び出力整合部品５２は第３の接続体４３，４３、キャスタレーション部１２，１２を介して、電気的に低いインピーダンスでそれぞれベースプレート２の接地面２ａと接続されている。さらに、入力整合部品５１と入力端子３１との間、及び出力整合部品５２と出力端子３２との間は、それぞれ接続体としての導体層３３により接合されている。
【００２１】
本実施形態にかかる増幅器１及び半導体装置２０は以下に掲げる効果を奏する。すなわち、入力整合部品５１及び出力整合部品５２を、パッケージ２１の外郭２１ａの上部外側に配置することにより、パッケージ２１の周囲に配置する場合と比べてトランジスタチップ２２に近い位置に搭載することが可能となる。したがって、高周波帯に適応できる整合回路の実現が可能となる。すなわち、整合部品５１，５２と接地面２ａとの間のインダクタンス成分を減少させることにより、このインダクタンスにより引き起こされる自己共振周波数を高周波帯にシフトできる。したがって、使用帯域での共振による特性劣化を回避し、高周波帯での整合条件の向上を図ることが可能となる。さらに、接続面も拡大化することから接続強度の向上にもつながる。また、パッケージ２１の外部に入力整合部品５１や出力整合部品５２が装荷されている事により、パッケージ２１の内部に配備する場合と比べて、パッケージ２１の内部にスペースを確保する必要がなくなるため、パッケージ２１を小型化することができる。また、部品の選択性に優れ多様な整合条件の選択が可能となり汎用性の高い整合回路となる。さらにマイクロチップキャパシタなどの高価な部品を必要としないため製造コストを低く抑えることができる。
【００２２】
第３の接続体４３、キャスタレーション部１２を用いることにより、入力整合部品５１及び出力整合部品５２を、容易かつ確実に接地面２ａと接続することが可能である。なお、入力整合部品５１、出力整合部品５２と接地面２ａとを第３の接続体４３により接続することにより、パッケージ２１の外郭２１ａの上面２１ｃに、接地面２ａと接続されたメタライズパターンを有さない半導体パッケージを用いた半導体装置においても整合回路を実現できる。さらに、接地面２ａと接続されたメタライズパターンを有するパッケージを用いた半導体装置においても、低インピーダンスで接地面２ａと接続できる。
【００２３】
また、基板１０上やパッケージ２１の内部に、さらに別の整合回路を搭載し、これらと組み合わせることも可能である。このような構成により、整合回路を多段化でき、広帯域な整合条件の選択が可能となる。また、入力整合部品５１、出力整合部品５２の組成をセラミックとすることで、パッケージ２１との間の熱膨張率の不一致が小さくなり、基板１０上に整合部品を配備した際と比較して、熱応力による部品への負荷が軽減される。
【００２４】
［第２実施形態］
次に本発明の第２実施形態にかかる増幅器４及び半導体装置６０について図４乃至図６を参照して説明する。なお、各図において適宜構成を拡大・縮小・省略して概略的に示している。図４は、第２実施形態にかかる増幅器の一部の構成を示す平面図、図５は、図４のＣ−Ｃ線に沿う断面図、図６は図４のＤ−Ｄ線に沿う断面図であるが、図５及び図６において一部を側面図で示す。なお、図４乃至図６において、図１乃至図３と同一機能部分には同符号を付し、その詳細な説明を省略する。本実施形態の増幅器４は、マイクロチップキャパシタ５５を備えた点以外については上記第１実施形態の増幅器１と同様に構成されている。
【００２５】
本実施形態にかかる増幅器４は、ベースプレート２（図５に示す）上に、半導体モジュール５を備えている。半導体モジュール５は、基板１０と、この基板１０の上面１０ａに実装された半導体装置６０とを備えている。この半導体モジュール５においてパッケージ２１の内部には、電力増幅用のトランジスタチップ２２の他に、出力インピーダンスを調整、整合する内部整合用のマイクロチップキャパシタ５５（整合部品）が配されている。トランジスタチップ２２は、キャビテーション２１ｂの内部において左寄りに配備され、マイクロチップキャパシタ５５はトランジスタチップ２２の右側に配備されている。トランジスタチップ２２は、第４の接続体４４を介して入力端子３１の縦部３１ａに接続されている。出力端子３２の縦部３２ａとマイクロチップキャパシタ５５とトランジスタチップ２２とは第５の接続体４５で接続されている。第４の接続体４４及び第５の接続体４５は、例えばボンディングワイヤである。
【００２６】
本実施形態にかかる半導体装置６０及び増幅器４においても上記第１実施形態と同様の効果が得られる。
【００２７】
［第３実施形態］
次に本発明の第３実施形態にかかる増幅器６について図７乃至図９を参照して説明する。なお、各図において適宜構成を拡大・縮小・省略して概略的に示している。図７は、第３実施形態にかかる増幅器６の一部の構成を示す平面図、図８は、図７のＥ−Ｅ線に沿う断面図、図９は図７のＦ−Ｆ線に沿う断面図であるが、図８及び図９において一部を側面図で示す。図７乃至図９において、図１乃至図６と同一機能部分には同一符号を付し、その詳細な説明は省略する。
【００２８】
増幅器６は、ベースプレート２（図８に示す）上に、半導体モジュール８を備えて構成されている。半導体モジュール８は、基板１０と、この基板１０に実装された半導体装置７０とを備えている。
【００２９】
基板１０には、半導体装置７０実装用の矩形状の基板孔１１が形成されている。基板１０の上面には、半導体装置７０用の入力線路１３及び出力線路１４が形成されている。この入力線路１３及び出力線路１４は基板孔１１の近傍まで延びている。
【００３０】
半導体装置７０は、セラミック製の矩形状のパッケージ２１を有している。このパッケージ２１は、矩形状の外郭２１ａと、外郭２１ａの中央に形成されたキャビテーション２１ｂとを備えている。パッケージ２１の内部、すなわちキャビテーション２１ｂに、電力増幅用のトランジスタチップ２２が収容されている。トランジスタチップ２２は、例えばＡｕからなるプレーテッドヒートシンク２３の上に実装されて配置されている。プレーテッドヒートシンク２３の周囲は、パッケージ２１の内部に形成された台座部２５にＡｕＳｎはんだで接合され、接合部２６を構成している。パッケージ２１の上部は樹脂材からなる封止材２７で気密に封止されている。封止材27は図５の断面図のみに示す。
【００３１】
パッケージ２１の外郭２１ａの外周面にはキャスタレーション部１１２が形成されている。キャスタレーション部１１２は、図中矢印Ｙで示す縦方向すなわちパッケージ２１の長手方向における両端部に夫々設けられ、長手方向中央方向に向かって凹む凹部１１２ａの表面と、この凹部１１２ａと連続するパッケージ２１の外郭２１ａの上面端部とにメタライズ層などの導体層が形成されてなる。キャスタレーション部１１２は、パッケージ２１の上面から下端に至って形成され、パッケージ２１の上面からベースプレート２の接地面２ａまでを導通する。パッケージ２１の外郭２１ａの上面における左右の周縁部分には、導電性の金属が薄い膜状に形成されて縦方向に延びる接続体としての導体層３３が形成されている。
【００３２】
半導体装置７０は、入力端子３１及び出力端子３２を介して基板１０に接続されている。また、２つの入力整合部品５１は、その一端が入力端子３１の縦部３１ａの両端にそれぞれ接続されて、パッケージ２１の外郭２１ａにおける入力側の周縁に並列されている。２つの出力整合部品５２は、その一端が出力端子３２の縦部３２ａの両端にそれぞれ接続されて、パッケージ２１の外郭２１ａにおける出力側の周縁に並列されている。入力整合部品５１の他端側の入力部及び出力整合部品５２の他端側の出力部はパッケージ２１の外郭２１ａ上面に形成されたキャスタレーション部１１２に夫々接続される。
【００３３】
入力整合部品５１と入力端子３１との間、及び出力整合部品５２と出力端子３２との間は、それぞれ、接合部４９を構成するはんだ及び接続体３3により接合されている。また、入力整合部品５１及び出力整合部品５２はキャスタレーション部１１２，１１２を介して、電気的に低いインピーダンスでベースプレート２の接地面２ａと接続されている。
【００３４】
次に、半導体装置７０のパッケージ２１の製造方法について図１０乃至図１２を参照して説明する。まずセラミック粉末からなるグリーンシート等で構成されるパッケージ基板２１ｄ上に、押し出し加工等により図１０で示すように、矩形状のキャビテーション２１ｂと、長孔状のキャスタレーション孔部１１３とをそれぞれ複数マトリクス状に並列させて形成する。キャスタレーション孔部１１３は、キャビテーション２１ｂの長手方向両端に配置される。ついでパッケージ基板２１ｄを焼成する。
【００３５】
焼成後、蒸着法などによりパッケージ基板２１ｄの上面におけるキャスタレーション孔部１１３の周囲やキャビテーション２１ｂの長手方向中央付近、及びキャスタレーション孔部１１３の内壁、をメタライズすることによりキャスタレーション部１１２及び導体層３３を形成する。
【００３６】
ついで、図１１に示すように、マトリクス状に並列した複数のキャビテーション２１ｂを分割するようにパッケージ基板２１ｄを複数個に切断する。以上により１つのキャビテーション２１ｂと、その両端にそれぞれ配されるキャスタレーション部１１２を有するパッケージ外郭２１ａが形成される。このパッケージ外郭２１ａ下面にベースプレート２をろう付けするとともに、上面に入力端子３１及び出力端子３２を形成することにより、図１２に示すようなパッケージ２１が完成する。
【００３７】
実装時には、このパッケージ２１が基板１０の基板孔１１に配され、キャビテーション２１ｂにトランジスタチップ２２が搭載されるとともに外郭２１ａの上面２１ｃに、整合部品５１，５２等が配される。
【００３８】
本実施形態にかかる半導体装置７０及び増幅器６においても上記第１実施形態と同様の効果が得られる。すなわち、半導体装置７０及び増幅器６において、入力整合部品５１及び出力整合部品５２を、パッケージ２１の外郭２１ａの上部外側に配置することにより、パッケージ２１の周囲に配置する場合と比べてトランジスタチップ２２に近い位置に搭載することが可能となる。したがって、高周波帯に適応できる整合回路の実現が可能となる。また、キャスタレーション部１１２を用いることにより、入力整合部品５１及び出力整合部品５２を、容易かつ確実に接地面と接続することが可能である。
【００３９】
［第４実施形態］
次に本発明の第４実施形態にかかる増幅器７について図１３乃至図１５を参照して説明する。各図において適宜構成を拡大・縮小・省略して概略的に示している。図１３は第４実施形態にかかる増幅器の一部の構成を示す平面図、図１４は、図１３のＧ−Ｇ線に沿った断面図、図１５は、図１３のＨ−Ｈ線に沿った断面図であるが、図１４及び図１５において一部を側面図で示す。なお、本実施形態の増幅器７において、上記第１実施形態の増幅器１と同様の構成については共通する符号を付して説明を省略する。
【００４０】
増幅器７は、ベースプレート２（図１４に示す）上に、半導体モジュール９を備えて構成されている。半導体モジュール９は、基板１０と、この基板１０に実装された半導体装置８０とを備えている。
【００４１】
基板１０には、半導体装置８０実装用の矩形状の基板孔１１が形成されている。基板１０の上面には、半導体装置８０用の入力線路１３及び出力線路１４が形成されている。この入力線路１３及び出力線路１４は基板孔１１の近傍まで延びている。
【００４２】
半導体装置８０は、セラミック製の矩形状のパッケージ２１を有している。このパッケージ２１は、矩形状の外郭２１ａと、外郭２１ａの中央に形成されたキャビテーション２１ｂとを備えている。パッケージ２１の内部、すなわちキャビテーション２１ｂに、電力増幅用のトランジスタチップ２２が収容されている。トランジスタチップ２２は、例えばＡｕからなるプレーテッドヒートシンク２３の上に実装されて配置されている。プレーテッドヒートシンク２３の周囲は、パッケージ２１の内部に形成された台座部２５にＡｕＳｎはんだで接合され、接合部２６を構成している。
【００４３】
外郭２１ａの外周面のうち、図中Ｙで示す長手方向の端面及び下面は、第７の接続体としての接続構造体４７に覆われている。接続構造体４７は、例えば板状に形成された金属片などの導電部材が断面コ字状に変形加工され、弾性変形可能に構成されている。この接続構造体４７を弾性変形させながらパッケージ２１を凹部に嵌め込むことにより、接続構造体がパッケージ21の外周面に装着され、パッケージ２１が、下面から側面を介して上端に至って導電体で覆われる。このとき接続構造体４７の縦方向両端部の側壁部はパッケージ外郭２１ａの端面に当接し、接続構造体の下壁部は基板１０の下方に配されたベースプレート２の接地面２ａに当接している。半導体装置８０は、入力端子３１及び出力端子３２を介して基板１０に接続されている。
【００４４】
実装状態において、パッケージ２１は基板孔１１の内部に配置されている。パッケージ２１の外郭２１ａの上面外側であって図中左側の端部には、２つの入力整合部品５１が配されている。また、パッケージ２１の外郭２１ａの上面であって、図中右側の端部には、２つの出力整合部品５２が配備されている。入力整合部品５１及び出力整合部品５２は、例えばチップインダクタやチップコンデンサであり、その組成は例えばセラミックである。
【００４５】
２つの入力整合部品５１は、その一端が入力端子３１の縦部３１ａの両端にそれぞれ接続されて、パッケージ２１の外郭２１ａにおける入力側の周縁に並列されている。２つの出力整合部品５２は、その一端が出力端子３２の縦部３２ａの両端にそれぞれ接続されて、パッケージ２１の外郭２１ａにおける出力側の周縁に並列されている。入力整合部品５１の他端側の入力部及び出力整合部品５２の他端側の出力部は第７の接続体としての接続構造体４７の上端に夫々接続されている。
【００４６】
入力整合部品５１と入力端子３１との間、及び出力整合部品５２と出力端子３２との間は、それぞれはんだ等により接合され、接合部４９を構成している。入力整合部品５１及び出力整合部品５２は接続構造体４７を介して、電気的に低いインピーダンスでベースプレート２の接地面２ａと接続されている。
【００４７】
本実施形態にかかる半導体装置８０及び増幅器７においても上記第１実施形態と同様の効果が得られる。すなわち、入力整合部品５１及び出力整合部品５２を、パッケージ２１の外郭２１ａの上部外側に配置することにより、パッケージ２１の周囲に配置する場合と比べてトランジスタチップ２２に近い位置に搭載することが可能となる。したがって、高周波帯に適応できる整合回路の実現が可能となる。また、金属板からなる接続構造体４７を用いることにより、実装の際には接続構造体４７にパッケージ２１を嵌め込むだけで、力整合部品５１及び出力整合部品５２を、容易かつ確実に接地面と接続することが可能である。
【００４８】
なお、本発明は上記実施形態に限定されるものではない。例えば、上記第２実施形態において、整合部品としてマイクロチップキャパシタ５５を例示したが、これに限られるものではなく、例えばオープンスタブ等、他の整合部品も適用可能である。
【００４９】
この他、本発明は、実施段階においてその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１実施形態にかかる増幅器の一部を概略的に示す平面図。
【図２】同増幅器の図１におけるＡ−Ａ線に沿う断面図。
【図３】同増幅器の図１におけるＢ−Ｂ線に沿う断面図。
【図４】本発明の第２実施形態にかかる増幅器の一部を概略的に示す平面図。
【図５】同増幅器の図４におけるＣ−Ｃ線に沿う断面図。
【図６】同増幅器の図４におけるＤ−Ｄ線に沿う断面図。
【図７】本発明の３実施形態にかかる増幅器の一部を概略的に示す平面図。
【図８】同増幅器の図７におけるＥ−Ｅ線に沿う断面図。
【図９】同増幅器の図７におけるＦ−Ｆ線に沿う断面図。
【図１０】本発明の第３実施形態にかかるパッケージの製造工程を示す平面図。
【図１１】本発明の第３実施形態にかかるパッケージの製造工程を示す平面図。
【図１２】本発明の第３実施形態にかかるパッケージの製造工程を示す平面図。
【図１３】本発明の第４実施形態にかかる増幅器の一部を概略的に示す平面図。
【図１４】同増幅器の図１３におけるＧ−Ｇ線に沿う断面図。
【図１５】同増幅器の図１３におけるＨ−Ｈ線に沿う断面図。
【符号の説明】
【００５１】
１，４，６，７…増幅器、２…ベースプレート、２ａ…接地面、３、５、８，９…半導体モジュール、１０…モジュール基板、１０ａ…上面、１１…基板孔、１１ａ…内側面、１２…キャスタレーション部、
１３…入力線路、１４…出力線路、２０，６０，７０，８０…半導体装置、２１…パッケージ、
２１ａ…外郭、２１ｂ…キャビテーション、２１ｃ…上面、２１ｄ…パッケージ基板、
２２…トランジスタチップ、３１…入力端子、３２…出力端子、４１…第１の接続体、
４２…第２の接続体、４３…第３の接続体、４４…第４の接続体、４５…第５の接続体、
４７…接続構造体、４９…接合部、５１…入力整合部品、５２…出力整合部品、
５５…マイクロチップキャパシタ（整合部品）、１１２…キャスタレーション部。
【図１】
2008288339.tif 000003
【図２】
2008288339.tif 000004
【図３】
2008288339.tif 000005
【図４】
2008288339.tif 000006
【図５】
2008288339.tif 000007
【図６】
2008288339.tif 000008
【図７】
2008288339.tif 000009
【図８】
2008288339.tif 000010
【図９】
2008288339.tif 000011
【図１０】
2008288339.tif 000012
【図１１】
2008288339.tif 000013
【図１２】
2008288339.tif 000014
【図１３】
2008288339.tif 000015
【図１４】
2008288339.tif 000016
【図１５】
2008288339.tif 000017