(57)【要約】【課題】周波数逓倍回路において、入力信号周波数が可変としても出力信号の高調波成分を効果的に抑圧する。【解決手段】本回路は、同一の入力信号Ｓinを並列に入力可能に接続され、遮断周波数または帯域通過周波数が異なる複数のフィルタ２,３と、複数のフィルタ２,３の各々に１つずつ接続されて周波数を逓倍する複数の周波数逓倍部４,５と、複数の周波数逓倍部４,５の各々に１つずつ接続され、対応する周波数逓倍部の出力に応じて互いに異なる帯域通過周波数を各々が有する複数の帯域通過フィルタ６,７と、フィルタ２（３）の出力から帯域通過フィルタ６（７）の出力までの複数の経路１と２で複数の信号強度を検出する信号検出部（全波整流回路４,５に含む）と、信号検出部が検出した複数の信号強度で検出レベルが最も高い経路の帯域通過フィルタ（６,７）の出力を選択する選択部（電圧比較回路８と選択回路９）と、を有する。【選択図】図４
2008035116.tif 000002
【特許請求の範囲】
【請求項１】
同一の入力信号を並列に入力可能に接続され、遮断周波数または帯域通過周波数が異なる複数のフィルタと、
前記複数のフィルタの各々に１つずつ接続され、複数のフィルタ出力の周波数を逓倍する複数の周波数逓倍部と、
前記複数の周波数逓倍部の各々に１つずつ接続され、対応する周波数逓倍部の出力に応じて互いに異なる帯域通過周波数を各々が有する複数の帯域通過フィルタと、
前記フィルタの出力から前記帯域通過フィルタの出力までの複数の経路で複数の信号強度を検出する信号検出部と、
前記複数の帯域通過フィルタの出力に接続され、前記信号検出部が検出した複数の信号強度で検出レベルが最も高い経路の帯域通過フィルタ出力を選択して出力する選択部と、
を有する周波数逓倍回路。
【請求項２】
前記複数の周波数逓倍部の各々が全波整流回路を有し、
前記信号検出部が複数の検出回路から構成され、
前記検出回路の各々が前記全波整流回路ごとに設けられ、対応する前記全波整流回路の出力を積分して直流の電圧を出力する積分回路からなる
請求項１に記載の周波数逓倍回路。
【請求項３】
前記選択部は、複数の前記積分回路から出力される複数の電圧を比較する電圧比較回路と、
前記電圧比較回路により最も高い電圧が得られた前記積分回路に対応する経路の前記帯域通過フィルタ出力を選択する選択回路と、
を含む請求項２に記載の周波数逓倍回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力信号の周波数を逓倍して出力する周波数逓倍回路に関する。
【背景技術】
【０００２】
例えば、回路技術においてシンセサイザと称される周波数合成器は、水晶発振器等にて得られた極めて安定した周波数の信号を、所望の周波数を有する信号へ変換する。また、回路技術においてオッシレータと称される信号発生器は、水晶発振器等からの極めて安定した周波数の基準信号を逓倍して所望の周波数の信号を発生する機能を有するものがある。
このような周波数合成器や信号発生器は、入力した信号の周波数を２倍、４倍、８倍、…と逓倍する周波数逓倍回路を含む。
【０００３】
周波数逓倍回路のうち、可変ＢＰＦ(band pass filter：帯域通過フィルタ)を用いた周波数２逓倍回路が知られている（例えば、特許文献１参照）。
【０００４】
図１は、上記特許文献１に開示されている周波数２逓倍回路のブロック図である。
図解されている周波数２逓倍回路は、入力端子Ｔinと出力端子Ｔoutとの間に、入力端子Ｔinから順に全波整流回路２０と可変ＢＰＦ２２とが縦続接続されている。また、入力端子Ｔinと可変ＢＰＦ２２の通過周波数の制御端子Ｔｃとの間に、周波数電圧変換回路２１が接続されている。
【０００５】
入力端子Ｔinから入力した周波数ｆ（周期Ｔ）の入力信号Ｓinは、全波整流回路４へ入力されて全波整流される。そして、全波整流回路２０から出力された全波整流信号Ｓ２０は可変ＢＰＦ２２へ入力される。
一方、入力信号Ｓinは周波数電圧変換回路２１に入力される。そして、周波数電圧変換回路２１からは入力信号Ｓinの周波数ｆに比例した電圧Ｓ２１が可変ＢＰＦ２２の通過周波数の制御端子Ｔｃへ入力される。
可変ＢＰＦ２２においては、入力した全波整流信号Ｓ２０の通過周波数が、通過周波数の制御端子Ｔｃに入力した電圧Ｓ２１の変化に応答して変化する。したがって、可変ＢＰＦ２２の通過周波数の制御端子Ｔｃへ入力する電圧値を変化させることによって、可変ＢＰＦ２２の出力信号Ｓoutの周波数ｆを制御できる。
【０００６】
図２（Ａ）に入力信号Ｓinの波形（正弦波形）、図２（Ｂ）に全波整流信号Ｓ２０の波形、図２（Ｃ）に周波数電圧変換回路２１から出力される電圧Ｓ２１、そして、図２（Ｄ）に出力信号Ｓoutの波形を示す。
例えば図２（Ａ）に示すように入力端子Ｔinに周波数ｆを有する正弦波形の入力信号Ｓinが入力されると、この入力信号Ｓinは全波整流回路２０にて全波整流されて、図２（Ｂ）に示すように全波整流信号Ｓ２０となる。
全波整流信号Ｓ２０の周期は入力信号Ｓinの周期の半分となっていることから、全波整流信号Ｓ２０の基本周波数は入力信号Ｓinの周波数の２倍となり、２逓倍の周波数変換が行われていることが分かる。つまり、全波整流回路２０は全波整流によって周波数を２倍にする機能を有する。
【０００７】
全波整流は通常、ダイオード整流回路により実現できる。全波整流回路２０の出力スペクトラムは、ダイオードの順方向バイアス電圧を無視すれば理論的に計算することができる。
【０００８】
図３は、この理論計算された全波整流回路２０の出力スペクトラムを表わすグラフである。グラフの横軸に高調波の次数を、縦軸に出力（高調波）成分のレベルを示す。
全波整流では基本波が２次高調波であるため、その２次高調波の２倍、３倍、４倍、５倍、…の高次高調波が出力される。
したがって、入力信号Ｓinを全波整流回路２０に通すと、その出力（全波整流信号Ｓ２０）は、入力周波数であるｆの２倍の周波数を持つ基本波成分の他に、４倍、６倍、８倍・・・の周波数成分を持つことになる。
【０００９】
また、入力信号Ｓinは周波数電圧変換回路２１へ入力されるので、可変ＢＰＦ２２の通過周波数の制御端子Ｔｃには入力信号Ｓinの周波数ｆに比例した電圧Ｓ２１が印加される。
ここで周波数電圧変換回路２１は、入力した信号の２倍の周波数変換のための電圧値Ｅｆを有する電圧Ｓ２１を出力する（図２（Ｃ））。したがって、電圧Ｓ２１が通過周波数の制御端子Ｔｃに印加された可変ＢＰＦ２２において、通過周波数の通過帯域が隣接する周波数成分（ｆ,４ｆ,６ｆ,８ｆ・・・）を排除できる程度に狭ければ、この可変ＢＰＦ２２から出力端子Ｔoutへ出力される出力信号Ｓoutは、高調波成分が減衰され、図２（Ｄ）に示すように周波数２ｆを有する正弦波形となる。
【００１０】
なお、可変ＢＰＦ２２のフィルタ特性は、入力周波数の４次以降の高調波成分を減衰させれば良いので、ローパスフィルタでも適用できるが、ここでは、全波整流回路２０の回路動作上、例えば、半周期ごとの振幅が等しくない場合があり、このとき入力波周波数ｆの成分が出力にリークするので、ハイパスフィルタ特性も兼ね備えたバンドパスフィルタとしている。
【００１１】
以上により、出力端子Ｔoutから出力される出力信号Ｓoutの周波数は、入力端子Ｔinに入力される入力信号Ｓinの２倍の周波数になる。そして、入力信号Ｓinの周波数ｆが変化すると、可変ＢＰＦ２２の通過周波数も入力信号Ｓinの周波数ｆの変化に比例して変化する。その結果、出力端子Ｔoutからは常に高調波成分が抑圧された入力信号Ｓinの２倍の周波数を有した出力信号Ｓoutが得られる。
【特許文献１】特開平３−３７３２４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記のように構成された周波数２逓倍回路おいては、次のような不都合がある。
可変ＢＰＦ２２を構成する回路において、フィルタ素子の時定数を可変する手段として、印加する電圧に応じて容量値が変化するバリギャップダイオードを使用するのが一般的である。
しかし、バリギャップダイオードはコンデンサでもあるが、ダイオードでもあるため高レベルの信号が入力されると高調波成分を発生し、この高調波成分が信号歪みとなるという欠点を有する。回路によって多少変動するが、０[[dBm]]の信号が入力されると出力は、−２６[dBm]程度の歪みが発生する。
【００１３】
以上の理由により、図１の周波数２逓倍回路では、入力信号Ｓinを可変とする用い方ができない。このことを以下に具体例で説明する。
【００１４】
例えば、入力信号周波数範囲を１０[MHz]から２０[MHz]までとし、希望の出力周波数範囲を２０[MHz]から４０[MHz]と仮定する。
周波数１０[MHz]の入力信号Ｓinを図１の周波数２逓倍回路に入力すると、出力端子Ｔoutから出力される出力信号Ｓoutの高調波成分は、入力周波数の２倍を基本波として、その倍数、すなわち４０[MHz],６０[MHz],８０[MHz],…となる。ここで、高調波成分を減衰させるため、可変ＢＰＦ２２の次の段に新たに固定のローパスフィルタを設置する。この場合、２０[MHz]が希望の出力周波数であるため、４０[MHz]以上の周波数成分を減衰するフィルタ特性にする必要がある。
一方、入力信号周波数が２０[MHz]の場合、出力端子Ｔoutから出力される出力信号Ｓoutは、入力周波数の２倍（４０[MHz]）の基本波成分と、その倍数、すなわち８０[MHz],１２０[MHz],１６０[MHz],…の高調波成分である。しかし、後段のローパスフィルタが４０[MHz]以上の周波数成分を減衰するフィルタ特性であるため、希望の出力周波数４０[MHz]の信号成分が減衰してしまうという不具合が生じる。
【００１５】
本発明が解決しようとする課題は、入力信号周波数を可変としても出力信号の高調波成分を効果的に抑圧できる周波数逓倍回路を提供することである。
【課題を解決するための手段】
【００１６】
本発明に係る周波数逓倍回路は、同一の入力信号を並列に入力可能に接続され、遮断周波数または帯域通過周波数が異なる複数のフィルタと、前記複数のフィルタの各々に１つずつ接続され、複数のフィルタ出力の周波数を逓倍する複数の周波数逓倍部と、前記複数の周波数逓倍部の各々に１つずつ接続され、対応する周波数逓倍部の出力に応じて互いに異なる帯域通過周波数を各々が有する複数の帯域通過フィルタと、前記フィルタの出力から前記帯域通過フィルタの出力までの複数の経路で複数の信号強度を検出する信号検出部と、前記複数の帯域通過フィルタの出力に接続され、前記信号検出部が検出した複数の信号強度で検出レベルが最も高い経路の帯域通過フィルタ出力を選択して出力する選択部と、を有する。
本発明では好適に、前記複数の周波数逓倍部の各々が全波整流回路を有し、前記信号検出部が複数の検出回路から構成され、前記検出回路の各々が前記全波整流回路ごとに設けられ、対応する前記全波整流回路の出力を積分して直流の電圧を出力する積分回路からなる。
さらに好適に、前記選択部は、複数の前記積分回路から出力される複数の電圧を比較する電圧比較回路と、前記電圧比較回路により最も高い電圧が得られた前記積分回路に対応する経路の前記帯域通過フィルタ出力を選択する選択回路と、を含む。
【００１７】
上記構成によれば、入力信号が複数のフィルタに並列に入力され、フィルタ、周波数逓倍部および帯域通過フィルタが各々直列接続された複数の経路で処理される。このとき複数のフィルタは、遮断周波数または帯域通過周波数が異なることから、その何れかが入力信号の周波数帯域を最もよく通過させるフィルタである。このことを検出するために、上記複数の経路で、経路ごとの信号強度を検出する信号検出部が設けられている。信号検出部の検出結果は、複数の帯域通過フィルタの出力を選択する選択部の選択のための基礎情報として用いられる。よって、選択部からは、最も信号強度が高い経路で周波数逓倍化された信号が出力される。この複数の帯域通過フィルタはフィルタ特性が固定であるため、その出力信号の高調波成分が十分抑圧されている。
入力信号の周波数が変化した場合、その変化に応じて、最も信号をよく通すフィルタも変化し、信号検出部が、最も信号強度が高い経路を特定して選択部を制御するため、入力信号の周波数に応じて適切に周波数逓倍された出力信号が得られる。この場合も、帯域通過フィルタはフィルタ特性が固定であるため、出力信号の高調波成分が十分抑圧されている。
【発明の効果】
【００１８】
本発明によれば、入力信号周波数が可変としても出力信号の高調波成分を効果的に抑圧できるという周波数逓倍回路が提供される。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施形態を、図面を参照して説明する。
本実施形態の周波数逓倍回路は、入力信号の周波数がある定められた範囲内で変更可能であり、その入力信号の周波数変更に追従して逓倍出力を得るための周波数逓倍回路である。このような用途は、ＶＣＯ(voltage control oscillator)等の発振出力を逓倍、２,４,８,…倍にして出力する周波数逓倍回路がある。また、特に半導体ＩＣ製品のテスト装置等において、出力されるテスト信号の周波数範囲が比較的低い廉価なテスタから、より高い周波数の信号を得たい場合に、本実施形態の周波数逓倍回路を使用できる。この場合、テスタのテスト信号出力端子と、ＤＵＴ(device under test)の保持手段と、デバイスに所定のバイアス等を印加するための回路が形成されデバイスの種類ごとに特注されるテストボードとの間に、本実施形態の周波数逓倍回路を接続して、デバイスの高周波特性の測定に用いる。
【００２０】
ただし、本実施形態の周波数逓倍回路の用途に限定はない。以下、高周波逓倍回路の構成と動作を説明する。以下の説明では、全波整流を用いて周波数を２倍にする周波数２逓倍回路を説明する。４逓倍にするには、周波数２逓倍回路を２段接続し、８逓倍にするには３段接続するとよい。
【００２１】
《第１実施形態》
図４は、第１実施形態の周波数２逓倍回路のブロック図である。
図４において、入力端子Ｔinに対し２つのフィルタ、すなわちローパスフィルタ（ＬＰＦ）２とハイパスフィルタ（ＨＰＦ）３とが並列に接続されている。ローパスフィルタ２の出力に全波整流回路４が接続され、ハイパスフィルタ３の出力に全波整流回路５が接続されている。また、全波整流回路４の出力に帯域通過フィルタ（以下、ＢＰＦ）６が接続され、全波整流回路５の出力にＢＰＦ７が接続されている。
ＢＰＦ６のフィルタ特性（通過周波数）は、ローパスフィルタ２のフィルタ特性と対応し、ＢＰＦ７のフィルタ特性（通過周波数）は、ハイパスフィルタ３のフィルタ特性と対応している。すなわち、ローパスフィルタ２を通過可能な信号の２倍周波数の信号がＢＰＦ６を通過できるようにＢＰＦ６のフィルタ特性が決められている。同様に、ハイパスフィルタ３を通過可能な信号の２倍周波数の信号がＢＰＦ７を通過できるようにＢＰＦ７のフィルタ特性が決められている。
【００２２】
ここで全波整流回路４および５は、本発明の「周波数逓倍部」の例に該当する。また、ローパスフィルタ２、全波整流回路４、ＢＰＦ６の信号処理経路を以下、「経路１」と称する。また、ハイパスフィルタ３、全波整流回路５、ＢＰＦ７の信号処理経路を以下、「経路２」と称する。
経路１と２の出力を選択して、その何れかを出力端子Ｔoutに接続するための手段として、選択回路９が設けられている。選択回路９は、その制御端子に入力される信号に応じて経路選択を行う。
【００２３】
周波数逓倍部としての全波整流回路４と５は、本実施形態では同一の構成を有する。
【００２４】
図５（Ｂ）に、全波整流回路４の回路図を示す。図５（Ａ）は全波整流回路４の入力波形を、図５（Ｃ）は全波整流回路４の出力波形を示す。これらの図を用いて、以下、全波整流回路４に代表させて周波数逓倍部の回路構成を説明する。
【００２５】
図５（Ｂ）に示す全波整流回路４は、たとえばトランスからなる位相分配回路４２と、２つの整流ダイオードＤ１,Ｄ２、および、負荷抵抗ＲＬを含む。これらの構成が全波整流のための基本構成である。
位相分配回路４２を構成するトランスの一次巻線が、当該全波整流回路４の入力端子Ｔ４inと接地電位との間に接続されている。また、トランスの二次巻線が整流ダイオードＤ１のアノードと、整流ダイオードＤ２のアノードとの間に接続されている。二次巻線の中点は接地されている。
【００２６】
このように構成されている位相分配回路４２は、入力端子Ｔ４inに与えられる入力信号Ｓ４inを５（Ａ）のように振幅２Ｖｐの正弦波とした場合、互いに振幅が等しく位相が１８０度異なる２つの正弦波を整流ダイオードＤ１,Ｄ２の２つのアノードに出力する。このように位相が反転した信号と非反転の信号を二次巻線の両端に分配するため、当該回路を「位相分配回路」と称する。
【００２７】
整流ダイオードＤ１,Ｄ２のカソードと、接地電位との間に負荷抵抗ＲＬが接続されている。負荷抵抗ＲＬはインピーダンス整合等のために設けられている。そして、整流ダイオードＤ１,Ｄ２の両カソードが出力端子Ｔ４outに接続されている。
整流ダイオードＤ１,Ｄ２の各々は、アノードに与えられる信号を半波整流するダイオードスイッチ動作を行うが、各ダイオードに与えられる信号の位相が１８０度異なるため、図５（Ａ）の入力信号Ｓ４inを全波整流した図５（Ｃ）の出力信号Ｓ４outが出力端子Ｔ４outから得られる。
【００２８】
上述した全波整流の基本構成は、別名ではダイオード・ダブラーとも呼ばれる。
【００２９】
全波整流回路４は、この基本構成に加え、出力信号を積分する積分回路４３を有する。
積分回路４３は、整流ダイオードＤ１,Ｄ２のカソードと、積分値の出力端子Ｔ４ｃとの間に接続された抵抗Ｒｓと、出力端子Ｔ４ｃと接地電位との間に接続された容量Ｃｓとを有する。これらの積分回路要素の時定数は、所定範囲の入力信号周波数（可変値）に対し出力信号Ｓ４outを十分平滑化する値に設定されている。
全波整流後の出力を積分回路４３で十分平滑し、ダイオードＤ１,Ｄ２の順方向電圧Ｖｆ（電圧損失）を無視すれば、図５（Ｃ）に示すように、入力信号Ｓ４inと同じ電圧ピーク値Ｖｐが出力信号Ｓ４outでも得られ、その場合、積分値（電圧Ｖ４）の平均値が（２／π）・Ｖｐとなる。よって電圧Ｖ４は、当該全波整流回路４に入力される入力信号Ｓ４inの信号強度に比例した値を有する。よって、積分回路４３によって信号強度検出が行われたことになる。
【００３０】
積分回路４３は、本発明の複数の「信号検出部」を構成する「複数の検出回路」の１つに該当する。積分回路４３と同じ構成が全波整流回路５内にも設けられ、これが「複数の検出回路」の他の１つに該当する。
本発明において、複数（本例では２つ）の検出回路は、「フィルタの出力から帯域通過フィルタの出力までの複数の経路で複数の信号強度を検出する」ことから、経路１ではローパスフィルタ２の出力からＢＰＦ６の出力までのどの箇所で信号強度を検出してもよい。同様に、経路２ではハイパスフィルタ３の出力からＢＰＦ７の出力までのどの箇所で信号強度を検出してもよい。よって図５（Ｂ）の回路構成は、全波整流回路４（または５）の出力部で信号強度検出を行うという一例に過ぎない。
【００３１】
図４に示すように、本例の周波数２逓倍回路には、電圧比較回路８が設けられている。電圧比較回路８は、全波整流回路４での信号強度検出により得られた電圧Ｖ４と、全波整流回路５での信号強度検出により得られた電圧Ｖ５とを比較し、その電圧が大きいほうの経路側を選択するように、選択回路９を制御する。よって、信号強度が大きい側のＢＰＦ出力が出力信号Ｓoutとして出力端子Ｔoutから出力される。
例えば、電圧比較回路８から出力される信号Ｓ８は、入力される電圧Ｖ４とＶ５との比較レベルによって制御され、電圧Ｖ４が大きいとき“Ｈ”レベル、電圧Ｖ５が大きいときは“Ｌ”レベルを持つ。選択回路９は、入力される信号Ｓ８が“Ｈ”レベルのときＢＰＦ６の出力を選択し、信号Ｓ８が“Ｌ”レベルのときＢＰＦ７の出力を選択し、選択したＢＰＦ出力を出力端子Ｔoutに接続する。
【００３２】
つぎに、このように構成される周波数２逓倍回路の各フィルタ特性の設定と、そのときの動作の概略を説明する。
【００３３】
まず各フィルタ特性の設定について説明する。
入力信号周波数範囲を１０[MHz]から２０[MHz]までとする。その範囲により、各フィルタのカットオフ、通過周波数帯域を確定する。
具体的には、ローパスフィルタ２と、ハイパスフィルタ３のカットオフ周波数を入力信号周波数範囲の半分程度ここでは１４[MHz]とする。
なおＢＰＦ６,７によって低域側を減衰させる目的は、入力がスルーし、出力にリークしないようにするためにある。ＢＰＦ６,７によって高域側を減衰させる目的は、２逓倍周波数の高調波成分を減衰させるためにある。
【００３４】
ＢＰＦ６の通過周波数帯域は、１０[MHz]から１４[MHz]の２倍の周波数帯域である２０[MHz]から２８[MHz]とし、それ以外の帯域を十分減衰するように設定する。
１０[MHz]から１４[MHz]の高調波成分範囲は入力周波数の４ｆ,６ｆ,８ｆ・・・となるが、この時の最小周波数は１０[MHz]入力の時での場合、４０[MHz]となる。その４０[MHz]は、通過帯域２８[MHz]より十分離れているので、ＢＰＦ６によって十分減衰させることができる。
【００３５】
ＢＰＦ７の通過帯域は、１４[MHz]から２０[MHz]の２倍の周波数帯域である２８[MHz]から４０[MHz]とし、それ以外の帯域を十分減衰するように設定する。
１４[MHz]から２０[MHz]の高調波成分範囲は入力周波数の４ｆ,６ｆ,８ｆ・・・となるが、この時の最小周波数は１４[MHz]入力の時での場合、５６[MHz]となる。その５６[MHz]は、通過帯域４０[MHz]より十分離れているので、ＢＰＦ６によって十分減衰させることができる。
【００３６】
以上のフィルタ特性における回路動作について説明する。
入力端子Ｔinに１２[MHz]の入力信号Ｓinが入力されたとする。
入力端子Ｔinより入力された入力信号Ｓinはローパスフィルタ２を介して全波整流回路４に入力され（経路１）、同時に、ハイパスフィルタ３を介して全波整流回路５に入力される（経路２）。１２[MHz]の入力信号Ｓinは、ローパスフィルタ２では減衰されないが、ハイパスフィルタ３で減衰される。よって、全波整流回路４での信号強度検出結果である電圧Ｖ４が、全波整流回路５での信号強度検出結果である電圧Ｖ５より高い。よって電圧比較回路８からの信号Ｓ８は“Ｈ”レベルを持ち、その結果、選択回路９はＢＰＦ６の出力経路（経路１）を選択する。
全波整流回路４で２逓倍された信号の周波数が２４[MHz]となるので、この信号がＢＰＦ６で減衰されることなく選択回路９を通って出力端子Ｔoutから出力される。このときＢＰＦ６によって、周波数２４[MHz]基本波のリーク成分および高調波成分が十分減衰され、入力信号に対する２逓倍出力が得られる。
【００３７】
つぎに、入力端子Ｔinに１６[MHz]の入力信号Ｓinが入力されたとする。
入力端子Ｔinより入力された入力信号Ｓinはローパスフィルタ２を介して全波整流回路４に入力され（経路１）、同時に、ハイパスフィルタ３を介して全波整流回路５に入力される（経路２）。１６[MHz]の入力信号Ｓinは、ハイパスフィルタ３では減衰されないが、ハイパスフィルタ２で減衰される。よって、全波整流回路５での信号強度検出結果である電圧Ｖ５が、全波整流回路４での信号強度検出結果である電圧Ｖ４より高い。よって電圧比較回路８からの信号Ｓ８は“Ｌ”レベルを持ち、その結果、選択回路９はＢＰＦ７の出力経路（経路２）を選択する。
全波整流回路５で２逓倍された信号の周波数が３２[MHz]となるので、この信号がＢＰＦ７で減衰されることなく選択回路９を通って出力端子Ｔoutから出力される。このときＢＰＦ７によって、周波数３２[MHz]基本波のリーク成分および高調波成分が十分減衰され、入力信号に対する２逓倍出力が得られる。
【００３８】
なおローパスフィルタ２とハイパスフィルタ３のカットオフ近辺の周波数を持つ入力信号Ｓinが入力された場合、選択回路９の選択動作が不安定になるので、その電圧比較回路８にヒステリシス機能を盛り込み、動作を安定化させ、選択回路の選択が安定するようにさせることが望ましい。つまり、入力信号Ｓinの周波数が徐々に高くなる場合、電圧比較回路８は、カットオフ近辺の周波数範囲、例えば１４±１[MHz]では、その前の比較結果を維持し、１５[MHz]を越えると比較結果を反転する。逆に、入力信号Ｓinの周波数が徐々に低くなる場合、上記例では入力周波数が１３[MHz]未満となると電圧比較回路８が比較結果を反転する。このようなヒステリシスの機能は回路により実現可能であり、外部からの制御は不要である。
【００３９】
このように本実施形態では、２つのフィルタ特性が異なる経路１と経路２のうちどちらが、入力信号Ｓinの周波数に適したフィルタ特性を有するかを自動判別して経路選択を行うことによって、その入力信号に適切なフィルタ処理を施しつつ２逓倍化の処理を実行する。入力周波数がある範囲で変化した場合でも、歪みが十分抑圧された２逓倍出力を得ることができ、その際、ＣＰＵ等の制御が不要で、かつ、簡単な回路構成で済むという利点がある。
【００４０】
《第２実施形態》
上記第１実施形態では、入力信号Ｓinを２つの経路１と経路２で処理し、この２つの経路で出力の自動切り替えを行った。
本実施形態では、ローパスフィルタを持つ経路１と、ハイパスフィルタを持つ経路２に加え、バンドパスフィルタを持つ経路３を設ける。このようにしても、第１実施形態と同様な機能と動作が実現できる。切り替えるべき経路が１つ増えたこと以外、上記説明が適用できるので、ここでは構成の違いと動作を簡単に説明する。
【００４１】
図６は、第２実施形態の周波数２逓倍回路のブロック図である。なお、図６のフィルタにカットオフ周波数や帯域周波数の数値例（単位：[MHz]）を記載している。
入力フィルタ構成は、ローパスフィルタ３１（カットオフ周波数：１４[MHz]）、ハイパスフィルタ３３（カットオフ周波数：２０[MHz]）に加えて、上記２つのカットオフ周波数間を通過帯域とするバンドパスフィルタ（ＢＰＦ）３２を有する。
ローパスフィルタ３１、バンドパスフィルタ３２、ハイパスフィルタ３３の出力には、それぞれ、全波整流回路３４、３５、３６が接続されている。また、全波整流回路３４、３５、３６の出力に、それぞれ、ＢＰＦ３７、３８、３９が接続されている。ＢＰＦ３７、３８、３９を切り替える選択回路４１は３入力となっており、その何れか一のＢＰＦ出力を出力端子Ｔoutに接続する。
全波整流回路３４、３５、３６の各々は、図５（Ｂ）と同じ構成とすることができ、その場合の積分値は、図６において電圧Ｖ４、Ｖ６、Ｖ５に該当する。
本実施形態の電圧比較回路４０は、電圧Ｖ４、Ｖ６、Ｖ５を比較し、最も高い電圧に対応したＢＰＦ３７、３８または３９出力（経路１、３、２）を選択する。
【００４２】
この構成において、入力信号Ｓinが例えば１２[MHz]の場合、入力信号Ｓinはローパスフィルタ３１を通過し、バンドパスフィルタ３２とハイパスフィルタ３３で減衰することから経路１が選択され、２倍周波数２４[MHz]の２逓倍信号がＢＰＦ３７、選択回路４１を通って出力端子Ｔoutから出力される。
入力信号Ｓinが例えば１６[MHz]の場合、入力信号Ｓinはバンドパスフィルタ３２を通過し、ローパスフィルタ３１とハイパスフィルタ３３で減衰することから経路３が選択され、２倍周波数３２[MHz]の２逓倍信号がＢＰＦ３８、選択回路４１を通って出力端子Ｔoutから出力される。
入力信号Ｓinが例えば２５[MHz]の場合、入力信号Ｓinはハイパスフィルタ３３を通過し、ローパスフィルタ３１とバンドパスフィルタ３２で減衰することから経路２が選択され、２倍周波数５０[MHz]の２逓倍信号がＢＰＦ３９、選択回路４１を通って出力端子Ｔoutから出力される。
このとき電圧比較回路４０によって信号強度が検出され、選択回路４１の切り替えが自動で行われる。なお、第１実施形態と同様に電圧比較回路４０にヒステリシスの機能を持たせることが望ましい。
【００４３】
本発明の実施形態によれば、フィルタ特性が異なる複数の経路のうちどの経路が、入力信号Ｓinの周波数に適したフィルタ特性を有するかを自動判別して経路選択を行うことによって、その入力信号に適切なフィルタ処理を施しつつ逓倍化の処理を実行する。入力周波数がある範囲で変化した場合でも、歪みが十分抑圧された逓倍出力を得ることができ、その際、ＣＰＵ等の制御が不要で、かつ、簡単な回路構成で済むという利点がある。
【００４４】
周波数逓倍部と信号検出回路の機能を併せ持つ図５（Ｂ）の回路を用いると、全波整流により周波数逓倍と直流変換（積分）を比較的小規模で実現できる。
【図面の簡単な説明】
【００４５】
【図１】特許文献１に開示されている周波数２逓倍回路のブロック図である。
【図２】（Ａ）〜（Ｄ）は、図１の動作説明のための波形図である。
【図３】図１の回路に関し、理論計算された全波整流回路の出力スペクトラムを表わすグラフである。
【図４】第１実施形態の周波数２逓倍回路のブロック図である。
【図５】（Ａ）は全波整流回路の入力波形図、（Ｂ）は全波整流回路の回路図、（Ｃ）は全波整流回路の出力波形図である。
【図６】第２実施形態の周波数２逓倍回路のブロック図である。
【符号の説明】
【００４６】
２,３１…ローパスフィルタ、３,３３…ハイパスフィルタ、４,５,３４,３５,３６…全波整流回路、６〜８及び３７〜３８…ＢＰＦ、８,４０…電圧比較回路、９,４１…選択回路、４２…位相分配回路、４３…積分回路、Ｄ１,Ｄ２…整流ダイオード、ＲＬ…負荷抵抗、Ｒｓ…抵抗、Ｃｓ…容量
【図１】
2008035116.tif 000003
【図２】
2008035116.tif 000004
【図３】
2008035116.tif 000005
【図４】
2008035116.tif 000006
【図５】
2008035116.tif 000007
【図６】
2008035116.tif 000008