(57)【要約】【課題】半導体素子の基板に対する接続について、その生産性及び信頼性を向上する。【解決手段】半導体装置は、回路形成面となる主面１３の周縁部に複数の素子電極部１４が設けられた半導体素子１０と、複数の素子電極部１４に対応するように配置された複数の基板電極部１５が設けられた回路基板１１とを備え、複数の素子電極部１４と複数の基板電極部１５とがそれぞれバンプ１７を介して接続されることにより、半導体素子１０と回路基板１１とが電気的且つ機械的に接続されている。ここで、バンプ１７と、電極部１４及び基板電極部１５のうちの一方の電極部とは、これらが接触する面である圧接面２１、２２等において、互いに分離した複数の接合領域２３ａ、２３ｂ、２４ａ、２４ｂ等によって接続している。【選択図】図２
2008288327.tif 000002
【特許請求の範囲】
【請求項１】
回路形成面となる主面の周縁部に複数の素子電極部が設けられた半導体素子と、
前記複数の素子電極部に対応するように配置されている複数の基板電極部が設けられた回路基板とを備え、
前記複数の素子電極部と前記複数の基板電極部とがそれぞれバンプを介して接続されることにより、前記半導体素子と前記回路基板とが電気的且つ機械的に接続され、
前記バンプと、前記素子電極部及び前記基板電極部のうちの一方の電極部とは、これらが接触する面である圧接面において、互いに分離した複数の接合領域によって接続していることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記半導体素子の平面形状は長方形であり、
それぞれの前記圧接面において、前記接合領域は、前記半導体素子の長辺方向に二つに分離し且つ前記圧接面の内周に沿うように配置されていることを特徴とする半導体装置。
【請求項３】
請求項２において、
前記バンプの平面形状は、前記半導体素子の長辺方向の長さが前記半導体素子の短辺方向の長さよりも長いことを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか一つにおいて、
前記半導体素子の平面形状は長方形であり、
前記複数の素子電極部は、前記半導体素子の二つの長辺及び二つの短辺のそれぞれに沿って並ぶように配置され、
前記長辺に配置された前記複数の素子電極部の配列ピッチは、前記短辺に配置された前記複数の素子電極部の配列ピッチよりも大きいことを特徴とする半導体装置。
【請求項５】
請求項１〜４のいずれか一つにおいて、
それぞれの前記圧接面において、前記接合領域は二つに分離され且つそれぞれ三日月状の平面形状を有し、前記三日月形状の凹んだ側が互いに向き合うように配置されていることを特徴とする半導体装置。
【請求項６】
請求項１〜５のいずれか一つにおいて、
前記回路基板は、前記半導体素子を実装するためのパッケージ基板であるか、又は、前記半導体素子を実装するための回路ブロック基板の一部分であり、
前記複数の基板電極部にそれぞれ接続された複数のリード電極と、前記複数のリード電極を介して前記半導体素子の前記複数の素子電極部を外部回路に電気的に接続するための複数の外部電極端子とを有することを特徴とする半導体装置。
【請求項７】
請求項１〜６のいずれか一つにおいて、
前記バンプがＮｉ−Ａｕを材料としており且つ前記一方の電極部が前記基板電極部であることを特徴とする半導体装置。
【請求項８】
請求項１〜６のいずれか一つにおいて、
前記バンプがＣｕ−Ｎｉ−Ａｕを材料としており且つ前記一方の電極部が前記素子電極部であることを特徴とする半導体装置。
【請求項９】
請求項１〜８のいずれか一つにおいて、
前記バンプと前記一方の電極部とが接触する面の代わりに、前記素子電極部上に形成された素子側バンプと、前記基板電極部上に形成された基板側バンプとの接触する面が前記圧接面となっていることを特徴とする半導体装置。
【請求項１０】
請求項１〜９のいずれか一つにおいて、
前記半導体素子は光学用半導体素子であり、前記主面上に透光部材を備え且つ前記透光部材上に開口を有する樹脂により覆われていることを特徴とする半導体装置。
【請求項１１】
請求項１０において、
前記透光部材は前記バンプの高さよりも厚く、
前記回路基板は貫通孔を備え、
前記回路基板の前記光学用半導体素子の実装面と反対の側から、前記貫通孔及び前記透光部材を通じて前記光学用半導体素子が受発光する配置となっていることを特徴とする半導体装置。
【請求項１２】
請求項１〜１１のいずれか一つにおいて、
前記バンプと前記一方の電極部とが接触する面の代わりに、前記素子電極部上に形成された素子側バンプと、前記基板電極部上に形成された基板側バンプとの接触する面が前記圧接面となっていることを特徴とする半導体装置。
【請求項１３】
回路形成面となる主面の周縁部に複数の素子電極部が設けられた半導体素子及び前記複数の素子電極部に対応するように配置されている複数の基板電極部が設けられた回路基板を用意する工程（ａ）と、
前記複数の素子電極部及び前記複数の基板電極部のうちの一方の電極部上にそれぞれバンプを設ける工程（ｂ）と、
前記工程（ｂ）の後に、前記複数の素子電極部と前記複数の基板電極部とをそれぞれ前記バンプを挟んで対向させて且つ互いに押圧させながら、前記複数の素子電極部、前記複数の基板電極部及び前記バンプを加熱すると共に少なくとも前記一方の電極部を振動させる（ｃ）とを備え、
前記工程（ｃ）において、前記前記複数の素子電極部と前記複数の基板電極部とがそれぞれ前記バンプを介して接続され、
前記バンプと、前記素子電極部及び前記基板電極部のうちの一方の電極部とは、これらの圧接面において、互いに分離した複数の接合領域によって接続することを特徴とする半導体装置の製造方法。
【請求項１４】
請求項１３において、
前記半導体素子の平面形状は長方形であり、
前記工程（ｃ）において前記半導体素子の長辺方向に前記振動を加えることにより、それぞれの前記圧接面において、前記接合領域は、前記長辺方向に二つに分離して形成されることを特徴とする半導体装置の製造方法。
【請求項１５】
請求項１３又は１４において、
前記工程（ｃ）において、前記半導体素子、前記素子電極部、前記基板電極部及び前記バンプを１００℃以上で且つ１６０℃以下に加熱することを特徴とする半導体装置の製造方法。
【請求項１６】
請求項１３〜１５のいずれか一つにおいて、
前記工程（ｂ）の後で且つ前記工程（ｃ）の前に、前記バンプの表面を平坦化する工程を更に備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高生産性・高信頼性を有し高密度実装に適した半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、電子機器の小型化、薄型化及び軽量化と共に半導体装置の高密度実装化の要求が強くなっている。更に、微細加工技術の進歩による半導体素子の高集積化と合わせて高密度実装化の要求に応えるために、半導体素子の回路面を回路基板に向け、該半導体素子を直接に回路基板等に実装する、いわゆるフィリップチップ実装技術が提案されている。
【０００３】
このフィリップチップ実装技術の一例として、半導体素子と、回路基板又はパッケージのインナーリード端子との間を導電性のバンプにより接続することがよく行われる。つまり、半導体素子の複数の電極部とリード端子付きの基板とを電気的に接続するとき、半導体素子の電極部上に予めバンプを配置する。そして、これらのバンプにリード端子の電極部をそれぞれ同時に押し当て、半導体素子と基板とをこれらのバンプにより相互に電気的に接続する。更に、この押し当てられた状態においてバンプとリード端子の基板電極部とを加熱、加圧し、超音波振動を印加することにより、一括してボンディングを行い電気的に接続する（例えば、特許文献１参照）。
【０００４】
このような一括ボンディングを用いると導電性ワイヤが不要となるため、半導体素子と基板とを高密度に密着させて接続することができる。また、導電性ワイヤのボンディングによる接続よりも短時間の間にワイヤレスの接続がなされるため、半導体装置の組立の生産性が高まることとなる。
【０００５】
更に、バンプにより形成される半導体素子と回路基板のリードとの接合部とを信頼性の高い接合部として形成することを目的として、ボンディングツールの先端部に溝を設けて該溝によりリード端子を支持可能とし、超音波振動を半導体素子の長辺に対して４５°となる方向に接合部に印加して一括ボンディングした例もある（例えば、特許文献２参照）。
【０００６】
このようにすると、半導体素子の長辺に平行又は垂直なリードが滑ることなく支持される。そのため、ボンディングツールにより印加される超音波振動の振動エネルギーによってボンディングを行うために必要な加圧の圧力及び加熱温度を低くすることできる。また、接合部および接合部近傍に均一に振動をかけることができるので、信頼性の高い接合を行うことができる。
【０００７】
また、超音波振動をかけるボンディングツールを工夫することにより、半導体素子とリード端子の接合の接合強度が半導体素子の辺に依存する点を解消した一括ボンディングの例もある（例えば、特許文献３参照）。この場合も、一括ボンディングは、特許文献２と同様に半導体素子の長辺と４５°になるように超音波振動の振動エネルギーを印加するものであり、熱圧着と併用されて行われる。
【特許文献１】特開昭５９−１１１３３７号公報
【特許文献２】特開昭６３−２４４６３５号公報
【特許文献３】特開平９−２３２３８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、携帯機器等に搭載される半導体装置にはますます薄型化が要求され、その結果、半導体素子の厚さは１００μｍ程度の厚さに近づきつつある。このように半導体素子が薄型化され且つ一括ボンディング等により実装される場合、接続される箇所に対して高温において強い強度の振動を印加することにより大きいエネルギーを与えると、半導体素子などに損傷が加わる又はボンディング等の際の応力が残留すると言った問題が生じる。このような点は薄型化が進むことによって深刻になり、解決が課題となっている。
【０００９】
また、実装された薄型の半導体装置において、半導体素子と基板電極部とを電気的に接続するバンプ接続部の圧接面に対し、環境温度の変化によるストレス等がより大きな負荷となって信頼性が低下する可能性がある。この点の解決も課題となっている。
【００１０】
上記従来の課題に鑑み、本発明は、高密度実装に適した小型・薄型の半導体装置において、バンプの接合領域の構成及び製造方法を工夫することにより、高生産性と高信頼性とを有する半導体装置及びその製造方法を提供するものである。
【課題を解決するための手段】
【００１１】
前記の目的を達成するため、本発明の半導体装置は、回路形成面となる主面の周縁部に複数の素子電極部が設けられた半導体素子と、複数の素子電極部に対応するように配置されている複数の基板電極部が設けられた回路基板とを備え、複数の素子電極部と複数の基板電極部とがそれぞれバンプを介して接続されることにより、半導体素子と回路基板とが電気的且つ機械的に接続され、バンプと、素子電極部及び基板電極部のうちの一方の電極部とは、これらが接触する面である圧接面において、互いに分離した複数の接合領域によって接続している。
【００１２】
本発明の半導体装置によると、バンプと基板電極部又は素子電極部とが密着した部分である圧接面において、複数（例えば二つ）に分かれた接合領域による接続が行なわれている。素子電極部は半導体素子に設けられた接続用の端子である。
【００１３】
ここで、圧接面のうちの接合領域については、バンプ及び一方の電極部のそれぞれの材料により金属共晶が形成されることにより接合されている。これに対し、圧接面のうちの接合領域以外の部分においては、バンプと一方の電極部とが圧接されている。
【００１４】
半導体素子と回路基板とが接続された構造において、基板電極部及びそれに接続されたリード電極と、半導体素子とは、それぞれの熱膨張係数に差があるため、環境温度の変化によって膨張又は収縮に差が生じる。このため、半導体素子及び回路基板、特に各圧接面の接合領域にストレスがかかる。本発明の半導体装置は、このような各圧接面におけるストレスをそれぞれ複数の接合領域に互いに分離することにより、各圧接面における接合領域がそれぞれ一つである従来の半導体装置に比べて緩和することができる。
【００１５】
この結果、半導体素子と回路基板との接続の信頼性が向上し、半導体装置としての信頼性も向上する。このため、高密度実装に適した更なる小型化・薄型化が可能であり、高い生産性も実現される。
【００１６】
また、半導体素子の平面形状は長方形であり、それぞれの圧接面において、接合領域は、半導体素子の長辺方向に二つに分離し且つ圧接面の内周に沿うように配置されていることが好ましい。
【００１７】
膨張係数の差を原因として回路基板と半導体素子とに生じるストレスは、半導体素子の平面形状が長方形である場合、その長辺方向において大きくなる。そのため、バンプと素子電極部又は基板電極部との圧接面において、接合領域が半導体素子の長辺方向に二つに分割されていると、ストレスを分割して緩和する効果が顕著に得られる。
【００１８】
また、バンプの平面形状は、半導体素子の長辺方向の長さが半導体素子の短辺方向の長さよりも長いことが好ましい。
【００１９】
このようにすると、ストレスの大きくなる半導体素子の長辺方向について、圧接面における接合領域を更に確実に二つに分割して形成することができる。
【００２０】
また、半導体素子の平面形状は長方形であり、複数の素子電極部は、半導体素子の二つの長辺及び二つの短辺のそれぞれに沿って並ぶように配置され、長辺に配置された複数の素子電極部の配列ピッチは、短辺に配置された複数の素子電極部の配列ピッチよりも大きいことが好ましい。
【００２１】
このようにすると、半導体素子の長辺沿いよりも短辺沿いにおいて高い密度に素子電極部を配置し、主として短辺に垂直な方向にリードを取り出すような半導体装置の攻勢とすることができる。この結果、半導体素子の短辺方向が半導体モジュール又は電子機器の厚さを決定するような半導体装置（例えば光学デバイス）について、短辺方向を短くすることができる。
【００２２】
また、それぞれの圧接面において、接合領域は二つに分離され且つそれぞれ三日月状の平面形状を有し、三日月形状の凹んだ側が互いに向き合うように配置されていることが好ましい。
【００２３】
接合領域がこのような平面形状となっていると、ストレスを緩和して信頼性の高い接続を行なう効果がより確実に実現する。尚、三日月形状とは、両端に向かって細くなり且つ弧状に曲がった形状を言うものとする。
【００２４】
また、回路基板は、半導体素子を実装するためのパッケージ基板であるか、又は、半導体素子を実装するための回路ブロック基板の一部分であり、複数の基板電極部に接続された複数のリード電極と該複数のリード電極を介して半導体素子の複数の素子電極部を外部回路に接続するための複数の外部電極端子を有することが好ましい。
【００２５】
このような構成とすると、パッケージ基板を用いて高密度実装に適した更なる小型化・薄型化を実現すると共に、高い生産性を実現することもできる。また、更に他の半導体素子、電子部品等を同じ回路ブロック基板に高密度に実装することができると共に、本半導体装置の回路ブロック基板と他の回路ブロック基板との接続は、それぞれに搭載する機器の設計に応じて行なうことができる。
【００２６】
また、バンプがＮｉ−Ａｕを材料としており且つ一方の電極部が基板電極部であることが好ましい。また、バンプがＣｕ−Ｎｉ−Ａｕを材料としており且つ一方の電極部が素子電極部であることも好ましい。
【００２７】
また、半導体素子は、光学用半導体素子であり、主面上に透光部材を備え且つ透光部上に開口を有する樹脂により覆われていることが好ましい。
【００２８】
このように、半導体素子として光学用半導体素子を用いて本発明の半導体装置を実現することもできる。
【００２９】
更に、透光部材はバンプの高さよりも厚く、回路基板は貫通孔を備え、回路基板の光学用半導体素子の実装面と反対の側から、貫通孔及び透光部材を通じて光学用半導体素子が受発光する配置となっていることが好ましい。
【００３０】
これにより、光学用半導体素子を覆う樹脂により透光部材上が覆われるのを確実に防ぎ、貫通孔と透光部材とを通して受光又は発光を行なう光学デバイスである半導体装置を実現することができる。
【００３１】
また、バンプと一方の電極部とが接触する面の代わりに、素子電極部上に形成された素子側バンプと、基板電極部上に形成された基板側バンプとの接触する面が圧接面となっているようにしても良い。
【００３２】
つまり、素子電極部上及び基板電極部上に共にバンプ（素子側バンプ及び基板側バンプ）を形成し、素子側バンプと基板側バンプとが密着する面において、互いに分離された複数の接合領域による接続が行われている構成としても良い。これにより、更に確実に接続を行うことができる。
【００３３】
次に、前記の目的を達成するため、本発明の半導体装置の製造方法は、回路形成面となる主面の周縁部に複数の素子電極部が設けられた半導体素子及び複数の素子電極部に対応するように配置されている複数の基板電極部が設けられた回路基板を用意する工程（ａ）と、複数の素子電極部及び複数の基板電極部のうちの一方の電極部上にそれぞれバンプを設ける工程（ｂ）と、工程（ｂ）の後に、複数の素子電極部と複数の基板電極部とをそれぞれバンプを挟んで対向させて且つ互いに押圧させながら、複数の素子電極部、複数の基板電極部及びバンプを加熱すると共に少なくとも一方の電極部を振動させる（ｃ）とを備え、工程（ｃ）において、複数の素子電極部と複数の基板電極部とがそれぞれバンプを介して接続され、バンプと、素子電極部及び基板電極部のうちの一方の電極部とは、これらの圧接面において、互いに分離した複数の接合領域によって接続する。
【００３４】
本発明の半導体装置の製造方法によると、それぞれのバンプと、一方の電極部（素子電極部又は基板電極部）との圧接面において、一つの接合領域ではなく二つに分割された接合領域をもって接続が行なわれる。尚、圧接面のうちの接合領域以外においては、バンプと圧接されている。
【００３５】
この結果、本発明の半導体装置について既に説明した通り、圧接面における接合領域がそれぞれ一つである場合に比べてストレスを緩和し、半導体素子と回路基板との信頼性の高い接続を得ることができる。よって、信頼性の高い半導体装置を製造することができる。このため、高密度実装に適した半導体装置の更なる小型化・薄型化が可能であり、高い生産性も実現される。
【００３６】
尚、半導体素子の平面形状は長方形であり、工程（ｃ）において半導体素子の長辺方向に振動加えることにより、それぞれの圧接面において、接合領域は、長辺方向に二つに分離して形成されることが好ましい。
【００３７】
このようにすると、各圧接面において、ストレスが大きくなる一方向（半導体素子の長手方向）に分割された二つの接合領域を得ることができる。このため、ストレスを緩和して信頼性の高い半導体装置を製造する効果が顕著に得られる。
【００３８】
また、工程（ｃ）において、半導体素子、素子電極部、基板電極部及びバンプを１００℃以上で且つ１６０℃以下に加熱することが好ましい。
【００３９】
このように、比較的低い加熱温度である１００〜１６０℃において接続を行なうと、半導体素子に与えられる応力も小さくすることができる。また、樹脂製の光学部品等は、高温になると特性が変化してしまう場合がある。しかし、このような部品を集積化する光半導体装置についても、特性変化を生じるような高温にすることは不要であり、通常の半導体素子と同様に高密度に実装することができる。
【００４０】
また、工程（ｂ）の後で且つ前記工程（ｃ）の前に、バンプの表面を平坦化する工程を更に備えることが好ましい。
【００４１】
このようにすると、バンプと、素子電極部又は基板電極部との圧接面における密着性が向上するため、より安定した接続を得ることができる。
【発明の効果】
【００４２】
本発明の半導体装置は、本発明の半導体装置は、半導体素子及びその接合領域に与えられる応力を小さくする構造を有することにより、環境温度の変化によるストレス等に対して接合領域の信頼性が向上しているため、半導体装置の信頼性が向上することができる。      
【００４３】
また、本発明の半導体装置の製造方法によると、半導体素子の厚さが厚い従来の方法と同様の方法により一括ボンディングができるので、高密度実装に適した更なる小型化・薄型化が可能で高い生産性も実現することができる。
【発明を実施するための最良の形態】
【００４４】
以下、本発明の実施の形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。尚、複数の図面に渡って現れる同様の構成要素には同じ符号を付し、それによって詳しい説明を省略する場合もある。また、図面は、理解しやすくするためにそれぞれの構成要素を主体に模式的に示しており、細かな形状、寸法等については必ずしも正確ではない。
【００４５】
（第１の実施の形態）
以下、第１の実施形態に係る半導体装置及びその製造方法に関して説明する。図１（ａ）は、本実施形態の半導体装置２０において用いる半導体素子１０を主面１３側から見た図として示すものであり、図１（ｂ）は、回路基板１１に対して半導体素子１０を接続する際の断面を概略として示す図である。尚、図１（ｂ）は、図１（ａ）のIb-Ib 線による断面に対応する。
【００４６】
図１（ａ）に示すように、半導体素子１０は回路形成領域を有する回路形成面である主面１３が一つの方向（長手方向２５）に長い矩形状である。主面１３の周縁部には接続用の端子である複数の素子電極部１４が設けられている。更に、図１（ｂ）にも示される通り、素子電極部１４上にはバンプ１７が設けられている。素子電極部１４上に形成するバンプ１７としては、Ａｕめっきバンプ、Ａｕスタッドバンプ、Ｎｉ−Ａｕめっきバンプ、Ｃｕ−Ａｕめっきバンプ、Ｓｎ−Ｃｕ−Ａｇ系のＰｂフリーはんだバンプ等を用いることができる。
【００４７】
また、図１（ｂ）に示すように、回路基板１１には、半導体素子１０の素子電極部１４に対応する位置に配置された基板電極部１５と、基板電極部１５に接続するリード電極１６とが設けられている。回路基板１１は半導体素子１０を実装するためのパッケージ基板とすることができ、本実施形態はそのような例である。
【００４８】
更に、基板電極部１５とは反対側の面に、素子電極部１４を外部回路（図示せず）に電気的に接続するための外部電極端子２６が設けられている。外部電極端子２６は、配線２６ａ、配線２６ａに接続された電極端子２６ｂ及び電極端子２６ｂ上に形成されたバンプ２６ｃから構成され、回路基板１１を貫通する配線２７によってリード電極１６と配線２６ａとが接続されている。
【００４９】
半導体素子１０と回路基板１１との接続を行なう際、真空吸着孔１８を有するボンディングツール１９によって半導体素子１０が吸着され、素子電極部１４と基板電極部１５とがバンプ１７を介して対向するように回路基板１１上に運ばれる（図１（ｂ）の状態）。この後、加熱すると共に振動を加えることにより、素子電極部１４、バンプ１７及び基板電極部１５が電気的且つ機械的接続され、半導体装置２０が形成される。
【００５０】
次に、図２（ａ）には、このような半導体素子１０と回路基板１１との接続が行なわれた後、回路基板１１の半導体素子１０が接続されている面及び半導体素子１０は樹脂２８によってモールドされた半導体装置２０が示されている。
【００５１】
更に、図２（ｂ）には、基板電極部１５に対するバンプ１７の接続の様子を模式的に示す。これは、図２（ａ）のIIb-IIb 線による断面であり、図２（ａ）において破線に囲んだ領域Ｘ及びＹのバンプ１７（それぞれバンプ１７ａ及び１７ｂとも呼ぶ）が基板電極部１５（それぞれ１５ａ及び１５ｂとも呼ぶ）に対して密着する圧接面２１及び２２において、接合領域２３及び２４が形成された様子を示している。尚、領域Ｘ及びＹに対応する部分は図２（ｂ）において代表的に拡大して示されており、その他のバンプ１７による回路基板１１に対する接続についての図示は省略している。
【００５２】
図２（ｂ）に示す通り、バンプ１７ａと基板電極部１５ａとが密着した領域である圧接面２１において、接合領域２３は接合領域２３ａ及び２３ｂのように長手方向２５に二つに分割されている。同様に、圧接面２２において接合領域２４も接合領域２４ａ及び２４ｂのように二つに分割されている。これらの接合領域は、バンプ１７ａ及び基板電極部１５ａをそれぞれ構成する材料から金属共晶が形成されて一体化している部分である。これに対し、圧接面２１等のうちの接合領域以外の部分は、金属共晶が形成されずバンプ１７ａと基板電極部１５ａとが圧接されている部分である。
【００５３】
半導体装置２０は半導体素子１０と回路基板１１とが接続された構造であり、これらは一般に熱膨張係数が互いに異なるため、環境温度の変化に応じて収縮又は膨張に差が生じる。また、リード電極１６等の膨張係数との違いも影響する。このような膨張又は収縮の差は半導体装置２０にストレスを発生させ、バンプ１７の基板電極部１５に対する接続を劣化させて、半導体素子１０と回路基板１１との接続の信頼性を低下させる原因となる。
【００５４】
これに対し、本実施形態の半導体装置２０の場合、各圧接面２１、２２等において接合領域はそれぞれ二つに分割して形成されている。このため、一つの接合領域によってバンプ１７と基板電極部１５とが接続されている場合に比べ、ストレスは二つの接合領域に分割して加わることによって緩和される。
【００５５】
この結果、半導体素子１０と回路基板１１との接続の信頼性が向上し、半導体装置２０としての信頼性も向上する。更に、厚さが厚い半導体素子を用いる従来と同様の方法によって一括ボンディングすることが可能であるため、高密度実装に適したさらなる小型化・薄型化が可能となり且つ高い生産性も実現することができる。
【００５６】
尚、前記のストレスは、膨張又は収縮が原因であるから、半導体素子１０の長手方向２５（長方形の半導体素子１０であるため、その長辺に沿う方向）において大きくなる。また、通常、長方形の半導体素子１０の長辺側には短辺側に比べて多くの基板電極部が配置される。そこで、圧接面２１、２２において接合領域２３、２４を長手方向２５に分割した図２（ｂ）の構成とすると、より顕著にストレス緩和の効果が得られ、半導体素子１０と回路基板１１との線膨張差に起因する剥離を抑制する効果が発揮される。
【００５７】
このように、本実施形態の半導体装置２０の効果は正方形の半導体素子１０の場合においても効果を発揮するが、長方形の半導体素子１０を用いる場合により顕著な効果を有する。
【００５８】
また、二つに分割された接合領域のそれぞれ（２３ａ、２３ｂ、２４ａ及び２４ｂ）は、いずれも弧状に曲がった紡錘形、あるいは三日月型とも表現できる平面形状を有している。また、それぞれの圧接面２１、２２おいて一組（２３ａと２３ｂ、又は２４ａと２４ｂ）が凹んだ側（曲がった形状の内側）を向かい合わせた線対称の平面形状及び配置となっている。このような接合領域の形成については、後に図３（ａ）及び（ｂ）を参照して説明する。
【００５９】
更に、各接合領域は金属合金化しており、バンプ１７の表面がＡｕで且つ基板電極部１５の表面がＡｌの場合、Ａｌ−Ａｕの合金化した部分が接合領域となる。
【００６０】
次に、本実施形態の半導体装置２０の製造方法について、図３（ａ）及び（ｂ）を参照して説明する。図３（ａ）は、回路基板１１及び半導体素子１０と、これらの接続を行なうための組立装置を示している。また、図３（ｂ）は、半導体素子１０が回路基板１１に実装された状態と組立基台３１とを半導体素子１０の側から見た様子を概略的に示している。
【００６１】
半導体装置２０を製造するための工程として、まず、基板電極部１５と該基板電極部１５に接続されたリード電極１６とを有する回路基板を組立基台３１に配置する。これと共に、基板電極部１５に対応する配置の素子電極部１４及びその上に形成されたバンプ１７を有する半導体素子１０をボンディングツール１９によって保持し、組立基台３１の回路基板１１上に配置する。
【００６２】
次に、素子電極部１４がその上に形成されたバンプ１７を介して基板電極部１５に対向した状態において、半導体素子１０を矢印３２の方向に押圧する。これは、加圧部３３によってボンディングツール１９を矢印３４のように押圧することによって行なわれる。
【００６３】
更に、組立基台３１を加熱することにより、少なくとも、複数の素子電極部１４、バンプ１７及び基板電極部１５を加熱する。
【００６４】
また、ボンディングツール１９と組立基台３１とを相対的に振動させることにより、バンプ１７と基板電極部１５とを電気的且つ機械的に接続する。ここで、振動を得るためには、例えば図３（ａ）のように、超音波振動子３６を動作させ、超音波ホーン３７を介してボンディングツール１９に超音波振動を加える。
【００６５】
また、振動は、矢印３８に示すように半導体素子１０の長手方向２５に加える。このようにすると、図３（ｂ）に示すバンプ１７と基板電極部１５とが密着した面である圧接面３５において、図２（ｂ）に示す接合領域（２３ａ、２３ｂ、２４ａ及び２４ｂ）と同様、長手方向２５に二つに分割された接合領域が形成される。
【００６６】
以上に説明した工程により、半導体素子１０と回路基板１１とを接続して本実施形態の半導体装置２０を製造することができる。製造された半導体装置２０が有する効果は、先に説明した通りである。
【００６７】
尚、以上の説明において、半導体装置２０及びその製造方法のいずれにおいても、半導体素子１０の素子電極部１４上にバンプ１７が形成されている場合を示した。しかし、これに代えて、回路基板１１の基板電極部１５上にバンプ１７が形成されていても良い。この場合、基板電極部１５上のバンプ１７を、半導体素子１０の素子電極部１４に対して接続する。図２（ｂ）に示すのと同様に、バンプ１７と素子電極部１４との圧接面において長手方向２５に二つに分割された接合領域が形成され、これによって半導体素子１０と回路基板１１との接続が行なわれることになる。接合領域が分割されていることによるストレス緩和の効果等は、素子電極部１４上にバンプ１７が形成されている場合と同様に発揮される。
【００６８】
基板電極部１５上に形成するバンプ１７は、Ａｕめっきバンプ、Ａｕスタッドバンプ、Ｃｕ−Ｎｉ−Ａｕバンプ等から選択できる
また、更に接合性を向上させるためには、素子電極部１４上及び基板電極部１５上の両方にバンプを形成することもできる。
【００６９】
（第２の実施形態）
次に、本発明の第２の実施形態に係る半導体装置と、その製造方法について説明する。図４（ａ）には、本実施形態において用いる半導体素子である半導体撮像素子４０を主面１３の側から見た概略構成を示している。また、図４（ｂ）には図４（ａ）のIVb-IVb 線による断面を示し、図４（ｃ）には半導体撮像素子４０に透光部材４１を配置した様子を図４（ｂ）と同じ断面によって示している。
【００７０】
図４（ａ）に示すように、半導体撮像素子４０は回路形成領域１２を含む回路形成面である主面１３が図１（ａ）の半導体素子１０と同様に長方形状であり、主面１３の外周領域には接続用の端子である複数の素子電極部１４が設けられている。回路形成領域１２は、図４（ｂ）に示す通り撮像領域４２と周辺回路領域４３を含む。また、撮像領域４２の上にはマイクロレンズ４４が配置され、更にマイクロレンズ４４を保護するように透光部材４１が配置され、回路形成領域１２を覆う樹脂４５によって固定されている。
【００７１】
次に、図５（ａ）は、図３（ａ）と同様の組立装置を用いて行う本実施形態による半導体装置の製造方法を示している。また、図５（ｂ）は、図５（ａ）に示す組立装置及び製造方法によって製造される半導体装置５０の概略断面を示している。
【００７２】
図５（ａ）に示すように、半導体装置５０の製造方法は、第１の実施形態において説明したのと同様に以下の工程を通して行なわれる。
【００７３】
まず、複数の素子電極部１４と、該素子電極部１４上に設けられたバンプ１７とを有する半導体素子である半導体撮像素子４０を組立基台３１に配置する。これと共に、素子電極部１４上のバンプ１７に対応するように配置された基板電極部１５を有する回路基板１１を、組立基台３１の半導体撮像素子４０上に配置する。
【００７４】
次に、素子電極部１４に対してその上のバンプ１７を挟んで基板電極部１５が位置するように、半導体撮像素子４０と回路基板１１とを対向させる。これと共に、ボンディングツール１９によって回路基板１１を矢印３２の方向に押圧する。結果として、基板電極部１５が半導体撮像素子４０の素子電極部１４上に備えられたバンプ１７に押圧されることになる。尚、これは加圧部３３によってボンディングツール１９を矢印３４の方向に押圧することにより行う。
【００７５】
更に、組立基台３１を加熱することにより、半導体撮像素子４０が加熱され、少なくとも素子電極部１４、バンプ１７及び基板電極部１５を加熱する。
【００７６】
また、ボンディングツール１９と組立基台３１とを相対的に振動させることにより、バンプ１７と基板電極部１５とを電気的且つ機械的に接合する。これにより、図２（ｂ）に示すのと同様の接合領域が形成される。ここで、振動を得るためには、例えば図５（ａ）のように、超音波振動子３６を動作させ、超音波ホーン３７を介してボンディングツール１９に超音波振動を加える。
【００７７】
また、振動は、矢印３８に示すように、半導体撮像素子４０の長手方向２５に加える。このようにすると、図２（ｂ）に示す接合領域（２３ａ、２３ｂ、２４ａ及び２４ｂ）と同様、長手方向２５に二つに分割された接合領域が形成され、半導体撮像素子４０と回路基板１１とが接続されて半導体装置５０が製造される。接合領域が二つに分割されていることによる効果は、第１の実施形態において説明した通りである。
【００７８】
尚、半導体撮像素子４０のような半導体素子においてマイクロレンズ４４、透光部材４１等を樹脂材料によって構成している場合、高温に加熱すると樹脂材料の特性が変わるという課題を生じる場合がある。そこで、本実施形態では、加熱工程において、半導体撮像素子４０、素子電極部１４、バンプ１７及び基板電極部１５の温度が１００℃以上で且つ１６０℃以下となるように加熱を行なう。このような比較的低温の加熱と振動により接続を行なうと、樹脂材料の特性変化を回避しながら半導体撮像素子４０と回路基板１１との接続を行ない、半導体装置５０を製造することができる。
【００７９】
更に、このように半導体撮像素子４０及び透光部材４１を用いる場合、半導体撮像し４０には脆弱な部分があるため、その破損を避ける必要から圧接面に大きな超音波振動をかけることが難しい場合がある。
【００８０】
しかし、このように大きなエネルギーを用いた製造を行なうことが難しい場合にも、適切な大きさの超音波振動を長手方向２５にかける本実施形態の製造方法により、長手方向２５に二つに分離した接合領域を形成することができる。この結果、高信頼性の接合領域を形成し、半導体装置５０の信頼性を高めることができる。
【００８１】
図５（ｂ）は、図５（ａ）に示した製造方法により製造された半導体装置５０を示している。ここで、半導体素子である半導体撮像素子４０は、回路ブロック基板（全体は図示せず）の一部である回路基板１１に実装されており、半導体撮像素子４０が有する複数の素子電極部１４と、それに対応して配置された回路基板１１の基板電極部１５とがバンプ１７を介して接続されている。
【００８２】
また、回路基板１１には、半導体撮像素子４０の主面に設けられた透光部材４１に対向する位置に貫通孔（デバイスホール）８０が設けられている。これにより、貫通孔８０及び透光部材４１を通して半導体撮像素子４０が光を受光できるようになっている。
【００８３】
半導体撮像素子４０の素子電極部１４周辺は、樹脂５３によりモールドされている。また、半導体撮像素子４０の裏面、周辺に設けられた回路部品４８等についても、同時に樹脂５３によりモールドされていても良い。
【００８４】
ここで、半導体撮像素子４０上の透光部材４１の厚さを、半導体撮像素子４０の主面からバンプ１７と基板電極部１５との圧接面４７までの距離よりも大きくすることが重要である。このようにすると、圧接面４７を樹脂５３により確実に覆う共に、透光部材４１の上面が樹脂５３に覆われるのを防ぐことができる。
【００８５】
尚、以上には、バンプ１７が半導体撮像素子４０の素子電極部１４上に設けられている場合を説明した。しかし、バンプ１７が回路基板１１の基板電極部１５上に設けられている構成であっても良い。この場合、バンプ１７と素子電極部１４との圧接面において、二つに分割された接合領域が形成される。更に、素子電極部１４及び基板電極部１５の両方にバンプが設けられていても良い。この場合、バンプ同士の圧接面において二つに分割された接合領域が形成される。
【００８６】
また、回路基板１１は、半導体撮像素子４０を一例とする半導体素子を実装するための回路ブロック基板（図示せず）の一部であっても良い。この場合、回路基板１１にはコンデンサ等の回路部品４８が搭載されていても良い。また、回路基板１１は、リード電極４９、貫通電極５１等を介して半導体撮像素子４０の素子電極部１４を外部回路（図示せず）と接続するための外部電極端子５２を有する構成であっても良い。
【００８７】
また、本実施形態において半導体素子として半導体撮像素子４０を用いたが、これに代えて他の光学デバイスを用いることも可能である。つまり、フォトダイオード、フォトトランジスタ、フォトＩＣ等の受光素子を用いても良いし、ＬＥＤ、半導体レーザ等の発光素子に適用することもできる。
【００８８】
（第２の実施形態の変形例）
図６に、第２の実施形態の変形例に係る半導体装置に用いる半導体撮像素子５５の断面を示している。これは、第２の実施形態の半導体撮像素子４０を示す図４（ｃ）に対応する。図６の半導体撮像素子５５は、図４（ｃ）の半導体撮像素子４０において、バンプ１７が平坦化された上面５７を有するようにした構造である。
【００８９】
このように、バンプ１７の上面５７が平坦化されていることにより、回路基板１１の基板電極部１５との密着性が向上する。このため、バンプ１７と基板電極部１５との電気的及び機械的な接続を更に信頼性の高いものとすることができる。
【００９０】
このような半導体撮像素子５５を用いる半導体装置の製造は、第２の実施形態と同様に行なうことができる。但し、組立基台３１（図５（ａ）を参照）に半導体撮像素子を配置するよりも前に、平坦化されたバンプ１７の上面５７を設ける工程を行なうようにする。
【００９１】
尚、バンプ１７が基板電極部１５上に設けられている場合にも、同様に上面を平坦化することにより接続の信頼性を高めることができる。
【００９２】
（第３の実施形態）
次に、本発明の第３の実施形態に係る半導体装置及びその製造方法について、図面を参照して説明する。図７は、本実施形態において用いる半導体撮像素子６０の概略構成を示す図である。
【００９３】
図７の半導体撮像素子６０は、図４（ａ）に示す半導体撮像素子４０と同様に主面１３が長方形状であり且つ主面１３の外周領域に複数の素子電極部６１が設けられている。しかしながら、図４（ａ）の半導体撮像素子４０における素子電極部１４が正方形であるのに対し、半導体撮像素子６０における素子電極部６１は、半導体撮像素子６０の長手方向２５に長い長方形に形成されている。つまり、素子電極部６１の一対の辺６２は他の一対の辺６３よりも長い長辺であり、その長辺の方向は半導体撮像素子６０の長手方向２５と一致している。また、素子電極部６１上に形成されるバンプ６４は、主面１３の側から見ると、長方形の素子電極部６１に合わせて長辺の方向に長い楕円形に形成されている。
【００９４】
また、図７に示す複数の素子電極部６１は、半導体撮像素子６０の長辺６８の両方及び短辺６９の両方に沿って形成されている。ここで、長辺６８にそって配置された素子電極部６１の配列ピッチ７０は、短辺６９に沿って配置された素子電極部６１の配列ピッチ７１よりも大きくなるように設定されている。
【００９５】
このような半導体撮像素子６０を用いて、図５（ａ）を参照して第２の実施形態において説明したのと同様に、半導体装置を製造することができる。このため、第２の実施形態において説明した効果は、本実施形態においても実現できる。これに加え、本実施形態の半導体撮像素子６０を用いると、以下に示す効果が実現する。
【００９６】
図８（ａ）は、本実施形態の半導体撮像素子６０を用いて製造した半導体装置におけるバンプ６４と基板電極部１５（図５（ａ）等を参照）との接続の様子を模式的に示している。また、図８（ｂ）は、比較のため、第１の実施形態におけるバンプ１７と基板電極部１５との接続の様子を示している。
【００９７】
図８（ａ）のように、楕円形状のバンプ６４と基板電極部１５との圧接面７２は楕円形状を有する。該圧接面７２において形成された接合領域７３は、素子電極部６１の長辺方向と一致している楕円形の長軸方向に二つに分割され、接合領域７３ａ及び７３ｂとなっている。また、接合領域７３（７３ａ及び７３ａ）の面積の合計は、図８（ｂ）に示す接合領域２３（２３ａ及び２３ｂ）の面積の合計よりも大きくなる。このため、本実施形態の半導体装置は、半導体撮像素子５５と回路基板１１との熱膨張係数の差違に起因するストレスに対し、強い耐性を有する。
【００９８】
また、このようにストレスに対する耐性が強いことから、図８（ａ）に示すように、素子電極部６１の配列ピッチ７４を図８（ｂ）の配列ピッチ７５よりも大きくすることができる。つまり、配列ピッチが大きくなると、半導体素子と回路基板との熱膨張差に起因するストレスが大きくなるが、楕円形状のバンプ６４を用いるとストレスに対する耐性が強くなり、これに耐えることができる。
【００９９】
更に、図７に示す通り、同じ形状及び大きさを有する素子電極部６１を長辺６８及び短辺６９の両方に沿って配列しても、長辺６８における配列ピッチ７０は短辺６９における配列ピッチ７１よりも大きくなる。これにより、熱膨張係数の差に起因するストレスに対し、更に強い耐性を有するようになる。
【０１００】
この結果、半導体撮像素子５５の長辺６８沿いよりも短辺８９沿いにおいて素子電極部６１を高い密度に配置し、リード端子を主として短辺６９に垂直な方向に取り出す構成の半導体装置を実現することができる。このような構成を、半導体素子の短辺方向の長さが半導体モジュール及び電子機器の厚さを決定するような半導体装置に用いると、より薄型の半導体モジュール及び電子機器とすることができる。具体例として、光デバイスに用いることができる。
【０１０１】
尚、第２及び第３の実施形態は、半導体素子として半導体撮像素子を用いる例を説明した。しかし、これには限らず、半導体撮像素子以外の半導体素子を用いることも可能であり、ストレスを緩和して装置の信頼性を高める効果が発揮される。
【産業上の利用可能性】
【０１０２】
本発明の半導体装置及びその製造方法は、高生産性と高信頼性とを実現することから小型化及び薄型化された半導体装置に有用であり、デジタルカメラや携帯電話等ディジタル家電の分野にも適用できる。
【図面の簡単な説明】
【０１０３】
【図１】図１（ａ）は本発明の第１の実施形態において用いる半導体素子１０を主面側から見た構成を示す図であり、図１（ｂ）は、半導体素子１０を回路基板１１に接続する際の様子を示す図である。
【図２】図２（ａ）は、第１の実施形態における半導体装置の断面を示す図であり、図２（ｂ）は、図２（ａ）におけるIIb-IIb 線による断面を示す図である。
【図３】図３（ａ）及び（ｂ）は、第１の実施形態に係る半導体装置の製造方法を説明する側面図及び上面図である。
【図４】図４（ａ）〜（ｃ）は、本発明の第２の実施形態において用いる半導体撮像素子４０を示す図であり、図４（ａ）主面側の構成、図４（ｂ）は図４（ａ）におけるIVb-IVb 線による断面、図４（ｃ）は半導体撮像素子４０に透光部材４１を接地した状態の断面をそれぞれ示す図である。
【図５】図５（ａ）は、第２の実施形態にかかる半導体装置の製造方法を説明する側面図であり、図５（ｂ）は、製造された半導体装置５０の断面を示す図である。
【図６】図６は、第２の実施形態の変形例において用いる半導体撮像素子５５の断面を示す図である。
【図７】図７は、本発明の第３の実施形態において用いる半導体撮像素子６０の主面側の構成を示す図である。
【図８】図８（ａ）は、半導体撮像素子６０におけるバンプと基板電極との接続の様子を示す図であり、図８（ｂ）は、比較のための本発明の第１の実施形態におけるバンプと基板電極との接続の様子を示す図である。
【符号の説明】
【０１０４】
１０              半導体素子
１１              回路基板
１２              回路形成領域
１３              主面
１４              素子電極部
１５              基板電極部
１５ａ、１５ｂ    基板電極部
１６              リード電極
１７、１７ａ      バンプ
１８              真空吸着孔
１９              ボンディングツール
２０              半導体装置
２１、２２        圧接面
２３、２４        接合領域
２３ａ、２３ｂ、２４ａ、２４ｂ        接合領域
２５              長手方向
２６              外部電極端子
２６ａ            配線
２６ｂ            電極端子
２６ｃ            バンプ
２７              配線
２８              樹脂
３１              組立基台
３２              矢印
３３              加圧部
３４              矢印
３５              圧接面
３６              超音波振動子
３７              超音波ホーン
３８              矢印
４０              半導体撮像素子
４１              透光部材
４２              撮像領域
４３              周辺回路領域
４４              マイクロレンズ
４５              樹脂
４７              圧接面
４８              回路部品
４９              リード電極
５０              半導体装置
５１              貫通電極
５２              外部電極端子
５３              樹脂
５５              半導体撮像素子
５７              上面
６０              半導体撮像素子
６１              素子電極部
６２、６３        辺
６４              バンプ
６８              長辺
６９              短辺
７０、７１、７４、７５                配列ピッチ
７２              圧接面
７３、７３ａ、７３ｂ                  接合領域
８０              貫通孔
８９              短辺
【図１】
2008288327.tif 000003
【図２】
2008288327.tif 000004
【図３】
2008288327.tif 000005
【図４】
2008288327.tif 000006
【図５】
2008288327.tif 000007
【図６】
2008288327.tif 000008
【図７】
2008288327.tif 000009
【図８】
2008288327.tif 000010