(57)【要約】【課題】  駆動対象の表示パネルの負荷を測定できる負荷測定装置、その負荷に応じて最適な駆動を実現できる駆動回路、電気光学装置及び電子機器を提供する。【解決手段】  表示パネル１２の負荷を測定するための負荷測定装置は、表示パネル１２に設けられた対向電極接続ポイントＣＥＰを介して該対向電極接続ポイントＣＥＰと電気的に接続された対向電極ＣＥに対向電極電圧ＶＣＯＭを供給する対向電極駆動部１００と、表示パネル１２に設けられ対向電極ＣＥと電気的に接続された対向電極負荷測定用接続ポイントＣＺＰを介して測定用信号ＦＢＣを受け、測定用信号ＦＢＣを用いて表示パネル１２の負荷を求めるパネル負荷測定部１１０とを含む。【選択図】      図４
2008083286.tif 000002
【特許請求の範囲】
【請求項１】
複数のソース線と、複数のゲート線と、各スイッチ素子が各ソース線及び各ゲート線により特定される複数のスイッチ素子と、各画素電極が各スイッチ素子に接続される複数の画素電極と、前記複数の画素電極と対向して設けられた対向電極とを含む表示パネルの負荷を測定するための負荷測定装置であって、
前記表示パネルに設けられた対向電極接続ポイントを介して該対向電極接続ポイントと電気的に接続された前記対向電極に対向電極電圧を供給する対向電極駆動部と、
前記表示パネルに設けられ前記対向電極と電気的に接続された対向電極負荷測定用接続ポイントを介して測定用信号を受け、該測定用信号を用いて前記表示パネルの負荷を求めるパネル負荷測定部とを含むことを特徴とする負荷測定装置。
【請求項２】
請求項１において、
前記パネル負荷測定部が、
前記対向電極電圧の変化タイミングを基準に、前記測定用信号のレベルが所定の閾値に達するまでに要した時間に対応した負荷を前記表示パネルの負荷として求めることを特徴とする負荷測定装置。
【請求項３】
請求項１又は２において、
前記対向電極接続ポイントを基準に前記対向電極の負荷が最大となるように前記表示パネルに設けられた前記対向電極負荷測定用接続ポイントからの前記測定用信号を用いることを特徴とする負荷測定装置。
【請求項４】
複数のソース線と、複数のゲート線と、各画素が各ソース線及び各ゲート線により特定される複数の画素とを含む表示パネルの負荷を測定するための負荷測定装置であって、
前記表示パネルに設けられたソース線接続ポイントを介して該ソース線接続ポイントと電気的に接続されたソース線にソース電圧を供給するソース線駆動部と、
前記表示パネルに設けられ前記ソース線と電気的に接続されたソース負荷測定用接続ポイントを介して測定用信号を受け、該測定用信号を用いて前記表示パネルの負荷を求めるパネル負荷測定部とを含むことを特徴とする負荷測定装置。
【請求項５】
請求項４において、
前記パネル負荷測定部が、
前記ソース電圧の変化タイミングを基準に、前記測定用信号のレベルが所定の閾値に達するまでに要した時間に対応した負荷を前記表示パネルの負荷として求めることを特徴とする負荷測定装置。
【請求項６】
請求項４又は５において、
前記ソース線接続ポイントを基準に前記ソース線の負荷が最大となるように前記表示パネルに設けられた前記ソース負荷測定用接続ポイントからの前記測定用信号を用いることを特徴とする負荷測定装置。
【請求項７】
複数のソース線と、複数のゲート線と、各スイッチ素子が各ソース線及び各ゲート線により特定される複数のスイッチ素子と、各画素電極が各スイッチ素子に接続される複数の画素電極と、前記複数の画素電極と対向して設けられた対向電極とを含む表示パネルを駆動するための駆動回路であって、
前記表示パネルの負荷を求める請求項１乃至３のいずれか記載の負荷測定装置と、
階調データに対応した階調電圧に基づいて前記複数のソース線を駆動するソース線駆動部とを含み、
前記ソース線駆動部が、
前記負荷測定装置によって求められた前記表示パネルの負荷に基づいて、前記複数のソース線を駆動することを特徴とする駆動回路。
【請求項８】
複数のソース線と、複数のゲート線と、各スイッチ素子が各ソース線及び各ゲート線により特定される複数のスイッチ素子と、各画素が各スイッチ素子に接続される複数の画素とを含む表示パネルを駆動するための駆動回路であって、
前記表示パネルの負荷を求める請求項４乃至６のいずれか記載の負荷測定装置と、
階調データに対応した階調電圧に基づいて前記複数のソース線を駆動するソース線駆動部とを含み、
前記ソース線駆動部が、
前記負荷測定装置によって求められた前記表示パネルの負荷に基づいて、前記複数のソース線を駆動することを特徴とする駆動回路。
【請求項９】
請求項７又は８において、
前記ソース線駆動部が、
前記負荷に対応した電荷再利用期間だけ前記対向電極と前記複数のソース線の少なくとも１つとを短絡した後、各ソース線の階調データに対応した階調電圧に基づいて前記複数のソース線を駆動することを特徴とする駆動回路。
【請求項１０】
請求項７又は８において、
前記ソース線駆動部が、
前記負荷に対応した電荷再利用期間だけ前記複数のソース線の少なくとも１つをキャパシタの一端と短絡した後、該キャパシタと電気的に遮断された状態で、各ソース線の階調データに対応した階調電圧に基づいて前記複数のソース線を駆動することを特徴とする駆動回路。
【請求項１１】
請求項７又は８において、
前記ソース線駆動部が、
前記負荷に対応したプリチャージ期間だけ前記複数のソース線のプリチャージを行った後に、各ソース線の階調データに対応した階調電圧に基づいて前記複数のソース線を駆動することを特徴とする駆動回路。
【請求項１２】
請求項７又は８において、
前記ソース線駆動部が、
前記負荷に対応した電荷再利用期間だけ前記対向電極と前記複数のソース線の少なくとも１つとを短絡した後、前記負荷に対応したプリチャージ期間だけ前記複数のソース線のプリチャージを行い、その後、各ソース線の階調データに対応した階調電圧に基づいて前記複数のソース線を駆動することを特徴とする駆動回路。
【請求項１３】
請求項７又は８において、
前記ソース線駆動部が、
前記負荷に対応した電荷再利用期間だけ前記複数のソース線の少なくとも１つをキャパシタの一端と短絡した後、前記負荷に対応したプリチャージ期間だけ前記複数のソース線のプリチャージを行い、その後、該キャパシタと電気的に遮断された状態で、各ソース線の階調データに対応した階調電圧に基づいて前記複数のソース線を駆動することを特徴とする駆動回路。
【請求項１４】
複数のソース線と、
複数のゲート線と、
各スイッチ素子が各ソース線及び各ゲート線により特定される複数のスイッチ素子と、
各画素電極が各スイッチ素子に接続される複数の画素電極と、
前記複数の画素電極と対向して設けられた対向電極と、
前記複数のゲート線を走査するゲートドライバと、
階調データに基づいて前記複数のソース線を駆動するソースドライバと、
請求項１乃至３のいずれか記載の負荷測定装置とを含むことを特徴とする電気光学装置。
【請求項１５】
複数のソース線と、
複数のゲート線と、
各スイッチ素子が各ソース線及び各ゲート線により特定される複数のスイッチ素子と、
各画素が各スイッチ素子に接続される複数の画素と、
前記複数のゲート線を走査するゲートドライバと、
階調データに基づいて前記複数のソース線を駆動するソースドライバと、
請求項４乃至６のいずれか記載の負荷測定装置とを含むことを特徴とする電気光学装置。
【請求項１６】
複数のソース線と、
複数のゲート線と、
各スイッチ素子が各ソース線及び各ゲート線により特定される複数のスイッチ素子と、
各画素電極が各スイッチ素子に接続される複数の画素電極と、
前記複数のゲート線を走査するゲートドライバと、
前記複数のソース線を駆動する請求項７乃至１３のいずれか記載の駆動回路とを含むことを特徴とする電気光学装置。
【請求項１７】
請求項１乃至６のいずれか記載の負荷測定装置を含むことを特徴とする電子機器。
【請求項１８】
請求項７乃至１３のいずれか記載の駆動回路を含むことを特徴とする電子機器。
【請求項１９】
請求項１５又は１６記載の電気光学装置を含むことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷測定装置、駆動回路、電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
従来より、携帯電話機等の電子機器に用いられる液晶表示（Liquid Crystal Display：ＬＣＤ）パネル（広義には、表示パネル。更に広義には電気光学装置）として、単純マトリクス方式のＬＣＤパネルと、薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す）等のスイッチ素子を用いたアクティブマトリクス方式のＬＣＤパネルとが知られている。
【０００３】
単純マトリクス方式は、アクティブマトリクス方式に比べて低消費電力化が容易である反面、多色化や動画表示が困難である。一方、アクティブマトリクス方式は、多色化や動画表示に適している反面、低消費電力化が困難である。
【０００４】
単純マトリクス方式のＬＣＤパネルやアクティブマトリクス方式のＬＣＤパネルでは、画素を構成する液晶（広義には電気光学物質）への印加電圧が交流となるように駆動される。このような交流駆動の手法として、ライン反転駆動やフィールド反転駆動（フレーム反転駆動）が知られている。ライン反転駆動では、１又は複数走査ライン毎に、液晶の印加電圧の極性が反転するように駆動される。フィールド反転駆動では、フィールド毎（フレーム毎）に液晶の印加電圧の極性が反転するように駆動される。
【０００５】
その際、画素を構成する画素電極と対向する対向電極（コモン電極）に供給する対向電極電圧（コモン電圧）を、反転駆動タイミングに合わせて変化させることで、画素電極に印加する電圧レベルを低下させることができる。
【０００６】
このような交流駆動を行う場合、液晶の充放電に伴う消費電力の増大を招く。そこで例えば特許文献１には、反転駆動時に、液晶を挟持する２つの電極を短絡することにより液晶に蓄積される電荷を初期化し、電極の短絡前の電圧の中間電圧まで遷移させることで低消費化を図る技術が開示されている。また特許文献２には、画素電極への書き込み期間前の第１プリチャージ期間と対向電極電圧の切替前の第２のプリチャージ期間とにおいて、ソース線にプリチャージ電位を与えることで、対向電極電圧の切替時のソース線の電位変動を抑えて低消費電力化を図る技術が開示されている。
【特許文献１】特開２００２−２４４６２２号公報
【特許文献２】特開２００４−３５４７５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１及び特許文献２に開示されている技術は、消費電力の削減効果がソース線に与える電圧に依存してしまうという問題がある。そのため、極性が反転する対向電極を充放電する電荷量の削減効果が、それほど期待できない場合がある。また、特許文献１に開示された技術では、ソース線に与える電圧と対向電極電圧の極性との関係によっては、液晶を挟持する２つの電極を短絡することで、充放電すべき電荷量が却って増加してしまい、低消費電力化の効果が薄れてしまう場合があるという問題がある。従って、一度供給された電荷を再利用する場合に、簡素な構成で確実に消費電力を削減しながら、ソース線、対向電極を駆動できることが望ましい。
【０００８】
一方、駆動回路の適用分野によっては、ある程度の消費電力の低減効果を犠牲にして、駆動回路等のチップサイズや実装面積を小さくすることを優先すべき場合がある。例えば、顧客（電子機器メーカ）が、駆動回路や該駆動回路を含むＬＣＤパネルの低コスト化を最優先と考える製品に、該駆動回路等を適用する場合である。このように、顧客に応じて、低消費電力化を優先したり、低コスト化を優先したりできる駆動回路等を提供できることが望ましい。即ち、簡素な構成で、ある程度のコストの低減効果を犠牲にして低消費電力化を追求したり（低消費電力化優先）、ある程度の消費電力の低減効果を犠牲にして低コスト化を追求したり（低コスト化優先）できることが望ましい。このような駆動回路等を提供できれば、１種類の駆動回路により多様なユーザの要求を満足させることを意味し、結果として、より一層の製造コストの低減を図ることができるようになる。
【０００９】
また、特許文献１に開示されている技術では、短絡することで電荷を再利用して電位を揃えるものであるため、負荷を駆動する手段が存在せず、電荷の再利用に要する時間が長くなる。そのため、１水平走査期間内に与えられる画素電極の書き込み時間が短くなると、電荷の再利用を行う時間が足りなくなるという問題がある。画素電極の書き込み時間の高速化には、例えば特許文献２の開示されているようなプリチャージ技術が有効であると考えられるが、特許文献２には、上記のように、顧客に応じて、低消費電力化を優先したり、低コスト化を優先したりできる駆動回路等の構成については開示されていない。
【００１０】
そして、近年のＬＣＤパネルの画素数の増大に伴い、画素の書き込み期間が短縮される傾向にあり、上記の電荷の再利用時間及びプリチャージ期間もできるだけ短いことが望まれる。従って、ＬＣＤパネルの画面サイズ、画素数、製造ばらつき等の負荷に応じて電荷の再利用時間及びプリチャージ期間を最短にする必要がある。そのため、駆動対象となるＬＣＤパネルの負荷を測定できれば、電荷の再利用時間及びプリチャージ期間を最適化できるようになる。
【００１１】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、駆動対象の表示パネルの負荷を測定できる負荷測定装置、その負荷に応じて最適な駆動を実現できる駆動回路、電気光学装置及び電子機器を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために本発明は、
複数のソース線と、複数のゲート線と、各スイッチ素子が各ソース線及び各ゲート線により特定される複数のスイッチ素子と、各画素電極が各スイッチ素子に接続される複数の画素電極と、前記複数の画素電極と対向して設けられた対向電極とを含む表示パネルの負荷を測定するための負荷測定装置であって、
前記表示パネルに設けられた対向電極接続ポイントを介して該対向電極接続ポイントと電気的に接続された前記対向電極に対向電極電圧を供給する対向電極駆動部と、
前記表示パネルに設けられ前記対向電極と電気的に接続された対向電極負荷測定用接続ポイントを介して測定用信号を受け、該測定用信号を用いて前記表示パネルの負荷を求めるパネル負荷測定部とを含む負荷測定装置に関係する。
【００１３】
本発明によれば、対向電極の負荷により表示パネルの負荷をみなすことで、駆動対象となる表示パネルの負荷を測定できるようにしたので、例えば電荷の再利用時間及びプリチャージ期間を最適化し、画素の書き込み時間を無駄に短くする必要がなくなる。その結果、電荷の再利用時間及びプリチャージ期間の最適化による低消費電力化と、十分な画素の書き込み時間の確保による画質劣化の防止を図る駆動回路の提供に寄与することが可能となる。
【００１４】
また本発明に係る負荷測定装置では、
前記パネル負荷測定部が、
前記対向電極電圧の変化タイミングを基準に、前記測定用信号のレベルが所定の閾値に達するまでに要した時間に対応した負荷を前記表示パネルの負荷として求めることができる。
【００１５】
また本発明に係る負荷測定装置では、
前記対向電極接続ポイントを基準に前記対向電極の負荷が最大となるように前記表示パネルに設けられた前記対向電極負荷測定用接続ポイントからの前記測定用信号を用いることができる。
【００１６】
上記のいずれかの発明によれば、対向電極負荷測定用接続ポイントからの測定用信号を用いることで、測定用信号を確実に求めることができ、確実に対向電極の負荷を求めることができるようになる。これによって、表示パネルの負荷を高精度に割り出すことが可能となる。
【００１７】
また本発明は、
複数のソース線と、複数のゲート線と、各画素が各ソース線及び各ゲート線により特定される複数の画素とを含む表示パネルの負荷を測定するための負荷測定装置であって、
前記表示パネルに設けられたソース線接続ポイントを介して該ソース線接続ポイントと電気的に接続されたソース線にソース電圧を供給するソース線駆動部と、
前記表示パネルに設けられ前記ソース線と電気的に接続されたソース負荷測定用接続ポイントを介して測定用信号を受け、該測定用信号を用いて前記表示パネルの負荷を求めるパネル負荷測定部とを含む負荷測定装置に関係する。
【００１８】
本発明によれば、ソース線の負荷により表示パネルの負荷をみなすことで、駆動対象となる表示パネルの負荷を測定できるようにしたので、例えば電荷の再利用時間及びプリチャージ期間を最適化し、画素の書き込み時間を無駄に短くする必要がなくなる。その結果、電荷の再利用時間及びプリチャージ期間の最適化による低消費電力化と、十分な画素の書き込み時間の確保による画質劣化の防止を図ることが可能となる。
【００１９】
また本発明に係る負荷測定装置では、
前記パネル負荷測定部が、
前記ソース電圧の変化タイミングを基準に、前記測定用信号のレベルが所定の閾値に達するまでに要した時間に対応した負荷を前記表示パネルの負荷として求めることができる。
【００２０】
また本発明に係る負荷測定装置では、
前記ソース線接続ポイントを基準に前記ソース線の負荷が最大となるように前記表示パネルに設けられた前記ソース負荷測定用接続ポイントからの前記測定用信号を用いることができる。
【００２１】
上記のいずれかの発明によれば、ソース負荷測定用接続ポイントからの測定用信号を用いることで、測定用信号を確実に求めることができ、確実に対向電極の負荷を求めることができるようになる。これによって、表示パネルの負荷を高精度に割り出すことが可能となる。
【００２２】
また本発明は、
複数のソース線と、複数のゲート線と、各スイッチ素子が各ソース線及び各ゲート線により特定される複数のスイッチ素子と、各画素電極が各スイッチ素子に接続される複数の画素電極と、前記複数の画素電極と対向して設けられた対向電極とを含む表示パネルを駆動するための駆動回路であって、
前記表示パネルの負荷を求める上記のいずれか記載の負荷測定装置と、
階調データに対応した階調電圧に基づいて前記複数のソース線を駆動するソース線駆動部とを含み、
前記ソース線駆動部が、
前記負荷測定装置によって求められた前記表示パネルの負荷に基づいて、前記複数のソース線を駆動する駆動回路に関係する。
【００２３】
また本発明は、
複数のソース線と、複数のゲート線と、各スイッチ素子が各ソース線及び各ゲート線により特定される複数のスイッチ素子と、各画素が各スイッチ素子に接続される複数の画素とを含む表示パネルを駆動するための駆動回路であって、
前記表示パネルの負荷を求める上記のいずれか記載の負荷測定装置と、
階調データに対応した階調電圧に基づいて前記複数のソース線を駆動するソース線駆動部とを含み、
前記ソース線駆動部が、
前記負荷測定装置によって求められた前記表示パネルの負荷に基づいて、前記複数のソース線を駆動する駆動回路に関係する。
【００２４】
上記のいずれかの発明によれば、駆動対象となる表示パネルの負荷に応じて最適な駆動を実現できる駆動回路を提供できる。その結果、電荷の再利用時間及びプリチャージ期間の最適化による低消費電力化と、十分な画素の書き込み時間の確保による画質劣化の防止を図る駆動回路の提供に寄与することが可能となる。
【００２５】
また本発明に係る駆動回路では、
前記ソース線駆動部が、
前記負荷に対応した電荷再利用期間だけ前記対向電極と前記複数のソース線の少なくとも１つとを短絡した後、各ソース線の階調データに対応した階調電圧に基づいて前記複数のソース線を駆動することができる。
【００２６】
また本発明に係る駆動回路では、
前記ソース線駆動部が、
前記負荷に対応した電荷再利用期間だけ前記複数のソース線の少なくとも１つをキャパシタの一端と短絡した後、該キャパシタと電気的に遮断された状態で、各ソース線の階調データに対応した階調電圧に基づいて前記複数のソース線を駆動することができる。
【００２７】
また本発明に係る駆動回路では、
前記ソース線駆動部が、
前記負荷に対応したプリチャージ期間だけ前記複数のソース線のプリチャージを行った後に、各ソース線の階調データに対応した階調電圧に基づいて前記複数のソース線を駆動することができる。
【００２８】
また本発明に係る駆動回路では、
前記ソース線駆動部が、
前記負荷に対応した電荷再利用期間だけ前記対向電極と前記複数のソース線の少なくとも１つとを短絡した後、前記負荷に対応したプリチャージ期間だけ前記複数のソース線のプリチャージを行い、その後、各ソース線の階調データに対応した階調電圧に基づいて前記複数のソース線を駆動することができる。
【００２９】
また本発明に係る駆動回路では、
前記ソース線駆動部が、
前記負荷に対応した電荷再利用期間だけ前記複数のソース線の少なくとも１つをキャパシタの一端と短絡した後、前記負荷に対応したプリチャージ期間だけ前記複数のソース線のプリチャージを行い、その後、該キャパシタと電気的に遮断された状態で、各ソース線の階調データに対応した階調電圧に基づいて前記複数のソース線を駆動することができる。
【００３０】
上記のいずれかの発明によれば、電荷再利用期間、プリチャージ期間を、表示パネルの負荷に応じて最適化できるようになる。そのため、限られた１水平走査期間内に無駄な電荷再利用期間及びプリチャージ期間を設けることなく、電荷の再利用による低消費電力化とプリチャージによる画素の高速書き込みを実現できる。
【００３１】
また本発明は、
複数のソース線と、
複数のゲート線と、
各スイッチ素子が各ソース線及び各ゲート線により特定される複数のスイッチ素子と、
各画素電極が各スイッチ素子に接続される複数の画素電極と、
前記複数の画素電極と対向して設けられた対向電極と、
前記複数のゲート線を走査するゲートドライバと、
階調データに基づいて前記複数のソース線を駆動するソースドライバと、
上記のいずれか記載の負荷測定装置とを含む電気光学装置に関係する。
【００３２】
また本発明は、
複数のソース線と、
複数のゲート線と、
各スイッチ素子が各ソース線及び各ゲート線により特定される複数のスイッチ素子と、
各画素が各スイッチ素子に接続される複数の画素と、
前記複数のゲート線を走査するゲートドライバと、
階調データに基づいて前記複数のソース線を駆動するソースドライバと、
上記のいずれか記載の負荷測定装置とを含む電気光学装置に関係する。
【００３３】
また本発明は、
複数のソース線と、
複数のゲート線と、
各スイッチ素子が各ソース線及び各ゲート線により特定される複数のスイッチ素子と、
各画素電極が各スイッチ素子に接続される複数の画素電極と、
前記複数のゲート線を走査するゲートドライバと、
前記複数のソース線を駆動する上記のいずれか記載の駆動回路とを含む電気光学装置に関係する。
【００３４】
上記のいずれかの発明によれば、駆動対象の表示パネルの負荷に応じて最適な駆動を実現できる駆動回路を含む電気光学装置を提供できる。
【００３５】
また本発明は、
上記のいずれか記載の負荷測定装置を含む電子機器に関係する。
【００３６】
また本発明は、
上記のいずれか記載の駆動回路を含む電子機器に関係する。
【００３７】
また本発明は、
上記記載の電気光学装置を含む電子機器に関係する。
【００３８】
上記のいずれかの発明によれば、駆動対象の表示パネルの負荷に応じて最適な駆動を実現できる駆動回路や電気光学装置等が適用された電子機器を提供できる。
【発明を実施するための最良の形態】
【００３９】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００４０】
１．  液晶装置
図１に、本実施形態の液晶装置のブロック図の例を示す。
【００４１】
液晶装置１０（液晶表示装置。広義には表示装置）は、表示パネル１２（狭義にはＬＣＤ（Liquid Crystal Display）パネル）、ソースドライバ２０（広義にはソース線駆動回路）、ゲートドライバ３０（広義にはゲート線駆動回路）、表示コントローラ４０、電源回路５０、ソース電圧設定回路（広義には電圧設定回路）７０を含む。なお、液晶装置１０にこれらのすべての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。なお、図１では、アクティブマトリクス型の液晶装置を例に説明するが、当業者であれば以下に述べる実施形態を単純マトリクス型の液晶装置に適用することができる。
【００４２】
ここで表示パネル１２（広義には電気光学装置）は、複数のゲート線（走査線）と、複数のソース線（データ線）と、各画素電極が各ゲート線及び各ソース線により特定される複数の画素電極を含む。この場合、ソース線に薄膜トランジスタＴＦＴ（Thin Film Transistor、広義にはスイッチ素子）を接続し、このＴＦＴに画素電極を接続することで、アクティブマトリクス型の液晶装置を構成できる。
【００４３】
より具体的には、表示パネル１２はアクティブマトリクス基板（例えばガラス基板）に形成される。このアクティブマトリクス基板には、図１のＹ方向に複数配列されそれぞれＸ方向に伸びるゲート線Ｇ１〜ＧＭ（Ｍは２以上の自然数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるソース線Ｓ１〜ＳＮ（Ｎは２以上の自然数）とが配置されている。また、ゲート線ＧＫ（１≦Ｋ≦Ｍ、Ｋは自然数）とソース線ＳＬ（１≦Ｌ≦Ｎ、Ｌは自然数）との交差点に対応する位置に、薄膜トランジスタＴＦＴＫＬ（広義にはスイッチ素子）が設けられている。
【００４４】
ＴＦＴＫＬのゲート電極はゲート線ＧＫに接続され、ＴＦＴＫＬのソース電極はソース線ＳＬに接続され、ＴＦＴＫＬのドレイン電極は画素電極ＰＥＫＬに接続されている。この画素電極ＰＥＫＬと、画素電極ＰＥＫＬと液晶（広義には電気光学物質）を挟んで対向する対向電極ＣＥ（共通電極、コモン電極）との間には、液晶容量ＣＬＫＬ（液晶素子）及び補助容量ＣＳＫＬが形成されている。そして、ＴＦＴＫＬ、画素電極ＰＥＫＬ等が形成されるアクティブマトリクス基板と対向電極ＣＥが形成される対向基板との間に液晶が封入されるように形成され、画素電極ＰＥＫＬと対向電極ＣＥとの間の印加電圧に応じて画素の透過率が変化するようになっている。
【００４５】
対向電極ＣＥに与えられる対向電極電圧ＶＣＯＭの電圧レベル（高電位側電圧ＶＣＯＭＨ、低電位側電圧ＶＣＯＭＬ）は、電源回路５０に含まれる対向電極電圧生成回路（対向電極駆動部）より生成される。また、対向電極ＣＥを対向基板上に一面に形成せずに、各ゲート線に対応するように帯状に形成してもよい。
【００４６】
ソースドライバ２０は、階調データに基づいて表示パネル１２のソース線Ｓ１〜ＳＮを駆動する。一方、ゲートドライバ３０は、表示パネル１２のゲート線Ｇ１〜ＧＭを走査（順次駆動）する。
【００４７】
表示コントローラ４０は、図示しない中央演算処理装置（Central Processing Unit：ＣＰＵ）等のホストにより設定された内容に従って、ソースドライバ２０、ゲートドライバ３０及び電源回路５０を制御する。より具体的には、表示コントローラ４０は、ソースドライバ２０及びゲートドライバ３０に対しては、例えば動作モードの設定や内部で生成した垂直同期信号や水平同期信号の供給を行い、電源回路５０に対しては、対向電極ＣＥに印加する対向電極電圧ＶＣＯＭの電圧レベルの極性反転タイミングの制御を行う。
【００４８】
電源回路５０は、外部から供給される基準電圧に基づいて、表示パネル１２の駆動に必要な各種の電圧レベル（階調電圧）や、対向電極ＣＥの対向電極電圧ＶＣＯＭの電圧レベルを生成する。
【００４９】
ソース電圧設定回路７０は、ソースドライバ２０がソース線Ｓ１〜ＳＮを駆動するのに先立って、電荷の再利用及びソース線Ｓ１〜ＳＮのプリチャージのうち少なくとも一方を行う。これにより、高速な画素電極の書き込みを実現しながら、ソース線の充放電に伴う消費電力を低減させることができる。
【００５０】
このような構成の液晶装置１０は、表示コントローラ４０の制御の下、外部から供給される階調データに基づいて、ソースドライバ２０、ゲートドライバ３０、電源回路５０及びソース電圧設定回路７０が協調して表示パネル１２を駆動する。
【００５１】
また図１において、ソースドライバ２０、ゲートドライバ３０、電源回路５０及びソース電圧設定回路７０を集積化して、半導体装置（集積回路、ＩＣ）として表示ドライバ（広義には駆動回路）６０を構成することができる。なお、図１の表示ドライバ６０は、ゲートドライバ３０が省略された構成であってもよい。また、図１において、本実施形態における表示ドライバ６０は、ソースドライバ２０と電源回路５０の対向電極電圧生成回路とソース電圧設定回路７０を含む構成であればよい。
【００５２】
ところで、本実施形態では、電源回路５０が表示パネル１２の負荷測定装置としての機能を実現する。即ち、電源回路５０は、対向電極ＣＥの負荷が表示パネル１２の負荷と相関関係にあることに着目し、対向電極ＣＥの負荷を求めることで表示パネル１２の負荷を割り出す。そして、表示パネル１２の負荷に応じた電荷の再利用期間又はプリチャージ期間を設けることで、制限された１水平走査期間内において画素の書き込み期間をできるだけ長く確保させる。
【００５３】
電荷の再利用及びプリチャージは、表示ドライバ６０の以下の構成により実現される。
【００５４】
即ち、表示ドライバ６０は、更に、各ソース出力切替回路がソース線と該ソース線を駆動する出力バッファとの間に設けられた複数のソース出力切替回路ＳＳＷ１〜ＳＳＷＮを含むことができる。各ソース出力切替回路の第１の端子には、各出力バッファの出力が接続される。各ソース出力切替回路の第２の端子には、各ソース線が接続される。各ソース出力切替回路の第３の端子には、共用ラインＣＯＬの一端が接続される。複数のソース出力切替回路ＳＳＷ１〜ＳＳＷＮは、図示しない共通制御信号により一斉にオンオフ制御される。また、各ソース出力切り替え回路毎に供給される制御信号により個別にオンオフ制御されてもよい。
【００５５】
なお、各ソース出力切替回路は、各出力バッファの出力をハイインピーダンス状態に設定する出力イネーブル制御を行うことで、ソース短絡スイッチ（ソース短絡スイッチ回路、ソース短絡回路）を含む構成であってもよい。各ソース短絡スイッチ回路は、各出力バッファの出力と共用ラインＣＯＬとの間に挿入される。
【００５６】
表示ドライバ６０は、第１の容量素子接続用端子ＴＬ１と、対向電極電荷蓄積用スイッチ（対向電極電荷蓄積用スイッチ回路、対向電極電荷蓄積用短絡回路）ＶＳＷとを含むことができる。対向電極電荷蓄積用スイッチＶＳＷは、電源回路５０の対向電極電圧生成回路の出力（対向電極電圧ＶＣＯＭが供給される対向電極電圧出力ノード）と、第１の容量素子接続用端子ＴＬ１（対向電極電荷蓄積ノードＣ１ＮＤ）との間に設けられる。第１の容量素子接続用端子ＴＬ１には、第１の容量素子ＣＣＶ（対向電極用キャパシタ）の一端が電気的に接続される。第１の容量素子ＣＣＶの他端には、所定の電源電圧（例えばシステム接地電源電圧ＶＳＳ）が供給される。図１において、第１の容量素子ＣＣＶは、表示ドライバ６０の外部に設けられているが、第１の容量素子ＣＣＶが表示ドライバ６０に内蔵されていてもよい。
【００５７】
更に、表示ドライバ６０は、ソース電荷蓄積用の第２の容量素子接続用端子ＴＬ２と、ソース電荷蓄積用スイッチ（ソース電荷蓄積用スイッチ回路、ソース電荷蓄積用短絡回路）ＣＳＷとを含むことができる。ソース電荷蓄積用スイッチＣＳＷは、共用ラインＣＯＬの一端と第２の容量素子接続用端子ＴＬ２との間に設けられる。ここで、ソース電圧設定回路７０の出力は、ソース電荷蓄積用スイッチＣＳＷを介して共用ラインＣＯＬと接続される。
【００５８】
共用ラインＣＯＬは、第２の容量素子接続ノードを含むということができる。第２の容量素子接続用端子ＴＬ２には、第２の容量素子ＣＣＳ（ソース用キャパシタ）の一端が電気的に接続される。第２の容量素子ＣＣＳの他端には、所定の電源電圧（例えばシステム接地電源電圧ＶＳＳ）が供給される。図１において、第２の容量素子ＣＣＳは、表示ドライバ６０の外部に設けられているが、第２の容量素子ＣＣＳが表示ドライバ６０に内蔵されていてもよい。
【００５９】
対向電極電荷蓄積用スイッチ（対向電極電荷蓄積用スイッチ回路、対向電極電荷蓄積用短絡回路）ＶＳＷが導通状態に設定されるとき、電源回路５０の対向電極電圧生成回路の出力がハイインピーダンス状態に設定される。
【００６０】
更に、表示ドライバ６０は、ノード短絡スイッチ（ノード短絡スイッチ回路、ノード短絡回路）ＨＳＷを含むことができる。ノード短絡スイッチＨＳＷは、共用ラインＣＯＬと対向電極電圧出力ノードとの間に設けられる。
【００６１】
表示ドライバ６０は、ソース線Ｓ１〜ＳＮの駆動に先立って、対向電極ＣＥ又はソース線Ｓ１〜ＳＮからの電荷の再利用とプリチャージとの少なくとも１つを行う。
【００６２】
例えば、ソース線駆動部としてのソースドライバ２０は、電源回路５０によって求められた表示パネル１２の負荷に対応した電荷再利用期間だけ、ノード短絡スイッチＨＳＷにより対向電極ＣＥと複数のソース線Ｓ１〜ＳＮの少なくとも１つとを短絡した後、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮをソース出力側に切り替えて各ソース線の階調データに対応した階調電圧に基づいて複数のソース線Ｓ１〜ＳＮを駆動することができる。
【００６３】
また、例えばソース線駆動部としてのソースドライバ２０は、電源回路５０によって求められた表示パネル１２の負荷に対応した電荷再利用期間だけ、ソース電荷蓄積用スイッチＣＳＷにより複数のソース線Ｓ１〜ＳＮの少なくとも１つを第２の容量素子ＣＣＳ（キャパシタ）の一端と短絡した後、該第２の容量素子キャパシタと電気的に遮断された状態で、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮをソース出力側に切り替えて各ソース線の階調データに対応した階調電圧に基づいて複数のソース線Ｓ１〜ＳＮを駆動することができる。
【００６４】
更に、例えばソース線駆動部としてのソースドライバ２０は、電源回路５０によって求められた表示パネル１２の負荷に対応したプリチャージ期間だけ、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮを共用ライン側に切り替えて複数のソース線Ｓ１〜ＳＮにプリチャージ電圧を与えてプリチャージを行った後に、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮをソース出力側に切り替えて各ソース線の階調データに対応した階調電圧に基づいて複数のソース線Ｓ１〜ＳＮを駆動することができる。
【００６５】
更にまた、例えばソース線駆動部としてのソースドライバ２０は、電源回路５０によって求められた表示パネル１２の負荷に対応した電荷再利用期間だけ、ノード短絡スイッチＨＳＷにより対向電極ＣＥと複数のソース線Ｓ１〜ＳＮの少なくとも１つとを短絡した後、上記の負荷に対応したプリチャージ期間だけ、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮを共用ライン側に切り替えて複数のソース線Ｓ１〜ＳＮにプリチャージ電圧を与えてプリチャージを行い、その後、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮをソース出力側に切り替えて各ソース線の階調データに対応した階調電圧に基づいて複数のソース線Ｓ１〜ＳＮを駆動することができる。
【００６６】
図２に、本実施形態において１水平走査期間内のソース線の駆動制御例の説明図を示す。図２では、ソース線ＳＬの電圧変化の一例を示している。
【００６７】
表示ドライバ６０（より具体的には、ソースドライバ２０）が、１水平走査期間内にソース線Ｓ１〜ＳＮを駆動する。このとき、階調データに対応した階調電圧をソース線Ｓ１〜ＳＮに供給する駆動期間に先立って、まず電荷の再利用を行う。電荷の再利用により、外部の電源からの電荷の充放電を行うことなく、ソース線ＳＬの電位を変化させる。
【００６８】
電荷の再利用期間後に設けられたプリチャージ期間に、表示ドライバ６０は、ソース線Ｓ１〜ＳＮをプリチャージする。即ち、表示ドライバ６０は、ソース線Ｓ１〜ＳＮに所与のプリチャージ電圧を供給する。これにより、駆動期間後にソース線の電位を変化させる期間を短縮して、高速にソース線Ｓ１〜ＳＮの電位を変化させる。また、電荷の再利用により、プリチャージに必要な電荷の充放電量を削減できる。
【００６９】
こうして、プリチャージ期間後の駆動期間に、各ソース線に対応した階調電圧がソース線Ｓ１〜ＳＮに供給される。プリチャージ期間において、所与のプリチャージ電圧付近までソース線の電位が変化しているため、駆動期間において変化させる電圧を低くでき、ソース線Ｓ１〜ＳＮに高速に階調電圧を供給できる。
【００７０】
なお、図２において、電荷再利用期間及びプリチャージ期間の少なくとも１つが省略されてもよい。
【００７１】
本実施形態では、この電荷の再利用を行う場合、表示ドライバ６０は、動作モードに応じて、対向電極電荷蓄積用スイッチＶＳＷ、ソース電荷蓄積用スイッチＣＳＷ、ノード短絡スイッチＨＳＷを用いて、対向電極ＣＥ又はソース線Ｓ１〜ＳＮからの電荷を再利用する。
【００７２】
上記の動作モードのうち、ノード短絡スイッチＨＳＷのオンオフ制御による電荷再利用が行われる動作モードでは、表示ドライバ６０は、対向電極電荷蓄積用スイッチＶＳＷを非導通状態のまま制御を行う。また、上記の動作モードのうち、対向電極電荷蓄積用スイッチＶＳＷ及びソース電荷蓄積用スイッチＣＳＷのオンオフ制御による電荷再利用が行われる動作モードでは、表示ドライバ６０は、ノード短絡スイッチＨＳＷを非導通状態のまま制御を行う。プリチャージを行う場合には、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮを共用ライン側（ソース短絡スイッチを導通状態）、ソース電荷蓄積用スイッチＣＳＷを導通状態、ノード短絡スイッチＨＳＷを非導通状態のまま制御を行う。
【００７３】
これら各スイッチの詳細な制御例については、後述する。
【００７４】
このとき、表示ドライバ６０は、電源回路５０によって求められた表示パネル１２の負荷に応じて決められた期間を、電荷再利用期間として上述の電荷の再利用制御を行う。また、表示ドライバ６０は、電源回路５０によって求められた表示パネル１２の負荷に応じて決められた期間を、プリチャージ期間として上述のプリチャージ制御を行う。そのため、電源回路５０は、表示パネル１２に設けられた対向電極接続ポイントＣＥＰを介して該対向電極接続ポイントＣＥＰと電気的に接続された対向電極ＣＥに対向電極電圧ＶＣＯＭを供給する。そして、電源回路５０は、表示パネル１２に設けられ対向電極ＣＥと電気的に接続された対向電極負荷測定用接続ポイントＣＺＰを介して測定用信号ＦＢＣを受け、該測定用信号ＦＢＣを用いて表示パネル１２の負荷を求める。
【００７５】
ここで、対向電極負荷測定用接続ポイントＣＺＰは、対向電極接続ポイントＣＥＰとは別個に表示パネル１２に設けられている。より具体的には、対向電極負荷測定用接続ポイントＣＺＰは、対向電極接続ポイントＣＥＰを基準に、対向電極ＣＥの負荷が最大となるように表示パネル１２に設けられることが望ましい。このような対向電極負荷測定用接続ポイントＣＺＰからの測定用信号ＦＢＣを用いることで、測定用信号ＦＢＣの遅延時間が大きくなり、確実に対向電極ＣＥの負荷（表示パネル１２の負荷）を求めることができるようになる。
【００７６】
なお、図１では、液晶装置１０が表示コントローラ４０を含む構成になっているが、表示コントローラ４０を液晶装置１０の外部に設けてもよい。或いは、表示コントローラ４０と共にホストを液晶装置１０に含めるようにしてもよい。また、ソースドライバ２０、ゲートドライバ３０、表示コントローラ４０、電源回路５０、ソース電圧設定回路７０の一部又は全部を表示パネル１２上に形成してもよい。
【００７７】
図３に、本実施形態における液晶装置の他の構成例のブロック図を示す。
【００７８】
図３では、表示パネル１２上（パネル基板上）に、ソースドライバ２０、ゲートドライバ３０及び電源回路５０を含む表示ドライバ６０が形成されている。このように表示パネル１２は、複数のゲート線と、複数のソース線と、複数のゲート線の各ゲート線及び複数のソース線の各ソース線とにより特定される複数のスイッチ素子と、各画素電極が各スイッチ素子に接続された複数の画素電極と、複数のソース線を駆動するソースドライバと、複数のゲート線を走査するゲートドライバとを含むように構成することができる。表示パネル１２の画素形成領域４４に、複数の画素が形成されている。各画素は、ソースにソース線が接続されゲートにゲート線が接続されたＴＦＴ（スイッチ素子）と、該ＴＦＴのドレインに接続された画素電極とを含むことができる。
【００７９】
なお図３では、表示パネル１２上においてゲートドライバ３０が省略された構成であってもよい。
【００８０】
２．  パネル負荷の測定
図４に、本実施形態における表示パネル１２の負荷を測定するための構成要部を示す。図４において、図１又は図３と同一部分には同一符号を付し、適宜説明を省略する。
【００８１】
図４において、電源回路５０は、対向電極駆動部１００と、パネル負荷測定部１１０とを含む。
【００８２】
対向電極駆動部１００は、表示パネル１２の対向電極ＣＥを駆動する。即ち、対向電極駆動部１００は、極性反転駆動により、対向電極ＣＥに対し、高電位側電圧ＶＣＯＭＨと低電位側電圧ＶＣＯＭＬとを周期的に繰り返す対向電極電圧ＶＣＯＭを供給する。このとき、対向電極駆動部１００は、表示パネル１２の対向電極接続ポイントＣＥＰを介して、対向電極電圧ＶＣＯＭを対向電極ＣＥに供給する。
【００８３】
パネル負荷測定部１１０は、表示パネル１２からの測定用信号ＦＢＣを受け、測定用信号ＦＢＣの遅延時間に基づいて表示パネル１２の負荷を求める。
【００８４】
図５に、図４の測定用信号ＦＢＣの遅延時間の説明図を示す。
【００８５】
対向電極電圧ＶＣＯＭの電位は、極性反転信号ＰＯＬにより規定されたタイミングで、高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬに切り替えられる。パネル負荷測定部１１０は、極性反転信号ＰＯＬの変化タイミングを対向電極電圧ＶＣＯＭの変化タイミングとし、対向電極電圧ＶＣＯＭの変化タイミングを基準に、測定用信号ＦＢＣの電圧が所与の閾値電圧ＶＴＨｃ（例えば測定用信号ＦＢＣの振幅の２分の１の電圧）に達するまでの時間を遅延時間Δｔ１として求める。
【００８６】
パネル負荷測定部１１０は、予め遅延時間に対応して電荷再利用期間を規定する制御信号ｔＥＱとプリチャージ期間を規定する制御信号ｔＰＲとを記憶しておき、図５のように求められた遅延時間Δｔ１に対応した制御信号ｔＥＱ、ｔＰＲを出力する。ソースドライバ２０は、制御信号ｔＥＱ、ｔＰＲに対応した期間だけ電荷の再利用制御及びプリチャージ制御を行う。
【００８７】
なお、図５では、対向電極電圧ＶＣＯＭの立ち上がりタイミングを例に説明したが、対向電極電圧ＶＣＯＭの立ち下がりタイミングでも同様である。
【００８８】
図６に、図４のパネル負荷測定部１１０の構成例のブロック図を示す。
【００８９】
パネル負荷測定部１１０は、コンパレータ１１２、カウンタ１１４、期間テーブル１１６を含むことができる。コンパレータ１１２は、測定用信号ＦＢＣの電圧と閾値電圧ＶＴＨｃとを比較し、例えば測定用信号ＦＢＣの電圧が閾値電圧ＶＴＨｃに達したときパルスを出力する。カウンタ１１４は、基準クロックに同期してカウント値をカウントアップする。カウンタ１１４は、極性反転信号ＰＯＬの立ち上がりエッジ及び立ち下がりエッジで、カウント値を初期化する。また、カウンタ１１４は、コンパレータ１１２からのパルスで、カウント値をラッチし、カウント値ＣＮＴとして期間テーブル１１６に出力する。
【００９０】
図７に、図６の期間テーブル１１６の構成の概要を示す。
【００９１】
期間テーブル１１６には、予めカウンタ１１４からのカウント値ＣＮＴ毎に、電荷再利用期間の長さ、プリチャージ期間の長さが記憶されており、カウンタ１１４からのカウント値ＣＮＴに応じて、電荷再利用期間を規定する制御信号ｔＥＱ、プリチャージ期間を規定する制御信号ｔＰＲを出力する。このように、期間テーブル１１６は、対向電極ＣＥの負荷に対応する遅延時間をカウンタ１１４のカウント値としてみなし、該カウント値に対応した電荷再利用期間及びプリチャージ期間でソース線の駆動制御に寄与できるようになっている。
【００９２】
なお、図７では、期間テーブル１１６には、予めカウンタ１１４からのカウント値ＣＮＴ毎に、プリチャージ期間にソース線に供給されるプリチャージ電圧ＰＶが記憶されており、カウンタ１１４からのカウント値ＣＮＴに応じて、プリチャージ電圧を指定する制御信号を出力できるようになっている。従って、期間テーブル１１６は、対向電極ＣＥの負荷に対応する遅延時間をカウンタ１１４のカウント値としてみなし、該カウント値に対応してプリチャージ電圧を変更できるようになっている。
【００９３】
また、図７では、電荷再利用期間及びプリチャージ期間を指定しているものとして示したが、電荷再利用期間及びプリチャージ期間のいずれか一方であってもよい。また、プリチャージ期間が指定されていても、プリチャージ電圧を固定的に与えるようにしてもよい。
【００９４】
以上のように、パネル負荷測定部１１０は、対向電極電圧ＶＣＯＭの変化タイミングを基準に、測定用信号ＦＢＣが所定の閾値電圧ＶＴＨｃ（閾値）に達するまでに要した時間に対応した負荷を、表示パネル１２の負荷として求めることができる。従って、対向電極負荷測定用接続ポイントＣＺＰが、対向電極接続ポイントＣＥＰから見て対向電極ＣＥの負荷が最大となるように設けられていることで、簡単且つ確実に遅延時間Δｔ１を求めることができ、その結果、より高精度に表示パネル１２の負荷を求めることができるようになる。
【００９５】
３．  具体的な構成例
次に、本実施形態における表示ドライバ６０の具体的な構成例について説明する。
【００９６】
３．１  ソースドライバ
図８及び図９に、図１又は図３のソースドライバ２０の構成例のブロック図を示す。
【００９７】
ソースドライバ２０は、シフトレジスタ２２、ラインラッチ２４、２６、基準電圧発生回路２７、ＤＡＣ２８（Digital-to-Analog Converter）（広義にはデータ電圧生成回路）、出力バッファ２９、電荷再利用制御部１５０、プリチャージ制御部１６０を含む。
【００９８】
シフトレジスタ２２は、各ソース線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ２２は、クロック信号ＣＬＫに同期してイネーブル入出力信号ＥＩＯを保持すると、順次クロック信号ＣＬＫに同期して隣接するフリップフロップにイネーブル入出力信号ＥＩＯをシフトする。
【００９９】
ラインラッチ２４には、表示コントローラ４０から例えば１８ビット（６ビット（階調データ）×３（ＲＧＢ各色））単位で階調データ（ＤＩＯ）が入力される。ラインラッチ２４は、この階調データ（ＤＩＯ）を、シフトレジスタ２２の各フリップフロップで順次シフトされたイネーブル入出力信号ＥＩＯに同期してラッチする。
【０１００】
ラインラッチ２６は、表示コントローラ４０から供給される水平同期信号ＬＰに同期して、ラインラッチ２４でラッチされた１水平走査単位の階調データをラッチする。
【０１０１】
基準電圧発生回路２７は、６４種類の基準電圧を生成する。基準電圧発生回路２７によって生成された６４種類の基準電圧は、ＤＡＣ２８に供給される。
【０１０２】
ＤＡＣ（データ電圧生成回路）２８は、各ソース線に供給すべきアナログのデータ電圧を生成する。具体的にはＤＡＣ２８は、ラインラッチ２６からのデジタルの階調データに基づいて、基準電圧発生回路２７からの基準電圧のいずれかを選択し、デジタルの階調データに対応するアナログのデータ電圧を出力する。
【０１０３】
出力バッファ２９は、ＤＡＣ２８からのデータ電圧をバッファリングしてソース線に出力し、ソース線を駆動する。具体的には、出力バッファ２９は、各ソース線毎に設けられたボルテージフォロワ接続の演算増幅回路を含む演算増幅回路ブロックＯＰＣ１〜ＯＰＣＮを含み、これらの各演算増幅回路ブロックが、ＤＡＣ２８からのデータ電圧をインピーダンス変換して、各ソース線に出力する。なお、出力バッファ２９は、図１又は図３のソース出力切替回路（又はソース短絡スイッチ）を有し、各ソース出力切替回路が各演算増幅回路ブロックの出力に設けられている。
【０１０４】
電荷再利用制御部１５０は、制御信号ｔＥＱにより規定された期間だけ、上述の電荷の再利用制御を行うための制御信号を生成し、出力バッファ２９に出力する。プリチャージ制御部１６０は制御信号ｔＰＲにより規定された期間だけ、上述のプリチャージ制御を行うための制御信号を生成し、出力バッファ２９に出力する。
【０１０５】
なお、図８では、デジタルの階調データをデジタル・アナログ変換して、出力バッファ２９を介してソース線に出力する構成を採用しているが、アナログの映像信号をサンプル・ホールドして、出力バッファ２９を介してソース線に出力する構成を採用することもできる。
【０１０６】
基準電圧発生回路２７は、電源回路５０によって生成される両端の電圧ＶＤＤＨ、ＶＳＳＨを抵抗分割して６４種類の基準電圧を生成する。各基準電圧は、６ビットの階調データにより表される各階調値に対応している。各基準電圧は、ソース線Ｓ１〜ＳＮの各ソース線に共通に供給される。
【０１０７】
ＤＡＣ２８は、ソース線毎に設けられたデコーダを含み、各デコーダは、階調データに対応した基準電圧を演算増幅回路ブロックＯＰＣ１〜ＯＰＣＮに出力する。
【０１０８】
図８及び図９では、階調データが１ラインずつ供給される場合の構成例を示したが、表示ドライバ６０が、少なくとも１画面分の階調データを記憶する表示メモリを内蔵してもよい。
【０１０９】
３．２  ゲートドライバ
図１０に、図１又は図３のゲートドライバ３０の構成例を示す。
【０１１０】
ゲートドライバ３０は、アドレス生成回路３２、アドレスデコーダ３４、レベルシフタ３６、出力回路３８を含む。
【０１１１】
アドレス生成回路３２は、ゲート線Ｇ１〜ＧＭのうち選択すべきゲート線に対応したアドレスを生成する。アドレス生成回路３２は、ゲート線Ｇ１〜ＧＭを１本ずつ選択して走査するようにアドレスを生成することができる。アドレス生成回路３２は、表示コントローラ４０からの垂直同期信号に同期して１垂直走査期間が開始されると、水平同期信号に同期して１ラインが選択されるようにアドレスを生成する。
【０１１２】
アドレスデコーダ３４は、アドレス生成回路３２によって生成されたアドレスをデコードし、そのデコード結果に基づいてゲート線Ｇ１〜ＧＭに対応したデコード信号線を選択する。
【０１１３】
レベルシフタ３６は、アドレスデコーダ３４からのデコード信号線の信号の電圧レベルを、表示パネル１２の液晶素子とＴＦＴのトランジスタ能力とに応じた電圧レベルにシフトする。この電圧レベルとしては、高い電圧レベルが必要とされるため、他のロジック回路部とは異なる高耐圧プロセスが用いられる。
【０１１４】
出力回路３８は、レベルシフタ３６によってシフトされた走査電圧をバッファリングしてゲート線に出力し、ゲート線を駆動する。
【０１１５】
３．３  電源回路
図１１に、図１又は図３の電源回路５０の構成例を示す。
【０１１６】
電源回路５０は、正方向２倍昇圧回路５２、走査電圧生成回路５４、対向電極電圧生成回路（広義には対向電極駆動部）５６、パネル負荷測定部５８を含む。対向電極電圧生成回路５６は、図４の対向電極駆動部１００の機能を実現する。パネル負荷測定部５８は、図４のパネル負荷測定部１１０の機能を実現する。このような電源回路５０には、システム接地電源電圧ＶＳＳ及びシステム電源電圧ＶＤＤが供給される。
【０１１７】
正方向２倍昇圧回路５２には、システム接地電源電圧ＶＳＳ及びシステム電源電圧ＶＤＤが供給される。そして正方向２倍昇圧回路５２は、システム接地電源電圧ＶＳＳを基準に、システム電源電圧ＶＤＤを正方向に２倍に昇圧した電源電圧ＶＤＤＨＳを生成する。即ち正方向２倍昇圧回路５２は、システム接地電源電圧ＶＳＳとシステム電源電圧ＶＤＤとの間の電圧差を２倍に昇圧する。このような正方向２倍昇圧回路５２は、公知のチャージポンプ回路により構成できる。電源電圧ＶＤＤＨＳは、ソースドライバ２０、走査電圧生成回路５４や対向電極電圧生成回路５６に供給される。なお正方向２倍昇圧回路５２は、２倍以上の昇圧倍率で昇圧後にレギュレータで電圧レベルを調整して、システム電源電圧ＶＤＤを正方向に２倍に昇圧した電源電圧ＶＤＤＨＳを出力することが望ましい。
【０１１８】
走査電圧生成回路５４には、システム接地電源電圧ＶＳＳ及び電源電圧ＶＤＤＨＳが供給される。そして走査電圧生成回路５４は、走査電圧を生成する。走査電圧は、ゲートドライバ３０によって選択されるゲート線に印加される電圧である。この走査電圧の高電位側電圧はＶＤＤＨＧであり、低電位側電圧はＶＥＥである。
【０１１９】
対向電極電圧生成回路５６は、対向電極電圧ＶＣＯＭを生成する。対向電極電圧生成回路５６は、極性反転信号ＰＯＬに基づいて、高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬを、対向電極電圧ＶＣＯＭとして出力する。極性反転信号ＰＯＬは、極性反転タイミングに合わせて表示コントローラ４０によって生成される。
【０１２０】
パネル負荷測定部５８は、図６で示したように測定用信号ＦＢＣに基づいて表示パネル１２の負荷を求め、該負荷に応じて制御信号ｔＥＱ、ｔＰＲを出力する。
【０１２１】
図１２に、図１又は図３の表示パネル１２の駆動波形の一例を示す。
【０１２２】
ソース線には、階調データの階調値に応じた階調電圧ＤＬＶが印加される。図１２では、システム接地電源電圧ＶＳＳ（＝０Ｖ）を基準に、５Ｖの振幅の階調電圧ＤＬＶが印加されている。
【０１２３】
ゲート線には、非選択時において低電位側電圧ＶＥＥ（＝−１０Ｖ）、選択時において高電位側電圧ＶＤＤＨＧ（＝１５Ｖ）の走査電圧ＧＬＶが印加される。
【０１２４】
対向電極ＣＥには、高電位側電圧ＶＣＯＭＨ（＝３Ｖ）、低電位側電圧ＶＣＯＭＬ（＝−２Ｖ）の対向電極電圧ＶＣＯＭが印加される。そして所与の電圧を基準とした対向電極電圧ＶＣＯＭの電圧レベルの極性が、極性反転タイミングに合わせて反転している。図１２では、いわゆる走査ライン反転駆動時の対向電極電圧ＶＣＯＭの波形を示している。この極性反転タイミングに合わせて、ソース線の階調電圧ＤＬＶもまた、所与の電圧を基準に、その極性が反転している。
【０１２５】
ところで液晶素子は、直流電圧を長時間印加すると劣化するという性質がある。このため、液晶素子に印加する電圧の極性を所定期間毎に反転させる駆動方式が必要になる。このような駆動方式としては、フレーム反転駆動、走査（ゲート）ライン反転駆動、データ（ソース）ライン反転駆動、ドット反転駆動等がある。
【０１２６】
このうち、フレーム反転駆動は、消費電力は低いが、画質がそれほど良くないという不利点がある。また、データライン反転駆動、ドット反転駆動は、画質は良いが、表示パネルの駆動に高い電圧が必要になるという不利点がある。
【０１２７】
また、走査ライン反転駆動では、液晶素子に印加される電圧が走査期間毎（ゲート線毎）に極性反転される。例えば、第１の走査期間（ゲート線）では正極性の電圧が液晶素子に印加され、第２の走査期間では負極性の電圧が印加され、第３の走査期間では正極性の電圧が印加される。一方、次のフレームにおいては、今度は、第１の走査期間では負極性の電圧が液晶素子に印加され、第２の走査期間では正極性の電圧が印加され、第３の走査期間では負極性の電圧が印加されるようになる。
【０１２８】
そして、この走査ライン反転駆動では、対向電極ＣＥの対向電極電圧ＶＣＯＭの電圧レベルが走査期間毎に極性反転される。
【０１２９】
より具体的には図１３に示すように、正極の期間Ｔ１（第１の期間）では対向電極電圧ＶＣＯＭの電圧レベルは低電位側電圧ＶＣＯＭＬになり、負極の期間Ｔ２（第２の期間）では高電位側電圧ＶＣＯＭＨになる。そして、このタイミングに合わせてソース線に印加される階調電圧も、その極性が反転する。なお、低電位側電圧ＶＣＯＭＬは、所与の電圧レベルを基準として高電位側電圧ＶＣＯＭＨの極性を反転した電圧レベルである。
【０１３０】
ここで、正極の期間Ｔ１は、ソース線の階調電圧が供給された画素電極の電圧レベルが対向電極ＣＥの電圧レベルよりも高くなる期間である。この期間Ｔ１では液晶素子に正極性の電圧が印加されることになる。一方、負極の期間Ｔ２は、ソース線の階調電圧が供給された画素電極の電圧レベルが対向電極ＣＥの電圧レベルよりも低くなる期間である。この期間Ｔ２では液晶素子に負極性の電圧が印加されることになる。
【０１３１】
このように対向電極電圧ＶＣＯＭを極性反転することで、表示パネルの駆動に必要な電圧を低くすることができる。これにより、駆動回路の耐圧を低くでき、駆動回路の製造プロセスの簡素化、低コスト化を図ることができる。
【０１３２】
４．  本実施形態の電荷の再利用及びプリチャージ
次に、図１又は図３の構成において、本実施形態における電荷の再利用制御及びプリチャージ制御について説明する。
【０１３３】
図１４に、本実施形態の表示ドライバ６０の構成要部を示す。
【０１３４】
図１４において、図１又は図３と同一部分には同一符号を付し、適宜説明を省略する。なお、図１４では、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮのうちソース出力切替回路ＳＳＷｊ（１≦ｊ≦Ｎ、ｊは整数）、ＳＳＷｋ（１≦ｋ≦Ｎ、ｋ≠ｊ、ｋは整数）のみを示しているが、他のソース出力切替回路も同様の構成を有している。また図１４では、各ソース出力切替回路は、ソース短絡スイッチを含むものとする。
【０１３５】
第１のソース短絡回路としてのソース出力切替回路ＳＳＷｊのソース短絡スイッチは、ソース線Ｓｊ（ソース線Ｓｊを駆動するソース出力用演算増幅器の出力）とソース短絡ノードＳＶＮＤ（共用ラインＣＯＬ）との間に設けられている。第２のソース短絡回路としてのソース出力切替回路ＳＳＷｋのソース短絡スイッチは、ソース線Ｓｋ（ソース線Ｓｋを駆動するソース出力用演算増幅器の出力）とソース短絡ノードＳＶＮＤ（共用ラインＣＯＬ）との間に設けられている。
【０１３６】
ソース電荷蓄積用スイッチＣＳＷは、第２の容量素子（ソース用キャパシタ）ＣＣＳの一端が接続されるソース電荷蓄積ノードＣ２ＮＤとソース短絡ノードＳＶＮＤ（共用ラインＣＯＬ）との間に設けられている。
【０１３７】
ノード短絡スイッチＨＳＷは、表示パネル１２（電気光学装置）の画素電極と電気光学素子（液晶素子）を挟んで設けられる対向電極ＣＥに出力される電圧が印加される対向電極電圧出力ノードＶＮＤとソース短絡ノードＳＶＮＤとの間に設けられている。
【０１３８】
ソース電圧設定回路７０は、例えばボルテージフォロワ接続された演算増幅器ＯＰＳと、演算増幅器ＯＰＳの出力と第２の容量素子接続用端子ＴＬ２との間に電圧設定スイッチ（電圧設定スイッチ回路）ＰＳＷとを含むことができる。演算増幅器ＯＰＳの出力をハイインピーダンス状態に設定する出力イネーブル制御を行う場合には、電圧設定スイッチＰＳＷが不要な構成を採用することができる。なお、演算増幅器ＯＰＳの出力電圧が、第１の容量素子ＣＣＳの一端に供給される構成を有しているので、演算増幅器ＯＰＳの発振防止の効果も得ることができる。
【０１３９】
演算増幅器ＯＰＳの入力には、ソース線Ｓ１〜ＳＮに供給されるソース電圧の最高電圧と最低電圧との間で任意に設定可能な電圧（プリチャージ用電圧）が供給される。このような電圧として、電気光学装置としての表示パネル１２のオフ電圧を採用することができるが、図７に示すように表示パネル１２の負荷に応じて変更された電圧であることが望ましい。なお、オフ電圧とは、液晶素子を介した画素電極と対向電極との電圧が、所与の閾値より低く画素の透過率をほぼ０にするような電圧である。
【０１４０】
演算増幅器ＯＰＳは、該電圧をインピーダンス変換して出力電圧をソース電荷蓄積ノードＣ２ＮＤに供給することができる。このような演算増幅器ＯＰＳの高電位側電源電圧としてシステム電源電圧ＶＤＤが供給され、演算増幅器ＯＰＳの低電位側電源電圧としてシステム接地電源電圧ＶＳＳが供給される。
【０１４１】
一方、ソース線Ｓｊに対応した階調電圧に基づいてソース線Ｓｊを駆動する演算増幅回路ブロックＯＰＣｊは、ソース出力用演算増幅器（第１のソース出力用演算増幅器）を含む。このソース出力用演算増幅器の高電位側電源電圧として高電位側電源電圧ＶＤＤＨＳが供給され、このソース出力用演算増幅器の低電位側電源電圧としてシステム接地電源電圧ＶＳＳが供給される。またソース線Ｓｋに対応した階調電圧に基づいてソース線Ｓｋを駆動する演算増幅回路ブロックＯＰＣｋは、ソース出力用演算増幅器（第２のソース出力用演算増幅器）を含む。このソース出力用演算増幅器の高電位側電源電圧として高電位側電源電圧ＶＤＤＨＳが供給され、このソース出力用演算増幅器の低電位側電源電圧としてシステム接地電源電圧ＶＳＳが供給される。
【０１４２】
ここで、高電位側電源電圧ＶＤＤＨＳは、ソース電圧設定回路７０の演算増幅器ＯＰＳの高電位側の電源電圧ＶＤＤを昇圧した電圧である。
【０１４３】
図１５に、電源電圧ＶＤＤ、ＶＤＤＨＳの関係を示す。
【０１４４】
電源回路５０の正方向２倍昇圧回路５２は、システム電源電圧ＶＤＤとシステム接地電源電圧ＶＳＳとの間の電圧を、システム接地電源電圧ＶＳＳを基準に正方向に２倍に昇圧した電源電圧ＶＤＤＨＳを生成する。
【０１４５】
ここで、演算増幅器ＯＰＳがその出力から所定の電荷Ｑを充電又は放電する場合の消費電力Ｐ１と、演算増幅回路ブロックＯＰＣｊ（ＯＰＣｋ）の演算増幅器がその出力から電荷量Ｑを充電又は放電する場合の消費電力Ｐ２とを考える。電源電圧ＶＤＤＨＳが高電位側電源電圧として供給される演算増幅回路ブロックＯＰＣｊ（ＯＰＣｋ）の演算増幅器が所定電流Ｉを駆動する場合、電源電圧ＶＤＤが高電位側電源電圧として供給される演算増幅器ＯＰＳがその出力に所定電流Ｉを駆動する場合に比べて消費電流が２分の１となる。これは、電源電圧ＶＤＤが、電源電圧ＶＤＤＨＳの２分の１だからである。即ち、Ｐ１は、Ｐ２の２分の１となる。特に、電源電圧ＶＤＤＨＳが供給される電源線から充放電される電荷は、電源電圧ＶＤＤが供給される電源線から充放電されるため、上記のようにすることで消費電力を低減できる。
【０１４６】
ところで本実施形態では、表示ドライバ６０又は表示パネル１２が、図示しない動作モード設定レジスタを含み、該動作モード設定レジスタの制御データに対応した動作モードで電荷再利用の制御及びプリチャージ制御を行う。或いは、表示ドライバ６０又は表示パネル１２が、図示しない動作モード設定端子（外部設定端子）を含み、外部から該動作モード設定端子に与えられる信号状態に対応した動作モードで電荷再利用の制御及びプリチャージ制御を行う。
【０１４７】
図１６に、本実施形態の表示ドライバ６０の制御例の説明図を示す。
【０１４８】
本実施形態では、図１４に示す各種スイッチのスイッチ制御を行うことで、対向電極を駆動する際に電荷の再利用を行ったり、ソース線を駆動する際に電荷の再利用やプリチャージを行ったりすることができる。そして、電荷再利用の制御が行われる電荷再利用期間は、電源回路５０によって求められた表示パネル１２の負荷に応じて定められる。また、プリチャージ制御が行われるプリチャージ期間は、電源回路５０によって求められた表示パネル１２の負荷に応じて定められる。ソースドライバ２０の電荷再利用制御部１５０及びプリチャージ制御部１６０が、制御信号ｔＥＱ、ｔＰＲにより規定される各期間において、図１４の各スイッチをオン又はオフとなるようなスイッチ制御信号を生成する。
【０１４９】
そして本実施形態における表示ドライバ６０は、動作モード設定レジスタにより設定された制御データにより、以下の第１〜第４の制御方式のいずれかで指定された制御を行う。
【０１５０】
第１の制御方式では、表示ドライバ６０は、対向電極を駆動するのに先立って、第１の動作モードで電荷の再利用を行う。また、表示ドライバ６０は、ソース線を駆動するのに先立って、第１の動作モードで電荷の再利用を行った後に、ソース線のプリチャージを行い、その後、階調データに対応した階調電圧を用いてソース線を駆動する。
【０１５１】
第２の制御方式では、表示ドライバ６０は、対向電極を駆動するのに先立って、第２の動作モードで電荷の再利用を行う。また、表示ドライバ６０は、ソース線を駆動するのに先立って、第２の動作モードで電荷の再利用を行った後に、ソース線のプリチャージを行い、その後、階調データに対応した階調電圧を用いてソース線を駆動する。
【０１５２】
第３の制御方式では、表示ドライバ６０は、対向電極を駆動するのに先立って、第２の動作モードで電荷の再利用を行う。また、ソース線を駆動するのに先立って、表示ドライバ６０は、電荷の再利用を行うことなくソース線のプリチャージを行い、その後、階調データに対応した階調電圧を用いてソース線を駆動する。
【０１５３】
第４の制御方式では、表示ドライバ６０は、対向電極を駆動するのに先立って電荷の再利用を行わない。その一方、表示ドライバ６０は、ソース線を駆動するのに先立って、電荷の再利用を行うことなくソース線のプリチャージを行い、その後、階調データに対応した階調電圧を用いてソース線を駆動する。
【０１５４】
４．１  第１の制御方式
図１７に、図１６の第１の制御方式の制御タイミングの一例を示す。
【０１５５】
図１７では、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮの各ソース出力切替回路がソース短絡スイッチを含むものとし、各ソース出力切替回路の制御状態として各ソース出力切替回路が含むソース短絡スイッチの制御状態を示す。また、図１７において、各スイッチの「オン」はスイッチが導通状態であることを示し、各スイッチの「オフ」はスイッチが非導通状態であることを示す。
【０１５６】
第１の制御方式では、階調データに対応した階調電圧に基づいてソース出力用演算増幅器がソース線を駆動する駆動期間に先立って、電荷再利用期間及びプリチャージ期間が設けられる。
【０１５７】
電荷再利用期間では、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮがオン（より詳細にはソース出力切替回路ＳＳＷ１〜ＳＳＷＮの各ソース出力切替回路のソース短絡スイッチがオン）、ソース電荷蓄積用スイッチＣＳＷがオフ、対向電極電荷蓄積用スイッチＶＳＷがオフ、ノード短絡スイッチＨＳＷがオン、電圧設定スイッチＰＳＷがオフに設定される。即ち、図１４ではソース出力切替回路ＳＳＷｊ、ＳＳＷｋのソース短絡スイッチ回路、ノード短絡スイッチＨＳＷがオン、ソース電荷蓄積用スイッチＣＳＷがオフ、対向電極電荷蓄積用スイッチＶＳＷがオフ、電圧設定スイッチＰＳＷがオフに設定される。
【０１５８】
この結果、電荷再利用期間では、ソース線Ｓ１〜ＳＮと共用ラインＣＯＬとが短絡されると共に、対向電極電圧出力ノードＶＮＤとソース短絡ノードＳＶＮＤとが短絡される。従って、ソース線Ｓ１〜ＳＮと対向電極とが同電位となるように電荷が移動することで、電荷の再利用が行われる。
【０１５９】
次に、プリチャージ期間では、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮがオン（より詳細にはソース出力切替回路ＳＳＷ１〜ＳＳＷＮの各ソース出力切替回路のソース短絡スイッチがオン）、ソース電荷蓄積用スイッチＣＳＷがオン、対向電極電荷蓄積用スイッチＶＳＷがオフ、ノード短絡スイッチＨＳＷがオフ、電圧設定スイッチＰＳＷがオンに設定される。即ち、図１４では、ソース出力切替回路ＳＳＷｊ、ＳＳＷｋのソース短絡スイッチがオン、ノード短絡スイッチＨＳＷがオフ、ソース電荷蓄積用スイッチＣＳＷがオン、対向電極電荷蓄積用スイッチＶＳＷがオフに設定される。そして、ソース電圧設定回路７０が、ソース電荷蓄積ノードＣ２ＮＤにプリチャージ電圧ＰＶを供給する。
【０１６０】
この結果、プリチャージ電圧が、共用ラインＣＯＬを介してソース線Ｓ１〜ＳＮに印加される。
【０１６１】
プリチャージ期間後の駆動期間では、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮがオフ（より詳細にはソース出力切替回路ＳＳＷ１〜ＳＳＷＮの各ソース出力切替回路のソース短絡スイッチがオフ）、ソース電荷蓄積用スイッチＣＳＷがオフ、対向電極電荷蓄積用スイッチＶＳＷがオフ、ノード短絡スイッチＨＳＷがオフ、電圧設定スイッチＰＳＷがオフに設定される。そして、演算増幅回路ブロックＯＰＣ１〜ＯＰＣＮが、階調データに対応した階調電圧をソース線Ｓ１〜ＳＮに供給する。
【０１６２】
図１８に、第１の制御方式で制御される液晶装置１０の動作例の波形図を示す。
【０１６３】
図１８では、ゲート線ＧＫ、ＧＫ＋１、ソース線Ｓｊ及び対向電極ＣＥの電位の変化を示しているが、他のゲート線、ソース線も同様である。図１８において、ゲート線ＧＫに接続される画素の選択期間である１水平走査期間（１Ｈ）内に、ゲート線ＧＫに走査電圧が印加され、ゲート線ＧＫ＋１に接続される画素の選択期間である１水平走査期間内に、ゲート線ＧＫ＋１に走査電圧が印加される。そして、各水平走査期間は、電荷再利用期間とプリチャージ期間と駆動期間とを含む。
【０１６４】
電荷再利用期間（ＴＴ１）では、ソース出力切替回路ＳＳＷｊ、ＳＳＷｋにおいて、ソース線Ｓｊ、Ｓｋが、第２の容量素子接続ノードを含む共用ラインＣＯＬにそれぞれ電気的に接続される。また、ソース電荷蓄積用スイッチＣＳＷ、対向電極電荷蓄積用スイッチＶＳＷ及び電圧設定スイッチＰＳＷが非導通状態のままノード短絡スイッチＨＳＷが導通状態となり、共用ラインＣＯＬが対向電極電圧生成回路の出力（対向電極電圧ＶＣＯＭが供給される対向電極電圧出力ノード）と電気的に接続される。そのため、電荷再利用期間では、共用ラインＣＯＬとソース線Ｓｊ、Ｓｋが電気的に接続されており、ソース線Ｓｊ、Ｓｋと対向電極ＣＥとが同電位となり、電荷保存の法則に従って、ソース線Ｓｊ、Ｓｋの寄生容量に蓄積された電荷が対向電極ＣＥに電荷を補充したり、或いは対向電極ＣＥに蓄積された電荷がソース線Ｓｊ、Ｓｋの寄生容量に補充されたりする。即ち、電荷再利用期間では、電源回路５０からの電荷の補充を一切行うことなく、ソース線及び対向電極ＣＥの電位を変化させる。
【０１６５】
次に、電荷再利用期間後のプリチャージ期間（ＴＴ２）では、電荷再利用期間と同様に、ソース出力切替回路ＳＳＷｊ、ＳＳＷｋにおいて、ソース線Ｓｊ、Ｓｋが、第２の容量素子接続ノードを含む共用ラインＣＯＬにそれぞれ電気的に接続される。また、ソース電荷蓄積用スイッチＣＳＷ及び電圧設定スイッチＰＳＷが導通状態に設定されると共に、ノード短絡スイッチＨＳＷが非導通状態に設定される。そのため、プリチャージ期間では、対向電極ＣＥは、例えば高電位側電圧ＶＣＯＭＨが供給される。一方、共用ラインＣＯＬには、プリチャージ電圧ＰＶが供給される。プリチャージ期間でも、共用ラインＣＯＬはソース線Ｓｊ、Ｓｋと電気的に接続されるため、ソース線Ｓｊ、Ｓｋにはプリチャージ電圧ＰＶが供給される。
【０１６６】
このとき、電荷再利用期間ＴＴ１における変化後の電位を基準に、各ソース線がプリチャージ電圧ＰＶの電位になるまで、ソース電圧設定回路７０がソース線の電荷の充放電を行う。従って、電荷再利用期間後のプリチャージ期間では、ソース電圧設定回路７０が変化させるべきソース線の電圧が低くて済む場合が多い。即ち、直前の水平走査期間（ゲート線ＧＫ−１に接続される画素の選択期間）のソース線の電位を基準に、そのまま当該水平走査期間（ゲート線ＧＫに接続される画素の選択期間）のソース線の電位を設定しようとすると、図１８に示すようにΔＶｓ０１だけソース電圧設定回路７０がソース線の電荷を充放電する必要がある。これに対して、上述の電荷再利用期間を設けることで、図１８に示すようにΔＶｓ０２（ΔＶｓ０２＜ΔＶｓ０１）だけソース電圧設定回路７０がソース線の電荷を充放電すればよい。例えば、図１８に示すように、プリチャージ電圧ＰＶにプリチャージすることで、ソース線から充放電すべき電荷量が増加する場合もあるが、その次の１Ｈのように、ソース線が充放電すべき電荷量を大幅に削減できる場合もある。
【０１６７】
更に、電荷再利用期間だけでは、充分に電荷の充放電ができない場合でも、プリチャージ期間を設けることで、１Ｈ内で終了すべき画素電極の書き込み時間を短縮できるようになる。
【０１６８】
次に、プリチャージ期間後の駆動期間（ＴＴ３）では、ソース出力切替回路ＳＳＷＬ、ＳＳＷＬ＋１において、ソース線ＳＬ、ＳＬ＋１が、ソースドライバ２０の出力バッファの出力にそれぞれ電気的に接続される。また、ソース電荷蓄積用スイッチＣＳＷ、対向電極電荷蓄積用スイッチＶＳＷ及び電圧設定スイッチＰＳＷは、非導通状態に設定される。そして、ノード短絡スイッチＨＳＷが非導通状態に設定される。そのため、駆動期間では、ソース線Ｓｊ、Ｓｋがソースドライバ２０の出力バッファにより駆動される。
【０１６９】
同様に、プリチャージ期間後の駆動期間（ＴＴ３）では、対向電極ＣＥが、電源回路５０の対向電極電圧生成回路５６の出力と電気的に接続される。そのため、駆動期間では、対向電極ＣＥに、対向電極電圧生成回路５６に対向電極電圧ＶＣＯＭが供給される。このとき、電荷再利用期間ＴＴ１における変化後の電位を基準に、高電位側電圧ＶＣＯＭＨになるまで、対向電極電圧生成回路５６が対向電極ＣＥの電荷の充放電を行う。従って、電荷再利用期間後の駆動期間では、対向電極電圧生成回路５６が変化させるべき対向電極ＣＥの電圧が低くて済む。即ち、直前の水平走査期間（ゲート線ＧＫ−１に接続される画素の選択期間）の対向電極ＣＥの電位を基準に、そのまま当該水平走査期間（ゲート線ＧＫに接続される画素の選択期間）の対向電極ＣＥの電位を設定しようとすると、図１８に示すようにΔＶｃ０１だけ対向電極電圧生成回路５６が対向電極ＣＥの電荷を充放電する必要がある。これに対して、上述の電荷再利用期間を設けることで、図１８に示すようにΔＶｃ０２（ΔＶｃ０２＜ΔＶｃ０１）だけ対向電極電圧生成回路５６が対向電極ＣＥの電荷を充放電すればよい。
【０１７０】
即ち、ノード短絡スイッチＨＳＷがオフのまま、対向電極電荷蓄積用スイッチＶＳＷのオン及びオフを繰り返して第１の容量素子ＣＣＶから電荷を充放電することで、電荷の再利用が行われる。
【０１７１】
そして、次の水平走査期間でも、電荷再利用期間とプリチャージ期間と駆動期間とが設けられ、それぞれの期間において同様に行われる。図１８の電荷再利用期間における動作が、第１の動作モードにおける制御である。
【０１７２】
４．２  第２の制御方式
図１９に、図１６の第２の制御方式の制御タイミングの一例を示す。
【０１７３】
図１９では、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮの各ソース出力切替回路がソース短絡スイッチを含むものとし、各ソース出力切替回路の制御状態として各ソース出力切替回路が含むソース短絡スイッチの制御状態を示す。また、図１９において、各スイッチの「オン」はスイッチが導通状態であることを示し、各スイッチの「オフ」はスイッチが非導通状態であることを示す。
【０１７４】
第２の制御方式では、階調データに対応した階調電圧に基づいてソース出力用演算増幅器がソース線を駆動する駆動期間に先立って、電荷再利用期間及びプリチャージ期間が設けられる。
【０１７５】
電荷再利用期間では、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮがオン（より詳細にはソース出力切替回路ＳＳＷ１〜ＳＳＷＮの各ソース出力切替回路のソース短絡スイッチがオン）、ソース電荷蓄積用スイッチＣＳＷがオン、対向電極電荷蓄積用スイッチＶＳＷがオン、ノード短絡スイッチＨＳＷがオフ、電圧設定スイッチＰＳＷがオフに設定される。即ち、図１４ではソース電圧設定回路７０の出力をハイインピーダンス状態に設定したまま、ソース出力切替回路ＳＳＷｊ、ＳＳＷｋのソース短絡スイッチ及びソース電荷蓄積用スイッチＣＳＷがオン、対向電極電荷蓄積用スイッチＶＳＷがオン、ノード短絡スイッチＨＳＷがオフに設定される。
【０１７６】
この結果、電荷再利用期間では、ソース線Ｓ１〜ＳＮと共用ラインＣＯＬとが短絡されると共に、共用ラインＣＯＬが第２の容量素子ＣＣＳの一端と電気的に接続される。また、対向電極電圧出力ノードＶＮＤが、第１の容量素子ＣＣＶの一端と電気的に接続される。従って、ソース線Ｓ１〜ＳＮと第２の容量素子ＣＣＳの一端とが同電位となるように電荷が移動することで、電荷の再利用が行われる。また、対向電極電圧出力ノードＶＮＤと第１の容量素子ＣＣＶの一端とが同電位となるように電荷が移動することで、電荷の再利用が行われる。
【０１７７】
次に、プリチャージ期間では、図１７のプリチャージ期間と同様の制御が行われる。即ち、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮがオン（より詳細にはソース出力切替回路ＳＳＷ１〜ＳＳＷＮの各ソース出力切替回路のソース短絡スイッチがオン）、ソース電荷蓄積用スイッチＣＳＷがオン、対向電極電荷蓄積用スイッチＶＳＷがオフ、ノード短絡スイッチＨＳＷがオフ、電圧設定スイッチＰＳＷがオンに設定される。即ち、図１４では、ソース出力切替回路ＳＳＷｊ、ＳＳＷｋのソース短絡スイッチがオフ、ノード短絡スイッチＨＳＷがオフ、ソース電荷蓄積用スイッチＣＳＷがオン、対向電極電荷蓄積用スイッチＶＳＷがオフに設定される。そして、ソース電圧設定回路７０が、ソース電荷蓄積ノードＣ２ＮＤにプリチャージ電圧ＰＶを供給する。
【０１７８】
この結果、プリチャージ電圧が、共用ラインＣＯＬを介してソース線Ｓ１〜ＳＮに印加される。
【０１７９】
プリチャージ期間後の駆動期間では、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮがオフ（より詳細にはソース出力切替回路ＳＳＷ１〜ＳＳＷＮの各ソース出力切替回路のソース短絡スイッチがオフ）、ソース電荷蓄積用スイッチＣＳＷがオフ、対向電極電荷蓄積用スイッチＶＳＷがオフ、ノード短絡スイッチＨＳＷがオフ、電圧設定スイッチＰＳＷがオフに設定される。そして、演算増幅回路ブロックＯＰＣ１〜ＯＰＣＮが、階調データに対応した階調電圧をソース線Ｓ１〜ＳＮに供給する。
【０１８０】
図２０に、第２の制御方式で制御される液晶装置１０の動作例の波形図を示す。
【０１８１】
図２０では、ゲート線ＧＫ、ＧＫ＋１、ソース線Ｓｊ及び対向電極ＣＥの電位の変化を示しているが、他のゲート線、ソース線も同様である。図２０において、ゲート線ＧＫに接続される画素の選択期間である１水平走査期間（１Ｈ）内に、ゲート線ＧＫに走査電圧が印加され、ゲート線ＧＫ＋１に接続される画素の選択期間である１水平走査期間内に、ゲート線ＧＫ＋１に走査電圧が印加される。そして、各水平走査期間は、電荷再利用期間とプリチャージ期間と駆動期間とを含む。
【０１８２】
電荷再利用期間（ＴＴ１０）では、ソース出力切替回路ＳＳＷｊ、ＳＳＷｋにおいて、ソース線Ｓｊ、Ｓｋが、第２の容量素子接続ノードを含む共用ラインＣＯＬにそれぞれ電気的に接続される。また、ソース電荷蓄積用スイッチＣＳＷが導通状態となり、共用ラインＣＯＬは、第２の容量素子接続用端子ＴＬ２を介して第２の容量素子ＣＣＳの一端と電気的に接続される。また、電圧設定スイッチＰＳＷは非導通状態に設定される。そのため、電荷再利用期間では、第２の容量素子ＣＣＳの一端とソース線Ｓｊ、Ｓｋとが同電位となり、電荷保存の法則に従って、ソース線の寄生容量に蓄積された電荷が第２の容量素子ＣＣＳの一端に電荷を補充したり、或いは第２の容量素子ＣＣＳに蓄積された電荷がソース線Ｓｊ、Ｓｋの寄生容量に補充されたりする。即ち、電荷再利用期間では、電源回路５０からの電荷の補充を一切行うことなく、ソース線の電位を変化させる。
【０１８３】
同様に、電荷再利用期間では、図示しない対向電極電圧生成回路の出力がハイインピーダンス状態に設定され、且つ対向電極電荷蓄積用スイッチＶＳＷが導通状態に設定されるため、対向電極ＣＥが、第１の容量素子接続用端子ＴＬ１を介して第１の容量素子ＣＣＶの一端と電気的に接続される。そのため、電荷再利用期間では、第１の容量素子ＣＣＶの一端と対向電極ＣＥとが同電位となり、対向電極ＣＥの寄生容量に蓄積された電荷が第１の容量素子ＣＣＶの一端に電荷を補充したり、或いは第１の容量素子ＣＣＶに蓄積された電荷が対向電極ＣＥの寄生容量に補充されたりする。即ち、電荷再利用期間では、電源回路５０からの電荷の補充を一切行うことなく、対向電極ＣＥの電位を変化させる。
【０１８４】
次に、電荷再利用期間後のプリチャージ期間（ＴＴ２０）では、電荷再利用期間と同様に、ソース出力切替回路ＳＳＷｊ、ＳＳＷｋにおいて、ソース線Ｓｊ、Ｓｋが、第２の容量素子接続ノードを含む共用ラインＣＯＬにそれぞれ電気的に接続される。また、ソース電荷蓄積用スイッチＣＳＷ及び電圧設定スイッチＰＳＷが導通状態に設定されると共に、ノード短絡スイッチＨＳＷが非導通状態に設定される。そのため、プリチャージ期間では、対向電極ＣＥは、例えば高電位側電圧ＶＣＯＭＨが供給される。一方、共用ラインＣＯＬには、プリチャージ電圧ＰＶが供給される。プリチャージ期間でも、共用ラインＣＯＬはソース線Ｓｊ、Ｓｋと電気的に接続されるため、ソース線Ｓｊ、Ｓｋにはプリチャージ電圧ＰＶが供給される。
【０１８５】
このとき、電荷再利用期間ＴＴ１０における変化後の電位を基準に、各ソース線がプリチャージ電圧ＰＶの電位になるまで、ソース電圧設定回路７０がソース線の電荷の充放電を行う。従って、電荷再利用期間後のプリチャージ期間では、ソース電圧設定回路７０が変化させるべきソース線の電圧が低くて済む場合が多い。即ち、直前の水平走査期間（ゲート線ＧＫ−１に接続される画素の選択期間）のソース線の電位を基準に、そのまま当該水平走査期間（ゲート線ＧＫに接続される画素の選択期間）のソース線の電位を設定しようとすると、図２０に示すようにΔＶｓ１だけソース電圧設定回路７０がソース線の電荷を充放電する必要がある。これに対して、上述の電荷再利用期間を設けることで、図２０に示すようにΔＶｓ２（ΔＶｓ２＜ΔＶｓ１）だけソース電圧設定回路７０がソース線の電荷を充放電すればよい。例えば、図２０に示すように、プリチャージ電圧ＰＶにプリチャージすることで、ソース線から充放電すべき電荷量が増加する場合もあるが、その次の１Ｈのように、ソース線が充放電すべき電荷量を大幅に削減できる場合もある。
【０１８６】
更に、電荷再利用期間だけでは、充分に電荷の充放電ができない場合でも、プリチャージ期間を設けることで、１Ｈ内で終了すべき画素電極の書き込み時間を短縮できるようになる。
【０１８７】
次に、プリチャージ期間後の駆動期間（ＴＴ３０）では、ソース出力切替回路ＳＳＷＬ、ＳＳＷＬ＋１において、ソース線Ｓｊ、Ｓｋが、ソースドライバ２０の出力バッファの出力にそれぞれ電気的に接続される。また、ソース電荷蓄積用スイッチＣＳＷ及び電圧設定スイッチＰＳＷは、非導通状態に設定される。そのため、駆動期間では、ソース線Ｓｊ、Ｓｋがソースドライバ２０の出力バッファにより駆動される。
【０１８８】
同様に、プリチャージ期間後の駆動期間（ＴＴ３０）では、対向電極電荷蓄積用スイッチＶＳＷが非導通状態に設定され、対向電極ＣＥが、電源回路５０の対向電極電圧生成回路５６の出力と電気的に接続される。そのため、駆動期間では、対向電極ＣＥに、対向電極電圧生成回路５６に対向電極電圧ＶＣＯＭが供給される。このとき、電荷再利用期間ＴＴ１０における変化後の電位を基準に、高電位側電圧ＶＣＯＭＨになるまで、対向電極電圧生成回路５６が対向電極ＣＥの電荷の充放電を行う。従って、電荷再利用期間後の駆動期間では、対向電極電圧生成回路５６が変化させるべき対向電極ＣＥの電圧が低くて済む。即ち、直前の水平走査期間（ゲート線ＧＫ−１に接続される画素の選択期間）の対向電極ＣＥの電位を基準に、そのまま当該水平走査期間（ゲート線ＧＫに接続される画素の選択期間）の対向電極ＣＥの電位を設定しようとすると、図２０に示すようにΔＶｃ１だけ対向電極電圧生成回路５６が対向電極ＣＥの電荷を充放電する必要がある。これに対して、上述の電荷再利用期間を設けることで、図２０に示すようにΔＶｃ２（ΔＶｃ２＜ΔＶｃ１）だけ対向電極電圧生成回路５６が対向電極ＣＥの電荷を充放電すればよい。
【０１８９】
そして、次の水平走査期間でも、電荷再利用期間とプリチャージ期間と駆動期間とが設けられ、それぞれの期間において同様に行われる。図２０の電荷再利用期間における動作が、第２の動作モードにおける制御である。
【０１９０】
電荷再利用期間におけるソース線の駆動に伴う電力消費は、駆動期間においてソースドライバ２０が設定すべき電圧（即ち、階調データ）に依存するため、電荷の再利用による低消費電力化の効果が薄れてしまう。ところが、対向電極ＣＥは高電位側電圧ＶＣＯＭＨ又は低電位側電圧ＶＣＯＭＬのいずれかに設定されるため、表示データに依存することなく、簡素な構成で確実に低消費電力化を図ることができ、電荷の再利用による低消費電力化の効果が著しい。
【０１９１】
以上のように、第１の動作モードでは、第１及び第２の容量素子ＣＣＳ、ＣＣＶを用いることなく電荷再利用を図ることができるため、表示ドライバ６０のチップサイズや実装面積を小さくできる。その一方、表示データに対応した電圧がソース線に印加されるため、電荷再利用の効果が表示データに依存してしまう。
【０１９２】
これに対して、第２の動作モードでは、対向電極電圧が２値であるため、対向電極ＣＥの電荷再利用の効果が現れるため、低消費電力の効果が確実に得られる。その一方、第１又は第２の容量素子ＣＣＳ、ＣＣＶを用いることなく電荷再利用を図るため、表示ドライバ６０のチップサイズや実装面積を小さくできない。
【０１９３】
そして、本実施形態によれば、電荷の再利用を行う場合、ノード短絡スイッチＨＳＷを設けるだけで上記のいずれかの動作モードで電荷再利用を実現できるので、１種類の表示ドライバにより多様なユーザの要求を満足させることができ、結果として、より一層の製造コストの低減を図ることができるようになる。
【０１９４】
更にまた、ソース電圧設定回路７０を設けることで、電荷の再利用によりソース線のプリチャージに伴う消費電力を低減させるということができると共に、電荷の再利用による画素電極の書き込み時間を短縮化させるということができる。
【０１９５】
４．３  第３の制御方式
図２１に、図１６の第３の制御方式の制御タイミングの一例を示す。
【０１９６】
図２１では、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮの各ソース出力切替回路がソース短絡スイッチを含むものとし、各ソース出力切替回路の制御状態として各ソース出力切替回路が含むソース短絡スイッチの制御状態を示す。また、図２１において、各スイッチの「オン」はスイッチが導通状態であることを示し、各スイッチの「オフ」はスイッチが非導通状態であることを示す。
【０１９７】
第３の制御方式では、階調データに対応した階調電圧に基づいてソース出力用演算増幅器がソース線を駆動する駆動期間に先立って、電荷再利用期間及びプリチャージ期間が設けられる。
【０１９８】
電荷再利用期間では、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮがオフ（より詳細にはソース出力切替回路ＳＳＷ１〜ＳＳＷＮの各ソース出力切替回路のソース短絡スイッチがオフ）、ソース電荷蓄積用スイッチＣＳＷがオフ、対向電極電荷蓄積用スイッチＶＳＷがオン、ノード短絡スイッチＨＳＷがオフ、電圧設定スイッチＰＳＷがオフに設定される。即ち、図１４ではソース出力切替回路ＳＳＷｊ、ＳＳＷｋのソース短絡スイッチがオフ、ソース電荷蓄積用スイッチＣＳＷがオフ、対向電極電荷蓄積用スイッチＶＳＷがオン、ノード短絡スイッチＨＳＷがオフに設定する。
【０１９９】
この結果、電荷再利用期間では、ソース線Ｓ１〜ＳＮと共用ラインＣＯＬとが短絡されることなく、ソース線Ｓ１〜ＳＮの電荷の再利用は行われない。一方、対向電極電圧出力ノードＶＮＤが、第１の容量素子ＣＣＶの一端と電気的に接続される。従って、対向電極電圧出力ノードＶＮＤと第１の容量素子ＣＣＶの一端とが同電位となるように電荷が移動することで、電荷の再利用が行われる。
【０２００】
次に、プリチャージ期間では、図１７又は図１９のプリチャージ期間と同様の制御が行われる。即ち、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮがオン（より詳細にはソース出力切替回路ＳＳＷ１〜ＳＳＷＮの各ソース出力切替回路のソース短絡スイッチがオン）、ソース電荷蓄積用スイッチＣＳＷがオン、対向電極電荷蓄積用スイッチＶＳＷがオフ、ノード短絡スイッチＨＳＷがオフ、電圧設定スイッチＰＳＷがオンに設定される。即ち、図１４では、ソース出力切替回路ＳＳＷｊ、ＳＳＷｋのソース短絡スイッチがオン、ノード短絡スイッチＨＳＷがオフ、ソース電荷蓄積用スイッチＣＳＷがオン、対向電極電荷蓄積用スイッチＶＳＷがオフに設定される。そして、ソース電圧設定回路７０が、ソース電荷蓄積ノードＣ２ＮＤにプリチャージ電圧ＰＶを供給する。
【０２０１】
この結果、プリチャージ電圧が、共用ラインＣＯＬを介してソース線Ｓ１〜ＳＮに印加される。
【０２０２】
プリチャージ期間後の駆動期間では、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮがオフ（より詳細にはソース出力切替回路ＳＳＷ１〜ＳＳＷＮの各ソース出力切替回路のソース短絡スイッチがオフ）、ソース電荷蓄積用スイッチＣＳＷがオフ、対向電極電荷蓄積用スイッチＶＳＷがオフ、ノード短絡スイッチＨＳＷがオフ、電圧設定スイッチＰＳＷがオフに設定される。そして、演算増幅回路ブロックＯＰＣ１〜ＯＰＣＮが、階調データに対応した階調電圧をソース線Ｓ１〜ＳＮに供給する。
【０２０３】
４．４  第４の制御方式
図２２に、図１６の第４の制御方式の制御タイミングの一例を示す。
【０２０４】
図２２では、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮの各ソース出力切替回路がソース短絡スイッチを含むものとし、各ソース出力切替回路の制御状態として各ソース出力切替回路が含むソース短絡スイッチの制御状態を示す。また、図２２において、各スイッチの「オン」はスイッチが導通状態であることを示し、各スイッチの「オフ」はスイッチが非導通状態であることを示す。
【０２０５】
第４の制御方式では、階調データに対応した階調電圧に基づいてソース出力用演算増幅器がソース線を駆動する駆動期間に先立って、プリチャージ期間が設けられる。
【０２０６】
プリチャージ期間では、図１７、図１９又は図２１のプリチャージ期間と同様の制御が行われる。即ち、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮがオン（より詳細にはソース出力切替回路ＳＳＷ１〜ＳＳＷＮの各ソース出力切替回路のソース短絡スイッチがオン）、ソース電荷蓄積用スイッチＣＳＷがオン、対向電極電荷蓄積用スイッチＶＳＷがオフ、ノード短絡スイッチＨＳＷがオフ、電圧設定スイッチＰＳＷがオンに設定される。即ち、図１４では、ソース出力切替回路ＳＳＷｊ、ＳＳＷｋのソース短絡スイッチがオン、ノード短絡スイッチＨＳＷがオフ、ソース電荷蓄積用スイッチＣＳＷがオン、対向電極電荷蓄積用スイッチＶＳＷがオフに設定される。そして、ソース電圧設定回路７０が、ソース電荷蓄積ノードＣ２ＮＤにプリチャージ電圧ＰＶを供給する。
【０２０７】
この結果、プリチャージ電圧が、共用ラインＣＯＬを介してソース線Ｓ１〜ＳＮに印加される。
【０２０８】
プリチャージ期間後の駆動期間では、ソース出力切替回路ＳＳＷ１〜ＳＳＷＮがオフ（より詳細にはソース出力切替回路ＳＳＷ１〜ＳＳＷＮの各ソース出力切替回路のソース短絡スイッチがオフ）、ソース電荷蓄積用スイッチＣＳＷがオフ、対向電極電荷蓄積用スイッチＶＳＷがオフ、ノード短絡スイッチＨＳＷがオフ、電圧設定スイッチＰＳＷがオフに設定される。そして、演算増幅回路ブロックＯＰＣ１〜ＯＰＣＮが、階調データに対応した階調電圧をソース線Ｓ１〜ＳＮに供給する。
【０２０９】
なお、第３及び第４の制御方式は、第２の制御方式の一部を省略した制御方式である。そのため、図１８又は図２０に示すように第１又は第２の制御方式を詳細に説明した以上、当業者であれば図１８又は図２０を参照して第３及び第４の制御方式を実現できる。
【０２１０】
以上のように、本実施形態における表示ドライバ６０は、図１４に示す構成を有することで、電荷の再利用を行う場合に、簡素な構成で低消費電力化を優先したり低コスト化を優先したりできる。更に表示ドライバ６０は、電荷の再利用を行う場合であっても、プリチャージ機能によりソース線、又は該ソース線と電気的に接続される画素電極に、所望の階調電圧を高速に書き込むことができる。
【０２１１】
５．  変形例
本実施形態では、対向電極ＣＥの負荷により表示パネル１２の負荷をみなしてパネル負荷測定装置の機能を電源回路５０が実現するものとして説明したが、これに限定されるものではない。本実施形態の変形例では、ソース線Ｓ１〜ＳＮのうち１本のソース線ＳＬの負荷により表示パネル１２の負荷をみなしてパネル負荷測定装置の機能をソースドライバ２０が実現してもよい。
【０２１２】
図２３に、本実施形態の変形例における表示パネル１２の負荷を測定するための構成要部を示す。図２３において、図１又は図３と同一部分には同一符号を付し、適宜説明を省略する。
【０２１３】
図２３において、ソースドライバ２０は、ソース線駆動部１８０と、パネル負荷測定部１９０とを含む。
【０２１４】
ソース線駆動部１８０は、図８のシフトレジスタ２２、ラインラッチ２４、２６、基準電圧発生回路２７、ＤＡＣ２８、出力バッファ２９、電荷再利用制御部１５０及びプリチャージ制御部１６０を含む。このとき、ソース線駆動部１８０は、表示パネル１２のソース線接続ポイントＳＥＰを介して、ソース線ＳＬに電圧（測定用電圧又は階調電圧）を供給する。
【０２１５】
パネル負荷測定部１９０は、表示パネル１２からの測定用信号ＦＢＳを受け、測定用信号ＦＢＳの遅延時間に基づいて表示パネル１２の負荷を求める。
【０２１６】
図２４に、図２３の測定用信号ＦＢＳの遅延時間の説明図を示す。
【０２１７】
パネル負荷測定部１９０は、ソース線ＳＬに電圧の供給を開始するタイミングを基準に、測定用信号ＦＢＳ電圧が所与の閾値電圧ＶＴＨｓ（例えば測定用信号ＦＢＳの振幅の２分の１の電圧）に達するまでの時間を遅延時間Δｔ２として求める。
【０２１８】
パネル負荷測定部１９０は、予め遅延時間に対応して電荷再利用期間を規定する制御信号ｔＥＱとプリチャージ期間を規定する制御信号ｔＰＲとを記憶しておき、図５と同様に、遅延時間Δｔ２に対応した制御信号ｔＥＱ、ｔＰＲを出力する。ソース線駆動部１８０の電荷再利用制御部１５０及びプリチャージ制御部１６０は、制御信号ｔＥＱ、ｔＰＲに対応した期間だけ電荷の再利用制御及びプリチャージ制御を行う。
【０２１９】
なお、図２４では、ソース電圧の立ち上がりタイミングを例に説明したが、ソース電圧の立ち下がりタイミングでも同様である。
【０２２０】
図２５に、図２３のパネル負荷測定部１９０の構成例のブロック図を示す。
【０２２１】
パネル負荷測定部１９０は、コンパレータ１９２、カウンタ１９４、期間テーブル１９６を含むことができる。コンパレータ１９２は、測定用信号ＦＢＳの電圧と閾値電圧ＶＴＨｓとを比較し、例えば測定用信号ＦＢＳの電圧が閾値電圧ＶＴＨｓに達したときパルスを出力する。カウンタ１９４は、基準クロックに同期してカウント値をカウントアップする。カウンタ１９４は、ソース出力の変化タイミングで、カウント値を初期化する。また、カウンタ１９４は、コンパレータ１９２からのパルスで、カウント値をラッチし、カウント値ＣＮＴとして期間テーブル１９６に出力する。
【０２２２】
期間テーブル１９６は、図７の期間テーブル１１６と同様に、予めカウンタ１９４からのカウント値ＣＮＴ毎に、電荷再利用期間の長さ、プリチャージ期間の長さが記憶されており、カウンタ１９４からのカウント値ＣＮＴに応じて、電荷再利用期間を規定する制御信号ｔＥＱ、プリチャージ期間を規定する制御信号ｔＰＲを出力する。このように、期間テーブル１９６は、ソース線ＳＬの負荷に対応する遅延時間をカウンタ１９４のカウント値としてみなし、該カウント値に対応した電荷再利用期間及びプリチャージ期間でソース線の駆動制御に寄与できるようになっている。
【０２２３】
なお、期間テーブル１９６には、図７と同様に、予めカウンタ１１４からのカウント値ＣＮＴ毎に、プリチャージ期間にソース線に供給されるプリチャージ電圧ＰＶが記憶されており、カウンタ１１４からのカウント値ＣＮＴに応じて、プリチャージ電圧を指定する制御信号を出力できるようになっている。従って、期間テーブル１９６は、ソース線ＳＬの負荷に対応する遅延時間をカウンタ１９４のカウント値としてみなし、該カウント値に対応してプリチャージ電圧を変更できるようになっている。
【０２２４】
以上のように、パネル負荷測定部１９０は、ソース出力の変化タイミングを基準に、測定用信号ＦＢＳが所定の閾値電圧ＶＴＨｓ（閾値）に達するまでに要した時間に対応した負荷を、表示パネル１２の負荷として求めることができる。従って、ソース負荷測定用接続ポイントＳＺＰが、ソース線接続ポイントＳＥＰから見てソース線ＳＬの負荷が最大となるように設けられていることで、簡単且つ確実に遅延時間Δｔ２を求めることができ、その結果、より高精度に表示パネル１２の負荷を求めることができるようになる。
【０２２５】
６．  電子機器
図２６に、本実施形態における電子機器の構成例のブロック図を示す。ここでは、電子機器として、携帯電話機の構成例のブロック図を示す。
【０２２６】
携帯電話機９００は、カメラモジュール９１０を含む。カメラモジュール９１０は、ＣＣＤカメラを含み、ＣＣＤカメラで撮像した画像のデータを、ＹＵＶフォーマットで表示コントローラ５４０に供給する。表示コントローラ５４０は、図１又は図３の表示コントローラ４０の機能を有する。
【０２２７】
携帯電話機９００は、表示パネル５１２を含む。表示パネル５１２は、ソースドライバ５２０及びゲートドライバ５３０によって駆動される。表示パネル５１２は、複数のゲート線、複数のソース線、複数の画素を含む。表示パネル５１２は、図１又は図３の表示パネル１２の機能を有する。
【０２２８】
表示コントローラ５４０は、ソースドライバ５２０及びゲートドライバ５３０に接続され、ソースドライバ５２０に対してＲＧＢフォーマットの階調データを供給する。
【０２２９】
電源回路５４２は、ソースドライバ５２０及びゲートドライバ５３０に接続され、各ドライバに対して、駆動用の電源電圧を供給する。電源回路５４２は、図１又は図３の電源回路５０の機能を有する。表示ドライバ５４４としてソースドライバ５２０、ゲートドライバ５３０及び電源回路５４２を含み、該表示ドライバ５４４が表示パネル５１２を駆動できる。
【０２３０】
ホスト９４０は、表示コントローラ５４０に接続される。ホスト９４０は、表示コントローラ５４０を制御する。またホスト９４０は、アンテナ９６０を介して受信された階調データを、変復調部９５０で復調した後、表示コントローラ５４０に供給できる。表示コントローラ５４０は、この階調データに基づき、ソースドライバ５２０及びゲートドライバ５３０により表示パネル５１２に表示させる。ソースドライバ５２０は、図１又は図３のソースドライバ２０の機能を有する。ゲートドライバ５３０は、図１又は図３のゲートドライバ３０の機能を有する。
【０２３１】
ホスト９４０は、カメラモジュール９１０で生成された階調データを変復調部９５０で変調した後、アンテナ９６０を介して他の通信装置への送信を指示できる。
【０２３２】
ホスト９４０は、操作入力部９７０からの操作情報に基づいて階調データの送受信処理、カメラモジュール９１０の撮像、表示パネル５１２の表示処理を行う。
【０２３３】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の液晶表示パネルの駆動に適用されるものに限らず、エレクトロクミネッセンス、プラズマディスプレイ装置の駆動に適用可能である。
【０２３４】
また、本実施形態では、ソース線をすべて共用ラインＣＯＬと短絡するものとして説明したが、これに限定されるものではない。共用ラインＣＯＬと短絡するソース線が１本であってもよいが、共用ラインＣＯＬと短絡するソース線が複数本であることが望ましい。
【０２３５】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【０２３６】
【図１】本実施形態の液晶装置の構成例のブロック図。
【図２】本実施形態において１水平走査期間内のソース線の駆動制御例の説明図。
【図３】本実施形態の液晶装置の他の構成例のブロック図。
【図４】本実施形態における表示パネルの負荷を測定するための構成要部を示す図。
【図５】図４の測定用信号の遅延時間の説明図。
【図６】図４のパネル負荷測定部の構成例のブロック図。
【図７】図６の期間テーブルの構成の概要を示す図。
【図８】図１又は図３のソースドライバの構成例のブロック図。
【図９】図１又は図３のソースドライバの構成例のブロック図。
【図１０】図１又は図３のゲートドライバの構成例を示す図。
【図１１】図１又は図３の電源回路の構成例を示す図。
【図１２】図１又は図３の表示パネルの駆動波形の一例を示す図。
【図１３】極性反転駆動の説明図。
【図１４】本実施形態の表示ドライバの構成要部を示す図。
【図１５】電源電圧ＶＤＤ、ＶＤＤＨＳの関係を示す。
【図１６】本実施形態の表示ドライバの制御例の説明図。
【図１７】図１６の第１の制御方式の制御タイミングの一例を示す図。
【図１８】第１の制御方式で制御される液晶装置の動作例の波形図。
【図１９】図１６の第２の制御方式の制御タイミングの一例を示す図。
【図２０】第２の制御方式で制御される液晶装置の動作例の波形図。
【図２１】図１６の第３の制御方式の制御タイミングの一例を示す図。
【図２２】図１６の第４の制御方式の制御タイミングの一例を示す図。
【図２３】本実施形態の変形例における表示パネルの負荷を測定するための構成要部を示す図。
【図２４】図２３の測定用信号の遅延時間の説明図。
【図２５】図２３のパネル負荷測定部の構成例のブロック図。
【図２６】本実施形態における電子機器の構成例のブロック図。
【符号の説明】
【０２３７】
１０  液晶装置、  １２  表示パネル、  ２０  ソースドライバ、
３０  ゲートドライバ、  ４０  表示コントローラ、  ５０  電源回路、
５８、１１０、１９０  パネル負荷測定部、  ６０  表示ドライバ、
７０  ソース電圧設定回路、  １００  対向電極駆動部、  ＣＣＳ  第２の容量素子、
ＣＣＶ  第１の容量素子、  ＣＥ  対向電極、  ＣＥＰ  対向電極接続ポイント、
ＣＯＬ  共用ライン、  ＣＳＷ  ソース電荷蓄積用スイッチ、
ＣＺＰ  対向電極負荷接続用接続ポイント、  ＦＢＣ、ＦＢＳ  測定用信号、
Ｇ１〜ＧＭ  ゲート線、  ＨＳＷ  ノード短絡スイッチ、  Ｓ１〜ＳＮ  ソース線、
ＳＥＰ  ソース線接続ポイント、  ＳＳＷ１〜ＳＳＷＮ  ソース出力切替回路、
ＳＺＰ  ソース負荷測定用接続ポイント、  ｔＥＱ、ｔＰＲ  制御信号、
ＴＬ１  第１の容量素子接続用端子、  ＴＬ２  第２の容量素子接続用端子、
ＶＣＯＭ  対向電極電圧、  ＶＳＷ  対向電極電荷蓄積用スイッチ
【図１】
2008083286.tif 000003
【図２】
2008083286.tif 000004
【図３】
2008083286.tif 000005
【図４】
2008083286.tif 000006
【図５】
2008083286.tif 000007
【図６】
2008083286.tif 000008
【図７】
2008083286.tif 000009
【図８】
2008083286.tif 000010
【図９】
2008083286.tif 000011
【図１０】
2008083286.tif 000012
【図１１】
2008083286.tif 000013
【図１２】
2008083286.tif 000014
【図１３】
2008083286.tif 000015
【図１４】
2008083286.tif 000016
【図１５】
2008083286.tif 000017
【図１６】
2008083286.tif 000018
【図１７】
2008083286.tif 000019
【図１８】
2008083286.tif 000020
【図１９】
2008083286.tif 000021
【図２０】
2008083286.tif 000022
【図２１】
2008083286.tif 000023
【図２２】
2008083286.tif 000024
【図２３】
2008083286.tif 000025
【図２４】
2008083286.tif 000026
【図２５】
2008083286.tif 000027
【図２６】
2008083286.tif 000028