(57)【要約】      （修正有）【課題】ピクセル口径比（開口率）を増大し、静電容量性クロストークを減少させたＴＦＴアレイ、およびそのＴＦＴアレイを有するアクティブ・マトリックス方式の液晶ディスプレイ、および製造方法を提供すること。【解決手段】複数のコンタクト・バイアスあるいは開口部を有するフォトイメージ形成型絶縁層をアドレス線とピクセル電極間に設け、両者を重複可能とする。この絶縁層により静電容量性クロストークを減少し、かつピクセル開口率を増加させる。フォトイメージ形成型絶縁層の厚さは、前記重複領域で約１．５μｍから２．５μｍであり、前記液晶ディスプレイは少なくとも約６５％のピクセル口径比と約４０から５００μｍのピクセル間隔を有する。【選択図】図４
2008046655.tif 000002
【特許請求の範囲】
【請求項１】
Ａ）  第一基板、第二基板と、
Ｂ）  上記第一基板と第二基板間に挟まれた液晶層と、
Ｃ）  上記第一基板上に設けられ、複数のゲートアドレス線及びドレインアドレス線を接続させた薄膜トランジスタ（ＴＦＴ）のアレイと、
Ｄ）  上記第一基板上に設けられかつ実質的に透明なピクセル電極のアレイであって、該ピクセル電極のアレイ中の複数の該ピクセル電極がゲートアドレス線及びドレインアドレス線の少なくとも１つと重なるピクセル電極のアレイと、
Ｅ）  上記ＴＦＴのソース電極と重複する領域及び隣接する領域において、上記ゲートアドレス線及びドレインアドレス線の少なくとも１つと上記ピクセル電極との間の上記第一基板上に設けたフォトイメージ形成型絶縁層であって、
前記絶縁層の厚さは、前記重複領域で約１．５μｍから２．５μｍであり、前記液晶ディスプレイは少なくとも約６５％のピクセル口径比と約４０から５００μｍのピクセル間隔を有することを特徴とする液晶ディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ピクセル口径比（開口率）を増大させた液晶ディスプレイ（ＬＣＤ）に関する。より詳細には、本発明はＴＦＴのアレイを有する液晶ディスプレイに関し、複数のコンタクト・バイアス（contact vias）あるいは開口部（apertures）を有する絶縁層がアドレス線とピクセル（画素）電極間に設けられ、このシステムを静電容量のクロストークに曝すことなくピクセル電極の行アドレス線と列アドレス線と重ねることが可能になる。望ましい一実施例では、クロストークを減少するために絶縁層の誘電率は約３．０未満である。また、ある実施例では、その絶縁層はフォトイメージ形成型である。
【背景技術】
【０００２】
電子マトリックスアレイは、Ｘ線画像センサおよびアクティブ・マトリックス液晶ディスプレイ（ＡＭＬＣＤ）に多く適用されていることが知られている。このＡＭＬＣＤは、水平および垂直に間隔をとり、かつ一定角度で互いに交差して複数のクロスオーバ点を形成するＸとＹ（あるいは横と縦）アドレス線を有する。各クロスオーバ点に関連させて、選択的にアドレス指定される素子（つまり、ピクセル）がある。多くの例において、これらの素子は、液晶ディスプレイ画素、あるいは電子的に調節可能なメモリアレイまたはＸ線センサアレイのメモリ・セル、あるいはピクセルである。
【０００３】
通常、ダイオードあるいは薄膜トランジスタ（ＴＦＴ）のようなスイッチング素子あるいは絶縁素子が各アレイ素子あるいはピクセルに組み合わせられている。この絶縁装置は、Ｘアドレス線とＹアドレス線の各々の対の間に適切な電位を与えることにより個々のピクセルを選択的にアドレス指定できる。こうして、ＴＦＴは対応のピクセル電極励起用、あるいは別な方法ではアドレス指定用のスイッチング素子として働く。
【０００４】
アモルファス・シリコン（ａ−Ｓｉ）ＴＦＴは、液晶ディスプレイ（ＬＣＤ）アレイの絶縁素子用に幅広く使用されている。構造的に、ＴＦＴは、実質的に同一平面のソース電極とドレイン電極、ソース電極とドレイン電極の間に設けられた薄膜半導体（例えば、ａ−Ｓｉ）、そして半導体に近接しているがゲート絶縁体によって電気的に絶縁されたゲート電極とを有する。ソースとドレイン間のＴＦＴを流れる電流はゲート電極に加える電圧によって制御する。ゲート電極への電圧は、半導体とゲート絶縁体の界面近くで帯電領域を増大する電界を発生する。この帯電領域は、電流が導かれる半導体内の導電チャネルを形成する。このように、ゲート電極とドレイン電極への電圧を制御することによりＡＭＬＣＤのピクセルを公知の方法でＯＮとＯＦＦに切り換えることができる。
【０００５】
通常、非重複型ＡＭＬＣＤのピクセル口径比（つまり、ピクセル開口率）は約５０％以下でしかない。従って、ディスプレイ輝度は限定されてしまうか、バックライト用の電力消費が過大になり、特定の用途に限定されるか使用対象外とされることになる。従って、こうした問題を回避するように、ＬＣＤのピクセル口径比（あるいはピクセル開口サイズ）ができる限り高い値となるように増大させることが望ましいことが知られている。ディスプレイのピクセル口径比を増大させることにより、同じバックライト電力を使用しても光の透過を増大させることができ、また、同じディスプレイ輝度に維持するならバックライト電力消費を低下させることができる。
【０００６】
ピクセル口径比を増大させるためにアドレス線にピクセル電極を重ねることが知られている。例えば、K. Suzuki による「High-Aperture TFT Array Structures（高口径ＴＦＴアレイ構造）」は、ピクセル口径比４０％を持ち、信号バス・ラインに重複させたピクセル電極を有するＩＴＯシールド面構造を持つＬＣＤについて開示している。ピクセル電極と信号線の間に位置した上記引例のＩＴＯパターンは、信号線とピクセル電極間の結合静電容量を減少させるように接地面として機能する。しかし、残念なことに、製造上の観点やコストの観点から、上記引例のような信号線の全長に沿って設けたシールド電極を有することは必ずしも望ましくはない。上記引例に示したシールド層の配置は別の処理工程を必要とし、歩留まり低下の問題が存在する。従って、信号線とピクセル電極間にＩＴＯシールド面構造を設ける必要のないピクセル口径比を増大させたＬＣＤが、当分野における課題である。
【０００７】
アドレス線および重複ピクセル電極を絶縁層により他から絶縁したＬＣＤ用ＴＦＴアレイを作ることは従来より公知である。例えば、米国特許番号、USP. 5,055,899; 5,182,620; 5,414,547; 5,426,523; 5,446,562; 5,453,857; 5,457,553等に関連の開示がある。
【０００８】
米国特許5,182,620は、アドレス線と別のコンデンサ線を少なくとも部分的にかぶせ、ディスプレイ用の大口径値を得たピクセル電極を有するＡＭＬＣＤについて開示している。ピクセル電極とアドレス線は酸化珪素あるいは窒化珪素から形成された絶縁層を使用して重複させ、ピクセル電極はアドレス線から絶縁されている。残念なことに、このディスプレイを作る方法および得られるディスプレイ構造は、（i）化学蒸着（ＣＶＤ）が酸化珪素あるいは窒化珪素絶縁膜を形成するため必要であり、（ii）酸化珪素あるいは窒化珪素はフォトイメージ形成型ではない（つまり、コンタクト・ホールやバイアスはエッチングにより、この絶縁層に形成しなくてはならない）ことにより望み薄である。この２つの問題の結果として、製造プロセスは高コストとなり、また他より多くの工程を必要とする。例えば、絶縁層にコンタクト・ホールをエッチング形成するためには、別のフォトレジスト塗布工程が必要であり、かつユーザはエッチングの際に絶縁層の下の層に注意を払わなくてはならない。ＣＶＤに関しては、これが高価な装置を必要とする蒸着プロセスであることが問題となる。
【０００９】
米国特許番号5,453,857は、絶縁薄膜を介してソース信号線と重複関係にあるように形成したピクセル電極のアレイのＴＦＴを有するＡＭＬＣＤを開示している。信号線とピクセル電極の間に形成した絶縁薄膜は、ＳｉＮX、ＳｉＯ2、ＴａＯX、あるいはＡｌ2Ｏ3のどれかから作られる。残念なことに、'857特許に示されたアレイを作る方法、およびその方法から得られたディスプレイは'620特許に関する問題と同じ問題を有する。可能性のある絶縁層材料はフォトイメージ形成可能ではなく、エッチングを必要とする。
【００１０】
米国特許番号5,055,899は、アドレス線とピクセル電極間に設けた絶縁膜を有するＴＦＴアレイを開示している。この発明も、絶縁膜にバイアスを形成するためにエッチングを必要とする。これは望ましくない。
【００１１】
米国特許番号5,426,523は間に酸化珪素絶縁膜を設け、ピクセル電極とソース・バス・ラインを重複させた構造のＬＣＤを開示している。酸化珪素はフォトイメージ形成可能ではなく、このＴＦＴアレイおよびＡＭＬＣＤについては製造プロセスが長く、より困難となる。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ピクセル口径比を増大し、静電容量性クロストークが殆どない改良されたＴＦＴアレイ、および／あるいは、そうしたＴＦＴアレイにより得られるＬＣＤ、およびより効果的な製造方法が必要とされている。製造方法の改良は、ピクセル電極と重複したバス・ライン間のフォトイメージ形成可能な絶縁層の利用、またレジスト塗布、露光、現像、湿式エッチングあるいは乾式エッチングとは異なるフォトイメージ形成方法により絶縁層内にバイアスを形成することを含む。
【００１３】
本発明の目的は、上記したような特性を有するＬＣＤを製造するうえで必要な課題、および当業者が本発明の詳細な記載から類推できる他の必要な事項を満たすことである。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明による高口径ＬＣＤは、
Ａ）第一基板、第二基板と、
Ｂ）上記第一基板と第二基板間に挟まれた液晶層と、
Ｃ）第一基板上に設けた薄膜トランジスタ（ＴＦＴ）のアレイで、そのアレイに接続した複数のアドレス線を有し、
Ｄ）上記第一基板上に設けたほぼ透明のピクセル電極のアレイで、ピクセル電極のアレイの複数のピクセル電極は上記アドレス線の少なくとも１本と重複し、それによりＬＣＤのピクセル口径比を増大させ、
Ｅ）ＴＦＴのソース電極と重複する領域および隣接する領域に少なくともある上記アドレス線とピクセル電極間の第一基板上に設けたフォトイメージ形成型絶縁層と、
Ｆ）上記フォトイメージ形成型絶縁層はフォトイメージ形成により上記絶縁層内に形成されたコンタクト・バイアスの第一グループを有し、上記ピクセル電極は絶縁層に形成された上記第一グループのコンタクト・バイアスを介して対応のＴＦＴソース電極と電気的に接続したものから構成する。
【００１５】
本発明の望ましい実施例によれば、フォトイメージ形成型絶縁層はＢＣＢおよび２−エトキシエチル・アセテートの一方を有する。
【００１６】
さらに、上記目的を達成するために本発明によるＬＣＤは、
液晶層と、
上記液晶層に隣接したほぼ透明な基板と、
上記基板上に設けたＴＦＴのアレイで、該ＴＦＴはアドレス線に接続され、対応のピクセル電極を励起するための切り換え素子として働き、上記ＴＦＴのアレイ上に設け、ピクセル電極とアドレス線の間に位置させられたほぼ透明の平坦化層とを有し、
上記平坦化層はＢＣＢを含み、誘電率は約３．０未満である。
【００１７】
また、上記目的を達成するために本発明による半導体ベースのＴＦＴのアレイを製造する方法は、
ほぼ透明な第一基板を設けるステップと、
ＴＦＴのアレイと対応のアドレス線を上記基板上に形成するステップと、
上記ＴＦＴアレイと対応のアドレス線の両方の上にフォトイメージ形成型有機絶縁層を設けるステップと、
上記絶縁層内にコンタクト・ホールの第一アレイを形成するために上記絶縁層にフォトイメージ形成するステップと、
上記フォトイメージ形成した絶縁層上の上記第一基板上に電極部材のアレイを形成し、該アレイの電極部材が上記コンタクト・ホールの第一アレイを介して対応のＴＦＴと接続するステップを有する。
【００１８】
本発明は添付図面を参照にして望ましい実施例について詳細な説明を行う。
【発明を実施するための最良の形態】
【００１９】
図１は、本発明の実施例として、アクティブ・マトリックス液晶ディスプレイ２（ＡＭＬＣＤ）のアレイ内の４個のピクセルの平面図である。並べたものの平面図である。本ディスプレイのこの部分には、ピクセル電極３、ドレイン・アドレス線５、ゲート・アドレス線７、アレイされた４個の薄膜トランジスタ（ＴＦＴ）９、各ピクセルと連結された補助記憶コンデンサ１１が配置されている。各記憶コンデンサの一方の側はゲート線で規定され、他方の側は記憶コンデンサ電極１２で規定されている。記憶コンデンサ電極１２がドレイン電極１３に沿って形成されている。図で示したように、ＬＣＤのピクセル口径比（または、ピクセル開口サイズ）を増加させる目的で、各ピクセル３の延長末端は長手方向においてドレイン線５、ゲート線７とそれぞれその先端部が重なるように配置している。
【００２０】
ピクセル電極３とアドレス線またはバスライン５、７の間の重なり部分では、ピクセル−線（ＰＬ）コンデンサの一方の端は電極３で規定され、他方の端は重なっているアドレス線で規定されている。これらのピクセル−線（ＰＬ）コンデンサの電極の間に配置されている絶縁体は絶縁層３３である（図４、７参照）。これらのコンデンサの寄生キャパシタンスＣPLは下記の式で定義される。
ＣＰＬ ＝ （ε・ε０・Ａ）／ｄ
【００２１】
ここで「ｄ」は絶縁層３３の厚さであり、εは絶縁層３３の誘電率、ε０は定数８．８５×１０−１４Ｆ／ｃｍ（真空誘電率）、「Ａ」は重なり部分１８におけるＰＬコンデンサの面積である。フリンジ・キャパシタンスを、すでに周知の方法で考慮にいれて計算してもよい。いくつかの実施例についてチャート１を参照。他の実施例においては、ピクセルピッチがおよそ１５０μｍのディスプレイでは、寄生キャパシタンスＣＰＬは約０．０１ｐＦかまたはそれ以下である。ピクセルピッチがこれより小さい場合には、重なり面積がそれだけ小さくなるので、この寄生キャパシタンスＣＰＬもそれだけ小さい値にすべきである。さらに、技術上すでに周知のことであるが、ピクセルピッチが減少するにつれて、ＬＣＤのピクセル口径比も減少する。アクティブ・マトリックス液晶ディスプレイ（ＡＭＬＣＤ）２のピクセルピッチは、本発明の実施例においては、約４０μｍから５、０００μｍである。技術上周知のことであるが、ピクセルピッチとは隣り合うピクセルの中心点間の距離である。
【００２２】
図２は ＡＭＬＣＤ２のドレインアドレス線５の平面図であり、アドレス線５が、薄膜トランジスタ（ＴＦＴ）９のドレイン電極１３からどのように延びているかを示している。アレイされたＡＭＬＣＤ２における各ＴＦＴ９には、ソース電極１５、ドレイン電極１３、ゲート電極１７が配置されている。本実施例においては、各ＴＦＴ９のゲート電極１７は、ＴＦＴに隣接し、各ＴＦＴに対応するゲートアドレス線７により形成される。別の実施例においては、ゲート線に対して実質的に直角に延びているブランチ線により形成される。
【００２３】
図３は、アレイされたＡＭＬＣＤ２のピクセル電極３（それらの延長部分３８は表示していない）を示した平面図である。図２、３は、図１の理解を深めるために用意したものである。
【００２４】
図４は、本発明の好適な実施例における、ＡＭＬＣＤ２にアレイされている薄膜トランジスタ（ＴＦＴ）のうちの一個であるＴＦＴ９の側面の断面正面図であいり、各ＴＦＴは実質的にすべて同じものである。各リニアＴＦＴ９のチャネル長さ「Ｌ」は、ソース電極１５とドレイン電極１３との間のギャップ２７で規定されている。ソース電極１５は、コンタクトバイアスまたはコンタクトホール３５を通してピクセル電極３と接続されており、その目的は、ＴＦＴ９がスイッチング要素として作動し、選択的にＡＭＬＣＤ２の中の対応ピクセルにエネルギを付与し、ビュア（ユーザ）の目にイメージデータを提供するためである。ＡＭＬＣＤ２を示した図１に表示されている通り、多数のＴＦＴ９が配置されている。各ＴＦＴ９は、実質的に透明な基板１９（例えば、ガラス製）、金属ゲート電極１７、ゲート絶縁層またはフィルム２１、半導体層２３（例えば、真正アモルファスシリコン）、ドーピングを施した半導体コンタクト層２５、ドレイン電極１３、ソース電極１５、実質的に透明な絶縁層３３、これらのそれぞれに対応するピクセル電極３から構成されている。長さが「Ｌ」であるチャネル２７はソース電極１５とドレイン電極１３で規定される。
【００２５】
図４で示したように、ドレイン電極１３は、ドーピングを施したコンタクト層２５の先端上部の基板１９に蒸着・形成されたドレイン金属層２９（例：モリブデン）から成っている。このコンタクトフィルムまたはコンタクト層２５は、例えば、リン（例：ｎ＋ ａーＳｉ）のような不純物でドーピングされたアモルファスシリコンから成り、半導体層２３とドレイン金属層２９の間に挟まれた状態で配置されている。ソース電極１５は、ドーピング済みの半導体コンタクト層２５、ソース金属層３１を含む。金属層２９と３１は同一の金属から成り、本発明の実施例においては、蒸着・形成およびパターン成形されたものである。代わりの方法として、ドレイン金属層がある種類の金属（例：モリブデン）で構成され、ソース金属層３１が別の種類の金属（例：クロム）で構成されるように、ドレイン金属層２９とソース金属層３１とを別々に蒸着・形成させパターン成形してもよい。誘電率がおよそ５以下の実質的に透明な絶縁層３３は、各ＴＦＴ９、アドレス線５と７を覆うように、基板１９の上にシート状に蒸着・形成される。絶縁層３３は、「Ｆｕｊｉ・Ｃｌｅａｒ（商標）」のようなフォトイメージ形成可能型材料またはフォトイメージ形成可能な種類のＢＣＢで構成されている。絶縁層３３は、ディスプレイの表示部分において、ピクセル電極３が、それと対応するＴＦＴソース電極と記憶コンデンサ電極にそれぞれ接触できるように形成されたコンタクトバイアスまたはコンタクトホール３５、３６の部分は除いて、連続してつながった構造になっている。（各ピクセルはその絶縁層３３内に２個のコンタクトバイアス（３５、３６）が作り込まれており、そのうちの一つはソース電極用であり、もうひとつは記憶コンデンサ用である）。本発明の実施例においては、絶縁層３３の誘電率εはおよそ５またはそれ以下である。好適な実施例においては、絶縁層３３の誘電率はおよそ２．７以下であり、ピクセル電極３と重なり部分１８のアドレス線との間の容量性クロストーク（容量性結合）を減らすために、フォトイメージ形成型のベンゾシクロブテン（ＢＣＢ）（ダウケミカルが発売している有機材料）から成っている。重なり部分１８のＣＰＬを低下させるという特別な目的のために、絶縁層３３の誘電率を低くして、その厚さが比較的大きくしてある。本実施例においては、ここで使用するＢＣＢはフォトイメージ形成型でないものも使用でき、その場合でもクロストークを低下させることができる。
【００２６】
代わりの方法として、この絶縁層３３は「Ｆｕｊｉ・Ｃｌｅａｒ（商標）」の名前で知られるフォトイメージ形成型材料でもよく、この材料は、２−エトキシエチル・アセテート（混合比率５５％〜７０％）、メタクリル酸エステル共重合体（同１０％〜２０％）、多官能アクリル酸エステル（同１０％〜２０％）を含む有機混合物である。
【００２７】
ＴＦＴ９の先端上部の基板１９上への絶縁層３３の蒸着・形成の後、アドレス線５、７、コンタクトバイアス３５、３６をフォトイメージ形成法により絶縁層３３の中に作り込む。絶縁層３３はネガティブレジストとしての作用をし、その結果、絶縁層３３のうち、現像中に、ＵＶ照射をした部位は基板上にそのまま残こり、ＵＶ照射をしてない部位は取り除かれることになる。図４で示したように、コンタクトバイアス３５、３６の形成プロセスの後に続いて、ピクセル電極３が、その対応するＴＦＴのソース金属層３１とバイアス３５を通して接触できるように、基板１９上の絶縁層３３に実質的に透明なピクセル電極３（インジウム・酸化スズ製）を蒸着・形成させパターン成形を行う。ピクセル電極３が、ピクセル電極延長線３８を通して記憶コンデンサ１２と接触できるように、補助バイアス３６（図１参照）とバイアス３５とを同時に絶縁層３３の中に作り込む。周辺のリード部分とシール部分はフォトイメージ形成法により除去される。
【００２８】
絶縁層３３を、アドレス線基板１９、記憶コンデンサ、ＴＦＴ上に蒸着・形成させるが、その層３３の厚さ「ｄ」は、重なり部分１８ではおよそ０．５μｍになるようにする。好適な実施例においては、この絶縁層３３の厚さ「ｄ」はおよそ１から２．５μｍである。
【００２９】
絶縁層３３のもうひとつの長所は、ＴＦＴ９、記憶コンデンサ、アドレス線の微細構造により引き起こされるピクセル電極３の液晶層の回位を、平坦化により実質的に減少できることである（絶縁層３３の表面先端の高低は、たとえあったとしても、それは現在ではほんのわずかである）。このように、ピクセル電極３に隣接する絶縁層３３を平坦化することで、電極３がフラットになるので、液晶層の厚さは実質的に維持され、表示素子としての機能性が改善されることになる。
【００３０】
本発明にかかる絶縁層３３は、誘電率εが低く、層の厚さ「ｄ」が大きいために、先行技術に見られたような、高いＣＰＬが原因で発生する容量性クロストークの問題が、ピクセル電極３がアドレス線５および／または７と重なっている部分１８で実質的に減少する。絶縁層３３は、ピクセル電極３と、重なったアドレス線との間に配置されているので、先行技術にあった容量性クロストークの問題は減少または解消し、ディスプレイ性能（ピクセル隔離）を犠牲にせずにピクセル開口部の拡大を達成できている。
【００３１】
本発明の実施例においては、ＡＭＬＣＤのピクセル開口サイズまたはピクセル口径比は、ピクセルピッチが約１５０μｍの時には、少なくともおよそ６５％（好ましくは、およそ６８％から８０％）である。この数字は、勿論、ディスプレイのピクセルピッチ次第で変動する（ピクセルピッチが４０から５００μｍのものも使用できる）。図１に示したように、ピクセル電極３はアドレス線５、７と、それらの端の部分で、約３μｍだけ重なっている。本発明の好適な実施例においては、電極３がアドレス線５および７と重なっている部分１８が、２〜３μｍになるように設計しているが、これは、オーバエッチングが終了したあとの最終段階では約０．５μｍである。本発明の別な実施例として、重なり部分が２〜３μｍになるように設計できるが、後加工時の重なり部分は０〜２μｍである。この重なり部分は、ＬＣＤの使用分野により調整可能であり、またピクセルピッチを変更することでも調整でき、このことは、当業者も理解できることである。
【００３２】
本発明のある実施例では、多少の重なり部分１８があることが好ましいが、ある状況においては、エッチングとプロセスの後に、ピクセル電極３とアドレス線が全然重ならないようにしてもかまわない。この重なり部分がない場合でも、絶縁層３３が存在するために、アドレス線と隣接ピクセル電極３との間の寄生キャパシタンスＣＰＬを最小にし減少させることが可能である。
【００３３】
アレイされたＴＦＴおよびそれに対応するアドレス線を有するＡＭＬＣＤ２をどのように製作するかについて、本発明の実施例に従って、図４〜図５及び図８〜図１１を参照しながら説明する。まず最初に、実質的に透明である基板１９を用意する。次に、厚さが１，０００〜５，０００オングストローム（最も好ましくは２，５００オングストローム）であるゲート金属層または金属シート（これは後でゲート電極１７とゲート線７となる）を基板１９の表面（ＬＣ層に最も近い表面）上に形成させる。ゲート金属シートはスパッタまたは気相法で形成させる。本発明の実施例においては、このゲート金属はタンタルである。絶縁基板１９は、ガラス、石英、サファイアなどである。基板１９と成形されたゲート金属を、フォトリソグラフィによるパターン成形を行うことにより所望のゲート電極とゲートアドレス線形状を得る。ゲート金属の上部表面はフォトレジストが残留してないウインド方向に露出した状態にさせる。残留フォトレジストパターン法に従って、ゲート金属層のパターン成形をするために、そのゲート金属層（例：タンタル）のドライエッチングを行う（より好ましくは、リアクティブ・イオン・エッチング法）。このために、この生成構造物を周知のリアクティブ・イオン・エッチング（ＲＩＥ）装置に入れて、周知のＲＩＥ法により、洗浄、真空化して、周知のエッチング液でエッチングを行う。ゲート金属層のエッチングは、ウインドの中心部分のゲート金属が除去されてしまうまで行うのが好ましく、そのあとに、例えば、２０秒から４０秒間、オーバエッチングを行って、ウインドからゲート金属が完全に除去されたことを確認する。その結果、ゲートアドレス線７（および、ゲート電極１７）が基板上に残ることになる。上記の方法でゲートアドレス線７を基板１９上にパターン成形させた後、ゲート絶縁層または誘電層２１を、好ましくはプラズマ気相成長法または高性能の誘電体を作製できるその他の方法により、基板１９全体に形成させる。図８はこのプロセスで形成された構造物を示す。ゲート絶縁層２１は、シリコン窒化膜（Ｓｉ３Ｎ４）であることが好ましく、シリコン酸化膜やその他の周知の誘電体でもかまわない。シリコン窒化膜の誘電率は約６．４である。ある実施例においては、ゲート絶縁層２１の厚さは２，０００〜３，０００オングストローム（好ましくは、２，０００〜３，０００オングストローム）である。
【００３４】
陽極酸化処理（これは任意である）の後にゲート電極およびゲート線層として形成されたゲートタンタル層１７（当初の厚さは２，５００オングストローム）の厚さは１，８００オングストロームであり、新しく形成させるＴａＯ層の厚さは１，６００オングストロームであることに注意する。陽極酸化はゲート線パターン成形を行った後、および、その後のプロセスに移行する前に行う。このように、ゲート線７上にあるゲート絶縁層２１は陽極酸化で生成されたＴａＯ層とシリコン窒化膜の両方から成っている。ゲート電極１７とアドレス線層７の材料になる他の物質としては、クロム、アルミニウム、チタニウム、タングステン、銅、および、これらの組み合わせたものがある。次に、ゲート絶縁層２１を形成させた後（図８）、厚さが約２、０００オングストロームの半導体層２３（例：真正アモルファスシリコン）をゲート絶縁層２１に形成させる。本発明の実施例においては、半導体層２３の厚さは約１，０００〜４，０００オングストロームである。そのあと、ドーピングをしたアモルファス・シリコン・コンタクト層２５（代表例としては、リンでドーピングしたもの、つまり、ｎ＋）を真正のアモルファスシリコン層２３上に、周知の方法で、その厚さが、例えば、約５００オングストロームになるまで形成させる。本発明の実施例においては、ドーピングをしたコンタクト層２５の厚さは約２００〜１，０００オングストロームである。図９は、ここで形成された層を示している。本発明の実施例では、ゲート絶縁層２１、半導体層２３、半導体コンタクト層２５を、同一の蒸着チャンバの中で、真空を保ったままで、蒸着・形成させることが可能である。これを行う場合、ある特定の層（例えば、絶縁層２１）の蒸着が完了した後、そのあとの層（例えば、半導体層２３）の蒸着のためにガス構成が適切になるまでは蒸着チャンバ内のプラズマ放電は停止する。その結果、プラズマ放電は一旦停止した後、次の層（例えば、半導体層２３）の形成のために再度開始されることになる。別の方法として、層２１、２３、２５をすでに周知の方法で、別々のチャンバ内で形成させることは可能である。
【００３５】
図９のような構造物を形成させた後、エッチング法によりＴＦＴアイランドまたはＴＦＴエリアを形成させ、その上に、例えば、ＴＦＴ金属層を成長させる。オプションとして、このＴＦＴアイランドを形成させる前に、ＴＦＴ金属ソース／ドレイン層のひとつを形成させてもよい。
【００３６】
好適な実施例では、図９の構造物にＴＦＴアイランドを形成させた後、半導体層２３およびコンタクト層２５の先端部を覆っている基板１９上に、ソース／ドレイン金属シートまたは層（これは、後で、ドレイン金属層２９、ソース金属層３１になる）を形成させる。本発明の実施例においては、このソース／ドレイン金属層はクロム（Ｃｒ）またはモリブデン（Ｍｏ）である。本実施例では、クロムの場合の層の厚さは、約５００〜２，０００オングストローム、好ましくは、約１，０００である。モリブデンの場合には、層の厚さは約２，０００〜７，０００オングストローム、好ましくは、約５，０００オングストロームである。ここで形成されたソース／ドレイン層は、その後、パターン成形されてソース、ドレイン、記憶コンデンサ電極が作製される。ＴＦＴソース電極、ドレイン電極のパターン成形の後、図１０のＴＦＴ構造物が得られる。
【００３７】
代わりの方法として、最初の金属層を形成させてパターン成形してドレイン電極部２９、記憶コンデンサ電極１２を作製した後、第二の金属層を形成させてパターン成形しソース電極部３１を作製する方法もある。本発明の実施例においては、例えば、ソース金属層３１はクロムであり、ドレイン金属２９、記憶コンデンサ電極層がモリブデンである。ソース、ドレイン金属として使用できる金属としては、ほかに、チタニウム、アルミニウム、タングステン、タンタル、銅、などがある。
【００３８】
ドレイン部２９、ソース部３１のパターン成形の後、チャネル２７エリアでコンタクト層２５のエッチングを行うが、この時、少量の半導体層２３が一緒にエッチングされてしまうことは避けられない。この結果を示したのが図４と１０でチャネル２７を有するＴＦＴが図示されている。
【００３９】
本発明の実施例においては、基板１９全体に、スピン塗布方式により、透明なポリマーの絶縁層３３を形成させる。この層３３はフォトイメージ形成型ＢＣＢまたは「Ｆｕｊｉ・Ｃｌｅａｒ（商標）」である。絶縁層３３は、ＴＦＴ９の形成と同時に生成される凹部を埋め、基板１９表面のうちの約６０％が平坦化される。この結果を示したのが図１１である。
【００４０】
フォトイメージ形成により作製された絶縁層３３は、ネガティブレジストとして作用して、そのために、追加のフォトレジストを必要としないで、層３３の中にコンタクトバイアス３５、３６を作り込むことができる。バイアスを作り込むために、層３３に紫外線（ＵＶ）（例：波長３６５ｎｍ）を照射する、その結果、現像中に、この層３３のうち、紫外線が照射されたところは残り、照射されなかった場所は除去されることになる。マスキングを使用する。バイアス３５、３６に対応するネガティブレジスト３３の部位が紫外線に曝されない一方、層３３の残りの部分が紫外線に曝されることになる。
【００４１】
層３３（コンタクトホール部位を除く）を赤外線に曝した後、周知の現像液を周知の濃度で使用して層３３を現像する。現像段階でバイアス３５、３６に対応する層３３の部分を、絶縁層内にバイアスを作り込むために取り除く（例えば、分解をさせて）。現像の後、レジスト層３３を乾燥してポストベーキング工程（２４０℃で１時間）に移して現像液を除去すると、層３３はその中にバイアスが作り込まれた形で樹脂化される。こうすることで、層３３の中にバイアスを作り込むのにドライ・エッチングもウエット・エッチングも不要となる。代わりの実施例として、層３３はネガティブレジストの代わりに、ポジティブレジストでもかまわない。このようにして、各ソース金属電極の上部の（または隣接した）絶縁層３３の中にバイアスまたは開口部３５を形成させ、ピクセル電極３が電気的にバイアス３５を通して、対応するソース電極１５と接触できるようになる。層３３が、接触がなされるべきある記憶コンデンサバイアスおよび先端部分を除いた基板の残り部分を横切る状態で残ることになる。
【００４２】
バイアス３５と３６を層３３の中に形成させた後、透明な導電層（例えば、ＩＴＯ）（これは後にピクセル電極３になる）を、層３３の上部の基板１９上で成長させパターン成形（フォトマスキングおよびエッチング）を行う。この透明な導電層のパターン成形（マスキングとエッチング）が終わると、図１、４に示すように、ピクセル電極３が残る。バイアス３５、３６が層３３の中に形成されたことで、各ピクセル電極３は、図４に示すように、ＴＦＴソース電極３１と接触し、さらに、図１に示すように、記憶コンデンサ電極１２と接触することになる。その結果は、図１、４の通り、多数のＴＦＴを有するアクティブプレートが作製されることになる。本発明の実施例においては、厚みが１，２００〜３，０００オングストローム（好ましくは約１，４００オングストローム）のピクセル電極層（ＩＴＯの場合）が形成される。その他の周知の材料もピクセル電極層３として使用してもよい。
【００４３】
アクティブプレートの作製後、液晶層４５を配置し、図５で示すように、アクティブプレートと、基板５１、偏光子３、電極４９、配向フィルム４７を有するパッシブプレートとの間に密閉する。図１に示すように、ピクセル電極３のパターン成形を行って、それらの電極がドレインアドレス線５、ゲートアドレス線７の両方で重なるような大きさにすることで、ＡＭＬＣＤ２のピクセル口径比を増加させている。ピクセル電極３とアドレス線との間にある重なり部分１８に層３３が存在することで、先行技術にあったクロストークの問題は実質的に解決される。代わりの方法として、ピクセル電極がアドレス線（例えば、列線）の１群だけと重なるようにしてもかまわない。
【００４４】
図５は、ＡＭＬＣＤ（ＴＦＴ、アドレス線、ブラックマトリックスは図になし）の側面の断面平面図である。ツイスト・ネマチック・ディスプレイの場合には、背面からビュワ（ユーザ）の目の方向に向いた部分を有し、背面偏光子４１、実質的に透明な基板１９、ピクセル電極３、背面配向フィルム４３、液晶層４５、前面配向フィルム４７、共通電極４９、前面透明基板５１、前面偏光子５３が含まれる。偏光子４１と５３は、ＡＭＬＣＤの通常の黒色または通常の白色を規定するために、それぞれの透過軸が平行かあるいは互いに垂直になるように配置できる。オプションとしてリターダを使用してもよい。
【００４５】
典型的な例としては、背面光が偏光子４１の背部に供給され、そこから出た光は、まず偏光子４１を通過し、さらに液晶層４５を通り、前部偏光子５３から出てビュア（ユーザ）の目に向かう。ピクセル電極３は選択的に共通電極４９と共働して、選択的に液晶層に電圧を加え、これがイメージ（実施例ではカラーが好ましい例とする）を作りだし、ユーザはディスプレイの前面から見ることになる。
【００４６】
図６は、オプションのブラック・マトリックス（ＢＭ）・パターン５５であり、これは基板５１の前方に配置されるが、アドレス線５、７、ＴＦＴチャネル２７を重ね合わせた状態で設置するのが目的である。ピクセル電極３のＩＴＯがアドレス線と重なる時には、このアドレス線自体が、ピクセル内部部分のブラックマトリックス遮断光として有効に作用する。正反射率を減少させ、周囲光のＴＦＴチャネルへの入射を防ぐためには、通常よりも大きい開口部を有する反射率の低いブラックマトリックス５５がトッププレート（パッシブプレート）では有用である。こうすることで、ディスプレイのピクセル口径比を大きくすることが可能となる。その理由は、ピクセル電極面積がさらに広くなり、アクティブプレート上のピクセル電極とパッシブプレート上のブラックマトリックス５５との間の重なり部分を減らすことができるからである。ブラックマトリックス５５は、垂直に延びた部位５６と水平に延びた部位５７を有する。この部位５６とドレイン線５は一列に並んでおり、さらに、部位５７はゲート線と一列に並んでおり、その結果、周囲光がディスプレイに侵入してくるのを防止できる。さらに、このブラックマトリックス５５は、チャネル覆い部分５８を有しており、これは、チャネルを通して、周囲光がアモルファスシリコン半導体層２３に到達するのを防止するために、ＴＦＴチャネル２７と一列になるように配置されている。技術上周知のことであるが、ディスプレイのピクセル開口部６５は、実質的にブラックマトリックス部位５６と５７で規定される（つまり、制約される）ことになる。
【００４７】
図７はＡＭＬＣＤ２の一部分の側面の断面正面図である。図７で示したように、中央のピクセル電極３がドレインアドレス線と「ｗ」の部分で重なっており、これによりピクセル電極サイズが他の多くの先行技術の液晶ディスプレイと較べて大きくなっているのである。電極３とアドレス線との間にはスペースがあり、その距離は「ｄ」である。また、中央の電極３のピクセルの開口部が部分的にブラックマトリックス５６間の距離で規定されるように、ブラックマトリックス部分５６はアドレス線５と一列になるように配置されている。本発明の実施例においては、ブラックマトリックス５６の中心軸とアドレス線の中心軸はピクセル電極３の隣合うピクセル電極３との間の隙間を通る線上にあるように配置されている。層３３があるために、上記で述べたように、ピクセル電極３と、重なり部分１８にあるアドレス線５との間で発生した寄生キャパシタンスを実質的に減少させる仕組みになっている。
【００４８】
下記の表１を参照しながら本発明を説明する。
表１ 
絶縁層３３          オーバラップ  距離「ｄ」  線−ピクセル           誘電率
の材料                距離「ｗ」              キャパシタンス（ｆＦ）  ε
例１ ＢＣＢ            １μｍ      ２μｍ      ４．５              ２．７
例２ ＢＣＢ            ２μｍ      ２μｍ      ６．９              ２．７
例３ ＢＣＢ            １μｍ      １μｍ      ６．９              ２．７
例４ ＢＣＢ            ２μｍ      １μｍ      １１．７            ２．７
例５ Fuji Clear（商標）１μｍ      ２μｍ      ７．５              ４．５
例６ Fuji Clear（商標）２μｍ      ２μｍ      １１．５            ４．５
例７ Fuji Clear（商標）１μｍ      １μｍ      １１．５            ４．５
例８ Fuji Clear（商標）２μｍ      １μｍ      １９．４            ４．５
【００４９】
上記表１内の数字は、アドレス線と重なっている各ピクセル電極３の側面の長さが約１００μｍであるディスプレイについての数字である。重なる部分が１００μｍである。表１の誘電率εは、絶縁層３３についての数字である。距離「ｗ」と「ｄ」については図７に示しているが、「ｗ」は重なり合っている部分の幅であり、「ｄ」は、ピクセル電極と重なり合っているアドレス線との間の垂直方向のスペース距離である。
【００５０】
従来のコプレーナ型ＬＣＤでは、ピクセル電極がアドレス線と同一平面上にあり、しかも、その間にスペースがある。さらに、従来のコプレナー型ＬＣＤでは、電極とアドレス線の横方向の距離がおよそ５μｍの場合には、線−ピクセルキャパシタンスは約１１．８ｆＦであり、この横方向の距離がおよそ１０μｍになると、このキャパシタンスが９．６ｆＦになる。例１ー８で示したような開口部の大きいＬＣＤでは、従来のＬＣＤに較べてピクセル口径比が大きく、従来型のように高い線ーピクセルキャパシタンス値に悩まされることがない。上記チャート１で示したキャパシタンスはＣＰＬの式に、周知の方法でフリンジキャパシタンスを考慮に入れて算出したものである。
【００５１】
重なり部位を作り込み、ピクセル開口部を大きくした本発明の液晶ディスプレイにおいては、その線−ピクセル・キャパシタンス（ｆＦ）はおよそ２０ｆＦ以下、好ましくはおよそ１２ｆＦまたはそれ以下、最も好ましくは、およそ７．０ｆＦまたはそれ以下である。
【図面の簡単な説明】
【００５２】
【図１】ディスプレイのピクセル領域全般にわたり、それぞれの長さに沿って取り囲んだ横アドレス線と縦アドレス線に重複させたピクセル電極を示す本発明によるＡＭＬＣＤの上面図である。
【図２】ＴＦＴチャネルを形成するようにドレイン電極に隣接して設けたＴＦＴソース電極も示している、図１の縦（あるいはドレイン）アドレス線と対応のドレイン電極の上面図である。
【図３】図１のピクセル電極を縮小して示す上面図である。
【図４】図１、図２の線形薄膜トランジスタ（ＴＦＴ）の側方立面断面図である。
【図５】図１の液晶ディスプレイの側方立面断面図である。
【図６】図１−５のＬＣＤの基板上に位置させるオプションのブラック・マトリックスの上面、あるいは底面図であり、基板上に位置させるブラック・マトリックスは基板上に設けたＴＦＴアレイを有さない。
【図７】図１−６のＬＣＤの一部を示す側方断面図であり、縦アドレス線と重複しているピクセル電極を示す図である。
【図８】本発明によるアレイ中のＴＦＴの製造方法を示す側方立面断面図である。
【図９】本発明によるアレイ中のＴＦＴの製造方法を示す側方立面断面図である。
【図１０】本発明によるアレイ中のＴＦＴの製造方法を示す側方立面断面図である。
【図１１】本発明によるアレイ中のＴＦＴの製造方法を示す側方立面断面図である。
【符号の説明】
【００５３】
２ アクティブ・マトリックス液晶ディスプレイ（ＡＭＬＣＤ）
３ ピクセル電極
５ ドレイン・アドレス線
７ ゲート・アドレス線
９ 薄膜トランジスタ（ＴＦＴ）
１１ 補助記憶コンデンサ
１２ 記憶コンデンサ電極
１３ ドレイン電極
１５ ソース電極
１７ ゲート電極
１９ 基板
２１ ゲート絶縁層
２３ 半導体層
２５ 半導体コンタクト層
２９ ドレイン金属層
３１ ソース金属層
３３ 絶縁層
３５、３６ バイアス
４１ 背面偏光子
４３ 背面配向フィルム
４５ 液晶層
４７ 全面配向フィルム
４９ 共通電極
５１ 前面透明基板
５３ 前面偏光子
５５ ブラックマトリックス
５６、５７ 部位
５８ チャネル覆い部分
６５ ピクセル開口部
【図１】
2008046655.tif 000003
【図２】
2008046655.tif 000004
【図３】
2008046655.tif 000005
【図４】
2008046655.tif 000006
【図５】
2008046655.tif 000007
【図６】
2008046655.tif 000008
【図７】
2008046655.tif 000009
【図８】
2008046655.tif 000010
【図９】
2008046655.tif 000011
【図１０】
2008046655.tif 000012
【図１１】
2008046655.tif 000013