(57)【要約】  【課題】  光電変換素子列の画像信号を複数チャンネルｃｈに分けて出力するイメージセンサのｃｈ間の画像データのバラツキを低減する。  【解決手段】  イメージセンサ１０７の光電変換素子列１０７Ｂの画像信号を複数ｃｈに分けて、ｃｈ毎に先頭側と後端側から出力し、画像データにデジタル変換し、ＯＰＢ画素の画像データＤ＿ＯＰＢ［ｎ］を参照してその値が黒目標値Ｂｋ＿ｒｅｆと合致するように、デジタル変換する画像信号のレベルを補正し（Ｓ６，Ｓ７，Ｓ３）；補正をした画像信号をデジタル変換した画像データを、光電変換素子列の画素並び対応に集成する（Ｓ９）。集成された画像データより黒目標値Ｂｋ＿ｒｅｆ相当の値を減算する（Ｓ１０）。  【選択図】  図４
2008109384.tif 000002
【特許請求の範囲】
【請求項１】
受光画素と光学的に遮光された画素がある光電変換素子列；
該光電変換素子列の画素を画素飛びでグループに区分した複数グループの一部グループの光電変換信号をパラレル入力して前記光電変換素子列の先頭側からシリアル出力する出力手段；および、
残りのグループの光電変換信号をパラレル入力して前記光電変換素子列の後端側からシリアル出力する出力手段；
を備えるイメージセンサ。
【請求項２】
前記イメージセンサは、複数の読み取り色のそれぞれに１つを割り当てた複数の光電変換素子列と、各光電変換素子列に１組を接続した、光電変換素子列の光電変換信号を先頭側から出力する出力手段と後端側から出力する出力手段との組、を複数組と、を備えるカラーイメージセンサである；請求項１に記載のイメージセンサ。
【請求項３】
各出力手段はパラレル入力／シリアル出力の転送レジスタおよび該転送レジスタのシリアル出力を増幅して出力する出力バッファを含み；前記先頭側から出力する出力手段の出力バッファは前記先頭側に配置し、前記後端側から出力する出力手段の出力バッファは前記後端側に配置した；請求項１又は２に記載のイメージセンサ。
【請求項４】
前記先頭側から出力する出力手段は、前記光電変換素子列の奇数番画素グループと偶数番画素グループの一方の光電変換信号を前記先頭側から出力し、前記後端側から出力する出力手段は、他方の光電変換信号を前記後端側から出力する；請求項１乃至３のいずれか１つに記載のイメージセンサ。
【請求項５】
前記先頭側から出力する出力手段は、前記一方のグループを更に画素飛びで複数の小グループに分けた、各小グループの光電変換信号を個別に前記先頭側から出力する複数の出力手段を含み；前記他方のグループを更に画素飛びで複数の小グループに分けた、各小グループの光電変換信号を個別に前記後端側から出力する複数の出力手段を含む；請求項４に記載のイメージセンサ。
【請求項６】
請求項１乃至５のいずれか１つに記載のイメージセンサ；
該イメージセンサの各出力手段が出力する光電変換信号を、画像データにデジタル変換する手段であって、前記光学的に遮光された画素の画像データを参照してその値が黒目標値と合致するように前記デジタル変換する光電変換信号のレベルを補正するアナログ補正手段を含む、デジタル化手段；および、
前記複数グループそれぞれの、前記デジタル化手段がデジタル変換した画像データを、前記光電変換素子列の画素並び対応に集成する手段；
を備える画像読み取り装置。
【請求項７】
請求項１乃至５のいずれか１つに記載のイメージセンサ；
該イメージセンサの各出力手段のそれぞれが出力する光電変換信号を、画像データにデジタル変換するデジタル化手段；
前記複数グループそれぞれの、前記デジタル化手段が変換した画像データを、前記光電変換素子列の画素並び対応に集成する手段；および、
集成した画像データの中の受光画素の画像データを、前記グループ区分において同一グループに属する遮光された画素の画像データを減算したものに補正するデジタル補正手段；
を備える画像読み取り装置。
【請求項８】
請求項１乃至５のいずれか１つに記載のイメージセンサ；
該イメージセンサの各出力手段が出力する光電変換信号を、画像データにデジタル変換する手段であって、前記光学的に遮光された画素の画像データを参照してその値が黒目標値と合致するように前記デジタル変換する光電変換信号のレベルを補正するアナログ補正手段を含む、デジタル化手段；
前記複数グループそれぞれの、前記デジタル化手段がデジタル変換した画像データを、前記光電変換素子列の画素並び対応に集成する手段；および、
集成した画像データの中の受光画素の画像データを、前記グループ区分において同一グループに属する遮光された画素の画像データを減算したものに補正するデジタル補正手段；
を備える画像読み取り装置。
【請求項９】
前記アナログ補正手段は、前記光学的に遮光された画素の画像データと予め設定してある黒目標値とからオフセット補正量を算出し、該オフセット補正量をＤ／Ａ変換した信号を、前記出力手段が出力した光電変換信号に重畳する；請求項６乃至８のいずれか１つに記載の画像読み取り装置。
【請求項１０】
原稿面に照光を照射する照明手段および該原稿の反射光を前記イメージセンサに投影する光学手段を備える；請求項６乃至９のいずれか１つに記載の画像読み取り装置。
【請求項１１】
請求項６乃至１０のいずれか１つに記載の画像読み取り装置；
画像生成用の画像データが表す画像を作像面に形成する画像出力手段；および、
前記画像読み取り装置が出力した画像データを、前記画像生成用の画像データに変換する画像データ処理手段；
を備える画像形成装置。
【請求項１２】
請求項１乃至５のいずれか１つに記載のイメージセンサの前記出力手段のそれぞれが出力する光電変換信号を、画像データにデジタル変換し、前記光学的に遮光された画素の画像データを参照してその値が黒目標値と合致するように、前記デジタル変換する光電変換信号のレベルを補正し；
前記複数グループそれぞれの、前記補正をした光電変換信号をデジタル変換した画像データを、前記光電変換素子列の画素並び対応に集成する；
画像読み取り方法。
【請求項１３】
請求項１乃至５のいずれか１つに記載のイメージセンサの前記出力手段のそれぞれが出力する光電変換信号を、画像データにデジタル変換し、前記複数グループそれぞれの画像データを、前記光電変換素子列の画素並び対応に集成し；
集成した画像データの中の受光画素の画像データを、前記グループ区分において同一グループに属する遮光された画素の画像データを減算したものに補正する；
画像読み取り方法。
【請求項１４】
請求項１乃至５のいずれか１つに記載のイメージセンサの前記出力手段のそれぞれが出力する光電変換信号を、画像データにデジタル変換し、前記光学的に遮光された画素の画像データを参照してその値が黒目標値と合致するように、前記デジタル変換する光電変換信号のレベルを補正し；
前記複数グループそれぞれの、前記補正をした光電変換信号をデジタル変換した画像データを、前記光電変換素子列の画素並び対応に集成し；
集成した画像データの中の受光画素の画像データを、前記グループ区分において同一グループに属する遮光された画素の画像データを減算したものに補正する；
画像読み取り方法。
【請求項１５】
前記デジタル変換する光電変換信号のレベルの補正は、前記光学的に遮光された画素の画像データと予め設定してある黒目標値とからオフセット補正量を算出し、該オフセット補正量をＤ／Ａ変換した信号を、前記出力手段が出力した光電変換信号に重畳するアナログ黒補正である；請求項１２乃至１４のいずれか１つに記載の画像読み取り方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直線配列された多数の光電変換単位素子すなわち光電変換素子列の光電変換信号すなわちアナログ画像信号をシリアルに出力するイメージセンサ，それを用いる画像読み取り方法および装置ならびにそれを用いる画像形成装置に関する。この種のイメージセンサの代表的なものの１つにＣＣＤ（Charge Coupled Device）がある。
【背景技術】
【０００２】
【特許文献１】特開２００２−２１８１８６号公報。
【０００３】
これまでのデジタル複写機，イメージスキャナ単体，ファクシミリ等に利用されている画像読取り装置で使用されているＣＣＤリニアイメージセンサでは、ＯＤＤ／ＥＶＥＮ出力というように、直線配列された光電変換単位素子（ピクセルあるいは画素と呼ばれる）の奇数番目（奇数画素）と偶数番目（偶数画素）の読み取り信号（光電変換信号：アナログ画像信号）を交互に振り分けて別個の出力ラインに出力することが行なわれている。このような、ＯＤＤ／ＥＶＥＮの２チャンネル出力イメージセンサ及びアナログ信号処理回路を備え、奇数／偶数番目にイメージセンサから出力されるアナログ画像信号をそのまま各チャンネルごとに独立して並行処理することで、光電変換素子列全体のアナログ画像信号の処理速度が２倍となるので、画像読み取りの画素周波数を２倍にして読取り速度を高速化できる。
【０００４】
しかしながら、画像読み取りの更なる高速化が要望されており、ＯＤＤ／ＥＶＥＮの２チャンネル出力イメージセンサでは達成できない読取り速度の実現が望まれている。このようなことから、ＯＤＤ／ＥＶＥＮの２チャンネル出力イメージセンサの２倍の読取り速度を実現できるセンサとして、ＯＤＤ／ＥＶＥＮの２チャンネルに振り分けて読み出すことに加えて、光電変換素子列を、素子の並び方向である主走査方向の中央で左右に２分割して、先頭側出力と後端側出力とにわけて全体で４チャンネルに振り分けて出力することにより、光電変換素子列全体のアナログ画像信号の処理速度を４倍にする構造が提案されている。その一例を図１１に示す。なお、図１１において、１０７Ｒ，１０７Ｇおよび１０７Ｂがそれぞれ、Ｒ（レッド），Ｇ（グリーン）およびＢ（ブルー）に色分解した各色光の輝度を電流又は電圧レベルすなわち電気信号レベルに変換する光電変換素子列であり、Ｂｒｔ１，Ｂｒｔ２，Ｂｒｂ１，Ｂｒｂ２は、パラレル入力，シリアル出力のシフトレジスタ（Ｐ／Ｓシフトレジスタ）である。光電変換素子列１０７Ｂの電気信号レベルは所定周期で、Ｐ／ＳシフトレジスタＢｒｔ１，Ｂｒｔ２，Ｂｒｂ１，Ｂｒｂ２にパラレル入力されそしてＰ／ＳシフトレジスタＢｒｔ１，Ｂｒｔ２，Ｂｒｂ１，Ｂｒｂ２からシリアル出力される。他の光電変換素子列１０７Ｒ，１０７Ｇの読み取り出力も、１０７Ｂの場合と同様である。
【０００５】
各光電変換素子列のＯＰＢ(Optical Black)は、遮光した画素、１〜Ｎが有効画素である。図１１上の左端が光電変換素子列の先頭、右端が後端である。先頭および後端にＯＰＢがある。
【０００６】
図１１に示した、一形態のイメージセンサであるＣＣＤ  １０７ｐ１、を用いた従来の画像読み取り装置を図１２に示し、図１３には該画像読み取り装置による画像処理の概要を示す。該画像処理ではまず、図１１に示したＣＣＤ  １０７ｐ１の光電変換により原稿情報をアナログ電気信号に変換し、そのアナログ電気信号を４チャネルに分割しＣＣＤより出力する。その分割方法は前述の通りである。
【０００７】
すなわち、図１１に示すように、Ｏｄｄ／Ｅｖｅｎ画素に分けた２チャンネルアナログ電気信号を、ＣＣＤの光電変換素子列を列中央部分より、列先頭側と後端側とで分けて、それぞれ出力する構成、すなわち４チャンネル出力の構成である。列先頭側からのアナログ電気信号出力の画素順は、Ｏｄｄ（奇数）群（グループ）の場合は、ＯＰＢ（Optical Black 画素：遮光した画素），・・・，ＯＰＢ，１画素目（第１画素），３画素目，・・・であり、Ｅｖｅｎ（偶数）群の場合は、ＯＰＢ，・・・，ＯＰＢ，２画素目，４画素目，・・・となる。列後端側の画素順は、列後端からＯｄｄ群がＯＰＢ，・・・，ＯＰＢ，Ｎ−１画素目，Ｎ−３画素目，・・・となり、Ｅｖｅｎ群がＯＰＢ，・・・，ＯＰＢ，Ｎ画素目，Ｎ−２画素目，・・・となる。以上が図１３のステップＳ１ｐ１の処理である。
【０００８】
次に、アナログ画像信号レベルを、デジタル化回路であるＡＦＥ（Analog Front End）１１ｐ１，１２ｐ１でラインクランプする（Ｓ２ｐ１）。すなわち、転送レジスタの、受光画素に続くＯＰＢ画素の画信号出力に連続する出力であるＤＵＭＭＹ信号（図７，図９）のオフセットレベルをＡＦＥ１１ｐ１，１２ｐ１にあるクランプ回路で基準電位にクランプする。次に予め設定しておいたゲインに基づき増幅処理（Ｓ４ｐ１）を行なった後、Ａ／Ｄ変換を実施する（Ｓ５ｐ１）。増幅処理でのゲインは基準白板の読取りレベルが目標白レベルとなるように予め調整した設定値を用いる。Ａ／Ｄ変換により得られたデジタル画像信号において後端側から出力された画像信号に対しては画素順の並び替えを行ない、また先頭側からの出力データはタイミングを調整するため遅延処理を行なう（Ｓ８ｐ１）。そしてそれらの出力をマルチプレクスして、１ライン分の画像データを得る。従来ではこの１ラインにマルチプレクスを行なう際に、先頭側出力と後端側出力との特性差を補正する処理を実施している（Ｓ９ｐ１）。
【０００９】
主走査方向の中央を境に先頭側からの出力と後端側からの出力とに分けて出力するイメージセンサ（たとえば図１１の１０７ｐ１）の場合、ＯＰＢ画素のアナログ画像信号（画信号）の、チャンネル間のレベル差によるオフセットズレだけでなく、アナログ画像信号のリニアリティーの特性（線形特性）についてチャネル間における特性差が僅かであっても、合成後の画像において、図１４に示すように、主走査方向の中央の分割位置を境に出力を振り分けた読取りレベル（アナログ画像信号のレベル）に段差が生じてしまい画像として段差が目立つものとなってしまう。
【００１０】
このために、前述したようにこの段差を解消するように先頭側出力と後端側出力の補正（Ｓ９ｐ１）を実施する必要がある。またこの補正処理を実現するため、カスタムの専用処理ＡＳＩＣが必要となる。特許文献１はこの特性差の補正方法を開示している。この補正を行なった後にライン間補正を行い、シェーディング処理および黒減算処理を実施する（Ｓ１０ｐ１）。黒減算（Ｓ１０ｐ１）は、ＯＰＢ画素の画像データをシェーディング処理前又は後の受光画素の画像データより減算するものである。
【００１１】
このような、光電変換素子列の主走査方向の中央で左右（先頭側と後端側）に２分割する構成での問題に対して、奇数画素（ＯＤＤ），偶数画素（ＥＶＥＮ）と２チャンネルに分け、更に図１５に示すように、各チャンネルのアナログ画像信号を１画素跳びで交互に摘出して２チャンネルに分けて、その結果全体で４チャンネルに振り分けて出力することも提案されている。
【００１２】
この場合（図１５）、１画素おきという早い画素周波数にて特性差が切り替わることになり、通常の人の目で見た場合、中央で分割した場合にくらべて、図１８に示すように、目立ちにくくすることができる。ただし、この構成（図１５）の場合では、出力回路が光電変換素子列の先頭側に構成されるため、動作時の出力回路における発熱が先頭側に偏ってしまう問題が発生する。具体的には、発熱の偏りによる暗時出力不均一性が画素位置で異なってしまい、結果的に光電変換素子列の左右（主走査方向）で読取り画像の濃度が異なるという画質上の不具合が生じてしまう問題がある。このＣＣＤを用いた場合の画像読取装置の構成は、図１６に示すものとなり、アナログ画像信号の処理は図１７に示すものとなる。
【００１３】
図１７を参照すると、図１５に示したＣＣＤ  １０７ｐ２が光電変換により原稿情報（原稿の反射光）をアナログ電気信号に変換し、そのアナログ電気信号を４チャネル（ＯＥ，ＯＯ，ＥＯ，ＥＥ：図１５）に分割しＣＣＤ  １０７ｐ２より出力する（Ｓ１ｐ２）。このときの出力信号はいずれも光電変換素子列の先頭側からの出力となり、その画素順は次のようになる；
ＯＯ画素：ＯＰＢ，・・・，ＯＰＢ，１画素目，５画素目，９画素目，・・・
ＯＥ画素：ＯＰＢ，・・・，ＯＰＢ，３画素目，７画素目，１１画素目，・・・
ＥＯ画素：ＯＰＢ，・・・，ＯＰＢ，２画素目，６画素目，１０画素目，・・・
ＥＥ画素：ＯＰＢ，・・・，ＯＰＢ，４画素目，８画素目，１２画素目，・・・。
【００１４】
これらのアナログ画像信号に対して、アナログ画像信号を増幅し画像データにデジタル変換するデジタル化処理（ＡＦＥ）において、ラインクランプ処理を施すラインクランプ処理（Ｓ２ｐ２）を行なった画像信号に対して、予めゲインを設定しておき信号成分を増幅する（Ｓ４ｐ２）。ここでのゲインは、基準白板の読取りレベルが目標白レベルとなるように設定したものである。増幅された画像信号に対して、Ａ／Ｄ変換器を用いてデジタル信号に変換を行なう（Ｓ５ｐ２）。この構成の場合、いずれの画素の出力も光電変換素子列の先頭側から出力するので、画素順を前後に入れ替える必要がない。Ａ／Ｄ変換部分の後に、２ｃｈ（チャンネル）から１ｃｈのマルチプレクス処理を行なう（Ｓ９ｐ２）。すなわちＯＥとＯＯからＯｄｄチャネルを生成し、ＥＯとＥＥからＥｖｅｎチャネルを生成する。さらにその後にＯｄｄ／Ｅｖｅｎの２チャネルに対してマルチプレクス処理を行い１ラインの画像信号を生成する。前述の処理を、Ｒ，Ｇ，Ｂ  ３色分並行して行なう。次に、得られたＲ，Ｇ，Ｂの各ラインのデータに対してライン間補正を行なった後に、シェーディング処理を行い、後段の画像処理部分へ画像データを出力する（Ｓ１０ｐ２）。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
図１５および図１６に示す読み取り装置では、ＣＣＤ  １０７ｐ２の出力回路が片側にあることで、各チャンネルで読み出し先端側と後尾側とでの発熱差によるオフセットズレの問題はあるが、各チャンネルの出力回路が物理的に近いチップ上で形成されるため、回路自体のバラツキ（個体差）は小さくこのため回路バラツキによるオフセットズレの影響は小さいものである。このため黒減算処理を行なう位置としては、マルチプレクス１７ｐ２の前後どちらで実施しても、画像において特に問題とはならない。図１６の構成例では、シェーディング部分２０ｐ２で実施する構成を例として記載している。ただし、発熱に対するオフセットズレは発生する構成であり、このズレは黒減算の処理位置に依らず問題となる。
【００１６】
本発明は、イメージセンサの光電変換素子列のアナログ画像信号を複数チャンネルに分けて出力し、各チャンネル毎に、アナログ画像信号をＡ／Ｄ変換により画像データに変換する画像読み取りにおいて、チャンネル間の画像データのバラツキを低減することを目的とする。具体的には、各チャンネルの出力回路の発熱によって発生するオフセットズレを低減することを第１の目的とし、各チャネルの信号処理回路において発生するオフセットバラツキによる画像データのバラツキを低減することを第２の目的とする。
【課題を解決するための手段】
【００１７】
（１）受光画素（１〜Ｎ）と光学的に遮光された画素（ＯＰＢ）がある光電変換素子列（１０７Ｂ）；
該光電変換素子列の画素を画素飛びでグループに区分した複数グループ（ＯＯ，ＯＥ，ＥＥ，ＥＯ）の一部グループの光電変換信号（アナログ画像信号：画信号）をパラレル入力して前記光電変換素子列の先頭側からシリアル出力する出力手段（Ｂｒ１，ＯＯ出力バッフア／Ｂｒ２，ＯＥ出力バッファ）；および、
残りのグループの光電変換信号をパラレル入力して前記光電変換素子列の後端側からシリアル出力する出力手段（Ｂｒ３，ＥＥ出力バッフア／Ｂｒ４，ＥＯ出力バッファ）；
を備えるイメージセンサ（１０７）。
【００１８】
なお、理解を容易にするために括弧内には、図面に示し後述する実施例の対応要素又は対応事項の符号を、例示として参考までに付記した。以下も同様である。
【発明の効果】
【００１９】
イメージセンサの出力回路の発熱によって発生するオフセットズレと各チャネルのデジタル化処理回路において発生するオフセットばらつきとを抑制することができる。
【発明を実施するための最良の形態】
【００２０】
（２）前記イメージセンサ（１０７）は、複数の読み取り色（Ｒ，Ｇ，Ｂ）のそれぞれに１つを割り当てた複数の光電変換素子列（１０７Ｒ，１０７Ｇ，１０７Ｂ）と、各光電変換素子列に１組を接続した、光電変換素子列の光電変換信号を先頭側から出力する出力手段（Ｂｒ１，ＯＯ出力バッフア／Ｂｒ２，ＯＥ出力バッファ）と後端側から出力する出力手段（Ｂｒ３，ＥＥ出力バッフア／Ｂｒ４，ＥＯ出力バッファ）との組、を複数組と、を備えるカラーイメージセンサである；上記（１）に記載のイメージセンサ。
【００２１】
（３）各出力手段はパラレル入力／シリアル出力の転送レジスタ（Ｂｒ１〜Ｂｒ４）および該転送レジスタのシリアル出力を増幅して出力する出力バッファを含み；前記先頭側から出力する出力手段の出力バッファは前記先頭側に配置し、前記後端側から出力する出力手段の出力バッファは前記後端側に配置した；上記（１）又は（２）に記載のイメージセンサ。これによれば、出力回路である出力バッファにて発生する発熱の影響を先頭側と後端側とで均等にすることが可能となる。
【００２２】
（４）前記先頭側から出力する出力手段は、前記光電変換素子列の奇数番画素グループと偶数番画素グループの一方（ＯＯ，ＯＥ）の光電変換信号を前記先頭側から出力し、前記後端側から出力する出力手段は、他方（ＥＥ，ＥＯ）の光電変換信号を前記後端側から出力する；上記（１）乃至（３）のいずれか１つに記載のイメージセンサ。
【００２３】
（５）前記先頭側から出力する出力手段は、前記一方のグループを更に画素飛びで複数の小グループ（ＯＯ，ＯＥ）に分けた、各小グループの光電変換信号を個別に前記先頭側から出力する複数の出力手段（Ｂｒ１，ＯＯ出力バッフア／Ｂｒ２，ＯＥ出力バッファ）を含み；前記他方のグループを更に画素飛びで複数の小グループ（ＥＥ，ＥＯ）に分けた、各小グループの光電変換信号を個別に前記後端側から出力する複数の出力手段（Ｂｒ３，ＥＥ出力バッフア／Ｂｒ４，ＥＯ出力バッファ）を含む；請求項４に記載のイメージセンサ。これによれば、より高速な画像読み取りが可能である。
【００２４】
（６）上記（１）乃至（５）のいずれか１つに記載のイメージセンサ（１０７）；
該イメージセンサの各出力手段が出力する光電変換信号を、画像データにデジタル変換する手段であって、前記光学的に遮光された画素の画像データを参照してその値が黒目標値と合致するように前記デジタル変換する光電変換信号のレベルを補正するアナログ補正手段（２，１３oo）を含む、デジタル化手段（１１，１３）；および、
前記複数グループそれぞれの、前記デジタル化手段がデジタル変換した画像データを、前記光電変換素子列の画素並び対応に集成する手段（１５〜１７）；
を備える画像読み取り装置（１００）。これによれば、イメージセンサの出力回路の発熱によって発生するオフセットズレと各チャネルのデジタル化処理回路において発生するオフセットばらつきとが抑制される。
【００２５】
（７）上記（１）乃至（５）のいずれか１つに記載のイメージセンサ（１０７）；
該イメージセンサの各出力手段のそれぞれが出力する光電変換信号を、画像データにデジタル変換するデジタル化手段（１１，１３）；
前記複数グループそれぞれの、前記デジタル化手段が変換した画像データを、前記光電変換素子列の画素並び対応に集成する手段（１５〜１７）；および、
集成した画像データの中の受光画素の画像データを、前記グループ区分において同一グループに属する遮光された画素の画像データを減算したものに補正するデジタル補正手段（１９）；
を備える画像読み取り装置（１００）。これによれば、イメージセンサの出力回路の発熱によって発生するオフセットズレと各チャネルのデジタル化処理回路において発生するオフセットばらつきとが抑制される。
【００２６】
（８）上記（１）乃至（５）のいずれか１つに記載のイメージセンサ（１０７）；
該イメージセンサの各出力手段が出力する光電変換信号を、画像データにデジタル変換する手段であって、前記光学的に遮光された画素の画像データを参照してその値が黒目標値と合致するように前記デジタル変換する光電変換信号のレベルを補正するアナログ補正手段（２，１３oo）を含む、デジタル化手段（１１，１３）；
前記複数グループそれぞれの、前記デジタル化手段がデジタル変換した画像データを、前記光電変換素子列の画素並び対応に集成する手段（１５〜１７）；および、
集成した画像データの中の受光画素の画像データを、前記グループ区分において同一グループに属する遮光された画素の画像データを減算したものに補正するデジタル補正手段（１９）；
を備える画像読み取り装置（１００）。これによれば、イメージセンサの出力回路の発熱によって発生するオフセットズレと各チャネルのデジタル化処理回路において発生するオフセットばらつきとが抑制される。
【００２７】
（９）前記アナログ補正手段（２，１３oo）は、前記光学的に遮光された画素（ＯＰＢ）の画像データと予め設定してある黒目標値とからオフセット補正量を算出し、該オフセット補正量をＤ／Ａ変換した信号を、前記出力手段が出力した光電変換信号に重畳する；上記（６）乃至（８）のいずれか１つに記載の画像読み取り装置。
【００２８】
（１０）原稿面に照光を照射する照明手段（１０２）および該原稿の反射光を前記イメージセンサ（１０７）に投影する光学手段（１０３〜１０６）を備える；上記（６）乃至（９）のいずれか１つに記載の画像読み取り装置。
【００２９】
（１１）上記（６）乃至（１０）のいずれか１つに記載の画像読み取り装置（１００）；
画像生成用の画像データが表す画像を作像面に形成する画像出力手段（２００）；および、
前記画像読み取り装置が出力した画像データを、前記画像生成用の画像データに変換する画像データ処理手段（ＩＰＰ）；
を備える画像形成装置（ＭＦ１）。
【００３０】
（１２）上記（１）乃至（５）のいずれか１つに記載のイメージセンサ（１０７）の前記出力手段のそれぞれが出力する光電変換信号を、画像データにデジタル変換し、前記光学的に遮光された画素（ＯＰＢ）の画像データを参照してその値が黒目標値と合致するように、前記デジタル変換する光電変換信号のレベルを補正し（１１，１３；Ｓ６，Ｓ７，Ｓ３）；
前記複数グループそれぞれの、前記補正をした光電変換信号をデジタル変換した画像データを、前記光電変換素子列の画素並び対応に集成する（Ｓ９）；
画像読み取り方法。これによれば、イメージセンサの出力回路の発熱によって発生するオフセットズレと各チャネルのデジタル化処理回路において発生するオフセットばらつきとを抑制することができる。
【００３１】
（１３）上記（１）乃至（５）のいずれか１つに記載のイメージセンサ（１０７）の前記出力手段のそれぞれが出力する光電変換信号を、画像データにデジタル変換し、前記複数グループそれぞれの画像データを、前記光電変換素子列の画素並び対応に集成し（１１，１５〜１７；Ｓ５，Ｓ９）；
集成した画像データの中の受光画素の画像データを、前記グループ区分において同一グループに属する遮光された画素の画像データを減算したものに補正する（１９；Ｓ１０）；
画像読み取り方法。これによれば、イメージセンサの出力回路の発熱によって発生するオフセットズレと各チャネルのデジタル化処理回路において発生するオフセットばらつきとを抑制することができる。
【００３２】
（１４）上記（１）乃至（５）のいずれか１つに記載のイメージセンサ（１０７）の前記出力手段のそれぞれが出力する光電変換信号を、画像データにデジタル変換し、前記光学的に遮光された画素（ＯＰＢ）の画像データを参照してその値が黒目標値と合致するように、前記デジタル変換する光電変換信号のレベルを補正し（１１，１３；Ｓ６，Ｓ７，Ｓ３）；
前記複数グループそれぞれの、前記補正をした光電変換信号をデジタル変換した画像データを、前記光電変換素子列の画素並び対応に集成し（１５〜１７；Ｓ９）；
集成した画像データの中の受光画素の画像データを、前記グループ区分において同一グループに属する遮光された画素の画像データを減算したものに補正する（１９；Ｓ１０）；
画像読み取り方法。これによれば、イメージセンサの出力回路の発熱によって発生するオフセットズレと各チャネルのデジタル化処理回路において発生するオフセットばらつきとを抑制することができる。
【００３３】
（１５）前記デジタル変換する光電変換信号のレベルの補正（１１，１３；Ｓ６，Ｓ７，Ｓ３）は、前記光学的に遮光された画素の画像データと予め設定してある黒目標値とからオフセット補正量を算出し、該オフセット補正量をＤ／Ａ変換した信号を、前記出力手段が出力した光電変換信号に重畳するアナログ黒補正である；上記（１２）乃至（１４）のいずれか１つに記載の画像読み取り方法。
【００３４】
本発明の他の目的及び特徴は、図面を参照した以下の実施例の説明より明らかになろう。
【実施例１】
【００３５】
図１に、本発明の一実施例のフルカラーデジタル複合機能複写機ＭＦ１の外観を示す。このフルカラー複写機ＭＦ１は、大略で、自動原稿送り装置（ＡＤＦ）１２０と、操作ボード１０と、カラースキャナ１００と、カラープリンタ２００の各ユニットで構成されている。なお、操作ボード１０と、ＡＤＦ１２０付きのカラースキャナ１００は、プリンタ２００から分離可能なユニットであり、カラースキャナ１００は、動力機器ドライバやセンサ入力およびコントローラを有する制御ボードを有して、プリンタ２００のエンジンコントローラと直接または間接に通信を行いタイミング制御されて原稿画像の読取りを行う。
【００３６】
図２に、複合機能複写機ＭＦ１のスキャナ１００およびそれに装着されたＡＤＦ１２０の、原稿画像読取り機構を示す。このスキャナ１００のコンタクトガラス１０１上に置かれた原稿は、照明ランプ１０２により照明され、原稿の反射光（画像光）が第１ミラー１０３で副走査方向ｙと平行に反射される。照明ランプ１０２および第１ミラー１０３は、図示しない、副走査方向ｙに定速駆動される第１キャリッジに搭載されている。第１キャリッジと同方向にその１／２の速度で駆動される、図示しない第２キャリッジには、第２および第３ミラー１０４，１０５が搭載されており、第１ミラー１０３が反射した画像光は第２ミラー１０４で下方向（ｚ）に反射され、そして第３ミラー１０５で副走査方向ｙに反射されて、レンズ１０６により集束され、ＣＣＤ１０７に照射され、電気信号に変換される。すなわちＲＧＢ各色画像信号に変換される。
【００３７】
第１および第２キャリッジは、走行体モータ１０８を駆動源として、ｙ方向に往（原稿走査），復（リタ−ン）駆動される。このようにスキャナ１００は、コンタクトガラス１０１上の原稿をランプ１０２およびミラー１０３で走査して原稿画像をＣＣＤ１０７に投影するフラットベッド読取りの原稿スキャナであるが、第１キャリッジをホームポジション（待機位置）ＨＰに停止して、シートスルー読取りを行うことも可能である。
【００３８】
シートスルー読取りを行うために、自動原稿供給装置(ＡＤＦ)１２０がスキャナ１００に装着されており、第１キャリッジがホームポジションＨＰで停止しているときの第１ミラー１０３の読取り視野位置に、シートスルー読取り窓であるガラス１３２があり、ＡＤＦ１２０の搬送ドラム（プラテン）１２５がガラス１３２に対向している。
【００３９】
ＡＤＦ１２０の原稿トレイ１２１に積載された原稿は、フィラーセンサ１３０で検出される。なお、原稿サイズは、原稿を所定姿勢に強制するサイド板の設定位置を検出するスイッチ群１３１のオン，オフに基づいて判定される。シートスルー読取りのときには、ＡＤＦ１２０の原稿トレイ１２１に積載された原稿の最上部の一枚が、ピックアップローラ１２２および送り込みローラ１２３，１２４でレジストローラ１２５に送り出され、レジストローラ１２５から窓ガラス１３２に送り出されて、このときホームポジションＨＰにある第１ミラー１０３で原稿上の画像が第２ミラー１０４に反射されてＣＣＤ１０７に投影され、ＣＣＤ１０７が投影画像を光電変換して画像信号を発生する。すなわちＲＧＢ各色画像信号を発生する。
【００４０】
この実施例では、ホームポジションＨＰが、画像読取り光学系のシートスルー読取り位置であり、また、フラットベッド読取りの第１キャリッジ駆動始点（＝リターン終点）である。フラットベッド読取りの場合、第１キャリッジをホームポジションＨＰから駆動して、ＨＰからＡ＋Ｂの距離進んだ位置（目盛り板ｓｃｐの右端：読取り開始点）から原稿画像の読取りを開始する。すなわちＣＣＤ１０７が発生する画像信号を有効とする。ホームポジションＨＰと読取り開始点との間には、第１キャリッジを検出する基点センサ１０９、ならびに、基準白板ｒｗｐがある。基準白板ｒｗｐは、コンタクトガラス１０１の左端部の上面に密着している。基準白板ｒｗｐは、照明ランプ１０２の個々の発光強度のばらつき，また主走査方向ｘのばらつきや、ＣＣＤ１０７の画素毎の感度ムラ等が原因で、一様な濃度の原稿を読み取ったにもかかわらず、読取りデータがばらつく現象を補正（シェーディング補正）するために用意されている。また、画像信号の増幅ゲイン調整（ＡＧＣ）にも用いられる。
【００４１】
フラットベッド読取りのときには、ホームポジションＨＰから、第１キャリッジの副走査駆動および副走査位置の追跡を開始する。第１キャリッジの読取り視野に基準白板ｒｗｐがあるとき、ＣＣＤ１０７の画像信号（をデジタル変換した画像データ）が、画像信号処理回路であるラインデータ生成１１０（図３）に読込まれる。第１キャリッジが基点センサ１０９を横切るとき第１キャリッジの起動が終わり走査速度が設定値に収束している。副走査位置が読取り始端（Ａ＋Ｂ：目盛り板ｓｃｐの右端の右側）に達したときに、画像信号有効信号（フレーム同期信号：ＦＧＡＴＥ）が有意レベルに切り換えられる。フラットベッド読取りでは、第１キャリッジを、コンタクトガラス１０１上の原稿の先端（右端）まで副走査駆動して、そこで折返してリターン駆動するとき、ホームポジションＨＰで一時停止するが、その直前に、基点センサ１０９が第１キャリッジを検出し、検出時点に副走査位置が基点位置データ（設定値）に初期化される。第１キャリッジはホームポジションＨＰで一時停止してから原稿サイズ検出位置（Ａ＋Ｂ＋Ｃ）に駆動され、そこで待機する。
【００４２】
図３に、図１に示す複合機能複写機ＭＦ１の電装系統のシステム構成を示す。電装システムは、画像形成装置の全体制御を行うプリンタコントローラ５０１、コントローラ５０１に接続された、画像形成装置の操作ボード１０、画像データを記憶するＨＤＤ５０３、アナログ回線を使用して外部との通信を行う通信コントロール装置インターフェースボード５０４、ＬＡＮインターフェースボード５０５、汎用ＰＩＣバスに接続された、ＦＡＸのコントロールユニット５０６、ＩＥＥＥ１３９４ボード、無線ＬＡＮボード、ＵＳＢボード等５０７と、ＰＣＩバスでコントローラに接続されたエンジン制御５１０、エンジン制御５１０に接続された、画像形成装置のＩ／Ｏを制御する入出力制御３００、及び、コピー原稿（画像）を読込むスキャナーボード、及び画像データが表わす画像光を感光体ドラム上に投射する（光書込みする）光書込ユニット５１２等で構成される。
【００４３】
原稿を光学的に読み取るスキャナ１００は、原稿に対する原稿照明光源の走査を行い、ＣＣＤ１０７に原稿像を結像する。原稿像すなわち原稿に対する光照射の反射光をＣＣＤ１０７で光電変換してＲ，Ｇ，Ｂ画像信号を生成する。
【００４４】
通信コントロール装置インターフェースボード５０４は、装置に不具合が発生した場合に外部の遠隔地診断装置に即時に通報し、故障個所の内容，状況等をサービスマンが認識し早急に修理することを可能としている。また、それ以外に装置の使用状況等の発信にも使用されている。
【００４５】
図３に示すＣＣＤ１０７は、３ラインカラーＣＣＤであり、Ｒ、Ｇ、Ｂ画像信号を生成し、ラインデータ生成１１０に入力する。ＣＣＤ１０７の出力（アナログ画像信号）は、ラインデータ生成１１０でＡ／Ｄ変換によりＲ、Ｇ、Ｂの画像データに変換される。そして画像データバスを介して画像データ処理器ＩＰＰ（Image Processing Processor；以下では単にＩＰＰと記述）に送出される。
【００４６】
ＩＰＰは画像処理をおこなうプログラマブルな演算処理手段であり、分離生成（画像が文字領域か写真領域かの判定：像域分離），地肌除去，スキャナガンマ変換，フィルタ処理，色補正，変倍，画像加工，プリンタガンマ変換および階調処理を行う。ラインデータ生成１１１からＩＰＰに転送された画像データは、ＩＰＰにて光学系およびデジタル信号への量子化に伴う信号劣化（スキャナ系の信号劣化）を補正され、フレームメモリ５２１に書き込まれる。
【００４７】
プリンタコントローラ５０１には、ＣＰＵ及びプリンタコントローラボードの制御を行うＲＯＭ、ＣＰＵが使用する作業用メモリであるＲＡＭ，リチウム電池を内臓し、ＳＲＡＭのバックアップと時計を内臓したＮＶ−ＲＡＭ及び、プリンタコントローラボードのシステバス制御、フレームメモリ制御、ＦＩＦＯ等のＣＰＵ周辺を制御するＡＳＩＣ及びそのインターフェース回路等が搭載されている。
【００４８】
プリンタコントローラ５０１は、スキャナアプリケーション，ファクシミリアプリケーション，プリンタアプリケーションおよびコピーアプリケーション等の複数アプリケーションの機能を有し、システム全体の制御を行う。操作ボード１０の入力を解読して本システムの設定とその状態内容を操作ボードの表示部に表示する。
【００４９】
ＰＣＩバスには多くのユニットが接続されており、画像データバス／制御コマンドバスで、画像データと制御コマンドが時分割で転送される。
【００５０】
通信コントロール装置インターフェースボード５０４は、通信コントロール装置と、コントローラ５０１との通信インターフェースボードである。コントローラ５０１との通信は、全二重非同期シリアル通信で接続されている。通信コントロール装置５２２とは、ＲＳ−４８５インターフェース規格により、マルチドロップ接続されている。遠隔の管理システムとの通信は、この通信コントローラ装置インターフェースボード５０４を経由して実施される。
【００５１】
ＬＡＮインターフェースボード５０５は、社内ＬＡＮに接続されている。社内ＬＡＮとコントローラ５０１との通信インターフェースボードであり、ＰＨＹチップを搭載している。ＬＡＮインターフェースボード５０５とコントローラ５０１とは、ＰＨＹチップＩ／Ｆ及びＩ２ＣバスＩ／Ｆの標準的な通信インターフェースで接続されている。外部機器との通信はこのＬＡＮインターフェースボード５０５を経由して実施される。
【００５２】
ＨＤＤ５０３は、システムのアプリケーションプログラムならびにプリンタ、作像プロセス機器の機器付勢情報を格納するアプリケーションデータベース、ならびに、読取り画像や書込み画像のイメージデータ、すなわち画像データ、ならびにドキュメントデータを蓄える画像データベースとして用いられる。物理インターフェース、電気的インターフェース共に、ＡＴＡ／ＡＴＡＰＩ−４に準拠したインターフェースでコントローラに接続されている。
【００５３】
操作ボード１０には、液晶タッチパネルのほかに、テンキー，クリア／ストップキー，スタートキー，初期設定キー，モード切換えキー，テスト印刷キー，電源キー等がある。また、液晶タッチパネルの左側には、ＵＲＬ，メール文，ファイル名，フォルダ名等の入力，設定用ならびに短縮登録用の、平仮名を付記したアルファベットキーボードがある。
【００５４】
液晶タッチパネルには、各種機能キーならびにエンジン５１０およびコントローラ５０１の動作状態を示すメッセージなどが表示される。液晶タッチパネルには、「コピー」機能，「スキャナ」機能，「プリント」機能，「ファクシミリ」機能，「蓄積」機能，「編集」機能，「登録」機能およびその他の機能の選択用および実行中を表わす機能選択キーが表示される。機能選択キーで指定された機能に定まった入出力画面が表示され、例えば「複写」機能が指定されているときには、機能キーならびに部数及び画像形成装置の状態を示すメッセージが表示される。オペレータが液晶タッチパネルに表示されたキーにタッチすると、操作ボード１０はオペレータ入力として読み込み、選択された機能を示すキーを、指定中を表す灰色に反転表示する。また、機能の詳細を指定しなければならない場合（例えばページ印字の種類等）はキーにタッチする事で詳細機能の設定画面がポップアップ表示される。このように、液晶タッチパネルは、ドット表示器を使用している為、その時の最適な表示をグラフィカルに行う事が可能である。機能キーの中には、印刷色指定キー「黒（Ｂｋ）」，「フルカラー」，「自動色選択」，「青（Ｃ）」，「赤（Ｍ）」および「黄（Ｙ）」指定キーがある。
【００５５】
操作ボード１０の内部には、ＣＰＵ及びＲＯＭ，ＲＡＭ、ＬＣＤ及びキー入力を制御するＡＳＩＣ（ＬＣＤＣ）が搭載されている。ＲＯＭには操作ボード１０の入力読込み、及び表示出力を制御する、操作ボード１０の制御プログラムが書き込まれている。ＲＡＭは、ＣＰＵで使用する作業用メモリである。プリンタコントローラ５０１との通信により、パネルを操作して使用者がシステム設定の入力を行う入力と、使用者にシステムの設定内容，状態を表示する、表示および入力の制御を行っている。
【００５６】
プリンタコントローラ５０１のワークメモリから出力されたＢｋ，Ｃ，Ｍ，Ｙの各色の書込み信号（画像ＤＡＴＡ）は、光書込みユニット５１２に入力される。光書込みユニット５１２で書込み信号に基づくＬＤ電流制御（ＰＷＭ制御）が行われ、各ＬＤが書込み信号に対応して付勢（駆動；通電）される。
【００５７】
エンジン制御５１０は、画像形成の制御すなわち作像制御を主として行い、ＣＰＵ及び、画像処理を行うＩＰＰ、複写およびプリントアウトを制御するため必要なプログラムを内蔵したＲＯＭ、その制御に必要なＲＡＭ、及びＮＶ−ＲＡＭを搭載している。ＮＶ−ＲＡＭにはＳＲＡＭと、電源ＯＦＦを検知して、ＥＥＰＲＯＭにストアするメモリを搭載している。また、他の制御を行なうＣＰＵとの信号の送受信を行なう、シリアルインターフェースも備えているＩ／Ｏ  ＡＳＩＣは、エンジン制御ボードが実装された、近くのＩ／Ｏ（カウンター、ファン、ソレノイド、モータ等）を制御するＡＳＩＣである。入出力制御２０とエンジン制御ボード５１０とは同期シリアルインターフェース接続されている。
【００５８】
入出力制御２０には、サブＣＰＵを搭載しており、Ｐセンサ、Ｔセンサ等のアナログ制御，用紙センサの検出信号を参照するジャム検出，用紙搬送制御も含む画像形成装置のＩ／Ｏ制御および電源制御を行っている。入出力制御２０には、各種センサ，アクチュエータ（モータ、クラッチ、ソレノイド）とのインターフェース回路がある。
【００５９】
電源装置には、主電源スイッチ２８を介して外部入力ＡＣが与えられる主電源２９，補助電源３２，複写機ＭＦ１の２４Ｖ系負荷への給電電流値を検出する負荷電流検出器３３および電流指示器６４がある。
【００６０】
図４にＣＣＤ１０７の構成の概要を示し、図５にはスキャナ１００の画像処理の概要を示す。本実施例のＣＣＤ１０７は、Ｒ，Ｇ，Ｂ  ３色分の光電変換素子列１０７Ｒ，１０７Ｇ，１０７Ｂを有し、各光電変換素子列のアナログ画像信号は、それぞれ４つの転送レジスタ（Ｂ用のものがＢｒ１，Ｂｒ２，Ｂｒ３，Ｂｒ４）を介して出力する構成である。図４上の左端が光電変換素子列の先頭、右端が後端である。
【００６１】
Ｒ，Ｇ，Ｂ各々の読み取り構成は同じであるので、１色（Ｂ）の構成について説明をする。光電変換素子列１０７Ｂで光電変換により得られたアナログ画像信号は、４つの転送レジスタＢｒ１〜Ｂｒ４にパラレルに振り分けて入力され、そして出力バッファ（出力バッファアンプ：３角形の増幅器記号）にシリアルに転送されて、出力回路からラインデータ生成１１１Ｂにシリアル出力される。その際の、転送レジスタＢｒ１〜Ｂｒ４への振り分けを行なった場合の、各出力回路から出力される画素順を、図７に示す。なお、光電変換素子列１０７Ｂの有効画素は１〜Ｎであり、Ｎは４で割り切れる値である；
ＯＯ画素出力（Ｂｒ１出力）：
ＯＰＢ画素、・・・、ＯＰＢ画素、１画素目、５画素目、９画素目、・・・、
Ｎ−３画素目、ＯＰＢ画素、・・・、ＯＰＢ画素、無効画素、・・・
ＯＥ画素出力（Ｂｒ２出力）：
ＯＰＢ画素、・・・、ＯＰＢ画素、３画素目、７画素目、１１画素目、・・・、
Ｎ−１画素目、ＯＰＢ画素、・・・、ＯＰＢ画素、無効画素、・・・
ＥＯ画素出力（Ｂｒ３出力）：
ＯＰＢ画素、・・・、ＯＰＢ画素、Ｎ−２画素目、Ｎ−６画素目、・・・、
２画素目、ＯＰＢ画素、・・・、ＯＰＢ画素、無効画素、・・・
ＥＥ画素出力（Ｂｒ４出力）：
ＯＰＢ画素、・・・、ＯＰＢ画素、Ｎ画素目、Ｎ−４画素目、・・・、６画素目、
ＯＰＢ画素、・・・、ＯＰＢ画素、無効画素、・・・。
【００６２】
ここで、本実施例のＣＣＤ１０７において、ＯＯ画素出力回路とＯＥ画素出力回路は、有効画素列の先頭側に位置し、ＥＯ画素出力回路とＥＥ画素出力回路は有効画素列の後端側に位置する。したがって、Ｂｒ１，Ｂｒ２は、図４上で、光電変換素子列１０７Ｂからパラレル転送されたアナログ画像信号を右から左に向けてシリアル転送してＯＯ，ＯＥ画素出力回路から出力する。すなわち先頭側画素のアナログ画像信号から順次に後端側画素のアナログ画像信号を出力する。しかし、Ｂｒ３，Ｂｒうは、図４上で、光電変換素子列１０７Ｂからパラレル転送されたアナログ画像信号を左から右に向けてシリアル転送してＥＥ，ＥＯ画素出力回路から出力する。すなわち後端側画素のアナログ画像信号から順次に先頭側画素のアナログ画像信号を出力する。
【００６３】
このような構成とすることで出力回路からの発熱が先頭側と後端側、すなわち画像での左側と右側とで均等となり、左右の温度差によるオフセットズレが低減する。また、１色当たり４ｃｈの出力を行なうことで、転送レジスタＢｒ１〜Ｂｒ４からのシリアル転送出力の速度を、光電変換素子列１０７Ｂ全体のアナログ画像信号をひとつの転送レジスタを用いてシリアル転送出力する場合の４倍として、ＣＣＤ１０７による読み取り速度（ライン数／単位時間）を高速にすることが可能となる。
【００６４】
ただし、前述のように出力回路を光電変換素子列の先頭側と後端側にそれぞれ配置したことで、４ｃｈそれぞれの回路自体のばらつきによるオフセットズレの影響が懸念される。これを改善するために、本実施例では、アナログ黒補正１３，１４（図５）によって各ｃｈのＯＰＢのアナログ画像信号レベルが同一の濃度値Ｂｋ＿ｒｅｆとなるように、各ｃｈのアナログ画像信号レベルを調整（フィードバック黒補正）する。また、４ｃｈの画像データを１色１ラインにマルチプレクスした後に、デジタル黒減算１９（図５）によって、有効画素の画像データを、該有効画素のｃｈ内のＯＰＢ画素の画像データのレベル（値）を減算したレベルに補正する。
【００６５】
図６に、ＡＦＥ１１の中の、ＯＯｃｈのアナログ画像信号を画像データに変換するデジタル化回路１１ooと、アナログ黒補正回路１３ooの構成を示す。他のｃｈのものも、１１oo，１３ooの構成と同じ構成である。クランプ回路１は、制御ＡＳＩＣ２１からの、ＤＵＭＭＹ信号期間を表す制御信号に応答して、ＤＵＭＭＹ信号（図７，図９）のオフセットレベルを基準電位にクランプする。オフセットレベルを基準電位とした画像信号は、加算器２を介して可変ゲインの増幅回路３に与えられる。増幅回路３には制御ＡＳＩＣ２１が、基準白板ｒｗｐの読み取りレベルを目標レベルとするに必要なゲインを検索する白レベル調整で得たゲインを与える。増幅回路３が増幅した画像信号は、Ａ／Ｄ変換器４で画像データに変換される。Ａ／Ｄ変換器４が出力する画像データの中の、ＯＰＢ画素の画像データを、アナログ黒補正１３ooの黒レベル検出５が摘出し、黒レベル補正量算出６が目標黒レベルとの偏差を算出して補正値を演算し、補正値データをＤ／Ａ変換器７がアナログ信号（加算値信号）に変換して加算器２に与える。加算器２は、クランプ回路１が出力する画像信号に、加算値信号を加算して、和信号を増幅回路３に出力する。なお、目標黒レベルに対するＯＰＢ画素の画像データとの偏差の極性によっては、アナログ黒補正１３ooの出力が負値となる。この場合には、加算器２は実質的に、アナログ黒補正１３ooの出力の絶対値を、クランプ回路１が出力する画像信号から減算することになる。補正量算出の内容は、以下で詳述する。
【００６６】
図８に、図５に示すラインデータ生成１１０によるＣＣＤ１０７出力の処理概要を示す。この処理の流れを制御ＡＳＩＣ（Application Specific IC）２１が制御する。まず図４に示すＣＣＤ１０７の各色（Ｂ）の光電変換素子列（１０７Ｂ）で読み取った１ラインの原稿情報すなわちアナログ画像信号は、前述の振り分けにより、ＣＣＤ１０７の転送レジスタ（Ｂｒ１〜Ｂｒ４）および出力回路により、ラインデータ生成（１１１Ｂ）に出力される（Ｓ１）。このときの光電変換素子列のアナログ画像信号の画素順は図７に示す画素順となる。このアナログ画像信号に対してまずラインクランプ処理を施す（Ｓ２）。クランプレベルは無効画素領域のレベルにてラインクランプを行なう。ラインクランプ処理は、図７に示すＤＵＭＭＹ画素領域にて実施する。
【００６７】
ラインクランプ処理を行なった画像信号に対して、予めゲインを設定しておき信号成分を増幅する（Ｓ４）。ここでのゲインは基準白板ｒｗｐの読取りレベルが目標白レベルとなるように設定したゲインにて実施する。増幅された画像信号に対して、Ａ／Ｄ変換器を用いてデジタル信号に変換を行なう（Ｓ５）。ここで、各チャネル（Ｂ読み取りの４ｃｈ）の黒レベルを抽出して（Ｓ６）、チャンネル間の黒レベルのバラツキを補正するフィードバック黒補正処理を行なう（Ｓ７）。
【００６８】
図１０に、アナログ黒補正１３，１４による、フィードバック黒補正処理（Ｓ７）を実施する前の、１ラインにマルチプレクス処理を施した後のオフセットばらつきを誇張して図示する。ＯＯ，ＯＥ，ＥＥ，ＥＯ画像データのオフセットレベル（ＯＰＢ画像データ）は、出力回路が両端に分かれているため、またチャンネルが異なるため、チャンネル毎にばらつく。そこで本実施例では、フィードバック黒補正処理（Ｓ７）によって、各チャンネルのオフセットレベルを目標値Ｂｋ＿ｒｅｆに調整し、黒減算処理（Ｓ１０）によって画像データから目標値Ｂｋ＿ｒｅｆ相当値を減算することで、黒基準位置を０ digitとする。
【００６９】
図８および図５を再度参照する。フィードバック黒補正処理（Ｓ７）では、黒レベルとしてＯＯ画素の黒レベル，ＯＥ画素の黒レベル，ＥＯ画素の黒レベル，ＥＥ画素の黒レベルのＣＣＤからの出力チャネルに対応するＯＰＢ領域の画素毎のデータを黒レベルとして各々抽出する。具体的には、ＯＰＢ領域の画素数がＭであり、その先頭画素からの画素順がＯＰＢ［Ｋ］画素目（Ｋ＝１〜Ｍ）と表した場合、
ＯＯ画素の黒レベル＝（ＯＰＢ［１］画素目，ＯＰＢ［５］画素目，・・・，
ＯＰＢ［Ｍ−３］画素目）の平均
ＥＯ画素の黒レベル＝（ＯＰＢ［２］画素目，ＯＰＢ［６］画素目，・・・，
ＯＰＢ［Ｍ−２］画素目）の平均
ＯＥ画素の黒レベル＝（ＯＰＢ［３］画素目，ＯＰＢ［７］画素目，・・・，
ＯＰＢ［Ｍ−１］画素目）の平均
ＥＥ画素の黒レベル＝（ＯＰＢ［４］画素目，ＯＰＢ［８］画素目，・・・，
ＯＰＢ［Ｍ］画素目）の平均
を、各チャンネルのＯＰＢ画像データとする。そして、各チャンネル毎に、ＯＰＢ画像データの値が目標値Ｂｋ＿ｒｅｆとなるように、補正量ΔＤ＿ＯＰＢ［ｎ＋１］を算出する。得られた補正量をＤ／Ａ変換器を用いてアナログ補正信号に変換して、ラインクランプ（Ｓ２）後のアナログ画像信号に加算する。補正量が負値であると、実際には補正値の絶対値の減算となる。
【００７０】
ΔＤ＿ＯＰＢ［ｎ＋１］＝−α×（Ｂｋ＿ｒｅｆ−Ｄ＿ＯＰＢ［ｎ］）
ΔＤ＿ＯＰＢ［ｎ＋１］：ｎ＋１ライン目でのオフセット更新量
Ｂｋ＿ｒｅｆ：黒レベル目標値
Ｄ＿ＯＰＢ［ｎ］：ｎライン目でのＯＰＢレベルの読取りデータ
α：更新係数（読取り装置にあらかじめ定めておく係数）。
【００７１】
この処理を各ライン毎に繰り返して行なうことで、ＯＰＢの画像データレベルＤ＿ＯＰＢ［ｎ］が目標値Ｂｋ＿ｒｅｆに収束する。
【００７２】
以上が、図５の、アナログ画像信号を画像データにデジタル化するアナログ処理１１とアナログ黒補正１３による、フィードバック黒補正処理（Ｓ７）の内容である。この処理（Ｓ７）により、１色（Ｂ）の４ｃｈの各ＯＰＢ画像データの値が実質的に同一値（目標値Ｂｋ＿ｒｅｆ：目標黒レベル）になる値に、各ｃｈの画像データのオフセット値｛Ｂｋ＿ｒｅｆ−（Ｄ＿ＯＰＢ［ｎ］）の平滑値｝が定まる。
【００７３】
再度図８を参照する。上述のアナログ黒補正１３によりオフセット値分の補正が加えられた有効画素領域の画像データは、並び替え処理１５，１６によって、ＯＯ，ＯＥ画素の画像データはＯｄｄチャンネルに一本化してマルチプレクス１７に出力し、後端側から出力されたＥＥ，ＥＯ画素の画像データはＥｖｅｎチャンネルに一本化しかつ、図９に示すように、先頭と後端を入れ替えた出力順で、マルチプレクス１７に出力する。このとき先頭側から出力されたＯｄｄチャンネルの画像データには、Ｅｖｅｎチャンネルの画像データとタイミングをあわせるために一定時間のディレイを施す（Ｓ８）。
【００７４】
画素の順序を合わせた後にマルチプレクス処理を行い（Ｓ９）、１ラインの画像データを生成する。このマルチプレクスを施した後に、ライン間補正１８を行いその後にデジタルデータにおける黒補正処理であるデジタル黒減算１９を行ない（Ｓ１０）、最後にシェーディング２０によってシェーディング処理を行い（Ｓ１１）、後段の画像処理ブロックへ出力を行なう。カラーＣＣＤの受光面には、Ｒ，Ｇ，Ｂと、３ライン分の受光画素が配置されており、各ラインは一定間隔で配置されているので、同一時刻で読み取った画像情報はその間隔分だけ副走査位置が異なるものとなっている。この位置のズレを「ライン間補正」１８が補正する。例えばＲ，Ｇ，Ｂ各ラインが、副走査方向に４ライン間隔で、Ｒ，Ｇ，Ｂの順で配置されている場合は、ＦＩＦＯを用いて、Ｒの画像データを８ライン分、Ｇの画像データを４ライン分、遅延させることでＢの画像データと同じ副走査位置の画像データとする。
【００７５】
アナログ処理部分においてフィードバック黒補正を行なったが、アナログ回路毎の回路バラツキもあるため各出力毎のオフセットばらつきは完全には補正しきれていない。図１０に１ラインにマルチプレクス処理を施した後のオフセットばらつきのイメージを図示する。前記デジタル黒減算１９（Ｓ１０）は、このようなオフセットバラツキを抑制するものである。
【００７６】
前記デジタル黒減算１９（Ｓ１０）では、まず画像ＯＰＢ領域の画像信号を黒レベルとして検出する。一般的に黒減算処理を行なう場合は、ＯＰＢ領域内の数画素の領域の平均値を黒レベルとして取得し、その黒レベルデータを用いて全ての画素から黒減算を実施することで、黒基準位置を０digitとしてその後の画像処理を行なう。本実施例では、図１０に示すようにＣＣＤ１０７からの出力チャネル毎にそれぞれのアナログ処理回路での発生するオフセットバラツキも含めた形で、オフセットがばらつくため、黒レベルとしてＯＯ画素の黒レベル，ＯＥ画素の黒レベル，ＥＯ画素の黒レベル，ＥＥ画素の黒レベルを、ＣＣＤ１０７からの各出力チャネルのＯＰＢの画像データを各々抽出する。すなわち、ＯＰＢ領域の画素数がＭであり、その先頭画素からの画素順がＯＰＢ［Ｋ］画素目（Ｋ＝１〜Ｍ）と表した場合、
ＯＯ画素の黒レベル＝（ＯＰＢ［１］画素目，ＯＰＢ［５］画素目，・・・，
ＯＰＢ［Ｍ−３］画素目）の平均
ＥＯ画素の黒レベル＝（ＯＰＢ［２］画素目，ＯＰＢ［６］画素目，・・・，
ＯＰＢ［Ｍ−２］画素目）の平均
ＯＥ画素の黒レベル＝（ＯＰＢ［３］画素目，ＯＰＢ［７］画素目，・・・，
ＯＰＢ［Ｍ−１］画素目）の平均
ＥＥ画素の黒レベル＝（ＯＰＢ［４］画素目，ＯＰＢ［８］画素目，・・・，
ＯＰＢ［Ｍ］画素目）の平均
を算出して各チャンネルの黒レベルとし、それぞれ対応するチャネルの画像データより減算処理を行なう。
【００７７】
このように各チャネル毎にＯＰＢの画像データの値に対応したフィードバック黒補正（Ｓ７）を行なうことで、先頭側からアナログ画像信号が出力されるｃｈ（ＯＯ，ＯＥ）のアナログ処理系でのオフセットと後端側から出力されたｃｈ（ＥＥ，ＥＯ）のアナログ処理系でのオフセットとの、回路バラツキも含めた黒レベルのバラツキを吸収（低減）することが可能となり、全ての画像データに対して黒基準を０ digitとして処理を行なうことが可能となる。
【００７８】
図５の構成例では、マルチプレクス１７，ライン間補正１８，黒減算１９の順で画像データを処理するが、マルチプレクス１７の後であれば、黒減算１９はライン間補正１８の前で実施して同様の効果を得ることができる。
【００７９】
前述のデジタルデータに変換（１１，１２のＡ／Ｄ変換）以後の処理に関しては、少なくとも１つ以上のデジタル処理ＩＣにて実現が可能である。図５に示した構成例では、クランプ処理，増幅処理，Ａ／Ｄ変換，アナログ黒補正の機能をもつアナログ処理ＩＣと、汎用のＬＩＦＯメモリおよびＦＩＦＯメモリを用いて、ディレイ機能，画素順入替え機能，マルチプレクス機能，ライン間補正機能を実現しその後に画像処理ＩＣの中の処理の一部として黒減算，シェーディングを配置する構成を記載しているが、ＬＩＦＯ，ＦＩＦＯも含んだ画像処理ＩＣの場合は、Ａ／Ｄ変換以後のデジタル処理データを一つの画像処理ＩＣにて実現する構成も可能である。
【図面の簡単な説明】
【００８０】
【図１】本発明の一実施例の画像読み取り装置を装備した複合機能複写機ＭＦ１の外観を示す正面図である。
【図２】図１に示すスキャナ１００およびＡＤＦ１２０の拡大縦断面図である。
【図３】図１に示す複写機ＭＦ１の電気系統のシステム構成を示すブロック図である。
【図４】図２および図３に示すＣＣＤ１０７の構成の概要を示すブロック図である。
【図５】図３に示すスキャナ１００の画像読み取り電気系統の概要を示すブロック図である。
【図６】図５に示すＡＦＥ１１およびアナログ黒補正１３の中の、ＯＯチャンネルの画像信号を処理するＡＦＥ１１ooおよびアナログ黒補正１３ooの構成を示すブロック図である。
【図７】図５に示す画像信号をデジタル化するアナログ処理１１，１２がデジタル化した画像データの推移を示すタイムチャートである。
【図８】図５に示すラインデータ生成１１０による、ＣＣＤ１０７が発生するアナログ画像信号の処理の概要を示すフローチャートである。
【図９】図５に示す並び替え処理１５，１６によって並び替えた画像データの推移を示すタイムチャートである。
【図１０】図５に示すアナログ黒補正１３，１４による、フィードバック黒補正をしない場合のマルチプレクス１７の画像データ出力を模式的に示すタイムチャートである。
【図１１】従来の一形態のＣＣＤ１０７ｐ１の構成概要を示すブロック図である。
【図１２】図１１に示すＣＣＤ１０７ｐ１の各色ｃｈのアナログ画像信号を画像データに変換して１ｃｈにマルチプレクスして出力する従来のラインデータ生成１１０ｐ１の概要を示すブロック図である。
【図１３】図１２に示すラインデータ生成１１０ｐ１による画像信号処理の概要を示すフローチャートである。
【図１４】図１２に示すラインデータ生成１１０ｐ１が出力する画像データが表す画像を印刷すると現れることがある画像濃度むらを誇張して示す、印刷画像の平面図である。
【図１５】従来のもう１つの形態のＣＣＤ１０７ｐ２の構成概要を示すブロック図である。
【図１６】図１５に示すＣＣＤ１０７ｐ１の各色ｃｈのアナログ画像信号を画像データに変換して１ｃｈにマルチプレクスして出力する従来のラインデータ生成１１０ｐ２の概要を示すブロック図である。
【図１７】図１６に示すラインデータ生成１１０ｐ２による画像信号処理の概要を示すフローチャートである。
【図１８】図１６に示すラインデータ生成１１０ｐ２が出力する画像データが表す画像を印刷すると現れることがある画像濃度むらを誇張して示す、印刷画像の平面図である。
【符号の説明】
【００８１】
１０１：コンタクトガラス
１０２：照明ランプ
１０３：第１ミラー  １０４：第２ミラー
１０５：第３ミラー  １０６：レンズ
１０７：ＣＣＤ      １０８：パルスモータ
１０９：基点センサ  ｒｗｐ：基準白板
ｓｃｐ：スケール    １１２：圧板スイッチ
１２１：原稿トレイ  １２５：搬送ドラム
１２６：搬送ベルト  １３０：フィラーセンサ
１３１：サイド板位置検出スイッチ
１３２：ガラス      １３７：圧板
２０１：感光体      ２０２：帯電装置  
２０３：露光装置    ２０４，２０７：現像装置  
２０８，２１５：転写ベルト  
２０９〜２１１：給紙カセット  
２１４：定着器      ２２４：排紙ガイド  
２２５：排紙ローラ  ２２６：排紙スタック  
２２７：補給トナー収納部  
２３３：レジストローラ  
【図１】
2008109384.tif 000003
【図２】
2008109384.tif 000004
【図３】
2008109384.tif 000005
【図４】
2008109384.tif 000006
【図５】
2008109384.tif 000007
【図６】
2008109384.tif 000008
【図７】
2008109384.tif 000009
【図８】
2008109384.tif 000010
【図９】
2008109384.tif 000011
【図１０】
2008109384.tif 000012
【図１１】
2008109384.tif 000013
【図１２】
2008109384.tif 000014
【図１３】
2008109384.tif 000015
【図１４】
2008109384.tif 000016
【図１５】
2008109384.tif 000017
【図１６】
2008109384.tif 000018
【図１７】
2008109384.tif 000019
【図１８】
2008109384.tif 000020