(57)【要約】【課題】２個のチップ部品を積層状に配設しつつ小型低背化が促進しやすい複合電子部品を提供すること。【解決手段】複合電子部品１１は、第１および第２のチップ部品１３，１４が積層状の配置で配線基板１２に実装されている。配線基板１２には第１のチップ部品１３を包囲する枠状の導通桟部１６が立設されている。第１のチップ部品１３は天面側が電極形成面であり、ダイボンディングされた該チップ部品１３の長手方向両端部の端子電極１３ｂが導通桟部１６にワイヤボンディングされている。第１のチップ部品１３上に配置された第２のチップ部品１４は底面側が電極形成面であり、該チップ部品１４の長手方向両端部の端子電極１４ｂが導通桟部１６にフリップチップボンディングされている。また、両チップ部品１３，１４の相対向する端子電極１３ｂ，１４ｂどうしもフリップチップボンディングされている。【選択図】図１
2008041887.tif 000002
【特許請求の範囲】
【請求項１】
スルーホールを有する導通桟部が立設された配線基板と、この配線基板上で前記導通桟部の存しない領域に載置固定された第１のチップ部品と、この第１のチップ部品上に載置固定されて一部を前記導通桟部上へ延出させた第２のチップ部品とを備え、
前記第２のチップ部品には、前記導通桟部上に配置される部分に前記スルーホールと対向して該スルーホールにフリップチップボンディングされる端子電極が形成されていることを特徴とする複合電子部品。
【請求項２】
請求項１の記載において、前記第２のチップ部品には前記第１のチップ部品上に配置される部分に前記端子電極と別の端子電極が形成されており、かつ、前記第１のチップ部品は前記第２のチップ部品と対向する側の面が電極形成面となっていて、これら第１および第２のチップ部品の相対向する端子電極どうしがフリップチップボンディングされていると共に、前記第１のチップ部品のうち前記第２のチップ部品と対向していない領域に形成された端子電極が前記配線基板とワイヤボンディングされていることを特徴とする複合電子部品。
【請求項３】
請求項２の記載において、前記配線基板には前記導通桟部が前記第１のチップ部品を包囲する枠状に立設されており、この導通桟部のスルーホールに対して前記第１のチップ部品がワイヤボンディングされていることを特徴とする複合電子部品。
【請求項４】
請求項２または３の記載において、前記第１および第２のチップ部品がいずれも弾性表面波素子であり、かつ、前記配線基板上の所定空間に充填した溶融樹脂を硬化させることにより、前記第１および第２のチップ部品の対向面に間隙を確保した状態で、これら両チップ部品とボンディング用ワイヤとを封止材で封止したことを特徴とする複合電子部品。
【請求項５】
請求項２〜４のいずれか１項の記載において、前記第１および第２のチップ部品は平面視形状がいずれも略長方形であり、かつ、前記第１および第２のチップ部品は互いの中央部どうしを対向させつつ互いの長辺どうしが直交するように配置されていることを特徴とする複合電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板上に２個のチップ部品を積層状に配置させてモジュール化した複合電子部品に関する。
【背景技術】
【０００２】
半導体素子等の板状のチップ部品を配線基板上に２個配設してモジュール化した複合電子部品において、これら２個のチップ部品を横に並べて配線基板上に実装するとモジュール全体の平面的な大きさが増大してしまう。そこで、配線基板上に２個のチップ部品を積層状の配置で実装してモジュール全体の小型化を図るという技術が従来より提案されている。
【０００３】
一例としては図７に示すように、配線基板２上にフリップチップ実装したチップ部品３上に別のチップ部品４を載置固定し、この上段側のチップ部品４の載置面と逆側の面（図示上面）に形成されている端子電極をボンディング用ワイヤ５を介して配線基板２と電気接続させるという構造の複合電子部品１が知られている。また、他の例としては図８に示すように、配線基板７上に載置固定したチップ部品８の電極形成面（図示上面）上に別のチップ部品９をフリップチップ実装すると共に、下段側のチップ部品８の端子電極をボンディング用ワイヤ１０を介して配線基板７と電気接続させるという構造の複合電子部品６が知られている（例えば、特許文献１参照）。
【特許文献１】特開２００２−２２２９１４号公報（第２頁、図４，５）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら図７に示す従来の複合電子部品１では、上段側のチップ部品４の天面に形成されている端子電極にボンディング用ワイヤ５を接続しなければならないため、該ワイヤ５の最上部が上段側のチップ部品４よりも上方に位置することになり、モジュール全体の高さ寸法が増大しやすいという問題があった。これに対して図８に示す従来の複合電子部品６では、下段側のチップ部品８の端子電極にボンディング用ワイヤ１０を接続すればよいのでモジュール全体の高さ寸法を抑制しやすいが、上段側のチップ部品９の端子電極をすべて下段側のチップ部品８を介して配線基板７と電気接続させなければならないため、下段側のチップ部品８に多数の端子電極が必要になり、このチップ部品８が大型化してしまうという別の問題があった。
【０００５】
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、２個のチップ部品を積層状に配設しつつ小型低背化が促進しやすい複合電子部品を提供することにある。
【課題を解決するための手段】
【０００６】
上記の目的を達成するために、本発明の複合電子部品では、スルーホールを有する導通桟部が立設された配線基板と、この配線基板上で前記導通桟部の存しない領域に載置固定された第１のチップ部品と、この第１のチップ部品上に載置固定されて一部を前記導通桟部上へ延出させた第２のチップ部品とを備え、前記第２のチップ部品には、前記導通桟部上に配置される部分に前記スルーホールと対向して該スルーホールにフリップチップボンディングされる端子電極が形成されているという構成にした。
【０００７】
このように上段側の第２のチップ部品の一部を配線基板に立設された導通桟部上に配置させてフリップチップ実装できるように構成しておけば、この第２のチップ部品をワイヤボンディングする必要がなくなるため、モジュール全体の低背化が阻害されなくなる。また、上段側の第２のチップ部品が配線基板と直接電気的に接続されるため、下段側の第１のチップ部品の端子電極数を不所望に増大させる必要はなく、それゆえモジュール全体の小型化も阻害されなくなる。
【０００８】
上記の構成において、第２のチップ部品には第１のチップ部品上に配置される部分にも端子電極が形成されており、かつ、第１のチップ部品は第２のチップ部品と対向する側の面が電極形成面となっていて、これら第１および第２のチップ部品の相対向する端子電極どうしがフリップチップボンディングされていると共に、第１のチップ部品のうち第２のチップ部品と対向していない領域に形成された端子電極が配線基板とワイヤボンディングされていると、下段側の第１のチップ部品と上段側の第２のチップ部品がそれぞれ配線基板と直接接続されるだけでなく、これら第１および第２のチップ部品どうしが接続されることになるため、設計自由度が大幅に向上して好ましい。この場合において、配線基板には導通桟部が第１のチップ部品を包囲する枠状に立設されており、この導通桟部のスルーホールに対して第１のチップ部品がワイヤボンディングされていると、ボンディング用のワイヤを短寸化できると共に、該ワイヤの両端部（接続箇所）の高さ位置がほぼ同等に設定でき、高信頼性のワイヤボンディングが行いやすくなる。
【０００９】
また、上記の構成において、第１および第２のチップ部品がいずれも弾性表面波素子であり、かつ、配線基板上の所定空間に充填した溶融樹脂を硬化させることにより、第１および第２のチップ部品の対向面に間隙を確保した状態で、これら両チップ部品とボンディング用ワイヤとを封止材で封止すると、下段側と上段側の各弾性表面波素子の電極形成面どうしの間に所要の隙間を確保しつつ、これら両弾性表面波素子やボンディング用ワイヤを封止材で封止してパッケージ化した小型低背で高信頼性のＳＡＷデバイスが得られる。
【００１０】
また、上記の構成において、第１および第２のチップ部品は平面視形状がいずれも略長方形であり、かつ、第１および第２のチップ部品は互いの中央部どうしを対向させつつ互いの長辺どうしが直交するように配置されていると、平面視形状が略正方形でスペースファクタの良好な複合電子部品を無理なく得られて好ましい。
【発明の効果】
【００１１】
本発明の複合電子部品は、上段側のチップ部品（第２のチップ部品）の一部を配線基板に立設された導通桟部上に配置させてフリップチップ実装できるように構成してあり、このチップ部品をワイヤボンディングする必要がなくなるため、モジュール全体の低背化が阻害されなくなる。また、上段側のチップ部品が配線基板と直接電気的に接続されるため、下段側のチップ部品（第１のチップ部品）の端子電極数を不所望に増大させる必要はなく、それゆえモジュール全体の小型化も阻害されなくなる。そして、上段側と下段側のチップ部品どうしをフリップチップボンディングして下段側のチップ部品を配線基板にワイヤボンディングするという構成にした場合には、下段側のチップ部品と上段側のチップ部品がそれぞれ配線基板と直接接続されるだけでなく、これら両チップ部品どうしが接続されることになるため、設計自由度が大幅に向上する。
【発明を実施するための最良の形態】
【００１２】
発明の実施の形態を図面を参照して説明すると、図１は本発明の実施形態例に係る複合電子部品の内部構造を模式的に示す平面図、図２は図１のII−II線に沿う断面図、図３は図１のIII−III線に沿う断面図、図４〜図６は該複合電子部品の製造方法を示す工程図である。
【００１３】
図１〜図３に示す複合電子部品１１は、配線基板１２上に弾性表面波素子である２個のチップ部品１３，１４を積層状の配置で実装し、これを封止材１５（図６参照）で封止してパッケージ化したＳＡＷデバイスである。配線基板１２は後述する大判基板２０を分割溝２１に沿って分割して形成されたものである。配線基板１２の平面視形状は略正方形であり、その底面には外部接続端子１２ａが設けられている。配線基板１２には外周縁に沿う枠状に導通桟部１６が立設されており、この導通桟部１６には適宜箇所にスルーホール１６ａが形成されている。配線基板１２上には導通桟部１６の存しない領域、つまり導通桟部１６に包囲された領域に、平面視長方形状の第１のチップ部品１３が接着剤によって載置固定（ダイボンディング）されている。この第１のチップ部品１３は天面側が電極形成面１３ａとなっており、電極形成面１３ａには多数の端子電極１３ｂが形成されている。そして、図２に示すように、第１のチップ部品１３の長手方向両端部に形成されている端子電極１３ｂが、隣接する導通桟部１６のスルーホール１６ａとワイヤ１７を介して電気接続（ワイヤボンディング）されている。
【００１４】
第１のチップ部品１３上には、平面視長方形状の第２のチップ部品１４が半田バンプ１８を介して載置固定（フリップチップボンディング）されている。この第２のチップ部品１４は底面側が電極形成面１４ａとなっており、電極形成面１４ａには多数の端子電極１４ｂが形成されている。第１および第２のチップ部品１３，１４は互いの中央部どうしを対向させつつ互いの長辺どうしが直交するように配置されており、第１のチップ部品１３の長手方向に沿う導通桟部１６上へ第２のチップ部品１４の長手方向両端部が延出している。そして、図３に示すように、第２のチップ部品１４の長手方向両端部に形成されている端子電極１４ｂが、該導通桟部１６のスルーホール１６ａと半田バンプ１９を介して電気接続（フリップチップボンディング）されている。
【００１５】
封止材１５は例えばエポキシ系樹脂からなる。この封止材１５は図２や図３に鎖線で示す配線基板１２上の所定空間を覆うように成形されたものであり、第１および第２のチップ部品１３，１４やボンディング用のワイヤ１７を封止材１５で封止することによって、複合電子部品１１の機械的強度が高まっている。なお、この封止材１５は、溶融時の粘度が両チップ部品１３，１４間の隙間Ｇに充填されない程度に大きく、かつ、ワイヤ１７を潰さない程度に小さいという範囲内に設定してある。
【００１６】
上記の如くに構成された複合電子部品１１の製造方法について説明すると、まず、図４（ａ）に示すように、セラミックのグリーンシートの積層体を焼成してなる大判基板２０を用意する。この大判基板２０には予め分割溝２１が格子状に形成されており、各分割溝２１によって仕切られた多数の小区画が分割後にそれぞれ個々の配線基板１２となるため、大判基板２０には各小区画ごとに縦横の分割溝２１に沿う枠状の導通桟部１６が突設されている。
【００１７】
次に、大判基板２０の各小区画で導通桟部１６に包囲されている領域にそれぞれ、電極形成面１３ａを上に向けた姿勢で第１のチップ部品１３をダイボンディングする。そして、図４（ｂ）に示すように、個々の第１のチップ部品１３の長手方向両端部に形成されている端子電極１３ｂと、該両端部が隣接する導通桟部１６に形成されているスルーホール１６ａとを、ワイヤ１７によって電気接続（ワイヤボンディング）する。これにより、大判基板２０の各小区画に第１のチップ部品１３が実装された状態となる。
【００１８】
次に、図５（ａ）に示すように、大判基板２０の各小区画に実装されている第１のチップ部品１３上にそれぞれ、電極形成面１４ａを下に向けた姿勢で第２のチップ部品１４を配置させて、両チップ部品１３，１４の相対向する端子電極１３ｂ，１４ｂどうしをフリップチップボンディングする。このとき、積層状の配置となる両チップ部品１３，１４は互いの中央部どうしを対向させつつ互いの長辺どうしを直交させているため、第２のチップ部品１４がワイヤ１７と干渉することはない。また、第２のチップ部品１４の長手方向両端部は第１のチップ部品１３上からはみ出して導通桟部１６上に配置されるので、該両端部に形成されている端子電極１４ｂを該導通桟部１６に形成されているスルーホール１６ａにフリップチップボンディングする（図３参照）。これにより、大判基板２０の各小区画に第１および第２のチップ部品１３，１４が積層状の配置で実装されて、両チップ部品１３，１４がそれぞれ対応するスルーホール１６ａと電気的に接続されると共に、両チップ部品１３，１４どうしも電気的に接続された状態となる。
【００１９】
次に、大判基板２０上を覆う所定空間に溶融樹脂を充填して硬化させることにより、図５（ｂ）に示すように、大判基板２０上のすべてのチップ部品１３，１４やワイヤ１７を封止する大判封止材２２を成形する。大判封止材２２は分割後に封止材１５となるものであって、その溶融時の粘度は、相対向するチップ部品１３，１４間の隙間Ｇに充填されない程度に大きく、かつ、ワイヤ１７を潰さない程度に小さいという範囲内に設定してある（図２参照）。
【００２０】
次に、図６（ａ）に示すように、大判封止材２２が設けられた大判基板２０を格子状の分割溝２１に沿って分割するダイシングを行い、図６（ｂ）に示すような複合電子部品１１を多数個取りする。この複合電子部品１１の内部構造は図１〜図３に示すようになっており、下段側の第１のチップ部品１３と上段側の第２のチップ部品１４が配線基板１２に実装されて封止材１５で封止されている。また、図６（ｂ）において配線基板１２は大判基板２０がダイシングによって細分化されたものであり、封止材１５は大判封止材２２がダイシングによって細分化されたものである。なお、図１〜図６では、図面の煩雑さを避けるために端子電極１３ｂ，１４ｂや分割溝２１等を大幅に減らして図示している。
【００２１】
このように本実施形態例に係る複合電子部品１１は、第１および第２のチップ部品１３，１４が積層状の配置で配線基板１２に実装されているため小型化に好適である。そして、上段側の第２のチップ部品１４の長手方向両端部が配線基板１２に立設された導通桟部１６上でフリップチップ実装されており、この上段側のチップ部品１４をワイヤボンディングする必要がないため、モジュール全体の低背化が図りやすくなっている。また、上段側の第２のチップ部品１４が配線基板１２と直接接続されているため、下段側の第１のチップ部品１３の端子電極１３ｂの数を不所望に増大させる必要はなく、それゆえモジュール全体の小型化が一層図りやすくなっている。
【００２２】
また、本実施形態例にあっては、第１および第２のチップ部品１３，１４の相対向する端子電極１３ｂ，１４ｂどうしがフリップチップボンディングされていると共に、第１のチップ部品１３のうち第２のチップ部品１４と対向していない領域に形成された端子電極１３ｂが配線基板１２とワイヤボンディングされている。つまり、下段側の第１のチップ部品１３と上段側の第２のチップ部品１４がそれぞれ配線基板１２と直接接続されており、かつ、両チップ部品１３，１４どうしが電気的に接続されている。したがって、この複合電子部品１１は設計自由度に優れており、小型にして低背なＳＡＷデバイスが容易に実現できる。
【００２３】
しかも、この複合電子部品１１の場合、配線基板１２の導通桟部１６が第１のチップ部品１３を包囲する枠状に立設されており、この導通桟部１６のスルーホール１６ａに対して第１のチップ部品１３がワイヤボンディングされるという構成にしてあるため、ボンディング用のワイヤ１７を短寸化できると共に、ワイヤ１７の両端部（接続箇所）の高さ位置をほぼ同等に設定でき、高信頼性のワイヤボンディングが行いやすくなっている。
【００２４】
また、本実施形態例のように第１および第２のチップ部品１３，１４の平面視形状がいずれも長方形で、かつ、両チップ部品１３，１４が互いの中央部どうしを対向させつつ互いの長辺どうしが直交するように配置されていると、平面視形状が略正方形でスペースファクタの良好な複合電子部品１１が無理なく得られる。
【００２５】
また、本実施形態例に係る複合電子部品１１はＳＡＷデバイスであって、積層状に配置された第１および第２のチップ部品１３，１４は弾性表面波素子であるが、封止材１５が両チップ部品１３，１４間の隙間Ｇには充填されないように配慮されている。それゆえ、各チップ部品１３，１４の電極形成面１３ａ，１４ａに形成されている櫛歯状のＩＤＴ電極（図示せず）等を隙間Ｇに臨出させたままパッケージ化することができ、弾性表面波の伝播に支障をきたさない信頼性が確保されている。ただし、本発明をＳＡＷデバイス以外の複合電子部品に適用することも可能であり、例えば配線基板上にＩＣ等からなる２枚のチップ部品を積層状に配置した複合電子部品に適用する場合には、これら２枚のチップ部品の間が隙間なく充填されていてもよく、封止材を省略して金属ケース等で覆う構成にしてもよい。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施形態例に係る複合電子部品の内部構造を模式的に示す平面図である。
【図２】図１のII−II線に沿う断面図である。
【図３】図１のIII−III線に沿う断面図である。
【図４】該複合電子部品の製造方法を示す工程図である。
【図５】該複合電子部品の製造方法を示す工程図である。
【図６】該複合電子部品の製造方法を示す工程図である。
【図７】従来例に係る複合電子部品の断面図である。
【図８】他の従来例に係る複合電子部品の断面図である。
【符号の説明】
【００２７】
１１  複合電子部品（ＳＡＷデバイス）
１２  配線基板
１３  第１のチップ部品
１４  第２のチップ部品
１３ａ，１４ａ  電極形成面
１３ｂ，１４ｂ  端子電極
１５  封止材
１６  導通桟部
１６ａ  スルーホール
１７  ワイヤ
１８，１９  半田バンプ
Ｇ  隙間
【図１】
2008041887.tif 000003
【図２】
2008041887.tif 000004
【図３】
2008041887.tif 000005
【図４】
2008041887.tif 000006
【図５】
2008041887.tif 000007
【図６】
2008041887.tif 000008
【図７】
2008041887.tif 000009
【図８】
2008041887.tif 000010