(57)【要約】【課題】高速で安定的に動作すると同時に、低消費電力型である相変化形不揮発性メモリ素子及びその製造方法を提供する。【解決手段】基板と、基板の上部に形成された相変化材料層を含むメモリ素子のスタックとを含み、前記相変化材料層は、アンチモン及び亜鉛合金で形成される。これにより、従来のＧＳＴメモリ素子に比べて高速で安定的に動作し、且つ低消費電力型である相変化形メモリ素子を製作することができる。【選択図】図１
2008288587.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
基板の上部に形成された相変化材料層を含むメモリ素子のスタックとを含み、
前記相変化材料層は、アンチモンと亜鉛合金を含むことを特徴とする相変化形不揮発性メモリ素子。
【請求項２】
前記相変化材料層を構成するアンチモンと亜鉛合金は、下記化学式で表現されることを特徴とする請求項１に記載の相変化形不揮発性メモリ素子。
化学式１
ＺｎxＳｂ100-x
ｘは、５乃至３５の範囲である。
【請求項３】
前記相変化材料層は、常温で非晶質状態であり、結晶質への可逆的相転移温度は、１８０乃至２２０℃であり、結晶質から非晶質への可逆的相転移温度は、５００乃至５４０℃であることを特徴とする請求項１に記載の相変化形不揮発性メモリ素子。
【請求項４】
前記相変化材料層のリセット（reset）動作に要求される電流の大きさは、１２ｍＡ未満であることを特徴とする請求項１に記載の相変化形不揮発性メモリ素子。
【請求項５】
前記相変化材料層は、２．０乃至４．０Ｖの印加電圧範囲で２００乃至１００ｎｓの動作速度を示すことを特徴とする請求項１に記載の相変化形不揮発性メモリ素子。
【請求項６】
前記メモリ素子のスタックは、
下部電極層と、
前記下部電極層上に形成された発熱性電極層と、
前記発熱性電極層上に形成され、且つ前記発熱性電極層の一部を露出させるポアが形成された第１絶縁層と、
前記第１絶縁層上にポアを埋め込んで形成された相変化材料層と、
前記相変化材料層上に形成された上部電極層とを含むことを特徴とする請求項１に記載の相変化形不揮発性メモリ素子。
【請求項７】
前記メモリ素子のスタックは、前記相変化材料層と前記上部電極層との間に第２絶縁層をさらに含むことを特徴とする請求項６に記載の相変化形不揮発性メモリ素子。
【請求項８】
基板上に下部電極層を形成する段階と、
前記下部電極層上に発熱性電極層を形成する段階と、
前記発熱性電極層の一部を覆うように第１絶縁層を形成する段階と、
前記第１絶縁層をパターニングして、発熱性電極層の一部が露出されるポアを形成する段階と、
前記ポアにアンチモンと亜鉛合金で相変化材料層を形成する段階と、
前記相変化材料層上に上部電極を形成する段階と、
を含む相変化形不揮発性メモリ素子の製造方法。
【請求項９】
前記相変化材料層を構成するアンチモンと亜鉛合金は、下記化学式で表現されることを特徴とする請求項８に記載の相変化形不揮発性メモリ素子の製造方法。
化学式１
ＺｎxＳｂ100-x
ｘは、５乃至３５の範囲である。
【請求項１０】
前記相変化材料層の形成段階後に、前記相変化材料層に第２絶縁層を形成する段階をさらに含むことを特徴とする請求項８に記載の相変化形不揮発性メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、相変化形不揮発性メモリ素子及びその製造方法に関し、より詳細には、アンチモン（Ｓｂ）を基盤にして亜鉛（Ｚｎ）を含む合金素材を相変化材料層に使用して外部で印加された電流により発熱することができる電極層と接触させることによって可逆的な結晶−非晶質状態間の相転移を可能にした相変化形不揮発性メモリ素子及びその製造方法に関する。
【背景技術】
【０００２】
半導体メモリ素子は、大きく揮発性メモリ素子及び不揮発性メモリ素子の２つの種類に分けられる。それらのうち、ＤＲＡＭ（Dynamic Random Access Memory）は、代表的な揮発性メモリ素子であり、動作過程で必然的にリフレッシュ（refresh）の作業を伴う。
【０００３】
メモリ素子の集積度が低い場合には、リフレッシュ作業に必要な消費電力の量は問題にならないが、集積度が高くなるにつれて消費電力が大きく増加する。例えば、現在の１乃至１０ｍｓ／Ｍｂｉｔに該当するリフレッシュ率（rate）を適用する場合、ＤＲＡＭ全体的に相当なエネルギーを消耗する。具体的に、１Ｇｂｉｔｅに達する現在のＤＲＡＭでは、リフレッシュのための消費電力の消耗が全体動作の消費電力を支配する程度に至っている。消費電力が増大するにもかかわらず、高速で且つ低価であるという長所を有するため、ＤＲＡＭは、現在まで最も多く使われるメモリモジュールである。
【０００４】
揮発性ＤＲＡＭを不揮発性メモリ素子に代替することができれば、消費電力の減少はもちろん、起動時間の大幅な節減効果を期待することができるので、現在様々な不揮発性メモリ技術が開発されている。不揮発性メモリ素子のうち、最も技術開発が多く進行されており、また最も多く使われているものは、フラッシュメモリである。しかし、フラッシュメモリは、速度が遅く、比較的高い電圧を使用しなければならないという限界があるため、現在はデジタルカメラや携帯電話などモバイル機器に限定されて使用されている。
【０００５】
一方、メモリ素子が備えるべき重要な性能の１つは、再記録動作に対する信頼性である。フラッシュメモリの場合、再記録動作に対する信頼性は良好ではないが、個人情報端末機に代表されるモバイル機器に限定されて使用すれば、再記録できる回数を相対的に小さく設定することができる。但し、モバイル機器で要求される程度の再記録動作信頼性で汎用ＰＣなどに安定した動作を確保することができない。
【０００６】
また、最近、多様に要求するメモリ素子の要求条件を満足させるために、ＤＲＡＭ／ＳＲＡＭ／フラッシュメモリなどを適切に組合して使用する方法が採択されている。しかし、前記方法は、メモリチップの全体サイズを大きく増加させ、費用も多くかかるという短所がある。これにより、多様な機器や用途に安定的に搭載できる統合型メモリ素子が要求されている。統合型メモリ素子は、非揮発性、高速、低消費電力、及び高い再記録動作信頼性などの特性が強く要求され、現在までこのような特性を全て備えた半導体メモリ素子はまだ商用化されていない。したがって、多様な不揮発性メモリ素子技術が現在活発に開発中にあり、各技術に対する発展可能性及び商用性を多角的に模索している。
【０００７】
一方、相変化メモリ（Phase-Change ＲＡＭ、ＰＲＡＭ）と呼ばれる不揮発性メモリ素子は、材料が有する結晶状態によって抵抗値が変わる相変化材料を利用する。すなわち、相変化形メモリ素子は、適切な条件の電流または電圧を印加することによって材料が有する結晶状態を制御して情報を保存し、材料の結晶状態による抵抗値の変化から保存された情報の種類を読み出してメモリ動作を実現する。
【０００８】
相変化形メモリ素子は、現在までＣＤ−ＲＷやＤＶＤなどの光貯蔵情報装置に主に使われてきたカルコゲナイド（chalcogenide）金属合金系の相変化材料をそのまま使用することができ、素子の製造工程が従来のシリコン基板の素子製造工程とよく整合するため、ＤＲＡＭと同等な程度以上の集積度を容易に具現することができるという長所がある。現在Ｇｅ−Ｓｂ−Ｔｅを利用したカルコゲナイド材料が相変化メモリ素子として活用可能な組成に指摘されている。但し、相変化形メモリ素子を実用化するためには、メモリ素子の駆動に必要な消費電力を低減し、作動速度を速くすること同時に、反復的な使用中にも非晶質相の結晶化及び相分離などによる誤作動を制御しなければならない必要がある。
【０００９】
このような相変化材料として、ゲルマニウム（Ｇｅ）アンチモン（Ｓｂ）テレリウム（Ｔｅ）が一定の組成を有するカルコゲナイド系金属合金、特にゲルマニウム：アンチモン：テレリウム組成が２：２：５であるＧｅ2Ｓｂ2Ｔｅ5（ＧＳＴ）が主に採用されてきた。前記組成のＧＳＴは、前述したように、レーザー光による相変化現象を利用する光貯蔵媒体の核心材料として広く利用されてきたため、材料の物理的特性に関して多く知られている。したがって、前記ＧＳＴは、相変化形メモリ素子に容易に適用されることができる。現在相変化形メモリ素子は、大部分がＧＳＴを使用している。
【００１０】
一方、ＧＳＴを相変化材料として利用した半導体メモリ素子（以下、ＧＳＴメモリ素子）の集積度が２５６ＭＢに達していて、その動作特性も非常に良好なものとして知られている（非特許文献２参照）。次世代非揮発性半導体メモリ素子の研究において前記集積度を達成することは、非常に進歩した工程及び素子技術を要求する。一方、強誘電体メモリや磁気抵抗型メモリ素子は、製造工程及び素子具現が難しいため、１６〜３２ＭＢ級素子を製造することができるだけである。これにより、相変化形メモリは、非常に優れたスケーリング特性を有しており、現在のフラッシュメモリを代替する有力な素子である。
【００１１】
ところが、相変化形不揮発性メモリ素子が従来のフラッシュメモリ素子を代替するためには、高集積度のメモリモジュールでさらに安定した動作をしなければならない。特に、ギガビットレベルの相変化不揮発性メモリ素子を実現するためには、さらに優れた物性を有する相変化材料の開発が必須である。なぜなら、従来の相変化材料であるＧＳＴは、融点（約６２０℃）が多少高いため、動作電流を節減するのに限界があり、結晶化温度が１４７℃と多少低いため、素子動作時、非晶質記録層の結晶化が憂慮されるからである。また、ＤＲＡＭ級の動作速度を実現するためには、相変化材料の相転移速度、特に結晶化速度が速い材料の開発が必須である。
【００１２】
したがって、相変化形メモリ素子の製作において、融点が従来の相変化材料であるＧＳＴより低く、結晶化速度がＧＳＴより速く、結晶化温度が相対的に高い新しい相変化材料を用いて相変化形メモリ素子を製造できる方法が提供されれば、より低価で且つ容易な方法で高速、低消費電力型相変化形不揮発性メモリ素子を製造することができる。
【００１３】
高品位の相変化形メモリ素子の動作に必要な前記要素を解消するための方法として、次の方法が予測されている。
（１）第一の方法は、結晶化が速い材料を活用して素子作動時に最も長い時間を要求する結晶化挙動、すなわちＳＥＴ駆動時間を短縮させることである。
（２）第二の方法は、低融点を有する相変化材料を採用することによって、メモリ素子の動作中に最も多い電流消耗を引き起こす非晶質化を容易にすることである。非晶質化に必要な溶融冷却過程で低融点材料を有する相変化材料は、溶融に必要な電流消費を低減する。
（３）第三の方法は、相対的に高い結晶化温度を有する相変化材料を採用することである。結晶質及び非晶質状態で誘導された相変化材料は、メモリ素子の駆動中に発生する熱的クロストーキング（thermal crosstalking）、すなわち隣接セルの発熱により所望しない結晶化を経験することができ、この時、相対的に高い結晶化温度を有する相変化材料を採用する場合、このような熱的クロストーキングを防止することができる。
（４）第四の方法は、相変化材料組成を単純化して反復的な相転移による相分離などを防止することである。現在メモリ素子として優秀な特性を具現するカルコゲナイド組成は、基本的にＧｅ−Ｓｂ−Ｔｅの３成分系に窒素（Ｎ）などを添加した組成であって、反復的な素子駆動時に前記組成の安定相であるＧｅＴｅ及びＳｂ2Ｔｅ3などら分離されることができるが、これは、メモリ素子の誤作動の原因になる。
【００１４】
これより、本発明者らは、相変化材料として色々な金属合金について研究を重ね、その結果、アンチモンを基盤として亜鉛を含む合金を相変化材料として使用する場合、ＳＥＴ駆動時間を短くし、メモリ素子の安定した高速動作を可能にすることによって、素子の信頼性を向上することができ、消費電力を大きく低減することができることを知見し、本発明を完成した。
【００１５】
【特許文献１】特開２０００−１９０６３４号公報
【特許文献２】特開２０００−１８５４６６号公報
【特許文献３】特開２０００−１８５４６７号公報
【特許文献４】特開２００４−２８９９４７号公報
【特許文献５】米国特許第６，９４２，７２８号明細書
【特許文献６】米国特許第５，５３４，７１２号明細書
【特許文献７】米国再発行特許第３７，２５９号明細書
【非特許文献１】Dig. Tech. IEDM 2006, Dec. 2006, Y. C. Chen et al., "Ultra-Thin  Phase-Change  Bridge  Memory  Device Using  GeSb"
【非特許文献２】S. J. Ahn et al., Tech. Dig. Symp. VLSI Tech. 2005, pp.18-19
【非特許文献３】T. Egami and Y. Waseda, J. Non-Cryst. Solids 64, 113(1984)
【非特許文献４】K. Nakayamaetal., Jpn, J. Appl. Phys., Vol. 39, pp.6157-6161, 2000
【非特許文献５】K. Nakayama et al., Jpn, J. Appl. Phys., Vol. 32, pp.404-408, 2003
【発明の開示】
【発明が解決しようとする課題】
【００１６】
従って、本発明が達成しようとする技術的課題は、高速で安定的に動作すると同時に、低消費電力型である相変化形不揮発性メモリ素子を提供することにある。
【００１７】
また、本発明が達成しようとする技術的課題は、高速で安定的に動作すると同時に、低消費電力型である相変化形不揮発性メモリ素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１８】
上記技術的課題を達成するために、本発明の一態様によれば、基板と、基板の上部に形成された相変化材料層を含むメモリ素子のスタックとを含み、前記相変化材料層は、アンチモンと亜鉛合金を含むことを特徴とする相変化形不揮発性メモリ素子を提供する。
【００１９】
本発明による相変化形不揮発性メモリ素子において、前記相変化材料層を構成するアンチモンと亜鉛合金は、下記化学式で表現されることができる。  
化学式１
ＺｎxＳｂ100-x
ｘは、５乃至３５の範囲である。
【００２０】
また、本発明による相変化形不揮発性メモリ素子において、前記相変化材料層は、常温で非晶質状態であり、結晶質への可逆的相転移温度は、１８０乃至２２０℃であり、結晶質から非晶質への可逆的相転移温度は、５００乃至５４０℃であることが好ましい。
【００２１】
また、前記相変化材料層のリセット（reset）動作に要求される電流の大きさは、１２ｍＡ未満であることが好ましく、前記相変化材料層は、２．０乃至４．０Ｖの印加電圧範囲で２００乃至１００ｎｓの動作速度を示すことが好ましい。
【００２２】
本発明において、前記メモリ素子のスタックは、下部電極層と、前記下部電極層上に形成された発熱性電極層と、前記発熱性電極層上に形成され、且つ前記発熱性電極層の一部を露出させるポアが形成された第１絶縁層と、前記第１絶縁層上にポアを埋め込んで形成された相変化材料層と、前記相変化材料層上に形成された上部電極層とを含み、前記相変化材料層と前記上部電極層との間に第２絶縁層をさらに含む構造であることが好ましい。
【００２３】
また、本発明の他の態様によれば、基板上に下部電極層を形成する段階と、前記下部電極層上に発熱性電極層を形成する段階と、前記発熱性電極層の一部を覆うように第１絶縁層を形成する段階と、前記第１絶縁層をパターニングして発熱性電極層の一部が露出されるポアを形成する段階と、前記ポアにアンチモンと亜鉛合金で相変化材料層を形成する段階と、前記相変化材料層上に上部電極を形成する段階と、を含む相変化形不揮発性メモリ素子の製造方法を提供する。
【００２４】
前記相変化材料層を構成するアンチモンと亜鉛合金は、下記化学式で表現されることができる。  
化学式１
ＺｎxＳｂ100-x
ｘは、５乃至３５の範囲である。
【００２５】
また、本発明による相変化形不揮発性メモリ素子の製造方法において、前記相変化材料層の形成段階後に、前記相変化材料層に接触するように第２絶縁層を形成する段階をさらに含むことが好ましい。
【発明の効果】
【００２６】
前述した本発明による相変化形メモリ素子によれば、相変化材料層としてアンチモン−亜鉛合金材料（ＺｎxＳｂ100-x）を使用することによって、従来のＧＳＴメモリ素子に比べて高速で安定的に動作し、且つ低消費電力型である相変化形メモリ素子を製造することができるという効果がある。
【００２７】
また、ＺｎxＳｂ100-xで亜鉛（Ｚｎ）の組成ｘを調節して、速い結晶化速度及び低い融点を有するようにすることによって、組成による速度及び消費電力の調節が可能な相変化形メモリ素子を製造することができるという効果がある。
【発明を実施するための最良の形態】
【００２８】
以下、本発明をさらに詳細に説明する。  
本発明による非揮発性相変化形メモリ素子において、相変化材料層は、相変化形メモリ素子を構成する最も核心的な層である。したがって、相変化材料層を構成する物質の元素及び組成によって多様な相変化特性を有することができる。本発明では、特に相変化材料層としてアンチモンと亜鉛合金を使用する。アンチモンと亜鉛合金は、高い結晶化傾向性を有するアンチモンに亜鉛を添加することによって、添加された亜鉛から引き起こされるアンチモンとの結晶構造上の歪曲及び相対的に小さい亜鉛原子により誘導される局部的不定形性（disorder）が六方粗密構造を達成しようとするアンチモンの結晶化を妨害して非晶質の安定性を強化し、本発明では、このようなアンチモンと亜鉛合金のメカニズムを活用したものである。
【００２９】
また、このような亜鉛添加によるアンチモン−亜鉛相変化材料の非晶質構造は、亜鉛添加量５乃至３５ａｔ．％範囲で相変化メモリ素子動作時に印加される電流と電極物質により発生する１８０℃以上のジュール熱により結晶質への相変化が可能であり、反対に５００℃以上のジュール熱によりさらに非晶質への可逆的な相変化が可能なので、このような結晶／非晶質間の相転移による電気抵抗の差異を用いてメモリ素子材料として活用したものである。
【００３０】
この場合、結晶化温度は、既存のＧＳＴ（１４７℃）に比べて高く、融点もやはりＧＳＴ（６２０℃）に比べて低いので、熱的−クロス−トーキング（thermal-cross-talking）を抑制することができ、且つ低電力駆動を期待することができる。それに加えて、前記ＺｎxＳｂ100-x相変化材料層の前記アンチモンの組成（１００−ｘ）が増加するにつれて非晶質の安定性が弱化されて結晶化に必要な時間を減少することができる。
【００３１】
金属性非晶質合金（Metallic Glass）は、一般的に母材になる元素より小さい元素の物質を添加物質として導入した時、合金の非晶質特性が強化される（非特許文献３参照）。すなわち、これは、添加元素を利用して金属性非晶質合金の結晶化傾向性と非晶質安定性を調律することができるという理論で説明が可能である。
【００３２】
相変化メモリは、結晶／非晶質間の相転移特性により速い結晶化及び低電力による非晶質化が可能であると言える。すなわち結晶化傾向性が強い場合、速い動作特性が期待され、非晶質安定性が強い場合、低電力駆動が可能であり、長期相安定性（長期データ保存安定性）が向上する。
【００３３】
従って、本発明では、金属性非晶質の母材（matrix）として速い結晶化特性をもっているアンチモン（Ｓｂ）を使用しており、これにアンチモン（Ｓｂ）より原子の大きさが小さいガリウム（Ｇａ）、インジウム（Ｉｎ）、ゲルマニウム（Ｇｅ）、窒素（Ｎ）、錫（Ｓｎ）、マグネシウム（Ｍｇ）、ケイ素（Ｓｉ）、セレニウム（Ｓｅ）、亜鉛（Ｚｎ）などを導入している。
【００３４】
しかし、前述した材料組成の大部分が非晶質化のためのジュール（joule）熱の発熱に影響を及ぼす結晶質−非晶質間の電気抵抗差及び結晶質抵抗のような電気的特性が、アンチモン（Ｓｂ）−亜鉛（Ｚｎ）組成と比較して低いため、最も好ましいものは、アンチモン−亜鉛合金である。アンチモン−亜鉛合金は、相変化メモリ素子への適用及び量産までも可能であることができる。
【００３５】
相変化メモリ素子の相変化材料層として５乃至３５ａｔ．％の亜鉛（Ｚｎ）を含む亜鉛（Ｚｎ）−アンチモン（Ｓｂ）合金が電気的特性の面から特に好ましい。亜鉛（Ｚｎ）組成が５ａｔ．％よりさらに低ければ、結晶化速度は速いが、非晶質化が難しく、３５ａｔ．％超過組成では、結晶化が難しいので、結晶化速度を増加させることが難しいという問題があるからである。
【００３６】
特に前述のような亜鉛（Ｚｎ）の組成範囲は、既存の３元系以上の相変化材料とは異なって、２元系組成で反復的な相転移にも相分離（phase separation）などの問題がなく、したがってメモリ素子の安定性を向上させることができる。また、結晶化温度が高く、且つ融点が低いため（前述したように）、相変化メモリ素子の適用時、熱的−クロストーキングにも安定的であり、低電力駆動が可能である。
【００３７】
以下、添付の図面を参照して本発明で提供されるアンチモンと亜鉛合金が適用される好ましい実施例を説明する。しかし、本発明の実施例は、様々な他の形態に変形されることができ、本発明の範囲が後述する実施例によって限定されると解すべきものではない。
【００３８】
図１は、本発明の一実施例に係る相変化形不揮発性メモリ素子の構造を示す断面図である。  
図１を参照すれば、本発明による相変化形不揮発性メモリ素子は、基板１０上に下部電極層１４、発熱性電極層１６、第１絶縁層１８、相変化材料層２２、第２絶縁層２４及び上部電極層２８が順次に積層されたスタック３０が配置されている構造である。
【００３９】
前記基板１０としては、シリコン基板またはシリコンの表面を熱酸化して形成するシリコン酸化膜を使用する。
【００４０】
一方、本発明によるアンチモンと亜鉛合金（ＺｎxＳｂ100-x）相変化材料を利用した相変化形半導体メモリ素子（以下、ＺｎxＳｂ100-xメモリ素子という）は、アレイの形態で構成されることができる。ＺｎxＳｂ100-xメモリ素子がメモリアレイ駆動用ＸＹデコーダー、センスアンプなどのような回路モジュールと共に集積される場合には、これらの回路を構成するためのＣＭＯＳトランジスタが配列された所定の基板上に形成される場合もある。
【００４１】
基板１０上には、相変化形メモリ素子のスタック３０が配置される。メモリ素子のスタック３０は、下部電極層１４、発熱性電極層１６、第１絶縁層１８、相変化材料層２２、第２絶縁層２４、上部電極層２８が順次に積層された構造を有する。
【００４２】
一方、本発明の実施例に係るＺｎxＳｂ100-xメモリ素子のスタック３０は、必ずシリコン基板またはシリコン酸化膜などからなる基板１０上に形成される必要はない。すなわち、ＳｂxＳｅ100-xメモリ素子で構成されたアレイと一緒に製作されるトランジスタが既に形成されている所定の基板上に形成されることもできる。
【００４３】
前記下部電極層１４は、相変化形メモリ素子の下部端子の役目をし、低抵抗の金属電極で形成される。金属電極は、例えば、白金（Ｐｔ）、タングステン（Ｗ）、チタンタングステン合金（ＴｉＷ）などを、通常の金属電極形成方法により製造することができる。
【００４４】
発熱性電極層１６は、相変化材料層２２との接触部分で相変化材料の結晶状態を変化させるに充分の熱を発生させる。熱の発生は、下部電極層１４を介して供給された電流により達成され、発熱性電極層１６の抵抗は、下部電極層１４に比べて高い。発熱性電極層１６の材料は、相変化形メモリ素子の動作特性を決定づける重要な要素である。また、発熱性電極層１６を形成する方法は、材料の特性を左右するので、慎重に決定されなければならない。発熱性電極層１６は、例えば、チタン窒化物（ＴｉＮ）、チタン酸窒化物（ＴｉＯＮ）、チタンアルミニウム窒化物（ＴｉＡｌＮ）、タンタルアルミニウム窒化物（ＴａＡｌＮ）、タンタルシリコン窒化物（ＴｉＳｉＮ）の中から選択されたいずれか１つ以上の物質であることができ、これらの物質を用いてスパッタリングのような形成方法により形成されることが好ましい。
【００４５】
第１絶縁層１８または第２絶縁層２４は、上部の相変化材料層２２と下部の発熱性電極層１６及び下部電極層１４または相変化材料層２２と上部電極層２８を電気的に絶縁する。同時に第１絶縁層１８には、発熱性電極層１６の一部だけを露出させるアクティブポア２０の形成により相変化材料層２２と発熱性電極層１６を一定部分だけで接触させて各々を熱的に絶縁する。第１絶縁層１８は、低温で、例えば、常温乃至５００℃の温度で形成することが好ましい。これは、通常的に使われる発熱性電極層１６が第１絶縁層１８を形成する過程で酸化されてはならないからである。第２絶縁層２４の場合にも、低温で、例えば、常温乃至３００℃の温度で形成することが好ましい。これは、相変化材料層２２の酸化を防止して、相変化材料層２２の結晶状態を変化させてはならないからである。ここで、第２絶縁層の形成に要求される温度が第１絶縁層の形成に要求される温度よりさらに低いことは、相変化材料層を構成する材料の場合、４００℃以上の温度で容易に酸化されたり、構成元素の組成が変化する可能性が非常に高いからである。これに比べて、前述した発熱性電極層材料の場合には、５００℃以下の温度で容易に酸化されない。一方、第２絶縁層２４上には、上部電極層を形成するためのビアホール２６を含む。
【００４６】
また、第１絶縁層１８及び第２絶縁層２４の熱伝逹特性は、相変化形メモリ素子の動作特性に重要な影響を及ぼすので、材料の選択に慎重を期する必要がある。第１絶縁層１８及び第２絶縁層２４は、例えば、シリコン酸化膜、シリコン窒化膜（ＳｉＮ）、シリコン系絶縁層または低温で形成できる有機系絶縁層の中から選択された少なくともいずれか１つ以上を使用することができる。
【００４７】
相変化材料層２２は、相変化形メモリ素子を構成する最も核心的な材料であり、通常的にカルコゲナイド（chalcogenide）系金属元素の合金で構成されるが、本発明では、カルコゲナイド化合物でなくアンチモンを基盤にして亜鉛を含む合金を使用し、特に亜鉛の組成が５乃至３５ａｔ．％であることが好ましい。
【００４８】
一方、相変化材料層２２は、スパッタリングまたは電子ビーム蒸着法などを使用して形成することができる。
【００４９】
また、アンチモン及び亜鉛合金からなる相変化材料層２２は、常温で非晶質状態であり、結晶質への可逆的相転移温度は、１８０乃至２２０℃であり、結晶質から非晶質への可逆的相転移温度は、５００乃至５４０℃である。前記結晶化温度は、本発明による相変化形メモリ素子を実現するにあたって既存のＧＴＳより高い温度である。このような高い結晶化温度は、相変化形メモリ素子の動作過程において、情報を持続的に保存する間に全体メモリチップの発熱により保存された情報を変化させないから好ましく、具体的に相変化材料の非晶質状態を用いて記録した情報が動作中の所望しない再結晶化により読み出されない状態に転移することを防止する。また、所定のメモリーセルに保存された情報は、隣接したセルのメモリ動作過程でも変化してはならないため、高い結晶化温度が要求される。
【００５０】
上部電極層２８は、相変化形メモリ素子の上部端子の役目をし、下部電極層１４と同様に低抵抗の金属電極で形成される。
【００５１】
図２は、本発明の一実施例に係る非揮発性相変化形メモリ素子の製造方法を示す工程流れ図である。図２は、非揮発性相変化形メモリ素子の製造方法のうち、相変化形メモリ素子のスタック３０を形成する工程を中心に示すものである。また、前記流れ図は、相変化形メモリ素子の製造方法の１つの例を提示したものであって、本発明の技術的な範ちゅうで多様な変形が可能である。
【００５２】
図２を参照すれば、基板１０上に下部電極層１４を形成する（Ｓ１００）。前記下部電極層１４は、本発明による相変化形メモリ素子の製作において素子の下部端子の役目をし、低抵抗の金属で形成される。下部電極層１４は、例えば、白金（Ｐｔ）、タングステン（Ｗ）、チタンタングステン合金（ＴｉＷ）などが使われることができ、通常の方法、例えばスパッタリングや電子ビーム金属蒸着法などにより形成される。
【００５３】
次に、下部電極層１４の上部に発熱性電極層１６を形成する（Ｓ１０２）。発熱性電極層１６は、相変化材料層２２との接触部分で相変化材料の結晶状態を変化させるに充分の熱を発生させる。したがって、発熱性電極層１６の抵抗は、下部電極層１４に比べて高いことが好ましい。発熱性電極層１４は、例えば、チタン窒化物（ＴｉＮ）、チタン酸窒化物（ＴｉＯＮ）、チタンアルミニウム窒化物（ＴｉＡｌＮ）、タンタルアルミニウム窒化物（ＴａＡｌＮ）、タンタルシリコン窒化物（ＴｉＳｉＮ）などのような材料が使われることができ、スパッタリングのような通常の方法により形成されることができる。
【００５４】
次に、通常の方法を用いて発熱性電極層１６上に第１絶縁層１８を形成する（Ｓ１０４）。この時、第１絶縁層１８は、相変化形メモリ素子のアレイ構造において各々のメモリ素子を電気的または熱的に絶縁する役目をする。第１絶縁層１８は、シリコン酸化膜またはシリコン窒化膜などで形成することができるが、これに限定されずに、類似の特性を有するその他の絶縁物質層を使用することができる。例えば、シリコン酸化膜を第１絶縁層１８として使用する場合、低温、特に常温乃至５００℃の温度で化学的気相蒸着法（chemical vapor deposition）によりシリコン酸化膜を形成することが好ましい。これは、第１絶縁層１８が形成される過程で発熱性電極層１６が酸化されることを防止するためである。また、第１絶縁層１８を形成することによって、適切な素子分離工程を進行することができる。すなわち、シリコン酸化膜を第１絶縁層１８として使用する場合、相変化形メモリ素子領域として定義される部分を乾式または湿式エッチング工程を通じて確保することによって、各メモリ素子部分を分離することができる。
【００５５】
次に、第１絶縁層１８をエッチングして、相変化材料層２２と発熱性電極層１６とが接触することができるように微細なホールを形成する（Ｓ１０６）。この時、微細なホールは、実際相変化形メモリ素子の動作が生じる領域であり、通常、ホール（hole）またはポア（pore）の形態で形成される。前記ホール領域は、アクティブポア（active pore）２０と称する。アクティブポア２０の大きさは、相変化形メモリ素子の動作特性に直接的な影響を及ぼし、ポアの大きさを減少することによって、動作に必要な電流値を低減することができる。一方、アクティブポア２０の大きさは、使用するリソグラフィ工程の種類やエッチング工程の条件によって変わることができるが、好ましくは、約５００ｎｍ以下の大きさ、好ましくは５０ｎｍ乃至５００ｎｍであることが好ましい。リソグラフィ装備としては、ｉ−ラインリソグラフィ以外にパターニング解像度に優れたＫｒＦ、ＡｒＦ及び電子ビームリソグラフィなどのパターニング装備を利用することも好ましい。もちろん５０ｎｍ以下のアクティブポアを形成して相変化メモリ動作に必要な電流値をさらに低減することが本発明による相変化メモリ素子の低電力動作に有利であるが、通常の工程により形成することが難しい非常に小さいアクティブポアを形成することは、ポア大きさの均一性を低下させ、相変化メモリ素子の動作均一性を劣化させる恐れがある。
【００５６】
次に、アクティブポア２０内に相変化材料層２２を形成する（Ｓ１０８）。相変化材料層２２は、金属合金の構成元素及び組成によって多様な相変化特性を有し、これは、相変化形メモリ素子の動作に非常に重要な役目をする。従来のゲルマニウム（Ｇｅ）、アンチモン（Ｓｂ）、テルル（Ｔｅ）が２：２：５の割合で組み合わせられたＧｅ2Ｓｂ2Ｔｅ5（ＧＳＴ）が最も通常的な材料として使用されてき、ＧＳＴ以外の材料としては、Ａｓ−Ｓｂ−Ｔｅ系のカルコゲナイド合金材料（非特許文献４参照）またはＳｅ−Ｓｂ−Ｔｅ系のカルコゲナイド合金材料（非特許文献５参照）が実験的に製造されたことがあるが、本発明では、アンチモン−亜鉛合金、好ましくは亜鉛が５乃至３５ａｔ．％含まれたアンチモン−亜鉛合金を使用してスパッタリングまたは電子ビーム蒸着法などで形成する。この時、使われる原材料のターゲットは、多元系または一元系の形態で用意する。
【００５７】
相変化材料層２２は、エッチング工程を用いてパターニングすることによって、所定の位置、すなわち相変化形メモリ素子を製作する位置にのみ形成することができる。一方、カルコゲナイド系相変化材料は、今まで主に光情報貯蔵ディスクの記録媒体の材料として使われてきた。ところが、エッチング特性のような半導体工程特性については、ほとんど知られたところがなく、所定の元素構成を有する相変化材料を相変化形メモリ素子に適用するための効率的なエッチング工程条件を導き出さなければならない。本発明によるエッチング工程には、主にプラズマを利用した乾式エッチング装置が使われることができ、この場合、エッチングガスとしては、アルゴンまたは塩素ガスを使用することが好ましい。
【００５８】
次に、相変化材料層２２の上部に第２絶縁層２４を形成する（Ｓ１１０）。第２絶縁層２４は、相変化材料層２２と上部に形成される上部電極層２８とを電気的に絶縁する。第２絶縁層２４は、相変化材料層２２の酸化及び構成要素の拡散を防止するために、低温、特に常温乃至３００℃で形成することが好ましい。また、第２絶縁層２４を形成する過程で相変化材料層２２の結晶状態を変化させてはならない。従って、第２絶縁層は、シリコン酸化膜をＥＣＲプラズマを利用した化学的気相蒸着法（ECR plasma chemical vapor deposition、ＥＣＲ  ＣＶＤ）法により形成することが好ましい。これは、ＥＣＲ  ＣＶＤによるシリコン酸化膜の形成工程は常温で行うことができ、常温での製造は、本発明による相変化形メモリ素子の製造において特徴的に提供されることができる。
【００５９】
次に、第２絶縁層２４上には、上部電極層２８を形成するためのビアホール（via hole）２６を形成する。ビアホール２６を形成するためには、第２絶縁層２４を湿式または乾式エッチング工程を用いて除去することができる。
【００６０】
次に、ビアホール２６が形成された第２絶縁層２４の上部には、上部電極層２８が形成される（Ｓ１１２）。上部電極層２８は、相変化形メモリ素子の上部端子の役目をし、下部電極層１４と同様に低抵抗の金属電極で形成される。場合によって、上部電極層２８と相変化材料層２２との接触特性を良くし、界面で生じ得る不要な反応や元素の移動などを防止するために、別途の金属層（不図示）が挿入されることもできる。
【００６１】
実施例１
基板上に下部電極層をチタンタングステン（ＴｉＷ）を用いて約５００Åの厚さを有するようにスパッタリングにより形成した。次に、下部電極層上に発熱性電極層を約５００Åの厚さでチタン窒化物（ＴｉＮ）を用いてスパッタリングにより形成した。次に、前記発熱性電極層上に第１絶縁膜をプラズマを利用した化学的気相蒸着法（plasma enhanced chemical vapor deposition、ＰＥＣＶＤ）法により２，０００Åの厚さでシリコン酸化膜ＳｉＯ2で４００℃で形成した。次に、第１絶縁膜をｉ−ｌｉｎｅを使用するフォトリソグラフィ装備を用いて乾式エッチングして、約５００ｎｍの大きさでアクティブポアを形成した。
【００６２】
前記アクティブポアにＺｎxＳｂ100-x（ｘ＝１５）を用いて超真空多元系スパッタリング蒸着法により相変化材料層を形成した。この時、真空度５×１０-7ｔｏｒｒのチャンバーにプラズマ励起のためのアルゴンを注入して１ｍｔｏｒｒの真空度を誘導した後、亜鉛及びアンチモン物質を各々ＲＦ（Radio Frequency）プラズマに露出して蒸着した。
【００６３】
次に、前記相変化材料層上に第２絶縁層をシリコン酸化膜を用いてＥＣＲプラズマを利用した化学的気相蒸着法（ECR plasma chemical vapor deposition、ＥＣＲ  ＣＶＤ）法により常温で約２０００Åの厚さで形成した。
【００６４】
次に、第２絶縁層上に上部電極層を形成するために、第２絶縁層に乾式エッチング工程を用いてビアホールを形成した。次に、ビアホールが形成された第２絶縁層上に上部電極層２８をタングステン（Ｗ）を用いてスパッタリングにより約１０００Åの厚さで形成してメモリ素子を製作した。
【００６５】
実施例２
前記亜鉛の組成ｘが１７であることを除いて、前記実施例１と同じ方法でメモリ素子を製作した。
【００６６】
実施例３
前記亜鉛の組成ｘが２３であることを除いて、前記実施例１と同じ方法でメモリ素子を製作した。
【００６７】
比較例１
相変化材料層の材料を従来のＧｅ2Ｓｂ2Ｔｅ5（ＧＳＴ）に代えることを除いて、前記実施例１と同じ方法でメモリ素子を製作した。
【００６８】
試験例１
前記実施例１乃至３及び比較例１で得たメモリ素子に対する電流−抵抗特性を調査し、その結果を図３乃至図６に示した。電流−抵抗特性に対する調査は、情報の記録のために印加される電流信号の大きさを変化させながら各メモリ素子の抵抗値を測定したものであって、この場合、印加する電流信号の幅は、１ｕｓに固定した。
【００６９】
図３乃至図６に示されたグラフから、メモリ素子において高抵抗を有する非晶質状態から低抵抗を有する結晶状態に転移するセット（ＳＥＴ）動作を観察することができ、これと反対に、低抵抗の結晶状態で高抵抗を有する非晶質状態にさらに転移するリセット（ＲＥＳＥＴ）動作を観察することができる。
【００７０】
図３乃至図６によれば、全てのメモリ素子は、安定的で且つ可逆的にセット（ＳＥＴ）／リセット（ＲＥＳＥＴ）動作特性を示し、特に本発明による相変化材料（図３乃至図５）の場合、リセット電流がＧＳＴ（図６）に比べて相対的に低くて、低電力でも駆動が可能であることが分かった。
【００７１】
図６を参照すれば、従来のＧＳＴメモリ素子において、リセット動作に必要な電流信号の大きさは、約１２ｍＡであった。一方、図３乃至図５を参照すれば、本発明によるＺｎxＳｂ100-xメモリ素子において、リセット動作に必要な電流信号の大きさは、各々、８ｍＡ、９．５ｍＡ及び１０ｍＡであった。これは、リセット動作に所要される記録電流の値が本発明によるＺｎxＳｂ100-xを利用することによって節減されることを示す。電流信号の減少は、本発明によるＺｎxＳｂ100-xが従来のＧＳＴより低い融点特性を有していることに起因する。相変化材料の融点を低減することによって記録電流を節減する効果は、セット動作よりリセット動作で顕著に反映されることができる。なぜなら、低抵抗の結晶状態から高抵抗の非晶質状態への転移のためには、相変化材料を溶融状態に作った後、急冷させる過程を経なければならないからである。
【００７２】
一方、相変化形メモリ素子の消費電力値は、低抵抗の結晶状態で材料を溶融させて急冷させる過程を通じて高抵抗の非晶質状態に転移するリセット動作のための電流値に全的に依存する。したがって、相変化形メモリ素子の低消費電力動作を実現するためには、リセット動作の記録電流値を低減しなければならない。すなわち、融点が低い相変化材料を使用することが好ましい。
【００７３】
試験例２
本発明による素子特性の比較のために実施例２及び比較例１によるメモリ素子において電圧信号を印加した時のセット動作特性を試験し、その結果を図７に示した。
【００７４】
すなわち、前記２つの素子の高速及び低消費電力型動作特性を確認するために、所定の電圧信号を印加した時のセット動作を比較した。前記セット動作のために印加された電圧信号の大きさは、約４Ｖを上限にした。この時、電圧信号のパルス幅を変化させて、それぞれのセット動作に必要な動作時間を測定した。相変化形メモリ素子の抵抗値は、各々の記録が終了した後、１Ｖの大きさを有する別途の電圧信号を印加することによって測定した。
【００７５】
本発明によるメモリ素子と従来のＧＳＴメモリ素子との動作特性を比較する理由は、次の通りである。本発明のメモリ素子のアクティブポアの大きさは、約５００ｎｍであり、前記アクティブポアの大きさを有する相変化メモリ素子で実際商用化された相変化形メモリ素子の動作条件を満足することは難しい。したがって、ＺｎxＳｂ100-x（ｘ＝１７）メモリ素子の高速及び低消費電力型動作特性を明確にするために、従来のＧＳＴメモリ素子と動作特性を比較する。
【００７６】
図７を参照すれば、印加電圧が３Ｖである場合、従来のＧＳＴメモリ素子において、セット動作に必要な電圧信号の幅は、２００ｎｓであった。反面、本発明によるＺｎxＳｂ100-x（ｘ＝１７）メモリ素子においては、印加電圧が３Ｖである場合、セット動作に必要な電圧信号の幅は、１４０ｎｓであった。動作時間の短縮は、本発明によるＺｎxＳｂ100-x（ｘ＝１７）が従来のＧＳＴより速い結晶化速度を有していることに起因する。相変化形メモリ素子の動作速度は、高抵抗の非晶質状態から低抵抗の結晶状態に変化するセットプログラミングのための動作速度に全的に依存する。なぜなら、低抵抗の結晶状態から高抵抗の非晶質状態への転移は、リセット動作で相対的に非常に速く起こるからである。したがって、相変化形メモリ素子の高速動作を実現するためには、セット動作速度を向上させる必要があり、このために、結晶化速度が速い相変化材料を使用することが好ましい。結論的に、本発明によるＺｎxＳｂ100-x（ｘ＝１７）メモリ素子は、従来のＧＳＴメモリ素子に比べて高速動作が可能である。
【００７７】
つまり、本発明によるＺｎxＳｂ100-xメモリ素子は、従来のＧＳＴメモリ素子に比べて低消費電力動作が可能である。また、同じ素子構造と製造方法を使用して相変化材料の種類だけを変えて製作した相変化形メモリ素子の動作特性の比較において、リセット動作に所要される記録電流値を低減することができた。
【図面の簡単な説明】
【００７８】
【図１】本発明の一実施例に係る相変化形不揮発性メモリ素子の構造を示す断面図である。
【図２】本発明の一実施例に係る相変化形不揮発性メモリ素子の製造方法を示す工程流れ図である。
【図３】本発明の一実施例に係る相変化形（ＺｎxＳｂ100-x（ｘ＝１５、１７、２３））不揮発性メモリ素子の電流−抵抗特性を示す図である。
【図４】本発明の一実施例に係る相変化形（ＺｎxＳｂ100-x（ｘ＝１５、１７、２３））不揮発性メモリ素子の電流−抵抗特性を示す図である。
【図５】本発明の一実施例に係る相変化形（ＺｎxＳｂ100-x（ｘ＝１５、１７、２３））不揮発性メモリ素子の電流−抵抗特性を示す図である。
【図６】本発明との比較のために提示したＧＳＴメモリ素子の電流−抵抗特性を示す図である。
【図７】本発明による相変化形（ＺｎxＳｂ100-x（ｘ＝１７））メモリ素子と同じ条件で製作されたＧＳＴメモリ素子に電流信号を印加した時、セット（ＳＥＴ）プログラミング動作特性を示す図である。
【符号の説明】
【００７９】
１０  基板
１４  下部電極層
１６  発熱性電極層
１８  第１絶縁層
２０  アクティブポア
２２  相変化材料層
２４  第２絶縁層
２６  ビアホール
２８  上部電極層
３０  相変化形メモリ素子のスタック構造
【図１】
2008288587.tif 000003
【図２】
2008288587.tif 000004
【図３】
2008288587.tif 000005
【図４】
2008288587.tif 000006
【図５】
2008288587.tif 000007
【図６】
2008288587.tif 000008
【図７】
2008288587.tif 000009