(57)【要約】【課題】従来の構成では、エアーギャップを形成する絶縁膜が段差被覆性の低いプラズマＣＶＤ法により形成されているため、絶縁膜の表面の平坦性が良好ではない。このためこの絶縁膜上に形成される耐湿性の高い絶縁膜の被覆性が低減してしまう可能性があり、これにより、半導体装置の耐湿性が低減してしまう可能性があった。【解決手段】本願発明の半導体装置の製造方法では、半導体基板上に形成された第１の絶縁膜上に、互いに隣接するように複数の配線を形成する工程と、第１の絶縁膜上にプラズマＣＶＤ法により第２の絶縁膜を形成して、隣接する配線の配線間にエアーギャップが形成されるように配線を第２の絶縁膜により覆う工程と、第２の絶縁膜上に高密度プラズマＣＶＤ法により、第３の絶縁膜を形成する工程と、第３の絶縁膜上に耐湿性の高い第４の絶縁膜を形成する工程とを有する。【選択図】図４
2008109043.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１の絶縁膜上に、互いに隣接するように複数の配線を形成する工程と、
前記第１の絶縁膜上にプラズマＣＶＤ法により第２の絶縁膜を形成して、前記隣接する配線の配線間にエアーギャップが形成されるように前記配線を前記第２の絶縁膜により覆う工程と、
前記第２の絶縁膜上に高密度プラズマＣＶＤ法により、第３の絶縁膜を形成する工程と、
前記第３の絶縁膜上に、前記第２および前記第３の絶縁膜よりも耐湿性の高い第４の絶縁膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体基板上には多層配線層が形成され、前記配線は、前記多層配線層の一部であり、前記多層配線層の最上層の配線であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２の絶縁膜は、シリコン酸化膜であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第２の絶縁膜の膜厚は、３０００Å以上であることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
【請求項５】
前記第３の絶縁膜は、シリコン酸化膜であることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
【請求項６】
前記第４の絶縁膜は、シリコン窒化膜であることを特徴とする請求項１〜５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記半導体装置は半導体記憶装置であり、前記半導体装置はメモリセルと前記メモリセルからデータを読み出すビット線とを備え、
前記配線は、前記ビット線に対応することを特徴とする請求項１〜６のいずれか１つに記載の半導体装置の製造方法。
【請求項８】
前記半導体装置は半導体記憶装置であり、前記半導体基板はメモリセルが形成されるメモリセル領域と周辺トランジスタが形成される周辺領域とを備え、
前記メモリセル領域上に配置される前記隣接する配線の配線間に、前記エアーギャップが形成されることを特徴とする請求項１〜６のいずれか１つに記載の半導体装置の製造方法。
【請求項９】
半導体基板と、
前記半導体基板上に形成された第１の絶縁膜と、
前記第１の絶縁膜上に互いに隣接するように形成された複数の配線と、
前記第１の絶縁膜上にＣＶＤ法により形成され、前記隣接する配線の配線間にエアーギャップが形成されるように前記配線を覆う第２の絶縁膜と、
前記第２の絶縁膜上に高密度プラズマＣＶＤ法により形成された第３の絶縁膜と、
前記第３の絶縁膜上に形成され、前記第２および前記第３の絶縁膜よりも耐湿性の高い第４の絶縁膜と、
を有することを特徴とする半導体装置。
【請求項１０】
前記半導体基板上には多層配線層が形成され、前記配線は、前記多層配線層の一部であり、前記多層配線層の最上層の配線であることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記第２の絶縁膜は、シリコン酸化膜であることを特徴とする請求項９または１０に記載の半導体装置。
【請求項１２】
前記第２の絶縁膜の膜厚は、３０００Å以上であることを特徴とする請求項９〜１１のいずれか１つに記載の半導体装置。
【請求項１３】
前記第３の絶縁膜は、シリコン酸化膜であることを特徴とする請求項９〜１２のいずれか１つに記載の半導体装置。
【請求項１４】
前記第４の絶縁膜は、シリコン窒化膜であることを特徴とする請求項９〜１３のいずれかに記載の半導体装置。
【請求項１５】
前記半導体装置は半導体記憶装置であり、前記半導体装置はメモリセルと前記メモリセルからデータを読み出すビット線とを備え、
前記配線は、前記ビット線に対応することを特徴とする請求項９〜１４のいずれか１つに記載の半導体装置。
【請求項１６】
前記半導体装置は半導体記憶装置であり、前記半導体基板はメモリセルが形成されるメモリセル領域と周辺トランジスタが形成される周辺領域とを備え、
前記メモリセル領域上に配置される前記隣接する配線の配線間に、前記エアーギャップが形成されることを特徴とする請求項９〜１４のいずれか１つに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、半導体装置の製造方法に関するものであり、特に、半導体基板上に形成された配線の配線間にエアーギャップが形成されている半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
従来、半導体基板上に形成された配線の配線間の容量を低減させることを目的として、この配線間にエアーギャップを備える半導体装置が知られている。
【０００３】
このエアーギャップを備える半導体装置の製造方法は、半導体基板上に形成された第１の絶縁膜上に互いに隣接するように配線を形成する工程と、この第１の絶縁膜上にプラズマＣＶＤ法により第２の絶縁膜を形成して隣接する配線の配線間にエアーギャップが形成されるように配線を第２の絶縁膜により覆う工程と、この第２の絶縁膜上に耐湿性の高い第３の絶縁膜を形成する工程とを有している。
このような構成は例えば特許文献１で開示されている。
【０００４】
特許文献１では、図１および段落００１１〜００１４に示されているように、半導体基板２０１上に形成された絶縁膜２０２上に、互いに隣接するように最上層配線２０３を形成し、絶縁膜２０２上にプラズマＣＶＤ法によりシリコン酸化膜２０４を形成して隣接する最上層配線２０３の配線間に空洞部２０７が形成されるように最上層配線２０３を覆い、さらに、シリコン酸化膜２０４上に最終保護膜となるシリコン窒化膜２０５を形成することについて開示されている。
【０００５】
【特許文献１】特開平８−２１３３９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した従来の構成では、エアーギャップを形成する絶縁膜が段差被覆性の低いプラズマＣＶＤ法により形成されているため、絶縁膜の表面の平坦性が良好ではない。このためこの絶縁膜上に形成される耐湿性の高い絶縁膜の被覆性が低減してしまう可能性があり、これにより、半導体装置の耐湿性が低減してしまう可能性があった。
【課題を解決するための手段】
【０００７】
上記課題を解決する為、本願発明の半導体装置の製造方法では、半導体基板上に形成された第１の絶縁膜上に、互いに隣接するように複数の配線を形成する工程と、第１の絶縁膜上にプラズマＣＶＤ法により第２の絶縁膜を形成して、隣接する配線の配線間にエアーギャップが形成されるように配線を第２の絶縁膜により覆う工程と、第２の絶縁膜上に高密度プラズマＣＶＤ法により、第３の絶縁膜を形成する工程と、第３の絶縁膜上に、第２および第３の絶縁膜よりも耐湿性の高い第４の絶縁膜を形成する工程とを有する。
【発明の効果】
【０００８】
この構成によれば、エアーギャップを形成する絶縁膜上に形成される耐湿性の高い絶縁膜の被覆性を向上させることが可能となり、半導体装置の耐湿性を向上させることが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、本願発明の実施例について図面を参照して詳細に説明する。なお、全図面を通して同様の構成には同様の符号を付与する。
【実施例１】
【００１０】
図１〜図７は、本願発明の実施例１における半導体装置の製造方法を説明する工程図である。ここで、図１〜図６は半導体装置の断面図である。
【００１１】
本願発明の実施例１では、図１に示されるように、半導体基板１００上に形成された第１の絶縁膜２００上に、互いに隣接するように複数の配線３００を形成する。
【００１２】
半導体基板１００はシリコン（Ｓｉ）基板である。第１の絶縁膜２００はシリコン酸化（ＳｉＯ２）膜であり、高密度プラズマＣＶＤ（High Density Plasma Chemical Vapor Deposition）法で形成される。配線３００は、窒化チタン（ＴｉＮ）膜、アルミ銅（ＡｌＣｕ）膜、窒化チタン（ＴｉＮ）膜が順次積層された積層構造を備える。配線３００は、上記の各金属膜をスパッタリング法により積層し、これをパターニングすることで得られる。
【００１３】
本実施例では、配線１２０は、図６に示されるように、半導体基板１００上に形成された多層配線層４００の最上層に形成された配線に相当する。
【００１４】
つまり、本実施例では、トランジスタ等の電子素子が形成された半導体基板１００上に層間絶縁膜２１０と配線３１０とが順次積層された多層配線層４００が形成されており、第１の絶縁膜２００は多層配線層４００の最上層の絶縁膜２１０に相当し、配線３００は多層配線層４００の最上層の配線３１０に相当する。なお、多層配線層４００の最上層には外部と電気的に接続される電極パッド３２０が形成されている。
さらに、本実施例の半導体装置は半導体記憶装置に関するものでありメモリセル１０１とメモリセル１０１からデータを読み出すビット線とを備える。
【００１５】
本実施例では、半導体基板１００は、メモリセル１０１が形成されるメモリセル領域１１０と、周辺トランジスタ１０２が形成される周辺領域１２０とに区別されている。メモリセル領域１１０上に配置される配線３００は、メモリセル１０１からデータの読出しを行なうビット線に対応する。周辺領域１２０上に配置される配線３００はその他の配線３００である。
【００１６】
メモリセル領域１１０上および周辺領域１２０上に配置される配線３００は、図１に示されるように、隣接する配線と所定間隔離間して配置され、図１の奥行き方向に延在している。
【００１７】
メモリセル領域１１０に配置される配線３００は、配線間隔が周辺領域１２０上に配置された配線３００よりも狭くなるように配置されている。
本実施例では、メモリセル領域１１０上に配置される配線３００の配線幅ｗは０．３７６μｍで、配線間隔ｄは０．２６４μｍであり、周辺領域１２０上に配置される配線３００の配線幅ｗ´は０．８０μｍで、配線間隔ｄ´は０．８０μｍである。
次に、図２に示されているように、第１の絶縁膜２００上にプラズマＣＶＤ（Plasma Chemical Vapor Deposition）法により第２の絶縁膜５００を形成して、隣接する配線３００の配線間にエアーギャップ５１０が形成されるように配線３００を第２の絶縁膜５００により覆う。
【００１８】
本実施例では、第２の絶縁膜５００はシリコン酸化膜である。第２の絶縁膜５００の膜厚は４０００Åである。プラズマＣＶＤ法による第２の絶縁膜の成膜は、ＴＥＯＳ流量：１００ｓｃｃｍ、Ｏ２流量：１．６ＳＬＭ、圧力：３．０Ｔｏｒｒ、高周波パワー：４５０Ｗ、低周波パワー：３００、成膜温度：４２０℃の条件で行なわれる。
【００１９】
図５に示されるように、プラズマＣＶＤ法による成膜では、配線間の上部５３０における成膜が他の箇所よりも先に進み、配線間を十分に埋め込む前に、配線間の上部５３０が塞がる。これにより、配線間の狭い箇所では配線間にエアーギャップ５１０が形成される。なお、図５は、図２におけるメモリセル領域１１０上に配置された配線３００の拡大図に相当する。
【００２０】
さらに詳しく説明すると、配線３００の配線間において、中央から上方に渡りエアーギャップ５１０が形成されており、配線間の下部５２０と上部５３０は第２の絶縁膜５００により埋め込まれている。配線３００の側面は第２の絶縁膜５００により覆われている。エアーギャップ５１０の上端は配線３００の上端よりも高いレベルに位置する。
【００２１】
ここで、第２の絶縁膜５００の成膜は、隣り合う各配線３００から互いに向かい合うように進むため、それらが交わる箇所において溝５４０が形成される。つまり、エアーギャップ５１０の上方に位置する第２の絶縁膜５００の表面には、溝５４０が形成される。
さらに、プラズマＣＶＤ法による埋め込み性は、配線の間隔に対する配線の高さの比であるアスペクト比に依存し、配線３００のうち配線間隔が狭い箇所でありアスペクト比が大きい箇所では、上述したように配線間が十分に第２の絶縁膜５００で埋め込まれずに配線間にエアーギャップ５１０が形成される一方、配線間隔が広い箇所でありアスペクト比が高い箇所では、配線間が十分に第２の絶縁膜５００で埋め込まれ、エアーギャップ５１０は形成されない。
【００２２】
本実施例では、図２に示されるように、メモリセル領域１１０上に配置される配線３００の配線間にはエアーギャップ５１０が形成され、周辺領域１２０上に配置される配線３００の配線間は第２の絶縁膜５００で十分に埋め込まれてエアーギャップ５１０は形成されない。本実施例では、メモリセル領域１１０上に配置される配線３００のアスペクト比は２以上であり、周辺領域１２０上に配置される配線３００のアスペクト比は２よりも小さい。
【００２３】
ここで、周辺領域１２０上において第２の絶縁膜５００は配線間で窪むようにして形成されるため、第２の絶縁膜５００の配線３００と配線間との境界では段差５５０が形成される。
【００２４】
このように、本願発明では、半導体基板上に形成された配線３００は、互いにエアーギャップ５１０を挟んで配置されるため、配線間容量を低減することが可能となる。
つまり、エアーギャップ５１０は第２の絶縁膜５００に比べて誘電率が低い為、配線間にエアーギャップ５１０を設けることで、配線間が全て第２の絶縁膜５００で埋め込まれている構成と比べて、大幅に配線間容量を低減することが可能となる。これにより、配線３００を伝達する信号の速度を大幅に向上させることが可能となる。
【００２５】
特に、本実施例では、このエアーギャップ５１０が間に形成される配線３００が、メモリセル１０１からデータを読み出すためのビット線に相当するため、高速化が特に求められているデータの読出し速度を大幅に向上させることが可能となる。これにより、デバイスとしての特性を大幅に向上させることが可能となり、本願発明を適用することの効果をより顕著に得ることが可能となる。
【００２６】
また、本実施例では、エアーギャップを形成する第２の絶縁膜５００の膜厚は上述したように４０００Åであるが、発明者の研究によると、第２の絶縁膜５００の膜厚が３０００Å以上であれば、配線間容量を十分に低減することが可能なエアーギャップ５１０が形成されることが明らかとなっている。
【００２７】
さらに、本実施例では、上述したように、エアーギャップ５１０の上端は配線３００の上端よりも高いレベルに位置しているため、配線間容量をより十分に低減させることが可能となる。
【００２８】
次に、図３に示されるように、第２の絶縁膜５００上に、高密度プラズマＣＶＤ（High Density Plasma Chemical Vapor Deposition）法により、第３の絶縁膜６００を形成する。
【００２９】
本実施例では、第３の絶縁膜６００はシリコン酸化膜である。第３の絶縁膜の膜厚は８０００Åである。高密度プラズマＣＶＤ法による第３の絶縁膜６００の成膜は、ＳｉＨ４流量：１２０ｓｃｃｍ、Ｏ２流量：１７０ｓｃｃｍ、Ａｒ流量：２４０ｓｃｃｍ、低周波パワー：４２００Ｗ、高周波パワー：２９５０Ｗ、Ｈｅ圧力：７．０の条件で行なわれる。
高密度プラズマＣＶＤ法による成膜では、堆積膜を削りながら成膜が行なわれるため、下地層に段差がある場合でも、平坦性の高い膜を成膜することが可能となる。
【００３０】
つまり、この構成によれば、エアーギャップ５１０の上方に位置する第２の絶縁膜５００の表面に形成された溝５４０は、第３の絶縁膜６００により埋め込まれて、この溝５４０上には平坦性の高い第３の絶縁膜６００が成膜される。すなわち、メモリセル領域１１０上において、平坦性の高い表面を得ることが可能となる。
【００３１】
さらに、この構成によれば、周辺領域１２０上における第２の絶縁膜５００に形成された段差５５０上において、なだらかな形状となるように第３の絶縁膜６００が形成されるため、周辺領域１２０上においても、平坦性の高い表面を得ることが可能となる。
次に、第３の絶縁膜６００上に、第２の絶縁膜５００および第３の絶縁膜６００よりも耐湿性の高い第４の絶縁膜７００を形成する。
【００３２】
第４の絶縁膜７００は、外部から水分が浸入することを防止するための耐湿性の高いパッシベーション膜であり、本実施例では、第４の絶縁膜７００は、シリコン窒化（ＳｉＮ）膜である。第４の絶縁膜７００は、プラズマＣＶＤ法により成膜される。第４の絶縁膜７００の膜厚は３０００Åである。なお、第４の絶縁膜７００は、電極パッド３２０を露出するように形成される。
【００３３】
本願発明では、第４の絶縁膜７００は上述したように平坦性の高い表面を備える第３の絶縁膜６００上に成膜されるため、成膜される第４の絶縁膜７００の被覆性は高上する。
これにより、外部からの水分等の浸入を第４の絶縁膜７００で十分に防ぐことが可能となり、半導体装置の耐湿性を向上させることが可能となる。
さらに、本実施例では、第４の絶縁膜７００上に、第５の絶縁膜８００が形成されている。
【００３４】
第５の絶縁膜８００はシリコン酸化膜であり、プラズマＣＶＤ法によって成膜される。第５の絶縁膜８００の膜厚は６０００Åである。なお、第５の絶縁膜８００は、電極パッド３２０を露出するように形成される。
【図面の簡単な説明】
【００３５】
【図１】本願発明の実施例１を説明する半導体装置の断面図。
【図２】本願発明の実施例１を説明する半導体装置の断面図。
【図３】本願発明の実施例１を説明する半導体装置の断面図。
【図４】本願発明の実施例１を説明する半導体装置の断面図。
【図５】本願発明の実施例１を説明する半導体装置の部分拡大断面図。
【図６】本願発明の実施例１を説明する半導体装置の断面図。
【符号の説明】
【００３６】
１００  半導体基板
１０１  メモリセル
１０２  周辺トランジスタ
１１０  メモリセル領域
１２０  周辺領域
２００，２１０  第１の絶縁膜
３００，３１０  配線
３２０  電極パッド
４００  多層配線層
５００  第２の絶縁膜
５１０  エアーギャップ
６００  第３の絶縁膜
７００  第４の絶縁膜
８００  第５の絶縁膜
【図１】
2008109043.tif 000003
【図２】
2008109043.tif 000004
【図３】
2008109043.tif 000005
【図４】
2008109043.tif 000006
【図５】
2008109043.tif 000007
【図６】
2008109043.tif 000008