(57)【要約】【課題】回路構成の大型化、及びコストの高騰を抑制して配線に重畳されるノイズを低減することが可能な液晶表示装置とその駆動回路を提供する。【解決手段】  複数の駆動回路１４−１〜１４−ｎは、液晶パネルの辺に沿ってカスケード接続されて配置され、液晶パネルを駆動する。制御回路は、複数の駆動回路のうち初段の駆動回路に制御信号を供給する。レベルシフト回路１７は、初段の駆動回路に設けられ、制御回路から供給される制御信号の論理レベルを拡大する。配線は、レベルシフト回路の出力端と複数の駆動回路のうち、初段の駆動回路以降の駆動回路とを接続する。【選択図】      図１
2008111861.tif 000002
【特許請求の範囲】
【請求項１】
液晶パネルと、
前記液晶パネルの辺に沿ってカスケード接続されて配置され、前記液晶パネルを駆動する複数の駆動回路と、
複数の前記駆動回路のうち初段の駆動回路に制御信号を供給する制御回路と、
少なくとも初段の前記駆動回路に設けられ、前記制御回路から供給される制御信号の論理レベルを拡大するレベルシフト回路と、
前記レベルシフト回路の出力端と複数の前記駆動回路のうち、初段の前記駆動回路以降の駆動回路とを接続する配線と
を具備することを特徴とする液晶表示装置。
【請求項２】
配線によりカスケード接続された複数の駆動回路であって、
複数の前記駆動回路のうち、少なくとも初段の駆動回路に設けられ、供給された制御信号の論理レベルを拡大するレベルシフト回路と、
前記レベルシフト回路の出力端と、複数の前記駆動回路のうち二段目以降の駆動回路とを接続する配線と
を具備することを特徴とする駆動回路。
【請求項３】
前記レベルシフト回路は、配線により接続された複数の前記駆動回路のうち、配線長の中央部に位置する駆動回路に設けられることを特徴とする請求項１記載の液晶表示装置又は請求項２記載の駆動回路。
【請求項４】
前記論理レベルは、第１の論理レベルと第２の論理レベルを有し、前記レベルシフト回路は、前記第１、第２の論理レベルのうちの少なくとも一方のレベルを拡大することを特徴とする請求項１記載の液晶表示装置又は請求項２記載の駆動回路。
【請求項５】
前記レベルシフト回路は、第１、第２のレベルシフタを有し、前記第１のレベルシフタは、前記第１の論理レベルを拡大し、前記第２のレベルシフタは、前記第２の論理レベルを拡大することを特徴とする請求項４記載の液晶表示装置又は駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばパーソナルコンピュータやテレビジョン受信機等に適用される液晶表示装置とその駆動回路に関する。
【背景技術】
【０００２】
液晶表示装置は、主として表示部としての液晶パネル、表示制御部、複数の駆動回路により構成されている。複数の駆動回路は、カスケード接続され、液晶パネルの側辺に沿って配置されている。複数個の駆動回路に表示制御部から制御信号や電源を供給することにより、複数個の駆動回路が液晶パネルを駆動し、画像が表示される。
【０００３】
ところで、近時、液晶表示装置は、画面サイズが大型化される傾向にある。画面サイズに応じた数の駆動回路をカスケード接続することにより、大型化した画面の駆動を容易化している。駆動回路間の配線は、従来フレキシブル基板を使用していた。しかし、コストの高騰やパネル上に配線を形成する技術が確立したため、フレキシブル基板に代えて駆動回路が実装されたフィルムパッケージや、駆動回路の集積回路を直接液晶パネルに貼り付ける方式が主流となってきている。
【０００４】
一方、画面サイズの大型化に伴い、駆動回路を接続するための配線の長さが長くなってきている。駆動回路を液晶パネルに直接貼り付ける場合、駆動回路間を接続する配線は、液晶パネル上に例えば印刷された配線が使用される。この印刷配線は、フレキシブル基板を使用した場合よりも抵抗値が高いという特徴がある。そのため、配線内を伝送する信号や電源は、外部からのノイズの影響も受けやすくなっている。
【０００５】
従来、配線に重畳されるノイズを除去するため、配線の駆動タイミングを遅延回路によって制御することにより、大電流が発生することを抑制したり（例えば特許文献１参照）、駆動回路に例えばノイズフィルタを設けたりすることが考えられている。しかし、遅延回路やノイズフィルタを設けた場合、信号の伝送遅延を起こしたりするなど、電気的性能面への弊害を有していた。また、ノイズフィルタを設ける場合、コストの増大も招いていた。このため、効果的なノイズ対策が要望されている。
【特許文献１】特開２００３−２３３３５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、回路構成の大型化、及びコストの高騰を抑制して配線に重畳されるノイズを低減することが可能な液晶表示装置とその駆動回路を提供しようとするものである。
【課題を解決するための手段】
【０００７】
本発明の液晶表示装置の態様は、液晶パネルと、前記液晶パネルの辺に沿ってカスケード接続されて配置され、前記液晶パネルを駆動する複数の駆動回路と、複数の前記駆動回路のうち初段の駆動回路に制御信号を供給する制御回路と、初段の前記駆動回路に設けられ、前記制御回路から供給される制御信号の論理レベルを拡大するレベルシフト回路と、前記レベルシフト回路の出力端と複数の前記駆動回路のうち、初段の前記駆動回路以降の駆動回路とを接続する配線とを具備することを特徴とする。
【０００８】
本発明の駆動回路の態様は、配線によりカスケード接続される複数の駆動回路であって、複数の前記駆動回路のうち、初段の駆動回路に設けられ、供給された制御信号の論理レベルを拡大するレベルシフト回路と、前記レベルシフト回路の出力信号と、複数の前記駆動回路のうち二段目以降の駆動回路とを接続する配線とを具備することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、回路構成の大型化、及びコストの高騰を抑制して配線に重畳されるノイズを低減することが可能な液晶表示装置とその駆動回路を提供できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について、図面を参照して説明する。
【００１１】
（第１の実施形態）
図２は、液晶表示装置を示している。液晶表示装置１１は、主として液晶パネル１２と、タイミング制御回路１３と、液晶パネル１２の例えば１辺に沿って配置された複数の駆動回路（ＤＲＶ）１４−１、１４−２、１４−３〜１４−ｎとにより構成されている。液晶パネル１２は、例えば薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型の液晶パネルである。タイミング制御回路１３は、例えばクロック信号や映像信号の取り込みタイミングを制御するための制御信号を出力する。複数の駆動回路１４−１〜１４−ｎは、配線１５によりカスケード接続されている。タイミング制御回路１３は、初段の駆動回路１４−１に接続されている。配線１５は、抵抗成分を含んでおり、図２は、配線１５を抵抗により模式的に示している。
【００１２】
図１は、複数の駆動回路１４−１〜１４−ｎを示している。駆動回路１４−１〜１４−ｎのそれぞれは、表示制御回路１６と、レベルシフト（Ｌ／Ｓ）回路１７を有している。駆動回路１４−１〜１４−ｎは、同一構成の集積回路により構成されているが、例えば初段の駆動回路１４−１のみ、レベルシフト回路１７が動作され、他の駆動回路１４−２〜１４−ｎのレベルシフト回路１７は停止されている。
【００１３】
初段の駆動回路１４−１に設けられたレベルシフト回路１７は、タイミング制御回路１３から供給される制御信号を受け、そのレベルをシフトする。すなわち、レベルシフト回路１７は、タイミング制御回路１３から供給される制御信号の論理レベル（ハイレベル／ローレベル）をシフトし、論理レベルの差電圧（ハイレベルとローレベルの電圧差）を拡大する。つまり、レベルシフト回路１７は、制御信号の論理レベルを、表示制御回路１６の例えば回路閾値から離れたレベルにシフトし、信号対ノイズ比（Ｓ／Ｎ比）を拡大する。このレベルシフト回路１７の出力端には、配線１５の一端が接続され、この配線の複数の他端は、駆動回路１４−２〜１４−ｎの表示制御回路１６に接続されている。このため、レベルシフト回路１７によりレベルがシフトされた制御信号は、配線１５により、駆動回路１４−１の表示制御回路１６、及び後段の駆動回路１４−２〜１４−ｎの表示制御回路１６に供給される。
【００１４】
表示制御回路１６は、レベルシフト回路１７から供給されるレベルがシフトされた制御信号に応じて、液晶パネル１２の走査線を制御する。表示制御回路１６は、例えば波形整形を含む入力回路１６ａを有している。前記レベルシフト回路１７から供給された論理レベルが拡大された制御信号は、入力回路１６ａにより波形整形される。表示制御回路１６は、波形整形された制御信号に基づき、図示せぬ映像信号を取り込み、走査線を制御するための複数の信号を生成する。
【００１５】
図３は、レベルシフト回路１７のシフトレベルを概略的に示している。レベルシフト回路１７は、タイミング制御回路１３から供給されるピーク・トゥ・ピーク・レベルが例えば３Ｖ（ＧＮＤ〜ＶＤＤ）の制御信号を、ピーク・トゥ・ピーク・レベルが例えば２０Ｖ（ＶＧＬ（−１０Ｖ）〜ＶＧＨ（＋１０Ｖ））の信号に変換する。すなわち、レベルシフト回路１７は、制御信号に重畳されたノイズの振幅が表示制御回路１６の回路閾値から離れたレベルとなるよう、制御信号のレベルをシフトする。このピーク・トゥ・ピーク・レベルが２０Ｖの信号は、例えば液晶パネル１２を駆動するための電圧である。
【００１６】
図５は、初段の駆動回路１４−１の構成、及びレベルシフト回路１７の一例を示している。レベルシフト回路１７は、例えば第１のレベルシフタ１７ａと、第２のレベルシフタ１７ｂとを有している。他の駆動回路１４−２〜１４−ｎのレベルシフト回路１７も第１のレベルシフタ１７ａと、第２のレベルシフタ１７ｂとを有している。しかし、駆動回路１４−２〜１４−ｎのレベルシフト回路１７は、前述したように、非動作状態とされている。
【００１７】
図４は、図５に示す第１、第２のレベルシフタ１７ａ、１７ｂの動作の一例を示している。第１のレベルシフタ１７ａは、ＧＮＤ〜ＶＤＤ（０Ｖ〜例えば３Ｖ）の制御信号を、ＶＧＬ〜ＶＤＤ（−１０Ｖ〜３Ｖ）の信号に変換し、第２のレベルシフタ１７ｂは、ＶＧＬ〜ＶＤＤ（−１０Ｖ〜３Ｖ）の信号を、ＶＧＬ〜ＶＧＨ（−１０Ｖ〜＋１０Ｖ）の信号に変換する。
【００１８】
図５に示すように、第２のレベルシフタ１７ｂにより変換された信号は、この段の表示制御回路１６、及び後段の駆動回路の表示制御回路１６に供給される。各表示制御回路１６は、電源としてＶＧＬ、ＶＧＨが供給され、論理レベルが拡大された制御信号に基づき所要の処理を実行する。
【００１９】
図６（ａ）（ｂ）は、第１、第２のレベルシフタ１７ａ、１７ｂの一例を示している。図６（ａ）は、４個のトランジスタにより構成された回路例を示し、図６（ｂ）は６個のトランジスタにより構成された回路例を示している。第１、第２のレベルシフタ１７ａ、１７ｂは、図６（ａ）に示す回路のみにより構成したり、図６（ｂ）に示す回路のみにより構成したり、或いは、図６（ａ）（ｂ）に示す回路を組み合わせて構成することが可能である。
【００２０】
図６（ａ）に示すレベルシフタは、インバータ回路Ｉ１１、ＰチャネルＭＯＳトランジスタＰ１１，Ｐ１２、ＮチャネルＭＯＳトランジスタＮ１１、Ｎ１２により構成されている。
【００２１】
図６（ａ）に示すレベルシフタにより第１のレベルシフタ１７ａを構成する場合、入力信号ＩＮは、タイミング制御回路１３から供給される接地電圧ＧＮＤ又は電源電圧ＶＤＤ（例えば３Ｖ）の制御信号であり、ＰチャネルＭＯＳトランジスタＰ１１，Ｐ１２のソースには、電源電圧ＶＤＤが供給される。また、ＮチャネルＭＯＳトランジスタＮ１１、Ｎ１２のソースには、低電圧ＶＧＬ（例えば−１０Ｖ）が供給される。出力ノードとしてのＰチャネルＭＯＳトランジスタＰ１２とＮチャネルＭＯＳトランジスタＮ１２の接続ノードから出力信号ＯＵＴ（ＶＧＬ〜ＶＤＤ）が出力される。
【００２２】
図６（ａ）に示すレベルシフタが第２のレベルシフタ１７ｂを構成する場合、入力信号ＩＮは、第１のレベルシフタ１７ａから供給される低電圧ＶＧＬ〜電源電圧ＶＤＤの制御信号であり、ＰチャネルＭＯＳトランジスタＰ１１，Ｐ１２のソースには、高電圧ＶＧＨ（例えば＋１０Ｖ）が供給される。また、ＮチャネルＭＯＳトランジスタＮ１１、Ｎ１２のソースには、低電圧ＶＧＬ（例えば−１０Ｖ）が供給される。出力ノードとしてのＰチャネルＭＯＳトランジスタＰ１２とＮチャネルＭＯＳトランジスタＮ１２の接続ノードから出力信号ＯＵＴ（ＶＧＬ〜ＶＧＨ）が出力される。
【００２３】
また、図６（ｂ）に示すレベルシフタは、インバータ回路Ｉ２１、ＰチャネルＭＯＳトランジスタＰ２１，Ｐ２２、ＮチャネルＭＯＳトランジスタＮ２１、Ｎ２２、Ｎ２３、Ｎ２４により構成されている。
【００２４】
図６（ｂ）に示すレベルシフタが第１のレベルシフタ１７ａを構成する場合、入力信号ＩＮは、タイミング制御回路１３から供給される接地電圧ＧＮＤ又は電源電圧ＶＤＤ（例えば３Ｖ）の制御信号であり、ＰチャネルＭＯＳトランジスタＰ２１，Ｐ２２のソースには、電源電圧ＶＤＤが供給される。また、ＮチャネルＭＯＳトランジスタＮ２３、Ｎ２４のソースには、低電圧ＶＧＬ（例えば−１０Ｖ）が供給される。出力ノードとしてのＰチャネルＭＯＳトランジスタＰ２２とＮチャネルＭＯＳトランジスタＮ２２の接続ノードから出力信号ＯＵＴ（ＶＧＬ〜ＶＤＤ）が出力される。
【００２５】
図６（ｂ）に示すレベルシフタが第２のレベルシフタ１７ｂを構成する場合、入力信号ＩＮは、第１のレベルシフタ１７ａから供給される低電圧ＶＧＬ〜電源電圧ＶＤＤの制御信号であり、ＰチャネルＭＯＳトランジスタＰ２１，Ｐ２２のソースには、高電圧ＶＧＨ（例えば＋１０Ｖ）が供給される。また、ＮチャネルＭＯＳトランジスタＮ２３、Ｎ２４のソースには、低電圧ＶＧＬ（例えば−１０Ｖ）が供給される。出力ノードとしてのＰチャネルＭＯＳトランジスタＰ２２とＮチャネルＭＯＳトランジスタＮ２２の接続ノードから出力信号ＯＵＴ（ＶＧＬ〜ＶＧＨ）が出力される。
【００２６】
上記第１の実施形態によれば、タイミング制御回路１３から供給されるＧＮＤ〜ＶＤＤの制御信号を駆動回路１４−１に設けられたレベルシフト回路１７によりＶＧＬ〜ＶＧＨの信号に変換し、この信号を配線１５により後段の駆動回路１４−２、１４−３〜１４−ｎに供給している。このように、制御信号の論理レベルＧＮＤ〜ＶＤＤをＶＧＬ〜ＶＧＨに拡大し、回路閾値から離れたレベルに変換しているため、制御信号が配線１５を伝送されている間にノイズが重畳された場合においても、後段の駆動回路１４−２〜１４−ｎにおいて、ノイズの影響を除去することができる。したがって、液晶パネル１２に表示される画像の品質劣化を防止することが可能である。
【００２７】
また、レベルシフト回路は、従来の遅延回路やフィルタ回路のように、信号の遅延を発生しない。このため、液晶表示装置の電気的特性の劣化を防止することができる。
【００２８】
（第２の実施形態）
図７は、第２の実施形態に係る駆動回路を示している。
【００２９】
第１の実施形態において、レベルシフト回路１７は、タイミング制御部１３に接続された初段の駆動回路１４−１に設けられた回路のみを駆動していた。これに対して、第２の実施形態は、例えばｉ（ｉ＜ｎ）番目の駆動回路１４−ｉに設けられたレベルシフト回路１７も、駆動回路１４−１のレベルシフト回路１７と同様に動作させている。ｉ番目の駆動回路１４−ｉは、例えば配線１５の配線長の中央に位置する駆動回路である。
【００３０】
このように、配線１５の途中に設けられた駆動回路１４−ｉのレベルシフト回路１７を動作させることにより、液晶パネル１２の大画面化がさらに進み、配線１５の長さがさらに長くなった場合において、信号レベルが配線抵抗により低下した場合においても、信号レベルを再度拡大することができる。このため、ノイズの影響を抑制することが可能である。
【００３１】
尚、第１、第２の実施形態において、レベルシフト回路１７は、制御信号のレベルＧＮＤ〜ＶＤＤを、ＶＧＬ〜ＶＧＨのレベルに変換した。しかし、これに限定されるものではなく、例えば制御信号のレベルＧＮＤ〜ＶＤＤを、ＶＧＬ〜ＶＤＤのレベルに変換して後段の駆動回路１４−２〜１４−ｎに伝送したり、制御信号のレベルＧＮＤ〜ＶＤＤを、ＧＮＤ〜ＶＧＨのレベルに変換して後段の駆動回路１４−２〜１４−ｎに伝送したりしてもよい。
【００３２】
また、表示制御回路１６は、論理レベルが拡大された制御信号に基づき所要の処理を実行する場合に限らず、拡大された論理レベルを初期の論理レベルに下げて処理することも可能である。
【００３３】
その他、本発明の要旨を変えない範囲において、種々変形実施可能なことは勿論である。
【図面の簡単な説明】
【００３４】
【図１】第１の実施形態に係り、液晶表示装置の駆動回路を示す構成図。
【図２】第１の実施形態が適用される液晶表示装置を示す構成図。
【図３】第１の実施形態の動作を示す波形図。
【図４】第１の実施形態に係るレベルシフタの動作を示す波形図。
【図５】第１の実施形態に適用される駆動回路の例を示す構成図。
【図６】図５に示す第１、第２のレベルシフタの一例を示す回路図。
【図７】第２の実施形態に係り、液晶表示装置の駆動回路を示す構成図。
【符号の説明】
【００３５】
１２…液晶パネル、１３…タイミング制御回路、１４−１〜１４−ｎ…駆動回路、１５…配線、１６…表示制御回路、１７…レベルシフト回路、１７ａ、１７ｂ…第１、第２のレベルシフタ。
【図１】
2008111861.tif 000003
【図２】
2008111861.tif 000004
【図３】
2008111861.tif 000005
【図４】
2008111861.tif 000006
【図５】
2008111861.tif 000007
【図６】
2008111861.tif 000008
【図７】
2008111861.tif 000009