(57)【要約】【課題】水平電荷転送路を複数に分割したときの複数の出力回路の特性差を精度良く検出して撮像画像信号を補正する。【解決手段】基板上に二次元アレイ状に配列形成された複数の画素１０２と、複数の垂直電荷転送路１０３と、各垂直電荷転送路１０３の転送端部に沿って設けられ各垂直電荷転送路１０３によって転送されてきた検出電荷を受け取り転送する水平電荷転送路１０４と、水平電荷転送路１０４の出力端部に設けられ転送されてきた電荷の電荷量に応じた電圧値信号を出力する出力回路１０５とを備える固体撮像素子において、水平電荷転送路１０４が複数に分割されて設けられ、各分割水平電荷転送路１０４Ｌ，１０４Ｒの出力端部の夫々に出力回路１０５Ｌ，１０５Ｒが個別に設けられ、垂直電荷転送路１０３の前記転送端部の夫々の隣接箇所に該転送端部に所定量の電荷を注入する電荷注入部１１０が設けられる。【選択図】図２
2008109465.tif 000002
【特許請求の範囲】
【請求項１】
基板上に二次元アレイ状に配列形成された複数の画素と、画素列毎に設けられ各画素の検出電荷が読み出され転送する複数の垂直電荷転送路と、各垂直電荷転送路の転送端部に沿って設けられ各垂直電荷転送路によって転送されてきた前記検出電荷を受け取り転送する水平電荷転送路と、該水平電荷転送路の出力端部に設けられ転送されてきた電荷の電荷量に応じた電圧値信号を出力する出力回路とを備える固体撮像素子において、前記水平電荷転送路が複数に分割されて設けられ、各分割水平電荷転送路の出力端部の夫々に前記出力回路が個別に設けられ、前記垂直電荷転送路の前記転送端部の夫々の隣接箇所に該転送端部に所定量の電荷を注入する電荷注入部が設けられていることを特徴とする固体撮像素子。
【請求項２】
前記電荷注入部は、
電荷注入時に所定電圧が印加されて電荷注入源となる不純物領域と、
電荷注入時にオン電圧が印加され、前記電荷注入源と前記転送端部の埋め込みチャネルとの間のポテンシャル電位を、前記電荷注入源のポテンシャルと前記埋め込みチャネルのポテンシャルとの中間のポテンシャル電位に制御し前記電荷注入源の電荷を前記埋め込みチャネル側に流し込む制御電極と
で構成されることを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記電荷注入部は、前記垂直電荷転送路に沿って前記転送端部まで転送されてきた電荷を廃棄する電荷排出部を兼用することを特徴とする請求項１または請求項２に記載の固体撮像素子。
【請求項４】
請求項１乃至請求項３のいずれかに記載の固体撮像素子と、前記電荷注入部から所定電荷量を前記各転送端部に注入して得られる前記各出力回路の出力信号に基づき前記各出力回路の特性差を求める手段と、前記固体撮像素子の前記各出力回路から読み出された被写体画像データを合成するとき前記特性差により合成画像データを補正する手段とを備えることを特徴とするデジタルカメラ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水平電荷転送路を備える固体撮像素子及びこの固体撮像素子を搭載したデジタルカメラに係り、特に、水平電荷転送路が少なくとも左右に二分割された固体撮像素子及びデジタルカメラに関する。
【背景技術】
【０００２】
水平電荷転送路を備えた固体撮像素子では、受光面上に二次元アレイ状に配列形成された各画素（光電変換素子）の検出電荷（信号電荷）を水平電荷転送路まで転送し、次に、各信号電荷を水平電荷転送路に沿って出力回路まで転送し、出力回路が各信号電荷の電荷量に応じた電圧値信号を撮像画像信号として出力する様になっている。
【０００３】
固体撮像素子に搭載される画素数は増加の一途を辿り、近年では、数百万画素以上になっている。このため、固体撮像素子から撮像画像信号を短時間に外部に読み出すのに、水平電荷転送路の駆動がネックになってきている。
【０００４】
そこで、下記特許文献１記載の従来技術では、図４に示す様に、固体撮像素子１の下辺部に設けられる水平電荷転送路２を左右に二分割し、受光面３の左半分に設けられた各画素４Ｌの検出電荷を左側垂直電荷転送路５Ｌに沿って左側水平電荷転送路２Ｌまで転送し、次に、左側水平電荷転送路２Ｌがこの検出電荷（信号電荷）を左側出力回路６Ｌまで転送し、出力回路６Ｌが受光面左半分の撮像画像信号を外部に出力する様になっている。
【０００５】
また、受光面３の右半分に設けられた各画素４Ｒの検出電荷を右側垂直電荷転送路５Ｒに沿って右側水平電荷転送路２Ｒまで転送し、次に、右側水平電荷転送路２Ｒがこの信号電荷を右側出力回路６Ｒまで転送し、出力回路６Ｒが受光面右半分の撮像画像信号を外部に出力する様になっている。
【０００６】
この様に、水平電荷転送路２を左右に二分割することで、水平電荷転送路の転送段数を減らし、転送効率の向上とデータレートの高速化を図ることが可能になる。しかし、左側と右側の各出力回路６Ｌ，６Ｒを、全く同一に製造することは困難であり、左側出力回路６Ｌから読み出された左側撮像画像と右側出力回路６Ｒから読み出された右側撮像画像とを合成すると、中央の境界部分に明暗差等の段差が現れ、画質を劣化させてしまうという問題がある。
【０００７】
そこで、図４に示す従来技術では、左右の水平電荷転送路２Ｌ，２Ｒの境界部分に電荷注入部７を設けている。この構成によれば、撮像画像信号の読み出し動作とは別に、先ず、注入部７に注入した一定量の電荷を左側水平電荷転送路２Ｌによって出力回路６Ｌに転送して出力回路６Ｌから電圧値信号を出力させ、次に、同量の電荷を注入部７に注入してから今度は右側水平電荷転送路２Ｒによって出力回路６Ｒに転送し出力回路６Ｒから電圧値信号を出力させることができる。
【０００８】
両出力回路６Ｌ，６Ｒの出力信号を比較することで、両出力回路６Ｌ，６Ｒのゲイン差等の特性差を求めることができ、この特性差によって、左側および／または右側の撮像画像信号を補正することで、上記の段差を無くすことが可能となる。
【０００９】
また、下記の特許文献２記載の従来技術では、図５に示す様に、各垂直電荷転送路５Ｌ，５Ｒの水平電荷転送路側端部と反対側の端部に電荷注入部８を設けている。この構成によっても、出力回路６Ｌ，６Ｒ間の特性差を求めることができる。
【００１０】
【特許文献１】特開平４―２０７３６８号公報
【特許文献２】特開２００３―３０４４５４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述した各従来技術の様に、電荷転送路に一定電荷量を注入する電荷注入部を設けることで、左右の各出力回路の特性差を検出することができ、これにより、左右の撮像画像間の段差を補正することが可能になる。
【００１２】
しかし、近年の固体撮像素子は多画素化が技術的限界近くまで進展し、１画素１画素が検出する信号電荷量は非常に微弱になってきている。このため、図４の構成により左右の撮像画像間の補正を可能にする出力回路の６Ｌ，６Ｒ間の特性差を求めるには、電荷注入部７に注入する「一定電荷量」を電子数で数個以下に制御する必要が生じる。この制御は非常に困難であり、この制御を容易に行うことができる電荷注入部の製造も難しい。
【００１３】
同様に、図５の構成では、注入された一定電荷量は各垂直電荷転送路上を転送され水平電荷転送路に移されるため、各垂直電荷転送路の転送効率が同一となるように製造できないと、検出された出力回路６Ｌ，６Ｒ間の特性差に垂直電荷転送の転送効率差が含まれてしまい、精度の高い補正ができず画質向上を図ることができないという問題が生じる。
【００１４】
更に、電荷注入のための電荷注入部を新たに設ける場合、電荷注入部の他に配線用の面積が必要となり、チップ面積が増大してしまうという問題もある。
【００１５】
本発明の目的は、複数の出力回路の特性差を精度良く検出して撮像画像信号の補正を行うことができる固体撮像素子及びデジタルカメラを提供することにある。
【課題を解決するための手段】
【００１６】
本発明の固体撮像素子は、基板上に二次元アレイ状に配列形成された複数の画素と、画素列毎に設けられ各画素の検出電荷が読み出され転送する複数の垂直電荷転送路と、各垂直電荷転送路の転送端部に沿って設けられ各垂直電荷転送路によって転送されてきた前記検出電荷を受け取り転送する水平電荷転送路と、該水平電荷転送路の出力端部に設けられ転送されてきた電荷の電荷量に応じた電圧値信号を出力する出力回路とを備える固体撮像素子において、前記水平電荷転送路が複数に分割されて設けられ、各分割水平電荷転送路の出力端部の夫々に前記出力回路が個別に設けられ、前記垂直電荷転送路の前記転送端部の夫々の隣接箇所に該転送端部に所定量の電荷を注入する電荷注入部が設けられていることを特徴とする。
【００１７】
本発明の固体撮像素子の前記電荷注入部は、
電荷注入時に所定電圧が印加されて電荷注入源となる不純物領域と、
電荷注入時にオン電圧が印加され、前記電荷注入源と前記転送端部の埋め込みチャネルとの間のポテンシャル電位を、前記電荷注入源のポテンシャルと前記埋め込みチャネルのポテンシャルとの中間のポテンシャル電位に制御し前記電荷注入源の電荷を前記埋め込みチャネル側に流し込む制御電極と
で構成されることを特徴とする。
【００１８】
本発明の固体撮像素子の前記電荷注入部は、前記垂直電荷転送路に沿って前記転送端部まで転送されてきた電荷を廃棄する電荷排出部を兼用することを特徴とする。
【００１９】
本発明のデジタルカメラは、上述したいずれかの固体撮像素子と、前記電荷注入部から所定電荷量を前記各転送端部に注入して得られる前記各出力回路の出力信号に基づき前記各出力回路の特性差を求める手段と、前記固体撮像素子の前記各出力回路から読み出された被写体画像データを合成するとき前記特性差により合成画像データを補正する手段とを備えることを特徴とする。
【発明の効果】
【００２０】
本発明によれば、水平電荷転送路を複数に分割したため転送効率を向上させることができると共にデータレートの高速化を図ることができ、しかも、複数の出力回路の特性差を精度良く検出して撮像画像信号の補正を行うことができるため、高品質の画像を撮像することが可能となる。また、電荷注入部を電荷排出部と兼用させることで、チップ面積の増大も抑制することが可能となる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の一実施形態について、図面を参照して説明する。
【００２２】
図１は、本発明の一実施形態に係るデジタルカメラの構成図である。図示するデジタルカメラは、撮影レンズ１０と、詳細は後述するＣＣＤタイプの固体撮像素子１００と、この両者の間に設けられた絞り１２と、赤外線カットフィルタ１３と、光学ローパスフィルタ１４とを備える。デジタルカメラの全体を統括制御するＣＰＵ１５は、フラッシュ発光部１６及び受光部１７を制御し、レンズ駆動部１８を制御して撮影レンズ１０の位置をフォーカス位置に調整し、絞り駆動部１９を介し絞り１２の開口量を制御して露光量調整を行う。
【００２３】
また、ＣＰＵ１５は、撮像素子駆動部２０を介して固体撮像素子１００を駆動し、撮影レンズ１０を通して撮像した被写体画像を色信号として出力させる。ＣＰＵ１５には、操作部２１を通してユーザからの指示信号が入力され、ＣＰＵ１５はこの指示に従って各種制御を行う。
【００２４】
デジタルカメラの電気制御系は、固体撮像素子１００の出力に接続されたアナログ信号処理部２２と、このアナログ信号処理部２２から出力されたＲＧＢの色信号をデジタル信号に変換するＡ／Ｄ変換回路２３とを備え、これらはＣＰＵ１５によって制御される。
【００２５】
更に、このデジタルカメラの電気制御系は、メインメモリ（フレームメモリ）２４に接続されたメモリ制御部２５と、ガンマ補正演算，ＲＧＢ／ＹＣ変換処理，画像合成処理等の画像処理を行うデジタル信号処理部２６と、撮像画像をＪＰＥＧ画像に圧縮したり圧縮画像を伸張したりする圧縮伸張処理部２７と、測光データを積算しデジタル信号処理部２６が行うホワイトバランス補正のゲインを求める積算部２８と、着脱自在の記録媒体２９が接続される外部メモリ制御部３０と、カメラ背面等に搭載された液晶表示部３１が接続される表示制御部３２とを備え、これらは、制御バス３３及びデータバス３４によって相互に接続され、ＣＰＵ１５からの指令によって制御される。
【００２６】
図２は、図１に示す固体撮像素子１００の平面模式図である。本実施形態の固体撮像素子１００は半導体基板に形成されており、半導体基板の受光面１０１上には、多数の画素（光電変換素子）１０２が図示する例では正方格子状に配列形成され、各画素列の右側部に垂直電荷転送路１０３が形成されている。
【００２７】
各垂直電荷転送路１０３の転送端部には、各転送端部に沿う水平電荷転送路１０４が設けられている。この水平電荷転送路１０４は左右に二分割されており、左側水平電荷転送路１０４Ｌの転送端部には出力回路１０５Ｌが、右側水平電荷転送路１０４Ｒの転送端部には出力回路１０５Ｒが設けられている。
【００２８】
尚、「垂直」「水平」という用語を使用して説明しているが、これは、半導体基板表面に沿う「１方向」「この１方向に対して略直角の方向」という意味である。
【００２９】
本実施形態の固体撮像素子１００は、各垂直電荷転送路１０３の水平電荷転送路１０４側端部の左脇に、電荷排出／注入部１１０が設けられている。この電荷排出／注入部１１０は、垂直電荷転送路１０３の転送１段分で構成される。
【００３０】
図３（ａ）は、電荷排出／注入部１１０の断面模式図である。図３（ａ）において、ｎ型半導体基板の表面部にはｐ型不純物層（ｐウェル層）１１１が形成され、その表面にゲート絶縁膜１１２が形成されている。ｐ型不純物層１１１の表面部（ゲート絶縁膜１１２の下）に設けられたｎ型不純物領域１１３と、ゲート絶縁膜１１２の上に積層された例えばポリシリコンでなる垂直転送電極１１４とにより、垂直電荷転送路１０３が構成される。
【００３１】
垂直転送電極１１４は、周知の様に、複数枚の転送電極膜が垂直方向に連続して配列されることで構成され、垂直方向に隣接する転送電極膜間は隣接端部において絶縁層により電気的に分離されている。
【００３２】
各垂直電荷転送路の同一垂直位置にある垂直転送電極膜は、同一転送電圧ΦＶが印加される様に配線１１５により接続されている。図２には、電荷排出／注入部１１０位置での配線１１５のみ図示しており、他の垂直位置における配線１１５の図示は省略している。
【００３３】
電荷排出／注入部１１０は、図３（ａ）に示す様に、ｎ型不純物領域１１６と、ゲート電極膜１１７とを備える。電荷排出先及び電荷注入源となるｎ型不純物領域１１６は、各垂直電荷転送路１０３のｎ型不純物領域１１３から離間した位置に設けられ、電荷排出／注入の制御ゲートとなるゲート電極膜１１７は、ｎ型不純物領域１１６とｎ型不純物領域１１３との間に形成される電荷排出／注入チャネルのゲート絶縁膜１１２の上に設けられる。
【００３４】
各垂直電荷転送路１０３の転送端部脇に設けられた各電荷排出／注入部１１０のｎ型不純物領域１１６は共通配線１１８によって接続され、配線１１８には、制御電圧ΦＩＳが印加される。また、各電荷排出／注入部１１０のゲート電極膜１１７は共通配線１１９によって接続され、配線１１９には、ゲート制御電圧ΦＩＧが印加される。各制御電圧ΦＩＳ，ΦＩＧや転送電圧ΦＶは、図１の撮像素子駆動部２０から固体撮像素子１００に与えられる。
【００３５】
図２に示すｎ型不純物領域１１６を電荷排出部として使用することで画素間引き等を行うことができ、その構成は、本出願人が先に提案し公開された特開２００４―３０３７８２号公報に記載されている。本実施形態は、この従来技術の構成を利用し、電荷排出部を用いて画素間引き等の処理を行う他に、詳細は後述するように、電荷排出部を電荷注入源としても兼用し、水平電荷転送路を複数に分割したときの各出力回路の特性差を検出する際に利用する。このため、チップ面積を増大させることなく、電荷注入を行うことが可能となる。
【００３６】
本実施形態のデジタルカメラで被写体画像を撮像する場合、図２に示す各画素が受光量に応じた信号電荷を蓄積し、この信号電荷を先ず垂直電荷転送路１０３に読み出し、垂直電荷転送路１０３に沿って水平電荷転送路１０４方向に転送する。
【００３７】
各信号電荷を垂直電荷転送路１０３に読み出す直前のタイミングでは、各垂直電荷転送路１０３や水平電荷転送路１０４は掃き出し動作によって空の状態になっている。
【００３８】
そこで先ず、撮像素子駆動部２０は、配線１１８に印加する制御電圧ΦＩＳを第１所定電圧（低電圧）にする。これにより、図３（ｂ）に示す様に、電荷注入源（ｎ型不純物領域）１１６のポテンシャル井戸の深さが、垂直電荷転送路１０３の埋め込みチャネル（ｎ型不純物領域）１１３のポテンシャル井戸より浅くなる。
【００３９】
そして、撮像素子駆動部２０は、所定時間だけ、配線１１９に印加する制御電圧ΦＩＧを所定の高電圧（オン電圧）にし、その後、配線１１９に印加する制御電圧ΦＩＧを所定低電圧（オフ電圧）にする。
【００４０】
ゲート電極１１７がオン電圧になると、ゲート電極１１７下の電荷排出／注入チャネルのポテンシャル井戸が領域１１６，１１３の各井戸の深さの中間の深さになって、ｎ型不純物領域１１６から埋め込みチャネル１１３に所定量の電荷（この例では電子）が流れ込み、ゲート電極１１７がオフ電圧になると、両者間が遮断される。
【００４１】
次に、垂直電荷転送路１０３を１段分だけ水平電荷転送路１０４の方向に転送すると、各電荷排出／注入部１１０で注入された電荷が、夫々、水平電荷転送路１０４に移される。
【００４２】
左側水平電荷転送路１０４Ｌに移された電荷排出／注入部１１０の数の半数の各電荷は、左側出力回路１０５Ｌに転送され、出力回路１０５Ｌは、各電荷量に応じた電圧値信号を出力する。
【００４３】
右側水平電荷転送路１０４Ｒに移された電荷排出／注入部１１０の数の半数の各電荷は、右側出力回路１０５Ｒに転送され、出力回路１０５Ｒは、各電荷量に応じた電圧値信号を出力する。
【００４４】
出力回路１０５Ｌの各出力信号は、図１のアナログ信号処理部２２，Ａ／Ｄ変換回路２３を通ってデジタル信号処理部２６に取り込まれ、積算され（或いは平均値が求められ）、左側出力回路１０５Ｌの特性値としてＣＰＵ１５に取り込まれる。
【００４５】
出力回路１０５Ｒの各出力信号も同様に、積算され（或いは平均値が求められ）、右側出力回路１０５Ｒの特性値としてＣＰＵ１５に取り込まれる。
【００４６】
ＣＰＵ１５は、出力回路１０５Ｌ，１０５Ｒの夫々の特性値から左右の出力回路１０５Ｌ，１０５Ｒの補正値を求め、この補正値を内部ＲＡＭ等に格納する。
【００４７】
注入された所定電荷量の上記読出処理後に、通常のＣＣＤ型固体撮像素子と同様に、各画素の受光量に応じた信号電荷を固体撮像素子１００から読み出し、デジタル信号処理部２６は、被写体画像データを生成する。
【００４８】
この被写体画像データを生成する場合、受光面１０１の左半分の画素から読み出された被写体画像データと、右半分の画素から読み出された被写体画像データとを合成することになるが、このとき、ＣＰＵ１５は、デジタル信号処理部２６に上記補正値を出力し、デジタル信号処理部２６は、この補正値に基づいて画像合成を行う。これにより、左右の画像の明暗差等の段差がなくなり、高品質の撮像画像データを得ることが可能となる。
【００４９】
尚、固体撮像素子１００から読み出した撮像画像データをデジタルカメラ内で画像処理することなくＲＡＷデータとして記録メディア２９に出力する場合には、固体撮像素子１００から読み出した撮像画像データ（ＲＡＷデータ）と共に、上記の出力回路の特性値あるいは特性差，補正値のいずれかを記録メディア２９に出力する。あるいは、固体撮像素子１００から読み出したＲＡＷデータを上記の補正値で補正し、この補正後のデータをＲＡＷデータとして記録メディア２９に出力する。
【００５０】
各画素１０２から垂直電荷転送路１０３に読み出された信号電荷を垂直方向に画素間引きする場合には、電荷排出／注入部１１０を用いて、信号電荷の廃棄を行う。
【００５１】
この場合には、図３（ｃ）に示す様に、制御電圧ΦＩＳを第２所定電圧（高電圧）にする。これにより、電荷排出部（ｎ型不純物領域）１１６のポテンシャル井戸の深さが埋め込みチャネル１１３のポテンシャル井戸より深くなる。そして、間引き対象となる信号電荷が電荷排出部１１０脇の埋め込みチャネル１１３に転送されて来る毎に、制御電圧ΦＩＧを高電圧（電荷注入時の電圧より高電圧）にする。これにより、ゲート電極１１７下のポテンシャル井戸の深さが、領域１１６，１１３の井戸の深さの中間の深さとなり、埋め込みチャネル内の信号電荷が電荷排出部１１６に流れ込み、廃棄される。
【００５２】
以上述べた様に、垂直電荷転送路の端部と水平電荷転送路との間に設けられ従来使用されていた電荷排出部を、電荷注入部としても兼用できる構成とし、左右の出力回路の特性差を求めるときに所定電荷量を注入する構成としたため、チップ面積を増大させることなく、電荷注入を行うことが可能となる。
【００５３】
また、電荷注入を、垂直電荷転送路の転送端部で行うため、垂直電荷転送路の転送効率の影響を受けることなく出力回路の特性差を求めることが可能となる。更に、多数の注入電荷による信号を積算し或いは平均値を求めて出力回路の特性差を求めるため、個々の電荷排出／注入部１１０の製造誤差，製造バラツキの影響を相殺でき、精度の高い特性差を求めることが可能となる。
【００５４】
尚、上述した実施形態では、撮像画像データを固体撮像素子１００から読み出す直前に電荷注入と特性差の算出を行ったが、この電荷注入と特性差の算出はどのタイミングで行っても良い。
【００５５】
また、撮像画像データを読み出す毎に電荷注入と特性差の算出を行う必要はなく、例えば、出力回路の特性に大きく影響を与える固体撮像素子１００の温度を検出し、検出温度が所定温度以上変化する毎に電荷注入と特性差の算出を行う構成としてもよい。
【００５６】
更に、上記実施形態では、特性差の算出及び管理をＣＰＵ１５が行っているが、これをデジタル信号処理部２６が行う構成としても良い。
【００５７】
尚、上述した実施形態では、水平電荷転送路を左右に２分割した例を説明したが、３つ以上に分割する場合にも上記実施形態を適用可能であることは言うまでもない。
【００５８】
また、画素が正方格子状に配列された固体撮像素子について説明したが、上記実施形態は、奇数行の画素が偶数行の画素に対して１／２ピッチづつずらして形成され、垂直電荷転送路が画素を避ける様にジグザグに蛇行して形成された所謂ハニカム画素配置の固体撮像素子にも同様に適用可能である。
【産業上の利用可能性】
【００５９】
本発明に係る固体撮像素子及びデジタルカメラは、データレートを上げることができ、転送効率の向上を図ることができるため、多画素化を図った固体撮像素子やこの固体撮像素子を搭載するデジタルカメラに適用すると有用である。
【図面の簡単な説明】
【００６０】
【図１】本発明の一実施形態に係るデジタルカメラのブロック構成図である。
【図２】図１に示す本発明の一実施形態に係る固体撮像素子の表面模式図である。
【図３】（ａ）は図２に示す電荷排出／注入部の断面模式図であり、（ｂ）は電荷注入を行うときのポテンシャル図であり、（ｃ）は電荷排出を行うときのポテンシャル図である。
【図４】従来の固体撮像素子の表面模式図である。
【図５】別の従来の固体撮像素子の表面模式図である。
【符号の説明】
【００６１】
１００  固体撮像素子
１０１  受光面
１０２  画素（光電変換素子）
１０３  垂直電荷転送路
１０４  水平電荷転送路
１０４Ｌ  左側水平電荷転送路
１０４Ｒ  右側水平電荷転送路
１０５Ｌ  左側出力回路
１０５Ｒ  右側出力回路
１１０  電荷排出／注入部
１１３  垂直電荷転送路の埋め込みチャネル（ｎ型不純物領域）
１１６  ｎ型不純物領域（電荷排出先，電荷注入源）
１１７  ゲート電極
１１５，１１８，１１９  配線
【図１】
2008109465.tif 000003
【図２】
2008109465.tif 000004
【図３】
2008109465.tif 000005
【図４】
2008109465.tif 000006
【図５】
2008109465.tif 000007