(57)【要約】【課題】ベースバンド信号がキャリア信号により変調された出力信号を出力する被試験デバイスを、効率よく試験する。【解決手段】出力信号を中間周波数に周波数変換したＩＦ信号を出力する周波数変換部と、ＩＦ信号をサンプリングしてデジタル化したデジタル信号を出力するアナログデジタル変換部と、デジタル信号と当該デジタル信号の期待値信号とを比較する比較部と、周波数変換部、アナログデジタル変換部および比較部のうちの少なくとも一つの動作設定値を、複数の試験のそれぞれに対応させて記憶する設定値メモリと、制御部からの試験開始の指示を受けたことに応じて、複数の試験のそれぞれについて順次に動作設定値を設定値メモリから読み出し、読み出した動作設定値を周波数変換部、アナログデジタル変換部および比較部に設定し、複数の試験を順次に実行するシーケンサとを有する試験モジュールを備える試験装置を提供する。【選択図】図１
2008046019.tif 000002
【特許請求の範囲】
【請求項１】
ベースバンド信号がキャリア信号により変調された出力信号を出力する被試験デバイスを試験する試験装置であって、
試験装置本体のスロットに装着される試験モジュールと、
当該試験装置を制御する制御部と
を備え、
前記試験モジュールは、
前記被試験デバイスから出力された前記出力信号をベースバンド周波数に周波数変換したベースバンド信号、または、前記被試験デバイスから出力された前記出力信号を中間周波数に周波数変換したＩＦ信号を出力する周波数変換部と、
前記周波数変換部が出力した前記ベースバンド信号または前記ＩＦ信号をサンプリングしてデジタル化したデジタル信号を、出力するアナログデジタル変換部と、
前記デジタル信号と、当該デジタル信号の期待値信号とを比較する比較部と、
前記周波数変換部、前記アナログデジタル変換部および前記比較部のうちの少なくとも一つの動作設定値を、複数の試験のそれぞれに対応させて記憶する設定値メモリと、
前記制御部からの試験開始の指示を受けたことに応じて、複数の試験のそれぞれについて順次に前記動作設定値を前記設定値メモリから読み出し、読み出した前記動作設定値を前記周波数変換部、前記アナログデジタル変換部および前記比較部に設定し、前記複数の試験を順次に実行するシーケンサと
を有する試験装置。
【請求項２】
前記試験モジュールは、前記試験装置本体の第１スロットに装着される第１試験モジュールと、前記試験装置本体の第２スロットに装着される第２試験モジュールとを含み、
前記第１試験モジュールは、前記周波数変換部および前記アナログデジタル変換部を含み、
前記第２試験モジュールは、前記比較部、期待値メモリおよび前記シーケンサを含み、
前記第１試験モジュールと前記第２試験モジュールとの間を接続する接続部を更に備える
請求項１に記載の試験装置。
【請求項３】
前記周波数変換部は、
互いに異なる周波数帯域内の周波数を有するローカル信号を出力する複数のローカル信号発生器と、
前記複数のローカル信号発生器のうち、前記シーケンサによる設定に応じて選択された１つの前記ローカル信号発生器から出力されたローカル信号と、前記被試験デバイスから出力された前記出力信号とを乗算する乗算器とを有し、
前記シーケンサは、第１の試験中に、当該第１の試験後の第２の試験において前記出力信号に乗算されるローカル信号を出力する前記ローカル信号発生器に対して当該第２の試験に用いる周波数を設定し、設定した周波数を有するローカル信号を前記第２の試験に先立って安定して出力させる
請求項１に記載の試験装置。
【請求項４】
前記シーケンサは、第１の試験における前記比較部による比較結果に基づいて当該第１の試験の次の第２の試験を選択し、選択した前記第２の試験における前記動作設定値を前記設定値メモリから読み出して、読み出した前記動作設定値を前記周波数変換部、前記アナログデジタル変換部および前記比較部に設定し、前記第２の試験を実行する
請求項１に記載の試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置に関する。特に本発明は、ベースバンド信号がキャリア信号により変調された出力信号を出力する被試験デバイスを試験する試験装置に関する。
【背景技術】
【０００２】
従来、例えば通信デバイス等の、ベースバンド信号がキャリア信号により変調された出力信号を出力する被試験デバイスを試験するアナログ試験装置が、知られている。このようなアナログ試験装置は、例えば被試験デバイス毎に設けられた１以上の試験モジュールと、当該装置全体を制御する外部コントローラとを備える。
【０００３】
試験モジュールは、被試験デバイスから出力された出力信号をＩＦ信号に変換する。そして、試験モジュールは、ＩＦ信号をＡＤコンバータによりデジタル化して外部コントローラに出力する。外部コントローラは、デジタル化したＩＦ信号を各試験モジュールから取得し、取得したデジタル信号に対して演算処理をすることにより被試験デバイスの良否を判定する。そして、外部コントローラは、良否判定が完了すると、各試験モジュールに対して次の試験に対する設定を行って、次の試験を実行させる。
【０００４】
従来のアナログ試験装置によれば、外部コントローラが各試験モジュールからデジタル信号を取得して良否を判定していたので、判定結果を得るまでの時間が長かった。さらに、従来のアナログ試験装置によれば、複数の試験を連続して実行する場合において、試験と試験との間のオーバーヘッドが大きかった。
【０００５】
なお、現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで本発明は、上記の課題を解決することのできる試験装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１形態においては、ベースバンド信号がキャリア信号により変調された出力信号を出力する被試験デバイスを試験する試験装置であって、試験装置本体のスロットに装着される試験モジュールと、当該試験装置を制御する制御部とを備え、試験モジュールは、被試験デバイスから出力された出力信号をベースバンド周波数に周波数変換したベースバンド信号、または、被試験デバイスから出力された出力信号を中間周波数に周波数変換したＩＦ信号を出力する周波数変換部と、周波数変換部が出力したベースバンド信号またはＩＦ信号をサンプリングしてデジタル化したデジタル信号を、出力するアナログデジタル変換部と、デジタル信号と、当該デジタル信号の期待値信号とを比較する比較部と、周波数変換部、アナログデジタル変換部および比較部のうちの少なくとも一つの動作設定値を、複数の試験のそれぞれに対応させて記憶する設定値メモリと、制御部からの試験開始の指示を受けたことに応じて、複数の試験のそれぞれについて順次に動作設定値を設定値メモリから読み出し、読み出した動作設定値を周波数変換部、アナログデジタル変換部および比較部に設定し、複数の試験を順次に実行するシーケンサとを有する試験装置を提供する。
【０００８】
試験モジュールは、試験装置本体の第１スロットに装着される第１試験モジュールと、試験装置本体の第２スロットに装着される第２試験モジュールとを含み、第１試験モジュールは、周波数変換部およびアナログデジタル変換部を含み、第２試験モジュールは、比較部、期待値メモリおよびシーケンサを含み、試験装置は、第１試験モジュールと第２試験モジュールとの間を接続する接続部を更に備えてよい。
【０００９】
周波数変換部は、互いに異なる周波数帯域内の周波数を有するローカル信号を出力する複数のローカル信号発生器と、複数のローカル信号発生器のうち、シーケンサによる設定に応じて選択された１つのローカル信号発生器から出力されたローカル信号と、被試験デバイスから出力された出力信号とを乗算する乗算器とを有し、シーケンサは、第１の試験中に、当該第１の試験後の第２の試験において出力信号に乗算されるローカル信号を出力するローカル信号発生器に対して当該第２の試験に用いる周波数を設定し、設定した周波数を有するローカル信号を第２の試験に先立って安定して出力させてよい。
【００１０】
シーケンサは、第１の試験における比較部による比較結果に基づいて当該第１の試験の次の第２の試験を選択し、選択した第２の試験における動作設定値を設定値メモリから読み出して、読み出した動作設定値を周波数変換部、アナログデジタル変換部および比較部に設定し、第２の試験を実行してよい。
【００１１】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明の効果】
【００１２】
本発明によれば、効率よく試験することができる。
【発明を実施するための最良の形態】
【００１３】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１４】
図１は、本実施形態に係る試験装置１０の構成を被試験デバイス１００とともに示す。試験装置１０は、ベースバンド信号がキャリア信号により変調された出力信号を出力する被試験デバイス１００を試験する。試験装置１０は、一例として、通信デバイスにおける送信部を試験してよい。
【００１５】
試験装置１０は、試験装置本体のスロットに装着される１以上の試験モジュール２０と、当該試験装置１０を制御する制御部３０とを備える。複数の被試験デバイス１００を並行して試験する場合、試験装置１０は、一例として、複数の被試験デバイス１００のそれぞれに対応する複数の試験モジュール２０を備えてよい。また、被試験デバイス１００が複数のピンを有する場合、試験装置１０は、複数のピンのそれぞれに対応して複数の試験モジュール２０を備えてよい。
【００１６】
試験モジュール２０は、周波数変換部４２と、アナログデジタル変換部４４と、比較部４６と、設定値メモリ４８と、シーケンサ５０とを有する。試験モジュール２０は、一例として、被試験デバイス１００に対して複数の試験を順次に実行し、複数の試験のそれぞれについて良否判定結果（パスまたはフェイル）を取得する。
【００１７】
周波数変換部４２は、被試験デバイス１００から出力された出力信号をベースバンド周波数に周波数変換したベースバンド信号、または、被試験デバイス１００から出力された出力信号を中間周波数に周波数変換したＩＦ信号を出力する。
【００１８】
周波数変換部４２は、一例として、複数のローカル信号発生器５２と、増幅器５４と、乗算器５６と、ローパスフィルタ５８とを含んでよい。複数のローカル信号発生器５２は、互いに異なる周波数帯域内の周波数を有するローカル信号を出力する。ローカル信号発生器５２は、一例として、所定の周波数範囲でローカル信号の周波数を可変できるＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路であってよい。
【００１９】
増幅器５４は、被試験デバイス１００から出力された出力信号を増幅する。乗算器５６は、複数のローカル信号発生器５２のうち、シーケンサ５０による設定に応じて選択された１つのローカル信号発生器５２から出力されたローカル信号と、増幅器５４により増幅された後の被試験デバイス１００から出力された出力信号とを乗算する。ローパスフィルタ５８は、乗算器５６から出力された信号の低域成分を通過する。これによりローパスフィルタ５８は、エイリアス成分を除去したベースバンド信号またはＩＦ信号を出力することができる。
【００２０】
アナログデジタル変換部４４は、周波数変換部４２が出力したベースバンド信号またはＩＦ信号をサンプリングしてデジタル化したデジタル信号を出力する。アナログデジタル変換部４４は、一例として、ＡＤ変換回路６２と、記憶部６４とを含んでよい。比較部４６は、例えば所定期間、ベースバンド信号またはＩＦ信号をサンプリングし、サンプリングして得られた所定期間分のデータを記憶部６４に書き込む。
【００２１】
比較部４６は、アナログデジタル変換部４４が出力したデジタル信号と、当該デジタル信号の期待値信号とを比較する。比較部４６は、一例として、期待値メモリ７２と、ＦＦＴ演算部７４と、比較器７６と、比較結果メモリ７８とを含んでよい。
【００２２】
期待値メモリ７２は、ベースバンド信号またはＩＦ信号として取得されるべき期待値信号を記憶する。期待値メモリ７２は、一例として、ベースバンド信号またはＩＦ信号として取得されるべき期待値信号の周波数成分毎の期待値を記憶してよい。期待値メモリ７２は、一例として、試験に先立って、シーケンサ５０により期待値信号に応じたデータが書き込まれてよい。
【００２３】
ＦＦＴ演算部７４は、記憶部６４に記憶された所定期間分のベースバンド信号またはＩＦ信号をＦＦＴ（高速フーリエ変換）演算して、ベースバンド信号またはＩＦ信号の周波数毎の信号レベルを算出する。比較器７６は、ＦＦＴ演算部７４により算出された信号レベルと期待値メモリ７２に記憶された期待値とを周波数毎に比較し、比較結果に基づき被試験デバイス１００を良否判定する。比較器７６は、一例として、信号レベルと期待値との差が所定範囲内であればパス、所定の範囲外であればフェイルと判定してよい。比較結果メモリ７８は、試験毎の良否判定結果を記憶する。
【００２４】
設定値メモリ４８は、周波数変換部４２、アナログデジタル変換部４４および比較部４６のうちの少なくとも一つの動作設定値を、複数の試験のそれぞれに対応させて記憶する。設定値メモリ４８は、一例として、複数のローカル信号発生器５２のうちのローカル信号を出力する１つのローカル信号発生器５２および当該ローカル信号発生器５２から出力するローカル信号の周波数を、複数の試験のそれぞれに対応させて記憶してよい。また、設定値メモリ４８は、当該試験においてベースバンド信号またはＩＦ信号として取得されるべき期待値信号を、複数の試験のそれぞれに対応させて記憶してよい。また、設定値メモリ４８は、その他、各部の動作タイミング、被試験デバイス１００に与えるべき試験信号等を記憶してもよい。
【００２５】
シーケンサ５０は、制御部３０からの試験開始の指示を受けたことに応じて、周波数変換部４２、アナログデジタル変換部４４および比較部４６を制御して複数の試験を順次に実行する。シーケンサ５０は、一例として、複数の試験を順次に実行するための試験プログラムを格納している。シーケンサ５０は、制御部３０からの試験開始の指示を受けたことに応じて当該プログラムを起動し、起動したプログラムに従って動作することにより複数の試験を順次に実行してよい。さらに、シーケンサ５０は、複数の試験のそれぞれについての動作設定値を設定値メモリ４８から読み出し、読み出した動作設定値を、対応する試験を実行する前に予め周波数変換部４２、アナログデジタル変換部４４および比較部４６に設定する。
【００２６】
以上のような試験装置１０は、ベースバンド信号またはＩＦ信号として取得されるべき期待値信号を予め記憶しておき、当該期待値信号と取得されたベースバンド信号またはＩＦ信号とを比較する。これにより、試験装置１０によれば、ベースバンド信号またはＩＦ信号をデジタル化した信号を外部の制御部３０に転送せずに、被試験デバイス１００の良否を判定することができる。よって、試験装置１０によれば、ベースバンド信号がキャリア信号により変調された出力信号を出力する被試験デバイス１００を、高速に良否判定することができる。
【００２７】
さらに、試験装置１０によれば、複数の試験のそれぞれの設定値を設定値メモリ４８から順次に読み出して、試験に先立って周波数変換部４２、アナログデジタル変換部４４および比較部４６に設定するので、複数の試験を連続して実行する場合において、試験と試験との間のオーバーヘッドを少なくすることができる。
【００２８】
また、周波数変換部４２が複数のローカル信号発生器５２を含む場合において、シーケンサ５０は、第１の試験中に、当該第１の試験後の第２の試験において出力信号に乗算されるローカル信号を出力するローカル信号発生器５２に対して、当該第２の試験に用いる周波数を設定する。そして、シーケンサ５０は、設定した周波数を有するローカル信号を、対応するローカル信号発生器５２から第２の試験に先立って安定して出力させてよい。これにより、試験装置１０によれば、複数の試験を連続して実行する場合において、例えばＰＬＬを安定させるために必要な動作を試験開始前に完了することができるので、試験と試験との間のオーバーヘッドを少なくすることができる。
【００２９】
また、シーケンサ５０は、比較結果メモリ７８に格納された第１の試験における比較部４６による比較結果に基づいて当該第１の試験の次の第２の試験を選択してよい。そして、シーケンサ５０は、選択した第２の試験における動作設定値を設定値メモリ４８から読み出して、読み出した動作設定値を周波数変換部４２、アナログデジタル変換部４４および比較部４６に設定し、第２の試験を実行してよい。これにより、試験装置１０によれば、試験結果に応じて次の試験の内容が異なる試験シーケンスを実行する場合であっても、外部の制御部３０を介さずに複数の試験を連続して実行することができる。さらに、シーケンサ５０は、比較結果メモリ７８に格納された第１の試験の結果がフェイルの場合、次の試験を行わずに試験シーケンスを中止してもよい。
【００３０】
図２は、試験モジュール２０の構成の一例および当該試験モジュール２０の試験装置本体に対する接続の一例を示す。試験モジュール２０は、一例として、試験装置本体の第１スロット８２−１に装着される第１試験モジュール２０−１と、試験装置本体の第２スロット８２−２に装着される第２試験モジュール２０−２とを含んでよい。第１スロット８２−１は、周波数変換部４２およびアナログデジタル変換部４４を含み、第２試験モジュール２０−２は、比較部４６、設定値メモリ４８およびシーケンサ５０を含む。すなわち、試験装置１０は、アナログ系処理部を含んだ第１試験モジュール２０−１とデジタル系の処理部を含んだ第２試験モジュール２０−２とを、備えてよい。さらに、この場合において、試験装置１０は、第１試験モジュール２０−１と第２試験モジュール２０−２との間を接続する接続部８４を更に備えてよい。
【００３１】
このような構成の試験装置１０によれば、既存のデジタル試験装置において用いられるモジュールまたはこれを改良したモジュールを第２試験モジュール２０−２として用いて、アナログの被試験デバイス１００を試験することができる。これにより、試験装置１０によれば、試験モジュールの作成の時間および費用を下げることができる。さらに、このような構成の試験装置１０によれば、第１試験モジュール２０−１と第２試験モジュール２０−２とを並列に動作させることができる。従って、このような試験装置１０によれば、第２試験モジュール２０−２により第１の試験を行っている間に、第１試験モジュール２０−１に対して次の第２の試験のサンプリング処理をさせることができる。これにより、試験装置１０によれば、複数の試験をより短時間で行うことができる。
【００３２】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施形態に係る試験装置１０の構成を被試験デバイス１００とともに示す。
【図２】試験モジュール２０の構成の一例および当該試験モジュール２０の試験装置本体に対する接続の一例を示す。
【符号の説明】
【００３４】
１０  試験装置
２０  試験モジュール
３０  制御部
４２  周波数変換部
４４  アナログデジタル変換部
４６  比較部
４８  設定値メモリ
５０  シーケンサ
５２  ローカル信号発生器
５４  増幅器
５６  乗算器
５８  ローパスフィルタ
６２  ＡＤ変換回路
６４  記憶部
７２  期待値メモリ
７４  ＦＦＴ演算部
７６  比較器
７８  比較結果メモリ
８２  スロット
８４  接続部
１００  被試験デバイス
【図１】
2008046019.tif 000003
【図２】
2008046019.tif 000004