(57)【要約】【課題】  ＣＣＤ型固体撮像素子のＳ／Ｎの向上を図る。【解決手段】  受光量に応じた信号電荷を検出する光電変換部により検出された信号電荷が読み出され該信号電荷を転送電極に印加される転送パルスに従って転送する電荷転送路４２を備えるＣＣＤ型固体撮像素子夫において、電荷転送路４２の不純物濃度を、転送電極のうちバリア電極φ５，φ６下の不純物濃度より待機電極φ１〜φ４下の不純物濃度を濃くし、該電荷転送路４２上に信号電荷を待機させるとき該電荷転送路をピニング状態にする。【選択図】  図３
2008091669.tif 000002
【特許請求の範囲】
【請求項１】
受光量に応じた信号電荷を検出する光電変換部と、該光電変換部により検出された前記信号電荷が読み出され該信号電荷を転送電極に印加される転送パルスに従って転送する電荷転送路とを備えるＣＣＤ型固体撮像素子において、前記電荷転送路の不純物濃度を、前記転送電極のうちバリア電極下の不純物濃度より待機電極下の不純物濃度を濃くしたことを特徴とするＣＣＤ型固体撮像素子。
【請求項２】
前記電荷転送路が、ＦＩＴ方式の蓄積領域に設けられる電荷転送路であることを特徴とするＣＣＤ型固体撮像素子。
【請求項３】
請求項１または請求項２に記載のＣＣＤ型固体撮像素子の駆動方法において、前記電荷転送路上の前記信号電荷が前記待機電極下に来て前記転送パルスの変化を停止させる待機時に該電荷転送路をピニング状態にすることを特徴とするＣＣＤ型固体撮像素子の駆動方法。
【請求項４】
請求項１または請求項２に記載のＣＣＤ型固体撮像素子を搭載した撮像装置において、前記電荷転送路上の前記信号電荷が前記待機電極下に来て前記転送パルスの変化を停止させる待機時に該電荷転送路をピニング状態にする制御手段を備えることを特徴とする撮像装置。
【請求項５】
前記制御手段は、ＩＳＯ感度が所定感度以上の高感度モード時に前記電荷転送路をピニング状態にしＩＳＯ感度が所定感度未満の低感度モード時にはピニング状態にすることなく前記信号電荷を前記電荷転送路上に待機させることを特徴とする請求項４に記載の撮像装置。
【請求項６】
請求項１または請求項２に記載のＣＣＤ型固体撮像素子を搭載した撮像装置において、ＩＳＯ感度が所定感度以上の高感度モード時にＣＣＤ型固体撮像素子基板に印加するオーバーフロー電圧を高くしＩＳＯ感度が所定感度未満の低感度モード時には前記オーバーフロー電圧を低くする制御手段を備えることを特徴とする撮像装置。
【請求項７】
前記制御手段は、前記電荷転送路上の前記信号電荷が前記待機電極下に来て前記転送パルスの変化を停止させる待機時に該電荷転送路をピニング状態にすることを特徴とする請求項６に記載の撮像装置。
【請求項８】
前記制御手段は、ＩＳＯ感度が所定感度以上の高感度モード時に前記電荷転送路をピニング状態にしＩＳＯ感度が所定感度未満の低感度モード時にはピニング状態にすることなく前記信号電荷を前記電荷転送路上に待機させることを特徴とする請求項７に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＣＣＤ（電荷結合素子：Charge Coupled Devices）型固体撮像素子及びその駆動方法並びに撮像装置に係り、特に、垂直電荷転送路上の信号電荷に混入する暗電流ノイズを低減しＳ／Ｎ向上を図ることができるＣＣＤ型固体撮像素子及びその駆動方法並びに撮像装置に関する。
【背景技術】
【０００２】
ＣＣＤ型固体撮像素子では、各光電変換部が検出した信号電荷を、先ず、各垂直電荷転送路に読み出す。そして、各垂直電荷転送路上の信号電荷を垂直電荷転送路に沿って転送すると、各垂直電荷転送路端部の横一行分の各信号電荷が水平電荷転送路に移され、次に、この水平電荷転送路上の全信号電荷を水平電荷転送路に沿って出力部まで全て転送する。
【０００３】
この水平電荷転送路による転送が終了した後、再び垂直電荷転送路による垂直方向への転送が１段分行われ、水平電荷転送路に移された横１行分の信号電荷が水平電荷転送路によって出力部まで転送される、という動作が繰り返し行われる。
【０００４】
即ち、水平電荷転送路による転送が行われている最中は、垂直電荷転送路による転送は停止しており、垂直電荷転送路上に存在する信号電荷は、水平電荷転送路の転送が終了するまで垂直電荷転送路上で待機することになる。この待機時間は転送時間に較べて長く、待機時間中に発生した暗電流ノイズが待機中の信号電荷に混入すると、Ｓ／Ｎが劣化してしまう。
【０００５】
垂直電荷転送路上での暗電流ノイズの低減を図る従来技術として、下記特許文献１記載の従来技術がある。この従来技術では、垂直電荷転送路の垂直方向に隣接する各転送電極間にポテンシャルバリアを形成し、電荷転送領域の表面を正孔が蓄積された反転状態とし、電荷転送時に、極く短い駆動パルスを過渡的に印加することで、定常状態の正孔密度を保ったまま表面ポテンシャルを変化させて信号電荷（電子）を転送するようにしている。
【０００６】
この構成によれば、垂直電荷転送路の電荷転送領域の表面を正孔が蓄積された反転状態に保たれるため、暗電流ノイズの電子が表面の正孔でキャンセルされ、Ｓ／Ｎを向上させることができる。
【０００７】
【特許文献１】特開平９―２４６５１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した従来技術は、垂直電荷転送路が転送電極毎にポテンシャルバリアで区切られてしまうため、ポテンシャルバリアで区切られた領域内に信号電荷を保持し転送する構成が前提になる。つまり、ポテンシャルバリア間に形成される１つの領域内に１つの光電変換部が検出した信号電荷を収納しなければならず、幅の広い垂直電荷転送路が必要になる。
【０００９】
しかし、垂直電荷転送路の面積を広くとらなければならないことは、光電変換部の受光面積を狭くしなければならないことを意味し、受光感度が低下しＳ／Ｎが劣化してしまうという問題が生じる。
【００１０】
本発明の目的は、Ｓ／Ｎを向上させることができるＣＣＤ型固体撮像素子及びその駆動方法並びに撮像装置を提供することにある。
【課題を解決するための手段】
【００１１】
本発明のＣＣＤ型固体撮像素子は、受光量に応じた信号電荷を検出する光電変換部と、該光電変換部により検出された前記信号電荷が読み出され該信号電荷を転送電極に印加される転送パルスに従って転送する電荷転送路とを備えるＣＣＤ型固体撮像素子において、前記電荷転送路の不純物濃度を、前記転送電極のうちバリア電極下の不純物濃度より待機電極下の不純物濃度を濃くしたことを特徴とする。
【００１２】
本発明のＣＣＤ型固体撮像素子の前記電荷転送路が、ＦＩＴ方式の蓄積領域に設けられる電荷転送路であることを特徴とする。
【００１３】
本発明のＣＣＤ型固体撮像素子の駆動方法は、前記電荷転送路上の前記信号電荷が前記待機電極下に来て前記転送パルスの変化を停止させる待機時に該電荷転送路をピニング状態にすることを特徴とする。
【００１４】
本発明の撮像装置は、前記電荷転送路上の前記信号電荷が前記待機電極下に来て前記転送パルスの変化を停止させる待機時に該電荷転送路をピニング状態にする制御手段を備えることを特徴とする。
【００１５】
本発明の撮像装置の前記制御手段は、ＩＳＯ感度が所定感度以上の高感度モード時に前記電荷転送路をピニング状態にしＩＳＯ感度が所定感度未満の低感度モード時にはピニング状態にすることなく前記信号電荷を前記電荷転送路上に待機させることを特徴とする。
【００１６】
本発明の撮像装置は、ＩＳＯ感度が所定感度以上の高感度モード時にＣＣＤ型固体撮像素子基板に印加するオーバーフロー電圧を高くしＩＳＯ感度が所定感度未満の低感度モード時には前記オーバーフロー電圧を低くする制御手段を備えることを特徴とする。
【００１７】
本発明の撮像装置の前記制御手段は、前記電荷転送路上の前記信号電荷が前記待機電極下に来て前記転送パルスの変化を停止させる待機時に該電荷転送路をピニング状態にすることを特徴とする。
【００１８】
本発明の撮像装置の前記制御手段は、ＩＳＯ感度が所定感度以上の高感度モード時に前記電荷転送路をピニング状態にしＩＳＯ感度が所定感度未満の低感度モード時にはピニング状態にすることなく前記信号電荷を前記電荷転送路上に待機させることを特徴とする。
【発明の効果】
【００１９】
本発明によれば、電荷転送路に信号電荷を待機させている最中に該電荷転送路をピニング状態にして暗電流ノイズをキャンセルする電荷を誘起させ、ピニング状態にしたときでも待機電極下に信号電荷を収納できるポテンシャル井戸が形成されるように待機電極下の不純物濃度を高くしたため、固体撮像素子のＳ／Ｎを向上させることが可能となる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の一実施形態について、図面を参照して説明する。
【００２１】
図１は、本発明の一実施形態に係る撮像装置のブロック構成図である。この撮像装置は、撮影レンズ１と、撮影レンズ１の背部に設置されたＣＣＤ型固体撮像素子２と、固体撮像素子２の出力信号に対して相関二重サンプリング（ＣＤＳ）処理や増幅処理を行うＣＤＳ回路３と、ＣＤＳ回路３から出力されるアナログの画像信号をデジタルの画像信号に変換するＡＤ変換回路４とを備える。
【００２２】
この撮像装置は更に、ＡＤ変換回路４の出力を取り込む画像入力コントローラ５と、画像信号処理回路６と、画像データの圧縮処理回路７と、ビデオエンコーダ８と、撮像装置を統括制御するＣＰＵ９と、撮影レンズ１の焦点位置を自動で検出するＡＦ検出回路１０と、露光量やホワイトバランスを自動で検出するＡＥ／ＡＷＢ検出回路１１と、ＳＤＲＡＭ１２とＶＲＡＭ１３と、メディア記録制御回路１４と、音入力処理回路１５とを備え、これらは、バス１６を介して相互に接続されている。
【００２３】
ビデオエンコーダ８には液晶等の画像表示装置２１が接続され、バス１６には音声出力処理回路２２を介してスピーカ２３が接続され、メディア記録制御回路１４には着脱自在に記録メディア２４が接続され、音入力処理回路１５にはアンプ２５を介してステレオマイク２６が接続される。
【００２４】
ＣＰＵ９は、電源部３１を制御して上記の各構成回路に給電を行うと共にクロックジェネレータ３２を制御して上記の各構成回路にクロック信号を供給し、また、操作部３３の操作ボタンから入力されるユーザの指示信号を取り込む。操作ボタンとしては、電源ボタン，ズームボタン，メニューボタン，メニュー選択ボタン，記録モード／再生モード選択ボタン，高感度モード／低感度モード選択ボタン，記録開始／停止兼シャッタボタン等が設けられている。
【００２５】
またＣＰＵ９は、撮影レンズ１をドライバ３４を介して駆動制御し、固体撮像素子駆動用タイミングジェネレータ３５を介してＣＣＤ型固体撮像素子２に読出パルスや転送パルス等の駆動パルスを出力し、ＯＦＤ電圧変更回路３６を介してＣＣＤ型固体撮像素子２のオーバーフロードレイン電圧を制御する。
【００２６】
この図１の構成のうち、本実施形態に係る特徴は、ＣＣＤ型固体撮像素子２と、ＯＦＤ電圧変更回路３６と、高感度モード／低感度モードであり、その他の構成は、通常のデジタルカメラに搭載されている機能と同一であるため、その動作についての説明は省略する。
【００２７】
図２は、図１に示すＣＣＤ型固体撮像素子２の表面模式図である。本実施形態のＣＣＤ型固体撮像素子２は、半導体基板表面部に正方格子状に配列形成された複数の光電変換部（フォトダイオード：ＰＤ）４１と、光電変換部４１の各列に対して右側に形成された垂直電荷転送路（ＶＣＣＤ）４２と、各垂直電荷転送路４２の下端部に設けられた水平電荷転送路（ＨＣＣＤ）４３と、水平電荷転送路４３の端部に設けられた出力アンプ４４とで構成される。
【００２８】
尚、図２では、光電変換部４１は６行３列の計１８個しか設けていないが、勿論これは説明のための単なる例示にすぎず、近年の固体撮像素子では、数百万個以上の多数の光電変換部が設けられるのが普通になっている。
【００２９】
また、図示する例の光電変換部は正方格子状に配列されているが、奇数行の光電変換部が偶数行の光電変換部に対して１／２ピッチづつずらして配置された、所謂、ハニカム画素配列のものにも以下に述べる実施形態を適用可能である。
【００３０】
垂直電荷転送路４２は、半導体基板表面部に設けられたｎ型不純物領域（埋め込みチャネル）と、その上に絶縁膜を介して積層された例えばポリシリコン膜製の転送電極φ１，φ２，φ３，φ４，φ５，φ６とで構成される。図示する例では、１つの光電変換部４１に対して２枚の転送電極が設けられている。
【００３１】
図２に示す固体撮像素子２は、１枚の撮像画像データを、３フィールドで読み出す構成になっており、第１フィールドで最上段及び垂直方向２つ置きの各光電変換部４１から読み出した信号電荷を、転送電極φ１，φ２，φ３，φ４下の埋め込みチャネルに収容し、以下、水平電荷転送路４３まで転送する。
【００３２】
第２フィールドでは次段の光電変換部４１から読み出した信号電荷を、転送電極φ１，φ２，φ３，φ４下の埋め込みチャネルに収容し、水平電荷転送路４３まで転送する。第３フィールドでは、更に次段の光電変換部４１から読み出した信号電荷を、転送電極φ１，φ２，φ３，φ４下の埋め込みチャネルに収容し（このとき、この光電変換部４１の横に電極φ１〜φ４が来ないため、φ５またはφ６に駆動パルスを印加してこの光電変換部の信号電荷がφ１〜φ４下に移動する様に制御する。）、水平電荷転送路４３まで転送する。
【００３３】
また、本実施形態のＣＣＤ型固体撮像素子２では、〔背景技術〕で述べた様に、水平電荷転送路４３上の信号電荷を出力アンプ４４側に転送している最中は垂直電荷転送路４２の転送動作を止め、垂直電荷転送路４２上の信号電荷を待機中にするが、待機中の信号電荷は、必ず、転送電極φ１〜φ４下の埋め込みチャネルに収納される様になっている。
【００３４】
図３（ａ）は、図２の転送電極φ１〜φ６に沿う断面模式図である。半導体基板の表面部にはＰウェル層４６が形成され、その表面部に、Ｎ型不純物がドープされることで埋め込みチャネル４７ａが形成され、その表面にゲート絶縁膜４７ｂを介して転送電極膜４７ｃ（φ１〜φ６）が積層されることで、垂直電荷転送路４２が形成される。
【００３５】
本実施形態では、埋め込みチャネル４７ａを形成するとき、転送電極膜φ５，φ６下の埋め込みチャネル４７ａのＮ型不純物濃度より、転送電極膜φ１〜φ４下の埋め込みチャネル４７ａのＮ型不純物濃度を高くしている。
【００３６】
この様に、φ１〜φ４下のＮ型不純物濃度をφ５，φ６下のＮ型不純物濃度より高濃度にしておくと、転送電極φ１〜φ６に同一電圧を印加したときでも、電極φ１〜φ４下にポテンシャル井戸が図３（ｂ）に示す様に形成され、ここに、信号電荷を収納することが可能となる。
【００３７】
また、本実施形態では、４電極分の埋め込みチャネルに、１個の光電変換部が検出した信号電荷を読み出す構成のため、垂直電荷転送路を狭く形成でき、その分だけ光電変換部４１の受光面積を広くして受光感度を向上させることが可能となる。
【００３８】
図４は、垂直電荷転送路４２の各転送電極φ１〜φ６に印加する転送パルス波形を示すタイミングチャートであり、図５は、図４に示す各時刻ｔ１〜ｔ１２における垂直電荷転送路のポテンシャル形状を示す図である。
【００３９】
転送パルス開始直前の時刻ｔ１には、φ１〜φ４が電位Ｖｂ（例えば０Ｖ），φ５，φ６が電位Ｖａ（例えば−８Ｖ）になっており、このとき、φ１〜φ４下に深いポテンシャル井戸が形成され、この井戸内に信号電荷が収納される。以下、
時刻ｔ２でφ５がＶａ→Ｖｂに変化し、
時刻ｔ３でφ１がＶｂ→Ｖａに変化し、
時刻ｔ４でφ６がＶａ→Ｖｂに変化し、
時刻ｔ５でφ２がＶｂ→Ｖａに変化し、
時刻ｔ６でφ１がＶａ→Ｖｂに変化し、
時刻ｔ７でφ３がＶｂ→Ｖａに変化し、
…
…
時刻ｔ12でφ４がＶａ→Ｖｂに変化し、
時刻ｔ13（＝時刻ｔ１）でφ６がＶｂ→Ｖａに変化する。
【００４０】
この様に転送パルスが変化することで、図５の時刻ｔ１でφ１〜φ４下に形成されたポテンシャル井戸が、右方向（図２の水平電荷転送路方向）に進み、電荷待機期間（水平電荷転送路の転送期間）に入る。
【００４１】
以上の様にして信号電荷の垂直方向への転送が行われるが、本実施形態では、垂直電荷転送路による転送期間の間の待機期間（水平電荷転送路における転送期間）に、図６に示す様に、全転送電極φ１〜φ６、特に、図４でφ１〜φ４がＶｂ（＝０Ｖ）とされる待機期間に、マイナス電位である電圧Ｖａを印加するモードＡを設け、垂直電荷転送路をピニング（反転）状態にする。
【００４２】
尚、図６では、電極φ１〜φ４に電圧Ｖａを印加するタイミングを同一タイミングとし、電圧Ｖａから電圧Ｖｂに変化させるタイミングを同一タイミングとしているが、これらのタイミングがφ１，φ２，φ３，φ４で同一であっても異なるタイミングでも良い。
【００４３】
図４に示す時刻ｔ１３からｔ１に至る時刻（ｔ０とする。）に全電極φ１〜φ６にマイナス電位Ｖａを印加することで、時刻ｔ０における埋め込みチャネルのポテンシャル形状は、図７に示す様に、井戸の深さは浅くなる。
【００４４】
しかし、電極φ１〜φ６にマイナス電位が印加されピニング状態になると、半導体４７ａと絶縁膜４７ｂとの界面に、図８に示す様に、正孔（ホール）５０が誘起されることになる。
【００４５】
半導体４７ａと絶縁膜４７ｂとの界面では、暗電流によって常に正孔／電子対が生成消滅を繰り返しており、この電子が信号電荷（この例では電子）に混入してしまうと、ノイズになりＳ／Ｎを劣化させる。
【００４６】
しかるに、本実施形態の様に、待機期間中に垂直電荷転送路をピニング状態にすると、暗電流ノイズ成分となる電子を、図８に示すホール５０が捕まえてキャンセルするため、図３（ｂ）のポテンシャル井戸内に待機されている信号電荷のＳ／Ｎが暗電流ノイズで劣化するのが回避される。
【００４７】
垂直電荷転送路の待機期間中に、常に、垂直電荷転送路をピニング状態にすることでＳ／Ｎを向上させることが可能となる。しかし、Ｓ／Ｎの分子すなわち信号電荷量が多い場合には暗電流ノイズの影響は小さく、信号電荷量が少ない場合には暗電流ノイズの影響が大きいことを考慮すると、信号電荷量が少ない場合にのみ垂直電荷転送路をピニング状態にする動作モードを設けるのが良い。
【００４８】
図９は、図１のＣＰＵ９が実行する制御手順を示すフローチャートである。ＣＰＵ９は、ステップＳ１で撮影モードが高感度モードであるか低感度モードであるかを判定し、操作部３３の高感度モード／低感度モード選択ボタンでユーザが「低感度モード」（例えばＩＳＯ４００以下）を選択したと判定した場合にはステップＳ２に進み、図４の駆動タイミングチャートすなわちピニング状態にはしない駆動モードで垂直電荷転送路に駆動パルスを出力する。
【００４９】
ＣＰＵ９は、ユーザが「高感度モード」（たとえばＩＳＯ８００以上）を選択したと判定した場合には、ステップＳ１からステップＳ３に進み、図６のピニング状態にする駆動パルスを垂直電荷転送路に出力する。
【００５０】
低感度モード時には、信号電荷の飽和量が多く、垂直電荷転送路の濃度差によって形成される図３（ｂ）のポテンシャル井戸が信号電荷を十分に収容することができない虞がある。この様な場合には、暗電流ノイズの影響が少ないためピニング状態にはせずに、図４の駆動パルスによって形成されるより深いポテンシャル井戸内に信号電荷を収納して待機するのが良い。
【００５１】
高感度モード時には、信号電荷量そのものが少ないため、暗電流ノイズの影響が大きくなる。この様な場合には、図３（ｂ）の浅いポテンシャル井戸にも十分に信号電荷が収納されるため、垂直電荷転送路をピニング状態にして、Ｓ／Ｎの向上を図る。
【００５２】
図１０は、図１のＣＰＵ９が実行するＯＦＤ（オーバーフロードレイン）電圧制御手順を示すフローチャートである。垂直電荷転送路をピニング状態にした場合、電荷待機転送路とバリア転送路との間のポテンシャル障壁は低く、形成されるポテンシャル井戸は、図３（ｂ）に示す様に浅くなってしまう。この様な浅いポテンシャル井戸内に、光電変換部から多量の信号電荷が読出パルスによって転送されてくると、障壁を乗り越えて信号電荷が垂直電荷転送路に溢れ、ブルーミングが発生してしまう虞がある。
【００５３】
図１０の制御はこのブルーミングを未然に防ぐためのものであり、ＣＰＵ９はステップＳ１１で撮影モードが高感度モードであるか低感度モードであるかを判定する。この判定の結果、撮影モードが低感度モードのときは、図４の駆動パルスで形成されるポテンシャル井戸が深いため即ち電荷待機転送路とバリア転送路との間のポテンシャル障壁が大きいため、ステップＳ１２に進み、ＯＦＤ電圧のＤＣバイアスを、図１１（ａ）に示す様に、低めに設定して、大きな信号電荷を得ることができる様にする。
【００５４】
これに対し、撮影モードが高感度モードのときは、ポテンシャル井戸が図３（ｂ）に示す様に浅いため、図１１（ｂ）に示す様に、ＯＦＤ電圧のＤＣバイアス電圧を高めに設定する。これにより、不要電荷が基板側に廃棄され光電変換部から読み出される信号電荷量をブルーミングが起きない程度に抑制することができる。
【００５５】
図１２は、本発明の別実施形態を適用するＣＣＤ型固体撮像素子の表面模式図である。このＣＣＤ型固体撮像素子６０は、ＦＩＴ（フレームインターライントランスファ）方式であり、撮像領域６１と、水平電荷転送路６２との間に、良く知られるように蓄積領域６３が設けられている。
【００５６】
撮像領域６１の各光電変換部６５が検出した信号電荷は、直ぐに、撮像領域６１の垂直電荷転送路６６に読み出されて垂直方向に転送され、蓄積領域６３に送り込まれる。
【００５７】
蓄積領域６３内に設けられた電荷転送路６７は、垂直電荷転送路６６より遅い転送パルスによって信号電荷を水平電荷転送路に転送し、水平電荷転送路６２に移された信号電荷の各電荷量に応じた電圧値信号がアンプ６８から出力される。
【００５８】
斯かるＦＩＴ方式のＣＣＤ固体撮像素子６０では、撮像領域６１に光電変換部６５と垂直電荷転送路６６とを設ける関係で、垂直電荷転送路６６の幅を狭くしなければならない。この様な狭い垂直電荷転送路６６の埋め込みチャネルに、図３で説明した濃度差を設けると、垂直電荷転送路６６の転送ポテンシャル形状は、単なる通常の井戸型ポテンシャル形状に加えて、図５，図７に示した様に、濃度差に起因する凹凸形状が加わり、複雑となる。
【００５９】
この様な複雑な形状のポテンシャル井戸を用いて信号電荷を高速に転送すると、転送不良が発生する虞が生じる。そこで、本実施形態では、垂直電荷転送路６６の埋め込みチャネルには図３で説明した濃度差は設けずに、蓄積領域６３の転送路６７の埋め込みチャネルに、図３で説明した濃度差を設け、待機中にピニング状態にしながら、信号電荷を水平電荷転送路６２まで転送する。
【００６０】
蓄積領域６３は、光電変換部６５を設ける必要が無い分だけ、転送路の幅を広くすることができ、このため、垂直電荷転送路に較べて、遅い速度で転送を行うことができる。従って、埋め込みチャネルの濃度差に起因してポテンシャル形状が複雑化しても、転送不良を回避することが可能となる。
【００６１】
蓄積領域６３の転送路に不純物濃度の変調を行う場合でも、上述した実施形態と同様に、高感度モード／低感度モードによる制御や、ＯＦＤ電圧のバイアス切替制御を併用することができる。
【産業上の利用可能性】
【００６２】
本発明に係るＣＣＤ型固体撮像素子は、Ｓ／Ｎが向上するために、例えば高感度モードを搭載したデジタルカメラ等に適用すると有用である。
【図面の簡単な説明】
【００６３】
【図１】本発明の一実施形態に係る撮像装置のブロック構成図である。
【図２】図１に示すＣＣＤ型固体撮像素子の表面模式図である。
【図３】（ａ）図２に示す電極φ１〜φ６に沿う断面模式図である。（ｂ）同図（ａ）における転送路電位を示す図である。
【図４】垂直電荷転送路の駆動パルスを示すタイミングチャートである。
【図５】図４に示す各時刻ｔｉにおけるポテンシャル形状の遷移図である。
【図６】垂直電荷転送路を待機中にピニング状態にする駆動パルスのタイミングチャートである。
【図７】図５に対応するポテンシャル形状の遷移図である。
【図８】ピニング状態にしたときの正孔の誘起状態を示す図である。
【図９】図１に示すＣＰＵが実行する垂直電荷転送路の駆動制御手順を示すフローチャートである。
【図１０】図１に示すＣＰＵが実行するＯＦＤ電圧制御手順を示すフローチャートである。
【図１１】図１０に示す制御手順の説明図である。
【図１２】本発明の別実施形態を適用するＦＩＴ型ＣＣＤ固体撮像素子の表面模式図である。
【符号の説明】
【００６４】
２  ＣＣＤ型固体撮像素子
９  ＣＰＵ
３３  操作部
３６  ＯＦＤ電圧変更回路
４１，６５  光電変換部（フォトダイオード）
４２，６６  垂直電荷転送路
４３，６２  水平電荷転送路
４７ａ  埋め込みチャネル
４７ｂ  絶縁膜
４７ｃ  転送電極膜
５０  ホール（正孔）
６３  蓄積領域
６７  電荷転送路
φ１，φ２，φ３，φ４  待機電極（特定電極）
φ５，φ６  バリア電極
【図１】
2008091669.tif 000003
【図２】
2008091669.tif 000004
【図３】
2008091669.tif 000005
【図４】
2008091669.tif 000006
【図５】
2008091669.tif 000007
【図６】
2008091669.tif 000008
【図７】
2008091669.tif 000009
【図８】
2008091669.tif 000010
【図９】
2008091669.tif 000011
【図１０】
2008091669.tif 000012
【図１１】
2008091669.tif 000013
【図１２】
2008091669.tif 000014