(57)【要約】【課題】ランタンアルミニウム酸化物を絶縁膜として用いた半導体装置において、この絶縁膜に積層する電極として必要な特性を満たすと共に、各種半導体装置製造過程を経てもその絶縁膜特性を劣化させることのないゲート電極を見出し、微細化に対応可能なスタック構造を有する半導体装置を提供する。【解決手段】本発明の一実施形態に係るＣＭＯＳ回路は、ｎＭＩＳは、ランタンアルミニウム酸化物を用いたゲート絶縁膜１９、ＬａｘＡｌ１−ｘ（但し０．２１≦ｘ≦０．３３）で表されるランタンアルミニウム合金を用いたゲート電極２１、及びソース及びドレイン領域３５とを具備し、ｐＭＩＳは、ランタンアルミニウム酸化物を用いたゲート絶縁膜１９、ＬａｘＡｌ１−ｘＮｙＨｚ（但し０．２１≦ｘ≦０．３３、０．１５≦ｙ≦０．５、０≦ｚ≦０．１）で表されるランタンアルミニウム合金を用いたゲート電極２１を具備する。【選択図】図１
2008091556.tif 000002
【特許請求の範囲】
【請求項１】
半導体領域と、
前記半導体領域上に形成され、第３族元素−アルミニウム酸化物若しくは酸窒化物を用いたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、
ＬａｘＡｌ１−ｘＮｙＨｚ
（但し０．２１≦ｘ≦０．３３、０≦ｙ≦０．５、０≦ｚ≦０．１）
で表されるランタンアルミニウム合金を用いたゲート電極と、
前記半導体領域の前記ゲート絶縁膜の両側に形成されるソース及びドレイン領域とを具備するＭＩＳ型電界効果トランジスタを具備することを特徴とする半導体装置。
【請求項２】
ｐ型半導体領域と、
前記ｐ型半導体領域上に形成され、第３族元素−アルミニウム酸化物若しくは酸窒化物を用いた第１ゲート絶縁膜と、
前記第１ゲート絶縁膜上に形成され、
ＬａｘＡｌ１−ｘ
（但し０．２１≦ｘ≦０．３３）
で表されるランタンアルミニウム合金を用いた第１ゲート電極と、
前記半導体領域の前記第１ゲート絶縁膜の両側に形成されるｎ型ソース及びｎ型ドレイン領域とを具備するｎＭＩＳ型電界効果トランジスタを備えることを特徴とする半導体装置。
【請求項３】
ｎ型半導体領域と、
前記ｎ型半導体領域上に形成され、第３族元素−アルミニウム酸化物若しくは酸窒化物を用いた第２ゲート絶縁膜と、
前記第２ゲート絶縁膜上に形成され、
ＬａｘＡｌ１−ｘＮｙＨｚ
（但し０．２１≦ｘ≦０．３３、０．１５≦ｙ≦０．５、０≦ｚ≦０．１）
で表されるランタンアルミニウム合金を用いた第２ゲート電極と、
前記半導体領域の前記ゲート電極の両側に形成されるｐ型ソース及びｐ型ドレイン領域とを具備するｐＭＩＳ型電界効果トランジスタを備えることを特徴とする半導体装置。
【請求項４】
ｐ型半導体領域と、
前記ｐ型半導体領域上に形成され、第３族元素−アルミニウム酸化物若しくは酸窒化物を用いた第１ゲート絶縁膜と、
前記第１ゲート絶縁膜上に形成され、
ＬａｘＡｌ１−ｘ
（但し０．２１≦ｘ≦０．３３）
で表されるランタンアルミニウム合金を用いた第１ゲート電極と、
前記ｐ型半導体領域の前記第１ゲート絶縁膜の両側に形成されるｎ型ソース及びｎ型ドレイン領域とを具備するｎＭＩＳ型電界効果トランジスタ及び、
ｎ型半導体領域と、
前記ｎ型半導体領域上に形成され、第３族元素−アルミニウム酸化物若しくは酸窒化物を用いた第２ゲート絶縁膜と、
前記第２ゲート絶縁膜上に形成され、
ＬａｘＡｌ１−ｘＮｙＨｚ
（但し０．２１≦ｘ≦０．３３、０．１５≦ｙ≦０．５、０≦ｚ≦０．１）
で表されるランタンアルミニウム合金を用いた第２ゲート電極と、
前記ｎ型半導体領域の前記第２ゲート絶縁膜の両側に形成されるｐ型ソース及びｐ型ドレイン領域とを具備するｐＭＩＳ型電界効果トランジスタを
具備するＣＭＯＳ回路を有することを特徴とする半導体装置。
【請求項５】
半導体領域と、
前記半導体領域上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成されたフローティングゲート電極と、
前記フローティングゲート電極上に形成され、第３族元素−アルミニウム酸化物若しくは酸窒化物を用いた電極間絶縁膜と、
前記電極間絶縁膜上に形成されたコントロール電極とを具備し、
前記フローティングゲート電極及びコントロール電極の少なくとも一方が、
ＬａｘＡｌ１−ｘＮｙＨｚ
（但し０．２１≦ｘ≦０．３３、０≦ｙ≦０．５、０≦ｚ≦０．１）
で表されるランタンアルミニウム合金を用いた電極である不揮発性記憶素子を具備することを特徴とする半導体装置。
【請求項６】
前記第２ゲート電極は、ランタンアルミニウム合金に対し活性化された窒素を用いて窒化して得られた膜を用いていることを特徴とする請求項３又は４記載の半導体装置。
【請求項７】
前記第２ゲート電極は、ランタンアルミニウム合金に対し、アンモニアを用いて窒化して得られた膜を用いていることを特徴とする請求項３又は４記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁膜と電極のスタック構造を具備する半導体装置に関する。
【背景技術】
【０００２】
例えばパーソナルコンピューターの中央演算装置における動作周波数が年々向上し、中央演算装置を構成する集積回路における集積度も年々大きくなっている。かかる進歩には電界効果トランジスタ（ＦＥＴ）など、集積回路に用いられる素子を微細化するための技術開発が必須である。
【０００３】
例えば高品質であることが要求されるＭＩＳ型ＦＥＴのゲート絶縁膜は回路の微細化に伴い数原子層程度の膜厚が要求され、ゲート電界によるゲート絶縁膜原子への擾乱エネルギーが約１０００℃程度にも達する状況である。例えばゲート絶縁膜として従来用いられてきたＳｉＯ２の融点であるところの１４００℃を考えれば、ゲート絶縁膜に加わる電界に物理的な限界が明白に迫っている状況にあることが容易に理解できる。
【０００４】
このような物理的な限界を回避し、ゲート絶縁膜にかかる電界を緩和するための手段として、誘電率の高いゲート絶縁膜を用いることでゲート絶縁膜内部に加わる実効電界を小さく保ったままゲートチャネルには高電界を加えるような手法が検討されてきた。
【０００５】
このような誘電率の高いゲート絶縁膜材料として、現状最も有望なのはＨｆＳｉＯＮからなるゲート絶縁膜である。さらには、より誘電率が高く、バンドギャップが大きく、しかもバンドオフセットのエネルギーがシリコンと比較して適切な値であるようなゲート絶縁膜材料として、ＬａＡｌＯ３などのランタンアルミニウム酸化物をはじめとする第３族元素−アルミニウム酸化物やその酸窒化物が将来の有力なゲート絶縁膜候補として検討され始めた（特許文献１参照）。
【０００６】
しかしながら、このような第３族元素−アルミニウム酸化物やその酸窒化物を用いたゲート絶縁膜と、ゲート絶縁膜とのスタック構造において、これらの化合物は、反応性の高い元素を含むため、ＣＭＯＳプロセスの各種工程、例えば熱処理工程や化学処理工程や真空処理工程などを経ると（最高９５０℃程度）、ゲート絶縁膜にゲート電極の構成元素が浸潤し、ゲート絶縁膜の誘電率を下げるなど望ましくない影響を与えることが懸念されている。例えば多結晶シリコンをゲート電極、ＬａＡｌＯ３をゲート絶縁膜として用いるとＳｉはＬａとの親和性が高いため、ゲート絶縁膜中にＳｉが浸潤して誘電率を下げるなど、ゲート絶縁膜の特性を劣化させる問題があった。
【０００７】
一方、フラッシュメモリのメモリセルのスタック構造においても、電極間絶縁膜（フローティングゲート電極及びコントロール電極の間の絶縁膜）を高容量化するために高誘電率絶縁膜を用いることが検討されており、第３族元素−アルミニウム酸化物やその酸窒化物もその候補である（特許文献２参照）。
【０００８】
しかしながら、上記したＭＩＳ型トランジスタと同様にゲート絶縁膜とフローティングゲート電極及び／またはコントロール電極とのスタック構造においても半導体装置の製造過程において電極構成元素（例えば多結晶シリコンのＳｉなど）が電極間絶縁膜に浸潤する問題が懸念される。
【特許文献１】特開２００５―０７９３９０公報。
【特許文献２】特開２００６−２１０５１８公報（第４実施例参照）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、ランタンアルミニウム酸化物などの第３族元素−アルミニウム酸化物若しくは酸窒化物を絶縁膜として用いた、絶縁膜及び電極スタックセル構造を有するＭＩＳＦＥＴや、フラッシュメモリのメモリセル等の半導体装置において、この絶縁膜に積層する電極として必要な導電性や仕事関数を満たすと共に、各種半導体装置製造過程を経てもその絶縁膜特性を劣化させることのないゲート電極を見出し、微細化に対応可能なスタック構造を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明者らは、ランタンアルミニウム酸化物などの第３族元素−アルミニウム酸化物を用いた絶縁膜に対し、多結晶Ｓｉを電極に用いた場合において、ＬａとＳｉが親和性を有することにより、絶縁膜中に電極材料であるところのＳｉが浸潤することを防ぐためには、Ｓｉを含まない材料で電極を構成する必要があり、かつまたＬａやＡｌとの親和性が低い材料を用いる方法よりもむしろ、絶縁膜中に浸潤しても悪影響を与えないような材料を用いることが有用な解決法である点に着目した。
【００１１】
すなわち、本発明は、半導体領域と、前記半導体領域上に形成され、第３族元素−アルミニウム酸化物若しくは酸窒化物を用いたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、ＬａｘＡｌ１−ｘＮｙＨｚ（但し０．２１≦ｘ≦０．３３、０≦ｙ≦０．５、０≦ｚ≦０．１）で表されるランタンアルミニウム合金を用いたゲート電極と、前記半導体領域の前記ゲート絶縁膜の両側に形成されるソース及びドレイン領域とを具備するＭＩＳ型電界効果トランジスタを具備することを特徴とする半導体装置である。
【００１２】
また、本発明は、半導体領域と、前記半導体領域上に形成されたトンネル絶縁膜と、  前記トンネル絶縁膜上に形成されたフローティングゲート電極と、前記フローティングゲート電極上に形成され、第３族元素−アルミニウム酸化物若しくは酸窒化物を用いた電極間絶縁膜と、前記電極間絶縁膜上に形成されたコントロール電極とを具備し、前記フローティングゲート電極及びコントロール電極の少なくとも一方が、ＬａｘＡｌ１−ｘＮｙＨｚ（但し０．２１≦ｘ≦０．３３、０≦ｙ≦０．５、０≦ｚ≦０．１）で表されるランタンアルミニウム合金を用いた電極である不揮発性記憶素子を具備することを特徴とする半導体装置である。
【発明の効果】
【００１３】
本発明に係る絶縁膜にスタックする電極は、電極として必要な導電性や仕事関数を満たすと共に、各種半導体装置製造過程を経てもそれに接する絶縁膜特性を劣化させることがないため、絶縁膜における電界緩和効果が高く、信頼性にも優れ、半導体装置の微細化に十分対応な半導体装置を提供可能である。
【発明を実施するための最良の形態】
【００１４】
本発明では、第３族元素−アルミニウム酸化物若しくは酸窒化物を用いた絶縁膜にスタックする電極として特定範囲の組成比を有するランタンアルミニウム合金、即ちＬａｘＡｌ１−ｘＮｙＨｚ（但し０．２１≦ｘ≦０．３３、０≦ｙ≦０．５、０≦ｚ≦０．１）で表される合金を用いることにより、絶縁膜への電極材料の浸潤の問題を回避することを基本とする。
【００１５】
この組成比のランタンアルミニウム合金は合金化した際のエンタルピーが低く、単体に比べて化学的に安定であり、しかも融点も単体Ｌａの９２０℃や単体Ａｌの６８０℃よりはるかに高い１２００℃〜１４００℃程度まで上昇する。それによって半導体製造工程に必要な熱処理への耐性が向上し、電極構成原子の絶縁膜への浸潤が生じにくくする。また、絶縁膜との界面においてわずかな原子の浸潤が生じたとしても、電極の構成元素は絶縁膜の構成元素と同族の元素であるため、絶縁膜の構造や組成、特性の変動は低く抑えられ、絶縁膜の誘電率などの絶縁膜特性を低下させることがない。また導電性（抵抗率１０−３〜１０−５  Ωｃｍ）や仕事関数（４．０〜５．０ｅＶ）においても従来材と比較して電極材料として遜色は無い。
【００１６】
本発明に係るランタンアルミニウム合金には、仕事関数を調節する等の目的でランタン、アルミニウム以外の元素を添加したものでもよい。
【００１７】
特に、窒素を添加した合金を用いると仕事関数が高くなり（４．８±０．２ｅＶ）ｐＭＩＳ型トランジスタのゲート電極に適しており、また合金がヒューム・ロザリーの法則で知られるような化学的親和力の効果によって安定化するため熱処理に対する耐性も十分となり望ましい。また窒素添加はゲート絶縁膜中に浸潤したとしても、ゲート絶縁膜の結晶化を抑制できる効果も期待できる。
【００１８】
なお、窒素を添加しないランタンアルミニウム合金は仕事関数が（４．２±０．２ｅＶ）でありｎＭＩＳ型トランジスタのゲート電極に適している。
【００１９】
さらに、本発明に係るランタンアルミニウム合金には、窒素以外に水素を含んでいてもよい。また窒素及び水素を共に含んでいてもよい。  
本発明は、ＭＩＳＦＥＴのゲート絶縁膜及びゲート電極のスタック構造や、フラッシュメモリのメモリセルのフローティングゲート電極、電極間絶縁膜、コントロール電極とのスタック構造などの絶縁膜及び電極のスタック構造を有する半導体装置に適用可能である。
【００２０】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００２１】
（第１の実施形態）
次に、本実施形態の第１実施例として、本実施形態に係るゲート絶縁膜及びゲート電極を具備するＭＩＳＦＥＴについて図１を参照して説明する。
【００２２】
図１は、第１の実施形態に係るＣＭＯＳ回路の主要部を示す断面図である。
【００２３】
図１に示すように、ｎＭＩＳＦＥＴは、基板１１上の素子分離領域１３に囲まれた素子領域内に形成されたｐウエル１５上に形成され、基板１１の表面に形成されるｎ型ソース・ドレイン領域３５、ゲート絶縁膜１９、ゲート電極２１を含んでいる。ゲート絶縁膜１９、ゲート電極２１の側壁には側壁絶縁膜３３が形成されている。ゲート絶縁膜１９は、ソース・ドレイン領域の間に形成されたチャネル領域の上に設けられる。
【００２４】
また、ｐＭＩＳＦＥＴは、同一の基板１１上の素子分離領域１３に囲まれた素子領域内に形成されたｎウエル１７上に形成され、基板１１の表面に形成されるｐ型ソース・ドレイン領域３７、ゲート絶縁膜１９、ゲート電極２３を含んでいる。ゲート絶縁膜１９、ゲート電極２３の側壁には側壁絶縁膜３３が形成されている。ゲート絶縁膜１９は、ソース・ドレイン領域の間に形成されたチャネル領域の上に設けられる。
【００２５】
基板１１は、例えばシリコン等から構成される。ゲート絶縁膜１９は例えばＬａＡｌＯ３にて構成される。ｎＭＩＳＦＥＴのゲート電極２１はＬａＡｌ２合金を用いている。ｐＭＩＳＦＥＴのゲート電極２３はＬａ０．３３Ａｌ０．６６Ｎ０．４（窒素が添加されたランタンアルミニウム合金、窒素濃度には分布があるがその概略の平均値）が用いられている。
【００２６】
以下、本発明に係る絶縁膜について説明する
本発明の第３族元素−アルミニウム酸化物としては、ＬａＡｌＯ３以外にも第３族元素とアルミニウムを含む複合酸化物であればよく、例えば、ＭｐＡｌ（１−ｐ）Ｏ３（但し、Ｍは第３族元素（すなわち、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙ、Ｓｃ）のいずれか一種類以上、０≦ｐ＜１）を用いることも可能である。
【００２７】
ＭｐＡｌ（１−ｐ）Ｏ３といったアルミニウムとの複合酸化物を形成した場合に、ｐが同じであるがＭが異なるアルミニウム複合酸化物同士を比較すると、Ｍを構成する元素として、高いほうからＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙ、Ｓｃの順で高い誘電率が得られる。したがって特にランタンアルミニウム酸化物が望ましい。一方でＭとして上に記載した順番とは逆順に化学的な安定性が増すため、耐熱性との兼ね合いでＬａよりも後の順番の元素を用いることも有用である。
【００２８】
また、第３族元素がランタンの場合、ＬａＡｌＯ３以外にもＬａＡｌ１１Ｏ１８といった安定相や、ＬａｘＡｌ１−ｘＯ３（ただし０＜ｘ＜１）のような準静的な相図上は存在しないがアモルファスな絶縁膜では存在しうる不安定相などがあり、特にＬａＡｌＯ３を用いることが  安定相であること、比誘電率が小さすぎないこと、吸湿や炭酸ガスを吸収するような化学的な不安定さが無いことなどを兼ね備える組成であるため望ましい。
【００２９】
また、これらの酸化物に窒素添加され、酸窒化物となったものも本願発明の範疇にある。例えば、ＭｐＡｌ（１−ｐ）Ｏ３Ｎｑ（但し、Ｍは第３族元素（すなわち、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ｙ、Ｓｃ）のいずれか一種類以上、０≦ｐ＜１、０≦ｑ≦１）を用いることも可能である。特に第３族元素−アルミニウム酸窒化物からなるゲート絶縁膜には、耐熱性が向上するような利点がある。
【００３０】
以下、本発明に係る電極のランタンアルミニウム合金について詳細に説明する。
【００３１】
ランタンアルミニウム合金系の相図を図２に示す。Ｌａ単体金属の融点は９１８℃程度と低く、しかも酸素や水分との反応性が激しい問題点がある。Ａｌ単体金属は酸素や水分と反応してもＡｌ２Ｏ３的な不動態皮膜を形成することにより反応が進行しづらいものの、融点は６８０℃程度とさらに低いため以降のＣＭＯＳプロセスで必要な熱処理に耐えることが困難であるような問題点がある。
【００３２】
一方、図２に示すように、本発明に係るランタンアルミニウム合金、代表的には、ＬａＡｌ２合金（つまりｘ＝０．３３）、ＬａＡｌ３合金（つまりｘ＝０．２５）、Ｌａ３Ａｌ１１合金（つまりｘ＝０．２１）があるが、ＬａＡｌ２合金の融点は、１４０５℃、ＬａＡｌ３合金は１１７０℃以上でＬａ３Ａｌ１１とＬａＡｌｘに相分離、Ｌａ３Ａｌ１１合金の融点は１２４０℃程度と、いずれも合金化したことによって上昇するため、ＣＭＯＳプロセスで必要な熱処理にも耐えることが可能である。
【００３３】
しかもランタンアルミニウム合金の場合、酸素や水分に対してＬａＡｌＯ３的な不動態を形成することにより絶縁膜との反応が進行しづらい利点もある。このとき上記酸素は主に熱処理時にランタンアルミニウム酸化物ゲート絶縁膜から供給されるものであるが、ランタンアルミニウム合金が酸化することによって形成された不動態もＬａＡｌＯ３であるため、ゲート絶縁膜が僅かに厚くなるものの、ＣＭＯＳプロセスにて必要な熱処理への耐性は十分である。
【００３４】
ゲート絶縁膜はランタンアルミニウム合金の界面を僅かに酸化するほどの酸素を供給しても、ゲート電極側に欠陥サイトを僅かに増やす程度であり、その欠陥サイトはチャネル領域とはもっとも遠い場所であるためリモートクーロン散乱などへの影響はほとんど無いようにすることが可能である。ゲート絶縁膜から僅かな酸素が脱離することによる上記僅かな影響が無いようにすることを目的としてゲート絶縁膜を酸素リッチ気味に成膜することは技術的に可能であるものの、ゲート絶縁膜の膜質の低下を招くため、かえってゲート絶縁膜からの酸素脱離が増える結果となり、好ましい結果にはなりにくい。
【００３５】
なおＣＭＯＳプロセスにて用いる熱処理を８００℃程度までに抑制する技術と併用すればより好ましい。
【００３６】
また、ランタンアルミニウム合金系のエンタルピーを図３に示す。ＬａとＡｌは合金となることでエンタルピーが低下するため、化学的に安定となって反応性が低下することがわかる。このように合金化でエンタルピーが低下することは以降のＣＭＯＳプロセスにて周辺物質との化学反応を生じにくいといった利点がある。
【００３７】
なお本発明に係るランタンアルミニウム合金においては、ｘが０．２１≦ｘ≦０．３３の組成範囲内であれば、ＬａＡｌ２合金、ＬａＡｌ３合金、Ｌａ３Ａｌ１１合金、またそれら以外の中間的な組成を用いることも可能である。
【００３８】
また前述の如く、仕事関数を高くする目的で、これらのランタンアルミニウム合金に窒素、若しくは窒素及び水素を含むものであってもよい。
【００３９】
本発明に係るランタンアルミニウム合金において、ｘが０．２１に満たない場合、すなわちＬａ３Ａｌ１１合金よりＬａが少ない場合、Ｌａ３Ａｌ１１合金とＡｌとの混合物となるため、ゲート電極中に単体Ａｌが相分離して存在する。したがって６８０℃を超える熱処理によって相分離したＡｌの部分が熔けてしまう問題点がある。ｘの値が０．３３を超えて０．５０以下である場合、すなわちＬａＡｌ２合金よりＬａが多くＬａＡｌ合金よりＬａが少ないか等しい場合、ＬａＡｌ合金とＬａＡｌ２合金の混合物となる。ＬａＡｌ合金は８７０℃程度でＬａ単体とＬａＡｌ２合金の混合物へと分解してしまうため、Ｌａ単体の反応性の高さが問題になる。つまり、ｘが０．２１未満若しくは０．３３を越えると融点が下がり、またエンタルピーが上がり化学的に不安定となってしまう。ましてやｘの値が０．５０を越えればＬａ単体の反応性の高さが問題になることは図２に記されている通りである。
【００４０】
ランタンアルミニウム合金に窒素を導入する際は、窒素導入量を示すｙが０．１５≦ｙ≦０．５範囲内にすることが望ましい。この値内であれば、電気伝導率が適切な大きさを保つことでＣＭＯＳとしての動作速度が低下せず、また仕事関数がｐＭＩＳとして適切な範囲に収まる。
【００４１】
また、ランタンアルミニウム合金に窒素に加えて水素を導入する際は、水素導入量を示すｚがｚ≦０．１の範囲であることが望ましい。多すぎると水素が拡散してゲート絶縁膜などを還元してしまう恐れがあるためである。
【００４２】
次に、本実施形態による半導体装置の製造方法を、図４乃至図８を参照して説明する。図４乃至図８は、本実施形態による半導体装置の製造方法を示す製造工程断面図である。
【００４３】
まず、図４に示すように、半導体基板、例えばシリコン基板１１にｐＭＩＳＦＥＴの形成領域とｎＭＩＳＦＥＴの形成領域とを分離する素子分離領域１３を形成する。この素子分離領域１３は、例えばＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ  ）技術により形成する。この素子分離領域１３はＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）技術により形成することも可能である。
【００４４】
その後、ｎＭＩＳＦＥＴの形成領域にｐウエル１５を形成し、ｐＭＩＳＦＥＴの形成領域にｎウエル１７を形成する。次いで、ｐウエル１５およびｎウエル１７に閾値電圧を調整するために不純物を導入する。これらｐウエル１５およびｎウエル１７の形成は、例えばそれぞれの領域上のみに開口を設けたマスクを用いたイオン注入法により形成することができる。  
次に、シリコン基板１１上にＬａＡｌＯ３なる組成で、３．０ｎｍの厚さのゲート絶縁膜１９を形成する。成膜方法はＬａＡｌＯ３ターゲットを用いたＰＬＤ（Ｐｌａｓｍａ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いた。
【００４５】
ＬａＡｌＯ３ゲート絶縁膜１９を成膜後、酸素雰囲気中にて６００℃で熱処理を施した。
【００４６】
その後、ＣＶＤ法によりゲート絶縁膜１９上にゲート電極となるＬａＡｌ２なる組成の電極膜２１を２００ｎｍ成膜した。
【００４７】
次に、フォトレジストを電極膜２１上に塗布し、リソグラフィー技術によりｐＭＩＳＦＥＴの形成領域上に開口部を有するレジストパターン２５を形成した（図５参照）。このレジストパターン２５をマスクに用いてイオン注入法により窒素をｐＭＩＳＦＥＴの形成領域上の電極膜２１に導入し、窒化して窒素含有ランタンアルミニウム合金Ｌａ０．３３Ａｌ０．６６Ｎ０．４のゲート電極２３を得た。
【００４８】
なお、ｎＭＩＳＦＥＴ用にＬａ３Ａｌ１１合金を用いた場合、ｐＭＩＳ用ゲート電極としては、このＬａ３Ａｌ１１合金に窒素を導入し窒化した窒素含有ランタンアルミニウム合金を用いるなど、Ｌａ／Ａｌ比が同じ材料であることが、製造工程上簡便となり望ましい。
【００４９】
上記マスクとしては、レジストパターン以外にも、例えばＡｌ２Ｏ３あるいはＡｌＮあるいはＡｌＯＮあるいはＳｉＯ２あるいはＳｉＮあるいはＳｉＯＮのようなハードマスクを用いることも可能である。Ａｌを含むハードマスクを用いることがより好ましい。
【００５０】
窒素の導入の機構としては、例えばイオン化した窒素を電磁場で加速するような方式も可能であるし、例えばプラズマや紫外線などで励起あるいは活性化あるいはイオン化した窒素と反応させる方式も可能であるし、両者の機構を併用しているような方式を用いることも可能である。不イオンから電子を剥奪することで中性化された粒子を用いる方法もあるが、中性化された粒子は一定の割合で励起状態にある上に、中性化された粒子そのものの持つ運動エネルギーも高い値を示す粒子が多いため、本質的には上記と同じ原理の範囲に含まれる。イオンインプラントなどの手法も電場で加速した原子を膜に打ち込む手法であり、本質的には上記手法の範囲に含まれる。
【００５１】
なお、本実施形態の如くの窒素の導入方法を用いる場合、電極中の窒素濃度には膜厚方向の分布が生じる。
【００５２】
最も典型的な窒素濃度分布は、窒素を注入した側の窒素濃度が高くなるといったものであり、ランタンアルミニウム合金膜において接するランタンアルミニウム酸化物層から遠い側の界面近傍に窒素濃度のピークが生じるといった分布である。
【００５３】
あるいは窒素濃度の分布状態を変えるため、窒素導入後例えば８００℃の熱処理を施したり、例えば熱処理後に再度活性化した窒素を用いるような装置で窒化してもよい。このように窒化処理と熱処理とを組み合わせると、膜厚方向において中央付近で最も窒素濃度が高いような濃度分布を形成させることも可能である。また窒素のパイルアップ現象によりゲート絶縁膜界面に窒素濃度のピークを形成させることも可能である。また複数の窒素濃度ピークを形成することも可能である。窒素濃度ピークを持たないような窒素濃度の膜厚方向分布とすることも可能である。
【００５４】
なお、窒素が絶縁膜の酸化物に達して酸窒化物となったものも本願発明の範疇にある。ランタンアルミニウム酸窒化物からなるゲート絶縁膜には、耐熱性が向上するような利点がある。
【００５５】
次に、電極膜２１、２３上にフォトレジストを塗布し、通常のリソグラフィー技術により上記フォトレジストをパターニングして、ゲート電極を形成するためのレジストパターン２７を形成する（図６参照）。
【００５６】
このレジストパターン２７をマスクとしてエッチングによって、電極膜２１、２３をパターニングして、それぞれのゲート電極２１、２３を得る（図７参照）。
【００５７】
続いて、レジストパターンを除去した後、ｐＭＩＳＦＥＴの形成領域のみを覆うレジストパターン（図示せず）を形成して、ゲート電極２１をマスクとしてｎＭＩＳＦＥＴの形成領域に不純物注入することにより、低濃度のｎ型拡散層２９を形成する（図７参照）。また、上記レジストパターンを除去した後、ｎＭＩＳＦＥＴの形成領域のみを覆うレジストパターン（図示せず）を形成して、ゲート電極２３をマスクとしてｐＭＩＳＦＥＴの形成領域に不純物注入することにより、低濃度のｐ型拡散層２９を形成する（図７参照）。その後、上記レジストパターンを除去する。
【００５８】
次に、周知の技術を用いて、図８に示すように、ゲート電極２１、２３の側部に絶縁体からなる側壁３３を形成する。そして、ｐＭＩＳＦＥＴの形成領域を覆うレジストパターン（図示せず）を形成して、ゲート電極２１および側壁３３をマスクとしてｎＭＩＳＦＥＴトランジスタの形成領域に不純物注入することにより、ｎ型のソース・ドレイン拡散層３５を形成する（図８参照）。
【００５９】
また、上記レジストパターンを除去した後、ｎＭＩＳＦＥＴの形成領域を覆うレジストパターン（図示せず）を形成して、ゲート電極２３および側壁３３をマスクとしてｐＭＩＳＦＥＴの形成領域に不純物注入することにより、ｐ型ソース・ドレイン拡散層３７を形成する（図８参照）。
【００６０】
その後、上記レジストパターンを除去することにより、図８に示すように、ｎＭＩＳＦＥＴおよびｐＭＩＳＦＥＴが完成する。
【００６１】
本実施形態の製造方法では、ｎＭＩＳＦＥＴのゲート電極２１とｐＭＩＳＦＥＴのゲート電極２３の形成は、電極膜２１の一回の成膜工程と、マスクを用いるためのレジストパターン２５の形成工程と、ゲート電極部分を切り出す際のレジストパターン２７の形成工程と、ゲート電極をパターニングする工程とですむ。このため、ｎＭＩＳＦＥＴのゲート電極２１とｐＭＩＳＦＥＴのゲート電極２３をそれぞれ別々に形成する場合に比べて工程数が少なく簡便となる。
【００６２】
また、本実施形態の半導体装置の構造に関し、ＣＭＯＳプロセス後の各トランジスタのゲート電極及びゲート絶縁膜界面の状態を評価すると、従来の多結晶シリコン電極で問題になっている、例えば断面ＴＥＭなどによって観察される浸潤により界面に数ｎｍに達する凹凸が発生してしまうような構造の変化、例えばＣＶ測定によって見積もられるゲート絶縁膜の誘電率が本来２１程度のものが１０以下への低下、リーク電流の数桁以上の増大、数百ミリボルト以上のヒステリシスやフラットバンド電圧の変位などによって示される欠陥準位の増大、トランジスタ特性から示されるようなチャネル移動度の半分以下への低下、ワイブルプロットなどから得られる信頼性の極端な劣化の問題点が改善される。
【００６３】
このことはすなわちラインでの製造におけるプロセスウィンドウが広く、ロバストであるといった効果がある。一方で従来のＣＭＯＳプロセスとの共通点が多いことによる詳細なプロセス条件の最適化の労力すなわち膨大な開発コストを減らすことが出来るような効果もある。
【００６４】
（変形例）
（１）第１の実施形態においては、ＬａｘＡｌ１−ｘなる組成の合金の窒化において、活性化された窒素を用いる方法を採用したが、一方で例えばアンモニアを用いた窒化法なども適用可能である。ただしアンモニアには水素原子が含まれており、ＬａＡｌ２電極中の特にＬａが水素と反応するため、この場合形成されるｐＭＩＳゲート電極は窒素に加えて水素を含有することとなる。窒素及び水素を含有するランタンアルミニウム合金の仕事関数も４．８ｅＶ程度と見積もられ、ＰＭＩＳＦＥＴのゲート電極として利用可能である。
【００６５】
窒素及び水素を導入した際の導入量は、ＬａｘＡｌ１−ｘＮｙＨｚ（但し０．２１≦ｘ≦０．３３）で表したとき、０．１５≦ｙ≦０．５、０≦ｚ≦０．１で表される範囲であることがのぞましい。水素が多すぎるとその後のＣＭＯＳプロセスにおいて水素が拡散し、例えば絶縁膜を還元してしまうような問題点があるからである。
【００６６】
窒素濃度および水素濃度には膜厚方向の濃度分布が生じさせてもよい。窒素も水素もゲート絶縁膜とは反対側の界面近傍にて最も濃度を高くしても良いし、水素の濃度プロファイルよりも窒素の濃度プロファイルの方が急峻にしても良い。
【００６７】
アンモニアを用いた窒化法によって、窒素が絶縁膜の酸化物に達して酸窒化物となっても構わない。また水素が絶縁膜の酸化物絶縁膜に達しても、絶縁膜中のダングリングボンドを水素終端させる効果が生じ、問題にはならない。
【００６８】
（２）第１の実施形態では、ｎＭＩＳＦＥＴ用ゲート電極組成であるＬａｘＡｌ１−ｘなる組成の合金をｎＭＩＳ領域及びｐＭＩＳ領域に共に成膜後、ｐＭＩＳＦＥＴ用ゲート電極となる領域を窒化することで窒素及び水素を導入したが、ｐＭＩＳ領域に、直接ＬａＡｌＮまたはＬａＡｌＨＮを形成することも可能である。
【００６９】
（３）第１の実施形態ではＣＭＯＳ回路のｐＭＩＳＦＥＴ及びｎＭＩＳＦＥＴ共にゲート電極として、ランタンアルミニウム合金を用いている。実際、ｐＭＩＳ及びｎＭＩＳ共にゲート電極として窒素を添加した本発明に係るランタンアルミニウム合金を用いることが望ましいが、ｎＭＩＳＦＥＴにおいてゲート絶縁膜及びゲート電極として本発明に係る絶縁膜及びランタンアルミニウム合金を用いていれば、ｐＭＩＳＦＥＴゲート電極としては、このランタンアルミニウム合金を用いず、別の材料の電極を用いることも本発明の範疇である。
【００７０】
その場合、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ａｕ、Ｏの中からいずれか一種類以上を含むような貴金属または貴金属の酸化物、あるいはＴｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｂ、Ｃ、Ｎ、Ｏの中からいずれか二種類以上を含むような金属のホウ化物、炭化物、窒化物、炭窒化物、ホウ炭化物、炭窒酸化物などが挙げられる。貴金属、貴金属の酸化物、上記に掲げたホウ化物、炭化物、窒化物、炭窒化物、ホウ炭化物、炭窒酸化物などはいずれも仕事関数が大きいことに加え、融点の高い金属が多く、反応性も低いため、ｐＭＩＳＦＥＴ用のゲート電極として用いることが可能である。
【００７１】
（４）第１の実施形態ではシリコン基板を用いたが、ゲルマニウム基板を用いることも好ましい。ゲルマニウムの場合、最も高い熱処理が必要な活性化アニールが６００℃程度で十分である。ＩｎＡｓ基板、ＩｎＳｂ基板、ＡｌＩｎＳｂ基板、ＧａＮ基板、ＧａＡｓ基板、ＧａＰ基板などを用いることも可能である。これらの基板はシリコンよりもキャリア移動度が大きいといった利点があるため、トランジスタ動作の高速化に有用である。あるいはＳｉＣ基板を用いることも可能である。ＳｉＣ基板は絶縁耐圧が高いため、高電力用素子として有用である。
【００７２】
これらの基板上にも本発明に係る絶縁膜及び電極を形成し、トランジスタ動作をさせることが可能である。ゲート絶縁膜としてＳｉＯ２を用い、ゲート電極として多結晶シリコンを用いるような従来構造と比較し、ゲート絶縁膜の薄膜化が可能であるためより微細な素子を作製できるようになるといった利点がある。
【００７３】
（５）第１の実施形態では、絶縁膜である、ランタンアルミニウム酸化物の製膜方法として、ＰＬＤを用いたが、この他にもＬａＡｌＯ３等のランタンアルミニウム酸化物ターゲットや、Ｌａ及びＡｌ金属ターゲットを用いたスパッタ法を用いることも可能であるし、Ｌａ及びＡｌ金属を用いたＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ）法を用いることも可能である。あるいはランタン材料としてＬａ［Ｎ（ＳｉＭｅ３）２］３（ｔｒｉｓ（ｂｉｓｔｒｉｍｅｔｈｙｌｓｉｌｙｌａｍｉｄｏ）−ｌａｎｔｈａｎｕｍ）、Ｌａ（ｔｈｄ）３（ｌａｎｔｈａｎｕｍ  ｂｅｔａ−ｄｉｋｅｔｏｎａｔｅ）、Ｌａ｛Ｎ（ＳｉＨＭｅ２）２｝３（ＴＨＦ）２、［Ｌａ（（Ｒ）−Ｂｉｐｈｅｎ）｛ＣＨ（ＳｉＭｅ３）２｝］２などの原料を用い、アルミニウム材料としてＡｌ（ＣＨ３）３などの原料を用い、酸素原料としてＨ２Ｏ、オゾンなどを添加することでＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法あるいはＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法にて作製することも可能である。
【００７４】
上記したランタンアルミニウム酸化物の製膜方法においては、スパッタ法にて成膜することが特に好ましい。また基板面内均一性を保たれるように工夫されているＰＬＤ装置を用いることも好ましいがＰＬＤ法では赤外レーザーの危険性を十分に考慮して作業者の安全衛生に十分な対策を取ることが必須である。
【００７５】
（６）第１の実施形態では、ランタンアルミニウム合金の製膜方法としては、ＣＶＤ法を用いたが、ＰＬＤ法、スパッタ法、ＭＢＥ法、ＡＬＤ法の利用も可能である。ＬａＡｌＯ３の成膜に用いた同一のターゲットまたは原料を用いて酸素が混入しないような条件にて成膜する方法が望ましい。
【００７６】
電極の成膜に用いる装置は、絶縁膜の成膜に用いた装置と同じ装置の同じ成膜チャンバーを用いることも可能であり、ゲート絶縁膜の成膜に用いた装置の異なる成膜チャンバーを用いることも可能であるし、ゲート絶縁膜の成膜に用いた装置とは異なる装置を用いることも可能である。成膜方法として幅広い選択肢があることも大きな利点の一つである。
【００７７】
（第２の実施形態）  
次に、キャパシタ構造について図９を参照して説明する。この構造は、フラッシュメモリのセルトランジスタのフローティングゲートとコントロールゲートとその間の絶縁膜（いわゆる電極間絶縁膜）とその周辺部分に対応する。
【００７８】
図９は、第２の実施形態に係るキャパシタの主要部を示す断面図である。
【００７９】
図９に示すように、キャパシタ構造は、基板４１、および基板４１上に順次堆積されたトンネル絶縁膜４２、フローティング電極４３、電極間絶縁膜４４、コントロール電極４５を含んでいる。  
基板４１は、例えばシリコン等から構成されるが、これに限定されず、第１の実施形態および変形例などで挙げた基板を用いることができる。トンネル絶縁膜４２は、５ｎｍ厚さの例えばアモルファスＳｉＯＮから構成されるが、他の材料であっても良い。また、電極間絶縁膜４４として、本実施形態では２１ｎｍ厚さのＬａＡｌＯ３を用いるが、第１の実施形態で挙げた第３族元素―アルミニウム酸化物若しくは酸窒化物を用いることができる。
【００８０】
電極４３、４５は、本実施形態ではＬａ３Ａｌ１１から構成される。電極組成は、各電極に求められる特性を勘案してその材料は選択されるが、少なくとも一方が本発明に係るランタンアルミニウム合金であれば絶縁膜４４の劣化抑制効果は発揮される。
【００８１】
次に、第２実施形態に係るキャパシタの製造工程について説明する。まず、第１の実施形態例と同じ工程により、基板４１を用意し、次に、絶縁膜４２を気相状態の有機金属化合物を用いるような例えばＣＶＤ法にて形成後、酸化、再窒化、熱処理などを繰り返す方法にて形成し、電極４３を気相状態の有機金属化合物を用いるような例えばＣＶＤ法にて、絶縁膜４４としてのＬａＡｌＯ３を複数のターゲットを用いるようなスパッタ法により成膜した。ＬａＡｌＯ３の膜厚は２１ｎｍとした。次に、電極４５として、Ｌａ３Ａｌ１１をＣＶＤ法により成膜した。
【００８２】
この後、イオン注入等により、基板４１の表面に、電極４３下方のチャネル領域を挟むようにソース領域Ｓ、ドレイン領域Ｄを形成すれば、フラッシュメモリのセルトランジスタが形成される。
【００８３】
本実施形態の構造によれば、製造プロセス後の電極及び電極間絶縁膜界面の状態を評価すると、浸潤による構造の変化は生じず、電極間絶縁膜の誘電率の低下や欠陥準位の増大やリーク電流の増大などもほとんど確認されず、またセルのリテンション特性が数日以下となってしまうような劣化、書き込み電圧や読み込み電圧などのウインドウ特性がほとんど取れない状態への劣化も認められない。
【図面の簡単な説明】
【００８４】
【図１】第１の実施形態に係るＣＭＯＳ構造を示す断面図。
【図２】Ｌａ−Ａｌ合金系の相図。
【図３】Ｌａ−Ａｌ合金系のエンタルピーを示す図。
【図４】第１の実施形態に係るＣＭＯＳ構造の製造工程を示す断面図。
【図５】第１の実施形態に係るＣＭＯＳ構造の製造工程を示す断面図。
【図６】第１の実施形態に係るＣＭＯＳ構造の製造工程を示す断面図。
【図７】第１の実施形態に係るＣＭＯＳ構造の製造工程を示す断面図。
【図８】第１の実施形態に係るＣＭＯＳ構造の製造工程を示す断面図。
【図９】第２の実施形態に係るメモリセル構造を示す断面図。
【符号の説明】
【００８５】
１１  シリコン基板
１３  素子分離領域（ＳＴＩ）
１５  ｐウェル
１７  ｎウェル
１９  ゲート絶縁膜
２０  ダミーゲート絶縁膜
２１  ゲート電極
２２  ダミーゲート電極
２３  ゲート電極
２５  レジストパターン
２７  レジストパターン
２９  ｎ型低濃度拡散層
３１  ｐ型低濃度拡散層
３３  側壁
３５  ｎ型ソース・ドレイン拡散層
３７  ｐ型ソース・ドレイン拡散層
４１  基板
４２  トンネル絶縁膜
４３  フローティング電極
４４  電極間絶縁膜
４５  コントロール電極
【図１】
2008091556.tif 000003
【図２】
2008091556.tif 000004
【図３】
2008091556.tif 000005
【図４】
2008091556.tif 000006
【図５】
2008091556.tif 000007
【図６】
2008091556.tif 000008
【図７】
2008091556.tif 000009
【図８】
2008091556.tif 000010
【図９】
2008091556.tif 000011