(57)【要約】  【課題】任意の大きさのサージを電子機器などの被試験対象に与えることができ、迅速でなおかつ信頼性の高い耐電の試験を実現することのできる耐電試験装置を提供すること。  【解決手段】電源４に接続されたインダクタンスを有する負荷１１への通電を制御するための駆動素子１２の駆動を制御する手段と、負荷１１に流れる電流値を検出するモニタ回路３から得られる検出値と電流設定値とを比較する手段とを装備し、被試験対象１５へのサージ印加の指示があると、負荷１１が通電され、検出値が電流設定値以上になると、負荷１１への通電が停止されるように構成する。  【選択図】図１
2008249469.tif 000002
【特許請求の範囲】
【請求項１】
電源に接続されたインダクタンスを有する負荷への通電を制御するためのスイッチング
手段の駆動を制御する駆動制御手段と、
前記負荷に流れる電流値を検出する検出手段から得られる検出値と設定値とを比較する
比較手段とを備え、
前記駆動制御手段が、被試験対象へのサージ印加の指示があると、前記スイッチング手
段の駆動を制御することによって、前記負荷を通電させ、
前記比較手段により前記検出値が前記設定値以上であると判断されると、前記スイッチ
ング手段の駆動を制御することによって、前記負荷への通電を停止させるものであること
を特徴とする耐電試験装置。
【請求項２】
電源に接続されたインダクタンスを有する負荷への通電を制御するためのスイッチング
手段の駆動を制御する駆動制御手段と、
被試験対象へのサージ印加の指示があると、所定の時間、サージ印加モードを設定する
サージ印加モード設定手段と、
前記負荷に流れる電流値を検出する検出手段と、
該検出手段から得られる検出値と設定値とを比較する比較手段と、
該比較手段により前記検出値が前記設定値以上であると判断されると、設定値到達モー
ドを設定する設定値到達モード設定手段とを備え、
前記駆動制御手段が、
前記設定値到達モードでない時に、前記サージ印加モードが設定されている場合、前記
スイッチング手段の駆動を制御することによって、前記負荷を通電させ、
前記設定値到達モードが設定されている場合、前記スイッチング手段の駆動を制御する
ことによって、前記負荷への通電を停止させるものであることを特徴とする耐電試験装置
。
【請求項３】
前記所定の時間が、前記サージ印加モードが設定されてから、前記負荷に流れる電流値
が前記設定値へ到達するまでに要する到達所要時間よりも長く設定されていることを特徴
とする請求項２記載の耐電試験装置。
【請求項４】
前記設定値到達モード設定手段が、前記所定の時間から前記到達所要時間を差し引いた
時間よりも長く、前記設定値到達モードを設定するものであることを特徴とする請求項３
記載の耐電試験装置。
【請求項５】
前記設定値到達モード設定手段が、前記所定の時間と同じ時間、前記設定値到達モード
を設定するものであることを特徴とする請求項４記載の耐電試験装置。
【請求項６】
前記サージ印加モード設定手段が、前記被試験対象へのサージ印加の指示があると、前
記所定の時間、正又は負のある一方の飽和信号を出力するものであり、
前記設定値到達モード設定手段が、前記比較手段により前記検出値が前記設定値以上で
あると判断されると、前記ある一方の飽和信号と正負が逆の飽和信号を出力するものであ
り、
前記駆動制御手段が、
前記サージ印加モード設定手段及び前記設定値到達モード設定手段から前記ある一方の
飽和信号が出力されている場合、前記スイッチング手段をある状態にすることによって、
前記負荷を通電するものであり、
前記設定値到達モード設定手段から前記ある一方の飽和信号と正負が逆の飽和信号が出
力されている場合、前記スイッチング手段を前記ある状態とは別の状態にすることによっ
て、前記負荷への通電を停止するものであることを特徴とする請求項２〜５のいずれかの
項に記載の耐電試験装置。
【請求項７】
被試験対象へのサージ印加の指示があると、電源に接続されたインダクタンスを有する
負荷を通電する工程と、
前記負荷に流れる電流値が設定値以上になると、前記負荷への通電を停止する工程とを
含んでいることを特徴とする耐電試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は耐電試験装置、及び耐電試験方法に関し、より詳細には、サージに対する電子
機器などの被試験対象の耐電を確認するための耐電試験装置、及び耐電試験方法に関する
。
【背景技術】
【０００２】
一般に、巻線などのインダクタンスを有する負荷への通電が停止されると大きなサージ
電圧が発生する。これは、インダクタンスの自己誘導作用によるものであるが、この現象
は電子機器などの誤動作や故障、破壊といった被害を引き起こすおそれがある。
そのため、このようなサージによる被害を防止するための対策が重要となる。そして、
人工的に発生させたサージ電圧やサージ電流を電子機器などの被試験対象に与え、その影
響を詳しく調べることが行われている（例えば、下記の特許文献１〜４参照）。
【０００３】
従来の耐電試験では、サージ電流の設定にＤＣ電源の電流制限を使用していたが、ＤＣ
電源の応答速度が遅いため、設定値よりも大きいサージ電流が流れることがあった。その
ため、オシロスコープに表れる波形（電流の波形）を試験員が見ながら、所望のサージ電
流が流れるように手動で調整していた。
しかしながら、これでは毎回同じ大きさのサージを被試験対象に与えることは難しく、
精度が低い、また試験効率が悪いといった問題があった。
【特許文献１】特許第３１４１８１３号公報
【特許文献２】特許第２８９２６６７号公報
【特許文献３】特表昭５８−５０２０６０号公報
【特許文献４】特開平１０−２６０２１８号公報
【発明の開示】
【課題を解決するための手段及びその効果】
【０００４】
本発明は上記課題に鑑みなされたものであって、任意の大きさのサージを電子機器など
の被試験対象に与えることができ、迅速でなおかつ信頼性の高い耐電の試験を実現するこ
とのできる耐電試験装置、及び耐電試験方法を提供することを目的としている。
【０００５】
上記目的を達成するために本発明に係る耐電試験装置（１）は、電源に接続されたイン
ダクタンスを有する負荷への通電を制御するためのスイッチング手段の駆動を制御する駆
動制御手段と、前記負荷に流れる電流値を検出する検出手段から得られる検出値と設定値
とを比較する比較手段とを備え、前記駆動制御手段が、被試験対象へのサージ印加の指示
があると、前記スイッチング手段の駆動を制御することによって、前記負荷を通電させ、
前記比較手段により前記検出値が前記設定値以上であると判断されると、前記スイッチン
グ手段の駆動を制御することによって、前記負荷への通電を停止させるものであることを
特徴としている。
【０００６】
上記耐電試験装置（１）によれば、前記被試験対象へのサージ印加の指示があると、前
記負荷が通電され、該負荷に電流が流れることになる。前記負荷に流れる電流値が前記設
定値に到達すると、前記負荷への通電が停止される。該負荷はインダクタンスを有してい
るので、通電が停止された時にサージ電圧が発生することになる。
【０００７】
従って、前記負荷に流れる電流値が前記設定値へ到達し、そして前記負荷への通電が停
止されたそのタイミングで発生するサージ電圧（すなわち、ある任意の条件下で発生する
サージ電圧）が前記被試験対象に印加されることになる。これにより、試験員による手動
調整などが無くても、ある任意の大きさのサージを前記被試験対象に簡単に与えることが
でき、迅速でなおかつ信頼性の高い耐電の試験を実現することができる。
【０００８】
また、本発明に係る耐電試験装置（２）は、電源に接続されたインダクタンスを有する
負荷への通電を制御するためのスイッチング手段の駆動を制御する駆動制御手段と、被試
験対象へのサージ印加の指示があると、所定の時間、サージ印加モードを設定するサージ
印加モード設定手段と、前記負荷に流れる電流値を検出する検出手段と、該検出手段から
得られる検出値と設定値とを比較する比較手段と、該比較手段により前記検出値が前記設
定値以上であると判断されると、設定値到達モードを設定する設定値到達モード設定手段
とを備え、前記駆動制御手段が、前記設定値到達モードでない時に、前記サージ印加モー
ドが設定されている場合、前記スイッチング手段の駆動を制御することによって、前記負
荷を通電させ、前記設定値到達モードが設定されている場合、前記スイッチング手段の駆
動を制御することによって、前記負荷への通電を停止させるものであることを特徴として
いる。
【０００９】
上記耐電試験装置（２）によれば、前記設定値到達モードでない時に、前記サージ印加
モードが設定されている場合、前記負荷が通電され、該負荷に電流が流れることになる。
また、前記負荷に流れる電流値が前記設定値に到達すると、前記設定値到達モードが設定
され、前記負荷への通電が停止される。該負荷はインダクタンスを有しているので、通電
が停止された時にサージ電圧が発生することになる。
【００１０】
従って、前記負荷に流れる電流値が前記設定値へ到達し、そして前記負荷への通電が停
止されたそのタイミングで発生するサージ電圧（すなわち、ある任意の条件下で発生する
サージ電圧）が前記被試験対象に印加されることになる。これにより、試験員による手動
調整などが無くても、ある任意の大きさのサージを前記被試験対象に簡単に与えることが
でき、迅速でなおかつ信頼性の高い耐電の試験を実現することができる。
【００１１】
また、本発明に係る耐電試験方法（１）は、被試験対象へのサージ印加の指示があると
、電源に接続されたインダクタンスを有する負荷を通電する工程と、前記負荷に流れる電
流値が設定値以上になると、前記負荷への通電を停止する工程とを含んでいることを特徴
としている。
【００１２】
上記耐電試験方法（１）によれば、前記被試験対象へのサージ印加の指示があると、前
記負荷を通電し、該負荷へ電流を流す。そして、前記負荷に流れる電流値が前記設定値に
到達すると、前記負荷への通電を停止する。該負荷はインダクタンスを有しているので、
通電を停止した時にサージ電圧が発生することになる。
【００１３】
従って、前記負荷に流れる電流値が前記設定値へ到達し、そして前記負荷への通電が停
止されたそのタイミングで発生するサージ電圧（すなわち、ある任意の条件下で発生する
サージ電圧）が前記被試験対象に印加されることになる。これにより、試験員による手動
調整などが無くても、ある任意の大きさのサージを前記被試験対象に簡単に与えることが
でき、迅速でなおかつ信頼性の高い耐電の試験を実現することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る耐電試験装置、及び耐電試験方法の実施の形態を図面に基づいて説
明する。図１は実施の形態（１）に係る耐電試験装置を含んで構成される耐電試験システ
ムの要部を概略的に示したブロック図である。
この耐電試験システムは、耐電試験装置１と、インダクタンスを有する負荷（Ｌ負荷）
１１と、負荷１１への通電を制御するための駆動素子１２と、後述する被試験対象１５へ
のサージ印加を指示するための印加指示部１３と、負荷１１に流す目標電流値Ｉｔを設定
するための電流設定部１４と、電子機器（特に限定はしないが、例えば車両用電子制御装
置）などの被試験対象１５とを含んで構成されている。また耐電試験装置１は、駆動素子
１２の駆動を制御する制御部２と、負荷１１に流れる負荷電流Ｉを検出するモニタ回路３
と、電源４とを含んで構成されている。
【００１５】
負荷１１の一端は電源４に接続され、もう一端は駆動素子１２のドレインに接続されて
いる。駆動素子１２のソースはモニタ回路３の入力端子に接続され、モニタ回路３の出力
端子は制御部２に接続され、制御部２では負荷電流Ｉを認識することができるようになっ
ている。
【００１６】
また、駆動素子１２のゲートは制御部２に接続され、制御部２で駆動素子１２のオン／
オフを制御することができるようになっている。また、制御部２には印加指示部１３及び
電流設定部１４が接続され、制御部２では被試験対象１５へのサージ印加が指示されたこ
とを認識したり、負荷１１に流す目標電流値Ｉｔを認識することができるようになってい
る。
【００１７】
制御部２は被試験対象１５へのサージ印加の指示があると、駆動素子１２のゲートへ正
電圧を出力することによって、駆動素子１２をオンし、負荷１１に電流を流すようになっ
ている。また、制御部２は駆動素子１２をオンした後、負荷電流Ｉを監視し、負荷電流Ｉ
が目標電流値Ｉｔ以上になったと判断すると、駆動素子１２のゲートへの正電圧の出力を
停止して、駆動素子１２をオフし、そして負荷１１への通電を停止するようになっている
。負荷１１への通電が停止されると、大きなサージ電圧が発生し、それが被試験対象１５
に印加されることになる。
【００１８】
図２は実施の形態（１）に係る耐電試験装置を含んで構成される耐電試験システムの回
路図である。なお、図１に示した耐電試験システムと同様の構成部分については同符号を
付している。制御部２は単安定マルチバイブレータ２１、２２と、論理積（ＡＮＤ）回路
２３と、否定（ＮＯＴ）回路２４と、コンパレータ２５とを含んで構成されている。
【００１９】
単安定マルチバイブレータ２１、２２は入力信号が「Ｌ」から「Ｈ」に立ち上がると、
その立ち上がりエッジをトリガとして、出力端子からパルス信号を出力するようになって
おり、出力端子Ｑからは「Ｌ→Ｈ→Ｌ」のパルスが出力され、出力端子Ｑ−からは「Ｈ→
Ｌ→Ｈ」のパルス信号が出力されるようになっている。なお、このパルス幅は、図示しな
い外付け抵抗及びコンデンサにより決定される。
【００２０】
また、単安定マルチバイブレータ２１の出力端子Ｑから出力される信号Ｓ２は、論理積
回路２３の一方の入力端子に印加され、単安定マルチバイブレータ２２の出力端子Ｑ−か
ら出力される信号Ｓ３は、論理積回路２３のもう一方の入力端子に印加されるようになっ
ている。
【００２１】
論理積回路２３の両入力端子に「Ｈ」の信号Ｓ２、Ｓ３が印加されている時、論理積回
路２３の出力端子から「Ｈ」の信号Ｓ４（すなわち、正電圧）が出力され、駆動素子（Ｍ
ＯＳＦＥＴ）１２のゲート電圧ＶGが正電圧となるようになっている。
一方、論理積回路２３の入力端子のいずれか一方にでも「Ｌ」の信号が印加されている
時、論理積回路２３の出力端子から「Ｌ」の信号Ｓ４が出力され、駆動素子１２のゲート
電圧ＶGが０となるようになっている。
【００２２】
単安定マルチバイブレータ２１の入力端子には、印加指示部１３が接続されており、印
加指示部１３が操作されると、単安定マルチバイブレータ２１の入力端子に、所定の時間
「Ｈ」の信号Ｓ１が印加されるようになっている。
従って、印加指示部１３が操作されると、「Ｌ」から「Ｈ」への立ち上がりエッジをト
リガとして、単安定マルチバイブレータ２１の出力端子Ｑから「Ｌ→Ｈ→Ｌ」のパルス信
号（Ｓ２）が出力され、論理積回路２３の一方の入力端子に「Ｌ→Ｈ→Ｌ」のパルス信号
が印加されることになる。
【００２３】
単安定マルチバイブレータ２２の入力端子には、否定回路２４を介して、コンパレータ
２５の出力端子が接続されている。コンパレータ２５の非反転入力端子には、電流設定部
１４で設定された目標電流値Ｉｔに対応した電圧値が印加され、コンパレータ２５の反転
入力端子には、モニタ回路３で検出された負荷（コイル）１１に流れる電流Ｉに対応した
電圧値（信号Ｓ５）が印加されるようになっている。
【００２４】
従って、負荷電流Ｉが目標電流値Ｉｔよりも小さい時には、コンパレータ２５の出力端
子から「Ｈ」の信号Ｓ６が出力され、負荷電流Ｉが目標電流値Ｉｔ以上になると、コンパ
レータ２５の出力端子から「Ｌ」の信号Ｓ６が出力されることになる。
そのため、負荷電流Ｉが目標電流値Ｉｔよりも小さい時には、単安定マルチバイブレー
タ２２の入力端子には「Ｌ」の信号Ｓ７が出力され、負荷電流Ｉが目標電流値Ｉｔ以上に
なると、単安定マルチバイブレータ２２の入力端子には「Ｈ」の信号Ｓ７が出力されるこ
とになる。
【００２５】
次に、実施の形態（１）に係る耐電試験装置の制御の流れを図３に示したタイミングチ
ャートに基づいて説明する。印加指示部１３が操作されると、単安定マルチバイブレータ
２１の入力端子に印加される信号Ｓ１が「Ｌ」から「Ｈ」へと立ち上がり、その立ち上が
りエッジをトリガとして、単安定マルチバイブレータ２１の出力端子Ｑから「Ｌ→Ｈ→Ｌ
」のパルス信号（Ｓ２）が出力されることになる（ステップＳＴ１）。
【００２６】
すなわち、印加指示部１３が操作されると、単安定マルチバイブレータ２１の出力端子
Ｑから「Ｈ」の信号Ｓ２が一定時間出力されることになる。単安定マルチバイブレータ２
１の出力端子Ｑから「Ｈ」の信号Ｓ２が出力されている状態が「サージ印加モード」とな
る。従って、このパルス信号の幅Ｔ１がサージ印加モードの継続時間となる。なお、上記
したように、パルス幅Ｔ１は外付け抵抗及びコンデンサで決定される。そのため、サージ
印加モードの継続時間については任意に設定することができる。
【００２７】
単安定マルチバイブレータ２１の出力端子Ｑから出力される信号Ｓ２が「Ｌ」から「Ｈ
」へと切り替わった時、単安定マルチバイブレータ２２の出力端子Ｑ−からは「Ｈ」の信
号Ｓ３が出力されている。
そのため、単安定マルチバイブレータ２１の出力端子Ｑから出力される信号Ｓ２が「Ｌ
」から「Ｈ」に切り替わると、論理積回路２３の入力端子に印加される信号Ｓ２、Ｓ３は
いずれも「Ｈ」となり、論理積回路２３の出力端子から「Ｈ」の信号Ｓ４が出力されるこ
とになり（ステップＳＴ２）、駆動素子１２のゲート電圧ＶGが正電圧となる（ステップ
ＳＴ３）。
【００２８】
ゲート電圧ＶGが正電圧となると、駆動素子１２のドレインからソースへ電流が流れる
ようになり、負荷１１が通電され、負荷電流Ｉが上昇することになる（ステップＳＴ４）
。そして、コンパレータ２５の反転入力端子に印加される信号Ｓ５も負荷電流Ｉに合わせ
て上昇することになる（ステップＳＴ５）。
【００２９】
コンパレータ２５の反転入力端子に印加される信号Ｓ５（負荷電流Ｉに対応した電圧値
）が目標電流値Ｉｔに対応した電圧値以上になる（すなわち、負荷電流Ｉが目標電流値Ｉ
ｔに到達する）と、否定回路２４の入力端子に印加される信号Ｓ６は「Ｌ」になる（ステ
ップＳＴ６）。
【００３０】
否定回路２４の入力端子に印加される信号Ｓ６が「Ｌ」になると、単安定マルチバイブ
レータ２２の入力端子に印加される信号Ｓ７は「Ｌ」から「Ｈ」へと立ち上がり（ステッ
プＳＴ７）、その「Ｌ」から「Ｈ」への立ち上がりエッジをトリガとして、単安定マルチ
バイブレータ２２の出力端子Ｑ−から「Ｈ→Ｌ→Ｈ」のパルス信号（Ｓ３）が出力される
ことになる（ステップＳＴ８）。
【００３１】
すなわち、負荷電流Ｉが目標電流値Ｉｔに到達すると、単安定マルチバイブレータ２２
の出力端子Ｑ−から「Ｌ」の信号Ｓ３が一定時間出力されることになる。単安定マルチバ
イブレータ２２の出力端子Ｑ−から「Ｌ」の信号Ｓ３が出力されている状態が「設定値到
達モード」となる。従って、このパルス信号の幅Ｔ２が設定値到達モードの継続時間とな
る。パルス幅Ｔ１と同様に、パルス幅Ｔ２も外付け抵抗及びコンデンサで決定される。そ
のため、設定値到達モードの継続時間についても任意に設定することができる。なお、こ
こではパルス幅Ｔ２はパルス幅Ｔ１と同じ長さに設定されている。
【００３２】
単安定マルチバイブレータ２２の出力端子Ｑ−から出力される信号Ｓ３が「Ｌ」に切り
替わり、論理積回路２３の入力端子の一方に印加される信号Ｓ３が「Ｌ」になると、論理
積回路２３の出力端子から出力される信号Ｓ４が「Ｌ」となり（ステップＳＴ９）、駆動
素子１２のゲート電圧ＶGが０となる（ステップＳＴ１０）。
【００３３】
ゲート電圧ＶGが０となると、駆動素子１２のドレインからソースへ電流が流れなくな
って、負荷１１への通電が停止され、負荷電流Ｉが０になる（ステップＳＴ１１）。負荷
１１はインダクタンスを有しているので、負荷１１への通電が停止されることによって、
サージ電圧が発生する（ステップＳＴ１２）。また、負荷電流Ｉが０になると、コンパレ
ータ２５の反転入力端子に印加される信号Ｓ５も０になる（ステップＳＴ１３）。
【００３４】
コンパレータ２５の反転入力端子に印加される信号Ｓ５が０になると、信号Ｓ５の示す
電圧値は目標電流値Ｉｔに対応した電圧値よりも小さくなり、否定回路２４の入力端子に
印加される信号Ｓ６は「Ｌ」から「Ｈ」に切り替わる（ステップＳＴ１４）。
否定回路２４の入力端子に印加される信号Ｓ６が「Ｈ」になると、単安定マルチバイブ
レータ２２の入力端子に印加される信号Ｓ７が「Ｌ」に切り替わる（ステップＳＴ１５）
。
【００３５】
上記実施の形態（１）に係る耐電試験装置によれば、単安定マルチバイブレータ２２の
出力端子Ｑ−から「Ｈ」の信号Ｓ３が出力されている（すなわち、設定値到達モードでな
い）時に、単安定マルチバイブレータ２１の出力端子Ｑから「Ｈ」の信号Ｓ２が出力され
ている（すなわち、サージ印加モードが設定されている）場合、負荷１１が通電され、負
荷１１に電流が流れることになる。
【００３６】
また、負荷１１に流れる負荷電流Ｉが目標電流値Ｉｔに到達すると、単安定マルチバイ
ブレータ２２の出力端子Ｑ−から「Ｌ」の信号Ｓ３が出力され（すなわち、設定値到達モ
ードが設定され）、負荷１１への通電が停止される。負荷１１はインダクタンスを有して
いるので、通電が停止された時にサージ電圧が発生することになる。
【００３７】
従って、負荷電流Ｉが目標電流値Ｉｔへ到達し、そして負荷１１への通電が停止された
そのタイミングで発生するサージ電圧（すなわち、ある任意の条件下で発生するサージ電
圧）が被試験対象１５に印加されることになる。これにより、試験員による手動調整など
が無くても、ある任意の大きさのサージを被試験対象１５に簡単に与えることができ、迅
速でなおかつ信頼性の高い耐電の試験を実現することができる。
【００３８】
なお、サージ印加モードの継続時間となるパルス幅Ｔ１は、パルス信号の出力開始から
負荷電流Ｉが目標電流値Ｉｔへ到達するまでに要する到達所要時間よりも長く設定する必
要がある。そのため、パルス幅Ｔ１については、パルス信号の出力開始から負荷電流Ｉが
目標電流値Ｉｔとして設定される範囲内の最大値へ到達するまでに要する到達所要時間よ
りも長く設定しておくのが良い。
【００３９】
ところで、図４に示したように、パルス幅Ｔ１から、パルス信号（Ｓ２）の出力開始か
ら負荷電流Ｉが目標電流値Ｉｔへ到達するまでに要する到達所要時間Ｔ３を差し引いた時
間ΔＴよりも、パルス幅Ｔ２が短いと、被試験対象１５にサージを印加した後に、論理積
回路２３の入力端子に印加される信号Ｓ２、Ｓ３がいずれも「Ｈ」となり、負荷１１が通
電され、負荷電流Ｉが上昇することになる。
【００４０】
しかしながら、パルス幅Ｔ１が十分長くなければ、負荷電流Ｉが目標電流値Ｉｔに到達
しないうちに、単安定マルチバイブレータ２１の出力端子Ｑから出力される信号Ｓ２が「
Ｈ」から「Ｌ」へと切り替わり、論理積回路２３の入力端子の一方に「Ｌ」の信号が印加
されることになり、負荷１１への通電が停止される。すなわち、希望しない大きさのサー
ジが希望しないタイミングで被試験対象１５に印加されることになる。これを解決するに
は、パルス幅Ｔ２を時間ΔＴよりも長くなるように設定すれば良い。
【００４１】
また、上記実施の形態（１）に係る耐電試験装置では、正のサージを被試験対象１５に
印加する場合について説明しているが、本発明に係る耐電試験装置は、正のサージの印加
に限定されるものではなく、上記と同様の装置で、負のサージを被試験対象１５に印加す
ることもできる。また、別の実施の形態に係る耐電試験装置では、負荷１１及び駆動素子
１２を正サージ印加用、負サージ印加用の２系統を設けて、使用する系統の切り替えがで
きるようにしても良い。
【００４２】
また、上記実施の形態（１）に係る耐電試験装置では、サージの単発印加の場合につい
て説明しているが、別の実施の形態に係る耐電試験装置では、印加指示部１３が操作され
て、被試験対象１５へのサージ印加が指示されると、単安定マルチバイブレータ２１の入
力端子へ、「Ｌ」から「Ｈ」へと立ち上がる信号Ｓ１を所定の期間をあけて複数回出力す
るようにしても良い。これにより、サージの連続印加を実現することができる。
【００４３】
図５は実施の形態（２）に係る耐電試験装置を含んで構成される耐電試験システムの要
部を概略的に示したブロック図である。この耐電試験システムは、耐電試験装置３１と、
インダクタンスを有する負荷（Ｌ負荷）１１と、負荷１１への通電を制御するための駆動
素子１２と、被試験対象１５へのサージ印加を指示するための印加指示部１３と、負荷１
１に流す目標電流値Ｉｔを設定するための電流設定部１４と、電子機器（特に限定はしな
いが、例えば車両用電子制御装置）などの被試験対象１５とを含んで構成されている。ま
た耐電試験装置３１は、図示しないＣＰＵ、ＲＯＭ、及びＲＡＭなどを有したマイコン３
２と、負荷１１に流れる電流Ｉを検出するモニタ回路３と、電源４とを含んで構成されて
いる。
【００４４】
負荷１１の一端は電源４に接続され、もう一端は駆動素子１２のドレインに接続されて
いる。駆動素子１２のソースはモニタ回路３の入力端子に接続され、モニタ回路３の出力
端子はマイコン３２に接続され、マイコン３２では負荷１１に流れる負荷電流Ｉを認識す
ることができるようになっている。
【００４５】
また、駆動素子１２のゲートはマイコン３２に接続され、マイコン３２で駆動素子１２
のオン／オフを制御することができるようになっている。また、マイコン３２には印加指
示部１３及び電流設定部１４が接続され、マイコン３２では被試験対象１５へのサージ印
加が指示されたこと、負荷１１に流す目標電流値Ｉｔを認識することができるようになっ
ている。
【００４６】
実施の形態（２）に係る耐電試験装置３１におけるマイコン３２の行う処理動作［１］
を図６に示したフローチャートに基づいて説明する。なお、この処理動作［１］は電流設
定部１４が操作された時に行われる動作である。
まず、電流の設定が完了したか否かを判断し（ステップＳＴ２１）、電流の設定が完了
したと判断すれば、設定電流を目標電流値Ｉｔとして登録する（ステップＳＴ２２）。一
方、電流の設定が完了していないと判断すれば、ステップＳＴ２１へ戻る。
【００４７】
次に、実施の形態（２）に係る耐電試験装置３１におけるマイコン３２の行う処理動作
［２］を図７に示したフローチャートに基づいて説明する。なお、この処理動作［２］は
印加指示部１３が操作されて、被試験対象１５へのサージ印加が指示された時に行われる
動作である。
まず、駆動素子１２のゲートへ正電圧を印加し、駆動素子１２のドレインからソースへ
電流が流れるようにして、負荷１１を通電する（ステップＳＴ３１）。
【００４８】
その後、モニタ回路３で検出された検出値を取得し（ステップＳＴ３２）、取得した検
出値に対応した負荷電流Ｉが目標電流値Ｉｔ以上であるか否かを判断する（ステップＳＴ
３３）。負荷電流Ｉが目標電流値Ｉｔ以上であると判断すれば、駆動素子１２のゲートへ
の正電圧の印加を停止し、負荷１１への通電を停止する（ステップＳＴ３４）。一方、負
荷電流Ｉが目標電流値Ｉｔ以上でないと判断すれば、ステップＳＴ３２へ戻る。
【００４９】
上記実施の形態（２）に係る耐電試験装置によれば、被試験対象１５へのサージ印加の
指示があると、負荷１１が通電され、負荷１１に電流が流れることになる。負荷電流Ｉが
目標電流値Ｉｔに到達すると、負荷１１への通電が停止される。負荷１１はインダクタン
スを有しているので、通電が停止された時にサージ電圧が発生することになる。
【００５０】
従って、負荷電流Ｉが目標電流値Ｉｔへ到達し、そして負荷１１への通電が停止された
そのタイミングで発生するサージ電圧（すなわち、ある任意の条件下で発生するサージ電
圧）が被試験対象１５に印加されることになる。これにより、試験員による手動調整など
が無くても、ある任意の大きさのサージを被試験対象１５に簡単に与えることができ、迅
速でなおかつ信頼性の高い耐電の試験を実現することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態（１）に係る耐電試験装置を含んで構成される耐電試験システムの要部を概略的に示したブロック図である。
【図２】実施の形態（１）に係る耐電試験装置を含んで構成される耐電試験システムの回路図である。
【図３】実施の形態（１）に係る耐電試験装置の制御の流れを説明するためのタイミングチャートである。
【図４】適切なパルス幅を説明するための説明図である。
【図５】実施の形態（２）に係る耐電試験装置を含んで構成される耐電試験システムの要部を概略的に示したブロック図である。
【図６】実施の形態（２）に係る耐電試験装置におけるマイコンの行う処理動作を示したフローチャートである。
【図７】実施の形態（２）に係る耐電試験装置におけるマイコンの行う処理動作を示したフローチャートである。
【符号の説明】
【００５２】
１、３１  耐電試験装置
２  制御部
３  モニタ回路
４  電源
１１  負荷
１２  駆動素子
１３  印加指示部
１４  電流設定部
１５  被試験対象
２１、２２  単安定マルチバイブレータ
２３  論理積回路
２４  否定回路
２５  コンパレータ
３２  マイコン
【図１】
2008249469.tif 000003
【図２】
2008249469.tif 000004
【図３】
2008249469.tif 000005
【図４】
2008249469.tif 000006
【図５】
2008249469.tif 000007
【図６】
2008249469.tif 000008
【図７】
2008249469.tif 000009