(57)【要約】【課題】強固で確実なはんだ接続構造を有する半導体装置を提供する。【解決手段】電子部品６が載置された基板２にはスルーホール３が設けられ、スルーホール３には導電材４が充填され、導電材４の一部が基板２の表面より突き出ることにより突起部５が形成され、更にはんだボール９が突起部５を覆うように形成して半導体装置１同士を接合することにより、接合の際のせん断力によるはんだボール９の変形を防止することができ、破断強度を高めることができるようになる。【選択図】図１
2008091810.tif 000002
【特許請求の範囲】
【請求項１】
電子部品が載置された基板にはスルーホールが設けられ、上記スルーホールには導電材が充填され、上記導電材の一部が上記基板の表面より突き出ることにより突起部が形成され、はんだボールが上記突起部を覆うように形成されていることを特徴とする半導体装置。
【請求項２】
上記突起部を構成する材料のヤング率が上記はんだボールを構成する材料のヤング率よりも大きいことを特徴とする請求項１記載の半導体装置。
【請求項３】
上記請求項１又は請求項２記載の半導体装置を上下に複数個積み重ねることにより構成したことを特徴とする半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、はんだバンプ構造を有する半導体装置及び半導体パッケージに関するものであり、特に半導体装置同士をはんだにより接合する際に、接合の信頼性を向上させることのできる半導体装置及び半導体パッケージに関するものである。
【背景技術】
【０００２】
従来電子部品を搭載するパッケージを複数個重ね、積層体構造を構成するものとして、基板の表裏を電気的に接続するためのスルーホールをはんだで充填するために、電極パッドにはんだペーストを供給し、はんだ層を介して金属ボールを配置することにより基板同士を接合してはんだによる接続信頼度を向上させるものがあった（特許文献１参照）。
【０００３】
又別の半導体装置のはんだ接続構造として、スルーホール内をはんだで充填させるため、スルーホール側壁をはんだに濡れ易い低抵抗導電材料で被覆し、さらに電極面もはんだに濡れ易い導電材料で覆うことにより強固に接合することができるようにし、はんだ上に載置されたはんだボールの割れを防止することができるものがあった（特許文献２参照）。
【０００４】
【特許文献１】特許公報第３２３０４８７号（特に３頁段落[００１６]〜３頁段落[００１８]、図１）
【特許文献２】特開平１１−２５１４７７号公報（特に７頁段落[００３１]〜８頁段落[００５３]、図５）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記特許文献１における半導体装置のはんだ接続構造においては、基板間のはんだ接続部に金属ボールが設置されているため、接合するために用いられているはんだの断面積が小さくなり、接合強度が低下するという問題点があった。
【０００６】
又上記特許文献２における半導体装置のはんだ接続構造においては、はんだボールがスルーホールの周囲に設けられた電極上に形成されているため、はんだと基板の熱膨張の違いによって、電極の周囲に応力集中が生じ、基板にひびが生じてしまうという問題点があった。
【０００７】
この発明は、上記のような課題を解決するためになされたものであり、強固で確実なはんだ接続構造を有する半導体装置及び半導体パッケージを提供することを目的としている。
【課題を解決するための手段】
【０００８】
この発明に係る半導体装置は、電子部品が載置された基板にはスルーホールが設けられ、スルーホールには導電材が充填され、導電材の一部が基板の表面より突き出ることにより突起部が形成され、はんだボールが突起部を覆うように形成されているものである。
【発明の効果】
【０００９】
この発明に係る半導体装置によれば、電子部品が載置された基板にはスルーホールが設けられ、スルーホールには導電材が充填され、導電材の一部が基板の表面より突き出ることにより突起部が形成され、はんだボールが突起部を覆うように形成されているので、接合の際のせん断力によるはんだボールの変形を防止することができ、破断強度を高めることができる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
図１はこの発明の実施の形態１による半導体装置におけるはんだ接続構造を示す断面図である。図において、半導体装置１は半導体またはセラミック基板からなる基板２、この基板２に形成されたスルーホール３、スルーホール３に充填された導電材４、導電材４の一部をなし、基板２の表面から突出した突起部５、能動素子及び受動素子などからなる電子部品６、基板２上に形成された電極７、電子部品６と基板２との接合部８及び突起部５を覆うように設けられたはんだボール９から構成されている。
【００１１】
基板２には表裏を貫通するスルーホール３が形成されており、スルーホール３の内部は導電材４で充填されている。導電材４においては、基板２の表面から突き出るように形成された突起部５が形成されている。更にこの突起部５を覆うようにはんだボール９が形成されている。
【００１２】
電子部品６は基板２上に設けられた電極７に対して接合部８を介して接続されている。ここで導電材料４、即ち突起部５のヤング率ははんだボール９を構成する材料のヤング率係数よりも大きいものである。
【００１３】
基板２はシリコンなどの半導体により構成され、あるいはアルミナ、ガラスセラミック等から形成されるセラミック基板により構成されることもある。スルーホール３の形成方法としては、基板２が半導体により構成されている場合、ドライエッチングにより形成することができる。
【００１４】
又基板２がセラミック基板により構成されている場合は焼成前のガラスセラミックシート（グリーンシート）の段階でパンチングによって形成することができる。スルーホール３に導電材４を充填するための方法としては、以下に示す２とおりの方法がある。
【００１５】
第１の方法としてはＳｎ−０．７Ｃｕなどの高い融点を有するはんだ材料をスルーホール３に注入するものである。注入量を多くすると、溶融したはんだ自体の重力及び表面張力により、基板２から導電材４の一部が突き出ることにより、突起部５が形成される。なお、はんだ材料としては、Ｓｎ−０．７Ｃｕ以外に、ＳｎＡｇＣｕ、ＳｎＺｎ、ＳｎＡｇなどのはんだ材料を用いることもできる。
【００１６】
スルーホール３に導電材４を充填するための第２の方法はめっきを用いるものである。この方法によれば、スルーホール３を設ける部分以外の場所をレジストで覆い、無電解めっき及び電解めっきによりスルーホール３内に導電材４を形成し、析出時間を長くすれば突起部５を形成することができる。めっき材料としては銅またはニッケルなどの金属を用いることができる。
【００１７】
基板２上にはＩＣなどからなる能動素子及びコンデンサ、抵抗などからなる受動素子により構成される電子部品６が搭載されている。搭載方法としては通常の方法が用いられ、図１においては、電子部品６の電極と基板２上に設けられた電極７とをはんだなどの接合材によって接合することにより、接合部８が形成されている。
【００１８】
突起部５にはんだボール９を取り付けるための方法としては、突起部５に液体状のフラックスを塗り、加熱され溶融されたはんだが、フラックスの粘着性と相俟って突起部５に引っ付くことによりはんだボール９を形成することができる。
【００１９】
又印刷によりペースト状のはんだを加熱することにより突起部５にはんだボール９を形成することもできる。はんだボール９を構成する材料としては、Ｓｎ−Ａｇ，Ｓｎ−Ａｇ−Ｃｕ，Ｓｎ−Ｚｎ又はＳｎ−Ｂｉ等が考えられる。
【００２０】
図２は図１に示した半導体装置１をプリント基板などのマザーボード１０上にはんだボール９を用いて接続した状態を示す断面図である。図２において、マザーボード１０の電極１１上にはんだペーストを印刷などの方法により供給する。
【００２１】
そして電極１１とはんだボール９との位置合わせを位置合わせ治具により行った後、電極１１上にはんだボール９を搭載し、加熱処理によって電極１１とはんだボール９とを接合することができる。マザーボード１０上に設けられた電極１１の周囲には、はんだの流出を防止するため、レジスト１２が設けられている。
【００２２】
はんだボール９は半導体装置１の突起部５を囲うように形成されている。突起部５を形成する材料ははんだボール９を形成する材料よりもヤング率が大きいために、はんだボール９にせん断応力が作用しても、はんだボール９の変形を抑制することができ、せん断強度を向上させることができる。そのため、基板２とマザーボード１０との間に熱膨張の差があっても、基板２とマザーボード１０との間のはんだ接合の信頼性を向上させることができる。
【００２３】
このことを図３、図４に基づいて詳しく説明する。図３は突起部５を設けていない状態を示し、図４は突起部５を設けた状態を示している。基板２とマザーボード１０との間に熱膨張差があると、これらをはんだで接合した場合、温度変化が生じるので、せん断応力を原因として、基板２とマザーボード１０との界面にクラックが発生する。
熱膨張差の大きな基板２とマザーボード１０とをはんだボール９にて接合する場合、はんだの溶融状態からの冷却により、導電材４とはんだボール９の界面でせん断応力が発生する。せん断応力が接合応力を超えるとクラックが発生する。
【００２４】
図３における矢印Ａがクラックの発生方向であり、クラックは基板２とマザーボード１０との界面に沿って進展する。尚この場合せん断応力の方向もＡ方向である。
【００２５】
これに対して図４に示すように、突起部５を設けた場合、突起部５の剛性によりヤング率がはんだよりも大きいため、突起部５が心棒の役割を果たすようになるので、接合界面に発生するせん断応力が矢印Bに示す分力となり低下するため、クラックの進展が抑制されて接合信頼性を向上させることができる。クラックの進展方向が矢印Ｂに示す方向となって、クラックの進展を抑制することができるようになり、接合信頼性を向上させることができるようになる。
【００２６】
実施の形態２．
図５は上記実施の形態１に示した半導体装置１を複数個積層することにより構成した半導体パッケージを示す断面図である。図において、中間に位置する基板２ｂにおいては、表裏両面において突出する突起部５が設けられるようにスルーホール３に導電材４を充填する。
【００２７】
上記実施の形態１において示した接合方法により複数の半導体装置１を積層したものが、マザーボード１０上に接合されることにより、半導体パッケージ２０が構成される。尚図５においては、２個の半導体装置を積層したものを示したが、３個以上の半導体装置を積層してもよい。
【００２８】
このように突起部５を用いてはんだ接合することにより、せん断力に対する耐性を向上させることができるため、半導体装置１とマザーボード１０との間に大きな熱膨張差があっても、半導体装置１をマザーボード１０に容易に接合することができるようになる。
【００２９】
上記のように構成することにより、マザーボード１０上に複数の半導体装置１を確実に積み重ねることができるので、半導体パッケージ全体の実装密度を高くして、完成品全体を小型化することができる。
【図面の簡単な説明】
【００３０】
【図１】この発明の実施の形態１による半導体装置におけるはんだ接続構造を示す断面図である。
【図２】半導体装置をプリント基板などのマザーボード上にはんだボールを用いて接続した状態を示す断面図である。
【図３】はんだ接続状態を示す断面図である。
【図４】はんだ接続状態を示す断面図である。
【図５】半導体装置を複数個積層することにより構成した半導体パッケージを示す断面図である。
【符号の説明】
【００３１】
１  半導体装置、２  基板、３  スルーホール、４  導電材、５  突起部、
６  電子部品、９  はんだボール。
【図１】
2008091810.tif 000003
【図２】
2008091810.tif 000004
【図３】
2008091810.tif 000005
【図４】
2008091810.tif 000006
【図５】
2008091810.tif 000007