(57)【要約】【課題】リセス形成領域と形成されていない領域の境界における電気抵抗を小さくして常に安定した動作をする電界効果トランジスタ及びその製造方法を提供すること。【解決手段】本発明の一観点による電界効果トランジスタは、半絶縁性基板に離間して形成された２つのオーム性接触層と、この２つのオーム性接触層の間に第１のイオン注入を施すことにより形成された第１の不純物層と、この第１の不純物層にエッチングを施して形成された第１のリセスと、この第１のリセス内にエッチングを施して形成された第２のリセスと、この第２のリセス及び前記第１リセスを含む前記第１の不純物層表面に第２のイオン注入を施すことにより形成された第２の不純物層及び第３の不純物層と、この第２の不純物層及び前記第３の不純物層を活性化するために熱処理を施すことにより形成された動作層と、前記２つのオーム性接触層上に各々形成されたソース電極及びドレイン電極と、前記第２のリセス内に形成されたゲート電極と、を有する。【選択図】図５
2008288432.tif 000002
【特許請求の範囲】
【請求項１】
半絶縁性基板に離間して形成された２つのオーム性接触層と、
この２つのオーム性接触層の間に第１のイオン注入を施すことにより形成された第１の不純物層と、
この第１の不純物層にエッチングを施して形成された第１のリセスと、
この第１のリセス内にエッチングを施して形成された第２のリセスと、
この第２のリセス及び前記第１リセスを含む前記第１の不純物層表面に第２のイオン注入を施すことにより形成された第２の不純物層及び第３の不純物層と、
この第２の不純物層及び前記第３の不純物層を活性化するために熱処理を施すことにより形成された動作層と、
前記２つのオーム性接触層上に各々形成されたソース電極及びドレイン電極と、
前記第２のリセス内に形成されたゲート電極と、
を有することを特徴とする電界効果トランジスタ。
【請求項２】
前記第２のリセスは、エッチングを繰り返すことによりその中に形成される複数のリセスからなり、前記ゲート電極はそれら複数のリセスの最も内側に形成されたリセス内に形成されてなることを特徴とする請求項１記載の電界効果トランジスタ。
【請求項３】
半絶縁性基板に、離間して２つのオーム性接触層を形成する、オーム性接触層形成工程と、
このオーム性接触層形成工程により形成された２つのオーム性接触層の間に第１のイオン注入を施し第１の不純物層を形成する第１イオン注入工程と、
この第１イオン注入工程により形成された前記第１の不純物層にエッチングを施して第１のリセスを形成する第１リセス形成工程と、
この第１リセス形成工程により形成された前記第１のリセス内にエッチングを施して第２のリセスを形成する第２リセス形成工程と、
この第２のリセス形成工程により前記第２のリセスを形成した後、前記第１のリセス及び前記第２のリセスを含む前記第１の不純物層表面に第２のイオン注入を施して第２の不純物層及び第３の不純物層を形成する第２イオン注入工程と、
前記第２の不純物層及び前記第３の不純物層を活性化するために熱処理を施して動作層を形成する熱処理工程と、
前記２つのオーム性接触層上に各々ソース電極とドレイン電極を形成するソースドレイン電極形成工程と、
前記第２のリセス内にゲート電極を形成するゲート電極形成工程と、
を有することを特徴とする電界効果トランジスタの製造方法。
【請求項４】
前記第２リセス形成工程は、エッチングを繰り返すことによりその中に複数のリセスを形成すると共に、前記ゲート電極形成工程は、前記第２リセス形成工程により前記複数のリセスの最も内側に形成されたリセス内にすることを特徴とする請求項３記載の電界効果トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波動作に適する半導体装置、特に電界効果トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
電力用ＭＥＳＦＥＴは、高速、高周波用のデバイスとして用いられてきているが、歪が小さく効率が高いことも求められている。
【０００３】
この種のデバイスにおける低ドレイン領域の歪特性を改善するために、イオン注入法によって動作層を形成するものが知られている。更に、図６に示すように、半絶縁性基板６０の主面に第１のイオン注入により第１の不純物層６１を形成した後、この一部に凹部（リセス）６２を形成し、第２のイオン注入を施して第２の不純物層６３を形成し、熱処理を施して動作層を形成し更に上記凹部内にゲート電極６５ｇを形成することにより、低ドレイン電流領域において低歪で飽和出力が大きくドレイン電圧低下を防止した、ＦＥＴ（電界効果トランジスタ）の製造方法が知られている（特許文献１参照）。図６において、６５ｓはソース電極、６５ｄはドレイン電極を示している。
【特許文献１】特開平７−１３５２２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記特許文献１に記載されているＦＥＴの製造方法において、耐圧を高くするためにリセスを深くすると、第１の不純物層と第２の不純物層の間の電子濃度に大きな差が生じてしまう。そのため、第１のリセスを形成している領域と第１のリセスを形成していない領域の境界部分６７で大きな電気抵抗が存在することになり、この抵抗が半導体装置の電気的特性に問題を引き起こすおそれがある。
【０００５】
本発明は、上記のように、第１のリセスの形成領域と形成していない領域の境界で生ずる電気抵抗によって電気的特性に悪影響を与えるという従来の電力用ＭＥＳＴＥＴの製造方法の問題点に鑑みてなされたもので、リセス形成領域と形成されていない領域の境界における電気抵抗を小さくして常に安定した動作をする電界効果トランジスタ及びその製造方法を提供する。
【課題を解決するための手段】
【０００６】
本発明の請求項１によれば、半絶縁性基板に離間して形成された２つのオーム性接触層と、この２つのオーム性接触層の間に第１のイオン注入を施すことにより形成された第１の不純物層と、この第１の不純物層にエッチングを施して形成された第１のリセスと、この第１のリセス内にエッチングを施して形成された第２のリセスと、この第２のリセス及び前記第１リセスを含む前記第１の不純物層表面に第２のイオン注入を施すことにより形成された第２の不純物層及び第３の不純物層と、この第２の不純物層及び前記第３の不純物層を活性化するために熱処理を施すことにより形成された動作層と、前記２つのオーム性接触層上に各々形成されたソース電極及びドレイン電極と、前記第２のリセス内に形成されたゲート電極と、を有することを特徴とする電界効果トランジスタを提供する。
【発明の効果】
【０００７】
本発明によれば、リセス形成領域と形成されていない領域の境界における電気抵抗を小さくすることができ、したがって、常に安定した動作をする電界効果トランジスタ及びその製造方法が得られる効果がある。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の実施形態について図面を用いて説明する。図１は本発明一実施形態の半導体装置の製造処理のフローチャート、図２から図５は、それらの各工程における電界効果トランジスタの構造を示す図である。
【０００９】
まず、図１のステップＳ１１で、半絶縁性ＧａＡｓ基板１１の上のＮ＋層形成の予定域に、例えば加速エネルギー１２０ｋｅＶと２５０ｋｅＶ、ドーズ量が各々２×１０１３ｃｍ−２のＳｉイオンを選択的に注入することにより、図２に示すように、所定距離だけ離してオーム性接触層（Ｎ＋層）１２ａ，１２ｂを形成する。
【００１０】
次に、ステップＳ１２において、上記オーム性接触層１２ａ，１２ｂの間に、比較的低い加速エネルギー例えば１００ｋｅＶでかつ比較的高いドーズ量例えば６×１０１２ｃｍ−２の条件で、第１のイオン注入として、ゲート電極形成予定域を含む領域にＳｉイオンを注入することにより第１の不純物層１３を形成する。
【００１１】
次に、上記第１の不純物層１３に、例えばリン酸（Ｈ３ＰＯ４）系のエッチング液を用いて、リセスエッチングを行う。このエッチングによって、深さＲ１が例えば１０００Å（オングストローム）の第１のリセス１４を形成する（ステップＳ１３）。
【００１２】
次に、上記第１のリセス１４内に、第１のリセス形成と同様に例えばリン酸（Ｈ３ＰＯ４）系のエッチング液を用いて、深さＲ２が例えば５００Åの第２のリセス１５を形成する（ステップＳ１４）。
【００１３】
次に、ステップＳ１５で、第２のイオン注入として、例えば加速エネルギー１００ｋｅＶ、ドーズ量２．５×１０１２ｃｍ−２の低いエネルギーにより、第１の不純物領域と同様の領域に、Ｓｉイオンを注入して、第２の不純物層１６及び第３の不純物層１７を形成する。
【００１４】
この後、ステップＳ１６において、例えば温度８５０℃、時間１５分の条件で、不純物活性化のための熱（アニール）処理を行い、オーム性接触層１２ａ，１２ｂと第１の不純物層１３、第２の不純物層１６、第３の不純物層１７におけるＳｉイオンを活性化させる。
【００１５】
次に、ステップＳ１７で、オーム性接触層１２ａ，１２ｂの上に、例えばＡｕＧｅを蒸着し合金化して各々ソース電極１８ｓとドレイン電極１８ｄを形成する。
【００１６】
次にステップＳ１８で、第２のリセス１５内の底部に、例えばＡｌを蒸着してゲート電極１８ｇを形成する。このようにして、この実施形態の電力用ＭＥＳＦＥＴを完成する。
【００１７】
図６に示したリセスが１段の構造の従来の電力用ＭＥＳＦＥＴにおける電子濃度分布を図７に示す。図７において横軸は深さ（μｍ）を、縦軸は単位体積当たりの電子濃度（ｉｏｎ／ｃｍ３）を示している。
【００１８】
点線７１は第１の不純物層６１の電子濃度分布であり、太線７２は第２の不純物層６３における電子濃度分布を示している。この従来の構造ではそのリセスの深さが１５００Åで、イオン注入を１００ｋｅＶ、ドーズ量６×１０１２ｃｍ−２の条件で行った場合である。
【００１９】
このときの、実効的な電子濃度分布を図８に示す。点線８１は第１の不純物層６１の電子濃度分布であり、太線８２は第２の不純物層６３における電子濃度分布を示している。実効的な電子濃度分布では、表面空乏層を考慮し表面電荷密度が１．０×１０１２ｃｍ−２であるときには、表面に近い方の電子が捕獲されるので、領域８５に示すように、表面に近い部分の電子を差し引いた分布となる。
【００２０】
一般に、各不純物層での抵抗値は、電子濃度が小さいほどおおきくなる。図８に示される両方向矢印８７は、第１の不純物層６１と第２の不純物層６３の濃度差を示している。この深さにおいて第１の不純物層６１の電子濃度は７×１０１６ｃｍ−２と小さい値でありここでの抵抗値は大きい。
【００２１】
一方、本発明の上記実施形態における電子濃度分布を図９、図１０に示す。図９において、細い点線９１は第１の不純物層１３の電子濃度分布であり、太い点線９２は第２の不純物層１６における電子濃度分布であり、太い実線は第３の不純物層１７における電子濃度分布を示している。
【００２２】
図１０における、細い点線１０１、太い点線１０２、太い実線１０３は、各々、第１の不純物層１３、第２の不純物層１６、第３の不純物層１７における実効的な電子濃度分布を示している。領域１０７、１０８は、第１の不純物層１３と第２の不純物層１６間、第２の不純物層１６と第３の不純物層１７間の電子濃度差を示しており、これらの差は従来の場合に比して小さく、濃度は大きいため抵抗値が小さくなっていることを示している。
【００２３】
この実施形態によれば、従来１つで形成されていたリセスの深さを２つのリセスの深さにより構成し、その後第２のイオン注入を行って第２の不純物層と第３の不純物層を形成しているので、抵抗値を小さくすることができる。
【００２４】
ところで、上記実施形態では、２段構造のリセスを形成していた。しかし本発明はこのような２段構造のリセスを設ける場合に限られず、エッチングを繰り返すことにより３段以上のリセスを構成するようにしてもよい。このように段数を増やせば、抵抗値を更に減らすことができる。
【００２５】
このようにリセスを３段以上の構造とする場合には、第１のイオン注入を行った後、３段以上のリセス形成した後、第２のイオン注入を行えばよい。この実施形態におけるゲート電極は、最も内側のリセス内に設けられる。
【００２６】
また本発明における第１、第２のイオン注入は、上記実施形態における条件に限られない。
【図面の簡単な説明】
【００２７】
【図１】本発明一実施形態の電力用ＭＥＳＦＥＴの製造工程を説明するための図。
【図２】本発明一実施形態の電力用ＭＥＳＦＥＴの製造工程において第１のイオン注入を行ったときの構造を示す図。
【図３】本発明一実施形態の電力用ＭＥＳＦＥＴの製造工程において、第２のリセス形成までを行ったときの構造を示す図。
【図４】本発明一実施形態の電力用ＭＥＳＦＥＴの製造工程において、第２、第３の不純物層形成までを行ったときの構造を示す図。
【図５】本発明一実施形態の電力用ＭＥＳＦＥＴの製造工程において、ゲート電極形成までを行ったときの構造を示す図。
【図６】リセスを有する従来の電力用ＭＥＳＦＥＴの構造を示す図。
【図７】図６に示した従来の電力用ＭＥＳＦＥＴの電子濃度分布の例を示す図。
【図８】図６に示した従来の電力用ＭＥＳＦＥＴの実効的な電子濃度分布の例を示す図。
【図９】本発明一実施形態の電力用ＭＥＳＦＥＴの電子濃度分布の例を示す図。
【図１０】本発明一実施形態の電力用ＭＥＳＦＥＴの実効的な電子濃度分布の例を示す図。
【符号の説明】
【００２８】
１１，６０・・・半絶縁性ＧａＡｓ基板
１２ａ，１２ｂ・・・オーム性接触層（Ｎ＋層）
１３，６１・・・第１の不純物層、
１４・・・第１のリセス、
１５・・・第２のリセス、
１６，６３・・・第２の不純物層、
１７・・・第３の不純物層、
１８ｓ，６５ｓ・・・ソース電極、
１８ｄ，６５ｄ・・・ドレイン電極、
１８ｇ，６５ｇ・・・ゲート電極。
【図１】
2008288432.tif 000003
【図２】
2008288432.tif 000004
【図３】
2008288432.tif 000005
【図４】
2008288432.tif 000006
【図５】
2008288432.tif 000007
【図６】
2008288432.tif 000008
【図７】
2008288432.tif 000009
【図８】
2008288432.tif 000010
【図９】
2008288432.tif 000011
【図１０】
2008288432.tif 000012