(57)【要約】【課題】装置の信頼性および製造効率を向上させる。【解決手段】アレイ基板１１と対向基板２１とが貼り合わされた液晶パネル１において、その厚みが減少するように薄板化処理を実施する。ここでは、アレイ基板１１が対向基板２１に対面している対面領域ＯＲから周囲へ露出するように延在している延在領域ＥＲを含んでおり、その延在領域ＥＲを支持する支持部材１１２ｓを、当該延在領域ＥＲにおいてアレイ基板１１と対向基板２１とが対面している面の側に形成した後に、この薄板化処理を実施する。【選択図】図６
2008083144.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と、前記第１基板に対面するように前記第１基板に貼り合わされている第２基板と、前記第１基板と前記第２基板との間に封入された液晶層とを有し、前記第１基板が前記第２基板に対面している対面領域から周囲へ延在している延在領域を含む液晶パネルの製造方法であって、
前記液晶パネルの厚みを減少させるように、前記貼り合わされた第１基板と第２基板とにおいて少なくとも前記第１基板について薄板化処理を実施する薄板化処理工程
を有し、
前記薄板化処理工程においては、前記延在領域を支持する支持部材を、当該延在領域において前記第１基板と前記第２基板とが対面している面の側に形成した後に、前記薄板化処理を実施する
液晶パネルの製造方法。
【請求項２】
前記第１基板と前記第２基板とのそれぞれは、ガラスを用いて形成されており、
前記支持部材は、ガラスを用いて形成されている、
請求項１に記載の液晶パネルの製造方法。
【請求項３】
前記支持部材は、硬度が、前記第１基板と前記第２基板との硬度に対して０．５倍以上，２倍以下である、
請求項２に記載の液晶パネルの製造方法。
【請求項４】
前記支持部材は、無アルカリガラスによって形成されている、
請求項２に記載の液晶パネルの製造方法。
【請求項５】
前記支持部材は、アルカリガラスによって形成されている、
請求項２に記載の液晶パネルの製造方法。
【請求項６】
前記支持部材を前記延在領域に形成する際においては、両面接着テープを用いて前記支持部材を前記延在領域に接着する
請求項１に記載の液晶パネルの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶パネルの製造方法に関する。特に、第１基板と、その第１基板に対面するように第１基板に貼り合わされている第２基板と、その第１基板と第２基板との間に封入された液晶層とを有し、その第１基板が第２基板に対面している対面領域から周囲へ延在している延在領域を含む液晶パネルについて、当該液晶パネルの厚みを減少させるように、その貼り合わされた第１基板と第２基板とにおいて少なくとも第１基板の表面に対して薄板化処理を実施する液晶パネルの製造方法に関する。
【背景技術】
【０００２】
液晶パネルは、薄型、軽量、低消費電力といった利点を有するため、携帯電話、デジタルスチルカメラ、デジタルビデオカメラ、パーソナルデジタルアシスタント（ＰＤＡ：Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）などのように、モバイル用途の電子機器において、多く使用されている。
【０００３】
液晶パネルにおいては、アレイ基板が対向基板に対面している対面領域から周囲へ露出するように延在している延在領域を含んでいる。この延在領域には、配線パッドが設けられており、たとえば、フレキシブルプリント基板が配線パッドに接続するように設置される。また、半導体チップが、この延在領域に、ＣＯＧ（Ｃｈｉｐ  ｏｎ  ｇｌａｓｓ）実装される。
【０００４】
この液晶パネルは、薄型化、軽量化のために、液晶パネルを構成しているガラス基板について薄板化処理が実施されている。ここでは、ケミカルエッチングやメカニカル研磨などの処理によって、この薄板化処理が実施される。たとえば、ガラス基板の厚さが０．５ｍｍ以下になるように薄板化処理が実施される。このような場合、大きい基板そのものを薄くすることが困難であり、また、切り出しや液晶の注入についても基板が薄い状態だと困難であるため、ある程度の厚さを保ったまま、液晶を注入・封止した後に、液晶パネルの状態で研磨をすることで、薄板化処理が実施される（たとえば、特許文献１，特許文献２，特許文献３参照）。
【０００５】
【特許文献１】特開２００３−８４２６５号公報
【特許文献２】特開平１１−１４２８２６号公報
【特許文献３】特開２００３−３２２８４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図８は、液晶パネル１に対して、薄板化処理を実施する様子を示す断面図である。
【０００７】
まず、図８（ａ）に示すように、アレイ基板１１と対向基板２１とが対面され、シール材Ｓで貼り合わされた液晶パネル１において、アレイ基板１１の延在領域ＥＲに形成されている配線パッド（図示無し）を保護するために、パッド保護材１１２を形成する。
【０００８】
ここでは、配線パッドを被覆するように、パッド保護材１１２を、その延在領域ＥＲに形成し、研磨にて使用する研磨剤などの異物が配線パッドに混入することを防止する。たとえば、樹脂膜にて、このパッド保護材１１２を形成する。
【０００９】
つぎに、図８（ｂ）に示すように、液晶パネル１について薄板化処理を実施する。
【００１０】
ここでは、たとえば、荒削り（ラッピング）と仕上げ研磨（ポリッシング）との処理を順次実施することによってアレイ基板１１と対向基板２１との表面を研磨する。つまり、液晶パネル１において、アレイ基板１１と対向基板２１とが対面している面に対して反対側の面を研磨する。これにより、当初の液晶パネル１の厚みＤ０が薄い厚みＤ１になるため、液晶パネル１を薄板化することができる。
【００１１】
具体的には、研磨用キャリアに液晶パネルをセットしたあと、上、下定磐を同時に回転させ、アレイ基板１１と対向基板２１との両面を同時に削っていく。
【００１２】
しかしながら、図８（ｂ）に示すように、アレイ基板１１については、上記の薄板化処理において延在領域ＥＲに応力が付加されるために、その延在領域ＥＲが対向基板２１側へ弓なり状に反り、延在領域ＥＲの厚みＤＴｅが、対面領域ＯＲの厚みＤＴｔよりも厚く形成される場合がある。
【００１３】
図９は、液晶パネル１について薄板化処理を実施した後に、アレイ基板１１の側面について撮影した光学顕微鏡写真を示す。図９において、図９（ａ）は、アレイ基板１１の対面領域ＯＲについての光学顕微鏡写真であり、図９（ｂ）は、アレイ基板１１の延在領域ＥＲについての光学顕微鏡写真である。
【００１４】
図９（ａ）に示すように、アレイ基板１１の対面領域ＯＲの厚みＤＴｔが１１０μｍに形成されたのに対し、図９（ｂ）に示すように、アレイ基板１１の延在領域ＥＲの厚みＤＴｅが１２５μｍに形成された。
【００１５】
このように、延在領域ＥＲが対向基板２１側へ反り、その延在領域ＥＲの厚みＤＴｅが厚く形成される場合があるために、所定の形状になるように薄板化処理を実施することが困難な場合がある。このため、たとえば、この延在領域ＥＲに半導体チップを搭載する場合には、その延在領域ＥＲに形成された配線パッドにその半導体チップを適正に接続することが困難な場合がある。よって、画像表示が実施できないなど、装置の信頼性および製造効率が低下する場合がある。
【００１６】
また、上記のように延在領域ＥＲが反ってしまったアレイ基板１１を含む液晶パネル１について、仕上げ研磨を実施する場合には、全体を均一に研磨できずに、研磨残りが生じて、その部分が白濁したような状態になる不具合が発生する場合がある。そして、白くなったままの状態であると、ガラス基板の強度が非常に弱くなると共に、半導体チップやフレキシブルプリント基板をパッド上に実装するときに、アライメントマークを認識することが困難になるなどの不具合が生じる場合がある。よって、装置の信頼性および製造効率が低下する場合がある。
【００１７】
したがって、本発明は、装置の信頼性および製造効率を向上可能な液晶パネルの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記の目的を達成するため、本発明の液晶パネルの製造方法は、第１基板と、前記第１基板に対面するように前記第１基板に貼り合わされている第２基板と、前記第１基板と前記第２基板との間に封入された液晶層とを有し、前記第１基板が前記第２基板に対面している対面領域から周囲へ延在している延在領域を含む液晶パネルの製造方法であって、前記液晶パネルの厚みを減少させるように、前記貼り合わされた第１基板と第２基板とにおいて少なくとも前記第１基板について薄板化処理を実施する薄板化処理工程を有し、前記薄板化処理工程においては、前記延在領域を支持する支持部材を、当該延在領域において前記第１基板と前記第２基板とが対面している面の側に形成した後に、前記薄板化処理を実施する。
【００１９】
本発明においては、貼り合わされた第１基板と第２基板とにおいて少なくとも第１基板について薄板化処理を実施する。ここでは、その延在領域を支持する支持部材を、当該延在領域において第１基板と第２基板とが対面している面の側に形成した後に、その薄板化処理を実施する。
【発明の効果】
【００２０】
本発明によれば、装置の信頼性および製造効率を向上可能な液晶パネルの製造方法を提供することができる。
【発明を実施するための最良の形態】
【００２１】
本発明にかかる実施形態の一例について説明する。
（構成）
図１，図２，図３は、本発明にかかる実施形態において製造される液晶パネル１を示す図である。
【００２２】
ここで、図１は、本発明にかかる実施形態において製造される液晶パネル１の全体構成を示す断面図である。また、図２は、本発明にかかる実施形態において製造される液晶パネル１の回路構成を示す回路図である。また、図３は、本発明にかかる実施形態において製造される液晶パネル１の一部を示す断面図である。
【００２３】
液晶パネル１は、アクティブマトリクス方式であり、図１に示すように、アレイ基板１１と、対向基板２１と、液晶層３１とを有する。
【００２４】
液晶パネル１の各部について順次説明する。
【００２５】
アレイ基板１１は、図１に示すように、基板であり、ガラスなどのように、光を透過する絶縁体により形成されている。たとえば、アレイ基板１１は、無アルカリガラスによって形成されている。また、詳細については後述するが、本実施形態においては、アレイ基板１１は、薄板化処理が実施され、厚みが、たとえば、０．３ｍｍ以下である。アレイ基板１１は、図１に示すように、一方の面が対向基板２１に間隔を隔てて対面しており、その対向基板２１に対面している対面領域ＯＲの周囲においてシール材Ｓによって対向基板２１に貼り付けられている。そして、このアレイ基板１１の対面領域ＯＲにおいては、図２に示した部材において、画素電極１０１と画素スイッチング素子１０２と保持容量素子１０３と走査配線２０１と信号配線２０２と保持容量配線２０３とゲートドライバ３０１とソースドライバ３０２とが形成されている。ここでは、図２に示すように、画素電極１０１と画素スイッチング素子１０２と保持容量素子１０３と走査配線２０１と信号配線２０２と保持容量配線２０３とが、液晶パネル１において画像表示が行われる画素領域ＰＲに形成されている。そして、ゲートドライバ３０１とソースドライバ３０２とが、その画素領域ＰＲの周辺領域に形成されている。この他に、アレイ基板１１は、図１に示すように、対向基板２１に対面している対面領域ＯＲから周囲へ露出するように延在している延在領域ＥＲを含み、その延在領域ＥＲには、ゲートドライバ３０１とソースドライバ３０２とに接続する配線パッド（図示無し）が形成されている。
【００２６】
対向基板２１は、図１に示すように、基板であり、アレイ基板１１と同様に、ガラスなどのように、光を透過する絶縁体により形成されている。たとえば、対向基板２１は、無アルカリガラスによって形成されている。また、詳細については後述するが、本実施形態においては、対向基板２１は、薄板化処理が実施され、厚みが、たとえば、０．３ｍｍ以下である。また、対向基板２１は、図１に示すように、一方の面がアレイ基板１１に間隔を隔てて対面しており、その対面領域ＯＲの周囲においてシール材Ｓによって貼り付けられている。そして、図３に示すように、そのアレイ基板１１に対面する面に、対向電極２３がＩＴＯなどの透明電極として形成されている。ここでは、複数の画素電極１０１に対応する共通電極として、画素領域ＰＲの全面を覆うようにベタ状に形成されている。また、カラーフィルタ層（図示無し）が、各画素電極１０１に対応するように形成されている。
【００２７】
液晶層３１は、図１に示すように、アレイ基板１１と対向基板２１との間に、たとえば、ツイストネマティック型の液晶が注入されている。ここでは、液晶層３１は、アレイ基板１１と対向基板２１とのそれぞれに設けられた配向膜（図示無し）によって、配向されている。そして、液晶層３１は、図２に示すように、画素電極１０１と対向電極２３とに接続されており、その画素電極１０１と対向電極２３との間にて印加される電圧に基づいて、その配向状態が変化する。これにより、液晶層３１は、光を透過させる光透過率が変化し、画像の表示が行われる。
【００２８】
アレイ基板１１に形成されている各部について説明する。
【００２９】
画素電極１０１は、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）などの光透過性の導電材料を用いて形成された透明電極であり、図２に示すように、画素領域ＰＲにおいて、複数がｘ方向とｙ方向とに並ぶようにマトリクス状に配置され、液晶層３１に接続する。
【００３０】
画素スイッチング素子１０２は、図２に示すように、画素領域ＰＲにおいて、複数の画素電極１０１のそれぞれに対応するように、ｘ方向とｙ方向とに複数がマトリクス状に配置されており、それぞれが各画素電極１０１に接続されている。また、図３に示すように、画素スイッチング素子１０２は、アレイ基板１１において対向基板２１に対面する側の面に、遮光膜１２と層間絶縁膜１３とを介するように形成されている。本実施形態においては、画素スイッチング素子１０２は、図３に示すように、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）であって、半導体層１４と、ゲート絶縁膜１０２ｘと、ゲート電極１０２ｇとを含む。画素スイッチング素子１０２は、たとえば、ポリシリコンを用いたＴＦＴであって、図３に示すように、半導体層１４とゲート絶縁膜１０２ｘとゲート電極１０２ｇとが、アレイ基板１１の側から順次形成されているトップゲート型であり、ＬＤＤ構造である。
【００３１】
具体的には、画素スイッチング素子１０２において、半導体層１４は、ポリシリコンであって、チャネル形成領域１０２ｃを挟むように第１および第２のソース・ドレイン領域１０２ａ，１０２ｂが一対で形成されている。ここでは、チャネル領域１０２ｃを挟むように形成された第１および第２のソース・ドレイン領域１０２ａ，１０２ｂにおいて、一方の第１のソース・ドレイン領域１０２ａは、信号配線２０２に接続され、他方の第２のソース・ドレイン領域１０２ｂは、画素電極１０１と保持容量素子１０３とに接続されている。
【００３２】
また、画素スイッチング素子１０２において、第１および第２のソース・ドレイン領域のそれぞれは、図３に示すように、第１および第２の不純物拡散領域１０２Ｆａ，１０２Ｆｂと、第１および第２の低濃度不純物領域１０２Ｌａ，１０２Ｌｂとをそれぞれ有する。ここで、第１および第２の不純物拡散領域１０２Ｆａ，１０２Ｆｂは、半導体層１４においてチャネル形成領域１０２ｃを挟む領域に不純物を拡散させることによって形成されている。そして、第１および第２の低濃度不純物領域１０２Ｌａ，１０２Ｌｂのそれぞれは、その第１および第２の不純物拡散領域１０２Ｆａ，１０２Ｆｂとチャネル形成領域１０２ｃとの間において、その第１および第２の不純物拡散領域１０２Ｆａ，１０２Ｆｂよりも低い不純物濃度になるように半導体層１４に不純物を拡散させることによって形成されている。
【００３３】
そして、画素スイッチング素子１０２において、ゲート絶縁膜１０２ｘは、図３に示すように、そのチャネル形成領域１０２ｃに対面するように形成されている。
【００３４】
また、ゲート電極１０２ｇは、図３に示すように、ゲート絶縁膜１０２ｘを介してチャネル形成領域１０２ｃに対応するように形成されており、図２に示すように、走査配線２０１に接続されている。
【００３５】
そして、画素スイッチング素子１０２は、走査配線２０１を介してゲートドライバ３０１からゲート電極１０２ｇに入力される走査信号によって駆動制御される。また、画素スイッチング素子１０２は、信号配線２０２を介してソースドライバ３０２から画素スイッチング素子１０２にデータ信号が供給される。そして、画素スイッチング素子１０２は、オン状態の場合には、データ信号を画素電極１０１と保持容量素子１０３とのそれぞれに供給する。
【００３６】
保持容量素子１０３は、図２に示すように、画素領域ＰＲにおいて、複数の画素電極１０１のそれぞれに対応するように、ｘ方向とｙ方向とのそれぞれに複数がマトリクス状に配置されている。そして、保持容量素子１０３は、液晶層３１による静電容量と並列になるように形成され、液晶層３１に印加されるデータ信号による電荷を保持する。また、図３に示すように、保持容量素子１０３は、画素スイッチング素子１０２と同様に、アレイ基板１１の面において信号配線２０２が形成される領域に対応するように形成されている。つまり、保持容量素子１０３は、アレイ基板１１の面の垂直方向において、信号配線２０２に対して、層間絶縁膜１６を介してオーバーラップするように形成されている。また、図３に示すように、保持容量素子１０３は、アレイ基板１１において対向基板２１に対面する側の面に、遮光膜１２と層間絶縁膜１３とを介するように、形成されている。そして、図３に示すように、保持容量素子１０３は、上部電極１０３ａと下部電極１０３ｂと誘電体膜１０３ｃとを有しており、下部電極１０３ｂと誘電体膜１０３ｃと上部電極１０３ａとがアレイ基板１１の側から順次形成されている。
【００３７】
具体的には、保持容量素子１０３において上部電極１０３ａは、ゲート電極１０２ｇと同様にして導電材料によって形成されており、保持容量配線２０３に接続されている。そして、下部電極１０３ｂは、図２に示すように、画素スイッチング素子１０２の第１および第２のソース・ドレイン領域１０２ａ，１０２ｂにおいて信号配線２０２が接続されていない側の第２のソース・ドレイン領域１０２ｂに接続されている。また、誘電体膜１０３ｃは、上部電極１０３ａと下部電極１０３ｂとが対面する間に、挟まれるように形成されている。
【００３８】
走査配線２０１は、図２に示すように、画素領域ＰＲにおいて、ｘ方向に延在して形成されており、そのｘ方向に並ぶ複数の画素スイッチング素子１０２に接続している。また、走査配線２０１は、ｙ方向に並ぶ複数の画素スイッチング素子１０２に対応するように、ｙ方向に間隔を隔てて並んで複数が形成されている。そして、走査配線２０１は、ゲートドライバ３０１に接続されており、ゲートドライバ３０１からの走査信号を、画素電極１０１の行を順次選択するように画素スイッチング素子１０２に供給する。
【００３９】
信号配線２０２は、図２に示すように、画素領域ＰＲにおいて、ｙ方向に延在して形成されており、ｙ方向に並ぶ複数の画素スイッチング素子１０２に接続している。また、信号配線２０２は、ｘ方向に並ぶ複数の画素スイッチング素子１０２に対応するように、ｘ方向に間隔を隔てて並んで複数が形成されている。そして、信号配線２０２は、走査信号が供給された画素スイッチング素子１０２を介してデータ信号を画素電極１０１に供給する。本実施形態においては、信号配線２０２は、図３に示すように、画素領域ＰＲにおいて画素スイッチング素子１０２に対面する領域を含むように形成されており、画素スイッチング素子１０２の第１のソース・ドレイン領域１０２ａに接続されている。
【００４０】
保持容量配線２０３は、図２に示すように、画素領域ＰＲにおいて、ｘ方向に延在して形成されており、ｘ方向に並ぶ複数の保持容量素子１０３に接続している。また、保持容量配線２０３は、ｙ方向に並ぶ複数の保持容量素子１０３に対応するように、ｙ方向に間隔を隔てて並んで複数が形成されている。そして、保持容量配線２０３は、保持容量素子１０３の反対側が対向電極２３に接続されている。
【００４１】
（製造方法）
以下より、上記の液晶パネル１の製造方法について説明する。
【００４２】
図４は、本発明にかかる実施形態において、液晶パネル１に対して薄板化処理を実施する際のフロー図である。
【００４３】
まず、図４に示すように、支持部材１１２ｓを形成する（Ｓ１１）。
【００４４】
図５は、本発明にかかる実施形態において、支持部材を形成する様子を示す図である。図５において、図５（ａ）は、液晶パネル１の正面図であり、図５（ｂ）は、側面図である。
【００４５】
ここでは、アレイ基板１１と対向基板２１とに各部を形成した後に、図５（ａ）と図５（ｂ）とに示すように、アレイ基板１１と対向基板２１とを対面させて貼り合わせる。その後、そのアレイ基板１１と対向基板２１とが対面されて貼り合わされた液晶パネル１において、アレイ基板１１の延在領域ＥＲに、その延在領域ＥＲを支持する支持部材１１２ｓを、アレイ基板１１と対向基板２１とが対面している面の側に形成する。
【００４６】
具体的には、上述したように各部が形成されたアレイ基板１１と対向基板２１とを、互いを対面させ、シール材Ｓを用いて貼り合わされる。
【００４７】
その後、図５（ａ）と図５（ｂ）とに示すように、アレイ基板１１において配線パッドが形成された延在領域ＥＲに、両面接着テープ１１３を用いて、支持部材１１２ｓを接着する。本実施形態においては、ガラスを用いて形成されている支持部材１１２ｓを用いる。たとえば、無アルカリガラスであって、硬度が、アレイ基板１１の硬度に対して０．５倍以上，２倍以下であるものを用いる。支持部材１１２ｓの硬度が、アレイ基板１１の硬度に対して０．５倍未満である場合には、支持剤無しで研磨したように、パッド部（延在領域ＥＲ）裏面の研磨が不十分となり、パッド部（延在領域ＥＲ）の端が、特に厚くなってしまう等の不具合が生じる場合があり、アレイ基板１１の硬度に対して２倍を超える場合には、逆にパッド部（延在領域ＥＲ）が削られ過ぎて、パッド部（延在領域ＥＲ）が薄くなってしまうといったこと等の不具合が生じる場合があるためである。
【００４８】
また、この支持部材１１２ｓとしては、延在領域ＥＲにおいて両面接着テープ１１３を用いて接着した際の全体の厚さが、対面領域ＯＲにおいてアレイ基板１１と対向基板２１とが貼り合わされた際の全体の厚さと同じになるような形状のものを用いる。すなわち、アレイ基板１１と対向基板２１とが対面する方向において、延在領域ＥＲでの厚さと、対面領域ＯＲでの厚さとが同じになるような厚みを有する支持部材１１２ｓと両面接着テープ１１３とを選択して使用する。
【００４９】
つぎに、図４に示すように、第１の研磨処理を実施する（Ｓ２１）。
【００５０】
ここでは、「ラップ（ｌａｐ）」、すなわち、「荒削り」を実施する。本実施形態においては、アレイ基板１１と対向基板２１とのそれぞれの表面を同時に研磨する。つまり、貼り合わされたアレイ基板１１と対向基板２１とにおいて互いに対面している面に対して反対側の面の両面を同時に研磨する。
【００５１】
具体的には、アレイ基板１１と対向基板２１とが対面している面に対して反対側の面に、スラリーを供給し、そのスラリーが供給された表面に研磨パッドを加圧して接触させる。そして、その研磨パッドを、そのスラリーが供給された表面に沿うように回転駆動させることによって、研磨処理を実施する。
【００５２】
図６は、本発明にかかる実施形態において、第１の研磨処理を実施する様子を模式的に示す側面図である。
【００５３】
図６に示すように、研磨用キャリアに液晶パネルをセットしたあと、上部定盤２０１と、下部定盤２０２とを同時に回転させ、アレイ基板１１と対向基板２１との両面を同時に削っていく。
【００５４】
ここでは、図６に示すように、上部定盤２０１と下定盤２０２とによって挟持されているアレイ基板１１と対向基板２１とは、互いが対面する方向において、延在領域ＥＲでの厚さと、対面領域ＯＲでの厚さとが同じであるために、延在領域ＥＲと対面領域ＯＲとにおいては、略同じ圧力で圧着された状態になる。このため、延在領域ＥＲと対面領域ＯＲとにおいては、均一に研磨がされる。
【００５５】
つぎに、図４に示すように、支持部材１１２ｓを除去する（Ｓ３１）。
【００５６】
ここでは、前述したように、アレイ基板１１の延在領域ＥＲに両面接着テープ１１３で接着された支持部材１１２ｓを剥離する。また、これと共に、その両面接着テープ１１３も延在領域ＥＲから剥離して除去する。
【００５７】
つぎに、図４に示すように、第２の研磨処理を実施する（Ｓ４１）。
【００５８】
ここでは、「ポリッシュ（ｐｏｌｉｓｈ）」、すなわち、「仕上げ研磨」を実施する。具体的には、第１の研磨処理と同様に、アレイ基板１１と対向基板２１とのそれぞれの表面を研磨する。たとえば、鏡面になるように、片側２０μｍ、研磨する。そして、最終的なガラス厚として、たとえば片側０．１ｍｍ、両側で０．２ｍｍのガラス厚を実現する。そのため、荒削りについては、最終的なガラスに比べて、２０μｍ＋２０μｍ厚くしておく。
【００５９】
その後、スクライブ処理を実施後、アレイ基板１１と対向基板２１との間のギャップに液晶層３１を注入する。そして、液晶パネルを駆動させる駆動回路や、偏光板、バックライトなどの周辺機器を実装して液晶表示装置を完成する。
【００６０】
以上のように、本実施形態においては、アレイ基板１１と対向基板２１とが貼り合わされた液晶パネル１において、その厚みが減少するように薄板化処理を実施する。ここでは、アレイ基板１１が対向基板２１に対面している対面領域ＯＲから周囲へ露出するように延在している延在領域ＥＲを含んでおり、その延在領域ＥＲを支持する支持部材１１２ｓを、当該延在領域ＥＲにおいてアレイ基板１１と対向基板２１とが対面している面の側に形成した後に、この薄板化処理を実施する。すなわち、１枚ガラスとなっている部分に、支持部材１１２ｓを取り付けて研磨する。このため、本実施形態においては、上述したように、薄板化処理を実施する際には、この支持部材１１２ｓによって、延在領域ＥＲと対面領域ＯＲとにおいて略同じ圧力で研磨されることになるため、延在領域ＥＲと対面領域ＯＲとにおいて均一に薄板化処理が実施される。
【００６１】
図７は、本発明にかかる実施形態において、アレイ基板１１と対向基板２１との両者の表面を研磨した様子を示す光学顕微鏡写真である。
【００６２】
図７に示すように、アレイ基板１１においては、対面領域ＯＲと、延在領域ＥＲとの両者が均一になるように研磨されている。
【００６３】
このように、本実施形態は、薄板化処理を実施する際に延在領域ＥＲと対面領域ＯＲとの間において略同じ圧力で研磨が実施されるように、支持部材１１２ｓに延在領域ＥＲを支持させているため、延在領域ＥＲが対向基板２１側へ反り、その延在領域ＥＲの厚みＤＴｅが厚く形成される不具合が発生することを防止することができ、所定の形状になるように薄板化処理を実施することが容易である。このため、この延在領域ＥＲに半導体チップを搭載する場合には、その延在領域ＥＲに形成された配線パッドにその半導体チップを適正に接続することが容易にできる。したがって、本実施形態は、画像表示が実施できないなど、装置の信頼性および製造効率が低下することを防止でき、装置の信頼性および製造効率を向上することができる。
【００６４】
また、本実施形態においては、アレイ基板１１と対向基板２１と同様に、支持部材１１２ｓに無アルカリガラスを用いている。このように、本実施形態は、アレイ基板１１と対向基板２１と同質な材料で、支持部材１１２ｓを設けているために、研磨レートが略同等になり、均一に薄板化処理が実施できるため、装置の信頼性および製造効率が低下することを防止でき、装置の信頼性および製造効率を向上することができる。
【００６５】
なお、上記の実施形態において、液晶パネル１は、本発明の液晶パネルに相当する。また、上記の実施形態において、本発明のアレイ基板１１は、本発明の第１基板に相当する。また、上記の実施形態において、本発明の対向基板２１は、本発明の第２基板に相当する。また、上記の実施形態において、本発明の液晶層３１は、本発明の液晶層に相当する。また、上記の実施形態において、本発明の支持部材１１２ｓは、本発明の支持部材に相当する。また、上記の実施形態において、本発明の両面接着テープ１１３は、本発明の両面接着テープに相当する。また、上記の実施形態において、本発明の対面領域ＯＲは、本発明の対面領域に相当する。また、上記の実施形態において、本発明の延在領域ＥＲは、本発明の延在領域に相当する。
【００６６】
また、本発明の実施に際しては、上記した実施形態に限定されるものではなく、種々の変形形態を採用することができる。
【００６７】
たとえば、支持部材としては、無アルカリガラスの他、アルカリガラスを用いても良い。アルカリガラスを用いる場合には、特に、コストの観点や、使いやすさの観点において、好適である。また、無アルカリガラス、アルカリガラスのような無機材料の他、樹脂のような有機材料を用いても良い。この場合、樹脂自身を延在領域ＥＲに接着させた後に硬貨することで、支持部材として機能するようにすることが好ましい。
【００６８】
また、たとえば、上記の実施形態に示した工程順序にて、液晶パネルを製造する場合に限られない。たとえば、上記の工程を実施する前に、基板全体で研磨またはエッチングで薄くしてからパネル毎に、上記の工程を実施しても良い。具体的には、ガラス基板を張り合わせた状態では、１．４ｍｍ厚であるが、まず、半分の０．７ｍｍ厚（０．３５ｍｍ×２）までエッチングする。その後、ガラスを切り出し、液晶を注入する。そして、上記の工程にて、０．２ｍｍ厚（０．１ｍｍ×２）まで研磨しても良い。
【００６９】
また、たとえば、上記の実施形態においては、アレイ基板１１と対向基板２１との両面のそれぞれを同時に研磨することによって薄板化処理を実施しているが、これに限らない。たとえば、片面ごとに研磨してもよい。また、アレイ基板１１のみについて、薄板化処理を実施する場合においても、好適な効果を得ることができる。
【図面の簡単な説明】
【００７０】
【図１】図１は、本発明にかかる実施形態において製造される液晶パネルの構成を示す断面図である。
【図２】図２は、本発明にかかる実施形態において製造される液晶パネルの回路構成を示す回路図である。
【図３】図３は、本発明にかかる実施形態において製造される液晶パネルの一部を示す断面図である。
【図４】図４は、本発明にかかる実施形態において、液晶パネルに対して薄板化処理を実施する際のフロー図である。
【図５】図５は、本発明にかかる実施形態おいて、支持部材を形成する様子を示す図である。
【図６】図６は、本発明にかかる実施形態において、第１の研磨処理を実施する様子を示す側面図である。
【図７】図７は、本発明にかかる実施形態において、アレイ基板と対向基板との両者の表面を研磨した様子を示す光学顕微鏡写真である。
【図８】図８は、液晶パネルに対して、薄板化処理を実施する様子を示す断面図である。
【図９】図９は、液晶パネルについて薄板化処理を実施した後に、アレイ基板の側面について撮影した光学顕微鏡写真を示す。
【符号の説明】
【００７１】
１…液晶パネル（液晶パネル）、１１…アレイ基板（第１基板）、１４…半導体層、１６…層間絶縁膜、２１…対向基板（第２基板）、３１…液晶層（液晶層）、２３…対向電極、１０１…画素電極、１０２…画素スイッチング素子、１０２ｘ…ゲート絶縁膜、１０２ｇ…ゲート電極、１０２ｃ…チャネル形成領域、１０２ａ…第１のソース・ドレイン領域、１０２ｂ…第２のソース・ドレイン領域、１０２Ｆａ…第１の不純物拡散領域、１０２Ｆｂ…第２の不純物拡散領域、１０２Ｌａ…第１の低濃度不純物領域、１０２Ｌｂ…第２の低濃度不純物領域、１０３…保持容量素子、１０３ａ…上部電極、１０３ｂ…下部電極、１０３ｃ…誘電体膜、１１２ｓ…支持部材（支持部材）、１１３…両面接着テープ（両面接着テープ）、２０１…走査配線、２０２…信号配線、２０３…保持容量配線、３０１…ゲートドライバ、３０２…ソースドライバ、ＰＲ…画素領域、ＯＲ…対面領域（対面領域）、ＥＲ…延在領域（延在領域）
【図１】
2008083144.tif 000003
【図２】
2008083144.tif 000004
【図３】
2008083144.tif 000005
【図４】
2008083144.tif 000006
【図５】
2008083144.tif 000007
【図６】
2008083144.tif 000008
【図８】
2008083144.tif 000009
【図７】
2008083144.tif 000010
【図９】
2008083144.tif 000011