(57)【要約】【課題】  トランジスタを駆動する回路において、トランジスタがターンオフする過渡期に存在するサージ電圧とターンオフ損失の間のトレードオフ関係を打破すること。【解決手段】  駆動回路１０は、トランジスタ３０のゲート抵抗の抵抗値を調整する調整回路２０を備えている。調整回路２０は、トランジスタ３０の負のゲート電流Ig(-)の電流値に基づいて、トランジスタ３０のゲート抵抗の抵抗値を調整する。このため、駆動回路１０は、トランジスタ３０がターンオフする過渡期の序盤でドレイン電流を急峻に変動させ、ターンオフの過渡期の終盤でドレイン電流を緩慢に変動させることができる。【選択図】  図１
2008035068.tif 000002
【特許請求の範囲】
【請求項１】
トランジスタを駆動する回路であり、
そのトランジスタのゲート電流の電流値に基づいて、そのトランジスタのゲート抵抗の抵抗値を調整する調整回路を備えていることを特徴とする駆動回路。
【請求項２】
調整回路は、設定されたゲート電流の閾値に基づいて、トランジスタのゲート抵抗の抵抗値を調整することを特徴とする請求項１の駆動回路。
【請求項３】
調整回路は、トランジスタのゲート電極に蓄積していた電荷が放電されるときのゲート電流の電流値に基づいて、トランジスタのゲート抵抗の抵抗値を調整することを特徴とする請求項１又は２の駆動回路。
【請求項４】
固定抵抗体とダイオードを介してトランジスタのゲート電極に電気的に接続している駆動電圧生成回路をさらに備えており、
そのダイオードは、アノードが駆動電圧生成回路側に接続しており、カソードがトランジスタのゲート電極側に接続していることを特徴とする請求項３の駆動回路。
【請求項５】
請求項４のダイオードと調整回路は、トランジスタと同一の半導体基板内に形成されていることを特徴とする請求項４の駆動回路。
【請求項６】
調整回路は、ゲート電流の電流値の絶対値が大きいときにゲート抵抗の抵抗値を小さくし、ゲート電流の電流値の絶対値が小さいときにゲート抵抗の抵抗値を大きくすることを特徴とする請求項３〜５のいずれかの駆動回路。
【請求項７】
調整回路は、調整用トランジスタと、その調整用トランジスタのオン抵抗よりも抵抗値が大きい抵抗体を有しており、
抵抗体は、調整用トランジスタのゲート電極と入力電極の間に設けられているとともに、その一端がトランジスタのゲート電極に接続しており、
調整用トランジスタは、抵抗体の両端に発生する電圧差によってオン・オフし、
前記ゲート電流は、電流値の絶対値が大きいときに調整用トランジスタがオンすることによって調整用トランジスタを通過し、電流値の絶対値が小さいときに調整用トランジスタがオフすることによって抵抗体を通過することを特徴とする請求項６の駆動回路。
【請求項８】
調整用トランジスタが、ｐ型の電界効果型のトランジスタであり、
調整用トランジスタのソース電極が、抵抗体の一端とトランジスタのゲート電極の間に接続しており、
調整用トランジスタのドレイン電極が、接地電位に固定されていることを特徴とする請求項７の駆動回路。
【請求項９】
調整用トランジスタが、ｎ型の電界効果型のトランジスタであり、
調整用トランジスタのゲート電極及びドレイン電極が、抵抗体の一端とトランジスタのゲート電極の間に接続していることを特徴とする請求項７の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、トランジスタを駆動する回路に関する。
【背景技術】
【０００２】
負荷に接続されたトランジスタのオン・オフを切替えることによって、負荷に電力を供給する状態と電力を供給しない状態を切替える回路が知られている。例えば、インバータ回路は、トランジスタのオン・オフを切替えることによって直流電力を交流電力に変換し、その交流電力をモータに供給する。この種の回路のトランジスタのオン・オフは、そのトランジスタのゲート電極（又はベース電極）に接続している駆動回路で制御される。
【０００３】
図１５に、この種のトランジスタに電界効果型のトランジスタが用いられた場合の動作波形図を示す。駆動回路は、駆動電圧Vinをトランジスタのゲート電極に供給することによって、トランジスタのオン・オフを切替える。
まず、トランジスタがターンオンする過渡期に関して説明する。駆動電圧Vinがローからハイになると、トランジスタのゲート電極に向けて正のゲート電流Igが流れ、ゲート電極に電荷が蓄積される。ゲート電極に電荷が蓄積されると、トランジスタのゲート・ソース間電圧Vgsが上昇する。ゲート・ソース間電圧Vgsが上昇すると、トランジスタのドレインからソースに向けてドレイン電流Idが流れ始め、ドレイン・ソース間電圧Vdsが減少する。これらの過程を経て、トランジスタはオフからオンに移行する。
次に、トランジスタがターンオフする過渡期Ｔ１００に関して説明する。駆動電圧Vinがハイからローになると、ゲート電極に蓄積していた電荷が放電し、ゲート電極から駆動回路に向けて負のゲート電流Igが流れ、ゲート・ソース間電圧Vgsが減少する。ゲート・ソース間電圧Vgsが減少すると、ドレイン電流Idも減少し、ドレイン・ソース間電圧Vdsが上昇する。これらの過程を経て、トランジスタはオンからオフに移行する。
【０００４】
図１５に示すように、トランジスタがターンオフする過渡期Ｔ１００の終盤では、ドレイン・ソース間電圧Vdsにサージ電圧が発生している。このサージ電圧は、急峻に変動するドレイン電流Idと回路中に寄生しているインダクタンスによって引き起こされる。
このサージ電圧の増大を抑えるためには、ドレイン電流Idを緩やかに変動させれば良い。例えば、トランジスタのゲート抵抗を大きくすれば、ゲート電極に蓄積していた電荷が放電する速度が減少し、負のゲート電流Igが緩やかに流れる。この結果、ドレイン電流Idも緩やかに減少し、サージ電圧の増大を抑えることができる。しかし、トランジスタのドレイン電流Idが緩やかに減少すると、トランジスタがターンオフするのに要する時間が増大し、ターンオフ損失が増大してしまう。即ち、この種のトランジスタには、ターンオフの過渡期Ｔ１００において、サージ電圧とターンオフ損失の間にトレードオフ関係が存在する。
【０００５】
このトレードオフ関係を打破するためには、ターンオフの過渡期Ｔ１００の序盤でドレイン電流Idを急峻に変動させ、過渡期Ｔ１００の終盤でドレイン電流Idを緩慢に変動させるのが望ましい。過渡期Ｔ１００の序盤でドレイン電流Idを急峻に変動させれば、ターンオフに要する時間を短縮することができる。この結果、ターンオフ損失を低く抑えることができる。また、過渡期Ｔ１００の終盤でドレイン電流Idを緩慢に変動させれば、サージ電圧の増大を抑えることができる。
【０００６】
特許文献１には、バイポーラ型のトランジスタを駆動する回路が開示されている。なお、特許文献１の駆動回路に係る技術思想は、電界効果型のトランジスタを駆動する場合にも利用することができる。
特許文献１の駆動回路は、ゲート電極に接続している２つの抵抗体を備えている。この駆動回路によると、ターンオフの過渡期の序盤では、ゲート電極からの負のゲート電流が２つの抵抗体を介して流れる。一方、ターンオフの過渡期の終盤では、ゲート電極からの負のゲート電流が、一方の抵抗体が遮断されることによって他方の抵抗体のみを介して流れる。
【０００７】
特許文献１の駆動回路を利用すれば、ターンオフの過渡期の序盤で負のゲート電流を急峻に変動させることによって、ドレイン電流を急峻に変動させ、ターンオフに要する時間を短縮することができ得る。さらに、この駆動回路を利用すれば、ターンオフの過渡期の終盤で負のゲート電流を緩慢に変動させることによって、ドレイン電流を緩慢に変動させ、サージ電圧の増大を抑えることができ得る。
【０００８】
【特許文献１】特開平１−１８３２１４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１の駆動回路では、一方の抵抗体を遮断するタイミングが、回路中に組み込まれているコンデンサと抵抗体の時定数で予め設定されている。このため、特許文献１の駆動回路では、ターンオフが繰返し実行されると、一方の抵抗体を遮断するタイミングが、ターンオフの序盤と終盤を決定するタイミングから外れる事態が発生してしまう。予め設定されたタイミングで制御する手法は、トランジスタの動作に同調することができない。このため、特許文献１の駆動回路では、サージ電圧やターンオフ損失の増大を確実に抑えることができない。
本発明は、トランジスタが動作している状態を観測しながら、トランジスタのゲート抵抗の抵抗値を調整する技術を提供することを目的としている。なお、上記では、ターンオフする過渡期を中心に本発明の課題を説明してきたが、ターンオンする過渡期においても、トランジスタが動作している状態を観測しながらゲート抵抗の抵抗値を調整したい局面が多く存在する。本発明は、ターンオフとターンオンのいずれの過渡期においても有用な結果が得られる技術を提供する。
【課題を解決するための手段】
【００１０】
本発明者らは、トランジスタのゲート電流に着目した。トランジスタのゲート電流は、ターンオン又はターンオフの過渡期において、その電流値の大きさが経時的に変動している。このため、トランジスタのゲート電流の電流値の大きさを指標にすれば、トランジスタが動作している状態を観測することができる。トランジスタのゲート電流の電流値の大きさを指標にすれば、トランジスタの動作に同調しながらゲート抵抗の抵抗値を調整することができる。
即ち、本発明は、トランジスタを駆動する回路に具現化することができる。本発明の駆動回路は、トランジスタのゲート電流の電流値に基づいて、そのトランジスタのゲート抵抗の抵抗値を調整する調整回路を備えていることを特徴としている。
【００１１】
本発明の調整回路は、設定されたゲート電流の閾値に基づいて、トランジスタのゲート抵抗の抵抗値を調整することが好ましい。
上記の調整回路では、ゲート電流の所定の電流値が閾値として設定されている。上記の調整回路では、その閾値に基づいてゲート抵抗の抵抗値を調整する。したがって、上記の調整回路を有する駆動回路は、ターンオフの過渡期の序盤と終盤を正確に区別してトランジスタを駆動させることができる。
【００１２】
本発明の調整回路は、トランジスタのゲート電極に蓄積していた電荷が放電されるときのゲート電流の電流値に基づいて、トランジスタのゲート抵抗の抵抗値を調整することが好ましい。この調整回路を有する駆動回路は、電界効果型のトランジスタを駆動する。
上記の調整回路によると、トランジスタがターンオフするときの動作に同調しながら、トランジスタのゲート抵抗の抵抗値を調整することができる。トランジスタがターンオフするときの特性を改善することができる。
【００１３】
本発明の駆動回路は、固定抵抗体とダイオードを介してトランジスタのゲート電極に電気的に接続している駆動電圧生成回路をさらに備えているのが好ましい。そのダイオードは、アノードが駆動電圧生成回路側に接続しており、カソードがトランジスタのゲート電極側に接続している。また、そのダイオードとゲート抵抗を調整する調整回路が、トランジスタと同一の半導体基板内に形成されていることが好ましい。
駆動電圧生成回路からのオン電圧信号は、固定抵抗体でゲート電流に変換され、トランジスタのゲート電極に電荷を供給する。これにより、本発明の駆動回路は、トランジスタをオン状態に移行する。さらに、トランジスタがオフに移行するときに、トランジスタのゲート電極に蓄積していた電荷は、ダイオードによって固定抵抗体に流れる経路が遮断され、調整回路に向けて負のゲート電流として流れることができる。調整回路は、その負のゲート電流に基づいて、トランジスタのゲート抵抗の抵抗値を調整することができる。
【００１４】
本発明の調整回路は、ゲート電流の電流値の絶対値が大きいときにゲート抵抗の抵抗値を小さくし、ゲート電流の電流値の絶対値が小さいときにゲート抵抗の抵抗値を大きくすることが好ましい。
この調整回路が設けられていると、トランジスタがターンオフする過渡期において、ゲート電流の電流値の絶対値が大きくなる序盤では、ゲート抵抗を小さくして電荷を素早く放電することができる。一方、ゲート電流の電流値の絶対値が小さくなる終盤では、ゲート抵抗を大きくして電荷をゆっくりと放電することができる。したがって、本発明の駆動回路は、ターンオフの過渡期の序盤において、トランジスタを流れるドレイン電流を急峻に変動させ、ターンオフに要する時間を短縮することができる。さらに、本発明の駆動回路は、ターンオフの過渡期の終盤において、トランジスタを流れるドレイン電流を緩慢に変動させ、サージ電圧の増大を抑えることができる。本発明の駆動回路によると、サージ電圧とターンオフ損失の間に存在するトレードオフ関係を打破することができる。
【００１５】
本発明の調整回路は、調整用トランジスタと、その調整用トランジスタのオン抵抗よりも抵抗値が大きい抵抗体を有しているのが好ましい。その抵抗体は、調整用トランジスタのゲート電極と入力電極の間に設けられているとともに、その一端がトランジスタのゲート電極に接続している。このため、調整用トランジスタは、抵抗体の両端に発生する電圧差によってオン・オフする。トランジスタのゲート電流は、電流値の絶対値が大きいときに調整用トランジスタがオンすることによって調整用トランジスタを通過し、電流値の絶対値が小さいときに調整用トランジスタがオフすることによって抵抗体を通過する。
上記の駆動回路によると、トランジスタがターンオフする過渡期において、ゲート電流の電流値の絶対値が大きくなる序盤では、抵抗体の両端に発生する電圧差によって調整用トランジスタがオンし、ゲート電流が調整用トランジスタを介して流れる。調整用トランジスタのオン抵抗は小さいので、トランジスタのゲート電極に蓄積していた電荷を素早く放電することができる。一方、ゲート電流の電流値の絶対値が小さくなる終盤では、抵抗体の両端に発生する電圧差が小さくなり調整用トランジスタがオフし、ゲート電流が抵抗体を介して流れる。抵抗体の抵抗値は大きいので、トランジスタのゲート電極に蓄積していた電荷をゆっくりと放電することができる。この結果、本発明の駆動回路によると、サージ電圧とターンオフ損失の間に存在するトレードオフ関係を打破することができる。
【００１６】
本発明の調整用トランジスタは、ｐ型の電界効果型トランジスタであってもよい。この場合、調整用トランジスタのソース電極が、抵抗体の一端とトランジスタのゲート電極の間に接続している。さらに、調整用トランジスタのドレイン電極が、接地している。
【００１７】
本発明の調整用トランジスタは、ｎ型の電界効果型トランジスタであってもよい。この場合、調整用トランジスタのゲート電極及びドレイン電極が、抵抗体の一端とトランジスタのゲート電極の間に接続している。
【発明の効果】
【００１８】
本発明の駆動回路は、トランジスタの動作の状態を良好に反映しているゲート電流に基づいてトランジスタのゲート抵抗の抵抗値を調整する。このため、本発明の駆動回路は、トランジスタの動作に同調してゲート抵抗の抵抗値を調整することができる。
【発明を実施するための最良の形態】
【００１９】
本発明の好ましい形態を列記する。
（第１形態）  本発明の駆動回路は、電界効果型のトランジスタを駆動する。
（第２形態）  調整用トランジスタは、ｐ型のMOSFETである。この場合、p-MOSFETのソース電極とゲート電極の間には、p-MOSFETのオン抵抗よりも抵抗値が大きい抵抗体が設けられている。さらに、p-MOSFETのソース電極はトランジスタのゲート電極に接続しており、p-MOSFETのドレイン電極は接地しており、p-MOSFETのゲート電極は駆動電圧生成回路に接続している。
（第３形態）  調整用トランジスタは、ｎ型のMOSFETである。この場合、n-MOSFETのソース電極とゲート電極の間には、n-MOSFETのオン抵抗よりも抵抗値が大きい抵抗体が設けられている。さらに、n-MOSFETのゲート電極とドレイン電極はトランジスタのゲート電極に接続しており、n-MOSFETのソース電極は駆動電圧生成回路に接続している。
【実施例】
【００２０】
図１に、電界効果型のトランジスタ３０を駆動するための駆動回路１０の回路図を示す。トランジスタ３０は、負荷４０とグランド（GND）の間に接続されている。トランジスタ３０と負荷４０の間には、配線等の寄生インダクタンスが接続されている。駆動回路１０は、矩形波の駆動電圧Vinをトランジスタ３０のゲート電極Ｇに供給し、その駆動電圧Vinに基づいてトランジスタ３０のオン・オフを切替える。駆動回路１０は、トランジスタ３０のオン・オフを切替えることによって、電圧供給源５０の直流電圧Vddを負荷４０に供給する状態と供給しない状態を切替える。
【００２１】
駆動回路１０は、駆動電圧生成回路１２と、第３抵抗体Rg3（固定抵抗体の一例）と、ダイオードＤ２０と、調整回路２０を備えている。駆動電圧生成回路１２は、第３抵抗体Rg3とダイオードＤ２０を介してトランジスタ３０のゲート電極Ｇに電気的に接続している。ダイオードＤ２０のアノードは、駆動電圧生成回路１２側に接続しており、カソードはトランジスタ３０のゲート電極Ｇ側に接続している。ダイオードＤ２０と調整回路２０は、駆動電圧生成回路１２とトランジスタ３０の間に、並列回路を構成している。調整回路２０は、ゲート電流検出手段２２と、スイッチ手段SWと、第１抵抗体Rg1と、第２抵抗体Rg2と第２のダイオードＤ２２を備えている。第１抵抗体Rg1の抵抗値は、第２抵抗体Rg2の抵抗値よりも小さい。第２ダイオードＤ２２のアノードはトランジスタ３０のゲート電極Ｇ側に接続しており、カソードは駆動電圧生成回路１２側に接続している。
【００２２】
ゲート電流検出手段２２は、トランジスタ３０のゲート電極Ｇに蓄積していた電荷が放電するときの負のゲート電流Ig(-)を検出し、その負のゲート電流Ig(-)の電流値に基づいてスイッチ手段SWの開閉を切替える。ゲート電流検出手段２２は、負のゲート電流Ig(-)の電流値の絶対値が大きいときにスイッチ手段SWを閉鎖し、負のゲート電流Ig(-)の電流値の絶対値が小さいときにスイッチ手段ＳＷを開放する。
【００２３】
図２に、トランジスタ３０の動作波形図を示す。
まず、トランジスタ３０がターンオンする過渡期に関して説明する。駆動電圧Vinがローからハイになると、駆動電圧Vinは、第３抵抗体Rg3で正のゲート電流Ig(+)に変換される。正のゲート電流Ig(+)は、第２ダイオードＤ２２が逆方向に設けられているので、ダイオードＤ２０を介してトランジスタ３０のゲート電極Ｇに供給される。トランジスタ３０のゲート電極Ｇに正のゲート電流Ig(+)が供給されると、ゲート電極Ｇに電荷が蓄積される。ゲート電極Ｇに電荷が蓄積されると、トランジスタ３０のゲート・ソース間電圧Vgsが上昇する。ゲート・ソース間電圧Vgsが上昇すると、トランジスタ３０のドレイン電極ＤからソースＳに向けてドレイン電流Idが流れ始め、ドレイン・ソース間電圧Vdsが減少する。これらの過程を経て、トランジスタ３０はオフからオンに移行する。
【００２４】
次に、トランジスタ３０がターンオフする過渡期Ｔ１０に関して説明する。駆動電圧Vinがハイからローになると、ゲート電極Ｇに蓄積していた電荷が放電する。電荷の放電に伴う負のゲート電流Ig(-)は、ダイオードＤ２０が設けられているので、ゲート電流検出手段２２に向けて流れる。負のゲート電流Ig(-)の電流値の絶対値は、ターンオフした過渡期Ｔ１０の序盤Ｔ１２において徐々に増大する。ゲート電流検出手段２２は、負のゲート電流Ig(-)の電流値の絶対値を検出し、その絶対値が所定の閾値を越えると（電流値が閾値を下回ると）スイッチ手段SWを閉鎖する。このため、負のゲート電流Ig(-)は、抵抗値の小さい第１抵抗体Rg1を介してグランドGNDに流れる。スイッチ手段SWが閉鎖すると、トランジスタ３０がターンオフする過渡期Ｔ１０の序盤Ｔ１２において、負のゲート電流Ig(-)は、その電流値の絶対値が急激に大きくなるように挙動する。このため、調整回路２０は、ターンオフの過渡期Ｔ１０の序盤Ｔ１２において、トランジスタ３０のゲート電極Ｇから電荷を素早く放電するように働く。この結果、ターンオフの過渡期Ｔ１０の序盤Ｔ１２でターンオフに要する時間を短縮することができる。場合によっては、図２に示すように、従来の駆動回路の過渡期Ｔ１００に比して、トランジスタ３０がターンオフに要する過渡期Ｔ１０の時間が短縮される。
なお、負のゲート電流Ig(-)の電流値の絶対値が所定の閾値を超えるまでは、スイッチ手段SWが開放しており、ゲート抵抗の抵抗値は高く、電荷はゆっくりと放電する。しかし、この期間は極めて短く、ターンオフに要する時間を実質的に長期化するものではない。
【００２５】
ターンオフの過渡期Ｔ１０の終盤Ｔ１４になると、負のゲート電流Ig(-)の電流値が徐々に減少する。ゲート電流検出手段２２は、負のゲート電流Ig(-)の電流値の絶対値を検出し、その絶対値が所定の閾値を下回ると（電流値が所定の閾値を上回ると）スイッチ手段SWを開放する。このため、負のゲート電流Ig(-)は、抵抗値の大きな第２抵抗体Rg2、第３抵抗体Rg3及び駆動電圧生成回路１２を介してグランドGNDに流れる。スイッチ手段SWが開放すると、トランジスタ３０がターンオフする過渡期Ｔ１０の終盤Ｔ１４において、負のゲート電流Ig(-)は、その電流値の絶対値が小さくなるように挙動する。このため、調整回路２０は、ターンオフの過渡期Ｔ１０の終盤Ｔ１４において、トランジスタ３０のゲート電極Ｇから電荷をゆっくりと放電するように働く。この結果、トランジスタ３０のドレイン電流Idが緩慢に流れ、サージ電圧の増大を抑えることができる。
駆動回路１０によると、トランジスタ３０がターンオフする過渡期Ｔ１０において、サージ電圧とターンオフ損失の間に存在するトレードオフ関係を打破することができる。
【００２６】
また、本実施例の駆動回路１０は、ゲート電流Igを観測している点に特徴を有する。一般的に、電圧供給源５０とトランジスタ３０の間には、複数の負荷が接続されていることが多い。このため、ある負荷で大電流が流れると電圧供給源５０の直流電圧Vddが低下する。特に、自動車の分野では、バッテリーに十分な電流容量がないので、電圧供給源５０の直流電圧Vddは変動し易い。
例えば、トランジスタ３０のドレイン電圧を観測して、ゲート抵抗を調整することも考えられる。しかし、トランジスタ３０のドレイン電圧を観測する場合、電圧供給源５０の直流電圧Vddが変動することによって、トランジスタ３０のドレイン電圧も変動してしまう。このため、トランジスタがターンオフする過渡期の終盤のタイミングを性格に把握できない。
一方、本実施例の駆動回路１０のようにゲート電流Igを観測する場合は、電圧供給源５０の直流電圧Vddが変動したとしても、ゲート電流Igはその影響を受けないので、トランジスタがターンオフする過渡期の終盤のタイミングを性格に把握することができる。
【００２７】
以下、具体的な回路の構成を示す。なお、同一の構成要素に関しては同一符号を付し、その説明を省略する。
図３に、図１のゲート電流検出手段２２とスイッチ手段SWと第１抵抗体Rg1が、ｐ型のMOSFET（Metal Oxide Semiconductor Field Effect Transistor）２４で実現されている例を示す。ｐ-MOSFET２４の閾値電圧とスイッチ動作が、図１のゲート電流検出手段２２とスイッチ手段SWに等価である。ｐ-MOSFET２４のオン抵抗が、第１抵抗体Rg1と等価である。
【００２８】
第２抵抗体Rg2は、ｐ-MOSFET２４のゲート電極Ｇとソース電極Ｓ（入力電極の一例）の間に設けられている。このため、ｐ-MOSFET２４は、第２抵抗体Rg2の両端に発生する電圧差によってオン・オフする。さらに、第２抵抗体Rg2の一端は、トランジスタ３０のゲート電極Ｇに接続しているとともに、他端が第３抵抗体Rg3及び駆動電圧生成回路１２を介してグランドGNDに接続している。ｐ-MOSFET２４のドレイン電極Ｄは、グランドGNDに接続している。
【００２９】
この駆動回路１０によると、トランジスタ３０がターンオフする過渡期において、負のゲート電流Ig(-)の電流値の絶対値が大きくなる序盤では、第２抵抗体Rg2の両端に発生する電圧差によってｐ-MOSFET２４がオンする。ｐ-MOSFET２４がオンすると、負のゲート電流Ig(-)は、ｐ-MOSFET２４のソース電極Ｓからドレイン電極Ｄを通過してグランドGNDに流れる。ｐ-MOSFET２４のオン抵抗は小さいので、トランジスタ３０のゲート電極Ｇに蓄積していた電荷は、素早く放電することができる。この結果、トランジスタ３０がターンオフするのに要する時間を短縮することができる。
一方、負のゲート電流Ig(-)の電流値の絶対値が小さくなる終盤では、第２抵抗体Rg2の両端に発生する電圧差が小さくなりｐ-MOSFET２４がオフする。ｐ-MOSFET２４がオフすると、負のゲート電流Ig(-)は、第２抵抗体Rg2、第３抵抗体Rg3及び駆動電圧生成回路１２を介してグランドGNDに流れる。第２抵抗体Rg2の抵抗値は大きいので、トランジスタ３０のゲート電極Ｇに蓄積していた電荷は、ゆっくりと放電することができる。この結果、サージ電圧の増大を抑えることができる。
【００３０】
図４に、トランジスタ３０をターンオフした過渡期のドレイン・ソース間電圧Vdsの変動を示す。「ｐＭＯＳあり」が図３の駆動回路１０の結果である。ここで、「未対策」は、図１の第１抵抗体Rg1のみが設けられた場合の結果である。また、「ｐＭＯＳなし」は、図３の第２抵抗体Rg2のみが設けられた結果である。なお、第１抵抗体Rg1の抵抗値は０．１Ωであり、第２抵抗体Rg2の抵抗値は３０Ωであり、第３抵抗体Rg3の抵抗値は３Ωである。また、ｐ-MOSFET２４の閾値電圧Vthは、−２．７Ｖである。
図４に示すように、未対策の場合は、電荷の放電する速度が大きく、大きなサージ電圧が発生している。一方、「ｐＭＯＳあり」及び「ｐＭＯＳなし」の場合は、電荷の放電する速度が小さく抑えられ、サージ電圧の増大が抑制されている。しかし、「ｐＭＯＳなし」の場合は、ターンオフに要する時間が長くなっており、ターンオフ損失が増大してしまう。
【００３１】
図５に、サージ電圧とターンオフ損失の関係を示す。
「ｐＭＯＳなし」の場合は、「未対策」の場合に比してサージ電圧が抑制されているものの、ターンオフに要する時間が長くなっており、ターンオフ損失が増大している。「ｐＭＯＳなし」の結果は、トレードオフ曲線から大きく改善されていると評価できない。
一方、「ｐＭＯＳあり」の場合は、「未対策」の場合に比してターンオフ損失をほとんど増大させることなく、サージ電圧を顕著に低減している。「ｐＭＯＳあり」の結果は、トレードオフ曲線から大きく改善されていると評価できる。
【００３２】
図６に、第２抵抗体Rg2の抵抗値を３Ω、１０Ω、３０Ωと変えたときのドレイン・ソース間電圧Vdsの変動を示す。
第２抵抗体Rg2の抵抗値を大きくするほど、過渡期の終盤において電荷の放電する速度が抑えられ、サージ電圧の増大を抑制することができる。
【００３３】
図７に、第２抵抗体Rg2の抵抗値を３Ω、１０Ω、３０Ωに変えたときのサージ電圧とターンオフ損失の間の関係を示す。
第２抵抗体の抵抗値を大きくするほど、サージ電圧とターンオフ損失の間に存在するトレードオフ関係を打破することができる。
【００３４】
図８に、ｐ-MOSFET２４の閾値電圧Vthを-1.7V、-2.7V、-3.7Vに変えたときのドレイン・ソース間電圧Vdsの変動を示す。
ｐ-MOSFET２４の閾値電圧Vthの絶対値が小さいほど、ｐ-MOSFET２４を介した電荷の放電が長く確保されるので、ターンオフに要する時間が短くなっている。さらに、ターンオフの過渡期の終盤では、第２抵抗Rg2を介した電荷の放電が行われるので、サージ電圧のサージ電圧の増大を抑制することができる。
【００３５】
図９に、ｐ-MOSFET２４の閾値電圧Vthを-1.7V、-2.7V、-3.7Vに変えたときのサージ電圧とターンオフ損失の間の関係を示す。
ｐ-MOSFET２４の閾値電圧Vthを調整する場合はいずれも、サージ電圧とターンオフ損失の間に存在するトレードオフ関係を打破することができる。
【００３６】
図１０に、図１のゲート電流検出手段２２とスイッチ手段SWと第１抵抗体Rg1が、ｎ型のMOSFET２６で実現されている例を示す。n-MOSFET２６の閾値電圧とスイッチ動作が、図１のゲート電流検出手段２２とスイッチ手段SWに等価である。n-MOSFET２６のオン抵抗が、第１抵抗体Rg1と等価である。
【００３７】
第２抵抗体Rg2は、ｎ-MOSFET２６のゲート電極Ｇとソース電極Ｓ（入力電極の一例）の間に設けられている。このため、ｎ-MOSFET２６は、第２抵抗体Rg2の両端に発生する電圧差によってオン・オフする。さらに、第２抵抗体Rg2の一端は、トランジスタ３０のゲート電極Ｇに接続しているとともに、他端が第２のダイオードＤ２２、第３抵抗体Rg3及び駆動電圧生成回路１２を介してグランドに接続している。ｎ-MOSFET２６のゲート電極Ｇとドレイン電極Ｄは、第２抵抗体Rg2の一端とトランジスタ３０のゲート電極Ｇの間に接続している。第２のダイオードＤ２２は、駆動電圧生成回路１２とｎ-MOSFET２６のソース電極Ｓの間に設けられている。
【００３８】
この駆動回路１０によると、トランジスタ３０がターンオフする過渡期において、負のゲート電流Ig(-)の電流値の絶対値が大きくなる序盤では、第２抵抗体Rg2の両端に発生する電圧差によってｎ-MOSFET２６がオンする。ｎ-MOSFET２６がオンすると、負のゲート電流Ig(-)は、ｎ-MOSFET２６のドレイン電極Ｄからソース電極Ｓを通過して、さらに第２のダイオードＤ２２、第３抵抗体Rg3及び駆動電圧生成回路１２を介してグランドGNDに流れる。即ち、負のゲート電流Ig(-)は、第２抵抗体Rg2を迂回して流れる。ｎ-MOSFET２６のオン抵抗は小さいので、トランジスタ３０のゲート電極Ｇに蓄積していた電荷は、素早く放電することができる。この結果、トランジスタ３０がターンオフするのに要する時間を短縮することができる。
一方、負のゲート電流Ig(-)の電流値の絶対値が小さくなる終盤では、第２抵抗体Rg2の両端に発生する電圧差が小さくなりｎ-MOSFET２６がオフする。ｎ-MOSFET２６がオフすると、負のゲート電流Ig(-)は、第２抵抗体Rg2を通過して、さらに第２のダイオードＤ２２、第３抵抗体Rg3及び駆動電圧生成回路１２を介してグランドGNDに流れる。第２抵抗体Rg2の抵抗値は大きいので、トランジスタ３０のゲート電極Ｇに蓄積していた電荷は、ゆっくりと放電することができる。この結果、サージ電圧の増大を抑えることができる。
【００３９】
図１１に、第２抵抗体Rg2の抵抗値を３Ω、１０Ω、３０Ωに変えたときのドレイン・ソース間電圧Vdsの変動を示す。ここで、ｎ-MOSFET２６の閾値電圧Vthは、１．１Ｖである。
第２抵抗体Rg2の抵抗値を大きくするほど、過渡期の終盤において電荷の放電する速度が抑えられ、サージ電圧の増大を抑制することができる。
【００４０】
図１２に、第２抵抗体Rg2の抵抗値を３Ω、１０Ω、３０Ωに変えたときのサージ電圧とターンオフ損失の間の関係を示す。
第２抵抗体の抵抗値を大きくするほど、サージ電圧とターンオフ損失の間に存在するトレードオフ関係を打破することができる。
【００４１】
図１３に、ｎ-MOSFET２６の閾値電圧Vthを0.1V、1.1V、2.1Vに変えたときのドレイン・ソース間電圧Vdsの変動を示す。
ｎ-MOSFET２６の閾値電圧Vthが小さいほど、ｎ-MOSFET２６を介した電荷の放電が長く確保されるので、ターンオフに要する時間が短くなっている。さらに、ターンオフの過渡期の終盤では、第２抵抗Rg2を介した電荷の放電が行われるので、サージ電圧のサージ電圧の増大を抑制することができる。
【００４２】
図１４に、ｎ-MOSFET２６の閾値を0.1V、1.1V、2.1Vに変えたときのサージ電圧とターンオフ損失の間の関係を示す。
ｎ-MOSFET２６の閾値電圧Vthを調整する場合はいずれも、サージ電圧とターンオフ損失の間に存在するトレードオフ関係を打破することができる。
【００４３】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００４４】
【図１】実施例の駆動回路の構成を示す。
【図２】実施例のトランジスタの動作波形図を示す。
【図３】p-MOSFETを用いた駆動回路の構成を示す。
【図４】p-MOSFETを用いた駆動回路によって駆動されるトランジスタのドレイン・ソース間電圧の変動を示す。
【図５】p-MOSFETを用いた駆動回路によって駆動されるトランジスタのサージ電圧とターンオフ損失の間の関係を示す。
【図６】p-MOSFETを用いた駆動回路において、第２抵抗体の抵抗値を変えたときのトランジスタのドレイン・ソース間電圧の変動を示す。
【図７】p-MOSFETを用いた駆動回路において、第２抵抗体の抵抗値を変えたときのトランジスタのサージ電圧とターンオフ損失の関係を示す。
【図８】p-MOSFETを用いた駆動回路において、p-MOSFETの閾値を変えたときのトランジスタのドレイン・ソース間電圧の変動を示す。
【図９】p-MOSFETを用いた駆動回路において、p-MOSFETの閾値を変えたときのトランジスタのサージ電圧とターンオフ損失の間の関係を示す。
【図１０】n-MOSFETを用いた駆動回路の構成を示す。
【図１１】n-MOSFETを用いた駆動回路において、第２抵抗体の抵抗値を変えたときのトランジスタのドレイン・ソース間電圧の変動を示す。
【図１２】n-MOSFETを用いた駆動回路において、第２抵抗体の抵抗値を変えたときのトランジスタのサージ電圧とターンオフ損失の間の関係を示す。
【図１３】n-MOSFETを用いた駆動回路において、n-MOSFETの閾値を変えたときのトランジスタのドレイン・ソース間電圧の変動を示す
【図１４】n-MOSFETを用いた駆動回路において、n-MOSFETの閾値を変えたときのトランジスタのサージ電圧とターンオフ損失の関係を示す。
【図１５】従来のトランジスタの動作波形図を示す。
【符号の説明】
【００４５】
１０：駆動回路
１２：駆動電圧生成回路
２０：調整回路
２２：ゲート電流検出手段
２４：n-MOSFET
２６：p-MOSFET
３０：トランジスタ
４０：負荷
５０：電圧供給源
Ｄ２０、Ｄ２２：ダイオード
Rg1、Rg2、Rg3：抵抗体
SW：スイッチ手段
【図１】
2008035068.tif 000003
【図２】
2008035068.tif 000004
【図３】
2008035068.tif 000005
【図４】
2008035068.tif 000006
【図５】
2008035068.tif 000007
【図６】
2008035068.tif 000008
【図７】
2008035068.tif 000009
【図８】
2008035068.tif 000010
【図９】
2008035068.tif 000011
【図１０】
2008035068.tif 000012
【図１１】
2008035068.tif 000013
【図１２】
2008035068.tif 000014
【図１３】
2008035068.tif 000015
【図１４】
2008035068.tif 000016
【図１５】
2008035068.tif 000017