(57)【要約】【課題】  小さい回路規模で、入力電圧のピーク値を精度良く検出する。【解決手段】  入力電圧を全波整流する全波整流回路１１０と、全波整流回路１１０によって全波整流された入力電圧における、一周期の一の半周期のピーク値及び他の半周期のピーク値を容量１３０によって保持するピーク値保持回路１１１と、それらのピーク値に対して演算を行い、平均値に比例した値を出力する演算回路１１２と、を備える。【選択図】  図１
2008116331.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧のピーク値を検出するピーク値検出回路において、
前記入力電圧を全波整流する全波整流回路と、
前記全波整流回路によって全波整流された前記入力電圧における、一周期の一の半周期のピーク値及び他の半周期のピーク値を容量によって保持するピーク値保持回路と、
前記一の半周期のピーク値及び前記他の半周期のピーク値に対して演算を行い、平均値に比例した値を出力する演算回路と、
を備えていることを特徴とするピーク値検出回路。
【請求項２】
入力電圧のピーク値を検出するピーク値検出方法において、
全波整流回路が、前記入力電圧を全波整流するステップと、
ピーク値保持回路が、前記全波整流回路によって全波整流された前記入力電圧における、一周期の一の半周期のピーク値及び他の半周期のピーク値を容量によって保持するステップと、
演算回路が、前記一の半周期のピーク値及び前記他の半周期のピーク値に対して演算を行い、平均値に比例した値を出力するステップと、
を備えていることを特徴とするピーク値検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧のピーク値を検出するピーク値検出回路に関する。
【背景技術】
【０００２】
センサなどから出力された信号のピーク値を検出する回路として、特許文献１に記載されているような回路が知られている。図４は、従来のピーク値検出回路を示す図である。
【０００３】
変換器（センサなど）１２は信号を出力し、その信号を増幅器１６は増幅して出力する。ピーク値検出回路１４は、第１の時間間隔の間、増幅器１６の出力信号の正の勾配を追跡し、及び、第２の時間間隔の間、出力信号の負の勾配を追跡した追跡信号を生成する回路２６を備えている。また、その追跡信号に基づいた信号を生成する回路２８を備えている。回路２８によって生成された信号が、変換器１２が出力した信号のピーク値を示している。
【０００４】
このピーク値検出回路１４において、図示はされていないが、回路２６は、アップダウンカウンタ、Ｄ／Ａコンバータ及びコンパレータを備えている。また、回路２８は、カウンタを備えている。
【特許文献１】特表２００５−５１７１８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１で開示されたピーク値検出回路１４では、ピーク値検出回路１４の精度を良くする場合、回路２６のアップダウンカウンタ、回路２６のＤ／Ａコンバータ及び回路２８のカウンタの必要ビット数が増加し、回路規模が大きくなってしまう。
【０００６】
本発明は、上記課題に鑑みてなされ、小さい回路規模で、入力電圧のピーク値を精度良く検出するピーク値検出回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明では、上記課題を解決するため、入力電圧のピーク値を検出するピーク値検出回路において、前記入力電圧を全波整流する全波整流回路と、前記全波整流回路によって全波整流された前記入力電圧における、一周期の一の半周期のピーク値及び他の半周期のピーク値を容量によって保持するピーク値保持回路と、前記一の半周期のピーク値及び前記他の半周期のピーク値に対して演算を行い、平均値に比例した値を出力する演算回路と、を備えていることを特徴とするピーク値検出回路が提供される。
【０００８】
また、本発明では、入力電圧のピーク値を検出するピーク値検出方法において、全波整流回路が、前記入力電圧を全波整流するステップと、ピーク値保持回路が、前記全波整流回路によって全波整流された前記入力電圧における、一周期の一の半周期のピーク値及び他の半周期のピーク値を容量によって保持するステップと、演算回路が、前記一の半周期のピーク値及び前記他の半周期のピーク値に対して演算を行い、平均値に比例した値を出力するステップと、を備えていることを特徴とするピーク値検出方法が提供される。
【発明の効果】
【０００９】
本発明では、入力電圧のピーク値を検出するときの信号処理は全てアナログ信号処理であるので、精度良く入力電圧のピーク値が検出される。
【００１０】
また、本発明では、精度を良くするときに回路が追加されないので、回路規模は小さくなる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態を、図面を参照して詳細に説明する。
【００１２】
まず、アナログ入力電圧のピーク値を検出するピーク値検出回路の構成について説明する。図１は、ピーク値検出回路を示す図である。
【００１３】
ピーク値検出回路は、アナログ入力電圧Ｖｉｎが入力され、その電圧を全波整流し、出力電圧Ｖ１を出力する全波整流回路１１０を備えている。また、ピーク値検出回路は、出力電圧Ｖ１が入力され、その電圧に所定の処理を行い、処理結果としての出力電圧Ｖ２を保持するピーク値保持回路１１１を備えている。この出力電圧Ｖ２の一周期の一の半周期で保持されたピーク値Ｖ２ｐ１は、出力電圧Ｖ１の一周期の一の半周期のピーク値であり、出力電圧Ｖ２の一周期の他の半周期で保持されたピーク値Ｖ２ｐ２は、出力電圧Ｖ１の一周期の他の半周期のピーク値であり、出力電圧Ｖ１のピーク値が出力電圧Ｖ２としてピーク値保持回路１１１によって保持される。また、ピーク値検出回路は、出力電圧Ｖ２の一周期毎に、ピーク値Ｖ２ｐ１及びピーク値Ｖ２ｐ２が入力され、ピーク値Ｖ２ｐ１及びピーク値Ｖ２ｐ２に対して演算を行い、演算結果を出力電圧Ｖｏｕｔとして出力する演算回路１１２を備えている。
【００１４】
ここで、全波整流回路１１０において、アナログ入力電圧Ｖｉｎは、スイッチ１５０及び抵抗１２０を介してオペアンプ１４０の反転入力端子に入力され、スイッチ１５２及び抵抗１２２を介してオペアンプ１４０の非反転入力端子に入力される。また、基準電圧Ｖｒｅｆは、スイッチ１５１及び抵抗１２０を介してオペアンプ１４０の反転入力端子に入力され、スイッチ１５３及び抵抗１２２を介してオペアンプ１４０の非反転入力端子に入力される。オペアンプ１４０の非反転入力端子は、抵抗１２３を介して接地される。オペアンプ１４０の出力端子は、抵抗１２１を介してオペアンプ１４０の非反転入力端子に接続され、出力電圧Ｖ１を出力する。オペアンプ１４０及び等しい抵抗値を有する抵抗１２０〜１２３は、アナログ加減算回路を構成している。
【００１５】
また、ピーク値保持回路１１１において、出力電圧Ｖ１は、オペアンプ１４１の非反転入力端子に入力される。オペアンプ１４１の出力端子は、トランジスタ１４５のゲートに接続される。トランジスタ１４５のドレインは、オペアンプ１４１の非反転入力端子に接続され、出力電圧Ｖ２を出力し、ソースは、電源電圧Ｖｄｄに接続される。オペアンプ１４１の非反転入力端子は、スイッチ１５４または容量１３０を介して接地される。オペアンプ１４１及びトランジスタ１４５は、全波整流回路１１０の出力電圧Ｖ１を入力信号とした電圧フォロワを構成している。
【００１６】
また、演算回路１１２において、出力電圧Ｖ２は、スイッチ１５５、スイッチ１５６及びスイッチ１５９を介してオペアンプ１４２の非反転入力端子に入力される。また、出力電圧Ｖ２は、スイッチ１５７、スイッチ１５８及びスイッチ１５９を介してオペアンプ１４２の非反転入力端子に入力される。オペアンプ１４２の出力端子は、抵抗１２５を介してオペアンプ１４２の反転入力端子に接続され、出力電圧Ｖｏｕｔを出力する。オペアンプ１４２の反転入力端子は、抵抗１２４を介して接地される。スイッチ１５５とスイッチ１５６との接続点は容量１３１を介して接地され、スイッチ１５７とスイッチ１５８との接続点は容量１３２を介して接地され、スイッチ１５６とスイッチ１５９との接続点は容量１３３を介して接地され、オペアンプ１４２の非反転入力端子は容量１３４を介して接地される。
【００１７】
次に、ピーク値検出回路の動作について説明する。図２は、アナログ入力電圧と各スイッチがオンするタイミングとの関係を示す図である。図３は、各部の電圧を示す図である。
【００１８】
ここで、図２に示したように、クロック信号Φ１がハイになると、スイッチ１５１、スイッチ１５２、スイッチ１５５、スイッチ１５８及びスイッチ１５９はオンし、クロック信号Φ２がハイになると、スイッチ１５０、スイッチ１５３、スイッチ１５６及びスイッチ１５７はオンし、クロック信号Φ３がハイになると、スイッチ１５４はオンする。
【００１９】
アナログ入力電圧Ｖｉｎがピーク値検出回路の全波整流回路１１０に入力され、クロック信号Φ１がハイになる。このとき、アナログ入力電圧Ｖｉｎの電圧値をＶｉｎとし、基準電圧Ｖｒｅｆの電圧値をＶｒｅｆとし、全波整流回路１１０の出力電圧Ｖ１の電圧値をＶ１とすると、Ｖ１は、
Ｖ１＝（Ｖｉｎ−Ｖｒｅｆ）・・・（１）
によって算出される。ここで、クロック信号Φ１がハイのとき、オペアンプ１４０の非反転入力端子に入力されるアナログ入力電圧Ｖｉｎは反転入力端子に入力される基準電圧Ｖｒｅｆよりも高いので、図３に示したように、出力電圧Ｖ１は正の電圧値である。その後、クロック信号Φ１がローになり、クロック信号Φ２がハイになる。このとき、Ｖ１は、
Ｖ１＝（Ｖｒｅｆ−Ｖｉｎ）・・・（２）
によって算出される。ここで、クロック信号Φ２がハイのとき、オペアンプ１４０の反転入力端子に入力されるアナログ入力電圧Ｖｉｎは非反転入力端子に入力される基準電圧Ｖｒｅｆよりも低いので、図３に示したように、出力電圧Ｖ１は正の電圧値である。このように、アナログ入力電圧Ｖｉｎは全波整流回路１１０によって全波整流され、出力電圧Ｖ１が出力される。
【００２０】
出力電圧Ｖ１は、ピーク値保持回路１１１における電圧フォロワ（オペアンプ１４１及びトランジスタ１４５）に入力され、この電圧フォロアは、出力電圧Ｖ２を出力する。この出力電圧Ｖ２は、図３に示したように、クロック信号Φ３がローのとき、容量１３０によってホールドされる。また、クロック信号Φ３がハイになると、容量１３０に蓄積された出力電圧Ｖ２は、スイッチ１５４によってリセットされる。このようにすると、ピーク値保持回路１１１により、出力電圧Ｖ１の一周期の一の半周期のピーク値は、出力電圧Ｖ２の一周期の一の半周期のピーク値Ｖ２ｐ１として容量１３０に保持され、出力電圧Ｖ１の一周期の他の半周期のピーク値は、出力電圧Ｖ２の一周期の他の半周期のピーク値Ｖ２ｐ２として保持される。
【００２１】
出力電圧Ｖ２は、演算回路１１２に入力され、演算回路１１２は、出力電圧Ｖ２に基づき、出力電圧Ｖｏｕｔを出力する。このときの演算回路１１２の伝達特性を以下に示す。
【００２２】
ここで、容量１３１、容量１３３及び容量１３４の容量値をＣとし、容量１３２の容量値をＣ／２とする。
【００２３】
クロック信号Φ１がハイのときの電圧Ｖ３、電圧Ｖ４、電圧Ｖ５及び電圧Ｖ６の電圧値をそれぞれＶ３（ｎ）、Ｖ４（ｎ）、Ｖ５（ｎ）及びＶ６（ｎ）とし、クロック信号Φ２がハイのときの電圧Ｖ３、電圧Ｖ４、電圧Ｖ５及び電圧Ｖ６の電圧値をそれぞれＶ３（ｎ＋１）、Ｖ４（ｎ＋１）、Ｖ５（ｎ＋１）及びＶ６（ｎ＋１）とすると、電圧Ｖ５のノードに関する電荷保存式は、
Ｃ＊Ｖ３（ｎ）＋Ｃ＊Ｖ５（ｎ）＝２Ｃ＊Ｖ５（ｎ＋１）・・・（３）
となる。また、電圧Ｖ６のノードに関する電荷保存式は、
（Ｃ／２）＊Ｖ４（ｎ＋１）＋Ｃ＊Ｖ５（ｎ＋１）＋Ｃ＊Ｖ６（ｎ＋１）
＝（５／２）＊Ｃ＊Ｖ６（ｎ）・・・（４）
となる。
【００２４】
ここで、クロック信号Φ１がハイのとき、電圧Ｖ５と電圧Ｖ６との電圧値は等しいので、
Ｖ６（ｎ）＝Ｖ６（ｎ＋１）・・・（５）
が成立する。また、定常状態では、
Ｖ５（ｎ）＝Ｖ６（ｎ）・・・（６）
が成立する。
【００２５】
上記の式（３）〜（６）から、
Ｖ６（ｎ）＝Ｖ６（ｎ＋１）＝（１／２）＊｛Ｖ３（ｎ）＋Ｖ４（ｎ＋１）｝・・・（７）
が成立する。
【００２６】
出力電圧Ｖ２は、クロック信号Φ１がハイでクロック信号Φ２がローのとき、容量１３１に電圧Ｖ３（電圧値はＶ３（ｎ））として保持され、クロック信号Φ１がローでクロック信号Φ２がハイのとき、容量１３１に電圧Ｖ４（電圧値はＶ４（ｎ＋１））として保持される。電圧Ｖ６は、図３及び式（７）に示したように、クロック信号Φ１がハイのときの電圧Ｖ３（出力電圧Ｖ２のピーク値Ｖ２ｐ１）とクロック信号Φ２がハイのときの電圧Ｖ４（出力電圧Ｖ２のピーク値Ｖ２ｐ２）との平均になっている。
【００２７】
電圧Ｖ６は、オペアンプ１４２と抵抗１２４と抵抗１２５とで構成される非反転増幅回路に入力され、この回路のゲインは２倍に設定されているので、この回路から２倍に増幅され、出力電圧Ｖｏｕｔとして出力される。この出力電圧Ｖｏｕｔは、アナログ入力電圧Ｖｉｎにおけるピーク値Ｖ２ｐ１からピーク値Ｖ２ｐ２までのピークトゥピーク値となっている。
【００２８】
なお、ここでは、非反転増幅回路のゲインは、２倍に設定されているが、２倍に限定されない。２倍に設定されると、１倍のピークトゥピーク値がピーク値検出回路から出力され、例えば、４倍に設定されると、２倍のピークトゥピーク値が出力される。つまり、アナログ入力電圧Ｖｉｎのピークトゥピーク値は、非反転増幅回路のゲインに比例して出力される。
【図面の簡単な説明】
【００２９】
【図１】ピーク値検出回路を示す図である。
【図２】アナログ入力電圧と各スイッチがオンするタイミングとの関係を示す図である。
【図３】各部の電圧を示す図である。
【図４】従来のピーク値検出回路を示す図である。
【符号の説明】
【００３０】
１１０  全波整流回路                    １１１  ピーク値保持回路
１１２  演算回路                        １２０〜１２５  抵抗
１３０〜１３４  容量                    １４０〜１４２  オペアンプ
１４５  トランジスタ                    １５０〜１５９  スイッチ
２００、２０１  接続点
【図１】
2008116331.tif 000003
【図２】
2008116331.tif 000004
【図３】
2008116331.tif 000005
【図４】
2008116331.tif 000006