(57)【要約】  【課題】  安価で高駆動能力を有する液晶表示装置の駆動回路を提供する。【解決手段】本発明の液晶表示装置の駆動回路では、反転入力、非反転入力、及び第１出力を有し、反転入力と第１出力とが接続されたオペアンプと、オペアンプの非反転入力のノードがゲートに接続され、オペアンプの出力のノードがソースに接続された第１ＰＭＯＳトランジスタと、第１ＰＭＯＳトランジスタのドレインがゲートに接続され、オペアンプの出力のノードがドレインに接続され、ソースが接地された第１ＮＭＯＳトランジスタと、所定の第１電圧がゲートに与えられ、第１ＰＭＯＳトランジスタのドレインがドレインに接続されソースが接地された第２ＮＭＯＳトランジスタと、を有する。 【選択図】  図１
2008046358.tif 000002
【特許請求の範囲】
【請求項１】
反転入力、非反転入力、及び第１出力を有し、前記反転入力と前記第１出力とが接続されたオペアンプと、
前記オペアンプの前記非反転入力のノードがゲートに接続され、前記オペアンプの前記出力のノードがソースに接続された第１ＰＭＯＳトランジスタと、
前記第１ＰＭＯＳトランジスタのドレインがゲートに接続され、前記オペアンプの前記出力のノードがドレインに接続され、ソースが接地された第１ＮＭＯＳトランジスタと、
所定の第１電圧がゲートに与えられ、前記第１ＰＭＯＳトランジスタのドレインがドレインに接続され、ソースが接地された第２ＮＭＯＳトランジスタと、
を有する液晶表示装置の駆動回路。
【請求項２】
前記オペアンプの前記非反転入力のノードがゲートに接続され、前記オペアンプの前記出力のノードがソースに接続された第３ＮＭＯＳトランジスタと、
前記第３ＮＭＯＳトランジスタのドレインがゲートに接続され、前記オペアンプの前記出力のノードがドレインに接続され、ソースが電源に接続された第２ＰＭＯＳトランジスタと、
所定の第２電圧がゲートに与えられ、前記第３ＮＭＯＳトランジスタのドレインがドレインに接続され、ソースが電源に接続された第３ＰＭＯＳトランジスタと、
を有する請求項１に記載の液晶表示装置の駆動回路。
【請求項３】
反転入力、非反転入力、及び第１出力を有し、前記反転入力と前記第１出力とが接続されたオペアンプと、
前記オペアンプの前記第１出力と前記非反転入力との電位差を検出してオンオフする第１ＰＭＯＳトランジスタと、
前記第１ＰＭＯＳトランジスタのオンオフに応じてオンオフし、前記第１出力と前記非反転入力との電位差を打ち消すように動作する第１ＮＭＯＳトランジスタと、
前記第１ＰＭＯＳとグランド間に直列に接続され、ゲートに閾値以上の電圧が与えられる第２ＮＭＯＳトランジスタと、
を有する液晶表示装置の駆動回路。
【請求項４】
前記オペアンプの前記第１出力と前記非反転入力との電位差を検出してオンオフする第３ＮＭＯＳトランジスタと、
前記第３ＮＭＯＳトランジスタのオンオフに応じてオンオフし、前記第１出力と前記非反転入力との電位差を打ち消すように動作する第２ＰＭＯＳトランジスタと、
前記第３ＮＭＯＳと電源間に直列に接続され、ゲートに閾値以下の電圧が与えられる第３ＰＭＯＳトランジスタと、
を有する請求項３に記載の液晶表示装置の駆動回路。
【請求項５】
反転入力、非反転入力、及び第１出力を有し、前記反転入力と前記第１出力とが接続されたオペアンプと、
前記オペアンプの前記非反転入力のノードがゲートに接続され、前記オペアンプの前記出力のノードがソースに接続された第３ＮＭＯＳトランジスタと、
前記第３ＮＭＯＳトランジスタのドレインがゲートに接続され、前記オペアンプの前記出力のノードがドレインに接続され、ソースが電源に接続された第２ＰＭＯＳトランジスタと、
所定の第２電圧がゲートに与えられ、前記第３ＮＭＯＳトランジスタのドレインがドレインに接続され、ソースが電源に接続された第３ＰＭＯＳトランジスタと、
を有する液晶表示装置の駆動回路。
【請求項６】
反転入力、非反転入力、及び第１出力を有し、前記反転入力と前記第１出力とが接続されたオペアンプと、
前記オペアンプの前記第１出力と前記非反転入力との電位差を検出してオンオフする第３ＮＭＯＳトランジスタと、
前記第３ＮＭＯＳトランジスタのオンオフに応じてオンオフし、前記第１出力と前記非反転入力との電位差を打ち消すように動作する第２ＰＭＯＳトランジスタと、
前記第３ＮＭＯＳと電源間に直列に接続され、ゲートに閾値以下の電圧が与えられる第３ＰＭＯＳトランジスタと、
を有する液晶表示装置の駆動回路。
【請求項７】
反転入力、非反転入力、及び第１出力を有し、前記反転入力と前記第１出力とが接続されたオペアンプと、
前記オペアンプの前記非反転入力のノードがゲートに接続され、前記オペアンプの前記出力のノードがソースに接続された第１ＰＭＯＳトランジスタと、
前記第１ＰＭＯＳトランジスタのドレインがゲートに接続され、前記オペアンプの前記出力のノードがドレインに接続され、ソースが接地された第１ＮＭＯＳトランジスタと、
所定の第１電圧がゲートに与えられ、前記第１ＰＭＯＳトランジスタのドレインがドレインに接続され、ソースが接地された第２ＮＭＯＳトランジスタと、
前記オペアンプの前記非反転入力のノードがゲートに接続され、前記オペアンプの前記出力のノードがソースに接続された第３ＮＭＯＳトランジスタと、
前記第３ＮＭＯＳトランジスタのドレインがゲートに接続され、前記オペアンプの前記出力のノードがドレインに接続され、ソースが電源に接続された第２ＰＭＯＳトランジスタと、
所定の第２電圧がゲートに与えられ、前記第３ＮＭＯＳトランジスタのドレインがドレインに接続され、ソースが電源に接続された第３ＰＭＯＳトランジスタと、
を有する駆動回路を複数備えた液晶表示装置の駆動装置であって、
前記駆動装置は、前記駆動回路それぞれに対応した出力パッドを有し、
前記駆動回路は、前記オペアンプの前記出力のノードと前記出力パッドとの間に第１のスイッチ手段を有すると共に、それぞれの駆動回路の前記第１のスイッチ手段と前記出力パッドとの間のノード間に第２のスイッチ手段を有することを特徴とする液晶表示装置の駆動装置。
【請求項８】
反転入力、非反転入力、第１出力、及び制御端子を有し、前記反転入力と前記第１出力とが接続されると共に、前記非反転入力に応じた出力を前記第１出力に出力／非出力するかを前記制御端子に入力される制御信号に応じて切り替えるオペアンプと、
前記オペアンプの出力ノードに接続されると共に、前記制御信号によってオン／オフされる第３のスイッチ手段と、
前記オペアンプの出力ノードに接続されると共に、前記制御信号によってオン／オフされる第４のスイッチ手段と、
前記オペアンプの前記非反転入力のノードがゲートに接続され、前記オペアンプの前記出力ノードが前記第３のスイッチ手段を介してソースに接続された第１ＰＭＯＳトランジスタと、
前記第１ＰＭＯＳトランジスタのドレインがゲートに接続され、前記オペアンプの前記出力のノードがドレインに接続され、ソースが接地された第１ＮＭＯＳトランジスタと、
所定の第１電圧がゲートに与えられ、前記第１ＰＭＯＳトランジスタのドレインがドレインに接続され、ソースが接地された第２ＮＭＯＳトランジスタと、
前記オペアンプの前記非反転入力のノードがゲートに接続され、前記オペアンプの前記出力ノードが前記第４のスイッチ手段を介してソースに接続された第３ＮＭＯＳトランジスタと、
前記第３ＮＭＯＳトランジスタのドレインがゲートに接続され、前記オペアンプの前記出力のノードがドレインに接続され、ソースが電源に接続された第２ＰＭＯＳトランジスタと、
所定の第２電圧がゲートに与えられ、前記第３ＮＭＯＳトランジスタのドレインがドレインに接続され、ソースが電源に接続された第３ＰＭＯＳトランジスタと、
を有する液晶表示装置の駆動回路。
【請求項９】
請求項８に記載の駆動回路を複数備えた液晶表示装置の駆動装置であって、
前記駆動装置は、前記駆動回路それぞれに対応した出力パッドを有し、
前記駆動回路は、前記オペアンプの前記出力のノードと前記出力パッドとの間に第１のスイッチ手段を有すると共に、それぞれの駆動回路の前記第１のスイッチ手段と前記出力パッドとの間のノード間に第２のスイッチ手段を有することを特徴とする液晶表示装置の駆動装置。
【請求項１０】
入力データに応じて階調電圧発生回路から、所定のアナログ電圧を選択して出力する複数のデジタルアナログコンバーターと、
前記複数のデジタルアナログコンバーターの出力を各々入力とし、駆動電圧を出力する複数の出力回路とを有し、
前記出力回路は、前記デジタルアナログコンバーターの出力と前記出力回路の出力とを比較し、前記デジタルアナログコンバーターの出力と前記出力回路の出力との間に所定の電位差が合った場合にオンする第１のトランジスタと、第１のトランジスタに応じて前記出力回路の出力を前記前記デジタルアナログコンバーターの出力の電位に近づけるようにオンする第２のトランジスタとを備えることを特徴とする液晶表示装置の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置などに用いられる駆動回路及び駆動装置に関するものである。特に多数の出力オペアンプを有する液晶表示装置のソースドライバに関する。
【背景技術】
【０００２】
近年の液晶表示装置の大型化に伴い、液晶駆動装置の様々な性能の向上が望まれている。特に液晶表示装置の大型化に伴いデータ線の負荷容量も増大しており、液晶駆動装置の駆動能力の向上が期待されている。また、最近では液晶表示装置の市場は激しさを増し、各搭載部品のコストダウンを余儀なくされている。駆動装置に関しても同様であり、高駆動能力かつ安価なものが望まれている。
【０００３】
【特許文献１】特開平０５−０４１６５１号公報
【特許文献２】特開２００３−１２２３２５号公報特許文献１では、出力オペアンプの入出力信号の差を比較器で比較し、入力信号が出力信号より所定の閾値電圧以上低いときのみ、比較器からイネーブル信号を出力させてスイッチングトランジスタをオンし、大電流源を有効にすることで、負荷容量の放電側の出力電流を可変にすることを可能とし、装置の消費電力を抑えている。特許文献２では、充放電経路を複数設けることによりスルーレートの向上を図っている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述の特許文献１では、閾値電圧以上低いときには、速やかに放電できるものの、一定の閾値になるまでなんら、従来の出力と動作が変わらない。出力電圧の範囲が広い場合においては、有効性は非常に低くなってしまう。また、速やかに充電動作は構成されていない。上述の特許文献２では、充電動作、放電動作を持ち合わせているものの、それぞれの別経路については、何らかの別信号により制御する必要が有り結果、制御回路が増加してしまう。また、単純にトランジスタのオンオフで制御したとしても大電流に対応したトランジスタでは、素早い反応は期待できず、制御が困難である。本発明は、上記の点に鑑みてなされたものであり、安価で高駆動能力を有する液晶表示装置の駆動回路を提供する。
【課題を解決するための手段】
【０００５】
本発明の液晶表示装置の駆動回路では、反転入力、非反転入力、及び第１出力を有し、反転入力と第１出力とが接続されたオペアンプと、オペアンプの非反転入力のノードがゲートに接続され、オペアンプの出力のノードがソースに接続された第１ＰＭＯＳトランジスタと、第１ＰＭＯＳトランジスタのドレインがゲートに接続され、オペアンプの出力のノードがドレインに接続され、ソースが接地された第１ＮＭＯＳトランジスタと、所定の第１電圧がゲートに与えられ、第１ＰＭＯＳトランジスタのドレインがドレインに接続され、ソースが接地された第２ＮＭＯＳトランジスタと、を有する
【発明の効果】
【０００６】
本発明の液晶表示装置の駆動回路の構成を取ることで、安価で高駆動能力を有する液晶表示装置の駆動回路を提供することが可能となる。
【発明を実施するための最良の形態】
【０００７】
以下、図面に基づいて本発明の実施の形態を詳細に説明する。なお、以下の説明及び添付の図面において、略同一の機能及び構成を有する構成要素については、同一の符号を付すことにより重複説明を省略する。
【実施例１】
【０００８】
まず、本発明の実施例１に係る液晶表示装置の駆動回路について、図１、図２及び図９を用いて説明する。図１は、本発明の実施例１における駆動回路１００の回路図である。図示するように、駆動回路１００は、増幅器（ＯＰＡＭＰ）１０、トランジスタＭＰ−ＳＷ１、トランジスタＭＮ−ＤＩＳ、及びトランジスタＭＮ−ＳＷ１を最小構成要として構成される。増幅器１０は反転入力と非反転入力と出力を最小構成要素として有する。増幅器１０は、反転入力と出力が接続されており、一般的にボルテージフォロアと呼ばれる接続がされている。非反転入力は、入力信号ＩＮが入力される。この入力信号ＩＮは、図９に示すように、入力データ応じた階調電圧を階調電圧発生回路910からデジタルアナログコンバーター920によって選択した電圧である。駆動回路930の出力は、液晶パネル940に供給する階調電圧である。また、増幅器１０の出力は、駆動回路１００の出力信号ＯＵＴとしてドライバＩＣの出力パッドＰＡＤに供給され、最終的にドライバＩＣ950が搭載された液晶パネル940の負荷容量ＣＬＯＡＤに供給される。
【０００９】
第１ＰＭＯＳトランジスタであるトランジスタＭＰ−ＳＷ１は、ゲートに入力信号ＩＮが印加されると共に、ソースには、増幅器１０の出力が接続され、ドレインは、ノードＮＧＡＴＥに接続されている。トランジスタＭＰ−ＳＷ１は、ソースの電位とゲートの電位を比較し、ゲートの電位がソースの電位より閾値以上下がった場合にオンする。
【００１０】
第１ＮＭＯＳトランジスタであるトランジスタＭＮ−ＤＩＳは、ゲートがノードＮＧＡＴＥに接続されると共に、ソースは、グランドＧＮＤに接続され、ドレインは、増幅器１０の出力に接続されている。
【００１１】
第２ＮＭＯＳトランジスタであるトランジスタＭＮ−ＳＷ１は、ゲートに所定の定電圧ＶＢＬが印加され、ドレインがノードＮＧＡＴＥに接続され、ソースがグランドＧＮＤに接続されている。ここで、所定の定電圧ＶＢＬは、トランジスタＭＮ−ＳＷ１の閾値電圧以上の電圧である。一例として、ＶＤＤＨを１５Ｖ、ＶＢＬを１．１Ｖとして設定することが可能である。よって、駆動回路に電源が与えられている場合、トランジスタＭＮ−ＳＷ１は常時オン状態となり、実質的には定電流として動作するトランジスタである。
【００１２】
以下、図２を用いて動作の説明を行う。図２は、駆動回路１００のタイミングチャートである。ＶＩＮは、入力信号ＩＮの電圧の変化を示している。ＶＩＮは、共通電位Ｖｃｏｍに対して高い電位から低い電位に時刻ｔ１において変化したことを表している。ＶＩＮが時刻ｔ１において変化したことにより、入力信号ＩＮと出力信号ＯＵＴとでは、電位差が生じる。トランジスタＭＰ−ＳＷ１は、入力信号ＩＮの変化によりオンする。（ただし、入力信号の変化がトランジスタＭＰ−ＳＷ１の閾値以上である。）トランジスタＭＰ−ＳＷ１がオンすることにより、トランジスタＭＰ−ＳＷ１に電流が流れ、ノードＮＧＡＴＥは、時刻ｔ１以前のＶＯＵＴに近づく。ノードＮＧＡＴＥの電位の上昇に伴って、トランジスタＭＮ−ＤＩＳがオンする。入力信号ＩＮと出力信号ＯＵＴの電位差が大きい場合には、トランジスタＭＮ−ＤＩＳは深くオンする。トランジスタＭＮ−ＤＩＳがオンすると液晶パネルの負荷容量ＣＬＯＡＤの電荷を急激に放電させる。負荷容量ＣＬＯＡＤが十分に放電なされてくると入力信号ＩＮと出力信号ＯＵＴの電位差は小さくなり、トランジスタＭＰ−ＳＷ１緩やかにオフする。その結果、ノードＮＧＡＴＥは徐々にグランドレベルに近づき、トランジスタＭＮ−ＤＩＳは徐々にオフし、負荷容量ＣＬＯＡＤの放電を終了する。
【００１３】
本発明の実施例１によれば、入力信号ＩＮの切り替わり時に生じる入力信号ＩＮと出力信号ＯＵＴの電位差を利用して、出力電位を入力信号ＩＮの電位に素早く追従させることが可能となる。特に、入力信号ＩＮと出力信号ＯＵＴの電位差を利用する本実施例１の構成には、外部制御信号を必要としないので、専用のタイミングコントローラ等の制御回路を必要としない。よって、制御回路の開発にかかるコストを削減できる。
【００１４】
また、制御回路の分だけ回路面積削減が可能である。また、入力信号ＩＮと出力信号ＯＵＴの電位差に応じてトランジスタＭＮ−ＤＩＳがオンオフするため、出力信号ＯＵＴの電位の立下り時には、緩やかな動作が実現可能となる。トランジスタＭＮ−ＤＩＳの緩やかなオフ動作により、スイッチングノイズなどが信号出力ＯＵＴに発生する可能性を小さくすることが可能となる。さらに、本発明の実施例１を採用することで、増幅器１０の定常電流を増加させること無く駆動能力を上げることが可能となり、ドライバＩＣの発熱の低減を可能とする。また、出力に定常的に電流を流す必要がある場合であっても、増幅器１０の出力段のトランジスタサイズを大きくする必要はなく、本発明の実施例１で採用したトランジスタＭＮ−ＤＩＳのトランジスタサイズを大きくすることだけで対応が可能となり、増幅器内部での定常電流の増加を抑えることが可能となる。
【実施例２】
【００１５】
本発明の実施例２に係る液晶表示装置の駆動回路について、図３及び図４を用いて説明する。図３は、本発明の実施例２における駆動回路２００の回路図である。実施例１と同一の構成については、同一の符号を付与し、説明を省略する。
【００１６】
駆動回路２００は、増幅器（ＯＰＡＭＰ）１０、トランジスタＭＮ−ＳＷ２、トランジスタＭＰ−ＣＨＧ、及びトランジスタＭＰ−ＳＷ２を最小構成要として構成される。増幅器１０は、反転入力と出力が接続されている。非反転入力は、入力信号ＩＮが入力される。増幅器１０の出力は、駆動回路２００の出力信号ＯＵＴとしてドライバＩＣの出力パッドＰＡＤに供給され、最終的にドライバＩＣが搭載された液晶パネルの負荷容量ＣＬＯＡＤに供給される。
【００１７】
第３ＰＭＯＳトランジスタであるトランジスタＭＮ−ＳＷ２は、ゲートに入力信号ＩＮが印加されると共に、ソースには、増幅器１０の出力が接続され、ドレインは、ノードＰＧＡＴＥに接続されている。トランジスタＭＮ−ＳＷ２は、ソースの電位とゲートの電位を比較し、ゲートの電位がソースの電位より閾値以上に上がった場合にオンする。
第２ＰＭＯＳトランジスタであるトランジスタＭＰ−ＣＨＧは、ゲートがノードＰＧＡＴＥに接続されると共に、ソースは、電源電位ＶＤＤＨに接続され、ドレインは、増幅器１０の出力に接続されている。
【００１８】
第３ＰＭＯＳトランジスタであるトランジスタＭＰ−ＳＷ２は、ゲートに所定の定電圧ＶＢＨが印加され、ドレインがノードＰＧＡＴＥに接続され、ソースが電源電位ＶＤＤＨに接続されている。ここで、所定の定電圧ＶＢＨは、トランジスタＭＰ−ＳＷ２の閾値電圧以下の電圧である。一例として、ＶＤＤＨを１５Ｖ、ＶＢＨ１３．８をＶとして設定することが可能である。よって、駆動回路に電源が与えられている場合、トランジスタＭＰ−ＳＷ２は常時オン状態となり、実質的には定電流として動作するトランジスタである。
【００１９】
以下、図４を用いて動作の説明を行う。図４は、駆動回路２００のタイミングチャートである。ＶＩＮは、入力信号ＩＮの電圧の変化を示している。
ＶＩＮは、共通電位Ｖｃｏｍに対して低い電位から高い電位に時刻ｔ２において変化したことを表している。ＶＩＮが時刻ｔ２において変化したことにより、入力信号ＩＮと出力信号ＯＵＴとでは、電位差が生じる。トランジスタＭＮ−ＳＷ２は、入力信号ＩＮの変化によりオンする。（ただし、入力信号の変化がトランジスタＭＮ−ＳＷ２の閾値以上である。）トランジスタＭＮ−ＳＷ２がオンすることにより、トランジスタＭＮ−ＳＷ２に電流が流れ、ノードＰＧＡＴＥは、時刻ｔ２以前のＶＯＵＴに近づく。ノードＰＧＡＴＥの電位の降下に伴って、トランジスタＭＰ−ＣＨＧがオンする。入力信号ＩＮと出力信号ＯＵＴの電位差が大きい場合には、トランジスタＭＰ−ＣＨＧは深くオンする。トランジスタＭＰ−ＣＨＧがオンすると液晶パネルの負荷容量ＣＬＯＡＤの電荷を急激に充電する。負荷容量ＣＬＯＡＤが十分に充電なされてくると入力信号ＩＮと出力信号ＯＵＴの電位差は小さくなり、トランジスタＭＮ−ＳＷ２緩やかにオフする。その結果、ノードＰＧＡＴＥは徐々に電源電位ＶＤＤＨに近づき、トランジスタＭＰ−ＣＨＧは徐々にオフし、負荷容量ＣＬＯＡＤの充電を終了する。
【００２０】
本発明の実施例２によれば、入力信号ＩＮの切り替わり時に生じる入力信号ＩＮと出力信号ＯＵＴの電位差を利用して、出力信号ＯＵＴの電位を入力信号ＩＮの電位に素早く追従させることが可能となる。特に、入力信号ＩＮと出力信号ＯＵＴの電位差を利用する本実施例２の構成には、外部制御信号を必要としないので、専用のタイミングコントローラ等の制御回路を必要としない。よって、制御回路の開発にかかるコストを削減できる。また、制御回路の分だけ回路面積削減が可能である。また、入力信号ＩＮと出力信号ＯＵＴの電位差に応じてトランジスタＭＰ−ＣＨＧがオンオフするため、出力信号ＯＵＴの電位の立ち上がりは、緩やかな動作が実現可能となる。トランジスタＭＰ−ＣＨＧの緩やかなオフ動作により、スイッチングノイズなどが信号出力ＯＵＴに発生する可能性を小さくすることが可能となる。さらに、本発明の実施例２を採用することで、増幅器１０の定常電流を増加させること無く駆動能力を上げることが可能となり、ドライバＩＣの発熱の低減を可能とする。また、出力に定常的に電流を流す必要がある場合であっても、増幅器１０の出力段のトランジスタサイズを大きくする必要はなく、本発明の実施例１で採用したトランジスタＭＰ−ＣＨＧのトランジスタサイズを大きくすることだけで対応が可能となり、増幅器内部での定常電流の増加を抑えることが可能となる。
【実施例３】
【００２１】
本発明の実施例３に係る液晶表示装置の駆動回路について、図５及び図６を用いて説明する。図５は、本発明の実施例３における駆動回路３００の回路図である。駆動回路３００は、実施例１と実施例２の駆動回路の構成を併せ持つ駆動回路である。駆動回路３００は、増幅器（ＯＰＡＭＰ）１０、トランジスタＭＰ−ＳＷ１、トランジスタＭＮ−ＤＩＳ、トランジスタＭＮ−ＳＷ１、トランジスタＭＮ−ＳＷ２、トランジスタＭＰ−ＣＨＧ、及びトランジスタＭＰ−ＳＷ２を最小構成要として構成される。増幅器１０は、反転入力と出力が接続されており、一般的にボルテージフォロアと呼ばれる接続がされている。非反転入力は、入力信号ＩＮが入力される。この入力信号ＩＮは、図９に示すように、前段に接続されるデジタルアナログコンバーターの出力であり、液晶パネルに供給する階調電圧が印加される。また、増幅器１０の出力は、駆動回路３００の出力信号ＯＵＴとしてドライバＩＣの出力パッドＰＡＤに供給され、最終的にドライバＩＣが搭載された液晶パネルの負荷容量ＣＬＯＡＤに供給される。
【００２２】
第１ＰＭＯＳトランジスタであるトランジスタＭＰ−ＳＷ１は、ゲートに入力信号ＩＮが印加されると共に、ソースには、増幅器１０の出力が接続され、ドレインは、ノードＮＧＡＴＥに接続されている。トランジスタＭＰ−ＳＷ１は、ソースの電位とゲートの電位を比較し、ゲートの電位がソースの電位より閾値以上下がった場合にオンする。
【００２３】
第１ＮＭＯＳトランジスタであるトランジスタＭＮ−ＤＩＳは、ゲートがノードＮＧＡＴＥに接続されると共に、ソースは、グランドＧＮＤに接続され、ドレインは、増幅器１０の出力に接続されている。
【００２４】
第２ＮＭＯＳトランジスタであるトランジスタＭＮ−ＳＷ１は、ゲートに所定の定電圧ＶＢＬが印加され、ドレインがノードＮＧＡＴＥに接続され、ソースがグランドＧＮＤに接続されている。ここで、所定の定電圧ＶＢＬは、トランジスタＭＮ−ＳＷ１の閾値電圧以上の電圧である。一例として、ＶＤＤＨを１５Ｖ、ＶＢＬを１．１Ｖとして設定することが可能である。よって、駆動回路に電源が与えられている場合、トランジスタＭＮ−ＳＷ１は常時オン状態となり、実質的には定電流として動作するトランジスタである。
【００２５】
第３ＰＭＯＳトランジスタであるトランジスタＭＮ−ＳＷ２は、ゲートに入力信号ＩＮが印加されると共に、ソースには、増幅器１０の出力が接続され、ドレインは、ノードＰＧＡＴＥに接続されている。トランジスタＭＮ−ＳＷ２は、ソースの電位とゲートの電位を比較し、ゲートの電位がソースの電位より閾値以上に上がった場合にオンする。
【００２６】
第２ＰＭＯＳトランジスタであるトランジスタＭＰ−ＣＨＧは、ゲートがノードＰＧＡＴＥに接続されると共に、ソースは、電源電位ＶＤＤＨに接続され、ドレインは、増幅器１０の出力に接続されている。
【００２７】
第３ＰＭＯＳトランジスタであるトランジスタＭＰ−ＳＷ２は、ゲートに所定の定電圧ＶＢＨが印加され、ドレインがノードＰＧＡＴＥに接続され、ソースが電源電位ＶＤＤＨに接続されている。ここで、所定の定電圧ＶＢＨは、トランジスタＭＰ−ＳＷ２の閾値電圧以下の電圧である。一例として、ＶＤＤＨを１５Ｖ、ＶＢＨ１３．８をＶとして設定することが可能である。よって、駆動回路に電源が与えられている場合、トランジスタＭＰ−ＳＷ２は常時オン状態となり、実質的には定電流として動作するトランジスタである。
【００２８】
以下、図６を用いて動作の説明を行う。図６は、駆動回路３００のタイミングチャートである。ＶＩＮは、入力信号ＩＮの電圧の変化を示している。ＶＩＮは、時刻ｔ１において、共通電位Ｖｃｏｍに対して高い電位から低い電位に変化し、時刻ｔ２において、共通電位Ｖｃｏｍに対して低い電位から高い電位に変化したことを表している。ＶＩＮが時刻ｔ１において共通電位Ｖｃｏｍに対して高い電位から低い電位に変化したことにより、入力信号ＩＮと出力信号ＯＵＴとでは、電位差が生じる。トランジスタＭＰ−ＳＷ１は、入力信号ＩＮの変化によりオンする。（ただし、入力信号の変化がトランジスタＭＰ−ＳＷ１の閾値以上である。）トランジスタＭＰ−ＳＷ１がオンすることにより、トランジスタＭＰ−ＳＷ１に電流が流れ、ノードＮＧＡＴＥは、時刻ｔ１以前のＶＯＵＴに近づく。ノードＮＧＡＴＥの電位の上昇に伴って、トランジスタＭＮ−ＤＩＳがオンする。入力信号ＩＮと出力信号ＯＵＴの電位差が大きい場合には、トランジスタＭＮ−ＤＩＳは深くオンする。トランジスタＭＮ−ＤＩＳがオンすると液晶パネルの負荷容量ＣＬＯＡＤの電荷を急激に放電させる。負荷容量ＣＬＯＡＤが十分に放電なされてくると入力信号ＩＮと出力信号ＯＵＴの電位差は小さくなり、トランジスタＭＰ−ＳＷ１緩やかにオフする。その結果、ノードＮＧＡＴＥは徐々にグランドレベルに近づき、トランジスタＭＮ−ＤＩＳは徐々にオフし、負荷容量ＣＬＯＡＤの放電を終了する。
【００２９】
また、ＶＩＮが時刻ｔ２において、共通電位Ｖｃｏｍに対して低い電位から高い電位に変化したことにより、入力信号ＩＮと出力信号ＯＵＴとでは、電位差が生じる。トランジスタＭＮ−ＳＷ２は、入力信号ＩＮの変化によりオンする。（ただし、入力信号の変化がトランジスタＭＮ−ＳＷ２の閾値以上である。）トランジスタＭＮ−ＳＷ２がオンすることにより、トランジスタＭＮ−ＳＷ２に電流が流れ、ノードＰＧＡＴＥは、時刻ｔ２以前のＶＯＵＴに近づく。ノードＰＧＡＴＥの電位の降下に伴って、トランジスタＭＰ−ＣＨＧがオンする。入力信号ＩＮと出力信号ＯＵＴの電位差が大きい場合には、トランジスタＭＰ−ＣＨＧは深くオンする。トランジスタＭＰ−ＣＨＧがオンすると液晶パネルの負荷容量ＣＬＯＡＤの電荷を急激に充電する。負荷容量ＣＬＯＡＤが十分に充電なされてくると入力信号ＩＮと出力信号ＯＵＴの電位差は小さくなり、トランジスタＭＮ−ＳＷ２緩やかにオフする。その結果、ノードＰＧＡＴＥは徐々に電源電位ＶＤＤＨに近づき、トランジスタＭＰ−ＣＨＧは徐々にオフし、負荷容量ＣＬＯＡＤの充電を終了する。
【００３０】
以上の動作より、本発明の実施例３によれば、実施例１及び実施例２の効果に加えて、レイル・ツー・レイル（rail to rail）動作の増幅器１０に対応した駆動回路を実現することが可能となる。
【実施例４】
【００３１】
本発明の実施例４に係る液晶表示装置の駆動回路について、図７及び図８を用いて説明する。図７は、本発明の実施例４における駆動回路４００の回路図である。実施例３と同一の構成については、同一の符号を付与し、説明を省略する。なお、図７では増幅器１０を詳細な回路図で示しているが、一般的な増幅器を回路レベルで表現したものであるから、ここでは、詳細な動作の説明は省略する。
【００３２】
本実施例４の特徴は、実施例３で説明された、増幅器（ＯＰＡＭＰ）１０、トランジスタＭＰ−ＳＷ１、トランジスタＭＮ−ＤＩＳ、トランジスタＭＮ−ＳＷ１、トランジスタＭＮ−ＳＷ２、トランジスタＭＰ−ＣＨＧ、及びトランジスタＭＰ−ＳＷ２に加えて、第１スイッチ手段ＨＩＺ−ＳＷと第２スイッチ手段ＣＳ−ＳＷを有する。第１スイッチ手段ＨＩＺ−ＳＷは、トランジスタＭＰ−ＣＨＧのドレインとトランジスタＭＮ−ＤＩＳのドレインが接続されたノードＯＵＴＡと出力パッドＰＡＤ間に接続されている。第１スイッチ手段ＨＩＺ−ＳＷは例えば、トランスファーゲートである。
【００３３】
第２スイッチ手段ＣＳ−ＳＷは、第１スイッチ手段ＨＩＺ−ＳＷと出力パッドＰＡＤ間のノードＯＵＴＢｎと隣り合う駆動回路の出力ノードＯＵＴＢｎ−１の間に接続されている。第２スイッチ手段ＣＳ−ＳＷは、例えばトランスファーゲートから構成されている。
【００３４】
次に図８を用いて動作の説明を行う。図８は、駆動回路４００のタイミングチャートである。ＶＩＮは、時刻ｔ１において、共通電位Ｖｃｏｍに対して高い電位から低い電位に変化し、時刻ｔ２において、共通電位Ｖｃｏｍに対して低い電位から高い電位に変化したことを表している。ＶＨＩＺは、時刻ｔ１、及びｔ２において高い電位から低い電位へ立ち下がり、時刻ｔ３、及びｔ４において、低い電位から高い電位へ立ち上がる。ＶＸＨＩＺは、時刻ｔ１、及びｔ２において、低い電位から高い電位へ立ち上がり、時刻ｔ３、及びｔ４において、高い電位から低い電位へ立ち下がる。ＶＨＩＺとＶＸＨＩＺとは、相補的な信号である。
【００３５】
ＶＨＩＺ及びＶＸＨＩＺの信号の変化により、時刻ｔ１、ｔ２で第１スイッチ手段ＨＩＺ−ＳＷがオフし、第２スイッチ手段ＣＳ−ＳＷがオンする。第２スイッチ手段ＣＳ−ＳＷがオンすることにより、それぞれの駆動回路の出力ＯＵＴＢｎは短絡される。それぞれの駆動回路の出力ＯＵＴＢｎは短絡されることで、それぞれの駆動回路の出力ＯＵＴＢｎの電位は平均化され、共通電位Ｖｃｏｍに近い電位となる。時刻ｔ３では、第２スイッチ手段ＣＳ−ＳＷがオフし、第１スイッチ手段ＨＩＺ−ＳＷがオンする。駆動回路の出力ＯＵＴＢｎが共通電位Ｖｃｏｍに近づいた状態で、第１スイッチ手段ＨＩＺ−ＳＷがオンすることにより、入力信号ＩＮと出力信号ＯＵＴＡとの間に電位差が生じる。
【００３６】
トランジスタＭＰ−ＳＷ１は、入力信号ＩＮと出力信号ＯＵＴＡとの間に電位差が生じることによりオンする。（ただし、入力信号と出力信号ＯＵＴＡの電位差がトランジスタＭＰ−ＳＷ１の閾値以上である。）トランジスタＭＰ−ＳＷ１がオンすることにより、トランジスタＭＰ−ＳＷ１に電流が流れ、ノードＮＧＡＴＥは、共通電位Ｖｃｏｍに近づく。ノードＮＧＡＴＥの電位の上昇に伴って、トランジスタＭＮ−ＤＩＳがオンする。入力信号ＩＮと出力信号ＯＵＴＡの電位差が大きい場合には、トランジスタＭＮ−ＤＩＳは深くオンする。トランジスタＭＮ−ＤＩＳがオンすると液晶パネルの負荷容量ＣＬＯＡＤの電荷を急激に放電させる。負荷容量ＣＬＯＡＤが十分に放電なされてくると入力信号ＩＮと出力信号ＯＵＴＡの電位差は小さくなり、トランジスタＭＰ−ＳＷ１緩やかにオフする。その結果、ノードＮＧＡＴＥは徐々にグランドレベルに近づき、トランジスタＭＮ−ＤＩＳは徐々にオフし、負荷容量ＣＬＯＡＤの放電を終了する。
【００３７】
時刻ｔ４では、第２スイッチ手段ＣＳ−ＳＷがオフし、第１スイッチ手段ＨＩＺ−ＳＷがオンする。駆動回路の出力ＯＵＴＢｎが共通電位Ｖｃｏｍに近づいた状態で、第１スイッチ手段ＨＩＺ−ＳＷがオンすることにより、入力信号ＩＮと出力信号ＯＵＴＡとの間に電位差が生じる。
【００３８】
トランジスタＭＮ−ＳＷ２は、入力信号ＩＮと出力信号ＯＵＴＡとの間に電位差が生じることによりオンする。（ただし、入力信号ＩＮと出力信号ＯＵＴＡとの電位差がトランジスタＭＮ−ＳＷ２の閾値以上である。）トランジスタＭＮ−ＳＷ２がオンすることにより、トランジスタＭＮ−ＳＷ２に電流が流れ、ノードＰＧＡＴＥは、共通電位Ｖｃｏｍに近づく。ノードＰＧＡＴＥの電位の降下に伴って、トランジスタＭＰ−ＣＨＧがオンする。入力信号ＩＮと出力信号ＯＵＴＡの電位差が大きい場合には、トランジスタＭＰ−ＣＨＧは深くオンする。トランジスタＭＰ−ＣＨＧがオンすると液晶パネルの負荷容量ＣＬＯＡＤの電荷を急激に充電する。負荷容量ＣＬＯＡＤが十分に充電なされてくると入力信号ＩＮと出力信号ＯＵＴＡの電位差は小さくなり、トランジスタＭＮ−ＳＷ２緩やかにオフする。その結果、ノードＰＧＡＴＥは徐々に電源電位ＶＤＤＨに近づき、トランジスタＭＰ−ＣＨＧは徐々にオフし、負荷容量ＣＬＯＡＤの充電を終了する。
【００３９】
以上の説明により、本発明の実施例４によれば、実施例１、実施例２、及び実施例３の効果に加えて、それぞれの駆動回路の出力ＯＵＴＢｎを短絡する期間を設けることにより、増幅器１０の駆動期間を減らし、消費電力の削減が可能となる。
【００４０】
また、本発明の基本的な構成であれば、それぞれの駆動回路の出力ＯＵＴＢｎを短絡することにより、入力信号ＩＮと出力信号ＯＵＴＡとの間に電位差が生じてしまう。その結果、トランジスＭＰ−ＳＷ１或いはトランジスタＭＮ−ＳＷ２がオンしてしまう恐れが生じる。しかしながら、本実施例４の構成によれば、それぞれの駆動回路の出力ＯＵＴＢｎを短絡する第２スイッチ手段ＣＳ−ＳＷを制御する信号を利用して、第１スイッチ手段ＨＩＺ−ＳＷを制御することにより、容易に誤動作を防止することが可能となる。
【００４１】
図１０に示すのは、実施例４の変形例１である駆動回路１０００である。実施例４と異なる点を説明する。駆動回路１０００では、第１スイッチ手段HIZ-SWと出力パッドPADとの間のノードＯＵＴＢｎとMP−SW１のソースとの間に第３スイッチ手段ＨＩＺ１−ＳＷが設けられている。また、第１スイッチ手段HIZ-SWと出力パッドPADとの間のノードＯＵＴＢｎとMN−SW２のソースとの間に第４スイッチ手段ＨＩＺ２−ＳＷが設けられている。トランジスタＭＮ−ＤＩＳのドレイン、及びトランジスタＭＰ−ＣＨＧのドレインは、出力ノードＯＵＴＢｎに接続されている。
【００４２】
第１スイッチ手段HIZ-SW、第３スイッチ手段ＨＩＺ１−ＳＷ、及び第４スイッチ手段ＨＩＺ２−ＳＷは、同じ制御信号ＨＩＺ及び制御信号ＸＨＩＺで制御されているので同じオンオフ動作を行う。駆動回路としての動作は、実施例４と同一である。
【００４３】
トランジスタＭＰ−ＳＷ１、トランジスタＭＮ−ＳＷ２、トランジスタＭＮ−ＤＩＳ、及びトランジスタＭＰ−ＣＨＧの接続関係が実施例４とは、変化したが、実施例４と同様に誤動作せずに動作させることが可能となる。
【００４４】
図１１に示すのは、実施例４の変形例２である駆動回路１１００である。実施例４の変形例１と異なる点を説明する。駆動回路１１００では、変形例１と比較して第１スイッチ手段HIZ-SWが削除されている。また、ＯＰＡＭＰ１０が多機能化されている。図１１に示すＯＰＡＭＰ１０は、反転入力、非反転入力、及び出力に加えて、２つの制御信号を入力している。第３スイッチ手段ＨＩＺ１−ＳＷ及び第４スイッチ手段ＨＩＺ２−ＳＷの制御信号である、制御信号ＨＩＺと制御信号ＸＨＩＺである。ＯＰＡＭＰ１０は、制御信号ＨＩＺに同期して、制御信号ＨＩＺがハイである場合は入力信号ＩＮに応じた出力信号ＯＵＴＢｎを出力し、制御信号ＨＩＺがロウである場合は、ＯＰＡＭＰ１０に内蔵したスイッチ手段により入力信号ＩＮと出力信号ＯＵＴＢｎの接続を切断する。ＯＰＡＭＰ１０は２つの制御信号を入力するとあるが、少なくとも１つ入力されればよい。本変形例２のように２つの制御信号を１つの制御信号からＯＰＡＭＰ１０内で生成することも可能である。なお、駆動回路としての動作は、実施例４と同一である。
【００４５】
変形例１と同様に誤動作せずに動作させることが可能となる。また、多機能化されたＯＰＡＭＰにも対応した駆動回路を提供することが可能となる。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施例１における駆動回路である。
【図２】図１の駆動回路のタイミングチャートである。
【図３】本発明の実施例２における駆動回路である。
【図４】図３の駆動回路のタイミングチャートである。
【図５】本発明の実施例３における駆動回路である。
【図６】図５の駆動回路のタイミングチャートである。
【図７】本発明の実施例４における駆動回路である。
【図８】図７の駆動回路のタイミングチャートである。
【図９】本発明の駆動回路を搭載した駆動装置の概念図である。
【図１０】本発明の実施例４における変形例１である。
【図１１】本発明の実施例４における変形例２である。
【符号の説明】
【００４７】
１０      増幅器（ＯＰＡＭＰ）
１００    駆動回路
９１０    階調電圧発生回路
９２０    デジタルアナログコンバーター
９３０    駆動回路
９４０    液晶パネル
９５０    ソースドライバＩＣ
【図１】
2008046358.tif 000003
【図２】
2008046358.tif 000004
【図３】
2008046358.tif 000005
【図４】
2008046358.tif 000006
【図５】
2008046358.tif 000007
【図６】
2008046358.tif 000008
【図７】
2008046358.tif 000009
【図８】
2008046358.tif 000010
【図９】
2008046358.tif 000011
【図１０】
2008046358.tif 000012
【図１１】
2008046358.tif 000013