(57)【要約】【課題】パネルインターフェイス制御装置として、パネル表示用に新たに映像データを作る必要をなくし、かつ、表示パネルの種類変更に柔軟に対応可能にする。【解決手段】データ変換回路８およびＲＧＢフィルタ回路１２は、プログラマブルであり、表示用デジタル映像信号７に対して、表示パネルの画面サイズに合わせて、水平方向および垂直方向に、拡大または縮小処理を行う。インターフェース部１６は、ＲＧＢフィルタ回路１２の出力を、表示パネルに映像データ１３として出力する。【選択図】  図２
2008083681.tif 000002
【特許請求の範囲】
【請求項１】
光学系を介して得られた画像信号に対し所定の画像処理を施して得られた表示用デジタル映像信号を入力とし、この表示用デジタル映像信号に基づいて、表示パネル用の映像データを生成して出力するパネルインターフェイス制御装置であって、
前記表示用デジタル映像信号に対して、前記表示パネルの画面サイズに合わせて、水平および垂直方向に、拡大または縮小処理を行うデジタル信号処理部と、
前記表示パネルに画像を表示するとき、前記デジタル信号処理部の出力を、前記表示パネルに前記映像データとして出力するインターフェイス部とを備え、
前記デジタル信号処理部は、プログラマブルである
ことを特徴とするパネルインターフェイス制御装置。
【請求項２】
請求項１において、
前記表示用デジタル映像信号は、テレビ出力用デジタル映像信号である
ことを特徴とするパネルインターフェイス制御装置。
【請求項３】
請求項１において、
画面サイズが互いに異なる複数の表示パネルに、それぞれ、当該表示パネルの画面サイズに合わせた映像データを出力可能に構成されている
ことを特徴とするパネルインターフェイス制御装置。
【請求項４】
請求項１において、
前記デジタル信号処理部は、
水平方向の拡大または縮小処理として、隣り合う画素同士の加乗算及び除算を行うフィルタ処理を行うフィルタ回路を備え、
前記フィルタ回路は、乗算時の係数が、レジスタによって設定可能に構成されている
ことを特徴とするパネルインターフェイス制御装置。
【請求項５】
請求項１において、
前記表示パネルに出力する水平同期信号を間引く処理を行う間引き処理部を備えた
ことを特徴とするパネルインターフェイス制御装置。
【請求項６】
請求項５において、
前記間引き処理部は、
水平同期信号を間引く位置を、フィールド毎に、レジスタによって設定可能に構成されている
ことを特徴とするパネルインターフェイス制御装置。
【請求項７】
請求項１において、
前記表示パネルは、液晶パネル、有機ＥＬパネル、およびプラズマパネルのうちのいずれかである
ことを特徴とするパネルインターフェイス制御装置。
【請求項８】
請求項１記載のパネルインターフェイス制御装置と、
前記所定の画像処理を行い、前記表示用デジタル映像信号を生成して前記パネルインターフェイス制御装置に与える信号処理部とを備えた
ことを特徴とする画像処理用ＬＳＩ。
【請求項９】
請求項１記載のパネルインターフェイス制御装置を備えたデジタルカメラ。
【請求項１０】
請求項１記載のパネルインターフェイス制御装置を備えたデジタル機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示用デジタル映像信号から、液晶パネル等の表示パネル用の映像データを生成するパネルインターフェイス制御装置に関する。
【背景技術】
【０００２】
従来のパネルインターフェイス制御装置は、例えば、テレビ表示時とパネル表示時とで動作モードの切り替えを行い、この動作モードの切り替えに伴って、水平同期信号のタイミング変換を行っていた。（例えば、特許文献１参照。）
また、パネル表示時において表示パネルの表示サイズに映像信号のサイズを合致させるために、水平周期を単位としたラインメモリを設けて、映像信号を一旦ラインメモリに格納し、次の水平周期で読み出して演算処理を行い、スケーリング処理を行っていた。（例えば、特許文献２参照。）
【特許文献１】特許第２７８５３２７号公報
【特許文献２】特開平１０−１６１６００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来のパネルインターフェイス制御装置では、以下のような問題があった。
【０００４】
（１）テレビと表示パネルに同時に表示する場合、パネル表示用に新たに映像データを用意する必要がある。
【０００５】
（２）パネル表示用データをライン単位で格納するためのラインメモリが必要となり、チップ面積を小さくできないため、システム全体の小型化の妨げにもなる。
【０００６】
（３）搭載する表示パネルのサイズ・表示画素数などが替わる度に、回路構成を変更しなければならない。あるいは、対応可能な表示パネル数分の制御回路を搭載しなければならないため、チップ面積が増大してしまう。
【０００７】
前記の問題に鑑み、本発明は、パネルインターフェイス制御装置として、パネル表示用に新たに映像データを作ることを不要とするとともに、表示パネルの種類変更に柔軟に対応可能にすることを課題とする。
【課題を解決するための手段】
【０００８】
前記の課題を解決するために、第１の発明は、光学系を介して得られた画像信号に対し所定の画像処理を施して得られた表示用デジタル映像信号を入力とし、この表示用デジタル映像信号に基づいて、表示パネル用の映像データを生成して出力するパネルインターフェイス制御装置として、前記表示用デジタル映像信号に対して、前記表示パネルの画面サイズに合わせて、水平および垂直方向に、拡大または縮小処理を行うデジタル信号処理部と、前記表示パネルに画像を表示するとき、前記デジタル信号処理部の出力を、前記表示パネルに前記映像データとして出力するインターフェイス部とを備え、前記デジタル信号処理部はプログラマブルであるものである。
【０００９】
また、前記第１の発明に係るパネルインターフェイス制御装置において、前記表示用デジタル映像信号は、テレビ出力用デジタル映像信号であるのが好ましい。
【００１０】
また、前記第１の発明に係るパネルインターフェイス制御装置において、画面サイズが互いに異なる複数の表示パネルに、それぞれ、当該表示パネルの画面サイズに合わせた映像データを出力可能に構成されているのが好ましい。
【００１１】
また、前記第１の発明に係るパネルインターフェース制御装置において、前記デジタル信号処理部は、水平方向の拡大または縮小処理として、隣り合う画素同士の加乗算及び除算を行うフィルタ処理を行うフィルタ回路を備え、前記フィルタ回路は、乗算時の係数が、レジスタによって任意に設定可能に構成されているのが好ましい。
【００１２】
また、前記第１の発明に係るパネルインターフェース制御装置において、表示パネルに出力する水平同期信号を間引く処理を行う間引き処理部を備えているのが好ましい。そして、この間引き処理部は、水平同期信号を間引く位置を、フィールド毎にレジスタによって設定可能に構成されているのが好ましい。
【００１３】
また、前記第１の発明に係るパネルインターフェース制御装置において、表示パネルは、映像表示方式の異なる複数種類のパネルのいずれであってもかまわないが、例えば、液晶パネル、有機ＥＬパネルおよびプラズマパネルのいずれかであるのが好ましい。
【００１４】
また、第２の発明は、前記第１の発明に係るパネルインターフェイス制御装置と、前記所定の画像処理を行い、前記表示用デジタル映像信号を生成して前記パネルインターフェイス制御装置に与える信号処理部とを備えた画像処理用ＬＳＩである。
【００１５】
また、第３の発明は、前記第１の発明に係る液晶インターフェイス制御装置を備えたデジタルカメラ、または、画面付き携帯電話などのデジタル機器である。
【発明の効果】
【００１６】
本発明によると、入力される表示用デジタル映像信号を、表示パネルの画面サイズに合せて、水平および垂直方向に拡大または縮小処理して、表示パネルの画面サイズに合致した映像データを出力することが可能となる。これにより、テレビと表示パネルとの同時表示においても、新たにパネル表示出力用の映像データを作る必要がない。また、パネル表示用のラインメモリを設ける必要がないため、装置面積を削減することができ、システム全体としての小型化にも貢献する。
【００１７】
さらには、拡大または縮小処理を行うデジタル信号処理部が、プログラマブルであるので、対応する表示パネル毎にパネルインターフェイス制御装置を新たに作成する必要がなくなり、かつ、搭載可能な表示パネルに制限を設ける必要がなくなる。
【００１８】
ここで、「プログラマブル」とは、表示出力する表示パネルの画面サイズに合わせて、水平画素数・垂直ライン数を任意に設定することによって、拡大または縮小処理およびフィルタリング処理や間引き処理のデジタル信号処理を行い、画面サイズに合致した表示用出力データが出力されることを意味する。言い換えると、表示用画像データサイズを、プログラムによって任意に可変出力することが可能である、ということである。
【発明を実施するための最良の形態】
【００１９】
以下、図面を用いて、本発明を実施するための最良の形態を説明する。
【００２０】
図１は本発明の一実施形態に係るパネルインターフェイス制御装置を含む撮像装置としてのデジタルカメラ６の構成を示すブロック図である。本実施形態のデジタルカメラ６は、表示パネルとして液晶パネルを採用している。図１において、１は光学系であり、レンズ１ａと撮像装置１ｂを有する。２は画像処理用ＬＳＩであり、信号処理部２ａと表示処理部２ｂを有する。表示処理部２ｂがパネルインターフェイス制御装置に相当する。３はＴＶ出力ジャック、４は表示パネルとしての液晶パネル、５はメモリカード等の記録媒体である。
【００２１】
光学系１を介して得られた画像信号は、画像処理用ＬＳＩ２に入力される。画像処理用ＬＳＩ２において、信号処理部２ａは、入力された画像信号に対し所定の画像処理としてデジタル信号処理を施し、表示用デジタル映像信号を生成する。表示処理部２ｂは、信号処理部２ａによって生成された表示用デジタル映像信号から、テレビ表示用のコンポジット信号を生成し、ＴＶ出力ジャック３に出力する。すなわち、ここでの表示用デジタル映像信号は、テレビ出力用デジタル映像信号である。表示処理部２ｂはその一方で、信号処理部２ａによって生成された表示用デジタル映像信号から、液晶パネル４用の映像データを生成して、液晶パネル４に出力する。さらに、画像処理用ＬＳＩ２は、撮像データを記録または再生するために、記録媒体５にアクセスし、電子データの読み書きを行う。
【００２２】
図２は本実施形態に係るパネルインターフェイス制御装置としての表示処理部２ｂの詳細な構成を示すブロック図である。図２において、データ変換回路８は、入力された表示用デジタル映像信号７（輝度信号、色差信号）から、Ｒ信号９、Ｇ信号１０およびＢ信号１１を生成し出力する。ＲＧＢフィルタ回路１２は、Ｒ信号９、Ｇ信号１０およびＢ信号１１に対して、搭載された液晶パネル４の画面サイズに合わせて、フィルタ処理を行う。デジタル液晶インターフェイス部１６は、液晶パネル４に静止画像または動画像を表示するとき、ＲＧＢフィルタ回路１２の出力を、液晶パネル４に映像データ１３として出力する。データ変換回路８およびＲＧＢフィルタ回路１２によって、デジタル信号処理部が構成されており、また、デジタル液晶インタフェース部１６がインターフェース部に相当している。
【００２３】
データ変換回路８およびＲＧＢフィルタ回路１２によって構成されたデジタル信号処理部は、プログラマブルである。ここで、「プログラマブル」とは、表示出力する液晶パネルの画面サイズに合わせて、水平画素数・垂直ライン数を任意に設定することで、拡大または縮小処理及びフィルタリング処理や間引き処理のデジタル信号処理を行い、画面サイズに合致した表示用出力データが出力されることを意味する。
【００２４】
また図２において、コンポジット信号生成部１４は、入力された表示用デジタル映像信号７から、コンポジット信号１５を生成し出力する。間引き処理部５１は、水平同期信号５０を入力として、液晶パネル４の画面サイズに合わせて間引き処理を行い、間引き後の水平同期信号５２を液晶パネル４に出力する。
【００２５】
本実施形態では、液晶パネル４の画面サイズに合わせた水平方向の拡大または縮小処理として、隣り合う画素同士の加乗算及び除算を行うフィルタ処理を行うものとする。
【００２６】
図３はＲＧＢフィルタ回路１２に設けられたフィルタ回路の構成例を示す。図３において、第１の乗算部２０１は、乗算器２１、加算器２２ａ，２２ｂ，２２ｃ，２２ｄ、セレクタ２３およびレジスタ２４を備えている。セレクタ２３は、乗算器２１および加算器２２ａ〜２２ｄによって得られた６種類の信号（ゲインが１，２，３，４，５，６）から、レジスタ２４の設定値に従って１個の信号を選択する。すなわち、第１の乗算部２０１は、入力された信号に、レジスタ２４によって設定されたゲインを乗じて出力する。
【００２７】
同様に、第２の乗算部２０２は、乗算器２５、加算器２６ａ，２６ｂ，２６ｃ，２６ｄ、セレクタ２７およびレジスタ２８を備えている。第２の乗算部２０２の前段にはフリップフロップ２０が設けられており、このフリップフロップ２０によって１クロック遅延された信号が第２の乗算部２０２に与えられる。セレクタ２７は、乗算器２５および加算器２６ａ〜２６ｄによって得られた６種類の信号（ゲインが１，２，３，４，５，６）から、レジスタ２８の設定値に従って１個の信号を選択する。すなわち、第２の乗算部２０２は、入力された信号から１クロック遅延された信号に、レジスタ２８によって設定されたゲインを乗じて出力する。
【００２８】
このように、第１および第２の乗算部２０１，２０２は、乗算時の係数が、レジスタ２４，２８によって任意に設定可能に構成されている。加算器２９は、第１の乗算部２０１のセレクタ２３の出力と、第２の乗算部２０２のセレクタ２７の出力とを、加算する。
【００２９】
除算部２０３は、除算器（ビットシフタ）３１ａ，３１ｂ，３１ｃ，３１ｄ、セレクタ３２およびレジスタ３３を備えている。セレクタ３２は、除算器３１ａ〜３１ｄによって得られた４種類の信号（ゲインが１／２，１／４，１／６，１／８）から、レジスタ３３の設定値に従って１個の信号を選択する。
【００３０】
図３では、１クロック遅延させた、隣り合う画素同士のフィルタ処理を行う構成を例示したが、例えば、隣り合う３画素の場合でも、同様な構成で実現可能である。また、乗算部における乗数は６種類とし、除算部における除数の種類は４種類としたが、この数も任意に構成可能である。
【００３１】
図４は図３のフィルタ回路を含むＲＧＢフィルタ回路１２の構成例を示すブロック図である。図４に示すように、本実施形態では、図３のフィルタ回路２００がＲＧＢで共用されるように構成されている。すなわち、フィルタ回路２００の前段に、後述するＲＧＢ順列及び画素位置選択回路１００が設けられており、このＲＧＢ順列及び画素位置選択回路１００は一度にＲＧＢ信号のいずれかを出力する。
【００３２】
図５はＲＧＢ順列及び画素位置選択回路１００の構成例を示すブロック図である。図５において、Ｒ信号の系列に、セレクタ１０４および画素位置選択レジスタ１０５が設けられている。セレクタ１０４は、互いに遅延クロック数が異なる４種類のＲ信号を入力とし、画素位置選択レジスタ１０５に設定された値に応じて、いずれか１つのＲ信号を出力する。すなわち、画素位置選択レジスタ１０５の設定値がＲ信号の遅延位置を選択するセレクタ１０４の制御信号となる。また、図示は省略しているが、Ｇ信号およびＢ信号の系列にも、Ｒ信号と同様に、セレクタおよび画素位置選択レジスタが設けられている。セレクタ１０４、並びにＧ信号およびＢ信号に設けられたセレクタの出力は、セレクタ１０６に与えられる。
【００３３】
一方、水平画素カウンタ１０１は画素レートＣＬＫをカウントアップし、２ビットのカウンタ値を出力する。カウンタ値は水平同期信号によってリセットされる。これにより、カウンタ値は「０」「１」「２」を巡回する。ＲＧＢ順列選択部１０２は、ラインがＯｄｄ、Ｅｖｅｎのいずれであるかを判別し、カウンタ値に応じてＲＧＢ選択値を出力する。ラインおよびカウンタ値とＲＧＢ選択値との関係は、ＲＧＢ順列レジスタ１０３に設定される。図５にＲＧＢ順列レジスタ１０３の設定例を示している。ここで、「００」はＲ信号、「０１」はＧ信号、「１０」はＢ信号を、それぞれ選択することを示す。
【００３４】
ＲＧＢ順列選択部１０２から出力されたＲＧＢ選択値は、上述のセレクタ１０６に選択信号として与えられる。セレクタ１０６は、選択信号が「００」のときはＲ信号を選択出力し、同様に、選択信号が「０１」のときはＧ信号を、「１０」のときはＢ信号を、それぞれ選択出力する。このような構成により、出力ライン毎に、ＲＧＢの順列を切り替えることが可能になる。
【００３５】
図６はＲＧＢフィルタ回路１２におけるフィルタ処理のイメージ図である。図６では、水平方向７２０画素の入力データに対して、水平方向３６０画素の出力データを生成するフィルタ処理を例にとって示している。Ｒ、Ｇ，Ｂともに、隣り合う画素の加算平均を出力している。
【００３６】
実際には、図７のタイミングチャートに示すように、出力ライン毎に、ＲＧＢの順列及び選択する画素位置を切り替える。このような動作は、上述した回路構成におけるレジスタ設定によって、任意に選択が可能である。図７において、１３．５ＭＨｚの波形は入力データのデータレートを示しており、６．７５ＭＨｚの波形は出力データのデータレートを示している。６．７５ＭＨｚのクロックが液晶パネルの画素レートクロックであり、図５における画素レートＣＬＫに相当する。水平画素カウンタ１０１はこの画素レートクロックでカウントアップを行う。１３．５ＭＨｚのクロックは、図示していないが、図２のデータ変換回路８におけるＲＧＢ信号を出力するまでの画素レートクロックに相当する。また、２７ＭＨｚの波形はテレビ出力用信号の画素レートを示している。
【００３７】
図８はＲＧＢフィルタ回路１２における他のフィルタ処理のイメージ図である。図８では、水平方向７２０画素の入力データに対して、水平方向４８０画素の出力データを生成するフィルタ処理を例にとって示している。この場合は、隣り合う画素同士の単純加算平均ではなく、フィルタ処理による画素中心を考慮し、選択画素のゲインをそれぞれ可変にしておく必要がある。図８では、隣り合う画素の加算ゲインが、３対１及び１対３を交互に繰り返す場合を示している。
【００３８】
また、図９に示すように、奇数ラインと偶数ラインとでＲＧＢ順列が異なり、出力ライン毎にフィルタ係数が異なる例も考えられる。図９の例によると、
奇数（Ｏｄｄ）ライン    １対３、３対１  の交互、  除算値：4
偶数（Ｅｖｅｎ）ライン  フィルタなし、１対１  の交互
となる。このとき、上述したように、Ｍ対Ｎの係数および除算値は、すべてレジスタによって任意に設定できるので、いかなるフィルタ係数の場合であっても、プログラマブルに対応可能となる。
【００３９】
図１０では、偶数ラインに対し、
１対２対１、除算値：４    １対１  除算値：２  の交互  
となるパターンを示している。この場合も、上述したように、レジスタ設定のみで実現可能である。すなわち、本実施形態では、新たな回路を何ら追加する必要がなく、あらゆる画素パターンに対応できる。図９および図１０において、１３．５ＭＨｚの波形は入力データのデータレートを示しており、９ＭＨｚの波形は出力データのデータレートを示している。９ＭＨｚのクロックが液晶パネルの画素レートクロックであり、図５における画素レートＣＬＫに相当する。水平画素カウンタ１０１はこの画素レートクロックでカウントアップを行う。１３．５ＭＨｚのクロックは、図示していないが、図２のデータ変換回路８におけるＲＧＢ信号を出力するまでの画素レートクロックに相当する。また、２７ＭＨｚの波形はテレビ出力用信号の画素レートを示している。
【００４０】
図１１は間引き処理部５１の処理の一例を示すタイミングチャート、図１２は図１１の処理を実現する間引き処理部５１の構成例を示す図である。間引き処理部５１は、垂直方向に縮小処理を行う際に、液晶パネル４に出力する水平同期信号を間引く処理を行う。
【００４１】
ここでは、１フィールド当たりの水平ラインを２８８ラインから２４０ラインに縮小するものとする。図１１において、（ａ）は縮小処理を行う前の水平同期信号、（ｂ）は縮小処理を行った後のＯｄｄフィールドにおける水平同期信号、（ｃ）は縮小処理を行った後のＥｖｅｎフィールドにおける水平同期信号を示す。図１１に示すように、水平ラインを２８８ラインから２４０ラインに縮小する場合、水平同期信号を、６ライン毎に１ライン分マスクする。そして、ＯｄｄフィールドとＥｖｅｎフィールドとにおいて、間引く垂直位置をずらすことによって、フリッカ等が発生しないようにする。
【００４２】
図１２において、ＨＤカウンタ１５１は水平同期信号ＨＤをカウントし、カウント値として０〜５のいずれかを出力する。セレクタ１５２は、Ｏｄｄフィールド用のレジスタ値とＥｖｅｎフィールド用のレジスタ値とを入力とし、そのいずれかを、フィールド判別信号に応じて選択出力する。値比較器１５３は、ＨＤカウンタ１５１のカウント値とセレクタ１５２の出力とを比較し、一致したときは「１」を、一致しなかったときは「０」を出力する。セレクタ１５４は、値比較器１５３が「１」を出力したときは、その出力を“Ｌ”に固定する一方、値比較器１５３が「０」を出力したときは、入力された水平同期信号ＨＤをそのまま出力する。この結果、間引かれた水平同期信号が、セレクタ１５４から出力される。すなわち、水平同期信号を間引く位置が、フィールド毎に、レジスタによって設定可能に構成されており、ＯｄｄフィールドとＥｖｅｎフィールドとにおいて、間引き位置をずらすことが可能となっている。
【００４３】
また、表示処理部２ｂにおいて、データ変換回路８の中に、垂直方向の拡大または縮小のためのラインフィルタ処理を行う回路を設けてもかまわない。図１３（ａ）に示すように、例えば画像処理用ＬＳＩ２に外付けされたＤＲＡＭに、表示用画像データが展開されているものとする。このとき、ｎライン目とｎ＋１ライン目とを同時に読み出して、その平均をとることによって新たなラインデータを生成する。そして、この新たなラインデータを、ｎライン目とｎ＋１ライン目の間に挿入する。これにより、例えば、垂直方向に２倍に拡大することができる。図１３（ｂ）はこのような拡大処理を実現するための回路構成例である。なお、縮小処理の場合は、ラインを適宜間引きするように回路を構成すればよい。
【００４４】
図１４は本発明の他の実施形態に係るパネルインターフェイス制御装置を含む撮像装置としてのデジタルカメラ６Ａの構成を示すブロック図である。図１４において、図１と共通の構成要素には、図１と同一の符号を付しており、ここではその詳細な説明を省略する。図１４の構成では、画面サイズが互いに異なる複数の表示パネルとしての液晶パネルを備えている。すなわち、液晶パネル４に加えて、他の液晶パネルとしての、接眼窓を通して見るエレクトリックビューファインダ４０を備えている。パネルインターフェース制御装置としての表示処理部２ｂＡは、これら複数の液晶パネル４，４０に対して、それぞれ、当該液晶パネルの画面サイズに合わせた映像データを出力することが可能に構成されている。すなわち、液晶パネル４に表示する場合は、液晶パネル４の画面サイズに合致した出力画像を生成するように、ＲＧＢフィルタ回路のフィルタ係数や間引き処理設定を行い、液晶パネル４０に表示する場合は、液晶パネル４０の画面サイズに合致した出力画像を生成するように、ＲＧＢフィルタ回路のフィルタ係数や間引き処理設定を行う。これにより、１個のＲＧＢフィルタ回路を含む表示処理部において、任意の複数個の画面サイズの液晶に対応した出力画像を表示させることができる。
【００４５】
なお、本発明の態様は、上述の実施形態のみに限られないことは言うまでもない。例えば、上述の実施形態では、表示パネルが液晶パネルである場合を例に挙げて本発明の構成および動作を説明したが、液晶とは映像表示方式が異なる種類の表示パネルを用いる場合も、当該表示パネルに対応したインターフェース部等を設けて、本発明のパネルインターフェース制御装置を実現することも可能である。すなわち、有機ＥＬディスプレイ、プラズマディスプレイ、リアプロジェクションテレビ、ＦＥＤ、ＣＲＴなどの表示パネルにも本発明を適用できる。
【００４６】
また、上述の実施形態では、本発明のパネルインターフェース制御装置がデジタルカメラに搭載された場合を例に挙げて説明を行ったが、画面付き携帯電話などの他のデジタル機器に本発明のパネルインターフェース制御装置を搭載してもかまわないことは言うまでもない。
【産業上の利用可能性】
【００４７】
本発明に係るパネルインターフェイス制御装置は、表示用デジタル映像信号から表示パネル用の映像データを生成するので、例えば、デジタルカメラ等のデジタル信号処理ＬＳＩに搭載するのに有用である。またデジタルカメラのみならず、例えば、映像信号を入力し、テレビ及び表示パネルに映像データを表示する映像信号処理装置にも、応用できる。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施形態に係るパネルインターフェイス制御装置を含む撮像装置の構成を示すブロック図である。
【図２】本発明の一実施形態に係るパネルインターフェイス制御装置としての表示処理部の詳細な構成を示すブロック図である。
【図３】図２のＲＧＢフィルタ回路に設けられたフィルタ回路の構成例である。
【図４】図３のフィルタ回路を含むＲＧＢフィルタ回路の構成例を示すブロック図である。
【図５】図４におけるＲＧＢ順列及び画素位置選択回路の構成例を示すブロック図である。
【図６】ＲＧＢフィルタ回路におけるフィルタ処理のイメージ図である。
【図７】図６のフィルタ処理のタイミングチャートである。
【図８】ＲＧＢフィルタ回路における他のフィルタ処理のイメージ図である。
【図９】ＲＧＢフィルタ回路における他のフィルタ処理のタイミングチャートである。
【図１０】ＲＧＢフィルタ回路における他のフィルタ処理のタイミングチャートである。
【図１１】図２の間引き処理部の処理の一例を示すタイミングチャートである。
【図１２】図１１の処理を実現する間引き処理部の構成例を示す図である。
【図１３】垂直方向の拡大または縮小のためのラインフィルタ処理を行う回路を説明するための図である。
【図１４】本発明の他の実施形態に係るパネルインターフェイス制御装置を含む撮像装置の構成であって、表示パネルを複数備えた構成を示すブロック図である。
【符号の説明】
【００４９】
１  光学系
２  画像処理用ＬＳＩ
２ａ  信号処理部
２ｂ，２ｂＡ  表示処理部（パネルインターフェイス制御装置）
４  液晶パネル（表示パネル）
６，６Ａ  デジタルカメラ
７  表示用デジタル映像信号
８  データ変換回路（デジタル信号処理部）
１２  ＲＧＢフィルタ回路（デジタル信号処理部）
１３  映像データ
１６  デジタル液晶インターフェース部（インターフェイス部）
５１  間引き処理部
２００  フィルタ回路
２４，２８，３３  レジスタ
【図１】
2008083681.tif 000003
【図２】
2008083681.tif 000004
【図３】
2008083681.tif 000005
【図４】
2008083681.tif 000006
【図５】
2008083681.tif 000007
【図６】
2008083681.tif 000008
【図７】
2008083681.tif 000009
【図８】
2008083681.tif 000010
【図９】
2008083681.tif 000011
【図１０】
2008083681.tif 000012
【図１１】
2008083681.tif 000013
【図１２】
2008083681.tif 000014
【図１３】
2008083681.tif 000015
【図１４】
2008083681.tif 000016