(57)【要約】【課題】スタック構造で内蔵される素子同士を、金属細線を用いて容易に接続可能な半導体モジュールおよび半導体装置を提供する。【解決手段】半導体モジュール１０は、少なくとも１層の配線層を有する配線基板１６と、配線基板１６の上面に配置された半導体素子１２Ａ等とを有し、配線基板１６の上面には、側辺に沿って複数のパッドが設けられ、このパッドに囲まれる領域の配線基板１６の上面に半導体素子１２Ａ等が配置されている。更に、配線基板には、前記半導体素子の下方の領域を通過して前記パッド同士を電気的に接続する配線が設けられている。【選択図】図１
2008091396.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１層の配線層を有する配線基板と、前記配線基板の上面に配置された半導体素子とを有し、
前記配線基板の上面には、側辺に沿って複数のパッドが設けられ、このパッドに囲まれる領域の前記配線基板の上面に前記半導体素子が配置され、
前記配線基板には、前記半導体素子の下方の領域を通過して前記パッド同士を電気的に接続する配線が設けられることを特徴とする半導体モジュール。
【請求項２】
前記配線基板は下層半導体素子の上面に配置されて用いられるものであり、
前記下層半導体素子の側辺から離間して位置する前記配線基板の側辺に沿って設けられた前記パッドは、前記下層半導体素子の側辺に接近して位置する前記配線基板の側辺に沿って設けられた前記パッドに、前記配線を経由して接続されることを特徴とする請求項１記載の半導体モジュール。
【請求項３】
複数の前記半導体素子が前記パッドに囲まれる領域の前記配線基板の上面に配置され、
前記半導体素子の上面の側辺に沿って複数の電極が設けられ、
他の半導体素子に隣接する辺に沿って設けられた前記半導体素子の電極は、前記配線基板の前記パッドに電気的に接続されることを特徴とする請求項１記載の半導体モジュール。
【請求項４】
複数の前記半導体素子が前記配線基板の上面に配置され、
前記配線基板の前記配線層を経由して、前記半導体素子同士は電気的に接続されることを特徴とする請求項１記載の半導体モジュール。
【請求項５】
前記半導体素子は、モータの回転を制御するドライバー回路が内蔵されることを特徴とする請求項１記載の半導体モジュール。
【請求項６】
前記半導体素子は、フェイスアップまたはフェイスダウンで前記配線基板に実装されることを特徴とする請求項１記載の半導体モジュール。
【請求項７】
複数の半導体素子がスタック構造で内蔵された半導体装置であり、
少なくとも１層の配線層を有する配線基板と、前記配線基板の上面に配置された半導体素子とを有し、
前記配線基板の上面には、側辺に沿って複数のパッドが設けられ、このパッドに囲まれる領域の前記配線基板の上面に前記半導体素子が配置され、
前記配線基板には、前記半導体素子の下方の領域を通過して前記パッド同士を電気的に接続する配線が設けられることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体モジュールおよび半導体装置に関し、特に、配線基板の上面に半導体素子が配置された半導体モジュールおよび半導体装置に関する。
【背景技術】
【０００２】
電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。これらの条件を満たすために、ＣＳＰ（Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）と呼ばれる、内蔵される半導体素子と同等のサイズを有する回路装置が開発されている。
【０００３】
図７は、上記したＣＳＰである回路装置１０１Ａ等を複数個有する半導体モジュール１００の断面図である。ここでは、基板１０３の上面に３つの回路装置１０１Ａ、１０１Ｂ、１０１Ｃが実装されており、各回路装置１０１Ａ等は、基板１０３の上面に形成された導電路１０２により互いに電気的に接続されている。このことにより、複数の半導体素子を含み所定の機能を有する電気回路が構築されていた。この電気回路としては、例えば、携帯電話等の携帯機器に内蔵されてカメラで画像を撮影するための機能を有する電気回路がある。
【０００４】
しかしながら、上述した構成の半導体モジュール１００では、個々の半導体素子が別パッケージとして基板１０３の上面に実装されていたので、所定の機能を実現するためには基板１０３の上面に複数の樹脂封止型の半導体装置１０１Ａ等を実装する必要があった。このことにより、回路装置１０１Ａ等の実装に必要とされる面積が増大して、基板１０３自体が大きくなり、基板１０３が内蔵される携帯電話等のセットの小型化を阻害してしまう問題があった。
【０００５】
上記した問題を解決する方法の一つとして、複数の半導体素子を厚み方向に積み重ねて１つの半導体装置に内蔵させる技術がある（特許文献１）。このような半導体装置は、スタック型パッケージとも称されている。この技術によると、複数の半導体素子が半導体装置の内部に積層されるので、多数の素子が内蔵された場合でも、半導体装置の大型化を抑制することができる。
【特許文献１】特開２００５−２７７３５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述したスタック型パッケージの場合では、金属細線を用いた半導体素子同士の電気的接続が容易でない問題があった。具体的には、先ず、一般的な半導体素子の表面に設けられる電極は、スタック構造で使用されることを前提として配置されていない。従って、互いに積層された半導体素子の電極は整列して配置されていないので、半導体素子同士を金属細線を用いて接続しようとすると、金属細線の配置が複雑になり、金属細線が互いに接触してショートが発生する恐れがある。また、このショートを防止するために、金属細線がクロスする箇所に於いてどちらか一方の金属細線を高く形成すると、金属細線を被覆する封止樹脂の厚みが増加して、装置全体の薄型化が困難になる問題があった。
【０００７】
更に、ソフトウェアを用いて配置シミュレーションをすると、実際に実装を行わなくても、様々な配置の組み合わせを仮想的に試行することができる。しかしながら、このような配置シミュレーションを行っても、半導体素子の電極の配置がランダムな為、上記した金属細線がショートしてしまう問題は回避できなかった。
【０００８】
更に、上記した問題を回避するために、半導体素子の電極の位置を最適化して設計を変更すると、この変更に伴い製造コストが増大してしまう恐れがある。特に、近年に於いては、携帯電話等のセットのライフサイクルが短くなる傾向があり、セットの更新の度に上記した設計変更を行うと、携帯電話等のセットの価格が高くなる問題が発生する。
【０００９】
本発明はこのような問題を鑑みて成されたものであり、本発明の主な目的は、スタック構造で内蔵される素子同士を、金属細線を用いて容易に接続可能な半導体モジュールおよび半導体装置を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の半導体モジュールは、少なくとも１層の配線層を有する配線基板と、前記配線基板の上面に配置された半導体素子とを有し、前記配線基板の上面には、側辺に沿って複数のパッドが設けられ、このパッドに囲まれる領域の前記配線基板の上面に前記半導体素子が配置され、前記配線基板には、前記半導体素子の下方の領域を通過して前記パッド同士を電気的に接続する配線が設けられることを特徴とする。
【００１１】
更に、本発明の半導体装置は、複数の半導体素子がスタック構造で内蔵された半導体装置であり、少なくとも１層の配線層を有する配線基板と、前記配線基板の上面に配置された半導体素子とを有し、前記配線基板の上面には、側辺に沿って複数のパッドが設けられ、このパッドに囲まれる領域の前記配線基板の上面に前記半導体素子が配置され、前記配線基板には、前記半導体素子の下方の領域を通過して前記パッド同士を電気的に接続する配線が設けられることを特徴とする。
【発明の効果】
【００１２】
本発明の半導体モジュールによると、配線基板の表面に形成された配線を用いることで、配線基板に実装された半導体素子の電極と電気的に接続されたパッドを、配線基板上の任意の箇所に配置することができる。従って、このパッドを経由して、配線基板上に配置された半導体素子と、スタック構造で配置された下層の半導体素子とを電気的に接続することができる。このことから、配線基板に配置される半導体素子の電極がランダムに配置されていても、本発明の半導体モジュールを適用することで、配線基板の側辺に沿って配置されたパッドに金属細線をワイヤボンディングすることで、金属細線の構成を簡素にしてその長さを短くすることができる。更に、金属細線の配置を整列化することで、金属細線同士が接触してショートしてしまう問題を回避することができる。
【００１３】
更に、本発明の半導体モジュールが適用された半導体装置によれば、積層される半導体素子が変更されても、配線基板の表面に形成されるパッド及び配線のパターンを変更するのみで対応できる。即ち、従来では、内蔵される半導体素子を変更して、且つ金属細線を用いてスタック構造の半導体素子同士の電極を接続するためには、半導体素子の電極の位置を適正にするための再設計が必要とされる場合があった。そして、この場合は、再設計に伴い半導体素子の製造コストが高くなってしまう。本発明では、内蔵される半導体素子が変更されても、新たな半導体素子の電極の位置に応じて、配線基板の配線の形状を変更してモジュールを構成するのみで、スタック型に積層された半導体素子同士を電気的に接続できる。従って、スタック構造を前提として製造されていない市販の半導体素子をスタック構造の半導体装置に容易に取り込むことが可能となり、低コストを実現することができる。
【発明を実施するための最良の形態】
【００１４】
図１の平面図を参照して、本実施の形態の半導体モジュール１０の構成を説明する。半導体モジュール１０は、少なくとも１層の配線層を有する配線基板１６と、配線基板１６の上面に配置された半導体素子１２Ａ等とを有し、配線基板１６の上面には、側辺に沿って複数のパッドが設けられ、このパッドに囲まれる領域の配線基板１６の上面に半導体素子１２Ａ等が配置されている。更に、配線基板１６には、半導体素子１２Ａ等の下方を通過してパッド同士を電気的に接続する配線が設けられている。
【００１５】
配線基板１６は、厚みが例えば３０μｍ程度の樹脂シートの表面にパッド等を含む配線層が形成されたものである。ここで、配線基板１６には、樹脂から成る絶縁層を介して積層された２層以上の多層配線が構成されても良い。更に、配線基板１６は上面に固着される半導体素子の電極を引き回すためのものであるので、裏面は樹脂から成る平滑面であり配線は設けられていない。また、配線基板１６の周辺部にはパッドが設けられ、このパッドに囲まれる領域に半導体素子１２Ａ等が配置されている。
【００１６】
配線基板１６の周辺部には、配線層をパッド状に形成したパッド（第１パッド３０Ａや第２パッド２２Ａ）が、配線基板１６の側辺に沿って並行に配置されている。各々のパッドの平面的な大きさは、金属細線がワイヤボンディング可能な大きさであり、例えば縦×横＝２００μｍ×２００μｍ程度である。更に、これらのパッド同士は、配線層の一部から成る配線を経由して互いに接続されている。係る構成により、半導体素子１２Ａ等の上面に形成された電極と接続されたパッドを、配線基板１６の上面周辺部に於いて任意の箇所に配置することができる。従って、半導体モジュール１０が、他の下層半導体素子の上面に載置された場合、配線基板１６に実装された半導体素子１２Ａ等の電極がどの様な位置に配置されていても、この配線基板の配線を経由して、半導体素子１２Ａ等の電極と接続されたパッドを所望の位置に配置させることができる。従って、上述した問題を排除して、配線基板１６に実装された半導体素子１２Ａ等と下層半導体素子とを、金属細線を経由して電気的に接続できる。
【００１７】
配線基板１６は平面的に矩形の形状であり、４つの側辺（第１側辺１６Ａ、第２側辺１６Ｂ、第３側辺１６Ｃ、第４側辺１６Ｄ）を有する。第１側辺１６Ａと第２側辺１６Ｂとは配線基板１６の長手方向の対向する側辺であり、第３側辺１６Ｃおよび第４側辺１６Ｄは配線基板１６の短手方向の対向する側辺である。
【００１８】
半導体素子１２Ａ、１２Ｂは、パッドに囲まれる領域の配線基板１６の上面に載置されている。ここでは、２つの半導体素子１２Ａ等が配置されているが、配線基板１６の上面に配置される半導体素子の数は１つでも良いし、３つ以上でも良い。更に図では、半導体素子１２Ａ等はフェイスアップで配置され、半導体素子１２Ａ等の下面が絶縁性または導電性の接着材を用いて配線基板１６の上面に配置され、半導体素子１２Ａ等の上面に配置された電極は、金属細線を用いて配線基板１６のパッドと接続される。ここで、半導体素子１２Ａ等は、フェイスダウンにて配線基板１６に配置されても良い。
【００１９】
以下に、配線基板１６の上面に形成された配線層の形状を具体的に説明する。
【００２０】
先ず、第１パッド３０Ａと第２パッド２２Ａが形成され、両パッドは配線２１Ａにより連結されている。第１パッド３０Ａおよび第２パッド２２Ａは、金属細線が接続されるボンディングパッドであり、例えば、２００μｍ角の四角形状を呈し、表面が金メッキ膜等により被覆されている。そして配線２１Ａは幅が例えば５０μｍ程度であり、両パッドを接続するために線状に配線基板１６の上面に設けられ、配線２１Ａは半導体素子１２Ａの下方を延在している。この配線２１Ａの構成により、第１側辺１６Ａ側に配置された半導体素子１２Ａの電極２３Ａを、第２側辺１６Ｂ側に配置された第２パッドと接続することができる。
【００２１】
次に、配線基板１６の第２側辺１６Ｂ付近に位置する半導体素子１２Ａの電極２３Ｂと、配線基板１６の第４側辺１６Ｄ付近に位置する半導体素子１２Ｂの電極２４Ａとを接続する場合について説明する。この場合は、半導体素子１２Ａの電極２３Ｂ、金属細線、第１パッド３０Ｂ、配線２１Ｂ、第２パッド２２Ｂ、金属細線、半導体素子１２Ｂの電極２４Ａの経路で接続されている。上述と同様に、半導体素子１２Ａの電極２３Ｂと、半導体素子１２Ｂの電極２４Ａとを金属細線により直に接続すると、半導体素子１２Ａおよび半導体素子１２Ｂの上方を飛び越えて金属細線を形成する必要がある。従って、金属細線が平面的にクロスしてしまう等の問題が発生する。そこで、配線基板１６の表面に形成された配線２１Ｂを経由して、両半導体素子の電極同士を電気的に接続することで、金属細線の長さを短くし且つ金属細線同士のクロスを抑制している。
【００２２】
次に、半導体素子１２Ｂの右側側辺付近に設けた電極２４Ｂと、配線基板１６の第２側辺１６Ｂ付近に設けた第２パッド２２Ｃとを接続する場合について説明する。この場合は、半導体素子１２Ｂの電極２４Ｂ、金属細線、第１パッド３０Ｃ、配線２１Ｃ、第２パッド２２Ｃの経路で接続される。図から明らかなように、半導体素子１２Ｂの電極２４Ｂは、配線基板１６の側辺付近（周辺部）に位置していない。即ち、電極２４Ｂは、半導体素子１２Ｂの上面に於いて、隣接する他の半導体素子１２Ａに隣接する辺に沿って設けられた電極である。従って、電極２４Ｂは、配線基板１６のどの側辺とも離間しており、側辺付近に設けたパッドや外部と金属細線を用いて接続されることは困難である。このことから、本形態では、配線基板１６上に設けた配線を用いて、半導体素子１２Ｂの電極２４Ｂを、配線基板１６の第２パッド２２Ｃとして再配置している。このことにより、半導体素子１２Ｂの電極２４Ｂと外部との接続を、第２パッド２２Ｃを用いて金属細線で接続することで、容易にしている。
【００２３】
上述した構成の半導体モジュール１０は、スタック構造で複数の半導体素子が内蔵される半導体装置に用いることができる。この場合は、下層半導体素子が用意され、この下層半導体素子の上面に上述した構成の半導体モジュール１０が載置される。更に、上述した配線基板１６の周辺部に配置されたパッドは、下層半導体素子の電極または半導体装置の導電部材と、金属細線を経由して接続される。この具体例は、図２以降の図を参照して説明する。
【００２４】
更に、上記した構成の半導体モジュール１０は、例えば、モータの回転を制御するドライバが内蔵された半導体素子が配線基板１６に実装される場合に於いて、特に有用である。つまり、制御されるモータの種類に応じて、所定の機能を有して上述した構成の半導体モジュールを用意すれば、セットの機能の変更に応じて、半導体モジュールを入れ替えることができる。
【００２５】
図２の平面図を参照して、上記した構成の半導体モジュール１０は、下層半導体素子である第１半導体素子１３の上面に於いて、電極に囲まれる領域に貼着される。尚、以下の説明では、配線基板１６の上面に載置される半導体素子を、下層の第１半導体素子１３と区別するために、第２半導体素子１４Ａ等と称する。ここで、図２（Ａ）はスタック構造で積層された半導体素子を示す平面図であり、図２（Ｂ）は断面図である。
【００２６】
上述したように、配線基板１６の側辺は、第１側辺１６Ａ〜第４側辺１６Ｄの４つの側辺から成り、ここでは、配線基板１６の第２側辺１６Ｂ、第３側辺１６Ｃおよび第４側辺１６Ｄの３つの側辺は、下層の第１半導体素子１３の側辺と接近して位置している。従って、配線基板１６のこれらの３つの側辺付近に配置されたパッドは、金属細線を用いて第１半導体素子１３の電極と容易に接続することができる。
【００２７】
一方、配線基板１６の第１側辺１６Ａは、他の側辺と比較すると、第１半導体素子１３の側辺から離間している。従って、配線基板１６の第１側辺１６Ａ付近に設けたパッドと、下層の第１半導体素子１３の電極とを金属細線を用いて接続しようとすると、金属細線が長くなる等の問題が予測される。そこで本実施の形態では、配線基板１６に設けた配線を用いて、第１側辺１６Ａ付近に設けたパッドを、他の側辺付近に設けたパッドに接続している。具体的には、第１パッド３０Ａは、配線基板１６の上面に於いて第１側辺１６Ａ付近に位置しており、配線２１Ａを経由して第２側辺１６Ｂ付近に配置された第２パッド２２Ａに接続されている。係る構成により、第２半導体素子１４Ａの電極２３Ａと、第１半導体素子１３の電極３５とを配線基板１６の配線層を経由して接続することができる。具体的な経路は、第２半導体素子１４Ａの電極２３Ａ、金属細線、配線基板１６の第１パッド３０Ａ、配線２１Ａ、第２パッド２２Ａ、金属細線、第１半導体素子１３の電極３５となる。これらのことから、接続に用いられる金属細線の長さが短くなり、金属細線の配置も簡素化されて、任意の箇所に配置された第２半導体素子１４Ａの電極を、所定の位置に配置された第１半導体素子１３の電極３５と接続できる。
【００２８】
図３を参照して、本実施形態の半導体装置２０Ａの構成を説明する。図３（Ａ）は半導体装置２０Ａの平面図であり、図３（Ｂ）は図３（Ａ）のＢ−Ｂ’線に於ける断面図であり、図３（Ｃ）は図３（Ａ）のＣ−Ｃ’線に於ける断面図である。
【００２９】
図３（Ａ）および図３（Ｂ）を参照して、半導体装置２０Ａは、下層の第１半導体素子１３と、この第１半導体素子１３の上面に積層された第２半導体素子１４Ａ、１４Ｂ、第３半導体素子１５とを具備し、これらの半導体素子同士が配線基板１６を経由して電気的に接続された構成になっている。更に、これらの半導体素子は、回路基板１７の上面に固着されて封止樹脂１８により一体に被覆されている。換言すると、第２半導体素子１４Ｂが実装された配線基板１６から成る半導体モジュールが、第１半導体素子１３の上面に貼着されて半導体装置２０Ａが構成されている。
【００３０】
第１半導体素子１３は、表面に所定の電気回路が形成されており、周辺部にこの回路と接続された多数の電極が設けられている。更に、第１半導体素子１３の下面は絶縁性接着材等を介して、回路基板１７の上面に固着されている。また、第１半導体素子１３の上面の周辺部付近に設けた電極は、回路基板１７の上面に形成されたパッド１１や上面に積層された他の半導体素子または配線基板１６と、金属細線３４Ａ等を経由して接続される。
【００３１】
具体的に、第１半導体素子１３としては、例えばＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）等のマイクロプロセッサが採用され、一例として素子内部でカメラモジュールの基本的な演算処理が行われる。更に、第１半導体素子１３としては、半導体装置２０Ａに内蔵される複数の半導体素子の中でも最大のものが採用される。例えば、第１半導体素子１３の平面的な大きさは、縦×横＝５ｍｍ×５ｍｍ程度である。このようにすることで、平面的に最も大きい第１半導体素子１３の上面に、小型の第２半導体素子１４Ａ等を複数載置して、半導体装置２０Ａの実装密度を向上させることができる。
【００３２】
更に、第１半導体素子１３に内蔵される回路としては、半導体装置２０Ａが用いられるモジュールの仕様が変更されても共用できる素子が好適である。例えば、カメラモジュールを例に説明すると、画像処理機能、カメラのシャッターやフォーカスを調整する機能を第１半導体素子１３に集約する。そうすると、カメラの画層数やレンズの駆動機構に変更が生じても、第２半導体素子１４Ａ等が実装された配線基板１６から成るモジュールを置き換えて、第１半導体素子１３を共用して使用することができる。ＤＳＰ等である第１半導体素子１３は、メモリ等の他の半導体素子と比較して高価であるので、第１半導体素子１３を共用可能な部品として使用することで、デジタルカメラ等のセットの価格を安くすることができる。
【００３３】
配線基板１６は、第１半導体素子１３の上面に貼着され、半導体装置２０Ａに内蔵される半導体素子同士または、半導体素子と回路基板１７のパッドとを電気的に接続する経路の一部として機能している。ここでは、配線基板１６の上面に２つの第２半導体素子１４Ａ、１４Ｂが固着されている。そして、これらの第２半導体素子１４Ａ、１４Ｂは、配線基板１６の上面に設けられたパッドや配線を経由して、第１半導体素子１３や回路基板１７上のパッド１１に電気的に接続される。
【００３４】
図３（Ａ）および図３（Ｃ）を参照して、第２半導体素子１４Ａ等は、第１半導体素子１３の上面に積層された素子であり、ここでは、第１半導体素子１３の上面に貼着された配線基板１６の上面に固着されている。更に、第２半導体素子１４Ａ、１４Ｂの上面に設けられた電極は、少なくとも一部分は配線基板１６に形成された配線層を経由して、他の半導体素子の電極または回路基板１７上のパッド１１と接続される。
【００３５】
具体的に、第２半導体素子１４Ａ、１４Ｂとしては、下層の第１半導体素子１３よりも平面的な大きさが小さい素子が採用され、それらの平面的な大きさは例えば１．５ｍｍ×２ｍｍ程度である。また、第２半導体素子１４Ａ、１４Ｂとしては、半導体装置２０Ａが内蔵されるデジタルカメラ等のセットの仕様の変更に伴い、頻繁に置き換えられる素子を採用することができる。例えば、カメラの機械的な動作を制御するドラーバーＩＣは、セットの仕様に応じて頻繁に交換される素子であり、第２半導体素子１４Ａ、１４Ｂとして採用される。
【００３６】
第３半導体素子１５は、第１半導体素子１３の上面に直に固着される半導体素子である。換言すると、第３半導体素子１５は、配線基板１６を経由せずに、他の半導体素子等と直に電気的に接続される。第３半導体素子１５上面の電極は、金属細線３４Ｂを経由して、第１半導体素子１３、第２半導体素子１４Ａ、１４Ｂまたはパッド１１に接続される。ここで、第３半導体素子１５の平面的な大きさは、上述した第２半導体素子１４Ａ等と同様であり、第１半導体素子１３よりは小さく形成される。
【００３７】
第３半導体素子１５としては、上述した第２半導体素子１４Ａ等と比較すると、セットの仕様に応じて置き換えられる頻度が低い素子が採用される。具体的には、第３半導体素子１５としては、フラッシュメモリ等のＲＯＭ、ＤＲＡＭ、ＳＲＡＭ等のメモリＩＣを採用することができる。メモリＩＣである第３半導体素子１５は、例えば、外部に位置するＣＣＤ等の撮像素子により撮影された生の画像データ、第１半導体素子１３により補正された画像データ、または、圧縮データ等を暫定的に記憶する機能を有する。
【００３８】
更に、第３半導体素子１５の上面の電極は、スタック構造にて上層に積層されることを前提とした配置となっている。ここでは、対向する２つの側辺に沿って整列した電極が、第３半導体素子１５の上面に設けられている。図３（Ａ）を参照すると、第３半導体素子１５上面の対向する左右の側辺に沿って多数の電極が形成されている。そして、第３半導体素子１５の側辺に沿って配置された電極は、金属細線を経由して、第１半導体素子１３の電極のみと接続されている。上述したように、第３半導体素子１５としては少なくとも第２半導体素子１４Ａ等よりも汎用性が高い（セットに応じて置き換えられる可能性が低い）素子が採用されている。従って、スタック構造専用の第３半導体素子１５の設計および製造を行っても、多数の素子が使用されるので、単価を低くすることが可能となり、専用設計によるコストアップを抑制させることができる。
【００３９】
ここで、第３半導体素子１５の電極は、必ずしも対向する２つの側辺沿いに設けられる必要はなく、３つの側辺または４つの側辺に沿って電極が設けられても良い。また、第３半導体素子の３つの側辺に沿って電極が設けられる場合は、紙面上にて下側の側辺を除く３つの側辺に沿って電極を設けることが好適である。その理由は、第３半導体素子１５の下側の側辺付近は、下層の第１半導体素子１３の電極との距離が遠いため、この領域に電極を設けて両素子を接続すると金属細線が長くなり、金属細線同士のショートの危険性が大きくなるからである。
【００４０】
パッド１１（導電部材）は、回路基板１７の上面に於いて、第１半導体素子１３が実装される箇所を除いた領域に多数が形成されている。図３（Ａ）を参照すると、回路基板１７の中央部付近に第１半導体素子１３等の半導体素子がスタック構造で積層され、第１半導体素子１３等を囲むように、回路基板１７の周辺部付近にパッド１１が整列して設けられている。パッド１１は、金属細線３４Ａ等を経由して、第１半導体素子１３、第２半導体素子１４Ａ等、第３半導体素子１５または配線基板１６のいずれかの電極と接続されている。更に、回路基板１７の表面には、パッド１１等を相互に接続するための配線等が設けられても良い。
【００４１】
図３（Ｂ）を参照して、回路基板１７の下面には、マトリックス状にランド１９が設けられている。更に、各ランド１９の下面には溶着された半田等から成る外部電極２９が形成されている。ここで、回路基板１７に多層の配線層を設けて、この配線層により、回路基板１７の上面周辺部に形成されたパッド１１と、回路基板１７の下面に設けられた所定のランド１９とを接続しても良い。
【００４２】
図３（Ｃ）を参照して、上述した第１半導体素子１３は、回路基板１７の上面に固着される。回路基板１７の材料としてはガラスエポキシ等の樹脂材料、セラミック、金属等が採用される。ここで、金属等の導電性の材料により回路基板１７が成る場合は、表面に形成されるパッド１１と回路基板１７とを絶縁させるために、回路基板１７の表面は全面的に樹脂層により被覆される。
【００４３】
図４を参照して、上記した半導体装置２０Ａは、例えば、カメラ付き携帯電話やデジタルカメラの駆動や情報処理を行うために用いることができる。この図では、半導体装置２０Ａの内部に、制御部３０、記憶部３３、ドライバ３１、ドライバ３２が組み込まれている。また、これらのそれぞれの部位は、第１半導体素子１３、第３半導体素子１５、第２半導体素子１４Ａ、第２半導体素子１４Ｂに形成されている。
【００４４】
制御部３０は、例えば、カメラが備える機構の制御およびカメラから取得された画像データの処理を行う機能を有し、第１半導体素子１３から成る。具体的には、制御部３０は、外部からの操作ボタン等のインターフェースから入力された操作信号に従って、ドライバ３１、３２に制御信号を送る。例えば、倍率の調整や画像取得の信号を送る。更に、制御部３０には、ＣＣＤ等の固体撮像素子により撮影された画像データを処理する機能、この画像データ等を圧縮処理する機能を内蔵させても良い。いずれにしても、制御部３０には、カメラのレンズに関連する機構、画素数等に変更が生じても共通して使用できる機能が集約される。このことにより、多種のデジタルカメラやカメラ付き電子機器に対して、１つの情報処理用の半導体素子を共用することが可能となり、それらのセットの価格を安くすることができる。
【００４５】
記憶部３３は、上記したようにフラッシュメモリ等の半導体記憶装置から成る第３半導体素子１５である。この記憶部３３には、例えば、外部に位置する撮像素子により取得された画像データ、制御部３０により補整された画像データ、圧縮データが一時的に保存される。この記憶部３３は、上記したカメラの仕様や性能等に変更が生じても共用し易い部位である。例えば、カメラのシャッターの機構やフォーカスの調節の機構が変更されても、画像データを保存する記憶部３３は影響を受けず、そのまま使用できる。
【００４６】
一方、使用されるカメラの画素数が変更されると、記憶部３３に影響が及ぶが、この場合に於いても、記憶部３３を所定の画素数の範囲内で共用することが可能である。例えば、カメラの画素数が２倍に変更されると、そのカメラにより撮影された画像を保存する記憶部３３も２倍の容量が必要とされる。この場合は、予め大きめの容量の記憶部３３を用意しておけばよい。即ち、設計段階に於いて、３２キロバイトおよび６４キロバイトの容量の両方の仕様が想定される時は、６４キロバイトの記憶部３３（第３半導体素子１５）のみを製造する。そして、３２キロバイトの容量が必要とされる場合は、第３半導体素子１５の表面の電極を部分的に外部と接続し、６４キロバイトの容量が必要とされる場合は、全てまたは殆どの電極を外部と接続したらよい。このことにより、使用状況下に於いて、第３半導体素子１５のメモリが部分的に使用されない無駄が生じるが、必要とされる容量に応じて個別に半導体素子の設計及び製造を行うよりも経済的に有利である。
【００４７】
ドライバ３１（第２半導体素子１４Ａ）およびドライバ３２（第２半導体素子１４Ｂ）は、制御部３０または外部から供給される駆動信号に応じて、カメラに備えられた機構を制御させる機能を有する。例えば、ドライバ３１は、カメラに備えられたシャッターを駆動させるものであり、ドライバ３２は、カメラのフォーカスを最適にするためにレンズを移動させるものである。
【００４８】
配線基板１６は、上記した制御部３０とドライバとを接続する経路、または、ドライバ３１とドライバ３２とを接続する経路の間に位置し、これらを相互に接続させる機能を有する。その構造は上述したとおりである。
【００４９】
カメラの駆動機構に変更が生じると、この変更に応じてドライバ３１やドライバ３２は頻繁に置き換えられる。例えば、カメラのシャッター等を駆動するモータの負荷電流、レンズの形状、駆動系の変更等によりドライバ３１等は頻繁に置き換えられる。このことから、カメラを駆動するモータの電流が変更されると、変更される電流に応じたドライバが必要とされる。更に、カメラのレンズを駆動する機構の方式がボイスコイルモータ（ＶＣＭ）方式からピエゾアクチュエータ方式に変更されると、それに伴いドライバも置き換えられる。
【００５０】
上記のようにカメラの仕様変更に伴い、ドライバ３１（第２半導体素子１４Ａ）等は頻繁に変更されるが、本実施形態では、ドライバが組み込まれた第２半導体素子１４Ａ等が配線基板１６に実装された半導体モジュール１０を置き換えることで上記仕様変更に対応できる。具体的には、ドライバである第２半導体素子１４Ａは、スタック構造に使用される事を前提として設計されていない。即ち、第２半導体素子１４Ａ等の表面に形成される電極の位置は、内蔵される電気回路にとって都合が良い場所に設けられており、例えば図３（Ａ）に示すような実装形態は全く考慮されていない。従って、金属細線のみを用いてスタックさせる構成に、この第２半導体素子１４Ａを組み込むと、金属細線が形成困難な問題が生じる。更に、スタック構造の為に第２半導体素子１４Ａの上面の電極を配置し直す設計変更を行うと、多大なコストが発生する。そこで本形態では、他の半導体素子や導電部材と第２半導体素子１４Ａ等との間に配線基板１６を介在させて半導体モジュール１０を構成している。そして、配線基板１６の周辺部に沿って設けられたパッドは、下層の第１半導体素子１３の電極とワイヤボンディングし易い位置に配置されている。このことにより、短い金属細線を用いて第２半導体素子１４Ａと他の半導体素子とを接続可能になる。
【００５１】
以上をまとめてみると、本実施の形態では、配線基板１６、ドライバ３１、３２が組み合わされて、半導体モジュール１０が構成されている。従って、所定の機能を実現するために機能の異なるドライバが配線基板１６に実装された半導体モジュール１０を複数用意し、使用が変更されたら、半導体モジュール１０を入れ替えるようにしたらよい。このことにより、スタック構造で積層された半導体素子を有する半導体装置のコストを低減させることができる。
【００５２】
図５および図６を参照して、他の形態の半導体装置の構成を説明する。
【００５３】
図５は、他の形態の半導体装置２０Ｂの構成を示す平面図である。上述した半導体装置２０Ａでは、複数の第２半導体素子１４Ａ等及び第３半導体素子１５が第１半導体素子１３の上面に配置されていたが、この図に示す半導体装置２０Ｂでは一つの第２半導体素子１４Ａが配線基板１６の上面に配置されている。他の構成は、上述した半導体装置２０Ａと基本的には同一である。即ち、ここでは、配線基板１６に一つの第１半導体素子１３が実装された半導体モジュールが構成されている。
【００５４】
半導体装置２０Ｂでは、回路基板１７の上面に第１半導体素子１３が固着され、第１半導体素子１３の上面に配線基板１６が貼着され、この配線基板１６上に第２半導体素子１４Ａが固着されている。そして、配線基板１６の上面に形成された配線層を経由して、第２半導体素子１４Ａの電極が、第１半導体素子１３または回路基板１７上のパッドに接続されている。
【００５５】
上述した接続構造を詳述する。先ず、第２半導体素子１４Ａの右側に設けられた電極２３Ｃと、回路基板１７の左側に設けられたパッド１１Ａとは、電極２３Ｃ、金属細線２６Ａ、第１パッド３０Ｄ、配線２１Ｄ、第２パッド２２Ｄ、金属細線２６Ｄ、パッド１１Ａの経路で接続される。更に、第２半導体素子１４Ａの下側辺付近に設けた電極２３Ｄと、第１半導体素子１３の上側側辺付近に設けた電極２５Ｂとは、電極２３Ｄ、金属細線２６Ｃ、第１パッド３０Ｅ、配線２１Ｅ、第２パッド２２Ｅ、金属細線２６Ｂ、電極２５Ｂの経路で接続されている。
【００５６】
上記のように第１半導体素子１３の上面に載置された配線基板１６を経由して、第１半導体素子１３と第２半導体素子１４Ａとを接続することで、第２半導体素子１４Ａの電極がランダムに配置されても、両者を金属細線を用いて接続することが可能となる。
【００５７】
図６の断面図を参照して、次に、他の形態の半導体装置２０Ｃの構成を説明する。半導体装置２０Ｃの基本的な形状は上述した半導体装置２０Ａと同様であり、相違点は回路基板を具備しない点にある。
【００５８】
即ち、半導体装置２０Ｃでは、パッドに相当する導電パターン２７が封止樹脂１８に埋め込まれており、裏面（下面）が封止樹脂１８から外部に露出している。そして、露出する部分の導電パターン２７には、ロウ材から成る外部電極２９が溶着されている。更に、埋め込まれたランド状の導電パターン２７の上面に第１半導体素子１３が固着され、第１半導体素子１３の上面に貼着された配線基板１６の上面に、第２半導体素子１４Ａ、１４Ｂが固着される。更に、第２半導体素子１４Ａと配線基板１６とは金属細線３４Ｃを経由して接続される。更に、第２半導体素子１４Ｂと導電パターン２７とは金属細線３４Ａにより接続される。本実施形態では、配線の引き回し等は配線基板１６により行われているので、単層の導電パターン２７が封止樹脂１８に埋め込まれた構成を実現することができる。
【００５９】
本実施形態は、本発明の要旨を逸脱しない範囲で種々の変更が可能である。例えば、本実施形態は、以下のように変更可能である。
【００６０】
例えば、図３を参照して、第１半導体素子１３上の全面に配線基板１６を設けて、スタック構造で上層に積層される素子の全てを配線基板１６上に載置することができる。このようにすることで、より柔軟に複数の素子をスタック構造で半導体装置の内部に取り込むことができる。
【００６１】
更に、半導体素子に替えて、樹脂封止型のパッケージがスタック構造で積層されても良い。この場合は、電極が形成された面が上面に配置されて、このパッケージの電極同士がワイヤにより接続される。
【図面の簡単な説明】
【００６２】
【図１】本発明の半導体モジュールを示す平面図である。
【図２】本発明の半導体モジュールが採用されたスタック構造を示す図であり、（Ａ）は平面図であり、（Ｂ）は断面図である。
【図３】本発明の半導体装置を示す平面図であり、（Ａ）は平面図であり、（Ｂ）は断面図であり、（Ｃ）は断面図である。
【図４】本発明の半導体装置に内蔵される機能を示すブロック図である。
【図５】本発明の半導体装置を示す平面図である。
【図６】本発明の半導体装置を示す断面図である。
【図７】従来の半導体モジュールを示す断面図である。
【符号の説明】
【００６３】
１０                    半導体モジュール
１１、１１Ａ、１１Ｄ        パッド
１２Ａ、１２Ｂ          半導体素子
１３                    第１半導体素子
１４、１４Ａ、１４Ｂ    第２半導体素子
１５                    第３半導体素子
１６                    配線基板
１６Ａ                  第１側辺
１６Ｂ                  第２側辺
１６Ｃ                  第３側辺
１６Ｄ                  第４側辺
１７                    回路基板
１８                    封止樹脂
１９                    ランド
２０Ａ、２０Ｂ、２０Ｃ      半導体装置
３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ、３０Ｅ      第１パッド
２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ、２１Ｅ      配線
２２Ａ、２２Ｂ、２２Ｃ、２２Ｄ、２２Ｅ      第２パッド
２３Ａ、２３Ｂ、２３Ｃ、２３Ｄ      電極
２４Ａ、２４Ｂ、２４Ｃ              電極
２５Ａ、２５Ｂ                      電極
２６Ａ、２６Ｂ、２６Ｃ、２６Ｄ      金属細線
２７                    導電パターン
２９                    外部電極
３０                    制御部
３１、３２              ドライバ
３３                    記憶部
３４Ａ、３４Ｂ、３４Ｃ、３４Ｄ、３４Ｅ      金属細線
３５                    電極
【図１】
2008091396.tif 000003
【図２】
2008091396.tif 000004
【図３】
2008091396.tif 000005
【図４】
2008091396.tif 000006
【図５】
2008091396.tif 000007
【図６】
2008091396.tif 000008
【図７】
2008091396.tif 000009