(57)【要約】【課題】ＤＡ変換装置が出力するアナログ波形について、その振幅が大きい場合でも周波数をより大きくすることができる。【解決手段】デジタル信号列をアナログ信号列に変換するＤＡ変換装置であって、入力するデジタル値に応じたアナログ値をそれぞれ出力する複数のＤＡ変換部と、デジタル信号列に含まれる各デジタル値を、複数のＤＡ変換部に分配する分配部と、デジタル信号列に含まれる各デジタル値について順番に、当該デジタル値が入力したＤＡ変換部の出力を選択し、アナログ信号列として出力する選択部とを備えるＤＡ変換装置が提供される。【選択図】図１
2008288996.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号列をアナログ信号列に変換するＤＡ変換装置であって、
入力するデジタル値に応じたアナログ値をそれぞれ出力する複数のＤＡ変換部と、
前記デジタル信号列に含まれる各デジタル値を、前記複数のＤＡ変換部に分配する分配部と、
前記デジタル信号列に含まれる各デジタル値について順番に、当該デジタル値が入力した前記ＤＡ変換部の出力を選択し、前記アナログ信号列として出力する選択部と
を備えるＤＡ変換装置。
【請求項２】
前記複数のＤＡ変換部のそれぞれは、入力したデジタル値に応じたアナログ値を低域濾過するローパスフィルタを有する請求項１に記載のＤＡ変換装置。
【請求項３】
前記分配部は、前記デジタル信号列に含まれる各デジタル値を、デジタル値の範囲毎に異なる前記ＤＡ変換部に分配する請求項２に記載のＤＡ変換装置。
【請求項４】
当該ＤＡ変換装置は、差動信号の正信号および負信号を出力するものであり、
前記分配部は、差動信号のデジタル信号列に含まれる正信号および負信号の各デジタル値のうち、信号レベルがより高い部分に対応する前記デジタル値を第１の前記ＤＡ変換部に分配し、信号レベルがより低い部分に対応する前記デジタル値を第２の前記ＤＡ変換部に分配し、
前記選択部は、前記第１のＤＡ変換部および前記第２のＤＡ変換部のうち、前記正信号に対応するデジタル値が入力した前記ＤＡ変換部を選択し、選択した前記ＤＡ変換部の出力を前記正信号の前記アナログ信号列として出力し、前記第１のＤＡ変換部および前記第２のＤＡ変換部のうち、前記負信号に対応するデジタル値が入力した前記ＤＡ変換部を選択し、選択した前記ＤＡ変換部の出力を前記負信号の前記アナログ信号列として出力する
請求項３に記載のＤＡ変換装置。
【請求項５】
同一のデジタル値に対して同一の前記正信号および前記負信号を出力させるべく、前記正信号に対応するデジタル値および前記負信号に対応するデジタル値をそれぞれ補正する補正部を更に備える請求項４に記載のＤＡ変換装置。
【請求項６】
前記分配部は、前記デジタル信号列に含まれる各デジタル値を、前記複数のＤＡ変換部に対して所定数ずつ順番に分配する請求項２に記載のＤＡ変換装置。
【請求項７】
予め設定されたデジタル波形に応じたアナログ波形を出力する波形発生装置であって、
前記デジタル波形を表すデジタル信号列を記憶する波形メモリと、
前記波形メモリから読み出された前記デジタル信号列をアナログ信号列に変換して、前記アナログ波形として出力するＤＡ変換装置と
を備え、
前記ＤＡ変換装置は、
入力するデジタル値に応じたアナログ値をそれぞれ出力する複数のＤＡ変換部と、
前記デジタル信号列に含まれる各デジタル値を、前記複数のＤＡ変換部に分配する分配部と、
前記デジタル信号列に含まれる各デジタル値について順番に、当該デジタル値を入力した前記ＤＡ変換部の出力を選択し、前記アナログ信号列として出力する選択部と
を有する
波形発生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＡ（デジタル−アナログ）変換装置および当該ＤＡ変換装置を備えた波形発生装置に関する。特に本発明は、デジタル信号列をアナログ信号列に変換するＤＡ変換装置、および当該ＤＡ変換装置を備えて予め設定されたデジタル波形に応じたアナログ波形を出力する波形発生装置に関する。
【背景技術】
【０００２】
従来、半導体回路等の被測定デバイスに対して試験信号を入力するとともに、当該被測定デバイスから出力する信号を測定する試験装置が知られている（特許文献１参照）。このような試験装置には、例えば試験信号に応じたデジタル信号を記憶するメモリから当該デジタル信号を読み出してＤＡ変換器でアナログ信号に変換し、アナログ波形として出力する波形発生装置が用いられる。一方、複数のＡＤ（アナログ−デジタル）コンバータを用いて、入力するアナログ信号を高いサンプリングレートでデジタル信号に変換するアナログデジタル変換装置が知られている（特許文献２参照）。
【特許文献１】特開２００７−４０８４９号公報
【特許文献２】特開２００５−３４７９６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記特許文献１に開示された試験装置に用いられる波形発生装置では、ＤＡ変換器から出力するアナログ信号に含まれるノイズ成分を除去するべく例えばＤＡ変換器の出力側にローパスフィルタ（ＬＰＦ）が配されることがある。この場合、ＬＰＦで低域濾過されたアナログ信号が安定するまでに一定の時間がかかることから、特にＤＡ変換器から出力するアナログ信号のレベルが大きく変化する場合などにセトリング速度が低下する。したがって、信号レベルの変化が大きくかつ高い周波数のアナログ信号を出力することが難しい場合がある。
【０００４】
そこで本発明は、上記の課題を解決することのできるＤＡ変換装置および波形発生装置を提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００５】
本発明の第１の形態によると、デジタル信号列をアナログ信号列に変換するＤＡ変換装置であって、入力するデジタル値に応じたアナログ値をそれぞれ出力する複数のＤＡ変換部と、デジタル信号列に含まれる各デジタル値を、複数のＤＡ変換部に分配する分配部と、デジタル信号列に含まれる各デジタル値について順番に、当該デジタル値が入力したＤＡ変換部の出力を選択し、アナログ信号列として出力する選択部とを備えるＤＡ変換装置が提供される。
【０００６】
また、本発明の第２の形態によると、予め設定されたデジタル波形に応じたアナログ波形を出力する波形発生装置であって、デジタル波形を表すデジタル信号列を記憶する波形メモリと、波形メモリから読み出されたデジタル信号列をアナログ信号列に変換して、アナログ波形として出力するＤＡ変換装置とを備え、ＤＡ変換装置は、入力するデジタル値に応じたアナログ値をそれぞれ出力する複数のＤＡ変換部と、デジタル信号列に含まれる各デジタル値を、複数のＤＡ変換部に分配する分配部と、デジタル信号列に含まれる各デジタル値について順番に、当該デジタル値を入力したＤＡ変換部の出力を選択し、アナログ信号列として出力する選択部とを有する波形発生装置が提供される。
【０００７】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明を実施するための最良の形態】
【０００８】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００９】
図１は、本発明の実施形態に係る波形発生装置１０の構成の一例を示す図である。波形発生装置１０は、予め設定されたデジタル波形に応じたアナログ波形を出力する装置であって、デジタル波形を表す複数のデジタル値を含むデジタル信号列を記憶する波形メモリ５０と、当該波形メモリ５０から読み出されたデジタル信号列をアナログ信号列に変換してアナログ波形として出力するＤＡ変換装置１００とを備える。ＤＡ変換装置１００は、分配部１１０と、分配部１１０に対して並列に配される第１のＤＡ変換部１３１、第２のＤＡ変換部１３２、第３のＤＡ変換部１３３、および第４のＤＡ変換部１３４（以下、これらを総称する場合は「複数のＤＡ変換部」と称して参照番号を省略する）と、複数のＤＡ変換部の出力側に配される選択部１５０と、ＤＡ変換装置１００の出力を外部に接続する出力端子１９０と、選択部１５０と出力端子１９０との間に配されるドライバ１７０とを有する。なお、本実施形態のＤＡ変換装置１００には、上記複数のＤＡ変換部として第１のＤＡ変換部１３１、第２のＤＡ変換部１３２、第３のＤＡ変換部１３３、および第４のＤＡ変換部１３４の４つのＤＡ変換部が配されるが、ＤＡ変換部の数は特に限定されない。例えばＤＡ変換装置１００には、２つまたは数十のＤＡ変換部が配されてもよい。
【００１０】
複数のＤＡ変換部は、それぞれＤＡ変換器、アンプ、およびローパスフィルタを有する。例えば図１に示すように、第１のＤＡ変換部１３１は、ＤＡ変換器１３６、アンプ１３７、およびローパスフィルタ１３８が分配部１１０側から順に信号線路上に配され、第２のＤＡ変換部１３２、第３のＤＡ変換部１３３、および第４のＤＡ変換部１３４もこの第１のＤＡ変換部１３１と略同様の構成を備える。なお、以下において、説明の簡略化のために、第１のＤＡ変換部１３１についてその作用効果を説明するが、第２のＤＡ変換部１３２、第３のＤＡ変換部１３３、および第４のＤＡ変換部１３４についても、第１のＤＡ変換部１３１と同様の作用効果を奏する。
【００１１】
選択部１５０は、複数のＤＡ変換部の各々の出力を切替えるスイッチ１５１、１５２、１５３、１５４を有する。また、この選択部１５０には、分配部１１０がデジタル信号列に含まれる各デジタル値を複数のＤＡ変換部のうちのどのＤＡ変換部に分配したかを示す選択情報が分配部１１０から入力される。ドライバ１７０は、選択部１５０から出力するアナログ信号列を増幅して出力端子１９０からＤＡ変換装置１００の外部にアナログ波形として出力する。
【００１２】
図２は、波形発生装置１０の動作を示すフローチャートである。以下において、波形発生装置１０の動作を順番に説明する。
【００１３】
分配部１１０は、波形メモリ５０からデジタル信号列を読み出す（ステップＳ１００）。また、分配部１１０は、読み出したデジタル信号列に含まれる各デジタル値を、デジタル値の特定の範囲毎に上記複数のＤＡ変換部のうちの異なるＤＡ変換部に分配する（ステップＳ１１０）。具体的には、デジタル信号列が例えば０〜２５５（８ビット）のデジタル値を複数含む場合、分配部１１０は、波形メモリ５０から読み出したデジタル信号列に含まれるデジタル値のうち、例えば２５５〜１９２のデジタル値を第１のＤＡ変換部１３１に、１９１〜１２８のデジタル値を第２のＤＡ変換部１３２に、１２７〜６４のデジタル値を第３のＤＡ変換部１３３に、６３〜０のデジタル値を第４のＤＡ変換部１３４に、それぞれ分配する。
【００１４】
第１のＤＡ変換部１３１において、ＤＡ変換器１３６は、分配されるデジタル値に応じたアナログ値をアンプ１３７およびローパスフィルタ１３８を介して選択部１５０に出力する（ステップＳ１２０）。アンプ１３７は、ＤＡ変換器１３６が出力するアナログ値を増幅する。ローパスフィルタ１３８は、アンプ１３７で増幅されたアナログ値に含まれるノイズ成分を低域濾過する。第１のＤＡ変換部１３１は、このようなローパスフィルタ１３８を有することにより、ノイズ成分の少ないアナログ値を出力することができる。選択部１５０は、分配部１１０から入力される選択情報に基づいて、デジタル信号列におけるデジタル値の順番に、当該デジタル値が入力されたＤＡ変換部が出力するアナログ値を選択する（ステップＳ１３０）。
【００１５】
具体的には、例えば分配部１１０が、デジタル信号列に含まれる連続する２つのデジタル値の一方を第１のＤＡ変換部１３１に、他方を第３のＤＡ変換部１３３に分配した場合、選択部１５０は、先ず、スイッチ１５１をＯＮの状態に切替えることにより、第１のＤＡ変換部１３１が出力するアナログ値を選択する。選択部１５０は、次に、スイッチ１５１をＯＦＦの状態に切替えるとともにスイッチ１５３をＯＮの状態に切替えることにより、第３のＤＡ変換部１３３が出力するアナログ値を選択する。
【００１６】
選択部１５０は、ステップＳ１３０において選択したアナログ値をアナログ信号列として出力する（ステップＳ１４０）。選択部１５０から出力されるアナログ信号列は、ドライバ１７０で増幅された後、出力端子１９０からＤＡ変換装置１００の外部にアナログ波形として出力される。
【００１７】
図３は、波形発生装置１０から出力するアナログ波形の一例を示す。図３に示すアナログ波形は、０Ｖを基準電圧とする振幅がＶ０（大きさが−Ｖ０から＋Ｖ０）の略サイン波形である。
【００１８】
上記のように、分配部１１０が、デジタル信号列に含まれる各デジタル値を、大きさごとに４つの範囲に分けて第１のＤＡ変換部１３１、第２のＤＡ変換部１３２、第３のＤＡ変換部１３３、および第４のＤＡ変換部１３４に分配すると、第１のＤＡ変換部１３１は、図３に示すアナログ波形における大きさが＋１／２Ｖ０から＋Ｖ０の部分（図３における「Ａ」の範囲）に対応するアナログ値を出力する。また、第２のＤＡ変換部１３２は、図３に示すアナログ波形における大きさが０から＋１／２Ｖ０の部分（図３における「Ｂ」の範囲）に対応するアナログ値を、第３のＤＡ変換部１３３は、大きさが−１／２Ｖ０から０の部分（図３における「Ｃ」の範囲）に対応するアナログ値を、第４のＤＡ変換部１３４は、大きさが−Ｖ０から−１／２Ｖ０の部分（図３における「Ｄ」の範囲）に対応するアナログ値を、それぞれ出力する。
【００１９】
第１のＤＡ変換部１３１から第４のＤＡ変換部１３４がそれぞれ出力する上記アナログ値は、選択部１５０において順次選択されてアナログ信号列としてドライバ１７０に出力される。また、選択部１５０から出力された上記アナログ信号列は、ドライバ１７０において増幅された後、図３に示すアナログ波形として出力端子１９０から出力される。
【００２０】
このように、波形発生装置１０では、分配部１１０が、波形メモリ５０から読み出したデジタル信号列に含まれる各デジタル値を大きさごとの範囲に分けて、各範囲のデジタル値をそれぞれ異なるＤＡ変換部に分配して入力することにより、複数のＤＡ変換部の各々に入力するデジタル値の範囲は、１つのＤＡ変換部に対して全範囲のデジタル値を入力する場合と比べてより小さくなる。したがって、複数のＤＡ変換部における各ＤＡ変換器において出力するアナログ値の大きさの変動は、ＤＡ変換部が１つの場合におけるＤＡ変換器から出力するアナログ値の大きさの変動と比べてより小さくなる。
【００２１】
ところで、例えば第１のＤＡ変換部１３１のＤＡ変換器１３６に入力するデジタル値の変動に伴って当該ＤＡ変換器１３６が出力するアナログ値が変動した場合、変動したアナログ値がローパスフィルタ１３８通過してから安定するまでに遅延が生じる。また、ＤＡ変換器１３６が出力するアナログ値の変動が大きくなると、遅延は大きくなる。これに対し、波形発生装置１０では、上記のように、複数のＤＡ変換部における各ＤＡ変換器において出力するアナログ値の変動がＤＡ変換部を１つのみ用いる場合におけるＤＡ変換器から出力するアナログ値の変動と比べて小さいので、複数のＤＡ変換部の各々から出力されるアナログ値の遅延も小さくすることができる。したがって、本実施形態のＤＡ変換装置１００を備えた波形発生装置１０によれば、出力するアナログ波形の振幅が大きい場合でも周波数をより高くすることができる。
【００２２】
なお、以上に代えて、分配部１１０は、波形メモリ５０から読み出したデジタル信号列に含まれる各デジタル値を、複数のＤＡ変換部に対して所定数ずつ順番に分配してもよい。具体的には、分配部１１０は、波形メモリ５０から読み出したデジタル信号列に含まれるデジタル値のうち、例えば最初の１つのデジタル値を第１のＤＡ変換部１３１に、次の１つのデジタル値を第２のＤＡ変換部１３２に、その次の１つのデジタル値を第３のＤＡ変換部１３３に、さらにその次の１つのデジタル値を第４のＤＡ変換部１３４に、それぞれ分配し、これを繰り返してもよい。これにより、分配部１１０は、各デジタル値に対応するアナログ値の出力をＤＡ変換部１３１〜１３４によりインターリーブして行わせることができる。なお、分配部１１０は、２以上のデジタル値ずつを各ＤＡ変換部１３１〜１３４に順次分配する形態を採ってもよい。
【００２３】
図４は、本発明の他の実施形態に係る波形発生装置１１の構成の一例を示す図である。波形発生装置１１は、予め設定されたデジタル波形に応じて差動信号における正信号（ポジティブ信号）および負信号（ネガティブ信号）のアナログ波形を出力する。波形発生装置１１は、差動信号における正信号および負信号を表す複数のデジタル値を含むデジタル信号列を記憶する波形メモリ５５と、当該波形メモリ５５から読み出されたデジタル信号列を差動信号における正信号のアナログ信号列および負信号のアナログ信号列に変換して各アナログ信号列に基づくアナログ波形として出力するＤＡ変換装置１０５とを備える。ＤＡ変換装置１０５は、分配部１１５と、分配部１１５に対して並列に配される第１のＤＡ変換部１４１および第２のＤＡ変換部１４２と、分配部１１５と第１のＤＡ変換部１４１および第２のＤＡ変換部１４２との間にそれぞれ配される補正部１２１および補正部１２２と、第１のＤＡ変換部１４１および第２のＤＡ変換部１４２の出力側に配される選択部１６０と、ＤＡ変換装置１０５の差動信号の出力における正信号の出力を外部に接続する正信号出力端子１９１と、ＤＡ変換装置１０５の差動信号の出力における負信号の出力を外部に接続する負信号出力端子１９２と、選択部１６０と正信号出力端子１９１との間に配されるドライバ１７１と、選択部１６０と負信号出力端子１９２との間に配されるドライバ１７２とを有する。
【００２４】
第１のＤＡ変換部１４１は、ＤＡ変換器１４３、アンプ１４４、およびローパスフィルタ１４５が分配部１１５側から順に信号線路上に配される。また、第２のＤＡ変換部１４２は、ＤＡ変換器１４６、アンプ１４７、およびローパスフィルタ１４８が分配部１１５側から順に信号線路上に配される。
【００２５】
選択部１６０は、第１のＤＡ変換部１４１の出力を正信号出力端子１９１側に送る伝送線路上に配されるスイッチ１６１と、当該出力を負信号出力端子１９２側に送る伝送線路上に配されるスイッチ１６２とを有する。また、選択部１６０は、第２のＤＡ変換部１４２の出力を正信号出力端子１９１側に送る伝送線路上に配されるスイッチ１６３と、当該出力を負信号出力端子１９２側に送る伝送線路上に配されるスイッチ１６４とを有する。また、この選択部１６０には、分配部１１５がデジタル信号列に含まれる各デジタル値を第１のＤＡ変換部１４１および第２のＤＡ変換部１４２のどちらに分配したかについての情報が分配部１１５から入力される。選択部１６０は、この情報に基づいて、第１のＤＡ変換部１４１および第２のＤＡ変換部１４２のうち、アナログ波形における正信号に対応するデジタル値が入力したＤＡ変換部を選択し、選択したＤＡ変換部の出力を正信号のアナログ信号列として出力する。
【００２６】
また、選択部１６０は、上記情報に基づいて、第１のＤＡ変換部１４１および第２のＤＡ変換部１４２のうち、正信号に対応するデジタル値が入力したＤＡ変換部を選択し、選択したＤＡ変換部の出力を正信号のアナログ信号列としてドライバ１７１に出力する。ドライバ１７１は、入力したアナログ信号列を増幅して差動信号における正信号のアナログ波形として正信号出力端子１９１からＤＡ変換装置１０５の外部に出力する。
【００２７】
また、ＤＡ変換装置１０５における分配部１１５と第１のＤＡ変換部１４１および第２のＤＡ変換部１４２との間には、それぞれ補正部１２１および補正部１２２が配される。これら補正部１２１および補正部１２２は、分配部１１５により第１のＤＡ変換部１４１および第２のＤＡ変換部１４２に同一のデジタル値が分配された場合に、ＤＡ変換装置１０５が同一の正信号および負信号を出力するべく、正信号に対応するデジタル値および負信号に対応するデジタル値をそれぞれ補正する。
【００２８】
具体的には、補正部１２１は、第１のＤＡ変換部１４１に分配された正信号に対応するデジタル値が第１のＤＡ変換部１４１でアナログ値に変換された後、選択部１６０およびドライバ１７１を経て正信号出力端子１９１に至る間に、当該アナログ値が回路要素の特性等により当該デジタル値に対応する正確な値からずれた値となる場合に、当該デジタル値に対して記憶する補正係数を乗ずることによりそのずれを補正する。また、補正部１２１は、第１のＤＡ変換部１４１に分配された負信号に対応するデジタル値が第１のＤＡ変換部１４１でアナログ値に変換された後、選択部１６０およびドライバ１７２を経て負信号出力端子１９２に至る間に、当該アナログ値が回路要素の特性等により当該デジタル値に対応する正確な値からずれた値となる場合に、当該デジタル値に対して記憶する補正係数を乗ずることによりそのずれを補正する。なお、補正部１２１が記憶する補正係数は、第１のＤＡ変換部１４１に分配されたデジタル値が正信号に対応する場合および負信号に対応する場合のそれぞれについて当該デジタル値に対応するアナログ値に生じる上記のずれを予め測定した結果に基づいて得られた係数である。
【００２９】
また、補正部１２２は、第２のＤＡ変換部１４２に分配された正信号に対応するデジタル値が第２のＤＡ変換部１４２でアナログ値に変換された後、選択部１６０およびドライバ１７１を経て正信号出力端子１９１に至る間に、当該アナログ値が回路要素の特性等により当該デジタル値に対応する正確な値からずれた値となる場合に、当該デジタル値に対して記憶する補正係数を乗ずることによりそのずれを補正する。また、補正部１２２は、第２のＤＡ変換部１４２に分配された負信号に対応するデジタル値が第２のＤＡ変換部１４２でアナログ値に変換された後、選択部１６０およびドライバ１７２を経て負信号出力端子１９２に至る間に、当該アナログ値が回路要素の特性等により当該デジタル値に対応する正確な値からずれた値となる場合に、当該デジタル値に対して記憶する補正係数を乗ずることによりそのずれを補正する。なお、補正部１２２が記憶する補正係数は、第２のＤＡ変換部１４２に分配されたデジタル値が正信号に対応する場合および負信号に対応する場合のそれぞれについて当該デジタル値に対応するアナログ値に生じる上記のずれを予め測定した結果に基づいて得られた係数である。
【００３０】
ＤＡ変換装置１０５がこのような補正部１２１および補正部１２２を有することにより、第１のＤＡ変換部１４１および第２のＤＡ変換部１４２にそれぞれ分配されたデジタル値が例えば同一のデジタル値である場合に、それぞれのデジタル値に応じて正信号出力端子１９１から出力される正信号におけるアナログ値または負信号出力端子１９２から出力される負信号におけるアナログ値を同一の値とすることができる。
【００３１】
図５は、波形発生装置１１の動作を示すフローチャートである。以下において、波形発生装置１１における各構成の機能および作用効果の説明と併せて、当該波形発生装置１１の動作を説明する。
【００３２】
分配部１１５は、波形メモリ５５から差動信号のデジタル信号列を読み出す（ステップＳ２００）。また、分配部１１５は、読み出した差動信号のデジタル信号列に含まれる正信号および負信号の各デジタル値が予め設定した基準レベル以上であるかまたは基準レベル以下であるかを判別する（ステップＳ２１０）。分配部１１５は、ステップＳ２１０において判別したデジタル値が予め設定した基準レベル以上の信号レベルである場合、そのデジタル値を第１のＤＡ変換部１４１に分配する（ステップＳ２２１）。また、分配部１１５は、ステップＳ２１０において判別したデジタル値が上記基準レベル以下の信号レベルである場合、そのデジタル値を第２のＤＡ変換部１４２に分配する（ステップＳ２２２）。なお、上記基準レベルは、例えば正信号および負信号のアナログ波形における「high」および「low」の各レベルの中心レベルに相当する。また、ステップＳ２１０において判別したデジタル値が予め設定した基準レベルと同じ信号レベルである場合は、分配部１１５は、そのデジタル値を第１のＤＡ変換部１４１および第２のＤＡ変換部１４２の両方に分配する。
【００３３】
第１のＤＡ変換部１４１において、ＤＡ変換器１４３は、入力するデジタル値に応じたアナログ値を出力する（ステップＳ２３１）。アンプ１４４は、ＤＡ変換器１４３が出力するアナログ値を増幅する。ローパスフィルタ１４５は、アンプ１４４で増幅されたアナログ値に含まれるノイズ成分を低域濾過する。
【００３４】
第２のＤＡ変換部１４２において、ＤＡ変換器１４６は、入力するデジタル値に応じたアナログ値を出力する（ステップＳ２３２）。アンプ１４７は、ＤＡ変換器１４６が出力するアナログ値を増幅する。ローパスフィルタ１４８は、アンプ１４７で増幅されたアナログ値に含まれるノイズ成分を低域濾過する。
【００３５】
選択部１６０は、分配部１１５から入力される選択情報に基づいて、第１のＤＡ変換部１４１に入力したデジタル値が正信号に対応するものかを判別する（ステップＳ２４１）。また、選択部１６０は、分配部１１５から入力される上記情報に基づいて、第２のＤＡ変換部１４２に入力したデジタル値が正信号に対応するものかを判別する（ステップＳ２４２）。
【００３６】
ステップＳ２４１において、第１のＤＡ変換部１４１に入力したデジタル値が正信号に対応するものである場合、選択部１６０は、スイッチ１６１をＯＮの状態に切替えることにより、第１のＤＡ変換部１４１から出力するアナログ値を正信号出力端子１９１側に出力する（ステップＳ２５１）。また、ステップＳ２４２において、第２のＤＡ変換部１４２に入力したデジタル値が正信号に対応するものである場合、選択部１６０は、スイッチ１６３をＯＮの状態に切替えることにより、第２のＤＡ変換部１４２から出力するアナログ値を正信号出力端子１９１側に出力する（ステップＳ２５１）。
【００３７】
ステップＳ２５１において正信号出力端子１９１側に出力されたアナログ値は、アナログ信号列としてドライバ１７１に入力される。ドライバ１７１は、入力したアナログ信号列を増幅して差動信号における正信号のアナログ波形として正信号出力端子１９１からＤＡ変換装置１０５の外部に出力する。
【００３８】
一方、ステップＳ２４１において、第１のＤＡ変換部１４１に入力したデジタル値が正信号に対応するものでない場合、すなわち負信号に対応するものである場合、選択部１６０は、スイッチ１６２をＯＮの状態に切替えることにより、第１のＤＡ変換部１４１から出力するアナログ値を負信号出力端子１９２側に出力する（ステップＳ２５２）。また、ステップＳ２４２において、第２のＤＡ変換部１４２に入力したデジタル値が正信号に対応するものでない場合、すなわち負信号に対応するものである場合、選択部１６０は、スイッチ１６４をＯＮの状態に切替えることにより、第２のＤＡ変換部１４２から出力するアナログ値を負信号出力端子１９２側に出力する（ステップＳ２５２）。
【００３９】
ステップＳ２５２において負信号出力端子１９２側に出力されたアナログ値は、アナログ信号列としてドライバ１７２に入力される。このアナログ信号列は、ドライバ１７２において増幅された後、差動信号における負信号のアナログ波形として負信号出力端子１９２から出力される。
【００４０】
図６は、波形発生装置１１から出力する差動信号における正信号および負信号のアナログ波形の一例を示す。なお、図６において、実線で示す波形が正信号のアナログ波形であり、破線で示す波形が負信号のアナログ波形である。図６に示すように、波形発生装置１１から出力する正信号のアナログ波形および負信号のアナログ波形は、ともに大きさが「Ｖref」の電圧値を基準電圧として、各信号の「High」に相当する電圧値が「Ｖhigh」、「Low」に相当する電圧値が「Ｖlow」である。
【００４１】
上記のように、分配部１１５が、デジタル信号列に含まれる正信号および負信号の各デジタル値について、その信号レベルが予め設定した基準レベルより大きいものを第１のＤＡ変換部１４１に分配し、基準レベルより大きいものを第２のＤＡ変換部１４２に分配したときにＤＡ変換装置１０５から図６に示す差動信号のアナログ波形が出力する場合、第１のＤＡ変換部１４１は、当該差動信号のアナログ波形における電圧値の大きさがＶrefからＶhighの部分（図６における「Ｅ」の範囲）に対応する正信号および負信号のアナログ値を出力する。また、第２のＤＡ変換部１４２は、差動信号のアナログ波形における電圧値の大きさがＶrefからＶlowの部分（図６における「Ｆ」の範囲）に対応する正信号および負信号のアナログ値を出力する。
【００４２】
第１のＤＡ変換部１４１および第２のＤＡ変換部１４２がそれぞれ出力する上記正信号および負信号のアナログ値は、選択部１６０において順次選択されて、正信号のアナログ値は正信号のアナログ信号列としてドライバ１７１に、負信号のアナログ値は負信号のアナログ信号列としてドライバ１７２にそれぞれ出力される。上記正信号のアナログ信号列および負信号のアナログ信号列は、それぞれドライバ１７１およびドライバ１７２において増幅された後、図６に示す差動信号における正信号および負信号のアナログ波形として正信号出力端子１９１および負信号出力端子１９２からそれぞれ出力される。
【００４３】
このように、波形発生装置１１では、分配部１１５が、波形メモリ５５から読み出したデジタル信号列におけるデジタル値を基準レベルに対する大小により第１のＤＡ変換部１４１および第２のＤＡ変換部１４２に分配することにより、第１のＤＡ変換部１４１および第２のＤＡ変換部１４２それぞれに入力するデジタル値の範囲は、１つのＤＡ変換部に対して全範囲のデジタル値を入力する場合と比べてより小さくなる。したがって、第１のＤＡ変換部１４１および第２のＤＡ変換部１４２それぞれにおける各ＤＡ変換器１４３、１４６において出力するアナログ値の大きさの変動は、ＤＡ変換部が１つの場合におけるＤＡ変換器から出力するアナログ値の大きさの変動と比べてより小さくなる。これにより、上記波形発生装置１０の場合と同様に、第１のＤＡ変換部１４１および第２のＤＡ変換部１４２から出力されるアナログ値に生じる時間的な遅延を小さくすることができる。したがって、波形発生装置１１が出力する差動信号における正信号および負信号のアナログ波形について、その振幅が大きい場合でも周波数をより大きくすることができる。
【００４４】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施形態に係る波形発生装置１０の構成の一例を示す図である。
【図２】波形発生装置１０の動作を示すフローチャートである。
【図３】波形発生装置１０から出力するアナログ波形の一例を示す。
【図４】本発明の他の実施形態に係る波形発生装置１１の構成の一例を示す図である。
【図５】波形発生装置１１の動作を示すフローチャートである。
【図６】波形発生装置１１から出力する差動信号における正信号および負信号のアナログ波形の一例を示す。
【符号の説明】
【００４６】
１０、１１  波形発生装置
１００、１０５  ＤＡ変換装置
５０、５５  波形メモリ
１１０、１１５  分配部
１２１、１２２  補正部
１５０、１６０  選択部
１５１、１５２、１５３、１５４、１６１、１６２、１６３、１６４  スイッチ
１３１、１４１  第１のＤＡ変換部
１３２、１４２  第２のＤＡ変換部
１３３  第３のＤＡ変換部
１３４  第４のＤＡ変換部
１３６、１４３、１４６  ＤＡ変換器
１３７、１４４、１４７  アンプ
１３８、１４５、１４８  ローパスフィルタ
１７０、１７１、１７２  ドライバ
１８０  信号伝送路
１８１  正信号伝送路
１８２  負信号伝送路
１９０  出力端子
１９１  正信号出力端子
１９２  負信号出力端子
【図１】
2008288996.tif 000003
【図２】
2008288996.tif 000004
【図３】
2008288996.tif 000005
【図４】
2008288996.tif 000006
【図５】
2008288996.tif 000007
【図６】
2008288996.tif 000008