(57)【要約】【課題】外部環境に対しより安定した光検出機能を有する半導体装置を得ることを課題とする。【解決手段】第１のフォトダイオードと、遮光された第２のフォトダイオードと、ボルテージフォロワ回路を含む第１の回路群と、第２の回路群と、補正用回路とを有し、第１のフォトダイオードの出力は第１の回路群のボルテージフォロワ回路に入力され、第１の回路群の出力は補正用回路に入力され、第２のフォトダイオードの出力は第２の回路を介して補正用回路に入力される。これら入力を補正用回路にて加算及び減算、もしくはそのいずれか一方を行うことで、第１のフォトダイオードにおける温度に起因した出力変動を除去する。なお、第１のフォトダイオードには開放電圧が出力されるよう基準電位が供給され、第２のフォトダイオードには順方向のバイアスが印加されるよう電位が供給されている。【選択図】図１
2008010850.tif 000002
【特許請求の範囲】
【請求項１】
光を検知する第１のフォトダイオードと、
遮光された第２のフォトダイオードと、
前記第１のフォトダイオードの一方の端子から得られる出力が入力されるボルテージフォロワ回路を有する第１の回路群と、
前記第２のフォトダイオードの一方の端子から得られる出力を所定の温度の電圧を基準とする電圧に調整する電圧調整回路を有する第２の回路群と、
前記第１の回路群と前記第２の回路群の出力が入力され、なおかつ各々の当該出力を加算及び減算、もしくはそのいずれか一方を行う補正用回路とを有し、
前記第１のフォトダイオードの他方の端子には基準電位が供給され、
前記第２のフォトダイオードには順方向のバイアスが印加されるよう前記第２のフォトダイオードの他方の端子に電位が供給されることを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第１のフォトダイオード及び前記第２のフォトダイオードの各々はｎ型半導体層とｐ型半導体層とを有し、
前記第１のフォトダイオードの一方の端子及び前記第２のフォトダイオードの他方の端子はｐ型半導体層と電気的に接続されており、
前記第１のフォトダイオードの他方の端子及び前記第２のフォトダイオードの一方の端子はｎ型半導体層と電気的に接続されていることを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、
前記第２の回路群は、前記第２のフォトダイオードの一方の端子から得られる出力を増幅もしくは反転する機能を有することを特徴とする半導体装置。
【請求項４】
光を検知する第１のフォトダイオードと、
遮光された第２のフォトダイオードと、
前記第１のフォトダイオードの一方の端子から得られる出力が入力されるボルテージフォロワ回路を有する第１の回路群と、
前記第２のフォトダイオードの一方の端子から得られる出力を所定の温度の電圧を基準とする電圧に調整する電圧調整回路を有する第２の回路群と、
前記第１の回路群と前記第２の回路群の出力が入力され、なおかつ各々の当該出力を加算及び減算、もしくはそのいずれか一方を行う補正用回路とを有し、
前記第１のフォトダイオードの他方の端子には基準電位が供給され、
前記第２のフォトダイオードには順方向のバイアスが印加されるよう前記第２のフォトダイオードの他方の端子に電位が供給され、
前記第１のフォトダイオードの一方の端子は、光が照射された際に他方の端子より電位が高くなることを特徴とする半導体装置。
【請求項５】
請求項４において、
前記第２の回路群は、前記第２のフォトダイオードの一方の端子から得られる出力を増幅もしくは反転する機能を有することを特徴とする半導体装置。
【請求項６】
光を検知する第１のフォトダイオードと、
遮光された第２のフォトダイオードと、
前記第１のフォトダイオードの一方の端子から得られる出力が入力されるボルテージフォロワ回路を有する第１の回路群と、
前記第２のフォトダイオードの一方の端子から得られる出力が入力され、なおかつ反転増幅回路と、反転回路と、所定の温度の電圧を基準とする電圧に調整する電圧調整回路とを有する第２の回路群と、
前記第１の回路群と前記第２の回路群の出力が入力され、なおかつ各々の当該出力を加算及び減算、もしくはそのいずれか一方を行う補正用回路とを有し、
前記第１のフォトダイオードの他方の端子には基準電位が供給され、
前記第２のフォトダイオードには順方向のバイアスが印加されるよう前記第２のフォトダイオードの他方の端子に電位が供給され、
前記第１のフォトダイオードの一方の端子は、光が照射された際に他方の端子より電位が高くなることを特徴とする半導体装置。
【請求項７】
光を検知する第１のフォトダイオードと、
遮光された第２のフォトダイオードと、
前記第１のフォトダイオードの一方の端子から得られる出力が入力されるボルテージフォロワ回路を有する第１の回路群と、
前記第２のフォトダイオードの一方の端子から得られる出力が入力される反転増幅回路と、反転回路と、所定の温度の電圧を基準とする電圧に調整する電圧調整回路とを有する第２の回路群と、
前記第１の回路群の出力と前記第２の回路群の出力とが入力される加算回路とを有し、
前記第１のフォトダイオードの他方の端子には基準電位が供給され、
前記第２のフォトダイオードには順方向のバイアスが印加されるよう前記第２のフォトダイオードの他方の端子に電位が供給され、
前記第１のフォトダイオードの一方の端子は、光が照射された際に他方の端子より電位が高くなることを特徴とする半導体装置。
【請求項８】
請求項４乃至請求項７のいずれか一項において、
前記第１のフォトダイオード及び前記第２のフォトダイオードの各々は、ｐ型半導体層と、ｎ型半導体層と、前記ｐ型半導体層と前記ｎ型半導体層の間に設けられたｉ型半導体層とを有することを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項８のいずれか一項において、
前記第１の回路群及び前記第２の回路群はオペアンプを有することを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれか一項において、
前記第１の回路群及び前記第２の回路群は複数の薄膜トランジスタを有することを特徴とする半導体装置。
【請求項１１】
請求項１乃至請求項１０のいずれか一項に記載の前記半導体装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特にフォトダイオードとトランジスタとを有する半導体装置に関する。また、半導体装置を用いた電子機器に関する。
【背景技術】
【０００２】
一般的に電磁波の検知用途に用いられる光電変換装置は数多く知られており、例えば紫外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。光センサの一つであるフォトダイオードは４００ｎｍ以上１１００ｎｍ以下の波長領域において使用することが可能であり、光センサとしての用途は多岐に渡る。
【０００３】
このような光センサでは、一般的にフォトダイオードより得られた電流を増幅回路にて増幅し検出している。この増幅回路には、差動増幅器を用いて構成されたものがある（例えば、特許文献１参照）。
【特許文献１】特開平５−２１５６０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上記のような光センサでは光量を検出する際、外部環境により出力値が変動する。そのため、光センサとして利用する際、正確な照度を検出することができない。
【０００５】
上記問題を鑑み、本発明では外部環境に対しより安定した光検出機能を有する半導体装置を得ることを課題とする。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置は、光を検知する第１のフォトダイオードと、遮光された第２のフォトダイオードと、第１のフォトダイオードの一方の端子から得られる出力が入力されるボルテージフォロワ回路を有する第１の回路群と、第２のフォトダイオードの一方の端子から得られる出力を必要に応じて増幅や反転、さらに所定の温度の電圧を基準とする電圧に調整する第２の回路群と、補正用回路とを有する。補正用回路では、第２の回路群より得られた所定の温度の電圧を基準とする電圧を第１の回路群より得られた電圧に加算及び減算、もしくはそのいずれか一方を行うことで、温度補償を行う。よって、第１のフォトダイオードより得られた出力を所定の温度に換算することで、より正確に照度を測定することが可能となる。
【０００７】
また、第１のフォトダイオードの他方の端子には、光が照射された際に一方の端子より開放電圧が出力されるよう基準電位が供給される。また、第２のフォトダイオードには逆方向のバイアスより強い温度依存性を示す順方向のバイアスが印加されるよう、第２のフォトダイオードの他の端子に電位が供給される。このような構成とすることで、さらに正確により照度範囲の広い光検出機能を有する半導体装置を得ることができる。
【０００８】
本発明の一は、光を検知する第１のフォトダイオードと、遮光された第２のフォトダイオードと、前記第１のフォトダイオードの一方の端子から得られる出力が入力されるボルテージフォロワ回路を有する第１の回路群と、前記第２のフォトダイオードの一方の端子から得られる出力を所定の温度の電圧を基準とする電圧に調整する電圧調整回路を有する第２の回路群と、前記第１の回路群と前記第２の回路群の出力が入力され、なおかつ各々の当該出力を加算及び減算、もしくはそのいずれか一方を行う補正用回路とを有し、前記第１のフォトダイオードの他方の端子には基準電位が供給され、前記第２のフォトダイオードには順方向のバイアスが印加されるよう前記第２のフォトダイオードの他方の端子に電位が供給されることを特徴とする半導体装置である。
【０００９】
上記構成において、前記第１のフォトダイオード及び前記第２のフォトダイオードの各々はｎ型半導体層とｐ型半導体層とを有し、前記第１のフォトダイオードの一方の端子及び前記第２のフォトダイオードの他方の端子はｐ型半導体層と電気的に接続されており、前記第１のフォトダイオードの他方の端子及び前記第２のフォトダイオードの一方の端子はｎ型半導体層と電気的に接続されていることを特徴とする。さらに、上記構成において前記第２の回路群は、前記第２のフォトダイオードの一方の端子から得られる出力を増幅もしくは反転する機能を有することを特徴としても良い。
【００１０】
本発明の一は、光を検知する第１のフォトダイオードと、遮光された第２のフォトダイオードと、前記第１のフォトダイオードの一方の端子から得られる出力が入力されるボルテージフォロワ回路を有する第１の回路群と、前記第２のフォトダイオードの一方の端子から得られる出力を所定の温度の電圧を基準とする電圧に調整する電圧調整回路を有する第２の回路群と、前記第１の回路群と前記第２の回路群の出力が入力され、なおかつ各々の当該出力を加算及び減算、もしくはそのいずれか一方を行う補正用回路とを有し、前記第１のフォトダイオードの他方の端子には基準電位が供給され、前記第２のフォトダイオードには順方向のバイアスが印加されるよう前記第２のフォトダイオードの他方の端子に電位が供給され、前記第１のフォトダイオードの一方の端子は、光が照射された際に他方の端子より電位が高くなることを特徴とする半導体装置である。また、前記第２の回路群は、前記第２のフォトダイオードの一方の端子から得られる出力を増幅もしくは反転する機能を有していても良い。
【００１１】
本発明の一は、光を検知する第１のフォトダイオードと、遮光された第２のフォトダイオードと、前記第１のフォトダイオードの一方の端子から得られる出力が入力されるボルテージフォロワ回路を有する第１の回路群と、前記第２のフォトダイオードの一方の端子から得られる出力が入力され、なおかつ反転増幅回路と、反転回路と、所定の温度の電圧を基準とする電圧に調整する電圧調整回路とを有する第２の回路群と、前記第１の回路群と前記第２の回路群の出力が入力され、なおかつ各々の当該出力を加算及び減算、もしくはそのいずれか一方を行う補正用回路とを有し、前記第１のフォトダイオードの他方の端子には基準電位が供給され、前記第２のフォトダイオードには順方向のバイアスが印加されるよう前記第２のフォトダイオードの他方の端子に電位が供給され、前記第１のフォトダイオードの一方の端子は、光が照射された際に他方の端子より電位が高くなることを特徴とする半導体装置である。
【００１２】
本発明の一は、光を検知する第１のフォトダイオードと、遮光された第２のフォトダイオードと、前記第１のフォトダイオードの一方の端子から得られる出力が入力されるボルテージフォロワ回路を有する第１の回路群と、前記第２のフォトダイオードの一方の端子から得られる出力が入力される反転増幅回路と、反転回路と、所定の温度の電圧を基準とする電圧に調整する電圧調整回路とを有する第２の回路群と、前記第１の回路群の出力と前記第２の回路群の出力とが入力される加算回路とを有し、前記第１のフォトダイオードの他方の端子には基準電位が供給され、前記第２のフォトダイオードには順方向のバイアスが印加されるよう前記第２のフォトダイオードの他方の端子に電位が供給され、前記第１のフォトダイオードの一方の端子は、光が照射された際に他方の端子より電位が高くなることを特徴とする半導体装置である。
【００１３】
上記構成において、第１のフォトダイオード及び第２のフォトダイオードの各々は、ｐ型半導体層と、ｎ型半導体層と、前記ｐ型半導体層と前記ｎ型半導体層の間に設けられたｉ型半導体層とを有することを特徴とする。
【００１４】
また、上記構成において、本発明の半導体装置はトランジスタを有することを特徴とする。トランジスタとは、ゲート電極と、ドレイン領域と、ソース領域とを含む少なくとも三つの端子を有する素子であり、前記ドレイン領域と前記ソース領域の間にチャネル形成領域を有する。ソース領域とドレイン領域とは、トランジスタの構造や動作条件等によって変化しえるため、ソース領域またはドレイン領域の範囲を正確に限定することが困難である。そこで、本明細書においてトランジスタの接続関係を説明する際には、ドレイン領域とソース領域の２端子について、これらの領域に接続された電極の一方を第１の電極、他方を第２の電極と表記し説明に用いることとする。
【００１５】
また、本明細書において、トランジスタは薄膜トランジスタの場合について述べているが、特にこれに限定されない。したがって、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるトランジスタ、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、ＺｎＯやａ−ＩｎＧａＺｎＯなどの化合物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ等を適用することができる。また、トランジスタが配置されている基板の種類についても特に限定されず、例えば、単結晶基板、ＳＯＩ基板、ガラス基板、プラスチック基板等を用いることができる。また、ある基板でトランジスタを形成した後、他の基板にトランジスタを移動させ、他の基板上にトランジスタを配置した構成としてもよい。
【００１６】
本明細書において、接続されているとは、電気的に接続されていることと同義である。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード等）が配置されていてもよい。もちろん、間に他の素子を介さずに配置されていてもよく、電気的に接続されているとは直接的に接続されている場合を含むものとする。
【発明の効果】
【００１７】
本発明により、外部環境に対し適切な補正を加えることで外部因子、特に温度による照度検出機能の低下を抑制し、信頼性に優れた照度検出機能を有する半導体装置を得ることができる。また、半導体装置が有する回路の動作電圧を低電圧化することにより、必要となる電源電圧を低くすることができる。よって、本発明の半導体装置の応用範囲をさらに拡張することが可能となる。
【発明を実施するための最良の形態】
【００１８】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において同様のものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。
【００１９】
（実施の形態１）
本実施形態では、本発明の半導体装置の基本構成について図１を用いて説明する。本発明の半導体装置は、少なくとも第１のフォトダイオード１０１、第２のフォトダイオード１０２、第１の回路群１０３、第２の回路群１０４、補正用回路１０５を有する。なお、第２のフォトダイオード１０２は遮光されており、第１のフォトダイオード１０１の一方の端子から得られる出力は第１の回路群１０３に入力され、第２のフォトダイオード１０２の一方の端子から得られる出力は第２の回路群１０４に入力される。また、第１のフォトダイオード１０１の他方の端子には、光が照射された際に第１の回路群１０３が接続された一方の端子より開放電圧が出力されるよう基準電位が供給されている。また、第２のフォトダイオード１０２には逆方向のバイアスより強い温度依存性を示す順方向のバイアスが印加されるよう、第２のフォトダイオード１０２の他方の端子には電位が供給されている。
【００２０】
第１のフォトダイオード１０１は光検出用のフォトダイオードであり、光を受光することにより照度の対数値に比例した開放電圧を出力する。得られた電圧は、第１の回路群１０３を介して補正用回路１０５に入力される。なお、第１の回路群１０３では、第１のフォトダイオード１０１から得られた高出力インピーダンスを低出力インピーダンスとする変換を行い、より確実に第１のフォトダイオード１０１の出力を次段に入力する。そのため、本発明では第１の回路群１０３に少なくともボルテージフォロワ回路を有する。
【００２１】
一方、第２のフォトダイオード１０２は補正用のフォトダイオードであり、温度等をはじめとする光以外に起因するフォトダイオードの出力特性を読み取るために遮光されている。なお、フォトダイオードの出力特性に影響を与える光以外の外部因子として様々なものを想定することができるが、ここでは第１のフォトダイオード１０１の出力、即ち開放電圧に大きく影響する温度について記載している。そのため、本発明は正確には温度のみの補正に限定されるものではない。なお、温度依存性を示す第２のフォトダイオード１０２からの出力は、オペアンプを利用した第２の回路群１０４を用いて必要に応じて増幅や反転、さらに所定の温度の電圧を基準とする電圧に調整された後、補正用回路１０５に入力される。
【００２２】
なお、補正用回路１０５の種類もしくは得たい補正用回路１０５からの出力電圧の正負によって、第１の回路群１０３は反転手段を有する場合もある。
【００２３】
第１の回路群１０３及び第２の回路群１０４より得られた出力電圧は、補正用回路１０５に入力される。補正用回路１０５では、第２の回路群１０４より得られた所定の温度の電圧を基準とする出力電圧を第１の回路群１０３より得られた出力電圧に加算及び減算、もしくはそのいずれか一方を行うことで温度補償を行う。即ち、第１のフォトダイオード１０１から得られた出力を、前記所定の温度に換算することが可能となる。このようにして、第２のフォトダイオード１０２を用いて第１のフォトダイオード１０１における温度に起因した出力変動を除去することができる。よって、光を検出する際、光以外の外部因子を取り除くことでより正確に照度を測定することが可能となる。
【００２４】
また、照度の検出に用いる第１のフォトダイオード１０１の出力、即ち開放電圧は照度の対数値に比例するため、本発明の半導体装置は広い照度範囲に渡って光を検出することができる。
【００２５】
なお、補正用回路１０５には加算器を用いることが好ましいが、必ずしもこれに限定されず、減算器であっても良い。また、補正用回路１０５には外部負荷等を接続して、所望の形式で出力しても良い。
【００２６】
次に、上述した構成要素の一構成例について説明する。本実施形態では、補正用回路１０５に反転加算回路を用いた例について示す。まず、第１のフォトダイオード１０１及び第１の回路群１０３が有するボルテージフォロワ回路について図２を用いて説明する。
【００２７】
図２に示すように、第１のフォトダイオード１０１の第１の端子は接地（ＧＮＤ）に接続され、第２の端子はボルテージフォロワ回路１２１が有するオペアンプ１２０ａの非反転入力端子に接続されている。このような第１のフォトダイオード１０１に、光が照射されることにより生じる開放電圧を用いて照度を検出する。開放電圧は照度の対数値に比例するため、広い照度範囲に渡って光を検出することができる。なお、第１のフォトダイオード１０１より得られた電圧はオペアンプ１２０ａの非反転入力端子に入力される。一方、反転入力端子にはオペアンプ１２０ａの出力電圧が入力されている。
【００２８】
ボルテージフォロワ回路１２１の一構成について図３を用いて説明する。ボルテージフォロワ回路１２１は、第１のトランジスタ１３１、第２のトランジスタ１３２、第３のトランジスタ１３３、第４のトランジスタ１３４、第５のトランジスタ１３５、第６のトランジスタ１３６、第７のトランジスタ１３７とを有する。なお、第１のトランジスタ１３１、第２のトランジスタ１３２、第５のトランジスタ１３５及び第７のトランジスタ１３７と、第３のトランジスタ１３３、第４のトランジスタ１３４及び第６のトランジスタ１３６とでは、トランジスタの極性が異なる。本実施形態は、第１のトランジスタ１３１、第２のトランジスタ１３２、第５のトランジスタ１３５及び第７のトランジスタ１３７にＮチャネル型トランジスタを、第３のトランジスタ１３３、第４のトランジスタ１３４及び第６のトランジスタ１３６にＰチャネル型トランジスタを用いた場合である。
【００２９】
第１のフォトダイオード１０１は第２のトランジスタ１３２のゲート電極に接続され、第２のトランジスタ１３２の第１の電極（ソース電極及びドレイン電極の一方）は第３のトランジスタ１３３の第２の電極及び第６のトランジスタ１３６のゲート電極と接続されている。一方、第２のトランジスタ１３２の第２の電極（ソース電極及びドレイン電極の他方）は第１のトランジスタ１３１の第１の電極及び第５のトランジスタ１３５の第２の電極と接続されている。また、第５のトランジスタ１３５の第１の電極は、第４のトランジスタ１３４の第２の電極及びゲート電極並びに第３のトランジスタ１３３のゲート電極に接続されている。第６のトランジスタ１３６の第１の電極は、第３のトランジスタ１３３及び第４のトランジスタ１３４の第１の電極に接続されており、これら第１の電極には電位Ｖｄｄが供給されている。また、第６のトランジスタ１３６の第２の電極は、第５のトランジスタ１３５のゲート電極及び第７のトランジスタ１３７の第１の電極と接続されている。第７のトランジスタ１３７の第２の電極は第１のトランジスタ１３１の第２の電極と接続されており、これら第２の電極は接地（ＧＮＤ）に接続されている。また、第１のトランジスタ１３１のゲート電極と第７のトランジスタ１３７のゲート電極とは接続されており、これらゲート電極には電源１３８を用いて第１のトランジスタ１３１及び第７のトランジスタ１３７が共に導通状態となる電位が供給されている。
【００３０】
なお、第６のトランジスタ１３６の第２の電極と、第５のトランジスタ１３５のゲート電極と第７のトランジスタ１３７の第１の電極との接続箇所の電位をボルテージフォロワ回路１２１の出力電圧Ｖｏｕｔとして得ている。
【００３１】
上記のようなボルテージフォロワ回路１２１を用いることにより、第６のトランジスタ１３６における第２の電極の電位を第５のトランジスタ１３５のゲート電極に帰還させることで、第２のトランジスタ１３２のゲート電極に入力された電圧と同一かつインピーダンス変換された出力電圧をボルテージフォロワ回路１２１より出力することができる。なお、この出力により第７のトランジスタ１３７の第１の電極の電位が低下しないように、第６のトランジスタ１３６のチャネル幅を第７のトランジスタ１３７のチャネル幅より大きく設定する方が好ましい。
【００３２】
また、電源１３８より供給する電位は、第１のトランジスタ１３１及び第７のトランジスタ１３７が共に導通状態となる電位であれば良いため、第１のトランジスタ１３１のしきい値電圧と第７のトランジスタ１３７のしきい値電圧の大きい方の値をＶｔｈとした際ＧＮＤ＋Ｖｔｈ以上の電位であれば良い。よって、電源１３８における電源電圧を低く設定することができ、さらに電源１３８より供給する電位をボルテージフォロワ回路１２１に供給したＶｄｄ及びＧＮＤを用いて生成することができるため、ボルテージフォロワ回路１２１の動作電圧を低くすることが可能となる。なお、ボルテージフォロワ回路１２１に供給する電圧、即ち｜Ｖｄｄ−ＧＮＤ｜は、第１のトランジスタ１３１と第２のトランジスタ１３２と第３のトランジスタ１３３のしきい値の合計以上であれば良い。
【００３３】
また、ボルテージフォロワ回路１２１は入力された電圧と同一かつインピーダンス変換された出力電圧を得ることができれば上記に限定されない。例えば、第３のトランジスタ１３３と第４のトランジスタ１３４はカレントミラー回路を構成しており、該カレントミラー回路において第３のトランジスタ１３３をさらに並列に設けた構成としても良い。ただし、その場合には第１のトランジスタ１３１及び第２のトランジスタ１３２の第１の電極の電位が一段の場合の電位と同様に保つよう第１のトランジスタ１３１及び第２のトランジスタ１３２をさらに並列に設ける必要がある。もちろん、第３のトランジスタ１３３の第２の電極と第４のトランジスタ１３４の第２の電極の電位は同一であることを必要とする。
【００３４】
このようにして得られた出力電圧Ｖｏｕｔを図１における第１の回路群１０３からの出力とし、補正用回路１０５に入力する。なお、図２おいて、第１のフォトダイオード１０１は一つの場合について述べたが、直列に多数設けられていても良い。
【００３５】
次に、図１における第２のフォトダイオード１０２及び第２の回路群１０４について図４を用いて説明する。なお、本実施形態では、第２の回路群１０４に、反転増幅回路１５０と、電圧調整回路１５５と、さらに反転増幅回路１５０と電圧調整回路１５５の間に反転回路１５４を設けた場合について説明する。
【００３６】
図４に示すように、遮光された第２のフォトダイオード１０２の第２の端子はＧＮＤより高い電位Ｖ１が供給され、第１の端子は反転増幅回路１５０が有するオペアンプ１４０ａの反転入力端子に接続されている。一方、オペアンプ１４０ａの非反転入力端子は接地（ＧＮＤ）に接続され、出力端子は抵抗１５１を介してオペアンプ１４０ａの反転入力端子に接続されている。また、オペアンプ１４０ａの出力端子は次段の反転回路１５４が有する抵抗１５２を介してオペアンプ１４０ｂの反転入力端子に接続されており、反転増幅回路１５０からの出力電圧が反転回路１５４に入力される。
【００３７】
反転増幅回路１５０の一構成について図５を用いて説明する。反転増幅回路１５０は、第１のトランジスタ１４１、第２のトランジスタ１４２、第３のトランジスタ１４３、第４のトランジスタ１４４、第５のトランジスタ１４５、第６のトランジスタ１４６、第７のトランジスタ１４７と、抵抗１５１とを有する。なお、第１のトランジスタ１４１、第２のトランジスタ１４２、第５のトランジスタ１４５及び第７のトランジスタ１４７と、第３のトランジスタ１４３、第４のトランジスタ１４４及び第６のトランジスタ１４６とでは、トランジスタの極性が異なる。本実施形態は、第１のトランジスタ１４１、第２のトランジスタ１４２、第５のトランジスタ１４５及び第７のトランジスタ１４７にＮチャネル型トランジスタを、第３のトランジスタ１４３、第４のトランジスタ１４４及び第６のトランジスタ１４６にＰチャネル型トランジスタを用いた場合である。
【００３８】
第２のフォトダイオード１０２からの出力電圧、即ち反転増幅回路１５０への入力電圧は、第５のトランジスタ１４５のゲート電極に入力される。第２のトランジスタ１４２のゲート電極は接地（ＧＮＤ）に接続され、第２のトランジスタ１４２の第１の電極は第３のトランジスタ１４３の第２の電極及び第６のトランジスタ１４６のゲート電極と接続されている。一方、第２のトランジスタ１４２の第２の電極は第１のトランジスタ１４１の第１の電極及び第５のトランジスタ１４５の第２の電極と接続されている。また、第５のトランジスタ１４５の第１の電極は、第４のトランジスタ１４４の第２の電極及びゲート電極並びに第３のトランジスタ１４３のゲート電極に接続されている。第３のトランジスタ１４３の第１の電極は、第６のトランジスタ１４６及び第４のトランジスタ１４４の第１の電極に接続されており、これら第１の電極には電位Ｖｄｄが供給されている。また、第６のトランジスタ１４６の第２の電極は、第７のトランジスタ１４７の第１の電極及び抵抗１５１を介して第５のトランジスタ１４５のゲート電極と接続されている。また、第７のトランジスタ１４７の第２の電極は第１のトランジスタ１４１の第２の電極と接続されており、これら第２の電極はＶｓｓに接続されている。また、第１のトランジスタ１４１のゲート電極と第７のトランジスタ１４７のゲート電極とは接続されており、これらゲート電極には電源１４８を用いて第１のトランジスタ１４１及び第７のトランジスタ１４７が共に導通状態となる電位が供給されている。
【００３９】
反転増幅回路１５０の出力電圧Ｖｏｕｔは、第６のトランジスタ１４６の第２の電極と第７のトランジスタ１４７の第１の電極との接続箇所の電位から得ている。なお、この反転増幅回路１５０からの出力により第７のトランジスタ１４７の第１の電極の電位が低下しないように、第６のトランジスタ１４６のチャネル幅を第７のトランジスタ１４７のチャネル幅より大きく設定する方が好ましい。
【００４０】
また、電源１４８より供給する電位は、第１のトランジスタ１４１及び第７のトランジスタ１４７が共に導通状態となる電位であれば良いため、第１のトランジスタ１４１のしきい値電圧と第７のトランジスタ１４７のしきい値電圧の大きい方の値をＶｔｈとした時Ｖｓｓ＋Ｖｔｈ以上の値であれば良い。よって、電源１４８における電源電圧を低く設定することが可能であり、さらに電源１４８より供給する電位を反転増幅回路１５０に供給したＶｓｓ及びＶｄｄを用いて生成することができるため、反転増幅回路１５０の動作電圧を低くすることが可能となる。Ｖｓｓの電位によっては、電源１４８は図３におけるボルテージフォロワ回路１２１に供給したＧＮＤ及びＶｄｄやボルテージフォロワ回路１２１の電源１３８を用いても良い。なお、反転増幅回路１５０に供給する電圧、即ち｜Ｖｄｄ−Ｖｓｓ｜は、第１のトランジスタ１４１と第２のトランジスタ１４２と第３のトランジスタ１４３のしきい値の合計以上であれば良い。
【００４１】
また、第３のトランジスタ１４３と第４のトランジスタ１４４はカレントミラー回路を構成しており、該カレントミラー回路において第３のトランジスタ１４３をさらに並列に設けた構成としても良い。ただし、その場合には第１のトランジスタ１４１及び第２のトランジスタ１４２の第１の電極の電位が一段の場合の電位と同様に保つよう第１のトランジスタ１４１及び第２のトランジスタ１４２をさらに並列に設ける必要がある。もちろん、第３のトランジスタ１４３の第２の電極と第４のトランジスタ１４４の第２の電極の電位は同一であることを必要とする。
【００４２】
このようにして得られた反転増幅回路１５０からの出力電圧は、図４における反転回路１５４に入力される。なお、反転増幅回路１５０が有するオペアンプ１４０ａの出力端子は反転回路１５４が有する抵抗１５２を介してオペアンプ１４０ｂの反転入力端子に接続されている。また、オペアンプ１４０ｂの非反転入力端子はＧＮＤと接続され、出力端子は抵抗１５３を介してオペアンプ１４０ｂの反転入力端子に接続されている。なお、反転回路１５４の出力電圧は、オペアンプ１４０ｂの出力端子の電位より得ることができる。ここでは、第２のフォトダイオード１０２より得られた出力における増幅は反転増幅回路１５０が有する抵抗１５１を用いて行い、反転回路１５４では抵抗１５２と抵抗１５３の抵抗値を同一とし反転のみを行っている。なお、反転回路１５４が有するオペアンプ１４０ｂは上述したオペアンプ１４０ａと同様であるため、その詳細な説明は省略する。
【００４３】
次に、オペアンプ１４０ｂの出力端子は、電圧調整回路１５５が有するオペアンプ１２０ｂの非反転入力端子に接続され、反転回路１５４からの出力電圧は電圧調整回路１５５に入力される。また、電圧調整回路１５５が有するオペアンプ１２０ｂの反転入力端子は抵抗１５７を介して電位Ｖ２に接続され、出力端子は抵抗１５６を介してオペアンプ１２０ｂの非反転入力端子に接続されている。なお、電圧調整回路１５５の出力電圧Ｖｏｕｔは、オペアンプ１２０ｂの出力端子の電位より得ることができる。電圧調整回路１５５が有するオペアンプ１２０ｂは上述したオペアンプ１２０ａと同様であるため、その詳細な説明は省略する。
【００４４】
なお、第２のフォトダイオード１０２の第１の端子に供給する電位Ｖ１には、第２のフォトダイオード１０２における温度に対する電流特性が線形となる領域の電位を選択する。そのため、Ｖ１は前記条件を満たす電位であれば良く、オペアンプ１２０ａ、オペアンプ１２０ｂ、オペアンプ１４０ａ、オペアンプ１４０ｂ等に供給する電位Ｖｄｄ以下とすることも可能である。
【００４５】
また、電圧調整回路１５５では入力電圧を所定の温度における電圧を０Ｖとする電圧値に調整する。そのため、Ｖ２は抵抗１５６と抵抗１５７の抵抗値が等しいときには、所定の温度における電圧の２倍した電位を供給すれば良い。なお、ここでは抵抗１５６と抵抗１５７の抵抗値が等しい場合について述べたが、抵抗１５６と抵抗１５７の抵抗値の比が１でない場合には所定の温度における電圧値の（１＋（抵抗１５６）／（抵抗１５７））倍の電位を供給すれば良い。また、反転増幅回路１５０が有する抵抗１５１の抵抗値は、図１における第１のフォトダイオード１０１からの出力における温度依存性と電圧調整回路１５５からの出力における温度依存性が等しくなるよう設定する。そのため、電圧調整回路１５５における抵抗１５６と抵抗１５７の抵抗値を考慮にいれたうえで設定する必要がある。なお、反転回路１５４において、抵抗１５２と抵抗１５３の抵抗値が等しい場合について述べたが、これら抵抗の比を変えることで増幅機能を持たせることも可能である。その場合、もちろんこの抵抗値も考慮したうえで、反転増幅回路１５０及び電圧調整回路１５５が有する抵抗値を設定する必要がある。
【００４６】
このような反転増幅回路１５０、反転回路１５４及び電圧調整回路１５５を介して、第２のフォトダイオード１０２から得られた出力を図１における第２の回路群１０４からの出力とし、補正用回路１０５に入力する。また、第２の回路群１０４は上記の構成に限らず、さらに反転回路を有していても良い。その場合には第１の回路群１０３にも反転回路を追加する必要がある。
【００４７】
次に、第１の回路群１０３からの出力及び第２の回路群１０４からの出力を加算及び減算、もしくはそのいずれか一方を行う補正用回路１０５について図６を用いて説明する。なお、第１の回路群１０３からの出力電圧をＶａ、第２の回路群１０４からの出力電圧をＶｂと記す。本実施形態では、補正用回路１０５として上述したように反転加算回路を用いた例について説明する。なお、反転加算回路１６０が有するオペアンプ１４０は上述したオペアンプ１４０ａ及びオペアンプ１４０ｂと同様であるため、その詳細な説明は省略する。
【００４８】
図６に示すように、第１の回路群１０３における出力端子は抵抗１６１を介してオペアンプ１４０の反転入力端子に接続され、同様に第２の回路群１０４における出力端子は抵抗１６２を介してオペアンプ１４０の反転入力端子に接続されている。なお、これら各回路群の出力端子がそれぞれ抵抗を介し接続されている箇所をノード１６４とすると、オペアンプ１４０の出力端子は抵抗１６３及びノード１６４を介して反転入力端子に接続されている。一方、非反転入力端子は接地（ＧＮＤ）に接続されている。ここでは、反転加算回路１６０の働きを出力電圧Ｖａと出力電圧Ｖｂとの加算のみとすると、抵抗１６１、抵抗１６２及び抵抗１６３における抵抗値は同一のものとすれば良い。なお、これに限定されず、出力を増幅したい場合等については、これら抵抗の値を適宜選択すれば良い。
【００４９】
上記反転加算回路１６０を用いて、第１の回路群から得られた出力電圧Ｖａと第２の回路群から得られた出力電圧Ｖｂを加算することができる。
【００５０】
このように、図１に示す補正用回路１０５では、第２の回路群１０４より得られた所定の温度の電圧を基準とする電圧を第１の回路群１０３より得られた電圧に加算及び減算、もしくはそのいずれか一方を行うことで温度補償を行う。即ち、第１のフォトダイオード１０１から得られた出力を、第２のフォトダイオード１０２を用いて前記所定の温度に換算することが可能となる。このようにして、第１のフォトダイオード１０１における温度に起因した出力変動を除去することができる。よって、光を検出する際、光以外の外部因子を取り除くことでより正確に照度を測定することが可能となる。
【００５１】
（実施の形態２）
本実施形態では、本発明における半導体装置の作製方法について説明する。なお、本発明において回路群を構成するトランジスタと第１及び第２のフォトダイオードとを抜き出した部分断面図の一例を図７乃至図９に示し、これを用いて説明する。
【００５２】
まず、図７（Ａ）に示すように基板７０１の一表面に下地膜として機能する絶縁膜７０２と半導体膜７０３（例えば、非晶質珪素を含む膜）を積層して形成する。
【００５３】
なお、基板７０１は、ガラス基板、石英基板、金属基板（例えばセラミック基板またはステンレス基板など）、Ｓｉ基板等の半導体基板から選択されるものである。他にもプラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリルなどの基板を選択することもできる。
【００５４】
また、絶縁膜７０２は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、絶縁膜７０２を２層構造とする場合、第１層目の絶縁膜として窒化酸化シリコン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。絶縁膜７０２は、基板７０１からその上に形成される素子に不純物元素が混入することを防ぐブロッキング層として機能する。このように、ブロッキング層として機能する絶縁膜７０２を形成することによって、基板７０１からＮａなどのアルカリ金属やアルカリ土類金属がこの上に形成する素子に悪影響を与えることを防ぐことができる。なお、基板７０１として石英を用いるような場合には絶縁膜７０２を省略してもよい。
【００５５】
次に、半導体膜７０３にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により半導体膜７０３の結晶化を行ってもよい。その後、図７（Ｂ）に示すように得られた結晶質半導体膜を所望の形状にエッチングして結晶化した結晶質半導体膜７０４ａ〜７０４ｃを形成し、少なくとも当該半導体膜７０４ａ〜７０４ｃを覆うようにゲート絶縁膜を形成する。なお、ここでは、半導体膜７０４ａ〜７０４ｃを覆うようにゲート絶縁膜７０５を形成している。
【００５６】
なお、ゲート絶縁膜７０５は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ＞０）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ＞０）等の絶縁材料を用いて形成する。例えば、ゲート絶縁膜７０５を２層構造とする場合、第１層目の絶縁膜として酸化窒化シリコン膜を形成し、第２層目の絶縁膜として窒化酸化シリコン膜を形成するとよい。また、第１層目の絶縁膜として酸化シリコン膜を形成し、第２層目の絶縁膜として窒化シリコン膜を形成してもよい。
【００５７】
結晶質半導体膜７０４ａ〜７０４ｃの作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、レーザー光を照射し、フォトリソグラフィ法を用いることよって結晶質半導体膜７０４ａ〜７０４ｃを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
【００５８】
なお、結晶化に用いるレーザー発振器としては、連続発振型のレーザービーム（ＣＷレーザービーム）やパルス発振型のレーザービーム（パルスレーザービーム）を用いることができる。ここで用いることができるレーザービームは、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなどの気体レーザー、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いることができる。このようなレーザービームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのパワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザー、またはＴｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
【００５９】
また、ゲート絶縁膜７０５は、半導体膜７０４ａ〜７０４ｃに対し前述の高密度プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
【００６０】
このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような高密度プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さのばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界において酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
【００６１】
なお、ゲート絶縁膜７０５は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、さらにプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。
【００６２】
また、半導体膜に対し、連続発振レーザー若しくは１０ＭＨｚ以上の周波数で発振するレーザービームを照射しながら一方向に走査して結晶化させて得られた半導体膜７０４ａ〜７０４ｃは、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、上記ゲート絶縁層を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を得ることができる。
【００６３】
次に、ゲート絶縁膜７０５上に、第１の導電膜と第２の導電膜とを積層して形成する。ここでは、第１の導電膜は、ＣＶＤ法やスパッタリング法等により、２０〜１００ｎｍの厚さで形成する。第２の導電膜は、１００〜４００ｎｍの厚さで形成する。第１の導電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料を用いて形成することができる。また、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成しても良い。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【００６４】
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、図７（Ｃ）に示すように半導体膜７０４ａ〜７０４ｃの上方にゲート電極７０６を形成する。ここでは、ゲート電極７０６として、第１の導電膜７０６ａと第２の導電膜７０６ｂの積層構造で設けた例を示している。
【００６５】
次に、ゲート電極７０６をマスクとして半導体膜７０４ａ〜７０４ｃに、イオンドープ法またはイオン注入法により、ｎ型を付与する不純物元素を低濃度に添加し、その後、フォトリソグラフィ法によりレジストからなるマスクを選択的に形成して、ｐ型を付与する不純物元素を高濃度に添加する。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように半導体膜７０４ａ〜７０４ｃに選択的に導入し、ｎ型を示す不純物領域７０７を形成する。また、ｐ型を付与する不純物元素としてボロン（Ｂ）を用い、１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように選択的に半導体膜７０４ｃに導入し、ｐ型を示す不純物領域７０８を形成する。
【００６６】
続いて、ゲート絶縁膜７０５とゲート電極７０６を覆うように、絶縁膜を形成する。絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、図７（Ｄ）に示すようにゲート電極７０６の側面に接する絶縁膜７０９（サイドウォールともよばれる）を形成する。絶縁膜７０９は、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
【００６７】
続いて、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極７０６および絶縁膜７０９をマスクとして用いて、半導体膜７０４ａ、７０４ｂにｎ型を付与する不純物元素を高濃度に添加して、ｎ型を示す不純物領域７１０を形成する。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように半導体膜７０４ａ、７０４ｂに選択的に導入し、高濃度のｎ型を示す不純物領域７１０を形成する。
【００６８】
以上の工程により、ｎチャネル型薄膜トランジスタ７００ａ、７００ｂとｐチャネル型薄膜トランジスタ７００ｃが形成される。このように複数の薄膜トランジスタを同一工程にて作製することで、製造コストを削減し、信頼性を向上させることが可能である。
【００６９】
なお、ｎチャネル型薄膜トランジスタ７００ａは、ゲート電極７０６と重なる半導体膜７０４ａの領域にチャネル形成領域が形成され、ゲート電極７０６及び絶縁膜７０９と重ならない領域にソース領域又はドレイン領域として機能する不純物領域７１０が形成され、絶縁膜７０９と重なる領域であってチャネル形成領域と不純物領域７１０の間の領域には低濃度不純物領域（ＬＤＤ領域）が形成されている。また、ｎチャネル型薄膜トランジスタ７００ｂも同様にチャネル形成領域、低濃度不純物領域及び不純物領域７１０が形成されている。
【００７０】
また、ｐチャネル型薄膜トランジスタ７００ｃは、ゲート電極７０６と重なる半導体膜７０４ｃの領域にチャネル形成領域が形成され、ゲート電極７０６と重ならない領域にソース領域又はドレイン領域として機能する不純物領域７０８が形成されている。なお、ここでは、ｐチャネル型薄膜トランジスタ７００ｃには、ＬＤＤ領域を設けていないが、ｐチャネル型薄膜トランジスタにＬＤＤ領域を設けてもよいし、ｎチャネル型薄膜トランジスタにＬＤＤ領域を設けない構成としてもよい。
【００７１】
次に、図８（Ａ）に示すように、半導体膜７０４ａ〜７０４ｃ、ゲート電極７０６等を覆うように、絶縁膜を単層または積層にして形成し、薄膜トランジスタ７００ａ〜７００ｃのソース領域又はドレイン領域を形成する不純物領域７０８、７１０と接続するソース電極又はドレイン電極７１２及び電極７１３、７１４、７１５を形成する。絶縁膜は、ＣＶＤ法、スパッタリング法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。ここでは、当該絶縁膜を２層で設け、１層目の絶縁膜７１１ａとして窒化酸化珪素膜で形成し、２層目の絶縁膜７１１ｂとして酸化窒化珪素膜で形成する。また、ソース電極又はドレイン電極７１２及び電極７１３、７１４、７１５は同一の材料で同時に形成することができる。
【００７２】
なお、絶縁膜７１１ａ、７１１ｂを形成する前、または絶縁膜７１１ａ、７１１ｂのうちの１つまたは複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを適用するとよい。
【００７３】
また、ソース電極又はドレイン電極７１２及び電極７１３、７１４、７１５は、ＣＶＤ法やスパッタリング等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料を用いて、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えばアルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料等に相当する。なお、ソース電極又はドレイン電極７１２及び電極７１３、７１４、７１５は、後に形成する光電変換層（代表的にはアモルファスシリコン）と反応して合金になりにくい材料を用いることが望ましい。
【００７４】
また、図８（Ａ）に示すようにソース電極又はドレイン電極７１２及び電極７１３、７１４、７１５の端部は、テーパ形状とすることが好ましい。なお、テーパー角は８０度以下、望ましくは４５度以下になるよう、例えばエッチング法により形成する。これにより、後に形成する光電変換層のカバレッジがよくなり、信頼性を向上することができる。なお、ここでテーパ角とは、電極の側面と底面がなす傾斜角をいう。
【００７５】
次に、図８（Ｂ）に示すように電極７１３の一部に接してｐ型半導体層７１６ｐ及び電極７１４上にｐ型半導体層７１７ｐを形成する。本実施形態ではｐ型半導体層７１６ｐ、７１７ｐとして、例えばｐ型アモルファス半導体膜を形成する。ｐ型アモルファス半導体膜は、周期表第１３族の不純物元素、例えばホウ素（Ｂ）を含んだセミアモルファスシリコン膜をプラズマＣＶＤ法により形成しても良いし、セミアモルファスシリコン膜を形成後、１３族の不純物元素を導入してもよい。
【００７６】
なお、セミアモルファス半導体膜とは、非晶質半導体と結晶構造を有する半導体（単結晶、多結晶を含む）膜の中間的な構造の半導体を含む膜である。このセミアモルファス半導体膜は、自由エネルギー的に安定な第３の状態を有する半導体膜であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体膜中に分散させて存在せしめることが可能である。セミアモルファス半導体膜は、そのラマンスペクトルが５２０ｃｍ−１よりも低波数側にシフトしており、またＸ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また、未結合手（ダングリングボンド）を終端化するために水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。本明細書では便宜上、このような半導体膜をセミアモルファス半導体（ＳＡＳ）膜と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体膜が得られる。なお、微結晶半導体膜（マイクロクリスタル半導体膜）もセミアモルファス半導体膜に含まれる。
【００７７】
また、ＳＡＳ膜は珪素を含む気体をグロー放電分解することにより得ることができる。代表的な珪素を含む気体をとしては、ＳｉＨ４であり、その他にもＳｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪素を含む気体を希釈して用いることで、ＳＡＳ膜の形成を容易なものとすることができる。希釈率は２倍〜１０００倍の範囲で珪素を含む気体を希釈することが好ましい。また、さらに珪素を含む気体中に、ＣＨ４、Ｃ２Ｈ６などの炭化物気体、ＧｅＨ４、ＧｅＦ４などのゲルマニウム化気体、Ｆ２などを混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。
【００７８】
ｐ型半導体層７１６ｐ、７１７ｐを形成した後、さらに導電型を付与する不純物を含まない半導体層（真性半導体層、またはｉ型半導体層という）７１６ｉ、７１７ｉ及びｎ型半導体層７１６ｎ、７１７ｎを順に形成する。
【００７９】
なお、本明細書においてはｉ型半導体層とは、半導体層に含まれるｐ型もしくはｎ型を付与する不純物濃度が１×１０２０ｃｍ−３以下であり、酸素及び窒素が５×１０１９ｃｍ−３以下である半導体層を指す。なお、光伝導度は暗伝導度に対して１０００倍以上であることが好ましい。また、ｉ型半導体層には、ホウ素（Ｂ）が１０〜１０００ｐｐｍ添加されていてもよい。
【００８０】
ｉ型半導体層７１６ｉ、７１７ｉとしては、例えばプラズマＣＶＤ法でセミアモルファスシリコン膜を形成すればよい。また、ｎ型半導体層７１６ｎ、７１７ｎは、周期表１５族の不純物元素、例えばリン（Ｐ）を含むセミアモルファスシリコン膜を形成してもよいし、セミアモルファスシリコン膜を形成後、１５族の不純物元素を導入してもよい。
【００８１】
以上のようにして、ｐ型半導体層７１６ｐとｉ型半導体層７１６ｉとｎ型半導体層７１６ｎとを積層した構成の光電変換層を有する第１のフォトダイオード７１６及びｐ型半導体層７１７ｐとｉ型半導体層７１７ｉとｎ型半導体層７１７ｎとを積層した構成の光電変換層を有する第２のフォトダイオード７１７が作製される。
【００８２】
またｐ型半導体層７１６ｐ、７１７ｐ、ｉ型半導体層７１６ｉ、７１７ｉ、ｎ型半導体層７１６ｎ、７１７ｎとして、セミアモルファス半導体膜だけではなく、アモルファス半導体膜を用いて形成してもよい。
【００８３】
次に、図８（Ｃ）に示すように全面を覆って絶縁膜７１８を形成する。なお、絶縁膜７１８には絶縁膜７１１ａ、７１１ｂと同様の材料及び同様の作製方法を適宜選択して用いることが可能であるが、ここではスクリーン印刷法を用いてエポキシ樹脂が形成されている。
【００８４】
次いで、図９（Ａ）に示すように絶縁膜７１８上に、薄膜トランジスタ７００ａのソース電極又はドレイン電極７１２に接続される電極７１９を形成する。同様に、絶縁膜７１８上に第１のフォトダイオード７１６が有する光電変換層の最上層（ここではｎ型半導体層７１６ｎ）に接続される電極７２０が形成される。また、第２のフォトダイオード７１７が有する光電変換層の最上層（ここではｎ型半導体層７１７ｎ）には前記光電変換層より大きな占有面積を占める電極７２１が形成されている。このように、第２のフォトダイオード７１７が有する光電交換層は電極７１４及び電極７２１を用いて遮光された構成となっている。なお、電極７１９、７２０、７２１は同一の材料で同時に形成することができる。また、これら電極は、電極７１３、７１４等と同様の材料及び同様の作製方法を適宜選択して用いることが可能であるが、後の工程で設けられる半田とのぬれ性や実装時の強度等を考慮して選択することが好ましい。例えば、電極７１９、７２０、７２１は、スパッタリング法及びフォトリソグラフィ法を用いてチタン（Ｔｉ）で形成すれば良い。
【００８５】
次に封止樹脂として絶縁膜７２２を、絶縁膜７１８、電極７１９、７２０、７２１上にスクリーン印刷等により形成する。絶縁膜７２２には絶縁膜７１１ａ、７１１ｂと同様の材料及び同様の作製方法を適宜選択して用いることが可能である。ただし、絶縁膜７２２は、外部からの入力や外部への出力に用いる電極上の一部には形成されず、ここでは電極７１９の一部に露出した領域が形成された場合について示している。なお、図９（Ａ）とは異なる断面では、第１のフォトダイオード７１６におけるｎ型半導体層７１６ｎに接続される電極７２０及び第２のフォトダイオード７１７におけるｐ型半導体層７１７ｐに接続される電極７２１の一部においても露出した領域が形成されている。
【００８６】
次いで図９（Ｂ）に示すように、絶縁膜７２２上に、電極７１９に接続される電極７２３をスクリーン印刷法等によって形成する。電極７２３は半田電極であり、外部からの入力電極もしくは外部への出力電極としての機能を有する。また、電極７２３には、半田の他に金属（金、銀等）で形成されるバンプ、又は導電性樹脂で形成されるバンプ等を用いることができる。また、環境問題を考慮して鉛フリー半田を用いてもよい。
【００８７】
以上のようにして、本発明の半導体装置を作製することができる。よって、同一基板上にトランジスタを用いて構成された回路群及びフォトダイオードを一体形成することによって、コストの削減、薄型化による部品体積の低減及び実装面積の縮小を図ることができる。また、ノイズの重畳を低減することも可能である。
【００８８】
また、第１のフォトダイオード７１６及び第２のフォトダイオード７１７を同一工程にて作製することで、これらフォトダイオードの特性を揃えることにでき、さらに本発明の半導体装置における信頼性を向上させることが可能である。
【００８９】
なお、第１のフォトダイオード７１６及び第２のフォトダイオード７１７において、ｐ型半導体層、ｉ型半導体層及びｎ型半導体層の積層順序は上記に限定されず、ｎ型半導体層、ｉ型半導体層及びｐ型半導体層の順で積層してもよい。
【００９０】
また、本発明の半導体装置は上記に限定されず、例えば図１０に示すように第２のフォトダイオード８１７を第１のフォトダイオード７１６と同様の構造としても良い。なお、このような構造とすることで、フォトダイオードの静電気による破壊を抑制することができるためより好ましい。ただし、第２のフォトダイオード８１７は遮光されている必要があり、ここでは遮光膜８０６を用いて第２のフォトダイオード８１７への光の入射を遮断している。この遮光膜８０６は、薄膜トランジスタ７００ａ〜７００ｃのゲート電極７０６と同一の材料で同時に形成することができる。このように、第１のフォトダイオード７１６と第２のフォトダイオード８１７を同様の構造とすることができる。また、第２のフォトダイオードを遮光するために必ずしもｐ型半導体層とｉ型半導体層とｎ型半導体膜とが積層された光電変換層に接続された電極を用いる必要はない。
【００９１】
また、薄膜トランジスタ７００ａ〜７００ｃはトップゲート型薄膜トランジスタに限らず、図１１に示すように半導体層の下にゲート電極９０１を有するボトムゲート型薄膜トランジスタでもよい。なお、半導体層にはｎ型もしくはｐ型を示す不純物領域及びチャネル形成領域が形成されている。また、第２のフォトダイオード８１７は電極７２１及び遮光膜９０２を用いて遮光されている。この遮光膜９０２は、薄膜トランジスタ９００ａ〜９００ｃのゲート電極９０１と同一の材料で同時に形成することができる。
【００９２】
また、本実施形態では第１のフォトダイオード及び第２のフォトダイオードはＰＩＮ型としたが、特にこれに限定されない。
【００９３】
以上のように、本発明の半導体装置は第２のフォトダイオードが遮光されれば上記に限定されず様々な構成をとることができる。
【００９４】
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることが可能である。
【００９５】
（実施の形態３）
本実施形態では、本発明により得られた半導体装置を光センサとして様々な電子機器に組み込んだ例について説明する。本発明が適用される電子機器として、コンピュータ、ディスプレイ、携帯電話、テレビなどが挙げられる。これらの電子機器の具体例を図１２乃至図１５に示す。なお、本発明の半導体装置が適用される電子機器は、これら具体的な例示に限定されない。
【００９６】
図１２は携帯電話に本発明を適用した一例であり、本体（Ａ）１２０１、本体（Ｂ）１２０２、筐体１２０３、操作キー１２０４、音声出力部１２０５、音声入力部１２０６、回路基板１２０７、表示パネル（Ａ）１２０８、表示パネル（Ｂ）１２０９、蝶番１２１０、透光性材料部１２１１、光センサ１２１２を有している。本発明は光センサ１２１２に適用することができる。
【００９７】
光センサ１２１２は透光性材料部１２１１を透過した光を検知し、検知した外部光の照度に合わせて表示パネル（Ａ）１２０８及び表示パネル（Ｂ）１２０９の輝度コントロールを行ったり、光センサ１２１２で得られる照度に合わせて操作キー１２０４の照明制御を行う。これにより携帯電話の消費電力を低減することができる。また、本発明の半導体装置は低い電源電圧で動作させることが可能なため、さらに消費電力を低減することができる。
【００９８】
次に上記とは異なる携帯電話の例について図１３（Ａ）及び図１３（Ｂ）に示す。図１３（Ａ）及び図１３（Ｂ）において、１２２１は本体、１２２２は筐体、１２２３は表示パネル、１２２４は操作キー、１２２５は音声出力部、１２２６は音声入力部、１２２７及び１２２８は本発明を適用した光センサである。
【００９９】
図１３（Ａ）に示す携帯電話では、本体１２２１に設けられた光センサ１２２７により外部の光を検知することにより表示パネル１２２３及び操作キー１２２４の輝度を制御することが可能である。
【０１００】
また、図１３（Ｂ）に示す携帯電話では、図１３（Ａ）の構成に加えて、本体１２２１の内部に光センサ１２２８を設けている。光センサ１２２８により、表示パネル１２２３に設けられているバックライトの輝度を検出し、輝度を制御することも可能となる。
【０１０１】
これら光センサ１２２７、１２２８により携帯電話の消費電力を低減することが可能となる。さらに、本発明の半導体装置は低い電源電圧で動作させることが可能なため、さらに消費電力を低減することができる。
【０１０２】
図１４（Ａ）はコンピュータであり、本体１２３１、筐体１２３２、表示部１２３３、キーボード１２３４、外部接続ポート１２３５、ポインティングデバイス１２３６等を含む。また、図１４（Ｂ）は表示装置でありテレビ受像器などがこれに当たる。本表示装置は、筐体１２４１、支持台１２４２、表示部１２４３などによって構成されている。
【０１０３】
図１４（Ａ）のコンピュータに設けられる表示部１２３３、及び図１４（Ｂ）に示す表示装置の表示部１２４３として、液晶パネルを用いた場合の詳細な構成を図１５に示す。図１５に示す液晶パネル１２６２は、筐体１２６１に内蔵されており、基板１２５１ａ及び１２５１ｂ、基板１２５１ａ及び１２５１ｂに挟まれた液晶層１２５２、偏光フィルタ１２５２ａ及び１２５２ｂ、バックライト１２５３等を有している。なお、筐体１２６１には光センサ部１２５４が形成されている。
【０１０４】
本発明を用いて作製された光センサ部１２５４はバックライト１２５３からの光量を感知し、その情報がフィードバックされて液晶パネル１２６２の輝度が調節される。よって、コンピューターや表示装置の消費電力を低減することが可能となる。さらに、本発明の半導体装置は低い電源電圧で動作させることが可能なため、さらに消費電力を低減することができる。
【０１０５】
図１６（Ａ）及び図１６（Ｂ）は、本発明の光センサをカメラ、例えばデジタルカメラに組み込んだ例を示す図である。図１６（Ａ）は、デジタルカメラの前面方向から見た斜視図、図１６（Ｂ）は、後面方向から見た斜視図である。図１６（Ａ）において、デジタルカメラには、リリースボタン１３０１、メインスイッチ１３０２、ファインダ窓１３０３、フラッシュ１３０４、レンズ１３０５、鏡胴１３０６、筺体１３０７、光センサ１３１４が備えられている。また、図１６（Ｂ）において、ファインダ接眼窓１３１１、モニタ１３１２、操作ボタン１３１３が備えられている。
【０１０６】
リリースボタン１３０１は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。メインスイッチ１３０２は、押下又は回転によりデジタルカメラの電源のＯＮ／ＯＦＦを切り替える。ファインダ窓１３０３は、デジタルカメラの前面のレンズ１３０５の上部に配置されており、図１６（Ｂ）に示すファインダ接眼窓１３１１から撮影する範囲やピントの位置を確認するための装置である。フラッシュ１３０４は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。レンズ１３０５は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）等の撮像素子が設けられている。鏡胴１３０６は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ１３０５を手前に移動させる。また、携帯時は、レンズ１３０５を沈銅させてコンパクトにする。なお、本実施の形態においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体１３０７内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。ファインダ接眼窓１３１１は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。操作ボタン１３１３は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。
【０１０７】
本発明を適用した光センサを図１６（Ａ）及び図１６（Ｂ）に示すカメラに組み込むと、光センサが光の有無及び強さを感知することができ、より正確にカメラの露出調整等を行うことができる。
【０１０８】
また本発明の光センサはその他の電子機器、例えばプロジェクションテレビ、ナビゲーションシステム等に応用することが可能である。すなわち光を検出する必要のあるものであればいかなるものにも用いることが可能である。光を検出した結果を、電子機器が有する照明制御装置等にフィードバックすることで、消費電力を低減することが可能となる。
【０１０９】
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることが可能である。
【図面の簡単な説明】
【０１１０】
【図１】本発明の半導体装置の基本構成について説明する図。
【図２】本発明の半導体装置について説明する図。
【図３】本発明の半導体装置について説明する図。
【図４】本発明の半導体装置について説明する図。
【図５】本発明の半導体装置について説明する図。
【図６】本発明の半導体装置について説明する図。
【図７】本発明の半導体装置の作製方法について説明する図。
【図８】本発明の半導体装置の作製方法について説明する図。
【図９】本発明の半導体装置の作製方法について説明する図。
【図１０】本発明の半導体装置の部分断面図。
【図１１】本発明の半導体装置の部分断面図。
【図１２】本発明の半導体装置を実装した装置を示す図。
【図１３】本発明の半導体装置を実装した装置を示す図。
【図１４】本発明の半導体装置を実装した装置を示す図。
【図１５】本発明の半導体装置を実装した装置を示す図。
【図１６】本発明の半導体装置を実装した装置を示す図。
【符号の説明】
【０１１１】
１０１    第１のフォトダイオード
１０２    第２のフォトダイオード
１０３    第１の回路群
１０４    第２の回路群
１０５    補正用回路
１２０ａ    オペアンプ
１２０ｂ    オペアンプ
１２１    ボルテージフォロワ回路
１３１    第１のトランジスタ
１３２    第２のトランジスタ
１３３    第３のトランジスタ
１３４    第４のトランジスタ
１３５    第５のトランジスタ
１３６    第６のトランジスタ
１３７    第７のトランジスタ
１３８    電源
１４０    オペアンプ
１４０ａ    オペアンプ
１４０ｂ    オペアンプ
１４１    第１のトランジスタ
１４２    第２のトランジスタ
１４３    第３のトランジスタ
１４４    第４のトランジスタ
１４５    第５のトランジスタ
１４６    第６のトランジスタ
１４７    第７のトランジスタ
１４８    電源
１５０    反転増幅回路
１５１    抵抗
１５２    抵抗
１５３    抵抗
１５４    反転回路
１５５    電圧調整回路
１５６    抵抗
１５７    抵抗
１６０    反転加算回路
１６１    抵抗
１６２    抵抗
１６３    抵抗
１６４    ノード
７００ａ    ｎチャネル型薄膜トランジスタ
７００ｂ    ｎチャネル型薄膜トランジスタ
７００ｃ    ｐチャネル型薄膜トランジスタ
７０１    基板
７０２    絶縁膜
７０３    半導体膜
７０４ａ    半導体膜
７０４ｂ    半導体膜
７０４ｃ    半導体膜
７０５    ゲート絶縁膜
７０６    ゲート電極
７０６ａ    導電膜
７０６ｂ    導電膜
７０７    不純物領域
７０８    不純物領域
７０９    絶縁膜
７１０    不純物領域
７１１ａ    絶縁膜
７１１ｂ    絶縁膜
７１２    ソース電極又はドレイン電極
７１３    電極
７１４    電極
７１５    電極
７１６    第１のフォトダイオード
７１６ｐ    ｐ型半導体層
７１６ｉ    ｉ型半導体層
７１６ｎ    ｎ型半導体層
７１７    第２のフォトダイオード
７１７ｐ    ｐ型半導体層
７１７ｉ    ｉ型半導体層
７１７ｎ    ｎ型半導体層
７１８    絶縁膜
７１９    電極
７２０    電極
７２１    電極
７２２    絶縁膜
７２３    電極
８０６    遮光膜
８１７    第２のフォトダイオード
９００ａ    薄膜トランジスタ
９００ｂ    薄膜トランジスタ
９００ｃ    薄膜トランジスタ
９０１    ゲート電極
９０２    遮光膜
１２０１    本体（Ａ）
１２０２    本体（Ｂ）
１２０３    筐体
１２０４    操作キー
１２０５    音声出力部
１２０６    音声入力部
１２０７    回路基板
１２０８    表示パネル（Ａ）
１２０９    表示パネル（Ｂ）
１２１０    蝶番
１２１１    透光性材料部
１２１２    光センサ
１２２１    本体
１２２３    表示パネル
１２２４    操作キー
１２２７    光センサ
１２２８    光センサ
１２３１    本体
１２３２    筐体
１２３３    表示部
１２３４    キーボード
１２３５    外部接続ポート
１２３６    ポインティングデバイス
１２４１    筐体
１２４２    支持台
１２４３    表示部
１２５１ａ    基板
１２５２ａ    偏光フィルタ
１２５２    液晶層
１２５３    バックライト
１２５４    光センサ部
１２６１    筐体
１２６２    液晶パネル
１２６ａ    オペアンプ
１２６ｂ    オペアンプ
１３０１    リリースボタン
１３０２    メインスイッチ
１３０３    ファインダ窓
１３０４    フラッシュ
１３０５    レンズ
１３０６    鏡胴
１３０７    筺体
１３１１    ファインダ接眼窓
１３１２    モニタ
１３１３    操作ボタン
１３１４    光センサ
【図１】
2008010850.tif 000003
【図２】
2008010850.tif 000004
【図３】
2008010850.tif 000005
【図４】
2008010850.tif 000006
【図５】
2008010850.tif 000007
【図６】
2008010850.tif 000008
【図７】
2008010850.tif 000009
【図８】
2008010850.tif 000010
【図９】
2008010850.tif 000011
【図１０】
2008010850.tif 000012
【図１１】
2008010850.tif 000013
【図１２】
2008010850.tif 000014
【図１３】
2008010850.tif 000015
【図１４】
2008010850.tif 000016
【図１５】
2008010850.tif 000017
【図１６】
2008010850.tif 000018