(57)【要約】【課題】差動伝送線路対を備え、該差動伝送線路対でのクロストークやノイズ放射を抑え易いＩＣパッケージを得ること。【解決手段】２本の信号線路１ａ，１ｂにより構成された差動伝送線路対ＤＰを有する配線基板１０と、該配線基板に実装された半導体チップと、該半導体チップを遮蔽する封入手段とを具備し、差動伝送線路対は平面上で曲折した曲折部を有し、半導体チップは差動伝送線路対に電気的に接続された集積回路を含むＩＣパッケージを構成するにあたり、差動伝送線路対の曲折部での内側の信号線路に対する実効誘電率と外側の信号線路に対する実効誘電率とを調節する誘電率調節部２７Ａを差動伝送線路対の平面視上の周囲に形成する。【選択図】        図３
2008010673.tif 000002
【特許請求の範囲】
【請求項１】
２本の信号線路により構成された差動伝送線路対を有する配線基板と、該配線基板に実装された半導体チップと、該半導体チップを遮蔽する封入手段とを具備し、前記差動伝送線路対は平面上で曲折した曲折部を有し、前記半導体チップは前記差動伝送線路対に電気的に接続された集積回路を含むＩＣパッケージであって、
前記差動伝送線路対の平面視上の周囲に形成されて前記曲折部での内側の信号線路に対する実効誘電率と外側の信号線路に対する実効誘電率とを調節する誘電率調節部を有することを特徴とするＩＣパッケージ。
【請求項２】
前記曲折部での外側の信号線路の更に外側に開口部を残した状態で前記配線基板の上面および前記差動伝送線路対を覆うソルダレジスト層を更に備え、
前記開口部が前記誘電率調節部であることを特徴とする請求項１に記載のＩＣパッケージ。
【請求項３】
前記曲折部での外側の信号線路の更に外側に開口部を残した状態で前記配線基板の上面および前記差動伝送線路対を覆うソルダレジスト層と、
前記ソルダレジスト層よりも誘電率の低い誘電体により前記開口部内に形成されて該開口部を埋める低誘電率誘電体層と、
を更に備え、
前記低誘電率誘電体層が前記誘電率調節部であることを特徴とする請求項１に記載のＩＣパッケージ。
【請求項４】
前記曲折部での内側の信号線路の更に内側に開口部を残した状態で前記配線基板の上面および前記差動伝送線路対を覆うソルダレジスト層と、
前記ソルダレジスト層よりも誘電率の高い誘電体により前記開口部内に形成されて該開口部を埋める高誘電率誘電体層と、
を更に備え、
前記高誘電率誘電体層が前記誘電率調節部であることを特徴とする請求項１に記載のＩＣパッケージ。
【請求項５】
前記配線基板上に形成されて前記曲折部での内側の信号線路の更に内側に位置する誘電体層を更に有し、
前記誘電体層が前記誘電率調節部であることを特徴とする請求項１に記載のＩＣパッケージ。
【請求項６】
前記差動伝送線路対は複数の曲折部を有し、該複数の曲折部の各々に対応して前記誘電率調節部が形成されていることを特徴とする請求項１〜５のいずれか１つに記載のＩＣパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はＩＣ（Integrated Circuit；集積回路）パッケージに関するものであり、更に詳しくは差動伝送線路を備えたＩＣパッケージに関するものである。
【背景技術】
【０００２】
電子機器では常にデータ処理速度の向上が求められており、当該電子機器の部品として用いられる半導体チップでのデータ処理速度の向上は勿論、半導体チップ間あるいは電機子機器と外部装置との間でのデータの伝送速度についても、その向上が図られている。データの伝送速度を向上させるうえからは、１本の信号線路での電圧の高低によりデータを伝送するシングルエンド伝送よりも、互いに対をなす２本の信号線路での電圧差によりデータを伝送する差動伝送の方が有利であるため、今日では入出力インターフェース等の多くの回路で差動伝送が適用されている。なお、以下の説明においては、差動伝送に使用される１対の信号線路を「差動信号線路対」という。
【０００３】
例えば、半導体基板上に高速シリアル−デシリアル相互変換回路を含む大規模集積回路（ＬＳＩ）が形成されている半導体チップをパッケージングしてＩＣパッケージを得る場合には、データ伝送速度の向上を図るために、通常、所望数の差動伝送線路対が形成された配線基板に上記の半導体チップが実装される。配線基板上に形成される差動伝送線路対の平面形状は必ずしも直線的ではなく、ＩＣパッケージの小型を図るという観点から、その平面形状は途中に曲折部が形成された形状とされることも多々ある。
【０００４】
差動伝送線路対の途中に曲折部を形成した場合、内側の伝送線路と外側の伝送線路とで配線長に差異が生じることとなるため、これらの伝送線路を伝播する信号間には伝送遅延差（スキュー；skew）が生じる。差動伝送は、差動伝送線路対を構成する２本の信号線路それぞれでの信号の位相を互いに逆位相にしてデータの伝送を行い、受信側でこれらの信号同士を減算して本来のデータを検知するものであるので、各信号の出力端での出力タイミングを揃えることが望まれる。
【０００５】
差動伝送に関するものではないが、バスラインにおける出力端での信号出力のタイミングを揃える方法としては、特許文献１に記載された伝送速度の制御方法が知られている。この制御方法では、バスラインを構成する複数の配線の中から基準となる配線を決定してその配線長を基準長とし、基準長よりも長い配線上には比誘電率の小さい誘電体を設け、基準長よりも短い配線上には比誘電率の大きい誘電体を設けることにより、上記複数の配線の出力端での信号出力のタイミングを揃える。
【０００６】
【特許文献１】特開２００１−２１７５０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、差動伝送においては、たとえ差動伝送線路対の出力端での信号の出力タイミングを揃えたとしても、伝送経路内で伝送遅延差が生じるとクロストークが増大して信号品質が低下するため、受信側で本来のデータを検知し難くなる。また、伝送経路内での伝送遅延差の発生はノイズ放射の増大をまねくことから、周囲の回路が誤作動する要因ともなる。
【０００８】
この発明は上記の事情に鑑みてなされたものであり、差動伝送線路対を備え、該差動伝送線路対でのクロストークやノイズ放射を抑え易いＩＣパッケージを得ることを目的とする。
【課題を解決するための手段】
【０００９】
上記の目的を達成するこの発明のＩＣパッケージは、２本の信号線路により構成された差動伝送線路対を有する配線基板と、配線基板に実装された半導体チップと、半導体チップを遮蔽する封入手段とを具備し、差動伝送線路対は平面上で曲折した曲折部を有し、半導体チップは差動伝送線路対に電気的に接続された集積回路を含むＩＣパッケージであって、差動伝送線路対の平面視上の周囲に形成されて曲折部での内側の信号線路に対する実効誘電率と外側の信号線路に対する実効誘電率とを調節する誘電率調節部を有することを特徴とするものである。
【発明の効果】
【００１０】
この発明のＩＣパッケージでは、差動伝送線路対の曲折部を信号が伝播するときに内側の信号線路と外側の信号線路とに生じる伝送遅延差を誘電率調節部により抑えることができる。したがって、この発明によれば、差動伝送線路対を備えたＩＣパッケージでのクロストークやノイズ放射を抑え易くなる。
【発明を実施するための最良の形態】
【００１１】
この発明のＩＣパッケージは、差動伝送線路対を有する配線基板に半導体チップが実装され、該半導体チップが封入手段により遮蔽されているものであり、差動伝送線路対は平面上で曲折した曲折部を有している。差動伝送線路対に曲折部を設ける場合には、曲折方向が互いに逆向きの２つの曲折部を１組として複数組の曲折部を設けることが多いが、奇数個の曲折部を設けることもある。また、上記の封入手段としては、半導体チップを覆う封入樹脂層や、半導体チップが実装された配線基板を気密に収容するセラミックス容器等が用いられる。以下、この発明の実施の形態について、図面を参照して詳細に説明する。なお、この発明は以下に説明する実施の形態に限定されるものではない。
【００１２】
実施の形態１．
図１は、この発明のＩＣパッケージの一例を概略的に示す部分断面図である。同図に示すＩＣパッケージ３０は、配線基板１０と、配線基板１０に表面実装された２つの半導体チップ（ベアチップ）１５，２０と、配線基板１０上に形成されたソルダレジスト層２５と、半導体チップ１５，２０を覆って該半導体チップ１５，２０を遮蔽する２つの封入樹脂層ＳＲ1，ＳＲ2とを具備している。
【００１３】
上記の配線基板１０は多層配線基板であり、その内部には所定形状の多層配線（図示せず。）が形成されている。また、配線基板１０の上面には多数の配線によって構成された配線パターン１が形成されており、下面には多数のボールグリッド５が設けられている。配線パターン１には後述する差動伝送線路対が含まれている。
【００１４】
半導体チップ１５は、半導体基板１２と、半導体基板１２に形成された集積回路（図示せず。）と、集積回路を外部回路に接続するための複数のパッド１３とを有しており、半導体チップ２０は、半導体基板１７と、半導体基板１７に形成された集積回路（図示せず。）と、集積回路を外部回路に接続するための複数のパッド１８とを有している。半導体チップ１５を構成するパッド１３の各々、および半導体チップ２０を構成するパッド１８の各々は、配線パターン１を構成する所定の配線にはんだボールＳＢを介して接続されており、これら２つの半導体チップ１５，２０の少なくとも一方は、上記の差動伝送線路対に電気的に接続された集積回路を含んでいる。
【００１５】
ソルダレジスト層２５は、配線パターン１を構成する各配線の機械的保護や、酸化からの保護、あるいは配線とパッド１３，１８もしくは外部回路との接合箇所以外へのはんだの付着の防止等を図るために配線基板１０上に設けられて、該配線基板１０の上面および配線パターン１を覆っている。したがって、上記の差動伝送線路対はソルダレジスト層２５により覆われている。
【００１６】
また、封入樹脂層ＳＲ1，ＳＲ2は前述した封入手段の１つであり、これらの封入樹脂層ＳＲ1，ＳＲ2は例えばエポキシ系の封入樹脂により配線基板１０上に形成されて、半導体チップ１５，２０を空気中の水分や塵埃、あるいは光等から保護している。一方の封入樹脂層ＳＲ1が半導体チップ１５を覆っており、他方の封入樹脂層ＳＲ2が半導体チップ２０を覆っている。
【００１７】
上述の構成を有するＩＣパッケージ３０の特徴の１つは、差動伝送線路対の曲折部での内側の信号線路に対する実効誘電率と外側の信号線路に対する実効誘電率とを調節する誘電率調節部を有している点にある。以下、図２を参照して当該誘電率調節部を説明する。
【００１８】
図２は、図１に示した配線基板１０上に形成されている誘電率調節部の一例を概略的に示す平面図である。同図に示す例では、差動伝送線路対ＤＰを構成する２本の信号線路１ａ，１ｂのうちの１本の近傍、すなわち曲折部での外側の信号線路１ｂの近傍に開口部ＯＰ1を残した状態で配線基板１０上にソルダレジスト層２５が形成されており、上記の開口部ＯＰ1がそのまま誘電率調節部として機能する。誘電率調節部（開口部ＯＰ1）は、曲折部での外側の信号線路１ｂの更に外側に位置している。
【００１９】
誘電率調節部が開口部ＯＰ1であることから、曲折部での信号線路１ｂに対する実効誘電率は開口部ＯＰ1がない場合に比べて低くなる。その結果として、信号線路１ｂでは曲折部での信号の伝搬速度が早くなり、内側の信号線路１ａを伝播する信号との伝送遅延差が抑えられる。誘電率調節部（開口部ＯＰ1）の形状、大きさ、信号線路１ｂとの距離、数等は、ソルダレジスト層２５の誘電率、差動伝送線路対ＤＰでの信号の伝送速度、信号線路１ａと信号線路１ｂとの曲折部での配線長差等に応じて、上記の伝送遅延差が許容範囲内に収まるように適宜選定される。
【００２０】
なお、図２には１つの曲折部のみが示されているが、差動伝送線路対ＤＰが複数の曲折部を有する場合には、これら複数の曲折部の各々に対応して誘電率調節部を形成する、すなわち曲折部の各々に上述の開口部ＯＰ1を形成することが好ましい。
【００２１】
このような構成を有するＩＣパッケージ３０（図１参照）では、差動伝送線路対ＤＰの曲折部を信号が伝播するときに内側の信号線路と外側の信号線路とに生じる伝送遅延差が誘電率調節部（開口部ＯＰ1）により抑えられるので、各信号線路１ａ、１ｂを伝播する信号の波形劣化が抑え易くなるのみならず、差動伝送線路対ＤＰを伝播する信号間の伝送遅延差に起因するクロストークやノイズ放射を抑え易くなる。
【００２２】
実施の形態２．
この発明のＩＣパッケージでは、配線基板上にソルダレジスト層を設ける一方で該ソルダレジスト層とは別の誘電体層を設けることにより、前述の誘電率調節部を形成することもできる。
【００２３】
図３は、ソルダレジスト層とは別の誘電体層により形成された誘電率調節部の一例を概略的に示す平面図である。同図に示す誘電率調節部２７Ａは、ソルダレジスト層２５よりも誘電率の低い誘電体によって配線基板１０上に形成された低誘電率誘電体層からなり、この誘電率調節部２７Ａは曲折部での外側の信号線路１ｂの更に外側に位置している。ソルダレジスト層２５は、差動伝送線路対ＤＰの曲折部での外側の信号線路１ａの近傍に実施の形態１で説明した開口部ＯＰ1を残した状態で配線基板１０上に形成されており、誘電率調節部２７Ａである低誘電率誘電体層は開口部ＯＰ1内に形成されて該開口部ＯＰ1を埋めている。なお、図３においては、便宜上、誘電率調節部（低誘電率誘電体層）２７Ａにスマッジングを付してある。
【００２４】
この誘電率調節部２７Ａを設けることにより、該誘電率調節部２７Ａおよび開口部ＯＰ1がない場合に比べて信号線路１ｂに対する実効誘電率が低くなる。その結果として、信号線路１ｂでは曲折部での信号の伝搬速度が早くなり、内側の信号線路１ａを伝播する信号との伝送遅延差が抑えられる。誘電率調節部２７Ａの形状、大きさ、信号線路１ｂとの距離、数等は、誘電率調節部２７Ａの誘電率、差動伝送線路対ＤＰでの信号の伝送速度、信号線路１ａと信号線路１ｂとの曲折部での配線長差等に応じて、上記の伝送遅延差が許容範囲内に収まるように適宜選定される。差動伝送線路対ＤＰが複数の曲折部を有する場合には、実施の形態１で説明したように、これら複数の曲折部の各々に対応して誘電率調節部２７Ａを形成することが好ましい。
【００２５】
上述の誘電率調節部２７Ａが設けられたＩＣパッケージにおいては、実施の形態１で説明したＩＣパッケージ３０におけるのと同様の理由から、各信号線路１ａ、１ｂを伝播する信号の波形劣化が抑え易くなるのみならず、差動伝送線路対ＤＰを伝播する信号間の伝送遅延差に起因するクロストークやノイズ放射を抑え易くなる。
【００２６】
実施の形態３．
図４は、ソルダレジスト層とは別の誘電体層により形成された誘電率調節部の他の例を概略的に示す平面図である。同図に示す誘電率調節部２７Ｂは、ソルダレジスト層２５よりも誘電率の大きい誘電体によって配線基板１０上に形成された高誘電率誘電体層からなり、この誘電率調節部２７Ｂは曲折部での内側の信号線路１ａの更に内側に位置している。ソルダレジスト層２５は、差動伝送線路対ＤＰの曲折部での内側の信号線路１ａの近傍に開口部ＯＰ2を残した状態で配線基板１０上に形成されており、誘電率調節部２７Ｂである高誘電率誘電体層は開口部ＯＰ2内に形成されて該開口部ＯＰ2を埋めている。なお、図４においては、便宜上、誘電率調節部（高誘電率誘電体層）２７Ｂにスマッジングを付してある。
【００２７】
この誘電率調節部２７Ｂを設けることにより、該誘電率調節部２７Ｂおよび開口部ＯＰ2がない場合に比べて信号線路１ａに対する実効誘電率が高くなる。その結果として、信号線路１ａでは曲折部での信号の伝搬速度が遅くなり、外側の信号線路１ｂを伝播する信号との伝送遅延差が抑えられる。誘電率調節部２７Ｂの形状、大きさ、信号線路１ａとの距離、数等は、誘電率調節部２７Ｂの誘電率、差動伝送線路対ＤＰでの信号の伝送速度、信号線路１ａと信号線路１ｂとの曲折部での配線長差等に応じて、上記の伝送遅延差が許容範囲内に収まるように適宜選定される。差動伝送線路対ＤＰが複数の曲折部を有する場合には、実施の形態１で説明したように、これら複数の曲折部の各々に対応して誘電率調節部２７Ｂを形成することが好ましい。
【００２８】
上述の誘電率調節部２７Ｂが設けられたＩＣパッケージにおいては、実施の形態１で説明したＩＣパッケージ３０におけるのと同様の理由から、各信号線路１ａ、１ｂを伝播する信号の波形劣化が抑え易くなるのみならず、差動伝送線路対ＤＰを伝播する信号間の伝送遅延差に起因するクロストークやノイズ放射を抑え易くなる。
【００２９】
実施の形態４．
この発明のＩＣパッケージにおいては、配線基板上にソルダレジスト層を形成することなく誘電率調節部を設けることもできる。
【００３０】
図５は、ソルダレジスト層が形成されていない配線基板上に設けられた誘電率調節部の一例を概略的に示す平面図である。同図に示す誘電率調節部２７Ｃは、配線基板１０上に形成された誘電体層からなり、この誘電率調節部２７Ｃは差動伝送線路対ＤＰの曲折部での内側の信号線路１ａの更に内側に位置している。配線基板１０上にはソルダレジスト層が形成されておらず、差動伝送線路対ＤＰは裸出している。なお、図５においては、便宜上、誘電率調節部２７Ｃにスマッジングを付してある。
【００３１】
この誘電率調節部２７Ｃを設けることにより、該誘電率調節部２７Ｃがない場合に比べて信号線路１ａに対する実効誘電率が高くなる。その結果として、信号線路１ａでは曲折部での信号の伝搬速度が遅くなり、外側の信号線路１ｂを伝播する信号との伝送遅延差が抑えられる。誘電率調節部２７Ｃの形状、大きさ、信号線路１ａとの距離、数等は、誘電率調節部２７Ｃの誘電率、差動伝送線路対ＤＰでの信号の伝送速度、信号線路１ａと信号線路１ｂとの曲折部での配線長差等に応じて、上記の伝送遅延差が許容範囲内に収まるように適宜選定される。差動伝送線路対ＤＰが複数の曲折部を有する場合には、実施の形態１で説明したように、これら複数の曲折部の各々に対応して誘電率調節部２７Ｃを形成することが好ましい。
【００３２】
上述の誘電率調節部２７Ｃが設けられたＩＣパッケージにおいては、実施の形態１で説明したＩＣパッケージ３０におけるのと同様の理由から、各信号線路１ａ、１ｂを伝播する信号の波形劣化が抑え易くなるのみならず、差動伝送線路対ＤＰを伝播する信号間の伝送遅延差に起因するクロストークやノイズ放射を抑え易くなる。
【００３３】
以上、実施の形態を４つ挙げてこの発明のＩＣパッケージについて詳述したが、前述のように、この発明は上記の各形態に限定されるものではない。例えば、差動伝送線路対が複数の曲折部を有する場合、これら複数の曲折部の各々に対応する誘電率調節部は同じ構造のものであってもよいし、異なる構造のものであってもよい。また、差動伝送線路対を平面視したときにその周囲に位置するようにして、ソルダレジスト層上に低誘電率誘電体層または高誘電率誘電体層を形成することで誘電率調節部を構成することも可能である。そして、この発明のＩＣパッケージを構成する配線基板の構造や、配線基板への半導体チップの実装方法、あるいは封入手段の構造は、得ようとするＩＣパッケージの用途や性能等に応じて適宜選定可能である。その他、この発明のＩＣパッケージについては、種々の変形、修飾、組合せ等が可能である。
【図面の簡単な説明】
【００３４】
【図１】この発明のＩＣパッケージの一例を概略的に示す部分断面図である。
【図２】図１に示した配線基板に設けられている誘電率調節部を概略的に示す平面図である。
【図３】この発明のＩＣパッケージに設けられる誘電率調節部のうちで、ソルダレジスト層とは別の誘電体層により形成された誘電率調節部の一例を概略的に示す平面図である。
【図４】この発明のＩＣパッケージに設けられる誘電率調節部のうちで、ソルダレジスト層とは別の誘電体層により形成された誘電率調節部の他の例を概略的に示す平面図である。
【図５】この発明のＩＣパッケージに設けられる誘電率調節部のうちで、ソルダレジスト層が形成されていない配線基板上に設けられた誘電率調節部の一例を概略的に示す平面図である。
【符号の説明】
【００３５】
１ａ，１ｂ  信号線路
１０  配線基板
１５，２０  半導体チップ
２５，２５Ａ  ソルダレジスト層
２７Ａ，２７Ｂ，２７Ｃ  誘電率調節部
３０  ＩＣパッケージ
ＳＲ1，ＳＲ2  封入樹脂層
ＤＰ  差動伝送線路対
ＯＰ1，ＯＰ2  開口部
【図１】
2008010673.tif 000003
【図２】
2008010673.tif 000004
【図３】
2008010673.tif 000005
【図４】
2008010673.tif 000006
【図５】
2008010673.tif 000007