(57)【要約】【課題】被試験信号のビット誤り率が低い場合であっても、測定対象物が規格を満たしているか否かの正確な判断を支援することができる試験信号検証装置を提供する。【解決手段】シフト量設定部（３３）は、予め設定した閾値でのトランジションビットのビット誤り率が第１の誤り率となる２つのシフト量とそれらの平均値Ｄｃを求めるとともに、トランジションビットについては、アイダイヤグラム表示対象の第２の誤り率が第１の誤り率と異なるときに、予め設定した閾値でのビット誤り率が第２の誤り率となるシフト量を求め、ノントランジションビットについては、予め設定した閾値でのビット誤り率が第２の誤り率となるシフト量を求め、閾値設定部（３４）は、シフト量が平均値Ｄｃのときにビット誤り率が第２の誤り率となる閾値を求めることにより、第２の誤り率のアイダイヤグラムを参照パターンのビット遷移の有無毎に表示させる。【選択図】図１
2008014916.tif 000002
【特許請求の範囲】
【請求項１】
トランジションビットとノントランジションビットとからなる試験信号を受信した測定対象物（３）によって送信される被試験信号を受ける試験信号検証装置であって、
前記被試験信号のパターンに対応する参照パターンにおけるトランジションビットおよびノントランジションビットの位置を検出して、前記被試験信号のビット誤り率をビット遷移の有無毎に測定するビット誤り率測定部（３７）を備えたことを特徴とする試験信号検証装置。
【請求項２】
トランジションビットとノントランジションビットとからなる試験信号を受信した測定対象物（３）によって送信される被試験信号を受けて、ビット誤り率毎のアイダイヤグラムを表示部（１２）に表示させる試験信号検証装置（５）であって、
閾値とクロック信号の位相とに基づいて、前記被試験信号を符号化する符号化部（３５）と、
前記符号化部に入力する前記クロック信号の位相をシフトさせる位相シフト部（３２）と、
当該位相シフト部でのシフト量を設定するシフト量設定部（３３）と、
前記符号化部に前記閾値を設定する閾値設定部（３４）と、
前記被試験信号のパターンに対応する参照パターンにおけるトランジションビットおよびノントランジションビットの位置を検出して、前記被試験信号のビット誤り率をビット遷移の有無毎に測定するビット誤り率測定部（３７）と、を備え、
前記シフト量設定部は、予め設定した前記閾値でのトランジションビットのビット誤り率が第１の誤り率となる２つの前記シフト量とそれらの平均値を求めるとともに、トランジションビットについては、アイダイヤグラム表示対象の第２の誤り率が前記第１の誤り率と異なるときに、前記予め設定した閾値でのビット誤り率が当該第２の誤り率となる前記シフト量を求め、ノントランジションビットについては、前記予め設定した閾値でのビット誤り率が前記第２の誤り率となる前記シフト量を求め、
前記閾値設定部は、前記シフト量が前記平均値のときにビット誤り率が前記第２の誤り率となる前記閾値を求めることにより、前記第２の誤り率のアイダイヤグラムを前記参照パターンのビット遷移の有無毎に表示させることを特徴とする試験信号検証装置。
【請求項３】
前記シフト量設定部は、前記シフト量を前記平均値としたときにビット誤り率が前記第２の誤り率となる２つの前記閾値の間を、少なくとも３の分割数で分割する各分割閾値について、前記予め設定した閾値を除き、ビット誤り率が前記第２の誤り率となる前記シフト量をさらに求めることを特徴とする請求項２に記載の試験信号検証装置。
【請求項４】
前記閾値設定部は、前記閾値を前記予め設定した閾値としたときにビット誤り率が前記第２の誤り率となる２つの前記シフト量の間を、少なくとも３の分割数で分割する各分割シフト量について、前記平均値を除き、ビット誤り率が前記第２の誤り率となる前記閾値をさらに求め、トランジションビットのアイダイヤグラムを表示させることを特徴とする請求項２または請求項３に記載の試験信号検証装置。
【請求項５】
前記閾値設定部は、前記閾値を前記予め設定した閾値としたときにビット誤り率が前記第２の誤り率となる前記シフト量と前記平均値との間を、少なくとも２の分割数で分割する各分割シフト量について、ビット誤り率が前記第２の誤り率となる前記閾値をさらに求め、ノントランジションビットのアイダイヤグラムを表示させることを特徴とする請求項２または請求項３に記載の試験信号検証装置。
【請求項６】
トランジションビットとノントランジションビットとからなる前記試験信号を生成する試験信号生成装置（４）と、
請求項１乃至請求項５の何れかに記載の試験信号検証装置（５）とを備えたことを特徴とするデバイス試験システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、測定対象物が規格を満たしているか否かを検証する試験信号検証装置に関する。
【背景技術】
【０００２】
従来の試験信号検証装置としては、測定対象物によって送信された被試験信号をトランジションビットとノントランジションビットに識別し、それぞれの波形と規格に対応したアイマスクとを表示することにより、測定対象物が規格を満たしているか否かを利用者が判断することができるものが知られている（例えば、非特許文献１参照）。
【非特許文献１】“PCI Expressの概要と評価、測定 - Agilent Technologies”、［online］、［平成１８年７月１０日検索］、インターネット＜URL:http://jp.tm.agilent.com/tmo/mibu/adf/applications/pciexpress/pciexpress.shtml＞
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の試験信号検証装置においては、被試験信号のビット誤り率が低い場合に、非特許文献１で開示されたアイダイヤグラムでは頻度の低いエラーの要因になる測定値については表示輝度が低いため、その表示結果から測定対象物が規格を満たしているか否かを利用者が正確に判断することができないという課題があった。
【０００４】
本発明は、従来の課題を解決するためになされたもので、被試験信号のビット誤り率が低い場合であっても、測定対象物が規格を満たしているか否かの正確な判断を支援することができる試験信号検証装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の試験信号検証装置は、トランジションビットとノントランジションビットとからなる試験信号を受信した測定対象物によって送信される被試験信号を受ける試験信号検証装置であって、前記被試験信号のパターンに対応する参照パターンにおけるトランジションビットおよびノントランジションビットの位置を検出して、前記被試験信号のビット誤り率をビット遷移の有無毎に測定するビット誤り率測定部を備えた構成を有している。
【０００６】
この構成により、本発明の試験信号検証装置は、トランジションビットとノントランジションビットとを区別してそのビット誤り率を測定でき、ビット誤り要因の解明を支援することができる。
【０００７】
本発明の試験信号検証装置は、トランジションビットとノントランジションビットとからなる試験信号を受信した測定対象物によって送信される被試験信号を受けて、ビット誤り率毎のアイダイヤグラムを表示部に表示させる試験信号検証装置であって、設定した閾値とクロック信号の位相とに基づいて、前記被試験信号を符号化する符号化部と、前記符号化部に入力する前記クロック信号の位相をシフトさせる位相シフト部と、当該位相シフト部でのシフト量を設定するシフト量設定部と、前記符号化部に前記閾値を設定する閾値設定部と、前記被試験信号のパターンに対応する参照パターンにおけるトランジションビットおよびノントランジションビットの位置を検出して、前記被試験信号のビット誤り率をビット遷移の有無毎に測定するビット誤り率測定部と、を備え、前記シフト量設定部は、予め設定した前記閾値でのトランジションビットのビット誤り率が第１の誤り率となる２つの前記シフト量とそれらの平均値を求めるとともに、トランジションビットについては、アイダイヤグラム表示対象の第２の誤り率が前記第１の誤り率と異なるときに、前記予め設定した閾値でのビット誤り率が当該第２の誤り率となる前記シフト量を求め、ノントランジションビットについては、前記予め設定した閾値でのビット誤り率が前記第２の誤り率となる前記シフト量を求め、前記閾値設定部は、前記シフト量が前記平均値のときにビット誤り率が前記第２の誤り率となる前記閾値を求めることにより、前記第２の誤り率のアイダイヤグラムを前記参照パターンのビット遷移の有無毎に表示させる構成を有している。
【０００８】
この構成により、本発明の試験信号検証装置は、予め設定した閾値でのビット誤り率が第２の誤り率となるシフト量を求め、シフト量が予め設定した閾値におけるトランジションビットのビット誤り率が第１の誤り率となるシフト量の平均値のときに、ビット誤り率が第２の誤り率となる閾値を求めることにより、第２の誤り率のアイダイヤグラムを参照パターンのビット遷移の有無毎に表示させるため、被試験信号のビット誤り率が低い場合であっても、測定対象物が規格を満たしているか否かの正確な短時間での判断を支援することができる。
【０００９】
また、本発明の試験信号検証装置におけるシフト量設定部は、前記シフト量を前記平均値としたときにビット誤り率が前記第２の誤り率となる２つの前記閾値の間を、少なくとも３の分割数で分割する各分割閾値について、前記予め設定した閾値を除き、ビット誤り率が前記第２の誤り率となる前記シフト量をさらに求める構成を有している。
【００１０】
この構成により、本発明の試験信号検証装置は、例えば、規格を満たしているか懸念されるシフト量、閾値を選び、その近傍のアイダイヤグラムを詳細に把握することができる。
【００１１】
また、本発明の試験信号検証装置における閾値設定部は、前記閾値を前記予め設定した閾値としたときにビット誤り率が前記第２の誤り率となる２つの前記シフト量の間を、少なくとも３の分割数で分割する各分割シフト量について、前記平均値を除き、ビット誤り率が前記第２の誤り率となる前記閾値をさらに求め、トランジションビットのアイダイヤグラムを表示させる構成を有している。
【００１２】
この構成により、本発明の試験信号検証装置は、例えば、規格を満たしているか懸念されるシフト量、閾値を選び、その近傍のアイダイヤグラムを詳細に把握することができる。
【００１３】
また、本発明の試験信号検証装置における閾値設定部は、前記閾値を前記予め設定した閾値としたときにビット誤り率が前記第２の誤り率となる前記シフト量と前記平均値との間を、少なくとも２の分割数で分割する各分割シフト量について、ビット誤り率が前記第２の誤り率となる前記閾値をさらに求め、ノントランジションビットのアイダイヤグラムを表示させる構成を有している。
【００１４】
この構成により、本発明の試験信号検証装置は、例えば、規格を満たしているか懸念されるシフト量、閾値を選び、その近傍のアイダイヤグラムを詳細に把握することができる。
【００１５】
本発明のデバイス試験システムは、トランジションビットとノントランジションビットとからなる前記試験信号を生成する試験信号生成装置と、上記試験信号検証装置とを備えた構成を有している。
【００１６】
この構成により、本発明のデバイス試験システムは、予め設定した閾値でのビット誤り率が第２の誤り率となるシフト量を求め、シフト量が予め設定した閾値におけるトランジションビットのビット誤り率が第１の誤り率となるシフト量の平均値のときに、ビット誤り率が第２の誤り率となる閾値を求めることにより、第２の誤り率のアイダイヤグラムを参照パターンのビット遷移の有無毎に表示させるため、被試験信号のビット誤り率が低い場合であっても、測定対象物が規格を満たしているか否かの正確な短時間での判断を支援することができる。
【発明の効果】
【００１７】
本発明は、被試験信号のビット誤り率が低い場合であっても、測定対象物が規格を満たしているか否かの正確な判断を支援することができるという効果を有する試験信号検証装置を提供することができるものである。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について、図面を参照して説明する。
【００１９】
本発明の一実施の形態のデバイス試験システムを図１に示す。
【００２０】
デバイス試験システム１は、入出力装置２と、測定対象物３を試験するための試験信号を生成する試験信号生成装置４と、試験信号を受信した測定対象物３によって送信される被試験信号を検証する試験信号検証装置５とを備えている。
【００２１】
なお、本実施の形態においては、測定対象物３として、受信した試験信号をそのまま送信するものに適用した例について説明する。
【００２２】
入出力装置２は、キーボードやポインティングデバイス等によって構成される入力部１１と、ＣＲＴディスプレイや液晶ディスプレイ等によって構成される表示部１２と、デバイス試験システム１を制御するためのプログラムを実行するＣＰＵ（Central Processing Unit）１３とを有している。なお、入出力装置２は、デバイス試験システム１に外付けされるコンピュータ装置によって構成してもよい。また、入出力装置２は、試験信号検証装置５と一体となって構成してもよい。
【００２３】
試験信号生成装置４は、試験信号のパターンを格納するパターン格納部２１と、パターン格納部２１に格納されたパターンに基づいて試験信号を発生させる試験信号発生部２２とを備えている。
【００２４】
本実施の形態において、パターン格納部２１は、ＲＡＭ（Random Access Memory）等の記憶媒体によって構成され、試験信号発生部２２は、プログラミングされたＦＰＧＡ（Field Programmable Gate Array）によって構成されている。
【００２５】
また、試験信号検証装置５は、測定対象物３によって送信された被試験信号を受信し、受信した被試験信号を符号化するためのクロック信号を被試験信号から再生するクロック再生部３１と、クロック再生部３１によって再生されたクロック信号の位相をシフトする位相シフト部３２と、位相シフト部３２にシフトさせる位相のシフト量を設定するシフト量設定部３３と、被試験信号を２値化するための閾値を設定する閾値設定部３４と、被試験信号を位相シフト部３２によってシフトされたクロック信号でサンプリングし、サンプリングされた被試験信号を閾値設定部３４によって設定された閾値で比較して２値化することにより符号化する符号化部３５と、パターン格納部２１に格納されたパターンと対応する参照パターンを格納する参照パターン格納部３６と、符号化部３５によって符号化された被試験信号と参照パターン格納部３６に格納された参照パターンとに基づいて、被試験信号のビット誤り率を、トランジションビットのビット誤り率とノントランジションビットのビット誤り率とに分けて測定するビット誤り率測定部３７とを備えている。
【００２６】
本実施の形態において、クロック再生部３１、位相シフト部３２、シフト量設定部３３、閾値設定部３４、符号化部３５およびビット誤り率測定部３７は、プログラミングされたＦＰＧＡによって一体に構成され、参照パターン格納部３６は、ＲＡＭ等の記憶媒体によって構成される。
【００２７】
シフト量設定部３３は、位相シフト部３２にシフトさせる位相のシフト量を変化させることによって、ビット誤り率測定部３７によって測定されたトランジションビットのビット誤り率およびノントランジションビットのビット誤り率がアイダイヤグラム表示対象の第２の誤り率や平均値を特定するための第１の誤り率となるシフト量を特定するようになっている。
【００２８】
閾値設定部３４は、符号化部３５に設定する閾値を変化させることによって、ビット誤り率測定部３７によって測定されたトランジションビットのビット誤り率およびノントランジションビットのビット誤り率がアイダイヤグラム表示対象の第２の誤り率となる閾値を特定するようになっている。
【００２９】
なお、受信した被試験信号に含まれるトランジションビットがエンファシスされているときには、受信した被試験信号の直流成分をコンデンサによりカットして、閾値をトランジションビットとノントランジションビットとで共通の値に設定してもよく、また、直流成分をカットせずにそれぞれ異なる値の閾値を設定してもよい。
【００３０】
また、トランジションビットがエンファシスされていないときには、閾値を共通の値に設定すればよい。
【００３１】
ビット誤り率測定部３７は、参照パターン格納部３６に格納されている参照パターンとそれを１ビット分シフトさせたものとの排他的論理和を取り、１が出力された位置をトランジションビットの位置、０が出力された位置をノントランジションビットの位置と判定し、その判定結果に基づき被試験信号のビット誤り率をトランジションビットとノントランジションビットとに区別して測定する。
【００３２】
以上のように構成されたデバイス試験システム１について、図２〜８を用いてその動作を説明する。まず、ビット誤り率がＥ−９であるトランジションビットのアイダイヤグラムを測定する場合について説明する。
【００３３】
図２は、デバイス試験システム１の動作を示すフローチャートである。図３は、トランジションビットのアイダイヤグラムの測定方法を説明するための概念図である。
【００３４】
入出力装置２からの起動命令を受けると、閾値Ｖｔｈ０が閾値設定部３４によって符号化部３５に設定され、第１の誤り率Ｅ−７がシフト量設定部３３に設定される（ステップＳ１）。ここで、閾値Ｖｔｈ０は、ユーザにより入力部１１に入力されたものとする。また、閾値Ｖｔｈ０は、周知のオートサーチ機能によって求められたものであってもよい。
【００３５】
次に、シフト量特定処理が行われる（ステップＳ２）。このシフト量特定処理では、閾値を閾値Ｖｔｈ０で固定し、位相シフト部３２にシフトさせる位相のシフト量を変化させることによって、ビット誤り率測定部３７によって測定されるトランジションビットのビット誤り率が第１の誤り率Ｅ−７となるシフト量がシフト量設定部３３によって特定される。ここでは、図３に示すように、位相が遅れる方向の点Ａ１と位相が進む方向の点Ａ２におけるシフト量が特定されることになる。
【００３６】
次に、図３に示す点Ａ１、Ａ２の中点Ｂにおけるシフト量Ｄｃ（平均値）がシフト量設定部３３によって決定される（ステップＳ３）。
【００３７】
次に、第２の誤り率Ｅ−９がシフト量設定部３３に設定される（ステップＳ４）。
【００３８】
次に、シフト量特定処理が行われる（ステップＳ５）。このシフト量特定処理では、閾値を閾値Ｖｔｈ０で固定し、位相シフト部３２にシフトさせる位相のシフト量を変化させることによって、ビット誤り率測定部３７によって測定されるトランジションビットのビット誤り率が第２の誤り率Ｅ−９となるシフト量がシフト量設定部３３によって特定される。ここでは、図３に示すように、位相が遅れる方向の点Ｃ１と位相が進む方向の点Ｃ２におけるシフト量が特定されることになる。
【００３９】
なお、第１の誤り率と第２の誤り率とが異なる場合にのみ、ステップＳ５の処理を行うようにすればよい。
【００４０】
次に、シフト量Ｄｃがシフト量設定部３３によって位相シフト部３２に設定され、第２の誤り率Ｅ−９が閾値設定部３４に設定される（ステップＳ６）。
【００４１】
次に、閾値特定処理が行われる（ステップＳ７）。この閾値特定処理では、シフト量をシフト量Ｄｃで固定し、符号化部３５に設定する閾値を変化させることによって、ビット誤り率測定部３７によって測定されたトランジションビットのビット誤り率が第２の誤り率Ｅ−９となる閾値が閾値設定部３４によって特定される。ここでは、図３に示すように、閾値が高い方向の点Ｄ１と閾値が低い方向の点Ｄ２における閾値が特定されることになる。
【００４２】
次に、閾値特定処理で特定された閾値とＶｔｈ０との間を、ダイヤグラム測定ポイント数８に応じた分割数２で分割することにより、後述するステップＳ１０で固定する閾値Ｖｔｈ１、Ｖｔｈ２が閾値設定部３４によって決定される（ステップＳ８）。ここで、ダイヤグラム測定ポイント数と分割数の関係を図４に示す。
【００４３】
次に、閾値Ｖｔｈ１が閾値設定部３４によって符号化部３５に設定される（ステップＳ１０）。
【００４４】
次に、シフト量特定処理が行われる（ステップＳ１１）。このシフト量特定処理では、閾値を閾値Ｖｔｈ１で固定し、位相シフト部３２にシフトさせる位相のシフト量を変化させることによって、ビット誤り率測定部３７によって測定されるトランジションビットのビット誤り率が第２の誤り率Ｅ−９となるシフト量がシフト量設定部３３によって特定される。ここでは、図３に示すように、位相が遅れる方向の点Ｅ１と位相が進む方向の点Ｅ２におけるシフト量が特定されることになる。
【００４５】
なお、ステップＳ９からステップＳ１２までの処理（ループ１）は、閾値設定部３４によって決定された閾値の数の分だけ繰り返し行われる。本実施の形態では、閾値設定部３４によって決定された閾値はＶｔｈ１、Ｖｔｈ２であるため、ステップＳ９からステップＳ１２までの処理は２回行われる。ステップＳ１０において、２回目の処理では、閾値Ｖｔｈ２が閾値設定部３４によって符号化部３５に設定される。その後のシフト量特定処理では、図３に示すように、位相が遅れる方向の点Ｆ１と位相が進む方向の点Ｆ２におけるシフト量が特定されることになる。
【００４６】
そして、測定対象物３が規格を満たすか否かを判断するためのアイマスクと、シフト量設定部３３によって特定されたシフト量およびそのシフト量に対応する閾値を表す情報と、閾値設定部３４によって特定された閾値およびその閾値に対応するシフト量を表す情報とが、表示部１２によって表示画面に表示される（ステップＳ１３）。
【００４７】
図５は、トランジションビットのアイダイヤグラムの表示例である。
【００４８】
図５において、Ｘ軸４１は、シフト量設定部３３によって設定される位相のシフト量を表し、Ｙ軸４２は、閾値設定部３４によって設定される閾値を表している。
【００４９】
アイマスク４３は、測定対象物３が規格を満たすか否かを判断するための領域を表している。なお、この領域の大きさは、規格とその規格を満たすか否かの条件となるビット誤り率とに基づいて決定される。また、アイマスク４３の中心座標は、Ｘ座標の値を被試験信号のビットレートの逆数の時間幅を有する１ビットの中心時刻、Ｙ座標の値を規格で決められた信号のハイレベルとローレベルの中点における閾値とした座標とする。図５では、ビット誤り率がＥ−９である場合のアイマスク４３が示されている。
【００５０】
また、曲線４４は、特定されたシフト量および閾値を表す情報を表す点を結んだものである。図５では、第２の誤り率をＥ−９とした場合の曲線４４が示されている。この曲線４４は、図３の例で説明すると、まず、Ｃ１、Ｅ１、Ｄ１、Ｅ２、Ｃ２の順番で結線し、次に、Ｃ１、Ｆ１、Ｄ２、Ｆ２、Ｃ２の順番で結線することにより作成される。ここで、測定対象物３は、曲線４４がアイマスク４３内に入らなければ、規格を満たしていると判断されることになる。
【００５１】
図６は、シフト量特定処理を示すフローチャートである。ここでは、ステップＳ５のシフト量特定処理について説明する。なお、ステップＳ２のシフト量特定処理は、以下の説明において第２の誤り率を第１の誤り率と置き換えればよい。
【００５２】
まず、試験信号を受信した測定対象物３によって送信された被試験信号が試験信号検証装置５のクロック再生部３１によって受信され、受信された被試験信号を符号化するためのクロック信号がクロック再生部３１によって被試験信号から再生される（ステップＳ２２）。
【００５３】
位相シフト部３２にシフトさせるクロック信号の位相のシフト量がシフト量設定部３３によって設定される（ステップＳ２３）。
【００５４】
シフト量設定部３３によって設定されたシフト量に基づいて、クロック再生部３１によって再生されたクロック信号の位相が位相シフト部３２によってシフトされる（ステップＳ２４）。
【００５５】
試験信号を受信した測定対象物３によって送信された被試験信号が、位相シフト部３２によってシフトされたクロック信号でサンプリングされ、サンプリングされた被試験信号が、閾値設定部３４によって設定された閾値で比較されて２値化されることにより符号化部３５によって符号化される（ステップＳ２５）。
【００５６】
符号化部３５によって符号化された被試験信号と参照パターン格納部３６に格納された参照パターンとに基づいて、トランジションビットのビット誤り率とノントランジションビットのビット誤り率とに分けて被試験信号のビット誤り率がビット誤り率測定部３７によって測定される（ステップＳ２６）。
【００５７】
ビット誤り率測定部３７によって測定されたトランジションビットのビット誤り率が第２の誤り率となったか否かがシフト量設定部３３によって判定される（ステップＳ２７）。
【００５８】
トランジションビットのビット誤り率が第２の誤り率となったことがシフト量設定部３３によって判定された場合、ビット誤り率が第２の誤り率となるシフト量がシフト量設定部３３によって特定される（ステップＳ２９）。
【００５９】
そして、シフト量設定部３３によって特定されたシフト量、そのシフト量に対応する閾値、およびシフト量設定部３３によってシフト量が特定されたときのビット誤り率が図示しない記憶部によって記憶される（ステップＳ３０）。
【００６０】
一方、トランジションビットのビット誤り率が第２の誤り率となったことがシフト量設定部３３によって判定されなかった場合には、位相シフト部３２にシフトさせるクロック信号の位相のシフト量がシフト量設定部３３によって変化させられ（ステップＳ２８）、ステップＳ２３に移る。
【００６１】
なお、ステップＳ２１からステップＳ３１までの処理（ループ１）は、位相が遅れる方向と位相が進む方向とについて行われる。
【００６２】
ここで、第２の誤り率のアイダイヤグラムを表示する場合において、ビット誤り率が第２の誤り率となる位相が進む方向のシフト量を特定する方法の第１の例を、図７（ａ）に基づいて説明する。
【００６３】
被試験信号の立上りおよび立下りの時間位置を検出して、被試験信号のビットレートの逆数の時間幅の１ビット区間を検出する。
【００６４】
図７（ａ）に示すように、位相を中点ＢからΔｘ進ませてビット誤り率を測定し、測定して得られたビット誤り率が第２の誤り率より小さい場合には位相をさらにΔｘ進ませる。この動作をビット誤り率の測定結果が第２の誤り率に等しいと判定するまで繰り返す。
【００６５】
第２の誤り率のアイダイヤグラムを表示する場合において、ビット誤り率が第２の誤り率となる位相が進む方向のシフト量を特定する方法の第２の例を、図７（ｂ）に基づいて説明する。
【００６６】
被試験信号の立上りおよび立下りの時間位置を検出して、被試験信号のビットレートの逆数の時間幅の１ビット区間を検出する。検出した１ビット区間の一方の境界点と中点Ｂとの位相差を２Δｘとする。
【００６７】
図７（ｂ）に示すように、位相を中点ＢからΔｘ進ませてビット誤り率を測定し、測定して得られたビット誤り率が第２の誤り率より小さい場合には位相をさらにΔｘ／２進ませる。Δｘ／２進ませたシフト量でのビット誤り率の測定結果が第２の誤り率よりも大きい場合には位相をΔｘ／４だけ遅らせる。Δｘ／４だけ遅らせたときのビット誤り率の測定結果が第２の誤り率より小さい場合には位相をΔｘ／８だけ進ませる。この動作をビット誤り率の測定結果が第２の誤り率に等しいと判定するまで繰り返す。進ませる位相量、または、遅らせる位相量をその都度１／２倍していくため、図７（ａ）に示す第１の例よりも高速にシフト量を特定することができる。
【００６８】
図７（ｂ）では、ビット誤り率の測定結果が第２の誤り率に等しいか否かの判定方法は、たとえば、第２の誤り率がＥ−９の場合には、トランジションビットもしくはノントランジションビット毎に、被試験信号のうちの１０９ビットの誤りを測定して、検出された誤りの数が０個の場合にはＥ−９よりも低いと判定し、位相が進む方向にシフト量を変化させる。１０９ビットの誤り測定が完了する前にエラーが発生した時にはビット誤り率はＥ−９以上であると判定するとともに、現在のシフト量での誤り測定を中断して、シフト量を位相が遅れる方向に変化させる。シフト量の変化量がシフト量設定の最小分解能になるまで続けて、最終的には１０９ビット測定したときの誤り数が零になるシフト量のうち最も位相が進んだシフト量をＥ−９のシフト量に特定する。
【００６９】
誤り測定を行うビット数を大きく設定することにより、特定される閾値、シフト量の確度を高めることができ、高精度なアイダイヤグラムを得ることができる。
【００７０】
図８は、閾値特定処理を示すフローチャートである。
【００７１】
まず、試験信号を受信した測定対象物３によって送信された被試験信号が試験信号検証装置５のクロック再生部３１によって受信され、受信された被試験信号を符号化するためのクロック信号がクロック再生部３１によって被試験信号から再生される（ステップＳ４２）。
【００７２】
次に、シフト量設定部３３によって設定されたシフト量に基づいて、クロック再生部３１によって再生されたクロック信号の位相が位相シフト部３２によってシフトされる（ステップＳ４３）。
【００７３】
閾値が閾値設定部３４によって符号化部３５に設定される（ステップＳ４４）。
【００７４】
クロック再生部３１によって受信された被試験信号が、位相シフト部３２によってシフトされたクロック信号でサンプリングされ、サンプリングされた被試験信号が、閾値設定部３４によって設定された閾値で比較されて２値化されることにより符号化部３５によって符号化される（ステップＳ４５）。
【００７５】
符号化部３５によって符号化された被試験信号と参照パターン格納部３６に格納された参照パターンとに基づいて、トランジションビットのビット誤り率とノントランジションビットのビット誤り率とに分けて被試験信号のビット誤り率がビット誤り率測定部３７によって測定される（ステップＳ４６）。
【００７６】
ビット誤り率測定部３７によって測定されたトランジションビットのビット誤り率が第２の誤り率となったか否かが閾値設定部３４によって判定される（ステップＳ４７）。
【００７７】
トランジションビットのビット誤り率が第２の誤り率となったことが閾値設定部３４によって判定された場合、ビット誤り率が第２の誤り率となる閾値が閾値設定部３４によって特定される（ステップＳ４９）。
【００７８】
そして、閾値設定部３４によって特定された閾値、その閾値に対応するシフト量、および閾値設定部３４によって閾値が特定されたときのビット誤り率が記憶部によって記憶される（ステップＳ５０）。
【００７９】
一方、トランジションビットのビット誤り率が第２の誤り率となったことが閾値設定部３４によって判定されなかった場合には、符号化部３５に設定される閾値が閾値設定部３４によって変化させられ（ステップＳ４８）、ステップＳ４４に移る。
【００８０】
なお、ステップＳ４１からステップＳ５１までの処理（ループ１）は、位相が遅れる方向と位相が進む方向とについて行われる。
【００８１】
ここで、閾値設定部３４が閾値を変化させることによってビット誤り率が第２の誤り率となる閾値を特定する方法は、シフト量設定部３３がシフト量を変化させることによってビット誤り率が第２の誤り率となるシフト量を特定する方法と同様な方法とする。
【００８２】
次に、ビット誤り率がＥ−９であるノントランジションビットのアイダイヤグラムを測定する場合について説明する。
【００８３】
まず、トランジションビットのアイダイヤグラムを測定する場合と同様に、ステップＳ１からステップＳ１３までの処理が行われる。
【００８４】
図９は、ノントランジションビットのアイダイヤグラムの表示例である。
【００８５】
図９において、Ｘ軸５１は、シフト量設定部３３によって設定される位相のシフト量を表し、Ｙ軸５２は、閾値設定部３４によって設定される閾値を表している。
【００８６】
アイマスク５３は、測定対象物３が規格を満たすか否かを判断するための領域を表している。なお、この領域の大きさは、規格とその規格を満たすか否かの条件となるビット誤り率とに基づいて決定される。また、アイマスク５３の中心座標は、Ｘ座標の値を被試験信号のビットレートの逆数の時間幅を有する１ビット区間の中心時刻、Ｙ座標の値を規格で決められた信号のハイレベルとローレベルの中点における閾値とした座標とする。図９では、ビット誤り率がＥ−９である場合のアイマスク５３が示されている。
【００８７】
また、曲線５４は、特定されたシフト量および閾値を表す情報を表す点を結んだものである。図９では、第２の誤り率をＥ−９とした場合の曲線５４が示されている。測定対象物３は、曲線５４がアイマスク５３内に入らなければ、規格を満たしていると判断されることになる。
【００８８】
また、シフト量特定処理では、ステップＳ２２からステップＳ２６までの処理が行われる。次に、ビット誤り率測定部３７によって測定されたノントランジションビットのビット誤り率が第２の誤り率となったか否かがシフト量設定部３３によって判定される。
【００８９】
ノントランジションビットのビット誤り率が第２の誤り率となったことがシフト量設定部３３によって判定された場合、ビット誤り率が第２の誤り率となるシフト量がシフト量設定部３３によって特定され、ステップＳ３０の処理が行われる。
【００９０】
一方、ノントランジションビットのビット誤り率が第２の誤り率となったことがシフト量設定部３３によって判定されなかった場合には、位相シフト部３２にシフトさせるクロック信号の位相のシフト量がシフト量設定部３３によって変化させられ、ステップＳ２４に移る。
【００９１】
なお、ノントランジションビットのアイダイヤグラムを測定する場合には、アイダイヤグラムの左側クロスポイントが検出されないため、位相が進む方向のみについて、ステップＳ２１からステップＳ３１までの処理が行われる。
【００９２】
また、閾値特定処理では、ステップＳ４２からステップＳ４６までの処理が行われる。次に、ビット誤り率測定部３７によって測定されたノントランジションビットのビット誤り率が第２の誤り率となったか否かが閾値設定部３４によって判定される。
【００９３】
ノントランジションビットのビット誤り率が第２の誤り率となったことが閾値設定部３４によって判定された場合、ビット誤り率が第２の誤り率となる閾値が閾値設定部３４によって特定され、ステップＳ５０の処理が行われる。
【００９４】
一方、ノントランジションビットのビット誤り率が第２の誤り率となったことが閾値設定部３４によって判定されなかった場合には、符号化部３５に設定される閾値が閾値設定部３４によって変化させられ、ステップＳ４４に移る。
【００９５】
なお、ノントランジションビットのアイダイヤグラムを測定する場合には、アイダイヤグラムの左側クロスポイントが検出されないため、位相が進む方向のみについて、ステップＳ４１からステップＳ５１までの処理が行われる。
【００９６】
ノントランジションビットのアイダイヤグラムを測定する場合には、中点Ｂと検出した１ビット区間の境界点のうち中点Ｂに対して位相が遅れている境界点との間を少なくとも２に分割する各シフト量や中点Ｂに対して位相が遅れている境界点においても、それぞれ閾値を特定してアイダイヤグラムを作成してもよい。
【００９７】
なお、図３、５、９では、トランジションビット、ノントランジションビットの場合ともに、第２の誤り率となる閾値とシフト量とからなる組で特定されるポイントを直線で結んでいるが、各ポイントをすべて含むように滑らかな線で結んでもよい。
【００９８】
本実施の形態におけるデバイス試験システム１によれば、予め設定した閾値Ｖｔｈ０でのビット誤り率が第２の誤り率となるシフト量を求め、シフト量が予め設定した閾値Ｖｔｈ０におけるトランジションビットのビット誤り率が第１の誤り率となるシフト量の平均値Ｄｃのときに、ビット誤り率が第２の誤り率となる閾値を求めることにより、第２の誤り率のアイダイヤグラムを参照パターンのビット遷移の有無毎に表示させるため、被試験信号のビット誤り率が低い場合であっても、測定対象物３が規格を満たしているか否かの正確な短時間での判断を支援することができる。
【００９９】
なお、中点Ｂは、検出した１ビット区間の真中の位置すなわちアイマスク５３の中心座標のＸ座標としてもよく、また、予め設定した閾値において被試験信号をトランジションビットとノントランジションビットとを区別せずに測定したトータルのビット誤り率が第１の誤り率となるようなクロック信号位相の平均値としてもよい。
【０１００】
なお、本実施の形態においては、測定対象物３として、受信した試験信号をそのまま送信するものに適用した場合に好適な例を示したが、試験信号生成装置４の出力側および被試験信号検証装置５の入力側に電気−光変換器および光−電気変換器をそれぞれ設けることによって、測定対象物３として、光モジュール等を適用することもできる。
【０１０１】
また、周知のオートサーチ機能等によって予めシフト量を設定し、予め設定したシフト量においてビット誤り率が第１の誤り率となる２つの閾値とそれらの平均値（閾値平均値）とを求め、求めた閾値平均値においてビット誤り率が第２の誤り率となるシフト量と、予め設定したシフト量においてビット誤り率が第２の誤り率となる２つの閾値と、を含むようにアイダイヤグラムを作成してもよい。
【図面の簡単な説明】
【０１０２】
【図１】本発明の一実施の形態におけるデバイス試験システムのブロック図
【図２】本発明の一実施の形態におけるデバイス試験システムの動作を示すフローチャート
【図３】本発明の一実施の形態におけるトランジションビットのアイダイヤグラムの測定方法を説明するための概念図
【図４】本発明の一実施の形態におけるダイヤグラム測定ポイント数と分割数の関係を示す表
【図５】本発明の一実施の形態におけるトランジションビットのアイダイヤグラムの表示例
【図６】本発明の一実施の形態におけるシフト量特定処理を示すフローチャート
【図７】本発明の一実施の形態におけるシフト量を特定するための説明図
【図８】本発明の一実施の形態における閾値特定処理を示すフローチャート
【図９】本発明の一実施の形態におけるノントランジションビットのアイダイヤグラムの表示例
【符号の説明】
【０１０３】
１  デバイス試験システム
２  入出力装置
３  測定対象物
４  試験信号生成装置
５  試験信号検証装置
１１  入力部
１２  表示部
１３  ＣＰＵ
２１  パターン格納部
２２  試験信号発生部
３１  クロック再生部
３２  位相シフト部
３３  シフト量設定部
３４  閾値設定部
３５  符号化部
３６  参照パターン格納部
３７  ビット誤り率測定部
【図１】
2008014916.tif 000003
【図２】
2008014916.tif 000004
【図３】
2008014916.tif 000005
【図４】
2008014916.tif 000006
【図５】
2008014916.tif 000007
【図６】
2008014916.tif 000008
【図７】
2008014916.tif 000009
【図８】
2008014916.tif 000010
【図９】
2008014916.tif 000011