(57)【要約】   【課題】  マトリクスを多次元化することにより、信号線の本数を減少させる。  【解決手段】  スイッチマトリクス回路１のマトリクス部１０は、それぞれが、複数の第１のコモン線ＣＯＭ１Ａ〜ＣＯＭ３Ａ、ＣＯＭ１Ｂ〜ＣＯＭ３Ｂを有する複数系統の第１のコモン線群と、それぞれが、各系統の第１のコモン線群のうちの何れか１つの第１のコモン線ＣＯＭ１Ａ、ＣＯＭ１Ｂと接続された、複数の第２のコモン線２８と、それぞれが第２のコモン線の何れかと接続される複数のスイッチ回路１８、２０，２２と、各第２のコモン線に接続された複数のスイッチ回路の何れか１つとそれぞれ接続された出力線ＯＵＴ１〜ＯＵＴ３と、を有する。【選択図】  図２
2008123358.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが、複数の第１のコモン線を有する複数系統の第１のコモン線群と、
それぞれが、各系統の第１のコモン線群のうちの何れか１つの第１のコモン線と接続された、複数の第２のコモン線と、
それぞれが、前記第２のコモン線の何れかと接続される複数のスイッチ回路と、
各第２のコモン線に接続された複数のスイッチ回路の何れか１つとそれぞれ接続された出力線と、を備えたことを特徴とするスイッチマトリクス回路。
【請求項２】
前記各系統の第１のコモン線群のうちの何れか１つの第１のコモン線が、それぞれ、第２のコモン線に向けた方向のみに電流を流すことができるダイオードを介して接続されることを特徴とする請求項１に記載のスイッチマトリクス回路。
【請求項３】
前記複数系統の第１のコモン線群において、第１系統、第２系統、・・・、第ｎ系統の第１のコモン線が、それぞれ、Ｍ１、Ｍ２、・・・、Ｍｎ本あり、前記出力線が、Ｉ本あり、前記スイッチ回路が、Ｍ１×Ｍ２×・・・×Ｍｎ×Ｉ個あることを特徴とする請求項１または２に記載のスイッチマトリクス回路。
【請求項４】
前記複数の第２のコモン線のうちの何れか１つを順次アクティブにするように、前記各系統の第１のコモン線群の何れか１つの第１のコモン線をアクティブにする信号を与える制御回路を備えたことを特徴とする請求項１ないし３の何れか一項に記載のスイッチマトリクス回路。
【請求項５】
前記第２のコモン線の各々の一端が、接地されたプルダウン抵抗に接続され、
前記出力線の各々の一端が、一定電圧源に接続されたプルアップ抵抗に接続され、かつ、前記出力線の各々の出力端である他端に、当該出力線の各々に電圧を印加するためのプリチャージ用バッファが設けられたことを特徴とする請求項１ないし４の何れか一項に記載のスイッチマトリクス回路。
【請求項６】
前記複数の第２のコモン線のうちの何れか１つを、順次ローレベルにすることでアクティブにするように、前記各系統の第１のコモン線群の何れか１つの第１のコモン線をローレベルにする制御回路を備え、当該制御回路が、前記各系統の第１のコモン線群の何れか１つの第１のコモン線をローレベルにするのに先立って、所定の期間、プリチャージ用バッファから出力線の各々に電圧を印加するように当該プリチャージ用バッファを制御することを特徴とする請求項５に記載のスイッチマトリクス回路。
【請求項７】
それぞれが、複数の第１のコモン線を有する複数系統の第１のコモン線群と、
それぞれが、各系統の第１のコモン線群のうちの何れか１つの第１のコモン線と接続された、複数の第２のコモン線と、
それぞれが、前記第２のコモン線の何れかと接続される複数のスイッチ回路と、
各第２のコモン線に接続された複数のスイッチ回路の何れか１つとそれぞれ接続された出力線と、を有することを特徴とするスイッチマトリクス回路において、
複数の第２のコモン線のうちの何れか１つを順次アクティブにするように、前記各系統の第１のコモン線群の何れか１つの第１のコモン線をアクティブにする信号を与えるステップを備えたことを特徴とするスイッチマトリクス回路の走査方法。
【請求項８】
前記スイッチマトリクス回路において、前記第２のコモン線の各々の一端が、接地されたプルダウン抵抗に接続され、前記出力線の各々の一端が、一定電圧源に接続されたプルアップ抵抗に接続され、かつ、前記出力線の各々の出力端である他端に、当該出力線の各々に電圧を印加するためのプリチャージ用バッファが設けられ、
前記複数の第２のコモン線のうちの何れか１つを、順次ローレベルにすることでアクティブにするように、前記各系統の第１のコモン線群の何れか１つの第１のコモン線をローレベルにするステップと、
前記各系統の第１のコモン線群の何れか１つの第１のコモン線をローレベルにするのに先立って、所定の期間、前記プリチャージ用バッファから出力線の各々に電圧を印加するように当該プリチャージ用バッファを制御するステップと、を備えたことを特徴とする請求項７に記載のスイッチマトリクス回路の走査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイオードを使ったスイッチマトリクス回路および当該スイッチマトリクス回路の走査方法に関する。
【背景技術】
【０００２】
従来、複数のコモンと複数の出力とからなるスイッチマトリクス部を備え、複数のスイッチの状態を時分割で走査するようなスイッチマトリクス回路が知られている。たとえば、１６個のスイッチのためには、４本のコモン線、および、４本の出力線により、４×４のマトリクスが構成される。
【０００３】
図１１は、従来のスイッチマトリクス回路の例を示す図である。この例では、２本のコモン線および２本の出力線からなる２×２のマトリクスであり、４つのスイッチを走査することができる。図１１に示すように、コモン線（ＣＯＭ１、ＣＯＭ２）のそれぞれ、にはＣＰＵなどの制御回路からのコモン信号を受け入れるバッファ（たとえば、１００参照）が設けられる。コモン線と出力線（ＯＵＴ１、ＯＵＴ２）との間には、ダイオードおよびスイッチからなるスイッチ回路（符号１０１〜１０４参照）が配置される。出力線の一方は、プルアップ抵抗によって電源に接続され、出力線の他方は、バッファ（たとえば符号１０５参照）を経て、制御回路に出力される。
【０００４】
図１２は、図１１に示すスイッチマトリクス回路のコモン線の信号のタイミングチャートである。図１２において、コモン線ＣＯＭ１、ＣＯＭ２のそれぞれがローレベルであるときに、制御回路は、その最後のタイミング（破線で示すタイミング）で、出力線の信号を取り込む。たとえば、ＣＯＭ１がローレベルのタイミング（破線１１０参照）では、ＣＯＭ１、ＣＯＭ２からは、それぞれ、スイッチ回路１０１、１０２の状態（オン／オフ）を示す信号を取得できる。同様に、ＣＯＭ２がローレベルのタイミング（破線１１１参照）では、ＣＯＭ１、ＣＯＭ２からは、それぞれ、スイッチ１０３、１０４の状態を示す信号を取得できる。
【０００５】
このようなスイッチマトリクス回路において、たとえば、特許文献１に記載されたように、マトリクスを構成する信号線がコモン線および出力線の何れかとなることで、キースイッチの状態の読み込みを短縮するような技術も提案されている。
【特許文献１】特開平５−１６５５５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来のスイッチマトリクス回路においては、コモン線の数×出力線の数＝スイッチの数であるため、スイッチの数が多くなるのにしたがって、コモン線および出力線の本数が非常に大きくなってしまうという問題点がある。たとえば、１００個のスイッチを含むスイッチマトリクス回路においては、最低でも２０本（コモン線の数＝１０本、出力線の数＝１０本）の信号線が必要であり、制御回路として使用されるＬＳＩとスイッチマトリクス回路とを直接接続する場合には、信号線の数だけＬＳＩの端子を用意する必要があり、ＬＳＩの端子数を増大させる一因となっていた。
【０００７】
本発明は、マトリクスを多次元化することにより、信号線の本数を減少したスイッチマトリクス回路およびその走査方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の目的は、それぞれが、複数の第１のコモン線を有する複数系統の第１のコモン線群と、
それぞれが、各系統の第１のコモン線群のうちの何れか１つの第１のコモン線と接続された、複数の第２のコモン線と、
それぞれが、前記第２のコモン線の何れかと接続される複数のスイッチ回路と、
各第２のコモン線に接続された複数のスイッチ回路の何れか１つとそれぞれ接続された出力線と、を備えたことを特徴とするスイッチマトリクス回路により達成される。
【０００９】
好ましい実施態様においては、前記各系統の第１のコモン線群のうちの何れか１つの第１のコモン線が、それぞれ、第２のコモン線に向けた方向のみに電流を流すことができるダイオードを介して接続される。
【００１０】
また、好ましい実施態様においては、前記複数系統の第１のコモン線群において、第１系統、第２系統、・・・、第ｎ系統の第１のコモン線が、それぞれ、Ｍ１、Ｍ２、・・・、Ｍｎ本あり、前記出力線が、Ｉ本あり、前記スイッチ回路が、Ｍ１×Ｍ２×・・・×Ｍｎ×Ｉ個ある。
【００１１】
別の好ましい実施態様においては、前記複数の第２のコモン線のうちの何れか１つを順次アクティブにするように、前記各系統の第１のコモン線群の何れか１つの第１のコモン線をアクティブにする信号を与える制御回路を備える。
【００１２】
また、別の好ましい実施態様においては、前記第２のコモン線の各々の一端が、接地されたプルダウン抵抗に接続され、
前記出力線の各々の一端が、一定電圧源に接続されたプルアップ抵抗に接続され、かつ、前記出力線の各々の出力端である他端に、当該出力線の各々に電圧を印加するためのプリチャージ用バッファが設けられている。
【００１３】
より好ましい実施態様においては、前記複数の第２のコモン線のうちの何れか１つを、順次ローレベルにすることでアクティブにするように、前記各系統の第１のコモン線群の何れか１つの第１のコモン線をローレベルにする制御回路を備え、当該制御回路が、前記各系統の第１のコモン線群の何れか１つの第１のコモン線をローレベルにするのに先立って、所定の期間、前記出力用プリチャージバッファから出力線の各々に電圧を印加するように当該プリチャージ用バッファを制御する。
【００１４】
また、本発明の目的は、それぞれが、複数の第１のコモン線を有する複数系統の第１のコモン線群と、
それぞれが、各系統の第１のコモン線群のうちの何れか１つの第１のコモン線と接続された、複数の第２のコモン線と、
それぞれが、前記第２のコモン線の何れかと接続される複数のスイッチ回路と、
各第２のコモン線に接続された複数のスイッチ回路の何れか１つとそれぞれ接続された出力線と、を有することを特徴とするスイッチマトリクス回路において、
複数の第２のコモン線のうちの何れか１つを順次アクティブにするように、前記各系統の第１のコモン線群の何れか１つの第１のコモン線をアクティブにする信号を与えるステップを備えたことを特徴とするスイッチマトリクス回路の走査方法により達成される。
【００１５】
好ましい実施態様においては、前記スイッチマトリクス回路において、前記第２のコモン線の各々の一端が、接地されたプルダウン抵抗に接続され、前記出力線の各々の一端が、一定電圧源に接続されたプルアップ抵抗に接続され、かつ、前記出力線の各々の出力端である他端に、当該出力線の各々に電圧を印加するためのプリチャージ用バッファが設けられ、
前記複数の第２のコモン線のうちの何れか１つを、順次ローレベルにすることでアクティブにするように、前記各系統の第１のコモン線群の何れか１つの第１のコモン線をローレベルにするステップと、
前記各系統の第１のコモン線群の何れか１つの第１のコモン線をローレベルにするのに先立って、所定の期間、前記出力用プリチャージバッファから出力線の各々に電圧を印加するように当該プリチャージ用バッファを制御するステップと、を備える。
【発明の効果】
【００１６】
本発明によれば、マトリクスを多次元化することにより、信号線の本数を減少したスイッチマトリクス回路およびその走査方法を提供することが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照して、本発明の実施の形態について説明する。図１は、本発明の実施の形態にかかるスイッチマトリクス回路の一例の全体を示すブロックダイヤグラムである。図１に示すように、本実施の形態にかかるスイッチマトリクス回路１は、スイッチマトリクスを構成するスイッチマトリクス部１０と、制御回路３とを有する。
【００１８】
制御回路３とスイッチマトリクス部１０とは、それぞれが、複数の第１のコモン線を有する複数系統の第１のコモン線群により接続される。図１においては、３つの系統の第１のコモン群（第１系統の３本の第１のコモン線ＣＯＭ１Ａ〜ＣＯＭ３Ａ、第２系統の３本のコモン線ＣＯＭ１Ｂ〜ＣＯＭ３Ｂ、第３系統の３本のコモン線ＣＯＭ１Ｃ〜ＣＯＭ３Ｃ）が設けられる。また、制御回路３とスイッチマトリクス部１０とは、３本の出力線ＯＵＴ１〜３により接続される。さらに、制御回路３からスイッチマトリクス部１０には、後述するプリチャージ用バッファを制御するプリチャージ信号ＰＲＥを供給する信号線が延びる。
【００１９】
制御回路３は、後述するように、所定のタイミングで各系統の第１のコモン線群中の何れか１つの第１のコモン線をローレベルとして、これらをアクティブとして、その後、出力線ＯＵＴ１〜３からの信号を取り込む。
【００２０】
図２および図３は、本発明の第１の実施の形態にかかるスイッチマトリクス回路のスイッチマトリクス部の一例を示す図である。図２および図３の例では、３×３（本）のコモン線および３（本）の出力線により、３×３×３のマトリクスが構成される。
【００２１】
図２および図３に示すように、本実施の形態にかかるスイッチマトリクス回路のスイッチマトリクス部１０は、第１系統の３本の第１のコモン線ＣＯＭ１Ａ〜ＣＯＭ３Ａ、および、第２系統の３本の第１のコモン線ＣＯＭ１Ｂ〜ＣＯＭ３Ｂと、３本の出力線ＯＵＴ１〜ＯＵＴ３を有する。従来のスイッチング回路では６本のコモン線および３本の出力線では、６×３＝１８個のスイッチを走査できるに過ぎないが、本実施の形態では、３×３×３＝２７個のスイッチを走査することができる。
【００２２】
各系統の第１のコモン線は、それぞれ、第２のコモン線に向けた方向のみに電流を流すことができるダイオードを介して接続される。より詳細には、図２に示すように、第１系統の第１のコモン線（以下、例示的に「ＣＯＭ１Ａ」について説明する）は、バッファ１２を経て、第２系統の第１のコモン線（ＣＯＭ１Ｂ〜ＣＯＭ３Ｂ）の本数と同じ数だけ分岐する。分岐した第１系統の第１のコモン線はダイオード（たとえば符号１４参照）を経て、それぞれ、同様にダイオード（たとえば符号１６参照）を経た第２系統の第１のコモン線と接続される。第２系統の何れかの第１のコモン線（たとえば、ＣＯＭ１Ｂ）と接続されたコモン線（第２のコモン線）は、出力線の数だけスイッチ回路１８、２０、２２と接続される。本明細書において、各系統の第１のコモン線の何れかが接続されたコモン線（たとえば、符号２８参照）を、第２のコモン線と称する。第２のコモン線（たとえば、符号２８参照）の一端は、接地されたプルダウン抵抗（たとえば、符号２４参照）に接続される。
【００２３】
スイッチ回路は、スイッチとダイオードとからなる。スイッチ回路のダイオード側の一端は第２のコモン線に接続され、スイッチ回路の他端は出力線に接続される。第２のコモン線の各々に接続された複数のスイッチ回路の何れか１つが、１つの出力線に接続される。言い換えると、第２のコモン線に接続された複数のスイッチ回路のそれぞれが、複数の出力線のうちの異なる一つと接続されることになる。出力線（ＯＵＴ１〜ＯＵＴ３）の一端は、それぞれ、プルアップ抵抗（たとえば符号２６参照）に接続されている。
【００２４】
図３に示すように、出力線の他端（出力端）には、それぞれ、バッファ（たとえば、符号３０参照）が設けられている。また、出力線には、ＶＣＣからの電位をチャージするためのプリチャージ用バッファ（たとえば符号３２参照）が接続される。プリチャージ用バッファは、制御回路３から出力されるプリチャージ信号ＰＲＥにより駆動され、プリチャージ信号がハイレベルであるときに、ＶＣＣからの電位を出力線に与える。
【００２５】
図４は、本実施の形態における第１のコモン線ＣＯＭ１Ａ〜３Ａ、ＣＯＭ１Ｂ〜３Ｂおよびプリチャージ信号ＰＲＥのタイミングチャートである。図４において、破線で示すタイミングが、出力線ＯＵＴ１〜ＯＵＴ３の信号の取り込みタイミングに相当する。したがって破線と破線との間がほぼ１処理サイクルに相当する。
【００２６】
本実施の形態においては、制御回路３は、複数の第２のコモン線のうちの何れか１つを、順次ローレベルにすることでアクティブにするように、各系統の第１のコモン線群の何れか１つの第１のコモン線をローレベルにする。また、制御回路３は、各系統の第１のコモン線群の何れか１つの第１のコモン線をローレベルにするのに先立って、所定の期間、プリチャージ用バッファから出力線の各々に電圧を印加するように、プリチャージ信号ＰＲＥをプリチャージ用バッファに出力する。
【００２７】
図４に示すように、処理サイクルの最初、つまり、信号線ＯＵＴ１〜ＯＵＴ３の信号の取り込みの終了後に、プリチャージ信号ＰＲＥを所定の時間だけハイレベルとする。プリチャージ信号ＰＲＥがローレベルに戻された後、第１系統の第１のコモン線の何れか、および、第２系統の第１のコモン線の何れかの組を、それぞれローレベルとしてアクティブとする。これにより、アクティブとなった第１系統および第２系統の第１のコモン線に接続された第２のコモン線がアクティブとなり、当該第２のコモン線に接続されたスイッチ回路の状態が、それぞれ出力線から出力可能となる。アクティブになった第２のコモン線に接続されたスイッチ回路の状態は、出力線ＯＵＴ１〜ＯＵＴ３に現われる。制御回路３は、取り込みタイミングで、この状態を取り込む。
【００２８】
図４の例では、最初の処理リサイクル（符号４０１参照）で、第１系統の第１のコモン線ＣＯＭ１Ａおよび第２系統の第１のコモン線ＣＯＭ１Ｂに接続された第２のコモン線２８に接続されたスイッチ回路群１８、２０、２２の状態が走査可能となる。したがって、タイミング４１１において、これらスイッチ群１８、２０、２２の状態が、それぞれ、出力線ＯＵＴ１〜ＯＵＴ３から出力される。次の処理サイクル（符号４０２参照）では、第１系統の第１のコモン線ＣＯＭ２Ａおよび第２系統の第１のコモン線ＣＯＭ１Ｂが接続されたスイッチ回路群３４、３６、３８の状態が走査可能となり、タイミング４１２において、これらスイッチ回路群の状態が走査可能となる。これ以降、第１系統の第１のコモン線ＣＯＭ３Ａおよび第２系統の第１のコモン線ＣＯＭ１Ｂに接続された第２のコモン線、第１系統の第１のコモン線ＣＯＭ１Ａおよび第２系統の第１のコモン線ＣＯＭ２Ｂに接続された第２のコモン線、・・・にそれぞれ接続されたスイッチ群の状態が、順次走査可能となる。
【００２９】
たとえば、最初の処理サイクル４０１において、スイッチ回路２０のスイッチがオンされると、プリチャージされていた出力線ＯＵＴ２の電荷が、スイッチ回路のスイッチおよびダイオードを経て、第２のコモン線２８の側に移動するため、出力線ＯＵＴ２からはローレベルの信号が出力される。これに対して、スイッチ回路１８、２２のスイッチはオンされていないため、出力線ＯＵＴ１、３はプリチャージされた状態である。したがって、出力線ＯＵＴ１、３からは、それぞれハイレベルの信号が出力される。
【００３０】
以下、プルアップ抵抗（たとえば符号２６参照）、プルダウン抵抗（たとえば符号２４参照）およびプリチャージ信号について説明する。プルダウン抵抗における電圧（電位差）は、プルアップ抵抗とプルダウン抵抗の抵抗値の比率が関係する。
【００３１】
１つの第２のコモン線に対して複数の出力信号があり、同じ第２のコモン線に接続されたスイッチが同時にオンされる場合を考える。たとえば、図２の例では、第１のコモン線ＣＯＭ１Ａおよび第１のコモン線ＣＯＭ１Ｂが接続された第２のコモン線２８において、当該第２のコモン線２８に接続されるスイッチ回路１８〜２２のスイッチが、全てオンされた場合である。
【００３２】
このように、第２のコモン線に接続されたスイッチの全てがオンされたときに、プルアップ抵抗が並列に接続され、その端部がプルダウン抵抗に接続されるような態様となる。全てのスイッチでなくとも、複数のスイッチが同時にオンされると、当該複数のスイッチの数だけプルアップ抵抗が並列に接続される状態となる。
【００３３】
プルダウン抵抗の一端は電源に接続され、その一方、プルアップ抵抗の一端は接地されているため、プルダウン抵抗とプルアップ抵抗との接続点での電位は、プルアップ抵抗とプルダウン抵抗の抵抗値により分圧された値となる。したがって、上述したように、同じ第２のコモン線に接続された全てのスイッチ（或いは全てでなくとも複数のスイッチ）がオンされると、プルアップ抵抗の合成抵抗の抵抗値が小さくなるため、結果として、プルダウン抵抗にかかる電圧が高くなってしまう。
【００３４】
このような事態を防止するために、プルアップ抵抗の抵抗値はなるべく大きくし、その一方、プルダウン抵抗の抵抗値はなるべく小さくするのが望ましい。しかしながら、プルアップ抵抗の抵抗値を大きくするのにしたがって、出力線からの信号のレベルが「ローレベル」から「ハイレベル」に遷移する時間が大きくなる、つまり、スイッチマトリクス回路の走査速度を大きくすることが困難になってくるという問題点がある。
【００３５】
そこで本実施の形態においては、処理サイクルの前半側において所定の時間だけ、出力線を「ハイレベル」にプリチャージするバッファを用意し、出力線をプリチャージしておくことで、プルアップ抵抗に依存した「ローレベル」から「ハイレベル」への遷移時間よりも、遷移時間を高速化することができる。したがって、プリチャージバッファを用意して、出力線をプリチャージすることにより、第２のコモン線あたり、接続されるスイッチおよび出力線の本数を増大させることが可能となる。
【００３６】
なお、本実施の形態において、プルアップ抵抗の抵抗値とプルダウン抵抗の抵抗値の比率は、約１００：１である。たとえば、プルアップ抵抗の抵抗値を１００ｋΩ、プルダウン抵抗の抵抗値を１ｋΩとすることができる。
【００３７】
また、本実施の形態においては、１処理サイクルが略１００μＳであり、プリチャージＰＲＥ信号ＰＲＥは、略２５パーセントの期間（略２５μＳ）だけ「ハイレベル」となり、その期間、プリチャージ用バッファから出力線にプリチャージされるようになっている。
【００３８】
第１の実施の形態において、第１系統の第１のコモン線の本数、第２系統の第２のコモン線の本数および出力線の本数を、それぞれ、Ｍ、Ｎ、Ｉとした場合に、走査可能なスイッチ数は、「Ｍ×Ｎ×Ｉ」となる。また、走査に必要な信号線の数は、「Ｍ＋Ｎ＋Ｉ」となる。
【００３９】
図５は、Ｍ＝Ｎ＝Ｉとした場合に、第１系統の第１のコモン線、第２系統の第１のコモン線および出力線の合計（信号数の合計）、それぞれの信号線の数、走査可能なスイッチ数、および、従来のスイッチマトリクス回路において同じ信号数の合計で走査可能なスイッチ数を示す表である。たとえば、「Ｍ＝Ｎ＝Ｉ＝３（信号線の合計：９）」のときに、本実施の形態によれば、「３×３×３＝２７」個のスイッチを走査可能である。これに対して、従来のスイッチマトリクス回路では、信号線の合計が同じく９である場合には、「５×４＝２０」個のスイッチが走査可能である。信号線の合計が大きくなるにしたがって、本実施の形態において走査可能なスイッチ数と、従来のスイッチマトリクス回路にて走査可能なスイッチ数との差はより大きくなることが理解できる。
【００４０】
本実施の形態によれば、スイッチマトリクス回路において、コモン線を複数系統設けることで、マトリクスを多次元化することで、従来のスイッチマトリクス回路より少ない本数の信号線で、より多くのスイッチを走査することが可能となる。
【００４１】
また、本実施の形態によれば、処理サイクルの前半側において所定の時間だけ、出力線を「ハイレベル」にプリチャージするバッファを用意し、出力線をプリチャージしておくことで、プルアップ抵抗に依存した「ローレベル」から「ハイレベル」への遷移時間よりも、出力線の「ローレベル」から「ハイレベル」への遷移時間を高速化することができる。
【００４２】
次に、本発明の第２の実施の形態について説明する。第１の実施の形態においては、第１系統および第２系統の２つの系統の第１のコモン線群を用いることにより、マトリクスを３次元化した。第２の実施の形態においては、３つの系統の第１のコモン線群を用いて、マトリクスを４次元化している。図６〜図９は、本発明の第２の実施の形態にかかるスイッチマトリクス回路のスイッチマトリクス部の一例を示す図である。第２の実施の形態にかかるスイッチマトリクス回路のスイッチマトリクス部においては、第１系統の第１のコモン線ＣＯＭ１Ａ〜ＣＯＭ３Ａ、第２系統の第１のコモン線ＣＯＭ１Ｂ〜ＣＯＭ２Ｂ、第３系統の第１のコモン線ＣＯＭ１Ｃ〜ＣＯＭ３Ｃ、および、出力線ＯＵＴ１〜ＯＵＴ３を有する。
【００４３】
図６〜図８に示すように、第１系統の第１のコモン線の何れか、第２系統の第１のコモン線の何れか、および、第３系統の第１のコモン線の何れかが、それぞれ、ダイオードを介して接続され、第２のコモン線が構成される。第２のコモン線のそれぞれは、３つの出力線のいずれかと接続されるスイッチ回路と接続される。たとえば、図６において、第１のコモン線ＣＯＭ１Ａ、ＣＯＭ１ＢおよびＣＯＭ１Ｃが接続された第２のコモン線、第１のコモン線ＣＯＭ１Ａ、ＣＯＭ１ＢおよびＣＯＭ２Ｃが接続された第２のコモン線、並びに、第１のコモン線ＣＯＭ１Ａ、ＣＯＭ１ＢおよびＣＯＭ３Ｃが接続された第２のコモン線は、図９（ａ）に示すように、それぞれ、３つのスイッチ回路に接続される。第２の実施の形態においては、図９（ａ）に示すような９つのスイッチ回路を有するスイッチ回路群が９つ存在する。したがって、第２の実施の形態においては、「３×３×３×３＝８１」個のスイッチを走査することができる。図９（ａ）に示すように、スイッチ回路に接続される信号線の端部は、プルダウン抵抗（たとえば符号９０１参照）を介して接地される。
【００４４】
また、図９（ｂ）に示すように、第２の実施の形態においても、プリチャージ信号ＰＲＥにより駆動され、プリチャージ信号がハイレベルにあるときに、ＶＣＣからの電位を出力線に与えるバッファ（たとえば符号９１１参照）が設けられている。また、出力線ＯＵＴ１〜ＯＵＴ３の一端は、プルアップ抵抗（たとえば符号９１２参照）に接続される。
【００４５】
第２の実施の形態にかかるスイッチマトリクス回路においても、処理サイクルの前半の一定時間だけ、プリチャージ信号ＰＲＥをハイレベルとする。プリチャージ信号ＰＲＥがローレベルに戻された後、第１系統の第１のコモン線の何れか、第２系統の第１のコモン線の何れか、および、第３系統の第１のコモン線の何れかの組をローレベルとしてアクティブとする。これにより、アクティブとなった第１系統の第１のコモン線、第２系統の第１のコモン線、および、第３系統の第１のコモン線に接続された第２のコモン線に接続されたスイッチ回路の状態が、それぞれ出力線から出力可能となる。
【００４６】
３系統の第１のコモン線群を備えた場合に、第１系統の第１のコモン線の本数をＭ、第２系統の第１のコモン線の本数をＮ、第３系統の第１のコモン線の本数をＰ、出力線の本数をＩとすると、操作可能なスイッチ数は「Ｍ×Ｎ×Ｐ×Ｉ」、走査に必要な信号線の数は「Ｍ＋Ｎ＋Ｐ＋Ｉ」となる。
【００４７】
或いは、第１系統〜第３系統の第１のコモン線の本数が同じであると考え、各系統の第１のコモン線の本数がＭ本であるとする。ここに、系統の数がｎ（つまり、第１系統〜第ｎ系統まで存在する）と考え、また、出力線の本数をＩとすると、操作可能なスイッチの数は、「Ｍｎ×Ｉ」となる。走査に必要な信号線の本数は「Ｍ×ｎ＋Ｉ」となる。
【００４８】
図１０は、コモン系統数ｎを１〜４と考えた場合の、信号数の合計と、走査可能なスイッチの数を示した表である。ここでは、各系統の第１のコモン線の本数Ｍと、出力線の本数Ｉとが等しいと考えている。コモン系統数＝１は、従来の２次元のスイッチマトリクス回路に相当する。図１０から理解できるように、信号数合計が同じであっても、コモン系統数が大きい（つまり、スイッチマトリクス部の次元が大きい）方が、より多くのスイッチを走査可能であることがわかる。
【００４９】
本発明は、以上の実施の形態に限定されることなく、特許請求の範囲に記載された発明の範囲内で、種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることは言うまでもない。
【００５０】
前記実施の形態において、各系統の第１のコモン線群の各々におけるコモン線の本数、および、出力線の本数は上記実施の形態に限定されない。複数系統の第１のコモン線群において、第１系統、第２系統、・・・、第ｎ系統の第１のコモン線が、それぞれ、Ｍ１、Ｍ２、・・・、Ｍｎ本あり、出力線が、Ｉ本あると考えると、Ｍ１×Ｍ２×・・・×Ｍｎ×Ｉ個のスイッチ回路を走査可能となる。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態にかかるスイッチマトリクス回路の一例の全体を示すブロックダイヤグラムである。
【図２】図２は、本発明の第１の実施の形態にかかるスイッチマトリクス部の一例を示す図である。
【図３】図３は、本発明の第１の実施の形態にかかるスイッチマトリクス部の一例を示す図である。
【図４】図４は、本実施の形態における第１のコモン線ＣＯＭ１Ａ〜３Ａ、ＣＯＭ１Ｂ〜３Ｂおよびプリチャージ信号ＰＲＥのタイミングチャートである。
【図５】図５は、Ｍ＝Ｎ＝Ｉとした場合に、第１系統の第１のコモン線、第２系統の第１のコモン線および出力線の合計（信号数の合計）、それぞれの信号線の数、走査可能なスイッチ数、および、従来のスイッチマトリクス回路において同じ信号数の合計で走査可能なスイッチ数を示す表である。
【図６】図６は、本発明の第２の実施の形態にかかるスイッチマトリクス部の一例を示す図である。
【図７】図７は、本発明の第２の実施の形態にかかるスイッチマトリクス部の一例を示す図である。
【図８】図８は、本発明の第２の実施の形態にかかるスイッチマトリクス部の一例を示す図である。
【図９】図９（ａ）、（ｂ）は、本発明の第２の実施の形態にかかるスイッチマトリクス部の一例を示す図である。
【図１０】図１０は、第２の実施の形態において、コモン系統数ｎを１〜４と考えた場合の、信号数の合計と、走査可能なスイッチの数を示した表である。
【図１１】図１１は、従来のスイッチマトリクス回路の例を示す図である。
【図１２】図１２は、図１１に示すスイッチマトリクス回路のコモン線の信号のタイミングチャートである。
【符号の説明】
【００５２】
１２        バッファ
１４、１６  ダイオード
１８、２０、２２、３４、３６、３８  スイッチ回路
２４        プルダウン抵抗
２６        プルアップ抵抗
２８        第２のコモン線
３０        バッファ
３２        プリチャージ用バッファ
【図１】
2008123358.tif 000003
【図２】
2008123358.tif 000004
【図３】
2008123358.tif 000005
【図４】
2008123358.tif 000006
【図５】
2008123358.tif 000007
【図６】
2008123358.tif 000008
【図７】
2008123358.tif 000009
【図８】
2008123358.tif 000010
【図９】
2008123358.tif 000011
【図１０】
2008123358.tif 000012
【図１１】
2008123358.tif 000013
【図１２】
2008123358.tif 000014