(57)【要約】【課題】電源スイッチのチャタリングや内部電源の短絡故障発生にも、電源入力回路の突入電流を確実に制限できる。【解決手段】外部ＤＣ電源と内部電源の入力段に設ける電解コンデンサＣ１との間に、突入電流制限用抵抗Ｒ３と、電源スイッチＳ１の投入によって外部直流電源が接続された時点から遅れて、抵抗の両端に設けた主スイッチＴ１を徐々に短絡状態にする遅延タイマ付きスイッチ回路（ＤＴ，Ｔ２等）とを設けた電子機器用直流電源において、入力電圧Ｖ１のレベルと電圧Ｖ２のレベルの比較によって電源スイッチがオン状態からオフ状態になったことを検出するコンパレータ回路（ＣＭＰ等）と、コンパレータ回路の検出信号で遅延タイマ動作を初期状態に戻す。  他の検出回路、主スイッチの強制オフ制御、負荷側短絡故障対策も含む。【選択図】図１
2008022597.tif 000002
【特許請求の範囲】
【請求項１】
外部直流電源と内部電源回路の入力段に設ける電解コンデンサとの間に、突入電流制限用抵抗と、電源スイッチの投入によって前記外部直流電源が接続された時点から遅れて、前記抵抗の両端に設けた主スイッチを徐々に短絡状態にする遅延タイマ付きスイッチ回路とを設けた電子機器用直流電源において、
前記外部直流電源からの入力電圧Ｖ１のレベルと前記コンデンサの電圧Ｖ２のレベルの比較によって前記電源スイッチがオン状態からオフ状態になったことを検出するコンパレータ回路と、
前記コンパレータ回路の検出信号で前記スイッチ回路による遅延タイマ動作を初期状態に戻す回路とを備えたことを特徴とする電子機器用直流電源。
【請求項２】
前記コンパレータ回路は、前記外部直流電源と前記主スイッチとの間の電源ラインに直列にダイオードを設け、このダイオードと前記電源スイッチとの間の電圧と前記コンデンサの電圧とを比較することを特徴とする請求項１に記載の電子機器用直流電源。
【請求項３】
外部直流電源と内部電源回路の入力段に設ける電解コンデンサとの間に、突入電流制限用抵抗と、電源スイッチの投入によって前記外部直流電源が接続された時点から遅れて、前記抵抗の両端に設けた主スイッチを徐々に短絡状態にする遅延タイマ付きスイッチ回路とを設けた電子機器用直流電源において、
前記外部直流電源からの入力電圧Ｖ１のレベルと前記コンデンサの電圧Ｖ２のレベルの比較によって前記電源スイッチがオン状態からオフ状態になったことを検出する検出回路と、
前記検出回路の検出信号で前記主スイッチを強制オフさせるスイッチとを備えたことを特徴とする電子機器用直流電源。
【請求項４】
前記検出回路は、前記外部直流電源と前記主スイッチとの間の電源ラインに直列にダイオードを設け、このダイオードと前記電源スイッチとの間の電圧と前記ダイオードと主スイッチとの間の電圧とを比較することを特徴とする請求項３に記載の電子機器用直流電源。
【請求項５】
外部直流電源と内部電源回路の入力段に設ける電解コンデンサとの間に、定電流回路を設けることで突入電流を制限する電子機器用直流電源において、
前記内部電源回路側に過電流または短絡モードの故障が発生したことを前記コンデンサの電圧から検出する検出回路と、
前記検出回路の検出信号で前記主スイッチを強制オフさせる回路とを備えたことを特徴とする電子機器用直流電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般の電子機器用直流（ＤＣ）電源に係り、特に電源入力回路の突入電流制限回路に関する。
【背景技術】
【０００２】
一般の電子機器の電源入力仕様は、ＡＣ１００Ｖ，ＤＣ１１０Ｖ，ＤＣ２４Ｖなどとする場合が多い。そして、電子機器に電原を供給する場合、メンテナンス面で電子機器の外部にメカニカルスイッチやＭＣＣＢを設ける場合もある。また、電子機器は電源入力回路には比較的容量の大きい電解コンデンサを付けている場合が殆どであるため、スイッチを投入した時にこのコンデンサを充電するために突入電流が流れる。供給側電源の容量やスイッチの開閉容量等の制約により、突入電流のピーク値は制限を必要とするために、一般的に電源入力回路には突入電流制限回路が設けられている（例えば、特許文献１参照）。
【０００３】
図８、図１１は、ＤＣ電源入力の場合の突入電流制限回路の例を示す。図８の直流電源は、外部直流電源（ＤＣ２４Ｖ）と内部電源回路ＤＣＣの入力段に設ける電解コンデンサＣ１との間に、突入電流制限用の抵抗Ｒ３と、外部直流電源が接続された時点から遅れて抵抗Ｒ３の両端に設けた主スイッチを徐々に短絡状態にするスイッチ回路とを設ける。このスイッチ回路は、電界効果トランジスタ（ＦＥＴ）Ｔ１を抵抗Ｒ３の両端を短絡させる主スイッチとし、トランジスタＴ２をＴ１のオン・オフ制御スイッチとし、遅延タイマ回路ＤＴを外部直流電源の接続時点からＴ２のオン動作を遅延させる構成としている。
【０００４】
図８の回路動作を説明する。図８の回路でスイッチＳ１を投入した時のタイミングチャートを図９に示す。スイッチＳ１をオンにした直後はトランジスタＴ１はゲートソース間電圧ＶＧＳが０Ｖであるため、オフ状態にあり、抵抗Ｒ３を通してコンデンサＣ１が充電される。この時の突入電流のピーク値Ｉｉｎ１は次式になる。
【０００５】
Ｉｉｎ１＝Ｖ１／Ｒ３      …（１）
また、抵抗Ｒ３による充電電圧Ｖ２の最終値は以下の次式になる。
【０００６】
Ｖ２＝（Ｚｉ／（Ｚｉ＋Ｒ３））×Ｖ１    …（２）
ここで、Ｚｉ：電源回路ＤＣＣの入力インピーダンス
上記の（２）式から、電源回路ＤＣＣの動作開始まで遅延時間を持たせ、それまでは電源回路の入力インピーダンスＺｉを高い状態にする回路構成とすることにより、抵抗Ｒ３による充電電圧Ｖ２はＶ１に近い電圧にすることができる。
【０００７】
遅延タイマ回路ＤＴは、Ｖ２のレベルがＶｓ（例えばＶ１×０.５）以上になってから遅延時間ｔ１後にトランジスタＴ２にベース電流を流す回路構成である。この遅延タイマ回路ＤＴは、一般的な電圧検出ＩＣを使用すると簡単に構成することが可能で、遅延時間ｔ１はコンデンサＣ３の定数によって設定する。ここで遅延時間ｔ１は抵抗Ｒ３によるＣ１の充電時間より大きな値に設定されている。遅延タイマ回路ＤＴにより、Ｔ２がオンになると、抵抗Ｒ１を通してコンデンサＣ２が充電され、Ｖ３のレベルはＶ１から緩やかに下がり、最終的に以下のレベルに落ち着く。
【０００８】
Ｖ３＝Ｖ１×Ｒ１／（Ｒ１＋Ｒ２）    …（３）
差電圧（Ｖ１−Ｖ３）は、Ｔ１のゲートソース間電圧ＶＧＳとなるため、最終的な電圧Ｖ３のレベルはＴ１が完全にオンするレベルに設定している。Ｔ１のオン抵抗は抵抗Ｒ３より十分小さいため、Ｖ２の電圧はよりＶ１に近いレベルまで充電される。なお、コンデンサＣ２によりＶ３の変化に傾斜を持たせているのはＦＥＴのオン抵抗を徐々に小さくすることによって再突入電流Ｉｉｎ３を制限するためである。
【０００９】
次に、図１１の直流電源は、外部直流電源（ＤＣ２４Ｖ）と内部電源回路ＤＣＣの入力段に設ける電解コンデンサＣ１との間に、定電流回路を設けることで突入電流を制限する。定電流回路は、主電流を流すトランジスタＴ１とし、トランジスタＴ１のエミッタに直列に介挿する抵抗Ｒ２を主電流の検出手段とし、トランジスタＴ２を検出主電流が電流制限値を越えようとするときにトランジスタＴ１のベース電流抑制で突入電流制限をする構成としている。
【００１０】
図１１の回路動作を説明する。図１１の回路でスイツチＳ１を投入した時のタイミングチャートを図１２に示す。Ｓ１をオンにすると抵抗Ｒ１によってトランジスタＴ１にベース電流が流れ、Ｔ１がオンする。Ｔ１に一定値以上のコレクタ電流が流れようとすると、Ｒ２の電圧降下によってＴ２がオンし、Ｔ１のベース電流が減少してＴ１のコレクタ電流が制限される仕組みである。ここで、定電流の値は概略以下の式によって決定される。
【００１１】
Ｉｉｎ１＝ＶＢＥ２／Ｒ２    …（４）
ここで、ＶＢＥ２：Ｔ２のベースエミッタ間飽和電圧
この定電流値Ｉｉｎ１は突入電流の制限を目的としているため、通常運転している時の電流値Ｉｉｎ２、Ｉｉｎ３より大きめに設定する。
【特許文献１】特開２００３−１８９４６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
図８の回路の問題点について説明する。スイッチＳ１はメカニカルスイッチであるため、入り切りの時にチャタリングを起こす。スイッチを切ったときのチャタリングの影響を示したのが図１０である。スイッチＳ１を切ったとき、コンデンサＣ１の放電によりＶ２のレベルがある傾斜で下がっていく。Ｖ１のレベルはＴ１がオンしている間はそのオン抵抗を通してＶ３とほぼ同じレベルである。Ｖ２のレベルがＶｓ以下に下がる前にチャタリングによってスイッチＳ１が再度オンした場合、Ｔ１はオン状態を維持したままであるため、Ｔ１の小さなオン抵抗を通してＣ１を充電する過大な突入電流Ｉｉｎ５が流れることになる。
【００１３】
図１１の回路の問題点について説明する。内部に短絡または過電流モードの故障が発生した場合でも定電流回路であるため入力電流は一定以下に制限される。しかし、Ｔ１のコレクタ・エミッタ間にはＶ１とほぼ同じ電圧がかかるためＴ１には大きな消費電力（約Ｖ１×Ｉｉｎ１）が連続することになる。その様子を図１３に示す。Ｔ１の仕様によっては安全動作領域を越えて故障するに至ってしまう。この後、Ｔ１は短絡モードの故障にも成り得るため大きな短絡電流が流れることになる。この場合でも外部のヒューズが切れて保護できるが、内部の他の故障でＴ１まで故障してしまうことは好ましくない。Ｔ１にこのときの消費電力にも耐えるＦＥＴを選択することで、この問題は解決できるかも知れないが、逆に経済性や製品サイズの面で不利となってしまう。
【００１４】
本発明の目的は、電源スイッチのチャタリングや内部電源の短絡故障発生にも、電源入力回路の突入電流を確実に制限できる電子機器用直流電源を提供することにある。
【課題を解決するための手段】
【００１５】
本発明は、前記の課題を解決するため、電源スイッチのチャタリングや内部電源の短絡故障発生を検出し、突入電流抑制用抵抗Ｒ３に並列に設けるスイッチ回路を初期状態に戻すこと、または強制オフさせるようにしたもので、以下の構成を特徴とする。
【００１６】
（１）外部直流電源と内部電源回路の入力段に設ける電解コンデンサとの間に、突入電流制限用抵抗と、電源スイッチの投入によって前記外部直流電源が接続された時点から遅れて、前記抵抗の両端に設けた主スイッチを徐々に短絡状態にする遅延タイマ付きスイッチ回路とを設けた電子機器用直流電源において、
前記外部直流電源からの入力電圧Ｖ１のレベルと前記コンデンサの電圧Ｖ２のレベルの比較によって前記電源スイッチがオン状態からオフ状態になったことを検出するコンパレータ回路と、
前記コンパレータ回路の検出信号で前記スイッチ回路による遅延タイマ動作を初期状態に戻す回路とを備えたことを特徴とする。
【００１７】
（２）前記コンパレータ回路は、前記外部直流電源と前記主スイッチとの間の電源ラインに直列にダイオードを設け、このダイオードと前記電源スイッチとの間の電圧と前記コンデンサの電圧とを比較することを特徴とする。
【００１８】
（３）外部直流電源と内部電源回路の入力段に設ける電解コンデンサとの間に、突入電流制限用抵抗と、電源スイッチの投入によって前記外部直流電源が接続された時点から遅れて、前記抵抗の両端に設けた主スイッチを徐々に短絡状態にする遅延タイマ付きスイッチ回路とを設けた電子機器用直流電源において、
前記外部直流電源からの入力電圧Ｖ１のレベルと前記コンデンサの電圧Ｖ２のレベルの比較によって前記電源スイッチがオン状態からオフ状態になったことを検出する検出回路と、
前記検出回路の検出信号で前記主スイッチを強制オフさせるスイッチとを備えたことを特徴とする。
【００１９】
（４）前記検出回路は、前記外部直流電源と前記主スイッチとの間の電源ラインに直列にダイオードを設け、このダイオードと前記電源スイッチとの間の電圧と前記ダイオードと主スイッチとの間の電圧とを比較することを特徴とする。
【００２０】
（５）外部直流電源と内部電源回路の入力段に設ける電解コンデンサとの間に、定電流回路を設けることで突入電流を制限する電子機器用直流電源において、
前記内部電源回路側に過電流または短絡モードの故障が発生したことを前記コンデンサの電圧から検出する検出回路と、
前記検出回路の検出信号で前記主スイッチを強制オフさせる回路とを備えたことを特徴とする。
【発明の効果】
【００２１】
以上のとおり、本発明によれば、電源スイッチのチャタリングや内部電源の短絡故障発生を検出し、突入電流抑制用抵抗Ｒ３に並列に設けるスイッチ回路を初期状態に戻すこと、または強制オフさせるようにしたため、これら現象にも電源入力回路の突入電流を確実に制限できる。具体的には、以下の効果がある。
【００２２】
（１）実施形態１または実施形態２の場合は、外部のメカニカルスイッチ特有の入り切り時のチャタリング動作があっても突入電流を設計値内に抑えることができる。
【００２３】
（２）実施形態３の場合は、内部に短絡モードの故障が発生した場合でも短絡電流が流れることがなく、ある一定以下の電流に抑えられ、かつ、突入電流制限回路のトランジスタの故障を防止できる。
【発明を実施するための最良の形態】
【００２４】
（実施形態１）
図８の回路の問題点を解決した第１の回路を図１に示す。また、図１の回路でスイッチＳ１をオン状態からオフ状態にしたときのタイムチャートを図２に示す。
【００２５】
図１の回路では、図８の回路に対し、Ｖ１のレベルとＶ２のレベルとの比較によって電源スイッチＳ１がオン状態からオフ状態になったことを検出するコンパレータ回路（Ｄ１、Ｒ４〜Ｒ７、ＣＭＰ）と、その比較結果に応じて遅延タイマ回路ＤＴの遅延タイマ動作を初期状態に戻す回路を追加している。
【００２６】
スイッチＳ１がオンのとき、コンパレータＣＭＰの出力はＨ状態にある。スイッチＳ１を切ったときにＶ２のレベルは図８の回路と同様に、ある傾斜で下がっていくが、Ｖ１のレベルは電源ラインに直列のダイオードＤ１によってＶ２と切り離されるため、瞬時に０Ｖに落ちる。これを受けてコンパレータＣＭＰの出力はＬに変化する。遅延タイマ回路ＤＴではコンパレータ出力のＬへの変化を受けてトランジスタＴ２に流すベース電流を遮断し、Ｔ２をオフにする。Ｔ２がオフになるとコンデンサＣ２の電荷はＲ２を通して放電し、Ｔ１のゲートソース間電圧ＶＧＳが小さくなってＴ１はオフとなる。
【００２７】
ここで、スイッチＳ１がチャタリングで再びオンになると、コンパレータＣＭＰの出力はＨに戻るが、遅延タイマ回路はタイマｔ１経過するまではＴ２をオフに維持する。タイマ値ｔ１はチャタリング時間ｔ２より十分大きな値に設定することで、チャタリングによってＴ１が再びオンすることはない。この間は抵抗Ｒ３を通して電流が流れるため、最初にスイッチを入れた時の突入電流以下に抑えられる。
【００２８】
（実施形態２）
図８の回路の問題点を解決した第２の回路を図３に示す。また、図３の回路でスイッチＳ１をオフ状態からオフ状態にしたときのタイムチャートを図４に示す。
【００２９】
図３の回路では、図８の回路に対し、電圧Ｖ１のレベルとコンデンサの電圧Ｖ２のレベルの比較によって電源スイッチＳ１がオン状態からオフ状態になったことを検出する回路（Ｄ１、Ｄ２、Ｒ４、Ｒ５）と、この電源スイッチＳ１のオフ検出でコンデンサＣ２を放電させることでトランジスタＴ１をオフ状態に強制するトランジスタＴ３を追加している。
【００３０】
スイッチＳ１がオンのとき、トランジスタＴ３のベースとエミッタはほぼ同じレベルとなっており、Ｔ３はオフ状態にある。スイッチＳ１がオフになると、抵抗Ｒ５を通してトランジスタＴ３にベース電流が流れてＴ３はオンになる。そしてコンデンサＣ２の電荷をＴ３を通して放電し、Ｔ１のゲートソース間電圧ＶＧＳが小さくなってＴ１はオフとなる。
【００３１】
スイッチＳ１がチャタリングで再びオンになると、抵抗Ｒ３を通してコンデンサＣ１が充電され、Ｖ２の電位は上昇する。また、Ｔ２はオン状態を維持しているため抵抗Ｒ１を通してコンデンサＣ２が充電される。スイッチＳ１がオンしている時間によっては、Ｔ１が再びオンしてＴ１を通してＣ１が充電されることになる。図８の場合はスイッチＳ１がチャタリングでオンになった時、Ｔ１も直ぐに小さなオン抵抗でオンになるが、図３の回路ではＶ２のレベルが上昇するまで、Ｔ１がオンになるのを遅らせ、かつ、オン抵抗を徐々に小さくしているため突入電流は制限される。
【００３２】
Ｔ１が再びオンするとき、Ｖ１とＶ２のレベル差が大きいと突入電流のピーク値も大きくなるが、コンデンサＣ１，Ｃ２の充電時間を調整することでＴ１が再びオンするときのＶ１とＶ２とのレベル差を小さくし、突入電流のピーク値を抑えることができる。
【００３３】
（実施形態３）
図１１の回路の問題点の解決した回路を図５に示す。また、スイッチＳ１を投入したときのタイムチャートを図６に、内部で短絡モードの故障が発生したときの様子を図７に示す。
【００３４】
図５の回路では図１１の回路に対し、Ｖ２のレベル変化から内部電源回路側に過電流または短絡モードの故障が発生したことを検出する電圧検出回路（Ｒ４，Ｒ５、ＤＥＴ）と、この電圧検出によってトランジスタＴ１のベース電流を制御してＴ１を強制オフさせるトランジスタＴ３を追加している。電圧検出回路は、Ｖ２のレベルがＶｓ以上になった場合にトランジスタＴ３にベース電流を流す回路となる。
【００３５】
スイッチＳ１を投入したとき、最初に抵抗Ｒ３を通してコンデンサＣ１が充電される。Ｖ２のレベルがＶｓを超えるとトランジスタＴ３，Ｔ１がオンとなり、Ｔ１を通して定電流が流れる。運転中に内部で短絡モードの故障が発生した場合、Ｖ２のレベルが０Ｖ近くまで下がるため、電圧検出回路からＴ３へのベース電流の供給が流れなくなり、Ｔ３，Ｔ１がオフとなる。よって、トランジスタＴ１には最初にスイッチを入れた時と同じ電流が瞬間的に流れるだけである。Ｔ１がオフになった後は、抵抗Ｒ３を通して短絡電流（Ｖ１／Ｒ３）が流れる。Ｒ３にはこの短絡電流が継続して流れるが、ヒューズ内蔵の抵抗であるため、ある時間継続すると内蔵ヒューズが溶断して保護される。
【００３６】
実際には外部のヒューズＦ１の動作電流を適切に選定すると、内部ヒューズが切れる前に外部ヒューズを溶断させることも可能である。
【００３７】
なお、各実施形態における電圧検出回路や突入電流抑制のための回路は適宜設計変更することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態１を示す回路構成図。
【図２】実施形態１のタイムチャート。
【図３】本発明の実施形態２を示す回路構成図。
【図４】実施形態２のタイムチャート。
【図５】本発明の実施形態３を示す回路構成図。
【図６】実施形態３のタイムチャート。
【図７】実施形態３のタイムチャート。
【図８】従来の回路構成図。
【図９】従来回路のタイムチャート。
【図１０】従来回路のタイムチャート。
【図１１】従来の回路構成図。
【図１２】従来回路のタイムチャート。
【図１３】従来回路のタイムチャート。
【符号の説明】
【００３９】
Ｔ１  電界トランジスタ（主スイッチ）
Ｔ２、Ｔ３  トランジスタ
Ｒ３  突入電流制限用抵抗
Ｓ１  電源スイッチ
Ｆ１  ヒューズ
Ｃ１  電解コンデンサ
ＤＣＣ  内部電源回路
ＤＴ  遅延タイマ回路
ＣＭＰ  コンパレータ
Ｄ１、Ｄ２  ダイオード
ＤＥＴ  電圧検出回路
【図１】
2008022597.tif 000003
【図２】
2008022597.tif 000004
【図３】
2008022597.tif 000005
【図４】
2008022597.tif 000006
【図５】
2008022597.tif 000007
【図６】
2008022597.tif 000008
【図７】
2008022597.tif 000009
【図８】
2008022597.tif 000010
【図９】
2008022597.tif 000011
【図１０】
2008022597.tif 000012
【図１１】
2008022597.tif 000013
【図１２】
2008022597.tif 000014
【図１３】
2008022597.tif 000015