(57)【要約】【課題】無線アクセスシステムにおける動的周波数制御のためのレーダ波検出の時間短縮、及びレーダ波検出の精度向上を図る。【解決手段】レーダ波を検出するためのレーダ波検出部（７）を備え、上記レーダ波検出部での検出結果に基づく動的周波数制御を可能とする通信用ＬＳＩにおいて、上記レーダ波検出部は、受信信号の周波数解析を行う周波数解析処理機能と、上記周波数解析結果に基づいて、上記受信信号がマルチキャリアの信号かシングルキャリアの信号かを判別する判別処理機能とを設け、上記判別処理でシングルキャリアと判断された場合に上記受信信号がレーダ波と認識される。これにより例えばプリアンブルパターンが検出できないためにレーダ波の誤検出が行われるということは無くなる。また、検出されたパルスの相関をとることによってレーダ波を検出方式のように、長い時間の受信情報を必要としない。【選択図】図１
2008005115.tif 000002
【特許請求の範囲】
【請求項１】
レーダ波を検出するためのレーダ波検出部を備え、上記レーダ波検出部での検出結果に基づく動的周波数制御を可能とする通信用ＬＳＩであって、
上記レーダ波検出部は、受信信号の周波数解析を行う周波数解析処理機能と、
上記周波数解析結果に基づいて、上記受信信号がマルチキャリアの信号かシングルキャリアの信号かを判別する判別処理機能と、を含み、
上記判別処理でシングルキャリアと判断された場合に上記受信信号をレーダ波と認識することを特徴とする通信用ＬＳＩ。
【請求項２】
直交周波数分割多重方式で変調されたパケット信号を受信するための受信部と、レーダ波を検出するためのレーダ波検出部を備え、上記レーダ波検出部での検出結果に基づいて動的周波数制御を可能とする通信用ＬＳＩであって、
上記受信部は、上記直交周波数分割多重方式で変調されたパケット信号の同期検出を行う同期検出回路を含み、
上記レーダ波検出部は、上記受信部を介して取り込まれた受信信号に対する高速フーリエ変換処理を行う高速フーリエ変換回路と、
上記高速フーリエ変換回路での処理結果に基づいて、上記受信信号がマルチキャリアの信号かシングルキャリアの信号かを判別するためのキャリア判定回路と、
上記同期検出回路で同期検出が行われない状態で、上記キャリア判定回路でシングルキャリアと判断された場合に上記受信信号をレーダ波と認識するレーダ波検出回路と、を含んで成ることを特徴とする通信用ＬＳＩ。
【請求項３】
直交周波数分割多重方式で変調されたパケット信号を受信するための受信部と、レーダ波を検出するためのレーダ波検出部を備え、上記レーダ波検出部での検出結果に基づいて動的周波数制御を可能とする通信用ＬＳＩであって、
上記レーダ波検出部は、上記受信部を介して取り込まれた受信信号に対する高速フーリエ変換処理を行う高速フーリエ変換回路と、
上記高速フーリエ変換回路での処理結果に基づいて、上記受信信号がマルチキャリアの信号かシングルキャリアの信号かを判別するためのキャリア判定回路と、
上記キャリア判定回路でシングルキャリアと判断された場合に上記受信信号をレーダ波と認識するレーダ波検出回路と、を含んで成ることを特徴とする通信用ＬＳＩ。
【請求項４】
上記レーダ波検出部でレーダ波検出が行われる期間に、上記受信部において上記レーダ波検出に関与されない回路への電源電圧の供給又はクロック信号の供給を停止可能な制御部を含む請求項２又は３記載の通信用ＬＳＩ。
【請求項５】
上記レーダ波検出部は、受信信号の強度を判定するための信号強度判定回路を更に含む請求項２又は３記載の通信用ＬＳＩ。
【請求項６】
上記レーダ波検出部は、信号強度の閾値を設定可能な第１レジスタと、
パルス幅測定の基準となる時間情報を設定可能な第２レジスタと、を更に含み、
上信号強度判定回路は、上記受信信号の強度が上記第１レジスタの設定値を越えているか否かの第１判定と、上記第１判定から上記第２レジスタの設定時間経過後に、上記受信信号の強度が上記第１レジスタの設定値よりも小さいか否かの第２判定とを行うための比較器を含んで成る請求項５記載の通信用ＬＳＩ。
【請求項７】
上記レーダ波検出部は、信号強度の閾値を設定可能な第１レジスタと、
パルス幅測定の基準となる時間情報を設定可能な第２レジスタと、を更に含み、
上信号強度判定回路は、上記受信信号の強度を示す信号を遅延するために直列接続された複数の遅延回路と、
上記複数の遅延回路の出力信号の和を求める加算器と、
上記加算器の出力信号を、上記遅延回路の数で除算する除算器と、
上記除算器の出力信号が上記第１レジスタの設定値を越えているか否かの第１判定と、上記第１判定から上記第２レジスタの設定時間経過後に、上記受信信号の強度が上記第１レジスタの設定値よりも小さいか否かの第２判定とを行うための比較器と、を含んで成る請求項５記載の通信用ＬＳＩ。
【請求項８】
上記レーダ波検出部は、キャリアの本数を設定可能な第３レジスタを更に含み、
上記キャリア判定回路は、上記第３レジスタの出力情報を参照してマルチキャリアかシングルキャリアかを判別する請求項７記載の通信用ＬＳＩ。
【請求項９】
上記レーダ波検出部は、上記受信信号の高速フーリエ変換処理を行う高速フーリエ変換回路を更に含み、
上記キャリア判定回路は、上記高速フーリエ変換回路の出力信号を取り込んで、周波数軸情報から各キャリアの電力を演算するための電力計算回路と、
上記電力計算回路での電力演算結果をキャリア毎に保持可能な複数のデータ保持回路と、
上記複数のデータ保持回路の出力信号の平均値を求めるための平均値計算回路と、
上記平均値計算回路で求められた平均値と、上記複数のデータ保持回路の出力信号とから偏差を求めるための複数の減算器と、
上記複数の減算器の出力信号と、上記第３レジスタの出力情報とを比較することによってキャリア判定を行うキャリア判定部と、を含んで成る請求項８記載の通信用ＬＳＩ。
【請求項１０】
請求項１乃至９のいずれか１項記載の通信用ＬＳＩと、無線周波数による送受信を可能とする高周波部とを含み、上記通信用ＬＳＩと上記高周波部とは各種信号やり取りが可能に結合されて成る無線アクセスシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線アクセス技術、さらにはそれにおける動的周波数制御技術に関し、例えば無線ＬＡＮ（Local-Area Network）に適用して有効な技術に関する。
【背景技術】
【０００２】
２００３年７月、ＷＲＣ−０３における決議２２９により、５１５０ＭＨｚ〜５３５０ＭＨｚ帯及び５４７０ＭＨｚ〜５７２５ＭＨｚ帯が、無線ＬＡＮを含む無線アクセスシステム（ＷＡＣ）に割り当てられた。しかしながら、５２５０ＭＨｚ〜５３５０ＭＨｚ帯及び５４７０ＭＨｚ〜５７２５ＭＨｚ帯は、無線標定や海上無線航行と共用され、その条件として、無線アクセスシステムに動的周波数選択（ＤＦＳ：Dynamic Frequency Selection）が義務付けられている。国内においては、２００５年５月に電波法が改正され、ＩＥＥＥ８０２．１１ａに対応するシステムの国内使用周波数帯が、それまでの５１５０ＭＨｚ〜５２５０ＭＨｚから５１５０ＭＨｚ〜５３５０ＭＨｚに拡大されるとともに、上記動的周波数選択機能を備えることが必要となった。
【０００３】
上記電波法によれば、総務省公示５８０号に示されている信号強度のレーダ波を検出する必要があるものの、レーダ波検出方法については特に規定されていない。
【０００４】
平成１６年１１月２９日総務省・情報通信審議会・情報通信技術分科会・５GHz帯無線アクセスシステム委員会報告によれば、ＩＥＥＥ８０２．１１ａに対応する無線ＬＡＮを対象としたレーダ波検出方法として以下の検出例が挙げられている。
【０００５】
（ａ）−６２ｄＢｍ又は−６４ｄＢｍ以上の受信波検出から２０μｓ以内に受信電力が落ち、且つ、ＩＥＥＥ８０２．１１ａのショートプリアンブルパターンの検出ができない場合、レーダ波とみなす。
【０００６】
（ｂ）想定される最大パケット長よりプリアンブルパターンが無いパルスを受信したときレーダ波とみなす。
【０００７】
（ｃ）上記（ｂ）で検出されたパルス数をある期間積算し、予め決められた数より多いパルスを検出したときレーダ波とみなす。
【０００８】
（ｄ）一般のパルスレーダ波は一定のパルス幅と周期的なパルスの繰り返しがあることから、検出されたパルスの相関をとることによりレーダ波を検出する。
【０００９】
尚、検出イベントの長さを利用してレーダパルスを特定するシステムについて記載された文献の例として、特許文献１を挙げることができる。
【００１０】
【特許文献１】特表２００５−５１２４３６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
レーダ波が検出された場合、当該チャネルでの通信が長時間に渡って規制されるため、レーダの誤検出は極力抑える必要がある。また、実際にレーダ波を受信した場合には、それを確実に検出する必要がある。
【００１２】
上記（ａ），（ｂ），（ｃ）の方式について本願発明者が検討したところ、一般的なレーダ波を受信した場合は有効であるが、ＩＥＥＥ８０２．１１ａ以外の５ＧＨｚ帯無線アクセスシステムの信号等、プリアンブルパターンが検出できない場合には誤ってレーダ波と判定してしまう可能性があることが見いだされた。また、上記（ｄ）の方式では、一般にレーダ波の周期はＩＥＥＥ８０２．１１ａのパケット長に比べて長いため、相関をとるために長時間の受信情報が必要とされ、動的周波数制御に時間がかかることが見いだされた。
【００１３】
本発明の目的は、無線アクセスシステムにおける動的周波数制御のためのレーダ波検出の時間短縮、及びレーダ波検出の精度向上を図るための技術を提供することにある。
【００１４】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１５】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１６】
〔１〕レーダ波を検出するためのレーダ波検出部を備え、上記レーダ波検出部での検出結果に基づく動的周波数制御を可能とする通信用ＬＳＩにおいて、上記レーダ波検出部は、受信信号の周波数解析を行う周波数解析処理機能と、上記周波数解析結果に基づいて、上記受信信号がマルチキャリアの信号かシングルキャリアの信号かを判別する判別処理機能とを設け、上記判別処理でシングルキャリアと判断された場合に上記受信信号がレーダ波と認識される。
【００１７】
上記のように受信信号がマルチキャリアの信号かシングルキャリアの信号かを判別することにより、レーダ波検出を行うようにしているので、例えばプリアンブルパターンが検出できないためにレーダ波の誤検出が行われるということは無くなる。また、検出されたパルスの相関をとることによってレーダ波を検出方式のように、長い時間の受信情報を必要としない。
【００１８】
上記の手段によれば、受信信号の周波数解析が行われ、この周波数解析結果に基づいて、上記受信信号がマルチキャリアの信号かシングルキャリアの信号かの判別が行われ、上記判別処理でシングルキャリアと判断された場合に上記受信信号がレーダ波と認識される。このことが、無線アクセスシステムにおける動的周波数制御のためのレーダ波検出の時間短縮、及びレーダ波検出の精度向上を達成する。
【００１９】
〔２〕また、直交周波数分割多重方式で変調されたパケット信号を受信するための受信部と、レーダ波を検出するためのレーダ波検出部を備え、上記レーダ波検出部での検出結果に基づいて動的周波数制御を可能とする通信用ＬＳＩにおいて、上記受信部は、上記直交周波数分割多重方式で変調されたパケット信号の同期検出を行う同期検出回路を含み、上記レーダ波検出部は、上記受信部を介して取り込まれた受信信号に対する高速フーリエ変換処理を行う高速フーリエ変換回路と、上記高速フーリエ変換回路での処理結果に基づいて、上記受信信号がマルチキャリアの信号かシングルキャリアの信号かを判別するためのキャリア判定回路と、上記同期検出回路で同期検出が行われない状態で、上記キャリア判定回路でシングルキャリアと判断された場合に上記受信信号をレーダ波と認識するレーダ波検出回路とを設けることができる。
【００２０】
〔３〕更に、直交周波数分割多重方式で変調されたパケット信号を受信するための受信部と、レーダ波を検出するためのレーダ波検出部を備え、上記レーダ波検出部での検出結果に基づいて動的周波数制御を可能とする通信用ＬＳＩにおいて、上記レーダ波検出部は、上記受信部を介して取り込まれた受信信号に対する高速フーリエ変換処理を行う高速フーリエ変換回路と、上記高速フーリエ変換回路での処理結果に基づいて、受信信号がマルチキャリアの信号かシングルキャリアの信号かを判別するためのキャリア判定回路と、上記キャリア判定回路でシングルキャリアと判断された場合に上記受信信号をレーダ波と認識するレーダ波検出回路と、を設けることができる。
【００２１】
〔４〕上記〔２〕又は〔３〕において、上記レーダ波検出部でレーダ波検出が行われる期間に、上記受信部において上記レーダ波検出に関与されない回路への電源供給又はクロック信号の供給を停止可能な制御部を設けることができる。これにより、消費電力の低減を図ることができる。
【００２２】
〔５〕上記〔２〕又は〔３〕において、受信信号が所定の信号強度を越える場合にのみ、レーダ波検出を行うようにするため、上記レーダ波検出部には、受信信号の強度を判定するための信号強度判定回路を設けることができる。
【００２３】
〔６〕上記〔６〕において、上記レーダ波検出部には、信号強度の閾値を設定可能な第１レジスタと、パルス幅測定の基準となる時間情報を設定可能な第２レジスタとを更に設け、上信号強度判定回路には、上記受信信号の強度が上記第１レジスタの設定値を越えているか否かの第１判定と、上記第１判定から上記第２レジスタの設定時間経過後に、上記受信信号の強度が上記第１レジスタの設定値よりも小さいか否かの第２判定とを行うための比較器を設けることができる。
【００２４】
〔７〕また、上記〔５〕において、上記レーダ波検出部には、信号強度の閾値を設定可能な第１レジスタと、パルス幅測定の基準となる時間情報を設定可能な第２レジスタとを更に設け、上信号強度判定回路には、上記受信信号の強度を示す信号を遅延するために直列接続された複数の遅延回路と、上記複数の遅延回路の出力信号の和を求める加算器と、上記加算器の出力信号を、上記遅延回路の数で除算する除算器と、上記除算器の出力信号が上記第１レジスタの設定値を越えているか否かの第１判定と、上記第１判定から上記第２レジスタの設定時間経過後に、上記受信信号の強度が上記第１レジスタの設定値よりも小さいか否かの第２判定とを行うための比較器とを設けることができる。上記加算器及び除算器で加算平均処理が行われることでノイズが低減され、上記信号強度の判定を正確に行うことができる。
【００２５】
〔８〕上記〔７〕において、上記レーダ波検出部には、キャリアの本数を設定可能な第３レジスタを更に設け、上記キャリア判定回路は、上記第３レジスタの出力情報を参照してマルチキャリアかシングルキャリアかを判別するように構成することができる。上記第３レジスタの設定情報は、必要に応じて書き換え可能とされる。
【００２６】
〔９〕上記〔８〕において、上記レーダ波検出部には、上記受信信号の高速フーリエ変換処理を行う高速フーリエ変換回路を更に設け、上記キャリア判定回路には、上記高速フーリエ変換回路の出力信号を取り込んで、周波数軸情報から各キャリアの電力を演算するための電力計算回路と、上記電力計算回路での電力演算結果をキャリア毎に保持可能な複数のデータ保持回路と、上記複数のデータ保持回路の出力信号の平均値を求めるための平均値計算回路と、上記平均値計算回路で求められた平均値と、上記複数のデータ保持回路の出力信号とから偏差を求めるための複数の減算器と、上記複数の減算器の出力信号と、上記第３レジスタの出力情報とを比較することによってキャリア判定を行うキャリア判定部とを設けることができる。
【００２７】
〔１０〕上記通信用ＬＳＩを含んで無線アクセスシステムを構成することができる。
【発明の効果】
【００２８】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【００２９】
すなわち、受信信号の周波数解析結果に基づいて、マルチキャリアかシングルキャリアかを判別し、シングルキャリアと判断された場合に上記受信信号をレーダ波と認識することにより、無線アクセスシステムにおける動的周波数制御のためのレーダ波検出の時間短縮と検出精度の向上を図ることができる。
【発明を実施するための最良の形態】
【００３０】
図９には、本発明にかかる無線アクセスシステムの一例とされる無線ＬＡＮ装置が示される。
【００３１】
図９に示される無線ＬＡＮ装置は、特に制限されないが、高周波（ＲＦ）部９２、及び通信用ＬＳＩ（半導体集積回路）９３を含み、図示されない他の無線ＬＡＮ装置との間で、ＩＥＥＥ８０２．１１ａに対応する無線通信を可能とする。
【００３２】
上記高周波（ＲＦ）部９２は、アンテナ９１を介して無線周波数帯（５ＧＨｚ帯）での送受信を行う。特に制限されないが、この高周波部９２は、公知の半導体集積回路製造技術により、単結晶シリコン基板などの一つの半導体基板に形成される。
【００３３】
上記通信用ＬＳＩ９３は、上記高周波部９２に結合され、無線ＬＡＮにおける通信プロトコル制御を行う。この通信用ＬＳＩ９３は、特に制限されないが、ベースバンドモデム１、ＭＡＣ（Media Access Control）２、ＡＤ変換器群３、ＤＡ変換器群４、ＤＴＣＰ（Digital Transmission Content Protection）回路９４、ＣＰＵ（Central Processing Unit）９５、インタフェース（Ｉ／Ｆ）９６、及び周辺回路９７を含み、公知の半導体集積回路製造技術により、単結晶シリコン基板などの一つの半導体基板に形成される。
【００３４】
ベースバンドモデム１は、無線ＬＡＮで送信すべきデータを変調したり、受信された信号を復調する機能を有する。変調されたデータは、ＤＡ変換器群４でディジタル信号に変換されてから上記高周波部９２に出力される。また、上記高周波部９２を介して受信された信号は、ＡＤ変換器群３でディジタル信号に変換された後にベースバンドモデム１に取り込まれて復調される。ＭＡＣ２は、媒体アクセス制御、すなわち、すべてのネットワークインタフェースに固有の番号（ＭＡＣアドレス）をもとにして媒体でのデータ送受信が衝突しないように送受信のタイミング制御を行う。また、本例におけるＭＡＣ２は、動的周波数選択機能を備えており、レーダが検出された場合に、使用周波数の変更が行われる。
【００３５】
ＤＴＣＰ回路９４は、コンテンツ保護を行う。ディジタル化されたコンテンツは、劣化がない点やコピーが容易であるなどのメリットがある反面、非合法なコンテンツのコピーも劣化無しで容易に可能であるため、ＤＴＣＰ回路９４による著作権保護が重要となる。ＣＰＵ９５は、予め設定されたプログラムに従って通信用ＬＳＩ９３の全体的な動作制御を行う。インタフェース９６は、外部に配置されたコンピュータシステムとの間で各種データのやり取りを可能とする。周辺回路９７は、タイマやシリアルコミュニケーションインタフェースなどとされ、上記ＣＰＵ９５によってアクセス可能とされる。
【００３６】
上記ＭＡＣ２、ＤＴＣＰ回路９４、ＣＰＵ９５、インタフェース９６、及び周辺回路９７は、バスＢＵＳによって各種信号のやり取りが可能に結合される。
【００３７】
図１には、上記通信用ＬＳＩ９３における主要部の構成例が示される。
【００３８】
上記ＡＤ変換器群３は、３個のＡＤ変換器３Ａ，３Ｂ，３Ｃを含む。ＡＤ変換器３Ａは、高周波部９２から伝達されたＲＳＳＩ（received signal strength indication）信号をディジタル信号に変換する。ＡＤ変換器３Ｂは、高周波部９２から伝達された受信信号ＲＸＩ（実数部）をディジタル信号に変換する。ＡＤ変換器３Ｃは、高周波部９２から伝達された受信信号ＲＸＱ（虚数部）をディジタル信号に変換する。上記ＤＡ変換器群４は２個のＤＡ変換器４Ａ，４Ｂを含む。ＤＡ変換器４Ａは、ベースバンドモデム１からの送信信号ＴＸＩ（実数部）をアナログ信号に変換し、それを高周波部９２に出力する。ＤＡ変換器４Ｂは、ベースバンドモデム１からの送信信号ＴＸＱ（虚数部）をアナログ信号に変換し、それを高周波部９２に出力する。
【００３９】
ベースバンドモデム１は、特に制限されないが、送信部５、受信部６、レーダ波検出部７、インタフェース（Ｉ／Ｆ）部８及び制御部９を含む。上記ＲＳＳＩ信号は、受信信号の信号強度を示しており、上記ＡＤ変換器３Ａを介してレーダ波検出部７及び受信部６に伝達される。上記受信信号ＲＸＩは、上記ＡＤ変換器３Ｂを介して受信部６に伝達される。上記受信信号ＲＸＱは、上記ＡＤ変換器３Ｃを介して受信部６に伝達される。受信部６は、上記ＲＳＳＩ信号、及び上記受信信号ＲＸＩ，ＲＸＱを取り込んで、ＯＦＤＭ(Orthogonal Frequency Division Multiplexing)復調処理を行う。ＯＦＤＭ復調処理は、ＩＥＥＥ８０２．１１ａで用いられている直交周波数分割多重伝送方式による信号を復調する処理である。レーダ波検出部７は、上記受信部６の出力信号及び上記ＡＤ変換器３Ａの出力信号（ＲＳＳＩ信号）に基づいてレーダの検出を行う。レーダ波検出結果は、インタフェース部８を介してＭＡＣ２に伝達される。インタフェース部８は、ＭＡＣ２との間で各種信号のやり取りを可能とする。制御部９は、このベースバンドモデム１の動作を制御する。
【００４０】
ＭＡＣ２は、インタフェース（Ｉ／Ｆ）部１１、レーダ波判定部１２、及びＭＡＣ制御部１０を含む。レーダ波判定部１２は、上記ベースバンドモデム１からのレーダ波検出結果に基づいてレーダ判定を行う。ＭＡＣ制御部１０は、すべてのネットワークインタフェースに固有の番号（ＭＡＣアドレス）をもとにして媒体でのデータ送受信が衝突しないように送受信のタイミング制御を行う。また、レーダが検出された場合には使用周波数チャネルの変更を行う。レーダ波判定部１２により、レーダ波であることが認識された場合、ＭＡＣ制御部１０の制御により、送信部５を介して行われる送信が停止される。また、レーダ波判定部１２でのレーダ波判定結果がインタフェース部１１を介してＣＰＵ９５（図９参照）に伝達されると、このＣＰＵ９５の制御により、高周波部９２で行われる送受信の周波数チャネルの変更が行われる。そして、上記周波数チャネルが変更される毎に、上記レーダ波検出が行われることにより、レーダ波との干渉が回避される。
【００４１】
図２には、上記受信部６及び上記レーダ波検出部７の構成例が示される。
【００４２】
上記受信部６は、ＦＩＲ（Finite Impulse Response:有限インパルス応答型）フィルタ６１、同期検出回路６２、及び高速フーリエ変換（Fast Fourier Transform:ＦＦＴ）回路６３を含む。
【００４３】
ＦＩＲフィルタ６は、受信信号ＲＸＩ，ＲＸＱから帯域外の信号を除去する。このＦＩＲフィルタ６の出力信号は、後段の同期検出回路６２及びレーダ検出部７に伝達される。同期検出回路６２は、上記ＦＩＲフィルタ６の出力信号からＩＥＥＥ８０２．１１ａのＯＦＤＭ信号のプリアンブルパターンを検出することによって同期検出を行う。この同期検出結果は、後段のＦＦＴ回路６３に伝達される。ＦＦＴ回路６３はＩＥＥＥ８０２．１１ａのＯＦＤＭ信号を復号する。この復号処理結果は、図示しない内部回路に供給され、各種信号処理に供される。
【００４４】
レーダ波検出部７は、レジスタ７１，７２，７３、キャリア判定回路７５、信号強度判定回路７６、高速フーリエ変換（Fast Fourier Transform:ＦＦＴ）回路７７、及びレーダ波検出回路７８を含む。
【００４５】
上記レジスタ７１には、受信信号の信号強度検出のための閾値が設定される。上記レジスタ７２には、上記信号強度判定回路７６において信号強度の判定が行われた後に再び信号強度判定が行われるまでの時間情報が設定される。レジスタ７３には、キャリア判定の基準とされるキャリア本数が設定される。上記レジスタ７１，７２，７３への情報設定は、ＣＰＵ９５によりＭＡＣ２を介して行うことができる。
【００４６】
ＲＳＳＩ信号は、上記高周波部９２からの受信信号の信号強度を示す信号とされる。信号強度判定回路７６は、受信信号の信号強度（ＲＳＳＩ信号）と、上記レジスタ７１の出力とを比較し、上記信号強度が検出閾値以上になったことを検出するための第１判定を行う。また、信号強度判定回路７６は、受信信号の信号強度（ＲＳＳＩ信号）と、上記レジスタ７１の出力とを比較開始から、上記レジスタ７２に設定されている時間だけ経過した後に、再び受信信号の信号強度（ＲＳＳＩ信号）と、上記レジスタ７１の出力とを比較することによって第２信号判定を行う。
【００４７】
上記ＦＦＴ回路７７は、上記ＦＩＲフィルタ６１の出力信号に基づいて、高速フーリエ変換処理を行う。この高速フーリエ変換処理は、上記ＦＩＲフィルタ６１の出力信号の時間軸情報の信号列を、x[n](n=0,…,N)、周波数軸情報の信号列をX[k](k=0,…,N)とすると、次式によって示される。
【００４８】
【数１】
2008005115.tif 000003
【００４９】
【数２】
2008005115.tif 000004
【００５０】
キャリア判定回路７５は、レジスタ７３の設定情報（キャリア本数）に基づいて、上記ＦＦＴ回路７７での周波数解析結果がマルチキャリアかシングルキャリアかを判定する。この判定結果はレーダ波検出回路７８に供給される。
【００５１】
レーダ波検出回路７８は、上記信号強度判定回路７６での判定結果に基づいて、受信信号のパルス幅を把握することができる。そしてレーダ波検出回路７８は、上記受信信号のパルス幅が適切であれば、同期検出回路６２の同期検出結果や上記キャリア判定回路７５のキャリア判定結果に基づいてレーダ波検出を行う。この検出結果は、インタフェース８を介してＭＡＣ２に伝達される。
【００５２】
制御部９は、各ブロックを動作させるための電源、或いはクロック信号供給の有無を制御することができる。具体的には、受信部６を動作をさせないで、レーダ検出のみ行う場合には、受信部６において、ＦＩＲフィルタ６１、及び同期検出回路６２以外への電源電圧の供給、或いはクロック信号の供給を停止させることで消費電力を低減させることができる。また、逆にレーダ検出を行わない場合は、レーダ検出部７への電源電圧の供給、或いはクロック信号の供給を停止させることによって、消費電力を低減させることができる。
【００５３】
図３には、上記信号強度判定回路７６の構成例が示される。
【００５４】
図３に示されるように上記信号強度判定回路７６は、複数の遅延回路（Ｄ）３１、加算器３４、除算器３２、及び比較器３３を含む。
【００５５】
上記複数の遅延回路３１は、互いに直列接続されており、上記受信信号の強度を示すＲＳＳＩ信号を遅延する。上記、複数の遅延回路３１の出力信号は、加算器３４に供給され、そこで加算されるようになっている。上記加算器３４での加算結果は、後段の除算器３２に供給され、そこで、上記複数の遅延回路３１の数（これを「Ｍ」で示す）で除算されることによってノイズの除去が行われ、レーダ波の検出精度の向上が図られる。
【００５６】
比較器３３は、上記除算器３２の出力信号と、レジスタ７１の出力値（閾値）との比較が行われる。この比較は、受信信号のパルス幅測定のため、レジスタ７２の出力信号による所定時間経過後に再び行われる。比較器３３での比較結果はレーダ波検出回路７８へ伝達される。
【００５７】
図４には、上記キャリア判定回路７５の構成例が示される。
【００５８】
図４に示されるように上記キャリア判定回路７５は、電力計算回路４１、複数のデータ保持部４２、平均値計算回路４３、複数の減算回路４５、及びキャリア判定回路４６を含む。
【００５９】
上記電力計算回路４１は、上記ＦＦＴ回路７７での高速フーリエ変換処理によって得られた周波数軸情報のデータX[k]から各キャリアの電力を求める。ここで、周波数軸情報のデータＩ（実数）成分、Ｑ（虚数）成分をそれぞれi[k],q[k]とすると、上記周波数軸情報のデータX[k]は、X[k]＝i[k]＋jq[k]と表せる。また、その電力P[k]を、P[k]＝(i[k])2＋(q[k])2とする。電力計算回路４１の電力計算結果は、後段のデータ保持部４２にキャリア毎に保持される。
【００６０】
平均値計算回路４３は、データ保持部４２の出力データの平均を求める。この平均値をAveとすると、平均値Aveは次式によって示される。
【００６１】
【数３】
2008005115.tif 000005
【００６２】
上記複数の減算回路４５は、上記複数のデータ保持部４２の出力データから、上記平均値計算回路４３で得られた平均値を差し引くことにより偏差を求める。この偏差をD[k]とすると、偏差D[k]は次式によって示される。
【００６３】
【数４】
2008005115.tif 000006
【００６４】
ＩＥＥＥ８０２．１１ａのＯＦＤＭ信号はマルチキャリアの信号であり、それを周波数軸上で表すと、図５（Ａ）のようになる。レーダ波はパルス信号であり、それを周波数軸上で表すと、図５（Ｂ）に示されるようにシングルキャリアの信号となる。また、それは整形された波形とは限らず、ＩＥＥＥ８０２．１１ａで使用する中心周波数（ＤＣ）と必ずしも同一ではないため、図５（Ｃ）に示されるように、中心周波数（ＤＣ）からずれた位置に現れる場合も考えられる。従って、キャリア判定回路４６においては、減算回路４５の出力である偏差が、閾値（「Ｄ」で示す）より大きい場合（D[K]>D）は、そのキャリアに信号があるものとされ、その場合に、キャリアの数と、レジスタ７３に設定された値（キャリア数）とが比較されることで、受信信号がマルチキャリアの信号でるか、シングルキャリアの信号であるかの判定が行われる。その判定結果はレーダ波検出回路７８に伝達される。上記のようにレーダ波はシングルシングルキャリアの信号であるため、シングルシングルキャリアの信号を検出することによってレーダ波の検出が可能とされる。
【００６５】
図６には、上記構成による通信用ＬＳＩ９３における主要動作の流れが示される。
【００６６】
パケット検出待ち（６０１）の状態で信号強度判定回路７６において、ＲＳＳＩ信号の強度が、レジスタ７１に設定された閾値よりも大きいか否かの判別が行われる（６０２）。この判別において、ＲＳＳＩ信号の強度が、レジスタ７１に設定された閾値よりも大きい（Ｙｅｓ）と判断された場合には、レジスタ７２に設定された時間だけ待った後に（６０３）、ＲＳＳＩ信号の強度が、レジスタ７１に設定された閾値よりも小さいか否かの判別が行われる（６０４）。この判別において、ＲＳＳＩ信号の強度が、レジスタ７１に設定された閾値よりも小さくない（Ｎｏ）と判断された場合には、同期検出回路６２でのＩＥＥＥ８０２．１１ａ同期検出や、ＦＦＴ回路７７での高速フーリエ変換処理が行われ（６０５）、上記ＩＥＥＥ８０２．１１ａの同期が検出されたか否かの判別が行われる（６０６）。この判別において、ＩＥＥＥ８０２．１１ａの同期が検出された場合には、受信部６ではＩＥＥＥ８０２．１１ａの信号受信が行われ（６０７）、上記ステップ６０１のパケット待ちに遷移される。尚、上記ステップ６０２の判別において、ＲＳＳＩ信号の強度が、レジスタ７１に設定された閾値よりも大きくない（Ｎｏ）と判断された場合や、上記ステップ６０４の判別において、ＲＳＳＩ信号の強度が、レジスタ７１に設定された閾値よりも小さい（Ｙｅｓ）と判断された場合には、受信信号の強度不足や、パルス幅不足とされ、そのような受信信号ではレーダ波検出を精度良く行うことができないため、上記ステップ６０１のパケット待ちに遷移される。
【００６７】
上記ステップ６０６の判別において、ＩＥＥＥ８０２．１１ａの同期が検出されない場合には、キャリア判定回路７５において、ＦＦＴ回路７７の出力信号と、レジスタ７３の出力値との比較により、キャリア判定が行われる（６０８）。このキャリア判定において、マルチキャリアであると判定された場合には、受信部６においてマルチキャリアの受信が行われる（６０９）。しかし、上記ステップ６０８の判別において、シングルキャリアであると判定された場合には、レーダ波であると判定される（６１１）。この判定結果は、ＭＡＣ２に伝達される。このＭＡＣ２では、レーダ波検出回路７８でレーダ波が検出された場合には、ＣＰＵ９５の制御下で、現在の受信周波数が別の周波数チャネルに変更される。このように上記レーダ検出回路７８によりレーダ波が検出されなくなるまで、上記の処理が繰返されることによってレーダ波との干渉が回避される。
【００６８】
上記例によれば、以下の作用効果を得ることができる。
【００６９】
（１）ＩＥＥＥ８０２．１１ａで用いられている直交周波数分割多重伝送方式は、互いに直交する複数のキャリアを用いるディジタル変調方式であるため、受信信号を周波数軸情報に変換すると各キャリアで信号を検出することができる。一方、レーダ波は一般に単純なパルス波形であり、その受信信号を周波数軸情報に変換すると一つの周波数でピークをとる信号或いはＯＦＤＭ信号とは異なる帯域幅を持つ信号として検出される。このようにマルチキャリアの信号かシングルキャリアの信号かを判別することによりレーダ波検出を行うことができるので、例えばプリアンブルパターンが検出できないためにレーダ波の誤検出が行われるということは無くなる。また、検出されたパルスの相関をとることによってレーダ波を検出方式のように、長い時間の受信情報を必要としない。それによって、無線アクセスシステムにおける動的周波数制御のためのレーダ波検出の時間短縮、及びレーダ波検出の精度向上を達成することができる。
【００７０】
（２）ＩＥＥＥ８０２．１１ａプリアンブル信号の同期検出の判定を行うことで、ＩＥＥＥ８０２．１１ａの信号と、それ以外の信号との識別が可能となる。
【００７１】
（３）信号強度判定回路７６において、複数の遅延回路３１の出力信号は、加算器３４に供給され、そこで加算されるようになっている。上記加算器３４での加算結果は、後段の除算器３２に供給され、そこで、上記複数の遅延回路３１の数（これを「Ｍ」で示す）で除算されることにより、ノイズの除去が行われることからレーダ波の検出精度向上が図られる。
【００７２】
以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７３】
例えば、図２に示される構成では、キャリア判定にレジスタ７３の出力値を使用し、レーダ波判定に同期検出部６２の検出結果を使用したが、それを省略することができる。図７には、この場合のレーダ波検出部７の構成が示される。図７においてキャリア判定回路７５は、ＦＦＴ回路７７によって得られる周波数軸情報から受信信号がＯＦＤＭ信号などのマルチキャリアの信号であるか、あるいはレーダ波のシングルキャリアの信号であるかを判定する機能を有する。この判定結果は、レーダ波検出回路７８に伝達され、レーダ波検出に供される。かかる構成においても、受信信号に対してＦＦＴ処理を行い、その結果の各キャリアの平均及び偏差を求めて信号が存在するキャリア本数を判定し、マルチキャリアの信号かシングルキャリアの信号かを識別することでレーダ波を検出することができる。
【００７４】
また、図７においては、レーダ波判定に同期検出部６２の検出結果が使用されない。これにより、同期検出部６２がレーダ波判定に関与されないため、レーダ波判定期間において、ＦＦＴ回路６３に加えて同期検出部６２への電源電圧の供給やクロック信号の供給を停止することができ、それによってレーダ波判定期間における消費電力の更なる低下を図ることができる。
【００７５】
図８には、図７に示される構成を使用する場合の通信用ＬＳＩ９３における主要動作の流れが示される。図６に示される主要動作の流れと比較すると、ＩＥＥＥ８０２．１１ａの同期検出や、その検出結果の判定が省略されているため、その分、レーダ波検出部７での処理が軽減される。
【００７６】
また、図２に示される構成では、受信部６内のＦＦＴ回路６３と、レーダ検出部７内のＦＦＴ回路７７とが別個に設けられているが、受信部６での高速フーリエ変換処理と、レーダ検出部７での高速フーリエ変換処理とを、単一のＦＦＴ回路で実行するようにしても良い。そのようにすることで、通信用ＬＳＩ９３の回路規模の縮小を図ることができる。
【００７７】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である無線ＬＡＮ装置に適用した場合について説明したが、本発明はそれに限定されるものではなく、無線アクセスシステムに広く適用することができる。
【００７８】
本発明は、少なくとも無線アクセスを行うことを条件に適用することができる。
【図面の簡単な説明】
【００７９】
【図１】本発明にかかる無線アクセスシステムに適用される通信用ＬＳＩにおける主要部の構成例ブロック図である。
【図２】図１における主要部の詳細な構成例ブロック図である。
【図３】図２における主要部の詳細な構成例ブロック図である。
【図４】図２における主要部の詳細な構成例ブロック図である。
【図５】上記通信用ＬＳＩに取り込まれる受信信号の周波数領域での信号配置の説明図である。
【図６】上記通信用ＬＳＩにおける主要処理のフローチャートである。
【図７】図１における主要部の別の詳細な構成例ブロック図である。
【図８】図７に示される構成を採用した場合の主要処理のフローチャートである。
【図９】上記通信用ＬＳＩを含む無線ＬＡＮ装置の構成例ブロック図である。
【符号の説明】
【００８０】
１  ベースバンドモデム
２  ＭＡＣ
３  ＡＤ変換器群
４  ＤＡ変換器群
５  送信部
６  受信部
７  レーダ波検出部
８  インタフェース部
９  制御部
１０  ＭＡＣ制御部
１１  インタフェース部
１２  レーダ波判定部
３１  遅延回路
３２  除算器
３３  比較器
３４  加算器
４１  電力計算回路
４２  遅延回路
４３  平均値計算回路
４５  減算回路
６１  ＦＩＲフィルタ
６２  同期検出回路
６３  高速フーリエ変換回路
７１，７２，７３  レジスタ
７５  キャリア判定回路
７６  信号強度判定回路
７７  高速フーリエ変換回路
７８  レーダ波検出回路
９１  アンテナ
９２  高周波部
９３  通信用ＬＳＩ
９４  ＤＴＣＰ回路
９５  ＣＰＵ
９６  インタフェース
９７  周辺回路
【図１】
2008005115.tif 000007
【図２】
2008005115.tif 000008
【図３】
2008005115.tif 000009
【図４】
2008005115.tif 000010
【図５】
2008005115.tif 000011
【図６】
2008005115.tif 000012
【図７】
2008005115.tif 000013
【図８】
2008005115.tif 000014
【図９】
2008005115.tif 000015