(57)【要約】【課題】組電池を構成する単電池の電圧検出を簡素な回路構成で行えるようにする。【解決手段】複数の単電池１ａ，１ｂ，１ｃ，１ｄを直列に接続した組電池１の各単電池にコンデンサ２ａ，２ｂ，２ｃ，２ｄを並列に接続して、各コンデンサの電圧を電圧検出用素子ＳＤに順次に入力させて検出する組電池用電圧検出装置において、各コンデンサ夫々の電圧を順次に電圧検出用素子ＳＤに入力させるために、各コンデンサの高電位側を電圧検出用素子ＳＤの入力端子に接続するかあるいはグラウンド側に接続するかを切換えるコンデンサ側スイッチ装置５ａ，５ｂ，５ｃ，５ｄとグラウンド接続用スイッチ装置とが備えられ、コンデンサ側スイッチ装置をＮチャンネル接合型ＦＥＴ２１で構成することで、コンデンサ側スイッチ装置の開閉を制御するスイッチ制御素子の信号出力回路を利用して前記グラウンド接続用スイッチ装置を構成する。【選択図】図１
2008196869.tif 000002
【特許請求の範囲】
【請求項１】
複数の単電池を直列に接続した組電池における各単電池に対して並列に接続されるコンデンサと、
前記各単電池の正極側と前記コンデンサの夫々との間の配線の途中に配置されてその配線の通電を入り切りする複数の電池側スイッチ装置と、
直列に接続されている複数の前記コンデンサの夫々に対応して、前記コンデンサの夫々の高電位側から電圧検出用素子の入力端子に向かう電圧検出用の配線の途中に配置されてその配線の通電を入り切りする複数のコンデンサ側スイッチ装置と、
前記電圧検出用の配線を前記組電池全体の負極側に接続するグラウンド接続用の配線の途中に配置されてその配線の通電を入り切りする複数のグラウンド接続用スイッチ装置と、
前記電池側スイッチ装置，前記コンデンサ側スイッチ装置及び前記グラウンド接続用スイッチ装置の開閉を制御するスイッチ制御素子とが備えられ、
前記スイッチ制御素子は、前記電池側スイッチ装置を閉じ状態として複数の前記コンデンサに充電した後に前記電池側スイッチ装置を開き状態に切換え、その後、充電された前記コンデンサの夫々の保持電圧を前記入力端子へ入力させるように前記コンデンサ側スイッチ装置及び前記グラウンド接続用スイッチ装置を開閉制御するように構成されている組電池用電圧検出装置であって、
前記スイッチ制御素子は、
それの信号出力端子から前記コンデンサ側スイッチ装置へ開閉制御信号を出力するための信号出力回路として、
前記信号出力端子から電源側への配線の途中に配置されてその配線の通電を入り切りする電源側スイッチング素子と、前記信号出力端子からグラウンドへの配線の途中に配置されてその配線の通電を入り切りするグラウンド側スイッチング素子とが、いずれか一方のみを開き状態とする状態と双方を開き状態とする状態とに切換え可能な第１信号出力回路と、
前記信号出力端子からグラウンドへの配線の途中に配置されてその配線の通電を入り切りするグラウンド側スイッチング素子が備えられた第２信号出力回路とが内蔵され、
前記コンデンサ側スイッチ装置は、ドレイン端子が前記コンデンサ側に接続され且つソース端子が前記入力端子側に接続されたＮチャンネル接合型ＦＥＴと、そのＮチャンネル接合型ＦＥＴのゲート端子と前記ソース端子との間に接続されたバイアス用抵抗とが備えられ、前記Ｎチャンネル接合型ＦＥＴのゲート端子が前記第２信号出力回路の前記信号出力端子に接続され且つ前記Ｎチャンネル接合型ＦＥＴのソース端子が前記第１信号出力回路の前記信号出力端子に接続されて構成され、
前記グラウンド接続用スイッチ装置は、前記スイッチ制御素子に内蔵されている前記第１信号出力回路の前記グラウンド側スイッチング素子にて構成され、
前記スイッチ制御素子は、前記第１信号出力回路の前記電源側スイッチング素子及び前記第２信号出力回路の前記グラウンド側スイッチング素子を閉じ状態として、前記コンデンサ側スイッチ装置を開き状態とするように構成されている組電池用電圧検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の単電池を直列に接続した組電池における各単電池に対して並列に接続されるコンデンサと、前記各単電池の正極側と前記コンデンサの夫々との間の配線の途中に配置されてその配線の通電を入り切りする複数の電池側スイッチ装置と、直列に接続されている複数の前記コンデンサの夫々に対応して、前記コンデンサの夫々の高電位側から電圧検出用素子の入力端子に向かう電圧検出用の配線の途中に配置されてその配線の通電を入り切りする複数のコンデンサ側スイッチ装置と、前記電圧検出用の配線を前記組電池全体の負極側に接続するグラウンド接続用の配線の途中に配置されてその配線の通電を入り切りする複数のグラウンド接続用スイッチ装置と、前記電池側スイッチ装置，前記コンデンサ側スイッチ装置及び前記グラウンド接続用スイッチ装置の開閉を制御するスイッチ制御素子とが備えられ、前記スイッチ制御素子は、前記電池側スイッチ装置を閉じ状態として複数の前記コンデンサに充電した後に前記電池側スイッチ装置を開き状態に切換え、その後、充電された前記コンデンサの夫々の保持電圧を前記入力端子へ入力させるように前記コンデンサ側スイッチ装置及び前記グラウンド接続用スイッチ装置を開閉制御するように構成されている組電池用電圧検出装置に関する。
【背景技術】
【０００２】
かかる組電池用電圧検出装置は、組電池を構成する各単電池の動作状態を監視する等のために、各単電池の電池電圧を個別に検出するための装置である。
かかる装置としては、従来、例えば下記特許文献１に記載のような回路構成が提案されている。
下記特許文献１に記載の電圧検出回路は、図５に示すように、組電池１００として４個の単電池１００ａ，１００ｂ，１００ｃ，１００ｄを直列に接続して構成した場合を例示して説明すると、各単電池１００ａ，１００ｂ，１００ｃ，１００ｄの夫々と並列に４個のコンデンサ１０１，１０２，１０３，１０４を接続している。
４個の単電池１００ａ，１００ｂ，１００ｃ，１００ｄは直列に接続されているので、４個のコンデンサ１０１，１０２，１０３，１０４も直列に接続されていることになる。
各単電池１００ａ，１００ｂ，１００ｃ，１００ｄの正極側とコンデンサ１０１，１０２，１０３，１０４の夫々との間の配線の途中にはスイッチ１０５，１０６，１０７，１０８が配置され、直列に接続されている４個のコンデンサ１０１，１０２，１０３，１０４の夫々に対応して、コンデンサ１０１，１０２，１０３の夫々の高電位側から電圧検出用素子の入力端子に向かう電圧検出用の配線の途中にスイッチ１０９，１１０，１１１が配置されている。
更に、前記電圧検出用の配線を組電池１００全体の負極側（すなわち、最も低電位側に位置する単電池１００ｄの負極側）に接続する配線の途中にスイッチ１１２，１１３，１１４が配置されている。この組電池１００全体としての負極側はグラウンドに相当するものであり、前記電圧検出用素子のグラウンド端子へも接続されている。
尚、図５の回路では、コンデンサ１０４の高電位側が電圧検出用素子に直接接続されていても問題ないのでスイッチを省略している。
又、前記電圧検出用素子として、Ａ／Ｄコンバータを内蔵したマイクロプロセッサ１１５を例示している。
【０００３】
図５の回路においては、各スイッチの開閉制御はマイクロプロセッサ１１５が行う。
各単電池１００ａ，１００ｂ，１００ｃ，１００ｄの電圧検出の手順を概略的に説明すると、全てのスイッチが開き状態（オフ状態）となっている状態から、電圧検出のためのシーケンスが開始されると、先ず、スイッチ１０５，１０６，１０７，１０８を閉じ状態（オン状態）とする。
これによって、コンデンサ１０１，１０２，１０３，１０４が、夫々対応している単電池１００ａ，１００ｂ，１００ｃ，１００ｄの電池電圧によって充電される。
この充電の完了後にスイッチ１０５，１０６，１０７，１０８を開き状態とすると、各コンデンサ１０１，１０２，１０３，１０４に電池電圧に相当する電圧が保持される。
【０００４】
この時点で、入力端子「Ａ／Ｄ１」には単電池１００ｄの電池電圧を保持しているコンデンサ１０４の保持電圧が入力され、単電池１００ｄの電池電圧を検出できる。
次ぎに、スイッチ１１４を閉じ状態に切換えてコンデンサ１０３の低電位側をグラウンドに接続すると共にコンデンサ１０４を放電させる。
この状態でスイッチ１１１を閉じ状態とすると、入力端子「Ａ／Ｄ２」には単電池１００ｃの電池電圧を保持しているコンデンサ１０３の保持電圧が入力され、単電池１００ｃの電池電圧を検出できる。
以後、同様に、スイッチ１０９，１１０，１１２，１１３の開閉を制御して、コンデンサ１０１，１０２の保持電圧を入力端子「Ａ／Ｄ３」，「Ａ／Ｄ４」に順次に入力させる。
【０００５】
このようにして各単電池１００ａ，１００ｂ，１００ｃ，１００ｄの電圧検出を行うことで、マイクロプロセッサ１１５では各単電池１００ａ，１００ｂ，１００ｃ，１００ｄの電池電圧を検出タイミングを順次にずらせて検出するものの、検出する電圧値自体は同時に各単電池１００ａ，１００ｂ，１００ｃ，１００ｄから出力されたものであるので、検出時間のずれによる誤差が発生しない。
更には、マイクロプロセッサ１１５の入力端子にかかる電圧は、各単電池１００ａ，１００ｂ，１００ｃ，１００ｄの個別の電圧であるので、単電池の個数が多数であっても入力端子にかかる電圧は低く、入力端子の耐電圧特性をそれほど考慮する必要がないと共に電圧検出の分解能を高くできるものとなっている。
【特許文献１】特開２００１−５６３５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記従来構成では、各単電池の電池電圧の検出のために多くのスイッチ装置が必要となり、特に多数の単電池を直列に接続して組電池を構成する場合には、その組電池を構成する各単電池の電圧を測定するための装置構成が複雑化してしまう。
本発明は、かかる実情に鑑みてなされたものであって、その目的は、組電池を構成する単電池の電圧検出を簡素な回路構成で行えるようにする点にある。
【課題を解決するための手段】
【０００７】
本出願の第１の発明は、複数の単電池を直列に接続した組電池における各単電池に対して並列に接続されるコンデンサと、前記各単電池の正極側と前記コンデンサの夫々との間の配線の途中に配置されてその配線の通電を入り切りする複数の電池側スイッチ装置と、直列に接続されている複数の前記コンデンサの夫々に対応して、前記コンデンサの夫々の高電位側から電圧検出用素子の入力端子に向かう電圧検出用の配線の途中に配置されてその配線の通電を入り切りする複数のコンデンサ側スイッチ装置と、前記電圧検出用の配線を前記組電池全体の負極側に接続するグラウンド接続用の配線の途中に配置されてその配線の通電を入り切りする複数のグラウンド接続用スイッチ装置と、前記電池側スイッチ装置，前記コンデンサ側スイッチ装置及び前記グラウンド接続用スイッチ装置の開閉を制御するスイッチ制御素子とが備えられ、前記スイッチ制御素子は、前記電池側スイッチ装置を閉じ状態として複数の前記コンデンサに充電した後に前記電池側スイッチ装置を開き状態に切換え、その後、充電された前記コンデンサの夫々の保持電圧を前記入力端子へ入力させるように前記コンデンサ側スイッチ装置及び前記グラウンド接続用スイッチ装置を開閉制御するように構成されている組電池用電圧検出装置であって、前記スイッチ制御素子は、それの信号出力端子から前記コンデンサ側スイッチ装置へ開閉制御信号を出力するための信号出力回路として、前記信号出力端子から電源側への配線の途中に配置されてその配線の通電を入り切りする電源側スイッチング素子と、前記信号出力端子からグラウンドへの配線の途中に配置されてその配線の通電を入り切りするグラウンド側スイッチング素子とが、いずれか一方のみを開き状態とする状態と双方を開き状態とする状態とに切換え可能な第１信号出力回路と、前記信号出力端子からグラウンドへの配線の途中に配置されてその配線の通電を入り切りするグラウンド側スイッチング素子が備えられた第２信号出力回路とが内蔵され、前記コンデンサ側スイッチ装置は、ドレイン端子が前記コンデンサ側に接続され且つソース端子が前記入力端子側に接続されたＮチャンネル接合型ＦＥＴと、そのＮチャンネル接合型ＦＥＴのゲート端子と前記ソース端子との間に接続されたバイアス用抵抗とが備えられ、前記Ｎチャンネル接合型ＦＥＴのゲート端子が前記第２信号出力回路の前記信号出力端子に接続され且つ前記Ｎチャンネル接合型ＦＥＴのソース端子が前記第１信号出力回路の前記信号出力端子に接続されて構成され、前記グラウンド接続用スイッチ装置は、前記スイッチ制御素子に内蔵されている前記第１信号出力回路の前記グラウンド側スイッチング素子にて構成され、前記スイッチ制御素子は、前記第１信号出力回路の前記電源側スイッチング素子及び前記第２信号出力回路の前記グラウンド側スイッチング素子を閉じ状態として、前記コンデンサ側スイッチ装置を開き状態とするように構成されている。
【０００８】
すなわち、各スイッチ装置の開閉を制御するスイッチ制御素子に内蔵されている信号出力回路を、コンデンサ側スイッチ装置に対する制御機能と共に、グラウンド接続用スイッチ装置自体として機能させている。
このようなスイッチ制御素子は、一般には、パラレルデータ出力ポートを備えたマイクロプロセッサ（いわゆる、マイコン）を利用できる。
このような回路構成によるスイッチ装置の開閉制御を図４を参照して説明する。
図４では、各単電池に充電される複数のコンデンサのうちの１つについて、そのコンデンサに対応するコンデンサ側スイッチ装置とグラウンド接続用スイッチ装置とをスイッチ制御素子との関係で、どのように構成するかを示している。
【０００９】
図４において、スイッチ制御素子７０には、信号出力端子Ｐ１に対応する信号出力回路として第１信号出力回路Ｃ１が備えられ、信号出力端子Ｐ２に対応する信号出力回路として第２信号出力回路Ｃ２が備えられている。
第１信号出力回路Ｃ１は、信号出力端子Ｐ１から電源（Ｖｃｃ）側への配線の途中に配置される電源側スイッチング素子７１と、信号出力端子Ｐ１からグラウンドへの配線の途中に配置されるグラウンド側スイッチング素子７２とが備えられ、第２信号出力回路Ｃ２は、信号出力端子Ｐ２からグラウンドへの配線の途中に配置されるグラウンド側スイッチング素子７３が備えられている。
【００１０】
第１信号出力回路Ｃ１の電源側スイッチング素子７１とグラウンド側スイッチング素子７２とは、いずれか一方のみを開き状態とする状態と双方を開き状態とする状態とに切換え可能となっている。
このような切換え操作は、いわゆる３ステート出力という形態で実現される。
第２信号出力回路Ｃ２は、第１信号出力回路Ｃ１の電源側スイッチング素子７１を不要とした構成となっており、オープンドレインあるいはオープンコレクタ等の回路構成で実現できるものであるが、もちろん、第１信号出力回路Ｃ１と全く同じ回路構成であっても良い。
【００１１】
コンデンサ側スイッチ装置７４は、Ｎチャンネル接合型ＦＥＴ７４ａとバイアス用抵抗７４ｂとを備えて構成されている。
Ｎチャンネル接合型ＦＥＴ７４ａのドレイン端子は、単電池にて充電されるコンデンサ７５側に接続され、ソース端子は電圧検出用素子の入力端子側に接続される。
Ｎチャンネル接合型ＦＥＴ７４ａのソース端子は、更に、第１信号出力回路Ｃ１の信号出力端子Ｐ１に接続され、Ｎチャンネル接合型ＦＥＴ７４ａのゲート端子は第２信号出力回路Ｃ２の信号出力端子Ｐ２に接続されている。
【００１２】
上記構成のコンデンサ側スイッチ装置７４では、Ｎチャンネル接合型ＦＥＴ７４ａのソース端子とゲート端子との間に接続されているバイアス用抵抗７４ｂに、ソース端子側からゲート端子側へ電流を流すことによって発生するバイアス電圧で、ドレイン端子とソース端子との間の通電を阻止する。このバイアス電圧がかからない状態ではその通電が許容される。
【００１３】
上記のような回路構成をとる組電池用電圧検出装置では、従来技術の説明においても記載したように、コンデンサの夫々の低電位側を組電池全体の負極側（すなわち、グラウンド）に接続し且つ高電位側を電圧検出用素子の入力端子へ接続する操作を、複数のコンデンサについて、低電位側から高電位側へと順次に繰り返すよう制御する。
複数のコンデンサは直列に接続されているので、あるコンデンサの高電位側というのは、そのコンデンサよりも高電位側に接続されているコンデンサの低電位側ということになるので、隣り合うコンデンサの接続点からは、前記入力端子へ向かう経路とグラウンドへ向かう経路とを切換える必要があり、更に、前記入力端子に直列接続された複数のコンデンサからの高電圧がかかってしまうの回避するために、前記入力端子に１つの単電池（すなわち、１つのコンデンサ）の電圧が現れる状況となるまでは、その接続点と前記入力端子との間を遮断しておく必要がある。
【００１４】
電池側スイッチ装置の開閉によって複数のコンデンサに充電するまでの動作は上記の従来技術での説明と共通するので省略するものとして、上記ような電流経路の切換えを行ってコンデンサの電圧を検出する過程を図４に基づいて説明する。
先ず、コンデンサ７５の電圧を検出するタイミングとなるまでは、コンデンサ側スイッチ装置７４は開き状態（オフ状態）としておく。
コンデンサ側スイッチ装置７４を開き状態（オフ状態）とするには、電源側スイッチング素子７１及びグラウンド側スイッチング素子７３を閉じ状態（オン状態）とする。
【００１５】
次ぎに、コンデンサ７５と低電位側で隣接するコンデンサの電圧検出が完了して、コンデンサ７５の電圧検出を行うときは、コンデンサ側スイッチ装置７４を閉じ状態（オン状態）に切換える。
このためには、電源側スイッチング素子７１及びグラウンド側スイッチング素子７３を開き状態（オフ状態）に切換える。
Ｎチャンネル接合型ＦＥＴ７４ａのソース端子は第１信号出力回路Ｃ１の信号出力端子Ｐ１へも接続されているので、コンデンサ７５の電圧を検出しているときには、第１信号出力回路Ｃ１が干渉してしまうのを避ける必要があるが、コンデンサ側スイッチ装置７４にＮチャンネル接合型ＦＥＴ７４ａを使用することで、コンデンサ側スイッチ装置７４を閉じ状態（オン状態）とするための制御状態が第１信号出力回路Ｃ１がコンデンサ７５の電圧検出に干渉するのを回避できる状態となっているのである。
【００１６】
更に、コンデンサ７５の電圧検出が終了して、コンデンサ７５と高電位側で隣接するコンデンサの電圧検出に移行するときは、次ぎに電圧検出の対象となるコンデンサの低電位側すなわち電圧検出が完了したコンデンサ７５の高電位側をグラウンドに接続する。
このためには、第１信号出力回路Ｃ１のグラウンド側スイッチング素子７２を閉じ状態（オン状態）に切換える。
これは、スイッチ制御素子７０に内蔵される第１信号出力回路Ｃ１を、グラウンド接続用スイッチ装置としても機能させていることになる。
【発明の効果】
【００１７】
上記第１の発明によれば、コンデンサの電圧検出を行うために必要となるコンデンサ側スイッチ装置やグラウンド接続用スイッチ装置、更には、それらの制御のための回路を構成するについて、スイッチ制御素子の信号出力回路におけるコンデンサ側スイッチ装置の制御のための回路部分をグラウンド接続用スイッチ装置としても利用して、スイッチ装置を制御するスイッチ制御素子であれば一般的に備えられている信号出力回路を有効利用することで、組電池を構成する単電池の電圧検出を簡素な回路構成で行えるものとなった。
更には、グラウンド接続用スイッチ装置を、コンデンサ側スイッチ装置を挟んでコンデンサと反対側に配置する位置関係となるので、グラウンド接続用スイッチ装置にコンデンサの高電圧がかかってしまうのを回避でき、グラウンド接続用スイッチ装置として機能させる第１信号出力回路のグランド側スイッチング素子の耐圧特性も特に考慮する必要がない。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の組電池用電圧検出装置の実施の形態を図面に基づいて説明する。
図１は、組電池１と組電池用電圧検出装置ＶＳとを回路的に接続した状態の回路構成を示している。
組電池１は複数の単電池１ａ，１ｂ，１ｃ，１ｄを直列に接続して構成したものであり、本実施の形態では、説明の便宜上、４個の単電池１ａ，１ｂ，１ｃ，１ｄを直列に接続した場合を例示して説明する。但し、実際には、もっと多数の単電池を直列に接続して組電池を構成している。単電池１ａ，１ｂ，１ｃ，１ｄは二次電池の１例であるリチウムイオン電池であるが、このような二次電池に限らず各種の組電池に本発明を適用できる。
【００１９】
組電池用電圧検出装置ＶＳは、各単電池１ａ，１ｂ，１ｃ，１ｄに対してコンデンサ２ａ，２ｂ，２ｃ，２ｄを並列に接続して、各単電池１ａ，１ｂ，１ｃ，１ｄの電池電圧で夫々に対応するコンデンサ２ａ，２ｂ，２ｃ，２ｄを充電し、充電を完了したコンデンサ２ａ，２ｂ，２ｃ，２ｄの電圧を順次に検出して行く形態をとる。
各単電池１ａ，１ｂ，１ｃ，１ｄの正極側とコンデンサ２ａ，２ｂ，２ｃ，２ｄの夫々との配線の途中箇所には、その配線の通電を入り切りして、各単電池１ａ，１ｂ，１ｃ，１ｄで夫々が対応するコンデンサ２ａ，２ｂ，２ｃ，２ｄを充電するか否かを切換える複数（４個）の電池側スイッチ装置３ａ，３ｂ，３ｃ，３ｄが配置されている。
本実施の形態では、この電池側スイッチ装置３ａ，３ｂ，３ｃ，３ｄはアナログスイッチにて構成されている。
【００２０】
各コンデンサ２ａ，２ｂ，２ｃ，２ｄの電圧はその電圧を検出するための回路素子へ入力されて検出されるのであるが、本実施の形態ではこの電圧検出用素子ＳＤとしてマイクロプロセッサ４を備えている。
本実施の形態のマイクロプロセッサ４は、メモリやＡ／Ｄコンバータ等の周辺回路をも内蔵した、いわゆるワンチップマイコンと称されるものである。
【００２１】
マイクロプロセッサ４における電圧検出用の入力端子４ａ，４ｂ，４ｃ，４ｄは、図１において「Ａ／Ｄ１」，「Ａ／Ｄ２」，「Ａ／Ｄ３」及び「Ａ／Ｄ４」として示す４つの入力端子であり、この端子はマイクロプロセッサ４に内蔵されているＡ／Ｄコンバータの入力端子となっている。
各コンデンサ２ａ，２ｂ，２ｃ，２ｄの夫々の高電位側から入力端子４ａ，４ｂ，４ｃ，４ｄに向かう電圧検出用の配線ＳＣの途中箇所には、その配線ＳＣの通電を入り切りする複数（４個）のコンデンサ側スイッチ装置５ａ，５ｂ，５ｃ，５ｄが、直列に接続されている複数（４個）のコンデンサ２ａ，２ｂ，２ｃ，２ｄの夫々に対応して配置されている。
【００２２】
このコンデンサ側スイッチ装置５ａ，５ｂ，５ｃ，５ｄは、Ｎチャンネル接合型ＦＥＴ２１と、Ｎチャンネル接合型ＦＥＴ２１のゲート端子（図１中で、「Ｇ」と表示）とソース端子（図１中で、「Ｓ」と表示）との間に接続されたバイアス用抵抗２２とが備えられて構成されている。
Ｎチャンネル接合型ＦＥＴ２１は、それのドレイン端子（図１中で、「Ｄ」と表示）がコンデンサ２ａ，２ｂ，２ｃ，２ｄ側に接続され、ソース端子が前記入力端子４ａ，４ｂ，４ｃ，４ｄ側に接続され、更に、ゲート端子はマイクロプロセッサ４の信号出力端子１１ａ，１１ｂ，１１ｃ，１１ｄに接続されている。
バイアス用抵抗２２の両端電圧によって切換えられるＮチャンネル接合型ＦＥＴ２１の閉じ状態（オン状態）と開き状態（オフ状態）とが、そのままコンデンサ側スイッチ装置５ａ，５ｂ，５ｃ，５ｄの閉じ状態（オン状態）及び開き状態（オフ状態）に対応している。
【００２３】
マイクロプロセッサ４の電圧検出用の入力端子４ａ，４ｂ，４ｃ，４ｄからの入力電圧をＡ／Ｄ変換するＡ／Ｄコンバータは、マイクロプロセッサ４のグラウンド端子（図１中において、「ＧＮＤ」と表記）の電位を基準として、そのグラウンド端子と入力端子４ａ，４ｂ，４ｃ，４ｄとの間の電位差をデジタルデータに変換する。
尚、図示を省略するが、入力端子４ａ，４ｂ，４ｃ，４ｄには、規定範囲外の電圧入力を阻止するための保護ダイオードが接続されている。
マイクロプロセッサ４のグラウンド端子は、組電池１全体の負極側、すなわち、最も低電位側の単電池１ｄの負極側に接続され、この位置の電位が回路全体の基準の電位となる。
以下、電池１全体の負極側を、便宜上、基準の電位を指すものとして「グラウンド」と称する。
【００２４】
上記のような配線形態となっている電圧検出用の配線ＳＣには、その配線ＳＣをグラウンドに接続するグラウンド接続用の配線ＧＣが接続されている。
グラウンド接続用の配線ＧＣは、マイクロプロセッサ４に内蔵されている信号出力回路を利用している。
マイクロプロセッサ４には、いわゆるパラレルデータ出力ポートを構成するために、信号出力端子とその信号出力端子の出力状態を決定付ける信号出力回路とが備えられている。
本実施の形態では、この信号出力回路として、信号出力端子１２ａ，１２ｂ，１２ｃ，１２ｄから電源側（図１中において、「Ｖｃｃ」と表記）への配線の途中に配置されてその配線の通電を入り切りする電源側スイッチング素子１３ａ，１４ａ，１５ａ，１６ａと、信号出力端子１２ａ，１２ｂ，１２ｃ，１２ｄからグラウンド（図１中において、「ＧＮＤ」と表記）への配線の途中に配置されてその配線の通電を入り切りするグラウンド側スイッチング素子１３ｂ，１４ｂ，１５ｂ，１６ｂとが備えられている第１信号出力回路１３，１４，１５，１６と、信号出力端子１１ａ，１１ｂ，１１ｃ，１１ｄからグラウンドへの配線の途中に配置されてその配線の通電を入り切りするグラウンド側スイッチング素子１７ａ，１８ａ，１９ａ，２０ａが備えられた第２信号出力回路１７，１８，１９，２０とが内蔵されている。
【００２５】
これらの信号出力回路のうち、第１信号出力回路１３，１４，１５，１６における信号出力端子１２ａ，１２ｂ，１２ｃ，１２ｄからグラウンド側スイッチング素子１３ｂ，１４ｂ，１５ｂ，１６ｂを経てグラウンドに至る配線部分が上記のグラウンド接続用の配線ＧＣとして利用されており、第１信号出力回路１３，１４，１５，１６のグラウンド側スイッチング素子１３ｂ，１４ｂ，１５ｂ，１６ｂは、グラウンド接続用の配線ＧＣの途中箇所に配置されてその配線の通電を入り切りするグラウンド接続用スイッチ装置として機能する。
【００２６】
第１信号出力回路１３，１４，１５，１６は、電源側スイッチング素子１３ａ，１４ａ，１５ａ，１６ａとグラウンド側スイッチング素子１３ｂ，１４ｂ，１５ｂ，１６ｂとが、いずれか一方のみを開き状態（オフ状態）とする状態と双方を開き状態（オフ状態）とする状態とに切換え可能であり、これは、いわゆる３ステート出力のデータ出力ポートで実現されている。
第２信号出力回路１７，１８，１９，２０は、第１信号出力回路１３，１４，１５，１６から電源側への配線と電源側スイッチング素子１３ａ，１４ａ，１５ａ，１６ａを除いた構成となっているが、これは、いわゆるオープンドレインあるいはオープンコレクタの回路構成で実現できる。但し、一般に、マイクロプロセッサ４に内蔵されている信号出力回路の回路構成は全ての信号出力回路で共通となっている場合が多いが、そのような場合には、第１信号出力回路１３，１４，１５，１６の回路構成と同様の回路構成で、電源側スイッチング素子１３ａ，１４ａ，１５ａ，１６ａが常に開き状態（オフ状態）に維持されるように制御することで、第２信号出力回路１７，１８，１９，２０として機能させることができる。
【００２７】
上述のように、第２信号出力回路１７，１８，１９，２０の信号出力端子１１ａ，１１ｂ，１１ｃ，１１ｄは、Ｎチャンネル接合型ＦＥＴ２１のゲート端子に接続され、そのＮチャンネル接合型ＦＥＴ２１のソース端子は、第１信号出力回路１３，１４，１５，１６の信号出力端子１２ａ，１２ｂ，１２ｃ，１２ｄへも接続されている。
第１信号出力回路１３，１４，１５，１６の電源側スイッチング素子１３ａ，１４ａ，１５ａ，１６ａ及び第２信号出力回路１７，１８，１９，２０のグラウンド側スイッチング素子１７ａ，１８ａ，１９ａ，２０ａの双方を閉じ状態（オン状態）として、バイアス用抵抗２２にソース端子側からゲート端子側へ通電されることで、Ｎチャンネル接合型ＦＥＴ２１は開き状態（オフ状態）となり、バイアス用抵抗２２への通電を阻止することで閉じ状態（オン状態）となる。
従って、第１信号出力回路１３，１４，１５，１６及び第２信号出力回路１７，１８，１９，２０からなる信号出力回路は、コンデンサ側スイッチ装置５ａ，５ｂ，５ｃ，５ｄへ開閉制御信号を出力しており、コンデンサ側スイッチ装置５ａ，５ｂ，５ｃ，５ｄに対する制御機能と、前記グラウンド接続用スイッチ装置自体として動作する機能とを併せ持っている。
以上から、マイクロプロセッサ４は、上記の電圧検出用素子ＳＤとしての機能の他に、コンデンサ側スイッチ装置５ａ，５ｂ，５ｃ，５ｄ及び前記グラウンド接続用スイッチ装置、更には、後述のように電池側スイッチ装置３ａ，３ｂ，３ｃ，３ｄの開閉を制御するスイッチ制御素子ＣＤとしても機能する。
【００２８】
次ぎに、マイクロプロセッサ４による、電池側スイッチ装置３ａ，３ｂ，３ｃ，３ｄ、コンデンサ側スイッチ装置５ａ，５ｂ，５ｃ，５ｄ及び前記グラウンド接続用スイッチ装置（すなわち、グラウンド側スイッチング素子１３ｂ，１４ｂ，１５ｂ，１６ｂ）に対する開閉制御を、各単電池１ａ，１ｂ，１ｃ，１ｄの電圧検出の手順に沿って、図２に示すタイミングチャートによって説明する。
マイクロプロセッサ４の制御下での電圧検出の概要は、先ず第１段階として、電池側スイッチ装置３ａ，３ｂ，３ｃ，３ｄを閉じ状態（オン状態）として各コンデンサ２ａ，２ｂ，２ｃ，２ｄに充電した後に電池側スイッチ装置３ａ，３ｂ，３ｃ，３ｄを開き状態に切換えて、各単電池１ａ，１ｂ，１ｃ，１ｄの電圧を、対応する各コンデンサ２ａ，２ｂ，２ｃ，２ｄに保持させる。
次ぎに、第２段階として、充電された各コンデンサ２ａ，２ｂ，２ｃ，２ｄの夫々の保持電圧をマイクロプロセッサ４の電圧検出用の入力端子４ａ，４ｂ，４ｃ，４ｄへ入力させるようにコンデンサ側スイッチ装置５ａ，５ｂ，５ｃ，５ｄ及び前記グラウンド接続用スイッチ装置（グラウンド側スイッチング素子１３ｂ，１４ｂ，１５ｂ，１６ｂ）を開閉制御する。
より具体的には、コンデンサ２ａ，２ｂ，２ｃ，２ｄの夫々の低電位側を組電池全体の負極側（すなわち、グラウンド）に接続し且つ高電位側をマイクロプロセッサ４の電圧検出用の入力端子４ａ，４ｂ，４ｃ，４ｄへ接続する操作を、複数のコンデンサ２ａ，２ｂ，２ｃ，２ｄについて、低電位側から高電位側へと順次に繰り返す。
【００２９】
以下、図２に基づいて詳細に説明する。
マイクロプロセッサ４による制御信号である図２では、「ＨＣ」で示す出力信号は、電池側スイッチ装置３ａ，３ｂ，３ｃ，３ｄの開閉制御の信号であり、「Ｄ４」，「Ｄ３」，「Ｄ２」，「Ｄ１」で示す出力信号は、夫々、第１信号出力回路１３，１４，１５，１６の電源側スイッチング素子１３ａ，１４ａ，１５ａ，１６ａの開閉制御の信号であり、「Ｍ４」，「Ｍ３」，「Ｍ２」，「Ｍ１」で示す出力信号は、夫々、第１信号出力回路１３，１４，１５，１６のグラウンド側スイッチング素子１３ｂ，１４ｂ，１５ｂ，１６ｂの開閉制御の信号であり、「Ｇ４」，「Ｇ３」，「Ｇ２」，「Ｇ１」で示す出力信号は、夫々、第２信号出力回路１７，１８，１９，２０のグラウンド側スイッチング素子１７ａ，１８ａ，１９ａ，２０ａの開閉制御の信号である。
又、「Ａ／Ｄ４」，「Ａ／Ｄ３」，「Ａ／Ｄ２」，「Ａ／Ｄ１」は、それらの表記に対応する入力端子４ａ，４ｂ，４ｃ，４ｄでのデータの取込みタイミングを示している。
更に、図２のタイミングチャートでは、マイクロプロセッサ４の各出力信号について、「Ｈレベル」で各スイッチ装置等が閉じ状態（オン状態）、「Ｌレベル」で各スイッチ装置等が開き状態（オフ状態）となるように図示しており、更に、制御上の各タイミングを「１」〜「１０」の番号を上部に付して示している。
【００３０】
組電池１に対する電圧検出のシーケンスが開始される直前は、「Ｇ４」，「Ｇ３」，「Ｇ２」，「Ｇ１」の信号によってグラウンド側スイッチング素子１７ａ，１８ａ，１９ａ，２０ａが閉じ状態（オン状態）となっている他は、全て開き状態（オフ状態）となっている。
マイクロプロセッサ４は、電圧検出のシーケンスが開始されると、「１」のタイミングで、「Ｄ４」，「Ｄ３」，「Ｄ２」，「Ｄ１」の信号によって電源側スイッチング素子１３ａ，１４ａ，１５ａ，１６ａを閉じ状態（オン状態）とすると共に、「ＨＣ」の出力信号によって電池側スイッチ装置３ａ，３ｂ，３ｃ，３ｄを一斉に閉じ状態として、各単電池１ａ，１ｂ，１ｃ，１ｄの電池電圧で、夫々が対応するコンデンサ２ａ，２ｂ，２ｃ，２ｄを充電させる。このとき、各Ｎチャンネル接合型ＦＥＴ２１のゲート−ソース間に逆バイアスが印加されてＮチャンネル接合型ＦＥＴ２１すなわちコンデンサ側スイッチ装置５ａ，５ｂ，５ｃ，５ｄは開き状態（オフ状態）となっている。
【００３１】
この充電が完了した後、「２」のタイミングで電池側スイッチ装置３ａ，３ｂ，３ｃ，３ｄを開き状態（オフ状態）に切換え、コンデンサ２ａ，２ｂ，２ｃ，２ｄを各単電池１ａ，１ｂ，１ｃ，１ｄから切り離すと共に、「Ｄ１」及び「Ｇ１」の信号によって、電源側スイッチング素子１６ａ及びグラウンド側スイッチング素子２０ａを開き状態（オフ状態）とする。
これによってコンデンサ側スイッチ装置５ｄ（厳密には、コンデンサ側スイッチ装置５ｄのＮチャンネル接合型ＦＥＴ２１）が閉じ状態（オン状態）となり、マイクロプロセッサ４の「Ａ／Ｄ１」で示す入力端子４ｄにコンデンサ２ｄの電圧が入力され、マイクロプロセッサ４は、「２」のタイミングと「３」のタイミングとの間の期間内に、グラウンドと入力端子４ｂとの間の電圧（すなわち、単電池１ｄの電圧）をデジタルデータとして取込む。
【００３２】
この「Ａ／Ｄ１」でのデータの取込み時において、電源側スイッチング素子１６ａ及びグラウンド側スイッチング素子１６ｂがいずれも開き状態（オフ状態）となっており、入力端子４ｄが信号出力端子１２ｄと接続されていることで、入力端子４ｄが信号出力端子１２ｄから干渉を受けることはない。
これは、以降のコンデンサ２ａ，２ｂ，２ｃについての電圧検出においても同様である。
【００３３】
次ぎに、「Ｍ１」の出力信号によって、「３」のタイミングでグラウンド側スイッチング素子１６ｂを閉じ状態（オン状態）とする。
コンデンサ側スイッチ装置５ｄは閉じ状態（オン状態）を維持しているので、コンデンサ２ｃの低電位側がグラウンドに接続され、コンデンサ２ｄの電荷が放電される。
この後、「Ｄ２」及び「Ｇ２」の信号によって「４」のタイミングで電源側スイッチング素子１５ａ及びグラウンド側スイッチング素子１９ａを開き状態（オフ状態）とすることで、コンデンサ側スイッチ装置５ｃを閉じ状態（オン状態）とする。
これによって、マイクロプロセッサ４の「Ａ／Ｄ２」で示す入力端子４ｃにコンデンサ２ｃの高電位側が接続され、マイクロプロセッサ４は、「４」のタイミングと「５」のタイミングとの間の期間内に、グラウンドと入力端子４ｃとの間の電圧（すなわち、単電池１ｃの電圧）をデジタルデータとして取込む。
【００３４】
次ぎに、「Ｍ２」の出力信号によって、「５」のタイミングでグラウンド側スイッチング素子１５ｂを閉じ状態（オン状態）とする。
コンデンサ側スイッチ装置５ｃは閉じ状態（オン状態）を維持しているので、コンデンサ２ｂの低電位側がグラウンドに接続され、コンデンサ２ｃの電荷が放電される。
この後、「Ｄ３」及び「Ｇ３」の信号によって「６」のタイミングで電源側スイッチング素子１４ａ及びグラウンド側スイッチング素子１８ａを開き状態（オフ状態）とすることで、コンデンサ側スイッチ装置５ｂを閉じ状態（オン状態）とする。
これによって、マイクロプロセッサ４の「Ａ／Ｄ３」で示す入力端子４ｂにコンデンサ２ｂの高電位側が接続され、マイクロプロセッサ４は、「６」のタイミングと「７」のタイミングとの間の期間内に、グラウンドと入力端子４ｂとの間の電圧（すなわち、単電池１ｂの電圧）をデジタルデータとして取込む。
【００３５】
次ぎに、「Ｍ３」の出力信号によって、「７」のタイミングでグラウンド側スイッチング素子１４ｂを閉じ状態（オン状態）とする。
コンデンサ側スイッチ装置５ｂは閉じ状態（オン状態）を維持しているので、コンデンサ２ａの低電位側がグラウンドに接続され、コンデンサ２ｂの電荷が放電される。
この後、「Ｄ４」及び「Ｇ４」の信号によって「８」のタイミングで電源側スイッチング素子１３ａ及びグラウンド側スイッチング素子１７ａを開き状態（オフ状態）とすることで、コンデンサ側スイッチ装置５ａを閉じ状態（オン状態）とする。
これによって、マイクロプロセッサ４の「Ａ／Ｄ４」で示す入力端子４ａにコンデンサ２ａの高電位側が接続され、マイクロプロセッサ４は、「８」のタイミングと「９」のタイミングとの間の期間内に、グラウンドと入力端子４ａとの間の電圧（すなわち、単電池１ａの電圧）をデジタルデータとして取込む。
【００３６】
この後、「９」のタイミングで、「Ｍ４」の出力信号によってグラウンド側スイッチング素子１３ｂを閉じ状態（オン状態）としてコンデンサ２ａを放電させ、「１０」のタイミングで、「Ｇ４」，「Ｇ３」，「Ｇ２」，「Ｇ１」の信号によってグラウンド側スイッチング素子１７ａ，１８ａ，１９ａ，２０ａを閉じ状態（オン状態）とすると共に、その他は全て開き状態（オフ状態）として、電圧検出のシーケンスを終了する。
【００３７】
〔別実施形態〕
以下、本発明の別実施形態を列記する。
（１）上記実施の形態では、マイクロプロセッサ４における電圧検出用の入力端子４ａ，４ｂ，４ｃ，４ｄと信号出力端子１２ａ，１２ｂ，１２ｃ，１２ｄとは独立した端子として説明しているが、パラレルデータ出力ポートとＡ／Ｄコンバータの入力ポートとが１つの端子で兼用されている仕様のマイクロプロセッサ４を使用することで、図１に対応する図３で示すように、配線接続を更に簡素化できる。
図３の回路での電圧検出のための制御動作は上記実施の形態と全く同様である。
（２）上記実施の形態では、電池側スイッチ装置３ａ，３ｂ，３ｃ，３ｄとしてアナログスイッチを例示しているが、メカニカルスイッチ等の各種のスイッチ装置を利用できる。
【００３８】
（３）上記実施の形態では、Ａ／Ｄコンバータを内蔵したマイクロプロセッサ４を使用して、電圧検出用素子ＳＤとしての機能とスイッチ制御素子ＣＤとしての機能とをマイクロプロセッサ４で兼用させる場合を例示しているが、スイッチ制御素子ＣＤとして機能させるマイクロプロセッサ４とは別個に、電圧検出用素子ＳＤとしてのＡ／Ｄコンバータを備える構成としても良い。
（４）上記実施の形態では、コンデンサ２ａ，２ｂ，２ｃ，２ｄへの充電を同一のタイミングで行うように制御しているが、検出時間のばらつきによる測定誤差が許容範囲内でありさえすれば、コンデンサ２ａ，２ｂ，２ｃ，２ｄへの充電は必ずしも同一のタイミングでなくても良い。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態にかかる回路図
【図２】本発明の実施の形態にかかるタイミングチャート
【図３】本発明の別実施形態にかかる回路図
【図４】本発明の要部の動作を説明するための回路図
【図５】従来技術を説明するための回路図
【符号の説明】
【００４０】
１                      組電池
１ａ，１ｂ，１ｃ，１ｄ  単電池
２ａ，２ｂ，２ｃ，２ｄ  コンデンサ
３ａ，３ｂ，３ｃ，３ｄ  電池側スイッチ装置
５ａ，５ｂ，５ｃ，５ｄ  コンデンサ側スイッチ装置
１３，１４，１５，１６  第１信号出力回路
１７，１８，１９，２０  第２信号出力回路
２１                    Ｎチャンネル接合型ＦＥＴ
２２                    バイアス用抵抗
ＣＤ                    スイッチ制御素子
ＳＤ                    電圧検出用素子
【図１】
2008196869.tif 000003
【図２】
2008196869.tif 000004
【図３】
2008196869.tif 000005
【図４】
2008196869.tif 000006
【図５】
2008196869.tif 000007