(57)【要約】【課題】振幅変調を用いる通信において、データの復調を簡素な構成で高精度に行うことを可能としたデータ送受信システムを提供することである。【解決手段】本発明のデータ送受信システムでは、ＩＣカード１０側で伝送するデータの各ビットを平衡系列を用いて拡散している。そして、ＩＣカードリーダ・ライタ２０側で、ＩＣカード１０側で使用した平衡系列と受信した信号とを内部の乗算器において乗算している。これにより、振幅変調を用いる通信において、受信する信号中の直流分（振幅値）の寄与をゼロにできる。【選択図】図１
2008022118.tif 000002
【特許請求の範囲】
【請求項１】
第１の送受信ユニットと第２の送受信ユニットとの間でデータを送受信するデータ送受信システムにおいて、
前記第１の送受信ユニットは、
各成分の総和がゼロになる平衡系列を、伝送するデータの各ビットがとりうる値に変換した信号列を出力する平衡系列出力部と、
出力された各成分が変換値である信号列と、前記伝送するデータ信号列の各ビットとを演算する拡散処理部と、
演算結果の信号列が示す割合に搬送波の振幅を減少させる変調処理部、を有し、
前記第２の送受信ユニットは、
前記第１の送受信ユニットから受信したデータの各ビットに対して、符号化時に使用された平衡系列と同一の平衡系列を乗算するミキサと、
前記ミキサの出力を積分する積分器と、
積分結果の正負に応じて「０」および「１」のいずれかを復調結果として出力する判定部、を有することを特徴とするデータ送受信システム。
【請求項２】
第１の送受信ユニットと第２の送受信ユニットとの間でデータを送受信するデータ送受信システムにおいて、
前記第１の送受信ユニットは、
各成分の総和がゼロになる平衡系列を出力する平衡系列出力部と、
出力された平衡系列と、伝送するデータの各ビットを、平衡系列の各成分がとりうる値に変換した各変換値とを演算する拡散処理部と、
前記演算結果の信号列の各成分を、前記伝送するデータの各ビットがとりうる値に変換する変換部と、
変換結果の信号列が示す割合に搬送波の振幅を減少させる変調処理部、を有し、
前記第２の送受信ユニットは、
前記第１の送受信ユニットから受信したデータの各ビットに対して、符号化時に使用された平衡系列と同一の平衡系列を乗算するミキサと、
前記ミキサの出力を積分する積分器と、
積分結果の値の正負に応じて「０」および「１」のいずれかを復調結果として出力する判定部、を有する、ことを特徴とするデータ送受信システム。
【請求項３】
前記第１の送受信ユニットは、それぞれが互いに直交する複数の平衡系列を、ビットがとりうる値に変換した複数の信号列を記憶する平衡系列記憶部をさらに備え、
前記第１の送受信ユニットの平衡系列出力部は、前記平衡系列記憶部に格納されている複数の信号列の中から、前記第２の送受信ユニットで使用する平衡系列に対応する信号列を出力することを特徴とする請求項１または２記載のデータ送受信システム。
【請求項４】
前記第１の送受信ユニットは、それぞれが互いに直交する複数の平衡系列を、ビットがとりうる値に変換した複数の信号列を発生させる平衡系列発生部をさらに備え、
前記第１の送受信ユニットの平衡系列出力部は、前記平衡系列発生部を起動して、前記第２の送受信ユニットで使用する平衡系列に対応する信号列を出力することを特徴とする請求項１または２記載のデータ送受信システム。
【請求項５】
前記第２の送受信ユニットは、搬送波を発生させる搬送波発生回路と、発生した搬送波を基に、磁界を発生させるアンテナ部をさらに備え、
前記第１の送受信ユニットは、前記磁界に反応して、反磁界を発生させるアンテナ部をさらに備え、
前記変調処理部は、前記拡散処理部から出力された演算結果の信号列の各成分の値に応じて、自身の内部の負荷を変動させ、
前記第２の送受信ユニットは、前記負荷の変動を前記反磁界を介して搬送波の変動として検出することを特徴とする請求項１または２記載のデータ送受信システム。
【請求項６】
第１の送受信ユニットと第２の送受信ユニットとの間でデータを送受信するデータ送受信システムにおいて、
前記第１の送受信ユニットは、
伝送するデータのビット位置と、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列を、伝送するデータの各ビットがとりうる値に変換した複数の信号列とを対応付けて記憶する第１ビット位置平衡系列記憶部と、
前記伝送するデータ中のそれぞれのビットと、前記第１ビット位置平衡系列記憶部に格納される複数の信号列のうちで、そのビットに対応した信号列とを演算する拡散処理部と、
伝送するデータのビットごとに得られる演算結果の信号列の対応する成分同士を加算する合成処理部と、
加算結果の信号列が示す割合に搬送波の振幅を減少させる変調処理部、を有し、
前記第２の送受信ユニットは、
受信するデータのビット位置と、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列とを対応付けて記憶する第２ビット位置平衡系列記憶部と、
前記第１の送受信ユニットから受信したデータに対して、前記第２ビット位置平衡系列記憶部に格納される複数の平衡系列のうちで、受信したデータの符号化時に使用された複数の平衡系列をそれぞれ乗算することで、受信したデータの各ビットに対応する乗算結果を出力する複数のミキサと、
前記複数のミキサの出力をそれぞれ積分する複数の積分器と、
前記複数の積分器による積分結果の値の正負に応じて「０」および「１」のいずれかを、対応するビット位置の復調結果として出力する判定部と、
復調された各ビットの値と、対応するビット位置を基に、受信したデータを再生するデータ再生部、を有することを特徴とするデータ送受信システム。
【請求項７】
第１の送受信ユニットと第２の送受信ユニットとの間でデータを送受信するデータ送受信システムにおいて、
前記第１の送受信ユニットは、
与えるパラメータを変化させることで、それぞれが互いに直交する複数の平衡系列を、伝送するデータの各ビットがとりうる値に変換した複数の信号列を発生させる第１平衡系列発生部と、
前記伝送するデータ中のそれぞれのビットと、そのビットの位置に対応するパラメータを基に前記平衡系列発生部が発生した信号列とを演算する拡散処理部と、
伝送するデータのビットごとに得られる演算結果の信号列の対応する成分同士を加算する合成処理部と、
加算結果の信号列が示す割合に搬送波の振幅を減少させる変調処理部、を有し、
前記第２の送受信ユニットは、
前記第１の送受信ユニットと同一のパラメータを与えることで、それぞれが互いに直交する複数の平衡系列を発生させる第２平衡系列発生部と、
前記第１の送受信ユニットから受信したデータに対して、前記第２平衡系列発生部によって発生された、その受信したデータの符号化時に使用された複数の平衡系列をそれぞれ乗算することで、受信したデータの各ビットに対応する乗算結果を出力する複数のミキサと、
前記複数のミキサの出力をそれぞれ積分する複数の積分器と、
前記複数の積分器による積分結果の値の正負に応じて「０」および「１」のいずれかを、対応するビット位置の復調結果として出力する判定部と、
復調された各ビットの値と、対応するビット位置を基に、受信したデータを再生するデータ再生部、を有することを特徴とするデータ送受信システム。
【請求項８】
磁界に反応して、反磁界を発生させるアンテナ部を備えたデータ送受信ユニットにおいて、
各成分の総和がゼロになる平衡系列を、伝送するデータの各ビットがとりうる値に変換した信号列を出力する平衡系列出力部と、
出力された各成分が変換値である信号列と、前記伝送するデータの各ビットとを演算する拡散処理部と、
演算結果の信号列が示す割合を基に、自身の内部の負荷を変動させて、搬送波の振幅を減少させる変調処理部、を有し、
前記変調処理されたデータは、前記アンテナ部を介して送信されることを特徴とするデータ送受信ユニット。
【請求項９】
磁界に反応して、反磁界を発生させるアンテナ部を備えたデータ送受信ユニットにおいて、
各成分の総和がゼロになる平衡系列を出力する平衡系列出力部と、
出力された平衡系列と、伝送するデータの各ビットを、平衡系列の各成分がとりうる値に変換した各変換値とを演算する拡散処理部と、
前記演算結果の信号列の各成分を、前記伝送するデータの各ビットがとりうる値に変換する変換部と、
変換結果の信号列が示す割合を基に、自身の内部の負荷を変動させて、搬送波の振幅を減少させる変調処理部、を有し、
前記変調処理されたデータは、前記アンテナ部を介して送信されることを特徴とするデータ送受信ユニット。
【請求項１０】
磁界に反応して、反磁界を発生させるアンテナ部を備えたデータ送受信ユニットにおいて、
伝送するデータのビット位置と、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列を、伝送するデータの各ビットがとりうる値に変換した複数の信号列とを対応付けて記憶するビット位置平衡系列記憶部と、
前記伝送するデータ中のそれぞれのビットと、前記ビット位置平衡系列記憶部に格納される複数の信号列のうちで、そのビットに対応する信号列とを演算する拡散処理部と、
伝送するデータのビットごとに得られる演算結果の信号列の対応する成分同士を加算する合成処理部と、
加算合成結果の信号列が示す割合を基に、自身の内部の負荷を変動させて、搬送波の振幅を減少させる変調処理部、を有し、
前記変調処理されたデータは、前記アンテナ部を介して送信されることを特徴とするデータ送受信ユニット。
【請求項１１】
磁界に反応して、反磁界を発生させるアンテナ部を備えたデータ送受信ユニットにおいて、
与えるパラメータを変化させることで、それぞれが互いに直交する複数の平衡系列を、伝送するデータの各ビットがとりうる値に変換した複数の信号列を発生させる平衡系列発生部と、
前記伝送するデータ中のそれぞれのビットと、そのビットの位置に対応するパラメータを基に前記平衡系列発生部が発生した信号列とを演算する拡散処理部と、
伝送するデータのビットごとに得られる演算結果の信号列の対応する成分同士を加算する合成処理部と、
加算結果の信号列が示す割合を基に、自身の内部の負荷を変動させて、搬送波の振幅を減少させる変調処理部、を有し、
前記変調処理されたデータは、前記アンテナ部を介して送信されることを特徴とするデータ送受信ユニット。
【請求項１２】
第１および第２の送受信ユニットがデータの送受信を行う方法において、
前記第１の送受信ユニットは、
各成分の総和がゼロになる平衡系列を、伝送するデータの各ビットがとりうる値に変換した信号列を出力する平衡系列出力ステップと、
出力された各成分が変換値である信号列と、前記伝送するデータ信号列の各ビットとを演算する拡散処理ステップと、
演算結果の信号列が示す割合に搬送波の振幅を減少させる変調処理ステップ、を備え、
前記第２の送受信ユニットは、
ミキサを用いて、前記第１の送受信ユニットから受信したデータの各ビットに対して、符号化時に使用された平衡系列と同一の平衡系列を乗算するステップと、
前記ミキサの出力を積分器により積分するステップと、
積分結果の正負に応じて「０」および「１」のいずれかを復調結果として出力するステップ、を備えることを特徴とするデータ送受信方法。
【請求項１３】
第１および第２の送受信ユニットがデータの送受信を行う方法において、
前記第１の送受信ユニットは、
各成分の総和がゼロになる平衡系列を出力する平衡系列出力ステップと、
出力された平衡系列と、伝送するデータの各ビットを、平衡系列の各成分がとりうる値に変換した各変換値とを演算する拡散処理ステップと、
前記演算結果の信号列の各成分を、前記伝送するデータの各ビットがとりうる値に変換する変換ステップと、
変換結果の信号列が示す割合に搬送波の振幅を減少させる変調処理ステップ、を備え、
前記第２の送受信ユニットは、
ミキサを用いて、前記第１の送受信ユニットから受信したデータの各ビットに対して、符号化時に使用された平衡系列と同一の平衡系列を乗算するステップと、
前記ミキサの出力を積分器を用いて積分するステップと、
積分結果の値の正負に応じて「０」および「１」のいずれかを復調結果として出力するステップ、を備えることを特徴とするデータ送受信方法。
【請求項１４】
第１および第２の送受信ユニットがデータの送受信を行う方法において、
前記第１の送受信ユニットは、
伝送するデータ中のそれぞれのビットと、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列を、伝送するデータの各ビットがとりうる値に変換した複数の信号列のうちで、そのビットに対応した信号列とを演算する拡散処理ステップと、
伝送するデータのビットごとに得られる演算結果の信号列の対応する成分同士を加算する合成処理ステップと、
加算結果の信号列が示す割合に搬送波の振幅を減少させる変調処理ステップ、を備え、
前記第２の送受信ユニットは、
複数のミキサを用いて、前記第１の送受信ユニットから受信したデータに対して、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列前記のうちで、受信したデータの符号化時に使用された複数の平衡系列をそれぞれ乗算することで、受信したデータの各ビットに対応する乗算結果を出力するステップと、
複数の積分器を用いて、前記複数のミキサの出力をそれぞれ積分するステップと、
前記複数の積分器による積分結果の値の正負に応じて「０」および「１」のいずれかを、対応するビット位置の復調結果として出力するステップと、
復調された各ビットの値と、対応するビット位置を基に、受信したデータを再生するデータ再生ステップ、を備えることを特徴とするデータ送受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ送受信システム、および、データ送受信方法に関し、特に、振幅変調方式でデータを送信する場合に、その送信するデータに対し平衡系列を用いて拡散処理を行うデータ送受信システム、および、データ送受信方法に関する。
【背景技術】
【０００２】
無線通信の１つの形態として、（非接触）ＩＣカードと、ＩＣカードリーダ・ライタとの間でなされる近距離通信がある。
近距離通信においては、多くの場合、ＩＣカードは、自身の内部に電力源を持たず、ＩＣカードリーダ・ライタが通信相手を検知するのに用いる電波を受信し、その電波を基に、自身の内部の負荷を切り替えることで、伝送するデータに対して振幅変調（ＡＳＫ（Amplitude Shift Keying）変調ともいう）を行って、その伝送するデータを送信する。
【０００３】
近年では、ＩＣカードは携帯電話等に搭載されるようになり、ＩＣカードを経由して大容量のデータをやり取りする必要性が生じている。
近距離通信に関する技術としては、以下のような技術が知られている。
【０００４】
特許文献１には、Ｍ系列、Gold系列などの擬似ランダム系列をマンチェスタ符号と組み合わせて使用した電磁結合方式の通信システムが開示されている。
また、特許文献２には、２つのＭ系列の相関値を比較することで、情報を復調する通信システムが開示されている。このシステムでは、Ｍ系列の周期自己相関特性を利用することで、相関値の比較におけるＭ系列間の干渉を低減している。
【０００５】
しかし、上記のいずれの特許文献においても、近距離通信において、ＡＳＫ変調を使用する場合に、効率よくデータを伝送することが可能なデータ送受信システムは開示されていない。
【特許文献１】特開平３−１８１２３８号公報  「スペクトラム拡散通信を用いたデータ伝送方式」
【特許文献２】特開平２−２２８８４７号公報  「データ伝送方式」
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の課題は、振幅変調を用いる通信において、データの復調を簡素な構成で高精度に行うことを可能としたデータ送受信システムおよびデータ送受信方法を提供することである。
【０００７】
本発明の別の課題は、振幅変調を用いる通信において、高速にデータを伝送することを可能としたデータ送受信システムおよびデータ送受信方法を提供することである。
【課題を解決するための手段】
【０００８】
本発明の第１態様のデータ送受信システムは、第１の送受信ユニットと第２の送受信ユニットとの間でデータを送受信するデータ送受信システムにおいて、前記第１の送受信ユニットは、各成分の総和がゼロになる平衡系列を、伝送するデータの各ビットがとりうる値に変換した信号列を出力する平衡系列出力部と、出力された各成分が変換値である信号列と、前記伝送するデータ信号列の各ビットとを演算する拡散処理部と、演算結果の信号列が示す割合に搬送波の振幅を減少させる変調処理部、を有し、前記第２の送受信ユニットは、前記第１の送受信ユニットの変調処理部によって変調されたデータを受信するとともに、その受信したデータの各ビットに対して、符号化時に使用された平衡系列と同一の平衡系列を乗算するミキサと、前記ミキサの出力を積分する積分器と、積分結果の正負に応じて「０」および「１」のいずれかを復調結果として出力する判定部、を有することを特徴とするデータ送受信システムである。
【０００９】
ここで、第１の送受信ユニット側では、伝送するデータの各ビットを平衡系列を用いて拡散している。そして、第２の送受信ユニット側では、第１の送受信ユニット側で拡散処理時に使用した平衡系列と受信した信号とを乗算器において乗算している。これにより、振幅変調を用いる通信において、例えば、搬送波の振幅値を大きい値に設定しなければならないような場合に、受信する信号中の直流分（振幅値）の寄与をゼロにできるので、データの復調を簡素な構成で高精度に行うことができる。  本発明の第２態様のデータ送受信システムは、第１の送受信ユニットと第２の送受信ユニットとの間でデータを送受信するデータ送受信システムにおいて、前記第１の送受信ユニットは、伝送するデータ中のそれぞれのビットと、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列を、伝送するデータの各ビットがとりうる値に変換した複数の信号列のうちで、そのビットに対応した信号列とを演算する拡散処理部と、伝送するデータのビットごとに得られる演算結果の信号列の対応する成分同士を加算する合成処理部と、加算結果の信号列が示す割合に搬送波の振幅を減少させる変調処理部、を備え、前記第２の送受信ユニットは、前記第１の送受信ユニットの変調処理部によって変調されたデータを受信するとともに、その受信したデータに対して、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列のうちで、受信したデータの符号化時に使用された複数の平衡系列をそれぞれ乗算することで、受信したデータの各ビットに対応する乗算結果を出力する複数のミキサと、前記複数のミキサの出力をそれぞれ積分する複数の積分器と、前記複数の積分器による積分結果の値の正負に応じて「０」および「１」のいずれかを、対応するビット位置の復調結果として出力する判定部と、復調された各ビットの値と、対応するビット位置を基に、受信したデータを再生するデータ再生部、を備えることを特徴とするデータ送受信システムである。
【００１０】
ここで、第１の送受信ユニット側では、伝送するデータの各ビットを平衡系列を用いて拡散する際に、ビットごとに互いに直交する複数の平衡系列を用いている。また、第２の送受信ユニット側では、それぞれの乗算器において、第１の送受信ユニット側で拡散処理時に使用した複数の平衡系列と受信した信号とを乗算している。これにより、伝送するデータの各ビットを並列に拡散処理した後に合成して送信する場合において、受信側（第２の送受信ユニット側）で、その合成した信号から各ビットを抽出することができる。例えば、第１の送受信ユニットと第２の送受信ユニットとで、ビット位置と、そのビット位置に使用する平衡系列との対応付けとして共通のものを使用するように定めておけば、受信側（第２の送受信ユニット）でも、抽出された各ビットのデータ中の位置が分かり、データを再生することができる。
【００１１】
すなわち、本態様の構成では、振幅変調を用いる通信において、例えば、搬送波の振幅値を大きい値に設定しなければならないような場合に、受信する信号中の直流分（振幅値）の寄与をゼロにできるので、データの復調を簡素な構成で高精度に行うことができる。また、伝送するデータのそれぞれのビットを並列に処理しているので、振幅変調を用いる通信において、高速にデータを伝送することができる。
【発明の効果】
【００１２】
本発明によれば、振幅変調を用いる通信において、受信する信号中の直流分（振幅値）の寄与をゼロにできるので、データの復調を簡素な構成で高精度に行うことができる。
また、本発明によれば、伝送するデータのそれぞれのビットを並列に処理しているので、振幅変調を用いる通信において、高速にデータを伝送することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を、図面を参照しながら詳細に説明する。
図１は、本発明の各実施形態に共通する非接触型ＩＣカードシステム（Radio Frequency Identification System（ＲＦＩＤシステム）とも呼ばれる）の構成を示すブロック図である。
【００１４】
図１に示すように、非接触ＩＣカードシステムは、ＩＣカード（第１の送受信ユニット）１０と、ＩＣカードリーダ・ライタ（第２の送受信ユニット）２０から構成される。例えば、ＩＣカードリーダ・ライタ２０からＩＣカード１０に対して、リード要求やライト要求がなされる。ＩＣカード１０は、例えば、リード要求に対しては、要求された情報（カードＩＤ等）を送信し、ライト要求に対しては、自身のメモリ（不図示）へのデータ書き込みの終了状態フラグ等を送信する。
【００１５】
このシステムは、ＩＣカードリーダ・ライタ２０側の第２のコイル２１と、ＩＣカード１０側の第１のコイル１１との電磁結合を利用している。
すなわち、ＩＣカードリーダ・ライタ２０は、ＩＣカード１０を検知するための磁界を第２のコイル２１を介して発生させる。ＩＣカード１０は、自身では、電力源を持たず、ＩＣカードリーダ・ライタ２０が発する磁界に第１のコイル１１を介して反応して反磁界を発生させるとともに、伝送するデータの各ビットの値を、拡散符号（平衡系列の各成分を各ビットがとりうる値に変換した信号列）によって拡散した結果の信号列を基に、変調回路１２内部の負荷を切り替える（負荷を変動させる）。
【００１６】
ＩＣカード１０が発する反磁界中の負荷の変動は、第２のコイル２１を介してＩＣカードリーダ・ライタ２０に、振幅変調されたデータ（搬送波の電流もしくは電圧の振幅変動）として受信される。ＩＣカードリーダ・ライタ２０は、その受信したデータに対して、復調回路２２で復調処理を行う。
【００１７】
なお、本実施形態では、ＩＣカードリーダ・ライタ２０は、タイミングが同期された信号（データ）をＩＣカード１０から受信するものとする。ＩＣカードリーダ・ライタ２０と、ＩＣカード１０とでタイミングが同期していない場合は、同期検波（または、同期捕捉、同期追従、等）を行う。
【００１８】
図２Ａは、本発明の第１実施形態のＩＣカード（第１の送受信ユニット）内の変調回路の構成（その１）を示すブロック図であり、図３は、本発明の第１実施形態のＩＣカードリーダ・ライタ（第２の送受信ユニット）内の復調回路の構成を示すブロック図である。
【００１９】
図２ＡのＩＣカード内に設けられる変調回路３０は、伝送するデータ中のいずれかの１ビットｂと、平衡系列ｃの各成分（「−１」または「１」）を、伝送するデータの各ビットがとりうる値（「０」または「１」）に変換した信号列（系列）ｒとの排他的論理和（Exclusive OR、XOR）をとる演算器３１、演算器３１の出力を基に、負荷を切り替える負荷変動部３２、を備える。なお、受信側のＩＣカードリーダ・ライタ２０には、この負荷変動部３２による負荷の切替が、搬送波の振幅の変動として伝送される。
【００２０】
なお、ＩＣカード内の変調回路部における、負荷変動部３２の前段の構成としては、図２Ａに示す以外の構成も考えられる。例えば、図２Ｂに示すように、ビット情報ｂ（「０」または「１」の値を持つ）を、第１変換部３３を介して、平衡系列がとりうる値（「１」または「−１」）に変換した信号列と、平衡系列ｃとの乗算器３４による積の信号列は、「−１」または「１」の値を持つ。この積の信号列を第２変換部３５を介して、伝送するデータの各ビットがとりうる値（「０」または「１」の値）を持つ信号列に変換することで、図２Ａの場合と、同様の信号列を負荷変動部３２は受け取ることができる。
【００２１】
ＩＣカードの負荷変動部３２による負荷の変動は、ＩＣカードリーダ・ライタ側で、搬送波の振幅変動として検出される。
図３のＩＣカードリーダ・ライタ内に設けられる復調回路４０は、複数のダイオード４１から構成されるとともに、検出された搬送波の振幅変動を整流する整流回路、整流回路の出力と平衡系列ｃとを乗算する乗算器４２、乗算器４２の出力を積分する積分器４３、積分器４３の出力の符号（積分器４３の出力が正か負か）を判定し、積分器４３の出力が正である場合に判定（復調）結果として「０」を出力し、積分器４３の出力が負である場合に判定（復調）結果として「１」を出力する判定部４４、を備える。
【００２２】
本実施形態の特徴の１つに、変調（拡散）処理や復調処理をデータに対して行うときに平衡系列を使用する、ということがある。以下では、平衡系列について説明する。
系列（ベクトルともいう）ｃの各成分をｃｉと表記する。系列ｃがＴ個の成分を持つとき、系列ｃは、
ｃ＝（ｃ０，ｃ１，・・・，ｃＴ−１）
と表すことができる。系列ｃが平衡系列である場合は、以下の条件が満たされる。
【００２３】
【数１】
2008022118.tif 000003
【００２４】
また、以下では、Ｔ個の成分を持つ系列ｃのノルム（長さ）がＴとなるように正規化する。すなわち、次式が成立する。
【００２５】
【数２】
2008022118.tif 000004
【００２６】
例えば、Ｔ個の成分のそれぞれが、「１」か「−１」の値を持ち、それら成分の総和が「０（ゼロ）」であるような系列が上の２式の条件を満たす。
信号列ｓ＝（ｓ０，ｓ１，・・・，ｓＴ−１）と、平衡系列ｃ＝（ｃ０，ｃ１，・・・，ｃＴ−１）との相関Ｒｓｃを次式で定義する。
【００２７】
【数３】
2008022118.tif 000005
【００２８】
なお、本実施形態においては、信号列ｓと平衡系列ｃとの相関Ｒｓｃをとることを、信号列ｓと平衡系列ｃとの内積をとるともいう。相関Ｒｓｃの値がゼロになるとき、信号列ｓと平衡系列ｃは直交するという。
【００２９】
また、長さＴを持つ平衡系列の集合であって、その集合に含まれる任意の２つの系列が互いに直交する集合のことを平衡直交符号と呼ぶ。すなわち、平衡直交符号は、平衡系列の正規直交系であるということができる。
【００３０】
図２Ａおよび図３の回路の動作を、図４および図５を参照しつつ説明する。
ＩＣカード側で、通信相手のＩＣカードリーダ・ライタにデータを送る場合、図２Ａにおいて、まず、ＩＣカード側で、伝送するデータ（ＩＣカードを識別する情報、等）中の１ビット（このビットは、当然例えば、「０」か「１」かの値を持つ）が演算器３１に入力される。また、送信側（ＩＣカード）と受信側（ＩＣカードリーダ・ライタ）とで予め定められた共通の（１つの）平衡系列ｃ（この例では、ｃ＝（１，−１，１，−１））の各成分に対して、「１」→「０」、「−１」→「１」のマッピングを行って得られる系列ｒ＝（０，１，０，１）も演算器３１に入力される。
【００３１】
図４は、平衡系列ｃを基に、演算器３１に入力する系列ｒを出力するユニット（平衡系列変換部）を示す図である。図において、例えば、ｃｍ，Ｔ−１、ｃｍ，Ｔ−２、・・・、ｃｍ，１、ｃｍ，０は、平衡系列ｃｍの各成分を示し、「１」か「−１」のいずれかの値を持つ。なお、ｃｍはｍ番目の平衡系列を示す。
【００３２】
図４に示すように、ユニット（平衡系列変換部）３８は、平衡系列ｃの各ビットを並列に入力して、「１」→「０」、「−１」→「１」とするマッピングを行い、各成分が「０」または「１」のいずれかである系列ｒを出力する。
【００３３】
図２Ａの演算器３１は、ビット情報ｂ（「０」か「１」かのいずれかの値）と、系列ｒとの排他的論理和をとる演算器である。
図５は、図２Ａの変調回路および図３の復調回路の各位置での波形を示す図である。図５の左側１ビット幅の波形は、図２Ａの演算器３１に入力されたビットの値が「０」である場合の波形を、その波形に対応する各部の波形とともに示し、また、図５の右側１ビット幅の波形は、図２Ａの演算器３１に入力されたビットの値が「１」である場合の波形を、その波形に対応する各部の波形とともに示している。
【００３４】
図５において、波形１は、伝送されるデータの各ビットの値を持つ。図に示すように、伝送されるデータの各ビットのパルス幅は、そのビットと演算器３１において演算される系列ｒの各成分のパルス幅の和に一致する。
【００３５】
波形２は、演算器３１の出力する波形である。
ＩＣカード１０が発する反磁界中の負荷の変動は、第２のコイル２１を介してＩＣカードリーダ・ライタ２０に、振幅変調されたデータ（搬送波の電流もしくは電圧の変動、図５の波形３）として受信される。波形３では、波形２の値が「０」に対応する部分では、振幅が元の振幅のままであるのに対し、波形２の値が「１」に対応する部分では、その元の振幅から一定の割合で減少した振幅を持っている。
【００３６】
波形３が、図３の複数のダイオード４１によって整流されて波形４が得られる。
この波形４（整流回路の出力）は、図３の乗算器４２において、平衡系列ｃ（変調側で使用したものと同じもの）と乗算されて、波形５が得られる。
【００３７】
搬送波の振幅Ａに対し、送信（変調）側の拡散処理時の負荷（系列ｒ、図５の例では、ｒ＝（０，１，０，１））が受信（復調）側に割合Ｐで伝達するものとする。
この場合、図５の波形４に示すように、振幅Ａに対し、負荷Ｐ・（ｒ XOR ｂがかかった振幅列Ａ−Ｐ・（ｒXOR ｂ）（「XOR」は排他的論理和を示す）を受信側は受信するが、この振幅列と平衡系列ｃ’（ｃ’とｃはいずれもＴ個の成分を持つとともに、その長さもともにＴである）との内積をとると以下のようになる。
【００３８】
【数４】
2008022118.tif 000006
【００３９】
ＩＣカード１０側とＩＣカードリーダ・ライタ２０側で、同じ平衡系列を使用する場合、ｃとｃ’が一致するので、上式の右辺のＲｃｃ’の値がＴとなる。よって、ビット情報ｂ＝０の場合は、上式の計算結果はＰＴ／２となり、ビット情報ｂ＝１の場合は、上式の計算結果は（−ＰＴ／２）となる。
【００４０】
図３の積分器４３は、波形５（乗算器４２の出力）を積分する。
図５の左側の波形５、すなわち、伝送するデータ中のビットの値が「０」の場合に対応する波形５を積分すると、図からも明らかなように、正の値が得られる。また、図５の右側の波形５、すなわち、伝送するデータ中のビットの値が「１」の場合に対応する波形５を積分すると、図からも明らかなように、負の値が得られる。すなわち、積分器４３の出力が正である場合に、判定部４４は、判定（復調）結果として「０」を出力し、積分器４３の出力が負である場合に、判定部４４は、判定（復調）結果として「１」を出力する。
【００４１】
このように、第１実施形態においては、ＩＣカード１０側では、伝送するデータの各ビットを平衡系列を用いて拡散している。そして、ＩＣカードリーダ・ライタ２０側では、ＩＣカード１０側で使用した平衡系列と受信した信号とを乗算器において乗算している。これにより、振幅変調を用いる通信において、例えば、搬送波の振幅Ａが、信号分に対して非常に大きい場合や、緩やかに大きく変動する場合であっても、受信する信号中の直流分（平均振幅Ａ）の寄与をゼロにできるので、平均振幅値を計算・追従する必要がなく、データの復調を簡素な構成で高精度に行うことができる。
【００４２】
続いて、第２実施形態について説明する。
以上に説明した第１実施形態では、ＩＣカード１０と、ＩＣカードリーダ・ライタ２０とで共通の平衡系列を用いて変調（拡散）・復調を行った。言い換えると、第１実施形態では、ＩＣカード１０側で、伝送するデータのすべてのビットについて同じ平衡系列を用いて拡散処理を行っていた。本第２実施形態では、ＩＣカード１０側で、伝送するデータのそれぞれのビットについて互いに異なるとともに、互いに直交する複数の平衡系列を用いて拡散処理を並列に実行する。
【００４３】
このように、第２実施形態では、伝送するデータのそれぞれのビットを並列に処理しているので、振幅変調を用いる通信において、高速にデータを伝送することができる。
なお、本実施形態では、ＩＣカードおよびＩＣカードリーダ・ライタは、ビット位置とそのビット位置でのデータの変調（拡散）および復調に使用する平衡系列を対応付けたビット位置・平衡系列記憶部（不図示）として共通のものを保持している。
【００４４】
すなわち、添字ｍを最もＭＳＢ（Most Significant Bit）側のビット、添字ｍ−１を最もＭＳＢ側のビットより１つだけＬＳＢ（Least Significant Bit）側のビット、・・・、添字１を最もＬＳＢ側のビットより１つだけＭＳＢ側のビット、添字０を最もＬＳＢ側のビット、を示すものとしたとき、この記憶部においては、それぞれのビット位置ｍ、ｍ−１、・・・、１、０に、平衡系列ｃｍ、ｃｍ−１、・・・、ｃ１、ｃ０が対応付けられている。
【００４５】
図６Ａは、本発明の第２実施形態のＩＣカード（第１の送受信ユニット）内の変調回路の構成（その１）を示すブロック図であり、図７は、本発明の第２実施形態のＩＣカードリーダ・ライタ（第２の送受信ユニット）内の復調回路の構成を示すブロック図である。
【００４６】
図６ＡのＩＣカード内に設けられる変調回路７０は、伝送するデータのそれぞれのビットｂｍ、ｂｍ−１、・・・、ｂ１、ｂ０と、平衡系列ｃｍ、ｃｍ−１、・・・、ｃ１、ｃ０を基に得られる系列である系列ｒｍ、ｒｍ−１、・・・、ｒ１、ｒ０との排他的論理和をとる演算器７２ｍ、７２ｍ−１、・・・、７２１、７２０、各演算器の出力を合成する合成処理部７３、合成処理部７３の出力に対して負荷を切り替える負荷変動部７４、を備える。なお、第１実施形態で述べたように、それぞれの演算器の構成として、排他的論理和をとる以外の構成も可能である。例えば、図６Ｂに示すように、伝送するデータのそれぞれのビットｂｍ、ｂｍ−１、・・・、ｂ１、ｂ０を、第１変換部７５ｍ、７５ｍ−１、・・・、７５１、７５０を介して、平衡系列がとりうる値（「１」または「−１」）に変換した値（変換値）と、平衡系列ｃｍ、ｃｍ−１、・・・、ｃ１、ｃ０との乗算器７６ｍ、７６ｍ−１、・・・、７６１、７６０による積は、「−１」または「１」の値を持つ。この積を第２変換部７７ｍ、７７ｍ−１、・・・、７７１、７７０を介して、伝送するデータの各ビットがとりうる値（「０」または「１」）に変換することで、図６Ａの場合と、同様の入力を合成処理部７３は受け取ることができる。
【００４７】
ＩＣカードの負荷変動部７４による負荷の変動は、ＩＣカードリーダ・ライタ側で、搬送波の電流もしくは電圧の振幅変動として検出され入力される。
図７のＩＣカードリーダ・ライタ内に設けられる復調回路８０は、複数のダイオード８１から構成されるとともに、入力された搬送波を整流する整流回路、整流回路の出力ｓと平衡系列ｃｍ、ｃｍ−１、・・・、ｃ１、ｃ０とをそれぞれ乗算する乗算器８２ｍ、８２ｍ−１、・・・、８２１、８２０、それぞれの乗算器の出力を積分する積分器８３ｍ、８３ｍ−１、・・・、８３１、８３０、それぞれの積分器の出力の符号（それぞれの積分器の出力が正か負か）を判定し、対応する積分器の出力が正である場合に判定（復調）結果として「０」を出力し、対応する積分器の出力が負である場合に判定（復調）結果として「１」を出力する判定部８４ｍ、８４ｍ−１、・・・、８４１、８４０、それぞれの判定部の出力を基に、データを再生するデータ再生部８５、を備える。
【００４８】
図６Ａおよび図７の回路の動作を、以下に説明する。
ＩＣカード側で、通信相手のＩＣカードリーダ・ライタにデータを送る場合、図６Ａにおいて、まず、ＩＣカード側で、伝送するデータ（ＩＣカードを識別する情報、等）のそれぞれのビット（このビットは、当然例えば、「０」か「１」かの値を持つ）がビット抽出部７１を介して並列に出力されて、演算器７２ｍ、７２ｍ−１、・・・、７２１、７２０に並列に入力される。また、それぞれのビット位置に対して予め定められた平衡系列ｃｉ（ｍ≧ｉ≧０）に基づいて得られる系列ｒｉ（ｍ≧ｉ≧０）も演算器７２ｍ、７２ｍ−１、・・・、７２１、７２０に入力される。
【００４９】
図８は、ビット位置ごとの平衡系列ｃｍ、ｃｍ−１、・・・、ｃ１、ｃ０を基に、図６Ａのそれぞれの演算器に入力する系列ｒｍ、ｒｍ−１、・・・、ｒ１、ｒ０を出力するそれぞれのユニット（平衡系列変換部）を示す図である。図において、例えば、ｃｍ，Ｔ−１、ｃｍ，Ｔ−２、・・・、ｃｍ，１、ｃｍ，０は、平衡系列ｃｍの各成分を示し、「１」か「−１」のいずれかの値を持つ。
【００５０】
図８に示すように、それぞれのユニット（平衡系列変換部）７９ｍ、７９ｍ−１、・・・、７９１、７９０は、対応する平衡系列ｃｍ、ｃｍ−１、・・・、ｃ１、ｃ０の各ビットを並列に入力して、「１」→「０」、「−１」→「１」とするマッピングを行い、各成分が「０」または「１」のいずれかである系列ｒｍ、ｒｍ−１、・・・、ｒ１、ｒ０を出力する。
【００５１】
図６Ａのそれぞれの演算器は、ビット情報ｂｉ（「０」か「１」かのいずれかの値、ｍ≧ｉ≧０）と、系列ｒｉ（ｍ≧ｉ≧０）との排他的論理和をとる演算器である。合成処理部７３では、信号列の対応する成分同士を加算して、合成結果の信号列を得る。負荷変動部７４では、合成結果の信号列の大きさに比例した負荷をかける。
【００５２】
ＩＣカード１０が発する反磁界中の負荷の変動は、第２のコイル２１を介してＩＣカードリーダ・ライタ２０に、振幅変調されたデータ（搬送波の電流もしくは電圧の振幅変動）として受信される。
【００５３】
受信されたデータは、必要に応じて同期検波された後に、図７の複数のダイオード８１から構成される整流回路によって整流される。
整流回路の出力は、図７の乗算器８２ｍ、８２ｍ−１、・・・、８２１、８２０、において、平衡系列ｃｍ、ｃｍ−１、・・・、ｃ１、ｃ０（変調側で使用したものと同じもの）と乗算される。
【００５４】
搬送波の振幅Ａに対し、送信（変調）側の拡散処理時の負荷（系列ｒ）が受信（復調）側に割合Ｐで伝達するものとする。
この場合、搬送波の振幅Ａに対し、負荷Ｐ・（ｒｉ XOR ｂｉ）（ｍ≧ｉ≧０）がかかった振幅列Ａ−Ｐ・（ｒｍ XOR ｂｍ）−・・・−Ｐ・（ｒ０ XOR ｂ０）（「XOR」は排他的論理和を示す）を受信側は受信するが、この振幅列と平衡系列ｃｋ（ｃｋとｃｉ（ｍ≧ｉ、ｋ≧０）はいずれもＴ個の成分を持つとともに、その長さもいずれもＴである）との内積をとると以下のようになる。
【００５５】
【数５】
2008022118.tif 000007
【００５６】
ＩＣカード１０側とＩＣカードリーダ・ライタ２０側では、同じビット位置では、同じ平衡系列を使用するとともに、異なるビット位置の平衡系列同士は互いに直交しているので、平衡系列ｃｋがｃｉと一致する位置、すなわち、ｋ＝ｉの位置では、上式のＲｃｉ，ｃｋの値はＴになり、それ以外の位置では、上式のＲｃｉ，ｃｋの値はゼロになる。これにより、上式の計算結果ＰＴ（−１）ｂｋ／２が得られる。
【００５７】
すなわち、ビット情報ｂｋ＝０の場合は、上式の計算結果はＰＴ／２、ビット情報ｂｋ＝１の場合は、上式の計算結果は（−ＰＴ／２）となる。
図７の積分器８３ｍ、８３ｍ−１、・・・、８３１、８３０は、対応する乗算器８２ｍ、８２ｍ−１、・・・、８２１、８２０の出力を積分する。
【００５８】
積分器８３ｍ、８３ｍ−１、・・・、８３１、８３０の出力が正である場合に、対応する判定部８４ｍ、８４ｍ−１、・・・、８４１、８４０は、判定（復調）結果として「０」を出力し、積分器８３ｍ、８３ｍ−１、・・・、８３１、８３０の出力が負である場合に、対応する判定部８４ｍ、８４ｍ−１、・・・、８４１、８４０は、判定（復調）結果として「１」を出力する。
【００５９】
以上の説明では、第１実施形態においては、ＩＣカードと、ＩＣカードリーダ・ライタとで共通の平衡系列を使用していた。しかし、例えば、ハンディタイプのＩＣカードリーダ・ライタが隣接して複数設置される場合には、すべてのＩＣカードリーダ・ライタで同じ平衡系列を使用した場合、ＩＣカードリーダ・ライタ側で、隣接する他のＩＣカードリーダ・ライタが復調すべき信号、すなわち、本来復調すべきでない信号を復調してしまうという問題が生じる可能性がある。
【００６０】
これを避けるには、ＩＣカードリーダ・ライタごとに、互いに異なる、かつ、互いに直交する平衡系列を使用するようにすればよい。
この場合、ＩＣカードは、それぞれが互いに直交する複数の平衡系列を記憶する平衡系列記憶部をさらに備え、そのＩＣカードは、ＩＣカードリーダ・ライタから受信したデータ中の平衡系列を識別する情報を基に、その平衡系列記憶部に格納される複数の平衡系列の中から、その受信したデータの符号化時に使用した平衡系列と同一の平衡系列を出力して変調（拡散）処理時に使用する。
【００６１】
また、以上の説明では、第２実施形態等に複数の平衡系列を使用する場合があったが、複数の平衡系列を生成する方法を以下に説明する。
第１の方法（シルベスタ型アダマール符号）は、下記式により再帰的に定義される。
【００６２】
【数６】
2008022118.tif 000008
【００６３】
例えば、上記Ｈ２の場合、第１行を除く残りの３行の各行から長さが４で、互いに直交する３つの平衡系列の組（平衡符号）が得られる。
第２の方法（Ｍ系列型アダマール符号）は、周期２ｎ−１のＭ系列ｈ＝（ｈ０，ｈ１，・・・，ｈ２ｎ−２）に対して以下のように構成される行列の第１行を除いた各行により得られる。
【００６４】
【数７】
2008022118.tif 000009
【００６５】
例えば、Ｈ３の場合、第１行を除く残りの７行から長さが８で、互いに直交する７つの平衡系列の組（平衡符号）が得られる。
なお、Ｍ系列とは、ｎ段のシフトレジスタから２ｎ−１周期で発生される｛０，１｝の時系列のことであり、その生成方法については例えば下記非特許文献１に示されている。
【非特許文献１】http://shika.aist-nara.ac.jp/member/takesh-n/cdma/mseq-gene.html  そして、上記Ｍ系列型アダマール符号とは、長さＴのＭ系列ｈ＝（ｈ０，ｈ１，・・・，ｈＴ−１）に対し、各成分の値を「０」→「１」、「１」→「−１」にマッピングして得たものである。
【００６６】
第１の実施形態や第２の実施形態において、それぞれが互いに直交する複数の平衡系列を使用する場合には、上述したように、それら平衡系列を記憶部に格納してもよいし、以下に述べるように、与えるパラメータを変更させることで、それぞれが互いに直交する複数の平衡系列を発生させる平衡系列発生関数を起動して、それら平衡系列を発生させるようにしてもよい。
【００６７】
伝送するデータ中の１ビットを、系列長Ｔ＝２ｎで拡散処理する場合、シルベスタ型アダマール符号は、（−１）ｆ（ｙ，ｘ）で表される。ここで、ｆ（ｙ，ｘ）は、次式で表される。
【００６８】
【数８】
2008022118.tif 000010
【００６９】
上式中で、ｙ０、ｙ１、・・・、ｘ０、ｘ１、・・・は、整数ｙおよびｘを２進数展開した場合の各桁の値である。すなわち、整数ｙおよびｘは、ｙ０、ｙ１、・・・、ｘ０、ｘ１、・・・を用いて、以下のように表される。
【００７０】
【数９】
2008022118.tif 000011
【００７１】
なお、シルベスタ型アダマール符号において、整数ｙ＝０の場合を除いた符号は、「０」または「１」の値を持つため、「０」→「１」、「１」→「−１」の変換を行うことで、平衡系列にマッピングできる。すなわち、上式において、整数ｙは、「０」より大きい整数である。
【００７２】
図９は、系列長８＝２３の場合のシルベスタ型アダマール符号発生回路（平衡系列発生回路）を示した図である。
図９に示す平衡系列発生回路９０は、８（＝２３）個の成分を持つ平衡系列を７（＝２３−１）個発生させることができる。パラメータｙを１〜７の範囲で変化させるときに、パラメータｙのそれぞれの値に対して、系列長が８の平衡系列にマッピングしうる信号列を発生させる。
【００７３】
図９の平衡系列発生回路９０の動作を以下に説明する。
まず、パラメータｙを２進数表示した場合の各桁の値（ｙ０、ｙ１、ｙ２）がある時刻に遅延器９１１，９１２，９１３にラッチされる。
【００７４】
このとき、遅延器９２１，９２２，９２３にラッチされる（ｘ０、ｘ１、ｘ２）の値が、（０、０、０）→（１、０、０）→（０、１、０）→（１、１、０）→（０、０、１）→（１、０、１）→（０、１、１）→（１、１、１）の順に変化する。
【００７５】
ＡＮＤゲート９３１、９３２、９３３は、２入力ＡＮＤゲートであり、それぞれの時刻に遅延器９２１、９２２、９２３にラッチされるｘ０、ｘ１、ｘ２の値と、遅延器９１１，９１２，９１３にラッチされるｙ０、ｙ１、ｙ２の値とを入力して、それらのＡＮＤをとり、後段の演算器９５に出力する。演算器９５は、ＡＮＤゲート９３１、９３２、９３３からの３つの出力を入力し、それらに対して、排他的論理和をとって出力する。
【００７６】
すなわち、ｙ＝１（ｙ０＝１、ｙ１＝ｙ２＝０）に対しては、ｆ（ｙ，ｘ）＝ｘ０ｙ０＝ｘ０となり、信号列ｒ１＝（０，１，０，１，０，１，０，１）を平衡系列発生回路９０は出力する。
【００７７】
ｙ＝２（ｙ０＝０、ｙ１＝１、ｙ２＝０）に対しては、ｆ（ｙ，ｘ）＝ｘ１ｙ１＝ｘ１となり、信号列ｒ２＝（０，０，１，１，０，０，１，１）を平衡系列発生回路９０は出力する。
【００７８】
ｙ＝３（ｙ０＝１、ｙ１＝１、ｙ２＝０）に対しては、ｆ（ｙ，ｘ）＝ｘ０ｙ０.XOR.ｘ１ｙ１＝ｘ０.XOR.ｘ１となり、信号列ｒ３＝（０，１，１，０，０，１，１，０）を平衡系列発生回路９０は出力する。
【００７９】
ｙ＝４（ｙ０＝ｙ１＝０、ｙ２＝１）に対しては、ｆ（ｙ，ｘ）＝ｘ２ｙ２＝ｘ２となり、信号列ｒ４＝（０，０，０，０，１，１，１，１）を平衡系列発生回路９０は出力する。
【００８０】
ｙ＝５（ｙ０＝１、ｙ１＝０、ｙ２＝１）に対しては、ｆ（ｙ，ｘ）＝ｘ０ｙ０.XOR.ｘ２ｙ２＝ｘ０.XOR.ｘ２となり、信号列ｒ５＝（０，１，０，１，１，０，１，０）を平衡系列発生回路９０は出力する。
【００８１】
ｙ＝６（ｙ０＝０、ｙ１＝ｙ２＝１）に対しては、ｆ（ｙ，ｘ）＝ｘ１ｙ１.XOR.ｘ２ｙ２＝ｘ１.XOR.ｘ２となり、信号列ｒ６＝（０，０，１，１，１，１，０，０）を平衡系列発生回路９０は出力する。
【００８２】
ｙ＝７（ｙ０＝ｙ１＝ｙ２＝１）に対しては、ｆ（ｙ，ｘ）＝ｘ０ｙ０.XOR.ｘ１ｙ１.XOR.ｘ２ｙ２＝ｘ０.XOR.ｘ１.XOR.ｘ２となり、信号列ｒ７＝（０，１，１，０，１，０，０，１）を平衡系列発生回路９０は出力する。
【００８３】
このようにして、図１０に示すように、平衡系列にマッピングし得る７個の信号列が図９の平衡系列発生回路を介して得られる。
第１実施形態において、ＩＣカードおよびＩＣカードリーダ・ライタの双方で、１つの平衡系列しか使用しない場合は、図９の平衡系列発生回路にパラメータｙの値として固定値を与えるようにすればよい。
【００８４】
また、第１実施形態の変形例として、ハンディタイプのＩＣカードリーダ・ライタが隣接して複数設置される場合は、ＩＣカードリーダ・ライタごとの許容するパラメータｙの値（またはその値の範囲）を互いに重複することがないように設定する。このようにすれば、自身が担当する以外のＩＣカードからのデータは、ＩＣカードリーダ・ライタ側では無影響となるので、干渉が発生することがなくなる。
【００８５】
図９の平衡系列発生回路がＩＣカードおよびＩＣカードリーダ・ライタに内蔵されているものとして、第２実施形態のＩＣカードシステムの動作を、以下の２つの場合について説明する。
１．ＩＣカードからＩＣカードリーダ・ライタに４ビットのデータ、例えば、「１０１１」が送信される場合。
２．ＩＣカードからＩＣカードリーダ・ライタに２４ビットのデータが送信される場合。
【００８６】
まず、上記１．の場合、ＩＣカード側と、ＩＣカードリーダ・ライタ側とで、それぞれのビット位置に、平衡系列にマッピングしうる信号列のうちのどれを使うのかを予め決めておく必要がある。ここでは、上述の信号列ｒ１を１ビット目、信号列ｒ２を２ビット目、信号列ｒ３を３ビット目、信号列ｒ４を４ビット目に使用するものとする。
【００８７】
「１０１１」を伝送するデータと仮定する。この場合、１ビット目は「１」、２ビット目は「０」、３ビット目は「１」、４ビット目は「１」である。
図６Ａのそれぞれの演算器が行う演算は、以下のようになる。
【００８８】
すなわち、１ビット目に対しては、「１」とｒ１＝（０，１，０，１，０，１，０，１）との排他的論理和がとられて、その結果として信号列ｒ’１＝（１，０，１，０，１，０，１，０）が得られる。
【００８９】
２ビット目に対しては、「０」とｒ２＝（０，０，１，１，０，０，１，１）との排他的論理和がとられて、その結果として信号列ｒ’２＝（０，０，１，１，０，０，１，１）が得られる。
【００９０】
３ビット目に対しては、「１」とｒ３＝（０，１，１，０，０，１，１，０）との排他的論理和がとられて、その結果として信号列ｒ’３＝（１，０，０，１，１，０，０，１）が得られる。
【００９１】
４ビット目に対しては、「１」とｒ４＝（０，０，０，０，１，１，１，１）との排他的論理和がとられて、その結果として信号列ｒ’４＝（１，１，１，１，０，０，０，０）が得られる。
【００９２】
続いて、図６Ａの合成処理部７３で、信号列ｒ’１〜ｒ’４の対応する成分同士が加算されることで、合成結果の信号列ｒ＝（３，１，３，３，２，０，２，２）が得られる。
図６Ａの負荷変動部７４による負荷の切替の結果として、ＩＣカードリーダ・ライタ側には、合成結果の信号列のそれぞれの成分の大きさに比例して振幅が元の振幅より減少されたデータ（振幅変調されたデータ）が受信される。
【００９３】
元の振幅を「１００」とし、合成結果の信号列中の「１」の大きさの成分に対して、振幅「１００」を「１」だけ減算するような割合でデータが受信される場合を考える。この場合、上述の合成結果の信号列は、信号列ｒ’＝（９７、９９、９７、９７、９８、１００、９８、９８）としてＩＣカードリーダ・ライタ側に受信されることになる。
【００９４】
この信号列ｒ’と、それぞれのビット位置に対応する平衡系列とが、図７のそれぞれの乗算器において乗算される（それらの内積がとられる）。
すなわち、信号列ｒ１＝（０，１，０，１，０，１，０，１）に対して、「０」→「１」、「１」→「−１」のマッピングを行うことで、信号列ｒ１＝に対応する平衡系列ｃ１＝（１，−１，１，−１，１，−１，１，−１）が得られ、その平衡系列ｃ１と、信号列ｒ’＝（９７、９９、９７、９７、９８、１００、９８、９８）との内積をとると、
９７−９９＋９７−９７＋９８−１００＋９８−９８＝−４
となり、「−４＜０」であることから、図７の対応する判定部において、「１」を復号結果として得る。
【００９５】
残りのビットに対しても同様にして復号される。例えば、２番目のビットについては、信号列ｒ２＝（０，０，１，１，０，０，１，１）に対して、「０」→「１」、「１」→「−１」のマッピングを行うことで、信号列ｒ２＝に対応する平衡系列ｃ２＝（１，１，−１，−１，１，１，−１，−１）が得られ、その平衡系列ｃ２と、信号列ｒ’＝（９７、９９、９７、９７、９８、１００、９８、９８）との内積をとると、
９７＋９９−９７−９７＋９８＋１００−９８−９８＝４
となり、「４＞０」であることから、図７の対応する判定部において、「０」を復号結果として得る。
【００９６】
以上は、第２実施形態において、図６Ａの変調回路を用いて変調を実施する場合の説明であった。第２実施形態において、図６Ｂの変調回路を用いる場合の変更部分を以下に説明する。
【００９７】
この場合、伝送するデータ「１０１１」の１ビット目に対しては、そのビットの値「１」が第１変換部を介して「−１」に変換され、その「−１」と、ｃ１＝（１，−１，１，−１，１，−１，１，−１）とが乗算器において乗算される。乗算結果の信号列ｃ１’＝（−１，１，−１，１，−１，１，−１，１）は、第２変換部を介して、信号列ｒ１’＝（１，０，１，０，１，０，１，０）に変換され、図６Ａの構成の場合と同じ信号列を合成処理部７３は受け取ることになる。伝送するデータの２ビット目以降も同様である。
【００９８】
以上で、４ビットのデータを転送する場合の説明を終わる。
第２実施形態において、ＩＣカードからＩＣカードリーダ・ライタに２４ビットのデータを送信する場合について説明する。例えば、データの転送を複数回に分けて行うようにすれば、図９の回路を用いて、７ビットより長いデータをＩＣカードからＩＣカードリーダ・ライタに送ることもできる。
【００９９】
例えば、２４ビットのデータをＩＣカードからＩＣカードリーダ・ライタに送る場合、図９の回路によって生成される７個の信号列をすべて使用するようにし、そのうちの６個の信号列を伝送するデータのそれぞれのビットを拡散するために使用し、残りの１個の信号列を制御用のビットを拡散するために使用するようにし、４回に分けてデータを送るようにすればよい。
【０１００】
本発明は下記構成でもよい。
（付記１）  第１の送受信ユニットと第２の送受信ユニットとの間でデータを送受信するデータ送受信システムにおいて、
前記第１の送受信ユニットは、
各成分の総和がゼロになる平衡系列を、伝送するデータの各ビットがとりうる値に変換した信号列を出力する平衡系列出力部と、
出力された各成分が変換値である信号列と、前記伝送するデータ信号列の各ビットとを演算する拡散処理部と、
演算結果の信号列が示す割合に搬送波の振幅を減少させる変調処理部、を有し、
前記第２の送受信ユニットは、
前記第１の送受信ユニットから受信したデータの各ビットに対して、符号化時に使用された平衡系列と同一の平衡系列を乗算するミキサと、
前記ミキサの出力を積分する積分器と、
積分結果の正負に応じて「０」および「１」のいずれかを復調結果として出力する判定部、を有することを特徴とするデータ送受信システム。
（付記２）  第１の送受信ユニットと第２の送受信ユニットとの間でデータを送受信するデータ送受信システムにおいて、
前記第１の送受信ユニットは、
各成分の総和がゼロになる平衡系列を出力する平衡系列出力部と、
出力された平衡系列と、伝送するデータの各ビットを、平衡系列の各成分がとりうる値に変換した各変換値とを演算する拡散処理部と、
前記演算結果の信号列の各成分を、前記伝送するデータの各ビットがとりうる値に変換する変換部と、
変換結果の信号列が示す割合に搬送波の振幅を減少させる変調処理部、を有し、
前記第２の送受信ユニットは、
前記第１の送受信ユニットから受信したデータの各ビットに対して、符号化時に使用された平衡系列と同一の平衡系列を乗算するミキサと、
前記ミキサの出力を積分する積分器と、
積分結果の値の正負に応じて「０」および「１」のいずれかを復調結果として出力する判定部、を有する、ことを特徴とするデータ送受信システム。
（付記３）  前記第１の送受信ユニットは、それぞれが互いに直交する複数の平衡系列を、ビットがとりうる値に変換した複数の信号列を記憶する平衡系列記憶部をさらに備え、
前記第１の送受信ユニットの平衡系列出力部は、前記平衡系列記憶部に格納されている複数の信号列の中から、前記第２の送受信ユニットで使用する平衡系列に対応する信号列を出力することを特徴とする付記１または２記載のデータ送受信システム。
（付記４）  前記第１の送受信ユニットは、それぞれが互いに直交する複数の平衡系列を、ビットがとりうる値に変換した複数の信号列を発生させる平衡系列発生部をさらに備え、
前記第１の送受信ユニットの平衡系列出力部は、前記平衡系列発生部を起動して、前記第２の送受信ユニットで使用する平衡系列に対応する信号列を出力することを特徴とする付記１または２記載のデータ送受信システム。
（付記５）  前記第２の送受信ユニットは、搬送波を発生させる搬送波発生回路と、発生した搬送波を基に、磁界を発生させるアンテナ部をさらに備え、
前記第１の送受信ユニットは、前記磁界に反応して、反磁界を発生させるアンテナ部をさらに備え、
前記変調処理部は、前記拡散処理部から出力された演算結果の信号列の各成分の値に応じて、自身の内部の負荷を変動させ、
前記第２の送受信ユニットは、前記負荷の変動を前記反磁界を介して搬送波の変動として検出することを特徴とする付記１または２記載のデータ送受信システム。
（付記６）  前記第２の送受信ユニットは、搬送波を発生させる搬送波発生回路と、発生した搬送波を基に、磁界を発生させるアンテナ部をさらに備え、
前記第１の送受信ユニットは、前記磁界に反応して、反磁界を発生させるアンテナ部をさらに備え、
前記変調処理部は、前記拡散処理部から出力された演算結果の信号列の各成分の値に応じて、自身の内部の負荷を変動させ、
前記第２の送受信ユニットは、前記負荷の変動を前記反磁界を介して搬送波の変動として検出することを特徴とする付記５記載のデータ送受信システム。
（付記７）  第１の送受信ユニットと第２の送受信ユニットとの間でデータを送受信するデータ送受信システムにおいて、
前記第１の送受信ユニットは、
伝送するデータ中のそれぞれのビットと、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列を、伝送するデータの各ビットがとりうる値に変換した複数の信号列のうちで、そのビットに対応した信号列とを演算する拡散処理部と、
伝送するデータのビットごとに得られる演算結果の信号列の対応する成分同士を加算する合成処理部と、
加算結果の信号列が示す割合に搬送波の振幅を減少させる変調処理部、を備え、
前記第２の送受信ユニットは、
前記第１の送受信ユニットから受信したデータに対して、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列のうちで、受信したデータの符号化時に使用された複数の平衡系列をそれぞれ乗算することで、受信したデータの各ビットに対応する乗算結果を出力する複数のミキサと、
前記複数のミキサの出力をそれぞれ積分する複数の積分器と、
前記複数の積分器による積分結果の値の正負に応じて「０」および「１」のいずれかを、対応するビット位置の復調結果として出力する判定部と、
復調された各ビットの値と、対応するビット位置を基に、受信したデータを再生するデータ再生部、を備えることを特徴とするデータ送受信システム。
（付記８）  前記第２の送受信ユニットは、搬送波を発生させる搬送波発生回路と、発生した搬送波を基に、磁界を発生させるアンテナ部をさらに備え、
前記第１の送受信ユニットは、前記磁界に反応して、反磁界を発生させるアンテナ部をさらに備え、
前記変調処理部は、前記合成処理部から出力された加算結果の信号列の各成分の値に応じて、自身の内部の負荷を変動させ、
前記第２の送受信ユニットは、前記負荷の変動を前記反磁界を介して搬送波の変動として検出することを特徴とする付記７記載のデータ送受信システム。
（付記９）  第１の送受信ユニットと第２の送受信ユニットとの間でデータを送受信するデータ送受信システムにおいて、
前記第１の送受信ユニットは、
伝送するデータのビット位置と、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列を、伝送するデータの各ビットがとりうる値に変換した複数の信号列とを対応付けて記憶する第１ビット位置平衡系列記憶部と、
前記伝送するデータ中のそれぞれのビットと、前記第１ビット位置平衡系列記憶部に格納される複数の信号列のうちで、そのビットに対応した信号列とを演算する拡散処理部と、
伝送するデータのビットごとに得られる演算結果の信号列の対応する成分同士を加算する合成処理部と、
加算結果の信号列が示す割合に搬送波の振幅を減少させる変調処理部、を有し、
前記第２の送受信ユニットは、
受信するデータのビット位置と、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列とを対応付けて記憶する第２ビット位置平衡系列記憶部と、
前記第１の送受信ユニットから受信したデータに対して、前記第２ビット位置平衡系列記憶部に格納される複数の平衡系列のうちで、受信したデータの符号化時に使用された複数の平衡系列をそれぞれ乗算することで、受信したデータの各ビットに対応する乗算結果を出力する複数のミキサと、
前記複数のミキサの出力をそれぞれ積分する複数の積分器と、
前記複数の積分器による積分結果の値の正負に応じて「０」および「１」のいずれかを、対応するビット位置の復調結果として出力する判定部と、
復調された各ビットの値と、対応するビット位置を基に、受信したデータを再生するデータ再生部、を有することを特徴とするデータ送受信システム。
（付記１０）  第１の送受信ユニットと第２の送受信ユニットとの間でデータを送受信するデータ送受信システムにおいて、
前記第１の送受信ユニットは、
与えるパラメータを変化させることで、それぞれが互いに直交する複数の平衡系列を、伝送するデータの各ビットがとりうる値に変換した複数の信号列を発生させる第１平衡系列発生部と、
前記伝送するデータ中のそれぞれのビットと、そのビットの位置に対応するパラメータを基に前記平衡系列発生部が発生した信号列とを演算する拡散処理部と、
伝送するデータのビットごとに得られる演算結果の信号列の対応する成分同士を加算する合成処理部と、
加算結果の信号列が示す割合に搬送波の振幅を減少させる変調処理部、を有し、
前記第２の送受信ユニットは、
前記第１の送受信ユニットと同一のパラメータを与えることで、それぞれが互いに直交する複数の平衡系列を発生させる第２平衡系列発生部と、
前記第１の送受信ユニットから受信したデータに対して、前記第２平衡系列発生部によって発生された、その受信したデータの符号化時に使用された複数の平衡系列をそれぞれ乗算することで、受信したデータの各ビットに対応する乗算結果を出力する複数のミキサと、
前記複数のミキサの出力をそれぞれ積分する複数の積分器と、
前記複数の積分器による積分結果の値の正負に応じて「０」および「１」のいずれかを、対応するビット位置の復調結果として出力する判定部と、
復調された各ビットの値と、対応するビット位置を基に、受信したデータを再生するデータ再生部、を有することを特徴とするデータ送受信システム。
（付記１１）  第１の送受信ユニットと第２の送受信ユニットとの間でデータを送受信するデータ送受信システムにおいて、
前記第１の送受信ユニットは、
伝送するデータ中の各ビットを、平衡系列の各成分がとりうる値にそれぞれ変換する第１変換部と、
前記各変換値と、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列のうちで、その変換値のビット位置に対応する平衡系列とを演算する拡散処理部と、
演算結果の信号列の各成分を、前記伝送するデータの各ビットがとりうる値に変換する第２変換部と、
伝送するデータのビットごとに得られる第２変換部による変換結果の信号列の対応する成分同士を加算する合成処理部と、
加算結果の信号列が示す割合に搬送波の振幅を減少させる変調処理部、を備え、
前記第２の送受信ユニットは、
前記第１の送受信ユニットから受信したデータに対して、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列のうちで、その受信したデータの符号化時に使用された複数の平衡系列をそれぞれ乗算することで、受信したデータの各ビットに対応する乗算結果を出力する複数のミキサと、
前記複数のミキサの出力をそれぞれ積分する複数の積分器と、
前記複数の積分器による積分結果の値の正負に応じて「０」および「１」のいずれかを、対応するビット位置の復調結果として出力する判定部と、
復調された各ビットの値と、対応するビット位置を基に、受信したデータを再生するデータ再生部、を備えることを特徴とするデータ送受信システム。
（付記１２）  前記第２の送受信ユニットは、搬送波を発生させる搬送波発生回路と、発生した搬送波を基に、磁界を発生させるアンテナ部をさらに備え、
前記第１の送受信ユニットは、前記磁界に反応して、反磁界を発生させるアンテナ部をさらに備え、
前記変調処理部は、前記合成処理部から出力された加算結果の信号列の各成分の値に応じて、自身の内部の負荷を変動させ、
前記第２の送受信ユニットは、前記負荷の変動を前記反磁界を介して搬送波の変動として検出することを特徴とする付記１１記載のデータ送受信システム。
（付記１３）  第１の送受信ユニットと第２の送受信ユニットとの間でデータを送受信するデータ送受信システムにおいて、
前記第１の送受信ユニットは、
伝送するデータのビット位置と、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列とを対応付けて記憶する第１ビット位置平衡系列記憶部と、
伝送するデータ中の各ビットを、平衡系列の各成分がとりうる値にそれぞれ変換する第１変換部と、
前記各変換値と、前記第１ビット位置平衡系列記憶部に格納される複数の平衡系列のうちで、その変換値のビット位置に対応する平衡系列とを演算する拡散処理部と、
演算結果の信号列の各成分を、前記伝送するデータの各ビットがとりうる値に変換する第２変換部と、
伝送するデータのビットごとに得られる第２変換部による変換結果の信号列の対応する成分同士を加算する合成処理部と、
加算結果の信号列が示す割合に搬送波の振幅を減少させる変調処理部、を有し、
前記第２の送受信ユニットは、
伝送するデータのビット位置と、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列とを対応付けて記憶する第２ビット位置平衡系列記憶部と、
前記第１の送受信ユニットから受信したデータに対して、前記第２ビット位置平衡系列記憶部に格納される複数の平衡系列のうちで、その受信したデータの符号化時に使用された複数の平衡系列をそれぞれ乗算することで、受信したデータの各ビットに対応する乗算結果を出力する複数のミキサと、
前記複数のミキサの出力をそれぞれ積分する複数の積分器と、
前記複数の積分器による積分結果の値の正負に応じて「０」および「１」のいずれかを、対応するビット位置の復調結果として出力する判定部と、
復調された各ビットの値と、対応するビット位置を基に、受信したデータを再生するデータ再生部、を有することを特徴とするデータ送受信システム。
（付記１４）  第１の送受信ユニットと第２の送受信ユニットとの間でデータを送受信するデータ送受信システムにおいて、
前記第１の送受信ユニットは、
与えるパラメータを変化させることで、それぞれが互いに直交する複数の平衡系列を発生させる第１平衡系列発生部と、
伝送するデータ中の各ビットを、平衡系列の各成分がとりうる値にそれぞれ変換する第１変換部と、
前記各変換値と、その変換値のビット位置に対応するパラメータを用いて前記第１平衡系列発生部により得られた平衡系列とを演算する拡散処理部と、
前記演算結果の信号列の各成分を、前記伝送するデータの各ビットがとりうる値に変換する第２変換部と、
伝送するデータのビットごとに得られる第２変換部による変換結果の信号列の対応する成分同士を加算する合成処理部と、
加算結果の信号列が示す割合に搬送波の振幅を減少させる変調処理部、を有し、
前記第２の送受信ユニットは、
与えるパラメータを変化させることで、それぞれが互いに直交する複数の平衡系列を発生させる第２平衡系列発生部と、
前記第１の送受信ユニットから受信したデータに対して、前記第２平衡系列発生部によって発生された、その受信したデータの符号化時に使用された複数の平衡系列をそれぞれ乗算することで、受信したデータの各ビットに対応する乗算結果を出力する複数のミキサと、
前記複数のミキサの出力をそれぞれ積分する複数の積分器と、
前記複数の積分器による積分結果の値の正負に応じて「０」および「１」のいずれかを、対応するビット位置の復調結果として出力する判定部と、
復調された各ビットの値と、対応するビット位置を基に、受信したデータを再生するデータ再生部、を有することを特徴とするデータ送受信システム。
（付記１５）  磁界に反応して、反磁界を発生させるアンテナ部を備えたデータ送受信ユニットにおいて、
各成分の総和がゼロになる平衡系列を、伝送するデータの各ビットがとりうる値に変換した信号列を出力する平衡系列出力部と、
出力された各成分が変換値である信号列と、前記伝送するデータの各ビットとを演算する拡散処理部と、
演算結果の信号列が示す割合を基に、自身の内部の負荷を変動させて、搬送波の振幅を減少させる変調処理部、を有し、
前記変調処理されたデータは、前記アンテナ部を介して送信されることを特徴とするデータ送受信ユニット。
（付記１６）  磁界に反応して、反磁界を発生させるアンテナ部を備えたデータ送受信ユニットにおいて、
各成分の総和がゼロになる平衡系列を出力する平衡系列出力部と、
出力された平衡系列と、伝送するデータの各ビットを、平衡系列の各成分がとりうる値に変換した各変換値とを演算する拡散処理部と、
前記演算結果の信号列の各成分を、前記伝送するデータの各ビットがとりうる値に変換する変換部と、
変換結果の信号列が示す割合を基に、自身の内部の負荷を変動させて、搬送波の振幅を減少させる変調処理部、を有し、
前記変調処理されたデータは、前記アンテナ部を介して送信されることを特徴とするデータ送受信ユニット。
（付記１７）  磁界に反応して、反磁界を発生させるアンテナ部を備えたデータ送受信ユニットにおいて、
伝送するデータ中のそれぞれのビットと、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列を、伝送するデータの各ビットがとりうる値に変換した複数の信号列のうちで、そのビットに対応した信号列とを演算する拡散処理部と、
伝送するデータのビットごとに得られる演算結果の信号列の対応する成分同士を加算する合成処理部と、
加算合成結果の信号列が示す割合を基に、自身の内部の負荷を変動させて、搬送波の振幅を減少させる変調処理部、を有し、
前記変調処理されたデータは、前記アンテナ部を介して送信されることを特徴とするデータ送受信ユニット。
（付記１８）  磁界に反応して、反磁界を発生させるアンテナ部を備えたデータ送受信ユニットにおいて、
伝送するデータのビット位置と、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列を、伝送するデータの各ビットがとりうる値に変換した複数の信号列とを対応付けて記憶する第１ビット位置平衡系列記憶部と、
前記伝送するデータ中のそれぞれのビットと、前記第１ビット位置平衡系列記憶部に格納される複数の信号列のうちで、そのビットに対応する信号列とを演算する拡散処理部と、
伝送するデータのビットごとに得られる演算結果の信号列の対応する成分同士を加算する合成処理部と、
加算合成結果の信号列が示す割合を基に、自身の内部の負荷を変動させて、搬送波の振幅を減少させる変調処理部、を有し、
前記変調処理されたデータは、前記アンテナ部を介して送信されることを特徴とするデータ送受信ユニット。
（付記１９）  磁界に反応して、反磁界を発生させるアンテナ部を備えたデータ送受信ユニットにおいて、
与えるパラメータを変化させることで、それぞれが互いに直交する複数の平衡系列を、伝送するデータの各ビットがとりうる値に変換した複数の信号列を発生させる第１平衡系列発生部と、
前記伝送するデータ中のそれぞれのビットと、そのビットの位置に対応するパラメータを基に前記平衡系列発生部が発生した信号列とを演算する拡散処理部と、
伝送するデータのビットごとに得られる演算結果の信号列の対応する成分同士を加算する合成処理部と、
加算結果の信号列が示す割合を基に、自身の内部の負荷を変動させて、搬送波の振幅を減少させる変調処理部、を有し、
前記変調処理されたデータは、前記アンテナ部を介して送信されることを特徴とするデータ送受信ユニット。
（付記２０）  磁界に反応して、反磁界を発生させるアンテナ部を備えたデータ送受信ユニットにおいて、
伝送するデータ中の各ビットを、平衡系列の各成分がとりうる値にそれぞれ変換する第１変換部と、
前記各変換値と、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列のうちで、その変換値のビット位置に対応する平衡系列とを演算する拡散処理部と、
演算結果の信号列の各成分を、前記伝送するデータの各ビットがとりうる値に変換する第２変換部と、
伝送するデータのビットごとに得られる第２変換部による変換結果の信号列の対応する成分同士を加算する合成処理部と、
加算結果の信号列が示す割合を基に、自身の内部の負荷を変動させて、搬送波の振幅を減少させる変調処理部、を有し、
前記変調処理されたデータは、前記アンテナ部を介して送信されることを特徴とするデータ送受信ユニット。
（付記２１）  磁界に反応して、反磁界を発生させるアンテナ部を備えたデータ送受信ユニットにおいて、
伝送するデータのビット位置と、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列とを対応付けて記憶する第１ビット位置平衡系列記憶部と、
伝送するデータ中の各ビットを、平衡系列の各成分がとりうる値にそれぞれ変換する第１変換部と、
前記各変換値と、前記第１ビット位置平衡系列記憶部に格納される複数の平衡系列のうちで、その変換値のビット位置に対応する平衡系列とを演算する拡散処理部と、
演算結果の信号列の各成分を、前記伝送するデータの各ビットがとりうる値に変換する第２変換部と、
伝送するデータのビットごとに得られる第２変換部による変換結果の信号列の対応する成分同士を加算する合成処理部と、
加算結果の信号列が示す割合を基に、自身の内部の負荷を変動させて、搬送波の振幅を減少させる変調処理部、を有し、
前記変調処理されたデータは、前記アンテナ部を介して送信されることを特徴とするデータ送受信ユニット。
（付記２２）  磁界に反応して、反磁界を発生させるアンテナ部を備えたデータ送受信ユニットにおいて、
与えるパラメータを変化させることで、それぞれが互いに直交する複数の平衡系列を発生させる第１平衡系列発生部と、
伝送するデータ中の各ビットを、平衡系列の各成分がとりうる値にそれぞれ変換する第１変換部と、
前記各変換値と、その変換値のビット位置に対応するパラメータを用いて前記第１平衡系列発生部により得られた平衡系列とを演算する拡散処理部と、
前記演算結果の信号列の各成分を、前記伝送するデータの各ビットがとりうる値に変換する第２変換部と、
伝送するデータのビットごとに得られる第２変換部による変換結果の信号列の対応する成分同士を加算する合成処理部と、
加算結果の信号列が示す割合を基に、自身の内部の負荷を変動させて、搬送波の振幅を減少させる変調処理部、を有し、
前記変調処理されたデータは、前記アンテナ部を介して送信されることを特徴とするデータ送受信ユニット。
（付記２３）  第１および第２の送受信ユニットがデータの送受信を行う方法において、
前記第１の送受信ユニットは、
各成分の総和がゼロになる平衡系列を、伝送するデータの各ビットがとりうる値に変換した信号列を出力する平衡系列出力ステップと、
出力された各成分が変換値である信号列と、前記伝送するデータ信号列の各ビットとを演算する拡散処理ステップと、
演算結果の信号列が示す割合に搬送波の振幅を減少させる変調処理ステップ、を備え、
前記第２の送受信ユニットは、
ミキサを用いて、前記第１の送受信ユニットから受信したデータの各ビットに対して、符号化時に使用された平衡系列と同一の平衡系列を乗算するステップと、
前記ミキサの出力を積分器により積分するステップと、
積分結果の正負に応じて「０」および「１」のいずれかを復調結果として出力するステップ、を備えることを特徴とするデータ送受信方法。
（付記２４）  前記第１の送受信ユニットは、前記平衡系列出力ステップにおいて、平衡系列記憶部に格納されている、それぞれが互いに直交する複数の平衡系列を、ビットがとりうる値に変換した複数の信号列の中から、前記第２の送受信ユニットで使用する平衡系列に対応する信号列を出力することを特徴とする付記２３記載のデータ送受信システム。
（付記２５）  前記第１の送受信ユニットは、前記平衡系列出力ステップにおいて、それぞれが互いに直交する複数の平衡系列を、ビットがとりうる値に変換した複数の信号列を発生させる平衡系列発生部を起動して、前記第２の送受信ユニットで使用する平衡系列に対応する信号列を出力することを特徴とする付記２３記載のデータ送受信システム。
（付記２６）  前記第２の送受信ユニットは、
搬送波を発生させる搬送波発生ステップと、
第２のアンテナ部を用いて、発生した搬送波を基に、磁界を発生させるステップ、をさらに備え、
前記第１の送受信ユニットは、
第１のアンテナ部を用いて、前記磁界に反応して、反磁界を発生させるステップをさらに備え、
前記変調処理ステップでは、前記拡散処理ステップにおいて出力された演算結果の信号列の各成分の値に応じて、自身の内部の負荷を変動させ、
前記第２の送受信ユニットは、前記負荷の変動を前記反磁界を介して搬送波の変動として検出することを特徴とする付記２３記載のデータ送受信方法。
（付記２７）  第１および第２の送受信ユニットがデータの送受信を行う方法において、
前記第１の送受信ユニットは、
各成分の総和がゼロになる平衡系列を出力する平衡系列出力ステップと、
出力された平衡系列と、伝送するデータの各ビットを、平衡系列の各成分がとりうる値に変換した各変換値とを演算する拡散処理ステップと、
前記演算結果の信号列の各成分を、前記伝送するデータの各ビットがとりうる値に変換する変換ステップと、
変換結果の信号列が示す割合に搬送波の振幅を減少させる変調処理ステップ、を備え、
前記第２の送受信ユニットは、
ミキサを用いて、前記第１の送受信ユニットから受信したデータの各ビットに対して、符号化時に使用された平衡系列と同一の平衡系列を乗算するステップと、
前記ミキサの出力を積分器を用いて積分するステップと、
積分結果の値の正負に応じて「０」および「１」のいずれかを復調結果として出力するステップ、を備えることを特徴とするデータ送受信方法。
（付記２８）  第１および第２の送受信ユニットがデータの送受信を行う方法において、
前記第１の送受信ユニットは、
伝送するデータ中のそれぞれのビットと、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列を、伝送するデータの各ビットがとりうる値に変換した複数の信号列のうちで、そのビットに対応した信号列とを演算する拡散処理ステップと、
伝送するデータのビットごとに得られる演算結果の信号列の対応する成分同士を加算する合成処理ステップと、
加算結果の信号列が示す割合に搬送波の振幅を減少させる変調処理ステップ、を備え、
前記第２の送受信ユニットは、
複数のミキサを用いて、前記第１の送受信ユニットから受信したデータに対して、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列前記のうちで、受信したデータの符号化時に使用された複数の平衡系列をそれぞれ乗算することで、受信したデータの各ビットに対応する乗算結果を出力するステップと、
複数の積分器を用いて、前記複数のミキサの出力をそれぞれ積分するステップと、
前記複数の積分器による積分結果の値の正負に応じて「０」および「１」のいずれかを、対応するビット位置の復調結果として出力するステップと、
復調された各ビットの値と、対応するビット位置を基に、受信したデータを再生するデータ再生ステップ、を備えることを特徴とするデータ送受信方法。
（付記２９）  第１および第２の送受信ユニットがデータの送受信を行う方法において、
前記第１の送受信ユニットは、
伝送するデータ中の各ビットを、平衡系列の各成分がとりうる値にそれぞれ変換する第１変換ステップと、
前記各変換値と、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列のうちで、その変換値のビット位置に対応する平衡系列とを演算する拡散処理ステップと、
前記演算結果の信号列の各成分を、前記伝送するデータの各ビットがとりうる値に変換する第２変換ステップと、
伝送するデータのビットごとに得られる第２変換ステップによる変換結果の信号列の対応する成分同士を加算する合成処理ステップと、
加算結果の信号列が示す割合に搬送波の振幅を減少させる変調処理ステップ、を備え、
前記第２の送受信ユニットは、
複数のミキサを用いて、前記第１の送受信ユニットから受信したデータに対して、各成分の総和がゼロになる平衡系列であって、それぞれが互いに直交する複数の平衡系列のうちで、その受信したデータの符号化時に使用された複数の平衡系列をそれぞれ乗算することで、受信したデータの各ビットに対応する乗算結果を出力するステップと、
複数の積分器を用いて、前記複数のミキサの出力をそれぞれ積分するステップと、
前記複数の積分器による積分結果の値の正負に応じて「０」および「１」のいずれかを、対応するビット位置の復調結果として出力するステップと、
復調された各ビットの値と、対応するビット位置を基に、受信したデータを再生するデータ再生ステップ、を備えることを特徴とするデータ送受信方法。
【図面の簡単な説明】
【０１０１】
【図１】本発明の各実施形態に共通する非接触型ＩＣカードシステムの構成を示すブロック図である。
【図２Ａ】本発明の第１実施形態のＩＣカード内の変調回路の構成（その１）を示すブロック図である。
【図２Ｂ】本発明の第１実施形態のＩＣカード内の変調回路の構成（その２）を示すブロック図である。
【図３】本発明の第１実施形態のＩＣカードリーダ・ライタ内の復調回路の構成を示すブロック図である。
【図４】平衡系列を基に、図２の演算器に入力する系列を出力するユニットを示す図である。
【図５】図２の変調回路および図３の復調回路の回路内部の各位置での波形を示す図である。
【図６Ａ】本発明の第２実施形態のＩＣカード内の変調回路の構成（その１）を示すブロック図である。
【図６Ｂ】本発明の第２実施形態のＩＣカード内の変調回路の構成（その２）を示すブロック図である。
【図７】本発明の第２実施形態のＩＣカードリーダ・ライタ内の復調回路の構成を示すブロック図である。
【図８】ビット位置ごとの平衡系列を基に、図６のそれぞれの演算器に入力する系列を出力するユニットを示す図である。
【図９】系列長８＝２３の場合のシルベスタ型アダマール符号発生回路（平衡系列発生回路）を示した図である。
【図１０】図９の平衡系列発生回路によって発生された複数の平衡系列（にマッピングし得る系列）を示した図である。
【符号の説明】
【０１０２】
１０  ＩＣカード
１１  第１のコイル
１２、３０、７０  変調回路
２０  ＩＣカードリーダ・ライタ
２１  第２のコイル
２２、４０、８０  復調回路
３１、７２、９５  演算器
３２、７４  負荷変動部
３３、７５  第１変換部
３４、４２、７６、８２  乗算器
３５、７７  第２変換部
４１、８１  ダイオード
４３、８３  積分器
４４、８４  判定部
７１  ビット抽出部
７３  合成処理部
８５  データ再生部
９０  平衡系列発生回路
９１、９２  遅延器
９３  ＡＮＤゲート
【図１】
2008022118.tif 000012
【図２Ａ】
2008022118.tif 000013
【図２Ｂ】
2008022118.tif 000014
【図３】
2008022118.tif 000015
【図４】
2008022118.tif 000016
【図５】
2008022118.tif 000017
【図６Ａ】
2008022118.tif 000018
【図６Ｂ】
2008022118.tif 000019
【図７】
2008022118.tif 000020
【図８】
2008022118.tif 000021
【図９】
2008022118.tif 000022
【図１０】
2008022118.tif 000023