(57)【要約】【課題】２層の導電性ポリシリコン間に誘電体膜を挟んだ、ポリシリコン−絶縁膜−ポリシリコン構造の容量素子を有する半導体装置において、容量素子の回路面積を低減するために、誘電体膜を薄膜化した際、上部電極端部の電界集中による耐圧低下を招く。【解決手段】２層の導電性ポリシリコン３，５間に誘電体膜４を挟んだ構造の容量素子を有する半導体装置であって、半導体基板１上に絶縁膜２を介して形成された下部電極用ポリシリコン層３と、下部電極用ポリシリコン層３上に形成された誘電体膜４と、誘電体膜４上の所定領域に形成された上部電極用ポリシリコン層５とを備え、上部電極用ポリシリコン層５の端部相当領域を含む誘電体膜４の外部領域の膜厚が内部領域の膜厚に比べて厚く構成されている。【選択図】図１
2008010713.tif 000002
【特許請求の範囲】
【請求項１】
２層の導電性ポリシリコン間に誘電体膜を挟んだ構造の容量素子を有する半導体装置であって、
半導体基板上に絶縁膜を介して形成された下部電極用ポリシリコン層と、前記下部電極用ポリシリコン層上に形成された前記誘電体膜と、前記誘電体膜上の所定領域に形成された上部電極用ポリシリコン層とを備え、
前記上部電極用ポリシリコン層の端部相当領域を含む前記誘電体膜の外部領域の膜厚が内部領域の膜厚に比べて厚く構成されていることを特徴とする半導体装置。
【請求項２】
前記誘電体膜の前記外部領域は、外方に向かって膜厚が次第に増加するテーパー形状に構成されている請求項１に記載の半導体装置。
【請求項３】
前記下部電極用ポリシリコン層の外部領域は、その中の不純物濃度が外方に向かって次第に増加するように構成されている請求項１または請求項２に記載の半導体装置。
【請求項４】
前記誘電体膜はシリコン酸化膜である請求項１から請求項３までのいずれかに記載の半導体装置。
【請求項５】
２層の導電性ポリシリコン間に誘電体膜を挟んだ構造の容量素子を有する半導体装置の製造方法であって、
半導体基板上に絶縁膜を介して第１の不純物を添加した下部電極用ポリシリコン層を形成する工程と、
前記下部電極用ポリシリコン層上の所定領域に不純物注入用マスクを形成する工程と、
前記不純物注入用マスクを用いて前記下部電極用ポリシリコン層の前記所定領域の外部に第２の不純物を選択的にイオン注入する工程と、
前記不純物注入用マスクを除去した後、熱酸化処理によって前記下部電極用ポリシリコン層上に前記誘電体膜としてのシリコン酸化膜を、その外部領域の膜厚が内部領域の膜厚に比べて厚くなる状態で形成する工程と、
前記シリコン酸化膜上に上部電極用ポリシリコン層を選択的に形成する工程とを含む半導体装置の製造方法。
【請求項６】
前記第１の不純物と前記第２の不純物として同一素材を用いる請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第１の不純物としてｐ型またはｎ型の不純物の元素を用い、前記第２の不純物としてゲルマニウム、フッ素または塩素を用いる請求項５に記載の半導体装置の製造方法。
【請求項８】
前記不純物注入用マスクを形成する工程は、前記下部電極用ポリシリコン層上に絶縁被膜を堆積する工程と、前記絶縁被膜上にレジスト膜をパターニングした後、前記絶縁被膜をウェットエッチングして端部にテーパー形状を有する前記不純物注入用マスクを形成する工程とを含む請求項５から請求項７までのいずれかに記載の半導体装置の製造方法。
【請求項９】
前記不純物注入用マスクを形成する工程は、前記下部電極用ポリシリコン層上にレジスト膜を塗布する工程と、前記レジスト膜をその端部にテーパー形状を有するようにパターニングして前記不純物注入用マスクを形成する工程とを含む請求項５から請求項７までのいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記下部電極用ポリシリコン層に前記不純物を選択的にイオン注入する工程では、前記不純物注入用マスクの遮蔽のもとで、前記下部電極用ポリシリコン層に対してイオン注入方向を斜めにしかつイオン注入軌跡を旋回させる状態でイオン注入を行う請求項５から請求項７までのいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記不純物注入用マスクの除去の後で、前記熱酸化処理の前に、前記イオン注入済みの前記下部電極用ポリシリコン層を低温で熱処理する請求項５から請求項７までのいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法にかかわり、詳しくは、２層の導電性ポリシリコン間に誘電体膜を挟んだ、ポリシリコン−絶縁膜−ポリシリコン構造の容量素子を有する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、アナログ半導体集積回路は、回路面積の縮小化が課題となっている。ＭＯＳトランジスタ、バイポーラトランジスタ、容量素子、抵抗素子等の各デバイスにおいて、ルールの変更、レイアウトの工夫、材料および処理条件、順序の変更等、様々な方法を組み合わせることで、面積縮小化が図られている。容量素子に関して言えば、静電容量は電極間間隔（誘電体膜膜厚）が小さいほど大きくなることから、誘電体膜を薄膜化することにより、単位面積当たりの容量値の向上を図ることができる。すなわち、総容量値を小さくすることなく、容易に面積を低減することが可能である。特に、誘電体膜をポリシリコンの熱酸化膜とする場合は、ポリシリコンへの不純物注入量を低減することで、熱酸化処理後の熱酸化膜を薄くすることができる。
【０００３】
以下に、従来の２層の導電性ポリシリコン間に誘電体膜を挟んだ、ポリシリコン−絶縁膜−ポリシリコン構造の容量素子を有する半導体装置の製造方法について、図１１の構造断面図および図１２〜図１３に示す工程断面図を用いて説明する。
【０００４】
図１１に示す従来の容量素子は、半導体基板１１上に絶縁膜１２を介して設けられた導電性の下部電極用ポリシリコン層１３と、下部電極用ポリシリコン層１３上に形成された誘電体膜１４と、誘電体膜１４上に形成された上部電極用ポリシリコン層１５を備えている。この容量素子においては、上部電極用ポリシリコン層１５の端部付近Ａにおける誘電体膜１４の膜厚は上部電極用ポリシリコン層１５の中央部に比べて薄くなっている。それは、上部電極用ポリシリコン層１５の形状形成時のエッチングのために、誘電体膜１４が膜減りを生じるからである。
【０００５】
次に、従来の半導体装置の製造方法について説明する。半導体基板１１上に絶縁膜１２を形成した後、絶縁膜１２を含む半導体基板１１の全面に不純物無添加の下部電極用ポリシリコン層１３を堆積する（図１２（ａ）参照）。次いで、下部電極用ポリシリコン層１３に不純物１６を注入する（図１２（ｂ）参照）。次いで、下部電極用ポリシリコン層１３を所定の形状に形成する（図１３（ａ）参照）。次いで、熱酸化処理を行うことによって下部電極用ポリシリコン層１３の表面上に熱酸化膜による誘電体膜１４を成長させる（図１３（ｂ）参照）。次いで、下部電極用ポリシリコン層１３を含む全面に不純物を添加した上部電極用ポリシリコン層１５を堆積する（図１３（ｃ）参照）。次いで、下部電極用ポリシリコン層１３上においてドライエッチングにより、上部電極用ポリシリコン層１５を所定の形状に形成する（図１３（ｄ）参照）。
【特許文献１】特開平４−１１２５７９号公報（第２−３頁、第１−５図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記の従来例では、上部電極用ポリシリコン層１５の端部付近Ａにおける誘電体膜１４の膜厚は、熱酸化処理後、ドライエッチング前の膜厚に対して、上部電極用ポリシリコン層１５の形状形成時のドライエッチングに起因する膜減り分だけ薄くなる。そのため、誘電体膜１４に接する上部電極用ポリシリコン層１５の端部に電界が集中し、その集中した電界のエネルギーのために容量素子の破壊電圧（耐圧）の低下を招く。特に、単位面積当たりの容量値を向上させるべく誘電体膜１４を薄膜化する場合には、さらなる電界集中が起きやすく、所望の耐圧を達成することができないという深刻な問題が生じる。
【０００７】
本発明は、このような事情に鑑みて創作したものであり、２層の導電性ポリシリコン間に誘電体膜を挟んだ、ポリシリコン−絶縁膜−ポリシリコン構造の容量素子を有する半導体装置において、その耐圧を改善することを目的としている。
【課題を解決するための手段】
【０００８】
本発明による半導体装置は、２層の導電性ポリシリコン間に誘電体膜を挟んだ構造の容量素子を有する半導体装置であって、半導体基板上に絶縁膜を介して形成された下部電極用ポリシリコン層と、前記下部電極用ポリシリコン層上に形成された前記誘電体膜と、前記誘電体膜上の所定領域に形成された上部電極用ポリシリコン層とを備え、前記上部電極用ポリシリコン層の端部相当領域を含む前記誘電体膜の外部領域の膜厚が内部領域の膜厚に比べて厚く構成されていることを特徴とするものである。
【０００９】
この構成において、上部電極用ポリシリコン層の端部付近における誘電体膜の外部領域の膜厚を選択的に厚くすることにより、上部電極用ポリシリコン層の形状形成時のドライエッチングに起因する膜減り分を補い、これによって、ポリシリコン−絶縁膜−ポリシリコン構造における容量素子の耐圧を向上させることができる。
【００１０】
上記の構成において、前記誘電体膜の前記外部領域は、外方に向かって膜厚が次第に増加するテーパー形状に構成されているという態様がある。これは、誘電体膜の外部領域の膜厚を次第に増加させる態様について、その外部領域の物理的な形状をもって規定するものである。
【００１１】
また上記の構成において、前記下部電極用ポリシリコン層の外部領域は、その中の不純物濃度が外方に向かって次第に増加するように構成されているという態様がある。これは、誘電体膜の外部領域の膜厚を次第に増加させる基因として、不純物濃度の調整を設定するものである。
【００１２】
また上記の構成において、前記誘電体膜はシリコン酸化膜であるという態様がある。これは、下部電極用ポリシリコン層の熱酸化によって誘電体膜を形成した場合に相当する。
【００１３】
本発明による半導体装置の製造方法は、２層の導電性ポリシリコン間に誘電体膜を挟んだ構造の容量素子を有する半導体装置の製造方法であって、
半導体基板上に絶縁膜を介して第１の不純物を添加した下部電極用ポリシリコン層を形成する工程と、
前記下部電極用ポリシリコン層上の所定領域に不純物注入用マスクを形成する工程と、
前記不純物注入用マスクを用いて前記下部電極用ポリシリコン層の前記所定領域の外部に第２の不純物を選択的にイオン注入する工程と、
前記不純物注入用マスクを除去した後、熱酸化処理によって前記下部電極用ポリシリコン層上に前記誘電体膜としてのシリコン酸化膜を、その外部領域の膜厚が内部領域の膜厚に比べて厚くなる状態で形成する工程と、
前記シリコン酸化膜上に上部電極用ポリシリコン層を選択的に形成する工程とを含むものである。
【００１４】
この半導体装置の製造方法によれば、上述したポリシリコン−絶縁膜−ポリシリコン構造の容量素子について耐圧が向上された半導体装置の製造を有利に進めることができる。
【００１５】
上記の半導体装置の製造方法において、前記第１の不純物と前記第２の不純物として同一素材を用いてもよいし、あるいは、前記第１の不純物としてｐ型またはｎ型の不純物の元素を用い、前記第２の不純物としてゲルマニウム、フッ素または塩素を用いるのでもよい。ゲルマニウム、フッ素または塩素を用いる場合には、ポリシリコンの酸化が増速され、誘電体膜の膜厚調整をより有利に進めることができる。
【００１６】
上記の半導体装置の製造方法において、外部領域の膜厚が内部領域の膜厚に比べて厚くなる状態で誘電体膜としてのシリコン酸化膜を形成する手法については、次の３つの好ましい手法がある。１つは、不純物注入用マスクの形状を台形状（テーパー形状）にして第２の不純物のイオン注入の度合いを面方向で調整するものである。もう１つは、第２の不純物のイオン注入方向を斜めにすることにより、イオン注入の度合いを面方向で調整するものである。さらにもう１つは、下部電極用ポリシリコン層における第１の不純物を低温熱処理により拡散させることにより、イオン注入の度合いを面方向で調整するものである。以下、順次に説明する。
【００１７】
上記の半導体装置の製造方法において、前記不純物注入用マスクを形成する工程は、前記下部電極用ポリシリコン層上に絶縁被膜を堆積する工程と、前記絶縁被膜上にレジスト膜をパターニングした後、前記絶縁被膜をウェットエッチングして端部にテーパー形状を有する前記不純物注入用マスクを形成する工程とを含むという態様がある。
【００１８】
また上記の半導体装置の製造方法において、前記不純物注入用マスクを形成する工程は、前記下部電極用ポリシリコン層上にレジスト膜を塗布する工程と、前記レジスト膜をその端部にテーパー形状を有するようにパターニングして前記不純物注入用マスクを形成する工程とを含むという態様がある。
【００１９】
不純物注入用マスクをテーパー形状すなわち台形状に形成しておけば、マスクの薄い部分ほど不純物がより多く下部電極用ポリシリコン層にイオン注入され、シリコン酸化膜（誘電体膜）の膜厚増加に寄与する。
【００２０】
また上記の半導体装置の製造方法において、前記下部電極用ポリシリコン層に前記不純物を選択的にイオン注入する工程では、前記不純物注入用マスクの遮蔽のもとで、前記下部電極用ポリシリコン層に対してイオン注入方向を斜めにしかつイオン注入軌跡を旋回させる状態でイオン注入を行うという態様がある。斜め方向から不純物のイオン注入を行うことにより、不純物注入用マスクを台形状にしなくても、不純物濃度の調整を容易に実現できる。
【００２１】
また上記の半導体装置の製造方法において、前記不純物注入用マスクの除去の後で、前記熱酸化処理の前に、前記イオン注入済みの前記下部電極用ポリシリコン層を低温で熱処理するという態様がある。低温熱処理による不純物の拡散を行うことにより、不純物注入用マスクを台形状にしなくても、また、イオン注入軌跡を旋回させなくても、不純物濃度の調整を容易に実現できる。
【００２２】
上記の半導体装置およびその製造方法のより具体的レベルでの展開は、次のようになる。
【００２３】
本発明における第１の形態は、ｐ型のシリコン基板上に絶縁膜としてＬＯＣＯＳ（Local Oxidation of Silicon）層を形成した後、不純物無添加の下部電極用ポリシリコン層を堆積する。その後、下部電極用ポリシリコン層に対して第１の不純物（例えばリン）の注入を行い、さらに選択的に上部電極用ポリシリコン層の端部相当領域に第２の不純物（例えばリン）の注入を行う。下部電極用ポリシリコン層に対して熱酸化処理を行うと、不純物が２回注入された領域についてのみ、熱酸化膜による誘電体膜を選択的に厚くすることができる。その後、誘電体膜が厚くなった外部領域に端部が位置するように、ドライエッチングにより上部電極用ポリシリコン層を形状形成する。
【００２４】
また、本発明における第２の形態は、ｐ型のシリコン基板上に絶縁膜としてＬＯＣＯＳ層を形成した後、不純物無添加の下部電極用ポリシリコン層を堆積する。その後、第１の不純物の注入を行い、さらに、レジスト膜または絶縁被膜（例えばＴＥＯＳ（tetra ethyl ortho silicate）膜）をテーパー形状となるよう不純物注入用マスクを形成して、選択的に上部電極用ポリシリコン層の端部相当領域のみに第２の不純物注入を行う。こうすることで、下部電極用ポリシリコン層への注入量は、下部電極用ポリシリコン層の面方向において、注入量の勾配をもたせることができる。上部電極用ポリシリコン層の端部相当領域から外方に向かって、不純物注入量は大きくなっていくため、下部電極用ポリシリコン層に対する熱酸化処理を行うと、外方に向かって徐々に厚くなる状態で熱酸化膜を成長させることができる。その後、誘電体膜が厚くなった外部領域に端部が位置するように、ドライエッチングにより上部電極用ポリシリコン層を形状形成する。
【００２５】
また、本発明における第３の形態は、ｐ型のシリコン基板上に絶縁膜としてＬＯＣＯＳ層を形成した後、不純物無添加の下部電極用ポリシリコン層を堆積し、その後、第１の不純物の注入を行う。さらに、レジスト膜または絶縁被膜で不純物注入用マスクを形成して、面方向においてイオン注入方向を斜めの角度にしかつイオン注入軌跡を旋回（例えば９０°毎に４回転）して、マスク下部の領域にも第２の不純物をイオン注入する。こうすることで、下部電極用ポリシリコン層への不純物注入量について、面方向において注入量の変化をもたせることができる。上部電極用ポリシリコン層の端部相当領域から外方に向かって不純物注入量は大きくなっていくため、下部電極用ポリシリコン層に対する熱酸化処理を行うと、外方に向かって徐々に厚くなる状態で熱酸化膜を成長させることができる。その後、誘電体膜が厚くなった外部領域に端部が位置するように、ドライエッチングにより上部電極用ポリシリコン層を形状形成する。
【００２６】
また、本発明における第４の形態は、ｐ型のシリコン基板上に絶縁膜としてＬＯＣＯＳ層を形成した後、不純物無添加の下部電極用ポリシリコン層を堆積する。その後、第１の不純物の注入を行い、さらに上部電極用ポリシリコン層の端部相当領域に選択的に第２の不純物を注入する。続いて、熱酸化処理の温度より低温で熱処理を行い、上部電極用ポリシリコン層の端部相当領域から内部へ向かって、下部電極用ポリシリコン層中の不純物拡散を促す。こうすることで、面方向において不純物濃度の変化をもたせることができる。上部電極用ポリシリコン層の端部相当領域から外方に向かって不純物濃度は大きくなっていくため、下部電極用ポリシリコン層に対する熱酸化処理を行うと、外方に向かって徐々に厚くなる状態で熱酸化膜（シリコン酸化膜）を成長させることができる。その後、誘電体膜が厚くなった外部領域に端部が位置するように、ドライエッチングにより上部電極用ポリシリコン層を形状形成する。
【００２７】
また、本発明における第５の形態は、ｐ型のシリコン基板上に絶縁膜としてＬＯＣＯＳ層を形成した後、不純物無添加の下部電極用ポリシリコン層を堆積する。その後、第１の不純物（例えばリン、ボロン）の注入を行い、さらに選択的に上部電極用ポリシリコン層の端部相当領域に第２の不純物（例えばゲルマニウムＧｅ、フッ素Ｆまたは塩素Ｃｌ）の注入を行う。熱酸化処理を行うと、第２の不純物が注入された領域のみ、ポリシリコンが増速酸化されて熱酸化膜を選択的に厚くすることができる。その後、選択的に誘電体膜が厚くなった外部領域に端部が位置するように、ドライエッチングにより上部電極用ポリシリコン層を形状形成する。
【００２８】
上記の第１の形態は、不純物注入量が多いほど、熱酸化膜による誘電体膜の膜厚が厚くなることを利用している。不純物注入が１回のみの領域は容量素子の大部分を占め、容量値をほぼ決定する領域である。不純物注入が２回分重なる領域については、熱酸化膜による誘電体膜を厚膜化して、耐圧を確保または向上させる領域となっている。
【００２９】
また、第２〜第４の形態が、第１の形態と明確に異なる点は、下部電極用ポリシリコン層への不純物注入量を、面方向において勾配または変化をもたせ、上部電極用ポリシリコン層の端部相当領域から外方に向かって徐々に熱酸化膜を厚くなるよう成長させている点である。第２〜第４の不純物注入量の勾配または変化をもたせる方法としては、各々、２回目の不純物注入用マスクをテーパー形状に形成するとか、面方向において斜めに注入するとか、熱酸化処理前に低温の熱処理を加えることを実施する。これらの効果としては、第１の形態と比べ、上部電極用ポリシリコン層の端部相当領域から外方に向かって、より緩やかな勾配をもって熱酸化膜を厚膜化することができ、上部および下部の両電極用ポリシリコン層と熱酸化膜との間において電界集中を生じる箇所を可能な限り排除することが可能となり、より耐圧向上が望める。
【００３０】
また、上記の第５の形態は、第２の不純物による増速酸化で熱酸化膜の膜厚が厚くなることを利用している。第１の不純物の注入領域は、容量素子の大部分を占め、容量値をほぼ決定する領域であり、第２の不純物の注入領域については、熱酸化膜を厚膜化して、耐圧を確保または向上させる領域となっている。
【発明の効果】
【００３１】
本発明によれば、容量素子の上部電極用ポリシリコン層の端部付近における誘電体膜の膜厚を選択的に厚くするので、容量素子の面積低減のために誘電体膜を薄膜化した際、上部電極用ポリシリコン層の端部での電界集中による耐圧低下を抑えることが可能となり、信頼性の高い半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００３２】
以下、本発明にかかわる半導体装置およびその製造方法の実施の形態について図面に基づいて詳細に説明する。
【００３３】
（第１の実施形態）
図１は、本発明の第１の実施形態におけるポリシリコン−絶縁膜−ポリシリコン構造の容量素子の構造断面図である。
【００３４】
図１に示すように、この容量素子は、ｐ型のシリコン基板１上に絶縁膜（ＬＯＣＯＳ層）２を介して設けられた導電性の下部電極用ポリシリコン層３と、下部電極用ポリシリコン層３上に形成された誘電体膜４と、誘電体膜４上に形成された上部電極用ポリシリコン層５とを備えており、上部電極用ポリシリコン層５の端部Ａを含む誘電体膜４の外部領域の膜厚が内部領域に比べて厚くなっている。
【００３５】
次に、本実施形態における半導体装置の製造方法を図２〜図３に示す製造工程断面図に従って説明する。なお、加工用レジスト膜の除去工程と電極用ポリシリコン層に接続する金属配線の形成工程については説明を省略する（以下同様）。
【００３６】
まず、シリコン基板１上に絶縁膜２を形成する。次いで、絶縁膜２を含むシリコン基板１の全面に不純物無添加の下部電極用ポリシリコン層３を堆積する（図２（ａ）参照）。
【００３７】
次いで、下部電極用ポリシリコン層３にリン（Ｐ）イオンなどの第１の不純物イオン６を注入する（図２（ｂ）参照）。
【００３８】
次いで、下部電極用ポリシリコン層３上にレジスト膜またはＴＥＯＳ膜（絶縁被膜）による不純物注入用マスク７を形成する（図２（ｃ）参照）。
【００３９】
次いで、不純物注入用マスク７の遮蔽のもとで下部電極用ポリシリコン層３にリン（Ｐ）イオンなどの第２の不純物イオン８を選択的に注入する（図２（ｄ）参照）。
【００４０】
次いで、不純物注入用マスク７を除去する。さらに、下部電極用ポリシリコン層３を所定の形状に形成する（図３（ａ）参照）。
【００４１】
次いで、熱酸化処理を行うことによって下部電極用ポリシリコン層３の表面上に、図２（ｄ）において第２の不純物イオン８が選択的に注入された領域の膜厚を選択的に厚くする状態で熱酸化膜（シリコン酸化膜）による誘電体膜４を成長する（図３（ｂ）参照）。
【００４２】
次いで、誘電体膜４が表面に成長した下部電極用ポリシリコン層３を含む全面に、不純物（例えばリン）を添加した上部電極用ポリシリコン層５を堆積する（図３（ｃ）参照）。
【００４３】
次いで、下部電極用ポリシリコン層３上において、ドライエッチングにより上部電極用ポリシリコン層５を所定の形状に形成する（図３（ｄ）参照）。ただし、図３（ａ）の工程を図３（ｄ）の後に回す、つまり、上部電極用ポリシリコン層５を所定の形状に形成した後に、下部電極用ポリシリコン層３を所定の形状に形成するのでもよい。
【００４４】
なお、第１の実施形態では、熱酸化処理により下部電極用ポリシリコン層３上に熱酸化膜による誘電体膜４を形成したが、これに限らず、さらに例えば、窒素を含む雰囲気中で熱処理（熱窒化処理）を行ってシリコン酸窒化膜等の誘電体膜を形成することも可能である。また、第１の不純物と第２の不純物は共にリン（Ｐ）を用いたが、これに代えて、第１の不純物はヒ素（Ａｓ）またはボロン（Ｂ）等を用い、また、第２の不純物はポリシリコンの酸化を増速する元素として、ゲルマニウム（Ｇｅ）、フッ素（Ｆ）または塩素（Ｃｌ）等を用いてもよい。
【００４５】
（第２の実施形態）
図４は、本発明の第２の実施形態におけるポリシリコン−絶縁膜−ポリシリコン構造の容量素子の構造断面図である。
【００４６】
図４に示すように、この容量素子は、ｐ型のシリコン基板１上に絶縁膜（ＬＯＣＯＳ層）２を介して設けられた導電性の下部電極用ポリシリコン層３と、下部電極用ポリシリコン層３上に形成された誘電体膜４と、誘電体膜４上に形成された上部電極用ポリシリコン層５を備えており、上部電極用ポリシリコン層５の端部を含む誘電体膜４の外部領域は、外方に向かって膜厚が次第に増加するテーパー形状に構成されている。そのテーパー形状は、下面も上面も外広がりとなっている。
【００４７】
次に、本実施形態における半導体装置の製造方法を図５〜図６に示す製造工程断面図に従って説明する。
【００４８】
まず、シリコン基板１上に絶縁膜２を形成する。次いで、絶縁膜２を含むシリコン基板１の全面に不純物無添加の下部電極用ポリシリコン層３を堆積する（図５（ａ）参照）。
【００４９】
次いで、下部電極用ポリシリコン層３にリン（Ｐ）イオンなどの第１の不純物イオン６を注入する（図５（ｂ）参照）。
【００５０】
次いで、下部電極用ポリシリコン層３上に、レジスト膜またはＴＥＯＳ膜（絶縁被膜）による不純物注入用マスク７を断面台形状に形成する。レジスト膜の場合は、例えばフォーカスを調整する露光条件により、レジスト膜を台形状に形成する。ＴＥＯＳ膜の場合は、レジスト膜でパターニング後、例えばＢＨＦ（バッファードフッ酸）溶液を用いたウェットエッチングにより、台形状に形成する（図５（ｃ）参照）。
【００５１】
その後、不純物注入用マスク７の遮蔽のもとで下部電極用ポリシリコン層３にリン（Ｐ）イオンなどの第２の不純物イオン８を選択的に注入する（図５（ｄ）参照）。台形状の不純物注入用マスク７の存在により、下部電極用ポリシリコン層３への第２の不純物イオン８の注入量（濃度）は、不純物注入用マスク７のテーパー形状に対応して外方に向かって勾配をもって多くなる。次いで、不純物注入用マスク７を除去する。さらに、下部電極用ポリシリコン層３を所定の形状に形成する（図６（ａ）参照）。
【００５２】
次いで、熱酸化処理を行うことによって下部電極用ポリシリコン層３の表面上に、図５（ｄ）において第２の不純物イオン８が選択的に注入された領域の膜厚を選択的にかつ外部へ向かって次第に膜厚を厚くする状態で熱酸化膜（シリコン酸化膜）による誘電体膜４を成長する（図６（ｂ）参照）。
【００５３】
次いで、誘電体膜４が表面に成長した下部電極用ポリシリコン層３を含む全面に、不純物（例えばリン）を添加した上部電極用ポリシリコン層５を堆積する（図６（ｃ）参照）。
【００５４】
次いで、下部電極用ポリシリコン層３上において、ドライエッチングにより上部電極用ポリシリコン層５を所定の形状に形成する（図６（ｄ）参照）。ただし、図６（ａ）の工程を図６（ｄ）の後に回す、つまり、上部電極用ポリシリコン層５を所定の形状に形成した後に、下部電極用ポリシリコン層３を所定の形状に形成するのでもよい。
【００５５】
（第３の実施形態）
本発明の第３の実施形態における半導体装置の構造は、図４に示した第２の実施形態の半導体装置の構造と同様であり、その説明を省略する。
【００５６】
以下に、本実施形態における半導体装置の製造方法を図７〜図８に示す製造工程断面図に従って説明する。
【００５７】
まず、シリコン基板１上に絶縁膜２を形成する。次いで、絶縁膜２を含むシリコン基板１の全面に不純物無添加の下部電極用ポリシリコン層３を堆積する（図７（ａ）参照）。
【００５８】
次いで、下部電極用ポリシリコン層３にリン（Ｐ）イオンなどの第１の不純物イオン６を注入する（図７（ｂ）参照）。
【００５９】
次いで、下部電極用ポリシリコン層３上に、レジスト膜またはＴＥＯＳ膜による不純物注入用マスク７を形成する（図７（ｃ）参照）。
【００６０】
次いで、不純物注入用マスク７の遮蔽のもとで、水平方向に対する所定の傾斜角度で、イオン注入軌跡を例えば９０°毎に４回転して、マスク下部の領域を含めて下部電極用ポリシリコン層３にリン（Ｐ）イオンなどの第２の不純物イオン８を注入する（図７（ｄ）参照）。この場合、下部電極用ポリシリコン層３への第２の不純物イオン８の注入量は、不純物注入用マスク７の下方の内部の所定位置から外方に向かって次第に増加する。次いで、不純物注入用マスク７を除去する。さらに、下部電極用ポリシリコン層３を所定の形状に形成する（図８（ａ）参照）。
【００６１】
次いで、熱酸化処理を行うことによって下部電極用ポリシリコン層３の表面上に、図７（ｄ）において第２の不純物イオン８が選択的に注入された領域の膜厚を選択的にかつ外部へ向かって次第に厚くする状態で熱酸化膜（シリコン酸化膜）による誘電体膜４を成長する（図８（ｂ）参照）。
【００６２】
次いで、誘電体膜４が表面に成長した下部電極用ポリシリコン層３を含む全面に、不純物（例えばリン）を添加した上部電極用ポリシリコン層５を堆積する（図８（ｃ）参照）。
【００６３】
次いで、下部電極用ポリシリコン層３上において、ドライエッチングにより上部電極用ポリシリコン層５を所定の形状に形成する（図８（ｄ）参照）。ただし、図８（ａ）の工程を図８（ｄ）の後に回す、つまり、上部電極用ポリシリコン層５を所定の形状に形成した後に、下部電極用ポリシリコン層３を所定の形状に形成するのでもよい。
【００６４】
（第４の実施形態）
本発明の第４の実施形態における半導体装置の構造は、図４に示した第２の実施形態の半導体装置の構造と同様であり、その説明を省略する。
【００６５】
以下に、本実施形態における半導体装置の製造方法を図９〜図１０に示す製造工程断面図に従って説明する。
【００６６】
まず、シリコン基板１上に絶縁膜２を形成する。次いで、絶縁膜２を含むシリコン基板１の全面に不純物無添加の下部電極用ポリシリコン層３を堆積する（図９（ａ）参照）。
【００６７】
次いで、下部電極用ポリシリコン層３にリン（Ｐ）イオンなどの第１の不純物イオン６を注入する（図９（ｂ）参照）。
【００６８】
次いで、下部電極用ポリシリコン層３上に、レジスト膜またはＴＥＯＳ膜による不純物注入用マスク７を形成する（図９（ｃ）参照）。
【００６９】
次いで、不純物注入用マスク７の遮蔽のもとで、下部電極用ポリシリコン層３にリン（Ｐ）イオンなどの第２の不純物イオン８を選択的に注入する（図９（ｄ）参照）。
【００７０】
次いで、不純物注入用マスク７を除去する。
【００７１】
そして、第２の不純物イオン８を選択的に注入した下部電極用ポリシリコン層３に対して低温度で熱処理を行うことにより、第２の不純物イオン８の拡散を行う。拡散の程度は、内方に向かうほど低くなる。この第２の不純物イオン８の拡散の結果、第２の不純物イオン８の注入量は内部の所定位置から外方に向かって次第に増加するものとなる。このときの熱処理の温度は、後述の図１０（ｂ）における熱酸化膜成長時の温度より低く設定される。
【００７２】
次に、下部電極用ポリシリコン層３を所定の形状に形成する（図１０（ａ）参照）。
【００７３】
次いで、熱酸化処理を行うことによって下部電極用ポリシリコン層３の表面上に、図９（ｄ）において第２の不純物イオン８が選択的に注入された領域の膜厚を選択的にかつ外部へ向かって次第に厚くする状態で熱酸化膜（シリコン酸化膜）による誘電体膜４を成長する（図１０（ｂ）参照）。
【００７４】
次いで、誘電体膜４が表面に成長した下部電極用ポリシリコン層３を含む全面に、不純物（例えばリン）を添加した上部電極用ポリシリコン層５を堆積する（図１０（ｃ）参照）。
【００７５】
次いで、下部電極用ポリシリコン層３上において、ドライエッチングにより上部電極用ポリシリコン層５を所定の形状に形成する（図１０（ｄ）参照）。ただし、図１０（ａ）の工程を図１０（ｄ）の後に回す、つまり、上部電極用ポリシリコン層５を所定の形状に形成した後に、下部電極用ポリシリコン層３を所定の形状に形成するのでもよい。
【産業上の利用可能性】
【００７６】
以上説明したように、本発明は、アナログ半導体集積回路等の回路面積を低減化するのに有用である。
【図面の簡単な説明】
【００７７】
【図１】本発明の第１の実施形態における半導体装置を示す断面図
【図２】本発明の第１の実施形態における半導体装置の製造工程を示す断面図（その１）
【図３】本発明の第１の実施形態における半導体装置の製造工程を示す断面図（その２）
【図４】本発明の第２、第３、第４の実施形態における半導体装置を示す断面図
【図５】本発明の第２の実施形態における半導体装置の製造工程を示す断面図（その１）
【図６】本発明の第２の実施形態における半導体装置の製造工程を示す断面図（その２）
【図７】本発明の第３の実施形態における半導体装置の製造工程を示す断面図（その１）
【図８】本発明の第３の実施形態における半導体装置の製造工程を示す断面図（その２）
【図９】本発明の第４の実施形態における半導体装置の製造工程を示す断面図（その１）
【図１０】本発明の第４の実施形態における半導体装置の製造工程を示す断面図（その２）
【図１１】従来技術における半導体装置を示す断面図
【図１２】従来技術における半導体装置の製造工程を示す断面図（その１）
【図１３】従来技術における半導体装置の製造工程を示す断面図（その２）
【符号の説明】
【００７８】
１  シリコン基板
２  絶縁膜（ＬＯＣＯＳ層）
３  下部電極用ポリシリコン層
４  誘電体膜（熱酸化膜、シリコン酸化膜）
５  上部電極用ポリシリコン層
６  第１の不純物イオン
７  不純物注入用マスク（レジスト膜または絶縁被膜）
８  第２の不純物イオン
【図１】
2008010713.tif 000003
【図２】
2008010713.tif 000004
【図３】
2008010713.tif 000005
【図４】
2008010713.tif 000006
【図５】
2008010713.tif 000007
【図６】
2008010713.tif 000008
【図７】
2008010713.tif 000009
【図８】
2008010713.tif 000010
【図９】
2008010713.tif 000011
【図１０】
2008010713.tif 000012
【図１１】
2008010713.tif 000013
【図１２】
2008010713.tif 000014
【図１３】
2008010713.tif 000015