(57)【要約】【課題】ＲＦタグにおいて、ＩＤ番号などのデータ格納には、マスクＲＯＭやフラッシュメモリが用いられている。マスクＲＯＭは安価に実現できるが書き替えが出来ない。また、フラッシュメモリは、電気的な書き替えが可能であるが生産コストが上昇する。したがって、データ書き替え可能なＲＦタグを安価に提供することは困難である。【解決手段】ＲＦタグに、微弱な無線信号から電源電圧を生成する機能を有する電源回路と、前記電源電圧によりデータ保持部に格納されたデータを保持することのできるメモリと、を搭載する。以上のような構成とすることで、ＩＤ番号などのデータを、製造後にも書き替え可能な高性能のＲＦタグを安価に提供する。【選択図】図１
2008123500.tif 000002
【特許請求の範囲】
【請求項１】
受信用の第１のアンテナ回路と、
送受信用の第２のアンテナ回路と、
前記第１のアンテナ回路で受信された第１の無線信号を直流電圧にし、前記直流電圧を昇圧して第１の直流電圧を生成する第１の電源回路と、
前記第２のアンテナ回路で受信された第２の無線信号から第２の直流電圧を生成する第２の電源回路と、
前記第１の直流電圧及び前記第２の直流電圧が供給されるメモリ回路と、を有することを特徴とする半導体装置。
【請求項２】
請求項１において、
前記第１の無線信号と前記第２の無線信号とは、周波数が異なることを特徴とする半導体装置。
【請求項３】
請求項１において、
前記第１の無線信号と前記第２の無線信号とは、電力が異なることを特徴とする半導体装置。
【請求項４】
受信用の第１のアンテナ回路と、
送受信用の第２のアンテナ回路と、
前記第１のアンテナ回路で受信された無線信号を直流電圧にし、前記直流電圧を昇圧して第１の直流電圧を生成する第１の電源回路と、
前記第２のアンテナ回路で受信された前記無線信号から第２の直流電圧を生成する第２の電源回路と、
前記第１の直流電圧及び前記第２の直流電圧が供給されるメモリ回路と、を有することを特徴とする半導体装置。
【請求項５】
第１のアンテナ回路と、第２のアンテナ回路と、第１の電源回路と、第２の電源回路と、メモリ回路とを有し、
前記第１の電源回路は、前記第１のアンテナ回路で受信された第１の無線信号から第１の直流電圧を生成し、
前記第２の電源回路は、前記第２のアンテナ回路で受信された第２の無線信号から第２の直流電圧を生成し、
前記第１の直流電圧及び前記第２の直流電圧のうち、前記第１の直流電圧が前記メモリ回路に供給されると、前記メモリ回路は供給された前記第１の直流電圧を用いてデータを保持し、
前記第１の直流電圧及び前記第２の直流電圧が前記メモリ回路に供給されると、前記メモリ回路は供給された前記第１の直流電圧及び前記第２の直流電圧を用いてデータを保持することを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記第１の電源回路もしくは前記第２の電源回路は、チャージポンプ回路を含むことを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記メモリ回路は、ラッチ回路を含むことを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項６のいずれか一において、
前記メモリ回路は、フリップフロップ回路を含むことを特徴とする半導体装置。
【請求項９】
請求項１乃至請求項６のいずれか一において、
前記メモリ回路は、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）であることを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれか一において、
前記第１の電源回路、前記第２の電源回路または前記メモリ回路は、絶縁表面を有する基板上に形成された半導体薄膜を活性層とする薄膜トランジスタを用いていることを特徴とする半導体装置。
【請求項１１】
請求項１０において、
前記絶縁表面を有する基板とは、ガラス基板、石英基板、プラスチック基板またはＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板のいずれかであることを特徴とする半導体装置。
【請求項１２】
第１のアンテナ回路と、
第２のアンテナ回路と、
第１の電源回路と、
第２の電源回路と、
メモリ回路と、を有し、
前記第１の電源回路は、前記第１のアンテナ回路で受信された無線信号を直流電圧にし、前記直流電圧を昇圧して第１の直流電圧を生成し、
前記第２の電源回路は、前記第２のアンテナ回路で受信された無線信号から第２の直流電圧を生成し、
前記メモリ回路は前記第２の直流電圧を用いて動作し、前記第１の直流電圧を用いてデータを保存することを特徴とする半導体装置。
【請求項１３】
第１のアンテナ回路と、
第２のアンテナ回路と、
メモリセルと前記メモリセルを制御する制御回路とを有するメモリ回路と、
前記メモリセルへ第１の直流電圧を供給する第１の電源回路と、
前記制御回路へ第２の直流電圧を供給する第２の電源回路と、を有し、
前記第１の電源回路は、前記第１のアンテナ回路で受信された無線信号を直流電圧にし、前記直流電圧を昇圧して第１の直流電圧を生成し、
前記第２の電源回路は、前記第２のアンテナ回路で受信された無線信号から第２の直流電圧を生成することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線信号によりデータの送受信を行う半導体装置に関する。
【背景技術】
【０００２】
近年、超小型ＩＣチップと、無線通信用のアンテナを組み合わせた小型半導体装置（以下、ＲＦタグ）が脚光を浴びている。ＲＦタグは、半導体メモリを内蔵し、無線通信装置（以下、リーダ／ライタ）からの電波によって該半導体メモリに記憶された情報を読み出すことのできる、または該半導体メモリに情報を書き込むことのできる情報媒体として知られている。
【０００３】
例えば、通信回路、信号制御回路及びメモリ部を半導体集積回路で形成し、アンテナと組み合わせたＲＦタグが開示されている（例えば、特許文献１参照）。
【０００４】
ＲＦタグの応用分野として、例えば、流通業界における商品管理が挙げられる。現在では、バーコードなどを利用した商品管理が主流であるが、バーコードは光学的に読み取るため、遮蔽物があるとデータを読み取れない。一方、ＲＦタグでは、無線でデータを読み取るため、遮蔽物があっても電波を透過するのであれば読み取れる。従って、商品管理の効率化、低コスト化などが期待されている。その他、乗車券、航空旅客券、料金の自動精算など、広範な応用が期待されている。
【０００５】
【特許文献１】特開２００５−２０２９４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＲＦタグは、各々に固有の番号（ＩＤデータ）などのデータ授受を、リーダ／ライタと行う機能を有している。ＩＤデータの格納には、フラッシュメモリやマスクＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）などの不揮発性メモリが用いられている。ＩＤデータの格納にフラッシュメモリを用いる場合、データの書き換えが電気的に何回もできるという利点がある。しかし、読み出し時間が長いため、ＲＦタグの動作周波数の向上が難しく、高性能なＲＦタグの提供が難しくなる。また、フラッシュメモリへの書き込みには高電圧が必要なため、特別の昇圧回路が必要であり、安価なＲＦタグの提供が難しくなる。さらに、プロセス工数が増えるため、生産コストが上昇し、安価なＲＦタグの提供が更に難しくなる。
【０００７】
一方、ＩＤデータの格納にマスクＲＯＭを用いた場合、フラッシュメモリを用いた場合に比べてＲＦタグを非常に安価に提供できるという利点がある。しかし、マスクＲＯＭのデータは生産工程中に決まってしまい、生産後にはデータ書き替えができないので、ＲＦタグの利便性が損なわれることになる。
【課題を解決するための手段】
【０００８】
本発明は、上記の問題を鑑みなされたもので、微弱な無線信号から電源電圧を生成する機能を有する電源回路と、前記電源電圧によりデータ保持部に格納されたデータを保持することのできるメモリとを搭載するＲＦタグを提供する。以上のような構成とすることで、ＩＤデータなどのデータを製造後にも電気的に書き替えることの可能な高性能のＲＦタグを安価に提供することができる。
【０００９】
本明細書で開示する本発明の構成は、第１のアンテナ回路と、第２のアンテナ回路と、第１の電源回路と、第２の電源回路と、メモリ回路とを有し、第１のアンテナ回路において、第１の無線信号が第１の交流電圧に変換され、第２のアンテナ回路において、第２の無線信号が第２の交流電圧に変換され、第１の電源回路は、第１の交流電圧から第１の直流電圧を生成し、第２の電源回路は、第２の交流電圧から第２の直流電圧を生成し、第１の直流電圧及び第２の直流電圧のうち、第１の直流電圧のみがメモリ回路に供給されると、メモリ回路は供給された第１の直流電圧を用いてデータを保持し、第１の直流電圧及び第２の直流電圧がメモリ回路に供給されると、メモリ回路は供給された第１の直流電圧及び第２の直流電圧を用いてデータを保持することを特徴とする。
【００１０】
また、本明細書で開示する本発明の別の構成は、第１のアンテナ回路と、第２のアンテナ回路と、第１の電源回路と、第２の電源回路と、メモリ回路とを有し、第１のアンテナ回路において、無線信号が第１の交流電圧に変換され、第２のアンテナ回路において、無線信号が第２の交流電圧に変換され、第１の電源回路は、第１の交流電圧から第１の直流電圧を生成し、第２の電源回路は、第２の交流電圧から第２の直流電圧を生成し、第１の直流電圧及び第２の直流電圧のうち、第１の直流電圧のみがメモリ回路に供給されると、メモリ回路は供給された第１の直流電圧を用いてデータを保持し、第１の直流電圧及び第２の直流電圧がメモリ回路に供給されると、メモリ回路は供給された第１の直流電圧及び第２の直流電圧を用いてデータを保持することを特徴とする。
【００１１】
また、第１の無線信号と第２の無線信号とは、周波数が異なっていてもよい。
【００１２】
また、第１の無線信号と第２の無線信号とは、電力が異なっていてもよい。
【００１３】
また、第１の電源回路もしくは第２の電源回路は、チャージポンプ回路であってもよい。
【００１４】
また、メモリ回路は、ラッチ回路であってもよい。
【００１５】
また、メモリ回路は、フリップフロップ回路であってもよい。
【００１６】
また、メモリ回路は、ＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）であってもよい。
【００１７】
また、第１の電源回路もしくは第２の電源回路もしくはメモリ回路は、絶縁表面を有する基板上に形成された半導体薄膜を活性層とする薄膜トランジスタを用いて構成されていてもよい。
【００１８】
なお、絶縁表面を有する基板とは、ガラス基板、石英基板、プラスチック基板、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板のいずれかであることが望ましい。
【発明の効果】
【００１９】
本発明により、ＩＤデータなどのデータを製造後にも電気的に書き替えることの可能な高性能のＲＦタグを安価に提供することができる。
【発明を実施するための最良の形態】
【００２０】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００２１】
（実施の形態１）
本発明におけるＲＦタグに搭載する電源回路とメモリ回路の第１の実施の形態について、図１を用いて説明する。図１は、本発明におけるＲＦタグに搭載する電源回路とメモリ回路との回路図である。図１において、第１のアンテナ回路１０１、第１の電源回路１０２、メモリ回路１０３、第２のアンテナ回路１０４、第２の電源回路１０５である。
【００２２】
第１のアンテナ回路１０１（受信用アンテナ回路）は、微弱な第１の無線信号を受信すると、第１のアンテナ入力配線１０６と接地配線１０７との間に第１の交流電圧を発生する機能を有する。具体的には、例えば、第１の通信信号の受信に電磁誘導方式を用いる場合にはコイルを、電界方式を用いる場合にはダイポールアンテナを有していれば、上記機能を実現できる。
【００２３】
第１の電源回路１０２は、第１の交流電圧から直流電圧である第１の電源電圧を生成し、第１の電源配線１０８に供給する。図１において、第１の電源回路１０２は、第１、第２のカップリング容量１１３、１１４と、第１〜第４のダイオード１１５〜１１８と、第１、第２の保持容量１１９、１２０とを有する、２段のチャージポンプより構成される。
【００２４】
ここで、本チャージポンプの動作を説明する。まず第１のカップリング容量１１３は、第１のアンテナ回路１０１より供給される第１の交流電圧を第１の交流電流に変換し、配線１２１に供給する。第１、第２のダイオード１１５、１１６とで構成される第１の整流回路は、第１の交流電流を整流して第１の整流電流を生成し、配線１２２に供給する。また、第１の整流回路より供給される第１の整流電流により、第１の保持容量１１９には電荷が蓄積される。このとき、配線１２２の電位は第３の電源電圧となる。
【００２５】
次に、第２のカップリング容量１１４は、配線１２３に第２の交流電流を供給する。第３、第４のダイオード１１７、１１８とで構成される第２の整流回路は、第２の交流電流を整流して第２の整流電流を生成し、第１の電源配線１０８に供給する。また、第２の整流回路より供給される第２の整流電流により、第２の保持容量１２０には電荷が蓄積される。このとき、第１の電源配線１０８の電位は、第３の電源電圧と第２の保持容量１２０の電圧とが加わった値となり、これが第１の電源電圧となる。つまり、第１の電源電圧は第１の交流電圧を整流して、昇圧して生成される。
【００２６】
第２のアンテナ回路１０４（送受信用アンテナ回路）は、第２の無線信号を受信すると、第２のアンテナ入力配線１３０と接地配線１０７との間に第２の交流電圧を発生する機能を有する。具体的には、例えば、第２の通信信号の受信に電磁誘導方式を用いる場合にはコイルを、電界方式を用いる場合にはダイポールアンテナを有していれば、上記機能を実現できる。
【００２７】
第２の電源回路１０５は、第２の交流電圧から直流電圧である第２の電源電圧を生成し、第２の電源配線１１２に供給する。図１において、第２の電源回路１０５は、第３のカップリング容量１３１と、第５、第６のダイオード１３２、１３３と、第３の保持容量１３４とを有する。
【００２８】
メモリ回路１０３は、入力データ信号線１０９から供給される入力データ信号の電位を、書き込み制御信号線１１０から供給される書き込み制御信号が”Ｈ”の場合に格納する機能を有する。また、メモリ回路１０３は、格納された電位を、出力データ信号線１１１より出力データ信号として出力する機能を有する。具体的には、例えば、第１〜第３のインバータ１２４〜１２６と、クロック・インバータ１２７とを有するラッチ回路をメモリ回路１０３として用いれば、上記機能を実現できる。ここで、第１、第２のインバータ１２４、１２５で構成されるデータ保持部１２８の電源電圧は、第１の電源電圧である。また、第３のインバータ１２６とクロック・インバータ１２７とを有する書き込み制御部１２９の電源電圧は、第２の電源電圧である。なお、第２の電源電圧は、書き込み制御部１２９の他、ＲＦタグにおけるメモリ回路１０３以外の回路にも供給される。
【００２９】
書き込み制御部１２９において、書き込み制御信号線１１０から供給される書き込み制御信号が”Ｈ”の場合、第３のインバータ１２６の出力は”Ｌ”となる。この時、入力データ信号線１０９から供給される入力データ信号が”Ｈ”、”Ｌ”の場合、クロック・インバータ１２７は、各々”Ｌ”、”Ｈ”を出力し、データ保持部１２８に各々データ”Ｈ”、”Ｌ”を格納する。なお、Ｈは信号のレベルが高い状態であることを意味し、Ｌは信号のレベルが低い状態であることを意味する。
【００３０】
ここで、データ保持部１２８にデータ”Ｈ”、”Ｌ”を格納するとは、第１のインバータ１２４が各々”Ｌ”、”Ｈ”を出力し、第２のインバータ１２５が各々”Ｈ”、”Ｌ”を出力する状態になることである。この時、出力データ信号線１１１に供給される出力データ信号が各々”Ｈ”、”Ｌ”となる。
【００３１】
また、書き込み制御信号が”Ｌ”の場合、第３のインバータ１２６の出力は”Ｈ”となる。この時、クロック・インバータ１２７は、入力データ信号線１０９から供給される入力データ信号の値にかかわらず、浮遊電位を出力する。したがって、データ保持部１２８に格納されたデータは変化せず、データが保持されることになる。
【００３２】
さて、データ保持部１２８に格納されたデータは、第１の電源電圧が供給されている間は保持され続ける。つまり、第２の電源電圧が供給されているか否かにはよらずに、メモリ回路１０３はデータを保持し続ける。また、ここで、第１の電源回路１０２を図１のような構成にすることで、高電圧を容易に供給することができる。つまり、微弱な第１の通信信号においても、データ保持部１２８に電源電圧を供給することが出来る。なお、高電圧を生成することで、供給可能な電流値は低下するが、データ保持部１２８に格納したデータを保持するために消費される電流はごく僅かである。したがって、データ保持部１２８において、データを保持するに必要十分な電源電圧を第１の電源回路１０２より容易に供給することができる。
【００３３】
ここで、通常のリーダ／ライタを第２の通信信号の送受信に用い、第１の通信信号を送信する送信機を用意することで、次のように、メモリ回路１０３はデータを保存することが出来る。まず、送信機から微弱な第１の通信信号を供給し続ける。ここで、第２の通信信号の強度が低下した場合、すなわち、リーダ／ライタとの通信を行っていない場合について考える。この時、無線チップにおいてメモリ回路１０３への第２の電源電圧の供給が途絶える。しかし、第１の電源電圧はメモリ回路１０３に供給され続けているため、メモリ回路１０３に格納したデータは、保持し続けることができる。続いて、再度第２の通信信号の強度が上昇した場合、すなわち、リーダ／ライタとの通信を再開した場合について考える。この時、メモリ回路１０３への第２の電源電圧の供給が再開しても、メモリ回路１０３に格納したデータは使える。つまり、本実施の形態における第１の電源回路１０２とメモリ回路１０３とを搭載した無線チップに、微弱な第１の通信信号を供給し続けることで、メモリ回路１０３はデータを保存することが可能となる。
【００３４】
すなわち、いろいろな波長の電磁波を長期間受信し、さらにそのエネルギーを電気エネルギーとして充電する手段をＲＦタグに設ける。該充電した電気エネルギーをメモリ回路に供給し続けることでメモリ回路はデータを保存することができる。なお、ここでいろいろな波長の電磁波を受信するとは、該電磁波がパルス、連続波、変調波などを含み、これらをすべて可能な限り受信することを言う。また、電磁波は空中を伝搬する電波をのみ対象とするのではなく、意図的に給電器から放射する電波を対象としていても良い。
【００３５】
なお、第１の通信信号と第２の通信信号を同じ通信信号とすることも可能である。この場合、リーダ／ライタとの通信を行っていない場合においても、微弱な通信信号を供給すれば良い。なお、この通信信号により、データ保持部１２８がデータを保持し続けるのに必要十分な第１の電源電圧を、第１の電源回路１０２から供給できるものとする。このようにすることで、別途送信機を用意する必要が無いので、送信機の設置費用を低減することができる。また、この場合、第１のアンテナ回路１０１と第２のアンテナ回路１０４とを一つのアンテナ回路とすることも可能である。
【００３６】
なお、本実施の形態では、第１の電源回路１０２として、２段のチャージポンプを用いた例について説明したが、３段、４段及びそれ以上の段数のチャージポンプを用いても良いし、他の公知のチャージポンプを用いることも可能である。また、メモリ回路１０３として、ラッチ回路を用いた例について説明したが、フリップフロップ回路を用いても良い。さらに、ＳＲＡＭなどのメモリを用いることも可能である。この場合、ＳＲＡＭのメモリセルに供給する電源電圧を、本実施の形態における第１の電源電圧とすれば良い。
【００３７】
以上のように、本実施の形態における電源回路とメモリ回路１０３とをＲＦタグに搭載することで、ＩＤデータなどのデータを製造後にも電気的に書き替えることの可能な高性能のＲＦタグを安価に提供することができる。
【００３８】
（実施の形態２）
本発明におけるＲＦタグに搭載する電源回路とメモリ回路１０３の第１の実施の形態とは異なる第２の実施の形態について、図２を用いて説明する。図２は、本発明におけるＲＦタグに搭載する電源回路とメモリ回路１０３との回路図である。
【００３９】
図２において、第１のアンテナ回路１０１、第１の電源回路１０２、メモリ回路１０３、第２のアンテナ回路１０４、第２の電源回路１０５は、第１の実施の形態における図１と全く同様に説明できる。図２において、第１の実施の形態で説明した図１と異なる点は、第２の電源配線１１２と第１の電源配線１０８との間にダイオード２０１を挿入している点である。
【００４０】
ダイオード２０１の機能は次のようなものである。すなわち、第２の電源配線１１２の電位、すなわち第２の電源電圧が、第１の電源配線１０８の電位、すなわち第１の電源電圧より高い場合、ダイオード２０１を介して、第２の電源配線１１２から第１の電源配線１０８に電流が供給される。この電流は、第２の保持容量１２０に電荷を供給し、第１の電源電圧を上昇させる。
【００４１】
ここで、通常のリーダ／ライタを第２の通信信号の送受信に用い、第１の通信信号を送信する送信機を用意することで、次のように、メモリ回路１０３はデータを保存することが出来る。まず、送信機から微弱な第１の通信信号を供給し続ける。ここで、第２の通信信号の強度が低下した場合、すなわち、リーダ／ライタとの通信を行っていない場合について考える。この時、無線チップにおいてメモリ回路１０３への第２の電源電圧の供給が途絶える。しかし、第１の電源電圧はメモリ回路１０３に供給され続けているため、メモリ回路１０３に格納したデータは、保持し続けることができる。続いて、再度第２の通信信号の強度が上昇した場合、すなわち、リーダ／ライタとの通信を再開した場合について考える。この時、メモリ回路１０３への第２の電源電圧の供給が再開しても、メモリ回路１０３に格納したデータは使える。つまり、本実施の形態における第１の電源回路１０２とメモリ回路１０３とを搭載した無線チップに、微弱な第１の通信信号を供給し続けることで、メモリ回路１０３はデータを保存することが可能となる。
【００４２】
さて、リーダ／ライタとの通信を行っている場合には、第２の電源回路１０５で生成される第２の電源電圧は、第１の電源回路１０２で生成される第１の電源電圧より高電圧である。したがって、ダイオード２０１の働きにより、第２の保持容量１２０には、第１の電源回路１０２のみで蓄積できる電荷以上の電荷が蓄えられることになる。したがって、メモリ回路１０３に格納されたデータを保持することがより容易になる。
【００４３】
なお、第１の通信信号と第２の通信信号を同じ通信信号とすることも可能である。この場合、リーダ／ライタとの通信を行っていない場合においても、微弱な通信信号を供給すれば良い。なお、この通信信号により、データ保持部１２８がデータを保持し続けるのに必要十分な第１の電源電圧を、第１の電源回路１０２から供給できるものとする。このようにすることで、別途送信機を用意する必要が無いので、送信機の設置費用を低減することができる。また、この場合、第１のアンテナ回路１０１と第２のアンテナ回路１０４とを一つのアンテナ回路とすることも可能である。
【００４４】
ダイオード２０１の働きにより、第２の保持容量１２０には、第１の電源回路１０２と第２の電源回路１０５から電荷が蓄えられることになる。したがって、リーダ／ライタとの通信を行っていない場合において、リーダ／ライタから供給する通信信号はより微弱でも良いことになる。つまり、リーダ／ライタとの通信を行っていない場合であっても、メモリ回路１０３に格納されたデータを保持することがより容易になる。
【００４５】
なお、本実施の形態では、第１の電源回路１０２として、２段のチャージポンプを用いた例について説明したが、３段、４段及びそれ以上の段数のチャージポンプを用いても良いし、他の公知のチャージポンプを用いることも可能である。また、メモリ回路１０３として、ラッチ回路を用いた例について説明したが、フリップフロップ回路を用いても良い。さらに、ＳＲＡＭなどのメモリを用いることも可能である。この場合、ＳＲＡＭのメモリセルに供給する電源電圧を、本実施の形態における第１の電源電圧とすれば良い。
【００４６】
以上のように、本実施の形態における電源回路とメモリ回路１０３とをＲＦタグに搭載することで、ＩＤデータなどのデータを製造後にも電気的に書き替えることの可能な高性能のＲＦタグを安価に提供することができる。
【実施例１】
【００４７】
以下に、本発明の実施例を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施例の記載内容に限定して解釈されるものではない。なお、実施例を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【００４８】
本発明におけるＲＦタグに搭載する電源回路の実施例について、図３を用いて説明する。図３は、本発明におけるＲＦタグに搭載する電源回路の回路図である。
【００４９】
図３（Ａ）において、電源回路は、第１〜第３のカップリング容量３０４〜３０６と、第１〜第６のダイオード３０７〜３１２と、第１〜第３の保持容量３１３〜３１５とを有する３段のチャージポンプである。電源回路は、アンテナ入力配線３０１と接地配線３０２との間に交流電圧を入力すると、直流電圧である電源電圧を生成し、電源配線３０３に供給する機能を有する。
【００５０】
ここで、本チャージポンプの動作を説明する。まず第１のカップリング容量３０４は、アンテナ入力配線３０１より供給される交流電圧を第１の交流電流に変換し、配線３１６に供給する。第１、第２のダイオード３０７、３０８とで構成される第１の整流回路は、第１の交流電流を整流して第１の整流電流を生成し、配線３１７に供給する。また、第１の整流回路より供給される第１の整流電流により、第１の保持容量３１３には電荷が蓄積される。このとき、配線３１７の電位は第１の電位となる。
【００５１】
次に、第２のカップリング容量３０５は、配線３１８に第２の交流電流を供給する。第３、第４のダイオード３０９、３１０とで構成される第２の整流回路は、第２の交流電流を整流して第２の整流電流を生成し、配線３１９に供給する。また、第２の整流回路より供給される第２の整流電流により、第２の保持容量３１４には電荷が蓄積される。このとき、配線３１９の電位は、第１の電位と第２の保持容量３１４の電圧とが加わった値となり、これが第２の電位となる。
【００５２】
さらに、第３のカップリング容量３０６は、配線３２０に第３の交流電流を供給する。第５、第６のダイオード３１１、３１２とで構成される第３の整流回路は、第３の交流電流を整流して第３の整流電流を生成し、電源配線３０３に供給する。また、第３の整流回路より供給される第３の整流電流により、第３の保持容量３１５には電荷が蓄積される。このとき、電源配線３０３の電位は、第２の電位と第３の保持容量３１５の電圧とが加わった値となり、これが電源電圧の電位となる。
【００５３】
図３（Ｂ）において、電源回路は、第１〜第４のカップリング容量３２４〜３２７と、第１〜第８のダイオード３２８〜３３５と、第１〜第４の保持容量３３６〜３３９とを有する４段のチャージポンプである。電源回路は、アンテナ入力配線３２１と接地配線３２２との間に交流電圧を入力すると、直流電圧である電源電圧を生成し、電源配線３２３に供給する機能を有する。
【００５４】
ここで、本チャージポンプの動作を説明する。まず第１のカップリング容量３２４は、アンテナ入力配線３２１より供給される交流電圧を第１の交流電流に変換し、配線３４０に供給する。第１、第２のダイオード３２８、３２９とで構成される第１の整流回路は、第１の交流電流を整流して第１の整流電流を生成し、配線３４１に供給する。また、第１の整流回路より供給される第１の整流電流により、第１の保持容量３３６には電荷が蓄積される。このとき、配線３４１の電位は第１の電位となる。
【００５５】
次に、第２のカップリング容量３２５は、配線３４２に第２の交流電流を供給する。第３、第４のダイオード３３０、３３１とで構成される第２の整流回路は、第２の交流電流を整流して第２の整流電流を生成し、配線３４３に供給する。また、第２の整流回路より供給される第２の整流電流により、第２の保持容量３３７には電荷が蓄積される。このとき、配線３４３の電位は、第１の電位と第２の保持容量３３７の電圧とが加わった値となり、これが第２の電位となる。
【００５６】
次に、第３のカップリング容量３２６は、配線３４４に第３の交流電流を供給する。第５、第６のダイオード３３２、３３３とで構成される第３の整流回路は、第３の交流電流を整流して第３の整流電流を生成し、配線３４５に供給する。また、第３の整流回路より供給される第３の整流電流により、第３の保持容量３３８には電荷が蓄積される。このとき、配線３４５の電位は、第２の電位と第３の保持容量３３８の電圧とが加わった値となり、これが第３の電位となる。
【００５７】
さらに、第４のカップリング容量３２７は、配線３４６に第４の交流電流を供給する。第７、第８のダイオード３３４、３３５とで構成される第４の整流回路は、第４の交流電流を整流して第４の整流電流を生成し、電源配線３２３に供給する。また、第４の整流回路より供給される第４の整流電流により、第４の保持容量３３９には電荷が蓄積される。このとき、電源配線３２３の電位は、第３の電位と第４の保持容量３３９の電圧とが加わった値となり、これが電源電圧の電位となる。
【００５８】
なお、本実施例で示した電源回路は、実施の形態１及び実施の形態２における電源回路として用いることが可能である。
【００５９】
以上のような構成とすることで、微弱な通信信号から、高電圧を生成することが可能である。したがって、本実施例における電源回路を第１の電源回路１０２として用いることで、メモリ回路におけるデータ保持部１２８の電源電圧を供給することが容易であり、メモリ回路に格納したデータを保持することが可能である。つまり、ＩＤデータなどのデータを製造後にも電気的に書き替えることの可能な高性能のＲＦタグを安価に提供することができる。
【実施例２】
【００６０】
本発明におけるＲＦタグに搭載するメモリ回路の実施例について、図４を用いて説明する。図４は、本発明におけるＲＦタグに搭載するメモリ回路として、ＳＲＡＭを用いる場合の回路図である。なお、本実施例では、２行２列のＳＲＡＭについて説明するが、一般に、ｎ行ｍ列（ｎ、ｍ：自然数）とすることが可能である。
【００６１】
図４において、ＳＲＡＭは、第１〜第４のメモリセル４０１〜４０４、制御回路（アドレスデコーダ４０５、書き込み回路４０６、読み出し回路４０７）を有する。第１のメモリセル４０１は、第１のワード線４０８と、第１のビット線４１０と、第１の反転ビット線４１１と、電気的に接続されている。第２のメモリセル４０２は、第１のワード線４０８と、第２のビット線４１２と、第２の反転ビット線４１３と、電気的に接続されている。第３のメモリセル４０３は、第２のワード線４０９と、第１のビット線４１０と、第１の反転ビット線４１１と、電気的に接続されている。第４のメモリセル４０４は、第２のワード線４０９と、第２のビット線４１２と、第２の反転ビット線４１３と、電気的に接続されている。
【００６２】
アドレスデコーダ４０５は、アドレス線４３０と、書き込み制御線４３１と、読み出し制御線４３２と、に各々外部から供給されるアドレス信号と、書き込み制御信号と、読み出し制御信号と、から第１、第２のワード線４０８、４０９に供給する第１、第２のワード信号を生成する機能を有する。具体的には、アドレス信号が”０”で、書き込み制御信号が”Ｈ”もしくは読み出し制御信号が”Ｈ”の時、第１のワード信号を”Ｈ”、第２のワード信号を”Ｌ”とする機能を有する。また、アドレス信号が”１”で、書き込み制御信号が”Ｈ”もしくは読み出し制御信号が”Ｈ”の時、第２のワード信号を”Ｈ”、第１のワード信号を”Ｌ”とする機能を有する。
【００６３】
書き込み回路４０６は、書き込みデータ線４３３に外部から供給される書き込みデータ信号と、書き込み制御信号と、から、第１、第２のビット線４１０、４１２と、第１、第２の反転ビット線４１１、４１３と、に各々供給する第１、第２のビット信号と、第１、第２の反転ビット信号と、を生成する機能を有する。具体的には、書き込み制御信号が”Ｈ”で、書き込みデータ信号が各々”ＬＬ”、”ＬＨ”、”ＨＬ”、”ＨＨ”の時、第１のビット信号を”Ｌ”、”Ｈ”、”Ｌ”、”Ｈ”、第２のビット信号を”Ｌ”、”Ｌ”、”Ｈ”、”Ｈ”、第１の反転ビット信号を”Ｈ”、”Ｌ”、”Ｈ”、”Ｌ”、第２の反転ビット信号を”Ｈ”、”Ｈ”、”Ｌ”、”Ｌ”とする機能を有する。また、書き込み制御信号が”Ｌ”の時、第１、第２のビット線４１０、４１２と、第１、第２の反転ビット線４１１、４１３と、を浮遊電位とする機能を有する。
【００６４】
読み出し回路４０７は、読み出しデータ線４３４から外部に供給する読み出しデータ信号を、読み出し制御信号と、第１、第２のビット信号と、第１、第２の反転ビット信号とから生成する機能を有する。具体的には、読み出し制御信号が”Ｈ”で、第１のビット信号が”Ｌ”、”Ｈ”、”Ｌ”、”Ｈ”、第２のビット信号が”Ｌ”、”Ｌ”、”Ｈ”、”Ｈ”、第１の反転ビット信号が”Ｈ”、”Ｌ”、”Ｈ”、”Ｌ”、第２の反転ビット信号が”Ｈ”、”Ｈ”、”Ｌ”、”Ｌ”の時、読み出しデータ信号を各々”ＬＬ”、”ＬＨ”、”ＨＬ”、”ＨＨ”とする機能を有する。
【００６５】
第１のメモリセル４０１は、第１、第２のインバータ４１４、４１５と、第１、第２の選択トランジスタ４１６、４１７とを有する。ここで、第１のワード信号が”Ｈ”の時、第１のビット信号を”Ｈ”、”Ｌ”、第１の反転ビット信号を”Ｌ”、”Ｈ”とすると、第１のメモリセル４０１に”Ｈ”、”Ｌ”が各々格納される。また、第１のメモリセル４０１に”Ｈ”、”Ｌ”が各々格納されている時、第１のビット線４１０と、第１の反転ビット線４１１と、を浮遊電位とした後、第１のワード信号を”Ｈ”とすることで、第１のビット信号は”Ｈ”、”Ｌ”、第１の反転ビット信号は”Ｌ”、”Ｈ”となる。
【００６６】
第２のメモリセル４０２は、第３、第４のインバータ４１８、４１９と、第３、第４の選択トランジスタ４２０、４２１とを有する。ここで、第１のワード信号が”Ｈ”の時、第２のビット信号を”Ｈ”、”Ｌ”、第２の反転ビット信号を”Ｌ”、”Ｈ”とすると、第２のメモリセル４０２に”Ｈ”、”Ｌ”が各々格納される。また、第２のメモリセル４０２に”Ｈ”、”Ｌ”が各々格納されている時、第２のビット線４１２と、第２の反転ビット線４１３と、を浮遊電位とした後、第１のワード信号を”Ｈ”とすることで、第２のビット信号は”Ｈ”、”Ｌ”、第２の反転ビット信号は”Ｌ”、”Ｈ”となる。
【００６７】
第３のメモリセル４０３は、第５、第６のインバータ４２２、４２３と、第５、第６の選択トランジスタ４２４、４２５とを有する。ここで、第２のワード信号が”Ｈ”の時、第１のビット信号を”Ｈ”、”Ｌ”、第１の反転ビット信号を”Ｌ”、”Ｈ”とすると、第３のメモリセル４０３に”Ｈ”、”Ｌ”が各々格納される。また、第３のメモリセル４０３に”Ｈ”、”Ｌ”が各々格納されている時、第１のビット線４１０と、第１の反転ビット線４１１と、を浮遊電位とした後、第２のワード信号を”Ｈ”とすることで、第１のビット信号は”Ｈ”、”Ｌ”、第１の反転ビット信号は”Ｌ”、”Ｈ”となる。
【００６８】
第４のメモリセル４０４は、第７、第８のインバータ４２６、４２７と、第７、第８の選択トランジスタ４２８、４２９とを有する。ここで、第２のワード信号が”Ｈ”の時、第２のビット信号を”Ｈ”、”Ｌ”、第２の反転ビット信号を”Ｌ”、”Ｈ”とすると、第４のメモリセル４０４に”Ｈ”、”Ｌ”が各々格納される。また、第４のメモリセル４０４に”Ｈ”、”Ｌ”が各々格納されている時、第２のビット線４１２と、第２の反転ビット線４１３と、を浮遊電位とした後、第２のワード信号を”Ｈ”とすることで、第２のビット信号は”Ｈ”、”Ｌ”、第２の反転ビット信号は”Ｌ”、”Ｈ”となる。
【００６９】
さて、第１の電源配線４３５と、第１の接地配線４３６と、から、第１〜第４のメモリセル４０１〜４０４に第１の電源電圧、第１の接地電圧を供給し、第２の電源配線４３７と、第２の接地配線４３８と、から、アドレスデコーダ４０５と、書き込み回路４０６と、読み出し回路４０７と、に第２の電源電圧、第２の接地電圧を供給するものとする。ここで、第１の電源電圧を供給し続けることで、第２の電源電圧の供給が遮断された場合でも、第１〜第４のメモリセル４０１〜４０４に格納されたデータを保持することができる。すなわち、実施の形態１における図１及び実施の形態２における図２におけるメモリ回路１０３に、本実施例におけるＳＲＡＭを用いることができる。その場合、制御回路（アドレスデコーダ４０５、書き込み回路４０６、読み出し回路４０７）が書き込み制御部１２９に相当し、メモリセル（第１〜第４のメモリセル４０１〜４０４）がデータ保持部１２８に相当する。
【００７０】
以上のような構成とすることで、データを保存することが可能な大容量のメモリを搭載することが可能になり、ＲＦタグのシステム構成に柔軟性を与えることができる。したがって、ＩＤデータなどのデータを製造後にも電気的に書き替えることの可能な高性能のＲＦタグを安価に提供することができる。
【実施例３】
【００７１】
本発明における半導体装置の一つであるＲＦタグの構成について、図５を用いて説明する。図５は、本発明におけるＲＦタグのブロック図である。図５において、ＲＦタグ５００、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）５０１、ＲＯＭ５０２、第１、第２のＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）５０３、５０４、コントローラ５０５、第１、第２の電源回路５０６、５０７、第１、第２のアンテナ回路５０８、５０９、復調回路５１０、変調回路５１１である。なお、ＣＰＵ５０１、ＲＯＭ５０２、第１、第２のＲＡＭ５０３、５０４、コントローラ５０５で、ロジック回路部５１２を構成する。
【００７２】
第１、第２のアンテナ回路５０８、５０９は、各々第１、第２の通信信号を受信すると、各々第１、第２の交流電圧に変換し、且つ第１、第２の交流電圧を、第１、第２の電源回路５０６、５０７に供給する機能を有する。また、第２の交流電圧は、復調回路５１０にも供給される。
【００７３】
第１、第２の交流電圧は、各々第１、第２の電源回路５０６、５０７において、各々第１、第２の電源電圧に変換される。第１の電源電圧は、第２のＲＡＭ５０４に供給される。また、第２の電源電圧は、ロジック回路部５１２に供給される。
【００７４】
復調回路５１０では、第２の交流電圧を整流し、整流信号を生成する機能を有する。コントローラ５０５は、整流信号から、第２の通信信号が有するコマンド及びデータを抽出する。
【００７５】
ＣＰＵ５０１は、コントローラ５０５で抽出されたコマンド及びデータにしたがって、必要な処理を行う。例えば、暗号解読やデータ処理などが考えられる。これらの処理プログラムは、ＲＯＭ５０２又は第２のＲＡＭ５０４に格納されている。なお、ＣＰＵ５０１が処理を行う際には、第１、第２のＲＡＭ５０３、５０４を作業領域として用いることができる。
【００７６】
さて、本実施例におけるＲＦタグでは、実施の形態１及び実施の形態２で説明した、図１及び図２における第１、第２の電源回路１０２、１０５と、第１、第２のアンテナ回路１０１、１０４と、が、各々図５における第１、第２の電源回路５０６、５０７と、第１、第２のアンテナ回路５０８、５０９と、に相当する。また、図１及び図２におけるメモリ回路１０３が、図５における第２のＲＡＭ５０４に相当する。より具体的には、実施例２における図４のＳＲＡＭを、図５における第２のＲＡＭ５０４に用いることができる。
【００７７】
すなわち、本実施例におけるＲＦタグでは、図５における第２のＲＡＭ５０４は、第１の通信信号を供給し続けることで、第２の通信信号の信号強度が低下した場合においても、格納したデータを保持することができる。したがって、例えば、固有番号などのデータや、暗号処理などのプログラムを格納することができる。固有番号を格納することで、製造後に固有番号を書き込むことができる。また、暗号処理プログラムを格納することで、最新の暗号処理プログラムに更新することが容易になり、より安全性の高い暗号処理を行うことができる。
【００７８】
以上のような構成とすることで、データを保存することが可能なメモリを搭載することが可能になり、ＲＦタグのシステム構成に柔軟性を与えることができる。したがって、高性能のＲＦタグを安価に提供することができる。
【実施例４】
【００７９】
図６に、図５で示したＲＦタグの一形態を、斜視図で示す。
【００８０】
図６においてＲＦタグ５００は、基板５２０と、カバー材５２１を有する。基板５２０として、ガラス基板、石英基板、プラスチック基板またはＳＯＩ基板を用いることが出来る。カバー材５２１として、ガラス基板、石英基板、またはプラスチック基板を用いることが出来る。
【００８１】
ロジック回路部５１２、第１の電源回路５０６、第２の電源回路５０７、復調回路５１０、変調回路５１１は、基板５２０上に形成されている。そしてカバー材５２１は、ロジック回路部５１２、第１の電源回路５０６、第２の電源回路５０７、復調回路５１０、変調回路５１１、第１のアンテナ回路５０８、第２のアンテナ回路５０９を覆うように、基板５２０と重なっている。なお第１のアンテナ回路５０８、第２のアンテナ回路５０９は基板５２０上にて形成されていても良いし、第１のアンテナ回路５０８、第２のアンテナ回路５０９を別途用意して、基板５２０上に貼り付けても良い。
【００８２】
第１の電源回路５０６は第１の保持容量５２４と第２の保持容量５２５とを有する。第１の保持容量５２４と第２の保持容量５２５とにおいて、電気エネルギーを蓄えることが出来る。また第２の電源回路５０７は保持容量５２２を有する。保持容量５２２において、電気エネルギーを蓄えることが出来る。
【００８３】
ＲＦタグ５００とリーダ／ライタとの間における通信は、キャリア（搬送波）として用いる電波を変調することで行うことが出来る。本実施例では９５０ＭＨｚのキャリアを用いたＲＦタグの構成について示したが、キャリアの周波数はこれに限定されない。キャリアとして、１２５ｋＨｚ、１３．５６ＭＨｚなど様々な周波数の電波を用いることができる。信号の伝送方式は、キャリアの波長によって電磁結合方式、電磁誘導方式、マイクロ波方式など様々な種類に分類することが出来る。変調の方式も振幅変調、周波数変調、位相変調など様々な方式があるが、特に限定はされない。
【００８４】
また本実施例では、電界を用いて通信を行う場合のＲＦタグを例示しているので、アンテナ回路５０８、アンテナ回路５０９にダイポールアンテナを用いている。電界ではなく磁界を用いて通信を行う場合には、アンテナ回路５０８、アンテナ回路５０９にコイル状のアンテナを用いることが出来る。
【００８５】
また本実施例では、アンテナ回路５０８、アンテナ回路５０９を有するＲＦタグ５００の構成について説明しているが、本発明のＲＦタグは必ずしもアンテナ回路５０８及びアンテナ回路５０９を両方有していなくとも良い。アンテナ回路５０８またはアンテナ回路５０９のいずれか一つのみ有していても良い。また図６に示したＲＦタグに、発振回路を設けても良い。
【００８６】
本発明のＲＦタグは、容量を含め、全て通常のＭＯＳのプロセスで形成することが可能である。よって、ＲＦタグを小型化することが出来る。
【００８７】
本実施例は、実施の形態１、２、実施例１〜３と適宜組み合わせて実施することが可能である。
【図面の簡単な説明】
【００８８】
【図１】本発明における半導体装置に搭載する電源回路とメモリ回路との第１の回路図。
【図２】本発明における半導体装置に搭載する電源回路とメモリ回路との第２の回路図。
【図３】本発明における半導体装置に搭載する電源回路の回路図。
【図４】本発明における半導体装置に搭載するメモリ回路（ＳＲＡＭ）の回路図。
【図５】本発明の半導体装置のブロック図。
【図６】本発明の半導体装置の斜視図。
【符号の説明】
【００８９】
１０１    第１のアンテナ回路
１０２    第１の電源回路
１０３    メモリ回路
１０４    第２のアンテナ回路
１０５    第２の電源回路
１０６    アンテナ入力配線
１０７    接地配線
１０８    電源配線
１０９    入力データ信号線
１１０    制御信号線
１１１    出力データ信号線
１１２    電源配線
１１３    カップリング容量
１１４    カップリング容量
１１５    ダイオード
１１６    ダイオード
１１７    ダイオード
１１８    ダイオード
１１９    保持容量
１２０    保持容量
１２１    配線
１２２    配線
１２３    配線
１２４    インバータ
１２５    インバータ
１２６    インバータ
１２７    クロック・インバータ
１２８    データ保持部
１２９    書き込み制御部
１３０    アンテナ入力配線
１３１    カップリング容量
１３２    ダイオード
１３３    ダイオード
１３４    保持容量
２０１    ダイオード
３０１    アンテナ入力配線
３０２    接地配線
３０３    電源配線
３０４    カップリング容量
３０５    カップリング容量
３０６    カップリング容量
３０７    ダイオード
３０８    ダイオード
３０９    ダイオード
３１０    ダイオード
３１１    ダイオード
３１２    ダイオード
３１３    保持容量
３１４    保持容量
３１５    保持容量
３１６    配線
３１７    配線
３１８    配線
３１９    配線
３２０    配線
３２１    アンテナ入力配線
３２２    接地配線
３２３    電源配線
３２４    カップリング容量
３２５    カップリング容量
３２６    カップリング容量
３２７    カップリング容量
３２８    ダイオード
３２９    ダイオード
３３０    ダイオード
３３１    ダイオード
３３２    ダイオード
３３３    ダイオード
３３４    ダイオード
３３５    ダイオード
３３６    保持容量
３３７    保持容量
３３８    保持容量
３３９    保持容量
３４０    配線
３４１    配線
３４２    配線
３４３    配線
３４４    配線
３４５    配線
３４６    配線
４０１    第１のメモリセル
４０２    第２のメモリセル
４０３    第３のメモリセル
４０４    第４のメモリセル
４０５    アドレスデコーダ
４０６    書き込み回路
４０７    読み出し回路
４０８    第１のワード線
４０９    第２のワード線
４１０    ビット線
４１１    反転ビット線
４１２    ビット線
４１３    反転ビット線
４１４    インバータ
４１６    選択トランジスタ
４１８    インバータ
４２０    選択トランジスタ
４２２    インバータ
４２４    選択トランジスタ
４２６    インバータ
４２８    選択トランジスタ
４３０    アドレス線
４３１    書き込み制御線
４３２    読み出し制御線
４３３    書き込みデータ線
４３４    読み出しデータ線
４３５    電源配線
４３６    接地配線
４３７    電源配線
４３８    接地配線
５００    ＲＦタグ
５０１    ＣＰＵ
５０２    ＲＯＭ
５０３    ＲＡＭ
５０４    ＲＡＭ
５０５    コントローラ
５０６    電源回路
５０７    電源回路
５０８    アンテナ回路
５０９    アンテナ回路
５１０    復調回路
５１１    変調回路
５１２    ロジック回路部
５２０    基板
５２１    カバー材
５２２    保持容量
５２４    保持容量
５２５    保持容量
【図１】
2008123500.tif 000003
【図２】
2008123500.tif 000004
【図３】
2008123500.tif 000005
【図４】
2008123500.tif 000006
【図５】
2008123500.tif 000007
【図６】
2008123500.tif 000008