(57)【要約】【課題】音質劣化が少なく応答速度の速いＡＧＣシステムを提供する。【解決手段】有限インパルス応答型デジタルローパスフィルタであるデジタルＬＰＦ２１０ａを有し、主信号から電界強度を検出し、その電界強度に応じた電界強度信号を生成する電界強度検出手段と、電界強度に応じて自動利得制御を行い、電界強度が所定の電界強度以上である場合には主信号の振幅を一定にする自動利得制御信号を生成する自動利得制御信号生成手段であるゲインコントローラ２７０と、自動利得制御信号による主信号に対する自動利得制御をフィードフォワード制御により行うフィードフォワード型制御手段とを備える。【選択図】図１
2008022247.tif 000002
【特許請求の範囲】
【請求項１】
有限インパルス応答型デジタルローパスフィルタを有し、主信号から電界強度を検出し、その電界強度に応じた電界強度信号を生成する電界強度検出手段と、
前記電界強度に応じて自動利得制御を行い、前記電界強度が所定の電界強度以上である場合には前記主信号の振幅を一定にする自動利得制御信号を生成する自動利得制御信号生成手段と、
前記自動利得制御信号による前記主信号に対する自動利得制御をフィードフォワード制御により行うフィードフォワード型制御手段とを備えることを特徴とするＡＧＣシステム。
【請求項２】
前記有限インパルス応答型デジタルローパスフィルタは、
前記主信号に対して群遅延及び位相遅れ又は位相進みを与える直列に接続された複数のバンドパスフィルタ型ヒルベルト変換器と、
前記バンドパスフィルタ型ヒルベルト変換器に並列に接続された１以上の遅延器と、
前記バンドパスフィルタ型ヒルベルト変換器の出力と前記遅延器の出力とを加算する加算器と、
を備えることを特徴とする請求項１記載のＡＧＣシステム。
【請求項３】
前記主信号と前記自動利得制御信号の時間関係を調整する調整手段を備え、
前記調整手段は、
前記電界強度信号を所定の時間だけ遅延させる調整用遅延器と、
前記調整用遅延器前後の前記電界強度信号を比較し、値の大きな信号を選択する選択手段と、
を備えることを特徴とする請求項１又は請求項２記載のＡＧＣシステム。
【請求項４】
前記有限インパルス応答型デジタルローパスフィルタは、サンプリング周波数を所定の周波数に下げてサンプル量を間引くデシメーション手段を備えることを特徴とする請求項１乃至請求項３のいずれか１項記載のＡＧＣシステム。
【請求項５】
前記主信号はもとの情報信号を取り出すために復調された信号であることを特徴とする請求項１乃至請求項４のいずれか１項記載のＡＧＣシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主信号の電界強度検出手段としてＦＩＲ（有限インパルス応答）型デジタルＬＰＦ（ローパスフィルタ）を用い、電界強度に応じたフィードフォワード型制御の機能を有するＡＧＣシステムに関する。
【背景技術】
【０００２】
図１１は従来のＡＧＣ（自動利得制御）システムの構成を示すものである。以下、図１１を用いて従来のＡＧＣシステムの説明を行う。アンテナ１００から入力された信号と、ＰＬＬ１０２によって希望局にロックされたＶＣＯ１０４の信号とを乗算器１０６で掛け算することによって、希望局を一定周波数へ変換する。この変換した信号をＩＦ信号とし、ＩＦフィルタ１０８によって他局を排除し、希望局を選択する。選択された信号に対して、ＡＧＣシステム３００によりある電界以上で振幅を一定にする。ＡＧＣシステム３００の出力をＡＭ検波器１１０で検波する。検波された信号に対してオーディオフィルタ１１２でフィルタリングしてオーディオ信号として出力する。ここでＰＬＬはＰｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐを指し、入力信号や基準周波数と出力信号との周波数を一致させる電子回路である。またＶＣＯはＶｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒを指し、電圧によって周波数を変化させる発振器である。
【０００３】
ＡＧＣシステム３００は、ＩＦフィルタ１０８によって希望局が選択されたＩＦ信号を後述する自動利得制御信号を用いて減衰させる乗算器３０２と、減衰させた信号に対してフィードバックループゲインを調整する乗算器３０４と、ループゲインを調整した信号に対して絶対値を取る絶対値回路３０６と、絶対値を取った信号に対してフィルタリングするＬＰＦ（ローパスフィルタ）３０８と、フィルタリングされた信号に対してフィードバックループゲインを与える乗算器３１０と、ループゲインを与えられた信号の符号を反転した信号と電界強度におけるＡＧＣ開始点を決めるＶｔｈとを加算する加算器３１２と、Ｖｔｈと引き算された信号に対して−ＭＡＸ〜０の範囲外に対してクランプするリミッタ３１４と、クランプされた信号に対して、＋ＭＡＸを加算して自動利得制御信号とする加算器３１６と、乗算器３０２によって減衰されたＩＦ信号に対してゲインをもたせる乗算器３１８と、ＬＰＦ３０８の前後の信号を入力しＬＰＦ３０８の時定数を切り替える信号を出力するスピードアップシステム３２０によって構成される。
【０００４】
ＡＭ変調はその性質から電界強度の強弱によって変調されているオーディオ信号の振幅もまた比例して変化する。従来からＡＭ受信機は、電界強度によるオーディオ信号の振幅への影響を最小限にする為に、ＡＧＣ回路を設けていた。電界変動によるオーディオ信号の振幅の安定性を高めるには、図１１における乗算器３１０と乗算器３１８によってゲインを上げる方法がある。これにより、ＡＭ１信号特性においてＳｉｇｎａｌ（信号）がより電界強度の低いところからレベルが一定になるようになる（図１３参照）。しかし、弊害としてＡＭ１信号特性におけるＴＨＤ（全高調波ひずみTotal  Harmonic  Distortion）の立ち上がりポイントもまたレベルの低いところにシフトする。つまり、弱電界から振幅は安定するようになるが、より強電界で信号が歪むことになる。これらはＡＧＣゲインに起因する振幅安定性と音質とのトレードオフの関係になる。ちなみにＴＨＤが途中から立ち上がるのは、弱電界では歪成分がＮｏｉｓｅ（雑音）に比べて無視できるほどに小さかったものが、強電界においては、歪成分が雑音を越えて出てくるためである。この場合には、歪成分が周波数のスペクトル上では目立つようになる。
【０００５】
また、ＡＧＣ量が一定の場合、ＬＰＦ３０８の時定数により、ＴＨＤは図１３のように変化する。時定数が小さくなるほど、ＴＨＤの折り返し地点は電界強度の低い側へ移動し、逆に時定数が大きくなるほど、ＴＨＤの折り返し地点は電界強度の高い側へ移動する。ただし、時定数が小さくなるほどＡＧＣの応答性は早くなり、時定数が大きくなるほどＡＧＣの応答性は遅くなる。ＡＭオーディオＡＧＣの理想特性は、ＡＧＣの応答性が早く、かつ強電界においても音質劣化を招かないことである。
【０００６】
また、ＡＧＣ特性補正の関連技術として、例えば、特許文献１が知られている。この特許文献１には、受信したＡＭラジオ放送信号の電界強度を検出し、検出した電界強度の一定期間毎の平均値を演算するとともに、平均化した電界強度に応じて音声出力を変化させるＡＭラジオ受信装置及びそのＡＧＣ特性補正方法が記載されている。これにより、ノイズの少ない間は希望信号のレベルが一定になるよう補正を行い、電界強度が低下したときの希望信号成分の低下を防ぎ、また一時的な電界変動には応答しないようにすることができる。
【０００７】
また、特許文献２には、デジタル無線受信機におけるＡＭＩＦ信号処理方法において、適応型狭帯域フィルタを使用する搬送波信号を隔離することにより、ＡＧＣ制御ループのオーバーシュートまたはアンダーシュートを避けるＡＭ受信機用ＡＧＣによる制御方法が記載されている。従来ＡＧＣ制御回路の前に音声情報信号を取り除くために、長い時定数でローパスフィルタがかけられ、ＡＧＣ制御の応答に長い時間を要していたが、この発明により、変調側波帯の除去後に搬送波信号の受信信号強度を調べることによってＡＧＣ回路の早い応答を得ることができる。
【０００８】
また特許文献１に記載の発明は、電界強度の平均値算出に一定時間を要し、電界強度変動に対する素早い応答性能に欠ける。また特許文献２に記載の発明も、搬送波強度信号に応じたＡＧＣ特性を得るためにフィードバック制御を用いており、応答時間にわずかながら遅延を生じる。
【特許文献１】特開２００２−３５３８３０号公報
【特許文献２】特開平８−８４０８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、上記従来技術の問題点を解決するもので、音質劣化が少なく応答速度の速いＡＧＣシステムを提供することを課題とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の一態様に係るＡＧＣシステムは、有限インパルス応答型デジタルローパスフィルタを有し、主信号から電界強度を検出し、その電界強度に応じた電界強度信号を生成する電界強度検出手段と、前記電界強度に応じて自動利得制御を行い、前記電界強度が所定の電界強度以上である場合には前記主信号の振幅を一定にする自動利得制御信号を生成する自動利得制御信号生成手段と、前記自動利得制御信号による前記主信号に対する自動利得制御をフィードフォワード制御により行うフィードフォワード型制御手段とを備えることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、音質劣化が少なく応答速度の速いＡＧＣシステムを提供できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明のＡＧＣシステムの実施の形態を、図面に基づいて詳細に説明する。
【実施例１】
【００１３】
本発明の実施例の説明の前に、ＬＰＦ３０８の時定数を大きくした場合の問題について説明する。図１１におけるＬＰＦ３０８の時定数を大きくした場合、図１３においてＡＭ１信号特性におけるＴＨＤの立ち上がりポイントは比例して電界強度の大きい側にシフトする。つまり、前述の電界変動量による振幅安定性には関係なく、強電界の音質を改善することができる。しかし、時定数による改善はすべて静特性での話しであり、過渡特性で後述する２つの不具合が発生する。移動体受信機において過渡的に弱（強）電界から強（弱）電界へ、状況変化することがしばしばあり、変化する時間もまた様々である。
【００１４】
１つ目の問題は、ＬＰＦ３０８の時定数を大きくした場合、ＡＧＣシステムが急激な電界変動に過渡的に追従できない。すなわちＡＧＣの応答性が遅くなる。特に弱電界から強電界への急激な変動時にはダイナミックレンジ（以下Ｄレンジ）をオーバーして最大レベルで信号がクリップする為、スピーカやリスナーの耳にダメージを与える恐れがある。そこで、従来はスピードアップシステム３２０を設け、弱電界から強電界への急激な変動時には一定時間の間、ＬＰＦ３０８の時定数を小さくして応答性を高め、一定時間後にまたＬＰＦ３０８の時定数を大きくするというシステムであった。しかしながら、やはり応答性を高めた瞬間には信号は歪んでしまうものであった。図１２は、従来のＡＧＣシステムの過渡的な制御を示すもので、弱電界から強電界へ変化したときのオーディオ出力波形の様子である。弱電界から強電界へ急変した後、スピードアップシステム３２０が一定時間作動する。
【００１５】
２つ目の問題は、時定数を大きくした場合、急激な変動以外にも追従性が悪くなり、過渡的にはオーディオの振幅が安定しない状況になることである。
【００１６】
さらに上述したように、ＬＰＦ３０８の時定数が小さくなるほど、ＴＨＤの折り返し地点は電界強度の低い側へ移動し、逆に時定数が大きくなるほど、ＴＨＤの折り返し地点は電界強度の高い側へ移動する。時定数が低い場合には、リップルがのってしまい、歪率が高くなるためである。ただし、時定数が小さくなるほどＡＧＣの応答性は早くなり、時定数が大きくなるほどＡＧＣの応答性は遅くなる。ＡＭオーディオＡＧＣの理想特性は、ＡＧＣの応答性が早く、かつ強電界においても音質劣化を招かないことである。
【００１７】
以下、本発明の実施例について図面を参照しながら説明する。図１は本発明の実施例１のブロック図、図２は図１のＡＧＣシステムの応答特性である。なお、図１および後述の各実施の形態を示す図において、図１１における構成要素と同一ないし均等のものは、前記と同一符号を以て示し、重複した説明を省略する。
【００１８】
まず、本実施の形態の構成を説明すると、本実施の形態に係るＡＧＣシステム２００ａは、デジタルＬＰＦ２１０ａ、遅延器２２１ａ、遅延器２２３、マックスセレクター２４０、ゲインコントローラ２７０を有している。ここでデジタルＬＰＦ２１０ａは本発明の有限インパルス応答型デジタルローパスフィルタに対応し、かつ電界強度検出手段にも対応する。遅延器２２１ａは本発明の調整用遅延器に対応し、マックスセレクター２４０は本発明の選択手段に対応し、ゲインコントローラ２７０は本発明の自動利得制御信号生成手段に対応する。また、遅延器２２１ａとマックスセレクター２４０の両方全体は本発明の調整手段に対応する。
【００１９】
またＡＧＣシステム２００ａは、遅延器２１５、遅延器２１７ａ、遅延器２２３を通る主信号の流れに平行して、デジタルＬＰＦ２１０ａ、マックスセレクター２４０、ゲインコントローラ２７０を通る自動利得制御信号を生成するための流れがあり、フィードフォワード制御を用いて自動利得制御を主信号に対して乗算器２７９で行っている。この構成は、本発明のフィードフォワード型制御手段に対応する。
【００２０】
デジタルＬＰＦ２１０ａは、ＡＭ検波器１１０により検波された検波信号ＡＭをフィルタリングする図４のようなＢＰＦ（Ｂａｎｄ−Ｐａｓｓ  Ｆｉｌｔｅｒ）の周波数特性をもち且つ全周波数の位相を９０度回す特性をもつＮタップのヒルベルト変換器２１１と、ヒルベルト変換器２１１の出力信号をヒルベルト変換器２１１と同様の特性で更にフィルタリングするＮタップのヒルベルト変換器２１３ａと、ヒルベルト変換器２１１と並列に接続され、主信号である検波信号ＡＭを（Ｎ−１）／２サンプル分だけ遅延させる遅延器２１５と、遅延器２１５の出力信号を（Ｎ−１）／２サンプル分だけ遅延させる遅延器２１７ａと、加算器２１９とを有する。遅延器２１７ａの出力信号をＡＭｒ信号とする。また加算器２１９は、ヒルベルト変換器２１１及びヒルベルト変換器２１３ａを経てＢＰＦの周波数特性をもち通過帯域においてＡＭｒ信号に対して１８０度位相が回った信号と、ＡＭｒ信号とを加算しＶｄ信号を得る。
【００２１】
遅延器２２１ａは、ヒルベルト変換器２１１及びヒルベルト変換器２１３ａのタップ数をＮタップとした場合に、Ｖｄ信号をＮ−１サンプル分だけ遅延させＶｄｒ信号とする。遅延器２２３は、ＡＭｒ信号を（Ｎ−１）／２サンプル分だけ遅延させＡＭｒ２信号とする。
【００２２】
マックスセレクター２４０は、Ｖｄ信号とＶｄｒ信号の大小を比較する比較器２４１と、Ｖｄ信号とＶｄｒ信号のうち、比較器２４１の結果によって大きい方を選択し、Ａｄ信号とするスイッチ２４３とを有する。
【００２３】
ゲインコントローラ２７０は、Ａｄ信号に対して制御信号のゲインを調整する乗算器２７１と、ゲイン調整されたＡｄ信号が０〜Ｖｔｈの範囲外、すなわち電界強度におけるＡＧＣ開始点を決めるＶｔｈの範囲外の場合に、Ａｄ信号をクランプするリミッタ２７３と、除算器２７５と、クランプされた信号のゲインを調整する乗算器２７７と、乗算器２７７でゲイン調整された信号とＡＭｒ２信号とを乗算してＡＭｒ２信号を減衰させる乗算器２７９と、減衰させたＡＭｒ２信号にゲインをもたせる乗算器２８１とを有する。
【００２４】
デジタルＬＰＦ２１０ａの出力は遅延器２２１ａ、遅延器２２３に接続されている。また、遅延器２２１ａは、マックスセレクター２４０に接続され、遅延器２２３は、ゲインコントローラ２７０に接続されている。
【００２５】
次に、実施例１の形態に係るＡＧＣシステムの動作を説明する。図１において、ＩＦフィルタ１０８が他局を排除し、希望局を選択するところまでは、図９における従来技術の動作と同じである。さらに選択された信号は、ＡＭ検波器１１０で検波され、もとの情報信号を取り出すために復調される。復調された信号ＡＭに対してＡＧＣシステム２００ａによってある電界以上で振幅を一定にし、オーディオフィルタ１１２でフィルタリングしてオーディオ信号として出力する。
【００２６】
ＡＧＣシステム２００ａ内での動作を具体的に説明する。先に全体の流れを説明すると、主信号は遅延器２１５、遅延器２１７ａ、遅延器２２３を通り、乗算器２７９により自動利得制御が行われ、乗算器２８１によりゲインを与えられて、ＡＧＣシステム２００ａより出力される。その流れに平行して、デジタルＬＰＦ２１０ａは主信号から電界強度を検出し、その電界強度に応じた電界強度信号を出力する。遅延器２２１ａは電界強度信号を所定の時間だけ遅延させる。マックスセレクター２４０は遅延器２２１ａ前後の電界強度信号を比較し、値の大きな信号を選択する。ゲインコントローラ２７０はその選択された信号が示す電界強度に応じて自動利得制御を行う。
【００２７】
次に各構成について細かく動作を説明する。ＡＭ検波器１１０により検波された主信号である検波信号ＡＭは、デジタルＬＰＦ２１０ａに入力される。図４および図５は、本発明のデジタルＬＰＦ２１０ａの動作原理図である。ヒルベルト変換器２１１及びヒルベルト変換器２１３ａは、図４のようなＢＰＦ型の周波数特性をもっており互いに同様の特性である。またヒルベルト変換器２１１、２１３ａは、通過域にリップルをもつＢＰＦ（場合によってはＨＰＦ（Ｈｉｇｈ−Ｐａｓｓ  Ｆｉｌｔｅｒ））で正の全周波数の位相を進ませ（遅らせ）、負の全周波数を遅らせる（進ませる）特性を持つＮタップのＦＩＲフィルタで（Ｎ−１）／２の群遅延をもつ。従って、同様のヒルベルト変換器を２回通過した信号は、２倍の減衰特性及びリップル特性をもち、全周波数の位相を１８０度回し、Ｎ−１の群遅延をもつことになる。図５のように、ヒルベルト変換器２１１出力と遅延器２１５出力は同様の（Ｎ−１）／２の群遅延を持ち、ヒルベルト変換器２１１出力は遅延器２１５出力に対して９０度位相が回っている状態である。更にヒルベルト変換器２１３ａ出力と遅延器２１７ａ出力ではシステムの初段入力に対してＮ−１の群遅延を持ち、ヒルベルト変換器２１３ａ出力は遅延器２１７ａ出力に対して１８０度位相が回っている状態である。つまり、符号反転の関係にある。ここで両者を加算すると打ち消しあい図５におけるＶｄのようになる。これは、図４のようにＢＰＦが反転した周波数特性をもつことを意味する。これによってＡＭ復調信号から理想的なＡＧＣ検出信号を得ることができる。
【００２８】
遅延器２２１ａは、上述したように、ヒルベルト変換器２１１及びヒルベルト変換器２１３ａのタップ数をＮタップとした場合に、Ｖｄ信号をＮ−１サンプル分だけ遅延させＶｄｒ信号とする。このＶｄ信号及びＶｄｒ信号は、マックスセレクター２４０に入力される。
【００２９】
マックスセレクター２４０内での動作を具体的に説明する。図６は、時間軸における検波信号ＡＭと自動利得制御信号との関係で、電界強度が弱→強→弱と変化している様子を表現したものである。ＡＭｒ信号とＶｄ信号は、デジタルＬＰＦ２１０ａの出力である。ＡＭｒ信号とＡＭｒ２信号はオーディオ信号であり、ある程度のリップルを含んでいるため、幅をもって記載されている。この状態で、ＡＧＣをかけた場合、主信号の変動に制御信号が追従せずに電界変動の瞬間のポップノイズが大きくなる。つまり、理想は主信号ＡＭｒが強電界時に制御信号Ｖｄが常にＨｉｇｈ状態となることであるが、現実には制御信号Ｖｄは主信号ＡＭｒの変動に追従できていない。そこで、遅延器及び選択手段により時間調整を行う必要がある。遅延器２２１ａの前後、すなわちＶｄ信号とＶｄｒ信号を比較し、常に最大となるように信号選択する。その結果、Ａｄ信号が出力される。
【００３０】
また、主信号系の遅延補正として遅延器２２３を設ける。こうすることで、主信号ＡＭｒ２が強電界時には、制御信号Ａｄは常にＨｉｇｈ状態となる。
【００３１】
ゲインコントローラ２７０内での動作を具体的に説明する。全体の流れとして、ゲインコントローラ２７０は、電界強度に応じて自動利得制御を行うために自動利得制御信号を生成する。電界強度が所定の電界強度以上である場合には、内部に有するリミッタ２７３を用いて主信号の振幅を一定にする自動利得制御信号を生成する。
【００３２】
次にゲインコントローラ２７０内の各構成における動作を説明する。ＡＭ変調波の式より、ＡＭ検波器から出力された信号ＡＭは式１のようになる。
【数１】
2008022247.tif 000003
【００３３】
ここで、Ａは電界強度、ｍａは変調度、ｐは変調周波数を示す。式１は、第１項にＤＣ成分Ａを含んでいる。前述のデジタルＬＰＦ２１０ａは、Ａを検出する為のものである。また、検波出力の振幅はｍａ×Ａに比例していることから、電界強度に対して振幅が変動することがわかる。ＡＧＣシステム２００ａは、電界強度Ａの影響が最小限になるように制御するシステムである。
【００３４】
また、ＡＧＣシステム２００ａは、フィードフォワード構成とし、システム式は式２のようになる。
【数２】
2008022247.tif 000004
【００３５】
2008022247.tif 000005
【００３６】
2008022247.tif 000006
【００３７】
なお、乗算器２７１によりゲイン調整されたＡｄ信号は、レベル検出のために、外部に出力される。これにより、希望局のサーチを行うこともできる。
【００３８】
主信号からデジタルＬＰＦ２１０ａによって検出された電界強度ＡｄがＶｔｈにリミットされない弱電解の場合、式１、式２より、式３のようになる。
【数３】
2008022247.tif 000007
【００３９】
式３より、電界強度Ａに依存した振幅が出力されることがわかる。図３における、電界強度が低く、Ｓｉｇｎａｌ（信号）が下がっている部分を表す。
【００４０】
一方、電界強度検出信号ＡｄがＶｔｈにリミットされた強電界の場合、式１、式２より、式４のようになる。
【数４】
2008022247.tif 000008
【００４１】
ここで、実電界強度Ａと電界強度検出信号ＡｄのＤＣ成分が等価と考え
Ａ＝Ａｄとすると、式４より、式５のようになる。
【数５】
2008022247.tif 000009
【００４２】
式５より、電界強度Ａに依存しない結果が得られ、振幅は一定になることがわかる。これは図３において、電界強度が高い場合に、Ｓｉｇｎａｌが一定の部分を表す。
【００４３】
Ｇａは式３、式５より、ＡＧＣの動作しない弱電界でのみ有効であり、範囲は1以下の為、弱電界でゲインを下げるように作用する。
【００４４】
上述のとおり、本発明の実施例１の形態に係るＡＧＣシステムによれば、ＦＩＲ型デジタルＬＰＦによって早い応答性能でリップルの少ない急峻なフィルタを実現することができる。
【００４５】
また、人間に聞こえやすい帯域のオーディオ成分を含まない純粋なＤＣ信号を検出することができる。このため、安定したＡＧＣをかけることができる。これは従来のＡＧＣシステムの応答特性である図１２と本発明のＡＧＣシステムの応答特性である図２を比較することによっても確認できる。従来のＡＧＣシステムに用いられているアナログフィルタが周波数によって遅延量が変化し、時定数を重くして高域を落とした場合には、ＤＣを含めた低周波信号の遅延量が多くなるのに対し、ＦＩＲ型デジタルローパスフィルタはタップ数によって遅延量は一定となるため、歪みも無く応答の速いフィルタとなる。このＤＣ信号を用いて制御することによって音質劣化が少なく応答速度の速いＡＧＣを実現できる。
【００４６】
またフィードフォワード制御によって時間遅延無く主信号を制御できる。それにより電界が不安定な状況でもシステムの追従性が良好（安定動作）となり移動体受信品質向上に貢献する。一方、静特性である1信号特性では応答性の早い電界検出が実現でき、かつリップルが少ないためにＡＧＣシステムのゲインを多く取れ、図１３に比べ図３のように振幅一定にする幅が増える。
【００４７】
また、従来はアナログフィルタを用いていたため、ＡＧＣゲインに起因する振幅安定性と音質とのトレードオフの関係は避けられないものであったが、ＦＩＲ型デジタルローパスフィルタを用いることによりリップルが少なく、ゲインを増やしても歪みの悪化が少なく、トレードオフがない。したがって図３のように、電界強度が高い場合においてもＴＨＤが立ち上がることなく音質劣化を防ぐことができる。
【００４８】
更にこのＡＧＣシステムによって検出された電界強度信号は希望局のサーチにも用いられるが、従来のアナログフィルタが時定数を軽くして速度を重視した場合に信号の歪みによる誤検出の恐れがあったのに対し、本発明のＡＧＣシステムにおけるＦＩＲ型デジタルローパスフィルタを用いることによって、速度と選択性の両立ができ、安定性に貢献する。また、従来システムのスピードアップシステム等の条件に依存する処理の分岐要素がない為、システムがシンプルに構成でき、動作不良及び誤動作の心配がない。
【００４９】
また、ＦＩＲ型デジタルローパスフィルタにヒルベルト変換器を用いることにより、よりリップルの少ないDC信号を検出でき、ＡＧＣシステムのゲインを多く取れる。ヒルベルト変換器２個と遅延器２個を並列に配置したデジタルローパスフィルタを通過させた信号は図４のようにバンドパスフィルタの周波数特性が反転したような周波数特性を示す。このとき、ヒルベルト変換器を用いることにより、他のデジタルローパスフィルタと比較して、減衰量の大きな特性を取ることができる。従って、リップルの少ないDC信号を検出し、安定したＡＧＣをかけることができる。またフィルタ構成をヒルベルト変換器にすることは、Remezアルゴリズム等の演算数削減手段に適応できるといった利点もある。
【００５０】
ここで簡単にＲｅｍｅｚ  ＦＩＲ及びヒルベルト変換器の概念について説明する。一般にＮタップのＦＩＲフィルタのブロック図は図１４のようになる。このフィルタは、ｎ個の遅延器とｎ＋１個の乗算器を備え、加算を行う構成となっている。このようなフィルタに対して、Ｒｅｍｅｚ設計アルゴリズムは、有限長のタップ数で実現できるＦＩＲ特性を通過域リップル量、遷移帯域幅、阻止域減衰量に重みを持たせ設計するアルゴリズムである。図１５はＲｅｍｅｚフィルタの概念図を示す。
【００５１】
上記三つの条件は、それぞれトレードオフの条件になる。一般的に理想フィルタの条件は、通過域リップル量が０ｄＢであり、通過帯域幅が０Ｈｚであり、阻止域減衰量が無限大となるような矩形フィルタである。タップ数とコストは比例の関係にあり、現実的には上記三つのどれが重要なのか重み（優先度）をつけて限られたタップ数で設計する必要がある。
【００５２】
2008022247.tif 000010
【００５３】
2008022247.tif 000011
【００５４】
2008022247.tif 000012
【００５５】
2008022247.tif 000013
ＦＩＲ構成（奇数タップ＝偶数次）とする。このヒルベルト変換器はＲｅｍｅｚアルゴリズムで設計され、係数は一つおきにゼロになるような特殊な特性になっている。したがって、奇数番目の係数のみを計算すればよい。
【００５６】
またＮタップのヒルベルト変換器一つあたりの遅延量は（Ｎ−１）／２である。さらにこの遅延器はヒルベルト変換器で持っている遅延器を流用することができる。
【００５７】
図２０はヒルベルト変換器の周波数特性を示す。周波数特性はＢＰＦ型となっている。群遅延はＮ−１サンプルで一定である。また取り扱える全周波数帯域で位相は一律９０度回転する。
【００５８】
図２１はヒルベルト変換器のインパルス応答である。インパルス応答の値はそのままＦ
2008022247.tif 000014
に相当する。この応答は絶対値では左右対称であるが、左右で符号は反転する。応答値は一つおきにゼロになっており、図１９におけるシグナルフローの乗算器での演算量削減に寄与する。
【００５９】
さらに、遅延器及び選択手段を用いた、時間関係を調整する調整手段を備えることにより、電界急変時のポップノイズを最小限に抑えることができる。
【００６０】
またＡＭ検波器１１０をＡＧＣシステム２００ａの前段に設け、復調された信号をＡＧＣシステム２００ａに入力している。ＡＭ検波器でＡＭ検波を行うことにより、ＡＭ変調信号は音声信号に変換される。このため、必要な帯域が狭くなり、サンプリングレートを落とすことができる。従って、プロセッサの負担を軽くすることができる
【実施例２】
【００６１】
図７は本発明の実施例２のブロック図である。なお、図７において、図１における構成要素と同一ないし均等のものは、前記と同一符号を以て示し、重複した説明を省略する。
【００６２】
まず、本実施の形態の構成で実施例１と異なるのはデジタルＬＰＦ２１０ｂ及び遅延器２２１ｂのみである。その他の構成は実施例１と同一である、動作、効果も同じであるため、重複した説明を省略する。
【００６３】
デジタルＬＰＦ２１０ｂは、ＡＭ検波器１１０により検波された検波信号ＡＭをフィルタリングするＮタップのＬＰＦ２１２と、ＬＰＦ２１２の出力信号を１／Ｍの割合にダウンサンプリング、すなわちサンプリング周波数を下げてサンプル量を間引くデシメーション２１４ａと、ＬＰＦ２１２と並列に接続され、検波信号ＡＭを（Ｎ−１）／２サンプル分だけ遅延させる遅延器２１５とを有する。ここでデシメーション２１４ａは本発明のデシメーション手段に対応する。デシメーション２１４ａの出力はＶｄ信号となり、遅延器２１５の出力はＡＭｒ信号となる。
【００６４】
遅延器２２１ｂは、ＬＰＦ２１２のタップ数をＮタップとした場合に、Ｖｄ信号を（Ｎ−１）／Ｍサンプル分だけ遅延させＶｄｒ信号とする。遅延器２２３は、ＡＭｒ信号を（Ｎ−１）／２サンプル分だけ遅延させＡＭｒ２信号とする。
【００６５】
次に、実施例２の形態に係るＡＧＣシステムの動作を説明する。図７において、ＡＭ検波器１１０で検波し、検波された信号ＡＭをＡＧＣシステム２００ｂに入力するところまでは実施例１と同じである。
【００６６】
ＡＧＣシステム２００ｂ内での動作を具体的に説明する。ＡＭ検波器１１０により検波された検波信号ＡＭは、デジタルＬＰＦ２１０ｂに入力される。デジタルＬＰＦ２１０ｂ内において、検波信号ＡＭは、ＬＰＦ２１２及び遅延器２１５に入力される。ＬＰＦ２１２は、検波信号ＡＭをフィルタリングし、リップルを除去して出力する。ＬＰＦ２１２はＮタップのＦＩＲフィルタで（Ｎ−１）／２の群遅延をもつ。出力された信号はデシメーション２１４ａに入力され１／Ｍの割合にダウンサンプリングする。１／Ｍデシメーションされた信号は、デシメーションされない信号に比べて、遅延器における遅延時間はＭ倍となる。
【００６７】
例えば１サンプルあたり１ｍｓｅｃ．として、Ｎ＝１０１、Ｍ＝２とする。Ｎ−１サンプル分だけ遅延させる遅延器において、デシメーションされない信号の遅延時間が（１０１−１）＊１ｍｓｅｃ．＝１００ｍｓｅｃ．となるのに対し、１／Ｍデシメーションされた信号の遅延時間は（１０１−１）＊１ｍｓｅｃ．＊２＝２００ｍｓｅｃ．となる。これは１／２デシメーションされたことによって、デシメーションされる前に比べてサンプル間隔の時間が倍になっているためである。
【００６８】
このため、実時間で主信号とタイミングを合わせるためには、１／Ｍデシメーションされた信号の遅延要素を１／Ｍ倍する必要がある。
【００６９】
したがって、デシメーション２１４ａの出力であるＶｄ信号は（Ｎ−１）／（２＊Ｍ）サンプル分の群遅延を持ち、遅延器２１５の出力であるＡＭｒ信号は（Ｎ−１）／２サンプル分の群遅延を持つことになるが、これは単に１サンプルの時間が異なることによるものであり、両者の実際の遅延時間は同じである。
【００７０】
遅延器２２１ｂは、上述したように、ＬＰＦ２１２のタップ数をＮタップとした場合に、Ｖｄ信号を（Ｎ−１）／Ｍサンプル分だけ遅延させＶｄｒ信号とする。
【００７１】
遅延器２２３は、ＡＭｒ信号を（Ｎ−１）／２サンプル分だけ遅延させＡＭｒ２信号とする。
【００７２】
したがって、サンプルではなく実時間で言うと、遅延器２２１ｂは遅延器２２３の２倍の遅延時間をＶｄ信号に与えることになる。
【００７３】
マックスセレクター２４０及びゲインコントローラ２７０の動作は実施例１と同様である。  
上述のとおり、本発明の実施例２の形態に係るＡＧＣシステムによれば、実施例１と同様の効果を得ることができる。すなわち、ＦＩＲ型デジタルＬＰＦによって早い応答性能でリップルの少ない急峻なフィルタを実現することができる。
【００７４】
さらに実施例１には無い効果として、デシメーションによるコスト削減が挙げられる。遅延器２２１ｂの遅延サイズが１／Ｍになるため、遅延器（レジスタ・ＲＡＭ等）の削減が図れるためである。
【００７５】
また、デシメーション（間引き）手段によりＦＩＲデジタルＬＰＦ以降において、自動利得制御のサンプリングレートを落として処理することによって、ＤＣ検出精度が高くなり、タップ数の高いＦＩＲフィルタでもプロセッサの負荷を大幅に軽減できる。演算量がサンプリングレート及びタップ数に比例するためである。また特に演算量を必要とする除算器での処理量を軽くし、ハードウェア規模の縮小にも寄与する。
【実施例３】
【００７６】
図８は本発明の実施例３のブロック図である。なお、図８において、図１及び図７における構成要素と同一ないし均等のものは、前記と同一符号を以て示し、重複した説明を省略する。
【００７７】
まず、本実施の形態の構成で実施例１と異なるのはデジタルＬＰＦ２１０ｃ及び遅延器２２１ｃのみである。その他の構成は実施例１と同一である、動作、効果も同じであるため、重複した説明を省略する。
【００７８】
デジタルＬＰＦ２１０ｃは、ＡＭ検波器１１０により検波された主信号である検波信号ＡＭをフィルタリングするＮタップのヒルベルト変換器２１１と、ヒルベルト変換器２１１の出力信号を１／Ｍの割合にダウンサンプリングするデシメーション２１４ｂと、デシメーション２１４ｂの出力信号をフィルタリングする｛（Ｎ−１）／Ｍ｝＋１タップのヒルベルト変換器２１３ｂと、ヒルベルト変換器２１３ｂの出力信号を１／Ｌの割合にダウンサンプリングするデシメーション２１４ｃと、ヒルベルト変換器２１１と並列に接続され、主信号である検波信号ＡＭを（Ｎ−１）／２サンプル分だけ遅延させる遅延器２１５と、遅延器２１５の出力信号を１／Ｍの割合にダウンサンプリングするデシメーション２１４ｄと、デシメーション２１４ｄの出力信号を（Ｎ−１）／（２＊Ｍ）サンプル分だけ遅延させる遅延器２１７ｂと、遅延器２１７ｂの出力信号を１／Ｌの割合にダウンサンプリングするデシメーション２１４ｅと、デシメーション２１４ｃの出力信号とデシメーション２１４ｅの出力信号とを加算する加算器２１９と、ヒルベルト変換器２１１と並列に接続され、主信号である検波信号ＡＭを（Ｎ−１）サンプル分だけ遅延させる遅延器２１６とを有する。ここで加算器２１９の出力はＶｄ信号となり、遅延器２１６の出力はＡＭｒ信号となる。
【００７９】
遅延器２２１ｃは、Ｖｄ信号を（Ｎ−１）／（Ｍ＊Ｌ）サンプル分だけ遅延させＶｄｒ信号とする。遅延器２２３は、ＡＭｒ信号を（Ｎ−１）／２サンプル分だけ遅延させＡＭｒ２信号とする。
【００８０】
次に、実施例３の形態に係るＡＧＣシステム２００ｃの動作を説明する。図８において、ＡＭ検波器１１０で検波し、検波された信号ＡＭをＡＧＣシステム２００ｃに入力するところまでは実施例１と同じである。
【００８１】
ＡＧＣシステム２００ｃ内での動作を具体的に説明する。ＡＭ検波器１１０により検波された主信号である検波信号ＡＭは、デジタルＬＰＦ２１０ｃに入力される。デジタルＬＰＦ２１０ｃ内において、検波信号ＡＭは、ヒルベルト変換器２１１、遅延器２１５及び遅延器２１６に入力される。ヒルベルト変換器２１１は実施例１におけるヒルベルト変換器と同じものであり、ＢＰＦ型の周波数特性をもち且つ全周波数の位相を９０度回す特性をもつＮタップのＦＩＲフィルタで（Ｎ−１）／２の群遅延をもつ。実施例２と同様、出力された信号はデシメーション２１４ｂに入力され１／Ｍの割合にダウンサンプリングされる。１／Ｍデシメーションされた信号は、デシメーションされない信号に比べて、遅延器における遅延時間はＭ倍となる。このため、実時間で主信号とタイミングを合わせるためには、１／Ｍデシメーションされた信号の遅延要素を１／Ｍ倍する必要がある。
【００８２】
さらにヒルベルト変換器２１３ｂは、ＢＰＦ型の周波数特性をもち且つ全周波数の位相を９０度回す特性をもつ｛（Ｎ−１）／Ｍ｝＋１タップのＦＩＲフィルタで（Ｎ−１）／（２＊Ｍ）の群遅延をもつ。ヒルベルト変換器２１３ｂから出力された信号は、デシメーション２１４ｃに入力され１／Ｌの割合にダウンサンプリングされる。１／Ｌデシメーションされた信号は、デシメーションされない信号に比べて、遅延器における遅延時間はＬ倍となる。
【００８３】
遅延器２１５は実施例１及び実施例２における遅延器２１５と同じものであり、ＡＭ信号を（Ｎ−１）／２サンプル分だけ遅延させる。遅延器２１５から出力された信号はデシメーション２１４ｄに入力され１／Ｍの割合にダウンサンプリングされる。
【００８４】
デシメーション２１４ｄの出力は、遅延器２１７ｂに入力される。遅延器２１７ｂは、（Ｎ−１）／（２＊Ｍ）サンプル分の遅延を与える。遅延器２１７ｂから出力された信号は、デシメーション２１４ｅに入力され１／Ｌの割合にダウンサンプリングされる。
【００８５】
よって、最終的にデシメーション２１４ｃの出力信号及びデシメーション２１４ｅの出力信号は、ＡＭ信号に比べて（Ｎ−１）／（Ｍ＊Ｌ）サンプル分の群遅延を持ち、遅延器２１６の出力であるＡＭｒ信号は、ＡＭ信号に比べて（Ｎ−１）サンプル分の群遅延を持つことになるが、これは単に１サンプルの時間が異なることによるものであり、両者の実際の遅延時間は同じである。
【００８６】
また実施例１と同様、ヒルベルト変換器を２回通過した信号は、２倍の減衰特性及びリップル特性をもち、全周波数の位相を１８０度回し、（Ｎ−１）／（Ｍ＊Ｌ）の群遅延をもつことになる。デシメーション２１４ｅの出力信号も（Ｎ−１）／（Ｍ＊Ｌ）サンプル分の群遅延を持ち、デシメーション２１４ｃの出力はデシメーション２１４ｅの出力に対して１８０度位相が回っている状態である。つまり、符号反転の関係にある。加算器２１９は、両者を加算して打ち消しあい、Ｖｄ信号を出力する。これによって実施例１と同様、ＡＭ復調信号から理想的なＡＧＣ検出信号を得ることができる。
【００８７】
遅延器２２１ｃは、上述したように、Ｖｄ信号を（Ｎ−１）／（Ｍ＊Ｌ）サンプル分だけ遅延させＶｄｒ信号とする。
【００８８】
遅延器２２３は、ＡＭｒ信号を（Ｎ−１）／２サンプル分だけ遅延させＡＭｒ２信号とする。
【００８９】
したがって、サンプルではなく実時間で言うと、遅延器２２１ｃは遅延器２２３の２倍の遅延時間をＶｄ信号に与えることになる。
【００９０】
マックスセレクター２４０及びゲインコントローラ２７０の動作は実施例１と同様である。  
上述のとおり、本発明の実施例３の形態に係るＡＧＣシステムによれば、実施例１と同様の効果を得ることができる。すなわち、ＦＩＲ型デジタルＬＰＦによって早い応答性能でリップルの少ない急峻なフィルタを実現することができる。
【００９１】
また実施例１と同様、ＦＩＲ型デジタルローパスフィルタにヒルベルト変換器を用いることにより、よりリップルの少ないDC信号を検出でき、ＡＧＣシステムのゲインを多く取れる。またフィルタ構成をヒルベルト変換器にすることは、Remezアルゴリズム等の演算数削減手段に適応できるといった利点もある。
【００９２】
さらに実施例２と同様、デシメーションによるコスト削減が挙げられる。ヒルベルト変換器２１３ｂ及び遅延器２１７ｂの遅延サイズが１／Ｍとなり、遅延器２２１ｃの遅延サイズが１／（Ｍ＊Ｌ）になるため、遅延器（レジスタ・ＲＡＭ等）の削減が図れるためである。
【００９３】
また、実施例２と同様、デシメーション（間引き）手段によりＦＩＲデジタルＬＰＦ以降において、自動利得制御のサンプリングレートを落として処理することによって、ＤＣ検出精度が高くなり、タップ数の高いＦＩＲフィルタでもプロセッサの負荷を大幅に軽減できる。演算量がサンプリングレート及びタップ数に比例するためである。また特に演算量を必要とする除算器での処理量を軽くし、ハードウェア規模の縮小にも寄与する。
【実施例４】
【００９４】
図９は本発明の実施例４のブロック図である。なお、図９において、図１及び図７における構成要素と同一ないし均等のものは、前記と同一符号を以て示し、重複した説明を省略する。
【００９５】
まず、本実施の形態の構成で実施例２と異なるのは遅延器２２１ｂ、遅延器２２３及びマックスセレクター２４０が無いことである。その他の構成は実施例２と同一である、動作、効果も同じであるため、重複した説明を省略する。
【００９６】
デジタルＬＰＦ２１０ｂの構成は、実施例２と全く同じであり、デシメーション２１４ａの出力はＶｄ信号となり、遅延器２１５の出力はＡＭｒ信号となる。
【００９７】
Ｖｄ信号とＡＭｒ信号はそのままゲインコントローラ２７０に入力される。
【００９８】
次に、実施例４の形態に係るＡＧＣシステムの動作を説明する。図９において、Ｖｄ信号とＡＭｒ信号がデジタルＬＰＦ２１０ｂにより出力されるところまでは実施例２と全く同じである。
【００９９】
Ｖｄ信号及びＡＭｒ信号は、そのまま遅延器やマックスセレクター２４０を通ることなく、ゲインコントローラ２７０に入力される。ゲインコントローラ２７０の動作は今までの実施例と同様である。  
上述のとおり、本発明の実施例４の形態に係るＡＧＣシステムによれば、実施例２と同様の効果を得ることができる。すなわち、ＦＩＲ型デジタルＬＰＦによって早い応答性能でリップルの少ない急峻なフィルタを実現することができる。
【０１００】
また実施例２と同様、デシメーションによるコスト削減が挙げられる。
【０１０１】
さらに、デシメーション（間引き）手段によりＦＩＲデジタルＬＰＦ以降において、自動利得制御のサンプリングレートを落として処理することによって、ＤＣ検出精度が高くなり、タップ数の高いＦＩＲフィルタでもプロセッサの負荷を大幅に軽減できる。演算量がサンプリングレート及びタップ数に比例するためである。また特に演算量を必要とする除算器での処理量を軽くし、ハードウェア規模の縮小にも寄与する。
【０１０２】
時間関係を調整する調整手段を備えていないため、電界急変時のポップノイズを実施例２と同程度に抑えることはできないが、遅延器２２１ｂ、遅延器２２３及びマックスセレクター２４０が必要ないため、コスト削減に寄与する。
【実施例５】
【０１０３】
図１０は本発明の実施例５のブロック図である。なお、図１０において、図１及び図８における構成要素と同一ないし均等のものは、前記と同一符号を以て示し、重複した説明を省略する。
【０１０４】
まず、本実施の形態の構成で実施例３と異なるのは遅延器２２１ｃ、遅延器２２３及びマックスセレクター２４０が無いことである。その他の構成は実施例３と同一である、動作、効果も同じであるため、重複した説明を省略する。
【０１０５】
デジタルＬＰＦ２１０ｃの構成は、実施例３と全く同じであり、加算器２１９の出力はＶｄ信号となり、遅延器２１６の出力はＡＭｒ信号となる。
【０１０６】
Ｖｄ信号とＡＭｒ信号はそのままゲインコントローラ２７０に入力される。
【０１０７】
次に、実施例５の形態に係るＡＧＣシステムの動作を説明する。図１０において、Ｖｄ信号とＡＭｒ信号がデジタルＬＰＦ２１０ｃにより出力されるところまでは実施例３と全く同じである。
【０１０８】
Ｖｄ信号及びＡＭｒ信号は、そのまま遅延器やマックスセレクター２４０を通ることなく、ゲインコントローラ２７０に入力される。ゲインコントローラ２７０の動作は今までの実施例と同様である。
【０１０９】
上述のとおり、本発明の実施例５の形態に係るＡＧＣシステムによれば、実施例３と同様の効果を得ることができる。すなわち、ＦＩＲ型デジタルＬＰＦによって早い応答性能でリップルの少ない急峻なフィルタを実現することができる。
【０１１０】
また実施例３と同様、ＦＩＲ型デジタルローパスフィルタにヒルベルト変換器を用いることにより、よりリップルの少ないDC信号を検出でき、ＡＧＣシステムのゲインを多く取れる。またフィルタ構成をヒルベルト変換器にすることは、Remezアルゴリズム等の演算数削減手段に適応できるといった利点もある。
【０１１１】
また実施例３と同様、デシメーションによるコスト削減が挙げられる。
【０１１２】
さらに、デシメーション（間引き）手段によりＦＩＲデジタルＬＰＦ以降において、自動利得制御のサンプリングレートを落として処理することによって、ＤＣ検出精度が高くなり、タップ数の高いＦＩＲフィルタでもプロセッサの負荷を大幅に軽減できる。演算量がサンプリングレート及びタップ数に比例するためである。また特に演算量を必要とする除算器での処理量を軽くし、ハードウェア規模の縮小にも寄与する。
【０１１３】
時間関係を調整する調整手段を備えていないため、電界急変時のポップノイズを実施例３と同程度に抑えることはできないが、遅延器２２１ｃ、遅延器２２３及びマックスセレクター２４０が必要ないため、コスト削減に寄与する。
【産業上の利用可能性】
【０１１４】
本発明に係るＡＧＣシステムは、アナログラジオ放送のデジタル処理受信機、特に移動体受信に利用可能である。
【図面の簡単な説明】
【０１１５】
【図１】本発明の実施例１の形態のＡＧＣシステムのブロック図である。
【図２】本発明の実施例１の形態のＡＧＣシステムの応答特性を示す図である。
【図３】本発明の実施例１の形態のＡＧＣシステムの１信号特性を示す図である。
【図４】本発明の実施例１の形態のＡＧＣシステムのヒルベルト変換器２段の複合特性を示す図である。
【図５】本発明の実施例１の各部の信号波形を示す信号波形図である。
【図６】本発明の実施例１の形態のＡＧＣシステムの主信号と自動利得制御信号の時間関係を示す図である。
【図７】本発明の実施例２の形態のＡＧＣシステムのブロック図である。
【図８】本発明の実施例３の形態のＡＧＣシステムのブロック図である。
【図９】本発明の実施例４の形態のＡＧＣシステムのブロック図である。
【図１０】本発明の実施例５の形態のＡＧＣシステムのブロック図である。
【図１１】従来のＡＧＣシステムのブロック図である。
【図１２】従来のＡＧＣシステムの応答特性を示す図である。
【図１３】従来のＡＧＣシステムの１信号特性を示す図である。。
【図１４】ＮタップのＦＩＲフィルタのブロック図である。
【図１５】Ｒｅｍｅｚフィルタの概念図である。
【図１６】Ｒｅｍｅｚフィルタのインパルス応答を示す図である。
【図１７】ヒルベルト変換の振幅・位相特性を示す図である。
【図１８】ＦＩＲフィルタによるヒルベルト変換を示す図である。
【図１９】ヒルベルト変換器のシグナルフローを示す図である。
【図２０】ヒルベルト変換器の周波数特性を示す図である。
【図２１】ヒルベルト変換器のインパルス応答を示す図である。
【符号の説明】
【０１１６】
１００  アンテナ
１０２  ＰＬＬ
１０４  ＶＣＯ
１０６  乗算器
１０８  ＩＦフィルタ
１１０  ＡＭ検波器
１１２  オーディオフィルタ
２００ａ,２００ｂ,２００ｃ,２００ｄ,２００ｅ  ＡＧＣシステム
２１０ａ,２１０ｂ,２１０ｃ  デジタルＬＰＦ
２１１  ヒルベルト変換器
２１２  ＬＰＦ
２１３ａ,２１３ｂ  ヒルベルト変換器
２１４ａ,２１４ｂ,２１４ｃ,２１４ｄ,２１４ｅ  デシメーション
２１５,２１６  遅延器
２１７ａ,２１７ｂ  遅延器
２１９  加算器
２２１ａ,２２１ｂ,２２１ｃ  遅延器
２２３  遅延器
２４０  マックスセレクター
２４１  比較器
２４３  スイッチ
２７０  ゲインコントローラ
２７１  乗算器
２７３  リミッタ
２７５  除算器
２７７,２７９,２８１  乗算器
３０２,３０４  乗算器
３０６  ＡＢＳ
３０８  ＬＰＦ
３１０  乗算器
３１２  加算器
３１４  リミッタ
３１６,３１８  加算器
３２０  スピードアップシステム
【図１】
2008022247.tif 000015
【図２】
2008022247.tif 000016
【図３】
2008022247.tif 000017
【図４】
2008022247.tif 000018
【図５】
2008022247.tif 000019
【図６】
2008022247.tif 000020
【図７】
2008022247.tif 000021
【図８】
2008022247.tif 000022
【図９】
2008022247.tif 000023
【図１０】
2008022247.tif 000024
【図１１】
2008022247.tif 000025
【図１２】
2008022247.tif 000026
【図１３】
2008022247.tif 000027
【図１４】
2008022247.tif 000028
【図１５】
2008022247.tif 000029
【図１６】
2008022247.tif 000030
【図１７】
2008022247.tif 000031
【図１８】
2008022247.tif 000032
【図１９】
2008022247.tif 000033
【図２０】
2008022247.tif 000034
【図２１】
2008022247.tif 000035