(57)【要約】【課題】ＴＦＴアレイ基板において、配線間のリークやクロストークの危険性を増大させることなく開口率を向上させる。【解決手段】ＴＦＴアレイ基板は、透明基板５０と、その上に配置されたゲート配線１およびＣｓ共通配線１２と、半導体層３を介してゲート電極４ａの上側にそれぞれ一部が重なるようにそれぞれ別個に配置されたソース電極４ｂおよびドレイン電極４ｃと、これらを覆う上部絶縁膜６と、ゲート配線１と交差する方向に配置されたソース配線８と、Ｃｓ共通配線１２に重なっているＣｓ線１０と、Ｃｓ線１０に電気的に接続された透明な画素電極１１と、ドレイン電極４ｃとＣｓ線１０との間を電気的に接続するドレイン−補助容量線配線１０ａとを備える。ドレイン−補助容量線配線１０ａの一部が上部絶縁膜６を介してソース配線８に重なっている。【選択図】図１
2008209732.tif 000002
【特許請求の範囲】
【請求項１】
透明基板と、
前記透明基板上に配置され、ゲート電極が分岐して延在するゲート配線と、
前記透明基板上に前記ゲート配線とは別個に配置された補助容量共通配線と、
少なくとも前記ゲート配線を覆う下部絶縁膜と、
前記下部絶縁膜を介して前記ゲート電極の上方を覆う半導体層と、
前記半導体層を介して前記ゲート電極の上側にそれぞれ少なくとも一部が重なりかつ前記ゲート配線とは交差しないようにそれぞれ別個に配置されたソース電極およびドレイン電極と、
前記ソース電極および前記ドレイン電極を覆う上部絶縁膜と、
前記上部絶縁膜の上側において前記ゲート配線と交差する方向に配置され、前記ソース電極に接続されたソース配線と、
前記補助容量共通配線より上側にあり、前記補助容量共通配線から電気的に絶縁された状態で前記補助容量共通配線に重なっている補助容量線と、
前記補助容量線に電気的に接続された透明な画素電極と、
前記ドレイン電極と前記補助容量線との間を電気的に接続するドレイン−補助容量線配線とを備え、
前記ドレイン−補助容量線配線の少なくとも一部が前記上部絶縁膜を介して前記ソース配線に重なっている、薄膜トランジスタアレイ基板。
【請求項２】
前記上部絶縁膜が感光性樹脂膜である、請求項１に記載の薄膜トランジスタアレイ基板。
【請求項３】
前記上部絶縁膜が遮光性を有する、請求項１または２に記載の薄膜トランジスタアレイ基板。
【請求項４】
前記上部絶縁膜は開口部を有し、前記開口部内にはカラーフィルタ層が配置されており、前記カラーフィルタ層は平面的に見て前記画素電極と重なり合う位置に広がっている、請求項１から３のいずれかに記載の薄膜トランジスタアレイ基板。
【請求項５】
請求項１から４のいずれかに記載の薄膜トランジスタアレイ基板と、対向基板と、前記薄膜トランジスタアレイ基板と前記対向基板とによって挟み込まれた液晶層とを備える、液晶表示装置。
【請求項６】
透明基板上に、ゲート電極が分岐して延在するゲート配線と前記ゲート配線とは別個に延在する補助容量共通配線とをそれぞれパターン形成する工程と、
少なくとも前記ゲート配線を覆うように下部絶縁膜を形成する工程と、
前記下部絶縁膜上のうち前記ゲート電極の上方を覆う位置に半導体層をパターン形成する工程と、
前記ゲート電極の上側にそれぞれ少なくとも一部が重なりかつ前記ゲート配線とは交差しないソース電極およびドレイン電極を前記半導体層上にそれぞれ別個に形成すると同時に、前記補助容量共通配線の上側に重なる補助容量線を形成し、さらに前記補助容量線と前記ドレイン電極との間を電気的に接続するドレイン−補助容量線配線も同時に形成する工程と、
前記ゲート配線および前記ドレイン−補助容量線配線の上側を覆い、かつソース配線の形成予定領域を覆うように、上部絶縁膜をパターン形成する工程と、
前記上部絶縁膜上に前記ドレイン−補助容量線配線の少なくとも一部に重なるように、なおかつ、前記ソース電極に電気的に接続されるように、ソース配線をパターン形成する工程と、
前記ソース配線の上を覆うようにオーバーコート膜を形成する工程と、
前記オーバーコート膜の上に前記補助容量線に電気的に接続されるように透明な画素電極をパターン形成する工程とを含む、薄膜トランジスタアレイ基板の製造方法。
【請求項７】
前記上部絶縁膜をパターン形成する工程では、前記上部絶縁膜として感光性樹脂膜を形成する、請求項６に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項８】
前記上部絶縁膜をパターン形成する工程では、前記上部絶縁膜として遮光性を有する膜を形成する、請求項６または７に記載の薄膜トランジスタアレイ基板の製造方法。
【請求項９】
前記上部絶縁膜を形成する工程より後で、前記オーバーコート膜を形成する工程より前に、個々の画素領域に対応するようにカラーフィルタ層を形成する工程を含み、
前記オーバーコート膜は前記カラーフィルタ層を覆うように形成される、請求項６から８のいずれかに記載の薄膜トランジスタアレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタアレイ基板およびその製造方法、さらに液晶表示装置に関するものである。
【背景技術】
【０００２】
ＴＦＴ（Thin Film Transistor）型液晶表示装置は、薄膜トランジスタアレイ基板（以下「ＴＦＴアレイ基板」ともいう。）とカラーフィルタ基板（以下「ＣＦ基板」ともいう。）との間に液晶が封入された構造となっている。ＴＦＴ型液晶表示装置は、ＴＦＴアレイ基板側の各画素領域の画素電極とＣＦ基板側の共通電極との間に印加される電界強度を制御することにより、各画素領域における液晶の配向状態を変えることによって光の透過率を変化させて画像を表示している。
【０００３】
図１６〜図１９を参照して、従来技術に基づく一般的なＴＦＴアレイ基板について説明する。図１７〜図１９は、それぞれ図１６におけるＸＶＩＩ−ＸＶＩＩ線、ＸＶＩＩＩ−ＸＶＩＩＩ線、ＸＩＸ−ＸＩＸ線に関する矢視断面図である。このＴＦＴアレイ基板は、図１６に示すように格子状に配置されたゲート配線１およびソース配線８を備えている。ゲート配線１とソース配線８とに囲まれることによって各画素領域が区画されている。各画素領域ごとに画素電極１１が形成されている。各画素電極を個別かつ選択的に制御するためにゲート配線１とソース配線８との交差部近傍には薄膜トランジスタ（以下「ＴＦＴ」ともいう。）４が設けられている。
【０００４】
図１６、図１７に示すように、ＴＦＴ４は、アモルファスシリコン（ａ−Ｓｉ）からなる半導体層３を備えている。さらに、ゲート配線１、ソース配線８にそれぞれ電気的に接続されたゲート電極４ａ、ソース電極４ｂを備えている。さらに、画素電極１１に電気的に接続されたドレイン電極４ｃを備えている。
【０００５】
さらに、図１６、図１８に示すように、各画素領域を横切るように補助容量共通配線１２（以下「Ｃｓ共通配線」ともいう。）が配置されており、補助容量線１０（以下「Ｃｓ線」ともいう。）が補助容量共通配線１２との間でドレイン電圧保持用の補助容量を形成するように配置されている。ドレイン電極４ｃはドレイン−補助容量線配線１０ａを介して補助容量線１０と電気的に接続されている。補助容量線１０、ドレイン−補助容量線配線１０ａおよびドレイン電極４ｃはソース配線８と同一の層で連続的に形成されている。ドレイン−補助容量線配線１０ａはソース配線８から離れるように配置されている。
【０００６】
上述のような構成の従来のＴＦＴアレイ基板では、画素電極１１が形成された領域が表示領域として液晶表示に利用される。その他の領域、すなわちＴＦＴ４が形成された領域並びにゲート配線１、ソース配線８、Ｃｓ線１０、およびドレイン−補助容量線配線１０ａ上の領域は、液晶の配向状態によらず遮光領域となるため非表示領域として扱われる。
【０００７】
一方、ＣＦ基板（図示せず）においては、遮光膜によって各画素領域が区画されている。この遮光膜が配置されている部分を「ＢＭ部」という。各画素領域はＲ（赤），Ｇ（緑），Ｂ（青）の３色のいずれかのカラーフィルタ層（以下「ＣＦ層」ともいう。）を備えている。さらに、液晶に電界を印加するための共通電極が形成されている。
【０００８】
ＴＦＴアレイ基板とＣＦ基板とを貼り合わせることによって、ＣＦ基板側のＢＭ部も遮光領域、すなわち非表示領域となってしまうため、両基板の貼合せ精度の公差分もマージンとして非表示領域となってしまう。したがって、ＴＦＴ型液晶表示装置の全表示画面に対する表示領域の割合、すなわち「開口率」を向上させるためには、上記各種配線による遮光領域の面積（以下「遮光面積」という。）を低減し、さらにＣＦ基板との貼合せ精度を向上させる必要がある。
【０００９】
まず、遮光面積を低減するための第１の対策としては、上記各種配線を透明導電性材料で形成することが考えられる。しかし、透明導電性材料は一般的に用いられる金属配線材料に比べて抵抗値が高いため、各種配線における抵抗値が増大し、そのため制御信号に遅延が生じてしまい、画面表示性能を低下させてしまう。
【００１０】
遮光面積を低減するための第２の対策としては、上記各種配線の材料はそのままで幅を細くすることも考えられる。しかし、遮光面積を低減するために各種配線幅を一定以上に細くした場合、そのこと自体によって各種配線の抵抗値が増大してしまう。
【００１１】
それ以外の対策としては、たとえば特開平８−６９００９号公報（特許文献１）では、ソース配線およびゲート配線をそれぞれ不透明配線と透明配線との２層構造により構成し、開口率に影響を及ぼす不透明配線をできるだけ細くし、その抵抗増加分を並列に配線された透明配線で補うという技術が開示されている。
【００１２】
次に、ＴＦＴアレイ基板とＣＦ基板との貼合せ精度を向上させる方法としては、ＣＦ層やＢＭ部をＴＦＴアレイ基板上に一体形成する（CF on Array）構造が提案されている。ＴＦＴアレイ基板上にこれらを一体形成すれば貼合せによるずれは起こり得ないからである。たとえば特開平４−２５３０２８号公報（特許文献２）では、ＴＦＴアレイ基板上にＴＦＴ素子および各種配線を形成した後、染色可能な樹脂絶縁膜を成膜し、ＴＦＴ素子および配線部の上部は黒色に、それ以外の画素部はそれぞれＲ，Ｇ，Ｂのカラーフィルタ各色に着色するというアクティブマトリクス型液晶表示装置の製造方法が開示されている。この製造方法によればＴＦＴアレイ基板上にＣＦ層およびＢＭ部も含めて一体形成されるため、ＴＦＴアレイ基板とＣＦ基板との貼合せ精度の影響は排除される。
【特許文献１】特開平８−６９００９号公報
【特許文献２】特開平４−２５３０２８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１に記載の方法では、透明配線の配線幅が非常に広くなるため隣接する透明配線同士の間隔が狭くなってしまい、ソース配線とゲート配線との間、あるいは、ソース配線とドレイン電極やドレイン−補助容量線配線との間でのクロストークが発生しやすくなってしまい、表示品位が低下してしまうという問題点がある。
【００１４】
また、特許文献２に記載のアクティブマトリクス型液晶表示装置では、ＴＦＴアレイ基板とＣＦ基板との貼合せ精度による影響は排除することができるが、ＴＦＴ素子および配線部の面積には変化がないため遮光面積に変化はなく、開口率の向上は貼合せマージンの分だけである。
【００１５】
さらに開口率を向上するために、ドレイン電極と補助容量線との間を電気的に接続するドレイン−補助容量線配線を、ソース配線またはゲート配線に平行に、ゲート電極の隣りに並ぶように形成することも考えられる。しかし、この技術を適用したとしても僅かに遮光面積を低減することができるもののソース配線とドレイン−補助容量線配線との間のリークやクロストークの危険性が増大してしまう。
【００１６】
そこで、本発明は、配線間のリークやクロストークの危険性を増大させることなく開口率を向上させることのできる薄膜トランジスタアレイ基板（ＴＦＴアレイ基板）およびその製造方法を提供することを目的とする。さらに液晶表示装置を提供することをも目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するため、本発明に基づく薄膜トランジスタアレイ基板は、透明基板と、上記透明基板上に配置され、ゲート電極が分岐して延在するゲート配線と、上記透明基板上に上記ゲート配線とは別個に配置された補助容量共通配線と、少なくとも上記ゲート配線を覆う下部絶縁膜と、この下部絶縁膜を介して上記ゲート電極の上方を覆う半導体層と、上記半導体層を介して上記ゲート電極の上側にそれぞれ少なくとも一部が重なりかつ上記ゲート配線とは交差しないようにそれぞれ別個に配置されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極を覆う上部絶縁膜と、上記上部絶縁膜の上側において上記ゲート配線と交差する方向に配置され、上記ソース電極に接続されたソース配線と、上記補助容量共通配線より上側にあり、上記補助容量共通配線から電気的に絶縁された状態で上記補助容量共通配線に重なっている補助容量線と、上記補助容量線に電気的に接続された透明な画素電極と、上記ドレイン電極と上記補助容量線との間を電気的に接続するドレイン−補助容量線配線とを備え、上記ドレイン−補助容量線配線の少なくとも一部が上記上部絶縁膜を介して上記ソース配線に重なっている。
【００１８】
本発明に基づく薄膜トランジスタアレイ基板の製造方法は、透明基板上に、ゲート電極が分岐して延在するゲート配線と上記ゲート配線とは別個に延在する補助容量共通配線とをそれぞれパターン形成する工程と、少なくとも上記ゲート配線を覆うように下部絶縁膜を形成する工程と、上記下部絶縁膜上のうち上記ゲート電極の上方を覆う位置に半導体層をパターン形成する工程と、上記ゲート電極の上側にそれぞれ少なくとも一部が重なりかつ上記ゲート配線とは交差しないソース電極およびドレイン電極を上記半導体層上にそれぞれ別個に形成すると同時に、上記補助容量共通配線の上側に重なる補助容量線を形成し、さらに上記補助容量線と上記ドレイン電極との間を電気的に接続するドレイン−補助容量線配線も同時に形成する工程と、上記ゲート配線および上記ドレイン−補助容量線配線の上側を覆い、かつソース配線の形成予定領域を覆うように、上部絶縁膜をパターン形成する工程と、上記上部絶縁膜上に上記ドレイン−補助容量線配線の少なくとも一部に重なるように、なおかつ、上記ソース電極に電気的に接続されるように、ソース配線をパターン形成する工程と、上記ソース配線の上を覆うようにオーバーコート膜を形成する工程と、上記オーバーコート膜の上に上記補助容量線に電気的に接続されるように透明な画素電極をパターン形成する工程とを含む。
【発明の効果】
【００１９】
本発明によれば、ドレイン−補助容量線配線の少なくとも一部が上部絶縁膜を介してソース配線に重なっているので、従来のＴＦＴアレイ基板に比べて遮光面積を小さくすることができる。したがって、開口率を大きくすることが可能となる。
【発明を実施するための最良の形態】
【００２０】
（実施の形態１）
（構成）
図１〜図４を参照して、本発明に基づく実施の形態１におけるＴＦＴアレイ基板について説明する。このＴＦＴアレイ基板の１つの画素領域に注目した部分平面図を図１に示す。図１におけるＩＩ−ＩＩ線、ＩＩＩ−ＩＩＩ線、ＩＶ−ＩＶ線に関する矢視断面図を図２、図３、図４にそれぞれ示す。
【００２１】
このＴＦＴアレイ基板１０１は、透明基板５０と、透明基板５０上に配置され、ゲート電極４ａが分岐して延在するゲート配線１と、透明基板５０上にゲート配線１とは別個に配置された補助容量共通配線１２と、少なくともゲート配線１を覆う下部絶縁膜２と、下部絶縁膜２を介してゲート電極４ａの上方を覆う半導体層３と、半導体層３を介してゲート電極４ａの上側にそれぞれ少なくとも一部が重なりかつゲート配線１とは交差しないようにそれぞれ別個に配置されたソース電極４ｂおよびドレイン電極４ｃと、ソース電極４ｂおよびドレイン電極４ｃを覆う上部絶縁膜６と、上部絶縁膜６の上側においてゲート配線１と交差する方向に配置され、ソース電極４ｂに接続されたソース配線８と、補助容量共通配線１２より上側にあり、補助容量共通配線１２から電気的に絶縁された状態で補助容量共通配線１２に重なっている補助容量線１０と、補助容量線１０に電気的に接続された透明な画素電極１１と、ドレイン電極４ｃと補助容量線１０との間を電気的に接続するドレイン−補助容量線配線１０ａとを備える。さらに、ドレイン−補助容量線配線１０ａの少なくとも一部が上部絶縁膜６を介してソース配線８に重なっている。
【００２２】
上では「少なくともゲート配線１を覆う下部絶縁膜２」と述べたが、本実施の形態の構成では下部絶縁膜２はゲート配線１だけでなく補助容量共通配線１２も覆っている。ゲート電極４ａはゲート配線１から分岐して延在するものであるので、図２に示すように、ゲート電極４ａも下部絶縁膜２に覆われている。半導体膜３、ソース電極４ｂ、ドレイン電極４ｃは下部絶縁膜２の上側に接するように配置されている。ソース電極４ｂおよびドレイン電極４ｃを覆うように保護膜５が設けられており、上部絶縁膜６は保護膜５の上側からソース電極４ｂおよびドレイン電極４ｃを覆うように配置されている。他の部分においては上部絶縁膜６は開口部となっている。ソース配線８はコンタクトホール７を介してソース電極４ｂに接続されている。ソース配線８および上部絶縁膜６を上側から覆うようにオーバーコート膜９が形成されている。上部絶縁膜６がない領域すなわち上部絶縁膜６の開口部においては、オーバーコート膜９は保護膜５を覆っている。したがって、オーバーコート膜９の上面は上部絶縁膜６の有無に起因して凹凸を有する。画素電極１１はオーバーコート膜９の凹凸をなぞるようにオーバーコート膜９の上側に形成されている。
【００２３】
（作用・効果）
本実施の形態におけるＴＦＴアレイ基板では、ドレイン−補助容量線配線１０ａの少なくとも一部が上部絶縁膜６を介してソース配線８に重なっているので、従来のＴＦＴアレイ基板に比べて遮光面積を小さくすることができる。したがって、開口率を大きくすることが可能となる。
【００２４】
また、従来のＴＦＴアレイ基板においては、カラーフィルタに関する不良として混色、白抜けなどがあり、これらの不良に対してはレーザ照射などによる修正プロセスを施していた。その際にレーザ照射によってＴＦＴ素子が破壊されてしまうおそれがあった。しかし、本実施の形態におけるＴＦＴアレイ基板を用いた液晶表示装置は、ＣＦ層の投影領域内に補助容量線１０および補助容量共通配線１２以外の配線層が存在しない構造となるので、修正プロセスにおいてＣＦ層に向けてレーザ照射を行なう際に配線層にレーザ光線が不所望に当たってしまう事態を避けやすくなる。したがって、ＴＦＴ素子を誤って破壊してしまう危険性が大きく低減されるため、歩留まりの向上が期待できる。
【００２５】
なお、上部絶縁膜６は感光性樹脂膜であることが好ましい。上部絶縁膜６を感光性樹脂膜とすれば、光照射によってパターニングを行なうことが可能であるので、パターニング工程を短縮することができるからである。
【００２６】
さらに、上部絶縁膜６が遮光性を有することが好ましい。上部絶縁膜６が遮光性を有すれば、上部絶縁膜６がＢＭ部の遮光膜を兼ねることができるので、異なる膜の重ね合わせの回数が減り、貼合せ精度の影響を排除することができるからである。
【００２７】
（製造方法）
本実施の形態におけるＴＦＴアレイ基板の製造方法について説明する。この製造方法では、まず、図５に示すように、透明基板５０上に、ゲート電極４ａが分岐して延在するゲート配線１とゲート電極４ａとは別個に延在する補助容量共通配線１２とをそれぞれパターン形成する工程を行なう。これは透明基板５０としてのガラス基板の上にスパッタ法などによってアルミニウムなどの金属膜を成膜して、フォトリソグラフィを行なうことによって行なうことができる。
【００２８】
図６に示すように、少なくともゲート配線１を覆うように下部絶縁膜２を形成する工程を行なう。下部絶縁膜２は窒化シリコンなどからなる膜であってよく、プラズマＣＶＤ法によって形成する。ここでは、下部絶縁膜２は、少なくともゲート配線１を覆うように形成するものとして述べたが、本実施の形態の製造方法では下部絶縁膜２はゲート配線１だけでなく補助容量共通配線１２も覆うように形成している。
【００２９】
図７に示すように、下部絶縁膜２上のうちゲート電極４ａの上方を覆う位置に半導体層３をパターン形成する工程を行なう。半導体層３はアモルファスシリコン層とｎ＋型アモルファスシリコン層との積層構造とする。半導体層３はプラズマＣＶＤ法によって形成する。
【００３０】
図８に示すように、ゲート電極４ａの上側にそれぞれ少なくとも一部が重なりかつゲート配線１とは交差しないソース電極４ｂおよびドレイン電極４ｃを半導体層３上にそれぞれ別個に形成すると同時に、補助容量共通配線１２の上側に重なる補助容量線１０を形成し、さらに補助容量線１０とドレイン電極４ｃとの間を電気的に接続するドレイン−補助容量線配線１０ａも同時に形成する工程を行なう。これらの配線や電極はアルミニウムなどの金属膜を成膜した後、フォトリソグラフィを行なうことによって形成する。補助容量線１０は下部絶縁膜２および半導体膜３を介して補助容量共通配線１２との間でドレイン電圧保持用の補助容量を構成するような位置に形成する。この際に、ドレイン電極４ｃと補助容量線１０との間を電気的に接続するドレイン−補助容量線配線１０ａは、少なくとも一部が、ソース配線８（図１参照）の形成予定領域に重なるように配置する。
【００３１】
この上に全面を覆うように、窒化シリコン、酸化シリコンなどからなる保護膜５を形成する。すなわち、下部絶縁膜２、ソース電極４ｂ、ドレイン電極４ｃ、補助容量線１０およびドレイン−補助容量線配線１０ａを一括して覆うように保護膜５を形成する。
【００３２】
さらに、図９に示すように、ゲート配線１およびドレイン−補助容量線配線１０ａの上側を覆い、かつソース配線８（図１参照）の形成予定領域を覆うように、上部絶縁膜６をパターン形成する工程を行なう。上部絶縁膜６は、一旦全面を覆うように形成した後に不所望部分を除去することによって形成される。保護膜５と上部絶縁膜６とを同一材料にしてもかまわないが、ＴＦＴ４を保護する保護膜としての機能、その後成膜されるソース配線とゲート配線との距離、膜厚および表面の平坦性などの関係を考慮すると、保護膜５と上部絶縁膜６とは異なる材料を用いた方が好ましい。
【００３３】
保護膜５および上部絶縁膜６にはコンタクトホール７を形成する。コンタクトホール７の底面にはソース電極４ｂが露出する。
【００３４】
図１０に示すように、上部絶縁膜６上にドレイン−補助容量線配線１０ａの少なくとも一部に重なるように、なおかつ、ソース電極４ｂに電気的に接続されるように、ソース配線８をパターン形成する工程を行なう。このソース配線８はアルミニウムなどの金属膜によって形成する。
【００３５】
ソース配線８の上を覆うようにオーバーコート膜９を形成する工程を行なう。これは表面を平坦化するための工程であり、オーバーコート膜９の材料となる感光性樹脂を塗布することによって行なう。
【００３６】
この製造方法は、さらにオーバーコート膜９の上に前記補助容量線に電気的に接続されるように透明な画素電極１１をパターン形成する工程を含む。この工程のためにはまず、オーバーコート膜９にコンタクトホール１４を形成する。コンタクトホール１４の底面には補助容量線１０が露出する。その後、ＩＴＯ、ＩＺＯ、ＺｎＯなどからなる透明導電膜をスパッタ法により形成し、フォトリソグラフィ法などでパターニングすることによって、補助容量線１０と電気的に接続された画素電極１１を形成する。
【００３７】
ここまでの各工程を行なうことによって、図１１に示す構造を得ることができる。図１１に示す構造は、図１に示した構造と同一である。すなわち、図１１にハッチングを付して示したものが図１である。
【００３８】
なお、この製造方法のうち、上部絶縁膜６をパターン形成する工程では、上部絶縁膜６として感光性樹脂膜を形成することが好ましい。上部絶縁膜６を感光性樹脂膜とすれば、光照射によってパターニングを行なうことが可能であるので、パターニング工程を短縮することができるからである。
【００３９】
この製造方法のうち、上部絶縁膜６をパターン形成する工程では、上部絶縁膜６として遮光性を有する膜を形成することが好ましい。上部絶縁膜６が遮光性を有すれば、上部絶縁膜６がＢＭ部の遮光膜を兼ねることができるので、異なる膜の重ね合わせの回数が減り、貼合せ時の位置ずれがなくなるからである。
【００４０】
（実施の形態２）
（構成）
図１２〜図１５を参照して、本発明に基づく実施の形態２におけるＴＦＴアレイ基板について説明する。このＴＦＴアレイ基板の１つの画素領域に注目した部分平面図を図１２に示す。図１２におけるＸＩＩＩ−ＸＩＩＩ線、ＸＩＶ−ＸＩＶ線、ＸＶ−ＸＶ線に関する矢視断面図を図１３、図１４、図１５にそれぞれ示す。このＴＦＴアレイ基板１０２は、実施の形態１で示したＴＦＴアレイ基板１０１と比較すると、基本的に同様の構造であるが、上部絶縁膜６の開口部内にＣＦ層１３Ｒ，１３Ｇ，１３Ｂが配置されているという点で異なる。すなわち、本実施の形態におけるＴＦＴアレイ基板１０２においては、前記上部絶縁膜は開口部を有し、前記開口部内にはＣＦ層が配置されており、前記ＣＦ層は平面的に見て前記画素電極と重なり合う位置に広がっている。
【００４１】
ＣＦ層１３Ｒ，１３Ｇ，１３Ｂは、それぞれ、赤、緑、青の各色のカラーフィルタである。ＣＦ層１３Ｒ，１３Ｇ，１３Ｂは平面的に見て前記画素電極と重なり合う位置に広がっている。
【００４２】
（作用・効果）
本実施の形態におけるＴＦＴアレイ基板１０２においても、実施の形態１と同様の効果を得ることができる。また、ＴＦＴアレイ基板１０２では、従来はＣＦ基板側に設けられていたＢＭ部およびＣＦ層もＴＦＴアレイ基板側に備えることとなるため、ＴＦＴアレイ基板とＣＦ基板との間の貼合せ時の位置ずれがなくなる。したがって、貼合せ時の位置ずれに対応するためのマージンを設けておく必要がないので、開口率をより向上させることが可能となる。
【００４３】
（製造方法）
本実施の形態におけるＴＦＴアレイ基板１０２の製造方法について説明する。基本的に実施の形態１で説明した製造方法と同様であるが、実施の形態２で新たに追加されたＣＦ層１３Ｒ，１３Ｇ，１３Ｂは、上部絶縁膜６の形成工程より後でオーバーコート膜９の形成工程より前の時点で、電着法、インクジェット法などによって形成すればよい。ＣＦ層１３Ｒ，１３Ｇ，１３Ｂの形成は、上部絶縁膜６の形成工程より後でオーバーコート膜９の形成工程より前であれば、ソース配線８の形成工程より前であっても後であってもよい。
【００４４】
本実施の形態におけるＴＦＴアレイ基板１０２に対応する製造方法は、前記上部絶縁膜を形成する工程より後で、前記オーバーコート膜を形成する工程より前に、個々の画素領域に対応するようにＣＦ層を形成する工程を含み、前記オーバーコート膜は前記ＣＦ層を覆うように形成される。
【００４５】
（実施の形態３）
（構成）
本発明に基づく実施の形態３における液晶表示装置について説明する。この液晶表示装置は、実施の形態１，２で述べたいずれかの薄膜トランジスタアレイ基板と、対向基板と、前記薄膜トランジスタアレイ基板と前記対向基板とによって挟み込まれた液晶層とを備える。
【００４６】
（作用・効果）
本実施の形態では、液晶表示装置が備える薄膜トランジスタアレイ基板が実施の形態１，２で述べた構成のものとなっているので、従来に比べて開口率を大きくした液晶表示装置とすることができる。
【００４７】
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
【図面の簡単な説明】
【００４８】
【図１】本発明に基づく実施の形態１におけるＴＦＴアレイ基板の部分平面図である。
【図２】図１におけるＩＩ−ＩＩ線に関する矢視断面図である。
【図３】図１におけるＩＩＩ−ＩＩＩ線に関する矢視断面図である。
【図４】図１におけるＩＶ−ＩＶ線に関する矢視断面図である。
【図５】本発明に基づく実施の形態１におけるＴＦＴアレイ基板の製造方法の第１の工程の説明図である。
【図６】本発明に基づく実施の形態１におけるＴＦＴアレイ基板の製造方法の第２の工程の説明図である。
【図７】本発明に基づく実施の形態１におけるＴＦＴアレイ基板の製造方法の第３の工程の説明図である。
【図８】本発明に基づく実施の形態１におけるＴＦＴアレイ基板の製造方法の第４の工程の説明図である。
【図９】本発明に基づく実施の形態１におけるＴＦＴアレイ基板の製造方法の第５の工程の説明図である。
【図１０】本発明に基づく実施の形態１におけるＴＦＴアレイ基板の製造方法の第６の工程の説明図である。
【図１１】本発明に基づく実施の形態１におけるＴＦＴアレイ基板の製造方法の第７の工程の説明図である。
【図１２】本発明に基づく実施の形態２におけるＴＦＴアレイ基板の部分平面図である。
【図１３】図１２におけるＸＩＩＩ−ＸＩＩＩ線に関する矢視断面図である。
【図１４】図１２におけるＸＩＶ−ＸＩＶ線に関する矢視断面図である。
【図１５】図１２におけるＸＶ−ＸＶ線に関する矢視断面図である。
【図１６】従来技術に基づくＴＦＴアレイ基板の部分平面図である。
【図１７】図１６におけるＸＶＩＩ−ＸＶＩＩ線に関する矢視断面図である。
【図１８】図１６におけるＸＶＩＩＩ−ＸＶＩＩＩ線に関する矢視断面図である。
【図１９】図１６におけるＸＩＸ−ＸＩＸ線に関する矢視断面図である。
【符号の説明】
【００４９】
１  ゲート配線、２  下部絶縁膜、３  半導体膜、４  ＴＦＴ（薄膜トランジスタ）、４ａ  ゲート電極、４ｂ  ソース電極、４ｃ  ドレイン電極、５  保護膜、６  上部絶縁膜、７  （ソース電極とソース配線とを接続するための）コンタクトホール、８  ソース配線、９  オーバーコート膜、１０  補助容量線（Ｃｓ線）、１０ａ  ドレイン−補助容量線配線、１１  画素電極、１２  補助容量共通配線（Ｃｓ共通配線）、１３Ｒ，１３Ｇ，１３Ｂ  ＣＦ層（カラーフィルタ層）、１４  （補助容量線と画素電極とを接続するための）コンタクトホール、５０  透明基板、１０１，１０２  ＴＦＴアレイ基板（薄膜トランジスタアレイ基板）。
【図１】
2008209732.tif 000003
【図２】
2008209732.tif 000004
【図３】
2008209732.tif 000005
【図４】
2008209732.tif 000006
【図５】
2008209732.tif 000007
【図６】
2008209732.tif 000008
【図７】
2008209732.tif 000009
【図８】
2008209732.tif 000010
【図９】
2008209732.tif 000011
【図１０】
2008209732.tif 000012
【図１１】
2008209732.tif 000013
【図１２】
2008209732.tif 000014
【図１３】
2008209732.tif 000015
【図１４】
2008209732.tif 000016
【図１５】
2008209732.tif 000017
【図１６】
2008209732.tif 000018
【図１７】
2008209732.tif 000019
【図１８】
2008209732.tif 000020
【図１９】
2008209732.tif 000021