(57)【要約】【課題】半導体が所望のパターンよりも大きく形成されている場合や、薄膜トランジスタのほぼ全体に半導体が設けられた構成であっても、クロストークのない良好な表示を得るための薄膜トランジスタアレイ、画像表示装置、および駆動方法を提供することを課題とする。【解決手段】絶縁基板上にゲート電極とキャパシタ電極とを有し、ゲート絶縁膜を介して、ソース電極とドレイン電極と前記ドレイン電極に接続された画素電極が配置され、且つ半導体層が少なくとも前記ソース電極と前記ドレイン電極との間に配置されている薄膜トランジスタアレイであって、平面視的配置において、少なくとも前記半導体層が配置された領域において、前記キャパシタ電極が前記画素電極よりも大きく、且つ前記画素電極が前記キャパシタ電極に包含されていることを特徴とする薄膜トランジスタアレイ。【選択図】図１
2008065225.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上にゲート電極とキャパシタ電極とを有し、ゲート絶縁膜を介して、ソース電極とドレイン電極と前記ドレイン電極に接続された画素電極が配置され、且つ半導体層が少なくとも前記ソース電極と前記ドレイン電極との間に配置されている薄膜トランジスタアレイであって、平面視的配置において、少なくとも前記半導体層が配置された領域において、前記キャパシタ電極が前記画素電極よりも大きく、且つ前記画素電極が前記キャパシタ電極に包含されていることを特徴とする薄膜トランジスタアレイ。
【請求項２】
請求項１に記載の薄膜トランジスタアレイ上に、さらに前記画素電極部に開口を有する層間絶縁膜と、前記開口部において前記画素電極と接続された上部画素電極が設けられていることを特徴とする薄膜トランジスタアレイ。
【請求項３】
絶縁基板上にゲート電極とキャパシタ電極とを有し、ゲート絶縁膜を介して、ソース電極とドレイン電極と画素電極が配置され、且つ半導体層が少なくとも前記ソース電極と前記ドレイン電極との間に配置され、且つその上に前記ドレイン電極部と前記画素電極部に開口を有する層間絶縁膜と、前記開口部において前記ドレイン電極と前記画素電極に接続された上部画素電極が設けられている薄膜トランジスタアレイであって、平面視的配置において、少なくとも前記半導体層が配置された領域において、前記キャパシタ電極が前記画素電極よりも大きく、且つ前記画素電極が前記キャパシタ電極に包含されていることを特徴とする薄膜トランジスタアレイ。
【請求項４】
絶縁基板上にゲート電極とキャパシタ電極とを有し、ゲート絶縁膜を介して、半導体層が配置され、且つソース電極とドレイン電極と前記ドレイン電極に接続された画素電極が配置されている薄膜トランジスタアレイであって、平面視的配置において、少なくとも前記半導体層が配置された領域において、前記キャパシタ電極が前記画素電極よりも大きく、且つ前記画素電極が前記キャパシタ電極に包含されていることを特徴とする薄膜トランジスタアレイ。
【請求項５】
請求項４に記載の薄膜トランジスタアレイ上に、さらに前記画素電極部に開口を有する層間絶縁膜と、前記開口部において前記画素電極と接続された上部画素電極が設けられていることを特徴とする薄膜トランジスタアレイ。
【請求項６】
絶縁基板上にゲート電極とキャパシタ電極とを有し、ゲート絶縁膜を介して、半導体層が配置され、且つソース電極とドレイン電極と画素電極が配置され、且つその上に前記ドレイン電極部と前記画素電極部に開口を有する層間絶縁膜と、前記開口部において前記ドレイン電極と前記画素電極に接続された上部画素電極が設けられている薄膜トランジスタアレイであって、平面視的配置において、少なくとも前記半導体層が配置された領域において、前記キャパシタ電極が前記画素電極よりも大きく、且つ前記画素電極が前記キャパシタ電極に包含されていることを特徴とする薄膜トランジスタアレイ。
【請求項７】
絶縁基板上にソース電極とドレイン電極と前記ドレイン電極に接続された画素電極とを有し、且つ半導体層が少なくとも前記ソース電極と前記ドレイン電極との間に配置され、且つ前記画素電極部に開口を有するゲート絶縁膜を介して、ゲート電極とキャパシタ電極が配置され、且つその上に前記画素電極部に開口を有する層間絶縁膜と、前記開口部において前記画素電極と接続された上部画素電極が設けられている薄膜トランジスタアレイであって、平面視的配置において、少なくとも前記半導体層が配置された領域において、前記キャパシタ電極が前記画素電極よりも大きく、且つ前記画素電極が前記キャパシタ電極に包含されていることを特徴とする薄膜トランジスタアレイ。
【請求項８】
絶縁基板上にソース電極とドレイン電極と画素電極とを有し、且つ半導体層が少なくとも前記ソース電極と前記ドレイン電極との間に配置され、且つ前記ドレイン電極部と前記画素電極部に開口を有するゲート絶縁膜を介して、ゲート電極とキャパシタ電極が配置され、且つその上に前記ドレイン電極部と前記画素電極部に開口を有する層間絶縁膜と、前記開口部において前記ドレイン電極と前記画素電極とが接続された上部画素電極が設けられている薄膜トランジスタアレイであって、平面視的配置において、少なくとも前記半導体層が配置された領域において、前記キャパシタ電極が前記画素電極よりも大きく、且つ前記画素電極が前記キャパシタ電極に包含されていることを特徴とする薄膜トランジスタアレイ。
【請求項９】
絶縁基板上に半導体層を有し、且つソース電極とドレイン電極と前記ドレイン電極に接続された画素電極が配置され、且つ前記画素電極部に開口を有するゲート絶縁膜を介して、ゲート電極とキャパシタ電極が配置され、且つ前記画素電極部に開口を有する層間絶縁膜と、前記開口部において前記画素電極と接続された上部画素電極が設けられている薄膜トランジスタアレイであって、平面視的配置において、少なくとも前記半導体層が配置された領域において、前記キャパシタ電極が前記画素電極よりも大きく、且つ前記画素電極が前記キャパシタ電極に包含されていることを特徴とする薄膜トランジスタアレイ。
【請求項１０】
絶縁基板上に半導体層を有し、且つソース電極とドレイン電極と画素電極が配置され、且つ前記ドレイン電極部と前記画素電極部とに開口を有するゲート絶縁膜を介して、ゲート電極とキャパシタ電極が配置され、且つその上に前記ドレイン電極部と前記画素電極部に開口を有する層間絶縁膜と、前記開口部において前記ドレイン電極と前記画素電極に接続された上部画素電極が設けられている薄膜トランジスタアレイであって、平面視的配置において、少なくとも前記半導体層が配置された領域において、前記キャパシタ電極が前記画素電極よりも大きく、且つ前記画素電極が前記キャパシタ電極に包含されていることを特徴とする薄膜トランジスタアレイ。
【請求項１１】
請求項１乃至請求項１０のいずれかに記載の薄膜トランジスタアレイの駆動方法であって、前記薄膜トランジスタアレイがｎチャネルであり、前記キャパシタ電極に印加する電圧が、前記ソース電極に印加される電圧波形の最低値よりも低いことを特徴とする駆動方法。
【請求項１２】
請求項１乃至請求項１０のいずれかに記載の薄膜トランジスタアレイの駆動方法であって、前記薄膜トランジスタアレイがｐチャネルであり、前記キャパシタ電極に印加する電圧が、前記ソース電極に印加される電圧波形の最高値よりも高いことを特徴とする駆動方法。
【請求項１３】
請求項１乃至請求項１０のいずれかに記載の薄膜トランジスタアレイと、対向電極を有する対向基板との間に、表示媒体が設けられた画像表示装置。
【請求項１４】
請求項１３に記載の画像表示装置の駆動方法であって、前記薄膜トランジスタアレイがｎチャネルであり、前記キャパシタ電極に印加する電圧が、前記ソース電極に印加される電圧波形の最低値よりも低いことを特徴とする駆動方法。
【請求項１５】
請求項１３に記載の画像表示装置の駆動方法であって、前記薄膜トランジスタアレイがｐチャネルであり、前記キャパシタ電極に印加する電圧が、前記ソース電極に印加される電圧波形の最高値よりも高いことを特徴とする駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高品位な画像表示装置に用いられる薄膜トランジスタアレイ、それを用いた画像表示装置、その駆動方法に関する。
【背景技術】
【０００２】
半導体自体を基板としたトランジスタや集積回路技術を基礎として、ガラス基板上にアモルファスシリコン（ａ−Ｓｉ）やポリシリコン（ｐ−Ｓｉ）の薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）が製造され、液晶ディスプレイ等に応用されている。従来の薄膜トランジスタアレイの一例を、図２０に示す。この表示装置の製造方法の概要を示すと、先ず、絶縁基板１上に金属成膜およびフォトリソ、エッチングによってゲート電極２およびキャパシタ電極１０を形成する。次に、プラズマＣＶＤによってＳｉＮｘの絶縁層３およびアモルファスシリコン（ａ−Ｓｉ）からなる半導体層６を形成する。アモルファスシリコン（ａ−Ｓｉ）の最上部には薄くｎ＋  ドーピング層６’を形成しておく。そして、フォトリソによってａ−Ｓｉからなる半導体層６を島状にパターニングする。続いて画素電極８としてＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）を成膜し、フォトリソ・エッチングによって所定の形状にパターニングする。さらにソース電極４及びドレイン電極５用の金属膜を成膜し、フォトリソ・エッチングによってパターニングし、さらにチャネル部のｎ＋  −Ｓｉ層をエッチングする。このように現在の半導体製造プロセスは、真空プロセスと多数回のフォトプロセスを駆使したものであり、装置も大掛かりとなるのでその製造コストも高いものとなる。
【０００３】
このような薄膜トランジスタを用いて、液晶ディスプレイや電気泳動ディスプレイ等の画像表示装置が製造されている。これらの画像表示装置の駆動方法としては、キャパシタ電極には対向電極と同じ電圧が印加され、かつその電圧はソース電圧波形の平均値に近い値に設定されており、ソース電圧の最高値より低く、最低値より高い値である（図２１、図２２、例えば非特許文献１参照）。ここで、Ｖｃはキャパシタ電圧、Ｖｃｏｍは対向電極の電圧、Ｖｓはソース電圧、Ｖｇはゲート電圧である。
【０００４】
また、最近、酸化物半導体や有機半導体を用いたＴＦＴが登場し、半導体層の形成温度を室温〜２００℃程度にまで低温化できることからプラスチック基板を用いることも可能になり、軽量かつフレキシブルなディスプレイが安価に得られるものと期待されている。
【０００５】
一般に、半導体はソース・ドレイン間のチャネル部のみにパターニングされるが、有機半導体を用いた場合には、半導体のパターニングは難しい。なぜなら、有機半導体は有機溶媒に溶解もしくは膨潤しやすく、また、紫外光で劣化しやすいために、フォトリソグラフィで半導体パターンを設けようとしても、パターンが消失するかあるいは半導体が損傷を受けてしまう。フォトリソグラフィを用いない方法として、例えば、ディスペンサ法が簡便であるが、精度が悪く、半導体材料インクが所望の半導体パターンを大きく超えて、円状に広く拡がってしまい、ソース電極の配線部分や画素電極にまでかかってしまうことがある。また、他の各種印刷法も可能であるが、アライメントずれを警戒して大きめにパターニングすると、同様に、半導体パターンがソース電極の配線部分や画素電極にまでかかってしまったり、半導体パターン同士がつながってしまうことがある。さらには、有機半導体のみならず、酸化物半導体においても、フォトリソグラフィを必要としない工程で形成することが、工程の簡略化において強く望まれている。
【０００６】
そしてまた、上述のようにパターニング不良で所望のチャネル部以外にも半導体が形成され、半導体がソース電極の配線部分や画素電極にまでかかってしまったり、半導体パターン同士がつながってしまった場合、表示媒体を設けた画像表示装置の表示画像にクロストークが発生するという問題があった（図１９）。さらには、フォトリソグラフィを必要としない工程のみの、薄膜トランジスタ全体に半導体に設けた構成のものでも同様に、クロストークが発生するという問題があった。
【非特許文献１】松本正一著：「液晶ディスプレイ技術−アクティブマトリクスＬＣＤ−」ｐ．７１の図２．１５
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、係る従来技術の状況に鑑みてなされたもので、半導体が所望のパターンよりも大きく形成されている場合や、薄膜トランジスタのほぼ全体に半導体が設けられた構成であっても、クロストークのない良好な表示を得るための薄膜トランジスタアレイ、画像表示装置、および駆動方法を提供することを課題とする。
【課題を解決するための手段】
【０００８】
請求項１に記載の発明は、絶縁基板上にゲート電極とキャパシタ電極とを有し、ゲート絶縁膜を介して、ソース電極とドレイン電極と前記ドレイン電極に接続された画素電極が配置され、且つ半導体層が少なくとも前記ソース電極と前記ドレイン電極との間に配置されている薄膜トランジスタアレイであって、平面視的配置において、少なくとも前記半導体層が配置された領域において、前記キャパシタ電極が前記画素電極よりも大きく、且つ前記画素電極が前記キャパシタ電極に包含されていることを特徴とする薄膜トランジスタアレイである。
【０００９】
請求項２に記載の発明は、請求項１に記載の薄膜トランジスタアレイ上に、さらに前記画素電極部に開口を有する層間絶縁膜と、前記開口部において前記画素電極と接続された上部画素電極が設けられていることを特徴とする薄膜トランジスタアレイである。
【００１０】
請求項３に記載の発明は、絶縁基板上にゲート電極とキャパシタ電極とを有し、ゲート絶縁膜を介して、ソース電極とドレイン電極と画素電極が配置され、且つ半導体層が少なくとも前記ソース電極と前記ドレイン電極との間に配置され、且つその上に前記ドレイン電極部と前記画素電極部に開口を有する層間絶縁膜と、前記開口部において前記ドレイン電極と前記画素電極に接続された上部画素電極が設けられている薄膜トランジスタアレイであって、平面視的配置において、少なくとも前記半導体層が配置された領域において、前記キャパシタ電極が前記画素電極よりも大きく、且つ前記画素電極が前記キャパシタ電極に包含されていることを特徴とする薄膜トランジスタアレイである。
【００１１】
請求項４に記載の発明は、絶縁基板上にゲート電極とキャパシタ電極とを有し、ゲート絶縁膜を介して、半導体層が配置され、且つソース電極とドレイン電極と前記ドレイン電極に接続された画素電極が配置されている薄膜トランジスタアレイであって、平面視的配置において、少なくとも前記半導体層が配置された領域において、前記キャパシタ電極が前記画素電極よりも大きく、且つ前記画素電極が前記キャパシタ電極に包含されていることを特徴とする薄膜トランジスタアレイである。
【００１２】
請求項５に記載の発明は、請求項４に記載の薄膜トランジスタアレイ上に、さらに前記画素電極部に開口を有する層間絶縁膜と、前記開口部において前記画素電極と接続された上部画素電極が設けられていることを特徴とする薄膜トランジスタアレイである。
【００１３】
請求項６に記載の発明は、絶縁基板上にゲート電極とキャパシタ電極とを有し、ゲート絶縁膜を介して、半導体層が配置され、且つソース電極とドレイン電極と画素電極が配置され、且つその上に前記ドレイン電極部と前記画素電極部に開口を有する層間絶縁膜と、前記開口部において前記ドレイン電極と前記画素電極に接続された上部画素電極が設けられている薄膜トランジスタアレイであって、平面視的配置において、少なくとも前記半導体層が配置された領域において、前記キャパシタ電極が前記画素電極よりも大きく、且つ前記画素電極が前記キャパシタ電極に包含されていることを特徴とする薄膜トランジスタアレイである。
【００１４】
請求項７に記載の発明は、絶縁基板上にソース電極とドレイン電極と前記ドレイン電極に接続された画素電極とを有し、且つ半導体層が少なくとも前記ソース電極と前記ドレイン電極との間に配置され、且つ前記画素電極部に開口を有するゲート絶縁膜を介して、ゲート電極とキャパシタ電極が配置され、且つその上に前記画素電極部に開口を有する層間絶縁膜と、前記開口部において前記画素電極と接続された上部画素電極が設けられている薄膜トランジスタアレイであって、平面視的配置において、少なくとも前記半導体層が配置された領域において、前記キャパシタ電極が前記画素電極よりも大きく、且つ前記画素電極が前記キャパシタ電極に包含されていることを特徴とする薄膜トランジスタアレイである。
【００１５】
請求項８に記載の発明は、絶縁基板上にソース電極とドレイン電極と画素電極とを有し、且つ半導体層が少なくとも前記ソース電極と前記ドレイン電極との間に配置され、且つ前記ドレイン電極部と前記画素電極部に開口を有するゲート絶縁膜を介して、ゲート電極とキャパシタ電極が配置され、且つその上に前記ドレイン電極部と前記画素電極部に開口を有する層間絶縁膜と、前記開口部において前記ドレイン電極と前記画素電極とが接続された上部画素電極が設けられている薄膜トランジスタアレイであって、平面視的配置において、少なくとも前記半導体層が配置された領域において、前記キャパシタ電極が前記画素電極よりも大きく、且つ前記画素電極が前記キャパシタ電極に包含されていることを特徴とする薄膜トランジスタアレイである。
【００１６】
請求項９に記載の発明は、絶縁基板上に半導体層を有し、且つソース電極とドレイン電極と前記ドレイン電極に接続された画素電極が配置され、且つ前記画素電極部に開口を有するゲート絶縁膜を介して、ゲート電極とキャパシタ電極が配置され、且つ前記画素電極部に開口を有する層間絶縁膜と、前記開口部において前記画素電極と接続された上部画素電極が設けられている薄膜トランジスタアレイであって、平面視的配置において、少なくとも前記半導体層が配置された領域において、前記キャパシタ電極が前記画素電極よりも大きく、且つ前記画素電極が前記キャパシタ電極に包含されていることを特徴とする薄膜トランジスタアレイである。
【００１７】
請求項１０の記載の発明は、絶縁基板上に半導体層を有し、且つソース電極とドレイン電極と画素電極が配置され、且つ前記ドレイン電極部と前記画素電極部とに開口を有するゲート絶縁膜を介して、ゲート電極とキャパシタ電極が配置され、且つその上に前記ドレイン電極部と前記画素電極部に開口を有する層間絶縁膜と、前記開口部において前記ドレイン電極と前記画素電極に接続された上部画素電極が設けられている薄膜トランジスタアレイであって、平面視的配置において、少なくとも前記半導体層が配置された領域において、前記キャパシタ電極が前記画素電極よりも大きく、且つ前記画素電極が前記キャパシタ電極に包含されていることを特徴とする薄膜トランジスタアレイである。
【００１８】
請求項１１に記載の発明は、請求項１乃至請求項１０のいずれかに記載の薄膜トランジスタアレイの駆動方法であって、前記薄膜トランジスタアレイがｎチャネルであり、前記キャパシタ電極に印加する電圧が、前記ソース電極に印加される電圧波形の最低値よりも低いことを特徴とする駆動方法である
【００１９】
請求項１２に記載の発明は、請求項１乃至請求項１０のいずれかに記載の薄膜トランジスタアレイの駆動方法であって、前記薄膜トランジスタアレイがｐチャネルであり、前記キャパシタ電極に印加する電圧が、前記ソース電極に印加される電圧波形の最高値よりも高いことを特徴とする駆動方法である。
【００２０】
請求項１３に記載の発明は、請求項１乃至請求項１０のいずれかに記載の薄膜トランジスタアレイと、対向電極を有する対向基板との間に、表示媒体が設けられた画像表示装置である。
【００２１】
請求項１４に記載の発明は、請求項１３に記載の画像表示装置の駆動方法であって、前記薄膜トランジスタアレイがｎチャネルであり、前記キャパシタ電極に印加する電圧が、前記ソース電極に印加される電圧波形の最低値よりも低いことを特徴とする駆動方法である。
【００２２】
請求項１５に記載の発明は、請求項１３に記載の画像表示装置の駆動方法であって、前記薄膜トランジスタアレイがｐチャネルであり、前記キャパシタ電極に印加する電圧が、前記ソース電極に印加される電圧波形の最高値よりも高いことを特徴とする駆動方法である。
【発明の効果】
【００２３】
本発明によれば、平面視的配置において、キャパシタ電極が画素電極を包含した構造の薄膜トランジスタアレイにおいて、ソース電極から画素電極へ流入出する電流を防止する電圧をキャパシタ電極に印加することにより、オフ電流を小さくすることができ、クロストークを抑えた画像表示装置を提供することができた。
【発明を実施するための最良の形態】
【００２４】
本発明の実施の形態について、以下に図面を使用して詳細に説明する。なお、以下に使用する図面では、説明を判り易くするために縮尺は正確には描かれていない。
【００２５】
我々は、上述のクロストーク（図１９）について鋭意検討を重ねた結果、平面視的配置において、ゲート電極２が存在しない部分において、半導体層６がソース電極４と画素電極８とに接している場合に起こることを見出した。この部分において、ソース電極４から画素電極８に、ゲート電圧で制御できない電流（オフ電流）が流れるため、クロストークが起こる。例えば、図１８の様にディスペンサ法等で半導体層６を形成し、半導体層６が所望のソース電極４とドレイン電極５の間付近のみならず、大きく超えて、円状に広く拡がってしまい、ゲート電極２が存在しない部分において、Ｉ’’―Ｉ’ ’ ’断面の様に半導体層６がソース電極４と画素電極８とに接している場合がこれにあたる。
【００２６】
そこで我々は、キャパシタ電極１０にゲート電極２と同様の役割を持たせることを思い立ち、本発明を完成させるに至った。すなわち、平面視的配置において、少なくとも半導体層６が配置された領域において、キャパシタ電極１０を画素電極８より大きくし、且つ画素電極８を包含する形状にすることである（図１、図３）。ここで包含とは、平面視的配置において、即ち、薄膜トランジスタの上から見て、画素電極がキャパシタ電極からはみ出ていないことを指す。そして、この構造の薄膜トランジスタを用い、キャパシタ電圧を、薄膜トランジスタがｎチャネルであればソース電圧波形の最低値よりも低い電圧にし、薄膜トランジスタがｐチャネルであればソース電圧波形の最高値よりも高い電圧にする。このようにすることで、画素電極８の電圧波形はソース電圧波形に近い波形であることから、キャパシタ電極１０の電位がゲート電極２の電位と同様の作用によって画素電極８への電流の出入りを制限する状態になり、オフ電流を小さく保つことができる。
【００２７】
即ち、ゲート電極２の電位により、ソース電極４とドレイン電極５をつなぐ半導体中のキャリアが制御されるのと同様に、キャパシタ電極１０の電位により、平面視的配置において、キャパシタ電極１０上の画素電極８より大きい部分に相当する部分の半導体のキャリアが制御され、ソース電極４から画素電極８への電流の出入りを制限する状態になり、オフ電流を小さく保つことができる。なお、ソース電極４・ドレイン電極５間に形成された半導体層６上に、封止層１２を設けてもよい。
【００２８】
なお、例えばｎチャネルの場合、キャパシタ電圧がソース電圧波形の最低値よりも低ければ低いほど良いというわけではない。（ソース電圧波形の最高値−キャパシタ電圧）が、キャパシタにかかる最大電圧となるので、これがキャパシタの耐電圧以下である必要がある。ｐチャネルの場合も同様であり、キャパシタ電圧がソース電圧波形の最高値よりも高ければ高いほど良いというわけではない。（キャパシタ電圧−ソース電圧波形の最低値）が、キャパシタにかかる最大電圧となるので、これがキャパシタの耐電圧以下である必要がある。
【００２９】
画素の開口率（表示を変えることのできる面積を、画素面積（画素の縦ピッチ×横ピッチ）で割ったもの）を大きくするために、上記薄膜トランジスタ上に画素電極部に開口を有する層間絶縁膜７と、開口部において画素電極と接続された上部画素電極１１を設ける構造にすることができる（図２、図１５）。あるいは、上部画素電極１１が層間絶縁膜７の開口部を介して画素電極８およびドレイン電極５に接続され、画素電極８は上部画素電極１１を経由してドレイン電極５に接続されていてもよい（図４、図１４）。なお、層間絶縁膜７と半導体層６の間に封止層１２を設けてもよい。
【００３０】
また、本発明の画像表示装置６０は、上記薄膜トランジスタアレイ５０と、対向電極２２を有する対向基板２１との間に表示媒体４１を挟みこんだ構造である（図９）。表示媒体４１の例としては、液晶や、電気泳動媒体等が挙げられる。即ち、画像表示装置６０としては、液晶ディスプレイや、電気泳動ディスプレイ等を構成できる。
【００３１】
本発明の駆動方法は、キャパシタ電圧（Ｖｃ）を、薄膜トランジスタがｎチャネルであればソース電圧波形（Ｖｓ）の最低値よりも低い電圧にし（図１１）、薄膜トランジスタがｐチャネルであればソース電圧波形の最高値よりも高い電圧にする（図１２）ことが特徴である。通常、対向電圧（Ｖｃｏｍ）はソース電圧波形の最高値と最低値の間の電圧であるから、必然的にキャパシタ電極１０には対向電極２２とは異なる電圧が印加されることになる。
【００３２】
本発明の薄膜トランジスタアレイでは、前記半導体層６が酸化物半導体または有機半導体からなるものが好ましい。酸化物半導体や有機半導体はシリコンで必要だったドーピングのプロセスが不要であり、工程が簡単である。また、低温成膜が可能なので、プラスチック基板上に薄膜トランジスタを形成できる。
【００３３】
本発明の薄膜トランジスタアレイでは、基板上にゲート・キャパシタ電極、ゲート絶縁膜、ソース・ドレイン・画素電極、半導体層の順に積層したボトムゲート・ボトムコンタクト構造（図１）、基板上にゲート・キャパシタ電極、ゲート絶縁膜、半導体層、ソース・ドレイン・画素電極の順に積層したボトムゲート・トップコンタクト構造（図３）のどちらでもよい。さらに層間絶縁膜を介して上部画素電極を設けた構造については、上記２構造の上に層間絶縁膜、上部画素電極を積層した構造（図２、図４、図１４、図１５）でもよいし、基板上にソース・ドレイン・画素電極、半導体層、ゲート絶縁膜、ゲート・キャパシタ電極、層間絶縁膜、上部画素電極の順に積層したトップゲート・ボトムコンタクト構造（図１６）でもよいし、基板上に半導体層、ソース・ドレイン・画素電極、ゲート絶縁膜、ゲート・キャパシタ電極、層間絶縁膜、上部画素電極の順に積層したトップゲート・トップコンタクト構造（図１７）でもよい。ただし、ボトムゲートの場合、上部画素電極を画素電極に接続するためには層間絶縁膜に開口があればよいが、トップゲートの場合、ゲート絶縁膜にも開口が必要である。
【００３４】
本発明の薄膜トランジスタアレイにおいて、絶縁基板１としては、石英やガラスの他に、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルスルフォン（ＰＥＳ）、ポリイミド（ＰＩ）、ポリエーテルイミド（ＰＥＩ）、ポリスチレン（ＰＳ）、ポリ塩化ビニル（ＰＶＣ）、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、ナイロン（Ｎｙ）等のプラスチックが使用できる。これらのプラスチック基板は薄いフィルム状でも強度があり、軽く、割れにくいという利点がある。
【００３５】
ゲート電極２、キャパシタ電極１０、ソース電極４、ドレイン電極５、画素電極８、上部画素電極１１としては、Ａｌ、Ｃｒ、Ａｕ、Ａｇ、Ｃｕ、Ｔｉ、Ｎｉ、Ｐｄ、Ｐｔ等の導電性の良い金属膜や、ＩＴＯ等の透明導電膜が使用できる。これらの導電膜はスパッタ法や蒸着法を使用して形成することができるが、金属インクを印刷、焼成して形成することもできる。
【００３６】
ここで、ドレイン電極と画素電極は直接接続していても、上部画素電極を介して間接的に接続していても良い。ドレイン電極と画素電極が直接接続している場合、ドレイン電極は、ソース電極に対向するように突き出た部分を指す。また、ソース電極は、ドレイン電極に対向するように突き出た部分とそれに連続した配線部分を含めたものを指す。
【００３７】
ゲート絶縁膜３としては、ＳｉＯ２、Ａｌ２Ｏ３、ＳｉＮ、ＳｉＯＮ等の無機物質や、ポリビニルフェノール、エポキシ、ポリイミド、アクリル等の有機物質を用いることができる。通常、無機物質の膜はスパッタ法や蒸着法を使用して形成し、有機物質はスピンコート法や印刷法を使用して形成することができる。ゲート絶縁膜に開口を形成する方法としては、フォトリソグラフィ＋エッチングによる方法、ゲート絶縁膜自体に感光性樹脂を用いて露光・現像でパターニングする方法、ゲート絶縁膜を印刷で形成する方法等が可能である。
【００３８】
半導体層６を構成する半導体としては、ＩｎＧａＺｎＯ系、ＩｎＺｎＯ系、ＺｎＧａＯ系、ＩｎＧａＯ系、Ｉｎ２Ｏ３、ＺｎＯ、ＳｎＯ２、あるいはこれらの混合物等の酸化物半導体や、ポリチオフェン誘導体、ポリフェニレンビニレン誘導体、ポリチエニレンビニレン誘導体、ポリアリルアミン誘導体、ポリアセチレン誘導体、アセン誘導体、オリゴチオフェン誘導体等の有機半導体を用いることができる。
【００３９】
酸化物半導体層は、スパッタやレーザアブレーションによって得ることができる。有機半導体層は、原料の塗布・焼成によって得られるほか、蒸着によっても得ることができる。原料の使用効率のよい方法として、印刷法が有効である。具体的には、インクジェットやディスペンサによる形成が好適である。
【００４０】
層間絶縁膜７は、感光性樹脂自体を使用して露光・現像によって形成する方法や、スクリーン印刷で形成する方法等によって、開口付きパターンを直接形成できる。
【００４１】
なお、本発明では、薄膜トランジスタのソース・ドレイン電極のうち、外部から電圧を印加されるべき方をソース電極４、画素電極８に接続されている方をドレイン電極５と呼んでいるが、この呼称は便宜的なものであり、逆に呼ぶことも可能である。
【実施例】
【００４２】
（実施例１）
図５に示す工程図に従って、図１に示す構造の薄膜トランジスタアレイを作製した。絶縁基板１として、厚さ１２５μｍのポリエチレンナフタレート（ＰＥＮ）を用意し、Ａｌを５０ｎｍスパッタ成膜した後フォトリソおよびエッチングによってゲート電極２とキャパシタ電極１０を作製した（図５（ａ）参照）。なお、図１ではほぼ１画素のみを表記しているが、実際にはマトリクス状に並べて多数個形成したアレイとなっている。
【００４３】
次に、ＳｉＯＮを反応性スパッタによって成膜してゲート絶縁膜３とした（図５（ｂ）参照）。厚さは５００ｎｍとした。次いで、ソース電極４、ドレイン電極５、画素電極１１としてＣｒおよびＰｄを連続スパッタ成膜し、フォトリソグラフィおよびエッチングによって形成した（図５（ｃ）参照）。チャネル長は３０μｍ、チャネル幅は１０００μｍである。
【００４４】
そして、ソース電極４とドレイン電極５の間隙（チャネル部）付近に、ペンタセンのクロロホルム溶液をディスペンサによって塗布し、乾燥によって半導体層６とした（図５（ｄ）参照）。最後に、ソース電極４とゲート電極５の間隙付近に、封止層１２としてフッ素樹脂であるサイトップをスクリーン印刷した（図５（ｅ））。
【００４５】
このようにして図１に示す薄膜トランジスタアレイを得た。この薄膜トランジスタはｐチャネルである。キャパシタ電極の電位をソース電圧およびドレイン電圧より高い＋５Ｖに保つことにより、この薄膜トランジスタアレイのオフ電流を１０ｐＡ以下に抑えることができた。ただし、測定条件は、ソース電圧＝０Ｖ、ドレイン電圧＝−４０Ｖ、ゲート電圧＝＋２０Ｖ〜−４０Ｖとした。
【００４６】
（実施例２）
実施例１で作製した薄膜トランジスタアレイに対して、引き続き図６の工程を行って図２の薄膜トランジスタアレイを作製した。まず、全面に感光性樹脂を成膜し、露光・現像することにより層間絶縁膜７を形成した（図６（ｆ）参照）。厚さは１０μｍ、開口径は１００μｍとした。次に、上部画素電極８としてＡｌを蒸着、フォトリソグラフィ、エッチングした（図６（ｇ）参照）。これらの工程によって、薄膜トランジスタの特性は実施例１の状態からほとんど変わらなかった。
【００４７】
（実施例３）
実施例１で作製した薄膜トランジスタアレイ５０と、表示媒体４１として液晶を用いて、図９に示す画像表示装置６０を作製した。その詳細を、図１０に示す。まず、ＰＥＴ上に対向電極２２（ＩＴＯ）を成膜して対向基板２１とした。次に、薄膜トランジスタアレイ５０および対向基板２１に配向膜３１としてＪＳＲのオプトマーＡＬを塗布し、ラビング処理を行った。そして、薄膜トランジスタアレイの周囲にシール剤３２として積水化学工業のフォトレックＳをディスペンスし、ガラスビーズ３３およびＴＮ液晶３４を滴下し、真空中で対向基板２１を重ねて貼り合せた。その後、大気中で対向基板２１側からＵＶ照射してシール剤３２を硬化させ、熱処理を行った後、偏光板３５と貼り合せた。このようにして作製した画像表示装置を、図１２の駆動波形で駆動したところ、図１３のようにクロストークのない良好な画像が得られた。なお、図２２の駆動波形で駆動したところ、クロストークが見られた。
【００４８】
（実施例４）
実施例２の薄膜トランジスタ５０を用いて、実施例３と同様の工程によって画像表示装置６０を作製した。図１２の駆動波形で駆動したところ、実施例３と同様に、クロストークのない表示が得られた。なお、図２２の駆動波形で駆動したところ、クロストークが見られた。
【００４９】
（実施例５）
図７に示す工程図に従って、図３に示す構造の薄膜トランジスタアレイを作製した。絶縁基板１として、厚さ１２５μｍのポリエチレンナフタレート（ＰＥＮ）を用意し、Ａｌを５０ｎｍスパッタ成膜した後フォトリソおよびエッチングによってゲート電極２とキャパシタ電極１０を作製した（図７（ａ）参照）。なお、図３ではほぼ１画素のみを表記しているが、実際にはマトリクス状に並べて多数個形成したアレイとなっている。
【００５０】
次に、ＳｉＯＮを反応性スパッタによって成膜してゲート絶縁膜３とした（図７（ｂ）参照）。厚さは５００ｎｍとした。さらに半導体層６としてＩｎＧａＺｎＯをスパッタ成膜した。厚さは５０ｎｍである（図７（ｃ）参照）。
次いで、ソース電極４、ドレイン電極５、画素電極１１としてＣｒおよびＰｄを連続スパッタ成膜し、フォトリソグラフィおよびエッチングによって形成した（図７（ｄ）参照）。チャネル長は３０μｍ、チャネル幅は１００μｍである。
【００５１】
最後に、ソース電極４とゲート電極５の間隙付近に、封止層１２としてフッ素樹脂であるサイトップをスクリーン印刷した（図７（ｅ））。
【００５２】
このようにして図３に示す薄膜トランジスタアレイを得た。この薄膜トランジスタはｎチャネルである。キャパシタ電極の電位をソース電圧およびドレイン電圧より低い−５Ｖに保つことにより、この薄膜トランジスタアレイのオフ電流を１０ｐＡ以下に抑えることができた。ただし、測定条件は、ソース電圧＝０Ｖ、ドレイン電圧＝＋４０Ｖ、ゲート電圧＝−２０Ｖ〜＋４０Ｖとした。
【００５３】
（実施例６）
図８に示す工程図に従って、図４に示す構造の薄膜トランジスタアレイを作製した。絶縁基板１として、厚さ１２５μｍのポリエチレンナフタレート（ＰＥＮ）を用意し、Ａｌを５０ｎｍスパッタ成膜した後フォトリソおよびエッチングによってゲート電極２とキャパシタ電極１０を作製した（図８（ａ）参照）。なお、図４ではほぼ１画素のみを表記しているが、実際にはマトリクス状に並べて多数個形成したアレイとなっている。
【００５４】
次に、ＳｉＯＮを反応性スパッタによって成膜してゲート絶縁膜３とした（図８（ｂ）参照）。厚さは５００ｎｍとした。さらに半導体層６としてＩｎＧａＺｎＯをスパッタ成膜した。厚さは５０ｎｍである（図８（ｃ）参照）。
次いで、ソース電極４、ドレイン電極５、画素電極１１としてＣｒおよびＰｄを連続スパッタ成膜し、フォトリソグラフィおよびエッチングによって形成した（図８（ｄ）参照）。チャネル長は３０μｍ、チャネル幅は１００μｍである。
【００５５】
さらに、ソース電極４とゲート電極５の間隙付近に、封止層１２としてフッ素樹脂であるサイトップをスクリーン印刷した（図８（ｅ））。
【００５６】
そして、全面に感光性樹脂を成膜し、露光・現像することにより層間絶縁膜７を形成した（図８（ｆ）参照）。厚さは１０μｍ、開口径は１００μｍとした。次に、上部画素電極８としてＡｌを蒸着、フォトリソグラフィ、エッチングした（図８（ｇ）参照）。こうして作製した薄膜トランジスタの特性は、実施例５と同等であった。
【００５７】
（実施例７）
実施例５で作製した薄膜トランジスタアレイ５０と、表示媒体４１として液晶を用いて、図９に示す画像表示装置６０を作製した。その詳細を、図１０に示す。まず、ＰＥＴ上に対向電極２２（ＩＴＯ）を成膜して対向基板２１とした。次に、薄膜トランジスタアレイ５０および対向基板２１に配向膜３１としてＪＳＲのオプトマーＡＬを塗布し、ラビング処理を行った。そして、薄膜トランジスタアレイの周囲にシール剤３２として積水化学工業のフォトレックＳをディスペンスし、ガラスビーズ３３およびＴＮ液晶３４を滴下し、真空中で対向基板２１を重ねて貼り合せた。その後、大気中で対向基板２１側からＵＶ照射してシール剤３２を硬化させ、熱処理を行った後、偏光板３５と貼り合せた。このようにして作製した画像表示装置を、図１１の駆動波形で駆動したところ、実施例３と同様に、クロストークのない画像が得られた。なお、図２１の駆動波形で駆動したところ、クロストークが見られた。
【００５８】
（実施例８）
実施例６の薄膜トランジスタ５０を用いて、実施例７と同様の工程によって画像表示装置６０を作製した。図１１の駆動波形で駆動したところ、実施例３と同様に、クロストークのない表示が得られた。図２１の駆動波形で駆動したところ、クロストークが見られた。
【００５９】
（比較例１）
実施例１と同様の工程によって、図１８の薄膜トランジスタアレイを作製した。この場合、平面視的配置において、画素電極８がキャパシタ電極１０よりも大きいので、ゲート電極２がない部分において、半導体層６がソース電極４と画素電極８の両方に接触した構造であるが、画素電極８に流入する電流を防止する手段がない。実際、キャパシタ電極１０の電圧に依らず、オフ電流は１μＡ程度と大きな値を示した。また、これを用いて実施例３と同様の工程で作製した液晶ディスプレイでは、図２２の駆動波形ではもちろんのこと、図１２の駆動波形を用いてもクロストークが観測された（図１９）。
【図面の簡単な説明】
【００６０】
【図１】本発明の実施形態に係わる薄膜トランジスタアレイの一例を示す図である。
【図２】本発明の実施形態に係わる薄膜トランジスタアレイの他の例を示す図である。
【図３】本発明の実施形態に係わる薄膜トランジスタアレイの他の例を示す図である。
【図４】本発明の実施形態に係わる薄膜トランジスタアレイの他の例を示す図である。
【図５】図１の薄膜トランジスタアレイの製造工程を示す工程図である。
【図６】図２の薄膜トランジスタアレイの製造工程を示す工程図である。
【図７】図３の薄膜トランジスタアレイの製造工程を示す工程図である。
【図８】図４の薄膜トランジスタアレイの製造工程を示す工程図である。
【図９】本発明の画像表示装置の一例を示す図である。
【図１０】本発明の画像表示装置の詳細を示す図である。
【図１１】本発明の駆動方法の一例（ｎチャネルの場合）を示す電圧波形図である。
【図１２】本発明の駆動方法の一例（ｐチャネルの場合）を示す電圧波形図である。
【図１３】本発明の画像表示装置の表示状態を示す模式図である。
【図１４】本発明の薄膜トランジスタアレイの他の構造を示す図である。
【図１５】本発明の薄膜トランジスタアレイの他の構造を示す図である。
【図１６】本発明の薄膜トランジスタアレイの他の構造を示す図である。
【図１７】本発明の薄膜トランジスタアレイの他の構造を示す図である。
【図１８】比較例の薄膜トランジスタアレイの構造を示す図である。
【図１９】比較例の画像表示装置の表示状態を示す模式図である。
【図２０】従来の薄膜トランジスタアレイの構造を示す図である。
【図２１】従来の駆動方法の一例（ｎチャネルの場合）を示す電圧波形図である。
【図２２】従来の駆動方法の一例（ｐチャネルの場合）を示す電圧波形図である。
【符号の説明】
【００６１】
１・・・絶縁基板、２・・・ゲート電極、３・・・ゲート絶縁膜、４・・・ソース電極、５・・・ドレイン電極、６・・・半導体層、７・・・層間絶縁膜、８・・・画素電極、９・・・層間絶縁膜、１０・・・キャパシタ電極、１１・・・上部画素電極、１２・・・封止層、２１・・・対向基板、２２・・・対向電極、３１・・・配向膜、３２・・・シール剤、３３・・・ガラスビーズ、３４・・・液晶、３５・・・偏光板、４１・・・表示媒体、５０・・・薄膜トランジスタアレイ、６０・・・画像表示装置
【図１】
2008065225.tif 000003
【図３】
2008065225.tif 000004
【図５】
2008065225.tif 000005
【図７】
2008065225.tif 000006
【図９】
2008065225.tif 000007
【図１０】
2008065225.tif 000008
【図１１】
2008065225.tif 000009
【図１２】
2008065225.tif 000010
【図１３】
2008065225.tif 000011
【図１８】
2008065225.tif 000012
【図２０】
2008065225.tif 000013
【図２１】
2008065225.tif 000014
【図２２】
2008065225.tif 000015
【図２】
2008065225.tif 000016
【図４】
2008065225.tif 000017
【図６】
2008065225.tif 000018
【図８】
2008065225.tif 000019
【図１４】
2008065225.tif 000020
【図１５】
2008065225.tif 000021
【図１６】
2008065225.tif 000022
【図１７】
2008065225.tif 000023
【図１９】
2008065225.tif 000024