(57)【要約】【課題】画素がさらに小さくなった場合にも、開口率の低下を抑制しながら、各画素の容量を十分に確保することが可能な電気光学装置を提供することである。【解決手段】この電気光学装置（液晶表示装置１００）は、信号線１８およびゲート線１６が交差する位置に配置された画素トランジスタ５２と、画素トランジスタ５２の能動層が形成される第１領域１４０ａと第１領域１４０ａ以外の第２領域１４０ｂとを含む低温ポリシリコン層１４と、低温ポリシリコン層１４に電気的に接続される透明電極２３と、透明電極２３に対向するように配置された透明電極２１とを備えている。そして、低温ポリシリコン層１４の凹形状部１４ａと凹形状部１４ａに対向するように配置されたゲート線１６の容量電極部分１６ｂとによって蓄積容量５３が構成されているとともに、透明電極２１と透明電極２３とによって蓄積容量５５が構成されている。【選択図】図３
2008180807.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に互いに交差するように配置された信号線およびゲート線と、
前記信号線と前記ゲート線とが交差する位置に配置された画素トランジスタと、
前記画素トランジスタの能動層が形成される第１領域と、前記第１領域以外の第２領域とを含む半導体層と、
前記半導体層に電気的に接続される第１透明電極と、
前記第１透明電極に対向するように配置された第２透明電極とを備え、
前記ゲート線は、前記半導体層の第２領域の第１部分に対向するように配置され、
前記半導体層の第２領域の第１部分と前記ゲート線とによって第１蓄積容量が構成されているとともに、前記第１透明電極と前記第２透明電極とによって第２蓄積容量が構成されている、電気光学装置。
【請求項２】
前記第１蓄積容量を構成している部分の前記ゲート線の幅は、前記画素トランジスタのゲート電極を構成している部分の前記ゲート線の幅よりも大きい、請求項１に記載の電気光学装置。
【請求項３】
前記基板上の前記半導体層と対向する位置に配置された導電性材料からなる遮光層をさらに備え、
前記遮光層と前記半導体層とによって第３蓄積容量が構成されている、請求項１または２に記載の電気光学装置。
【請求項４】
前記第３蓄積容量は、前記半導体層の第２領域の第２部分と、前記半導体層の第２領域の第２部分の下方に位置する前記遮光層とにより構成され、
前記第１蓄積容量は、前記半導体層の第２領域の第１部分と、前記半導体層の第２領域の第１部分の上方に位置する前記ゲート線とにより構成され、
前記第１蓄積容量と前記第３蓄積容量とは、平面的に見て互いに重なるように配置されている、請求項３に記載の電気光学装置。
【請求項５】
前記基板上に形成され、前記遮光層を露出させる開口部を有する第１絶縁膜と、
前記開口部内に露出された前記遮光層の表面上に形成され、前記第１絶縁膜よりも小さい厚みを有する第２絶縁膜とをさらに備え、
前記半導体層は、前記第２絶縁膜を介して前記遮光層に対向するように配置されている、請求項３または４に記載の電気光学装置。
【請求項６】
前記半導体層の前記第２領域は、前記第１絶縁膜の開口部上に形成され、前記開口部の凹形状を反映する形状を有する凹形状部を含み、
前記半導体層の第２領域の凹形状部上には、第３絶縁膜を介して、前記半導体層の凹形状部の形状を反映する凹形状の前記ゲート線が配置されている、請求項５に記載の電気光学装置。
【請求項７】
前記信号線は、前記遮光層の延びる方向に交差するように配置されるとともに、前記遮光層と交差する領域を遮光する機能を有する、請求項３〜６のいずれか１項に記載の電気光学装置。
【請求項８】
前記半導体層の第２領域に対向するように配置されたゲート線は、前記半導体層の第１領域に形成される能動層を含む画素トランジスタのゲート電極を構成するゲート線の前段のゲート線であり、
前記前段のゲート線と対向している前記半導体層の第２領域と、前記画素トランジスタの能動層を形成する第１領域との間に位置する前記半導体層の第３領域の所定部分は、前記第２透明電極に対向するように配置されている、請求項１〜７のいずれか１項に記載の電気光学装置。
【請求項９】
前記第１透明電極の上に配置される液晶層と、
前記第１透明電極と前記液晶層を介して対向するように配置される対向電極とをさらに備え、
前記第１透明電極の前記液晶層とは反対側の面に対向するように配置される前記第２透明電極と、前記対向電極とは、共通の電位に電気的に接続されている、請求項１〜８のいずれか１項に記載の電気光学装置。
【請求項１０】
前記半導体層は、ポリシリコンから形成されている、請求項１〜９のいずれか１項に記載の電気光学装置。
【請求項１１】
請求項１〜１０のいずれか１項に記載の電気光学装置を備える、電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置およびその電気光学装置を備えた電子機器に関し、特に、蓄積容量を備えた電気光学装置およびその電気光学装置を備えた電子機器に関する。
【背景技術】
【０００２】
従来、蓄積容量を備えた電気光学装置としては液晶表示装置が知られている（たとえば、特許文献１参照）。
【０００３】
上記特許文献１には、信号線と、ゲート線と、信号線とゲート線とが交差する位置に配置された画素トランジスタと、ゲート線に電気的に接続された下側の透明導電膜と、下側の透明導電膜に対向するように配置された上側の透明導電膜と、下側の透明導電膜と上側の透明導電膜との間に設けられた絶縁膜とを備えた液晶表示装置が開示されている。この特許文献１に開示された液晶表示装置では、互いに対向するように配置された下側の透明導電膜と上側の透明導電膜とにより蓄積容量が構成されている。この特許文献１では、光を通過する透明導電膜により蓄積容量が構成されているので、開口率を低下させることなく蓄積容量の容量をある程度確保することが可能になる。
【０００４】
【特許文献１】特開平８−４３８５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に開示された液晶表示装置では、蓄積容量は、互いに対向するように配置された下側の透明導電膜および上側の透明導電膜のみにより構成されているため、微細化の進展によりさらに画素が小さくなった場合には、各画素の蓄積容量の容量が不十分になるという問題点がある。
【０００６】
更には、ＥＶＦ（Ｅｌｅｃｔｒｏｎｉｃ  Ｖｉｅｗ  Ｆｉｎｄｅｒ）付電子カメラや液晶プロジェクターなどの電子機器に用いられる液晶表示装置の場合、使われる液晶パネルの大きさが１インチ以下と小型であるため、微細化の進展によりさらに画素の大きさが小さくなった場合、画素中における配線などの光を透過しない部分の割合が増大して、開口率が著しく低下してしまう。この問題は、低温ポリシリコンＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ  ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ）の場合に特に深刻となる。すなわち、低温ポリシリコンＴＦＴの場合、高温ポリシリコンＴＦＴに比べ、製造コストが安いという利点を備えるが、配線ルールが約１．２μｍと、高温ポリシリコンＴＦＴの０．６μｍ〜０．８μｍと比べ、約２倍と太いので、たとえば、０．６インチ〜０．８インチでＳＶＧＡ（Ｓｕｐｅｒ  Ｖｉｄｅｏ  Ｇｒａｐｈｉｃｓ  Ａｒｒａｙ）の液晶パネルを低温ポリシリコンＴＦＴで形成しようとすると、開口率が小さくなり過ぎて、画素として成立しない。
【０００７】
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、画素がさらに小さくなった場合にも、開口率の低下を抑制しながら、各画素の容量を十分に確保することが可能な電気光学装置およびその電気光学装置を備えた電子機器を提供することである。
【課題を解決するための手段および発明の効果】
【０００８】
上記目的を達成するために、この発明の第１の局面における電気光学装置は、基板と、基板上に互いに交差するように配置された信号線およびゲート線と、信号線とゲート線とが交差する位置に配置された画素トランジスタと、画素トランジスタの能動層が形成される第１領域と、第１領域以外の第２領域とを含む半導体層と、半導体層に電気的に接続される第１透明電極と、第１透明電極に対向するように配置された第２透明電極とを備え、ゲート線は、半導体層の第２領域の第１部分に対向するように配置され、半導体層の第２領域の第１部分とゲート線とによって第１蓄積容量が構成されているとともに、第１透明電極と第２透明電極とによって第２蓄積容量が構成されている。
【０００９】
この発明の第１の局面による電気光学装置では、上記のように、半導体層の第２領域の第１部分とゲート線とにより第１蓄積容量を構成するとともに、第１透明電極と第２透明電極とにより第２蓄積容量を構成することによって、各画素の蓄積容量を、第１透明電極と第２透明電極とによる第２蓄積容量に加えて、半導体層の第２領域の第１部分とゲート線とによる第１蓄積容量によっても構成することができるので、微細化の進展により画素がさらに小さくなった場合にも、各画素の容量を十分に確保することができる。また、第２蓄積容量を光を透過する第１透明電極および第２透明電極により構成することによって、開口率の低下を抑制することができる。
【００１０】
上記第１の局面による電気光学装置において、好ましくは、第１蓄積容量を構成している部分のゲート線の幅は、画素トランジスタのゲート電極を構成している部分のゲート線の幅よりも大きい。このように構成すれば、半導体層の第２領域の第１部分とゲート線とによって構成される第１蓄積容量の容量をより大きくすることができるので、各画素の容量をより十分に確保することができる。
【００１１】
上記第１の局面による電気光学装置において、好ましくは、基板上の半導体層と対向する位置に配置された導電性材料からなる遮光層をさらに備え、遮光層と半導体層とによって第３蓄積容量が構成されている。このように構成すれば、各画素の蓄積容量を、第１蓄積容量と第２蓄積容量とに加えて、第３蓄積容量によっても構成することができるので、各画素の容量をさらに十分に確保することができる。
【００１２】
この場合、好ましくは、第３蓄積容量は、半導体層の第２領域の第２部分と、半導体層の第２領域の第２部分の下方に位置する遮光層とにより構成され、第１蓄積容量は、半導体層の第２領域の第１部分と、半導体層の第２領域の第１部分の上方に位置するゲート線とにより構成され、第１蓄積容量と第３蓄積容量とは、平面的に見て互いに重なるように配置されている。このように構成すれば、第１蓄積容量と第３蓄積容量とを上下方向に積層することができるので、少ない平面積で効果的に大きな容量を得ることができる。
【００１３】
上記遮光層を備えた電気光学装置において、好ましくは、基板上に形成され、遮光層を露出させる開口部を有する第１絶縁膜と、開口部内に露出された遮光層の表面上に形成され、第１絶縁膜よりも小さい厚みを有する第２絶縁膜とをさらに備え、半導体層は、第２絶縁膜を介して遮光層に対向するように配置されている。このように構成すれば、開口部に設けられた厚みの小さい第２絶縁膜により半導体層と遮光層との間隔を小さくすることができるので、半導体層と遮光層とによって構成される第３蓄積容量の容量を大きくすることができる。
【００１４】
この場合、好ましくは、半導体層の第２領域は、第１絶縁膜の開口部上に形成され、開口部の凹形状を反映する形状を有する凹形状部を含み、半導体層の第２領域の凹形状部上には、第３絶縁膜を介して、半導体層の凹形状部の形状を反映する凹形状のゲート線が配置されている。このように構成すれば、半導体層の第２領域の凹形状部に沿うように、凹形状のゲート線を配置することができるので、半導体層の第２領域とゲート線とが平坦な形状の場合に比べて、半導体層の第２領域とゲート線とが対向する面積を大きくすることができる。これにより、半導体層の第２領域とゲート線とによって構成される第１蓄積容量の容量を大きくすることができる。
【００１５】
上記遮光層を備えた電気光学装置において、好ましくは、信号線は、遮光層の延びる方向に交差するように配置されるとともに、遮光層と交差する領域を遮光する機能を有する。このように構成すれば、容易に、遮光層と信号線とによって、マトリクス状に配置される各画素の境界領域を遮光することができる。
【００１６】
上記第１の局面による電気光学装置において、好ましくは、半導体層の第２領域に対向するように配置されたゲート線は、半導体層の第１領域に形成される能動層を含む画素トランジスタのゲート電極を構成するゲート線の前段のゲート線であり、前段のゲート線と対向している半導体層の第２領域と、画素トランジスタの能動層を形成する第１領域との間に位置する半導体層の第３領域の所定部分は、第２透明電極に対向するように配置されている。このように構成すれば、半導体層の第３領域の所定部分と第２透明電極とによっても蓄積容量を構成することができるので、各画素の容量をさらに増加させることができる。
【００１７】
上記第１の局面による電気光学装置において、好ましくは、第１透明電極の上に配置される液晶層と、第１透明電極と液晶層を介して対向するように配置される対向電極とをさらに備え、第１透明電極の液晶層とは反対側の面に対向するように配置される第２透明電極と、対向電極とは、共通の電位に電気的に接続されている。このように構成すれば、第２透明電極と対向電極とを、同一の電位にすることができるので、第２透明電極と対向電極との間に不要な電界が発生するのを抑制することができる。これにより、第２透明電極と対向電極との間に配置される液晶層に不要な電界がかかるのを抑制することができるので、不要な電界がかかることに起因して液晶分子が動くことを抑制することができる。
【００１８】
上記第１の局面による電気光学装置において、好ましくは、半導体層は、ポリシリコンから形成されている。このように構成すれば、たとえば、低温で形成可能なポリシリコン層（低温ポリシリコン層）を用いて半導体層を形成する場合、耐熱性がそれほど高くないガラス基板上にも、半導体層を容易に形成することができる。そして、このような低温ポリシリコン層を能動層として用いた薄膜トランジスタを備えた電気光学装置に、上記一の局面による構成を採用することにより、画素がさらに小さくなった場合にも、開口率の低下を抑制しながら、各画素の容量を十分に確保することが可能な低温ポリシリコンからなる薄膜トランジスタを備えた電気光学装置を得ることができる。
【００１９】
この発明の第２の局面による電子機器は、請求項１〜１０のいずれか１項に記載の表示装置を備える。このように構成すれば、画素がさらに小さくなった場合にも、開口率の低下を抑制しながら、各画素の容量を十分に確保することが可能な電気光学装置を備えた電子機器を得ることができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態を図面に基づいて説明する。
【００２１】
図１は、本発明の電気光学装置の一実施形態による液晶表示装置の構成を示した概略図である。図２は、本発明の電気光学装置の一実施形態による液晶表示装置の平面図である。図３は、図２の５００−５００線に沿った断面図である。図４は、本発明の電気光学装置の一実施形態による画素部分の回路図である。図１〜図４を参照して、本発明の電気光学装置の一実施形態による液晶表示装置１００の構造について説明する。
【００２２】
本実施形態による液晶表示装置１００では、図１に示すように、ドライバＩＣ部１と、ドライバＩＣ部１に接続されたＶドライバ２と、表示部３とによって構成されている。また、Ｖドライバ２と、表示部３とは、ガラス基板１０上に形成されている。なお、ガラス基板１０は、本発明の「基板」の一例である。表示部３には、信号線１８と、ゲート線１６とが互いに直交するように配置されており、信号線１８とゲート線１６とが交差する位置には、画素５０が配置されている。なお、図１の表示部３には、簡略化のために１画素分の構成のみを示している。また、信号線１８は、後述する遮光層１１（図２参照）とともに、画素５０間を遮光する機能を有する。また、ゲート線１６は、Ｖドライバ２に接続されているとともに、信号線１８は、ドライバＩＣ部１に接続されている。
【００２３】
次に、図１〜図４を参照して、本実施形態による液晶表示装置１００の構造について説明する。本実施形態による液晶表示装置１００では、図２に示すように、ガラス基板１０上に、導電性材料からなる遮光層１１がＸ方向に所定の間隔を隔ててＹ方向に延びるように複数形成されている。なお、遮光層１１は図示しない低電位（ＶＳＳ）に接続されている。また、ガラス基板１０上には、遮光層１１を露出するための開口部１２ａを有する絶縁膜からなるバッファ膜１２が形成されている。なお、バッファ膜１２は、本発明の「第１絶縁膜」の一例である。この開口部１２ａは、バッファ膜１２を選択的にエッチングすることにより形成されている。
【００２４】
また、バッファ膜１２の上面上と、バッファ膜１２の開口部１２ａによって露出した遮光層１１の上面上とには、バッファ膜１２より小さい厚みを有する絶縁膜１３が形成されている。なお、絶縁膜１３は、本発明の「第２絶縁膜」の一例である。また、絶縁膜１３のバッファ膜１２の開口部１２ａ周辺の部分は、開口部１２ａの形状を反映した凹形状に形成されている。
【００２５】
また、絶縁膜１３の上面上には、低温ポリシリコンからなる低温ポリシリコン層１４が形成されている。なお、低温ポリシリコン層１４は、本発明の「半導体層」の一例である。ここで、低温ポリシリコンとは、従来の薄膜トランジスタが使用していたアモルファス（非結晶）状態のシリコンの代わりに用いられる多結晶シリコン（ポリシリコン）を意味する。この低温ポリシリコン層１４は、図３に示すように、後述する画素トランジスタ５２が形成される第１領域１４０ａと、バッファ膜１２の開口部１２ａおよび絶縁膜１３の凹形状の部分が形成される第２領域１４０ｂと、第１領域１４０ａおよび第２領域１４０ｂの間に位置する第３領域１４０ｃとから構成されている。また、低温ポリシリコン層１４の第２領域１４０ｂには、絶縁膜１３の凹形状の部分を反映した凹形状部１４ａが設けられている。なお、凹形状部１４ａは、本発明の「第１部分」および「第２部分」の一例である。
【００２６】
ここで、本実施形態では、遮光層１１と、低温ポリシリコン層１４の遮光層１１に対向する凹形状部１４ａとによって蓄積容量５１（図３および図４参照）が構成されている。なお、蓄積容量５１は、本発明の「第３蓄積容量」の一例である。
【００２７】
また、低温ポリシリコン層１４の第１領域１４０ａには、Ｐ−型不純物領域からなるチャネル領域１４ｂと、チャネル領域１４ｂを挟むように所定の間隔を隔てて形成されたＮ＋型不純物領域からなるソース領域１４ｃおよびドレイン領域１４ｄとからなる画素トランジスタ（ｎチャネルトランジスタ）５２の能動層が形成されている。また、チャネル領域１４ｂ上には、ゲート絶縁膜１５を介してゲート線１６のゲート電極部分１６ａが形成されている。これらのチャネル領域１４ｂ、ソース領域１４ｃ、ドレイン領域１４ｄ、ゲート絶縁膜１５およびゲート電極部分１６ａによって、薄膜トランジスタ（ＴＦＴ）からなる画素トランジスタ５２が構成されている。なお、低温ポリシリコン層１４の第２領域１４０ｂおよび第３領域１４０ｃに位置する部分には、ソース領域１４ｃと連続するように、Ｎ＋型不純物領域が形成されている。
【００２８】
なお、ゲート絶縁膜１５は、低温ポリシリコン層１４の全面を覆うように形成されているとともに、信号線１８および後述するコンタクト配線部１９と、低温ポリシリコン層１４とを電気的に接続するためのコンタクトホール１５ａおよび１５ｂが設けられている。このゲート絶縁膜１５は、本発明の「第３絶縁膜」の一例である。
【００２９】
また、低温ポリシリコン層１４の第２領域１４０ｂに位置する凹形状部１４ａの上面上には、ゲート絶縁膜１５を介してゲート線１６の容量電極部分１６ｂが形成されている。なお、本実施形態では、ゲート線１６の容量電極部分１６ｂは、低温ポリシリコン層１４の凹形状部１４ａの形状を反映した凹形状に形成されている。また、ゲート線１６の容量電極部分１６ｂと、ゲート絶縁膜１５を介してゲート線１６の容量電極部分１６ｂと対向する低温ポリシリコン層１４の凹形状部１４ａとによって、蓄積容量５３（図３および図４参照）が構成されている。なお、蓄積容量５３は、本発明の「第１蓄積容量」の一例である。蓄積容量５３を構成しているゲート線１６の容量電極部分１６ｂは、図２に示すように、画素トランジスタ５２のゲート電極部分１６ａを構成するゲート線１６の前段のゲート線１６により構成されている。
【００３０】
また、図２および図３に示すように、ゲート線１６の容量電極部分１６ｂのＸ方向（図２参照）の幅Ｗ１は、画素トランジスタ５２のゲート電極を構成しているゲート線１６のゲート電極部分１６ａのＸ方向（図２参照）の幅Ｗ２よりも大きくなるように形成されている。
【００３１】
また、遮光層１１と、低温ポリシリコン層１４の凹形状部１４ａとによって構成される蓄積容量５１と、低温ポリシリコン層１４の凹形状部１４ａと、凹形状部１４ａの上方のゲート線１６の容量電極部分１６ｂとによって構成される蓄積容量５３とは、図２に示すように、平面的に見て互いに重なるように配置されている。
【００３２】
また、蓄積容量５３を構成している低温ポリシリコン層１４の凹形状部１４ａを含む第２領域１４０ｂのＹ方向の長さＬ１（図２参照）は、低温ポリシリコン層１４の第１領域１４０ａに位置する画素トランジスタ５２のソース領域１４ｃおよびドレイン領域１４ｄのＹ方向の長さＬ２（図２参照）よりも大きくなるように形成されている。
【００３３】
また、図３に示すように、ゲート絶縁膜１５およびゲート線１６を覆うように層間絶縁膜１７が形成されている。また、層間絶縁膜１７には、それぞれ、ゲート絶縁膜１５のコンタクトホール１５ａおよび１５ｂに達するコンタクトホール１７ａおよび１７ｂが設けられている。コンタクトホール１５ａおよびコンタクトホール１７ａ内には、低温ポリシリコン層１４のドレイン領域１４ｄに接触するように、信号線１８のコンタクト配線部１８ａが埋め込まれている。これにより、信号線１８と低温ポリシリコン層１４のドレイン領域１４ｄとが電気的に接続されている。なお、信号線１８は、層間絶縁膜１７の上面上に延びるように形成されている。また、コンタクトホール１５ｂおよびコンタクトホール１７ｂ内には、低温ポリシリコン層１４のソース領域１４ｃに接触するように、コンタクト配線部１９が形成されている。このコンタクト配線部１９を介して、低温ポリシリコン層１４のソース領域１４ｃと、後述する透明電極２３とが電気的に接続される。
【００３４】
また、層間絶縁膜１７の上面上には、絶縁膜からなるとともに、平坦な上面を有する平坦化膜２０が形成されている。また、平坦化膜２０には、コンタクト配線部１９の上面に達するコンタクトホール２０ａが設けられている。
【００３５】
また、平坦化膜２０の上面上には、透明電極２１が形成されている。この透明電極２１は、画素電極としては機能せずに容量電極として機能する。なお、透明電極２１は、本発明の「第２透明電極」の一例である。また、透明電極２１には、後述する透明電極２３と、コンタクト配線部１９とを電気的に接続するための穴部２１ａが設けられている。この透明電極２１は、表示部３（図１参照）の全面に形成されており、各画素５０に共通に用いられる。
【００３６】
ここで、本実施形態では、低温ポリシリコン層１４の第３領域１４０ｃと、透明電極２１とは、互いに対向する位置に配置されており、透明電極２１と、透明電極２１に対向する低温ポリシリコン層１４の第３領域１４０ｃの所定部分とによって、蓄積容量５４（図３および図４参照）が構成されている。
【００３７】
また、図３に示すように、透明電極２１の上面上には、絶縁膜２２が形成されている。また、絶縁膜２２には、後述する透明電極２３と、コンタクト配線部１９とを電気的に接続するためのコンタクトホール２２ａが設けられている。
【００３８】
また、絶縁膜２２の上面上の所定の領域には、画素電極および容量電極として機能する透明電極２３が形成されている。なお、透明電極２３は、本発明の「第１透明電極」の一例である。
【００３９】
ここで、本実施形態では、透明電極２１と透明電極２３とは、絶縁膜２２を介して互いに対向するように配置されており、透明電極２３と、透明電極２３に対向する透明電極２１の部分とによって、蓄積容量５５（図３および図４参照）が構成されている。なお、蓄積容量５５は、本発明の「第２蓄積容量」の一例である。また、透明電極２３は、透明電極２１と異なり、画素５０ごとに形成されている。また、透明電極２３とコンタクト配線部１９とは、透明電極２３のコンタクト配線部２３ａがコンタクトホール２２ａおよび２０ａに埋め込まれることにより、電気的に接続されている。
【００４０】
また、図３に示すように、絶縁膜２２および透明電極２３の上面上には、液晶層２４が形成されている。また、液晶層２４の上面上には、対向電極２５が形成されている。また、本実施形態では、透明電極２１と対向電極２５とは、図４に示すように、共通の電位（ＣＯＭ）に接続されている。
【００４１】
本実施形態では、上記のように、低温ポリシリコン層１４の凹形状部１４ａとゲート線１６の容量電極部分１６ｂとにより蓄積容量５３を構成するとともに、透明電極２１と透明電極２３とにより蓄積容量５５を構成することによって、各画素５０の蓄積容量を、透明電極２１と透明電極２３とによる蓄積容量５５に加えて、低温ポリシリコン層１４の凹形状部１４ａとゲート線１６の容量電極部分１６ｂとによる蓄積容量５３によっても構成することができるので、微細化の進展により画素５０がさらに小さくなった場合にも、各画素５０の容量を十分に確保することができる。また、蓄積容量５５を光を透過する透明電極２１および透明電極２３により構成することによって、開口率の低下を抑制することができる。したがって、たとえば、０．６インチ〜０．８インチでＳＶＧＡの液晶パネルを配線ルールが約１．２μｍの低温ポリシリコンＴＦＴで形成する場合でも、開口率を配線ルール０．６μｍ〜０．８μｍの高温ポリシリコンＴＦＴと略同等の５０％程度とすることができるので、利用価値の高い製品とすることができる。
【００４２】
また、本実施形態では、上記のように、蓄積容量５３を構成している部分のゲート線１６の容量電極部分１６ｂの幅Ｗ１を画素トランジスタ５２のゲート電極を構成している部分のゲート線１６のゲート電極部分１６ａのＸ方向（図２参照）の幅Ｗ２よりも大きくすることによって、低温ポリシリコン層１４の凹形状部１４ａとゲート線１６の容量電極部分１６ｂとによって構成される蓄積容量５３の容量をより大きくすることができるので、各画素５０の容量をより十分に確保することができる。
【００４３】
また、本実施形態では、上記のように、ガラス基板１０上の低温ポリシリコン層１４と対向する位置に配置された導電性材料からなる遮光層１１を備え、遮光層１１と低温ポリシリコン層１４の凹形状部１４ａとによって蓄積容量５１を構成することによって、各画素５０の蓄積容量を、蓄積容量５３と蓄積容量５５とに加えて、蓄積容量５１によっても構成することができるので、各画素５０の容量をさらに十分に確保することができる。
【００４４】
また、本実施形態では、上記のように、蓄積容量５１を、低温ポリシリコン層１４の凹形状部１４ａと、低温ポリシリコン層１４の凹形状部１４ａの下方に位置する遮光層１１とにより構成し、蓄積容量５３を、低温ポリシリコン層１４の凹形状部１４ａと、低温ポリシリコン層１４の凹形状部１４ａの上方に位置するゲート線１６の容量電極部分１６ｂとにより構成し、蓄積容量５１と蓄積容量５３とを、平面的に見て互いに重なるように配置するように構成することによって、蓄積容量５１と蓄積容量５３とを上下方向に積層することができるので、少ない平面積で効果的に大きな容量を得ることができる。
【００４５】
また、本実施形態では、上記のように、ガラス基板１０上に形成され、遮光層１１を露出させる開口部１２ａを有するバッファ膜１２と、開口部１２ａ内に露出された遮光層１１の表面上に形成され、バッファ膜１２よりも小さい厚みを有する絶縁膜１３とを備え、低温ポリシリコン層１４を、絶縁膜１３を介して遮光層１１に対向するように配置することによって、開口部１２ａに設けられた厚みの小さい絶縁膜１３により、低温ポリシリコン層１４と遮光層１１との間隔を小さくすることができるので、低温ポリシリコン層１４の凹形状部１４ａと遮光層１１とによって構成される蓄積容量５１の容量を大きくすることができる。
【００４６】
また、本実施形態では、上記のように、低温ポリシリコン層１４の凹形状部１４ａ上に、ゲート絶縁膜１５を介して、低温ポリシリコン層１４の凹形状部１４ａの形状を反映する凹形状のゲート線１６を配置することによって、低温ポリシリコン層１４の第２領域１４０ｂの凹形状部１４ａに沿うように、凹形状のゲート線１６の容量電極部分１６ｂを配置することができるので、低温ポリシリコン層１４の凹形状部１４ａとゲート線１６の容量電極部分１６ｂとが平坦な形状の場合に比べて、低温ポリシリコン層１４の凹形状部１４ａとゲート線１６の容量電極部分１６ｂとが対向する面積を大きくすることができる。これにより、低温ポリシリコン層１４の凹形状部１４ａとゲート線１６の容量電極部分１６ｂとによって構成される蓄積容量５３の容量を大きくすることができる。
【００４７】
また、本実施形態では、上記のように、信号線１８を、遮光層１１の延びる方向に交差するように配置するとともに、遮光層１１と交差する領域を遮光する機能を有するように配置することによって、容易に、遮光層１１と信号線１８とによって、マトリクス状に配置される各画素５０の境界領域を遮光することができる。
【００４８】
また、本実施形態では、上記のように、低温ポリシリコン層１４の第３領域１４０ｃの所定部分を、透明電極２１に対向するように配置することによって、低温ポリシリコン層１４の第３領域１４０ｃの所定部分と透明電極２１とによっても蓄積容量５４を構成することができるので、各画素５０の容量をさらに増加させることができる。
【００４９】
また、本実施形態では、上記のように、透明電極２３の液晶層２４とは反対側の面に対向するように配置される透明電極２１と、対向電極２５とを、共通の電位（ＣＯＭ）に電気的に接続することによって、透明電極２１と対向電極２５とを、同一の電位にすることができるので、透明電極２１と対向電極２５との間に不要な電界が発生するのを抑制することができる。これにより、透明電極２３と対向電極２５との間に配置される液晶層２４に不要な電界がかかるのを抑制することができるので、不要な電界がかかることに起因して液晶分子が動くことを抑制することができる。
【００５０】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００５１】
たとえば、上記実施形態では、ｎチャネルトランジスタによって画素トランジスタが構成される例を示したが、本発明はこれに限らず、ｐチャネルトランジスタによって画素トランジスタを構成してもよい。
【００５２】
また、上記実施形態では、低温ポリシリコンを用いて薄膜トランジスタ（画素トランジスタ）の能動層および蓄積容量の容量電極を形成する例を示したが、本発明はこれに限らず、低温ポリシリコン以外の、たとえば高温ポリシリコンまたはアモルファスシリコンによって薄膜トランジスタ（画素トランジスタ）の能動層および蓄積容量の容量電極を形成してもよい。
【００５３】
また、上記実施形態では、低温ポリシリコン層と前段のゲート線とによって蓄積容量を構成する例を示したが、本発明はこれに限らず、後段のゲート線と低温ポリシリコン層とによって蓄積容量を構成してもよいし、同一の画素に接続されるゲート線と低温ポリシリコン層とによって蓄積容量を構成してもよい。
【図面の簡単な説明】
【００５４】
【図１】本発明の電気光学装置の一実施形態による液晶表示装置の構成を示した概略図である。
【図２】本発明の電気光学装置の一実施形態による液晶表示装置の平面図である。
【図３】図２の５００−５００線に沿った断面図である。
【図４】本発明の電気光学装置の一実施形態による画素部分の回路図である。
【符号の説明】
【００５５】
１０  ガラス基板（基板）
１１  遮光層
１２  バッファ膜（第１絶縁膜）
１２ａ  開口部
１３  絶縁膜（第２絶縁膜）
１４  低温ポリシリコン層（半導体層）
１４ａ  凹形状部（第１部分、第２部分）
１４ｂ  チャネル領域（能動層）
１４ｃ  ソース領域（能動層）
１４ｄ  ドレイン領域（能動層）
１５  ゲート絶縁膜（第３絶縁膜）
１６  ゲート線
１６ａ  ゲート電極部分
１６ｂ  容量電極部分
１８  信号線
２１  透明電極（第２透明電極）
２３  透明電極（第１透明電極）
２４  液晶層
２５  対向電極
５１  蓄積容量（第３蓄積容量）
５２  画素トランジスタ
５３  蓄積容量（第１蓄積容量）
５５  蓄積容量（第２蓄積容量）
１４０ａ  第１領域
１４０ｂ  第２領域
１４０ｃ  第３領域
【図１】
2008180807.tif 000003
【図２】
2008180807.tif 000004
【図３】
2008180807.tif 000005
【図４】
2008180807.tif 000006