(57)【要約】【課題】ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子を提供する。【解決手段】下部電極と、下部電極上に形成されたｎ＋界面層と、ｎ＋界面層上に形成されたバッファ層と、バッファ層上に形成されて可変抵抗特性を有する酸化物層と、酸化物層上に形成された上部電極とを備えるメモリ素子である。前記酸化物層は、ｐ型遷移金属酸化物から形成される。前記酸化物層は、Ｎｉ酸化物層である。前記ｎ＋界面層は、ＺｎＯｘ、ＴｉＯｘ、ＩＺＯｘを含む酸素欠乏酸化物と、ｎ型不純物が高濃度でドーピングされたＺｎＯ、ＴｉＯ、ＩＺＯのうち少なくともいずれか一つの物質からなる。【選択図】図４
2008010836.tif 000002
【特許請求の範囲】
【請求項１】
下部電極と、
前記下部電極上に形成されたｎ＋界面層と、
前記ｎ＋界面層上に形成されたバッファ層と、
前記バッファ層上に形成されて可変抵抗特性を有する酸化物層と、
前記酸化物層上に形成された上部電極と、を備えることを特徴とするｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子。
【請求項２】
前記酸化物層は、ｐ型遷移金属酸化物から形成されたことを特徴とする請求項１に記載の可変抵抗物質を含むランダムアクセスメモリ素子。
【請求項３】
前記酸化物層は、Ｎｉ酸化物層であることを特徴とする請求項１に記載の可変抵抗物質を含むランダムアクセスメモリ素子。
【請求項４】
前記ｎ＋界面層は、ＺｎＯｘ、ＴｉＯｘ、ＩＺＯｘを含む酸素欠乏酸化物と、ｎ型不純物が高濃度でドーピングされたＺｎＯ、ＴｉＯ、ＩＺＯのうち少なくともいずれか一つの物質からなることを特徴とする請求項１に記載のランダムアクセスメモリ素子。
【請求項５】
前記下部電極は、Ｎｉ、Ｃｏ、Ｃｒ、Ｗ、Ｃｕ、Ｔｉまたはこれらの合金のうちいずれか一つから形成されたことを特徴とする請求項１に記載のランダムアクセスメモリ素子。
【請求項６】
前記バッファ層は、ｎ型酸化物から形成されたことを特徴とする請求項１に記載のランダムアクセスメモリ素子。
【請求項７】
前記バッファ層は、イリジウム酸化物、ルテニウム酸化物、亜鉛酸化物、及び、酸化インジウム亜鉛からなる群から選択された少なくともいずれか一つからなることを特徴とする請求項６に記載のランダムアクセスメモリ素子。
【請求項８】
前記ｎ＋界面層は、前記バッファ層と同じ物質から形成されたことを特徴とする請求項１に記載のランダムアクセスメモリ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリ素子に係り、さらに詳細には、一般金属の下部電極とバッファ層との間にｎ＋界面層を形成した、低い動作電圧で駆動する可変抵抗ランダムアクセスメモリに関する。
【背景技術】
【０００２】
半導体メモリ素子は、単位面積当たりメモリセルの数、すなわち、集積度が高く、高速動作特性を有し、低電力で駆動可能であることが望ましい。
【０００３】
一般的な半導体メモリ素子は、回路的に連結された多くのメモリセルを含む。代表的な半導体メモリ素子であるＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）の場合、単位メモリセルは、一つのスイッチと一つのキャパシタとで構成されることが一般的である。ＤＲＡＭは、集積度が高く、動作速度が速いという利点がある。しかし、電源がオフとなった後には保存されたデータが全て消失してしまう短所がある。
【０００４】
不揮発性メモリ素子は、電源がオフとなった後にも保存されたデータが保存されるものであり、代表的にフラッシュメモリが挙げられる。フラッシュメモリは、揮発性メモリとは違って、不揮発性を有しているが、ＤＲＡＭに比べて集積度が低く、動作速度が遅いという短所がある。
【０００５】
現在、多くの研究が進められている不揮発性メモリ素子は、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＦＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、及びＲＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などがある。
【０００６】
前記の不揮発性メモリ素子のうち、ＲＲＡＭは、主に遷移金属酸化物の電圧による抵抗値が変わる特性（可変抵抗特性）を用いたものである。
【０００７】
図１Ａは、一般的な構造の可変抵抗物質を用いたＲＲＡＭ素子の構造を示す図である。可変抵抗物質として遷移金属酸化物（Ｔｒａｎｓｉｔｉｏｎ  Ｍｅｔａｌ  Ｏｘｉｄｅ：ＴＭＯ）を用いたＲＲＡＭ素子の場合、メモリ素子として使用可能なスイッチング特性を有している。
【０００８】
図１Ａを参照すれば、基板１０上に順次に形成された下部電極１２、酸化層１４、及び上部電極１６を含む構造を有する。ここで、下部電極１２及び上部電極１６は、一般的な伝導性の金属から形成されたものであり、酸化層１４は、可変抵抗特性を有する遷移金属酸化物から形成される。遷移金属酸化物の具体的な例として、ＺｎＯ、ＴｉＯ２、Ｎｂ２Ｏ５、ＺｒＯ２またはＮｉＯなどが挙げられる。
【０００９】
図１Ｂは、図１Ａの不揮発性可変抵抗メモリ素子の動作特性を示すグラフである。具体的にＲｕで下部電極を形成し、ＮｉＯで酸化層形成した後、その上部にＲｕで上部電極を形成した試片に対して電圧を印加して、電流値を測定した。図１Ｂを参照すれば、最初のスイッチングサイクルで約０．７Ｖを印加した場合、リセット電流値は、約３ｍＡであった。しかし、５０回のスイッチングを繰り返した結果、リセット電流は、約５０ｍＡと大きく上昇した結果を示した。したがって、スイッチング動作を繰り返えすと、酸化層１２の抵抗状態が継続的に変わって稼動電圧が増加し、リセット電圧が増加することによって、メモリ素子の信頼性に問題が発生することが分かる。したがって、メモリ素子として動作特性を安定化させうる構造が要求される。
【００１０】
現在、フラッシュメモリ素子の場合、構造上、高集積化することが困難であるので、クロスポイント型（ｃｒｏｓｓ−ｐｏｉｎｔ  ｔｙｐｅ）メモリ素子に関する研究が進められており、抵抗変化物質を使用した新しい構造のクロスポイント型メモリ素子が要求される。
【００１１】
また、高価の貴金属の代りに低価の一般金属を下部電極として使用するメモリ素子が要求される。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の目的は、下部電極と可変抵抗酸化層との間にバッファ層、前記バッファ層と前記下部電極との間にｎ＋界面層を形成して、スイッチング動作を繰返す場合にも安定したリセット電流値を有する不揮発性メモリ素子を提供することである。
【００１３】
本発明の他の目的は、下部電極として一般金属を使用することによって、低価の高集積用メモリ素子を提供することである。
【課題を解決するための手段】
【００１４】
前記目的を達成するために、本発明のｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子は、下部電極と、前記下部電極上に形成されたｎ＋界面層と、前記ｎ＋界面層上に形成されたバッファ層と、前記バッファ層上に形成されて可変抵抗特性を有する酸化物層と、前記酸化物層上に形成された上部電極とを備えることを特徴とする。
【００１５】
本発明によれば、前記酸化物層は、ｐ型遷移金属酸化物から形成される。
【００１６】
さらに望ましくは、前記酸化物層は、Ｎｉ酸化物層である。
【００１７】
本発明によれば、前記ｎ＋界面層は、ＺｎＯｘ、ＴｉＯｘ、ＩＺＯｘを含む酸素欠乏酸化物と、ｎ型不純物が高濃度でドーピングされたＺｎＯ、ＴｉＯ、ＩＺＯのうち少なくともいずれか一つの物質からなる。
【００１８】
前記下部電極は、Ｎｉ、Ｃｏ、Ｃｒ、Ｗ、Ｃｕ、Ｔｉまたはこれらの合金のうちいずれか一つから形成される。
【００１９】
本発明によれば、前記バッファ層は、ｎ型酸化物から形成される。
【００２０】
前記バッファ層は、イリジウム（Ｉｒ）酸化物、ルテニウム（Ｒｕ）酸化物、亜鉛（Ｚｎ）酸化物、酸化インジウム亜鉛（ＩＺＯ）からなる群から選択された少なくともいずれか一つからなりうる。
【００２１】
本発明によれば、前記ｎ＋界面層は、前記バッファ層と同じ物質から形成されることが望ましい。
【発明の効果】
【００２２】
本発明によるメモリ素子は、非常に簡単な構造および安定したスイッチング特性を有し、クロスポイント型メモリ素子として使用可能であるので、高集積化に有利な長所がある。また、下部電極とバッファ層との間にｎ＋界面層を形成することによって、下部電極として低価の一般金属を使用できて経済的であり、安定した動作特性を有する。
【発明を実施するための最良の形態】
【００２３】
以下、添付された図面を参照して、本発明の実施形態によるｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子についてさらに詳細に説明する。ここで、図面に図示された各層や領域の厚さ及び幅は、説明のために誇張して図示されたものである。
【００２４】
図２は、下部電極上にバッファ層を形成したＲＲＡＭ素子のスイッチング回数によるリセット値の変化を示す図である。図２を参照すれば、下部電極としてＲｕ、バッファ層としてＺｎＯ、可変抵抗酸化層としてＮｉＯ、上部電極としてＮｉから構成されたＲＲＡＭ素子は、平均４．５ｍＡのリセット電流を有し、従来のＲＲＡＭ（図１Ｂ参照）より安定した散布を示し、リセット電流値も低く現れた。
【００２５】
図３は、一般金属であるタングステン（Ｗ）を下部電極として使用し、下部電極上にＩＺＯからなるバッファ層、ＮｉＯからなる可変抵抗酸化層、Ｎｉからなる上部電極が順次に形成されたＲＲＡＭ素子の電流特性を示す図である。
【００２６】
図３を参照すれば、Ｗを下部電極として使用するＲＲＡＭに比較的高い電圧（６Ｖ）のセット電圧を印加した後、リセット電流を増加させたときにストレージノードのブレークダウンが起こった。したがって、単純に下部電極を一般金属で形成した場合に、メモリ素子として作動できないことが分かる。
【００２７】
図４は、本発明の望ましい実施形態によるｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子の断面図である。
【００２８】
図４を参照すれば、本発明の実施形態によるｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子は、下部電極２０、該下部電極２０上に順次に形成されたｎ＋界面層２２、ｎ型バッファ層２４、可変抵抗酸化物層２６、及び上部電極２８を備える。
【００２９】
下部電極２０は、Ｎｉ、Ｃｏ、Ｃｒ、Ｗ、Ｃｕ、Ｔｉなどの一般金属とこれらの合金とから形成されうる。このような一般金属を下部電極２０として使用するとき、メモリ素子の製造コストを節減できる。本発明では、一般金属を下部電極として使用したが、必ずしもこれに限定するものではない。すなわち、貴金属を使用してもよい。
【００３０】
ｎ＋界面層２２は、酸素欠乏ｎ型酸化物半導体であるＩＺＯｘ、ＺｎＯｘ、ＴｉＯｘから形成されうる。また、ｎ＋界面層２２は、不純物が高濃度でドーピングされたＩＺＯ、ＺｎＯ、ＴｉＯから形成されうる。
【００３１】
バッファ層２４は、ｎ型であり、ＩＺＯｘ、ＩｒＯｘ、ＲｕＯｘ、ＺｎＯｘ、ＴｉＯｘなどの酸素欠乏酸化物と、不純物がドーピングされたＩＺＯ、ＩｒＯ、ＲｕＯ、ＺｎＯ、ＴｉＯからなりうる。
【００３２】
前記ｎ＋界面層２２と前記バッファ層２４とは、同一物質から形成されることが製造面で有利であり、ｎ＋界面層２２は、バッファ層２４より不純物の濃度が数オーダー高く形成される。
【００３３】
可変抵抗酸化物層２６は、前述の遷移金属酸化物であるＺｎＯ、ＴｉＯ２、Ｎｂ２Ｏ５、ＺｒＯ２またはＮｉＯなどから形成されうる。
【００３４】
上部電極２８は、ＰｔまたはＴｉから形成されうる。
【００３５】
タングステン（Ｗ）のような一般的な金属で下部電極２２を形成した場合には、下部電極の仕事関数が相対的に低くて、バッファ層２６、例えばｎ−ＩＺＯ層との界面でショットキー接触（コンタクト）を形成する。下部電極２０とバッファ層２４との間にショットキー接触が形成された場合、接合抵抗の影響で電圧降下現象及びメモリノードが劣化して、結果としてメモリ素子の動作特性が不良となり、図３に示すように、メモリノードのブレークダウンが起こることもある。図５は、ｎ−ＩＺＯ／Ｗの間のショットキーコンタクトによるエネルギーバンド図である。
【００３６】
図６は、本発明のｎ＋界面層をｎ−バッファ層と一般金属との間に形成する場合のエネルギーバンド図であり、一例として、ｎ−ＩＺＯ層／ｎ＋ＩＺＯ層／Ｗ組成からなる接合層を形成できる。
【００３７】
図６を参照すれば、下部電極の仕事関数がｎ＋ＩＺＯ層より大きく、したがって、ｎ＋ＩＺＯ層とＷとの間にオーミックコンタクトが形成される。これにより、下部電極とｎ型バッファ層との間の障壁が非常に薄く形成されるので、電子がこれらの間を容易に通過する。
【００３８】
図７は、本発明の実施形態によるメモリ素子のスイッチング回数によるリセット値の変化を示す分布図である。本発明のメモリ素子は、具体的に２０ｎｍの厚さのＷ下部電極上に２０ｎｍの厚さのｎ＋ＩＺＯ界面層を形成し、前記界面層上に２０ｎｍの厚さのｎ−ＩＺＯバッファ層、５０ｎｍの厚さのｐ−ＮｉＯ、２０ｎｍの厚さのＮｉ上部電極を形成した。
【００３９】
図７を参照すれば、本発明のメモリ素子のリセット電流値の変化が非常に小さく、その値も１．２ｍＡレベルと非常に低く現れた。このようにリセット電流値が低いことは、本発明のｎ＋界面層の形成により、図６に示すように下部電極とバッファ層との間の障壁厚さが薄くなって、電子がこれらの間を容易に移動するためであると解釈される。
【００４０】
前記のような本発明の実施形態による可変抵抗物質を含む不揮発性メモリ素子は、スパッタリングなどのＰＶＤ、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）またはＣＶＤ工程などを利用して製造できる。下部電極２０、ｎ＋界面層２２、ｎ型バッファ層２４、可変抵抗酸化物層２６、及び上部電極２８の厚さは制限されず、数ｎｍ〜数μｍに調節して形成可能である。図２では、単位素子の構造のみを示したが、本発明の実施形態による可変抵抗物質を含む不揮発性メモリ素子は、クロスポイント構造のアレイ形態で使われうる。
【００４１】
可変抵抗を用いたメモリ素子は、二つの抵抗状態を有し、その動作原理を図８を参照して説明する。
【００４２】
図８を参照すれば、メモリ素子に印加電圧を０Ｖから次第に増加させれば、電圧に比例してグラフＧ１に沿って電流値が増加する。しかし、Ｖ１以上の電圧を印加すれば、抵抗が急激に増加して電流値が減少する現象を示す。Ｖ１〜Ｖ２の範囲の印加電圧では、電流値がグラフＧ２に沿って増加する。そして、Ｖ２以上の電圧を印加するようになれば、抵抗が突然に減少して電流が増加し、再びグラフＧ１に沿うことが分かる。一方、Ｖ１より大きい電圧範囲で印加する電圧の大きさによって、メモリ素子の電気的特性が、以後のＶ１より小さい電圧を印加するときの電気的特性に影響を及ぼすが、これを詳細に説明すれば、次の通りである。
【００４３】
Ｖ１〜Ｖ２の範囲の電圧をメモリ素子に印加した後、Ｖ１より小さな電圧をさらに印加すれば、測定される電流は、グラフＧ２による電流値が測定される。一方、Ｖ２より大きい範囲の電圧（例えば、Ｖ３）をメモリ素子に印加した後、Ｖ１より小さな電圧をさらに印加すれば、測定される電流は、図７のＧ１グラフによる電流値が測定される。これを通じて、Ｖ１より大きい電圧範囲で印加する電圧の大きさ（Ｖ１〜Ｖ２範囲またはＶ２より大きい範囲）によって、メモリ素子の電気的特性が影響を受けることが分かる。結果として、可変抵抗物質、すなわち遷移金属酸化物をメモリ素子に使用して、不揮発性メモリ素子に応用できるということが分かる。例えば、図７のＶ１〜Ｖ２の範囲で電圧を印加した場合のメモリ素子の状態を“０”に指定し、Ｖ２より大きい範囲の電圧を印加した場合のメモリ素子の状態を“１”に指定して、データを記録する。データを再生する場合には、Ｖ１より小さな範囲の電圧を印加することで酸化層の電流値を測定して、メモリ素子に保存されたデータが“０”の状態であるか、“１”の状態であるか判断できる。ここで、状態“１”及び“０”の指定は選択的である。
【００４４】
本発明は、図面を参照して実施形態を参考にして説明されたが、これは例示的なものに過ぎず、当業者ならばこれより多様な変形及び均等な実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は特許請求の範囲に限って定められねばならない。
【産業上の利用可能性】
【００４５】
本発明は、不揮発性メモリ素子関連の技術分野に好適に用いられる。
【図面の簡単な説明】
【００４６】
【図１Ａ】一般的な構造の可変抵抗物質を用いたＲＲＡＭ素子の構造を示す断面図である。
【図１Ｂ】図１Ａの不揮発性可変抵抗メモリ素子の動作特性を示すグラフである。
【図２】下部電極上にバッファ層を形成したＲＲＡＭ素子のスイッチング回数によるリセット値の変化を示す図である。
【図３】一般金属であるタングステンを下部電極として使用したＲＲＡＭ素子の電流特性を示す図である。
【図４】本発明の望ましい実施形態によるｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子の断面図である。
【図５】ｎ−ＩＺＯ／Ｗの間のショットキーコンタクトによるエネルギーバンド図である。
【図６】本発明のｎ＋界面層をｎ−バッファ層と一般金属との間に形成場合のエネルギーバンド図である。
【図７】本発明の実施形態によるメモリ素子のスイッチング回数によるリセット値の変化を示す散布図である。
【図８】可変抵抗を用いたメモリ素子の動作原理を説明する図である。
【符号の説明】
【００４７】
２０  下部電極
２２  ｎ＋界面層
２４  ｎ型バッファ層
２６  可変抵抗酸化物層
２８  上部電極
【図１Ａ】
2008010836.tif 000003
【図２】
2008010836.tif 000004
【図３】
2008010836.tif 000005
【図４】
2008010836.tif 000006
【図５】
2008010836.tif 000007
【図６】
2008010836.tif 000008
【図７】
2008010836.tif 000009
【図８】
2008010836.tif 000010
【図１Ｂ】
2008010836.tif 000011