(57)【要約】【課題】本発明は有機エレクトロルミネセンス素子に関するもので、特に非晶質薄膜トランジスタをスイッチング素子と駆動素子に使用した有機エレクトロルミネセンス素子に関するものである。【解決手段】本発明に従う有機エレクトロルミネセンス素子は非晶質薄膜トランジスタを利用して駆動素子とスイッチング素子を構成するのに於いて、駆動素子は多数個の薄膜トランジスタが並列に連結された構造で構成する。この時、上記駆動素子の各薄膜トランジスタ毎に構成されたソース電極を電源配線と連結する。【選択図】図６
2008225509.tif 000002
【特許請求の範囲】
【請求項１】
第１基板上に形成されたゲート配線と；
前記ゲート配線上に形成されたゲート絶縁層と；
前記ゲート配線上に形成されたデータ配線と、ここで、前記データ配線は、前記第１基板上のゲート配線と交差して画素領域を規定し；
上記ゲート配線とデータ配線が交差する地点の画素領域一側に構成されたスイッチング素子と；
上記スイッチング素子と駆動ゲート連結電極を通して電気的に連結され並列に連結された多数の駆動薄膜トランジスタを含む駆動素子と；
前記スイッチング素子及び前記駆動素子上に形成された第１パッシベーション層と、ここで、前記第１パッシベーション層は、前記多数の駆動薄膜トランジスタを露出するための第１コンタクトホールを有し；
上記ゲート配線と垂直に交差し上記第１基板の上部に形成され、ゲート配線およびデータ配線と画素領域を定義し、前記第１コンタクトホールを介して上記多数の駆動薄膜トランジスタと接触する電源配線と；
前記電源配線上に形成された第２パッシベーション層と、ここで、前記第１及び第２パッシベーション層は、前記駆動素子を露出する第１コンタクトホールを有し；
第２基板上に形成された有機エレクトロルミネセンスダイオードと；
上記第１および第２基板の間に構成され、前記第２コンタクトホールを介して前記駆動素子に接触し、上記駆動素子と上記有機エレクトロルミネセンスダイオードを電気的に連結する接触電極を含み、
上記スイッチング素子はゲート配線から伸張されたスイッチングゲート電極と、前記スイッチングゲート電極上のゲート絶縁層上に形成されたスイッチングアクティブ層と、上記データ配線から伸張されたスイッチングソース電極と、上記スイッチングソース電極と所定間隔離隔されたスイッチングドレイン電極を含み、
上記スイッチング素子のスイッチングドレイン電極は上記駆動ゲート連結電極と接触することを特徴とする有機エレクトロルミネセンス素子。
【請求項２】
上記有機エレクトロルミネセンスダイオードは上記第２基板上に第１電極と、第１電極上に発光層と、発光層上に第２電極を含むことを特徴とする請求項１に記載の有機エレクトロルミネセンス素子。
【請求項３】
上記発光層は第１キャリア伝達層と、主発光層と、第２キャリア伝達層を含むことを特徴とする請求項２に記載の有機エレクトロルミネセンス素子。
【請求項４】
上記駆動素子は第１ないし第４駆動ゲート電極と、第１ないし第４駆動ソース電極と、第１ないし第４駆動ドレイン電極と、第１ないし第４アクティブ層を含む第１ないし第４駆動薄膜トランジスタで構成されることを特徴とする請求項２に記載の有機エレクトロルミネセンス素子。
【請求項５】
上記第１ないし第４駆動ゲート電極は上記駆動素子を上記スイッチング素子に電気的に連結するために上記駆動ゲート連結電極と連結されることを特徴とする請求項４に記載の有機エレクトロルミネセンス素子。
【請求項６】
上記第１駆動ドレイン電極と上記第２駆動ドレイン電極は一体形で構成されることを特徴とする請求項４に記載の有機エレクトロルミネセンス素子。
【請求項７】
上記第１電極は上記一体形で構成された第１および第２駆動ドレイン電極と接触することを特徴とする請求項６に記載の有機エレクトロルミネセンス素子。
【請求項８】
上記第２駆動ソース電極と上記第３駆動ソース電極は一体形で構成されることを特徴とする請求項４に記載の有機エレクトロルミネセンス素子。
【請求項９】
上記第３駆動ドレイン電極と上記第４駆動ドレイン電極は一体形で構成されることを特徴とする請求項４に記載の有機エレクトロルミネセンス素子。
【請求項１０】
上記第１電極は上記一体形で構成された第３および第４駆動ドレイン電極と接触することを特徴とする請求項９に記載の有機エレクトロルミネセンス素子。
【請求項１１】
第１ないし第４駆動ドレイン電極のそれぞれは上記第１ないし第４駆動ソース電極と所定間隔離隔されることを特徴とする請求項４に記載の有機エレクトロルミネセンス素子。
【請求項１２】
上記電源配線で上記第１ないし第４駆動ソース電極の上部に伸張され上記第１ないし第４駆動ソース電極と電気的連結をなす多数の電源電極を更に含むことを特徴とする請求項８に記載の有機エレクトロルミネセンス素子。
【請求項１３】
第１電源電極は上記第１駆動ソース電極と接触し、第２電源電極は上記一体形第２および第３駆動ソース電極と接触し、第３電源電極は上記第４駆動ソース電極と接触することを特徴とする請求項１２に記載の有機エレクトロルミネセンス素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は有機エレクトロルミネセンス素子(organic electroluminescent device; OELD)に関するもので特に、非晶質薄膜トランジスタである駆動素子の劣化を防止するための有機エレクトロルミネセンス素子の構成とその製造方法に関するものである。
【背景技術】
【０００２】
一般的に、有機エレクトロルミネセンス素子は電子(electron)注入電極(cathode)と正孔(hole)注入電極(anode)からそれぞれ電子(electron)と正孔(hole)を発光層内部に注入させて、注入された電子(electron)と正孔(hole)が結合したエキシトン(exciton)が励起状態から基底状態に落ちる時に発光する素子である。
【０００３】
このような原理に因り従来の薄膜液晶表示素子とは異なり別途の光源を必要としないので素子の体積と重量を減らすことができる長所がある。
【０００４】
なお、有機エレクトロルミネセンス素子は高品位パネル特性(低電力、高輝度、高反応速度、低重量)を現わす。このような特性のためにOELDは移動通信端末機、CNS(Car Navigation System)、PDA(personal digital assistances)、Camcorder、Palm PC等大部分の携帯用通信製品に応用することができる強力な次世代表示裝置と考えられるようになった。
【０００５】
なお製造工程が単純であるので生産原価を既存のLCDより多く減らすことができる長所がある。
【０００６】
このような有機エレクトロルミネセンス素子を駆動させる方式は受動マトリクス型(passive matrix type)と能動マトリクス型(active matrix type)に分けることができる。
【０００７】
上記受動マトリクス型有機エレクトロルミネセンス素子はその構成が単純で製造方法もなお単純であるが高い消費電力と表示素子の大面積化に難しさがあり、配線の数が増加すればするほど開口率が低下する短点がある。
【０００８】
反面、能動マトリクス型有機エレクトロルミネセンス素子は高い発光効率と高画質を提供することができる長所がある。
【０００９】
図1は一般的な有機エレクトロルミネセンス素子の構成を概略的に図示した図面である。
図示した様に、有機エレクトロルミネセンス素子(10)は透明で柔軟性のある第1基板(12)の上部に薄膜トランジスタ(T)を含むアレー部(14)と、上記薄膜トランジスタアレー部(14)の上部に画素毎に独立的にパターン化された第1電極(16)と、有機発光層(18)と、有機発光層上部の基板の全面に第2電極(20)で構成される。
【００１０】
この時、上記発光層(18)は赤(R)、緑(G)、青(B)のカラーを現わすようになるが、一般的な方法では上記各画素(P)毎に赤(R)、緑(G)、青(B)色を発光する別途の有機物質をパターン化して使用する。
【００１１】
上記第1基板(12)は吸湿剤(22)が付着された第2基板(28)とシーラント(26)を通して合着されることで有機エレクトロルミネセンス素子(10)が完成される。
【００１２】
この時、上記吸湿剤(22)は第1および第2基板(12，28)がなすカプセル(capsule)内部に浸透することができる水分を除去するためのものであり、第2基板(28)の一部を蝕刻して蝕刻された部分に粉末形態で吸湿剤(22)を満たしてテープ(tape)(25)を付着させることで吸湿剤(22)を固定する。
【００１３】
前述した様な有機エレクトロルミネセンス素子の一つの画素に対する構成を以下、図2の等価回路図を参照して詳細に説明する。
【００１４】
図2は従来の有機エレクトロルミネセンス素子の一つの画素に該当する等価回路図である。
図示した様に、基板(12)の一方向にゲート配線(GL)とこれと垂直に交差するデータ配線(DL)が構成される。
【００１５】
上記データ配線(DL)とゲート配線(GL)の交差地点にはスイッチング素子(TS)が構成され、上記スイッチング素子(TS)と電気的に連結された駆動素子(TD)が構成される。
上記駆動素子(TD)は有機発光部(E)と電気的に接触されるように構成する。
【００１６】
前述した構成で、上記スイッチング素子(TS)のドレイン端子(S6)と駆動素子(TD)のソース端子(D4)の間にストリジキャパシタ(CST)が構成される。
上記発光部(E)は上記駆動素子(TD)のドレイン端子(D6)と接触する第1 電極と、有機発光層と、有機発光層の上部に構成された第2電極で構成される。
【００１７】
前述した様に構成された有機エレクトロルミネセンス素子の動作特性を以下、簡略に説明する。
先ず、上記スイッチング素子(TS)のゲート端子(S2)にゲート配線(GL)からゲート信号が印加されると上記データ配線(DL)に流れる電流信号は上記スイッチング素子(TS)を通して電圧信号に変更されて駆動素子(TD)のゲート端子(D2)に印加される。
【００１８】
この時、上記駆動素子(TD)が動作されて上記発光部(E)に流れる電流のレベルが定められてこれに因り有機発光層(E)はグレイスケール(grey scale)を具現することができるようになる。
この時、上記ストリジキャパシタ(CST)に貯藏された信号は上記ゲート端子(D2)の信号を維持する役割をするために、上記スイッチング素子(TS)がオフ（OFF）状態になっても次の信号が印加されるまで上記発光部(E)に流れる電流のレベルを一定に維持することができるようになる。
【００１９】
上記駆動素子(TD)とスイッチング素子(TS)は多結晶薄膜トランジスタと非晶質薄膜トランジスタで構成することができ、非晶質薄膜トランジスタは多結晶薄膜トランジスタに比べて簡便な工程で製作することができる長所がある。
【００２０】
以下、図3を参照して、非晶質薄膜トランジスタを駆動素子とスイッチング素子を使用した有機エレクトロルミネセンス素子の構成を説明する。
【００２１】
図3は非晶質薄膜トランジスタをスイッチング素子と駆動素子に使用した従来の有機エレクトロルミネセンス素子の一つの画素を概略的に図示した平面図である。
図示した様に、基板(30)の一方向にデータ配線(49)が構成され、データ 配線(49)と垂直に交差するゲート配線(36)と、これと平行に離隔された電源配線(62)で構成される。
【００２２】
上記データ配線(49)とゲート配線(36)および電源配線(62)が垂直に交差されて定義される画素領域の一側にはスイッチング素子(TS)が構成され、上記スイッチング素子(TS)と連結されて上記定義された画素領域の多くの部分を占める駆動素子(TD)が構成される。
【００２３】
上記スイッチング素子(TS)はスイッチングゲート電極(32)とスイッチングソースおよびドレイン電極(48，50)を含み、非晶質シリコンをスイッチングアクティブ層(56a)に使用した非晶質薄膜トランジスタである。なお、駆動素子(TD)は駆動ゲート電極(34)と駆動ソースおよびドレイン電極(52，54)を含み、非晶質シリコンを駆動アクティブ層(58a)に使用した非晶質薄膜トランジスタである。
【００２４】
前述した構成で、上記駆動素子(TD)の駆動ゲート電極(34)はスイッチング素子(TS)のスイッチングドレイン電極(50)と接触され、上記駆動素子(TD)の駆動ソース電極(52)は電源配線(62)と連結され駆動ドレイン電極(54)は画素電極(即ち、有機発光部の第1電極)(66)と連結される。
【００２５】
この時、非晶質シリコン層を駆動させるための充分な駆動能力を有する薄膜トランジスタを形成するためには、上記駆動アクティブ層(58a)の幅対長さ比(W/L)が大きい薄膜トランジスタが必要である。
上記幅対長さ比(W/L)が大きくなると上記有機発光層(E)を駆動させるために必要な電流を充分に伝達することができるからである。
【００２６】
以下、図4および図5を参照して図3の断面構成を説明する。
図4は図3のIV-IV線に沿って切断した断面図であり、図5は図3のV-V線に沿って切断した断面図である。この時、切断線IV-IVはスイッチング素子の切断線であり、切断線V-Vは駆動素子の切断線である。 
【００２７】
図示した様に、多数の画素領域(P)が定義された基板(30)上にスイッチング素子(TS)のスイッチングゲート電極(32)とこれに連結されたゲート配線(図3の36)と、上記駆動素子(TD)の駆動ゲート電極(34)が同一な層に形成される。 
この時、駆動素子(TD)の駆動ゲート電極(34)は画素領域(P)の一側を広い面積を占めながら一方向に長く構成される。即ち、駆動ゲート電極(34)はスイッチングゲート電極(32)より大きく形成する。
【００２８】
上記ゲート配線(図3の36)とスイッチングおよび駆動素子(TS，TD)のゲート電極(32，34)が形成された基板(30)の全面に第1絶縁膜であるゲート絶縁膜(38)を形成する。
【００２９】
次に、上記スイッチング素子(TS)のスイッチングゲート電極(32)に対応するゲート絶縁膜(38)の上部に島形状にパターン化されたスイッチングアクティブ層(56a)とスイッチングオミックコンタクト層(56b)が積層されたスイッチング半導体(56)層を形成し、上記駆動素子(TD)の駆動ゲート電極(34)に対応するゲート絶縁膜(38)の上部にも一方向に延長されて島形状にパターン化された駆動アクティブ層(58a)と駆動オミックコンタクト層(58b)が積層された駆動半導体層(58)を構成する。 
【００３０】
次に、上記スイッチング素子(TS)のスイッチングオミックコンタクト層(56a)の上部には互いに離隔されたスイッチングソース電極(48)とドレイン電極(50)を構成し、上記駆動素子(TD)の駆動オミックコンタクト層(58b)上にはこれと接触し互いに離隔された駆動ソース電極(52)と駆動ドレイン電極(54)を構成する。この時上記スイッチング素子(TS)のスイッチングドレイン電極(50)は上記駆動素子(TD)の駆動ゲート電極(34)と接触するように形成される。 
【００３１】
上記スイッチングおよび駆動素子(TS，TD)のソースおよびドレイン電極(48/52，50/54)が形成された基板(30)の全面に絶縁膜である第1保護膜(60)が形成され、第1保護膜(60)の上部には上記駆動素子(TD)のソース電極(52)と接触する電源配線(62)が形成される。 
【００３２】
上記電源配線(62)が形成された基板(30)の全面には絶縁膜である第2保護膜(64)が形成され、第2保護膜(64)の上部には上記駆動素子(TD)の駆動ドレイン電極(54)と接触して画素領域に構成される画素電極(66)(発光部の第1電極)が形成される。 
【００３３】
前述した様な従来の有機エレクトロルミネセンス素子は先に説明した様に電流を充分に駆動させるために、駆動アクティブ層(58a)は広い幅(W)と狹い長さ(L)を有するチャネル(channel)を備えなければならず、幅対長さ比(W/L)を大きくするための方法で駆動素子(TD)の駆動アクティブ層(58a)は画素領域の一側を過度に占める大きさに形成される。 
【００３４】
従って、駆動素子(TD)が画素領域を占める面積が大きくなり反対に開口率が低下する問題が有り、なお、電流に依るストレス加重現状で薄膜トランジスタの劣化が発生して動作特性の変化が甚だしくなる。 
特に、駆動素子に持続的にDCバイアス(bias)が印加されるために特性の変化が甚だしくなる。 
【００３５】
これに従い非晶質シリコン薄膜トランジスタを使用して製作された能動マトリクス型有機エレクトロルミネセンス素子は画素に残像が残る画質不良を惹起するようになり、前述した構成で駆動素子が一つでなる場合駆動素子に不良が発生するようになるとこれは点欠陷を誘発する問題がある。 
【００３６】
なお、上記有機エレクトロルミネセンス素子は下部発光方式であり、上記駆動素子の大きさに依り表示領域が蚕食されるため高開口率を実現するのが難しい問題がある。 
【発明の開示】
【発明が解決しようとする課題】
【００３７】
本発明は前述した問題を解決するための目的で提案されたもので、本発明に従う有機エレクトロルミネセンス素子は下部発光式でない上部発光式で構成し、上記駆動素子を多数個構成して並列に連結すると同時に並列で連結された薄膜トランジスタ毎に電源配線を連結して構成する。 
【００３８】
このような構成は上記駆動素子に加えられる電流ストレスが多数の駆動素子に分散されるために、駆動素子に加えられる電流ストレスを弱化させて電流ストレスが駆動素子の動作に影響を及ぼさない水準に製作することができる。
そして、並列に連結された薄膜トランジスタ中一部に、欠陷が発生してもこれに拘りなしに駆動される修理(repair)機能を備えることができるようになる。 
【００３９】
なお、上部発光式で構成するために高開口率を具現することができる長所がある。従って、高画質の能動マトリクス型有機エレクトロルミネセンス素子を製作することができる。
【課題を解決するための手段】
【００４０】
前述した様な目的を達成するための本発明に従う有機エレクトロルミネセンス素子は基板 上に形成されたゲート配線と;ゲート配線に垂直に上記基板の上部に形成されてゲート配線と画素領域を定義するデータ配線と;上記ゲート配線とデータ配線が交差する地点の画素領域一側に構成されたスイッチング素子と;上記スイッチング素子と駆動ゲート連結電極を通して電気的に連結され並列に連結された多数の駆動薄膜トランジスタを含む駆動素子と;上記ゲート配線と垂直に交差し上記基板の上部に形成されて、ゲート配線およびデータ配線と画素領域を 定義し上記多数の駆動薄膜トランジスタと接触する電源配線と;上記多数の駆動薄膜トランジスタと接触しながら上記駆動素子の上部に形成された第1電極と;上記第1 電極の上部に構成された発光層と;上記発光層上部の基板の全面に 構成された透明な第2電極を含むことを特徴とする。
【００４１】
この様な有機エレクトロルミネセンス素子に於いて、上記スイッチング素子はゲート配線から伸張されたスイッチングゲート電極と、上記データ配線より伸張されたスイッチングソース電極と、上記スイッチングソース電極と所定間隔離隔されたスイッチングドレイン電極と、上記スイッチングゲート電極と上記スイッチングソースおよびドレイン電極の間に位置するスイッチングアクティブ層を含むことを特徴とする。なお、上記スイッチング素子のスイッチングドレイン電極は上記駆動ゲート連結電極と接触する。上記駆動素子は第1ないし第4駆動ゲート電極と、第1ないし第4駆動ソース電極と、第1ないし第4駆動ドレイン電極と、第1ないし第4アクティブ層を含む第1ないし第4駆動薄膜トランジスタで構成される。上記第1ないし第4駆動ゲート電極は上記駆動素子を上記スイッチング素子に電気的に連結するために上記駆動ゲート連結電極と連結される。上記第1駆動ドレイン電極と上記第2駆動ドレイン電極は一体形で構成される。上記第1電極は上記一体形で構成された第1および第2駆動ドレイン電極と接触する。上記第2駆動ソース電極と上記第3駆動ソース電極は一体形で構成される。上記第3駆動ドレイン電極と上記第4駆動ドレイン電極は一体形で構成される。上記第1電極は上記一体形で構成された第3および第4駆動ドレイン電極と接触する。第1ないし第4駆動ドレイン電極のそれぞれは上記第1ないし第4駆動ソース電極と所定間隔離隔される。上記有機エレクトロルミネセンス素子は上記電源配線で上記第1ないし第4駆動ソース電極の上部に伸張され上記第1ないし第4駆動ソース電極と電気的連結をなす多数の電源電極を更に含む。第1電源電極は上記第1駆動ソース電極と接触し、第2電源電極は上記一体形第2および第3駆動ソース電極と接触し、第3電源電極は上記第4駆動ソース電極と接触する。 
【００４２】
本発明の特徴に従う有機エレクトロルミネセンス素子の製造方法は画素領域と、スイッチング領域と、駆動領域を基板に定義する段階と;上記基板上に第1金属層を形成しパターン化してゲート配線と、スイッチング領域にスイッチングゲート電極と、画素領域に駆動ゲート連結電極と、駆動領域に多数の駆動ゲート電極を形成する段階と;上記ゲート配線とスイッチングゲート電極と駆動ゲート連結電極と多数の駆動ゲート電極が形成された上記基板の全面に第1絶縁膜を形成する段階と;上記スイッチングゲート電極上部の第1絶縁膜上にスイッチングアクティブ層と上記多数の駆動ゲート電極上部の第1絶縁膜上に多数の駆動アクティブ層を形成する段階と;上記スイッチングおよび駆動アクティブ層上部に第2金属層を形成しパターン化して、スイッチングソース電極とスイッチングドレイン電極と、多数の駆動ソース電極と、多数の駆動ドレイン電極を形成する段階と;スイッチング素子および上記駆動ゲート電極と、駆動アクティブ層と、駆動ソースおよびドレイン電極で構成された多数の駆動薄膜トランジスタを含む駆動素子を完成する段階と;上記スイッチングソースおよびドレイン電極と上記多数の駆動ソースおよびドレイン電極の上部に構成され、上記多数の駆動ソース電極を露出させる多数のソースコンタクトホールを含む第2絶縁膜を形成する段階と;上記ソースコンタクトホールを通して上記多数の駆動ソース電極と連結され、上記ゲート配線およびデータ配線と画素領域を定義し、上記第2絶縁膜上に電源配線を形成する段階と;上記第2絶縁膜上に構成されて上記電源配線を覆い、上記多数の駆動ドレイン電極を露出させる多数のドレインコンタクトホールを包含している第3絶縁膜を形成する段階と;上記画素領域で上記第3絶縁膜上に形成され上記多数のドレインコンタクトホールを通して上記多数の駆動ドレイン電極と接触する第1電極を形成する段階と;上記第1電極上に発光層を形成する段階と;上記発光層上部に透明な第2電極を形成する段階を含むことを特徴とする。この様な有機エレクトロルミネセンス素子の製造方法で、上記ゲート配線は第1方向に延長されており、上記スイッチングゲート電極はゲート配線から伸張されており、上記駆動ゲート連結電極はゲート配線と垂直な第1方向に延ばされて構成されており、多数の駆動ゲート電極は上記駆動ゲート連結電極から伸張されるように構成する。上記 第1絶縁膜を形成する段階は上記駆動ゲート連結電極の一終端を露出させるゲートコンタクトホールを形成し、上記スイッチングドレイン電極は上記ゲートコンタクトホールを通して上記駆動ゲート連結電極と接触する。上記スイッチングアクティブ層を形成する段階はスイッチングアクティブ層上にスイッチングオミックコンタクト層を形成する段階を含み、上記スイッチングソースおよびドレイン電極は互いに離隔されて上記スイッチングオミックコンタクト層と接触する。上記多数の駆動アクティブ層を形成する段階は多数の駆動アクティブ層に多数のオミックコンタクト層を形成する段階を含み、多数の駆動ソースおよびドレイン電極のそれぞれは各オミックコンタクト層と接触し、それぞれの駆動ドレイン電極はそれぞれの駆動ソース電極と互いに離隔されるように構成する。上記ドレインコンタクトホ��ルは上記第2および第3絶縁膜を貫通するように形成する。上記駆動素子は第1ないし 第4駆動ゲート電極と、第1ないし第4駆動ソース電極と、第1ないし第4駆動ドレイン電極と、第1ないし第4アクティブ層を含む第1ないし第4駆動薄膜トランジスタで構成される。上記第1ないし第4駆動ゲート電極は上記駆動素子を上記スイッチング素子に電気的に連結するために上記駆動ゲート連結電極と連結する。上記第1駆動ドレイン電極と上記第2駆動ドレイン電極は一体形で構成する。上記第1電極は上記一体形で構成された第1および第2駆動ドレイン電極と接触するように構成する。上記第2駆動ソース電極と上記第3駆動ソース電極は一体形で構成する。上記第3駆動ドレイン電極と上記第4駆動ドレイン電極は一体形で構成する。上記第1電極は上記一体形で構成された第3および第4駆動ドレイン電極と接触するように構成する。 第1ないし第4駆動ドレイン電極のそれぞれは上記第1ないし第4駆動ソース電極と所定間隔離隔される。上記有機エレクトロルミネセンス素子の製造方法で、上記電源配線を形成する段階は上記第1ないし第4駆動ソース電極の上部に伸張され上記第1ないし第4駆動ソース電極と電気的連結をなす多数の電源電極を形成する段階を更に含む。第1電源電極は上記第1駆動ソース電極と接触し、第2電源電極は上記一体形第2および第3駆動ソース電極と接触し、第3電源電極は上記第4駆動ソース電極と接触するように構成する。本発明の他の特徴に従うヂュアルプレート構造の有機エレクトロルミネセンス素子は第1基板上に形成されたゲート配線と;ゲート配線に垂直に上記第1基板の上部に形成されゲート配線と画素領域を定義するデータ配線と;上記ゲート配線とデータ配線が交差する地点の画素領域一側に構成されたスイッチング素子と;上記スイッチング素子と駆動ゲート連結電極を通して電気的に連結され並列に連結された多数の駆動薄膜トランジスタを含む駆動素子と;上記ゲート配線と垂直に交差し上記第1基板の上部に形成され、ゲート配線およびデータ配線と画素領域を定義し上記多数の駆動薄膜トランジスタと接触する電源配線と;第1基板上に形成された有機エレクトロルミネセンスダイオードと;上記第1および第2基板の間に構成されて上記駆動素子と上記有機エレクトロルミネセンスダイオードを電気的に連結する接触電極を含むことを特徴とする。上記の様なヂュアルプレイト構造の有機エレクトロルミネセンス素子で、上記有機エレクトロルミネセンスダイオードは上記第2基板上に第1電極と、第1電極上に発光層と、発光層上に第2電極を含む。上記発光層は第1キャリア伝達層と、主発光層と、第2キャリア伝達層を含む。上記スイッチング素子はゲート配線から伸張されたスイッチングゲート電極と、上記データ配線から伸張されたスイッチングソース電極と、上記スイッチングソース電極と所定間隔離隔されたスイッチングドレイン電極と、上記スイッチングゲート電極と上記スイッチングソースおよびドレイン電極の間に位置するスイッチングアクティブ層を含む。上記スイッチング素子のスイッチングドレイン電極は上記駆動ゲート連結電極と接触する。上記駆動素子は第1ないし第4駆動ゲート電極と、第1ないし第4駆動ソース電極と、第1ないし第4駆動ドレイン電極と、第1ないし第4アクティブ層を含む第1ないし���4駆動薄膜トランジスタで構成される。上記第1ないし第4駆動ゲート電極は上記駆動素子を上記スイッチング素子に電気的に連結するために上記駆動ゲート連結電極と連結される。上記第1駆動ドレイン電極と上記第2駆動ドレイン電極は一体形で構成される。上記第1電極は上記一体形で構成された第1および第2駆動ドレイン電極と接触する。上記第2駆動ソース電極と上記第3駆動ソース電極は一体形で構成される。上記第3駆動ドレイン電極と上記第4駆動ドレイン電極は一体形で構成される。上記第1電極は上記一体形で構成された第3および第4駆動ドレイン電極と接触する。第1ないし第4駆動ドレイン電極のそれぞれは上記第1ないし第4駆動ソース電極と所定間隔離隔される。上記ヂュアルプレイト構造の有機エレクトロルミネセンス素子は上記電源配線で上記第1ないし第4駆動ソース電極の上部に伸張され上記第1ないし第4駆動ソース電極と電気的連結をなす多数の電源電極を更に含む。第1電源電極は上記第1駆動ソース電極と接触し、第2電源電極は上記一体形第2および第3駆動ソース電極と接触し、第3電源電極は上記第4駆動ソース電極と接触する。 
【００４３】
本発明の更に他の特徴に従うヂュアルプレイト構造の有機エレクトロルミネセンス素子の製造方法は画素領域と、スイッチング領域と、駆動領域を第1基板に定義する段階と;上記第1基板上に第1金属層を形成しパターン化してゲート配線と、スイッチング領域にスイッチングゲート電極と、画素領域に駆動ゲート連結電極と、駆動領域に多数の駆動ゲート電極を形成する段階と;上記ゲート配線とスイッチングゲート電極と駆動ゲート連結電極と多数の駆動ゲート電極が形成された上記第1基板の全面に第1絶縁膜を形成する段階と;上記スイッチングゲート電極上部の第1絶縁膜上にスイッチングアクティブ層と上記多数の駆動ゲート電極上部の第1絶縁膜上に多数の駆動アクティブ層を形成する段階と;上記スイッチングおよび駆動アクティブ層上部に第2金属層を形成しパターン化して、スイッチングソース電極とスイッチングドレイン電極と、多数の駆動ソース電極と、多数の駆動ドレイン電極を形成する段階と;スイッチング素子および上記駆動ゲート電極と、駆動アクティブ層と、駆動ソースおよびドレイン電極で構成された多数の駆動薄膜トランジスタを含む駆動素子を完成する段階と;上記スイッチングソースおよびドレイン電極と上記多数の駆動ソースおよびドレイン電極の上部に構成され、上記多数の駆動ソース電極を露出させる多数のソースコンタクトホールを含む第2絶縁膜を形成する段階と;上記ソースコンタクトホールを通して上記多数の駆動ソース電極と連結され、上記ゲート配線およびデータ配線と画素領域を定義し、上記第2絶縁膜上に電源配線を形成する段階と;上記第2絶縁膜上に構成され上記電源配線を覆い、上記多数の駆動ドレイン電極を露出させる多数のドレインコンタクトホールを含めている第3絶縁膜を形成する段階と;上記画素領域で上記第3絶縁膜上に形成され上記多数のドレインコンタクトホールを通して上記多数の駆動ドレイン電極と接触する接触電極を形成する段階と;第2基板上に上記接触電極を通して駆動素子と電気的に連結されている有機エレクトロルミネセンスダイオードを形成する段階を含むことを特徴とする。 
【００４４】
上記ヂュアルプレイト構造の有機エレクトロルミネセンス素子の製造方法で、上記有機エレクトロルミネセンスダイオードを形成する段階は第2基板上に第1電極を形成する段階と、第1電極上に発光層を形成する段階と、画素領域の発光層上に第2電極を形成する段階を含む。上記発光層は第1キャリア伝達層と、主発光層と、第2キャリア伝達層を含む。上記ゲート配線は第1方向に延びており、上記スイッチングゲート電極はゲート配線から伸張されており、上記駆動ゲート連結電極はゲート配線と垂直な第1方向に延びて構成されており、多数の駆動ゲート電極は上記駆動ゲート連結電極から伸張されるように構成する。上記第1絶縁膜を形成する段階は上記駆動ゲート連結電極の一終端を露出させるゲートコンタクトホールを形成し、上記スイッチングドレイン電極は上記ゲートコンタクトホールを通して上記駆動ゲート連結電極と接触する。上記スイッチングアクティブ層を形成する段階はスイッチングアクティブ層上にスイッチングオミックコンタクト層を形成する段階を含み、上記スイッチングソースおよびドレイン電極は互いに離隔されて上記スイッチングオミックコンタクト層と接触する。上記多数の駆動アクティブ層を形成する段階は多数の駆動アクティブ層に多数のオミックコンタクト層を形成する段階を含み、多数の駆動ソースおよびドレイン電極のそれぞれは各オミックコンタクト層と接触し、それぞれの駆動ドレイン電極はそれぞれの駆動ソース電極と互いに離隔されるように構成する。上記ドレインコンタクトホールは上記第2および第3絶縁膜を貫通するように形成する。上記駆動素子は第1ないし第4駆動ゲート電極と、第1ないし第4駆動ソース電極と、第1ないし第4駆動ドレイン電極と、第1ないし第4アクティブ層を含む第1ないし第4駆動薄膜トランジスタで構成される。上記第1ないし第4駆動ゲート電極は上記駆動素子を上記スイッチング素子に電気的に連結するために上記駆動ゲート連結電極と連結する。上記第1駆動ドレイン電極と上記第2駆動ドレイン電極は一体形に構成する。上記第1電極は上記一体形で構成された第1および第2駆動ドレイン電極と接触するように構成する。上記第2駆動ソース電極と上記第3駆動ソース電極は一体形で構成する。上記第3駆動ドレイン電極と上記第4駆動ドレイン電極は一体形で構成する。上記第1電極は上記一体形で構成された第3および第4駆動ドレイン電極と接触する。第1ないし第4駆動ドレイン電極のそれぞれは上記第1ないし第4駆動ソース電極と所定間隔離隔される。上記電源配線を形成する段階は上記第1ないし第4駆動ソース電極の上部に伸張され上記第1ないし第4駆動ソース電極と電気的連結をなす多数の電源電極を形成する段階を更に含む。第1電源電極は上記第1駆動ソース電極と接触し、第2電源電極は上記一体形第2および第3駆動ソース電極と接触し、第3電源電極は上記第4駆動ソース電極と接触するように構成する。
【発明の効果】
【００４５】
本発明に従う有機エレクトロルミネセンス素子はスイッチング素子と駆動素子で非晶質薄膜トランジスタを使用するのに於いて、上記駆動素子を多数個が並列に連結された非晶質薄膜トランジスタで形成し、上記各薄膜トランジスタのソース電極毎に電源配線を連結して構成する。
【００４６】
この様な構成は、上記駆動素子に加えられる電流ストレスを多数の薄膜トランジスタでもれなく分散させるようにすることで電流ストレスが駆動素子の動作に大きな影響を及ぼさないようにし、上記並列連結された薄膜トランジスタ中任意の部分に欠陷が発生したとしても駆動素子の動作が連続されるために点欠陷が発生しない。従って、高画質の有機エレクトロルミネセンス素子を製作することができる効果が有る。
【実施例】
【００４７】
以下、添付した図面を参照して本発明に従う望ましい実施例を説明する。本発明は上部発光型有機エレクトロルミネセンス素子に関するもので、多数の駆動素子を並列連結し、各駆動素子毎に電源配線を連結することを特徴とする。
【００４８】
図6は本発明に従う能動マトリクス型有機エレクトロルミネセンス素子の一つの画素を拡大して図示した拡大平面図である。なお、図6は有機発光部を除いた薄膜トランジスタアレー部のみを構成した平面図である。図示した様に、基板(100)上に一方向に延ばされたデータ配線(115)を形成し、データ配線(115)と垂直に交差しながら互いに所定間隔平行に離隔されたゲート配線(101)と電源配線(128)を構成する。 
【００４９】
上記ゲート配線(101)と電源配線(128)の交差地点にはスイッチングゲート電極(102)とスイッチングアクティブ層(108)とスイッチングソース電極(116)とスイッチングドレイン電極(118)を含むスイッチング素子(TS)が構成されている。上記画素領域(P)には上記スイッチング素子(TS)のスイッチングドレイン電極(118)と駆動ゲート連結電極(114)を通して連結される駆動素子(TD)が構成される。 
【００５０】
上記駆動素子(TD)は多数個の駆動薄膜トランジスタ(TD1，TD2，TD3，TD4)を並列に構成したものであり、各駆動薄膜トランジスタ(TD1，TD2，TD3，TD4)には 駆動ゲート連結電極(114)に依り一つに一体化されたゲート第1ないし第4駆動ゲート電極(104a，104b，104c，104d)が構成されている。上記駆動ゲート連結電極(114)は上記スイッチング素子(TS)のスイッチングドレイン電極(118)と接触し、上記駆動ゲート電極(104a，104b，104c，104d)の一終端に位置する。 なお、駆動薄膜トランジスタ(TD1，TD2，TD3，TD4)は駆動アクティブ層(112a，112b，112c，112d)を含み、駆動ソース電極(120a，120b，120c，120d)と駆動ドレイン電極(122a，122b，122c，122d)を含む。 この時、各アクティブチャネル層(112a，112b，112c，112d)の上部には互いに離隔して構成された駆動ソース電極(120a，120b，120c，120d)と駆動ドレイン電極(122a，122b，122c，122d)がそれぞれ構成され、隣接した薄膜トランジスタのソースおよびドレイン電極は一体化されるように構成する。 
【００５１】
即ち、第1番目の駆動薄膜トランジスタ(TD1)の第1駆動ドレイン電極(122a)は第2番目薄膜トランジスタ(TD2)の第2駆動ドレイン電極(122b)と一体に構成し、第2番目薄膜トランジスタ(TD2)の第2駆動ソース電極(120b)と第3番目薄膜トランジスタ(TD3)の第3駆動ソース電極(120c)もなお一体に構成する。なお、第3番目駆動薄膜トランジスタの第3駆動ドレイン電極(122c)と第4番目駆動薄膜トランジスタの第4ドレイン電極(122d)は一体に構成される。前述した様な構成を反復することで多数個の薄膜トランジスタ(TD1，TD2，TD3，TD4)が並列に連結されて駆動素子(TD)を構成する。
【００５２】
上記駆動ソース電極(120a，120b，120c，120d)は電源配線(128)から伸張された電源電極(128a，128b，128c)を通して電源配線(128)と電気的に接触する。そして、上記駆動ドレイン電極(122a，122b，122c，122d)は発光部の第1電極(未図示)と接触するように上記駆動ドレイン電極(122a，122b，122c，122d)を露出させるコンタクトホール(132a，132b)を形成する。 
【００５３】
前述した様な構成で、上記駆動素子(TD)は多数の薄膜トランジスタ(TD1， TD2，TD3，TD4)を並列に連結した構成であるために、過度な電流ストレスを緩和させることができると同時に、各薄膜トランジスタ(TD1，TD2，TD3，TD4)が電源配線(128)から信号を受ける構成であるので一部薄膜トランジスタが損失されても駆動素子(TD)の動作はそのまま進行されることができる長所を有する。
【００５４】
前述した様に構成された本発明に従う有機エレクトロルミネセンス素子の製造工程を 以下、図7aないし図7eを参照して説明する。
図7aないし図7eは図6のVII-VII線に沿って切断し、本発明の工程順序に従い図示した工程断面図である。
【００５５】
図7aに図示した様に、画素領域(P)とスイッチング領域(TS)と駆動領域(TD)を定義した基板(100)上にアルミニウム(Al)、アルミニウム合金(AlNd)、タングステン(W)、銅(Cu)、モリブデン(Mo)、チタン(Ti)を含む導電性金属グループ中選択された一つを蒸着しパターン化して、一方向に延びたゲート配線(図6の101)と、ゲート配線からスイッチング領域(TS)に突出されたスイッチングゲート電極(102)を形成し、上記駆動領域(TS)には一側が駆動ゲート連結電極(104)に依り互いに連結された多数の駆動ゲート電極(104a，104b，104c，104d)を形成する。次に、上記ゲート配線(図6の101)とゲート電極(102，104a，104b，104c， 104d)が形成された基板(100)の全面に窒化シリコン(SiNX)と酸化シリコン(SiO2)を含む無機絶縁物質グループ中選択された一つを蒸着して第1絶縁膜であるゲート絶縁膜(106)を形成する。
【００５６】
次に、上記ゲート絶縁膜(106)を蝕刻し、上記駆動ゲート連結電極(104)の一側を露出させるゲートコンタクトホール(107)を形成する。 
【００５７】
次に図6bに図示した様に、ゲート絶縁膜(106)の上部に純粋非晶質シリコン(a-Si:H)と不純物を含む不純物非晶質シリコン(n+a-Si:H)を蒸着しパターン化して、上記スイッチング領域(TS)と駆動領域(TD)に構成されたゲート電極(102，104a，104b，104c，104d)上部のゲート絶縁膜(106)上にスイッチングアクティブ層(108)と駆動アクティブ層(112a，112b，112c，112d)とスイッチングオミックコンタクト層(110)と駆動オミックコンタクト層(114a，114b，114c，114d)を形成する。 
【００５８】
継続して、上記アクティブ層(108，112a，112b，112c，112d)とオミックコンタクト層(110，114a，114b，114c，114d)が形成された基板(100)の全面に前述した様な導電性金属物質を蒸着しパターン化して、上記スイッチング領域(TS)および駆動領域(TD)に構成されたオミックコンタクト層(110，114a，114b，114c，114d)上部に互いに離隔して構成されたスイッチングソース電極(116)およびスイッチングドレイン電極(118)と駆動ソース電極(120a，120b，120c，120d)および駆動ドレイン電極(122a，122b，122c，122d)を構成する。
この時、上記スイッチング領域(TS)のスイッチングドレイン電極(118)は上記露出された駆動ゲート連結電極(104)に接触されながら形成される。
【００５９】
なお、上記駆動領域(TD)のオミックコンタクト層(114a，114b，114c，114d)の上部に互いに離隔して構成された駆動ソース電極(120a，120b，120c，120d)と駆動ドレイン電極(122a，122b，122c，122d)は次の様に構成される。 
【００６０】
即ち、上記スイッチング領域(TS)に近接した第1番目駆動ゲート電極(104a)の上部に構成された第1駆動ドレイン電極(122a)は第2番目ゲート電極(104b)の上部に構成される第2 駆動ドレイン電極(122b)と一体に構成する。 
上記第2番目ゲート電極(104b)の上部に構成される第2駆動ソース電極(120b)は第3番目ゲート電極(104c)の上部に構成される第3駆動ソース電極(120c)と一体に構成する。 
【００６１】
ゲート電極が図7bで説明した様に多数個の場合、上記の様な形状で一体化されたソースおよびドレイン電極を反復的に形成すればよい。 
上記の構成は便宜上薄膜トランジスタの面積を小さくするための構成であり、それぞれを別途に分離して形成することもできる。 
【００６２】
次に、上記駆動ソース電極(120a，120b，120c，120d)と駆動ドレイン電極(122a，122b，122c，122d)の離隔された間に露出されたオミックコンタクト層(108，114a，114b，114c，114d)を除去して下部のアクティブチャネル層(112a，112b，112c，112d)を露出させる工程を進行する。  
これで、上記スイッチング領域(TS)にはスイッチング素子が構成され、上記駆動領域(TD)には並列に連結された多数の薄膜トランジスタを含む駆動素子が形成される。 
【００６３】
次に図7cに図示した様に、上記ソースおよびドレイン電極が形成された基板(100)の全面に前述した様な絶縁物質を蒸着して絶縁膜である第1保護膜(124)を形成する。 
継続して、上記第1保護膜(124)を蝕刻して、上記多数の駆動素子の駆動薄膜トランジスタ毎に構成された駆動ソース電極(120a，120b，120c，120d)を露出させる工程を進行する。図7cでは第2および第3駆動ソース電極(120b，120c)は一つのコンタクトホール(contact hole)で同時に露出させた。 
【００６４】
継続して、上記第1保護膜(124)を含む基板(100)の全面に前述した様な導電性金属物質を蒸着しパターン化して、電源配線(図6の128)を構成し、上記電源配線から一方向に延びて駆動素子の駆動ソース電極(120a，120b，120c， 120d)に接触する電源電極(128a，128b，128c)を形成する。 
【００６５】
次に図7dに図示した様に、上記電源配線(128a，b，c)が形成された基板(200)の全面にベンジョサイクロブテン(BCB)とアクリル(acryl)系樹脂(resin)を含む有機絶縁物質グループ中選択された一つか窒化シリコン(SiNX)と酸化シリコン(SiO2)を含む無機絶縁物質グループ中から選択された一つを塗布して第2保護膜(130)を形成する。 
【００６６】
継続して、上記第2保護膜(130)と下部の第1保護膜(124)を蝕刻して上記駆動素子の駆動ドレイン電極(122a，122b，122c，122d)を露出させる第1および 第2ドレインコンタクトホール(132a，132b)を形成する。第1ドレインコンタクトホールは第1および第2駆動ドレイン電極(122a，122b)を同時に露出させ、第2ドレインコンタクトホールは第3および第4駆動ドレイン電極(122c，122d)を同時に露出させる。 
【００６７】
前述した様な工程で本発明の第1実施例に従う有機エレクトロルミネセンス素子の薄膜トランジスタアレー部を製作することができる。 
前述した様な工程で製作された薄膜トランジスタアレー部に有機発光 部を形成する段階を以下、図7eを参照して説明する。 
【００６８】
図7eに図示した様に、図7aないし図7dの工程で製作された薄膜トランジスタアレー部の全面にアルミニウム(Al)とカルシウム(Ca)とマグネシウム(Mg)中から選択された一つで形成するかリチュムフルオリン/アルミニウム(LiF/Al)のようなワーク関数(work function)が低い金属を蒸着して第1電極(陰極電極:cathode electrode)(134)を形成する。 
この時、上記第1電極(134)は画素領域の駆動素子である駆動薄膜トランジスタの露出された上記駆動ドレイン電極(122a，122b，122c，122d)と第1および第2ドレインコンタクトホール(132a，132b)を通して接触する。 
【００６９】
連続して、上記第1電極(134)の上部に発光層(136)を形成するが、上記発光層は単層又は多層に形成することができ、多層で形成される場合には上記第1電極(134)と近接した主発光層の一層に電子注入層を形成し、上記第1電極(134)に対応する主発光層の他側にホール注入層を形成する。
【００７０】
連続して、上記発光層(136)の上部にインジュム-錫-酸化物(ITO)の様なワーク関数が大きい透明導電性金属を蒸着しパターン化して、第2電極(陽極 電極; anode electrode)(138)を形成する。
この様に構成された有機発光素子は発光層で発光された光が上部に発光されるために、上記薄膜トランジスタアレー部を設計する時に、特に駆動素子を設計する時開口率を考慮しなくてもよい。
従って、薄膜トランジスタアレー部を設計するのに容易な構造である。
【００７１】
以下、本発明を応用した変形例を説明する。
以下では前述した様な本発明の薄膜トランジスタアレー部を有するヂュアルプレート構造の有機エレクトロルミネセンス素子に対して説明し、以下の有機エレクトロルミネセンス素子は上記有機発光部が別途の基板に形成された形状である。
【００７２】
図8は本発明に従う薄膜トランジスタアレー部を採用したヂュアルプレート構造の上部発光型有機エレクトロルミネセンス素子の構成を概略的に図示した断面図である。 
【００７３】
図示した様に、本発明に従う有機エレクトロルミネセンス素子(99)は透明な第1基板(100)と第2基板(200)をシーラント(sealant)(300)を通して合着して構成する。
【００７４】
上記第1基板(100)の上部には多数の画素領域(P)が定義され、各画素領域(P)毎に薄膜トランジスタ(スイッチング素子と駆動素子)(T)とアレー配線(未図示)が構成される。
上記第1基板(100)と対向する第2基板(200)の下部面には透明なホール注入電極である第1電極(202)を構成する。
上記第1電極(202)の下部には第1基板に定義された各画素に対応して赤色(R)と緑色(G)と青色(B)を発光する発光層(208)をそれぞれ形成する。
連続して、上記発光層(208)下部には電子注入電極である第2電極(210)を次次に構成する。
【００７５】
前述した構成で、上記発光層(208)を多層で構成する場合には主発光層(208a)と、上記主発光層(208a)と第1 電極(202)の間にホール輸送層(208b)を更に構成し、上記主発光層(208a)と第2 電極(210)の間に電子輸送層(208c)を更に形成する。
上記第2電極(210)と薄膜トランジスタ(駆動素子(TD))のドレイン電極(未図示)は別途の接触電極(400)を通して接触するようになる。
この時、上記接触電極(400)は上記第2電極(210)上に形成することもでき、上記駆動素子のドレイン電極(未図示)から延長された部分に形成することもできる。
【００７６】
上記接触電極(400)を構成し、第1および第2基板(100，200)を合着すると駆動素子のドレイン電極(未図示)と第2電極(210)は上記接触電極(400)を通して間接的に連結される構造である。
【００７７】
前述した様な構成は上記有機発光部を別途の基板に形成するために上部発光型で駆動することができ、これに依り下部の薄膜トランジスタアレー部を設計する時開口率を考慮しなくてもよい設計上の自由度を得ることができる。
【００７８】
前述した様な構成で、上記下部基板(100)に構成された薄膜トランジスタアレー部は図7aないし図7eで説明した工程を通して製作することができ、だたし違うのは駆動素子のドレイン電極と連結される接触電極(400)を更に構成することである。
前述した様な工程で本発明の望ましい実施例に従う有機エレクトロルミネセンス素子を製作することができる。
【図面の簡単な説明】
【００７９】
【図１】図1は有機エレクトロルミネセンス素子を概略的に図示した断面図。
【図２】図2は従来の有機エレクトロルミネセンス素子の一つの画素を示した等価回路図。
【図３】図3は非晶質薄膜トランジスタを含む従来の有機エレクトロルミネセンス素子の一つの画素を拡大して図示した拡大平面図。
【図４】図4は図3のIV-IV線に沿って切断した断面図。
【図５】図5は図3のV-V線に沿って切断した断面図。
【図６】図6は本発明に従う有機エレクトロルミネセンス素子に構成された薄膜トランジスタアレー部の一つの画素を図示した拡大平面図。
【図７ａ】図6のVII-VII線に沿って切断し、本発明の工程順序に従い図示した工程断面図。
【図７ｂ】図6のVII-VII線に沿って切断し、本発明の工程順序に従い図示した工程断面図。
【図７ｃ】図6のVII-VII線に沿って切断し、本発明の工程順序に従い図示した工程断面図。
【図７ｄ】図6のVII-VII線に沿って切断し、本発明の工程順序に従い図示した工程断面図。
【図７ｅ】図6のVII-VII線に沿って切断し、本発明の工程順序に従い図示した工程断面図。
【図８】図8は本発明に従う薄膜トランジスタアレー部を採用したヂュアルプレート構造の上部発光型有機エレクトロルミネセンス素子の構成を図示した断面図。
【符号の説明】
【００８０】
100 : 基板
101 : ゲート配線 
102 : スイッチングゲート電極
104 : 駆動ゲート連結電極 
104a，104b，104c，104d : 駆動ゲート電極 
108 : スイッチングアクティブ層 
112a，112b，112c，112d : 駆動アクティブ層 
115 : データ配線116 : スイッチングソース電極 
118 : スイッチングドレイン電極
120a，120b，120c，120d : 駆動ソース電極 
122a，122b，122c，122d : 駆動ドレイン電極 
128 : 電源配線 
132a，132b :ドレインコンタクトホール 
【図１】
2008225509.tif 000003
【図２】
2008225509.tif 000004
【図３】
2008225509.tif 000005
【図４】
2008225509.tif 000006
【図５】
2008225509.tif 000007
【図６】
2008225509.tif 000008
【図７ａ】
2008225509.tif 000009
【図７ｂ】
2008225509.tif 000010
【図７ｃ】
2008225509.tif 000011
【図７ｄ】
2008225509.tif 000012
【図７ｅ】
2008225509.tif 000013
【図８】
2008225509.tif 000014