(57)【要約】【課題】オーバーレイヤー構造を採用した液晶装置の製造方法において、高開口率を実現する液晶装置の製造方法を提供する。【解決手段】液晶を挟持して対向する第１基板及び第２基板のうち、第１基板の内側に画素領域ごとに画素電極１１を設ける工程と、画素電極１１の内側に電極絶縁膜を設ける工程と、電極絶縁膜の内側に複数の開口部１７ａを有すると共に画素電極１１との間で開口部１７ａの各々を通じて電界を発生させる共通電極１７を設ける工程と、を備え、画素電極１１の形成工程では、画素電極１１をパターニングするためのフォトリソグラフィーにおける第１露光のショット分割を、ショット分割の境界Ｂ−Ｂ´が画素電極１１の形成領域に配置されるように行い、共通電極１７の形成工程では、共通電極１７をパターニングするためのフォトリソグラフィーにおける第２露光のショット分割を、ショット分割の境界が開口部１７ａの非形成領域のみに配置される。【選択図】図３
2008065214.tif 000002
【特許請求の範囲】
【請求項１】
液晶を挟持して対向する第１基板及び第２基板のうち、前記第１基板の内側に画素領域ごとに画素電極を設ける工程と、該画素電極の内側に電極絶縁膜を設ける工程と、該電極絶縁膜の内側において全ての前記画素領域を覆うように、前記画素電極に対応する位置に複数の開口部を有すると共に前記画素電極との間で前記開口部の各々を通じて電界を発生させる共通電極を設ける工程と、を備え、
前記画素電極の形成工程では、前記画素電極をパターニングするためのフォトリソグラフィーにおける第１露光のショット分割を、該ショット分割の境界が前記画素電極の形成領域に配置されるように行い、
前記共通電極の形成工程では、前記共通電極をパターニングするためのフォトリソグラフィーにおける第２露光のショット分割を、該ショット分割の境界が前記開口部の非形成領域のみに配置されるように行うことを特徴とする液晶装置の製造方法。
【請求項２】
前記画素電極の形成工程の前に、前記第１基板の内側に、前記画素電極への通電を制御するスイッチング素子および該スイッチング素子に走査信号を供給する走査線を設ける工程と、
前記画素電極の前記走査線に沿った周縁部および前記走査線と平面視において重なるように、ブラックマトリクスを形成する工程と、を備え、
前記画素電極の形成工程では、前記第１露光のショット分割の境界が、前記画素電極の形成領域の周縁部のうち前記走査線に沿った周縁部のみと交差するようにショット分割を行うことを特徴とする請求項１に記載の液晶装置の製造方法。
【請求項３】
前記画素電極の形成工程の前に、前記第１基板の内側に、前記スイッチング素子にデータ信号を供給するデータ線を、前記走査線と交差するように設ける工程と、
前記ブラックマトリクスを形成する工程では、前記画素電極の前記データ線に沿った周縁部および前記データ線と平面視において重なるように、前記ブラックマトリクスを形成しないことを特徴とする請求項２に記載の液晶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶装置の製造方法に関するものである。
【背景技術】
【０００２】
従来のＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）方式などの液晶装置は、一対の基板間に液晶を封入した構成を有しており、各基板上の電極で基板面に垂直な方向に電界を印加することによって液晶分子の配向を制御し、光透過率を変調している。これに対し、液晶装置の広視野角化を図る一つの手段として、液晶に印加する電界の方向を基板面に略平行な方向とし、この電界によって液晶を基板に略平行な面内で回転させる方式が知られている。つまり、一つの基板上に一対の電極を形成して電界を発生させる方式である。この種の方式としては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）方式、ＦＦＳ（Ｆｒｉｎｇｅ−Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）方式などが知られている。
【０００３】
ＦＦＳ方式は、ＩＰＳ方式の技術を更に改良した技術であり、構造上異なるのは、ＩＰＳ方式の場合は一対の櫛歯状電極が同層に形成されているのに対し、ＦＦＳ方式の場合は一対の電極が異なる層に形成されている点である。すなわち、ＦＦＳ方式はベタ状電極の上方に層間絶縁膜を介して櫛歯状電極が積層されている。この電極構成の違いにより、発生する電界の方向が若干変わり、ＩＰＳ方式での電界方向は電極が対向する横方向であるが、ＦＦＳ方式での電界方向は電極が異なる層に形成されているため、横方向に加えて、特に電極の縁の近傍で基板面に垂直な方向にも強い電界成分を持っている。なお、下記の特許文献１は、電極形状はＩＰＳ方式の一種であるが、一対の電極が異なる層に形成されていることで電界方向はＦＦＳ方式と類似している。
【０００４】
その結果、通常のＩＰＳ方式では電極間に位置する液晶分子が駆動されたとしても電極の直上に位置する液晶分子はほとんど駆動されないため、電極部分が表示に寄与できず、この部分が遮光膜で遮光されることで開口率が低下する。これに対して、ＦＦＳ方式の場合、電極間に位置する液晶分子は勿論のこと、電極の直上に位置する液晶分子も駆動されやすいという特徴を持っている。したがって、ＦＦＳ方式においては、電極を透明導電膜で形成すれば、電極の部分もある程度表示に寄与させることができ、同じ条件のＩＰＳ方式に比べて開口率を大きくできるという利点を有している。
【特許文献１】特開２００３−１５１４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このように、液晶装置の高輝度化を図る手段としては、上記ＦＦＳ方式の採用が有効である。ここで、液晶装置のスイッチング素子には、Ｐ−Ｓｉ（ポリシリコン）型薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下ＴＦＴと略記する）素子又はα―Ｓｉ（アモルファスシリコン）型ＴＦＴ素子などが用いられている。そして、主にＰ−Ｓｉ型ＴＦＴ素子を用いたときには、ＴＦＴ素子を覆う絶縁膜を形成して表面を平坦化し、かかる絶縁膜上に液晶駆動用の電極を形成した、いわゆるオーバーレイヤー構造が採用されている。このオーバーレイヤー構造を採用すると、データ線周辺の平坦性が確保できるため、データ線周辺の画素領域における光漏れが減少する。これにより、データ線上のブラックマトリクスを取り止めることが可能となり、画素の開口率を向上することができる。
【０００６】
ところで、電極をフォトリソグラフィーによりパターニングする際に、大型液晶パネルの場合には一度にパネル全面を露光することが困難であるため、数回に分けて露光処理を行い（ショット分割）、一枚のパネルとして製造することになる。図８に示すように、ショット分割の境界は、一般に画素電極１１の非形成領域に配置される。図８では、紙面横方向のショット分割の境界Ｃ−Ｃ´が、画素電極１１の非形成領域であってデータ線３の形成領域内に配置されている。その際、ショット分割位置の周辺においては、露光ブラインドからの光漏れや、ガラス内の光の伝播に起因して、レジストが所定の露光領域より広い範囲で露光される。このレジストを用いて画素電極１１をパターニングすると、画素電極１１のパターン細り８７が発生する。従来であれば画素電極１１のパターン細り８７は、データ線３上に形成されたブラックマトリクス４３により隠蔽することができたが、高開口率を目的としてデータ線３上のブラックマトリクス４３を除去すると、その位置に形成されたパターン細り８７により周辺の画素に対して画素透過率が変動してしまい、明るさの違いがそのまま視認されてしまうという問題があった。
【０００７】
そこで、本発明は、上述の事情を鑑みてなされたものであり、オーバーレイヤー構造を採用した液晶装置の製造方法において、高開口率を実現する液晶装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、本発明の液晶装置の製造方法は、液晶を挟持して対向する第１基板及び第２基板のうち、前記第１基板の内側に画素領域ごとに画素電極を設ける工程と、該画素電極の内側に電極絶縁膜を設ける工程と、該電極絶縁膜の内側において全ての前記画素領域を覆うように、前記画素電極に対応する位置に複数の開口部を有すると共に前記画素電極との間で前記開口部の各々を通じて電界を発生させる共通電極を設ける工程と、を備え、前記画素電極の形成工程では、前記画素電極をパターニングするためのフォトリソグラフィーにおける第１露光のショット分割を、該ショット分割の境界が前記画素電極の形成領域に配置されるように行い、前記共通電極の形成工程では、前記共通電極をパターニングするためのフォトリソグラフィーにおける第２露光のショット分割を、該ショット分割の境界が前記開口部の非形成領域のみに配置されるように行うことを特徴とする。
【０００９】
このように構成することで、第１露光のショット分割位置において画素電極に形成されるパターン細りが、二重露光となる部分の周辺のみに発生することとなり、パターン細りになる領域を減少させることができる。また、第２露光のショット分割位置を開口部に干渉しない位置にすることで、表示性能に影響を与えることなく露光することができ、画素の高開口率を実現することができる効果がある。
【００１０】
また、前記画素電極の形成工程の前に、前記第１基板の内側に、前記画素電極への通電を制御するスイッチング素子および該スイッチング素子に走査信号を供給する走査線を設ける工程と、前記画素電極の前記走査線に沿った周縁部および前記走査線と平面視において重なるように、ブラックマトリクスを形成する工程と、を備え、前記画素電極の形成工程では、前記第１露光のショット分割の境界が、前記画素電極の形成領域の周縁部のうち前記走査線に沿った周縁部のみと交差するようにショット分割を行うことを特徴とする。
【００１１】
このように構成することで、第１露光のショット分割位置において画素電極に形成されるパターン細りを、画素電極の走査線に沿った周縁部のみに発生させることが可能になる。このパターン細りは、走査線上に形成されるブラックマトリクスを延設することで隠蔽することができるため、第１露光のショット分割の影響を受けることなく表示することができる効果がある。なお、ここでいう平面視とは、基板を垂直方向から見る場合のことをいう。
【００１２】
更に、前記画素電極の形成工程の前に、前記第１基板の内側に、前記スイッチング素子にデータ信号を供給するデータ線を、前記走査線と交差するように設ける工程と、前記ブラックマトリクスを形成する工程では、前記画素電極の前記データ線に沿った周縁部および前記データ線と平面視において重なるように、前記ブラックマトリクスを形成しないことを特徴とする。
【００１３】
このように構成することで、必要のないブラックマトリクスを除去することができるため、画素の開口率を向上させることができる効果がある。しかも、画素電極のデータ線に沿った周縁部にはパターン細りが発生しないので、ブラックマトリクスを除去しても光漏れが発生することはない。
【発明を実施するための最良の形態】
【００１４】
［液晶装置の全体構成］
次に、本発明の実施形態における液晶装置の全体構成を図１及び図２に基づいて説明する。
【００１５】
本実施形態では、ＬＴＰＳ型ＴＦＴ素子を画素スイッチング素子として用いたＴＦＴアクティブマトリクス型、ＦＦＳ方式の透過型液晶装置の例を挙げて説明する。
【００１６】
図１は、本実施形態の液晶装置を各構成要素とともに対向基板の側から見た平面図、図２は図１のＨ−Ｈ´線に沿う断面図である。なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や部材毎に縮尺を異ならせてある。また、液晶装置の各構成部材における液晶層側を内側と呼び、その反対側を外側と呼ぶことにする。
【００１７】
図１及び図２に示すように、本実施形態の液晶装置１００は、ＴＦＴアレイ基板１０（第１基板）と対向基板２０（第２基板）とがシール材５２によって貼り合わされ、このシール材５２によって区画された領域内に液晶層５０が封入されている。液晶層５０は、正の誘電率異方性を有する液晶から構成されている。シール材５２の形成領域の内側の領域には、遮光性材料からなる遮光膜（周辺見切り）５３が形成されている。シール材５２の外側の周辺回路領域には、データ線駆動回路２０１及び入力端子２０２がＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する二辺に沿って走査線駆動回路１０４が形成されている。ＴＦＴアレイ基板１０の残る一辺には、表示領域の両側に設けられた走査線駆動回路１０４の間を接続するための複数の配線１０５が設けられている。
［液晶装置の構成］
次に、本発明の実施形態における液晶装置を図３及び図４に基づいて説明する。
【００１８】
図３は同液晶装置の各画素の拡大平面図、図４は図３のＡ−Ａ´線に沿う同液晶装置の断面図である。
【００１９】
液晶装置１００の表示領域内には、複数の画素がマトリクス状に配置されている。
【００２０】
図３に示すように、走査線１が水平方向（図３における横方向）に延在するとともに、データ線３が縦方向（図３における縦方向）に延在し、これら走査線１及びデータ線３とに四方を囲まれた領域が１つの画素領域を構成している。多結晶シリコン膜からなる半導体層４が、データ線３と走査線１の交差点の近傍で略Ｕ字状に形成されている。半導体層４の両端にはコンタクトホール５，６が形成されており、一方のコンタクトホール５はデータ線３と半導体層４のソース領域４ｓとを電気的に接続するソースコンタクトホールであり、他方のコンタクトホール６は半導体層４のドレイン領域４ｄとドレイン電極７とを電気的に接続するドレインコンタクトホールである。ドレイン電極７上のドレインコンタクトホール６が設けられた側と反対側には、ドレイン電極７と後述する画素電極１１とを電気的に接続するための画素コンタクトホール１２が形成されている。
【００２１】
本実施形態におけるＴＦＴ１３は、略Ｕ字状の半導体層４が走査線１と交差しており、半導体層４と走査線１とが２箇所で交差しているため、１つの半導体層上に２つのゲートを有するＴＦＴ、いわゆるデュアルゲート型ＴＦＴを構成している。
【００２２】
画素電極１１は、例えばインジウム錫酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ、以下ＩＴＯと略記する）などの材料により形成され、１つの画素領域に対応して略矩形状にパターニングされている。一方、共通電極１７は、例えばＩＴＯなどの材料により形成され、複数の画素がマトリクス状に配置された表示領域全体に亘って形成されている。また、共通電極１７は、画素電極１１との重なり部分においてスリット状の開口部１７ａを有しており、隣接する開口部１７ａと開口部１７ａとの間が帯状の電極部１７ｂを構成する。
【００２３】
次に、液晶装置１００の断面構造について説明する。
【００２４】
図４に示すように、ガラス、石英などの透明基板２１，２２からなるＴＦＴアレイ基板１０（図４における下側基板）、対向基板２０（図４における上側基板）を有し、これら基板間に液晶層５０が挟持されている。ＴＦＴアレイ基板１０を構成する透明基板２１上に多結晶シリコンからなる半導体層４が設けられ、この半導体層４を覆うようにシリコン酸化膜などからなるゲート絶縁膜２３が形成されている。半導体層４は各画素電極１１をスイッチング制御するＴＦＴ１３を構成し、ＴＦＴ１３は、モリブデンなどからなる走査線１で構成されるゲート電極、当該ゲート電極からの電界によりチャネルが形成される半導体層４のチャネル領域４ｃ、ゲート電極と半導体層４とを絶縁するゲート絶縁膜２３、アルミニウムなどからなるドレイン電極７、半導体層のソース領域４ｓ及びドレイン領域４ｄを備えている。
【００２５】
また、ＴＦＴアレイ基板１０上には、ソース領域４ｓへ通じるソースコンタクトホール５、ドレイン領域４ｄへ通じるドレインコンタクトホール６が各々形成されたシリコン酸化膜からなる第１層間絶縁膜２４が形成されている。つまり、データ線３は第１層間絶縁膜２４を貫通するソースコンタクトホール５を介して半導体層４のソース領域４ｓに電気的に接続されており、ドレイン電極７は、第１層間絶縁膜２４を貫通するドレインコンタクトホール６を介して半導体層４のドレイン領域４ｄに電気的に接続されている。ドレイン電極７は、データ線３と同一材料からなり、第１層間絶縁膜２４上に形成されている。更に、ドレイン電極７へ通じる画素コンタクトホール１２が形成された第２層間絶縁膜２５、第３層間絶縁膜２６が順次形成されている。第２層間絶縁膜２５はシリコン酸化膜、第３層間絶縁膜２６はアクリル樹脂から構成され、特に第３層間絶縁膜２６は下地の段差を平坦化するための平坦化膜として機能する。
【００２６】
第３層間絶縁膜２６上に、ＩＴＯなどの透明導電膜からなる画素電極１１が略矩形状に形成されている。以上の構成により、画素電極１１は、ドレイン電極７を中継層として半導体層４のドレイン領域４ｄと電気的に接続されることになる。画素電極１１上を含む第３層間絶縁膜２６上には、シリコン窒化膜などからなる第４層間絶縁膜２７が形成されている。第４層間絶縁膜２７上には、スリット状の開口部１７ａと帯状の電極部１７ｂを有するＩＴＯなどの透明導電膜からなる共通電極１７が略ベタ状に形成されている。ＴＦＴアレイ基板１０の最上層で液晶層５０に接する面には、ポリイミドなどからなる配向膜２８が設けられている。
【００２７】
他方、対向基板２０は、透明基板２２上にカラーフィルターを構成する赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれかの色材層３１が画素毎に形成されている。各色材層３１の周囲には、画素周辺の光漏れを防止するために、金属クロムなどの遮光性材料からなるブラックマトリクス４３が形成されている。また、色材層３１を保護するとともに色材層３１による段差を平坦化するためのオーバーコート層３２が形成され、オーバーコート層３２上にＴＦＴアレイ基板１０側と同様の配向膜３３が形成されている。
【００２８】
ＴＦＴアレイ基板１０の外面側（液晶層５０と反対側）には偏光板６１が積層されており、対向基板２０の外面側にも偏光板６２が配設されている。なお、各基板１０，２０と偏光板６１，６２との間に、必要に応じて位相差板を配置してもよい。また、ＴＦＴアレイ基板１０の背面側（図４における下側）には、導光板９１と反射板９２とを具備したバックライト（照明装置）９０が設けられている。
【００２９】
配向膜２８，３３にはラビングが施されている。このときそれぞれのラビング方向は、画素電極１１と共通電極１７との間に形成される電界方向と一致しない方向に設定されている。なお、電界方向に対して垂直以外の角度で交差する方向にラビング方向を設定すれば、電界の作用時に液晶分子を同一方向に回動させることができる。本実施形態の場合、ＴＦＴアレイ基板１０側の配向膜２８のラビング方向及び対向基板２０側の配向膜３３のラビング方向は、水平方向（図３における横方向）に設定されている。一方、ＴＦＴアレイ基板１０側の偏光板６１の透過軸は、配向膜２８のラビング方向と平行に配置され、対向基板２０側の偏光板６２の透過軸は、偏光板６１の透過軸と直交するように配置されている。なお、配向膜２８，３３のラビング方向および偏光板６１，６２の透過軸は、上記以外の配置とすることも可能である。
【００３０】
液晶装置１００の動作として、非選択電圧（液晶のしきい値電圧近傍の電圧）印加時において、液晶層５０を構成する液晶分子は、ラビング方向に沿って基板と水平に配向している。そして、画素電極１１と共通電極１７との間に選択電圧（液晶のしきい値電圧に比べて十分に高い電圧）を印加すると、電界が発生し、その電界方向に沿って液晶分子が再配向する。なお、配向膜のラビング方向を電界方向と垂直以外の角度で交差する方向に設定しているため、全ての液晶分子を同一方向に回動させることができる。液晶装置１００は、このような液晶分子の配向状態の差異に基づく複屈折性を利用して明暗表示を行うように構成されている。
【００３１】
そのため、画素電極１１にパターン細りが発生すると、その領域において液晶層５０に選択電圧を印加することができなくなる。その結果、パターン細りの領域において、液晶分子の再配向による画像表示ができなくなってしまう。
［液晶装置の製造方法］
次に、本発明の実施形態における液晶装置のうち、特にＴＦＴアレイ基板１０の製造プロセスを図５〜図７に基づいて説明する。
【００３２】
図５は同液晶装置の製造プロセスを示す断面図、図６は電極のパターニング工程を示す断面図、図７はショット分割による電極部の製造プロセスを示すイメージ図である。
【００３３】
まず初めに、図５（ａ）に示すように、ガラス、石英などの透明基板２１を準備し、図５（ｂ）に示すように、膜厚４０ｎｍ程度の非晶質シリコン膜をＣＶＤ法などにより成膜し、非晶質シリコン膜を成膜した後、レーザアニールなどを施して再結晶化させることによって多結晶シリコン膜とする。その後、この多結晶シリコン膜を周知のフォトリソグラフィー、エッチング法によりパターニングして半導体層４とする。
【００３４】
次に、図５（ｃ）に示すように、膜厚７５ｎｍ程度のシリコン酸化膜をＣＶＤ法などにより基板全面に成膜し、ゲート絶縁膜２３とする。
【００３５】
次に、図５（ｄ）に示すように、膜厚３００ｎｍ程度のモリブデン膜をスパッタ法などにより基板全面に成膜した後、このモリブデン膜を周知のフォトリソグラフィー、エッチング法によりパターニングして走査線１を形成する。
【００３６】
次に、図５（ｅ）に示すように、シリコン酸化膜をＣＶＤ法などにより基板全面に成膜し、第１層間絶縁膜２４とする。その後、周知のフォトリソグラフィー、エッチング法により第１層間絶縁膜２４、ゲート絶縁膜２３を貫通して半導体層４のソース領域４ｓ、ドレイン領域４ｄに達するソースコンタクトホール５、ドレインコンタクトホール６をそれぞれ形成する。その後、膜厚５００ｎｍ程度のアルミニウム膜をスパッタ法などにより基板全面に成膜した後、このアルミニウム膜を周知のフォトリソグラフィー、エッチング法によりパターニングしてデータ線３、ドレイン電極７をそれぞれ形成する。
【００３７】
次に、図５（ｆ）に示すように、膜厚２００ｎｍ程度のシリコン酸化膜をＣＶＤ法などにより基板全面に成膜して第２層間絶縁膜２５を形成し、次いで、膜厚１〜３μｍ程度のアクリル樹脂膜を基板全面に塗布、硬化させて第３層間絶縁膜２６を形成する。
【００３８】
次に、図５（ｇ）に示すように、周知のフォトリソグラフィー、エッチング法により第３層間絶縁膜２６、第２層間絶縁膜２５を貫通してドレイン電極７に達する画素コンタクトホール１２を形成する。その後、膜厚７５ｎｍ程度のＩＴＯ膜をスパッタ法などにより基板全面に成膜し、このＩＴＯ膜を周知のフォトリソグラフィー、エッチング法によりパターニングして画素電極１１を形成する。
【００３９】
次に、図５（ｈ）に示すように、膜厚５０〜４００ｎｍ程度のシリコン窒化膜をスパッタ法などにより基板全面に成膜して第４層間絶縁膜２７を形成する。
【００４０】
次に、図５（ｉ）に示すように、膜厚７５ｎｍ程度のＩＴＯ膜をスパッタ法などにより基板全面に成膜し、このＩＴＯ膜を周知のフォトリソグラフィー、エッチング法によりパターニングして共通電極１７を形成する。
【００４１】
その後、図示しないが、基板全面にポリイミド膜を成膜し、ラビング処理を施すことによって配向膜２８を形成する。
【００４２】
以上の工程を経て、ＴＦＴアレイ基板１０が完成する。
【００４３】
ここで、図５（ｇ）に示した画素電極１１をパターニングする際の詳細工程について、図６を用いて説明する。
【００４４】
まず、図６（ａ）に示すように、ＩＴＯ膜からなる画素電極１１を基板全面に成膜し、その後レジスト７１を表面に塗布する。次に、レジスト７１を露光するため、基板表面にフォトマスク７５を配置する。フォトマスク７５は、ガラスなどの透明基板７３の表面に、金属クロムなどの遮光膜７４を配置して構成されている。その遮光膜７４には、レジスト７１の露光領域に対応して開口部７６が形成されている。
【００４５】
ここで、液晶装置が大型の場合には、一度に基板全面を露光することが困難であるため、数回に分けて基板の露光処理を行い（ショット分割）、一枚のパネルを製造することになる。この場合、露光する領域にはフォトマスク７５を配置し、露光しない領域には遮光部材（露光ブラインド）７２を配置する。この露光ブラインド７２とフォトマスク７５との境界が略ショット分割位置となる。この状態で一度目の露光を行う。
【００４６】
次に、図６（ｂ）に示すように、一度目の露光とはショット分割位置を境に図６（ａ）とは逆に露光ブラインド７２とフォトマスク７５とを配置したのちに二度目の露光を行う。
【００４７】
次に、図６（ｃ）に示すように、二度の露光が完了した後に現像処理を行うことにより、露光した領域のレジスト７１が除去される。
【００４８】
次に、図６（ｄ）に示すように、パターニングされたレジスト７１をマスクとしてエッチングを行う。
【００４９】
次に、図６（ｅ）に示すように、エッチングした結果、レジスト７１が除去された領域の画素電極１１が除去される。
【００５０】
次に、図６（ｆ）に示すように、残置しているレジスト７１を除去することで、画素電極１１のパターニングが完了する。
［ショット分割］
次に、上述したショット分割の位置について説明する。ここで、図３における走査線１の延在する方向をＸ方向、データ線３の延在する方向をＹ方向とする。本実施形態では、図５（ｇ）の画素電極１１を形成する工程において、Ｙ方向については、画素電極１１の非形成領域であって、走査線１が形成されている領域と略同一位置（ブラックマトリクス４３内）でショット分割をしており、Ｘ方向については、図３の線分Ｂ−Ｂ´の位置、つまり画素電極１１の形成領域内でショット分割をしている。このＸ方向のショット分割は、ショット分割の境界Ｂ−Ｂ´が画素電極１１の形成領域に配置されるように行う。しかもショット分割の境界Ｂ−Ｂ´が、画素電極１１の形成領域の周縁部のうち走査線１に沿った周縁部のみと交差するように、Ｘ方向のショット分割を行う。このように、Ｙ方向にショット分割する場合の境界は、Ｘ方向と平行に配置され、Ｘ方向にショット分割する場合の境界は、Ｙ方向と平行に配置されている。
【００５１】
また、図５（ｉ）の共通電極１７を形成する工程において、Ｙ方向は開口部１７ａの非形成領域であって、走査線１が形成されている領域と略同一位置（ブラックマトリクス４３内）でショット分割をしており、Ｘ方向は図３の線分Ｃ−Ｃ´の位置、つまり開口部１７ａの非形成領域でショット分割をしている。
【００５２】
次に、ショット分割して画素電極１１を形成する際の詳細な工程を説明する。
【００５３】
図７（ａ）に示すように、画素電極１１の形成領域内でショット分割をするようにフォトマスク７５を配置し、一度目の露光境界を定める。このとき、Ｘ方向のショット分割の境界７７は図３における線分Ｂ−Ｂ´と略同じ位置で、Ｙ方向のショット分割の境界７８は走査線１と平面視において略同じ位置に設定されている。その後、一度目の露光領域８１に対して露光をするが、露光領域の周辺には光漏れ領域８２が発生する。
【００５４】
図７（ｂ）に示すように、図７（ａ）と同様に二度目の露光境界を定め、二度目の露光領域８３に対して露光する。このとき、一度目の露光領域８１と二度目の露光領域８３との間に隙間が生じないように、若干の重なり部８４が形成されている。二度目の露光に対しても光漏れ領域８５が発生する。なお、図７（ａ）、（ｂ）のように紙面上側の画素電極１１の形成領域周辺を露光した後に、紙面下側の画素電極１１の形成領域周辺も同様に露光する。
【００５５】
図７（ｃ）に示すように、一度目の露光領域８１と二度目の露光領域８３との重なり部８４は二重露光になるため、画素電極１１の走査線１に沿った周縁部（Ｙ方向端部）に、窪み８８が形成されている。本実施形態では、Ｘ方向のショット分割の境界を、画素電極１１の形成領域の周縁部のうち走査線１に沿った周縁部のみと交差するように配置したので、窪み８８は走査線１に沿った画素電極１１の周縁部のみに形成される。この画素電極１１の走査線１に沿った周縁部は、隣接する走査線１とともにブラックマトリクス４３によって遮蔽されている。そのため、窪み８８もブラックマトリクス４３によって遮蔽されることになる。    
【００５６】
また、画素電極１１のＹ方向におけるショット分割位置は、画素電極１１の非形成領域に配置されている。そのため、露光ブラインド７２からの光漏れ８２，８５などに起因して、画素電極１１の走査線１に沿った周縁部（Ｙ方向端部）にパターン細り８７が発生する。しかしながら、上記のように画素電極１１の走査線１に沿った周縁部はブラックマトリクス４３によって遮蔽されているので、パターン細り８７もブラックマトリクス４３によって遮蔽されることになる。
【００５７】
一方、共通電極１７のＸ方向およびＹ方向におけるショット分割の境界は、いずれも開口部１７ａの非形成領域のみに配置されている。なお共通電極１７は、開口部１７ａを除いて略ベタ状に形成されている。そのため、共通電極１７にはショット分割位置の周辺におけるパターン細りが発生しない。
【００５８】
したがって、本実施形態によれば、画素電極１１をパターニングするためのフォトリソグラフィーにおける露光処理のショット分割位置を、画素電極１１を分割するような画素電極１１の形成領域内とし、画素電極１１に形成されるパターン細り８７をブラックマトリクス４３の形成領域内に位置するような構成とした。このように構成することで、画素電極１１の走査線１に沿う方向に形成されるパターン細り８７をブラックマトリクス４３により隠蔽することができると共に、画素電極１１のデータ線３に沿う方向には、パターン細りが発生しない。したがって、画素の高開口率を実現することができる。更に、データ線３上に形成されていたブラックマトリクス４３を除去しても、画素透過率が変動することによる明るさの違いが発生することがなく、画素の更なる高開口率を実現することができる。
【００５９】
また、本実施形態では、下層側にＴＦＴに接続した矩形状の画素電極、上層側にスリット状の開口部を有する共通電極を配置したが、下層側に共通電極、上層側に画素電極を配置する構成でもよい。この場合、画素電極側にスリット状の開口部が形成されることになるため、画素電極のＸ方向のショット分割位置は、画素電極形成領域内で、かつ開口部の非形成領域において行うこととなる。また、Ｙ方向のショット分割位置は、上述の実施形態と同じ位置でよい。
【００６０】
尚、本発明の技術範囲は上述した実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、ＴＦＴアレイ基板上の各配線、各電極などのパターン形状、材料、膜厚などの具体的な構成については上記実施形態に限ることなく適宜変更が可能である。
【００６１】
本実施形態では透過型液晶装置の場合で説明したが、それに限らず、反射型、半透過反射型の液晶装置に適用してもよい。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施形態における液晶装置の概略平面図である。
【図２】図１のＨ−Ｈ´線に沿う断面図である。
【図３】本発明の実施形態における液晶装置の画素の拡大平面図である。
【図４】図３のＡ−Ａ´線に沿う断面図である。
【図５】本発明の実施形態における液晶装置の製造工程断面図である。
【図６】同、画素電極のパターニングの製造工程断面図である。
【図７】同、画素電極のショット分割位置における製造工程のイメージ図である。
【図８】従来のショット分割における電極のパターン細りを示した平面図である。
【符号の説明】
【００６３】
１…走査線  ３…データ線  １０…ＴＦＴアレイ基板（第１基板）  １１…画素電極  １７ａ…開口部  １３…ＴＦＴ（スイッチング素子）  １７…共通電極  ２０…対向基板（第２基板）  ２７…第４層間絶縁膜（電極絶縁膜）  ４３…ブラックマトリクス  ５０…液晶層  ８１…露光領域（第１露光領域）  ８３…露光領域（第２露光領域）  １００…液晶装置
【図１】
2008065214.tif 000003
【図２】
2008065214.tif 000004
【図３】
2008065214.tif 000005
【図４】
2008065214.tif 000006
【図５】
2008065214.tif 000007
【図６】
2008065214.tif 000008
【図７】
2008065214.tif 000009
【図８】
2008065214.tif 000010