(57)【要約】【課題】光学式欠陥検査を高感度化したとしても、接続部におけるパターン寸法変化を擬似欠陥として認識しない電子線描画装置、電子線描画方法、及び電子線描画プログラムを提供すること。【解決手段】複数の高繰り返し度領域を含む回路パターンを被描画体に描画する電子線描画方法であって、前記回路パターンを複数の描画領域に分割設定する描画領域設定ステップと、前記各描画領域毎に描画を行う描画ステップと、を具備する。前記高繰り返し度領域は、繰り返しパターンが周囲よりも多く含まれる領域であり、前記描画領域設定ステップにおいて、前記回路パターンを、隣接する前記各描画領域同士の境界が、隣接する前記各高繰り返し度領域の間になるように、分割設定する。【選択図】図８
2008010547.tif 000002
【特許請求の範囲】
【請求項１】
複数の高繰り返し度領域を含む回路パターンを被描画体に描画する電子線描画方法であって、
前記回路パターンを複数の描画領域に分割設定する描画領域設定ステップと、
前記各描画領域毎に描画を行う描画ステップと、
を具備し、
前記高繰り返し度領域は、繰り返しパターンが周囲よりも多く含まれる領域であり、
前記描画領域設定ステップにおいて、前記回路パターンを、隣接する前記各描画領域同士の境界が隣接する前記各高繰り返し度領域の間となるように、分割設定する
電子線描画方法。
【請求項２】
請求項１に記載された電子線描画方法であって、
前記回路パターンは、ＤＲＡＭの回路パターンであり、
前記各高繰り返し度領域は、複数のメモリセルがアレイ状に配置された領域を含むメモリセルマット領域である
電子線描画方法。
【請求項３】
請求項１又は２に記載された電子線描画方法であって、
前記被描画体は、電子線描画装置で使用されるマスクである
電子線描画方法。
【請求項４】
請求項１又は２に記載された電子線描画方法であって、
前記被描画体は、半導体ウェハである
電子線描画方法。
【請求項５】
複数の高繰り返し度領域を含む回路パターンを被描画体に描画する電子線描画装置であって、
電子線によって被描画体に描画を行う露光機と、
前記露光機の動作を制御する制御装置と、
を具備し、
前記制御装置は、
前記回路パターンを複数の描画領域に分割設定し、
前記各描画領域毎に描画を行い、
前記高繰り返し度領域は、繰り返しパターンが周囲よりも多く含まれる領域であり、
前記制御装置は、前記回路パターンを分割設定するに際して、隣接する前記各描画領域同士の境界が、隣接する前記各高繰り返し度領域の間になるように分割設定する
電子線描画装置。
【請求項６】
請求項５に記載された電子線描画装置であって、
前記回路パターンは、ＤＲＡＭの回路パターンであり、
前記各高繰り返し度領域は、複数のメモリセルがアレイ状に配置された領域を含むメモリセルマット領域である
電子線描画装置。
【請求項７】
請求項５又は６に記載された電子線描画装置であって、
前記被描画体は、電子線描画装置で使用されるマスクである
電子線描画装置。
【請求項８】
請求項５又は６に記載された電子線描画装置であって、
前記被描画体は、半導体ウェハである
電子線描画装置。
【請求項９】
請求項１乃至４のいずれかに記載された電子線描画方法を、コンピュータに実行させるための電子線描画プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子線によって被描画体を描画する電子線描画方法、電子線描画装置、及び電子線描画プログラム、に関する。
【背景技術】
【０００２】
半導体装置の製造工程の一工程として、半導体ウェハ上に回路パターンを形成する工程がある。回路パターンの形成工程では、半導体ウェハ上にレジストを設けておき、所定の位置に電子線を照射することで描画が行われる。
【０００３】
半導体ウェハ上に描画を行う方法として、フォトマスク等を介さずに直接描画する方法が知られている。これは、電子線照射のオン・オフを繰り返しながら照射位置を移動させて、所望の位置にのみ電子線が照射されるようにするものである。また、投影露光機で使用されるフォトマスクを作製する際にも、同様に直接描画によってパターンが描画される。
【０００４】
このように、被描画体に対して直接描画を行う方法について、図１を参照して説明する。電子線の描画を行う電子線描画装置は、描画パターン全体を複数の領域に分割する。そして、１領域づつ順番に描画していく。ここで、１領域の描画が終了すると、被描画体を載せたステージが１領域分移動し、隣接する領域の描画が行われる。尚、各領域の広さは電子線の偏向可能幅で制限されることから、偏向領域と呼ばれる。また、隣り合う偏向領域同士の境界部分は、接続部と呼ばれる。ここで、偏向領域の広さは、電子線描画装置の最大偏向幅以内で、スループット、偏向位置精度、偏向出力精度などによって決められていた。
【０００５】
ところで、描画の際における電子線のビーム出力は、偏向領域内での位置（偏向位置）によってばらつきを有している。図２は、偏向の位置とビーム出力との関係を示すグラフである。図２に示されるように、ビーム出力は、偏向幅内で位置に依存してばらついている。図３は、接続部を跨ぐ領域でのビーム出力の分布を示す図である。図３に示されるように、接続部においては、電子線の偏向位置が初期状態にリセットされるので、ビーム出力は連続した分布とならず、急激に変化することがある。
【０００６】
図５は、偏向領域とパターンとの配置を示す図である。この図では、一例として、ＤＲＡＭの回路パターンを示している。その回路パターンは、メモリセルマット領域（ＭＣ＿１１〜６７）が格子状に配置されている。偏向領域は、既述のように、スループット、偏向位置精度、偏向出力精度領域等によって決められるので、この図のように、接続部がメモリセルマット領域に重なることがある。
【０００７】
図６は、回路パターンと接続部が重なった場合における接続部近傍におけるパターン形状を示す図である。接続部ではビーム出力が急激に変化するので、描画されたパターンの寸法は接続部を境に急激に変化することになる。
【０００８】
上記と関連して、特許文献１には、各ビームの寸法変動要因に補正を行うことにより、寸法精度を低下させないことを目的としたレーザービームの補正方法が記載されている。そのレーザービームの補正方法は、テストパターンの設計幅と描画されたテストパターンの幅との差からレーザービームの光学強度を補正するものである。
【０００９】
また、特許文献２には、各描画フィールドの境界部分に生じる誤差や描画位置の誤差を正確に測定しながらも、レジスト現像後の形状の影響を把握して描画精度の限界を解消するための技術が開示されている。
【００１０】
また、特許文献３、４には、多重描画の技術が開示されている。接続部近狭域での急激な寸法変化を抑制するために、１つのパターンに対する描画を複数回に重ねて描画するというものである。図４（ａ）〜（ｃ）は、この多重描画を行う方法について説明する図である。図４（ａ）〜（ｃ）において、上側の図は描画を行う領域の配置を示し、下側の図はビーム出力の位置依存性を示すグラフである。図４（ａ）は、多重描画ではなく１重描画時、図４（ｂ）は２重描画時、図４（ｃ）は４重描画時の説明図である。図４（ａ）に示される例では、１の領域（符号ａ）内の描画が終了すると、領域ａに重ならずに隣接する領域（符号ｂ）の描画が行われる。このとき、既述のように接続部ではビーム出力の急激な変化が生じている。一方、図４（ｂ）に示される例では、２番目に描画される領域ｂが、１番目に描画された領域ａと一部で重なっている。このように一部を重ねながら領域を移動させていくことで、全領域が２重に重ねられて描画される。図４（ｃ）に示される例では、全領域が４重に重ねられて描画される。図４（ｂ）、（ｃ）に示される例では、重ねて描画が行われるために、ビーム出力が平均化される。そして、ビーム出力のばらつき幅は重ね回数を増やす毎に小さくなる。ビーム出力のばらつき幅が少なくなるので、接続部におけるビーム出力の急激な変化が抑制される。
【００１１】
ところで、近年では、半導体装置のパターンの微細化に伴い、パターン欠陥の検査の高感度化が要求されている。欠陥検査は、概ね光学式、ＳＥＭ式の２つに大別される。光学式欠陥検査は、広い領域を高速で検査できることを特徴とする。欠陥の大きさや色情報の他、ある程度下層の欠陥の検出も可能である。光学式欠陥検査では欠陥を検出することが重要である。従って、パターンの微細化に伴い、これに準じた大きさの微細欠陥を検出できるように高感度化が進んでいる。しかしながら、光学式欠陥検査で高感度化を進めると、既述のような接続部におけるパターン寸法変化を擬似欠陥として認識してしまうことがあった。このような接続部付近での多数の擬似欠陥は、品質管理、歩留まり向上の観点から、欠陥検出高感度化に対して大きな障害となっていた。
【００１２】
そして、光学式欠陥検査の高感度化によって、上述した多重描画を用いたとしても接続部におけるパターン寸法変化を擬似欠陥と認識してしまうことがあった。
【特許文献１】特開２００４−１４４８８５号  公報
【特許文献２】特開２００３−２４１３９０号  公報
【特許文献３】特開２００４−６１７９５号  公報
【特許文献４】特開２００４−３３３９４２号  公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
即ち、本発明の目的は、光学式欠陥検査を高感度化したとしても、接続部におけるパターン寸法変化を擬似欠陥として認識しない電子線描画装置、電子線描画方法、及び電子線描画プログラムを提供することにある。
【課題を解決するための手段】
【００１４】
その課題を解決するための手段が、下記のように表現される。その表現中に現れる技術的事項には、括弧（）つきで、番号、記号等が添記されている。その番号、記号等は、本発明の実施の複数の形態又は複数の実施例のうちの少なくとも１つの実施の形態又は複数の実施例を構成する技術的事項、特に、その実施の形態又は実施例に対応する図面に表現されている技術的事項に付せられている参照番号、参照記号等に一致している。このような参照番号、参照記号は、請求項記載の技術的事項と実施の形態又は実施例の技術的事項との対応・橋渡しを明確にしている。このような対応・橋渡しは、請求項記載の技術的事項が実施の形態又は実施例の技術的事項に限定されて解釈されることを意味しない。
【００１５】
本発明にかかる電子線描画方法は、複数の高繰り返し度領域（５）を含む回路パターンを被描画体（４）に描画する電子線描画方法である。その回路パターンを複数の描画領域（６）に分割設定する描画領域設定ステップ（ステップＳ２０）と、各描画領域（６）毎に描画を行う描画ステップ（ステップＳ３０）と、を具備する。高繰り返し度領域（５）は、繰り返しパターンが周囲よりも多く含まれる領域である。描画領域設定ステップ（Ｓ２０）においては、その回路パターンを、隣接する各描画領域（６）同士の境界が、隣接する各高繰り返し度領域（５）の間になるように、分割設定する。
【００１６】
光学式の欠陥検査時に、高繰り返し度領域内でパターンの急激な寸法変化が生じていると、この寸法変化部位がストライプ状又は格子状の色むらとして観察され、欠陥として認識されてしまうことがある。上述したように、高繰り返し度領域の間に描画領域の境界を配置することによって、少なくとも高繰り返し度領域内においてはパターンの急激な寸法変化が抑制される。従って、光学式欠陥検査を高感度化したとしても、接続部におけるパターン寸法変化を擬似欠陥として認識する確率が低減される。
【００１７】
上記の電子線描画方法において、その回路パターンは、ＤＲＡＭの回路パターンであり、各高繰り返し度領域（５）は、複数のメモリセルがアレイ状に配置された領域を含むメモリセルマット領域であることが好ましい。
【００１８】
上記の電子線描画方法の１形態において、その被描画体（４）は、電子線描画装置で使用されるマスクである。
【００１９】
上記の電子線描画方法の別の１形態では、その被描画体（４）は、半導体ウェハである。
【００２０】
本発明にかかる電子線描画装置（１０）は、複数の高繰り返し度領域（５）を含む回路パターンを被描画体（４）に描画する電子線描画装置である。電子線によって被描画体（４）に描画を行う露光機（１）と、露光機（１）の動作を制御する制御装置（２）と、を具備する。制御装置（２）は、その回路パターンを複数の描画領域（６）に分割設定し、各描画領域（６）毎に描画を行う。高繰り返し度領域（５）は、繰り返しパターンが周囲よりも多く含まれる領域である。制御装置（２）は、その回路パターンを分割設定するに際して、隣接する各描画領域（６）同士の境界が、隣接する各高繰り返し度領域（５）の間になるように分割設定する。
【００２１】
上記の電子線描画装置（１０）において、その回路パターンは、ＤＲＡＭの回路パターンであり、各高繰り返し度領域（５）は、複数のメモリセルがアレイ状に配置された領域を含むメモリセルマット領域（５）であることが好ましい。
【００２２】
上記の電子線描画装置（１０）の１形態において、その被描画体（４）は、電子線描画装置で使用されるマスクである。
【００２３】
上記の電子線描画装置（１０）の他の１形態において、その被描画体（４）は、半導体ウェハである。
【００２４】
本発明にかかる電子線描画プログラム（２０）は、上述した電子線描画方法を、コンピュータに実行させるための電子線描画プログラムである。
【発明の効果】
【００２５】
本発明によれば、光学式欠陥検査を高感度化したとしても、接続部におけるパターン寸法変化を擬似欠陥として認識しない電子線描画装置、電子線描画方法、及び電子線描画プログラムが提供される。
【発明を実施するための最良の形態】
【００２６】
図面を参照して、本発明の実施の形態について説明する。尚、本実施の形態では、一例として、コンピュータ（制御装置１）にインストールされたプログラムよって電子線描画方法が実行される場合について説明する。
【００２７】
図７は、本実施の形態における電子線描画装置１０の構成をブロック的に示す図である。電子線描画装置１０は、被描画体４に描画を行う露光機１と、露光機１及び被描画体を載せるステージ（図示せず）の動作を制御する制御装置２と、を有している。尚、本実施の形態では、被描画体が、半導体ウェハ上にＤＲＡＭのパターンを描画する際に用いられるフォトマスクである場合について説明する。ＤＲＡＭのパターンは、繰り返しパターンが周囲よりも多い領域が格子状に配列されたパターンであるために、本発明を適用し易い。但し、本発明によって描画されるパターンは、ＤＲＡＭのパターンに限られるものではない。繰り返しパターンが周囲よりも多い領域を含むものであれば、例えば複数の機能を同一チップに搭載した多機能ＬＳＩのパターンのように、ＤＲＡＭ以外のパターンに対して本発明を適用してもよい。
【００２８】
露光機１には、偏向器（図示せず）が取りつけられている。露光機１は、電子線を被描画体４に照射することで描画を行う。このとき、偏向器によって電子線の照射位置が走査され、電子線のオン・オフが切り替えられることで描画が行われる。
【００２９】
制御装置２は、露光機１の動作を制御する装置である。制御装置２は、ＣＰＵ、ＲＯＭ、ＲＡＭ等を備えたコンピュータに例示され、インストールされた電子線描画プログラム２０によってその機能を実現する。
【００３０】
また、制御装置２には、図示しない入力装置を介して描画すべき回路パターンがデータとして入力されるようになっている。
【００３１】
ここで、本実施の形態で描画されるＤＲＡＭの回路パターンについて説明する。図８は、ＤＲＡＭの回路パターンを模式的に示す図である。ＤＲＡＭの回路パターン中には、複数のメモリセルマット領域５が若干の間隔を空けて格子状に配置されている。メモリセルマット領域５は、メモリセルがアレイ状に配列された領域であり、ドット状のパターンが規則性を有して配置されている。即ち、メモリセルマット領域５においては、繰り返しパターンが周囲よりも多く含まれていることになる。尚、被描画体４上に描かれたメモリセルマット領域５の一辺の長さは、概ね１００μｍから３００μｍ程度である。
【００３２】
続いて、電子線描画プログラム２０について説明する。電子線描画プログラム２０は、描画領域決定部２１と、描画部２２と、位置移動部２３と、を有している。
【００３３】
描画領域決定部２１は、描画領域を設定する機能を実現する。ここで、描画領域は、回路パターン全体を複数の領域に分割するように設定される。描画領域を分割する際の詳細については後述する。
【００３４】
描画部２２は、露光機１によって、描画領域単位で被描画体上に回路パターンを描画する。位置移動部２３は、被描画体４を載せるステージを移動させる。描画部２２及び位置移動部２３によって、１つの描画領域の描画が終了すると、ステージが１領域分移動して、隣接する描画領域の描画が開始される。このような動作が繰り返されて、被描画体４上に回路パターン全体が描画される。
【００３５】
次に、本実施の形態にかかる電子線描画方法について説明する。図９は、本実施の形態にかかる電子線描画方法のフローチャートである。電子線描画方法は、ステップＳ１０〜Ｓ５０の工程を含んでいる。各工程の詳細について以下に説明する。
【００３６】
ステップＳ１０；回路パターン読み込み
まず、描画される回路パターンが、データとして図示しない入力装置を介して制御装置２に入力される。
【００３７】
ステップＳ２０；描画領域の設定
続いて、描画領域決定部２１が、入力された回路パターンのデータに対して、描画領域を設定する。図８を参照して、描画領域６について説明する。描画領域決定部２１は、隣接する描画領域６の境界（接続部７）が、隣接する隣接するメモリセルマット領域５の間に位置するように設定する。本実施の形態では、１の描画領域６が、縦方向に隣接する２つのメモリセルマット領域５に対応して設定されている。尚、接続部７が隣接するメモリセルマット領域５の間に配置され、描画領域６が露光機１の偏向可能な領域よりも狭い領域でさえあれば、１の描画領域６がメモリセルマット領域５の何個分に対応してもよい。
【００３８】
ステップＳ３０〜Ｓ５０；描画領域単位で描画
続いて、描画部７が、露光機１によって、被描画体４上に回路パターンを描画する。このとき、描画は、各描画領域６単位で行われる。即ち、１の描画領域６の描画が終了すると（ステップＳ３０）、全ての描画領域についての描画が実行されたか否かの判断が行われる（ステップＳ４０）。他にもまだ描画の行われていない描画領域６が存在する場合には、被描画体４の載せたステージが一描画領域分だけ移動する（ステップＳ５０）。そして、隣接する描画領域６の描画が行われる。一方、ステップＳ４０の処理において、全ての描画領域６が描画されたと判断された場合には、処理を終了する。
【００３９】
以上説明したように、本実施の形態によれば、メモリセルマット領域５の間に接続部７が存在するので、メモリセルマット領域５中では描画時におけるビーム出力の急激な変化によるパターン寸法の急激な変化は生じない。従来のように、メモリセルマット領域５中においてパターン寸法の急激な変化が生じた場合には、繰り返しパターンの多く含まれる領域内でパターン寸法が急激に変化することになる。このような場合には、寸法の変化した部分において光の干渉が起こり、ストライプ状若しくは格子状の色むらパターンとして観察されることがある。このようなストライプ状若しくは格子状の色むらパターンは、光学式欠陥検査時において、多数の擬似欠陥として認識される。これに対して、本実施の形態によれば、繰り返しパターンの多く含まれる領域内では、パターン寸法の急激な変化は生じないので、ストライプ状や格子状の色むらパターンの発生が抑制される。ここで、メモリセルマット領域５間に位置する接続部７では、パターン寸法の急激な変化が生じる場合があるが、繰り返しパターンの多く含まれる領域ではないので、光の干渉を起こさない。即ち、光学式欠陥検査時において擬似欠陥とはならない。よって、光学式欠陥検査時における擬似欠陥検出が抑制され、歩留まりが向上する。
【００４０】
また、従来のように回路パターンを多重描画した場合には、同じ領域を複数回走査することになるのでスループットが低下するが、本実施の形態では１重で描画されるので、スループットを落とさずに光学式欠陥検査時における擬似欠陥検出を抑制することができる。
【００４１】
尚、本実施の形態では、フォトマスクを被描画体４として描画を行う場合について説明したが、半導体ウェハを被描画体４として、フォトマスクを介さずに直接描画を行う場合についても本発明を適用できることは、当業者にとっては自明的である。
【図面の簡単な説明】
【００４２】
【図１】電子線描画装置の描画方法を説明する図である。
【図２】描画時における、位置とビーム出力との関係を示すグラフである。
【図３】描画時における、位置とビーム出力との関係を示すグラフである。
【図４】多重描画時の描画領域の重なりと、ビーム出力のばらつき幅を示すグラフである。
【図５】従来例において、回路パターンと描画領域との関係を示す図である。
【図６】接続部におけるパターン寸法変化を示す図である。
【図７】本発明にかかる電子線描画装置の構成をブロック的に示す図である。
【図８】本発明において、描画領域と回路パターンとの関係を示す図である。
【図９】本発明にかかる電子線描画方法のフローチャートである。
【符号の説明】
【００４３】
１      露光機
２      制御装置
４      被描画体
５      メモリセルマット領域（高繰り返し度領域）
６      描画領域
７      接続部
１０    電子線描画装置
２０    電子線描画プログラム
２１    描画領域決定部
２２    描画部
２３    位置移動部
【図１】
2008010547.tif 000003
【図２】
2008010547.tif 000004
【図３】
2008010547.tif 000005
【図４】
2008010547.tif 000006
【図５】
2008010547.tif 000007
【図６】
2008010547.tif 000008
【図７】
2008010547.tif 000009
【図８】
2008010547.tif 000010
【図９】
2008010547.tif 000011