(57)【要約】【課題】パワーアンプチップの放熱性を確保しつつ、小型化を実現すること。【解決手段】キャビティ１１を有するとともに、キャビティ１１内にパワーアンプチップ１５が埋め込まれ、かつ、パワーアンプチップ１５の真下にＧＮＤと電気的に接続される複数のビア１２を有する第１ＬＴＣＣ配線基板１０と、第１ＬＴＣＣ配線基板１０と接合されるとともに、パワーアンプチップ１５と電気的に接続されるマッチング回路Ｍ２及びバイアス回路Ｂ１が内蔵された第２ＬＴＣＣ配線基板２０と、を備える。マッチング回路Ｍ２及びバイアス回路Ｂ１のグランドは、第１ＬＴＣＣ配線基板１０及び第２ＬＴＣＣ配線基板２０において、すべて別々の配線ないしビアによって接地される。【選択図】図５
2008010552.tif 000002
【特許請求の範囲】
【請求項１】
キャビティを有するとともに、前記キャビティ内にパワーアンプチップが埋め込まれ、かつ、前記パワーアンプチップの真下に接地と電気的に接続される複数のビアを有する第１低温焼成セラミックス配線基板と、
前記第１低温焼成セラミックス配線基板と接合されるとともに、前記パワーアンプチップと電気的に接続される複数のマッチング回路及びバイアス回路の一方又は両方が内蔵された第２低温焼成セラミックス配線基板と、
を備えることを特徴とするパワーアンプモジュール。
【請求項２】
前記パワーアンプチップと前記第１低温焼成セラミックス配線基板とは、前記キャビティ内にてボンディングワイヤによって電気的に接続されていることを特徴とする請求項１記載のパワーアンプモジュール。
【請求項３】
前記パワーアンプチップと前記第１低温焼成セラミックス配線基板とは、バンプ接合によって電気的に接続されていることを特徴とする請求項１記載のパワーアンプモジュール。
【請求項４】
前記パワーアンプチップは、ボンディング用の第１パッドの下にビアが設けられるとともに、裏面にも前記ビアに対応した第２パッドが設けられ、かつ、前記第２パッドにて前記第１低温焼成セラミックス配線基板とバンプ接合されることを特徴とする請求項１記載のパワーアンプモジュール。
【請求項５】
前記複数のマッチング回路及びバイアス回路の一方又は両方のグランドは、前記第１低温焼成セラミックス配線基板及び前記第２低温焼成セラミックス配線基板において、すべて別々の配線ないしビアによって接地されることを特徴とする請求項１乃至４のいずれか一に記載のパワーアンプモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＴＣＣ配線基板を使用したパワーアンプモジュールに関し、特に、小型化を実現するパワーアンプモジュールに関する。
【背景技術】
【０００２】
現在、ＷＣＤＭＡ（Wideband Code Division Multiple Access）用のパワーアンプモジュールとして、３ｍｍ×３ｍｍサイズの開発が主流になっている。３ｍｍ×３ｍｍサイズのパワーアンプモジュールの構成部材として、ＧａＡｓＨＢＴ（GaAs heterojunction bipolar transistor）などで構成されるパワーアンプチップ１０１と、積層構造を持つ低温焼成セラミックス（ＬＴＣＣ：low temperature co-fired ceramics）配線基板１０２と、キャパシタやインダクタなどの表面実装部品１０３（ＳＭＤ：Surface Mount Device）と、パワーアンプチップ１０１とＬＴＣＣ配線基板１０２をつなぐＡｕ線１０４とがある（図６参照）。ＬＴＣＣ配線基板１０２内には、適度な長さのバイアス回路や、グランドが設けられている。また、ＬＴＣＣ配線基板１０２内には、エリアが許せば、入力回路を内蔵することができる。ＬＴＣＣ配線基板１０２上のパワーアンプチップ１０１は、Ａｇペーストなどの導電性接着剤を介してＬＴＣＣ配線基板１０２上にマウントされ、Ａｕ線１０４でＬＴＣＣ配線基板１０２と電気的に接続されている。７〜８個程度のキャパシタやインダクタなどの表面実装部品１０３が組み合わされて構成される入力マッチング回路、出力マッチング回路、バイアス回路は、ＬＴＣＣ配線基板１０２上にフリップチップ実装されている。ＬＴＣＣ配線基板１０２上の表面実装部品１０３やパワーアンプチップ１０１は、最終的には絶縁樹脂１０５で封止される。
【０００３】
また、従来のパワーアンプモジュールとして、回路基板の一方の面に発熱性の大きい回路素子を実装し、上記回路基板の他方の面に発熱性の小さい回路素子を実装すると共に、上記発熱性の大きい回路素子からの熱を放熱させる放熱手段を設けるようにしたものが開示されている（特許文献１参照）。また、ＩＣ等の半導体素子を内蔵する有機回路基板の少なくとも１枚を、受動素子を内蔵する低温共焼成セラミック基板（ＬＴＣＣ）の片面または両面に対して、積層し、かつ一体化してなるものが開示されている（特許文献２参照）。
【０００４】
【特許文献１】特開２０００−１３３７６５号公報
【特許文献２】特開２００３−３２４１８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
３ｍｍ×３ｍｍサイズのパワーアンプモジュールでは、従来の構成でぎりぎり可能である。今後のトレンドとして、数年後に更なる小型化が要求される可能性があり、従来の製法の延長では実現困難と考える。その理由は、以下の通りである。
【０００６】
将来的に３ｍｍ×３ｍｍサイズから更なる小型化の要求がある場合、現在外付けされている表面実装部品をパワーアンプチップに取り込んでＩＣ（integrated circuit）化する必要があるが、パワーアンプの特性を大きく左右する出力マッチング回路は、ある程度のライン長が必要なので、パワーアンプチップに内蔵することが難しく、パワーアンプチップの外で構成する必要がある。
【０００７】
出力マッチング回路をパワーアンプチップの外で構成する場合、ＬＴＣＣ配線基板内に出力マッチング回路を内蔵することができるが、ＬＴＣＣ配線基板はパワーアンプチップでほとんどのエリアを使ってしまう。そのため、ＬＴＣＣ配線基板の内部のパワーアンプチップ直下のエリアは、放熱や接地の観点からパワーアンプチップの接地（図６の接地配線１０２ａ参照）に使用するため、マッチング回路をＬＴＣＣ配線基板内に作りこむエリアも少ない。
【０００８】
また、表面実装部品の搭載には組立を考える上での設計ルールがあり、周縁辺に禁止領域が存在するため、ＬＴＣＣ配線基板が小型化した場合、パワーアンプチップが劇的に小さくなる可能性は低いので、搭載できる表面実装部品の数は激減する。
【０００９】
特許文献１に記載のモジュールでは、半導体チップ及びチップ部品が搭載された基板がカバー状の放熱手段で覆われているため、部品点数が増えてしまうだけでなく、放熱手段の内側に空隙ができてしまい、モジュールの小型化が困難である。
【００１０】
特許文献２に記載のモジュールでは、有機回路基板に内蔵された半導体素子の放熱や接地が考慮された構成とはなっていないので、発熱性の高いパワーアンプモジュールにはなじまない。
【００１１】
本発明の主な課題は、パワーアンプチップの放熱性を確保しつつ、小型化を実現することである。
【課題を解決するための手段】
【００１２】
本発明の第１の視点においては、パワーアンプモジュールにおいて、キャビティを有するとともに、前記キャビティ内にパワーアンプチップが埋め込まれ、かつ、前記パワーアンプチップの真下に接地と電気的に接続される複数のビアを有する第１低温焼成セラミックス配線基板と、前記第１低温焼成セラミックス配線基板と接合されるとともに、前記パワーアンプチップと電気的に接続されるマッチング回路及びバイアス回路の一方又は両方が内蔵された第２低温焼成セラミックス配線基板と、を備えることを特徴とする。
【００１３】
本発明の第２の視点においては、前記パワーアンプモジュールにおいて、前記パワーアンプチップと前記第１低温焼成セラミックス配線基板とは、前記キャビティ内にてボンディングワイヤによって電気的に接続されていることを特徴とする。
【００１４】
本発明の第３の視点においては、前記パワーアンプモジュールにおいて、前記パワーアンプチップと前記第１低温焼成セラミックス配線基板とは、バンプ接合によって電気的に接続されていることを特徴とする。
【００１５】
本発明の第４の視点においては、前記パワーアンプモジュールにおいて、前記パワーアンプチップは、ボンディング用の第１パッドの下にビアが設けられるとともに、裏面にも前記ビアに対応した第２パッドが設けられ、かつ、前記第２パッドにて前記第１低温焼成セラミックス配線基板とバンプ接合されることを特徴とする。
【発明の効果】
【００１６】
本発明（請求項１−５）によれば、従来の技術の延長では困難であった小型化されたパワーアンプユニットを実現できる。
【００１７】
本発明（請求項３−４）によれば、キャビティの容積を小さくすることができ、ボンディングエリアが必要なくなり、更なる小型化が可能になる。
【発明を実施するための最良の形態】
【００１８】
（実施形態１）
本発明の実施形態１に係るパワーアンプモジュールについて図面を用いて説明する。図１は、本発明の実施形態１に係るパワーアンプモジュールを模式的に示したブロック図である。
【００１９】
図１のパワーアンプモジュール１は、２段アンプを示したものである。パワーアンプモジュール１には、パワーアンプチップ１５と、入力マッチング回路Ｍ２と、出力マッチング回路Ｍ３と、バイアス回路Ｂ１と、バイアス回路Ｂ２と、を有する。
【００２０】
パワーアンプチップ１５は、初段のトランジスタＴ１と終段のトランジスタＴ２の間に段間マッチング回路Ｍ１が接続されている。トランジスタＴ１は、ＧａＡｓＨＢＴなどで構成され、コレクタが段間マッチング回路Ｍ１及びバイアス回路Ｂ１と電気的に接続されており、ベースが入力マッチング回路Ｍ２と電気的に接続されるとともに抵抗を介してコントロールパッドＶｃｔｒｌと電気的に接続されており、エミッタがグランドパッドＧＮＤと電気的に接続されている。トランジスタＴ２は、ＧａＡｓＨＢＴなどで構成され、コレクタが出力マッチング回路Ｍ３及びバイアス回路Ｂ２と電気的に接続されており、ベースが段間マッチング回路Ｍ１と電気的に接続されるとともに抵抗を介してコントロールパッドＶｃｔｒｌと電気的に接続されており、エミッタがグランドパッドＧＮＤと電気的に接続されている。段間マッチング回路Ｍ１は、トランジスタＴ１、Ｔ２の出力電力を最大に引き出すための整合回路であり、インダクタやキャパシタ等が組み合わされた回路である。段間マッチング回路Ｍ１は、第１の端子がトランジスタＴ１のコレクタ及びバイアス回路Ｂ１に電気的に接続されており、第２の端子がトランジスタＴ２のベースと電気的に接続されるとともに抵抗を介してグランドパッドＧＮＤと電気的に接続されており、第３の端子がグランドパッドＧＮＤに電気的に接続されている。なお、段間マッチング回路Ｍ１は、パワーアンプチップ１５に内蔵された構成となっているが、外付けの構成であってもよい。また、トランジスタＴ１、Ｔ２のベースと接続された抵抗は、パワーアンプチップ１５に内蔵された構成となっているが、外付けの構成であってもよい。
【００２１】
入力マッチング回路Ｍ２は、主にインピーダンス整合を行う整合回路であり、インダクタやキャパシタ等が組み合わされた回路である。入力マッチング回路Ｍ２は、第１の端子が入力パッドＰｉｎに電気的に接続されており、第２の端子がトランジスタＴ１のベースと電気的に接続されており、第３の端子がグランドパッドＧＮＤに電気的に接続されている。
【００２２】
出力マッチング回路Ｍ３は、規程パワーを出力しながら決められた歪レベルを満たすようにする整合回路であり、インダクタやキャパシタ等が組み合わされた回路である。出力マッチング回路Ｍ３は、第１の端子がトランジスタＴ２のベース及びバイアス回路Ｂ２と電気的に接続されており、第２の端子が出力パッドＰｏｕｔに電気的に接続されており、第３の端子がグランドパッドＧＮＤに電気的に接続されている。
【００２３】
バイアス回路Ｂ１は、トランジスタＴ１のコレクタに電源Ｖｃｃ１を供給するための回路であり、第１の端子がトランジスタＴ１のコレクタ及び段間マッチング回路Ｍ１と電気的に接続されており、第２の端子が電源パッドＶｃｃ１に電気的に接続されており、第３の端子がグランドパッドＧＮＤに電気的に接続されている。バイアス回路Ｂ２は、トランジスタＴ２のコレクタに電源Ｖｃｃ２を供給するための回路であり、第１の端子がトランジスタＴ２のコレクタ及び出力マッチング回路Ｍ３と電気的に接続されており、第２の端子が電源パッドＶｃｃ２に電気的に接続されており、第３の端子がグランドパッドＧＮＤに電気的に接続されている。バイアス回路Ｂ１、Ｂ２は、使用周波数の波長の１／４を有することが理想であるが、通常は小さなモジュール内に入りきらないので、１／１６波長などの短い長さになっている。
【００２４】
以上のようなパワーアンプモジュール１の回路は、以下のような構成（構造）において実現される。図２は、本発明の実施形態１に係るパワーアンプモジュールにおける第１ＬＴＣＣ配線基板の構成を模式的に示した上面図である。図３は、本発明の実施形態１に係るパワーアンプモジュールにおける第２ＬＴＣＣ配線基板の構成を模式的に示した底面図である。図４は、本発明の実施形態１に係るパワーアンプモジュールの構成を模式的に示した図２及び図３のＸ−Ｘ´間の断面図である。図５は、本発明の実施形態１に係るパワーアンプモジュールの構成を模式的に示した図２及び図３のＹ−Ｙ´間の断面図である。
【００２５】
パワーアンプモジュール１は、パワーアンプチップ１５を有する第１ＬＴＣＣ配線基板１０と、入力マッチング回路、出力マッチング回路を有する第２ＬＴＣＣ配線基板２０と、が接合された構成となっている。
【００２６】
第１ＬＴＣＣ配線基板１０は、低温焼結可能なセラミック組成物からなる絶縁層と、銅等の高導電性材料からなる配線層と、が交互に積層し、各層の配線層がビアによって電気的に接続された配線基板である。第１ＬＴＣＣ配線基板１０には、パワーアンプチップ１５を載せるキャリアの役割を果たすため、上面側の中央部にキャビティ１１（穴）が設けられている。キャビティ１１の中には、パワーアンプチップ１５がＡｇペーストなどの導電性接着剤（図示せず）を介してマウントされている。キャビティ１１は、パワーアンプチップ１５から第１ＬＴＣＣ配線基板１０に打たれるボンディングワイヤ１６が第１ＬＴＣＣ配線基板１０の高さを超えないような深さとなっている。キャビティ１１内の空隙は、絶縁樹脂１７で封止されている。
【００２７】
第１ＬＴＣＣ配線基板１０内部であってパワーアンプチップ１５の直下には、放熱を確保し、かつ、接地性をよくするため、複数のビア１２が配設されている。このため、第１ＬＴＣＣ配線基板１０には、キャパシタやインダクタ等よりなるマッチング回路を内蔵させるのは難しい。ビア１２は、第１ＬＴＣＣ配線基板１０の底面側に配されたＧＮＤ用のパッド１４に電気的に接続されている（図４、図５参照）。
【００２８】
第１ＬＴＣＣ配線基板１０の上面であってキャビティ１１の周辺には、はんだ等によって第２ＬＴＣＣ配線基板２０と接合させるための複数のパッドＡ〜Ｇ、Ｇ１〜Ｇ４が配設されている（図２参照）。このパッドＡ〜Ｇ、Ｇ１〜Ｇ４の記号は、図１のブロック図の記号と対応している。パッドＡは、第１ＬＴＣＣ配線基板１０の底面に配された入力パッドＰｉｎと配線（図示せず）及びビア（図示せず）を介して電気的に接続されており、パッドＡ´、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア（図示せず）を介して入力マッチング回路Ｍ２と電気的に接続されている。パッドＢは、パワーアンプチップ１５の対応するパッド（図示せず）とボンディングワイヤ１６、配線（図示せず）、ビア（図示せず）を介して電気的に接続されており、パッドＢ´、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア（図示せず）を介して入力マッチング回路Ｍ２と電気的に接続されている。パッドＣは、パワーアンプチップ１５の対応するパッド（図示せず）とボンディングワイヤ１６、配線（図示せず）、ビア（図示せず）を介して電気的に接続されており、パッドＣ´、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア（図示せず）を介して出力マッチング回路Ｍ３と電気的に接続されている。パッドＤは、第１ＬＴＣＣ配線基板１０の底面に配された入力パッドＰｏｕｔと配線（図示せず）及びビア（図示せず）を介して電気的に接続されており、パッドＤ´、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア（図示せず）を介して出力マッチング回路Ｍ３と電気的に接続されている。パッドＥは、第１ＬＴＣＣ配線基板１０の底面に配された電源パッドＶｃｃ１と配線（図示せず）及びビア（図示せず）を介して電気的に接続されており、パッドＥ´、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア（図示せず）を介してバイアス回路Ｂ１と電気的に接続されている。パッドＦは、パワーアンプチップ１５の対応するパッド（図示せず）とボンディングワイヤ１６、配線（図示せず）、ビア（図示せず）を介して電気的に接続されており、パッドＦ´、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア（図示せず）を介してバイアス回路Ｂ１と電気的に接続されている。パッドＧは、第１ＬＴＣＣ配線基板１０の底面に配された電源パッドＶｃｃ２と配線（図示せず）及びビア（図示せず）を介して電気的に接続されており、パッドＧ´、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア（図示せず）を介してバイアス回路Ｂ２と電気的に接続されている。パッドＨは、パワーアンプチップ１５の対応するパッド（図示せず）とボンディングワイヤ１６、配線（図示せず）、ビア（図示せず）を介して電気的に接続されており、パッドＨ´、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア（図示せず）を介してバイアス回路Ｂ２と電気的に接続されている。パッドＧ１は、第１ＬＴＣＣ配線基板１０の底面に配されたグランドパッド１４とビア１３を介して電気的に接続されており、パッドＧ１´、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア２１を介して入力マッチング回路Ｍ２と電気的に接続されている（図５参照）。パッドＧ２は、第１ＬＴＣＣ配線基板１０の底面に配されたグランドパッドＧＮＤとビア（図示せず）を介して電気的に接続されており、パッドＧ２´、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア（図示せず）を介して出力マッチング回路Ｍ３と電気的に接続されている。パッドＧ３は、第１ＬＴＣＣ配線基板１０の底面に配されたグランドパッド１４とビア１３を介して電気的に接続されており、パッドＧ３´、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア２１を介してバイアス回路Ｂ１と電気的に接続されている（図５参照）。パッドＧ４は、第１ＬＴＣＣ配線基板１０の底面に配されたグランドパッドＧＮＤとビア（図示せず）を介して電気的に接続されており、パッドＧ４´、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア（図示せず）を介してバイアス回路Ｂ２と電気的に接続されている。
【００２９】
なお、通常、出力マッチング回路Ｍ３は、パワーアンプチップ１５内のトランジスタＴ２の出力からなるべく近いところから回路が始まったほうがマッチングの自由度が高くなるので、出力パッドＰｏｕｔに近い位置に配設されることが望ましい。また、入力マッチング回路Ｍ２及び出力マッチング回路Ｍ３は、パワーアンプの発振を防ぐため、それぞれのマッチング回路Ｍ２、Ｍ３及びバイアス回路Ｂ１、Ｂ２用のグランドＧＮＤはすべて別々の配線およびビアによって接地されることが望ましい。
【００３０】
第１ＬＴＣＣ配線基板１０には、パワーアンプチップ１５のグランドパッド（図示せず）とボンディングワイヤ１６を介して電気的に接続されるビア（図示せず）を有し、基板の底面に当該ビアと電気的に接続するグランドパッド（図示せず）を有する。
【００３１】
第２ＬＴＣＣ配線基板２０は、低温焼結可能なセラミック組成物からなる絶縁層と、銅等の高導電性材料からなる配線層と、が交互に積層し、各層の配線層がビアによって電気的に接続された配線基板である。第２ＬＴＣＣ配線基板２０には、入力マッチング回路Ｍ２、出力マッチング回路Ｍ３、バイアス回路Ｂ１、Ｂ２が内蔵されている。第２ＬＴＣＣ配線基板２０は、１０層程度の積層構造を有すればマッチング回路を構成できる。
【００３２】
第２ＬＴＣＣ配線基板２０の底面には、はんだ等によって第１ＬＴＣＣ配線基板１０と接合させるための複数のパッドＡ´〜Ｇ´、Ｇ１´〜Ｇ４´が配設されている（図３参照）。パッドＡ´は、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア（図示せず）を介して入力マッチング回路Ｍ２と電気的に接続され、第１ＬＴＣＣ配線基板１０の入力パッドＰｉｎと第１ＬＴＣＣ配線基板１０のビア（図示せず）、パッドＡを介して電気的に接続されている。パッドＢ´は、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア（図示せず）を介して入力マッチング回路Ｍ２と電気的に接続され、パワーアンプチップ１５の対応するパッド（図示せず）とボンディングワイヤ１６、第１ＬＴＣＣ配線基板１０の配線（図示せず）、ビア（図示せず）、パッドＢを介して電気的に接続されている。パッドＣ´は、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア（図示せず）を介して出力マッチング回路Ｍ３と電気的に接続され、パワーアンプチップ１５の対応するパッド（図示せず）とボンディングワイヤ１６、配線（図示せず）、ビア（図示せず）、パッドＣを介して電気的に接続されている。パッドＤ´は、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア（図示せず）を介して出力マッチング回路Ｍ３と電気的に接続され、第１ＬＴＣＣ配線基板１０の入力パッドＰｏｕｔと第１ＬＴＣＣ配線基板１０のビア（図示せず）、パッドＤを介して電気的に接続されている。パッドＥ´は、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア（図示せず）を介してバイアス回路Ｂ１と電気的に接続され、第１ＬＴＣＣ配線基板１０の電源パッドＶｃｃ１と第１ＬＴＣＣ配線基板１０のビア（図示せず）、パッドＥを介して電気的に接続されている。パッドＦ´は、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア（図示せず）を介してバイアス回路Ｂ１と電気的に接続され、パワーアンプチップ１５の対応するパッド（図示せず）と、第１ＬＴＣＣ配線基板１０のボンディングワイヤ１６、配線（図示せず）、ビア（図示せず）、パッドＦを介して電気的に接続されている。パッドＧ´は、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア（図示せず）を介してバイアス回路Ｂ２と電気的に接続され、第１ＬＴＣＣ配線基板１０の電源パッドＶｃｃ２と第１ＬＴＣＣ配線基板１０のビア（図示せず）、パッドＧを介して電気的に接続されている。パッドＨ´は、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア（図示せず）を介してバイアス回路Ｂ２と電気的に接続され、パワーアンプチップ１５の対応するパッド（図示せず）とボンディングワイヤ１６、第１ＬＴＣＣ配線基板１０の配線（図示せず）、ビア（図示せず）、パッドＨを介して電気的に接続されている。パッドＧ１´は、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア２１を介して入力マッチング回路Ｍ２と電気的に接続され、第１ＬＴＣＣ配線基板１０のグランドパッド１４と第１ＬＴＣＣ配線基板１０のビア１３、パッドＧ１を介して電気的に接続されている（図５参照）。パッドＧ２´は、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア（図示せず）を介して出力��ッチング回路Ｍ３と電気的に接続され、第１ＬＴＣＣ配線基板１０のグランドパッドＧＮＤと第１ＬＴＣＣ配線基板１０のビア（図示せず）、パッドＧ２を介して電気的に接続されている。パッドＧ３´は、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア２１を介してバイアス回路Ｂ１と電気的に接続され、第１ＬＴＣＣ配線基板１０のグランドパッド１４と第１ＬＴＣＣ配線基板１０のビア１３、パッドＧ３を介して電気的に接続されている（図５参照）。パッドＧ４´は、第２ＬＴＣＣ配線基板２０内の配線（図示せず）およびビア（図示せず）を介してバイアス回路Ｂ２と電気的に接続され、第１ＬＴＣＣ配線基板１０のグランドパッドＧＮＤと第１ＬＴＣＣ配線基板１０のビア（図示せず）、パッドＧ４を介して電気的に接続されている。
【００３３】
なお、通常、バイアス回路Ｂ１、Ｂ２の先端には、例えば、１０００ｐＦなどのバイパスコンデンサを設けるが、第２ＬＴＣＣ配線基板２０の大きさによっては１０００ｐＦ程度の大きさの容量を内蔵することが困難な場合があるので、そのような場合、バイパスコンデンサに関して外付けで対応してもよい。ただし、大容量のコンデンサを内蔵できるような技術を開発しているところもあり、将来的には内蔵できる可能性もある。
【００３４】
実施形態１によれば、従来の技術の延長では困難であった小型化されたパワーアンプユニットを実現できる。
【００３５】
（実施形態２）
本発明の実施形態２に係るパワーアンプモジュールについて説明する。実施形態２に係るパワーアンプモジュールでは、第１ＬＴＣＣ配線基板とパワーアンプチップの接続を、ボンディングワイヤの代わりにバンプ接合を用いる。これにより、キャビティの容積を小さくすることができ、ボンディングエリアが必要なくなり、更なる小型化が可能になる。
【００３６】
（実施形態３）
本発明の実施形態３に係るパワーアンプモジュールについて説明する。実施形態３に係るパワーアンプモジュールでは、パワーアンプチップをボンディング用のパッドの下にビアを設け、裏面にも当該ビアに対応したパッドを設けたものとし、第１ＬＴＣＣ配線基板とバンプ接合する。これにより、キャビティの容積を小さくすることができ、ボンディングエリアが必要なくなり、更なる小型化が可能になる。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施形態１に係るパワーアンプモジュールを模式的に示したブロック図である。
【図２】本発明の実施形態１に係るパワーアンプモジュールにおける第１ＬＴＣＣ配線基板の構成を模式的に示した上面図である。
【図３】本発明の実施形態１に係るパワーアンプモジュールにおける第２ＬＴＣＣ配線基板の構成を模式的に示した底面図である。
【図４】本発明の実施形態１に係るパワーアンプモジュールの構成を模式的に示した図２及び図３のＸ−Ｘ´間の断面図である。
【図５】本発明の実施形態１に係るパワーアンプモジュールの構成を模式的に示した図２及び図３のＹ−Ｙ´間の断面図である。
【図６】従来例に係るパワーアンプモジュールの構成を模式的に示した（Ａ）上面図、（Ｂ）Ｘ−Ｘ´間の断面図、（Ｃ）Ｙ−Ｙ´間の断面図である。
【符号の説明】
【００３８】
１  パワーアンプモジュール
１０  第１ＬＴＣＣ配線基板
１１  キャビティ
１２  ビア
１３  ビア
１４  パッド
１５  パワーアンプチップ
１６  ボンディングワイヤ
１７  絶縁樹脂
２０  第２ＬＴＣＣ配線基板
２１  ビア
１０１  パワーアンプチップ
１０２  ＬＴＣＣ配線基板
１０２ａ  接地配線
１０３  表面実装部品（ＳＭＤ）
１０４  Ａｕ線
１０５  絶縁樹脂
【図１】
2008010552.tif 000003
【図２】
2008010552.tif 000004
【図３】
2008010552.tif 000005
【図４】
2008010552.tif 000006
【図５】
2008010552.tif 000007
【図６】
2008010552.tif 000008