(57)【要約】【課題】画素の開口率の向上を図った表示装置の提供。【解決手段】基板上の画素領域に、透明酸化物層、絶縁膜、導電層が順次積層され、  前記導電層はゲート信号線に接続される薄膜トランジスタのゲート電極を有し、  前記透明酸化物層は少なくとも前記ゲート電極の直下のチャネル領域部を除いた他の領域が導電体化され、この導電体化された部分でソース信号線、このソース信号線に接続される前記薄膜トランジスタのソース領域部、画素電極、この画素電極に接続される前記薄膜トランジスタのドレイン領域部を構成している。【選択図】図２
2008175842.tif 000002
【特許請求の範囲】
【請求項１】
基板上の画素領域に、透明酸化物層、絶縁膜、導電層が順次積層され、
前記導電層はゲート信号線に接続される薄膜トランジスタのゲート電極を有し、
前記透明酸化物層は少なくとも前記ゲート電極の直下のチャネル領域部を除いた他の領域が導電体化され、この導電体化された部分でソース信号線、このソース信号線に接続される前記薄膜トランジスタのソース領域部、画素電極、この画素電極に接続される前記薄膜トランジスタのドレイン領域部を構成していることを特徴とする表示装置。
【請求項２】
前記透明酸化物層は画素領域の全域に形成され、前記ソース信号線、このソース信号線に接続される前記薄膜トランジスタのソース領域部、画素電極、この画素電極に接続される前記薄膜トランジスタのドレイン領域部は前記透明酸化物層を選択的に導電体化させて形成されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記導電層は、前記絶縁膜上に画素電極と重畳して並設された複数の電極からなる対向電極とこの対向電極の各電極に信号を供給するコモン信号線を有することを特徴とする請求項１に記載の表示装置。
【請求項４】
前記絶縁膜は画素領域の全域に形成されていることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記導電層は金属層からなることを特徴する請求項１に記載の表示装置。
【請求項６】
前記導電層はＩＴＯ膜からなることを特徴とする請求項１に記載の表示装置。
【請求項７】
前記導電層は、画素領域の全域に形成された透明酸化物層を選択的に導電体化させて形成されていることを特徴とする請求項１に記載の表示装置。
【請求項８】
前記透明酸化物層に、前記ゲート電極の直下のチャネル領域部とソース領域部およびドレイン領域部のそれぞれの間に、前記ソース領域部およびドレイン領域部よりもキャリア濃度の低いＬＤＤ領域部が形成されていることを特徴する請求項１に記載の表示装置。
【請求項９】
前記透明酸化物層のソース信号線を構成する部分の上層あるいは下層に金属層が形成されていることを特徴とする請求項１に記載の表示装置。
【請求項１０】
基板上の画素領域に、透明酸化物層および金属層がそのいずれかを上層として形成され、その上に絶縁膜、導電層が順次積層され、
前記導電層はゲート信号線に接続される薄膜トランジスタのゲート電極を有し、
前記金属層はソース信号線を構成し、
前記透明酸化物層は少なくとも前記ゲート電極の直下のチャネル領域部を除いた他の領域が導電体化され、この導電体化された部分で前記ソース信号線と接続された薄膜トランジスタのソース領域部、画素電極、この画素電極に接続される前記薄膜トランジスタのドレイン領域部を構成していることを特徴とする表示装置。
【請求項１１】
基板上の画素領域に、透明酸化物層および半導体層がそのいずれかを上層とし形成され、その上に絶縁膜、導電層が順次積層され、
前記導電層はゲート信号線に接続される薄膜トランジスタのゲート電極を有し、
前記透明酸化物層は少なくとも前記ゲート電極の直下のチャネル領域部に開口部あるいは切り欠き部が形成されて導電体化され、この導電体化された部分でソース信号線、このソース信号線に接続される前記薄膜トランジスタのソース領域部、画素電極、この画素電極に接続される前記薄膜トランジスタのドレイン領域部を構成し、
前記半導体層は前記透明酸化物層の開口部あるいは切り欠き部に形成されて前記ソース領域部およびドレイン領域部に接続されていることを特徴とする表示装置。
【請求項１２】
前記透明酸化物層は画素領域の全域に形成され、前記ソース信号線、このソース信号線に接続される前記薄膜トランジスタのソース領域部、画素電極、この画素電極に接続される前記薄膜トランジスタのドレイン領域部は前記透明酸化物層を選択的に導電体化させて形成されていることを特徴とする請求項１１に記載の表示装置。
【請求項１３】
前記導電層は、前記絶縁膜上に画素電極と重畳して並設された複数の電極からなる対向電極とこの対向電極の各電極に信号を供給するコモン信号線を有することを特徴とする請求項１１に記載の表示装置。
【請求項１４】
前記絶縁膜は画素領域の全域に形成されていることを特徴とする請求項１１に記載の表示装置。
【請求項１５】
前記導電層は金属層からなることを特徴する請求項１１に記載の表示装置。
【請求項１６】
前記導電層はＩＴＯ膜からなることを特徴とする請求項１１に記載の表示装置。
【請求項１７】
前記導電層は、画素領域の全域に形成された透明酸化物層を選択的に導電体化させて形成されていることを特徴とする請求項１１に記載の表示装置。
【請求項１８】
前記透明酸化物層に、前記ゲート電極の直下の部分とソース領域およびドレイン領域のそれぞれの間に、前記ソース領域およびドレイン領域よりもキャリア濃度の低いＬＤＤ領域部が形成されていることを特徴する請求項１１に記載の表示装置。
【請求項１９】
前記透明酸化物層のソース信号線を構成する部分の上層あるいは下層に金属層が形成されていることを特徴とする請求項１１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、各画素に薄膜トランジスタを備える表示装置に関する。
【背景技術】
【０００２】
たとえばアクティブ・マトリックス型の液晶表示装置は、液晶を介して対向配置される各基板のうち一方の基板の液晶側の面に、ｘ方向に延在されｙ方向に並設されるゲート信号線とｙ方向に延在されｘ方向に並設されるソース信号線とで囲まれた領域を画素領域とし、この画素領域には、少なくとも、該ゲート信号線からの信号（走査信号）によってオンされる前記薄膜トランジスタと、このオンされた該薄膜トランジスタを介して前記ソース信号線からの映像信号が供給される画素電極とを備えて構成されている。
【０００３】
そして、前記薄膜トランジスタ、ゲート信号線、ソース信号線、および画素電極等は、フォトリソグラフィ技術による選択エッチングよって所望のパターンに形成された導電層、半導体層、絶縁膜等を所望の順序で基板上に積層させることによって形成されている。
【０００４】
このような構成からなる表示装置は、フォトリソグラフィ技術による選択エッチングの工程数を低減させることが要望され、たとえば、基板上に形成された半導体材料膜を、その所定の領域に導電性を付与することによって、薄膜トランジスタのチャネル領域部、ソース領域部およびドレイン領域部に加工するとともに、該ドレイン領域部に接続される画素電極を形成する技術が知られている（特許文献１参照）。
【特許文献１】特開２００３−５０４０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、上記特許文献１に記載された表示装置は、ソース信号線が前記半導体材料膜とは別個に形成したものであり、それらの形成においてそれぞれの選択エッチング工程を必要とすることを免れないものとなっていた。
【０００６】
また、前記ソース信号線は、その形成の際のマスク合わせの限界から、前記半導体材料膜の領域の一部として形成される画素電極と狭い間隔で配置させることが困難となっていた。このため、画素の開口率の向上に限界を有するものとなっていた。
【０００７】
本発明の目的は、製造工数を低減し得る構成の表示装置を提供することにある。
【０００８】
また、本発明の他の目的は、画素の開口率の向上を図った表示装置を提供することにある。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１０】
（１）本発明による表示装置は、たとえば、基板上の画素領域に、透明酸化物層、絶縁膜、導電層が順次積層され、
前記導電層はゲート信号線に接続される薄膜トランジスタのゲート電極を有し、
前記透明酸化物層は少なくとも前記ゲート電極の直下のチャネル領域部を除いた他の領域が導電体化され、この導体化された部分でソース信号線、このソース信号線に接続される前記薄膜トランジスタのソース領域部、画素電極、この画素電極に接続される前記薄膜トランジスタのドレイン領域部を構成していることを特徴とする。
【００１１】
（２）本発明による表示装置は、たとえば、（１）の構成を前提とし、前記透明酸化物層は画素領域の全域に形成され、前記ソース信号線、このソース信号線に接続される前記薄膜トランジスタのソース領域部、画素電極、この画素電極に接続される前記薄膜トランジスタのドレイン領域部は前記透明酸化物層を選択的に導電体化させて形成されていることを特徴とする。
【００１２】
（３）本発明による表示装置は、たとえば、（１）の構成を前提とし、前記導電層は、前記絶縁膜上に画素電極と重畳して並設された複数の電極からなる対向電極とこの対向電極の各電極に信号を供給するコモン信号線を有することを特徴とする。
【００１３】
（４）本発明による表示装置は、たとえば、（１）の構成を前提とし、前記絶縁膜は画素領域の全域に形成されていることを特徴とする。
【００１４】
（５）本発明による表示装置は、たとえば、（１）の構成を前提とし、前記導電層は金属層からなることを特徴する。
【００１５】
（６）本発明による表示装置は、たとえば、（１）の構成を前提とし、前記導電層はＩＴＯ膜からなることを特徴とする。
【００１６】
（７）本発明による表示装置は、たとえば、（１）の構成を前提とし、前記導電層は、画素領域の全域に形成された透明酸化物層を選択的に導電体化させて形成されていることを特徴とする。
【００１７】
（８）本発明による表示装置は、たとえば、（１）の構成を前提とし、前記透明酸化物層に、前記ゲート電極の直下のチャネル領域部とソース領域部およびドレイン領域部のそれぞれの間に、前記ソース領域部およびドレイン領域部よりもキャリア濃度の低いＬＤＤ領域部が形成されていることを特徴する。
【００１８】
（９）本発明による表示装置は、たとえば、（１）の構成を前提とし、前記透明酸化物層のソース信号線を構成する部分の上層あるいは下層に金属層が形成されていることを特徴とする。
【００１９】
（１０）本発明による表示装置は、たとえば、基板上の画素領域に、透明酸化物層および金属層がそのいずれかを上層として形成され、その上に絶縁膜、導電層が順次積層され、
前記導電層はゲート信号線に接続される薄膜トランジスタのゲート電極を有し、
前記金属層はソース信号線を構成し、
前記透明酸化物層は少なくとも前記ゲート電極の直下のチャネル領域部を除いた他の領域が導電体化され、この導体化された部分で前記ソース信号線と接続された薄膜トランジスタのソース領域部、画素電極、この画素電極に接続される前記薄膜トランジスタのドレイン領域部を構成していることを特徴とする。
【００２０】
（１１）本発明による表示装置は、たとえば、基板上の画素領域に、透明酸化物層および半導体層がそのいずれかを上層とし形成され、その上に絶縁膜、導電層が順次積層され、
前記導電層はゲート信号線に接続される薄膜トランジスタのゲート電極を有し、
前記透明酸化物層は少なくとも前記ゲート電極の直下のチャネル領域部に開口部あるいは切り欠き部が形成されて導電体化され、この導体化された部分でソース信号線、このソース信号線に接続される前記薄膜トランジスタのソース領域部、画素電極、この画素電極に接続される前記薄膜トランジスタのドレイン領域部を構成し、
前記半導体層は前記透明酸化物層の開口部あるいは切り欠き部に形成されて前記ソース領域部およびドレイン領域部に接続されていることを特徴とする。
【００２１】
（１２）本発明による表示装置は、たとえば、（１１）の構成を前提とし、前記透明酸化物層は画素領域の全域に形成され、前記ソース信号線、このソース信号線に接続される前記薄膜トランジスタのソース領域部、画素電極、この画素電極に接続される前記薄膜トランジスタのドレイン領域部は前記透明酸化物層を選択的に導電体化させて形成されていることを特徴とする。
【００２２】
（１３）本発明による表示装置は、たとえば、（１１）の構成を前提とし、前記導電層は、前記絶縁膜上に画素電極と重畳して並設された複数の電極からなる対向電極とこの対向電極の各電極に信号を供給するコモン信号線を有することを特徴とする。
【００２３】
（１４）本発明による表示装置は、たとえば、（１１）の構成を前提とし、前記絶縁膜は画素領域の全域に形成されていることを特徴とする。
【００２４】
（１５）本発明による表示装置は、たとえば、（１１）の構成を前提とし、前記導電層は金属層からなることを特徴する。
【００２５】
（１６）本発明による表示装置は、たとえば、（１１）の構成を前提とし、前記導電層はＩＴＯ膜からなることを特徴とする。
【００２６】
（１７）本発明による表示装置は、たとえば、（１１）の構成を前提とし、前記導電層は、画素領域の全域に形成された透明酸化物層を選択的に導電体化させて形成されていることを特徴とする。
【００２７】
（１８）本発明による表示装置は、たとえば、（１１）の構成を前提とし、前記透明酸化物層に、前記ゲート電極の直下の部分とソース領域およびドレイン領域のそれぞれの間に、前記ソース領域およびドレイン領域よりもキャリア濃度の低いＬＤＤ領域部が形成されていることを特徴する。
【００２８】
（１９）本発明による表示装置は、たとえば、（１１）の構成を前提とし、前記透明酸化物層のソース信号線を構成する部分の上層あるいは下層に金属層が形成されていることを特徴とする。
【００２９】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【発明の効果】
【００３０】
このように構成した表示装置は製造工数の低減し得る構成とすることができる。また、画素の開口率の向上を図ることができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明による表示装置およびその製造方法の実施例について図面を用いて説明をする。
【００３２】
〈実施例１〉
図１は、液晶表示装置の液晶を介して対向配置される各基板のうち一方の基板ＳＵＢ１の液晶側の面の液晶表示領域に形成される回路の一実施例を示す構成図である。
【００３３】
図１において、ｙ方向に延在されｘ方向に並設されるソース信号線ＳＬと、このソース信号線ＳＬと絶縁されてｘ方向に延在されｙ方向に並設されるゲート信号線ＧＬを有し、これら各信号線によって囲まれる矩形状の領域が画素の領域（図中点線枠で示す）に相当するようになっている。これにより、各画素はマトリックス状に配置され、この画素群によって前記液晶表示領域を構成するようになっている。
【００３４】
各画素の領域にはその大部分にわたってたとえば透明電極からなる画素電極ＰＸが形成され、この画素電極ＰＸは薄膜トランジスタＴＦＴを介してたとえば図中左側に隣接するソース信号線ＳＬと接続されるようになっている。該薄膜トランジスタＴＦＴは、そのオン、オフの駆動によって、ソース信号線ＳＬからの信号を画素電極ＰＸへの供給、非供給を制御するようになっている。
【００３５】
前記薄膜トランジスタＴＦＴは、前記ゲート信号線ＧＬの延在部で形成されるゲート電極ＧＴが半導体層の上方に配置され、いわゆるトップゲート型と称されるＭＩＳ（Metal Insulator Semiconductor）構造となっている。
【００３６】
これにより、各ゲート信号線ＧＬのそれぞれに信号（走査信号）が順次供給されることにより、画素列の各画素の薄膜トランジスタＴＦＴがオンされ、そのオンのタイミングに応じて各ソース信号線ＳＬにそれぞれ映像信号を供給することにより、この映像信号の電圧は前記画素列の各画素における画素電極ＰＸに印加されるようになる。
【００３７】
なお、この実施例に示す液晶表示装置は、前記基板ＳＵＢ１と液晶を介して配置される図示しない他の基板を有し、この基板の液晶側の面には各画素に共通な対向電極が形成され、この対向電極はたとえば透明電極から構成され、前記ソース信号線ＳＬに供給される信号（映像信号）に対して基準となる電圧からなる信号が供給されるようになっている。前記液晶には前記画素電極ＰＸと対向電極の電位差によって発生する電界が印加され、該液晶の分子が挙動するようになっている。
【００３８】
図２（ａ）は、図１に示した各画素のうち一の画素を抜き出して描いた図である。また、図２（ｂ）は図２（ａ）のｂ−ｂ線における断面図である。
【００３９】
図２において、ソース信号線ＳＬ、薄膜トランジスタＴＦＴのソース領域部ＳＴ、チャネル領域部ＣＨ（ゲート電極ＧＴの直下の部分）、ドレイン領域部ＤＴ、および画素電極ＰＸは、最初、一体的に形成された同一層の第１透明酸化物層ＴＯＸ１によって形成されるようになっている。
【００４０】
すなわち、該第１透明酸化物層ＴＯＸ１において、前記チャネル領域部ＣＨはキャリア濃度が低くシート抵抗が高い膜（半導体層）として形成され、ソース信号線ＳＬ、薄膜トランジスタＴＦＴのソース領域部ＳＴ、ドレイン領域部ＤＴ、および画素電極ＰＸの形成領域はキャリア濃度が高くシート抵抗が低い膜（導電体層）として形成されている。この場合、たとえば、シート抵抗がソース信号線ＳＬ、画素電極ＰＸ＜ソース領域部ＳＴ、ドレイン領域部ＤＴ＜チャネル領域部ＣＨという順で高くなるように形成してもよく、ソース信号線ＳＬ＜画素電極ＰＸ、ソース領域部ＳＴ、ドレイン領域部ＤＴ＜チャネル領域分ＣＨという順で高くなるように形成してもよい。後者の場合、画素電極ＰＸはキャリア濃度を比較的低くしてその透明度を損なうことなく形成できるという効果を奏する。
【００４１】
このように構成されたソース信号線ＳＬと画素電極ＰＸは第１透明酸化物層ＴＯＸ１によって一体的にかつ同一層で形成されているため、それらの間隔（図中ｗで示す）を最小限に小さくすることができる。ソース信号線ＳＬと画素電極ＰＸを別個の工程で形成した場合と比較するとマスク合わせの限界によってそれらの間隔が大きくなってしまう不都合を解消できるからである。これにより、画素の開口率の向上を図った構成とすることができる。
【００４２】
ゲート信号線ＧＬおよび薄膜トランジスタＴＦＴのゲート電極ＧＴは、たとえばＩＴＯ（Indium Tin Oxide）あるいはキャリア濃度が高くシート抵抗が低いＺｎＯ等の第２透明酸化物層ＴＯＸ２によって一体的にかつ同一層で形成されている。この場合、該ゲート信号線ＧＬおよびゲート電極ＧＴは上述のような透明酸化物層に限られることはなく、たとえば金属層によって形成するようにしてもよい。ゲート信号線ＧＬの電気抵抗をさらに低減させたい場合にはそれに相当する材料の金属層を用いるのが適当だからである。
【００４３】
また、前記第１透明酸化物膜ＴＯＸ１は、基板ＳＵＢ１の表面に形成され、その上面は絶縁膜ＧＩによって被われ、前記ゲート電極ＧＴは前記第１透明導電膜ＴＯＸ１のチャネル領域部ＣＨの上方に前記絶縁膜ＧＩを介して配置されている。前記絶縁膜ＧＩは薄膜トランジスタＴＦＴのゲート絶縁膜として機能する。
【００４４】
上述のように、前記第１透明酸化物層ＴＯＸ１はキャリア濃度の高い領域とキャリア濃度の低い領域が領域的に区分けして形成され、前者を導電体層とし後者を半導体層として形成されたものとなっている。そこで、前記液晶表示装置の製造方法を説明する前に、透明酸化物層ＴＯＸにおいてキャリア濃度の高い領域を低い領域と区分けして選択的に形成する場合のいくつかの実施例について説明する。
【００４５】
図３は、基板ＳＵＢ１の上面に形成した透明酸化物層ＴＯＸにキャリア濃度の高い領域を選択的に形成する場合の一実施例を示した図である。
【００４６】
図３（ａ）において、基板ＳＵＢ１の上面に透明酸化物層ＴＯＸを形成し、その透明酸化物層ＴＯＸの表面の領域のうちキャリア濃度を高くする領域以外の領域にマスクとしてたとえばフォトレジスト膜ＰＲＴを形成する。
【００４７】
そして、前記透明酸化物層ＴＯＸにレーザ光ＲＬを照射する。このレーザ光ＲＬとしてはたとえばＫｒＦエキシマレーザを用いるのが好適であるが、他の光源であってもよい。これにより、該フォトレジスト膜ＰＲＴから露出された透明酸化物層ＴＯＸの領域は該光によって結晶改質がなされキャリア濃度を向上させた領域として形成することができる。
【００４８】
図３（ｂ）は、透明酸化物層ＴＯＸにキャリア濃度の高い領域を光照射によって選択的に形成する場合の他の実施例を示し、透明酸化物層ＴＯＸの表面に予め絶縁膜ＧＩを形成しておき、この絶縁膜ＧＩを通してレーザ光ＲＬを前記透明酸化物層ＴＯＸに照射することが図３（ａ）の場合と異なっている。
【００４９】
図３（ｃ）は、透明酸化物層ＴＯＸにキャリア濃度の高い領域を光照射によって選択的に形成する場合の他の実施例を示し、透明酸化物ＴＯＸが絶縁膜ＧＩで被われ、この絶縁膜ＧＩの一部の領域において形成されたたとえば電極ＴＭおよび該電極ＴＭに積層されたフォトレジスト膜ＰＲＴをマスクとして、レーザ光ＲＬを前記透明酸化物層ＴＯＸに照射することが図３（ｂ）の場合と異なっている。
【００５０】
図３（ｄ）は、透明酸化物層ＴＯＸにキャリア濃度の高い領域を光照射によって選択的に形成する場合の他の実施例を示し、図３（ｃ）に示す電極ＴＭを形成するためのフォトレジスタ膜ＰＲＴを除去した後に前記電極ＴＭをマスクとして、レーザ光ＰＬを前記透明酸化物層ＴＯＸに照射することが図３（ｃ）の場合と異なっている。
【００５１】
図４は、基板ＳＵＢ１の上面に形成した透明酸化物層ＴＯＸにキャリア濃度の高い領域を選択的に形成する場合の他の実施例を示した図である。
【００５２】
図４（ａ）において、基板ＳＵＢ１の上面に透明酸化物層ＴＯＸを形成し、その透明酸化物層ＴＯＸの表面の領域のうちキャリア濃度を高くする領域以外の領域にマスクとしてたとえばフォトレジスト膜ＰＲＴを形成する。
【００５３】
そして、前記透明酸化物層ＴＯＸに前記フォトレジスト膜ＰＲＴを残したまま還元雰囲気下において熱アニールを施す。
【００５４】
これにより、該フォトレジスト膜ＰＲＴから露出された透明酸化物層ＴＯＸの領域は該熱アニールによって結晶改質がなされキャリア濃度を向上させた領域として形成することができる。
【００５５】
図４（ｂ）は、透明酸化物層ＴＯＸにキャリア濃度の高い領域を熱アニールによって選択的に形成する場合の他の実施例を示し、透明酸化物層ＴＯＸの表面に選択的に形成された絶縁膜ＧＩとこの絶縁膜ＧＩの上面に形成され該絶縁膜ＧＩを選択的に形成する際に用いられたフォトレジスト膜ＰＲＴを残したまま熱アニールを施すことが図４（ａ）の場合と異なっている。
【００５６】
図４（ｃ）は、透明酸化物層ＴＯＸにキャリア濃度の高い領域を熱アニールによって選択的に形成する場合の他の実施例を示し、透明酸化物層ＴＯＸの表面に選択的に形成された絶縁膜ＧＩおよび電極ＴＭの積層体とこの積層体の上面に形成され該電極ＴＭおよび絶縁膜ＧＩを形成する際に用いられたフォトレジスト膜ＰＲＴを残したまま熱アニールを施すことが図４（ｂ）の場合と異なっている。
【００５７】
図４（ｄ）は、透明酸化物層ＴＯＸにキャリア濃度の高い領域を熱アニールによって選択的に形成する場合の他の実施例を示し、透明酸化物層ＴＯＸの表面に選択的に形成された絶縁膜ＧＩおよび電極ＴＭの積層体を形成する際に用いられたフォトレジスト膜ＰＲＴを除去した状態で熱アニールを施すことが図４（ｃ）の場合と異なっている。
【００５８】
図５は、基板ＳＵＢ１の上面に形成した透明酸化物層ＴＯＸにキャリア濃度の高い領域を選択的に形成する場合の他の実施例を示した図である。
【００５９】
図５（ａ）において、基板ＳＵＢ１の上面に透明酸化物層ＴＯＸを形成し、その透明酸化物層ＴＯＸの表面の領域のうちキャリア濃度を高くする領域以外の領域にマスクとしてたとえばフォトレジスト膜ＰＲＴを形成する。
【００６０】
そして、前記透明酸化物層ＴＯＸに不純物イオンＮＰＩを注入する。この不純物イオンＮＰＩとしては必要に応じてｎ型あるいはｐ型が使用される。
【００６１】
これにより、該フォトレジスト膜ＰＲＴから露出された透明酸化物層ＴＯＸの領域は該不純物イオンＮＰＩの注入によってキャリア濃度を向上させた領域として形成することができる。
【００６２】
図５（ｂ）は、基板ＳＵＢ１の上面に形成した透明酸化物層ＴＯＸにキャリア濃度の高い領域を不純物イオンＮＰＩの注入によって形成する場合の他の実施例を示した図である。透明酸化物層ＴＯＸの表面に予め絶縁膜ＧＩを形成しておき、この絶縁膜ＧＩを通して不純物イオンＮＰＩの注入を前記透明酸化物層ＴＯＸに行っていることが図５（ａ）の場合と異なっている。
【００６３】
図５（ｃ）は、透明酸化物層ＴＯＸにキャリア濃度の高い領域を不純物イオンＮＰＩの注入によって形成する場合の他の実施例を示し、透明酸化物層ＴＯＸが絶縁膜ＧＩで被われ、この絶縁膜ＧＩの一部の領域において形成されたたとえば電極ＴＭおよび該電極ＴＭに積層されたフォトレジスト膜ＰＲＴをマスクとして、不純物イオンＮＰＩの注入を前記透明酸化物層ＴＯＸに行っていることが図５（ｂ）の場合と異なっている。
【００６４】
図５（ｄ）は、透明酸化物層ＴＯＸにキャリア濃度の高い領域を不純物イオンＮＰＩの注入によって形成する場合の他の実施例を示し、図５（ｃ）に示す電極ＴＭを形成するためのフォトレジスタ膜ＰＲＴを除去した後に前記電極ＴＭをマスクとして、不純物イオンＮＰＩの注入を前記透明酸化物層ＴＯＸに行っていることが図５（ｃ）の場合と異なっている。
【００６５】
図６は、基板ＳＵＢ１の上面に形成した透明酸化物層ＴＯＸにキャリア濃度の高い領域を選択的に形成する場合の他の実施例を示した図である。
【００６６】
図６（ａ）において、基板ＳＵＢ１の上面に透明酸化物層ＴＯＸを形成し、その透明酸化物層ＴＯＸの表面の領域のうちキャリア濃度を高くする領域以外の領域にマスクとしてたとえばフォトレジスト膜ＰＲＴを形成する。
【００６７】
そして、前記マスクから露出された透明酸化物層ＴＯＸの表面にｎ型あるいはｐ型の不純物からなるドーパント原料ＤＭを堆積する。
【００６８】
さらに、前記透明酸化物層ＴＯＸにレーザ光ＲＬの照射（あるいは熱アニール）を行う。このレーザ光ＲＬとしてはたとえばＫｒＦエキシマレーザを用いるのが好適であるが、他の光源であってもよい。
【００６９】
これにより、該フォトレジスト膜ＰＲＴから露出された透明酸化物層ＴＯＸの領域は該ドーパント原料ＤＭの拡散がなされキャリア濃度を向上させた領域として形成することができる。
【００７０】
図６（ｂ）は、透明酸化物層ＴＯＸにキャリア濃度の高い領域をドーパント原料ＤＭの拡散によって形成する場合の他の実施例を示し、透明酸化物層ＴＯＸの表面に選択的に形成された絶縁膜ＧＩとこの絶縁膜ＧＩの上面に形成され該絶縁膜ＧＩを選択的に形成する際に用いられたフォトレジスト膜ＰＲＴを残したままレーザ光ＲＬの照射（あるいは熱アニール）を行うことが図６（ａ）の場合と異なっている。
【００７１】
図６（ｃ）は、透明酸化物層ＴＯＸにキャリア濃度の高い領域をドーパント原料ＤＭの拡散によって形成する場合の他の実施例を示し、透明酸化物層ＴＯＸの表面に選択的に形成された絶縁膜ＧＩおよび電極ＴＭの積層体とこの積層体の上面に形成され該電極ＴＭおよび絶縁膜ＧＩを形成する際に用いられたフォトレジスト膜ＰＲＴを残したままレーザ光ＲＬの照射（あるいは熱アニール）を行うことが図６（ｂ）の場合と異なっている。
【００７２】
図６（ｄ）は、透明酸化物層ＴＯＸにキャリア濃度の高い領域をドーパント原料ＤＭの拡散によって形成する場合の他の実施例を示し、透明酸化物層ＴＯＸの表面に選択的に形成された絶縁膜ＧＩおよび電極ＴＭの積層体を形成する際に用いられたフォトレジスト膜ＰＲＴを除去した状態でレーザ光ＲＬの照射（あるいは熱アニール）を行うことが図６（ｃ）の場合と異なっている。
【００７３】
次に、前記液晶表示装置の製造方法を説明するが、その工程の際において、透明酸化物層にキャリア濃度の高い領域を低い領域と区分けして選択的に形成する場合、上述した図３〜図６に示した何れかの手法を採用してもよい。以下の説明では、たとえばレーザ光の照射による手法を例に挙げて説明をする。
【００７４】
図８は、液晶表示装置の製造方法の一実施例を示す工程図である。ここで、図８に示す工程は液晶表示領域の一画素における工程図を示し、図８の左側に示す工程図は図７のＬ−Ｌ線の個所に相当し、図８の右側に示す工程図は図７のＲ−Ｒ線の個所に相当している。なお、図７に示す画素は図２に示した画素と同じである。
【００７５】
また、以下の工程では、薄膜トランジスタＴＦＴのチャネル領域部ＣＨのソース領域部ＳＴおよびドレイン領域部ＤＴへの各側にＬＤＤ領域部を形成する場合も併せて示している。ここで、ＬＤＤ領域部はゲート電極ＧＴとの間において電界緩和を行うように機能する。
【００７６】
以下、工程順に説明する。
【００７７】
工程１．
図８（ａ）に示すように、たとえばガラスからなる基板ＳＵＢ１を用意し、この基板ＳＵＢ１の表面（液晶側の面）にたとえばＺｎＯ等からなる高抵抗の第１透明酸化物層ＴＯＸ１およびたとえばＳｉＯ２等からなる第１絶縁膜ＧＩ１を順次成膜する。ここで、前記第１絶縁膜ＧＩ１は薄膜トランジスタＴＦＴの形成領域においてそのゲート絶縁膜として機能するようになっている。
【００７８】
工程２．
図８（ｂ）に示すように、前記第１絶縁膜ＧＩ１の上面の全域に第１フォトレジスト膜ＰＲＴ１を形成し、この第１フォトレジスト膜ＰＲＴ１を所定のパターンに形成する。
【００７９】
ここで、パターン化された第１フォトレジスト膜ＰＲＴ１は、図７に示す画素のうち、ソース信号線ＳＬ、このソース信号線ＳＬと接続される薄膜トランジスタＴＦＴ、この薄膜トランジスタＴＦＴと接続される画素電極ＰＸを形成すべく領域に形成され、かつ、前記薄膜トランジスタＴＦＴのチャネル領域部およびその両脇のいわゆるＬＤＤ領域（電界緩和領域）の形成領域において高くそれ以外の部分が低いというように二段の高低を有するようにして形成されている。
【００８０】
このような高低差のある第１フォトレジスト膜ＰＲＴ１は、たとえば遮光、いわゆる半透光、透光の３段階からなる透光量の異なるフォトマスクを用いて前記第１フォトレジスト膜ＰＲＴ１を感光することによって形成される。このような第１フォトレジスト膜ＰＲＴ１はいわゆるハーフトーンマスクあいはグレートーンマスクを用いた露光によって形成することができる。
【００８１】
そして、このように形成された第１フォトレジスト膜ＰＲＴ１をマスクとし、このマスクから露出された第１絶縁膜ＧＩ１およびこの第１絶縁膜ＧＩ１の下層の第１透明酸化物層ＴＯＸ１を順次エッチングし、基板ＳＵＢ１の表面を露出させる。
【００８２】
このようにして第１透明酸化物層ＴＯＸと第１絶縁膜ＧＩ１の積層体は、ソース信号線ＳＬ、このソース信号線ＳＬと接続される薄膜トランジスタＴＦＴ、この薄膜トランジスタＴＦＴと接続される画素電極ＰＸの形成領域に残存される。
【００８３】
工程３．
図８（ｃ）に示すように、前記第１フォトレジスト膜ＰＲＴ１の表面を底面方向に適当量の除去を行うことによって、該第１フォトレジスト膜ＰＲＴ１を、ソース信号線ＳＬ、このソース信号線ＳＬと接続される薄膜トランジスタＴＦＴ（そのチャネル領域部およびＬＤＤ領域部の部分を除く）、この薄膜トランジスタＴＦＴと接続される画素電極ＰＸの各形成領域において完全に除去し、前記薄膜トランジスタＴＦＴのチャネル領域部およびＬＤＤ領域部の形成領域にのみ残存させるようにする。
【００８４】
そして、第１絶縁膜ＧＩ１を通して第１透明酸化物層ＴＯＸ１にたとえばレーザ光ＲＬを照射することによって該第１透明酸化物層ＴＯＸ１に結晶改質を行う。該第１透明酸化物層ＴＯＸ１にキャリア濃度を向上させ低抵抗化を図るためである。この場合、前記第１フォトレジスト膜ＰＲＴ１が形成されている部分においてレーザ光ＲＬの照射が阻止され該第１フォトレジスト膜ＲＬの直下の第１透明酸化物層ＴＯＸ１は高抵抗が維持される。
【００８５】
このことから、ソース信号線ＳＬ、このソース信号線ＳＬと接続される薄膜トランジスタＴＦＴ（そのチャネル領域部およびＬＤＤ領域部の部分を除く）、この薄膜トランジスタＴＦＴと接続される画素電極ＰＸの各形成領域においてキャリア濃度を高めて導電体化し、前記薄膜トランジスタＴＦＴのチャネル領域の部分においてキャリア濃度が低い半導体のまま残ることになる。
【００８６】
工程４．
図８（ｄ）に示すように、前記第１フォトレジスト膜ＰＲＴ１を全て除去する。
【００８７】
工程５．
図８（ｅ）に示すように、たとえばＳｉＯ２からなる第２絶縁膜ＧＩ２、たとえばＩＴＯ（Indium Tin Oxide）からなる第２透明酸化物層ＴＯＸ２を順次成膜する。ここで、前記第２絶縁膜ＧＩ２は、ソース信号線ＳＬに対する後述のゲート信号線ＧＬの層間絶縁膜として機能するようになる。
【００８８】
工程６．
図８（ｆ）に示すように、前記第２透明酸化物層ＴＯＸ２の上面に第２フォトレジスト膜ＰＲＴ２を形成し、この第２フォトレジスト膜ＰＲＴ２を所定のパターンに形成する。すなわち、ゲート信号線ＧＬ、このゲート信号線ＧＬと接続される前記薄膜トランジスタＴＦＴのゲート電極ＧＴの各形成領域に前記第２フォトレジスト膜を残存させる。ここで、ゲート電極ＧＴの形成領域は、薄膜トランジスタＴＦＴのチャネル領域部の直上の部分であり、該チャネル領域の両脇のＬＤＤ領域は除かれる。
【００８９】
そして、この第２フォトレジスト膜ＰＲＴ２から露出された第２透明酸化物層ＴＯＸ２をエッチングし、残存された第２透明酸化物層ＴＯＸ２によって前記ゲート信号線ＳＬおよびゲート電極Ｔを構成する。
【００９０】
さらに、前記第２フォトレジスト膜ＰＲＴ２をそのまま残存させ、第２絶縁膜ＧＩ２、第１絶縁膜ＧＩ１を通して第１透明酸化物層ＴＯＸ１にレーザ光ＲＬを照射する。
【００９１】
このレーザ光ＲＬの照射によって、薄膜トランジスタＴＦＴのチャネル領域部ＣＨの両脇のＬＤＤ領域ＬＤにおいてキャリア濃度が高められるようになる。この場合、前記工程３においてキャリア濃度が高められた第１透明酸化物層ＴＯＸ１の部分においてもさらにキャリア濃度が高められることから、相対的に観て前記ＬＤＤ領域ＬＤは比較的導電性の小さな領域として形成されることになる。
【００９２】
工程７．
図８（ｇ）に示すように、前記第２フォトレジスト膜ＰＲＴ２を全て除去する。その後は、基板ＳＵＢ１の表面に図示せぬ配向膜を形成することによって完了する。
【００９３】
上述のように、基板ＳＵＢ１の液晶側の面の液晶表示領域は、前記第１フォトレジスト膜ＰＲＴ１および第２フォトレジスト膜ＰＲＴ２を用いたいわゆる２フォト工程で製造することができる。
【００９４】
また、第１フォトレジスト膜ＰＲＴ１は、第１透明酸化物層ＴＯＸ１および第１絶縁膜ＧＩ１の順次積層体の選択エッチングの際のマスク、および前記第１透明酸化物層ＴＯＸ１におけるキャリア濃度の高い領域の選択的形成の際のマスクとしてそれぞれ機能するが、フォトリソグラフィ技術の適用は一回で済むことになり、工程の大幅低減を図ることができる。
【００９５】
図９は、前記液晶表示装置の製造方法の他の実施例を示す工程図である。図９は、図８と対応した図となっており、したがって、図９の左側に示す工程図は図７のＬ−Ｌ線の個所に相当し、図９の右側に示す工程図は図７のＲ−Ｒの個所に相当している。
【００９６】
以下、工程順に説明する。
【００９７】
工程１．
図９（ａ）に示すように、基板ＳＵＢ１を用意し、この基板ＳＵＢ１の表面（液晶側の面）にたとえばＺｎＯ等からなる高抵抗の第１透明酸化物層ＴＯＸ１およびたとえばＳｉＯ２等からなる第１絶縁膜ＧＩ１を順次成膜する。
【００９８】
工程２．
図９（ｂ）に示すように、前記第１絶縁膜ＧＩ１の上面の全域に第１フォトレジスト膜ＰＲＴ１を形成し、この第１フォトレジスト膜ＰＲＴ１を所定のパターンに形成する。
【００９９】
ここで、パターン化された第１フォトレジスト膜ＰＲＴ１は、図７に示す画素のうち、ソース信号線ＳＬ、このソース信号線ＳＬと接続される薄膜トランジスタＴＦＴ、この薄膜トランジスタＴＦＴと接続される画素電極ＰＸの各形成領域に形成され、かつ、ソース信号線ＳＬの部分が低くそれ以外の部分が高いというように二段の高低を有するようにして形成されている。
【０１００】
そして、前記第１フォトレジスト膜ＰＲＴ１をマスクとし、このマスクから露出された第１絶縁膜ＧＩ１およびこの第１絶縁膜ＧＩ１の下層の第１透明酸化物層ＴＯＸ１を順次エッチングし、基板ＳＵＢ１の表面を露出させる。
【０１０１】
このようにして第１透明酸化物層ＴＯＸ１と第１絶縁膜ＧＩ１の積層体は、ソース信号線ＳＬ、このソース信号線ＳＬと接続される薄膜トランジスタＴＦＴ、この薄膜トランジスタＴＦＴと接続される画素電極ＰＸの形成領域に残存される。
【０１０２】
工程３．
図９（ｃ）に示すように、前記第１フォトレジスト膜ＰＲＴ１の表面を底面方向に適当量の除去を行うことによって、該第１フォトレジスト膜ＰＲＴ１を、ソース信号線ＳＬの形成領域において完全に除去し、前記薄膜トランジスタＴＦＴのチャネル領域部、このチャネル領域部に隣接しソース信号線ＳＬ側のＬＤＤ領域部、および画素電極ＰＸの各形成領域にのみ残存させるようにする。
【０１０３】
そして、第１絶縁膜ＧＩ１を通して第１透明酸化物層ＴＯＸ１にレーザ光ＲＬを照射することによって該第１透明酸化物層ＴＯＸ１に結晶改質を行う。この場合、前記第１フォトレジスト膜ＰＲＴ１が形成されている部分においてレーザ光ＲＬの照射が阻止され該第１フォトレジスト膜ＰＲＴ１の直下の第１透明酸化物層ＴＯＸ１は高抵抗が維持される。
【０１０４】
工程４．
図９（ｄ）に示すように、前記第１フォトレジスト膜ＰＲＴ１を全て除去する。
【０１０５】
工程５．
図９（ｅ）に示すように、たとえばＳｉＯ２からなる第２絶縁膜ＧＩ２、たとえばＩＴＯ（Indium Tin Oxide）からなる第２透明酸化物層ＴＯＸ２を順次成膜する。
【０１０６】
工程６．
図９（ｆ）に示すように、前記第２透明酸化物層ＴＯＸ２の上面に第２フォトレジスト膜ＰＲＴ２を形成し、この第２フォトレジスト膜ＰＲＴ２を所定のパターンに形成する。すなわち、ゲート信号線ＧＬ、このゲート信号線ＧＬと接続される前記薄膜トランジスタＴＦＴのゲート電極ＧＴの各形成領域に前記第２フォトレジスト膜ＰＲＴ２を残存させる。ここで、ゲート電極ＧＴの形成領域は、薄膜トランジスタＴＦＴのチャネル領域部の直上の部分であり、該チャネル領域部に隣接するソース信号線ＳＬ側のＬＤＤ領域ＬＤは除かれる。
【０１０７】
そして、この第２フォトレジスト膜ＰＲＴ２から露出された第２透明酸化物層ＴＯＸ２をエッチングし、残存された第２透明酸化物層ＴＯＸ２によって前記ゲート信号線ＧＬおよびゲート電極ＧＴを構成する。
【０１０８】
さらに、前記第２フォトレジスト膜ＰＲＴ２をそのまま残存させ、第２絶縁膜ＧＩ２、第１絶縁膜ＧＩ１を通して第１透明酸化物層ＴＯＸ１にレーザ光ＲＬを照射する。
【０１０９】
このレーザ光ＲＬの照射によって、薄膜トランジスタＴＦＴのチャネル領域部に隣接するソース信号線ＳＬ側のＬＤＤ領域ＬＤにおいてキャリア濃度が高められるようになる。この場合、前記工程３においてキャリア濃度が高められた第１透明酸化物層ＴＯＸ１の部分においてもさらにキャリア濃度が高められることから、相対的に観て前記ＬＤＤ領域ＬＤは比較的導電性の小さな領域として形成されることになる。
【０１１０】
さらに、薄膜トランジスタＴＦＴのチャネル領域部に隣接する画素電極ＰＸの部分において、ソース信号線ＳＬ側のＬＤＤ領域ＬＤの形成領域と同様に相対的に観て比較的導電性の小さな領域として形成されることになる。画素電極ＰＸは、図示しない他の電極（対向電極）との間で電界を生じせしめる電極として機能することから導電性が比較的に小さくてもよいことに基づくものである。そして、ＺｎＯ等の第１透明酸化物層ＴＯＸ１は、キャリア濃度を高め過ぎると金属化してしまいもはや透明でなくなるが、前記画素電極ＰＸにおいては透明を維持できる程度のキャリア濃度にできる効果を奏する。
【０１１１】
なお、図８、図９に示した製造方法において、第１透明酸化物層ＴＯＸ１にキャリア濃度の高い領域を形成する場合に、レーザ光ＲＬの照射を一実施例として挙げたものであるが、図３〜図６に示す方法、あるいは他の方法を用いてもよいことは上述したとおりである。
【０１１２】
また、図３〜図６において示した方法のうちには、透明酸化物層ＴＯＸの表面に絶縁膜ＧＩを形成していない状態でレーザ光ＲＬの照射等をする方法も示している。したがって、図８、図９に示した製造方法において、最初、絶縁膜ＧＩを形成していない状態で透明酸化物層ＴＯＸにキャリア濃度の高い領域を形成し、その後に、絶縁膜ＧＩを形成するような工程として適用するようにしてもよい。
【０１１３】
さらに、図８、図９に示した工程の後に、アレイ端におけるソース信号線に電気的コンタクトをとるために、コンタクトに必要なアレイ端領域以外の領域にフォトレジスト膜を直描あるいはマスク蒸着し、該当するアレイ端部分の絶縁膜をエッチング除去することによってフォト工程を増やすことなく製造を実現することができる。
【０１１４】
〈実施例２〉
図１０は、本発明による表示装置の画素の構成の他の実施例を示す平面図で、図２（ａ）に対応した図となっている。
【０１１５】
図１０において、基板ＳＵＢ１の表面の全域にわたって形成された第１透明酸化物層ＴＯＸ１の面の区分された各領域に、ソース信号線ＳＬ、このソース信号線ＳＬに接続される薄膜トランジスタＴＦＴ、この薄膜トランジスタＴＦＴに接続される画素電極ＰＸが形成されている。
【０１１６】
図２（ａ）の場合と比較して異なる構成は、基板ＳＵＢ１の表面に、ソース信号線ＳＬ、薄膜トランジスタＴＦＴ、画素電極ＰＸの形成領域以外の領域においてもキャリア濃度の低い第１透明酸化物層（実効的に絶縁体として機能する）ＴＯＸ１が形成されていることにある。すなわち、基板ＳＵＢ１の表面の全域に形成された第１透明酸化物層ＴＯＸ１は選択的にエッチングされていない構成となっている。
【０１１７】
このようにした場合であっても、ソース信号線ＳＬと画素電極ＰＸは第１透明酸化物層ＴＯＸ１によって一体的にかつ同一層で形成されるため、それらの間隔（図中ｗで示す）を最小限に小さくでき、画素の開口率の向上を図った構成とすることができる。
【０１１８】
このように構成した第１透明酸化物層ＴＯＸ１は、実施例１において図８、あるいは図９に示した製造方法において、第１フォトレジスト膜ＰＲＴ１の形成の際に、通常どおりにフォトレジスト膜を形成すればよく、たとえばハーフ露光された段差のあるフォトレジスト膜を形成しなくてもよい効果を奏する。
【０１１９】
すなわち、たとえば図８（ｃ）に示した工程に対応し、図１０（ａ）のｂ−ｂ線の個所における工程を示す図１０（ｂ）に示すように、第１フォトレジスト膜ＰＲＴ１によって、薄膜トランジスタＴＦＴのチャネル領域部ＣＨおよびその両脇のＬＤＤ領域部ＬＤを被うフォトレジスト膜、ソース信号線ＳＬ、薄膜トランジスタＴＦＴ、画素電極ＰＸの形成領域以外の領域を被うフォトレジスト膜を形成し、その後は、図８に示した工程を経ればよいことになる。また、図９に示した製造方法を採用する場合においても同様である。
【０１２０】
このような構成からなる表示装置は、液晶に面する表面における段差構造を少なくできるという効果を奏する。
【０１２１】
〈実施例３〉
図１１（ａ）は、本発明による表示装置の画素の構成の他の実施例を示す平面図で、図７、１０（ａ）と対応した図である。また、図１１（ｂ）は図１１（ａ）のｂ−ｂ線における断面図である。
【０１２２】
図７、１０（ａ）の場合と比較して異なる構成は、主となるソース信号線ＳＬ’が電気的抵抗の低いたとえば金属層で他の部材とは独立に形成されていることにある。
【０１２３】
ここで、前記ソース信号線ＳＬ’を主と称したのは、該ソース信号線ＳＬ’にたとえば全域に及んで積層された第１透明酸化物層ＴＯＸ１からなるソース信号線ＳＬが形成されているからである。
【０１２４】
すなわち、前記ソース信号線ＳＬ’が形成された基板ＳＵＢ１の表面に図７、１０に示した構成が積層され、図７、１０に示したソース信号線ＳＬが前記ソース信号線ＳＬ’に重畳して形成されるようになっている。
【０１２５】
図７、１０の場合の構成と比較し、第１透明酸化物層ＴＯＸ１から構成されるソース信号線ＳＬは、その下層に金属層から構成される前記ソース信号線ＳＬ’と接続して形成されることから、電気的抵抗を大幅に低減させることができる効果を奏する。
【０１２６】
この場合、図１１では、第１透明酸化物層ＴＯＸ１からなるソース信号線ＳＬと金属層からなるソース信号線ＳＬは、それらの中心軸を一致づけてそれらの幅をほぼ同一としたものであるが、金属層からなるソース信号線ＳＬの幅を第１透明酸化物層ＴＯＸ１からなるソース信号線ＳＬの幅よりも小さく構成するようにしてもよい。ソース信号線を全体として充分に電気的抵抗を低減させることができるからである。
【０１２７】
図１２は、前記ソース信号線ＳＬ’を基板ＳＵＢ１の表面に形成する場合における製造方法の工程を示した工程図である。
【０１２８】
図中の左側に描いた工程図は図１１（ａ）のＬ−Ｌ線における断面図で示し、右側に描いた工程図は図１１（ａ）のＲ−Ｒ線における断面図で示している。
【０１２９】
図１２（ａ）に示すように、基板ＳＵＢ１の表面の全域に金属層ＭＴを形成し、この金属層ＭＴの表面においてパターン化されたフォトレジスト膜ＰＲＴをマスクとして該金属層ＭＴを選択エッチングすることにより、前記ソース信号線ＳＬ’を形成する。
【０１３０】
次に、前記フォトレジスト膜ＰＲＴを除去した後に、図１２（ｂ）に示すように、たとえばＺｎＯからなる第１透明酸化物層ＴＯＸ１、および、たとえばＳｉＯ２からなる絶縁膜ＧＩを順次積層させる。
【０１３１】
この工程は、たとえば図８（ａ）に示す工程に相当し、その後、図８（ｂ）〜図８（ｇ）を経ることにより、図１１に示した構成を完成させることができる。
【０１３２】
上述した実施例では、ソース信号線ＳＬ’の全域にわたって第１透明酸化物層ＴＯＸ１からなるソース信号線ＳＬを積層させた構成としたものである。しかし、これに限定されることはなく、ソース信号線ＳＬ’の一部分にのみ前記ソース信号線ＳＬを積層させる構成としてもよい。たとえば、薄膜トランジスタＴＦＴの近傍におけるソース信号線ＳＬ’のみに前記ソース信号線ＳＬを積層させる構成としてもよい。ソース信号線ＳＬ’は金属層で形成されていることから、それ自体で電気的抵抗を充分に低減させることができるからである。
【０１３３】
この場合、前記第１透明酸化物層ＴＯＸ１および絶縁膜ＧＩの順次積層体は、たとえば図１３に示すパターンのようにして形成され、そのソース信号線ＳＬとして形成される部分は薄膜トランジスタＴＦＴの形成領域の近傍のみに止まって構成されている。
【０１３４】
〈実施例４〉
図１４（ａ）は、本発明による表示装置の画素の構成の他の実施例を示す平面図で、図１１（ａ）と対応した図である。また、図１４（ｂ）は図１４（ａ）のｂ−ｂ線における断面図である。
【０１３５】
図１１（ａ）の場合と比較し、同様に主たるソース信号線ＳＬ’を有するが、該ソース信号線ＳＬ’は前記ソース信号線ＳＬの上層に配置されていることが図１１（ａ）の場合と異なっている。
【０１３６】
この場合においてもソース信号線ＳＬ’は、たとえば金属層で形成され、また第１透明酸化物層ＴＯＸ１からなるソース信号線ＳＬと積層されて形成されていることから、電気的抵抗を大幅に低減させることができる。
【０１３７】
また、図１４では、第１透明酸化物層ＴＯＸ１からなるソース信号線ＳＬと金属層からなるソース信号線ＳＬは、それらの中心軸を一致づけてそれらの幅をほぼ同一としたものであるが、金属層からなるソース信号線ＳＬの幅を第１透明酸化物層ＴＯＸ１からなるソース信号線ＳＬの幅よりも小さく構成するようにしてもよい。ソース信号線を全体として充分に電気的抵抗を低減させることができるからである。
【０１３８】
図１５は、前記表示装置の画素の製造方法の一実施例を示す工程図であり、図中左側の工程図は図１４（ａ）のＬ−Ｌ線における断面図で示し、図中右側の工程図は図１４（ａ）のＲ−Ｒ線における断面図で示している。
【０１３９】
以下、工程順に説明する。
【０１４０】
工程１．
図１５（ａ）に示すように、基板ＳＵＢ１を用意し、この基板ＳＵＢ１の表面にたとえばＺｎＯ等からなる高抵抗の第１透明酸化物層ＴＯＸ１およびたとえばＳｉＯ２等からなる第１絶縁膜ＧＩ１を順次成膜する。
【０１４１】
工程２．
図１５（ｂ）に示すように、前記第１絶縁膜ＧＩ１の上面の全域に第１フォトレジスト膜ＰＲＴ１を形成し、この第１フォトレジスト膜ＰＲＴ１を所定のパターンに形成する。
【０１４２】
ここで、パターン化された第１フォトレジスト膜ＰＲＴ１は、図１４（ａ）に示す画素のうち、ソース信号線ＳＬ、このソース信号線ＳＬと接続される薄膜トランジスタＴＦＴ、この薄膜トランジスタＴＦＴと接続される画素電極ＰＸの各形成領域に形成され、かつ、前記薄膜トランジスタＴＦＴのチャネル領域部およびその両脇のＬＤＤ領域部の形成領域において高くそれ以外の部分が低いというように二段の高低を有するようにして形成されている。
【０１４３】
そして、前記第１フォトレジスト膜ＰＲＴ１をマスクとし、このマスクから露出された第１絶縁膜ＧＩ１およびこの第１絶縁膜ＧＩ１の下層の第１透明酸化物層ＴＯＸ１を順次エッチングし、基板ＳＵＢ１の表面を露出させる。
【０１４４】
このようにして第１透明酸化物層ＴＯＸ１と第１絶縁膜ＧＩ１の積層体は、ソース信号線ＳＬ、このソース信号線ＳＬと接続される薄膜トランジスタＴＦＴ、この薄膜トランジスタＴＦＴと接続される画素電極ＰＸの形成領域に残存される。
【０１４５】
工程３．
図１５（ｃ）に示すように、前記第１フォトレジスト膜ＰＲＴ１の表面を底面方向に適当量の除去を行うことによって、該第１フォトレジスト膜ＰＲＴ１を、薄膜トランジスタＴＦＴのチャネル領域部およびその両脇のＬＤＤ領域部の形成領域にのみ残存させるようにする。
【０１４６】
そして、第１絶縁膜ＧＩ１を通して第１透明酸化物層ＴＯＸ１にレーザ光ＲＬを照射することによって該第１透明酸化物層ＴＯＸ１に結晶改質を行いキャリア濃度を向上させる。この場合、前記第１フォトレジスト膜ＴＯＸ１が形成されている部分においてレーザ光ＲＬの照射が阻止され該第１フォトレジスト膜ＰＲＴ１の直下の第１透明酸化物層ＴＯＸ１は高抵抗が維持される。
【０１４７】
工程４．
図１５（ｄ）に示すように、前記第１フォトレジスト膜ＰＲＴ１を全て除去する。
【０１４８】
工程５．
図１５（ｅ）に示すように、基板ＳＵＢ１の表面に第２フォトレジスト膜ＰＲＴ２を形成し、該第２フォトレジスト膜ＰＲＴ２をパターン化することによって、ソース信号線ＳＬを形成する部分において除去され他の部分において残存される第２フォトレジスト膜ＰＲＴ２を形成する。
【０１４９】
そして、該第２フォトレジスト膜ＰＲＴ２から露出する前記第１絶縁膜ＧＩ１を選択エッチングし、前記第１透明酸化物層ＴＯＸ１の結晶改質がなされた部分（ソース信号線ＳＬの部分）を露呈させる。
【０１５０】
さらに、前記第２フォトレジスト膜ＰＲＴ２をそのまま残存させ、その上方から金属を蒸着させ、該第２フォトレジスト膜ＰＲＴ２を剥離させる。いわゆるリフトオフ法と称され、前記第１透明酸化物層ＴＯＸ１の結晶改質がなされた部分（ソース信号線ＳＬの部分）に金属層ＭＴが形成されることになる。この金属層ＭＴはソース信号線ＳＬに積層して形成されるソース信号線ＳＬ’に相当するものとなる。
【０１５１】
工程６．
図１５（ｆ）に示すように、前記第２フォトレジスト膜ＰＲＴ２を除去し、たとえばＳｉＯ２からなる第２絶縁膜ＧＩ２およびたとえばＩＴＯ膜からなる第２透明酸化物層ＴＯＸ２を順次形成する。
【０１５２】
工程７．
図１５（ｇ）に示すように、基板ＳＵＢ１の表面に第３フォトレジスト膜ＰＲＴ３を形成し、該第３フォトレジスト膜ＰＲＴ３をパターン化することによって、ゲート信号線ＧＬおよび薄膜トランジスタＴＦＴのゲート電極ＧＴを形成する部分において残存される第３フォトレジスト膜ＰＲＴ３を形成する。
【０１５３】
そして、第３フォトレジスト膜ＰＲＴ３をマスクとし、このマスクから露出する前記第２透明酸化物層ＴＯＸ２を選択エッチングし、その下層の第２絶縁膜ＧＩ２を露呈させる。
【０１５４】
さらに、前記第３フォトレジスト膜ＰＲＴ３をそのまま残存させ、前記第２絶縁膜ＧＩ２を通して第１透明酸化物層ＴＯＸ１にレーザ光ＲＬを照射する。これにより、ゲート電極ＧＴの直下の薄膜トランジスタＴＦＴのチャネル領域部と前記ソース信号線ＳＬ’との間の領域において結晶改質がなされＬＤＤ領域部ＬＤが形成される。このため、この工程におけるレーザ光ＲＬによる結晶改質は、前記工程３におけるレーザ光ＲＬによる結晶改質よりも、その改質程度を小さくする必要がある。
【０１５５】
工程８．
図１５（ｈ）に示すように、前記第３フォトレジスト膜ＰＲＴ３を除去する。
【０１５６】
図１６は、前記表示装置の画素の製造方法の他の実施例を示す工程図であり、図中左側の工程図は図１４（ａ）のＬ−Ｌ線における断面図で示し、図中右側の工程図は図１４（ａ）のＲ−Ｒ線における断面図で示している。
【０１５７】
以下、工程順に説明する。
【０１５８】
工程１．
図１６（ａ）に示すように、基板ＳＵＢ１を用意し、この基板ＳＵＢ１の表面にたとえばＺｎＯ等からなる高抵抗の第１透明酸化物層ＴＯＸ１およびたとえばＳｉＯ２等からなる第１絶縁膜ＧＩ１を順次成膜する。
【０１５９】
工程２．
図１６（ｂ）に示すように、前記第１絶縁膜ＧＩ１の上面の全域に第１フォトレジスト膜ＰＲＴ１を形成し、この第１フォトレジスト膜ＰＲＴ１を所定のパターンに形成する。
【０１６０】
ここで、パターン化された第１フォトレジスト膜ＰＲＴ１は、図１４（ａ）に示す画素のうち、ソース信号線ＳＬ、このソース信号線ＳＬと接続される薄膜トランジスタＴＦＴ、この薄膜トランジスタＴＦＴと接続される画素電極ＰＸの各形成領域に形成され、かつ、前記薄膜トランジスタＴＦＴのチャネル領域部およびその両脇のＬＤＤ領域部の形成領域において高くそれ以外の部分が低いというように二段の高低を有するようにして形成されている。
【０１６１】
そして、前記第１フォトレジスト膜ＰＲＴ１をマスクとし、このマスクから露出された第１絶縁膜ＧＩ１およびこの第１絶縁膜ＧＩ１の下層の第１透明酸化物層ＴＯＸ１を順次エッチングし、基板ＳＵＢ１の表面を露出させる。
【０１６２】
このようにして第１透明酸化物層ＴＯＸ１と第１絶縁膜ＧＩ１の積層体は、ソース信号線ＳＬ、このソース信号線ＳＬと接続される薄膜トランジスタＴＦＴ、この薄膜トランジスタＴＦＴと接続される画素電極ＰＸの部分に残存される。
【０１６３】
工程３．
図１６（ｃ）に示すように、前記第１フォトレジスト膜ＰＲＴ１の表面を底面方向に適当量の除去を行うことによって、該第１フォトレジスト膜ＰＲＴ１を、薄膜トランジスタＴＦＴのチャネル領域部およびその両脇のＬＤＤ領域部の形成領域にのみ残存させるようにする。
【０１６４】
そして、第１絶縁膜ＧＩ１を通して第１透明酸化物層ＴＯＸ１にレーザ光ＲＬを照射することによって該第１透明酸化物層ＴＯＸ１に結晶改質を行いキャリア濃度を向上させる。この場合、前記第１フォトレジスト膜ＰＲＴ１が形成されている部分においてレーザ光ＲＬの照射が阻止され該第１フォトレジスト膜ＰＲＴ１の直下の第１透明酸化物層ＴＯＸ１は高抵抗が維持される。
【０１６５】
その後、さらに前記第１フォトレジスト膜ＰＲＴ１をマスクとして、前記第１絶縁膜ＧＩ１を除去する。
【０１６６】
工程４．
図１６（ｄ）に示すように、基板ＳＵＢ１の表面の全域に金属を蒸着し、金属層ＭＴを形成する。
【０１６７】
工程５．
図１６（ｅ）に示すように、基板ＳＵＢ１の表面の全域に第２フォトレジスト膜ＰＲＴ２を形成し、この第２フォトレジスト膜ＰＲＴ２をパターン化して、ソース信号線ＳＬの形成領域に第２フォトレジスト膜ＰＲＴ２を残存させる。
【０１６８】
そして、この第２フォトレジスト膜ＰＲＴ２をマスクとし、このマスクから露出された前記金属層ＭＴを選択エッチングする。
【０１６９】
さらに、前記第２フォトレジスト膜ＰＲＴ２を除去し、残存された前記金属層ＭＴをソース信号線ＳＬ’として構成する。
【０１７０】
工程６．
図１６（ｆ）に示すように、たとえばＳｉＯ２からなる第２絶縁膜ＧＩ２およびたとえばＩＴＯ膜からなる第２透明酸化物層ＴＯＸ２を順次形成する。
【０１７１】
工程７．
図１６（ｇ）に示すように、基板ＳＵＢ１の表面に第３フォトレジスト膜ＰＲＴ３を形成し、該第３フォトレジスト膜ＰＲＴ３をパターン化することによって、ゲート信号線ＧＬおよび薄膜トランジスタＴＦＴのゲート電極ＧＴを形成する部分において残存される第３フォトレジスト膜ＰＲＴ３を形成する。
【０１７２】
そして、第３フォトレジスト膜ＰＲＴ３をマスクとし、このマスクから露出する前記第２透明酸化物層ＴＯＸ２を選択エッチングし、その下層の第２絶縁膜ＧＩ２を露呈させる。
【０１７３】
さらに、前記第３フォトレジスト膜ＰＲＴ３をそのまま残存させ、前記第２絶縁膜ＧＩ２を通して第１透明酸化物層ＴＯＸ１にレーザ光ＲＬを照射する。これにより、ゲート電極ＧＴの直下の薄膜トランジスタＴＦＴのチャネル領域部と前記ソース信号線ＳＬ’との間の領域において結晶改質がなされＬＤＤ領域部ＬＤが形成される。このため、この工程におけるレーザ光ＬＤによる結晶改質は、前記工程３におけるレーザ光ＬＤによる結晶改質よりも、その改質程度を小さくする必要がある。
【０１７４】
工程８．
図１６（ｈ）に示すように、前記第３フォトレジスト膜ＰＲＴ３を除去する。
【０１７５】
〈実施例５〉
図１７（ａ）は、本発明による表示装置の画素の構成の他の実施例を示す平面図である。また、図１７（ｂ）は、図１７（ａ）のｂ−ｂ線における断面図である。
【０１７６】
図１７に示す画素は、基板ＳＵＢ１の液晶側の画素領域において画素電極ＰＸとこの画素電極ＰＸとの間で電界を生じせしめる対向電極ＣＴを有するように構成されている。
【０１７７】
画素電極ＰＸは薄膜トランジスタＴＦＴを介してソース信号線ＳＬから映像信号が供給される構成となっており、上述した実施例に示した構成とほぼ同じとなっている。
【０１７８】
前記対向電極ＣＴは、前記画素電極ＰＸに絶縁膜（たとえば第１絶縁膜）を介し該画素電極ＰＸと重畳して配置されるとともに、並設された多数の電極からなる櫛歯状電極として構成されている。
【０１７９】
なお、この対向電極ＣＴはその各電極の中途部において前記ゲート信号線ＧＬとほぼ平行に走行するコモン信号線ＣＬと一体となって形成され、該コモン信号線ＣＬを通して映像信号に対して基準となる基準電圧が前記櫛歯状電極に印加されるようになっている。
【０１８０】
また、前記コモン信号線ＣＬと一体の櫛歯状電極は前記ゲート信号線ＧＬと同層となっており、たとえば該ゲート信号線ＧＬの形成の際に同時に形成されるようになっている。
【０１８１】
このように構成された画素に図示しない配向膜を介して配置される液晶の分子は前記画素電極ＰＸと対向電極ＣＴの間に発生する電界によって挙動するようになっている。
【０１８２】
そして、この場合における画素の構成は、その画素電極ＰＸにおいてその全域にわたって結晶改質（あるいは不純物ドーピング）がなされて導体化されたものとなっている。
【０１８３】
その製造において、たとえば実施例１の図８に示したような方法を用い、ソース信号線ＳＬにおける結晶改質（あるいは不純物ドーピング）と同時に画素電極ＰＸの結晶改質（あるいは不純物ドーピング）をした場合は、画素電極はその全域にわたって結晶改質（あるいは不純物ドーピング）がなされる。
【０１８４】
しかし、このような構成に限定されることはなく、たとえば、図１７（ｂ）に対応する図１８に示すように、画素電極ＰＸの前記対向電極ＣＴの直下における領域において結晶改質がなされていない場合であってもよい。画素の製造において、たとえば実施例１の図９に示したような方法を用いた場合、画素電極ＰＸへのレーザ光ＲＬの照射(あるいは不純物ドーピング)の際に既に形成されている対向電極ＣＴがマスクとなり、図１８に示すような構成となる。
【０１８５】
なお、この場合にあって、画素電極ＰＸはコモン信号線ＣＬの下方においてもキャリア濃度が低くなってしまい、画素電極ＰＸ内に電位が到達し難いという不都合を解消したい場合が生じる。
【０１８６】
この場合、図１９に示すように、対向電極ＣＴと一体化して形成するコモン信号線ＣＬを画素領域の周辺側に位置づけるように、すなわち、対向電極ＣＴの一端部において該コモン信号線ＣＬを結合させるパターンとして形成することによって、画素電極ＰＸの有効利用が図れるようになる。
【０１８７】
〈実施例６〉
図２０（ａ）は、本発明による表示装置の画素の構成の他の実施例を示す平面図であり、基板ＳＵＢ１の面に形成する２つの各透明酸化物層のうち上層に形成される第２透明酸化物層ＴＯＸ２が画素の領域の全域に形成され、その一部にゲート信号線ＧＬおよびゲート電極ＧＴが形成されていることを示した図となっている。また、図２０（ｂ）は、図２０（ａ）のｂ−ｂ線における断面図である。
【０１８８】
基板ＳＵＢ１の面に形成する２つの各透明酸化物層ＴＯＸ１、ＴＯＸ２のうち、下層に形成される第１透明酸化物層ＴＯＸ１は、画素の領域の全域に形成され、その一部にソース信号線ＳＬ、このソース信号線ＳＬに接続される薄膜トランジスタＴＦＴ、この薄膜トランジスタＴＦＴに接続される画素電極ＰＸが形成されている。
【０１８９】
この第１透明酸化物層ＴＯＸ１において、前記ソース信号線ＳＬ、薄膜トランジスタＴＦＴ、画素電極ＰＸ以外の領域にあっては結晶改質（あるいは不純物ドーピング）がなされていない領域（絶縁領域）となっている。このことから、この第１透明酸化物層ＴＯＸ１は段差が形成されていない平坦な層として構成されている。
【０１９０】
また、この第１透明酸化物層ＴＯＸ１の上面には絶縁膜ＧＩを介して第２透明酸化物層ＴＯＸ２が画素の領域の全域に形成され、その一部にゲート信号線ＧＬおよびこのゲート信号線ＧＬに接続されたゲート電極ＧＴが形成されている。すなわち、この第２透明酸化物層ＴＯＸ２において、前記ゲート信号線ＧＬ、ゲート電極ＧＴ以外の領域にあっては結晶改質（あるいは不純物ドーピング）がなされておらず充分な透明性が確保された領域となっている。したがって、この第２透明酸化物層ＴＯＸ２にあっても段差が形成されていない平坦な層として構成される。
【０１９１】
このように構成した表示装置は、画素の領域の全域に形成された第１透明酸化物層ＴＯＸ１、絶縁膜ＧＩ、第２透明酸化物層ＴＯＸ２の順次積層体によって、ソース信号線ＳＬ、ゲート信号線ＧＬ、薄膜トランジスタＴＦＴ、画素電極ＰＸを形成できることから、表面における段差の発生を回避できる構成とすることができる。
【０１９２】
また、図２１は、本発明による表示装置の画素の構成の他の実施例を示す平面図であり、図２０（ａ）に対応した図となっている。
【０１９３】
図２１は、基板ＳＵＢ１に対向電極ＣＴおよびこの対向電極ＣＴと接続されるコモン信号線ＣＬを備えるものを示し、これら対向電極ＣＴおよびコモン信号線ＣＬは図２０（ａ）に示した第２透明酸化物層ＴＯＸ２の一部に形成されるようになっている。
【０１９４】
基板ＳＵＢ１の表面に形成された第２透明酸化物層ＴＯＸ２に選択的に結晶改質（あるいは不純物ドーピング）を行って、ゲート信号線ＧＬ、ゲート電極ＧＴとともに、前記対向電極ＣＴ、コモン信号線ＣＬを形成するようになっている。
【０１９５】
このように構成した表示装置においても、基板ＳＵＢ１の表面における段差の発生を回避できる構成とすることができる。
【０１９６】
〈実施例７〉
図２２は基板ＳＵＢ１の表面にアレイ状に配置された各画素の一実施例を示した平面図で、図１と対応した図である。
【０１９７】
図１の場合と比較して異なる構成は、薄膜トランジスタＴＦＴにあり、その半導体層ＳＣがたとえばゲート電極ＧＴの両脇からはみ出して形成されている。この半導体層ＳＣは、ソース信号線ＳＬおよび画素電極ＰＸ等を構成する第１透明酸化物層ＴＯＸ１と別個に形成されるものとして構成されている。
【０１９８】
図２３（ａ）は、前記各画素のうちの一画素を抜き出し拡大して示した図であり、そのｂ−ｂ線における断面図を図２３（ｂ）に示している。
【０１９９】
図２３（ｂ）において、基板ＳＵＢ１の表面に薄膜トランジスタＴＦＴのソース領域部ＳＴとドレイン領域部ＤＴが物理的に離間されて配置されている。
【０２００】
前記ソース領域部ＳＴはソース信号線ＳＬの延在部として前記ドレイン領域部ＤＴは画素電極ＰＸの延在部として形成され、これらはいずれもたとえば不純物がドープされたＺｎＯやＩＴＯ等の透明導電膜からなる第１透明酸化物層ＴＯＸ１によって形成されている。
【０２０１】
すなわち、前記第１透明酸化物層ＴＯＸ１は、ソース信号線ＳＬ、このソース信号線ＳＬの延在部としての薄膜トランジスタＴＦＴのソース領域部ＳＴ、画素電極ＰＸ、この画素電極ＰＸの延在部としての薄膜トランジスタＴＦＴのドレイン領域部の各形成領域に形成され、さらに、薄膜トランジスタＴＦＴのチャネル領域部に切り欠き部が形成されたパターンとして構成されている。
【０２０２】
そして、前記ソース領域部ＳＴとドレイン領域部ＤＴの間には、半導体層ＳＣがその一端において前記ソース領域部ＳＴと重畳し他端において前記ドレイン領域部ＤＴと重畳して配置されている。ソース領域部ＳＴとドレイン領域部ＤＴとの間にある前記半導体層ＳＣは薄膜トランジスタＴＦＴのチャネル領域部ＣＨとして機能するようになっている。
【０２０３】
このように形成された基板ＳＵＢ１の表面には前記ソース信号線ＳＬ、ソース領域部ＳＴ、半導体層ＳＣ、ドレイン領域部ＤＴ、画素電極ＰＸ等を被って絶縁膜ＧＩが形成され、この絶縁膜ＧＩの上面に前記半導体層ＳＣのチャネル領域に重畳してゲート電極ＧＴが形成されている。このゲート電極ＧＴはゲート信号線ＧＬの延在部として構成されている。
【０２０４】
図２５は、前記表示装置の製造方法の一実施例を示す工程図である。
【０２０５】
ここで、図２５に示す工程は液晶表示領域の一画素における工程図を示し、図２５の左側に示す工程図は図２３に示す画素の図中Ｌ−Ｌの個所に相当し、図２５の右側に示す工程図は図２３に示す画素の図中Ｒ−Ｒの個所に相当している。なお、図２４に示す画素は図２３（ａ）に示した画素と同様となっている。
【０２０６】
以下、工程順に説明する。
【０２０７】
工程１．
図２５（ａ）に示すように、基板ＳＵＢ１を用意し、この基板ＳＵＢ１の表面にたとえば不純物がドープされたＺｎＯからなる第１透明酸化物層ＴＯＸ１を形成する。
【０２０８】
工程２．
図２５（ｂ）に示すように、基板ＳＵＢ１の表面に第１フォトレジスト膜ＰＲＴ１を形成し、これをパターン化することにより、ソース信号線ＳＬ、このソース信号線ＳＬの延在部となる薄膜トランジスタＴＦＴのソース領域部ＳＴ、画素電極ＰＸ、この画素電極ＰＸの延在部となる薄膜トランジスタＴＦＴのドレイン領域部ＤＴの形成領域における第１フォトレジスト膜ＰＲＴ１を残存させる。
【０２０９】
そして、残存された第１フォトレジスト膜ＰＲＴ１をマスクとし、このマスクから露出された第１透明酸化物層ＴＯＸ１を選択エッチングする。これにより、ソース信号線ＳＬ、薄膜トランジスタＴＦＴのソース領域部ＳＴ、画素電極ＰＸ、薄膜トランジスタＴＦＴのドレイン領域部ＤＴが形成される。
【０２１０】
工程３．
図２５（ｃ）に示すように、前記第１フォトレジスト膜ＰＲＴ１を除去する。
【０２１１】
工程４．
図２５（ｄ）に示すように、基板ＳＵＢ１の表面に第２フォトレジスト膜ＰＲＴ２を形成し、これをパターン化することにより、前記ソース領域部ＳＴとドレイン領域部ＤＴの離間部、ソース領域部ＳＴの前記離間部側の先端部、ドレイン領域部ＤＴの前記離間部側の先端部を露出させるように穴開けがなされた第２フォトレジスト膜ＰＲＴ２を残存させる。
【０２１２】
そして、基板ＳＵＢ１の表面に、真性あるいは低濃度の不純物がドープされたたとえばＺｎＯからなる第２透明酸化物層ＴＯＸ２を形成する。
【０２１３】
工程５．
図２５（ｅ）に示すように、前記第２フォトレジスト膜ＰＲＴ２を除去することにより、ソース領域部ＳＴとドレイン領域部ＤＴの離間部において、一端が前記ソース領域部ＳＴと重畳し他端が前記ドレイン領域部ＤＴと重畳して配置される第２透明酸化物層ＴＯＸ２を選択的に形成する。いわゆるリフトオフ法による形成である。この第２透明酸化物層ＴＯＸ２は薄膜トランジスタＴＦＴの半導体層ＳＣとして構成される。
【０２１４】
工程６．
図２５（ｆ）に示すように、基板ＳＵＢ１の表面に、たとえばＳｉＯ２膜からなる絶縁膜ＧＩ、たとえばＩＴＯ膜からなる第３透明酸化物層ＴＯＸ３を順次形成する。
【０２１５】
前記絶縁膜ＧＩは、薄膜トランジスタＴＦＴのゲート絶縁膜および前記ソース信号線ＳＬに対する後述のゲート信号線ＧＬの層間絶縁膜として機能するようになっている。
【０２１６】
なお、薄膜トランジスタＴＦＴのゲート絶縁膜は、工程４において薄膜トランジスタＴＦＴの半導体層に積層される絶縁膜を形成しておくことによって、形成するようにしてもよい。
【０２１７】
工程７．
図２５（ｇ）に示すように、基板ＳＵＢ１の表面に第３フォトレジスト膜ＰＲＴ３を形成し、これをパターン化することにより、ゲート電極ＧＴおよびこのゲート電極ＧＴに接続されるゲート信号線ＧＬの形成領域における第３フォトレジスト膜ＰＲＴ３を残存させる。
【０２１８】
そして、残存された第３フォトレジスト膜ＰＲＴ３をマスクとし、このマスクから露出された第３透明酸化物層ＴＯＸ３を選択エッチングする。これにより、ゲート電極ＧＴおよびゲート信号線ＧＬが形成される。
【０２１９】
工程８．
図２５（ｈ）に示すように、第３フォトレジスト膜ＰＲＴ３を除去する。
【０２２０】
図２６（ａ）は、本発明による表示装置の画素の他の実施例を示した平面図で、図２３（ａ）と対応した図である。また、図２６（ａ）のｂ−ｂ線における断面図を図２２（ｂ）に示している。
【０２２１】
図２３の場合と比較して異なる構成は、薄膜トランジスタＴＦＴのチャネル領域部として機能する半導体層ＳＣにあり、この半導体層ＳＣは薄膜トランジスタＴＦＴのチャネル領域部のみならずソース信号線ＳＬ、薄膜トランジスタＴＦＴのソース領域部ＳＴおよびドレイン領域部ＤＴ、画素電極ＰＸの上方に積層されて形成されていることにある。
【０２２２】
図２７は、前記表示装置の製造方法の一実施例を示す工程図である。
【０２２３】
ここで、図２７に示す工程は液晶表示領域の一画素における工程図を示し、図２７の左側に示す工程図は図２６（ａ）に示す画素の図中Ｌ−Ｌの個所に相当し、図２７の右側に示す工程図は図２６（ａ）に示す画素の図中Ｒ−Ｒの個所に相当している。
【０２２４】
以下、工程順に説明する。
【０２２５】
工程１．
図２７（ａ）に示すように、基板ＳＵＢ１を用意し、この基板ＳＵＢ１の表面にたとえば不純物がドープされたＺｎＯからなる第１透明酸化物層ＴＯＸ１を形成する。
【０２２６】
工程２．
図２７（ｂ）に示すように、基板ＳＵＢ１の表面に第１フォトレジスト膜ＰＲＴ１を形成し、これをパターン化することにより、薄膜トランジスタＴＦＴの半導体層ＳＣが形成される領域において孔開けされた第１フォトレジスト膜ＰＲＴ１を残存させる。
【０２２７】
そして、残存された第１フォトレジスト膜ＰＲＴ１をマスクとし、このマスクから露出された第１透明酸化物層ＴＯＸ１を選択エッチングする。
【０２２８】
工程３．
図２７（ｃ）に示すように、前記第１フォトレジスト膜ＰＲＴ１を除去する。
【０２２９】
工程４．
図２７（ｄ）に示すように、基板ＳＵＢ１の表面に、真性あるいは低濃度の不純物がドープされたたとえばＺｎＯからなる第２透明酸化物層ＴＯＸ２を形成する。
【０２３０】
この第２透明酸化物層ＴＯＸ２は、前記第１透明酸化物層ＴＯＸ１の選択エッチングされた部分において薄膜トランジスタＴＦＴの半導体層ＳＣとして機能するものである。
【０２３１】
工程５．
図２７（ｅ）に示すように、基板ＳＵＢ１の表面に第２フォトレジスト膜ＰＲＴ２を形成し、これをパターン化することにより、ソース信号線ＳＬ、薄膜トランジスタＴＦＴのソース領域部ＳＴ、チャネル領域部ＣＨ、ドレイン領域部ＤＴ、および画素電極ＰＸの形成領域における第２フォトレジスト膜ＰＲＴ２を残存させる。
【０２３２】
そして、残存された第２フォトレジスト膜ＰＲＴ２をマスクとし、このマスクから露出された第１透明酸化物層ＴＯＸ１を選択エッチングする。
【０２３３】
工程６．
図２７（ｆ）に示すように、前記第２フォトレジスト膜ＰＲＴ２を除去する。これにより、基板ＳＵＢ１の表面には、ソース信号線ＳＬ、このソース信号線ＳＬの延在部として構成される薄膜トランジスタＴＦＴのソース領域部ＳＴ、画素電極ＰＸ、この画素電極ＰＸの延在部として構成される薄膜トランジスタＴＦＴのドレイン領域部ＤＴを構成する第１透明酸化物層ＴＯＸ１、および薄膜トランジスタＴＦＴの半導体層ＳＣの形成領域（前記第１透明酸化物層ＴＯＸ１の開口が設けられた部分）、前記第１透明酸化物層ＴＯＸ１の上方の領域に第２透明酸化物層ＴＯＸ２が形成されることになる。
【０２３４】
工程７．
図２７（ｇ）に示すように、基板ＳＵＢ１の表面にたとえばＳｉＯ２膜からなる絶縁膜ＧＩ、たとえばＩＴＯ膜からなる第３透明酸化物層ＴＯＸ３を順次形成する。
【０２３５】
前記絶縁膜ＧＩは、薄膜トランジスタＴＦＴのゲート絶縁膜および前記ソース信号線ＳＬに対する後述のゲート信号線ＧＬの層間絶縁膜として機能するようになっている。
【０２３６】
工程８．
図２７（ｈ）に示すように、基板ＳＵＢ１の表面に第３フォトレジスト膜ＰＲＴ３を形成し、これをパターン化することにより、ゲート電極ＧＴおよびこのゲート電極ＧＴに接続されるゲート信号線ＧＬの形成領域における第３フォトレジスト膜ＰＲＴ３を残存させる。
【０２３７】
そして、残存された第３フォトレジスト膜ＰＲＴ３をマスクとし、このマスクから露出された第３透明酸化物層ＴＯＸ３を選択エッチングする。これにより、ゲート電極ＧＴおよびゲート信号線ＧＬが形成される。
【０２３８】
工程９．
図２７（ｉ）に示すように、第３フォトレジスト膜ＰＲＴ３を除去する。
【０２３９】
図２６に示した画素の構成は、薄膜トランジスタＴＦＴのチャネル領域部を構成する半導体層ＳＣをソース信号線ＳＬ、薄膜トランジスタＴＦＴのソース領域部ＳＴおよびドレイン領域部ＤＴ、画素電極ＰＸを構成する透明酸化物層の上層に配置させた構成としたものである。しかし、これらの層の位置関係を逆にし、薄膜トランジスタＴＦＴのチャネル領域部を構成する半導体層ＳＣをソース信号線ＳＬ、薄膜トランジスタＴＦＴのソース領域部ＳＴおよびドレイン領域部ＤＴ、画素電極ＰＸを構成する透明酸化物層の下層に配置させる構成とするようにしてもよい。
【０２４０】
このように構成される画素の製造方法の一実施例を、途中までの工程として図２８に示している。
【０２４１】
以下、工程順に説明する。
【０２４２】
工程１．
図２８（ａ）に示すように、基板ＳＵＢ１を用意し、この基板ＳＵＢ１の表面に、たとえばＺｎＯからなる第１透明酸化物層ＴＯＸ１、さらにたとえば不純物がドープされたＺｎＯからなる第２透明酸化物層ＴＯＸ２を順次形成する。
【０２４３】
工程２．
図２８（ｂ）に示すように、基板ＳＵＢ１の表面に第１フォトレジスト膜ＰＲＴ１を形成し、この第１フォトレジスト膜ＰＲＴ１をパターン化することにより、ソース信号線ＳＬ、このソース信号線ＳＬの延在部として構成される薄膜トランジスタＴＦＴのソース領域部ＳＴ、薄膜トランジスタＴＦＴのチャネル領域部ＣＨ、画素電極ＰＸ、この画素電極ＰＸの延在部として構成される薄膜トランジスタＴＦＴのドレイン領域部ＤＴの形成領域に残存させ、かつ、薄膜トランジスタＴＦＴのチャネル領域部ＣＨの形成領域において他の部分よりも厚さの小さい第１フォトレジスト膜ＰＲＴ１を形成する。
【０２４４】
そして、この第１フォトレジスト膜ＰＲＴ１をマスクとして、このマスクから露出する第２透明酸化物層ＴＯＸ２、さらにその下層の第１透明酸化物層ＴＯＸ１を選択エッチングする。
【０２４５】
工程３．
図２８（ｃ）に示すように、前記第１フォトレジスト膜ＰＲＴ１の表面を底面方向に適当量の除去を行うことによって、薄膜トランジスタＴＦＴのチャネル領域部の形成領域における第２透明酸化物層ＴＯＸ２の表面を露呈させ、その他の部分において該第１フォトレジスト膜ＰＲＴ１を残存させる。
【０２４６】
そして、残存された第１フォトレジスト膜ＰＲＴ１をマスクとして、薄膜トランジスタＴＦＴのチャネル領域部の形成領域における第２透明酸化物層ＴＯＸ２を選択エッチングし、その下層の第１透明酸化物層ＴＯＸ１の表面を露呈させる。
【０２４７】
工程４．
図２８（ｄ）に示すように、前記第１フォトレジスト膜ＰＲＴ１を除去する。そして、その後の工程は、図２７（ｇ）ないし（ｉ）を経て完了する。
【０２４８】
図２９（ａ）は、本発明による表示装置の画素の構成の他の実施例を示す平面図であり、図２６（ａ）に対応する図となっている。
【０２４９】
図２６の場合と比較して異なる構成は、薄膜トランジスタＴＦＴの半導体層ＳＣとして形成した第２透明酸化物層ＴＯＸ２が、該薄膜トランジスタＴＦＴのチャネル領域部ＣＨの近傍部に止まらず、画素領域の全域に及んで形成されていることにある。
【０２５０】
また、図２９において、第１透明酸化物層ＴＯＸ１は、ソース信号線ＳＬ、このソース信号線ＳＬの延在部として形成される薄膜トランジスタＴＦＴのソース領域部ＳＴ、画素電極ＰＸ、画素電極ＰＸの延在部として形成される薄膜トランジスタＴＦＴのドレイン領域部ＤＴの各形成領域において形成されたものである。
【０２５１】
図３０は、前記表示装置の製造方法の一実施例を示す工程図である。
【０２５２】
ここで、図３０は、前記画素における工程図を示し、図３０の左側に示す工程図は図２９（ａ）の画素の図中Ｌ−Ｌの個所に相当し、図３０の右側に示す工程図は図２９（ａ）の画素の図中Ｒ−Ｒの個所に相当している。
【０２５３】
以下、工程順に説明する。
【０２５４】
工程１．
図３０（ａ）に示すように、基板ＳＵＢ１を用意し、この基板ＳＵＢ１の表面にたとえば不純物がドープされたＺｎＯからなる第１透明酸化物層ＴＯＸ１を形成する。
【０２５５】
工程２．
図３０（ｂ）に示すように、基板ＳＵＢ１の表面に第１フォトレジスト膜ＰＲＴ１を形成し、これをパターン化することにより、ソース信号線ＳＬ、ソース信号線ＳＬの延在部として構成される薄膜トランジスタＴＦＴのソース領域部ＳＴ、画素電極ＰＸ、画素電極ＰＸの延在部として構成される薄膜トランジスタＴＦＴのドレイン領域部ＤＴの形成領域に第１フォトレジスト膜ＰＲＴ１を残存させる。
【０２５６】
そして、残存された第１フォトレジスト膜ＰＲＴ１をマスクとし、このマスクから露出する前記第１透明酸化物層ＴＯＸ１を選択エッチングする。
【０２５７】
工程３．
図３０（ｃ）に示すように、第１フォトレジスト膜ＰＲＴ１を除去する。
【０２５８】
工程４．
図３０（ｄ）に示すように、基板ＳＵＢ１の表面に、真性あるいは低濃度の不純物がドープされたたとえばＺｎＯからなる半導体層ＳＣ、たとえばＳｉＯ２膜からなる絶縁膜ＧＩを順次形成する。
【０２５９】
前記半導体層ＳＣは、薄膜トランジスタＴＦＴの形成領域にあってはその半導体層として機能し、前記絶縁膜ＧＩは、薄膜トランジスタＴＦＴのゲート絶縁膜および前記ソース信号線ＳＬに対する後述のゲート信号線ＧＬの層間絶縁膜として機能するようになっている。
【０２６０】
その後、基板ＳＵＢ１の表面に、たとえばＩＴＯからなる第２透明酸化物層ＴＯＸ２を形成する。
【０２６１】
工程５．
図３０（ｅ）に示すように、基板ＳＵＢ１の表面に第２フォトレジスト膜ＰＲＴ２を形成し、これをパターン化することにより、ゲート電極ＧＴおよびこのゲート電極ＧＴに接続されるゲート信号線ＧＬの形成領域における第２フォトレジスト膜ＰＲＴ２を残存させる。
【０２６２】
そして、残存された第フォトレジスト膜ＰＲＴ２をマスクとし、このマスクから露出された第２透明酸化物層ＴＯＸ２を選択エッチングする。これにより、ゲート電極ＧＴおよびゲート信号線ＧＬが形成される。
【０２６３】
工程６．
図３０（ｆ）に示すように、第２フォトレジスト膜ＰＲＴ２を除去する。
【０２６４】
〈実施例８〉
図３１（ａ）は、本発明による表示装置の画素の構成の他の実施例を示す平面図で、図２３（ａ）と対応した図となっている。また、図３１（ｂ）は図３１（ａ）のｂ−ｂ線における断面図である。
【０２６５】
図２３の場合と比較して異なる構成は、透明酸化物層で形成したソース信号線ＳＬと重ねて新たなソース信号線ＳＬ’を設けたことにある。
【０２６６】
すなわち、ソース信号線ＳＬ’はたとえば金属層から構成され基板ＳＵＢ１の表面に形成されている。
【０２６７】
そして、このようにソース信号線ＳＬ’が形成された基板ＳＵＢ１の表面に図２３に示した構成を形成し、該ソース信号線ＳＬ’に前記ソース信号線ＳＬを重畳するようにしたものである。
【０２６８】
このように構成することにより、金属層を含む多層構造のソース信号線を得ることができ、該ソース信号線の電気的な抵抗を大幅に低減させることができる。
【０２６９】
図３２は、このように構成された表示装置の製造方法の一実施例を途中の工程まで示した工程図で、図３１（ａ）のIIIXII−IIIXII線における断面図を示している。
【０２７０】
まず、図３２（ａ）に示すように、基板ＳＵＢ１を用意し、この基板ＳＵＢ１の表面の全域に金属層ＭＴを形成し、この金属層ＭＴの表面にフォトレジスト膜ＰＲＴを形成し、これをパターン化して、ソース信号線ＳＬ’を形成する領域にフォトレジスト膜ＰＲＴを残存させる。
【０２７１】
そして、このフォトレジスト膜ＰＲＴをマスクとし、このマスクから露出する前記金属層ＭＴを選択エッチングする。
【０２７２】
次に、図３２（ｂ）に示すように、前記フォトレジスト膜ＰＲＴを除去し、基板ＳＵＢ１の表面にたとえば不純物がドープされたＺｎＯからなる透明酸化物層ＴＯＸを形成する。この透明酸化物層ＴＯＸの形成は、図２５（ａ）の工程に相当し、その後において、図２５（ｂ）〜図２５（ｈ）の工程を経ることにより、図３１に示した画素を完成させることができる。
【０２７３】
図３１に示した構成は、金属層からなるソース信号線ＳＬ’の長手方向のほぼ全域に及んで透明酸化物層のソース信号線ＳＬが積層された構成としたものである。しかし、透明酸化物層のソース信号線ＳＬは、ソース信号線ＳＬ’のほぼ全長にわたって形成する必要はなく、たとえば薄膜トランジスタＴＦＴの近傍部のみに形成するようにしてもよい。このような構成においても、ソース信号線の電気的抵抗を低減させることができるからである。
【０２７４】
また、図３１に示した構成は、金属層からなるソース信号線ＳＬ’を透明酸化物層のソース信号線ＳＬの下層に形成したものである。しかし、金属層からなるソース信号線ＳＬ’を透明酸化物層のソース信号線ＳＬの上層に形成するようにしてもよい。
【０２７５】
図３３は、該ソース信号線ＳＬ’をソース信号線ＳＬの上層に形成した場合の一実施例を示す構成図で、図３１と対応させて描いている。
【０２７６】
〈実施例９〉
図３４（ａ）は、本発明による表示装置の画素の構成の他の実施例を示す平面図であり、図２３（ａ）と対応した図となっている。また、図３４（ｂ）は図３４（ａ）のｂ−ｂ線における断面図である。
【０２７７】
図２３（ａ）の場合と比較して異なる構成は、基板ＳＵＢ１の表面において、前記画素電極ＰＸとの間に電界を生じせしめる対向電極ＣＴとこの対向電極ＣＴに映像信号に対して基準となる電圧を有する信号を供給するためのコモン信号線ＣＬを備えることにある。
【０２７８】
該対向電極ＣＴは、画素電極ＰＸに対して絶縁膜ＧＩを介して重畳され、互いに並設される多数の電極群で構成され、コモン信号線ＣＬと一体となって形成されている。
【０２７９】
また、対向電極ＣＴおよびコモン信号線ＣＬは、たとえばゲート信号線ＧＬと同層に形成されている。
【０２８０】
さらに、対向電極ＣＴおよびコモン信号線ＣＬは金属層で構成してもよく、また、たとえば、図２１で示したように、画素の全域にわたった形成した透明酸化物層にゲート信号線ＧＬ（ゲート電極ＧＴ）とともに選択的に形成してもよい。
【０２８１】
また、図３４（ｂ）に対応した図である図３５に示すように、前記絶縁膜ＧＩと画素電極ＰＸとの間にたとえば不純物ドーピングがなされていない透明酸化物層ＴＯＸ（ＮＤ）が介在されていてもよい。この透明酸化物層ＴＯＸ（ＮＤ）は、たとえば薄膜トランジスタＴＦＴの形成領域において半導体層ＳＣとして機能するもので、選択的に除去するのを回避して画素の領域に及んで形成されるものである。
【０２８２】
〈実施例１０〉
図３６は、基板ＳＵＢ１に上述した構成の画素（図示せず）が形成されているとともに、各ゲート信号線ＧＬへの走査信号の供給は該基板ＳＵＢ１に搭載されるゲート信号駆動回路Ｖによってなされ、各ソース信号線ＳＬへの映像信号の供給は該基板ＳＵＢ１に搭載されるソース信号駆動回路Ｈｅによってなされることを示している。
【０２８３】
前記ゲート信号線ＧＬは、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの合金膜、それらの積層膜、それらとＩＴＯやＺｎＯ等の透明酸化物層の積層膜によって構成してもよい。
【０２８４】
また、ソース信号線ＳＬを透明酸化物層と金属層の多層構造で構成する場合、前記金属層として、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの積層膜、それらの合金膜によって構成してもよい。
【０２８５】
なお、図３６には図示されていないが、基板ＳＵＢ１に画素電極ＰＸとの間で電界を発生せしめる対向電極ＣＴを形成する場合において、該対向電極ＣＴあるいはこの対向電極ＣＴに信号を供給するコモン信号線ＣＬは、モリブデン、クロム、タングステン、アルミ、銅、チタン、ニッケル、タンタル、銀、亜鉛、あるいはその他の金属の単膜、それらの積層膜、それらの合金膜、それらとＩＴＯやＺｎＯ等の透明酸化物層の積層膜によって構成してもよい。
【０２８６】
なお、前記基板ＳＵＢは、通常のガラス基板以外に、たとえば合成樹脂あるいはステンレス等からなるフレキシブル基板として構成してもよい。低温で成膜可能な材料を用いているため基板ＳＵＢ１の材料に合成樹脂を用いることができるからである。
【０２８７】
上述した表示装置およびその製造方法は、透過型、反射型、半透過型、ＩＰＳ型、あるいはＩＰＳ−Ｐｒｏ型の各液晶表示装置はもちろんのこと、有機ＥＬ表示装置等の他の表示装置にも適用できる。各画素毎に薄膜トランジスタを備えアクティブマトリクス駆動がなされる表示装置において同様の課題を有するからである。
【０２８８】
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【図面の簡単な説明】
【０２８９】
【図１】液晶表示装置の液晶を介して対向配置される各基板のうち一方の基板の液晶側の面の液晶表示領域に形成される回路の一実施例を示す構成図である。
【図２】図１に示した各画素のうち一の画素の構成の一実施例を示す図である。
【図３】基板の上面に形成した透明酸化物層にキャリア濃度の高い領域を選択的に形成する場合の一実施例を示した図である。
【図４】基板の上面に形成した透明酸化物層にキャリア濃度の高い領域を選択的に形成する場合の他の実施例を示した図である。
【図５】基板の上面に形成した透明酸化物層にキャリア濃度の高い領域を選択的に形成する場合の他の実施例を示した図である。
【図６】基板の上面に形成した透明酸化物層にキャリア濃度の高い領域を選択的に形成する場合の他の実施例を示した図である。
【図７】図８に示す工程図の断面個所を示す画素の平面図である。
【図８】図７に示す画素を有する液晶表示装置の製造方法の一実施例を示す工程図である。
【図９】図７に示す画素を有する液晶表示装置の製造方法の他の実施例を示す工程図である。
【図１０】本発明による表示装置の画素の構成の他の実施例を示す平面図である。
【図１１】本発明による表示装置の画素の構成の他の実施例を示す平面図である。
【図１２】図１１に示す金属層からなるソース信号線の製造方法の一実施例を示す工程図である。
【図１３】図１１に示す画素の構成の改変例を示す説明図である。
【図１４】本発明による表示装置の画素の構成の他の実施例を示す平面図である。
【図１５】図１４に示す画素を有する液晶表示装置の製造方法の一実施例を示す工程図である。
【図１６】図１４に示す画素を有する液晶表示装置の製造方法の他の実施例を示す工程図である。
【図１７】本発明による表示装置の画素の他の実施例を示す構成図である。
【図１８】本発明による表示装置の画素の他の実施例を示す構成図である。
【図１９】本発明による表示装置の画素の他の実施例を示す構成図である。
【図２０】本発明による表示装置の画素の他の実施例を示す構成図である。
【図２１】本発明による表示装置の画素の他の実施例を示す構成図である。
【図２２】液晶表示装置の液晶を介して対向配置される各基板のうち一方の基板の液晶側の面の液晶表示領域に形成される回路の他の実施例を示す構成図である。
【図２３】図２２に示した各画素のうち一の画素の構成の一実施例を示す図である。
【図２４】図２５に示す工程図の断面個所を示す画素の平面図である。
【図２５】図２４に示す画素を有する液晶表示装置の製造方法の一実施例を示す工程図である。
【図２６】本発明による表示装置の画素の他の実施例を示す構成図である。
【図２７】図２６に示す画素を有する表示装置の製造方法の一実施例を示す工程図である。
【図２８】図２６に示す画素を有する表示装置の製造方法の他の実施例を示す工程図である。
【図２９】本発明による表示装置の画素の他の実施例を示す構成図である。
【図３０】図２９に示す画素を有する表示装置の製造方法の一実施例を示す工程図である。
【図３１】本発明による表示装置の画素の他の実施例を示す構成図である。
【図３２】図３１に示す画素を有する表示装置の製造方法を示す工程図である。
【図３３】本発明による表示装置の画素の他の実施例を示す構成図である。
【図３４】本発明による表示装置の画素の他の実施例を示す構成図である。
【図３５】本発明による表示装置の画素の他の実施例を示す構成図である。
【図３６】本発明による表示装置において基板に信号駆動回路が搭載されていることを示す説明図である。
【符号の説明】
【０２９０】
ＳＵＢ１……基板、ＳＬ、ＳＬ’……ソース信号線、ＧＬ……ゲート信号線、ＧＴ……ゲート電極、ＴＦＴ……薄膜トランジスタ、ＳＴ……ソース領域部、ＤＴ……ドレイン領域部、ＣＨ……チャネル領域部、ＬＤ……ＬＤＤ領域部、ＰＸ……画素電極、ＧＩ……絶縁膜、ＰＲＴ……フォトレジスト膜、ＲＬ……レーザ光、ＴＯＸ……透明酸化物層、ＴＭ……金属層、ＮＰＩ……不純物イオン、ＤＭ……ドーパント原料、ＣＴ……対向電極、ＣＬ……コモン信号線、ＳＣ……半導体層、Ｖ……ゲート信号駆動回路、Ｈｅ……ソース信号駆動回路。
【図１】
2008175842.tif 000003
【図２】
2008175842.tif 000004
【図３】
2008175842.tif 000005
【図４】
2008175842.tif 000006
【図５】
2008175842.tif 000007
【図６】
2008175842.tif 000008
【図７】
2008175842.tif 000009
【図８】
2008175842.tif 000010
【図９】
2008175842.tif 000011
【図１０】
2008175842.tif 000012
【図１１】
2008175842.tif 000013
【図１２】
2008175842.tif 000014
【図１３】
2008175842.tif 000015
【図１４】
2008175842.tif 000016
【図１５】
2008175842.tif 000017
【図１６】
2008175842.tif 000018
【図１７】
2008175842.tif 000019
【図１８】
2008175842.tif 000020
【図１９】
2008175842.tif 000021
【図２０】
2008175842.tif 000022
【図２１】
2008175842.tif 000023
【図２２】
2008175842.tif 000024
【図２３】
2008175842.tif 000025
【図２４】
2008175842.tif 000026
【図２５】
2008175842.tif 000027
【図２６】
2008175842.tif 000028
【図２７】
2008175842.tif 000029
【図２８】
2008175842.tif 000030
【図２９】
2008175842.tif 000031
【図３０】
2008175842.tif 000032
【図３１】
2008175842.tif 000033
【図３２】
2008175842.tif 000034
【図３３】
2008175842.tif 000035
【図３４】
2008175842.tif 000036
【図３５】
2008175842.tif 000037
【図３６】
2008175842.tif 000038