(57)【要約】【課題】従来、ビット拡張によりノイズ低減するＤＡコンバータ回路に使用するオフセット信号は、Ｍ系列発生回路によるランダム信号を使用していたが、回路も処理も複雑化し、更にその漏洩信号がホワイトノイズとして混入することがあった。本発明はＭ系列発生回路を用いることなく比較的簡単な構成と処理によって実現する。【解決手段】オフセットデータビットを、デジタル入力信号から取り出したｍビットをオフセットデータ枠Ｎビットの所要位置に配置して構成し、逆極性の二分岐したデジタル入力信号にオフセットデータを付加し、ＤＡ変換後に両者を減算処理する。【選択図】図１
2008022092.tif 000002
【特許請求の範囲】
【請求項１】
Ｍ＞ｍ、Ｎ≧ｍであって前記Ｍ、Ｎ、ｍを正の整数とした場合、
Ｍビットのデジタル入力信号を分岐する分岐手段と、
該分岐した一方を第一のデジタル信号加算回路を介して第一のＤＡ変換回路に供給する第一のＤＡ変換ルートと、
前記分岐したデジタル入力信号の他方をビット反転器及び第二のデジタル信号加算回路を介して第二のＤＡ変換回路に供給する第二のＤＡ変換ルートと、
前記デジタル入力信号のデータビットから所要ビット位置のｍビットのデータをオフセットデータビットとして選択するオフセットデータ選択回路と、
Ｎビットのオフセットデータ枠の所要位置に前記選択したオフセットデータビットを埋め込んでオフセットデータを生成するオフセットデータ生成手段と、
該オフセットデータを前記第一及び第二のデジタル信号加算回路にそれぞれの加算信号として供給する供給手段と、
前記第一及び第二のＤＡ変換回路のアナログ信号出力同士を減算するアナログ減算回路と、
を備えたことを特徴とするＤＡコンバータ回路。
【請求項２】
請求項１記載のＤＡコンバータ回路において、前記オフセットデータビット選択手段におけるｍビットのビット位置、ビット数ｍ、又は、前記オフセットデータ生成手段における前記Ｎビット値、該Ｎビットのオフセットデータ枠内に埋め込むオフセットデータビット位置、の少なくとも一つをパラメータとし、出力するアナログ信号の歪みが小さくなるように前記パラメータを調整するパラメータ調整回路を備えたことを特徴とするＤＡコンバータ回路。
【請求項３】
請求項１記載のＤＡコンバータ回路において、前記オフセットデータビット選択手段におけるｍビットのビット位置、ビット数ｍ、又は、前記オフセットデータ生成手段における前記Ｎビット値、該Ｎビットのオフセットデータ枠内に埋め込むオフセットデータビット位置、の少なくとも一つをパラメータとし、出力するアナログ信号の聴感上のダイナミックレンジが改善されるように前記パラメータを調整するパラメータ調整回路を備えたことを特徴とするＤＡコンバータ回路。
【請求項４】
請求項１又は３記載のＤＡコンバータ回路の所要ブロックをＤＡ変換ユニットとして複数備え、該ＤＡ変換ユニットのＤＡ変換手段に供給するデジタル入力信号のビット配列、又はオフセットデータ生成手段において埋め込むオフセットデータビット配列の少なくとも一方が互いに異なるように構成されたことを特徴とするＤＡコンバータ回路。
【請求項５】
Ｍ＞ｍ、Ｎ≧ｍであって前記Ｍ、Ｎ、ｍを正の整数とした場合、
Ｍビットのデジタル入力信号を分岐する分岐処理と、
該分岐した一方を第一のデジタル信号加算処理を経て第一のＤＡ変換処理を行う第一のＤＡ変換処理と、
前記分岐したデジタル入力信号の他方をビット反転処理と第二のデジタル信号加算処理とを経て第二のＤＡ変換処理を回路に供給する第二のＤＡ変換処理と、
前記デジタル入力信号のデータビットから所要ビット位置のｍビットのデータをオフセットデータビットとして選択するオフセットデータ選択処理と、
Ｎビットのオフセットデータ枠の所要位置に前記選択したオフセットデータビットを埋め込んでオフセットデータを生成するオフセットデータ生成処理と、
該オフセットデータを前記第一及び第二のデジタル信号加算処理にそれぞれの加算信号として供給する供給処理と、
前記第一及び第二のＤＡ変換処理のアナログ信号出力同士を減算するアナログ減算処理と、
を含むことを特徴とするＤＡ変換方法。
【請求項６】
請求項５記載のＤＡ変換方法において、前記オフセットデータ選択処理におけるｍビットのビット位置、ビット数ｍ、又は、前記オフセットデータ生成処理における前記Ｎビット値、該Ｎビットのオフセットデータ枠内に埋め込むオフセットデータビット位置、の少なくとも一つをパラメータとし、出力するアナログ信号の歪みが小さくなるように前記パラメータを調整するパラメータ調整処理を含むことを特徴とするＤＡ変換方法。
【請求項７】
請求項５記載のＤＡ変換方法において、前記オフセットデータ選択処理におけるｍビットのビット位置、ビット数ｍ、又は、前記オフセットデータ生成処理における前記Ｎビット値、該Ｎビットのオフセットデータ枠内に埋め込むオフセットデータビット位置、の少なくとも一つをパラメータとし、出力するアナログ信号の聴感上のダイナミックレンジが改善されるように前記パラメータを調整するパラメータ調整処理を含むことを特徴とするＤＡ変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＤＡコンバータ回路及びＤＡ変換方法に関し、詳しくは簡単な構成で、デジタル信号をアナログ信号に変換した後のノイズ成分を少なくし、聴感上のダイナミックレンジを改善したＤＡコンバータ回路及びＤＡ変換方法に関する。
【背景技術】
【０００２】
近年、アナログ信号を伝送、増幅、記録等の信号処理を行う際に、一旦デジタル信号に変換し、ＤＳＰ（Digital Signal Processor）等のデジタル技術を用いて処理し、最終的にデジタル信号を元のアナログ信号に変換することが多くなった。特に、無線通信や有線通信あるいは、各種メモリに蓄積する際には、アナログ信号をデジタル信号に変換してデジタルデータとして伝送、記録することが通常である。この際、デジタル信号を元のアナログ信号に変換する回路はＤＡコンバータと呼ばれ、各種方式のものが使用されている。
【０００３】
ＤＡコンバータ回路には、この例に限らないがＲ−２Ｒラダー抵抗型コンバータが使用されることが多い。これは例えば図７に示すように、複数直列に接続した抵抗Ｒ１、Ｒ１、Ｒ１、・・・とそれらに並列に接続した抵抗Ｒ２、Ｒ、Ｒ２、・・・とからなる抵抗ラダー回路７１と、各並列抵抗Ｒ２に接続した切替スイッチ回路７２と、演算回路７３と、切替スイッチ回路２の各スイッチ端子に基準電位を供給する基準電位電源７４とを含んだもので、並列抵抗Ｒ２の抵抗値は直列抵抗Ｒ１の二倍（Ｒ２＝２×Ｒ１：通常Ｒ−２Ｒと表記する）で、図７の例では、Ｒ１が１０ｋΩ、Ｒ２が２０ｋΩである。
【０００４】
この抵抗ラダー回路７１は、図示しない制御回路によって変換すべきデジタルデータのビット値に対応して、スイッチ回路７２の各スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、・・・を制御する。即ち、デジタルデータビット値が“Ｈ”のとき、対応するスイッチ端子が基準電位電源７４側に、データビット値が“Ｌ”のときは接地電位（アース）端子側に接続され、“Ｈ”の数に応じた電位が加算されて演算回路７３の出力端ＯＵＴに出力される。このとき、スイッチＳ４に基準電位が与えられた場合には、抵抗Ｒ２が一つ介在するのみであるので基準電位がほぼそのまま演算回路７３の＋入力端に印加されるに対し、左端のＳ１に基準電位が与えられた場合には、多数の抵抗に分圧されて小さな電位となって演算回路７３の＋入力端に印加されるので、どの位置のスイッチを介して基準電位が印加されるかによって演算回路７３に入力される直流電位に差が生じる。即ち、変換すべきデジタルデータビットとスイッチとの対応は、スイッチＳ１が最下位ビット（Least Significant Bit：ＬＳＢ）、スイッチＳ４が最上位ビット（Most Significant Bit：ＭＳＢ）となる。
【０００５】
しかし、Ｒ−２Ｒラダー抵抗型コンバータに限らず、デジタル信号をアナログ信号に変換する際には、変換素子の製造誤差等に起因する変換誤差があると、変換素子が切り替わるときに、変換後のアナログ信号波形に不連続点や急激に変化する波形が含まれ、高周波ノイズが含まれることになる。Ｒ−２Ｒラダー抵抗型コンバータにおいては、各抵抗素子値が変換素子に当たる。また、同様の理由に起因して、最小ビット値が正確にアナログ信号に変換されず、変換誤差のためにアナログ変換後の音質に劣化を生じることがあった。
【０００６】
このような不具合を解決する手段として、例えば特許文献１では、微小レベルのノイズを低減するために、微小レベルに作用するデジタルローパスフィルタを形成し実質的なビット拡張を行い、ＤＡ変換するための入力サンプルデータの変化点を検出し、この変化点でＬＳＢ以下のデータ生成を変化サンプル前後で行うと共に、生成したデータを入力データに加え、変化点を緩やかな曲線に整形することによって高域ノイズの発生を低減している。
【０００７】
また、特許文献２では、ＮビットＲ−２Ｒラダー抵抗型コンバータを複数使用する例において、デジタル信号にオフセットを重畳する手段や、複数のＲ−２Ｒラダー抵抗型コンバータに供給するデジタル入力信号のビット配列が互いに異なるようにするとことによって、ＤＡコンバータ素子の製造ばらつきに伴う変換誤差発生を低減する手段が提案されている。
【特許文献１】特開平６−６２１６号公報
【特許文献２】特開２００４−１５３５３４公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、上述した特許文献２のように、デジタルデータにオフセットを加算することによって、検波信号中のオフセット成分をキャンセル消去する場合、キャンセル残があると、そのオフセット成分が最終段に漏洩し、聴感特性を著しく損なうことがあった。また、加算するオフセット信号に一定の周期信号が含まれると、それに起因する周波数の特定トーン信号等がノイズとして含まれ、オフセット信号成分を減算消去する際に消去残が発生する場合は著しい問題となることがあった。
【０００９】
そこで、例えば図８に示す構成のものが考えられる。即ち、この例に示すＤＡコンバータ回路は、デジタル入力信号を二分岐し、分岐した一方を第一のデジタル加算回路８１を介して第一のＤＡ変換回路８２に供給する第一のＤＡ変換ルートと、二分岐したデジタル入力信号の他方をビット反転器８３及び第二のデジタル信号加算回路８４を介して第二のＤＡ変換回路に供給する第二のＤＡ変換ルートと、これら二つのＤＡ変換ルートの信号を減算する減算回路８６と、デジタル信号に印加するオフセット信号発生器として、ランダム信号発生器８７を備えたものである。この回路では、二分岐した一方のデジタル入力信号の極性を反転したうえで、オフセット信号を加算し、デジタル・アナログ変換することによって、減算回路８６で互いに減算するので、デジタル入力信号のアナログ信号は加算されるが、付加したオフセット信号成分は減算消去されるので、ビット拡張の効果によって不要ノイズを低減することができる。また、このようにオフセット信号としてランダム信号を採用すれば、上述したような特定周期信号がオフセット信号に含まれることに起因する聴感特性の劣化を低減することができる。
【００１０】
しかしながら、ランダム信号発生回路８７としては、例えば、Ｍ系列発生回路としては、ＤＳＰ等を用いて複雑な制御を行う必要があることから、全体の回路構成が複雑になる欠点があった。また、オフセット信号成分を完全に減算消去する際に消去残が発生する場合はランダム信号がホワイトノイズとして残存し、聴感特性を損なう場合があった。特に、ホワイトノイズ信号を減算処理で完全に消去することが困難なことから、ホワイトノイズの残留は避けがたいものであった。
【００１１】
本発明は、このような従来のＤＡコンバータ回路に関する諸事情に鑑みてなされたものであって、比較的簡単な構成と処理によって、デジタル・アナログ変換に伴う雑音の低減を可能とし、また聴感上のダイナミックレンジを向上したＤＡコンバータ回路及びＤＡ変換方法を提供することを目的としている。
【課題を解決するための手段】
【００１２】
本発明では、上記目的を達成するために、請求項１記載のＤＡコンバータ回路は、Ｍ＞ｍ、Ｎ≧ｍであって前記Ｍ、Ｎ、ｍを正の整数とした場合、Ｍビットのデジタル入力信号を分岐する分岐手段と、該分岐した一方を第一のデジタル信号加算回路を介して第一のＤＡ変換回路に供給する第一のＤＡ変換ルートと、前記分岐したデジタル入力信号の他方をビット反転器及び第二のデジタル信号加算回路を介して第二のＤＡ変換回路に供給する第二のＤＡ変換ルートと、前記デジタル入力信号のデータビットから所要ビット位置のｍビットのデータをオフセットデータビットとして選択するオフセットデータ選択回路と、Ｎビットのオフセットデータ枠の所要位置に前記選択したオフセットデータビットを埋め込んでオフセットデータを生成するオフセットデータ生成手段（挿入位置調整回路）と、該オフセットデータを前記第一及び第二のデジタル信号加算回路にそれぞれの加算信号として供給する供給手段と、前記第一及び第二のＤＡ変換回路のアナログ信号出力同士を減算するアナログ減算回路と、を備えたことを特徴とする。
【００１３】
請求項２記載の発明では、請求項１記載のＤＡコンバータ回路において、前記オフセットデータビット選択手段におけるｍビットのビット位置、ビット数ｍ、又は、前記オフセットデータ生成手段における前記Ｎビット値、該Ｎビットのオフセットデータ枠内に埋め込むオフセットデータビット位置、の少なくとも一つをパラメータとし、出力するアナログ信号の歪みが小さくなるように前記パラメータを調整するパラメータ調整回路を備えたことを特徴とする。
【００１４】
請求項３記載の発明では、請求項１記載のＤＡコンバータ回路において、前記オフセットデータビット選択手段におけるｍビットのビット位置、ビット数ｍ、又は、前記オフセットデータ生成手段における前記Ｎビット値、該Ｎビットのオフセットデータ枠内に埋め込むオフセットデータビット位置、の少なくとも一つをパラメータとし、出力するアナログ信号の聴感上のダイナミックレンジが改善されるように前記パラメータを調整するパラメータ調整回路を備えたことを特徴とする。
【００１５】
請求項４記載の発明では、請求項１又は３記載のＤＡコンバータ回路の所要ブロックをＤＡ変換ユニットとして複数備え、該ＤＡ変換ユニットのＤＡ変換手段に供給するデジタル入力信号のビット配列、又はオフセットデータ生成手段において埋め込むオフセットデータビット配列の少なくとも一方が互いに異なるように構成されたことを特徴とする。
【００１６】
請求項５記載の発明はＤＡ変換方法に関するもので、Ｍ＞ｍ、Ｎ≧ｍであって前記Ｍ、Ｎ、ｍを正の整数とした場合、Ｍビットのデジタル入力信号を分岐する分岐処理と、該分岐した一方を第一のデジタル信号加算処理を経て第一のＤＡ変換処理を行う第一のＤＡ変換処理と、前記分岐したデジタル入力信号の他方をビット反転処理と第二のデジタル信号加算処理とを経て第二のＤＡ変換処理を回路に供給する第二のＤＡ変換処理と、前記デジタル入力信号のデータビットから所要ビット位置のｍビットのデータをオフセットデータビットとして選択するオフセットデータ選択処理と、Ｎビットのオフセットデータ枠の所要位置に前記選択したオフセットデータビットを埋め込んでオフセットデータを生成するオフセットデータ生成処理（挿入位置調整処理）と、該オフセットデータを前記第一及び第二のデジタル信号加算処理にそれぞれの加算信号として供給する供給処理と、前記第一及び第二のＤＡ変換処理のアナログ信号出力同士を減算するアナログ減算処理と、を含むことを特徴とする。
【００１７】
請求項６記載の発明は、請求項５記載のＤＡ変換方法において、前記オフセットデータ選択処理におけるｍビットのビット位置、ビット数ｍ、又は、前記オフセットデータ生成処理における前記Ｎビット値、該Ｎビットのオフセットデータ枠内に埋め込むオフセットデータビット位置、の少なくとも一つをパラメータとし、出力するアナログ信号の歪みが小さくなるように前記パラメータを調整するパラメータ調整処理を含むことを特徴とする。
【００１８】
請求項７記載の発明では、請求項５記載のＤＡ変換方法において、前記オフセットデータ選択処理におけるｍビットのビット位置、ビット数ｍ、又は、前記オフセットデータ生成処理における前記Ｎビット値、該Ｎビットのオフセットデータ枠内に埋め込むオフセットデータビット位置、の少なくとも一つをパラメータとし、出力するアナログ信号の聴感上のダイナミックレンジが改善されるように前記パラメータを調整するパラメータ調整処理を含むことを特徴とする。
【発明の効果】
【００１９】
本発明に係る請求項１記載のＤＡコンバータ回路は、Ｍビットのデジタル入力信号を分岐し、一方はオフセットデータビットを付加後ＤＡ変換して第一のＤＡ変換ルートとし、他方をビット反転した上でオフセットデータビットを付加後ＤＡ変換して第二のＤＡ変換ルートとすると共に、デジタル入力信号のデータビットからｍビットをオフセットデータビットとして各ＤＡ変換ルートのデータに付加するように構成したので、複雑なＭ系列発生手段を必要とすることなく所要オフセットデータを得て、ビット拡張の効果を得ることができる。
特に本発明ではランダム信号を付加しないので、その漏洩成分がホワイトノイズとして混入することがない。
【００２０】
請求項２記載及び請求項３記載の発明では、請求項１記載のＤＡコンバータ回路において、オフセットデータ選択回路におけるｍビットのビット位置、ビット数ｍ、又は、前記オフセットデータ生成手段における前記Ｎビット値、このＮビットのオフセットデータ枠内に埋め込むオフセットデータビット位置、の少なくとも一つをパラメータとし、出力するアナログ信号の歪みが小さくなるように、又は出力するアナログ信号の聴感上のダイナミックレンジが改善されるように、前記パラメータを調整する手段を備えたので、上記パラメータのうち必要なものを種々変化させることによって、常に最適なオフセットデータを生成して出力信号の歪みを小さくし、又は聴感上のダイナミックレンジを改善することができる。特に本発明では、受信する信号の一部を取り出してオフセットデータとするので、受信信号との相関性が強いことになり、ビット量、取り出すビット位置等の組み合わせにより、相関特性の強さを利用して聴感上のダイナミックレンジを大幅に改善できる可能性が高くなる。
このような各パラメータの調整は、例えば、装置の製造ロット毎にあるいは個々の装置毎に設定することによって、製造誤差を補正して最適なオフセットデータを選定することも可能となる他、実際の運用において、適宜パラメータの調整を行えば、多様な効果が得られるように利用できる可能性がある。
【００２１】
請求項４記載の発明では、請求項１又は３記載のＤＡコンバータ回路の所要ブロックをＤＡ変換ユニットとして複数備え、該ＤＡ変換ユニットのＤＡ変換手段に供給するデジタル入力信号のビット配列、又はオフセットデータ生成手段において埋め込むオフセットデータビット配列の少なくとも一方が互いに異なるように構成したので、例えば特許文献２に開示された各手段を併用して、同文献に示された種々の効果を得ることが可能である。
【００２２】
請求項５及び７記載の発明はＤＡ変換方法に関するもので、請求項１乃至請求項４記載のＤＡコンバータ回路の機能を処理手順としたので、これらの処理手順をコンピュータ等が実行可能なプログラムとして構成すれば、そのプログラムをインストールすることによってコンピュータ機能を有する電子装置であれば、請求項１乃至４記載のＤＡコンバータ回路と同様の装置を実現可能であり、同様の効果を得ることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される技術用語、構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
【００２４】
図１は本発明に係るＤＡコンバータ回路の概要ブロック図である。この例に示す回路は、変換対象となるデジタル入力信号Ｄｉｎを少なくとも三つに分岐する手段を経て、その一方を第一のデジタル加算回路１の一つの入力端子に供給し、その出力信号を第一のＤＡ変換回路２によってアナログ信号に変換後、減算回路３の＋入力端子に供給する。このルートを第一のＤＡ変換ルートとする。また、分岐したデジタル入力信号Ｄｉｎの他方を、極性を反転するビット反転器４を介して第二のデジタル加算回路５の一つの入力端子に供給し、そのデジタル出力信号を第二のＤＡ変換回路６においてアナログ信号に変換して、上述したアナログ信号の減算回路３の−（マイナス）端子に供給する。このルートを第二のＤＡ変換ルートとする。更に、分岐したデジタル入力信号Ｄｉｎの残りの一つをデータ選択回路７に供給し、その出力信号を挿入位置調整回路８を介して上述した二つのＤＡ変換ルート中の第一、第二のデジタル加算回路１と５の他方入力端に供給するように構成したものである。
【００２５】
この回路の特徴は、オフセットデータ選択回路７においてデジタル入力信号Ｄｉｎからオフセットデータの元になる信号を選択すると共に、挿入位置調整回路８によって、選択したデータビットをＮビットからなるオフセットデータ枠の所要位置に埋め込むことによってオフセットデータを生成する。更に、生成したオフセットデータを二つのＤＡ変換ルート中の加算回路１、５により変換対象であるデジタル入力信号に付加することによってビット拡張を行い、そのデジタル信号を夫々のＤＡ変換ルート中のＤＡ変換回路２、６においてアナログ信号に変換する。これらのアナログ信号にはオフセットデータ（オフセットデータビット）によるアナログ信号が含まれているので、これら二つのＤＡ変換ルートのアナログ信号同士をアナログ減算回路３において互いに減算する。
【００２６】
ここで、第二のＤＡ変換ルートでは、デジタル入力信号（デジタル信号）は途中のビット反転器４において極性が反転しているので、減算回路３においてデジタル入力信号に拘わる成分は互いに加算され、両者に付加されたオフセットデータに起因するアナログ信号は両ＤＡ変換ルートとも同一極性で付加されているので、減算回路３において相殺消去されると考えてよく、結果的に、特許文献２に記載されたようなビット拡張の効果が得られる。本発明ではランダム信号を付加しないので、その漏洩成分がホワイトノイズとして混入する虞がなく、しかも自己の受信信号の一部をビット拡張用データとして使用するので、その相関性の強さを利用して、聴感上のダイナミックレンジ改善効果を得ることができる。
【００２７】
図２は上述したＤＡ変換処理のうち、本発明に係るオフセットデータ生成手順について説明するフローチャートである。
この図の「左端の負極側データ作成工程」は図１の第二のＤＡ変換ルートの処理を、中央の「正極側データ作成工程」は図１の第一のＤＡ変換ルートの処理を、右端の「オフセットデータ作成工程」は図１のオフセットデータ選択回路７と挿入位置調整回路８のルートの処理を示している。なお、説明中の各記号の関係は、Ｍ＞ｍ、Ｎ≧ｍ（Ｍ、Ｎ、ｍは正の整数）である。
【００２８】
処理がスタートするとデジタル入力信号Ｄｉｎからデータを、図示を省略した演算用メモリに取り込む（ＳＴ１）。この例では一サンプリングにおけるデータビット数をＭビットとし、アナログ信号に変換するＭデータビットを元データとして特定する（ＳＴ２）。この状態は図１の図面左端部のデジタル入力信号Ｄｉｎを三分岐する部分に相当し、第一ＤＡ変換ルート（ルート１）では元データをそのままの状態、即ち、元データの正転換処理（ＳＴ３）を経て、正極側メインデータ「Ａ」として所要のメモリ領域に記憶する（ＳＴ４）。また同様に、第二ＤＡ変換ルート（ルート２）では元データを図１のビット反転器４を通過させることによって極性を反転する反転処理（ＳＴ５）を行い、負極側メインデータ「ＩＮＴ  Ａ」として所要のメモリ領域に記憶する（ＳＴ６）。
【００２９】
一方、オフセットデータを生成する第三のルート（ルート３）では、オフセットデータ選択回路７において、Ｍビットの元データの「ＭＳＢからＫビット目のｍビット」を取り出す（ＳＴ７、ＳＴ８）。次に、図１の挿入位置調整回路８では、オフセットデータとして用意したＮビット幅のオフセットデータ枠のＰビット目に、取り出したｍビットのデータを埋め込む（ＳＴ９乃至ＳＴ１２）。なお、ＳＴ１０に示すように、用意したオフセットデータ枠内のデータビット値は全て“０”としているので、埋め込まれたＰビット目からｍビット以外は、全て“０”が配列されている。
【００３０】
このようにして生成したオフセットデータ「Ｏｆｆ  Ａ」は、図１の第一及び第二のデジタル加算回路１、５において夫々、正極側メインデータ「Ａ」、負極側メインデータ「ＩＮＴ  Ａ」と論理合成処理され、ルート１では変換すべきデジタルデータ「Ａ」とオフセットデータ「Ｏｆｆ  Ａ」とが合成された正極側データとなり（ＳＴ１３、ＳＴ１４）、一方、ルート２では極性反転された変換すべきデジタルデータ「ＩＮＴ  Ａ」とオフセットデータ「Ｏｆｆ  Ａ」とが合成された負極側データとなる（ＳＴ１５、ＳＴ１６）。これらのデータは夫々図１の第一、第二のＤＡ変換回路２、６に供給され、アナログ信号に変換後、減算回路３により減算処理されて、必要なメインデータに該当するアナログ信号のみが抽出される。
【００３１】
図３乃至図５は、本発明の作用効果を説明するための図であり、図３（ａ）はデジタル入力信号波形が正弦波であり、一サンプリングデータが８ビットで、周期が４４サンプルである場合を示している。図３（ｂ）は、図３（ａ）に示したように処理対象波形が正弦波である場合のＦＦＴスペクトル図である。このような波形を元データとして、ＭＳＢから上位３ビットを取り出した場合の信号波形図が図４（ａ）、そのスペクトル図が図４（ｂ）となる。同様に、元データからＬＳＢから３ビットを取り出した場合の信号波形図は図５（ａ）、そのときのスペクトル図は図５（ｂ）となる。
これらの図、特に、図４（ｂ）と図５（ｂ）とを比べれば明らかなように、同じ３ビットでも、元データから取り出すビットの位置が異なると、そのスペクトル図により示される各高調波のレベルが大きく異なる。即ち、図４（ｂ）では１次、３次、５次、・・と低次側から順番に高次側にかけて奇数次高調波のレベルが大きいのに対し、図５（ｂ）では、７次高調波がただ一つ突出してレベルが大きい。これらのことから、元データから抽出するビットの位置によって、含まれる高調波のレベルが大きく異なるので、これらを選択すれば夫々のＤＡコンバータ回路に最適なオフセットデータの生成が可能であることが分かる。
【００３２】
図６は、本発明の変形実施例であり、上述した結果を踏まえ、目的とする変換後のアナログ信号に含まれる高調波歪み成分ノイズが最小になるようにＤＡコンバータ回路を構成したものである。即ち、図１と同一部分は同一番号を付してその説明は省略するが、図６に示すＤＡコンバータ回路の特徴は、最終的にアナログ信号を出力する減算回路３の出力の一部から、そのアナログ信号に含まれる排除すべきノイズ成分を取りだし、そのレベルが小さくなるように、あるいは出力するアナログ信号の聴感上のダイナミックレンジが改善されるように、又はその両特性が改善されるように、上述したオフセットデータ生成次の各種パラメータを選択するパラメータ調整回路９を備えた点である。
【００３３】
先ずパラメータとしては図３乃至図５を示して説明したように、オフセットデータ生成のために元データから取り出すビット位置及びそのビット数ｍが考えられる。また、図２のフローチャートにおいてＳＴ７、ＳＴ８に関連して説明したオフセットデータ枠（Ｎビット）の「Ｎ」の値、あるいはＮビット中のどの位置に埋め込むかを示す「Ｐ」をパラメータとすることもできる。更に、図２の処理フローチャートにおいて説明したその他の数値をパラメータとすることも可能である。
なお、具体的には上述した機能を満たすものであれば、どのような構成であっても構わないし、各種のフィルタリング手段を利用すれば、その実現は当業者には理解可能であるから、パラメータ調整回路の具体的な構成例は説明を省略する。
【００３４】
本発明は以上説明したものに限らず種々変形が可能である。例えば、図１、図６に示したブロック構成における加算回路や減算回路は、結果的にアナログ出力信号のオフセットデータ成分に係る成分が減算消去されれば良いので、例示した回路構成に限らず、種々変形することが可能である。更に、特許文献２として示した特開２００４−１５３５３４公報に開示されている手段は、ＤＡ変換素子の製造のばらつきを補正して、歪みの少ないＤＡ変換回路を実現する上で有用であると考えられるので、本発明に併用してもよい。
【００３５】
例えば、同文献には、図７に示したＲ−２Ｒラダー抵抗型コンバータをＤＡ変換ユニットとして複数備え、夫々に供給するデジタル入力信号のビット配列が互いに逆になるように構成することによって、ＤＡ変換素子の製造誤差のばらつきを平均化する手段、更に、それらを複数組用意して平均化の度合いを高めたものが提案されている。
そこで、本発明にこの手法を併用して、図１あるいは図６に示したＤＡ変換コンバータ回路の全部、あるいはそのなかの所要ブロックを、同特許公報記載のＤＡ変換ユニットとみなして複数備え、該ＤＡ変換ユニットのＤＡ変換手段に供給するデジタル入力信号のビット配列、又はオフセットデータ生成手段において埋め込むオフセットデータビット配列の少なくとも一つが互いに異なるように構成する。この構成によれば、同特許文献に示されているような効果が期待できる。なお、その際、図１、図６におけるオフセットデータ選択回路７、挿入位置調整回路８、パラメータ調整回路９等は、夫々のＤＡ変換ユニットに個々に備えても良いが、一つに統合して各ユニットを制御するように構成することも可能である。
【００３６】
更に、本発明の実現に必要な全て、あるいは一部の機能ブロックをソフトウエアで実現することも可能である。また、そのようなソフトウエアについて、それぞれプログラム化し、あらかじめＣＤ−ＲＯＭ等の記録媒体に書き込んでおき、コンピュータに搭載したＣＤ−ＲＯＭドライブのような媒体駆動装置にこのＣＤ−ＲＯＭ等を装着して、これらのプログラムをコンピュータのメモリあるいは記憶装置に格納し、それを実行することによって、本発明の目的が達成されることは云うまでもない。この場合、記録媒体から読み出されたプログラム自体が上述した実施形態の機能を実現することになり、そのプログラムおよびそのプログラムを記録した記録媒体も本発明を実施する上で有用である。近年、各種オーディオ装置や無線通信装置等では、かなり多くの信号処理をデジタル信号処理で行う傾向にあり、そのための処理に高機能ＤＳＰ（Digital Signal Processor）を備えたものも多くなったので、利用価値は高い。
【００３７】
なお、プログラムを格納する記録媒体としては半導体媒体（例えば、ＲＯＭ、不揮発性メモリカード等）、光媒体（例えば、ＤＶＤ、ＭＯ、ＭＤ、ＣＤ等）、磁気媒体（例えば、磁気テープ、フレキシブルディスク等）等のいずれであってもよい。また、ロードしたプログラムを実行することにより上述した実施形態の機能が実現されるだけでなく、そのプログラムの指示に基づき、オペレーティングシステムあるいは他のアプリケーションプログラム等と共同して処理することによって上述した実施形態の機能を実現することも可能である。
市場に流通させる場合には、可搬型の記録媒体にプログラムを格納して流通させ、あるいは、インターネット等を介して接続されたサーバコンピュータの記憶装置にプログラムを格納しておき、インターネット等を通じて他のコンピュータに転送することもできる。なお、コンピュータでは、可搬型の記録媒体上のプログラム、または転送されてくるプログラムを、コンピュータに接続した記録媒体にインストールし、そのインストールされたプログラムを実行することによって上述した実施形態の機能が実現される。
【図面の簡単な説明】
【００３８】
【図１】本発明に係るＤＡコンバータ回路の概要ブロック図である。
【図２】本発明に係るＤＡコンバータ回路において使用するオフセットデータ生成手順の一例を示すフローチャートである。
【図３】本発明の作用効果を説明するための信号波形図であり、（ａ）は８ビットのフルビットで表される正弦波信号波形図、（ｂ）はそのスペクトル図である。
【図４】本発明の作用効果を説明するための信号波形図であり、（ａ）は上位３ビットで表される正弦波信号波形図、（ｂ）はそのスペクトル図である。
【図５】本発明の作用効果を説明するための信号波形図であり、（ａ）は下位３ビットで表される正弦波信号波形図、（ｂ）はそのスペクトル図である。
【図６】本発明に係るＤＡコンバータ回路の変形実施例を示す概要ブロック図である。
【図７】従来のＲ−２Ｒラダー抵抗型コンバータの一例を示す概要ブロック図である。
【図８】オフセット信号発生にＭ系列発生器を使用したＤＡコンバータ回路の例を示すブロック図である。
【符号の説明】
【００３９】
１、５  加算回路、  ２、６  ＤＡ変換回路（ＤＡＣ）、  ３  減算回路、４  ビット反転器、  ７  オフセットデータ選択回路、  ８  挿入位置調整回路、  ９  パラメータ調整回路、  Ｒ１、Ｒ２  抵抗。
【図１】
2008022092.tif 000003
【図２】
2008022092.tif 000004
【図３】
2008022092.tif 000005
【図４】
2008022092.tif 000006
【図５】
2008022092.tif 000007
【図６】
2008022092.tif 000008
【図７】
2008022092.tif 000009
【図８】
2008022092.tif 000010