(57)【要約】【課題】アドレス変換の性能が低い。【解決手段】アドレス変換回路１００は、１つのベクトル命令に対し論理アドレスから物理アドレスへのアドレス変換を１回のみ行い物理ベースアドレスを生成し、その後、前記物理ベースアドレスに要素間距離を順次加算し、物理アドレスを順次生成する。【選択図】      図１
2008299704.tif 000002
【特許請求の範囲】
【請求項１】
１つのベクトル命令に対し論理アドレスから物理アドレスへのアドレス変換を１回のみ行い物理ベースアドレスを生成し、その後、前記物理ベースアドレスに要素間距離を順次加算し、物理アドレスを順次生成することを特徴とするアドレス変換回路。
【請求項２】
あるベクトル命令に対する前記アドレス変換が終了すると、前記ある命令に対する物理アドレスの生成中であっても、他のベクトル命令に対する前記アドレス変換を行い、前記他のベクトル命令に対する物理アドレスを生成することを特徴とする請求項１記載のアドレス変換回路。
【請求項３】
１つのベクトル命令に対し前記アドレス変換を１回のみ行い論理アドレスに対応する前記物理ベースアドレスを出力するアドレス変換対と、第１のアドレス生成回路と、第２のアドレス生成回路とを備え、
前記第１のアドレス生成回路は、あるベクトル命令に対する前記アドレス変換が終了すると、前記物理ベースアドレスと下位アドレスとの結合に要素間距離を順次加算し、物理アドレスを順次生成し、
前記第２のアドレス生成回路は、前記第１のアドレス生成回路と並行して前記他のベクトル命令に対する物理アドレスを順次生成する、
ことを特徴とする請求項２記載のアドレス変換回路。
【請求項４】
前記第１、および、第２のアドレス生成回路は、要素間距離を格納する要素間距離レジスタ、第１の選択回路、第２の選択回路、加算回路、および、アドレスレジスタを備え、
前記第１の選択回路は、前記アドレス変換対からの「物理アドレスと下位アドレスとの結合」と前記アドレスレジスタからの物理アドレスのいずれかを選択し、
前記第２の選択回路は、値'０'と前記要素間距離レジスタからの要素間距離のいずれかを選択し、
前記加算回路は、前記第１の選択回路からの物理アドレスと前記第２の選択回路からの値'０'または要素間距離とを加算し加算結果である物理アドレスを出力し、
前記アドレスレジスタは、前記加算回路からの物理アドレスを格納し出力する、
ことを特徴とする請求項３記載のアドレス変換回路。
【請求項５】
ベクトル命令に対する先頭物理アドレスの生成に際し、前記第１の選択回路は、前記アドレス変換対からの「物理アドレスと下位アドレスとの結合」を選択し、前記第２の選択回路は、値'０'を選択し、
ベクトル命令に対する先頭以外の物理アドレスの生成に際し、前記第１の選択回路は、前記アドレスレジスタからの物理アドレスを選択し、前記第２の選択回路は、前記要素間距離レジスタからの要素間距離を選択する、
ことを特徴とする請求項４記載のアドレス変換回路。
【請求項６】
請求項１ないし５記載のいずれかの前記アドレス変換回路と、
ベクトル命令の論理アドレス、または、ベクトルデータを出力し、ベクトルデータを入力する主処理回路と、
前記アドレス変換回路から「前記あるベクトル命令に対する物理アドレス、または、ベクトルデータ」、および、「前記他のベクトル命令に対する物理アドレス、または、ベクトルデータ」を並行して入力しバッファに保持し、「前記あるベクトル命令に対する物理アドレス、または、ベクトルデータ」、および、「前記他のベクトル命令に対する物理アドレス、または、ベクトルデータ」を並行して出力するアドレス・データ保持回路と、
を有することを特徴とするベクトル処理装置。
【請求項７】
請求項６記載の前記ベクトル処理装置と、
前記ベクトル処理装置から並行して複数の「ベクトル命令に対する物理アドレス、または、ベクトルデータ」を入力し調停し複数の「ベクトル命令に対する物理アドレス、または、ベクトルデータ」を出力する第１の切り換え回路と、
前記第１の複数の「ベクトル命令に対する物理アドレス、または、ベクトルデータ」を並行して入力し複数の「ベクトル命令に対するベクトルデータ」を並行して出力する記憶装置と、
前記記憶装置からの複数の「ベクトル命令に対するベクトルデータ」を並行して入力し調整し複数の「ベクトル命令に対するベクトルデータ」を並行して前記ベクトル処理装置の前記主処理回路に出力する第２の切り換え回路と、
を含むことを特徴とするベクトル処理システム。
【請求項８】
前記ベクトル処理装置を複数備え、
前記第１の切り換え回路は、複数の前記ベクトル処理装置からの「ベクトル命令に対する物理アドレス、または、ベクトルデータ」並行して入力し調停を行い、
前記第２の切り換え回路は、前記記憶装置から複数の前記ベクトル処理装置への「ベクトル命令に対するベクトルデータ」を並行して入力し調整し複数の「ベクトル命令に対するベクトルデータ」を並行して複数の前記ベクトル処理装置の前記主処理回路に出力する、ことを特徴とする請求項７記載のベクトル処理システム。
【請求項９】
１つのベクトル命令に対し論理アドレスから物理アドレスへのアドレス変換を１回のみ行い物理ベースアドレスを生成する手順と、
その後、前記物理ベースアドレスに要素間距離を順次加算し、物理アドレスを順次生成する手順と、
を含むことを特徴とするアドレス変換方法。
【請求項１０】
あるベクトル命令に対する前記アドレス変換が終了すると、前記ある命令に対する物理アドレスの生成中であっても、他のベクトル命令に対する前記アドレス変換を行い、前記他のベクトル命令に対する物理アドレスを生成する手順を、
含むこと特徴とする請求項９記載のアドレス変換方法。
【請求項１１】
あるベクトル命令に対する前記アドレス変換が終了すると、前記物理ベースアドレスと下位アドレスとの結合に要素間距離を順次加算し、物理アドレスを順次生成する手順と、
並行して、前記他のベクトル命令に対する物理アドレスを順次生成する手順と、
を含むことを特徴とする請求項１０記載のアドレス変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アドレス変換回路、ベクトル処理装置、および、ベクトル処理システム、アドレス変換方法に関し、特に、性能を向上したアドレス変換回路、ベクトル処理装置、ベクトル処理システム、および、アドレス変換方法に関する。
【背景技術】
【０００２】
アドレス変換に関する例が特許文献１に記載されている。特許文献１記載の技術は、アドレス変換後の物理アドレスに要素間距離を加算して最終的な物理アドレスを生成する構成である。また、特許文献２記載の技術は、ベクトルロード命令と他のベクトル命令を同時に実行する構成であるが、アドレス変換に関する記載がない。
【０００３】
【特許文献１】特公平０７−００７３５２号公報
【特許文献２】特開平０８−２０２６８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１記載の技術は、１ベクトル命令のすべてのベクトルデータ（要素）のアドレスを生成するために毎回、アドレス変換を行っており、ベクトル命令を並行して実行することは不可能であり、処理性能が低いという問題がある。また、引用文献２記載の技術は、ベクトル命令のアドレス変換に関する記載がなく、アドレス変換に関する処理性能が低いという問題がある。
【０００５】
本発明の目的は、上記問題点を解決するアドレス変換回路、ベクトル処理装置、および、ベクトル処理システムを提供することである。
【課題を解決するための手段】
【０００６】
本発明のアドレス変換回路は、１つのベクトル命令に対し論理アドレスから物理アドレスへのアドレス変換を１回のみ行い物理ベースアドレスを生成し、その後、前記物理ベースアドレスに要素間距離を順次加算し、物理アドレスを順次生成する。
【０００７】
本発明のアドレス変換方法は、１つのベクトル命令に対し論理アドレスから物理アドレスへのアドレス変換を１回のみ行い物理ベースアドレスを生成する手順と、その後、前記物理ベースアドレスに要素間距離を順次加算し、物理アドレスを順次生成する手順と、を含む。
【発明の効果】
【０００８】
本発明の効果は、１つのベクトル命令に対し論理アドレスから物理アドレスへのアドレス変換を１回のみ行うので、ベクトル命令の処理性能が向上することである。
【発明を実施するための最良の形態】
【０００９】
次に、本発明の第１の実施例について図面を参照して詳細に説明する。図１は、本発明の第１の実施例のアドレス変換回路１００の構成を示すブロック図である。
【００１０】
アドレス変換回路１００は、１つのベクトル命令に対し論理アドレスから物理アドレスへのアドレス変換を１回のみ行い物理ベースアドレスを生成する。その後、アドレス変換回路１００は、前記物理ベースアドレスに要素間距離を順次加算し、物理アドレスを順次生成する。また、アドレス変換回路１００は、あるベクトル命令に対する前記アドレス変換が終了すると、前記ある命令に対する物理アドレスの生成中であっても、他のベクトル命令に対する前記アドレス変換を行い、前記他のベクトル命令に対する物理アドレスを生成する。
【００１１】
アドレス変換回路１００は、上記の機能を持てばよく、図１の構成に限定されるわけではない。また、図２は、ベクトル命令の書式の１例を示す説明図である。図２を参照すると、ベクトル命令は、命令指定部、レジスタ指定部、要素数部、要素間距離部、および、アドレス部を含む。命令指定部は、ベクトル命令の種別を指定する。
【００１２】
レジスタ部は、リードタイプ（記憶装置からベクトルデータを読み出す）の命令に対しては、ベクトルデータを格納するレジスタを指定する。また、レジスタ部は、ライトタイプ（記憶装置へベクトルデータを書き込む）の命令に対しては、ベクトルデータが格納されているレジスタを指定する。要素数部は、ベクトルデータの要素数を指定する。要素間距離部は、ベクトルデータ間の距離を指定する（たとえば、バイト単位）。
【００１３】
アドレス部は、リードタイプの命令に対しては、読み出されるベクトルデータが格納されている記憶装置の先頭論理アドレスを指定する。また、アドレス部は、ライトタイプの命令に対しては、ベクトルデータが書き込まれる記憶装置の先頭論理アドレスを指定する。先頭論理アドレスは、物理ベースアドレスに変換される上位論理アドレスと、論理かつ物理である下位アドレスとから構成される。
【００１４】
図１を参照すると、アドレス変換回路１００は、アドレス変換対１０１、比較回路１５０、制御回路１６０、アドレス生成回路１１０、および、アドレス生成回路１２０を含む。アドレス生成回路１１０は、要素間距離レジスタ１１１、選択回路１１２、選択回路１１３、加算回路１１４、および、アドレスレジスタ１１５を含む。アドレス生成回路１２０は、要素間距離レジスタ１２１、選択回路１２２、選択回路１２３、加算回路１２４、および、アドレスレジスタ１１５を含む。
【００１５】
アドレス変換対１０１は、ベクトル命令で処理されるベクトルデータの上位論理アドレスを物理ベースアドレスに変換する。すなわち、アドレス変換対１０１は、下位アドレス（論理かつ物理）で指定される位置に「上位論理アドレスと物理ベースアドレスとの対」を格納する。アドレス変換対１０１は、トランスレーション・ルックアサイド・バッファと呼ばれることもある。
【００１６】
要素間距離レジスタ１１１、１２１は、ベクトル命令で指定される要素間距離を格納する。選択回路１１２は、「アドレス変換対１０１からの物理ベースアドレスと下位アドレスとの結合である物理アドレス」と、アドレスレジスタ１１５からの物理アドレスとのいずれかを選択する。選択回路１２２は、「アドレス変換対１０１からの物理ベースアドレスと下位アドレスとの結合である物理アドレス」と、アドレスレジスタ１２５からの物理アドレスとのいずれかを選択する。
【００１７】
選択回路１１３は、値‘０’と、要素間距離レジスタ１１１からの要素間距離とのいずれかを選択する。選択回路１２３は、値‘０’と、要素間距離レジスタ１２１からの要素間距離のいずれかを選択する。加算回路１１４は、選択回路１１２からの物理アドレスと選択回路１１３からの要素間距離とを加算し外部に出力する物理アドレスを生成する。加算回路１２４は、選択回路１２２からの物理アドレスと選択回路１２３からの要素間距離とを加算し外部に出力する物理アドレスを生成する。
【００１８】
アドレスレジスタ１１５は、加算回路１１４からの物理アドレスを格納し外部、および、選択回路１１２に出力する。アドレスレジスタ１２５は、加算回路１２４からの物理アドレスを格納し外部、および、選択回路１２２に出力する。比較回路１５０は、上位論理アドレスとアドレス変換対１０１からの上位論理アドレスとの比較を行い比較結果を出力する。
【００１９】
制御回路１６０は、アドレス変換回路１００の制御を行う。制御回路１６０は、外部から、コマンド、ベクトル命令の要素数を入力する。また、制御回路１６０は、比較回路１５０からの比較結果を入力する。また、制御回路１６０は、要素間距離レジスタ１１１、１２１、アドレスレジスタ１１５、１２５のストローブ信号を生成し出力する。また、制御回路１６０は、選択回路１１２、１１３、選択回路１２３、１２２の選択信号を生成し出力する。
【００２０】
次に、以上のような構成のアドレス変換回路１００の動作について説明する。図３は、アドレス変換回路１００の動作を示すフローチャートである。
【００２１】
図３を参照すると、まず、アドレス変換回路１００は、外部から、第１のベクトル命令に対する処理要求情報を入力する（図３ステップＳ１）。処理要求情報は、ベクトルデータの先頭を示す上位論理アドレス、下位アドレス（論理かつ物理）、要素ベクトルデータ間の距離を示す要素間距離、コマンド、および、要素数である。コマンドは、処理開始要求、ベクトル命令の種別等を含むことが可能である。
【００２２】
制御回路１６０は、コマンド、および、要素数を格納する（ステップＳ２−１）。また、外部からの要素間距離レジスタ１１１は、制御回路１６０からのストローブ信号にしたがい外部からの要素間距離を格納する（ステップＳ２−２）。
【００２３】
また、アドレス変換対１０１は、下位アドレスを入力し（ステップＳ２−３）、下位アドレスで指定される位置から上位論理アドレス、および、物理ベースアドレスを出力する（ステップＳ３）。そして、比較回路１５０は、外部からの上位論理アドレスとアドレス変換対１０１からの上位論理アドレスとを比較し比較結果を制御回路１６０に出力する（ステップＳ４）。
【００２４】
制御回路１６０は、比較結果が不一致を示していれば（ステップＳ５／Ｎｏ）、当該ベクトル命令の処理を中止する（ステップＳ６）。制御回路１６０は、比較結果が一致を示していれば（ステップＳ５／Ｙｅｓ）、第１のベクトル命令の処理を続行する。
【００２５】
以下、比較結果が一致を示し、第１のベクトル命令の処理が続行される場合について説明する。
【００２６】
制御回路１６０は、先頭物理アドレスの生成であれば（ステップＳ７／Ｙｅｓ）、選択回路１１２に、「アドレス変換対１０１からの物理ベースアドレスと下位アドレスとの結合である物理アドレス」を選択するための選択信号を出力する（ステップＳ８−１）。さらに、制御回路１６０は、選択回路１１３に、値‘０’を選択するための選択信号を出力する（ステップＳ８−１）。
【００２７】
選択回路１１２は、制御回路１６０からの選択信号にしたがい、「アドレス変換対１０１からの物理ベースアドレスと下位アドレスとの結合である物理アドレス」を選択し出力する（ステップＳ９）。また、選択回路１１３は、制御回路１６０からの選択信号にしたがい、要素間距離（ここでは、値‘０’）を出力する（ステップＳ１０）。
【００２８】
次に、加算回路１１４は、選択回路１１２からの物理アドレスと選択回路１１３からの要素間距離（値‘０’）とを加算し加算結果の物理アドレスを出力する（ステップＳ１１）。次に、アドレスレジスタ１１５は、制御回路１６０からのストローブ信号にしたがい加算回路１１４からの物理アドレスを格納し外部に出力する（ステップＳ１２）。
【００２９】
次に、要素数分の物理アドレスの生成が実施されていないと（ステップＳ１３／Ｎｏ）、制御回路１６０は、ステップＳ７の処理に戻る。
【００３０】
以降、先頭物理アドレスでない物理アドレスの生成を行うので（ステップＳ７／Ｎｏ）、制御回路１６０は、選択回路１１２に、アドレスレジスタ１１５からの物理アドレスを選択するための選択信号を出力する（ステップＳ８−２）。さらに、制御回路１６０は、選択回路１１３に、要素間距離レジスタ１１１からの要素間距離を選択するための選択信号を出力する（ステップＳ８−２）。次に、アドレス変換回路１００は、ステップＳ９〜ステップＳ１３までを繰り返す。
【００３１】
以降、アドレス変換回路１００は、要素数分の物理アドレスの生成が実施されないうちは（ステップＳ１３／Ｎｏ）、ステップＳ７〜ステップＳ１３を繰り返す。アドレス変換回路１００は、要素数分の物理アドレスの生成が実施されると（ステップＳ１３／Ｙｅｓ）、第１のベクトル命令の処理を終了する（ステップＳ１４）。
【００３２】
以上のように、アドレス変換回路１００は、第１のベクトル命令のベクトルデータの先頭物理アドレス、先頭物理アドレス＋要素間距離、先頭物理アドレス＋２×要素間距離、・・・、先頭物理アドレス＋（ｎ−１）×要素間距離を出力する。ここで、ｎは、第１のベクトル命令の要素数である。また、アドレス変換回路１００は、パイプライン制御により、１サイクル（クロック）ごとに、物理アドレスを出力可能である。また、アドレス変換回路１００は、アドレス変換対１０１を使用するのは、最初の１サイクルのみである。
【００３３】
次に、第１のベクトル命令（先頭物理アドレスｙ、要素数ｎ、要素間距離ｒ）の処理中に、第２のベクトル命令（先頭物理アドレスｚ、要素数ｍ、要素間距離ｋ）を処理する場合の動作について説明する。図４は、第１のベクトル命令、および、第２のベクトル命令が並行に処理される場合の動作を示すタイムチャートである。アドレス変換回路１００は、第１のベクトル命令を開始する次のサイクルから、第２のベクトル命令を開始可能である。図４を参照すると、サイクルＴ１において、第１のベクトル命令の処理が開始され、サイクルＴ２において、第２のベクトル命令が開始されている。
【００３４】
第１のベクトル命令においては、アドレス生成回路１１０が動作するが、第２のベクトル命令の処理においては、アドレス生成回路１２０が動作する。制御回路１６０は、サイクルＴ２で、制御回路１６０は、第２のベクトル命令のコマンド、および、要素数を入力するする。また、要素間距離レジスタ１２１は、第２のベクトル命令の要素間距離を格納する。アドレス生成回路１２０の動作は、アドレス生成回路１１０の動作と同様である。
【００３５】
サイクルＴ１において、第１のベクトル命令の先頭物理アドレス‘ｙ’が出力される。サイクルＴ２において、第１のベクトル命令の物理アドレス‘ｙ＋ｒ’、および、第２のベクトル命令の先頭物理アドレス‘ｚ’が出力される。サイクルＴ３において、第１のベクトル命令の物理アドレス‘ｙ＋２ｒ’、および、第２のベクトル命令の物理アドレス‘ｚ＋ｋ’が出力される。以降、順次物理アドレスが順次出力される。
【００３６】
サイクルＴｎにおいて、第１のベクトル命令の最後の物理アドレスｙ＋（ｎ−１）ｒ、第２のベクトル命令の物理アドレス‘ｚ＋（ｎ−２）ｋ’が出力される。サイクルＴｍ＋１において、第２のベクトル命令の最後の物理アドレス‘ｚ＋（ｍ−１）ｋ’が出力される。
【００３７】
なお、アドレス生成回路の個数には、制限がない。アドレス生成回路の個数分のベクトル命令の並行処理が可能である。また、遅延時間を考慮し、適宜、レジスタを追加する構成が可能である。たとえば、アドレス変換対１０１からの物理ベースアドレスを保持するレジスタを設けることが可能である。レジスタによりパイプラインのステージ段数は、増加するが、性能への影響は少ない。
【００３８】
以上のように、本発明の第１の実施例のアドレス変換回路１００は、複数のベクトル命令の物理アドレスの生成を並行して行うことにより、ベクトル命令の処理性能を向上できるという効果を持つ。その理由は、アドレス変換対１０１が１つのベクトル命令に対し論理アドレスから物理アドレスへのアドレス変換を１回のみ行い物理ベースアドレスを生成するからである。さらに、２つのアドレス生成回路１１０、１２０が、並行して、物理アドレスを生成するからである。
【００３９】
次に、本発明の第２の実施例について図面を参照して詳細に説明する。図５は、本発明の第２の実施例のベクトル処理システム８００の構成を示すブロック図である。図５を参照すると、ベクトル処理システム８００は、ベクトル処理装置４００と、切り換え回路５００、切り換え回路５１０と、記憶装置６００とを含む。ベクトル処理装置４００は、アドレス変換回路１００、主処理回路２００、および、アドレス・データ保持回路３００を含む。
【００４０】
主処理回路２００は、ベクトルデータを格納する複数のベクトルレジスタを含み、ベクトル処理装置４００全体の制御を行う。また、主処理回路２００は、ベクトル命令の実行に際し、アドレス変換回路１００に、処理要求（上位論理アドレス、下位アドレス、要素間距離、コマンド、および、要素数）を出力する。また、主処理回路２００は、ライトタイプの２ベクトル命令分のベクトルデータを並行してアドレス・データ保持回路３００に出力する。
【００４１】
アドレス変換回路１００は、第１の実施例で説明した回路である。アドレス変換回路１００は、主処理回路２００から、処理要求情報を入力し、物理アドレスを生成してアドレス・データ保持回路３００に出力する。
【００４２】
アドレス・データ保持回路３００は、アドレスバッファ３０１、アドレスバッファ３０２、データバッファ３０３、データバッファ３０４を含む。アドレスバッファ３０１、２０２は、１以上のアドレス変換回路１００からの物理アドレスを格納し、切り換え回路５００に出力する。並行して、ベクトル命令が処理される場合、アドレスバッファ３０１は、一方のベクトル命令の物理アドレスを格納し、アドレスバッファ３０２は、他のベクトル命令の物理アドレスを格納する。
【００４３】
データバッファ３０３、２０４は、ライトタイプの主処理回路２００からのベクトル命令のベクトルデータを、１以上格納し、切り換え回路５００に出力する。データバッファ３０３、２０４は、それぞれ、アドレスバッファ３０１、２０２に対応している。アドレス・データ保持回路３００は、切り換え回路５００が物理アドレス、ベクトルデータを受け取れない場合、待ち合わせを行う。
【００４４】
切り換え回路５００（たとえば、クロスバ）は、ベクトル処理装置４００のアドレス・データ保持回路３００から並行して２組の物理アドレス、ベクトルデータを入力可能である。切り換え回路５００は、調停を行い記憶装置６００に物理アドレスを出力する。また、切り換え回路５００ライトタイプのベクトル命令に対応するベクトルデータを出力する。切り換え回路５００は、並行して２組以上の物理アドレス、ベクトルデータの組を出力可能である。
【００４５】
記憶装置６００は、単位記憶６０１、単位記憶６０２、単位記憶６０３、および、単位記憶６０４を含む。異なる単位記憶６０１〜６０４に、並行してアクセスが可能である。たとえば、第１のベクトル命令で読み出されるベクトルデータが、単位記憶６０１に格納されており、第２のベクトル命令で読み出されるベクトルデータが、単位記憶６０２に格納されていると、並行して、ベクトルデータが読み出される。記憶装置６００は、ベクトルデータを切り換え回路５１０に出力する。また、並行した書き込みが可能である。記憶装置６００は、インタリーブ方式で構成されることが可能である。
【００４６】
切り換え回路５１０（たとえば、クロスバ）は、記憶装置６００からのベクトルデータを入力し、調停を行い、ベクトル処理装置４００に出力する。図５においては、１ベクトル命令分のベクトルデータのみ出力しているが、並行して複数ベクトル命令分のベクトルデータを出力する構成が可能である。
【００４７】
ベクトル処理装置４００の主処理回路２００は、切り換え回路５１０からのベクトルデータを入力し、ベクトル命令で指定されたベクトルレジスタに格納する。
【００４８】
以上のように、本発明の第２の実施例のベクトル処理システム８００は、複数のベクトル命令の処理を並行して行うことにより、ベクトル命令の処理性能を向上できるという効果を持つ。その理由は、ベクトル処理装置４００が並行して、２以上の物理アドレス（または、ベクトルデータ）を出力からである。また、切り換え回路５００、５１０、記憶装置６００が、２以上の物理アドレス、または、ベクトルデータを並行して処理するからである。
【００４９】
次に、本発明の第３の実施例について図面を参照して詳細に説明する。図６は、本発明の第３の実施例のベクトル処理システム９００の構成を示すブロック図である。図６を参照すると、ベクトル処理システム９００は、ベクトル処理装置４００を複数個含む。また、切り換え回路５００、５１０は、複数のベクトル処理装置４００に対する調停を行う。
【００５０】
本発明の第３の実施例のベクトル処理システム９００は、第２の実施例に比べて大規模な計算を高速に処理できるという効果を持つ。その理由は、複数のベクトル処理装置４００のそれぞれが、複数のベクトル命令を並行して処理するからである。また、切り換え回路５００、５１０、記憶装置６００が、複数のベクトル処理装置４００からの物理アドレス、または、ベクトルデータを並行して処理するからである。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１の実施例のアドレス変換回路１００の構成を示すブロック図。
【図２】ベクトル命令の書式の１例を示す説明図。
【図３】アドレス変換回路の動作を示すフローチャートである。
【図４】第１のベクトル命令、および、第２のベクトル命令が並行に処理される場合の動作を示すタイムチャート。
【図５】本発明の第２の実施例のベクトル処理システムの構成を示すブロック図。
【図６】本発明の第３の実施例のベクトル処理システムの構成を示すブロック図。
【符号の説明】
【００５２】
１００    アドレス変換回路
１０１    アドレス変換対
１１０    アドレス生成回路
１１１    要素間距離レジスタ
１１２    選択回路
１１３    選択回路
１１４    加算回路
１１５    アドレスレジスタ
１２０    アドレス生成回路
１２１    要素間距離レジスタ
１２２    選択回路
１２３    選択回路
１２４    加算回路
１２５    アドレスレジスタ
１５０    比較回路
１６０    制御回路
２００    主処理回路
３００    アドレス・データ保持回路
３０１    アドレスバッファ
３０２    アドレスバッファ
３０３    データバッファ
３０４    データバッファ
４００    ベクトル処理装置
５００    切り換え回路
５１０    切り換え回路
６００    記憶装置
６０１    単位記憶
６０２    単位記憶
６０３    単位記憶
６０４    単位記憶
８００    ベクトル処理システム
９００    ベクトル処理システム
【図１】
2008299704.tif 000003
【図２】
2008299704.tif 000004
【図３】
2008299704.tif 000005
【図４】
2008299704.tif 000006
【図５】
2008299704.tif 000007
【図６】
2008299704.tif 000008