(57)【要約】【課題】液晶表示装置の表示特性の劣化を防止することを課題とする。【解決手段】補助容量２１と同様の層構造の検出用容量を備えたｎＭＯＳ型薄膜トランジスタ及びｐＭＯＳ型薄膜トランジスタで構成された発振機３１から出力される周波数を検出し、この周波数に基づいて補助容量２１に接続された電源配線Ｙの電位振幅を調整する。【選択図】図１
2008065136.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数の信号線によって区分けされた区画毎にスイッチ素子、補助容量、画素電極を備えた表示部と、
前記補助容量と同様の層構造の検出用容量を備えた第１発振機と、
前記第１発振機から出力された周波数をカウントする第１周波数カウンタと、
カウントされた前記周波数を記憶する第１レジスタと、
予め定めておいた前記第１発振機から出力される周波数と前記補助容量の電位振幅の調整値との関係に基づいて、記憶された前記周波数を当該調整値に変換する変換器と、
変換された前記調整値に基づいて、前記補助容量に接続された電源配線の電位振幅を調整する調整器と、
を有することを特徴とする液晶表示装置。
【請求項２】
前記第１発振機は、前記検出用容量を持つ薄膜トランジスタで構成されたインバータがループ状に奇数段縦続接続された回路であることを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記インバータの出力端子と当該インバータの次段に接続されたインバータの入力端子との間に抵抗を接続し、当該インバータの入力端子と電源線との間に前記検出用容量を更に備えることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記検出用容量を持つ薄膜トランジスタで構成されたインバータがループ状に奇数段縦続接続され、当該インバータの出力端子と当該インバータの次段に接続されたインバータの入力端子との間に抵抗を接続し、当該インバータの入力端子と電源線との間に前記検出用容量とは異なる構造の参照用容量を備えた第２発振機と、
当該第２発振機から出力された周波数をカウントする第２周波数カウンタと、
当該第２周波数カウンタによりカウントされた周波数を記憶する第２レジスタと、
前記第１レジスタと当該第２レジスタとに記憶された周波数の差分を計算する差分計算器と、を更に有し、
前記変換器は、予め定めておいた前記第１発振機及び前記第２発振機から出力された周波数の差分と前記補助容量の電位振幅の調整値との関係に基づいて、当該差分計算器により計算された差分周波数を当該調整値に変換することを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記検出用容量は、１Ｅ１９atoms／cm３〜１Ｅ２２atoms／cm３に設定された濃度の不純物をチャネル部に含有すること特徴とする請求項１乃至４のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素ごとにスイッチ素子、補助容量、画素電極を備えたアクティブマトリクス型の液晶表示装置の技術に関する。
【背景技術】
【０００２】
近年、交差するように配線された複数の信号線と複数の走査線によって区分けされた区画毎にスイッチ素子、補助容量、画素電極を備えたアクティブマトリクス型の液晶表示装置の開発が盛んに行われている。
【０００３】
図１８は、アクティブマトリクス駆動方式の液晶表示装置の構造を示す構造図である。対向するアレイ基板１００と対向基板２００との間には、液晶材料（図示せず）が保持されている。アレイ基板１００の背面にはバックライト（図示せず）が配置されている。アレイ基板１００には、液晶材料に遠い方から、偏光板２９、ガラス基板６ａが配置されている。対向基板２００には、液晶材料に近い方から、対向電極２４、カラーフィルター２８、ガラス基板６ｂ、偏光板２９が配置されている。ガラス基板６ａの上部には、複数の信号線Ｓと複数の走査線Ｇとがマトリクス状に配置されており、各信号線Ｓと各走査線Ｇとの各交差部には、ＭＯＳ型の画素トランジスタＳＷと画素電極２２とが配置されている。
【０００４】
次に、図１８で示した液晶表示装置のガラス基板６ａの上に形成された回路構成について説明する。図１９は、アクティブマトリクス型の液晶表示装置の回路構成の一例を示す回路図である。画素トランジスタＳＷのソース電極は信号線Ｓに接続され、ゲート電極は走査線Ｇに接続され、さらにドレイン電極には補助容量２１及び画素電極２２が接続されている。画素電極２２と対向電極２４との間には、液晶容量２３が挟持されている。ドレイン電極に接続されない補助容量２１の他方の端子は電源配線Ｙに接続されている。画素トランジスタＳＷ、補助容量２１、画素電極２２、液晶容量２３、対向電極２４は、液晶表示装置の画面部における画素を構成している。
【０００５】
続いて、図１９で示した液晶表示装置の回路構成を有する液晶表示パネルの全体構成について説明する。図２０は、液晶表示パネルの基本構成を示す回路図である。液晶表示パネルの表示部２には、ｎ行の走査線Ｇ１〜Ｇｎとｍ列の信号線Ｓ１〜Ｓｍとからなるｎ×ｍマトリクス配線の交点に、図１９で説明した画素が並べられている。信号線Ｓ１〜Ｓｍは信号線駆動回路８に接続され、走査線Ｇ１〜Ｇｎは走査線駆動回路９に接続され、電源配線Ｙ１〜Ｙｎは電源回路５に接続されている。
【０００６】
なお、信号線Ｓ１〜Ｓｍ、走査線Ｇ１〜Ｇｎ、電源配線Ｙ１〜Ｙｎ、画素トランジスタＳＷ、補助容量２１、画素電極２２は、図１９で説明したように、絶縁性のガラス基板６ａの上部に形成されている。信号線駆動回路８、走査線駆動回路９、電源回路５についても、同一のガラス基板６ａの上部に配置されている。
【０００７】
次に、アクティブマトリクス型の液晶表示装置の動作原理について、図１８乃至図２０を用いて説明する。ｎ×ｍに配置されたドットマトリクス型の液晶表示の駆動は、信号線Ｓ１〜Ｓｍに同時に供給される画像データ信号を、走査線Ｇ１〜Ｇｎに順次供給される走査線信号でサンプリングする線順次駆動により行われる。
【０００８】
走査線Ｇごとに一定の時間（Ｔ１〜Ｔｎ）を割り当てた場合、ある選択時間Ｔ１において、走査線Ｇ１に走査線信号が印加されると、走査線Ｇ１に配置されている全ての画素トランジスタＳＷ１１〜ＳＷ１ｍがオンとなり、スイッチが入った状態に変化する。この結果、信号線Ｓ１〜Ｓｍに伝達された画像データ信号は、画素トランジスタＳＷ１１〜ＳＷ１ｍを通して画素電極２２に伝達されるとともに、補助容量２１に供給される。補助容量２１に画像データ信号が供給された時、補助容量２１に接続された電源配線Ｙ１の電位を変動させることで、補助容量２１の電荷を再配分し、画素電極２２に印加される電圧を決定する。このように画素電極２２の電圧を定める方式は、容量結合駆動方式と呼ばれる。この種の液晶表示装置としては、例えば特許文献１に記載のものが知られている。その結果、画素電極２２と対向電極２４との間に電圧差が発生し、液晶容量２３における液晶分子の配向が制御される。これにより、図１８に示すバックライトの入射光の明るさが調整され、カラーフィルター２８を介して画像データ信号に応じたカラー表示が可能となる。
【０００９】
次の選択時間Ｔ２において、走査線Ｇ１にある全ての画素トランジスタＳＷ１１〜ＳＷ１ｍはオフとなり、走査線Ｇ１によって選択されていた画素は信号線Ｓ１〜Ｓｍから電気的に切り離される。このとき、選択時間Ｔ１により表示された画像は、次に走査線信号が走査線Ｇ１に印加されるまで補助容量２１により保持される。一方、走査線Ｇ２に配置されている全ての画素トランジスタＳＷ２１〜ＳＷ２ｍがオンとなり、画像データ信号は画素電極２２に伝達されるとともに、補助容量２１に供給される。以下、同様の動作が繰り返し行われることにより、１フレームの表示が行われる。
【００１０】
液晶表示装置の用途は多岐に渡るが、特に携帯端末向けの液晶表示装置では、高精細化、高輝度化のニーズが強く、写真等の画像を鮮明に表示するために液晶パネルの階調−輝度特性がばらつかないことが要求される。
【特許文献１】特開２００１−２５５８５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記の容量結合駆動方式の液晶表示装置では、補助容量を形成する膜の膜厚バラツキにより、画素トランジスタＳＷを介して印加される映像信号電圧の書き込みにバラツキが発生し、階調などの表示特性が劣化するという問題があった。
【００１２】
本発明は、上記を鑑みてなされたものであり、液晶表示装置の表示特性の劣化を防止することを課題とする。
【課題を解決するための手段】
【００１３】
第１の本発明に係る液晶表示装置は、複数の走査線と複数の信号線によって区分けされた区画毎にスイッチ素子、補助容量、画素電極を備えた表示部と、前記補助容量と同様の層構造の検出用容量を備えた第１発振機と、前記第１発振機から出力された周波数をカウントする第１周波数カウンタと、カウントされた前記周波数を記憶する第１レジスタと、予め定めておいた前記第１発振機から出力される周波数と前記補助容量の電位振幅の調整値との関係に基づいて、記憶された前記周波数を当該調整値に変換する変換器と、変換された前記調整値に基づいて、前記補助容量に接続された電源配線の電位振幅を調整する調整器と、を有することを特徴とする。
【００１４】
本発明にあっては、補助容量と同様の層構造の検出用容量を備えた第１発振機から出力された周波数を検出し、この周波数に基づいて補助容量に接続された電源配線の電位振幅を調整することで、第１発振機の周波数のバラツキが補助容量の膜厚のバラツキに対応することから、簡易な構成で膜厚バラツキに起因する階調ずれを防止でき、安定した階調−輝度特性を得ることができる。
【００１５】
第２の本発明に係る液晶表示装置は、前記第１発振機が、前記検出用容量を持つ薄膜トランジスタで構成されたインバータがループ状に奇数段縦続接続された回路であることを特徴とする。
【００１６】
第３の本発明に係る液晶表示装置は、前記インバータの出力端子と当該インバータの次段に接続されたインバータの入力端子との間に抵抗を接続し、当該インバータの入力端子と電源線との間に前記検出用容量を更に備えることを特徴とする。
【００１７】
第４の本発明に係る液晶表示装置は、前記検出用容量を持つ薄膜トランジスタで構成されたインバータがループ状に奇数段縦続接続され、当該インバータの出力端子と当該インバータの次段に接続されたインバータの入力端子との間に抵抗を接続し、当該インバータの入力端子と電源線との間に前記検出用容量とは異なる構造の参照用容量を備えた第２発振機と、当該第２発振機から出力された周波数をカウントする第２周波数カウンタと、当該第２周波数カウンタによりカウントされた周波数を記憶する第２レジスタと、前記第１レジスタと当該第２レジスタとに記憶された周波数の差分を計算する差分計算器と、を更に有し、前記変換器は、予め定めておいた前記第１発振機及び前記第２発振機から出力された周波数の差分と前記補助容量の電位振幅の調整値との関係に基づいて、当該差分計算器により計算された差分周波数を当該調整値に変換することを特徴とする。
【００１８】
本発明にあっては、予め定めておいた第１発振機及び第２発振機から出力された周波数の差分と補助容量の電位振幅の調整値との関係に基づいて、補助容量と同様の層構造の検出用容量を備えた第１発振機と検出用容量とは異なる構造の参照用容量を備えた第２発振機とから出力された周波数の差分を調整値に変換するので、第１発振機を構成する薄膜トランジスタの薄膜トランジスタ特性や他の寄生容量の影響を排除した周波数を用いて補助容量に接続された電源配線の電位振幅を調整でき、より安定した階調−輝度特性を得ることができる。
【００１９】
第５の本発明に係る液晶表示装置は、前記検出用容量が、１Ｅ１９atoms／cm３〜１Ｅ２２atoms／cm３に設定された濃度の不純物をチャネル部に含有すること特徴とする。
【００２０】
本発明にあっては、１Ｅ１９atoms／cm３〜１Ｅ２２atoms／cm３に設定された濃度の不純物を検出用容量のチャネル部に含有するので、第１発振機又は／及び第２発振機の動作を安定にすることができる。
【発明の効果】
【００２１】
本発明によれば、補助容量を形成する膜の膜圧バラツキに起因する階調ずれを防止し、安定した階調−輝度特性を得ることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を用いて説明する。
【００２３】
［第１の実施の形態］
図１は、第１の実施の形態における液晶表示装置の概略的な構成を示す構成図である。アレイ基板１００は、透光性基板上に表示部２、補助容量検出回路３、補助容量電圧調整回路４、電源回路５が形成されたものである。透光性基板上に形成することを可能とするため、各回路におけるトランジスタには、薄膜トランジスタ（ＴＦＴ）が採用される。
【００２４】
表示部２では、複数の走査線Ｇと複数の信号線Ｓとが交差するように配線され、走査線Ｇ及び信号線Ｓで区分けされた区画毎に画素を備える。各画素は、スイッチ素子ＳＷ、補助容量２１、画素電極２２、液晶容量２３、対向電極２４を備える。スイッチ素子ＳＷは、ここではＭＯＳ型の薄膜トランジスタとする。スイッチ素子ＳＷのゲート電極は、走査線Ｇに接続され、ソース電極は、信号線Ｓに接続され、ドレイン電極は補助容量２１及び画素電極２２に接続される。補助容量２１の他方の端子には、電源配線Ｙが接続される。本液晶表示装置は、対向電極２４を備える対向基板が、液晶層を挟んでアレイ基板１００に対向配置され、アレイ基板１００における画素電極２２と対向基板における対向電極２４とは液晶容量２３を挟んで相対するように配置される。
【００２５】
次に、スイッチ素子ＳＷを構成するＭＯＳ型薄膜トランジスタと補助容量２１との層構造について簡単に説明する。図２は、ｎＭＯＳ型薄膜トランジスタＳＷａ及びｐＭＯＳ型薄膜トランジスタＳＷｂと補助容量２１との層構造を示す断面図である。ｎＭＯＳ型薄膜トランジスタＳＷａ及びｐＭＯＳ型薄膜トランジスタＳＷｂと補助容量２１とは、同じ厚さのゲート絶縁膜７１を有する層構造を備えており、具体的には、ガラス基板６ａ及びアンダーコート７の上に、ポリシリコン（ｐ−Ｓｉ）から成るチャネル７０、ゲート絶縁膜７１、ゲート電極７２、層間絶縁膜７３、ソースドレイン電極７４を備える。ゲート絶縁膜７１は、ｎＭＯＳ型薄膜トランジスタＳＷａ及びｐＭＯＳ型薄膜トランジスタＳＷｂと補助容量２１とにおける電荷を蓄える誘電体としてのゲート酸化膜容量として機能する。
【００２６】
また、各チャネル７０には、リン又はボロンの不純物が含有されている。ｎＭＯＳ型薄膜トランジスタＳＷａの場合、ソースドレイン電極７４に接触する部分には高濃度のリンが含有され、その内側には低濃度のリンが含有されている。また、ｐＭＯＳ型薄膜トランジスタＳＷｂの場合は、ソースドレイン電極７４に接触する部分に高濃度のボロンが含有されている。そして、補助容量２１の場合には、チャネル７０の全領域に高濃度のリンが含有されている。
【００２７】
図３は、チャネル７０に含有された不純物の濃度が異なる場合の電圧とゲート酸化膜容量との関係を示すグラフである。不純物濃度が低い場合、ゲート酸化膜容量は電圧の変化に大きく依存するので、ｎＭＯＳ型薄膜トランジスタＳＷａ及びｐＭＯＳ型薄膜トランジスタＳＷｂと補助容量２１との動作は不安定となり、液晶表示装置の動作に影響を及ぼす。一方、不純物濃度が高い場合には、電圧の変化に対するゲート酸化膜容量は一定なので、電圧依存性は非常に低い。故に、１Ｅ１９atoms／cm３〜１Ｅ２２atoms／cm３に設定された高濃度の不純物を含有することで、ｎＭＯＳ型薄膜トランジスタＳＷａ及びｐＭＯＳ型薄膜トランジスタＳＷｂと補助容量２１との動作を安定にすることが可能となる。
【００２８】
次に、走査線Ｇ及び信号線Ｓが駆動したときの画素の動作について図４の波形図を用いて説明する。図４においては、信号線Ｓにおける映像信号電圧をＶｓ、走査線Ｇにおける走査線信号電圧をＶｇ、補助容量２１の電圧をＶcs、対向電極２４の電圧をＶcomで示している。ここでは、対向電極２４の電圧Ｖcomは一定とする。
【００２９】
第１のタイミングで走査信号電圧Ｖｇが一時的にハイレベルになると、そのときの映像信号電圧Ｖｓが補助容量２１に印加され、映像信号電圧Ｖｓと電源配線Ｙの電圧とにより補助容量電圧Ｖcsが決定される。同図では補助容量電圧Ｖcsが上昇した状態を示す。そして、第２のタイミングで、走査信号電圧Ｖｇが一時的にハイレベルになると、そのときの映像信号電圧Ｖｓが補助容量２１に印加され、やはり映像信号電圧Ｖｓと電源配線Ｙの電圧とにより補助容量電圧Ｖcsが決定される。同図では補助容量電圧Ｖcsが下降した状態を示す。このように、補助容量２１の電圧Ｖcsは、映像信号電圧Ｖｓ及び電源配線Ｙの電圧に応じた振幅ΔＶcsをもつ。
【００３０】
続いて図１の説明に戻る。補助容量検出回路３は、発振機３１、周波数カウンタ３２、レジスタ３３を備える。発振機３１から出力された周波数は、周波数カウンタ３２でカウントされ、レジスタ３３に一旦記憶された後、補助容量電圧調整回路４に伝達される。
【００３１】
図５は、本実施の形態における発振機３１の回路構成を示す回路図である。発振機３１は、補助容量２１と同様の層構造の検出用容量を備えたＭＯＳ型薄膜トランジスタで構成され、具体的には、図２で示したｎＭＯＳ型薄膜トランジスタＳＷａ及びｐＭＯＳ型薄膜トランジスタＳＷｂを直列接続したインバータを、ループ状に５段縦続接続したリングオシレータ回路で構成される。入出力間をループさせると、各インバータの入力端子に入力された論理値を反転した論理値がその入力端子に戻るので、入力の反転が際限なく繰り返され、発振機として動作する。また、全てのｎＭＯＳ型薄膜トランジスタＳＷａのソース電極は電源ＶＳＳに接続され、全てのｐＭＯＳ型薄膜トランジスタＳＷｂのソース電極は電源ＶＳＳとは異なる電流電圧が供給される電源ＶＤＤに接続されている。
【００３２】
リングオシレータ回路で構成された発振機３１の周波数ｆは、インバータの遅延時間τpd、インバータ数Ｎを用いて、次式によって定まる。
【００３３】
ｆ＝１／（２×τpd×Ｎ）  （１）
また、遅延時間τpdは、ｎＭＯＳ型薄膜トランジスタの飽和電流Ｉon（nch）、ｐＭＯＳ型薄膜トランジスタの飽和電流Ｉon（pch）を用いて、次式によって定まる。尚、ｋは係数である。
【００３４】
τpd＝ｋ×（１／Ｉon（nch）＋１／Ｉon（pch））  （２）
更に、ＭＯＳ型トランジスタの飽和電流Ｉonは、キャリア移動度μ、ゲート幅Ｗ、ゲート長Ｌ、単位面積あたりのゲート酸化膜容量Ｃ、ゲート電圧Ｖgs、閾値電圧Ｖthを用いて、次式によって定まる。
【００３５】
Ｉon＝（１／２）×μ×Ｃ（Ｗ／Ｌ）×（Ｖgs−Ｖth）２  （３）
式（３）において、ゲート電圧Ｖgs及び閾値電圧Ｖthは固定値なので、式（１）〜式（３）の関係から、周波数ｆはゲート酸化膜容量Ｃに比例する。図６は、本実施の形態における発振機３１から出力された周波数ｆとゲート酸化膜容量Ｃとの関係を示すグラフである。このように、周波数を求めるのは、補助容量２１の膜厚バラツキが、発振機３１から出力される周波数のバラツキに対応するからである。即ち、発振機３１から出力された周波数のバラツキは、図６に示すようにゲート酸化膜容量のバラツキに対応する。発振機３１は、補助容量２１と同様の層構造の検出用容量を備えたｎＭＯＳ型薄膜トランジスタＳＷａ及びｐＭＯＳ型薄膜トランジスタＳＷｂを用いて構成されるので、発振機３１から出力された周波数のバラツキは、補助容量２１のゲート酸化膜容量のバラツキに対応し、結果として、補助容量２１におけるゲート絶縁膜７１の膜厚バラツキにも対応する。
【００３６】
図１に戻り、補助容量電圧調整回路４について説明する。補助容量電圧調整回路４は、変換器４１、デジタルアナログ変換器４２、増幅器４３、調整器４４で構成され、補助容量検出回路３から出力された周波数に基づいて、補助容量２１に接続された電源配線Ｙの電位振幅を調整する。その調整方法について次に説明する。
【００３７】
図７は、階調−輝度特性を示すグラフである。同図では、理想的な特性を基準ラインＬ１で示している。補助容量検出回路３によって検出した周波数が高い場合には、補助容量電圧Ｖcsが反転するときの電位変動ΔＶが大きくなるので、電圧無印加時に光が透過するように偏光板を直交させて配置したノーマリーホワイトモードの場合には、図７の曲線Ｌ２に示すように、輝度が低くなる方向にシフトする。これは、電位変動ΔＶが次式によって定まるためである。
【００３８】
ΔＶ＝ΔＶcs×Ｃcs／Ｃtotal  （４）
ここで、Ｃtotalは、補助容量Ｃcs、液晶容量（液晶層の容量）Ｃcl、薄膜トランジスタの寄生容量Ｃtftを含む総容量であり、次式で示される。
【００３９】
Ｃtotal＝Ｃcs＋Ｃcl＋Ｃtft＋・・・  （５）
式（４）のように電位変動ΔＶが定まるため、補助容量検出回路３によって検出された周波数が高い場合、図６に示すように容量Ｃcsも比例して大きくなるので、補助容量電圧調整回路４は、補助容量２１に接続された電源配線Ｙの電位振幅ΔＶcsを小さくなる方向に調整することで輝度を高くする。また、検出された周波数が低い場合には、図７の曲線Ｌ３に示すように輝度が高くなる方向にシフトするので、電位振幅ΔＶcsを大きくなる方向に調整することで輝度を低くする。
【００４０】
図８は、補助容量検出回路３により検出された発振機３１の周波数ｆと補助容量２１の電位振幅ΔＶcsの調整値との関係を示すグラフである。このような関係を変換テーブルに予め定めておき、補助容量電圧調整回路４は、この関係に基づいて調整を行うようにする。変換器４１は、この変換テーブルに基づいてレジスタ３３に記憶された周波数を電位振幅ΔＶcsに変換する。変換された電位振幅ΔＶcsは、デジタルアナログ変換器４２によりアナログ信号に変換された後、増幅器４３により所定の倍率に増幅されて調整器４４に伝達される。調整器４４は、変換されたアナログ信号の電位振幅ΔＶcsに基づいて、補助容量２１に接続された電源配線Ｙの電位振幅を調整する。
【００４１】
尚、電位振幅ΔＶcsの調整値を用いて電源配線Ｙの電位振幅を調整する方法は、これに限られるものではない。例えば、増幅器４３により増幅された後に、デジタルアナログ変換器４２でアナログ信号に変換することも可能である。増幅器４３を介さずに、デジタルアナログ変換器４２により変換されたアナログ信号を調整器４４に伝達することも可能である。また、調整器４４は、調整値を電位振幅に加算するのみではなく、減算，乗算，除算などを用いることも可能である。
【００４２】
本実施の形態によれば、補助容量２１と同様の層構造の検出用容量を備えたｎＭＯＳ型薄膜トランジスタＳＷａ及びｐＭＯＳ型薄膜トランジスタＳＷｂで構成された発振機３１から出力される周波数を検出し、この周波数に基づいて補助容量２１に接続された電源配線Ｙの電位振幅を調整することで、発振機３１の周波数のバラツキが補助容量２１の膜厚のバラツキに対応することから、簡易な構成で膜厚バラツキに起因する階調ずれを防止でき、安定した階調−輝度特性を得ることができる。
【００４３】
本実施の形態によれば、補助容量電圧調整回路４は、予め定めておいた発振機３１から出力された周波数と補助容量２１の電位振幅ΔＶcsの調整値との関係に基づいて、電位振幅ΔＶcsの調整を行うことで、補助容量電圧調整回路４を簡易な構成で実現できるとともに正確な調整を実現できる。
【００４４】
本実施の形態によれば、ｎＭＯＳ型薄膜トランジスタＳＷａ及びｐＭＯＳ型薄膜トランジスタＳＷｂのチャネル部に、１Ｅ１９atoms／cm３〜１Ｅ２２atoms／cm３に設定された濃度の不純物を含有するので、発振機３１の動作を安定にすることができる。
〔変形例〕
【００４５】
図９は、発振機３１の回路構成の変形例を示す回路図である。本変形例における発振機３１は、上記にて説明したインバータの出力端子と次段に接続されたインバータの入力端子との間に抵抗２５を更に接続し、インバータの入力端子と電源ＶＳＳとの間に補助容量２１と同様の層構造の検出用容量２６を更に備える。図１０は、検出用容量２６の構成を示す構成図である。検出用容量２６は、ゲート電極７２と高濃度不純物が含有されたポリシリコンとの間に、ゲート絶縁膜７１を挟持している。高濃度不純物を含有する場合の効果については、上記にて説明した効果と同様である。尚、このポリシリコンは、図２で示す補助容量２１のチャネル７０に相当する。
【００４６】
図９に戻り、抵抗２５と検出用容量２６との積から成る遅延時間τrcがインバータ単体の遅延時間τpdよりも十分に大きい場合、発振機３１の周波数は、遅延時間τrc、インバータ数Ｎを用いて、次式によって定まる。
【００４７】
ｆ＝１／（２×τrc×Ｎ）  （６）
ここで、遅延時間τrcは、検出用容量２６のゲート絶縁膜７１の膜厚に比例するので、式（６）より、周波数ｆは検出用容量２６のゲート酸化膜容量Ｃに反比例する。図１１は、本変形例の発振機３１から出力された周波数ｆとゲート酸化膜容量Ｃとの関係を示すグラフである。上記にて説明したように、補助容量２１の膜厚バラツキは発振機３１から出力された周波数のバラツキに対応するので、図１２に示す本変形例の発振機３１を備えた補助容量検出回路３により検出された周波数ｆと補助容量２１の電位振幅ΔＶcsの調整値との関係を予め変換テーブルに定めておくことで、補助容量２１に接続された電源配線Ｙの電位振幅を調整することが可能になる。
【００４８】
具体的には、補助容量検出回路３によって検出された周波数が高い場合、図１１に示すように容量Ｃcsが小さくなるので、補助容量電圧調整回路４は、補助容量２１に接続された電源配線Ｙの電位振幅ΔＶcsを大きくなる方向に調整することで輝度を低くする。また、検出された周波数が低い場合には、図７の曲線Ｌ２に示すように輝度が低くなる方向にシフトするので、電位振幅ΔＶcsを小さくなる方向に調整することで輝度を高くする。
【００４９】
その他の構成及び動作については、先に説明した構成及び動作と同様であるので、ここでは重複説明を省略する。
【００５０】
本変形例によれば、補助容量２１と同様の層構造の検出用容量２６を備えた発振機３１から出力される周波数を検出し、この周波数に基づいて補助容量２１に接続された電源配線Ｙの電位振幅を調整することで、発振機３１の周波数のバラツキが補助容量２１の膜厚のバラツキに対応することから、簡易な構成で膜厚バラツキに起因する階調ずれを防止でき、安定した階調−輝度特性を得ることができる。
【００５１】
本変形例によれば、上記にて説明した効果と同様に、補助容量電圧調整回路４を簡易な構成で実現できるとともに正確な調整を実現できる。
【００５２】
本変形例によれば、検出用容量２６のポリシリコンに、１Ｅ１９atoms／cm３〜１Ｅ２２atoms／cm３に設定された濃度の不純物を含有するので、発振機３１の動作を安定にすることができる。
【００５３】
［第２の実施の形態］
図１３は、第２の実施の形態における液晶表示装置の概略的な構成を示す構成図である。本実施の形態における補助容量検出回路３は、第２発振機３１’、第２周波数カウンタ３２’、第２レジスタ３３’、差分計算器３４を更に備える。その他の構成は、第１の実施の形態と同様の構成なので、ここでは重複した説明は省略する。尚、本実施の形態では、第１の実施の形態における、図９を用いて説明した変形後の発振機３１、周波数カウンタ３２、レジスタ３３のそれぞれを、第１発振機３１、第１周波数カウンタ３２、第１レジスタ３３とする。
【００５４】
図１４は、第２発振機３１’の回路構成を示す回路図である。本実施の形態における第２発振機３１’の構成は、第１発振機３１の構成と基本的には同じ構成であるが、インバータの入力端子と電源ＶＳＳとの間に、検出用容量２６とは異なる構造の参照用容量２７を備える。図１５及び図１６は、参照用容量２７の構成の一例を示す構成図である。図１５で示す参照用容量２７は、ゲート電極７２の間に層間絶縁膜７３が挟持され、図１６で示す参照用容量２７は、ゲート電極７２とソースドレイン電極７４との間に層間絶縁膜７３が挟持されている。
【００５５】
第１の実施の形態で説明したように、補助容量２１の膜厚バラツキは第１発振機３１から出力された周波数のバラツキに対応する。しかしながら、第１発振機３１から出力された周波数には、第１発振機３１を構成するＭＯＳ型薄膜トランジスタの薄膜トランジスタ特性や他の寄生容量の影響も含まれている。そこで、補助容量検出回路３は、検出用容量２６とは異なる構造の参照用容量２７を備えた第２発信機３１’を用い、第２発信機３１’から出力された周波数を第２周波数カウンタ３２’でカウントし、第２レジスタ３３’に一旦記憶した後、差分計算器３４により、第１発振機３１と第２発振機３１’とから出力される周波数の差分を計算することで、薄膜トランジスタ特性等の影響を排除する。
【００５６】
補助容量電圧調整回路４は、図１７に示す補助容量検出回路３から検出された差分周波数Δｆと補助容量２１の電位振幅ΔＶcsの調整値との関係を予め変換テーブルに定めておくことで、補助容量２１に接続された電源配線Ｙの電位振幅を調整する。具体的な電源配線Ｙの電位振幅の調整方法は、第１の実施の形態における変形例で説明した調整方法と同様なので、ここでは重複した説明は省略する。
【００５７】
また、その他の構成の動作についても、第１の実施の形態で説明した動作と同様であるので、ここでは重複説明を省略する。
【００５８】
尚、参照用容量２７を要素する絶縁膜は、層間絶縁膜７３に限られるものではなく、既知の周波数を持つ他の絶縁膜を利用することも可能である。
【００５９】
本実施の形態によれば、予め定めておいた第１発振機３１及び第２発振機３１’から出力された周波数の差分と補助容量２１の電位振幅の調整値との関係に基づいて、補助容量２１と同様の層構造の検出用容量２６を備えた第１発振機３１と検出用容量２６とは異なる構造の層間絶縁膜７３で構成された参照用容量２７で構成された第２発振機３１’とから出力された周波数の差分を調整値に変換するので、発振機を構成するＭＯＳ型薄膜トランジスタの薄膜トランジスタ特性や他の寄生容量の影響を排除した周波数を用いて補助容量２１に接続された電源配線Ｙの電位振幅を調整でき、より安定した階調−輝度特性を得ることができる。
【００６０】
本実施の形態によれば、予め定めておいた第１発振機３１及び第２発振機３１’から出力された周波数の差分と補助容量２１の電位振幅の調整値との関係に基づいて、電位振幅ΔＶcsの調整を行うことで、補助容量電圧調整回路４を簡易な構成で実現できるとともに正確な調整を実現できる。
【図面の簡単な説明】
【００６１】
【図１】第１の実施の形態における液晶表示装置の概略的な構成を示す構成図である。
【図２】ｎＭＯＳ型薄膜トランジスタ及びｐＭＯＳ型薄膜トランジスタと補助容量との層構造を示す断面図である。
【図３】チャネルに含有された不純物の濃度が異なる場合の電圧とゲート酸化膜容量との関係を示すグラフである。
【図４】画素における各部の電圧波形を示す図である。
【図５】第１の実施の形態における発振機の回路構成を示す回路図である。
【図６】第１の実施の形態における発振機から出力された周波数とゲート酸化膜容量との関係を示すグラフである。
【図７】階調−輝度特性を示すグラフである。
【図８】補助容量検出回路により検出された発振機の周波数と補助容量の電位振幅の調整値との関係を示すグラフである。
【図９】発振機の回路構成の変形例を示す回路図である。
【図１０】検出用容量の構成を示す構成図である。
【図１１】本変形例の発振機から出力された周波数とゲート酸化膜容量との関係を示すグラフである。
【図１２】本変形例の発振機を備えた補助容量検出回路により検出された周波数と補助容量の電位振幅の調整値との関係を示すグラフである。
【図１３】第２の実施の形態における液晶表示装置の概略的な構成を示す構成図である。
【図１４】第２発振機の回路構成を示す回路図である。
【図１５】参照用容量の構成の一例を示す構成図である。
【図１６】参照用容量の構成の一例を示す構成図である。
【図１７】第２の実施の形態における補助容量検出回路から検出された周波数と補助容量の電位振幅の調整値との関係を示すグラフである。
【図１８】アクティブマトリクス駆動方式の液晶表示装置の構造を示す構造図である。
【図１９】アクティブマトリクス駆動方式の液晶表示装置の回路構成の一例を示す回路図である。
【図２０】液晶表示パネルの基本構成を示す回路構成図である。
【符号の説明】
【００６２】
Ｃ…ゲート酸化膜容量
Ｇ，Ｇ１〜Ｇｎ…走査線
Ｌ１…基準ライン
Ｌ２，Ｌ３…曲線
Ｓ，Ｓ１〜Ｓｍ…信号線
ＳＷ，ＳＷ１１〜ＳＷｎｍ…画素トランジスタ、スイッチ素子
ＳＷａ…ｎＭＯＳ型薄膜トランジスタ
ＳＷｂ…ｐＭＯＳ型薄膜トランジスタ
ＶＤＤ，ＶＳＳ…電源
Ｙ，Ｙ１〜Ｙｎ…電源配線
ｆ…周波数
１…アレイ基板
２…表示部
３…補助容量検出回路
４…補助容量電圧調整回路
５…電源回路
６，６ａ，６ｂ…ガラス基板
７…アンダーコート層
８…信号線駆動回路
９…走査線駆動回路
２１…補助容量
２２…画素電極
２３…液晶容量
２４…対向電極
２５…抵抗
２６…検出用容量
２７…参照用容量
２８…カラーフィルター
２９…偏光板
３１…発振機，第１発振機
３１’…第２発振機
３２…周波数カウンタ，第１周波数カウンタ
３２’…第２周波数カウンタ
３３…レジスタ，第１レジスタ
３３’…第２レジスタ
３４…差分計算器
４１…変換テーブル
４２…デジタルアナログ変換器
４３…増幅器
４４…加算器
７０…チャネル
７１…ゲート絶縁膜
７２…ゲート電極
７３…層間絶縁膜
７４…ソースドレイン電極
１００…アレイ基板
２００…対向基板
【図１】
2008065136.tif 000003
【図２】
2008065136.tif 000004
【図３】
2008065136.tif 000005
【図４】
2008065136.tif 000006
【図５】
2008065136.tif 000007
【図６】
2008065136.tif 000008
【図７】
2008065136.tif 000009
【図８】
2008065136.tif 000010
【図９】
2008065136.tif 000011
【図１０】
2008065136.tif 000012
【図１１】
2008065136.tif 000013
【図１２】
2008065136.tif 000014
【図１３】
2008065136.tif 000015
【図１４】
2008065136.tif 000016
【図１５】
2008065136.tif 000017
【図１６】
2008065136.tif 000018
【図１７】
2008065136.tif 000019
【図１８】
2008065136.tif 000020
【図１９】
2008065136.tif 000021
【図２０】
2008065136.tif 000022