(57)【要約】【課題】遊技機用表示制御装置において、画像処理用ＬＳＩとデータ格納手段との間に緩衝手段を設ける場合に、データの転送レートを高める。【解決手段】ＶＤＰ１３４は、キャラクタＲＯＭ１３６から１回のデータ信号では出力できない大きさの画像データを呼び出すために連続して複数回アドレス信号を出力するとき、アドレス信号Address(1)を出力してからデータ取得時間が経過するよりも先に次のアドレス信号Address(1)を出力し、次のアドレス信号Address(1)を出力してから先のアドレス信号Address(1)に基づくデータ信号Data(4)を取得する。これにより、レベルシフタ２００で発生する遅延時間分だけ１ページ単位に転送時間を短縮することで転送レートを高めることができる。【選択図】図５
2008220584.tif 000002
【特許請求の範囲】
【請求項１】
遊技機に設けられた表示手段に表示するための画像データが格納されたデータ格納手段と、そのデータ格納手段により画像データを読み出して前記表示手段に出力する画像処理用ＬＳＩと、前記画像処理用ＬＳＩと前記データ格納手段との間に配置された緩衝手段と、を備える遊技機用表示制御装置において、
前記画像処理用ＬＳＩは、前記データ格納手段の所定アドレスに格納された画像データを読み出すためのアドレス信号を出力し、前記アドレス信号を出力してから所定のデータ取得時間経過後に前記アドレス信号に基づいて前記データ格納手段より出力されるデータ信号を取得するように構成され、
前記データ格納手段は、前記アドレス信号を取得してから所定のデータ出力時間経過後に前記所定アドレスに格納された画像データをデータ信号として出力するように構成され、
前記緩衝手段は、前記画像処理用ＬＳＩが出力する前記アドレス信号を取得すると、取得してから所定の遅延時間経過後に前記データ格納手段に前記アドレス信号を出力し、前記データ格納手段が出力する前記データ信号を取得すると、取得してから前記遅延時間経過後に前記画像処理用ＬＳＩに前記データ信号を出力するように構成されており、
前記画像処理用ＬＳＩは、前記データ格納手段から１回のデータ信号では出力できない大きさの画像データを呼び出すために連続して複数回アドレス信号を出力するとき、前記アドレス信号を出力してから前記データ取得時間が経過するよりも先に次のアドレス信号を出力し、次のアドレス信号を出力してから先のアドレス信号に基づくデータ信号を取得することを特徴とする遊技機用表示制御装置。
【請求項２】
遊技機に設けられた表示手段に表示するための画像データが格納されたデータ格納手段と、そのデータ格納手段により画像データを読み出して前記表示手段に出力する画像処理用ＬＳＩと、前記画像処理用ＬＳＩと前記データ格納手段との間に配置された緩衝手段と、を備える遊技機用表示制御装置において、
前記画像処理用ＬＳＩは、前記データ格納手段の所定アドレスに格納された画像データを読み出すためのアドレス信号を出力し、前記アドレス信号を出力すると同時にまたは出力した後にリード信号を有効にし、リード信号を有効にしてから所定の有効時間経過後に前記リード信号を無効にし、前記アドレス信号を出力してから所定のデータ取得時間経過後に前記アドレス信号に基づいて前記データ格納手段より出力されるデータ信号を取得するように構成され、
前記データ格納手段は、前記アドレス信号を取得してから所定のデータ出力時間経過後に前記所定アドレスに格納された画像データをデータ信号として出力し、前記リード信号が無効であると認識すると前記データ信号も無効となるように構成され、
前記緩衝手段は、前記画像処理用ＬＳＩが出力する前記アドレス信号およびリード信号を取得すると、取得してから所定の遅延時間経過後に前記データ格納手段に前記アドレス信号およびリード信号を出力し、前記データ格納手段が出力する前記データ信号を取得すると、取得してから前記遅延時間経過後に前記画像処理用ＬＳＩに前記データ信号を出力するように構成されており、
前記画像処理用ＬＳＩは、前記データ格納手段から１回のデータ信号では出力できない大きさの画像データを呼び出すために連続して複数回アドレス信号を出力するとき、前記アドレス信号を出力してから前記データ取得時間が経過するよりも前記遅延時間の２倍を超えない時間だけ先にリード信号を無効にし、次のアドレス信号を出力してから先のアドレス信号に基づくデータ信号を取得することを特徴とする遊技機用表示制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は遊技機用表示制御装置に関し、特にパチンコ遊技機等の弾球遊技機，スロットマシンやパチスロ機等の回胴式遊技機，ポーカーゲーム機等の各種ゲーム機で使用される遊技機用表示制御装置に関する。
【背景技術】
【０００２】
近年、遊技機の表示装置に表示する画像は高解像度になるとともに３Ｄ（Dimension）を採用するなど、表示制御基板のＣＰＵ（Central Processing Unit）にかかる負荷はどんどん大きくなってきている。表示装置に表示するための画像データのボリュームも増え、大容量の記憶装置（ＲＯＭ（Read Only Memory）など）を備えた遊技機も少なくない。
【０００３】
表示装置への表示を制御する表示制御回路は、ＣＰＵからの命令（ディスプレイリスト）に従って必要な画像データをＲＯＭから大量に呼び出すようになっているが、ＲＯＭから取得した画像データ（圧縮されたもの）を解凍したり、フレームバッファヘの貼り付けを行い表示装置ヘ出力したり、とかなり多くの仕事を抱えており、ＲＯＭから画像データを呼び出すだけで画像処理用ＬＳＩ（Large Scaled Integration）であるＶＤＰ（Video Display Processor）の負荷を独占してしまえば他の処理が実行できなくなってしまう可能性がある。あるいは転送に関する負荷を減らすために、サイズの小さな画像データしか扱えなってしまう可能性もある。
【０００４】
また、表示制御回路に搭載されるＶＤＰは３．３Ｖで駆動しているのに対し、ＲＯＭなどは１．８Ｖで制御されていたりする。このような場合、異なる電位では接続できないため、ＶＤＰとＲＯＭとの間にレベルシフタを配置し、そこで電位の変換を行うようにしている。
【０００５】
なお、特許文献１には、クロックアクセス時間を短縮することのできる同期型半導体記憶装置について記載されているが、本発明のように非同期で動作する手法については記載されていない。
【特許文献１】特開２００１−１１０１８５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、従来の遊技機用表示制御装置では、レベルシフタ、一般にバッファ（本発明の緩衝手段に相当）での変換作業に数ｎｓがかかってしまい、処理が遅くなってしまうという問題があった。詳しくは、図６に示す従来の遊技機用表示制御装置におけるＶＤＰ〜ＲＯＭ間のデータ送受信を表すタイミングチャートを参照すると、ＶＤＰが欲しいデータのアドレス信号Address(1)を出力すると、バッファ（レベルシフタ）にて５ｎｓの遅延時間が発生してからアドレス信号Address(2)がＲＯＭに出力される。ＶＤＰからの初回の要求に対し、ＲＯＭは１０２．５ｎｓ後（初回に要求したデータのアドレスと連続した後続のアドレスに格納されたデータの要求に対しては、２２．５ｎｓ後）にそのアドレス信号Address(2)に対応したデータ信号Data(3)を出力する。出力されたデータ信号Data(3)は、バッファ（レベルシフタ）にて５ｎｓの遅延時間が発生してからデータ信号Data(4)がＶＤＰに出力される（ＶＤＰがデータ信号Data(4)を取得可能になる）。つまり、バッファ（レベルシフタ）での遅延時間がアドレス信号の出力時に５ｎｓ、データ信号の出力時にも５ｎｓ発生するので、１回分のデータ信号（８，１６，または３２ビット）を受信するごとに１０ｎｓ余分にかかってしまう。
【０００７】
本発明は、このような事情に鑑みてなされたものであり、画像処理用ＬＳＩとデータ格納手段との間に緩衝手段（レベルシフタなど）がある場合、従来は出力したアドレス信号に対するデータ信号を取得してから次のアドレス信号を出力するようになっていたのに対して、次のアドレス信号を出力してから先のアドレス信号に対するデータ信号を取得するようにしたことにより、その緩衝手段での遅延時間にかかる影響を減らして画像処理用ＬＳＩからデータ格納手段ヘのデータ転送能力を高めるようにした遊技機用表示制御装置を提供することを課題とする。
【課題を解決するための手段及び発明の効果】
【０００８】
上記課題を解決するために、請求項１記載の遊技機用表示制御装置は、遊技機に設けられた表示手段に表示するための画像データが格納されたデータ格納手段と、そのデータ格納手段により画像データを読み出して前記表示手段に出力する画像処理用ＬＳＩと、前記画像処理用ＬＳＩと前記データ格納手段との間に配置された緩衝手段と、を備える遊技機用表示制御装置において、前記画像処理用ＬＳＩは、前記データ格納手段の所定アドレスに格納された画像データを読み出すためのアドレス信号を出力し、前記アドレス信号を出力してから所定のデータ取得時間経過後に前記アドレス信号に基づいて前記データ格納手段より出力されるデータ信号を取得するように構成され、前記データ格納手段は、前記アドレス信号を取得してから所定のデータ出力時間経過後に前記所定アドレスに格納された画像データをデータ信号として出力するように構成され、前記緩衝手段は、前記画像処理用ＬＳＩが出力する前記アドレス信号を取得すると、取得してから所定の遅延時間経過後に前記データ格納手段に前記アドレス信号を出力し、前記データ格納手段が出力する前記データ信号を取得すると、取得してから前記遅延時間経過後に前記画像処理用ＬＳＩに前記データ信号を出力するように構成されており、前記画像処理用ＬＳＩは、前記データ格納手段から１回のデータ信号では出力できない大きさの画像データを呼び出すために連続して複数回アドレス信号を出力するとき、前記アドレス信号を出力してから前記データ取得時間が経過するよりも先に次のアドレス信号を出力し、次のアドレス信号を出力してから先のアドレス信号に基づくデータ信号を取得することを特徴とする。請求項１記載の遊技機用表示制御装置によれば、データ格納手段から１回のデータ信号では出力できない大きさの画像データを呼び出すために連続して複数回アドレス信号を出力するとき、アドレス信号を出力してからデータ取得時間が経過するよりも先に次のアドレス信号を出力し、次のアドレス信号を出力してから先のアドレス信号に基づくデータ信号を取得することにより、緩衝手段で発生する遅延時間分だけ１ページ単位に転送時間を短縮することで転送レートを高め、画像処理用ＬＳＩの負荷を軽減することが可能なる。転送速度を速めることで、より大容量の画像データを転送できるようになる。
【０００９】
請求項２記載の遊技機用表示制御装置は、遊技機に設けられた表示手段に表示するための画像データが格納されたデータ格納手段と、そのデータ格納手段により画像データを読み出して前記表示手段に出力する画像処理用ＬＳＩと、前記画像処理用ＬＳＩと前記データ格納手段との間に配置された緩衝手段と、を備える遊技機用表示制御装置において、前記画像処理用ＬＳＩは、前記データ格納手段の所定アドレスに格納された画像データを読み出すためのアドレス信号を出力し、前記アドレス信号を出力すると同時にまたは出力した後にリード信号を有効にし、リード信号を有効にしてから所定の有効時間経過後に前記リード信号を無効にし、前記アドレス信号を出力してから所定のデータ取得時間経過後に前記アドレス信号に基づいて前記データ格納手段より出力されるデータ信号を取得するように構成され、前記データ格納手段は、前記アドレス信号を取得してから所定のデータ出力時間経過後に前記所定アドレスに格納された画像データをデータ信号として出力し、前記リード信号が無効であると認識すると前記データ信号も無効となるように構成され、前記緩衝手段は、前記画像処理用ＬＳＩが出力する前記アドレス信号およびリード信号を取得すると、取得してから所定の遅延時間経過後に前記データ格納手段に前記アドレス信号およびリード信号を出力し、前記データ格納手段が出力する前記データ信号を取得すると、取得してから前記遅延時間経過後に前記画像処理用ＬＳＩに前記データ信号を出力するように構成されており、前記画像処理用ＬＳＩは、前記データ格納手段から１回のデータ信号では出力できない大きさの画像データを呼び出すために連続して複数回アドレス信号を出力するとき、前記アドレス信号を出力してから前記データ取得時間が経過するよりも前記遅延時間の２倍を超えない時間だけ先にリード信号を無効にし、次のアドレス信号を出力してから先のアドレス信号に基づくデータ信号を取得することを特徴とする。請求項２記載の遊技機用表示制御装置によれば、画像処理用ＬＳＩがリード信号を無効に切り換えてからデータ信号を取得するまでの時間が緩衝手段で発生する遅延時間よりも短ければデータ信号を取得できるので、アドレス信号を出力してからデータ取得時間が経過するよりも遅延時間の２倍を超えない時間だけ先にリード信号を無効にし、次のアドレス信号を出力してから先のアドレス信号に基づくデータ信号を取得することにより、リード信号を無効に切り換えるタイミングは請求項１記載の遊技機用表示制御装置よりもう少しだけ早くすることができ、同様に画像処理用ＬＳＩが出力する次のアドレス信号もリード信号を無効に切り換えると同時または無効にした後であればよいので、請求項１記載の遊技機用表示制御装置よりもう少し早くすることができ、転送レートをさらに高めることが可能である。
【発明を実施するための最良の形態】
【００１０】
遊技機用表示制御装置において、画像処理用ＬＳＩとデータ格納手段との間に緩衝手段を設ける場合に、データの転送レートを高めるという目的を、画像処理用ＬＳＩが、緩衝手段で発生する遅延時間を超えない時間だけ、データ格納手段からデータ信号を取得するよりも先に次のアドレス信号を出力することによって達成した。
【００１１】
以下、本発明の遊技機用表示制御装置の実施例について、図面を参照して説明する。
【実施例１】
【００１２】
図１は、本発明の実施例１に係る遊技機用表示制御装置を搭載する遊技機の一例としてのパチンコ遊技機１の正面模式図である。このパチンコ遊技機１は、所謂セブン機タイプ（第１種）のパチンコ遊技機であり、台枠に取り付けられた透明ガラス板でなる前面扉２と、台枠の内側に配置されて前面扉２によって覆われる遊技盤３と、遊技盤３の左右斜め下方に配置された一対のスピーカ４と、遊技盤３の上方位置等に配置された装飾ランプ類５と、遊技盤３の下方に設けられた貯留皿６と、貯留皿６の右方（図１で見て）に設けられ、発射停止ボタン７１を備える発射ハンドル７とを含んで構成されている。
【００１３】
遊技盤３は、遊技盤３のほぼ中央位置に配設された遊技機用表示装置１０と、遊技機用表示装置１０の左方に設けられた通過ゲート１１と、遊技盤３上に植設された多数本（図示は４本）の釘１２と、いわゆる電動チューリップ（以下、電チューと略記する）である始動入賞装置１３と、始動入賞装置１３の下方に設けられた大入賞装置１４と、大入賞装置１４の下方に設けられた玉排出口１５と、遊技盤３の左縁寄り中程に配置されたＬＥＤ（Light Emitting Diode）でなる普図（普通図柄）表示部１６と、普図表示部１６の下方に連設された４つのＬＥＤでなる普図保留表示部１７とを含んで構成されている。
【００１４】
発射ハンドル７は、発射停止ボタン７１を備える回転操作部材でなり、発射停止ボタン７１を押圧することなしに回転操作されると、その回転操作量を表す回転操作信号を発射制御回路１５０（図２参照）に出力する。なお、発射停止ボタン７１を押圧しているときは、発射ハンドル７の回転操作量に関わらず回転操作信号は出力されない。
【００１５】
遊技機用表示装置１０は、特図（特別図柄）の抽選結果により決定された３桁のアラビア数字等のキャラクタでなる特図を上下２段または１段に表示して遊技者に特図の抽選結果を報知する液晶表示装置（本発明の表示手段に相当）８と、液晶表示装置８の窓枠下辺に配設された４つのＬＥＤでなる特図（特別図柄）保留表示部９とから構成されている。
【００１６】
通過ゲート１１は、賞球がないゲートであり、通過ゲート１１に玉を通過させると、普図の抽選処理が行われる。普図表示部１６では、普図の抽選結果に基づいて図柄変動（ＬＥＤの点滅動作）が行われ、所定時間経過後に点灯表示すれば当たりとなり、後述する始動入賞装置１３の可動羽根を所定時間開放する。普図の図柄変動中や始動入賞装置１３の開放動作中に新たな普図の抽選処理が行われると、その抽選結果は一時記憶（保留）され、普図保留表示部１７は、最大４つまで保留できる普図の抽選結果の数に応じて点灯表示する。先の図柄変動や開放動作が終了すると、普図表示部１６では保留された普図の抽選結果に基づいて新たな図柄変動を開始する。
【００１７】
始動入賞装置１３は、開口部に一対の可動羽根を有する、いわゆる電チューと呼ばれる可変入賞装置でなる。始動入賞装置１３は、普図表示部１６にて当たり表示がなされると、可動羽根を所定時間開放する。始動入賞装置１３に玉が入賞すると、特図の抽選処理が行われる。液晶表示装置８では、特図の抽選結果に基づいて図柄変動が行われる。詳しくは、３桁の図柄が同時に変動を開始し、所定時間経過後に停止し、３つの同じ数字が並べば大当たりとなり、大当たり処理が行われる。特図の図柄変動中や大当たり処理中に新たな特図の抽選処理が行なわれると、その抽選結果は一時記憶（保留）され、特図保留表示部９は、最大４つまで保留できる特図の抽選結果の数に応じて点灯表示する。先の図柄変動や大当たり処理が終了すると、液晶表示装置８では保留された特図の抽選結果に基づいて新たな図柄変動を開始する。
【００１８】
大入賞装置１４は、いわゆるアタッカーと呼ばれる可変入賞装置であり、開口部と蓋部材とから構成され、蓋部材が移動することにより開口部の閉鎖状態と開放状態とを呈する。大入賞装置１４は、大当たりに当選すると、１回の大当たり処理で、例えば、開放してから１０個入賞または２５秒経過で閉鎖するまでの処理を１ラウンドとして、１５ラウンド継続する処理を行う。
【００１９】
玉排出口１５は、遊技盤３の最下部に開口されており、遊技盤３の盤面上を流下し終わった玉を遊技機外部に排出する。
【００２０】
図２を参照すると、パチンコ遊技機１は、主回路１１０を搭載する主制御基板１００と、主回路１１０に接続された特図保留表示部９，普図表示部１６および普図保留表示部１７と、主回路１１０に接続され装飾ランプ類５ならびにアンプ４０およびスピーカ４を制御する副制御回路１２０の搭載された副制御基板と、副制御回路１２０に接続され液晶表示装置８を制御する表示制御回路１３０（本発明の遊技機用表示制御装置に相当）の搭載された表示制御基板と、主回路１１０に接続され払出装置１４１を制御する払出制御回路１４０の搭載された払出制御基板と、払出制御回路１４０に接続され発射ハンドル７からの回転操作信号に基づいて発射装置１５１を制御する発射制御回路１５０の搭載された発射制御基板と、通過ゲート１１に併設され主回路１１０に接続されたゲート通過検出器１６１と、始動入賞装置１２に併設され主回路１１０に接続された始動入賞検出器１６２と、大入賞装置１４に併設され主回路１１０に接続された大入賞検出器１６３と、主回路１１０に接続され電チューである始動入賞装置１３の可動羽根を開閉する電チューソレノイド１６６と、主回路１１０に接続され大入賞装置１４を開閉する大入賞ソレノイド１６７と、各基板に所定電圧を供給する電源回路１６８とを含んで構成されている。
【００２１】
なお、パチンコ遊技機１を制御する各回路の搭載された各基板はパチンコ遊技機１の背面側に配置されており、表示制御回路１３０の搭載された表示制御基板は液晶表示装置８の背面側に配置されている。
【００２２】
主回路１１０は、ＣＰＵ（Central Processing Unit）１１１，プログラム格納用のＲＯＭ（Read Only Memory）１１２，ワークエリアや各種カウンタ等が割り当てられるＲＡＭ（Random Access Memory）１１３，Ｉ／Ｏ（Input/Output）１１４等を備える。
【００２３】
なお、その他の各基板の各回路も、個別にＣＰＵやメモリを備える構成が一般的であるが、図２では省略している。
【００２４】
副制御回路１２０は、主回路１１０より入力される音声制御信号に応じてアンプ４０を介してスピーカ４より音声を出力させる。また、副制御回路１２０は、主回路１１０より入力されるランプ制御信号に応じて装飾ランプ類５の点灯／消灯を制御する。
【００２５】
払出制御回路１４０は、主回路１１０より入力される賞球払出信号に応じて払出装置１４１を制御し、貯留皿６に所定数の賞球を払い出させる。
【００２６】
発射制御回路１５０は、遊技者による発射ハンドル７の回転操作に応じて発射装置１５１を作動させる。発射ハンドル７の回転操作量に応じて、発射装置１５１による玉の発射強度（玉の飛距離）を調節することが可能となっている。発射装置１５１より発射された玉は、遊技盤３上へと放出され自重によって流下する。
【００２７】
表示制御回路１３０は、副制御回路１２０から入力される表示制御コマンドに応じて液晶表示装置８に画像を表示させるための処理を実行する。
【００２８】
図３は、表示制御回路１３０の構成を示す回路ブロック図である。表示制御回路１３０は、表示制御用ＣＰＵ１３１と、表示制御用ＣＰＵ１３１に第１バス１３２を介して接続されたプログラムＲＯＭ１３３と、表示制御用ＣＰＵ１３１に第１バス１３２を介して接続されたＶＤＰ（本発明の画像処理用ＬＳＩに相当）１３４と、ＶＤＰ１３４に第２バス１３５およびレベルシフタ（本発明の緩衝手段に相当）２００を介して接続されたキャラクタＲＯＭ１３６と、ＶＤＰ１３４に第２バス１３５を介して接続されたＶＲＡＭ（Video Random Access Memory）１３７と、ＶＤＰ１３４に接続されたインタフェース回路（Ｉ／Ｆ）１３８とを備えて構成されている。
【００２９】
プログラムＲＯＭ１３３は、プログラムコードおよび各種パラメータからなる制御プログラムを格納する。例えば、プログラムＲＯＭ１３３として３２〜１２８ＭビットのＲＯＭを使用した場合、プログラムコードは数１００Ｋビット程度で、残りは各種パラメータとなる。
【００３０】
キャラクタＲＯＭ１３６には、表示内容に対応した図柄やキャラクタなどの圧縮された画像データが格納されている。
【００３１】
ＶＲＡＭ１３７は、図柄やキャラクタをフレームバッファに展開するためのメモリである。
【００３２】
表示制御用ＣＰＵ１３１は、自身のＲＡＭ（図示せず）を内蔵しており、副制御回路１２０からの表示制御コマンドに基づいてプログラムＲＯＭ１３３に格納された制御プログラムを実行する。詳しくは、表示制御用ＣＰＵ１３１は、副制御回路１２０から受信した表示制御コマンドの内容をプログラムＲＯＭ１３３に格納された制御プログラムに従って解析し、その解析結果に基づいて必要な各種パラメータをプログラムＲＯＭ１３３から読み出して演算し、１フレーム分の画面に表示する各画像（図柄やキャラクタ）のコード，アドレス（表示位置），回転，拡大および縮小，表示順などをまとめた画面情報（ディスプレイリスト）を作成してＶＤＰ１３４に送出する。また、表示制御用ＣＰＵ１３１は、ＶＤＰ１３４に対し液晶表示装置８の解像度，ドットクロックに関する情報，キャラクタＲＯＭ１３６へのリードタイミングに関する情報などの、ＶＤＰ１３４の処理に必要な情報を送信する。
【００３３】
ＶＤＰ１３４は、画面情報（ディスプレイリスト）に従い、キャラクタＲＯＭ１３６から圧縮された画像データを読み出してＶＲＡＭ１３７上のフレームバッファに描画して１フレーム分の画像を作成し、デジタルＲＧＢ信号としてインタフェース回路１３８に出力する。詳しくは、ＶＤＰ１３４は、画面情報（ディスプレイリスト）に従って、図柄やキャラクタなどが格納されたキャラクタＲＯＭ１３６から必要な図柄やキャラクタなどを読み出すとともに解凍し、読み出した図柄やキャラクタなどのドットのアドレス，表示色，回転，拡大および縮小などを画面情報（ディスプレイリスト）に基づいて演算し、演算結果をＶＲＡＭ１３７上のフレームバッファに展開する。続いて、ＶＤＰ１３４は、ＶＲＡＭ１３７に展開されている１フレーム分の画像に基づいてデジタルＲＧＢ信号をインタフェース回路１３８に送出する。なお、ＶＲＡＭ１３７は、ＶＤＰ１３４に内蔵していてもよい。
【００３４】
図４は、３．３Ｖ駆動のＶＤＰ１３４と１．８Ｖ駆動のキャラクタＲＯＭ１３６の間に、アドレス用のレベルシフタ２００ａと、データ用のレベルシフタ２００ｂとが接続された態様を示す要部ブロック図である。レベルシフタ２００ａ，２００ｂは、電圧の異なるＶＤＰ１３４とキャラクタＲＯＭ１３６の間に配置され、接続された信号の電圧レベルの変換を行っている。具体的には、ＶＤＰ１３４は、画面情報（ディスプレイリスト）に従ってキャラクタＲＯＭ１３６の所定アドレスに格納された画像データを読み出すために、そのアドレスを示す３．３Ｖレベルのアドレス信号Address(1)をレベルシフタ２００ａに出力する。レベルシフタ２００ａは、アドレス信号Address(1)の電圧レベルを１．８Ｖレベルに低下させたアドレス信号Address(2)をキャラクタＲＯＭ１３６に出力する。これにより、キャラクタＲＯＭ１３６は、アドレス信号Address(2)に基づいてキャラクタＲＯＭ１３６の所定アドレスに格納されたデータを示す１．８Ｖレベルのデータ信号Data(3)をレベルシフタ２００ｂに出力する。レベルシフタ２００ｂは、データ信号Data(3)の電圧レベルを３．３Ｖレベルに昇圧させたデータ信号Data(4)をＶＤＰ１３４に出力する（ＶＤＰ１３４がデータ信号Data(4)を取得可能になる）。
【００３５】
ここで、従来の遊技機用表示制御装置におけるＶＤＰ〜ＲＯＭ間のデータ送受信について、図６を参照して再度詳しく説明する。ＶＤＰ〜ＲＯＭ間では、図６に示されたリード，アドレス，データの各信号を伝達する配線と、ＣＳ（チップセレクト）信号を伝達する配線も接続されている。また、ＶＤＰ〜ＲＯＭ間のデータバスが例えば３２ビット幅で接続されている状態で３２ビット以上の大きさのデータを読み出す場合、ＶＤＰはそのデータを３２ビットの複数ページに分割し、１ページ目から順にアドレス信号を出力してデータ信号を受信する。
【００３６】
ＶＤＰは、まずデータを取得するＲＯＭへのＣＳ（チップセレクト）信号を有効にすると同時に、そのＲＯＭに対し１ページ目のデータが格納されたアドレスを示すアドレス信号を出力し、その数ｎｓ後にリード（Read）信号を有効にする。ＶＤＰから出力されたＣＳ信号，アドレス信号およびリード信号は、緩衝手段であるレベルシフタを経由することで５ｎｓの遅延時間が生じてＲＯＭに出力される。ＲＯＭは、ＣＳ信号とアドレス信号に基づいてそのアドレスに格納されたデータを自身の備えるバッファに読み出し、アドレス信号を受けてから１０２．５ｎｓ（本発明のデータ出力時間に相当）後にデータ信号を出力する。ＲＯＭから出力されたデータ信号は、緩衝手段であるレベルシフタを経由することで再度５ｎｓの遅延時間が生じてＶＤＰに出力される。これ以降データ信号は取得可能になるので、ＶＤＰは、アドレス信号を出力してから１１５ｎｓ（本発明のデータ取得時間に相当）経過した時点でデータ信号を取得する。その後、ＶＤＰは、アドレス信号を出力してから所定の有効時間（本発明の有効時間に相当）が経過したことに基づいてリード信号を無効にしてから次のページのアドレス信号を出力することになるので、最初のアドレス信号を出力してから次のアドレス信号を出力するまでの時間であるリード（Read）時間は１２０ｎｓと設定している。また、ＲＯＭは、２ページ以降はアドレス信号が出力されてから２２．５ｎｓ（本発明のデータ出力時間に相当）後にはデータ信号を出力するので、２ページ以降のリード時間はレベルシフタでの遅延時間を考慮して４０ｎｓ（データ取得時間は３５ｎｓ）と設定している。
【００３７】
なお、ＶＤＰに対して出力されているデータ信号は、ＶＤＰがそのデータ信号を取得した後も暫くは有効であるが、本来はＶＤＰからのリード信号が無効になると同時に無効になる。ただし、このリード信号もＶＤＰ〜ＲＯＭ間で５ｎｓ遅延し、さらにＲＯＭから出されるデータ信号が無効になってから５ｎｓ後にレベルシフタからＶＤＰに出力されているデータ信号が無効になるので、実際はＶＤＰがリード信号を無効に切り換えてから１０ｎｓの間、ＶＤＰに対し出力されているデータ信号は有効である。
【００３８】
図５は、本実施例１に係る遊技機用表示制御装置におけるＶＤＰ１３４〜キャラクタＲＯＭ１３６間のデータ送受信を表すタイミングチャートである。本実施例１のキャラクタＲＯＭ１３６は、従来の遊技機用表示制御装置から変更されていないので、キャラクタＲＯＭ１３６がアドレス信号Address(2)を取得してからデータ信号Data(3)を出力するまでにかかる時間（本発明のデータ出力時間に相当）は、従来の遊技機用表示制御装置と同様に、初回（１ページ目）が１０２．５ｎｓ、２回目（２ページ目）以降が２２．５ｎｓであり、ＶＤＰ１３４がアドレス信号Address(1)を出力してからデータ信号Data(4)を取得するまでの時間（本発明のデータ取得時間に相当）も従来の遊技機用表示制御装置と同じである。
【００３９】
本実施例１のＶＤＰ１３４は、先のアドレス信号Address(1)に対応するデータ信号Data(4)を取得するより先に、次のアドレス信号Address(1)を出力する。従来の遊技機用表示制御装置では、出力したアドレス信号Address(1)に対応するデータ信号Data(4)を取得してから次のアドレス信号Address(1)を出力していたが、本実施例１のＶＤＰ１３４は、従来の遊技機用表示制御装置に比べて、アドレス出力からデータ取得までの間に発生する往復の遅延時間（１０ｎｓ）分だけ早く次のアドレス信号Address(1)を出力し、その５ｎｓ後に先に出力したアドレス信号Address(1)のデータ信号Data(4)を取得するようにしている。これは、次のアドレス信号Address(1)を出力するより前にリード信号を無効に切り換えているが、それに伴ってデータ信号Data(4)が無効になるのはレベルシフタ２００ａ，２００ｂでの遅延時間を考慮してその１０ｎｓ後なので、データ信号Data(4)が有効な期間であれば、ＶＤＰ１３４は、次のアドレス信号Address(1)を出力した後であっても先のアドレス信号Address(1)に対応したデータ信号Data(4)を取得することが可能であることに基づいている。
【００４０】
よって、最初のアドレス信号Address(1)を出力してから次のアドレス信号Address(1)を出力するまでの時間である初ページのリード時間は従来の遊技機用表示制御装置より１０ｎｓ短い１１０ｎｓとなっており、２ページ以降のリード時間も従来の遊技機用表示制御装置より１０ｎｓ短い３０ｎｓとなっている。つまり、本実施例１のＶＤＰ１３４は、従来の遊技機用表示制御装置よりもおおよそページ数×１０ｎｓだけ短い時間でキャラクタＲＯＭ１３６からデータを読み出すことが可能となる。（正確には、従来の遊技機用表示制御装置のＶＤＰは最後のリード時間が終わるよりも５ｎｓ先に最後のデータを取得しており、本実施例１のＶＤＰ１３４は最後のリード時間が終わってから５ｎｓ後に最後のデータを取得しているので、短縮できる時間はページ数×１０ｎｓ−１０ｎｓである。）
【００４１】
実施例１によれば、レベルシフタ２００ａ，２００ｂで発生する遅延時間分だけ１ページ単位にリード時間を短縮することで転送レートを高め、ＶＤＰ１３４の負荷を軽減することが可能なる。また、転送速度を速めることで、より大容量の画像データを転送できるようになる。
【００４２】
ここで、バス幅３２ビットの場合を例にとって、従来の遊技機用表示制御装置と本実施例１に係る遊技機用表示制御装置とでの転送レートを比較する。
【００４３】
８ページ分（３２ビット×８＝３２バイト）のデータ転送を行うと、従来の遊技機用表示制御装置では、転送時間が１２０ｎｓ＋４０ｎｓ×７−５ｎｓ＝３９５ｎｓ、転送レートが３２バイト／３９５ｎｓ＝８１Ｍバイト／ｓとなるのに対して、本実施例１に係る遊技機用表示制御装置では、転送時間が１１０ｎｓ＋３０ｎｓ×７＋５ｎｓ＝３２５ｎｓ、転送レートが３２バイト／３２５ｎｓ＝９８Ｍバイト／ｓとなり、転送レートは約２０％アップとなる。
【００４４】
また、１０００ページ分（３２ビット×１０００＝４Ｋバイト）のデータ転送を行うと、従来の遊技機用表示制御装置では、転送時間が１２０ｎｓ＋４０ｎｓ×９９９−５ｎｓ＝４００７５ｎｓ、転送レートが４Ｋバイト／４００７５ｎｓ＝１００Ｍバイト／ｓとなるのに対して、本実施例１に係る遊技機用表示制御装置では、転送時間が１１０ｎｓ＋３０ｎｓ×９９９＋５ｎｓ＝３００８５ｎｓ、転送レートが４Ｋバイト／３００８５ｎｓ＝１３３Ｍバイト／ｓとなり、転送レートは約３３％アップとなる。
【００４５】
このように転送レートを高めることにより、転送時間を短縮し、あるいは単位時間当たりに多くのデータを転送できるので、データ転送にかかる負荷を軽減し、他の処理に負荷をまわすことができるようになる。
【００４６】
なお、ＶＤＰ１３４がリード信号を無効に切り換えてからデータ信号Data(4)を取得するまでの時間がレベルシフタ２００で発生する遅延時間（１０ｎｓ）よりも短ければデータ信号Data(4)を取得できるので、リード信号を無効に切り換えるタイミングは実施例１よりもう少しだけ早くすることができ、同様にＶＤＰ１３４が出力する次のアドレス信号Address(1)もリード信号を無効に切り換えると同時または無効にした後であればよいので、実施例１よりもう少し早くすることができ、転送レートをさらに高めることが可能である。
【００４７】
また、実施例１では、表示装置を液晶表示装置２００としたが、ＰＤＰ（Plasma Display Panel），有機ＥＬ（Electroluminescence），ＳＥＤ（Surface-conduction Electron-emitter Display），ＣＲＴ（Cathode Ray Tube）等のその他の表示装置であってもよいことはもちろんである。
【００４８】
以上、本発明の実施例１を説明したが、これはあくまでも例示にすぎず、本発明はこれに限定されるものではなく、特許請求の範囲の趣旨を逸脱しない限りにおいて、当業者の知識に基づく種々の変更が可能である。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施例１に係る遊技機用表示制御装置を搭載する遊技機の一例としてのパチンコ遊技機の正面模式図。
【図２】パチンコ遊技機の回路ブロック図。
【図３】表示制御基板の回路ブロック図。
【図４】図３中のレベルシフタとその前後を詳細に示す要部ブロック図。
【図５】本実施例１に係る遊技機用表示制御装置におけるＶＤＰ〜キャラクタＲＯＭ間のデータ送受信を表すタイミングチャート。
【図６】従来の遊技機用表示制御装置におけるＶＤＰ〜キャラクタＲＯＭ間のデータ送受信を表すタイミングチャート。
【符号の説明】
【００５０】
１  パチンコ遊技機（遊技機）
８  液晶表示装置（表示装置）
１０  遊技機用表示装置
１００  主制御基板
１１０  主回路
１２０  副制御回路
１３０  表示制御回路
１３１  表示制御用ＣＰＵ
１３２  第１バス
１３３  プログラムＲＯＭ
１３４  ＶＤＰ（画像処理用ＬＳＩ）
１３５  第２バス
１３６  キャラクタＲＯＭ（データ格納手段）
１３７  ＶＲＡＭ
１３８  インタフェース回路
２００，２００ａ，２００ｂ  レベルシフタ（緩衝手段）
【図１】
2008220584.tif 000003
【図２】
2008220584.tif 000004
【図３】
2008220584.tif 000005
【図４】
2008220584.tif 000006
【図５】
2008220584.tif 000007
【図６】
2008220584.tif 000008