(57)【要約】【課題】  縦型オーバーフロードレインを設けることなく、露光開始タイミングの制約が少ない固体撮像装置を提供する【解決手段】  本発明の固体撮像装置は、下記要件を備えた単位画素を受光面上に複数配列する。まず、埋め込み型の受光素子は、入射光に応じて信号電荷を生成して蓄積する第１導電型の光電変換領域と、光電変換領域の上層に設けられて表面空乏化を阻止する第２導電型の表面領域とを有する。画素出力回路は、信号電荷を取り込んで、画像信号を走査出力する。転送ゲートは、受光素子から画素出力回路へ信号電荷を転送する。排出ゲートは、受光素子から信号電荷を排出する。上記の素子構成において、表面領域の端位置を光電変換領域の端位置からずらして転送ゲートおよび排出ゲートから遠ざける。【選択図】      図３
2008010502.tif 000002
【特許請求の範囲】
【請求項１】
受光面上に単位画素を複数配列してなる固体撮像装置であって、
前記単位画素は、
入射光に応じて信号電荷を生成して蓄積する第１導電型の光電変換領域と、前記光電変換領域の上層に設けられて表面空乏化を阻止する第２導電型の表面領域とを有する埋め込み型の受光素子と、
前記信号電荷を取り込んで、画像信号を走査出力する画素出力回路と、
前記受光素子から前記画素出力回路へ前記信号電荷を転送する転送ゲートと、
前記受光素子から前記信号電荷を排出する排出ゲートとを備え、
前記受光素子と前記転送ゲートとの境界において、前記光電変換領域の端位置が前記表面領域の端位置よりも前記転送ゲート側にずれ、
前記受光素子と前記排出ゲートとの境界において、前記光電変換領域の端位置が前記表面領域の端位置よりも前記排出ゲート側にずれている
ことを特徴とする固体撮像装置。
【請求項２】
請求項１に記載の固体撮像装置において、
前記受光素子の区域の１辺に、前記転送ゲートおよび前記排出ゲートを配置した
ことを特徴とする固体撮像装置。
【請求項３】
請求項１に記載の固体撮像装置において、
前記受光素子の区域の平行しない２辺に、前記転送ゲートと前記排出ゲートを片方ずつ配置した
ことを特徴とする固体撮像装置。
【請求項４】
請求項１ないし請求項３のいずれか１項に記載の固体撮像装置において、
前記表面領域の端位置は、前記転送ゲートおよび排出ゲートの端位置と略一致し、
前記光電変換領域の端位置は、前記転送ゲートおよび排出ゲートの下にくい込む
ことを特徴とする固体撮像装置。
【請求項５】
請求項１ないし請求項３のいずれか１項に記載の固体撮像装置において、
前記光電変換領域の端位置は、前記転送ゲートおよび排出ゲートの端位置と略一致し、
前記表面領域の端位置と、前記転送ゲートおよび排出ゲートの端位置とは離れている
ことを特徴とする固体撮像装置。
【請求項６】
請求項１ないし請求項５のいずれか１項に記載の固体撮像装置において、
前記画素出力回路は、
前記転送ゲートによって転送された前記信号電荷を一旦保持する格納部と、
前記格納部の信号電荷に基づいて前記画像信号を走査出力する出力回路とを備える
ことを特徴とする固体撮像装置。
【請求項７】
請求項１ないし請求項６のいずれか１項に記載の固体撮像装置を製造する製造方法であって、
前記受光素子は、前記転送ゲートおよび前記排出ゲートをマスクとしてイオン注入を行うことにより、自己整合的に形成され、
前記光電変換領域と前記表面領域のイオン注入角度を変えることによって、前記光電変換領域と前記表面領域の端位置をずらす
ことを特徴とする固体撮像装置の製造方法。
【請求項８】
請求項２に記載の固体撮像装置を製造する製造方法であって、
前記受光素子は、前記転送ゲートおよび前記排出ゲートをマスクとしてイオン注入を行うことにより、自己整合的に形成され、
前記１辺と略直交する平面に沿って、前記光電変換領域と前記表面領域でイオン注入の傾きを変えることによって、前記光電変換領域の端位置を前記表面領域の端位置よりも前記転送ゲート側および前記排出ゲート側にずらす
ことを特徴とする固体撮像装置の製造方法。
【請求項９】
請求項３に記載の固体撮像装置を製造する製造方法であって、
前記受光素子は、前記転送ゲートおよび前記排出ゲートをマスクとしてイオン注入を行うことにより、自己整合的に形成され、
前記２辺またはその延長線が成す１８０度以下の角を分割する直線方向に沿って、前記光電変換領域と前記表面領域でイオン注入の傾きを変えることによって、前記光電変換領域の端位置を前記表面領域の端位置よりも前記転送ゲート側および前記排出ゲート側にずらす
ことを特徴とする固体撮像装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置、およびその製造方法に関する。
【背景技術】
【０００２】
従来、受光素子を受光面に配列して画像信号を生成する固体撮像装置が知られている。
さらに、下記の特許文献１〜３には、受光面上の個々の受光素子について電荷蓄積期間を一律に揃えて、電子シャッタ制御を行う機能（グローバルシャッタ機能）を備えた固体撮像装置が開示されている。
特許文献１には、縦型オーバーフロードレイン構造の受光素子と、画素単位に信号電荷を一時格納する格納部とを備えた固体撮像装置が開示される。この構成では、全画素の不要電荷を受光面の深さ方向に排出してリセットした後、所定の電荷蓄積期間の経過を待って全画素の信号電荷を格納部に同時転送する。その後、格納部から信号電荷を走査順に出力することによって、グローバルシャッタ機能が実現する。
また、特許文献２および特許文献３には、格納部などを経由して受光素子の不要電荷を排出することで、全画素を一律にリセットする構成が開示されている。この全画素の同時リセットと、全画素の信号電荷を格納部に同時転送する動作によって、グローバルシャッタ機能を実現することができる。
なお、下記の特許文献４には、受光素子の信号電荷を読み出す転送ゲートの下に、受光素子の一部をくい込むように形成する技術が開示されている。
【特許文献１】米国特許第５，９８６，２９７号明細書
【特許文献２】特開２００３−３３３４３１号公報
【特許文献３】特開２００４−１１１５９０号公報
【特許文献４】特開平１１−１２６８９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１で採用される縦型オーバーフロードレインの駆動には、１５〜２０Ｖ程度の高い電圧が必要となる。そのため、５Ｖ程度の低い電圧で駆動する固体撮像装置では、受光素子の電荷排出に縦型オーバーフロードレインを採用することが難しい。なお、特許文献１には、横型オーバーフロードレインについても言及されているが、具体的な素子構造について開示がない。
【０００４】
また、特許文献２および特許文献３では、格納部を経由して全画素の信号電荷を排出する。そのため、前回撮影分の信号電荷を格納部に保持している期間は、全画素をリセットすることができず、次回の露光開始タイミングが制約されるという問題点があった。
【０００５】
本発明は、上記問題点に鑑みて、縦型オーバーフロードレインを設けることなく、露光開始タイミングの制約が少ない固体撮像装置を提供することを目的とする。
また、本発明は、信号電荷の転送効率および排出効率の両方を高めた固体撮像装置を、簡易な工程で製造することを目的とする。
【課題を解決するための手段】
【０００６】
《１》  本発明の固体撮像装置は、受光面上に単位画素を複数配列してなる固体撮像装置であって、単位画素が、埋め込み型の受光素子、画素出力回路、転送ゲート、および排出ゲートを備える。
この埋め込み型の受光素子は、入射光に応じて信号電荷を生成して蓄積する第１導電型の光電変換領域と、光電変換領域の上層に設けられて表面空乏化を阻止する第２導電型の表面領域とを備える。
画素出力回路は、信号電荷を取り込んで、画像信号を走査出力する。
転送ゲートは、受光素子から画素出力回路へ信号電荷を転送する。
排出ゲートは、受光素子から信号電荷を排出する。
上記の素子構成において、光電変換領域の端位置は表面領域の端位置よりも転送ゲート側にずれている。さらに、光電変換領域の端位置は表面領域の端位置よりも排出ゲート側にずれている。
《２》  なお好ましくは、受光素子の区域の１辺に対して、転送ゲートおよび排出ゲートを配置する。
《３》  また好ましくは、受光素子の区域の平行しない２辺に対して、転送ゲートと排出ゲートを片方ずつ配置する。
《４》  なお好ましくは、表面領域の端位置は、転送ゲートおよび排出ゲートの端位置と略一致する。一方、光電変換領域の端位置は、転送ゲートおよび排出ゲートの下にくい込む。
《５》  また好ましくは、光電変換領域の端位置は、転送ゲートおよび排出ゲートの端位置と略一致する。一方、表面領域の端位置と、転送ゲートおよび排出ゲートの端位置とを離す。
《６》  なお好ましくは、画素出力回路は、転送ゲートによって転送された信号電荷を一旦保持する格納部と、格納部の信号電荷に基づいて画像信号を走査出力する出力回路とを備える。
《７》  本発明の製造方法は、《１》ないし《６》のいずれか１項に記載の固体撮像装置を製造する製造方法である。この製造方法では、転送ゲートおよび排出ゲートをマスクとして受光素子のイオン注入を行うことにより、両ゲートと受光素子とのセルフアライメントをとる。すなわち、受光素子は自己整合的に形成される。この工程において、光電変換領域のイオン注入角度と、表面領域のイオン注入角度とを変えることによって、光電変換領域と表面領域の端位置をずらす。
《８》  本発明の別の製造方法は、《２》に記載の固体撮像装置を製造する製造方法である。この製造方法では、転送ゲートおよび排出ゲートをマスクとして受光素子のイオン注入を行うことにより、両ゲートと受光素子とのセルフアライメントをとる。すなわち、受光素子は自己整合的に形成される。この工程において、両ゲートを配置する１辺と略直交する平面に沿って、光電変換領域と表面領域のイオン注入の傾きを変える。この傾き変化によって、光電変換領域の端位置を、表面領域の端位置よりも転送ゲート側および排出ゲート側にずらす。
《９》  本発明の別の製造方法は、《３》に記載の固体撮像装置を製造する製造方法である。この製造方法では、転送ゲートおよび排出ゲートをマスクとして受光素子のイオン注入を行うことにより、両ゲートと受光素子とのセルフアライメントをとる。すなわち、受光素子は自己整合的に形成される。この工程では、両ゲートを配置する２辺またはその延長線が成す１８０度以下の角を分割する直線方向を設定する。そして、この直線方向に沿って、前記光電変換領域と前記表面領域でイオン注入の傾きを変える。この傾き変化によって、光電変換領域の端位置を、表面領域の端位置よりも転送ゲート側および排出ゲート側にずらす。
【発明の効果】
【０００７】
本発明は、縦型オーバーフロードレインを設けることなく、露光開始タイミングの制約が少ない固体撮像装置を実現することができる。
また、本発明の製造方法では、少なくとも２箇所のバイパス領域（後述）を比較的少ない工程数で製造することができる。
【発明を実施するための最良の形態】
【０００８】
《第１実施形態》
図１は、本実施形態の固体撮像装置１００の概略構成を示す図である。
図１において、固体撮像装置１００は、受光面に単位画素２０を画素配列した撮像部３０を備える。これらの単位画素２０には、垂直制御線３２を介して、垂直走査回路３１から駆動パルス（φＯＦＧ、φＴＧ、φＲＳＧ等）が供給される。また、単位画素２０は、列単位に垂直信号線２１に接続される。この垂直信号線２１は画素電流源２２にそれぞれ接続される。
【０００９】
一方、単位画素２０から垂直信号線２１に対して時分割に出力されるノイズ出力と信号出力は、列アンプ２３を介して、ＣＤＳ回路２４（相関二重サンプリング回路）に順次に入力される。このＣＤＳ回路２４は、両出力の差分をとって真の信号出力を生成する。この真の信号出力は、水平走査回路３３からの駆動パルスにより水平走査され、水平信号線２５に順次出力される。この水平信号線２５の信号出力は、出力アンプ２６を介して出力端子２７に出力する。
【００１０】
図２は、上述した単位画素２０の等価回路を示す図である。
図２において、単位画素２０には、埋め込み型のフォトダイオード（ＰＤ）１が設けられる。このフォトダイオード１は、駆動パルスφＯＦＧでゲート制御される排出ゲート（ＯＦＧ）２を介して、オーバーフロードレイン３に接続される。このオーバーフロードレイン３は電位ＶＤＤに接続される。また、フォトダイオード１は、駆動パルスφＴＧでゲート制御される転送ゲート（ＴＧ）４を介して、格納部５に接続される。この格納部５は、駆動パルスφＳＧが印加される蓄積ゲート６を介して電位制御が成される。この格納部５は、駆動パルスφＲＯＧでゲート制御される読み出しゲート（ＲＯＧ）７を介して、フローティングディフュージョン（ＦＤ）８に接続される。このフローティングディフュージョン８の電位は、増幅トランジスタ１１のゲートに印加される。また、フローティングディフュージョン８は、駆動パルスφＲＥＳでゲート制御されるリセットトランジスタ１３を介して、電位ＶＤＤに接続される。増幅トランジスタ１１のソースは、駆動パルスφＳＥＬでゲート制御される選択トランジスタ１２を介して、垂直信号線２１に接続される。なお、その他の構成は図１と同じため、ここでの重複説明を省略する。
【００１１】
図３は、単位画素２０の素子パターンの一部を示す上面図である。図４は、図３に示す切断線（Ａ′−Ａ，Ｂ−Ｂ′，Ｃ−Ｃ′）に沿った断面図である。
これらの図において、固体撮像装置１００は、Ｎ型半導体基板１０１のＰ型ウェル１０２に形成される。このＰ型ウェル１０２は、画素分離領域９によって単位画素２０ごとに区切られる。
この単位画素２０内には、フォトダイオード１が設けられる。このフォトダイオード１は、入射光に応じて信号電荷を生成して蓄積するＮ型の光電変換領域１ａと、光電変換領域１ａの上層に形成されたＰ型の表面領域１ｂとを備えて構成される。この表面領域１ｂは、光電変換領域１ａの空乏化が表面に到達することを阻止するように作用する。この空乏化阻止の作用によって、半導体界面で発生する暗電流が光電変換領域１ａへ混入する不具合を抑制する。
【００１２】
このフォトダイオード１の区域の１辺には、排出ゲート２および転送ゲート４が並んで配置される。この排出ゲート２とフォトダイオード１の境界では、光電変換領域１ａの端が、表面領域１ｂの端よりも排出ゲート２側にずれて形成される。また、転送ゲート４とフォトダイオード１の境界では、光電変換領域１ａの端が、表面領域１ｂの端よりも転送ゲート４側にずれて形成される。本明細書では、この端位置のずれた領域のことを、バイパス領域１０と言う。
なお、その他の構成は、図１および図２と同じため、同じ参照番号を付与して図３および図４に示してここでの重複説明を省略する。
【００１３】
＜バイパス領域１０の製造手順その１＞
図５は、バイパス領域１０の製造手順を示す図である。この手順では、バイパス領域１０を排出ゲート２および転送ゲート４の下にくい込むように形成することができる。
まず、光電変換領域１ａおよび表面領域１ｂの素子形成に先立って、Ｐ型ウェル１０２の表面絶縁膜１０５の上に、排出ゲート２および転送ゲート４を形成する（図５のＳＴＥＰ１）。
【００１４】
この状態で、イオン注入を実施して、光電変換領域１ａの元となる領域を形成する。このとき、排出ゲート２および転送ゲート４が並んだ１辺と略直交する平面に沿って、イオン注入角度を傾ける。この傾斜角度は、排出ゲート２および転送ゲート４の端から、斜め下向きにイオンがくい込む角度設定とする（図５のＳＴＥＰ２）。この場合のくい込む深さや角度については、イオン注入の加速電圧、注入量、または傾斜角度によってコントロールすることができる。
【００１５】
なお、ここでの略直交とは、バイパス領域１０の形成に支障ない範囲で、イオン注入の方向を直交方向からずらすことを許容するという意味である。
【００１６】
つぎに、Ｐ型ウェル１０２の表面に対して垂直にイオン注入を実施して、光電変換領域１ａの表面層に、表面領域１ｂの元となる領域を形成する。この垂直イオン注入によって、排出ゲート２および転送ゲート４の端位置と位置を合わせて、表面領域１ｂの端位置が形成される（図５のＳＴＥＰ３）。
【００１７】
この状態でアニール処理などを行うことにより、表面領域１ｂの端位置は、転送ゲート４および排出ゲート２の端位置と略一致するように形成される。一方、光電変換領域１ａの端位置は、転送ゲート４および排出ゲート２の下にくい込むように形成される。
このような製造手順により、排出ゲート２および転送ゲート４の双方に対して、バイパス領域１０を同時に形成することができる。
【００１８】
＜バイパス領域１０の製造手順その２＞
図６は、バイパス領域１０の別の製造手順を示す図である。なお、この手順では、図４とは一部異なり、バイパス領域１０が排出ゲート２および転送ゲート４の下にくい込まないように形成する。
まず、光電変換領域１ａおよび表面領域１ｂの素子形成に先立って、Ｐ型ウェル１０２の表面絶縁膜１０５の上に、排出ゲート２および転送ゲート４を形成する（図６のＳＴＥＰ１）。
【００１９】
この状態で、Ｎ型半導体基板１０１の表面に対して垂直にイオン注入を実施して、光電変換領域１ａの元となる領域を形成する。この垂直イオン注入によって、排出ゲート２および転送ゲート４の端位置と位置を合わせて、光電変換領域１ａの端位置が形成される（図６のＳＴＥＰ２）。
【００２０】
次に、イオン注入を実施して、表面領域１ｂの元となる領域を形成する。このとき、排出ゲート２および転送ゲート４が並んだ１辺と略直交する平面に沿って、イオン注入角度を傾ける。この傾斜角度は、排出ゲート２および転送ゲート４を障害物としてイオン注入されない領域が所定幅だけ発生する角度に設定する（図６のＳＴＥＰ３）。この場合のイオン注入されない領域の幅については、イオン注入の加速電圧、注入量、傾斜角度、または障害物（排出ゲート２，転送ゲート４）の厚みや材質によってコントロールすることができる。
【００２１】
なお、ここでの略直交とは、バイパス領域１０の形成に支障ない範囲で、イオン注入の方向を直交方向からずらすことを許容するという意味である。
【００２２】
この状態でアニール処理などを行うことにより、表面領域１ｂの端位置は、転送ゲート４および排出ゲート２の端位置から離れて形成される。一方、光電変換領域１ａの端位置は、転送ゲート４および排出ゲート２の端位置と略一致して形成される。
このような製造手順により、排出ゲート２および転送ゲート４の双方に対して、バイパス領域１０を同時に形成することができる。
【００２３】
＜第１実施形態の効果など＞
以上説明したように、第１実施形態では、フォトダイオード１に対して、転送ゲート４と排出ゲート２をそれぞれ設ける。この排出ゲート２を経由してフォトダイオード１の不要電荷をダイレクトに排出することにより、フォトダイオード１の電荷蓄積を任意の時間に開始することができる。
【００２４】
したがって、フォトダイオード１のリセットと、転送ゲート４を用いた電荷転送との時間間隔の設定によって、フォトダイオード１の電荷蓄積期間を自在に制御し、電子シャッタ機能を実現することができる。
【００２５】
さらに、第１実施形態では、単位画素２０ごとに格納部５を備える。そのため、フォトダイオード１の信号電荷を格納部５へ一時的に格納し、その格納部５から信号電荷を画素単位に走査出力させることができる。この場合、フォトダイオード１のリセットを全画素で同時刻に実施し、かつ格納部５への信号電荷の格納を同時刻に実施することにより、グローバルシャッタ機能を実現することができる。
【００２６】
また、第１実施形態では、排出ゲート２が受光面に沿って電荷を排出するため、特許文献１の縦型オーバーフロードレインに比べて駆動電圧を低くできる。したがって、ＣＭＯＳ構造などの固体撮像装置の利点である低電圧駆動を維持したまま、電子シャッタ機能やグローバルシャッタ機能を実現することができる。
【００２７】
さらに、第１実施形態では、前回撮影分の信号電荷が格納部５に保持されている期間中であっても、独立した排出ゲート２をゲート制御してフォトダイオード１をリセットすることができる。したがって、次回の露光開始のタイミングを、前回撮影分の走査期間中に拘わらず、自由に設定することができる。その結果、高速連写撮影や動画撮影に適した固体撮像装置１００が実現する。
【００２８】
また、第１実施形態では、バイパス領域１０を設けることで、表面領域１ｂの端を、光電変換領域１ａの端よりも排出ゲート２から遠ざける。この場合、表面領域１ｂによるポテンシャル乱れの影響をさほど受けずに、排出ゲート２の直下に形成される電荷排出路を光電変換領域１ａの端に繋げることができる。その結果、フォトダイオード１の電荷排出効率を高めることが可能となる。この作用によって、フォトダイオード１の不要電荷を完全に排出することが容易になり、残像現象などの不具合を防止できる。
【００２９】
さらに、第１実施形態では、バイパス領域１０を設けることで、表面領域１ｂの端を、光電変換領域１ａの端よりも転送ゲート４から遠ざける。この場合、表面領域１ｂによるポテンシャル乱れの影響をさほど受けずに、転送ゲート４の直下に形成される電荷転送路を光電変換領域１ａの端に繋げることができる。その結果、フォトダイオード１の電荷転送効率を高めることが可能となる。この作用によって、フォトダイオード１の信号電荷を完全に転送することが容易になり、残像現象などの不具合を防止できる。
【００３０】
また、第１実施形態では、フォトダイオード１の区域の１辺に対して、転送ゲート４および排出ゲート２を配置する。この場合、上述した傾斜イオン注入の製造手順により、転送ゲート４および排出ゲート２の双方に対してバイパス領域１０を一緒に形成することができる。その結果、製造工程を簡易化することができる。
【００３１】
《第２実施形態》
図７は、第２実施形態における単位画素２０ｓの素子パターンの一部を示す上面図である。第２実施形態では、フォトダイオード１の区域の平行しない２辺に対して、転送ゲート４ｓと排出ゲート２ｓを片方ずつ配置する。なお、その他の構成は、第１実施形態と同じため、ここでの重複説明を省略する。
【００３２】
＜バイパス領域１０の製造手順＞
第２実施形態では、転送ゲート４ｓと排出ゲート２ｓの向きが異なる。このような構造では、２箇所のバイパス領域１０を同時に形成することが困難となる。第２実施形態では、この問題を、下記のようにローテーション角度の設定によって解決する。
まず、両ゲートが配置される２辺またはその延長線（曲線の場合は接線）によって１８０度以下の角を得る。この１８０度以下の角を分割するように分断線を引く（図８［Ａ］参照）。
【００３３】
この分断線をローテーション角度とする。このローテーション角度に沿って、光電変換領域１ａと表面領域１ｂとでイオン注入の傾きを変える。この傾き変化によって、光電変換領域１ａの端位置を、表面領域１ｂの端位置よりも転送ゲート４ｓ側および排出ゲート２ｓ側にずらすことができる（図８［Ｂ］および図８［Ｃ］参照）。
この設定では、転送ゲート４ｓおよび排出ゲート２ｓのいずれの端ともイオン注入の向きが平行にならず、２箇所のバイパス領域１０を同時に形成することができる。
なお、その他の製造手順については、第１実施形態（図５，図６）と同様であるため、ここでの説明を省略する。
【００３４】
ところで、上述した分断線については、２辺または延長線が成す角を２等分する線に設定することが好ましい。このような中間角の分断線により、転送ゲート４ｓの端とローテーション角度がなす角度と、排出ゲート２ｓの端とローテーション角度がなす角度とを等しくすることができる。その結果、２箇所のバイパス領域１０の特性（濃度分布や形状など）を実質的に揃えることが可能になる。この作用により、２箇所のバイパス領域１０の特性を等しく適正化することが容易になり、電荷排出効率と電荷転送効率の両方を最適化することが可能になる。
なお、ローテーション角度の傾き分だけバイパス領域１０のずれ幅が狭くなる場合は、イオン注入の加速電圧、注入量、または傾斜角度のコントロールによってバイパス領域１０のずれ幅を調整することが好ましい。
【００３５】
＜第２実施形態の効果など＞
第２実施形態では、第１実施形態と同様の効果を得ることができる。
さらに、第２実施形態では、転送ゲート４ｓと排出ゲート２ｓの配置自由度が高くなる。そのため、画素レイアウトやゲートサイズの自由度が増え、作りやすいという利点がある。
【００３６】
《第３実施形態》
図９［Ａ］は、第３実施形態における単位画素の素子パターンの一部を示す上面図である。第３実施形態の構造上の特徴は、蓄積ゲート６ｚが転送ゲートを兼用している点である。なお、その他の構成は、第１実施形態と同じため、ここでの重複説明を省略する。
第３実施形態では、転送ゲートへの駆動パルスが不要になるため、垂直制御線３２の配線本数を減らすことが可能になる。その結果、固体撮像装置１００の製造歩留まりが向上するという利点がある。また、配線スペースが減った分だけ、画素配置の自由度が増加し、例えばフォトダイオード１を大きくして感度を高めることが容易になる。
【００３７】
《第４実施形態》
図９［Ｂ］は、第４実施形態における単位画素の素子パターンの一部を示す上面図である。第４実施形態の構造上の特徴は、蓄積ゲート６ｘが転送ゲートを兼用している点である。なお、その他の構成は、第２実施形態と同じため、ここでの重複説明を省略する。
第４実施形態においても、第３実施形態と同様に、垂直制御線３２の配線本数を減らすことが可能になる。その結果、第３実施形態と同様の効果を得ることができる。
【００３８】
《実施形態の補足事項》
なお、上述した実施形態では、説明を簡明にするため、半導体の導電型を明記した。しかしながら、本発明はこれらの導電型に限定されるものではない。例えば、導電型の一部または全部を逆にすることも可能である。
【００３９】
また、第２実施形態および第４実施形態では、四角状のフォトダイオード１の２辺に沿って転送ゲートおよび排出ゲートを配置している。しかしながら、フォトダイオード１の形状は必ずしも四角形に限定されるものではない。２辺の接線のなす角が１８０度未満（例えば、六角形や八角形や円状のフォトダイオード１）であれば、ローテーション角度の設定によって２箇所のバイパス領域を同時に形成することが可能になる。
【００４０】
なお、上述した実施形態では、光電変換領域１ａと表面領域１ｂの端位置の一方を両ゲートの端位置と略一致させている。しかしながら、本発明は必ずしもこれに限定されるものではない。たとえ略一致させなくても、光電変換領域１ａの端位置が、表面領域１ｂの端位置よりも両ゲート側にずれていれば、両ゲート下のポテンシャル乱れを抑制できる。
【産業上の利用可能性】
【００４１】
以上説明したように、本発明は、固体撮像装置などに利用可能な技術である。
【図面の簡単な説明】
【００４２】
【図１】固体撮像装置１００の概略構成を示す図である。
【図２】単位画素２０の等価回路を示す図である。
【図３】単位画素２０の素子パターンの一部を示す上面図である。
【図４】単位画素２０の断面図である。
【図５】バイパス領域の製造手順その１を示す図である。
【図６】バイパス領域の製造手順その２を示す図である。
【図７】単位画素２０ｓの素子パターンの一部を示す上面図である。
【図８】バイパス領域の製造手順を示す図である。
【図９】転送ゲートおよび蓄積ゲートを電極一体化させた変形例を示す図である。
【符号の説明】
【００４３】
１…フォトダイオード，１ａ…光電変換領域，１ｂ…表面領域，２…排出ゲート，２ｓ…排出ゲート，３…オーバーフロードレイン，４…転送ゲート，４ｓ…転送ゲート，５…格納部，６…蓄積ゲート，６ｚ…蓄積ゲート，７…読み出しゲート，８…フローティングディフュージョン，９…画素分離領域，１０…バイパス領域，１１…増幅トランジスタ，１２…選択トランジスタ，１３…リセットトランジスタ，２０…単位画素，２１…垂直信号線，２２…画素電流源，２３…列アンプ，２４…ＣＤＳ回路，２５…水平信号線，２６…出力アンプ，２７…出力端子，３１…垂直走査回路，３２…垂直制御線，３３…水平走査回路，１００…固体撮像装置，１０１…Ｎ型半導体基板，１０２…Ｐ型ウェル，１０５…表面絶縁膜
【図１】
2008010502.tif 000003
【図２】
2008010502.tif 000004
【図３】
2008010502.tif 000005
【図４】
2008010502.tif 000006
【図５】
2008010502.tif 000007
【図６】
2008010502.tif 000008
【図７】
2008010502.tif 000009
【図８】
2008010502.tif 000010
【図９】
2008010502.tif 000011