(57)【要約】【課題】フォトリソ工程を簡便に削減できるパター形成方法を考案し、液晶表示装置の製造工程を大幅に削減できるＴＦＴの新しい製造方法を提供する。【解決手段】ＴＦＴを構成する材料膜を絶縁膜基板上に積層して成膜してから、膜厚が互いに異なる複数の領域を有するレジストマスクを上記材料膜の最上層にパターニングして形成する。そして、このレジストマスクを用いたリフトオフの方法で導電体膜のパターン形成を行う。あるいは、別に形成した膜厚が互いに異なる複数の領域を有するレジストマスクをエッチングマスクにして積層した材料膜のうち複数の材料膜を順次に加工する。このような新規なパターン形成方法および加工方法により、従来の技術で５回のフォトリソ工程で製造していた液晶表示装置を２回あるいは３回のフォトリソ工程で製造する。【選択図】図１
2008022028.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板上に薄膜トランジスタ（ＴＦＴ）を形成する方法であって、前記ＴＦＴを構成する材料膜を前記絶縁膜基板上に積層して成膜する工程と、膜厚が互いに異なる複数の領域を有する第１のレジストマスクを前記材料膜の最上層にパターニングして形成する工程と、前記第１のレジストマスクを加工する前後の段階において、前記積層した材料膜のうち複数の材料膜を少なくとも２回に分けて加工する工程と、前記第１のレジストマスクを除去する工程と、前記加工された複数の材料膜を被覆して絶縁膜を成膜する工程と、ネガ形か、又は特性の異なる２層膜のレジストを用い、開口が形成され、複数の厚さを有するようにパターニングした第２のレジストマスクを前記絶縁膜表面に形成する工程と、前記第２のレジストマスクを加工する前の段階において、前記絶縁膜をエッチングする工程と、前記第２のレジストマスクの少なくとも一部を逆テーパ状に加工した後の段階において、全面に導電体膜を成膜する工程と、前記導電体膜の成膜後において前記第２のレジストマスクを除去することによるリフトオフにより前記導電体膜をパターニングする工程と、を含むことを特徴とする薄膜トランジスタの形成方法。
【請求項２】
前記第１のレジストマスクの加工前に前記積層膜をのうち複数の材料膜の全体を加工する工程と、前記第１のレジストマスクを加工した後に前記材料膜の一部を加工することを特徴とする請求項１に記載の薄膜トランジスタの形成方法。
【請求項３】
前記膜厚が互いに異なる複数の領域を有する第１のレジストマスクの加工が、前記第１のレジストマスクの膜厚の薄い領域を除去して膜厚の厚い領域を残したマスクに加工することを特徴とする請求項１乃至２に記載の薄膜トランジスタの形成方法。
【請求項４】
前記第２のレジストマスクの加工前に前記絶縁膜をエッチングし前記開口部に前記材料膜の表面に達するコンタクト孔を形成することを特徴とする請求項１乃至３に記載の薄膜トランジスタの形成方法。
【請求項５】
前記膜厚が互いに異なる複数の領域を有する第２のレジストマスクの加工が、前記第２のレジストマスクの膜厚の薄い領域を除去して膜厚の厚い領域を残したマスクに加工することを特徴とする請求項１乃至４に記載の薄膜トランジスタの形成方法。
【請求項６】
フォトリソグラフィ工程で使用するフォトマスクのマスクパターンにおいて遮光部と半透光部と透光部とを形成し、１回の露光で前記遮光部パターンと半透光部パターンと透光部パターンとをレジスト膜（感光性有機膜）に転写照射した後、現像を通して前記レジストマスクを形成することを特徴とする請求項１乃至５のいずれか一項に記載の薄膜トランジスタの形成方法。
【請求項７】
フォトリソグラフィ工程の露光において互いに異なるマスクパターンを有する２種以上のフォトマスクを用いてレジスト膜の所定の領域に連続露光照射した後、現像を通して前記レジストマスクを形成することを特徴とする請求項１乃至５のいずれか一項に記載の薄膜トランジスタの形成方法。
【請求項８】
前記特性の異なる２層のレジストは、互いに異なる露光感度を有する２層のレジスト膜で構成されることを特徴とする請求項１乃至７に記載の薄膜トランジスタの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に用いる薄膜トランジスタ（ＴＦＴ）の製造方法およびそのパターンの形成方法に関する。
【背景技術】
【０００２】
液晶表示装置用のアクティブマトリクス基板では、ＴＦＴ、特に逆スタガ型のＴＦＴが一般的に使用される。この液晶表示装置用アクティブマトリクス基板の製造では、現在５回のフォトリソグラフィ工程（以下、フォトリソ工程という）が必要である。
【０００３】
この液晶表示装置用のアクティブマトリクス基板を構成する素子構造（例えば、ＴＦＴ構造）は、半導体集積回路の場合よりも非常に単純であり、その製造工程の短縮が急務となってきている。
【０００４】
この製造工程の短縮には、上記フォトリソ工程の削減が効果的である。本発明者は、長年このフォトリソ工程の削減および簡略化について検討してきた。そして、（特許文献１）等には、フォトリソグラフィ技術での露光方法の工夫でもって、膜厚が互いに異なる複数の領域を有するレジストマスクを形成する方法を提案し、このようなレジストマスクを利用してＴＦＴを製造する技術を開示している。
【０００５】
本発明は、上記の液晶表示装置用アクティブマトリクス基板の製造工程を更に短縮するものである。そこで、本発明者は、上記膜厚が互いに異なる複数の領域を有するレジストマスクを利用した新規なパターン形成方法を考案し、このパターン形成方法を駆使することで、上記アクティブマトリクス基板を構成するＴＦＴの製造工程を大幅に低減できるようにした。このパターン形成方法は、基本的には、膜厚が互いに異なる複数の領域を有するレジストマスク形成技術とリフトオフ技術とから成る。
【０００６】
このリフトオフ技術は、半導体集積回路の配線の形成においてよく使用されてきた。そこで、従来の技術として、初めにこのリフトオフ技術での配線形成について、（特許文献２）に記載された先行技術を参考にして図１２、図１３に基づき説明する。
【０００７】
図１２（ａ）に示すように、透明絶縁性基板であるガラス基板２０１上にＴＦＴのゲート電極のような下層電極２０２をクロム等の金属をパターニングして形成する。そして、下層電極２０２を被覆するようにＴＦＴのゲート絶縁膜のような絶縁膜２０３を形成する。そして、公知のフォトリソグラフィ技術で第１開口２０４を有する第１レジストマスク２０５を形成し、第１レジストマスク２０５をエッチングマスクにして前記絶縁膜２０３に下層電極２０２表面に達するコンタクト孔２０６を形成する。
【０００８】
次に、図１２（ｂ）に示すような遮光部２０７および透光部２０８を有するフォトマスク２０９をマスクにして、再度第１レジストマスク２０５を露光照射光２１０で露光する。この露光後に、積層した上記レジスト膜を通常の方法でもって現像する。
【０００９】
このようにして、図１２（ｃ）に示すように、上記コンタクト孔２０６よりも間口の大きな第２開口２１１を有する第２レジストマスク２１２を形成する。
【００１０】
次に、金属膜２１３をスパッタ法で全面に堆積させる。このようにして、図１３（ａ）に示すように、第２開口２１１で絶縁膜２０３表面、第２レジストマスク表面に被着し、下層電極２０２に接続する金属膜２１３を形成する。
【００１１】
次に、通常のリフトオフ技術で上記第２レジストマスク２１２を除去する。この第２レジストマスク２１２の除去工程で、同時に、上記第２レジストマスク２１２上に被着する金属膜２１３が除去され、金属膜２１３がパターニングされる。続いて、第２レジストマスク２１２を剥離除去する。
【００１２】
このようにして、図１３（ｂ）に示すように、絶縁膜２０３に設けたコンタクト孔２０６を通して下層電極２０２に接続する上層電極２１４を形成する。
【００１３】
【特許文献１】特開平１１−３０７７８０号公報
【特許文献２】特開平７−２４０５３５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
以上に説明したように、互いに接続する２層の配線を形成する従来の技術においては、その方法がリフトオフ技術によるものであっても、あるいはエッチング技術であっても、下層電極、コンタクト孔、上層電極のために少なくとも３回のフォトリソ工程が必要になる。
【００１５】
上述した従来の技術は、リフトオフ技術のフォトリソ工程を短縮しようとするものである。しかし、従来の技術では、絶縁膜２０３のエッチングにおいて、例えばドライエッチングにおいて、第１レジストマスク２０５は光照射あるいはイオン照射を受けその表面が変質する。このように変質した第１レジストマスク２０５に、図１２（ｂ）で説明した露光照射光２１０でパターン転写しようとしてもうまくいかない。このために、この方法は、アクティブマトリクス基板の製造における電極あるいは配線の形成には適用できない。
【００１６】
また、現在では、液晶表示装置の製造コストの低減が必須になってきている。しかし、このような液晶表示装置用のアクティブマトリクス基板を製造するために、従来の技術では、最低５回のフォトリソ工程が用いられている。そこで、液晶表示装置用のアクティブマトリクス基板を製造するためのフォトリソ工程数の削減が必須となってきており、そのための技術開発が強く望まれている。
【００１７】
このようなフォトリソ工程数の削減は、必然的に液晶表示装置の製造歩留まりの増大をもたらしその生産性を向上させるようになる。そして、その信頼性も向上させるようになる。
【００１８】
本発明の目的は、上記のフォトリソ工程数を簡便に削減できる新規なパター形成方法を提供することにある。本発明の他の目的は、液晶表示装置の製造工程を大幅に短縮するＴＦＴの新しい製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
絶縁基板上に薄膜トランジスタ（ＴＦＴ）を形成する方法であって、前記ＴＦＴを構成する材料膜を前記絶縁膜基板上に積層して成膜する工程と、膜厚が互いに異なる複数の領域を有する第１のレジストマスクを前記材料膜の最上層にパターニングして形成する工程と、前記第１のレジストマスクを加工する前後の段階において、前記積層した材料膜のうち複数の材料膜を少なくとも２回に分けて加工する工程と、前記第１のレジストマスクを除去する工程と、前記加工された複数の材料膜を被覆して絶縁膜を成膜する工程と、ネガ形か、又は特性の異なる２層膜のレジストを用い、開口が形成され、複数の厚さを有するようにパターニングした第２のレジストマスクを前記絶縁膜表面に形成する工程と、前記第２のレジストマスクを加工する前の段階において、前記絶縁膜をエッチングする工程と、前記第２のレジストマスクの少なくとも一部を逆テーパ状に加工した後の段階において、全面に導電体膜を成膜する工程と、前記導電体膜の成膜後において前記第２のレジストマスクを除去することによるリフトオフにより前記導電体膜をパターニングする工程と、を含む。
【００２０】
ここで、前記第１のレジストマスクの加工前に前記積層膜をのうち複数の材料膜の全体を加工する工程と、前記第１のレジストマスクを加工した後に前記材料膜の一部を加工する。
【００２１】
ここで、前記膜厚が互いに異なる複数の領域を有する第１のレジストマスクの加工が、前記第１のレジストマスクの膜厚の薄い領域を除去して膜厚の厚い領域を残したマスクに加工することを特徴とする。
【００２２】
あるいは、前記第２のレジストマスクの加工前に前記前記絶縁膜をエッチングし前記開口部に前記材料膜の表面に達するコンタクト孔を形成することを特徴とする。
【００２３】
前記膜厚が互いに異なる複数の領域を有する第２のレジストマスクの加工が、前記第２のレジストマスクの膜厚の薄い領域を除去して膜厚の厚い領域を残したマスクに加工してもよい。
【００２４】
フォトリソグラフィ工程で使用するフォトマスクのマスクパターンにおいて遮光部と半透光部と透光部とを形成し、１回の露光で前記遮光部パターンと半透光部パターンと透光部パターンとをレジスト膜（感光性有機膜）に転写照射した後、現像を通して前記レジストマスクを形成することを特徴とする。
【００２５】
フォトリソグラフィ工程の露光において互いに異なるマスクパターンを有する２種以上のフォトマスクを用いてレジスト膜の所定の領域に連続露光照射した後、現像を通して前記レジストマスクを形成することを特徴とする。
【００２６】
前記特性の異なる２層のレジストは、互いに異なる露光感度を有する２層のレジスト膜で構成されることを特徴とする。
【発明の効果】
【００２７】
以上に説明した本発明の主要部では、ＴＦＴを構成する材料膜を絶縁膜基板上に積層して成膜してから、膜厚が互いに異なる複数の領域を有するレジストマスクを上記材料膜の最上層にパターニングして形成する。そして、このレジストマスクを用いたリフトオフの方法で導電体膜のパターン形成を行う。あるいは、別に形成した膜厚が互いに異なる複数の領域を有するレジストマスクをエッチングマスクにして積層した材料膜のうち複数の材料膜を順次に加工する。
【００２８】
上記のような新規なパターン形成方法および加工方法により、従来の技術で５回のフォトリソ工程で製造していた液晶表示装置を２回あるいは３回のフォトリソ工程で製造できるようになる。
【００２９】
そして、このような工程短縮により、液晶表示装置の製造歩留まりが向上して生産性が増大し、液晶表示装置の製造コストが大幅に低減する。さらには、その信頼性が大幅に向上する。
【発明を実施するための最良の形態】
【００３０】
次に、本発明の新規なパターン形成方法を第１の実施の形態として図１に基づいて説明する。ここで、図１は、本発明の特徴を示す２層の電極の製造工程順の断面図である。
【００３１】
図１（ａ）に示すように、従来の技術で説明したのと同様に、ガラス基板１０１上にＴＦＴのゲート電極のような下層電極２をクロム等の金属をパターニングして形成する。そして、下層電極２を被覆する絶縁膜３を形成する。
【００３２】
次に、特開平１１−３０７７８０号公報に記載した方法でもって、膜厚の薄い領域である第１部分４と膜厚の厚い領域である第２部分５で構成されたレジストマスク６を形成する。ここで、第１部分４の膜厚は０．５μｍ程度であり、パターニングで第１開口７が形成される。また、第２部分５の膜厚は２．５μｍ程度であり、パターニングで第２開口８が形成される。このようなレジストマスクは、１回のフォトリソ工程で形成されるものである。
【００３３】
次に、上記のようなレジストマスク６をエッチングマスクにして、絶縁膜３を反応性イオンエッチング（ＲＩＥ）でドライエッチングする。このようにして、下層電極２表面に達するコンタクト孔９を形成する。上記ドライエッチング工程では、プラズマ中のイオンがレジストマスク６表面を照射しその表面を硬化および改質させる。
【００３４】
次に、Ｏ2とＣＦ4の混合ガスをプラズマ励起してこれらのイオンあるいはラジカルすなわち活性種を形成し、上記レジストマスク６にドライエッチングでのエッチバックを施す。このエッチバックにより上記レジストマスク６の第１部分４のみを除去する。このドライエッチングでは、レジストマスク６の第２部分５もエッチングされサイドエッチを生じる。このようにして、図１（ｂ）に示すような逆テーパ形状の第２開口８ａを有するレジストマスク６の第２部分５ａを残存させる。ここで、残存した第２部分５ａの膜厚は１．５μｍ程度となる。
【００３５】
次に、従来の技術で説明したように、膜厚０．８μｍ程度の金属膜１０を直進性スパッタ法で全面に堆積させる。このようにして、図１（ｃ）に示すように、第２開口８ａ領域で絶縁膜３表面、第２部分５ａ表面に被着し、下層電極２に接続する金属膜１０を形成する。このスパッタ工程では、上述したように第２開口８ａが逆テーパ形状に成るために、上記金属膜１０が第２開口８ａの側壁に被着することが抑制される。
【００３６】
次に、通常のリフトオフ技術でレジストマスクの第２部分５ａを除去する。この第２部分５ａの除去工程で、同時に、上記第２部分５ａ上に被着する金属膜１０が除去され、金属膜１０がパターニングされる。続いて、第２部分５ａを剥離除去する。
【００３７】
このようにして、図１（ｄ）に示すように、絶縁膜３に設けたコンタクト孔９を通して下層電極２に接続する上層配線１１を形成する。
【００３８】
本発明では、上述の説明で判るように、２回のフォトリソ工程でもって下層電極、コンタクト孔、上層電極を形成できる。すなわち、フォトリソ工程数が削減する。
【００３９】
そして、本発明では、上述したようにレジストマスクの第２部分５ａに逆テーパ形状の第２開口８ａを容易に形成できる。このために、リフトオフ技術での上層電極のパターニングが従来の技術より非常に容易になる。また、上層電極の信頼性が大幅に向上し、その製造歩留まり及び量産性が大幅に向上する。
【００４０】
次に、液晶表示装置の製造工程が大幅に短縮されるようになるＴＦＴの製造方法を説明していく。本発明の第２の実施の形態として、３回のフォトリソ工程でＴＦＴおよび液晶表示装置を製造する方法について、図２乃至図６に基づいて説明する。ここで、図２は上記液晶表示装置用アクティブマトリクス基板の画素部の模式的な平面図である。ここで、判り易くするために図中に斜線が施されている。そして、図３乃至図６は、上記アクティブマトリクス基板を構成する逆スタガ型のＴＦＴ、すなわち画素部あるいは保護回路部を構成するＴＦＴの製造工程順の断面図である。
【００４１】
図２の破線で示すように、ガラス基板２１上にスイッチトランジスタであるＴＦＴのゲート電極２２が形成される。そして、図中で右上から左下への斜線で示した領域の半導体層２３が形成される。更に左上から右下への斜線で示した領域に、ソース・ドレイン電極２４とソース・ドレイン電極２５が形成される。ここで、ソース・ドレイン電極２４は、アクティブマトリクス基板のデータ配線を構成することになる。
【００４２】
上記ゲート電極２２は、コンタクト孔２６を通してゲート端子電極２７に接続される。同様に、ソース・ドレイン電極２４はコンタクト孔２８を通して透明電極配線３０に接続される。更に、ソース・ドレイン電極２５はコンタクト孔２９を通して透明画素電極３１に接続される。図示しないが、この透明画素電極３１上に液晶が形成されることになる。ここで、ゲート端子電極２７、透明電極配線３０、透明画素電極３１は透明導電体であるＩＴＯで構成される。
【００４３】
次に、上記逆スタガ型のＴＦＴの製造方法を説明する。図３（ａ）に示すように、ガラス基板２１上にゲート電極２２をクロム（Ｃｒ）導電膜のパターニングで形成する。ここで、ゲート電極２２の膜厚は２００ｎｍ程度である。そして、ゲート電極２２上にゲート絶縁膜３２を形成する。ここで、ゲート絶縁膜３２は、膜厚５００ｎｍのシリコン窒化膜で構成される。
【００４４】
次に、半導体薄膜である膜厚が３００ｎｍ程度のアモルファスシリコン膜３３、オーミックコンタクト用半導体薄膜である膜厚が５０ｎｍ程度のｎ+アモルファスシリコン膜３４、クロムのようなソース・ドレイン用導電膜である金属導電膜３５を積層して堆積させる。
【００４５】
次に、フォトリソ工程で、図３（ｂ）に示すように、上記金属導電膜３５表面にレジスト膜３６を形成する。ここで、レジスト膜３６はポジ形レジストであり、膜厚はそれぞれ２．０μｍである。そして、図３（ｂ）に示すような遮光部３７、半透光部３８及び透光部３９を有するフォトマスク４０をマスクにして、上記レジスト膜３６を露光照射光４１で露光する。この露光後に、上記レジスト膜３６を通常の方法でもって現像する。
【００４６】
このような遮光部、半透光部及び透過光を有するフォトマスクの例について説明する。図３（ｂ）に示す例では、フォトマスク４０上に、例えばクロム金属で遮光部３７が所定のパターンに形成されている。そして、半透光部３８は、ハーフトーン材料でもって形成される。ここで、ハーフトーン材料は、例えばタングステンシリサイド等である。このようにして、半透光部が形成される。なお、透過部３９は、上記クロム金属およびハーフトーン材料の存在しない領域である。
【００４７】
この他、遮光部、半透光部及び透過光を有するフォトマスクの例としては、フォトマスク基板上に、例えばクロム金属で遮光部が所定のパターンに形成される。そして、半透光部は、上記クロム金属の薄膜化で形成される。この場合には、上記のクロム金属の薄膜部の形成されている領域で、露光照射光の半分程度が透過するように設定される。このようにして、半透光部が形成される。
【００４８】
以上のようにして、図３（ｃ）に示すような膜厚の薄い第１部分４２と膜厚の厚い第２部分４３とで構成されたレジストマスク４４を金属導電膜３５上の所定の領域に形成する。ここで、上述したフォトマスク４０の遮光部３７の転写パターンが上記レジストマスク４４の第２部分４３となり、半透光部３８の転写パターンがレジストマスク４４の第１部分４２となる。
【００４９】
次に、図４（ａ）に示すように、上述したレジストマスク４４をエッチングマスクとして、金属導電膜３５、ｎ+アモルファスシリコン膜３４、アモルファスシリコン膜３３を順次にエッチングする。このようにして、図４（ａ）に示すように、島状のアモルファスシリコン層である半導体層２３、島状のｎ+アモルファスシリコン層４５および金属導電層４６を形成する。
【００５０】
ここで、金属導電膜３５のエッチングは、エッチャントとして硝酸第２セリウムアンモニウムと過塩素酸の混合した化学薬液を用いたウェットエッチングで行う。そして、ｎ+アモルファスシリコン膜３４、アモルファスシリコン膜３３は、反応ガスとしてプラズマ励起したＣｌ2とＨＢｒの混合ガスを用いたＲＩＥでドライエッチングする。このドライエッチング工程では、シリコン窒化膜で構成されたゲート絶縁膜３２はほとんどエッチングされない。
【００５１】
次に、Ｏ2とＣＦ4の混合ガスをプラズマ励起してこれらのイオンあるいはラジカル等の活性種を形成し、レジストマスク４４を異方性ドライエッチングでエッチバックする。このエッチバック工程では、サイドエッチは余り生じないでレジストマスク４４の第１部分４２が除去される。このようにして、図４（ｂ）に示すように、金属導電層４６上に残存した第２部分４３ａを形成する。
【００５２】
次に、図４（ｃ）に示すように、上記レジストマスクの第２部分４３ａをエッチングマスクにして、金属導電層４６、ｎ+アモルファスシリコン層４５を順次エッチングする。このようにして、ソース・ドレイン電極２４，２５を形成し、更にオーミック層４７，４８を形成する。
【００５３】
次に、上記第２部分４３ａを除去し、図５（ａ）に示すように全面にパッシベーション膜４９を形成する。ここで、パッシベーション膜４９は、膜厚５００ｎｍ程度のシリコン窒化膜で構成される。
【００５４】
次に、図１で説明したのと同様な方法でもって、膜厚の薄い領域である第１部分と膜厚の厚い領域である第２部分で構成されたレジストマスク５０を形成する。ここで、第１部分には第１開口５１が形成され、第２部分には第２開口５２が形成される。
【００５５】
次に、上記のレジストマスク５０をエッチングマスクにして、パッシベーション膜４９あるいはゲート絶縁膜３２をＲＩＥでドライエッチングする。ここで、反応ガスはＳＦ6とＨｅの混合ガスをプラズマ励起したものである。このようにして、図５（ｂ）に示すように、ゲート電極２２上、ソース・ドレイン電極２４，２５上にコンタクト孔２６，２８，２９を形成する。
【００５６】
次に、図１で説明したのと同様に、Ｏ2とＣＦ4の混合ガスをプラズマ励起し、上記レジストマスク５０にエッチバックを施す。このエッチバックにより上記レジストマスク５０の第１部分を除去する。このドライエッチングで、図６（ａ）に示すように、逆テーパ形状の開口を有するレジストマスク５０ａを残存させる。そして、ゲート電極２２，ソース・ドレイン電極２４，２５に接続するように膜厚０．８μｍ程度の透明電極膜５３を直進性スパッタ法で全面に堆積させる。そして、通常のリフトオフ技術でレジストマスク５０ａを除去する。
【００５７】
このようにして、図１で説明したのと同様に図６（ｂ）に示すように、ゲート電極２２に接続するゲート端子電極２７を形成し、ソース・ドレイン電極２４に接続する透明電極配線３０を形成し、ソース・ドレイン電極２５に接続する透明画素電極３１を形成する。以上のようにして、画素部のＴＦＴを形成する。
【００５８】
本発明では、上述の説明で判るように、従来の技術では５回のフォトリソ工程が必要なところを３回のフォトリソ工程でもってＴＦＴを製造することができる。このためにＴＦＴで構成される液晶表示装置の製造工程が大幅に短縮する。そして、液晶表示装置の製造歩留まりが向上して生産性が増大する。更には、液晶表示装置の製造コストが大幅に低減すると共に信頼性の高いＴＦＴの製造が容易になる。
【００５９】
次に、本発明の第３の実施の形態を図７および図８に基づいて説明する。本実施の形態では、２回のフォトリソ工程でＴＦＴおよび液晶表示装置を製造する方法について説明する。ここで、図７と図８は、上記アクティブマトリクス基板を構成する逆スタガ型のＴＦＴ、すなわち画素部あるいは保護回路部を構成するＴＦＴの主要な製造工程順の断面図である。
【００６０】
初めに、ゲート電極となるクロム導電膜、ゲート絶縁膜、アモルファスシリコン膜、ｎ+アモルファスシリコン膜、金属導電膜を積層して堆積させる。
【００６１】
次に、フォトリソ工程で、図７（ａ）に示すように、最上層となる金属導電膜表面にレジストマスク６２を形成する。ここで、レジストマスク６２は、膜厚の薄い領域である第１部分６３、膜厚の厚い領域である第２部分６４とを有している。ここで、第１部分６３の膜厚は１．０μｍ程度であり、第２部分６４の膜厚は３．０μｍ程度である。このようなレジストマスク６２は、第２の実施の形態の図３で説明した方法で形成する。
【００６２】
次に、図７（ａ）に示すように、上述したレジストマスク６２をエッチングマスクとして、上記金属導電膜、ｎ+アモルファスシリコン膜、アモルファスシリコン膜、ゲート絶縁膜、クロム導電膜を順次にエッチングする。このようにして、ゲート電極６５、ゲート絶縁膜６６、半導体層６７、ｎ+アモルファスシリコン層６８および金属導電層６９を形成する。ここで、金属導電膜、クロム導電膜のエッチングの方法は、第２の実施の形態で説明したのと同様である。そして、ｎ+アモルファスシリコン膜およびアモルファスシリコン膜のエッチングは、ＳＦ6、ＨＣｌおよびＨｅの混合ガスをプラズマ励起したドライエッチングで行う。また、ゲート絶縁膜のエッチングは、ＳＦ6とＨｅの混合ガスをプラズマ励起したドライエッチングで行う。
【００６３】
次に、図４で説明したのと同様に、Ｏ2とＣＦ4の混合ガスをプラズマ励起し、レジストマスク６２を異方性ドライエッチングでエッチバックする。このエッチバック工程で、レジストマスク６２の第１部分６３を除去する。そして、金属導電層６９上に残存する第２部分６４ａを形成する。
【００６４】
次に、上記第２部分６４ａをエッチングマスクにして、上記金属導電層６９、ｎ+アモルファスシリコン層６８を順次エッチングする。このようにして、図７（ｂ）に示すように、オーミック層７０，７１およびソース・ドレイン電極７２，７３を形成する。
【００６５】
次に、上記第２部分６４ａを除去し、図７（ｃ）に示すように全面にパッシベーション膜７４を形成する。
【００６６】
次に、図５で説明したのと同様に、膜厚の薄い領域である第１部分と膜厚の厚い領域である第２部分で構成されたレジストマスク７５を形成する。そして、上記のレジストマスク７５をエッチングマスクにしたドライエッチングを施す。このエッチング工程では、図８（ａ）に示すように、ゲート電極６５上のパッシベーション膜７４、半導体層６７、ゲート絶縁膜６６を順次ドライエッチングしコンタクト孔７６を形成する。同時に、ソース・ドレイン電極７２，７３上にコンタクト孔７７，７８を形成する。
【００６７】
以下、図６（ａ）で説明したのと同様にして、図８（ｂ）に示すように、逆テーパ形状の開口を有するレジストマスク７５ａを形成し、透明電極膜７９を直進性スパッタ法で全面に堆積させた後、通常のリフトオフ技術でレジストマスク７５ａを除去する。このようにして、図６（ｂ）で説明したようにゲート電極６５、ソース・ドレイン電極７２およびソース・ドレイン電極７３にそれぞれ接続する配線あるいは電極を形成する。
【００６８】
次に、上記のようにして形成される場合の上記液晶表示装置用アクティブマトリクス基板の画素部の模式的な平面図について図９に基づいて説明する。ここで、判り易くするために図中に斜線が施されている。
【００６９】
図９の破線で示すように、スイッチトランジスタであるＴＦＴのゲート電極６５が形成される。そして、図中で右上から左下への斜線で示した領域の半導体層６７が形成される。ここで、ゲート電極６５と半導体層６７は同一のパターンになる。更に左上から右下への斜線で示した領域に、ソース・ドレイン電極７２とソース・ドレイン電極７３が形成される。ここで、ソース・ドレイン電極７２は、３つに分割されている。これは、ソース・ドレイン電極のパターンと同一のパターンがゲート電極および半導体層として形成される
ためである。
【００７０】
上記ゲート電極６５は、コンタクト孔７６を通してゲート端子電極８０に接続される。同様に、ソース・ドレイン電極７２はコンタクト孔７７を通して透明電極配線８１に接続される。更に、ソース・ドレイン電極７３はコンタクト孔７８を通して透明画素電極８２に接続される。
【００７１】
上記第３の実施の形態での効果は、第２の実施の形態で説明したものよりも更に顕著になる。
【００７２】
次に、本発明の第４の実施の形態を図１０および図１１に基づいて説明する。本実施の形態では、本発明のパターン形成の特徴を更に説明する。但し、この場合ではＴＦＴを４回のフォトリソ工程でもって形成する。
【００７３】
初めに、図１０（ａ）に示すように、クロム導電膜をパターニングしガラス基板９１上にゲート電極９２を形成する。そして、ゲート絶縁膜９３を成膜し半導体層９４とｎ+アモルファスシリコン層９５を形成する。
【００７４】
次に、第２あるいは第３の実施の形態で説明したのと同様に、フォトリソ工程で、図１０（ｂ）に示すように、レジストマスク９６を形成する。ここで、レジストマスク９６は、膜厚の薄い領域である第１部分９７、膜厚の厚い領域である第２部分９８とを有している。そして、ゲート電極９２上のゲート絶縁膜９３にコンタクト孔９９を形成する。
【００７５】
次に、Ｏ2とＣＦ4の混合ガスをプラズマ励起し、レジストマスク９６を異方性ドライエッチングでエッチバックする。このエッチバック工程で、レジストマスク９６の第１部分９７を除去する。そして、図１０（ｃ）に示すように残存する第２部分９８ａを形成する。
【００７６】
次に、図１０（ｄ）に示すように、透明電極膜１００と金属導電膜１０１とを積層して形成する。ここで、透明電極膜は１００はＩＴＯ膜であり、金属導電膜１０１はクロム膜である。そして、上記の第２部分９８ａを剥離する。すなわちリフトオフを行い、図１１（ａ）に示すように、ゲート電極９２に接続するゲート端子電極１０２、ｎ+アモルファスシリコン層９５に接続するソース・ドレイン電極１０３，１０４を形成する。ここで、ゲート端子電極１０２、ソース・ドレイン電極１０３，１０４は共に上記２層の導電体膜で構成される。
【００７７】
次に、上記ソース・ドレイン電極１０３，１０４をエッチングマスクにしてｎ+アモルファスシリコン層９５をエッチングする。このようにして、図１１（ｂ）に示すように、半導体層９４の端部にソース・ドレイン電極１０３，１０４にそれぞれ接続するオーミック層１０５，１０６を形成する。
【００７８】
そして、全面にパッシベーション膜１０７を堆積しゲート端子電極１０２上に開口部１０８を形成する。更に、ソース・ドレイン電極１０４の領域にある金属導電膜１０１も除去して透明画素電極１０９を形成する。
【００７９】
本発明では、液晶表示装置の製造において、ＴＦＴのような半導体素子を構成する材料膜を予め多層の積層膜として堆積し、上記積層膜をパターニングするためのエッチングマスクとして、複数の厚さを有するようにパターニングしたレジストマスクを形成する。
【００８０】
このようなレジストマスクの形成方法には種々のバリエーションがある。以下、これについて説明する。
【００８１】
第２の実施の形態は、ポジ形レジストを塗布し、１回の露光法でパターン転写する場合となっている。上記の第２の実施の形態では１層レジスト膜を用いているが、２層レジスト膜を用いても可能である。この２層レジスト膜を使用する場合には、下層レジスト膜の露光感度が上層レジスト膜の露光感度より低くなるようにすればよい。そして、下層レジスト膜に上記第１部分を形成し、上層レジスト膜に第２部分を形成する。このようにすると、転写パターンの精度が大幅に向上する。
【００８２】
また、上記１回の露光法の場合にレジスト膜として１層のネガ形レジストを用いてもよい。ネガ形レジストは一般にポジ形レジストに比べ露光感度が低いために容易に１層レジスト膜で対応できる。あるいは、ネガ形の２層レジスト膜を用いてもよい。しかし、このネガ形レジストを用いる場合には、フォトマスクは、第２の実施の形態のフォトマスク４０とは異なるものとなる。この場合には、フォトマスク４０の遮光部３７が透光部となり、透光部３９が遮光部となる。そして、半透光部３８は同じである。
【００８３】
また、本発明では、複数のフォトマスクを用いて連続露光しパターン転写してもよい。すなわち、１層のレジスト膜に重ね露光を行い現像することで上記レジストマスクを形成することができる。この場合、ポジ形あるいはネガ形のレジスト膜、２層レジスト膜を使用することができる。
【００８４】
上記の実施の形態では、ゲート電極あるいはソース・ドレイン電極をクロムで形成する場合について説明した。ソース・ドレイン電極となる金属導電膜あるいはゲート電極の材料として、Ｔｉ、Ｍｏ、Ｗあるいはこれらの合金を使用できることに言及しておく。
【００８５】
また、以上の実施の形態では絶縁基板上に逆スタガ型のＴＦＴを形成する場合について説明した。本発明は、スタガ型のＴＦＴを形成する場合でも同様に適用できることに言及しておく。
【００８６】
上記の実施の形態では、複数の厚さを有するようにパターニングしたレジストマスクにおいて膜厚の薄い領域を第１部分とし膜厚の厚い領域を第２部分とした。ここで、上記第２部分の表面を選択的にシリル化してもよい。この場合は、下地段差が大きな場合に非常に有効になる。すなわち、第１部分のエッチング除去の工程で、下地段差が大きな場合でも第２部分の膜べりは無くなる。このシリル化適用の技術については、本発明者が特開平１１−３０７７８０号公報に詳細に開示している。
【００８７】
なお、本発明は、上記の実施の形態に限定されず、本発明の技術思想の範囲内において、実施の形態が適宜変更され得るものである。
【図面の簡単な説明】
【００８８】
【図１】本発明の第１の実施の形態を説明するための２層電極の製造工程順の断面図である。
【図２】本発明の第２の実施の形態を説明するための液晶表示装置の画素部の平面図である。
【図３】本発明の第２の実施の形態を説明するためのＴＦＴの製造工程順の断面図である。
【図４】上記工程の続きを説明するためのＴＦＴの製造工程順の断面図である。
【図５】上記工程の続きを説明するためのＴＦＴの製造工程順の断面図である。
【図６】上記工程の続きを説明するためのＴＦＴの製造工程順の断面図である。
【図７】本発明の第３の実施の形態を説明するためのＴＦＴの製造工程順の断面図である。
【図８】上記工程の続きを説明するためのＴＦＴの製造工程順の断面図である。
【図９】本発明の第３の実施の形態を説明するための液晶表示装置の画素部の平面図である。
【図１０】本発明の第４の実施の形態を説明するためのＴＦＴの製造工程順の断面図である。
【図１１】上記工程の続きを説明するためのＴＦＴの製造工程順の断面図である。
【図１２】従来の技術を説明するための２層電極の製造工程順の断面図である。
【図１３】上記工程の続きを説明するための製造工程順の断面図である。
【符号の説明】
【００８９】
１，２１，６１，９１    ガラス基板
２    下層電極
３    絶縁膜
４，４２，６３，９７    第１部分
５，５ａ，４３，４３ａ，６４，６４ａ，９８，９８ａ    第２部分
６，４４，５０，５０ａ，６２，７５，７５ａ，９６    レジストマスク
７，５１    第１開口
８，８ａ，５２    第２開口
９，２６，２８，２９，７６，７７，７８，９９    コンタクト孔
１０    金属膜
１１    上層電極
２２，６５，９２    ゲート電極
２３，６７，９４    半導体層
２４，２５，７２，７３，１０３，１０４    ソース・ドレイン電極
２７，８０，１０２    ゲート端子電極
３０，８１    透明電極配線
３１，８２，１０９    透明画素電極
３２，６６，９３    ゲート絶縁膜
３３    アモルファスシリコン膜
３４    ｎ+アモルファスシリコン膜
３５，１０１    金属導電膜
３６    レジスト膜
３７    遮光部
３８    半透光部
３９    透光部
４０    フォトマスク
４１    露光照射光
４５，６８，９５    ｎ+アモルファスシリコン層
４６，６９，７９    金属導電層
４７，４８，７０，７１，１０５，１０６    オーミック層
４９，７４，１０７    パッシベーション膜
５３，７９，１００    透明電極膜
１０８    開口部
【図１】
2008022028.tif 000003
【図２】
2008022028.tif 000004
【図３】
2008022028.tif 000005
【図４】
2008022028.tif 000006
【図５】
2008022028.tif 000007
【図６】
2008022028.tif 000008
【図７】
2008022028.tif 000009
【図８】
2008022028.tif 000010
【図９】
2008022028.tif 000011
【図１０】
2008022028.tif 000012
【図１１】
2008022028.tif 000013
【図１２】
2008022028.tif 000014
【図１３】
2008022028.tif 000015