(57)【要約】【課題】動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることが可能な差動論理回路を実現する。【解決手段】定電流で動作する差動論理回路において、出力電圧が一定の供給用電源及びバイアス用電源を発生する電源電圧発生部と、供給用電源及びバイアス用電源が供給され、差動入力信号が入力されると共に第１の差動出力信号を出力する信号レベルレギュレータ部と、供給用電源が供給されると共に第１の差動出力信号が入力され、動作電流が第１の差動出力信号若しくは出力信号の電圧レベルにより決定される定電流動作ロジック部とを備える。【選択図】  図１
2008022102.tif 000002
【特許請求の範囲】
【請求項１】
定電流で動作する差動論理回路において、
出力電圧が一定の供給用電源及びバイアス用電源を発生する電源電圧発生部と、
前記供給用電源及び前記バイアス用電源が供給され、差動入力信号が入力されると共に第１の差動出力信号を出力する信号レベルレギュレータ部と、
前記供給用電源が供給されると共に前記第１の差動出力信号が入力され、動作電流が前記第１の差動出力信号若しくは出力信号の電圧レベルにより決定される定電流動作ロジック部と
を備えたことを特徴とする差動論理回路。
【請求項２】
前記電源電圧発生部が、
一端が正電源に接続された電流源と、
コレクタ端子がベース端子及び前記電流源の他端にそれぞれ接続された第１のトランジスタと、
コレクタ端子がベース端子及び前記第１のトランジスタのエミッタ端子にそれぞれ接続された第２のトランジスタと、
コレクタ端子がベース端子及び前記第２のトランジスタのエミッタ端子にそれぞれ接続されると共に前記バイアス用電源を出力する第３のトランジスタと、
一端が前記第３のトランジスタのエミッタ端子に接続され、他端が負電源に接続される第１の抵抗と、
コレクタ端子が前記正電源に接続され、ベース端子が前記電流源の他端に接続され、エミッタ端子から前記供給用電源を出力する第４のトランジスタとから構成されることを特徴とする
請求項１記載の差動論理回路。
【請求項３】
前記信号レベルレギュレータ部が、
差動入力信号が入力される第１の差動増幅回路と、
この第１の差動増幅回路から出力される差動出力信号が入力され、この信号をエミッタフォロワ動作により前記第１の差動出力信号として出力する第１のエミッタフォロワ回路及び第２のエミッタフォロワ回路とから構成されることを特徴とする
請求項１若しくは請求項２記載の差動論理回路。
【請求項４】
前記第１の差動増幅回路が、
一端が前記供給用電源に接続された抵抗対と、
コレクタ端子が前記抵抗対の他端に接続されると共に差動出力信号を出力し、ベース端子が入力端子に接続されるトランジスタ対と、
コレクタ端子が前記トランジスタ対のエミッタ端子にそれぞれ接続され、ベース端子が前記バイアス用電源に接続されたトランジスタと、
一端が前記トランジスタのエミッタ端子に接続され、他端が前記負電源に接続された抵抗とから構成されることを特徴とする
請求項３記載の差動論理回路。
【請求項５】
前記第１のエミッタフォロワ回路若しくは前記第２のエミッタフォロワ回路が、
コレクタ端子が前記供給用電源に接続され、ベース端子が前記第１の差動増幅回路から出力される差動出力信号に接続され、エミッタ端子から前記第１の差動出力信号を出力する一方のトランジスタと、
コレクタ端子が前記一方のトランジスタのエミッタ端子に接続され、ベース端子が前記バイアス用電源に接続された他方のトランジスタと、
一端が前記他方のトランジスタのエミッタ端子に接続され、他端が前記負電源に接続された抵抗とから構成されることを特徴とする
請求項３若しくは請求項４記載の差動論理回路。
【請求項６】
前記定電流動作ロジック部が、
前記第１の差動出力信号が入力される第２の差動増幅回路と、
この第２の差動増幅回路から出力される差動出力信号が入力され、この信号をエミッタフォロワ動作により前記第２の差動出力信号として出力する第３のエミッタフォロワ回路及び第４のエミッタフォロワ回路とから構成されることを特徴とする
請求項１乃至請求項５のいずれかに記載の差動論理回路。
【請求項７】
前記第２の差動増幅回路が、
一端が前記供給用電源に接続された抵抗対と、
コレクタ端子が前記抵抗対の他端に接続されると共に差動出力信号を出力し、ベース端子が入力端子に接続されるトランジスタ対と、
一端が前記トランジスタ対のエミッタ端子にそれぞれ接続され、他端が前記負電源に接続された抵抗とから構成されることを特徴とする
請求項６記載の差動論理回路。
【請求項８】
前記第３のエミッタフォロワ回路若しくは前記第４のエミッタフォロワ回路が、
コレクタ端子が前記供給用電源に接続され、ベース端子が前記第２の差動増幅回路から出力される差動出力信号に接続され、エミッタ端子が出力端子に接続される一方のトランジスタと、
コレクタ端子が前記一方のトランジスタのエミッタ端子に接続され、ベース端子が前記第１の差動出力信号に接続された他方のトランジスタと、
一端が前記他方のトランジスタのエミッタ端子に接続され、他端が前記負電源に接続された抵抗とから構成されることを特徴とする
請求項６若しくは請求項７記載の差動論理回路。
【請求項９】
前記第３のエミッタフォロワ回路若しくは前記第４のエミッタフォロワ回路が、
コレクタ端子が前記供給用電源に接続され、ベース端子が前記第２の差動増幅回路から出力される差動出力信号に接続され、エミッタ端子が出力端子に接続される一方のトランジスタと、
コレクタ端子及びベース端子が前記一方のトランジスタのエミッタ端子に接続された他方のトランジスタと、
一端が前記他方のトランジスタのエミッタ端子に接続され、他端が前記負電源に接続された抵抗とから構成されることを特徴とする
請求項６若しくは請求項７記載の差動論理回路。
【請求項１０】
前記第３のエミッタフォロワ回路が、
コレクタ端子が前記供給用電源に接続され、ベース端子が前記第２の差動増幅回路から出力される差動出力信号に接続され、エミッタ端子が出力端子の一方に接続された一方のトランジスタと、
コレクタ端子が前記一方のトランジスタのエミッタ端子に接続され、ベース端子が前記出力端子の他方に接続された他方のトランジスタと、
一端が前記他方のトランジスタのエミッタ端子に接続され、他端が前記負電源に接続された抵抗とから構成されることを特徴とする
請求項６若しくは請求項７記載の差動論理回路。
【請求項１１】
前記第４のエミッタフォロワ回路が、
コレクタ端子が前記供給用電源に接続され、ベース端子が前記第２の差動増幅回路から出力される差動出力信号に接続され、エミッタ端子が出力端子の他方に接続された一方のトランジスタと、
コレクタ端子が前記一方のトランジスタのエミッタ端子に接続され、ベース端子が前記出力端子の一方に接続された他方のトランジスタと、
一端が前記他方のトランジスタのエミッタ端子に接続され、他端が前記負電源に接続された抵抗とから構成されることを特徴とする
請求項６、請求項７若しくは請求項１０記載の差動論理回路。
【請求項１２】
前記第３のエミッタフォロワ回路若しくは前記第４のエミッタフォロワ回路が、
コレクタ端子が前記供給用電源に接続され、ベース端子が前記第２の差動増幅回路から出力される差動出力信号に接続され、エミッタ端子が出力端子に接続された第１のトランジスタと、
コレクタ端子が前記第１のトランジスタのエミッタ端子に接続され、ベース端子が前記第１の差動出力信号の一方に接続された第２のトランジスタと、
コレクタ端子が前記第２のトランジスタのコレクタ端子に接続され、ベース端子が前記第１の差動出力信号の他方に接続された第３のトランジスタと、
一端が前記第２のトランジスタのエミッタ端子及び前記第３のトランジスタのエミッタ端子にそれぞれ接続され、他端が前記負電源に接続された抵抗とから構成されることを特徴とする
請求項６若しくは請求項７記載の差動論理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動論理回路に関し、特に動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることが可能な差動論理回路に関する。
【背景技術】
【０００２】
従来の差動論理回路に関連する先行技術文献としては次のようなものがある。
【０００３】
【特許文献１】特開平０６−２０４８３４号公報
【０００４】
図６はこのような従来の差動論理回路の一例を示す構成図である。図６において１は電流源、２，３，４，６，８，１０，１１，１３，１４，１６，１７，２０，２２，２４，２５，２７及び２８はトランジスタ、５，７，９，１２，１５，１８，１９，２１，２３，２６及び２９は抵抗である。５０及び５１は信号が入力される入力端子、５２及び５３は信号が出力される出力端子である。
【０００５】
電流源１、トランジスタ２、トランジスタ３、トランジスタ４及び抵抗５は電源電圧発生部１００を構成し、トランジスタ６、抵抗７、トランジスタ８、抵抗９、トランジスタ１０、トランジスタ１１、抵抗１２、トランジスタ１３、トランジスタ１４、抵抗１５、トランジスタ１６、トランジスタ１７、抵抗１８、入力端子５０及び入力端子５１は信号レベルレギュレータ部１０１を構成している。
【０００６】
このレベルレギュレータ部１０１において抵抗７及び抵抗９は抵抗対、トランジスタ８及びトランジスタ１０はトランジスタ対を形成し、抵抗７、トランジスタ８、抵抗９、トランジスタ１０、トランジスタ１１及び抵抗１２は差動増幅回路を構成している。
【０００７】
トランジスタ１３、トランジスタ１４及び抵抗１５はエミッタフォロワ回路を構成し、同様に、トランジスタ１６、トランジスタ１７及び抵抗１８もエミッタフォロワ回路を構成している。
【０００８】
また、抵抗１９、トランジスタ２０、抵抗２１、トランジスタ２２、抵抗２３、トランジスタ２４、トランジスタ２５、抵抗２６、トランジスタ２７、トランジスタ２８、抵抗２９、出力端子５２及び出力端子５３は定電流動作ロジック部１０２を構成している。
【０００９】
この定電流動作ロジック部１０２において抵抗１９及び抵抗２１は抵抗対、トランジスタ２０及びトランジスタ２２はトランジスタ対を形成し、抵抗１９、トランジスタ２０、抵抗２１、トランジスタ２２及び抵抗２３は差動増幅回路を構成している。
【００１０】
トランジスタ２４、トランジスタ２５及び抵抗２６はエミッタフォロワ回路を構成し、同様に、トランジスタ２７、トランジスタ２８及び抵抗２９もエミッタフォロワ回路を構成している。
【００１１】
電流源１の一端、トランジスタ６のコレクタ端子、トランジスタ１３のコレクタ端子、トランジスタ１６のコレクタ端子、抵抗１９の一端、抵抗２１の一端、トランジスタ２４のコレクタ端子及びトランジスタ２７のコレクタ端子は正電源”ＶＣＣ”にそれぞれ接続され、電流源１の他端はトランジスタ２のコレクタ端子、ベース端子及びトランジスタ６のベース端子にそれぞれ接続される。
【００１２】
トランジスタ２のエミッタ端子はトランジスタ３のコレクタ端子及びベース端子にそれぞれ接続され、トランジスタ３のエミッタ端子はトランジスタ４のコレクタ端子、ベース端子、トランジスタ１１のベース端子、トランジスタ１４のベース端子、トランジスタ１７のベース端子、トランジスタ２５のベース端子及びトランジスタ２８のベース端子にそれぞれ接続される。
【００１３】
このトランジスタ３のエミッタ端子からの出力は信号レベルレギュレータ部１０１及び定電流動作ロジック部１０２へバイアス用電源として出力される。
【００１４】
トランジスタ４のエミッタ端子は抵抗５の一端に接続され、トランジスタ６のエミッタ端子は抵抗７の一端及び抵抗９の一端にそれぞれ接続される。抵抗７の他端はトランジスタ８のコレクタ端子及びトランジスタ１６のベース端子にそれぞれ接続され、抵抗９の他端はトランジスタ１０のコレクタ端子及びトランジスタ１３のベース端子にそれぞれ接続される。
【００１５】
トランジスタ８のエミッタ端子はトランジスタ１０のエミッタ端子及びトランジスタ１１のコレクタ端子にそれぞれ接続され、トランジスタ１１のエミッタ端子は抵抗１２の一端に接続される。入力端子５０はトランジスタ８のベース端子に接続され、入力端子５１はトランジスタ１０のベース端子に接続される。
【００１６】
トランジスタ１３のエミッタ端子はトランジスタ１４のコレクタ端子及びトランジスタ２０のベース端子にそれぞれ接続され、トランジスタ１４のエミッタ端子は抵抗１５の一端に接続される。トランジスタ１６のエミッタ端子はトランジスタ１７のコレクタ端子及びトランジスタ２２のベース端子にそれぞれ接続され、トランジスタ１７のエミッタ端子は抵抗１８の一端に接続される。
【００１７】
抵抗１９の他端はトランジスタ２０のコレクタ端子及びトランジスタ２７のベース端子にそれぞれ接続され、抵抗２１の他端はトランジスタ２２のコレクタ端子及びトランジスタ２４のベース端子にそれぞれ接続される。トランジスタ２０のエミッタ端子はトランジスタ２２のエミッタ端子及び抵抗２３の一端にそれぞれ接続される。
【００１８】
トランジスタ２４のエミッタ端子はトランジスタ２５のコレクタ端子及び出力端子５２にそれぞれ接続され、トランジスタ２５のエミッタ端子は抵抗２６の一端に接続される。トランジスタ２７のエミッタ端子はトランジスタ２８のコレクタ端子及び出力端子５３にそれぞれ接続され、トランジスタ２８のエミッタ端子は抵抗２９の一端に接続される。
【００１９】
抵抗５の他端、抵抗１２の他端、抵抗１５の他端、抵抗１８の他端、抵抗２３の他端、抵抗２６の他端及び抵抗２９の他端は負電源”ＶＥＥ”にそれぞれ接続される。
【００２０】
また、入力端子５０から入力される入力信号を”ＩＮ１”、入力端子５１から入力される入力信号を”ＩＮ２”とする。出力端子５２から出力される出力端子を”ＯＵＴ１”、出力端子５３から出力される出力端子を”ＯＵＴ２”とする。
【００２１】
ここで、図６に示す従来例の動作を説明する。トランジスタ６のエミッタ面積は”トランジスタ６のエミッタ電流／トランジスタ２のエミッタ電流”倍となるように選ぶ。また、トランジスタ２、トランジスタ３及びトランジスタ４のエミッタ面積に対して、トランジスタ１１のエミッタ面積は”ｎ１”倍、トランジスタ１３、トランジスタ１４、トランジスタ１６、トランジスタ１７、トランジスタ２４、トランジスタ２５、トランジスタ２７及びトランジスタ２８のエミッタ面積は”ｎ２”倍、トランジスタ２０及びトランジスタ２２のエミッタ面積は”ｎ”倍とする。
【００２２】
また、抵抗５の抵抗値”Ｒ”に対して、抵抗１２の抵抗値は”１／ｎ１”倍、抵抗１５及び抵抗１８の抵抗値は”１／ｎ２”倍、抵抗２３の抵抗値は”１／ｎ”倍とする。
【００２３】
入力信号”ＩＮ１”をハイレベル、入力信号”ＩＮ２”をローレベルにした場合には、トランジスタ８が”ＯＮ”、トランジスタ１０が”ＯＦＦ”になり、電流”ｎ１・Ｉ”が抵抗７を流れる。そして、トランジスタ１３及びトランジスタ１６のエミッタフォロワ回路を経由して差動出力信号となり、トランジスタ２０にはハイレベルが印加され、トランジスタ２２にはローレベルが印加される。
【００２４】
さらに、トランジスタ２０が”ＯＮ”、トランジスタ２２が”ＯＦＦ”になり、電流”ｎ・Ｉ”が抵抗１９を流れる。トランジスタ２４及びトランジスタ２７のエミッタフォロワ回路を経由して出力端子５２にはハイレベルが出力され、出力端子５３にはローレベルが出力される。
【００２５】
一方、入力信号”ＩＮ１”をローレベル、入力信号”ＩＮ２”をハイレベルにした場合には、トランジスタ８が”ＯＦＦ”、トランジスタ１０が”ＯＮ”になり、電流”ｎ１・Ｉ”が抵抗９を流れる。そして、トランジスタ１３及びトランジスタ１６のエミッタフォロワ回路を経由して差動出力信号となり、トランジスタ２０にはローレベルが印加され、トランジスタ２２にはハイレベルが印加される。
【００２６】
さらに、トランジスタ２０が”ＯＦＦ”、トランジスタ２２が”ＯＮ”になり、電流”ｎ・Ｉ”が抵抗２１を流れる。トランジスタ２４及びトランジスタ２７のエミッタフォロワ回路を経由して出力端子５２にはローレベルが出力され、出力端子５３にはハイレベルが出力される。
【００２７】
上記動作において、各トランジスタのベース−エミッタ間電圧を”ＶＢＥ”とすると、トランジスタ６のベース端子の電位”Ｖ１”は式（１）のようになる。なお、以下の説明においては説明の簡単のために、電圧は負電源”ＶＥＥ”を基準として表記する。
【００２８】
【数１】
2008022102.tif 000003
【００２９】
また、トランジスタ１３のベース端子、若しくは、トランジスタ１６のベース端子に印加されるハイレベルの電位”Ｖ２”は、トランジスタ６のベース端子の電位”Ｖ１”からベース−エミッタ間電圧”ＶＢＥ”を差し引いた値になるので、式（２）のようになる。
【００３０】
【数２】
2008022102.tif 000004
【００３１】
同様に、トランジスタ２０のベース端子、若しくは、トランジスタ２２のベース端子に印加されるハイレベルの電位”Ｖ３”は、トランジスタ１３のベース端子、若しくは、トランジスタ１６のベース端子に印加されるハイレベルの電位”Ｖ２”からベース−エミッタ間電圧”ＶＢＥ”を差し引いた値になるので、式（３）のようになる。
【００３２】
【数３】
2008022102.tif 000005
【００３３】
そして、”Ｖ３”からトランジスタ２０、若しくは、トランジスタ２２のベース−エミッタ間電圧”ＶＢＥ”を差し引くと、抵抗２３の両端に印加される電圧は”I・Ｒ”になり、抵抗２３の抵抗値が”Ｒ／ｎ”であるので、抵抗２３に流れる電流値は”ｎ・Ｉ”となる。
【００３４】
以上より、抵抗２３に流れる電流が電流源１の電流値”Ｉ”の”ｎ”倍という一定の値になり、従来、トランジスタ２０のエミッタ端子及びトランジスタ２２のエミッタ端子と抵抗２３との間に設けられていた電流源、すなわち、トランジスタ（図示せず）が不要になる。
【００３５】
このため、従来はトランジスタの飽和を回避するためにトランジスタ２０のエミッタ端子及びトランジスタ２２のエミッタ端子と負電源”ＶＥＥ”の間の電圧が”０．５Ｖ”以上必要であったが、抵抗２３のみとすることで、この電圧を”０．１Ｖ”以下にすることができるので、定電流動作ロジック部１０２が低電圧で動作可能になる。
【００３６】
この結果、電源電圧発生部１００から信号レベルレギュレータ部１０１に電圧値が”３・ＶＢＥ＋Ｉ・Ｒ”の電圧を印加し、信号レベルレギュレータ部１０１の差動増幅回路に”ＶＢＥ”下がった”２・ＶＢＥ＋Ｉ・Ｒ”の電圧を印加し、さらに、信号レベルレギュレータ部１０１のエミッタフォロワ回路から”ＶＢＥ”下がった”ＶＢＥ＋Ｉ・Ｒ”の電圧を出力し、定電流動作ロジック部１０２の差動増幅回路で”ＶＢＥ”下がった”Ｉ・Ｒ”の電圧が抵抗２３の両端に印加されることにより、抵抗２３に流れる電流値が一定になると共に電流源となるトランジスタが不要になるので、定電流動作ロジック部１０２が低電圧で動作可能になる。
【発明の開示】
【発明が解決しようとする課題】
【００３７】
しかし、図６に示す従来例では、定電流動作ロジック部１０２のエミッタフォロワ用の電流源が必要であり、電流源バイアス用の配線を分配しなければならないという問題があった。具体的には、電源電圧発生部１００からトランジスタ２５のベース端子及びトランジスタ２８のベース端子に接続された配線である。
【００３８】
また、この配線を回避するために、トランジスタ２５と抵抗２６からなる電流源、若しくは、トランジスタ２８と抵抗２９からなる電流源を抵抗に置き換えた場合には、正電源”ＶＣＣ”、若しくは、負電源”ＶＥＥ”の電圧によりトランジスタ２４、若しくは、トランジスタ２７に流れる電流が大きく変化し、定電流動作ロジック部１０２の出力信号の振幅や動作速度に大きな影響を与えるという問題があった。
従って本発明が解決しようとする課題は、動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることが可能な差動論理回路を実現することにある。
【課題を解決するための手段】
【００３９】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
定電流で動作する差動論理回路において、
出力電圧が一定の供給用電源及びバイアス用電源を発生する電源電圧発生部と、前記供給用電源及び前記バイアス用電源が供給され、差動入力信号が入力されると共に第１の差動出力信号を出力する信号レベルレギュレータ部と、前記供給用電源が供給されると共に前記第１の差動出力信号が入力され、動作電流が前記第１の差動出力信号若しくは出力信号の電圧レベルにより決定される定電流動作ロジック部とを備えたことにより、動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることが可能になる。
【００４０】
請求項２記載の発明は、
請求項１記載の差動論理回路において、
前記電源電圧発生部が、
一端が正電源に接続された電流源と、コレクタ端子がベース端子及び前記電流源の他端にそれぞれ接続された第１のトランジスタと、コレクタ端子がベース端子及び前記第１のトランジスタのエミッタ端子にそれぞれ接続された第２のトランジスタと、コレクタ端子がベース端子及び前記第２のトランジスタのエミッタ端子にそれぞれ接続されると共に前記バイアス用電源を出力する第３のトランジスタと、一端が前記第３のトランジスタのエミッタ端子に接続され、他端が負電源に接続される第１の抵抗と、コレクタ端子が前記正電源に接続され、ベース端子が前記電流源の他端に接続され、エミッタ端子から前記供給用電源を出力する第４のトランジスタとから構成されることにより、動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることが可能になる。
【００４１】
請求項３記載の発明は、
請求項１若しくは請求項２記載の差動論理回路において、
前記信号レベルレギュレータ部が、
差動入力信号が入力される第１の差動増幅回路と、この第１の差動増幅回路から出力される差動出力信号が入力され、この信号をエミッタフォロワ動作により前記第１の差動出力信号として出力する第１のエミッタフォロワ回路及び第２のエミッタフォロワ回路とから構成されることにより、動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることが可能になる。
【００４２】
請求項４記載の発明は、
請求項３記載の差動論理回路において、
前記第１の差動増幅回路が、
一端が前記供給用電源に接続された抵抗対と、コレクタ端子が前記抵抗対の他端に接続されると共に差動出力信号を出力し、ベース端子が入力端子に接続されるトランジスタ対と、コレクタ端子が前記トランジスタ対のエミッタ端子にそれぞれ接続され、ベース端子が前記バイアス用電源に接続されたトランジスタと、一端が前記トランジスタのエミッタ端子に接続され、他端が前記負電源に接続された抵抗とから構成されることにより、動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることが可能になる。
【００４３】
請求項５記載の発明は、
請求項３若しくは請求項４記載の差動論理回路において、
前記第１のエミッタフォロワ回路若しくは前記第２のエミッタフォロワ回路が、コレクタ端子が前記供給用電源に接続され、ベース端子が前記第１の差動増幅回路から出力される差動出力信号に接続され、エミッタ端子から前記第１の差動出力信号を出力する一方のトランジスタと、コレクタ端子が前記一方のトランジスタのエミッタ端子に接続され、ベース端子が前記バイアス用電源に接続された他方のトランジスタと、一端が前記他方のトランジスタのエミッタ端子に接続され、他端が前記負電源に接続された抵抗とから構成されることにより、動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることが可能になる。
【００４４】
請求項６記載の発明は、
請求項１乃至請求項５のいずれかに記載の差動論理回路において、
前記定電流動作ロジック部が、
前記第１の差動出力信号が入力される第２の差動増幅回路と、この第２の差動増幅回路から出力される差動出力信号が入力され、この信号をエミッタフォロワ動作により前記第２の差動出力信号として出力する第３のエミッタフォロワ回路及び第４のエミッタフォロワ回路とから構成されることにより、動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることが可能になる。
【００４５】
請求項７記載の発明は、
請求項６記載の差動論理回路において、
前記第２の差動増幅回路が、
一端が前記供給用電源に接続された抵抗対と、コレクタ端子が前記抵抗対の他端に接続されると共に差動出力信号を出力し、ベース端子が入力端子に接続されるトランジスタ対と、一端が前記トランジスタ対のエミッタ端子にそれぞれ接続され、他端が前記負電源に接続された抵抗とから構成されることにより、動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることが可能になる。
【００４６】
請求項８記載の発明は、
請求項６若しくは請求項７記載の差動論理回路において、
前記第３のエミッタフォロワ回路若しくは前記第４のエミッタフォロワ回路が、
コレクタ端子が前記供給用電源に接続され、ベース端子が前記第２の差動増幅回路から出力される差動出力信号に接続され、エミッタ端子が出力端子に接続される一方のトランジスタと、コレクタ端子が前記一方のトランジスタのエミッタ端子に接続され、ベース端子が前記第１の差動出力信号に接続された他方のトランジスタと、一端が前記他方のトランジスタのエミッタ端子に接続され、他端が前記負電源に接続された抵抗とから構成されることにより、動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることが可能になる。
【００４７】
請求項９記載の発明は、
請求項６若しくは請求項７記載の差動論理回路において、
前記第３のエミッタフォロワ回路若しくは前記第４のエミッタフォロワ回路が、
コレクタ端子が前記供給用電源に接続され、ベース端子が前記第２の差動増幅回路から出力される差動出力信号に接続され、エミッタ端子が出力端子に接続される一方のトランジスタと、コレクタ端子及びベース端子が前記一方のトランジスタのエミッタ端子に接続された他方のトランジスタと、一端が前記他方のトランジスタのエミッタ端子に接続され、他端が前記負電源に接続された抵抗とから構成されることにより、動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることが可能になる。
【００４８】
請求項１０記載の発明は、
請求項６若しくは請求項７記載の差動論理回路において、
前記第３のエミッタフォロワ回路が、
コレクタ端子が前記供給用電源に接続され、ベース端子が前記第２の差動増幅回路から出力される差動出力信号に接続され、エミッタ端子が出力端子の一方に接続された一方のトランジスタと、
コレクタ端子が前記一方のトランジスタのエミッタ端子に接続され、ベース端子が前記出力端子の他方に接続された他方のトランジスタと、
一端が前記他方のトランジスタのエミッタ端子に接続され、他端が前記負電源に接続された抵抗とから構成されることにより、動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることが可能になる。
【００４９】
請求項１１記載の発明は、
請求項６、請求項７若しくは請求項１０記載の差動論理回路において、
前記第４のエミッタフォロワ回路が、
コレクタ端子が前記供給用電源に接続され、ベース端子が前記第２の差動増幅回路から出力される差動出力信号に接続され、エミッタ端子が出力端子の他方に接続された一方のトランジスタと、コレクタ端子が前記一方のトランジスタのエミッタ端子に接続され、ベース端子が前記出力端子の一方に接続された他方のトランジスタと、一端が前記他方のトランジスタのエミッタ端子に接続され、他端が前記負電源に接続された抵抗とから構成されることにより、動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることが可能になる。
【００５０】
請求項１２記載の発明は、
請求項６若しくは請求項７記載の差動論理回路において、
前記第３のエミッタフォロワ回路若しくは前記第４のエミッタフォロワ回路が、
コレクタ端子が前記供給用電源に接続され、ベース端子が前記第２の差動増幅回路から出力される差動出力信号に接続され、エミッタ端子が出力端子に接続された第１のトランジスタと、コレクタ端子が前記第１のトランジスタのエミッタ端子に接続され、ベース端子が前記第１の差動出力信号の一方に接続された第２のトランジスタと、コレクタ端子が前記第２のトランジスタのコレクタ端子に接続され、ベース端子が前記第１の差動出力信号の他方に接続された第３のトランジスタと、一端が前記第２のトランジスタのエミッタ端子及び前記第３のトランジスタのエミッタ端子にそれぞれ接続され、他端が前記負電源に接続された抵抗とから構成されることにより、動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることが可能になる。
【発明の効果】
【００５１】
本発明によれば次のような効果がある。
請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、請求項７及び請求項８の発明によれば、電源電圧発生部から信号レベルレギュレータ部及び定電流動作ロジック部へ電源を供給し、入力信号が信号レベルレギュレータ部を通過することにより、後段の定電流動作ロジック部の出力信号のハイレベルの電位、若しくは、ローレベルの電位が入力信号のハイレベルの電位、若しくは、ローレベルの電位と同じになるので、動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることが可能になる。
【００５２】
請求項９、請求項１０及び請求項１１の発明によれば、出力端子から出力される出力信号を電流源を構成するトランジスタのベース端子に接続することにより、エミッタフォロワ電流が定電流動作ロジック部内で決定されるので、動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることが可能になる。
【００５３】
請求項１２の発明によれば、定電流動作ロジック部のエミッタフォロワ電流を決定している電流源のトランジスタを差動対とすることにより、定電流動作ロジック部からの出力がハイレベル出力時及びローレベル出力時共に、出力段のエミッタフォロワ電流が一定となるので、動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることが可能になる。
【発明を実施するための最良の形態】
【００５４】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係る差動論理回路の一実施例を示す構成図である。
【００５５】
図１において１，２，３，４，５，６，７，８，９，１０，１１，１２，１３，１４，１５，１６，１７，１８，１９，２０，２１，２２，２３，２４，２５，２６，２７，２８，２９，５０，５１，５２及び５３は図６と同一符号を付してある。
【００５６】
電流源１、トランジスタ２、トランジスタ３、トランジスタ４、抵抗５及びトランジスタ６は電源電圧発生部１０３を構成し、抵抗７、トランジスタ８、抵抗９、トランジスタ１０、トランジスタ１１、抵抗１２、トランジスタ１３、トランジスタ１４、抵抗１５、トランジスタ１６、トランジスタ１７、抵抗１８、入力端子５０及び入力端子５１は信号レベルレギュレータ部１０４を構成している。
【００５７】
また、抵抗１９、トランジスタ２０、抵抗２１、トランジスタ２２、抵抗２３、トランジスタ２４、トランジスタ２５、抵抗２６、トランジスタ２７、トランジスタ２８、抵抗２９、出力端子５２及び出力端子５３は定電流動作ロジック部１０５を構成している。
【００５８】
接続に関しては、図６に示す実施例と異なる箇所のみを説明する。正電源”ＶＣＣ”は電流源１の一端及びトランジスタ６のコレクタ端子にそれぞれ接続され、トランジスタ６のエミッタ端子は抵抗７の一端、抵抗９の一端、トランジスタ１３のコレクタ端子、トランジスタ１６のコレクタ端子、抵抗１９の一端、抵抗２１の一端、トランジスタ２４のコレクタ端子及びトランジスタ２７のコレクタ端子にそれぞれ接続される。
【００５９】
トランジスタ３のエミッタ端子はトランジスタ４のコレクタ端子、ベース端子、トランジスタ１１のベース端子、トランジスタ１４のベース端子及びトランジスタ１７のベース端子にそれぞれ接続され、トランジスタ１３のエミッタ端子はトランジスタ１４のコレクタ端子、トランジスタ２０のベース端子及びトランジスタ２８のベース端子にそれぞれ接続される。
【００６０】
また、トランジスタ１６のエミッタ端子はトランジスタ１７のコレクタ端子、トランジスタ２２のベース端子及びトランジスタ２５のベース端子にそれぞれ接続される。
【００６１】
ここで、図１に示す実施例の動作を説明する。図１に示す実施例の動作は図６の従来例とほぼ同一であり、異なる点は定電流動作ロジック部１０５から出力される差動出力信号の電圧レベルが信号レベルレギュレータ部１０４から出力される差動出力信号の電圧レベルと同じになることである。
【００６２】
電源電圧発生部１０３から信号レベルレギュレータ部１０４へ供給される供給用電源の電位、すなわち、トランジスタ６のエミッタ端子の電位は式（２）に示される”Ｖ２”となる。信号レベルレギュレータ部１０４の出力信号、すなわち、トランジスタ２０のベース端子、若しくは、トランジスタ２２のベース端子に印加される電圧のハイレベル”ＶＯＨ１”及びローレベル”ＶＯＬ１”は式（４）及び式（５）のようになる。ここで、抵抗７及び抵抗９の抵抗値は、抵抗５の抵抗値”Ｒ”に対して”１／ｎ４”倍、すなわち、”Ｒ／ｎ４”とする。
【００６３】
【数４】
2008022102.tif 000006
【００６４】
【数５】
2008022102.tif 000007
【００６５】
トランジスタ２０及びトランジスタ２２のエミッタ端子の電位”ＶＥ１”はベース端子の電位”ＶＯＨ１”よりベース−エミッタ間電圧”ＶＢＥ”下がった電圧であるから、式（６）のようになる。そして、抵抗２３に流れる電流”ＩＲ１”は、抵抗２３の抵抗値が”Ｒ／ｎ”より、式（７）のようになる。
【００６６】
【数６】
2008022102.tif 000008
【００６７】
【数７】
2008022102.tif 000009
【００６８】
同様に、出力端子５２、若しくは、出力端子５３から出力される出力信号がローレベルの時のトランジスタ２５、若しくは、トランジスタ２８のエミッタ端子の電位”ＶＥＬ２”は式（８）のようになる。
【００６９】
【数８】
2008022102.tif 000010
【００７０】
同様に、出力端子５２、若しくは、出力端子５３から出力される出力信号がハイレベルの時のトランジスタ２５、若しくは、トランジスタ２８のエミッタ端子の電位”ＶＥＨ２”は式（９）のようになる。
【００７１】
【数９】
2008022102.tif 000011
【００７２】
そして、出力端子５２、若しくは、出力端子５３から出力される出力信号がローレベルの時の抵抗２６、若しくは、抵抗２９に流れる電流”ＩＥＬ１”は式（１０）のようになる。ここで、抵抗２６及び抵抗２９の抵抗値は、抵抗５の抵抗値”Ｒ”に対して”１／ｎ５”倍、すなわち、”Ｒ／ｎ５”とする。
【００７３】
【数１０】
2008022102.tif 000012
【００７４】
同様に、出力端子５２、若しくは、出力端子５３から出力される出力信号がハイレベルの時の抵抗２６、若しくは、抵抗２９に流れる電流”ＩＥＨ１”は式（１１）のようになる。
【００７５】
【数１１】
2008022102.tif 000013
【００７６】
また、出力端子５２、若しくは、出力端子５３から出力される出力信号、すなわち、定電流動作ロジック部１０５の出力信号のハイレベル電位”ＶＯＨ３”及びローレベル電位”ＶＯＬ３”は式（１２）及び式（１３）のようになる。ここで、抵抗１９及び抵抗２１の抵抗値は、抵抗５の抵抗値”Ｒ”に対して”１／ｎ３”倍、すなわち、”Ｒ／ｎ３”とする。
【００７７】
【数１２】
2008022102.tif 000014
【００７８】
【数１３】
2008022102.tif 000015
【００７９】
ここで、”ｎ”、”ｎ１”、”ｎ３”及び”ｎ４”の関係を式（１４）のようにすると、定電流動作ロジック部１０５の出力信号のハイレベル電位”ＶＯＨ３”及びローレベル電位”ＶＯＬ３”は、信号レベルレギュレータ部１０４の出力信号のハイレベル電位”ＶＯＨ１”及びローレベル電位”ＶＯＬ１”とそれぞれ同じになる。
【００８０】
【数１４】
2008022102.tif 000016
【００８１】
このように、信号レベルレギュレータ部１０４を一度通すことにより、定電流動作ロジック部１０５の出力信号のレベルは入力信号と同じになるので、信号レベルレギュレータ部１０４の後に定電流動作ロジック部１０５を複数接続した場合には、全ての定電流動作ロジック部１０５の動作電流を安定に確定することが可能になる。
【００８２】
この結果、定電流動作ロジック部１０５の差動増幅回路に流れる電流は式（７）に示す”ＩＲ”となり、エミッタフォロワ回路に流れる電流も式（１０）及び式（１１）に示す”ＩＥＬ１”及び”ＩＥＨ１”となり、エミッタフォロワ回路の電流は出力信号のレベルにより、”ＩＥＬ１”、若しくは、”ＩＥＨ１”の交互に変化するが、定電流動作ロジック部１０５の動作電流は安定するので、動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることが可能になる。
【００８３】
図２は本発明に係る差動論理回路の他の実施例を示す定電流動作ロジック部の構成図である。図２において１９，２０，２１，２２，２３，２４，２５，２６，２７，２８，２９，５２及び５３は図１と同一符号を付してある。
【００８４】
また、抵抗１９、トランジスタ２０、抵抗２１、トランジスタ２２、抵抗２３、トランジスタ２４、トランジスタ２５、抵抗２６、トランジスタ２７、トランジスタ２８、抵抗２９、出力端子５２及び出力端子５３は定電流動作ロジック部１０６を構成している。
【００８５】
接続に関しては、図１に示す実施例と異なる箇所のみを説明する。入力信号”ＩＮ３”はトランジスタ２０のベース端子に接続され、入力信号”ＩＮ４”はトランジスタ２２のベース端子に接続される。
【００８６】
トランジスタ２４のエミッタ端子はトランジスタ２５のコレクタ端子、ベース端子及び出力端子５２にそれぞれ接続され、トランジスタ２７のエミッタ端子はトランジスタ２８のコレクタ端子、ベース端子及び出力端子５３にそれぞれ接続される。
【００８７】
ここで、図２に示す実施例の動作を説明する。図２に示す実施例の動作は図１の実施例とほぼ同一であり、異なる点は出力段のエミッタフォロワ電流を定電流動作ロジック部内で決定していることである。
【００８８】
図１に示す実施例と異なり、出力端子５２、若しくは、出力端子５３から出力される出力信号がハイレベル”ＶＯＨ３”の時には、抵抗２６、若しくは、抵抗２９にかかる電圧は”ＶＯＨ３”よりベース−エミッタ間電圧”ＶＢＥ”下がった電圧になるので、抵抗２６、若しくは、抵抗２９に流れる電流”ＩＥＨ２”は式（１５）のようになる。
【００８９】
【数１５】
2008022102.tif 000017
【００９０】
同様に、出力端子５２、若しくは、出力端子５３から出力される出力信号がローレベル”ＶＯＬ３”の時には、抵抗２６、若しくは、抵抗２９にかかる電圧は”ＶＯＬ３”よりベース−エミッタ間電圧”ＶＢＥ”下がった電圧になるので、抵抗２６、若しくは、抵抗２９に流れる電流”ＩＥＬ２”は式（１６）のようになる。
【００９１】
【数１６】
2008022102.tif 000018
【００９２】
また、図３は本発明に係る差動論理回路の他の実施例を示す定電流動作ロジック部の構成図である。図３において１９，２０，２１，２２，２３，２４，２５，２６，２７，２８，２９，５２及び５３は図１と同一符号を付してある。
【００９３】
抵抗１９、トランジスタ２０、抵抗２１、トランジスタ２２、抵抗２３、トランジスタ２４、トランジスタ２５、抵抗２６、トランジスタ２７、トランジスタ２８、抵抗２９、出力端子５２及び出力端子５３は定電流動作ロジック部１０７を構成している。
【００９４】
接続に関しては、図１に示す実施例と異なる箇所のみを説明する。入力信号”ＩＮ３”はトランジスタ２０のベース端子に接続され、入力信号”ＩＮ４”はトランジスタ２２のベース端子に接続される。
【００９５】
トランジスタ２４のエミッタ端子はトランジスタ２５のコレクタ端子、トランジスタ２８のベース端子及び出力端子５２にそれぞれ接続され、トランジスタ２７のエミッタ端子はトランジスタ２５のベース端子、トランジスタ２８のコレクタ端子及び出力端子５３にそれぞれ接続される。
【００９６】
ここで、図３に示す実施例の動作を説明する。図３に示す実施例の動作は図１の実施例とほぼ同一であり、異なる点は図２の実施例と同様に出力段のエミッタフォロワ電流を定電流動作ロジック部内で決定していることである。
【００９７】
図３に示す実施例では、出力端子５２、若しくは、出力端子５３から出力される出力信号がハイレベルの時には、抵抗２６、若しくは、抵抗２９にかかる電圧はローレベル”ＶＯＬ３”よりベース−エミッタ間電圧”ＶＢＥ”下がった電圧になるので、抵抗２６、若しくは、抵抗２９に流れる電流”ＩＥＨ３”は式（１７）のようになる。
【００９８】
【数１７】
2008022102.tif 000019
【００９９】
また、出力端子５２、若しくは、出力端子５３から出力される出力信号がローレベルの時には、抵抗２６、若しくは、抵抗２９にかかる電圧はハイレベル”ＶＯＨ３”よりベース−エミッタ間電圧”ＶＢＥ”下がった電圧になるので、抵抗２６、若しくは、抵抗２９に流れる電流”ＩＥＬ３”は式（１８）のようになる。
【０１００】
【数１８】
2008022102.tif 000020
【０１０１】
この結果、出力端子５２、若しくは、出力端子５３から出力される出力信号を電流源を構成するトランジスタのベース端子に接続することにより、エミッタフォロワ電流が定電流動作ロジック部内で決定されるので、動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることが可能になる。
【０１０２】
また、図４は本発明に係る差動論理回路の他の実施例を示す構成図である。図４において１，２，３，４，５，６，７，８，９，１０，１１，１２，１３，１４，１５，１６，１７，１８，１９，２０，２１，２２，２３，２４，２５，２６，２７，２８，２９，５０，５１，５２及び５３は図１と同一符号を付してあり、３０，３１，３２，３３，３４，３５，３６，３７，３８及び３９はトランジスタ、５４及び５５は出力端子である。
【０１０３】
電流源１、トランジスタ２、トランジスタ３、トランジスタ４、抵抗５及びトランジスタ６は電源電圧発生部１０８を構成し、抵抗７、トランジスタ８、抵抗９、トランジスタ１０、トランジスタ１１、抵抗１２、トランジスタ１３、トランジスタ１４、抵抗１５、トランジスタ１６、トランジスタ１７、抵抗１８、トランジスタ３０、トランジスタ３１、トランジスタ３２、トランジスタ３３、入力端子５０及び入力端子５１は信号レベルレギュレータ部１０９を構成している。
【０１０４】
また、抵抗１９、トランジスタ２０、抵抗２１、トランジスタ２２、抵抗２３、トランジスタ２４、トランジスタ２５、抵抗２６、トランジスタ２７、トランジスタ２８、抵抗２９、トランジスタ３４、トランジスタ３５、トランジスタ３６、トランジスタ３７、トランジスタ３８、トランジスタ３９、出力端子５２、出力端子５３、出力端子５４及び出力端子５５は定電流動作ロジック部１１０を構成している。
【０１０５】
電源電圧発生部１０８のトランジスタ２及びトランジスタ３の間には、トランジスタ２及びトランジスタ３を含めて”ｍ＋２”個（ｍは整数）のトランジスタがあるものとする。
【０１０６】
また、信号レベルレギュレータ部１０９のトランジスタ３０及びトランジスタ３１の間には、トランジスタ３０及びトランジスタ３１を含めて”ｍ”個のトランジスタがあるものとする。信号レベルレギュレータ部１０９のトランジスタ３２及びトランジスタ３３の間には、トランジスタ３２及びトランジスタ３３を含めて”ｍ”個のトランジスタがあるものとする。
【０１０７】
同様に、定電流動作ロジック部１１０のトランジスタ３６及びトランジスタ３７の間には、トランジスタ３６及びトランジスタ３７を含めて”ｍ”個のトランジスタがあるものとする。定電流動作ロジック部１１０のトランジスタ３８及びトランジスタ３９の間には、トランジスタ３８及びトランジスタ３９を含めて”ｍ”個のトランジスタがあるものとする。
【０１０８】
接続に関しては、図１に示す実施例と異なる箇所のみを説明する。トランジスタ１３のエミッタ端子はトランジスタ３０のコレクタ端子及びベース端子にそれぞれ接続され、トランジスタ３０のエミッタ端子は”ｍ個”のトランジスタのうちの１つのトランジスタのコレクタ端子及びベース端子にそれぞれ接続される。
【０１０９】
”ｍ個”のトランジスタのうちの１つのトランジスタのエミッタ端子はトランジスタ３４のベース端子、トランジスタ３１のコレクタ端子及びベース端子にそれぞれ接続され、トランジスタ３１のエミッタ端子はトランジスタ１４のコレクタ端子、トランジスタ２０のベース端子及びトランジスタ２８のベース端子にそれぞれ接続される。
【０１１０】
トランジスタ１６のエミッタ端子はトランジスタ３２のコレクタ端子及びベース端子にそれぞれ接続され、トランジスタ３２のエミッタ端子は”ｍ個”のトランジスタのうちの１つのトランジスタのコレクタ端子及びベース端子にそれぞれ接続される。
【０１１１】
”ｍ個”のトランジスタのうちの１つのトランジスタのエミッタ端子はトランジスタ３５のベース端子、トランジスタ３３のコレクタ端子及びベース端子にそれぞれ接続され、トランジスタ３３のエミッタ端子はトランジスタ１７のコレクタ端子、トランジスタ２２のベース端子及びトランジスタ２５のベース端子にそれぞれ接続される。
【０１１２】
抵抗１９の他端はトランジスタ３４のコレクタ端子、トランジスタ２７のベース端子及びトランジスタ２２のコレクタ端子にそれぞれ接続され、トランジスタ３４のエミッタ端子はトランジスタ３５のエミッタ端子及びトランジスタ２０のコレクタ端子にそれぞれ接続される。トランジスタ２０のエミッタ端子は抵抗２３の一端及びトランジスタ２２のエミッタ端子にそれぞれ接続される。
【０１１３】
トランジスタ２４のエミッタ端子はトランジスタ３６のコレクタ端子及びベース端子にそれぞれ接続され、トランジスタ３６のエミッタ端子は”ｍ個”のトランジスタのうちの１つのトランジスタのコレクタ端子及びベース端子にそれぞれ接続される。
【０１１４】
”ｍ個”のトランジスタのうちの１つのトランジスタのエミッタ端子はトランジスタ３７のコレクタ端子、ベース端子及び出力端子５４にそれぞれ接続され、トランジスタ３７のエミッタ端子はトランジスタ２５のコレクタ端子、出力端子５２にそれぞれ接続される。
【０１１５】
また、トランジスタ２７のエミッタ端子はトランジスタ３８のコレクタ端子及びベース端子にそれぞれ接続され、トランジスタ３８のエミッタ端子は”ｍ個”のトランジスタのうちの１つのトランジスタのコレクタ端子及びベース端子にそれぞれ接続される。
【０１１６】
”ｍ個”のトランジスタのうちの１つのトランジスタのエミッタ端子はトランジスタ３９のコレクタ端子、ベース端子及び出力端子５５にそれぞれ接続され、トランジスタ３９のエミッタ端子はトランジスタ２８のコレクタ端子、出力端子５３にそれぞれ接続される。
【０１１７】
ここで、図４に示す実施例の動作を説明する。図４に示す実施例の動作は図１の実施例とほぼ同一であり、異なる点はトランジスタを縦積みにした論理回路に対応した出力電圧を発生させることである。
【０１１８】
信号レベルレギュレータ部１０９及び定電流動作ロジック部１１０へ供給される電源電圧はトランジスタ６のエミッタ端子の電位”Ｖ４”となり、式（１９）に示される。
【０１１９】
【数１９】
2008022102.tif 000021
【０１２０】
また、信号レベルレギュレータ部１０９の出力信号”ＩＮ５”、若しくは”ＩＮ６”、すなわち、トランジスタ３４のベース端子、若しくは、トランジスタ３５のベース端子に印加される電圧のハイレベル”ＶＯＨ４”及びローレベル”ＶＯＬ４”は、トランジスタ”ｍ”個分のベース−エミッタ間電圧”ＶＢＥ”を差し引いて式（２０）及び式（２１）のようになる。
【０１２１】
【数２０】
2008022102.tif 000022
【０１２２】
【数２１】
2008022102.tif 000023
【０１２３】
同様に、信号レベルレギュレータ部１０９の出力信号”ＩＮ３”、若しくは”ＩＮ４”、すなわち、トランジスタ２０のベース端子、若しくは、トランジスタ２２のベース端子に印加される電圧のハイレベル”ＶＯＨ５”及びローレベル”ＶＯＬ５”は、トランジスタ３１、若しくは、トランジスタ３３のベース−エミッタ間電圧”ＶＢＥ”を差し引いて式（２２）及び式（２３）のようになる。
【０１２４】
【数２２】
2008022102.tif 000024
【０１２５】
【数２３】
2008022102.tif 000025
【０１２６】
出力端子５４、若しくは、出力端子５５から出力される出力信号のハイレベル電位”ＶＯＨ６”は、トランジスタ６のエミッタ端子の電位”Ｖ４”からトランジスタ”ｍ”個分のベース−エミッタ間電圧”ＶＢＥ”を差し引いて式（２４）のようになる。
【０１２７】
【数２４】
2008022102.tif 000026
【０１２８】
また、出力端子５４、若しくは、出力端子５５から出力される出力信号のローレベル電位”ＶＯＬ６”は、トランジスタ６のエミッタ端子の電位”Ｖ４”から抵抗１９、若しくは、抵抗２１の電圧降下分とトランジスタ”ｍ”個分のベース−エミッタ間電圧”ＶＢＥ”を差し引いて式（２５）のようになる。
【０１２９】
【数２５】
2008022102.tif 000027
【０１３０】
この結果、電源電圧発生部１０８内のトランジスタを縦積みして出力電圧を高くし、信号レベルレギュレータ部１０９及び定電流動作ロジック部１１０に供給することにより、信号レベルレギュレータ部１０９及び定電流動作ロジック部１１０の出力電圧を調整することができるので、動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることができ、さらに、トランジスタを縦積みにした論理回路に対応した出力電圧を発生させることが可能になる。
【０１３１】
また、図５は本発明に係る差動論理回路の他の実施例を示す構成図である。図５において１，２，３，４，５，６，７，８，９，１０，１１，１２，１３，１４，１５，１６，１７，１８，１９，２０，２１，２２，２３，２４，２５，２６，２７，２８，２９，５０，５１，５２，５３，１０３及び１０４は図１と同一符号を付してあり、４０及び４１はトランジスタである。
【０１３２】
抵抗１９、トランジスタ２０、抵抗２１、トランジスタ２２、抵抗２３、トランジスタ２４、トランジスタ２５、抵抗２６、トランジスタ２７、トランジスタ２８、抵抗２９、トランジスタ４０、トランジスタ４１、出力端子５２及び出力端子５３は定電流動作ロジック部１１１を構成している。
【０１３３】
接続に関しては、図１に示す実施例と異なる箇所のみを説明する。トランジスタ１３のエミッタ端子はトランジスタ１４のコレクタ端子、トランジスタ２０のベース端子、トランジスタ２８のベース端子及びトランジスタ４０のベース端子にそれぞれ接続され、トランジスタ１６のエミッタ端子はトランジスタ１７のコレクタ端子、トランジスタ２２のベース端子、トランジスタ２５のベース端子及びトランジスタ４１のベース端子にそれぞれ接続される。
【０１３４】
また、トランジスタ２４のエミッタ端子はトランジスタ２５のコレクタ端子、トランジスタ４０のコレクタ端子及び出力端子５２にそれぞれ接続され、トランジスタ２５のエミッタ端子は抵抗２６の一端及びトランジスタ４０のエミッタ端子にそれぞれ接続される。トランジスタ２７のエミッタ端子はトランジスタ２８のコレクタ端子、トランジスタ４１のコレクタ端子及び出力端子５３にそれぞれ接続され、トランジスタ２８のエミッタ端子は抵抗２９の一端及びトランジスタ４１のエミッタ端子にそれぞれ接続される。
【０１３５】
ここで、図５に示す実施例の動作を説明する。図５に示す実施例の動作は図１の実施例とほぼ同一であり、異なる点は定電流動作ロジック部１１１からの出力がハイレベル出力時及びローレベル出力時共に、出力段のエミッタフォロワ電流が一定となることである。
【０１３６】
トランジスタ２５及びトランジスタ４０、トランジスタ２８及びトランジスタ４１を図５のように接続することにより、抵抗２６、若しくは、抵抗２９にかかる電圧は”ＶＯＨ３”よりベース−エミッタ間電圧”ＶＢＥ”下がった電圧になるので、抵抗２６、若しくは、抵抗２９に流れる電流はハイレベル時”ＩＥＨ４”、ローレベル時”ＩＥＬ４”共に式（２６）のようになる。
【０１３７】
【数２６】
2008022102.tif 000028
【０１３８】
この結果、定電流動作ロジック部１１１のエミッタフォロワ電流を決定している電流源のトランジスタを差動対とすることにより、定電流動作ロジック部１１１からの出力がハイレベル出力時及びローレベル出力時共に、出力段のエミッタフォロワ電流が一定となるので、動作電流を電源電圧に依存しないようにすると共にバイアス配線をなくして回路の物理的配線を容易にすることが可能になる。
【図面の簡単な説明】
【０１３９】
【図１】本発明に係る差動論理回路の一実施例を示す構成図である。
【図２】本発明に係る差動論理回路の他の実施例を示す定電流動作ロジック部の構成図である。
【図３】本発明に係る差動論理回路の他の実施例を示す定電流動作ロジック部の構成図である。
【図４】本発明に係る差動論理回路の他の実施例を示す構成図である。
【図５】本発明に係る差動論理回路の他の実施例を示す構成図である。
【図６】従来の差動論理回路の一例を示す構成図である。
【符号の説明】
【０１４０】
１  電流源
２，３，４，６，８，１０，１１，１３，１４，１６，１７，２０，２２，２４，２５，２７，２８，３０，３１，３２，３３，３４，３５，３６，３７，３８，３９，４０，４１  トランジスタ
５，７，９，１２，１５，１８，１９，２１，２３，２６，２９  抵抗
５０，５１  入力端子
５２，５３，５４，５５  出力端子
１００，１０３，１０８  電源電圧発生部
１０１，１０４，１０９  信号レベルレギュレータ部
１０２，１０５，１０６，１０７，１１０，１１１  定電流動作ロジック部
【図１】
2008022102.tif 000029
【図２】
2008022102.tif 000030
【図３】
2008022102.tif 000031
【図４】
2008022102.tif 000032
【図５】
2008022102.tif 000033
【図６】
2008022102.tif 000034