(57)【要約】【課題】回路規模や消費電力の増加を抑えつつ、充分な検波性能を有する光ディスク装置を提供する。【解決手段】ウォブル信号を検出する信号処理回路６と、ウォブル信号と周波数が同じか又はＮ倍の周波数でそのウォブル信号に位相が同期したキャリア信号を生成するＰＬＬ回路８と、ウォブル信号をデルタシグマ変調するデルタシグマ変調器７と、デルタシグマ変調器の出力とキャリア信号との演算を行う演算器と、演算器の出力から低域成分だけを通過させるローパスフィルタ１０と、ローパスフィルタ１０の出力からアドレス情報を再生する再生回路とを具備する。【選択図】図１
2008123616.tif 000002
【特許請求の範囲】
【請求項１】
情報トラックにウォブルが施され、そのウォブルを変調することによってアドレス情報が記録された光ディスクに対して情報を記録又は再生する光ディスク装置において、
前記光ディスクからの反射光に基づいて前記ウォブルによるウォブル信号を検出するウォブル信号検出器と、
前記ウォブル信号と周波数が同じか又はＮ倍の周波数でそのウォブル信号に位相が同期したキャリア信号を生成する信号発生器と、
前記ウォブル信号をデルタシグマ変調するデルタシグマ変調器と、
前記デルタシグマ変調器の出力と前記キャリア信号との演算を行う演算器と、
前記演算器の出力から低域成分だけを通過させるローパスフィルタと、
前記ローパスフィルタの出力から前記アドレス情報を再生する再生回路と、を備えたことを特徴とする光ディスク装置。
【請求項２】
前記光ディスクの情報トラックに施されたウォブルの変調は、ＰＳＫ変調、ＭＳＫ変調、ＨＭＷ変調又はＦＳＫ変調であることを特徴とする請求項１に記載の光ディスク装置。
【請求項３】
前記演算器は、前記キャリア信号の符号を反転させる符号反転器と、前記キャリア信号と前記符号反転器の出力とを切り替えるスイッチとを含み、前記デルタシグマ変調器の出力に従い前記スイッチを切り替えることにより、前記キャリア信号と前記デルタシグマ変調器の出力との乗算を行うことを特徴とする請求項１又は２に記載の光ディスク装置。
【請求項４】
前記演算器は、前記キャリア信号を２値化する２値化器と、排他的論理和回路とを含み、前記排他的論理和回路で前記キャリア信号と前記２値化器の出力との排他的論理和をとることにより、前記キャリア信号と前記デルタシグマ変調器の出力との乗算を行うことを特徴とする請求項１又は２に記載の光ディスク装置。
【請求項５】
前記演算器は、前記キャリア信号と予め設定された第１の値、第２の値とをそれぞれ比較する第１、第２のコンパレータと、前記第１のコンパレータの出力に応じて前記キャリア信号の第１の期間に前記デルタシグマ変調器の出力を選択する第１のスイッチと、前記第２のコンパレータの出力に応じて前記キャリア信号の第２の期間に前記デルタシグマ変調器の出力の反転信号を選択する第２のスイッチとを含み、前記キャリア信号の第１、第２の期間に前記デルタシグマ変調器の出力を反転又は非反転させることにより、前記キャリア信号と前記デルタシグマ変調器の出力との乗算を行うことを特徴とする請求項１又は２に記載の光ディスク装置。
【請求項６】
前記演算器は、デルタシグマ変調された前記キャリア信号を出力する第２のデルタシグマ変調器と、差分回路とを含み、前記差分回路で前記第２のデルタシグマ変調器の出力と前記ウォブル信号をデルタシグマ変調するデルタシグマ変調器の出力との１ビット同士の差分演算を行い、更に、前記差分回路の出力を前記ローパスフィルタに通過させた後、そのフィルタ出力の全波整流を行う全波整流器を有することを特徴とする請求項１又は２に記載の光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスクに情報を記録又は再生する光ディスク装置、特に、光ディスクのウォブルを変調することでアドレス情報等を記録した光ディスクからアドレス情報等を再生する際の信号処理回路に関するものである。
【背景技術】
【０００２】
従来より光ディスクからデータを記録或いは再生する場合には、光ディスク上の位置を知るため、予め光ディスクに埋め込まれたアドレス情報を検出している。そして、光ディスク上の目的とする位置にアクセスした上で、その位置からユーザデータの記録や再生を行っている。光ディスクの多くは、光ディスク上のグルーブ溝を溝の幅方向に微小に偏移させるという、いわゆるウォブリングさせることでアドレス情報やクロック情報が埋め込まれている。
【０００３】
通常、ウォブリング構造は略正弦波状であり、連続する正弦波の一部をＦＳＫ／ＰＳＫ／ＭＳＫ等の変調を行うことでアドレス情報等が記録されている。ウォブリングされたトラック形状に対応するウォブル信号を再生し、各種変調に対して復調（或いは検波と呼ぶ）することでアドレス情報を再生する。
【０００４】
ウォブリング変調方式としては、例えば、特許文献１に記載されているように単一周波数のウォブリングの一部の位相を１８０度変化させる、いわゆるＰＳＫ（Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）変調等がある。
【０００５】
また、光ディスクのディスクアドレスを再生する方法としては、例えば、特許文献２に記載された方法がある。即ち、まず、ＰＳＫ変調を施されたウォブリングを再生したウォブル信号に対してＰＬＬにより周波数位相同期した搬送波を生成する。この搬送波からウォブル信号と位相の揃ったキャリア信号を生成し、ウォブル信号とキャリア信号を乗算することでＰＳＫ変調成分から被変調情報の検出即ちＰＳＫ検波を行う。検波を行うためには同期したキャリア信号生成器、乗算器、ＬＰＦ（ローパスフィルタ）、２値化器で構成される検波回路が用いられる。
【０００６】
また、特許文献３に記載されているようにＰＳＫ変調された信号をＡＤ変換し、その後の乗算やＬＰＦをデジタル回路で構成してウォブル信号と位相ロックしたキャリア信号を生成する方法がある。そしてそのキャリア信号を基にしてＰＳＫ検波することによりアドレス情報を検出する。
【特許文献１】特開平１０−０６９６４６号公報
【特許文献２】特開２００１−１２６４１３号公報
【特許文献３】特開平０５−２６０４１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来のＰＳＫ検波回路においては、多ビットの高速ＡＤ変換器を用いるため、ＡＤ変換器まわりの回路規模が増大し、それに伴い消費電力も増大するという問題点がある。具体的には、まず、レーザ光量やディスク反射率で振幅等が変動するウォブル信号を精度よく処理するため、多ビットのＡＤ変換器が用いられる。更に、その後段にあたる乗算器では多ビットで表現されるキャリア信号との乗算を行う。
【０００８】
例えば、再生するウォブル信号の周波数を約９６０ｋＨｚとすると、正確に信号を再現するにはその２０倍以上のサンプリング周波数が必要とされるので、ＡＤ変換器の動作周波数は約２０ＭＨｚを必要とする。更に、ＡＤのビット数は１０ビット、キャリア信号のビット数を８ビットとすると、乗算器としては１８ビット出力で、しかも２０ＭＨｚで動作することが要求される。
【０００９】
通常、ＡＤ変換器の動作周波数やビット数が大きくなると、ＡＤ変換器そのものの回路が複雑になり、消費電力が増加する。乗算する２つの入力それぞれのビット数が大きくなると、後段の乗算器においても回路規模が増大し、また全体の回路規模が増大することに伴い、実際のＩＣ回路での動作速度は制限される。
【００１０】
一方、ウォブル信号のビット数を少なくしたり、サンプリング周波数を下げることは、デジタル後のウォブル信号のＳ／Ｎや検波回路における検波後の信号のＳ／Ｎを低下を招く。その結果、被変調成分の検出精度を悪化させることになってアドレス検出性能を劣化させかねない。
【００１１】
更に、乗算器等の全て又は一部の回路をアナログ回路で構成する場合、温度特性や素子ばらつきに敏感になり、充分な回路性能を維持することが難しい。このような点から、回路規模や消費電力の増加を抑えつつ、充分な性能を有するウォブル変調に対応する検波回路が望まれていた。
【００１２】
本発明の目的は、回路規模の増大や消費電力の増大を抑制しつつ十分な性能を得ることが可能な光ディスク装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明は、ウォブル信号をＡＤ変換するＡＤ変換器としてデルタシグマ変調器を用い、そのデルタシグマ変調器の出力とキャリア信号との演算を行い、また、その演算器の出力からローパスフィルタによって低域成分だけを通過させることによってウォブルの変調情報の検波を行う。デルタシグマ変調器の出力とキャリア信号との演算を１ビットで処理できるため、回路規模を低減することが可能となる。
【発明の効果】
【００１４】
本発明によれば、ウォブル用のＡＤ変換器に回路構成が簡単なデルタシグマＡＤ変換器を用いて１ビットのデジタルビットストリームを出力し、そのままキャリア信号との演算処理を行うことにより、回路規模を簡単化することが可能となる。即ち、従来において回路規模が増大していたＡＤ変換を簡単化でき、更に１ビットで処理することからその後段の処理回路をも簡単化することが可能となる。また、従来の性能を保ちつつ回路規模の簡単化に伴い消費電力を低減することが可能となる。
【００１５】
更に、デルタシグマ変調後のデシメーションフィルタとヘテロダイン検出におけるＬＰＦを兼用できるため、この点からも回路規模を低減可能となる。また、回路規模が簡単になることで、コストダウンだけでなく、従来よりも高速に動作することができ、光ディスクの高倍速にも対応することが可能となる。
【発明を実施するための最良の形態】
【００１６】
次に、発明を実施するための最良の形態について図面を参照して詳細に説明する。
【００１７】
（第１の実施形態）
図１は本発明に係る光ディスク装置の一実施形態を示すブロック図である。図１では主にＰＳＫ検波回路を詳細に示す。なお、図１では光ディスクに情報を記録するための回路や再生するための回路、フォーカス制御やトラッキング制御を行うサーボ制御回路、或いは装置全体を制御するコントローラや機構等に関しては省略している。
【００１８】
図中１は情報を記録或いは再生する光ディスクである。光ディスク１の情報トラックには上述のようにウォブルが施され、アドレス情報等が記録されている。２は光ディスク１を回転駆動するスピンドルモータである。３はスピンドルモータ２を駆動するモータドライバーを含むモータ制御回路である。５は光ディスク１に対してレーザ光を照射して記録或いは再生を行うための光ピックアップである。
【００１９】
６は光ピックアップ５内の光ディスク１からの反射光を検出する複数のセンサの出力を増幅し、プッシュプル出力であるウォブル成分の信号を生成するアナログ信号処理回路である。７はデルタシグマ変調を用いたデルタシグマＡＤ変換器、８はウォブルＰＬＬ回路、９はＰＳＫ検波回路、１０は２値化器である。
【００２０】
スピンドルモータ２はモータ制御回路３により制御され、光ディスク１を適切な回転数で回転駆動する。次に、光ピックアップ５内の図示しない半導体レーザのレーザ光束が光ディスク１に照射され、光ディスク１からの反射光を光ピックアップ５内のセンサで受光する。光ピックアップ５内のセンサからの信号を基に図示しないサーボ制御回路は光ディスク１への照射光が光ディスク１上の溝に焦点を合わせつつ、その溝に沿って走査するようにサーボ制御を行う。
【００２１】
光ピックアップ５内のセンサからの出力信号はアナログ信号処理回路６に供給され、アナログ信号処理回路６はその信号をもとにマトリックス演算を行うことでウォブル信号を検出する。アナログ信号処理回路６で生成されたウォブル信号はデルタシグマＡＤ変換器７に送られる。
【００２２】
デルタシグマＡＤ変換器７は入力されたクロック周波数で高速サンプリングし、１ビットのデジタルビットストリームに変換する。通常、この１ビットのビットストリームは後段のデシメーションフィルタ１１にて高域のノイズ成分が除かれる。更に、デシメーションフィルタ１１はデルタシグマＡＤ変換器７の動作クロックより遅いレートの周波数で再サンプリングし、多ビットのデジタルデータに変換する。その後、ＰＬＬ回路８によりウォブル信号と同期した正弦波キャリアを再生する。正弦波キャリアはＰＳＫ検波回路９に入力される。
【００２３】
ＰＳＫ検波回路９はデシメーションフィルタ１１に入る前のビットストリーム化されたウォブル信号とＰＬＬ回路８の出力である正弦波キャリアとの演算を行い、ＰＳＫ情報を検出する。この演算はデルタシグマＡＤ変換器７の動作クロックと同じクロックで演算処理を行う。その演算処理は詳しく後述する。
【００２４】
ＰＳＫ検波回路９で検出されたＰＳＫ検波信号は、後段の２値化器１０において２値化され、被変調成分であるＰＳＫ２値化信号を再生する。その後、図示しないアドレス検出部においてＰＳＫ２値化信号のビット列から同期信号を検出し、アドレスビットを判定してアドレス情報を再生する。
【００２５】
次に、図１のデルタシグマＡＤ変換器７について説明する。デルタシグマＡＤ変換器の基本構成を図２に示す。図２における入力は図１におけるデルタシグマＡＤ変換器７の入力にあたるウォブル信号である。
【００２６】
デルタシグマＡＤ変換器７は、積分器２２、積分器２２の出力を所定の閾値で２値化し１ビットの出力信号を生成するコンパレータ２３、コンパレータ２３の出力を動作クロックである２０ＭＨｚの１クロック分遅延させる遅延器２４を含んでいる。また、遅延器２４の出力を閾値を中心レベルとするアナログの２値に変換するＤＡ変換器２５、ＤＡ変換器２５の出力と入力信号の減算を行う減算回路２１から構成されている。
【００２７】
詳細な説明は省略するが、このような構成を採用することでデルタシグマＡＤ変換器７は１ビット出力でありながら２０ＭＨｚという高速のサンプリング周波数を有する。そして、ノイズスペクトルを高域にシェーピングすることで、低域の周波数成分については高Ｓ／Ｎを有するようにＡＤ変換を行う。
【００２８】
図３は本発明の主要部であるＰＳＫ検波回路９の一例を示す。図中３１は信号の値を−１倍する符号反転回路、３２はスイッチ、３３はＬＰＦである。図１のＰＬＬ回路８から出力された正弦波キャリア信号は符号反転回路３１により正負が反転した信号に変換される。スイッチ３２はデルタシグマ変調器７の出力を切り替え制御信号とし、キャリア信号そのものと符号反転回路３１の出力とを切り替える。つまり、デジタルシグマＡＤ変換器７の出力が１である時は正負反転していない信号を選択し、０である時は正負反転している信号を選択する。
【００２９】
ＬＰＦ３３はスイッチ３２の出力信号から不要な高域成分を除去し、ＰＳＫ検波信号を出力する。なお、キャリア信号を２の補数表現とすることで、−１倍は乗算回路ではなくビット数分のＮＯＴ論理と加算器で実現できる。つまり、各ビットを反転するＮＯＴ論理と１を加算するための加算器で実現できる。以上の動作はデルタシグマＡＤ変換器７の出力レートである動作クロックと同じクロックで動作する。
【００３０】
次に、図３の回路動作を図４を参照して説明する。図４（ａ）はアナログ信号処理回路６から出力されたウォブル信号、図４（ｂ）はデルタシグマＡＤ変換器７でデルタシグマ変調された１ビットのビットストリーム信号である。図４（ｃ）はＰＬＬ回路８から出力された正弦波キャリア信号である。正弦波キャリア信号の出力は８ビットであるが、図４ではその値を理解し易いようにアナログ用に表現している。また、正弦波キャリア信号はウォブル信号と周波数が略同じで、位相がウォブル信号に同期している。
【００３１】
まず、図４（ｂ）に示すデルタシグマＡＤ変換器７出力のビットストリームのＨ／Ｌに従い、スイッチ３２は図４（ｃ）に示す正弦波キャリア信号と符号反転回路３１により反転された信号（図示せず）とを切り替える。図４（ｄ）はその切り替え結果を示す信号である。図４（ｄ）に示す信号は次段のＬＰＦ３３で平滑化され、キャリア周波数成分やデルタシグマ変調によりシェーピングされたノイズ成分が除去され、図４（ｅ）に示すようにＰＳＫ変調された情報を検出する。
【００３２】
本実施形態では、キャリア信号をデルタシグマ変調された信号で正負切り替えることで乗算処理を実現している。乗算することで、ウォブル信号成分とキャリア信号成分の位相差を検出できる。即ち、ウォブル信号のＰＳＫ成分をＤＣ領域に周波数変換することで元の変調情報を再生する。
【００３３】
ここで、ウォブル信号をＳＩＮ（θ＋α）と表現する。但し、無変調時α＝０、ＰＳＫ変調時α＝πである。更に、キャリア信号をＳＩＮθとする。乗算結果は以下のように計算できる。
【００３４】
ＳＩＮ（θ＋α）×ＳＩＮ（θ）
＝(１／２)・｛ＣＯＳ（α）−ＣＯＳ（２θ＋α）｝
この演算式で、第１項は位相の変化即ちＰＳＫによる被変調成分を、後者は位相の和の成分を示す。即ち、第１項は無変調時ＣＯＳ（０）＝１、ＰＳＫ変調時ＣＯＳ（π）＝−１となり、ビット判別できる信号に変換される。後者はほぼウォブルの２倍周波数の成分となるので、後段のＬＰＦでノイズシェーピングされたデルタシグマ変調ノイズとともに除去される。
【００３５】
本実施形態では、回路規模が増大するＡＤ変換器とその後の乗算処理を、デルタシグマＡＤ変換器とスイッチを用いて行うことにより、従来と同等の検出精度を保ちつつＡＤ変換器だけではなく乗算回路についても回路規模を低減できる。それに伴い消費電力の増大を抑制できる。
【００３６】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。第２の実施形態の全体構成は図１に示す構成と同等なので説明を省略する。第２の実施形態ではＰＳＫ検波回路９の構成が図１と異なっている。
【００３７】
図５は本実施形態のＰＳＫ検波回路９の構成を示す。図中５１は２値化器、５２はＥＸＯＲ回路（排他的論理和）、５３はＬＰＦである。
【００３８】
図５のＰＳＫ検波回路９の動作を図６の信号を参照して説明する。図６（ａ）はＡＤ変換される前のウォブル信号、図６（ｂ）はデルタシグマＡＤ変換器７でデルタシグマ変調された１ビットのビットストリーム信号である。
【００３９】
図６（ｃ）は８ビットで到来するキャリア信号である。２値化器５１はこのキャリア信号を中心レベルで２値化し、図６（ｄ）に示すように正弦波キャリアの２値化信号を出力する。ＥＸＯＲ回路５２は図６（ｂ）の１ビットのビットストリーム信号と２値化器５１の２値化出力とのＥＸＯＲ論理演算を行う。キャリア信号はウォブル信号と周波数が略同じで、位相がウォブル信号に同期している。
【００４０】
図６（ｅ）はＥＸＯＲ論理後の信号を示す。この信号は次段のＬＰＦ５３で平滑化され、キャリア周波数成分や２倍キャリア周波数成分が除去され、図６（ｆ）に示すようにＰＳＫ変調成分を検出する。
【００４１】
本実施形態では、キャリア信号をキャリア信号の符号のみを表現する２値化パルスにすることで、デルタシグマ変調されたウォブル信号との乗算をより簡便なＥＸＯＲ回路で実現することが可能となる。
【００４２】
なお、本実施形態においてはＥＸＯＲ回路を使用したが、第１の実施形態と同様にスイッチを使用し、片方の論理で他方を反転させる構成でも良いことは排他的論理和の論理から明らかである。
【００４３】
また、本実施形態においてはキャリア信号も２値化して１ビットとし、更に１ビットで出力するデルタシグマＡＤ変換器とＥＸＯＲ回路を用いることで、回路規模を低減でき、消費電力も低減できる。また、簡単な回路構成となっているので、従来よりも高速に動作することが可能となる。
【００４４】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。第３の実施形態の全体構成は図１に示す構成と同等なので説明を省略する。本実施形態ではＰＳＫ検波回路９の構成が同様に異なっている。
【００４５】
本実施形態のＰＳＫ検波回路は図３と同様にスイッチを利用するが、キャリア信号とその符号反転したものを切り替えるものではない。即ち、キャリア信号を３値にして、デルタシグマＡＤ変換されたウォブル信号と、その反転信号との中間値となる基準値とを切り替えるものである。
【００４６】
図７は本実施形態のＰＳＫ検波回路９の構成を示す。図中７１と７２はそれぞれ２系統の入力の値を比較し、大小関係を判定するコンパレータ、７３は所定の値を出力する基準値出力回路、７４はＮＯＴ回路、７５と７６はそれぞれスイッチ、７７はＬＰＦである。コンパレータ７１は振幅Ａを有するキャリア信号を入力とし、他方の入力である＋０．７Ａと比較して大きい場合にＨＩＧＨを出力する。
【００４７】
同様にコンパレータ７２はキャリア信号を入力とし、他方の入力である−０．７Ａと比較して大きい場合にＨＩＧＨを出力する。ＮＯＴ回路７４はデルタシグマＡＤ変換され、１ビットとなったウォブル信号を反転する。基準値出力回路７３はデルタシグマＡＤ変換され、１ビットとなったウォブル信号の出力論理値の中心値を出力する。
【００４８】
図７の動作を図８に示す各部の信号を参照して説明する。図８（ａ）はデルタシグマＡＤ変換される前のウォブル信号、図８（ｂ）はデルタシグマＡＤ変換器７でデルタシグマ変調された１ビットのビットストリーム信号である。
【００４９】
図８（ｃ）は正弦波キャリア信号であり、デジタル振幅として、Ａ＝±１００デジットｐ−ｐを有するものとする。正弦波キャリア信号はウォブル信号と周波数が略同じで、位相がウォブル信号に同期している。
【００５０】
コンパレータ７１はレベル０．７Ａ＝７０デジットとキャリア信号を比較し、図８（ｄ）に示すようにキャリア信号が大きい時にはＨＩＧＨを出力する。つまり、キャリア信号をＳＩＮφとすると、φ＝９０±４５度の範囲でＨＩＧＨとなる信号を出力する。
【００５１】
コンパレータ７２は同様にレベル−０．７Ａ＝−７０デジットと比較し、図８（ｅ）に示すようにキャリア信号が大きい時はＨＩＧＨを出力する。つまり、同様にφ＝２７０度±４５度の範囲でＬＯＷを出力する。
【００５２】
スイッチ７５はコンパレータ７１の出力がＨＩＧＨの場合にはデルタシグマＡＤ変換され、１ビットとなったウォブル信号を、ＬＯＷの場合にはスイッチ７６の出力を切り替えて出力する。スイッチ７６はコンパレータ７２の出力がＨＩＧＨの場合には基準値出力回路７３の出力を、ＬＯＷの場合にはＮＯＴ回路７４の出力を切り替えて出力する。最終的にスイッチ７５は図８（ｆ）に示すような信号を出力する。切替動作を整理すると以下の通りとなる。
【００５３】
コンパレータ７１の出力がＨＩＧＨ  →ウォブル信号をデルタシグマＡＤ変換したビットストリーム信号
コンパレータ７２の出力がＬＯＷ  →ウォブル信号をデルタシグマＡＤ変換したビットストリーム信号の反転信号
それ以外  →基準値（ここではビットストリームのＨＩＧＨとＬＯＷの中間値）
ＬＰＦ７７は図８（ｆ）に示すスイッチ７５の出力からキャリア周波数成分を除去し、低域成分だけを通過させて図８（ｇ）に示すＰＳＫ検波信号を出力する。
【００５４】
本実施形態では、キャリア信号を３値とみなしてキャリア信号周期の一部の期間だけで、デルタシグマ変調されたウォブル信号を反転、非反転させることで乗算処理を実現している。このように１ビットで出力するデルタシグマＡＤ変換器とスイッチや簡単な論理回路を用いることで回路規模を低減でき、消費電力も低減できる。
【００５５】
また、本実施形態では、第１の実施形態に比べてスイッチ回路等が増加するものの、簡単な回路構成によりキャリア信号を３値化したことと等価な信号処理が実現できる。同様な考えに従って、スイッチ個数を増やすことでより多ビット化することが可能である。即ち、簡単な回路構成により精度よいキャリア信号のままで、多ビットと多ビットの乗算が可能となるので、従来よりも回路規模を低減でき、更には従来よりも高速に動作することが可能である。
【００５６】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。第４の実施形態の全体構成は図１に示す構成と同等なので説明を省略する。第４の実施形態では同様にＰＳＫ検波回路９の構成が異なっている。本実施形態では、第２の実施形態と同様にＥＸＯＲ論理を利用するが、前後の複数のサンプル点を用いて演算することで、より高精度な検出を実現するものである。
【００５７】
図９は本実施形態のＰＳＫ検波回路９の構成を示す。図中８１は１クロックサンプル分の遅延を発生させる遅延器で、これが３段縦続接続されている。８２は入力を２値化する値化器、８３はＥＸＯＲ回路、８４は４入力の加算器、８５はＬＰＦである。
【００５８】
デルタシグマ変調されたウォブル信号は１段目の遅延器８１に入力され、１サンプルクロックづつ遅延され後段に伝播する。一方、２値化器８２は正弦波キャリア信号を２値化し、１ビットのパルス（正か負かを示す）として出力する。また、デルタシグマ変調されたウォブル信号は１段目のＥＸＯＲ回路８３の一方の入力端子に入力されている。２段目、３段目、４段目のＥＸＯＲ回路８３の一方の入力端子には１段目、２段目、３段目の各遅延器８１の出力が入力されている。
【００５９】
１段目から４段目の各ＥＸＯＲ回路８３の他方の入力端子には、それぞれ２値化器８２の出力が入力されている。この構成により、各遅延結果と２値化キャリア信号とのＥＸＯＲ論理を実現するものである。加算器８４はＥＸＯＲ回路８３の各出力結果を加算し、ＥＸＯＲ論理後の移動平均処理を行う。ＬＰＦ８５は加算器８４の出力からキャリア周波数成分を除去し、低域成分だけを通過させてＰＳＫ検波信号を出力する。
【００６０】
本実施形態は、第２の実施形態の動作を前後数ビットに拡張したものであり、各部の信号の様子は第２の実施形態と同等であるので説明を省略する。本実施形態では、前後のサンプル点での演算結果を用いることで、デルタシグマ変調により高域にシェーピングされたノイズを除去しつつ、合わせて乗算処理も行う。
【００６１】
なお、本実施形態においては、ＥＸＯＲ回路で２系統の１ビットのビット演算を実施したが、図７の実施形態のようにＮＯＴ回路とスイッチを用いて、同様の効果を得ることは可能である。
【００６２】
また、ＥＸＯＲ回路出力をそのまま加算器で加算するのではなく、加算器の直前の各信号ラインに係数器を付加し、より高次のフィルタ特性となるような構成としても良い。この時、本回路で直接高域のノイズ成分を除去できるので、キャリア周波数成分等を除去する機能を兼用し、後段のＬＰＦを省略しても良い。
【００６３】
通常、デルタシグマ変調出力のビットストリームは、１ビットだけで情報を表現しているわけではなく、前後数ビットでＡＤ変換前の信号のレベルを表現している。そのため、デルタシグマ変調されたウォブル信号と２値化されたキャリア信号のＥＸＯＲ論理をとるだけではなく、前後数サンプルから移動平均を行うと良い。例えば、本実施形態のように前後４サンプルからの加算処理を行うことで、乗算器を利用することなく、簡単な回路構成で位相の変化であるＰＳＫ検波をより良い精度で実現できる。
【００６４】
従って、本実施形態においては、フィルタと乗算器を一体化することで、全体の回路規模を低減しつつ所望の処理を実現できる。
【００６５】
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。第５の実施形態の全体構成は図１に示す構成と同等なので説明を省略する。第５の実施形態では同様にＰＳＫ検波回路９の構成が異なっている。
【００６６】
図１０は本実施形態のＰＳＫ検波回路９の構成を示す。図中９１はデルタシグマ変調器、９２は減算器、９３はＬＰＦ、９４は全波整流器である。
【００６７】
図１０の動作を図１１の信号を参照して説明する。図１１（ａ）はＡＤ変換前のウォブル信号、図１１（ｃ）は図１のデルタシグマＡＤ変換器７によりデルタシグマ変調された１ビットのビットストリーム信号である。図１１（ｂ）はデルタシグマ変調する前のキャリア信号である。キャリア信号はウォブル信号と周波数が略同じで、位相がウォブル信号に同期している。
【００６８】
デルタシグマ変調器９１は図１のＰＬＬ回路８から出力される正弦波キャリア信号（図１１（ｂ））をデルタシグマ変調し、図１１（ｄ）に示すように１ビットのビットストリーム信号を出力する。減算器９２は既にデルタシグマ変調されたウォブル信号とデルタシグマ変調されたキャリア信号との１ビット同士の差分演算を行い、図１１（ｅ）に示すように３値の２ビットの演算結果を出力する。
【００６９】
フィルタ９３はキャリア周波数成分を除去し、低域成分だけを通過させて図１１（ｆ）に示すような信号を出力する。図１１（ｆ）では位相反転しているＰＳＫ変調期間だけが相殺されずに残っている。全波整流器９４は信号が負の場合だけ反転することで、全波整流動作を行う。図１１（ｇ）は全波整流後の信号を示す。
【００７０】
ここで、図１の２値化回路１０においては単純に閾値と比較判定することも可能であるが、ウォブル周期内で検波回路の出力信号を積分することで、より正確に２値化判定することができる。
【００７１】
本実施形態においては、キャリア信号がデルタシグマ変調されたビットストリーム信号であっても、乗算器を不要とし、減算器等の簡単な回路構成をとることで、回路規模を低減でき、消費電力も低減できる。
【００７２】
なお、本実施形態では、キャリア信号を生成してからデルタシグマ変調を実施したが、直接デルタシグマ変調されたキャリア信号を生成するような変調器であってもよい。
【００７３】
（第６の実施形態）
次に、本発明の第６の実施形態について説明する。本実施形態では光ディスクの情報トラックのウォブリングがＰＳＫではなく、ＭＳＫにて変調されている場合に適用するものである。そのため、本実施形態では、図１の光ディスク装置においてＰＳＫ変調をＭＳＫ変調に置き換えるものとする。即ち、図１の光ディスク１には情報トラックにＭＳＫ変調によりアドレス情報等が記録され、それに応じてＰＳＫ検波回路９はＭＳＫ検波回路に置き換えるものとする。
【００７４】
ＭＳＫ検波回路としては、図３と同等の回路を用いることができる。また、図５、図７、図９、図１０のＰＳＫ検波回路と同等の回路を用いることもできる。ここでは、図３と同等の回路を用いるものとする。ＭＳＫ変調に関しては、例えば、特開２００３−１２３２４９号公報に開示されている。
【００７５】
図１２は図４に対応する各部の信号波形を示す。図１２（ａ）〜図１２（ａ）はそれぞれ図４（ａ）〜図４（ｅ）に対応する。図１２（ａ）は図１のアナログ信号処理回路６にて再生されたＭＳＫ変調波形である。上記特開２００３−１２３２４９号公報に記載されているように通常の無変調部では、
無変調部（下記アイウ以外）  ＋ＣＯＳ（ωｔ）
である。ＭＳＫ変調部は、以下の３種の波形の組み合わせで構成されている。
【００７６】
期間（ア）＋ＣＯＳ（１．５ωｔ）
期間（イ）−ＣＯＳ（ωｔ）
期間（ウ）−ＣＯＳ（１．５ωｔ）
本実施形態では、図１２（ａ）に示す信号がＭＳＫ変調されたウォブル信号として再生されると、デルタシグマＡＤ変換器７によるビットストリーム信号は図１２（ｂ）に示すようになる。この場合、ウォブル信号と位相同期した信号は余弦波となるので、図１２（ｃ）におけるキャリア信号も余弦波で表している。キャリア信号はウォブル信号と周波数が略同じで、位相がウォブル信号に同期している。
【００７７】
図３の検波回路における動作はＰＳＫ変調の場合と同様である。スイッチ３２はこの余弦波キャリア信号を図１２（ｂ）に示す信号により反転／非反転し、図１２（ｄ）に示すような信号を出力する。即ち、スイッチ３２はビットストリームに従いキャリア信号か符号反転回路３１の出力かを選択する。図１２（ｄ）の信号をＬＰＦ３３で平滑化すると図１２（ｅ）に示す信号が得られ、ＭＳＫ変調された情報を検出できる。
【００７８】
本発明は、上述のようにＰＳＫ変調だけではなく、ＭＳＫ変調方式にも適用することが可能である。従って、このようなＭＳＫ変調方式の光ディスク装置においても検波回路の規模を削減することができる。
【００７９】
なお、本実施形態においては、第１の実施形態のＰＳＫ検波回路をＭＳＫ検波回路として用いる例を説明したが、その他の実施形態のＰＳＫ検出回路と同等の回路をＭＳＫ変調方式に適用することも可能である。
【００８０】
（第７の実施形態）
次に、本発明の第７の実施形態について説明する。本実施形態は、光ディスクの情報トラックのウォブリングがＨＭＷにて変調されている場合に適用するものである。ＨＭＷ変調に関しては、例えば、特開２００３−１２３２４９号公報に開示されている。ＨＭＷはその波形が鋸状であることからＳＴＷ（Ｓａｗ  Ｔｏｏｔｈ  Ｗｏｂｂｌｅ）とも呼ばれている。
【００８１】
本実施形態では、図１の光ディスク装置において光ディスク１の情報トラックにＨＭＷ変調によりアドレス情報等が記録され、図１のＰＳＫ検波回路９はＨＷＭ検波回路に置き換えるものとする。ＨＷＭ検波回路としては、例えば、図３のＰＳＫ検波回路と同等の回路を用いることができる。
【００８２】
図１３は図４に対応する各部の信号波形を示す。図１３（ａ）〜図１３（ａ）はそれぞれ図４（ａ）〜図４（ｅ）に対応する。図１３（ａ）はアナログ信号処理回路６で再生されたＨＭＷ変調波形である。上記特開２００３−１２３２４９号公報に記載されているように通常の無変調部では、
無変調部（下記アイウ以外）  ＋ＣＯＳ（ωｔ）
である。ＨＭＷ変調部では、例えば、ｋ＝０．２５として、被変調データが１の時、
＋ＣＯＳ（ωｔ）＋ｋ×ＳＩＮ（２ωｔ）
という変調を行う。この波形を図１３の期間（エ）に示す。また、被変調データが０の時には、＋ＣＯＳ（ωｔ）−ｋ×ＳＩＮ（２ωｔ）
という変調を行う。この波形を図１３の期間（オ）に示す。
【００８３】
実際には、この変調方式による波形がＮウォブル連続している場合もあり得る。ここでは表記上の都合から、
無変調、被変調データが１、無変調、被変調データが０、無変調、
の組み合わせのウォブル信号にて説明する。
【００８４】
本実施形態では、図１３（ａ）に示すようにＭＳＫ変調されたウォブル信号が再生されると、ビットストリーム信号は図１３（ｂ）に示すようになる。ウォブル信号と周波数並びに位相同期した信号は１倍周波数の余弦波となるが、ＰＬＬ回路８においてその２倍の周波数となる正弦波は用意に生成可能である。この場合のキャリア信号はウォブル信号と同じ周波数ではなく、２倍の周波数の信号になる。図１３（ｃ）におけるキャリア信号もそのように表している。
【００８５】
図３の検波回路の動作はＰＳＫ変調の場合と同様である。スイッチ３２はこの２倍周波数の正弦波キャリア信号を図１３（ｂ）の信号により反転／非反転し、図１３（ｄ）に示すような信号を出力する。即ち、上述のようにスイッチ３２はビットストリームに従いキャリア信号か符号反転回路３１の出力かを選択する。この信号をＬＰＦ３３で平滑化すると、図１３（ｅ）に示す信号が得られる。
【００８６】
ここで、図１３（ｅ）に示すようにＬＰＦ３３からの出力信号は期間（エ）と期間（オ）とでＨＭＷ変調された被変調データにより正負にシフトしている。実際には、Ｎウォブル連続するので、Ｎウォブルにわたり長期間積分することで、より正確に被変調データを検出する。
【００８７】
本発明においては、ＰＳＫやＭＳＫといった単純な変調方式だけではなく、２つの波形を混合し、その一方の位相が反転するような変調方式にも適用することが可能である。従って、このようなＨＭＷ方式の光ディスク装置においても、検波回路の規模を低減することができる。
【００８８】
本実施形態では、第１の実施形態のＰＳＫ検波回路をＨＭＷ検出回路として用いる例を説明したが、その他の実施形態の検出回路についても同様にＨＭＷ変調方式に適用することが可能である。
【００８９】
また、以上の実施形態ではＰＳＫ、ＭＳＫ、ＨＭＷ変調における位相変調の検波について説明したが、本発明はＦＳＫ変調についても同様に使用可能であり、それらを組み合わせた変調方式についても適用可能である。
【図面の簡単な説明】
【００９０】
【図１】本発明に係る光ディスク装置の第１の実施形態を示すブロック図である。
【図２】デルタシグマ変調を用いたＡＤ変換器の基本ブロック図を示す図である。
【図３】第１の実施形態のＰＳＫ検波回路を示すブロック図である。
【図４】図３の各部の信号を示す図である。
【図５】本発明の第２の実施形態のＰＳＫ検波回路を示すブロック図である。
【図６】図５の各部の信号を示す図である。
【図７】本発明の第３の実施形態のＰＳＫ検波回路を示すブロック図である。
【図８】図７の各部の信号を示す図である。
【図９】本発明の第４の実施形態のＰＳＫ検波回路を示すブロック図である。
【図１０】本発明の第５の実施形態のＰＳＫ検波回路を示すブロック図である。
【図１１】図１０の各部の信号を示す図である。
【図１２】本発明の第６の実施形態における検波回路の各部の信号を示す図である。
【図１３】本発明の第７の実施形態における検波回路の各部の信号を示す図である。
【符号の説明】
【００９１】
１  光ディスク
２  スピンドルモータ
３  モータ制御回路
５  光ピックアップ
６  アナログ信号処理回路
７  デルタシグマＡＤ変換器
８  ＰＬＬ回路
９  ＰＳＫ検波回路
１０  ２値化器
２１  減算回路
２２  積分器
２３、７１、７２  コンパレータ
２４、８１  遅延器
２５  ＤＡ変換器
３１  符号反転回路
３２、７５、７６  スイッチ
３３、５３、７７、８５、９３  フィルタ（ＬＰＦ）
５１、８２  ２値化器
５２、８３  ＥＸＯＲ回路
７３  基準値出力回路
７４  ＮＯＴ回路
８４  加算器
９１  デルタシグマ変調器
９２  減算回路
９４  全波整流器
【図１】
2008123616.tif 000003
【図２】
2008123616.tif 000004
【図３】
2008123616.tif 000005
【図４】
2008123616.tif 000006
【図５】
2008123616.tif 000007
【図６】
2008123616.tif 000008
【図７】
2008123616.tif 000009
【図８】
2008123616.tif 000010
【図９】
2008123616.tif 000011
【図１０】
2008123616.tif 000012
【図１１】
2008123616.tif 000013
【図１２】
2008123616.tif 000014
【図１３】
2008123616.tif 000015