(57)【要約】【課題】形成された画素電極の形状を矩形形状等の所定の形状とし、画素電極間ギャップの精度が向上する、液晶表示素子の製造方法を提供する。【解決手段】画素電極１００がマトリスク状に配置された液晶表示素子の製造方法において、基板１上にレジスト層３を形成し、ストライプ状の第１光透過領域Ｂ１０を有する第１露光マスク１０を用いて、光をレジスト層に第１露光マスクを介して照射し、レジスト層にストライプ状の第１露光領域４０を形成し、ストライプ状の第２光透過領域Ｂ２０を有する第２露光マスク２０を用いて、光をレジスト層に第２露光マスクを介して照射し、レジスト層に第１露光領域と交差するストライプ状の第２露光領域５０を形成する。【選択図】図２
2008134592.tif 000002
【特許請求の範囲】
【請求項１】
画素電極がマトリスク状に配置された液晶表示素子を製造するための液晶表示素子の製造方法において、
基板上に感光性を有するレジスト層を形成するレジスト層形成工程と、
前記レジスト層形成工程後に、ストライプ状の第１の光透過領域を有する第１の露光マスクを用いて、光を前記レジスト層に前記第１の露光マスクを介して照射し、前記レジスト層にストライプ状の第１の露光領域を形成する第１露光工程と、
前記第１露光工程後に、ストライプ状の第２の光透過領域を有する第２の露光マスクを用いて、光を前記レジスト層に前記第２の露光マスクを介して照射し、前記レジスト層に前記第１の露光領域と交差するストライプ状の第２の露光領域を形成する第２露光工程と、
を有することを特徴とする液晶表示素子の製造方法。
【請求項２】
画素電極がマトリスク状に配置された液晶表示素子を製造するための液晶表示素子の製造方法において、
ストライプ状の第１の光透過領域とストライプ状の第２の光透過領域とを有する露光マスクを作製する露光マスク作製工程と、
基板上に感光性を有するレジスト層を形成するレジスト層形成工程と、
前記レジスト層形成工程後に、前記第２の光透過領域が遮光された状態で光を前記レジスト層に前記露光マスクを介して照射し、前記レジスト層にストライプ状の第１の露光領域を形成する第１露光工程と、
前記第１露光工程後に、前記第１の光透過領域が遮光された状態で光を前記レジスト層に前記露光マスクを介して照射し、前記レジスト層に前記第１の露光領域と交差するストライプ状の第２の露光領域を形成する第２露光工程と、
を有することを特徴とする液晶表示素子の製造方法。
【請求項３】
前記画素電極は、光透過性または光反射性を有することを特徴とする請求項１または請求項２記載の液晶表示素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、透過型または反射型の液晶表示素子を製造するための液晶表示素子の製造方法に係り、特にこれら液晶表示素子における画素電極の形成方法に関するものである。
【背景技術】
【０００２】
画像を大画面で高精細に表示できるディスプレイとして、プロジェクタやプロジェクションテレビ等の投射型の液晶表示装置が普及している。
この投射型の液晶表示装置には、一般的に、液晶表示素子の一方から入射した光をこの液晶表示素子を透過して他方に出射する透過型方式と、液晶表示素子の一方から入射した光をこの液晶表示素子で反射させて入射した側に出射する反射型方式とがある。
【０００３】
液晶表示素子は、主として、所定の間隙を有してそれぞれ対向配置された２つの基板とこの間隙に充填された液晶層とにより構成されている。
一方の基板の対向面側には画素電極がマトリクス状に複数配置されており、この画素電極が配置された領域が画像を表示するための表示領域となる。
他方の基板の対向面側には表示領域と対向する領域に共通電極が設けられており、この共通電極と画素電極との間に電圧を印加して液晶層中の液晶を駆動させることにより、所望の画像を表示することができる。
【０００４】
また、近年のハイビジョン化等の画像の高精細化に伴って、液晶表示素子に対して画素電極の高密度化が望まれている。
画素電極の高密度化を実現するためには、画素電極を小型化すると共に画素電極間ギャップの微細化が必要となる。
画素電極間ギャップを微細化しないと開口率が小さくなるため、コントラストが悪化する等の不具合が生じる原因となる。
そこで、画素電極間ギャップを微細化する手段の一例が特許文献１に記載されている。
【特許文献１】特開２００４−２７１８００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、画素電極間ギャップを微細化しようとすると、液晶表示素子の製造過程における画素電極形成工程で、ステッパ等を用いて露光する際に、露光マスクのパターン間ギャップ同士の交点部分で光近接効果がより顕著になる。
【０００６】
ここで、光近接効果の影響を受けて形成された画素電極の形状について図１２を用いて説明する。
図１２は光近接効果を受けて形成された画素電極の形状を説明するための平面図であり、図１２（ａ）は従来例の露光マスクのパターンの形状、図１２（ｂ）は（ａ）に示す露光マスクを用いて形成された画素電極の形状をそれぞれ示す図である。
【０００７】
図１２（ａ）に示すように、従来例の露光マスク３００は、露光の際に光を遮断する矩形形状の遮光パターン３１０が所定の間隙を有してマトリクス状に配置されている。ここで、図１２（ａ）中のｘ方向に延在する間隙部を３２０ａ、ｙ方向に延在する間隙部を３２０ｂとする。
そして、この露光マスク３００を用いて露光を行うと、間隙部３２０ａと間隙部３２０ｂとの交点及びその近傍で光近接効果が顕著となり、形成された画素電極４１０の形状は矩形形状とはならずに画素電極間ギャップの交点付近の角部が丸まった形状となる。ここで、ｘ方向に延在する画素電極間ギャップを４２０ａ、ｙ方向に延在する画素電極間ギャップを４２０ｂとする。
このような角部が丸まった形状を有する画素電極が形成された液晶表示素子を用いて画像を表示すると、表示された画像のコントラストが悪化するという問題がある。
【０００８】
また、液晶表示素子の製造過程において、画素電極形成工程後に、形成された画素電極間ギャップ４２０ａ、４２０ｂをＳｉＯ２（二酸化珪素）等の絶縁性材料で埋め込む工程を有する場合があり、このような場合においても、上述したように形成された画素電極４１０が角部が丸まった形状を有していると、画素電極間ギャップ４２０ａと画素電極間ギャップ４２０ｂとの交点部分における絶縁性材料の埋め込みが不十分となり、外部から入射した光がこの交点部分で乱反射する場合がある。
また、上記絶縁性材料の埋め込みが不十分であると、液晶の配向を乱す原因となり、この液晶の配向の乱れや上記乱反射の影響により、表示された画像のコントラストが悪化するという問題がある。
【０００９】
また、露光マスクの画素電極パターン間ギャップ同士の交点部分における光近接効果を低減させるために、露光マスクの画素電極パターンの角部にセリフ（serif）と称する補助パターンを設ける手段があるが、安定した矩形形状を形成しにくく、また、作製した露光マスクのパターン寸法精度等を検査する時間が補助パターン設けない場合よりも長くかかるため生産性を悪化させる原因となり、その改善が望まれていた。
【００１０】
次に、現状のステッパの課題について同じく図１２を用いて説明する。
現状のステッパを用いて露光を行う際、例えば、露光マスク３００の間隙部３２０ａの幅と間隙部３２０ｂの幅とが同じであっても、ステッパのレンズ収差の影響により、形成された画素電極間ギャップ４２０ａの幅と画素電極間ギャップ４２０ｂの幅とがそれぞれ異なってしまう場合がある。
画素電極間ギャップがｘ方向とｙ方向とでそれぞれ異なってしまった場合、例えばｘ方向の画素電極間ギャップがｙ方向よりも狭くなってしまった場合、ｘ方向に隣り合う画素電極同士が短絡したり、コントラスト表示された画像における特にｙ方向のコントラストが悪化することがある。
【００１１】
そこで、本発明が解決しようとする課題は、形成された画素電極の形状を矩形形状等の所定の形状とし、画素電極間ギャップの精度が向上する、液晶表示素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記の課題を解決するために、本願各発明は次の手段を有する。
１）画素電極（１００）がマトリスク状に配置された液晶表示素子を製造するための液晶表示素子の製造方法において、基板（１）上に感光性を有するレジスト層（３）を形成するレジスト層形成工程と、前記レジスト層形成工程後に、ストライプ状の第１の光透過領域（Ｂ１０）を有する第１の露光マスク（１０）を用いて、光を前記レジスト層に前記第１の露光マスクを介して照射し、前記レジスト層にストライプ状の第１の露光領域（４０）を形成する第１露光工程と、前記第１露光工程後に、ストライプ状の第２の光透過領域（Ｂ２０）を有する第２の露光マスク（２０）を用いて、光を前記レジスト層に前記第２の露光マスクを介して照射し、前記レジスト層に前記第１の露光領域と交差するストライプ状の第２の露光領域（５０）を形成する第２露光工程と、を有することを特徴とする液晶表示素子の製造方法である。
２）画素電極（１００）がマトリスク状に配置された液晶表示素子を製造するための液晶表示素子の製造方法において、ストライプ状の第１の光透過領域（Ｂ２１０）とストライプ状の第２の光透過領域（Ｂ２２０）とを有する露光マスク（２００）を作製する露光マスク作製工程と、基板（１）上に感光性を有するレジスト層（３）を形成するレジスト層形成工程と、前記レジスト層形成工程後に、前記第２の光透過領域が遮光された状態で光を前記レジスト層に前記露光マスクを介して照射し、前記レジスト層にストライプ状の第１の露光領域（４０）を形成する第１露光工程と、前記第１露光工程後に、前記第１の光透過領域が遮光された状態で光を前記レジスト層に前記露光マスクを介して照射し、前記レジスト層に前記第１の露光領域と交差するストライプ状の第２の露光領域（５０）を形成する第２露光工程と、を有することを特徴とする液晶表示素子の製造方法である。
３）前記画素電極は、光透過性または光反射性を有することを特徴とする１）項または２）項記載の液晶表示素子の製造方法である。
【発明の効果】
【００１３】
本発明に係る液晶表示素子の製造方法によれば、形成された画素電極の形状を矩形形状等の所定の形状とし、画素電極間ギャップの精度が向上するという効果を奏する。
【発明を実施するための最良の形態】
【００１４】
本発明の実施の形態を、好ましい実施例により図１〜図１１を用いて説明する。
図１〜図１０は本発明の液晶表示素子の製造方法の実施例を説明するための図であり、図１１は同実施例の変形例を説明するための図である。
【００１５】
＜実施例＞
実施例を第１工程〜第４工程として図１〜図１０を用いて説明する。
実施例では、液晶表示素子の製造方法において、特に画素電極形成工程について詳細に説明する。
図１及び図２は、本発明の液晶表示素子の製造方法の実施例における第１工程及び第２工程をそれぞれ説明するための図である。
図３〜図７は、本発明の液晶表示素子の製造方法の実施例における第３工程を説明するための図である。
図８〜図１０は、本発明の液晶表示素子の製造方法の実施例における第４工程を説明するための図である。
【００１６】
（第１工程）
まず、第１工程について図１を用いて説明する。図１（ａ）は以下に説明する第１工程を経た後の半導体基板１の平面図であり、図１（ｂ）はその断面図である。
【００１７】
図１（ａ），（ｂ）に示すように、オリフラ部１ａを有し所定の半導体プロセスを施した半導体基板１であるＳｉ（シリコン）ウエハの表面上に、Ａｌ（アルミニウム）からなる画素電極層２をスパッタ法や蒸着法等の周知の真空成膜法により形成し、さらに画素電極層２の表面上に、感光性を有するポジ型レジストを塗布して乾燥させることによりレジスト層３を形成する。
【００１８】
（第２工程）
次に、第２工程について図２を用いて説明する。図２（ａ）及び（ｂ）は、第２工程で用いる第１の露光マスク１０及び第２の露光マスク２０の各平面図である。
【００１９】
図２（ａ），（ｂ）に示すように、後述する画素電極１００を形成するための第１の露光マスク１０及び第２の露光マスク２０を周知の方法により作製する。
第１の露光マスク１０及び第２の露光マスク２０は、石英ガラス等からなり光透過性を有するガラス基板の一面側にＣｒ（クロム）等からなり遮光性を有する所定のパターンが形成されたものである。このパターンが形成されたパターン領域は露光の際に光を遮断する遮光領域Ａ１０，Ａ２０となり、パターン領域以外の領域は露光の際に光を透過する透過領域Ｂ１０，Ｂ２０となる。
【００２０】
実施例では、第１の露光マスク１０を、遮光領域Ａ１０の幅ＷＡ１０が２５μｍ、透過領域Ｂ１０の幅ＷＢ１０が１．０μｍであり、透過領域Ｂ１０がその幅ＷＢ１０方向に等間隔のストライプ状に設けられた構成とした。
また、実施例では、第２の露光マスク２０を、遮光領域Ａ２０の幅ＷＡ２０が４０μｍ、透過領域Ｂ２０の幅ＷＢ２０が１．０μｍであり、透過領域Ｂ２０がその幅ＷＢ２０方向に等間隔のストライプ状に設けられた構成とした。
【００２１】
ここで、図２（ａ），（ｂ）における横（左右）方向、即ち、透過領域Ｂ１０，Ｂ２０が延在する方向と直交する方向をそれぞれｘ方向と称し、縦（上下）方向、即ち、透過領域Ｂ１０，Ｂ２０が延在する方向をそれぞれｙ方向と称することとする。
【００２２】
（第３工程）［図３〜図７参照］
まず、第３工程で使用するステッパ３０の概略について図３を用いて説明する。図３はステッパ３０の概略を説明するための図であり、図３（ａ）はステッパ３０の模式的断面図、図３（ｂ）は図３（ａ）中の矢視Ｓ方向から見たときのステージ部３１の平面図である。
ここで、図３（ａ）における横（左右）方向をステッパ３０のｘ方向、縦（上下）方向をステッパ３０のｚ方向と称し、紙面に対して直交する（手前奥）方向をステッパ３０のｙ方向と称することとする。
また、図３（ｂ）における横（左右）方向をステージ部３１のｘ方向、縦（上下）方向をステージ部３１のｙ方向と称し、紙面に対して直交する（手前奥）方向をステージ部３１のｚ方向と称することとする。
なお、図３（ａ）におけるｘ方向，ｙ方向，及びｚ方向と、図３（ｂ）におけるｘ方向，ｙ方向，及びｚ方向とはそれぞれ対応している。
ここで、ｘ方向，ｙ方向，及びｚ方向は、互いに直交する方向である。
【００２３】
図３（ａ）に示すように、ステッパ３０は、主として、半導体基板１を保持するステージ部３１と、第１の露光マスク１０及び第２の露光マスク２０を保持するマスク保持部３２と、光を照射する照射部３３と、第１の露光マスク１０及び第２の露光マスク２０のパターンがそれぞれ所定倍率に縮小露光されるように照射部３３から出射された光の範囲を縮小するレンズ部３４と、により構成されている。
実施例では上記所定倍率を１／５（５分の１）とした。
【００２４】
図３（ｂ）に示すように、ステージ部３１は、図示しない駆動手段によってｘ方向及びｙ方向のそれぞれ任意の位置に移動可能である。
また、ステージ部３１は図示しないチルト機構やあおり補正機構を有しており、これらの機構によりフォーカス調整やあおり補正等を行うことができる。
【００２５】
また、ステッパ３０は、上記ステージ部３１上に半導体基板１を移動するための図示しない移動手段、及び、半導体基板１のオリフラ部１ａとステージ部３１のｘ方向及びｙ方向とが一致するようにアライメントを行うプリアラレイメント手段を有している。
【００２６】
次に、上述したステッパ３０を用いて、前述の半導体基板１の表面上に形成されたレジスト層３を露光する露光方法について図４〜図７を用いて説明する。
実施例では、２つの露光マスクを用いて露光を２回行うことを特徴の１つとしている。
【００２７】
まず、１回目の露光方法について、図４及び図５を用いて説明する。
図４は後述する画素電極１００を形成するための１回目の露光方法を説明するための図であり、図４（ａ）は前述の図３（ａ）に、図４（ｂ）は前述の図３（ｂ）にそれぞれ対応している。
図５は１回目の露光が完了した状態のレジスト層３を示す図であり、図５（ａ）はレジスト層３全体を示す平面図、図５（ｂ）は図５（ａ）中の露光範囲Ｅの１つを拡大した拡大平面図である。
【００２８】
図４（ａ）に示すように、まず、前述の第１露光マスク１０を、第１露光マスク１０のｘ方向及びｙ方向とステッパ３０のｘ方向及びｙ方向とがそれぞれ一致すると共に遮光領域Ａ１０及び透過領域Ｂ１０を有する面がステージ部３１側に向くようにして、ステッパ３０のマスク保持部３２に固定する。
次に、半導体基板１を、半導体基板１のオリフラ部１ａが延在する方向とステージ部３１のｘ方向とが一致すると共にレジスト層３が照射部３３側に向くようにして、ステッパ３０のステージ部３１に固定する。
このとき、ステージ部３１のｘ方向及びｙ方向は、ステッパ３０のｘ方向及びｙ方向とそれぞれ一致している。
【００２９】
その後、レジスト層３を精度よく露光するために、図示しないチルト機構やあおり補正機構等により、ステッパ３０のｚ方向におけるフォーカス調整やあおり補正等の調整を行う。
【００３０】
次に、ステッパ３０の照射部３３から所定光量の光を出射する。
照射部３３から出射された光は、第１の露光マスク１０に到達した際に、遮光領域Ａ１０で遮光され、透過領域Ｂ１０で透過する。｛図２（ａ）参照｝
そして、透過領域Ｂ１０を透過した光は、その照射範囲をレンズ部３４で縮小されてレジスト層３に照射される。レジスト層３において１回目の露光により上記光が照射された領域が図５に示すストライプ状の第１の露光領域４０となる。
また、この第１の露光領域４０は、後述する画素電極間ギャップ１１０ｙとなる。
ここで、レジスト層３に光を照射可能な範囲を露光範囲Ｅと称す。
【００３１】
その後、ステージ部３１をｘ方向及びｙ方向の各所定位置まで移動させて、露光範囲Ｅ毎に上記露光を行う。
その結果、図５（ａ）に示すように、レジスト層３の各露光範囲Ｅに第１の露光領域４０がそれぞれ形成される。
また、ステッパ３０を用いて１／５に縮小露光したため、図５（ｂ）に示す第１の露光領域４０における幅Ｗ４０は第１の露光マスク１０における透過領域Ｂ１０の幅ＷＢ１０（１．０μｍ）の１／５である０．２μｍになり、間隔Ｄ４０は第１の露光マスク１０における遮光領域Ａ１０の幅ＷＡ１０（２５μｍ）の１／５である５μｍになる。
【００３２】
上述した１回目の露光により、図２（ａ）に示す第１の露光マスク１０は透過領域が互いに交差する交点部がないため光近接効果が抑制されるので、図５（ａ），（ｂ）に示す第１の露光領域４０の形状を第１の露光マスク１０の透過領域Ｂ１０が１／５に縮小された形状とすることができる。
【００３３】
次に、２回目の露光方法について、図６及び図７を用いて説明する。
図６は後述する画素電極１００を形成するための２回目の露光方法を説明するための図であり、図６（ａ）は前述の図４（ａ）に、図６（ｂ）は前述の図４（ｂ）にそれぞれ対応している。
図７は２回目の露光が完了した状態のレジスト層３を示す図であり、図７（ａ）はレジスト層３全体を示す平面図、図７（ｂ）は図７（ａ）中の露光範囲Ｅの１つを拡大した拡大平面図である。
また、図６（ａ）及び（ｂ）に示すｘ方向及びｙ方向は、図４（ａ）及び（ｂ）に示すｘ方向及びｙ方向にそれぞれ対応している。
【００３４】
図６（ａ）に示すように、まず、第１の露光マスク１０をステッパ３０のマスク保持部３２から取り外した後、前述の第２の露光マスク２０を、第２の露光マスク２０のｘ方向及びｙ方向とステッパ３０のｘ方向及びｙ方向とがそれぞれ一致すると共に遮光領域Ａ２０及び透過領域Ｂ２０を有する面がステージ部３１側に向くようにして、ステッパ３０のマスク保持部３２に固定する。
次に、図６（ｂ）に示すように、半導体基板１を、図示しない移動手段及びプリアラレイメント手段により、９０°（度）回転｛例えば図６（ａ）中の矢視Ｓ方向から見たときの時計方向に９０°回転｝させ、半導体基板１のオリフラ部１ａとステージ部３１のｙ方向とが一致するようにしてステージ部３１に固定する。
【００３５】
その後、ステッパ３０の照射部３３から所定光量の光を出射する。
照射部３３から出射された光は、第２の露光マスク２０に到達した際に、遮光領域Ａ２０で遮光され、透過領域Ｂ２０で透過する。
そして、透過領域Ｂ２０を透過した光は、その照射範囲をレンズ部３４で縮小されてレジスト層３に照射される。レジスト層３において２回目の露光により光が照射された領域が図７（ｂ）に示す第２の露光領域５０となる。
また、この第２の露光領域５０は、後述する画素電極間ギャップ１１０ｘとなる。
【００３６】
その後、ステージ部３１をｘ方向及びｙ方向の各所定位置まで移動させて、露光範囲Ｅ毎に上記露光を行う。
その結果、図７（ａ）に示すように、レジスト層３の各露光範囲Ｅに第２の露光領域５０がそれぞれ形成される。
また、ステッパ３０を用いて１／５に縮小露光したため、図７（ｂ）に示す第２の露光領域５０における幅Ｗ５０は第２の露光マスク２０における透過領域Ｂ２０の幅ＷＢ２０（１．０μｍ）の１／５である０．２μｍになり、間隔Ｄ５０は第２の露光マスク２０における遮光領域Ａ２０の幅ＷＡ２０（４０μｍ）の１／５である８μｍになる。
【００３７】
上述した２回目の露光方法において、図２（ｂ）に示すように、第２の露光マスク２０は透過領域が互いに交差する交点部がないため光近接効果が抑制されるので、図７（ａ），（ｂ）に示す第２の露光領域５０の形状を第２の露光マスク２０の透過領域Ｂ２０が１／５に縮小された形状とすることができる。
【００３８】
（第４工程）
第４工程を図８〜図１０を用いて説明する。図８〜図１０において、各（ａ）は図７（ａ）に、各（ｂ）は図７（ｂ）にそれぞれ対応しており、各（ｃ）は各（ｂ）それぞれの断面図である。
【００３９】
まず、図８に示すように、前述の第３工程で形成した第１の露光領域４０及び第２の露光領域５０を有するレジスト層３を周知の方法により現像して、レジストパターン６０を形成する。
次に、図９に示すように、このレジストパターン６０をエッチングマスクとして、現像により露出した範囲の画素電極層２をドライエッチング等の周知のエッチング方法によりエッチング除去する。
その後、図１０に示すように、レジストパターン６０を酸素アッシング等の周知の除去方法を用いて除去する。
【００４０】
上述した工程により、レジストパターン６０で覆われていた領域は、画素電極層２からなりマトリクス状に複数配置された光反射性を有する画素電極１００となり、レジストパターン６０で覆われていなかった領域は画素電極間ギャップとなる。
ここで、便宜上、半導体基板１のオリフラ部１ａが延在する方向と同じ方向に延在する画素電極間ギャップを１１０ｘ、半導体基板１のオリフラ部１ａが延在する方向と直交する方向に延在する画素電極間ギャップを１１０ｙとする。
【００４１】
形成された画素電極１００及び画素電極間ギャップ１００ｘ，１１０ｙの寸法をそれぞれ測定した結果、画素電極１００の一辺の寸法Ｌｘ１００は８μｍ、他辺の寸法Ｌｙ１００は５μｍであり、画素電極間ギャップ１００ｘ，１１０ｙの寸法Ｄｘ１１０，Ｄｙ１１０はそれぞれ０．２μｍであることを確認した。
【００４２】
この画素電極１００は、透過領域が互いに交差する交点部を有さない２つの露光マスクを用いて形成されるため光近接効果が抑制されるので、角部が丸まっていない矩形形状となる。
また、この画素電極１００は、互いに直交する画素間ギャップ１１０ｘ，１１０ｙをそれぞれ延在する方向が同じとなる、換言すればそれぞれの幅方向が同じとなるようにして別々に露光するため、ステッパのレンズ収差の影響を受けにくくなるので、形成された互いに直交する画素電極間ギャップをそれぞれ所定寸法に、例えば同じ寸法に形成することができる。
【００４３】
その後、所定の工程を経て、液晶表示素子を作製する。
本発明に係る液晶表示素子の製造方法により作製した液晶表示素子を用いて画像を表示した際、この液晶表示素子に設けられた画素電極は角部が丸まっていない矩形形状であるので、従来の角部が丸まった形状を有する画素電極が形成された液晶表示素子に比べて、表示された画像のコントラストが向上する。
また、本発明に係る液晶表示素子の製造方法により作製した液晶表示素子を用いて画像を表示した際、一方向に延在する画素電極間ギャップとこの一方向と直交する他方向に延在する画素電極間ギャップとを例えば同じ寸法とすることができるので、従来の各方向の画素電極間ギャップが互いに異なってしまった液晶表示素子に比べて、画素電極間の短絡が低減されると共に、表示された画像のコントラストが向上する。
【００４４】
本発明の実施例は、上述した構成及び手順に限定されるものではなく、本発明の要旨を逸脱しない範囲において変形例としてもよいのは言うまでもない。
【００４５】
例えば、実施例では、電極形成工程において露光を２回行う際に、２つの露光マスク（第１の露光マスク１０及び第２の露光マスク２０）を用いたが、図１１に示すような１つの露光マスク２００を用いることもできる。
図１１は、上述した実施例の変形例を説明するための平面図である。
【００４６】
図１１に示すように、露光マスク２００は第１の露光部２１０と第２の露光部２２０とを有しており、第１の露光部２１０は遮光領域Ａ２１０と透過領域Ｂ２１０とを有し、第２の露光部２２０は遮光領域Ａ２２０と透過領域Ｂ２２０とを有している。
第１の露光部２１０の遮光領域Ａ２１０の幅ＷＡ２１０及び透過領域Ｂ２１０の幅ＷＢ２１０は実施例の第１の露光マスク１０の遮光領域Ａ１０の幅ＷＡ１０及び透過領域Ｂ１０の幅ＷＢ１０とそれぞれ同じであり、第２の露光部２２０の遮光領域Ａ２２０の幅ＷＡ２２０及び透過領域Ｂ２２０の幅ＷＢ２２０は実施例の第２の露光マスク２０の遮光領域Ａ２０の幅ＷＡ２０及び透過領域Ｂ２０の幅ＷＢ２０とそれぞれ同じである。
即ち、変形例の露光マスク２００は、実施例の第１の露光マスク１０に対応する第１の露光部２１０と、第２の露光マスク２０に対応する第２の露光部２２０とを有している。
【００４７】
そして、１回目の露光の際には、第２の露光部２２０を“ブラインド”や“ブレード”と称する遮光板で覆って遮光して第１の露光部２２０のみで露光を行い、２回目の露光の際には、反対に、第１の露光部２２０を遮光板で覆って遮光して第２の露光部２２０のみで露光を行う。また、１回目及び２回目の露光では、実施例と同様に、互いのオリフラ部１ａが直交するように半導体基板１を回転させて行う。
上述の２回の露光により、実施例と同様に、角部が丸まっていない矩形形状の画素電極を形成することができ、また、形成された互いに直交する画素電極間ギャップをそれぞれ所定寸法に、例えば同じ寸法に形成することができる。
【００４８】
また、実施例では、Ａｌからなる光反射性を有する画素電極を例に挙げて説明したが、これに限定されるものではなく、例えばＩＴＯ（Indium Tin Oxide：酸化インジウムスズ）等からなる光透過性を有する画素電極とすることもできる。
【００４９】
また、実施例では、液晶表示素子における各画素電極を互いに分離する画素電極の形成方法を例に挙げて説明したが、本発明を、透過型の液晶表示素子のカラーフィルタに用いられるブラックマトリクスにも用いることができる。
この場合には、ポジ型のレジストに替えてネガ型のレジストを用いる。
【００５０】
また、実施例では透過領域Ｂ１０，Ｂ２０がそれぞれｙ方向に延在するように露光したが、これに限定されるものではなく、露光の際の透過領域Ｂ１０，Ｂ２０がそれぞれ延在する方向を揃えることにより、実施例と同様の効果、即ち、形成された直交する画素電極間ギャップのそれぞれの寸法を所定の寸法、例えば同じ寸法にすることができる。
【００５１】
また、画素電極の寸法及び画素電極間ギャップの寸法は、実施例や変形例に限定されるものではなく、それぞれ任意の寸法とすることができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の液晶表示素子の製造方法の実施例における第１工程を説明するための図である。
【図２】本発明の液晶表示素子の製造方法の実施例における第２工程を説明するための図である。
【図３】本発明の液晶表示素子の製造方法の実施例における第３工程を説明するための図である。
【図４】本発明の液晶表示素子の製造方法の実施例における第３工程を説明するための図である。
【図５】本発明の液晶表示素子の製造方法の実施例における第３工程を説明するための図である。
【図６】本発明の液晶表示素子の製造方法の実施例における第３工程を説明するための図である。
【図７】本発明の液晶表示素子の製造方法の実施例における第３工程を説明するための図である。
【図８】本発明の液晶表示素子の製造方法の実施例における第４工程を説明するための図である。
【図９】本発明の液晶表示素子の製造方法の実施例における第４工程を説明するための図である。
【図１０】本発明の液晶表示素子の製造方法の実施例における第４工程を説明するための図である。
【図１１】本発明の液晶表示素子の製造方法の実施例の変形例を説明するための図である。
【図１２】光近接効果を受けて形成された画素電極の形状を説明するための平面図である。
【符号の説明】
【００５３】
１  半導体基板、  １ａ  オリフラ部、  ２  画素電極層、  ３  レジスト層、  １０，２０，２００  露光マスク、  ３０  ステッパ、  ３１  ステージ部、  ３２  マスク保持部、  ３３  照射部、  ３４  レンズ部、  ４０，５０  露光領域、  ６０  レジストパターン、  １００，２００  画素電極、  １１０ｘ，１１０ｙ  画素電極間ギャップ、  ２１０，２２０  露光部、  Ａ１０，Ａ２０，Ａ２１０，Ａ２２０  遮光領域、  Ｂ１０，Ｂ２０，Ｂ２１０，Ｂ２２０  透過領域、  ＷＡ１０，ＷＢ１０，ＷＡ２０，ＷＢ２０，Ｗ４０，Ｗ５０，ＷＡ２１０，ＷＢ２１０，ＷＡ２２０，ＷＢ２２０  幅、  Ｄ４０，Ｄ５０  間隔、  Ｌｘ１００，Ｌｙ１００，Ｄｘ１１０，Ｄｙ１１０  寸法、  Ｓ  矢視、  Ｅ  露光範囲
【図１】
2008134592.tif 000003
【図２】
2008134592.tif 000004
【図３】
2008134592.tif 000005
【図４】
2008134592.tif 000006
【図５】
2008134592.tif 000007
【図６】
2008134592.tif 000008
【図７】
2008134592.tif 000009
【図８】
2008134592.tif 000010
【図９】
2008134592.tif 000011
【図１０】
2008134592.tif 000012
【図１１】
2008134592.tif 000013
【図１２】
2008134592.tif 000014