(57)【要約】【課題】音響効果特性をモード切り替え制御する際に要する時間を短縮化させる。【解決手段】アッテネーション部４ａ，４ｂは、オーディオ信号をなすディジタル信号についての信号処理にかかる音響効果特性の変更指示を外部から受けると、有限インパルス応答フィルタ部１による信号処理前のディジタル信号について実質的にレベル「０」となるまで減衰させるとともに、有限インパルス応答フィルタ部１による前記信号処理後であって遅延部３での遅延処理前のディジタル信号について通過又は減衰させる。【選択図】図１
2008065232.tif 000002
【特許請求の範囲】
【請求項１】
オーディオ信号をなすディジタル信号について設定された音響効果特性で信号処理を行なう有限インパルス応答フィルタ部と、
前記信号処理後のディジタル信号について、所定の遅延時間による遅延処理を行なって、出力オーディオ信号として出力する遅延部と、
該有限インパルス応答フィルタ部による前記信号処理前のディジタル信号について通過又は減衰させる処理を行なうとともに、該有限インパルス応答フィルタ部による前記信号処理後で且つ該遅延部での前記遅延処理が行なわれる前段のディジタル信号を通過又は減衰させる処理を行なうアッテネーション部と、をそなえ、
該アッテネーション部は、前記オーディオ信号をなすディジタル信号についての信号処理にかかる音響効果特性の変更指示を外部から受けると、該有限インパルス応答フィルタ部による前記信号処理前のディジタル信号について実質的にレベル「０」となるまで減衰させるとともに、該有限インパルス応答フィルタ部による前記信号処理後であって該遅延部での前記遅延処理前のディジタル信号について通過又は減衰させる処理を行なうことを特徴とする、ディジタル信号処置装置。
【請求項２】
該有限インパルス応答フィルタ部は、入力されるディジタル信号についてタップ遅延させるタップ遅延部と、該タップ遅延部で遅延された信号について前記設定された音響効果特性のためのタップ演算を行なうタップ演算部とにより構成され、
該タップ遅延部による累計のタップ遅延時間は、該遅延部による遅延時間よりも長い時間となるように構成されるとともに、
該遅延部において遅延されているディジタル信号が、前記減衰により全てレベル「０」となった時点で、該遅延部において前記遅延処理のために保持されているデータを該タップ遅延部におけるタップ遅延要素にコピーするコピー部をそなえたことを特徴とする、請求項１記載のディジタル信号処理装置。
【請求項３】
該有限インパルス応答フィルタ部は、直列に接続された複数のサブ有限インパルス応答フィルタにより構成され、
且つ、前記直列に接続される該複数のサブ有限インパルス応答フィルタの間において、それぞれ入力されるディジタル信号を通過又は減衰させる処理を行なうサブアッテネーション部と、をそなえ、
該サブアッテネーション部は、前記音響効果特性の変更指示を外部から受けると、それぞれ入力されるディジタル信号を減衰させることを特徴とする、請求項１記載のディジタル信号処理装置。
【請求項４】
該サブ有限インパルス応答フィルタにおいて入力されるディジタル信号をタップ遅延させるタップ遅延時間は、該遅延部における遅延時間以下となるように設定されていることを特徴とする、請求項３記載のディジタル信号処理装置。
【請求項５】
前記音響効果特性の変更指示を外部から受けた場合において、該遅延部による前記遅延処理前又は前記遅延処理後のディジタル信号を、実質的にレベル「０」となるまで徐々に減衰させるリニアアッテネーション部をそなえたことを特徴とする、請求項１記載のディジタル信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル信号処理装置に関し、更に、再生されるオーディオ信号に音響効果を付与する際に用いて好適の、ディジタル信号処理装置に関するものである。
【背景技術】
【０００２】
従来より、スピーカ等を通じて再生されるオーディオ信号に残響効果等の音響効果を付与する装置が知られている。特に、近年においては、ＤＳＰ（Digntal Signal Processor）を用いて、ディジタルオーディオ信号にディジタル信号処理を施すことにより、オーディオ信号に音響効果を付与する装置が用いられるようになってきている。
図１４は、このような音響効果を付与する信号処理を行なうＤＳＰ１０４が搭載されたオーディオ信号処理装置１００の一般的な構成例を示す図である。この図１４に示すオーディオ信号処理装置１００においては、ＤＩＲ（Digital Interface Receiver）１０１，ＳＲＣ（Sampling Rate Converter）１０２，ＳＥＬ（Selecter）１０３，ＤＳＰ１０４，Ａ／Ｄ（Analog/Digital）コンバータ１０５，Ｄ／Ａ（Digital / Analog）コンバータ１０６およびマイクロコンピュータ（μCom）１０７をそなえている。
【０００３】
ここで、ＳＥＬ１０３は、ディジタルオーディオ信号の入力側インターフェイスとなるＤＩＲ１０１およびＳＲＣ１０２を介して入力された信号と、アナログオーディオ信号の入力インターフェイスとなるＡ／Ｄコンバータ１０６からの信号と、のいずれかを選択的に出力する。
そして、ＤＳＰ１０４は、ＳＥＬ１０３から出力された信号について、上述の音響効果を付与するためのディジタル信号処理を施す。更に、Ｄ／Ａコンバータ１０５は、ＤＳＰ１０４で上述のディジタル信号処理が施されたディジタル信号についてアナログ信号に変換し、再生のためにスピーカ（図１５の符号１０９参照）等へ出力する。このＤＳＰ１０４におけるディジタル信号処理としては、具体的には、音響効果を付与するためのＦＩＲ（Finite Impulse Response）フィルタ処理や、スピーカ等で再生される音場に即して再生音質を最適化するための遅延処理等が行なわれる。
【０００４】
図１５は、上述のＤＳＰ１０４で行なわれるディジタル信号処理を行なうための機能を模式的に示すブロック図である。この図１５に示すように、ＤＳＰ１０４においては、ＦＩＲフィルタ部１１１，フィードバックゲイン付与部１１２および遅延部１１３をそなえている。ＦＩＲフィルタ部１１１は更にタップ遅延部１１１ａをそなえるとともに、タップ遅延部１１１ａでタップ遅延された信号データについてタップ演算を行なうタップ演算部１１１ｂをそなえている。
【０００５】
また、フィードバックゲイン付与部１１２は、入力されるディジタル信号に対して残響効果を付与するための信号成分としてフィードバックゲインを入力ディジタル信号に付与する。更に、遅延部１１３は、ＦＩＲフィルタ部１１１でフィルタ処理が行なわれたディジタル信号について定められた遅延時間だけ遅延させて出力するものである。
また、図１４に示すマイクロコンピュータ１０７は、ＬＡＮ（Local Area Network）１０８やシリアル通信による制御信号を受けて、上述のＤＩＲ１０１，ＳＲＣ１０２，ＳＥＬ１０３，ＤＳＰ１０４，Ａ／Ｄコンバータ１０６およびＤ／Ａコンバータ１０５を制御する。例えば、上述のＳＥＬ１０３での選択を制御したり、複数の音響効果特性のうちのいずれかの特性となるようモード切り替え制御したりする。
【０００６】
具体的には、マイクロコンピュータ１０７では、オペレータからの指示をＬＡＮ１０８などから受けると、その指示内容に基づいて、オーディオ信号に付与すべき音響効果を変更するための制御をＤＳＰ１０４に対して行なう。具体的には、タップ演算部１１１ｂでタップ演算を行なう際のタップ係数等を変更すること等を通じて、ＤＳＰ１０４をなすＦＩＲフィルタ１１１のフィルタ特性を指示内容に即した音響効果を与えられるようにしている。
【０００７】
ところで、上述のＤＳＰ１０４でＦＩＲフィルタ１１１のフィルタ特性を変更するにあたっては、音響効果特性のモード切り替え時の再生音の不自然さを防止するために、ＤＳＰ１０４に入力されるオーディオディジタル信号の入力を一定期間ミュートさせて、少なくともＦＩＲフィルタ１１１および遅延部１１３での遅延処理用に確保しているデータを「０」にクリアするようにしている。
【０００８】
その他、本願発明に関連する従来技術としては、例えば以下に示す特許文献１および２に記載されたものがある。
【特許文献１】特許第３００８７２６号公報
【特許文献２】実開平５−６４８９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述のごとき従来技術においては、上述の図１５に示すように、ＤＳＰ１０４でオーディオ信号に付与すべき音響効果特性をモード切り替え制御する場合には、ＤＳＰ１０４ではＦＩＲフィルタ１１１でフィルタ処理をしてから遅延部１１３での遅延処理を行なうようになっているので、ＤＳＰ１０４内のデータがクリアされるために要する時間は、ＦＩＲフィルタ１１１および遅延部１１３それぞれの遅延処理用に確保している時間の累積時間が少なくとも必要となり、モード切り替えに比較的長時間を要するという課題がある。
【００１０】
本発明は、このような課題に鑑み創案されたもので、音響効果特性をモード切り替え制御する際に要する時間を短縮化させることを目的とする。
【課題を解決するための手段】
【００１１】
このため、本発明のディジタル信号処理装置は、オーディオ信号をなすディジタル信号について設定された音響効果特性で信号処理を行なう有限インパルス応答フィルタ部と、前記信号処理後のディジタル信号について、所定の遅延時間による遅延処理を行なって、出力オーディオ信号として出力する遅延部と、該有限インパルス応答フィルタ部による前記信号処理前のディジタル信号について通過又は減衰させる処理を行なうとともに、該有限インパルス応答フィルタ部による前記信号処理後で且つ該遅延部での前記遅延処理が行なわれる前段のディジタル信号を通過又は減衰させる処理を行なうアッテネーション部と、をそなえ、該アッテネーション部は、前記オーディオ信号をなすディジタル信号についての信号処理にかかる音響効果特性の変更指示を外部から受けると、該有限インパルス応答フィルタ部による前記信号処理前のディジタル信号について実質的にレベル「０」となるまで減衰させるとともに、該有限インパルス応答フィルタ部による前記信号処理後であって該遅延部での前記遅延処理前のディジタル信号について通過又は減衰させる処理を行なうことを特徴としている。
【００１２】
また、該有限インパルス応答フィルタ部は、入力されるディジタル信号についてタップ遅延させるタップ遅延部と、該タップ遅延部で遅延された信号について前記設定された音響効果特性のためのタップ演算を行なうタップ演算部とにより構成され、該タップ遅延部による累計のタップ遅延時間は、該遅延部による遅延時間よりも長い時間となるように構成されるとともに、該遅延部において遅延されているディジタル信号が、前記減衰により全てレベル「０」となった時点で、該遅延部において前記遅延処理のために保持されているデータを該タップ遅延部におけるタップ遅延要素にコピーするコピー部をそなえることとしてもよい。
【００１３】
さらに、該有限インパルス応答フィルタ部は、直列に接続された複数のサブ有限インパルス応答フィルタにより構成され、且つ、前記直列に接続される該複数のサブ有限インパルス応答フィルタの間において、それぞれ入力されるディジタル信号を通過又は減衰させる処理を行なうサブアッテネーション部と、をそなえ、該サブアッテネーション部は、前記音響効果特性の変更指示を外部から受けると、それぞれ入力されるディジタル信号を減衰させることもできる。
【００１４】
この場合においては、該サブ有限インパルス応答フィルタにおいて入力されるディジタル信号をタップ遅延させるタップ遅延時間は、該遅延部における遅延時間以下となるように設定されていることとしてもよい。
さらに、前記音響効果特性の変更指示を外部から受けた場合において、該遅延部による前記遅延処理前又は前記遅延処理後のディジタル信号を、実質的にレベル「０」となるまで徐々に減衰させるリニアアッテネーション部をそなえることができる。
【発明の効果】
【００１５】
このように、本発明によれば、アッテネーション部により、音響効果特性の変更指示を外部から受けると、有限インパルス応答フィルタ部による信号処理前のディジタル信号について実質的にレベル「０」となるまで減衰させるとともに、有限インパルス応答フィルタ部による信号処理後であって遅延部での遅延処理前のディジタル信号について通過又は減衰させる処理を行なうとともに、有限インパルス応答フィルタ部による前記信号処理後で且つ遅延部での前記遅延処理が行なわれる前段のディジタル信号を通過又は減衰させる処理を行なうことができるので、従来技術の場合に比べて、データのクリアに要する時間を短縮化させることができ、音響効果特性をモード切り替え制御する際に要する時間を短縮化させることができる利点がある。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照することにより、本発明の実施の形態について説明する。
なお、上述の本願発明の目的のほか、他の技術的課題，その技術的課題を解決する手段及び作用効果についても、以下の実施の形態による開示によって明らかとなる。
［Ａ−１］第１実施形態の説明
図１は本発明の第１実施形態にかかるディジタル信号処理装置としてのＤＳＰ１０の機能を模式的に示す図である。第１実施形態におけるＤＳＰ１０は、前述の図１４に示すオーディオ信号処理装置１００をなすＤＳＰ１０４（図１５参照）の機能を改善するものものである。以下においては、ＤＳＰ１０を図１４に示すＤＳＰ１０４に代えて配置した場合を前提において説明を行なう。
【００１７】
ここで、図１においては、ＤＳＰ１０でのディジタル信号処理を行なうための機能を模式的に示すものであって、前述の図１５に示すもの（符号１１１〜１１３参照）と同様のＦＩＲフィルタ１，フィードバックゲイン付与部２および遅延部３をそれぞれそなえるとともに、アッテネーション部としての２つのゲイン付与部４ａ，４ｂをそなえている。
すなわち、ＦＩＲフィルタ（有限インパルス応答フィルタ部）１は、オーディオ信号をなすディジタル信号について、図１５に示すマイクロコンピュータ１０７によって設定された残響特性を持たせたオーディオ信号を出力するための信号処理を行なうものであり、前述の図１５におけるもの（符号１１１ａ，１１１ｂ）と同様のタップ遅延部１ａおよびタップ演算部１ｂをそなえたトランスバーサル形のディジタルフィルタの構成により実現する。
【００１８】
すなわち、タップ遅延部１ａは、入力されるディジタル信号についてタップ遅延させるもので、タップ演算部１ｂは、タップ遅延部１ａで遅延された信号について、マイクロコンピュータ１０７によって設定された音響効果特性のためのタップ演算を行なう。このＦＩＲフィルタ部１のフィルタ特性によって、例えばコンサートホールなどでの特徴的な音響効果を付与してオーディオ再生を行なうことができるようになっている。
【００１９】
また、フィードバックゲイン付与部２は、入力されるディジタル信号に対して残響効果を付与するための信号成分としてフィードバックゲインを入力ディジタル信号に付与する。
さらに、遅延部３は、ＦＩＲフィルタ１での信号処理後のディジタル信号について、所定の遅延時間による遅延処理を行なって、出力オーディオ信号として出力するものである。尚、ＤＳＰ１０から出力されたオーディオ信号は、Ｄ／Ａコンバータ１０５（図１４参照）でディジタル信号からアナログ信号に変換された後、スピーカ１０９で再生されるようになっている。この遅延部３での遅延時間の設定により、後段のスピーカ１０９が設置されている音響環境に即して、再生音質を最適化することができるようになっている。
【００２０】
また、ゲイン付与部４ａは、ＦＩＲフィルタ１に入力されるオーディオディジタル信号について、実質的に０ｄＢのゲインを付与（０ｄＢで増幅）することにより通過させたり、実質的に−∞ｄＢのゲインを付与する（−∞ｄＢで増幅）することにより減衰させたりすることができるものである。又、ゲイン付与部４ｂは、遅延部３に入力されるオーディオディジタル信号について、実質的に０ｄＢのゲインを付与（０ｄＢで増幅）することにより通過させたり、実質的に−∞ｄＢのゲインを付与する（−∞ｄＢで増幅）することにより減衰させたりすることができるものである。
【００２１】
すなわち、ゲイン付与部４ａ，４ｂが協働することにより、ＦＩＲフィルタ１による信号処理前のディジタル信号について通過又は減衰させる処理を行なうとともに、ＦＩＲフィルタ１による信号処理後で且つ遅延部３での遅延処理が行なわれる前段のディジタル信号を通過又は減衰させる処理を行なうアッテネーション部を構成する。
第１実施形態におけるＤＳＰ１においては、マイクロコンピュータ１０７からの指示を受けて、上述の音響効果特性のモード切り替えを、ＦＩＲフィルタ１のフィルタ特性の変更制御により行なうことができる。ここで、上述の変更制御のための指示をＬＡＮ１０８等からマイクロコンピュータ１０７が受けると、ゲイン付与部４ａにおいてはＦＩＲフィルタ１での信号処理前のディジタル信号のレベルを、ゲイン付与部４ｂにおいてはＦＩＲフィルタ１での信号処理後であり遅延部３での遅延処理を行なう前段のディジタル信号のレベルを、それぞれ実質的にレベル「０」となるまで減衰させる。
【００２２】
したがって、上述のゲイン付与部４ａ，４ｂにより、ＦＩＲフィルタ１による信号処理前のディジタル信号について通過又は減衰させる処理を行なうとともに、ＦＩＲフィルタ１による信号処理後で且つ遅延部３での遅延処理が行なわれる前段のディジタル信号を通過又は減衰させる処理を行なうアッテネーション部を構成する。
ＤＳＰ１０では、マイクロコンピュータ１０７からの音響効果特性のモード切り替え制御信号を受けると、ゲイン付与部４ａ，４ｂにおけるゲインを実質的に同時に−∞ｄＢとなるようにしているので、各ゲイン付与部４ａ，４ｂに入力されるオーディオ信号は実質的に同時にミュートされる。
【００２３】
ＦＩＲフィルタ１をなすタップ遅延部１ａにおいては、例えばｎ（ｎは複数）段のタップ遅延要素をそなえており、保持されているオーディオディジタルデータは、内部クロックのタイミングに同期して後段のタップ遅延要素として順次繰り下がるようになっている。即ち、内部クロック周期がｆであれば、タップ遅延部１ａでの累計の遅延時間はｆ×ｎとなる。従って、ゲイン付与部４ａによりミュートされたオーディオデータ「０」がｎ段のタップ遅延要素全体に保持されるようになれば、音響効果特性の切り替え時におけるタップ遅延部１ａで保持されているデータがクリアされたことになる。
【００２４】
同様に、遅延部３についてもメモリ機能により実現することができ、内部クロックに同期して入力されるオーディオ信号について保持することができる信号数で遅延量（遅延時間）を対応付けることができる。例えば、ｄ個の信号を保持するのであれば、遅延量はｄ×ｎとなる。従って、ゲイン付与部４ｂによりミュートされたオーディオデータ「０」が遅延部３に入力されるようになってから、遅延部３で保持することができる全てのデータが「０」となれば、遅延部３で保持されているデータがクリアされたことになる。
【００２５】
これにより、ゲイン付与部４ａからＦＩＲフィルタ１に入力されるオーディオ信号、およびゲイン付与部４ｂから遅延部３に入力されるオーディオ信号を、それぞれレベル「０」に順次していくことができ、又、ＦＩＲフィルタ１をなすタップ遅延部１ａで保持されているデータのクリアと、遅延部３で保持されているデータのクリアと、を実質的に同じタイミングで開始することができる。
【００２６】
したがって、前述の図１５に示す従来技術の場合のように、ＦＩＲフィルタ１１１をなすタップ遅延部１１１ａで保持されているデータがクリアされてから、遅延部１１３で保持されているデータをクリアする場合に比べて、第１実施形態にかかるＤＳＰ１０の構成によって、データのクリアに要する時間を短縮化させることができる。
たとえば、ＦＩＲフィルタ１では１００ｍｓのクリア時間を要し、遅延部３では５０ｍｓのクリア時間を要する場合には、前述の従来技術においてはこれらの時間の累積である１５０ｍｓを少なくともミュートのための時間として必要としていたが、第１実施形態によれば、ＦＩＲフィルタ１および遅延部３でのクリアを事実上並行して行なうことができるので、１００ｍｓをミュートのための時間とすれば足りるため、データのクリアに要する時間を短縮化させることができる。
【００２７】
上述の構成による、本発明の第１実施形態の動作について、図２（ａ）〜図２（ｄ）に示すフローチャートを用いて以下に説明する。
すなわち、マイクロコンピュータ１０７では、ＬＡＮ１０８等を介して音響効果特性のモード切り替えのための指示を受けると、当該モード切り替え指示にかかる音響効果特性に従った特性で動作するようにＤＳＰ１０のマイクロプログラムの設定を行なう。この場合においては、ゲイン付与部４ａ，４ｂでのゲインを実質的に−∞となるような設定とするとともに、ＦＩＲフィルタ１のフィルタ特性を所期の音響効果特性が得られるフィルタ特性とすべく、ＦＩＲフィルタ１におけるタップ演算部１ｂでの演算に用いられるタップ係数を更新し、かつＦＩＲフィルタ１での遅延量を設定する。
【００２８】
具体的には、図２（ａ）のフローチャートに示すように、マイクロコンピュータ１０７において、ＬＡＮ１０８等を介して音響効果特性のモード切り替えのための指示を受けると、ＦＩＲフィルタ１および遅延部３で保持するデータを「０」とする（「０埋め」する）処理の開始を示す各フラグ（ＦＩＲ０埋め開始フラグおよび遅延０埋め開始フラグ）をそれぞれＯＮ設定して（ステップＡ１，Ａ２）、次いで、ゲイン付与部４ａ，４ｂでのゲインを実質的に−∞とすることにより、ＦＩＲフィルタ１および遅延部３の入力ゲインを実質的に−∞とする（ステップＡ３，Ａ４）。尚、これらゲイン付与部４ａ，４ｂでのゲイン設定については、連続的であれば順序は逆でもよく、又同時並行して行なうようにすることもできる。
【００２９】
そして、ＦＩＲフィルタ１で遅延のために保持するデータがすべて「０」となることが見込まれる時間、即ちタップ遅延部１ａでの遅延時間相当の時間を計時するため、ＦＩＲ入力ゲイン用タイマを起動し（ステップＡ５）、更に、遅延部３での遅延のために保持するデータがすべて「０」となることが見込まれる時間、即ち遅延部３での遅延時間相当の時間を計時するため、遅延部入力ゲイン用タイマを起動する（ステップＡ６）。
【００３０】
また、ＦＩＲフィルタ１におけるタップ演算部１ｂでの演算に用いられるタップ係数の更新のため、マイクロコンピュータ１０７では、（マイクロプログラムの更新を通じて）ＦＩＲフィルタ１に対して更新されるタップ係数の転送を開始する（ステップＡ７）。
その後、図２（ｂ）のフローチャートに示すように、マイクロコンピュータ１０７において、上述のステップＡ５で起動されたＦＩＲ入力ゲイン用タイマがタイムアウトした場合には、ＦＩＲフィルタ１のタップ遅延部１ａでの「０埋め」が完了したことになるので（ステップＡ５１）、ステップＡ３でＯＮ設定したＦＩＲ０埋め開始フラグをＯＦＦとし（ステップＡ５２）、ＦＩＲ入力ゲイン用タイマを解除する（ステップＡ５３）。
【００３１】
同様に、図２（ｃ）のフローチャートに示すように、マイクロコンピュータ１０７において、上述のステップＡ６で起動された遅延入力ゲイン用タイマがタイムアウトした場合には、遅延部３での「０埋め」が完了したことになるので（ステップＡ６１）、ステップＡ２でＯＮ設定した遅延０埋め開始フラグをＯＦＦとし（ステップＡ６２）、遅延入力ゲイン用タイマを解除する（ステップＡ６３）。
【００３２】
そして、図２（ｄ）のフローチャートに示すように、上述のステップＡ７において開始されたマイクロコンピュータ１０７からＤＳＰ１０への更新タップ係数の転送が完了し、かつ、上述のＦＩＲ０埋め開始フラグおよび遅延０埋め開始フラグがＯＦＦとなったことを確認するまでタイマ計時およびタップ係数の転送が継続される（ステップＡ８のＮＯルート，ステップＡ８のＹＥＳルートを経たＡ９のＮＯルート）。
【００３３】
そして、更新タップ係数の転送が完了し、かつＦＩＲ０埋め開始フラグおよび遅延０埋め開始フラグがＯＦＦとなった場合には（ステップＡ８のＹＥＳルートを経たステップＡ９のＹＥＳルート）、ゲイン付与部４ａで付与するゲインを実質的に０ｄＢとすることにより、ＦＩＲフィルタ１での入力ゲインに０ｄＢを設定して、ＦＩＲフィルタ１への入力のミュートを解除する（ステップＡ１０）。更に、切り替えがなされる音響効果特性に即した遅延時間を遅延部３に設定する（ステップＡ１１）。
【００３４】
ついで、ゲイン付与部４ｂで付与するゲインを実質的に０ｄＢとすることにより、遅延部３での入力ゲインを０ｄＢに設定して、遅延部３への入力のミュートを解除する（ステップＡ１２）。その後、ＤＳＰ１０では、上述のごとく設定変更された音響効果特性を入力されるオーディオ信号に付与して、後段のＤ／Ａコンバータ１０５およびスピーカ１０９を介して再生させることができる。
【００３５】
このように、本発明の第１実施形態によれば、ゲイン付与部４ａ，４ｂにより、音響効果特性の変更指示を外部から受けると、ＦＩＲフィルタ１による信号処理前のディジタル信号について実質的にレベル「０」となるまで減衰させるとともに、ＦＩＲフィルタ１による信号処理後であって遅延部３での遅延処理前のディジタル信号について通過又は減衰させる処理を行なうとともに、ＦＩＲフィルタ１による前記信号処理後で且つ遅延部３での前記遅延処理が行なわれる前段のディジタル信号を通過又は減衰させる処理を行なうことができるので、前述の図１５に示す従来技術の場合に比べて、データのクリアに要する時間を短縮化させることができ、音響効果特性をモード切り替え制御する際に要する時間を短縮化させることができる利点がある。
【００３６】
［Ａ−２］第１実施形態の変形例の説明
図３は本発明の第１実施形態の変形例にかかるＤＳＰ１０′の機能を模式的に示す図である。この図３に示すＤＳＰ１０′においては、前述の第１実施形態の場合と異なり、ＦＩＲフィルタ１およびＦＩＲフィルタ１の後段に接続される遅延部３の対を、並列に複数個（この場合には３つ）そなえるとともに、各並列対のＦＩＲフィルタ１の入力側に前述の第１実施形態の場合と同様のゲイン付与部４ａが、各並列対の遅延部３の入力側に前述の第１実施形態の場合と同様のゲイン付与部４ｂが、それぞれそなえられている。尚、図３中においては、フィードバックゲイン付与部２の図示は省略している。
【００３７】
そして、これら各並列対におけるゲイン付与部４ａはいずれも同様に動作するものであり、ＤＳＰ１０′を構成するマイクロプログラムにより設定される係数を共通の係数とすることができる。換言すれば、ＤＳＰ１０′内のメモリにおいて、ゲイン付与部４ａを実現するための係数を、各並列対で共有するように構成することができる。これにより、マイクロコンピュータ１０７からのゲイン設定個数を削減させることができるようになる。
【００３８】
同様に、各並列対におけるゲイン付与部４ｂについても、ＤＳＰ１０′を構成するマイクロプログラムにより設定される係数を共通の係数とすることができる。換言すれば、ＤＳＰ１０′内のメモリにおいて、ゲイン付与部４ｂを実現するための係数を、各並列対で共有するように構成されている。
このように構成されたＤＳＰ１０′においては、前述の第１実施形態の場合と同様の効果を、メモリ領域を効率的に使用しながら実現することができる。
【００３９】
［Ｂ］第２実施形態の説明
図４は本発明の第２実施形態にかかるディジタル信号処理装置としてのＤＳＰ２０の機能を模式的に示す図である。第２実施形態におけるＤＳＰ２０は、前述の第１実施形態におけるＤＳＰ１０に比して、ＦＩＲフィルタ１をなすタップ遅延部１ａおよび遅延部３における遅延のために保持されているデータをクリアする際に要する時間を更に削減することができるものである。
【００４０】
すなわち、第２実施形態にかかるＤＳＰ２０は、第１実施形態におけるＤＳＰ１０の構成に、コピー部２１が付加されたものである。尚、図４中において図１と同一の符号はほぼ同様の部分を示している。
ここで、ＤＳＰ２０のタップ遅延部１ａは、その累計のタップ遅延時間が遅延部３による遅延時間よりも長い時間となるように構成されるとともに、コピー部２１は、遅延部３において遅延のために保持されているディジタル信号が、減衰により全てレベル「０」となった時点で、当該保持されているデータ内容をタップ遅延部１ａにおけるタップ遅延要素にコピーするようになっている。
【００４１】
具体的には、コピー部２１は、遅延部３としてデータを保持しているＤＳＰ２０内の記憶領域から、タップ遅延部１ａをなす記憶領域のうちで、クリアが完了していない記憶領域に、データ「０」を例えばＤＭＡ（Direct Memory Access）転送により転送する。
すなわち、タップ遅延部１ａによる累計のタップ遅延時間は、遅延部３による遅延時間よりも長い時間となるように構成されているので、遅延部３とタップ遅延部１ａでのクリアが同時期に開始されるとしても、遅延部３で保持されているデータの内容が全て「０」となったときに、ＦＩＲフィルタ１をなすタップ遅延部１ａのタップ遅延要素のうちでクリアされていないものが未だ残っていることになる。
【００４２】
このようにタップ遅延部１ａにおいてクリアされていないタップ遅延要素については、図４に示すように、全体がクリアされた遅延部３の内容をコピーすることで、タップ遅延部１ａで保持されているデータのクリアを早めることができる。
たとえば、遅延部３で５０ｍｓｅｃの遅延時間が設けられ、タップ遅延部１ａでは１００ｍｓｅｃの遅延時間が設けられている場合においては、タップ遅延部１ａで半分のタップ遅延要素１ａ−１のクリアが行なわれた時点で、遅延部３のクリアが完了することが想定される。この場合には、クリアが完了した遅延部３で保持している内容（オール「０」）を、タップ遅延部１ａにおけるクリアが済んでいない５０ｍｓｅｃ分のタップ遅延要素１ａ−２にコピーすることで、タップ遅延部１ａでのクリア作業の終了を大幅に早めることができる。
【００４３】
上述の構成による、本発明の第２実施形態の動作について、図５（ａ）〜図５（ｃ）のフローチャートを用いて以下に説明する。
すなわち、前述の第１実施形態の場合と同様に、ＤＳＰ２０の動作設定を制御するマイクロコンピュータ（図１４の符号１０７参照）では、ＬＡＮ等から音響効果特性のモード切り替えのための指示を受けると、ＦＩＲフィルタ１および遅延部３で保持するデータを「０」とする（「０埋め」する）処理の開始を示すフラグをそれぞれＯＮ設定し（図５（ａ）のステップＢ１）、次いで、ゲイン付与部４ａ，４ｂでのゲインを実質的に−∞に設定することにより、ＦＩＲフィルタ１および遅延部３の入力ゲインを実質的に−∞とする（ステップＢ２，Ｂ３）。
【００４４】
そして、遅延部３での遅延のために保持するデータがすべて「０」となることが見込まれる時間、即ち遅延部３での遅延時間相当の時間を計時するため、入力ゲイン用タイマを起動する（ステップＢ４）。尚、第１実施形態の場合と比べて、ＦＩＲフィルタ１で遅延のために保持するデータがすべて「０」となる時間は、コピー部２１の作用によりタップ遅延部１ａでの遅延時間相当の時間よりも短くしているので、タップ遅延部１ａでの遅延時間の計時は省略することができる。
【００４５】
また、ＦＩＲフィルタ１におけるタップ演算部１ｂでの演算に用いられるタップ係数の更新のため、マイクロコンピュータでは、（マイクロプログラムの更新を通じて）ＦＩＲフィルタ１に対して更新されるタップ係数の転送を開始する（ステップＢ５）。
その後、図５（ｂ）のフローチャートに示すように、マイクロコンピュータ１０７において、上述のステップＢ４で起動された遅延入力ゲイン用タイマがタイムアウトした場合には、遅延部３での「０埋め」が完了したことになるので（ステップＢ４１）、ステップＢ１でＯＮ設定した０埋め開始フラグをＯＦＦとし（ステップＢ４２）、遅延入力ゲイン用タイマを解除する（ステップＢ４３）。
【００４６】
そして、コピー部２１により、遅延部３としてデータを保持しているＤＳＰ２０内の記憶領域から、タップ遅延部１ａをなす記憶領域のうちで、クリアが完了していない記憶領域に、データ「０」を例えばＤＭＡ転送により転送する（ステップＢ４４）。
たとえば、タップ遅延部１ａにおいて１００ｍｓｅｃの遅延時間が設けられ、遅延部３で５０ｍｓｅｃの遅延時間が設けられている場合においては、タップ遅延部１ａで前半の半分（５０ｍｓｅｃ）のタップ遅延要素１ａ−１のクリアが行なわれた時点で、遅延部３のクリアが完了することが想定される。この場合には、クリアが完了した遅延部３で保持している内容（５０ｍｓｅｃ分のオール「０」）を、タップ遅延部１ａにおけるクリアが済んでいない後半の５０ｍｓｅｃ分のタップ遅延要素１ａ−２にコピーする。
【００４７】
そして、図５（ｃ）のフローチャートに示すように、上述のステップＢ５において開始されたマイクロコンピュータからＤＳＰ２０への更新タップ係数の転送が完了し、かつ、上述の遅延０埋め開始フラグがＯＦＦとなったことを確認するまでタイマ計時およびタップ係数の転送が継続される（ステップＢ６のＮＯルート，ステップＢ６のＹＥＳルートを経たＢ７のＮＯルート）。
【００４８】
そして、更新タップ係数の転送が完了し、かつ遅延０埋め開始フラグがＯＦＦとなった場合には（ステップＢ６のＹＥＳルートを経たステップＢ７のＹＥＳルート）、ゲイン付与部４ａで付与するゲインを実質的に０ｄＢとすることにより、ＦＩＲフィルタ１での入力ゲインに０ｄＢを設定して、ＦＩＲフィルタ１への入力のミュートを解除する（ステップＢ８）。更に、切り替えがなされる音響効果特性に即した遅延時間を遅延部３に設定する（ステップＢ９）。
【００４９】
ついで、ゲイン付与部４ｂで付与するゲインを実質的に０ｄＢとすることにより、遅延部３での入力ゲインを０ｄＢに設定して、遅延部３への入力のミュートを解除する（ステップＢ１０）。その後、ＤＳＰ１０では、上述のごとく設定変更された音響効果特性を入力されるオーディオ信号に付与して、後段のＤ／Ａコンバータ（図１４の１０５参照）およびスピーカ１０９を介して再生させることができる。
【００５０】
このように、本発明の第２実施形態にかかるＤＳＰ２０においても、前述の第１実施形態の場合と同様、ゲイン付与部４ａ，４ｂにより、前述の第１実施形態の場合と同様、音響効果特性の変更を行なう場合に従来技術の場合に比べてデータのクリアに要する時間を短縮化させることができるほか、コピー部２１により、更にデータのクリアに要する時間を短縮化させることができるので、音響効果特性をモード切り替え制御する際に要する時間を更に短縮化させることができる利点がある。
【００５１】
［Ｃ］第３実施形態の説明
図６は本発明の第３実施形態にかかるＤＳＰ３０の機能を説明するための図である。この図６に示すように、第３実施形態にかかるＤＳＰ３０は、前述の第１実施形態におけるＤＳＰ１０とは異なるＦＩＲフィルタ３１の構成を有している。尚、フィードバックゲイン付与部２，遅延部３およびゲイン付与部４ａ，４ｂとしての構成は、前述の第１実施形態の場合と基本的に同様であり、図６中、フィードバックゲイン付与部２および遅延部３の構成については図示を省略している。
【００５２】
すなわち、ＦＩＲフィルタ３１は、それぞれ直列に接続された複数（ここでは３個）のＦＩＲフィルタ（サブ有限インパルス応答フィルタ）３１−１〜３１−３により構成されている。これらＦＩＲフィルタ３１−１〜３１−３のタップ長（又はタップ遅延時間）は、総計すると、第１実施形態におけるＦＩＲフィルタ２のタップ長Ａと実質的に同様となるように構成される。従って、各ＦＩＲフィルタ３１−１〜３１−３のタップ長を互いに等しいＢとすると、第１実施形態におけるＦＩＲフィルタ２のタップ長Ａは、Ａ＝Ｂ×３（「３」は、直列に接続されるＦＩＲフィルタ３１−１〜３１−３の数）とあらわすことができる。
【００５３】
さらに、第３実施形態におけるＤＳＰ３０においては、前述の第１実施形態の場合と同様のゲイン付与部４ａ，４ｂのほかに、これら直列に接続される３つのＦＩＲフィルタ３１−１〜３１−３の間にサブアッテネーション部としてのゲイン付与部４ｃ，４ｄをそなえている。
すなわち、ゲイン付与部４ｃは、ＦＩＲフィルタ３１−２の入力側において上流側ＦＩＲフィルタ３１−１からのディジタル信号についてＦＩＲフィルタ３１−２へ通過させるか又は減衰によりミュートさせる処理を行なうものである。同様に、ゲイン付与部４ｄは、ＦＩＲフィルタ３１−３の入力側において上流側ＦＩＲフィルタ３１−２からのディジタル信号についてＦＩＲフィルタ３１−３へ通過させるか又は減衰によりミュートさせる処理を行なうものである。
【００５４】
なお、ゲイン付与部４ａは、直列接続される３つのＦＩＲフィルタ３１−１〜３１−３のうちの最も信号経路の上流側のＦＩＲフィルタ３１−１の入力側に設けられ、入力されるディジタル信号についてＦＩＲフィルタ３１−１側へ通過させるか又は減衰によりミュートさせる処理を行なう。
これにより、マイクロコンピュータ（図１４の符号１０７参照）で、音響効果特性のモード切り替えのための指示を受けていなければ、ゲイン付与部４ｃ，４ｄでは、ゲイン付与部４ａ，４ｂと同様０ｄＢのゲインを付与するが、音響効果特性のモード切り替えのための指示を受けると、ゲイン付与部４ａ，４ｂでのゲインを実質的に−∞となるような設定とするとともに、ゲイン付与部４ｃ，４ｄにおいても、それぞれ入力されるディジタル信号を減衰させるべく、実質的に−∞ｄＢのゲインを付与することができるようになっている。
【００５５】
このように構成された第３実施形態におけるＤＳＰ３０においては、ＦＩＲフィルタ３１を複数の直列接続されたＦＩＲフィルタ３１−１〜３１−３により構成するとともに、各ＦＩＲフィルタ３１−１〜３１−３のタップ遅延要素を、ゲイン付与部４ａ，４ｃ，４ｄにより並行してミュートさせることができるので、ＦＩＲフィルタ３１でのタップ遅延要素のクリアに要する時間を大幅に削減させることができる。タップ長をＦＩＲフィルタ３１−１〜３１−３で３等分する場合には、前述の第１実施形態における構成に比べて、タップ遅延要素のクリアに要する時間についても３分の１とすることができる。
【００５６】
また、ＦＩＲフィルタ３１−１〜３１−３において入力されるディジタル信号をタップ遅延させるタップ遅延時間は、遅延部３における遅延時間以下となるように設定することで、ＤＳＰ３０全体としての音響効果特性の切り替えを行なう際のミュート時間を、実質的に遅延部３で保持されるデータをクリアするために要する時間とすることができる。
たとえば、図７に示すように、遅延部３での遅延時間Ｔｂと、各ＦＩＲフィルタ３１−１〜３１−３のタップ遅延時間Ｔａと、を同じ時間Ｔａ＝Ｔｂとすることにより、ゲイン付与部４ｂでの遅延部３へのオーディオ信号のミュートとほぼ同じタイミングで、ゲイン付与部４ａ，４ｃ，４ｄによるＦＩＲフィルタ３１−１〜３１−３へのオーディオ信号のミュートを開始することで、実質的に遅延部３での遅延のために保持しているデータのクリアに要する時間のみで、ＤＳＰ３０全体で蓄積しているデータのクリアを完了させることができる。
【００５７】
このように、本発明の第３実施形態にかかるＤＳＰ３０においても、前述の第１実施形態の場合と同様、ゲイン付与部４ａ，４ｂにより、前述の第１実施形態の場合と同様、音響効果特性の変更を行なう場合に従来技術の場合に比べてデータのクリアに要する時間を短縮化させることができるほか、ＦＩＲフィルタ３１−１〜３１−３およびゲイン付与部４ｃ，４ｄにより、更にデータのクリアに要する時間を短縮化させることができるので、音響効果特性をモード切り替え制御する際に要する時間を更に短縮化させることができる利点がある。
【００５８】
［Ｄ］第４実施形態の説明
図８は本発明の第４実施形態にかかるＤＳＰ４０をなすゲイン付与部４ｂ，４ｅ（図９参照）の機能を説明するための図である。第４実施形態におけるＤＳＰ４０は、図９に示すように、前述の第１実施形態におけるＤＳＰ１０に比べて、遅延部３の入力側または出力側に、音響効果特性の変更指示を受けた場合に、実質的にレベル「０」となるまで徐々に減衰させるゲイン付与部４ｅがそなえられているが、その他の構成（符号１〜３，４ａ）についてはほぼ同様のものとすることができる。尚、図９中、ＦＩＲフィルタ１，フィードバックゲイン付与部２およびゲイン付与部４ａについては図示を省略している。
【００５９】
ここで、第４実施形態におけるゲイン付与部４ｅにおいては、図８に示すように、音響効果特性の変更指示を受けた場合に、急激にゲインを０ｄＢから−∞ｄＢに変化させるものではなく、所定の時間的にリニアなゲイン変化を持たせて０ｄＢから−∞ｄＢとしている（リニアアッテネーション）。
通常のオーディオ信号がスピーカを通じて再生されている場合において、音響効果特性の変更指示により急激にミュートされた信号がスピーカを通じて出力されるようになると、ポップ音と呼ばれる不自然に感じうる音が再生される場合がある。第４実施形態においては、ゲイン付与部４ｅにおいて、入力されるオーディオ信号のゲインを時間的に徐々に０ｄＢから−∞ｄＢに変化させることで、上述のごときポップ音の発生を防止するようにしている。
【００６０】
ここで、ゲイン付与部４ｅでゲインを０ｄＢから−∞ｄＢまで変化させるために要する時間Ｔと、遅延部３で設定される遅延時間との大小によって、ゲイン付与部４ｅを設ける位置を定めることができる。
具体的には、ゲイン付与部４ｅでゲインを０ｄＢから−∞ｄＢまで変化させるために要する時間Ｔ（図８参照）が、遅延部３で設定される遅延時間よりも十分小さい場合には、図９に示すように、ゲイン付与部４ｅを遅延部３の出力側にそなえて、遅延部３での遅延処理後のオーディオ信号にリニアアッテネーションのためのゲインを付与する。
【００６１】
たとえば、この図９に示すように、遅延部３での遅延時間が８個のデータの転送に要する時間として設定される一方、図１０に示すように、ゲイン付与部４ｅでゲインを０ｄＢから−∞ｄＢまで変化させるために要する時間Ｔが上述の６個のデータの転送に要する時間として設定される場合においては、２個のデータの転送に要する時間だけ遅延部３での遅延時間が長い。
【００６２】
この場合には、音響効果特性の変更指示を受けると、遅延部３前段のゲイン付与部４ｂで入力されるオーディオ信号のミュートを開始するとともに、この図１０に示すように、遅延部３の後段にそなえられたゲイン付与部４ｅでは、遅延部３からタイムスロット♯１〜♯６で出力されるオーディオ信号について、単位データあたりの出力周期（例えばＤＳＰの内部クロック周期）に従って、順次ゲインを０ｄＢから低下させる。尚、このようにゲイン付与部４ｅでリニアアッテネーションが施されるオーディオ信号は、遅延部３をなすバッファメモリのリードポインタからタイムスロット♯１〜♯６でそれぞれ出力させるデータスロットＤ１〜Ｄ６（図９参照）にそれぞれ格納されている。
【００６３】
このとき、ゲイン付与部４ｂによるゲイン−∞の設定によって、タイムスロット♯８に続くタイムスロット♯９においてミュートされた信号が出力されるが、ゲイン付与部４ｅでゲインを−∞となったタイムスロット♯６以後タイムスロット♯９までの間、即ちタイムスロット♯７および♯８においては、ゲイン付与部４ｅでゲイン−∞の設定を維持しておく。これにより、一度−∞ｄＢとなったゲインがもとの０ｄＢに戻ることなく、従って急激なオーディオ信号の波形変化を防止して、ポップ音の発生を防止している。
【００６４】
したがって、上述のゲイン付与部４ｅは、音響効果特性の変更指示を外部から受けた場合において、遅延部３による遅延処理後のディジタル信号を、実質的にレベル「０」となるまで徐々に減衰させるリニアアッテネーション部を構成する。
また、ゲイン付与部４ｅでゲインを０ｄＢから−∞ｄＢまで変化させるために要する時間Ｔが、遅延部３で設定される遅延時間よりも大きい場合には、図１１に示すように、遅延部３の入力側および出力側にそれぞれゲイン付与部４ｅ−１，４ｅ−２をそなえて、遅延部３での遅延処理前および遅延処理後のオーディオ信号にリニアアッテネーションのためのゲインを付与する。
【００６５】
たとえば、この図１１に示すように、遅延部３での遅延時間が２個のデータの転送に要する時間として設定される一方、ゲイン付与部４ｅでゲインを０ｄＢから−∞ｄＢまで変化させるために要する時間Ｔ（図８参照）が、上述の図１０に示すように６個のデータの転送に要する時間として設定される場合においては、４個のデータの転送に要する時間だけ遅延部３での遅延時間が短い。
【００６６】
図１２（ａ）は、このように遅延部３での遅延時間がリニアアッテネーションに要する時間よりも短い場合において、遅延部３の出力側にのみリニアアッテネーションのためのゲイン付与部４ｅを設けた場合について、ゲイン付与部４ｅから出力される信号レベル変化について説明するための図である。
この図１２（ａ）に示すように、音響効果特性の変更指示を受けたときに（タイムスロット♯０）、遅延部３の後段にそなえられたゲイン付与部４ｅで、遅延部３からタイムスロット♯１，♯２で出力されるオーディオ信号について音響効果特性の変更指示に対応してリニアアッテネーションを開始したとしても、−∞ｄＢまでゲインを変化させるには時間が不足している。
【００６７】
したがって、続くタイムスロット♯３では、遅延部３の入力側に備えられたゲイン付与部４ｂによってミュートされた信号が出力されることになるので、タイムスロット♯２と♯３との間で、ゲイン付与部４ｅから出力される信号レベルの変化が大きくなるために、ポップ音が発生する場合も考えられる（図１２（ａ）のＡ参照）。
そこで、この場合においては、図１１に示すように、遅延部３の入力側でのゲイン付与部４ｂを、リニアアッテネーションを行なうゲイン付与部４ｅ−１の構成とするとともに、遅延部３の出力側にそれぞれゲイン付与部４ｅ−２をそなえて、遅延部３での遅延処理前および遅延処理後のオーディオ信号にリニアアッテネーションのためのゲインを付与する。これにより、図１２（ｂ）に示すように、ゲイン付与部４ｅ−１でリニアアッテネーションされたオーディオ信号が遅延部３に蓄積させることができるので（図１２（ｂ）のＢ参照）、ゲイン付与部４ｅ−２でのリニアアッテネーションとあいまって、タイムスロット♯３以降で出力されるオーディオ信号での急激なレベル変動を防止させ、ポップ音の発生を防止することができる（図１２（ｂ）のＣ参照）。
【００６８】
したがって、上述のゲイン付与部４ｅ−１および４ｅ−２は、音響効果特性の変更指示を外部から受けた場合において、遅延部３による遅延処理前および遅延処理後のディジタル信号を、実質的にレベル「０」となるまで徐々に減衰させるリニアアッテネーション部を構成する。又、ゲイン付与部４ｅ−１については、ＦＩＲフィルタ１による信号処理後で且つ遅延部３での遅延処理が行なわれる前段のディジタル信号を通過又は減衰させる処理を行なうアッテネーション部としての機能についても併せ持っていることになる。
【００６９】
このように、本発明の第４実施形態によれば、前述の第１実施形態の場合と同様の利点を得ることができるほか、ミュートによる急激な波形変化が原因となるポップ音の発生を防止することができ、再生音の鑑賞感を向上させることができる。
なお、上述の遅延部３の入力側にそなえられたゲイン付与部４ｅ−１においては、リニアアッテネーションを行なう機能と、−∞ｄＢのゲインを維持してミュート状態を続ける機能とを共用するようになっているが、本発明によれば、これらのリニアアッテネーションを行なう機能と、−∞ｄＢのゲインを維持してミュート状態を続ける機能とを別個のゲイン付与部に分けることができる。
【００７０】
たとえば、図１３に示すように、リニアアッテネーションを行なうゲイン付与部４ｅ−１１と、音響効果特性の切り替え時に、ゲイン設定を０ｄＢから−∞ｄＢのゲインに切り替えるゲイン付与部４ｅ−１２とする構成を採用してもよく、このようにすればＤＳＰ４０に対するマイクロコンピュータの制御を容易にすることができる利点がある。
なお、遅延部３での遅延時間がリニアアッテネーションに要する時間よりも短い場合には、上述の図１１に示す遅延部３の出力側でのゲイン付与部４ｅ−２については省略することもできる。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１実施形態にかかるディジタル信号処理装置としてのＤＳＰの機能を模式的に示す図である。
【図２】（ａ）〜（ｄ）はいずれも第１実施形態の動作を説明するためのフローチャートである。
【図３】本発明の第１実施形態の変形例にかかるＤＳＰの機能を模式的に示す図である。
【図４】本発明の第２実施形態にかかるディジタル信号処理装置としてのＤＳＰの機能を模式的に示す図である。
【図５】（ａ）〜（ｃ）はいずれも第１実施形態の動作を説明するためのフローチャートである。
【図６】本発明の第３実施形態にかかるディジタル信号処理装置としてのＤＳＰの機能を説明するための図である。
【図７】本発明の第３実施形態にかかるディジタル信号処理装置としてのＤＳＰの機能を説明するための図である。
【図８】本発明の第４実施形態にかかるＤＳＰをなすゲイン付与部の機能を説明するための図である。
【図９】本発明の第４実施形態にかかるＤＳＰをなすゲイン付与部の機能を説明するための図である。
【図１０】図９に示すゲイン付与部によるゲイン設定について説明するための図である。
【図１１】本発明の第４実施形態にかかるＤＳＰをなすゲイン付与部の機能を説明するための図である。
【図１２】（ａ），（ｂ）はともに図１１に示すゲイン付与部によるゲイン設定について説明するための図である。
【図１３】本発明の第４実施形態の変形例を模式的に示す図である。
【図１４】音響効果を付与する信号処理を行なうＤＳＰが搭載されたオーディオ信号処理装置の一般的な構成例を示す図である。
【図１５】従来技術におけるＤＳＰの機能を模式的に示す図である。
【符号の説明】
【００７２】
１，３１    ＦＩＲフィルタ（有限インパルス応答フィルタ部）
１ａ    タップ遅延部
１ａ−１，１ａ−２    タップ遅延要素
１ｂ    タップ演算部
２    フィードバックゲイン付与部
３    遅延部
４ａ，４ｂ    ゲイン付与部（アッテネーション部）
４ｃ，４ｄ    ゲイン付与部（サブアッテネーション部）
４ｅ，４ｅ−１，４ｅ−１１，４ｅ−１２，４ｅ−２    ゲイン付与部（リニアアッテネーション部）
１０，１０′，２０，３０，４０    ＤＳＰ（ディジタル信号処理装置）
２１    コピー部
３１−１〜３１−３    ＦＩＲフィルタ（サブ有限インパルス応答フィルタ）
１００    オーディオ信号処理装置
１０１    ＤＩＲ
１０２    ＳＲＣ
１０３    ＳＥＬ
１０４    ＤＳＰ
１０５    Ｄ／Ａコンバータ
１０６    Ａ／Ｄコンバータ
１０７    マイクロコンピュータ
１０８    ＬＡＮ
１１１    ＦＩＲフィルタ
１１１ａ    タップ遅延部
１１１ｂ    タップ演算部
１１２    フィードバックゲイン付与部
１１３    遅延部
【図１】
2008065232.tif 000003
【図２】
2008065232.tif 000004
【図３】
2008065232.tif 000005
【図４】
2008065232.tif 000006
【図５】
2008065232.tif 000007
【図６】
2008065232.tif 000008
【図７】
2008065232.tif 000009
【図８】
2008065232.tif 000010
【図９】
2008065232.tif 000011
【図１０】
2008065232.tif 000012
【図１１】
2008065232.tif 000013
【図１２】
2008065232.tif 000014
【図１３】
2008065232.tif 000015
【図１４】
2008065232.tif 000016
【図１５】
2008065232.tif 000017