(57)【要約】【課題】絶縁基体部を共用化して、短納期と低コストを実現することの可能なプローブカード・アセンブリ用基板を提供すること【解決手段】絶縁層と、複数の接触端子と、複数の接触端子に電気的に接続されており、の中央に位置する中央領域Ｃに形成された複数の電源用電極群９と、複数の接触端子に電気的に接続されており、中央領域Ｃの周囲に位置する周囲領域Ｐに形成された複数の信号用電極群１０とを備えている。複数の信号用電極群１０の各々の電極の面積が、複数の電源用電極群９の各々の電極の面積より大きい。【選択図】図１
2008209237.tif 000002
【特許請求の範囲】
【請求項１】
第１の面および第２の面を有する絶縁層と、
前記第１の面に形成された複数の接触端子と、
前記複数の接触端子に電気的に接続されており、前記第２の面の中央に位置する第１の領域に形成された複数の電源用電極群と、
前記複数の接触端子に電気的に接続されており、前記第１の領域の周囲に位置する第２の領域に形成された複数の信号用電極群とを備えており、
該複数の信号用電極群の各々の電極の面積が、前記複数の電源用電極群の各々の電極の面積より大きいことを特徴とするプローブカード・アセンブリ用基板。
【請求項２】
前記第１の領域と前記第２の領域とが離間されていることを特徴とする請求項１記載のプローブカード・アセンブリ用基板。
【請求項３】
前記絶縁層の前記第２の面に設けられた積層配線層をさらに備えたことを特徴とする請求項１記載のプローブカード・アセンブリ用基板。
【請求項４】
前記積層配線層上に設けられた複数の接触構造をさらに備えたことを特徴とする請求項３記載のプローブカード・アセンブリ用基板。
【請求項５】
請求項１乃至請求項４のいずれかに記載されたプローブカード・アセンブリ用基板と、
前記プローブカード・アセンブリ用基板の前記複数の接触端子に電気的に接続された複数の接触パッドを有するプローブカードと、
を備えたプローブカード・アセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置の電気的特性を測定するテスター等に用いられるプローブカード・アセンブリに関するものである。
【背景技術】
【０００２】
近年、半導体集積回路装置（以後、「半導体装置」と称する）が搭載された電子機器の小型化、低価格化及び高速化の進展は目ざましく、クロックスピードが例えば100ＭＨｚを超えるマイクロプロセッサが開発されている。これに伴って、半導体装置に対する小型化、低価格化及び高速化の要求が強くなっている。
【０００３】
電子機器の小型化の要求から、半導体装置をパッケージに実装して使用する方法に変わり、半導体ウエハーから切り出したままの状態で回路基板に直接実装する方法が多用されつつあり、半導体ウエハー状態で電気的特性を測定するテスターが増えつつある。
【０００４】
また、半導体装置の高速化が進む中でテスターにおいても高速化が要求されており、プローブカード・アセンブリ用基板においては、微細なパターン加工だけでなく、半導体装置との接続に関しても高度な実装技術が要求されている。
【０００５】
従来のプローブカード・アセンブリ用基板としては、例えば、下記特許文献１に記載されたものがある。
【特許文献１】特開平8-97557号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来のプローブカード・アセンブリ用基板は、測定対象の半導体装置が変わるたびに、全体的な配線設計を行う必要があり、納期およびコストの点において問題があった。本発明はこのような課題に鑑みて案出されたものであり、絶縁基体部を共用化して、短納期と低コストを実現することの可能なプローブカード・アセンブリ用基板を提供することにある。
【課題を解決するための手段】
【０００７】
本発明は、第１の面および第２の面を有する絶縁層と、前記第１の面に形成された複数の接触端子と、前記複数の接触端子に電気的に接続されており、前記第２の面の中央に位置する第１の領域に形成された複数の電源用電極群と、前記複数の接触端子に電気的に接続されており、前記第１の領域の周囲に位置する第２の領域に形成された複数の信号用電極群とを備えており、該複数の信号用電極群の各々の電極の面積が、前記複数の電源用電極群の各々の電極の面積より大きいことを特徴とするものである。
【０００８】
また、本発明は、上記構成において、前記第１の領域と前記第２の領域とが離間されていることを特徴とするものである。
【０００９】
また、本発明は、上記構成において、前記絶縁層の前記第２の面に設けられた積層配線層をさらに備えたことを特徴とするものである。
【００１０】
また、本発明は、上記構成において、前記積層配線層上に設けられた複数の接触構造をさらに備えたことを特徴とするものである。
【００１１】
また、本発明は、上述のプローブカード・アセンブリ用基板と、前記プローブカード・アセンブリ用基板の前記複数の接触端子に電気的に接続された複数の接触パッドを有するプローブカードと備えたものである。
【発明の効果】
【００１２】
本発明は、中央に位置する第１の領域に形成された複数の電源用電極群と、第１の領域の周囲に位置する第２の領域に形成された複数の信号用電極群とを備えており、複数の信号用電極群の各々の電極の面積が、複数の電源用電極群の各々の電極の面積より大きいことにより、半導体装置が非常に多ピンであり、また電源の種類が多岐にわたっていても、配線の接続を可能にしている。また電源を中央に配置することで、電源の配線が短くなり、大電流の場合にも対応可能にしている。
【００１３】
また第１の領域と第２の領域とが離間されていることにより、この離間部にも配線を可能とし、配線の自由度を向上させている。このことで。絶縁基体を共通化することを可能とし、絶縁層の第２の面に設けられた積層配線層を、個々の半導体装置に対応させて変えることのみで、プローブカード・アセンブリ用基板の製造を可能にし、多岐にわたる半導体装置に対応した、短納期、低コストのプローブカード・アセンブリ用基板を得られる。
【発明を実施するための最良の形態】
【００１４】
本発明の半導体集積回路装置の電気的諸特性を測定するテスター等に用いられるプローブカード・アセンブリ用基板について、以下図面を用いながら説明する。
【００１５】
図１及び図２は本発明のテスター用のプローブカード・アセンブリ用基板（以下、プローブカード・アセンブリ用基板ともいう）の実施の形態の一例を示した模式図である。
【００１６】
図１において、1はプローブカード・アセンブリ用基板、２は絶縁基体、３は第２の面（上面）の接触端子、４は第１の面（下面）の接触端子、５は半導体ウエハー、６は中継基板、７はプローブカード、8は積層薄膜層、9は第１の領域（中央領域Ｃ）、10は第２の領域（周囲領域Ｐ）、11は離間部を示す。
【００１７】
絶縁基体２は、熱膨張率がウエハーを形成するＳｉに近く、絶縁性に優れる絶縁材料である酸化アルミニウム（Ａｌ２Ｏ３）質焼結体、ガラスセラミックス等のセラミックスから成る。
【００１８】
このような絶縁基体２は、以下の方法により製作される。例えば酸化アルミニウム質焼結体で形成される場合には、酸化アルミニウム，酸化珪素，酸化マグネシウム，酸化カルシウムの原材料粉末に適当な有機溶剤，溶媒を添加混合して泥漿状となすとともにこれをドクターブレード法等によってセラミックグリーンシートに成形し、絶縁基体２となる複数のセラミックグリーンシートに裁断する。絶縁基体２に貫通導体が必要な場合には、しかる後、セラミックグリーンシートの貫通導体が形成される所定位置に適当な打ち抜き加工により孔を形成する。
【００１９】
次に、タングステン（Ｗ），モリブデン（Ｍｏ）、モリブデン−マンガン（Ｍｏ−Ｍｎ）合金等の融点の高い金属粉末や適当な樹脂バインダー等から成る金属ペーストを準備し、スクリーン印刷法等によって所定のセラミックグリーンシートの所定位置に内層導体層となる金属ペースト層を10〜15μｍの厚みに形成するとともに貫通導体が形成される孔に金属ペーストを充填する。最後に、これらセラミックグリーンシートを重ね合わせ、高温で焼成し、所定の形状に分割することによって製作される。
【００２０】
接触端子3及び4は、例えばクロム（Ｃｒ）−Ｃｕ合金層や、チタン（Ｔｉ）−Ｃｕ合金層層から成り、蒸着法やスパッタリング法、イオンプレーティング法等の薄膜形成法によって成膜され、またフォトリソグラフィ法，エッチング法等により、所定の形状をもつ配線導体に加工される。
【００２１】
そして、この絶縁基体2上に有機系絶縁性樹脂と導体層を交互に積層した積層薄膜層の8が形成される。樹脂絶縁層にはレーザー加工技術により、樹脂絶縁層の上下の導体同士の電気的な導通を行なう貫通導体を形成するための貫通孔が形成される。次に樹脂絶縁層の上面および貫通孔の内面に、スパッタリング法等によってＣｒ−Ｃｕ合金層等の金属層が形成され、フォトリソグラフィ法，エッチング法等によって所定の形状をもつ導体層や導体層が形成される。
【００２２】
次に、導体層上に電解めっき法により、Ｎｉ層及びＡｕ層が形成される。なお、半導体装置（半導体装置）が実装されるＰＡＤ部の表面は、腐食等の防止や実装性を向上するためにＮｉ−Ａｕのめっきが施されるのがよい。
【００２３】
9の第１の領域（中央領域Ｃ）、及び10の第２の領域（周囲領域Ｐ）の厚さは100〜2,000オングストロームが良い。100オングストローム未満では、下地となる絶縁基体２に強固に密着させることが困難となる傾向にあり、2,000オングストロームを超えると、9及び10の導体層の成膜時の導体層の内部の応力によって剥離が生じ易くなる。
【００２４】
9の第１の領域（中央領域Ｃ）、及び10の第２の領域（周囲領域Ｐ）は、絶縁基体２との密着性のよい金属が用いられるのがよく、ＴｉやＣｒ，タンタル（Ｔａ），ニオブ（Ｎｂ），Ｎｉ−Ｃｒ合金，Ｔａ２Ｎ等が用いられる。
【００２５】
このようにして絶縁基体上に、第１の面（下面）および第２の面（上面）を有する絶縁層と、第１の面（下面）に形成された複数の接触端子と、複数の接触端子に電気的に接続されており、第２の面（上面）の中央に位置する第１の領域（中央領域Ｃ）に形成された複数の電源用電極群と、複数の接触端子に電気的に接続されており、第１の領域（中央領域Ｃ）の周囲に位置する第２の領域（周囲領域Ｐ）に形成された複数の信号用電極群とを備えており、複数の信号用電極群の各々の電極の面積が、複数の電源用電極群の各々の電極の面積より大きいことを特徴とし、このことで、半導体装置が非常に多ピンであり、また電源の種類が多岐にわたっていても、配線の接続を可能にしている。また電源を中央に配置することで、電源の配線が短くなり、大電流の場合にも対応可能にしている。
【００２６】
また第１の領域（中央領域Ｃ）と第２の領域（周囲領域Ｐ）とが離間されていることで、この離間部にも配線を可能とし、配線の自由度を向上させている。このことで。絶縁基体を共通化することを可能とし、絶縁層の第２の面（上面）に設けられた積層配線層を、個々の半導体装置に対応させて変えることのみで、プローブカード・アセンブリ用基板の製造を可能にし、多岐にわたる半導体装置に対応した、短納期、低コストのプローブカード・アセンブリ用基板を得られる。
【図面の簡単な説明】
【００２７】
【図１】本発明のプローブカード・アセンブリ用基板の実施の形態の一例を示す断面図である。
【図２】本発明のプローブカード・アセンブリ用基板の断面図である。
【符号の説明】
【００２８】
１：プローブカード・アセンブリ用基板
２：絶縁基体
３：第２の面（上面）の接触端子
４：第１の面（下面）の接触端子
５：半導体ウエハー
６：中継基板
７：プローブカード
８：積層薄膜層
９：第１の領域（中央領域Ｃ）
10：第２の領域（周囲領域Ｐ）
11：離間部
【図１】
2008209237.tif 000003
【図２】
2008209237.tif 000004