(57)【要約】【課題】可変抵抗物質を含む不揮発性メモリ素子を提供する。【解決手段】下部電極２１と、下部電極上に形成されたＨｆＯ、ＺｎＯ、ＩｎＺｎＯまたはＩＴＯのうちから選択されたいずれか一つの物質から形成された中間層２２と、中間層上に形成されたＮｉＯ層２３と、ＮｉＯ層上に形成された上部電極２４とを備える可変抵抗物質を含む不揮発性メモリ素子である。これにより、サイズによってマルチレベルのバイポーラスイッチング特性を有するメモリ素子を容易に提供できる。【選択図】図２
2008022007.tif 000002
【特許請求の範囲】
【請求項１】
可変抵抗物質を含む不揮発性メモリ素子において、
下部電極と、
前記下部電極上に形成された中間層と、
前記中間層上に形成された可変抵抗物質層と、
前記可変抵抗物質層上に形成された上部電極と、
を備えることを特徴とする可変抵抗物質を含む不揮発性メモリ素子。
【請求項２】
前記中間層は、ＨｆＯ、ＺｎＯ、ＩｎＺｎＯまたはＩＴＯのうちいずれか一つの物質から形成されたことを特徴とする請求項１に記載の可変抵抗物質を含む不揮発性メモリ素子。
【請求項３】
前記中間層は、１〜５０ｎｍの厚さに形成されたことを特徴とする請求項１に記載の可変抵抗物質を含む不揮発性メモリ素子。
【請求項４】
前記可変抵抗物質層は、Ｎｉ酸化物を含むことを特徴とする請求項１に記載の可変抵抗物質を含む不揮発性メモリ素子。
【請求項５】
前記可変抵抗物質層は、１〜１００ｎｍの厚さに形成されたことを特徴とする請求項１に記載の可変抵抗物質を含む不揮発性メモリ素子。
【請求項６】
前記下部電極は、Ｐｔ、Ｒｕ、Ｉｒ、Ｎｉ、Ｃｏ、Ｃｒ、Ｗ、Ｃｕまたはこれらの合金を含んで形成されたことを特徴とする請求項１に記載の可変抵抗物質を含む不揮発性メモリ素子。
【請求項７】
前記上部電極は、Ｐｔ、Ｒｕ、Ｉｒ、Ｎｉ、Ｃｏ、Ｃｒ、Ｗ、Ｃｕまたはこれらの合金を含んで形成されたことを特徴とする請求項１に記載の可変抵抗物質を含む不揮発性メモリ素子。
【請求項８】
可変抵抗物質を含む不揮発性メモリ素子の製造方法において、
下部電極を形成する段階と、
前記下部電極上に中間層を形成する段階と、
前記中間層上に可変抵抗物質層を形成する段階と、
前記可変抵抗物質層上に上部電極を形成する段階と、
を含むことを特徴とする可変抵抗物質を含む不揮発性メモリ素子の製造方法。
【請求項９】
前記中間層は、ＨｆＯ、ＺｎＯ、ＩｎＺｎＯまたはＩＴＯのうちいずれか一つの物質から形成されたことを特徴とする請求項８に記載の可変抵抗物質を含む不揮発性メモリ素子の製造方法。
【請求項１０】
前記中間層は、１〜５０ｎｍの厚さに形成されたことを特徴とする請求項８に記載の可変抵抗物質を含む不揮発性メモリ素子の製造方法。
【請求項１１】
前記可変抵抗物質層は、Ｎｉ酸化物を含むことを特徴とする請求項８に記載の可変抵抗物質を含む不揮発性メモリ素子の製造方法。
【請求項１２】
前記可変抵抗物質層は、１〜１００ｎｍの厚さに形成されたことを特徴とする請求項８に記載の可変抵抗物質を含む不揮発性メモリ素子の製造方法。
【請求項１３】
前記下部電極は、Ｐｔ、Ｒｕ、Ｉｒ、Ｎｉ、Ｃｏ、Ｃｒ、Ｗ、Ｃｕまたはこれらの合金を含んで形成されたことを特徴とする請求項８に記載の可変抵抗物質を含む不揮発性メモリ素子の製造方法。
【請求項１４】
前記上部電極は、Ｐｔ、Ｒｕ、Ｉｒ、Ｎｉ、Ｃｏ、Ｃｒ、Ｗ、Ｃｕまたはこれらの合金を含んで形成されたことを特徴とする請求項８に記載の可変抵抗物質を含む不揮発性メモリ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリ素子に係り、さらに詳細には、下部電極と上部電極との間にＩＴＯ層及びＮｉＯ酸化物層を導入して、安定したバイポーラスイッチング特性を有しつつ、マルチレベルで動作可能な不揮発性メモリ素子及びその製造方法に関する。
【背景技術】
【０００２】
半導体メモリ素子は、単位面積当たりメモリセルの数、すなわち集積度が高く、高速動作特性を有し、低電力で駆動が可能であることが望ましいので、これに関する多くの研究が行われてきた。
【０００３】
一般的な半導体メモリ装置は、回路的に連結された多くのメモリセルを備える。代表的な半導体メモリ装置であるＤＲＡＭ(Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）の場合、単位メモリセルは、一つのスイッチと一つのキャパシタから構成されることが一般的である。ＤＲＡＭは、集積度が高く、動作速度が速いという利点がある。しかし、電源が切断された後では、保存されたデータが全て消失されてしまうという短所がある（揮発性メモリ素子）。
【０００４】
これに対して、不揮発性メモリ素子は、電源が切断された後でも、保存されたデータが消失されないという利点を有しているものであり、代表的にはフラッシュメモリが挙げられる。フラッシュメモリは、揮発性メモリとは違って、不揮発性の特性を有しているが、ＤＲＡＭに比べて集積度が低く、動作速度が遅いという短所がある。
【０００５】
現在、多くの研究が行われている不揮発性メモリ素子として、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＦＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、ＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、及びＲＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などがある。
【０００６】
前述した不揮発性メモリ素子のうち、ＲＲＡＭは、主に遷移金属酸化物の電圧による抵抗値が変わる特性(可変抵抗特性)を利用したものである。
【０００７】
図１は、一般的な構造の可変抵抗物質を利用したＲＲＡＭ素子の構造を示す図である。可変抵抗物質として、ペロブスカイト系物質や遷移金属酸化物(Ｔｒａｎｓｉｔｉｏｎ  Ｍｅｔａｌ  Ｏｘｉｄｅ：ＴＭＯ)を利用したものが一般的である。特に、ペロブスカイト系物質を利用したメモリ素子の場合ではバイポーラスイッチング特性を示す。
【０００８】
図１を参照すれば、下部電極１０上に順次に形成された可変抵抗物質層１１及び上部電極１２を備える構造を有している。ここで、下部電極１０及び上部電極１２は、一般的な伝導性物質であって、主に、金属から形成されたものであり、可変抵抗物質層１１は、可変抵抗特性を有するペロブスカイト系物質であるＳＴＯ(ＳｒＴｉＯ３)またはＰＣＭＯ(Ｐｒ０．３Ｃａ０．７ＭｎＯ３)などの物質から形成される。
【０００９】
ここで、可変抵抗物質層１１を形成させるために使われるペロブスカイト系物質を蒸着するためには、高温工程およびエピタキシャル成長が必要であり、特に、三元酸化物を形成させるための組成制御が困難である。したがって、製造コストが高く、工程が簡単ではないため、収率が低いという短所がある。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明では、製造が簡単であり、高集積化に有利であり、安定したバイポーラスイッチング特性を有する改善された電極構造の可変抵抗不揮発性メモリ素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明では、前記目的を達成するために、可変抵抗物質を含む不揮発性メモリ素子において、下部電極と、前記下部電極上に形成された中間層と、前記中間層上に形成された可変抵抗物質層と、前記可変抵抗物質層上に形成された上部電極と、を備える可変抵抗物質を含む不揮発性メモリ素子を提供する。
【００１２】
本発明において、前記中間層は、ＨｆＯ、ＺｎＯ、ＩｎＺｎＯまたはＩＴＯのうちいずれか一つの物質から形成されたことを特徴とする
本発明において、前記中間層は、１〜５０ｎｍの厚さに形成されることが望ましい。
【００１３】
本発明において、前記可変抵抗物質層は、Ｎｉ酸化物を含むことを特徴とする。
【００１４】
本発明において、前記可変抵抗物質層は１〜１００ｎｍの厚さに形成されることが望ましい。
【００１５】
本発明において、前記下部電極は、Ｐｔ、Ｒｕ、Ｉｒ、Ｎｉ、Ｃｏ、Ｃｒ、Ｗ、Ｃｕまたはこれらの合金を含んで形成されたことを特徴とする。
【００１６】
本発明において、前記上部電極は、Ｐｔ、Ｒｕ、Ｉｒ、Ｎｉ、Ｃｏ、Ｃｒ、Ｗ、Ｃｕまたはこれらの合金を含んで形成されたことを特徴とする。
【００１７】
また、本発明では、可変抵抗物質を含む不揮発性メモリ素子の製造方法において、下部電極を形成する段階と、前記下部電極上に中間層を形成する段階と、前記中間層上に可変抵抗物質層を形成する段階と、前記可変抵抗物質層上に上部電極を形成する段階と、を含むことを特徴とする可変抵抗物質を含む不揮発性メモリ素子の製造方法を提供する。
【発明の効果】
【００１８】
本発明によれば、非常に簡単な構造の安定したバイポーラスイッチング特性を有し、クロスポイント型メモリ素子として使用できて高集積化に有利である。また、従来のペロブスカイト物質を使用した場合に比べて、低度で簡単な工程で製造可能な不揮発性メモリ素子を提供できる。
【発明を実施するための最良の形態】
【００１９】
以下、添付された図面を参照して、本発明の実施形態による可変抵抗物質を含む不揮発性メモリ素子についてさらに詳細に説明する。ここで、図面に示す各層や領域の厚さ及び幅は、説明のために誇張されて図示された。
【００２０】
図２は、本発明の実施形態による可変抵抗物質を含む不揮発性メモリ素子の構造を示す図である。
【００２１】
図２を参照すれば、本発明の実施形態による可変抵抗物質を含む不揮発性メモリ素子は、下部電極２１、前記下部電極上にＨｆＯ、ＺｎＯ、ＩｎＺｎＯまたはＩＴＯのうちいずれか一つの物質から形成された中間層２２、前記中間層上に形成された可変抵抗物質層２３、及び前記可変抵抗物質層２３上に形成された上部電極２４を含む構造を有している。
【００２２】
本発明の実施形態によるメモリ素子の製造方法及び各層の材料を説明すれば、次の通りである。下部電極２１及び上部電極２４は、一般的な半導体メモリ素子の電極として使われる伝導性物質を使用して形成する。具体的には、Ｐｔ、Ｒｕ、Ｉｒ、Ｎｉ、Ｃｏ、Ｃｒ、Ｗ、Ｃｕまたはこれらの合金などを含む物質を使用しうる。
【００２３】
中間層２２は、電荷トラップの容易な物質から形成し、具体的に、ＨｆＯ、ＺｎＯ、ＩｎＺｎＯまたはＩＴＯのうちいずれか一つの物質から形成されうる。特に、ＩＴＯは、インジウム、スズ酸化物から形成する。中間層２２の厚さは制限されないが、１〜５０ｎｍの厚さに形成することが望ましい。
【００２４】
可変抵抗物質層２３は、Ｎｉ酸化物を含む物質から形成し、具体的には、ＮｉＯxから形成する。ここで、一般的に、Ｎｉ酸化物を形成する場合、チャンバ内の酸素分圧によって形成されるＮｉ酸化物の特性が決定される。一般的に、酸素分圧が５％以内である場合、金属特性のＮｉ酸化物が形成され、酸素分圧が５〜１５％である場合、メモリスイッチング特性を有するＮｉ酸化物が形成される。そして、酸素分圧が１５％以上である場合、しきいスイッチング特性を有するＮｉ酸化物が形成される。本発明では、酸素分圧が１５％以上である状態でＮｉ酸化物を塗布して、可変抵抗物質層２３を形成したことを特徴とする。具体的に、３０％前後の酸素分圧で可変抵抗物質層２３を形成することが望ましい。ここで、可変抵抗物質層２３の厚さは制限されないが、１〜１００ｎｍで形成されることが望ましい。
【００２５】
本発明の実施形態による可変抵抗物質を含む不揮発性メモリ素子は、半導体素子製造工程を利用でき、スパッタリングなどのＰＶＤ、ＡＬＤ(Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ)またはＣＶＤ工程などを利用する。図１に示すように、ＳＴＯ系物質を使用したバイポーラスイッチング素子の場合、素子形成温度が約７００℃以上であるが、本発明の実施形態によるメモリ素子の場合、形成温度が約３５０℃以下であり、相対的に低温で形成することが可能である。
【００２６】
本発明の実施形態による可変抵抗物質を含む不揮発性メモリ素子は、トランジスタまたはダイオードのようなスイッチング素子と連結されて形成されうる。具体的には、例えば、ソース及びドレーンを備える半導体基板上にゲート構造体が形成されており、ソースまたはドレーンは、本発明の実施形態による可変抵抗物質を含む不揮発性メモリ素子の下部電極と連結された構造で形成されうる。また、ダイオード構造体と連結されてクロスポイント型メモリ素子として形成しうる。
【００２７】
本発明の実施形態による可変抵抗物質を含む不揮発性メモリ素子は、バイポーラスイッチング特性を有し、この特性について図３を参照して詳細に説明する。
【００２８】
図３は、本発明の実施形態による可変抵抗物質を含む不揮発性メモリ素子のバイポーラスイッチング特性を示すグラフである。図３に示すグラフは、下部電極２１及び上部電極２４をＰｔで形成し、中間層２２は、ＩＴＯで形成し、可変抵抗物質層２３は、約３０％の酸素分圧で蒸着したＮｉ酸化物で形成し、幅及び長さが約１００μｍである試片に対して測定したものである。
【００２９】
図３を参照すれば、初期状態で電圧を０Ｖから−電圧状態に次第に減少させれば、可変抵抗物質層２３に流れる電流値が順次に増加する。印加電圧をマイナスに持続的に減少させれば、図３の１番ラインに沿って電流値が増加する。ここでは、約−４Ｖまでの電圧を印加したことを示した。次に、さらに印加電圧を増加させる場合、約−２Ｖまでは１番ラインとほぼ類似した電流値を示すことを確認することができる。しかし、−２Ｖ〜０Ｖまで印加電圧を増加させる場合、１番ラインと異なる２番ラインに沿って電流値が変化する。結果的に、同じ印加電圧に対して２つの抵抗状態を有するということが分かる。
【００３０】
そして、電圧を０Ｖから＋電圧状態に次第に増加させれば、可変抵抗物質層２３に流れる電流値が順次に増加する。印加電圧をプラス(＋)に持続的に増加させれば、図３の３番ラインに沿って電流値が増加することが分かる。図３では、約３Ｖまでの電圧を印加したことを示した。次に、さらに印加電圧を減少させれば、初期には３番ラインと類似した電流値を示すことを確認することができる。しかし、持続的に印加電圧を減少させれば、３番ラインと異なる電流値の変化を示す４番ラインに沿って電流値が減少することが分かる。結果的に、印加電圧が＋状態でも２つの抵抗状態を有するということが分かる。
【００３１】
図３を参照すれば、本発明の実施形態による不揮発性可変抵抗メモリ素子は、プラス(＋)電圧及びマイナス電圧を印加する場合、いずれも２つの抵抗状態を示すことを確認することができる。これは、バイポーラスイッチング特性を示すものであり、一般的なモノポーラスイッチング素子に使われるＮｉ酸化物を利用して、バイポーラスイッチング特性を示す可変抵抗メモリ素子を具現できるということが分かる。
【００３２】
図４は、本発明の実施形態による可変抵抗物質を含む不揮発性メモリ素子のサイズによるバイポーラスイッチング特性を示すグラフである。図４で使われた試片は、Ｐｔ下部電極と、ＩＴＯ層、Ｎｉ酸化物から形成された可変抵抗物質層と、Ｐｔ上部電極とから形成されたものである。３種の試片は、同じ厚さであるが、幅及び長さがそれぞれ１００μｎ、３０μｍ、及び１０μｍのサイズと異なるサイズに形成したものである。
【００３３】
図４を参照すれば、素子の面積が小さくなるほど、印加電圧による電流値が小さい状態で測定され、２つの抵抗状態を有する印加電圧領域が減少することが分かる。但し、素子自体のサイズが減少した状態でも２つの類抵抗状態を明確に区別できて、メモリ素子として使用できるということが分かる。
【００３４】
以上の説明で、多くの事項が具体的に記載されているが、これらは、発明の範囲を限定するものではなく、望ましい実施形態の例示として解釈されなければならない。本発明は、トランジスタ構造体と連結されるか、ダイオードと共に使われうる。また、クロスポイント構造のアレイ形態で使われうることは明らかである。したがって、本発明の範囲は、説明された実施形態によって決定されず、特許請求範囲に記載された技術的思想によって決定されねばならない。
【産業上の利用可能性】
【００３５】
本発明は、不揮発性メモリ素子関連の技術分野に好適に用いられる。
【図面の簡単な説明】
【００３６】
【図１】従来の可変抵抗物質を含む不揮発性メモリ素子を示す図である。
【図２】本発明の実施形態による可変抵抗物質を含む不揮発性メモリ素子を示す図である。
【図３】本発明の実施形態による可変抵抗物質を含む不揮発性メモリ素子のバイポーラスイッチング特性を示すグラフである。
【図４】本発明の実施形態による可変抵抗物質を含む不揮発性メモリ素子のサイズによるバイポーラスイッチング特性を示すグラフである。
【符号の説明】
【００３７】
１０、２１…下部電極、
１１、２３…可変抵抗物質層、
１２、２４…上部電極、
２２…中間層。
【図１】
2008022007.tif 000003
【図２】
2008022007.tif 000004
【図３】
2008022007.tif 000005
【図４】
2008022007.tif 000006