(57)【要約】【課題】変調信号のキャリアの周波数に対する再生キャリアの周波数の同期が外れた場合に、より確実に且つ短時間で前記再生キャリアを前記変調信号のキャリアに周波数同期させることが可能なディジタル復調装置を提供する。【解決手段】周波数補正回路５０の同期状態監視部５６は、エッジ検出部５２からのＩＱ積信号の立ち上がり及び立ち下りに基づくエッジパルス及び水晶発振器３０からのクロックに基づいて同期外れ信号をタイマ制御部５８に出力し、カウンタ６０は、前記同期外れ信号に基づきタイマ制御部５８が設定した所定時間での再生キャリアのパルスの個数をカウントし、補正電圧生成部７３は、カウンタ６０でのカウント値に応じた周波数と変調信号のキャリアの周波数との差に応じた電圧を補正電圧としてＶＣＯ３６に出力する。【選択図】図３
2008010928.tif 000002
【特許請求の範囲】
【請求項１】
制御電圧の供給に応じて変調信号と略同一の周波数を有する再生キャリアを出力するＶＣＯと、外部から前記変調信号が入力された際に、該変調信号に前記再生キャリアを乗じて同期検波を行うことにより得られるベースバンド信号に基づいて、前記変調信号の送信クロックと、前記ベースバンド信号からディジタルデータを再生するために必要な再生クロックを分周した分周クロックとの位相誤差に応じた電圧を前記制御電圧として前記ＶＣＯに供給することにより、前記変調信号のキャリアと前記再生キャリアとの位相同期を取るコスタス回路とを備えるディジタル復調装置において、
前記再生キャリアの周波数が前記変調信号のキャリアの周波数からずれているか否かを監視し、前記変調信号のキャリアと前記再生キャリアとの周波数同期が取れていない場合、前記変調信号のキャリアと前記再生キャリアとの周波数誤差に応じた電圧を補正電圧として前記ＶＣＯに供給する周波数補正回路を有する
ことを特徴とするディジタル復調装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部から入力された変調信号に再生キャリアを乗じて得られたベースバンド信号より該変調信号に含まれるディジタルデータを復調するディジタル復調装置に関し、より詳細には、ＭＳＫやＧＭＳＫの変調方式によりディジタルデータを周波数変移成分として変調された変調信号から、コスタス回路による同期検波方式に基づいて前記ディジタルデータを復調するために好適なディジタル復調装置に関する。
【背景技術】
【０００２】
従来より、ＭＳＫ（Ｍｉｎｉｍｕｍ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）やＧＭＳＫ（Ｇａｕｓｓｉａｎ−ｆｉｌｔｅｒｅｄ  ＭＳＫ）の変調方式によりディジタルデータを周波数変移成分として変調された変調信号から該ディジタルデータを復調する場合、コスタス回路による同期検波方式は、他の検波方式（例えば、遅延検波方式、周波数検波方式）よりも復調性能が優れているので、多くの通信機器内のディジタル復調装置に採用されている。
【０００３】
この場合、ディジタル復調装置のコスタス回路では、入力された変調信号に対して、該変調信号のキャリアと略同一の周波数を有する再生キャリアを乗じて同期検波を行うことにより第１ベースバンド信号を生成し、一方で、前記再生キャリアを９０°移相させた信号を前記変調信号に乗じて同期検波を行うことにより第２ベースバンド信号を生成する。そして、前記第１及び第２ベースバンド信号は、ローパスフィルタ（ＬＰＦ）にそれぞれ通されることで、不要な信号成分が除去されＩ信号及びＱ信号に変換される。
【０００４】
また、ディジタル復調装置のクロック再生部では、前記Ｉ信号及び前記Ｑ信号を乗算して得られた信号（以下、ＩＱ積信号ともいう。）に位相同期した再生クロックを生成すると共に、この再生クロックを分周して得た分周クロックを前記コスタス回路に出力する。
【０００５】
前記コスタス回路の位相比較部は、前記ＩＱ積信号と前記分周クロックとの位相誤差に応じた電圧を制御電圧として生成し、ＬＰＦを介してＶＣＯ（電圧制御発振器）に供給する。前記ＶＣＯは、入力された前記制御電圧に応じた再生キャリアを出力する。
【０００６】
従って、前記コスタス回路内では、前記再生キャリアに関するＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路が構成され、このＰＬＬ回路により前記再生キャリアが前記変調信号のキャリアに位相同期され、この結果、前記変調信号を前記再生キャリアにより周波数引き込みすることが可能となる。
【０００７】
そして、ディジタル復調装置のデータ再生部では、前記再生クロックを用いて前記Ｉ信号及び前記Ｑ信号からディジタルデータを再生（復調）する。
【０００８】
前述した位相比較部は、乗算型の比較回路から構成され、ＩＱ積信号と分周クロックとの位相誤差、換言すれば、前記ＩＱ積信号に含まれる変調信号の送信クロックと前記分周クロックとの位相誤差に応じた制御電圧をＶＣＯに出力する。そのため、前記ＶＣＯの回路定数の温度変化や該ＶＣＯの経年劣化等により前記ＶＣＯの発振周波数（再生キャリアの周波数）が変化して、変調信号のキャリアと前記再生キャリアとの周波数誤差が大きくなり、前記変調信号のキャリアの周波数に対する前記再生キャリアの周波数の同期が外れた場合、上記のコスタス回路（ＰＬＬ回路）の構成では、前記変調信号のキャリアと前記再生キャリアとを周波数同期させることができない。
【０００９】
そこで、特許文献１に開示されているディジタル復調装置では、ベースバンド信号から復調されたディジタルデータを監視し、周波数同期が取れていないと判断した場合に、所定のノコギリ波電圧を制御電圧に重畳してＶＣＯに供給することにより該ＶＣＯの発振周波数（再生キャリアの周波数）を補正するようにしている。
【００１０】
【特許文献１】特開平６−２１６７６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、特許文献１に開示されているディジタル復調装置において、ノコギリ波電圧は、時間の経過に対して電圧値が徐々に増加する電圧であるので、再生キャリアを変調信号のキャリアに周波数同期させるまでに長時間を要する可能性がある。
【００１２】
本発明は、変調信号のキャリアと再生キャリアとの周波数誤差が大きくなって、前記変調信号のキャリアの周波数に対する前記再生キャリアの周波数の同期が外れた場合に、前記周波数誤差に対応する補正電圧を一義的に検出することにより、より確実に且つ短時間で前記再生キャリアを前記変調信号のキャリアに周波数同期させることが可能なディジタル復調装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明に係るディジタル復調装置は、制御電圧の供給に応じて変調信号と略同一の周波数を有する再生キャリアを出力するＶＣＯと、外部から前記変調信号が入力された際に、該変調信号に前記再生キャリアを乗じて同期検波を行うことにより得られるベースバンド信号に基づいて、前記変調信号の送信クロックと、前記ベースバンド信号からディジタルデータを再生するために必要な再生クロックを分周した分周クロックとの位相誤差に応じた電圧を前記制御電圧として前記ＶＣＯに供給することにより、前記変調信号のキャリアと前記再生キャリアとの位相同期を取るコスタス回路とを備えるディジタル復調装置において、前記再生キャリアの周波数が前記変調信号のキャリアの周波数からずれているか否かを監視し、前記変調信号のキャリアと前記再生キャリアとの周波数同期が取れていない場合、前記変調信号のキャリアと前記再生キャリアとの周波数誤差に応じた電圧を補正電圧として前記ＶＣＯに供給する周波数補正回路を有することを特徴とする。
【００１４】
この構成によれば、前記周波数補正回路は、前記再生キャリアの周波数を直接監視しているので、前記変調信号のキャリアと前記再生キャリアとの周波数同期が取れていないと判断した場合には、直ちに前記ＶＣＯに前記補正電圧を供給して前記再生キャリアの周波数を補正することができる。
【００１５】
これにより、本発明は、復調されたディジタルデータの監視に基づいて周波数同期を判断する従来技術と比較して、変調信号のキャリアと再生キャリアとの周波数誤差が大きくなって、前記変調信号のキャリアの周波数に対する前記再生キャリアの周波数の同期が外れた場合に、前記周波数誤差に対応する補正電圧を一義的に検出することにより、より確実に且つ短時間で前記再生キャリアを前記変調信号のキャリアに周波数同期させることが可能となる。
【００１６】
従って、本発明によれば、前記ＶＣＯの回路定数の温度変化や該ＶＣＯの経年変化の影響を受けにくい同期検波方式のディジタル復調装置を実現することができる。
【発明の効果】
【００１７】
本発明によれば、変調信号のキャリアと再生キャリアとの周波数誤差が大きくなって、前記変調信号のキャリアの周波数に対する前記再生キャリアの周波数の同期が外れた場合に、前記周波数誤差に対応する補正電圧を一義的に検出することにより、より確実に且つ短時間で前記再生キャリアを前記変調信号のキャリアに周波数同期させることが可能となる。
【発明を実施するための最良の形態】
【００１８】
本発明に係るディジタル復調装置の好適な実施の形態を挙げ、添付の図面を参照しながら以下に説明するが、その説明に先立ち、本実施形態の前提となるディジタル復調装置の構成とその課題とについて、図１及び図２を参照しながら説明する。
【００１９】
図１は、本実施形態の前提となるディジタル復調装置１０のブロック図である。
【００２０】
このディジタル復調装置１０は、ディジタルデータを周波数変移成分として変調させた変調信号（前記ディジタルデータをＭＳＫやＧＭＳＫの変調方式により変調させた信号）を復調して該ディジタルデータを得るために図示しない受信機内に搭載された装置であり、レベル変換部１２、コスタス回路１３、データ再生部２４、水晶発振器３０及びクロック再生部３２から構成され、該コスタス回路１３は、乗算器１４、１８、２６、ＬＰＦ１６、２０、３４、９０°移相部２２、位相比較部２８、ＶＣＯ３６及びレベル変換部３８を有する。
【００２１】
また、ディジタル復調装置１０のうち、コスタス回路１３を構成する乗算器１４、１８、２６、ＬＰＦ１６、２０、９０°移相部２２及び位相比較部２８と、データ再生部２４と、クロック再生部３２とは、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）等の集積回路から構成されるディジタル回路４０である。
【００２２】
ここで、図示しない送信機から無線等を介して送信された変調信号が前記受信機にて受信され、この変調信号がディジタル復調装置１０に入力された場合、レベル変換部１２は、前記変調信号をディジタル回路４０が動作可能な信号レベルに変換（例えば、ゼロレベルから数［Ｖ］程度の信号レベルに変換）してディジタル回路４０に出力する。換言すれば、ディジタル復調装置１０に入力されたアナログの変調信号は、レベル変換部１２にてディジタルの変調信号に変換される。
【００２３】
ＶＣＯ３６は、ディジタル回路４０から供給される直流の制御電圧に応じて所定周波数を有する再生キャリアをレベル変換部３８に出力する。この場合、ＶＣＯ３６から出力される前記再生キャリアは、前記変調信号のキャリアの周波数と略同一の周波数（発振周波数）を有するアナログ信号である。レベル変換部３８は、前記再生キャリアをディジタル回路４０が動作可能な信号レベルに変換してディジタル回路４０に出力する。すなわち、アナログ信号の再生キャリアは、前記変調信号の場合と同様に、レベル変換部３８にてディジタル信号（パルス信号）の再生キャリアに変換される。
【００２４】
乗算器１４は、レベル変換部１２を介して入力された変調信号と、ＶＣＯ３６からレベル変換部３８を介して入力された再生キャリアとを乗算し、第１ベースバンド信号を生成する。また、９０°移相部２２は、レベル変換部３８からの再生キャリアを９０°位相をずらした信号に変換して乗算器１８に出力し、乗算器１８は、前記変調信号と９０°移相部２２からの前記信号とを乗算して、第２ベースバンド信号を生成する。すなわち、乗算器１４、１８では、前記再生キャリアを用いた同期検波により前記変調信号から前記第１及び第２ベースバンド信号を生成する。
【００２５】
前記第１ベースバンド信号は、ＬＰＦ１６にて不要な信号成分が除去されてＩ信号に変換され、データ再生部２４及び乗算器２６に出力される。また、前記第２ベースバンド信号は、ＬＰＦ２０にて不要な信号成分が除去されてＱ信号に変換され、データ再生部２４及び乗算器２６に出力される。乗算器２６は、前記Ｉ信号と前記Ｑ信号とを乗算してＩＱ積信号を生成し位相比較部２８及びクロック再生部３２に出力する。
【００２６】
水晶発振器３０は、所定の発振周波数を有するパルス信号（クロック）をＶＣＯ３６から出力される再生クロックよりも高精度に生成可能な発振器であり、該クロックをクロック再生部３２に出力する。
【００２７】
クロック再生部３２は、水晶発振器３０から入力されたクロックを分周することにより、Ｉ信号（第１ベースバンド信号）、Ｑ信号（第２ベースバンド信号）及び前記ＩＱ積信号に位相同期し且つデータ再生部２４にて前記Ｉ信号及び前記Ｑ信号からディジタルデータを再生するために必要な再生クロックを生成し、データ再生部２４及び外部に出力する。この場合、前記再生クロックは、前記変調信号の送信クロックに位相同期し且つ該送信クロックと略同一の周波数ｆｂを有するクロックパルスである。また、クロック再生部３２は、前記再生クロックを２分周することにより、前記ＩＱ積信号に位相同期し且つ該ＩＱ積信号と略同一の周波数ｆｂ／２を有する分周クロックを生成して位相比較部２８に出力する。
【００２８】
位相比較部２８は、乗算器２６からのＩＱ積信号とクロック再生部３２からの前記分周クロックとの位相誤差に応じた信号を誤差信号として出力する。この場合、前記ＩＱ積信号に前記変調信号の送信クロックに関わる周波数成分（ｆｂ／２の周波数成分）が含まれていれば、位相比較部２８では、このｆｂ／２の周波数成分と周波数ｆｂ／２の分周クロックとの位相誤差に基づき前記誤差信号を生成する。
【００２９】
前記誤差信号は、ＬＰＦ３４を通して平滑化され、直流の制御電圧としてＶＣＯ３６に供給される。該ＶＣＯ３６は、前述したように、前記制御電圧に応じた前記変調信号のキャリアと略同一の周波数を有する再生キャリアをレベル変換部３８に出力する。
【００３０】
従って、コスタス回路１３は、乗算器１４、１８と、ＬＰＦ１６、２０と、乗算器２６と、位相比較部２８と、ＬＰＦ３４と、ＶＣＯ３６と、レベル変換部３８と、９０°移相部２２とで、前記再生キャリアを前記変調信号のキャリアに位相同期させるためのＰＬＬ回路を構成しており、前記誤差信号（前記制御電圧）をＶＣＯ３６に供給することにより、前記再生キャリアを前記変調信号のキャリアに位相同期させて、前記変調信号を前記再生キャリアの周波数範囲内で周波数引き込みする。
【００３１】
データ再生部２４は、クロック再生部３２から入力された前記再生クロックに基づいて多値識別判定処理を行い、前記Ｉ信号及び前記Ｑ信号からディジタルデータ（再生データ）を再生して外部に出力する。
【００３２】
次に、このディジタル復調装置１０の課題について説明する。
【００３３】
位相比較部２８は、乗算型の比較回路から構成され、前記ＩＱ積信号と前記分周クロックとを乗算して得られた信号に含まれる前記ＩＱ積信号と前記分周クロックとの位相誤差を検出し、この位相誤差に応じた信号を誤差信号（制御電圧）として出力する。従って、位相比較部２８は、前記ＩＱ積信号と前記分周クロックとの周波数誤差、換言すれば、前記ＩＱ積信号に含まれる前記変調信号の送信クロックに関わる周波数成分と前記分周クロックとの周波数誤差を検出し、この周波数誤差に応じた信号を出力する回路ではない。
【００３４】
そのため、ＶＣＯ３６の回路定数の温度変化や該ＶＣＯ３６の経年劣化等によりＶＣＯ３６の発振周波数（再生キャリアの周波数）が変化して、変調信号のキャリアと前記再生キャリアとの周波数誤差が大きくなって、前記変調信号のキャリアの周波数に対する前記再生キャリアの周波数の同期が外れた場合、上記したコスタス回路１３（ＰＬＬ回路）の構成では、前記変調信号のキャリアと前記再生キャリアとを周波数同期させることができない。なお、周波数同期が取れていない場合とは、例えば、ディジタル復調装置１０の電源投入時やディジタル復調装置１０を搭載する受信機での変調信号の受信断のように、前記変調信号がコスタス回路１３に入力されず、結果的に、ＩＱ積信号がノイズ成分のみで構成される場合をいう。
【００３５】
この問題について、図２を参照しながら、具体的に説明すると、変調信号のキャリアの周波数（図２の中心周波数ｆ１）は既知であり、該中心周波数ｆ１を中心として所定の周波数範囲（周波数偏差）を有している（図２に示す周波数ｆ４〜ｆ５の範囲）。
【００３６】
一方、コスタス回路１３は、前述した変調信号のキャリアの周波数偏差を考慮して、該変調信号の周波数引き込み範囲を中心周波数ｆ１を中心とした周波数ｆ２〜ｆ３の範囲｛周波数引き込み範囲（１）｝とし、前記周波数偏差を有する前記変調信号に対して確実に周波数引き込みが行われるようにしている。なお、周波数引き込み範囲（１）（周波数ｆ２〜ｆ３）は、変調信号のキャリアの周波数偏差（周波数ｆ４〜ｆ５）よりも広範囲としている。
【００３７】
しかしながら、コスタス回路１３を構成するＶＣＯ３６の回路定数の温度変化や、該ＶＣＯ３６の経年劣化等に起因して、ＶＣＯ３６の発振周波数（再生キャリアの周波数）が中心周波数ｆ１から中心周波数ｆ６に変化すると、コスタス回路１３における周波数引き込み範囲も（１）の範囲（周波数ｆ２〜ｆ３の範囲）から周波数ｆ７〜ｆ８の範囲｛周波数引き込み範囲（２）｝に変化する。この結果、前記変調信号のキャリアのうち、周波数がｆ８〜ｆ５の範囲は、前記周波数引き込み範囲（２）から外れることとなり、この周波数範囲ｆ８〜ｆ５の変調信号がディジタル復調装置１０に入力される場合には、変調信号のキャリアと再生キャリアとの周波数同期が取れず、該変調信号の周波数引き込みができないという問題が発生する。従って、前記変調信号のキャリアがこのような周波数範囲（周波数ｆ８〜ｆ５）である場合には、該変調信号からディジタルデータを確実に復調（再生）することができない。
【００３８】
以上が、本実施形態の前提となるディジタル復調装置１０の課題である。
【００３９】
次に、本実施形態に係るディジタル復調装置４８について、図３を参照しながら説明する。
【００４０】
なお、このディジタル復調装置４８を説明する際に、ディジタル復調装置１０（図１参照）と同じ構成要素については、同一の参照符号を付けて、その詳細な動作説明を省略する。
【００４１】
このディジタル復調装置４８は、図３に示すように、周波数補正回路５０と加算部５４とが配置されると共に、水晶発振器３０が周波数補正回路５０内に配置され、さらに、クロック再生部５１がエッジ検出部５２を有する点で、本実施形態の前提となるディジタル復調装置１０（図１参照）とは異なる。
【００４２】
エッジ検出部５２は、図３及び図４に示すように、立ち上がり立ち下り検出部８０と、フリップフロップ８２と、マスク信号生成部８６と、ワンショットパルス発生部８４とから構成され、図５に示すように、基本的には、ＩＱ積信号が入力された場合に、立ち上がり立ち下り検出部８０にて前記ＩＱ積信号の立ち上がり及び立ち下りをそれぞれ検出し、検出結果をエッジパルスとしてワンショットパルス発生部８４から周波数補正回路５０に出力する。なお、図５のＩＱ積信号における各矢印は、立ち上がり立ち下り検出部８０が前記各矢印の示す時刻にて前記ＩＱ積信号の立ち上がり及び立ち下りを検出することを示している。
【００４３】
エッジ検出部５２について、より詳細に説明すると、図３〜図６に示すように、立ち上がり立ち下り検出部８０は、図５の各矢印に示す時刻にて前記ＩＱ積信号の立ち上がり及び立ち下りを検出し、検出結果をフリップフロップ８２のセット端子Ｓに出力する。この場合、フリップフロップ８２は、立ち上がり立ち下り検出部８０からセット端子Ｓに前記検出結果を示す信号が入力されたときに、出力端子Ｏからワンショットパルス発生部８４及びマスク信号生成部８６に所定レベルの信号を出力する。
【００４４】
ところで、前記ＩＱ積信号の立ち上がり及び立ち下がりにジッタ（図６参照）が含まれていると、ディジタル回路４０全体の誤動作につながり、データ再生部２４でのディジタルデータの再生に関わる復調特性（ビット誤り率）の劣化を招くおそれがある。特に、変調信号のレベルが比較的に低い場合には、前記劣化が顕著となる。
【００４５】
そこで、エッジ検出部５２（図３及び図４参照）では、立ち上がり立ち下り検出部８０の検出結果をそのままエッジパルスとして周波数補正回路５０に出力するのではなく、フリップフロップ８２、ワンショットパルス発生部８４及びマスク信号生成部８６を用いて予めジッタ除去処理が施された信号に基づくエッジパルスを周波数補正回路５０に出力する。
【００４６】
すなわち、マスク信号生成部８６は、水晶発振器３０からクロックが入力されるタイミングで再生クロックの周波数ｆｂの逆数（１／ｆｂ）を周期とするマスク信号を生成してフリップフロップ８２のリセット端子Ｒに出力する。この場合、前記マスク信号のパルスは、前記ＩＱ積信号の立ち上がり及び立ち下りから若干遅延した時刻にて立ち上がり、且つ前記ＩＱ積信号の立ち上がり及び立ち下りの時刻から１／２ｆｂの時間だけ経過した時刻で立ち下がるパルスである（図６参照）。従って、前記マスク信号のパルスがリセット端子Ｒに出力可能な時間帯では、フリップフロップ８２（図４参照）の出力端子Ｏからの信号出力はなく、前記ＩＱ積信号の立ち上がり及び立ち下りにジッタが含まれていても、このようなジッタは、フリップフロップ８２において前記マスク信号によりマスクされ、この結果、該フリップフロップ８２からワンショットパルス発生部８４への前記ジッタに関わる信号成分の出力が阻止される。
【００４７】
ワンショットパルス発生部８４は、フリップフロップ８２の出力端子Ｏからのパルスに応じた信号をエッジパルスとして周波数補正回路５０に出力する。この場合、前記エッジパルスは、前記ＩＱ積信号の立ち上がり及び立ち下り毎に生成され、そのパルス幅は、ジッタマスク幅（図６参照）のうち前記マスク信号のパルスが発生していない時間である。
【００４８】
なお、クロック再生部５１は、エッジ検出部５２を有する点以外では、ディジタル復調装置１０のクロック再生部３２（図１参照）と同様の構成及び機能を有しており、ＩＱ積信号及び水晶発振器３０からのクロックに基づいて再生クロック及び分周クロックを生成する。
【００４９】
周波数補正回路５０は、図３に示すように、水晶発振器３０、同期状態監視部５６、タイマ制御部５８、カウンタ６０、データ変換部（ＲＯＭ）６２、加算器６４、レジスタ６５、初期データ記憶部６６、ＤＡコンバータ７０及びＬＰＦ７２から構成され、該周波数補正回路５０のうち、同期状態監視部５６、タイマ制御部５８、カウンタ６０、データ変換部（ＲＯＭ）６２、加算器６４、レジスタ６５及び初期データ記憶部６６は、ディジタル回路４０内に搭載されている。また、データ変換部（ＲＯＭ）６２、加算器６４、レジスタ６５、初期データ記憶部６６、ＤＡコンバータ７０及びＬＰＦ７２にて補正電圧生成部７３を構成する。
【００５０】
同期状態監視部５６は、図７に示すように、タイマ９０、ＯＲ回路（リセット部）９２、周波数カウンタ９４及びワンショットパルス発生部９６から構成され、エッジパルスの周波数ｆｅが所定周波数（例えば、分周クロックの周波数ｆｂ／２）を上回ったときに、前記エッジパルスに対応するＩＱ積信号（Ｉ信号及びＱ信号）に何らかの異常がある、具体的には、前記Ｉ信号に応じた第１ベースバンド信号を乗算器１４（図３参照）にて生成し、且つ前記Ｑ信号に応じた第２ベースバンド信号を乗算器１８にて生成した際に、前記変調信号のキャリアと前記再生キャリアとの周波数同期が取れていない状態で前記第１及び第２ベースバンド信号が生成されたものと判断し（図２に示す周波数ｆ８〜ｆ５の範囲にて前記第１及び第２ベースバンド信号が生成されたものと判断し）、判断結果を同期外れ信号としてタイマ制御部５８に出力する。
【００５１】
すなわち、図７及び図８に示すように、タイマ９０は、水晶発振器３０（図３参照）からのクロックの入力に基づいて、所定の繰り返し周期（タイマ周期）でタイマパルスをＯＲ回路９２を介して周波数カウンタ９４のプリセット端子に出力する。
【００５２】
周波数カウンタ９４は、ＯＲ回路９２からプリセット端子にパルス（タイマ９０から入力される前記タイマパルス、又は周波数カウンタ９４のフラグ端子からＯＲ回路９２を介して入力されるフラグを示すパルス）が入力されてから、次のパルスが入力されて周波数カウンタ９４内のカウント値がリセットされるまでの時間内で、且つエッジ検出部５２からクロックイネーブル端子（ＣＥ）にエッジパルスが入力されているときに、前記エッジパルスの個数をカウントする。なお、前記エッジパルスの幅が水晶発振器３０からクロック端子（ＣＬＫ）に入力されるクロックの１クロック分の幅であれば、前記エッジパルスが前記クロック端子に入力されていることとなる。
【００５３】
この場合、同期状態監視部５６内の周波数カウンタ９４は、例えば、前記エッジパルスの個数のカウント値がｆｂ／２に応じたカウント値Ｎとなったとき、換言すれば、タイマ周期の時間内において、エッジパルスの周波数ｆｅがｆｂ／２以上である場合、前記フラグ端子からフラグを示すパルスをワンショットパルス発生部９６及びＯＲ回路９２に出力する。ワンショットパルス発生部９６は、前記フラグ端子からのパルスをトリガとして、前記クロックに同期し且つ所定のパルス幅を有するパルスを同期外れ信号としてタイマ制御部５８（図３参照）に出力する。一方、ＯＲ回路９２を介して前記プリセット端子に前記フラグのパルスが入力されると、周波数カウンタ９４のカウント値が０にリセットされる。
【００５４】
従って、同期状態監視部５６では、コスタス回路１３内が前記変調信号のキャリアの周波数に対して前記再生キャリアの周波数の同期が外れている状態にあると判断した場合には、前述した同期外れ信号を生成してタイマ制御部５８に出力する。
【００５５】
タイマ制御部５８は、図３に示すように、前記同期外れ信号が入力されたときに、水晶発振器３０から入力されるクロックに同期し且つ所定時間のパルス幅を有するパルス（ゲートパルス）をカウンタ６０のクロックイネーブル端子（ＣＥ）に出力する。また、タイマ制御部５８は、前記ゲートパルスを出力してから所定時間経過した後に、カウンタ６０でのカウント値をリセットするためのリセットパルスを該カウンタ６０のリセット端子に出力する。さらに、タイマ制御部５８は、レジスタ６５を初期化するための初期化信号も該レジスタ６５に出力する。
【００５６】
カウンタ６０は、図３及び図９に示すように、該カウンタ６０のクロックイネーブル端子（ＣＥ）に前記ゲートパルスが入力される時間内にて、ＶＣＯ３６からレベル変換部３８を介してクロック端子（ＣＬＫ）に入力される再生キャリアのパルスの個数をカウントアップし、クロックイネーブル端子ＣＥに対するパルスの入力が停止した時刻における積算のカウント値ｎを補正電圧生成部７３のデータ変換部６２に出力する。また、カウンタ６０は、リセット端子にリセットパルスが入力されたときにカウント値ｎを０にリセットする。
【００５７】
データ変換部６２は、カウント値ｎと、そのカウント値ｎに対応する再生キャリアの周波数偏差（中心周波数ｆ１からの周波数のずれ）に応じた電圧値（補正電圧）を示すデータとを関係付ける図示しないルックアップテーブルを有し、カウンタ６０からカウント値ｎが入力された場合に、前記カウント値ｎに対応するデータを検索し、このデータを加算器６４に出力する。
【００５８】
初期データ記憶部６６は、再生キャリアの中心周波数ｆ１（図２及び図１０参照）又はｆ１１（図１０参照）に応じた電圧値（補正電圧）に対応するデータを初期データとして記憶するメモリである。なお、中心周波数ｆ１は、前述したように、変調信号のキャリアに対する本来の周波数引き込み範囲（１）の中心周波数であり、中心周波数ｆ１１は、前記変調信号のキャリアの周波数に対して前記再生キャリアの周波数の同期が外れて、例えば、周波数引き込み範囲（１）から周波数引き込み範囲（２）に変化している場合に、この周波数引き込み範囲（２）を周波数引き込み範囲（３）（周波数ｆ９〜ｆ１０の範囲）に補正する際の中心周波数である。
【００５９】
レジスタ６５は、初期データ記憶部６６に記憶されている前記初期データを読み出して登録するか、あるいは、データ変換部６２から加算器６４を介して入力されたデータを登録し、登録されているデータを加算器６４及びＤＡコンバータ７０に出力する。なお、タイマ制御部５８から初期化信号が入力された場合には、レジスタ６５内は初期化され、初期データ記憶部６６に記憶されている前記初期データが読み出され登録される。また、加算器６４からのデータの入力がない場合には、レジスタ６５に登録されている前記初期データあるいは現在登録されているデータを加算器６４又はＤＡコンバータ７０に出力する。
【００６０】
加算器６４は、レジスタ６５から出力されたデータと、データ変換部６２から出力されたデータとを加算してレジスタ６５に出力する。
【００６１】
ＤＡコンバータ７０は、レジスタ６５から出力されたデータをアナログ信号に変換する。ＬＰＦ７２は、ＤＡコンバータ７０からの前記アナログ信号を平滑化し、直流の電圧（補正電圧）として加算部５４に出力する。
【００６２】
加算部５４は、ＬＰＦ３４からの制御電圧にＬＰＦ７２からの補正電圧を重畳してＶＣＯ３６に出力する。この場合、前記補正電圧は、中心周波数ｆ１と中心周波数ｆ６との周波数誤差に応じた直流電圧、あるいは、中心周波数ｆ１１と中心周波数ｆ６との周波数誤差に応じた直流電圧であるから、コスタス回路１３において、変調信号のキャリアと再生キャリアとの周波数同期が取れていない場合｛再生キャリアの周波数範囲が図２に示す周波数引き込み範囲（２）である場合｝に、前記制御電圧に前記補正電圧を重畳してＶＣＯ３６に供給すると、周波数引き込み範囲は、図２に示す周波数引き込み範囲（２）（中心周波数ｆ６）から図１０に示す周波数引き込み範囲（３）（中心周波数ｆ１１）に補正される。
【００６３】
次に、本実施形態に係るディジタル復調装置４８において、変調信号からディジタルデータを復調する場合に、前記変調信号のキャリアの周波数に対する再生キャリアの周波数の同期が外れたとき（前記変調信号のキャリアと前記再生キャリアとの周波数同期がとれていない場合）における該再生キャリアの周波数の補正動作について、図３〜図１０を参照しながら説明する。
【００６４】
ここでは、再生キャリアの周波数が中心周波数ｆ１の周波数引き込み範囲（１）から中心周波数ｆ６の周波数引き込み範囲（２）に変化した場合（図２参照）において、周波数引き込み範囲（２）を中心周波数ｆ１近傍の中心周波数ｆ１１の周波数引き込み範囲（３）（周波数ｆ９〜ｆ１０の範囲）に補正する場合（図１０参照）について説明する。
【００６５】
なお、前記変調信号のキャリアと前記再生キャリアとの周波数同期が取れている場合のディジタル復調装置４８の動作は、ディジタル復調装置１０（図１参照）と略同様であるので、その説明については省略する。
【００６６】
エッジ検出部５２の立ち上がり立ち下り検出部８０は、ＩＱ積信号の立ち上がり及び立ち下りをそれぞれ検出し、検出結果をフリップフロップ８２のセット端子Ｓに出力する。また、マスク信号生成部８６には、水晶発振器３０からのクロックに基づいてマスク信号をフリップフロップ８２のリセット端子Ｒに出力する。フリップフロップ８２は、セット端子Ｓに入力される前記検出結果を示す信号のうち、前記マスク信号がリセット端子Ｒに入力されていない時間における信号のパルスを出力端子Ｏからワンショットパルス発生部８４に出力する。ワンショットパルス発生部８４は、フリップフロップ８２の出力端子Ｏからのパルスに応じた信号をエッジパルスとして周波数補正回路５０に出力する。
【００６７】
周波数補正回路５０内の同期状態監視部５６において、タイマ９０は、水晶発振器３０からのクロックに基づいて、タイマ周期毎にタイマパルスをＯＲ回路９２を介して周波数カウンタ９４のプリセット端子に出力し、周波数カウンタ９４は、エッジ検出部５２からクロックイネーブル端子（ＣＥ）にエッジパルスが入力されている時間で、且つＯＲ回路９２からプリセット端子に１発のパルスが入力されてから、次のパルスが前記プリセット端子に再び入力されるまでの時間内で、前記エッジパルスの個数をカウントする。
【００６８】
周波数カウンタ９４は、前記タイマ周期の間にカウント値が所定数Ｎに到達したとき、換言すれば、エッジパルスの周波数ｆｅが、例えば、ｆｂ／２を上回るときに、前記フラグ端子からフラグを示すパルスをワンショットパルス発生部９６及びＯＲ回路９２に出力する。これにより、ＯＲ回路９２を介して前記プリセット端子に前記フラグのパルスが入力されると、周波数カウンタ９４のカウント値が０にリセットされ、一方で、ワンショットパルス発生部９６では、前記パルスをトリガとして、前記クロックに同期し且つ所定のパルス幅を有するパルスを同期外れ信号としてタイマ制御部５８に出力する。
【００６９】
タイマ制御部５８は、前記同期外れ信号が入力されたときに、レジスタ６５に初期化信号を出力して、初期データ記憶部６６に記憶されている初期データ（再生キャリアの中心周波数ｆ１あるいはｆ１１に応じたデータ）が該レジスタ６５に登録されるように制御すると共に、水晶発振器３０からのクロックに同期し且つ所定時間のパルス幅を有するゲートパルスをカウンタ６０のクロックイネーブル端子（ＣＥ）に出力する。
【００７０】
カウンタ６０では、クロックイネーブル端子（ＣＥ）に前記ゲートパルスが入力される時間内にて、ＶＣＯ３６からレベル変換部３８を介してクロック端子（ＣＬＫ）に入力される再生キャリアのパルスの個数をカウントし、クロックイネーブル端子（ＣＥ）に対するパルスの入力が停止した時刻におけるカウント値ｎを補正電圧生成部７３のデータ変換部６２に出力する。
【００７１】
データ変換部６２では、入力されたカウント値ｎに応じた再生キャリアの周波数偏差に相当する補正電圧を示すデータを前記ルックアップテーブルから検索し、検索した前記データを加算器６４に出力する。
【００７２】
この場合、レジスタ６５には中心周波数ｆ１（あるいはｆ１１）での補正電圧に対応する初期データが記憶されているので、加算器６４は、レジスタ６５から出力された前記初期データに対してデータ変換部６２からのデータを加算し、加算結果をレジスタ６５に出力する。レジスタ６５は、前記加算結果を新たなデータとして前記初期データの代わりに登録し、登録した前記新たなデータをＤＡコンバータ７０及び加算器６４に出力する。これにより、レジスタ６５内に登録された前記新たなデータは、中心周波数ｆ１又はｆ１１と、同期が外れているときの中心周波数ｆ６との偏差、換言すれば、中心周波数ｆ６から中心周波数ｆ１又はｆ１１に補正するために必要な補正電圧に応じたデータとなる。
【００７３】
ＤＡコンバータ７０は、レジスタ６５から出力されたデータをアナログ信号に変換し、ＬＰＦ７２は、ＤＡコンバータ７０からの前記アナログ信号を平滑化し、直流の補正電圧として加算部５４に出力する。すなわち、前記補正電圧は、中心周波数ｆ１又はｆ１１と中心周波数ｆ６との周波数偏差に応じた直流電圧となる。
【００７４】
加算部５４は、ＬＰＦ３４からの制御電圧に対してＬＰＦ７２からの補正電圧を重畳してＶＣＯ３６に出力する。
【００７５】
これにより、ＶＣＯ３６は、前記制御電圧及び前記補正電圧に応じた周波数ｆ１１を有する再生キャリアを出力し、この結果、コスタス回路１３における変調信号の周波数引き込み範囲は、図２に示す周波数引き込み範囲（２）から図１０に示す周波数引き込み範囲（３）に補正される。
【００７６】
なお、同期状態監視部５６、タイマ制御部５８及び補正電圧生成部７３では、上記した補正電圧の生成動作を繰り返し行うことにより、前述の周波数引き込み範囲の補正を確実に行うことができる。
【００７７】
このように、本実施形態によれば、周波数補正回路５０は、再生キャリアの周波数を直接監視しているので、変調信号のキャリアに対して前記再生キャリアが周波数同期していないと判断した場合には、直ちにＶＣＯ３６に補正電圧を供給して前記再生キャリアの周波数を補正することができる。
【００７８】
これにより、本実施形態は、復調されたディジタルデータの監視に基づいて周波数同期を判断する従来技術と比較して、変調信号のキャリアと再生キャリアとの周波数誤差が大きくなった場合に、前記周波数誤差に対応する補正電圧を一義的に検出することにより、より確実に且つ短時間で前記再生キャリアを前記変調信号のキャリアに周波数同期させることが可能となる。
【００７９】
従って、本実施形態によれば、ＶＣＯ３６の回路定数の温度変化や該ＶＣＯ３６の経年変化の影響を受けにくい同期検波方式のディジタル復調装置４８を実現することができる。
【００８０】
また、周波数補正回路５０では、カウンタ６０において、タイマ制御部５８にて設定される所定時間内にＶＣＯ３６から順次入力される再生キャリアのパルスの個数をカウントし、補正電圧生成部７３において、カウンタ６０での前記パルスのカウント値に応じた周波数と変調信号のキャリアの周波数との差に応じて補正電圧を生成するので、前記再生キャリアの周波数の監視を確実に行うことができると共に、前記変調信号のキャリアと前記再生キャリアとの周波数同期が取れていないときの前記補正電圧の供給を確実に行うことができる。
【００８１】
さらに、周波数補正回路５０では、水晶発振器３０が所定周波数のクロックを出力し、タイマ制御部が前記クロックに基づいて前記所定時間をパルス幅とするゲートパルスを生成してカウンタ６０に出力している。この場合、水晶発振器３０は、ＶＣＯ３６よりも高い周波数精度で前記クロックを生成することが可能であり、一方で、該カウンタ６０は、前記ゲートパルスが入力される前記所定時間内で前記再生キャリアのパルスの個数をカウントすることができるので、周波数補正回路５０では、前記補正電圧を精度良く生成することができる。
【００８２】
さらに、前記ＩＱ積信号の周波数成分が所定周波数（例えば、ｆｂ／２）を上回ったときに前記周波数同期が取れていないことを示す同期外れ信号をタイマ制御部５８に出力する同期状態監視部５６を周波数補正回路５０内に配置すると共に、タイマ制御部５８では、前記同期外れ信号が入力された際に、前記クロックに基づいて前記ゲートパルスを生成しカウンタ６０に出力することにより、周波数補正回路５０では、コスタス回路１３で周波数同期が取れているか否かを確実に監視して、前記補正電圧を生成することができる。すなわち、周波数補正回路５０は、前記周波数同期が取れていないと判断した場合にのみ、前記補正電圧を生成することになるので、コスタス回路１３のＰＬＬ動作を妨げることなく、前記変調信号と前記再生キャリアとの周波数同期を行うことが可能となり、この結果、ディジタル復調装置４８を搭載した受信機での変調信号の受信・復調に対する信頼性を高めることができる。
【００８３】
さらに、前記ＩＱ積信号の立ち上がり及び立ち下りにおけるジッタを除去して、前記クロックのタイミングで前記立ち上がり及び前記立ち下りを検出し、検出結果をエッジパルスとして同期状態監視部５６に出力するエッジ検出部５２をクロック再生部５１内に設け、同期状態監視部５６を、前記クロックに基づいて所定周期のタイマパルスを生成するタイマ９０と、前記タイマパルスの周期内に順次入力される前記エッジパルスの個数をカウントし、カウント値が所定周波数（例えば、ｆｂ／２）に相当するカウント値を上回った場合にフラグを立てる周波数カウンタ９４と、前記フラグに基づいて前記同期外れ信号を生成しタイマ制御部５８に出力するワンショットパルス発生部９６と、前記フラグ又は前記タイマパルスを周波数カウンタ９４に入力させて該周波数カウンタ９４内をリセットさせるＯＲ回路９２とで構成すれば、エッジ検出部５２で前記ＩＱ積信号に基づくエッジパルスを生成して同期状態監視部５６に出力することにより、周波数補正回路５０では、前記補正電圧をより精度良く生成することができる。
【００８４】
なお、周波数同期が取れていない場合とは、上述したように、例えば、ディジタル復調装置４８の電源投入時やディジタル復調装置４８を搭載する受信機での変調信号の受信断のように、前記変調信号がコスタス回路１３に入力されず、結果的に、ＩＱ積信号がノイズ成分のみで構成される場合をいい、このような時間帯において周波数補正回路５０を動作させることにより、前記再生キャリアの周波数の補正を効率よく行うことができる。
【００８５】
本発明に係るディジタル復調装置は、上述の実施形態に限らず、本発明の要旨を逸脱することなく、種々の構成を採り得ることは勿論である。
【図面の簡単な説明】
【００８６】
【図１】本実施形態の前提となるディジタル復調装置のブロック図である。
【図２】図１のディジタル復調装置での周波数引き込み範囲を示す説明図である。
【図３】本実施形態に係るディジタル復調装置のブロック図である。
【図４】図３のエッジ検出部のブロック図である。
【図５】図４のエッジ検出部の動作を示すタイムチャートである。
【図６】図４のエッジ検出部の動作を示すタイムチャートである。
【図７】図３の同期状態監視部のブロック図である。
【図８】図７の同期状態監視部の動作を示すタイムチャートである。
【図９】図３のカウンタの動作を示すタイムチャートである。
【図１０】図３のディジタル復調装置での周波数引き込み範囲を示す説明図である。
【符号の説明】
【００８７】
１０、４８…ディジタル復調装置  １３…コスタス回路
１４、１８、２６…乗算器        ２２…９０°移相部
２４…データ再生部              ２８…位相比較部
３０…水晶発振器                ３２、５１…クロック再生部
３６…ＶＣＯ                    ５０…周波数補正回路
５２…エッジ検出部              ５４…加算部
５６…同期状態監視部            ５８…タイマ制御部
６０…カウンタ                  ６２…データ変換部
６４…加算器                    ６５…レジスタ
６６…初期データ記憶部          ７３…補正電圧生成部
８０…立ち上がり立ち下り検出部  ８２…フリップフロップ
８６…マスク信号生成部          ８４、９６…ワンショットパルス発生部
９０…タイマ                    ９２…ＯＲ回路
９４…周波数カウンタ
【図１】
2008010928.tif 000003
【図２】
2008010928.tif 000004
【図３】
2008010928.tif 000005
【図４】
2008010928.tif 000006
【図５】
2008010928.tif 000007
【図６】
2008010928.tif 000008
【図７】
2008010928.tif 000009
【図８】
2008010928.tif 000010
【図９】
2008010928.tif 000011
【図１０】
2008010928.tif 000012