(57)【要約】      （修正有）【課題】高周波特性を改善した半導体パッケージを提供する。【解決手段】ダイパッド２ａ，２ｂに搭載された前記半導体チップ５ａ，５ｂと金属細線により接続される複数のボンディングパッド３ａ，３ｂとからなり、前記ダイパッド２ａ，２ｂに共通端子部と、前記ボンディングパッド３ａ，３ｂに個々の端子部とを備えた高周波半導体装置である。また、前記半導体装置と同様な効果が得られる方法として、導電型の半導体基板上に逆導電型の拡散層を有する半導体チップ５ａ，５ｂにおいて、前記半導体チップ５ａ，５ｂを異なる複数のダイパッド２ａ，２ｂに搭載し、前記ダイパッド２ａ，２ｂとは異なるボンディングパッド３ａ，３ｂに、前記半導体チップの素子電極を共通のボンディングパッド３ａ，３ｂに金属細線８で配線することで、コモン接続された高周波半導体装置である。【選択図】図１
2008010558.tif 000002
【特許請求の範囲】
【請求項１】
高周波半導体装置であって、
半導体チップが搭載される複数のダイパッドと、
前記ダイパッドを相互に接続する連結部と、
前記ダイパッドに搭載された前記半導体チップと金属細線により接続される複数のボンディングパッドとからなり、
前記ダイパッドに共通端子部と、
前記ボンディングパッドに個々の端子部とを備える、高周波半導体装置。
【請求項２】
一導電型の半導体基板上に逆導電型の拡散層を有する半導体チップにおいて、前記半導体チップを異なる複数のダイパッドに搭載し、前記ダイパッドとは異なるボンディングパッドに、前記半導体チップの素子電極を共通のボンディングパッドに金属細線で配線することで、コモン接続された高周波半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はコモン接続された半導体装置のアイソレーション向上に関するものであり、特に高周波半導体装置に有効である。
【背景技術】
【０００２】
近年のセットの小型化に伴い実装される半導体装置も小型化を要求されている。従来のコモン接続した半導体装置として例えば、アノードコモンツェナーダイオードは、複数個のツェナーダイオードのアノードを共通として１チップでアノードコモンツェナーダイオードを構成しているものがあった（例えば、特許文献１参照）。
【０００３】
また、ダイパッドとボンディングパッドを備えたリードフレームのダイパッド上に１チップにより共通化されたアノード電極を接続し、素子電極とボンディングパッド間を金属細線で接続されている。
【０００４】
図３（ａ）は、前記特許文献１に記載された従来の半導体装置を示すものであり、図３（ｂ）は図３（ａ）の半導体装置に搭載される半導体チップの断面図である。図３（ａ）、（ｂ）において、高濃度Ｐ型半導体基板１０１上に低濃度Ｎ型エピタキシャル層１０２が設けられ、低濃度Ｎ型エピタキシャル層１０２に表面から高濃度Ｐ型半導体基板１０１に到達する高濃度Ｐ型分離領域１０３、１０４が拡散されている。
【０００５】
そして、高濃度Ｐ型分離領域１０３、１０４により低濃度Ｎ型エピタキシャル層が分離されて２個以上の複数の低濃度Ｎ型領域１２１、１２２が形成され、複数の低濃度Ｎ型領域１２１、１２２それぞれの表面に絶縁膜１０５が設けられると共に、絶縁膜１０５にコンタクトホールが形成されてＮ側電極１０７と、高濃度Ｐ型半導体基板１０１の裏面にＰ側電極１０８とをそれぞれ設け、複数の素子を１チップ化し半導体チップ１２７を構成していた。
【０００６】
また、殆どの場合、ダイパッド１２３とボンディングパッド１２４を備えたリードフレーム１２５のダイパッド１２３上に１チップにより共通化されたＰ側電極１０８を接続し、Ｎ側電極１０７とボンディングパッド１２４間を金属細線１２６で接続されている。
【特許文献１】特開２００１−１４８４８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記従来の構成を高周波半導体装置に用いた場合、デバイス構造上はアイソレーション層を介して素子分離されているが、半導体基板が共通になるため高周波における各素子間の高周波帯域でのアイソレーションが十分に確保することが出来ない。
【０００８】
そのため、携帯電話（１ＧＨｚ）やＷＬＡＮ（２ＧＨｚ／５ＧＨｚ）あるいは、デジタルチューナー（１０ＧＨｚ）などの完成品セットに組み込まれた際にノイズ増大の原因となる。
【０００９】
また、隣接チャンネルへの信号漏れにより、例えばＩＥＥＥ８０２．１１ａの５ＧＨｚ帯における２０ＭＨｚ間隔で隣接されるチャンネルを利用する端末に、混信を与えるという課題を有していた。
【００１０】
本発明は、前記従来の課題を解決するもので、半導体チップが搭載される複数のダイパッドと、前記ダイパッドを相互に接続する連結部と、前記ダイパッドに搭載された前記半導体チップと金属細線により接続される複数のボンディングパッドとからなり、前記ダイパッドに共通端子部と、前記ボンディングパッドに個々の端子部とを備えることにより良好なアイソレーションが得られる事を特徴とした、高周波特性に優れた半導体パッケージを提供することを目的とする。
【００１１】
また、導電型の半導体基板上に逆導電型の拡散層を有する半導体チップにおいて、前記半導体チップを異なる複数のダイパッドに搭載し、前記ダイパッドとは異なるボンディングパッドに、前記半導体チップの素子電極を共通のボンディングパッドに金属細線で配線することで、コモン接続された高周波半導体装置において、前記半導体装置と同様な効果が得られる。
【課題を解決するための手段】
【００１２】
前記従来の課題を解決するために、本発明の半導体装置は、半導体チップが搭載される複数のダイパッドと、前記ダイパッドを相互に接続する連結部と、前記ダイパッドに搭載された前記半導体チップと金属細線により接続される複数のボンディングパッドとからなり、前記ダイパッドに共通端子部と、前記ボンディングパッドに個々の端子部とを備えた高周波半導体装置である。
【００１３】
また、前記半導体装置と同様な効果が得られる方法として、導電型の半導体基板上に逆導電型の拡散層を有する半導体チップにおいて、前記半導体チップを異なる複数のダイパッドに搭載し、前記ダイパッドとは異なるボンディングパッドに、前記複数の半導体チップの素子電極を金属細線で配線することで、コモン接続された高周波半導体装置がある。本構成によって、高周波帯におけるアイソレーションを改善することが出来る。
【発明の効果】
【００１４】
以上のように、本発明の半導体装置によれば、コモン素子構造の半導体装置にてデバイス構造もしくはリードフレームの形状を変更することにより、高周波帯における良好なアイソレーションを得ることができる。
【発明を実施するための最良の形態】
【００１５】
（実施の形態１）
以下本発明の実施の形態について、図面を参照しながら説明する。図１（ａ）は本発明の実施の形態１における半導体装置の正面図であり、図１（ｂ）は図１（ａ）の半導体装置に搭載される半導体チップの断面図である。
【００１６】
図１（ａ）、（ｂ） において、図３（ａ）、（ｂ） と同じ構成要素については同じ符号を用い、説明を省略する。
【００１７】
本実施の形態ではアノードコモン半導体装置を用いて詳しく説明する。図１（ａ）、（ｂ）において、リードフレーム１は複数のダイパット２ａ、２ｂとボンディングパッド３ａ、３ｂとを備え、ダイパッド２ａ、２ｂは所定の間隔で配置され連結部４を介して接続されている。
【００１８】
このとき、ダイパッド２ａ、２ｂには共通端子部２ｃを備え、ボンディングパッド３ａ、３ｂにはそれぞれ端子部３ｃ、３ｄを備えている。
【００１９】
また、ダイパッド２ａ、２ｂに対して並列する様に配置され、その間隔は０．３０ｍｍ〜０．０５ｍｍ程度であり、好適には０．１０ｍｍ〜０．２０ｍｍである。
【００２０】
これによれば、電気的にコモン接続であるが１素子１チップの構成であることから、高周波における複数の半導体チップ間のアイソレーションを良好に確保できる。さらに、連結部４を微細化することで小型化することができる。
【００２１】
ダイパッド２ａ、２ｂにはそれぞれ半導体チップ５ａ、５ｂがアノード電極６と接続するよう搭載されている。半導体チップ５ａ、５ｂのカソード電極７はそれぞれダイパッド２ａ、２ｂと金やアルミニウムなどの金属細線８を介して接続されている。
【００２２】
ダイパッド２ａ、２ｂ、ボンディングパッド３ａ、３ｂ、半導体チップ５ａ、５ｂ、金属細線８は外部環境から保護するためにエポキシ樹脂（図示せず）などによりモールドされている。
【００２３】
かかる構成によれば、電気的にコモン接続であるが１素子１チップの構成であることから、複数の半導体チップ間アイソレーションを良好に確保できる。
【００２４】
さらに、携帯電話（１ＧＨｚ）やＷＬＡＮ（２ＧＨｚ／５ＧＨｚ）あるいは、デジタルチューナー（１０ＧＨｚ）などの完成品セットに組み込まれた際のノイズを低減できる。
【００２５】
また、隣接チャンネルへの信号漏れにより、例えば、ＩＥＥＥ８０２．１１ａの５ＧＨｚ帯における２０ＭＨｚ間隔で隣接されるチャンネルを利用する端末の混信を防止するのに有効である。
【００２６】
なお、本実施の形態ではダイパッド２ａ、２ｂをボンディングパッド３ａ、３ｂに並列に配置した構成で説明したが、特に限定されることはなく、ダイパッド２ａ、２ｂをボンディングパッド３ａ、３ｂと対向に配置しても良い。
【００２７】
また、パッケージサイズやダイサイズ、あるいは端子数や端子間の接続方法は特に限定することはなく適宜選択すればよい。
【００２８】
（実施の形態２）
図２（ａ）は本発明の実施の形態２における半導体装置の正面図であり、図２（ｂ）は図２（ａ）の半導体装置に搭載される半導体チップの断面図である。図２（ａ）、（ｂ） において、図１（ａ）、（ｂ）と同じ構成要素については同じ符号を用い、説明を省略する。
【００２９】
図２（ａ）、（ｂ）においてリードフレーム１は複数のダイパット２ａ、２ｂとボンディングパッド３ａとを備え、ダイパッド２ａ、２ｂは所定の間隔で配置され、金属細線によりボンディングパッド３ａと接続されている。
【００３０】
このとき、ダイパッド２ａ、２ｂには端子部３ｃ、３ｄを備え、ボンディングパッド３ａ、には共通端子部２ｃを備えている。
【００３１】
また、ダイパッド２ａ、２ｂに対して挟まれる様にボンディングパッド３ａが配置されている。
【００３２】
これによれば、前記半導体装置同様な構成であることから、高周波における複数の半導体チップ間のアイソレーションを良好に確保できる。
【００３３】
ダイパッド２ａ、２ｂにはそれぞれ半導体チップ５ａ、５ｂがカソード電極１６と接続するよう搭載されている。
【００３４】
半導体チップ５ａ、５ｂのアノード電極１５はそれぞれボンディングパッド３ａと、金やアルミニウムなどの金属細線８を介して接続されている。
【００３５】
ダイパッド２ａ、２ｂ、ボンディングパッド３ａ、半導体チップ５ａ、５ｂ、金属細線８は外部環境から保護するためにエポキシ樹脂（図示せず）などによりモールドされている。
【００３６】
かかる構成によれば、前記半導体装置同様に、電気的にコモン接続であるが１素子１チップの構成であることから、複数の半導体チップ間アイソレーションを良好に確保できる。
【００３７】
なお、本実施の形態ではダイパッド２ａ、２ｂに対して挟まれる様にボンディングパッド３ａが配置した構成で説明したが、特に限定されることはなく、ダイパッド２ａ、２ｂに対向して配置しても良い。
【００３８】
また、パッケージサイズやダイサイズ、あるいは端子数や端子間の接続方法は特に限定することはなく適宜選択すればよい。
【産業上の利用可能性】
【００３９】
コモン接続された半導体装置のアイソレーション向上に有用であり、特に高周波半導体装置に適している。
【図面の簡単な説明】
【００４０】
【図１】実施の形態１における半導体装置の正面図及びその半導体装置に搭載される半導体チップの断面図
【図２】実施の形態２における半導体装置の正面図及びその半導体装置に搭載される半導体チップの断面図
【図３】従来の半導体装置の正面図及びその半導体装置に搭載される半導体チップの断面図
【符号の説明】
【００４１】
１ リードフレーム
２ａ ダイパット
２ｂ ダイパット
２ｃ 共通端子部
３ａ ボンディングパッド
３ｂ ボンディングパッド
３ｃ 端子部
３ｄ 端子部
４ 連結部
５ａ 半導体チップ
５ｂ 半導体チップ
６ アノード電極
７ カソード電極
８ 金属細線
９ 低濃度Ｎ型領域
１０ 低濃度Ｎ型領域
１１ 低濃度Ｎ型エピタキシャル層
１２ 高濃度Ｐ型半導体基板
１３ 絶縁膜
２０ 低濃度Ｐ型領域
２１ 低濃度Ｐ型領域
２２ 低濃度Ｐ型エピタキシャル層
２３ 高濃度Ｎ型領域
１０１ 高濃度Ｐ型半導体基板
１０２ 低濃度Ｎ型エピタキシャル層
１０３ 高濃度Ｐ型分離領域
１０４ 高濃度Ｐ型分離領域
１０５ 絶縁膜
１０７ Ｎ側電極
１０８ Ｐ側電極
１２１ 低濃度Ｎ型領域
１２２ 低濃度Ｎ型領域
１２３ ダイパッド
１２４ ボンディングパッド
１２５ リードフレーム
１２６ 金属細線
１２７ 半導体チップ
【図１】
2008010558.tif 000003
【図２】
2008010558.tif 000004
【図３】
2008010558.tif 000005