(57)【要約】【課題】今後の微細化に対応する半導体集積回路内のリーク電流削減の手法として、特に画像形成装置による動画像形成処理において、より短い電源供給時間で各フレームの画像形成を実現する。【解決手段】画像形成装置１０４への電源供給開始タイミングを表示装置１０７の動作状態から生成し、電源遮断タイミングをフレーム画像形成処理の終了タイミングから生成することにより、画像形成装置１０４に対してより短い電源供給時間で各フレームの画像形成を実現する。【選択図】図１
2008134848.tif 000002
【特許請求の範囲】
【請求項１】
ベクトル画像記述言語で記述された動画像データを中間言語データに変換し中間言語データに基づいて画像を形成する画像形成装置のための電源制御方法において、
ベクトル画像記述言語で記述された動画像データを入力として前の動画フレームとの差分の中間言語データを出力するフレーム生成工程と、
前記画像形成装置が前記中間言語データを入力として画像形成処理を実行し画像データを出力するとともに出力中画像データの座標情報を出力する画像形成工程と、
前記画像形成工程により出力される画像データをフレームバッファ装置に記憶するフレームバッファ工程と、
前記フレームバッファ装置に記憶された画像データを入力として表示装置に出力するとともに読み取り中画像データの座標情報を出力する表示制御工程と、
前記表示制御工程により供給される画像データを入力とし画像データを表示する表示工程と、
前記画像形成工程により供給される出力中画像データの座標情報と前記表示制御工程により供給される読み取り中画像データの座標情報とから電源制御情報を生成する電源制御情報生成工程と、
前記電源制御情報生成工程により供給される電源制御情報に基づいて前記画像形成装置への電力の供給及び遮断制御を実行する電源制御工程とを有することを特徴とする電源制御方法。
【請求項２】
前記フレーム生成工程では最初のフレームに関して全領域を描画対象とする中間言語データを出力することを特徴とする請求項１に記載の電源制御方法。
【請求項３】
ベクトル画像記述言語で記述された動画像データを中間言語データに変換し中間言語データに基づいて画像を形成する画像形成装置のための電源制御をコンピュータに実行させるコンピュータプログラムにおいて、
ベクトル画像記述言語で記述された動画像データを入力として前の動画フレームとの差分の中間言語データを出力するフレーム生成処理と、
前記画像形成装置が前記中間言語データを入力として画像形成処理を実行し画像データを出力するとともに出力中画像データの座標情報を出力する画像形成処理と、
前記画像形成処理により出力される画像データをフレームバッファ装置に記憶するフレームバッファ処理と、
前記フレームバッファ装置に記憶された画像データを入力として表示装置に出力するとともに読み取り中画像データの座標情報を出力する表示制御処理と、
前記表示制御処理により供給される画像データを入力とし画像データを表示する表示処理と、
前記画像形成処理により供給される出力中画像データの座標情報と前記表示制御処理により供給される読み取り中画像データの座標情報とから電源制御情報を生成する電源制御情報生成処理と、
前記電源制御情報生成処理により供給される電源制御情報に基づいて前記画像形成装置への電力の供給及び遮断制御を実行する電源制御処理とをコンピュータに実行させることを特徴とするコンピュータプログラム。
【請求項４】
ベクトル画像記述言語で記述された動画像データを入力として前の動画フレームとの差分の中間言語データを出力するフレーム生成手段と、
前記中間言語データを入力として画像形成処理を実行し画像データを出力するとともに出力中画像データの座標情報を出力する画像形成手段と、
前記画像形成手段により出力される画像データを記憶するフレームバッファ手段と、
前記フレームバッファ手段に記憶された画像データを入力として表示手段に出力するとともに読み取り中画像データの座標情報を出力する表示制御手段と、
前記表示制御手段により供給される画像データを入力とし画像データを表示する表示手段と、
前記画像形成手段から供給される出力中画像データの座標情報と前記表示制御手段から供給される読み取り中画像データの座標情報とから電源制御情報を生成する電源制御情報生成手段と、
前記電源制御情報生成手段から供給される電源制御情報に基づいて前記画像形成手段への電力の供給及び遮断制御を実行する電源制御手段とを有することを特徴とする画像形成システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、描画オブジェクトの動きに関する記述を含むベクトル画像記述言語で記述された画像データを解釈し、動画を構成する一連のラスタ画像データを生成する画像形成装置のための電力供給制御方法、コンピュータプログラム、及び画像形成システムに関する。
【背景技術】
【０００２】
入力デバイスから送られてくるPostScriptやＰＤＦ等のベクトル画像記述言語の一種であるページ記述言語を解釈してラスタ画像を形成する画像形成処理を高速化する手法の一つとして、ページ記述言語を一旦中間言語に変換し、中間言語をハードウェア処理する手法が知られている。
【０００３】
このような手法を適用可能なレンダリング方法の一つとして、特許文献１には「高速ラスタ形式レンダリングのためのグラフィックオブジェクト処理方法および装置」が提案されている。
【０００４】
一方、近年のＣＭＯＳ半導体集積回路の微細化に伴い、ＣＭＯＳのゲート電極からのリーク電流の増加が設計製造面で大きな問題となっている。特に１００ｎｍ以下の微細プロセスでは、半導体集積回路の総消費電力においてリーク電流の占める割合は、増加の一途を辿り、今後、チップ内部の電力消費を抑止していくことが、製造後確実に動作するチップを設計していく上で重要な課題となっている。
【０００５】
例えば、微細化に従ってゲート酸化膜の薄膜化が進む中、リーク電流を減らすためにも、電源電圧を低電圧化していく必要があるが、回路の高速性を確保するためにゲートにかける電圧の低電圧化が進まない。この結果、電源電圧の低電圧化よりも、電源電圧に対応するリーク電流の急激な増加傾向が顕著になってきている。
【０００６】
また、更に微細化につれてスケーリングしてきた電源電圧が受ける電源電圧の降下の要因も大きな問題になりつつある。このようなリーク電流の増加に対し、半導体プロセスの開発面では、ポリシリコンとゲートチャネルを遮断する誘電物質の素材として、シリコン酸化膜の代わりに高誘電率で膜厚を厚くすることが可能な別の素材を開発しようとしている。しかしながら、まだ広く一般に利用されるほど実用化には至っていない。
【０００７】
一方、半導体集積回路の設計面では１００ｎｍ以下のプロセスで起こる消費電力削減の課題に応えられるよう、従来から幾つかの新規技術を導入して対応してきた。例えば、リーク電流を削減する直接的な代表的な方法として、１３０ｎｍプロセスの世代から比較的よく使われるようになってきた技術で、マルチＶｔｈセルを利用したレイアウト手法がある。マルチＶｔｈセルを利用したレイアウト手法とは、スピードが遅いが、リーク電流の少ないゲート電圧閾値の高いセルと、スピードは速いが、リーク電流の多いゲート電圧閾値の低いセルを同一チップ内に混在させるというものである。すなわち、タイミングに余裕のあるパスのセルを高い閾値の低速セルへマッピングし、クリティカルパスのセルを低い閾値の高速セルへマッピングさせることにより、タイミングを満たしつつチップ全体での消費電力の削減を達成するものである。
【０００８】
なお、同じ設計面での消費電力削減の施策として、クロックゲーティングや回路量の削減等の方法が実施されている。しかしながら、これらの方法は動作時に消費する電力を削減するための方法であり、ここではマルチＶｔｈセルを利用したレイアウト方法とは異なるものとして議論する。この理由は、消費電力削減のためにクロックゲーティングや回路量の削減等の方法も確かに重要で、設計面での消費電力削減の施策として常に考慮されていなければならない方法論ではあるが、問題をトランジスタの更なる微細化に起因するリーク電流増加の傾向に絞った場合、リーク電流削減の直接的な効果を期待できる施策ではないからである。
【０００９】
一方、設計面でのリーク電流削減の直接的な施策の一つとして、微細化の進展に伴い注目されているのがマルチ電源電圧や、電源の遮断である。常にゲート酸化膜に高い電圧がかかった状態では、リーク電流が多く流れる。
【００１０】
しかしながら、回路スピードを犠牲にして、低いゲート電圧でトランジスタを動作させたり、使っていない回路の電源を遮断しトランジスタに電圧がかかっていない状態にしたりすることにより、リーク電流を劇的に削減できることが分かっている。
【００１１】
マルチ電源電圧ドメインや、電源遮断の設計手法自体は、形態機器向けの半導体集積回路で既に広く用いられている方法である。これらの実装方法は、レベルコンバータやＭＴＣＭＯＳ、セレクティブＭＴＣＭＯＳ等の電源電圧を変更することのできる特殊な回路を利用して実施されている。
【００１２】
また、マルチ電源電圧ドメインに関連して、ドメイン内の電圧を動作スピードにあわせて変更するバリアブル電圧の技術も実施されている。
【００１３】
しかしながら、意図的にバリアブル電圧を複数もうけた状態では動作保障が難しいためにＡＳＩＣやゲートアレイの設計形態でこのような設計手法がとられることは稀である。
【００１４】
リーク電流対策の観点からは、ＡＳＩＣやゲートアレイの設計形態ではマルチ電源電圧ドメインと電源遮断が採用されることが多い。マルチ電源電圧ドメインの設計手法には、周辺モジュールと比較して低速動作でよいが定常的に動作させたい部分を実装するのに適している。電源遮断は動作させるときは高速で動作させたいが、定常的には動作していなくても良い部分を実装するのに適している。また、電源遮断はリーク電流削減の効果が高い反面、電源遮断状態から安定動作可能な状態に復帰するまでの時間が回路の動作スピードと比較して長いという利用上の難しさがある。
【００１５】
ここで、定常的には動作しないが、通常動作には高速で動作させたい機能モジュールを電源遮断により実装したと仮定し、電源遮断を行った機能モジュールが他の機能単位で処理を行う場合のデータの依存関係を持っているような場合を考える。このような場合、電源遮断を行ったブロックでは、電源遮断を行ったブロックでの処理が必要だと判定した時点で電源投入を行うと、電源遮断状態から回路が安定動作可能な状態に復帰するまでのウェイクアップ時間がパイプラインストールを引き起こす原因となる。このパイプラインストールがどれほどの時間幅のペナルティとして現れてくるかというと、今日の半導体集積回路のマイクロプロセサは、高速なもので数ＧＨｚに達する。
【００１６】
一方、電源遮断されていたブロックが電源投入後に利用可能になるまでには、数マイクロ秒程度のウェイクアップ時間が必要である。すなわち、数ナノ秒のオーダーでパイプライン動作するマイクロプロセサが、電源遮断拡張機能を呼び出して必要なデータを取得するためには、まず拡張機能が動作し始めるまでの段階で既に数マイクロ秒のオーバーヘッドを生じることになる。このウェイクアップ動作と通常処理の時間スケールのギャップは解消することが難しいため、従来手法ではウェイクアップ動作を行うブロックと定常的に動作させる部位との間で可能な限り処理の依存性を排除してハードウェア化することが行われた。
【００１７】
また、制御については、定常的に動作させる部分で動作させるソフトウェアにより電源制御が行われ、ウェイクアップ動作と同等の処理速度で電源分離箇所にアクセスするのが一般的であり、リーク電流が問題にならない場合の設計手法としては、十分確立された方法論であった。
【００１８】
しかしながら、９０ｎｍ以下のプロセスでのリーク電流による消費電力を考慮に入れた場合、従来通りの設計手法により作成された半導体集積回路では、総消費電力においてリーク電流の占める割合がついに４割を超え、更なる微細化では５割以上がリーク電流のために消費されるということが分かってきた。
【００１９】
この観点から、今後の微細化プロセスでの設計面でのリーク電流の削減を視野に入れると、動作スピードと同等の時間スケールで電源投入スイッチのオン、オフを制御できることが望ましい。
【００２０】
以上のことから、パフォーマンスを維持したままリーク電流削減のために電源制御を行う状況は、従来取られていた方法とは全く別のウェイクアップの制御を要する。すなわち、ウェイクアップ動作を行うブロックを別の処理系へ分離してソフトウェアで制御する方法とは全く別の解決策が必要となる。
【００２１】
【特許文献１】特開２０００−１４９０３５号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
本発明は、今後の微細化に対応する半導体集積回路内のリーク電流削減の手法として、特に画像形成装置による動画像形成処理において、より短い電源供給時間で各フレームの画像形成を実現することを目的とする。
【課題を解決するための手段】
【００２３】
本発明の画像形成装置のための電源制御方法は、ベクトル画像記述言語で記述された動画像データを中間言語データに変換し中間言語データに基づいて画像を形成する画像形成装置のための電源制御方法において、ベクトル画像記述言語で記述された動画像データを入力として前の動画フレームとの差分の中間言語データを出力するフレーム生成工程と、前記画像形成装置が前記中間言語データを入力として画像形成処理を実行し画像データを出力するとともに出力中画像データの座標情報を出力する画像形成工程と、前記画像形成工程により出力される画像データをフレームバッファ装置に記憶するフレームバッファ工程と、前記フレームバッファ装置に記憶された画像データを入力として表示装置に出力するとともに読み取り中画像データの座標情報を出力する表示制御工程と、前記表示制御工程により供給される画像データを入力とし画像データを表示する表示工程と、前記画像形成工程により供給される出力中画像データの座標情報と前記表示制御工程により供給される読み取り中画像データの座標情報とから電源制御情報を生成する電源制御情報生成工程と、前記電源制御情報生成工程により供給される電源制御情報に基づいて前記画像形成装置への電力の供給及び遮断制御を実行する電源制御工程とを有することを特徴とする。
本発明のコンピュータプログラムは、ベクトル画像記述言語で記述された動画像データを中間言語データに変換し中間言語データに基づいて画像を形成する画像形成装置のための電源制御をコンピュータに実行させるコンピュータプログラムにおいて、ベクトル画像記述言語で記述された動画像データを入力として前の動画フレームとの差分の中間言語データを出力するフレーム生成処理と、前記画像形成装置が前記中間言語データを入力として画像形成処理を実行し画像データを出力するとともに出力中画像データの座標情報を出力する画像形成処理と、前記画像形成処理により出力される画像データをフレームバッファ装置に記憶するフレームバッファ処理と、前記フレームバッファ装置に記憶された画像データを入力として表示装置に出力するとともに読み取り中画像データの座標情報を出力する表示制御処理と、前記表示制御処理により供給される画像データを入力とし画像データを表示する表示処理と、前記画像形成処理により供給される出力中画像データの座標情報と前記表示制御処理により供給される読み取り中画像データの座標情報とから電源制御情報を生成する電源制御情報生成処理と、前記電源制御情報生成処理により供給される電源制御情報に基づいて前記画像形成装置への電力の供給及び遮断制御を実行する電源制御処理とをコンピュータに実行させることを特徴とする。
本発明の画像形成システムは、ベクトル画像記述言語で記述された動画像データを入力として前の動画フレームとの差分の中間言語データを出力するフレーム生成手段と、前記中間言語データを入力として画像形成処理を実行し画像データを出力するとともに出力中画像データの座標情報を出力する画像形成手段と、前記画像形成手段により出力される画像データを記憶するフレームバッファ手段と、前記フレームバッファ手段に記憶された画像データを入力として表示手段に出力するとともに読み取り中画像データの座標情報を出力する表示制御手段と、前記表示制御手段により供給される画像データを入力とし画像データを表示する表示手段と、前記画像形成手段から供給される出力中画像データの座標情報と前記表示制御手段から供給される読み取り中画像データの座標情報とから電源制御情報を生成する電源制御情報生成手段と、前記電源制御情報生成手段から供給される電源制御情報に基づいて前記画像形成手段への電力の供給及び遮断制御を実行する電源制御手段とを有することを特徴とする。
【発明の効果】
【００２４】
本発明によれば、画像形成装置への電源供給開始タイミングを表示装置の動作状態から生成し、電源遮断タイミングをフレーム画像形成処理の終了タイミングから生成することにより、動画像形成装置に対してより短い電源供給時間で各フレームの画像形成を実現することが可能となる。
【発明を実施するための最良の形態】
【００２５】
以下、添付図面を参照して、本発明の好適な実施形態について説明する。
図１に本実施例に係る画像形成装置と電源制御手段を有する描画システム構成を示す。図１のシステムは、ＣＰＵ１０１と、ＲＡＭ１０２と、ＲＯＭ１０３と、画像形成装置１０４と、ビデオＲＡＭ１０５と、表示制御装置１０６と、表示装置１０７と、電源制御情報生成装置１０８と、電源制御装置１０９と、ＩＯコントローラ１１０と、システムバス１１１とによって構成される。
【００２６】
ＣＰＵ１０１は、ＲＯＭ１０３に記憶されたプログラム又はＲＡＭ１０２に転送されたプログラムに従って、演算処理、ＩＯコントローラ１１０を制御することによる入出力処理、画像形成装置１０４の制御を実行する。
【００２７】
ＲＡＭ１０２は、ＣＰＵ１０１のプログラム、演算データ、画像形成装置１０４の入力データを記憶する。ＲＯＭ１０３は、ＣＰＵ１０１のプログラムを記憶する。画像形成装置１０４は、ＲＡＭ１０２に記憶されている入力データを読込み、該入力データを解析してラスタ画像をビデオＲＡＭ１０５に供給するとともに出力中のラスタ画像の座標データを電源制御情報生成装置１０８に供給する（画像形成手段）。ビデオＲＡＭ１０５は、画像形成装置１０４の出力ラスタ画像データを記憶する（フレームバッファ手段）。
【００２８】
表示制御装置１０６は、ビデオＲＡＭ１０５からラスタ画像データを読み出し表示装置１０７に供給するとともに読出し中のラスタ画像の座標データ（座標情報）を電源制御情報生成装置１０８に供給する（表示制御手段）。表示装置１０７は、表示制御装置１０６によって供給されるラスタ画像データを入力とし二次元画像として表示する（表示手段）。
【００２９】
電源制御情報生成装置１０８は、画像形成装置１０４によって供給される座標データと表示制御装置１０６によって供給される座標データとから電源制御情報を生成する（電源制御情報生成手段）。電源制御装置１０９は、電源制御情報生成装置１０８によって供給される電源制御情報に基づき画像形成装置１０４に供給される電源のＯＮ/ＯＦＦ切り替えを行う（電源制御手段）。
【００３０】
ＩＯコントローラ１１０は、ディスクへのアクセスやネットワークを介して他のシステムとのデータの送受信を行う。システムバス１１１は、ＣＰＵ１０１と、ＲＡＭ１０２と、ＲＯＭ１０３と、画像形成装置１０４と、電源制御情報生成装置１０８と、ＩＯコントローラ１１０とを接続し、データ転送機能を提供する。
【００３１】
ベクトル画像記述言語で記述された動画像データを入力として前の動画フレームとの差分の中間言語データを出力する
ＣＰＵ１０１とＲＡＭ１０２はＲＯＭ１０３に格納されたプログラムによって画像記述言語データから時間軸上に連続するフレームを描画するための中間言語データを生成する機能を具備し、ベクトル画像記述言語で記述された動画像データを入力として前の動画フレームとの差分の中間言語データを出力するフレーム生成手段としての機能する。ＣＰＵ１０１はタイマーを内蔵するか、又は図１には図示されていないが、システムバス１１１にタイマーが接続されているものとする。該タイマーによりＣＰＵ１０１は任意時間の経過を検出することが可能である。
【００３２】
画像形成装置１０４はバスインタフェース及び制御レジスタ部と画像形成処理部とから構成されており、バスインタフェース及び制御レジスタ部にはシステム稼動中は常時電源が供給され、画像形成処理部には電源制御装置１０９を介して電源が供給される。
【００３３】
図２に、図１に示した描画システムによって描画されるベクトル画像記述言語データの一例を示す。また、この入力データによって描画されるデータを図３に示す。図３には、図２の入力データを一定時間間隔でサンプリングしたとき、時間軸上で隣接する二つのフレームが示されている。符号２０１、符号２０２、符号２０３、及び符号２０４は各描画オブジェクトの描画命令に相当し、それぞれ円オブジェクト３０１、矩形オブジェクト３０２、三角形オブジェクト３０３、矩形オブジェクト３０４として描画される。
【００３４】
図４は、ＣＰＵ１０１による制御と、画像形成装置１０４の出力中ラスタ画像座標データの遷移と、表示制御装置１０６の読取中ラスタ画像座標データの遷移と、電源制御情報生成装置１０８の電源制御情報の遷移を時間軸に沿って表した図である。
【００３５】
以下、図２の入力データを例に挙げ、図４に示す時間遷移に従って図１の描画システムの動作を説明する。本実施例において、描画システムは１５０×１００の表示領域を有しており、１秒間に３０フレームの表示を行うものとする。画像形成装置１０４の出力中ラスタ画像の座標データ初期値はｙ＝０であり、電源制御情報生成装置１０８の電源制御情報初期値はＯＦＦを示しているものとする。
【００３６】
表示制御装置１０６は電源が供給され動作状態である間、所定の表示領域をスキャンしており、読出中ラスタ画像の座標データはｙ＝０〜１００までのカウントアップと１００から０へのリセットとを繰り返しているものとする。
【００３７】
電源制御情報生成装置１０８はＣＰＵ１０１によって起動フラグが設定されると、表示制御装置１０６の読出中ラスタ画像の座標データが０でない値から０に遷移するときに電源制御情報をＯＮに遷移させる。また、画像形成装置１０４の出力中ラスタ画像の座標データｙが０でない値から０になったときに電源制御情報をＯＦＦに遷移させる。ＣＰＵ１０１が実行するプログラムは描画システム起動後にＲＯＭ１０３から予めＲＡＭ１０２にコピーされる。
【００３８】
描画対象データはＩＯコントローラ１１０に接続されたディスク装置やＲＯＭ１０３に格納されている。ディスク装置に格納されている描画対象データは描画開始前にＩＯコントローラ１１０を介して一旦ＲＡＭ１０２に転送される。
【００３９】
描画開始の指示はＩＯコントローラ１１０を介して入力され、ＣＰＵ１０１に割り込みとして通知される。ＣＰＵ１０１は割り込みに応答しＩＯコントローラ１１０から受信データを読出し、データの解析を行う。
【００４０】
受信データが描画開始要求であった場合に、描画開始要求が指定するデータの描画を開始する。描画開始要求を受信するとＣＰＵ１０１はｔ＝０のフレームを描画するための中間言語データを生成する。初期画面では全画面描画を行う必要があるため、全描画オブジェクトが含まれるフレームを中間言語で記述されたデータとして生成する。
【００４１】
[Ｔ４０１]
ＣＰＵ１０１は画像形成装置１０４の制御レジスタに中間言語データへのポインタを設定した後、画像形成装置１０４及び電源制御情報生成装置１０８に対して制御レジスタを介して起動フラグを設定する。ＣＰＵ１０１はその後も継続して次のフレームを描画するための中間言語データの生成処理を行う。
【００４２】
[Ｔ４０２]
表示制御装置１０６が読出中ラスタ画像の座標データをｙ＝１００から０に遷移させると、電源制御情報生成装置１０８は電源制御情報をＯＮに遷移させる。電源制御装置１０９は電源制御情報の遷移を受けて画像形成装置への電源を供給する。画像形成装置１０４は電源の供給が開始されるとＣＰＵ１０１によって設定された条件に従って、画像形成処理を開始する。また、形成された画像を出力する間、出力中ラスタ画像の座標データとして出力ラインに応じてｙ＝０〜１００を出力し、ラインｙ＝１００出力後はｙを０にリセットする。
【００４３】
[Ｔ４０３]
電源制御情報生成装置１０８は画像形成装置１０４から供給される出力中ラスタ画像の座標データがｙ＝０にリセットされると制御情報をＯＦＦに遷移させる。制御情報の遷移を受けて電源制御装置１０９は画像形成装置１０４への電源供給を中断する。また、画像形成装置１０４はＣＰＵ１０１に画像形成処理終了の割り込みを発行する。
【００４４】
ＣＰＵ１０１は次のフレームを描画するための中間言語データへのポインタを画像形成装置１０４にセットし、次のフレームの画像形成開始を指示しておく。ただしｔ＝１/３０〜３[ｓｅｃ]の間はフレーム間の差分がないため、フレーム間の差分が生じるｔ＝２＋２９/３０[ｓｅｃ]のフレーム表示処理終了タイミングまで画像形成装置１０４と電源制御情報生成装置１０８の起動フラグをクリアする。
【００４５】
表示制御装置１０６は所定のタイミングになると、ビデオＲＡＭ１０５に出力された画像のスキャンを開始するとともにスキャンライン座標を読出中ラスタ画像の座標データとして電源制御情報生成装置１０８に供給する。また、スキャンしたデータは表示装置１０７に出力され、表示１０７によって表示される。この処理は画像形成装置１０４が新しいフレーム画像データをビデオＲＡＭ１０５に出力しない期間中も１/３０[ｓｅｃ]毎に繰り返される。
【００４６】
[Ｔ４０４]
ＣＰＵ１０１は表示制御装置１０６によってｔ＝２＋２９/３０[ｓｅｃ]のフレーム表示終了タイミング後にｔ＝３＋１/３０[ｓｅｃ]のフレームの画像形成のために、画像形成装置１０４と電源制御情報生成装置１０８に起動フラグを設定する。フレームｔ＝３と３＋１/３０との差分はｙ＝１０〜３０に現れるため、ｔ＝３＋１/３０[ｓｅｃ]フレームの中間言語データはｙ＝１０〜３０までの画像形成を行うように生成される。
【００４７】
[Ｔ４０５]
表示制御装置１０６がｔ＝３[ｓｅｃ]のフレーム表示を終了して、読出中ラスタ画像の座標データが１００から０にリセットされると、電源制御情報生成装置１０８は起動フラグがセットされているため制御情報をＯＮに遷移させる。
【００４８】
これに伴って電源制御装置１０９は制御情報の遷移に従い画像形成装置１０４への電源供給を開始する。画像形成装置１０４はｙ＝１０〜３０の描画を行い、画像出力と同期して出力中ラスタ画像の座標データｙを０→１０〜３０と遷移させた後、出力中ラスタ画像の座標データｙを０にリセットする。
【００４９】
[Ｔ４０６]
電源制御情報生成装置１０８は画像形成装置１０４から供給される出力中ラスタ画像の座標データがｙ＝０にリセットされると制御情報をＯＦＦに遷移させる。制御情報の遷移を受けて電源制御装置１０９は画像形成装置１０４への電源供給を中断する。
【００５０】
また、画像形成装置１０４はＣＰＵ１０１に画像形成処理終了の割り込みを発行する。ＣＰＵ１０１は次のフレームを描画するための中間言語データへのポインタを画像形成装置１０４にセットし、次のフレームの画像形成開始を指示しておく。
【００５１】
ここでｔ＝３＋１/３０[ｓｅｃ]とｔ＝３＋２/３０[ｓｅｃ]との差分はオブジェクト３０１の移動に伴って変化する領域であるためｙ＝１０〜３１となる。表示制御装置は所定のタイミングでｔ＝３＋１/３０[ｓｅｃ]のフレームのスキャンを開始する。
【００５２】
以下同様にｙ＝１１〜３２、ｙ＝１２〜３３・・・ｙ＝３９〜６９、ｙ＝４０〜６０の描画を実行する。
【００５３】
図５はＣＰＵ１０１による制御と、画像形成装置１０４の出力中ラスタ画像座標データの遷移と、表示制御装置１０６の読取中ラスタ画像座標データの遷移と、電源制御情報生成装置１０８の電源制御情報の遷移を時間軸に沿って表した図である。図５では、電源制御情報生成装置１０８は起動フラグが設定されている期間中表示制御装置１０６によって供給される読出中ラスタ画像の座標データが任意の値（例えばｙ＝８０）のときに制御情報をＯＮに遷移させている。この場合、画像形成装置１０４によって表示中のフレーム画像を上書きしないように、制御情報ＯＮに遷移させるときの読出中ラスタ画像の座標データの値を設定する必要がある。該制御により、電源供給から画像形成装置１０４の回路状態が安定するまでに必要な時間の分前もって電源供給開始をしておき所望のタイミングで画像形成処理を開始させることが可能となる（Ｔ５０２、Ｔ５０５）。また、画像形成装置１０４による画像形成処理時間をより長く確保するために該制御を用いてもよい。
【００５４】
フレーム間の差分が複数領域（ｙ＝１０〜３０とｙ＝６０〜８０）に存在する場合は、画像形成装置１０４は該複数領域の画像形成処理を順次実行する。その際の出力中ラスタ画像の座標データの変化はｙ＝０→１０〜３０→６０〜８０→０となり、ｙ＝８０から０への遷移を受けて電源制御情報生成装置１０８は制御情報をＯＦＦに遷移させ、電源制御装置１０９は画像形成装置１０４への電源供給を停止する。以上のようにフレーム間差分が複数領域に存在しても有効に作用する。
【００５５】
画像形成装置１０４の制御レジスタをダブルバッファとし、フレーム画像形成中に、次のフレーム画像形成処理のための制御情報を設定できるようにする。これにより、ＣＰＵ１０１による画像形成装置１０４への制御情報設定時間によるオーバーヘッドを削減可能となる。
【００５６】
ＣＰＵ１０１は初期画面以外にも、場面変化により全描画領域が変更される場合にも全画面に対応する中間言語データを生成する。
【００５７】
画像形成装置１０４によって形成されるラスタ画像が表示装置制御装置１０６によってスキャンされる領域の一部分である場合も、本実施例の電源制御方法の適用対象となり得る。
【００５８】
なお、本発明の目的は、上述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（又はＣＰＵやＭＰＵ）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても、達成されることは言うまでもない。
【００５９】
この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施形態の機能を実現することになり、プログラムコード自体及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。
【００６０】
プログラムコードを供給するための記憶媒体としては、例えば、フレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。
【００６１】
また、コンピュータが読み出したプログラムコードを実行することにより、上述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（基本システム或いはオペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【００６２】
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した実施形態の機能が実現される場合も含まれることは言うまでもない。
【図面の簡単な説明】
【００６３】
【図１】画像形成装置と電源制御手段を有する描画システム構成を示す図である。
【図２】ベクトル画像記述言語によって記述されたデータの一例を示す図である。
【図３】図２のデータによって描画されるデータを示す図である。
【図４】描画システムの動作タイミングを示すタイミングチャートである。
【図５】描画システムの動作タイミングを示すタイミングチャートである。
【符号の説明】
【００６４】
１０１  ＣＰＵ
１０２  ＲＡＭ
１０３  ＲＯＭ
１０４  画像形成装置
１０５  ビデオＲＡＭ
１０６  表示制御装置
１０７  表示装置
１０８  電源制御情報生成装置
１０９  電源制御装置
１１０  ＩＯコントローラ
１１１  システムバス
【図１】
2008134848.tif 000003
【図２】
2008134848.tif 000004
【図３】
2008134848.tif 000005
【図４】
2008134848.tif 000006
【図５】
2008134848.tif 000007