(57)【要約】【課題】主電源に瞬停が生じたときであっても、バッテリバックアップの良否を誤ることなく判定する。【解決手段】バックアップメモリ装置２０は、主電源回路５０からの主電源の供給が停止されているときには、バッテリ４０からのバッテリ電圧によって動作し、バッテリ電圧が所定の電圧以下に降下したとき、その記憶内容がリセットされるバッテリステータス記憶部２２を備える。そのバッテリステータス記憶部２２は、主電源の供給が停止される前に、その記憶内容がセット状態に設定され、その後、主電源の供給が再開されたとき、その記憶内容が読み出され、その記憶内容がセットされた状態であったときには、バッテリバックアップは良好と判定され、リセットされた状態であったときには、バッテリバックアップは不良であったと判定される。【選択図】図１
2008299759.tif 000002
【特許請求の範囲】
【請求項１】
主電源の供給が停止されているときには、バッテリの供給電圧によってその記憶内容が保持されるバックアップメモリ装置を備えた制御装置において、前記主電源の供給が再開されたとき、前記バッテリの供給電圧の有効性を判定するバッテリバックアップ良否判定方法であって、
前記バックアップメモリ装置は、
前記主電源の供給が停止されているときには、前記バッテリの供給電圧によって動作し、その供給電圧が所定の電圧以下に降下したとき、その記憶内容がリセットされるバッテリステータス記憶手段を備え、
前記制御装置は、
前記バックアップメモリ装置への前記主電源の供給が停止される前に、前記バッテリステータス記憶手段の記憶内容をセット状態に設定し、その後、
前記バックアップメモリ装置への前記主電源の供給が再開されたときには、前記バッテリステータス記憶手段の記憶内容を読み出し、
前記読み出した記憶内容がセット状態であったときには、前記バッテリの供給電圧は有効であると判定し、前記読み出した記憶内容がリセット状態であったときには、前記バッテリの供給電圧は無効であると判定すること
を特徴とするバッテリバックアップ良否判定方法。
【請求項２】
前記バッテリステータス記憶手段の記憶内容がリセットされる前記バッテリの供給電圧は、前記バックアップメモリ装置を構成するメモリ素子の少なくとも１つが動作しなくなる電圧よりも高いこと
を特徴とする請求項１に記載のバッテリバックアップ良否判定方法。
【請求項３】
前記バッテリステータス記憶手段は、
前記バッテリの供給電圧を降下させる電圧降下回路と、
前記電圧降下回路によって降下された電圧によって動作する記憶回路と、
を含んで構成されること
を特徴とする請求項１または請求項２に記載のバッテリバックアップ良否判定方法。
【請求項４】
主電源の供給が停止されているときには、バッテリの供給電圧によってその記憶内容が保持されるバックアップメモリ装置を備えたバックアップメモリ付き制御装置であって、
前記バックアップメモリ装置は、
前記主電源の供給が停止されているときには、前記バッテリの供給電圧によって動作し、その供給電圧が所定の電圧以下に降下したとき、その記憶内容がリセットされるバッテリステータス記憶手段を備え、
前記バックアップメモリ付き制御装置は、
前記バックアップメモリ装置への前記主電源の供給が停止される前に、前記バッテリステータス記憶手段の記憶内容をセット状態に設定するバッテリステータス設定手段と、
前記バックアップメモリ装置への前記主電源の供給が再開されたとき、前記バッテリステータス記憶手段の記憶内容を読み出すバッテリステータス読み出し手段と、
前記読み出した記憶内容がセット状態であったときには、前記バッテリの供給電圧は有効であると判定し、前記読み出した記憶内容がリセット状態であったときには、前記バッテリの供給電圧は無効であると判定するバッテリステータス判定手段と、
を備えること
を特徴とするバックアップメモリ付き制御装置。
【請求項５】
前記バッテリステータス記憶手段の記憶内容がリセットされる前記バッテリの供給電圧は、前記バックアップメモリ装置を構成するメモリ素子の少なくとも１つが動作しなくなる電圧よりも高いこと
を特徴とする請求項４に記載のバックアップメモリ付き制御装置。
【請求項６】
前記バッテリステータス記憶手段は、
前記バッテリの供給電圧を降下させる電圧降下回路と、
前記電圧降下回路によって降下された電圧によって動作する記憶回路と、
を含んで構成されること
を特徴とする請求項４または請求項５に記載のバックアップメモリ付き制御装置。
【請求項７】
前記バッテリステータス判定手段は、前記バッテリの供給電圧の有効性の判定結果を表示する発光素子を備えること
を特徴とする請求項４ないし請求項６のいずれか１項に記載のバックアップメモリ付き制御装置。
【請求項８】
主電源の供給が停止されているときには、バッテリの供給電圧によってその記憶内容が保持されるバックアップメモリ装置であって、
前記主電源が供給されているとき、その記憶内容がセット状態に設定され、前記主電源の供給が停止されているとき、前記バッテリの供給電圧によって動作し、前記バッテリの供給電圧が所定の電圧以下に降下したとき、その記憶内容がリセットされるバッテリステータス記憶手段を
を備えること
を特徴とするバックアップメモリ装置。
【請求項９】
前記バッテリステータス記憶手段の記憶内容がリセットされる前記バッテリの供給電圧は、前記バックアップメモリ装置を構成するメモリ素子の少なくとも１つが動作しなくなる電圧よりも高いこと
を特徴とする請求項８に記載のバックアップメモリ装置。
【請求項１０】
前記バッテリステータス記憶手段は、
前記バッテリの供給電圧を降下させる電圧降下回路と、
前記電圧降下回路によって降下された電圧によって動作する記憶回路と、
を含んで構成されること
を特徴とする請求項８または請求項９に記載のバックアップメモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バックアップメモリ装置を備えた制御装置などに好適なバッテリバックアップ良否判定方法、バックアップメモリ付き制御装置およびバックアップメモリ装置に関する。
【背景技術】
【０００２】
ＣＰＵ（Central Processing Unit）、ＦＰＧＡ（Field Programmable Gate Array）などを搭載し、計装装置などに用いられる組込み型の制御装置では、しばしば、そのエラーログやトレースメモリの内容を、停電時にバッテリでバックアップされるメモリに保存しておくことにより、復電時の高速立ち上げ、エラー解析の容易化、さらには、システムの高信頼化などを実現している。
【０００３】
このように、主電源とは別のオンボードまたは外部バッテリなどの補助電源により、停電時のメモリのバックアップを行うシステムにおいては、バッテリバックアップされたメモリの内容が停電の期間中に正常にバックアップされていたか否かを、復電時に確認する必要がある。そこで、例えば、特許文献１に開示されている例では、復電時にメモリの内容をすべて読み出し、パリティビットなどによりその正常性のチェックを行うことにより、メモリバックアップの良否を判定している
【特許文献１】特開昭６１−１９５４４５号公報
【０００４】
しかしながら、メモリ内容をすべて読み出してその良否をチェックする方法の場合には、バックアップされるメモリの容量が増大するに伴い、そのチェックに時間が掛かるようになり、復電時のシステム立ち上げ時間が遅くなるといった問題があった。
【０００５】
そこで、従来から、バックアップされたメモリの内容をチェックするのではなく、復電時のバッテリ残量をチェックすることにより、停電の期間中にバックアップが正常に行われたか否かを判定する方法が、慣用的に用いられてきた。以下、図５を参照して、その方法について説明する。
【０００６】
図５は、従来技術に係るバックアップメモリ付き制御装置の構成の例を示した図である。図５に示すように、バックアップメモリ付き制御装置１０ａは、バックアップメモリ装置２０ａと主制御装置３０ａとを含んで構成される。
【０００７】
ここで、バックアップメモリ装置２０ａは、主電源回路５０からの主電源の供給が停止されたときには、バッテリ供給ライン４１を介してバッテリ４０からバッテリ電源の供給を受けて、その記憶内容を保持するバックアップメモリ２１と、バッテリ残量の有無、つまり、バッテリ４０の出力電圧の有効性を判定する電圧降下判定部２２ａと、を含んで構成される。
【０００８】
一方、主制御装置３０ａは、所定の制御処理プログラムを実行するＣＰＵ３１と、所定の制御処理プログラムおよび関連するデータを格納するメモリ３２と、入出力装置や表示装置からなるＩＯ部３３と、を含んで構成される。このとき、ＣＰＵ３１とメモリ３２とＩＯ部３３とは、データバス３４により相互に接続されている。また、データバス３４は、バックアップメモリ装置２０ａへ伸び、バックアップメモリ２１および電圧降下判定部２２ａに接続されている。
【０００９】
ここで、メモリ３２とバックアップメモリ２１とは、多くの場合、論理的には一体的に構成される。従って、メモリ３２が存在せず、バックアップメモリ２１だけが存在する構成であってもよい。また、所定の制御処理プログラムおよび関連するデータのすべてまたは一部がバックアップメモリ２１に格納される構成であってもよい。
【００１０】
また、主制御装置３０ａにおいて、ＣＰＵ３１、メモリ３２およびＩＯ部３３は、主電源供給ライン５１を介して主電源回路５０からの主電源の供給を受けて動作し、その主電源の供給が停止されたときには、その動作を停止する。また、主電源供給ライン５１とバッテリ供給ライン４１とをつなぐスイッチＳＷは、主電源回路５０から主電源が供給されているときには閉じられ、主電源の供給が停止されたときには開かれる。一方、バッテリ４０は、バッテリ供給ライン４１に主電源の供給を検出したときには、バッテリ電源の供給を停止する。
【００１１】
以上のようなバックアップメモリ付き制御装置１０ａにおいて、電圧降下判定部２２ａは、バッテリの残量の有無を、バッテリ電源の電圧が所定の電圧以上を保持しているか否かによって判定する。すなわち、電圧降下判定部２２ａは、主電源回路５０からの主電源が復電したときに、抵抗Ｒ１および抵抗Ｒ２によって分圧したバッテリ電圧をバッテリの有無を判定する所定の閾値電圧と比較し、その比較した結果をバッテリ有無フラグとして図示しないラッチ回路などに保持させる。
【００１２】
ところで、主電源回路５０の主電源が復電したときには、バッテリ供給ライン４１にも主電源が供給される。その場合、電圧降下判定部２２ａがそれまでそのバッテリ供給ライン４１に供給されていたバッテリ電圧を正しく検出できるようにするためには、バッテリ供給ライン４１の電圧上昇を遅延させる必要がある。そこで、バッテリ供給ライン４１にはコンデンサＣ１が接続され、また、抵抗Ｒ１および抵抗Ｒ２の分圧点には、コンデンサＣ２が設けられている。
【００１３】
すなわち、これらのコンデンサＣ１，Ｃ２を設けたことにより、主電源供給後であっても所定の時間内であれば、電圧降下判定部２２ａは、それ以前にバッテリ４０からバッテリ供給ライン４１に供給されていたバッテリ電圧を検出することができる。従って、ＣＰＵ３１は、その復電処理において、バッテリ残量の有無を判定することができる。
【００１４】
そして、ＣＰＵ３１は、バッテリ残量の有無の判定の結果、バッテリ残量が「有」の場合には、バックアップメモリ２１のバッテリバックアップは良好に行われたものと判定し、バッテリ残量が「無」の場合には、バックアップメモリ２１のバッテリバックアップは良好に行われなかったと判定する。
【発明の開示】
【発明が解決しようとする課題】
【００１５】
ここで、バックアップメモリ付き制御装置１０ａにおいて、主電源の瞬停が生じ、その瞬停の時間が、バッテリ供給ライン４１に接続されたコンデンサＣ１に蓄積された電荷を充分に放電できないような短時間であった場合を考える。
【００１６】
その場合、バッテリ供給ライン４１の電圧は、主電源の電圧まで上昇していた電圧が、瞬停によりバッテリ電圧に戻ろうとするが、短時間の瞬停が終わると、再び、バッテリ供給ライン４１には主電源が供給されるため、バッテリ供給ライン４１の電圧は、瞬停の期間内にバッテリ電圧まで戻ることができない。従って、電圧降下判定部２２ａは、瞬停後の復電時にバッテリ電圧を正しく検出することができない。すなわち、ＣＰＵ３１は、その復電処理において、バッテリ残量の有無、つまり、バックアップメモリ２１のバッテリバックアップの良否を誤って判定することになる。
【００１７】
以上の従来技術の問題点に鑑み、本発明は、主電源に瞬停が生じたとき、その復電時の処理において、バッテリ電源の有効性（バッテリの残量）、つまり、バッテリバックアップの良否を誤って判定することのないバッテリバックアップ良否判定方法、バックアップメモリ付き制御装置およびバックアップメモリ装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
以上の目的を達成するために、本発明のバックアップメモリ付き制御装置は、主電源の供給が停止されているときには、バッテリの供給電圧によってその記憶内容を保持するバックアップメモリ装置を備え、そのバックアップメモリ装置は、主電源の供給が停止されているときには、前記バッテリの供給電圧によって動作し、その供給電圧が所定の電圧以下に降下したとき、その記憶内容がリセットされるバッテリステータス記憶手段を備える。そして、前記バックアップメモリ付き制御装置は、前記バックアップメモリ装置への主電源の供給が停止される前に、前記バッテリステータス記憶手段の記憶内容をセット状態に設定し、その後、前記バックアップメモリ装置への主電源の供給が再開されたとき、前記バッテリステータス記憶手段の記憶内容を読み出し、その読み出した記憶内容がセット状態であったときには、前記バッテリの供給電圧は有効である（すなわち、バッテリ残量「有」）と判定し、前記読み出した記憶内容がリセット状態であったときには、前記バッテリの供給電圧は無効である（すなわち、バッテリ残量「無」）と判定することを特徴とする。
【発明の効果】
【００１９】
本発明によれば、主電源に瞬停が生じたとき、その復電時の処理において、バッテリ電源の有効性（バッテリの残量）、つまり、バッテリバックアップの良否が誤って判定されることを防止することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施形態について、適宜、図面を参照しながら詳細に説明する。
【００２１】
図１は、本発明の実施形態に係るバックアップメモリ付き制御装置の構成の例を示した図である。図１に示すように、バックアップメモリ付き制御装置１０は、バックアップメモリ装置２０と主制御装置３０とを含んで構成される。
【００２２】
ここで、バックアップメモリ装置２０は、主電源回路５０からの主電源の供給が停止されたときには、バッテリ供給ライン４１を介してバッテリ４０からバッテリ電源の供給を受けて、その記憶内容を保持するバックアップメモリ２１と、バッテリ４０からのバッテリ電源の良否の状態を記憶するバッテリステータスビット記憶部２２と、を含んで構成される。
【００２３】
この場合、バッテリ４０は、バックアップメモリ装置２０が実装された同じ基板上に実装されたオンボードバッテリであっても、または、その基板とは別体の装置として構成された外部バッテリであってもよい。
【００２４】
また、主制御装置３０は、所定の制御処理プログラムを実行するＣＰＵ３１と、所定の制御処理プログラムおよび関連するデータを格納するメモリ３２と、入出力装置や表示装置からなるＩＯ部３３と、バッテリステータスビット制御部３５を含んで構成される。このとき、ＣＰＵ３１とメモリ３２とＩＯ部３３とバッテリステータスビット制御部３５とは、データバス３４により相互に接続されている。また、データバス３４は、バックアップメモリ装置２０へ延び、バックアップメモリ２１に接続されている。
【００２５】
ここで、メモリ３２とバックアップメモリ２１とは、多くの場合、論理的には一体的に構成される。従って、メモリ３２が存在せず、バックアップメモリ２１だけが存在する構成であってもよい。また、所定の制御処理プログラムおよび関連するデータのすべてまたは一部がバックアップメモリ２１に格納される構成であってもよい。
【００２６】
また、主制御装置３０において、ＣＰＵ３１、メモリ３２、ＩＯ部３３およびバッテリステータスビット制御部３５は、主電源供給ライン５１を介して主電源回路５０からの主電源の供給を受けて動作し、その主電源の供給が停止されたときには、その動作を停止する。また、主電源供給ライン５１とバッテリ供給ライン４１とをつなぐスイッチＳＷは、主電源回路５０から主電源が供給されているときには閉じられ、主電源の供給が停止されたときには開かれる。一方、バッテリ４０は、バッテリ供給ライン４１に主電源の供給を検出したときには、バッテリ電源の供給を停止する。
【００２７】
以上のように、バックアップメモリ付き制御装置１０の構成は、従来のバックアップメモリ付き制御装置１０ａ（図５参照）とほとんど同様の構成要素によって構成されるが、バッテリバックアップの良否を判定するための構成要素が異なっている。すなわち、バックアップメモリ付き制御装置１０は、従来備えていた電圧降下判定部２２ａの代わりに、バッテリステータスビット記憶部２２とバッテリステータスビット制御部３５とを備えている。
【００２８】
ここで、バッテリステータスビット記憶部２２は、少なくとも１ビットの情報を記憶する記憶回路を含んで構成され、バッテリ供給ライン４１への主電源の供給が停止される前に、主制御装置３０からの制御信号により、その記憶内容がセット状態に設定される。また、バッテリ供給ライン４１の電圧が所定の閾値以下に低下したときには、その記憶内容がリセットされる。なお、このバッテリステータスビット記憶部２２の詳細については、別途、図２を用いて説明する。
【００２９】
また、バッテリステータスビット制御部３５は、バッテリステータスビット記憶部２２へのデータ書き込み、および、バッテリステータスビット記憶部２２からのデータ読み出しを制御する。すなわち、ＣＰＵ３１は、バッテリステータスビット制御部３５を介して、バッテリステータスビット記憶部２２の記憶内容をセット状態に設定し、また、その記憶内容を読み出す。なお、このバッテリステータスビット制御部３５の詳細については、別途、図３を用いて説明する。
【００３０】
図２は、バッテリステータスビット記憶部２２の構成の例を示した図である。バッテリステータスビット記憶部２２は、電圧降下回路２２１と記憶回路２２２とによって構成される。ここで、電圧降下回路２２１は、抵抗や定電圧ダイオードなどによって構成され、バッテリ供給ライン４１から供給される電源電圧を降下させて、記憶回路２２２に供給する。
【００３１】
記憶回路２２２は、フリップ・フロップやラッチ回路などによって構成され、“０”または“１”の状態を記憶し、“０”をリセット状態、“１”をセット状態と呼ぶ。また、記憶回路２２２は、バッテリステータスビット制御部３５から書き込み信号の供給を受けて、“０”または“１”の状態が設定される。ただし、本実施形態では、“１”の状態が設定可能であればよい。また、記憶回路２２２は、記憶している“０”または“１”の状態を、読み出し信号として、バッテリステータスビット制御部３５へ出力する。
【００３２】
また、バッテリステータスビット記憶部２２は、主電源回路５０からの主電源の供給が停止されたときには、バッテリ４０からのバッテリ電源で動作する。すなわち、記憶回路２２２が記憶している“０”または“１”の状態（つまり、記憶内容）は、バックアップメモリ２１の記憶内容とともに、バッテリ４０から供給されるバッテリ電源によってバックアップされている。
【００３３】
この場合、記憶回路２２２は、バックアップメモリ２１よりも電圧降下回路２２１を介した分だけ低い電源電圧によってその記憶内容を保持することになる。従って、バッテリ４０から供給されるバッテリ電源の電圧が次第に低下していった場合には、記憶回路２２２のほうがバックアップメモリ２１よりも先にその記憶能力を喪失する。逆にいえば、記憶回路２２２がその記憶能力を保持している間は、バックアップメモリ２１は、その記憶能力を保持しているということができる。
【００３４】
そこで、本実施形態では、主電源が供給されているうちに記憶回路２２２に状態“１”を設定しておく。そして、主電源の供給が停止され、バックアップメモリ２１および記憶回路２２２には、バッテリ電源が供給される。その後、バッテリ電源の電圧は、次第に低下するが、記憶回路２２２の状態“１”が保持されている間は、バックアップメモリ２１の記憶内容も保持されているとみなすことができ、バッテリ電圧は有効である（バッテリ残量あり）と判定する。また、記憶回路２２２の状態“１”が保持されなくなったときには、バックアップメモリ２１の記憶機能が保持されているとは、必ずしもいえなくなる。すなわち、バックアップメモリ２１の記憶内容は、喪失された可能性があるので、バッテリ電圧は無効である（バッテリ残量なし）と判定する。
【００３５】
なお、この場合、記憶回路２２２は、その電源電圧が所定の電圧以下になり、記憶能力を喪失したとき（動作しなくなったとき）には、その記憶状態は、必ずリセットされる、つまり、状態“０”になるものとする。そのような記憶回路２２２は、従来技術によりフリップ・フロップなどを用いて容易に構成することができる。
【００３６】
以上のような記憶回路２２２の記憶内容は、いったんリセット状態（状態“０”）にされると、ＣＰＵ３１などにより状態“１”を設定しない限り、セット状態（状態“１”）になることはない。一方、記憶回路２２２は、バッテリ電圧が所定の電圧以下になると、自動的にリセット状態（状態“０”）になる。
【００３７】
従って、記憶回路２２２の記憶内容を、バックアップメモリ装置２０におけるバッテリバックアップの良否判定用フラグとして利用することができる。すなわち、記憶回路２２２の記憶内容がセット状態（状態“１”）である場合には、バッテリバックアップは、良好に行われていると判断することができ、また、記憶回路２２２の記憶内容がリセット状態（状態“０”）である場合には、バッテリバックアップは、良好に行われていないと判断することができる。
【００３８】
なお、図２のバッテリステータスビット記憶部２２の構成において、電圧降下回路２２１によって降下させる電圧量は、記憶回路２２２が記憶機能を喪失するときのバッテリ供給ライン４１の電圧が、バックアップメモリ２１を構成するメモリ素子（例えば、２５６Ｍビットメモリ素子など）の少なくとも一部がその記憶機能を喪失するときのバッテリ供給ライン４１の電圧よりも高くなるように、設定するとよい。
【００３９】
続いて、図３は、バッテリステータスビット制御部３５の構成の例を示した図である。図３に示すように、バッテリステータスビット制御部３５は、書き込みデータ一時記憶回路３５１、読み出しデータ一時記憶回路３５２、ＬＥＤ（Light Emitting Diode）表示回路３５３、バスインタフェース３５４などを含んで構成される。
【００４０】
ここで、書き込みデータ一時記憶回路３５１および読み出しデータ一時記憶回路３５２は、ラッチ回路などで構成され、ＣＰＵ３１がバッテリステータスビット記憶部２２の記憶回路２２２にデータを書き込むとき、または、記憶回路２２２からデータを読み出すときに、その書き込みまたは読み出しデータを一時記憶する。このとき、書き込みデータ一時記憶回路３５１および読み出しデータ一時記憶回路３５２は、バスインタフェース３５４およびデータバス３４を介してＣＰＵ３１に接続される。
【００４１】
そして、記憶回路２２２へのデータの書き込みに際しては、書き込みデータ一時記憶回路３５１から記憶回路２２２に対して、書き込み信号が出力され、また、記憶回路２２２からのデータの読み出しに際しては、記憶回路２２２から出力される読み出し信号が読み出しデータ一時記憶回路３５２へ入力される。
【００４２】
また、ＬＥＤ表示回路３５３は、読み出しデータ一時記憶回路３５２の記憶内容、つまり、バッテリステータスビット記憶部２２の記憶回路２２２の記憶内容に応じて、ＬＥＤ素子を発光させるための回路である。そこで、例えば、読み出した記憶回路２２２の記憶内容が状態“１”であったときには、ＬＥＤ素子を発光させ、また、状態“０”であったときには、ＬＥＤ素子を発光させないようにする。そうした場合には、バックアップメモリ付き制御装置１０のユーザは、そのＬＥＤ素子の発光状況を見て、記憶回路２２２が記憶している“０”または“１”の状態、つまり、バッテリバックアップの良否を知ることができる。
【００４３】
なお、以上のようなバッテリステータスビット制御部３５は、ＬＥＤ素子を除き、例えば、ＦＰＧＡなどにより容易に実現することができる。
【００４４】
図４は、バックアップメモリ付き制御装置１０における停電処理および復電処理の例を示した図である。
【００４５】
図４に示すように、停電処理は、主電源回路５０などからの停電予告通知によって開始され（ステップＳ１１）、ＣＰＵ３１は、所定のプログラムに従って所定の停電処理を実行する（ステップＳ１２）。このとき、ＣＰＵ３１は、その停電処理の中で、バッテリステータスビット（バッテリステータスビット記憶部２２の記憶回路２２２の記憶内容）をセットする。すなわち、ＣＰＵ３１は、バッテリステータスビット制御部３５を介して、記憶回路２２に状態“１”を設定する。
【００４６】
次に、ＣＰＵ３１は、ステップＳ１１の停電処理完了を示す第２停電予告通知を受けて（ステップＳ１３）、バックアップメモリ装置２０や図示しないリアルタイムクロックなどのバッテリバックアップ対象デバイスに対し、バックアップコマンドを発行する（ステップＳ１４）。バックアップコマンドを受けると、バッテリバックアップ対象デバイスでは、バッテリ４０からの電源供給が開始され、その後、主電源回路５０は停電する（ステップＳ１５）。
【００４７】
一方、復電処理は、主電源回路５０が復電すること（ステップＳ２１）によって開始される。すなわち、主電源回路５０が復電すると、図示しないリセット回路からシステムリセットが出力され、主制御装置３０の所定のハードウエア回路がリセットさるとともに、ＣＰＵ３１は、そのシステムリセットを受け付けると（ステップＳ２２）、所定のプログラムに従って所定のリセット処理を実行する（ステップＳ２３）。ＣＰＵ３１は、そのリセット処理の中で、バッテリステータスビットを読み出し、その状態判定を行う。すなわち、ＣＰＵ３１は、バッテリステータスビット制御部３５を介して、バッテリステータスビット記憶部２２の記憶回路２２２に記憶されている“０”または“１”の状態を読み出し、その状態判定を行う。
【００４８】
なお、ＣＰＵ３１は、その状態判定において、バッテリステータスビットが“１”であった場合には、バッテリバックアップは有効であると判定し、“０”であった場合には、バッテリバックアップは無効であると判定する。そして、その判定結果に応じて、適宜、システムを起動する（ステップＳ２４）。
【００４９】
以上のバッテリバックアップの良否判定によれば、バッテリステータスビットは、停電時にＣＰＵ３１によってセットされ、また、バッテリ４０の供給電圧（バッテリ電圧）が所定の電圧以下まで低下したときにリセットされる。従って、バッテリステータスビットは、いったん、バッテリ電圧が所定の電圧以下まで低下して、リセットされた後は、その後、バッテリステータスビット記憶部２２への供給電圧が上昇しても、停電処理が実行されない限りは、バッテリステータスビットの記憶内容は、リセットされたままである。
【００５０】
すなわち、本実施形態のバッテリバックアップの良否判定方法においては、主電源回路５０が復電した直後の復電処理中に、その主電源回路５０が瞬停し、その瞬停の時間が、バッテリ供給ライン４１に接続されたコンデンサＣ１に蓄積された電荷を充分に放電できないような短時間であった場合であっても、この場合には、ＣＰＵ３１による停電処理が行われないので、バッテリステータスビットが改めてセットされることはない。従って、バッテリステータスビットは、瞬停の前の停電の期間のバッテリバックアップの良否を示すものであり、ＣＰＵ３１が復電処理において、バッテリバックアップの良否を誤って判定することはない。
【００５１】
以上のように、本実施形態におけるバッテリバックアップの良否判定では、従来技術のように、バッテリ供給ライン４１の電圧を検出するものではないので、その瞬停の時間が、バッテリ供給ライン４１に接続されたコンデンサＣ１に蓄積された電荷を充分に放電できないような短時間であった場合であっても、その影響を受けることはない。従って、本実施形態では、バッテリ供給ライン４１に接続されたコンデンサＣ１の放電状態に影響されずに、バッテリバックアップの良否を正しく判定することができる。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施形態に係るバックアップメモリ付き制御装置の構成の例を示した図。
【図２】バッテリステータスビット記憶部の構成の例を示した図。
【図３】バッテリステータスビット制御部の構成の例を示した図。
【図４】バックアップメモリ付き制御装置における停電処理および復電処理の例を示した図。
【図５】従来技術に係るバックアップメモリ付き制御装置の構成の例を示した図。
【符号の説明】
【００５３】
１０，１０ａ    バックアップメモリ付き制御装置
２０，２０ａ    バックアップメモリ装置
２１    バックアップメモリ
２２    バッテリステータスビット記憶部
２２ａ  電源降下判定部
３０，３０ａ    主制御装置
３１    ＣＰＵ
３２    メモリ
３３    ＩＯ部
３４    データバス
３５    バッテリステータスビット制御部
４０    バッテリ
４１    バッテリ供給ライン
５０    主電源回路
５１    主電源供給ライン
２２１  電圧降下回路
２２２  記憶回路
３５１  書き込みデータ一時記憶回路
３５２  読み出しデータ一時記憶回路
３５３  ＬＥＤ表示回路
３５４  バスインタフェース
【図１】
2008299759.tif 000003
【図２】
2008299759.tif 000004
【図３】
2008299759.tif 000005
【図４】
2008299759.tif 000006
【図５】
2008299759.tif 000007