(57)【要約】      （修正有）【課題】集積回路のマスク・レイアウトの光近接効果を補正する方法を提供する。【解決手段】方法は、ウェハに対する機能的層間および層内制約を含むことによって回路形体間の適正な機能的相互作用を保証する。本発明により使用される機能的制約は、模擬的なウェハ画像間に適用されて、適正な機能的相互作用を保証しながら、ウェハ画像の位置に対するＥＰＥ（縁部配置誤差）制約を緩和するか、解消する。【選択図】図２
2008134382.tif 000002
【特許請求の範囲】
【請求項１】
集積回路のためのマスク・レイアウトを設計する方法であって、
複数の層に対応する複数のマスク形状を準備するステップと、
前記マスク形状からウェハへウェハ画像を転写するプロセスを記述した、前記複数の層のためのリソグラフィ・モデルを準備するステップと、
前記リソグラフィ・モデルに従って前記複数のマスク形状を転写した結果として得られる模擬的なウェハ画像を決定するステップと、
前記模擬的なウェハ画像間の適正な機能的相互作用を保証する機能的制約を含む制約を準備するステップと、
他の前記模擬的なウェハ画像に対して前記模擬的なウェハ画像を評価するステップと、
前記制約に違反した場合に、前記違反を訂正するために前記マスク・レイアウトを修正するステップとを含む方法。
【請求項２】
前記機能的制約が層間制約を含む、請求項１に記載の方法。
【請求項３】
前記機能的制約が層内制約および層間制約を含む、請求項１に記載の方法。
【請求項４】
前記ウェハ上で所望のウェハ画像を表すターゲット画像を準備するステップと、
前記ターゲット画像に対する前記模擬的なウェハ画像の縁部配置誤差制約を準備するステップとをさらに含み、
前記他の前記模擬的なウェハ画像に対して前記模擬的なウェハ画像を評価するステップがさらに、前記ターゲット画像に対して前記模擬的なウェハ画像を評価するステップを含み、前記機能的制約が前記縁部配置誤差制約より高い優先度を有する、請求項１に記載の方法。
【請求項５】
前記マスク形状が回路設計のフィーチャを有する、請求項１に記載の方法。
【請求項６】
前記マスク形状が解像度向上技術（ＲＥＴ）の形状を有する、請求項１に記載の方法。
【請求項７】
前記ＲＥＴ形状が、サブ解像度補助のフィーチャ、充填形状、ネガティブ充填形状、位相シフト形状、トリムマスク形状およびブロックマスク形状で構成されたグループから選択される、請求項６に記載の方法。
【請求項８】
前記層間制約が、第１層の形状の前記模擬的な画像の平面への投影が、第２層の形状の前記模擬的な画像の前記平面への投影を囲むという要件を含む、請求項２に記載の方法。
【請求項９】
前記第１層の前記形状が、ポリライン形状、相互接続形状および拡散層形状で構成されたグループから選択される、請求項８に記載の方法。
【請求項１０】
前記第２層の前記形状が、接点形状およびビア形状で構成されたグループから選択される、請求項８に記載の方法。
【請求項１１】
前記層間制約が、第１層の形状の前記模擬的な画像が第２層の形状の前記模擬的な画像から前記第１層の前記形状と前記第２層の前記形状との間で相互作用がないことを保証する距離だけ離されるという要件を含む、請求項２に記載の方法。
【請求項１２】
前記距離が、前記第１層の前記形状の前記模擬的な画像の平面への投影と、前記第２層の前記形状の前記模擬的な画像の前記平面への投影との間の、予め決定された距離である、請求項１１に記載の方法。
【請求項１３】
集積回路のマスク・レイアウトを設計するためのコンピュータプログラムであって、コンピュータに、
複数の層に対応する複数のマスク形状を準備するステップと、
前記マスク形状からウェハへウェハ画像を転写させるプロセスを記述した、前記複数の層のリソグラフィ・モデルを準備するステップと、
前記リソグラフィ・モデルに従って前記複数のマスク形状を転写した結果として得られる模擬的なウェハ画像を決定するステップと、
前記模擬的なウェハ画像間の適正な機能的相互作用を保証する機能的制約を含む制約を準備するステップと、
他の前記模擬的なウェハ画像に対して前記模擬的なウェハ画像を評価するステップと、
前記制約に違反した場合に、前記違反を訂正するために前記マスク・レイアウトを修正するステップとを実行させるものであるコンピュータプログラム。
【請求項１４】
集積回路のマスク・レイアウトを最適化する方法であって、マスク・レイアウトが複数の層に対応する複数のマスク形状を含み、複数のマスク形状をウェハに転写するプロセスがリソグラフィ・モデルのセットによって記述され、
前記リソグラフィ・モデルに従って前記複数のマスク形状を転写した結果として得られる模擬的なウェハ画像を決定するステップと、
前記模擬的なウェハ画像間の適正な機能的相互作用を保証する機能的制約を含む制約を準備するステップと、
他の前記模擬的なウェハ画像に対して前記模擬的なウェハ画像を評価するステップと、
前記制約に違反した場合に、前記違反を訂正するために前記マスク・レイアウトを修正するステップとを含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概ね光学リソグラフィの分野に関し、特に光学リソグラフィ・システムに使用して、結果として得られた超大規模集積（ＶＬＳＩ）回路に必要とされる性能基準を満たすデバイス形状の正確な補正をフォトマスクでできるようにするために、モデルに基づく光学近接効果補正（Model Based Optical Proximity Correction, ＭＢＯＰＣ）ソフトウェアツールに層間制約(inter-layer constraints)を組み込む方法に関する。
【背景技術】
【０００２】
フォトリソグラフィ・プロセスとしても知られる半導体製造の光学マイクロリソグラフィ・プロセスは、所望の全体的回路性能のために所望の回路パターンを半導体上に複製することで構成される。所望の回路パターンは典型的に、通常はフォトマスクと呼ばれるテンプレート上に、不透明、完全および半透明の領域として表される。光学マイクロリソグラフィでは、フォトマスク・テンプレート上のパターンが、露光システムを通じた光学描像によってフォトレジストをコートしたウェハ上に投影される。
【０００３】
デバイス寸法が等比数列で縮小するというムーアの法則に適合するために、ＶＬＳＩチップの製造技術が絶えず進歩しているので、光学マイクロリソグラフィの解像度向上技術(Resolution Enhancement Techniques, ＲＥＴ）および光学近接効果補正（Optical Proximity Correction, ＯＰＣ）方法の発達に拍車がかかった。後者は、製造における高いボリューム歩留まりおよび過去の成功の歴史のせいで、予見できる将来についてチップ製造業者が選択する方法である。しかし、縮小し続けるデバイス寸法が、波長より非常に小さい領域(the deep sub-wavelength domain)における回路性能向上の要望と組み合わされているので、複雑なＯＰＣ方法がマスクパターンの高い忠実度を達成しながら、印刷されたウェハ上で適正な回路性能を確保することが、ますます困難になっている。
【０００４】
超大規模集積（ＶＬＳＩ）回路は、ウェハ上で相互の上に載った材料のパターン化した幾つかの物理層で構成され、ウェハ上のパターン化された形状として製造される。典型的なＶＬＳＩ回路では、回路の最も下側の層は、相補型金属酸化膜シリコン電界効果トランジスタ（ＣＭＯＳ−ＦＥＴ、つまりＣＭＯＳ）のソースおよびドレイン領域を生成する拡散層（ＲＸ）で構成される。ＲＸの上の層は多結晶シリコン（ＰＣ）層で構成される。ＲＸ領域に重なるＰＣ層の領域はゲート領域と呼ばれ、ＰＣ層の残りは幾つかのＣＭＯＳトランジスタと接続する。ソース、ドレインおよびゲート領域は接点パッド（ＣＡ）によって金属相互接続部（Ｍｘ、ｘ＝１、２、３、・・・）の幾つかの層に接続される。各金属層は、ビア層（Ｖｘ、ｘ＝１、２、３、・・・）によって上の金属層に接続される。現在の技術では、最終的なＶＬＳＩ回路には多数の金属層およびビア層がある。
【０００５】
ウェハ上に任意の物理層を形成するために使用されるリソグラフィ・プロセスは、回路の設計形状をウェハに転写するために使用する１つまたは複数のマスク形状のレイアウトを設計することを含む。光学近接効果補正（ＯＰＣ）は、物理層へのマスクパターンの転写が最適の忠実度で所望の回路設計形状を再現するように、マスク上の形状の最適化に使用されるプロセスである。典型的に、各物理層のリソグラフィ・プロセスは、他の物理層から独立して考慮される。
【０００６】
現在のＯＰＣアルゴリズムは、形状の縁部をセグメントに分割し、セグメントの位置を少量だけシフトさせることによって、マスク形状を予め補正する。現在の最新技術では、モデルに基づくＯＰＣ（ＭＢＯＰＣ）ソフトウェアは、図１に関して以降で説明するように、ウェハ上に印刷されるマスク形状の非忠実度に最も責任がある物理的および光学的効果を模倣する。ＭＢＯＰＣの補正段階では、ウェハ上に印刷される形状が所望の形状に可能な限り近く一致するように、マスク形状が反復的に修正される。この方法は、ウェハ上でのターゲット寸法を達成するために、既存のマスク形状を自動的に変形させる。しかし、現在の技術は、回路の適正な機能を客観的に組み込み、満足させることができない。
【０００７】
単一層ＭＢＯＰＣの前述した方法を図１に示す。最新技術では、入力マスク・レイアウト１０１およびターゲット画像１０６が準備される。マスク形状はセグメントに分割されて、セグメント状マスク形状１０３を形成し、各セグメントには典型的に、マスク画像の値が計算される自立評価点を設ける。次に、評価点で光学およびレジスト画像を評価する（ブロック１０４）。次に、各評価点にある画像を、ターゲット画像１０６と照らし合わせてチェックし（ブロック１０５）、模擬的な画像(simulated image)が所定の公差内にあることを保証する。言い換えると、ターゲット画像の縁部に対する模擬的なマスク画像の縁部の偏差は、縁部配置誤差（Edge Placement Error; ＥＰＥ）と呼ばれ、所定の公差内になければならない。ここでは、画像形状の縁部は、リソグラフィ・プロセスのクリアするための線量値(the dose-to-clear value)と等しいか、それを超える画像強度輪郭によって画定することができ、使用されるレジストのタイプに依存する。典型的に、ＥＰＥ公差は同じ物理層上の形状に対する画像形状の幾何学的規則または制約(constraint)と表される。画像が公差または許容可能なＥＰＥ内に留まらない場合は、シミュレートされた画像の縁部の全部がターゲット画像の縁部の位置に関する許容された公差内に位置するまで、セグメントが前方または後方に反復的に移動する（ブロック１０７）。最終的に、補正された最終的マスクのレイアウトが出力される（ブロック１０８）。
【０００８】
回路が適正に機能するために、各層が適正な領域で後続の層に重なり、重なる区域が特定の公差基準を満たすことが重要である。例えば、回路が適正に機能するためには、接点層および金属層が回路レベルで適正に重なり、十分な重なり領域を有する方が重要なことがあるが、このような重なり領域の縁部の特定位置がそれほど重要でないこともある。
【０００９】
ＭＢＯＰＣの現在の技術では、１つの層のみを仕様に従って製造できるような方法で、マスクを補正する。各層を個々の仕様に合わせて製造することは重要であるが、層間の仕様を確実に満たすことも等しく重要である。
【００１０】
以上に鑑みて、例えば回路の層間の重なり形状を考慮することにより、相互作用する回路層の適正な機能を考慮するＯＰＣ方法が必要とされている。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
したがって、層間の適正な機能的相互作用を保証する集積回路のマスク・レイアウトを設計する方法を提供することが、本発明の目的である。
【００１２】
モデルに基づく光学近接効果補正（ＭＢＯＰＣ）に機能の層内および層間制約の仕様を組み込むことが、本発明の別の目的である。
【００１３】
機能的制約(functionalconstraints)が縁部配置誤差の制約より高い優先度を与えられるＭＢＯＰＣの方法を提供することが、本発明のさらなる目的である。
【００１４】
超大規模集積（ＶＬＳＩ）回路の故障を防止し、歩留まりを改善するマスク・レイアウトを保証することが、本発明のさらに別の目的である。
【課題を解決するための手段】
【００１５】
本発明の以上および他の目的、態様および利点は、光学リソグラフィ・プロセスに使用されるマスク・レイアウトに存在する形状に関するモデルに基づく光学近接効果補正を計算する方法によって提供される。計算は、層間および層内制約、特に機能的層間制約および機能的層内制約の仕様に依存する。本発明によると、機能的制約を優先して縁部配置誤差の制約を緩和、または解消することができる。
【００１６】
本発明の１つの態様によると、集積回路のマスク・レイアウトを設計する方法が提供され、この方法は、複数の層に対応する複数のマスク形状を準備するステップと、前記マスク形状からウェハへウェハ画像を転写するプロセスを記述した、前記複数の層にリソグラフィ・モデルを準備するステップと、前記モデルに従って前記複数のマスクを転写した結果として得られる模擬的なウェハ画像を決定するステップと、前記模擬的なウェハ画像間の適正な機能的相互作用を保証する機能的制約を含む制約を準備するステップと、他の前記模擬的なウェハ画像に対して前記模擬的なウェハ画像を評価するステップと、前記制約に違反した場合に、前記違反を訂正するために前記マスク・レイアウトを修正するステップとを含む。
【００１７】
機能的制約は、層間制約、さらに層内制約からなるものとしてよい。任意の層内で設計ターゲット画像の位置に対する縁部配置誤差（ＥＰＥ）の制約を適用する従来のＭＢＯＰＣと異なり、本発明により使用される機能的制約は、ウェハ画像の位置に関するＥＰＥの制約を緩和しながら、模擬的なウェハ画像の間に適用されることが分かる。
【００１８】
本発明の別の態様によると、ウェハ上に所望の画像を表すターゲット画像が準備され、機能的制約に加えて適正な縁部配置誤差（ＥＰＥ）の制約も含んでよいが、機能的制約にはＥＰＥの制約より高い優先度が与えられる。
本発明によるマスク・レイアウトの修正は、回路設計のフィーチャまたは解像度向上技術（ＲＥＴ）の設計のフィーチャ、例えば位相シフト形状、トリムマスク形状、ブロックマスク形状、サブ解像度補助のフィーチャ（ＳＲＡＦ）(subresolution assist feature)、充填形状(fill shapes)およびネガティブ充填形状を補正することによって実行することができ、このようなＲＥＴ形状の配置も含んでよい。
【００１９】
本発明による方法は、コンピュータシステムまたはコンピュータプログラムで実現することができる。方法は、集積回路の層間の適正な機能的相互作用を保証し、歩留まりを改善するマスク・レイアウトを望む顧客に対するサービスとして提供することができる。
【００２０】
本発明の他の目的、利点および態様は、以下の詳細な説明を参照すると、さらに容易に理解され、明白になる。
【００２１】
本発明は、図面を参照すると、以下の詳細な説明からさらによく理解される。
【発明を実施するための最良の形態】
【００２２】
本発明の好ましい実施形態を説明する上で、本明細書では同様の数字が本発明の同様の形体を指す図面を参照する。図面の形体は必ずしも同じ比率で拡大縮小されていない。
【００２３】
本発明は最終的に光学リソグラフィに使用され、回路の適正な機能が保証されるように、フォトレジストでコーティングしたウェハへの投影を達成するために、回路設計形体のパターンを有するフォトマスクの歪みを全て補正する。本発明によると、モデルに基づくＯＰＣが実行され、そこで、従来の縁部配置誤差（ＥＰＥ）の制約が、緩和され、または、層内および層間制約、および複数の層間の適正な相互作用を保証する仕様と交換される。
【００２４】
図２を参照すると、幾つかの層間の関係が図示される。ここでは、３つの層、つまり層１、層２および層３が図示されている。これらの層に対応するマスク・レイアウトは、様々な回路設計形体を表すマスク形状を含む。この例では、層１は拡散層または能動領域（ＲＸ）を表す。層１には３つの形状がある。つまりＳ＿１１、Ｓ＿１２およびＳ＿１３である。この実施例は例示のみを目的とする。実際のマスクでは、数百万の形状があり得る。層２には２つの形状、つまりＳ＿２１およびＳ＿２２があり、これはこの実施例では多結晶シリコン線（Polysilicon lines, ＰＣ）を表す。層３には幾つかの形状、つまりＳ＿３１、Ｓ＿３２、Ｓ＿３３などがあり、これはこの実施例では接点（Contacts, ＣＡ）を表す。層１と層２の形状のうち層間制約の１つを、Ｃ＿１２＿１として示す。同様に、層２と層３の形状のうち層間制約の１つをＣ＿２３＿１として示す。同様に、層１と層３の形状のうち層間制約の１つをＣ＿１３＿１として示す。層間制約については、以下でさらに詳細に説明する。
【００２５】
これに加えて、本発明は各層に存在する層内制約について考察する。これは図３に図示される。この図では、図２に示したものと同じ３つの層１、２および３を示し、図示のように各層で同じ形状を考察する。層１の層内制約の幾つかの実施例を、それぞれＣ＿１１およびＣ＿１２として示す。Ｃ＿１１は、幅の制約の実施例であり、Ｃ＿１２は間隔の制約の実施例である。幅の制約は典型的には、画像が満たさなければならない最大幅または長さを記述する。間隔の制約は典型的には、満たさなければならない２つの形状間の最大間隔を記述する。同様に、Ｃ＿２１およびＣ＿２２は、層２上の形状Ｓ＿２１に対する幅の制約の実施例である。同様に、Ｃ＿３１およびＣ＿３２は、層３上の形状Ｓ＿３１に対する幅の制約の実施例である。
【００２６】
従来のＭＢＯＰＣは、異なる層からの形状間の相互作用を考察せずに、単一の層に対するＥＰＥの制約を考察する制約を使用する。対照的に、本発明によると、ＥＰＥの制約が緩和されるか、解消することもあり、特定のＶＬＳＩチップを製造するために必要とされる全部の相互作用する層形状から、形状の機能的相互作用を保証する層内および層間の機能的制約の両方が選択される。このような機能的制約は、シミュレーションによって決定するか、例えば回路設計者またはリソグラファによって準備されることができる。
【００２７】
ＭＢＯＰＣの層内制約は、模擬的なウェハ画像形状とターゲット形状の間、または模擬的なウェハ画像形状自体のフィーチャ間に設けられることができる。ウェハ形状は、ターゲット形状の複数の点で画像を計算し、次に輪郭を補間することによってシミュレートすることができる。
【００２８】
図４は、一例として多結晶シリコン線（または当技術分野で知られているような他の適正な導電材料から形成した線）に層２の形状を使用する層内制約の実施例を示す。層２からのこの実施例の形状を使用して、ＣＭＯＳ  ＶＬＳＩチップ上にトランジスタデバイスのゲートを形成することができ、ここで多結晶シリコン線は、例えば層１からの能動または拡散領域（ＲＸ）と交差する。このような線の他の部分は、ビット線またはワード線のように他の機能に働いてよい。この説明では、このような線形状をこれ以降、「ポリライン」形状と呼ぶが、これは多結晶シリコンで作成された線にも、拡散領域と交差する部分にも制限されるものではなく、このような線形体の形状全体を含む。図４を参照すると、ターゲットのポリライン画像形状Ｓ１および模擬的な線画像形状Ｗ１が同じ平面に投影され、重ねられる。ターゲット画像Ｓ１と模擬的な画像Ｗ１が重なる３つの領域は、円で囲んだ領域Ｒ１、Ｒ２およびＲ３で示され、そして拡大して示され、層内制約の実施例をさらに示している。領域Ｒ１では、制約Ｃ１は、最大許容線端引き戻し（line-end pull back）を示し、模擬的な画像Ｗ１をターゲット画像Ｓ１からどこまで引き戻せるかを示す。領域Ｒ２では、制約Ｃ２およびＣ４が、評価点におけるターゲット画像Ｓ１からの模擬的な画像Ｗ１の最大許容縁部配置（ＥＰＥ）偏差を示す。制約Ｃ３は、模擬的なウェハ画像Ｗ１の許容限界寸法（ＣＤ）（つまり最大許容幅）を示す。領域Ｒ３では、制約Ｃ５は模擬的な画像Ｗ１とターゲット画像Ｓ１との間の最大許容コーナ距離、つまり許容コーナ丸み(corner rounding)を示す。
【００２９】
層内制約の別の実施例が、接点形状を有する層３の形状について、さらに図５に図示され、ターゲット接点の形状はＳ２であり、対応する模擬的なウェハ画像Ｗ２と同じ投影面に重ねた状態で図示される。ＥＰＥ制約Ｃ＿６およびＣ＿７は、模擬的な画像Ｗ２のターゲット画像Ｓ２からの最大許容縁部配置誤差を示す。ＣＤ制約Ｃ＿８は、接点形状Ｓ２が達成しなければならない最大幅を画定する制約である。
【００３０】
従来のＭＢＯＰＣでは、その層内のみに図示されたＥＰＥ制約を考察することにより、各層でＯＰＣが実行される。本発明によると、多層間の機能を保証する制約に従う。
【００３１】
一例が図６に図示され、これは２つの相互作用する層からの形状が同じ投影面に重なること、特に層２からのポリライン形状Ｓ１および層３からの接点形状Ｓ２を示す。同じ投影面に、それぞれ層２のポリライン形状Ｗ１および層３の接点画像形状Ｗ２に関して対応するシミュレートされたウェハ画像が重ねられる。回路が適正に機能するために、ポリライン画像Ｗ１が接点画像Ｗ２を完全に囲み、さらに接点画像Ｗ２が最小ＣＤを有することを保証することが望ましい。これは、図４および図５で示すように、ＥＰＥ層内制約を使用するだけでは保証されない。本発明によると、接点画像Ｗ２がポリライン画像Ｗ１によって囲まれることを保証するために、接点画像輪郭Ｗ２がポリライン画像Ｗ１によって完全に囲まれることを必要とする層間囲み制約(inter-layer enclosure constraint)Ｃ＿１２が加えられる。接点画像Ｗ２の外縁の位置は、ポリライン画像Ｗ１の縁部の内側にあって、最小距離Ｃ＿１２と等しいか、それより大きくなければならない。したがって、画像の縁部からの距離の記号は、接点画像縁部Ｗ２の位置がポリライン画像Ｗ１の内側に向かう方向にある場合はプラスと、距離がポリライン画像Ｗ１の外側に向かう方向にある場合はマイナスと定義される。したがって、この実施例では、ポリラインによる接点の囲みは、プラスの値の囲み制約Ｃ＿１２によって保証される。層内ＣＤ制約Ｃ＿８も満たさなければならない。しかし、層間囲み制約Ｃ＿１２が満たされている限り、ターゲット画像Ｓ２の位置に対する接点画像Ｗ２の位置に与えられるＥＰＥ制約Ｃ＿６またはＣ＿７、または線ターゲットＳ１の線端と模擬的な画像Ｗ１の線端との間のＥＰＥ制約Ｃ＿１を満たすことは、それほど重要でない。したがって、本発明によると、画像の特定の位置に焦点を絞った制約を緩和するか、解消しながら、相互作用する層間の形状の適正な機能に焦点を絞り、それを保証する本発明のＯＰＣ方法に、層内および層間制約が使用される。相互作用する層間の制約は、順次相互作用に制限する必要がなく、電気的相互作用などがあり得る相対的に遠い層間の相互作用を含んでよいことに留意されたい。例えば、集積回路の物理的実施形態上で、ビアまたは接点がポリライン、拡散領域または相互接続部と電気的に接続してよく、したがって接点形状またはビア形状をポリライン形状、拡散領域形状、相互接続部形状、またはその組合せで囲まなければならないように、層間囲み制約を加えることができる。
【００３２】
本発明による層間制約の別の実施例が、図７および図８に図示される。第１層６０９に埋め込まれた相互接続線６１、および第２層６１１に埋め込まれた第２相互接続線６２が、図７のウェハ６００の断面図に図示され、ここで第３誘電体層６１０が第１層６０９と第２層６１１の間に挿入される。図７は、同じ面への相互接続部形状６１、６２の投影を示し、ここでは形状６１、６２が両方とも同じ方向を有し、この実施例では相互にほぼ平行である。２つの異なる層上にあるこのような同様の方向の相互接続線は、線間の寄生キャパシタンスが高すぎないように、最小距離だけ隔置しなければならない。高い寄生キャパシタンスは、線に沿ったデータ流の速度を低下させる傾向があり、したがって回路の性能にマイナスの影響を及ぼす。この実施例では、必要な最小距離を層間制約Ｄ１２として表すことができる。あるいは、介在層６１０の厚さＴ１２が与えられると、層間制約を、共通の投影面上の層間制約Ｐ１２として表すことができる。
【００３３】
以上は、本発明による機能的層間制約の２つの実施例のみを示し、これらの実施例に制限されるものではなく、回路のシミュレーション、設計規則、回路設計者、リソグラフィの考察事項、製造可能性の考察事項などを含むが、それに制限されない多くの他のタイプの機能的層間制約を決定してよいことが、当業者には認識される。
【００３４】
本発明によるプロセスの好ましい実施形態が、図９に図示される。設計入力、特に物理層に関連する全てのマスク形状が、全ての関連する層、つまりｌ＝１、・・・Ｌに関して準備される（ブロック８０１）。各層は、対応するシミュレーションのモデル、つまりＭ１、Ｍ２、Ｍ３、・・・ＭＬに関連する（ブロック８２０）。Ｌ個の層についてｌ＝１、・・・Ｌ、Ｎ個の断片についてｉ＝１、・・・Ｎである、ターゲット画像形状Ｓ（ｌ，ｉ）を準備し（ブロック８２２）、断片Ｎの数が層毎に異なってよいことに留意されたい。これらのターゲット形状に加えて、サブ解像度補助のフィーチャ（ＳＲＡＦ）のような解像度向上技術（ＲＥＴ）、および充填形状およびネガティブ充填形状（図示せず）のような歩留まりおよび製造可能性の向上のために、追加の形状が存在してよい。マスク上の回路形体の形状を修正することに加えて、ＲＥＴ形状の形状または配置など、マスク・レイアウトの他の態様を改造してもよい。これらの追加の形状のうち幾つかは、模擬的な画像形状への影響のために、ＭＢＯＰＣの最中に修正してはならないが、例えばリソグラフィ・プロセス・モデルの一部として、シミュレーションに使用することができる。幾つかの層の場合、単一のターゲット形状に複数のマスク形状を関連させることができる。例えば、交互位相シフトマスク（alternating phase shift masks, ａｌｔＰＳＭ）の場合、各ターゲット形状は、０および１８０°位相シフト形状、ブロック、またはトリムマスク形状を含む３タイプのマスク形状と関連させることができ、３つ全部を、模擬的なウェハ画像が模擬的なウェハ画像とターゲット形状との間で規定された制約に適合するように、ＭＢＯＰＣの最中に修正する必要があることがある。また、ＳＲＡＦ形状および配置の改造は、ＭＢＯＰＣアルゴリズムで考察することができる。形状に加えて、層間および層内制約を全て準備する（ブロック８２３）。
【００３５】
各層上の各マスク形状を断片化する（ブロック８０３）。断片化、つまりセグメンテーションは、例えば規則に基づく、適応性がある、およびモデルに基づくように、現在知られている、または将来開発される任意の手段によって実行することができる。例えば交互位相シフトマスクの場合のように複数のマスク形状がターゲット形状に関連する場合、それに従って全てのマスク形状が断片化される。セグメンテーションの実施例が、２つの異なるマスク層から２つの重ねられたターゲット形状について、図１０で図示される。つまり、層２にある多結晶シリコン線形状の一部を表すＳ１、および層３にある接点形状を表すＳ２である。線形状Ｓ１は、３つの断片Ｆ＿１１、Ｆ＿１２およびＦ＿１３にセグメント化される。接点形状Ｓ２は、４つの断片、つまりＦ＿２１、Ｆ＿２２、Ｆ＿２３およびＦ＿２４にセグメント化される。
【００３６】
次に、各セグメントの模擬的な画像Ｗ（ｌ，ｉ）の初期セット（ブロック８０９）を、ＯＰＣ反復法ｋ＝０の場合に各層について決定する（ブロック８０７）。各セグメントが、適正な層間および層内制約に関連する（ブロック８２３）。セグメントＦ（ｌ，ｉ）は、その由来となるマスク形状に関連する該当の制約を継承する。従来のＯＰＣのように、各マスク形状のセグメントは、模擬的なウェハ画像に関連してよい。これが図１１に図示され、ここでは層２および層３からの図１０と同じ形状を考察するが、形状は断片化され、断片がノード間の線断片として図示される。ここでは、Ｃ＿１２＿１は、層２からの多結晶シリコン線形状Ｓ１の断片Ｆ＿１１と層３からの接点形状Ｓ２のＦ＿２１との間の層間囲み制約を表し、Ｃ＿１２＿２は、線形状Ｓ１の断片Ｆ＿１２と接点形状Ｓ２のＦ＿２２との間の層間囲み制約を表し、Ｃ＿１２＿３は線形状Ｓ１の断片Ｆ￥１３と接点形状Ｓ２のＦ＿２３との間の層間囲み制約を表す。層内ＣＤ制約Ｃ＿２＿１は、接点形状の断片Ｆ＿２２とＦ＿２４との間の最小距離を規定し、層間ＣＤ制約Ｃ＿２＿２は、接点形状Ｓ２の断片Ｆ＿２１とＦ＿２３との間の最小距離制約を表す。この実施例では、層間囲み制約Ｃ＿１２＿１、Ｃ＿１２＿２、Ｃ＿１２＿３は典型的に、１０ｎｍのようにゼロより大きい任意の数でよい。これらは、接点ＣＡが多結晶シリコンＰＣ形状によって囲まれることを保証するために、プラスでなければならない。層内ＣＤ制約Ｃ＿２＿１およびＣ＿２＿２は、接点形状Ｓ２の模擬的な形状の最小長さおよび幅を表し、これは５０ｎｍのオーダでよい。
【００３７】
模擬的な画像Ｗ（ｌ，ｉ）は全て、初期ＯＰＣ反復法ｋ＝０について計算する（ブロック８０５）。ＯＰＣ反復法は、例えば層ｌ毎に（ブロック８０７）、および断片ｉ毎に（ブロック８０９）、ＯＰＣ反復法ｋについてその断片の画像Ｗ（ｌ，ｉ）（ｋ）を比較することによって開始する（ブロック８０６）。次に、模擬的な画像Ｗ（ｉ，ｉ）（ｋ）を、層間および層内制約の両方で、ターゲット画像Ｓ（ｌ，ｉ）の適正なセットと、さらに他の断片および他の層を生じる画像と比較する(ブロック８１１。
【００３８】
制約のいずれかが違反した場合（ブロック８１３）は、断片Ｆ（ｌ，ｉ）を修正して、ＯＰＣ反復法ｋ＋１で新しい断片Ｆ（ｌ，ｉ）（ｋ＋１）を獲得し、層モデルに従って新しい画像Ｗ（ｌ，ｉ）（ｋ＋１）を決定する（ブロック８２０）。次に（ブロック８１４）、ＯＰＣが収束する（ブロック８１８）まで、ターゲット画像Ｓ、模擬的な画像Ｗおよび制約Ｃの適正なセットに関して、別の画像および断片を評価する。任意のＯＰＣ反復法内において、評価は、最近修正した断片に基づく新しい画像を含んでよいことに留意されたい。
【００３９】
ＯＰＣアルゴリズムが収束した後（ブロック８１９）、修正したマスク形状の最終セットが生成される。
【００４０】
図１１、図１３は、本発明のＯＰＣ方法を図１０の形状および図１１の層内および層間制約に適用したことから予想される結果の形状の略図を提供する。最終的に、図９で示すような本発明のＯＰＣアルゴリズムは、幾つかの反復法Ｋの後に収束する。その結果の全断片の移動方向が図１１に図示される。矢印１００１、１００２および１００３は、線を短縮する画像の挙動を相殺すると予想されるような、線Ｓ１に関連する断片が移動する方向を表す。しかし、矢印１００４および１００６は、接点Ｓ２の断片Ｆ＿２１およびＦ＿２３それぞれがさらに間隔をあけることを示し、断片Ｆ＿２２およびＦ＿２４の動作１００５および１００７は、Ｓ１の線端から、さらに接点Ｓ２の元の位置から離れて、それぞれ図１３で示すような最終位置Ｆ＿２２（Ｋ）およびＦ＿２４（Ｋ）に至るように調節される。このような接点形状の動作は、従来のＥＰＥ制約Ｃ＿６およびＣ＿８を侵害する（図５参照）が、本発明による囲み制約Ｃ＿１２＿１、Ｃ＿１２＿２およびＣ＿１２＿３を満足し（図１１参照）、線と接点の相互作用の適正な機能を保証する。
【００４１】
従来のＯＰＣに対する本発明のＯＰＣ方法の利点の一例が、図１４と図１５の比較によって示される。図１４では、２つの相互作用する層が同じ投影面上で重ね合わされ、層Ａはゲートまたはポリラインを表す形状を含み、層Ｂは第１相互接続層を表す形状を含む。回路が適正に機能するために、層Ａと層Ｂが適正な位置でのみ相互と交差することが重要である。これ以外で交差すると、短絡およびチップの適正な機能の故障を引き起こすことがある。図１４では、層Ａ（５００）および層Ｂ（４００）からのターゲット画像が、それぞれハッシュ領域(hashed regions)５００、４００で表され、初期マスク形状も表す。従来のＯＰＣを実行した後、修正されたゲート形状５０１は、層Ａのゲート・ターゲット画像５００に対応するＯＰＣ実行形状を表し、ＯＰＣ実行後形状４０１は、層Ｂの相互接続形状４００に対応する。層Ａの修正されたＯＰＣ実行後ゲート形状５０１に対応する結果の模擬的なゲート・ウェハ画像５０５、および層Ｂの改造されたＯＰＣ実行後相互接続形状４０１に対応する模擬的な相互接続ウェハ画像４０５も図示されている。模擬的なゲート画像５０５と相互接続画像４０５との間の最小オーバレイ距離７０１は小さすぎ、短絡を生成する可能性があることによってチップの製造における歩留まりの損失を生じることがある。
【００４２】
図１５を参照すると、対照的に本発明のＯＰＣ方法を層Ａのゲート形状５００および層Ｂの相互接続形状４００に適用した後、その結果として得られた模擬的なゲート・ウェハ画像５０６および模擬的な相互接続画像４０６を、相互接続ウェハ画像４０６とゲート・ウェハ画像５０６の間の不適正な短絡を回避するために十分に大きいオーバレイ距離だけ分離する。本発明によると、層間オーバレイ距離制約Ｃ＿ＡＢ＿７０１を加えて、相互接続画像４０６がゲート画像５０６から十分に離れたままであることを保証する。この層間制約を使用すると、本発明の結果、層Ａのゲート・ターゲット画像５００に対応するＯＰＣ実行後ゲート形状５０２、および層Ｂの相互接続ターゲット画像４００に対応するＯＰＣ実行後相互接続形状４０２が、従来のＯＰＣ方法の結果として生成されたＯＰＣ実行後形状５０１、４０１（図１４参照）に対して改造される。特に、本発明のＯＰＣ方法の結果として生じたＯＰＣ実行後相互接続形状４０２は、従来のＯＰＣからのＯＰＣ実行後相互接続形状４０１より狭い。さらに重要なのは、模擬的なゲート画像５０６と模擬的な相互接続画像４０６との間の最小距離が、層間制約Ｃ＿ＡＢ＿７０１に違反せず、ゲートと第１相互接続層との間の潜在的短絡による製造の歩留まりの損失を減少させるか、解消する。
【００４３】
本発明は、図１６で示すようにディジタルコンピュータまたはシステムで実現することができ、その主要構成要素は中央処理ユニット（ＣＰＵ）２１０１、少なくとも１つの入出力（Ｉ／Ｏ）装置２１０２（キーボード、マウス、コンパクトディスク（ＣＤ）ドライブなど）、制御装置２１０３、表示装置２１０８、コンピュータ読み取り可能コードを読み書きすることができる記憶装置２１０９、およびメモリ２１０６であり、これらは全て、例えばバスまたは通信網２１０５によって接続される。本発明は、テープまたはＣＤのようなコンピュータ読み取り可能媒体２１０７上に、または記憶装置２１０９上に記憶したコンピュータプログラムとして実現することができる。コンピュータプログラムは、ディジタルコンピュータ上で本発明による方法を実現する命令を含む。本発明は、複数のこのようなディジタルコンピュータで実行してもよく、本発明の項目は物理的に近接して常駐するか、大きい地理的領域に分散し、通信網によって接続してよい。本発明による方法は、回路の機能を保証するマスク・レイアウトを最適化し、歩留まりを改善したいと考える顧客に対するサービスとして提供してもよい。
【００４４】
本発明を個々の好ましい実施形態に関して特に説明してきたが、本明細書の記述に鑑みて多くの変更、修正および変形が当業者に理解できることが明白である。したがって、請求の範囲は、本発明の真の範囲および精神に入るようなこのような変更、修正および変形を全て含むものとする。
【図面の簡単な説明】
【００４５】
【図１】従来の光学近接効果補正方法の流れ図を示す。
【図２】回路設計形状、層間の相互作用および層間制約を含む３つの設計層の略図である。
【図３】設計形状および層内制約を含む３つの設計層の略図である。
【図４】多結晶シリコン線の層２の設計形状、および同じ面に投影された対応する画像の形状の略図である。
【図５】接点の層３の設計形状、および同じ面に投影された対応する画像の形状の略図である。
【図６】層２および層３の設計形状を同じ面に投影したもの、および対応するウェハ画像の平面図である。
【図７】異なる層上に２つの相互接続形体を含む基板の断面図である。
【図８】同じ面に投影された図７の２つの相互接続形体の平面図である。
【図９】本発明による方法の１つの実施形態の概略流れ図である。
【図１０】同じ投影面上に重なった２つの異なる層からの２つの断片化した設計形状の略図である。
【図１１】本発明による層内および層間制約を含む図１０の断片化した設計形状の略図である。
【図１２】図１１に図示された制約を使用して本発明により図１０の設計形状に可能な改造の方向の略図である。
【図１３】本発明による図１１の修正されたマスク・レイアウトで可能な結果の略図である。
【図１４】従来のＭＢＯＰＣの結果、修正された形状を含む、同じ投影面に投影された異なる層からの２つの相互接続形体の平面図である。
【図１５】同じ投影面に投影され、本発明により実施したＭＢＯＰＣの結果として修正された形状を含む、図１４に図示された異なる層からの２つの相互接続形体の平面図である。
【図１６】本発明の方法を実行するために構成されたコンピュータシステムおよびコンピュータプログラムの略図である。
【符号の説明】
【００４６】
６１  相互接続形状
６２  相互接続形状
１０１  入力マスク・レイアウト
１０３  マスク形状
１０６  ターゲット画像
４００  相互接続形状
４０１  ＯＰＣ実行後形状
４０２  ＯＰＣ実行後相互接続形状
４０５  相互接続画像
４０６  模擬的な相互接続画像
５００  ゲート・ターゲット形状
５０１  ＯＰＣ実行後ゲート形状
５０２  ＯＰＣ実行後ゲート形状
５０５  模擬的なゲート・ウェハ画像
５０６  ゲート・ウェハ画像
６００  ウェハ
６０９  第１層
６１０  第３誘電体層
６１１  第２層
１００１  矢印
１００２  矢印
１００３  矢印
１００４  矢印
１００５  動作
１００６  矢印
１００７  動作
２１０１  中央処理ユニット
２１０２  入出力装置
２１０３  制御装置
２１０５  通信網
２１０６  メモリ
２１０７  コンピュータ読み取り可能媒体
２１０８  表示装置
２１０９  記憶装置
【図１】
2008134382.tif 000003
【図２】
2008134382.tif 000004
【図３】
2008134382.tif 000005
【図４】
2008134382.tif 000006
【図５】
2008134382.tif 000007
【図６】
2008134382.tif 000008
【図７】
2008134382.tif 000009
【図８】
2008134382.tif 000010
【図９】
2008134382.tif 000011
【図１０】
2008134382.tif 000012
【図１１】
2008134382.tif 000013
【図１２】
2008134382.tif 000014
【図１３】
2008134382.tif 000015
【図１４】
2008134382.tif 000016
【図１５】
2008134382.tif 000017
【図１６】
2008134382.tif 000018