(57)【要約】【課題】複数の集積回路をカスケード接続する信号線の欠陥を容易に検出する。【解決手段】電気光学装置１００は、複数の信号線１５を含む配線群Ｌ1〜ＬMを介して相互にカスケード接続されたＭ個の集積回路Ｃ1〜ＣMを具備する。各集積回路Ｃi（ｉ＝１〜Ｍ）は、各信号線１５に対応した複数のビットで構成されるテストパターンＰTを記憶する記憶回路６２と、記憶回路６２が記憶するテストパターンＰTを配線群Ｌi+1から後段に出力する出力回路４５と、配線群Ｌiを介して前段からテストパターンＰTを取得する入力回路４２と、入力回路４２が取得したテストパターンＰTと記憶回路６２が記憶するテストパターンＰTとを比較する比較回路６４と、比較回路６４による比較の結果を電気光学素子２２の駆動によって可視的に出力する駆動回路７０とを含む。【選択図】図５
2008196934.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号線を含む配線群を介してカスケード接続されるとともに前記配線群から供給される制御信号に基づいて複数の電気光学素子を駆動する複数の集積回路を具備し、
前記複数の集積回路のうちの第１集積回路は、
前記各信号線に対応した複数のビットで構成されるテストパターンを記憶する第１記憶回路と、
前記第１記憶回路が記憶するテストパターンを前記配線群から後段に出力する出力回路とを含み、
前記複数の集積回路のうち前記第１集積回路の後段の第２集積回路は、
前記配線群を介して前段からテストパターンを取得する入力回路と、
前記各信号線に対応した複数のビットで構成されるテストパターンを記憶する第２記憶回路と、
前記入力回路が取得したテストパターンと前記第２記憶回路が記憶するテストパターンとを比較する比較手段と、
前記比較手段による比較の結果を出力する結果出力手段とを含む
電気光学装置。
【請求項２】
前記第１記憶回路および前記第２記憶回路の各々は複数のテストパターンを記憶し、
前記出力回路は、前記第１記憶回路が記憶する前記複数のテストパターンを順次に出力し、
前記比較手段は、前記入力回路が取得する各テストパターンと前記第２記憶回路が記憶する各テストパターンとを順次に比較する
請求項１に記載の電気光学装置。
【請求項３】
前記複数のテストパターンは、前記複数のビットの全部が第１値に設定されたテストパターンと、前記複数のビットの全部が第２値に設定されたテストパターンとを含む
請求項２に記載の電気光学装置。
【請求項４】
前記複数のテストパターンは、前記複数のビットのうち偶数番目の各ビットが第１値に設定されるとともに奇数番目の各ビットが第２値に設定されたテストパターンと、前記複数のビットのうち偶数番目の各ビットが前記第２値に設定されるとともに奇数番目の各ビットが前記第１値に設定されたテストパターンとを含む
請求項２または請求項３に記載の電気光学装置。
【請求項５】
前記複数のテストパターンは、前記複数のビットにおける奇数番目の２以上のビットのうち第１群に属する各ビットが第１値に設定されるとともに前記２以上のビットのうち前記第１群以外の各ビットが第２値に設定された第１テストパターンと、前記複数のビットにおける偶数番目の２以上のビットのうち第２群に属する各ビットが前記第１値に設定されるとともに前記偶数番目の２以上のビットのうち前記第２群以外の各ビットが前記第２値に設定された第２テストパターンとを含み、
前記出力回路は、前記第１テストパターンを出力する期間に、前記複数のビットのうち偶数番目のビットに対応した各信号線に接続される出力端子をハイインピーダンス状態とし、前記第２テストパターンを出力する期間に、前記複数のビットのうち奇数番目のビットに対応した各信号線に接続される出力端子をハイインピーダンス状態とする
請求項２から請求項４の何れかに記載の電気光学装置。
【請求項６】
前記結果出力手段は、前記比較手段による比較の結果を示す可視像を前記電気光学素子の選択的な駆動によって出力する駆動回路を含む
請求項１から請求項５の何れかに記載の電気光学装置。
【請求項７】
前記駆動回路は、前記複数の信号線の各々を所定個の電気光学素子に対応させ、前記比較手段による比較の結果に応じた信号線に対応する前記所定個の電気光学素子を選択的に点灯させることで前記可視像を出力する
請求項６に記載の電気光学装置。
【請求項８】
前記駆動回路は、２以上のビットの各々を所定個の電気光学素子に対応させ、前記比較手段による比較の結果に応じた信号線を識別するための数値の各ビットに対応する前記所定個の電気光学素子を選択的に点灯させることで前記可視像を出力する
請求項６に記載の電気光学装置。
【請求項９】
前記結果出力手段は、前記比較手段による比較の結果に応じた信号を出力する検査端子を含む
請求項１から請求項８の何れかに記載の電気光学装置。
【請求項１０】
請求項１から請求項９の何れかに記載の電気光学装置を具備する電子機器。
【請求項１１】
複数の信号線を含む配線群を介してカスケード接続されるとともに前記配線群から供給される制御信号に基づいて複数の電気光学素子を駆動する複数の集積回路を具備する電気光学装置の検査方法であって、
前記複数の集積回路の各々は、前記各信号線に対応した複数のビットで構成されるテストパターンを記憶する記憶回路を含み、
前記複数の集積回路のうち第１集積回路の前記記憶回路が記憶するテストパターンを、前記第１集積回路と当該第１集積回路の後段に位置する第２集積回路とを接続する配線群に出力し、
前記第２集積回路に対して前記配線群から供給されるテストパターンと、当該第２集積回路の前記記憶回路が記憶するテストパターンとを比較することで、前記各信号線の欠陥の有無を判定する
電気光学装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置を検査する技術に関する。
【背景技術】
【０００２】
電気光学装置を検査する各種の技術が従来から提案されている。例えば、特許文献１には、集積回路から発光素子に電流（以下「駆動電流」という）を供給する配線の断線や発光素子の破損など駆動電流に関連する異常を検出する技術が開示されている。
【特許文献１】特開２００５−３６９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、特許文献１の技術においては、集積回路の出力側（発光素子側）の異常が検出されるに過ぎない。すなわち、例えば、特許文献１のように複数の集積回路が信号線を介して縦続に接続（カスケード接続）された構成において、各集積回路間の信号線の欠陥（断線や短絡）は検出されない。以上の事情を背景として、本発明は、複数の集積回路をカスケード接続する信号線の欠陥を容易に検出するという課題の解決をひとつの目的としている。
【課題を解決するための手段】
【０００４】
以上の課題を解決するために、本発明に係る電気光学装置は、複数の信号線を含む配線群を介してカスケード接続されるとともに配線群から供給される制御信号に基づいて複数の電気光学素子を駆動する複数の集積回路を具備し、複数の集積回路のうちの第１集積回路は、各信号線に対応した複数のビットで構成されるテストパターンを記憶する第１記憶回路と、第１記憶回路が記憶するテストパターンを配線群から後段に出力する出力回路とを含み、複数の集積回路のうち第１集積回路の後段の第２集積回路は、配線群を介して前段からテストパターンを取得する入力回路と、各信号線に対応した複数のビットで構成されるテストパターンを記憶する第２記憶回路と、入力回路が取得したテストパターンと第２記憶回路が記憶するテストパターンとを比較する比較手段と、比較手段による比較の結果を出力する結果出力手段とを含む。
【０００５】
以上の構成によれば、配線群を介して第２集積回路に供給されるテストパターンと第２記憶回路に格納されたテストパターンとの比較によって、配線群の各信号線について欠陥の有無を検査することが可能である。
【０００６】
本発明の好適な態様において、第１記憶回路および第２記憶回路の各々は複数のテストパターンを記憶し、出力回路は、第１記憶回路が記憶する複数のテストパターンを順次に出力し、比較手段は、入力回路が取得する各テストパターンと第２記憶回路が記憶する各テストパターンとを順次に比較する。本態様によれば、複数のテストパターンに基づいて信号線の欠陥の有無が検査されるから、ひとつのテストパターンのみを使用した場合と比較して、欠陥の原因の特定や検査の精度の向上が実現される。
例えば、複数のテストパターンは、複数のビットの全部が第１値に設定されたテストパターン（例えば図６のテストパターンＰT1）と、複数のビットの全部が第２値に設定されたテストパターン（例えば図６のテストパターンＰT2）とを含む。さらに別の態様において、複数のテストパターンは、複数のビットのうち偶数番目の各ビットが第１値に設定されるとともに奇数番目の各ビットが第２値に設定されたテストパターン（例えば図６のテストパターンＰT3）と、複数のビットのうち偶数番目の各ビットが第２値に設定されるとともに奇数番目の各ビットが第１値に設定されたテストパターン（例えば図６のテストパターンＰT4）とを含む
また、本発明の好適な態様において、複数のテストパターンは、複数のビットにおける奇数番目の２以上のビットのうち第１群に属する各ビットが第１値に設定されるとともに２以上のビットのうち第１群以外の各ビットが第２値に設定された第１テストパターン（例えば図１０のテストパターンＰT3aやＰT3b）と、複数のビットにおける偶数番目の２以上のビットのうち第２群に属する各ビットが第１値に設定されるとともに偶数番目の２以上のビットのうち第２群以外の各ビットが第２値に設定された第２テストパターン（例えば図１０のテストパターンＰT4aやＰT4b）とを含み、出力回路は、第１テストパターンを出力する期間に、複数のビットのうち偶数番目のビットに対応した各信号線に接続される出力端子をハイインピーダンス状態とし、第２テストパターンを出力する期間に、複数のビットのうち奇数番目のビットに対応した各信号線に接続される出力端子をハイインピーダンス状態とする。以上の態様によれば、さらに緻密な検査が可能となる。
【０００７】
本発明の好適な態様において、結果出力手段は、比較手段による比較の結果を示す可視像を電気光学素子の選択的な駆動によって出力する駆動回路を含む。本態様によれば、比較手段による比較の結果が可視像として出力されるから、各電気光学素子を観察することで検査の結果を認定することが可能である。
第１の態様（例えば図８）において、駆動回路は、複数の信号線の各々を所定個の電気光学素子に対応させ、比較手段による比較の結果に応じた信号線に対応する所定個の電気光学素子を選択的に点灯させることで可視像を出力する。また、第２の態様（例えば図９）において、駆動回路は、２以上のビットの各々を所定個の電気光学素子に対応させ、比較手段による比較の結果に応じた信号線を識別するための数値の各ビットに対応する所定個の電気光学素子を選択的に点灯させることで可視像を出力する。もっとも、比較手段による比較の結果を可視的に出力する必要は必ずしもない。例えば、比較手段による比較の結果に応じた信号が検査端子（例えば図１１の検査端子１６）から外部に出力される構成も採用される。
【０００８】
本発明に係る電気光学装置は各種の電子機器に利用される。本発明に係る電子機器の典型例は、以上の各態様に係る電気光学装置を感光体ドラムなどの像担持体の露光に利用した電子写真方式の画像形成装置である。この画像形成装置は、露光によって潜像が形成される像担持体と、像担持体を露光する本発明の電気光学装置と、像担持体の潜像に対する現像剤（例えばトナー）の付加によって顕像を形成する現像器とを含む。もっとも、本発明に係る電気光学装置の用途は像担持体の露光に限定されない。例えば、スキャナなどの画像読取装置においては、本発明に係る電気光学装置を原稿の照明に利用することが可能である。この画像読取装置は、以上の各態様に係る電気光学装置と、電気光学装置から出射して読取対象（原稿）で反射した光を電気信号に変換する受光装置（例えばＣＣＤ（Charge Coupled Device）素子などの受光素子）とを具備する。さらに、電気光学素子がマトリクス状に配列された電気光学装置は、パーソナルコンピュータや携帯電話機など各種の電子機器の表示装置としても利用される。
【０００９】
また、本発明のひとつの形態は、以上に例示した各態様に係る電気光学装置を検査する方法である。本発明の検査方法は、複数の集積回路のうち第１集積回路の記憶回路が記憶するテストパターンを、第１集積回路と当該第１集積回路の後段に位置する第２集積回路とを接続する配線群に出力し、第２集積回路に対して配線群から供給されるテストパターンと、当該第２集積回路の記憶回路が記憶するテストパターンとを比較することで、各信号線の欠陥の有無を判定する。以上の方法によっても本発明の電気光学装置と同様の作用および効果が奏される。
【発明を実施するための最良の形態】
【００１０】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置の構成を示すブロック図である。電気光学装置１００は、感光体ドラムを露光する露光装置（ラインヘッド）として電子写真方式の画像形成装置に搭載される。図１に示すように、電気光学装置１００は、基板１０と素子部２０とＭ個の集積回路Ｃ（Ｃ1〜ＣM）とを具備する（Ｍは２以上の整数）。基板１０は、Ｘ方向（主走査方向）を長手とする姿勢に固定された絶縁性の板材である。電気光学装置１００を外部に接続するためのフレキシブル配線基板１２が基板１０の表面に固定される。
【００１１】
素子部２０は、基板１０の表面に形成されてＸ方向に配列する複数の電気光学素子２２を含む。本形態の電気光学素子２２は、相互に対向する陽極と陰極との間に有機ＥＬ（Electroluminescence）材料の発光層が介在する有機発光ダイオード素子である。複数の電気光学素子２２は、各々が別個の集積回路に対応するＭ個の素子群Ｇ（Ｇ1〜ＧM）に区分される。ひとつの素子群ＧはＮ個の電気光学素子２２を含む（Ｎは２以上の整数）。
【００１２】
Ｍ個の集積回路Ｃ1〜ＣMは、例えばＣＯＧ（Chip On Glass）技術を利用して基板１０の表面に実装され、Ｘ方向を各々の長手とする姿勢でＸ方向に配列する。第ｉ段目（ｉ＝１〜Ｍ）の集積回路Ｃiは、素子部２０のうち第ｉ番目の素子群Ｇiに属するＮ個の電気光学素子２２を駆動する。
【００１３】
図２は、各集積回路Ｃの構成を示すブロック図である。なお、図２には第ｉ段目のひとつの集積回路Ｃiが代表的に図示されているが、総ての集積回路Ｃ1〜ＣMの構成は共通する。集積回路Ｃiは入力回路４２と出力回路４５と制御回路６０と駆動回路７０とを具備する。入力回路４２は、集積回路Ｃiに信号を入力するための回路である。入力回路４２に入力された信号は、バッファ回路４８を介して出力回路４５に出力されるとともに制御回路６０に出力される。出力回路４５は、集積回路Ｃiから信号を出力するための回路である。制御回路６０は、入力回路４２に入力された信号に基づいて集積回路Ｃiの各部を制御する。
【００１４】
図１および図２に示すように、基板１０の表面のうちＸ方向に相隣接する２個の集積回路Ｃの間隙には配線群Ｌ（Ｌ1〜ＬM）が形成される。各配線群ＬはＫ本の信号線１５の集合である（Ｋは２以上の整数）。図１のように、Ｍ個の集積回路Ｃ1〜ＣMは各配線群Ｌを介してカスケード接続される。すなわち、第２段目から第Ｍ段目までの各集積回路Ｃiの入力回路４２と前段の集積回路Ｃi-1の出力回路４５とは、両者間に形成された配線群Ｌiを介して電気的に接続される。第１段目の集積回路Ｃ1の入力回路４２は、フレキシブル配線基板１２に形成された配線群Ｌ1を介して外部の装置に電気的に接続される。
【００１５】
図３は、集積回路Ｃiのうち入力回路４２の近傍の構成を示す概念図である。同図に示すように、集積回路Ｃiの入力回路４２は、配線群Ｌiの各信号線１５に接続されたＫ個の入力端子４２２を含む。各入力端子４２２はプルアップ抵抗４２４を介して高位側電源ＶCCに電気的に接続される。したがって、配線群Ｌiのうち第ｋ番目（ｋ＝１〜Ｋ）の信号線１５が断線している場合には第ｋ番目の入力端子４２２がハイレベル（電源ＶCC）に維持される。
【００１６】
図４は、集積回路Ｃiのうち出力回路４５の近傍の構成を示す概念図である。同図に示すように、各集積回路Ｃiの出力回路４５は、配線群Ｌi+1の各信号線１５に接続されたＫ個の出力端子４５２を含む。各信号線１５はプルアップ抵抗１８を介して高位側電源ＶCCに電気的に接続される。図４に示すように、出力回路４５には、集積回路Ｃiから出力される信号に応じて制御されるトランジスタ４５４を出力端子４５２と低位側電源ＧNDとの間に介在させたオープンドレイン構造が採用される。したがって、相隣接する２本の信号線１５が短絡した場合には双方の信号線１５が同じレベル（２本の信号線１５がともにハイレベルであれば双方がハイレベル、２本の信号線１５の双方または一方がローレベルであれば双方がローレベル）となる。
【００１７】
集積回路Ｃ1の動作モードは駆動モードと検査モードとに区別される。駆動モードにおいては、Ｋ系統の制御信号ＳCが外部から配線群Ｌ1を介して集積回路Ｃ1に供給される。第２段目から第Ｍ段目までの各集積回路Ｃiの入力回路４２には、前段の集積回路Ｃi-1の出力回路４５から配線群Ｌiの各信号線１５を介してＫ系統の制御信号ＳCが供給される。すなわち、制御信号ＳCは、集積回路Ｃ1からＸ方向の正側に向けて集積回路Ｃ2〜ＣMの各々に順番に転送される。Ｋ系統の制御信号ＳCは、各集積回路Ｃの動作を規定するクロック信号や各電気光学素子２２の階調を指定する画像信号に加えて、駆動モードおよび検査モードの何れかを選択的に指定する信号を含む。
【００１８】
駆動回路７０は、制御回路６０による制御のもとに素子群ＧiのＮ個の電気光学素子２２を駆動する。駆動モードにおいて、駆動回路７０は、制御信号ＳC（特に画像信号）に応じて電流量やパルス幅が設定された駆動電流を出力することで素子群ＧiのＮ個の電気光学素子２２の光量（階調）を制御する。
【００１９】
検査モードが指定されると、制御回路６０は、配線群Ｌiの各信号線１５について断線や短絡といった欠陥の有無を検査（以下「配線検査」という）する手段として機能する。図５は、制御回路６０のうち配線検査に関連する要素を具体的に図示した集積回路Ｃiのブロック図である。同図に示すように、制御回路６０は記憶回路６２と比較回路６４とを含む。
【００２０】
記憶回路６２は、配線検査に使用される４種類のテストパターンＰT（ＰT1〜ＰT4）を記憶する。各テストパターンＰTは、配線群Ｌを構成する信号線１５の総数に相当するＫ個のビットの集合である。記憶回路６２が記憶するテストパターンＰTの態様（各ビットの組合せ）や個数は集積回路Ｃ1〜ＣMで共通する。
【００２１】
図６は、テストパターンＰT1〜ＰT4の内容を示す概念図である。同図に示すように、テストパターンＰT1は、Ｋ個のビットの全部が“０”（ローレベル）に設定されたパターンであり、テストパターンＰT2は、Ｋ個のビットの全部が“１”（ハイレベル）に設定されたパターンである。また、テストパターンＰT3は、Ｋ個のビットのうち奇数番目の各ビットが“１”に設定され、偶数番目の各ビットが“０”に設定されたパターンである。テストパターンＰT4は、テストパターンＰT3とは逆に、Ｋ個のビットのうち偶数番目の各ビットが“１”に設定され、奇数番目の各ビットが“０”に設定されたパターンである。もっとも、テストパターンＰTの総数や内容は任意に変更される。
【００２２】
検査モードが指示されると、各集積回路Ｃiの記憶回路６２が記憶する各テストパターンＰT1〜ＰT2は出力回路４５および比較回路６４に対して順次に出力される。出力回路４５は、記憶回路６２から供給される各テストパターンＰTを順次に配線群Ｌi+1に出力する。テストパターンＰTの第ｋ番目のビットは配線群Ｌi+1のＫ本の信号線１５のうち第ｋ番目の信号線１５に出力される。
【００２３】
一方、各集積回路Ｃiの入力回路４２には配線群Ｌiを介してテストパターン（記憶回路６２に格納されたテストパターンＰTと区別するために以下では「入力パターンＰIN」と表記する）が供給される。すなわち、第２段目から第Ｍ段目までの各集積回路Ｃiの入力回路４２には、前段の集積回路Ｃi-1の出力回路４５が配線群Ｌiに出力したテストパターンＰTが入力パターンＰINとして順次に供給される。また、第１段目の集積回路Ｃ1の入力回路４２には、フレキシブル配線基板１２の配線群Ｌ1を介して入力パターンＰINが外部から順次に供給される。集積回路Ｃi（Ｃ1〜ＣM）の比較回路６４は、配線群Ｌiから入力回路４２を介して供給される入力パターンＰINと当該集積回路Ｃiの記憶回路６２に記憶されたテストパターンＰTとを順次に比較（すなわち配線検査）する。
【００２４】
集積回路Ｃiに供給された入力パターンＰINとテストパターンＰTとは、配線群Ｌiに断線や短絡などの欠陥が発生していなければ相互に合致するが、配線群Ｌiの何れかの信号線１５に欠陥があれば当該信号線１５に対応したビットが不一致となる。そこで、入力パターンＰINとテストパターンＰTとで第ｋ番目のビットが相違する場合、集積回路Ｃiの比較回路６４は、配線群Ｌiの第ｋ番目の信号線１５に欠陥があると判定する。さらに詳述すると以下の通りである。
【００２５】
図７は、信号線１５の欠陥の種類とテストパターンＰTINのビットの内容との関係を示す概念図である。いま、集積回路Ｃiにて入力パターンＰINと比較されるテストパターンＰTの第ｋ番目のビットが“０”である場合を想定する（図７の上段）。図３のように入力端子４２２はプルアップ抵抗４２４を介して高位側電源ＶCCに接続されているから、配線群Ｌiの第ｋ番目の信号線１５が断線している場合には、図７に示すように、配線群Ｌiを介して集積回路Ｃiに供給される入力パターンＰINの第ｋ番目のビットは“１”（ハイレベル）となる。同様に、配線群Ｌiの第ｋ番目の信号線１５が高位側電源ＶCCに短絡している場合にも入力パターンＰINの第ｋ番目のビットは“１”となる。そこで、テストパターンＰTの第ｋ番目のビットが“０”であるにも拘わらず入力パターンＰINの第ｋ番目のビットが“１”である場合（図７において網掛が付された部分）、比較回路６４は、配線群Ｌiの第ｋ番目の信号線１５に欠陥（信号線１５の断線または電源ＶCCとの短絡）が発生していると判定する。
【００２６】
図８の部分(a1)は、テストパターンＰT1が集積回路Ｃi-1から出力された場合に次段の集積回路Ｃiに実際に供給される入力パターンＰIN1を例示する概念図である。同様に、図８の部分(a2)はテストパターンＰT2の使用時の入力パターンＰIN2を示し、図８の部分(a3)はテストパターンＰT3の使用時の入力パターンＰIN3を示し、図８の部分(a4)はテストパターンＰT4の使用時の入力パターンＰIN4を示す。図８の部分(a1)〜部分(a4)における正方形は入力パターンＰINのひとつのビットを意味する。また、図８においては、入力パターンＰINのうちテストパターンＰT1〜ＰT4の各々と合致しないビットが網掛で強調されている。
【００２７】
図８の部分(a1)に示すように、テストパターンＰT1は全部のビットが“０”であるにも拘わらず入力パターンＰIN1は第１０番目と第１７番目の各ビットが“１”である。同様に、テストパターンＰT3の第１０番目のビットとテストパターンＰT4の第１７番目のビットとは“０”である（図６参照）のに対し、図８の部分(a3)における入力パターンＰIN3の第１０番目のビットと図８の部分(a4)における入力パターンＰIN4の第１７番目のビットとは“１”である。したがって、比較回路６４は、配線群Ｌiの第１０番目および第１７番目の信号線１５に欠陥があると判定する。
【００２８】
次に、集積回路Ｃiにて入力パターンＰINと比較されるテストパターンＰTの第ｋ番目のビットが“１”である場合を想定する（図７の下段）。配線群Ｌiの第ｋ番目の信号線１５が低位側電源ＧNDと短絡している場合、図７に示すように、配線群Ｌiに供給される入力パターンＰINの第ｋ番目のビットは“０”となる。そこで、テストパターンＰTの第ｋ番目のビットが“１”であるにも拘わらず入力パターンＰINの第ｋ番目のビットが“０”である場合、比較回路６４は、配線群Ｌiの第ｋ番目の信号線１５に欠陥（電源ＧNDとの短絡）が発生していると判定する。
【００２９】
例えば、テストパターンＰT2は全部のビットが“１”であるのに対して図８の部分(a2)の入力パターンＰIN2は第３番目のビットが“０”である。同様に、テストパターンＰT3の第３番目のビットは“０”であるのに対して図８の部分(a3)の入力パターンＰIN3の第３番目のビットは“０”である。したがって、比較回路６４は、配線群Ｌiの第３番目の信号線１５に欠陥があると判定する。
【００３０】
ところで、図４のように各集積回路Ｃiの出力端子４５２にはオープンドレイン構造が採用されている。したがって、第ｋ番目の信号線１５と第(k+1)番目の信号線１５とが短絡している場合には、一方の信号線１５がローレベルに設定されると他方も強制的にローレベルとなる。例えば、テストパターンＰT3においては第ｋ番目（奇数番目）のビットが“１”に設定されるとともに第(k+1)番目のビットが“０”に設定されるから、第ｋ番目の信号線１５と第（k+1）番目の信号線１５とが短絡している場合には、入力パターンＰIN3の第ｋ番目のビットは“０”となる。また、テストパターンＰT4においては第ｋ番目のビットが“０”に設定されるとともに第(k+1)番目のビットが“１”に設定されるから、入力パターンＰIN4の第(k+1)番目のビットは“０”となる。そこで、図８の部分(a3)および部分(a4)に示す第２５番目と第２６番目のビットのように、テストパターンＰT3およびＰT4に対応する各入力パターンＰIN3およびＰIN4にて本来ならば“１”であるべきビットが“０”である場合、比較回路６４は、各ビットに対応する２本の信号線１５に欠陥（両者の短絡）があると判定する。
【００３１】
比較回路６４は、各テストパターンＰTに対応した入力パターンＰINを配線群Ｌから取得するたびに以上の判定を実行し、欠陥があると判定した信号線１５を指定する検査信号Ｓを駆動回路７０に出力する。各集積回路Ｃiの駆動回路７０は、素子群ＧiのＮ個の電気光学素子２２のうち第１番目から第Ｋ番目までのＫ個の電気光学素子２２を検査信号Ｓに基づいて選択的に発光させることで、比較回路６４による比較の結果（検査の結果）を示す可視像を出力する。すなわち、駆動回路７０は、素子群ＧiのＫ個の電気光学素子２２をＫ本の信号線１５に対応させ、検査信号Ｓで指定される信号線１５に対応した電気光学素子２２を選択的に発光させる。例えば検査信号Ｓが第ｋ番目の信号線１５を指定する場合（すなわち第ｋ番目の信号線１５に欠陥があると判定された場合）、駆動回路７０は、素子群Ｇiのうち第ｋ番目の電気光学素子２２のみを選択的に発光させる。以上の動作がＭ個の集積回路Ｃ1〜ＣMについて実行される。
【００３２】
図８の部分(b0)〜部分(b5)は、検査モードにて素子群Ｇiの電気光学素子２２が駆動される様子を示す概念図である。点灯中の電気光学素子２２に対応した正方形には網掛が付されている。図８の部分(b0)に示すように、集積回路Ｃiの駆動回路７０は、配線検査が開始された直後の期間Ｔ0において、素子群ＧiのＮ個の電気光学素子２２のうち検査の結果の出力に実際に使用されるＫ個（第１番目から第Ｋ番目）の電気光学素子２２を同時に点灯させる。結果の出力に使用されない電気光学素子２２（第(K+1)番目から第Ｎ番目）は消灯する。
【００３３】
期間Ｔ0の経過後の期間Ｔ1において、集積回路Ｃiの駆動回路７０は、図８の部分(b1)に示すように、テストパターンＰT1を使用した配線検査の結果を出力する。図８の部分(a1)に示したように、テストパターンＰT1を使用した配線検査においては、第１０番目の信号線１５と第１７番目の信号線１５とに欠陥があると判定されたから、駆動回路７０は、素子群Ｇiのうち第１０番目の電気光学素子２２と第１７番目の電気光学素子２２とを期間Ｔ1にて点灯させる。
【００３４】
また、期間Ｔ1の経過後の期間Ｔ2において、駆動回路７０は、テストパターンＰT2を使用した配線検査で欠陥が検出された信号線１５（図８の部分(a2)）に対応する第３番目の電気光学素子２２を点灯させる。同様に、テストパターンＰT3の使用で欠陥が検出された信号線１５に対応する電気光学素子２２（第３番目、第１０番目および第２５番目）が期間Ｔ3にて点灯し、テストパターンＰT4の使用で欠陥が検出された信号線１５に対応する電気光学素子２２（第１７番目および第２６番目）が期間Ｔ4にて点灯する。以上の処理の完了後の期間Ｔ5において、駆動回路７０は、素子群Ｇiに属する全部の電気光学素子２２を消灯させる。
【００３５】
期間Ｔ0から期間Ｔ5までにわたって素子部２０が撮像装置によって撮像される。撮像装置による撮像の結果を解析することで欠陥のある信号線１５が特定される。すなわち、ひとつの素子群Ｇiのうち第ｋ番目の電気光学素子２２について点灯が観察された場合には、配線群Ｌiの第ｋ番目の信号線１５に欠陥が発生していると認定される。さらに、期間Ｔ1にて発光している電気光学素子２２に対応した信号線１５については断線または電源ＶCCとの短絡の可能性が高いと判断され、期間Ｔ2にて発光している電気光学素子２２に対応した信号線１５については電源ＧNDとの短絡の可能性が高いと判定される。また、期間Ｔ3にて欠陥が検出された信号線１５と期間Ｔ4にて欠陥が検出された信号線１５とが相隣接する場合には、両者が短絡している可能性が高いと判断される。一方、何れの電気光学素子２２も発光していない場合には何れの配線群Ｌ1〜ＬMに欠陥がないと判断される。なお、以上においては素子部２０の観察に撮像装置を利用した場合を例示したが、検査者が目視で電気光学素子２２を観察してもよい。
【００３６】
以上に説明したように、本形態によれば、配線群Ｌiを介して集積回路Ｃiに供給される入力パターンＰINと集積回路Ｃiが予め保持するテストパターンＰT（ＰT1〜ＰT4）との比較によって、配線群Ｌiの各信号線１５について欠陥の有無を検査することが可能である。また、複数のテストパターンＰT1〜ＰT4を使用することで、欠陥のある信号線１５の位置に加えて欠陥の種類（断線や短絡）まで推定できるという利点がある。
【００３７】
また、検査の結果が可視像として出力（表示）されるから、欠陥のある信号線１５を、可視像の観察という簡便な方法によって特定することができる。特に、配線群ＬiのＫ本の信号線１５の配列の順番と各信号線１５の欠陥の有無を出力する電気光学素子２２の配列の順番とが合致しているから、欠陥のある信号線１５を素子部２０の撮像の結果から容易かつ迅速に特定できるという利点がある。また、図８の部分(b0)に示したように期間Ｔ0にて素子群Ｇiの第１番目から第Ｋ番目までの電気光学素子２２が点灯した状態を撮像することで、素子部２０を観察した結果の解析時に、素子部２０のうち検査の結果が出力される範囲を容易に認定することが可能となる。
【００３８】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下の各形態において作用や機能が第１実施形態と同等である要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。
【００３９】
図９は、配線検査の結果に応じて電気光学素子２２が駆動される様子（配線検査の結果を示す可視像が出力される様子）を示す概念図である。同図においては、第１実施形態と同様に、図８の部分(a1)〜部分(a4)の入力パターンＰIN1〜ＰIN4が集積回路Ｃiに入力された場合が想定されている。
【００４０】
本形態においては、素子群ＧiのＮ個の電気光学素子２２のうち４０個の電気光学素子２２が、配線群Ｌiに関する配線検査の結果を出力するために使用される。したがって、図９の部分(b0)に示すように、駆動回路７０は、期間Ｔ0にて素子群Ｇiのうち第１番目から第４０番目までの４０個の電気光学素子２２を同時に点灯させる。
【００４１】
期間Ｔ0にて点灯した４０個の電気光学素子２２は８個のグループ（以下「素子列」という）Ｅに区分される。８個の素子列Ｅ（Ｅ1〜Ｅ8）のうち左側に位置する２個の素子列Ｅ1およびＥ2は、配線検査に使用される４種類のテストパターンＰTの各々を識別する番号（２ビット）を可視的に出力するために使用される。また、８個の素子列Ｅ1〜Ｅ8のうち右側に位置する６個の素子列Ｅ3〜Ｅ8は、Ｋ本の信号線１５のうち欠陥のある信号線１５に割り当てられた番号（６ビット）を可視的に出力するために使用される。すなわち、素子列Ｅ3は信号線１５の番号の最上位のビットに対応し、素子列Ｅ8は信号線１５の番号の最下位のビットに対応する。
【００４２】
図８の部分(a1)に示したように、テストパターンＰT1を使用した配線検査では第１０番目および第１７番目の各信号線１５に欠陥があると判断されている。駆動回路７０は、図９の部分(b1)に示すように、期間Ｔ1aおよび期間Ｔ1bにおいて、素子列Ｅ1およびＥ2を消灯（ビット“０”に対応する）させることで、配線検査に使用されたテストパターンＰT1の番号“００”を出力する。一方、第１０番目の信号線１５の番号は６ビットの２進表記で“００１０１０”であるから、駆動回路７０は、素子列Ｅ5およびＥ7の各々の各電気光学素子２２（合計１０個）を期間Ｔ1aにて選択的に点灯させる。また、駆動回路７０は、素子列Ｅ4およびＥ8の各電気光学素子２２を点灯させることで第１７番目の信号線１５の番号“０１０００１”を可視的に出力する。
【００４３】
以後においても同様である。すなわち、期間Ｔ2においては、図９の部分(b2)に示すように、テストパターンＰT2の番号“０１”が素子列Ｅ1の消灯（ビット“０”）と素子列Ｅ2の点灯（ビット“１”）とによって出力されるとともに、欠陥のある信号線１５の番号“００００１１”が素子列Ｅ7およびＥ8の点灯によって出力される。また、期間Ｔ3a〜Ｔ3cにおいては、図９の部分(b3)に示すように、テストパターンＰT3の番号“１０”が素子列Ｅ1およびＥ2によって出力されるとともに、欠陥のある信号線１５の番号“００００１１”“００１０１０”および“０１１００１”が、期間Ｔ3a〜Ｔ3cの各々における素子列Ｅ3〜Ｅ8の選択的な点灯によって出力される。図９の部分(b4)に示すように、番号“１１”のテストパターンＰT4による配線検査の結果も同様の規則で可視的に出力される。
【００４４】
以上のように各電気光学素子２２を点灯させた状態の素子部２０を撮像装置で撮像したうえで画像を解析することで、配線検査に使用されたテストパターンＰTの種類と欠陥が検出された信号線１５の番号とが特定される。本形態においても第１実施形態と同様の効果が奏される。
【００４５】
＜Ｃ：第３実施形態＞
図１０は、本発明の第３実施形態におけるテストパターンＰT（ＰT1〜ＰT4）と入力パターンＰIN1〜ＰIN4との関係を示す概念図である。なお、図１０においては配線群Ｌiを構成する信号線１５の本数Ｋが「２４」である場合を想定している。同図に示すように、テストパターンＰT1およびＰT2の態様は第１実施形態と同様である。
【００４６】
図１０に示すように、テストパターンＰT3は、パターンＰT3aおよびＰT3bを含む。パターンＰT3aは、Ｋ個（２４個）のビットにおける奇数番目のビットのなかから１個おきに選択された各ビット（第１ビット、第５ビット、第９ビット、……）が“０”に設定されるとともに奇数番目の残余の各ビット（第３ビット、第７ビット、……）が“１”に設定されたパターンである。パターンＰT3bは、パターンＰT3aの奇数番目のビットを反転させたパターンである。
【００４７】
テストパターンＰT4は、パターンＰT4aおよびＰT4bを含む。パターンＰT4aは、Ｋ個のビットにおける偶数番目のビットのなかから１個おきに選択された各ビット（第２ビット、第６ビット、第１０ビット、……）が“１”に設定されるとともに偶数番目の残余の各ビット（第４ビット、第８ビット、……）が“０”に設定されたパターンである。パターンＰT4bは、パターンＰT4bの偶数番目のビットを反転させたパターンである。各集積回路Ｃiの出力回路４５は、検査モードにおいて、記憶回路６２に格納された６種類のテストパターン（ＰT1，ＰT2，ＰT3a，ＰT3b，ＰT4a，ＰT4b）を順次に配線群Ｌi+1に出力する。
【００４８】
図１０における「Hi-z」は、出力回路４５の出力端子４５２がハイインピーダンス状態に設定されることを意味している。同図に示すように、各集積回路Ｃiの出力回路４５は、テストパターンＰT3（ＰT3a，ＰT3b）の出力中にＫ個の出力端子４５２のうち偶数番目の出力端子４５２（テストパターンＰT3の偶数番目のビットに対応した出力端子４５２）をハイインピーダンス状態に設定する。また、出力回路４５は、テストパターンＰT4（ＰT4a，ＰT4b）の出力中にＫ個の出力端子４５２のうち奇数番目の出力端子４５２をハイインピーダンス状態に設定する。入力回路４２の入力端子４２２はプルアップ抵抗４２４を介して高位側電源ＶCCに接続されているから、配線群Ｌiの各信号線１５に欠陥がない場合には、集積回路Ｃi-1の第ｋ番目の出力端子４５２がハイインピーダンス状態に設定されることで集積回路Ｃiの第ｋ番目の入力端子４２２はハイレベル（電源ＶCC）に維持される。
【００４９】
図１０には、各テストパターンＰTを使用した配線検査時に集積回路Ｃiに供給される入力パターンＰIN（ＰIN1，ＰIN2，ＰIN3a，ＰIN3b，ＰIN4a，ＰIN4b）が図示されている。テストパターンＰT4の使用時に集積回路Ｃi-1の第１番目の出力端子４５２はハイインピーダンス状態に設定されているから、入力パターンＰIN4の第１番目のビットは本来ならば“１”となるべきである。しかし、図１０に示すように、入力パターンＰINの第１番目のビットは、テストパターンＰT2およびＰT3（ＰT3a，ＰT3b）の使用時に加えてテストパターンＰT4の使用時にも“０”となっている。したがって、比較回路６４は、配線群Ｌiの第１番目の信号線１５に欠陥（電源ＧNDとの短絡）があると判定する。
【００５０】
また、テストパターンＰT3の使用時に集積回路Ｃi-1の第２０番目の出力端子４５２はハイインピーダンス状態に設定されているから、入力パターンＰIN3aおよびＰIN3bの第２０番目のビットは本来ならば（欠陥がなければ）“１”となる。しかし、実際には入力パターンＰIN3aおよびＰIN3bの第２０番目のビットは第１９番目のビットと同値となっている。さらに、入力パターンＰIN4aおよびＰIN4bの第１９番目のビットは本来ならばハイインピーダンス状態に対応した“１”となるべきであるが、実際の入力パターンＰIN4aおよびＰIN4bの第１９番目のビットは第２０番目のビットと同値となっている。以上のような場合に、比較回路６４は、配線群Ｌiの第１９番目の信号線１５と第２０番目の信号線１５とに欠陥（両者の短絡）が発生していると判断する。比較回路６４による判断の結果は、第１実施形態や第２実施形態と同様の方法で可視的に出力される。
【００５１】
以上に説明したように、本形態においては、集積回路Ｃi-1の第ｋ番目の出力端子４５２をハイレベルまたはローレベルに設定した状態に加え、当該出力端子４５２をハイインピーダンス状態に設定した状態で集積回路Ｃiに供給される入力パターンＰINの第ｋ番目のビットの内容も配線検査のために参酌されるから、第１実施形態や第２実施形態と比較して緻密な検査を実現することが可能である。
【００５２】
＜Ｄ：変形例＞
以上の各形態には様々な変形を加えることができる。具体的な変形の態様を例示すれば以下の通りである。なお、以下の各態様を適宜に組み合わせてもよい。
【００５３】
（１）変形例１  
第１実施形態においては、複数の電気光学素子２２の点灯によって１本の信号線１５の欠陥を出力する構成（すなわち１本の信号線１５を複数の電気光学素子２２に対応させた構成）も採用される。また、第２実施形態においては、テストパターンＰTの番号や信号線１５の番号の１ビットを１個の電気光学素子２２に対応させてもよい。さらに、第１実施形態の構成に代えて、欠陥のない信号線１５に対応した電気光学素子２２を点灯させるとともに欠陥のある信号線１５に対応した電気光学素子２２を消灯させてもよい。以上のように、本発明の好適な態様においては、各信号線１５の欠陥の有無を可視的に識別できる態様で検査の結果が出力される。
【００５４】
もっとも、配線検査の結果を出力する方法や構成は本発明において任意である。例えば、図１１に示すように、配線検査の結果（欠陥のある信号線１５の指定）を示す検査信号Ｓを比較回路６４が基板１０上の検査端子１６から外部に出力する構成も採用される。ただし、図１１の構成においては、例えば検査装置の検査子（プローブ）を検査端子１６に接触させるという煩雑かつ困難な作業が必要となる。したがって、検査工程の簡素化という観点からすると、検査の結果が可視的に出力される第１実施形態から第３実施形態が好適である。
【００５５】
（２）変形例２  
配線検査の結果を素子部２０に出力する構成において、検査モードにて配線検査の結果の出力のために各電気光学素子２２を駆動する回路は、駆動モードにて画像信号に応じて各電気光学素子２２を駆動する回路と共通の回路であっても別個の回路であってもよい。
【００５６】
（３）変形例３  
以上の各形態においては、第１段目の集積回路Ｃ1に対して外部から配線群Ｌ1を介してテストパターンＰTが供給される構成を例示したが、基板１０上の配線群Ｌ2〜ＬMについてのみ配線検査が必要な場合（配線群Ｌ1について配線検査が不要である場合）、集積回路Ｃ1に対するテストパターンＰTの入力は不要である。したがって、集積回路Ｃ1については比較回路６４を省略してもよい。以上の構成によれば、電気光学装置１００に対して外部からテストパターンＰTを入力する必要がないから、配線検査がさらに簡素化されるという利点がある。
【００５７】
（４）変形例４  
有機発光ダイオード素子は電気光学素子の例示に過ぎない。本発明に適用される電気光学素子について、自身が発光する自発光型と外光の透過率を変化させる非発光型（例えば液晶素子）との区別や、電流の供給によって駆動される電流駆動型と電圧の印加によって駆動される電圧駆動型との区別は不問である。例えば、無機ＥＬ素子、フィールド・エミッション（ＦＥ）素子、表面導電型エミッション（ＳＥ：Surface-conduction Electron-emitter）素子、弾道電子放出（ＢＳ：Ballistic electron Surface emitting）素子、ＬＥＤ（Light Emitting Diode）素子、液晶素子、電気泳動素子、エレクトロクロミック素子など様々な電気光学素子を本発明に利用することができる。
【００５８】
＜Ｅ：応用例＞
以上の各形態に係る電気光学装置１００を利用した電子機器（画像形成装置）の形態を説明する。
図１２は、電気光学装置１００を採用した画像形成装置の構成を示す断面図である。画像形成装置は、タンデム型のフルカラー画像形成装置であり、以上の形態に係る４個の電気光学装置１００（１００K，１００C，１００M，１００Y）と、各電気光学装置１００に対応する４個の感光体ドラム７０（７０K，７０C，７０M，７０Y）とを具備する。ひとつの電気光学装置１００は、これに対応した感光体ドラム７０の像形成面（外周面）と対向するように配置される。なお、各符号の添字「K」「C」「M」「Y」は、黒（Ｋ）、シアン（Ｃ）、マゼンダ（Ｍ）、イエロー（Ｙ）の各顕像の形成に利用されることを意味している。
【００５９】
図１２に示すように、駆動ローラ７１１と従動ローラ７１２とには無端の中間転写ベルト７２が巻回される。４個の感光体ドラム７０は、相互に所定の間隔をあけて中間転写ベルト７２の周囲に配置される。各感光体ドラム７０は、中間転写ベルト７２の駆動に同期して回転する。
【００６０】
各感光体ドラム７０の周囲には、電気光学装置１００のほかにコロナ帯電器７３１（７３１K，７３１C，７３１M，７３１Y）と現像器７３２（７３２K，７３２C，７３２M，７３２Y）とが配置される。コロナ帯電器７３１は、これに対応する感光体ドラム７０の像形成面を帯電させる。この帯電した像形成面を各電気光学装置１００が露光することで静電潜像が形成される。各現像器７３２は、静電潜像に現像剤（トナー）を付着させることで感光体ドラム７０に顕像（可視像）を形成する。
【００６１】
以上のように感光体ドラム７０に形成された各色（黒・シアン・マゼンタ・イエロー）の顕像が中間転写ベルト７２の表面に順次に転写（一次転写）されることでフルカラーの顕像が形成される。中間転写ベルト７２の内側には４個の一次転写コロトロン（転写器）７４（７４K，７４C，７４M，７４Y）が配置される。各一次転写コロトロン７４は、これに対応する感光体ドラム７０から顕像を静電的に吸引することによって、感光体ドラム７０と一次転写コロトロン７４との間隙を通過する中間転写ベルト７２に顕像を転写する。
【００６２】
シート（記録材）７５は、ピックアップローラ７６１によって給紙カセット７６２から１枚ずつ給送され、中間転写ベルト７２と二次転写ローラ７７との間のニップに搬送される。中間転写ベルト７２の表面に形成されたフルカラーの顕像は、二次転写ローラ７７によってシート７５の片面に転写（二次転写）され、定着ローラ対７８を通過することでシート７５に定着される。排紙ローラ対７９は、以上の工程を経て顕像が定着されたシート７５を排出する。
【００６３】
以上に例示した画像形成装置は有機発光ダイオード素子を光源（露光手段）として利用しているので、レーザ走査光学系を利用した構成よりも装置が小型化される。なお、以上に例示した以外の構成の画像形成装置にも電気光学装置１００を適用することができる。例えば、ロータリ現像式の画像形成装置や、中間転写ベルトを使用せずに感光体ドラムからシートに対して直接的に顕像を転写するタイプの画像形成装置、あるいはモノクロの画像を形成する画像形成装置にも電気光学装置１００を利用することが可能である。
【００６４】
なお、電気光学装置１００の用途は像担持体の露光に限定されない。例えば、電気光学装置１００は、原稿などの読取対象に光を照射する照明装置として画像読取装置に採用される。この種の画像読取装置としては、スキャナ、複写機やファクシミリの読取部分、バーコードリーダ、あるいはＱＲコード（登録商標）のような二次元画像コードを読む二次元画像コードリーダがある。
【００６５】
また、電気光学素子２２がマトリクス状に配列された電気光学装置１００は、各種の電子機器の表示装置としても利用される。本発明が適用される電子機器としては、例えば、可搬型のパーソナルコンピュータ、携帯電話機、携帯情報端末（ＰＤCT_A：Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器などがある。
【図面の簡単な説明】
【００６６】
【図１】第１実施形態に係る電気光学装置の構成を示すブロック図である。
【図２】集積回路の具体的な構成を示すブロック図である。
【図３】集積回路の入力端子の近傍の構成を示す回路図である。
【図４】集積回路の出力端子の近傍の構成を示す回路図である。
【図５】制御回路のうち配線検査に関する要素を説明するためのブロック図である。
【図６】テストパターンの内容を示す概念図である。
【図７】信号線の欠陥の原因と入力パターンのビットの数値との関係を示す概念図である。
【図８】入力パターンの内容と各電気光学素子の点灯の様子とを示す概念図である。
【図９】第２実施形態における各電気光学素子の点灯の様子を示す概念図である。
【図１０】第３実施形態におけるテストパターンと入力パターンとの関係を示す概念図である。
【図１１】変形例に係る電気光学装置の構成を示すブロック図である。
【図１２】電子機器のひとつの形態（画像形成装置）を示す断面図である。
【符号の説明】
【００６７】
１００……電気光学装置、１０……基板、１２……フレキシブル配線基板、１５……信号線、１６……検査端子、１８……プルアップ抵抗、Ｌ（Ｌ1〜ＬM）……配線群、２０……素子部、２２……電気光学素子、Ｃ（Ｃ1〜ＣM）……集積回路、２２……電気光学素子、Ｇ（Ｇ1〜ＧM）……素子群、４２……入力回路、４２２……入力端子、４５……出力回路、４５２……出力端子、６０……制御回路、６２……記憶回路、６４……比較回路、７０……駆動回路。
【図１】
2008196934.tif 000003
【図２】
2008196934.tif 000004
【図３】
2008196934.tif 000005
【図４】
2008196934.tif 000006
【図５】
2008196934.tif 000007
【図６】
2008196934.tif 000008
【図７】
2008196934.tif 000009
【図８】
2008196934.tif 000010
【図９】
2008196934.tif 000011
【図１０】
2008196934.tif 000012
【図１１】
2008196934.tif 000013
【図１２】
2008196934.tif 000014