(57)【要約】【課題】本発明は、ローパスフィルタの整定時間を大幅に短縮し、かつＡ／Ｄ変換部の数を削減することにより、信号の切り換えの高速化、コスト低減、および小型化を図ることのできる信号選択回路および半導体試験装置を提供することを目的としている。【解決手段】上記課題を解決するために、本発明にかかる信号選択回路の代表的な構成は、複数のアナログ信号入力部１５２と、複数のアナログ信号入力部１５２にそれぞれ接続された複数のローパスフィルタ１５４と、複数のローパスフィルタ１５４に接続され、択一的に信号を選択するマルチプレクサ１５６とを備えたことを特徴とする。【選択図】図１
2008157770.tif 000002
【特許請求の範囲】
【請求項１】
複数のアナログ信号を択一的に選択する回路であって、
複数のアナログ信号入力部と、
前記複数のアナログ信号入力部にそれぞれ接続された複数のローパスフィルタと、
前記複数のローパスフィルタに接続され、択一的に信号を選択するマルチプレクサとを備えたことを特徴とする信号選択回路。
【請求項２】
前記ローパスフィルタは、ＲＣフィルタであることを特徴とする請求項１記載の信号選択回路。
【請求項３】
さらに前記マルチプレクサから出力されたアナログ信号をデジタル信号に変換するＡ／Ｄ変換部を備えたことを特徴とする請求項１記載の信号選択回路。
【請求項４】
被試験デバイスの電気的試験を行う半導体試験装置であって、
前記被試験デバイスから出力された信号が入力される複数のアナログ信号入力部と、
前記複数のアナログ信号入力部にそれぞれ接続された複数のローパスフィルタと、
前記複数のローパスフィルタに接続され、択一的に信号を選択するマルチプレクサと、
前記マルチプレクサから出力されたアナログ信号をデジタル信号に変換するＡ／Ｄ変換部とを備えたことを特徴とする半導体試験装置。
【請求項５】
前記アナログ信号入力部は、前記被試験デバイスに対して信号を供給するアナログ信号出力部を備えた入出力部に含められることを特徴とする請求項４記載の半導体試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＩＣやＬＳＩなどの被試験デバイスの電気的試験を行う半導体試験装置に関し、特に信号選択回路に特徴を有するものである。
【背景技術】
【０００２】
近年、集積回路（ＩＣ：Integrated Circuit）の大容量化、高速化、小型化（高密度化）が進んでいる。かかる集積回路を有するデバイスでは、集積回路の高密度化に伴って、電気的機能試験も高速かつ複雑な工程が要求されている。このような試験を行う半導体試験装置において、被試験デバイス（Device Under Test：以下「ＤＵＴ」という。）には、メモリ、ＬＳＩ（Large Scale Integration：大規模集積回路）、ＳＯＣ(System On a Chip：システムＬＳＩともよばれる）などが含まれる。なおＳＯＣとは、特定機能を実現する複数の回路を組み合わせて、１つのチップに混載したＬＳＩである。
【０００３】
ＤＵＴを試験する半導体試験装置は、特許文献１（特開平６−３２４１１５：特に図４）に示されるように、装置本体と、テストヘッドと、パフォーマンスボードとを備えている。装置本体は、ＤＵＴに対して定電圧や定電流などの出力や、ＤＵＴからの入力の測定を行う。テストヘッドは、ドライバやコンパレータ、リレーを駆動する駆動回路などを有する。パフォーマンスボードは、複数のＤＵＴを装着し、テストヘッドとＤＵＴとを電気的に接続する。そしてテストヘッドにおいて、ＤＵＴから出力された信号がアナログ信号である場合、テストヘッドに実装されたＰＥカード（Pin Electronics Card）においてデジタル信号に変換される。
【０００４】
ＤＵＴは多数のピンを備えているため、ＤＵＴから出力される信号経路も必然的に多くなる。そしてアナログ信号は、ローパスフィルタによって高周波ノイズを除去した上で、Ａ／Ｄ（Analog / Digital）変換する必要がある。特許文献２（特開平９−９７３９３：特に図１）には、多数のセンサの出力を短時間の間に一巡するように切り換えて計測するのに好適な多点計測装置が提案されている。特許文献２には、所定数ずつにグループ分けされた複数のセンサ群と、センサ群ごとに各センサの出力信号を順次切り換えて出力する第1段目切換手段を構成する複数のマルチプレクサと、これらのマルチプレクサの出力信号がそれぞれ入力される複数のローパスフィルタと、これらのローパスフィルタの出力信号を切り換えて取り出す第２段目切換手段を構成するマルチプレクサとを備えた構成が記載されている。
【０００５】
図５は従来の信号選択回路を説明する図であって、特許文献２の構成の一部を説明の簡便のために簡略化したものである。複数のセンサ７０１には、複数のスイッチ７０２がそれぞれに接続されている。複数のスイッチ７０２は、まとめてマルチプレクサによって構成することができる。複数のスイッチ７０２はローパスフィルタ７０３（ＬＰＦ：Low Pass Filter）に接続され、高周波ノイズを除去された後にＡ／Ｄ変換部７０４へと入力される。そして複数のスイッチ７０２を切り替えることにより、複数のセンサ７０１から入力されるアナログ信号を択一的に選択し、デジタル信号に変換することができる。このようにセンサ７０１をスイッチ７０２によって切り換えることによりローパスフィルタ７０３およびＡ／Ｄ変換部７０４の数を削減し、生産コストおよび小型化を図ることができる。
【特許文献１】特開平６−３２４１１５号公報
【特許文献２】特開平９−９７３９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記特許文献２に記載された構成にあっては、一般にローパスフィルタ７０３としてＲＣフィルタが用いられる。そしてＡ／Ｄ変換は、ローパスフィルタ７０３の整定時間を待ってから実行する必要がある。従って複数のセンサ７０１について複数のスイッチ７０２を切り換える度に、整定時間を待たなくてはならない。
【０００７】
近年はＤＵＴが複雑高度化していることからピン数も増加の一途をたどっている。このため、１つのローパスフィルタおよびＡ／Ｄ変換部によって受け持つセンサ７０１の数が増えるほど、全てのセンサ７０１についてＡ／Ｄ変換する時間（すなわち試験にかかる所要時間）が長大になってしまう。そこでセンサ７０１を所定数ずつにグループ分けし、グループごとにローパスフィルタ７０３およびＡ／Ｄ変換部７０４を設けて並行処理することにより、処理速度の向上を図ることができる。
【０００８】
しかしそれでも、Ａ／Ｄ変換そのものにかかる所要時間に比べると、ＲＣフィルタの整定時間は非常に長い。このためせっかく高速なＡ／Ｄコンバータを用いたとしても、飛躍的な時間短縮を図ることは難しい。
【０００９】
例えばローパスフィルタ７０３の遮断周波数が７２ＫＨｚであった場合、ローパスフィルタ７０３の整定時間は２７マイクロ秒（時定数の１２倍）程度である。これに対しＡ／Ｄ変換の所要時間は、５００ｋサンプル／ｓで２マイクロ秒程度である。１枚のＰＥカードについて受け持つピンの数は６４であり、すなわちセンサ７０１（例えばＰＭＵ：Parametric Measurement Unit）は６４チャンネルある。
【００１０】
このようなローパスフィルタの整定時間の短縮は、今後の半導体試験装置の高速化を図る上で、重要な課題である。上記のようにセンサ７０１をグループ分けすればある程度の時間短縮を図ることはできるが、それでもＡ／Ｄ変換の所要時間と整定時間の差は大きく、またＡ／Ｄ変換部７０４の数が増大するという問題がある。またオペアンプを用いてアクティブフィルタを構成すれば高速化する可能性はあるが、生産コストが増大してしまうという問題がある。
【００１１】
そこで本発明は、ローパスフィルタの整定時間を大幅に短縮し、かつＡ／Ｄ変換部の数を削減することにより、信号の切り換えの高速化、コスト低減、および小型化を図ることのできる信号選択回路および半導体試験装置を提供することを目的としている。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明にかかる信号選択回路の代表的な構成は、複数のアナログ信号を択一的に選択する回路であって、複数のアナログ信号入力部と、複数のアナログ信号入力部にそれぞれ接続された複数のローパスフィルタと、複数のローパスフィルタに接続され、択一的に信号を選択するマルチプレクサとを備えたことを特徴とする。
【００１３】
上記構成によれば、ローパスフィルタがマルチプレクサより入力部側にあり、入力部からの信号を予め受けているため、ローパスフィルタは予め整定している。従って整定時間を待つことなく、極めて高速に信号の切り換えをすることができる。また切り換えが高速であることから一つのＡ／Ｄ変換部について、より多くのピン（すなわち、より多くのアナログ信号入力部）を受け持つことができ、Ａ／Ｄ変換部の数を削減することができるため、コスト低減および装置の小型化を図ることができる。
【００１４】
ローパスフィルタは、ＲＣフィルタであってもよい。ＲＣフィルタは安価に構成できる代わりに整定時間が長いが、本発明によれば整定時間を待つ必要が無くなるため、好適に採用することができる。
【００１５】
さらにマルチプレクサから出力されたアナログ信号をデジタル信号に変換するＡ／Ｄ変換部を備えていてもよい。ローパスフィルタによって高周波ノイズが除去されたアナログ信号をデジタル信号に変換することにより、好適にコンピュータ等によって処理することができる。
【００１６】
また本発明にかかる半導体試験装置の代表的な構成は、被試験デバイスの電気的試験を行う半導体試験装置であって、被試験デバイスから出力された信号が入力される複数のアナログ信号入力部と、複数のアナログ信号入力部にそれぞれ接続された複数のローパスフィルタと、複数のローパスフィルタに接続され、択一的に信号を選択するマルチプレクサと、マルチプレクサから出力されたアナログ信号をデジタル信号に変換するＡ／Ｄ変換部とを備えたことを特徴とする。これにより、半導体試験装置の高速化を図ることができ、またコスト低減および装置の小型化を図ることができる。
【００１７】
アナログ信号入力部は、前記被試験デバイスに対して信号を供給するアナログ信号出力部を備えた入出力部に含められていてもよい。これによりＤＵＴに対する入出力としてＰＭＵを用いることができ、回路構成を簡単にすることができる。
【発明の効果】
【００１８】
本発明によれば、ローパスフィルタの整定時間を大幅に短縮し、かつＡ／Ｄ変換部の数を削減することにより、信号の切り換えの高速化、コスト低減、および小型化を図ることのできる信号選択回路および半導体試験装置を提供することができる。
【発明を実施するための最良の形態】
【００１９】
本発明にかかる信号選択回路および半導体試験装置の実施形態について説明する。図１は半導体試験装置の概略構成図、図２はＰＥカードの要部構成を説明する図、図３はアナログ信号入力部を説明する図である。なお、以下の実施例に示す寸法、材料、その他具体的な数値などは、発明の理解を容易とするための例示に過ぎず、特に断る場合を除き、本発明を限定するものではない。
【００２０】
図１に示す半導体試験装置１００は、本体１１０と、テストヘッド１２０とを含んで構成される。テストヘッド１２０にはパフォーマンスボード１３０が載設され、パフォーマンスボード１３０上にＤＵＴ１４０が載設される。本実施形態においては、ＤＵＴ１４０として、メモリ、ＬＳＩ（Large Scale Integration：大規模集積回路）、ＳＯＣ(System On a Chip：システムＬＳＩともよばれる）などを対象としている。
【００２１】
上記本体１１０は、制御コンピュータ１１２を介して設定された試験工程を遂行する中央制御部１１４が設けられている。上記テストヘッド１２０には、ＤＵＴ１４０の各デバイス端子に接続されるテスト端子と、テスト端子に接続され試験機能を遂行するピンモジュールを例えば３２個単位で備えるＰＥカード１２２とが設けられる。ＰＥカード１２２は、本体１１０からの機能試験に関する指令をテスト端子に反映する。パフォーマンスボード１３０は、テストヘッド１２０に嵌合可能、かつ、ＤＵＴ１４０を載設可能な構造となっており、複数のテスト端子をＤＵＴ１４０のデバイス端子に電気的に接続する。
【００２２】
図２に示すように、ＰＥカード１２２は、複数のアナログ信号入力部１５２（１５２ａ〜ｎ）、複数のローパスフィルタ１５４（１５４ａ〜ｎ）、マルチプレクサ１５６、Ａ／Ｄ変換部１５８、およびＦＰＧＡ１６０を備えている。
【００２３】
アナログ信号入力部１５２には、ＤＵＴから出力された信号が入力される。アナログ信号入力部１５２は、１つのＰＥカード１２２につき、例えば６４チャンネル設けられる（ＤＵＴの６４本のピンを受け持つ）。図３に示すように、アナログ信号入力部１５２は、ＤＵＴに対して信号を与えるアナログ信号出力部１５１を備えた入出力部１５０に含まれていてもよい。このような回路は、ＰＭＵ（Parametric Measurement Unit）を用いて構成することができ、入出力のための回路構成を簡単にすることができる。
【００２４】
ローパスフィルタ１５４は、複数のアナログ信号入力部１５２のそれぞれに１つずつ接続されている。本実施形態においてローパスフィルタ１５４は、ＲＣフィルタ（回路に直結された抵抗と接地されたコンデンサからなるフィルタ）によって構成されている。
【００２５】
マルチプレクサ１５６は複数のローパスフィルタ１５４に接続され、択一的に信号を選択する。選択されていない信号は、理論的にはごく微量の電流が接地に流れている可能性もあるが、本実施形態の構成においては無視することができる。
【００２６】
Ａ／Ｄ変換部１５８は、マルチプレクサ１５６から出力されたアナログ信号をデジタル信号に変換する。変換されたデジタル信号はＦＰＧＡ１６０を解して制御コンピュータ１１２へと送られる。ＦＰＧＡ１６０はデータ処理の他、アナログ信号入力部１５２やマルチプレクサ１５６、Ａ／Ｄ変換部１５８の動作を制御する機能を有している。
【００２７】
上記構成によれば、全てのアナログ信号入力部１５２において、常にマルチプレクサ１５６まで信号が到達している。そしてローパスフィルタ１５４がマルチプレクサ１５６よりもアナログ信号入力部１５２側にあり、アナログ信号入力部１５２からの信号を予め受けているため、ローパスフィルタ１５４はアナログ信号入力部１５２から信号が入力され始めた時点から（切り換えを待つことなく）予め整定が開始し、完了している。
【００２８】
換言すれば、全てのローパスフィルタ１５４において同時に整定が開始される。従って試験を行うに際して整定を待つための所要時間は初回の１つ分の時間（１回分の時間）のみであって、以後はマルチプレクサ１５６の切り換えた後に整定時間を待つことなくデータ取得を行ってよい。これにより極めて高速に信号の切り換えをすることができ、従来のようにスイッチを切り換えるごとに整定を待っていた場合と比べて、飛躍的に切り換え時間を短縮することができる。
【００２９】
また、さらに切り換えを高速にするために、１つのＰＥカード１２２の中でもアナログ信号入力部１５２をグループ分けし、グループごとにマルチプレクサ１５６、Ａ／Ｄ変換部１５８を設けて、並行処理することでもよい。この場合においても、切り換えが高速であることから、一つのＡ／Ｄ変換部１５８について、より多くのピン（すなわち、より多くのアナログ信号入力部１５２）を受け持つことができる。従ってグループ分けするとしても、従来技術よりもグループ数を少なくすることができ、Ａ／Ｄ変換部１５８の数を削減することができるため、コスト低減および装置の小型化を図ることができる。
【００３０】
なお、ＲＣフィルタは比較的整定時間が長いが、本発明によれば整定時間を待つ必要が無くなるため、支障なく好適に採用することができる。また抵抗およびコンデンサは、具体的には、例えば１００５サイズ（長さ１ｍｍ、幅０．５ｍｍ）のチップによって構成することができる。従ってアナログ信号入力部１５２と同数のローパスフィルタ１５４を構成したとしても、基板サイズが増大することはない。またこのようなチップ部品は廉価であるため、ローパスフィルタ１５４の数が増えるとはいえ、生産コストの上昇は最低限に抑えることができる。
【００３１】
なお、本実施形態においては信号選択回路を半導体試験装置に適用して説明したが、本発明はこれに限定するものではなく、任意の装置に設けられる信号選択回路として構成することができる。
【００３２】
すなわち図４に示すように、複数のアナログ信号入力部１５２と、複数のアナログ信号入力部１５２にそれぞれ接続された複数のローパスフィルタ１５４と、複数のローパスフィルタ１５４に接続され、択一的に信号を選択するマルチプレクサ１５６とを備えていれば、本発明にかかる信号選択回路を構成することができる。この構成により、信号選択の高速化を図ることができ、またコスト低減および装置の小型化を図ることができる。
【００３３】
以上、添付図面を参照しながら本発明の好適な実施例について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００３４】
本発明は、例えばＩＣやＬＳＩなどの被試験デバイスの電気的試験を行う半導体試験装置、およびこれに備えられる信号選択回路として利用することができる。
【図面の簡単な説明】
【００３５】
【図１】半導体試験装置の概略構成図である。
【図２】ＰＥカードの要部構成を説明する図である。
【図３】アナログ信号入力部を説明する図である。
【図４】信号選択回路の最小構成を説明する図である。
【図５】従来の信号選択回路を説明する図である。
【符号の説明】
【００３６】
１００  …半導体試験装置
１１０  …本体
１１２  …制御コンピュータ
１１４  …中央制御部
１２０  …テストヘッド
１２２  …ＰＥカード
１３０  …パフォーマンスボード
１４０  …ＤＵＴ
１５０  …入出力部
１５１  …アナログ信号出力部
１５２  …アナログ信号入力部
１５４  …ローパスフィルタ
１５６  …マルチプレクサ
１５８  …Ａ／Ｄ変換部
１６０  …ＦＰＧＡ
７０１  …センサ
７０２  …スイッチ
７０３  …ローパスフィルタ
７０４  …Ａ／Ｄ変換部
【図１】
2008157770.tif 000003
【図２】
2008157770.tif 000004
【図３】
2008157770.tif 000005
【図４】
2008157770.tif 000006
【図５】
2008157770.tif 000007