(57)【要約】【課題】データ処理の負担が少なく、大量の描画点データを高速に処理して描画することのできる描画用処理回路及び描画方法を提供する。【解決手段】第１メモリ７８ａ（ｂ）に格納されたミラーデータを分割し、第２メモリ８２ａ（ｂ）、８４ａ（ｂ）、８６ａ（ｂ）及び８８ａ（ｂ）に複数のブロックデータとして格納し、次いで、各ブロックデータを１ビット単位で処理可能な描画点データとして第３メモリ９８ａ（ｂ）、１００ａ（ｂ）、１０２ａ（ｂ）、１０４ａ（ｂ）、１０６ａ（ｂ）、１０８ａ（ｂ）、１１０ａ（ｂ）及び１１２ａ（ｂ）に格納した後、この描画点データを転置処理されたフレームデータに変換してフレームメモリ７４に格納し、フレームデータを用いて描画処理を行う。【選択図】図７
2008065094.tif 000002
【特許請求の範囲】
【請求項１】
複数の描画点からなる描画点群を描画面上に形成する複数の描画素子を備えた描画ヘッドを前記描画面に対して相対移動させるとともに、前記描画ヘッドの相対移動に応じて前記描画点群を形成する複数の描画点データを前記各描画素子に順次供給し、前記描画点群を前記相対移動に従って時系列的に形成することで前記描画面に二次元画像を描画する描画装置に組み込まれる描画用処理回路であって、
前記各描画素子に供給される時系列的に配列された前記描画点データを、複数の前記描画素子に供給される複数の前記描画点データから構成される複数のブロックデータに分割する分割処理部と、
前記各ブロックデータを構成する前記描画点データの時系列的な配列を、複数の前記描画素子により複数の前記描画点を形成する前記描画点データの空間的な配列に変換するとともに、前記ブロックデータの配列を、前記描画ヘッドにより前記描画点群を形成する前記描画点データの配列に変換することで、前記描画点群を時系列的に形成するフレームデータを生成する変換処理部と、
を備え、前記フレームデータを前記各描画素子に時系列的に供給することで前記二次元画像を描画することを特徴とする描画用処理回路。
【請求項２】
請求項１記載の描画用処理回路において、
前記変換処理部は、前記描画素子毎の時系列的な配列からなる前記描画点データを、複数の前記描画素子の空間的な配列からなる前記描画点データに転置処理することを特徴とする描画用処理回路。
【請求項３】
請求項１記載の描画用処理回路において、
前記変換処理部は、複数の前記ブロックデータをパイプライン処理することで前記フレームデータを生成することを特徴とする描画用処理回路。
【請求項４】
複数の描画点からなる描画点群を描画面上に形成する複数の描画素子を備えた描画ヘッドを前記描画面に対して相対移動させるとともに、前記描画ヘッドの相対移動に応じて前記描画点群を形成する複数の描画点データを前記各描画素子に順次供給し、前記描画点群を前記相対移動に従って時系列的に形成することで前記描画面に二次元画像を描画する際、
前記各描画素子に供給される時系列的に配列された前記描画点データを、複数の前記描画素子に供給される複数の前記描画点データから構成される複数のブロックデータに分割するステップと、
前記各ブロックデータを構成する前記描画点データの時系列的な配列を、複数の前記描画素子により複数の前記描画点を形成する前記描画点データの空間的な配列に変換するステップと、
前記ブロックデータの配列を、前記描画ヘッドにより前記描画点群を形成する前記描画点データの配列に変換することで、前記描画点群を時系列的に形成するフレームデータを生成するステップと、
前記フレームデータを前記各描画素子に時系列的に供給することで前記二次元画像を描画するステップと、
からなることを特徴とする描画方法。
【請求項５】
請求項４記載の方法において、
前記描画素子毎の時系列的な配列からなる前記描画点データを、複数の前記描画素子の空間的な配列からなる前記描画点データに転置処理することを特徴とする描画方法。
【請求項６】
請求項４記載の方法において、
複数の前記ブロックデータをパイプライン処理することで前記フレームデータを生成することを特徴とする描画方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の描画点からなる描画点群を描画面上に形成する複数の描画素子を備えた描画ヘッドを前記描画面に対して相対移動させるとともに、前記描画ヘッドの相対移動に応じて前記描画点群を形成する複数の描画点データを前記各描画素子に順次供給し、前記描画点群を前記相対移動に従って時系列的に形成することで前記描画面に二次元画像を描画する描画装置に組み込まれる描画用処理回路及び描画方法に関する。
【背景技術】
【０００２】
従来から、画像データに基づき、所望の二次元画像を描画面上に形成する描画装置が種々知られている。
【０００３】
このような描画装置として、例えば、デジタル・マイクロミラー・デバイス（ＤＭＤ）等の空間光変調素子を利用し、画像データに応じて光ビームを変調して露光を行う露光装置が提案されている。ＤＭＤは、シリコン等の半導体基板上のメモリセル（ＳＲＡＭアレイ）に微小なマイクロミラーを二次元状に多数配置して構成したものであり、メモリセルに蓄積される電荷による静電気力を制御することによってマイクロミラーを傾斜させて反射面の角度を変化させ、この反射面の角度変化により所望の位置に描画点を形成して画像を形成することができる。
【０００４】
上記のＤＭＤを用いた装置として、ＤＭＤを露光面に対して所定方向に相対移動させるとともに、ＤＭＤを構成する各メモリセルに画像データ（描画点データ）を供給し、ＤＭＤのマイクロミラー群によって描画点群を時系列的に順次形成することにより、所望の二次元画像を露光面に形成する露光装置が提案されている（特許文献１、２参照）。
【０００５】
なお、ＤＭＤのマイクロミラー群は、各行の並び方向と各列の並び方向とが直交するように配列されており、このようなＤＭＤを走査方向に対して傾斜させて配置することで、走査線の間隔を密にして解像度を上げることができる。
【０００６】
ところで、画像データ（描画点データ）は、通常、ＤＭＤを構成するマイクロミラーの露光面に対する相対移動方向に配列された状態で露光装置に供給される。この配列順で画像データ（描画点データ）を読み出してＤＭＤの各メモリセルに供給しようとすると、画像データ（描画点データ）の読み出し処理に時間がかかるため、露光面に二次元画像を効率的に記録することができない。
【０００７】
従って、上記のような露光装置を用いて二次元画像を露光記録する際、二次元画像を構成する画像データ（描画点データ）を、一旦ＤＭＤを構成するマイクロミラーの配列に応じたフレームデータに変換し、このフレームデータを纏めてＤＭＤに供給する必要がある。
【０００８】
そこで、図１２Ａ〜図１２Ｅ、図１３Ａ〜図１３Ｅ、図１４Ａ〜図１４Ｅに示すような数字の「２」を露光面上に形成する場合を例として、従来のフレームデータの作成方法について説明する。なお、図１２Ａ〜図１４Ｅに示す丸１〜丸８は、１つのＤＭＤを構成する８枚のマイクロミラーの露光面に対する位置を模式的に示したものであり、ＤＭＤは、走査方向に対して所定の角度だけ傾斜して設定されている。
【０００９】
また、図１２Ａ〜図１４Ｅの下部に示すフレーム１〜１５は、それぞれの図において示される位置にＤＭＤがあるときに、ＤＭＤの各メモリセルに入力されるフレームデータを模式的に示したものである。
【００１０】
例えば、図１２Ａ〜図１４Ｅに示す各描画点に対応する描画点データをＤＲＡＭなどのメモリに一旦記憶した後、図１２Ａ〜図１４Ｅに示すように、ＤＭＤの各位置について、ＤＭＤの各マイクロミラー（丸１〜丸８）に対応する描画点データを上記メモリから順次読み出し、図１５に示すように、マイクロミラーのアドレス順に配列されたフレームデータを作成する。
【００１１】
なお、図１２Ａ〜図１４Ｅに示す白四角と斜線四角の描画点に対応する描画点データは、ＤＭＤを構成する各マイクロミラーのオフデータ「０」であり、黒四角の描画点に対応する描画点データは、オンデータ「１」である。また、斜線四角部分の範囲は、描画面上に描画される画像の実質的な範囲を示すものであり、描画点データとしては白四角と同じ「０」である。
【００１２】
このようにして作成されたフレームデータは、フレーム１〜１５の順に読み出されてＤＭＤを構成するメモリセルに入力され、各マイクロミラーを制御することにより、露光面に所望の画像が露光される。この場合、フレームデータを用いてＤＭＤを制御することにより、露光面上に二次元画像を効率的に形成することができる。
【００１３】
【特許文献１】特開２００３−５０４６９号公報
【特許文献２】特開２００４−５６１００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、高い解像度からなる二次元画像を形成する場合、取り扱う描画点データが膨大な量となり、ＤＭＤを構成する多数のメモリセルに供給されるフレームデータを描画点データから一度に生成するためには、大容量のメモリが必要になるだけでなく、フレームデータを生成する処理に多大な時間を要してしまう。従って、このような処理は、装置にとって極めて負担が大きく、現実的ではない。
【００１５】
本発明は、前記の課題を解決するためになされたもので、データ処理の負担が少なく、大量の描画点データを高速に処理して描画することのできる描画用処理回路及び描画方法を提供することを目的とする。
【課題を解決するための手段】
【００１６】
前記の課題を解決するため、本発明は、複数の描画点からなる描画点群を描画面上に形成する複数の描画素子を備えた描画ヘッドを前記描画面に対して相対移動させるとともに、前記描画ヘッドの相対移動に応じて前記描画点群を形成する複数の描画点データを前記各描画素子に順次供給し、前記描画点群を前記相対移動に従って時系列的に形成することで前記描画面に二次元画像を描画する描画装置に組み込まれる描画用処理回路であって、
前記各描画素子に供給される時系列的に配列された前記描画点データを、複数の前記描画素子に供給される複数の前記描画点データから構成される複数のブロックデータに分割する分割処理部と、
前記各ブロックデータを構成する前記描画点データの時系列的な配列を、複数の前記描画素子により複数の前記描画点を形成する前記描画点データの空間的な配列に変換するとともに、前記ブロックデータの配列を、前記描画ヘッドにより前記描画点群を形成する前記描画点データの配列に変換することで、前記描画点群を時系列的に形成するフレームデータを生成する変換処理部と、
を備え、前記フレームデータを前記各描画素子に時系列的に供給することで前記二次元画像を描画することを特徴とする。
【００１７】
また、本発明は、複数の描画点からなる描画点群を描画面上に形成する複数の描画素子を備えた描画ヘッドを前記描画面に対して相対移動させるとともに、前記描画ヘッドの相対移動に応じて前記描画点群を形成する複数の描画点データを前記各描画素子に順次供給し、前記描画点群を前記相対移動に従って時系列的に形成することで前記描画面に二次元画像を描画する際、
前記各描画素子に供給される時系列的に配列された前記描画点データを、複数の前記描画素子に供給される複数の前記描画点データから構成される複数のブロックデータに分割するステップと、
前記各ブロックデータを構成する前記描画点データの時系列的な配列を、複数の前記描画素子により複数の前記描画点を形成する前記描画点データの空間的な配列に変換するステップと、
前記ブロックデータの配列を、前記描画ヘッドにより前記描画点群を形成する前記描画点データの配列に変換することで、前記描画点群を時系列的に形成するフレームデータを生成するステップと、
前記フレームデータを前記各描画素子に時系列的に供給することで前記二次元画像を描画するステップと、
からなることを特徴とする。
【発明の効果】
【００１８】
本発明の描画用処理回路及び描画方法では、描画点データを複数のブロックデータに分割し、各ブロックデータをフレームデータに変換処理することにより、ハード及びソフトに対する負担が少なく、大量の描画点データを迅速に処理してフレームデータを生成することができる。そして、このフレームデータを用いて高精細な二次元画像を効率的に描画することができる。
【発明を実施するための最良の形態】
【００１９】
図１は、本発明の描画用処理回路及び描画方法が適用される実施形態である露光記録システム２を示す。
【００２０】
露光記録システム２は、画像データを作成し、ベクトルデータとして出力するＣＡＤ装置４と、ＣＡＤ装置４から送信されたベクトルデータをラスタイメージデータとして出力するラスタイメージプロセッサ（ＲＩＰ）６と、ＲＩＰ６から送信されたラスタイメージデータを描画点データに変換し、この描画点データに基づき、描画面に二次元画像を露光記録する露光記録装置１０とから基本的に構成される。なお、ＣＡＤ装置４、ＲＩＰ６及び露光記録装置１０は、システム管理サーバ８によって管理制御される。
【００２１】
ここで、露光記録装置１０は、描画点データに基づいて積層プリント配線基板等の露光処理を行う装置であり、図２に示すように構成される。
【００２２】
すなわち、露光記録装置１０は、複数の脚部１２によって支持された変形の極めて小さい定盤１４を備え、この定盤１４上には、２本のガイドレール１６を介して露光ステージ１８が矢印Ｙ方向に往復移動可能に設置される。露光ステージ１８には、感光材料が塗布された矩形状の基板Ｆが吸着保持される。
【００２３】
定盤１４の中央部には、ガイドレール１６を跨ぐようにして門型のコラム２０が設置される。このコラム２０の一方の側部には、定盤１４に固定された基板Ｆの位置を検出するＣＣＤカメラ２２ａ（ｂ）が固定され、コラム２０の他方の側部には、基板Ｆに対して画像を露光記録する複数の露光ヘッド２４ａ〜２４ｊ（描画ヘッド）が位置決め保持されたスキャナ２６が固定される。
【００２４】
露光ヘッド２４ａ〜２４ｊは、基板Ｆの移動方向（矢印Ｙ方向）と直交する方向に２列で千鳥状に配列される。図３は、各露光ヘッド２４ａ〜２４ｊの構成を示す。露光ヘッド２４ａ〜２４ｊには、例えば、光源ユニット２８を構成する複数の半導体レーザから出力されたレーザビームＬが合波され光ファイバ３０を介して導入される。レーザビームＬが導入された光ファイバ３０の出射端には、ロッドレンズ３２、反射ミラー３４及びデジタルマイクロミラーデバイス（ＤＭＤ）３６が順に配列される。
【００２５】
ここで、ＤＭＤ３６は、図４に示すように、ＳＲＡＭセル（メモリセル）３８の上に格子状に配列された多数のマイクロミラー４０（描画素子）を揺動可能な状態で配置したものであり、各マイクロミラー４０の表面には、アルミニウム等の反射率の高い材料が蒸着されている。ＳＲＡＭセル３８にＤＭＤコントローラ４２から描画点データに従ったデジタル信号が書き込まれると、その信号に応じて各マイクロミラー４０が所定方向に傾斜し、その傾斜状態に従ってレーザビームＬのオンオフ状態が実現される。
【００２６】
オンオフ状態が制御されたＤＭＤ３６によって反射されたレーザビームＬの射出方向には、拡大光学系である第１結像光学レンズ４４、４６、ＤＭＤ３６の各マイクロミラー４０に対応して多数のレンズを配設したマイクロレンズアレー４８、ズーム光学系である第２結像光学レンズ５０、５２が順に配列される。なお、マイクロレンズアレー４８の前後には、迷光を除去するとともに、レーザビームＬを所定の径に調整するためのマイクロアパーチャアレー５４、５６が配設される。
【００２７】
各露光ヘッド２４ａ〜２４ｊに組み込まれるＤＭＤ３６は、図５及び図６に示すように、高い解像度を実現すべく、基板Ｆの移動方向（矢印Ｙ方向）に対して所定角度傾斜した状態に設定される。すなわち、ＤＭＤ３６を基板Ｆの移動方向に対して傾斜させることにより、ＤＭＤ３６を構成するマイクロミラー４０の矢印Ｙ方向と直交する方向（矢印Ｘ方向）に対する間隔を狭くし、これによって、矢印Ｘ方向に記録される画像の解像度を高くすることができる。矢印Ｙ方向の解像度は、基板Ｆの移動速度によって調整することができる。なお、各露光ヘッド２４ａ〜２４ｊにより一度に露光される範囲である露光エリア５８ａ〜５８ｊは、露光ヘッド２４ａ〜２４ｊ間の継ぎ目が生じることのないよう、矢印Ｘ方向に重畳するように設定される。
【００２８】
次に、露光記録装置１０の制御回路の構成を説明する。露光記録装置１０の制御回路は、図１に示すように、インタフェース（Ｉ／Ｆ）６０を介してＲＩＰ６から送信されたラスタイメージデータを処理し、ＤＭＤ３６の各マイクロミラー４０に供給するフレームデータを生成するＣＰＵ６２を備える。ＣＰＵ６２が接続されるバス６４には、ラスタイメージデータを受信するＩ／Ｆ６０と、ＣＣＤカメラ２２ａ（ｂ）によって検出した基板Ｆのアラインメントデータを受信するインタフェース（Ｉ／Ｆ）６６と、ラスタイメージデータをハードディスクドライブ（ＨＤＤ）６８を介して記憶するハードディスク（ＨＤ）７０と、ラスタイメージデータをアラインメントデータを用いて処理して得られる描画点データを記憶する画像メモリ７２と、描画点データから得られたフレームデータを記憶するフレームメモリ７４とが接続される。フレームメモリ７４には、ＤＭＤコントローラ４２を介してＤＭＤ３６が接続される。
【００２９】
ここで、描画点データとは、ＤＭＤ３６を構成する各マイクロミラー４０に供給され、マイクロミラー４０を二次元画像に応じてオンオフ制御するデータである。フレームデータとは、１つのＤＭＤ３６を構成する複数のマイクロミラー４０に略同時に供給され、ＤＭＤ３６によって複数の描画点群を描画するデータである。
【００３０】
ＣＰＵ６２は、描画点データからフレームデータを作成する機能として、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍａｂｌｅ  Ｇａｔｅ  Ａｒｒｅｙ）等の集積回路から構成されるフレームデータ作成部７６を備える。
【００３１】
フレームデータ作成部７６は、図７に示すように、画像メモリ７２から描画点データを読み出して記憶する第１メモリ７８ａ（ｂ）と、第１メモリ７８ａ（ｂ）に記憶された描画点データを複数のブロックデータに分割（本実施形態では４分割）する第１分割処理部８０と、分割されたブロックデータをそれぞれ記憶する第２メモリ８２ａ（ｂ）、８４ａ（ｂ）、８６ａ（ｂ）及び８８ａ（ｂ）と、第２メモリ８２ａ（ｂ）、８４ａ（ｂ）、８６ａ（ｂ）及び８８ａ（ｂ）に記憶されたブロックデータのそれぞれを、マイクロミラー４０毎のブロックデータ（本実施形態では２分割）に分割する第２分割処理部９０、９２、９４及び９６と、マイクロミラー４０毎に分割されたブロックデータをそれぞれ記憶する第３メモリ９８ａ（ｂ）、１００ａ（ｂ）、１０２ａ（ｂ）、１０４ａ（ｂ）、１０６ａ（ｂ）、１０８ａ（ｂ）、１１０ａ（ｂ）及び１１２ａ（ｂ）と、第３メモリ９８ａ（ｂ）、１００ａ（ｂ）、１０２ａ（ｂ）、１０４ａ（ｂ）、１０６ａ（ｂ）、１０８ａ（ｂ）、１１０ａ（ｂ）及び１１２ａ（ｂ）に記憶されたブロックデータをフレームデータに変換する変換処理部１１４とから構成される。
【００３２】
なお、第１メモリ７８ａ（ｂ）、第２メモリ８２ａ（ｂ）、８４ａ（ｂ）、８６ａ（ｂ）、８８ａ（ｂ）、及び、第３メモリ９８ａ（ｂ）、１００ａ（ｂ）、１０２ａ（ｂ）、１０４ａ（ｂ）、１０６ａ（ｂ）、１０８ａ（ｂ）、１１０ａ（ｂ）及び１１２ａ（ｂ）は、それぞれ２枚のメモリによって構成されており、一方のメモリに描画点データを書き込んでいる間、他方のメモリから描画点データ読み出して処理を行うことができる。
【００３３】
本実施形態の露光記録装置１０は、基本的には以上のように構成されるものであり、次に、その動作について説明する。
【００３４】
先ず、ＣＡＤ装置４を用いて、基板Ｆに露光記録する二次元画像の画像データを作成する。この画像データは、ベクトルデータとしてＲＩＰ６に送信される。ＲＩＰ６は、ベクトルデータをビットマップデータであるラスタイメージデータに変換し、露光記録装置１０に送信する。露光記録装置１０は、ＨＤＤ６８を駆動し、Ｉ／Ｆ６０を介して受信したラスタイメージデータをＨＤ７０に記憶させる。
【００３５】
一方、露光記録装置１０は、露光ステージ１８に基板Ｆを吸着保持させた後、露光ステージ１８をスキャナ２６側に移動させ、ＣＣＤカメラ２２ａ（ｂ）を用いて基板Ｆの位置を検出することで、基板Ｆの変形や位置決め誤差を補正するためのアラインメントデータを取得する。取得されたアラインメントデータは、Ｉ／Ｆ６６を介してＨＤ７０に記憶される。
【００３６】
次いで、ＣＰＵ６２は、ＨＤ７０に記憶されたラスタイメージデータ及びアラインメントデータを画像メモリ７２にコピーし、これらのデータを用いて描画点データを作成する。
【００３７】
すなわち、ＣＰＵ６２は、ラスタイメージデータを基板Ｆに描画する画像の所望の解像度に変換した後、図８に示すように、基板Ｆの移動方向である走査方向に対応するデータ列がアドレスの連続方向に沿って配列されるように画像メモリ７２に格納する。このとき、アラインメントデータに基づいてラスタイメージデータに変形処理を施してもよい。そして、画像メモリ７２上のラスタイメージデータから、ＤＭＤ３６を構成する各マイクロミラー４０に時系列的に供給される描画点データを生成する。この場合、前記描画点データは、基板Ｆの移動方向（矢印Ｙ方向）に対して相対的に移動する各マイクロミラー４０に時系列的に供給される配列からなる描画点データとして生成される。以下、この配列からなる描画点データを「ミラーデータ」と言う。ミラーデータは、基板Ｆの位置決め誤差等を補正するためのアラインメントデータと、基板Ｆに対するＤＭＤ３６の傾斜角度及びＤＭＤ３６を構成するマイクロミラー４０の配置とを考慮して生成され、基板Ｆの移動方向をアドレス連続方向に配列した状態で画像メモリ７２に記憶される。
【００３８】
次に、ＣＰＵ６２を構成するフレームデータ作成部７６は、ミラーデータから、ＤＭＤ３６によって略同時に描画点群を基板Ｆに露光記録するためのフレームデータを作成する（図１５参照）。この処理につき、図７〜図１０に基づいて説明する。
【００３９】
図９は、第１メモリ７８ａ（ｂ）、第２メモリ８２ａ（ｂ）、８４ａ（ｂ）、８６ａ（ｂ）、８８ａ（ｂ）、第３メモリ９８ａ（ｂ）、１００ａ（ｂ）、１０２ａ（ｂ）、１０４ａ（ｂ）、１０６ａ（ｂ）、１０８ａ（ｂ）、１１０ａ（ｂ）、１１２ａ（ｂ）に格納されているミラーデータの配列状態と、フレームメモリ７４に格納されているフレームデータの配列状態とを示す。図１０は、第１分割処理部８０、第２分割処理部９０、９２、９４、９６及び変換処理部１１４におけるデータ処理のタイミングチャートを示す。
【００４０】
先ず、フレームデータ作成部７６は、画像メモリ７２からミラーデータを読み出して第１メモリ７８ａに格納する。この場合、図９に例示するように、ＤＭＤ３６を構成する各マイクロミラー４０に供給されるミラーデータが、１→８、９→１６、１７→２４、２５→３２、３３→４０、４１→４８、４９→５６、５７→６４の如く、アドレス連続方向に配列された状態で第１メモリ７８ａに格納される。なお、１〜８、９〜１６、１７〜２４、２５〜３２、３３〜４０、４１〜４８、４９〜５６、５７〜６４は、８枚のマイクロミラー４０のそれぞれに時系列的に供給される描画点データを表す。
【００４１】
次に、フレームデータ作成部７６を構成する第１分割処理部８０は、第１メモリ７８ａに格納されているミラーデータを分割してアドレス連続方向に読み出し、第２メモリ８２ａ、８４ａ、８６ａ及び８８ａのそれぞれにブロックデータとして格納する。この場合、第１分割処理部８０は、図９及び図１０に例示するように、１〜１６、１７〜３２、３３〜４８、４９〜６４のミラーデータをデータ処理タイミングＡ１、Ａ２、Ａ３、Ａ４のそれぞれの期間に順次読み出して第２メモリ８２ａ、８４ａ、８６ａ及び８８ａに格納する。
【００４２】
なお、第１分割処理部８０がミラーデータを第１メモリ７８ａから第２メモリ８２ａ、８４ａ、８６ａ及び８８ａに分割して格納する間、フレームデータ作成部７６は、画像メモリ７２から次のミラーデータを読み出して第２メモリ８２ｂ、８４ｂ、８６ｂ及び８８ｂに格納する。このような並列処理を行うことで、データの処理速度を向上させることができる。
【００４３】
第２分割処理部９０、９２、９４及び９６は、第２メモリ８２ａ、８４ａ、８６ａ及び８８ａに格納されているミラーデータのそれぞれをマイクロミラー４０別に分割してアドレス連続方向に読み出し、第３メモリ９８ａ、１００ａ、１０２ａ、１０４ａ、１０６ａ、１０８ａ、１１０ａ及び１１２ａのそれぞれに１ビット単位でデータ処理が可能なデータとして格納する。この場合、第２分割処理部９０、９２、９４及び９６は、図９及び図１０に例示するように、１〜８、１７〜２４、３３〜４０、４９〜５６のミラーデータをデータ処理タイミングＢ１１、Ｂ２１、Ｂ３１、Ｂ４１の期間に同時に読み出して第３メモリ９８ａ、１０２ａ、１０６ａ及び１１０ａに格納した後、９〜１６、２５〜３２、４１〜４８、５７〜６４のミラーデータをデータ処理タイミングＢ１２、Ｂ２２、Ｂ３２、Ｂ４２の期間に同時に読み出して第３メモリ１００ａ、１０４ａ、１０８ａ及び１１２ａに格納する。
【００４４】
なお、第２分割処理部９０、９２、９４及び９６がミラーデータを第２メモリ８２ａ、８４ａ、８６ａ及び８８ａから第３メモリ９８ａ、１００ａ、１０２ａ、１０４ａ、１０６ａ、１０８ａ、１１０ａ及び１１２ａに格納する間、第１分割処理部８０は、第１メモリ７８ｂから次のミラーデータを読み出して第２メモリ８２ｂ、８４ｂ、８６ｂ及び８８ｂに格納する。
【００４５】
次に、変換処理部１１４は、第３メモリ９８ａ、１００ａ、１０２ａ、１０４ａ、１０６ａ、１０８ａ、１１０ａ及び１１２ａにマイクロミラー４０別に格納されているミラーデータのそれぞれを１ビット単位で読み出し、ＤＭＤ３６を構成するマイクロミラー４０のアドレス連続方向に描画点データを配列したフレームデータとしてフレームメモリ７４に格納する。この場合、変換処理部１１４は、図９及び図１０に示すように、１、９、１７、２５、３３、４１、４９、５７の描画点データと、２、１０、１８、３４、４２、５０、５８の描画点データと、３、１１、１９、３５、４３、５１、５９の描画点データと、４、１２、２０、３６、４４、５２、６０の描画点データと、５、１３、２１、３７、４５、５３、６１の描画点データと、６、１４、２２、３８、４６、５４、６２の描画点データと、７、１５、２３、３９、４７、５５、６３の描画点データと、８、１６、２４、４０、４８、５６、６４の描画点データとを、データ処理タイミングＣ１１、Ｃ１２、Ｃ２１、Ｃ２２、Ｃ３１、Ｃ３２、Ｃ４１、Ｃ４２の期間に同時に読み出してフレームメモリ７４に格納する。
【００４６】
図１１は、ミラーデータからフレームデータを作成するフレームデータ作成部７６における処理の概念図を示す。この例では、第１分割処理部８０と同等の処理機能を用いて、二次元画像を構成するミラーデータが、９つのブロックデータ（１）〜（９）に分割される。次いで、第２分割処理部９０、９２、９４及び９６と同等の処理機能を用いて、各ブロックデータ（１）〜（９）を構成するミラーデータが、１ビット単位でのデータ処理が可能な描画点データまで分割される。そして、変換処理部１１４と同等の処理機能を用いて、この描画点データ（丸１〜丸４で示す。）の配列が転置処理されるとともに、ＤＭＤ３６を構成する全マイクロミラー４０により略同時に描画点群を形成する空間的な配列となるように、各ブロックデータ（１）〜（９）の配列が転置処理されることにより、時系列的な配列からなるミラーデータが、複数のマイクロミラー４０により描画点を略同時に形成する空間的な配列からなるフレームデータに変換される。なお、ブロックデータ（１）〜（９）の配列の転置処理は、フレームメモリ７４に格納する各ブロックデータ（１）〜（９）のアドレスを予め指定することで容易に実現することができる。
【００４７】
以上のように、本実施形態では、第１メモリ７８ａ（ｂ）に格納されたミラーデータを、第１分割処理部８０、第２分割処理部９０、９２、９４及び９６を用いて段階的に分割し、１ビット単位でマイクロミラー４０間のデータ処理が可能なデータに変換した後、変換処理部１１４によってフレームデータに変換することにより、データの入出力による時間差を第１メモリ７８ａ（ｂ）、第２メモリ８２ａ（ｂ）、８４ａ（ｂ）、８６ａ（ｂ）、８８ａ（ｂ）、及び、第３メモリ９８ａ（ｂ）、１００ａ（ｂ）、１０２ａ（ｂ）、１０４ａ（ｂ）、１０６ａ（ｂ）、１０８ａ（ｂ）、１１０ａ（ｂ）、１１２ａ（ｂ）間で吸収し、パイプライン処理によりフレームデータを効率的に生成することができる。また、ミラーデータを段階的に分割してフレームデータを作成する構成とすることにより、フレームデータ作成部７６のリソースバランスを調整して集積回路の最適化を容易に達成することができる。
【００４８】
以上のようにしてフレームデータが生成された後、露光ステージ１８をスキャナ２６側からＣＣＤカメラ２２ａ（ｂ）側に移動させ、スキャナ２６による所望の画像の露光処理を開始する。
【００４９】
光源ユニット２８から出力されたレーザビームＬは、光ファイバ３０を介して各露光ヘッド２４ａ〜２４ｊに導入される。導入されたレーザビームＬは、ロッドレンズ３２から反射ミラー３４を介してＤＭＤ３６に入射する。
【００５０】
一方、ＤＭＤコントローラ４２は、フレームメモリ７４からフレームデータを読み出し、ＤＭＤ３６を構成する各マイクロミラー４０をオンオフ制御する。ＤＭＤ３６を構成する各マイクロミラー４０により所望の方向に選択的に反射されたレーザビームＬは、第１結像光学レンズ４４、４６によって拡大された後、マイクロアパーチャアレー５４、マイクロレンズアレー４８及びマイクロアパーチャアレー５６を介して所定の径に調整され、次いで、第２結像光学レンズ５０、５２により所定の倍率に調整されて基板Ｆに導かれる。露光ステージ１８は、定盤１４に沿って移動し、基板Ｆには、露光ステージ１８の移動方向と直交する方向に配列される複数の露光ヘッド２４ａ〜２４ｊにより所望の二次元画像が露光記録される。
【００５１】
なお、上述した露光記録装置１０は、例えば、多層プリント配線基板（ＰＷＢ：Ｐｒｉｎｔｅｄ  Ｗｉｒｉｎｇ  Ｂｏａｒｄ）の製造工程におけるドライ・フィルム・レジスト（ＤＦＲ：Ｄｒｙ  Ｆｉｌｍ  Ｒｅｓｉｓｔ）の露光、液晶表示装置（ＬＣＤ）の製造工程におけるカラーフィルタの形成、ＴＦＴの製造工程におけるＤＦＲの露光、プラズマ・ディスプレイ・パネル（ＰＤＰ）の製造工程におけるＤＦＲの露光等の用途に好適に用いることができる。また、本発明は、インクジェット記録ヘッドを備えた描画装置にも同様して適用することが可能である。
【図面の簡単な説明】
【００５２】
【図１】本実施形態の露光記録システムのブロック図である。
【図２】本実施形態の露光記録装置の構成図である。
【図３】本実施形態の露光記録装置における露光ヘッドの概略構成図である。
【図４】本実施形態の露光ヘッドを構成するＤＭＤの説明図である。
【図５】本実施形態の露光記録装置における露光ヘッドと、露光ステージに位置決めされた基板との関係説明図である。
【図６】本実施形態の露光記録装置における露光ヘッドと、基板上の露光エリアとの関係説明図である。
【図７】本実施形態の露光記録装置におけるフレームデータ作成部の制御回路ブロック図である。
【図８】本実施形態の露光記録装置における画像メモリに格納されるデータ配列の説明図である。
【図９】図７に示すフレームデータ作成部において処理される描画点データの配列状態の説明図である。
【図１０】図７に示すフレームデータ作成部におけるデータ処理のタイミングチャートである。
【図１１】図７に示すフレームデータ作成部における処理の概念図である。
【図１２】図１２Ａ〜図１２Ｅは、従来のフレームデータの作成方法の説明図である。
【図１３】図１３Ａ〜図１３Ｅは、従来のフレームデータの作成方法の説明図である。
【図１４】図１４Ａ〜図１４Ｅは、従来のフレームデータの作成方法の説明図である。
【図１５】メモリに格納されたフレームデータの説明図である。
【符号の説明】
【００５３】
２…露光記録システム              ４…ＣＡＤ装置
６…ＲＩＰ                        ８…システム管理サーバ
１０…露光記録装置                １８…露光ステージ
２２ａ（ｂ）…ＣＣＤカメラ        ２４ａ〜２４ｊ…露光ヘッド
２６…スキャナ                    ３６…ＤＭＤ
４０…マイクロミラー              ４２…ＤＭＤコントローラ
６２…ＣＰＵ                      ７２…画像メモリ
７４…フレームメモリ              ７６…フレームデータ作成部
７８ａ（ｂ）…第１メモリ          ８０…第１分割処理部
８２ａ（ｂ）、８４ａ（ｂ）、８６ａ（ｂ）、８８ａ（ｂ）…第２メモリ
９０、９２、９４、９６…第２分割処理部
９８ａ（ｂ）、１００ａ（ｂ）、１０２ａ（ｂ）、１０４ａ（ｂ）、１０６ａ（ｂ）、１０８ａ（ｂ）、１１０ａ（ｂ）、１１２ａ（ｂ）…第３メモリ
１１４…変換処理部                Ｆ…基板
【図１】
2008065094.tif 000003
【図２】
2008065094.tif 000004
【図３】
2008065094.tif 000005
【図４】
2008065094.tif 000006
【図５】
2008065094.tif 000007
【図６】
2008065094.tif 000008
【図７】
2008065094.tif 000009
【図８】
2008065094.tif 000010
【図９】
2008065094.tif 000011
【図１０】
2008065094.tif 000012
【図１１】
2008065094.tif 000013
【図１２】
2008065094.tif 000014
【図１３】
2008065094.tif 000015
【図１４】
2008065094.tif 000016
【図１５】
2008065094.tif 000017