(57)【要約】【課題】バンクを用いることなくゲート電極を形成する簡素なプロセスを用いることで、薄膜トランジスタの性能を低下させることのない低コストの液晶表示パネルを提供する。【解決手段】基板ＳＵＢの内面にゲート配線ＧＬをインクジェット直描により形成する。次に、薄膜トランジスタのゲート電極部にゲート電極ＧＴをインクジェット直描により形成する。ゲート電極ＧＴはゲート配線ＧＬの上に一部が重畳し、薄膜トランジスタの半導体膜の下層となる部分（ゲート電極）では基板ＳＵＢの内面に直接成膜される。インクジェット直描で塗布され、焼成されたゲート配線ＧＬの断面は略部分円形状であり、その上にインクジェット直描で形成された薄い導電性薄膜の一部を積層してゲート電極ＧＴが形成されている。ゲート電極ＧＴの膜厚は、上層に形成するゲート絶縁膜に対しては段差レスとも看做される膜厚が得られる。【選択図】図１
2008065012.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタを形成した絶縁基板を有する液晶表示パネルであって、
前記絶縁基板に有する薄膜トランジスタは、前記絶縁基板上にインクジェットの直描により形成された第１の導電性配線材からなるゲート配線と、このゲート配線上に一部を重畳してインクジェットの直描により形成された第２の導電性配線材の薄膜からなるゲート電極を有することを特徴とする液晶表示パネル。
【請求項２】
請求項１において、
前記第２の導電性配線材は、Ｎｉ、ＩＴＯ、Ａｇ、Ｃｕの微粒子の何れか、またはこれらの２以上の微粒子の混合物をインクジェット用溶媒に分散した溶液であることを特徴とする液晶表示パネル。
【請求項３】
請求項１において、
前記第２の導電性配線材は、Ａｇ又はＣｕの微粒子、またはこれらの微粒子の混合物をインクジェット用溶媒に分散した溶液であることを特徴とする液晶表示パネル。
【請求項４】
請求項２又は３において、
前記ゲート電極の膜厚が２０００Å以下であることを特徴とする液晶表示パネル。
【請求項５】
請求項２又は３において、
前記ゲート電極の膜厚が１０００Å以下であることを特徴とする液晶表示パネル。
【請求項６】
薄膜トランジスタを形成した絶縁基板を有する液晶表示パネルであって、
前記絶縁基板に有する薄膜トランジスタは、前記絶縁基板上にインクジェットの直描により形成された第１の導電性配線材からなるゲート配線と、
前記ゲート配線上に一部を重畳してインクジェットの直描により形成された第２の導電性配線材の薄膜からなるゲート電極と、
前記ゲート電極を覆って形成された半導体膜と、
前記半導体膜上、かつ当該半導体膜に形成されたチャネルを介して対峙したソース電極とドレイン電極とを有することを特徴とする液晶表示パネル。
【請求項７】
請求項６において、
前記ソース電極とドレイン電極とが、前記半導体膜上で互いに歯合する櫛型形状を有することを特徴とする液晶表示パネル。
【請求項８】
請求項６又は７において、
前記第２の導電性配線材は、Ｎｉ、ＩＴＯ、Ａｇ、Ｃｕの微粒子の何れか、またはこれらの２以上の微粒子の混合物をインクジェット用溶媒に分散した溶液であることを特徴とする液晶表示パネル。
【請求項９】
請求項６又は７において、
前記第２の導電性配線材は、Ａｇ又はＣｕの微粒子、またはこれらの微粒子の混合物をインクジェット用溶媒に分散した溶液であることを特徴とする液晶表示パネル。
【請求項１０】
請求項６において、
前記ゲート電極の膜厚が２０００Å以下であることを特徴とする液晶表示パネル。
【請求項１１】
請求項６において、
前記ゲート電極の膜厚が１０００Å以下であることを特徴とする液晶表示パネル。
【請求項１２】
薄膜トランジスタを形成した絶縁基板を有する液晶表示パネルであって、
前記絶縁基板に有する薄膜トランジスタは、前記絶縁基板上にインクジェットの直描により形成された第１の導電性配線材からなるゲート配線と、
前記ゲート配線上に一部を重畳してインクジェットの直描により形成された第２の導電性配線材の薄膜をフォトリソ処理で加工されたゲート電極と、
前記ゲート電極を覆って形成された半導体膜と、
前記半導体膜上、かつ当該半導体膜に形成されたチャネルを介して対峙したソース電極とドレイン電極とを有することを特徴とする液晶表示パネル。
【請求項１３】
請求項１２において、
前記ゲート電極の幅が、１０μｍ以下の幅を有することを特徴とする液晶表示パネル。
【請求項１４】
請求項１２において、
前記ソース電極とドレイン電極とが、前記半導体膜上で互いに歯合する櫛型形状を有することを特徴とする液晶表示パネル。
【請求項１５】
請求項１２，１３又は１４において、
前記第２の導電性配線材は、Ｎｉ、ＩＴＯ、Ａｇ、Ｃｕの微粒子の何れか、またはこれらの２以上の微粒子の混合物をインクジェット用溶媒に分散した溶液であることを特徴とする液晶表示パネル。
【請求項１６】
請求項１２，１３又は１４において、
前記第２の導電性配線材は、Ａｇ又はＣｕの微粒子、またはこれらの微粒子の混合物をインクジェット用溶媒に分散した溶液であることを特徴とする液晶表示パネル。
【請求項１７】
請求項１２において、
前記ゲート電極の膜厚が２０００Å以下であることを特徴とする液晶表示パネル。
【請求項１８】
請求項１２において、
前記ゲート電極の膜厚が１０００Å以下であることを特徴とする液晶表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置を構成する液晶表示パネルに係り、特に、アクティブ・マトリクス型の液晶表示パネルに関する。
【背景技術】
【０００２】
液晶表示装置は、液晶表示パネルＰＮＬと駆動回路およびバックライト等の周辺装置を組み合わせて構成される。通常、アクティブ・マトリクス型の液晶表示装置を構成する液晶表示パネルは、一方の絶縁基板（アクティブ・マトリクス基板あるいは薄膜トランジスタ基板）と、他方の絶縁基板（対向基板あるいはカラーフィルタ基板）との間に液晶を封入して構成される。
【０００３】
アクティブ・マトリクス基板の内面には、薄膜トランジスタ（ＴＦＴ）と、この薄膜トランジスタで駆動される画素電極を有し、最上層には配向膜が成膜され、液晶配向制御能が付与されている。また、その外面（背面）には偏光板が貼付されている。一方、カラーフィルタ基板の内面には、カラーフィルタ、隣接画素のカラーフィルタとの間を区画する遮光層（ブラックマトリクス）、対向電極を有し、最上層には配向膜が成膜され、液晶配向制御能が付与されている。また、その外面（表面）にも偏光板が貼付されている。
【０００４】
図６は、薄膜トランジスタの従来構成を説明する断面図である。この薄膜トランジスタは、そのゲート電極をゲートメタル（導電材料）のスパッタとフォト工程（ホトリソグラフィー工程）を用いて形成される。ガラスを好適とする絶縁基板（薄膜トランジスタ基板）ＳＵＢの内面にゲート電極ＧＴ、ゲート絶縁膜ＧＩ、シリコン半導体膜Ｓとn＋シリコン半導体膜ｎＳ（コンタクト層）とからなる半導体膜ＳＩ、ソース電極ＳＤ１とドレイン電極ＳＤ２が積層される。この薄膜トランジスタでは、そのゲート電極ＧＴの膜厚Ｈが０．６〜1μｍ、あるいはそれ以上であり、矢印Ｂで示したテーパーを持つ段差を有する。なお、この上に保護膜や画素電極、配向膜が成膜されるが、図示は省略する。
【０００５】
図７は、薄膜トランジスタの他の従来構成を説明する断面図である。この薄膜トランジスタは、そのゲート電極を当該ゲート電極に倣って形成したバンクにインクジェットで導電材料を塗布し、焼成して形成する。ガラスを好適とする絶縁基板（薄膜トランジスタ基板）ＳＵＢの内面にフォト工程で形成されたゲートバンクＧ−ＢＮＫで形成されたゲート電極ＧＴ、ゲート絶縁膜ＧＩ、シリコン半導体膜Ｓとn＋シリコン半導体膜ｎＳ（コンタクト層）とからなる半導体膜ＳＩ、ソース電極ＳＤ１とドレイン電極ＳＤ２が積層される。なお、この上に保護膜や画素電極、配向膜が成膜されるが、図示は省略する。
【０００６】
図８は、図６と図７の薄膜トランジスタを製造する工程の説明図であり、図８（a）は図６の薄膜トランジスタの製造工程、図８（b）は図７の薄膜トランジスタの製造工程を示す。
【０００７】
先ず、図６の薄膜トランジスタの製造について図８（a）を参照して説明する。薄膜トランジスタ基板（以下、単に基板）ＳＵＢの表面にゲートメタルをスパッタする（Ｐ−ａ１）。この上にフォトレジストを塗布し、マスク露光でゲート配線のパターンを持つレジストを残すゲート配線フォト処理を行う（Ｐ−ａ２）。これをドライエッチングしてゲート配線のパターン以外のゲートメタルを溶解した後（Ｐ−ａ３）、レジストを剥離。除去する（Ｐ−ａ４）。
【０００８】
ゲート配線の上にＩＴＯ（インジウム・チン・オキサイド）又はＮｉ（ニッケル）をスパッタし（Ｐ−ａ５）、フォトレジストを塗布してマスク露光でゲート電極のパターン（又は、ゲート配線の上層を含めたゲート電極のパターン）を持つレジストを残すゲート配線フォト処理を行う（Ｐ−ａ６）。これをエッチングしてゲート電極ＧＬ（又は、ゲート配線の上層を含めたゲート電極）のパターン以外のゲートメタルを溶解した後（Ｐ−ａ７）、レジストを剥離。除去する（Ｐ−ａ８）。その後、ゲート絶縁膜ＧＩ、シリコン半導体膜、ｎ＋シリコン半導体膜の３層をＣＶＤで順次成膜する工程以降を行って、薄膜トランジスタを製造する。
【０００９】
次に、図７の薄膜トランジスタの製造について図８（ｂ）を参照して説明する。基板ＳＵＢの表面にインクジェット用のバンク材料（フォトレジスト）を塗布し（Ｐ−ｂ１）、マスク露光でゲート配線とゲート電極ＧＴのパターンを持つゲートバンクＧ−ＢＮＫをの溝をパターニングし（Ｐ−ｂ２）、焼成（ベーク）して（Ｐ−ｂ３）ゲートバンクＧ−ＢＮＫを形成する。焼成して得たゲートバンクＧ−ＢＮＫの溝には親液性を付与し、その他の部分に撥液性を付与する撥親液処理して、先ずゲート配線部分に銀（Ａｇ）又は銅（Ｃｕ）などの導電性微粒子を分散した溶液（インク）をインクジェットで塗布する（Ｐ−ｂ４）。次に、ゲート電極ＧＴ部分にニッケル、ＩＴＯ、銀、銅などの導電性微粒子を分散した溶液（インク）をインクジェットで塗布する（Ｐ−ｂ５）。その後、ゲート絶縁膜ＧＩ、シリコン半導体膜、ｎ＋シリコン半導体膜の３層をＣＶＤで順次成膜する工程以降を行って、薄膜トランジスタを製造する。
【００１０】
上記した薄膜トランジスタ基板の配線等をインクジェット法で形成するものが特許文献１に開示されている。特許文献１では、薄膜トランジスタＴＦＴのゲート電極を導電材料を含有する液体材料を用いて、インクジェット法によって形成し、また、薄膜トランジスタＴＦＴのソース電極及びドレイン電極を、半導体材料を含有する液体材料を用いて、インクジェット法によって形成することが記載されている。また、特許文献２は光触媒層に露光を施して親液パターンを得ることを開示する。
【特許文献１】特開２００３−３１８１９３号公報
【特許文献２】特開２０００−２４９８２１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図６に示した従来技術では、ゲート電極をゲートメタルのドライエッチングでパターニングするため、エッチング加工縁にテーパーを持つ段差が形成される。このテーパー面は凹凸が激しく、その上層に形成されるゲート絶縁膜、シリコン半導体膜の膜質が低下してオフリークが増加する等、薄膜トランジスタの性能向上の阻害要因の一つとなっている。さらに、段差を形成するテーパー部ではゲート絶縁膜の乗り越えがあり、この乗り越え部分でＣＶＤ膜厚が薄くなってピンホール、段切れなどが生じるために、所要以上の膜厚とする必要がある。こその結果、薄膜トランジスタの性能が低下し、性能向上を阻害する要因の一つとなっている。
【００１２】
また、図７に示した従来技術は、バンクの溝に導電性インクを流し込むものであるため、ＣＶＤ成膜の障害となる段差は発生しない。しかし、図８（ｂ）には示していないが、バンクのパターニングやその撥親液処理のための前工程が必要になり、工程が複雑となり、コストを押し上げる要因となっている。
【００１３】
本発明の目的は、バンクを用いることなくゲート電極を形成する簡素なプロセスを用いることで、薄膜トランジスタの性能を低下させることのない、低コストの液晶表示パネルを提供することにある。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明の液晶表示パネルは、ゲート電極をインクジェット直描で形成する。
【発明の効果】
【００１５】
本発明によれば、プロセス数を大幅に削減でき、低コストで段差の極めて小さい高性能の薄膜トランジスタを備えた液晶表示パネルを提供できる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を、実施例の図面を参照して詳細に説明する。
【実施例１】
【００１７】
図１は、本発明による液晶表示パネルの実施例１を構成する薄膜トランジスタのゲート配線とゲート電極部分の製造プロセスとその要部構造の説明図で、図１（ａ）はプロセス説明図、図１（ｂ）は図１（ａ）のＡ−Ａ’線に沿った断面図である。また、図２は、本発明による液晶表示パネルの実施例１を構成する薄膜トランジスタの全体構造を示す断面図である。そして、図３は、本発明による液晶表示パネルの実施例１を構成する薄膜トランジスタのゲート配線とゲート電極部分の製造プロセス図である。
【００１８】
図１（a）および図３において、基板ＳＵＢの内面にゲート配線ＧＬをインクジェット直描により形成する（図１（ａ）の（ａ−１）、図３のＰ−１）。ゲート配線ＧＬの材料は、銀（Ａｇ）又は銅（Ｃｕ）の微粒子を溶媒に分散したインクを用いる。次に、薄膜トランジスタのゲート電極部にゲート電極ＧＴをインクジェット直描により形成する（図１（ａ）の（ａ−２）、図３のＰ−２）。ゲート電極ＧＴはゲート配線ＧＬの上に一部が重畳し、薄膜トランジスタの半導体膜の下層となる部分（ゲート電極）では基板ＳＵＢの内面に直接成膜される。ゲート電極ＧＴの材料は、ニッケル（Ｎｉ）、ＩＴＯ、銀（Ａｇ）又は銅（Ｃｕ）の微粒子を溶媒に分散したインクを用いる。
【００１９】
ゲート配線ＧＬとゲート配線ＧＬの断面構造は図１（ｂ）に示される。インクジェット直描で塗布され、焼成されたゲート配線ＧＬの断面は略部分円形状であり、その上にインクジェット直描で形成された薄い導電性薄膜の一部を積層してゲート電極ＧＴが形成されている。ゲート電極ＧＴの膜厚は、上層に形成するゲート絶縁膜に対しては段差レスとも看做される膜厚が得られる。この膜厚は２０００Å以下とすることができ、１０００Å以下とすることもできる。
【００２０】
その後、図２に示したように、ゲート絶縁膜ＧＩ、シリコン半導体膜Ｓ、ｎ＋シリコン半導体膜ｎＳの３層を順次ＣＶＤ成膜し、ソース電極ＳＤ１、ドレイン電極ＳＤ２を従来工程で形成する。なお、ｎ＋シリコン半導体膜ｎＳはソース電極とドレイン電極のコンタクト層であり、シリコン半導体膜Ｓと共に薄膜トランジスタの能動層ＳＩを構成する。
【００２１】
実施例１によれば、ＣＶＤ成膜の障害となるゲート電極の段差が発生せず、またバンクのパターニングやその撥親液処理のための前工程が不要になり、簡素なプロセスで性能を低下させることない薄膜トランジスタを用いた低コストの液晶表示パネルを提供することができる。
【実施例２】
【００２２】
図４は、本発明による液晶表示パネルの実施例２を構成する薄膜トランジスタのゲート配線とゲート電極部分とソース電極およびドレイン電極部分の要部平面図である。実施例２も実施例１と同様に、ゲート配線ＧＬをインクジェット直描し、その上にゲート電極ＧＴをインクジェット直描で形成する。このゲート電極ＧＴの上に図示しないゲート絶縁膜と半導体膜ＳＩをＣＶＤ成膜し、半導体膜ＳＩをパターニングする。
【００２３】
その後、ソース配線ＳＬのメタル膜を半導体膜ＳＩも覆ってスパッタし、半導体膜ＳＩ上にソース電極ＳＤ１とドレイン電極ＳＤ２をフォト工程で形成する。ソース電極ＳＤ１とドレイン電極ＳＤ２は互いに歯合する櫛歯型にパターニングされる。ゲート電極ＧＴは、例えば、ゲート配線ＧＬと並行な方向の幅（Ｗ）が３０μｍ、ソース配線ＳＬと並行な方向の長さ（Ｌ）は３０μｍあるいはそれ以上に形成される。実施例２によれば、実施例１と同様に、ゲート電極ＧＴに段差が殆どないので、精細なソース電極ＳＤ１とドレイン電極ＳＤ２を形成できることで、チャネル長さを大きくできる。
【実施例３】
【００２４】
図５は、本発明による液晶表示パネルの実施例３を説明するためのプロセス図である。実施例３は幅狭のゲート電極ＧＴを形成するもので、図１で説明した実施例１と同様に、ゲート配線ＧＬをインクジェット直描する（Ｐ−１）。このゲート配線ＧＬに一部を重畳させてゲート電極ＧＴ用のメタル薄膜をインクジェット直描する（Ｐ−２）。インクジェット直描によるゲート電極ＧＴ用のメタル薄膜では微細パターンの形成は難しい。実施例３では、インクジェット直描したゲート電極ＧＴ用のメタル薄膜上にフォトレジストを塗布し、マスク露光と現像（Ｐ−３）、ウエットエッチング処理し（Ｐ−４）、フォトレジストを剥離・洗浄する（Ｐ−５）。
【００２５】
その後、ゲート絶縁膜ＧＩ、シリコン半導体膜Ｓ、ｎ＋シリコン半導体膜ｎＳの３層を順次ＣＶＤ成膜し、ソース電極ＳＤ１、ドレイン電極ＳＤ２を従来工程で形成する。実施例３によれば、実施例１の効果に加えて、インクジェット直描では得られない狭幅のゲート電極ＧＴを得ることができ、高精細表示に対応した薄膜トランジスタを製造できる。
【図面の簡単な説明】
【００２６】
【図１】本発明による液晶表示パネルの実施例１を構成する薄膜トランジスタのゲート配線とゲート電極部分の製造プロセスとその要部構造の説明図できる。
【図２】本発明による液晶表示パネルの実施例１を構成する薄膜トランジスタの全体構造を示す断面図である。
【図３】本発明による液晶表示パネルの実施例１を構成する薄膜トランジスタのゲート配線とゲート電極部分の製造プロセス図である。
【図４】本発明による液晶表示パネルの実施例２を構成する薄膜トランジスタのゲート配線とゲート電極部分とソース電極およびドレイン電極部分の要部平面図である。
【図５】本発明による液晶表示パネルの実施例３を説明するためのプロセス図である。
【図６】薄膜トランジスタの従来構成を説明する断面図である。
【図７】薄膜トランジスタの他の従来構成を説明する断面図である。
【図８】図６と図７の薄膜トランジスタを製造する工程の説明図である。
【符号の説明】
【００２７】
ＳＵＢ・・・基板（薄膜トランジスタ基板）、ＧＬ・・・ゲート配線、ＧＴ・・・ゲート電極、ＧＩ・・・ゲート絶縁膜、ｎＳＩ・・・ｎ+コンタクト層、Ｓ・・・シリコン半導体層。
【図１】
2008065012.tif 000003
【図２】
2008065012.tif 000004
【図３】
2008065012.tif 000005
【図４】
2008065012.tif 000006
【図５】
2008065012.tif 000007
【図６】
2008065012.tif 000008
【図７】
2008065012.tif 000009
【図８】
2008065012.tif 000010