(57)【要約】  集積回路を含む半導体デバイスであり、フィールド酸化物につながっている金属トレースを備え、リバースエンジニアリング防止が施されている。金属化は通常、回路のゲート、ソース、またはドレイン領域につながっているが、絶縁フィールド酸化物へはつながっていないため、リバースエンジニアを誤らせる。方法は、このようなデバイスを製造するためのものである。【特許請求の範囲】
【請求項１】
（ａ）半導体基板上に配置されたフィールド酸化物層と、
（ｂ）接点領域内、及び、前記フィールド酸化物層の上に配置された金属プラグ接点と、
（ｃ）前記金属プラグ接点に接続された金属と
を備える、リバースエンジニアリングを阻止または防止するのに適した半導体デバイス。
【請求項２】
前記フィールド酸化物層がさらにシリコン酸化物を含む、請求項１に記載のデバイス。
【請求項３】
前記半導体デバイスが集積回路を含む、請求項１または２に記載のデバイス。
【請求項４】
前記集積回路がさらに、相補形金属酸化物半導体集積回路と、バイポーラシリコンベースの集積回路とを含む、請求項３に記載のデバイス。
【請求項５】
（ａ）半導体基板上に配置されたフィールド酸化物層を設けるステップと、
（ｂ）接点領域内、及び、前記フィールド酸化物層の上に配置された金属プラグ接点を設けるステップと、
（ｃ）金属を前記金属プラグ接点に接続するステップと
を含む、リバースエンジニアリングを阻止かつ／または防止する方法。
【請求項６】
前記フィールド酸化物層がさらにシリコン酸化物を含む、請求項５に記載の方法。
【請求項７】
前記半導体デバイスが集積回路を含む、請求項５または６に記載の方法。
【請求項８】
前記集積回路がさらに相補形金属酸化物半導体集積回路を含む、請求項７に記載の方法。
【請求項９】
（ａ）半導体基板上に配置されたフィールド酸化物層と、
（ｂ）接点領域外、及び、前記フィールド酸化物層の上に配置された金属プラグ接点と、
（ｃ）前記金属プラグ接点に接続された金属と
を備える、リバースエンジニアリングを阻止かつ／または防止するのに適した半導体デバイス。
【請求項１０】
前記フィールド酸化物層がさらにシリコン酸化物を含む、請求項９に記載のデバイス。
【請求項１１】
前記半導体デバイスが集積回路を含む、請求項９または１０に記載のデバイス。
【請求項１２】
前記集積回路がさらに、相補形金属酸化物半導体集積回路と、バイポーラシリコンベースの集積回路とを含む、請求項１１に記載のデバイス。
【請求項１３】
（ａ）半導体基板上に配置されたフィールド酸化物層を設けるステップと、
（ｂ）接点領域外、及び、前記フィールド酸化物層の上に配置された金属プラグ接点を設けるステップと、
（ｃ）金属を前記金属プラグ接点に接続するステップと
を含む、リバースエンジニアリングを防止かつ／または阻止する方法。
【請求項１４】
前記フィールド酸化物層がさらにシリコン酸化物を含む、請求項１３に記載の方法。
【請求項１５】
前記半導体デバイスが集積回路を含む、請求項１３または１４に記載の方法。
【請求項１６】
前記集積回路がさらに相補形金属酸化物半導体集積回路を含む、請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（Ｉ．発明の背景）
１．発明の分野
本発明は、集積回路のリバースエンジニアリングを防止し、かつ／またはこのようなリバースエンジニアリングを困難にし時間がかかるようにすることで集積回路のリバースエンジニアリングを実現不可能にする分野に関する。
【０００２】
より具体的には、本発明は、このようなリバースエンジニアリングを防止し、かつ／または阻止するために、フィールド酸化物上で終端する見掛けの金属接点線を使用することに関する。
【０００３】
２．関連技術の説明
半導体集積回路の設計および開発には、複雑な構造および工程に関する徹底した理解が不可欠であり、また高度な技能を必要とする作業を何人もの要員が何時間にもわたって行わなければならず、相当な費用がかかる。
【０００４】
こうした費用を回避しようと、一部の開発者は、他者が製造した既存デバイスを分解し、それを綿密に調査して集積回路の物理構造を突き止め、それに続いてデバイスをコピーして、リバースエンジニアリングという争いの元になる愚行を犯す。こうして、回路の平面光学イメージを取得し、それを調査して、コピーすることにより、通常であれば必要になる製品開発の労力を巧みに回避している。
【０００５】
開発者側では多大な資源を開発につぎ込まなければならないが、リバースエンジニアはその必要がないので、このような行為は、製品の真の開発者を傷つけ、市場における競争力を損なう。
【０００６】
特に半導体集積回路の分野では、このようなリバースエンジニアリングの試みを挫くためさまざまなアプローチが取られてきた。
【０００７】
例えば、Ｂａｕｋｕｓ，ｅｔ．ａｌ．による米国特許第５，８６６，９３３号では、相補形金属酸化物半導体（ＣＭＯＳ）回路内のトランジスタを、注入され、隠され、埋め込まれた線によってトランジスタ間で接続する方法を教示している。このように隠すことは、ｐ＋およびｎ＋のソース／ドレインのマスクを修正することにより行う。注入された相互接続部をさらに使用して、３入力ＡＮＤ回路が３入力ＯＲ回路と実質的に同じであるように見せる。
【０００８】
さらに、Ｂａｕｋｕｓ，ｅｔ．ａｌ．による米国特許第５７８３８４６号およびＢａｕｋｕｓ  ｅｔ．ａｌ．による米国特許第５９３０６６３号では、ソース／ドレイン注入マスクの他の修正を教示しており、トランジスタ間の注入済み接続線にギャップが挿入され、その長さはおおよそ使用されるＣＭＯＳ技術の形状である。これらのギャップは、「チャネルブロック」と呼ばれる。
【０００９】
ギャップが一方の種類の注入（注入された接続線がｐまたはｎかに応じて）で「満たされている」場合には、線は導通し、他の種類の注入がギャップを満たすのに使用されている場合には、線は導通しない。リバースエンジニアは、「ｎ」または「ｐ」注入をチャネルブロックの最小形状に分解するという方法に基づいて接続しているかどうかを判別しなければならない。さらに、トランジスタのサイズと金属接続ルーティングを修正し、リバースエンジニアが回路機能の鍵として入力、出力、ゲート線などを見つける手がかりを使用できなくする。
【００１０】
集積回路を守る上述の特許で教示されている発明を実践することにより、リバースエンジニアに必ずしも必要でないステップを実行させる。これらのステップは、回路を層別に分解し、各層を慎重に処理し（通常は、エッチングステップを含まなければならない）、その後、他の層と正確に位置合せして層のイメージ処理をするというものである。
【００１１】
リバースエンジニアは、回路のディレイヤリングを行うときに、ドレインの接点から多結晶ゲート接点まで引かれている金属線を見つけることもできる。そのために、２つの一番下の金属層内でメタルプラグが下に存在することを示すくぼみを探す。したがって、接点位置を突き止めることができ、リバースエンジニアリングの作業が大幅に簡素化される。上述の以前の特許ではこのような問題に対処していない。
【００１２】
そのため、依然として、半導体集積回路のリバースエンジニアリングを防止する、特にリバースエンジニアがソースとドレインの本当の接点を見つける作業を非常に難しいものにするのに大いに役立つ安価で実装しやすい防御方法が必要である。本発明では、このような方法を提供する。
【００１３】
（ＩＩ．発明の概要）
リバースエンジニアリングで通常行うのは、回路内の上位金属層内の金属パターンを識別することにより集積回路の基本構造を突き止める試みである。これらの層の金属が回路ブロック間の電気信号伝送路となる。基本回路機能が確定すると、リバースエンジニアは、それぞれの次のトランジスタペアを見るのではなく、上位金属パターン内の類似性を利用し、そのパターンを示すそれぞれの回路セクションが同じであると想定する。
【００１４】
本発明の主要な目的は、リバースエンジニアが集積回路内のすべてのＣＭＯＳトランジスタペアの全接続をことごとく調べなければならなくすることである。このような詳細な調査をリバースエンジニアがどうしてもやらなければならないようにすれば、時間も資金もかなり費やさざるをえず、リバースエンジニアリングの試みが法外なものとなり、事実上リバースエンジニアリングを防止することになる。
【００１５】
このような目的を達成するために、後続の回路セクションのパターンを予測不可能で繰り返し不可能なものにする回路手法を使用する、つまり、これらの手法により、類似の金属パターンが類似の回路機能を包含するという通常の仮定をすることが正しいことでなくなる。
【００１６】
本発明の主旨は、ある種の金属トレースを接点領域付近に配置されているフィールド酸化物上で終端させることによりリバースエンジニアを誤った仮定に誘導することである。リバースエンジニアは、実際には何もないのに、プラグが存在しているのでソースまたはドレインに実際に接触しているのだと誤って仮定する。
【００１７】
接触領域を定め、境界を決定するフィールド酸化物が補正され、接触領域の一部を覆う。その後、くぼみとメタルプラグの位置を合わせて、メタルプラグがドレインのソース付近のフィールド酸化物で終わるようにする。
【００１８】
これらのパターンは同一のように見えるが、これらの見かけの接続は本当の接続ではない。リバースエンジニアは、その結果回路ブロック機能に関して誤った結論に到達する。
【００１９】
本発明の第１の態様では、半導体基板上に配置されたフィールド酸化物、接触領域内および前記フィールド酸化物層の上に配置されているメタルプラグ接点、前記メタルプラグ接点に接続されている金属を備える、リバースエンジニアリングを防止かつ／または阻止するのに適した半導体デバイスを提供する。
【００２０】
本発明の第２の態様では、半導体基板上に配置されたフィールド酸化物を設けるステップ、接触領域内および前記フィールド酸化物層の上に配置されているメタルプラグ接点を設けるステップ、前記メタルプラグ接点に接続するステップを含む、リバースエンジニアリングを防止かつ／または阻止する方法を提供する。
【００２１】
本発明の第３の態様では、半導体基板上に配置されたフィールド酸化物、接触領域外および前記フィールド酸化物層の上に配置されているメタルプラグ接点、前記メタルプラグ接点に接続されている金属を備える、リバースエンジニアリングを防止かつ／または阻止するのに適した半導体デバイスを提供する。
【００２２】
本発明の第４の態様では、半導体基板上に配置されたフィールド酸化物を設けるステップ、接触領域外および前記フィールド酸化物層の上に配置されているメタルプラグ接点を設けるステップ、前記メタルプラグ接点に接続するステップを含む、リバースエンジニアリングを防止かつ／または阻止する方法を提供する。
【００２３】
本発明の特徴および利点は、説明、添付された請求項、および添付図面を読むとよく理解できるであろう。
【００２４】
（ＩＶ．発明の詳細な説明）
本発明は、好ましくはＣＭＯＳ集積回路またはバイポーラシリコン回路を利用した半導体デバイスで使用することができる。図１は、ＣＭＯＳ集積回路１００内の典型的な電界効果トランジスタのいくつかの要素の一般的なアーキテクチャを示している。回路１００は、ソース１、ドレイン２、ゲート酸化物３、絶縁フィールド酸化物４、好ましくはシリコン酸化物からなる。さらに、これは、多結晶シリコン（「ｐｏｌｙ」）５、ケイ素化合物６、および接点プラグ７の層になっている。回路１００は、半導体基板８に配置されている。
【００２５】
図１（ａ）は、接点プラグ７を従来技術のフィールド酸化物４に関して配置する方法を示す。接点プラグ７は、ケイ素化合物６の層と能動領域９の上に配置される。図１では、このような接点をソース１とドレイン２の両方の上に配置することもできる。
【００２６】
図１（ｂ）は、金属化層１０の平面に直交する形で配置されている接点プラグ７を示している。接点プラグ７のこのような相対的向き付けは従来技術と本発明の両方に存在する。
【００２７】
金属化１０を見たリバースエンジニアは、ソースまたはドレイン２、またはゲートにつながっているとみなす。本発明の好ましい実施形態として図２に示されているように金属がフィールド酸化物４に入り込んでいるとリバースエンジニアは誤解し混乱する。
【００２８】
図２は、接点プラグ７を示しており、接点はフィールド酸化物４の右にあるべきことを意味している。フィールド酸化物４は、接点領域の一部の上に蒸着されており、通常だと接点領域で終わるように配置されている金属プラグ７は、フィールド酸化物４で終わっている。
【００２９】
プラグ７の面積は、通常、接点領域に比べて実質的に小さい。
【００３０】
Ｌ10は、酸化物領域、通常接点領域、およびプラグ７の打ち込みの間のオーバーラップ領域である。プラグ７の直径は、最小形状以下であるのが好ましい。Ｌ10のサイズは任意でよく、製造メーカーによって指定されるが、最小形状よりも１０％大きいのが好ましい。好ましい接点寸法は、バイアサイズの約３倍までである。
【００３１】
それとは別に、プラグ７は接点がなかった場合に回路内のどこかに蒸着されている酸化物層４で終わってもよい。図３は、このような実施形態を示している。図３からわかるように、接点プラグ７は、能動領域９の中には延長されない。その代わりに、酸化物層４で終わる。
【００３２】
本発明をいくつかの実施形態に関して説明したが、当業者であれば修正が思い浮かぶであろう。したがって、本発明は、添付の特許請求の範囲で必要とされている場合を除き、説明されている実施形態に制限するべきではない。
【図面の簡単な説明】
【００３３】
【図１】ＣＭＯＳ集積回路の一部とすることも可能な従来技術の電界効果トランジスタの概略図である。
【図１（ａ）】接点プラグを通常、フィールド酸化物に関して配置する仕方を示す概略図である（従来技術でもある）。
【図１（ｂ）】メタルプラグと金属化層の相対的配置を示す概略図である。
【図２】本発明の好ましい実施形態を示す概略図である。
【図３】本発明の他の実施形態を示す概略図である。
【図１】
2008010887.tif 000002
【図１（ａ）】
2008010887.tif 000003
【図１（ｂ）】
2008010887.tif 000004
【図２】
2008010887.tif 000005
【図３】
2008010887.tif 000006
【手続補正書】
【提出日】平成19年9月14日(2007.9.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
（ａ）半導体基板上に配置されたフィールド酸化物層と、
（ｂ）接点領域外で、前記フィールド酸化物層の上に配置されたメタルプラグ接点であって、前記接点領域から絶縁されており、前記接点領域には金属が電気的に接続されていないところのメタルプラグ接点と、
（ｃ）前記メタルプラグ接点に接続された金属と
を備える、リバースエンジニアリングを阻止し、そして／または防止するのに適した半導体デバイス。
【請求項２】
前記フィールド酸化物層は、最上部を有しており、前記メタルプラグ接点は、前記フィールド酸化物層の前記最上部に配置されている、請求項１に記載のデバイス。
【請求項３】
前記メタルプラグ接点は、前記フィールド酸化物層と接触している、請求項１に記載のデバイス。
【請求項４】
（ａ）半導体基板上に配置されたフィールド酸化物層を設けるステップと、
（ｂ）接点領域外で、前記フィールド酸化物層の上に配置されたメタルプラグ接点であって、前記接点領域から絶縁されており、前記接点領域には金属が電気的に接続されていないところのメタルプラグ接点を設けるステップと、
（ｃ）金属を前記メタルプラグ接点に接続するステップと
を含む、リバースエンジニアリングを阻止し、そして／または防止するのに適した半導体デバイスを製造するための方法。
【請求項５】
前記フィールド酸化物層は、最上部を有しており、前記メタルプラグ接点は、前記フィールド酸化物層の前記最上部に配置されている、請求項４に記載の方法。
【請求項６】
前記メタルプラグ接点は、前記フィールド酸化物層と接触している、請求項４に記載の方法。