(57)【要約】【課題】間とコストの増加を招くことなく電源を設計できるようにする。【解決手段】フィードバック回路設計用の方法及びシステムが開示される。１つの態様において、フィードバック回路設計の方法は、フィードバック段を有する基準回路設計を目標クロスオーバー周波数でシミュレートする段階と、目標クロスオーバー周波数での初期位相マージンを求める段階と、初期位相マージンがしきい値位相マージンよりも小さい場合に、フィードバック段にインピーダンス回路網を付加する段階とを含む。インピーダンス回路網の設計は、初期位相マージンが増大するように求められる。【選択図】図１
2008123524.tif 000002
【特許請求の範囲】
【請求項１】
フィードバック段を有する基準回路設計を目標クロスオーバー周波数でシミュレートするステップと、
前記目標クロスオーバー周波数での前記基準回路設計の初期位相マージンを求めるステップと、
前記初期位相マージンがしきい値位相マージンよりも小さい場合には、前記位相マージンを増大させるために前記フィードバック段にインピーダンス回路網を付加するステップと、
を含む方法。
【請求項２】
結果として得られる位相マージンが前記初期位相マージンよりも大きい状態で、前記目標クロスオーバー周波数に近接した結果として得られるクロスオーバー周波数で前記基準回路設計が動作するように、前記インピーダンス回路網のインピーダンス構成部品の値を算出するステップを更に含む、
ことを特徴とする請求項１に記載の方法。
【請求項３】
前記インピーダンス回路網のインピーダンス構成部品の値を算出するステップが、前記目標クロスオーバー周波数よりも少なくとも１ｄｅｃａｄｅだけ高く発生する極と、実質的に結果として得られるクロスオーバー周波数で発生するゼロとを前記基準回路設計の伝達関数に付加するステップを含む、
ことを特徴とする請求項２に記載の方法。
【請求項４】
前記基準回路設計の結果として得られるクロスオーバー周波数、結果として得られるクロスオーバー位相マージン、位相応答曲線、振幅応答曲線からなるグループから選択された基準回路設計特性を表す出力信号を生成するステップを更に含む、
ことを特徴とする請求項２に記載の方法。
【請求項５】
前記基準回路設計のループゲインを前記目標クロスオーバー周波数での近似的回路設計ゲインに制限するように前記基準回路設計のゲインリミッタの値を設定するステップを更に含む、
ことを特徴とする請求項１に記載の方法。
【請求項６】
前記インピーダンス回路網を付加するステップが、前記ゲインリミッタに並列に抵抗容量（ＲＣ）回路網を付加して前記初期位相マージンの振幅を増大させるステップを含む、
ことを特徴とする請求項１に記載の方法。
【請求項７】
前記目標クロスオーバー周波数での前記基準回路設計の位相マージンを増大させるように前記フィードバック段に含まれるフィードバック構成部品の値を算出するステップを更に含む、
ことを特徴とする請求項１に記載の方法。
【請求項８】
前記方法が、前記基準回路設計とその基準回路設計のパラメータがロードされたコンピュータ支援設計（ＣＡＤ）ツールにより実行される、
ことを特徴とする請求項１に記載の方法。
【請求項９】
機械によって実行される場合に、
フィードバック段を有する基準回路設計を目標クロスオーバー周波数でシミュレートするステップと、
前記目標クロスオーバー周波数での前記基準回路設計の初期位相マージンを求めるステップと、
前記初期位相マージンがしきい値位相マージンよりも小さい場合に、その初期位相マージンを増大させるために前記フィードバック段にインピーダンス回路網を付加するステップと、
を含む動作を前記機械に実行させる命令を提供する機械アクセス可能媒体。
【請求項１０】
前記機械によって実行される場合に、
前記基準回路設計のループゲインを前記目標クロスオーバー周波数での近似的回路設計ゲインに制限するように前記基準回路設計のゲインリミッタの値を設定するステップを含む追加の動作を前記機械に実行させる命令を更に設ける、
ことを特徴とする請求項９に記載の機械アクセス可能媒体。
【請求項１１】
前記インピーダンス回路網を付加するステップが、前記ゲインリミッタに並列に抵抗容量（ＲＣ）回路網を付加して前記初期位相マージンの振幅を増大させるステップを含む、
ことを特徴とする請求項１０に記載の機械アクセス可能媒体。
【請求項１２】
前記機械によって実行される場合に、
結果として得られる位相マージンが前記初期位相マージンよりも大きい状態で、前記目標クロスオーバー周波数に近接した結果として得られるクロスオーバー周波数で前記基準回路設計が動作するように、前記ＲＣ回路網のインピーダンス構成部品の値を算出するステップを含む追加の動作を前記機械に実行させる命令を更に提供する、
ことを特徴とする請求項１１に記載の機械アクセス可能媒体。
【請求項１３】
前記ＲＣ回路網のインピーダンス構成部品の値を算出するステップが、前記目標クロスオーバー周波数よりも少なくとも１ｄｅｃａｄｅ高く発生する極と、実質的に前記目標クロスオーバー周波数で発生するゼロとを前記基準回路設計の伝達関数に付加するステップを含む、
ことを特徴とする請求項１２に記載の機械アクセス可能媒体。
【請求項１４】
前記機械によって実行される場合に、
前記基準回路設計の結果として得られるクロスオーバー周波数、結果として得られるクロスオーバー位相マージン、位相応答曲線、振幅応答曲線からなるグループから選択された基準回路設計特性を表す出力信号を生成するステップを含む追加の動作を前記機械に実行させる命令を更に提供する、
ことを特徴とする請求項１２に記載の機械アクセス可能媒体。
【請求項１５】
前記基準しきい値位相マージンが４５度に等しい、
ことを特徴とする請求項９に記載の機械アクセス可能媒体。
【請求項１６】
命令を実行するプロセッサと、
前記命令を格納するために前記プロセッサに結合されたランダムアクセスメモリと、
前記プロセッサに結合され、コンピュータ支援設計（ＣＡＤ）ツールを格納するデータ記憶ユニット（ＤＳＵ）と、
を備えるシステムであって、
前記コンピュータ支援設計（ＣＡＤ）ツールが、前記プロセッサにより実行されたときに、
フィードバック段を有する基準回路設計を前記ＤＳＵから前記ＣＡＤツールにロードするステップと、
前記ＣＡＤツールを用いて目標クロスオーバー周波数で前記基準回路設計をシミュレートするステップと、
前記目標クロスオーバー周波数で前記基準回路設計の初期位相マージンを求めるステップと、
前記初期位相マージンがしきい値位相マージンよりも小さい場合、その初期位相マージンを増大させるために前記フィードバック段にインピーダンス回路網を付加するステップと、
を含む動作を前記プロセッサに実行させる、
ことを特徴とするシステム。
【請求項１７】
前記インピーダンス回路網を付加するステップが、
前記基準回路設計のループゲインを近似的回路設計ゲインに制限するように前記基準回路設計に含まれるゲイン制限抵抗の抵抗値を設定するステップと、
前記ゲイン制限抵抗に並列に抵抗容量（ＲＣ）回路網を付加するステップと、
前記初期位相マージンを増大させるように前記ＲＣ回路網の値を算出するステップと、
を含む、
ことを特徴とする請求項１６に記載のシステム。
【請求項１８】
前記ＲＣ回路網の値を算出するステップが、前記目標クロスオーバー周波数よりも少なくとも１ｄｅｃａｄｅ高く発生する極と、実質的に目標クロスオーバー周波数で発生するゼロとを前記基準回路設計の伝達関数に付加するステップを含む、
ことを特徴とする請求項１７に記載のシステム。
【請求項１９】
前記基準回路設計が、前記フィードバック段に結合された電力段を有する電源回路設計を含む、
ことを特徴とする請求項１６に記載のシステム。
【請求項２０】
前記電源回路設計の電力段が、変圧器に結合された集積回路電源コントローラを含む、
ことを特徴とする請求項１９に記載のシステム。
【請求項２１】
前記ＣＡＤツールは、前記基準回路設計の回路構成部品値、前記目標クロスオーバー周波数、前記しきい値位相マージン、目標ループゲインからなるグループから選択された前記基準回路設計のパラメータを前記ＣＡＤツールのユーザが入力することを可能にするグラフィカルユーザインタフェース（ＧＵＩ）を含む、
ことを特徴とする請求項１６に記載のシステム。
【請求項２２】
前記グラフィカルユーザインタフェースが更に、位相応答曲線、振幅応答曲線、前記基準回路設計のループゲインがほぼ１に等しい結果として得られるクロスオーバー周波数、前記結果として得られたクロスオーバー周波数で算出された前記基準回路設計の結果として得られたクロスオーバー位相マージンからなるグループから選択された出力データを表示するためのＧＵＩウィンドウを含む、
ことを特徴とする請求項２１に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に回路設計に関し、詳細にはフィードバック回路の設計に関する。
【背景技術】
【０００２】
フィードバック回路の設計は、回路設計者が行う比較的困難な問題の１つである。標準的なフィードバック回路では、設計者は、システムの挙動を制御するために構成部品の調整を行う。しかしながら、フィードバック回路は集積回路を含むことがある。これらの集積回路は、数百まではなくとも多くの内部構成部品を有する。内部構成部品の値やこれらの集積回路の周波数特性は固定されている。これは回路の周波数応答を操作するための設計の自由度を制限する。
【０００３】
この問題の１つの例は、電源設計の分野において存在する。電源回路は、光結合素子と統合コントローラ、スイッチ、ノイズフィルタを含むことがある。これらの構成部品を追加すると、所要の周波数特性を達成する設計者の能力が大幅に制約される。更に、設計者に課せられる特定の入力／出力仕様に起因して、電力構成部品は通常調整可能ではない。上記の制約の下での安定した制御ループを設計するための既知の方法があるが、これらは通常、所要の位相マージンよりも小さくなる。所要の周波数応答を維持しながらこの位相マージンを改善するには、通常はフィードバック回路の完全な再設計を伴い、時間とコストの増加を招くことになる。
【発明を実施するための最良の形態】
【０００４】
本開示の非制限的及び非網羅的な実施形態が添付図面を参照しながら説明されるが、別段の記載がない限り、種々の図全体を通して同じ参照符号は同じ要素を示す。詳細な本開示事項は添付図において説明として示され、限定するものではない。
【０００５】
フィードバック回路設計用のシステム及び方法の実施形態が本明細書で説明される。以下の説明において、本実施形態の理解を深めるために多数の詳細が記載される。しかしながら、当業者であれば、本明細書で説明される技法は、特定の詳細の１つ又はそれ以上が無くとも、或いは他の方法、構成部品、材料、その他を用いても実施することができる点は理解されるであろう。場合によっては、良く知られた構造、材料、又は動作は、ある態様を曖昧にするのを避けるために詳細には図示されず、説明されないことがある。
【０００６】
本明細書全体を通じて、「１つの実施形態」、「ある実施形態」、「１つの例」、又は「ある例」とは、実施形態又は例と関連して説明される特定の特徴、構造、又は特性が本開示の少なくとも１つの実施形態に含まれることを意味している。従って、本明細書全体で種々の箇所で現れる語句「ある実施形態において」、「１つの例において」、「ある例において」は、必ずしも全て同じ実施形態又は例を指すとは限らない。更に、特定の特徴、構造、又は特性は、１つ又はそれ以上の実施形態において好適なあらゆる方法で組み合わせることができる。
【０００７】
本明細書全体で幾つかの専門用語が使用される。これらの用語は、本明細書で特に定義しない限り、又はこれらの使用の文脈が明確に別のことを示唆しない限り、これらの用語が由来する技術分野における通常の意味で解釈すべきである。「位相マージン」は、本明細書ではフィードバック回路の相対的安定度の尺度として定義されるフィードバック特性であり、例えば、回路が不安定になるのに必須となるクロスオーバー周波数での追加の位相シフトの量として定量化することができる。１つの実施形態では、位相マージンは、−１８０°から測定される位相の追加の遅れとして測定することができる。「クロスオーバー周波数」とは、本明細書では、回路のループゲインが予め設定された又は動的に求められたゲイン値に等しい電気回路の周波数として定義されるフィードバック特性である。１つの例において、このゲイン値は、ほぼゲイン１（すなわち０ｄＢ）を表している。「ループゲイン」は、本明細書では、電気回路の制御ループの１周で発生する全ての回路素子のゲインの積の合計（又はｄＢ単位で表す場合はゲインの総和）として定義される。
【０００８】
図１は、一般に、本開示の教示に従って、基準回路設計のフィードバック回路構成部品の値を求めるためのソフトウェアアーキテクチャシステム１００の例を説明する基本ブロック図である。システム１００の図示の例は、コンピュータ支援設計（ＣＡＤ）ツール１０２、基準回路設計１０４、フィードバック回路構成部品値のリスト１０６を含む。１つの例において、システム１００は、カリフォルニア州Ｓａｎ  Ｊｏｓｅ所在のＰｏｗｅｒ  ＩｎｔｅｇｒａｔｉｏｎｓによるＰＩ  Ｅｘｐｅｒｔ（商標）電源設計ソフトウェアなどのコンピュータプログラム内に含めることができる機能ブロックを表している。他の例では、システム１００は、本開示の教示に従う電気回路を設計し、シミュレーションし、検証し、試験するための他の電気回路設計ソフトウェアプログラムに組み込むことができる点は理解できるであろう。
【０００９】
基準回路設計１０４は、回路入力に対する比較のための回路出力の一部を戻すフィードバック段を有する電気回路に関する記述を提示する。１つの例において、基準回路設計１０４は、電源出力を安定化するフィードバック段を含むスイッチングレギュレータ型の電源回路に相当する。基準回路設計１０４は、超高速集積回路設計用ハードウェア記述言語（ＶＨＤＬ）、ヴェリログ（Ｖｅｒｉｌｏｇ）、スパイス（ＳＰＩＣＥ）、ＨＳＰＩＣＥ、ＰＳＰＩＣＥ、又は同様のものを様々な抽象化レベル（例えば、動作コード、レジスタトランジスタ論理（ＲＴＬ）、ネットリスト（Ｎｅｔｌｉｓｔ）、レイアウト、その他）で含む、あらゆる数のハードウェア記述言語を用いて記述することができる。
【００１０】
基準回路設計１０４は、動作パラメータに基づく固定値とすることができる幾つかの電力段構成部品を含む。これらの電力段構成部品は、基準回路設計を生成するために、マニュアルで、又はカリフォルニア州Ｓａｎ  Ｊｏｓｅ所在のＰｏｗｅｒ  ＩｎｔｅｇｒａｔｉｏｎｓによるＰＩ  Ｅｘｐｅｒｔ（商標）電源設計ソフトウェアのようなＣＡＤツールによって予め算出される。基準回路設計１０４からのフィードバック段構成部品及び目標フィードバック特性がＣＡＤツール１０２にロードされる。フィードバック特性のグラフがＣＡＤツール１０２により生成される。位相マージンが算出されて、しきい値位相マージンを上回るかどうかを判定する。位相マージンがしきい値位相マージンを下回っていた場合、ＣＡＤツール１０２は、位相マージンを更に増大させるために、インピーダンス回路網（すなわち位相ブースト）を基準回路設計１０４に付加する。しかしながら、インピーダンス構成部品の値を算出する際において、ＣＡＤツール１０２は、位相マージンを増大させると共に、基準回路設計１０４の振幅応答特性に対して新規に付加されたインピーダンス回路網が有する作用を低減させることに関しても配慮する。次いで、ＣＡＤツール１０２は、算出したフィードバック回路構成部品値１０６を出力する。位相マージンがしきい値を上回っている場合には、ＣＡＤツール１０２は、算出したフィードバック回路構成部品値１０６を出力する。
【００１１】
１つの例において、ＣＡＤツール１０２は、限定ではないが、実際のクロスオーバー周波数と位相マージン、結果として得られた位相応答曲線、結果として得られた振幅応答曲線などの基準回路設計１０４の特性を更に出力する。システム１００のユーザは、マニュアルで基準回路設計の構成部品値に手動調整を加え、ＣＡＤツール１０２に基準回路設計１０４の新しいフィードバック回路構成部品値１０６を生成させるオプションを有する。
【００１２】
図２Ａは、本発明の教示による例示的な基準回路設計１０４を示す回路図である。基準回路設計１０４の図示の例は、非安定入力電圧２００、電力段２０２、フィードバック段２０４、負荷２０６を含む。図示の例において、電力段２０２は、エネルギ移送要素２０８、整流器２１０、フィルタ２１２、等価直列抵抗２１３を含み、さらにノイズフィルタ２１６、コントローラ２１８、スイッチ２２０を有する電源コントローラ２１４を含む。フィードバック段２０４の図示の例は、フィードバック構成部品２２２、シャントレギュレータ２２４、ゲインリミッタ２２６、光結合素子２２８を含み、さらにインピーダンス構成部品２３２、２３４を含む位相ブーストインピーダンス回路網２３０をも含む。
【００１３】
図２の基準回路設計１０４は、本開示の実施形態の教示を明瞭にする目的で、１つの特定の安定化電源トポロジーが図示されている。しかしながら、本開示の恩恵を受ける当業者であれば、本開示の教示が出力信号の監視のためのフィードバックやもし必要であれば制御のためのフィードバックを含む回路トポロジーの他の種々のタイプで利用できることを理解するはずである。
【００１４】
電力段２０２は、出力電力を非安定入力電圧２００から負荷２０６に供給するために結合される。フィードバック段２０４は、電力段２０２が実質的に一定の電流又は電圧を負荷２０６に出力することができるように、フィードバック信号を電力段２０２に供給するために結合されている。
【００１５】
電力段２０２は、１次側と２次側を有するエネルギ移送要素２０８を含む。図２Ａは、エネルギ移送要素２０８を２つの巻線を有する変圧器として示しているが、例えば、追加の負荷に電力を提供するため、又はバイアス電圧を供給するため、或いは電圧を負荷で感知するために２つよりも多い巻線を有する変圧器を含む、１つ又はそれ以上の回路から１つ又はそれ以上の他の回路にエネルギを移送するあらゆるデバイスを実装することができる点は理解できるであろう。エネルギ移送要素２０８の１次側の一端は非安定入力電圧２００に結合される。エネルギ移送要素２０８の１次側の他端は、電源コントローラ２１４に結合される。１つの例において、電源コントローラ２１４は、カリフォルニア州Ｓａｎ  Ｊｏｓｅ所在のＰｏｗｅｒ  Ｉｎｔｅｇｒａｔｉｏｎｓによる集積回路電源コントローラのＴＯＰＳｗｉｔｃｈ（登録商標）ファミリーからのものである。他の例では、本開示の教示による電源設計において他の電源コントローラを利用してもよい。電源コントローラ２１４には、フィードバック段２０４からのフィードバック信号を受け取るノイズフィルタ２１６が組み込まれている。電源コントローラ２１４にはまた、スイッチ２２０を起動するためのコントローラ２１８が組み込まれる。説明として、スイッチ２２０は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）などのトランジスタとすることができる。動作時には、スイッチ２２０は、コントローラ２１８によりオンオフされ、エネルギ移送要素２０８における１次側から２次側へのエネルギの移送を制御又は安定化する。
【００１６】
エネルギ移送要素２０８の２次側は、整流器２１０に結合される。スイッチ２２０のスイッチングの結果として、整流器２１０は脈動電流を出力し、これがフィルタ２１２によりフィルタ処理されて、負荷２０６で実質的に一定の（すなわち平均の）電圧又は電流を発生する。
【００１７】
フィードバック段２０４は、電力段２０２が実質的に一定の電流又は電圧を負荷２０６で出力することができるように、フィードバック信号を電力段２０２に供給するために結合されている。ゲインリミッタ２２６は光結合素子２２８に結合され、回路設計１０４のループゲインを低減させると共に、回路設計１０４の位相応答を実質的に影響がない状態にする。ゲインリミッタ２２６は、図２において光結合素子２２８と直列に結合された抵抗として示されているが、本開示の恩恵を受ける当業者であれば、回路設計１０４のループゲインを制限するために他の種々の構成部品を実装することができる点を理解するはずである。図示の基準回路設計１０４は、シャントレギュレータ２２４の特定の構成及び選択を含むが、本開示の恩恵を受ける当業者であれば、何らかのアクティブ又はパッシブフィードバック構成部品を利用してもよいことは理解されるはずである。
【００１８】
インピーダンス回路網２３０がゲインリミッタ２２６に結合されているように図２に示されている。図２は、インピーダンス回路網２３０をゲインリミッタ２２６に並列に結合された抵抗容量（ＲＣ）回路網として示しているが、回路設計１０４の位相マージンを増大させながらインピーダンス回路網２３０が回路設計１０４の振幅応答に対して有する作用を低減させるなどのために、他のあらゆる回路構成部品を利用することができる点は理解できるであろう。
【００１９】
フィードバックを含む回路トポロジーの他の種々のタイプを本開示の実施形態と共に用いることができる。例えば、図２Ｂは、本開示の教示による基準回路設計１０４の代替構成を示す回路図である。図２Ｂに示す例示的な回路設計１０４は、エネルギ移送要素２０９と、追加の電力段構成部品：すなわちダイオード２３６とインダクタ２３８とを含む。
【００２０】
図２Ｃは、本開示の教示によるループゲイン概念を示す機能回路図である。電流源２４０が基準回路１０４に取付られる。電流源２４０がＩｚ電流２４２を基準回路１０４に注入すると、順方向Ｉｘ電流２４４がリターンＩＹ電流２４６と等しくなくなる可能性がある。この場合、ループゲインは、以下に示すように順方向Ｉｘ電流２４４に対するリターンＩＹ電流２４６の比として定義される。
Ｔ＝ＩY／Ｉｘ      式１
ここで、Ｔはループゲインを表す。フィードバック回路構成部品値１０６は、システムが不安定になるのを防ぎ、望ましい過渡挙動となるようにループゲインを制御するよう設計される。
【００２１】
図３は、本開示の教示による、コンピュータ支援設計（ＣＡＤ）ツールを用いて基準回路設計の所要のフィードバック特性を得るようにフィードバック回路構成部品値を決定するための例示的なプロセス３００を示すフローチャートである。プロセス３００を図１〜図１０を参照して説明する。プロセス３００で現れるプロセスブロックの一部又は全ての順序は限定とみなすべきではない。本開示の恩恵を受ける当業者であれば、プロセスブロックの一部を本明細書で示されていない種々の順序で実行することができる点を理解するであろう。
【００２２】
プロセスブロック３０２で、基準回路設計１０４の電力段パラメータがＣＡＤツール１０２に入力される。電力段パラメータの値は通常固定値であり、基準回路設計１０４を生成するのに使用される。例としては、電力段パラメータは、フィルタ２１２に対応する容量値と、等価直列抵抗２１３に対応する抵抗値と、コントローラ２１８に対応するデューティサイクルと、インダクタ２３８に対応するインダクタンス値とを含むことができる。
【００２３】
図４は、本開示の教示による、ＣＡＤツールのユーザが基準回路設計の電力段パラメータを入力することができるＧＵＩウィンドウ４００を示す画面ショットである。ＧＵＩウィンドウ４００は、電力段パラメータに基づいて、カリフォルニア州Ｓａｎ  Ｊｏｓｅ所在のＰｏｗｅｒ  ＩｎｔｅｇｒａｔｉｏｎｓによるＰＩ  Ｅｘｐｅｒｔ（商標）電源設計ソフトウェアのようなソフトウェア回路設計ツールにより生成することができる。１つの例において、ソフトウェア回路設計ツールを用いて、基準回路設計１０４を生成することができる。加えて、ＧＵＩウィンドウ８００は、生成された基準回路設計１０４の全て又は一部をグラフィカルに表示することができる。
【００２４】
プロセスブロック３０４で、基準回路設計１０４がＣＡＤツール１０２にロードされる。１つの例において、コンピュータ上で実行されるソフトウェア回路設計ツールは、プロセスブロック３０４の前に起動され、基準回路設計１０４がソフトウェア回路設計ツールにより生成されるようにする。ソフトウェア回路設計ツールは、例えば、カリフォルニア州Ｓａｎ  Ｊｏｓｅ所在のＰｏｗｅｒ  ＩｎｔｅｇｒａｔｉｏｎｓによるＰＩ  Ｅｘｐｅｒｔ（商標）電源設計ソフトウェアなどのコンピュータプログラムとすることができる。１つの例では、生成された基準回路設計１０４はコンピュータ可読媒体内に格納される。別の例では、生成された基準回路設計１０４は、プリンタ、入力／出力コントローラ、又はディスプレイを介してコンピュータから出力することができる。１つの例において、プロセス３００は、本開示の教示に従って基準回路設計１０４を生成したソフトウェア回路設計ツールプログラムを実行する同一の又は異なるコンピュータにより実行されるＣＡＤツール１０２と共に実施することができる。
【００２５】
プロセスブロック３０６で、基準回路設計パラメータがＣＡＤツール１０２に入力される。図５は、本開示の教示による、基準回路設計パラメータを入力するためのプロセスブロック３０６を拡張するフローチャートである。
【００２６】
プロセスブロック５０２で、目標クロスオーバー周波数がＣＡＤツール１０２に入力される。プロセスブロック５０４で、位相マージンしきい値がＣＡＤツール１０２に入力される。１つの例において、位相マージンしきい値は、プロセスブロック５０４の前にＣＡＤツール１０２により設定される。プロセスブロック５０６で、フィードバック段構成部品の値がＣＡＤツール１０２に入力される。フィードバック段構成部品の値は、フィードバック回路構成部品２２２、光結合素子２２８に対応する電流伝達率（Ｃ．Ｔ．Ｒ）、シャントレギュレータ２２４に対応する誤差増幅器のゲインを含むことができる。通常、フィードバック回路構成部品２２２は、基準回路設計１０４の設計自由度をより大きくすることを可能にするために、入力値として使用される。しかしながら、ある環境において、フィードバック回路構成部品２２２におけるある値は、基準回路設計１０４のパラメータとして入力することができる。プロセスブロック５０８で、ゲインリミッタ２２６の抵抗値がＣＡＤツール１０２に入力される。１つの例において、ゲインリミッタ２２６の抵抗値は、実質的に低い又は高い抵抗値である。実質的に低い又は高い抵抗値は、目標クロスオーバー周波数に対してそれぞれ低い又は高いクロスオーバー周波数をもたらすことになる抵抗値として定義することができる。
【００２７】
図６は、本開示の教示による、ＣＡＤツールのユーザが基準回路設計の入力回路パラメータを入力することができるＧＵＩウィンドウ６００を示す画面ショットである。ＧＵＩウィンドウ６００は、ＣＡＤツール１０２に通信可能に結合され、ユーザがフィードバック構成部品パラメータ６１０を入力するのを可能にする。１つの例において、ユーザは、１つ又はそれ以上の構成部品パラメータを入力すると、ＧＵＩウィンドウ６００は、本開示の教示による、ＣＡＤツール１０２によって算出された残りのパラメータの値を表示する。ＧＵＩウィンドウ６００の図示の例はまた、基準回路設計１０４の全て又は一部をグラフィカルに表示する。１つの例において、ＧＵＩウィンドウ６００は、ユーザがユーザ選択可能制御部６１２を介してインピーダンス回路網２３０の使用をイネーブル／ディスエーブルにすることを可能とする。
【００２８】
ここで再び図３を参照すると、プロセスブロック３０８で、ＣＡＤツール１０２は、プロセスブロック３０６で入力パラメータとして設定されていなかったフィードバック構成部品２２２の値を算出する。次に、プロセスブロック３１０で、ＣＡＤツール１０２は、プロセスブロック３０２、３０６からのフィードバック構成部品２２２の算出値とプロセスブロック３０８からのフィードバック構成部品２２２の算出値に基づいて基準回路設計１０４をシミュレートする。
【００２９】
基準回路設計１０４のシミュレーションにおいて、ＣＡＤツール１０２は基準回路設計１０４のフィードバック特性をグラフ化することができる。これらのグラフは、限定ではないが、初期振幅応答曲線や初期位相応答曲線を含むことができる。図８は、本開示の教示による基準回路設計１０４の初期振幅応答曲線８０２と初期位相応答曲線８１０を示すグラフである。上述のように、図示の例において、初期クロスオーバー周波数８０４は、目標クロスオーバー周波数８０８よりも遙かに大きい。
【００３０】
プロセスブロック３１２において、ＣＡＤツール１０２は、ゲインリミッタ２２６の抵抗値を調節する。図７は、本開示の教示による、ＣＡＤツール１０２を用いた基準回路設計１０４のゲインリミッタの値を調節するためにプロセスブロック３１２を拡張するフローチャートである。プロセスブロック７０２で、ＣＡＤツール１０２は、初期振幅応答曲線８０２のような図８の初期振幅応答曲線を生成する。次に、決定ブロック７０４で、ＣＡＤツール１０２は、生成された振幅応答曲線８０２の初期クロスオーバー周波数８０４を求める。初期クロスオーバー周波数８０４が目標クロスオーバー周波数８０８に等しい場合、ＣＡＤツール１０２は終了する。目標クロスオーバー周波数８０８に等しくない場合、ＣＡＤツール１０２は、ゲインリミッタ２２６の値を調節（すなわち、増減させる）し、振幅応答曲線８０２が、クロスオーバー周波数が目標クロスオーバー周波数８０８に実質的に等しい状態の並進された振幅応答曲線８０６に向けて平行移動される。例えば、ゲインリミッタ２２６は、最初は、実質的に低抵抗値（すなわち１Ω）に設定することができ、結果として初期振幅応答曲線８０２を生じる。ＣＡＤツール１０２がゲインリミッタ２２６の抵抗を高くするにつれて、初期振幅応答曲線８０２が下方に平行移動し、初期クロスオーバー周波数８０４が目標クロスオーバー周波数８０８に近づく。
【００３１】
ゲインリミッタ２２６は実質的に抵抗であるので、初期振幅応答曲線は実質的に影響を受けない。従って、並進された振幅応答曲線８０６は、依然として初期位相応答曲線８１０と一致する。
【００３２】
次に、プロセスブロック３１４において、ＣＡＤツール１０２が、初期位相応答曲線８１０と目標クロスオーバー周波数８０８での位相８１２に基づいて初期位相マージン８１４を求める。決定ブロック３１６において、初期位相マージンがしきい値位相マージンと比較される。初期位相マージンがしきい値位相マージンよりも小さい場合、基準回路設計１０４は不十分であるとみなされ、制御はプロセスブロック３１８に進む。１つの例において、しきい値位相マージンは、約４５°に等しいとすることができ、ここで位相マージンは、クロスオーバー周波数での位相と−１８０°との間の差である。
【００３３】
プロセスブロック３１８において、インピーダンス回路網２３０が基準回路設計１０４に付加され、初期位相マージン８１４を増大させながら、並進された振幅応答曲線８０６に対してインピーダンス回路網２３０が有する作用を低減させる。１つの例において、インピーダンス回路網２３０は、ゲインリミッタ２２６に並列に結合（例えば、シャントされている）された抵抗容量回路網を含む。インピーダンス回路網２３０を付加することにより、図９に示すような結果として得られた位相応答曲線９１０と、結果として得られた振幅応答曲線９０６が生成される。図で分かるように、結果として得られた振幅応答曲線９０６は、少なくとも目標クロスオーバー周波数８０８の周波数までは並進振幅応答曲線８０６と僅かに異なる。しかしながら、インピーダンス回路網２３０を含めることで、目標クロスオーバー周波数８０８と近似しているが異なる結果として得られたクロスオーバー周波数９０８がもたらされる。
【００３４】
インピーダンス回路網２３０を付加することで、結果として得られた振幅応答曲線９０６はほとんど変化しないが、結果として得られた位相マージンが増大する。１つの例において、インピーダンス回路網２３０のインピーダンス構成部品は、結果として得られたクロスオーバー周波数９０８での結果として得られた位相曲線９１０が−９０°に向かって増大するように選択される。
【００３５】
次に、プロセスブロック３２０において、ＣＡＤツール１０２は、プロセスブロック３１８において付加されたインピーダンス構成部品の値を算出する。１つの例において、インピーダンス構成部品の値を算出することは、基準回路設計１０４の伝達関数を求めることを含む。次いで、ＣＡＤツール１０２は、実質的に目標クロスオーバー周波数８０８でゼロが伝達関数に付加され、且つ初期クロスオーバー周波数よりも少なくとも１ｄｅｃａｄｅ高く伝達関数に極が付加されるようにインピーダンス構成部品の値を算出する。図２の図示の例では、インピーダンス構成部品の抵抗２３２は以下のように算出することができる。    
ＲGAIN／９                                        式２
ここで、ＲGAINゲインリミッタ２２６の抵抗値に等しい。また、インピーダンス構成部品の容量２３４は以下のように算出することができる。
９／２０・π・ＲGAIN・ｆCROSSOVER                      式３
ここで、ＲGAINはゲインリミッタ２２６の抵抗値に等しく、ｆCROSSOVERは基準回路設計１０４のクロスオーバー周波数に等しい。
【００３６】
プロセスブロック３１８、３２０が終了すると（又は決定ブロック３１６がＮＯであった場合）、プロセス３００はプロセスブロック３２２に進む。プロセスブロック３２２で、結果として得られた振幅と位相曲線９０６、９１０がそれぞれ生成される。図１０は、本開示の教示による、基準回路設計の結果として得られたフィードバック特性を表示するＧＵＩウィンドウ１００を示す画面ショットである。１つの例において、ＣＡＤツール１０２は、電力段のみ、フィードバック段（例えば制御段）のみ、又は基準回路設計１０４全体についてのそれぞれのループゲイン又は位相を表示するＧＵＩウィンドウ１０００を例示する。
【００３７】
プロセスブロック３２４で、ＣＡＤツール１０２は、ユーザが基準回路設計１０４の構成部品値に対してマニュアルで変更するのを可能にする。ブロッ３２４でユーザ調節がある場合、制御はプロセスブロック３２６に進み、ここでＣＡＤツール１０２はフィードバック段構成部品を再算出する。次に、プロセスブロック３２８で、ＣＡＤツール１０２は、結果として得られたフィードバック特性（すなわち、振幅と位相応答曲線、その他）を再生成する。
【００３８】
プロセスブロック３３０で、ＣＡＤツール１０２は、結果として得られたクロスオーバー周波数、結果として得られた位相マージン、算出されたフィードバック構成部品値を出力する。図６に示すように、ＧＵＩウィンドウ６００は、基準回路設計１０４の結果として得られたクロスオーバー周波数を表示するための出力６１４を含む。ＧＵＩウィンドウ６００はまた、基準回路設計１０４の結果として得られた位相マージンを表示するための出力６１６を含む。更に、ＣＡＤツール１０２は、算出された構成部品値を反映する回路設計パラメータ６１０を更新する。
【００３９】
図１１は、ＣＡＤツール１０２、プロセス３００、ＧＵＩウィンドウ４００、ＧＵＩウィンドウ６００、ＧＵＩウィンドウ１０００のいずれかを実行するための例示的なプロセッシングシステム１１００を示すブロック図である。プロセッシングシステム１１００の図示の例は、１つ又はそれ以上のプロセッサ（又は中央プロセッシングユニット）１１０５、システムメモリ１１１０、不揮発性（ＮＶ）メモリ１１１５、データ記憶ユニット（ＤＳＵ）１１２０、通信リンク１１２５、チップセット１１３０を含む。図示のプロセッシングシステム１１００は、デスクトップコンピュータ、ノートブックコンピュータ、ワークステーション、ハンドヘルドコンピュータ、サーバ、又は同様のものを表すことができる。
【００４０】
プロセッシングシステム１１００の要素は、以下のように相互接続される。プロセッサ１１０５は、チップセット１１３０を介して、システムメモリ１１１０、ＮＶメモリ１１１５、ＤＳＵ１１２０、通信リンク１１２５に通信可能に結合され、命令又はデータを相互に送受信する。１つの例において、ＮＶメモリ１１１５は、読み出し専用メモリ（ＲＯＭ）、プログラマブルＲＯＭ、消去可能プログラマブルＲＯＭ、電気的消去可能プログラマブルＲＯＭ、又は同様のもののいずれかを含む。１つの例において、システムメモリ１１１０は、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、ダブルデータレートＳＤＲＡＭ（ＤＤＲ  ＳＤＲＡＭ）スタティックＲＡＭ、同様のものなどのランダムアクセスメモリ（ＲＡＭ）を含む。ＤＳＵ９２０は、ソフトウェアデータ、アプリケーション、及び／又はオペレーティングシステム用のあらゆる記憶デバイスを表すが、最も典型的には不揮発性記憶デバイスであろう。ＤＳＵ９２０は、任意選択的に、統合ドライブ電子（ＩＤＥ）ハードディスク、拡張ＩＤＥ（ＥＩＤＥ）ハードディスク、低価格ディスクによる冗長アレイ（ＲＡＩＤ）、小型コンピュータ用周辺機器インターフェース（ＳＣＳＩ）ハードディスク、シリアルアドバンストテクノロジーアタッチメント（ＳＡＴＡ、シリアルＡＴＡ）、同様のもののうちの１つ又はそれ以上を含む。ＤＳＵ１１２０は、プロセッシングシステム１１００の内部にあるものとして図示されているが、プロセッシングシステム１１００に外部的に結合されてもよい。通信リンク１１２５は、プロセッシングシステム１１００をネットワークに結合することができ、プロセッシングシステム１１００は、ネットワークを介して１つ又はそれ以上の他のコンピュータと通信することができるようになる。通信リンク１１２５は、モデム、イーサネット（Ｅｔｈｅｒｎｅｔ）カード、ギガビット・イーサネット（Ｅｔｈｅｒｎｅｔ）カード、ユニバーサルシリアルバス（ＵＳＢ）ポート、無線ネットワークインタフェースカード、光ファイバインタフェース、又は同様のものを含むことができる。
【００４１】
簡単にする目的で、プロセッシングシステム１１００の他の種々の要素を図１１から除外し、かつこの検討から除外している点を理解されたい。例えば、プロセッシングシステム１１００は、グラフィックカード、追加ＤＳＵ、他の持続性データ記憶デバイス（例えば、テープドライブ）、同様のものを更に含むことができる。チップセット１１３０はまた、メモリコントローラハブや入力／出力（Ｉ／Ｏ）コントローラハブだけでなく、周辺デバイスをチップセット１１３０に接続するためのデータバス（例えば、周辺コンポーネント相互接続バス）などのサブコンポーネントを相互接続するためのシステムバスや他の種々のデータバスを含むことができる。更に、プロセッシングシステム１１００は、図示の要素の１つ又はそれ以上がなくとも動作することができる。例えば、プロセッシングシステム１１００は、ＤＳＵ１１２０を必ずしも含まなくともよい。
【００４２】
上記で説明されたプロセスは、コンピュータソフトウェアとハードウェアの観点で説明されている。記載された技術は、機械（例えばコンピュータ）可読媒体内で具現化された機械実行可能命令を構成することができ、該命令は、機械によって実行されたときに、記載された動作を機械に実行させる。更に、本プロセスは、特定用途向け集積回路（ＡＳＩＣ）又は同様のものなどのハードウェア内で具現化することができる。
【００４３】
機械アクセス可能媒体は、機械（例えば、コンピュータ、ネットワークデバイス、パーソナルデジタルアシスタント（ＰＤＡ）、製造ツール、１つ又はそれ以上のプロセッサのセットを備えたあらゆるデバイス、その他）がアクセス可能な形式で情報を提供（すなわち、格納及び／又は伝送）するあらゆるメカニズムを含む。例えば、機械アクセス可能媒体は、記録可能／記録不能な媒体（例えば、読み出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、磁気ディスク記憶媒体、光学記憶媒体、フラッシュメモリデバイス、その他）を含む。
【００４４】
要約書に記載されたものを含む、本開示の図示された例及び実施形態の上記の説明は、網羅的なものではなく、開示された厳密な形態に本開示を限定するものではない。開示事項の具体的な実施形態や例は、本明細書では説明の目的で説明されたが、当業者には理解されるように、種々の修正形態が本開示の範囲内で実施可能である。
【００４５】
これらの修正形態は、上記で詳細な説明に照らして本開示に対して実施可能である。添付の請求項で使用される用語は、本開示を本明細書で開示された具体的な実施形態に限定するものと解釈すべきではない。むしろ、本開示の範囲は、添付の請求項によって完全に決定されるべきであり、請求項は、該請求項の解釈の確定された教義に従って解釈すべきである。
【図面の簡単な説明】
【００４６】
【図１】本開示の教示に従って、基準回路設計のフィードバック回路構成部品値を求めるためのソフトウェアアーキテクチャシステムを示す基本ブロック図である。
【図２Ａ】本発明の教示による基準回路設計を示す回路図である。
【図２Ｂ】本開示の教示による基準回路設計の代替構成を示す回路図である。
【図２Ｃ】本開示の教示によるループゲイン概念を示す機能回路図である。
【図３】本開示の教示による、コンピュータ支援設計（ＣＡＤ）ツールを用いて基準回路設計の所要のフィードバック特性を得るようにフィードバック回路構成部品値を決定するための例示的なプロセスを示すフローチャートである。
【図４】本開示の教示による、ＣＡＤツールのユーザが基準回路設計の電力段パラメータを入力することができるグラフィカルユーザインタフェース（ＧＵＩ）ウィンドウを示す画面ショットである。
【図５】本開示の教示による、基準回路設計パラメータを入力するための例示的なプロセスを示すフローチャートである。
【図６】本開示の教示による、ＣＡＤツールのユーザが基準回路設計の入力回路パラメータを入力することができるＧＵＩウィンドウを示す画面ショットである。
【図７】本開示の教示による、ＣＡＤツールを用いた基準回路設計のゲインリミッタの値を調節するための例示的なプロセスを示すフローチャートである。
【図８】本開示の教示による、基準回路設計のフィードバック特性を示すグラフである。
【図９】本開示の教示による、基準回路設計の結果として得られたフィードバック特性を示すグラフである。
【図１０】本開示の教示による、基準回路設計の結果として得られたフィードバック特性を表示するＧＵＩウィンドウを示す画面ショットである。
【図１１】本開示の実施形態を格納及び実行するための説明的なプロセッシングシステムを示すブロック図である。
【符号の説明】
【００４７】
１００  ソフトウェアアーキテクチャシステム、１０２  コンピュータ支援設計（ＣＡＤ）ツール、１０４  基準回路設計、１０６  フィードバック回路構成部品値
【図１】
2008123524.tif 000003
【図２Ａ】
2008123524.tif 000004
【図２Ｂ】
2008123524.tif 000005
【図２Ｃ】
2008123524.tif 000006
【図３】
2008123524.tif 000007
【図４】
2008123524.tif 000008
【図５】
2008123524.tif 000009
【図６】
2008123524.tif 000010
【図７】
2008123524.tif 000011
【図８】
2008123524.tif 000012
【図９】
2008123524.tif 000013
【図１０】
2008123524.tif 000014
【図１１】
2008123524.tif 000015