(57)【要約】【課題】前置歪補償回路の性能を保ちながら内部構成を最適化した回路を提供する。【解決手段】前置歪補償回路１００は、ベースバンド周波数のベースバンド入力信号が入力され、ＲＦ信号として出力される本線と、本線から分岐し再結合するフィードバック線と、本線の局部発振信号をＰＬＬ１０６により生成し、フィードバック線の局部発振信号を各ＩＦ周波数の差分のクロック信号とＰＬＬ発振出力を加算することにより合成するミキサー１１６と、を有している。本線は、補償器１０１と、直交変調器１０２と、Ｄ／Ａ変換器１０３と、アップコンバータ１０４と、電力増幅器１０５と、アップコンバータ１０４にクロックを供給するＰＬＬ１０６と、を有している。さらに、フィードバック線は、ダウンコンバータ１１１と、Ａ／Ｄ変換器１１２と、直交復調器１１３と、誤差検出器１１４と、テーブル更新器１１５と、を有する。【選択図】図１
2008005227.tif 000002
【特許請求の範囲】
【請求項１】
無線装置の電力増幅器に用いられ、本線から分岐し再結合するフィードバック線を有し、ベースバンド入力信号を参照信号として用い、電力増幅器の出力信号に含まれる歪み成分を相殺するためのベースバンドフィードバック信号を参照信号に同期して生成する前置歪補償回路において、
参照信号とベースバンドフィードバック信号との位相同期を取るために、本線ＩＦ信号の中間周波数（ＩＦ周波数）に対してフィードバックＩＦ信号のＩＦ周波数を少なくとも１／ｎ（ｎは自然数）の周波数に設定することを特徴とする前置歪補償回路。
【請求項２】
請求項１に記載の前置歪補償回路において、
本線ＩＦ信号に対するフィードバックＩＦ信号のＩＦ周波数比率を１／２，１／４又は１／８としたことを特徴とする前置歪補償回路。
【請求項３】
請求項１又は２に記載の前置歪補償回路において、
参照信号とベースバンドフィードバック信号との位相同期のために使用する二つの発振信号をどちらか一方の発振信号に基づいた発振信号にて合成することを特徴とする前置歪補償回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、前置歪補償回路に関し、特に無線装置の電力増幅器において発生した歪成分を補償する前置歪補償回路に関する。
【背景技術】
【０００２】
従来より、地上波デジタル放送やデジタル移動体通信などの無線通信システムでは、送信回路として高周波電力増幅用の増幅器が用いられている。この電力増幅器には、広い周波数帯域にわたり良好な線形特性が要求されることから、前置歪補償回路をはじめとする各種歪補償技術と組合わせた電力増幅器が用いられている。
【０００３】
前置歪補償回路は、電力増幅器の入力信号に対して電力増幅器の歪特性と逆の特性をあらかじめ付加することにより電力増幅器の出力において歪が除去され、所望の線形信号を得るための歪補償を行うものである。
【０００４】
また、電力増幅器の歪特性を測定するために、補償器に入力されるベースバンド入力信号と電力増幅器の出力信号を分岐して最終的に得られるベースバンドフィードバック信号との位相差が小さくなるように調整する必要がある。特許文献１には、フィードバックＩＦ信号を生成するダウンコンバータの局部発振器に対して移相値を設定する位相調整回路を有し、参照信号とベースバンドフィードバック信号の位相差を小さくする移相値を求め、位相調整回路にて調整する歪補償装置が開示されている。
【０００５】
【特許文献１】特開２００３−２９８６６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
補償器から供給されるベースバンド本線信号を本線ＩＦ信号に周波数変換する送信変換部の中間周波数（ＩＦ周波数）と、フィードバック線における電力増幅器の出力信号をフィードバックＩＦ信号に周波数変換する周波数変換部のＩＦ周波数と、を異なる周波数にすることで、それぞれに適したＤ／Ａ変換器とＡ／Ｄ変換器とを選択することが可能となる。しかし、ＩＦ周波数が異なる場合には、ＰＬＬ（Phase Locked Loop:位相同期回路)を二つ使用して共通の基準信号をそれぞれのＰＬＬに供給し、かつ発振器相互の位相同期を取る必要がある。
【０００７】
ＰＬＬの内部カウンタのスタートタイミングが二つのＰＬＬ間でずれている場合、本線ＩＦ信号とフィードバックＩＦ信号の位相差となって現れる。さらに、参照信号の振幅をパラメータにしてベースバンドフィードバック信号から検出した歪の振幅と位相を統計処理しているため、両者に位相差があると歪が正しく検知できない。
【０００８】
また、二つのＰＬＬ間のスタートタイミングを一致させることは難しいため、特許文献１に示されているように、フィードバックＩＦ信号の位相を調整することにより参照信号とベースバンドフィードバック信号の位相を一致させていた。
【０００９】
ところで、高周波電力増幅用の増幅器において、例えばＷ−ＣＤＭＡ等に用いられる電力増幅器は原信号が符号多重された振幅変動の大きな信号であり、スペクトラム拡散変調により広帯域信号となっているため、Ｄ／Ａ変換器に高いビット精度と高速な変換速度が要求されている。
【００１０】
これに対して歪成分除去のためのベースバンドフィードバック信号は、高速な変換速度は必要とされていないにもかかわらず、特許文献１に示されるように、アップコンバータ側とダウンコンバータ側の中間周波数（ＩＦ周波数）は同じ周波数を用いている。
【００１１】
このような状況において、本発明者はアップコンバータ側とダウンコンバータ側とのＩＦ周波数に着目し、アップコンバータ側とダウンコンバータ側とに適したＩＦ周波数を選択することにより、前置歪補償回路の性能を保ちながら内部構成の最適化が可能であることを発見した。
【００１２】
以上、上述したように、本発明は前置歪補償回路の性能を保ちながら内部構成を最適化した前置歪補償回路を提供する。
【課題を解決するための手段】
【００１３】
このような目的を達成するために、本発明に係る前置歪補償回路は、無線装置の電力増幅器に用いられ、本線から分岐し再結合するフィードバック線を有し、ベースバンド入力信号を参照信号として用い、電力増幅器の出力信号に含まれる歪み成分を相殺するためのベースバンドフィードバック信号を参照信号に同期して生成する前置歪補償回路において、参照信号とベースバンドフィードバック信号との位相同期を取るために、本線ＩＦ信号の中間周波数（ＩＦ周波数）に対してフィードバックＩＦ信号のＩＦ周波数を少なくとも１／ｎ（ｎは自然数）の周波数に設定することを特徴とする。
【００１４】
また、本発明に係る前置歪補償回路において、 本線ＩＦ信号に対するフィードバックＩＦ信号のＩＦ周波数比率を１／２，１／４又は１／８としたことを特徴とする。
【００１５】
さらに、本発明に係る前置歪補償回路において、参照信号とベースバンドフィードバック信号との位相同期のためにアップコンバータ側とダウンコンバータ側でそれぞれに使用する二つの発振信号をどちらか一方の発振信号に基づいた発振信号にて合成することを特徴とする。
【発明の効果】
【００１６】
本発明を用いることにより、アップコンバータとダウンコンバータの局部発振信号を生成するＰＬＬを１つにすることが可能となり、回路の簡略化が実現できる。また、参照信号とベースバンドフィードバック信号との位相差は原理的に固定ととなる為、位相調整回路は全位相可変である必要がなくなり簡略化が実現できる。その他の効果として、本線ＩＦ信号（アップコンバータ側）とフィードバックＩＦ信号（ダウンコンバータ側）とに適したＩＦ周波数を選択することにより、前置歪補償回路の性能を保ちながら内部構成の最適化が可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態（以下実施形態という）を、図面に従って説明する。
【００１８】
図３には、本発明を理解する上で参考となる構成（以下、参考構成という。）の前置歪補償回路２００が示されている。前置歪補償回路２００は、ベースバンド周波数のベースバンド入力信号が入力され、ＲＦ信号として出力される本線と、本線から分岐し再結合するフィードバック線と、二つのＰＬＬと、を有している。フィードバック線は、出力信号に含まれる歪み成分を検出し、補償器動作を最適化する為の帰還回路である。
【００１９】
前置歪補償回路２００の本線には、補償器２０１と、直交変調器２０２と、Ｄ／Ａ変換器２０３と、アップコンバータ２０４と、電力増幅器２０５と、アップコンバータ２０４にクロックを供給するＰＬＬ２０６と、発振器２０７と、が配置されている。
【００２０】
また、前置歪補償回路２００のフィードバック線には、ダウンコンバータ２１１と、Ａ／Ｄ変換器２１２と、直交復調器２１３と、誤差検出器２１４と、テーブル更新器２１５と、ダウンコンバータ２１１にクロックを供給するＰＬＬ２０９と、発振器２０８と、位相調整回路２１０と、が配置されている。
【００２１】
ここで、位相調整回路２１０は、二つのＰＬＬ間の位相を調整するものであり、フィードバックＩＦ信号の位相を調整することにより参照信号とベースバンドフィードバック信号の位相を一致させている。
【００２２】
次に、処理の流れを図３を用いて示す。ベースバンド周波数のベースバンド入力信号が補償器２０１と、誤差検出器２１４と、に入力される。誤差検出器２１４は、後述する処理により参照信号と電力増幅器の出力信号を分岐して最終的に得られるベースバンドフィードバック信号とを比較して歪成分を検出し、テーブル更新器２１５に検出された歪成分を出力する。テーブル更新器２１５は、誤差検出器２１４から取得した歪成分に基づいて補償器２０１に記憶されている歪補償係数を更新するものである。
【００２３】
補償器２０１により前置歪補償を施されたベースバンド本線信号は、直交変調器２０２によりＩＦ周波数帯の本線ＩＦ信号に変換された後にＤ／Ａ変換器２０３によりアナログ信号に変換される。変換されたアナログ信号は、アップコンバータ２０４によりＲＦ周波数帯の本線ＲＦ信号として電力増幅器２０５に入力され、電力増幅を行った後、送信出力信号として出力される。
【００２４】
電力増幅器２０５から出力された歪成分を含む送信出力信号は分岐され、フィードバック線のダウンコンバータ２１１でフィードバックＩＦ信号に変換された後に、Ａ／Ｄ変換器２１２によりデジタル信号に変換される。変換されたデジタル信号は、直交復調器２１３によりＩＦ周波数帯からベースバンド周波数のベースバンドフィードバック信号に変換され、誤差検出器２１４に入力される。誤差検出器２１４は、上述した参照信号と電力増幅器２０５から得られたベースバンドフィードバック信号とを比較して歪成分を検出する。
【００２５】
図３に示した参考構成では、二つのＰＬＬは同じＩＦ周波数で駆動されているため、本線とフィードバック線とのＩＦ周波数は同一であった。そこで、本発明の特徴の一つである異なるＩＦ周波数を用いた前置歪補償回路について説明する。
【００２６】
図１には、本線とフィードバック線とのＩＦ周波数を異なる周波数に設定した前置歪補償回路１００が示されている。なお、図３に示した参考構成と同一の部分には符号から１００を引いた符号を与え、重複する説明は省略する。また、図２には、本実施形態で用いたクロック発生器１１７が示されており、例えば、基準クロック１２２．８８ＭＨｚの１／ｎ倍（ｎ＝１，２，・・・）により各クロックを発生する。
【００２７】
本実施形態において、図３の参考構成と異なる点は、位相同期回路１１８として本線の局部発振信号をＰＬＬ１０６により生成し、フィードバック線の局部発振信号を各ＩＦ周波数の差分のクロック信号とＰＬＬ発振出力を加算することにより合成するミキサー１１６を有していることである。これにより、アップコンバータを含む直交変調器１０２の入力側（ａ）とダウンコンバータを含む直交復調器１１３の出力側（ｍ）におけるＰＬＬの位相差を無くすことが可能となる。なお、図中（ａ）〜（ｍ）は各信号線を示す。
【００２８】
【表１】
2008005227.tif 000003
【００２９】
表１は、各信号線（ａ）〜（ｍ）の信号を示す表であり、処理の流れについて図１と表１を用いて示す。ベースバンド周波数のベースバンド入力信号が補償器１０１に入力され、前置歪補償がなされた信号が出力されると、表１の(ａ)に示すようなＡｓｉｎ（ω1ｔ）がベースバンド本線信号として出力される。（ａ）のベースバンド本線信号は直交変調器１０２に供給され、（ｂ）に示すようなｓｉｎ（ω3ｔ）により（ｃ）の−Ａ／２ｃｏｓ（（ω1＋ω3）ｔ）として本線ＩＦ信号が直交変調器１０２から出力される。なお、本実施形態では（ｂ）に例えば１２２．８８ＭＨｚのクロックを用いた。
【００３０】
直交変調器１０２から出力された本線ＩＦ信号は、Ｄ／Ａ変換器１０３によりアナログ信号に変換され、アップコンバータ１０４に出力される。アップコンバータ１０４には、ＰＬＬ１０６より（ｅ）の−ｓｉｎ（ω4ｔ＋θe）が供給されている。なお、θeはＰＬＬ１０６により発生する位相差であり、ＰＬＬ１０６には例えば３０．７２ＭＨｚのクロックを用いた。
【００３１】
アップコンバータ１０４にてＰＬＬのクロック周波数が加算され(ｄ）、電力増幅器１０５から１５３．６０ＭＨｚのＲＦ帯の送信出力信号が出力される。電力増幅器１０５の出力は分岐され、（ｆ）の−αＡ／４ｓｉｎ（（ω1＋ω3＋ω4）ｔ＋θe）がダウンコンバータ１１１に出力される。ここで、αは歪成分である。
【００３２】
ダウンコンバータ１１１にはミキサー１１６からの出力クロックである（ｇ）に示すような−１／２ｃｏｓ（（ω4＋ω5）ｔ＋θg）が供給され、電力増幅器１０５からの出力がダウンコンバートされる。ダウンコンバータ１１１からの出力は（ｈ）の−αＡ／１６ｓｉｎ（（ω1＋ω3−ω5）ｔ＋θe−θg）となり、６１．４４ＭＨｚのフィードバックＩＦ信号がＡ／Ｄ変換器１１２に出力される。ここで、ＰＬＬ１０６による局部発振信号は、本線とフィードバック線の双方で加算と減算が行われるため、θe＝θgとなりθe−θgはＰＬＬ発振位相に関係なく“０”となる。もしＰＬＬ発振位相が基準クロックとずれた場合でも、本線とフィードバック線間の位相差は生じない。
【００３３】
Ａ／Ｄ変換器１１２は、フィードバックＩＦ信号をアナログ信号からデジタル信号に変換して直交復調器１１３に出力する。直交復調器１１３は、（ｉ）のｓｉｎ（ω5ｔ）により（ｍ）のαＡ／１６ｓｉｎ（ω1ｔ）としてベースバンドフィードバック信号を誤差検出器１１４に出力する。このようにして、（ａ）から（ｍ）におけるＰＬＬ１０６の位相差を無くすことが可能となる。
【００３４】
以上、上述したように、本実施形態に係る前置歪補償回路を用いることにより、ＰＬＬの使用は１個のみとすることが可能となり、回路の簡略化が実現できる。また、その他の効果として、アップコンバータ側とダウンコンバータ側とに適したＩＦ周波数を選択することにより、前置歪補償回路の性能を保ちながら機器の簡略化が可能となる。さらに、機器の簡略化が可能となることで、デジタル処理の処理量を減らすことが可能となる。
【００３５】
なお、本実施形態で使用したクロック周波数列は説明のために例示したものであり、なんら限定するものではなく、その他のクロック周波数であってもよい。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態に係る前置歪補償回路の全体構成図である。
【図２】本発明の実施形態に係る前置歪補償回路で使用する基準クロックを示した構成図である。
【図３】本発明の理解の参考となる参考構成に係る前置歪補償回路の全体構成図である。
【符号の説明】
【００３７】
１００，２００  前置歪補償回路、１０１，２０１  補償器、１０２，２０２  直交変調器、１０３，２０３  Ｄ／Ａ変換器、１０４，２０４  アップコンバータ、１０５，２０５  電力増幅器、１０６，２０６，２０９  ＰＬＬ、１１１，２１１  ダウンコンバータ、１１２，２１２  Ａ／Ｄ変換器、１１３，２１３  直交復調器、１１４，２１４  誤差検出器、１１５，２１５  テーブル更新器、１１６ ミキサー、１１７ クロック発生器、１１８，２１８  位相同期回路、２０７，２０８  発振器。
【図１】
2008005227.tif 000004
【図２】
2008005227.tif 000005
【図３】
2008005227.tif 000006