(57)【要約】      （修正有）【課題】ＰＩＮダイオードを用いた表面実装型のリミッタ回路において、高レベルの高周波信号の入力時における信号の抑圧比が十分に大きなリミッタ回路を提供すること。【解決手段】それぞれが、ＰＩＮダイオード（１−１、１−２）と、該ＰＩＮダイオード及び接続部のインダクタンスを線路の位相回転により使用周波数において打ち消す整合用マイクロ波回路（４−１、４−２）からなる、第１直列回路と第２直列回路を、主マイクロストリップ線路（４）と接地導体間に、λ／４間隔で接続する。【選択図】図１
2008022232.tif 000002
【特許請求の範囲】
【請求項１】
マイクロ波帯で使用するＰＩＮダイオードを用いた表面実装型のリミッタ回路において、
信号入力端と信号出力端との間に配置された主のマイクロストリップ線路と、
前記主のマイクロストリップ線路の第１接続点と接地導体との間に接続部を介して直列に接続された、第１ＰＩＮダイオードと、該第１ＰＩＮダイオード及び接続部のインダクタンスを線路の位相回転により使用周波数において打ち消す第１整合用マイクロ波回路と、
前記第１接続点から使用周波数の電気長λ／４（但し、λは波長）だけ離れた前記主のマイクロストリップ線路の第２接続点と接地導体との間に接続部を介して直列に接続された、第２ＰＩＮダイオードと、該第２ＰＩＮダイオード及び接続部のインダクタンスを線路の位相回転により使用周波数において打ち消すための第２整合用マイクロ波回路と、を備えることを特徴とするリミッタ回路。
【請求項２】
前記第１整合用マイクロ波回路は、前記第１接続点から前記第１ＰＩＮダイオードを見たインダクタンスを使用周波数において実質的に零にするλ／２より僅かに短い長さの第１副マイクロストリップ線路を有し、
第２整合用マイクロ波回路は、前記第２接続点から前記第２ＰＩＮダイオードを見たインダクタンスを使用周波数において実質的に零にするλ／２より僅かに短い長さの第２副マイクロストリップ線路を有することを特徴とする、請求項１に記載のリミッタ回路。
【請求項３】
前記第１整合用マイクロ波回路は、前記第１接続点から前記第１ＰＩＮダイオードを見たインダクタンスを使用周波数において実質的に零にする、前記主のマイクロストリップ線路より細い幅且つλ／２より短い長さの第３副マイクロストリップ線路と、該第３副マイクロストリップ線路の端部と接地導体との間に接続された第１チップキャパシタとを有し、
前記第２整合用マイクロ波回路は、前記第２接続点から前記第２ＰＩＮダイオードを見たインダクタンスを使用周波数において実質的に零にする、前記主のマイクロストリップ線路より細い幅且つλ／２より短い長さの第４副マイクロストリップ線路と、該第４副マイクロストリップ線路の端部と接地導体との間に接続された第２チップキャパシタとを有することを特徴とする、請求項１に記載のリミッタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波帯で使用するピン（ＰＩＮ）ダイオードを用いたリミッタ回路に関する。
【背景技術】
【０００２】
マイクロ波帯等の高周波帯で用いられるリミッタ回路は、例えばレーダ装置においてレーダアンテナとレーダ受信機との間に配置され、レーダパルス送信時に漏洩する送信信号や近距離の目標から反射されるレーダパルス信号等、過大なレベルの信号が直接にレーダ受信機に印加されないように、レーダ受信機を保護する回路である。この種のリミッタ回路のリミッタ素子として、ＰＩＮダイオードやショットキーバリアダイオードなどが用いられる。
【０００３】
従来のリミッタ回路の一例の回路図を図８に示し、その実装例を図９に示す（非特許文献１参照）。この従来例のリミッタ回路において、４はマイクロストリップ線路中心導体（以下、本明細書において、マイクロストリップ線路、という）であり、誘電体基板５の表面に配置されている。誘電体基板５の裏面には、接地導体（図示されていない）が全面に設けられている。
【０００４】
マイクロストリップ線路４の信号線入力端７と反対側の信号線出力端８との間に、使用周波数帯域の中心周波数（例、３ＧＨｚ）のλ／４（λは波長を表す）の間隔を隔てて、２つのＰＩＮダイオード１−１，１−２が設けられる。λ／４の間隔は、従来のリミッタ回路において反射特性を改善するのに好適な距離である。これらＰＩＮダイオード１−１，１−２は、それぞれＰＩＮダイオードチップを内蔵してパッケージングされている構造のＰＩＮダイオードパッケージである。
【０００５】
これらＰＩＮダイオード１−１，１−２のアノード電極はマイクロストリップ線路４に接続され、そのカソードはビア（ＶＩＡ）ホール２−１，２−２を介して接地導体に接続されている。また、直流（ＤＣ）リターン線路３が、マイクロストリップ線路４と接地導体との間に、ＶＩＡホール２−３を介して接続されている。なお、ＶＩＡホール２−１〜２−３は、接続部分とホール部分を含む。
【０００６】
このようにして、この種のリミッタ回路は、回路パターンとＶＩＡホールを形成した誘電体基板にＰＩＮダイオードを自動実装可能な表面実装型リミッタ回路である。
【０００７】
この従来のリミッタ回路において、リミットがかからない低レベル（即ち、小信号）の高周波信号が入力端７に入力されると、２つのＰＩＮダイオード１−１，１−２はいずれも非導通（即ち、オフ）状態にあり、また、ＤＣリターン線路３は高周波信号に対しては高インピーダンスを有する。したがって、入力された高周波信号はほとんど減衰されることなくマイクロストリップ線路４を伝搬して、出力端８に現れる。
【０００８】
一方、リミットがかかる高レベル（即ち、大信号）の高周波信号が入力端７に入力された場合には、ＰＩＮダイオード１−１，１−２にはＤＣリターン線路３を介して整流電流が流れ、これらＰＩＮダイオード１−１，１−２はどちらも導通状態になる。このため、入力された高周波信号はほとんど反射されて、出力端８には僅かなレベルの高周波信号しか出力されないことが期待される。
【０００９】
このようにして、従来のリミッタ回路は、出力端８の後段に接続されたレーダ受信機等へ過大なレベルの高周波信号が入力されることを阻止するようにしている。
【非特許文献１】Ｏｈｉｏ  Ｍｉｃｒｏｗａｖｅ  Ｌｔｄ、“Ｐｉｎ  Ｄｉｏｄｅ  Ｌｉｍｉｔｅｒ       ｓ  ０．５  ＴＯ  １８  ＧＨｚ”、［ｏｎｌｉｎｅ］、［平成１８年４月２０日検索］、     インターネット〈URL：ｈｔｔｐ：／／ｗｗｗ．ｏｈｉｏｍｉｃｒｏｗａｖｅ．ｃ      ｏｍ／ｈｅｒｏｔｅｋ／ｈｅｒｏｔｅｋ７．ｈｔｍｌ〉
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図８，図９に示すＰＩＮダイオードを用いる従来のリミッタ回路では、ＰＩＮダイオード自体のインダクタンスの他に、ＰＩＮダイオード１−１，１−２をマイクロストリップ線路４と接地導体との間に接続するためのＶＩＡホール２−１，２−２を含む接続部のインダクタンスを、ＰＩＮダイオードに直列に含んでしまう。
【００１１】
したがって、接続部を含むＰＩＮダイオード回路の等価回路は、小信号入力時のオフ状態時には、図１０に示されるように、インダクタンスＬとキャパシタンスＣとの直列回路になり、また、大信号入力時のオン状態時には、図１１に示されるように、インダクタンスＬと抵抗Ｒとの直列回路になる。なお、キャパシタンスＣは、ＰＩＮダイオードオフ時のキャパシタンスであり、抵抗Ｒは、ＰＩＮダイオードオン時の抵抗である。
【００１２】
このような等価回路で表される従来のリミッタ回路におけるリミッタ特性（反射特性Ｓ１１及び伝送特性Ｓ２１）を図１２及び図１３に示している。図１２は、低レベル（小信号）入力時の反射特性Ｓ１１と伝送特性Ｓ２１を示し、図１３は、高レベル（大信号）入力時の反射特性Ｓ１１と伝送特性Ｓ２１を示している。低レベル入力時には、図１２のように、中心周波数の３ＧＨｚ帯で反射特性Ｓ１１は良好であり、また伝送特性Ｓ２１は大きく伝送損失は小さい。しかし、図１３のように、高レベル入力時の伝送特性Ｓ２１は中心周波数の３ＧＨｚで約−１６ｄＢに留まり、リミッタ回路としての信号の抑圧比を十分に得ることはできていない。
【００１３】
このように、従来のリミッタ回路では、ＰＩＮダイオード回路が図１０、図１１のような等価回路で表されるため、高レベルの高周波信号が入力された場合に、インダクタンスＬにより、ＰＩＮダイオード回路のインピーダンスが十分小さな値とならず、特に周波数が高くなるほど信号の抑圧比が低下する問題があった。
【００１４】
本発明は、上記の事情を考慮してなされたものであって、マイクロ波帯で使用するＰＩＮダイオードを用いた表面実装型リミッタ回路において、高レベルの高周波信号の入力時における信号の抑圧比が十分に大きなリミッタ回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
請求項１に記載のリミッタ回路は、マイクロ波帯で使用するＰＩＮダイオードを用いた表面実装型のリミッタ回路において、
信号入力端と信号出力端との間に配置された主のマイクロストリップ線路と、
前記主のマイクロストリップ線路の第１接続点と接地導体との間に接続部を介して直列に接続された、第１ＰＩＮダイオードと、該第１ＰＩＮダイオード及び接続部のインダクタンスを線路の位相回転により使用周波数において打ち消す第１整合用マイクロ波回路と、
前記第１接続点から使用周波数の電気長λ／４（但し、λは波長）だけ離れた前記主のマイクロストリップ線路の第２接続点と接地導体との間に接続部を介して直列に接続された、第２ＰＩＮダイオードと、該第２ＰＩＮダイオード及び接続部のインダクタンスを線路の位相回転により使用周波数において打ち消すための第２整合用マイクロ波回路と、を備えることを特徴とする。
【００１６】
請求項２に記載のリミッタ回路は、請求項１に記載のリミッタ回路において、前記第１整合用マイクロ波回路は、前記第１接続点から前記第１ＰＩＮダイオードを見たインダクタンスを使用周波数において実質的に零にするλ／２より僅かに短い長さの第１副マイクロストリップ線路を有し、
第２整合用マイクロ波回路は、前記第２接続点から前記第２ＰＩＮダイオードを見たインダクタンスを使用周波数において実質的に零にするλ／２より僅かに短い長さの第２副マイクロストリップ線路を有することを特徴とする。
【００１７】
請求項３に記載のリミッタ回路は、請求項１に記載のリミッタ回路において、前記第１整合用マイクロ波回路は、前記第１接続点から前記第１ＰＩＮダイオードを見たインダクタンスを使用周波数において実質的に零にする、前記主のマイクロストリップ線路より細い幅且つλ／２より短い長さの第３副マイクロストリップ線路と、該第３副マイクロストリップ線路の端部と接地導体との間に接続された第１チップキャパシタとを有し、
前記第２整合用マイクロ波回路は、前記第２接続点から前記第２ＰＩＮダイオードを見たインダクタンスを使用周波数において実質的に零にする、前記主のマイクロストリップ線路より細い幅且つλ／２より短い長さの第４副マイクロストリップ線路と、該第４副マイクロストリップ線路の端部と接地導体との間に接続された第２チップキャパシタとを有することを特徴とする。
【発明の効果】
【００１８】
本発明のリミッタ回路によれば、マイクロ波帯回路で使用するＰＩＮダイオードを用いた表面実装型のリミッタ回路において、ＰＩＮダイオードやその接続部に寄生するインダクタンスが存在しても、高レベルの高周波信号の入力時における信号の抑圧比を十分に大きくすることができる。また、ＰＩＮダイオードがオフ状態となる小信号入力時に、低レベルの高周波信号の入力時の反射特性の劣化を少なくすることができる。
【００１９】
また、第１、第２整合用マイクロ波回路を、第１、第２接続点から第１、第２ＰＩＮダイオードを見たインダクタンスを使用周波数において実質的に零にするλ／２より僅かに短い長さの第１、第２副マイクロストリップ線路を有して構成しているから、リミッタ回路を簡単な構成で実現できる。
【００２０】
また、第１、第２整合用マイクロ波回路を、主のマイクロストリップ線路より細い幅且つλ／２より短い長さの第３、第４副マイクロストリップ線路と、この第３、第４副マイクロストリップ線路の端部と接地導体との間に接続された第１、第２チップキャパシタとを有して構成しているから、リミッタ回路をより小型化した構成で実現できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明のリミッタ回路の各実施例について、図を参照して説明する。本発明のマイクロ波帯で使用するＰＩＮダイオードを用いた表面実装型のリミッタ回路は、信号入力端と信号出力端との間に配置された主のマイクロストリップ線路の第１接続点と接地導体との間に、第１ＰＩＮダイオードと第１整合用マイクロ波回路とを直列に接続する。この第１整合用マイクロ波回路は、第１ＰＩＮダイオード及びその直列接続に伴う接続部のインダクタンスを線路の位相回転により使用周波数において打ち消す。また、その第１接続点から使用周波数の電気長λ／４（但し、λは波長）だけ離れた主のマイクロストリップ線路の第２接続点と接地導体との間に、第２ＰＩＮダイオードと第２整合用マイクロ波回路とを直列に接続する。この第２整合用マイクロ波回路は、第２ＰＩＮダイオード及びその直列接続に伴う接続部のインダクタンスを線路の位相回転により使用周波数において打ち消す。
【００２２】
本発明の第１実施例は、その第１、第２整合用マイクロ波回路として、第１、第２接続点から第１、第２ＰＩＮダイオードを見たインダクタンスを使用周波数において実質的に零にするλ／２より僅かに短い長さの第１、第２副マイクロストリップ線路を有して、構成されている。
【００２３】
本発明の第１の実施例の表面実装型リミッタ回路について、図１〜図５を参照して説明する。図１は、第１実施例の表面実装型リミッタ回路の一例の回路図を示しており、図２は、その実装例を示している。
【００２４】
図１，図２において、主マイクロストリップ線路４は、信号入力端（または、信号線入力端、と言っても良い）７と信号出力端（または、信号線出力端、と言っても良い）８との間にあり、誘電体基板５の表面に配置されている。誘電体基板５の裏面には、接地導体（図示されていない）が全面に設けられている。
【００２５】
主マイクロストリップ線路４の一方側の信号線入力端７と反対側の信号線出力端８との間の第１接続点と接地導体との間に、第１ＰＩＮダイオード１−１と第１整合用マイクロ波回路としての第１副マイクロストリップ線路４−１が直列に接続される。この例では、第１接続点に第１副マイクロストリップ線路４−１の一端が接続され、その第１副マイクロストリップ線路４−１の他端に第１ＰＩＮダイオード１−１のアノードが接続され、そのカソードがＶＩＡホール２−１を介して接地導体に接続されている。
【００２６】
この第１副マイクロストリップ線路４−１は、第１ＰＩＮダイオード１−１及びＶＩＡホール２−１等の接続部のインダクタンスを線路の位相回転により使用周波数において打ち消すものであり、第１接続点から第１ＰＩＮダイオード１−１を見たインダクタンスを使用周波数（例えば、３ＧＨｚ）において実質的に零にするλ／２（λは、波長）より僅かに短い長さを有している。
【００２７】
主マイクロストリップ線路４の一方側の信号線入力端７と反対側の信号線出力端８との間であって、前述の第１接続点と使用周波数の電気長で実質的にλ／４だけ離れた第２接続点と接地導体との間に、第２ＰＩＮダイオード１−２と第２整合用マイクロ波回路としての第２副マイクロストリップ線路４−２が直列に接続される。この例では、同様に、第２接続点に第２副マイクロストリップ線路４−２の一端が接続され、その第２副マイクロストリップ線路４−２の他端に第２ＰＩＮダイオード１−２のアノードが接続され、そのカソードがＶＩＡホール２−２を介して接地導体に接続されている。
【００２８】
この第２副マイクロストリップ線路４−２は、第２ＰＩＮダイオード１−２及びＶＩＡホール２−２等の接続部のインダクタンスを線路の位相回転により使用周波数において打ち消すものであり、第２接続点から第２ＰＩＮダイオード１−２を見たインダクタンスを使用周波数において実質的に零にするλ／２より僅かに短い長さを有している。また、この第１、第２副マイクロストリップ線路４−１、４−２の幅は、主マイクロストリップ線路４の幅と同じでよい。
【００２９】
また、直流（ＤＣ）リターン線路３が、主マイクロストリップ線路４と接地導体との間に、ＶＩＡホール２−３を介して接続されている。
【００３０】
さて、本発明のリミッタ回路において、リミットがかからない低レベル（即ち、小信号）の高周波信号が信号入力端７に入力されると、第１，第２のＰＩＮダイオード１−１，１−２はいずれも非導通（即ち、オフ）状態にある。このオフ状態における第１，第２のＰＩＮダイオード回路（ＰＩＮダイオード１−１，１−２とその接続部を含む）の等価回路は、前述の図１０のように、寄生インダクタンスＬとキャパシタンスＣの直列回路で表現される。
【００３１】
第１ＰＩＮダイオード１−１と第１副マイクロストリップ線路４−１との直列回路が接続される第１接続点と、第２ＰＩＮダイオード１−２と第２副マイクロストリップ線路４−２との直列回路が接続される第２接続点とは、使用周波数の電気長で実質的にλ／４だけ離れている。このオフ状態において、第１接続点での反射信号と第２接続点での反射信号とが相殺されるから、信号線入力端７における合成した反射信号は低いレベルとなる。
【００３２】
したがって、低レベル（小信号）入力時の反射特性Ｓ１１は良好（この場合は、反射係数がきわめて小さい）で、伝送特性Ｓ２１も良好（この場合は、伝送損失がほとんど無い）になる。図３は、本発明の第１実施例における、小信号入力時の反射特性Ｓ１１及び伝送特性Ｓ２１を示す図である。図３を参照すると、中心周波数の３ＧＨｚにおいて、反射特性Ｓ１１は３０ｄＢ以下に小さくなっており、また、伝送特性Ｓ２１も劣化がほとんど見られない。
【００３３】
次に、リミットがかかる高レベル（即ち、大信号）の高周波信号が信号入力端７に入力された場合には、ＰＩＮダイオード１−１，１−２にはＤＣリターン線路３を介して整流電流が流れ、これらＰＩＮダイオード１−１，１−２はどちらも導通（即ち、オン）状態になる。このオン状態における第１，第２のＰＩＮダイオード回路（ＰＩＮダイオード１−１，１−２とその接続部を含む）の等価回路は、前述の図１１のように、寄生インダクタンスＬとオン抵抗Ｒの直列回路で表現される。
【００３４】
この第１，第２のＰＩＮダイオード１−１，１−２は、ＰＩＮダイオードチップを内蔵してパッケージングされている構造のパッケージ型のものでは例えば、オン時の抵抗値は３Ω程度の低抵抗であるが、ＰＩＮダイオード回路のインダクタンスはＰＩＮパッケージ内のボンディングワイヤーやＶＩＡホールなどの接続部の寄生インダクタンスを含んで０．８ｎＨ程度のインダクタンスを持つ。以下、具体的数値は例示である。
【００３５】
このため、マイクロ波帯におけるＰＩＮダイオード１−１，１−２を含むＰＩＮダイオード回路のオン状態のインピーダンスＺｏｎは、Ｒ＋ｊ２πｆＬ＝３＋ｊ２πｆ・０．８（Ω）となる。例えば、使用周波数ｆが３ＧＨｚでは３＋ｊ１５．１（Ω）となる。このようにオン状態のインピーダンスＺｏｎは、かなり大きくなるから、従来のリミッタ回路ではオン状態で大きな信号抑圧度を得ることはできなかった。
【００３６】
本発明の第１実施例では、第１，第２のＰＩＮダイオード１−１，１−２にそれぞれ直列に、ＰＩＮダイオードを見たインダクタンスを使用周波数において実質的に零にするλ／２より僅かに短い長さの副マイクロストリップ線路４−１，４−２を設けて、ＰＩＮダイオード回路と副マイクロストリップ線路との直列回路のインピーダンスを低減している。
【００３７】
これを前述の例で具体的に見ると、ＰＩＮダイオードと直列にλ／２のマイクロストリップ線路（主のマイクロストリップ線路と同じく、特性インピーダンス５０Ω）を挿入した場合に、インピーダンスは線路長の２倍の位相回転が生じるから、中心周波数ではやはり３＋ｊ１５．１（Ω）の同じインピーダンスとなる。これを反射係数で表すと、振幅０．８９６、位相１４６．３度となる。
【００３８】
そこで、ＰＩＮダイオードと直列に挿入するマイクロストリップ線路の長さをλ／２よりも僅かに短くし、例えば０．４５３λ（電気長１６３．２度）の長さにすると、主のマイクロストリップ線路４との接続点から見込んだインピーダンスは３２６．４度時計回りに回転し、振幅は０．８９６のままで位相が−１８０度となる。即ち、ＰＩＮダイオード回路のインダクタンス成分をキャンセルできる。このときの反射係数は振幅が０．８９６で位相が１８０度であり、これをインピーダンスに変換すると２．７５＋ｊ０（Ω）となる。
【００３９】
このように、第１ＰＩＮダイオード回路と第１副マイクロストリップ線路４−１との直列回路及び、第２ＰＩＮダイオード回路と第２副マイクロストリップ線路４−２との直列回路のインピーダンスは、使用周波数において十分小さいインピーダンスとなるため、リークが減少し、高レベル（大信号）入力時の信号抑圧度が大きくとれる。
【００４０】
図４は、本発明の第１実施例における、大信号入力時の反射特性Ｓ１１及び伝送特性Ｓ２１を示す図である。図４を参照すると、中心周波数の３ＧＨｚにおいて、反射特性Ｓ１１は十分に大きな値であり、また、伝送特性Ｓ２１は約−４０ｄＢ以上であり、従来の図１３の伝送特性Ｓ２１の約−１６ｄＢに比して、十分に小さな値に低減されている。
【００４１】
図５は、中心周波数３ＧＨｚにおけるリミッタ回路の入出力特性を示す図である。図５において、Ａが本発明の実施例におけるリミッタ特性であり、Ｂが従来例のリミッタ特性であり、Ｃが理想のリミッタ特性である。なお、リミッタ回路を設けないときの特性を、参考として特性Ｄで示している。これらのリミッタ特性Ａ，Ｂは過度的な状態を無視して、模式的に表したものである。
【００４２】
小信号入力に対しては、第１，第２ＰＩＮダイオード１−１，１−２はオフ状態にあり、並列インピーダンスが大きいため主マイクロストリップ線路４にほとんど影響を与えない。即ち、多少の伝送損失は生じるが、図中＋８ｄＢｍ以下の範囲では入力信号とほぼ同じレベルの出力信号が得られる。
【００４３】
入力信号レベル＋８ｄＢｍを超えて大きくなるにつれて第１、第２ＰＩＮダイオード１−１，１−２は次第に低抵抗に変化し、やがて完全にオン状態になる。
【００４４】
従来の図８，図９のリミッタ回路では伝送特性Ｓ２１は−１６ｄＢ程度となる。したがって、従来のリミッタ特性Ｂは、リミッタ回路を設けないときの特性Ｄから約−１６ｄＢ減じた特性となる。なお、従来のリミッタ特性Ｂで、入力信号レベルが約＋８ｄＢｍから約＋２５ｄＢｍの範囲では、模式的には理想のリミッタ特性Ｃと同様となる。
【００４５】
一方、本発明の第１実施例の図１，図２のリミッタ特性Ａは、リミッタ回路を設けないときの特性Ｄから−４０ｄＢ以上減じた特性（図５では−４０ｄＢで表現している）となる。なお、本発明のリミッタ特性Ａで、入力信号レベルが約＋８ｄＢｍから約＋４８ｄＢｍの範囲では、模式的には理想のリミッタ特性Ｃと同様となる。
【００４６】
このように、本発明の図１，図２のリミッタ特性Ａは、入力信号レベルの大きな範囲（約＋４８ｄＢｍ以上）において、−４０ｄＢの伝送特性の改善がなされているし、また、理想のリミッタ特性Ｃと同様のリミッタ特性を得られる範囲も拡大されている（約＋８ｄＢｍから約＋４８ｄＢｍの範囲）。
【００４７】
なお、第１ＰＩＮダイオード１−１と第１副マイクロストリップ線路４−１との直列回路及び第２ＰＩＮダイオード１−２と第２副マイクロストリップ線路４−２との直列回路において、第１ＰＩＮダイオード１−１と第２ＰＩＮダイオード１−２を主マイクロストリップ線路４側にし、第１副マイクロストリップ線路４−１と第２副マイクロストリップ線路４−２を接地導体側に配置することとしても良い。
【００４８】
本発明の第２の実施例の表面実装型リミッタ回路について、図６，図７を参照して説明する。図６は、第２実施例の表面実装型リミッタ回路の一例の回路図を示しており、図７は、その実装例を示している。
【００４９】
図１，図２の実施例において用いられる、第１，第２副マイクロストリップ線路４−１，４−２は、λ／２より僅かに短いものであり、リミッタ回路の他の構成要素に比して大きな構成部品となっている。一般に線路は、並列キャパシタと短い高インピーダンス線路に置き換えられる。本発明の第２の実施例は、第１実施例における第１，第２副マイクロストリップ線路４−１，４−２に代えて、並列キャパシタと短い高インピーダンス線路を用いて、リミッタ回路を小型化するものである。この場合においても、ＰＩＮダイオード回路のインダクタンスを、線路の位相回転によりキャンセルするという、基本的な考え方は、第１実施例と同様である。
【００５０】
本発明の第２実施例は、第１整合用マイクロ波回路として、図１，図２の第１副マイクロストリップ線路４−１に代えて、第１接続点から第１ＰＩＮダイオード１−１を見たインダクタンスを使用周波数において実質的に零にする、主のマイクロストリップ線路４より細い幅且つλ／２より短い長さの第３副マイクロストリップ線路４−３と、この第３副マイクロストリップ線路４−３の両端部と接地導体（接続部２−４，２−６）との間に接続されたチップキャパシタ６−１，６−３とを有し、また、第２整合用マイクロ波回路は、図１，図２の第２副マイクロストリップ線路４−２に代えて、第１接続点から使用周波数の電気長λ／４だけ離れた主マイクロストリップ線路の第２接続点から第２ＰＩＮダイオード１−２を見たインダクタンスを使用周波数において実質的に零にする、主のマイクロストリップ線路４より細い幅且つλ／２より短い長さの第４副マイクロストリップ線路４−４と、この第４副マイクロストリップ線路４−４の両端部と接地導体（接続部２−５，２−７）との間に接続されたチップキャパシタ６−２，６−４とを有して、構成されている。
【００５１】
図６，図７において、第１整合用マイクロ波回路として、第３副マイクロストリップ線路４−３と、この第３副マイクロストリップ線路４−３の端部と接地導体との間に接続されたチップキャパシタ６−１，６−３とを用いること、及び第２整合用マイクロ波回路として、第４副マイクロストリップ線路４−４と、この第４副マイクロストリップ線路４−４の端部と接地導体との間に接続されたチップキャパシタ６−２，６−４とを用いること以外は、図１，図２と同様であり、同様の作用を行い、同様の効果を得ることができる。
【００５２】
特性インピーダンスＺ０で電気長θ０の第１，第２副マイクロストリップ線路４−１、４−２を、それよりより細い幅（特性インピーダンスＺ１）且つそれより短い長さ（電気長θ１）の第３、第４副マイクロストリップ線路４−３、４−４と、この第３、第４副マイクロストリップ線路４−３の端部と接地導体との間に接続されたチップキャパシタ６−１〜６−４（キャパシタンスＣ１）に置換して、線路長を等価的に短縮することができる。この短縮した線路を、半集中定数線路と呼ぶことができる。
【００５３】
その短縮の一般式は、ｓｉｎθ１＝ｓｉｎθ０・Ｚ０／Ｚ１、及び
ωＣ＝（ｃｏｓθ１−ｃｏｓθ０）／（Ｚ０・ｓｉｎθ０）、で表される。
【００５４】
例えば、特性インピーダンス５０Ωの線路を、特性インピーダンス１００Ωの線路に置き換える場合について考える。使用周波数３ＧＨｚにおいて、電気長が約１４５度の特性インピーダンス５０Ωの線路は、短縮の一般式にしたがって、電気長が約１７度の特性インピーダンス１００Ωの線路とその両端の約３．２ｐＦのキャパシタに置き換えることができる。
【００５５】
このように第２の実施例では、第１実施例と同様な効果を得ることができる他、第１、第２整合用マイクロ波回路を、主のマイクロストリップ線路４より細い幅且つλ／２より短い長さの第３、第４副マイクロストリップ線路４−３，４−４と、この第３、第４副マイクロストリップ線路４−３，４−４−の各端部と接地導体との間に接続された第１、第２チップキャパシタ６−１〜６−４とを有して構成しているから、リミッタ回路をより小型化した構成で実現できる。
【００５６】
なお、図１，図２では、第３、第４副マイクロストリップ線路４−３，４−４の端部と接地導体間に接続するチップキャパシタは、マイクロストリップ線路４−３，４−４の両端部と接地導体間に接続することとしているが、第１，第２接続点間の主のマイクロストリップ線路の長さや幅を長く及び或いは太く調整することにより、主のマイクロストリップ線路側のキャパシタ６−３，６−４を省略することも可能である。
【図面の簡単な説明】
【００５７】
【図１】本発明の第１実施例に係るリミッタ回路の一例の回路を示す図
【図２】本発明の第１実施例に係るリミッタ回路の実装例を示す図
【図３】本発明のリミッタ回路における小信号入力時のリミッタ特性を示す図
【図４】本発明のリミッタ回路における大信号入力時のリミッタ特性を示す図
【図５】中心周波数におけるリミッタ回路の入出力特性を示す図
【図６】本発明の第２実施例に係るリミッタ回路の一例の回路を示す図
【図７】本発明の第２実施例に係るリミッタ回路の実装例を示す図
【図８】従来のリミッタ回路を示す図
【図９】従来のリミッタ回路の実装例を示す図
【図１０】オフ状態時のＰＩＮダイオード回路の等価回路を示す図
【図１１】オン状態時のＰＩＮダイオード回路の等価回路を示す図
【図１２】従来のリミッタ回路における小信号入力時のリミッタ特性を示す図
【図１３】従来のリミッタ回路における大信号入力時のリミッタ特性を示す図
【符号の説明】
【００５８】
１−１，１−２  ＰＩＮダイオード
２−１〜２−５  ＶＩＡホール
３  ＤＣリターン線路
４  主マイクロストリップ線路
４−１〜４−４  副マイクロストリップ線路
５  誘電体基板
６−１〜６−４  キャパシタ
７  信号入力端
８  信号出力端
【図１】
2008022232.tif 000003
【図２】
2008022232.tif 000004
【図３】
2008022232.tif 000005
【図４】
2008022232.tif 000006
【図５】
2008022232.tif 000007
【図６】
2008022232.tif 000008
【図７】
2008022232.tif 000009
【図８】
2008022232.tif 000010
【図９】
2008022232.tif 000011
【図１０】
2008022232.tif 000012
【図１１】
2008022232.tif 000013
【図１２】
2008022232.tif 000014
【図１３】
2008022232.tif 000015