(57)【要約】【課題】良質な乱数を高速に発生させることができる高性能の乱数生成装置を提供することを可能にする。【解決手段】振幅２６ｍＶ以上のパルス波形電圧を発生するパルス電圧発生器７０と、半導体基板上に離間して形成されたソースおよびドレイン領域と、ソース領域とドレイン領域との間のチャネル領域となる半導体基板上に形成されたトンネル絶縁膜と、トンネル絶縁膜上に形成されパルス電圧発生器からのパルス電圧が印加されるゲート電極とを有し、ソース領域とドレイン領域間に流れる電流にランダムノイズが含まれるランダムノイズ生成素子１０ａと、ランダムノイズ生成素子から発生されるランダムノイズの大きさに基づいて乱数信号を生成する乱数生成部３０と、を備える。【選択図】図１
2008299595.tif 000002
【特許請求の範囲】
【請求項１】
振幅２６ｍＶ以上のパルス波形電圧を発生するパルス電圧発生器と、
半導体基板上に離間して形成されたソースおよびドレイン領域と、前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成され前記パルス電圧発生器からのパルス電圧が印加されるゲート電極とを有し、前記ソース領域と前記ドレイン領域間に流れる電流にランダムノイズが含まれるランダムノイズ生成素子と、
前記ランダムノイズ生成素子から発生されるランダムノイズの大きさに基づいて乱数信号を生成する乱数生成部と、
を備えることを特徴とする乱数生成装置。
【請求項２】
前記ランダムノイズ生成素子は、前記トンネル絶縁膜と前記ゲート電極との間に設けられ、ダングリングボンドに基づくトラップを有し且つＳｉｘ（ＳｉＯ２）ｙ（Ｓｉ３Ｎ４）１−ｙＭｚ（ただし、ＭはＳｉ、Ｏ及びＮ以外の元素を表し、ｘ≧０、１≧ｙ≧０、ｚ≧０で、ｘ＝０且つｙ＝１且つｚ＝０を除く）で表されるトラップ絶縁膜を有し、
前記チャネル領域のチャネル長をＬ［μｍ］、前記チャネル領域のチャネル幅をＷ［μｍ］、前記トンネル絶縁膜の厚さをＴ［ｎｍ］（ただし、Ｔ≧０）、前記トンネル絶縁膜のバリア高をＨ［ｅＶ］とすると、
［ｘ／（ｘ＋７−４ｙ＋ｚ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］１／２×ｅｘｐ（−Ｔ｛Ｈ／３．１｝１／２／０．８６６４）／ＬＷ２／５≧０．１２［μｍ−７／５］
を満たすことを特徴とする請求項１記載の乱数生成装置。
【請求項３】
前記ランダムノイズ生成素子は、前記トンネル絶縁膜と前記ゲート電極との間に設けられ、ダングリングボンドに基づくトラップを有し且つ非化学量論的でＳｉｘ（ＳｉＯ２）ｙ（Ｓｉ３Ｎ４）１−ｙＭｚ（ただし、ＭはＳｉ、Ｏ及びＮ以外の元素を表し、ｘ≧０、１≧ｙ≧０、ｚ≧０で、ｘ＝０且つｙ＝１且つｚ＝０を除く）で表されるトラップ絶縁膜を有し、
前記チャネル領域のチャネル長をＬ［μｍ］、前記チャネル領域のチャネル幅をＷ［μｍ］、前記トンネル絶縁膜の厚さをＴ［ｎｍ］（ただし、Ｔ≧０）、前記トンネル絶縁膜のバリア高をＨ［ｅＶ］とすると、
［ｘ／（ｘ＋７−４ｙ＋ｚ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝］１／２×ｅｘｐ（−Ｔ｛Ｈ／３．１｝１／２／０．８６６４）／ＬＷ２／５≧０．１２［μｍ−７／５］
を満たすことを特徴とする請求項１記載の乱数生成装置。
【請求項４】
前記ランダムノイズ生成素子は、前記トンネル絶縁膜上に設けられた複数の導電性微粒子を含む微粒子群と、前記微粒子群と前記ゲート電極との間に設けられ前記微粒子群を覆う制御絶縁膜とを備え、前記チャネル領域がチャネル幅Ｗがチャネル長Ｌに対してＷ≦（π／１０（μｍ２））／Ｌを満たし、前記トンネル絶縁膜の厚さをＴ（ｎｍ）、前記トンネル絶縁膜のエネルギー障壁の高さをＨ、前記トンネル絶縁膜を介したトンネルの実効質量をｍ、前記トンネル絶縁膜の誘電率をε、前記微粒子群の面密度をＤｄｏｔ、前記微粒子群の平均粒径をｄ、プランク定数をｈとすると、
（Ｄｄｏｔ×ｄ４／３／Ｗ）×ｅｘｐ（−８πＴ（２ｍＨ）１／２／（３ｈ））×（０．５／Ｌ）１／２≧０．１３３  [μｍ−５／３]      
を満たすことを特徴とする請求項１記載の乱数生成装置。
【請求項５】
前記乱数生成部から出力される乱数信号の周波数が、前記パルス電圧の周波数の有理数倍であることを特徴とする請求項１乃至４のいずれかに記載の乱数生成装置。
【請求項６】
前記乱数生成部から出力される乱数信号の周波数が、前記パルス電圧の周波数の整数倍となることを特徴とする請求項１乃至４のいずれかに記載の乱数発生装置。
【請求項７】
前記乱数生成部から出力される乱数信号の周波数が、前記パルス電圧の周波数に等しいことを特徴とする請求項１乃至４のいずれかに記載の乱数発生装置。
【請求項８】
前記ランダムノイズ生成素子の一端に電源が接続され、他端は抵抗を介して接地され、
前記乱数生成部は、前記ランダムノイズ生成素子と前記抵抗との接続ノードの電位と基準電位とを比較し、この比較結果に基づいて乱数を生成することを特徴とする請求項１乃至４のいずれかに記載の乱数生成装置。
【請求項９】
遅延回路を更に有し、
前記ランダムノイズ生成素子の一端に電源が接続され、他端は抵抗を介して接地され、
前記乱数生成部は、前記ランダムノイズ生成素子と前記抵抗との接続ノードの電位と、前記接続ノードの電位を前記遅延回路によって遅らせた電位とを比較し、この比較結果に基づいて乱数を生成することを特徴とする請求項１乃至４のいずれかに記載の乱数生成装置。
【請求項１０】
前記パルス電圧発生器は少なくとも２つの帰還抵抗を有するマルチバイブレータであって、前記２つの帰還抵抗の一方が前記ランダムノイズ生成素子に置き換えられたことを特徴とする請求項１乃至４のいずれかに記載の乱数生成装置
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、乱数生成装置に関する。
【背景技術】
【０００２】
乱数は、情報セキュリティにおける暗号技術、認証技術を目的として用いられ、近年では、特にモバイル機器等への需要の拡大から、小型で高速な乱数生成装置が求められている。従来では、モバイル機器等の小型端末機器には擬似乱数が用いられてきた。
【０００３】
しかしながら、個人情報保護などの理由から、より高度なセキュリティ技術が必要とされてきている。そのため、暗号を解読されないよう、より予測不可能性の高い真性乱数を発生させる必要がある。真性乱数の生成には、物理現象を利用したランダムノイズを用いることが有効である。物理現象に基づくランダムノイズの生成には、ダイオード電流のゆらぎを利用する方法が知られている。しかしながら、この方法は、微小な白色ノイズの増幅のために大きな増幅回路が必要となり、小型の乱数生成装置を得ることは困難である。
【０００４】
また、小型な乱数生成装置のランダムノイズ生成素子として、ＳｉＮ  ＭＯＳＦＥＴを用いたものが提案されている（例えば、非特許文献１参照）。このＳｉＮ  ＭＯＳＦＥＴでは、チャネルと、非化学量論的ＳｉＮ膜中にあるダングリングボンドに基づくトラップとの間には、非常に薄いトンネル絶縁膜が介在しているだけであり、ゲート電極に固定電圧を印加することにより、チャネルとトラップ間で熱揺らぎに起因した電子のランダムな充放電が生じる。したがって、ゲート電極に固定電圧を印加することにより、非化学量論的ＳｉＮ膜中にあるダングリングボンドに基づくトラップに捕捉された電荷の量に応じて、チャネル領域の導電性がランダムに変動する。その結果、チャネルに流れる電流がランダムに変動し、ランダムノイズが発生する。このランダムノイズをデジタル乱数へ変換することで、乱数を発生させることが可能である。
【０００５】
また、小型な乱数生成装置のランダムノイズ生成素子として、導電性のＳｉ微粒子群をトンネル絶縁膜上に有するＭＯＳＦＥＴが知られている（例えば、特許文献１参照）。このＭＯＳＦＥＴのゲート電極に固定電圧を印加することにより、チャネルと導電性のＳｉ微粒子群との間に熱揺らぎによりランダムな電子の出入りが起こり、チャネルを流れるドレイン電流に、ランダムノイズが発生する。
【０００６】
乱数は、通常、より高速の生成レートで生成するのが望ましい。しかしながら、上述した非特許文献１および特許文献１に記載されたランダムノイズ生成素子に対し、良質の乱数を更なる高速の生成レートで生成することが求められている。
【非特許文献１】M. Matsumoto et al., "International Conference on Solid State Devices and Materials", SSDM(Solid State Device and Materials) 2006, pp280-281, 2006
【特許文献１】特開２００５−１６７１６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
このように、情報セキュリティのより一層の向上をはかるため、小型でかつ、良質な乱数を高速に生成することが可能な乱数生成装置が要求されている。しかしながら、従来は、良質な乱数を高速に生成することのできる乱数生成装置を得ることが困難であった。
【０００８】
本発明は、良質な乱数を高速に生成することが可能な乱数生成装置を提供することを目的としている。
【課題を解決するための手段】
【０００９】
本発明の一態様による乱数生成装置は、振幅２６ｍＶ以上のパルス波形電圧を発生するパルス電圧発生器と、半導体基板上に離間して形成されたソースおよびドレイン領域と、前記ソース領域と前記ドレイン領域との間のチャネル領域となる前記半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成され前記パルス電圧発生器からのパルス電圧が印加されるゲート電極とを有し、前記ソース領域と前記ドレイン領域間に流れる電流にランダムノイズが含まれるランダムノイズ生成素子と、前記ランダムノイズ生成素子から発生されるランダムノイズの大きさに基づいて乱数信号を生成する乱数生成部と、を備えることを特徴とする。
【発明の効果】
【００１０】
本発明によれば、良質な乱数を高速に発生させることが可能な高性能の乱数生成装置を提供することができる。
【発明を実施するための最良の形態】
【００１１】
まず、本発明の実施形態を説明する前に、本発明の一実施形態の乱数生成装置に含まれるランダムノイズ生成素子について説明する。
【００１２】
本実施形態に用いられるランダムノイズ生成素子１０ａの一つのとしては、ＳｉＮ  ＭＯＳＦＥＴ、すなわち窒化シリコンを含むトラップ絶縁膜を有するＭＯＳＦＥＴであって、その構成を図２に示す。このランダムノイズ生成素子１０ａにおいては、シリコン基板（半導体基板）１１の表面領域に、ソース領域１２ａ、ドレイン領域１２ｂが形成されている。ソース領域１２ａとドレイン領域１２ｂとの間の半導体基板の領域がチャネル領域１２ｃとなる。このチャネル領域１２ｃのゲート長Ｌ及びチャネル幅（ゲート幅）Ｗは小さいことが望ましい。また、チャネル領域１２ｃは、長さＬ及び幅Ｗの細線部をチャネルの一部として有する領域であってもよい。ソース領域１２ａおよびドレイン領域１２ｂには、リン（Ｐ）或いはヒ素（Ａｓ）といったｎ型不純物が含有されている。これらのチャネル領域１２ｃ、ソース領域１２ａ、およびドレイン領域１２ｂは、図示しない素子分離絶縁領域によって分離されている。
【００１３】
チャネル領域１２ｃ上にはトンネル絶縁膜１３が形成され、トンネル絶縁膜１３上にはトラップ絶縁膜１４が形成されている。これらのトンネル絶縁膜１３およびトラップ絶縁膜１４によって絶縁部が形成されている。トラップ絶縁膜１４は、ダングリングボンドに基づくトラップを有し、Ｓｉｘ（ＳｉＯ２）ｙ（Ｓｉ３Ｎ４）１−ｙＭｚ（ｘ≧０、１≧ｙ≧０、ｚ≧０）なる一般式で表される材料からなっている。なお、ＭはＳｉ、Ｏ、およびＮ以外の元素を示す。したがって、トラップ絶縁膜１４は、非化学量論的なシリコン酸窒化膜またはシリコン窒化膜で形成されている。このトラップ絶縁膜１４上には制御酸化膜（制御絶縁膜）１５が形成され、制御酸化膜１５上にはｎ＋型ポリシリコンで形成されたゲート電極（制御電極）１６が形成されている。
【００１４】
上述したように、ランダムノイズ生成素子１０ａには、ダングリングボンドに基づくトラップを有するトラップ絶縁膜１４が形成されている。そのため、ゲート電極１６に所定電圧を印加することにより、ランダムノイズ生成素子１０ａは、トンネル絶縁膜１３を介して、チャネル領域１２ｃとトラップ絶縁膜１４との間で電子（電荷）の充電または放電を行うことが可能である。すなわち、チャネル領域１２ｃとトラップ絶縁膜１４との間には非常に薄いトンネル絶縁膜１３が介在しているだけであるため、熱揺らぎに起因した電子のランダムな充放電が生じる。したがって、トラップ絶縁膜１４中のトラップに捕捉された電荷の量に応じて、チャネル領域１２ｃの導電性がランダムに変動する。すなわち、トラップに捕捉された電荷の量に応じて、ソース領域１２ａとドレイン領域１２ｃとの間に流れる電流がランダムに変動する。したがって、ランダムノイズ生成素子に後述する回路を接続することにより、チャネル領域１２ｃの導電性のランダムな変動に基づく乱数を生成することが可能となる。
【００１５】
さらに、本発明の各実施形態においては、ランダムノイズ生成素子１０ａのゲート電極１６に、パルス電圧発生器７０から発生されるパルス電圧（例えば、クロックパルス）７５を印加する。これにより、チャネル領域１２ｃとトラップ絶縁膜１４との間における電界に変化が生じ、ランダムノイズ生成素子１０ａのゲート電極１６に固定電圧を印加した場合と比較して、電子（電荷）の充放電が促進され、ランダムノイズが大きくなる。
【００１６】
なお、このランダムノイズ生成素子において生成する揺らぎ成分は、１ＭＨｚの揺らぎ成分を０．１％以上有することが望ましい。１ＭＨｚの揺らぎ成分が０．１％以上であれば、増幅回路なしで、情報セキュリティを用途とした場合汎用性の高い、１Ｍｂｉｔｓ／ｓｅｃ以上の乱数生成レートで真性乱数を生成するという条件を満たすことが可能となるからである。
【００１７】
このときランダムノイズ生成素子に固定電圧の印加した際に１ＭＨｚの揺らぎ成分０．１％以上という値を達成しない素子を用いた場合でも、パルス電圧を印加することにより、得られるランダムノイズが上記の値を達成していれば良い。逆に、ランダムノイズ生成素子自体の性能が高く、固定電圧の印加により１ＭＨｚの揺らぎ成分０．１％以上という値を達成するランダムノイズ生成素子を用いて、パルス電圧を印加することにより、さらに揺らぎ成分を増加させてもよい。
【００１８】
なおランダムノイズ生成素子において生成する１ＭＨｚの揺らぎ成分が０．１％以上が望ましいとする要件は、実験データなどに基づいて特定したものである。具体的には、以下の通りである。ランダムノイズ生成素子を含んだマルチバイブレータ回路とカウンタ等で構成される回路を用いて乱数を生成するときについて例に挙げる（“S. Yasuda et al., International Conference on Solid State Devices and Materials, pp. 250-251, 2002”参照）。マルチバイブレータ回路は発振回路であり、回路を構成している抵抗のひとつをランダムノイズ生成素子と入れ替えることで発振周期に揺らぎが生じる。その発振周期は抵抗と電気容量の積に比例する。一方、カウンタは、クロックイネーブル端子と、ＣＫ端子とを有している。そして、マルチバイブレータから出力されたランダムな発振信号がカウンタのクロックイネーブル端子に入力され、リングオシレータ等を用いたクロックがＣＫ端子へ入力されることで、ランダムな発振信号がカウントされ、カウントされた値が奇数か偶数かによって、「１」および「０」に振り分け出力する。このとき、発振周期の揺らぎ幅を、リングオシレータを用いた一般的に最も高速とされる１ＧＨｚのクロックでカウントすると、発振周期の揺らぎは少なくとも1ns（1ＧＨｚの逆数であり、１μｓの０．１％）よりも大きくないと、「１」および「０」に振り分け出力することができない。そのため、周波数1ＭＨｚにおける揺らぎ成分が１ＭＨｚの０．１％以上なければならない。
【００１９】
ここで、ランダムノイズの大きさを評価するにあたり、1ＭＨｚを基準として挙げる理由としては、一般的に乱数生成レートがＭＨｚオーダー以上であると汎用性の高い乱数として扱われることにある。乱数生成レートがＭＨｚオーダーに届かないものも十分利用価値はあるが、乱数生成レートは速いほうがより望ましい。
【００２０】
すでに述べたように、本発明の一実施形態に用いられるランダムノイズ生成素子は、トラップ絶縁膜１４中に存在するトラップによって電子の充放電を行っており、熱揺らぎによる効果に加え、ゲート電極にパルス電圧を印加することによって生成される電界変化による電子の充放電が生じている。そのために、従来のようにゲート電極に固定電圧を印加した場合よりも、ランダムノイズの成分を大きくすることが可能である。すなわち、トラップに充電された電子はゲート電圧が一定であったときと比べ、パルス電圧を加えることで、熱揺らぎのみに加えて電界変化によってより電子が放出されやすい状態になる。また逆の方向に電界が印加される場合にはより電子が注入されやすい傾向となり、したがって電子の充放電量を多くすることができ、揺らぎ成分を大きくすることが可能となる。このときゲート電極が印加するパルス電圧の振幅は２６ｍＶ以上であることが必要である。これはパルス電圧の振幅が電子の熱揺らぎよりも大きい必要があるからである。（電子の室温(300K)における熱揺らぎ（ｋＢＴ）は２６ｍeＶである。）すなわち、２６ｍＶ以上の電圧をかけることにより、電荷に２６ｍｅＶ以上のエネルギーを与えることとなるからである。
【００２１】
図３は、上記ランダムノイズ生成素子１０ａのゲート電極１６にパルス電圧を印加した際の、ソース・ドレイン間に流れるドレイン電流Ｉｄの揺らぎの実験結果を示した図であり、図４はゲート電極１６に固定電圧を印加した際の、ソース・ドレイン間に流れるドレイン電流Ｉｄの揺らぎの実験結果を示した図である。図５は、これらのドレイン電流の揺らぎに対する周波数特性を示した図である。
【００２２】
上記実験に使用したランダムノイズ生成素子１０ａは同一であり、そのゲート長Ｌは０．１２μｍ、チャネル幅Ｗは０．１５μｍであった。また、このランダムノイズ生成素子１０ａでは、非化学量論的ＳｉＮからなるトラップ絶縁膜１４中のＳｉとＮの原子数比率は１：１であり、トンネル絶縁膜１３としてＳｉＯ２膜を使用し、その膜厚Ｔは０．７ｎｍであった。このランダムノイズ生成素子１０ａでは、ＳｉＮ膜１４中のＳｉとＮの原子数比率およびトンネル絶縁膜として、最良に近いものを用いている。また、ランダムノイズ生成素子１０ａのゲート電極１６に印加したパルス電圧の周期は３２ｍｓである。またデータ取得間隔は印加したパルス電圧と同周期である。また、ランダムノイズ生成素子１０ａの、トンネル絶縁膜１３の膜厚Ｔ、シリコン窒化膜からなるトラップ絶縁膜１４の膜厚ＴＳｉＮ、制御絶縁膜１５の膜厚Ｔｔｏｐ、ゲート電極１６に印加したパルス電圧の振幅ΔＶはそれぞれ、Ｔ＝０．７ｎｍ、ＴＳｉＮ＝５ｎｍ、Ｔｔｏｐ＝６ｎｍ、ΔＶ＝４Ｖであった。パルス電圧の振幅ΔＶ＝４Ｖは、電界変化４ＭＶ／ｃｍ程度に相当し、ランダムノイズ生成素子を劣化させない範囲内の適度な印加電圧値と考えられる。
【００２３】
なお、本発明の一実施形態においては素子にかかる電界が１０ＭＶ/ｃｍ以下であることが素子を劣化させない上で望ましい。したがって、パルス電圧の振幅の上限は、それを考慮して設定することが望ましい。例えば、絶縁膜の膜厚を酸化膜換算膜厚（ＥＯＴ；例えば、物質ＡのＥＯＴ（ＥＯＴ（Ａ））は、ＥＯＴ（Ａ）＝Ｔｐｈｙｓ.×（ε（ＳｉＯ２）/ε（Ａ））、（ただし、Ｔｐｈｙｓ．は物理膜厚，ε（ＳｉＯ２）はＳｉＯ２の誘電率，ε（Ａ）は物質Ａの誘電率である。）で表わした場合、本発明の一実施形態におけるランダムノイズ生成素子では、トンネル絶縁膜１３と、トラップ絶縁膜１４と、制御酸化膜１５と、ゲート電極１６の酸化膜換算膜厚による膜厚合計で印加電圧（パルス電圧の振幅）を割った値が素子にかかる電界となる。したがって、電界の上限と素子の各膜の膜厚からパルス電圧の振幅の上限が導ける。
【００２４】
また、本発明の一実施形態においてパルス電圧の周期は、乱数生成レートに同期するものであり、それほど速い生成レートが要求されるものでなければ、例えば１Ｈｚ以上あれば十分効果があると考えられ、一方、一般的に最も高速とされるクロックの周波数は１ＧＨｚ程度であるため、実質かけるパルス電圧の上限周波数はこの値が挙げられる。
【００２５】
なお、図３および図４に示す実験においては、ドレイン電流Ｉｄの値がほぼ２μＡとなるように、ゲート電極に印加する電圧を調整してある。なお、実験に用いたランダムノイズ生成素子１０ａは、今回示す実験においてはｎ型ＭＯＳＦＥＴを使用したため、ゲート電極に印加するパルス電圧は正となるように調整した。
【００２６】
図３に示すように、パルス電圧を印加した場合におけるランダムノイズ生成素子１０ａの電流の揺らぎ成分は大きく、具体的には電流全体の２０％程度に相当する。一方、図４に示すように、固定電圧を印加した場合のランダムノイズ生成素子の電流の揺らぎ成分は小さく、具体的には電流全体の１０％程度である。このように、ランダムノイズ生成素子のゲート電極にパルス電圧を印加した場合のほうが、固定電圧を印加した場合に比べて、電流の揺らぎ成分が格段に大きくなっている。また、図５に示すように、実質的に全ての周波数において、パルス電圧を印加した方が、固定電圧を印加した場合よりも、電流揺らぎ成分が大きくなっている。
【００２７】
したがって、ゲート電極１６にパルス電圧を印加して得られるノイズのほうが、一定電圧を印加して得られるノイズよりも、高品質な真性乱数を生成することが可能である。なお、ランダムノイズ生成素子１０ａにおけるトンネル絶縁膜１３は非常に薄く、例えば１ＭＨｚの揺らぎ成分が０．１％以上となるランダムノイズ生成素子では、電荷はチャネル１２ｃとトラップ絶縁膜１４との間を１μｓよりも高速な平均トンネル時間で出入りすると考えられる。よって、印加するパルス電圧の周期が１μｓ以上であれば、ゲート電極１６に印加するパルス電圧の周期には依存せず、電荷はいずれの周波数においても、ゲート電極１６に一定電圧を印加するよりも、多くのノイズ成分を得ることが可能である。このように、ランダムノイズ生成素子１０ａのゲート電極１６にパルス電圧を印加することによる同期ノイズ増大の効果は、本発明者達によって初めて、実験より得られた結果である。また、この実験において用いたパルス電圧は、矩形波であったが、さらに、サイン波、三角波等の異なる波形でも同様の結果が得られる。以下、本発明の実施形態を、図面を参照して説明する。
【００２８】
（第１実施形態）
本発明の第１実施形態による乱数生成装置を図１に示す。本実施形態の乱数生成装置は、ランダムノイズ生成素子１０ａおよび負荷抵抗１０ｂが直列に接続されたランダムノイズ源１０と、バッファ回路２０と、コンパレータ３０と、バッファ回路４０と、タイミング回路５０と、Ｄ型フリップフロップからなるラッチ回路６０と、パルス電圧発生器７０と、を備えている。
【００２９】
そして、このランダムノイズ生成素子１０ａのゲート電極１６に、パルス電圧発生器７０から発生されたパルス電圧７５を印加することで、より大きなランダムノイズを得ることが可能となる。また、ランダムノイズ生成素子１０ａの一端は電源電圧ＶＤに接続され、他端は抵抗１０ｂの一端に接続されている、抵抗１０ｂの他端は接地されている。なお、本実施形態で印加されるパルス電圧７５の振幅ΔＶは４Ｖである。
【００３０】
本実施形態では、まず、固定電圧の印加により１ＭＨｚの揺らぎ成分を０．１％以上という値を達成するランダムノイズ生成素子、を用いて、さらにこの素子にパルス電圧を印加することにより、さらに揺らぎ成分を増加さる場合について説明する。また、さらには１ＭＨｚの揺らぎ成分を１％以上、あるいは０．０１％以上という値を達成するランダムノイズ生成素子についても説明する。
【００３１】
本実施形態の乱数生成装置に係るランダムノイズ生成素子１０ａとしては、既に説明した図２に示すＳｉＮ  ＭＯＳＦＥＴ素子を用いる。このランダムノイズ生成素子１０ａは、トンネル絶縁膜１３としてシリコン酸化膜を用い、トラップ絶縁膜１４としてダングリングボンドによるトラップを含むＳｉｘ（ＳｉＯ２）ｙ（Ｓｉ３Ｎ４）１−ｙＭｚ（ｘ≧０、１≧ｙ≧０、ｚ≧０、ただし、ｘ＝ｚ＝０且つｙ＝１の場合を除く）からなるシリコン酸窒化膜またはシリコン窒化膜を用いている。なお、ＭはＳｉ、Ｏ、およびＮ以外の元素を表す。
【００３２】
まず、このランダムノイズ生成素子１０ａのゲート電極１６に固定電圧が印加されたときの揺らぎ成分について説明する。図６に、このランダムノイズ生成素子１０ａのゲート電極１６に固定電圧を印加したときのドレイン電流Ｉｄの揺らぎ特性を示す。ここで用いたランダムノイズ生成素子１０ａは、ゲート長Ｌが０．０６μｍ、ゲート幅Ｗが０．１５μｍ、トンネル絶縁膜１３の膜厚Ｔが０．７ｎｍ、トラップ絶縁膜１４中のＳｉ原子数とＮ原子数との比率Ｓｉ／Ｎが１である。図６に示すように、ドレイン電流Ｉｄは、平均値が１．００×１０−５Ａであって、この平均値を中心に揺らいでおり、その片振幅（電流揺らぎ幅）が最大でも平均値の１５％である。
【００３３】
図６に示すドレイン電流波形を６０μｓｅｃ毎にサンプリングしてフーリエ変換を行って求めた周波数特性を図７に示す。フーリエ変換を行って求めたデータを図７の黒三角で示す。この図７からわかるように、ドレイン電流の揺らぎはいくつもの周波数の成分の重ね合わせによるものであり、高周波になるほど、含まれる揺らぎ成分（（フーリエ係数の絶対値））は少なくなる。既に説明したように、図６に示す電流波形の電流揺らぎ幅は、平均値の１５％である。この１５％の揺らぎの主成分が低周波数の成分によるものと考え、この１５％の揺らぎ成分が１０Ｈｚの成分に対応するとしたとき、１０Ｈｚの揺らぎ成分（フーリエ係数の絶対値）は８．４×１０−５となる。電流揺らぎ成分が０．１％の周波数、すなわちフーリエ係数の絶対値が８．４×１０−８となる周波数は、図７に示す周波数特性が１００Ｈｚ以上の周波数領域において直線ｇ１で表されると仮定して求めた回帰分析式から求めると、約２．８ＭＨｚ付近となる。また、直線ｇ１から１ＭＨｚでの電流揺らぎ成分を求めると、９．０×１０−７であり、ドレイン電流Ｉｄの平均値の０．１６％となる。したがって、ランダムノイズ生成素子１０ａから発生されるランダムノイズは１ＭＨｚの揺らぎ成分が０．１％以上の比率で含むという基準となる条件を満たす。
【００３４】
次に、構造パラメータをそれぞれ変えたランダムノイズ生成素子１０ａを作成し、これらの構造パラメータに対するランダムノイズの電流揺らぎ成分の依存性を調べた。ここで挙げる構造パラメータは、ゲート長Ｌと、チャネル幅Ｗと、トンネル絶縁膜１３の膜厚Ｔと、トラップ絶縁膜１４となるシリコン窒化膜（ＳｉＵＮ，Ｕ＞０．７５）中におけるＳｉとＮの原子数の比率Ｕである。
【００３５】
まず、ゲート長Ｌに対するランダムノイズの電流揺らぎ成分の依存性、すなわち、ゲート長に対する、所定の周波数（例えば、１００Ｈｚ）におけるフーリエ係数の絶対値の依存性を調べ、その結果を図８に示す。図８の横軸はゲート長Ｌの逆数１／Ｌを表し、縦軸はフーリエ係数の絶対値を表している。なお、この実験に用いられたランダムノイズ生成素子１０ａは、チャネル幅（ゲート幅）Ｗが０．１５μｍ、トンネル絶縁膜１３の膜厚Ｔが０．７ｎｍ、トラップ絶縁膜１４中におけるＳｉとＮとの原子数比Ｓｉ／Ｎが１であった。この図８からわかるように、ランダムノイズの電流揺らぎ成分はゲート長Ｌの逆数１／Ｌに比例する。なお、この実験では、フーリエ係数は周波数が１００Ｈｚでの値を用いたが、ランダムノイズの電流揺らぎ成分が１／Ｌに比例するという特性は、周波数には依存していないことは本発明者達によって確かめられている。
【００３６】
次に、チャネル幅Ｗに対する、周波数２５０Ｈｚにおけるフーリエ係数の絶対値の依存性を調べ、その結果を図９に示す。図９の横軸はチャネル幅Ｗの逆数１／Ｗを表し、縦軸はフーリエ係数の絶対値を表している。なお、この実験に用いられたランダムノイズ生成素子１０ａは、チャネル長Ｌが０．０６μｍ、トンネル絶縁膜１３の膜厚Ｔが０．７ｎｍ、トラップ絶縁膜１４中におけるＳｉとＮとの原子数比Ｓｉ／Ｎが１であった。この図９に示すグラフは、横軸の値をｘ[μｍ−１]、縦軸の値をｙ[ＡＨz１／２]とすると、ｙ＝３×１０−５×ｘ２／５と表される。従って、ランダムノイズの電流揺らぎ成分はＷ−２／５に比例する。なお、この実験では、フーリエ係数は周波数が２５０Ｈｚでの値を用いたが、ランダムノイズの電流揺らぎ成分がＷ−２／５に比例するという特性は、周波数には依存していないことは本発明者達によって確かめられている。
【００３７】
次に、トンネル絶縁膜１３の膜厚Ｔに対する、周波数２５０Ｈｚにおけるフーリエ係数の絶対値の依存性を調べ、その結果を図１０に示す。図１０の横軸はトンネル絶縁膜１３の膜厚Ｔを表し、縦軸はフーリエ係数の絶対値を表している。なお、この実験に用いられたランダムノイズ生成素子１０ａは、チャネル長Ｌが０．０６μｍ、チャネル幅Ｗが０．１５μｍ、トラップ絶縁膜１４中におけるＳｉとＮとの原子数比Ｓｉ／Ｎが１であった。この図１０に示すグラフは、横軸の値をＴ[ｎｍ]、縦軸の値をｙ[ＡＨz１／２]とし、Ｈをトンネル絶縁膜１３のバリア高さ[ｅＶ]すると、ｙは、８×１０−７×ｅｘｐ（−Ｔ｛Ｈ／３．１｝１／２／０．８６６４）と表される。従って、ランダムノイズの電流揺らぎ成分はｅｘｐ（−Ｔ｛Ｈ／３．１｝１／２／０．８６６４）に比例する。なお、この実験では、フーリエ係数は周波数が２５０Ｈｚでの値を用いたが、ランダムノイズの電流揺らぎ成分がｅｘｐ（−Ｔ／０．８６６４）に比例するという特性は、周波数には依存していないことは本発明者達によって確かめられている。
【００３８】
次に、シリコン窒化膜（ＳｉＵＮ，Ｕ＞０．７５）からなるトラップ絶縁膜１４中のＳｉとＮの原子数の比Ｕ（＝Ｓｉ／Ｎ）に対する、周波数３００Ｈｚにおけるフーリエ係数の絶対値の依存性を調べ、その結果を図１１に示す。図１１の横軸はトラップ絶縁膜１４中のＳｉとＮの原子数の比Ｕを表し、縦軸はフーリエ係数の絶対値を表している。なお、この実験に用いられたランダムノイズ生成素子１０ａは、チャネル長Ｌが０．０６μｍ、チャネル幅Ｗが０．１５μｍ、トンネル絶縁膜１３の膜厚Ｔが０．０７ｎｍであった。この図１１に示すグラフは、横軸の値をＵ、縦軸の値をｙ[ＡＨz１／２]とすると、ｙは、理論モデルからａ×（（Ｕ−０．７５）／（１＋Ｕ）＋０．０１１７４）１／２と表される。ここでａは定数である。この理論モデルは、統計学の中心極限定理から、揺らぎは重ね合わせ数（トラップ密度）の１／２乗に比例するという考えから導いたものである。ここで言うトラップ密度とは、１原子あたりのダングリングボンド数であり、シリコン窒化膜ＳｉＵＮにおいて原子数（１＋Ｕ）に対し、シリコン窒化膜はＵ＝０．７５で化学量論的となるため、１原子あたりのダングリングボンド数は（Ｕ−０．７５）／（１＋Ｕ）となる。よって原子数の比率（１原子あたりのダングリングボンド数）に対するフーリエ係数の振る舞いは、上記の理論モデルで表される。また、Ｕ＝０．７５の時のａ×０．０１１７４１／２は化学量論的な場合でも可能なノイズ強度の目安である。なお、この実験では、フーリエ係数は周波数が３００Ｈｚでの値を用いたが、ランダムノイズの電流揺らぎ成分が上述の式で表され、この式が周波数には依存していないことは本発明者達によって確かめられている。以上説明した、図３乃至図１１に関する実験データは、本発明者達が実験により独自に見出した結果である。
【００３９】
次に、各パラメータに対するドレイン電流に含まれる電流揺らぎ成分（フーリエ係数）が、１ＭＨｚの揺らぎ成分を０．１％以上の比率で含むための条件を以下に示す。ゲート長Ｌが０．０６μｍ、チャネル幅（ゲート幅）Ｗが０．１５μｍ、トンネル絶縁膜Ｔが０．７ｎｍ、トラップ絶縁膜中のＳｉとＮの原子数比率Ｓｉ／Ｎが１であるときのフーリエ係数の周波数依存性は、既に説明した図７のようになる。図７より、フーリエ係数の回帰分析式（図７の直線ｇ１の式）が｜フーリエ係数｜＝０．０００６ｆ−０．４７０５であるから、０．１％の揺らぎ成分を持つときのフーリエ係数の値を見積もることができる。ただし、このフーリエ係数の回帰分析式は周波数１００Ｈｚ以上のときに適用するものとする。また、フーリエ係数の絶対値の４種類のパラメータの依存性は、各パラメータに関する特性のそれぞれの積Ｃとなり、この積Ｃは、Ｃ＝（（Ｕ−０．７５）／（１＋Ｕ）＋０．０１１７４）１／２×ｅｘｐ（−Ｔ｛Ｈ／３．１｝１／２／０．８６６４）／ＬＷ２／５と表される。各パラメータが図６における条件と等しいとき、Ｃ＝５．８６７８［μｍ−７／５］となる。また、先ほどの図７によるフーリエ係数の回帰分析式から、周波数１ＭＨｚでの揺らぎ成分の比率は約０．１６％となり、各パラメータに関する特性の積Ｃが、図７における各パラメータの値を代入することで求まった値Ｃ＝５．８６７８の０．１／０．１６倍よりも大きければ、１ＭＨｚにおける揺らぎ成分を０．１％以上有していると考えられる。すなわち、下記の（１）式
（（Ｕ−０．７５）／（１＋Ｕ）＋０．０１１７４）１／２×ｅｘｐ（−Ｔ｛Ｈ／３．１｝１／２／０．８６６４）／ＬＷ２／５≧５．８６７８／１．６＝３．６７［μｍ−７／５］  ・・・（１）
を満たすとき、１ＭＨｚにおける揺らぎ成分を０．１％以上有すると考えられる。
【００４０】
上記実験で用いたランダムノイズ生成素子１０ａのトラップ絶縁膜１４はＳｉを過剰に含むＳｉ窒化膜であったが、同等のＳｉダングリングボンド数を含むＳｉリッチの酸窒化膜（Ｓｉｘ（ＳｉＯ２）ｙ（Ｓｉ３Ｎ４）１−ｙ、ｘ＞０、１≧ｙ≧０）を有するランダムノイズ生成素子についても同様の振る舞いをすると考えられる。
【００４１】
Ｓｉリッチの窒化膜の場合は、化学量論的な組成がＳｉ３Ｎ４のため、ＳｉＵＮの１原子あたりのＳｉダングリングボンド数は（Ｕ−０．７５）／（Ｕ＋１）となり、Ｓｉ／Ｎ＝１ならば、Ｕ＝１となり、原子１個あたりのダングリングボンド数は０．１２５となる。一方、Ｓｉリッチな酸窒化膜（Ｓｉｘ（ＳｉＯ２）ｙ（Ｓｉ３Ｎ４）１−ｙ、ｘ＞０、１≧ｙ≧０）では、ｘ＝０で化学量論的である。ここで、１原子あたりの過剰Ｓｉ原子数はｘ／（ｘ＋７−４ｙ）となり、原子結合手４本の過剰Ｓｉが１個、原子結合手３本のＮ原子および原子結合手２本のＯ原子と入れ替わることで、ダングリングボンドが発生する。このとき、過剰ＳｉがＮとＯに入れ替わる確率はＮとＯの原子数比によって割り振られる。また、原子結合手３本のＮ原子と入れ替わることで１本のダングリングボンドが発生し、原子結合手２本のＯ原子と入れ替わることで２本のダングリングボンドが発生する。これらより、１原子あたりのダングリングボンド数は、ｘ／（ｘ＋７−４ｙ）×［（４−４ｙ）／（４−２ｙ）＋｛２ｙ／（４−２ｙ）｝×２］となる。つまり、１原子あたりのＳｉダングリングボンド数は、ｘ／（ｘ＋７−４ｙ）×［（４−４ｙ）／（４−２ｙ）＋｛２ｙ／（４−２ｙ）｝×２］＝０．１２５となり、この条件式を満たすように、例えばｙ＝０．５のときは、ｘ＝１５／２９となる。
【００４２】
一般に、ゲート長Ｌ[μｍ]、チャネル幅（ゲート幅）Ｗ[μｍ]、トンネル絶縁膜１３の膜厚Ｔ[ｎｍ]、原子数比率ｘおよびｙ（ｘ＞０、１≧ｙ≧０）が任意であるとき、下記の（２）式
［ｘ／（ｘ＋７−４ｙ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］１／２×ｅｘｐ（−Ｔ｛Ｈ／３．１｝１／２／０．８６６４）／ＬＷ２／５≧３．６７［μｍ−７／５］    ・・・        （２）
を満たすならば、１ＭＨｚの揺らぎ成分を０．１％以上含む乱数生成が可能なランダムノイズ生成素子になり得る。
【００４３】
もっと一般に、ＭをＳｉ、Ｏ、Ｎ以外の元素を表すとき、トラップ絶縁膜１４がＳｉｘ（ＳｉＯ２）ｙ（Ｓｉ３Ｎ４）１−ｙＭｚ、ｘ＞０、１≧ｙ≧０、ｚ≧０）と表現されている場合は、下記の（３）式
［ｘ／（ｘ＋７−４ｙ＋ｚ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］１／２×ｅｘｐ（−Ｔ｛Ｈ／３．１｝１／２／０．８６６４）／ＬＷ２／５≧３．６７［μｍ−７／５］    ・・・        （３）
を満たせばよい。また、トンネル絶縁膜なしの形態（上式でいうＴ＝０）とすることもできる。
【００４４】
以上には、ランダムノイズ生成素子から生成する１ＭＨｚのランダムノイズ成分が０．１％以上となる素子について説明を行った。  ところで、携帯電話等の小型端末機器においては、使用クロックの周波数がより小さい１００ＭＨｚ程度であるとより望ましい。マルチバイブレータ等を用いて１ＭＨｚで発振させるためには、１μｓの周期における揺らぎ成分は１％の１０ｎｓ（クロック周波数１００ＭＨｚの逆数）以上であることがより望ましい。また、一般的に最も高速とされるクロックを用いて、マルチバイブレータから出力されたランダムな発振信号をカウントし、「１」および「０」に振り分け出力する場合、マルチバイブレータの発振周波数は1ＭＨｚよりも大きいところでも、出力されたランダムな発振信号をカウントし、「１」および「０」に振り分け出力することが可能である。前で述べたように、図７より、フーリエ係数の回帰分析式（図７の直線ｇ１の式）が｜フーリエ係数｜＝０．０００６ｆ−０．４７０５であり、実験値から、1ＭＨｚのときの揺らぎ成分は約０．１６％であることを示した。例えば、1ＭＨｚでの揺らぎ成分が1％となるような、フーリエ係数の回帰分析式ｇ１と同じ傾きを持つ回帰直線式（ｇ１の右辺を１／０．１６倍した式）｜フーリエ係数｜＝０．００３７５ｆ−０．４７０５にフーリエ係数の周波数特性が従うとき、約４００ＭＨｚで１ｎｓの揺らぎ成分を含むと見積もることができる。よって、１ＭＨｚで１％の揺らぎ成分を含むことで、より高速な乱数生成が期待できる。
【００４５】
１ＭＨｚの揺らぎ成分を１％含むときも、上記１ＭＨｚの揺らぎ成分を０．１％含むときと同様に、一般に、ゲート長Ｌ[μｍ]、ゲート幅Ｗ[μｍ]、トンネル絶縁膜の膜厚Ｔ[ｎｍ]、トンネル絶縁膜のバリア高さＨ[ｅＶ]、トラップ絶縁膜１４の原子数比率ｘおよびｙ（ｘ＞０、０≦ｙ≦１）が任意であるとき、下記（４）式
［ｘ／（ｘ＋７−４ｙ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］１／２×ｅｘｐ（−Ｔ｛Ｈ／３．１［ｅＶ］｝１／２／０．８６６４）／ＬＷ２／５≧３６．７［μｍ−７／５］        ・・・          （４）
を満たすならば、１ＭＨｚの揺らぎ成分を１％以上含む乱数生成が可能なランダムノイズ生成素子になり得る。
【００４６】
もっと一般に、ＭをＳｉ、Ｏ、Ｎ以外の元素を表すとき、トラップ絶縁膜がＳｉｘ（ＳｉＯ２）ｙ（Ｓｉ３Ｎ４）１−ｙＭｚ、ｘ＞０、１≧ｙ≧０、ｚ≧０）と表現される場合、下記の（５）式
［ｘ／（ｘ＋７−４ｙ＋ｚ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］１／２×ｅｘｐ（−Ｔ｛Ｈ／３．１｝１／２／０．８６６４）／ＬＷ２／５≧３６．７［μｍ−７／５］        ・・・          （５）
であればよい。
【００４７】
一方用途によっては乱数生成レートがそれほど早い必要のないものもあり、そのような場合においても十分に用途は考えられる。例えば、１ＭＨｚの揺らぎ成分を０．０１％含むときも、上記１ＭＨｚの揺らぎ成分を０．１％含むときと同様に、一般に、ゲート長Ｌ[μｍ]、チャネル幅（ゲート幅）Ｗ[μｍ]、トンネル絶縁膜の膜厚Ｔ[ｎｍ]、原子数比率ｘおよびｙ（ｘ＞０、０≦ｙ≦１）が任意であるとき、下記の（６）式
［ｘ／（ｘ＋７−４ｙ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］１／２×ｅｘｐ（−Ｔ｛Ｈ／３．１｝１／２／０．８６６４）／ＬＷ２／５≧０．３７［μｍ−７／５］      ・・・  （６）    
を満たすならば、１ＭＨｚの振動成分を０．０１％以上含む乱数生成が可能なランダムノイズ生成素子になり得る。
【００４８】
もっと一般に、ＭをＳｉ、Ｏ、Ｎ以外の元素を表す記号し、トラップ絶縁膜がＳｉｘ（ＳｉＯ２）ｙ（Ｓｉ３Ｎ４）１−ｙＭｚ、ｘ＞０、１≧ｙ≧０、ｚ≧０）と表現される場合、下記の（７）式
［ｘ／（ｘ＋７−４ｙ＋ｚ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］１／２×ｅｘｐ（−Ｔ｛Ｈ／３．１｝１／２／０．８６６４）／ＬＷ２／５≧０．３７［μｍ−７／５］    ・・・    （７）
を満たせばよい。
【００４９】
以上が、ランダムノイズ生成素子１０ａのゲート電極１６に固定電圧印加したときのそれぞれの条件に対応するランダムノイズ生成素子の条件である。
【００５０】
一方、ランダムノイズ生成素子に固定電圧の印加した際に１ＭＨｚの揺らぎ成分０．１％以上という値を達成しない素子を用いた場合でも、パルス電圧を印加することにより、得られるランダムノイズが上記の値を達成する場合について説明する。
【００５１】
以下に、ランダムノイズ生成素子１０ａのゲート電極１６にパルス電圧を印加することによる効果およびその場合にランダムノイズ生成素子から生成するランダムノイズの１ＭＨｚの揺らぎ成分をそれぞれ０．０１％以上、０．１％以上、１％以上含むための条件について述べる。
【００５２】
前述したように、ランダムノイズ生成素子１０ａのゲート電極１６にパルス電圧を印加したときのランダムノイズは、ドレイン電流Ｉｄの揺らぎの周波数特性を示す図５からわかるように、ゲート電圧が固定であったときのランダムノイズに比べ、大きさが約３倍程度の増大が見られる。本実施形態のように、ランダムノイズ生成素子１０ａのゲート電極１６にパルス電圧を印加したときのランダムノイズの大きさ、すなわちフーリエ係数の絶対値の大きさの回帰分析によって求めた直線ｇ２を図７に示している。なお、このときのランダムノイズ生成素子１０ａのゲート長Ｌは０．０６μｍ、ゲート幅Ｗは０．１５μｍ、トンネル絶縁膜１３の膜厚Ｔは０．７ｎｍ、シリコン窒化膜からなるトラップ絶縁膜１４における原子数比率Ｓｉ／Ｎは１であった。
【００５３】
図６より固定電圧をゲート電極に印加したときのドレイン電流の揺らぎは１０μＡ付近に対し、１５％程度の電流揺らぎ成分を持つ。図７からわかるように、１ＭＨｚでの電流揺らぎ成分は０．１６％程度である。したがって、１ＭＨｚにおける揺らぎ成分が０．１％以上という条件を満たしている。これに対し、ゲート電極にパルス電圧を印加することで、約３倍の揺らぎ成分が得られることから、ゲート電極にパルス電圧を印加したときの揺らぎ成分と周波数領域について同様に考えると、１ＭＨｚでの電流揺らぎ成分は０．４８％程度である。したがって、１ＭＨｚにおける揺らぎ成分が０．１％以上という条件を満たしている。また、ゲート電極に印加するパルス電圧による効果には、非常に薄いトンネル絶縁膜を用いるので周波数依存性はないと思われる。
【００５４】
次に、構造パラメータを変えたランダムノイズ生成素子１０ａを作製し、これらのランダムノイズ生成素子１０ａのゲート電極１６にパルス電圧を印加した場合と、固定電圧を印加した場合の特性を調べた。本実験で変えた構造パラメータとしては、ゲート長Ｌ及びチャネル幅（ゲート幅）Ｗ、及びトンネル絶縁膜の膜厚Ｔが用いられた。いずれのパラメータ依存性を調べる実験においてもパルス電圧の周期は３２ｍｓ、ΔＶ＝４Ｖである。また、ランダムノイズ生成素子１０ａのトラップ絶縁膜１４の膜厚ＴＳｉＮは５ｎｍ、制御絶縁膜１５の膜厚Ｔｔｏｐは６ｎｍであり、これらの値はチャネル長Ｌ、チャネル幅Ｗ、ゲート絶縁膜の膜厚Ｔを変えても一定である。
【００５５】
まず、ゲート長（チャネル長）Ｌに対するフーリエ係数の依存性を調べると、図１２に示すようになった。この実験で用いたランダムノイズ生成素子のチャネル幅Ｗは０．１５μｍ、トンネル絶縁膜１３の膜厚Ｔは０．７ｎｍ、トラップ絶縁膜１４中のＳｉとＮの原子数比Ｓｉ／Ｎは１である。なお、図１２においては、フーリエ係数は、周波数が５Ｈｚにおける値を示している。図１２からわかるように、パルス電圧を印加した場合と固定電圧を印加した場合のどちらの場合も、ランダムノイズの大きさは、ほぼチャネル長Ｌの逆数１／Ｌに比例している。しかし、ゲート電極にパルス電圧を印加したときの方が固定電圧を印加する場合に比べて約３倍の大きさのランダムノイズが得られる。ここで示したパルス電圧を印加した場合のランダムノイズとは、パルス電圧に同期するランダムノイズを意味する。
【００５６】
次に、チャネル幅Ｗに対するフーリエ係数の依存性を調べると、図１３に示すようになった。この実験で用いたランダムノイズ生成素子のチャネル長Ｌは０．１２μｍ、トンネル絶縁膜１３の膜厚Ｔは０．７ｎｍ、トラップ絶縁膜１４中のＳｉとＮの原子数比Ｓｉ／Ｎは１である。なお、図１３においては、フーリエ係数は、周波数が１．５Ｈｚにおける値を示している。図１３からわかるように、パルス電圧を印加した場合と固定電圧を印加した場合のどちらの場合も、ランダムノイズの大きさは、チャネル幅Ｗの逆数１／Ｗの累乗に比例している。しかし、ゲート電極にパルス電圧を印加したときの方が固定電圧を印加する場合に比べて約３倍の大きさのランダムノイズが得られる。ここでパルス電圧を印加した場合のランダムノイズとは、パルス電圧に同期するランダムノイズを意味する。
【００５７】
次に、トンネル絶縁膜の膜厚Ｔに対するフーリエ係数の依存性を調べると、図１４に示すようになった。この実験で用いたランダムノイズ生成素子１０ａのチャネル長Ｌは０．０６μｍ、チャネル幅Ｗは０．１５μｍ、トラップ絶縁膜１４中のＳｉとＮの原子数比Ｓｉ／Ｎは１である。なお、図１４においては、フーリエ係数は、周波数が１．１Ｈｚにおける値を示している。図１４からわかるように、パルス電圧を印加した場合と固定電圧を印加した場合のどちらの場合も、ランダムノイズの大きさは、トンネル絶縁膜１３の膜厚Ｔに対し、指数関数的に減少する。しかし、ゲート電極にパルス電圧を印加したときの方が固定電圧を印加する場合に比べて約３倍の大きさのランダムノイズが得られる。ここでパルス電圧を印加した場合のランダムノイズとは、パルス電圧に同期するランダムノイズを意味する。なお、上記図１２乃至図１４に示す実験データは、本発明者達が実験によって独自に見出されたものである。
【００５８】
次に、周波数が１ＭＨｚのときに含まれるランダムノイズの揺らぎ成分の割合と各パラメータの値の条件について述べる。
【００５９】
既に説明したように、本実施形態に係るランダムノイズ生成素子１０ａのゲート電極１６に固定電圧を印加したときの周波数特性におけるフーリエ係数の絶対値は、
｜フーリエ係数｜  ＝  ０．０００６ｆ‐０．４７０５    ・・・    （８）
と表された（例えば、図７参照）。
【００６０】
また上述したように、本実施形態に係るランダムノイズ生成素子１０ａのゲート電極１６にパルス電圧を印加したときのフーリエ係数の絶対値は、固定電圧を印加したときのフーリエ係数の絶対値の３倍であった。したがって、パルス電圧を印加した場合のフーリエ係数の絶対値は、
｜フーリエ係数｜＝０．００１８ｆ−０．４７０５      ・・・      （９）
と表される（例えば図７中の直線ｇ２参照）。
【００６１】
また、各パラメータの依存性を示す積Ｃは、既に説明したように、
Ｃ＝［ｘ／（ｘ＋７−４ｙ＋ｚ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］１／２×ｅｘｐ（−Ｔ｛Ｈ／３．１｝１／２／０．８６６４）／ＬＷ２／５    ・・・    （１０）
となる。
【００６２】
ランダムノイズのフーリエ係数は、このＣに比例する。ただし、Ｔはトンネル絶縁膜の膜厚[ｎｍ]、Ｈはトンネル絶縁膜のバリア高さ[ｅＶ]を表す。ここで、ゲート長Ｌが０．０６μｍ、チャネル幅（ゲート幅）Ｗが０．１５μｍ、トンネル絶縁膜の膜厚Ｔが０．７ｎｍ、トラップ絶縁膜中のＳｉとＮの原子数の比率Ｓｉ／Ｎが１のとき、Ｃ＝５．８６７８［μｍ−７／５］となる。
【００６３】
本実施形態に用いられるランダムノイズ生成素子１０ａのゲート電極１６に固定電圧を印加したとき、１ＭＨｚにおける電流揺らぎの割合は０．１６％含まれていた。本実施形態のようにゲート電極１６にパルス電圧を印加した場合は、電流揺らぎを約３倍増大させることが可能なので、１ＭＨｚにおける電流揺らぎの割合は０．４８％となる。固定電圧を印加した場合、各パラメータの積Ｃが、５．８７×（０．１／０．１６）よりも大きければ、１ＭＨｚにおける電流揺らぎ成分が０．１％以上であること示すことができたから、本実施形態においても同様に、各パラメータの積Ｃが、５．８７×（０．１／０．４８）よりも大きければ、１ＭＨｚにおける電流揺らぎ成分が０．１％以上有することが可能である。即ち、固定電圧を印加した場合における各パラメータの積Ｃに関する条件式の右辺を１／３倍することで、本実施形態の条件式として使用可能であり、下記の（１１）式のように表すことができる。
［ｘ／（ｘ＋７−４ｙ＋ｚ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］１／２×ｅｘｐ（−Ｔ｛Ｈ／３．１｝１／２／０．８６６４）／ＬＷ２／５≧３．６７／３［μｍ−７／５］＝１．２２［μｍ−７／５］    ・・・    （１１）
【００６４】
また、電流揺らぎ成分の大きさは実施状況によってその必要量は変わってくる。上記式は１ＭＨｚの電流揺らぎ成分が０．１％以上含まれるときであったが、固定電圧が印加された場合と同様に０．０１％以上、および１％以上含むときについて示すと、既に示した固定電圧が印加される場合のそれぞれの条件式に対し、右辺を１／３倍することで求められる。まず０．０１％以上含むのときは、下記の（１２）式
［ｘ／（ｘ＋７−４ｙ＋ｚ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］１／２×ｅｘｐ（−Ｔ｛Ｈ／３．１｝１／２／０．８６６４）／ＬＷ２／５≧０．３７／３［μｍ−７／５］＝０．１２［μｍ−７／５］      ・・・    （１２）
となり、１％以上含むときは、下記の（１３）式
［ｘ／（ｘ＋７−４ｙ＋ｚ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝＋０．０１１７４］１／２×ｅｘｐ（−Ｔ｛Ｈ／３．１｝１／２／０．８６６４）／ＬＷ２／５≧３６．７／３［μｍ−７／５］＝１２．２３［μｍ−７／５］    ・・・    （１３）
となる。
【００６５】
これら（１１）式、（１２）式、或いは（１３）式の条件を満たすには、固定電圧を印加した場合に比べてＬＷの値が長くなることを許容することを意味する。したがって本発明によればランダムノイズ生成素子の設計の自由度が増し、難度の高い微細化技術の適用を避けることができるというメリットもある。
【００６６】
また、トラップ絶縁膜１４は、ＭをＳｉ、Ｏ、Ｎ以外の元素を表す記号とすると、Ｓｉｘ（ＳｉＯ２）ｙ（Ｓｉ３Ｎ４）１−ｙＭｚ、ｘ＞０、１≧ｙ≧０、ｚ≧０）と表されていたが、ｘが「０」の場合であっても、同様の効果を得ることができる。ただし、この場合は、ｙとｚの少なくとも一方が「０」ではない。
【００６７】
なお、ランダムノイズ生成素子１０ａのトラップ絶縁膜１４がＳｉＵＮ（Ｕ≧０．７５）と表されるときのランダムノイズの１ＭＨｚの揺らぎ成分が、０．０１％以上、０．１％以上、１％以上含む条件は、以下のようになる。組成式ＳｉＵＮ（Ｕ≧０．７５）は、組成式Ｓｉｘ（ＳｉＯ２）ｙ（Ｓｉ３Ｎ４）１−ｙＭｚ（ｘ≧０、１≧ｙ≧０、ｚ≧０）において、ｙ＝ｚ＝０、ｘ＝４Ｕ−３と置いたものである。したがって、第１実施形態で説明した（１２）式、（１１）式、（１３）式において、ｙ＝ｚ＝０、ｘ＝４Ｕ−３とおけばよい。すなわち下記の式（１４）、（１５）、（１６）となる。０．０１％以上含む場合は、下記の式（１４）
（（Ｕ−０．７５）／（１＋Ｕ）＋０．０１１７４）１／２×ｅｘｐ（−Ｔ｛Ｈ／３．１｝１／２／０．８６６４）／ＬＷ２／５≧０．１２［μｍ−７／５］  ・・・（１４）
を満たし、０．１％以上含む場合は、下記の式（１５）
（（Ｕ−０．７５）／（１＋Ｕ）＋０．０１１７４）１／２×ｅｘｐ（−Ｔ｛Ｈ／３．１｝１／２／０．８６６４）／ＬＷ２／５≧１．２２［μｍ−７／５］  ・・・（１５）
を満たし、１％以上含む場合は、下記の式（１６）
（（Ｕ−０．７５）／（１＋Ｕ）＋０．０１１７４）１／２×ｅｘｐ（−Ｔ｛Ｈ／３．１｝１／２／０．８６６４）／ＬＷ２／５≧１２．２２［μｍ−７／５］  ・・・（１６）
を満たすことが必要である。
【００６８】
また、トラップ絶縁膜１４は化学量的シリコン酸窒化膜および非化学量的シリコン酸窒化膜からなっていた。しかし、トラップ絶縁膜１４が組成式Ｓｉｘ（ＳｉＯ２）ｙ（Ｓｉ３Ｎ４）１−ｙＭｚ（ｘ≧０、１≧ｙ≧０、ｚ≧０）で表される非化学量的シリコン酸窒化膜のみからなっている場合は、ランダムノイズの１ＭＨｚの揺らぎ成分が、０．０１％以上、０．１％以上、１％以上含む条件は、（１２）式、（１１）式、（１３）式において、化学量的の項に対応する０．０１１７４を削除した下記（１７）式、（１８）式、（１９）式を満たせばよい。
【００６９】
すなわち、０．０１％以上含む場合は下記の（１７）式
［ｘ／（ｘ＋７−４ｙ＋ｚ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝]１／２×ｅｘｐ（−Ｔ｛Ｈ／３．１｝１／２／０．８６６４）／ＬＷ２／５≧０．３７／３［μｍ−７／５］＝０．１２［μｍ−７／５］      ・・・    （１７）
となり、０．１％以上含む場合は下記の（１８）式
［ｘ／（ｘ＋７−４ｙ＋ｚ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝］１／２×ｅｘｐ（−Ｔ｛Ｈ／３．１｝１／２／０．８６６４）／ＬＷ２／５≧３．６７／３［μｍ−７／５］＝１．２２［μｍ−７／５］    ・・・    （１８）
となり、１％以上含む場合は下記の（１９）式
［ｘ／（ｘ＋７−４ｙ＋ｚ）×｛（４−４ｙ）／（４−２ｙ）＋２ｙ／（４−２ｙ）×２｝］１／２×ｅｘｐ（−Ｔ｛Ｈ／３．１｝１／２／０．８６６４）／ＬＷ２／５≧３６．７／３［μｍ−７／５］＝１２．２３［μｍ−７／５］    ・・・    （１９）
となる。
【００７０】
再び図１に戻り、本実施形態の乱数生成装置について説明する。
【００７１】
パルス電圧発生器７０から発生されたパルス電圧７５をランダムノイズ生成素子１０ａのゲート電極１６に印加すると、ランダムノイズ生成素子１０ａと抵抗１０ｂとの接続ノードからランダムノイズ信号（上記パルス電圧７５と同じ周期を有する振幅のレベルがランダムな電圧信号）が生成され、このランダムノイズノイズ信号はバッファ回路２０に入力される。バッファ回路２０からの出力信号は、コンパレータ３０の一方の端子に入力される。バッファ回路２０を設けた理由は、以下の通りである。ランダムノイズ生成素子１０ａとコンパレータ３０とを直接接続すると、コンパレータ３０の影響により、適切なランダムノイズが得られない可能性がある。そのため、コンパレータ３０の影響を遮断するために、バッファ回路２０を設けている。また、コンパレータ３０のもう一方の端子には参照電圧Ｖｒｅｆとなる電圧信号が供給される。
【００７２】
コンパレータ３０では、コンパレータ３０に入力された２つの信号を比較し、ハイレベル信号又はロウレベル信号を出力する。参照電圧Ｖｒｅｆの値は、バッファ回路２０から出力される信号のほぼ平均値に設定することにより、コンパレータ３０から出力されるランダム信号は、値が「１」と「０」の割合がほぼ等しくなる。ただし、コンパレータ３０に入力する信号の大きさや、入力信号の変化速度によっては、コンパレータ３０の出力レベルが不十分となる場合がある。そこで、本実施形態では、コンパレータ３０の出力側にバッファ回路４０を設けている。バッファ回路４０によってコンパレータ３０の出力が増幅され、所望の電圧レベルを得ることができる。バッファ回路４０の出力信号は、Ｄ型フリップフロップからなるラッチ回路６０に入力され、適当なクロック信号を用いてラッチすることで、乱数を生成することができる。ここでラッチ回路６０に入力されるクロック信号は、ランダムノイズ生成素子１０ａのゲート電極１６に印加されるパルス電圧を発生するパルス電圧発生器７０から取得してもよい。その際、バッファ回路４０を通して出力される信号と、クロック信号のタイミングを合わせるため、インバータなどによるタイミング回路５０を介し、ラッチ回路６０のクロック端子へクロック７５が入力される。
【００７３】
バッファ回路２０は、例えば図１５（ａ）、１５（ｂ）に示すような回路構成とすることができる。図１５（ａ）に示す一具体例では、直列に接続されたｐ型ＭＯＳＦＥＴ２１と抵抗２２とでバッファ回路２０が構成されている。図１５（ｂ）に示す他の具体例では、直列に接続されたｎ型ＭＯＳＦＥＴ２３と抵抗２４とでバッファ回路２０が構成されている。
【００７４】
コンパレータ３０の一具体例の構成を図１６に示す。この具体例のコンパレータ３０は、差動増幅部３４と、電流源３５と、出力部３６とから構成される。差動増幅部３４は、直列に接続されたｐ型ＭＯＳＦＥＴ３４ａおよびｎ型ＭＯＳＦＥＴ３４ｂと、直列に接続されたｐ型ＭＯＳＦＥＴ３４ｃおよびｎ型ＭＯＳＦＥＴ３４ｄと、から構成される。出力部３６は、直列に接続されたｐ型ＭＯＳＦＥＴ３６ａおよびｎ型ＭＯＳＦＥＴ３６ｂと、直列に接続されたｐ型ＭＯＳＦＥＴ３６ｃおよびｎ型ＭＯＳＦＥＴ３６ｄと、から構成される。ｐ型ＭＯＳＦＥＴ３４ａ、３４ｃ、３６ａ、３６ｃのドレインは電源に接続されている。また、ｐ型ＭＯＳＦＥＴ３６ａのゲートはｐ型ＭＯＳＦＥＴ３４ａとｎ型ＭＯＳＦＥＴ３４ｂの接続ノードに接続され、ｐ型ＭＯＳＦＥＴ３６ｃのゲートはｐ型ＭＯＳＦＥＴ３４ｃとｎ型ＭＯＳＦＥＴ３４ｄの接続ノードに接続されている。また、ｎ型ＭＯＳＦＥＴ３４ｂ、３４ｄのソースは共通に接続され、電流源３５を介して接地されている。また、ｎ型ＭＯＳＦＥＴ３６ｂ、３６ｄは、それぞれのゲートがｐ型ＭＯＳＦＥＴ３６ａとｎ型ＭＯＳＦＥＴ３６ｂの共通接続ノードに接続され、それぞれのドレインは接地されている。差動増幅部３４のｎ型ＭＯＳＦＥＴ３４ｂのゲートに第１入力電圧Ｖｉ１が入力され、ｎ型ＭＯＳＦＥＴ３４ｄのゲートに第２入力電圧Ｖｉ２が入力される。そして、ｐ型ＭＯＳＦＥＴ３６ｃとｎ型ＭＯＳＦＥＴ３６ｄとの共通接続ノードから出力電圧が出力される。第１入力電圧Ｖｉ１が第２入力電圧Ｖｉ２よりも高い場合は、出力はロウレベル電圧となる。逆に、第２入力電圧Ｖｉ２が第１入力電圧Ｖｉ１よりも高い場合は、出力電圧はハイレベル電圧となる。第１入力電圧Ｖｉ１と第２入力電圧Ｖｉ２との差が小さい場合や、感度の弱い領域に電圧が分布している場合には、出力電圧は完全にハイレベル或いはロウレベルにならない。このような場合には、コンパレータ３０の出力段にバッファ回路４０を接続する。
【００７５】
バッファ回路４０の一具体例の構成を図１７に示す。この具体例のバッファ回路４０はｐ型ＭＯＳＦＥＴ４２とｎ型ＭＯＳＦＥＴ４４とかなるインバータ回路である。コンパレータ３０の出力をバッファ回路４０によって増幅することで、十分な電圧レベルを有するデジタル信号を得ることができる。
【００７６】
本実施形態の乱数生成装置は、ゲート電極１６にパルス電圧が印加された図２に示すランダムノイズ生成素子１０を用いているので、高速で乱数を生成することが可能となる。なお、バッファ回路４０に用いるインバータの個数を調整することで、１ＭＨｚにおける揺らぎ成分の割合に応じた最適な乱数発生装置を構成することが可能である。
【００７７】
また、ランダムノイズ生成素子１０aのゲート電極１６に印加する電圧は、シリコンのバンドギャップに対応した数Ｖ程度である。したがって、ランダムノイズ生成素子１０ａから出力される電圧の揺らぎ、すなわちランダムノイズ生成素子１０ａの電流の揺らぎに対応する、ランダムノイズ生成素子１０ａと抵抗１０ｂとの接続ノードから出力される電圧の揺らぎが１０ｍＶオーダーであれば、揺らぎ成分は入力電圧の１％程度となる。同様に、ランダムノイズ生成素子１０ａから出力される電圧の揺らぎが１ｍＶオーダーであれば、揺らぎ成分は入力電圧の０．１％程度となる。ランダムノイズ生成素子１０ａから出力される電圧の揺らぎが０．１ｍＶオーダーであれば、揺らぎ成分は入力電圧の０．０１％程度となる。コンパレータ３０を構成するオペレーションアンプの増幅率は、典型的には１ＭＨｚで１００倍程度である。したがって、電圧の揺らぎが１０ｍＶ程度であれば、バッファ回路４０を必要としないでデジタル乱数信号を取り出すことが可能である。０．１ｍＶオーダーの電圧揺らぎであれば、バッファ回路４０として１つのインバータを設けることで、デジタル乱数信号の取り出しが可能である。０．０１ｍＶオーダーの電圧揺らぎであれば、バッファに２つのインバータを直列に設けることで、デジタル乱数信号の取り出しが可能である。なお、回路シミュレーションからも上記のことが確認されている。
【００７８】
以上のように、１ＭＨｚの揺らぎ成分を０．０１％以上含む場合には、コンパレータ３０の出力を２個のインバータで増幅することにより、小型で高速の乱数発生装置を構成することができる。なお、ランダムノイズ生成素子１０のゲート電極１６に固定電圧を印加したとき、１ＭＨｚの揺らぎ成分を０．１％以上含む場合は、バッファ回路４０を１個のインバータで構成することができる。また、１ＭＨｚの揺らぎ成分を１％以上含むランダムノイズを生成可能なランダムノイズ生成素子１０では、バッファ回路４０を用いることなく、小型で高速の乱数発生装置を構成することが可能である。
【００７９】
以上説明したように、本実施形態によれば、良質な乱数を高速に生成することが可能な高性能な乱数生成装置を提供することができる。
【００８０】
（第２実施形態）
次に、本発明の第２実施形態による乱数生成装置を図１８に示す。本実施形態の乱数生成装置は、図１に示す第１実施形態の乱数生成装置において、バッファ回路２０の出力を受ける遅延回路８０を新たに設け、この遅延回路８０の出力をコンパレータ３０の基準電圧Ｖｒｅｆとして用いた構成となっている。ランダムノイズ生成素子１０ａは第１実施形態と同じ構成となっており、ランダムノイズ生成素子１０ａのゲートにパルス電圧発生器７０から発生されたパルス電圧７５が印加される。このパルス電圧７５の振幅ΔＶは４Ｖである。
【００８１】
ゲート電極にパルス電圧７５が印加されることによりランダムノイズ生成素子１０ａから出力されるランダムノイズ信号（パルス電圧７５と同じ周期を有する振幅のレベルがランダムな電圧信号）は、バッファ回路２０に送られる。そしてバッファ回路２０の出力はコンパレータ３０の一方の入力端子に送られるとともに、遅延回路８０に送られる。遅延回路８０は、バッファ回路２０の出力を１周期分または周期の整数倍遅らせた信号を、コンパレータ３０の他方の入力端子に出力する。
【００８２】
コンパレータ３０では、コンパレータ３０に入力した２つの信号を比較し、ハイレベル信号又はロウレベル信号を出力する。比較する２つの信号はともに同じ乱数源から出力される信号であり、この乱数がランダムであれば、コンパレータ３０より出力されるデジタル乱数の「１」と「０」はランダムとなり、「１」と「０」の出現確率も同等になると考えられる。ただし、コンパレータ３０に入力する信号の大きさや、入力信号の変化速度によっては、コンパレータ３０の出力レベルが不十分となる場合がある。そこで、第１実施形態と同様に、コンパレータ３０にバッファ回路４０を接続している。バッファ回路４０によってコンパレータ３０の出力が増幅され、所望の電圧レベルを得ることができる。バッファ回路４０からの出力信号を、例えばＤ型フリップフロップからなるラッチ回路６０に入力し、適当なクロックを用いてラッチすることで、乱数を生成することができる。ここでラッチ回路６０に入力されるクロック信号は、ランダムノイズ源１０のランダムノイズ生成素子１０ａのゲート電極に印加するパルス電圧と同じパルス電圧源（パルス電圧発生器７０）から取得してもよい。その際、バッファ回路４０を通して出力される信号とタイミングを合わせるため、インバータなどによるタイミング回路５０を介し、ラッチ回路６０のクロック端子へ入力する。
【００８３】
以上説明したように、本実施形態の乱数生成装置は、ランダムノイズ生成素子として、第１実施形態で説明したランダムノイズ生成素子１０ａを用いることにより、良質な乱数を高速に生成することが可能となる。
【００８４】
また、本実施形態の乱数生成装置は、第１実施形態と同様に、バッファ回路４０に用いるインバータの個数を調整することで、１ＭＨｚにおける揺らぎ成分の割合に応じた最適な乱数を発生することが可能である。本実施形態を用いることで、第１の実施形態で必要であった図１における参照電圧Ｖｒｅｆを設置する必要がない。参照電圧Ｖｒｅｆはバッファ２０の出力の平均電圧付近に設定する必要があり、本実施形態ではそのような調整が不要になる。
【００８５】
（第３実施形態）
次に、本発明の第３実施形態による乱数生成装置を図１９に示す。本実施形態の乱数生成装置は、非安定マルチバイブレータ１０１と、カウンタ１１０とを備えている。この非安定マルチバイブレータ１０１は、キャパシタ１０２ａと、ＮＡＮＤ回路１０３ａと、ダイオード１０４ａと、帰還抵抗１０５ａと、キャパシタ１０２ｂと、ＮＡＮＤ回路１０３ｂと、ダイオード１０４ｂと、ランダムノイズ生成素子１０ａとを備えている。キャパシタ１０２ａの一端はＮＡＮＤ回路１０３ａの２つの入力端子およびダイオード１０４ａの入力端子に接続され、ダイオード１０４ａの出力端子は帰還抵抗１０５ａの一端に接続されている。帰還抵抗１０５ａの他端とＮＡＮＤ回路１０３ａの出力端とは共通に接続されてキャパシタ１０２ｂの一端に接続されている。キャパシタ１０２ｂの他端はＮＡＮＤ回路１０３ｂの一つの入力端子およびダイオード１０４ｂの入力端子に接続されている。ＮＡＮＤ回路１０３ｂの他の入力端子には外部からのＯＮ／ＯＦＦ信号が入力される。また、ダイオード１０４ｂの出力端にランダムノイズ生成素子１０ａのソース・ドレインのうちの一方が接続されている。ランダムノイズ生成素子１０ａのソース・ドレインのうちの他方と、ＮＡＮＤ回路１０３ｂの出力端とは共通に接続されてキャパシタ１０２ａの他端に接続されている。すなわち、非安定マルチバイブレータ１０１は、マルチバイブレータを構成する一つの帰還抵抗、すなわちダイオード１０４ｂの出力端子とＮＡＮＤ回路１０３ｂの出力端子間に接続される帰還抵抗をランダムノイズ生成素子１０ａに置き換えた構成となっている。そして、このランダムノイズ生成素子１０ａのゲートにマルチバイブレータ１０１の出力（ＮＡＮＤ回路１０３ａの出力）が印加されている。このように非安定マルチバイブレータを構成したことにより、マルチバイブレータから発振される信号がランダムになる。マルチバイブレータより出力された発振信号はランダムノイズ生成素子１０ａの揺らぎの効果のより増大することができる。
【００８６】
一方、カウンタ１１０は、クロックイネーブル端子と、ＣＫ端子とを有している。そして、マルチバイブレータ１０１から出力されたランダムな発振信号がカウンタ１１０のクロックイネーブル端子に入力され、リングオシレータ等を用いたクロックがＣＫ端子へ入力されることで、ランダムな発振信号がカウントされ、カウントされた値が奇数か偶数かによって、「１」および「０」に振り分け出力する。
【００８７】
例えば、ランダムノイズ生成素子１０ａを含んだマルチバイブレータ１０１を１ＭＨｚで発振させる。そして、マルチバイブレータ１０１より出力された信号の発振周期の揺らぎ幅を、リングオシレータを用いた１ＧＨｚのクロックでカウントする。１μｓの周期（周波数１ＭＨｚ）における揺らぎ成分を１ｎｓ（１μｓの０．１％）以上とすれば、一般的に最も高速とされる１ＧＨｚクロックを用いると、ランダムノイズ生成素子１０ａより発生させたノイズ成分から、カウント値をデジタル乱数にすることができる。その結果、増幅回路なしで、１ＭＨｚ／ｓｅｃ以上の乱数生成レートで真性乱数を生成可能となる。
【００８８】
本実施形態を用いることにより、第１及び第２の実施形態と比べ、回路規模を縮小することができる。
【００８９】
以上説明したように、第２、第３実施形態の乱数生成装置は、ランダムノイズ生成素子として、第１実施形態で説明したランダムノイズ生成素子１０ａを用いることにより、良質な乱数を高速に生成することが可能となる。
【００９０】
また、第１実施形態と同じランダムノイズ生成素子１０ａを用いているため、第２および第３実施形態においても、ランダムノイズ生成素子１０ａから出力されるランダムノイズの１ＭＨｚの揺らぎ成分が、０．０１％以上、０．１％以上、１％以上含む条件は、第１実施形態と同じ条件となる。
【００９１】
なお、第１乃至第３実施形態において用いられたランダムノイズ生成素子１０ａ、は上記実施形態に限定されるものではなく、例えばトンネル絶縁膜がなく、基板に直接ＳｉＮ膜を積層したもの（すなわち、ゲート絶縁膜がＳｉＮ膜からなる通常のＭＯＳＦＥＴ）、もしくはトンネル絶縁膜がＳｉＯ２以外のよりバリア高さの低い材料を用いたものにおいても同様の効果を得ることができる。また、制御絶縁膜１５のない場合でも同様の効果を得ることができる。さらに、制御絶縁膜１５が薄くてトンネルするものでも同様の効果を得ることができる。
【００９２】
（第４実施形態）
次に、本発明の第４実施形態による乱数生成装置を図２０に示す。本実施形態の乱数生成装置は、図１に示す第１実施形態の乱数生成装置のランダムノイズ源１０をランダムノイズ源１０Ａに置き換えた構成となっている。ランダムノイズ源１０Ａは、ランダムノイズ生成素子１０ａをランダムノイズ生成素子１０ｃに置き換えた構成となっている。
【００９３】
ランダムノイズ生成素子１０ｃは、図２１に示すようにＭＯＳＦＥＴであって、シリコン基板（半導体基板）１１の表面領域に、ソース領域１２ａ、ドレイン領域１２ｂが形成されている。ソース領域１２ａとドレイン領域１２ｂとの間の半導体基板の領域がチャネル領域１２ｃとなる。このチャネル領域１２ｃのゲート長Ｌ及びチャネル幅（ゲート幅）Ｗは小さいことが望ましい。また、チャネル領域１２ｃは、長さＬ及び幅Ｗの細線部をチャネルの一部として有する領域であってもよい。ソース領域１２ａおよびドレイン領域１２ｂには、リン（Ｐ）或いはヒ素（Ａｓ）といったｎ型不純物が含有されている。これらのチャネル領域１２ｃ、ソース領域１２ａ、およびドレイン領域１２ｂは、図示しない素子分離絶縁領域によって分離されている。
【００９４】
チャネル領域１２ｃ上には窒化膜からなるトンネル絶縁膜１３が形成され、トンネル絶縁膜１３ａ上には例えばＳｉからなる導電性微粒子群１７が形成され、この微粒子群１７を覆うように制御酸化膜（制御絶縁膜）１５が形成され、この制御絶縁膜１５上に例えばポリシリコンからなるゲート電極（制御ゲート）１６が形成されている。
【００９５】
このランダムノイズ生成素子１０ｃは以下のように生成される。まず、ＮＨ３を用いた熱窒化により、半導体基板１１の表面を窒化して例えば厚さＴが０．８ｎｍの窒化膜からなるトンネル絶縁膜１３ａを形成する。その後、トンネル絶縁膜１３ａ上にＬＰＣＶＤ(low pressure chemical vapor deposition)法を用いて、例えば平均粒径８ｎｍのＳｉ微結晶群からなる微粒子群１７を１．７×１０１２ｃｍ−２程度の面密度で形成する。このとき、微粒子群１７の粒径はＣＶＤの時間により調整し、面密度は温度と原料ガス流量とＣＶＤ回数により調整できる。微粒子群１７を覆うように、ＣＶＤ法を用いて例えばＳｉＯ２からなる制御絶縁膜１５を形成し、この制御絶縁膜１５上に、ポリシリコンからなるゲート電極１６を形成する。
【００９６】
本実施形態に用いられるランダムノイズ生成素子１０ｃは、第１乃至第３実施形態に用いられたランダムノイズ生成素子１０ａと同様に、ゲート電極１６にパルス電圧を印加することで、ゲート電極に固定電圧を印加する場合よりも大きなランダムノイズを得ることが可能となる。
【００９７】
本実施形態に用いられるランダムノイズ生成素子１０ｃは、特開２００５−１６７１６５号公報に記載されたランダムノイズ生成素子と同じ構成となっている。このため、本実施形態に用いられるランダムノイズ生成素子１０ｃは、特開２００５−１６７１６５号公報に記載されているように、幅Ｗが長さＬに対してＷ≦（π／１０（μｍ２））／Ｌとなる細線部を有する半導体チャネルをもち、この半導体チャネルの上に設けられたトンネル絶縁膜と、このトンネル絶縁膜を介して上記半導体チャネルの上に２．５×１０１１ｃｍ−２以上の面密度で設けられ、上記トンネル絶縁膜を介して上記半導体チャネルとの間で電子の充放電が可能な複数の導電性微粒子を含む導電性微粒子群を備えている。このランダムノイズ生成源素子は、導電性微粒子群の面密度Ｄｄｏｔと、平均粒径ｄと、上記細線部の幅Ｗと、上記トンネル絶縁膜の厚さＴと、トンネル絶縁膜のエネルギー障壁の高さをＨと、プランク定数をｈ、素電荷をｑ、トンネル絶縁膜を介したトンネルの実効質量をｍ、トンネル絶縁膜の誘電率をεとしたとき、１ＭＨｚの揺らぎ成分を０．１％以上含む条件は、
（Ｄｄｏｔ×ｄ４／３／Ｗ）×ｅｘｐ（−８πＴ（２ｍＨ）１／２／３ｈ）×（０．５／Ｌ）１／２≧４[μｍ−５／３]
と表すことができる。
【００９８】
次に、本実施形態では、図２１に示すランダムノイズ生成素子１０ｃのゲート電極１６にパルス電圧を印加することによって、ゲート電極に固定電圧を印加する場合よりもさらに大きいランダムノイズを得ることが可能であることを説明する。
【００９９】
ランダムノイズ生成素子１０ｃのゲート電極１６にパルス電圧を印加することによって、第１乃至第３実施形態とほぼ同じく、ゲート電極に固定電圧を印加した場合のランダムノイズの大きさよりも、約３倍のランダムノイズが得られると考えられる。このため、上記条件式の右辺は上記記載の値（＝４）の１／３の値でも１ＭＨｚの揺らぎ成分を０．１ＭＨｚ以上含むという条件を満たすこととなる、即ち、本実施形態では、１ＭＨｚの揺らぎ成分を０．１％以上含むには、
（Ｄｄｏｔ×ｄ４／３／Ｗ）×ｅｘｐ（−８πＴ（２ｍＨ）１／２／（３ｈ））×（０．５／Ｌ）１／２≧４×（１／３）[μｍ−５／３]＝１．３３[μｍ−５／３]
という条件式を満たせばよい。
【０１００】
したがって、１ＭＨｚの揺らぎ成分を０．０１％、１％以上含む条件式は、以下のようになる。まず、１ＭＨｚの揺らぎ成分を１％以上含むには、
（Ｄｄｏｔ×ｄ４／３／Ｗ）×ｅｘｐ（−８πＴ（２ｍＨ）１／２／（３ｈ））×（０．５／Ｌ）１／２≧１３．３３[μｍ−５／３]
という条件式を満たせばよい。
【０１０１】
さらに、１ＭＨｚの揺らぎ成分を０．０１％以上含むには、
（Ｄｄｏｔ×ｄ４／３／Ｗ）×ｅｘｐ（−８πＴ（２ｍＨ）１／２／（３ｈ））×（０．５／Ｌ）１／２≧１．３３×１０−１[μｍ−５／３]
という条件式を満たせばよい。
【０１０２】
なお、本実施形態に用いられるランダムノイズ生成素子１０ｃのトンネル絶縁膜１３ａは非常に薄く、電荷はチャネルとトラップの間を高速に移動しているものと考えられる。よって、ゲート電極１６に印加するパルスの周期には依存せず、電荷はいずれの周波数においても、ゲート電極１６に印加する電圧が一定であるときよりも本実施形態のようにパルス電圧を印加した場合の方が多くのノイズ成分を得ることが可能である。
【０１０３】
以上説明したように、本実施形態の乱数生成装置は、良質な乱数を高速に生成することが可能となる。また、特開２００５−１６７１６５号公報と同様に、増幅回路が不要となるので、小型の乱数生成装置となる。
【０１０４】
（第５実施形態）
次に、本発明の第５実施形態による乱数生成装置を図２２に示す。本実施形態の乱数生成装置は、図１８に示す第２実施形態の乱数生成装置のランダムノイズ生成素子１０ａを図２１に示すランダムノイズ生成素子１０ｃに置き換えた構成となっている。
【０１０５】
したがって、本実施形態も、第２実施形態および第４実施形態と同様に、良質な乱数を高速に生成することが可能となる。
【０１０６】
（第６実施形態）
次に、本発明の第６実施形態による乱数生成装置を図２３に示す。本実施形態の乱数生成装置は、図１９に示す第３実施形態の乱数生成装置のランダムノイズ生成素子１０ａを図２１に示すランダムノイズ生成素子１０ｃに置き換えた構成となっている。
【０１０７】
したがって、本実施形態も、第３実施形態および第４実施形態と同様に、良質な乱数を高速に生成することが可能となる。
【０１０８】
なお、第１〜第６実施形態に用いられるランダムノイズ生成素子１０ａは、トンネル絶縁膜１３を熱酸化によって形成しているが、大気中で形成される自然酸化膜を利用してもよい。また、ランダムノイズ生成素子１０ａは、半導体基板としてシリコン基板を用いたが、シリコン以外の半導体基板を用いてもよい。
【０１０９】
上記第１乃至第６実施形態においては、入力パルス周波数と乱数生成レートが等しいとしているが、入力パルス周波数／乱数生成レートが整数となるものであってもよい。
【０１１０】
また、第２実施形態において、遅延回路９０の遅延を調整することで、入力パルス周波数／生成レートが有理数となるものであってもよい。
【０１１１】
また、パルス入力による同期ランダムノイズ強化は、パルス入力により、パルスの周期成分に乗るランダムノイズが強化されることを意味する。よって、第３実施形態のような発振出力によって変換して、クロックデジタル化するような場合には、入力パルス／生成レートが無理数となっていてもパルスによるランダムノイズ強化を利用できる。
【図面の簡単な説明】
【０１１２】
【図１】本発明の第１実施形態による乱数生成装置を示すブロック図。
【図２】第１乃至第３実施形態に係るランダムノイズ生成素子を示す断面図。
【図３】図２に示すランダムノイズ生成素子のゲート電極にパルス電圧を印加したときのドレイン電流の波形図。
【図４】図２に示すランダムノイズ生成素子のゲート電極に固定電圧を印加したときのドレイン電流の波形図。
【図５】図３および図４に示すドレイン電流波形の周波数特性を示す図。
【図６】図２に示すランダムノイズ生成素子のゲート電極に固定電圧を印加したときのドレイン電流の波形図。
【図７】図６に示す電流波形の周波数特性を示す図。
【図８】ランダムノイズ生成素子の電流揺らぎに関するチャネル長の依存性を示す図。
【図９】ランダムノイズ生成素子の電流揺らぎに関するチャネル幅依存性を示す図。
【図１０】ランダムノイズ生成素子の電流揺らぎに関するトンネル絶縁膜の膜厚依存性を示す図。
【図１１】ランダムノイズ生成素子の電流揺らぎに関するトラップ絶縁膜のＳｉとＮの原子数比依存性を示す図。
【図１２】ランダムノイズ生成素子にパルス電圧および固定電圧を印加した場合の電流揺らぎに関するチャネル長依存性を示す図。
【図１３】ランダムノイズ生成素子にパルス電圧および固定電圧を印加した場合の電流揺らぎに関するチャネル幅依存性を示す図。
【図１４】ランダムノイズ生成素子にパルス電圧および固定電圧を印加した場合の電流揺らぎに関するトンネル絶縁膜の膜厚依存性を示す図。
【図１５】第１実施形態に係るバッファ回路の具体例を示す回路図。
【図１６】第１実施形態に係るコンパレータの一具体例を示す回路図。
【図１７】第１実施形態に係るバッファ回路の一具体例を示す回路図。
【図１８】本発明の第２実施形態による乱数生成装置を示すブロック図。
【図１９】本発明の第３実施形態による乱数生成装置を示すブロック図。
【図２０】本発明の第４実施形態による乱数生成装置を示すブロック図。
【図２１】第４実施形態に用いられるランダムノイズ生成素子を示す断面図。
【図２２】本発明の第５実施形態による乱数生成装置を示すブロック図。
【図２３】本発明の第６実施形態による乱数生成装置を示すブロック図。
【符号の説明】
【０１１３】
１０  ランダムノイズ源
１０Ａ  ランダムノイズ源
１０ａ  ランダムノイズ生成素子
１０ｂ  抵抗
１０ｃ  ランダムノイズ生成素子
１１  半導体基板
１２ａ  ソース領域
１２ｂ  ドレイン領域
１２ｃ  チャネル領域
１３  トンネル絶縁膜
１３ａ  トンネル絶縁膜
１４  トラップ絶縁膜
１５  制御絶縁膜
１６  ゲート電極
１７  導電性微粒子群
２０  バッファ回路
３０  コンパレータ
４０  バッファ回路
５０  タイミング回路
６０  ラッチ回路
７０  パルス電圧発生器
７５  パルス電圧
８０  遅延回路
１０１  非安定マルチバイブレータ
１０２  カウンタ
【図１】
2008299595.tif 000003
【図２】
2008299595.tif 000004
【図３】
2008299595.tif 000005
【図４】
2008299595.tif 000006
【図５】
2008299595.tif 000007
【図６】
2008299595.tif 000008
【図７】
2008299595.tif 000009
【図８】
2008299595.tif 000010
【図９】
2008299595.tif 000011
【図１０】
2008299595.tif 000012
【図１１】
2008299595.tif 000013
【図１２】
2008299595.tif 000014
【図１３】
2008299595.tif 000015
【図１４】
2008299595.tif 000016
【図１５】
2008299595.tif 000017
【図１６】
2008299595.tif 000018
【図１７】
2008299595.tif 000019
【図１８】
2008299595.tif 000020
【図１９】
2008299595.tif 000021
【図２０】
2008299595.tif 000022
【図２１】
2008299595.tif 000023
【図２２】
2008299595.tif 000024
【図２３】
2008299595.tif 000025