(57)【要約】【課題】水素バリアまたはゲッタリング層を含むハーメチックパッシベーション層構造を有する薄膜コンデンサ構造およびその作成方法を提供すること。【解決手段】基板と、該基板に取り付けられた薄膜コンデンサであって、該薄膜コンデンサは、パイロクロアまたはペロブスカイト誘電体層を複数の電極層の間に含み、該電極層は、導電性薄膜材料から形成される、薄膜コンデンサと；該薄膜コンデンサの上に堆積されたパイロクロアまたはペロブスカイトのチタン酸アルカリ土類水素ゲッタリングバリア層と；該バリア層の上に堆積されたシリコン窒化物層であって、該シリコン窒化物層は、プラズマ強化化学気相堆積（ＰＥＣＶＤ）または低圧化学気相堆積（ＬＰＣＶＤ）によって堆積される、シリコン窒化物層とを備える、薄膜コンデンサ構造。【選択図】図８
2008010875.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
該基板に取り付けられた薄膜コンデンサであって、該薄膜コンデンサは、パイロクロアまたはペロブスカイト誘電体層を複数の電極層の間に含み、該電極層は、導電性薄膜材料から形成される、薄膜コンデンサと、
該薄膜コンデンサの上に堆積されたパイロクロアまたはペロブスカイトのチタン酸アルカリ土類水素ゲッタリングバリア層と、
該バリア層の上に堆積されたシリコン窒化物層であって、該シリコン窒化物層は、プラズマ強化化学気相堆積（ＰＥＣＶＤ）または低圧化学気相堆積（ＬＰＣＶＤ）によって堆積される、シリコン窒化物層と
を備える、薄膜コンデンサ構造。
【請求項２】
前記基板は、絶縁および／または平坦化層を含む、請求項１に記載の薄膜コンデンサ構造。
【請求項３】
絶縁および／または平坦化層は、前記薄膜コンデンサの上に堆積される、請求項１に記載の薄膜コンデンサ構造。
【請求項４】
前記絶縁および平坦化層は、前記薄膜コンデンサの上に隣接して堆積される、請求項３に記載の薄膜コンデンサ構造。
【請求項５】
厚い絶縁層が、前記薄膜コンデンサの上に堆積される、請求項１に記載の薄膜コンデンサ構造。
【請求項６】
前記厚い絶縁層は、前記バリア層の上に隣接して堆積される、請求項５に記載の薄膜コンデンサ構造。
【請求項７】
前記シリコン窒化物層は、前記厚い絶縁層の上に隣接して、ハーメチックシールとして堆積される、請求項１に記載の薄膜コンデンサ構造。
【請求項８】
前記厚い絶縁層は、前記絶縁および／または平坦化層の上に隣接して堆積される、請求項４に記載の薄膜コンデンサ構造。
【請求項９】
前記バリア層は、前記厚い絶縁層の上に隣接して堆積される、請求項８に記載の薄膜コンデンサ構造。
【請求項１０】
前記シリコン窒化物層は、前記バリア層の上に隣接して堆積される、請求項９に記載の薄膜コンデンサ構造。
【請求項１１】
前記シリコン窒化物層は、前記バリア層の上に隣接して堆積される、請求項１に記載の薄膜コンデンサ構造。
【請求項１２】
保護層が、前記シリコン窒化物層の上に堆積される、請求項１に記載の薄膜コンデンサ構造。
【請求項１３】
前記バリア層は、バリウム、ストロンチウム、チタン、酸化物を含む化合物である、請求項１に記載の薄膜コンデンサ構造。
【請求項１４】
前記コンデンサは、多層コンデンサである、請求項１に記載の薄膜コンデンサ構造。
【請求項１５】
前記多層コンデンサは、同調可能なコンデンサである、請求項１４に記載の薄膜コンデンサ構造。
【請求項１６】
集積回路チップに取り付けられた請求項１に記載の薄膜コンデンサ構造を備える、システムオンパッケージ（ＳｏＰ）。
【請求項１７】
請求項１に記載の薄膜コンデンサ構造を備える、聴覚器具。
【請求項１８】
基板と、
複数の電極層の間にパイロクロアまたはペロブスカイト誘電体層を含むコンデンサと、
該薄膜コンデンサの上に堆積されたパイロクロアまたはペロブスカイトのチタン酸アルカリ土類水素ゲッタリングバリア層と、
該コンデンサを劣化するのに十分な量の原子状水素を生成するプロセスによって堆積された層と
を備える、集積回路。
【請求項１９】
前記コンデンサを劣化するのに十分な量の原子状水素を生成する前記プロセスは、プラズマ強化化学気相堆積（ＰＥＣＶＤ）または低圧化学気相堆積（ＬＰＣＶＤ）である、請求項１８に記載の集積回路。
【請求項２０】
前記コンデンサを劣化するのに十分な量の原子状水素を生成するプロセスによって堆積された前記層は、ハーメチックシールとして機能する、請求項１８に記載の集積回路。
【請求項２１】
前記コンデンサを劣化するのに十分な量の原子状水素を生成するプロセスによって堆積された前記層は、シリコン窒化物である、請求項１８に記載の集積回路。
【請求項２２】
基板上にコンデンサを作成するステップであって、該コンデンサは、パイロクロアまたはペロブスカイト誘電体層を有する、ステップと、
該コンデンサの上に、パイロクロアまたはペロブスカイトのチタン酸アルカリ土類水素ゲッタリングバリア層を堆積するステップと、
該水素バリア層の上に、ＰＥＣＶＤまたはＬＰＣＶＤによって、シリコン窒化物ハーメチックシール層を堆積するステップと
を包含する、コンデンサ構造を作成する方法。
【請求項２３】
前記コンデンサ構造の中にパッド開口部をパターニングし、エッチングするステップをさらに包含する、請求項２２に記載の方法。
【請求項２４】
平坦化および／または絶縁層を堆積するステップをさらに包含する、請求項２２に記載の方法。
【請求項２５】
厚い絶縁層を堆積するステップをさらに包含する、請求項２２に記載の方法。
【請求項２６】
相互接続を形成するために、金属層を堆積し、パターニングするステップをさらに包含する、請求項２３に記載の方法。
【請求項２７】
前記パイロクロアまたはペロブスカイトの水素バリア層は、チタン酸バリウム、チタン酸ストロンチウム、チタン酸マグネシウム、チタン酸カルシウム、またはこれらの混合物を含む化合物である、請求項２２に記載の方法。
【請求項２８】
前記パイロクロアまたはペロブスカイトの水素バリア層は、チタン酸バリウム、チタン酸ストロンチウム、チタン酸マグネシウム、チタン酸カルシウム、またはこれらの混合物を含む化合物である、請求項１に記載の薄膜コンデンサ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
（分野）
本特許書類に記載される技術は、一般的には、薄膜デバイスおよび作成の分野に関する。より具体的には、本特許書類は、水素バリアまたはゲッタリング層を含むハーメチックパッシベーション層構造を有する薄膜コンデンサ構造およびその作成方法を説明する。
【背景技術】
【０００２】
（背景）
薄膜回路モジュールは、聴覚器具（ｈｅａｒｉｎｇ  ｉｎｓｔｒｕｍｅｎｔ）または携帯電話の製品のように限られた空間でのアプリケーションに、一般的に使用される。一部の薄膜回路モジュールにおいて、（ＢａｘＳｒｙ）ＴｉＯ３（以下、ＢＳＴ）のようなペロブスカイトまたはパイロクロア材料が、高Ｋコンデンサ誘電体として使用される。これらの材料は誘電率が高いので、これらのデバイスを著しく小型化することができる。コンデンサの多くは、また、携帯電話の電力増幅器、ＧＰＳレシーバなどのパーツを形成するために、他の受動電子コンポーネント（集積電子コンポーネントチップ）と一緒に単一の基板上に作成され得る。
【０００３】
湿気は、パイロクロアおよびペロブスカイト誘電体コンデンサに悪影響を与え、リークを増大させ、性能を著しく劣化させ、デバイスの寿命を短くする原因となる。したがって、湿気がペロブスカイト誘電体に浸透するのを防ぐためには、ハーメチックパッケージが提供されるか、あるいはチップはハーメチックシーリング層を組み込むかのいずれかを行わなければならない。コストを目的として、ほとんどのアプリケーションは、ハーメチックシーリング層を組み込む。
【０００４】
ハーメチックシールおよびスクラッチ保護を提供する現在公知の方法は、シリコン窒化物の低温プラズマ強化化学気相堆積プロセス（ＰＥＣＶＤ）または高温／低圧堆積化学気相堆積プロセス（ＬＰＣＶＤ）のいずれかを含む。これらのプロセスは、大量の原子状水素を生成する結果となる。
【０００５】
典型的なＬＰＣＶＤプロセスおよびＰＥＣＶＤプロセスの間に生成される水素の一部は、ペロブスカイトまたはパイロクロア誘電体材料と反応し、コンデンサからのリーク電流を増加させる原因となる。コンデンサの寿命は、リーク電流と負の相関がある。ＬＰＣＶＤプロセスおよびＰＥＣＶＤプロセスは、ハーメチックシールおよびスクラッチ保護を提供するために有用であるが、その一方で、また、これらのプロセスによって生成された水素が、ペロブスカイトまたはパイロクロア材料に影響を及ぼし、コンデンサの寿命を短くする。
【発明の開示】
【課題を解決するための手段】
【０００６】
（概要）
本明細書に記載される技術は、ＬＰＣＶＤプロセスまたはＰＥＣＶＤプロセスで放出される水素の有害な影響から誘電体をシールドするバリア層を提供する。
【０００７】
薄膜コンデンサ構造は、基板を含み、該基板は、該基板に取り付けられた薄膜コンデンサを有する。該薄膜コンデンサは、パイロクロアまたはペロブスカイト誘電体層を複数の電極層の間に含み、該電極層は、導電性薄膜材料から形成される。パイロクロアまたはペロブスカイトのチタン酸アルカリ土類水素ゲッタリングバリア層が、該薄膜コンデンサの上に堆積される。さらに、シリコン窒化物層が、該バリア層の上に堆積され、該シリコン窒化物層は、プラズマ強化化学気相堆積（ＰＥＣＶＤ）または低圧化学気相堆積（ＬＰＣＶＤ）によって堆積される。
【０００８】
集積回路は、基板と、複数の電極層の間にパイロクロアまたはペロブスカイト誘電体層を含むコンデンサとを含む。パイロクロアまたはペロブスカイトのチタン酸アルカリ土類水素ゲッタリングバリア層も、また、該薄膜コンデンサの上に堆積される。さらに、別の層が、該コンデンサを劣化するのに十分な量の原子状水素を生成するプロセスによって堆積される。
【０００９】
コンデンサ構造を作成する方法は、基板上にコンデンサを作成するステップであって、該コンデンサは、パイロクロアまたはペロブスカイト誘電体層を有する、ステップと、該コンデンサの上に、パイロクロアまたはペロブスカイトのチタン酸アルカリ土類水素ゲッタリングバリア層を堆積するステップと、該水素バリア層の上に、ＰＥＣＶＤまたはＬＰＣＶＤによって、シリコン窒化物ハーメチックシール層を堆積するステップとを含む。
【００１０】
上記目的を達成するために、本発明は、例えば、以下の手段を提供する。
【００１１】
（項目１）
基板と、
該基板に取り付けられた薄膜コンデンサであって、該薄膜コンデンサは、パイロクロアまたはペロブスカイト誘電体層を複数の電極層の間に含み、該電極層は、導電性薄膜材料から形成される、薄膜コンデンサと、
該薄膜コンデンサの上に堆積されたパイロクロアまたはペロブスカイトのチタン酸アルカリ土類水素ゲッタリングバリア層と、
該バリア層の上に堆積されたシリコン窒化物層であって、該シリコン窒化物層は、プラズマ強化化学気相堆積（ＰＥＣＶＤ）または低圧化学気相堆積（ＬＰＣＶＤ）によって堆積される、シリコン窒化物層と
を備える、薄膜コンデンサ構造。
【００１２】
（項目２）
上記基板は、絶縁および／または平坦化層を含む、項目１に記載の薄膜コンデンサ構造。
【００１３】
（項目３）
絶縁および／または平坦化層は、上記薄膜コンデンサの上に堆積される、項目１に記載の薄膜コンデンサ構造。
【００１４】
（項目４）
上記絶縁および／または平坦化層は、上記薄膜コンデンサの上に隣接して堆積される、項目３に記載の薄膜コンデンサ構造。
【００１５】
（項目５）
厚い絶縁層が、上記薄膜コンデンサの上に堆積される、項目１に記載の薄膜コンデンサ構造。
【００１６】
（項目６）
上記厚い絶縁層は、上記バリア層の上に隣接して堆積される、項目５に記載の薄膜コンデンサ構造。
【００１７】
（項目７）
上記シリコン窒化物層は、上記厚い絶縁層の上に隣接して、ハーメチックシールとして堆積される、項目１に記載の薄膜コンデンサ構造。
【００１８】
（項目８）
上記厚い絶縁層は、上記絶縁および／または平坦化層の上に隣接して堆積される、項目４に記載の薄膜コンデンサ構造。
【００１９】
（項目９）
上記バリア層は、上記厚い絶縁層の上に隣接して堆積される、項目８に記載の薄膜コンデンサ構造。
【００２０】
（項目１０）
上記シリコン窒化物層は、上記バリア層の上に隣接して堆積される、項目９に記載の薄膜コンデンサ構造。
【００２１】
（項目１１）
上記シリコン窒化物層は、上記バリア層の上に隣接して堆積される、項目１に記載の薄膜コンデンサ構造。
【００２２】
（項目１２）
保護層が、上記シリコン窒化物層の上に堆積される、項目１に記載の薄膜コンデンサ構造。
【００２３】
（項目１３）
上記バリア層は、バリウム、ストロンチウム、チタン、酸化物を含む化合物である、項目１に記載の薄膜コンデンサ構造。
【００２４】
（項目１４）
上記コンデンサは、多層コンデンサである、項目１に記載の薄膜コンデンサ構造。
【００２５】
（項目１５）
上記多層コンデンサは、同調可能なコンデンサである、項目１４に記載の薄膜コンデンサ構造。
【００２６】
（項目１６）
集積回路チップに取り付けられた項目１に記載の薄膜コンデンサ構造を備える、システムオンパッケージ（ＳｏＰ）。
【００２７】
（項目１７）
項目１に記載の薄膜コンデンサ構造を備える、聴覚器具。
【００２８】
（項目１８）
基板と、
複数の電極層の間にパイロクロアまたはペロブスカイト誘電体層を含むコンデンサと、
該薄膜コンデンサの上に堆積されたパイロクロアまたはペロブスカイトのチタン酸アルカリ土類水素ゲッタリングバリア層と、
該コンデンサを劣化するのに十分な量の原子状水素を生成するプロセスによって堆積された層と
を備える、集積回路。
【００２９】
（項目１９）
上記コンデンサを劣化するのに十分な量の原子状水素を生成する上記プロセスは、プラズマ強化化学気相堆積（ＰＥＣＶＤ）または低圧化学気相堆積（ＬＰＣＶＤ）である、項目１８に記載の集積回路。
【００３０】
（項目２０）
上記コンデンサを劣化するのに十分な量の原子状水素を生成するプロセスによって堆積された上記層は、ハーメチックシールとして機能する、項目１８に記載の集積回路。
【００３１】
（項目２１）
上記コンデンサを劣化するのに十分な量の原子状水素を生成するプロセスによって堆積された上記層は、シリコン窒化物である、項目１８に記載の集積回路。
【００３２】
（項目２２）
基板上にコンデンサを作成するステップであって、該コンデンサは、パイロクロアまたはペロブスカイト誘電体層を有する、ステップと、
該コンデンサの上に、パイロクロアまたはペロブスカイトのチタン酸アルカリ土類水素ゲッタリングバリア層を堆積するステップと、
該水素バリア層の上に、ＰＥＣＶＤまたはＬＰＣＶＤによって、シリコン窒化物ハーメチックシール層を堆積するステップと
を包含する、コンデンサ構造を作成する方法。
【００３３】
（項目２３）
上記コンデンサ構造の中にパッド開口部をパターニングし、エッチングするステップをさらに包含する、項目２２に記載の方法。
【００３４】
（項目２４）
平坦化および／または絶縁層を堆積するステップをさらに包含する、項目２２に記載の方法。
【００３５】
（項目２５）
厚い絶縁層を堆積するステップをさらに包含する、項目２２に記載の方法。
【００３６】
（項目２６）
相互接続を形成するために、金属層を堆積し、パターニングするステップをさらに包含する、項目２３に記載の方法。
【００３７】
（項目２７）
上記パイロクロアまたはペロブスカイトの水素バリア層は、チタン酸バリウム、チタン酸ストロンチウム、チタン酸マグネシウム、チタン酸カルシウム、またはこれらの混合物を含む化合物である、項目２２に記載の方法。
【００３８】
（項目２８）
上記パイロクロアまたはペロブスカイトの水素バリア層は、チタン酸バリウム、チタン酸ストロンチウム、チタン酸マグネシウム、チタン酸カルシウム、またはこれらの混合物を含む化合物である、項目１に記載の薄膜コンデンサ構造。
【００３９】
（摘要）
基板上に作成される薄膜コンデンサ構造が提供される。該薄膜コンデンサは、パイロクロアまたはペロブスカイトのアルカリ土類誘電体層を複数の電極層の間に含む。パイロクロアまたはペロブスカイトの水素ゲッタリングバリア層が、該薄膜コンデンサの上に堆積される。ハーメチックシール層が、プラズマ強化化学気相堆積（ＰＥＣＶＤ）、低圧化学気相堆積（ＬＰＣＶＤ）、または何らかの他の水素生成方法によって、該バリア層の上に堆積される。該水素ゲッタリングバリア層は、水素が誘電体材料と反応して、該誘電体材料の特性を劣化することを防ぐ。これによって、該コンデンサの耐久性および他の特徴が強化される。
【発明を実施するための最良の形態】
【００４０】
（詳細な説明）
誘電体としてペロブスカイトまたはパイロクロア材料を組み込んだコンデンサ構造に、水素バリア層を提供する実施例の構造および方法が、本明細書に記載される。プラズマ強化化学気相堆積（ＰＥＣＶＤ）または低圧化学気相堆積（ＰＥＣＶＤ）のような高密度でピンホールのない膜の堆積を可能とするコンフォーマルな（ｃｏｎｆｏｒｍａｌ）方法など、シリコン窒化物の堆積プロセスから放出される水素の吸収に起因するペロブスカイトまたはパイロクロア誘電体のリーク電流の劣化を防止するのに、このバリアは役立つ。したがって、コンデンサの耐久性および信頼性が改善される。
【００４１】
本明細書で記載される構造において、バリアは、例えば、ＢＳＴ、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＢｅＴｉＯ３、ＭｂＴｉＯ３、あるいはこれらの混合であるようなチタン酸アルカリ土類誘電体であるペロブスカイトまたはパイロクロア材料の層を含む。このバリアは、シリコン窒化物が堆積される前に、コンデンサのパッシベーションを備える構造の中に挿入される。次いで、この層は、ＣＶＤプロセスの間に生成された水素を吸収またはゲッタリングし、その水素がコンデンサ誘電体に到達するのを防止するので、コンデンサの特性の劣化を抑制する。図１〜図８は、層間誘電体スタックの中へのバリア層の組み込みを示し、図９〜図１５は、最終パッシベーション層の一部として使用されているバリア層を示す。
【００４２】
本明細書に記載される実施例の構造および方法は、様々なプロセスオプションが、この誘電体層で使用されることを可能にし、誘電体層の最適化を容易にする。本開示の主題は、また、この構造をさらに処理して、インダクタ、レジスタ、およびコンデンサのような他の受動コンポーネントを他の誘電体材料とともに、組み込むことを可能にする。本明細書に記載される回路構造は、例えば、補聴器製品または他の製品向けのシステムオンパッケージ（ＳｏＰ）構造に使用され得る。これらの製品は、無線周波数（ＲＦ）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、および高速無線（例えば、広帯域）の通信モジュールの中にコンデンサおよび他の集積受動素子（例えば、インダクタ、レジスタ）を高密度でその容積内に入れることを必要とする。
【００４３】
図１は、基板１０上に作成された実施例の薄膜コンデンサ１の図を示す。また、図１には、基板１０と薄膜コンデンサ１との間に作成された絶縁および／または平坦化層１１も示される。
【００４４】
薄膜コンデンサ１は、導電性薄膜材料（例えば、Ｐｔ、ＳｒＲｕＯ３、ＬａＮｉＯ３、ＬａＭｎ１−ｘＣｏｘＯ３などの導電性酸化物、Ａｕ、Ｃｕ、Ｗなどの他の金属）から形成される電極層１２の間に堆積された高誘電率誘電体ペロブスカイトまたはパイロクロア材料１３（例えば、バリウム、ストロンチウム、チタン酸化物、またはＢＳＴ、ＳＢＴ、ＳＢＭ、ＰＺＴ、またはＰＬＺＴとして公知でもある（ＢａＳｒ）ＴｉＯ３を含む化合物）の１つ以上の層を含む。薄膜コンデンサ１は、スタック全体の材料特性およびプロセス条件に依存する様々な容量電圧特性で作成され得る。薄膜コンデンサ１は、１つまたは複数の誘電体層に使用される誘電体材料のタイプに依存して、１つ以上の電圧可変（同調可能）コンデンサおよび／または固定値コンデンサを含み得る。薄膜コンデンサ１は、ホトリソグラフィパターニングを用いて形成されるメサ構造であり得る。ビアホール９は、ペロブスカイトまたはパイロクロア誘電体層の中にエッチングされ、コンタクトがボトム電極にアクセスするのを可能にする。
【００４５】
基板１０は、例えば、Ｓｉ、Ａｌ２Ｏ３、サファイアＡｌＮ、ＭｇＴｉＯ３、Ｍｇ２ＳｉＯ４、ＧａＡｓ、ＧａＮ、ＳｉＣ、あるいは何らかの他の絶縁材料、半絶縁材料、または半導電性材料であり得、多結晶性または単結晶性のいずれかであり得る。セラミック基板材料は、典型的に安価で、非常に機械加工性がよい。それゆえ、セラミック基板１０は、低く、制御された寄生を提供するホールを介して埋め込まれた微細ピッチ（ｆｉｎｅ−ｐｉｔｃｈｅｄ）金属を含み得る。さらに、セラミック基板材料は、従来のシリコンベースの基板より、他の受動コンポーネント（例えば、薄膜インダクタ）に対して、実質的により良好なＱファクタを提供する。
【００４６】
薄膜コンデンサを作成するのに十分平滑な表面は、平坦化および／または絶縁層１１によって提供される。別の実施例において、薄膜コンデンサ１は、基板上に直接作成され得る。しかしながら、高い値の薄膜コンデンサ（例えば、１０〜３９０ｆＦ／μｍ２の全体の容量密度を有する）の作成には、高度な精密さが要求され、セラミックのような幾分か粗い基板材料で、これを達成することは困難である。それゆえ、平坦化層１１は、精度向上を可能にする。これは、また、コンデンサ１の基板１０への良好な接着を容易にし得る。
【００４７】
平坦化および／または絶縁層１１は、厚膜誘電体材料であり得、この厚膜誘電体材料は、平滑な上部表面を提供するために研磨される。別の実施例において、この層１１は、平滑（ファイヤポリッシュされた）ガラス誘電体材料であり得る。研磨された厚膜層１１の場合、平滑上部表面の表面粗さ（Ｒａ）は、０．０８マイクロメートル（μｍ）以下であり得るが、好ましくは、０．０６μｍ以下である。ガラス誘電体平滑および／または絶縁層１１の場合、は、平滑上部表面の表面粗さ（Ｒａ）は、０．０８μｍ以下であり得るが、好ましくは、０．０３μｍ以下である。小さな表面粗さ（例えば、Ｒａ≦０．０８μｍ）を提供することに加え、この層１１は、ミクロポア（ｍｉｃｒｏｐｏｒｅ）が実質的になく、したがって、高温で安定である。例えば、平滑および／または絶縁層１１は、酸化雰囲気の高温（例えば、６００℃〜８００℃）での複数回のアニールに耐えることが可能であり得、その表面品質も、任意の金属埋め込みビアの抵抗率も実質的に影響を受けることない。その結果、物理気相堆積（ＰＶＤ）または化学気相堆積（ＣＶＤ）のような方法と同様に、シンプルなスピンコート技術を、ＭＬＣ１４の高ｋ誘電体層は、用いて堆積され得る。
【００４８】
図２は、水素フリープロセスによって堆積されたオプションの絶縁および／または平坦化層１４（例えば、スピンオンガラス）を含む基板１０上に作成された図１の実施例の多層薄膜コンデンサ１の図である。実施例のコンデンサは、絶縁および／または平坦化層１４なしに作成され得る。しかしながら、この層１４を含むことによって、平滑なトポグラフィが可能となり、スパッタリング技術により適したものとなる。
【００４９】
図３は、基板１０上に、絶縁および平坦化層１４を重ね（ｏｖｅｒｌａｉｄ）、水素バリア層１５を含み、作成された図２の実施例の薄膜コンデンサ１である。上述のように、水素バリア層１５は、任意のペロブスカイトまたはパイロクロア材料であり得、例えば、単一のチタン酸アルカリ土類誘電体、あるいはこれらの混合であり得る。本例において、この層の厚さは、５０ｎｍ〜１μｍの間のいずれかである。しかしながら、また、他の厚さも使用され得る。このバリア層１５は、ハーメチックシールシリコン窒化物層が堆積される前に、コンデンサの層スタックの中に組み込まれる。このバリア層１５は、単結晶性、多結晶性、または非晶質であり得る。この層１５は、シリコン窒化物ＣＶＤプロセスの間に生成される水素を吸収またはゲッタリングする機能を果たし、その水素がコンデンサ誘電体１３に到達するのを防ぐ。したがって、水素汚染によって生じるコンデンサのリーク電流を大幅に低減し、除去する。バリア層１５は、コンデンサ１の誘電体層１３と同じ材料で作成され得る。バリア層１５は、スパッタリングによって堆積され得る。また、バリア層１５は、有機金属化学気相堆積（ＭＯＣＶＤ）、パルスレーザ堆積（ＰＬＤ）などのような他の公知の方法によっても、堆積され得る。
【００５０】
バリア層１５は、誘電体１３に対する幅広い様々なプロセスオプション（例えば、堆積の温度および電極品質）を可能とする。別個のバリア層１５があるために、ペロブスカイトまたはパイロクロア誘電体１３は、特定の最適性能特性に対して処理され得、これらの特性は、ハーメチックシーリングの後、水素との反応から実質的に変化しない。さらに、パイロクロアまたはペロブスカイト層１５を用いることで、さらなる処理によって、インダクタ、レジスタ、およびコンデンサのような他の受動コンポーネントを他の誘電体材料に組み込むことが可能になる。
【００５１】
バリア層１５は、酸素がその層を通って拡散することが可能であり、これによって、引き続くプロセスから生じるアクティブ層に対する損傷を修復することが可能になる。例えば、イオンミリングまたは他の乾式エッチング技術のようなプロセスの結果から生じるアクティブ層への損傷は、修復され得る。本明細書に記載されるバリア層１５によって、ソーイング（ｓａｗｉｎｇ）、ハンダリフロー、エポキシ封入、およびカスタマボード上へのアセンブリのようなアセンブリプロセスに対して頑強なコンデンサが可能となる。層１５は、薄く、電気的に不活性で、回路性能に悪影響を与えない。
【００５２】
図４は、追加絶縁層１６を有する図３の構造を示す。絶縁層１６は、例えば、燐珪酸ガラス（ＰＳＧ）、ＳｉＯ２、Ｓｉ３Ｎ４、または他の適切な誘電体材料であり得る。この層は、低寄生容量を提供し、構造の厚さの大半を占め得る。層１６は、相互接続金属ライン（以下で議論される）を、上部電極および下部電極１２から絶縁する。
【００５３】
図５は、層間誘電体（ＩＬＤ）構造の中にエッチングされたビア１７をさらに含む図４の構造を示す。このＩＬＤ構造によって、トップ電極およびボトム電極１２の双方への接触が可能なる。
【００５４】
図６は、ビア１７内に堆積され、上部電極および下部電極１２と接触する相互接続層１８を有する図５の構造を示す。この例において、ビア１７は、金属が埋め込まれ、基板上のコンポーネントの間と、他の回路に接続するための入力／出力パッドに低抵抗相互接続を提供する。相互接続層１８は、ハーメチックシールが効果的であるように、ビア１７のエッジを超えて延びなくてはならない。相互接続層１８は、例えば、ＴｉＷ／Ａｌ／ＴｉＷ、ＴｉＷ／Ａｌ、ＴｉＷ／Ａｕ、ＴｉＮ／Ａｌ、Ｔｉ／ＴｉＮ／Ａｌ、Ｔｉ／ＴｉＷ／Ｃｕ、またはＴｉＷ／Ｃｕであり得る。
【００５５】
図７において、シリコン窒化物１９の層が、図６の構造上に堆積され、パターニングされる。この層１９は、コンデンサ１の性能を悪化する湿気が入らないように、ハーメチックシールとして機能する。上述のように、この層は、ＰＥＣＶＤまたはＬＰＣＶＤによって堆積され得る。これらのプロセスは、原子状水素を生成するが、この原子状水素は、バリア層１５によって誘電体層１２からシールドされる。
【００５６】
図８は、図７の構造上に追加される導電部分２０を示す。この導電部分２０は、例えば、この構造を集積回路（ＩＣ）チップに電気的に接続するために使用され、システムオンパッケージ構造を形成し得る。金、銅、またはハンダバンプが、この部分２０に対して使用され得る材料の例であるが、他の導電性材料も、また使用され得る。他の例において、この層は、存在しないこともあり得る。
【００５７】
図９は、絶縁および／または平坦化層２２を有する基板２１上に作成された薄膜コンデンサ１０１の第二の例である。コンデンサ１０１は、導電電極２３に挟まれたパイロクロアまたはペロブスカイト誘電体層２４と、誘電体層２０の中をエッチングされたビア２５
を有する。図９は、番号付けを除くと、図１と同じであるが、以下に続く図面と、これらの図面が、図１〜図８とどのように異なるかをより明確に説明するために、別途示される。
【００５８】
図１０は、図９の構造に追加された２つの追加層を示す。第一の追加層は、オプションの絶縁および／または平坦化層２６であり、これは、図２で最初に示され、図２に関連する説明で記載された層と同一である。絶縁および／または平坦化層２６の上に、絶縁層２７があり、この絶縁層２７は、図４で最初に示され、図４に関連する説明で記載された層と同一である。（図１〜図８に示される）第一の実施例のコンデンサと、（図９〜図１５に示される）第二の実施例のコンデンサとの間の違いは、第一の実施例のコンデンサにおいては、バリア層１５が、絶縁および平坦化層と絶縁層との間にあり、第二の実施例のコンデンサにおいては、この絶縁および平坦化層とこの絶縁層が、隣接していることである。
【００５９】
図１１は、上部電極および下部電極２３が、接触のために露出されるように、図１０の構造の中にエッチングされたビア２８を示す。
【００６０】
図１２は、ビアの中に堆積され、上部電極および下部電極２３と接触する相互接続層を有する図１１の構造を示す。
【００６１】
図１３は、相互接続およびＩＬＤの上にコンフォーマルに堆積されたバリア層３０の追加を有する図１２の構造を示す。特に、バリア層３０は、この実施例のコンデンサ構造において、図１〜図８の第一の実施例のコンデンサよりも、かなり後に堆積される。しかしながら、バリア層３０は、シリコン窒化物ハーメチックシール層が、堆積される前に、堆積される限り、効果的である。
【００６２】
図１４は、図１３の構造の上に、シリコン窒化物３１が、ＰＥＣＶＤまたはＬＰＣＶＤによって堆積され、パターニングされる。上述のように、層３１は、ハーメチックシールとして機能し、コンデンサ１０１の性能を悪化する湿気が入らないようにする。バリア層は、ＰＥＣＶＤまたはＬＰＣＶＤプロセスから放出される水素から、ペロブスカイトまたはパイロクロア誘電体２４をシールドする。
【００６３】
図１５は、図１４の構造上に追加される追加導電部分３２を示す。この導電部分３２は、パッケージへの相互接続として機能する。金、銅、またはハンダバンプが、この部分３２に対して使用され得る材料の例であるが、他の導電性材料も、また使用され得る。他の実施例において、この層は、存在しないこともあり得、あるいは相互接続の第二の層として使用され得る。
【００６４】
図１６Ａおよび図１６Ｂは、それぞれ電極ペア２３および１２のトップ電極に、異なる金属接続３４および３８を有するペロブスカイトまたはパイロクロアコンデンサの代替の構成を示す。図１６Ａは、水素バリア３０が、ＩＬＤ膜スタックの中に組み込まれている点で図１５と同様である。しかしながら、図１６Ａの構造は、トップ電極３３からパッド開口部３５に導く異なる金属相互接続３４を有する。このパッド開口部３５は、コンデンサ１０１から離れて横方向に間隔を空け、金、銅、またはハンダバンプのような導電部分３６で満たされる。図１６Ｂにおいて、水素バリア１５は、図８のように、最終パッシベーション層の中に組み込まれる。しかしながら、図１６Ｂの構造は、トップ電極３７から第二のパッド開口部３９に導く異なる金属相互接続３８を有する。このパッド開口部３９は、コンデンサ１から離れて横方向に間隔を空け、金、銅、またはハンダバンプのような導電部分４０で満たされる。図１６Ａおよび図１６Ｂに示される構造と同様の他の実施例において、導電部分３６、４０は、存在しないこともあり得る。
【００６５】
図１７は、多層コンデンサ４１を示す。この多層コンデンサ４１は、ボトム電極４１、ミドル電極４３、およびトップ電極４５と、下部パイロクロアまたはペロブスカイト誘電体４２、および上部パイロクロアまたはペロブスカイト誘電体４４とを有する。下部誘電体４２は、ボトム電極４１とミドル電極４３とによって挟まれ、上部誘電体４４は、ミドル電極４３とトップ電極４５とによって挟まれる。多層コンデンサ構造４１の各層は、異なる特性および機能を有し、この特性および機能には、異なる容量−電圧特性（同調性）を含み得る。多層コンデンサ構造４１は、パターニング技術をベースとするホトリソグラフィを用いて作成され得るメサ構造である。好ましくは、上２つの導電性電極４３、４５および一番上の誘電体層４４から形成されるコンデンサは、電圧可変（同調可能な）コンデンサである。
【００６６】
絶縁および／または平坦化層５１は、コンデンサ４０の上に隣接して堆積され、厚い絶縁層５２は、この絶縁および／または平坦化層５１の上に隣接して堆積される。（これらの層のより詳細な説明は、上述された。）ビアが、厚い絶縁層５２、絶縁および／または平坦化層５１、ならびに上部誘電体４２および下部誘電体４４を介してエッチングされる。第一のビア５３は、ボトム電極４１が露出されるようにエッチングされる。第二のビア５５は、ミドル電極４３が露出されるようにエッチングされる。第三のビア５７は、トップ電極４５が露出されるようにエッチングされる。第一の相互接続部分４６ａは、厚い絶縁層５２のセクションの上で、第一のビア５３および第三のビア５７の中にコンフォーマルに堆積される。第二の相互接続部分４６ｂも、また、厚い絶縁層５２の別のセクションの上で、第二のビア５５の中にコンフォーマルに堆積される。この例において、相互接続部分４６ａ、４６ｂは、コンデンサ４０のコンポーネントと、他の回路に接続するための入力／出力パッドとの間の低抵抗相互接続を提供する金属である。相互接続部分４６ａ、４６ｂは、例えば、ＴｉＷ／Ａｌ／ＴｉＷ、ＴｉＷ／Ａｌ、ＴｉＷ／Ｐｔ／Ａｕ、ＴｉＮ／Ａｌ、Ｔｉ／ＴｉＮ／Ａｌ、Ｔｉ／ＴｉＷ／Ｃｕ、またはＴｉＷ／Ｃｕであり得る。ＢＳＴバリア層４９およびシリコン窒化物オーバーコート５０は、第一および第二の相互接続部分４６ａ、４６ｂおよび厚い絶縁層５２で露出されたまま残っているセクションの上に作成される。導電部分４７ａおよび４７ｂは、バリア層４９およびシリコン窒化物層５０の中のパッド開口部４８ａおよび４８ｂを満たす。導電部分４７ａおよび４７ｂは、例えば、金、銅、またはハンダバンプであり得る。他の例において、パッド開口部４７ａ、４７ｂは、導電部分で満たされないこともあり得る。
【００６７】
図１８は、図１７と同じであるが、水素バリア４９が、ＩＬＤ膜スタックの中に組み込まれ、絶縁および／または平坦化層５１と厚い絶縁層５２との間に挟まれている点で異なる。
【００６８】
図１９は、任意のビアホールのプロセスが実行される前に、ＩＬＤ膜スタックの一部として付与されたハーメチックシール層７０を有する図４の構造を示す。
【００６９】
図２０は、ＩＬＤ膜スタックの中にエッチングされ、第一の相互接続部分７２ａおよび第二の相互接続部分７２ｂで満たされた第一のビア７１ａおよび第二のビア７１ｂを有する図１９の構造を示す。第一のビア７１ａは、第一の相互接続部分７２ａが下部電極１２と接触することを可能とし、第二のビア７１ｂは、第二の相互接続部分７２ｂが上部電極１２と接触することを可能とする。
【００７０】
図２１は、第一の導電部分８２ａおよび第二の導電部分８２ｂが、第一の相互接続部分７２ａおよび第二の相互接続部分７２ｂと接触可能となるために、堆積されて、パターニングされた追加最終保護層８０を有する図２０の構造を示す。最終保護層８０は、コンデンサをスクラッチおよび他の損傷から保護するために提供される。第一の導電部分８２ａおよび第二の導電部分８２ｂは、第一のパッド開口部８１ａおよび第二のパッド開口部８１ｂを突き抜け、これらのパッド開口部は、最終保護層８０の中にエッチングされ、外部回路との接触を提供し得る。最終保護層８０に使用される実施例の材料は、シクロブタンまたはポリイミドである。導電部分８２ａ、８２ｂは、例えば、金、銅、ハンダバンプであり得る。
【００７１】
本明細書に記載される他の例において、上述の構造のいずれもは、絶縁および／または平坦化層、および／または厚い絶縁層なしに作成され得る。これらの例において、パイロクロアまたはペロブスカイト水素バリア層は、コンデンサのパイロクロアまたはペロブスカイト誘電体と部分的に重なり得、接触し得ることは、考慮される。図２２は、そのような例を示し、ここでは、基板９１が、コンデンサ９２に取り付けられ、バリア層９３およびハーメチックシール９４が、引き続き、このコンデンサ９２の上に堆積される。上述のように、平坦化層、絶縁層、相互接続層のような他の層が、図２２の構造に追加され得る。基板または平坦化層、バッファ層、および高密度相互接続（ＨＤＩ）層にコンデンサの接着を促進する層は、追加の強化特性または機能性を提供するために構造に追加され得る層の例でもある。ビアは、それぞれの層を介して、様々な位置に作成され、例えば、導電コンポーネントに対する接触点を提供して、パッケージにコンデンサ９２を取り付け得る。
【００７２】
図２３〜図２４は、水素バリア層を組み込む実施例の回路構造を作成する実施例のプロセスを示す。図２３は、水素バリア層を組み込んだ基本的な構造用の一般的な作成プロセスを示し、図２４は、追加の層を有する構造のより詳細な作成プロセスを示す。
【００７３】
図２３において、実施例の回路構造を作成する全体のプロセスが、４つのステップのプロセスとして示される。第一のステップ１２４で、薄膜コンデンサが基板上に作成され、金属相互接続が提供される。第二のステップ１２６で、ＢＳＴ水素バリア層がコンデンサの上に作成される。第三のステップ１２８で、ＰＥＣＶＤによって、シリコン窒化物がＢＳＴ水素バリア層の上に堆積される。ＰＥＣＶＤプロセスから生成された原子状水素は、ブロッキング層によって、コンデンサに到達することからブロックされる。第四のステップ１３０で、構造は、パターニングされ、エッチングされて、バンピングまたはワイヤボンディング用のパッド開口部を形成する。
【００７４】
ここで、図２４を参照すると、第一のステップ１４０で、電極への接触エリアが露出されるように、Ｐｔ−ＢＳＴ−Ｐｔコンデンサが基板上に作成される。ボトム電極への接触エリアは、ＢＳＴおよび／またはトップ電極層をエッチング除去することによって形成され、ビアを形成し得る。このステップは、また、ＨＤＩルーティングを有するセラミック基板のような基板の作成と、さらに、このコンデンサが作成される基板の側の上に、絶縁および／または平坦化層の作成も含み得る。第二のステップ１４２は、水素を生成しないプロセスで、コンデンサの上に絶縁層を堆積することを含む。この絶縁層は、また、構造のトポグラフィを平滑にするための役割も果たし得る。第三のステップ１４４で、ＢＳＴ水素バリア層は、構造の上に堆積される。次いで、第四のステップ１４６で、厚い絶縁層が堆積される。この層は、厚さ０．５〜１．５マイクロメートルであり得、この構造の厚さの大半を提供し得る。一例において、この層は、ＰＳＧ材料からなり得る。
【００７５】
ステップ１４８で、構造は、パターニングされ、ビアがＩＬＤスタック（厚い絶縁層、バリア層、および絶縁層）を介してエッチングされ、電極を露出する。次いで、ステップ１５０で、金属層が堆積され、パターニングされ、電極に相互接続を形成する。一例として、金属層は、ＴｉＷ／Ａｌ／ＴｉＷ、ＴｉＷ／Ａｌ、ＴｉＷ／Ｐｔ／Ａｕ、ＴｉＮ／Ａｌ、Ｔｉ／ＴｉＮ／Ａｌ、Ｔｉ／ＴｉＷ／Ｃｕ、またはＴｉＷ／Ｃｕであり得る。最後に、シリコン窒化物ハーメチックシール層が、ステップ１５２で、ＰＥＣＶＤによって堆積され、そして、パターニングされ、エッチングされて、金属相互接続用の開口部を提供する。個別のステップとして示されていないが、金属相互接続に接続する金属バンプ層（例えば、ＴｉＷ／Ａｕ）が、次いで、堆積され、エッチングされ、構造のトップ表面にボンディングパッドを形成し得る。トップ層ボンディングパッドは、例えば、集積回路のボンディングパッドと接続するために使用され、ＳｏＰ構造を形成し得る。
【００７６】
他の層を作成することを含む他のステップが、図２３および図２４に示されるステップの間、または後に追加され得る。他の層には、基板またはへ平坦化層、バッファ層、高密度相互接続（ＨＤＩ）層、および耐スクラッチ保護層のコンデンサの接着を促進する層、を含み得る。
【００７７】
この記載による説明は、最適モードを含む実施例を用いて、本発明を開示し、当業者が本発明を実施し、使用することを可能にする。図に示された例は、縮尺通りに描かれ得ないことは、理解されるべきである。本発明の特許可能な範囲は、当業者が想到する他の例を含み得る。
【００７８】
例えば、以上に開示された技術は、第二のレベルの相互接続として、導電バンプ層を含み、このバンプ層の上にスクラッチ保護層を有するように改変され得る。このスクラッチ保護層は、パターニングされ、エッチングされ、集積回路への接続を可能とし得る。別のバンプ層が、このスクラッチ保護層の上に追加され得る。
【図面の簡単な説明】
【００７９】
【図１】図１は、基板上に作成される実施例の薄膜コンデンサの図である。
【図２】図２は、絶縁層および／または平坦化層を含む図１の実施例の薄膜コンデンサの図である。
【図３】図３は、水素バリア層を含む図２の実施例の薄膜コンデンサの図である。
【図４】図４は、絶縁層を含む図３の実施例の薄膜コンデンサの図である。
【図５】図５は、層間誘電体（ＩＬＤ）層の中をエッチングされたビアホールを含む図４の実施例の薄膜コンデンサの図である。
【図６】図６は、相互接続層を含む図５の実施例の薄膜コンデンサの図である。
【図７】図７は、ハーメチックシール層を含む図６の実施例の薄膜コンデンサの図である。
【図８】図８は、パッケージ相互接続層を含む図７の実施例の薄膜コンデンサの図である。
【図９】図９は、強誘電体層の中をエッチングされたビアを有する実施例の薄膜コンデンサの図である。
【図１０】図１０は、絶縁層および／または平坦化層を含む図９の実施例の薄膜コンデンサの図である。
【図１１】図１１は、ＩＬＤ層の中をエッチングされたビアホールを含む図１０の実施例の薄膜コンデンサの図である。
【図１２】図１２は、相互接続層を含む図１１の実施例の薄膜コンデンサの図である。
【図１３】図１３は、水素バリア層を含む図１２の実施例の薄膜コンデンサの図である。
【図１４】図１４は、ハーメチックシール層を含む図１３の実施例の薄膜コンデンサの図である。
【図１５】図１５は、パッケージ相互接続層を含む図１４の実施例の薄膜コンデンサの図である。
【図１６Ａ】図１６Ａは、図１５の実施例の薄膜コンデンサの図であるが、異なるパッケージ相互接続層を有する。
【図１６Ｂ】図１６Ｂは、図８の実施例の薄膜コンデンサの図であるが、異なるパッケージ相互接続層を有する
【図１７】図１７は、最終パッシベーション層の中に組み込まれた水素バリアを有する実施例の多層薄膜コンデンサの図である。
【図１８】図１８は、ＩＬＤ膜スタックの中に組み込まれた水素バリアを有する実施例の多層薄膜コンデンサの図である。
【図１９】図１９は、ＩＬＤ膜スタックのハーメチックシーリング層に組み込まれたパーツを有する実施例の薄膜コンデンサの図である。
【図２０】図２０は、ＩＬＤ膜スタックの中にエッチングされたビア開口部を含む図１９の実施例の薄膜コンデンサの図である。
【図２１】図２１は、最終保護層およびパッケージ相互接続を含む図２０の実施例の薄膜コンデンサの図である。
【図２２】図２２は、基板が、コンデンサに取り付けられ、バリア層およびハーメチックシールが、引き続き、このコンデンサの上に堆積された図である。
【図２３】図２３は、実施例の回路構造を作成する実施例のプロセスを示す。
【図２４】図２４は、実施例の回路構造を作成する実施例のプロセスを示す。
【符号の説明】
【００８０】
１、１０１  コンデンサ
９  ビアホール
１０、２１  基板
１１、１４、２２、２６  絶縁および／または平坦化層
１２、２３  電極
１３、２４  ペロブスカイトまたはパイロクロア誘電体層
１５、３０  水素バリア層
１６  追加誘電体層
１７、２５、２８  ビア
１８  相互接続層
１９、３１  シリコン窒化物
２０  導電部分
２７  絶縁層
３２  追加導電部分
【図１】
2008010875.tif 000003
【図２】
2008010875.tif 000004
【図３】
2008010875.tif 000005
【図４】
2008010875.tif 000006
【図５】
2008010875.tif 000007
【図６】
2008010875.tif 000008
【図７】
2008010875.tif 000009
【図８】
2008010875.tif 000010
【図９】
2008010875.tif 000011
【図１０】
2008010875.tif 000012
【図１１】
2008010875.tif 000013
【図１２】
2008010875.tif 000014
【図１３】
2008010875.tif 000015
【図１４】
2008010875.tif 000016
【図１５】
2008010875.tif 000017
【図１６Ａ】
2008010875.tif 000018
【図１６Ｂ】
2008010875.tif 000019
【図１７】
2008010875.tif 000020
【図１８】
2008010875.tif 000021
【図１９】
2008010875.tif 000022
【図２０】
2008010875.tif 000023
【図２１】
2008010875.tif 000024
【図２２】
2008010875.tif 000025
【図２３】
2008010875.tif 000026
【図２４】
2008010875.tif 000027