(57)【要約】【課題】ノイズの発生をより低減する。【解決手段】発振制御回路１１は、発振回路１２における発振信号の発振周波数を変調する変調信号を発生させて発振回路１２に出力する。変調信号としては、発振信号の周期が変調信号によって順次変動する信号が好ましく、例えば、三角波信号、正弦波信号、鋸波信号、ランダム信号、擬似ランダム信号のいずれか、またはこれらの信号を組み合わせた信号である。発振回路１２は、例えばリングオシレータで構成され、リングオシレータの電源電圧あるいは電源電流が発振制御回路１１の出力する変調信号によって順次変動するように制御される。チャージポンプ回路１３のバッファ１４は、発振信号によって駆動信号／φ、φを生成し、キャパシタＣ１、Ｃ２を駆動してＮチャネル型ＭＯＳＦＥＴＱ１のゲートに電源Ｖｃｃより高い電位を与える。【選択図】図１
2008005148.tif 000002
【特許請求の範囲】
【請求項１】
スイッチ素子の制御端に与える電圧を発生するチャージポンプ回路と、
前記チャージポンプ回路を動作させる駆動信号を前記チャージポンプ回路に出力する発振回路と、
前記駆動信号の周期が順次変動するように前記発振回路を制御する発振制御回路と、
を備えることを特徴とするスイッチ素子駆動回路。
【請求項２】
前記発振制御回路は、前記発振回路における発振周波数を変調する変調信号を発生させて前記発振回路に出力することを特徴とする請求項１記載のスイッチ素子駆動回路。
【請求項３】
前記発振制御回路は、前記変調信号として、三角波信号、正弦波信号、鋸波信号、ランダム信号、擬似ランダム信号のいずれか、またはこれらの信号を組み合わせた信号を発生することを特徴とする請求項２記載のスイッチ素子駆動回路。
【請求項４】
前記発振回路は、インバータ回路を多段接続したリングオシレータで構成され、該多段接続のインバータ回路の一部あるいは全部の電源電圧あるいは電源電流が前記発振制御回路によって変動するように制御されることを特徴とする請求項１記載のスイッチ素子駆動回路。
【請求項５】
請求項１〜４のいずれか一記載のスイッチ素子駆動回路を含むことを特徴とする半導体装置。
【請求項６】
請求項５記載の半導体装置において、前記スイッチ素子をさらに含むことを特徴とする半導体装置。
【請求項７】
前記スイッチ素子は、ハイサイドスイッチとして機能するＮＭＯＳトランジスタからなることを特徴とする請求項６記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ素子駆動回路および半導体装置に関し、特に、ハイサイドスイッチの駆動回路および半導体装置に関する。
【背景技術】
【０００２】
一般に、自動車等の車両では、車体（シャーシ）がＧＮＤ電位のため、ランプやモータ等の負荷がロウサイド側に設置される場合が多い。そこで、負荷がスイッチとＧＮＤ間に接続されるハイサイドスイッチが多用され、低オン抵抗、低コストのために、スイッチ素子として、ソースフォロワ動作するＮチャネル型ＭＯＳＦＥＴが多用される。
【０００３】
ソースフォロワ動作するＮチャネル型ＭＯＳＦＥＴからなるハイサイドスイッチを駆動するには、電源電圧より高いゲート電圧を印加する必要がある。このために、電源電圧を昇圧する昇圧回路を設ける必要がある。昇圧回路において代表的な回路としては、チャージポンプ回路によるものが知られている。チャージポンプ回路では、コンデンサに充電された電荷の受け渡しのために発振回路が設けられる。
【０００４】
ところで一般に、電子機器装置では、外来ノイズの混入を軽減することが求められる。例えば、車載用の装置であるラジオ受信器などにおいては、ＡＭ帯（５３１〜１６０２ｋＨｚ）の放送や道路交通情報（１６２０ｋＨｚ）等へのノイズ侵入が問題となる。
【０００５】
そこで外来ノイズの混入を軽減するシステム作りが求められる。例えば、特許文献１には、チャージポンプ回路から発生するノイズを低減する車両用発電制御装置が記載されている。この車両用発電制御装置は、所定の条件においてチャージポンプ回路を駆動するための発振信号の周波数を低くするようにしている。ここで、所定の条件とは、界磁電流検出回路の検出した界磁電流が所定の界磁電流閾値以下の時、導通時間検出回路の検出したスイッチング素子の導通時間が所定の導通時間閾値以下の時、誘起電圧検出回路の検出したステータコイルの誘起電圧の大きさが所定の誘起電圧閾値以下の時である。また、発振信号は、８００ｋＨｚの矩形波であって、低くなった周波数が４００ｋＨｚであることが例示されている。
【０００６】
【特許文献１】特開２００５−３１２２４７号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載の車両用発電制御装置では、チャージポンプ回路を駆動するための発振信号の周波数を低くするようにしてノイズの発生を軽減している。低くなった周波数が例えば４００ｋＨｚであれば、ＡＭ帯の放送に直接混入はしない。しかしながら、発振信号は、周期が一定の連続する矩形波であるために、基本波以外にも高調波となる線スペクトルが存在する。この高調波成分は、レベルが下るとはいえ、ＡＭ帯の放送等に混入することに変わりはない。したがって、従来の装置においては、ノイズの発生の問題を依然として有している。
【課題を解決するための手段】
【０００８】
本発明の１つのアスペクトに係るスイッチ素子駆動回路は、スイッチ素子の制御端に与える電圧を発生するチャージポンプ回路と、チャージポンプ回路を動作させる駆動信号をチャージポンプ回路に出力する発振回路と、駆動信号の周期が順次変動するように発振回路を制御する発振制御回路と、を備える。
【発明の効果】
【０００９】
本発明によれば、チャージポンプ回路を駆動するための発振信号の周波数が変動するように制御されるために、スイッチ素子駆動回路から発生するノイズ信号にエネルギーの集中する線スペクトルが含まれない。したがって、他の電子機器へ影響を与えるノイズの発生をより低減することが可能となる。
【発明を実施するための最良の形態】
【００１０】
図１は、本発明の実施形態に係るスイッチ素子駆動回路の構成を示すブロック図である。図１において、スイッチ素子駆動回路は、発振制御回路１１と発振回路１２とチャージポンプ回路１３とを備え、ハイサイドスイッチとして機能するＮチャネル型ＭＯＳＦＥＴＱ１のゲート端子を駆動する。
【００１１】
発振制御回路１１は、発振回路１２における発振信号の発振周波数を変調する変調信号を発生させて発振回路１２に出力する。変調信号としては、発振信号の周期が変調信号によって順次変動する（一定にならない）ように制御されることが好ましい。特に、変調信号の振幅が一定の範囲に分布して変動する信号が好ましく、例えば、三角波信号、正弦波信号、鋸波信号、ランダム信号、擬似ランダム信号のいずれか、またはこれらの信号を組み合わせた信号が好適である。
【００１２】
発振回路１２は、例えばインバータ回路を多段接続したリングオシレータで構成され、この多段接続のインバータ回路の一部あるいは全部の電源電圧あるいは電源電流が発振制御回路１１の出力する変調信号によって順次変動するように制御される。また、チャージポンプ回路１３を動作させる駆動信号の発生は、制御信号Ｃｔによって制御され、周期が順次変動する駆動信号がチャージポンプ回路１３に出力される。
【００１３】
チャージポンプ回路１３は、ダイオードＤ１、Ｄ２、Ｄ３、キャパシタＣ１、Ｃ２、バッファ１４を備える。ダイオードＤ１、Ｄ２、Ｄ３は、電源ＶｃｃからＮチャネル型ＭＯＳＦＥＴＱ１のゲート端子に向けて順方向にそれぞれ縦続接続される。キャパシタＣ１は、ダイオードＤ１、Ｄ２の接続点とバッファ１４との間に接続され、キャパシタＣ２は、ダイオードＤ２、Ｄ３の接続点とバッファ１４との間に接続される。バッファ１４は、発振回路１２が出力する駆動信号から互いに逆相となる信号／φ、φを生成し、信号／φ、φによってそれぞれキャパシタＣ１、Ｃ２を駆動する。ダイオードＤ１、Ｄ２、Ｄ３を介して充電されるキャパシタＣ１、Ｃ２の充電電圧は、信号φ、／φによって順次昇圧されて、Ｎチャネル型ＭＯＳＦＥＴＱ１のゲート端子に与えられる。Ｎチャネル型ＭＯＳＦＥＴＱ１のゲートの電位は、電源Ｖｃｃの電位より高くなってＮチャネル型ＭＯＳＦＥＴＱ１は、オンとなり、電源Ｖｃｃの電圧が出力ＯＵＴから出力される。
【００１４】
以上のような構成のスイッチ素子駆動回路において、チャージポンプ回路１３を駆動するための発振信号の周期が変調信号によって順次変動するように制御される。したがって、発振回路１２における発振信号には、基本波および高調波となる線スペクトルが含まれず、他の電子機器へ影響を与えるノイズの発生をより低減することが可能となる。
【実施例１】
【００１５】
図２は、本発明の第１の実施例に係る半導体装置の構成を示すブロック図である。図２において、半導体装置は、図１に示したスイッチ素子駆動回路１０に加えて、入力回路２１、過温度検出回路２２、過電流検出回路２３、論理回路２４、異常診断出力回路２５などをさらに内蔵し、ハイサイドスイッチ駆動用半導体装置として機能する。入力回路２１は、入力端子ＩＮに与えられ、スイッチ素子駆動回路１０の動作停止を制御する信号をレベル変換して論理回路２４に出力する。過温度検出回路２２は、半導体装置の過剰な温度を検出する。過電流検出回路２３は、Ｎチャネル型ＭＯＳＦＥＴＱ１の過電流を検出する。論理回路２４は、入力回路２１、過温度検出回路２２および過電流検出回路２３の出力によってスイッチ素子駆動回路１０の動作停止を制御する制御信号Ｃｔを出力すると共に、過温度あるいは過電流による異常診断情報を異常診断出力回路２５に出力する。異常診断出力回路２５は、異常診断情報を端子ＤＩＡＧから外部に出力する。
【００１６】
以上のような構成の半導体装置は、モノリシックチップである半導体装置２６として構成されてもよい。さらに、Ｎチャネル型ＭＯＳＦＥＴＱ１をさらに含んでマルチチップ構成あるいはモノリシックチップ構成である半導体装置３０としてもよい。Ｎチャネル型ＭＯＳＦＥＴＱ１は、電源端子Ｖｃｃにドレインを接続し、負荷に接続される出力端子ＯＵＴにソースを接続し、ゲートに接続されるスイッチ素子駆動回路１０によってオンオフが制御される。
【００１７】
図３は、図２に示した半導体装置３０を車載用のハイサイドスイッチ装置として適用する場合の構成例を示すブロック図である。図３において、半導体装置３０ａ、３０ｂは、図２に示した半導体装置３０と同じものであって、バッテリ３１とランプやモータ等の負荷３２との間に縦続に接続される。半導体装置３０ａは、通常はオンとなってフェールセーフ用に予備として備えられる。また、半導体装置３０ｂは、マイクロプロセッサ３３によってオンオフが制御される。マイクロプロセッサ３３は、半導体装置３０ｂの端子ＤＩＡＧの信号を監視し、異常診断情報が出力される場合には、入力端子ＩＮに信号を送って半導体装置３０ｂをオフ状態とする。
【００１８】
以上のような構成のハイサイドスイッチ装置によれば、半導体装置３０ａ、３０ｂが発生するノイズ成分に線スペクトルが含まれない。したがって、このようなハイサイドスイッチ装置を搭載する車両において、例えばラジオ受信器などにおけるＡＭ帯の放送や道路交通情報等へのノイズの影響が軽減される。
【実施例２】
【００１９】
図４は、本発明の第２の実施例に係るスイッチ素子駆動回路の回路図である。図４において、スイッチ素子駆動回路は、三角波発生回路１１ａ、電圧制御発振回路１２ａ、チャージポンプ回路１３ａ、インバータＩＮＶ１０、Ｎチャネル型ＭＯＳＦＥＴＱ２を含む。三角波発生回路１１ａは、電圧制御発振回路１２ａの発生する駆動信号の周期が順次変動するように電圧制御発振回路１２ａを制御するための三角波信号を生成する。電圧制御発振回路１２ａは、チャージポンプ回路１１ａを動作させる駆動信号の発生停止が制御信号Ｃｔによって制御されるリングオシレータであって、発生した駆動信号をチャージポンプ回路１１ａに出力する。チャージポンプ回路１３ａは、ハイサイドスイッチとして機能するＮチャネル型ＭＯＳＦＥＴＱ１のゲート端子に与える電圧を発生する。
【００２０】
始めに三角波発生回路１１ａについて説明する。三角波発生回路１１ａは、電圧比較回路ＣＭＰ、電流源Ｉ１１、Ｉ１２、インバータ回路ＩＮＶ１１、Ｐチャネル型ＭＯＳＦＥＴＱ１１、Ｎチャネル型ＭＯＳＦＥＴＱ１２、抵抗Ｒ１１、Ｒ１２、Ｒ１３、Ｒ１４、キャパシタＣ１１を備える。電圧比較回路ＣＭＰの出力端子は、Ｐチャネル型ＭＯＳＦＥＴＱ１１、Ｎチャネル型ＭＯＳＦＥＴＱ１２のそれぞれのゲートおよびインバータ回路ＩＮＶ１１の入力端子に接続される。Ｐチャネル型ＭＯＳＦＥＴＱ１１のソースは、抵抗Ｒ１１の一端と共に電源Ｖｃｃに接続され、Ｐチャネル型ＭＯＳＦＥＴＱ１１のドレインは抵抗Ｒ１１の他端と共に抵抗Ｒ１２の一端に接続される。Ｎチャネル型ＭＯＳＦＥＴＱ１２のソースは、抵抗Ｒ１４の一端と共に接地され、Ｎチャネル型ＭＯＳＦＥＴＱ１２のドレインは、抵抗Ｒ１４の他端と共に抵抗Ｒ１３の一端に接続される。抵抗Ｒ１２、Ｒ１３の他端同士は、共通に電圧比較回路ＣＭＰの反転入力端子（−）に接続される。インバータ回路ＩＮＶ１１の電源側は、電流源Ｉ１１で駆動され、接地側は電流源Ｉ１２で駆動される。インバータ回路ＩＮＶ１１の出力端子は、他端が接地されているキャパシタＣ１１の一端および電圧比較回路ＣＭＰの非反転入力端子（＋）に接続される。
【００２１】
このような構成の三角波発生回路１１ａにおいて、電圧比較回路ＣＭＰの出力端子の電位ｖ２がハイレベルにあるとする。この時、Ｐチャネル型ＭＯＳＦＥＴＱ１１はオフとなり、Ｎチャネル型ＭＯＳＦＥＴＱ１２はオンとなって、電圧比較回路ＣＭＰの反転入力端子（−）の電位ｖ１は、Ｒ１３の抵抗値と抵抗Ｒ１１、Ｒ１２、Ｒ１３の抵抗値の和との比で電源Ｖｃｃの電位を分割した低い電位となる。一方、インバータ回路ＩＮＶ１１の入力端子は、電位ｖ２であってハイレベルにあるので、キャパシタＣ１１の充電電荷は、電流源Ｉ１２を介して放電され、キャパシタＣ１１の電位ｖ０は、接地電位に向かって直線的に低下する。
【００２２】
そして、電位ｖ０が電位ｖ１を下回ると、電圧比較回路ＣＭＰの出力端子の電位ｖ２がローレベルに反転する。この時、Ｐチャネル型ＭＯＳＦＥＴＱ１１はオンとなり、Ｎチャネル型ＭＯＳＦＥＴＱ１２はオフとなって、電圧比較回路ＣＭＰの反転入力端子（−）の電位ｖ１は、抵抗Ｒ１３、Ｒ１４の抵抗値の和と抵抗Ｒ１２、Ｒ１３、Ｒ１４の抵抗値の和との比で電源Ｖｃｃの電位を分割した高い電位となる。一方、インバータ回路ＩＮＶ１１の入力端子は、ローレベルであるので、キャパシタＣ１１の充電電荷は、電流源Ｉ１１を介して充電され、キャパシタＣ１１の電位ｖ０は、電源電位に向かって直線的に上昇する。電位ｖ０が電位ｖ１を上回ると、電圧比較回路ＣＭＰの出力端子の電位ｖ２がハイレベルに反転し、最初の説明の状態に戻る。
【００２３】
以上のように三角波発生回路１１ａは動作して、三角波状に変動する電位ｖ０を有する信号を電圧制御発振回路１２ａに出力する。なお、電流源Ｉ１１、Ｉ１２の一方を短絡すると、キャパシタＣ１１の充電あるいは放電が急激になされ、電位ｖ０は、鋸波状に変動する。
【００２４】
次に、電圧制御発振回路１２ａについて説明する。電圧制御発振回路１２ａは、ＡＮＤ回路ＡＮＤ１、インバータ回路ＩＮＶ２１、ＩＮＶ２２、Ｐチャネル型ＭＯＳＦＥＴＱ２１、Ｑ２２、Ｑ２３、Ｑ２４、Ｎチャネル型ＭＯＳＦＥＴＱ２５、Ｑ２６、抵抗Ｒ２１、キャパシタＣ２１を備える。Ｐチャネル型ＭＯＳＦＥＴＱ２１は、ドレインが接地され、ゲートがインバータ回路ＩＮＶ１１の出力端子に接続され、ソースが抵抗Ｒ２１を介してＰチャネル型ＭＯＳＦＥＴＱ２２、Ｑ２３、Ｑ２４のゲートおよびＰチャネル型ＭＯＳＦＥＴＱ２２のドレインに接続される。Ｐチャネル型ＭＯＳＦＥＴＱ２２、Ｑ２３、Ｑ２４のソースは、電源Ｖｃｃに接続される。Ｐチャネル型ＭＯＳＦＥＴＱ２３のドレインは、Ｎチャネル型ＭＯＳＦＥＴＱ２５、Ｑ２６のゲートおよびＮチャネル型ＭＯＳＦＥＴＱ２５のドレインに接続される。Ｎチャネル型ＭＯＳＦＥＴＱ２５、Ｑ２６のソースは接地される。Ｐチャネル型ＭＯＳＦＥＴＱ２４のドレインは、インバータ回路ＩＮＶ２２の電源側に接続され、Ｎチャネル型ＭＯＳＦＥＴＱ２６のドレインは、インバータ回路ＩＮＶ２２の接地側に接続される。
【００２５】
また、ＡＮＤ回路ＡＮＤ１の一方の入力端子には、制御信号Ｃｔが与えられ、他方の入力端子は、インバータ回路ＩＮＶ２２の出力端子に接続される。ＡＮＤ回路ＡＮＤ１の出力端子は、インバータ回路ＩＮＶ１２の入力端子に接続され、インバータ回路ＩＮＶ１２の出力端子は、インバータ回路ＩＮＶ２２の入力端子、一端がインバータ回路ＩＮＶ２２の出力端子に接続されるキャパシタＣ２１の他端、およびチャージポンプ回路１３ａに接続される。
【００２６】
このような構成の電圧制御発振回路１２ａにおいて、ＡＮＤ回路ＡＮＤ１、インバータ回路ＩＮＶ２１、ＩＮＶ２２は、制御信号Ｃｔで発振停止が制御される（制御信号Ｃｔがハイレベルで発振し、ローレベルで停止する）リングカウンタを構成する。キャパシタＣ２１は、リングカウンタの発振周波数を定める。また、Ｐチャネル型ＭＯＳＦＥＴＱ２２、Ｑ２３、Ｑ２４は、カレントミラーを構成し、ソースフォロアとして動作するＰチャネル型ＭＯＳＦＥＴＱ２１の出力電圧によって、電流が決定される。さらに、Ｎチャネル型ＭＯＳＦＥＴＱ２５、Ｑ２６は、カレントミラーを構成し、その電流は、Ｐチャネル型ＭＯＳＦＥＴＱ２３に流れる電流によって決定される。Ｐチャネル型ＭＯＳＦＥＴＱ２４とＮチャネル型ＭＯＳＦＥＴＱ２６に流れる電流によって、インバータ回路ＩＮＶ２２のスルーレートが制御される。これによって、リングカウンタの発振周波数が制御される。すなわち、インバータ回路ＩＮＶ２１から出力される信号Ｓ０は、三角波状に変動する電位ｖ０によって変調され、信号Ｓ０の周期が三角波状に順次変動するように制御される。
【００２７】
また、チャージポンプ回路１３ａは、ダイオードＤ１、Ｄ２、Ｄ３、キャパシタＣ１、Ｃ２、インバータ回路ＩＮＶ１、ＩＮＶ２、ＩＮＶ３を備え、図１のチャージポンプ回路１３と同等の回路であり、詳しい説明を省略する。インバータ回路ＩＮＶ１、ＩＮＶ２、ＩＮＶ３が図１のバッファ１４に相当する。信号Ｓ０は、インバータ回路ＩＮＶ１を介して反転され、信号／φとしてキャパシタＣ１の一端を駆動する。また、信号Ｓ０は、インバータ回路ＩＮＶ２、ＩＮＶ３を介して信号φとされ、キャパシタＣ２の一端を駆動する。チャージポンプ回路１３ａによって昇圧された電圧がＮチャネル型ＭＯＳＦＥＴＱ１のゲートに与えられる。
【００２８】
さらに、インバータ回路ＩＮＶ１０は、制御信号Ｃｔを反転してＮチャネル型ＭＯＳＦＥＴＱ２のゲートに与える。Ｎチャネル型ＭＯＳＦＥＴＱ２のソースは接地され、ドレインはＮチャネル型ＭＯＳＦＥＴＱ１のゲートに接続される。制御信号Ｃｔがハイレベルの場合には、電圧制御発振回路１２ａは発振動作を行うと共に、Ｎチャネル型ＭＯＳＦＥＴＱ２はオフとなる。制御信号Ｃｔがローレベルの場合には、電圧制御発振回路１２ａは発振を停止すると共に、Ｎチャネル型ＭＯＳＦＥＴＱ２はオンとなって、Ｎチャネル型ＭＯＳＦＥＴＱ１がオフとなり、電源Ｖｃｃの電圧は出力端子ＯＵＴに出力されない。
【００２９】
次に、このような構成のスイッチ素子駆動回路の出力周波数特性について説明する。図５、図６は、電圧制御発振回路１２ａの発振周波数の中心が２．２５ＭＨｚの場合におけるスイッチ素子駆動回路の出力周波数スペクトルを表す。図５は、三角波発生回路１１ａが１００ｋＨｚの三角波信号を発振し、これによって電圧制御発振回路１２ａの出力信号が変調された場合の出力周波数スペクトルを表す。図６は、従来のスイッチ素子駆動回路の出力周波数特性に該当し、三角波発生回路１１ａが発振を停止して電圧制御発振回路１２ａの出力信号が一定周期の矩形波信号で発振する場合の出力周波数スペクトルを表す。図５では、図６に示されるような２．２５ＭＨｚとその高調波における大きなパワーとなる線スペクトルが存在せず、パワーの低い平坦なスペクトルが観測される。
【００３０】
このように本実施例のスイッチ素子駆動回路によれば、発振信号に基本波および高調波となる線スペクトルが含まれず、他の電子機器へ影響を与えるノイズの発生をより低減することが可能となる。
【実施例３】
【００３１】
図７は、本発明の第３の実施例に係るスイッチ素子駆動回路の回路図である。図７において、図４と同一の符号は、同一物を表し、その説明を省略する。電圧制御発振回路１２ｂは、図４の電圧制御発振回路１２ａにおけるＰチャネル型ＭＯＳＦＥＴＱ２１の替わりにＰチャネル型ＭＯＳＦＥＴＱ２１ａを備える。Ｐチャネル型ＭＯＳＦＥＴＱ２１ａのソースは、抵抗Ｒ２１の一端に加えて、Ｎチャネル型ＭＯＳＦＥＴＱ２５、Ｑ２６のソースに接続される。Ｎチャネル型ＭＯＳＦＥＴＱ２５、Ｑ２６のソースの電位は、三角波発生回路１１ａが発生する、三角波状に変動する電位ｖ０によって変動し、インバータ回路ＩＮＶ２２のスルーレートが制御される。これによって、実施例２と同様にリングカウンタの発振周波数が制御される。
【実施例４】
【００３２】
図８は、本発明の第４の実施例に係るスイッチ素子駆動回路の回路図である。図８において、図４と同一の符号は、同一物を表し、その説明を省略する。電圧制御発振回路１２ｃは、図４の電圧制御発振回路１２ａにおけるＰチャネル型ＭＯＳＦＥＴＱ２１、Ｑ２２、Ｑ２３、Ｑ２４、Ｎチャネル型ＭＯＳＦＥＴＱ２５、Ｑ２６、抵抗Ｒ２１を廃し、替わりにＰチャネル型ＭＯＳＦＥＴＱ２７、Ｎチャネル型ＭＯＳＦＥＴＱ２５ａ、Ｑ２６ａ、抵抗Ｒ２２を備える。Ｎチャネル型ＭＯＳＦＥＴＱ２７は、ドレインが電源Ｖｃｃに接続され、ゲートがインバータ回路ＩＮＶ１１の出力端子に接続され、ソースが抵抗Ｒ２２を介してＮチャネル型ＭＯＳＦＥＴＱ２５ａ、Ｑ２６ａのゲートおよびＮチャネル型ＭＯＳＦＥＴＱ２５ａのドレインに接続される。Ｎチャネル型ＭＯＳＦＥＴＱ２５ａ、Ｑ２６ａのソースは、接地される。Ｎチャネル型ＭＯＳＦＥＴＱ２６ａのドレインは、ＡＮＤ回路ＡＮＤ１、インバータ回路ＩＮＶ２１、ＩＮＶ２２の接地側に接続される。
【００３３】
このような構成の電圧制御発振回路１２ｃにおいて、Ｎチャネル型ＭＯＳＦＥＴＱ２７のソースの電位は、三角波発生回路１１ａが発生する、三角波状に変動する電位ｖ０を有する信号によって変動する。これに従って、Ｎチャネル型ＭＯＳＦＥＴＱ２６ａのドレイン電流、すなわち、ＡＮＤ回路ＡＮＤ１、インバータ回路ＩＮＶ２１、ＩＮＶ２２の電源電流が変動する。このため、ＡＮＤ回路ＡＮＤ１、インバータ回路ＩＮＶ２１、ＩＮＶ２２で構成されるリングカウンタの発振周波数が三角波状に変動することになる。なお、電圧制御発振回路１２ｃでは、図４の電圧制御発振回路１２ａにおけるキャパシタＣ２１が存在しないが、スイッチ素子駆動回路を備える半導体装置の製造プロセスを適切に設定することで、例えば数ＭＨｚの発振周波数でリングカウンタを発振させることが可能である。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態に係るスイッチ素子駆動回路の構成を示すブロック図である。
【図２】本発明の第１の実施例に係る半導体装置の構成を示すブロック図である。
【図３】図２に示した半導体装置を車載用のハイサイドスイッチ装置として適用する場合の構成例を示すブロック図である。
【図４】本発明の第２の実施例に係るスイッチ素子駆動回路の回路図である。
【図５】本発明の第２の実施例に係るスイッチ素子駆動回路の出力周波数特性を示す図である。
【図６】従来のスイッチ素子駆動回路の出力周波数特性を示す図である。
【図７】本発明の第３の実施例に係るスイッチ素子駆動回路の回路図である。
【図８】本発明の第４の実施例に係るスイッチ素子駆動回路の回路図である。
【符号の説明】
【００３５】
１０  スイッチ素子駆動回路
１１  発振制御回路
１１ａ  三角波発生回路
１２  発振回路
１２ａ、１２ｂ、１２ｃ  電圧制御発振回路
１３、１３ａ  チャージポンプ回路
１４  バッファ
２１  入力回路
２２  過温度検出回路
２３  過電流検出回路
２４  論理回路
２５  異常診断出力回路
２６、３０、３０ａ、３０ｂ  半導体装置
３１  バッテリ
３２  負荷
３３  マイクロプロセッサ
ＡＮＤ１  ＡＮＤ回路
Ｃ１、Ｃ２、Ｃ１１、Ｃ２１  キャパシタ
Ｄ１、Ｄ２、Ｄ３  ダイオード
Ｉ１、Ｉ２  電流源
ＩＮＶ１、ＩＮＶ２、ＩＮＶ３、ＩＮＶ１０、ＩＮＶ１１、ＩＮＶ２１、ＩＮＶ２２  インバータ回路
ＣＭＰ  電圧比較器
Ｑ１、Ｑ２、Ｑ１２、Ｑ２５、Ｑ２５ａ、Ｑ２６、Ｑ２６ａ、Ｑ２７  Ｎチャネル型ＭＯＳＦＥＴ
Ｑ１１、Ｑ２１、Ｑ２１ａ、Ｑ２２、Ｑ２３、Ｑ２４  Ｐチャネル型ＭＯＳＦＥＴ
Ｒ１１〜Ｒ１４、Ｒ２１、Ｒ２２  抵抗
【図１】
2008005148.tif 000003
【図２】
2008005148.tif 000004
【図３】
2008005148.tif 000005
【図４】
2008005148.tif 000006
【図５】
2008005148.tif 000007
【図６】
2008005148.tif 000008
【図７】
2008005148.tif 000009
【図８】
2008005148.tif 000010