(57)【要約】【課題】表示品位の向上したアクティブマトリクス型表示装置を提供する。【解決手段】アクティブマトリクス型表示装置は、表示素子１６と、表示素子に駆動電流を供給する画素回路１８とを含み、基板上にマトリクス状に配設された複数の画素部Ｐｘと、映像信号線Ｘ１を介して画素回路に第１信号電流を供給した後、映像信号線を介して画素回路へ第２信号電流を供給する信号線駆動回路と、を備えている。各画素回路は、画素部の選択および非選択を制御する画素スイッチ２０ａと、画素部の選択時において第１信号電流に応じた第１駆動電流を記憶した後、記憶した第１駆動電流を供給し、更に、第２信号電流に応じた第２駆動電流を記憶する第１記憶部３２ａと、画素部の選択時において第１記憶部から供給された第１駆動電流を記憶する第２記憶部３２ｂと、を含み、画素部の非選択時に第１記憶部に記憶された第２駆動電流と第２記憶部に記憶された第１駆動電流との差分電流を駆動電流として表示素子へ出力する。【選択図】  図７
2008134346.tif 000002
【特許請求の範囲】
【請求項１】
表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、
前記画素部の列毎に接続された複数の映像信号線と、
前記映像信号線を介して前記画素回路に第１信号電流を供給した後、前記映像信号線を介して前記画素回路へ第２信号電流を供給する信号線駆動回路と、を備え、
前記各画素回路は、前記画素部の選択および非選択を制御する画素スイッチと、前記画素部の選択時において前記第１信号電流に応じた第１駆動電流を記憶した後、記憶した第１駆動電流を供給し、更に、前記第２信号電流に応じた第２駆動電流を記憶する第１記憶部と、前記画素部の選択時において前記第１記憶部から供給された第１駆動電流を記憶する第２記憶部と、を含み、前記画素部の非選択時に前記第１記憶部に記憶された第２駆動電流と前記第２記憶部に記憶された第１駆動電流との差分電流を駆動電流として前記表示素子へ出力するアクティブマトリクス型表示装置。
【請求項２】
前記第１記憶部は、Ｐチャネル型の薄膜トランジスタで形成され第１駆動電流および第２駆動電流を出力する第１駆動トランジスタを有し、前記第２記憶部は、Ｎチャネル型の薄膜トランジスタで形成され前記第１駆動トランジスタにより書き込まれた第１駆動電流を出力する第２駆動トランジスタを有している請求項１に記載のアクティブマトリクス型表示装置。
【請求項３】
前記信号線駆動回路は、前記映像信号線を通して各画素部の前記第１記憶部に第１信号電流および第２信号電流を供給するＮチャネルＩＣを備えている請求項１に記載のアクティブマトリクス型表示装置。
【請求項４】
前記各画素回路は、電圧電源間に前記表示素子および第１、第２駆動トランジスタと直列に接続された出力スイッチを有し、
前記第１記憶部は、前記第１駆動トランジスタのソースとゲートとの間の電位を保持する第１保持容量と、トランジスタにより形成され、前記第１駆動トランジスタのゲートとドレインとに接続され第１駆動トランジスタの導通、非導通を制御する第１保持スイッチと、を有し、
前記第２記憶部は、前記第２駆動トランジスタのソースとゲートとの間の電位を保持する第２保持容量と、トランジスタにより形成され、前記第２駆動トランジスタのゲートとドレインとに接続され第２駆動トランジスタの導通、非導通を制御する第２保持スイッチと、トランジスタにより形成され前記第１駆動トランジスタのドレインと前記第２駆動トランジスタのソースとに接続された第１スイッチと、を備え、前記画素スイッチは前記第１保持スイッチと前記映像信号線とに接続されている請求項２に記載のアクティブマトリクス型表示装置。
【請求項５】
前記画素スイッチおよび第１保持スイッチは、それぞれＰチャネル型の薄膜トランジスタにより形成され、共通の制御信号により開閉制御される請求項１に記載のアクティブマトリクス型表示装置。
【請求項６】
前記第１スイッチは、Ｎチャネル型の薄膜トランジスタにより形成され、前記画素スイッチおよび第１保持スイッチと共通の制御信号により開閉制御される請求項５に記載のアクティブマトリクス型表示装置。
【請求項７】
前記画素スイッチおよび第１保持スイッチは、それぞれＮチャネル型の薄膜トランジスタにより形成され、共通の制御信号により開閉制御される請求項１に記載のアクティブマトリクス型表示装置。
【請求項８】
前記第１スイッチは、Ｐチャネル型の薄膜トランジスタにより形成され、前記画素スイッチおよび第１保持スイッチと共通の制御信号により開閉制御される請求項７に記載のアクティブマトリクス型表示装置。
【請求項９】
前記トランジスタ、前記第１駆動トランジスタ、および第２駆動トランジスタは、半導体層にポリシリコンを用いた薄膜トランジスタで構成されている請求項４に記載のアクティブマトリクス型表示装置。
【請求項１０】
前記表示素子は、対向する電極間に有機発光層を備えた自己発光素子である請求項１ないし９のいずれか１項に記載のアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型表示装置に関し、特に電流信号にて信号書き込みを行なうアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
近年、薄型、軽量、低消費電力の特徴を活かして、液晶表示装置に代表される平面表示装置の需要が急速に伸びている。中でも、オン画素とオフ画素とを電気的に分離し、かつオン画素への映像信号を保持する機能を有する画素スイッチを各画素に設けたアクティブマトリクス型表示装置は、隣接画素間でのクロストークのない良好な表示品位が得られることから、携帯情報機器を始め、種々のディスプレイに利用されるようになってきた。
【０００３】
このような平面型のアクティブマトリクス型表示装置として、自己発光素子を用いた有機エレクトロルミネセンス（ＥＬ）表示装置が注目され、盛んに研究開発が行われている。有機ＥＬ表示装置は、薄型軽量化の妨げとなるバックライトを必要とせず、高速な応答性から動画再生に適し、さらに低温で輝度低下しないために寒冷地でも使用できるという特徴を備えている。
【０００４】
有機ＥＬ表示装置は、各画素に表示素子としての有機ＥＬ素子と、表示素子へ駆動電流を供給する画素回路とを含み、表示素子の発光輝度を制御することにより表示動作を行なう。画素回路は、例えば、有機ＥＬ素子に直列に接続された駆動トランジスタおよび出力スイッチ、駆動トランジスタのゲート−ドレイン間に接続され映像信号に応じたゲート電位を保持するダイオード接続スイッチ等を備えている。これらの駆動トランジスタ、出力スイッチ、ダイオード接続スイッチは、例えば、薄膜トランジスタにより構成されている。このような有機ＥＬ表示装置として、電流信号により画素回路への画像情報を供給する方式が知られている。
【０００５】
電流信号により信号供給を行なう表示装置の場合には、信号供給を行なう配線の配線容量に起因して、十分な信号供給ができなくなる恐れがある。特に、書き込む電流値が小さい場合に書き込み不足に起因する表示不良が生じる、という問題があった。また、多階調表示を行なう場合には、設定電流量の小さい低階調側で書き込みが困難となり、表示上不具合が生じる。
【０００６】
このような配線容量に起因した書き込み不足を防止するため、映像信号ドライバから２系統の電流信号供給を行い、その差分電流を映像信号として画素に書き込む有機ＥＬ表示装置が提供されている（例えば、特許文献１）。この表示装置は、映像信号線を介して定電流回路からベース電流を画素回路に書き込むとともに、映像信号線を介してソースＩＣによりから階調電流を画素回路に書き込み、更に、これらベース電流と階調電流との差分電流を画素回路に書き込む。そして、差分電流により表示素子を駆動する。
【０００７】
このような構成によれば、映像信号線へ供給する電流値を自由に設定することが可能となり、ベース電流および階調電流を配線容量よりも充分に大きな電流値に設定することができる。その結果、配線容量に影響されない大きな書き込み電流で、その差分電流である小さい電流書き込みが可能となる。
【特許文献１】特開２００４−３４１０２３
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記のように構成された表示装置において、各映像信号線ごとに定電流回路を設ける必要があり、表示装置の周縁部、つまり、額縁部が増大してしまう。複数の定電流回路のばらつきに起因して、信号線方向の表示ムラが生じる場合がある。また、映像信号の書き込み時に差分電流をとる構成であるため、発光時にはトランジスタの突き抜け電流の影響を受け易い。特に、ベース電流に対応した駆動電流を出力する第１トランジスタ、および階調電流に対応した駆動電流を出力する第２トランジスタの両者の突き抜け電流が足されるため、ざらつき、縦スジ等の表示ムラとして視認され、表示品位が低下する。
【０００９】
本発明は、上記課題に鑑みなされたもので、その目的は、表示品位の向上したアクティブマトリクス型表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記課題を達成するため、この発明の態様に係るアクティブマトリクス型表示装置は、
表示素子と、前記表示素子に駆動電流を供給する画素回路とを含み、基板上にマトリクス状に配設された複数の画素部と、前記画素部の列毎に接続された複数の映像信号線と、
前記映像信号線を介して前記画素回路に第１信号電流を供給した後、前記映像信号線を介して前記画素回路へ第２信号電流を供給する信号線駆動回路と、を備え、  
前記各画素回路は、前記画素部の選択および非選択を制御する画素スイッチと、前記画素部の選択時において前記第１信号電流に応じた第１駆動電流を記憶した後、記憶した第１駆動電流を供給し、更に、前記第２信号電流に応じた第２駆動電流を記憶する第１記憶部と、前記画素部の選択時において前記第１記憶部から供給された第１駆動電流を記憶する第２記憶部と、を含み、前記画素部の非選択時に前記第１記憶部に記憶された第２駆動電流と前記第２記憶部に記憶された第１駆動電流との差分電流を駆動電流として前記表示素子へ出力する。
【発明の効果】
【００１１】
本発明によれば、配線容量に影響されることなく良好な表示動作を行なうことができるとともに、表示品位の向上したアクティブマトリクス型表示装置を提供することができる。また、第１記憶部に書き込まれた駆動電流を第２記憶部に書き込むことにより、定電流回路を削減し、額縁領域の低減および定電流回路に起因する表示ムラを低減することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下図面を参照しながら、この発明の第１の実施形態として、有機ＥＬ表示装置を例にとり詳細に説明する。  
図１は、有機ＥＬ表示装置を概略的に示す平面図である。図１に示すように、有機ＥＬ表示装置は、例えば、１０型以上の大型アクティブマトリクス型表示装置として構成され、有機ＥＬパネル１０および有機ＥＬパネル１０を制御するコントローラ１２を備えている。
【００１３】
有機ＥＬパネル１０は、ガラス板等の光透過性を有する絶縁基板８、この絶縁基板上にマトリクス状に配列され表示領域１１を構成したｍ×ｎ個の表示画素ＰＸ、表示画素の行毎に接続されているとともにそれぞれ独立してｍ本ずつ設けられた第１走査線Ｓｇａ（１〜ｍ）、第２走査線Ｓｇｂ（１〜ｍ）、第３走査線Ｓｇｃ（１〜ｍ）、第４走査線Ｓｇｄ（１〜ｍ）、表示画素ＰＸの列毎に接続されたｎ本の映像信号線Ｘ（１〜ｎ）、第１、第２、第３、第４走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）Ｓｇｃ（１〜ｍ）、Ｓｇｄ（１〜ｍ）を表示画素ＰＸの行毎に順次駆動する走査線駆動回路１４ａ、１４ｂ、および複数の映像信号線Ｘ（１〜ｎ）を駆動する信号線駆動回路１５を備えている。走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５は、表示領域１１の外側で絶縁基板８上に一体的に形成されている。
【００１４】
画素部として機能する各表示画素ＰＸは、対向電極間に光活性層を備えた表示素子と、この表示素子に駆動電流を供給する画素回路１８とを含んでいる。表示素子は、例えば自己発光素子であり、本実施形態では、光活性層として少なくとも有機発光層を備えた有機ＥＬ素子１６を用いている。
【００１５】
図２に表示画素ＰＸの等価回路を示す。画素回路１８は電流信号からなる映像信号に応じて有機ＥＬ素子１６の発光を制御する電流信号方式の画素回路であり、画素スイッチ２０ａ、第１スイッチ２０ｂ、出力スイッチ２６、第１記憶部３２ａ、第２記憶部３２ｂ
を備えている。
【００１６】
第１記憶部３２ａは、第１駆動トランジスタ２２ａ、第１保持スイッチ２３ａ、およびキャパシタとしての第１保持容量Ｃｓ１を備えている。第２記憶部３２ｂは、第２駆動トランジスタ２２ｂ、第２保持スイッチ２３ｂ、およびキャパシタとしての第２保持容量Ｃｓ２を備えている。
【００１７】
第２駆動トランジスタ２２ｂを除いて、画素スイッチ２０ａ、第１スイッチ２０ｂ、第１駆動トランジスタ２２ａ、第１保持スイッチ２３ａ、第２保持スイッチ２３ｂ、出力スイッチ２６は、ここでは同一導電型、例えばＰチャネル型の薄膜トランジスタにより構成されている。第２駆動トランジスタ２２ｂは、Ｎチャネル型の薄膜トランジスタにより構成されている。
【００１８】
本実施形態において、画素スイッチ２０ａ、第１スイッチ２０ｂ、第１駆動トランジスタ２２ａ、第１保持スイッチ２３ａ、第２保持スイッチ２３ｂ、出力スイッチ２６をそれぞれ構成した薄膜トランジスタは全て同一工程、同一層構造で形成され、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタである。第２駆動トランジスタ２２ｂは、半導体層にポリシリコンを用いたトップゲート構造の薄膜トランジスタであり、画素スイッチ２０ａ等と同一工程、同一層構造で形成され、第１駆動トランジスタ２２ａとは、ソース・ドレイン領域に導電型の異なる不純物を注入することで作り分けられる。画素スイッチ２０ａ、第１駆動トランジスタ２２ａ、第２駆動トランジスタ２２ｂ、第１保持スイッチ２３ａ、第２保持スイッチ２３ｂ、第１スイッチ２０ｂ、出力スイッチ２６の各々は、第１端子、第２端子、および制御端子を有し、本実施形態では、これらは、第１端子、第２端子、および制御端子をそれぞれソース、ドレイン、ゲートとしている。
【００１９】
第１記憶部３２ａの第１駆動トランジスタ２２ａは、電圧電源線Ｖｄｄと基準電圧電源線Ｖｓｓとの間で有機ＥＬ素子１６と直列に接続され、映像信号に応じた電流量を有機ＥＬ素子に出力する。基準電圧電源線Ｖｓｓおよび電圧電源線Ｖｄｄは、例えば、−９Ｖおよび＋６Ｖの電位にそれぞれ設定される。第１保持容量Ｃｓ１は、第１駆動トランジスタ２２ａのソース、ゲート間に接続され、映像信号により決定される第１駆動トランジスタ２２ａのゲート制御電位を保持する。画素スイッチ２０ａは対応する映像信号線Ｘ（１〜ｎ）と第１駆動トランジスタ２２ａのドレインとの間に接続され、そのゲートは対応する第２走査線Ｓｇｂ（１〜ｍ）に接続されている。画素スイッチ２０ａは、第２走査線Ｓｇｂ（１〜ｍ）から供給される制御信号Ｓｂ（１〜ｍ）に応答して、対応する映像信号線Ｘ（１〜ｎ）から映像信号を取り込む。
【００２０】
第１保持スイッチ２３ａは、第１駆動トランジスタ２２ａのドレイン、ゲート間に接続され、そのゲートは、第２走査線Ｓｇｂ（１〜ｍ）に接続されている。第１保持スイッチ２３ａは、第２走査線Ｓｇｂ（１〜ｍ）からの制御信号Ｓｂ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、第１駆動トランジスタ２２ａのゲート、ドレイン間の接続、非接続を制御するとともに、第１保持容量Ｃｓ１からの電流リークを規制する。
【００２１】
第２記憶部３２ｂの第２駆動トランジスタ２２ｂは、２本の基準電圧電源線Ｖｓｓの間で有機ＥＬ素子１６と直列に接続され、映像信号に応じた電流量を出力する。第２保持容量Ｃｓ２は、第２駆動トランジスタ２２ｂのソース、ゲート間に接続され、映像信号により決定される第２駆動トランジスタ２２ｂのゲート制御電位を保持する。
【００２２】
第２保持スイッチ２３ｂは、第２駆動トランジスタ２２ｂのドレイン、ゲート間に接続され、そのゲートは、第１走査線Ｓｇａ（１〜ｍ）に接続されている。第２保持スイッチ２３ｂは、第１走査線Ｓｇａ（１〜ｍ）からの制御信号Ｓａ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、第２駆動トランジスタ２２ｂのゲート、ドレイン間の接続、非接続を制御するとともに、第２保持容量Ｃｓ２からの電流リークを規制する。
【００２３】
第１スイッチ２０ｂは、第１保持スイッチ２３ａのソースおよび第２駆動トランジスタ２２ｂのソースと、第１駆動トランジスタ２２ａのドレインとの間に接続され、そのゲートは、第３走査線Ｓｇｃ（１〜ｍ）に接続されている。第１スイッチ２０ｂは、第３走査線Ｓｇｃ（１〜ｍ）からの制御信号Ｓｃ（１〜ｍ）に応じてオン（導通状態）、オフ（非導通状態）され、第２駆動トランジスタ２２ｂと、第１駆動トランジスタ２２ａおよび出力スイッチ２６との間の接続、非接続を制御する。つまり、第１スイッチ２０ｂは、第２駆動トランジスタ２２ｂと第１駆動トランジスタ２２ａへの電流経路との接続、非接続、および第２駆動トランジスタ２２ｂと表示素子１６との接続、非接続を制御する。
【００２４】
出力スイッチ２６は、第１駆動トランジスタ２２ａのドレインと有機ＥＬ素子１６の一方の電極、ここでは陽極、との間に接続され、そのゲートは第４走査線Ｓｇｄ（１〜ｍ）に接続されている。出力スイッチ２６は、第４走査線Ｓｇｄ（１〜ｍ）からの制御信号Ｓｄ（１〜ｍ）によりオン、オフ制御され、第１駆動トランジスタ２２ａおよび第２駆動トランジスタ２２ｂと有機ＥＬ素子１６との接続、非接続を制御する。つまり、出力スイッチ２６は第１駆動トランジスタ２２ａ側の電流経路および第２駆動トランジスタ２２ｂ側の電流経路と表示素子１６との接続、非接続を制御する。
【００２５】
次に図３を参照して、第１駆動トランジスタ２２ａおよび有機ＥＬ素子１６の構成を詳細に説明する。図３は、有機ＥＬ素子１６を含む表示画素Ｐｘの断面を示している。  
第１駆動トランジスタ２２ａを構成したＰチャネル型の薄膜トランジスタは、絶縁基板８上に形成されたポリシリコンからなる半導体層５０を備え、この半導体層はソース領域５０ａ、ドレイン領域５０ｂ、およびソース、ドレイン領域間に位置したチャネル領域５０ｃを有している。半導体層５０に重ねてゲート絶縁膜５２が形成され、このゲート絶縁膜上にゲート電極Ｇが設けられチャネル領域５０ｃと対向している。ゲート電極Ｇに重ねて層間絶縁膜５４が形成され、この層間絶縁膜上にソース電極（ソース）Ｓおよびドレイン電極（ドレイン）Ｄが設けられている。ソース電極Ｓおよびドレイン電極Ｄは、それぞれ層間絶縁膜５４およびゲート絶縁膜５２に貫通形成されたコンタクトを介して半導体層５０のソース領域５０ａおよびドレイン領域５０ｂにそれぞれ接続されている。第１駆動トランジスタ２２ａのドレイン電極Ｄは、層間絶縁膜５４上に形成された配線を介して出力スイッチ２６に接続されている。
【００２６】
なお、画素スイッチ２０ａ、第１保持スイッチ２３ａ、第２保持スイッチ２３ｂ、第１スイッチ２０ｂ、出力スイッチ２６を構成する各薄膜トランジスタも上記と同一の構造に形成されている。第２駆動トランジスタ２２ｂも上記と同一の構造に形成されるが、さらにＬＤＤ領域を追加してもよい。
【００２７】
層間絶縁膜５４上には映像信号線Ｘ（１〜ｎ）を含む複数の配線が設けられている。また、層間絶縁膜５４上にはソース電極Ｓ、ドレイン電極Ｄ、配線を覆って保護膜５６が形成されている。保護膜５６上には、親水膜５８、隔壁膜６０が順に積層されている。
【００２８】
有機ＥＬ素子１６は、ルミネセンス性有機化合物を含む有機発光層６４を陽極６２および陰極６６間に挟持した構造を有している。陽極６２は、ＩＴＯ（インジウム・ティン・オキサイド）等の透明電極材料から形成され、保護膜５６上に設けられている。親水膜５８および隔壁膜６０の内、陽極６２と対向した部分はエッチングにより除去されている。そして、陽極６２上に陽極バッファ層６３および有機発光層６４が形成され、更に、有機発光層６４および隔壁膜６０に重ねて銀・アルミ合金から成る陰極６６が積層されている。
【００２９】
このような構造の有機ＥＬ素子１６では、陽極６２から注入されたホールと、陰極６６から注入された電子とが有機発光層６４の内部で再結合したときに、有機発光層を構成する有機分子を励起して励起子を発生させる。この励起子が放射失活する過程で発光し、この光が有機発光層６４から透明な陽極６２および絶縁基板８を介して外部へ放出される。
【００３０】
ここで、陰極６６に光透過性をもたせ、絶縁基板８と対向する面から光を外部に取り出してもよい。また、陽極６２を陰極６６に対して絶縁基板８側に配置した逆積層型を採用してもよい。いずれの場合も光出射面側を透明導電材料で形成する必要があり、例えば陰極６６を光出射面側に配置する場合には、アルカリ土類金属、希土類金属を光透過性を有する程度に薄く形成することで達成できる。
【００３１】
一方、図１に示すコントローラ１２は有機ＥＬパネル１０の外部に配置されたプリント回路基板上に形成され、走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５を制御する。コントローラ１２は外部から供給されるデジタル映像信号および同期信号を受け取り、垂直走査タイミングを制御する垂直走査制御信号、および水平走査タイミングを制御する水平走査制御信号を同期信号に基づいて発生する。そして、コントローラ１２は、これら垂直走査制御信号および水平走査制御信号をそれぞれ走査線駆動回路１４ａ、１４ｂおよび信号線駆動回路１５に供給すると共に、水平および垂直走査タイミングに同期してデジタル映像信号を信号線駆動回路１５に供給する。
【００３２】
走査線駆動回路１４ａ、１４ｂは、シフトレジスタ、出力バッファ等を含み、外部から供給される水平走査スタートパルスを順次次段に転送し、図１および第２に示すように、出力バッファを介して各行の表示画素ＰＸに４種類の制御信号、すなわち、制御信号Ｓａ（１〜ｍ）、Ｓｂ（１〜ｍ）、Ｓｃ（１〜ｍ）、Ｓｄ（１〜ｍ）を供給する。これにより、各第１、第２、第３、第４走査線Ｓｇａ（１〜ｍ）、Ｓｇｂ（１〜ｍ）、Ｓｇｃ（１〜ｍ）、Ｓｇｄ（１〜ｍ）は、互いに異なる１水平走査期間において、それぞれ制御信号Ｓａ（１〜ｍ）、制御信号Ｓｂ（１〜ｍ）、Ｓｃ（１〜ｍ）、制御信号Ｓｄ（１〜ｍ）により駆動される。
【００３３】
信号線駆動回路１５は水平走査制御信号の制御により各水平走査期間において順次得られる映像信号をアナログ形式に変換して第１信号電流Ｉｏおよび第２信号電流Ｉｏ＋Ｉｓｉｇとし、第１および第２信号電流を複数の映像信号線Ｘ（１〜ｎ）に並列的に供給する。図２に示すように、信号線駆動回路１５は、各映像信号線Ｘ（１〜ｎ）に接続された複数のソースＩＣ３０を備えている。各ソースＩＣ３０は、可変のＮチャネルＩＣで形成され、電流供給部として機能する。ソースＩＣ３０は、映像信号線Ｘ（１〜ｎ）を通して画素回路１８に、ベース電流として第１信号電流Ｉｏおよび階調電流としての第２信号電流Ｉｏ＋Ｉｓｉｇを供給する。第１信号電流Ｉｏおよび第２信号電流Ｉｏ＋Ｉｓｉｇは、それぞれ時分割することにより、同一の映像信号配線Ｘ（１〜ｎ）を用いて複数の表示画素ＰＸに供給される。
【００３４】
第１信号電流Ｉｏおよび第２信号電流Ｉｏ＋Ｉｓｉｇの電流量は、書き込み不足が生じない電流量に設定されている。つまり、第１信号電流Ｉｏおよび第２信号電流Ｉｏ＋Ｉｓｉｇの電流量は、一水平走査期間（ｔ）の、映像信号線Ｘの配線容量（Ｃｐ）に最高階調表示から最低階調表示までの電位変化分（最大電圧変化ΔＶ）を掛けた値に相当する電荷量よりも大きな値に設定される（Ｉｏ（Ｉｏ＋Ｉｓｉｇ）＞Ｃｐ×ΔＶ／ｔ）。第１信号電流Ｉｏおよび第２信号電流Ｉｏ＋Ｉｓｉｇは、例えば、有機ＥＬ表示装置の最高階調表示を行なう駆動電流と同程度の大きさに設定される。一例として、第１信号電流Ｉｏは、例えば、０．１〜１．０μＡに設定される。
【００３５】
また、第１信号電流Ｉｏおよび第２信号電流Ｉｏ＋Ｉｓｉｇのいずれか一方、例えば、第１信号電流Ｉｏを定電流とし、第２信号電流Ｉｏ＋Ｉｓｉｇを階調に応じて可変する信号電流としている。なお、第２信号電流Ｉｏ＋Ｉｓｉｇを定信号電流とし、第１信号電流Ｉｏを階調に応じて可変する信号電流としてもよい。あるいは、第１信号電流Ｉｏおよび第２信号電流Ｉｏ＋Ｉｓｉｇの両方を可変の信号電流とすることも可能である。
【００３６】
上記のように構成された有機ＥＬ表示装置において、画素回路１８の動作は、第１信号電流（Ｐチャネル）書込み動作、第１信号電流（Ｎチャネル）書き込み動作、第２信号電流（信号）書込み動作、および発光動作に分けられる。
【００３７】
図４は、制御信号Ｓａ１、Ｓｂ１、Ｓｃ１、Ｓｄ１のオン、オフ（ｈｉｇｈ、Ｌｏｗ）タイミングを示す表であり、図５は、制御信号Ｓａ１、Ｓｂ１、Ｓｃ１、Ｓｄ１のオン、オフタイミングおよび信号線出力を示すタイミングチャートである。図６は、１行目の表示画素ＰＸにおける画素回路１８の動作を模式的に示している。
【００３８】
図４、図５および図６に示すように、第１信号電流（Ｐチャネル）書き込み動作では、例えば、１行目の表示画素ＰＸに対し、第１走査線駆動回路１４ａから第１保持スイッチ２３ａ、および画素スイッチ２０ａをオン状態とするレベル（オン電位）、ここでは、ローレベルの制御信号Ｓｂ１が出力される。同時に、第１走査線駆動回路１４ａおよび第２走査線駆動回路１４ｂから、第２保持スイッチ２３ｂ、第１スイッチ２０ｂ、および出力スイッチ２６をオフ状態とするレベル（オフ電位）、ここではハイレベルの制御信号Ｓａ１、Ｓｃ１、Ｓｄ１が出力される。これにより、第１保持スイッチ２３ａおよび画素スイッチ２０ａがオン（導通状態）、第２保持スイッチ２３ｂ、第１スイッチ２０ｂおよび出力スイッチ２６がオフ（非導通状態）に切換えられ、第１信号電流書込み動作が開始される。
【００３９】
第１信号電流（Ｐチャネル）書込み期間において、信号線駆動回路１５の対応するソースＩＣ３０から、例えば、所定の定電流に設定された第１信号電流Ｉｏが映像信号線Ｘ１に供給され、画素スイッチ２０ａを介して、選択された表示画素ＰＸに供給される。
【００４０】
表示画素ＰＸにおいて、画素スイッチ２０ａおよび第１保持スイッチ２３ａはオン状態にあり、取り込まれた第１信号電流Ｉｏは第１記憶部３２ａの第１駆動トランジスタ２２ａに供給され第１駆動トランジスタ２２ａを書き込み状態とする。これにより、電圧電源線Ｖｄｄから第１駆動トランジスタ２２ａを通して映像信号線Ｘ１に書き込み電流が流れ、第１信号電流Ｉｏの電流量に対応した第１駆動トランジスタ２２ａのゲート、ソース間電位が第１保持容量Ｃｓ１に書き込まれる。
【００４１】
次に、制御信号Ｓｂ１がオフ電位（ハイレベル）となり、第１保持スイッチ２３ａおよび画素スイッチ２０ａがオフとなる。これにより、第１信号電流書込み動作が終了する。続いて、図４、図５および図７に示すように、制御信号Ｓａ１、Ｓｃ１がオン電位（ローレベル）となり、第２保持スイッチ２３ｂおよび第１スイッチ２０ｂがオンとなる。出力スイッチ２６がオフ（非導通状態）に維持される。これにより、第１信号電流（Ｎチャネル）書き込み動作が開始する。
【００４２】
第１信号電流（Ｎチャネル）書込み期間において、第１駆動トランジスタ２２ａは、第１保持容量Ｃｓ１に書き込まれたゲート制御電圧により、第１信号電流Ｉｏに対応した電流量の第１駆動電流を出力する。これにより、第１記憶部３２ａから第１スイッチ２０ｂを介して、第２記憶部３２ｂに第１信号電流が供給される。この際、第１駆動トランジスタ２２ａに生じる突き抜け電流分ΔＩ１が加算され、第１駆動電流Ｉｏ＋ΔＩ１が出力される。
【００４３】
第２記憶部３２ｂにおいて、第２保持スイッチ２３ｂはオン状態にあり、取り込まれた第１信号電流Ｉｏ＋ΔＩ１は第２駆動トランジスタ２２ｂに供給され第２駆動トランジスタ２２ｂを書き込み状態とする。これにより、電圧電源線Ｖｄｄから第１駆動トランジスタ２２ａ、第２駆動トランジスタ２２ｂを通して基準電圧電源線Ｖｓｓに書き込み電流が流れ、第１信号電流Ｉｏ＋ΔＩ１の電流量に対応した第２駆動トランジスタ２２ｂのゲート、ソース間電位が第２保持容量Ｃｓｂに書き込まれる。
【００４４】
次に、制御信号Ｓａ１、Ｓｃ１がオフ電位（ハイレベル）となり、第２保持スイッチ２３ａおよび第１スイッチ２０ｂがオフとなる。これにより、第１信号電流（Ｎチャネル）書込み動作が終了する。
【００４５】
続いて、図４、図５および図８に示すように、制御信号Ｓｂ１がオン電位（ローレベル）となり、第１保持スイッチ２３ａおよび画素スイッチ２０ａがオンとなる。出力スイッチ２６はオフ（非導通状態）に維持される。これにより、第２信号電流（信号）書き込み動作が開始される。
【００４６】
第２信号電流（信号）書込み期間において、信号線駆動回路１５の対応するソースＩＣ３０から、所望の階調に対応する第２信号電流Ｉｏ＋Ｉｓｉｇが映像信号線Ｘ１に供給され、画素スイッチ２０ａを介して、選択された表示画素ＰＸに供給される。
【００４７】
表示画素ＰＸにおいて、画素スイッチ２０ａおよび第１保持スイッチ２３ａはオン状態にあり、取り込まれた第２信号電流Ｉｏ＋Ｉｓｉｇは、第１記憶部３２ａの第１駆動トランジスタ２２ａに供給され第１駆動トランジスタ２２ａを書き込み状態とする。これにより、電圧電源線Ｖｄｄから第１駆動トランジスタ２２ａを通して映像信号線Ｘ１に書き込み電流が流れ、第２信号電流Ｉｏ＋Ｉｓｉｇの電流量に対応した第１駆動トランジスタ２２ａのゲート、ソース間電位が第１保持容量Ｃｓ１に書き込まれる。
【００４８】
次に、制御信号Ｓｂ１がオフ電位（ハイレベル）となり、第１保持スイッチ２３ａおよび画素スイッチ２０ａがオフとなる。これにより、第２信号電流（信号）書込み動作が終了する。
【００４９】
続いて、図４、図５、および図９に示すように、制御信号Ｓａ１、Ｓｂ１をオフ状態に維持したまま、制御信号Ｓｃ１、Ｓｄ１がオン電位（ローレベル）となり、第１スイッチ２０ｂおよび出力スイッチ２６がオンとなる。これにより、発光動作が開始される。
【００５０】
発光期間において、第１駆動トランジスタ２２ａは、第１保持容量Ｃｓ１に書き込まれたゲート制御電圧により、第２信号電流Ｉｏ＋Ｉｓｉｇに対応した電流量の第１駆動電流ＩＤＲＴ１を出力する。このＩＤＲＴ１は、第２信号電流Ｉｏ＋Ｉｓｉｇに第１駆動トランジスタ２２ａの突き抜け電流ΔＩ１を足した値となる。
【００５１】
また、第２駆動トランジスタ２２ｂは、第２保持容量Ｃｓ２に書き込まれたゲート制御電圧により第１信号電流Ｉｏ＋ΔＩ１に対応した電流量に、第２駆動トランジスタ２２ｂの突き抜け電流ΔＩ２を足した第２駆動電流ＩＤＲＴ２（＝Ｉｏ＋ΔＩ１＋ΔＩ２）を基準電圧電源線Ｖｓｓに出力する。そのため、第１駆動トランジスタ２２ａを通して供給された第１駆動電流ＩＤＲＴ１の内、第１信号電流Ｉｏに相当する第２駆動電流ＩＤＲＴ２が第１スイッチ２０ｂおよび第２駆動トランジスタ２２ｂを通って基準電圧電源Ｖｓｓに供給される。そして、第１駆動電流ＩＤＲＴ１と第２駆動電流ＤＲＴ２との差分電流（ＩＤＲＴ１−ＩＤＲＴ２）である駆動電流Ｉｅが出力スイッチ２６を通して有機ＥＬ素子１６に供給される。すなわち、画素回路１８から駆動電流：  
Ｉｅ＝（ＩＤＲＴ１−ＩＤＲＴ２）  
＝（＝Ｉｏ＋Ｉｓｉｇ＋ΔＩ１）−（Ｉｏ＋ΔＩ１＋ΔＩ２）  
＝Ｉｓｉｇ−ΔＩ２  
が有機ＥＬ素子１６に供給される。これにより有機ＥＬ素子１６が発光し、発光動作が開始される。有機ＥＬ素子１６は、１フレーム期間後に、再び制御信号Ｓｄ１がオフ電位となるまで発光状態を維持する。
【００５２】
上記のように構成された有機ＥＬ表示装置によれば、映像信号電流の書き込みにおいて、映像信号線を介して画素回路１８の第１記憶部３２ａに第１信号電流を供給し書き込んだ後、この第１記憶部に記憶された第１信号電流を第１駆動トランジスタにより画素回路１８の第２記憶部３２ｂに供給して書き込み、更に、映像信号線を介して画素回路１８へ第２信号電流を供給して第１記憶部３２ａに書き込む。発光時、第１信号電流に応じた第２駆動電流ＩＤＲＴ２と第２信号電流に応じた第１駆動電流ＤＲＴ１との差分電流を駆動電流Ｉｅとして表示素子１６へ出力する構成としている。そのため、低階調の発光を行う場合でも、映像信号線へ供給する第１および第２信号電流の電流値を自由に設定することが可能となり、映像信号線の配線容量よりも十分に大きな値に設定することがでる。従って、低輝度で表示を行う場合でも、配線容量に影響されることなく、充分にかつ短時間で信号電流を書き込むことができ、低輝度での表示不良、スジムラ、ざらつき感の視認を解消し、高品位の画像表示を実現することができる。
【００５３】
映像信号線への高電流の書き込みを行なった後、低電流の書き込みを行なう場合でも低電流の映像信号の書き込み不足も解消することができる。例えば、従来では、最高階調表示（白表示）の映像信号の書き込みを行なった後、最低階調表示（黒表示）の書き込みを行なう場合、後者の映像信号の書き込み不足により、高階調側の書き込み状態となり、表示上、白表示が尾を引いたような画像となる恐れがある。本実施形態によれば、このような書き込み不足に起因する表示不良を解消することも可能となる。
【００５４】
各画素回路において、信号電流の書き込み時、および発光動作時、出力スイッチ２６を除く他のトランジスタに流れる信号電流あるいは駆動電流を、有機ＥＬ素子１６に供給される駆動電流の数倍ないし数十倍に大きくすることができる。第１および第２駆動トランジスタ２２ａ、２２ｂ、その他のスイッチを構成している薄膜トランジスタのアーリー効果やキンク効果に起因する電流上昇率のバラツキは、トランジスタを流れる電流が大きいほど小さい。そのため、本実施形態のように、トランジスタに流れる電流を有機ＥＬ素子１６に供給される発光電流の数倍ないし数十倍と大きくすることにより、トランジスタの電流上昇率のバラツキを抑制し、有機ＥＬ素子に対してバラツキのない駆動電流を供給することができる。その結果、表示画素ＰＸ間の輝度のバラツキを抑制し、表示品位の向上した良好な画像表示が可能となる。
【００５５】
また、上記有機ＥＬ表示装置によれば、映像信号電流の書き込みにおいて、第１記憶部の第１駆動トランジスタにより、第２記憶部の第２駆動トランジスタに第１信号電流を書込み記憶するように構成されている。そのため、従来用いていた定電流回路を削減し、供給部をソースＩＣ３０によって構成することができる。従って、表示装置の額縁部分の幅を低減し、表示領域の大型化、あるいは、装置全体の小型化を計ることが可能となる。同時に製造コストの低減を図ることが可能となる。更に、定電流回路に起因した映像信号線方向の表示ムラを解消し、表示品位の向上を図ることができる。
【００５６】
また、第１駆動トランジスタにおいては、第２駆動トランジスタへの第１信号電流の書込み時、および発光動作時にそれぞれ突き抜け電流ΔＩ１が生じるが、これらの突き抜け電流ΔＩ１は、差分電流を出力する際に相殺される。そのため、有機ＥＬ表示素子へ供給される駆動電流Ｉｅに寄与する突き抜け電流は、第２駆動トランジスタで生じる突き抜け電流ΔＩ２のみとなり、従来の半分以下にすることができる。これにより、表示ムラの発生率が１／２以下となり、表示品位の向上を図ることができる。
【００５７】
なお、上述した第１の実施形態において、画素回路１８の第１スイッチ２０ｂ、第２保持スイッチ２３ｂ、出力スイッチ２６は、Ｐチャネル型のＴＦＴに限らず、Ｎチャネル型のＴＦＴにより構成してもよい。また、画素スイッチ２０ａおよび第１保持スイッチ２３ａは、キャリアが同一であれば、Ｐチャンネル型あるいはＮチャネル型のいずれでも構成することができる。
【００５８】
次に、図１０を参照して、この発明の第２の実施形態に係る有機ＥＬ表示装置について説明する。  
第２の実施形態によれば、表示画素ＰＸを構成している画素回路１８において、第１スイッチ２０ｂは、Ｎチャネル型のＴＦＴによって形成されているとともに、そのゲートは、第２走査線Ｓｇｂ１に接続されている。図１１に示すように、第２の実施形態において、各スイッチは制御信号によってオン、オフ制御され、第１スイッチ２０ｂは、画素スイッチ２０ａおよび第１保持スイッチ２３ａと共通の制御信号Ｓｇｂ１によって制御される。
【００５９】
第２の実施形態において、有機ＥＬ表示装置の他の構成および動作は前述した第１の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。そして、第２の実施形態においても、第１の実施形態と同様の作用効果を得ることができるとともに、走査線の数を低減し、構成の簡略化および製造コストの低減を図ることができる。
【００６０】
次に、図１２を参照して、この発明の第３の実施形態に係る有機ＥＬ表示装置について説明する。  
第３の実施形態によれば、表示画素ＰＸを構成している画素回路１８において、画素スイッチ２０ａおよび第１保持スイッチ２３ａはＮチャネル型のＴＦＴによって形成されている。第１スイッチ２０ｂは、Ｐチャネル型のＴＦＴによって形成され、そのゲートは、第２走査線Ｓｇｂ１に接続されている。図１３に示すように、第３の実施形態において、各スイッチは制御信号によってオン、オフ制御され、第１スイッチ２０ｂは、画素スイッチ２０ａおよび第１保持スイッチ２３ａと共通の制御信号Ｓｇｂ１によって制御される。
【００６１】
第３の実施形態において、有機ＥＬ表示装置の他の構成および動作は前述した第１の実施形態と同一であり、同一の部分には同一の参照符号を付してその詳細な説明を省略する。そして、第３の実施形態においても、第１の実施形態と同様の作用効果を得ることができるとともに、走査線の数を低減し、構成の簡略化および製造コストの低減を図ることができる。
【００６２】
本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【００６３】
前述した実施形態において、薄膜トランジスタの半導体層は、ポリシリコンに限らず、アモルファスシリコンで構成することも可能である。表示画素を構成する自己発光素子は、有機ＥＬ素子に限定されず自己発光可能な様々な表示素子を適用可能である。
【図面の簡単な説明】
【００６４】
【図１】図１は、本発明の第１の実施形態に係る有機ＥＬ表示装置を概略的に示す平面図である。
【図２】図２は、前記有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【図３】図３は、前記有機ＥＬ表示装置の駆動トランジスタおよび有機ＥＬ素子を示す断面図である。
【図４】図４は、前記有機ＥＬ表示装置における制御信号のオン、オフ（ｈｉｇｈ、Ｌｏｗ）タイミングを示す表である。
【図５】図５は、前記制御信号のオン、オフタイミングおよび信号線出力を示すタイミングチャートである。
【図６】図６は、前記有機ＥＬ表示装置の第１信号電流（Ｐチャネル）書込み時における表示画素の等価回路を示す平面図である。
【図７】図７は、前記有機ＥＬ表示装置の第１信号電流（Ｎチャネル）書込み時における表示画素の等価回路を示す平面図である。
【図８】図８は、前記有機ＥＬ表示装置の第２信号電流（信号）書込み時における表示画素の等価回路を示す平面図である。
【図９】図９は、前記有機ＥＬ表示装置の発光動作時における表示画素の等価回路を示す平面図である。
【図１０】図１０は、この発明の第２の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【図１１】図１１は、前記第２の実施形態に係る有機ＥＬ表示装置における制御信号のオン、オフ（ｈｉｇｈ、Ｌｏｗ）タイミングを示す表である。
【図１２】図１２は、この発明の第３の実施形態に係る有機ＥＬ表示装置における表示画素の等価回路を示す平面図である。
【図１３】図１３は、前記第３の実施形態に係る有機ＥＬ表示装置における制御信号のオン、オフ（ｈｉｇｈ、Ｌｏｗ）タイミングを示す表である。
【符号の説明】
【００６５】
８…絶縁基板、  １０…有機ＥＬパネル、１２…コントローラ、
１４ａ、１４ｂ…走査線駆動回路、  １５…信号線駆動回路、  １６…有機ＥＬ素子、
１８…画素回路、  ２０ａ…画素スイッチ、  ２０ｂ…第１スイッチ、
２２ａ…第１駆動トランジスタ、  ２２ｂ…第２駆動トランジスタ、
２３ａ…第１保持スイッチ、  ２３ｂ…第２保持スイッチ、  ２６…出力スイッチ、
３０…ソースＩＣ
【図１】
2008134346.tif 000003
【図２】
2008134346.tif 000004
【図３】
2008134346.tif 000005
【図４】
2008134346.tif 000006
【図５】
2008134346.tif 000007
【図６】
2008134346.tif 000008
【図７】
2008134346.tif 000009
【図８】
2008134346.tif 000010
【図９】
2008134346.tif 000011
【図１０】
2008134346.tif 000012
【図１１】
2008134346.tif 000013
【図１２】
2008134346.tif 000014
【図１３】
2008134346.tif 000015