(57)【要約】【課題】ロジックテスターによるマイコン部の検査の工程を省略し検査コストを削減できるような不揮発性メモリ内蔵マイコンを提供する。【解決手段】不揮発性メモリ内蔵マイコン１１０の不揮発性メモリ１４１に、検査データと期待値データとをメモリテスター１００から与えて記録しておく。不揮発性メモリ１４１にアドレス信号を与えると、検査データに基づく検査信号Ｓ１４１ａと期待値データに基づく期待値信号Ｓ１４１ｂとが逐次出力され、検査信号Ｓ１４１ａに基づく検査信号Ｓ１４２ａが伝えられマイコン部の各回路ブロックは駆動され、駆動結果である検査結果信号Ｓ１３５ａが得られ、検査結果信号Ｓ１３５ａに基づく検査結果信号Ｓ１４２ｂと、期待値信号Ｓ１４１ｂとがメモリＩ／Ｆを介して外部に出力される。メモリテスター１００はその外部に出力された各信号を比較し、マイコン部が正常に動作したかを判定する。【選択図】図１
2008123534.tif 000002
【特許請求の範囲】
【請求項１】
マイクロコンピュータ部とメモリ部とを含む半導体チップである不揮発性メモリ内蔵マイクロコンピュータチップであって、
前記マイクロコンピュータ部は、ＣＰＵその他の回路ブロックを有し、
前記メモリ部は、
不揮発性メモリを含み、マイクロコンピュータ部内の各回路ブロックを駆動して検査を行うための複数の検査データを不揮発性メモリ内蔵マイクロコンピュータチップの外部から取得して不揮発性メモリに記録した後、各検査データに基づく検査信号を当該不揮発性メモリに逐次出力させるメモリ制御手段と、
不揮発性メモリから逐次出力される検査信号に基づく信号を、前記マイクロコンピュータ部内の回路ブロックを駆動するために当該回路ブロックに伝達する駆動手段と、
前記マイクロコンピュータ部内の各回路ブロックの駆動結果としての検査結果信号を受け取り当該検査結果信号に基づく信号を不揮発性メモリ内蔵マイクロコンピュータチップの外部に出力する出力手段とを有する
ことを特徴とする不揮発性メモリ内蔵マイクロコンピュータチップにおいて、
前記マイクロコンピュータ部は、前記回路ブロック以外に、当該マイクロコンピュータ部の外部とのデータの授受を行うインタフェースであるポートを有し、
前記駆動手段は、不揮発性メモリから逐次出力される検査信号に基づく信号を前記ポートを介して前記マイクロコンピュータ部内の回路ブロックに伝達し、
前記出力手段は、前記マイクロコンピュータ部内の各回路ブロックの駆動結果としての検査結果信号を前記ポートを介して受け取り当該検査結果信号に基づく信号を不揮発性メモリ内蔵マイクロコンピュータチップの外部に出力する
ことを特徴とする不揮発性メモリ内蔵マイクロコンピュータチップ。
【請求項２】
前記メモリ制御手段は、前記検査データに基づいてマイクロコンピュータ部内の回路ブロックの駆動が正常に行えた場合における駆動結果の期待値を示す期待値データと前記検査データとの組を、メモリ内蔵マイクロコンピュータチップの外部から複数取得し、前記不揮発性メモリの各アドレスに当該各組を記録し、メモリ内蔵マイクロコンピュータチップの外部から逐次供給されるアドレス信号に応じて、当該アドレス信号で示されるアドレスのメモリ内容の一部である検査データに基づく検査信号と、当該アドレスのメモリ内容の一部である期待値データに基づく期待値信号とを当該不揮発性メモリに出力させ、
前記出力手段は、前記マイクロコンピュータ部内の各回路ブロックの駆動結果としての検査結果信号に基づく信号と、前記不揮発性メモリから出力され当該駆動結果の期待値に相当する期待値信号とを共に不揮発性メモリ内蔵マイクロコンピュータチップの外部に出力する
ことを特徴とする請求項１記載の不揮発性メモリ内蔵マイクロコンピュータチップ。
【請求項３】
前記メモリ制御手段は、一定周期でアドレス信号を逐次出力するアドレス発生回路を有し、
前記メモリ制御手段は、前記アドレス発生回路により出力されるアドレス信号に応じて、当該アドレス信号で示されるアドレスのメモリ内容である検査データに基づく検査信号を前記不揮発性メモリに出力させる
ことを特徴とする請求項１記載の不揮発性メモリ内蔵マイクロコンピュータチップ。
【請求項４】
前記メモリ制御手段は、前記アドレス発生回路を制御するための制御データと前記検査データとの組を、メモリ内蔵マイクロコンピュータチップの外部から複数取得し、前記不揮発性メモリの各アドレスに当該各組を記録し、前記アドレス発生回路により出力されるアドレス信号に応じて、当該アドレス信号で示されるアドレスのメモリ内容の一部である検査データに基づく検査信号と、当該アドレスのメモリ内容の一部である制御データに基づく制御信号とを当該不揮発性メモリに出力させ、
前記アドレス発生回路は、
カウンタと、
一定周期で前記カウンタの内容値を１ずつ増加させつつ当該カウンタの内容値に応じたアドレス信号を逐次出力するカウント手段と、
前記不揮発性メモリから出力される制御信号を取得し当該制御信号に基づいて、前記カウンタの内容値を保持し或いは当該保持した値を前記カウンタの内容値として設定するカウンタ制御手段とを有する
ことを特徴とする請求項３記載の不揮発性メモリ内蔵マイクロコンピュータチップ。
【請求項５】
前記メモリ制御手段は、一群の検査データの終端を示す終了データをも含む検査データ群を、メモリ内蔵マイクロコンピュータチップの外部から複数取得し、前記不揮発性メモリの各アドレスに検査データを記録し、前記アドレス発生回路により出力されるアドレス信号に応じて、当該アドレス信号で示されるアドレスのメモリ内容の一部である検査データに基づく検査信号を当該不揮発性メモリに出力させ、
前記アドレス発生回路は、
カウンタと、
一定周期で前記カウンタの内容値を１ずつ増加させつつ当該カウンタの内容値に応じたアドレス信号を逐次出力するカウント手段と、
各検査データ群の不揮発性メモリ内における各先頭アドレスを、メモリ内蔵マイクロコンピュータチップの外部から伝えられ保持する検査データ群アドレス記憶手段と、
前記不揮発性メモリから出力される検査信号のうち終了データに基づくものである終了信号を得ると、検査データ群アドレス記憶手段により保持されている１つの先頭アドレスを前記カウンタの内容値として設定するカウンタ制御手段とを有する
ことを特徴とする請求項３記載の不揮発性メモリ内蔵マイクロコンピュータチップ。
【請求項６】
前記メモリ制御手段は、一群の検査データの終端を示す終了データをも含む検査データ群を、メモリ内蔵マイクロコンピュータチップの外部から複数取得し、前記不揮発性メモリの各アドレスに検査データを記録し、前記アドレス発生回路により出力されるアドレス信号に応じて、当該アドレス信号で示されるアドレスのメモリ内容の一部である検査データに基づく検査信号を当該不揮発性メモリに出力させ、
前記アドレス発生回路は、制御フラグ値とアドレス値との組をメモリ内蔵マイクロコンピュータチップの外部から順次伝えられるとその順に各組を保持するアドレス記憶手段を有し、
前記アドレス発生回路は、
前記アドレス記憶手段により保持されている未着目のアドレス値のうち先頭のものに着目し、着目したアドレス値を示すアドレス信号を出力する手順を実行し、更に、
着目したアドレス値と組をなす制御フラグ値が第１値である場合には、次に不揮発性メモリから終了データに基づくものである終了信号が出力されるまでの間、当該着目したアドレス値から一定周期毎に１ずつ増加したアドレス値を示すアドレス信号を出力し、
着目したアドレス値と組をなす制御フラグ値が第２値である場合には、一定周期後に再度前記手順を実行し、
着目したアドレス値と組をなす制御フラグ値が第３値である場合には、次にメモリ内蔵マイクロコンピュータチップの外部から解除信号を受けるまでの間、既に出力したアドレス信号を継続して出力する
ことを特徴とする請求項３記載の不揮発性メモリ内蔵マイクロコンピュータチップ。
【請求項７】
前記メモリ制御手段は、一定周期で逐次１ずつ増加して発生するアドレス信号を入力すると当該アドレス信号に所定の補正を施した結果としてのアドレス信号を逐次出力するアドレス補正回路を有し、
前記メモリ制御手段は、前記アドレス補正回路により出力されるアドレス信号に応じて、当該アドレス信号で示されるアドレスのメモリ内容である検査データに基づく検査信号を前記不揮発性メモリに出力させ、
前記アドレス補正回路は、繰返開始アドレス値、繰返終了アドレス値及び繰返回数を保持し、入力されるアドレス信号が示すアドレス値が当該繰返開始アドレス値と一致した時から一定周期で当該繰返開始アドレス値から当該繰返終了アドレス値までを順次示すアドレス信号を当該繰返回数分だけ出力する
ことを特徴とする請求項１記載の不揮発性メモリ内蔵マイクロコンピュータチップ。
【請求項８】
前記メモリ制御手段は、前記検査データに基づいてマイクロコンピュータ部内の回路ブロックの駆動が正常に行えた場合における駆動結果の期待値を示す期待値データと前記検査データとの組を、メモリ内蔵マイクロコンピュータチップの外部から複数取得し、前記不揮発性メモリの各アドレスに当該各組を記録し、メモリ内蔵マイクロコンピュータチップの外部から逐次供給されるアドレス信号に応じて、当該アドレス信号で示されるアドレスのメモリ内容の一部である検査データに基づく検査信号と、当該アドレスのメモリ内容の一部である期待値データに基づく期待値信号とを当該不揮発性メモリに出力させ、
前記各組における検査データと期待値データとのビット数の配分は、検査データの内容に応じて異なり、
前記駆動手段は、不揮発性メモリから逐次出力される検査信号に加えて期待値信号の少なくとも一部を含む混合信号に基づく信号を前記ポートに伝え、
前記ポートは、前記駆動手段により伝達される信号の内容に応じて、当該信号から検査信号に基づく部分を抽出して前記マイクロコンピュータ部内の該当回路ブロックに伝える
ことを特徴とする請求項１記載の不揮発性メモリ内蔵マイクロコンピュータチップ。
【請求項９】
前記駆動手段は、不揮発性メモリ内蔵マイクロコンピュータチップの外部から印加される入力信号基準電圧に基づいて前記検査信号を整形して、整形結果の信号を、前記ポートを介して前記マイクロコンピュータ部内の回路ブロックに伝達し、
前記出力手段は、不揮発性メモリ内蔵マイクロコンピュータチップの外部から印加される比較基準電圧に基づいて前記ポートを介して受け取った検査結果信号を整形して、整形結果の信号を、不揮発性メモリ内蔵マイクロコンピュータチップの外部に出力する
ことを特徴とする請求項１記載の不揮発性メモリ内蔵マイクロコンピュータチップ。
【請求項１０】
前記メモリ制御手段は、さらに、
検査において不良判定がなされたことを示す信号を取得し、当該信号が取得された時点の前記アドレス信号により示されるアドレスデータを、不良アドレスデータとして前記不揮発性メモリの所定のアドレスに記録する
ことを特徴とする請求項２に記載の不揮発性メモリ内蔵マイクロコンピュータチップ。
【請求項１１】
前記マイクロコンピュータ部は、ＣＰＵを有し、
前記メモリ制御手段は、さらに、
当該ＣＰＵによって実行可能な解析用プログラムを、検査に先立って、メモリ内蔵マイクロコンピュータチップの外部から取得し、当該取得したプログラムを前記不揮発性メモリの所定の先頭アドレス以降に記録し、
前記不良アドレスデータを記録した後、当該先頭アドレスからの実行開始を指示する制御信号を当該ＣＰＵに供給し、
当該ＣＰＵは、当該制御信号を受けて、前記解析用プログラムを実行する
ことを特徴とする請求項１０に記載の不揮発性メモリ内蔵マイクロコンピュータチップ。
【請求項１２】
前記マイクロコンピュータ部は、ＣＰＵを有し、
前記メモリ制御手段は、当該ＣＰＵへ無動作命令（ＮＯＰ命令）を表すデータ信号を供給し、
当該ＣＰＵは、当該データ信号を受けて、前記メモリ制御手段へアドレス信号を逐次供給し、
前記メモリ制御手段は、当該アドレス信号に応じて、当該アドレス信号で示されるアドレスのメモリ内容である検査データに基づく検査信号を前記不揮発性メモリに出力させる
ことを特徴とする請求項１に記載の不揮発性メモリ内蔵マイクロコンピュータチップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発メモリ内蔵マイクロコンピュータ（以下、「不揮発性メモリ内蔵マイコン」という。）の検査に関する。
【背景技術】
【０００２】
従来、マイクロコンピュータ部（以下、「マイコン部」という。）とメモリ部とから構成される不揮発メモリ内蔵マイコンを検査する場合には、メモリ部をメモリテスターで検査し、その後にマイコン部をロジックテスターで検査していた。なお、検査の結果、良品と判定された不揮発性メモリ内蔵マイコンは、出荷され各種製品に利用されることになる（例えば、非特許文献１を参照）。
【０００３】
図７２は、従来の不揮発メモリ内蔵マイコン、メモリテスター及びロジックテスターの概略構成図である。
まず、従来の不揮発性メモリ内蔵マイコンについて説明する。
不揮発性メモリ内蔵マイコンのマイコン部３４３０は、ＣＰＵ３４３１、ＲＡＭ３４３２、タイマ３４３３、シリアル３４３４、ポート３４３５、Ａ／Ｄ３４３６、Ｄ／Ａ３４３７等の回路ブロックを有し、各回路ブロックはバス等で接続されている。外部からの信号はポート３４３５を介して各回路ブロックに入力される構成になっており、検査時におけるロジックテスターからの信号Ｓ３４１０はポート３４３５を介して各回路ブロックを駆動させることになる。また、各回路ブロックから外部へ信号を出力する際にもポート３４３５を介して出力される構成になっている。
【０００４】
不揮発性メモリ内蔵マイコンのメモリ部３４４０は、不揮発性メモリ３４４１及びメモリＩ／Ｆ３４４３を有し、不揮発性メモリ３４４１はメモリＩ／Ｆ３４４３を介してマイコン部３４３０と接続される。メモリ部３４４０内の各回路と外部を接続する場合は、マイコン部３４３０内のポート３４３５を介して行われるが、図７２においては図面の簡略化のためにポート３４３５を介さず直接接続されているように表現している。
【０００５】
マイコン部３４３０のＣＰＵ３４３１は通常動作時においては、メモリＩ／Ｆ３４４３を介して不揮発性メモリ３４４１内のデータを読み出したり、不揮発性メモリ３４４１内にデータを書き込んだりすることができる。
次に、メモリテスター３４００について説明する。
メモリテスター３４００は、アドレス発生回路３４０２、論理比較回路３４０４、良否判定回路３４０５及びテスト信号発生回路３４０６を有する。
【０００６】
テスト信号発生回路３４０６は、メモリＩ／Ｆ３４４３を介して不揮発性メモリ３４４１に与えるべき制御信号Ｓ３４０６ａとデータＳ３４０６ｂとを送出する機能を有し、アドレス発生回路３４０２は、メモリＩ／Ｆ３４４３を介して不揮発性メモリ３４４１に与えるべきアドレス信号Ｓ３４０２を送出する機能を有する。
また、論理比較回路３４０４は、不揮発性メモリ３４４１から読み出されたデータをメモリＩ／Ｆを介して受け取り、そのデータと、予め定めている期待値データとを比較してその比較結果を良否判定回路３４０５に伝える機能を有し、良否判定回路３４０５は、論理比較回路３４０４から一致しないとの比較結果を受けると不良品と判定し、その他の場合には良品と判定し、その判定結果を表示等により検査者等に通知する機能を有する。
【０００７】
不揮発性メモリのマイコン部３４３０をリセットがかかった状態にして、マイコン部内のポート３４３５をメモリ検査用の状態、つまりメモリテスター３４００とメモリ部３４４０がほぼ直結した状態にし、メモリ部３４４０の検査は行われる。検査は、メモリテスター３４００のテスト信号発生回路３４０６により、書込み、読み出し等の制御信号や、書き込むべきデータをメモリＩ／Ｆ３４４３に与えるとともに、アドレス発生回路３４０２から逐次適切にアドレス信号を与えることにより不揮発性メモリ３４４１を動作させ、その動作結果を論理比較回路３４０４で検証するという方法でなされる。なお、メモリ部３４４０の検査時における信号の流れを、図７２において小さい矩形枠で囲んだ番号１〜７で示している。
【０００８】
次に、ロジックテスター３４１０について説明する。
ロジックテスター３４１０は、パターン発生器３４１１、波形整形回路３４１２、タイミング発生器３４１３、入力信号基準電圧発生器３４１４、入出力信号制御回路３４１５、比較基準電圧発生器３４１６、論理比較回路３４１７、良否判定回路３４１８及び不良解析メモリー３４１９を備える。
【０００９】
パターン発生回路３４１１は、マイコン部３４３０に与える命令を示す検査パターンを作成し、波形整形回路３４１２に検査パターンＳ３４１１ａを送り、また、正常にマイコン部３４３０が動作した場合に得られると期待される検査結果を示す期待値パターンを作成して、論理比較回路３４１７に期待値パターンＳ３４１１ｂを送る。
波形整形回路３４１２は、タイミング発生器３４１３の制御により、パターン発生回路３４１１から送られてきた検査パターンＳ３４１１ａを検査に最適な信号波形に整形し、入出力信号制御回路３４１５に送る。
【００１０】
入出力信号制御回路３４１５は、入力信号基準電圧発生器３４１４の電圧レベルに基づき、波形整形回路３４１２から送られてきた信号波形のハイレベル（Ｈｉｇｈレベル）、ローレベル（Ｌｏｗレベル）を決めて、不揮発メモリ内蔵マイコンを駆動させる信号Ｓ３４１０を不揮発メモリ内蔵マイコンに送る。この結果、不揮発メモリ内蔵マイコンのマイコン部３４３０のいずれかの回路ブロックが信号Ｓ３４１０に応じて動作し、動作結果を示す信号Ｓ３４３０が入出力信号制御回路３４１５に返却される。
【００１１】
入出力信号制御回路３４１５は、受け取った信号Ｓ３４３０を、比較基準電圧発生器３４１６の電圧レベルに基づきＨｉｇｈレベル、Ｌｏｗレベルに切り分けて論理比較回路３４１７にデータＳ３４１５ａ、Ｓ３４１５ｂを送る。
論理比較回路３４１７は、データＳ３４１５ａ及びＳ３４１５ｂと、期待値パターンＳ３４１１ｂとを比較し、一致した場合は、良否判定回路３４１８と不良解析メモリー３４１９とに不揮発性メモリ内蔵マイコンが正常であることを示すＰＡＳＳ判定の信号を送り、一致しない場合は、不揮発性メモリ内蔵マイコンが正常でないことを示すＦＡＩＬ判定の信号を送る。
【００１２】
不良解析メモリー３４１９は、論理比較回路３４１７からＦＡＩＬ判定の信号が送られてくると、パターン発生器３４１１から検査パターンの出力に合わせて送られてくる、各検査パターン識別用のデータＳ３４１１ｃを記憶する。従って、不良解析メモリー３４１９の記憶内容を読み出すことにより、どのタイミングでＦＡＩＬ判定がなされたかを明確にすることができる。
【００１３】
このロジックテスター３４１０によるマイコン部３４３０の検査は、ロジックテスター３４１０の接続端子と、不揮発性メモリ内蔵マイコンの信号入出力の多数の端子とを接続して行われ、ロジックテスター３４１０からマイコン部３４３０の駆動用の信号Ｓ３４１０をポートに入力し、駆動結果を示す信号Ｓ３４３０をポートから受け取り、期待される結果と一致するか否かを判定することにより実施される。通常は、多数の検査パターンによって検査を行う。マイコン部３４３０の検査時における信号の流れを、図７２において小さい円形枠で囲んだ番号１、２で示している。
【００１４】
このように、従来、不揮発性メモリ内蔵マイコンの検査は、メモリテスターによるメモリ部の検査とロジックテスターによるマイコン部の検査との２工程で実施されている。
なお、検査時間の短縮を図る等のために、一般に、複数のメモリテスターとして機能し得る検査装置と複数の不揮発性メモリ内蔵マイコンチップとを接続して並行して複数チップについての各メモリ部の検査が行われ、複数のロジックテスターとして機能し得る検査装置と複数の不揮発性メモリ内蔵マイコンチップとを接続して並行して複数チップについての各マイコン部等の検査が行われる。
【非特許文献１】高柳邦夫、田島道夫、松井純爾監修「半導体計測評価事典」サイエンスフォーラム（株）発行、１９９４年２月１０日、第１版、ｐｐ．６２５−６５１
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかし、検査装置の備える端子数が有限であることから、並行して検査できる不揮発性メモリ内蔵マイコンチップの数には限界があり、一般にメモリ部の検査よりもマイコン部の検査においては接続されるべき端子数が多いため、特にマイコン部の検査については並行して検査できるチップ数が少なくなる。
また、メモリ部の検査とマイコン部の検査との２工程を実施することは、工程間での接続変更等を要するため、検査効率が悪い。
【００１６】
そこで、本発明は、ロジックテスターによるマイコン部の検査の工程の省略、つまりロジックテスターよる検査のための検査装置と不揮発性メモリ内蔵マイコンとの接続の省略を図り、総合的な検査時間の短縮を図るためになされたものであり、効率的に検査を行うことができるような新たな不揮発性メモリ内蔵マイコンを提供することと、その新たな不揮発性メモリ内蔵マイコンについての検査技術を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記目的を達成するために、本発明に係る不揮発性メモリ内蔵マイクロコンピュータチップは、マイクロコンピュータ部とメモリ部とを含む半導体チップである不揮発性メモリ内蔵マイクロコンピュータチップであって、前記マイクロコンピュータ部は、ＣＰＵその他の回路ブロックを有し、前記メモリ部は、不揮発性メモリを含み、マイクロコンピュータ部内の各回路ブロックを駆動して検査を行うための複数の検査データを不揮発性メモリ内蔵マイクロコンピュータチップの外部から取得して不揮発性メモリに記録した後、各検査データに基づく検査信号を当該不揮発性メモリに逐次出力させるメモリ制御手段と、不揮発性メモリから逐次出力される検査信号に基づく信号を、前記マイクロコンピュータ部内の回路ブロックを駆動するために当該回路ブロックに伝達する駆動手段と、前記マイクロコンピュータ部内の各回路ブロックの駆動結果としての検査結果信号を受け取り当該検査結果信号に基づく信号を不揮発性メモリ内蔵マイクロコンピュータチップの外部に出力する出力手段とを有する。
【発明の効果】
【００１８】
上記構成により、従来ロジックテスターから、マイクロコンピュータ（マイコン）部内のＣＰＵ等の各回路ブロックに検査用データを与えて行っていた検査を、不揮発性メモリに検査用データ群を記録した後、不揮発性メモリに検査用データを逐次出力させて、マイコン部内の各回路ブロックに与えることにより実現することができ、このため、不揮発性メモリ内蔵マイコンの外部においては基本的にメモリテスターがあれば検査を実施できるようになる。従って、ロジックテスターを用いた検査の工程を省略できるため、検査コストの削減が図れ、また、多数の端子を有する検査装置によって、同時に並行して検査できる不揮発性メモリ内蔵マイコンチップの数を増やすことができるため、総合的な検査時間の短縮が図れる。
【発明を実施するための最良の形態】
【００１９】
＜実施の形態１＞
本発明の実施の形態１に係る不揮発性メモリ内蔵マイコンについて、図１〜図５を用いて説明する。
＜構成＞
図１は、本発明の実施の形態１に係る不揮発性メモリ内蔵マイコンの構成図である。
【００２０】
なお、同図には、不揮発性メモリ内蔵マイコン１１０を検査するための外部装置であるメモリテスター１００をも示している。また、同図では各構成要素間を結ぶ実線矢印により検査時における信号の流れを示し、破線矢印により検査時以外の通常時における信号の流れを示している。この実線矢印及び破線矢印で示される信号は、１又は複数本の信号線を通じて伝達される。
【００２１】
実施の形態１に係る不揮発性メモリ内蔵マイコン１１０は、マイコン部１３０とメモリ部１４０とを備え、半導体チップとして形成されたものである。従って、不揮発性メモリ内蔵マイコン１１０中の入出力信号制御回路１４２、メモリＩ／Ｆ１４３等の各機能ブロックは、その各機能を発揮するように半導体等の各材料を組合せて形成されたものである。
【００２２】
この不揮発性メモリ内蔵マイコン１１０は、通常時においては従来の不揮発性メモリ内蔵マイコンと同様の機能を実現すべくマイコン部１３０内のＣＰＵがメモリ部１４０内の不揮発性メモリに格納されたデータにアクセスして動作するように構成されており、また、検査時においては、マイコン部１３０の検査に関して、ロジックテスターを接続して検査を行うのではなく、メモリ部１４０の機能を利用してメモリテスター１００により検査を行うことができるように構成されている。
【００２３】
マイコン部１３０は、図１に示すように、ＣＰＵ１３１、ＲＡＭ１３２、タイマ１３３、シリアル信号の入出力用インタフェースであるシリアル１３４、複数の信号の入出力用インタフェースであるポート１３５、いわゆるＡ／ＤコンバータであるＡ／Ｄ１３６、いわゆるＤ／ＡコンバータであるＤ／Ａ１３７等の回路ブロックから構成されている。
ＣＰＵ１３１は、通常時において、メモリ部１４０の不揮発性メモリにアクセスするため信号Ｓ１３１ｂ、Ｓ１３１ｃ及びＳ１３１ｄの授受を行い、またメモリ部１４０に対してシステムクロックを供給する。
【００２４】
マイコン部１３０内の各回路ブロックはバス等で接続されており、ポート１３５は、不揮発性メモリマイコンの外部からの信号をその内容に応じてマイコン部１３０又はメモリ部１４０内の各部に伝達する機能を有する。実際には、不揮発性メモリ内蔵マイコン１１０とメモリテスター１００との間の信号の授受はポート１３５を介して行われるが、便宜上、図１においてはポート１３５を経由する信号経路を省略し、直接的に信号の授受を行うように表現している。
【００２５】
メモリ部１４０からのマイコン部１３０の各回路ブロックを検査用に動作させるための検査信号Ｓ１４２ａはポート１３５に入力され、ポート１３５を介してマイコン部１３０内の各回路ブロックを駆動させることになり、駆動結果である検査結果信号Ｓ１３５ａはポート１３５からメモリ部１４０へ出力されることになる。
メモリ部１４０は、不揮発性メモリ１４１、入出力信号制御回路１４２及びメモリインタフェース（Ｉ／Ｆ）１４３を備える。
【００２６】
図２は、不揮発性メモリ１４１の構成図である。同図中、破線矢印で通常時における信号の流れを示し、実線矢印で検査時における信号の流れを示している。  不揮発性メモリ１４１は、同図に示すように、データを保持する不揮発性メモリセル１４１ａと、不揮発性メモリセル１４１ａのデータを出力するセンスアンプ回路１４１ｂと、センスアンプ回路１４１ｂを制御するコントロール回路１４１ｃを有し、更に制御信号Ｓ１４３ｃで示される検査モードに応じて、アドレス入力する信号の経路とデータを出力する信号の経路を切り替えるマルチプレクサ（ＭＰＸ）１４１ｄ、１４１ｅ及び１４１ｆを有する。なお、検査モードは、メモリ部の検査時と、マイコン部の検査時との別を示す情報であり、メモリテスター１００からの指示により定まる。
【００２７】
この不揮発性メモリ１４１に与えられるアドレス信号を、不揮発性メモリ１４１は、システムクロックＳ１３１ｅに同期して取得する。
メモリ部の検査時においては、コントロール回路１４１ｃにはアドレス信号Ｓ１４３ｂ、データ信号Ｓ１４３ａ及び制御信号Ｓ１４３ｃが伝達され、制御信号Ｓ１４３ｃによって書き込み動作が指定されていれば、不揮発性メモリセル１４１ａ内の、アドレス信号Ｓ１４３ｂで指し示されるアドレスのセルに、データ信号Ｓ１４３ａで示されたデータが書き込まれることとなり、制御信号Ｓ１４３ｃが読み出し動作が指定されていれば、不揮発性メモリセル１４１ａ内の、アドレス信号Ｓ１４３ｂで指し示されるアドレスのセルからセンスアンプ回路１４１ｂを介してデータが読み出され、データ信号Ｓ１４３ａとして出力される。また、マイコン部の検査時においては、コントロール回路１４１ｃにはアドレス信号Ｓ１０２ａが伝達され、不揮発性メモリセル１４１ａ内の、アドレス信号Ｓ１０２ａで指し示されるアドレスのセルからセンスアンプ回路１４１ｂを介してデータが読み出され、検査信号Ｓ１４１ａ及び期待値信号Ｓ１４１ｂとして出力される。
【００２８】
なお、メモリテスター１００は、マイコン部１３０の検査前に、マイコン検査用にマイコン各部を駆動するための検査信号列と、その駆動結果と照合するための期待値信号列とを不揮発性メモリセル１４１ａに書き込むように運用される。  マイコン部１３０の検査時においては、メモリテスター１００からのアドレス信号Ｓ１０２ａを受けて、不揮発性メモリ１４１は、各検査信号Ｓ１４１ａを入出力信号制御回路１４２に伝達するとともに、期待値信号Ｓ１４１ｂをメモリＩ／Ｆ１４３に伝達する。
【００２９】
入出力信号制御回路１４２は、不揮発性メモリ１４１から伝えられるマイコン部１３０の各回路ブロックを駆動するための検査信号Ｓ１４１ａを、メモリテスター１００から供給される入力信号基準電圧に基づいてＬｏｗレベルの電圧値かＨｉｇｈレベルの電圧値かに整形して、その結果である検査信号Ｓ１４２ａをマイコン部１３０のポート１３５に伝達し、また、マイコン部１３０のポート１３５からの駆動結果を示す検査結果信号Ｓ１３５ａを、メモリテスター１００から供給される比較基準電圧に基づいてＬｏｗレベルの電圧値かＨｉｇｈレベルの電圧値かに整形して、その結果である検査結果信号Ｓ１４２ｂをメモリＩ／Ｆ１４３に伝達する機能を有する。
【００３０】
メモリＩ／Ｆ１４３は、通常時においてＣＰＵ１３１が不揮発性メモリ１４１にアクセスする際のインタフェースとしての機能を有し、メモリ部の検査時においてメモリテスター１００からの不揮発性メモリ１４１についての検査をするための信号Ｓ１０６ａ及びＳ１０６ｂを不揮発性メモリ１４１に伝達してその結果を示す信号をメモリテスター１００に伝達する機能を有し、更にマイコン部の検査時においてメモリテスター１００に対して不揮発性メモリ１４１から伝えられる期待値信号と入出力信号制御回路１４２から伝えられる検査結果信号とをメモリテスター１００に出力する機能を有する。
【００３１】
また、メモリテスター１００は、不揮発性メモリ内蔵マイコン１１０の検査を行う装置であり、水晶発振子１２０、入力信号基準電圧発生器１０１、アドレス発生回路１０２、比較基準電圧発生器１０３、論理比較回路１０４、良否判定回路１０５及びテスト信号発生回路１０６を備える。即ち、このメモリテスター１００は、不揮発性メモリについての検査のみを行うための従来のメモリテスターに加えて、マイコン部を検査するために水晶発振子１２０、入力信号基準電圧発生器１０１及び比較基準電圧発生器１０３を備えている。
【００３２】
ここで、入力信号基準電圧発生器１０１は、Ｌｏｗレベルの電圧値ＶＩＬとＨｉｇｈレベルの電圧値ＶＩＨとを発生し得る回路であり、比較基準電圧発生器１０３は、Ｌｏｗレベルの電圧値ＶＯＬとＨｉｇｈレベルの電圧値ＶＯＨとを発生し得る回路である。
アドレス発生回路１０２は、メモリテスター１００で動作する検査制御用プログラム等の制御下で、不揮発性メモリ１４１に特定の不揮発性メモリセルにアクセスするためのアドレス信号を発生する回路であり、テスト信号発生回路１０６は、検査制御プログラムの制御下で、検査モード等を示す制御信号や、不揮発性メモリを検査するための書込み用のデータ信号等を発生する回路である。また、検査制御プログラムの制御下で、論理比較回路１０４はメモリ部の検査時においては不揮発性メモリ１４１から読み出されたデータを予め定められた期待値等と比較しその結果を良否判定回路１０５に伝える機能を有し、良否判定回路１０５はその結果に応じて不揮発性メモリ内蔵マイコン１１０が良品か不良品かの判定を行う機能を有し、例えばその判定結果を検査者等に報知する。
【００３３】
なお、メモリテスター１００は、不揮発性メモリ内蔵マイコン１１０にリセット信号を送りマイコン部１３０にリセットをかける機能をも備えている。
＜検査手順＞
以下、メモリテスター１００により不揮発性メモリ内蔵マイコン１１０を検査する場合の検査手順を説明する。この検査手順は、例えばメモリテスター１００に備えられた制御用ＣＰＵにより特定の検査制御プログラムが実行され、そのＣＰＵがアドレス発生回路１０２等の各部を制御することにより、実施される。
【００３４】
まず、メモリテスター１００はメモリ部１４０の検査を行うべく、マイコン部１３０にリセットをかける。これにより、マイコン部１３０内のポート１３５は、メモリテスター１００とメモリ部１４０内の各部との間での信号の直接的な授受を可能にする状態、いわば検査時の状態に切り替わる。
メモリテスター１００は、テスト信号発生回路１０６から検査モードをメモリ部の検査とする制御信号Ｓ１０６ｂを発し、従来における不揮発性メモリの検査方法と同様に、アドレス発生回路１０２によりアドレス信号Ｓ１０２ｂをメモリＩ／Ｆ１４３に与えつつ、テスト信号発生回路１０６によりデータＳ１０６ａ及び制御信号Ｓ１０６ｂをメモリＩ／Ｆ１４３に与える。メモリＩ／Ｆ１４３はアドレス信号Ｓ１０２ｂ、データＳ１０６ａ及び制御信号Ｓ１０６ｂを受けるとこれらをそれぞれアドレス信号Ｓ１４３ｂ、データ信号Ｓ１４３ａ、制御信号Ｓ１４３ｃとして不揮発性メモリ１４１に伝え、この結果、不揮発性メモリ１４１にデータが書き込まれ、又は、不揮発性メモリ１４１からデータが読み出される。
【００３５】
不揮発性メモリ１４１から送られたデータ信号Ｓ１４３ａは、メモリＩ／Ｆ１４３を介してデータ信号Ｓ１４３ｄとして、メモリテスター１００の論理比較回路１０４に伝えられる。
論理比較回路１０４ではメモリ部１４０から送られてきたデータ信号の値と、例えばメモリテスター１００の検査制御プログラム等により指定される、正常動作した場合の期待値とを、比較し、比較結果を良否判定回路１０５に送り、良否判定回路１０５ではその比較結果に応じて良品か不良品かの判定を行う。
【００３６】
図１では、上述したメモリ部１４０の検査時における信号の流れを、小さい矩形枠で囲んだ番号１〜７で示している。
なお、メモリ部１４０とマイコン部１３０の接続に関しても従来同様の方法で検査を行う。
メモリ部１４０の検査の結果、良品と判定されたメモリ部１４０の不揮発性メモリ１４１には、メモリテスター１００は、マイコン部１３０の検査用データが書き込まれる。
【００３７】
図３は、マイコン部の検査に際して不揮発性メモリセルに格納される検査用データを示した図である。
マイコン部の検査用データは、マイコン部の検査のためにメモリテスター１００から不揮発性メモリ１４１の不揮発性メモリセル１４１ａに書き込まれるデータであり、同図に示すように検査信号と期待値信号との組の集合で構成され、マイコン部の検査時において不揮発性メモリ１４１から検査信号Ｓ１４１ａ及び期待値信号Ｓ１４１ｂとして出力されることになるものである。
【００３８】
この検査用データを構成する検査信号はマイコン部１３０内の各回路ブロックを駆動するための制御データであり、例えばＣＰＵ１３１に解釈実行される命令等である。また、検査用データを構成する期待値信号は、検査信号によって駆動された各回路ブロックが返す駆動結果を示す信号と照合するために用いられる、正常動作した場合における期待値を示す信号である。
【００３９】
メモリテスター１００のテスト信号発生回路１０６によって検査用データがメモリＩ／Ｆ１４３に与えられ、この結果、図３に示すように、Ｄ０、Ｄ１、Ｄ２という順に不揮発性メモリ１４１の不揮発性メモリセル１４１ａに書き込まれる。
不揮発性メモリセル１４１ａに検査用データを書き込んだ後に、メモリテスター１００は、この検査用データを用いてマイコン部１３０の検査を開始する。
【００４０】
マイコン部１３０の検査を開始すると、メモリテスター１００は、テスト信号発生回路１０６から検査モードをマイコン部の検査とする制御信号Ｓ１０６ｂを発し、水晶発振子１２０から発されるクロック信号Ｓ１２０ａをＣＰＵ１３１に入力する。クロック信号Ｓ１２０ａを受けるとＣＰＵ１３１は、システムクロックを不揮発性メモリ１４１等、メモリ部１４０の各部に出力する。なお、メモリ部１４０内の各部はこのシステムクロックに同期して動作を行う。
【００４１】
続いて、メモリテスター１００は、アドレス発生回路１０２から１６ビットのアドレス値を示すアドレス信号Ｓ１０２ａを、不揮発性メモリ１４１に与える。これに対して、不揮発性メモリ１４１は、アドレス信号Ｓ１０２ａで指し示される位置に格納されているデータを出力する。このデータは、上位ｍビット（例えば４６ビット）が検査信号Ｓ１４１ａとして入出力信号制御回路１４２に送出され、下位ｎビット（例えば１８ビット）が期待値信号Ｓ１４１ｂとしてメモリＩ／Ｆ１４３に送出される。なお、説明の便宜上、不揮発性メモリ内の各データのアドレスは１６ビットで表せるものとしている。
【００４２】
入出力信号制御回路１４２は、入力された検査信号Ｓ１４１ａについて、メモリテスター１００の入力信号基準電圧発生器１０１から印加された電圧Ｓ１０１ａ及びＳ１０１ｂによって電圧レベルを変更し、マイコン部１３０の駆動用の検査信号Ｓ１４２ａとしてポート１３５に送出する。
ポート１３５に入力された検査信号Ｓ１４２ａに応じて、マイコン部１３０は動作し、検査信号に応じた動作結果を示す検査結果信号Ｓ１３５ａがポート１３５から入出力信号制御回路１４２へ送出される。なお、この際のマイコン部１３０の動作は、ロジックテスターを用いてポートに信号を入力して検査していた従来の方式による場合における動作と同等である。
【００４３】
入出力信号制御回路１４２は、入力された検査結果信号Ｓ１３５ａについて、メモリテスター１００の比較基準電圧発生器１０３から印加された電圧Ｓ１０３ａ及びＳ１０３ｂによって電圧レベルを調整して、検査結果信号Ｓ１４２ｂとしてメモリＩ／Ｆ１４３に送出する。
メモリＩ／Ｆ１４３では、不揮発性メモリ１４１から伝えられた期待値信号Ｓ１４１ｂと、入出力信号制御回路１４２から伝えられた検査結果信号Ｓ１４２ｂとを、それぞれ期待値信号Ｓ１４３ｄ、検査結果信号Ｓ１４３ｅとして論理比較回路１０４に送出する。
【００４４】
論理比較回路１０４では、伝えられた期待値信号Ｓ１４３ｄと検査結果信号Ｓ１４３ｅとを比較し、比較結果を良否判定回路１０５に送り、良否判定回路１０５では、その比較結果に応じて、良品か不良品かを判定する。期待値信号Ｓ１４３ｄと検査結果信号Ｓ１４３ｅが、システムクロックに対応する周期での比較時点において不一致となれば、検査対象の不揮発性メモリ内蔵マイコン１１０は不良品であると判定されることになる。
【００４５】
図１では、上述したマイコン部１３０の検査時における信号の流れを、小さい円形枠で囲んだ番号１〜６で示している。
以下、上述のマイコン部１３０の検査について、図４及び図５により信号の内容例を示して説明する。
図４は、不揮発性メモリ内蔵マイコン１１０のマイコン部１３０の検査時に生じる主な信号の関係を示した図である。
【００４６】
同図に示すように、アドレス信号Ｓ１０２ａを受けて不揮発性メモリ１４１はそのアドレス位置のメモリセル内容から検査信号Ｓ１４１ａ及び期待値信号Ｓ１４１ｂを発する。また、その検査信号Ｓ１４１ａに基づく検査信号Ｓ１４２ａがマイコン部１３０に到達し、これに対応してマイコン部１３０からの検査結果信号Ｓ１３５ａに基づく検査結果信号Ｓ１４２ｂが生じる。最終的には期待値信号Ｓ１４１ｂと検査結果信号Ｓ１４２ｂとに基づく信号がメモリＩ／Ｆ１４３から論理比較回路１０４において比較されることになる。
【００４７】
図５は、マイコン部１３０の検査時における各信号のタイミングチャートである。
水晶発振子１２０から入力されるクロック信号Ｓ１２０ａに合わせて、ＣＰＵ１３１はシステムクロックＳ１３１ｅを形成しメモリ部１４０に供給しているが、メモリ部１４０の各部ではこのシステムクロックＳ１３１ｅとの関係を保って信号出力を行う。
同図に示すように、アドレス信号Ｓ１０２ａに少し遅れて、不揮発性メモリ１４１は、そのアドレス信号で指し示された位置のメモリセルに格納されている値の検査信号Ｓ１４１ａと期待値信号Ｓ１４１ｂとを同時に出力し、それぞれ入出力信号制御回路１４２、メモリＩ／Ｆ１４３に到達する。同図では、仮に検査信号Ｓ１４１ａも期待値信号Ｓ１４１ｂも１６ビットであるとした場合の信号値を例示している。
【００４８】
例えば、０Ｆ１３ｈ（１６進数）という値を示す検査信号Ｓ１４１ａを受けると、入出力信号制御回路１４２は、伝送上の遅延により少し遅れて０Ｆ１３ｈという値を示す検査信号Ｓ１４２ａ即ち命令をマイコン部１３０に伝え、マイコン部１３０はこの命令に応じて動作を行って４０００ｈという検査結果信号Ｓ１３５ａを入出力信号制御回路１４２に伝え、これより少し遅れて入出力信号制御回路１４２は、同じ値である４０００ｈという検査結果信号Ｓ１４２ｂをメモリＩ／Ｆ１４３に伝え、メモリＩ／Ｆ１４３は、既に不揮発性メモリ１４１から到達している４０００ｈという値の期待値信号Ｓ１４１ｂ及びその４０００ｈという値の検査結果信号Ｓ１４２ｂを、期待値信号Ｓ１４３ｄ及び検査結果信号Ｓ１４３ｅとして論理比較回路１０４に送出し、その結果、良否判定回路１０５は、良品であると判定する。
【００４９】
なお、論理比較回路１０４において検査結果信号Ｓ１４３ｅと期待値信号Ｓ１４３ｄとを比較した時に一度でも両者が不一致であれば、良否判定回路１０５は、検査対象である不揮発性メモリ内蔵マイコン１１０は不良品であると判定する。
なお、図５では、メモリ内状態において期待値信号と組をなす検査信号により得られた検査結果信号をその期待値信号と比較する例を示したが、実施の形態１の変形例として、伝送遅延やマイコン部１３０の性能が低い場合等を想定し、ある期待値信号Ｐの１つ前又は複数個前に不揮発性メモリから発された期待値信号と組をなす検査信号により得られた検査結果信号Ｑをその期待値信号Ｐと比較することによってその検査信号に基づき動作したマイコン部内の回路ブロックが正常に動作したか否かを検査できるように、不揮発性メモリ内に格納する検査用データ中の検査信号と期待値信号との対応関係を定めておくようにした実施形態も考えられる。
＜実施の形態２＞
以下、本発明の実施の形態２に係る不揮発性メモリ内蔵マイコンについて、図６及び図７を用いて説明する。
【００５０】
図６は、本発明の実施の形態２に係る不揮発性メモリ内蔵マイコンの構成図である。
なお、同図には、不揮発性メモリ内蔵マイコン６１０を検査するための外部装置であるメモリテスター６００をも示している。また、同図では各構成要素間を結ぶ実線矢印により検査時における信号の流れを示し、破線矢印により検査時以外の通常時における信号の流れを示している。この実線矢印及び破線矢印で示される信号は、１又は複数本の信号線を通じて伝達される。
【００５１】
図６に示すように、メモリテスター６００は、実施の形態１で示したメモリテスター１００からアドレス発生回路１０２を削除したものと同等である。
また、不揮発性メモリ内蔵マイコン６１０は、実施の形態１で示した不揮発性メモリ内蔵マイコン１１０と基本的には同様であるが、メモリ部１４０の代わりに、アドレス発生回路６４１を内蔵したメモリ部６４０を有する点が異なる。
【００５２】
即ち、不揮発性メモリ内蔵マイコン６１０は、マイコン部１３０及びメモリ部６４０を備え、メモリ部６４０は、不揮発性メモリ１４１、入出力信号制御回路１４２、メモリＩ／Ｆ１４３及びアドレス発生回路６４１を有する。不揮発性メモリ内蔵マイコン６１０の構成要素のうち図６において図１と同じ符号を付したものは、実施の形態１で説明したものと同等であるため、ここでは詳しい説明を省略する。
【００５３】
アドレス発生回路６４１は、検査時においてはシステムクロックＳ１３１ｅに同期して１ずつカウントアップするカウンタであり、カウンタの値を不揮発性メモリ１４１にアドレス信号Ｓ１０２ａとして供給する回路であり、例えば検査モードがマイコン部１３０又はメモリ部６４０の検査を行うことを示すように変化した時等にそのカウンタの値をゼロにリセットする機能を有する。なお、このカウンタのビット数は、不揮発性メモリ１４１が必要とするアドレス信号の信号線の本数と同じである。
【００５４】
従って、不揮発性メモリ１４１は、アドレス発生回路６４１からシステムクロックに同期して逐次供給されるアドレス信号Ｓ１０２ａによって指し示された位置の不揮発性メモリセルの内容を、検査信号Ｓ１４１ａ及び期待値信号Ｓ１４１ｂとして逐次出力することになり、これらの信号に基づき不揮発性メモリ内蔵マイコン６１０においても実施の形態１で示した不揮発性メモリ内蔵マイコン１１０と同様に検査が行われることになる。
【００５５】
このように、不揮発性メモリ内蔵マイコン６１０は、外部からアドレス信号を受けること無く検査を行うことができるものであるため、メモリテスター６００と不揮発性メモリ内蔵マイコン６１０との間を接続するための信号線の数つまりチャネル数は、そのアドレス信号の伝達が不要な分だけ、実施の形態１で示したメモリテスター１００と不揮発性メモリ内蔵マイコン１１０との間を接続するためのチャネル数よりも少なくて足りる。
【００５６】
図７は、メモリテスターにより同時に検査できる不揮発性メモリ内蔵マイコンの数を対比した図である。
メモリテスターの信号端子数つまりチャネル数が（ｘ＋α）×Ｑ本であった場合において、実施の形態１で示した不揮発性メモリ内蔵マイコン１１０とメモリテスターとの間を接続するアドレス信号についての信号線の本数がα本で、その他の信号線の本数がｘ本であるとすれば、不揮発性メモリ内蔵マイコン１１０をＱ台同時に検査することができる。これに対して、同じチャネル数のメモリテスターで不揮発性メモリ内蔵マイコン６１０を検査する場合には、不揮発性メモリ内蔵マイコン６１０とメモリテスターとの間を接続する信号線の本数はｘ本だけとなるため、不揮発性メモリ内蔵マイコン６１０をＱ台にＱ×α／ｘ台を加えた台数だけ同時に検査することができるようになる。
【００５７】
従って、多数のチャネル端子を備える１台のメモリテスターで、同時に検査できる不揮発性メモリ内蔵マイコンの数は、この実施の形態２で示した不揮発性メモリ内蔵マイコン６１０の検査の場合の方が多数になり、この実施の形態２で示した構成を有する不揮発性メモリ内蔵マイコン６１０によれば、多数の不揮発性メモリ内蔵マイコンを検査する場合における検査の総時間の短縮化が図れるようになる。
＜実施の形態３＞
以下、本発明の実施の形態３に係る不揮発性メモリ内蔵マイコンについて、図８〜図１１を用いて説明する。
【００５８】
図８は、本発明の実施の形態３に係る不揮発性メモリ内蔵マイコンの構成図である。
なお、同図には、不揮発性メモリ内蔵マイコン４１０を検査するための外部装置である前述したメモリテスター６００をも示している。また、同図では各構成要素間を結ぶ実線矢印により検査時における信号の流れを示し、破線矢印により検査時以外の通常時における信号の流れを示している。この実線矢印及び破線矢印で示される信号は、１又は複数本の信号線を通じて伝達される。
【００５９】
また、不揮発性メモリ内蔵マイコン４１０は、実施の形態１で示した不揮発性メモリ内蔵マイコン１１０と基本的には同様であるが、メモリ部１４０の代わりに、アドレス発生回路４４１を内蔵したメモリ部４４０を有する点が異なる。
即ち、不揮発性メモリ内蔵マイコン４１０は、マイコン部１３０及びメモリ部６４０を備え、メモリ部６４０は、不揮発性メモリ１４１、入出力信号制御回路１４２、メモリＩ／Ｆ１４３及びアドレス発生回路４４１を有する。不揮発性メモリ内蔵マイコン４１０の構成要素のうち図８において図１と同じ符号を付したものは、実施の形態１で説明したものと同等であるため、ここでは詳しい説明を省略する。
【００６０】
図９は、実施の形態３におけるアドレス発生回路４４１の構成図である。
アドレス発生回路４４１は、検査時において、不揮発性メモリ１４１から制御信号Ｓ４４１を受け取りこれに応じてアドレス信号Ｓ１０２ａを発生して不揮発性メモリ１４１に供給する回路であり、単にアドレス値を逐次増分して発生するのみならず、いわゆるループ処理がなされるようにするために一度発生したことのあるアドレス値を再度発生し得る点に特徴がある。
【００６１】
このアドレス発生回路４４１は、同図に示すように、アドレス制御回路５０１、アドレスインクリメント回路５０２、スタートアドレス設定回路５０３及びアドレススタック回路５０４を有する。
ここで、アドレス制御回路５０１は不揮発性メモリ１４１からの２ビットの制御信号Ｓ４４１を受けて、先の１ビットをアドレススタック回路５０４に制御信号Ｓ５０１ｂとして送出し、後の１ビットをスタートアドレス設定回路５０３に制御信号Ｓ５０１ａとして送出する機能を有する。不揮発性メモリ１４１からの制御信号Ｓ４４１が２ビットの「１０」であれば、例えばアドレススタック回路５０４への制御信号Ｓ５０１ｂはアクティブとなり、かつ、スタートアドレス設定回路５０３への制御信号Ｓ５０１ａは非アクティブとなり、制御信号Ｓ４４１が「０１」であれば制御信号Ｓ５０１ｂは非アクティブとなりかつ制御信号Ｓ５０１ａはアクティブとなり、制御信号Ｓ４４１が「００」であれば制御信号Ｓ５０１ａ及びＳ５０１ｂは共に非アクティブとなる。
【００６２】
但し、アドレス制御回路５０１は、アドレス信号Ｓ５００として既に一度受けたアドレス値と同値のものを再度受けた場合には、そのタイミングにおいて受けた制御信号Ｓ４４１がどのような値であろうと、そのタイミングにおいては、スタートアドレス設定回路５０３への制御信号Ｓ５０１ａを非アクティブにするとともにアドレススタック回路５０４への制御信号Ｓ５０１ｂを非アクティブにする。これは、処理の無限ループを避けるためである。なお、アドレス制御回路５０１において、アドレス信号Ｓ５００として受けたアドレス値が既に一度受けたアドレス値と同一であるか否かの判定は、例えば最大アドレスを保持する方式を用いて、受けたアドレス値が保持している最大アドレスより大きい場合に限りその受けたアドレス値を最大アドレスとして保持することとし、受けたアドレス値が保持している最大アドレスより大きくない場合には、受けたアドレス値が既に一度受けたアドレス値と同一であると判定すること等により実現できる。
【００６３】
アドレスインクリメント回路５０２は、不揮発性メモリ１４１が必要とするアドレス信号の信号線の本数と同じビット数（１６ビット）のカウンタを含み、スタートアドレス設定回路５０３からアドレス値を示すスタートアドレス信号Ｓ５０３を受けるとそのアドレス値をカウンタに設定してその後はシステムクロックＳ１３１ｅに同期して１ずつカウントアップしてアドレスを増加し、またそのシステムクロックＳ１３１ｅに合わせてアドレス制御回路５０１とアドレススタック回路５０４にアドレス信号Ｓ５００を出力する機能を有する。
【００６４】
なお、アドレスインクリメント回路５０２は、メモリＩ／Ｆ１４３から送られる制御信号Ｓ１４３ｃの一部の分流であって検査モードを示す検査モード信号Ｓ１４３ｆを受け、例えば検査モードが検査を行うことを示すようになった時等にそのカウンタにおけるアドレス値をゼロにリセットする機能を有し、また、検査モードがマイコン部１３０の検査を示している場合にはアドレス信号Ｓ５００と同一内容をアドレス信号Ｓ１０２ａとして出力し、検査モードがメモリ部４４０の検査を示している場合にはアドレス信号Ｓ５００と同一内容をアドレス信号Ｓ１０２ｂとして出力する。
【００６５】
スタートアドレス設定回路５０３は、アドレス制御回路５０１からの制御信号Ｓ５０１ａがアクティブであるときにだけ、アドレススタック回路５０４から出力されているアドレス信号Ｓ５０４を受けて、アドレスインクリメント回路５０２にスタートアドレス信号Ｓ５０３として送出する機能を有する。
また、アドレススタック回路５０４は、アドレス値を記憶する保持領域を有し、アドレス制御回路５０１からの制御信号Ｓ５０１がアクティブであるときにだけアドレスインクリメント回路５０２からのアドレス信号Ｓ５００で示されるアドレス値を保持領域に設定して保持する機能と、保持領域に保持しているアドレス値をアドレス信号Ｓ５０４として出力する機能とを有する。
【００６６】
図１０は、実施の形態３において不揮発性メモリ１４１に格納される検査用データ及び制御信号列を示した図である。
メモリテスター６００から不揮発性メモリ１４１の不揮発性メモリセルに書き込まれるデータは、同図に示すように制御信号列と検査信号と期待値信号との組の集合で構成され、検査時において不揮発性メモリ１４１から制御信号Ｓ４４１、検査信号Ｓ１４１ａ及び期待値信号Ｓ１４１ｂとして出力されることになるものである。検査信号と期待値信号との意味内容は実施の形態１で示したものと同じである。
【００６７】
２ビットの制御信号列のうち先のビットは、自ビットの不揮発性メモリセル内でのアドレスをループ処理を行うための起点として設定すべき旨を「１」で表し、また設定すべきでない旨を「０」で表すものであり、後のビットは、既にループ処理を行うための起点として設定しているアドレスに制御を移行する旨を「１」で表し、また制御移行しない旨を「０」で表すものである。
【００６８】
なお、メモリテスター６００のテスト信号発生回路１０６によって制御信号列及び検査用データがメモリＩ／Ｆ１４３に与えられ、この結果、図１０に示すように、Ａ０Ｄ０、Ａ１Ｄ１、Ａ２Ｄ２という順に制御信号列及び検査用データの各組は、不揮発性メモリ１４１の不揮発性メモリセル１４１ａに書き込まれる。
以下、不揮発性メモリ１４１には図１０に例示した内容のデータが格納されていることを前提として、アドレス発生回路４４１の動作を説明する。
【００６９】
不揮発性メモリセル１４１ａに制御用信号列及び検査用データを書き込んだ後に、メモリテスター６００は、検査モードをマイコン部１３０の検査を示すようにして、マイコン部１３０の検査を開始させる。
これにより、アドレス発生回路４４１は、アドレス値を０にしカウントアップを開始する。
【００７０】
図１１は、アドレス発生回路４４１において生じる主な信号の変化を示したタイミングチャートである。
同図に示すように、まず、アドレスインクリメント回路５０２は、００００ｈを内容とするアドレス信号Ｓ５００及びＳ１０２ａを出力する。
このアドレス信号Ｓ１０２ａを受けて不揮発性メモリ１４１から制御信号列Ａ０と検査用データＤ０とが読み出され、これにより検査用データＤ０は検査信号Ｓ１４１ａと期待値信号Ｓ１４１ｂとに分けて出力される。つまり、システムクロックに同期してアドレス信号Ｓ１０２ａが与えられる毎に、そのアドレス信号Ｓ１０２ａで示されるアドレスにおける検査用データが不揮発性メモリ１４１から検査信号Ｓ１４１ａと期待値信号Ｓ１４１ｂとして出力され、これらの信号に基づき実施の形態１で示した手順により検査が行われる。
【００７１】
アドレスインクリメント回路５０２から００００ｈを内容とするアドレス信号Ｓ１０２ａが与えられた不揮発性メモリ１４１は、Ａ０つまり２ビットの「００」を内容とする制御信号Ｓ４４１をアドレス制御回路５０１に送る。これを受けてアドレス制御回路５０１は、制御信号Ｓ５０１ａ及びＳ５０１ｂを共に非アクティブにする。
次のシステムクロックに同期してアドレスインクリメント回路５０２は、カウンタを１増加させ、０００１ｈを内容とするアドレス信号Ｓ５００及びＳ１０２ａを出力する。
【００７２】
このアドレスインクリメント回路５０２から０００１ｈを内容とするアドレス信号Ｓ１０２ａが与えられた不揮発性メモリ１４１は、Ａ１つまり２ビットの「００」を内容とする制御信号Ｓ４４１をアドレス制御回路５０１に送るとともに、検査用データＤ１を検査信号Ｓ１４１ａ及び期待値信号Ｓ１４１ｂとして出力する。アドレス信号Ｓ１０２ａが与えられる毎にそのアドレス信号で示されるアドレスの検査用データが出力されるが、以下、その検査用データの出力についての説明を省略する。
【００７３】
更に次のシステムクロックに同期してアドレスインクリメント回路５０２は、カウンタを１増加させ、０００２ｈを内容とするアドレス信号Ｓ５００及びＳ１０２ａを出力する。
このアドレスインクリメント回路５０２から０００２ｈを内容とするアドレス信号Ｓ１０２ａが与えられた不揮発性メモリ１４１は、Ａ２つまり２ビットの「１０」を内容とする制御信号Ｓ４４１をアドレス制御回路５０１に送るとともに、検査用データＤ２を検査信号Ｓ１４１ａ及び期待値信号Ｓ１４１ｂとして出力する。
【００７４】
２ビットの「１０」を内容とする制御信号Ｓ４４１を受けて、アドレス制御回路５０１は、アドレススタック回路５０４への制御信号Ｓ５０１ｂをアクティブにし、これを受けてアドレススタック回路５０４は、アドレスインクリメント回路５０２から伝えられているアドレス信号Ｓ５００の内容である０００２ｈを記憶保持するとともにアドレス信号Ｓ５０４として出力する。
【００７５】
この後もアドレスインクリメント回路５０２は、システムクロックに同期して、順次、０００３ｈ、０００４ｈ、０００５ｈを内容とするアドレス信号Ｓ５００及びＳ１０２ｂを出力する。
０００５ｈを内容とするアドレス信号Ｓ１０２ａが与えられた不揮発性メモリ１４１は、２ビットの「０１」を内容とする制御信号Ｓ４４１をアドレス制御回路５０１に送る。２ビットの「０１」を内容とする制御信号Ｓ４４１を受けてアドレス制御回路５０１は、スタートアドレス設定回路５０３への制御信号Ｓ５０１ａをアクティブにし、これを受けてスタートアドレス設定回路５０３は、０００２ｈを内容とするアドレス信号Ｓ５０４を得て、これと同値のスタートアドレス信号Ｓ５０３をアドレスインクリメント回路５０２に送出する。アドレスインクリメント回路５０２は、０００２ｈを内容とするスタートアドレス信号Ｓ５０３を得ると、その値を、次のシステムクロックに同期してアドレス信号Ｓ５００及びＳ１０２ａとして出力する。
【００７６】
その０００２ｈを内容とするアドレス信号Ｓ１０２ａを受けると不揮発性メモリ１４１は、再度Ａ２つまり２ビットの「１０」を内容とする制御信号Ｓ４４１をアドレス制御回路５０１に送る。このときには、アドレスインクリメント回路５０２から０００２ｈを内容とするアドレス信号Ｓ５００がアドレス制御回路５０１に伝えられている。
従って、アドレス制御回路５０１は、既に一度受けたアドレス値である０００２ｈと同値のものを再度受けたことになるので、２ビットの「１０」を内容とする制御信号Ｓ４４１を受けたときに、特に制御信号Ｓ５０１ｂをアクティブにすることなく、制御信号Ｓ５０１ａ及び制御信号Ｓ５０１ｂを非アクティブにする。なお、図１１中では、既に一度受けたアドレス値と同値を示すアドレス信号Ｓ５００を受けたことによってアドレス制御回路５０１が制御信号Ｓ５０１ａ又はＳ５０１ｂをアクティブにしなかった様子を、破線で示している。
【００７７】
このようにして、不揮発性メモリ１４１中の制御信号列を反映してアドレス発生回路４４１は、アドレス信号Ｓ１０２ｂを００００ｈから０００５ｈまで順次発生して、続いて０００２ｈから０００６ｈまで順次発生し、続いて０００２ｈから０００７ｈまで順次発生するというように（図１１参照）、部分的にループするようにアドレス信号Ｓ１０２ａを発生する。従って、この不揮発性メモリ内蔵マイコン４１０によれば、不揮発性メモリ１４１内に、同一内容の検査用データを複数設定しておかなくても、検査用データを繰返して利用して検査を行うことができ、即ち少量データで多くの検査を行うことができるようになる。
＜実施の形態４＞
以下、本発明の実施の形態４に係る不揮発性メモリ内蔵マイコンについて、図１２〜図１４を用いて説明する。
【００７８】
図１２は、本発明の実施の形態４に係る不揮発性メモリ内蔵マイコンの構成図である。
なお、同図には、不揮発性メモリ内蔵マイコン８１０を検査するための外部装置であるメモリテスター１００をも示している。また、同図では各構成要素間を結ぶ実線矢印により検査時における信号の流れを示し、破線矢印により検査時以外の通常時における信号の流れを示している。この実線矢印及び破線矢印で示される信号は、１又は複数本の信号線を通じて伝達される。
【００７９】
また、不揮発性メモリ内蔵マイコン８１０は、実施の形態１で示した不揮発性メモリ内蔵マイコン１１０と基本的には同様であるが、メモリ部１４０の代わりに、アドレス発生回路８４１を内蔵したメモリ部８４０を有する点が異なる。
即ち、不揮発性メモリ内蔵マイコン８１０は、マイコン部１３０及びメモリ部８４０を備え、メモリ部８４０は、不揮発性メモリ１４１、入出力信号制御回路１４２、メモリＩ／Ｆ１４３及びアドレス発生回路８４１を有する。不揮発性メモリ内蔵マイコン８１０及びメモリテスター１００の構成要素のうち図１２において図１と同じ符号を付したものは、実施の形態１で説明したものと同等であるため、ここでは詳しい説明を省略する。
【００８０】
ここで、アドレス発生回路８４１は、システムクロックＳ１３１ｅに同期して、不揮発性メモリ１４１に与えるべきアドレス信号Ｓ１０２ａを発生する回路であり、マイコン部１３０の各回路の検査を行うための検査用データが不揮発性メモリ１４１に格納された後、マイコン部１３０を検査する際において、予め設定された順序でアドレス信号Ｓ１０２ａを発生する機能を有する。従って、運用の際には、検査用データのあるまとまり単位毎の実行順序を予め設定しておくことになる。
【００８１】
図１３は、実施の形態４におけるアドレス発生回路８４１の構成図である。
同図に示すように、アドレス発生回路８４１は、初期値テーブル書込回路９１０と、書替え可能な不揮発性メモリを内部に含む初期値テーブル記憶回路９１１と、不揮発性メモリ１４１が必要とするアドレス信号の信号線の本数と同じビット数（１６ビット）のカウンタ９１２とを有する。
【００８２】
初期値テーブル書込回路９１０は、メモリテスター１００の制御下で、アドレス発生回路１０２から送出されるアドレス信号Ｓ１０２と、テスト信号発生回路１０６からメモリＩ／Ｆ１４３を通じて伝達されるデータ信号Ｓ１４３ａとを受けて、初期値テーブル記憶回路９１１に伝える回路である。
初期値テーブル記憶回路９１１は、検査モード信号Ｓ１４３ｆがマイコン部１３０の検査を示さない期間において、初期値テーブル書込回路９１０からデータ信号Ｓ１４３ａが伝えられると、内部のメモリ内のアドレス信号Ｓ１０２で示される各位置に、データ信号Ｓ１４３ａで示されるデータを記録する機能を有し、これにより図１３に例示したようにアドレスＡ１、アドレスＡ２等のアドレス値の集合と終了マーク（ＥＮＤ）とが内部のメモリに格納される。ここで、アドレスＡ１、アドレスＡ２等のアドレス値は、不揮発性メモリ１４１内における、マイコン部内の各種回路についてのひとまとまりの検査用データの先頭アドレスである。
【００８３】
更に、初期値テーブル記憶回路９１１は、検査モード信号Ｓ１４３ｆがマイコン部１３０の検査を示し始めた時、及び、その後に検査信号Ｓ１４１ａが所定の値（終了コード）を内容とする状態となる毎に、内部のメモリに記録されているアドレス値を先頭のものから１つだけカウンタ９１２に伝えてカウンタの内容として設定させる機能を有する。
また、カウンタ９１２は、検査モード信号Ｓ１４３ｆがマイコン部１３０の検査を示している期間において、初期値テーブル記憶回路９１１により設定されたカウンタの内容をシステムクロックＳ１３１ｅに同期してアドレス信号Ｓ１０２ａとして出力しては１つカウントアップする動作を繰り返す機能を有する。
【００８４】
図１４は、実施の形態４において不揮発性メモリセル１４１ａに格納される検査用データの例を示す図である。
検査を行う場合に、メモリテスター１００の制御下で不揮発性メモリ１４１には、マイコン部１３０の検査より前に、基本的には実施の形態１で示したデータ構成の検査用データが格納される。但し、検査用データは、マイコン部１３０内の回路別にまとめられており、各ひとまとまりの検査用データの終端にはその終端であることを示す予め定められた値（終了コード）が記録される。
【００８５】
図１４の例は、アドレス００００ｈから格納されているＣＰＵ本体の検査用データ群、アドレス１０００ｈから格納されているＡ／Ｄの検査用データ群、アドレス１８００ｈから格納されているタイマの検査用データ群等が、それぞれ終了コードで区分されている様子を示している。
以下、検査時における不揮発性メモリ１４１及びアドレス発生回路８４１の各部の動作例について説明する。
【００８６】
まず、メモリテスター１００により、実施の形態１で示したようにメモリ部の検査を行って、その結果として良品であると判定された場合に、図１４に例示するような検査用データを不揮発性メモリ１４１に記録し、続いて図１３に例示するようなデータをアドレス発生回路８４１中の初期値テーブル記憶回路９１１に記録し、その後に検査モード信号を、マイコン部１３０の検査を示すように設定する。これにより、まず、初期値テーブル記憶回路９１１から内部メモリの先頭に記憶しているアドレスＡ１（００００ｈ）がカウンタ９１２に設定されアドレス信号Ｓ１０２ａとして出力され、以後はシステムクロックＳ１３１ｅに同期して、０００１ｈ、０００２ｈ、・・・と１ずつ増加したアドレス値を示すアドレス信号Ｓ１０２ａが次々とカウンタ９１２から不揮発性メモリ１４１に与えられる。
【００８７】
これにより、ＣＰＵ本体の検査用データが次々と不揮発性メモリ１４１から読み出され、即ち不揮発性メモリ１４１から検査信号Ｓ１４１ａと期待値信号Ｓ１４１ｂとが出力され、これらの信号に基づいて実施の形態１で示したように入出力信号制御回路１４２、メモリＩ／Ｆ１４３等が動作することによりマイコン部１３０のＣＰＵ１３１についての検査が行われる。なお、不揮発性メモリ１４１から出力される検査信号Ｓ１４１ａは入出力信号制御回路１４２のみならず、アドレス発生回路８４１にも供給される。
【００８８】
予め定めていた終了コードの値を示す検査信号Ｓ１４１ａがアドレス発生回路８４１に伝えられた時に、初期値テーブル記憶回路９１１はアドレスＡ２（１８００ｈ）をカウンタ９１２に設定し、以後はカウンタ９１２によりシステムクロックＳ１３１ｅに同期して、１８００ｈ、１８０１ｈ、１８０２ｈ、・・・と１ずつ増加したアドレス値を示すアドレス信号Ｓ１０２ａが次々と不揮発性メモリ１４１に与えられる。
【００８９】
これにより、Ａ／Ｄの検査用データ群をスキップして、タイマの検査用データが次々と不揮発性メモリ１４１から読み出され、これらに基づいてマイコン部１３０のタイマ１３３についての検査が行われる。
不揮発性メモリ１４１内のタイマの検査用データ群が全て読み出された後に、その次に置かれている終了コードが読み出され、その終了コードの値を示す検査信号Ｓ１４１ａがアドレス発生回路に伝えられる。これを受けて初期値テーブル記憶回路９１１は、内部のメモリから終了マーク（ＦＦＦＦｈ）を読み出し、これでカウンタ９１２にアドレス信号Ｓ１０２ａの出力を停止させ、検査は終了する。
【００９０】
このアドレス発生回路８４１によれば、マイコン部１３０の検査時において、外部からアドレス信号Ｓ１０２ｂの供給がなくても、不揮発性メモリ１４１に適切にアドレス信号Ｓ１０２ａを供給することができ、かつ、特定の回路についての検査を省略すること等ができるようになる。
例えば、ある程度同じ構成の不揮発性メモリ内蔵マイコン８１０を多数検査する場合において、不揮発性メモリには同じ内容を画一的に記録しておくことを前提とし、その検査対象の一部にはＡ／Ｄが省かれた構成の不揮発性メモリ内蔵マイコンが存在するような場合に、それらの不揮発性メモリ内蔵マイコンの検査を行う際にアドレス発生回路８４１等が有効に機能し、Ａ／Ｄの検査を省くことが容易に実現できるようになる。
＜実施の形態５＞
以下、本発明の実施の形態５に係る不揮発性メモリ内蔵マイコンについて、図１２、図１４及び図１５を用いて説明する。
【００９１】
実施の形態５に係る不揮発性メモリ内蔵マイコンは、実施の形態４で示した不揮発性メモリ内蔵マイコン８１０のうちアドレス発生回路８４１を、図１５に示すアドレス発生回路１４４に置き換えたものであり、その他の部分については基本的には実施の形態４で示したものと同じである（図１２参照）。但し、アドレス発生回路１４４にはメモリテスター１００から検査者等により任意のタイミングで解除信号Ｓ１０８が与えられ得る。
【００９２】
図１５は、実施の形態５におけるアドレス発生回路１４４の構成図である。
同図に示すように、アドレス発生回路１４４は、初期値テーブル書込回路２１０、初期値テーブル記憶回路２１１、カウンタ２１２及びマルチプレクサ（ＭＰＸ）２１３を有する。
ここで、初期値テーブル書込回路２１０は、メモリテスター１００の制御下で、アドレス発生回路１０２から送出されるアドレス信号Ｓ１０２と、テスト信号発生回路１０６からメモリＩ／Ｆ１４３を通じて伝達されるデータ信号Ｓ１４３ａとを受けて、初期値テーブル記憶回路２１１に伝える回路である。
【００９３】
初期値テーブル記憶回路２１１は、書替え可能な不揮発性のメモリを内部に含み、不揮発性メモリ１４１内に格納される各検査用データの各メモリアドレス２１１ａ〜２１１ｉを内部のメモリ内に保持し、検査モード信号Ｓ１４３ｆがマイコン部１３０の検査を示さない期間において、初期値テーブル書込回路２１０からデータ信号Ｓ１４３ａが伝えられると、内部のメモリ内のアドレス信号Ｓ１０２で示される各位置に、データ信号Ｓ１４３ａで示されるデータを記録する機能を有し、これにより図１５に例示したようにアドレス２１１ａ〜２１１ｈと終了マーク（ＥＮＤ）２１１ｉとが内部のメモリに格納される。ここで、アドレス２１１ａ〜２１１ｈは、その下位１６ビットが不揮発性メモリ１４１内における、マイコン部内の各検査用データのアドレス値であり、下位から１８ビット目がＭＰＸ２１３の選択を制御するための選択値である。
【００９４】
更に、初期値テーブル記憶回路２１１は、所定の出力タイミングにおいて、内部メモリ内の各データ（アドレス２１１ａ〜２１１ｈ）を先頭のものから順次出力する機能を有する。初期値テーブル記憶回路２１１内部のメモリの各データは、下位１６ビットがアドレス信号Ｓ２１１ａとして出力され、下位から１８ビット目の選択値が選択信号Ｓ２１１ｂとして出力される。
【００９５】
ここでいう所定の出力タイミングとしては、1)検査モード信号Ｓ１４３ｆがマイコン部１３０の検査を示し始めた時、2)その後に検査信号Ｓ１４１ａが所定の値（終了コード）を内容とする状態となる毎、3)内部メモリ内のデータのうち下位から１８ビット目がＨｉｇｈでかつ下位から１７ビット目がＬｏｗであるデータを出力して次のシステムクロックＳ１３１ｅを受けた時がある。
【００９６】
また、初期値テーブル記憶回路２１１は、内部メモリ内のデータのうち下位から１８ビット目がＨｉｇｈでかつ下位から１７ビット目がＨｉｇｈであるデータを出力してから解除信号Ｓ１０８を受けるまでの間においてシステムクロックＳ１３１ｅを受けた時は、そのデータを固定的に出力し続け、解除信号Ｓ１０８を受けると、次のデータを出力する。
カウンタ２１２は、不揮発性メモリ１４１が必要とするアドレス信号の信号線の本数と同じビット数（１６ビット）のカウンタであり、検査モード信号Ｓ１４３ｆがマイコン部１３０の検査を示している期間において、初期値テーブル記憶回路２１１から出力されたアドレス信号Ｓ２１１ａを受けると、それで示されるアドレスをカウンタに設定して、そのカウンタ値をシステムクロックＳ１３１ｅに同期してアドレス信号Ｓ２１２ａとして、ＭＰＸ２１３に出力しては、カウンタ値を１つカウントアップする動作を繰り返す機能を有す。
【００９７】
また、ＭＰＸ２１３は、初期値テーブル記憶回路２１１から伝えられる選択信号Ｓ２１１ｂに応じて、初期値テーブル記憶回路２１１より出力されるアドレスＳ２１１ａとカウンタ２１２より出力されるアドレス信号Ｓ２１２ａとを選択して一方を出力する機能を有する。つまり、選択信号Ｓ２１１ｂがＨｉｇｈであれば、アドレス信号Ｓ２１１ａを選択し、選択信号Ｓ２１１ｂがＬｏｗであれば、アドレス信号Ｓ２１２ａを選択する機能を有する。
【００９８】
以下、検査時における不揮発性メモリ１４１及びアドレス発生回路１４４の各部の動作例について説明する。
まず、メモリテスター１００により、実施の形態１で示したようにメモリ部の検査を行って、その結果として良品であると判定された場合に、図１４に例示するような検査用データを不揮発性メモリ１４１に記録し、続いて図１５に例示するようなデータをアドレス発生回路１４４中の初期値テーブル記憶回路２１１に記録し、その後に検査モード信号を、マイコン部１３０の検査を示すように設定する。これにより、まず、初期値テーブル記憶回路２１１から内部メモリの先頭に記憶しているアドレス２１１ａ（０００００ｈ）の下位１６ビットである００００ｈがアドレス信号Ｓ２１１ａとして出力されるとともに、Ｌｏｗが選択信号Ｓ２１１ｂとして出力される。
【００９９】
従って、カウンタ２１２に００００ｈが設定され、カウンタ２１２からはシステムクロックＳ１３１ｅに同期して００００ｈ、０００１ｈ、０００２ｈ、というようにアドレス信号Ｓ２１２ａが順次出力され、初期値テーブル記憶回路２１１からの選択信号Ｓ２１１ｂがＬｏｗであるために、ＭＰＸ２１３によりそのアドレス信号Ｓ２１２ａがアドレス信号Ｓ１０２ａとして次々と不揮発性メモリ１４１に出力される。
【０１００】
これにより、ＣＰＵ本体の検査用データが次々と不揮発性メモリ１４１から読み出され、即ち不揮発性メモリ１４１から検査信号Ｓ１４１ａと期待値信号Ｓ１４１ｂとが出力され、これらの信号に基づいて実施の形態１で示したように入出力信号制御回路１４２、メモリＩ／Ｆ１４３等が動作することによりマイコン部１３０のＣＰＵ１３１についての検査が行われる。なお、不揮発性メモリ１４１から出力される検査信号Ｓ１４１ａは入出力信号制御回路１４２のみならず、アドレス発生回路１４４にも供給される。
【０１０１】
ＣＰＵ本体の検査用データが読み出された後に、予め定めていた終了コードの値を示す検査信号Ｓ１４１ａがアドレス発生回路１４４に伝えられた時に（図１４参照）、初期値テーブル記憶回路２１１はアドレス２１１ｂ（２１８００ｈ）の下位１６ビットである１８００ｈをアドレス信号Ｓ２１１ａとして出力するとともに下位から１８ビット目に応じてＨｉｇｈである選択信号Ｓ２１１ｂをＭＰＸ２１３に出力する。これにより、ＭＰＸ２１３によりそのアドレス信号Ｓ２１１ａがアドレス信号Ｓ１０２ａとして不揮発性メモリ１４１に供給される。
【０１０２】
これにより、次にはタイマの検査用データが不揮発性メモリ１４１から読み出され、検査が行われる。
初期値テーブル記憶回路２１１は、下位から１８ビット目がＨｉｇｈで下位から１７ビット目がＬｏｗのデータを出力した後なので、続いて、次のアドレス２１１ｃ（２１８０１ｈ）の下位１６ビットである１８０１ｈをアドレス信号Ｓ２１１ａとして出力し、選択信号Ｓ２１１ｂをＨｉｇｈとして出力する。これにより、ＭＰＸ２１３からは、１８０１ｈがアドレス信号Ｓ１０２ａとして不揮発性メモリ１４１に供給される。
【０１０３】
この後も、同様に、初期値テーブル記憶回路２１１は、次のアドレスの下位１６ビットをアドレス信号Ｓ２１１ａとして出力し、これはＭＰＸ２１３を通じて不揮発性メモリ１４１に供給される。この後、初期値テーブル記憶回路２１１は、アドレス２１１ｅ（３１８３Ｂｈ）の下位１６ビットである１８３Ｂｈをアドレス信号Ｓ２１１ａとして出力すると、そのアドレス２１１ｅは下位から１８ビット目がＨｉｇｈでありかつ下位から１７ビット目がＨｉｇｈであるため、この時から初期値テーブル記憶回路２１１は解除信号Ｓ１０８を受けるまで同じアドレス値（１８３Ｂｈ）を示すアドレス信号Ｓ２１１ａを出力し続ける。
【０１０４】
従って、検査者等がメモリテスター１００を操作して解除信号Ｓ１０８をアドレス発生回路１４４に送出させるまでの間は、アドレス発生回路１４４からは同じアドレス信号が継続的に出力され、不揮発性メモリ１４１中のタイマの検査用データのうちの１つが出力された状態が保たれたままとなる。
解除信号Ｓ１０８を受けると、初期値テーブル記憶回路２１１は、次のアドレス２１１ｆ（２１０１０ｈ）の下位１６ビットをアドレス信号Ｓ２１１ａとして出力するとともにその下位から１８ビット目に応じて選択信号Ｓ２１１ｂをＨｉｇｈにする。これを受けてＭＰＸ２１３は、１０１０ｈをアドレス信号Ｓ１０２ａとして不揮発性メモリ１４１に供給し、不揮発性メモリ１４１からは、Ａ／Ｄの検査用データのうちのある部分が出力される。
【０１０５】
こうして、初期値テーブル記憶回路２１１は、次に出力すべきデータが、内部のメモリ中の終了マーク（ＥＮＤ）２１１ｉに至ったところで、データの出力を終了する。
従って、この実施の形態５におけるアドレス発生回路１４４によれば、不揮発性メモリ１４１へのアドレス信号Ｓ１０２ａの供給についての多様な制御が可能となる。
＜実施の形態６＞
以下、本発明の実施の形態６に係る不揮発性メモリ内蔵マイコンについて、図１６及び図１７を用いて説明する。
【０１０６】
図１６は、本発明の実施の形態６に係る不揮発性メモリ内蔵マイコンの構成図である。
同図に示すように実施の形態６に係る不揮発性メモリ内蔵マイコンは、実施の形態２で示した不揮発性メモリ内蔵マイコン６１０に、カウンタであるアドレス発生回路６４１から出力されるアドレス信号Ｓ１０２ｂを補正してアドレス信号Ｓ１０２ａを出力するアドレス補正回路１４００を付加したものである。
【０１０７】
図１７は、実施の形態６に係るアドレス補正回路１４００の構成図である。
同図に示すようにアドレス補正回路１４００は、繰返アドレス記憶部１４０２、繰返回数記憶部１４０３、照合部１４０４及びアドレス出力部１４０５を有する。
ここで、繰返アドレス記憶部１４０２は、繰返開始アドレスと繰返終了アドレスとを対として予め記憶しているメモリ領域であり、繰返回数記憶部１４０３は、繰り返すべき回数を予め記憶しているメモリ領域である。
【０１０８】
照合部１４０４は、アドレス発生回路６４１から送られるアドレス信号Ｓ１０２ｂを取得して、繰返アドレス記憶部１４０２に記憶されている繰返開始アドレスと一致するか否かを判定し、一致しない場合には、アドレス信号Ｓ１０２ｂをそのままアドレス信号Ｓ１０２ａとして出力するようにアドレス出力部１４０５を制御し、一致した場合にはそれ以後は繰返回数記憶部１４０３に記憶されている回数分だけ、アドレス信号Ｓ１０２ｂを受ける毎に、繰返開始アドレスから繰返終了アドレスまでのアドレスを１ずつ増加させながらアドレス信号Ｓ１０２ａとして出力するようにアドレス出力部１４０５を制御する機能を有する。
【０１０９】
アドレス出力部１４０５は、内部にカウンタを有しており、照合部１４０４からの指示に従って、アドレス信号Ｓ１０２ａを出力する機能を有する。
例えば、規則的なパターンを必要とするＲＡＭ１３２等の検査において、不揮発性メモリ１４１内のアドレス０１００ｈから０１５０ｈまでの検査用データを１０回繰り返して検査のために利用することとしている場合においては、繰返アドレス記憶部１４０２に繰返開始アドレスとして０１００ｈ、繰返終了アドレスとして０１５０ｈを予め記録しておき、かつ繰返回数記憶部１４０３に１０を予め記録しておけばよい。これにより、アドレス補正回路１４００は、アドレス発生回路６４１からシステムクロックＳ１３１ｅに同期して００００ｈから順に１ずつ増加したアドレス信号Ｓ１０２ｂが入力された場合に、システムクロックに同期して００００ｈから０１５０ｈまで順に１ずつ増加したアドレス信号Ｓ１０２ａを出力し、その後はシステムクロックに同期して再び０１００ｈから０１５０まで順に１ずつ増加したアドレス信号Ｓ１０２ａを出力し、その後も合計１０回０１００ｈ〜０１５０ｈを出力する。なお、繰返回数記憶部１４０３に繰返回数としてＦＦＦＦｈ等の予め回数制限なしと定めている値が設定されていた場合には、アドレス補正回路１４００は、いつまでも一定範囲のアドレスの繰り返し出力を続ける。
【０１１０】
従って、同じ検査用データを繰り返し使った検査を行う場合において、不揮発性メモリ１４１内には重複した検査用データを格納しておく必要がなくなる。
＜実施の形態７＞
以下、本発明の実施の形態７に係る不揮発性メモリ内蔵マイコンについて、図１８及び図１９を用いて説明する。
【０１１１】
図１８は、本発明の実施の形態７に係る不揮発性メモリ内蔵マイコンの構成図であり、図１９は、マイコン部２２３０の検査前に不揮発性メモリ１４１の内部に格納されているべき検査用データの内容例を示す図である。なお、図１９では検査用データのビット数を便宜上少な目に表現している。
図１８に示すように実施の形態７に係る不揮発性メモリ内蔵マイコン２２１０は、実施の形態１で示した不揮発性メモリ内蔵マイコン１１０をわずかに変形したものである。図１８中の構成要素のうち実施の形態１（図１）で示した構成要素と同一であるものには、同一の符号を付しており、ここでは説明を省略する。
【０１１２】
不揮発性メモリ内蔵マイコン２２１０は、ＣＰＵ１３１、ＲＡＭ１３２、タイマ１３３、シリアル１３４、ポート２２３４、Ａ／Ｄ１３６及びＤ／Ａ１３７を有するマイコン部２２３０と、不揮発性メモリ１４１、入出力信号制御回路１４２及びメモリＩ／Ｆ１４３を有するメモリ部２２４０とを備える。
この実施の形態７に係る不揮発性メモリ内蔵マイコン２２１０の特徴は、マイコン部の検査に用いる検査用データのビット配分が固定的でない点にある。即ち、この不揮発性メモリ内蔵マイコン２２１０においては、マイコン部２２３０の各回路に対する命令となる検査信号列と、各回路の検査結果と照合するための期待値である期待値信号列との各ビット数の配分を一律に固定化しない。
【０１１３】
このため、不揮発性メモリ１４１は、アドレス信号Ｓ１０２ａで示されるアドレスの不揮発性メモリセルから、少なくとも検査信号列として採り得る最大数のビット値を検査信号Ｓ２２４１ａとして入出力信号制御回路１４２に送出し、かつ、少なくとも期待値信号列として採り得る最大数のビット値を期待値信号Ｓ２２４１ｂとしてメモリＩ／Ｆ１４３に送出する。ここでは、検査用データが６４ビットであることとし、不揮発性メモリ１４１は、検査信号と期待値信号との組である検査用データを検査信号Ｓ２２４１ａとして６４ビット分の信号線により入出力信号制御回路１４２に送出するとともに、その検査信号Ｓ２２４１ａと同一内容の期待値信号Ｓ２２４１ｂを６４ビット分の信号線によりメモリＩ／Ｆ１４３に送出することとする。
【０１１４】
入出力信号制御回路１４２は、不揮発性メモリ１４１から伝えられるマイコン部１３０の各回路ブロックを駆動するための検査信号Ｓ２２４１ａを、メモリテスター１００から供給される入力信号基準電圧に基づいてＬｏｗレベルの電圧値かＨｉｇｈレベルの電圧値かに整形して、その結果である検査信号Ｓ２２４２ａをマイコン部１３０のポート１３５に伝達し、また、マイコン部１３０のポート１３５からの駆動結果を示す検査結果信号Ｓ１３５ａを、メモリテスター１００から供給される比較基準電圧に基づいてＬｏｗレベルの電圧値かＨｉｇｈレベルの電圧値かに整形して、その結果である検査結果信号Ｓ２２４２ｂをメモリＩ／Ｆ１４３に伝達する機能を有する。
【０１１５】
検査対象の回路別に検査信号と期待値信号とのビット配分は異なるところ（図１９参照）、マイコン部２２３０内のポート２２３５は、このビット配分を示す情報を予め保持している。つまり、検査信号のビットパターンと、そのビット長を示す情報とを対応付けて保持している。これにより、ポート２２３５は、検査信号Ｓ２２４２ａを受けるとその内容である検査用データの値に応じて、予め内部に保持している回路別のビットパターンと照合することにより、どの回路の検査のための検査用データであるかを判別して、予め内部に保持している回路別の検査信号即ち命令のビット長を示す情報に基づいて、取得した検査信号Ｓ２２４２ａが示す回路に対して、その検査用データ中の検査信号を与えて検査用の動作を行わせ、その結果をその回路から受け取って、検査用データのうち期待値信号の部分に上書きして得られる６４ビットの検査結果信号Ｓ２２３５ａを入出力信号制御回路１４２に送出する。
【０１１６】
メモリＩ／Ｆ１４３は、不揮発性メモリ１４１から６４ビットの期待値信号Ｓ２２４１ｂを取得し、また、入出力信号制御回路１４２から６４ビットの検査結果信号Ｓ２２４２ｂを取得し、これらをそれぞれ、期待値信号Ｓ２２４３ｄ、検査結果信号Ｓ２２４３ｅとしてメモリテスター１００の論理比較回路１０４に出力し、論理比較回路１０４では受け取った信号を比較する。
【０１１７】
このような構成により、  実施の形態１で示した不揮発性メモリ内蔵マイコン１１０は、検査用データ中の検査信号と期待値信号とのビット配分を固定化し、それぞれをハードウェア的に別の信号線を通じて伝達する方式を採用していたのに対し、不揮発性メモリ内蔵マイコン２２１０では、検査用データ中の検査信号と期待値信号とのビット配分をソフトウェア的に制御するため、マイコン部中の回路別に、検査用データ内の検査信号と期待値信号とのビット配分を異ならせることができるようになる。
＜実施の形態８＞
以下、本発明の実施の形態８に係る不揮発性メモリ内蔵マイコンについて、図２０及び図２１を用いて説明する。
【０１１８】
図２０は、本発明の実施の形態８に係る不揮発性メモリ内蔵マイコンの構成図である。
同図に示すように、実施の形態８に係る不揮発性メモリ内蔵マイコン３５１０は、実施の形態１で示した不揮発性メモリ内蔵マイコン１１０（図１参照）を変形したものであり、ＣＰＵ１３１、ＲＡＭ１３２、タイマ１３３、シリアル１３４、ポート３５３５、Ａ／Ｄ３５３６及びＤ／Ａ３５３７を有するマイコン部３５３０と、不揮発性メモリ１４１、入出力信号制御回路３５４２及びメモリＩ／Ｆ１４３を有するメモリ部３５４０とを備え、入出力信号制御回路３５４２がポート３５３５を介することなくＡ／Ｄ３５３６、Ｄ／Ａ３５３７等の各回路との間で直接データを授受する点に特徴がある。図２０中の構成要素のうち実施の形態１（図１）で示した構成要素と同一であるものには、同一の符号を付しており、ここでは説明を省略する。
【０１１９】
なお、同図に示したのは一構成例であり、入出力信号制御回路３５４２が、Ａ／ＤやＤ／Ａ以外の回路と直接接続される構成としてもよい。
図２１は、Ａ／Ｄ３５３６及びＤ／Ａ３５３７の構成図である。
同図に示すように、インターフェイス回路３５３６ｂ、３５３７ｂは、検査モード信号を受けて検査時であると判定すると、通常時においてＣＰＵ１３１に接続されたバスへの接続を切断して、入出力信号制御回路３５４２からの検査信号を受けてそれぞれＡ／Ｄ回路３５３６ａ、Ｄ／Ａ回路３５３７ａに伝えて、また、Ａ／Ｄ回路３５３６ａ、Ｄ／Ａ回路３５３７ａからの検査結果信号をそれぞれ検査結果信号Ｓ３５３６、Ｓ３５３７として入出力信号制御回路３５４２に伝える機能を有する。これにより、Ａ／Ｄ３５３６及びＤ／Ａ３５３７を直接的に検査することが可能になる。
【０１２０】
なお、実施の形態８においての検査の前に不揮発性メモリ１４１に格納されるべき検査用データ（図３参照）の検査信号は、ビット数がｍ１であるＡ／Ｄ用の検査信号と、ビット数がｍ２であるＤ／Ａ用の検査信号とから構成され、検査用データの期待値信号は、ビット数がｎ１であるＡ／Ｄ用の期待値信号と、ビット数がｎ２であるＤ／Ａ用の期待値信号とにより構成される。
【０１２１】
入出力信号制御回路３５４２は、検査信号Ｓ１４１ａを、メモリテスター１００から供給される入力信号基準電圧に基づいてＬｏｗレベルの電圧値かＨｉｇｈレベルの電圧値かに整形して、その整形結果のｍ１ビット分の検査信号Ｓ３５４２ａをＡ／Ｄ３５３６に伝達し、その整形結果のｍ２ビット分の検査信号Ｓ３５４２ｂをＤ／Ａ３５３７に伝達し、また、Ａ／Ｄ３５３６からの駆動結果を示すｎ１ビットの検査結果信号Ｓ３５３６と、Ｄ／Ａ３５３７からの駆動結果を示すｎ２ビットの検査結果信号Ｓ３５３７とを合わせて、メモリテスター１００から供給される比較基準電圧に基づいてＬｏｗレベルの電圧値かＨｉｇｈレベルの電圧値かに整形して、その結果である検査結果信号Ｓ１４２ｂをメモリＩ／Ｆ１４３に伝達する。
【０１２２】
従って、この不揮発性メモリ内蔵マイコン３５１０によれば、マイコン部３５３０の各回路に直接的に制御命令等である検査信号を与えて検査を行うことができるため、ポートを通じての制御のみでは検査できないような、詳細な検査を行うことが可能になり、故障検出率を上げることができるようになる。
なお、図２１ではＳ３５４２ａとＳ３５３６とがそれぞれｍ１ビット、ｎ１ビットと示し、Ｓ３５４２ｂとＳ３５３７とがそれぞれｍ２、ｎ２ビットと示したが、例えばＳ３５４２ａとＳ３５３６との組、及びＳ３５４２ｂとＳ３５３７との組は、各組において物理的に同じ信号線を共用することとしてもよい。
＜実施の形態９＞
以下、本発明の実施の形態９に係る不揮発性メモリ内蔵マイコンについて、図２２及び図２３を用いて説明する。
【０１２３】
図２２は、本発明の実施の形態９に係る不揮発性メモリ内蔵マイコンの構成図である。
同図に示すように、実施の形態９に係る不揮発性メモリ内蔵マイコン３６１０は、実施の形態８で示した不揮発性メモリ内蔵マイコン１１０（図１参照）を若干変形したものであり、ＣＰＵ１３１、ＲＡＭ１３２、タイマ３６３３、シリアル１３４、ポート３５３５、Ａ／Ｄ３６３６及びＤ／Ａ３６３７を有するマイコン部３６３０と、不揮発性メモリ１４１、入出力信号制御回路３６４２、メモリＩ／Ｆ１４３、検査対象特定回路３６０１及びセレクト回路３６０２を有するメモリ部３６４０とを備えており、特に、入出力信号制御回路３６４２が、マイコン部３６３０の各回路についての検査用データのアドレス値に基づいて各瞬時における検査対象の回路を特定する検査対象特定回路３６０１及びセレクト回路３６０２を利用して、１つの回路に対してポート３５３５を介することなく、直接データを授受する点に特徴がある。なお、図２２中の構成要素のうち実施の形態１、８（図１、図２０）等で示した構成要素と同一であるものには、同一の符号を付しており、ここでは説明を省略する。
【０１２４】
ここで、検査対象特定回路３６０１は、不揮発性メモリ１４１内の検査用データが、マイコン部３６３０内のどの回路についての検査用のものかを、アドレスと対応付けた情報を記憶しており、アドレス信号Ｓ１０２ａを受けてこれに基づいて検査対象回路を特定して現在の検査対象回路を識別するための信号をセレクト回路３６０２に伝達する機能を有する。例えば、不揮発性メモリ１４１のアドレス００００ｈ〜１７ＦＦｈの位置にＡ／Ｄについての検査用データを格納し、アドレス１８００ｈ〜１ＦＦＦｈの位置にタイマについての検査用データを格納して、マイコン部３６３０の検査を行うとした場合においては、検査対象特定回路３６０１は、００００ｈ〜１７ＦＦｈとＡ／Ｄとを対応付け、１８００ｈ〜１ＦＦＦｈとタイマとを対応付けた情報を予め保持しておき、アドレス信号Ｓ１０２ａが００００ｈ〜１７ＦＦｈのいずれかの値を指している時には、検査対象特定回路３６０１は、検査対象としてＡ／Ｄを特定する等の動作を行うことになる。
【０１２５】
セレクト回路３６０２は、検査対象特定回路３６０１からの検査対象回路を識別するための信号に基づいて、タイマ３６３３、Ａ／Ｄ３６３６、Ｄ／Ａ３６３７等のマイコン部３６３０の各回路のいずれかを選択して、選択した回路と入出力信号制御回路３６４２とを接続する機能を有する。なお、選択されていない回路ブロックに対してはセレクト回路３６０２からＬｏｗ固定の信号を送る等として、その各回路ブロックが誤動作しないようにする。
【０１２６】
図２３は、Ａ／Ｄ３６３６、Ｄ／Ａ３６３７及びタイマ３６３３とセレクト回路３６０２との接続関係を示した図である。
例えば、不揮発性メモリ１４１に記録される１つの検査用データが４６ビットの検査信号と１８ビットの期待値信号とで構成されているとした場合において、入出力信号制御回路３６４２に入力される検査信号Ｓ１４１ａは４６ビットとなり、入出力信号制御回路３６４２は、セレクト回路３６０２を介してタイマ、Ａ／Ｄ等のいずれかの検査対象として特定された回路ブロックに４６ビットの信号を伝達し、また入出力信号制御回路３６４２はセレクト回路３６０２を介してタイマ、Ａ／Ｄ等のいずれかの回路ブロックから１８ビットの信号を取得するとこれを１８ビットの検査結果信号Ｓ１４２ｂとしてメモリＩ／Ｆ１４３に伝達することになる。
【０１２７】
この不揮発性メモリ内蔵マイコン３６１０によれば、マイコン部３６３０の各回路ブロックに選択的かつ直接的に制御命令等である検査信号を与えて検査を行うことができるため、ポートを通じての制御のみでは検査できないような、詳細な検査を行うことが可能になり、故障検出率を上げることができるようになる。
＜実施の形態１０＞
以下、本発明の実施の形態１０に係る不揮発性メモリ内蔵マイコンについて、図２４を用いて説明する。
【０１２８】
図２４は、本発明の実施の形態１０に係る不揮発性メモリ内蔵マイコンの構成図である。
同図に示すように、実施の形態１０に係る不揮発性メモリ内蔵マイコン３８１０は、実施の形態９で示した不揮発性メモリ内蔵マイコン３６１０（図２２参照）から検査対象特定回路３６０１を削除して不揮発性メモリ１４１から検査対象の回路ブロックを特定するためのセレクト信号Ｓ３８００をセレクト回路３６０２に供給するように変形したものであり、マイコン部３６３０と、不揮発性メモリ１４１、入出力信号制御回路３６４２、メモリＩ／Ｆ１４３、セレクト回路３６０２を有するメモリ部３８４０とを備えている。なお、実施の形態１及び９で示した内容と同様の点については、ここでは説明を省略する。
【０１２９】
この実施の形態１０においては、運用方法として、マイコン部３６３０の検査前に不揮発性メモリ１４１の内容として、１アドレスにおいて検査信号と期待値信号とからなる検査用データの他にどの回路ブロックの検査かを示すセレクト信号を含ませたデータを記録しておく必要がある。
マイコン部３６３０の検査時において、不揮発性メモリ１４１は、システムクロックＳ１３１ｅに同期して、あるアドレスの検査信号Ｓ１４１ａを入出力信号制御回路３６４２に送出するとともに、そのアドレスのセレクト信号をセレクト信号Ｓ３８００としてセレクト回路３６０２に送出するので、セレクト回路３６０２は、そのセレクト信号に応じた回路ブロックを選択して、入出力信号制御回路３６４２と接続する。
【０１３０】
従って、入出力信号制御回路３６４２は、検査信号Ｓ１４１ａを、メモリテスター１００から供給される入力信号基準電圧に基づいてＬｏｗレベルの電圧値かＨｉｇｈレベルの電圧値かに整形して、その整形結果をセレクト回路３６０２を介して、セレクト信号で特定された検査対象の１つの回路ブロックに伝達し、また、その回路ブロックからの駆動結果を示す検査結果信号を取得して、メモリテスター１００から供給される比較基準電圧に基づいてＬｏｗレベルの電圧値かＨｉｇｈレベルの電圧値かに整形して、その結果である検査結果信号Ｓ１４２ｂをメモリＩ／Ｆ１４３に伝達する。
【０１３１】
これにより、マイコン部３６３０内の各回路ブロックを直接的に検査でき、かつ、不揮発性メモリ１４１の内容の書替えによってその検査用データの量や内容をある程度容易に変更できるようになる。
＜実施の形態１１＞
以下、本発明の実施の形態１１に係る不揮発性メモリ内蔵マイコンについて、図２５及び図２６を用いて説明する。
【０１３２】
図２５は、本発明の実施の形態１１に係る不揮発性メモリ内蔵マイコンの構成図である。
同図に示すように、実施の形態１１に係る不揮発性メモリ内蔵マイコン２８１０は、実施の形態１０で示した不揮発性メモリ内蔵マイコン３６１０（図２４参照）を変形して不揮発性メモリ、入出力信号制御回路及びメモリＩ／Ｆを２系統有すようにしたものであり、ＣＰＵ１３１、ＲＡＭ１３２、タイマ３６３３、シリアル１３４、ポート１３５、Ａ／Ｄ３６３６及びＤ／Ａ３６３７を有するマイコン部２８３０と、不揮発性メモリ１４１、２８４１、入出力信号制御回路１４２、３６４２、セレクト回路３６０２、メモリＩ／Ｆ１４３、２８４３及びアドレス制御回路２８００を有するメモリ部２８４０とを備えている。なお、実施の形態１、１０等で示した内容と同様の点については、ここでは説明を省略する。
【０１３３】
２つの不揮発性メモリにはそれぞれ内容の異なる検査用データが格納されている。例えば、不揮発性メモリ１４１には、マイコン部２８３０に対するポート１３５を介しての基本的な検査を行うために、ＣＰＵの検査用データ、ＲＡＭの検査用データ、タイマの検査用データ、シリアルの検査用データ、Ａ／Ｄの検査用データ及びＤ／Ａの検査用データがこの順に格納されており、不揮発性メモリ２８４１には、各回路ブロックに対して直接的に詳細な検査を行うために、シリアルの検査用データ、Ａ／Ｄの検査用データ、Ｄ／Ａの検査用データ、ＲＡＭの検査用データ及びタイマの検査用データが、この順に格納されている。
【０１３４】
不揮発性メモリ１４１へは、アドレス発生回路１０２からのアドレス信号Ｓ１０２ａが直接入力され、不揮発性メモリ２８４１にはアドレス制御回路２８００からのアドレス信号Ｓ２８００が入力される。
アドレス制御回路２８００は、カウンタを有しており、また、各不揮発性メモリに格納されている検査用データについて、メモリアドレスとどの回路ブロックについてのものであるかとを対応付けて示す情報を保持しており、アドレス発生回路１０２からのアドレス信号Ｓ１０２ａを受けて、各不揮発性メモリにおいて現在どの回路ブロックについての検査用データが利用されているかを管理し、基本的にはアドレス発生回路１０２から００００ｈを示すアドレス信号Ｓ１０２ａを受けたときからシステムクロックＳ１３１ｅに同期して、００００ｈ、０００１ｈ、０００２ｈ、・・・と１ずつ増加したアドレス値を示すアドレス信号Ｓ２８００を不揮発性メモリ２８４１に供給する。但し、不揮発性メモリ１４１においてアドレス信号Ｓ１０２ａによって示される検査用データの検査対象となる回路ブロックと、自己のカウンタによって発生するアドレスで示される不揮発性メモリ２８４１における検査用データの検査対象となる回路ブロックとが同一となるときには、自己のカウンタのカウントアップを停止するとともにアドレス信号Ｓ２８００の発生を停止し、その後に、アドレス信号Ｓ１０２ａにより示される不揮発性メモリ１４１における検査用データの検査対象となる回路ブロックが別の回路ブロックとなったときに、自己のカウンタのカウントアップを再開するとともにアドレス信号Ｓ２８００の発生を再開する。
【０１３５】
従って、基本的に不揮発性メモリ１４１と不揮発性メモリ２８４１との両方から出力される検査用データによって並列的に検査が行われることになる。なお、メモリ部２８４０において、各不揮発性メモリから出力される信号の処理系統は別個独立となっており、例えば各処理系統の信号線は独立している。
不揮発性メモリ１４１から出力される検査用データの一部である検査信号に基づき入出力信号制御回路１４２はポート１３５を介してマイコン部２８３０の各回路ブロックを駆動してその結果値を取得しメモリＩ／Ｆ１４３に伝達し、メモリＩ／Ｆ１４３ではその結果値と不揮発性メモリ１４１から出力される検査用データの一部である期待値信号とを論理比較回路１０４に伝達し、論理比較回路１０４で両信号の比較が行われ、これと並行して不揮発性メモリ２８４１から出力される検査用データの一部である検査信号に基づき入出力信号制御回路３６４２はセレクト回路３６０２を介してマイコン部２８３０の各回路ブロックを直接駆動してその結果値を取得しメモリＩ／Ｆ２８４３に伝達し、メモリＩ／Ｆ２８４３ではその結果値と不揮発性メモリ２８４１から出力される検査用データの一部である期待値信号とを論理比較回路１０４に伝達し、論理比較回路１０４で両信号の比較が行われる。なお、ここでは論理比較回路１０４は２組の入力信号を別個独立に比較する機能を有する構成とする。
【０１３６】
図２６は、各不揮発性メモリ内の検査用データに基づく検査対象の遷移とアドレス制御回路によるアドレスのカウントアップの停止及び再開との関係を時系列に示すタイミング図である。
同図に示すように、両方の不揮発性メモリ内の検査用データの検査対象が異なる限り、アドレス制御回路２８００は、システムクロックに同期してアドレスを１増加する動作を続けるが、例えば不揮発性メモリ１４１の検査用データに基づいてＲＡＭが検査中となっているときには、不揮発性メモリ２８４１の検査用データに基づくＲＡＭの検査の開始を待たせるために、アドレスを１増加して不揮発性メモリ２８４１に供給する動作を一時停止し、不揮発性メモリ１４１の検査用データに基づいてＲＡＭの検査が終了した時に、不揮発性メモリ２８４１の検査用データに基づくＲＡＭの検査を再開させるために、アドレスを１増加して不揮発性メモリ２８４１に供給する動作を再開する。
＜実施の形態１２＞
以下、本発明の実施の形態１２に係る不揮発性メモリ内蔵マイコンについて、図２７〜図３１を用いて説明する。
【０１３７】
図２７は、本発明の実施の形態１２に係る不揮発性メモリ内蔵マイコンの構成図である。
同図に示すように実施の形態１２に係る不揮発性メモリ内蔵マイコン１９１０は、ＣＰＵ１３１、ＲＡＭ１３２、タイマ１３３、シリアル１３４、ポート１３５、Ａ／Ｄ１３６及びＤ／Ａ１３７を有するマイコン部１９３０と、不揮発性メモリ１９４１、入出力信号制御回路１４２、メモリＩ／Ｆ１４３及びマルチプレクサ（ＭＰＸ）１９４５を有するメモリ部１９４０とを備え、実施の形態１で示した不揮発性メモリ内蔵マイコン１１０（図１参照）と比べた場合に特に異なる点は、不揮発性メモリ１９４１が発したクロック信号Ｓ１９４１ｃをＭＰＸ１９４５で選択してＣＰＵ１３１に供給することができるように構成している点である。
【０１３８】
なお、図２７には、不揮発性メモリ内蔵マイコン１９１０を検査するための外部装置であるメモリテスター１９００をも示している。このメモリテスター１９００は、実施の形態１で示したメモリテスター１００に、不揮発性メモリ１９４１へリセット信号を伝達するためのリセット信号発生器１９０７を付したものである。
また、図２７では各構成要素間を結ぶ実線矢印により検査時における信号の流れを示し、破線矢印により検査時以外の通常時における信号の流れを示している。この実線矢印及び破線矢印で示される信号は、１又は複数本の信号線を通じて伝達される。
【０１３９】
図２７中の構成要素のうち前述の実施の形態で示した構成要素と同一であるものには、同一の符号を付しており、ここでは説明を省略する。
図２８は、不揮発性メモリ１９４１の構成図であり、図２９は、不揮発性メモリ１９４１内の発振回路（ＯＳＣ）２００８の構成図である。
図２８に示すように、不揮発性メモリ１９４１は、概略的には一般的な不揮発性メモリと同様に、電源回路２００１、ローデコーダ２００２、不揮発性メモリセル２００３、カラムデコーダ２００４及びセンスアンプ２００５を備える。ここで、電源回路２００１は、概略的には一般的な不揮発性メモリ用の電源回路と同様にＯＳＣ２００８、昇圧回路２００９及び電圧調整回路２００７を備える。
【０１４０】
ここでＯＳＣ２００８の特徴部分は、図２９に示すような論理回路構成であり、これによりＯＳＣ２００８は、不揮発性メモリ１９４１の外部からのリセット信号がＨｉｇｈレベル（Ｈ）である限り、発振によりパルスを発生しクロック信号Ｓ１９４１ｃとして出力する機能を有する。このクロック信号Ｓ１９４１ｃは、水晶発振子１２０から供給されるクロック信号Ｓ１２０ａより遅い周期の信号である。
【０１４１】
また、マルチプレクサ（ＭＰＸ）１９４５は、ＳＥＬＰ信号が１であれば不揮発性メモリ１９４１から発されるクロック信号Ｓ１９４１ｃを選択してＣＰＵ１３１に供給し、ＳＥＬＰ信号が０であれば水晶発振子１２０から発されるクロック信号Ｓ１２０ａを選択してＣＰＵ１３１に供給する機能を有する。
図３０は、マイコン部１９３０の検査前に不揮発性メモリ１９４１に格納されるデータの構成例を示す図である。
【０１４２】
図３０に示すように、不揮発性メモリ１９４１の内容は、各メモリアドレスにつき、クロック信号Ｓ１９４１ｃをＭＰＸ１９４５に選択させるか否かを指定するＳＥＬＰ信号の値を定義するための１ビットのＳＥＬＰ値と、他のビットで構成される検査用データとからなる。なお、検査用データの意味については実施の形態１、４等で示したものと同じである。
【０１４３】
図３０の内容例では、ＣＰＵ本体の検査は通常速度で行わせるためにＳＥＬＰを０とし、また、Ｄ／Ａの検査は、寄生容量等の影響によりアナログ電圧の出力、比較に時間を要するので、検査を低速で行わせて検査用データのステップ数を抑えるべくＳＥＬＰを１とし、また、タイマの検査は通常速度で行わせるためにＳＥＬＰを０としている。
なお、不揮発性メモリ１９４１にアドレス発生回路１０２からアドレス信号Ｓ１０２ａが与えられると、そのアドレスにおけるＳＥＬＰ値は不揮発性メモリ１９４１からＳＥＬＰ信号として出力され、そのアドレスにおける検査用データのうち検査信号は検査信号Ｓ１９４１ａとして出力され、そのアドレスにおける検査用データのうち期待値信号は期待値信号Ｓ１９４１ｂとして出力される。
【０１４４】
図３１は、水晶発振子から出力されるクロック信号と、不揮発性メモリから出力されるクロック信号とを示した図である。
同図に示すように、不揮発性メモリから出力されるクロック信号は低速である。
以下、検査における不揮発性メモリ１９４１、ＭＰＸ１９４５等の動作を説明する。
メモリテスター１９００により、マイコン部１９３０の検査開始前に、図３０に示すようなデータを不揮発性メモリ１９４１に書き込んでおき、検査開始時に、リセット信号発生器１９０７により信号Ｓ１９０７ａをＨｉｇｈレベル（Ｈ）に設定し、アドレス発生回路１０２によりアドレス信号Ｓ１０２ａを００００ｈに設定する。
【０１４５】
このとき、メモリアドレス「００００ｈ」におけるＳＥＬＰ値「０」に基づき不揮発性メモリ１９４１から出力されるＳＥＬＰ信号を受け、ＭＰＸ１９４５は、水晶発振子１２０より発されるクロック信号Ｓ１２０ａを選択して、クロック信号Ｓ１９４５ａとしてマイコン部１９３０に入力する。
これにより、水晶発振子１２０に基づく通常速度で、実施の形態１等で示したように検査が行われる。
【０１４６】
この後、アドレス発生回路１０２により逐次１増加したアドレスを発生することにより検査を続行し、その発生するアドレスがＤ／Ａの検査用データが格納されているメモリアドレスに達した際に、ＳＥＬＰ値「１」に基づき不揮発性メモリ１９４１からは１を示すＳＥＬＰ信号が送出される。これを受けて、ＭＰＸ１９４５は、不揮発性メモリ１９４１内のＯＳＣ２００８により発されるクロック信号Ｓ１９４１ｃつまり水晶発振子１２０によるクロック信号Ｓ１２０ａよりクロック速度の低いクロック信号Ｓ１９４１ｃを選択して、クロック信号Ｓ１９４５ａとしてマイコン部１９３０に入力する。
【０１４７】
これにより、低速で、Ｄ／Ａ１３７についての検査が行われることになる。なお、アドレス発生回路１０２は、予め定められた検査スケジュールに基づいて、低速で検査を行わせるときには、その速度に合わせて、アドレス信号Ｓ１０２ａの内容のインクリメントを行うように制御するものとする。
この後、アドレス発生回路１０２が発生するアドレスがタイマの検査用データが格納されているメモリアドレスに達した際に、ＳＥＬＰ値「０」に基づき不揮発性メモリ１９４１からは０を示すＳＥＬＰ信号が送出される。これを受けて、ＭＰＸ１９４５が、水晶発振子１２０から発されるクロック信号Ｓ１２０ａを選択してクロック信号Ｓ１９４５ａとしてマイコン部１９３０に入力する。これにより、通常速度でタイマ１３３が検査される。
＜実施の形態１３＞
以下、本発明の実施の形態１３に係る不揮発性メモリ内蔵マイコンについて、図３２及び図３３を用いて説明する。
【０１４８】
図３２は、本発明の実施の形態１３に係る不揮発性メモリ内蔵マイコンの構成図である。
実施の形態１３に係る不揮発性メモリ内蔵マイコン２９１０は、実施の形態１２で示した不揮発性メモリ内蔵マイコン１９１０を若干変形したものであり、同図に示すように、マイコン部１９３０と、不揮発性メモリ２９４１、入出力信号制御回路１４２、メモリＩ／Ｆ１４３、ＭＰＸ１９４５及びフリップフロップ２９４４を有するメモリ部２９４０とを備える。なお、図３２中の構成要素のうち実施の形態１２（図２７）で示した構成要素と同一であるものには、同一の符号を付しており、ここでは説明を省略する。
【０１４９】
フリップフロップ２９４４は、リセット信号発生器１９０７からの信号Ｓ１９０７ａがＨｉｇｈレベルにされている間において、不揮発性メモリ２９４１から特定ビット桁の１ビットの信号が送出されそれが１を示すと、その１を保持してＭＰＸ１９４５に継続的に供給する。
図３３は、実施の形態１３において不揮発性メモリ２９４１に格納される検査用データの例を示す図である。
【０１５０】
アドレス「００００ｈ」の内容の最下位ビットを１としており、マイコン部の検査開始時に、アドレス発生回路１０２から００００ｈを示すアドレス信号Ｓ１０２ａが与えられると、この最下位ビットの１がフリップフロップ２９４４に伝えられ、リセット信号発生器１９０７からＨｉｇｈレベルの信号Ｓ１９０７ａがフリップフロップ２９４４に供給され始める。これにより、マイコン部の検査終了時にリセット信号発生器１９０７からＬｏｗレベルの信号Ｓ１９０７ａがフリップフロップ２９４４に供給されるまでの間、フリップフロップ２９４４は、１を示す信号をＭＰＸ１９４５に継続的に与えることになり、水晶発振子１２０に依らず、クロック信号Ｓ２４４１ｃに基づいてマイコン部１９３０のＣＰＵ１３１、Ａ／Ｄ１３６及びタイマ１３３の検査を順に行うことができるようになる。
＜実施の形態１４＞
以下、本発明の実施の形態１４に係る不揮発性メモリ内蔵マイコンについて、図３４〜図３７を用いて説明する。
【０１５１】
図３４は、本発明の実施の形態１４に係る不揮発性メモリ内蔵マイコンの構成図である。
実施の形態１４に係る不揮発性メモリ内蔵マイコン１７１０は、実施の形態１２で示した不揮発性メモリ内蔵マイコン１９１０を若干変形したものであり、同図に示すように、マイコン部１９３０と、不揮発性メモリ１７４１、入出力信号制御回路１４２、メモリＩ／Ｆ１４３及びＭＰＸ１９４５を有するメモリ部１７４０とを備える。この不揮発性メモリ内蔵マイコン１７１０の特徴は、不揮発性メモリ１７４１に格納したデータによって検査時にマイコン部１９３０に供給するクロック信号の周波数を４段階に変化させることができる点にある。なお、図３４中の構成要素のうち実施の形態１２（図２７）で示した構成要素と同一であるものには、同一の符号を付しており、ここでは説明を省略する。
【０１５２】
図３５は、不揮発性メモリ１７４１の構成図であり、図３６は、不揮発性メモリ１７４１内の発振回路（ＯＳＣ）２０２８の構成図である。
図３５に示すように、不揮発性メモリ１７４１は、概略的には一般的な不揮発性メモリと同様に、電源回路２０１０、ローデコーダ２００２、不揮発性メモリセル２００３、カラムデコーダ２００４及びセンスアンプ２００５を備える。ここで、電源回路２０１０は、概略的には一般的な不揮発性メモリ用の電源回路と同様にＯＳＣ２０２８、昇圧回路２００９及び電圧調整回路２００７を備える。
【０１５３】
ここでＯＳＣ２０２８の特徴部分は、図３６に示すような論理回路構成であり、これによりＯＳＣ２０２８は、不揮発性メモリ１７４１の外部からのリセット信号がＨｉｇｈレベル（Ｈ）である間において、不揮発性メモリセル２００３内の各アドレスにおけるデータ中の２ビット目からの２ビットであるＴＲ値を反映したＴＲ信号に応じて、遅延量が異なるパルスを発生しクロック信号Ｓ１７４１ｃとして出力する機能を有する。
【０１５４】
ＴＲ信号の値が００ｂであれば、ゲート２０４１の出力がゲート２０３６により選択され、遅延素子２０３２によるゲート遅延量で定まる発振周期をもつパルスがクロック信号Ｓ１７４１ｃとなる。
ＴＲ信号の値が０１ｂであれば、ゲート２０４２の出力がゲート２０３６により選択され、遅延素子２０３２、２０３３によるゲート遅延量で定まる発振周期をもつパルスがクロック信号Ｓ１７４１ｃとなる。
【０１５５】
ＴＲ信号の値が１０ｂであれば、ゲート２０４３の出力がゲート２０３６により選択され、遅延素子２０３２〜２０３４によるゲート遅延量で定まる発振周期をもつパルスがクロック信号Ｓ１７４１ｃとなる。
また、ＴＲ信号の値が１１ｂであれば、ゲート２０４２の出力がゲート２０３６により選択され、遅延素子２０３２〜２０３５によるゲート遅延量で定まる発振周期をもつパルスがクロック信号Ｓ１７４１ｃとなる。
【０１５６】
図３７は、ＴＲ信号の値と、不揮発性メモリから出力されるクロック信号とを対応付けて示した図である。
同図に示すように、ＴＲ信号に応じて、最小周期のクロック信号、その２倍周期、４倍周期、８倍周期のクロック信号のうちいずれかが不揮発性メモリ１７４１からクロック信号Ｓ１７４１ｃとて出力される。
【０１５７】
図３８は、マイコン部１９３０の検査前に不揮発性メモリ１７４１に格納されるデータの構成例を示す図である。
図３８に示すように、不揮発性メモリ１７４１の内容は、各メモリアドレスにつき、クロック信号Ｓ１７４１ｃをＭＰＸ１９４５に選択させるか否かを指定するＳＥＬＰ信号の値を定義するための１ビットのＳＥＬＰ値と、ＴＲ信号の値を定義するための２ビットのＴＲ値と、他のビットで構成される検査用データとからなる。なお、検査用データの意味については実施の形態１、４等で示したものと同じである。
【０１５８】
図３８の内容例は、ＣＰＵ本体の検査用データに対応させてＴＲ値を１１ｂとし、続いてＣＰＵ本体の検査用データに対応させてＴＲ値を０１ｂとし、続いてＤ／Ａの検査用データに対応させてＴＲ値を１１ｂとし、続いてタイマの検査用データに対応させてＴＲ値を０１ｂとしている。
この内容例に示すデータが不揮発性メモリ１７４１に記憶されている状態において、マイコン部１９３０を検査するためにリセット信号発生器１９０７からＨｉｇｈレベルの信号Ｓ１９０７ａを発生しアドレス発生回路１０２から００００ｈを初期値として逐次１増分したアドレス信号Ｓ１０２ａを発生すると、逐次不揮発性メモリ１７４１からＳＥＬＰ信号、ＴＲ信号、検査信号Ｓ１７４１ａ及び期待値信号Ｓ１７４１ｂが出力される。なお、検査信号、期待値信号は、１アドレスにおける検査用データ中の予め定められたビット数毎のデータをそれぞれ反映したものである。
【０１５９】
従って、１であるＳＥＬＰ値に基づき１を示すＳＥＬＰ信号がＭＰＸ１９４５に送出され、ＭＰＸ１９４５はこれを受けて水晶発振子１２０からのクロック信号Ｓ１２０ａではなく不揮発性メモリ１７４１からのクロック信号Ｓ１７４１ｃを選択してＣＰＵ１３１に供給することになる。
また、各メモリアドレスにおけるＴＲ値を反映してＴＲ信号がＯＳＣ２０２８に伝えられることになるため、まず、ＣＰＵ本体の検査が低速で行われ、続いてＣＰＵ本体の検査がその２倍の高速で行われ、続いてＤ／Ａの検査が低速で行われ、続いてタイマの検査が高速で行われることになる。
【０１６０】
従って、この不揮発性メモリ内蔵マイコン１７１０によれば、マイコン部の各回路ブロックを様々なクロック速度において検査することが容易にできるようになる。
＜実施の形態１５＞
以下、本発明の実施の形態１５に係る不揮発性メモリ内蔵マイコンについて、図３９〜図４２を用いて説明する。
【０１６１】
図３９は、本発明の実施の形態１５に係る不揮発性メモリ内蔵マイコンの構成図である。
同図に示すように実施の形態１５に係る不揮発性メモリ内蔵マイコン１１１０は、ＣＰＵ１３１、ＲＡＭ１３２、タイマ１３３、シリアル１３４、ポート１３５、Ａ／Ｄ１３６及びＤ／Ａ１３７を有するマイコン部１３０と、不揮発性メモリ１１４１、入出力信号制御回路１４２、メモリＩ／Ｆ１４３及びプログラマブル遅延回路１１４４を有するメモリ部１１４０とを備え、実施の形態１で示した不揮発性メモリ内蔵マイコン１１０（図１参照）と比べた場合に特に異なる点は、メモリＩ／Ｆ１４３が発した検査結果信号Ｓ１４３ｅをプログラマブル遅延回路１１４４で遅延させて得られた遅延検査結果信号Ｓ１１４４が、メモリテスター１００における論理比較回路１０４に供給されるように構成されている点である。
【０１６２】
また、図３９では各構成要素間を結ぶ実線矢印により検査時における信号の流れを示し、破線矢印により検査時以外の通常時における信号の流れを示している。この実線矢印及び破線矢印で示される信号は、１又は複数本の信号線を通じて伝達される。
図３９中の構成要素のうち前述の実施の形態で示した構成要素と同一であるものには、同一の符号を付しており、ここでは説明を省略する。
【０１６３】
図４０は、プログラマブル遅延回路１１４４の構成図である。この構成により、プログラマブル遅延回路１１４４は、検査結果信号Ｓ１４３ｅに対して、不揮発性メモリ１１４１のセル内の各アドレスにおけるデータ中の先頭２ビットであるＤＬ値を反映したＤＬ信号に応じた異なる遅延を与えることにより、遅延検査結果信号Ｓ１１４４を生成する機能を有する。
【０１６４】
ＤＬ信号の値が００ｂであれば、ゲート１２０６の出力がゲート１２０５により選択され、遅延素子１２０１による遅延量が与えられた遅延検査結果信号Ｓ１１４４が生成される。
ＤＬ信号の値が０１ｂであれば、ゲート１２０７の出力がゲート１２０５により選択され、遅延素子１２０１、１２０２による遅延量が与えられた遅延検査結果信号Ｓ１１４４が生成される。
【０１６５】
ＤＬ信号の値が１０ｂであれば、ゲート１２０８の出力がゲート１２０５により選択され、遅延素子１２０１〜１２０３による遅延量が与えられた遅延検査結果信号Ｓ１１４４が生成される。
ＤＬ信号の値が１１ｂであれば、ゲート１２０９の出力がゲート１２０５により選択され、遅延素子１２０１〜１２０４による遅延量が与えられた遅延検査結果信号Ｓ１１４４が生成される。
【０１６６】
図４１は、マイコン部１３０の検査前に不揮発性メモリ１１４１に格納されるデータの構成例を示す図である。
図４１に示すように、不揮発性メモリ１１４１のセルに格納される内容は、各メモリアドレスにつき、ＤＬ信号の値を定義するための２ビットのＤＬ値と、他のビットで構成される検査用データとからなる。なお、検査用データの意味については実施の形態１、４等で示したものと同じである。
【０１６７】
図４１の内容例は、ＣＰＵ本体の検査用データに対応させてＤＬ値を１１ｂとし、続いてＤ／Ａの検査用データに対応させてＤＬ値を００ｂとしている。
この内容例に示すデータが不揮発性メモリ１１４１に記憶されている状態において、マイコン部１３０を検査するためにアドレス発生回路１０２から００００ｈを初期値として逐次１増分したアドレス信号Ｓ１０２ａを発生すると、逐次不揮発性メモリ１１４１からＤＬ信号、検査信号Ｓ１４１ａ及び期待値信号Ｓ１４１ｂが出力される。なお、検査信号、期待値信号は、１アドレスにおける検査用データ中の予め定められたビット数毎のデータをそれぞれ反映したものである。
【０１６８】
従って、各メモリアドレスにおけるＤＬ値を反映したＤＬ信号がプログラマブル遅延回路１１４４に伝えられることになるため、まず、遅延素子１２０１による第１の遅延量が与えられた遅延検査結果信号Ｓ１１４４に基づいてＣＰＵ本体の検査が行われ、続いて遅延素子１２０１〜１２０４による第２の遅延量が与えられた遅延検査結果信号Ｓ１１４４に基づいてＤ／Ａの検査が行われる。
【０１６９】
以下、上述のＣＰＵ本体及びＤ／Ａの検査に関与する主な信号のタイミングについて説明する。
図４２は、これらの信号の生起関係を示すタイミングチャートである。実施の形態１で示したタイミングチャート（図５参照）と比べた場合に特に異なる点は、期待値信号Ｓ１４１ｂが対応する検査信号Ｓ１４１ａよりも１クロックサイクル遅延して出力される点、遅延検査結果信号Ｓ１１４４と期待値信号Ｓ１４３ｄとの比較に基づいて良否判定が行われる点にある。
【０１７０】
このような期待値信号Ｓ１４１ｂの遅延出力は、実施の形態１で述べたように、期待値信号と、当該期待値信号に対応する検査信号の次の検査信号とを組にした検査用データを用いることにより実現される。
以下に説明するように、遅延検査結果信号Ｓ１１４４のタイミングと、この遅延出力される期待値信号Ｓ１４３ｄのタイミングとが、完全に一致するよう制御される。
【０１７１】
同図中、Ａ期間において、ＣＰＵ本体は検査信号Ｓ１４２ａに対して遅延時間ｔａの後に検査結果信号Ｓ１３５ａを返し、検査結果信号Ｓ１４３ｅとしてプログラマブル遅延回路１１４４へ到達する。プログラマブル遅延回路１１４４は、検査結果信号Ｓ１４３ｅに対し、Ａ期間におけるＤＬ値１１を反映した遅延時間ｔ１１を与えることにより遅延検査結果信号Ｓ１１４４を生成する。当該遅延時間ｔ１１は、前記遅延時間ｔａが検査規格に基づく所定の遅延時間である場合に、遅延検査結果信号Ｓ１１４４が期待値信号Ｓ１４３ｄに完全に同期するように与えられる。論理比較回路１０４は、遅延検査結果信号Ｓ１１４４と期待値信号Ｓ１４３ｄとをシステムクロックＳ１３１ｅの立下りエッジにおいて比較することにより、良品と判断する。
【０１７２】
また、Ｂ期間において、Ｄ／Ａは検査信号Ｓ１４２ａに対して遅延時間ｔｂの後に検査結果信号Ｓ１３５ａを返し、検査結果信号Ｓ１４３ｅとしてプログラマブル遅延回路１１４４へ到達する。プログラマブル遅延回路１１４４は検査結果信号Ｓ１４３ｅに対し、Ｂ期間におけるＤＬ値００を反映した遅延時間ｔ００を与えることにより遅延検査結果信号Ｓ１１４４を生成する。当該遅延時間ｔ００は、前記遅延時間ｔｂが検査規格に基づく所定の遅延時間である場合に、遅延検査結果信号Ｓ１１４４が期待値信号Ｓ１４３ｄに完全に同期するように与えられる。論理比較回路１０４は、検査結果信号Ｓ１４３ｅと遅延検査結果信号Ｓ１１４４とをシステムクロックＳ１３１ｅの立下りエッジにおいて比較することにより、良品と判断する。
【０１７３】
なお、システムクロックＳ１３１ｅの立下りエッジ以外のタイミングにおいて良否判定を行ってもよい。例えば、期待値信号Ｓ１４３ｄの切り替わりの直前又はその直後に良否判定を行うことも考えられる。
従って、この不揮発性メモリ内蔵マイコン１１１０によれば、マイコン部の各回路ブロックから返される検査結果信号に、当該回路ブロックに応じた遅延を与えることにより得られる遅延検査結果信号を、１クロックサイクル遅延出力される期待値信号に完全に同期させることができるので、検査対象における１クロックサイクル未満のタイミングの微小なばらつきをも検出できるようになる。
＜実施の形態１６＞
以下、本発明の実施の形態１６に係る不揮発性メモリ内蔵マイコンについて、図４３〜図４６を用いて説明する。
【０１７４】
図４３は、本発明の実施の形態１６に係る不揮発性メモリ内蔵マイコンの構成図である。
同図に示すように実施の形態１６に係る不揮発性メモリ内蔵マイコン２１１０は、ＣＰＵ１３１、ＲＡＭ１３２、タイマ１３３、シリアル１３４、ポート１３５、Ａ／Ｄ１３６及びＤ／Ａ１３７を有するマイコン部１３０と、不揮発性メモリ２１４１、入出力信号制御回路１４２、メモリＩ／Ｆ１４３及びプログラマブル遅延回路２１４４を有するメモリ部２１４０とを備え、実施の形態１で示した不揮発性メモリ内蔵マイコン１１０（図１参照）と比べた場合に特に異なる点は、入出力信号制御回路１４２が発した検査信号Ｓ１４２ａの一部をプログラマブル遅延回路２１４４で遅延させて得られた遅延検査信号Ｓ２１４４と、遅延を与えられなかった検査信号Ｓ１４２ａとが、ポート１３５に供給されるように構成されている点である。
【０１７５】
また、図４３では各構成要素間を結ぶ実線矢印により検査時における信号の流れを示し、破線矢印により検査時以外の通常時における信号の流れを示している。この実線矢印及び破線矢印で示される信号は、１又は複数本の信号線を通じて伝達される。
図４３中の構成要素のうち前述の実施の形態で示した構成要素と同一であるものには、同一の符号を付しており、ここでは説明を省略する。
【０１７６】
図４４は、プログラマブル遅延回路２１４４の構成図である。この構成により、プログラマブル遅延回路２１４４は、検査信号Ｓ１４２ａに対して、不揮発性メモリ１１４１のセル内の各アドレスにおけるデータ中の先頭２ビットであるＤＬ値を反映したＤＬ信号に応じた異なる遅延を与えることにより、遅延検査信号Ｓ２１４４を生成する機能を有する。
【０１７７】
プログラマブル遅延回路２１４４は、前述したプログラマブル遅延回路１１４４と略同等構成を有し、初段にあたる遅延素子が省かれている点においてのみ異なる。
図４５は、マイコン部１３０の検査前に不揮発性メモリ２１４１に格納されるデータの構成例を示す図である。
図４５に示すように、不揮発性メモリ２１４１のセルに格納される内容は、各メモリアドレスにつき、ＤＬ信号の値を定義するための２ビットのＤＬ値と、他のビットで構成される検査用データとからなる。なお、検査用データの意味については実施の形態１、４等で示したものと同じである。
【０１７８】
図４１の内容例は、シリアルの各検査用データに対応させてＤＬ値を００ｂ、０１ｂ、１０ｂ、及び１１ｂとしている。
この内容例に示すデータが不揮発性メモリ２１４１に記憶されている状態において、マイコン部１３０を検査するためにアドレス発生回路１０２から００００ｈを初期値として逐次１増分したアドレス信号Ｓ１０２ａを発生すると、逐次不揮発性メモリ１１４１からＤＬ信号、検査信号Ｓ１４１ａ及び期待値信号Ｓ１４１ｂが出力される。なお、検査信号、期待値信号は、１アドレスにおける検査用データ中の予め定められたビット数毎のデータをそれぞれ反映したものである。
【０１７９】
従って、各メモリアドレスにおけるＤＬ値を反映したＤＬ信号がプログラマブル遅延回路２１４４に伝えられることになるため、まず、ゲート２３０５のみによる第１の遅延量が与えられた遅延検査信号Ｓ２１４４に基づいてシリアルの検査が行われる。続いて、遅延素子２３０２による第２の遅延量、遅延素子２３０２及び２３０３による第３の遅延量、並びに遅延素子２３０２〜２３０４による第４の遅延量がそれぞれ与えられた遅延検査信号Ｓ２１４４に基づいて、シリアルの検査が順次行われる。
【０１８０】
以下、上述のシリアルの検査に関与する主な信号のタイミングについて説明する。
図４６は、これらの信号の生起関係を示すタイミングチャートである。実施の形態１で示したタイミングチャート（図５参照）と比べた場合に特に異なる点は、遅延検査信号Ｓ２１４４に対して返された検査結果信号Ｓ１３５ａに基づいて良否判定が行われる点にある。
【０１８１】
最初に、アドレス信号Ｓ１０２ａの値００００ｈに対応する検査信号Ｓ１４２ａは、プログラマブル遅延回路２１４４により、ＤＬ値００を反映した遅延時間ｔ００を与えられ遅延検査信号Ｓ２１４４となる。この遅延検査信号Ｓ２１４４に対して検査結果信号Ｓ１３５ａが返され、検査結果信号Ｓ１４３ｅとして論理比較回路１０４へ到達する。この検査結果信号Ｓ１４３ｅは良否判定タイミングであるシステムクロックＳ１３１ｅの立下りエッジに間に合うので、良品と判断される。
【０１８２】
次に、遅延時間ｔ０１を与えられた遅延検査信号Ｓ２１４４により良否判定が行われる。この場合の検査結果信号Ｓ１４３ｅは良否判定タイミングに間に合うので、良品と判断される。
続いて、遅延時間ｔ１０、ｔ１１を与えられた遅延検査信号Ｓ２１４４により順次良否判定が行われる。これらの場合の検査結果信号Ｓ１４３ｅは良否判定タイミングに間に合わないので、不良品と判断される。
【０１８３】
従って、この不揮発性メモリ内蔵マイコン２１１０によれば、検査信号に対して異なる複数種類の遅延を与えることによってそれぞれ得られる遅延検査信号に基づいて、マイコン部の各回路ブロック良否判定できるので、検査信号（実使用における入力信号）に許容される遅延時間の上限を評価することが容易にできるようになる。
遅延のない本来の検査信号と、遅延検査信号とのタイミング差（即ち、プログラマブル遅延回路２１４４が与える遅延量）をスキューとも言う。例えば、シリアル１３４が通信用非同期処理をになう場合の評価に際して、ＤＬ値に応じて様々なスキューを与えた遅延検査信号を生成し、それを実使用における非同期入力信号として検査結果の良否判定を行うことにより、スキューの最大許容量を容易に識別することが可能となる。
＜実施の形態１７＞
以下、本発明の実施の形態１７に係る不揮発性メモリ内蔵マイコンについて、図４７〜図４８を用いて説明する。
【０１８４】
図４７は、本発明の実施の形態１７に係る不揮発性メモリ内蔵マイコンの構成図である。
同図に示すように実施の形態１７に係る不揮発性メモリ内蔵マイコン２６１０は、ＣＰＵ１３１、ＲＡＭ１３２、タイマ１３３、シリアル１３４、ポート１３５、Ａ／Ｄ１３６、Ｄ／Ａ２６３７、及びスイッチ２６３８を有するマイコン部２６３０と、不揮発性メモリ１４１、入出力信号制御回路１４２、及びメモリＩ／Ｆ１４３を有するメモリ部１４０とを備え、実施の形態１で示した不揮発性メモリ内蔵マイコン１１０（図１参照）と比べた場合に特に異なる点は、Ｄ／Ａ２６３７の出力Ｓ２６３７、又は通常の電源の何れかがスイッチ２６３８を介してマイコン部２６３０の各回路ブロックへ動作電源Ｓ２６３８として供給されるように構成されている点である。
【０１８５】
ここで、Ｄ／Ａ２６３７は２ビットのＴＲ信号に応じて４通りの電圧を発生させ、スイッチ２６３８は１ビットのＳＥＬＰ信号に応じてＤ／Ａ２６３７の出力Ｓ２６３７、又は通常の電源の何れかを前記各回路ブロックへ供給する。ＴＲ信号及びＳＥＬＰ信号は検査信号Ｓ１４２ａの一部としてポート１３５へ到達し、それぞれＤ／Ａ２６３７及びスイッチ２６３８へ供給されるものとする。
【０１８６】
また、図４７では各構成要素間を結ぶ実線矢印により検査時における信号の流れを示し、破線矢印により検査時以外の通常時における信号の流れを示している。この実線矢印及び破線矢印で示される信号は、１又は複数本の信号線を通じて伝達される。
図４７中の構成要素のうち前述の実施の形態で示した構成要素と同一であるものには、同一の符号を付しており、ここでは説明を省略する。
【０１８７】
図４８は、マイコン部２６３０の検査前に不揮発性メモリ１４１に格納されるデータの構成例を示す図である。
図４８に示すように、不揮発性メモリ１４１の内容は、各メモリアドレスにつき、ＳＥＬＰ信号の値を定義するための１ビットのＳＥＬＰ値と、ＴＲ信号の値を定義するための２ビットのＴＲ値と、他のビットで構成される検査用データとからなる。なお、検査用データの意味については実施の形態１、４等で示したものと同じである。
【０１８８】
図４８の内容例は、通常電源による検査用データ群に対応させてＳＥＬＰ値を１ｂとし、続いて第１電圧の電源による検査用データ群に対応させてＳＥＬＰ値を０ｂ、ＴＲ値を０１ｂとし、続いて第２電圧の電源による検査用データ群に対応させてＳＥＬＰ値を０ｂ、ＴＲ値を１０ｂとし、続いて電源電圧を変化させながら行う検査用データ群に対応させてＳＥＬＰ値を０ｂ、ＴＲ値を順次００ｂ〜１１ｂとしている。
【０１８９】
この内容例に示すデータが不揮発性メモリ１４１に記憶されている状態において、マイコン部２６３０を検査するためにアドレス発生回路１０２から００００ｈを初期値として逐次１増分したアドレス信号Ｓ１０２ａを発生すると、逐次不揮発性メモリ１４１からＳＥＬＰ信号、ＴＲ信号を含む検査信号Ｓ１７４１ａ及び期待値信号Ｓ１７４１ｂが出力される。なお、検査信号、期待値信号は、１アドレスにおける検査用データ中の予め定められたビット数毎のデータをそれぞれ反映したものである。
【０１９０】
従って、１ｂであるＳＥＬＰ値に基づくＳＥＬＰ信号がスイッチ２６３８に与えられ、スイッチ２６３８はこれを受けて通常の電源をマイコン部２６３０の各回路ブロックへ動作電源Ｓ２６３８として供給する。これにより、通常電源による検査が行われる。
続いて、０１ｂであるＴＲ値に基づくＴＲ信号がＤ／Ａ２６３７に与えられ、Ｄ／Ａ２６３７はこれを受けて出力Ｓ２６３７に第１の電圧を発生させる。これと共に、０ｂであるＳＥＬＰ値に基づくＳＥＬＰ信号がスイッチ２６３８に与えられ、スイッチ２６３８はこれを受けて当該出力Ｓ２６３７をマイコン部２６３０の各回路ブロックへ動作電源Ｓ２６３８として供給することになる。これにより、第１電圧の電源による検査が行われる。
【０１９１】
続いて、１１ｂであるＴＲ値、及び０ｂであるＳＥＬＰ値に基づいて、同様にして、第２電圧の電源による検査が行われる。
続いて、００ｂ〜１１ｂであるＴＲ値に基づくＴＲ信号がＤ／Ａ２６３７に順次与えられ、Ｄ／Ａ２６３７はこれを受けて出力Ｓ２６３７に４通りの電圧を順次発生させる。これと共に、０ｂであるＳＥＬＰ値に基づくＳＥＬＰ信号がスイッチ２６３８に与えられ、スイッチ２６３８はこれを受けて当該出力Ｓ２６３７をマイコン部２６３０の各回路ブロックへ動作電源Ｓ２６３８として供給する。これにより、電源電圧を順次変化させながら検査が行われる。
【０１９２】
この構成によれば、一具体例として、次のような検査が実施可能となる。
第１電圧の電源による検査はウェハからチップを切り分ける前に実施され、この検査を実施する場合にはアドレス発生回路１０２から０８００ｈを初期値として逐次１増分したアドレス信号Ｓ１０２ａを発生させる。
また、第２電圧の電源による検査はパッケージング後に実施され、この検査を実施する場合にはアドレス発生回路１０２から１０００ｈを初期値として逐次１増分したアドレス信号Ｓ１０２ａを発生させる。
【０１９３】
また、電源電圧を変化させながら行う検査は、マイコン部２６３０の電源電圧依存性を評価（いわゆるＳＩＭＯＯ測定）するために、電源電圧を例えば０．２Ｖ刻みに変化させながら実施され、この検査を実施する場合にはアドレス発生回路１０２から１８００ｈを初期値として逐次１増分したアドレス信号Ｓ１０２ａを発生させる。
従って、この不揮発性メモリ内蔵マイコン２６１０によれば、マイコン部の各回路ブロックを様々な電源電圧により検査することが容易にできるようになる。
＜実施の形態１８＞
以下、本発明の実施の形態１８に係る不揮発性メモリ内蔵マイコンについて、図４９〜図５０を用いて説明する。
【０１９４】
図４９は、本発明の実施の形態１８に係る不揮発性メモリ内蔵マイコンの構成図である。
同図に示すように実施の形態１８に係る不揮発性メモリ内蔵マイコン２８１０は、ＣＰＵ１３１、ＲＡＭ１３２、タイマ１３３、シリアル１３４、ポート１３５、Ａ／Ｄ１３６、Ｄ／Ａ１３７、及びスイッチ２８３８を有するマイコン部２８３０と、不揮発性メモリ２８４１、入出力信号制御回路１４２、及びメモリＩ／Ｆ１４３を有するメモリ部２８４０とを備え、実施の形態１で示した不揮発性メモリ内蔵マイコン１１０（図１参照）と比べた場合に特に異なる点は、不揮発性メモリ２８４１らか供給される電源Ｓ２８４１、又は通常の電源の何れかがスイッチ２８３８を介してマイコン部２８３０の各回路ブロックへ動作電源Ｓ２８３８として供給されるように構成されている点である。
【０１９５】
スイッチ２８３８は不揮発性メモリ２８４１から供給される１ビットのＳＥＬＰ信号に応じて電源Ｓ２８４１、又は通常の電源の何れかを前記各回路ブロックへ供給する。
また、図４９では各構成要素間を結ぶ実線矢印により検査時における信号の流れを示し、破線矢印により検査時以外の通常時における信号の流れを示している。この実線矢印及び破線矢印で示される信号は、１又は複数本の信号線を通じて伝達される。
【０１９６】
図４９中の構成要素のうち前述の実施の形態で示した構成要素と同一であるものには、同一の符号を付しており、ここでは説明を省略する。
図５０は、不揮発性メモリ２８４１の構成図である。不揮発性メモリ２８４１は、実施の形態１２で示した不揮発性メモリ１９４１（図２８参照）において電源回路２００１に若干の変更を加えて電源回路２８０１としたものである。特に異なる点は、電圧調節回路２８０７に設けられる参照電圧発生回路２８０８が不揮発性メモリセル２００３内の各アドレスにおけるデータ中の２ビット目からの２ビットであるＴＲ値を反映したＴＲ信号に応じて４通りの参照電圧を発生し、これに応じて電圧調節回路２８０７が４通りに調節された電圧を発生させ、電源Ｓ２８４１として出力する点にある。
【０１９７】
なお、電源回路２８０１は昇圧回路２００９を有しているので、電圧調節回路２８０７は、標準の電源電圧よりも高い電圧の電源Ｓ２８４１を出力することが可能である。
本実施の形態における不揮発性メモリ２８４１の内容は、前述の実施の形態１７で示したもの（図４８参照）と同じである。
この内容例に示すデータが不揮発性メモリ２８４１に記憶されている状態において、マイコン部２８３０を検査するためにアドレス発生回路１０２から００００ｈを初期値として逐次１増分したアドレス信号Ｓ１０２ａを発生すると、逐次不揮発性メモリ１４１からＳＥＬＰ信号、ＴＲ信号、検査信号Ｓ１７４１ａ及び期待値信号Ｓ１７４１ｂが出力される。なお、検査信号、期待値信号は、１アドレスにおける検査用データ中の予め定められたビット数毎のデータをそれぞれ反映したものである。
【０１９８】
従って、１ｂであるＳＥＬＰ値に基づくＳＥＬＰ信号がスイッチ２８３８に与えられ、スイッチ２８３８はこれを受けて通常の電源をマイコン部２８３０の各回路ブロックへ動作電源Ｓ２８３８として供給する。これにより、通常電源による検査が行われる。
続いて、０１ｂであるＴＲ値に基づくＴＲ信号が参照電圧発生回路２８０８に与えられ、参照電圧発生回路２８０８はこれを受けて第１の参照電圧を発生することにより、電圧調節回路２８０７は第１電圧の出力Ｓ２８４１を発生する。これと共に、０ｂであるＳＥＬＰ値に基づくＳＥＬＰ信号がスイッチ２８３８に与えられ、スイッチ２８３８はこれを受けて当該出力Ｓ２８４１をマイコン部２６３０の各回路ブロックへ動作電源Ｓ２８３８として供給することになる。これにより、第１電圧の電源による検査が行われる。
【０１９９】
続いて、１１ｂであるＴＲ値、及び０ｂであるＳＥＬＰ値に基づいて、同様にして、第２電圧の電源による検査が行われる。
続いて、００ｂ〜１１ｂであるＴＲ値に基づくＴＲ信号が参照電圧発生回路２８０８に順次与えられ、参照電圧発生回路２８０８はこれを受けて４通りの参照電圧を順次発生させることにより、電圧調節回路２８０７は４通りの電圧の出力Ｓ２８４１を順次発生する。これと共に、０ｂであるＳＥＬＰ値に基づくＳＥＬＰ信号がスイッチ２６３８に与えられ、スイッチ２６３８はこれを受けて当該出力Ｓ２６３７をマイコン部２６３０の各回路ブロックへ動作電源Ｓ２６３８として供給することになる。これにより、電源電圧を順次変化させながら検査が行われる。
【０２００】
従って、この不揮発性メモリ内蔵マイコン２８１０によれば、マイコン部の各回路ブロックを、不揮発性メモリ内蔵マイコンの外部から供給される電源の電圧よりも高い様々な電源電圧により検査することが容易にできるようになる。
＜実施の形態１９＞
以下、本発明の実施の形態１９に係る不揮発性メモリ内蔵マイコンについて、図５１〜図５３を用いて説明する。
【０２０１】
図５１は、本発明の実施の形態１９に係る不揮発性メモリ内蔵マイコンの構成図である。
同図に示すように実施の形態１９に係る不揮発性メモリ内蔵マイコン３１１０は、実施の形態１８で示した不揮発性メモリ内蔵マイコン２８１０（図４９参照）を変更したものであり、ＣＰＵ１３１、ＲＡＭ１３２、タイマ１３３、シリアル１３４、ポート１３５、Ａ／Ｄ１３６、Ｄ／Ａ１３７、及びスイッチ３１３８を有するマイコン部３１３０と、不揮発性メモリ３１４１、入出力信号制御回路１４２、及びメモリＩ／Ｆ３１４３を有するメモリ部３１４０とを備えている。
【０２０２】
不揮発性メモリ３１４１は、電源回路３１４７、レジスタ３１４８及びセンスアンプ３１４９を有している。
実施の形態１８で示した不揮発性メモリ内蔵マイコン２８１０と比べた場合に特に異なる点は、電源回路３１４７から供給される電源Ｓ３１４１の電流値がＴＲ信号により示される上限値を超えているか否かがセンスアンプ３１４９により判断され、その判断結果を示す比較結果信号Ｓ３１４２がメモリＩ／Ｆ３１４３へ供給され、検査結果信号Ｓ１４３ｅの一部として論理比較回路１０４へ到達するように構成されている点である。
【０２０３】
良否判定回路１０５は、比較結果信号Ｓ３１４２が、電源Ｓ３１４１の電流値が前記上限値を超えていることを示す値であれば不良品、そうでなければ良品と判断する。
レジスタ３１４８はＴＲ信号により示されるＴＲ値を記憶する。本実施の形態において、ＴＲ値は電源電流の上限値を示すために用いられ、電源回路３１４７は固定された単一の電圧を発生するように構成される。
【０２０４】
図５１中の構成要素のうち前述の実施の形態で示した構成要素と同一であるものには、同一の符号を付しており、ここでは説明を省略する。
図５２は、センスアンプ３１４９の構成図である。同図に示すように、センスアンプ３１４９は、参照電流発生回路３１４５、及び電流比較回路３１４６を備えている。参照電流発生回路３１４５は、レジスタ３１４８が例えば２ビットのＴＲ値を記憶しているとして、その値に応じて４通りの電流値の参照電流を発生する定電流源である。電流比較回路３１４６は、電源回路３１４７から供給される電源Ｓ３１４１の電流値ＩＤＤが、参照電流発生回路３１４５により発生される電流値Ｉｒｅｆに応じて設定される上限値を超えているか否かを示す比較結果信号Ｓ３１４２を出力する。
【０２０５】
一具体例として、０１ｂであるＴＲ値をレジスタ３１４８に記憶させた場合、前記上限値がマイコン部３１３０のＳＴＯＰ電流規格にあたる６μＡに設定され、１１ｂであるＴＲ値をレジスタ３１４８に記憶させた場合、前記上限値がマイコン部３１３０の動作電流規格にあたる１００ｍＡに設定されるものとする。
図５３は、マイコン部３１３０の検査前に不揮発性メモリ３１４１に格納されるデータの構成例を示す図である。
【０２０６】
図５３に示すように、不揮発性メモリ３１４１の内容は、各メモリアドレスにつき、ＳＥＬＰ信号の値を定義するための１ビットのＳＥＬＰ値と、ＴＲ信号の値を定義するための２ビットのＴＲ値と、他のビットで構成される検査用データとからなる。なお、検査用データの意味については実施の形態１、４等で示したものと同じである。
図５３の内容例は、電流規格を考慮しない検査用データ群に対応させてＳＥＬＰ値を１ｂとし、続いてＳＴＯＰ電流規格による検査用データ群に対応させてＳＥＬＰ値を０ｂ、ＴＲ値を０１ｂとし、続いて動作電流規格による検査用データ群に対応させてＳＥＬＰ値を０ｂ、ＴＲ値を１１ｂとしている。
【０２０７】
この内容例に示すデータが不揮発性メモリ３１４１に記憶されている状態において、マイコン部３１３０を検査するためにアドレス発生回路１０２から００００ｈを初期値として逐次１増分したアドレス信号Ｓ１０２ａを発生すると、逐次不揮発性メモリ３１４１からＳＥＬＰ信号、ＴＲ信号、検査信号Ｓ１４１ａ及び期待値信号Ｓ１４１ｂが出力される。なお、検査信号、期待値信号は、１アドレスにおける検査用データ中の予め定められたビット数毎のデータをそれぞれ反映したものである。
【０２０８】
従って、１ｂであるＳＥＬＰ値に基づくＳＥＬＰ信号がスイッチ３１３８に与えられ、スイッチ３１３８はこれを受けて通常の電源をマイコン部３１３０の各回路ブロックへ動作電源Ｓ３１３８として供給する。通常の電源はセンスアンプ３１４９を経由しないので、その比較結果信号に基づく良否判定は行われない。これにより、電源規格を考慮しない検査が行われる。
【０２０９】
続いて、０１ｂであるＴＲ値に基づくＴＲ信号がレジスタ３１４８に与えられ、レジスタ３１４８はこの値を記憶すると共に参照電流発生回路３１４５へ供給する。参照電流発生回路３１４５はこれを受けて第１の参照電流を発生する。これと共に、０ｂであるＳＥＬＰ値に基づくＳＥＬＰ信号がスイッチ３１３８に与えられ、スイッチ３１３８はこれを受けて当該出力Ｓ３１４１をマイコン部３１３０の各回路ブロックへ動作電源Ｓ３１３８として供給する。動作電源Ｓ３１３８の電流値は、電流比較回路１３４６において第１の参照電流に応じたＳＴＯＰ電流規格における上限値と比較される。これにより、ＳＴＯＰ電流規格に基づく検査が行われる。
【０２１０】
続いて、１１ｂであるＴＲ値、及び０ｂであるＳＥＬＰ値に基づいて、同様にして、動作電流規格に基づく検査が行われる。
従って、この不揮発性メモリ内蔵マイコン３１１０によれば、様々な電流規格に基づいてマイコン部の消費電流を検査することが容易にできるようになる。
＜実施の形態２０＞
以下、本発明の実施の形態２０に係る不揮発性メモリ内蔵マイコンについて、図５４〜図５６を用いて説明する。
【０２１１】
図５４は、本発明の実施の形態２０に係る不揮発性メモリ内蔵マイコンの構成図である。
同図に示すように実施の形態２０に係る不揮発性メモリ内蔵マイコン２４１０は、ＣＰＵ１３１、ＲＡＭ１３２、タイマ１３３、シリアル１３４、ポート１３５、Ａ／Ｄ１３６、及びＤ／Ａ１３７を有するマイコン部１３０と、不揮発性メモリ２４４１、入出力信号制御回路１４２、メモリＩ／Ｆ１４３、及び不良アドレス書込制御回路２４４４を有するメモリ部２４４０とを備えている。
【０２１２】
また、当該不揮発性メモリ内蔵マイコン２４１０を検査するための外部装置であるメモリテスター２４００は、実施の形態１で示したメモリテスター１００（図１参照）における論理比較回路１０４に変更を加えた論理比較回路２４０４を備えている。
実施の形態１で示した不揮発性メモリ内蔵マイコン１１０（図１参照）、及びメモリテスター１００と比べた場合に特に異なる点は、論理比較回路２４０４が不一致を検出した場合に、起動信号Ｓ２４０４を不良アドレス書込制御回路２４４４へ供給するように構成されている点、及び起動信号Ｓ２４０４が供給された時点でのアドレスが、不良アドレス書込制御回路２４４４により不揮発性メモリ２４４１へ書込まれるように構成されている点である。
【０２１３】
また、図５４では各構成要素間を結ぶ実線矢印により検査時における信号の流れを示し、破線矢印により検査時以外の通常時における信号の流れを示している。この実線矢印及び破線矢印で示される信号は、１又は複数本の信号線を通じて伝達される。
図５４中の構成要素のうち前述の実施の形態で示した構成要素と同一であるものには、同一の符号を付しており、ここでは説明を省略する。
【０２１４】
図５５（Ａ）は、マイコン部１３０の検査前に不揮発性メモリ２４４１に格納されるデータの内容例、図５５（Ｂ）は当該検査後の内容例を示す図である。これらの検査用データの意味については実施の形態１、４等で示したものと同じである。
図５５（Ａ）は、マイコン部１３０の４種類の回路ブロックをそれぞれ検査するための検査用データ群Ａ〜Ｄが格納されている内容例を示している。
【０２１５】
図５５（Ｂ）は、検査において検査結果信号と期待値信号との不一致が見出され、そのため不揮発性メモリ２４４１の先頭ブロックに格納されていたデータが消去され、不良アドレスが書き込まれた後の内容例を示している。
図５６は、実施の形態２０に係る検査の手順を示したフローチャートである。図５５（Ａ）に示すデータが不揮発性メモリ２４４１に記憶されている状態において、実施の形態１で示した手順に従って、検査用データ群Ａ〜Ｄに基づいて各回路ブロックの検査が順次行われる（ステップＳ２４０１〜ステップＳ２４０４）。何れかの検査において、論理比較回路２４０４が検査結果信号１４３ｅと期待値信号Ｓ１４３ｄとの不一致を検出すると（ステップＳ２４０３：ＹＥＳ）、起動信号Ｓ２４０４を発することにより不良アドレス書込制御回路２４４４を起動する（ステップＳ２４０５）。
【０２１６】
起動された不良アドレス書込制御回路２４４４は、アドレス信号Ｓ１０２ａにより示されるアドレスをラッチし（ステップＳ２４０６）、次に不揮発性メモリの先頭ブロックに記憶されているデータを消去し（ステップＳ２４０７）、次に前記ラッチされたアドレスを当該先頭ブロックに書込む（ステップＳ２４０８）。この結果、不揮発性メモリ２４４１の内容は、図５５（Ｂ）に示したものとなる。
【０２１７】
このデータの消去及びアドレスの書込みは、不良アドレス書込制御回路２４４４が書込制御信号Ｓ２４４４を不揮発性メモリ２４４１へ供給することにより行われる。
従って、この不揮発性メモリ内蔵マイコン２４１０によれば、不揮発性メモリに不良アドレスを書き込むことにより電源が一旦喪失しても回復後再びその不良アドレスを認識できるので、検査手順の自由度が高まり、もって不良解析作業の効率化が図られる。
＜実施の形態２１＞
以下、本発明の実施の形態２１に係る不揮発性メモリ内蔵マイコンについて、図５７〜図５９を用いて説明する。
【０２１８】
図５７は、本発明の実施の形態２１に係る不揮発性メモリ内蔵マイコンの構成図である。
同図に示すように実施の形態２１に係る不揮発性メモリ内蔵マイコン２６１０は、実施の形態２０で示した不揮発性メモリ内蔵マイコン２４１０（図５４参照）を変更したものであり、ＣＰＵ１３１、ＲＡＭ１３２、タイマ１３３、シリアル１３４、ポート２６３５、Ａ／Ｄ１３６、及びＤ／Ａ１３７を有するマイコン部２６３０と、不揮発性メモリ２６４１、入出力信号制御回路１４２、メモリＩ／Ｆ１４３、及び不良アドレス書込制御回路２６４４を有するメモリ部２６４０とを備えている。
【０２１９】
不揮発性メモリ内蔵マイコン２４１０と比べた場合に特に異なる点は、不揮発性メモリ２６４１がＣＰＵ１３１により実行可能な解析用プログラムを記憶している点、及び不良アドレス書込制御回路２６４４がポート２６３５を介してＣＰＵ１３１に当該解析用プログラムの実行開始を指示できるように構成されている点である。
また、図５７では各構成要素間を結ぶ実線矢印により検査時における信号の流れを示し、破線矢印により検査時以外の通常時における信号の流れを示している。この実線矢印及び破線矢印で示される信号は、１又は複数本の信号線を通じて伝達される。
【０２２０】
図５７中の構成要素のうち前述の実施の形態で示した構成要素と同一であるものには、同一の符号を付しており、ここでは説明を省略する。
図５８（Ａ）は、マイコン部２６３０の検査前に不揮発性メモリ２６４１に格納されるデータの内容例、図５５（Ｂ）は当該検査後の内容例を示す図である。検査用データ群Ａ〜Ｃの意味については実施の形態１、４等で示したものと同じである。解析用プログラムは、ＣＰＵ１３１実行可能な機械語命令列である。
【０２２１】
図５８（Ａ）の内容例は、マイコン部２６３０の３種類の回路ブロックをそれぞれ検査するための検査用データ群Ａ〜Ｃ、及び解析用プログラムが格納されている状態を示している。
図５８（Ｂ）の内容例は、検査において検査結果信号と期待値信号との不一致が見出され、そのため不揮発性メモリ２６４１の先頭ブロックに格納されていたデータが消去され、不良アドレスが書き込まれた後の状態を示している。
【０２２２】
図５９は、実施の形態２１に係る検査の手順を示したフローチャートである。図５８（Ａ）に示すデータが不揮発性メモリ２６４１に記憶されている状態において、実施の形態２０で示したようにして、検査用データ群Ａ〜Ｃに基づく各回路ブロックの検査（ステップＳ２４１１〜ステップＳ２４１４）、及び不良アドレスの書き込み（ステップＳ２４１５〜ステップＳ２４１８）が行われ、不揮発性メモリ２６４１の内容は図５８（Ｂ）に示したものとなる。続いて、不良アドレス書込制御回路２６１４は、解析用プログラムの先頭アドレスを示すと共にＣＰＵ１３１のＨＡＬＴを解除するための制御信号Ｓ２６４４ｂを、ポート２６３５を介してＣＰＵ１３１に供給し、ＣＰＵ１３１はこれを受けて当該解析用プログラムの実行を開始する（ステップＳ２４１９）。
【０２２３】
当該解析用プログラムは、例えば不揮発性メモリに書き込まれた不良アドレスを参照して当該不良に関連する回路ブロックを識別し、当該識別された回路ブロックを重点的に動作させることにより不良状況を精密に解析する役割を担う。
従って、この不揮発性メモリ内蔵マイコン２６１０によれば、不揮発性メモリに不良アドレスを書き込むことにより電源が一旦喪失しても回復後再びその不良アドレスを認識できるので、検査手順の自由度が高まり、もって不良解析作業の効率化が図られると同時に、解析用プログラムを実行することによって不良状況の精密な解析が可能となる。
＜実施の形態２２＞
以下、本発明の実施の形態２２に係る不揮発性メモリ内蔵マイコンの検査方法について、図６０〜図６２を用いて説明する。
【０２２４】
図６０は、本発明の実施の形態２２に係る検査方法を実施するための検査環境の構成図である。当該検査環境には、検査対象たる不揮発性メモリ内蔵マイコン１１０、当該マイコンを検査するためのメモリテスター１００、及び不揮発性メモリ１４１にロードされるべきデータを格納している外部メモリ１１２１が含まれる。不揮発性メモリ内蔵マイコン１１０、及びメモリテスター１００は、実施の形態１で示したもの同一である。
【０２２５】
図６０中の構成要素のうち前述の実施の形態で示した構成要素と同一であるものには、同一の符号を付しており、ここでは説明を省略する。
外部メモリ１１２１は、具体的にはハードディスク装置、メモリ装置等であり、不揮発性メモリ１４１の容量よりも多量の検査用データを格納していて、当該検査用データの一部を不揮発性メモリ１４１へ供給し記憶させるように構成されている。
【０２２６】
図６１は、実施の形態２２において外部メモリ１１２１に格納されているデータの内容例を示す図である。この例では、外部メモリ１１２１は、不揮発性メモリ１４１の２個分に相当する記憶領域を有していて、マイコン部１３０のＣＰＵ本体、Ａ／Ｄ、タイマー等の各回路ブロックを検査するための検査用データ群を、厳格な検査規格Ａ及び緩和された検査規格Ｂのそれぞれについて格納している。
【０２２７】
不揮発性メモリ１４１には、一度に、検査規格Ａ及び検査規格Ｂの何れか一方についての検査用データ群がロード可能である。
図６２は、実施の形態２２に係る検査の手順を示したフローチャートである。
まず、検査規格Ａについての検査用データ群を外部メモリ１１２１から不揮発性メモリ１４１へ次のようにしてロードする。アドレス発生回路１０２から０００００ｈを初期値として逐次１増分したアドレス信号Ｓ１０２ｃを発生して外部メモリ１１２１へ供給すると共に、その下位１６ビットをアドレス信号Ｓ１０２ａとして不揮発性メモリ１４１へ供給しつつ、テスト信号発生回路１０６から外部メモリ１１２１へ読出信号Ｓ１０６ｃを供給する。外部メモリ１１２１は、アドレス信号Ｓ１０２ｃ及び読出信号Ｓ１０６ｃを受けてデータＳ１１２１へ検査規格Ａの検査用データを逐次出力する。テスト信号発生回路１０６は不揮発性メモリ１４１に対し、書込コマンドを示す制御信号Ｓ１０６ｂをメモリＩ／Ｆ１４３を介して供給することにより、当該検査用データをロードさせる（ステップＳ１１２１）。
【０２２８】
次に、不揮発性メモリ１４１へロードされた検査規格Ａの検査用データを用いて、実施の形態１で示した手順に従って、検査を実施する（ステップＳ１１２２）。論理比較回路１０４によって検査結果信号Ｓ１４３ｅと期待値信号Ｓ１４３ｄとの不一致が見出されなかった場合（ステップＳ１１２３：ＮＯ）、良否判定回路１０５は、不揮発性メモリ内蔵マイコン１１０を検査規格Ａ及びＢを共に満たす良品であると判定する。
【０２２９】
不一致が見出された場合（ステップＳ１１２３：ＹＥＳ）、検査規格Ｂについての検査用データ群を外部メモリ１１２１から不揮発性メモリ１４１へロードする（ステップＳ１１２５）。このための具体的な方法は検査規格Ａについて述べたものと略同様であり、アドレス発生回路１０２が１００００ｈを初期値として逐次１増分したアドレス信号Ｓ１０２ｃを発生する点においてのみ異なる。
【０２３０】
次に、不揮発性メモリ１４１へロードされた検査規格Ｂの検査用データを用いて検査を実施する（ステップＳ１１２６）。論理比較回路１０４によって検査結果信号Ｓ１４３ｅと期待値信号Ｓ１４３ｄとの不一致が見出されなかった場合（ステップＳ１１２７：ＮＯ）、良否判定回路１０５は、不揮発性メモリ内蔵マイコン１１０を検査規格Ｂのみを満たす良品であると判定する。
【０２３１】
不一致が見出された場合（ステップＳ１１２７：ＹＥＳ）、良否判定回路１０５は、不揮発性メモリ内蔵マイコン１１０を不良品であると判定する（ステップＳ１１２９）。
従って、この検査方法によれば、不揮発性メモリ１４１から検査用データを供給することによって、基本的にメモリテスターがあれば不揮発性メモリ内蔵マイコンの検査が可能となるので、検査コストの低減に寄与する。さらに、不揮発性メモリ１４１が単一の検査規格についての検査用データに対応する記憶容量しか持たない場合であっても、複数の検査規格それぞれについての検査用データを、外部メモリから順次ロードして検査を実施するので、検査規格ごとのランク分けが可能となる。
＜実施の形態２３＞
以下、本発明の実施の形態２３に係る不揮発性メモリ内蔵マイコンの検査方法について、図６３〜図６６を用いて説明する。
【０２３２】
図６３は、本発明の実施の形態２３に係る検査方法を実施するための検査環境の構成図である。当該検査環境は、実施の形態２２で示した検査環境（図６０参照）におけるメモリテスターに、検査項目毎に良否判定結果を記録するためのレジスタ群１０７を追加して構成される。不揮発性メモリ内蔵マイコン１１０は、実施の形態１で示したもの同一である。
【０２３３】
図６３中の構成要素のうち前述の実施の形態で示した構成要素と同一であるものには、同一の符号を付しており、ここでは説明を省略する。
図６４は、実施の形態２３において外部メモリ１１２１に格納されているデータの内容例を示す図である。この例では、外部メモリ１１２１は、不揮発性メモリ１４１の３個分に相当する記憶領域を有していて、不揮発性メモリの検査用データ群、マイコン部１３０に関する検査項目Ａ及びＢの検査用データ群、及びマイコン部１３０に関する検査項目Ｃ及びＤの検査用データ群を、それぞれ不揮発性メモリの１個分に相当する領域に格納している。
【０２３４】
図６５及び図６６は、実施の形態２３に係る検査の手順の前半部及び後半部をそれぞれ示すフローチャートである。
前半部では、まず、レジスタ群１０７に含まれる全てのレジスタをリセットし（ステップＳ１１３１）、次に、所定数の検査サンプルの各々を対象として以下の処理を繰り返す（ステップＳ１１３２〜ステップＳ１１４２）。当該所定数は、例えば検査サンプル総数の１０％とする。
【０２３５】
対象となる検査サンプルについて、ＤＣ検査（ステップＳ１１３３）、及び不揮発性メモリの検査を実施する（ステップＳ１１３４）。
続いて、マイコン部１３０に関する検査項目Ａ及びＢの検査用データ群を外部メモリ１１２１から不揮発性メモリ１４１へロードし（ステップＳ１１３５）、検査項目Ａ及び検査項目Ｂの検査を実施し（ステップＳ１１３６）、ロードされている検査用データ群を消去する（ステップＳ１１３７）。データのロード、及び検査は、前述の実施の形態で示した手順に従って行えばよい。
【０２３６】
続いて、マイコン部１３０に関する検査項目Ｃ及びＤの検査用データ群を外部メモリ１１２１から不揮発性メモリ１４１へロードし（ステップＳ１１３８）、検査項目Ｃ及び検査項目Ｄの検査を実施し（ステップＳ１１３９）、ロードされている検査用データ群を消去する（ステップＳ１１４０）。
そして、マイコン部１３０に関する各検査項目のうちＦＡＩＬしたものについて、対応するレジスタをセットする（ステップＳ１１４１）。
【０２３７】
後半部では、まず、対応するレジスタがセットされている検査項目を選択し（ステップＳ１１５１）、次に、全検査サンプルの各々を対象として以下の処理を繰り返す（ステップＳ１１５２〜ステップＳ１１６０）。
対象となる検査サンプルについて、ＤＣ検査（ステップＳ１１５３）、及び不揮発性メモリの検査を実施する（ステップＳ１１５４）。
【０２３８】
続いて、ステップＳ１１５１において選択され、かつ未検査の検査項目がある間、以下の処理を繰り返す（ステップＳ１１５５〜ステップＳ１１５９）
未検査の検査項目に関する検査用データ群を、不揮発性メモリ１４１にロード可能な最大容量に達するまでロードし（ステップＳ１１５６）、ロードされた検査用データ群を用いて検査を実施し（ステップＳ１１５７）、ロードされている検査用データ群を消去する（ステップＳ１１５８）。
【０２３９】
従って、この検査方法によれば、前半部の抜き取り検査において不良発生率が低いと判断された検査項目について、後半部の全検査を省略するので、検査時間の短縮を図ることができる。例えば、このような検査をウェハから各検査サンプルを切り分ける前に実施し、パッケージング後に改めて全検査を行うように運用すれば、ウェハ段階での検査時間を短縮できると共に、製品品質も損なわれない。
＜実施の形態２４＞
以下、本発明の実施の形態２４に係る不揮発性メモリ内蔵マイコンの検査方法について、図６７〜図６９を用いて説明する。
【０２４０】
図６７は、本発明の実施の形態２３に係る検査方法を実施するための検査環境の構成図である。当該検査環境には、検査対象たる不揮発性メモリ内蔵マイコン４６１０及び４７１０、当該２個のマイコンを検査するためのメモリテスター４６００、並びにインターフェース回路４６５０が含まれる。
不揮発性メモリ内蔵マイコン４６１０及び４７１０は、実施の形態１で示した不揮発性メモリ内蔵マイコン１１０（図１参照）を変更したものであり、特に、不揮発性メモリ内蔵マイコン１１０における検査信号Ｓ１４２ａにそれぞれ相当する検査信号Ｓ４６４２ａ及び検査信号Ｓ４７４２ａが、外部へ抽出可能、かつ外部から注入可能に構成されている点で異なる。
【０２４１】
また、メモリテスター４６００は、実施の形態１で示したメモリテスター１００を変更したものであり、不揮発性メモリ内蔵マイコン４６１０からの検査結果信号と期待値信号との比較、及び不揮発性メモリ内蔵マイコン４７１０からの検査結果信号と期待値信号との比較が、それぞれ別個に行えるように構成されている点、データ及び制御信号が、不揮発性メモリ内蔵マイコン４６１０及び不揮発性メモリ内蔵マイコン４７１０へ、それぞれ別個に供給できるように構成されている点、及び、インターフェース回路４６５０へ制御信号を供給できるように構成されている点で異なる。
【０２４２】
インターフェース回路４６５０は、テスト信号発生回路４６０６からの制御信号Ｓ１０６ｃに応じて、検査信号Ｓ４６４２ａの伝送線路と検査信号Ｓ４７４２ａの伝送線路とを、短絡するか、又は開放するように構成されている。
また、図６７では各構成要素間を結ぶ実線矢印により検査時における信号の流れを示し、破線矢印により検査時以外の通常時における信号の流れを示している。この実線矢印及び破線矢印で示される信号は、１又は複数本の信号線を通じて伝達される。
【０２４３】
図６７中の構成要素のうち前述の実施の形態で示した構成要素と同一であるものには、同一の符号を付すと共に詳細を省略して記載し、ここでは説明を省略する。
図６８（Ａ）及び（Ｂ）は、それぞれ不揮発性メモリ４６４１、及び不揮発性メモリ４７４１に格納されるデータの内容例を示す図である。
同図に示すように、不揮発性メモリ４６４１には検査用データ群Ａが格納され、不揮発性メモリ４７４１には検査用データ群Ｂが格納されている。
【０２４４】
図６９は、実施の形態２４に係る検査の手順を示したフローチャートである。
テスト信号発生回路４６０６は、検査信号Ｓ４６５０及び検査信号Ｓ４７５０間を開放すべきことを示す制御信号Ｓ１０６ｃをインターフェース回路４６５０へ供給し、インターフェース回路４６５０はこれを受けて検査信号Ｓ４６４２ａ及びＳ４７４２ａ間を開放する（ステップＳ４６０１）。
【０２４５】
この状態で、メモリテスター４６００は、制御信号Ｓ１０６ｂ１を供給することにより、検査用データ群Ａを用いて不揮発性メモリ内蔵マイコン４６１０の検査を行う。このとき、メモリテスター４６００は、不揮発性メモリ内蔵マイコン４６１０からの検査結果信号Ｓ４６４３ｅ及び期待値信号Ｓ４６４３ｄを比較することにより良否判定を行い、不揮発性メモリ内蔵マイコン４７１０からの検査結果信号Ｓ４７４３ｅ及び期待値信号Ｓ４７４３ｄについては関知しない（ステップＳ４６０２）。
【０２４６】
続いて、メモリテスター４６００は、制御信号Ｓ１０６ｂ２を供給することにより、検査用データ群Ｂを用いて不揮発性メモリ内蔵マイコン４７１０の検査を行う。このとき、メモリテスター４６００は、不揮発性メモリ内蔵マイコン４７１０からの検査結果信号Ｓ４７４３ｅ及び期待値信号Ｓ４７４３ｄを比較することにより良否判定を行い、不揮発性メモリ内蔵マイコン４６１０からの検査結果信号Ｓ４６４３ｅ及び期待値信号Ｓ４６４３ｄについては関知しない（ステップＳ４６０３）。
【０２４７】
次に、テスト信号発生回路４６０６は、検査信号Ｓ４６５０及び検査信号Ｓ４７５０間を短絡すべきことを示す制御信号Ｓ１０６ｃをインターフェース回路４６５０へ供給し、インターフェース回路４６５０はこれを受けて検査信号Ｓ４６４２ａ及びＳ４７４２ａ間を短絡する（ステップＳ４６０４）。
この状態で、メモリテスター４６００は、制御信号Ｓ１０６ｂ１を供給することにより、不揮発性メモリ内蔵マイコン４６１０に対し、検査信号Ｓ４６４２ａに検査用データ群Ａを順次出力させると同時に、制御信号Ｓ１０６ｂ２を供給することにより、不揮発性メモリ内蔵マイコン４７１０に対し、検査信号Ｓ４７４２ａの出力を無効化（高インピーダンス状態に）させる。
【０２４８】
これにより検査用データＡは、検査信号Ｓ４６４２ａからインターフェース回路４６５０を介して不揮発性メモリ内蔵マイコン４７１０におけるマイコン部４７３０へ供給される。従って、メモリテスター４６００は、検査結果信号Ｓ４７４３ｅ及び期待値信号Ｓ４７４３ｄを比較することにより、検査用データ群Ａを用いて不揮発性メモリ内蔵マイコン４７１０の検査を行う。このとき、メモリテスター４６００は、不揮発性メモリ内蔵マイコン４６１０からの検査結果信号Ｓ４６４３ｅ及び期待値信号Ｓ４６４３ｄについては関知しない（ステップＳ４６０５）。
【０２４９】
続いて、不揮発性メモリ内蔵マイコン４６１０及び４６２０の役割を入れ替えて、検査用データ群Ｂを用いて不揮発性メモリ内蔵マイコン４６１０の検査を行う（ステップＳ４６０６）。
従って、この検査方法によれば、検査用データの規模が単一の不揮発性メモリの容量を越える場合に、複数の検査サンプルにおける不揮発性メモリに分割格納し、当該分割格納された検査用データを用いて当該複数の検査サンプルを検査するので、個々の不揮発性メモリにおいて検査用データの入れ替えが不要となり、検査時間の短縮を図ることができる。
＜実施の形態２５＞
以下、本発明の実施の形態２５に係る不揮発性メモリ内蔵マイコンについて、図７０及び図７１を用いて説明する。
【０２５０】
図７０は、本発明の実施の形態２５に係る不揮発性メモリ内蔵マイコンの構成図である。
同図に示すように実施の形態２１に係る不揮発性メモリ内蔵マイコン４２１０は、ＣＰＵ１３１、ＲＡＭ１３２、タイマ１３３、シリアル１３４、ポート１３５、Ａ／Ｄ１３６、及びＤ／Ａ１３７を有するマイコン部１３０と、不揮発性メモリ４２４１、入出力信号制御回路１４２、及びメモリＩ／Ｆ４２４３を有するメモリ部４２４０とを備えている。
【０２５１】
実施の形態１で示した不揮発性メモリ内蔵マイコン１１０（図１参照）と比べた場合に特に異なる点は、データ信号Ｓ１４３ａの内容にかかわらずＮＯＰ命令を表すデータ信号Ｓ１３１ｃがＣＰＵ１３１へ供給され、これにより逐次１増分したプログラムカウンタ値がアドレス信号Ｓ１３１ｄとして発せられるように構成されている点、及びこのアドレス信号Ｓ１３１ｄがメモリＩ／Ｆ４２４３を介してアドレス信号Ｓ１４３ｂとして不揮発性メモリ４２４１へ供給され、これにより検査用データが逐次読み出されるよう構成されている点である。
【０２５２】
また、図７０では各構成要素間を結ぶ実線矢印により検査時における信号の流れを示し、破線矢印により検査時以外の通常時における信号の流れを示している。この実線矢印及び破線矢印で示される信号は、１又は複数本の信号線を通じて伝達される。
図７０中の構成要素のうち前述の実施の形態で示した構成要素と同一であるものには、同一の符号を付しており、ここでは説明を省略する。
【０２５３】
図７１は、メモリＩ／Ｆ４２４３の特徴部分を示した構成図である。
同図に示すように、メモリＩ／Ｆ４２４３は、マルチプレクサ（ＭＰＸ）４２４４を備え、選択信号Ｓ４２１０ｂに応じて、通常動作時には不揮発性メモリ１４１から与えられたデータ信号Ｓ１４３ａをデータ信号Ｓ１３１ｃとして出力し、検査時にはＮＯＰ命令を表す信号Ｓ４２１０ａ（全ビットがＬＯＷレベルの信号とする）をデータ信号Ｓ１３１ｃとして出力する。選択信号Ｓ４２１０ｂは、メモリテスター６００から制御信号Ｓ１０６ｂに応じて供給される。
【０２５４】
不揮発性メモリ４２４１に格納されている検査用データの構造は、前述した実施の形態における検査用データと同一である。
不揮発性メモリ内蔵マイコン４２１０は次のようにして検査される。テスト信号発生回路１０６から発せられた制御信号Ｓ１０６ｂに応じてメモリＩ／Ｆ４２４３がＮＯＰ命令を表す信号をＣＰＵ１３１に供給する。これに応じてＣＰＵ１３１は逐次１増分するアドレス信号をメモリＩ／Ｆ４２４３を介して不揮発性メモリ４２４１へ供給し、不揮発性メモリ４２４１は格納している検査用データを逐次読み出して、検査信号Ｓ１４１ａ及び期待値信号Ｓ１４１ｂに出力する。以降、前述の実施の形態において示した手順と同様に、当該検査信号Ｓ１４１ａ及び期待値信号Ｓ１４１ｂに基づいて不揮発性メモリ内蔵マイコン４２１０の検査が行われる。
【０２５５】
従って、この不揮発性メモリ内蔵マイコン４２１０によれば、メモリテスターからのアドレス信号の供給が不要となりメモリテスターとの接続線数が削減されるので、同時に並行して検査できる不揮発性メモリ内蔵マイコンチップの数を増やすことができ、もって総合的な検査時間の短縮を図ることができる。
以上の説明から明らかなように、本発明に係る不揮発性メモリ内蔵マイクロコンピュータチップは、マイクロコンピュータ部とメモリ部とを含む半導体チップである不揮発性メモリ内蔵マイクロコンピュータチップであって、前記マイクロコンピュータ部は、ＣＰＵその他の回路ブロックを有し、前記メモリ部は、不揮発性メモリを含み、マイクロコンピュータ部内の各回路ブロックを駆動して検査を行うための複数の検査データを不揮発性メモリ内蔵マイクロコンピュータチップの外部から取得して不揮発性メモリに記録した後、各検査データに基づく検査信号を当該不揮発性メモリに逐次出力させるメモリ制御手段と、不揮発性メモリから逐次出力される検査信号に基づく信号を、前記マイクロコンピュータ部内の回路ブロックを駆動するために当該回路ブロックに伝達する駆動手段と、前記マイクロコンピュータ部内の各回路ブロックの駆動結果としての検査結果信号を受け取り当該検査結果信号に基づく信号を不揮発性メモリ内蔵マイクロコンピュータチップの外部に出力する出力手段とを有する。
【０２５６】
これにより、従来ロジックテスターから、マイクロコンピュータ（マイコン）部内のＣＰＵ等の各回路ブロックに検査用データを与えて行っていた検査を、不揮発性メモリに検査用データ群を記録した後、不揮発性メモリに検査用データを逐次出力させて、マイコン部内の各回路ブロックに与えることにより実現することができ、このため、不揮発性メモリ内蔵マイコンの外部においては基本的にメモリテスターがあれば検査を実施できるようになる。従って、ロジックテスターを用いた検査の工程を省略できるため、検査コストの削減が図れ、また、多数の端子を有する検査装置によって、同時に並行して検査できる不揮発性メモリ内蔵マイコンチップの数を増やすことができるため、総合的な検査時間の短縮が図れる。
【０２５７】
また、前記マイクロコンピュータ部は、前記回路ブロック以外に、当該マイクロコンピュータ部の外部とのデータの授受を行うインタフェースであるポートを有し、前記駆動手段は、不揮発性メモリから逐次出力される検査信号に基づく信号を前記ポートを介して前記マイクロコンピュータ部内の回路ブロックに伝達し、前記出力手段は、前記マイクロコンピュータ部内の各回路ブロックの駆動結果としての検査結果信号を前記ポートを介して受け取り当該検査結果信号に基づく信号を不揮発性メモリ内蔵マイクロコンピュータチップの外部に出力してもよい。
【０２５８】
これにより、ポートを介して外部とのデータの授受を行うようなマイコン部に対して、ロジックテスターからポートを介して検査用データの入出力をして検査するのではなく、不揮発性メモリから出力される検査用データがポートを通じてマイコン部に入力され、マイコン部による動作結果のデータはポートを通じてメモリ部経由で外部に出力されるという形態で検査がなされるので、ロジックテスターが不要となり、従来必要であったロジックテスターとポートとを結ぶ多数の接続線が不要となり、例えば多数の端子を有する検査装置によって同時に並行して検査できる不揮発性メモリ内蔵マイコンチップの数を増やすことができるようになるため総合的な検査時間の短縮が図れる。
【０２５９】
また、前記メモリ制御手段は、前記検査データに基づいてマイクロコンピュータ部内の回路ブロックの駆動が正常に行えた場合における駆動結果の期待値を示す期待値データと前記検査データとの組を、メモリ内蔵マイクロコンピュータチップの外部から複数取得し、前記不揮発性メモリの各アドレスに当該各組を記録し、メモリ内蔵マイクロコンピュータチップの外部から逐次供給されるアドレス信号に応じて、当該アドレス信号で示されるアドレスのメモリ内容の一部である検査データに基づく検査信号と、当該アドレスのメモリ内容の一部である期待値データに基づく期待値信号とを当該不揮発性メモリに出力させ、前記出力手段は、前記マイクロコンピュータ部内の各回路ブロックの駆動結果としての検査結果信号に基づく信号と、前記不揮発性メモリから出力され当該駆動結果の期待値に相当する期待値信号とを共に不揮発性メモリ内蔵マイクロコンピュータチップの外部に出力してもよい。
【０２６０】
これにより、マイコン部の各回路ブロックを駆動するための命令である検査データと、そのマイコン部が正常に動作する場合つまり良品である場合に、検査データによる駆動結果として各回路ブロックから返される値の期待値である期待値データとが対となって同期して不揮発性メモリから出力され、このことにより検査データに基づいて各回路ブロックから返される値と期待値データとが共に外部に出力されるので、メモリテスター等の外部装置においては、その各回路ブロックから返される値と期待値データとの比較により簡易に、マイコン部の各回路ブロックが正常に動作したか否かを判定することができるようになる。
【０２６１】
また、前記メモリ制御手段は、一定周期でアドレス信号を逐次出力するアドレス発生回路を有し、前記メモリ制御手段は、前記アドレス発生回路により出力されるアドレス信号に応じて、当該アドレス信号で示されるアドレスのメモリ内容である検査データに基づく検査信号を前記不揮発性メモリに出力させてもよい。  これにより、不揮発性メモリに検査データを格納した後に行われるマイコン部の各回路ブロックの検査については、不揮発性メモリ内蔵マイコン内部のアドレス発生回路からのアドレス信号が不揮発性メモリに逐次供給されることによりなされるため、外部から不揮発性メモリにアドレス信号を供給する必要がなくなる。従って、マイコン部の各回路ブロックの検査段階において、不揮発性メモリ内蔵マイコンに対して外部からアドレス信号を与えるための接続線は不要となり、このため、例えば多数の端子を有する検査装置によって同時に並行して検査できる不揮発性メモリ内蔵マイコンチップの数を増やすことができるようになるため総合的な検査時間の短縮が図れる。
【０２６２】
また、前記メモリ制御手段は、前記アドレス発生回路を制御するための制御データと前記検査データとの組を、メモリ内蔵マイクロコンピュータチップの外部から複数取得し、前記不揮発性メモリの各アドレスに当該各組を記録し、前記アドレス発生回路により出力されるアドレス信号に応じて、当該アドレス信号で示されるアドレスのメモリ内容の一部である検査データに基づく検査信号と、当該アドレスのメモリ内容の一部である制御データに基づく制御信号とを当該不揮発性メモリに出力させ、前記アドレス発生回路は、カウンタと、一定周期で前記カウンタの内容値を１ずつ増加させつつ当該カウンタの内容値に応じたアドレス信号を逐次出力するカウント手段と、前記不揮発性メモリから出力される制御信号を取得し当該制御信号に基づいて、前記カウンタの内容値を保持し或いは当該保持した値を前記カウンタの内容値として設定するカウンタ制御手段とを有してもよい。
【０２６３】
これにより、不揮発性メモリに検査データとともに記録される制御データによって、不揮発性メモリに与えるアドレスを変化させることができ、不揮発性メモリから出力される検査データの順を変化させることができるため、特定の検査データを繰り返し出力させる等、制御データを用いることにより、少ない検査データで多くの検査を行うことができるようになる。なお、不揮発性メモリの容量は有限であり、不揮発性メモリへの検査データの記録には時間を要するので、不揮発性メモリへの検査データの記録回数を抑えて、少ない検査データでより多くの検査が行えることは、検査時間を短縮し得る等の効果に繋がる。
【０２６４】
また、前記メモリ制御手段は、一群の検査データの終端を示す終了データをも含む検査データ群を、メモリ内蔵マイクロコンピュータチップの外部から複数取得し、前記不揮発性メモリの各アドレスに検査データを記録し、前記アドレス発生回路により出力されるアドレス信号に応じて、当該アドレス信号で示されるアドレスのメモリ内容の一部である検査データに基づく検査信号を当該不揮発性メモリに出力させ、前記アドレス発生回路は、カウンタと、一定周期で前記カウンタの内容値を１ずつ増加させつつ当該カウンタの内容値に応じたアドレス信号を逐次出力するカウント手段と、各検査データ群の不揮発性メモリ内における各先頭アドレスを、メモリ内蔵マイクロコンピュータチップの外部から伝えられ保持する検査データ群アドレス記憶手段と、前記不揮発性メモリから出力される検査信号のうち終了データに基づくものである終了信号を得ると、検査データ群アドレス記憶手段により保持されている１つの先頭アドレスを前記カウンタの内容値として設定するカウンタ制御手段とを有してもよい。
【０２６５】
これにより、不揮発性メモリに、検査対象となる回路ブロック別等に区分した検査データ群を複数格納した後において、外部から検査データ群を選択するための各先頭アドレスを与えるだけで、特定の検査データ群を用いた検査を行うことができるようになる。
また、前記メモリ制御手段は、一群の検査データの終端を示す終了データをも含む検査データ群を、メモリ内蔵マイクロコンピュータチップの外部から複数取得し、前記不揮発性メモリの各アドレスに検査データを記録し、前記アドレス発生回路により出力されるアドレス信号に応じて、当該アドレス信号で示されるアドレスのメモリ内容の一部である検査データに基づく検査信号を当該不揮発性メモリに出力させ、前記アドレス発生回路は、制御フラグ値とアドレス値との組をメモリ内蔵マイクロコンピュータチップの外部から順次伝えられるとその順に各組を保持するアドレス記憶手段を有し、前記アドレス発生回路は、前記アドレス記憶手段により保持されている未着目のアドレス値のうち先頭のものに着目し、着目したアドレス値を示すアドレス信号を出力する手順を実行し、更に、着目したアドレス値と組をなす制御フラグ値が第１値である場合には、次に不揮発性メモリから終了データに基づくものである終了信号が出力されるまでの間、当該着目したアドレス値から一定周期毎に１ずつ増加したアドレス値を示すアドレス信号を出力し、着目したアドレス値と組をなす制御フラグ値が第２値である場合には、一定周期後に再度前記手順を実行し、着目したアドレス値と組をなす制御フラグ値が第３値である場合には、次にメモリ内蔵マイクロコンピュータチップの外部から解除信号を受けるまでの間、既に出力したアドレス信号を継続して出力してもよい。
【０２６６】
これにより、検査データを読み出して出力させるために不揮発性メモリに与えるアドレス信号の発生を、外部から制御して、例えば特定アドレス信号を継続して発生させて、検査対象の回路に特定状態を保持させることができるようになる。
また、前記メモリ制御手段は、一定周期で逐次１ずつ増加して発生するアドレス信号を入力すると当該アドレス信号に所定の補正を施した結果としてのアドレス信号を逐次出力するアドレス補正回路を有し、前記メモリ制御手段は、前記アドレス補正回路により出力されるアドレス信号に応じて、当該アドレス信号で示されるアドレスのメモリ内容である検査データに基づく検査信号を前記不揮発性メモリに出力させ、前記アドレス補正回路は、繰返開始アドレス値、繰返終了アドレス値及び繰返回数を保持し、入力されるアドレス信号が示すアドレス値が当該繰返開始アドレス値と一致した時から一定周期で当該繰返開始アドレス値から当該繰返終了アドレス値までを順次示すアドレス信号を当該繰返回数分だけ出力してもよい。
【０２６７】
これにより、特定の検査データを繰り返し不揮発性メモリに出力させることができ、同一検査データを省略することができるようになる。
また、前記メモリ制御手段は、前記検査データに基づいてマイクロコンピュータ部内の回路ブロックの駆動が正常に行えた場合における駆動結果の期待値を示す期待値データと前記検査データとの組を、メモリ内蔵マイクロコンピュータチップの外部から複数取得し、前記不揮発性メモリの各アドレスに当該各組を記録し、メモリ内蔵マイクロコンピュータチップの外部から逐次供給されるアドレス信号に応じて、当該アドレス信号で示されるアドレスのメモリ内容の一部である検査データに基づく検査信号と、当該アドレスのメモリ内容の一部である期待値データに基づく期待値信号とを当該不揮発性メモリに出力させ、前記各組における検査データと期待値データとのビット数の配分は、検査データの内容に応じて異なり、前記駆動手段は、不揮発性メモリから逐次出力される検査信号に加えて期待値信号の少なくとも一部を含む混合信号に基づく信号を前記ポートに伝え、前記ポートは、前記駆動手段により伝達される信号の内容に応じて、当該信号から検査信号に基づく部分を抽出して前記マイクロコンピュータ部内の該当回路ブロックに伝えてもよい。
【０２６８】
これにより、マイコン部内の回路ブロック毎に、必要な検査信号のデータ量が異なっている場合にも対応して検査を行うことができるようになる。
また、前記駆動手段は、不揮発性メモリ内蔵マイクロコンピュータチップの外部から印加される入力信号基準電圧に基づいて前記検査信号を整形して、整形結果の信号を、前記ポートを介して前記マイクロコンピュータ部内の回路ブロックに伝達し、前記出力手段は、不揮発性メモリ内蔵マイクロコンピュータチップの外部から印加される比較基準電圧に基づいて前記ポートを介して受け取った検査結果信号を整形して、整形結果の信号を、不揮発性メモリ内蔵マイクロコンピュータチップの外部に出力してもよい。
【０２６９】
これにより、マイコン部の各回路ブロックを駆動するために必要な電圧に合わせて検査信号を送って検査することが可能になり、また、マイコン部の各回路ブロックからの検査結果の各ビット値が１であるか０であるかを適切に切り分けることが可能になる。
また、前記駆動手段は、前記マイクロコンピュータ部内の回路ブロックそれぞれと独立した接続線で接続されており、該当の接続線を介して前記検査信号に基づく信号を１又は複数の前記回路ブロックに伝達し、前記出力手段は、前記マイクロコンピュータ部内の各回路ブロックの駆動結果としての検査結果信号を該当の接続線を介して受け取り当該検査結果信号に基づく信号を不揮発性メモリ内蔵マイクロコンピュータチップの外部に出力してもよい。
【０２７０】
これにより、マイコン部の各回路ブロックに個別直接的に検査用の信号を与えて検査を行うことができるため、ポートを通じての検査よりも多様な検査が可能になり得る。
また、前記メモリ制御手段は、前記検査データを、メモリ内蔵マイクロコンピュータチップの外部から取得して前記不揮発性メモリの各アドレスに記録し、メモリ内蔵マイクロコンピュータチップの外部から逐次供給されるアドレス信号に応じて、当該アドレス信号で示されるアドレスのメモリ内容である検査データに基づく検査信号を当該不揮発性メモリに出力させ、前記メモリ部は更に、メモリ内蔵マイクロコンピュータチップの外部から逐次供給される前記アドレス信号に基づき、マイクロコンピュータ部内の検査対象となる回路ブロックを特定する検査対象特定回路を有し、前記駆動手段は、前記検査信号に基づく信号を前記検査対象特定回路により特定された回路ブロックに該当の接続線を介して伝達し、前記出力手段は、前記検査対象特定回路により特定された回路ブロックからの検査結果信号を該当の接続線を介して受け取り当該検査結果信号に基づく信号を不揮発性メモリ内蔵マイクロコンピュータチップの外部に出力してもよい。
【０２７１】
これにより、検査データの検査対象となる各回路ブロックを任意に選択して、その回路ブロックに直接的に検査用の信号を与えて検査を行うことができるようになる。
また、前記メモリ制御手段は、マイクロコンピュータ部内の回路ブロックのうち前記検査データによる検査の対象となる回路ブロックを特定するための回路選択情報と前記検査データとの組を、メモリ内蔵マイクロコンピュータチップの外部から複数取得し、前記不揮発性メモリの各アドレスに当該各組を記録し、メモリ内蔵マイクロコンピュータチップの外部から逐次供給されるアドレス信号に応じて、当該アドレス信号で示されるアドレスのメモリ内容の一部である検査データに基づく検査信号と、当該アドレスのメモリ内容の一部である回路選択情報に基づくセレクト信号とを当該不揮発性メモリに出力させ、前記駆動手段は、前記不揮発性メモリから出力された前記セレクト信号に基づき検査の対象となる回路ブロックを特定し、当該セレクト信号とともに前記不揮発性メモリから出力された前記検査信号に基づく信号を、当該特定された回路ブロックに該当の接続線を介して伝達してもよい。
【０２７２】
これにより、検査データと回路選択情報（セレクト信号）とを対応付けて不揮発性メモリに格納すれば、検査データの検査対象となる各回路ブロックをポートを介することなく直接的に検査することができるようになる。
また、前記メモリ制御手段は、複数の不揮発性メモリを含み、マイクロコンピュータ部内の各回路ブロックを駆動して検査を行うための複数の検査データを不揮発性メモリ内蔵マイクロコンピュータチップの外部から取得して各不揮発性メモリに記録した後、各検査データに基づく検査信号を各不揮発性メモリに逐次出力させ、前記メモリ制御手段は、前記検査信号を各不揮発性メモリに逐次出力させるに際して、各不揮発性メモリが、同一の回路ブロックについての検査を行うための検査データに基づく検査信号を同時に出力しないように各不揮発性メモリを制御し、前記駆動手段は、各不揮発性メモリから逐次出力される検査信号を取得し、各検査信号に基づく各信号を該当の各回路ブロックに伝達してもよい。
【０２７３】
これにより、複数の不揮発性メモリそれぞれに格納された検査データによって、並行的にマイコン部の各回路ブロックを検査することができるようになり、検査時間の短縮化が図れる。
また、前記マイクロコンピュータ部は、ＣＰＵを有し、前記不揮発性メモリは、発振回路を有し、前記不揮発性メモリ内蔵マイクロコンピュータチップは、前記発振回路の発振により生じるクロック信号と、当該不揮発性メモリ内蔵マイクロコンピュータチップの外部から入力されるクロック信号とのいずれかを選択的に当該ＣＰＵに供給する選択回路を備えてもよい。
【０２７４】
これにより、不揮発性メモリ内の発振回路によるクロック信号と、外部の水晶発振回路によるクロック信号とを切り換えてＣＰＵに供給して検査を行うことができるようになり、特定のクロック周期での検査が実現できるようになる。なお、この発振回路としては、一般に不揮発性メモリの電源供給のために用いられる発振回路が活用できる。
また、前記メモリ制御手段は、前記選択回路にいずれのクロック信号を選択させるかを指定する選択データと前記検査データとの組を、メモリ内蔵マイクロコンピュータチップの外部から複数取得し、前記不揮発性メモリの各アドレスに当該各組を記録し、メモリ内蔵マイクロコンピュータチップの外部から逐次供給されるアドレス信号に応じて、当該アドレス信号で示されるアドレスのメモリ内容の一部である検査データに基づく検査信号と、当該アドレスのメモリ内容の一部である選択データに基づく選択信号とを当該不揮発性メモリに出力させ、前記選択回路は、前記不揮発性メモリから出力される選択信号に基づいてＣＰＵに供給するクロック信号を選択してもよい。
【０２７５】
これにより、不揮発性メモリに記録する内容によって、クロック信号の選択を行うことができるようになり、例えば、ある回路ブロックの検査を不揮発性メモリ内の発振回路により低速のクロック信号を与えた状態で行うことを容易に指定できるようになる。
また、前記不揮発性メモリにおける前記発振回路は、入力される信号に応じて複数の予め定まっている発振周期のいずれかで発振してクロック信号を発生し、前記メモリ制御手段は、前記発振回路による発振周期を選択するための発振周期選択データと前記検査データとの組を、メモリ内蔵マイクロコンピュータチップの外部から複数取得し、前記不揮発性メモリの各アドレスに当該各組を記録し、メモリ内蔵マイクロコンピュータチップの外部から逐次供給されるアドレス信号に応じて、当該アドレス信号で示されるアドレスのメモリセル内容の一部である検査データに基づく検査信号を当該不揮発性メモリに出力させるとともに、当該アドレスのメモリセル内容の一部である発振周期選択データを当該メモリセルから読み出して当該発振周期選択データに基づく信号を前記発振回路に入力するよう当該不揮発性メモリを制御してもよい。
【０２７６】
これにより、複数のクロック周期のいずれかを選択しての検査が行えるため、実行速度を切り換えて各回路ブロックの動作品質を検査すること等ができるようになる。
また、前記出力手段は、前記不揮発性メモリから出力される検査信号によって定められる時間、前記検査結果信号に基づく前記信号を遅延させる遅延部を有し、当該遅延部により遅延された後の信号を出力してもよい。
【０２７７】
これにより、検査結果信号に対して様々な遅延を与えることによって得られる遅延検査結果信号に基づいて各回路ブロックを良否判定できるので、微小なタイミングずれの検出に効果がある。さらに、タイミングずれを補償した検査信号が発せられるように、複数の検査対象チップのそれぞれについて、個別に遅延量を示す内容を不揮発性メモリに記録すれば、評価解析時における検査プログラムの調整が不要となり、評価冶具の簡素化が図られる。
【０２７８】
また、前記駆動手段は、前記不揮発性メモリから出力される検査信号によって定められる時間、前記回路ブロックに伝達されるべき信号を遅延させる遅延部を有し、当該遅延部により遅延された後の信号を前記回路ブロックに伝達してもよい。
これにより、検査信号に対して様々な遅延を与えることによって得られる遅延検査信号に基づいて各回路ブロックを良否判定できるので、検査信号（実使用における入力信号）に許容される遅延時間の上限を評価することが容易にできるようになる。
【０２７９】
また、前記不揮発性メモリ内蔵マイクロコンピュータチップは、さらに、前記不揮発性メモリに記録されている検査データにより指定される電圧の電源電力を、前記マイクロコンピュータ部へ供給する電源手段を有し、前記マイクロコンピュータ部は、当該電源電力により動作するように構成されてもよい。
これにより、マイクロコンピュータ部の各回路ブロックを様々な電源電圧により検査することが容易にできるようになる。
【０２８０】
また、前記マイクロコンピュータ部は、前記回路ブロックの１つにＤ／Ａ部を有し、当該Ｄ／Ａ部は、前記駆動手段から伝達される信号により指定される電圧信号を出力し、前記マイクロコンピュータ部へ電源として供給するように構成されてもよい。
これにより、Ｄ／Ａ部を電源手段として機能させるので、マイクロコンピュータ部の各回路ブロックを様々な電源電圧により検査することが、追加回路を設けることなく容易にできるようになる。
【０２８１】
また、前記不揮発性メモリは、入力された電圧以上の電圧信号を出力可能な電源回路を有し、当該電源回路は、前記不揮発性メモリに記録されている検査データにより指定される電圧信号を出力し、前記マイクロコンピュータ部へ電源として供給するように構成されてもよい。
これにより、不揮発性メモリにおける電源回路を電源手段として機能させるので、マイクロコンピュータ部の各回路ブロックを様々な電源電圧により検査することが、追加回路を設けることなく容易にできるようになる。また、当該電源回路は昇圧回路を含んでいるので、外部から供給される電源電圧よりも高い電圧による検査が可能となる。
【０２８２】
また、前記不揮発性メモリ内蔵マイクロコンピュータチップは、さらに、前記マイクロコンピュータ部へ供給される電源の電流が、前記不揮発性メモリに記録されている検査データにより指定される量を超えているか否かを示す比較結果信号を出力する電流比較手段を有し、前記出力手段は、さらに、当該比較結果信号を受け取り当該比較結果信号に基づく信号を不揮発性メモリ内蔵マイクロコンピュータチップの外部に出力してもよい。
【０２８３】
これにより、様々な電流規格に基づいてマイクロコンピュータ部の消費電流を検査することが容易にできるようになる。
また、前記不揮発性メモリは、センスアンプと、レジスタとを含み、当該レジスタは、前記不揮発性メモリに記録されている検査データを複製保持し、当該センスアンプは、マイクロコンピュータ部へ供給される電源の電流が、当該レジスタに複製保持されている検査データにより指定される量を超えているか否かを示す比較結果信号を出力するように構成されてもよい。
【０２８４】
これにより、不揮発性メモリにおけるセンスアンプを電流比較手段として電流比較を行うので、様々な電流規格に基づいてマイクロコンピュータ部の消費電流を検査することが、追加回路を設けることなく容易にできるようになる。
また、前記メモリ制御手段は、さらに、検査において不良判定がなされたことを示す信号を取得し、当該信号が取得された時点の前記アドレス信号により示されるアドレスデータを、不良アドレスデータとして前記不揮発性メモリの所定のアドレスに記録してもよい。
【０２８５】
これにより、不揮発性メモリに不良アドレスを書き込むことにより電源が一旦喪失しても回復後再びその不良アドレスを認識できるので、検査手順の自由度が高まり、もって不良解析作業の効率化が図られる。
また、前記マイクロコンピュータ部は、ＣＰＵを有し、前記メモリ制御手段は、さらに、当該ＣＰＵによって実行可能な解析用プログラムを、検査に先立って、メモリ内蔵マイクロコンピュータチップの外部から取得し、当該取得したプログラムを前記不揮発性メモリの所定の先頭アドレス以降に記録し、前記不良アドレスデータを記録した後、当該先頭アドレスからの実行開始を指示する制御信号を当該ＣＰＵに供給し、当該ＣＰＵは、当該制御信号を受けて、前記解析用プログラムを実行してもよい。
【０２８６】
これにより、不揮発性メモリに不良アドレスを書き込むことにより電源が一旦喪失しても回復後再びその不良アドレスを認識できるので、検査手順の自由度が高まり、もって不良解析作業の効率化が図られると同時に、解析用プログラムを実行することによって不良状況の精密な解析が可能となる。
また、前記マイクロコンピュータ部は、ＣＰＵを有し、前記メモリ制御手段は、当該ＣＰＵへ無動作命令（ＮＯＰ命令）を表すデータ信号を供給し、当該ＣＰＵは、当該データ信号を受けて、前記メモリ制御手段へアドレス信号を逐次供給し、前記メモリ制御手段は、当該アドレス信号に応じて、当該アドレス信号で示されるアドレスのメモリ内容である検査データに基づく検査信号を前記不揮発性メモリに出力させてもよい。
【０２８７】
これにより、外部からのアドレス信号の供給が不要となり外部のテスト装置との接続線数が削減されるので、同時に並行して検査できる不揮発性メモリ内蔵マイコンチップの数を増やすことができ、もって総合的な検査時間の短縮を図ることができる。
また、本発明に係る検査方法は、マイクロコンピュータ部と不揮発性メモリ部とを含んで構成される半導体チップを、当該不揮発性メモリ部に記録された検査データを用いて検査する検査方法であって、第１の検査データを当該不揮発性メモリ部に記録した後、当該第１の検査データを用いて当該マイクロコンピュータ部を検査する第１検査ステップと、当該検査において不良と判断された場合に、当該不揮発性メモリ部の内容を第２の検査データに書き換え、その後、当該第２の検査データを用いて当該マイクロコンピュータ部を検査する第２検査ステップとを含む。
【０２８８】
これにより、不揮発性メモリから検査用データを供給することによって、基本的にメモリテスターがあれば不揮発性メモリ内蔵マイコンの検査が可能となるので、検査コストの低減に寄与する。不揮発性メモリが、例えば単一の検査規格についての検査用データに対応する記憶容量しか持たない場合であっても、複数の検査規格それぞれについての検査用データを、外部から順次ロードして検査を実施するので、検査規格ごとのランク分けが可能となる。
【０２８９】
また、本発明の検査方法は、それぞれがマイクロコンピュータ部と不揮発性メモリ部とを含んで構成される複数の半導体チップを、自身の不揮発性メモリ部に記録された個々の検査項目に対応する検査データを用いて、複数の検査項目について検査する検査方法であって、各検査項目について、対応する検査用データを前記不揮発性メモリ部に記録した後、当該記録された検査データを用いて行うマイクロコンピュータ部の検査を、前記複数の半導体チップのうちの所定数について実施する第１検査ステップと、当該第１検査ステップにおける検査結果に応じて、各検査項目について全数検査を行うか否かを決定する決定ステップと、全数検査を行うと決定された検査項目についてのみ、対応する検査データを前記不揮発性メモリ部に記録した後、当該記録された検査データを用いて行うマイクロコンピュータ部の検査を、前記複数の半導体チップの全てについて実施する第２検査ステップとを含む。
【０２９０】
これにより、第１検査ステップにおける抜き取り検査の結果に応じて、不良発生率が低いと判断された検査項目について、第２検査ステップにおける全検査を省略するので、検査時間の短縮を図ることができる。このような検査をウェハから各検査サンプルを切り分ける前に実施し、パッケージング後に改めて全検査を行うように運用すれば、ウェハ段階での検査時間を短縮できると共に、製品品質も損なわれない。
【０２９１】
また、本発明の検査方法は、それぞれがマイクロコンピュータ部と不揮発性メモリ部とを含んで構成される第１及び第２の半導体チップを、それぞれの不揮発性メモリ部に記録されている検査データを用いて検査する検査方法であって、当該第１及び第２の半導体チップは、当該第１の半導体チップにおける不揮発性メモリ部に記録されている第１の検査データを、第２の半導体チップへ供給可能に接続されており、当該第１の検査データを第２の半導体チップへ供給する供給ステップと、供給された当該第１の検査データを用いて、当該第２の半導体チップにおけるマイクロコンピュータ部を検査する検査ステップと、当該第２の半導体チップにおける不揮発性メモリ部に記録されている第２の検査データを用いて、当該第２の半導体チップにおけるマイクロコンピュータ部を検査する検査ステップとを含む。
【０２９２】
これにより、検査用データの規模が単一の不揮発性メモリの容量を越える場合に、当該第１及び第２の半導体チップにおける不揮発性メモリに、それぞれ第１及び第２の検査データとして分割格納した後、当該第１及び第２の検査データを用いて当該第２の半導体チップを検査することができるので、不揮発性メモリにおいて検査用データを書き換えることなく大規模な検査が実施可能となり、もって検査時間の短縮を図ることができる。
【産業上の利用可能性】
【０２９３】
本発明に係る不揮発性メモリ内蔵マイクロコンピュータチップは、効率的に検査を行うためのマイクロコンピュータチップとして有用である。
【図面の簡単な説明】
【０２９４】
【図１】本発明の実施の形態１に係る不揮発性メモリ内蔵マイコンの構成図である。
【図２】不揮発性メモリ１４１の構成図である。
【図３】マイコン部の検査に際して不揮発性メモリセルに格納される検査用データを示した図である。
【図４】不揮発性メモリ内蔵マイコン１１０のマイコン部１３０の検査時に生じる主な信号の関係を示した図である。
【図５】マイコン部１３０の検査時における各信号のタイミングチャートである。
【図６】本発明の実施の形態２に係る不揮発性メモリ内蔵マイコンの構成図である。
【図７】メモリテスターにより同時に検査できる不揮発性メモリ内蔵マイコンの数を対比した図である。
【図８】本発明の実施の形態３に係る不揮発性メモリ内蔵マイコンの構成図である。
【図９】実施の形態３におけるアドレス発生回路４４１の構成図である。
【図１０】実施の形態３において不揮発性メモリ１４１に格納される検査用データ及び制御信号列を示した図である。
【図１１】アドレス発生回路４４１において生じる主な信号の変化を示したタイミングチャートである。
【図１２】本発明の実施の形態４に係る不揮発性メモリ内蔵マイコンの構成図である。
【図１３】実施の形態４におけるアドレス発生回路８４１の構成図である。
【図１４】実施の形態４において不揮発性メモリセル１４１ａに格納される検査用データの例を示す図である。
【図１５】実施の形態５におけるアドレス発生回路１４４の構成図である。
【図１６】本発明の実施の形態６に係る不揮発性メモリ内蔵マイコンの構成図である。
【図１７】実施の形態６に係るアドレス補正回路１４００の構成図である。
【図１８】本発明の実施の形態７に係る不揮発性メモリ内蔵マイコンの構成図である。
【図１９】マイコン部２２３０の検査前に不揮発性メモリ１４１の内部に格納されているべき検査用データの内容例を示す図である。
【図２０】本発明の実施の形態８に係る不揮発性メモリ内蔵マイコンの構成図である。
【図２１】Ａ／Ｄ３５３６及びＤ／Ａ３５３７の構成図である。
【図２２】本発明の実施の形態９に係る不揮発性メモリ内蔵マイコンの構成図である。
【図２３】Ａ／Ｄ３６３６、Ｄ／Ａ３６３７及びタイマ３６３３とセレクト回路３６０２との接続関係を示した図である。
【図２４】本発明の実施の形態１０に係る不揮発性メモリ内蔵マイコンの構成図である。
【図２５】本発明の実施の形態１１に係る不揮発性メモリ内蔵マイコンの構成図である。
【図２６】各不揮発性メモリ内の検査用データに基づく検査対象の遷移とアドレス制御回路によるアドレスのカウントアップの停止及び再開との関係を時系列に示すタイミング図である。
【図２７】本発明の実施の形態１２に係る不揮発性メモリ内蔵マイコンの構成図である。
【図２８】不揮発性メモリ１９４１の構成図である。
【図２９】不揮発性メモリ１９４１内の発振回路（ＯＳＣ）２００８の構成図である。
【図３０】マイコン部１９３０の検査前に不揮発性メモリ１９４１に格納されるデータの構成例を示す図である。
【図３１】水晶発振子から出力されるクロック信号と、不揮発性メモリから出力されるクロック信号とを示した図である。
【図３２】本発明の実施の形態１３に係る不揮発性メモリ内蔵マイコンの構成図である。
【図３３】実施の形態１３において不揮発性メモリ２９４１に格納される検査用データの例を示す図である。
【図３４】本発明の実施の形態１４に係る不揮発性メモリ内蔵マイコンの構成図である。
【図３５】不揮発性メモリ１７４１の構成図である。
【図３６】不揮発性メモリ１７４１内の発振回路（ＯＳＣ）２０２８の構成図である。
【図３７】ＴＲ信号の値と、不揮発性メモリから出力されるクロック信号とを対応付けて示した図である。
【図３８】マイコン部１９３０の検査前に不揮発性メモリ１７４１に格納されるデータの構成例を示す図である。
【図３９】本発明の実施の形態１５に係る不揮発性メモリ内蔵マイコンの構成図である。
【図４０】プログラマブル遅延回路１１４４の構成図である。
【図４１】実施の形態１５において不揮発性メモリ１１４１に格納されるデータの例を示す図である。
【図４２】実施の形態１５における検査に関与する主な信号の生起関係を示したタイミングチャートである。
【図４３】本発明の実施の形態１６に係る不揮発性メモリ内蔵マイコンの構成図である。
【図４４】プログラマブル遅延回路２１４４の構成図である。
【図４５】実施の形態１６において不揮発性メモリ２１４１に格納されるデータの例を示す図である。
【図４６】実施の形態１６における検査に関与する主な信号の生起関係を示したタイミングチャートである。
【図４７】本発明の実施の形態１７に係る不揮発性メモリ内蔵マイコンの構成図である。
【図４８】実施の形態１７において不揮発性メモリ１４１に格納されるデータの例を示す図である。
【図４９】本発明の実施の形態１８に係る不揮発性メモリ内蔵マイコンの構成図である。
【図５０】不揮発性メモリ２８４１の構成図である。
【図５１】本発明の実施の形態１９に係る不揮発性メモリ内蔵マイコンの構成図である。
【図５２】センスアンプ３１４９の構成図である。
【図５３】実施の形態１９において不揮発性メモリ３１４１に格納されるデータの例を示す図である。
【図５４】本発明の実施の形態２０に係る不揮発性メモリ内蔵マイコンの構成図である。
【図５５】（Ａ）マイコン部１３０の検査前に不揮発性メモリ２４４１に格納されるべき検査用データの例を示す図である。  （Ｂ）当該検査後の不揮発性メモリ２４４１の内容例を示す図である。
【図５６】実施の形態２０に係る検査の手順を示したフローチャートである。
【図５７】本発明の実施の形態２１に係る不揮発性メモリ内蔵マイコンの構成図である。
【図５８】（Ａ）マイコン部２６３０の検査前に不揮発性メモリ２６４１に格納されるべき検査用データの例を示す図である。  （Ｂ）当該検査後の不揮発性メモリ２６４１の内容例を示す図である。
【図５９】実施の形態２１に係る検査の手順を示したフローチャートである。
【図６０】本発明の実施の形態２２に係る検査方法を実施するための検査環境の構成図である。
【図６１】実施の形態２２において外部メモリ１１２１に格納されているデータの例を示す図である。
【図６２】実施の形態２２に係る検査の手順を示したフローチャートである。
【図６３】本発明の実施の形態２３に係る検査方法を実施するための検査環境の構成図である。
【図６４】実施の形態２３において外部メモリ１１２１に格納されているデータの内容例を示す図である。
【図６５】実施の形態２３に係る検査の手順の前半部を示すフローチャートである。
【図６６】実施の形態２３に係る検査の手順の後半部を示すフローチャートである。
【図６７】本発明の実施の形態２３に係る検査方法を実施するための検査環境の構成図である。
【図６８】（Ａ）不揮発性メモリ４６４１に格納されるデータの例を示す図である。（Ｂ）不揮発性メモリ４７４１に格納されるデータの例を示す図である。
【図６９】実施の形態２４に係る検査の手順を示したフローチャートである。
【図７０】本発明の実施の形態２５に係る不揮発性メモリ内蔵マイコンの構成図である。
【図７１】メモリＩ／Ｆ４２４３の特徴部分を示した構成図である。
【図７２】従来の不揮発メモリ内蔵マイコン、メモリテスター及びロジックテスターの概略構成図である。
【符号の説明】
【０２９５】
１００    メモリテスター
１０１    入力信号基準電圧発生器
１０２    アドレス発生回路
１０３    比較基準電圧発生器
１０４    論理比較回路
１０５    良否判定回路
１０６    テスト信号発生回路
１１０    不揮発性メモリ内蔵マイコン
１２０    水晶発振子
１３０    マイコン部
１３１    ＣＰＵ
１３２    ＲＡＭ
１３３    タイマ
１３４    シリアル
１３５    ポート
１３６    Ａ／Ｄ
１３７    Ｄ／Ａ
１４０    メモリ部
１４１    不揮発性メモリ
１４１ａ  不揮発性メモリセル
１４１ｂ  センスアンプ回路
１４１ｃ  コントロール回路
１４２    入出力信号制御回路
１４３    メモリインタフェース（メモリＩ／Ｆ）
１４４    アドレス発生回路
【図１】
2008123534.tif 000003
【図２】
2008123534.tif 000004
【図３】
2008123534.tif 000005
【図４】
2008123534.tif 000006
【図５】
2008123534.tif 000007
【図６】
2008123534.tif 000008
【図７】
2008123534.tif 000009
【図８】
2008123534.tif 000010
【図９】
2008123534.tif 000011
【図１０】
2008123534.tif 000012
【図１１】
2008123534.tif 000013
【図１２】
2008123534.tif 000014
【図１３】
2008123534.tif 000015
【図１４】
2008123534.tif 000016
【図１５】
2008123534.tif 000017
【図１６】
2008123534.tif 000018
【図１７】
2008123534.tif 000019
【図１８】
2008123534.tif 000020
【図１９】
2008123534.tif 000021
【図２０】
2008123534.tif 000022
【図２１】
2008123534.tif 000023
【図２２】
2008123534.tif 000024
【図２３】
2008123534.tif 000025
【図２４】
2008123534.tif 000026
【図２５】
2008123534.tif 000027
【図２６】
2008123534.tif 000028
【図２７】
2008123534.tif 000029
【図２８】
2008123534.tif 000030
【図２９】
2008123534.tif 000031
【図３０】
2008123534.tif 000032
【図３１】
2008123534.tif 000033
【図３２】
2008123534.tif 000034
【図３３】
2008123534.tif 000035
【図３４】
2008123534.tif 000036
【図３５】
2008123534.tif 000037
【図３６】
2008123534.tif 000038
【図３７】
2008123534.tif 000039
【図３８】
2008123534.tif 000040
【図３９】
2008123534.tif 000041
【図４０】
2008123534.tif 000042
【図４１】
2008123534.tif 000043
【図４２】
2008123534.tif 000044
【図４３】
2008123534.tif 000045
【図４４】
2008123534.tif 000046
【図４５】
2008123534.tif 000047
【図４６】
2008123534.tif 000048
【図４７】
2008123534.tif 000049
【図４８】
2008123534.tif 000050
【図４９】
2008123534.tif 000051
【図５０】
2008123534.tif 000052
【図５１】
2008123534.tif 000053
【図５２】
2008123534.tif 000054
【図５３】
2008123534.tif 000055
【図５４】
2008123534.tif 000056
【図５５】
2008123534.tif 000057
【図５６】
2008123534.tif 000058
【図５７】
2008123534.tif 000059
【図５８】
2008123534.tif 000060
【図５９】
2008123534.tif 000061
【図６０】
2008123534.tif 000062
【図６１】
2008123534.tif 000063
【図６２】
2008123534.tif 000064
【図６３】
2008123534.tif 000065
【図６４】
2008123534.tif 000066
【図６５】
2008123534.tif 000067
【図６６】
2008123534.tif 000068
【図６７】
2008123534.tif 000069
【図６８】
2008123534.tif 000070
【図６９】
2008123534.tif 000071
【図７０】
2008123534.tif 000072
【図７１】
2008123534.tif 000073
【図７２】
2008123534.tif 000074