(57)【要約】【課題】ホール内の導電層に空隙を生じさせないように構成することで導電層の高抵抗化を抑制できるようにする。【解決手段】コンタクトホール７内において、第３の導電層１６が第２の導電層１５の内側に形成されている。したがって、第２の導電層１５がコンタクトホール７の内面に沿って形成されその内側に空隙が存在するようなことがあってもこの空隙を埋込むことができ、第２および第３の導電層１５および１６の高抵抗化を抑制することができ、第２および第３の導電層１５および１６の抵抗値の低減化を図ることができる。【選択図】図１
2008010551.tif 000002
【特許請求の範囲】
【請求項１】
第１の導電層と、
前記第１の導電層上に形成され当該第１の導電層上から上方に向けてホールが形成された絶縁層と、
前記ホール下部の内面に形成された第２の導電層と、
前記ホール上部の内面に形成されると共に前記第２の導電層の内側に形成された第３の導電層とを備えたことを特徴とする半導体装置。
【請求項２】
第１の導電層の上に第１の絶縁層を形成する第１工程と、
前記第１の導電層上部に貫通するように前記第１の絶縁層に対して第１のホールを形成する第２工程と、
前記第１のホールが形成された前記第１の絶縁膜上に第２の導電層を堆積し、第１のホールの上開口部を前記第２の導電層で狭窄すると共に、前記第１のホール内に空隙を有しつつ前記第１のホール内面に前記第２の導電層を形成する第３工程と、
前記第２の導電層を前記第１の絶縁層の上面まで平坦化する第４工程と、
前記第２の導電層および第１の絶縁層の上に第２の絶縁層を形成する第５工程と、
前記第２の導電層上の前記第２の絶縁層に第２のホールを形成すると同時に前記第２の導電層の上部を除去することで前記狭窄された上開口部を拡大する第６工程と、
前記第１のホールの上開口部から前記第２の導電層の内側にかけて第３の導電層を埋込む第７工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項３】
前記第３工程では、前記第１のホール内面に対して第２の導電層を形成するときに前記第１のホールの上開口部が第２の導電層で閉塞するように第２の導電層を堆積することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項４】
第１の導電層の上に第１の絶縁層を形成する第１工程と、
前記第１の導電層上部に貫通するように前記第１の絶縁層に対して第１のホールを形成する第２工程と、
前記第１のホールの上開口部が狭窄するように前記第１のホール内面に対して第１のバリアメタル膜を形成する第３工程と、
前記第１のバリアメタル膜で挟窄された前記第１のホールをさらに挟窄させつつ、前記第１のホールの前記第１のバリアメタル膜の内側に空隙を有しつつ第１の金属層を埋込む第４工程と、
前記第１の金属層および第１のバリアメタル膜を前記第１の絶縁層の上面まで平坦化する第５工程と、
前記平坦化された第１の金属層および第１のバリアメタル膜ならびに第１の絶縁層の上に第２の絶縁層を形成する第６工程と、
前記第１の金属層および第１のバリアメタル膜上の前記第２の絶縁層に第２のホールを形成すると同時に挟窄された前記第１のホールの上開口部を拡大するように前記第１の金属層および第１のバリアメタル膜の上部を異方性エッチング処理により除去する第７工程と、
前記第２の絶縁層に形成された第２のホール内面および前記第１のホールの上開口部から第１の金属層の内側にかけて第２のバリアメタル膜を形成する第８工程と、
前記第２のバリアメタル膜の内側に第２の金属層を形成する第９工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項５】
前記第４工程では、前記第１のホールの上開口部が閉塞するように第１の金属層を前記第１のバリアメタル膜の内側に埋込むことを特徴とする請求項４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、導電層上に絶縁層構造が設けられた半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
導電層の上に絶縁層を形成すると共に当該絶縁層に対してホールを形成し、このホール内に導電層を形成することで、これらの導電層間の電気的接続を図る技術が知られている（例えば、特許文献１参照）。この特許文献１に開示されている技術によれば、絶縁層にコンタクトホールを形成し当該コンタクトホール内にＴｉ膜を形成することで、当該コンタクトホールの口唇部にＴｉ膜が尖頭状に形成されると、このＴｉ膜の尖頭部をＣＭＰ(Chemical Mechanical Polish)法を使用して少なくとも部分的に除去した後、コンタクトホール内にその他の導電層（ＴｉＮ膜および金属層）を形成している。
【特許文献１】米国特許６４２３６２６号明細書（Ｆｉｇ．６、Ｆｉｇ．７）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献１に開示されているように、導電層がホールの口唇部に対してわずかでもホール内側に対して尖頭状に形成されていると、その後他の導電層をホール内側に形成するときにはホール内に空隙（ボイド）が生じてしまい、他の導電層の高抵抗化を招いてしまうことが発明者らにより確認されている。この問題を解決するためには、特許文献１記載の製造方法を適用し、Ｔｉ膜をＣＭＰ法により除去するときに除去膜厚を増すことで、ホール側壁から内側に対して尖頭状に形成されたＴｉ膜を全て除去することが想到される。
【０００４】
しかし近年、素子の微細化、設計ルールの縮小化に伴い、ホール径の縮小化が際立っていると共に、絶縁層の絶縁性能を保持するためには絶縁層の膜厚を所定の膜厚以上に設定しなければならない。すなわち、高アスペクト比下におけるホールの加工処理プロセスが前提となっている。このため、特許文献１記載の技術を適用し除去膜厚を厚くすれば、側壁に厚く形成されたＴｉ膜を全て除去できるものの、絶縁層を所望の膜厚に構成することができず絶縁層の絶縁性能を保持できなくなってきている。したがって、実用性の点で特許文献１記載の構造やプロセスを採用することができない。
【０００５】
本発明は、上記事情に鑑みてなされたもので、その目的は、ホール内の導電層に空隙を生じさせないように構成することで導電層の高抵抗化を抑制できるようにした半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の半導体装置は、第１の導電層と、第１の導電層上に形成され当該第１の導電層上から上方に向けてホールが形成された絶縁層と、ホール下部の内面に形成された第２の導電層と、ホール上部の内面に形成されると共に第２の導電層の内側に形成された第３の導電層とを備えたことを特徴としている。
【０００７】
本発明の半導体装置の製造方法は、第１の導電層の上に第１の絶縁層を形成する第１工程と、第１の導電層上部に貫通するように前記第１の絶縁層に対して第１のホールを形成する第２工程と、第１のホールが形成された第１の絶縁膜上に第２の導電層を堆積し、第１のホールの上開口部を第２の導電層で狭窄すると共に、第１のホール内に空隙を有しつつ第１のホール内面に第２の導電層を形成する第３工程と、第２の導電層を第１の絶縁層の上面まで平坦化する第４工程と、第２の導電層および第１の絶縁層の上に第２の絶縁層を形成する第５工程と、第２の導電層上の第２の絶縁層に第２のホールを形成すると同時に第２の導電層の上部を除去することで狭窄された上開口部を拡大する第６工程と、第１のホールの上開口部から第２の導電層の内側にかけて第３の導電層を埋込む第７工程とを備えたことを特徴としている。
【０００８】
本発明の半導体装置の製造方法は、第１の導電層の上に第１の絶縁層を形成する第１工程と、第１の導電層上部に貫通するように第１の絶縁層に対して第１のホールを形成する第２工程と、第１のホールの上開口部が狭窄するように第１のホール内面に対して第１のバリアメタル膜を形成する第３工程と、第１のバリアメタル膜で挟窄された第１のホールをさらに挟窄させつつ、第１のホールの第１のバリアメタル膜の内側に空隙を有しつつ第１の金属層を埋込む第４工程と、第１の金属層および第１のバリアメタル膜を第１の絶縁層の上面まで平坦化する第５工程と、平坦化された第１の金属層および第１のバリアメタル膜ならびに第１の絶縁層の上に第２の絶縁層を形成する第６工程と、第１の金属層および第１のバリアメタル膜上の第２の絶縁層に第２のホールを形成すると同時に挟窄された第１のホールの上開口部を拡大するように第１の金属層および第１のバリアメタル膜の上部を異方性エッチング処理により除去する第７工程と、第２の絶縁層に形成された第２のホール内面および第１のホールの上開口部から第１の金属層の内側にかけて第２のバリアメタル膜を形成する第８工程と、第２のバリアメタル膜の内側に第２の金属層を形成する第９工程とを備えたことを特徴としている。
【発明の効果】
【０００９】
本発明によれば、ホール内に埋め込まれる導電層の高抵抗化を抑制できる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の一実施形態について図面を参照しながら説明する。本実施形態においては、半導体基板としてのｐ型のシリコン基板２上に多層配線構造３を備えた半導体装置１に適用した実施形態を示す。
【００１１】
＜構造について＞
シリコン基板２の表層に、第１の導電層としてのｎ型の拡散層（拡散領域）４が、シリコン基板２表面内一軸方向に対して複数並設されている。これらの拡散層４の表層側にはそれぞれコンタクト領域（図示せず）が設けられており、この上には２層（複数層）の多層配線構造３が形成されている。尚、拡散層４は、当該隣接した複数の拡散層４間に埋め込まれた素子分離膜５により絶縁されている。この拡散層４は、トランジスタ（図示せず）のソース/ドレイン領域として使用される。
【００１２】
多層配線構造３は、次のように構成されている。シリコン基板２上に第１の層間絶縁膜６（第１の絶縁層に相当）が形成されている。この第１の層間絶縁膜６は、例えばＴＥＯＳ(Tetra Ethoxy Silane)／ＢＰＳＧ(Boron Phosphor Silicate Glass)による積層膜であり、例えば３００ｎｍ／４００ｎｍの膜厚で形成されている。
【００１３】
この第１の層間絶縁膜６には、シリコン基板２の表層側の複数の拡散層４の上部に対してそれぞれ通ずるコンタクトホール７（第１のホール：ホール下部に相当）が複数形成されている。これらのコンタクトホール７は、それぞれ、上下方向中央部の径が上下方向端部の径に比較して長く形成されており、所謂樽型形状に構成されている。このコンタクトホール７の径は、例えば７０ｎｍ〜８０ｎｍの範囲の一定の径で設定されている。
【００１４】
これらのコンタクトホール７にはコンタクトプラグ８（第１のプラグ）がそれぞれ埋込まれている。これらのコンタクトプラグ８は、それぞれほぼ同径（数十ｎｍ）で且つ略所定間隔（数十ｎｍ）毎にシリコン基板２の表面内の一軸方向に並設されている。
【００１５】
これらのコンタクトプラグ８は、それぞれ、コンタクトホール７の内面およびシリコン基板２の表面に沿って形成された第１のバリアメタル膜９と、この第１のバリアメタル膜９の内面に沿って形成された第１の金属膜１０と、さらに第１の金属膜１０の内側で且つ当該第１の金属膜１０の内面に沿って形成された第２のバリアメタル膜１１と、この第２のバリアメタル膜１１の内側に形成された第２の金属膜１２とにより構成されている。
【００１６】
したがって、コンタクトホール７内に形成されたコンタクトプラグ８を横方向に切断した横断面を観察すると、第１のバリアメタル膜９／第１の金属層１０／第２のバリアメタル膜１１／第２の金属層１２／第２のバリアメタル膜１１／第１の金属層１０／第１のバリアメタル膜９に形成されていることになる。
【００１７】
第１のバリアメタル膜９は、例えばＴｉ／ＴｉＮの積層構造により構成されている。この第１のバリアメタル膜９は、例えばスパッタリング処理により成膜されるためコンタクトホール７内の側壁に薄く形成されると共に、シリコン基板２に接触するボトム部９ａにおいては、側壁に形成される膜厚よりも厚く形成される。Ｔｉ／ＴｉＮの積層構造で構成したとき、このボトム部９ａにおけるＴｉ／ＴｉＮの膜厚をそれぞれ６ｎｍ／４ｎｍとする。
【００１８】
第１の金属層１０は、例えばタングステンにより構成されている。この第１の金属層１０は、第１のバリアメタル膜９の内面に沿って例えば２０ｎｍ程度の膜厚で形成されている。
【００１９】
第１の層間絶縁膜６上には、第２の層間絶縁膜１３が形成されている。この第２の層間絶縁膜１３は、例えば窒化酸化シリコン（ＳｉＯＮ）により形成されており、例えば４２０ｎｍの膜厚で形成されている。
【００２０】
この第２の層間絶縁膜１３の第１のコンタクトホール上には、第２のホール１４がホール上部として設けられている。この第２のホール１４は、第２の層間絶縁膜１３の最上部から最下部方向に向けて第１の金属層１０の上部に至るまで貫通形成されている。ホール１７はコンタクトホール７および第２のホール１４により構成され、第１および第２の層間絶縁膜６および１３に対して上下方向に貫通形成された状態で構成されている。第２のバリアメタル膜１１が、第２のホール１４の内面に沿って形成されていると共に、この第２のバリアメタル膜１１の内側には第２の金属層１２が形成されている。
【００２１】
第２のバリアメタル膜１１は、例えばＴｉＮにより構成されている。この第２のバリアメタル膜１１は、例えば第２の層間絶縁膜１３の上方からスパッタリング処理により成膜されるため第１の金属層１０の内側壁面に対して薄く形成されると共に、第１の金属層１０の最下部の窪部１０ａにおいては、第１の金属層１０の内側壁面に沿って形成される膜厚よりも厚く形成される。
【００２２】
第２のバリアメタル膜１１は、第２のホール１４の内面および第１の金属層１０の上面部１０ｂに沿って形成されている。前述と同様に、第２のバリアメタル膜１１は、第１の金属層１０の上面部１０ｂに形成される膜の厚みが、第２のホール１４内の第２の層間絶縁膜１３の内側壁面に沿って形成される膜の厚みに比較して厚く形成されている。
【００２３】
第２の金属層１２は、例えばタングステンにより構成されており、第２のホール１４内側においては約５０〜６０ｎｍ幅でボイドが生じることなく形成されている。第２の金属層１２は、コンタクトホール７内における第２のバリアメタル膜１１の内側にも形成されている。尚、第２の導電層１５が、第１のバリアメタル膜９および第１の金属層１０により構成されており、第３の導電層１６が、第２のバリアメタル膜１１および第２の金属層１２により構成されている。
【００２４】
ここで、第１のバリアメタル膜９がコンタクトホール７の内面に沿って形成されていると共に、第１の金属層１０が第１のバリアメタル膜９の内面に沿って形成されると、その内側にはボイドなどの空隙が生じやすい。特にコンタクトホール７が樽型形状に形成されていると、その影響は顕著である。
【００２５】
本実施形態に係る構造によれば、コンタクトホール７内において第２の導電層１５の内側に第３の導電層１６が形成されるため、たとえ第２の導電層１５の形成時にコンタクトホール７の内面に沿って形成された第２の導電層１５の内側に空隙が形成されるようなことがあってもこの空隙を埋めることができ、当該第２および第３の導電層１５および１６の高抵抗化を抑制することができ、第２および第３の導電層１５および１６の抵抗値の低減化を図ることができる。
【００２６】
＜製造方法について＞
以下、前述構造に係る製造方法について、図２ないし図１１を参照しながら説明する。本実施形態の製造方法の特徴は、複数層の多層配線構造３の製造方法にあるため、シリコン基板２の表層側の拡散層４およびＳＴＩ構造の素子分離領域（素子分離膜５）の製造方法については、その詳細説明を省略する。尚、以下、本実施形態に係る製造方法の特徴部分についてその詳細説明を行うが、本発明を実現できれば以下の製造工程については必要に応じて省いても良いし、一般的な工程であれば付加しても良い。
【００２７】
図２に示すように、シリコン基板２上に第１の絶縁層としての第１の層間絶縁膜６を形成する。この第１の層間絶縁膜６は、ＴＥＯＳ等の酸化膜およびＢＰＳＧ等のシリケードガラスが高密度プラズマＣＶＤ(High Density Plasma-Chemical Vapor Deposition：ＨＤＰ−ＣＶＤ)法によりそれぞれ３００ｎｍ、４００ｎｍの膜厚で積層形成されることにより構成される。
【００２８】
次に、図３に示すように、第１の層間絶縁膜６上にレジストを塗布してパターンニングし、マスクパターンＭを形成する。次に、図４に示すように、マスクパターンＭをマスクとして、第１の層間絶縁膜６に対してＲＩＥ(Reactive Ion Etching)法によりコンタクトホール７を拡散層４の上部に貫通するように形成し、アッシングによりマスクパターンＭを除去する。コンタクトホール７は、図４に示すように、下方に向けて先細り形状に形成されるか、もしくは、樽型形状（コンタクトホール７のうち、第１の層間絶縁膜６の上下略中央部のホール径が一番長く、その上下方向に向かうにつれホール径が短くなる）になっている。
【００２９】
次に、図５に示すように、コンタクトホール７の内面に対してスパッタ処理によりチタン（Ｔｉ）を成膜すると共に窒化チタン（ＴｉＮ）を成膜することで、第１のバリアメタル膜９をコンタクトホール７の内面に対して形成する。
【００３０】
このとき、シリコン基板２の上方からスパッタリング処理すると、第１のバリアメタル膜９のうちの特にチタンが第１の層間絶縁膜６の上に厚く堆積され、第１のバリアメタル膜９がコンタクトホール７内に対して所謂オーバーハング形状に形成されるようになり、コンタクトホール７の上開口部７ｂ（間口）を狭窄する。
【００３１】
次に、図６に示すように、第１のバリアメタル膜９およびコンタクトホール７上に、例えばタングステンによる第１の金属層１０をＣＶＤ法により３００ｎｍ〜４００ｎｍ程度堆積する。この堆積処理により、コンタクトホール７の側面に第１の金属層１０が２０ｎｍ程度形成される。
【００３２】
コンタクトホール７内に対する第１の金属層１０の埋込みには通常ＣＶＤ法が用いられるが、素子の微細化に伴い１段階目としてＡＬＤ(Atomic Layer Deposition)法による成膜を行う。ＡＬＤ法により原子層堆積することにより第１の金属層１０を成長させると共にさらに通常のＣＶＤ法により成膜すると、第１のバリアメタル膜９で挟窄されたコンタクトホール７の上開口部７ｂがさらに狭窄し、図６に示すように閉塞してしまう。（  するとコンタクトホール７内には、第１の金属層１０に全面が覆われたボイドＡが形成される。尚、ボイドＡは、コンタクトホール７の上側壁面７ａに形成された膜厚が厚ければ厚いほど、ボイドＡの上端部Ａａが下方に位置する傾向にあり、本実施形態においては第１の層間絶縁膜６の上面部６ａよりも下方に位置するように形成される。
【００３３】
次に、図７に示すように、第１の金属層１０および第１のバリアメタル膜９を例えばＣＭＰ法により第１の層間絶縁膜６の上面部６ａまで平坦化する。この平坦化処理により、第１の層間絶縁膜６の膜厚が均一に保たれ、第１の層間絶縁膜６の絶縁性能が保持される。
【００３４】
尚、平坦化処理が行われた後でも、ボイドＡの上端部Ａａは第１の金属層１０で覆われており、ボイドＡの上端部Ａａが閉塞したままである。
次に、図８に示すように、平坦化処理された第１の金属層１０および第１のバリアメタル膜９上にプラズマＣＶＤ法（例えば高密度プラズマＣＶＤ法：ＨＤＰ−ＣＶＤ法）により第２の層間絶縁膜１３を例えば４２０ｎｍ堆積する。この第２の層間絶縁膜１３は、例えば窒化酸化シリコンで構成される。このとき、ボイドＡの上端部Ａａが第１の金属層１０に覆われることで閉塞されているため、第２の層間絶縁膜１３の材料がボイドＡ内に埋込まれることはない。
【００３５】
次に、図９に示すように、第２の層間絶縁膜１３に対して第２のホール１４を形成する。このとき、例えばＣＦ４ガス比率が高いＣＦ４／Ｏ２混合ガスを用いたＲＩＥ法により異方性エッチング処理を行う。このエッチング条件により、第２の層間絶縁膜１３の除去効果と共に、第１のバリアメタル膜９であるＴｉ／ＴｉＮ膜および第１の金属層１０であるタングステンの除去効果が高くなる。
【００３６】
この条件で異方性エッチング処理を行うことで、第２のホール１４の形成時に、同時に第１の導電層１５の上部を除去する。第１のバリアメタル膜９および第１の金属層１０の上部を、第１の層間絶縁膜６の上面部６ａから下方例えば５０ｎｍの位置（図中破線Ｂ参照）まで除去することで、ボイドＡの上端部Ａａを開口し、閉塞された上開口部７ｂを再度開口する。
【００３７】
次に、図１０に示すように、第２のホール１４の内面に第２のバリアメタル膜１１を例えば窒化チタン（ＴｉＮ）により１０ｎｍ程度スパッタ法で形成する。このとき、ボイドＡの開口により露出した第１の金属層１０の上面部１０ｂや内面にも第２のバリアメタル膜１１が形成される。
【００３８】
尚、ボイドＡ内に対して第２のバリアメタル膜１１を形成するときにはチタン（Ｔｉ）の成膜を必要としない。これは、第２の導電層１６がシリコン基板２と接触しないためである。チタンをスパッタ法により成膜すると第２のホール１４の上側壁部にチタンが堆積しやすくなるが、この場合にはチタンを成膜する必要がないため、第２のホール１４の上側壁部に対してチタンが堆積することがない。
【００３９】
次に、図１１に示すように、第２のバリアメタル膜１１の内側に対してＣＶＤ法により第２の金属層１２を埋込む。この第２の金属層１２は、例えばタングステンにより形成される。この方法は、第１の金属層１０を埋込む場合と略同様の方法である。これにより、ボイドＡ内の下端側まで第２の金属層１２が埋込まれるようになる。このとき、第２のホール１４の上側壁部に対して第２のバリアメタル膜１１が堆積していないため、第２のホール１４内にボイドが形成されることはない。
【００４０】
次に、図１に示すように、第２の層間絶縁膜１３上に形成された第２の金属層１２および第２のバリアメタル膜１１を平坦化処理することで除去する。この後、図示しないが、この第２のバリアメタル膜１１および第２の金属層１２の上に上層側の配線層（図示せず）を形成する。このようにして、多層配線構造３を構成することができる。
【００４１】
本実施形態に係る製造方法によれば、第２の層間絶縁膜１３に第２のホール１４を形成すると同時に第１の層間絶縁膜６の内側の第１の導電層１５の上部を除去することにより、閉塞したボイドＡの上端部Ａａを再度開口し、当該コンタクトホール７の上開口部７ｂの上方から第２の導電層１５の内側に第３の導電層１６を埋込むため、コンタクトホール７内に埋込まれる第１の導電層１５の内側に空隙を生じさせないように構成でき、第１および第２の導電層１５および１６の高抵抗化を抑制できる。
【００４２】
第１の金属層１０および第１のバリアメタル膜９を第１の層間絶縁膜６の上面部６ａまで平坦化し、その上に第２の層間絶縁膜１３を形成し、異方性エッチング処理を行うことにより第２の層間絶縁膜１３に対して第２のホール１４を形成すると同時に第１の金属層１０および第１のバリアメタル膜９の上部を除去することにより閉塞したボイドＡの上端部Ａａを再度開口し、当該上開口部７ｂの上方から第１の金属層１０の内側に第２のバリアメタル膜１１および第２の金属層１２を形成しているため、コンタクトホール７内に埋込まれる第１の導電層１５の内側に空隙を生じさせないように構成でき、第１および第２の導電層１５および１６の高抵抗化を抑制できる。
【００４３】
シリコン基板２の拡散層４のコンタクト領域（図示せず）の上に第１のバリアメタル膜９を形成するときには、チタンをスパッタ法により形成した後窒化チタンを形成し、その後、第２の層間絶縁膜１３を除去すると同時に第１のバリアメタル膜９を除去しているため、たとえ特にチタンを使用することで第１のバリアメタル膜９がコンタクトホール７の上側壁部７ａに対しその下側よりも厚く形成されたとしても第２の層間絶縁膜１３と同時に除去することができ、第１のバリアメタル膜９を除去するための除去工程を別途設ける必要がなくなり、工程を簡単化することができる。
【００４４】
ＣＦ４ガス比率の高いＣＦ４／Ｏ２混合ガスを用いた条件下で異方性エッチング処理しているため、チタンや窒化チタン材料により構成される第１のバリアメタル膜９をより除去しやすくなる。第１の金属層１０や第２の金属層１２をタングステンにより形成しているため、より埋込性が良化する。
【００４５】
（他の実施形態）
本発明は、上記実施例にのみ限定されるものではなく、次のように変形または拡張できる。
シリコン基板２上に形成されるコンタクトプラグを備えた多層配線構造３に適用したが、複数の配線層を電気的に接続するための多層配線構造に適用しても良い。
第１の導電層としてシリコン基板２の表層側に形成された拡散層４（拡散領域）に適用したが、これはどのような導電層（例えば金属）に適用しても良い。
【００４６】
第２および第３の導電層１５および１６として、それぞれ、第１のバリアメタル膜９および第１の金属層１０、第２のバリアメタル膜１１および第２の金属層１２を適用したが、これは金属プラグに限らずポリプラグに適用しても良い。
【００４７】
第１の金属層１０や第２の金属層１２をタングステンにより構成した実施形態を示したが、タングステンナイトライド、銅、アルミニウム等のような他の材質で形成されていても良い。
【００４８】
平坦化処理するときにボイドＡの上端部Ａａの上方まで平坦化し上開口部７ｂを閉塞したまま第２の層間絶縁膜１３を形成した実施形態を示したが、第２の層間絶縁膜１３を形成する時点において、例えば第２の層間絶縁膜１３が内部に形成されない程度で上開口部７ｂが開口しているのであれば上開口部７ｂは必ずしも閉塞していなくても良い。
【００４９】
多層配線構造３を備えた半導体装置であれば、どのような半導体装置にも適用可能であることはいうまでもない。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施形態における多層配線構造を示す断面図
【図２】一製造工程における多層配線構造を模式的に示す断面図（その１）
【図３】一製造工程における多層配線構造を模式的に示す断面図（その２）
【図４】一製造工程における多層配線構造を模式的に示す断面図（その３）
【図５】一製造工程における多層配線構造を模式的に示す断面図（その４）
【図６】一製造工程における多層配線構造を模式的に示す断面図（その５）
【図７】一製造工程における多層配線構造を模式的に示す断面図（その６）
【図８】一製造工程における多層配線構造を模式的に示す断面図（その７）
【図９】一製造工程における多層配線構造を模式的に示す断面図（その８）
【図１０】一製造工程における多層配線構造を模式的に示す断面図（その９）
【図１１】一製造工程における多層配線構造を模式的に示す断面図（その１０）
【符号の説明】
【００５１】
図面中、１は半導体装置、４は第１の導電層、６は第１の層間絶縁膜（絶縁層）、７はコンタクトホール（第１のホール、ホール下部）、１３は第２の層間絶縁膜（絶縁層）、１４は第２のホール（ホール上部）、１５は第２の導電層、１６は第３の導電層を示す。
【図１】
2008010551.tif 000003
【図２】
2008010551.tif 000004
【図３】
2008010551.tif 000005
【図４】
2008010551.tif 000006
【図５】
2008010551.tif 000007
【図６】
2008010551.tif 000008
【図７】
2008010551.tif 000009
【図８】
2008010551.tif 000010
【図９】
2008010551.tif 000011
【図１０】
2008010551.tif 000012
【図１１】
2008010551.tif 000013