(57)【要約】【課題】実用領域に影響を及ぼすことなく、基板上の任意の位置にアライメントマークを形成して精度の良い位置合せを実現できる電気光学装置の製造方法を提供する。【解決手段】ＴＦＴ用マザー基板１１０と対向基板用マザー基板１２０との位置合せ用のアライメントマーク１１２ａ，１２２ａを、各マザー基板１１０，１２０の裏面１１０ｒ，１２０ｒに形成した静電チャック用の導電膜１１１，１２１に設ける。これにより、各マザー基板１１０，１２０において、液晶装置１００に供する実用領域である基板形成領域１１３，１２３と、各アライメントマーク１１２ａ，１２２ａのマーク形成領域１１２，１２３とを平面視で重畳する位置に設定できる。同時に、アライメントマーク１１２ａ，１２２ａは、基板形成領域１１３，１２３のレイアウト等に干渉されることなく所望の場所に設定でき、両マザー基板１１０，１２０間で精度の良い位置合せを実現できる。【選択図】図４
2008065016.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板及び第２の基板の各一方の面に静電チャック用の導電膜を形成する導電膜形
成工程と、
前記第１の基板及び前記第２の基板に形成した前記各導電膜に相互の位置合せ用のアラ
イメントマークを形成するマーク形成工程と、
前記第１の基板と前記第２の基板の各他方の面を互いに対向させ、前記アライメントマ
ークを用いて位置合せしながら前記第１の基板に対して前記第２の基板を貼り合わせる貼
合せ工程と、
を備えたことを特徴とする電気光学装置の製造方法。
【請求項２】
前記各アライメントマークは、前記各基板の縁辺部にそれぞれ形成されていることを特
徴とする請求項１記載の電気光学装置の製造方法。
【請求項３】
前記第１の基板及び前記第２の基板の前記各他方の面の少なくとも何れかに薄膜を積層
形成する薄膜形成工程を有し、
前記薄膜形成工程は、前記マーク形成工程と前記貼合せ工程との間に行われ、
前記マーク形成工程で前記第１の基板及び前記第２の基板に形成される前記各アライメ
ントマークは、前記各アライメントマークの形状に対応する前記各導電膜の一部分を前記
各基板から除去することにより形成されることを特徴とする請求項１または請求項２に記
載の電気光学装置の製造方法。
【請求項４】
前記第１の基板及び前記第２の基板の前記各他方の面の少なくとも何れかに薄膜を積層
形成する薄膜形成工程を有し、
前記薄膜形成工程は、前記導電膜形成工程と前記マーク形成工程との間に行われること
を特徴とする請求項１または請求項２に記載の電気光学装置の製造方法。
【請求項５】
前記基板の前記一方の面への前記導電膜の形成は、前記基板の全面に前記導電膜を形成
した後、当該基板を回転させ、回転する前記基板の前記他方の面の前記導電膜の回転中心
にエッチング用の薬液を供給するとともに、回転する前記基板の前記一方の面の前記導電
膜の回転中心に乾燥ガスを吐出して行うことを特徴とする請求項１乃至請求項４の何れか
１項に記載の電気光学装置の製造方法。
【請求項６】
前記第１の基板及び前記第２の基板の前記各他方の面の少なくとも何れかに薄膜を積層
形成する薄膜形成工程を有し、
前記導電膜形成工程は、前記薄膜形成工程において、前記基板の前記他方の面に積層形
成される前記薄膜の成膜の際に行われることを特徴とする請求項１または請求項２に記載
の電気光学装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一対の基板が互いに貼り合わされて構成される電気光学装置の製造方法に関
する。
【背景技術】
【０００２】
周知のように、電気光学装置、例えば液晶装置は、ガラス基板、石英基板等からなる２
枚の基板間に液晶が挟持されて構成されており、一方の基板に、例えば複数の薄膜トラン
ジスタ（以下、単位トランジスタと称す）等のスイッチング素子及び画素電極をマトリク
ス状に配置し、他方の基板に対向電極を配置して、両基板間に挟持した液晶層の光学特性
を画像信号に応じて変化させることで、画像表示を可能としている。
【０００３】
この種の電気光学装置において、２枚の基板を貼り合わせるに際し、両基板を精度良く
位置決めするための技術として、例えば、特許文献１には、第１の基板と第２の基板の各
対向面（貼合せ面）に形成された各アライメントマークを、上カメラと下カメラとで個別
に撮像し、予め登録された両アライメントマークの相対位置に基づいて位置合せを行う技
術が開示されている。
【特許文献１】特開２００４−３０９５９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、上述の特許文献１に開示された技術において、各基板のアライメントマーク
は、電気光学装置を構成するトランジスタや画素電極が形成される領域或いは対向電極等
が形成される領域（以下、実用領域と称す）以外の領域に形成される。
【０００５】
従って、各基板上を占有する実用領域の形状やレイアウト等によっては、アライメント
マークを所望の位置に設定できず精度の良い位置合せを行うことが困難となったり、逆に
、アライメントマークによって実用領域が大きく制約を受ける等の虞がある。
【０００６】
本発明は上記事情に鑑みてなされたもので、実用領域に影響を及ぼすことなく、基板上
の任意の位置にアライメントマークを形成して精度の良い位置合せを実現することができ
る電気光学装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の電気光学装置の製造方法は、第１の基板及び第２の基板の各一方の面に静電チ
ャック用の導電膜を形成する導電膜形成工程と、前記第１の基板及び前記第２の基板に形
成した前記各導電膜に相互の位置合せ用のアライメントマークを形成するマーク形成工程
と、前記第１の基板と前記第２の基板の各他方の面を互いに対向させ、前記アライメント
マークを用いて位置合せしながら前記第１の基板に対して前記第２の基板を貼り合わせる
貼合せ工程と、を備えたことを特徴とする。
【０００８】
このような構成によれば、第１の基板及び第２の基板の各一方の面にそれぞれ形成され
る各静電チャック用の導電膜に相互の位置合せ用のアライメントマークを形成することに
より、前記各基板上において電気光学装置に供する実用領域に影響を及ぼすことなく、任
意の位置にアライメントマークを形成することができ、前記第１の基板と前記第２の基板
との精度の良い位置合せを実現することができる。
【０００９】
前記各アライメントマークは、前記各基板の縁辺部にそれぞれ形成されていることが望
ましい。
【００１０】
このような構成によれば、第１の基板と第２の基板との位置合せの際に、特に、各基板
間の垂直軸まわりの相対誤差を精度良く補正することができる。
【００１１】
前記第１の基板及び前記第２の基板の前記各他方の面の少なくとも何れかに薄膜を積層
形成する薄膜形成工程を有し、前記薄膜形成工程は、前記マーク形成工程と前記貼合せ工
程との間に行われ、前記マーク形成工程で前記第１の基板及び前記第２の基板に形成され
る前記各アライメントマークは、前記各アライメントマークの形状に対応する前記各導電
膜の一部分を前記各基板から除去することにより形成されることが望ましい。
【００１２】
このような構成によれば、導電膜による静電チャックのための機能を損なうことなく該
導電膜にアライメントマークを形成することができる。さらに、薄膜形成工程の前にマー
ク形成工程を行うことにより、薄膜形成工程で形成される薄膜がマーク形成工程によって
損傷されることを防止できる。
【００１３】
前記第１の基板及び前記第２の基板の前記各他方の面の少なくとも何れかに薄膜を積層
形成する薄膜形成工程を有し、前記薄膜形成工程は、前記導電膜形成工程と前記マーク形
成工程との間に行われることが望ましい。
【００１４】
このような構成によれば、薄膜形成工程の後にマーク形成工程を行うことにより、以降
の工程において導電膜に静電チャック用の機能を持たせる必要性が低くなり、アライメン
トマークを形成する際のパターニングの自由度を向上することができる。
【００１５】
前記基板の前記一方の面への前記導電膜の形成は、前記基板の全面に前記導電膜を形成
した後、当該基板を回転させ、回転する前記基板の前記他方の面の前記導電膜の回転中心
にエッチング用の薬液を供給するとともに、回転する前記基板の前記一方の面の前記導電
膜の回転中心に乾燥ガスを吐出して行うことが望ましい。
【００１６】
このような構成によれば、基板の一方の面に対して導電膜を容易に形成することができ
る。
【００１７】
前記第１の基板及び前記第２の基板の前記各他方の面の少なくとも何れかに薄膜を積層
形成する薄膜形成工程を有し、前記導電膜形成工程は、前記薄膜形成工程において、前記
基板の前記他方の面に積層形成される前記薄膜の成膜の際に行われることが望ましい。
【００１８】
このような構成によれば、基板の一方の面に対して専用の成膜を行うことなく、導電膜
を形成することができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照にして本発明の実施の形態を説明する。尚、以下に示す実施の形態に
おいて電気光学装置は、液晶装置を例に挙げて説明する。また、液晶装置において対向配
置される一対の基板の内、一方の基板は、第１の基板である素子基板（以下、ＴＦＴ基板
と称す）を、また他方の基板は、ＴＦＴ基板に対向する第２の基板である対向基板を例に
挙げて説明する。
【００２０】
先ず、本実施の形態の製造方法によって製造される液晶装置の全体の構成について説明
する。図１は本実施の形態によって製造される液晶装置の平面図、図２は図１中のＩＩ−
ＩＩ線に沿って切断した断面図、図３は一つの画素に着目した図１の液晶装置の模式的断
面図である。
【００２１】
図１，図２に示すように、液晶装置１００は、例えば、石英基板やガラス基板等を用い
たＴＦＴ基板１０と、該ＴＦＴ基板１０に対向配置される、例えばガラス基板や石英基板
等を用いた対向基板２０との間の内部空間に、電気光学物質である液晶５０が介在されて
構成される。対向配置されたＴＦＴ基板１０と対向基板２０とは、シール材５２によって
貼り合わされている。
【００２２】
ＴＦＴ基板１０の基板上の液晶５０と接する表面１０ｆ側に、液晶装置１００の表示領
域４０を構成するＴＦＴ基板１０の表示領域１０ｈが構成されている。また、表示領域１
０ｈに、画素を構成するとともに、後述する対向電極２１とともに液晶５０に駆動電圧を
印加する電極である画素電極（ＩＴＯ）９ａがマトリクス状に配置されている。
【００２３】
また、対向基板２０の基板上の液晶５０と接する表面２０ｆの全面に、液晶５０に画素
電極９ａとともに駆動電圧を印加する電極である対向電極（ＩＴＯ）２１が設けられてお
り、対向電極２１のＴＦＴ基板１０の表示領域１０ｈに対向する位置の液晶５０と接する
表面２０ｆ側に、液晶装置１００の表示領域４０を構成する対向基板２０の表示領域２０
ｈが構成されている。
【００２４】
ＴＦＴ基板１０の画素電極９ａ上に、ラビング処理が施された配向膜１６が設けられて
おり、また、対向基板２０上の全面に渡って形成された対向電極２１上にも、ラビング処
理が施された配向膜２６が設けられている。各配向膜１６，２６は、例えば、ポリイミド
膜等の透明な有機膜からなる。
【００２５】
また、ＴＦＴ基板１０の表示領域１０ｈにおいては、複数本の走査線１１ａ（図３参照
）と複数本のデータ線６ａ（図３参照）とが交差するように配線され、走査線１１ａとデ
ータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置される。そして、走
査線１１ａとデータ線６ａとの各交差部分に対応してスイッチング素子である薄膜トラン
ジスタ（以下、ＴＦＴと称す）３０（図３参照）が設けられ、このＴＦＴ３０毎に画素電
極９ａが電気的に接続されている。
【００２６】
ＴＦＴ３０は走査線１１ａのＯＮ信号によってオンとなり、これにより、データ線６ａ
に供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に
設けられた対向電極２１との間の電圧が液晶５０に印加される。
【００２７】
また、画素電極９ａと並列に、蓄積容量７０（図３参照）が設けられている。蓄積容量
７０によって、液晶５０に印加される電圧の保持時間が延長され、例えば、画像信号は画
素電極９ａに供給される時間よりも３桁も長い時間の保持が可能となる。
【００２８】
対向基板２０に、ＴＦＴ基板１０の表示領域１０ｈ及び対向基板２０の表示領域２０ｈ
の外周を、画素領域において規定し区画することにより、表示領域４０を規定する額縁と
しての遮光膜５３が設けられている。
【００２９】
液晶５０がＴＦＴ基板１０と対向基板２０との間の空間に、既知の液晶注入方式で注入
される場合、シール材５２は、シール材５２の１辺の一部において欠落して塗布されてい
る。
【００３０】
シール材５２の欠落した箇所は、該欠落した箇所から貼り合わされたＴＦＴ基板１０及
び対向基板２０との間に液晶５０を注入するための液晶注入口１０８を構成している。液
晶注入口１０８は、液晶注入後、封止材１０９で封止される。
【００３１】
シール材５２の外側の領域に、ＴＦＴ基板１０の図示しないデータ線に画像信号を所定
のタイミングで供給して該データ線を駆動するドライバであるデータ線駆動回路１０１及
び外部回路との接続のための外部接続端子１０２が、ＴＦＴ基板１０の一辺に沿って設け
られている。
【００３２】
この一辺に隣接する二辺に沿って、ＴＦＴ基板１０の走査線１１ａ及びゲート電極３ａ
に、走査信号を所定のタイミングで供給することにより、ゲート電極３ａを駆動するドラ
イバである走査線駆動回路１０３，１０４が設けられている。走査線駆動回路１０３，１
０４は、シール材５２の内側の遮光膜５３に対向する位置において、ＴＦＴ基板１０上に
形成されている。
【００３３】
また、ＴＦＴ基板１０上に、データ線駆動回路１０１、走査線駆動回路１０３，１０４
、外部接続端子１０２及び上下導通端子１０７を接続する配線１０５が、遮光膜５３の３
辺に対向して設けられている。
【００３４】
上下導通端子１０７は、シール材５２のコーナー部の４箇所のＴＦＴ基板１０上に形成
されている。そして、ＴＦＴ基板１０と対向基板２０相互間に、下端が上下導通端子１０
７に接触し上端が対向電極２１に接触する上下導通材１０６が設けられており、該上下導
通材１０６によって、ＴＦＴ基板１０と対向基板２０との間で電気的な導通がとられてい
る。
【００３５】
また、図３に示すように、各種薄膜形成前の、石英基板、ガラス基板等のＴＦＴ基板１
０を構成する基板の表面上に、ＴＦＴ３０や画素電極９ａの他、これらを含む各種の構成
が積層構造をなして備えられている。尚、この積層構造、及び積層された各層の機能は周
知であるため、概略的に説明する。
【００３６】
この積層構造は、下層から順に、走査線１１ａを含む第１層（成膜層）、ゲート電極３
ａを具備するＴＦＴ３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を
含む第４層、シールド層４００等を含む第５層、画素電極９ａ及び配向膜１６等を含む第
６層（最上層）からなる。また、各層間には、後述する層間絶縁膜がそれぞれ設けられて
おり、前述の各要素間が短絡することを防止している。
【００３７】
第１層に、例えば、タングステンシリサイドからなる走査線１１ａが、平面形状がスト
ライプ状となるようパターニングされて成膜されている。また、走査線１１ａは、ＴＦＴ
３０に下側から入射しようとする光を遮る遮光機能をも有している。走査線１１ａ上に、
窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２が、例えば、常圧または減圧
ＣＶＤ法等により成膜されている。
【００３８】
第２層に、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、ＬＤＤ
（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を有している。具体的には、ＴＦＴ３
０は、例えば、ポリシリコン膜等の結晶化シリコン膜からなる半導体層１と、ゲート電極
３ａと、ゲート電極３ａと半導体層１とを絶縁するゲート絶縁膜２とを備えて主要部が構
成されている。
【００３９】
半導体層１は、ゲート電極３ａからの電界によりチャネルが形成されるチャネル領域１
ａと、低濃度ソース領域１ｂと、低濃度ドレイン領域１ｃと、高濃度ソース領域１ｄと、
高濃度ドレイン領域１ｅとを備えている。そして、この第２層に、上述のゲート電極３ａ
と同一膜として中継電極７１９が形成されている。
【００４０】
下地絶縁膜１２に、平面的にみて半導体層１の両脇に、データ線６ａに沿って延びる半
導体層１のチャネル長と同じ幅の溝（コンタクトホール）１２ｃｖが掘られている。該コ
ンタクトホール１２ｃｖにより、同一行の走査線１１ａとゲート電極３ａとは、同電位と
なる。
【００４１】
第３層に、容量部である蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０
の高濃度ドレイン領域１ｅ及び画素電極９ａに電気的に接続された下部電極７１と、容量
電極３００とが、容量となる誘電体膜７５を介して対向配置されることにより形成されて
いる。
【００４２】
ＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９の上層、かつ、蓄積容量７０の下
層に、例えば、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜４１が形成さ
れている。
【００４３】
第１層間絶縁膜４１に、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的
に接続するために介在されるコンタクトホール８１が、第２層間絶縁膜４２を貫通しつつ
開孔されている。
【００４４】
また、第１層間絶縁膜４１に、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０を
構成する下部電極７１とを電気的に接続するために介在されるコンタクトホール８３が開
孔されている。
【００４５】
さらに、この第１層間絶縁膜４１に、下部電極７１と中継電極７１９とを電気的に接続
するために介在されるコンタクトホール８８１が開孔されている。更に加えて、第１層間
絶縁膜４１に、中継電極７１９と第２中継層６ａ２とを電気的に接続するために介在され
るコンタクトホール８８２が、第２層間絶縁膜４２を貫通しつつ開孔されている。
【００４６】
第４層に、データ線６ａが設けられている。このデータ線６ａは、下層より順に、アル
ミニウム層４１Ａ、窒化チタン層４１ＴＮ、窒化シリコン膜層４０１の三層構造を有する
膜として形成されている。
【００４７】
また、この第４層に、データ線６ａと同一膜として、シールド層用中継層６ａ１及び第
２中継層６ａ２が形成されている。また、第２層間絶縁膜４２に、シールド層用中継層６
ａ１と容量電極３００とを電気的に接続するために介在されるコンタクトホール８０１が
開孔されている。
【００４８】
第５層に、シールド層４００が形成されている。また、第５層に、このようなシールド
層４００と同一膜として、中継層としての第３中継電極４０２が形成されている。
【００４９】
第３層間絶縁膜４３に、シールド層４００とシールド層用中継層６ａ１とを電気的に接
続するために介在されるコンタクトホール８０３、及び第３中継電極４０２と第２中継層
６ａ２とを電気的に接続するために介在されるコンタクトホール８０４がそれぞれ開孔さ
れている。
【００５０】
第６層に、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａの
上層に配向膜１６が形成されている。そして、この画素電極９ａ下層に、第４層間絶縁膜
４４が形成されている。また、第４層間絶縁膜４４に、画素電極９ａ及び第３中継電極４
０２間を電気的に接続するために介在されたコンタクトホール８９が開孔されている。
【００５１】
尚、上述した液晶装置の構成は、上記実施形態のような形態に限定されるものではなく
、別の種々の形態が考えられ得る。
【００５２】
次に、このように構成された液晶装置１００の製造方法を、図４乃至図１０を参照して
説明する。なお、以下の説明において、各種薄膜等が形成される前のＴＦＴ基板１０は、
例えば、石英から構成された大板の基板（図６（ａ）参照：以下、ＴＦＴ用マザー基板１
１０と称す）に複数設定されている。また、各種薄膜等が形成される前の対向基板２０は
、例えば、ガラスや石英から構成された大板の基板（図７（ａ）参照：以下、対向基板用
マザー基板１２０と称す）に複数設定されている。すなわち、本実施形態において、大板
の基板であるＴＦＴ用マザー基板１１０の一部がＴＦＴ基板１０を構成し、大板の基板で
ある対向基板用マザー基板１２０の一部が対向基板２０を構成するものとして説明する。
【００５３】
また、ＴＦＴ用マザー基板１１０において、ＴＦＴ３０等が形成される側の面を表面１
１０ｆと称し、ＴＦＴ３０等が形成されない側の面を裏面１１０ｒと称す。同様に、対向
基板用マザー基板１２０において、対向電極２１等が形成される側の面を表面１２０ｆと
称し、対向電極２１等が形成されない側の面を裏面１２０ｒと称す。なお、後述のように
、ＴＦＴ用マザー基板１１０の表面１１０ｆと対向基板用マザー基板１２０の表面１２０
ｆは、互いに対向された状態で貼り合わされる。
【００５４】
図４は液晶装置の製造方法を示すフローチャート、図５はスピン装置を示す概略構成図
、図６（ａ）はマーク形成領域を裏面側に設定した本実施形態のＴＦＴ用マザー基板にお
けるＴＦＴ基板形成領域の配置図であり（ｂ）はマーク形成領域を表面側に設定した場合
の比較例を示す配置図、図７（ａ）はマーク形成領域を裏面側に設定した本実施形態の対
向基板用マザー基板におけるＴＦＴ基板形成領域の配置図であり、図７（ｂ）はマーク形
成領域を表面側に設定した場合の比較例を示す配置図、図８（ａ）はＴＦＴ基板に形成さ
れるアライメントマークの一例を示す平面図であり、図８（ｂ）は（ａ）のＡ−Ａ線に沿
う断面図、図９（ａ）は対向基板に形成されるアライメントマークの一例を示す平面図で
あり、図９（ｂ）は（ａ）のＢ−Ｂ線に沿う断面図、図１０はプレス装置の要部断面図で
ある。
【００５５】
図４に示すように、本液晶装置の製造方法において、洗浄処理等が施されたＴＦＴ用マ
ザー基板１１０が投入されると、先ず、ステップＳ１で、投入されたＴＦＴ用マザー基板
１１０の裏面１１０ｒ（一方の面）に、導電膜１１１（図８（ｂ）、図１０参照）が形成
される（導電膜形成工程）。ここで、導電膜１１１は、例えば、各種装置のステージに静
電チャックを用いてＴＦＴ用マザー基板１１０を固定するための膜であり、導電膜１１１
の膜厚は、ＴＦＴ用マザー基板１１０の固定に十分な静電力を発生させるのに必要な膜厚
に形成される。なお、この導電膜１１１は、ＴＦＴ用マザー基板１１０の裏面１１０ｒを
接触傷等から保護するための保護膜としても機能するよう、膜厚が設定されることが望ま
しい。
【００５６】
本実施の形態において、この導電膜形成工程では、先ず、ＴＦＴ用マザー基板１１０の
全面に対し、例えば、既知のバッチ式の縦型のＬＰ−ＣＶＤ装置等を用いてポリシリコン
膜が形成される。このポリシリコン膜の形成は、例えば、６２０℃の環境下において、モ
ノシラン（ＳｉＨ４）ガスを、装置内に導入することにより行われる。なお、導電膜１１
１は、ポリシリコン膜に限定されるものではなく、例えば、アルミニウム合金やチタン合
金等からなる金属膜であってもよい。
【００５７】
そして、全面に形成されたポリシリコン膜のうち、ＴＦＴ用マザー基板１１０の表面１
１０ｆ及び周面に形成されたポリシリコン膜が、例えば図５に示すスピン装置１５０を用
いて流体（薬液）により除去されることにより、ＴＦＴ用マザー基板１１０の裏面１１０
ｒに導電膜１１１が形成される。
【００５８】
ここで、スピン装置１５０の構成を簡単に説明すると、スピン装置１５０は、図５に示
すように、例えば円板状のステージ台である回転自在なスピンベース１５１と、該スピン
ベース１５１の外周に、例えば等間隔に６個（図５には２個のみを図示）固定された大板
の基板保持用のチャックピン１５２と、スピンベース１５１と平面視略同形状をなす円板
状の回転自在なシールド板１５３とを備えて主要部が構成されている。なお、このような
構成を有するスピン装置１５０としては、例えば大日本スクリーン製造株式会社のＭＰ３
０００が周知である。
【００５９】
スピンベース１５１の回転中心には、チャックピン１５２に保持されたＴＦＴ用マザー
基板１１０の裏面１１０ｒに対して各種流体Ｆ１を供給する流体供給管路１６１の供給口
１６１ｋが開口されている。
【００６０】
同様に、シールド板１５３の回転中心には、チャックピン１５２に保持されたＴＦＴ用
マザー基板１１０の表面１１０ｆに対して各種流体Ｆ２を供給する流体供給管路１６２の
供給口１６２ｋが開口されている。
【００６１】
各チャックピン１５２は、スピンベース１５１の外周から、上方に延出するよう、スピ
ンベース１５１の外周に固定されており、スピンベース１５１が回転した際、各チャック
ピン１５２は、スピンベース１５１と一体に回転する。
【００６２】
また、各チャックピン１５２の上方への延出端部の近傍に、スピンベース１５１の内周
方向に突出する載置部１５２ｔがそれぞれ形成されている。なお、各載置部１５２ｔの上
面に、ＴＦＴ用マザー基板１１０の裏面１１０ｒが当接されることにより、ＴＦＴ用マザ
ー基板１１０は、各チャックピン１５２の載置部１５２ｔに載置される。
【００６３】
また、各チャックピン１５２は、スピンベース１５１の外周から、上方に延出するよう
固定されているため、各チャックピン１５２の載置部１５２ｔに載置されたＴＦＴ用マザ
ー基板１１０は、スピンベース１５１から、例えば５ｍｍ程度上方に離間して位置される
。
【００６４】
さらに、各チャックピン１５２は、スピンベース１５１の径方向に移動自在となるよう
、スピンベース１５１に固定されている。このことにより、各載置部１５２ｔにマザー基
板１１０が載置された後、各チャックピン１５２をスピンベース１５１の内周方向に移動
させることにより、各載置部１５２ｔに載置されたマザー基板１１０の端面を各チャック
ピン１５２の内周面で挟持することができ、チャックピン１５２は、確実にマザー基板１
１０を固定して保持することができる。
【００６５】
このようなスピン装置１５０を用いてＴＦＴ用マザー基板１１０の表面１１０ｆ及び周
面に形成されたポリシリコン膜を除去する場合、先ず、上述したように、ＴＦＴ用マザー
基板１１０を各チャックピン１５２に載置、固定した後、スピンベース１５１を回転させ
て、ＴＦＴ用マザー基板１１０を回転させる。このとき、シールド板１５３も回転させる
。
【００６６】
その後、回転するＴＦＴ用マザー基板１１０の表面１１０ｆの回転中心に、流体供給管
路１６２の供給口１６２から、流体Ｆ２として、例えば、５０％濃度のフッ酸（ＨＦ）と
、６０％濃度の硝酸（ＨＮＯ３）を体積比１：６０で混合した薬液であるフッ硝酸（ＨＦ
：ＨＮＯ３）を、２３℃の環境下において、２５ｓｅｃ以上供給することにより、ＴＦＴ
用マザー基板１１０の表面１１０ｆのポリシリコン膜を、ウエットエッチングにより除去
する。
【００６７】
尚、この際、ＴＦＴ用マザー基板１１０は回転しているため、表面１１０ｆ側のポリシ
リコン膜の全域に、フッ硝酸は供給される。また、表面１１０ｆに供給されたフッ硝酸は
、周面にも液垂れするため、周面のポリシリコン膜も除去される。なお、これらＴＦＴ用
マザー基板１１０の表面１１０ｆ及び周面に形成されたポリシリコン膜は、図５中におい
て２点鎖線で示されている。
【００６８】
尚、ポリシリコン膜の除去に、フッ硝酸を用いたのは、フッ硝酸は、石英をほとんどエ
ッチングせずに、ポリシリコン膜を選択的にエッチングすることができるためである。こ
のウエットエッチング液はポリシリコンエッチング量：石英（ＳｉＯ２）エッチング量＝
1:0.02以上の選択性をもった薬液が望ましい。よって、石英をエッチングせずに、ポリシ
リコン膜を選択的にエッチングすることができる薬液であれば、フッ硝酸に限らず、どん
なものであっても構わない。また、薬剤としては、薬液に限らず、ガス等であっても構わ
ない。
【００６９】
また、フッ硝酸の供給量を増減させることにより、ＴＦＴ用マザー基板１１０の表面１
１０ｆ及び周面から除去するポリシリコン膜の量を可変させることができる。
【００７０】
ここで、回転するＴＦＴ用マザー基板１１０の表面１１０ｆのポリシリコン膜の回転中
心に、流体供給管路１６２の供給口１６２ｋからフッ硝酸を供給すると略同時に、回転す
るＴＦＴ用マザー基板１１０の導電膜を除去する面と反対側の面である裏面１１０ｒのポ
リシリコン膜の回転中心に、流体供給管路１６１の供給口１６１ｋから、流体Ｆ１として
、乾燥ガスであるＮ２ガスを、例えば１００リットル／分量吐出する。尚、乾燥ガスは、
Ｎ２ガスに限らず、単なるエアであっても構わない。
【００７１】
この裏面１１０ｒに吐出されたＮ２ガスにより、ＴＦＴ用マザー基板１１０の表面１１
０ｆに供給されたフッ硝酸が、周面より裏面１１０ｒ側に回り込んでしまうことがない。
即ち、表面１１０ｆのポリシリコン膜を除去するに際し、裏面１１０ｒのポリシリコン膜
が除去されてしまうことがない。
【００７２】
このように、ＴＦＴ用マザー基板１１０の裏面１１０ｒに対する導電膜形成工程が行わ
れてステップＳ２に進むと、ＴＦＴ用マザー基板１１０には、対向基板用マザー基板１２
０との貼り合わせる際（後述する）の位置合せ用のアライメントマーク１１２ａ（図８参
照）が形成される（マーク形成工程）。
【００７３】
本実施の形態において、アライメントマーク１１２ａは、ＴＦＴ用マザー基板１１０の
裏面１１０ｒの縁辺部寄りの対称位置に、都合４箇所形成される。すなわち、図６（ａ）
、及び図８（ａ），（ｂ）に示すように、ＴＦＴ用マザー基板１１０の裏面１１０ｒには
、縁辺部寄りの対称位置に、４つのマーク形成領域１１２が設定されており、各マーク形
成領域１１２には、例えば、十字形状をなすアライメントマーク１１２ａがそれぞれ形成
されている。これら各アライメントマーク１１２ａは、例えば、導電膜１１１をエッチン
グすることによって、ＴＦＴ用マザー基板１１０の裏面１１０ｒに凹設される。
【００７４】
具体的に説明すると、このマーク形成工程では、例えば、ＴＦＴ用マザー基板１１０の
裏面１１０ｒにおいて、導電膜１１１の上層に、各アライメントマーク１１２ａに対応す
る部分のみが開口するフォトレジスト（図示せず）を形成した後、上述のフッ硝酸等を用
いてエッチングを行うことにより、アライメントマーク１１２ａを形成する。なお、エッ
チング後において、フォトレジストはＴＦＴ用マザー基板１１０から除去される。
【００７５】
このように、各アライメントマーク１１２ａは、当該各アライメントマーク１１２ａに
対応する導電膜１１１の一部分をＴＦＴ用マザー基板１１０から除去することにより、導
電膜１１１に凹設（抜き形成）される。これにより、導電膜１１１による静電チャック用
膜及び保護膜としての機能を十分に維持させたまま、ＴＦＴ用マザー基板１１０に、アラ
イメントマーク１１２ａを形成することができる。
【００７６】
ここで、上述の導電膜１１１に対するエッチングは、上述のスピン装置１５０を用いて
行うことが可能である。すなわち、導電膜１１１に対するエッチングは、裏面１１０ｒに
フォトレジストを形成したＴＦＴ用マザー基板１１０を上述のステップＳ１と同様にスピ
ン装置１５０にセットし、例えば、ＴＦＴ用マザー基板１１０の裏面１１０ｒに対し、流
体供給管路１６１の供給口１６１ｋから流体Ｆ１としてフッ硝酸を供給すると同時に、表
面１１０ｆに対し、流体供給管路１６２の供給口１６２ｋから流体Ｆ２として乾燥ガスで
あるＮ２ガスを供給することにより実現される。
【００７７】
なお、本実施の形態においては、ステップＳ１の導電膜形成工程とステップＳ２のマー
ク形成工程とを同時に行うことも可能である。すなわち、例えば、ＴＦＴ用マザー基板１
１０の全面にポリシリコン膜を形成し、ＴＦＴ用マザー基板１１０の裏面１１０ｒに各ア
ライメントマーク１１２ａに対応する部分のみが開口するフォトレジストを形成した後、
ＴＦＴ用マザー基板１１０をスピン装置１５０にセットし、流体供給管路１６１，１６２
の供給口１６１ｋ，１６２ｋから流体Ｆ１，Ｆ２としてフッ硝酸を供給することにより、
導電膜形成工程とマーク形成工程とを同時に実現することができる。
【００７８】
ステップＳ２からＳ３に進むと、ＴＦＴ用マザー基板１１０の表面１１０ｆに対し、複
数のＴＦＴ基板１０毎に対応する、上述の図１〜３で示した第１層〜第６層までの各薄膜
及び配向膜１６が、図示しない各種成膜装置、及びエッチング装置等を用いて積層形成さ
れる（薄膜形成工程）。なお、第１層〜第６層を積層して形成する際は、必要に応じて、
ＴＦＴ用マザー基板１１０が、例えば、枚葉式の成膜装置、ドライエッチング装置等の各
ステージにセットされるが、ＴＦＴ用マザー基板１１０の各ステージに対する固定（チャ
ック）は、該ステージとＴＦＴ用マザー基板１１０の裏面１１０ｒとの間に電圧印加後に
発生する静電力を用いた静電チャックにより適宜行われる。
【００７９】
ここで、図６（ａ）に示すように、本実施の形態において、ＴＦＴ用マザー基板１１０
上にＴＦＴ基板１０を形成するための実用領域として設定される基板形成領域１１３は、
ＴＦＴ用マザー基板１１０の全域に亘って複数配置される。すなわち、本実施の形態にお
いて、アライメントマーク１１２ａはＴＦＴ用マザー基板１１０の裏面１１０ｒに形成さ
れるため、マーク形成領域１１２と基板形成領域１１３とを平面視で重畳する位置に設定
することができる。
【００８０】
なお、図６（ｂ）に、アライメントマークが表面側に形成されるＴＦＴ用マザー基板１
１０'におけるマーク形成領域１１２、及び基板形成領域１１３の配置の一例を示す。こ
れらの比較例では、アライメントマーク１１２ａを裏面１１０ｒ側に形成した本実施形態
のＴＦＴ用マザー基板１１０の方が、アライメントマークを表面側に形成したＴＦＴ用マ
ザー基板１１０'よりも、ＴＦＴ基板１０を３個多く得ることが可能となる。
【００８１】
図４において、ＴＦＴ用マザー基板１１０に対する各工程と同様に、対向基板用マザー
基板１２０が投入されると、先ず、ステップＳ４において、対向基板用マザー基板１２０
の裏面１２０ｒ（一方の面）に対し、導電膜１２１（図８（ｂ）、図１０参照）が形成さ
れる（導電膜形成工程）。ここで、導電膜１２１は、例えば、枚葉式の成膜装置のステー
ジ等に静電チャックを用いて対向基板用マザー基板１２０を固定するための静電チャック
用膜であり、さらに、対向基板用マザー基板１２０の裏面を接触傷等から保護するための
保護膜としても機能する。
【００８２】
なお、本実施形態において、対向基板用マザー基板１２０に形成される導電膜１２１は
、ＴＦＴ用マザー基板１１０と同様、例えば、ＬＰ−ＣＶＤ装置等を用いて全面にポリシ
リコン膜が形成された後、対向基板用マザー基板１２０の表面１２０ｆ及び周面に形成さ
れたポリシリコン膜がスピン装置１５０を用いて除去されることにより得られる。なお、
導電膜１２１は、ポリシリコン膜に限定されるものではなく、例えば、アルミニウム合金
やチタン合金等からなる金属膜であってもよい。
【００８３】
そして、ステップＳ５において、対向基板用マザー基板１２０には、ＴＦＴ用マザー基
板１１０との位置合せ用のアライメントマーク１２２ａ（図９参照）が形成される（マー
ク形成工程）。
【００８４】
本実施の形態において、アライメントマーク１２２ａは、対向基板用マザー基板１２０
の裏面１２０ｒの縁辺部寄りの対称位置に、ＴＦＴ用マザー基板１１０のアライメントマ
ーク１１２ａと関連付けて、都合４箇所形成される。すなわち、図７（ａ）、及び図９（
ａ），（ｂ）に示すように、対向基板用マザー基板１２０の裏面１２０ｒには、縁辺部寄
りの対称位置に、４つのマーク形成領域１２２が設定されており、各マーク形成領域１２
２には、例えば、４個の点がマトリクス状に配列するアライメントマーク１２２ａがそれ
ぞれ形成されている。これら各アライメントマーク１２２ａは、例えば、導電膜１２１を
エッチングすることによって、対向基板用マザー基板１２０の裏面１２０ｒに凹設（抜き
形成）されている。
【００８５】
なお、ステップＳ５において、導電膜１２１のエッチングは、ステップＳ２と同様、上
述のスピン装置１５０を用いて行うことが可能である。また、対向基板用マザー基板１２
０に対するステップＳ４の導電膜形成工程とステップＳ５のマーク形成工程も、上述のＴ
ＦＴ用マザー基板１１０に対する処理と同様、スピン装置１５０等を用いて同時に行うこ
とが可能である。
【００８６】
そして、ステップＳ５からステップＳ６に進むと、対向基板用マザー基板１２０の表面
１２０ｆに対し、複数の対向基板２０毎に対応する、上述の図１〜３で示した遮光膜５３
、対向電極２１、及び配向膜２６等が、図示しない各種成膜装置、及びエッチング装置等
を用いて積層形成される（薄膜形成工程）。尚、各膜を形成する際は、必要に応じて、対
向基板用マザー基板１２０が、例えば、枚葉式の成膜装置、ドライエッチング装置等の各
ステージにセットされるが対向基板用マザー基板１２０の各ステージ対する固定（チャッ
ク）は、該ステージと対向基板用マザー基板１２０の裏面１２０ｒとの間に電圧印加後に
発生する静電力を用いた静電チャックにより適宜行われる。
【００８７】
ここで、図７（ａ）に示すように、本実施の形態において、対向基板用マザー基板１２
０上に対向基板２０を形成するための実用領域として設定される基板形成領域１２３は、
ＴＦＴ用マザー基板１１０の各基板形成領域１１３と関連付けて、対向基板用マザー基板
１２０の全域に亘って複数配置される。すなわち、本実施の形態において、アライメント
マーク１２２ａは対向基板用マザー基板１２０の裏面１２０ｒに形成されるため、マーク
形成領域１２２と基板形成領域１２３とを平面視で重畳する位置に設定することができる
。なお、図７（ｂ）に、アライメントマークが表面側に形成される対向基板用マザー基板
１２０'における、マーク形成領域１２２、及び基板形成領域１２３の配置の一例を示す
。
【００８８】
上述のように、ステップＳ３でＴＦＴ用マザー基板１１０に対する薄膜形成工程が行わ
れるとともに、ステップＳ６で対向基板用マザー基板１２０に対する薄膜形成工程が行わ
れてステップＳ７に進むと、ＴＦＴ用マザー基板１１０と対向基板用マザー基板１２０は
、これらの何れか一方にシール材５２が描画された後、例えば、図１０に示すプレス装置
１７０を用いて、相互に位置合せされ、貼り合わされる（貼合せ工程）。
【００８９】
ここで、プレス装置１７０の構成を簡単に説明すると、プレス装置１７０は、図１０に
示すように、ＴＦＴ用マザー基板１１０を保持する第１の保持板１７１と、対向基板用マ
ザー基板１２０を保持する第２の保持板１７２とを有して構成されている。
【００９０】
これら第１，第２の保持板１７１，１７２は、互いに対向配置されている。第１の保持
板１７１は、第２の保持板１７２との対向面１７１ａがＴＦＴ用マザー基板１１０の保持
面として設定されており、この対向面１７１ａには、ＴＦＴ用マザー基板１１０の裏面１
１０ｒ側が当接され、吸着或いは静電チャック等によって保持される。また、第２の保持
板１７２は、第１の保持板１７１との対向面１７２ａが対向基板用マザー基板１２０の保
持面として設定されており、この対向面１７２ａには、対向基板用マザー基板１２０の裏
面１２０ｒ側が当接され、吸着或いは静電チャック等によって保持される。
【００９１】
また、第１の保持板１７１には、ＴＦＴ用マザー基板１１０の各アライメントマーク１
１２ａにそれぞれ対応する位置に、覗き窓１７１ｂが設けられており、各覗き窓１７１ｂ
には、ＣＣＤカメラ等から構成された第１の撮像装置１７３が対向配置されている。同様
に、第２の保持板１７２には、対向基板用マザー基板１２０の各アライメントマーク１２
２ａにそれぞれ対応する位置に、覗き窓１７２ｂが設けられており、各覗き窓１７２ｂに
は、ＣＣＤカメラ等から構成された第２の撮像装置１７４が対向配置されている。ここで
、それぞれ対向する位置に配置される第１，第２の撮像装置１７３，１７４は、互いの光
軸が高精度に一致するよう位置決め保持されている。
【００９２】
また、例えば、第２の保持板１７２は、対向面１７２ａの水平方向（すなわち、図１０
中のＸ軸方向、Ｙ軸方向）、及び、対向面１７２ａの垂直方向（すなわち、図１０中のＺ
軸方向）に移動可能となっており、さらに、垂直軸回り（Ｚ軸回り）に回動可能となって
いる。なお、この第２の保持板１７２の移動制御は、図示しない制御部によって行われる
。
【００９３】
このようなプレス装置１７０において、第１，第２の保持板１７１，１７２に各マザー
基板１１０，１２０がそれぞれセットされると、これらマザー基板１１０，１２０に形成
されているアライメントマーク１１２ａ，１２２ａが、各覗き窓１７１ｂ，１７２ｂを介
して、第１，第２の撮像装置１７３，１７４で撮像される。
【００９４】
そして、第１，第２の撮像装置１７３，１７４で撮像された各アライメントマーク１１
２ａ，１２２ａを一致させるための補正量が制御部で演算され、この補正量に基づいて第
２の保持板１７２が、上述のＸ軸方向、Ｙ軸方向、及びＺ軸回りに移動制御されることに
より、ＴＦＴ用マザー基板１１０と対向基板用マザー基板１２０との位置合せが非接触で
行われる。
【００９５】
そして、両マザー基板１１０，１２０の位置合せが行われると、第２の保持板１７２が
第１の保持板１７１側に移動され（Ｚ軸方向に移動され）、両マザー基板１１０，１２０
は、シール材５２に対して所定圧力で密着される基板間隔までプレスされる。これにより
、ＴＦＴ用マザー基板１１０と対向基板用マザー基板１２０は互いに貼り合わされる（尚
、以下の説明において、ＴＦＴ用マザー基板１１０と対向基板用マザー基板１２０とが貼
り合わされた状態のものを装置母材と称する）。
【００９６】
そして、ステップＳ８において、装置母材から導電膜１１１，１２１（アライメントマ
ーク１１２ａ，１２２ａ）が除去される（導電膜除去工程）。なお、これら導電膜１１１
，１２１の除去は、例えば、装置母材を上述のスピン装置１５０にセットし、装置母材の
両面に対し、各流体供給路１６１，１６２の供給口１６１ｋ，１６２ｋから、流体Ｆ１，
Ｆ２としてフッ硝酸を供給することにより実現が可能である。
【００９７】
そして、ステップＳ９において、例えば、装置母材に複数のスクライブ線が形成され、
各スクライブ線に対応する位置にブレークバーが順次押圧されることにより、装置母材は
複数の液晶装置１００に分断される（分断工程）。
【００９８】
このように、本実施の形態においては、ＴＦＴ用マザー基板１１０と対向基板用マザー
基板１２０との位置合せ用のアライメントマーク１１２ａ，１２２ａを、各マザー基板１
１０，１２０の裏面１１０ｒ，１２０ｒに形成された静電チャック用の導電膜１１１，１
２１にそれぞれ設けることにより、各マザー基板１１０，１２０の表面１１０ｆ，１２０
ｆで各種デバイス等を構成する薄膜等に対してアライメントマーク１１２ａ，１２２ａが
干渉することを回避できる。従って、各マザー基板１１０，１２０において、液晶装置１
００に供する実用領域である基板形成領域１１３，１２３と、アライメントマーク１１２
ａ，１２２ａ形成のためのマーク形成領域１１２，１２３とを平面視で重畳する位置に設
定することができ、各マザー基板１１０，１２０を無駄なく有効利用することができる。
同時に、マーク形成領域１１２，１２２（アライメントマーク１１２ａ，１２２ａ）は、
基板形成領域１１３，１２３のレイアウト等に干渉されることなく所望の場所に設定でき
るので、両マザー基板１１０，１２０間で精度の良い位置合せを実現することができる。
また、アライメントマーク１１２ａ，１２２ａは、静電チャック用の導電膜１１１，１２
１を利用して形成されるので、不要な成膜工程の追加を抑制することができる。さらに、
各アライメントマーク１１２ａ，１２２ａは、導電膜１１１，１２１とともに除去される
ので、製造された液晶装置１００にアライメントマーク１１２ａ，１２２ａが残留するこ
とがない。
【００９９】
この場合、特に、各マザー基板１１０，１２０の縁辺部寄りにアライメントマーク１１
２ａ，１２２ａを配置すれば、両マザー基板１１０，１２０の位置合せの際に、回転方向
の相対誤差を精度良く補正することができる。
【０１００】
また、各アライメントマーク１１２ａ，１２２ａの形成を、各マザー基板１１０，１２
０の表面１１０ｆ，１２０ｆに薄膜を形成する前の工程で行うことにより、各マザー基板
１１０，１２０の表面１１０ｆ，１２０ｆに形成された積層体が、マーク形成工程におい
て損傷等されることを的確に防止することができる。この場合において、導電膜１１１，
１２１の一部分を除去して各アライメントマーク１１２ａ，１２２ａを導電膜１１１，１
２１に凹設することにより、各導電膜１１１，１２１に静電チャック用膜としての機能や
保護膜としての機能を維持させたまま、各マザー基板１１０，１２０の裏面１１０ｒ，１
２０ｒにアライメントマーク１１２ａ，１２２ａを形成することができる。
【０１０１】
ここで、上述の説明では、各マザー基板１１０，１２０に対する薄膜形成工程の前に、
マーク形成工程を行った一例について説明したが、マーク形成工程は、その他、各種タイ
ミングで行うことが可能である。例えば、図１１に示すように、各マザー基板１１０，１
２０に対するマーク形成工程を、薄膜形成工程と貼合せ工程との間に行うことも可能であ
る。
【０１０２】
すなわち、図１１に示す変形例による液晶装置の製造方法では、ＴＦＴ用マザー基板１
１０が投入されると、ステップＳ２１で、上述のステップＳ１と同様の処理によりＴＦＴ
用マザー基板１１０の裏面１１０ｒに対する導電膜形成工程が行われ、続くステップＳ２
２で、上述のステップＳ３と同様の処理によりＴＦＴ用マザー基板１１０の表面１１０ｆ
に対する薄膜形成工程が行われる。
【０１０３】
そして、ステップＳ２３において、導電膜１１１をエッチングすることにより、ＴＦＴ
用マザー基板１１０の裏面１１０ｒにアライメントマーク１１２ａが形成される（マーク
形成工程）。この場合において、ＴＦＴ用マザー基板１１０は、表面１１０ｆへの薄膜形
成工程を終えているため、以降の工程において、導電膜１１１による静電チャック用膜と
しての機能や保護膜としての機能を維持する必要性が低い。そこで、本変形例では、導電
膜１１１を用いてアライメントマーク１１２ａを形成する際のパターニングの形態を任意
に選択することが可能である。すなわち、例えば、エッチング処理により導電膜１１１の
一部分を除去してアライメントマーク１１２ａを導電膜１１１に凹設することは勿論のこ
と、導電膜１１１の一部分のみを残存させるエッチング処理を行うことで、ＴＦＴ用マザ
ー基板１１０の裏面１１０ｒにアライメントマーク１１２ａを突出形成することも可能で
ある。
【０１０４】
また、対向基板用マザー基板１２０が投入されると、ステップＳ２４で、上述のステッ
プＳ４と同様の処理により対向基板用マザー基板１２０の裏面１２０ｒに対する導電膜形
成工程が行われ、続くステップＳ２５で、上述のステップＳ５と同様の処理により対向基
板用マザー基板１２０の表面１２０ｆに対する薄膜形成工程が行われる。
【０１０５】
そして、ステップＳ２６において、導電膜１２１をエッチングすることにより、対向基
板用マザー基板１２０の裏面１２０ｒにアライメントマーク１２２ａが形成される（マー
ク形成工程）。この場合においても、対向基板用マザー基板１２０は、表面１２０ｆへの
薄膜形成工程を終えているため、以降の工程において、導電膜１２１による静電チャック
用膜としての機能や保護膜としての機能を維持する必要性が低い。そこで、本変形例では
、導電膜１２１を用いてアライメントマーク１２２ａを形成する際のパターニングの形態
を任意に選択することが可能である。
【０１０６】
そして、ステップＳ２３でＴＦＴ用マザー基板１１０に対するマーク形成工程が行われ
るとともに、ステップＳ２６で対向基板用マザー基板１２０に対するマーク形成工程が行
われてステップＳ２７に進むと、上述のステップＳ７と同様の処理により両マザー基板１
１０，１２０の貼合せ工程が行われ、ステップＳ２８で、上述のステップＳ８と同様の処
理により導電膜除去工程が行われ、さらに、ステップＳ２９で、上述のステップＳ９と同
様の処理により分断工程が行われる。
【０１０７】
さらに、その他の変形例として、例えば、図１２に示すように、各マザー基板１１０，
１２０の裏面１１０ｒ，１２０ｒに対する導電膜形成工程を、各マザー基板１１０，１２
０の表面１１０ｆ，１２０ｆに対する膜形成工程と同一の工程によって行うことも可能で
ある。
【０１０８】
すなわち、図１２に示す変形例による液晶装置の製造方法では、ＴＦＴ用マザー基板１
１０が投入されると、ステップＳ３１で、ＴＦＴ用マザー基板１１０の表面１１０ｆに対
する薄膜形成工程が行われる。この薄膜形成工程において、例えば、走査線１１ａを形成
するための導電膜の成膜がバッチ式の縦型のＣＶＤ装置等を用いて行われることにより、
ＴＦＴ用マザー基板１１０の裏面１１０ｒに、導電膜１１１が同時形成される。
【０１０９】
そして、ＴＦＴ用マザー基板１１０の裏面１１０ｒに導電膜１１１が形成されると、ス
テップＳ３２で、上述のステップＳ２と同様の処理によりＴＦＴ用マザー基板１１０に対
するマーク形成工程が行われる。
【０１１０】
そして、ＴＦＴ用マザー基板１１０の裏面１１０ｒにアライメントマーク１１２ａが形
成されると、ステップＳ３３で、ＴＦＴ用マザー基板１１０の表面１１０ｆに対する薄膜
形成工程が再開され、上述の図１〜３で示した第６層までの各薄膜及び配向膜１６が積層
形成される。
【０１１１】
また、対向基板用マザー基板１２０が投入されると、ステップＳ３４で、対向基板用マ
ザー基板１２０の表面１２０ｆに対する薄膜形成工程が行われる。この薄膜形成工程にお
いて、例えば、遮光膜５３を形成するための膜の成膜が導電性の材料を用いて、バッチ式
の縦型のＣＶＤ装置等によって行われることにより、対向基板用マザー基板１２０の裏面
１２０ｒに、導電膜１２１が同時形成される。
【０１１２】
そして、対向基板用マザー基板１２０の裏面１２０ｒに導電膜１２１が形成されると、
ステップＳ３５で、上述のステップＳ５と同様の処理により対向基板用マザー基板１２０
に対するマーク形成工程が行われる。
【０１１３】
そして、対向基板用マザー基板１２０の裏面１２０ｒにアライメントマーク１２２ａが
形成されると、ステップＳ３６で、対向基板用マザー基板１２０の表面１２０ｆに対する
薄膜形成工程が再開され、上述の図１〜３で示した対向電極２１、及び配向膜２６等が積
層形成される。
【０１１４】
そして、ステップＳ３７に進むと、上述のステップＳ７と同様の処理により両マザー基
板１１０，１２０の貼合せ工程が行われ、ステップＳ３８で、上述のステップＳ８と同様
の処理により導電膜除去工程が行われ、さらに、ステップＳ３９で、上述のステップＳ９
と同様の処理により分断工程が行われる。
【０１１５】
このような変形例によれば、各マザー基板１１０，１２０の裏面１１０ｒ、１２０ｒに
対する導電膜形成工程を、薄膜形成工程と同じ工程で行うことにより、液晶装置１００の
製造工程を簡略化することができる。
【産業上の利用可能性】
【０１１６】
なお、電気光学装置の一例として上述の実施の形態で説明した液晶装置は、図示例にの
み限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得
ることは勿論である。例えば、上述した液晶装置は、ＴＦＴ（薄膜トランジスタ）等のア
クティブ素子（能動素子）を用いたアクティブマトリクス方式の液晶表示モジュールを例
に挙げて説明したが、これに限らず、ＴＦＤ（薄膜ダイオード）等のアクティブ素子（能
動素子）を用いたアクティブマトリクス方式の液晶表示モジュールであっても構わない。
【０１１７】
また、本発明は、半導体基板に素子を形成する表示用デバイス、例えばＬＣＯＳ（Liqu
id Crystal On Silicon）等にも適用可能である。ＬＣＯＳでは、素子基板として単結晶
シリコン基板を用い、画素や周辺回路に用いるスイッチング素子としてトランジスタを単
結晶シリコン基板に形成する。また、画素には反射型の画素電極を用い、画素電極の下層
に画素の各素子を形成する。
【図面の簡単な説明】
【０１１８】
【図１】本実施の形態によって製造される液晶装置の平面図
【図２】図１中のＩＩ−ＩＩ線に沿って切断した断面図
【図３】一つの画素に着目した図１の液晶装置の模式的断面図
【図４】液晶装置の製造方法を示すフローチャート
【図５】スピン装置を示す概略構成図
【図６】（ａ）はマーク形成領域を裏面側に設定した本実施形態のＴＦＴ用マザー基板におけるＴＦＴ基板形成領域の配置図であり、（ｂ）はマーク形成領域を表面側に設定した場合の比較例を示す配置図
【図７】（ａ）はマーク形成領域を裏面側に設定した本実施形態の対向基板用マザー基板におけるＴＦＴ基板形成領域の配置図であり、（ｂ）はマーク形成領域を表面側に設定した場合の比較例を示す配置図、
【図８】（ａ）はＴＦＴ基板に形成されるアライメントマークの一例を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線に沿う断面図
【図９】（ａ）は対向基板に形成されるアライメントマークの一例を示す平面図であり、（ｂ）は（ａ）のＢ−Ｂ線に沿う断面図
【図１０】プレス装置の要部断面図
【図１１】液晶装置の製造方法の第１変形例を示すフローチャート
【図１２】液晶装置の製造方法の第２変形例を示すフローチャート
【符号の説明】
【０１１９】
１００・・・液晶装置（電気光学装置）、１１０・・・ＴＦＴ用マザー基板（第１の基
板）、１１０ｆ・・・表面（他方の面）、１１０ｒ・・・裏面（一方の面）、１１１・・
・導電膜（静電チャック用の導電膜）、１１２・・・マーク形成領域、１１２ａ・・・ア
ライメントマーク、１１３・・・基板形成領域（実用領域）、１２０・・・対向基板用マ
ザー基板（第２の基板）、１２０ｆ・・・表面（他方の面）、１２０ｒ・・・裏面（一方
の面）、１２１・・・導電膜（静電チャック用の導電膜）、１２２・・・マーク形成領域
、１２２ａ・・・アライメントマーク、１２３・・・基板形成領域（実用領域）、１５０
・・・スピン装置
【図１】
2008065016.tif 000003
【図２】
2008065016.tif 000004
【図３】
2008065016.tif 000005
【図４】
2008065016.tif 000006
【図５】
2008065016.tif 000007
【図６】
2008065016.tif 000008
【図７】
2008065016.tif 000009
【図８】
2008065016.tif 000010
【図９】
2008065016.tif 000011
【図１０】
2008065016.tif 000012
【図１１】
2008065016.tif 000013
【図１２】
2008065016.tif 000014