(57)【要約】【課題】従来の手法で設計された場合と同数の演算ブロックのＴＡＰ数の場合、１つの映像源を表示する場合にはより大きいＴＡＰ数で処理することが可能となり、高画質化が実現可能となる映像表示装置を提供する。【解決手段】映像源Ａの入力路と、映像源Ａを格納するフレームバッファ群と、映像源を加工する機能ブロックＣと、機能ブロックＣで処理を行うためのバッファ群とを備え、機能ブロックＣは、状態を制御する制御ブロックＥと、処理方法やパラメータを指定するレジスタブロックＦと、演算ブロックＨとを有し、映像源Ａを２つ以上同時に表示可能で、演算ブロックＨを構成するブロックは、その一部もしくはすべてが積演算器又は和演算器で構成される映像表示装置において、制御ブロックＥは表示する映像源Ａごとに個別に有しており、演算ブロックＨは複数の映像源Ａで共用する。【選択図】図１
2008065130.tif 000002
【特許請求の範囲】
【請求項１】
有線もしくは無線経路で転送される少なくとも２つ以上の映像源の入力路と、前記映像源を格納するフレームバッファ群と、前記映像源を加工する機能ブロックと、前記機能ブロックで処理を行うためのバッファ群とを備えており、前記機能ブロックは、少なくとも状態を制御する制御ブロックと、処理方法やパラメータを指定するレジスタブロックと、実際に処理を行う演算ブロックとを有し、前記映像源を少なくとも２つ以上同時に表示可能で、前記演算ブロックを構成するブロックは、その一部もしくはすべてが積演算器又は和演算器で構成される映像表示装置において、
前記制御ブロックは表示する映像源ごとに個別に有しており、前記演算ブロックは複数の映像源で共用することを特徴とする映像表示装置。
【請求項２】
前記演算ブロックを選択的に使用し、１つの映像源表示の際に、高次の演算を行う請求項１記載の映像表示装置。
【請求項３】
有線もしくは無線経路で転送される少なくとも２つ以上の映像源の入力路と、前記映像源を格納するフレームバッファ群と、前記映像源を加工する機能ブロックと、前記機能ブロックで処理を行うためのバッファ群とを備えており、前記機能ブロックは、少なくとも状態を制御する制御ブロックと、処理方法やパラメータを指定するレジスタブロックと、実際に処理を行う演算ブロックとを有し、前記映像源を少なくとも２つ以上同時に表示可能で、前記演算ブロックを構成するブロックは、その一部もしくはすべてが積演算器又は和演算器で構成される映像表示装置において、
前記制御ブロックは表示する映像源ごとに個別に有しており、前記制御ブロックからの制御により、前記演算ブロックを分割して使用することを特徴とする映像表示装置。
【請求項４】
前記演算ブロックを選択的に使用し、２つ以上の映像源を同時に表示させる際に、前記演算ブロックを分割して使用する請求項３記載の映像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像表示装置であって、特に複数の映像源を選択的に同時に表示可能であり、その映像を加工する機能を持ち、加工する機能には積和演算器が使用されており、その積和演算器の構成方法、使用方法に関する。
【背景技術】
【０００２】
近年、映像源として、ＢＳ放送やＣＳ放送など、従来に比べ映像源の多様化、多チャンネル化が進んできた。一方、表示装置も大型化、多画素化が進んでいる。このような背景の中、複数の映像源を同時に表示させる要望が強まってきた。また、映像源もディジタル化され、その情報量も増加してきている。
【０００３】
表示装置が大型化されたことで、１つの光点の面積も拡大化したことで小さな違和感も目立つようになってきており、高画質化に向けて、より高次な処理が要求されるようになってきている。また、映像源と表示装置の画素数は必ずしも一致したものではなく、表示に際してはスケーリング処理やエッジ処理などの映像の加工が行われる。
【０００４】
一般的に、映像の加工は積和演算器で構成されていることが多く、また、高画質な映像加工を行うためには積和演算器のＴＡＰ数を増やす必要があることが知られている。
【０００５】
同時に複数の映像源を表示する機能に対しては、図２に示すように、それぞれの映像源を個別に処理する経路（以下、プレーンと呼ぶ）を設けてオーバーライトもしくは合成（αブレンド）する手法がとられてきた。αブレンドは、映像Ａの値をＸａ、映像Ｂの値をＸｂとすると、出力値ＸｏはＸｏ＝α×Ｘａ＋（１−α）×Ｘｂ（αは０≦α≦１）と定義し、オーバーライトはα＝０またはα＝１の状態と定義できる。
【０００６】
図２において、２−１Ａ〜２−３Ａは各映像源を示し、２−Ｂは各映像源２−１Ａ〜２−３Ａの同期を取るためにデータを格納するフレームメモリを示す。機能ブロック２−Ｃは、表示にあたって映像源の加工処理を行う。バッファ２−１Ｄ〜２−３Ｄは、機能ブロック２−Ｃが処理を行う際に必要な映像源のデータを保持する目的や、フレームメモリ２−Ｂへのアクセス待ちによってデータの連続性が途切れないように事前に映像源データを読み込んでおく目的のブロックである。制御ブロック２−１Ｅ〜２−３Ｅは、バッファ２−１Ｄ〜２−３Ｄがフレームメモリ２−Ｂから取り込むアドレスの制御や後段に渡すべきデータの制御等をバッファに対して行い、現在の表示ポジションの情報や使用すべきパラメータ情報や選択ブロックが選択すべきプレーンの情報を選択ブロックに対して行う。レジスタブロック２−Ｆは、制御に必要なパラメータを保持するブロックである。演算ブロック２−１Ｇ〜２−３Ｇは、データとパラメータを用いて機能ブロックとして定義されている演算を行う。合成ブロック２−Ｈは、各プレーンの映像をオーバーライトやαブレンドの処理を行う。２−Ｉは映像を光情報として出力する機能を有する表示ブロックを指す。
【０００７】
図２のバッファブロック２−１Ｄ、制御ブロック２−１Ｅ、演算ブロック２−１Ｇの組み合わせを１つのプレーンとし、例えば、全画面出力のプレーンとし、図２のバッファブロック２−２Ｄ、制御ブロック２−２Ｅ、演算ブロック２−２Ｇの組み合わせを１つのプレーンとし、小さな画面に対するプレーンとする。各プレーンと図２の２−１Ａ〜２−３Ａの映像源との結合は、制御ブロックがコントロールするアドレスによって行われ、どの組み合わせも可能なものとする。
【０００８】
また、表示装置の全画素に相当する大きさで表示する必要のあるプレーンの演算ブロックには大きなＴＡＰ数を使用することで高画質化を図り、表示サイズの小さいプレーンの演算ブロックに対しては、小さなＴＡＰ数を使用することでコストダウンを図ってきた。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
従来の手法に従えば、表示させる映像源が１つと設定されていた場合でも、使用可能な演算ブロックのＴＡＰ数は１つのプレーンが所有するＴＡＰ数が上限となる。残りのプレーンが所有する演算ブロックのＴＡＰ数は休止状態にある。一方、映像表示装置の信号処理においては、バッファを構成するメモリ量と演算ブロックを構成する積和演算器のＴＡＰ数でコストが決定する。
【００１０】
本発明は、従来の手法で設計された場合と同数の演算ブロックのＴＡＰ数の場合、１つの映像源を表示する場合にはより大きいＴＡＰ数で処理することが可能となり、高画質化が実現可能となる映像表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明は、有線もしくは無線経路で転送される少なくとも２つ以上の映像源の入力路と、前記映像源を格納するフレームバッファ群と、前記映像源を加工する機能ブロックと、前記機能ブロックで処理を行うためのバッファ群とを備えており、前記機能ブロックは、少なくとも状態を制御する制御ブロックと、処理方法やパラメータを指定するレジスタブロックと、実際に処理を行う演算ブロックとを有し、前記映像源を少なくとも２つ以上同時に表示可能で、前記演算ブロックを構成するブロックは、その一部もしくはすべてが積演算器又は和演算器で構成される映像表示装置において、前記制御ブロックは表示する映像源ごとに個別に有しており、前記演算ブロックは複数の映像源で共用する映像表示装置である。
【００１２】
また、本発明は、前記演算ブロックを選択的に使用し、１つの映像源表示の際に、高次の演算を行う映像表示装置である。
【００１３】
そして、本発明は、有線もしくは無線経路で転送される少なくとも２つ以上の映像源の入力路と、前記映像源を格納するフレームバッファ群と、前記映像源を加工する機能ブロックと、前記機能ブロックで処理を行うためのバッファ群とを備えており、前記機能ブロックは、少なくとも状態を制御する制御ブロックと、処理方法やパラメータを指定するレジスタブロックと、実際に処理を行う演算ブロックとを有し、前記映像源を少なくとも２つ以上同時に表示可能で、前記演算ブロックを構成するブロックは、その一部もしくはすべてが積演算器又は和演算器で構成される映像表示装置において、前記制御ブロックは表示する映像源ごとに個別に有しており、前記制御ブロックからの制御により、前記演算ブロックを分割して使用する映像表示装置である。
【００１４】
更に、本発明は、前記演算ブロックを選択的に使用し、２つ以上の映像源を同時に表示させる際に、前記演算ブロックを分割して使用する映像表示装置である。
【発明の効果】
【００１５】
本発明を用いれば、演算ブロックを選択的に共有化することが可能となり休止状態をなくすことが可能となる。従来の手法で設計された場合と同数の演算ブロックのＴＡＰ数の場合、１つの映像源を表示する場合にはより大きいＴＡＰ数で処理することが可能となり、高画質化が実現可能となる。
【００１６】
また、演算ブロックの構成を選択的に使用することで、１つの映像表示のみ必要な座標においては大きなＴＡＰ構成での演算を可能とし、同時に２つ以上の映像表示が必要な座標に対しては演算ブロックを分割して使用することで演算を実施する。この構成によって、絶えず演算ブロックの動作効率を上げることが可能となり、より少ない演算ブロックの規模で高画質な映像表示が可能となる。
【発明を実施するための最良の形態】
【００１７】
本発明を実施するための最良の形態を説明する。
図１は本発明の実施形態の基本図である。１−１Ａ〜１−３Ａは映像源１〜Ｎを示す。例えば、ディジタル放送やアナログ放送、コンポーネント入力やＰＣ入力を指す。映像源の入力の数や同時に有効になる組み合わせは特に問わないものとする。また、このブロックで必要に応じてスケーリング等を行ってもよいものとする。
【００１８】
フレームメモリ１−Ｂは、同時表示のために各映像源１−１Ａ〜１−３Ａ間の同期を取り、Ｉ２Ｐなどの映像処理のために使用する。フレームメモリ１−Ｂは、内蔵であっても外付けであってもよいものとし、また、アドレッシングは固定的に使用しても、映像源の組み合わせによって動的にアドレッシングしてもよいものとし、ＤＤＲやＳＤＲＡＭで構成されるものとする。
【００１９】
機能ブロック１−Ｃは、表示にあたって映像源の加工処理を行う。映像のエッジ処理を行うブロックや、映像のサイズを変更するスケーラーなどを意味する。また、これらを合わせた機能であってもよいものとする。
【００２０】
バッファ１〜Ｎ（１−１Ｄ〜１−３Ｄ）は、機能ブロックが処理を行う際に必要な映像源のデータを保持する目的や、フレームメモリ１−Ｂへのアクセス待ちによってデータの連続性が途切れないように事前に映像源データを読み込んでおく目的のブロックであり、ＦＩＦＯやＳＲＡＭやフィリップフロップでロジカル的に構成されるものとする。
【００２１】
制御ブロック１〜Ｎ（１−１Ｅ〜１−３Ｅ）は、バッファ１〜Ｎ（１−１Ｄ〜１−３Ｄ）がフレームメモリ１−Ｂから取り込むアドレスの制御や後段に渡すべきデータの制御等をバッファに対して行い、現在の表示ポジションの情報や使用すべきパラメータ情報や選択ブロック１−Ｇが選択すべきプレーンの情報を選択ブロックに対して行う。本説明では制御ブロック１〜Ｎ（１−１Ｅ〜１−３Ｅ）を独立に表現しているが、ブロックとしては１つとし、制御線を各ブロックに供給する手法であっても良いものとする。
【００２２】
レジスタブロック１−Ｆは、制御に必要なパラメータを保持するブロックである。例えば、現在の表示モードの情報や使用すべきフィルタ係数などが固定もしくはソフトウェアから書き込まれるものとする。
【００２３】
選択ブロック１−Ｇは、レジスタブロック１−Ｆの設定値と制御ブロック１〜Ｎ（１−１Ｅ〜１−３Ｅ）からの制御情報を元に、演算すべきデータとパラメータを渡す。
【００２４】
演算ブロック１−Ｈは、選択ブロック１−Ｇで選択されたデータとパラメータを用いて機能ブロックとして定義されている演算を行う。例えば、加算や乗算や微分などを指し、またはそれらを複合演算するものを意味する。
【００２５】
表示ブロック１−Ｉは、映像を光情報として出力する機能を有するブロックを指す。映像の色調整機能や輝度調整機能等は演算ブロック１−Ｈもしくは表示ブロック１−Ｉに含まれるものとし、どちらに含まれてもよいものとする。
【００２６】
ここで、図１の構成を用いて、図４に示すようなモードの画像を表示する場合の動作を説明する。４−Ａは表示装置の筐体を示す。４−Ｂは表示装置の全表示領域を示し、また、表示モードにおいては映像Ａの表示領域と定義する。ここでは説明のために映像Ａに映像源１（１−１Ａ）を表示するものとする。４−Ｃは映像Ｂの表示領域を示し、映像Ａにオーバーライトするものとし、ここでは説明のため映像源２（１−２Ａ）を表示するものとする。
【００２７】
映像源１（１−１Ａ）からデータが入力される。同時に映像源２（１−２Ａ）からもデータが入力される。２つの映像源は一般的に非同期であり、表示するためには同期を取る必要がある。そのため、映像源１と映像源２はフレームメモリ１−Ｂに、一旦、保存される。表示ブロックの座標情報に合わせて、制御ブロック１（１−１Ｅ）および制御ブロック２（１−２Ｅ）の制御の下、バッファ１（１−１Ｄ）およびバッファ２（１−２Ｄ）に取り込まれる。制御はレジスタブロック１−Ｆの値も参照して行うものとし、座標情報に合わせる機構については、制御ブロックに持たせても、別途、設けても良いものとする。各バッファから出力されたデータは選択ブロック１−Ｇを通って演算ブロック１−Ｈに入力される。選択ブロック１−Ｇでは、例えば、表示ブロック１−Ｉの座標を管理し、領域４−Ｂであれば、バッファ１（１−１Ａ）のデータとレジスタブロック１−Ｆで設定される映像Ａ（４−Ｂ）に関する設定値を選択し、演算ブロック１−Ｈに送る。出力座標が図４の４−Ｃの領域であれば、バッファ２（１−２Ａ）のデータとレジスタブロック１−Ｆで設定される映像Ｂに関する設定値を選択し演算ブロック１−Ｈに送る。
【００２８】
演算ブロックの一例として、図５に拡大用の４ＴＡＰの水平スケーラーを構成した演算ブロックを示す。表示データ５−Ｅは、映像源の水平方向のドット数（Ｘｓ）を表示するデータの水平方向のドット数（Ｘｏ）で割った値（Ｐｉ＝Ｘｓ／Ｘｏ：Ｐｉは１未満：以下ピッチと記す。）ごとに演算を行っていく。表示するＮ（整数）番目の値は、映像源のＮ×Ｐｉのポイントを表現することになる。Ｐｉは小数を示すので、映像源のドットとドットの間を創造して出力表示することになる。また、表現する小数のポイントを正確に表すことは回路規模を増大させるだけであり、小数部分を数分の１程度（１／８や１／１６）程度に丸め込むのが一般的である。例えば、映像源の座標Ｘを出力する。その整数部をＸｒとし、フィルタの係数をＡ（０）、Ａ（−１）、Ａ（１）、・・・Ａ（Ｎ）で設定した場合、図６で示す例では、求める出力値Ｙ（Ｘ）は、データが存在しない小数部は０としてよいので整数部のポジションだけが式として残り、Ｙ（Ｘ）＝Ｄ（Ｘｒ−１）×Ａ（−１２）＋Ｄ（Ｘｒ）×Ａ（−４）＋Ｄ（Ｘｒ＋１）×Ａ（４）＋Ｄ（Ｘｒ＋２）×Ａ（１２）で求まる。図６において、６−Ａは映像源の水平座標を示す。６−Ｂは、この例で映像源の座標に対応するフィルタ係数を示し、図５の係数レジスタ５−Ｆに保持されているものとする。６−１Ｃ〜６−４Ｃは映像源のデータ値を示す。映像源の水平座標６−Ａの整数値にのみ存在する。演算は、例えばＲＧＢを扱うのであれば、Ｒ、Ｇ、Ｂそれぞれ独立に演算し、ＹＣｂＣｒで扱うのであればＹ、Ｃｂ、Ｃｒを独立に演算するものとし、扱うフォーマットに従うものとする。また、この値は、図５においては映像源データ５−１Ｄ〜５−４Ｄに存在し、位置制御ブロック５−Ｃによって制御を受ける。図６の６−Ｄは位置制御が扱う最小の値を示し、表示するデータはこの値に丸め込まれる。出力値Ｙ（Ｘ）は、図５の表示データ５−Ｅに相当し、乗算器５−１Ｍ〜５−４Ｍと加算器５−Ａの積和演算によって求まる。位置制御ブロック５−Ｃは出力すべき映像源の座標を制御し、映像源データ５−１Ｄ〜５−４Ｄと係数レジスタ５−Ｆのフィルタ係数の適切な組み合わせを選択する。適切な組み合わせは、出力する映像源の水平座標をセンターポジションとし、フィルタのセンター値Ａ（０）を適応して水平方向に量子化した座標ごとに残りのフィルタ係数を展開し、小数の座標にはデータが存在しないので、整数座標に該当する係数とデータの組み合わせのみを実際の乗算器５−１Ｍ〜５−４Ｍに入力するように制御を行う。ここでは、演算ブロックが４ＴＡＰのスケーラーのみ単独である場合を示したが、この後段に必要に応じて、エッジ処理を行う機能等があってもよい。また、その際に、座標領域に応じてレジスタブロックが保持するパラメータをスイッチしてもかまわないものとする。さらに、映像Ａと映像Ｂの境目において、お互いの映像が混じり合って演算しないように、別途、制御信号を設けるものとする。
【００２９】
図１の構成法により、従来の手法に比べ、２つの演算ブロックのＴＡＰ数を使用できるので、高画質を得ることが可能となる。
【００３０】
ここで、図４の領域４−Ｃで映像Ｂのみの表示でなく、映像Ａと映像Ｂのブレンド出力が必要な場合について説明する。その構成方法を、図３を用いて説明する。
【００３１】
図３において、図１の映像源１−Ａ〜１−３Ａ、フレームメモリ１−Ｂに相当する部分は同様のものとし、図３においては省略する。３−Ａは機能ブロック全体を指す。３−１Ｂ〜３−３Ｂはプレーンごとのバッファを示し、制御ブロック３−１Ｃ〜３−３Ｃの制御とレジスタブロック３−Ｆの情報をもとに、フレームメモリからデータを取り込み、演算ブロック３−１Ｄ〜３−３Ｄへ演算すべきデータを出力する。選択ブロック３−１Ｅ〜３−３Ｅは、表示のモードによって処理データのルートの選択を行う。合成ブロック３−Ｇは、各プレーンの合成処理を行う。表示ブロック３−Ｈは、映像を光情報として出力する機能を有するブロックを指す。
【００３２】
図４を用いて、映像Ｂの領域４−Ｃがオーバーレイ出力の場合とブレンド出力の場合に分けて説明する。映像Ｂの領域４−Ｃにオーバレーレイ出力する場合について説明する。ここで、図４の領域４−Ｂに出力する映像Ａは図３のバッファ１（３−１Ｂ）から出力されるものとし、図４の領域４−Ｃに出力する映像Ｂは図３のバッファ２（３−２Ｂ）から出力されるものとする。図３の演算ブロック１（３−１Ｄ）と演算ブロック２（３−２Ｄ）とは、それぞれ４ＴＡＰのスケーラーを例にとって説明する。
【００３３】
一般的に、映像の処理は左上の座標から処理を開始する。図４の映像Ａの領域４−Ｂ内の座標においては、図３の選択ブロック３−１Ｅは図３のバッファ１（３−１Ｂ）を選択し、図３の選択ブロック（３−２Ｅ）は図３の演算ブロック１（３−１Ｄ）で使用されたバッファ１のデータを選択する設定とする。
【００３４】
詳細図を図７に示す。演算ブロック１（７−Ｃ）は図３の演算ブロック１（３−１Ｄ）に相当し、４ＴＡＰの積和演算を行う。演算ブロック２（７−Ｄ）は図３の演算ブロック２（３−２Ｄ）に相当し、４ＴＡＰの積和演算を行う。図３で説明したように、選択ブロック７−Ｅはバッファ１（７−Ｈ）を選択するようにする。選択ブロック７−Ｆは演算ブロック７−Ｃからの継続データを入力するよう選択する。係数側はレジスタブロック７−Ａを演算ブロック１、演算ブロック２ともに選択するよう制御ブロック７−Ｇにより設定される。係数は８ＴＡＰ演算を行うように展開する。演算ブロック１は４ＴＡＰ分の積和を行い、演算ブロック２も４ＴＡＰ分の積和を行い、この２つの演算結果を更に演算ブロック７−Ｃ内で加算するように設定することで８ＴＡＰの演算結果が得られる。
【００３５】
図４の映像Ｂの領域４−Ｃ内の座標においては、図３の選択ブロック３−１Ｅはバッファ２（３−２Ｂ）を選択し、選択ブロック３−２Ｅは演算ブロック１（３−１Ｄ）で使用されたバッファ２のデータを選択する設定とする。図７において説明すると、選択ブロック７−Ｅはバッファ２（７−Ｉ）を選択するようにする。選択ブロック７−Ｆは演算ブロック７−Ｃからの継続データを入力するよう選択する。係数側はレジスタブロック７−Ｂを演算ブロック１、演算ブロック２ともに選択するよう制御ブロック７−Ｇにより設定される。係数は８ＴＡＰ演算を行うように展開する。演算ブロック１は４ＴＡＰ分の積和を行い、演算ブロック２も４ＴＡＰ分の積和を行い、この２つの演算結果を更に演算ブロック７−Ｃ内で加算するように設定することで８ＴＡＰの演算結果が得られる。
【００３６】
結果として、映像Ａおよび映像Ｂの全領域において８ＴＡＰでの処理となり、高画質な映像を表示することが可能となる。
【００３７】
つぎに、図４の座標領域４−Ｃにαブレンド出力する場合について説明する。αブレンドの場合、映像が仕様として混じり合っているため、シャープな画質は必要としないので画質を落としてしまっても影響は少ない。映像Ａの領域４−Ｂ内の座標においては、図３の選択ブロック３−１Ｅはバッファ１（３−１Ｂ）を選択し、選択ブロック３−２Ｅは演算ブロック１（３−１Ｄ）で使用されたバッファ１のデータを選択する設定とする。この領域については、前記、オーバーライト時と同様である。このブロック構成によって、出力されるデータは演算ブロック１と演算ブロック２を合わせたＴＡＰ数の演算が可能となり、８ＴＡＰで処理されることとなる。
【００３８】
図４の映像Ｂの領域４−Ｃ内の座標においては、図３の選択ブロック３−１Ｅはバッファ１（３−１Ｂ）を選択し、演算ブロック１（３−１Ｄ）は４ＴＡＰの演算ブロックとして動作し、図４の領域４−Ｃ内の座標に該当する映像Ａのデータを作成する。図３の選択ブロック３−２Ｅはバッファ２（３−２Ｂ）を選択し、演算ブロック２（３−２Ｅ）は４ＴＡＰの演算ブロックとして動作し、図４の領域４−Ｃ内に映像Ｂのデータを作成する。図７で説明すると、選択ブロック１（７−Ｅ）はバッファ１（７−Ｈ）からの入力を選択する。選択ブロック２（７−Ｆ）はバッファ２（７−Ｉ）からの入力を選択する。演算ブロック１（７−Ｃ）側の係数には、レジスタブロック（７−Ａ）からの係数が入力されるように制御ブロック７−Ｇは制御を行う。演算ブロック２（７−Ｄ）側の係数には、レジスタブロック７−Ｂから係数が入力されるように制御ブロック７−Ｇは制御を行う。この構成により、演算ブロック１（７−Ｃ）と演算ブロック２（７−Ｄ）は独立に４ＴＡＰで動作する。それぞれの演算ブロックの結果を出力し、図３の合成ブロック３−Ｇによってαブレンドを行い出力し、表示ブロック３−Ｈで表示を行う。結果として、図４の領域４−Ｃ以外の大きい画面では８ＴＡＰで処理した高画質の映像を出力でき、αブレンドを行う領域４−Ｃでは演算ブロックを分離して使用することで２つの映像を処理し、αブレンドを可能とできる。
【図面の簡単な説明】
【００３９】
【図１】本発明の基本構成を示した概略図である。
【図２】従来の手法を示した概略図である。
【図３】本発明の第２の手法を用いた概略図である。
【図４】映像表示装置が表示する１つのモードである。
【図５】本発明で用いる演算ブロックの１つの例である。
【図６】演算ブロックの演算モデルを示したイメージ図である。
【図７】本発明の演算ブロックの構成方法の一例である。
【符号の説明】
【００４０】
１−１Ａ〜１−３Ａ  映像源
１−Ｂ  フレームメモリ
１−Ｃ、３−Ａ  機能ブロック
１−１Ｄ〜１−３Ｄ、３−１Ｂ〜３−３Ｂ  バッファ
１−１Ｅ〜１−３Ｅ、３−１Ｃ〜３−３Ｃ  制御ブロック
１−Ｆ、３−Ｆ  レジスタブロック
１−Ｇ  選択ブロック
１−Ｈ、３−１Ｄ〜３−３Ｄ  演算ブロック
１−Ｉ、３−Ｈ  表示ブロック
３−１Ｅ〜３−３Ｅ  ＳＥＬ
３−Ｇ  合成ブロック
４−Ａ  筐体
４−Ｂ  全表示領域
４−Ｃ  表示領域
５−Ａ  加算器
５−Ｃ  位置制御ブロック
５−１Ｄ〜５−４Ｄ  映像源データ
５−Ｅ  表示データ
５−Ｆ  係数レジスタ
５−１Ｍ〜５−４Ｍ  乗算器
６−Ａ  映像源の水平座標
６−Ｂ  フィルタ係数
６−１Ｃ〜６−４Ｃ  映像源のデータ値
６−Ｄ  最小の値
【図１】
2008065130.tif 000003
【図２】
2008065130.tif 000004
【図３】
2008065130.tif 000005
【図４】
2008065130.tif 000006
【図５】
2008065130.tif 000007
【図６】
2008065130.tif 000008
【図７】
2008065130.tif 000009