(57)【要約】【課題】半導体集積回路の検証精度を向上し、高信頼性、高歩留まり且つ高集積の半導体装置を実現すること。【解決手段】半導体集積回路の仕様の情報に基づき論理回路図を設計する論理回路図設計部と、論理回路図に基づきレイアウトデータを作成するレイアウトデータ作成部と、レイアウトデータから配線の抵抗の情報を抽出する抵抗情報抽出部と、回路シミュレーションを実行する回路シミュレーション実行部と、配線の抵抗の情報及び回路シミュレーションの実行結果に基づき配線における電流の向きを識別する電流方向識別部と、配線における電流の向きの情報に基づき配線のレイアウトデータが半導体集積回路の仕様の情報から抽出するデザインルールに違反しているか否かを検証してその検証結果を生成する検証部と、レイアウトデータを出力するデータ出力部と、を有する。【選択図】図１
2008134845.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路の仕様の情報に基づいて論理回路図を設計する論理回路図設計部と、
設計した前記論理回路図に基づいてレイアウトデータを作成するレイアウトデータ作成部と、
作成した前記レイアウトデータから配線の抵抗の情報を抽出する抵抗情報抽出部と、
回路シミュレーションを実行する回路シミュレーション実行部と、
抽出した前記配線の抵抗の情報及び前記回路シミュレーションの実行結果に基づいて前記配線における電流の向きを識別する電流方向識別部と、
識別した前記配線における電流の向きの情報に基づいて前記配線のレイアウトデータが前記半導体集積回路の仕様の情報から抽出するデザインルールに違反しているか否かを検証してその検証結果を生成する検証部と、
前記レイアウトデータ作成部により作成された前記レイアウトデータを出力するデータ出力部と、を有することを特徴とする半導体集積回路のレイアウトデータ作成装置。
【請求項２】
前記電流方向識別部は、前記回路シミュレーションの実行過程において前記抵抗に流れる前記電流の積分値と絶対値の積分値とを計算して前記積分値と前記絶対値の積分値とを比較し、前記積分値と前記絶対値の積分値との間で一定値以上の差が生ずる場合に前記配線は前記電流が双方向に流れる配線であると判定し、前記積分値と前記絶対値の積分値との間で一定値以上の差が生じない場合に前記配線は前記電流が単一方向に流れる配線であると判定して、前記配線における前記電流の向きを識別することを特徴とする請求項１に記載のレイアウトデータ作成装置。
【請求項３】
前記半導体集積回路を構成する配線のレイアウトデータのうち、１つ又は特定の配線のレイアウトデータを選択し、
前記検証部が、識別した前記配線における電流の向きの情報に基づいて前記半導体集積回路の仕様の情報から前記デザインルールを抽出し、さらに前記配線の単位断面積あたりの電流値を計算して前記配線の単位断面積あたりの電流値と前記配線の線幅値とを比較し、前記配線の線幅値が前記デザインルールに違反しているか否かを検証することを特徴とする請求項１に記載の半導体集積回路のレイアウトデータ検証装置。
【請求項４】
半導体集積回路の仕様の情報に基づいて論理回路図を設計し、
設計した前記論理回路図に基づいてレイアウトデータを作成し、
作成した前記レイアウトデータから配線の抵抗の情報を抽出して回路シミュレーションを実行し、
抽出した前記配線の抵抗の情報及び前記回路シミュレーションの実行結果に基づいて前記配線における電流の向きを識別し、
識別した前記配線における電流の向きの情報に基づいて前記半導体集積回路の仕様の情報から抽出するデザインルールに前記配線のレイアウトデータが違反しているか否かを検証してその検証結果を生成し、
作成した前記レイアウトデータを出力することを特徴とするレイアウトデータ作成方法。
【請求項５】
半導体集積回路の仕様の情報に基づいて論理回路図を設計し、
設計した前記論理回路図に基づいてレイアウトデータを作成し、
作成した前記レイアウトデータから配線の抵抗の情報を抽出して回路シミュレーションを実行し、
抽出した前記配線の抵抗の情報及び前記回路シミュレーションの実行結果に基づいて前記配線における電流の向きを識別し、
識別した前記配線における電流の向きの情報に基づいて前記半導体集積回路の仕様の情報から抽出するデザインルールに前記配線のレイアウトデータが違反しているか否かを検証してその検証結果を生成し、
作成した前記レイアウトデータに基づき基板上に前記パターンを描画することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のレイアウトデータを作成する過程においてエレクトロマイグレーション検証を実行するレイアウトデータ作成装置及びレイアウトデータ作成方法、これにより作成されたレイアウトデータを用いて製造する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路の金属配線に大きな電流が流れた際などに、エレクトロマイグレーション（Ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ）と呼ばれる金属原子が移動する現象が発生する場合がある。
【０００３】
すなわち、エレクトロマイグレーションにおいては、半導体集積回路の金属配線に電流が流れた際に、流れる電子と金属原子とが衝突した際の運動量交換により、金属原子が電子の流れる方向に応力を受けて移動する。金属原子の飛び出した跡は原子空孔（ボイド）となり、電子流の上流で原子空孔（ボイド）が蓄積される。かかる原子空孔（ボイド）がある程度蓄積されると、金属配線の実行断面積が減少し、最終的には断線して配線の電気的な導通が失われたり、配線の抵抗が増加して信号の伝達に不具合が生じたりする等の問題が発生する。
【０００４】
また、エレクトロマイグレーションは、配線の単位断面積あたりの電流（以下、「配線の電流密度」という。）と雰囲気温度によりその発生及び進行が左右されるとされている。例えば、配線寿命は、配線の電流密度の２〜３乗に比例するとされている。
【特許文献１】特開平７−１５３８４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このようなエレクトロマイグレーションは、半導体デバイスが故障する主要な原因の一つとなっている。特に、近年急速な発展が進む半導体分野においては、金属配線の微細化・薄膜化に伴って配線の電流密度も増大しており、エレクトロマイグレーションが発生する可能性が高まっている。
【０００６】
そのため、エレクトロマイグレーションを防止すべく、半導体集積回路の設計段階においても、作成したレイアウトデータについてエレクトロマイグレーション検証等を実行し、半導体集積回路の信頼性の向上が図られている。
【０００７】
そこで、本発明は、半導体集積回路のレイアウトデータを作成する過程において実行するエレクトロマイグレーション検証の検証精度が向上したレイアウトデータ作成装置及び作成方法、このレイアウトデータ作成装置及び作成方法により作成されたレイアウトデータを用いる半導体装置の製造方法を提供することにより、高信頼性、高歩留まり且つ高集積性の半導体集積回路を実現することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一実施形態によると、半導体集積回路の仕様の情報に基づいて論理回路図を設計する論理回路図設計部と、設計した前記論理回路図に基づいてレイアウトデータを作成するレイアウトデータ作成部と、作成した前記レイアウトデータから配線の抵抗の情報を抽出する抵抗情報抽出部と、回路シミュレーションを実行する回路シミュレーション実行部と、抽出した前記配線の抵抗の情報及び前記回路シミュレーションの実行結果に基づいて前記配線における電流の向きを識別する電流方向識別部と、識別した前記配線における電流の向きの情報に基づいて前記配線のレイアウトデータが前記半導体集積回路の仕様の情報から抽出するデザインルールに違反しているか否かを検証してその検証結果を生成する検証部と、前記レイアウトデータ作成部により作成された前記レイアウトデータを出力するデータ出力部と、を有することを特徴とする半導体集積回路のレイアウトデータ作成装置が提供される。
【発明の効果】
【０００９】
本発明の一実施形態に係るレイアウトデータ作成装置によれば、配線における電流の向きの情報を考慮したエレクトロマイグレーション検証を自動的に実行することで検証精度が向上し且つ人的負担を軽減することができる。これにより半導体集積回路におけるエレクトロマイグレーションの発生を防止し、高信頼性、高歩留まりの半導体集積回路を実現できるという効果が得られる。また、本発明の一実施形態に係るレイアウトデータ作成装置によれば、配線における電流の向きを考慮したエレクトロマイグレーション検証を実行することで配線のレイアウトデータを許容最小線幅値でチェックすることができる。これにより、配線のオーバースペックを防止し、高集積性の半導体集積回路を実現できるという効果が得られる。
【発明を実施するための最良の形態】
【００１０】
（本発明に至る経緯）
以下、本発明に至る経緯について、図面を用いて説明する。
【００１１】
図８を参照する。図８は、半導体集積回路のレイアウトデータを作成する過程においてエレクトロマイグレーション検証を実行するレイアウトデータ作成方法の一般的な動作を示したフローチャートである。
【００１２】
図８で示すとおり、まず設計者が半導体集積回路の仕様を決定する（ステップＳ１００１）。次に、この仕様の情報に基づいて、設計者が論理回路図を設計する（ステップＳ１００２）。次に、設計者が設計された論理回路図に基づいてレイアウトデータを作成する（ステップＳ１００３）。次に、設計者が、レイアウトデータを目視確認して、レイアウトデータの中から線幅値が広く且つ一定の長さを有する配線のレイアウトデータを選択する（ステップＳ１００４）。
【００１３】
次に、設計者が当該半導体集積回路について回路シミュレーションを実行し（ステップＳ１００５）、選択した配線のレイアウトデータについてエレクトロマイグレーション検証を実行する（ステップＳ１００６）。
【００１４】
ステップＳ１００６のエレクトロマイグレーション検証においては、まず、設計者がデバイススペック値を手計算で算出する。次に、設計者がこの算出したデバイススペック値と当該配線のレイアウトデータの線幅値とを比較対照し、当該配線のレイアウトデータの線幅値がデザインルールを満足しているか否かを検証する。ここで、デバイススペック値は、配線の電流密度、すなわち配線の単位断面積Ｓｍ２あたりに流れる電流Ｉ（Ａ）であるＩ／Ｓ（Ａ／ｍ２）で表される。つまり、電流が流れた際に配線にかかる負荷の大きさは、デバイススペック値の高さに比例する。そのため、デバイススペック値が高い配線については、エレクトロマイグレーションの発生を防止するためにレイアウトデータ上で配線の線幅値を広くとる必要がある。このようなデバイススペック値に対応した配線のレイアウトデータの線幅値の情報は、デザインルールとして半導体集積回路の仕様の情報に含まれている。
【００１５】
エレクトロマイグレーション検証の結果、配線のレイアウトデータの線幅値がデザインルールを満足していない場合には、設計者はレイアウトデータにエラー箇所があると判定する。これに対し、配線のレイアウトデータの線幅値がデザインルールを満足している場合には、設計者はレイアウトデータにエラー箇所がないと判定する（ステップＳ１００７）。
【００１６】
このように、設計者がレイアウトデータの中から線幅値が広く且つ一定の長さを有する配線のレイアウトデータを選択してエレクトロマイグレーション検証を実行するのは、以下に述べる理由による。すなわち、ステップＳ１００６のエレクトロマイグレーション検証において、デバイススペック値は、設計者により手計算で算出される。そのため、全ての配線のレイアウトデータについてエレクトロマイグレーション検証を実行したのでは、膨大な配線数を有する半導体集積回路にあって人的負担が大きく、また検証にも長時間を要することとなる。そこで、エレクトロマイグレーションが発生するおそれのある配線に限定して検証を実行する必要がある。
【００１７】
上述したとおり、エレクトロマイグレーションは、大きい電流が流れる配線において発生する可能性が高い。大きい電流が流れる配線は、レイアウトデータにおいて線幅が広く書かれているのが通常である。ただ、線幅が広くても長さが短い配線では、大きい電流が流れても配線にかかる負荷は小さく、エレクトロマイグレーションが発生する可能性は低い。そこで、設計者は、上述のような基準に基づいて配線のレイアウトデータを選択し検証を実行する。
【００１８】
次に、ステップＳ１００７において、設計者がレイアウトデータにエラー箇所があると判定した場合には、設計者が当該箇所のレイアウトデータを修正する（ステップＳ１００８）。そして、修正したレイアウトデータについて、設計者が再度ステップＳ１００５〜ステップＳ１００７の検証を実行する。ステップＳ１００７においてエラー箇所が検出されなくなるまで、設計者はステップＳ１００５〜ステップＳ１００８を繰り返し実行する。
【００１９】
これに対し、ステップＳ１００７において設計者がレイアウトデータにエラー箇所がないと判定した場合には、設計者はレイアウトデータが完成したと判断する（ステップＳ１００９）。
【００２０】
以上が、半導体集積回路のレイアウトデータを作成する過程においてエレクトロマイグレーション検証を実行するレイアウトデータ作成方法の一般的な動作である。しかしながら、上述の検証は、設計者がレイアウトデータを目視確認して配線を選別し、手計算でデバイススペック値を計算するなど、人的負担が大きく、また人為的なミスによりエラー箇所の検証漏れなどが発生する可能性がある。そこで、エレクトロマイグレーション検証の検証精度の向上を図る手段の一つとして、以下で説明するような配線の選択作業の確実化・簡易化したレイアウト作成フローが考えられる。
【００２１】
図９を参照する。図９は、図８に示すレイアウトデータ作成方法のフローの改善例である。図９と図８とは、図９のステップＳ１１０４〜ステップＳ１１０５を除き、その余の動作は同様である。そこで、以下ではステップＳ１１０４〜ステップＳ１１０５の動作について説明するにとどめる。
【００２２】
図９に示すとおり、ステップＳ１１０４において、設計者がステップＳ１１０３において作成されたレイアウトデータから配線の負荷容量の情報を抽出する。    
【００２３】
次に、抽出した配線の負荷容量の情報の中から、設計者が、負荷容量が大きく且つ回路の動作上重要と考える配線を選択する（ステップＳ１１０５）。すなわち、配線の負荷容量の大きな配線では大きい電流が流れ、エレクトロマイグレーションが発生する可能性が高い。また、半導体集積回路の信頼性を確保するためには、回路の動作上重要な配線において不具合の発生を防止する要請が高い。そこで、図９に示すレイアウトデータ作成フローにおいては、このような基準に基づいて配線を選別して検証を実行する。
【００２４】
上述のレイアウトデータ作成フローによれば、検証すべき配線の選別作業の確実性・簡易性が増し、図８のレイアウトデータ作成フローよりも検証精度を向上することができる。しかし、図８及び図９のレイアウトデータ作成フローはいずれも人的作業に負うところが大きく、人為的なミスによるエラー箇所の検証漏れは避けられない。その結果、作業に多大な時間と労力を費やしたにもかかわらず、エラー箇所が見逃されたままレイアウトデータが作成され、半導体集積回路の信頼性及び歩留まりの低下を招く場合がある。
【００２５】
このような状況下にあって、本発明者らは、配線における電流の向きすなわち電流が単一方向に流れる配線（以下、「単一方向電流の配線」という。）と電流が双方向に流れる配線（以下、「双方向電流の配線」という。）とでエレクトロマイグレーションが発生する確率が異なることを見出した。
【００２６】
すなわち、上述したとおり、エレクトロマイグレーションは金属原子の移動によって起こることから、双方向電流の配線よりも単一方向電流の配線において金属原子の移動が起こりやすい。つまり、双方向電流の配線よりも単一方向電流の配線においてエレクトロマイグレーションが発生する可能性が高い。そのため、エレクトロマイグレーションを防止し半導体集積回路の高信頼性、高歩留まりを実現するためには、双方向電流の配線よりも単一方向電流の配線の方において配線の線幅値を広くとるようにレイアウトデータのデザインルールを定め、且つエレクトロマイグレーション検証においてもこのような配線における電流の向きに配慮したデザインルールを満足するか否かを検証することが望ましい。
【００２７】
さらに、半導体集積回路の高集積化は、過剰な線幅値（以下、「オーバースペック」という。）の配線を削減したレイアウトデータを作成することをも要請する。
この点、本発明者らは、このような配線における電流の向きを考慮したエレクトロマイグレーション検証を行うことで半導体集積回路の高集積性をも実現できることを見出した。
【００２８】
すなわち、単一方向電流の配線と双方向電流の配線とを問わず、同一の検証ルールで配線のレイアウトデータを検証したのでは、特に双方向電流の配線において、当該配線がエレクトロマイグレーションの発生を防止しうるだけの十分な線幅値を有しているにもかかわらず、設計者が当該配線の線幅値が不十分であると判定してしまい、レイアウトデータにオーバースペックの配線を書き込んでしまう場合がある。これに対し、配線における電流の向きを考慮したエレクトロマイグレーション検証を実行できれば、デザインルールにおいて電流の向きの異なる配線ごとに定めた許容最小線幅値で配線のレイアウトデータを検証することができる。その結果、レイアウトデータからオーバースペックの配線を削減し、半導体集積回路の高集積化を実現することができる。
【００２９】
このように、本発明者らは、レイアウトデータの作成過程において、配線における電流の向きを考慮したエレクトロマイグレーション検証を自動的に実行することで検証精度が向上し、高信頼性、高歩留まり且つ高集積性の半導体装置を実現することが可能となることを見出した。
【００３０】
以下、本発明の一実施形態に係る半導体集積回路のレイアウトデータ作成装置及び作成方法、半導体装置の製造方法について、図面を参照しながら詳細に説明する。なお、以下の実施形態は、本発明の一例を示しており、本発明は、それら実施形態に限定されるわけではない。
【００３１】
（実施形態１）
図１を参照する。図１は、本実施形態１に係る半導体集積回路のレイアウトデータ作成装置１００の構成例を示すブロック図である。本実施形態１のレイアウトデータ作成装置１００は、図１に示すとおり、半導体集積回路の仕様の情報１０に基づいて論理回路図を設計する論理回路図設計部２０と、論理回路図設計部３０により設計された論理回路図の情報に基づいてレイアウトデータを作成するレイアウトデータ作成部３０と、レイアウトデータから配線の抵抗の情報を抽出する抵抗情報抽出部４０と、回路シミュレーションを実行する回路シミュレーション実行部５０と、抽出した配線の抵抗の情報と回路シミュレーションの実行結果とに基づいて配線における電流の向きを識別する電流方向識別部６０と、エレクトロマイグレーション検証を実行し、作成したレイアウトデータの中にデザインルールに違反するエラー箇所が有るか否かを検証しその検証結果を生成する検証部７０と、作成したレイアウトデータを出力するデータ出力部８０と、を有する。
【００３２】
また、図１においては、本実施形態１に係る半導体集積回路のレイアウトデータ作成装置１００において、論理回路図設計部２０、レイアウトデータ作成部３０、抵抗情報抽出部４０、回路シミュレーション実行部５０、電流方向識別部６０、検証部７０及びデータ出力部８０におけるデータの流れを示している。なお、本実施形態１のレイアウトデータ作成装置１００の構成及びデータの流れは、図１で示すものに限定されるものではない。例えば、データ出力部８０は、レイアウトデータ作成部３０により作成されたレイアウトデータに加え、検証部７０による検証結果のデータをも出力するという構成をとることが可能である。
【００３３】
次に、本実施形態１のレイアウトデータ作成装置１００の動作フローについて、図面を参照して詳細に説明する。図２を参照する。図２は、本実施形態１のレイアウトデータ作成装置１００の動作の一例を示すフローチャートである。
【００３４】
図２で示すとおり、まず、設計者が半導体集積回路の仕様を決定する（半導体集積回路の仕様の情報１０、ステップＳ１０１）。この半導体集積回路の仕様の情報１０には、配線の線幅値等、レイアウトデータのデザインルールが含まれている。
【００３５】
次に、設計者が、論理回路図設計部２０を用いて半導体集積回路の仕様の情報１０に基づき論理回路図を設計する（ステップＳ１０２）。
【００３６】
図３を参照する。図３は、本実施形態１の論理回路図設計部２０により設計される論理回路図の一例である。図３で示すように、本実施形態１の論理回路図設計部２０により設計される論理回路図は、トランジスタＴｒ＿１〜Ｔｒ＿４、トランジスタＴｒ＿１と配線Ｌ３とを図４において図示しないコンタクトＣ１、ビアＶ１を介して接続し且つ抵抗Ｒ１を有する配線Ｌ１、トランジスタＴｒ＿２と配線Ｌ３とを図４において図示しないコンタクトＣ２、ビアＶ１を介して接続し且つ抵抗Ｒ２を有する配線Ｌ２、配線Ｌ１及び配線Ｌ２と配線Ｌ４とを接続する配線Ｌ３、トランジスタＴｒ＿３の図４において図示しないゲート配線ＧＣ３及びトランジスタＴｒ＿４の図４において図示しないゲート配線ＧＣ４と配線Ｌ３とを図示しないビアＶ２、Ｖ３及びＶ４を介して接続し且つする配線Ｌ４、トランジスタＴｒ＿３とトランジスタＴｒ＿４と図４において図示しないコンタクトＣ３、Ｃ４を介して接続する配線Ｌ５を有する。
【００３７】
次に、ステップＳ１０２において設計された論理回路図に基づいて、レイアウトデータ作成部３０がレイアウトデータを作成する（ステップＳ１０３）。
【００３８】
図４及び図５を参照する。図４は、本実施形態１のレイアウトデータ作成部３０により作成されるレイアウトデータの一例である。図５は、図４で示すレイアウトデータの一部を拡大して示した図である。図４及び図５に示すように、レイアウトデータ作成部３０は、ステップＳ１０２において設計された図３に示す論理回路図の情報に基づいて図４及び図５に示すように、トランジスタＴｒ＿１〜Ｔｒ＿４、ゲート配線ＧＣ１〜ＧＣ４、配線Ｌ１〜Ｌ５、コンタクトＣ１〜Ｖ４、ビアＶ１〜Ｖ４を有するレイアウトデータを作成する。また、図４及び図５のレイアウトデータにおいては、レイアウトデータ作成部３０によって、配線Ｌ１は線幅値をＷ１と定められ、配線Ｌ２は線幅値をＷ２と定められ、配線Ｌ３は線幅値をＷ３と定められている。
【００３９】
次に、抵抗情報抽出部４０が、ステップＳ１０３において作成されたレイアウトデータから配線の抵抗の情報を抽出する（ステップＳ１０４）。
【００４０】
例えば、抵抗情報抽出部４０は、ステップＳ１０３において作成された図４に示すレイアウトデータから配線の抵抗Ｒ１、Ｒ２、Ｒ３の情報を抽出する。
【００４１】
次に、回路シミュレーション実行部５０が、回路シミュレーションを実行し、回路を動作させる。続いて、電流方向識別部６０は、抽出した配線の抵抗の情報及び回路シミュレーションの実行結果に基づいて一定時間内に各配線の抵抗に流れる電流値をモニタして、当該配線が単一方向電流の配線であるか双方向電流の配線であるかを識別する（ステップＳ１０５）。
【００４２】
例えば、本実施形態１においては、回路シミュレーションの実行過程で抵抗Ｒ１、Ｒ２、Ｒ３に一定時間内に流れる電流Ｉの積分値Ｓと絶対値｜Ａ｜（絶対値の積分値）とを比較して両者の値に差が生ずるか否か、具体的には両者の関係がＳ≒｜Ａ｜となるか、Ｓ＜｜Ａ｜となるかを検証することで、当該配線が単一方向電流の配線であるか双方向電流の配線であるかを識別することが可能となる。
【００４３】
すなわち、当該配線が単一方向電流の配線である場合、単一方向電流の配線の抵抗Ｒに流れる電流をＩａとし、電流Ｉａはプラス方向の電流とすると、回路シミュレーションの実行過程において一定時間ｔ１〜ｔ２内に当該抵抗Ｒに流れる電流Ｉａの積分値Ｓ１は、下記の数式１で示されるとおりとなる。
（数式１）
2008134845.tif 000003
【００４４】
また、回路シミュレーションの実行過程において一定時間内に当該抵抗Ｒに流れる電流Ｉａの絶対値（絶対値の積分値）｜Ａ１｜は、下記の数式２で示されるとおりとなる。
（数式２）
2008134845.tif 000004
【００４５】
したがって、当該配線が単一方向電流の配線である場合、積分値Ｓ１と絶対値（絶対値の積分値）｜Ａ１｜との関係はＳ１≒｜Ａ１｜となり、両者の値で大きな差は生じない。
【００４６】
これに対し、当該配線が双方向電流の配線である場合、双方向電流の配線に流れる電流をＩｂ、Ｉｃとし、電流Ｉｂはプラス方向の電流とし、電流Ｉｃはマイナス方向の電流とすると、回路シミュレーションの実行過程において一定時間ｔ１〜ｔ２内に当該抵抗Ｒに流れる電流Ｉｂの積分値とＩｃの積分値との和である積分値Ｓ２は、下記の数式３で示されるとおりとなる。すなわち、電流Ｉｂの積分値が正の値となるのに対し、電流Ｉｃの積分値は負の値となる。そのため、積分値Ｓ２は、以下で説明する絶対値（絶対値の積分値）｜Ａ２｜よりも低減した値となる。
（数式３）
2008134845.tif 000005
【００４７】
また、回路シミュレーションの実行過程において一定時間内に当該抵抗Ｒに流れる電流Ｉｂの絶対値（絶対値の積分値）とＩｃの絶対値（絶対値の積分値）の和｜Ａ２｜は、下記の数式４で示されるとおりとなる。すなわち、絶対値（絶対値の積分値）｜Ａ２｜は、積分値Ｓ２のように電流の向きは考慮されず、それぞれの向きの電流について算出される積分値の絶対値（絶対値の積分値）の総和により算出される。
（数式４）
2008134845.tif 000006
【００４８】
したがって、当該配線が相方向に電流が流れる配線である場合、積分値Ｓ２と絶対値（絶対値の積分値）｜Ａ２｜との関係は、Ｓ２＜｜Ａ２｜となり、両者の値で差が生じる。
【００４９】
このように、積分値と絶対値（絶対値の積分値）とを比較して両者の値で一定値以上の差が生ずるか否かを検証することで、当該配線に流れる電流Ｉの向きを識別することが可能となる。例えば、本実施形態１においては、以上のような検証によって、図４及び図５に示す配線Ｌ１及びＬ２は単一方向電流の配線であることが判明し、配線Ｌ３は双方向電流の配線であることが判明したとする。図５において、各配線における電流Ｉ１〜Ｉ４の向きを示す。
【００５０】
次に、検証部７０が、エレクトロマイグレーション検証を実行し（ステップＳ１０６）、半導体集積回路の配線のレイアウトデータの中にデザインルールを満足しないエラー箇所が存する否かを検証する（ステップＳ１０７）。
【００５１】
具体的には、まず、検証部７０が、当該配線のデバイススペック値を算出する。次に、検証部７０は、算出したデバイススペック値と当該配線の線幅値とを比較対照し、当該配線の線幅値がデザインルールを満足しているか否かを検証する。本実施形態１のデザインルールにおいては、デバイススペック値の低い配線よりもデバイススペック値の高い配線において配線の線幅が広くなるように定めるほか、双方向電流の配線よりも単一方向電流の配線において線幅が広くなるように定めることによりエレクトロマイグレーションを防止している。その一方で、本実施形態１のデザインルールにおいては、配線の許容最小線幅値についても定められ、配線のオーバースペックを防止している。本実施形態１においては、半導体集積回路の仕様の情報１０において定められたこのようなデザインルールに基づいて、検証部７０がステップＳ１０６〜ステップＳ１０７の検証を実行することにより、半導体集積回路の高信頼性、高歩留まり且つ高集積性を実現することを可能にする。
【００５２】
例えば、検証部７０は、図５に示す配線Ｌ１の線幅値Ｗ１、配線Ｌ２の線幅値Ｗ２、配線Ｌ３の線幅値Ｗ３について、デザインルールに違反していないか否か、具体的には、各配線についてデバイススペック値に応じた配線の線幅値を満足しているか否か、また、双方向電流の配線Ｌ３の線幅値Ｗ３よりも単一方向電流の配線Ｌ１の線幅値Ｗ１、配線Ｌ２の線幅値Ｗ２の線幅値が広くなっているか否か、Ｗ１、Ｗ２、Ｗ３が許容最小線幅値となっているか否かを検証する。
【００５３】
このような検証を実行した結果、当該配線の線幅値がデザインルールを満足していない場合は、検証部７０はレイアウトデータにエラー箇所があると判定する。これに対し、当該配線の線幅値がデザインルール満足している場合は、検証部７０はレイアウトデータにエラー箇所がないと判定する。そして、検証部７０は、これらの判定結果をレイアウトデータ作成部３０に与える（ステップＳ１０８）。
【００５４】
ステップＳ１０７において検証部７０がエラー箇所を検出した場合には、エレクトロマイグレーション検証７０からのレポートに基づいて、レイアウトデータ作成部３０が当該エラー検出箇所のレイアウトデータを修正する（ステップＳ１０９）。そして、修正したレイアウトデータについて、レイアウトデータ作成装置１００が再度ステップＳ１０４〜ステップＳ１０７の検証を実行する。レイアウトデータ作成装置１００は、ステップＳ１０７においてエラー箇所が検出されなくなるまでステップＳ１０４〜ステップＳ１０７及びこれに続くステップＳ１０８〜ステップＳ１０９のレイアウトデータ修正作業を繰り返し実行する。
【００５５】
これに対し、ステップＳ１０７において検証部７０がエラー箇所を検出しなかった場合には、検証部７０は、回路の全ての配線についてステップＳ１０４〜ステップＳ１０９の検証が行われたか否かを検証する（ステップＳ１１０）。そして、検証部７０が、全ての配線について検証を実行していないと判定した場合は、レイアウトデータ作成装置１００は、検証の行われていない配線についてステップＳ１０９〜ステップＳ１０９の検証を実行する。これに対し、検証部７０が、全ての配線について検証を実行したと判定した場合には、検証部７０は、その判定結果をレイアウトデータ作成部３０に与える。レイアウトデータ作成部３０は、その判定結果を受けてレイアウトデータが完成したと判定し（ステップＳ１１１）、完成したレイアウトデータをデータ出力部８０に与える。データ出力部８０は、完成したレイアウトデータを出力する（ステップＳ１１２）。
【００５６】
以上に説明したとおり、本実施形態１のレイアウトデータ作成装置１００によれば、配線における電流の向きの情報を考慮したエレクトロマイグレーション検証を自動的に実行することで検証精度が向上し且つ人的負担を軽減することができる。これにより半導体集積回路におけるエレクトロマイグレーションの発生を防止し、高信頼性、高歩留まりの半導体集積回路を実現できるという効果が得られる。また、本実施形態１のレイアウトデータ作成装置１００によれば、配線における電流の向きを考慮したエレクトロマイグレーション検証を実行することで配線のレイアウトデータを許容最小線幅値でチェックすることができる。これにより、配線のオーバースペックを防止し、高集積性の半導体集積回路を実現できるという効果が得られる。
【００５７】
次に、本発明の一実施形態に係る半導体装置の製造方法について説明する。本発明の一実施形態に係る半導体装置の製造方法は、本実施形態１により作成されたレイアウトデータに基づきパターンが形成されたマスクを用いて基板上にパターン転写を行うリソグラフィ工程又は電子ビーム等を用いる加工装置によりレイアウトデータを基板上にパターンを直接描画するリソグラフィ工程を含むものである。すなわち、本発明の一実施形態に係る半導体装置の製造方法は、本実施形態１により作成されたレイアウトデータに基づいてパターンをマスクに形成し、このマスクを用いて露光により基板上にパターンを形成する。あるいは、本発明の一実施形態に係る半導体装置の製造方法は、当該レイアウトデータを電子ビーム等の加工装置によりレイアウトデータを基板上に直接描画してパターンを形成するようにしてもよい。
【００５８】
本実施形態に係る工程で用いる基板（半導体基板やＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板等）には、通常、トランジスタ、ダイオードなどの機能素子が予め形成されている。また、本実施形態において、上記のパターン転写を行う工程または電子ビーム等を用いる加工の前又は後に、ポリシリコン、タングステンなどの金属配線層を形成しておくようにしてもよい。この配線層を前記のパターン転写を行う工程または電子ビーム等を用いる加工によって加工することで所望の金属配線が得られる。通常このような金属配線層を複数層、上記の工程を繰り返しながら形成する。それらの各金属配線層間には通常、絶縁膜を設ける。また、その絶縁膜を挟む両側の配線層は、絶縁膜の所望の箇所に接続導電体を形成することによって相互の電気的接続を得る。
【００５９】
これにより、信頼性の向上したレイアウトデータに基づいてパターンを基板上に形成できる。ひいては、半導体装置の内部に組み込まれる各種の微細な半導体素子などを高い精度で形成することができる。したがって、この半導体装置の製造方法によれば、半導体装置の信頼性及び歩留まりを向上することが可能となる。
【００６０】
（実施形態２）
上記実施形態１のレイアウトデータ作成装置１００においては、半導体集積回路の配線全てについてエレクトロマイグレーション検証を実行した。これに対し、本実施形態２のレイアウトデータ作成装置１００においては、半導体集積回路の特定の配線を選択してエレクトロマイグレーション検証を実行する。
【００６１】
本実施形態２のレイアウトデータ作成装置１００のブロック図である図１については、実施形態１と同様であるため、本実施形態２においては説明を省略する。
【００６２】
図６は、本実施形態２のレイアウトデータ作成装置１００の動作フローである。図６に示す本実施形態２のレイアウトデータ作成装置１００の動作フローのステップＳ２００〜ステップＳ２０４の動作と図２に示す動作フローのステップＳ１００〜１０３の動作とは同様であるため、本実施形態２においては、ステップＳ２００〜ステップＳ２０３についての説明を省略する。
【００６３】
ステップＳ２０４において、レイアウトデータ作成装置１００は、ステップＳ２０３において作成されたレイアウトデータの中から、設計者が予めレイアウトデータ作成装置１００に与えた条件にしたがって１つ又は複数の配線を選択する。なお、本実施形態２のレイアウトデータ作成装置１００は、レイアウトデータのうち特定のエリアを選択して、そのエリアに限定してレイアウトデータの検証を実行することも可能である。
【００６４】
本実施形態２のステップＳ２０５以降の動作については、実施形態１のステップＳ１０４以降の動作と同様であるため、本実施形態２においては説明を省略する。なお、複数の配線を選択して検証を実行する場合は、選択した各配線について順次又は同時に平行して検証を実行することが可能である。
【００６５】
以上に説明したとおり、本実施形態２のレイアウトデータ作成装置１００によれば、配線を個別に選択してエレクトロマイグレーション検証を実行することができ、これによりエレクトロマイグレーション検証に要する時間を短縮することが可能となる。また、本実施形態２のレイアウトデータ作成装置１００によれば、配線における電流の向きの情報を考慮したエレクトロマイグレーション検証を自動的に実行することで検証精度が向上し且つ人的負担を軽減することができる。これにより半導体集積回路におけるエレクトロマイグレーションの発生を防止し、高信頼性、高歩留まりの半導体集積回路を実現できるという効果が得られる。また、本実施形態２のレイアウトデータ作成装置１００によれば、配線における電流の向きを考慮したエレクトロマイグレーション検証を実行することで配線のレイアウトデータを許容最小線幅値でチェックすることができる。これにより、配線のオーバースペックを防止し、高集積性の半導体集積回路を実現できるという効果が得られる。
【００６６】
そして、このようにして信頼性、歩留まりが向上したレイアウトデータに基づいて半導体装置を製造することにより、高信頼性、高歩留まりの半導体装置を実現することが可能となる。半導体装置の具体的な製造方法については、実施形態１と同様であるため、本実施形態２においては説明を省略する。
【００６７】
（実施形態３）
上述したように、エレクトロマイグレーションは、単一方向電流の配線において発生する可能性が高い。そこで、本実施形態３においては、半導体集積回路を構成する配線のうち、単一方向電流の配線についてのみエレクトロマイグレーション検証を実行する。
【００６８】
本実施形態３のレイアウトデータ作成装置１００のブロック図である図１については、実施形態１と同様であるため、本実施形態３においては説明を省略する。
【００６９】
図７は、本実施形態３のレイアウトデータ作成装置１００の動作フローである。図７に示す本実施形態３のレイアウトデータ作成装置１００の動作フローのステップＳ３００〜ステップＳ３０５と図２に示す実施形態１のレイアウトデータ作成装置１００の動作フローのステップＳ１００〜１０５とでその動作は同様である。そのため、本実施形態３においては、ステップＳ３００〜ステップＳ３０５についての説明を省略する。
【００７０】
ステップＳ３０６において、検証部７０は、ステップＳ３０５において電流方向識別部６０によって識別された配線における電流の向きの情報に基づいて、半導体集積回路の配線の中から単一方向電流の配線の情報を抽出する。
【００７１】
次に、この抽出した単一方向電流の配線について、検証部７０がエレクトロマイグレーション検証を実行する（ステップＳ３０７）。
【００７２】
ステップＳ３０７〜ステップＳ３１０の動作については、実施形態１のステップＳ１０６〜ステップＳ１０９の動作と同様であるため、本実施形態３においては説明を省略する。
【００７３】
次に、ステップＳ３０８において検証部７０がエラー箇所を検出しなかった場合には、検証部７０は、ステップＳ３０６で抽出した全ての単一方向電流の配線についてステップＳ３０７〜ステップＳ３１０の検証が行われたか否かを検証する（ステップＳ３１１）。
【００７４】
ステップＳ３１１において、検証部７０が、全ての単一方向電流の配線について検証を実行していないと判定した場合は、レイアウトデータ作成装置１００は、検証の行われていない配線についてステップＳ３０７〜ステップＳ３０８の検証及びこれに続くステップＳ３０９〜ステップＳ３１０のレイアウトデータ修正を実行する。
【００７５】
これに対し、ステップＳ３１１において、検証部７０が、全ての単一方向電流の配線について検証を実行したと判定した場合には、検証部７０はその判定結果をレイアウトデータ作成部３０に与える。レイアウトデータ作成部３０は、この判定結果を受けて、レイアウトデータが完成したと判定し（ステップＳ３１２）、完成したレイアウトデータをデータ出力部８０に与える。このデータ出力部８０は、表示装置又はプリンタで構成され、完成したレイアウトデータを表示装置に表示し又はプリントアウトして、前記判定結果を出力する（ステップＳ３１３）。
【００７６】
なお、本実施形態３のレイアウトデータ作成装置１００においては、単一方向電流の配線についてのみエレクトロマイグレーション検証を実行したが、ステップＳ３０６において双方向電流の配線を抽出として、双方向電流の配線についてのみステップＳ３０７以降の検証を実行することも可能である。
【００７７】
以上に説明したとおり、本実施形態３のレイアウトデータ作成装置１００においては、特定の配線についてエレクトロマイグレーション検証を実行することができるため、エレクトロマイグレーション検証に要する時間を短縮することが可能となる。また、本実施形態３のレイアウトデータ作成装置１００によれば、配線における電流の向きの情報を考慮したエレクトロマイグレーション検証を自動的に実行することで検証精度が向上し且つ人的負担を軽減することができる。これにより半導体集積回路におけるエレクトロマイグレーションの発生を防止し、高信頼性、高歩留まりの半導体集積回路を実現できるという効果が得られる。また、本実施形態３のレイアウトデータ作成装置１００によれば、配線における電流の向きを考慮したエレクトロマイグレーション検証を実行することで配線のレイアウトデータが適正な幅か否かをチェックすることができる。これにより、配線のオーバースペックを防止し、高集積性の半導体集積回路を実現できるという効果が得られる。
【００７８】
そして、このようにして信頼性、歩留まりが向上したレイアウトデータに基づいて半導体装置を製造することにより、高信頼性、高歩留まりの半導体装置を実現することが可能となる。半導体装置の具体的な製造方法については、実施形態１と同様であるため、本実施形態３においては説明を省略する。
【図面の簡単な説明】
【００７９】
【図１】本発明の一実施形態に係るレイアウトデータ作成装置の一例を示すブロック図である。
【図２】本発明の一実施形態に係るレイアウトデータ作成装置の動作の一例を示すフローチャートである。
【図３】本発明の一実施形態に係るレイアウトデータ作成装置により設計される論理回路図の一例を示す図である。
【図４】本発明の一実施形態に係るレイアウトデータ作成装置により作成されるレイアウトデータの一例を示す図である。
【図５】図４のレイアウトデータの一部を示した図である。
【図６】本発明の一実施形態に係るレイアウトデータ作成装置の動作の一例を示すフローチャートである。
【図７】本発明の一実施形態に係るレイアウトデータ作成装置の動作の一例を示すフローチャートである。
【図８】半導体集積回路のレイアウトデータを作成する過程においてエレクトロマイグレーション検証を実行するレイアウトデータ作成方法の一般的な動作を示したフローチャートである。
【図９】図８に示すレイアウトデータ作成方法のフローチャートの改善例である。
【符号の説明】
【００８０】
１０    半導体集積回路の仕様の情報
２０    論理回路図設計部
３０    レイアウトデータ作成部
４０    抵抗情報抽出部
５０    回路シミュレーション実行部
６０    電流方向識別部
７０    検証部
８０    データ出力部
１００  レイアウトデータ作成装置
【図１】
2008134845.tif 000007
【図２】
2008134845.tif 000008
【図３】
2008134845.tif 000009
【図４】
2008134845.tif 000010
【図５】
2008134845.tif 000011
【図６】
2008134845.tif 000012
【図７】
2008134845.tif 000013
【図８】
2008134845.tif 000014
【図９】
2008134845.tif 000015