(57)【要約】【課題】多種多様な半導体素子に対してインタポーザを個々に準備する必要のない半導体装置を提供する。【解決手段】半導体素子１と、当該半導体素子をプリント基板側に接続するためのインタポーザ２とが具備されるとともに、このインタポーザの半導体素子側の表面に一次接続ランド１１が形成され且つプリント基板側の表面に二次接続ランド１２が形成され、さらにこれら両接続ランド同士がスルーホール１３で接続されてなる半導体装置において、インタポーザ２の各表面に形成される各接続ランド１１，１２をそれぞれ格子状に配置するとともに、半導体素子１とインタポーザ２との間に、半導体素子１側に設けらけれた突起電極４をインタポーザ２側の一次接続ランド１１に接続するための配線パターンが形成されたパターン変換用フィルム３を配置したものである。【選択図】図２
2008010602.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、当該半導体素子を被実装基板側に接続するためのインタポーザとが具備されるとともに、上記インタポーザの半導体素子側の表面に一次接続電極部が形成され且つ被実装基板側の表面に二次接続電極部が形成されてなる半導体装置において、
上記インタポーザの各表面に形成される各接続電極部をそれぞれ格子状に配置するとともに、
上記半導体素子とインタポーザとの間に、半導体素子側の電極部をインタポーザ側の一次接続電極部に接続するための配線パターンが形成されたパターン変換用フィルムを配置した
ことを特徴とする半導体装置。
【請求項２】
パターン変換用フィルムに形成される配線パターンを、１層の導体にて形成したことを特徴とする請求項１に記載の半導体装置。
【請求項３】
インタポーザを導体が両面張りされた有機基板にて構成するとともに、二次接続電極部の直径を、０．１５ｍｍ〜０．６５ｍｍの範囲としたことを特徴とする請求項１または２に記載の半導体装置。
【請求項４】
パターン変換用フィルムおよびインタポーザに形成された各接続電極部に、表面から、順番に、ＡｕおよびＮｉのめっき処理を施したことを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
【請求項５】
インタポーザに形成された二次接続電極部のうち、少なくとも１つ以上は、半田ボールが接続されて放熱性が高められていることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。
【請求項６】
半導体素子をフェイスダウンにてパターン変換用フィルム上に載置するとともに、当該半導体素子の表面に設けられた電極部とパターン変換用フィルムの表面に形成された接続電極部とをフリップチップ法により互いに電気的に接続したことを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置。
【請求項７】
半導体素子をフェイスアップにてパターン変換用フィルム上に載置するとともに、当該半導体素子の表面に設けられた電極部とパターン変換用フィルムの表面に形成された接続電極部とを金属細線により電気的に接続したことを特徴とする請求項１乃至６のいずれか一項に記載の半導体装置。
【請求項８】
請求項１乃至７のいずれかに記載の半導体装置の製造方法であって、
表裏面にそれぞれ格子状に接続電極部が配置されるとともにこれら表裏面の接続電極部同士が互いに電気的に接続されてなるインタポーザの表面に、パターン変換用フィルムを配置し、
次に半導体素子を上記パターン変換用フィルム上に載置するとともに当該半導体素子に設けられた電極部とパターン変換用フィルムに形成された接続電極部とを電気的に接続した後、
少なくとも半導体素子とパターン変換用フィルムとの接続部分を熱硬化性樹脂により被覆する
ことを特徴とする半導体装置の製造方法。
【請求項９】
半導体素子をパターン変換用フィルム上に載置する際に、複数種類の半導体素子を載置し、
且つ少なくとも半導体素子とパターン変換用フィルムとの接続部分を熱硬化性樹脂により被覆した後、半導体素子ごとに切断することで、複数種類の半導体装置を得ることを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
半導体素子をパターン変換用フィルム上に載置する際に、１組として扱われる複数種類の半導体素子をパターン変換用フィルム上に、複数組でもって載置し、
且つ少なくとも半導体素子とパターン変換用フィルムとの接続部分を熱硬化性樹脂により被覆した後、１組ごとに切断することで、複数種類の半導体素子が搭載されてなるモジュール製品を製造する
ことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１１】
半導体素子をパターン変換用フィルム上に載置して電気的に接続した後、当該半導体素子の上方に別工程で得られた半導体装置を配置するとともに、この半導体装置の接続電極部とパターン変換用フィルムに形成された接続電極部またはインタポーザの上記半導体素子よりも外周に形成された接続電極部とを電気的に接続する
ことを特徴とする請求項８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板などに接合されるインタポーザに半導体素子が載置されてなる半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
小型機器の高機能化、さらには一般ユーザーの幅広い要望に応えたセット製品の多様化が進むにつれ、そこに使われる半導体装置自身にも、様々な機能を持つ多品種少量生産化が要求されている。
【０００３】
この種の半導体装置は、図１１に示すように、半導体素子５１と、この半導体素子５１を被実装基板であるプリント基板（図示せず）に電気的に接続するためのインタポーザ５２とから構成されている。
【０００４】
勿論、このインタポーザ５２の表面に半導体素子５１が載置されて電気的に接続されるとともに、インタポーザ５２の裏面に、プリント基板に接続するための半田ボール（ランドの場合もある）５３が設けられている。なお、半導体素子５１とインタポーザ５２との接続部分には熱硬化性樹脂５４が充填されて保護が行われている。
【０００５】
そして、このインタポーザ５２は、通常、半導体素子５１側の電極パッド配列に合わせて一品一様にて製作されており、特に配線密度が高い半導体装置については、インタポーザ５２の多層化、または半導体製品同士を積み重ねる積層化で対応されている。
【０００６】
ところで、インタポーザ５２の多層化は設計の長期間化や製作コストの増加を招く恐れがあるため、その打開策として、ＴＡＢフィルムと安価なインタポーザを用いた半導体装置の提案が種々なされており、例えば特許文献１に記載されたものがある。
【特許文献１】特開平１０−６５０４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献１に記載のものによると、個々のインタポーザは安価であっても多種多様な半導体素子に対して、それぞれインタポーザを準備しなければならないとともに、その製造工程が複雑化して非効率的であった。
【０００８】
また、半導体素子やインタポーザのサイズの制約などによっては、非効率的な基板レイアウトになり、多くの無駄が生じることになる。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、多種多様な半導体素子に対してインタポーザを個々に準備する必要のない半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の請求項１に係る半導体装置は、半導体素子と、当該半導体素子を被実装基板側に接続するためのインタポーザとが具備されるとともに、上記インタポーザの半導体素子側の表面に一次接続電極部が形成され且つ被実装基板側の表面に二次接続電極部が形成されてなる半導体装置において、
上記インタポーザの各表面に形成される各接続電極部をそれぞれ格子状に配置するとともに、
上記半導体素子とインタポーザとの間に、半導体素子側の電極部をインタポーザ側の一次接続電極部に接続するための配線パターンが形成されたパターン変換用フィルムを配置したものである。
【００１０】
また、請求項２に係る半導体装置は、請求項１に記載の半導体装置におけるパターン変換用フィルムに形成される配線パターンを、１層の導体にて形成したものである。
また、請求項３に係る半導体装置は、請求項１または２に記載の半導体装置におけるインタポーザを導体が両面張りされた有機基板にて構成するとともに、二次接続電極部の直径を、０．１５ｍｍ〜０．６５ｍｍの範囲としたものである。
【００１１】
また、請求項４に係る半導体装置は、請求項１乃至３のいずれかに記載の半導体装置におけるパターン変換用フィルムおよびインタポーザに形成された各接続電極部に、表面から、順番に、ＡｕおよびＮｉのめっき処理を施したものである。
【００１２】
また、請求項５に係る半導体装置は、請求項１乃至４のいずれかに記載の半導体装置におけるインタポーザに形成された二次接続電極部のうち、少なくとも１つ以上は、半田ボールが接続されて放熱性が高められたものである。
【００１３】
また、請求項６に係る半導体装置は、請求項１乃至５のいずれかに記載の半導体装置における半導体素子をフェイスダウンにてパターン変換用フィルム上に載置するとともに、当該半導体素子の表面に設けられた電極部とパターン変換用フィルムの表面に形成された接続電極部とをフリップチップ法により互いに電気的に接続したものである。
【００１４】
また、請求項７に係る半導体装置は、請求項１乃至５のいずれかに記載の半導体装置における半導体素子をフェイスアップにてパターン変換用フィルム上に載置するとともに、当該半導体素子の表面に設けられた電極部とパターン変換用フィルムの表面に形成された接続電極部とを金属細線により電気的に接続したものである。
【００１５】
また、本発明の請求項８に係る半導体装置の製造方法は、請求項１乃至７のいずれかに記載の半導体装置の製造方法であって、
表裏面にそれぞれ格子状に接続電極部が配置されるとともにこれら表裏面の接続電極部同士が互いに電気的に接続されてなるインタポーザの表面に、パターン変換用フィルムを配置し、
次に半導体素子を上記パターン変換用フィルム上に載置するとともに当該半導体素子に設けられた電極部とパターン変換用フィルムに形成された接続電極部とを電気的に接続した後、
少なくとも半導体素子とパターン変換用フィルムとの接続部分を熱硬化性樹脂により被覆する方法である。
【００１６】
また、請求項９に係る半導体装置の製造方法は、請求項８に記載の製造方法において、半導体素子をパターン変換用フィルム上に載置する際に、複数種類の半導体素子を載置し、
且つ少なくとも半導体素子とパターン変換用フィルムとの接続部分を熱硬化性樹脂により被覆した後、半導体素子ごとに切断することで、複数種類の半導体装置を得る方法である。
【００１７】
また、請求項１０に係る半導体装置の製造方法は、請求項８に記載の製造方法において、半導体素子をパターン変換用フィルム上に載置する際に、１組として扱われる複数種類の半導体素子をパターン変換用フィルム上に、複数組でもって載置し、
且つ少なくとも半導体素子とパターン変換用フィルムとの接続部分を熱硬化性樹脂により被覆した後、１組ごとに切断することで、複数種類の半導体素子が搭載されてなるモジュール製品を製造する方法である。
【００１８】
さらに、請求項１１に係る半導体装置の製造方法は、請求項８に記載の製造方法において、半導体素子をパターン変換用フィルム上に載置して電気的に接続した後、当該半導体素子の上方に別工程で得られた半導体装置を配置するとともに、この半導体装置の接続電極部とパターン変換用フィルムに形成された接続電極部またはインタポーザの上記半導体素子よりも外周に形成された接続電極部とを電気的に接続する方法である。
【発明の効果】
【００１９】
上記各半導体装置およびその製造方法によると、インタポーザの表面に、半導体素子側の電極部とインタポーザの表面に設けられた一次接続電極部とを電気的に接続するための配線パターンが形成されたパターン変換用フィルムを配置するようにしたので、多種多様な半導体素子に対応するパターン変換用フィルムを準備するだけで、インタポーザを各種電気標準化団体で取り決められたルール（サイズおよびピッチ）に則ったものを用いることができる。すなわち、半導体素子の電極部に対応する接続電極部を有するパターン変換用フィルムを準備するだけで、多種多様な半導体素子に対応することができるので、その製造コストおよび製造工数の低減化を図ることができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の半導体装置およびその製造方法の実施の形態を、図面に基づき説明する。なお、以下に示す各実施の形態を説明する断面図においては、分かり易くするために、ハッチングを省略している。
［実施の形態１］
本発明の実施の形態１に係る半導体装置およびその製造方法を、図１〜図７に基づき説明する。
【００２１】
図１は半導体装置の断面図、図２は図１の要部拡大断面図である。
図１および図２に示すように、この半導体装置は、所定の電子回路が形成された半導体素子１と、この半導体素子１を、図示しないプリント基板（被実装基板の一例であり、セット製品の場合には、セット基板ともいう）に実装するためのインタポーザ２と、これら半導体素子１とインタポーザ２との間に配置されて回路パターン（接続回路）を変換するためのパターン変換用フィルム（以下、単に、変換用フィルムという）３とから構成されている。
【００２２】
詳しく説明すると、図２および図３に示すように、インタポーザ２の半導体素子１側である一方の面（以下、一次実装面または表面という）には、複数の一次接続ランド（一次接続電極部）１１が格子状（碁盤目状）に配置されるとともに、インタポーザ２のプリント基板側である他方の面（以下、二次実装面または裏面という）にも、複数の二次接続ランド（二次接続電極部）１２が格子状（碁盤目状）に配置されており、これら一次接続ランド１１と二次接続ランド１２とは、例えば配線部であるスルーホール１３により電気的に接続され、さらにプリント基板側の接続電極部に対応する位置の二次接続ランド１２には接続用の半田ボール１４が接合（配置）されている。
【００２３】
そして、変換用フィルム３の半導体素子１側の一方の面である表面には、半導体素子１の電極パッド（図示しないが、電極部である）に接合された（設けられた）突起電極（電極部である）４に対応する位置で一次接続電極部２１が形成されるとともに、変換用フィルム３のインタポーザ２側の他方の面である裏面には、インタポーザ２の一次実装面に形成された一次接続ランド１１に対応する位置ですなわち格子状（碁盤目状）に二次接続電極部２２が形成され、さらに当該変換用フィルム３には、これら表裏面の接続電極部２１，２２同士を接続するための接続配線部２３が所定のパターンでもって形成されている。これら接続電極部２１，２２および接続配線部２３により配線パターンが形成されるが、本来のパターンを形成しているという意味で、接続配線部を配線パターンということもできる。なお、図３には、同一種類の半導体素子１を所定間隔置きに複数並列に配置した場合の配線パターンの平面図を示す。
【００２４】
上記変換用フィルム３に形成される接続配線部２３および接続電極部２１，２２からなる配線パターンを形成する導体については例えばＣｕが用いられるとともに、この導体がポリイミドなどに代表される耐熱性樹脂でもって被覆されており、さらにこの導体については、経済性の点から１層でもって形成されている。勿論、配線密度を考慮した場合には、導体を２層以上でもって形成することもできる。
【００２５】
また、電気的接続を確実に行うために、各接続電極部２１，２２については、その表面に且つ表層から順番にＡｕおよびＮｉのめっき処理が施されている。
次に、上記インタポーザ２について、図４に基づき説明しておく。
【００２６】
上述したように、インタポーザ２の一次接続ランド１１および二次接続ランド１２は格子状に配列されるとともに、これら互いに対向する両接続ランド１１，１２同士は、それぞれスルーホール１３を介して電気的に接続されている。すなわち、インタポーザ２は、両面が銅張りされた有機基板のように２層導体から構成されている。勿論、配線密度や放熱性などの目的により、必要に応じて３層目以上の導体を具備させてもよい。
【００２７】
また、上記二次接続ランド１２の直径は０．１５ｍｍ〜０．６５ｍｍ（０．１５ｍｍ以上で０．６５ｍｍ以下）の範囲にされており、電気的接続を確実に行うために、変換用フィルム３の接続電極部２１，２２と同様に、表層から順番にＡｕおよびＮｉのめっき処理が施されている。なお、変換用フィルム３およびインタポーザ２におけるＡｕめっきおよびＮｉめっきの厚みについては、経済性を考慮して厚すぎない適正な値にされる。
【００２８】
また、上記インタポーザ２の一次実装面に設けられた一次接続ランド１１および二次実装面に設けられた二次接続ランド１２の格子状配列については、半導体標準化団体などで取り決められたルールに基づくサイズおよびピッチでもって形成されており、したがって多種多様な半導体素子１の電極パッドに合わせた変換用フィルム３を準備するだけで、インタポーザ２の共通化（共用化）を図ることができる。
【００２９】
次に、上記半導体装置の製造方法について説明しておく。
この半導体装置を製造する場合、まず、その電極パッドに突起電極４が接合された半導体素子１と、表裏面に接続ランド１１，１２が格子状に多数配置されるとともに両接続ランド１１，１２同士がスルーホール１３にて接続されてなるインタポーザ２と、表面に半導体素子１の各突起電極４に対応する位置で一次接続電極部２１が形成されるとともに裏面にインタポーザ２の一次接続ランド１１に対応する位置で二次接続電極部２２が形成され、且つ両接続電極部２１，２２同士が接続配線部２３にて接続されてなる変換用フィルム３を準備する（形成する）。
【００３０】
次に、図５（ａ）に示すように、上記インタポーザ２の一次実装面側に変換用フィルム３を載置してその二次接続電極部２２を一次接続ランド１１に電気的に接続した後、突起電極４が変換用フィルム３の一次接続電極部２１に対応するように半導体素子１をフェイスダウンさせて、当該変換用フィルム３上に載置し、そしてフリップチップ接続を行うようにすればよい。勿論、１つのインタポーザ２上に、変換用フィルム３を介して、同一種類の半導体素子１が複数それぞれ載置・接合されることになる。
【００３１】
次に、半導体素子１と変換用フィルム３との間の部分に、絶縁性の熱硬化性樹脂５を充填し、少なくとも、突起電極４の部分が被覆される。
この後、製品分割用金型またはダインシングソーを用いて、半導体素子１ごとに、所定の切断線Ｓに沿って、インタポーザ２を切断することにより、図５（ｂ）に示すように、同時に、複数の半導体装置が製造されたことになる。
【００３２】
このように、インタポーザ２の表面に、半導体素子１側の電極パッドすなわち突起電極４とインタポーザ２の表面に設けられた一次接続ランド１１とを電気的に接続するための配線パターン（一次および二次接続電極部並びに接続配線部）が形成された変換用フィルム３を配置するようにしたので、多種多様な半導体素子１に対応する変換用フィルムを準備するだけで、インタポーザ２を各種半導体標準化団体で取り決められたルール（サイズおよびピッチ）に則ったものを用いることができる。
【００３３】
簡単に言えば、半導体素子１の電極パッドをインタポーザ２側の一次接続ランド１１に接続する配線パターンを有する変換用フィルム３を準備するだけで、所定のインタポーザを多種多様な半導体素子１に対して共用させることができるので、その製造コストおよび製造工数の低減化を図ることができる。
【００３４】
ところで、上記実施の形態１においては、インタポーザ２の一次接続ランド１１と二次接続ランド１２との全てを、スルーホール１３を介して接続する（導通させる）ように説明したが、互いに接続する必要がないものについては、インタポーザ２での放熱性を高めるために、二次接続ランド１２に半田ボールを接続して放熱用ダミーボール（所謂サーマルボール）の機能を持たせるようにしてもよい。
【００３５】
勿論、ダミーとしての放熱用だけでなく、信号用として有効な二次接続ランド１２にも半田ボールを備えることで、プリント基板（セット基板）における実装信頼性の高いＢＧＡ（ボールグリッドアレイ）パッケージを製作することもできる。
【００３６】
なお、二次接続ランド１２または当該二次接続ランド１２に設けられる半田ボール１４はセット製造会社において半田ペーストを介してセット基板（プリント基板である）に電気的に接続される。
【００３７】
また、上記実施の形態１においては、半導体素子がフェイスダウンタイプの場合について説明したが、例えば図６（ａ）に示すように、半導体素子１がフェイスアップタイプの場合にでも適用することができる。この場合、半導体素子１の突起電極４と変換用フィルム３の一次接続電極部２１とは金属細線６により電気的に接続される。この場合、半導体素子２および金属細線１４の全体が熱硬化性樹脂（またはモールドレジン）５で被覆される。勿論、その製造工程では、インタポーザ２に複数の半導体素子１が変換用フィルム３を介して載置され電気的に接続された後、その全面が熱硬化性樹脂５で被覆された後、製品分割用金型またはダインシングソーを用いて、半導体素子１ごとに、所定の切断線Ｓに沿って切断することにより、図６（ｂ）に示すように、同時に、複数の半導体装置が製造されたことになる。
【００３８】
さらに、上記実施の形態１においては、小さいサイズの半導体素子を載置した場合について説明したが、例えば図７に示すように、中間サイズの半導体素子、または大きいサイズの半導体素子を載置する場合でも、同じインタポーザ２を用いて、半導体装置を複数個同時に製造することができる。図７（ａ）には、半導体素子の大きさに応じたインタポーザ２上の領域Ａ（小さいサイズの場合），Ｂ（中間サイズの場合），Ｃ（大きいサイズの場合）の範囲を示している。
［実施の形態２］
以下、本発明の実施の形態２に係る半導体装置およびその製造方法を、図８に基づき説明する。
【００３９】
上述した実施の形態１においては、同一のインタポーザ上に、同一種類の半導体素子を複数搭載する場合について説明したが、本実施の形態２においては、同一のインタポーザ上に、種類が異なる複数の半導体素子を搭載するようにしたもので、異なる箇所はパターン変換用フィルムであるため、この部分に着目して説明する。なお、基本的な構成については、実施の形態１で説明したものと同一であるため、実施の形態１で説明した構成部材と同一の部材番号を用いて説明する。
【００４０】
図８はパターン変換用フィルムの平面図を示す。
本実施の形態２に係る半導体装置は、異なる機能または異なる電極パッド配列を有する少なくとも２種類以上の半導体素子１（１Ａ，１Ｂ，・・・）を載置することにより、一度に、多種類の半導体装置を製造するようにしたものである。
【００４１】
すなわち、この半導体装置の製造に用いられるパターン変換用フィルム（以下、変換用フィルムという）３の裏面に形成される二次接続電極部２２は、インタポーザ２の表面に形成される一次接続ランド１１に対応する位置に設けられるとともに、その表面に形成される一次接続電極部２１は、各半導体素子１の電極パッドに対応する位置に形成され、勿論、これら両接続電極部２１，２２同士は接続配線部２３により接続されている。
【００４２】
このような変換用フィルム３を用いることにより、種類（機能または電極パッドの位置）が異なる半導体素子１（１Ａ，１Ｂ，・・・）が搭載された半導体装置を同時に製造することができる。
【００４３】
この場合も、実施の形態１と同様の効果が得られる他に、種類が異なる半導体装置を同時に製造することができる。
なお、実施の形態１と実施の形態２と異なる箇所は、変換用フィルム３の配線パターン（接続電極部および接続配線部）だけであり、したがって本実施の形態２に係る半導体装置全体の構成およびその製造方法については、実施の形態１で説明したものと同一であるため、その説明を省略する。
［実施の形態３］
以下、本発明の実施の形態３に係る半導体装置およびその製造方法を、図９に基づき説明する。
【００４４】
上述した実施の形態１においては、１つのパッケージに１種類の半導体素子を搭載した場合について説明したが、本実施の形態３においては、１つのパッケージに、種類が異なる複数の半導体素子を搭載するようにしたものであり（モジュール製品ともいう）、以下、この部分に着目して説明する。
【００４５】
本実施の形態３においても、基本的な構成については、実施の形態１で説明したものと同一であるため、実施の形態１で説明した構成部材と同一の部材番号を用いて説明する。
図９はパターン変換用フィルムの平面図を示す。
【００４６】
本実施の形態３に係る半導体装置は、異なる機能または異なる電極パッド配列を有する少なくとも２種類以上の半導体素子１（１Ａ，１Ｂ，・・・）を、同じパターン変換用フィルム３上に載置して、モジュール化したものである。
【００４７】
すなわち、この半導体装置の製造に用いられるパターン変換用フィルム（以下、変換用フィルムという）３の裏面に形成される二次接続電極部２２は、インタポーザ２の表面に形成される一次接続ランド１１に対応する位置に設けられるとともに、その表面に形成される一次接続電極部２１は、所定位置に配置される複数の半導体素子１の各電極パッドに対応する位置で形成されたものであり、勿論、これら両接続電極部２１，２２同士は接続配線部２３により接続されている。
【００４８】
このような変換用フィルム３を用いることにより、種類が異なる複数の半導体素子を同一の変換用フィルム３に載置してパッケージ化した半導体装置を、複数個、同時に製造することができる。
【００４９】
この場合も、実施の形態１と同様の効果が得られる他に、種類が異なる複数の半導体素子をパッケージ化した半導体装置を製造することができる。
なお、実施の形態１と実施の形態３と異なる箇所は、変換用フィルム３の配線パターン（接続電極部および接続配線部）だけであり、したがって本実施の形態３に係る半導体装置全体の構成およびその製造方法については、実施の形態１で説明したものと同一であるため、その説明を省略する。
［実施の形態４］
以下、本発明の実施の形態４に係る半導体装置およびその製造方法を、図１０に基づき説明する。
【００５０】
上述した実施の形態１においては、インタポーザ上に、すなわちパターン変換用フィルム上に、１種類の半導体素子を載置したものについて説明したが、本実施の形態４においては、上記実施の形態１にて得られた半導体装置の上方に、さらに別工程で作成された半導体装置を載置して積層化したものであり、以下、この部分に着目して説明する。
【００５１】
本実施の形態４においても、基本的な構成については、実施の形態１で説明したものと同一であるため、実施の形態１で説明した構成部材と同一の部材番号を用いて説明する。
なお、実施の形態１と実施の形態４と異なる主な箇所は積層化する部分であるため、本実施の形態４の半導体装置およびその製造方法については、この部分に着目して説明する。
【００５２】
図１０は半導体装置の製造工程を説明するための断面図である。
すなわち、この半導体装置は、インタポーザ２の表面に配置された変換用フィルム３の表面に半導体素子１を載置するとともに、当該半導体素子１の突起電極４を変換用フィルム３の一次接続電極部２１に電気的に接続した後、さらにその上方に、別工程で得られた半導体装置３１を配置するとともに、この半導体装置３１の下面に接合された半田バンプ３２と交換用フィルム３の半導体素子１周囲に配置された一次接続電極部２１とを接続したもので、所謂、パッケージオンパッケージとしたものである。
【００５３】
この構造を得るためのインタポーザ２の表面に載置される変換用フィルム３の表面の中央部分には、半導体素子１と接続するための主一次接続電極部２１が設けられるとともに、その周囲には、積載するための半導体装置３１に設けられた半田ボール３２と接続するための副一次接続電極部２１が設けられており、勿論、変換用フィルム３の一次接続電極部２１と二次接続電極部２２とは、それぞれ接続配線部２３により接続されている。
【００５４】
このような変換用フィルム３を用いることにより、インタポーザ２の表面に配置された変換用フィルム３を介して載置された半導体素子１の上方に、さらに、別工程で得られた半導体装置３１を載置して、所謂、パッケージオンパッケージ構造の半導体装置を、複数個、同時に製造することができる。
【００５５】
この場合も、実施の形態１と同様の効果が得られる他に、半導体装置を積層化した半導体装置を製造することができる。
なお、この半導体装置の樹脂封止については、インタポーザ２の表面に配置された変換用フィルム３に半導体素子１を配置した後、別工程で得られた半導体装置３１を載置し電気的に接続し、それから、必要な樹脂封止を行うことになる。
【００５６】
また、この積層化された半導体装置の別の製造方法としては、パターン変換フィルム３をインタポーザ２よりも小さいサイズのもの、すなわち半導体素子１の電極パッドに対応する大きさのものを準備しておき、積層される半導体装置３１の半田ボール３２を、インタポーザ２の一次接続電極ランド１１と直接に接続するようにしてもよい。
【００５７】
この場合、変換用フィルム３のサイズを小さくすることができるので、製造コストを抑えることができる。
【産業上の利用可能性】
【００５８】
本発明の半導体装置およびその製造方法によると、搭載する半導体素子の種類が異なる場合、そのサイズおよび電極パッドのピッチに合わせてパターン変換用フィルムを準備するだけでよく、すなわちインタポーザを個々に準備する必要がなく、したがって接続ランドが標準化されたインタポーザを用いることができるので、種類が異なる半導体素子を搭載した半導体装置を製造する場合に、非常に、有利である。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態１に係る半導体装置の模式的断面図である。
【図２】図１の要部拡大断面図である。
【図３】同実施の形態１に係るパターン変換用フィルムの模式的平面図である。
【図４】同実施の形態１に係る半導体装置のインタポーザの模式的構成を示すもので、（ａ）は平面図、（ｂ）は断面図である。
【図５】同実施の形態１に係る半導体装置の製造方法を説明する図で、（ａ）は全体を示す断面図、（ｂ）は切断・個片化により得られた半導体装置の断面図である。
【図６】同実施の形態１の変形例に係る半導体装置の製造方法を説明する図で、（ａ）は全体を示す断面図、（ｂ）は切断・個片化により得られた半導体装置の断面図である。
【図７】同実施の形態１に係る半導体装置に用いられるパターン変換フィルムの模式的平面図である。
【図８】本発明の実施の形態２に係るパターン変換フィルムの模式的平面図である。
【図９】本発明の実施の形態３に係るパターン変換フィルムの模式的平面図である。
【図１０】本発明の実施の形態４に係る半導体装置の製造方法を説明する模式的断面図である。
【図１１】従来例に係る半導体装置の模式的断面図である。
【符号の説明】
【００６０】
１      半導体素子
２      インタポーザ
３      パターン変換用フィルム
４      突起電極
５      熱硬化性樹脂
１１      一次接続ランド
１２      二次接続ランド
１３      スルーホール
１４      半田ボール
２１      一次接続電極部
２２      二次接続電極部
２３      接続配線部
３１      半導体装置
３２      半田ボール
【図１】
2008010602.tif 000003
【図２】
2008010602.tif 000004
【図３】
2008010602.tif 000005
【図４】
2008010602.tif 000006
【図５】
2008010602.tif 000007
【図６】
2008010602.tif 000008
【図７】
2008010602.tif 000009
【図８】
2008010602.tif 000010
【図９】
2008010602.tif 000011
【図１０】
2008010602.tif 000012
【図１１】
2008010602.tif 000013