(57)【要約】【課題】液状シリコンを利用して薄膜トランジスタのポリシリコンチャネル層を形成することによって、製造工程を単純化した薄膜トランジスタ及びその製造方法を提供する。【解決手段】ゲート電極と、ゲート電極上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたソース／ドレイン電極と、ソース／ドレイン電極上の全面に形成されたドーピング層と、ソース／ドレイン電極間にゲート絶縁膜とドーピング層上に形成されたポリシリコンチャネル層とを含み、ドーピング層は、チャネル層とオーバーラップする領域に形成された。【選択図】図２Ｅ
2008010860.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、
前記ゲート電極上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたソース／ドレイン電極と、
前記ソース／ドレイン電極上の全面に形成されたドーピング層と、
前記ソース／ドレイン電極間の前記ゲート絶縁膜と前記ドーピング層上に形成されたポリシリコンチャネル層と
を含み、
前記ドーピング層は、前記チャネル層とオーバーラップする領域に形成された
ことを特徴とする薄膜トランジスタ。
【請求項２】
前記ゲート絶縁膜と前記ポリシリコンチャネル層との間に自己組織化単分子膜（Self Assembled Monolayer; ＳＡＭ）をさらに含む
ことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記ドーピング層と前記ゲート絶縁膜との間に自己組織化単分子膜（Self Assembled Monolayer; ＳＡＭ）をさらに含む
ことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
基板上にゲート電極を形成するステップと、
前記ゲート電極上にゲート絶縁膜を形成するステップと、
前記ゲート絶縁膜上にソース及びドレイン電極を形成するステップと、
前記ソース及びドレイン電極上にドーピング層を形成するステップと、
前記ソース及びドレイン電極間のゲート絶縁膜上にポリシリコンチャネル層を形成し、前記ポリシリコンチャネル層、ソース及びドレイン電極のためのドーピング層を形成するステップと
を含む薄膜トランジスタの製造方法。
【請求項５】
前記ポリシリコンチャネル層の形成ステップは、
前記ソース／ドレイン電極間にコーティング工程により液状シリコン層を形成するステップと、
前記ポリシリコンチャネル層を形成するために、熱処理工程を行うステップと
を含む請求項４に記載の薄膜トランジスタの製造方法。
【請求項６】
前記コーティング工程は、インクジェット方式で実施する
ことを特徴とする請求項５に記載の薄膜トランジスタの製造方法。
【請求項７】
前記熱処理工程は、レーザーを使用する
ことを特徴とする請求項５に記載の薄膜トランジスタの製造方法。
【請求項８】
前記熱処理工程は、前記基板を２００〜８００℃の範囲に加熱する
ことを特徴とする請求項７に記載の薄膜トランジスタの製造方法。
【請求項９】
前記液状シリコン層は、ＳｉｘＨ２ｘ（ＣｙｃｌｏｐｅｎｔａＳｉｌａｎｅ）を含む
ことを特徴とする請求項５に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記ドーピング層は、ＰＳＧ（Ｐｈｏｓｐｈｅｒ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）、ＢＳＧ（ｂｏｒｏ−ｓｉｌｉｃａｔｅ  ｇｌａｓｓ）またはＮ＋またはＰ＋でドーピングされた非晶質シリコン膜のうち、何れか一つである
ことを特徴とする請求項４に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記ソース及びドレイン電極間のゲート絶縁膜上に自己組織化単分子膜（Self Assembled Monolayer; ＳＡＭ）をさらに含む
ことを特徴とする請求項５に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記自己組織化単分子膜は、親水性を有し、前記液状シリコン層は、親水性を有する
ことを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記ソース及びドレイン電極間のチャネル領域の外側のゲート絶縁膜上には、自己組織化単分子膜（Self Assembled Monolayer; ＳＡＭ）を含む
ことを特徴とする請求項４に記載の薄膜トランジスタの製造方法。
【請求項１４】
前記自己組織化単分子膜は、疏水性を有し、前記液状シリコン層は、親水性を有する
ことを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
【請求項１５】
前記ドーピング層は、前記液状シリコン層に導電層が拡散して形成される
ことを特徴とする請求項５に記載の薄膜トランジスタの製造方法。
【請求項１６】
基板上にゲート電極を形成するステップと、
前記ゲート電極上にゲート絶縁膜を形成するステップと、
前記ゲート絶縁膜上にソース及びドレイン電極を形成するステップと、
前記ソース及びドレイン電極上にドーピング層を形成するステップと、
前記ソース及びドレイン電極間と前記ドーピング層上にコーティング工程により液状シリコン層を形成するステップと、
前記ポリシリコンチャネル層を形成し、ポリシリコンチャネル層と前記ソース及びドレイン電極とのコンタクトのためのドーピング層を形成するために、熱処理工程を行うステップと
を含む薄膜トランジスタの製造方法。
【請求項１７】
前記ドーピング層は、ＰＳＧ（Ｐｈｏｓｐｈｅｒ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）、ＢＳＧ（ｂｏｒｏ−ｓｉｌｉｃａｔｅ  ｇｌａｓｓ）またはＮ＋またはＰ＋でドーピングされた非晶質シリコン膜ののうち、何れか一つである
ことを特徴とする請求項１６に記載の薄膜トランジスタの製造方法。
【請求項１８】
前記前記ソース及びドレイン電極間のゲート絶縁膜上に自己組織化単分子膜（Self Assembled Monolayer; ＳＡＭ）をさらに含む
ことを特徴とする請求項１６に記載の薄膜トランジスタの製造方法。
【請求項１９】
前記自己組織化単分子膜は、親水性を有し、前記液状シリコン層は、親水性を有する
ことを特徴とする請求項１６に記載の薄膜トランジスタの製造方法。
【請求項２０】
前記ソース及びドレイン電極間のチャネル領域の外側のゲート絶縁膜上には、自己組織化単分子膜（Self Assembled Monolayer; ＳＡＭ）を含む
ことを特徴とする請求項１６に記載の薄膜トランジスタの製造方法。
【請求項２１】
前記自己組織化単分子膜は、疏水性を有し、前記液状シリコン層は、親水性を有する
ことを特徴とする請求項２０に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタに関し、特に薄膜トランジスタのチャネル層をインクジェット方式により形成して製造工程を単純化した薄膜トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
映像機器としてその応用の幅の広いアクティブマトリックス液晶表示装置は、主に薄膜トランジスタをスイッチング素子として利用する。前記薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）の半導体層は、非晶質シリコン層を利用するが、小規模のＴＦＴ  ＬＣＤの製作には有利な反面、移動度が低いという短所のため、大画面のＴＦＴ  ＬＣＤの製造には適用し難いという問題がある。
【０００３】
そのため、最近では、移動度に優れたポリシリコン層を半導体層として利用するポリシリコンＴＦＴの研究が盛んに進められており、このようなポリシリコンＴＦＴは、大画面のＴＦＴ  ＬＣＤの製作に容易に適用させ得ることはもちろん、ＴＦＴアレイ基板に駆動ドライブＩＣを共に集積させ得るから、集積度及び価格競争力に優れているという長所がある。
【０００４】
ポリシリコン層を形成するための方法には、ポリシリコンを直接蒸着する方法と、非晶質シリコンを蒸着した後にポリシリコンに結晶化する方法があるが、通常、基板上に非晶質シリコン層を形成した後、結晶化工程を行って、前記非晶質シリコン層をポリシリコン層に転換させる後者の方法が利用される。
【０００５】
一方、前記ポリシリコン薄膜トランジスタは、ゲート電極、アクティブ層、ソース／ドレイン電極から構成されるが、パターンは、絶縁膜により選択的に絶縁されて、独立して動作する。
【０００６】
前記絶縁膜としては、取扱特性及び金属との密着性に優れており、絶縁耐圧の高いシリコン窒化物（ＳｉＮｘ）またはシリコン酸化物（ＳｉＯｘ）などの無機絶縁膜を主に使用する。
【０００７】
図１は、従来の技術によって製造した薄膜トランジスタを示す断面図である。図１に示すように、薄膜トランジスタは、基板１０上に絶縁膜からなるバッファ層２を形成した後、前記バッファ層２上にアモルファスシリコン（ａ−Ｓｉ）層を形成する。前記バッファ層２を構成する絶縁膜は、サイレン（ＳｉＨ４）ガスを使用するＰＥＣＶＤ（Ｐｌａｓｍａ−Ｅｎｈａｎｃｅｄ  ＣＶＤ）、ＬＰＣＶＤ（Ｌｏｗ−Ｐｒｅｓｓｕｒｅ  ＣＶＤ）、スパッタ（Ｓｐｕｔｔｅｒ）などの方法を利用して、３００〜４００℃で均一に蒸着して形成する。このとき、基板１０上に形成されたバッファ層２は、シリコン窒化物（ＳｉＮｘ）またはシリコン酸化物（ＳｉＯｘ）などの無機絶縁膜である。
【０００８】
上記のように、バッファ層２上にアモルファスシリコン（ａ−Ｓｉ）からなる非晶質シリコン層が形成されれば、前記非晶質シリコン層にエキシマレーザー（Ｅｘｃｉｍｅｒ  Ｌａｓｅｒ）を利用したアニール（Ａｎｎｅａｌｉｎｇ）工程を行ってポリシリコン層に結晶化した後、前記ポリシリコン層をパターニングしてチャネル層４を形成する。
【０００９】
以後、チャネル層４を含む基板１０の全面にシリコン窒化物（ＳｉＮｘ）またはシリコン酸化物（ＳｉＯｘ）などの無機絶縁膜を蒸着して、ゲート絶縁膜５を形成する。その後、ゲート絶縁膜５上の全面にアルミニウム（Ａｌ）またはＡｌ合金などの導電物質を蒸着し、フォトリソグラフィー（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）法によりパターニングして、チャネル層４の上部の所定部位にゲート電極１を形成し、ゲート電極１をマスクとしてＮ型不純物をイオン注入して、チャネル層４にオーミックコンタクト層６を形成する。このとき、イオン注入領域は、ソース／ドレイン電極９ａ、９ｂが形成される領域であり、ゲート電極１によりマスキングされて不純物が注入されないチャネル層４は、チャネル領域になる。
【００１０】
その後、ゲート電極１が形成された基板１０の全面にシリコン窒化物またはシリコン酸化物などの無機絶縁膜を蒸着して、層間絶縁膜７を形成する。蒸着方法は、ゲート絶縁膜５の蒸着方法と同じである。次に、前記層間絶縁膜７が形成された基板１０の全面に、フォトリソグラフィー工程を利用してソース／ドレイン電極９ａ、９ｂに形成された層間絶縁膜７とゲート絶縁膜５をエッチングして、コンタクト孔を形成する。
【００１１】
コンタクト孔が形成された基板１０上に金属膜を形成した後にエッチングして、ソース／ドレイン電極９ａ、９ｂを形成し、ポリシリコン薄膜トランジスタを完成する。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記のような薄膜トランジスタの製造ステップは、数回のマスク工程を行って形成するため、製造工程が複雑であるという短所がある。特に、薄膜トランジスタのチャネル層とイオン注入工程により形成されるオーミックコンタクト層をそれぞれ独立した工程で行うため、製造工程が複雑かつ製造単価が高まるという問題がある。
【００１３】
本発明は、上述の問題点に鑑みてなされたもので、その目的は、液状シリコンを利用して薄膜トランジスタのポリシリコンチャネル層を形成することによって、製造工程を単純化した薄膜トランジスタ及びその製造方法を提供することにある。
【００１４】
また、本発明の他の目的は、液状シリコンを利用して低温工程によりポリシリコンチャネル層を形成できる薄膜トランジスタ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記の目的を達成すべく、本発明に係る薄膜トランジスタは、ゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたソース／ドレイン電極と、前記ソース／ドレイン電極上の全面に形成されたドーピング層と、前記ソース／ドレイン電極間にゲート絶縁膜とドーピング層上に形成されたポリシリコンチャネル層とを含み、前記ドーピング層は、前記チャネル層とオーバーラップする領域に形成されたことを特徴とする。
【００１６】
また、上記の目的を達成すべく、本発明に係る薄膜トランジスタの製造方法は、基板上にゲート電極を形成するステップと、前記ゲート電極上にゲート絶縁膜を形成するステップと、前記ゲート絶縁膜上にソース及びドレイン電極を形成するステップと、前記ソース及びドレイン電極上にドーピング層を形成するステップと、前記ソース及びドレイン電極間のゲート絶縁膜上にポリシリコンチャネル層を形成し、前記ポリシリコンチャネル層、ソース及びドレイン電極のためのドーピング層を形成するステップとを含む。
【００１７】
さらに、上記の目的を達成すべく、本発明に係る薄膜トランジスタの製造方法は、基板上にゲート電極を形成するステップと、前記ゲート電極上にゲート絶縁膜を形成するステップと、前記ゲート絶縁膜上にソース及びドレイン電極を形成するステップと、前記ソース及びドレイン電極上にドーピング層を形成するステップと、前記ソース及びドレイン電極間と前記ドーピング層上にコーティング工程により液状シリコン層を形成するステップと、前記ポリシリコンチャネル層を形成し、ポリシリコンチャネル層と前記ソース及びドレイン電極とのコンタクトのためのドーピング層を形成するために、熱処理工程を行うステップとを含む。
【発明の効果】
【００１８】
本発明によれば、薄膜トランジスタのチャネル層とオーム接触のためのドーピング層を同時に形成できるという利点がある。
【００１９】
本発明の薄膜トランジスタでは、蒸着工程とマスク工程を行わずにチャネル層を形成できるという効果がある。
【００２０】
また、本発明は、ＰＥＣＶＤによる蒸着工程無しにチャネル層を形成できるので、工程負担を減らすことができるという効果がある。
【００２１】
また、本発明は、薄膜トランジスタのソース／ドレイン電極とチャネル層とのコンタクトのためのドーピング層を同時にパターニングするので、工程が単純になるという効果がある。
【００２２】
本発明は、液状シリコンとハーフトーンマスク（回折マスク）工程を利用して、薄膜トランジスタのチャネル層とドーピング層を同時に形成して、製造工程を単純化した効果がある。
【００２３】
また、本発明は、液状シリコン層とハーフトーンマスク（回折マスク）工程を利用して、液晶表示装置の薄膜トランジスタのポリシリコンチャネル層とソース／ドレイン電極とのオーム接触のためのドーピング層を同時に形成して、製造工程を単純化し、生産単価を減らすことができるという効果がある。
【００２４】
また、本発明は、薄膜トランジスタのチャネル層とオーム接触のためのドーピング層をＰＥＣＶＤ工程によらずに形成できるので、工程負担を減らすことができるという効果がある。
【発明を実施するための最良の形態】
【００２５】
以下、添付した図面に基づいて、本発明の実施形態を詳細に説明する。
図２Ａ〜図２Ｅは、本発明の第１の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。
図２Ａ及び図２Ｂに示すように、透明性絶縁基板１００上に金属膜を蒸着しエッチングして、ゲート電極１０１を形成し、ゲート電極１０１が形成された絶縁基板１００上にゲート絶縁膜１０２を形成する。ゲート絶縁膜１０２は、シリコン窒化物（ＳｉＮｘ）またはシリコン酸化物（ＳｉＯｘ）などの無機絶縁膜である。
【００２６】
その後、ゲート絶縁膜１０２が形成された絶縁基板１００の全面に金属膜を形成し、続いて導電膜を形成する。導電膜として使用可能なものは、ＰＳＧ（Ｐｈｏｓｐｈｅｒ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）、またはＩＴＯ金属、Ｎ＋またはＰ＋でドーピングされた非晶質シリコン膜である。
【００２７】
上記のように、金属膜と導電膜が絶縁基板１００上に形成されれば、図２Ｂに示すように、絶縁基板１００上にフォトレジストを塗布し、マスク工程によってエッチングして、ソース電極１０３ａ、ドレイン電極１０３ｂ及びドーピング層１０４を同時に形成する。したがって、ドーピング層１０４は、ソース／ドレイン電極１０３ａ、１０３ｂ上の全領域に形成されている。
【００２８】
上記のように、ソース／ドレイン電極１０３ａ、１０３ｂが絶縁基板１００上に形成されれば、図２Ｃに示すように、ソース／ドレイン電極１０３ａ、１０３ｂ間のチャネル領域にインクジェット方式により液状シリコン膜１０５を形成する。液状シリコン膜１０５は、ＳｉｘＨ２ｘ（ＣｙｃｌｏｐｅｎｔａＳｉｌａｎｅ）のようなシリコンを使用する。
【００２９】
上記のように、液状シリコン膜１０５がチャネル領域に形成されれば、図２Ｄに示すように、アニール工程を行ってポリシリコンチャネル層１０６を形成する。アニール工程によって液状シリコン膜１０５の厚さが減少して、ソース／ドレイン電極１０３ａ、１０３ｂ及びドーピング層１０４の高さと類似になる。アニール工程は、温度２００〜８００℃の範囲（通常、５４０℃程度）に基板を加熱し、３０８ｎｍの波長と３４５ｍＪ／ｃｍ２のエネルギー量のレーザーを照射して行う。しかし、これは一実施の形態に過ぎず、結晶化程度または液晶表示装置の大きさ及び液状シリコンの物質特性に応じて、加熱温度とレーザーのエネルギーは多様に調節することができる。
【００３０】
上記のように、ポリシリコンチャネル層１０６が形成されれば、図２Ｅに示すように、絶縁基板１００上に保護膜１０９を形成しエッチングして、ソース／ドレイン電極１０３ａ、１０３ｂ上のドーピング層１０４を外部に露出する。保護膜１０９は、ＳｉＮｘ系の無機膜またはアクリル系の有機膜を使用することができる。その後、絶縁基板１００上に金属膜を蒸着しパターニングして、ソース／ドレイン電極１０３ａ、１０３ｂと電気的にコンタクトされる電源端子１０７ａ、１０７ｂを形成できる。
【００３１】
本発明の薄膜トランジスタでは、蒸着工程とマスク工程を行わずに、ポリシリコンチャネル層を形成できるという利点がある。
また、本発明は、ＰＥＣＶＤによる蒸着工程なしにポリシリコンチャネル層を形成できるので、工程負担を減らすことができるという利点がある。
【００３２】
図３Ａ〜図３Ｅは、本発明の第２の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。
図３Ａ及び図３Ｂに示すように、透明性絶縁基板２００上に金属膜を蒸着しエッチングして、ゲート電極２０１を形成し、ゲート電極２０１が形成された絶縁基板２００上にゲート絶縁膜２０２を形成する。ゲート絶縁膜２０２は、シリコン窒化物（ＳｉＮｘ）またはシリコン酸化物（ＳｉＯｘ）などの無機絶縁膜である。
その後、ゲート絶縁膜２０２が形成された絶縁基板２００の全面に金属膜を形成した後、フォトリソグラフィー工程によりソース電極２０３ａとドレイン電極２０３ｂを形成する。
【００３３】
上記のように、ソース／ドレイン電極２０３ａ、２０３ｂが絶縁基板２００上に形成されれば、図３Ｃに示すように、絶縁基板２００の全面に液状シリコン膜２０４を形成し、続いて導電膜２０５を形成する。液状シリコン膜２０４は、ＳｉｘＨ２ｘのようなシリコンを使用し、導電膜２０５は、ＰＳＧ（Ｐｈｏｓｐｈｅｒ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）、またはＩＴＯ金属、Ｎ＋またはＰ＋でドーピングされた非晶質シリコン膜のうち、何れか一つを使用する。
【００３４】
上記のように、液状シリコン膜２０４と導電膜２０５が形成されれば、絶縁基板２００の全面上にフォトレジストを塗布した後、回折マスクまたはハーフトーンマスク工程を利用して、ゲート電極２０１の上部のチャネル領域にハーフトーンパターン２８０を形成する。
【００３５】
上記のように、導電膜２０５上にハーフトーンパターン２８０が形成されれば、図３Ｄに示すように、エッチング工程を行って、ゲート電極２０１の上部にチャネルパターン２０４ａと、チャネルパターン２０４ａ上にソース／ドレイン電極２０３ａ、２０３ｂの一部とオーバーラップするようにドーピングパターン２０５ａ、２０５ｂとを形成する。
【００３６】
その後、図３Ｅに示すように、絶縁基板２００をレーザーによるアニール工程とコンタクト層の形成工程を行って、ゲート電極２０１と対応する領域にポリシリコンチャネル層２０６ａを形成し、ソース／ドレイン電極２０３ａ、２０３ｂとコンタクトされる領域にドーピング層２０６ｂを形成する。ドーピング層２０６ｂは、ソース／ドレイン電極２０３ａ、２０３ｂと電気的にコンタクトされる機能を果たす。
【００３７】
すなわち、本発明では、一回の工程により薄膜トランジスタのポリシリコンチャネル層２０６ａとドーピング層２０６ｂが同時に形成される。アニール工程とコンタクト層の形成工程は、温度２００〜８００℃の範囲（通常、５４０℃程度）に基板を加熱し、３０８ｎｍの波長と３４５ｍＪ／ｃｍ２のエネルギー量のレーザーを照射して行う。
【００３８】
具体的な工程を説明すれば、加熱工程によりチャネルパターンに含まれた溶液が除去されて、チャネルパターンの厚さが減少し、レーザーによりシリコンはポリシリコンに変化する。また、前記工程のうち、導電膜は、垂直方向にチャネルパターンで拡散されて、ドーピング層２０６ｂを形成する。
【００３９】
上記のように、ポリシリコンチャネル層２０６ａとドーピング層２０６ｂが絶縁基板２００上に形成されれば、図示していないが、追加的に絶縁基板２００上に保護膜（絶縁膜）を形成し、前記ソース／ドレイン電極２０３ａ、２０３ｂを外部に露出するコンタクト孔工程を行う。その後、金属膜を絶縁基板２００上に蒸着しパターニングして、ソース／ドレイン電極２０３ａ、２０３ｂと電気的にコンタクトされる電源端子を形成できる。
【００４０】
本発明のハーフトーンパターンを利用して、薄膜トランジスタのチャネル層領域とオーム接触領域をパターニングした後、同時にポリシリコンチャネル層とオーム接触のためのドーピング層を形成するという利点がある（図２Ｅ参照）。
【００４１】
また、本発明は、ＰＥＣＶＤによる蒸着工程無しにチャネル層を形成できるので、工程負担を減らすことができるという利点がある。
【００４２】
図４Ａ〜図４Ｃは、本発明の第３の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。図４Ａに示すように、透明性絶縁基板３００上に金属膜を蒸着しエッチングして、ゲート電極３０１を形成し、ゲート電極３０１が形成された絶縁基板３００上にゲート絶縁膜３０２を形成する。ゲート絶縁膜３０２は、シリコン窒化物（ＳｉＮｘ）またはシリコン酸化物（ＳｉＯｘ）などの無機絶縁膜である。
【００４３】
その後、ゲート絶縁膜３０２が形成された絶縁基板３００の全面に金属膜を形成し、続いて導電膜を形成する。導電膜として使用可能なものは、ＰＳＧ（Ｐｈｏｓｐｈｅｒ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）、またはＩＴＯ金属、Ｎ＋またはＰ＋でドーピングされた液状シリコン膜である。
【００４４】
上記のように、金属膜と導電膜が絶縁基板３００上に形成されれば、絶縁基板３００上にフォトレジストを塗布し、マスク工程によってエッチングして、ソース電極３０３ａ、ドレイン電極３０３ｂ及びドーピングパターン３０５を同時に形成する。したがって、前記ドーピングパターン３０５は、ドーピングされた液状シリコン膜で形成でき、前記ソース／ドレイン電極３０３ａ、３０３ｂ上の全領域に形成される。
【００４５】
上記のように、ソース／ドレイン電極３０３ａ、３０３ｂが絶縁基板３００上に形成されれば、図４Ｂに示すように、ソース／ドレイン電極３０３ａ、３０３ｂ間のチャネル領域にインクジェット方式により液状シリコン膜を形成する。このとき、液状シリコン膜を絶縁基板３００上にコーティングする方式により形成できる。液状シリコン膜は、ＳｉｘＨ２ｘのようなシリコンを使用する。
【００４６】
上記のように、液状シリコン膜が絶縁基板３００上に形成されれば、マスクを含むフォトリソグラフィー法によりエッチングして、ソース／ドレイン電極３０３ａ、３０３ｂ間にチャネルパターン３０４を形成する。このとき、チャネルパターン３０４の両側のエッジに沿って下側に形成されたドーピングパターン３０５の一部が除去される。
【００４７】
このように絶縁基板３００上にチャネルパターン３０４が形成されれば、図４Ｃに示すように、アニール工程を行って、ポリシリコンチャネル層３０４ａとポリシリコンチャネル層３０４ａの両側のエッジにドーピング層３０６を形成する。
【００４８】
アニール工程によって液状シリコン膜の厚さが減少し、ドーピング層３０６のうちドーピングされた物質の場合には、ドーパントがポリシリコンチャネル層３０４ａの両側のエッジに拡散される。アニール工程は、温度２００〜８００℃の範囲（通常、５４０℃程度）に基板を加熱し、３０８ｎｍの波長と３４５ｍＪ／ｃｍ２のエネルギー量のレーザーを照射して行う。しかし、これは一実施の形態に過ぎず、結晶化程度または液晶表示装置の大きさ及び液状シリコンの物質特性に応じて、加熱温度とレーザーのエネルギーは多様に調節できる。
【００４９】
上記のように、ポリシリコンチャネル層３０４ａが形成されれば、絶縁基板３００上に保護膜と電源端子などをさらに形成できる（図２Ｅ参照）。
【００５０】
本発明の薄膜トランジスタでは、蒸着工程とマスク工程を行わずに、チャネル層を形成できるという利点がある。
【００５１】
また、本発明は、ＰＥＣＶＤによる蒸着工程無しにチャネル層を形成できるので、工程負担を減らすことができるという利点がある。
【００５２】
図５Ａ〜図５Ｃは、本発明の第４の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。図５Ａに示すように、透明性絶縁基板４００上に金属膜を蒸着しエッチングして、ゲート電極４０１を形成し、ゲート電極４０１が形成された絶縁基板４００上にゲート絶縁膜４０２を形成する。ゲート絶縁膜４０２は、シリコン窒化物（ＳｉＮｘ）またはシリコン酸化物（ＳｉＯｘ）などの無機絶縁膜である。
【００５３】
その後、ゲート絶縁膜４０２が形成された絶縁基板４００の全面に金属膜を形成し、続いて導電膜を形成する。導電膜として使用可能なものは、ＰＳＧ（Ｐｈｏｓｐｈｅｒ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）、またはＩＴＯ金属、Ｎ＋またはＰ＋でドーピングされた液状シリコン膜である。
【００５４】
上記のように、金属膜と導電膜が絶縁基板４００上に形成されれば、絶縁基板４００上にフォトレジストを塗布し、マスク工程によってエッチングして、ソース電極４０３ａ、ドレイン電極４０３ｂ及びドーピング層４０５を同時に形成する。
【００５５】
上記のように、ソース／ドレイン電極４０３ａ、４０３ｂが絶縁基板４００上に形成されれば、自己組織化単分子膜（Ｓｅｌｆ  Ａｓｓｅｍｂｌｅｄ  Ｍｏｎｏｌａｙｅｒ：ＳＡＭ、以下ＳＡＭと称す）４１０処理を行う。ＳＡＭ４１０は、親水性または疏水性特性を有する。これは、以後に形成される液状シリコン膜が親水性であるか、または疏水性であるかによって変わる。
【００５６】
上記のように、チャネル領域にＳＡＭ４１０処理を行った後、図５Ｂに示すように、前記ソース／ドレイン電極４０３ａ、４０３ｂ間のチャネル領域にインクジェット方式により液状シリコン膜を形成する。また、液状シリコン膜を絶縁基板４００上にコーティングする方式により形成できる。液状シリコン膜は、ＳｉｘＨ２ｘのようなシリコンを使用する。
【００５７】
上記のように、液状シリコン膜が絶縁基板４００上に形成されれば、ＳＡＭ４１０領域にのみ液状シリコン膜が存在して、チャネルパターン４０４ａが形成される。ＳＡＭ４１０の性質が親水性であり、親水性性質を有する液状シリコン膜をコーティング法またはインクジェット法により形成すれば、チャネル領域にのみ液状シリコン膜が存在するようになって、チャネルパターン４０４ａが形成される。
【００５８】
上記のように、チャネルパターン４０４ａが絶縁基板４００上に形成されれば、図５Ｃに示すように、アニール工程を行って、ポリシリコンチャネル層４０４を形成する。図示していないが、アニール工程によって液状シリコン膜の厚さが減少し、ドーピング層４０５のドーピング物質がポリシリコンチャネル層４０４の領域の両側のエッジ領域に拡散される。
【００５９】
アニール工程は、温度２００〜８００℃の範囲（通常、５４０℃程度）に基板を加熱し、３０８ｎｍの波長と３４５ｍＪ／ｃｍ２のエネルギー量のレーザーを照射して行う。しかし、これは一実施の形態に過ぎず、結晶化程度または液晶表示装置の大きさ及び液状シリコンの物質特性に応じて、加熱温度とレーザーのエネルギーは多様に調節できる。
【００６０】
上記のように、ポリシリコンチャネル層４０４が形成されれば、絶縁基板４００上に保護膜と電源端子などをさらに形成できる（図２Ｅ参照）。
【００６１】
本発明の薄膜トランジスタでは、蒸着工程とマスク工程を行わずに、チャネル層を形成できるという利点がある。
【００６２】
また、本発明は、ＰＥＣＶＤによる蒸着工程無しにチャネル層を形成できるので、工程負担を減らすことができるという利点がある。
【００６３】
図６Ａ〜図６Ｃは、本発明の第５の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。図６Ａに示すように、透明性絶縁基板５００上に金属膜を蒸着しエッチングして、ゲート電極５０１を形成し、ゲート電極５０１が形成された絶縁基板５００上にゲート絶縁膜５０２を形成する。ゲート絶縁膜５０２は、シリコン窒化物（ＳｉＮｘ）またはシリコン酸化物（ＳｉＯｘ）などの無機絶縁膜である。
【００６４】
その後、ゲート絶縁膜５０２が形成された絶縁基板５００の全面に金属膜を形成し、続いて導電膜を形成する。導電膜として使用可能なものは、ＰＳＧ、またはＩＴＯ金属、Ｎ＋またはＰ＋でドーピングされた液状シリコン膜である。
【００６５】
上記のように、金属膜と導電膜が絶縁基板５００上に形成されれば、絶縁基板５００上にフォトレジストを塗布し、マスク工程によってエッチングして、ソース電極５０３ａ、ドレイン電極５０３ｂ及びドーピング層５０５を同時に形成する。
【００６６】
上記のように、ソース／ドレイン電極５０３ａ、５０３ｂが絶縁基板５００上に形成されれば、ＳＡＭ５１０処理を行う。ＳＡＭ５１０は、親水性または疏水性特性を有する。これは、以後に形成される液状シリコン膜が親水性であるか、または疏水性であるかによって変わる。
【００６７】
上記のように、チャネル領域以外の領域にＳＡＭ５１０処理を行った後、図６Ｂに示すように、ソース／ドレイン電極５０３ａ、５０３ｂ間のチャネル領域にインクジェット方式により液状シリコン膜を形成する。また、液状シリコン膜を絶縁基板５００上にコーティングする方式により形成できる。液状シリコン膜は、ＳｉｘＨ２ｘのようなシリコンを使用する。
【００６８】
上記のように、液状シリコン膜が絶縁基板５００上に形成されれば、ＳＡＭ５１０処理されない領域のみが液状シリコン膜が存在して、チャネル領域にチャネルパターン５０４が形成される。例えば、ＳＡＭ５１０性質が疏水性であれば、親水性性質を有する液状シリコン膜をコーティング法またはインクジェット法により形成すれば、ＳＡＭ５１０が形成されない領域にのみ液状シリコン膜が存在するようになって、チャネルパターン５０４が形成される。
【００６９】
上記のように、チャネルパターン５０４が絶縁基板５００上に形成されれば、図６Ｃに示すように、アニール工程を行ってポリシリコンチャネル層５０４ａを形成する。図示していないが、アニール工程によって液状シリコン膜の厚さが減少し、ドーピング層５０５のドーピング物質がポリシリコンチャネル層５０４ａの領域の両側のエッジ領域に拡散される。
【００７０】
アニール工程は、２００〜８００℃の温度範囲（通常、５４０℃程度）に基板を加熱し、３０８ｎｍの波長と３４５ｍＪ／ｃｍ２のエネルギー量のレーザーを照射して行う。しかし、これは一実施の形態に過ぎず、結晶化程度または液晶表示装置の大きさ及び液状シリコンの物質特性に応じて、加熱温度とレーザーのエネルギーは多様に調節できる。
【００７１】
上記のように、ポリシリコンチャネル層５０４ａが形成されれば、絶縁基板５００上に保護膜と電源端子などをさらに形成できる（図２Ｅ参照）。
【００７２】
本発明の薄膜トランジスタでは、蒸着工程とマスク工程を行わずに、チャネル層を形成できるという利点がある。
【００７３】
また、本発明は、ＰＥＣＶＤによる蒸着工程無しにチャネル層を形成できるので、工程負担を減らすことができるという利点がある。
【００７４】
図７は、本発明の第６の実施の形態に係る液晶表示装置の画素構造を示す平面図である。図７に示すように、駆動信号を印加するゲート配線６０１とデータ信号を印加するデータ配線６０５とが交差配列して、単位画素領域を画定し、ゲート配線６０１とデータ配線６０５とが交差する領域には、スイッチング素子である薄膜トランジスタＴＦＴが配置されている。
【００７５】
薄膜トランジスタは、液状シリコンをインクジェット方式によりチャネル領域に形成して製造するため、ソース／ドレイン電極領域にのみチャネル層が形成される。
【００７６】
単位画素領域には、ゲート配線６０１と平行し、かつデータ配線６０５と交差する第１共通配線６０３が形成されており、第１共通配線６０３の両側から分岐した第１共通電極６０３ａは、データ配線６０５と平行した方向に形成されている。
【００７７】
ここで、データ配線６０５、第１共通電極６０３ａは、視野角の確保のために所定の角度で折り曲げられた構造（折り曲げ構造）に形成されている。
【００７８】
また、ゲート配線６０１及びゲート電極６０１ａに隣接した領域には、第１ストレージ電極６０６が形成されているが、第１ストレージ電極６０６は、第１共通電極６０３ａと接続されている。
【００７９】
したがって、第１共通配線６０３、第１共通電極６０３ａ及び第１ストレージ電極６０６とともに一体に形成された閉ループ構造をしている。
【００８０】
第２共通配線６１３は、単位画素領域に形成された第１共通配線６０３の中心領域にオーバーラップするように形成され、かつ第１共通配線６０３と電気的に接続されている。
【００８１】
また、第２共通電極６１３ａは、前記第２共通配線６１３から単位画素領域に沿って分岐している。
【００８２】
第２共通電極６１３ａも、広視野角のために所定の角度で折り曲げ（折り曲げ構造）られて、前記第１共通電極６０３ａ及びデータ配線６０５と平行に配置されている。
【００８３】
第１ストレージ電極６０６の上部には、ストレージキャパシタンスを形成するための第２ストレージ電極６０７がオーバーラップするように形成されており、第２ストレージ電極６０７から第１画素電極６０７ａと第２画素電極６０７ａが単位画素領域に分岐している。
【００８４】
特に、第１画素電極６０７ａは、第２ストレージ電極６０７から分岐して、単位画素領域の透過領域において第２共通電極６１３ａと交互に配置される。第１画素電極６０７ａも、所定の角度で折り曲げられた構造をしている。
【００８５】
また、第２画素電極６０７ｂのうち、画素領域の両側のエッジに配置された第２画素電極６０７ｂは、第２ストレージ電極６０７から分岐して第１共通配線６０３から分岐した第１共通電極６０３ａの上部に沿ってオーバーラップするように形成される。
【００８６】
すなわち、第１ストレージ電極６０６と第２ストレージ電極６０７との間でストレージキャパシタンスを形成し、第１共通電極６０３ａと第２画素電極６０７ｂとの間でも追加的にストレージキャパシタンスを形成できるようにして、ストレージキャパシタンス容量を従来より大きく確保した。
【００８７】
このように単位画素領域でのストレージキャパシタンス容量が大きくなることにより、画面品位を改善できるという利点がある。
【００８８】
本発明の薄膜トランジスタでは、蒸着工程とマスク工程を行わずに、チャネル層を形成できるという利点がある。
【００８９】
また、本発明は、ＰＥＣＶＤによる蒸着工程無しにチャネル層を形成できるので、工程負担を減らすことができるという利点がある。
【００９０】
図８Ａ〜図８Ｆは、液晶表示装置の製造工程を示す前記図３のＩ−Ｉ’線断面図である。図８Ａに示すように、Ｉ−Ｉ’領域では、透明性絶縁基板６１０上に金属膜を蒸着し、第１マスク工程ステップに応じてゲート配線とゲート電極６０１ａ、第１共通配線（図示せず：図７参照）及び第１ストレージ電極６０６を形成する。
【００９１】
上記のように、絶縁基板６１０上にゲート電極６０１ａ、ゲート配線、第１ストレージ電極６０６、第１共通電極及び第１共通配線が形成されれば（図７参照）、図８Ｂに示すように、絶縁基板６１０の全領域上にゲート絶縁膜６１２を形成し、続いて前記ゲート絶縁膜６１２の全面に金属膜と導電膜を形成する。導電膜として使用可能なものは、ＰＳＧ（Ｐｈｏｓｐｈｅｒ−Ｓｉｌｉｃａｔｅ−Ｇｌａｓｓ）、またはＩＴＯ金属、Ｎ＋またはＰ＋でドーピングされた非晶質シリコン膜がある。
【００９２】
上記のように、金属膜と導電膜が絶縁基板６１０上に形成されれば、図８Ｂに示すように、絶縁基板６１０上にフォトレジストを塗布し、マスク工程に応じてエッチングして、ソース電極６１７ａ、ドレイン電極６１７ｂ、ドーピング層６３６及びデータ配線（図示せず）を同時に形成する。
【００９３】
このとき、ゲート配線と交差して画素領域を限定するように、データ配線が形成される。したがって、ドーピング層６３６は、ソース／ドレイン電極６１７ａ、６１７ｂ上の全領域に形成されている。
【００９４】
上記のように、ソース／ドレイン電極６１７ａ、６１７ｂが絶縁基板６１０上に形成されれば、図８Ｃに示すように、前記ソース／ドレイン電極６１７ａ、６１７ｂ間のチャネル領域にインクジェット方式により液状シリコン膜６３３を形成する。液状シリコン膜６３３は、ＳｉｘＨ２ｘのようなシリコンを使用する。
【００９５】
上記のように、液状シリコン膜６３３がチャネル領域に形成されれば、図８Ｄに示すように、アニール工程を行って、ポリシリコンチャネル層６３３ａを形成する。アニール工程により、液状シリコン膜の厚さが減少して、ソース／ドレイン電極６１７ａ、６１７ｂ及びドーピング層６３６の高さと類似になる。
【００９６】
アニール工程は、温度２００〜８００℃の範囲（通常、５４０℃程度）に基板を加熱し、３０８ｎｍの波長と３４５ｍＪ／ｃｍ２のエネルギー量のレーザーを照射して行う。しかし、これは一実施の形態に過ぎず、結晶化程度または液晶表示装置の大きさ及び液状シリコンの物質特性に応じて、加熱温度とレーザーのエネルギーは多様に調節できる。
【００９７】
上記のように、ポリシリコンチャネル層６３３ａが形成されれば、図８Ｅに示すように、絶縁基板６１０上に保護膜６１９を形成しエッチングして、ドレイン電極６１７ｂ上のドーピング層６３６の一部を露出する。保護膜６１９は、無機膜または有機膜を選択的に使用することができる。
【００９８】
上記のように、コンタクト孔工程が完了すれば、図８Ｆに示すように、絶縁基板６１０の全面にＩＴＯのような透明金属膜を形成した後、マスク工程を行って、第２ストレージ電極６０７と第１画素電極６０７ａを形成する。このとき、図７に示す第２画素電極、第２共通配線及び第２共通電極がともにパターニングされる。
【００９９】
図９は、本発明の第７の実施の形態に係る液晶表示装置の画素構造を示す平面図である。図９に示すように、駆動信号を印加するゲート配線７０１とデータ信号を印加するデータ配線７０５とが交差配列して、単位画素領域を画定し、ゲート配線７０１とデータ配線７０５とが交差する領域には、スイッチング素子である薄膜トランジスタＴＦＴが配置されている。
【０１００】
単位画素領域には、ゲート配線７０１と平行し、かつデータ配線７０５と交差する第１共通配線７０３が形成されており、第１共通配線７０３の両側から分岐した第１共通電極７０３ａは、データ配線７０５と平行した方向に形成されている。ここで、データ配線７０５、第１共通電極７０３ａは、視野角確保のために所定の角度で折り曲げられた構造（折り曲げ構造）に形成されている。
【０１０１】
また、ゲート配線７０１及びゲート電極７０１ａに隣接した領域には、第１ストレージ電極７０６が形成されているが、第１ストレージ電極７０６は、第１共通電極７０３ａと接続されている。したがって、第１共通配線７０３、第１共通電極７０３ａ及び第１ストレージ電極７０６とともに一体に形成された閉ループ構造をしている。
【０１０２】
第２共通配線７１３は、単位画素領域に形成された第１共通配線７０３の中心領域にオーバーラップするように形成され、かつ第１共通配線７０３と電気的に接続されている。第２共通電極７１３ａは、第２共通配線７１３から単位画素領域に沿って分岐している。第２共通電極７１３ａも、広視野角のために所定の角度で折り曲げ（折り曲げ構造）られて、第１共通電極７０３ａ及びデータ配線７０５と平行に配置されている。
【０１０３】
第１ストレージ電極７０６の上部には、ストレージキャパシタンスを形成するための第２ストレージ電極７０７がオーバーラップするように形成されており、第２ストレージ電極７０７から第１画素電極７０７ａと第２画素電極７０７ａとが単位画素領域に分岐している。
【０１０４】
特に、第１画素電極７０７ａは、第２ストレージ電極７０７から分岐して、単位画素領域の透過領域において第２共通電極７１３ａと交互に配置される。第１画素電極７０７ａも所定の角度で折り曲げられた構造をしている。
また、前記第２画素電極７０７ｂは、第２ストレージ電極７０７から分岐して、第１共通配線７０３から分岐した第１共通電極７０３ａの上部に沿ってオーバーラップするように形成される。
【０１０５】
すなわち、第１ストレージ電極７０６と第２ストレージ電極７０７との間でストレージキャパシタンスを形成し、第１共通電極７０３ａと第２画素電極７０７ｂとの間でも追加的にストレージキャパシタンスを形成できるようにして、ストレージキャパシタンス容量を従来より大きく確保した。
【０１０６】
このように単位画素領域でのストレージキャパシタンス容量が大きくなることにより、画面品位を改善できるという利点がある。
【０１０７】
また、本発明では、薄膜トランジスタのチャネル層として液状シリコンを使用することによって、ＰＥＣＶＤによる蒸着工程を行わずに、工程負担を減らした。
【０１０８】
また、薄膜トランジスタのポリシリコンチャネル層とオーミックコンタクト層をソース／ドレイン電極形成後に同時に形成して、工程を単純化したという利点がある。
【０１０９】
図１０Ａ〜図１０Ｇは、液晶表示装置の製造工程を示す前記図９のＩＩ−ＩＩ’線断面図である。図１０Ａに示すように、ＩＩ−ＩＩ’線の領域では、透明性絶縁基板７１０上に金属膜を蒸着し、第１マスク工程ステップに応じて、ゲート配線とゲート電極７０１ａ、第１共通配線（図示せず：図９参照）及び第１ストレージ電極７０６を形成する。
【０１１０】
上記のように、絶縁基板７１０上にゲート電極７０１ａ、ゲート配線、第１ストレージ電極７０６、第１共通電極及び第１共通配線が形成されれば（図９参照）、図１０Ｂに示すように、ゲート絶縁膜７１２が形成された絶縁基板７１０の全面に金属膜を形成した後、フォトリソグラフィー工程によりソース電極７１７ａ、ドレイン電極７１７ｂ及びデータ配線を形成する。
【０１１１】
上記のように、ソース／ドレイン電極７１７ａ、７１７ｂが絶縁基板７１０上に形成されれば、図１０Ｃに示すように、絶縁基板７１０の全面に液状シリコン膜７３３を形成し、続いて導電膜７３６を形成する。
【０１１２】
液状シリコン膜７３３は、ＳｉｘＨ２ｘのようなシリコンを使用し、前記導電膜７３６は、ＰＳＧ、またはＩＴＯ金属、Ｎ＋またはＰ＋でドーピングされた非晶質シリコン膜のうち、何れか一つを使用する。
【０１１３】
上記のように、液状シリコン膜７３３と導電膜７３６が形成されれば、絶縁基板７１０の全面上にフォトレジストを塗布した後、回折マスクまたはハーフトーンマスク工程を利用して、前記ゲート電極７０１ａの上部のチャネル領域にハーフトーンパターン７８０を形成する。
【０１１４】
上記のように、導電膜７３６上にハーフトーンパターン７８０が形成されれば、図１０Ｄに示すように、エッチング工程を行って、ゲート電極７０１ａの上部にチャネルパターン７３３ａとチャネルパターン７３３ａ上にソース／ドレイン電極７１７ａ、７１７ｂの一部とオーバーラップするようにドーピングパターン７３６ａを形成する。
【０１１５】
その後、図１０Ｅに示すように、絶縁基板７１０をレーザーによるアニール工程とコンタクト層の形成工程を行って、ゲート電極７０１ａと対応する領域にポリシリコンチャネル層７３８ａを形成し、ソース／ドレイン電極７１７ａ、７１７ｂとコンタクトされる領域にドーピング層７３８ｂを形成する。
【０１１６】
すなわち、本発明では、一回の工程により薄膜トランジスタのポリシリコンチャネル層７３８ａとドーピング層７３８ｂが同時に形成される。
【０１１７】
アニール工程とコンタクト層の形成工程は、２００〜８００℃の温度範囲（通常、５４０℃程度）に基板を加熱し、３０８ｎｍの波長と３４５ｍＪ／ｃｍ２のエネルギー量のレーザーを照射して行う。具体的な工程を説明すれば、加熱工程によりチャネルパターンに含まれた溶液が除去されてチャネルパターンの厚さが減少し、レーザーにより、シリコンはポリシリコンに変化する。また、前記工程のうち、導電膜は垂直方向にチャネルパターンで拡散されて、ドーピング層７３８ｂを形成するようになる。
【０１１８】
その後、図１０Ｆに示すように、絶縁基板７１０の全面に保護膜７１９を形成し、前記ドレイン電極７１７ｂの一部を露出するコンタクト孔の工程を行う。
【０１１９】
上記のように、コンタクト孔の工程が完了すれば、図１０Ｇに示すように、絶縁基板７１０の全面にＩＴＯのような透明金属膜を形成した後、マスク工程を行って、第２ストレージ電極７０７と第１画素電極７０７ａを形成する。このとき、図９に示す第２画素電極、第２共通配線及び第２共通電極が共にパターニングされる。
【０１２０】
また、本発明の液晶表示装置の製造工程には、図４Ａ〜図４Ｃ、図５Ａ〜図５Ｃ、図６Ａ〜図６Ｃの薄膜トランジスタの製造工程を適用して製造できる。
【０１２１】
なお、本発明の薄膜トランジスタの製造工程と液晶表示装置製造工程は、液晶表示装置だけでなく、関連した平板表示装置に適用して具現できる。
【０１２２】
上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
【図面の簡単な説明】
【０１２３】
【図１】従来の技術によって製造した薄膜トランジスタを示す断面図である。
【図２Ａ】本発明の第１の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。
【図２Ｂ】本発明の第１の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。
【図２Ｃ】本発明の第１の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。
【図２Ｄ】本発明の第１の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。
【図２Ｅ】本発明の第１の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。
【図３Ａ】本発明の第２の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。
【図３Ｂ】本発明の第２の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。
【図３Ｃ】本発明の第２の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。
【図３Ｄ】本発明の第２の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。
【図３Ｅ】本発明の第２の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。
【図４Ａ】本発明の第３の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。
【図４Ｂ】本発明の第３の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。
【図４Ｃ】本発明の第３の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。
【図５Ａ】本発明の第４の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。
【図５Ｂ】本発明の第４の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。
【図５Ｃ】本発明の第４の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。
【図６Ａ】本発明の第５の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。
【図６Ｂ】本発明の第５の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。
【図６Ｃ】本発明の第５の実施の形態に係る薄膜トランジスタの製造工程を示す断面図である。
【図７】本発明の第６の実施の形態に係る液晶表示装置の画素構造を示す平面図である。
【図８Ａ】液晶表示装置の製造工程を示す前記図７のＩ−Ｉ’線断面図である。
【図８Ｂ】液晶表示装置の製造工程を示す前記図７のＩ−Ｉ’線断面図である。
【図８Ｃ】液晶表示装置の製造工程を示す前記図７のＩ−Ｉ’線断面図である。
【図８Ｄ】液晶表示装置の製造工程を示す前記図７のＩ−Ｉ’線断面図である。
【図８Ｅ】液晶表示装置の製造工程を示す前記図７のＩ−Ｉ’線断面図である。
【図８Ｆ】液晶表示装置の製造工程を示す前記図７のＩ−Ｉ’線断面図である。
【図９】本発明の第７の実施の形態に係る液晶表示装置の画素構造を示す平面図である。
【図１０Ａ】液晶表示装置の製造工程を示す前記図９のＩＩ−ＩＩ’線断面図である。
【図１０Ｂ】液晶表示装置の製造工程を示す前記図９のＩＩ−ＩＩ’線断面図である。
【図１０Ｃ】液晶表示装置の製造工程を示す前記図９のＩＩ−ＩＩ’線断面図である。
【図１０Ｄ】液晶表示装置の製造工程を示す前記図９のＩＩ−ＩＩ’線断面図である。
【図１０Ｅ】液晶表示装置の製造工程を示す前記図９のＩＩ−ＩＩ’線断面図である。
【図１０Ｆ】液晶表示装置の製造工程を示す前記図９のＩＩ−ＩＩ’線断面図である。
【図１０Ｇ】液晶表示装置の製造工程を示す前記図９のＩＩ−ＩＩ’線断面図である。
【符号の説明】
【０１２４】
１００      絶縁基板
１０２      ゲート絶縁膜
１０４      液状シリコン
１０４ａ    チャネルパターン
１０３ａ    ソース電極
１０３ｂ    ドレイン電極
１０５      導電膜
１８０      ハーフトーンパターン
１０６ａ    ポリシリコンチャネル層
１０６ｂ    ドーピング層
２０６      第１ストレージ電極
２０７      第２ストレージ電極
【図１】
2008010860.tif 000003
【図２Ａ】
2008010860.tif 000004
【図２Ｂ】
2008010860.tif 000005
【図２Ｃ】
2008010860.tif 000006
【図２Ｄ】
2008010860.tif 000007
【図２Ｅ】
2008010860.tif 000008
【図３Ａ】
2008010860.tif 000009
【図３Ｂ】
2008010860.tif 000010
【図３Ｃ】
2008010860.tif 000011
【図３Ｄ】
2008010860.tif 000012
【図３Ｅ】
2008010860.tif 000013
【図４Ａ】
2008010860.tif 000014
【図４Ｂ】
2008010860.tif 000015
【図４Ｃ】
2008010860.tif 000016
【図５Ａ】
2008010860.tif 000017
【図５Ｂ】
2008010860.tif 000018
【図５Ｃ】
2008010860.tif 000019
【図６Ａ】
2008010860.tif 000020
【図６Ｂ】
2008010860.tif 000021
【図６Ｃ】
2008010860.tif 000022
【図７】
2008010860.tif 000023
【図８Ａ】
2008010860.tif 000024
【図８Ｂ】
2008010860.tif 000025
【図８Ｃ】
2008010860.tif 000026
【図８Ｄ】
2008010860.tif 000027
【図８Ｅ】
2008010860.tif 000028
【図８Ｆ】
2008010860.tif 000029
【図９】
2008010860.tif 000030
【図１０Ａ】
2008010860.tif 000031
【図１０Ｂ】
2008010860.tif 000032
【図１０Ｃ】
2008010860.tif 000033
【図１０Ｄ】
2008010860.tif 000034
【図１０Ｅ】
2008010860.tif 000035
【図１０Ｆ】
2008010860.tif 000036
【図１０Ｇ】
2008010860.tif 000037