(57)【要約】【課題】  静電気放電が生じてもピエゾ抵抗を保護することができ、故障頻度を低下させることができるセンサ装置を提供する。【解決手段】  センサ本体２には、ピエゾ抵抗Ｒ1〜Ｒ4からなる検出回路７を設け、ピエゾ抵抗Ｒ1〜Ｒ4と電極９〜１２との間をｐ型低抵抗部からなる配線部１３によって接続する。また、センサ本体２には、配線部１３に接触してｎ型低抵抗部１５を設け、これらのｐｎ接合部分にツェナーダイオードＤ1〜Ｄ4を形成すると共に、質量部５にもツェナーダイオードＤ5を形成する。そして、ツェナーダイオードＤ1〜Ｄ5をピエゾ抵抗Ｒ1〜Ｒ4に並列に接続して保護回路１４を構成する。これにより、ピエゾ抵抗Ｒ1〜Ｒ4に高電圧が作用したときには、高電圧による電荷をツェナーダイオードＤ1〜Ｄ5を用いて逃すことができる。【選択図】        図１
2008134185.tif 000002
【特許請求の範囲】
【請求項１】
半導体材料を用いて形成され外部応力に応じて歪み変形が生じるセンサ本体と、該センサ本体に設けられ外部応力を検出するピエゾ抵抗と、該ピエゾ抵抗に接続された状態で前記センサ本体に設けられ該ピエゾ抵抗による検出信号を伝達する配線部とを備えてなるセンサ装置において、
前記センサ本体には、前記配線部に接続され高電圧から前記ピエゾ抵抗を保護する保護回路を設け、
該保護回路は、前記ピエゾ抵抗に高電圧が作用したときに、前記ピエゾ抵抗をバイパスして該高電圧による電荷を逃す、または前記ピエゾ抵抗を含む回路の時定数を長くする構成としたことを特徴とするセンサ装置。
【請求項２】
前記保護回路は、前記ピエゾ抵抗に並列接続されたツェナーダイオードによって構成してなる請求項１に記載のセンサ装置。
【請求項３】
前記配線部は、前記センサ本体にｐ型またはｎ型の不純物を用いた第１の低抵抗部によって形成し、
前記センサ本体には、前記配線部に接触した位置に前記配線部とは異なる型の不純物を用いた第２の低抵抗部を設け、
前記ツェナーダイオードは、前記第１の低抵抗部と第２の低抵抗部との接合部分を用いて形成してなる請求項２に記載のセンサ装置。
【請求項４】
前記第２の低抵抗部は、前記センサ本体に前記配線部が複数設けられたときに、他の配線部と絶縁した状態で一の配線部に接触する構成としてなる請求項３に記載のセンサ装置。
【請求項５】
前記第２の低抵抗部は、前記センサ本体に前記配線部が複数設けられたときに、複数の配線部に接触する構成としてなる請求項３に記載のセンサ装置。
【請求項６】
前記保護回路は、前記ピエゾ抵抗に並列接続されたコンデンサによって構成してなる請求項１に記載のセンサ装置。
【請求項７】
前記保護回路は、前記ピエゾ抵抗に直列接続されたインダクタによって構成してなる請求項１に記載のセンサ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ピエゾ抵抗を用いて外部応力を検出するセンサ装置に関する。
【背景技術】
【０００２】
一般に、センサ装置として、例えばシリコンウエハを薄く加工して梁を形成すると共に、この梁の上にピエゾ抵抗を形成したものが知られている（例えば、特許文献１，２参照）。このとき、加速度、圧力変動等によって梁が歪むと、梁上のピエゾ抵抗に応力が加わる。これにより、加速度等の外部応力に応じてピエゾ抵抗の抵抗値が変化するから、ピエゾ抵抗に流れる電流も抵抗値に応じて変化する。このため、ピエゾ抵抗に流れる電流を検出信号として用いることによって、加速度等の外部応力を検出していた。
【０００３】
【特許文献１】特公平５−６４７４７号公報
【特許文献２】特公昭６１−５３８７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、従来技術によるセンサ装置では、例えば実装工程でのハンドリング時に静電気放電（ＥＳＤ）が発生し、この静電気放電によってピエゾ抵抗に静電破壊が生じることがある。特に、センサ装置の小型化や消費電流の低減化が市場から要求されており、この市場要求に応じてピエゾ抵抗が微細化する傾向がある。これに伴って、ピエゾ抵抗の静電耐圧が低下するから、静電気放電による故障頻度が高くなるという問題がある。
【０００５】
本発明は上述した従来技術の問題に鑑みなされたもので、本発明の目的は、静電気放電が生じてもピエゾ抵抗を保護することができ、故障頻度を低下させることができるセンサ装置を提供することにある。
【課題を解決するための手段】
【０００６】
上述した課題を解決するために、請求項１の発明は、半導体材料を用いて形成され外部応力に応じて歪み変形が生じるセンサ本体と、該センサ本体に設けられ外部応力を検出するピエゾ抵抗と、該ピエゾ抵抗に接続された状態で前記センサ本体に設けられ該ピエゾ抵抗による検出信号を伝達する配線部とを備えてなるセンサ装置において、前記センサ本体には、前記配線部に接続され高電圧から前記ピエゾ抵抗を保護する保護回路を設け、該保護回路は、前記ピエゾ抵抗に高電圧が作用したときに、前記ピエゾ抵抗をバイパスして該高電圧による電荷を逃す、または前記ピエゾ抵抗を含む回路の時定数を長くする構成としたことを特徴としている。
【０００７】
請求項２の発明では、前記保護回路は、前記ピエゾ抵抗に並列接続されたツェナーダイオードによって構成している。
【０００８】
請求項３の発明では、前記配線部は、前記センサ本体にｐ型またはｎ型の不純物を用いた第１の低抵抗部によって形成し、前記センサ本体には、前記配線部に接触した位置に前記配線部とは異なる型の不純物を用いた第２の低抵抗部を設け、前記ツェナーダイオードは、前記第１の低抵抗部と第２の低抵抗部との接合部分を用いて形成している。
【０００９】
請求項４の発明では、前記第２の低抵抗部は、前記センサ本体に前記配線部が複数設けられたときに、他の配線部と絶縁した状態で一の配線部に接触する構成としている。
【００１０】
請求項５の発明では、前記第２の低抵抗部は、前記センサ本体に前記配線部が複数設けられたときに、複数の配線部に接触する構成としている。
【００１１】
請求項６の発明では、前記保護回路は、前記ピエゾ抵抗に並列接続されたコンデンサによって構成している。
【００１２】
請求項７の発明では、前記保護回路は、前記ピエゾ抵抗に直列接続されたインダクタによって構成している。
【発明の効果】
【００１３】
請求項１の発明によれば、センサ本体には保護回路を設けたから、ピエゾ抵抗に高電圧が作用したときには、保護回路は、例えばピエゾ抵抗をバイパスして該高電圧による電荷を逃す。これにより、静電気放電が生じても、該放電に伴う電流の殆どを保護回路を通じて流すことができ、ピエゾ抵抗に大電流が流れるのを防止することができる。また、保護回路は、ピエゾ抵抗を含む回路の時定数を長くする構成としてもよい。この場合、ピエゾ抵抗に作用する高電圧のピーク値を低下させることができ、ピエゾ抵抗の絶縁破壊を抑制することができる。この結果、静電気放電が生じても、保護回路によってピエゾ抵抗の損傷を抑制することができ、故障頻度を低下させることができる。
【００１４】
請求項２の発明によれば、保護回路は、ピエゾ抵抗に並列接続されたツェナーダイオードによって構成したから、ピエゾ抵抗に高電圧が印加されたときには、ツェナーダイオードにツェナ降伏が生じる。このため、静電気放電でピエゾ抵抗の両端に入力された電荷の大部分は、ピエゾ抵抗を通らずに、ピエゾ抵抗に並列接続されたツェナーダイオードを通過する。これにより、ツェナーダイオードを用いてピエゾ抵抗を保護することができる。
【００１５】
請求項３の発明によれば、配線部をｐ型またはｎ型の不純物を用いた第１の低抵抗部によって形成すると共に、該配線部に接触した位置に配線部と異なる型の第２の低抵抗部を設けたから、第１の低抵抗部と第２の低抵抗部との接合部分を用いてツェナーダイオードを形成することができる。このため、センサ本体のうち配線部の周辺部位を利用してツェナーダイオードを形成することができ、保護回路を配線部と一緒に集積化して形成することができる。また、ピエゾ抵抗および配線部を形成する工程に第２の低抵抗部を形成する工程を追加することによって、容易にセンサ本体にツェナーダイオードを形成することができる。
【００１６】
請求項４の発明によれば、第２の低抵抗部は、センサ本体に設けられた複数の配線部のうち一の配線部に接触し、他の配線部と絶縁する構成としたから、複数の配線部に対して、ツェナーダイオードをそれぞれ形成することができる。これにより、例えば複数個のピエゾ抵抗を用いてブリッジ回路を形成する場合でも、全てのピエゾ抵抗に対してツェナーダイオードを並列に接続することができる。また、ツェナーダイオードは配線部の途中位置のうち任意の位置に配置することができる。このため、保護回路の設計自由度を高めることができる。
【００１７】
請求項５の発明によれば、第２の低抵抗部は、センサ本体に設けられた複数の配線部に接触する構成としたから、例えば第２の低抵抗部をセンサ本体のうち配線部を除く部分全体に設けることができる。このため、第２の低抵抗部をセンサ本体の全面に亘って形成すればよく、製造工程を簡略化することができる。
【００１８】
請求項６の発明によれば、保護回路は、ピエゾ抵抗に並列接続されたコンデンサによって構成したから、ピエゾ抵抗のみの場合に比べて、ピエゾ抵抗およびコンデンサの並列接続回路の時定数を長くすることができる。これにより、ピエゾ抵抗に作用する高電圧のピーク値を低下させることができ、ピエゾ抵抗の絶縁破壊を抑制することができる。
【００１９】
請求項７の発明によれば、保護回路は、ピエゾ抵抗に直列接続されたインダクタによって構成したから、ピエゾ抵抗のみの場合に比べて、ピエゾ抵抗およびインダクタの直列接続回路の時定数を長くすることができる。これにより、ピエゾ抵抗に作用する高電圧のピーク値を低下させることができ、ピエゾ抵抗の絶縁破壊を抑制することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態によるセンサ装置として加速度センサに適用した場合を例に挙げて、添付図面を参照しつつ詳細に説明する。
【００２１】
まず、図１ないし図８は第１の実施の形態を示し、図１中の加速度センサ１は、後述の支持部３、梁部４、質量部５からなるセンサ本体２と、該センサ本体２に設けられた検出回路７、保護回路１４等によって構成されている。
【００２２】
センサ本体２は、図１ないし図４に示すように、例えばＳＯＩ（Silicon On Insulator）基板を用いて形成されている。このため、センサ本体２は、表面側に位置する表面層２Ａと、該表面層２Ａの裏面側に設けられた裏面層をなす支持基板層２Ｂと、表面層２Ａと支持基板層２Ｂとの間に位置する中間絶縁層２Ｃとを備えている。このとき、表面層２Ａ、支持基板層２Ｂはいずれもシリコン材料を用いて形成され、中間絶縁層２Ｃは例えば酸化シリコン（ＳｉＯ2）のような絶縁材料を用いて形成されている。
【００２３】
支持部３は、センサ本体２の外周側に位置して例えば略四角形の枠状に形成されると共に、表面層２Ａ、支持基板層２Ｂ、中間絶縁層２Ｃによって形成されている。また、支持部３の内部には、図１中の横方向（Ｙ方向）の一側から他側に向けて略四角柱状の梁部４が突出して設けられている。そして、梁部４は、図１中の縦方向（Ｘ方向）に撓み変形すると共に、基端側が支持部３に固着され、先端側が質量部５に固着されている。また、梁部４は、例えば表面層２Ａによって形成され、支持基板層２Ｂおよび中間絶縁層２Ｃは除去されている。これにより、梁部４は、Ｘ方向に対する撓み変形が容易になっている。
【００２４】
質量部５は、支持部３の内部に位置して梁部４の先端に取付けられると共に、表面層２Ａ、支持基板層２Ｂ、中間絶縁層２Ｃによって形成されている。また、質量部５と支持部３との間には、質量部５を取囲む略Ｃ字状の溝６が設けられている。これにより、質量部５と支持部３との間には隙間が形成され、質量部５は、梁部４によってＸ方向に変位可能に支持されている。
【００２５】
検出回路７は、センサ本体２の表面に設けられ、例えば４個のピエゾ抵抗Ｒ1〜Ｒ4を用いて構成されている。また、ピエゾ抵抗Ｒ1〜Ｒ4は、図１ないし図３に示すように、例えば表面層２Ａに対してｐ型の不純物を５×１０17〜５×１０20（atoms／cm3）程度のドーパント濃度で拡散（ドープ）させることによって形成されている。ここで、ピエゾ抵抗Ｒ1〜Ｒ4のうちピエゾ抵抗Ｒ1，Ｒ4は梁部４に設けられる共に、残余のピエゾ抵抗Ｒ2，Ｒ3は支持部３、質量部５にそれぞれ設けられている。
【００２６】
また、ピエゾ抵抗Ｒ1，Ｒ4は、例えば梁部４に沿ってＹ方向に延び、ピエゾ抵抗Ｒ2，Ｒ3はＸ方向に延びている。さらに、ピエゾ抵抗Ｒ1〜Ｒ4は、常時は相互にほぼ同じ抵抗値となるように設定されている。そして、ピエゾ抵抗Ｒ2，Ｒ4は直列接続されると共に、ピエゾ抵抗Ｒ1，Ｒ3も直列接続されている。また、ピエゾ抵抗Ｒ2，Ｒ4の直列接続回路とピエゾ抵抗Ｒ1，Ｒ3の直列接続回路とは互いに並列接続されている。これにより、検出回路７は、図５に示す等価回路のように、例えばホイートストンブリッジ等のブリッジ回路を構成し、その検出感度を高めている。なお、検出回路７は、後述のツェナーダイオードＤ1〜Ｄ5と一緒に例えば酸化シリコン、窒化シリコン等の絶縁膜８によって覆われている。
【００２７】
また、ピエゾ抵抗Ｒ1，Ｒ3（Ｒ2，Ｒ4）の直列接続回路は、一端側（例えば抵抗Ｒ1，Ｒ2側）が駆動電圧Ｖddが供給される駆動電極９に接続され、他端側（例えば抵抗Ｒ3，Ｒ4側）がグランド（ＧＮＤ）用のグランド電極１０に接続されている。さらに、ピエゾ抵抗Ｒ1，Ｒ3間の接続点には第１の検出信号Ｖout1を出力する出力電極１１が接続され、ピエゾ抵抗Ｒ2，Ｒ4間の接続点には第２の検出信号Ｖout1を出力する出力電極１２が接続されている。
【００２８】
そして、センサ本体２に加速度が作用すると、質量部５に作用する慣性力（外部応力）によって梁部４が撓み変形するから、この慣性力に応じてピエゾ抵抗Ｒ1，Ｒ4の抵抗値が変化する。このとき、ブリッジ回路からなる検出回路７は、平衡状態ではなくなる。これにより、出力電極１１，１２から出力される電流、電圧等の検出信号Ｖout1，Ｖout2を検出することによって、ピエゾ抵抗Ｒ1，Ｒ4の抵抗値を求めることができるから、これらの抵抗値を用いてピエゾ抵抗Ｒ1，Ｒ4に作用した加速度（慣性力）を検出することができる。
【００２９】
配線部１３は、センサ本体２の表面側に設けられ、ピエゾ抵抗Ｒ1〜Ｒ4間を接続すると共に、ピエゾ抵抗Ｒ1〜Ｒ4と各電極９〜１２との間を接続している。また、配線部１３は、例えば表面層２Ａに対してｐ型の不純物を１×１０17〜５×１０20（atoms／cm3）程度のドーパント濃度で拡散させたｐ型低抵抗部（第１の低抵抗部）によって形成されている。このとき、配線部１３は、ピエゾ抵抗Ｒ1〜Ｒ4よりも低抵抗となるように、そのドーパント濃度、拡散深さ、線路の断面積等が設定されている。そして、配線部１３は、ピエゾ抵抗Ｒ1〜Ｒ4によって外部応力に応じた電流、電圧等の検出信号Ｖout1，Ｖout2が出力されたときに、この検出信号を伝達する。
【００３０】
また、各電極９〜１２は、例えば導電性金属材料を用いた電極パッドによって形成され、センサ本体２の支持部３に設けられると共に、絶縁膜８を挟んで配線部１３の先端部と対向している。このため、各電極９〜１２に接続された配線部１３は、支持部３上に位置すると共に、例えば梁部４の延びる方向（Ｙ方向）に向けて平行に延びている。そして、配線部１３の先端部は、絶縁膜８を貫通した小径な貫通孔からなるコンタクトホール８Ａを介して各電極９〜１２に接続されている。なお、各電極９〜１２に接続された配線部１３は、ブリッジ回路のバランスをとるために、例えば線路長さ寸法を等しく形成し、互いの抵抗値が同じ値になるように形成するのが好ましい。
【００３１】
１４はセンサ本体２に設けられた保護回路で、該保護回路１４は、図１ないし図３に示すように、例えば５個のツェナーダイオードＤ1〜Ｄ5を用いて構成されている。そして、４個のツェナーダイオードＤ1〜Ｄ4は、センサ本体２の支持部３上に位置して配線部１３に接続されている。具体的には、ツェナーダイオードＤ1〜Ｄ4は、センサ本体２のうち配線部１３に接触した位置にｎ型の不純物を拡散させたｎ型低抵抗部１５（第２の低抵抗部）を設け、このｎ型低抵抗部１５と配線部１３との間のｐｎ接合部分を用いて形成されている。ここで、ｎ型低抵抗部１５は、複数の配線部１３のうち一の配線部１３に接触し、他の配線部１３と絶縁した状態で設けられ、配線部１３に沿って略帯状に延びている。また、ｎ型低抵抗部１５は、例えば表面層２Ａに対してｎ型の不純物を１×１０17〜５×１０20（atoms／cm3）程度のドーパント濃度で拡散させることによって形成されている。これにより、ツェナーダイオードＤ1〜Ｄ4は、通常の駆動電圧Ｖddの２倍以上の電圧（例えば７〜１５Ｖ程度）でツェナ降伏するように形成されている。
【００３２】
また、ツェナーダイオードＤ5は、質量部５の表面にｐ型低抵抗部１６とｎ型低抵抗部１７とを形成し、ｐ型低抵抗部１６とｎ型低抵抗部１７のｐｎ接合部分を用いて形成されている。そして、ツェナーダイオードＤ5も、ツェナーダイオードＤ1〜Ｄ4と同様に、通常の駆動電圧Ｖddの２倍以上の電圧でツェナ降伏するように形成されている。
【００３３】
また、ツェナーダイオードＤ1〜Ｄ4は、絶縁膜８上に設けられた金属配線１８を用いて相互に接続され、図５に示すように、ピエゾ抵抗Ｒ1〜Ｒ4にそれぞれ並列に接続されている。さらに、ツェナーダイオードＤ5は、金属配線１８を用いて配線部１３に接続され、ピエゾ抵抗Ｒ1，Ｒ3（Ｒ2，Ｒ4)の直列接続回路に対して並列に接続されている。このとき、金属配線１８は、絶縁膜８を貫通したコンタクトホール８Ａを用いてツェナーダイオードＤ1〜Ｄ5や配線部１３に接続されている。
【００３４】
そして、ツェナーダイオードＤ1〜Ｄ5は、駆動電極９側がカソードとなり、グランド電極１０側がアノードとなるように接続されている。これにより、ツェナーダイオードＤ1〜Ｄ5は、ピエゾ抵抗Ｒ1〜Ｒ4に駆動電圧よりも２倍以上の高電圧が印加されたときには、ツェナ降伏が生じて導通状態となる。この結果、保護回路１４は、ツェナーダイオードＤ1〜Ｄ5を用いてピエゾ抵抗Ｒ1〜Ｒ4をバイパスして高電圧による電流を流すことができ、ピエゾ抵抗Ｒ1〜Ｒ4を保護することができる。
【００３５】
本実施の形態による加速度センサ１は上述の如き構成を有するもので、次にその製造方法について図１ないし図８を参照して説明する。
【００３６】
まず、図６に示す不純物拡散工程では、表面層２Ａ、支持基板層２Ｂ、中間絶縁層２ＣからなるＳＯＩ基板１９の表面に、ｐ型およびｎ型の不純物を拡散させて、ピエゾ抵抗Ｒ1〜Ｒ4、配線部１３、ｐ型低抵抗部１６、ｎ型低抵抗部１５，１７を形成する。これにより、表面層２Ａには、ピエゾ抵抗Ｒ1〜Ｒ4からなる検出回路７と、ツェナーダイオードＤ1〜Ｄ5が形成される。
【００３７】
このとき、表面層２Ａのシリコン中に配線部１３等を形成する方法（不純物の拡散方法）としては、気層拡散、固層拡散、イオン注入等の方法があるが、いずれの方法を用いても良い。また、配線部１３、ｐ型低抵抗部１６、ｎ型低抵抗部１５，１７のドーパント濃度は、ｐｎ接合部分（ツェナーダイオードＤ1〜Ｄ5）が、所望の電位として駆動電圧Ｖddの２倍以上の電位（例えば、７〜１５Ｖ）で降伏する濃度に設定されている。このため、配線部１３およびｐ型低抵抗部１６のドーパント濃度は、例えば１×１０17〜５×１０20（atoms／cm3）程度に設定され、ｎ型低抵抗部１５，１７のドーパント濃度は、例えば１×１０17〜５×１０20（atoms／cm3）程度に設定されている。
【００３８】
次に、図７に示す絶縁膜形成工程では、ピエゾ抵抗Ｒ1〜Ｒ4等が形成された表面層２Ａの表面に酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮX）等による絶縁膜８を形成する。ここで、絶縁膜８の成膜方法として、酸化シリコンの場合には熱酸化が一般的であり、窒化シリコンの場合にはｐ−ＣＶＤ法が一般的である。
【００３９】
その後、絶縁膜８に小径の貫通孔からなるコンタクトホール８Ａを形成する。コンタクトホール８Ａの形成方法としては、フォトリソグラフィ技術を用いて形成したレジストマスクを介してウエットまたはドライエッチングを行って形成する。また、コンタクトホール８Ａの形成後には、レジストマスクはアッシングにより除去する。そして、コンタクトホール８Ａが形成された絶縁膜８の表面には、駆動電極９等の各電極９〜１２と金属配線１８を形成する。これにより、ツェナーダイオードＤ1〜Ｄ5はピエゾ抵抗Ｒ1〜Ｒ4に並列接続され、保護回路１４が形成される。なお、金属配線１８等の形成方法としては、絶縁膜８の表面に全面に亘って金属膜をスパッタ等によって形成し、その後にフォトリソグラフィ技術を用いて形成したレジストマスクを介してウエットまたはドライエッチングを行う。
【００４０】
次に、図８に示す梁部形成工程では、表面層２Ａのうち支持部３、梁部４、質量部５以外の部分をエッチングよって除去し、溝２０を形成する。この除去方法としては、フォトリソグラフィ技術を用いて形成したレジストマスクを介してウエットまたはドライエッチングを行う。
【００４１】
最後に、センサ本体形成工程では、裏面側からエッチングを施すことによって、支持基板層２Ｂのうち支持部３および質量部５以外の部分を除去する。この除去方法としては、フォトリソグラフィ技術を用いて形成したレジストマスクを介してウエットまたはドライエッチングを行う。なお、支持基板層２Ｂのエッチングは、中間絶縁層２Ｃで停止するから、さらに中間絶縁層２Ｃを除去するエッチングを施す。これにより、図１ないし図４に示すように、質量部５の周囲には溝６が形成され、センサ本体２が形成される。
【００４２】
本実施の形態による加速度センサ１は上述の製造方法によって加工されるもので、次にその作動について説明する。
【００４３】
まず、駆動電極９に駆動電圧Ｖddを供給すると共に、グランド電極をグランドＧＮＤに接続する。この状態で、加速度センサ１に加速度が作用していない場合には、ブリッジ回路が平衡状態となるから、出力電極１１，１２は相互にほぼ同じ電圧の検出信号Ｖout1，Ｖout2を出力する。一方、加速度センサ１に加速度が作用した場合には、質量部５の慣性力によって梁部４に撓み変形が生じる。このとき、梁部４に設けられたピエゾ抵抗Ｒ1，Ｒ4は、梁部４の撓み変形に応じてその抵抗値が変化する。これにより、ブリッジ回路の平衡状態が崩れるから、出力電極１１，１２は互いに異なる電圧の検出信号Ｖout1，Ｖout2を出力する。このとき、検出信号Ｖout1，Ｖout2を用いてピエゾ抵抗Ｒ1，Ｒ4の抵抗値を求めることができるから、これらの抵抗値を用いてピエゾ抵抗Ｒ1，Ｒ4に作用した加速度（慣性力）を検出することができる。
【００４４】
然るに、本実施の形態では、センサ本体２にはツェナーダイオードＤ1〜Ｄ5による保護回路１４を設けたから、ピエゾ抵抗Ｒ1〜Ｒ4に高電圧が作用したときには、保護回路１４は、例えばピエゾ抵抗Ｒ1〜Ｒ4をバイパスして該高電圧による電荷を逃す。
【００４５】
即ち、保護回路１４は、ピエゾ抵抗Ｒ1〜Ｒ4に並列接続されたツェナーダイオードＤ1〜Ｄ5によって構成したから、ピエゾ抵抗Ｒ1〜Ｒ4に高電圧が印加されたときには、ツェナーダイオードＤ1〜Ｄ5にツェナ降伏が生じる。このため、静電気放電でピエゾ抵抗Ｒ1〜Ｒ4の両端に入力された電荷の大部分は、ピエゾ抵抗Ｒ1〜Ｒ4を通らずに、ピエゾ抵抗Ｒ1〜Ｒ4に並列接続されたツェナーダイオードＤ1〜Ｄ5を通過する。
【００４６】
これにより、静電気放電が生じても、該放電に伴う電流の殆どを保護回路１４を通じて流すことができ、ピエゾ抵抗Ｒ1〜Ｒ4に大電流が流れるのを防止することができる。この結果、保護回路１４によってピエゾ抵抗Ｒ1〜Ｒ4の絶縁破壊等を抑制することができ、故障頻度を低下させることができる。また、静電気放電に対する耐性を高めることができるから、静電気を気にせずに加速度センサ１の取扱うことができ、加速度センサ１の取扱いが簡単になる。
【００４７】
また、配線部１３をｐ型の不純物を用いたｐ型低抵抗部によって形成すると共に、該配線部１３に接触した位置にｎ型低抵抗部１５を設けたから、配線部１３とｎ型低抵抗部１５との接合部分を用いてツェナーダイオードＤ1〜Ｄ4を形成することができる。このため、センサ本体２のうち配線部１３の周辺部位を利用してツェナーダイオードＤ1〜Ｄ4を形成することができ、保護回路１４を配線部１３と一緒に集積化して形成することができる。この結果、加速度センサ１を小型に維持しつつ、従来技術では使用されることがなかった配線部１３の周囲に位置する空き領域に保護回路１４を形成することができる。
【００４８】
また、ピエゾ抵抗Ｒ1〜Ｒ4および配線部１３を形成する工程にｎ型低抵抗部１５を形成する工程を追加することによって、容易にセンサ本体２にツェナーダイオードＤ1〜Ｄ4を形成することができる。
【００４９】
さらに、本実施の形態では、ｐ型低抵抗部１６とｎ型低抵抗部１７を質量部５に設けることによって、ツェナーダイオードＤ5を形成した。このため、従来技術では空き領域となっていた質量部５の表面を用いてツェナーダイオードＤ5を形成することができる。
【００５０】
また、ｎ型低抵抗部１５は、センサ本体２に設けられた複数の配線部１３のうち一の配線部１３に接触し、他の配線部１３と絶縁する構成としたから、例えば各電極９〜１２に接続される４本の配線部１３に対して、ツェナーダイオードＤ1〜Ｄ4をそれぞれ形成することができる。これにより、例えば複数個のピエゾ抵抗Ｒ1〜Ｒ4を用いてブリッジ回路を形成する場合でも、全てのピエゾ抵抗Ｒ1〜Ｒ4に対してツェナーダイオードＤ1〜Ｄ4を並列に接続することができる。また、ツェナーダイオードＤ1〜Ｄ4は配線部１３の途中位置のうち任意の位置に配置することができる。このため、保護回路１４の設計自由度を高めることができる。
【００５１】
次に、図９ないし図１５は本発明の第２の実施の形態を示している。そして、本実施の形態の特徴は、センサ本体に設けられた複数の配線部に接触した状態でｎ型低抵抗部を設ける構成としたことにある。なお、本実施の形態では、前記第１の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略するものとする。
【００５２】
図９ないし図１１中の加速度センサ２１は、第１の実施の形態による加速度センサ１とほぼ同様に、センサ本体２、検出回路７、保護回路２２を備えている。但し、センサ本体２の表面層２Ａには、略全面に亘ってｎ型低抵抗部２３が形成され、該ｎ型低抵抗部２３が複数の配線部１３に接触している点で、第１の実施の形態とは異なっている。このとき、ｐ型低抵抗部からなる配線部１３とｎ型低抵抗部２３との接合部分にはツェナーダイオードＤ1〜Ｄ4が形成され、各ツェナーダイオードＤ1〜Ｄ4はｎ型低抵抗部２３を通じて隣り合う配線部１３に接続される。
【００５３】
このため、図１２に示すように、ツェナーダイオードＤ1〜Ｄ4は、ピエゾ抵抗Ｒ1〜Ｒ4に並列に接続される。なお、ｎ型低抵抗部２３は２本の配線部１３に接触するから、各配線部部１３とｎ型低抵抗部２３との間にそれぞれｐｎ接合部分が形成される。このため、ツェナーダイオードＤ1〜Ｄ4には、これらとは逆向きのツェナーダイオードＤ1′〜Ｄ4′がそれぞれ直列に接続される。しかし、これらのツェナーダイオードＤ1′〜Ｄ4′は、駆動電極９とグランド電極１０との間に順方向に接続されるから、保護回路２２としては機能しない。
【００５４】
また、質量部５には、ｎ型低抵抗部２３に囲まれた状態でｐ型低抵抗部２４が形成されている。これにより、質量部５にも、ツェナーダイオードＤ5が形成されるから、配線部１３とツェナーダイオードＤ5との間を金属配線２５を用いて接続する。そして、ツェナーダイオードＤ1〜Ｄ5は、保護回路２２を構成する。
【００５５】
本実施の形態による加速度センサ２１は上述の如き構成を有するもので、次にその製造方法について図９ないし図１５を参照して説明する。
【００５６】
まず、図１３に示す不純物拡散工程では、表面層２Ａ、支持基板層２Ｂ、中間絶縁層２ＣからなるＳＯＩ基板２６の表面に、ｐ型およびｎ型の不純物を拡散させて、ピエゾ抵抗Ｒ1〜Ｒ4、配線部１３、ｎ型低抵抗部２３、ｐ型低抵抗部２４を形成する。これにより、表面層２Ａには、ピエゾ抵抗Ｒ1〜Ｒ4からなる検出回路７と、ツェナーダイオードＤ1〜Ｄ5が形成される。また、ｎ型低抵抗部２３は、表面層２Ａの表面に略全面に亘って形成される。
【００５７】
このとき、ピエゾ抵抗Ｒ1〜Ｒ4のドーパント濃度は、例えば５×１０17〜５×１０20（atoms／cm3）に設定されている。また、配線部１３、ｎ型低抵抗部２３、ｐ型低抵抗部２４のドーパント濃度は、ｐｎ接合部分（ツェナーダイオードＤ1〜Ｄ5）が、所望の電位として駆動電圧Ｖddの２倍以上の電位で降伏する濃度に設定されている。このため、配線部１３およびｐ型低抵抗部２４のドーパント濃度は、例えば５×１０18〜２×１０20（atoms／cm3）程度に設定され、ｎ型低抵抗部２３のドーパント濃度は、例えば５×１０17〜５×１０18（atoms／cm3）程度に設定されている。
【００５８】
なお、ｎ型低抵抗部２３は、配線部１３に限らずピエゾ抵抗Ｒ1〜Ｒ4にも接触する。しかし、ｎ型低抵抗部２３およびピエゾ抵抗Ｒ1〜Ｒ4のドーパント濃度によって、ｎ型低抵抗部２３とピエゾ抵抗Ｒ1〜Ｒ4との間ではツェナ降伏は生じない。
【００５９】
次に、図１４に示す絶縁膜形成工程では、ピエゾ抵抗Ｒ1〜Ｒ4等が形成された表面層２Ａの表面に酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮX）等による絶縁膜８を形成する。その後、絶縁膜８に小径の貫通孔からなるコンタクトホール８Ａを形成する。そして、コンタクトホール８Ａが形成された絶縁膜８の表面には、駆動電極９等の各電極９〜１２と金属配線２５を形成する。これにより、ツェナーダイオードＤ1〜Ｄ5はピエゾ抵抗Ｒ1〜Ｒ4に並列接続され、保護回路２２が形成される。
【００６０】
次に、図１５に示す梁部形成工程では、表面層２Ａのうち支持部３、梁部４、質量部５以外の部分をエッチングよって除去し、溝２７を形成する。
【００６１】
最後に、センサ本体形成工程では、裏面側からエッチングを施すことによって、支持基板層２Ｂのうち支持部３および質量部５以外の部分を除去する。なお、支持基板層２Ｂのエッチングは、中間絶縁層２Ｃで停止するから、さらに中間絶縁層２Ｃを除去するエッチングを施す。これにより、図９ないし図１１に示すように、質量部５の周囲には溝６が形成され、センサ本体２が形成される。
【００６２】
かくして、本実施の形態でも第１の実施の形態と同様の作用効果を得ることができる。特に、本実施の形態では、ｎ型低抵抗部２３は、センサ本体２に設けられた複数の配線部１３に接触する構成としたから、ｎ型低抵抗部２３をセンサ本体２のうち配線部１３を除く部分全体に設けることができる。このため、ｎ型低抵抗部２３をセンサ本体２の全面に亘って形成すればいいから、ｎ型低抵抗部を部分的に設ける場合のようにレジストマスク等を用いる必要がなく、製造工程を簡略化することができる。
【００６３】
なお、第１，第２の実施の形態では、配線部１３をｐ型の不純物を拡散させたｐ型低抵抗部によって形成すると共に、配線部１３に接触したｎ型の不純物を拡散させたｎ型低抵抗部１５，２３を設け、配線部１３とｎ型低抵抗部１５，２３の間にツェナーダイオードＤ1〜Ｄ4を形成する構成とした。しかし、本発明はこれに限らず、例えば配線部をｎ型低抵抗部によって形成すると共に、該配線部に接触してｐ型低抵抗部を設け、これらの間にツェナーダイオードを形成する構成としてもよい。
【００６４】
また、第１，第２の実施の形態では、質量部５に単一のツェナーダイオードＤ5を設ける構成とした。しかし、本発明はこれに限らず、例えば質量部５に複数のｐ型低抵抗部とｎ型低抵抗部とを平行に並んだ状態で交互に設け、図１６に示す第１の変形例による等価回路のように、互いに並列接続された複数のツェナーダイオードＤ5を形成する構成としてもよい。
【００６５】
次に、図１７ないし図２２は本発明の第３の実施の形態を示している。そして、本実施の形態の特徴は、ピエゾ抵抗に並列接続されたコンデンサによって保護回路を構成したことにある。なお、本実施の形態では、前記第１の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略するものとする。
【００６６】
図１７および図１８中の加速度センサ３１は、第１の実施の形態による加速度センサ１とほぼ同様に、センサ本体２、検出回路７、保護回路３２を備えている。但し、保護回路３２がピエゾ抵抗Ｒ1〜Ｒ4に並列に接続されたコンデンサＣによって構成されている点で、第１の実施の形態とは異なっている。ここで、コンデンサＣは、質量部５に形成されたｐ型低抵抗部３３と、該ｐ型低抵抗部３３と絶縁膜８を挟んで対向する対向電極３４によって構成されている。
【００６７】
このとき、ｐ型低抵抗部３３は、コンデンサＣの容量が所望の値となるような面積をもって形成されている。また、対向電極３４は、導電性金属材料を用いて形成され、例えばｐ型低抵抗部３３と同程度の面積を有している。そして、ｐ型低抵抗部３３は、梁部４から質量部５内に向けて延びる配線部１３に直接接続される。一方、対向電極３４は、梁部４に向けて延びる細長い金属配線部３４Ａを通じて配線部１３に接続されている。
【００６８】
また、コンデンサＣは、図１９に示すように、ピエゾ抵抗Ｒ1，Ｒ3の直列接続回路とピエゾ抵抗Ｒ2，Ｒ4の直列接続回路とに並列接続されている。これにより、コンデンサＣは、ピエゾ抵抗Ｒ1，Ｒ3との並列接続回路の時定数を長くすると共に、ピエゾ抵抗Ｒ2，Ｒ4との並列接続回路の時定数を長くする。
【００６９】
本実施の形態による加速度センサ３１は上述の如き構成を有するもので、次にその製造方法について図１７ないし図２２を参照して説明する。
【００７０】
まず、図２０に示す不純物拡散工程では、表面層２Ａ、支持基板層２Ｂ、中間絶縁層２ＣからなるＳＯＩ基板３５の表面に、ｐ型およびｎ型の不純物を拡散させて、ピエゾ抵抗Ｒ1〜Ｒ4、配線部１３、ｐ型低抵抗部３３を形成する。これにより、表面層２Ａには、ピエゾ抵抗Ｒ1〜Ｒ4からなる検出回路７が形成される。
【００７１】
次に、図２１に示す絶縁膜形成工程では、ピエゾ抵抗Ｒ1〜Ｒ4等が形成された表面層２Ａの表面に酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮX）等による絶縁膜８を形成する。その後、絶縁膜８に小径の貫通孔からなるコンタクトホール８Ａを形成する。そして、コンタクトホール８Ａが形成された絶縁膜８の表面には、駆動電極９等の各電極９〜１２と対向電極３４を形成する。これにより、ｐ型低抵抗部３３と対向電極３４とによってコンデンサＣが形成されると共に、該コンデンサＣはピエゾ抵抗Ｒ1〜Ｒ4に並列接続され、保護回路３２が形成される。
【００７２】
次に、図２２に示す梁部形成工程では、表面層２Ａのうち支持部３、梁部４、質量部５以外の部分をエッチングよって除去し、溝３６を形成する。
【００７３】
最後に、センサ本体形成工程では、裏面側からエッチングを施すことによって、支持基板層２Ｂのうち支持部３および質量部５以外の部分を除去する。なお、支持基板層２Ｂのエッチングは、中間絶縁層２Ｃで停止するから、さらに中間絶縁層２Ｃを除去するエッチングを施す。これにより、図１７および図１８に示すように、質量部５の周囲には溝６が形成され、センサ本体２が形成される。
【００７４】
かくして、本実施の形態でも第１の実施の形態と同様の作用効果を得ることができる。特に、本実施の形態では、保護回路３２は、ピエゾ抵抗Ｒ1〜Ｒ4に並列接続されたコンデンサＣによって構成したから、ピエゾ抵抗Ｒ1〜Ｒ4のみの場合に比べて、ピエゾ抵抗Ｒ1〜Ｒ4およびコンデンサＣの並列接続回路の時定数を長くすることができる。これにより、ピエゾ抵抗Ｒ1〜Ｒ4に作用する高電圧のピーク値を低下させることができ、ピエゾ抵抗Ｒ1〜Ｒ4の絶縁破壊を抑制することができる。この結果、静電気放電が生じても、保護回路３２によってピエゾ抵抗Ｒ1〜Ｒ4の絶縁破壊等を抑制することができ、故障頻度を低下させることができる。また、静電気放電に対する耐性を高めることができるから、静電気を気にせずに加速度センサ３１の取扱うことができ、加速度センサ３１の取扱いが簡単になる。
【００７５】
なお、第３の実施の形態では、駆動電圧ＶddとグランドＧＮＤとの間（電極９，１０間）にのみコンデンサＣを設ける構成としたが、例えば全ての電極９〜１２間にコンデンサを設け、ピエゾ抵抗Ｒ1〜Ｒ4に対してコンデンサをそれぞれ並列接続する構成としてもよい。
【００７６】
次に、図２３ないし図２８は本発明の第４の実施の形態を示している。そして、本実施の形態の特徴は、ピエゾ抵抗に直列接続されたインダクタによって保護回路を構成したことにある。なお、本実施の形態では、前記第１の実施の形態と同一の構成要素に同一の符号を付し、その説明を省略するものとする。
【００７７】
図２３および図２４中の加速度センサ４１は、第１の実施の形態による加速度センサ１とほぼ同様に、センサ本体２、検出回路７、保護回路４２を備えている。但し、保護回路４２がピエゾ抵抗Ｒ1〜Ｒ4に直列に接続されたインダクタＬによって構成されている点で、第１の実施の形態とは異なっている。ここで、インダクタＬは、質量部５に形成された導電性金属配線からなる渦巻配線４３によって構成されている。
【００７８】
このとき、渦巻配線４３は、インダクタＬのインダクタンスが所望の値となるような線路幅、巻き数をもって形成されている。そして、渦巻配線４３は、絶縁膜８の表面に形成されると共に、その両端側がコンタクトホール８Ａを介して質量部５内に延びた配線部１３に接続されている。
【００７９】
また、インダクタＬは、図２５に示すように、ピエゾ抵抗Ｒ1，Ｒ3の直列接続回路とピエゾ抵抗Ｒ2，Ｒ4の直列接続回路との接続点とグランド電極１０との間に接続されている。これにより、インダクタＬは、ピエゾ抵抗Ｒ1〜Ｒ4に直列接続され、ピエゾ抵抗Ｒ1〜Ｒ4とインダクタＬとの直列接続回路の時定数を長くする。
【００８０】
本実施の形態による加速度センサ４１は上述の如き構成を有するもので、次にその製造方法について図２３ないし図２８を参照して説明する。
【００８１】
まず、図２６に示す不純物拡散工程では、表面層２Ａ、支持基板層２Ｂ、中間絶縁層２ＣからなるＳＯＩ基板４４の表面に、ｐ型およびｎ型の不純物を拡散させて、ピエゾ抵抗Ｒ1〜Ｒ4、配線部１３を形成する。これにより、表面層２Ａには、ピエゾ抵抗Ｒ1〜Ｒ4からなる検出回路７が形成される。
【００８２】
次に、絶縁膜形成工程では、ピエゾ抵抗Ｒ1〜Ｒ4等が形成された表面層２Ａの表面に酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮX）等による絶縁膜８を形成する。その後、絶縁膜８に小径の貫通孔からなるコンタクトホール８Ａを形成する。
【００８３】
次に、図２７に示すインダクタ形成工程では、コンタクトホール８Ａが形成された絶縁膜８の表面には、駆動電極９等の各電極９〜１２と渦巻配線４３を形成する。これにより、絶縁膜８の表面にインダクタＬが形成されると共に、該インダクタＬは配線部１３を通じてピエゾ抵抗Ｒ1〜Ｒ4に直列接続され、保護回路４２が形成される。
【００８４】
次に、図２８に示す梁部形成工程では、表面層２Ａのうち支持部３、梁部４、質量部５以外の部分をエッチングよって除去し、溝４５を形成する。
【００８５】
最後に、センサ本体形成工程では、裏面側からエッチングを施すことによって、支持基板層２Ｂのうち支持部３および質量部５以外の部分を除去する。なお、支持基板層２Ｂのエッチングは、中間絶縁層２Ｃで停止するから、さらに中間絶縁層２Ｃを除去するエッチングを施す。これにより、図２３および図２４に示すように、質量部５の周囲には溝６が形成され、センサ本体２が形成される。
【００８６】
かくして、本実施の形態でも第１の実施の形態と同様の作用効果を得ることができる。特に、本実施の形態では、保護回路３２は、ピエゾ抵抗Ｒ1〜Ｒ4に直列接続されたインダクタＬによって構成したから、ピエゾ抵抗Ｒ1〜Ｒ4のみの場合に比べて、ピエゾ抵抗Ｒ1〜Ｒ4およびインダクタＬの直列接続回路の時定数を長くすることができる。これにより、ピエゾ抵抗Ｒ1〜Ｒ4に作用する高電圧のピーク値を低下させることができ、ピエゾ抵抗Ｒ1〜Ｒ4の絶縁破壊を抑制することができる。
【００８７】
なお、第４の実施の形態では、グランド電極１０に接続される配線部１３の途中にインダクタＬを直列接続する構成としたが、例えば電極９〜１２に接続される全ての配線部１３にインダクタを直列接続する構成としてもよい。
【００８８】
また、第４の実施の形態では、ピエゾ抵抗Ｒ1〜Ｒ4にインダクタＬを直列接続して保護回路４２を構成するものとしたが、例えば第３の実施の形態のように、ピエゾ抵抗Ｒ1〜Ｒ4にコンデンサＣを並列接続するのに加えて、ピエゾ抵抗Ｒ1〜Ｒ4にインダクタＬを直列接続して保護回路を構成してもよい。この場合、時定数をさらに長くすることができ、静電気放電に対する耐性を高めることができる。
【００８９】
また、図２９に示す第２の変形例による加速度センサ５１のように、第１の実施の形態によるツェナーダイオードＤ1〜Ｄ5を用いた保護回路１４に加えて、第３の実施の形態によるコンデンサＣを用いた保護回路３２を設ける構成としてもよい。同様に、図３０に示す第３の変形例による加速度センサ６１のように、第１の実施の形態によるツェナーダイオードＤ1〜Ｄ5を用いた保護回路１４に加えて、第４の実施の形態によるインダクタＬを用いた保護回路４２を設ける構成としてもよい。さらに、第２の実施の形態による加速度センサ２１に対して第３，第４の実施の形態によるコンデンサＣ、インダクタＬを用いた保護回路３２，４２を設ける構成としてもよい。
【００９０】
また、第３，第４の実施の形態では、センサ本体２の質量部５にコンデンサＣ、インダクタＬを形成する構成としたが、例えばセンサ本体２の支持部３にコンデンサＣ、インダクタＬを形成する構成としてもよい。
【００９１】
さらに、前記各実施の形態では、片持梁の加速度センサ１，２１，３１，４１，５１，６１に適用した場合を例に挙げて説明した。しかし、本発明はこれに限らず、例えば両持梁の加速度センサに適用してもよい。また、加速度センサに限らず、ピエゾ抵抗を用いて外部応力を検出するセンサ装置であればよく、例えば圧力センサ等に適用する構成としてもよい。
【図面の簡単な説明】
【００９２】
【図１】第１の実施の形態による加速度センサを示す斜視図である。
【図２】第１の実施の形態による加速度センサを絶縁膜等を省いた状態で示す平面図である。
【図３】図２中の検出回路および保護回路を拡大して示す拡大平面図である。
【図４】図２中の矢示IV−IV方向からみた断面図である。
【図５】図２中の検出回路および保護回路を示す等価回路図である。
【図６】不純物拡散工程を示す図４と同様位置の断面図である。
【図７】絶縁膜形成工程を示す図４と同様位置の断面図である。
【図８】梁部形成工程を示す図４と同様位置の断面図である。
【図９】第２の実施の形態による加速度センサを絶縁膜等を省いた状態で示す平面図である。
【図１０】図９中の検出回路および保護回路を拡大して示す拡大平面図である。
【図１１】図９中の矢示XI−XI方向からみた断面図である。
【図１２】図９中の検出回路および保護回路を示す等価回路図である。
【図１３】不純物拡散工程を示す図１１と同様位置の断面図である。
【図１４】絶縁膜形成工程を示す図１１と同様位置の断面図である。
【図１５】梁部形成工程を示す図１１と同様位置の断面図である。
【図１６】第１の変形例による検出回路および保護回路を示す等価回路図である。
【図１７】第３の実施の形態による加速度センサを絶縁膜等を省いた状態で示す平面図である。
【図１８】図１７中の矢示XVIII−XVIII方向からみた断面図である。
【図１９】図１７中の検出回路および保護回路を示す等価回路図である。
【図２０】不純物拡散工程を示す図１８と同様位置の断面図である。
【図２１】絶縁膜形成工程を示す図１８と同様位置の断面図である。
【図２２】梁部形成工程を示す図１８と同様位置の断面図である。
【図２３】第４の実施の形態による加速度センサを絶縁膜等を省いた状態で示す平面図である。
【図２４】図２３中の矢示XXIV−XXIV方向からみた断面図である。
【図２５】図２３中の検出回路および保護回路を示す等価回路図である。
【図２６】不純物拡散工程を示す図２４と同様位置の断面図である。
【図２７】絶縁膜形成工程を示す図２４と同様位置の断面図である。
【図２８】梁部形成工程を示す図２４と同様位置の断面図である。
【図２９】第２の変形例による加速度センサを絶縁膜等を省いた状態で示す平面図である。
【図３０】第３の変形例による加速度センサを絶縁膜等を省いた状態で示す平面図である。
【符号の説明】
【００９３】
１，２１，３１，４１，５１，６１  加速度センサ（センサ装置）
２  センサ本体
７  検出回路
１３  配線部
１４，２２，３２，４２  保護回路
１５，１７，２３  ｎ型低抵抗部
１６，２４，３３  ｐ型低抵抗部
３４  対向電極
４３  渦巻配線
Ｒ1〜Ｒ4  ピエゾ抵抗
Ｄ1〜Ｄ5  ツェナーダイオード
Ｃ  コンデンサ
Ｌ  インダクタ
【図１】
2008134185.tif 000003
【図２】
2008134185.tif 000004
【図３】
2008134185.tif 000005
【図４】
2008134185.tif 000006
【図５】
2008134185.tif 000007
【図６】
2008134185.tif 000008
【図７】
2008134185.tif 000009
【図８】
2008134185.tif 000010
【図９】
2008134185.tif 000011
【図１０】
2008134185.tif 000012
【図１１】
2008134185.tif 000013
【図１２】
2008134185.tif 000014
【図１３】
2008134185.tif 000015
【図１４】
2008134185.tif 000016
【図１５】
2008134185.tif 000017
【図１６】
2008134185.tif 000018
【図１７】
2008134185.tif 000019
【図１８】
2008134185.tif 000020
【図１９】
2008134185.tif 000021
【図２０】
2008134185.tif 000022
【図２１】
2008134185.tif 000023
【図２２】
2008134185.tif 000024
【図２３】
2008134185.tif 000025
【図２４】
2008134185.tif 000026
【図２５】
2008134185.tif 000027
【図２６】
2008134185.tif 000028
【図２７】
2008134185.tif 000029
【図２８】
2008134185.tif 000030
【図２９】
2008134185.tif 000031
【図３０】
2008134185.tif 000032