(57)【要約】      （修正有）【課題】回路基板に生じる電源ノイズを解析するのに適した電源又はグランド層の解析モデルを設計する際の処理時間を増大することなく解析の精度を向上する。【解決手段】回路基板のＣＡＤデータから回路基板の各層毎に電源導体の一つながりの形状を有し電源を供給或いは接地するための電源プレーンを作成し、電源プレーンの形状を所定の幅で拡張し、拡張後の電源プレーンを用いて互いに異なる層に存在する２つの電源プレーンが絶縁体を挟んで対向する部分で形成される電源ペアを作成し、拡張後の電源プレーン及び電源ペアに対してノードを生成すると共にメッシュ分割を行い、ノード間のパラメータを求め、各メッシュの形状と拡張前の電源プレーン形状を比較して各メッシュの電源プレーンの形状の拡張部分に相当するメッシュ面積を求め、メッシュ面積を用いてパラメータを補正するように構成する。【選択図】図８
2008225698.tif 000002
【特許請求の範囲】
【請求項１】
回路基板に生じる電源ノイズを解析するのに適した電源又はグランド層の解析モデルを設計するコンピュータによる設計方法であって、
該回路基板のＣＡＤデータから、該回路基板の各層毎に、電源導体の一つながりの形状を有し、電源を供給或いは接地するための電源プレーンを作成する工程と、
該電源プレーンの形状を所定の幅で拡張する拡張工程と、
拡張後の電源プレーンを用いて、互いに異なる層に存在する２つの電源プレーンが絶縁体を挟んで対向する部分で形成される電源ペアを作成する工程と、
該拡張後の電源プレーン及び該電源ペアに対して、ノードを生成すると共にメッシュ分割を行う工程と、
ノード間のパラメータを求め、各メッシュの形状と拡張前の電源プレーン形状を比較して各メッシュの該電源プレーンの形状の拡張部分に相当するメッシュ面積を求め、該メッシュ面積を用いて該パラメータを補正する工程とを含むことを特徴とする、設計方法。
【請求項２】
該拡張工程は、拡張対象の電源プレーンのある層と、拡張対象の電源プレーンがある層に近接する層との層間距離に比例した値に、該所定の幅を設定することを特徴とする、請求項１記載の設計方法。
【請求項３】
該拡張工程は、該回路基板上の観測対象のＬＳＩからの距離に応じた値に該所定の幅を設定することを特徴とする、請求項１又は２記載の設計方法。
【請求項４】
該パラメータは、インダクタンス値、キャパシタンス値或いは抵抗値の中から選択されたものであることを特徴とする、請求項１乃至３のいずれか１項記載の設計方法。
【請求項５】
コンピュータに、回路基板に生じる電源ノイズを解析するのに適した電源又はグランド層の解析モデルを設計させるプログラムであって、
該コンピュータに、該回路基板のＣＡＤデータから、該回路基板の各層毎に、電源導体の一つながりの形状を有し、電源を供給或いは接地するための電源プレーンを作成させる手順と、
該コンピュータに、該電源プレーンの形状を所定の幅で拡張させる拡張手順と、
該コンピュータに、拡張後の電源プレーンを用いて、互いに異なる層に存在する２つの電源プレーンが絶縁体を挟んで対向する部分で形成される電源ペアを作成させる手順と、
該コンピュータに、該拡張後の電源プレーン及び該電源ペアに対して、ノードを生成させると共にメッシュ分割を行わせる手順と、
該コンピュータに、ノード間のパラメータを求めさせ、各メッシュの形状と拡張前の電源プレーン形状を比較して各メッシュの該電源プレーンの形状の拡張部分に相当するメッシュ面積を求めさせ、該メッシュ面積を用いて該パラメータを補正させる手順とを含むことを特徴とする、プログラム。
【請求項６】
該拡張手順は、該コンピュータに、該電源プレーンの外形に対しては外側に向かって拡げさせ、該電源プレーンに設けられた穴に対しては内側に向かって拡げさせることを特徴とする、請求項５記載のプログラム。
【請求項７】
該拡張手順は、該コンピュータに、拡張対象の電源プレーンのある層と、拡張対象の電源プレーンがある層に近接する層との層間距離に比例した値に、該所定の幅を設定させることを特徴とする、請求項５又は６記載のプログラム。
【請求項８】
該拡張手順は、該コンピュータに、該回路基板上の観測対象のＬＳＩからの距離に応じた値に該所定の幅を設定させることを特徴とする、請求項５乃至７のいずれか１項記載のプログラム。
【請求項９】
該コンピュータに、各メッシュを該パラメータの等価回路に変換した電源メッシュモデルを該解析モデルとして生成させる手順を更に含むことを特徴とする、請求項５乃至８のいずれか１項記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、設計方法、プログラム及び記憶媒体に係り、特にプリント回路基板（ＰＣＢ）、マルチ・チップ・モジュール（ＭＣＭ）、ＬＳＩパッケージ等の回路基板に生じる電源ノイズを解析するのに適した電源又はグランド層の解析モデルの設計方法、プログラム及びそのようなプログラムを格納したコンピュータ読み取り可能な記憶媒体に関する。本発明は、そのような設計方法により電源又はグランド層の解析モデルを生成する設計装置及びＣＡＤシステムにも関する。
【背景技術】
【０００２】
回路基板の電源又はグランド層の電気的特性や回路動作の解析は、ＣＡＤシステムにおいて回路基板の設計データから解析モデルを作成し、その解析モデルを回路シミュレータで解くことにより行われる。回路シミュレータの代表的なものには、ＳＰＩＣＥ（Simulation Program with Integrated Circuit Emphasis）がある。
【０００３】
図１は、従来の電源メッシュモデル生成手順の一例を示すフローチャートであり、図２は、電源メッシュモデル生成手順で生成されるデータを説明する図であり、パターン及びモデルの斜視図を示す。図１において、ステップＳ１は、図２（ａ）に示す如き設計対象である回路基板のＣＡＤデータを取得し、ステップＳ２は、図２（ｂ）に示す如き電源プレーン４のデータ（以下、単に電源プレーンデータと言う）を作成する。図２（ａ）において、１は面パターン、２は配線パターン、３は部品ピンパッドを示す。本明細書では、電源プレーンは各層毎の電源導体の一つながりの形状を有し、ＣＡＤデータでは複数の多角形やラインデータで構成されていても、一つながりのものを合成した形状のものを一つの電源プレーンと定義する。電源プレーンは、電源プレーン又はグランドプレーンのどちらであっても良い。
【０００４】
ステップＳ３は、電源ペアを抽出する。本明細書では、電源ペアは異なる層に存在する２つの電源プレーンが絶縁体を挟んで対向する部分を抽出して得られる形状のものを一つの電源ペアと定義する。ステップＳ４は、図２（ｃ）に示す如きノードリンク５で接続されるノード６を生成し、ステップＳ５は、電源プレーン４の形状を図２（ｃ）にハッチングで示す如きメッシュ７に分割する。
【０００５】
ステップＳ６は、各インダクタ、各キャパシタ及び各抵抗のパラメータを算出し、ステップＳ７は、パラメータを補正するパラメータ補正処理を行う。パラメータ補正処理については、図５と共に後述する。ステップＳ８は、各メッシュ７をインダクタ、キャパシタ、抵抗等の等価回路に変換した図２（ｄ）に示す如き電源メッシュモデル、即ち、解析モデルを生成し、処理は終了する。図２（ｄ）において、Ｌはインダクタ、Ｃはキャパシタ、Ｒは抵抗を示す。
【０００６】
解析モデルのパラメータの内、インダクタＬインダクタンス値及びキャパシタＣのキャパシタンス値は、例えば特許文献１及び特許文献２にて提案されているように、異なる層に存在する２つの電源プレーン４が重なる部分を抽出して作成される電源ペアに基づいて算出される。
【０００７】
尚、電源ノイズの解析方法や電源ノイズに起因するジッタの解析方法は、例えば特許文献３及び特許文献４にて提案されている。
【０００８】
回路基板の電源又はグランドプレーンには、ビア（ＶＩＡ）の逃げ穴等の多くの穴が開いており、その穴を介して対向する電源プレーンから多くの微小な電源ペアが形成される。特に、電源層が２層以上ある多層基板では、このような微小な電源ペアが多数形成され、全体の電源ペア数の大部分をこのような微小な電源ペアが占めるようになる。解析モデルのパラメータは電源ペアに基づいて算出されるため、電源ペアが多いと処理時間が増大する。
【０００９】
図３は、微小な電源ペアを説明する図であり、図２と同一部分には同一符号を付しその説明は省略する。図３（ａ）はＶＩＡ周辺の電源プレーンを示す斜視図であり、図３（ｂ）は電源プレーンの断面図である。
【００１０】
図３において、４Ｇ−１〜４Ｇ−３は電源プレーン（グランドプレーン）、４Ｐ−１，４Ｐ−２は電源プレーン、８はＶＩＡホール（又は、逃げ穴）、９はＶＩＡ、ＧＮＤはグランド（接地）電位、３．３Ｖ及び２．５Ｖは電源電圧である。又、図３（ｂ）において、１１−１〜１１−７は電源ペア、１２−１，１２−２は微小電源ペアである。微小電源ペア１２−１はＶＩＡホール８を介して対向するグランドプレーン４Ｇ−１，４Ｇ−２により形成され、微小電源ペア１２−２はＶＩＡホール８を介して対向するグランドプレーン４Ｇ−２，４Ｇ−３により形成される。
【００１１】
解析モデルのパラメータを算出するためには、以下のような並行平板の式（１）及び式（２）を用いるが、これらの式（１）及び式（２）には電源プレーンの端面部分の影響が見込まれていないため、実際の値と比べて大きく異なり、解析結果の精度を悪化させる。式（１）はノード間のインダクタＬのインダクタンス値Ｌを算出する式であり、μ0は透磁率、dは電源ペアを構成する層間の距離、Ｗは電源メッシュのノード間のノードリンクの方向に沿った幅を示す。又、式（２）はノード間のキャパシタＣのキャパシタンス値Ｃを算出する式であり、ε0は真空の誘電率（８．８５４×１０−１２Ｆ／ｍ）、εrは電源ペア間の絶縁体の比誘電率、Sは電源ペアを分割して作成されたメッシュの面積、dは電源ペアを構成する層間の距離を示す。
【００１２】
L = μ0 × d ／ Ｗ                        式（１）
C = ε0 ×εr × S ／ d                        式（２）
これらに対応するために、解析モデルのパラメータを算出する時に電源ペアの近傍にある電源プレーンを探索し、探索された電源プレーンの層位置からパラメータを補正する必要がある。
【００１３】
図４は、電源プレーンの端面部分の影響を説明する断面図であり、図３と同一部分には同一符号を付しその説明は省略する。図４において、矢印は電源プレーンの端面部分のパラメータへの影響を示す。図４（ａ）はパラメータを補正しない場合のＶＩＡ周辺の電源プレーンを示し、図４（ｂ）はパラメータを補正する場合の電源プレーンを示す。図４（ａ）は、ＶＩＡホール８を区画する電源プレーン４Ｐ−１の端面部分１５の影響を考慮せず、微小電源ペア１２−１を形成するグランドプレーン４Ｇ−１，４Ｇ−２の影響のみを考慮する場合を示す。又、図（ｂ）は、微小電源ペア１２−１を形成するグランドプレーン４Ｇ−１，４Ｇ−２の影響に加え、ＶＩＡホール８を区画する電源プレーン４Ｐ−１の端面部分１５の影響を考慮する場合、即ち、パラメータを補正する場合を示す。
【００１４】
図５は、図１に示すステップＳ７で行われるパラメータ補正処理を説明するフローチャートである。図５において、ステップＳ７１は、補正対象とするノード６間のノードリンク５を取得する。ステップＳ７２は、補正対象としたノード５のある層の次の層を探索対象とし、ステップＳ７３は、補正対象のノード５間のノードリンク６から一定距離内の電源プレーン４を探索する。ステップＳ７４は、補正対象のノード５間のノードリンク６から一定距離内の電源プレーン４が見つかったか否かを判定し、判定結果がＮＯであると、ステップＳ７５は、次の層があるか否かを判定する。ステップＳ７５の判定結果がＹＥＳであると処理はステップＳ７６へ進み、ＮＯであると処理は終了する。ステップＳ７６は、次の層を探索対象にし、処理はステップＳ７３へ戻る。他方、ステップＳ７４の判定結果がＹＥＳであると、ステップＳ７７は、補正対象のノード５のある層と見つかった電源プレーン４のある層との距離に基づいてパラメータを再計算し、処理は終了する。
【００１５】
このようなパラメータ補正処理を行うと、パラメータ補正処理を行わないと比較すると解析の精度は向上する反面、電源プレーンや電源ペア数の増加に伴い処理時間が増大する。
【特許文献１】特開２００３−１４１２０５号公報
【特許文献２】特開２００４−３３４６５４号公報
【特許文献３】特開２００４−２３４６１８号公報
【特許文献４】特開２００６−３１５１０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
従来は、回路基板に生じる電源ノイズを解析するのに適した電源又はグランド層の解析モデルを設計する際に、パラメータ補正処理を行わないと解析の精度を向上するのに限界があり、又、パラメータ補正処理を行うと解析の精度は向上するものの処理時間が増大してしまうという問題があった。
【００１７】
そこで、本発明は、回路基板に生じる電源ノイズを解析するのに適した電源又はグランド層の解析モデルを設計する際の処理時間を増大することなく解析の精度を向上可能な設計方法及び装置、ＣＡＤシステムプログラム及び記憶媒体を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記の課題は、回路基板に生じる電源ノイズを解析するのに適した電源又はグランド層の解析モデルを設計するコンピュータによる設計方法であって、該回路基板のＣＡＤデータから、該回路基板の各層毎に、電源導体の一つながりの形状を有し、電源を供給或いは接地するための電源プレーンを作成する工程と、該電源プレーンの形状を所定の幅で拡張する拡張工程と、拡張後の電源プレーンを用いて、互いに異なる層に存在する２つの電源プレーンが絶縁体を挟んで対向する部分で形成される電源ペアを作成する工程と、該拡張後の電源プレーン及び該電源ペアに対して、ノードを生成すると共にメッシュ分割を行う工程と、ノード間のパラメータを求め、各メッシュの形状と拡張前の電源プレーン形状を比較して各メッシュの該電源プレーンの形状の拡張部分に相当するメッシュ面積を求め、該メッシュ面積を用いて該パラメータを補正する工程とを含むことを特徴とする設計方法により達成できる。
【００１９】
上記の課題は、コンピュータに、回路基板に生じる電源ノイズを解析するのに適した電源又はグランド層の解析モデルを設計させるプログラムであって、該コンピュータに、該回路基板のＣＡＤデータから、該回路基板の各層毎に、電源導体の一つながりの形状を有し、電源を供給或いは接地するための電源プレーンを作成させる手順と、該コンピュータに、該電源プレーンの形状を所定の幅で拡張させる拡張手順と、該コンピュータに、拡張後の電源プレーンを用いて、互いに異なる層に存在する２つの電源プレーンが絶縁体を挟んで対向する部分で形成される電源ペアを作成させる手順と、該コンピュータに、該拡張後の電源プレーン及び該電源ペアに対して、ノードを生成させると共にメッシュ分割を行わせる手順と、該コンピュータに、ノード間のパラメータを求めさせ、各メッシュの形状と拡張前の電源プレーン形状を比較して各メッシュの該電源プレーンの形状の拡張部分に相当するメッシュ面積を求めさせ、該メッシュ面積を用いて該パラメータを補正させる手順とを含むことを特徴とするプログラムにより達成できる。
【発明の効果】
【００２０】
本発明によれば、回路基板に生じる電源ノイズを解析するのに適した電源又はグランド層の解析モデルを設計する際の処理時間を増大することなく解析の精度を向上可能な設計方法及び装置、ＣＡＤシステム、プログラム及び記憶媒体を実現することができる。
【発明を実施するための最良の形態】
【００２１】
本発明では、回路基板のＣＡＤデータから作成した電源プレーンの形状を所定の幅で拡張する。その際、電源プレーンの外形に対しては外側に向かって拡げ、穴に対しては内側に向かって拡げる。
【００２２】
拡張後の電源プレーンのデータを用いて電源ペアを作成し、拡張後の電源プレーン及び電源ペアのノードの生成及びメッシュ分割を行う。又、ノード間のインダクタンス値、キャパシタンス値及び抵抗値のうち少なくとも一つのパラメータを求める。更に、各メッシュの形状と拡張前の電源プレーン形状を比較し、各メッシュの電源プレーンの形状の拡張部分に相当するメッシュ面積を求め、このメッシュ面積を用いて上記パラメータを補正する。
【００２３】
これにより、回路基板に生じる電源ノイズを解析するのに適した電源又はグランド層の解析モデルを設計する際の処理時間を増大することなく解析の精度を向上可能となる。
【実施例１】
【００２４】
本発明の一実施例によるプログラム、ＣＡＤシステム及びコンピュータ読み取り可能な記憶媒体は、本発明の一実施例による設計方法を実行するものであり、コンピュータシステムに適用されている。図６は、本実施例が適用されるコンピュータシステムを示す斜視図である。
【００２５】
図６に示すコンピュータシステム１００は、ＣＰＵやディスクドライブ等を内蔵した本体部１０１、本体部１０１からの指示により表示画面１０２ａ上にＣＡＤモデル等の画像を表示するディスプレイ１０２、コンピュータシステム１００に種々の情報を入力するためのキーボード１０３、ディスプレイ１０２の表示画面１０２ａ上の任意の位置を指定するマウス１０４及び外部のデータベース等にアクセスして他のコンピュータシステムに記憶されているプログラム等をダウンロードするモデム１０５を有する。
【００２６】
ディスク１１０等の可搬型記録媒体に格納されるか、モデム１０５等の通信装置を使って他のコンピュータシステムの記録媒体１０６からダウンロードされる、コンピュータシステム１００に少なくともＣＡＤ機能を持たせるプログラム（ＣＡＤソフトウェア）は、コンピュータシステム１００に入力されてコンパイルされる。プログラムは、コンピュータシステム１００（即ち、後述するＣＰＵ２０１）をＣＡＤ機能を有するＣＡＤシステムとして動作させる。プログラムは、例えばディスク１１０等のコンピュータ読み取り可能な記録媒体に格納されていても良い。コンピュータ読み取り可能な記録媒体は、ディスク１１０、ＩＣカードメモリ、フロッピー（登録商標）ディスク等の磁気ディスク、光磁気ディスク、ＣＤ−ＲＯＭ等の可搬型記録媒体に限定されるものではなく、モデム１０５やＬＡＮ等の通信装置や通信手段を介して接続されるコンピュータシステムでアクセス可能な各種記録媒体を含む。
【００２７】
図７は、コンピュータシステム１００の本体部１０１内の要部の構成を説明するブロック図である。同図中、本体部１０１は、バス２００により接続されたＣＰＵ２０１、ＲＡＭやＲＯＭ等からなるメモリ部２０２、ディスク１１０用のディスクドライブ２０３及びハードディスクドライブ（ＨＤＤ）２０４からなる。本実施例では、ディスプレイ１０２、キーボード１０３及びマウス１０４も、バス２００を介してＣＰＵ２０１に接続されているが、これらは直接ＣＰＵ２０１に接続されていても良い。又、ディスプレイ１０２は、入出力画像データの処理を行う周知のグラフィックインタフェース（図示せず）を介してＣＰＵ２０１に接続されていても良い。
【００２８】
コンピュータシステム１００において、キーボード１０３やマウス１０４はＣＡＤシステムの入力手段を構成し、メモリ部２０２、ディスクドライブ２０３及びＨＤＤ２０４は記憶手段を構成する。ディスプレイ１０２は、ＣＡＤモデル等を画面１０２ａ上に表示する出力手段を構成する。ＣＰＵ２０１は、回路基板のＣＡＤデータから回路基板の各層毎に、電源導体の一つながりの形状を有し、電源を供給或いは接地するための電源プレーンを作成する手段と、電源プレーンの形状を所定の幅で拡張する拡張手段と、拡張後の電源プレーンを用いて互いに異なる層に存在する２つの電源プレーンが絶縁体を挟んで対向する部分で形成される電源ペアを作成する手段と、拡張後の電源プレーン及び電源ペアに対してノードを生成すると共にメッシュ分割を行う手段と、ノード間のパラメータを求め、各メッシュの形状と拡張前の電源プレーン形状を比較して各メッシュの電源プレーンの形状の拡張部分に相当するメッシュ面積（即ち、電源プレーンの形状の拡張により生じる各メッシュの面積の増加分）を求め、このメッシュ面積を用いてパラメータを補正する手段を構成する。
【００２９】
尚、コンピュータシステム１００の構成は図６及び図７に示す構成に限定されるものではなく、代わりに各種周知の構成を使用しても良い。又、コンピュータシステム１００は、ディスプレイ１０２、キーボード１０３、マウス１０４を使用しない構成であっても良い。
【００３０】
図８は、本実施例の電源メッシュモデル生成手順を説明するフローチャートであり、ＣＰＵ２０１が本実施例のプログラムを実行することにより行われる。通常、プリント回路基板（ＰＣＢ）、マルチ・チップ・モジュール（ＭＣＭ）、ＬＳＩパッケージ等の回路基板上に設けられた複数の導体層の膜厚は同じであるため、以下の説明では説明の便宜上、各電源導体層（電源プレーン）の膜厚が同じであるものとする。図８において、ステップＳ１１は、設計対象である回路基板の電源関係のデータを含むＣＡＤデータを取得する。ＣＡＤデータは、コンピュータシステム１００の入力手段又は記憶手段から入力されても、他のコンピュータシステムから入力されても、コンピュータシステム１００の外部の記録媒体１０６等の外部記憶手段から入力されても良い。ステップＳ１２は、取得したＣＡＤデータから、各層毎に接続関係にある導体の形状データを合成して、電源プレーンのデータ（以下、単に電源プレーンデータと言う）を作成する。電源プレーンは各層毎の電源導体の一つながりの形状を有し、ＣＡＤデータでは複数の多角形やラインデータで構成されていても、一つながりのものを合成した形状のものを一つの電源プレーンと定義する。電源プレーンは、電源電圧を供給するための電源プレーン又は接地するためのグランドプレーンのどちらであっても良い。尚、同じ平面上に設けられた複数の電源導体層は、同じ電源電圧を供給するものであれば一つの電源プレーンとみなし、異なる電源電圧を供給するものであれば複数の電源プレーンとみなす。
【００３１】
ステップＳ１３は、電源プレーンデータを拡張する。拡張する幅の値として、拡張対象の電源プレーンのある層と近接する層との層間距離に比例した値を使用することができる。又、拡張する幅の値として、観測対象とするＬＳＩからの距離に応じた拡張幅の変化量を保存したテーブルを設け、このテーブルを用いて拡張する幅を観測対象とするＬＳＩからの距離に応じて変化させても良い。更に、以下に説明するように、前者と後者を組み合わせて使用することもできる。
【００３２】
図９は、ステップＳ１３で行われる電源プレーンデータの拡張処理を説明する平面図である。図９に示す例えば一辺が５００ｍｍの正方形の回路基板５１の電源プレーン５２は、穴（又はＶＩＡホール）５３，５４，５５及び観測対象とするＬＳＩ５６を有する。穴５３，５４の直径は例えば１ｍｍ〜２ｍｍである。穴５５のサイズは、ＬＳＩ５６のサイズに応じて決定される。ステップＳ１３による電源プレーンデータの拡張処理は、次のステップＳＴ１〜ＳＴ９を含む。
【００３３】
ステップＳＴ１は、ステップＳ１２で作成された電源プレーンデータに対して、拡張対象とする電源プレーンを一つ（この場合、電源プレーン５２を）抽出する。ステップＳＴ２は、拡張対象の電源プレーン５２のある層と近接層との層間距離dを求め、層間距離dに対して係数kを乗算して基本拡張幅を決定する。係数kは、回路基板の材質に応じて任意の値に設定できるものとする。
【００３４】
ステップＳＴ３は、電源プレーン５２の外形形状に対して外側に基本拡張幅を拡張した形状５２Ａを作成する。
【００３５】
ステップＳＴ４は、電源プレーン５２内の穴５５と観測対象とするＬＳＩ５６とが最も接近する距離を取得する。ステップＳＴ５は、ＬＳＩ５６からの距離と拡張幅の変化量の対応を保存したテーブルから、ステップＳＴ４で取得した距離に応じた拡張幅の変化量を取得して拡張幅を決定する。このテーブルは、例えばコンピュータシステム１００内の記憶手段に格納されている。ステップＳＴ６は、電源プレーン５２内の穴５３〜５５の形状に対して内側にステップＳＴ５で決定した拡張幅を拡張した形状５２Ｂを作成する。ステップＳＴ７は、ステップＳＴ６で穴５３〜５５の形状を拡張した際に、穴５３のように穴として残る形状が無くなった場合にはその穴データを削除する。
【００３６】
このように、図９にハッチングで示す電源プレーン５２の外形形状に対して外側に拡張すると共に、穴５３〜５５の形状に対して内側に拡張することで、電源プレーン５２はクロスハッチングで示す５２Ａ，５２Ｂの部分が拡張される。
【００３７】
ステップＳＴ４〜ＳＴ７の処理は、電源プレーン内の全ての穴データに対して行われる。
【００３８】
図１０は、層間距離ｄによる電源プレーンの端面部分の影響と拡張幅を説明する断面図である。同図中、５２−１〜５２−３は電源プレーン、５４は電源プレーン５２−２に設けられた穴、６１は穴５４を介して図示を省略する絶縁層を挟んで対向する電源プレーン５２−１，５２−３の部分で形成される電源ペアを示す。又、矢印は電源プレーン５２−２の端面部分のパラメータへの影響を示す。
【００３９】
図１０（ａ）は層間距離ｄが長い場合を示す。この図の上部に示すように、層間距離ｄが長いと、電源プレーン５２−２の端面の影響を受ける範囲Ｅ１が広い。そこで、電源プレーン５２−２の穴５４の形状に対して内側に拡張する幅ｗは、電源プレーン５２−２のある層と、電源プレーン５２−１（又は５２−３）のある近接する層と層間距離ｄに比例する値、即ち、ｗ＝ｄ×ｋに決定する。
【００４０】
図１０（ｂ）は層間距離ｄが短い場合を示す。この図の上部に示すように、層間距離ｄが長いと、電源プレーン５２−２の端面の影響を受ける範囲Ｅ２は狭い。そこで、電源プレーン５２−２の穴５４の形状に対して内側に拡張する幅ｗは、電源プレーン５２−２のある層と、電源プレーン５２−１（又は５２−３）のある近接する層と層間距離ｄに比例する値、即ち、ｗ＝ｄ×ｋに決定するが、ｗの値は図１０（ａ）の場合より小さい。
【００４１】
図１１は、観測対象のＬＳＩ５６からの距離に応じた拡張幅を説明する平面図である。図１１中、図９と同一部分には同一符号を付し、その説明は省略する。図１２は、観測対象のＬＳＩ５６からの距離と拡張幅の関係を説明する図であり、ＬＳＩ５６からの距離と拡張幅の変化量の対応を保存したテーブルに相当する。
【００４２】
図１１において、回路基板５１の電源プレーン５２には、ＬＳＩ５６及び穴５３−１〜５３−４が設けられている。図１２に示すように、電源プレーン５２の拡張幅Ｗは、観測対象のＬＳＩ５６からの距離Ｄに応じて変化する。例えばＤ≦２０ｍｍの場合、電源プレーン５２の拡張幅ｗは基本拡張幅ｗｂ×１．０に設定される。又、２０ｍｍ<Ｄ≦６０ｍｍの場合、電源プレーン５２の拡張幅ｗは基本拡張幅ｗｂ×２．０に設定される。拡張幅ｗを決定するのに基本拡張幅ｗｂに乗算される値が、観測対象のＬＳＩ５６からの距離Ｄが長い程大きいのは、回路基板５１の特に１０ＭＨｚ以上の高周波特性を解析する場合、電源プレーン５２の端面部分の影響が無視し得る程度に小さいからである。図１１では、穴５３−１に対する電源プレーン５２の拡張幅ｗがｗｂ×１．０、穴５３−２に対する電源プレーン５２の拡張幅ｗがｗｂ×２．０、穴５３−３に対する電源プレーン５２の拡張幅ｗがｗｂ×３．０、穴５３−４に対する電源プレーン５２の拡張幅ｗがｗｂ×４．０に設定される。
【００４３】
尚、距離Ｄの値は図１２に示すものに限定されるものではない。距離Ｄは、基板材質、電源導体層の膜厚、ＬＳＩからの引き出し線幅、ＬＳＩからの引き出し配線につながるＶＩＡの直径等に応じて適切に設定可能である。又、拡張幅ｗを決定するのに基本拡張幅ｗｂに乗算される値も図１２に示すものに限定されるものではない。
【００４４】
ステップＳＴ８は、拡張後の電源プレーン形状のデータを保存する。ステップＳＴ９は、拡張前の電源プレーン形状データと拡張後の電源プレーン形状データとの対応関係をデータとして保存する。
【００４５】
ステップＳＴ１〜ＳＴ９の処理は、回路基板内の全ての電源プレーンデータに対して行われる。
【００４６】
ステップＳ１４は、拡張後の電源プレーン形状データに基づいて、異なる層に存在する２つの電源プレーンが絶縁層を挟んで対向する部分を抽出して得られる形状のものを一つの電源ペアとして抽出する。この場合、２つの電源プレーンの間の層にある別の電源プレーンの穴を透過して対向する部分も抽出対象とし、電源ペアとして抽出する。
【００４７】
ステップＳ１５は、ノードリンクで接続されるノードを生成する。具体的には、電源プレーン及び電源ペアに対して、ピンの接続位置及びＶＩＡの接続位置にノードを生成する。又、これに加え、一定間隔にノードを生成する。このようにして生成されたノードが、解析モデルのノードとなる。
【００４８】
ステップＳ１６は、電源プレーンの形状をメッシュに分割する。ステップＳ１６による電源プレーンの形状をメッシュに分割するメッシュ分割処理は、次のステップＳＴ１１〜ＳＴ１８を含む。
【００４９】
ステップＳＴ１１は、電源プレーンに生成されたノードの一つに着目する。ステップＳＴ１２は、着目ノードを取り囲む近傍のノードを探索する。ステップＳＴ１３は、着目ノードと近傍ノードとの間に仮想の垂直二等分線を引き、この垂直二等分線で囲まれた図形を着目ノードに対するメッシュ領域と定義し、着目ノードと近傍ノードとを結ぶ仮想線をノード間リンク（又は、ノードリンク）と定義する。
【００５０】
ステップＳＴ１１〜ＳＴ１３の処理は、電源プレーン内の全てのノードに対して行われる。
【００５１】
ステップＳＴ１４は、電源ペア内に生成されたノードを一つ選択し、選択されたノードを着目ノードとする。ステップＳＴ１５は、着目ノードを取り囲む近傍のノードを探索する。ステップＳＴ１６は、着目ノードと近傍ノードとの間に仮想の垂直二等分線を引き、この垂直二等分線で囲まれた図形を着目ノードに対するメッシュ領域とする。
【００５２】
ステップＳＴ１１〜ＳＴ１３の処理は、電源ペア内の全てのノードに対して行われる。
【００５３】
ステップＳ１７は、各インダクタ、各キャパシタ及び各抵抗のパラメータを算出し、ステップＳ１８は、パラメータを補正するパラメータ補正処理を行う。ステップＳ１８が行うパラメータ補正処理は、図１のステップＳ７が行う従来のパラメータ補正処理とは異なり、後述するように演算処理が簡単であり、且つ、演算時間も短い。
【００５４】
ステップＳ１７，Ｓ１８による抵抗のパラメータ算出処理及び補正処理、インダクタのパラメータ算出処理及び補正処理、キャパシタのパラメータ算出処理及び補正処理は、次のように行われる。
【００５５】
ステップＳ１７，Ｓ１８による抵抗のパラメータ算出処理及び補正処理は、次のステップＳＴ２１〜ＳＴ２５を含む。ステップＳＴ２１は、ステップＳＴ１３で作成されたノード間リンクの一つに着目する。ステップＳＴ２２は、ノード間リンクの両端のノード間距離（ノードリンクの長さと同一）とメッシュの幅からノード間の抵抗値を求める。ステップＳ２２の抵抗のパラメータ算出処理で用いたメッシュの幅は、電源プレーンの拡張により幅が拡張されていたり、穴が埋められていたりするものであるため、実際の抵抗値よりも低く算出されている。このため、次のステップＳＴ２３〜ＳＴ２５のパラメータ補正処理を行う。
【００５６】
ステップＳＴ２３は、算出対象のメッシュ形状と拡張前の電源プレーン形状とのアンド（ＡＮＤ）演算を行う。ステップＳＴ２４は、算出対象のメッシュ形状とステップＳＴ２３のＡＮＤ演算で求めた形状との面積比を求める。ステップＳＴ２５は、ステップＳＴ２２で求めた抵抗値に、ステップＳＴ２４で求めた面積比と係数を乗算して補正後の抵抗値を求める。この場合の係数は、通常は１．０であるが、任意の値に設定できるものとする。
【００５７】
ステップＳＴ２１〜ＳＴ２５の処理は、全てのノードリンクに対して行われる。
【００５８】
ステップＳ１７，Ｓ１８によるインダクタのパラメータ算出処理及び補正処理は、次のステップＳＴ３１〜ＳＴ３５を含む。ステップＳＴ３１は、ステップＳＴ１３で作成されたノード間リンクの一つに着目する。ステップＳＴ３２は、ノード間リンクの両端のノード間距離（ノードリンクの長さと同一）とメッシュの幅と層間距離からノード間のインダクタンス値を求める。抵抗値の場合と同様に、ステップＳＴ３２のインダクタンスのパラメータ算出処理で用いたメッシュの幅は、電源プレーンの拡張により幅が拡張されていたり、穴が埋められていたりするものであるため、実際のインダクタンス値よりも低く算出されている。このため、次のステップＳＴ３３〜ＳＴ３５のパラメータ補正処理を行う。
【００５９】
ステップＳＴ３３は、算出対象のメッシュ形状と拡張前の電源プレーン形状とのＡＮＤ演算を行う。ステップＳＴ３４は、算出対象のメッシュ形状とステップＳＴ３３のＡＮＤ演算で求めた形状との面積比を求める。ステップＳＴ３５は、ステップＳＴ３２で求めたインダクタンス値に、ステップＳＴ３４で求めた面積比と係数を乗算して補正後のインダクタンス値を求める。この場合の係数は、通常１．０であるが、任意の値に設定できるものとする。
【００６０】
ステップＳＴ３１〜ＳＴ３５の処理は、全てのノードリンクに対して行われる。
【００６１】
ステップＳ１７，Ｓ１８によるキャパシタのパラメータ算出処理及び補正処理は、次のステップＳＴ４１〜ＳＴ４５を含む。ステップＳＴ４１は、ステップＳＴ１６で作成された電源ペアのメッシュの一つに着目する。ステップＳＴ４２は、メッシュの面積と層間距離からノード間のキャパシタンス値を求める。ステップＳＴ４２のキャパシタンス値算出で用いたメッシュの面積は、電源プレーンの拡張により幅が拡張されていたり、穴が埋められていたりするものであるため、実際のキャパシタンス値よりも高く算出されている。このため、次のステップＳＴ４３〜ＳＴ４５のパラメータ補正処理を行う。
【００６２】
ステップＳＴ４３は、算出対象のメッシュ形状と拡張前の電源プレーン形状とのＡＮＤ演算を行う。ステップＳＴ４４は、算出対象のメッシュ形状とステップＳＴ４３のＡＮＤ演算で求めた形状との面積比を求める。ステップＳＴ４５は、ステップＳＴ４２で求めたキャパシタンス値に、ステップＳＴ４４で求めた面積比と係数を除算して補正後のキャパシタンス値を求める。この場合の係数は、通常１．０であるが任意の値に設定できるものとする。
【００６３】
ステップＳＴ４１〜ＳＴ４５の処理は、全てのノードリンクに対して行われる。
【００６４】
ステップＳ１９は、各メッシュをインダクタ、キャパシタ、抵抗等の等価回路に変換した電源メッシュモデル、即ち、解析モデルを生成し、処理は終了する。ステップＳ１９による電源メッシュモデル生成処理は、次のステップＳＴ５１〜ＳＴ５３を含む。ステップＳＴ５１は、電源プレーンのノード間をステップＳＴ３５で求めたインダクタンスとステップＳＴ４５で求めた抵抗で接続したメッシュモデルを作成する。ステップＳＴ５２は、ステップＳＴ５１で作成したメッシュモデルに対して、電源ペアの層間のノード間をステップＳＴ２５で求めたキャパシタンスで接続したメッシュモデルを追加する。ステップＳＴ５３は、ステップＳＴ５２で作成したメッシュモデルに対して、ＶＩＡのメッシュモデルを追加して、電源メッシュモデル（解析モデル）を生成する。
【００６５】
本実施例によれば、電源プレーンを拡張することにより、微小な穴が削除され、微小な穴を透過した微小な電源ペアの発生を抑止することができる。
【００６６】
電源プレーンの端面に近い部分では、電源ペアを構成している電源プレーン間の影響よりも、電源ペアの周辺の電源プレーンの端面部分の影響が大きいため、拡張後の電源プレーンで作られた電源ペアは、実際に影響のある電源プレーンで電源ペアが作成されていると言える。このため、従来例のように電源ペア近傍にある電源プレーンを探してパラメータを補正する必要が無くなる。
【００６７】
各メッシュの、電源プレーンの拡張部分に相当するメッシュ面積に応じてインダクタンス値、キャパシタンス値、抵抗値のパラメータを補正することで、電源プレーンを拡張したことによる精度の低下を最低限に抑えることができる。
【００６８】
拡張後の電源プレーン形状のデータと拡張前の電源プレーン形状との対応付けがデータとして保存されているため、従来例のように近傍電源プレーンの探索の時間をかけずにパラメータ補正処理を行うことができる。
【００６９】
回路基板の例えば１０ＭＨｚ以上の高周波特性は、観測対象のＬＳＩ周辺の引き出しパターン形状、ＶＩＡ形状やＬＳＩ周辺に搭載されたキャパシタ（パスコンデンサ）の特性が支配的になる。このため、ＬＳＩから離れた部分はＬＳＩ近傍よりも電源プレーンを拡張する幅を大きくしても解析精度に大きな影響を与えない。この結果、ＬＳＩからの距離に応じて電源プレーンを拡張する幅を大きくすることができ、この幅が大きくなることで削除される穴が増え、穴を介して作成される電源ペアを更に削減することが可能となる。
【００７０】
次に、本実施例の効果を図１３〜図１６と共に説明する。図１３は電源プレーン５２−１の端面部分の影響を考慮可能な周知の２次元フィールドソルバを用いたインピーダンス値の算出を説明する断面図を示し、図１４は電源プレーン５２−１の端面部分の影響を考慮しないインダクタンス値の算出を説明する断面図を示す。図１３及び図１４中、図１０と同一部分には同一符号を付し、その説明は省略する。図１３及び図１４において、電源プレーン５２−１，５２−２間の距離及び電源プレーン５２−２，５２−３間の距離は、いずれも２３４μｍである。電源プレーン５２−２の幅Ｘは、１０００μｍ又は２０００μｍに設定した。
【００７１】
図１５は、図１３の場合の電源プレーン５２−２の端面部分の影響を考慮した周知の２次元フィールドソルバを用いたインピーダンス値の算出結果と、図１４の場合の電源プレーン５２−２の端面部分の影響を考慮しないインダクタンス値の算出結果を示す図である。図１５中、縦軸はインダクタンス値（ｎＨ／ｍ）、横軸は拡張幅ｗ（μｍ）を示す。図１５において、Ｉ，ＩＩは夫々図１４においてＸ＝１０００μｍ，Ｘ＝２０００μｍの場合について拡張幅ｗを０〜２５０μｍまで変化させた算出結果を示し、ＩＩＩ，ＩＶは夫々図１３においてＸ＝１０００μｍ，Ｘ＝２０００μｍの場合の２次元フィールドソルバを用いた場合の算出結果を示す。図１５からもわかるように、図１３及び図１４の如き層間距離の電源プレーンの場合、拡張幅ｗを約１３０μｍに設定すれば、電源プレーン５２−２の端面部分の影響を考慮しないインダクタンス値の算出結果が、電源プレーン５２−２の端面部分の影響を考慮した周知の２次元フィールドソルバを用いたインピーダンス値の算出結果と略同じ値となることが確認された。
【００７２】
尚、本実施例では、回路基板５１の１０ＭＨｚ以上の高周波特性を解析する場合を想定しているため、特に解析結果を大きく左右するインダクタンス値について検証したが、当業者であれば、上記拡張幅ｗを適切に設定することで、抵抗値及びキャパシタンス値等の他のパラメータについても、電源プレーン５２−２の端面部分の影響を考慮しないパラメータ値の算出方法により、電源プレーン５２−２の端面部分の影響を考慮するパラメータ値の算出方法と略同じ算出結果を得ることができることは明らかであろう。
【００７３】
図１６は、図１に示す従来例及び図８に示す本実施例の解析結果を比較する図である。図１６中、縦軸は解析結果（インピーダンス値）の実際に作成した回路基板に対する実測値との差（％）、横軸は周波数（Ｈｚ）を示し、「１．Ｅ＋０ｉ」（ｉ＝０〜９）は１．０×１０ｉを表す。図１６において、ＸＩは本実施例による解析結果を示し、ＸＩＩは図１に示す従来例においてステップＳ７のパラメータ補正処理を行わない場合の解析結果を示す。図１６からもわかるように、従来例の場合にパラメータ補正処理を行わないと解析結果に４０％以上の誤差が生じるが、本実施例では従来例の如きパラメータ補正処理を行わないにもかかわらず、解析結果に生じる誤差は１５％未満であることが確認された。尚、逓周波数領域で発生している１％程度の誤差は、電源プレーンを拡張する前後の面積比に基づいた抵抗値の補正処理で適切に補正可能である。
【００７４】
尚、本発明は、以下に付記する発明をも包含するものである。
（付記１）
回路基板に生じる電源ノイズを解析するのに適した電源又はグランド層の解析モデルを設計するコンピュータによる設計方法であって、
該回路基板のＣＡＤデータから、該回路基板の各層毎に、電源導体の一つながりの形状を有し、電源を供給或いは接地するための電源プレーンを作成する工程と、
該電源プレーンの形状を所定の幅で拡張する拡張工程と、
拡張後の電源プレーンを用いて、互いに異なる層に存在する２つの電源プレーンが絶縁体を挟んで対向する部分で形成される電源ペアを作成する工程と、
該拡張後の電源プレーン及び該電源ペアに対して、ノードを生成すると共にメッシュ分割を行う工程と、
ノード間のパラメータを求め、各メッシュの形状と拡張前の電源プレーン形状を比較して各メッシュの該電源プレーンの形状の拡張部分に相当するメッシュ面積を求め、該メッシュ面積を用いて該パラメータを補正する工程とを含むことを特徴とする、設計方法。
（付記２）
該拡張工程は、該電源プレーンの外形を外側に向かって拡げることを特徴とする、付記１記載の設計方法。
（付記３）
該拡張工程は、該電源プレーンに穴が設けられている場合、前記穴を内側に向かって拡げることを特徴とする、付記１記載の設計方法。
（付記４）
該拡張工程は、拡張対象の電源プレーンのある層と、拡張対象の電源プレーンがある層に近接する層との層間距離に比例した値に、該所定の幅を設定することを特徴とする、付記１乃至３のいずれか１項記載の設計方法。
（付記５）
該拡張工程は、該回路基板上の観測対象のＬＳＩからの距離に応じた値に該所定の幅を設定することを特徴とする、付記１乃至４のいずれか１項記載の設計方法。
（付記６）
各メッシュを該パラメータの等価回路に変換した電源メッシュモデルを該解析モデルとして生成する工程を更に含むことを特徴とする、付記１乃至５のいずれか１項記載の設計方法。
（付記７）  該パラメータは、インダクタンス値、キャパシタンス値或いは抵抗値の中から選択されたものであることを特徴とする、付記１乃至６のいずれか１項記載の設計方法。
（付記８）
コンピュータに、回路基板に生じる電源ノイズを解析するのに適した電源又はグランド層の解析モデルを設計させるプログラムであって、
該コンピュータに、該回路基板のＣＡＤデータから、該回路基板の各層毎に、電源導体の一つながりの形状を有し、電源を供給或いは接地するための電源プレーンを作成させる手順と、
該コンピュータに、該電源プレーンの形状を所定の幅で拡張させる拡張手順と、
該コンピュータに、拡張後の電源プレーンを用いて、互いに異なる層に存在する２つの電源プレーンが絶縁体を挟んで対向する部分で形成される電源ペアを作成させる手順と、
該コンピュータに、該拡張後の電源プレーン及び該電源ペアに対して、ノードを生成させると共にメッシュ分割を行わせる手順と、
該コンピュータに、ノード間のパラメータを求めさせ、各メッシュの形状と拡張前の電源プレーン形状を比較して各メッシュの該電源プレーンの形状の拡張部分に相当するメッシュ面積を求めさせ、該メッシュ面積を用いて該パラメータを補正させる手順とを含むことを特徴とする、プログラム。
（付記９）
該拡張手順は、該コンピュータに、該電源プレーンの外形に対しては外側に向かって拡げさせ、該電源プレーンに設けられた穴に対しては内側に向かって拡げさせることを特徴とする、付記８記載のプログラム。
（付記１０）
該拡張手順は、該コンピュータに、拡張対象の電源プレーンのある層と、拡張対象の電源プレーンがある層に近接する層との層間距離に比例した値に、該所定の幅を設定させることを特徴とする、付記８又は９記載のプログラム。
（付記１１）
該拡張手順は、該コンピュータに、該回路基板上の観測対象のＬＳＩからの距離に応じた値に該所定の幅を設定させることを特徴とする、付記８乃至１０のいずれか１項記載のプログラム。
（付記１２）
該コンピュータに、各メッシュを該パラメータの等価回路に変換した電源メッシュモデルを該解析モデルとして生成させる手順を更に含むことを特徴とする、付記８乃至１１のいずれか１項記載のプログラム。
（付記１３）
該パラメータは、インダクタンス値、キャパシタンス値或いは抵抗値の中から選択されたものであることを特徴とする、付記８乃至１２のいずれか１項記載のプログラム。
（付記１４）
付記８乃至１３のいずれか記載のプログラムを格納したことを特徴とする、コンピュータ読み取り可能な記憶媒体。
（付記１５）
回路基板に生じる電源ノイズを解析するのに適した電源又はグランド層の解析モデルを設計する設計装置であって、
該回路基板のＣＡＤデータから、該回路基板の各層毎に、電源導体の一つながりの形状を有し、電源を供給或いは接地するための電源プレーンを作成する手段と、
該電源プレーンの形状を所定の幅で拡張する拡張手段と、
拡張後の電源プレーンを用いて、互いに異なる層に存在する２つの電源プレーンが絶縁体を挟んで対向する部分で形成される電源ペアを作成する手段と、
該拡張後の電源プレーン及び該電源ペアに対して、ノードを生成すると共にメッシュ分割を行う手段と、
ノード間のパラメータを求め、各メッシュの形状と拡張前の電源プレーン形状を比較して各メッシュの該電源プレーンの形状の拡張部分に相当するメッシュ面積を求め、該メッシュ面積を用いて該パラメータを補正する手段とを備えたことを特徴とする、設計装置。
（付記１６）
コンピュータにより回路基板に生じる電源ノイズを解析するのに適した電源又はグランド層の解析モデルを設計するＣＡＤシステムであって、
該回路基板のＣＡＤデータから、該回路基板の各層毎に、電源導体の一つながりの形状を有し、電源を供給或いは接地するための電源プレーンを作成する手段と、
該電源プレーンの形状を所定の幅で拡張する拡張手段と、
拡張後の電源プレーンを用いて、互いに異なる層に存在する２つの電源プレーンが絶縁体を挟んで対向する部分で形成される電源ペアを作成する手段と、
該拡張後の電源プレーン及び該電源ペアに対して、ノードを生成すると共にメッシュ分割を行う手段と、
ノード間のパラメータを求め、各メッシュの形状と拡張前の電源プレーン形状を比較して各メッシュの該電源プレーンの形状の拡張部分に相当するメッシュ面積を求め、該メッシュ面積を用いて該パラメータを補正する手段とを備えたことを特徴とする、ＣＡＤシステム。
【００７５】
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。
【図面の簡単な説明】
【００７６】
【図１】従来の電源メッシュモデル生成手順の一例を示すフローチャートである。
【図２】電源メッシュモデル生成手順で生成されるデータを説明する図である。
【図３】微小な電源ペアを説明する図である。
【図４】電源プレーンの端面部分の影響を説明する断面図である。
【図５】パラメータ補正処理を説明するフローチャートである。
【図６】本発明の一実施例が適用されるコンピュータシステムを示す斜視図である。
【図７】コンピュータシステムの本体部内の要部の構成を説明するブロック図である。
【図８】電源メッシュモデル生成手順を説明するフローチャートである。
【図９】電源プレーンデータの拡張処理を説明する平面図である。
【図１０】層間距離による電源プレーンの端面部分の影響と拡張幅を説明する断面図である。
【図１１】観測対象のＬＳＩからの距離に応じた拡張幅を説明する平面図である。
【図１２】観測対象のＬＳＩからの距離と拡張幅の関係を説明する図である。
【図１３】電源プレーンの端面部分の影響を考慮可能な周知の２次元フィールドソルバを用いたインピーダンス値の算出を説明する断面図である。電源プレーン５２−１の端面部分の影響を考慮しないインダクタンス値の算出を説明する断面図である。
【図１４】電源プレーンの端面部分の影響を考慮しないインダクタンス値の算出を説明する断面図である。
【図１５】電源プレーンの端面部分の影響を考慮したインダクタンス値の算出結果と影響を考慮しないインダクタンス値の算出結果を示す図である。
【図１６】従来例及び本実施例の解析結果を比較する図である。
【符号の説明】
【００７７】
５１      回路基板
５２，５２−１〜５２−３      電源プレーン
５３〜５５      穴
５６      ＬＳＩ
６１      電源ペア
１００      コンピュータシステム
１０１      本体部
１０２      ディスプレイ
１０２ａ      表示画面
１０３      キーボード
１０４      マウス
１０５      モデム
１０６      記録媒体
１１０      ディスク
２００      バス
２０１      ＣＰＵ
２０２      メモリ部
２０３      ディスクドライブ
２０４      ハードディスクドライブ
【図１】
2008225698.tif 000003
【図２】
2008225698.tif 000004
【図３】
2008225698.tif 000005
【図４】
2008225698.tif 000006
【図５】
2008225698.tif 000007
【図６】
2008225698.tif 000008
【図７】
2008225698.tif 000009
【図８】
2008225698.tif 000010
【図９】
2008225698.tif 000011
【図１０】
2008225698.tif 000012
【図１１】
2008225698.tif 000013
【図１２】
2008225698.tif 000014
【図１３】
2008225698.tif 000015
【図１４】
2008225698.tif 000016
【図１５】
2008225698.tif 000017
【図１６】
2008225698.tif 000018