(57)【要約】【課題】  積層型圧電セラミックス素子の一部に抵抗層を形成し、リンキングによる過電流を抑制することで、発熱しにくい積層型圧電セラミックス素子を提供すること。【解決手段】  圧電セラミックス層２と内部電極３とを交互に積層し、この積層体の側面に内部電極３が一層おきに対向電極となるように内部電極３を側面に露出させ、下部外部電極８の上に抵抗層７を形成し、さらにその上に外部電極４を形成する。外部電極４とリード線５は、導電性接合剤６であるはんだあるいは導電性ペースト等により接続し、発熱しにくい積層型圧電セラミックス素子を可能とする。【選択図】  図２
2008010475.tif 000002
【特許請求の範囲】
【請求項１】
複数の圧電セラミックス層と複数の内部電極層とを交互に積層して一体化させた積層体で、前記積層体の側面に露出した内部電極と電気的に接続する外部電極を形成した積層型圧電セラミックス素子において、前記内部電極と前記外部電極の間に抵抗層が形成されていることを特徴とする積層型圧電セラミックス素子。
【請求項２】
前記抵抗層は、カーボン、パラジウム、酸化ルテニウムから選ばれる少なくとも１種を含むことを特徴とする請求項１に記載の積層型圧電セラミックス素子。
【請求項３】
前記抵抗層は、０．５Ω以上、１．０ＭΩ以下であることを特徴とする請求項１または請求項２に記載の積層型圧電セラミックス素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型圧電センサーや積層型圧電アクチュエータ等に用いられる積層型圧電セラミックス素子に関するものである。
【背景技術】
【０００２】
従来、外部からの応力で電圧を発生したり、電圧の印加により変形する圧電セラミックスは、圧力センサーや圧電アクチュエータ等に実用化されてきた。また、近年センサーの感度向上やアクチュエータの変位特性向上のため、圧電セラミックス層と内部電極層を交互に積層一体化し、積層体の側面に露出した内部電極と電気的に接続するように外部電極を形成した構造の積層型圧電セラミックス素子の普及が著しくなっている。従来より、外部電極と内部電極やリード線等との電気的接続を確実に維持し、接続不良を起こさない信頼性の高い積層型圧電セラミックス素子を得ることを主たる目的としていた。
【０００３】
近年、小型で、かつ大きな変位量を必要とする用途が増加し、あるいは共振周波数付近での動作の要求が増加することにより、積層型圧電セラミックス素子そのものが発熱し易くなり、それに伴い諸特性の変動や信頼性に問題が生じてきている。発熱の原因としては、一般的に圧電体の電気的損失（ロス）や、不要な振動の連鎖（以下、リンキングと表す）による過電流の発生などが上げられる。
【０００４】
特許文献１には、積層型圧電セラミックス素子において、機械的品質係数Ｑｍの高い材料による損失の少ない圧電材料を用いることにより、高い振動速度あるいは大振幅でも駆動可能な圧電磁器材料の提供が可能になったことが開示されている。
【０００５】
また、特許文献２には、積層型圧電セラミックス素子の内部電極層を絶縁層で覆い、内部電極層間の電気的接続を確実に維持できる信頼性の高い積層型圧電セラミックス素子の提供が可能になったことが開示されている。
【０００６】
【特許文献１】特開平１１−３１０４５７号公報
【特許文献２】特開２００４−１８６４７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に開示されている発熱の少ない機械的品質係数Ｑｍの高い圧電材料では、変位量の点で、所望の特性が得られない場合があった。また、駆動回路上に積層型圧電セラミックス素子に直列になるように抵抗を入れることで、リンキングによる過電流の発熱を抑制することができるが、駆動回路側に固定抵抗を取り付けることにより材料コスト、製造コストが高くなってしまう場合もあった。
【０００８】
特許文献２に開示されている絶縁層で覆った積層型圧電セラミックス素子では、内部電極層間の電気的接続を確実に維持できる信頼性の高い積層型圧電セラミックス素子の提供は可能となったが、特に高い周波数領域での駆動においては、発熱する場合があった。
【０００９】
そこで、本発明が解決しようとする課題は、積層型圧電セラミックス素子の内部に電気抵抗の高い抵抗層を形成し、駆動回路に固定抵抗を挿入することなく、リンキングによる過電流を抑制し、共振周波数付近でも発熱しにくい積層型圧電セラミックス素子を提供することにある。
【課題を解決するための手段】
【００１０】
本発明は、前記課題の解決のため、複数の圧電セラミックス層と複数の内部電極層とを交互に積層して一体化させた積層体で、積層体の側面に露出した内部電極と電気的に接続する外部電極を形成した積層型圧電セラミックス素子において、内部電極と外部電極の間に抵抗層が形成されていることを特徴とする積層型圧電セラミックス素子である。
【００１１】
さらに、抵抗層は、カーボン、パラジウム、酸化ルテニウムから選ばれる少なくとも１種含むことを特徴とする積層型圧電セラミックス素子である。
【００１２】
また、抵抗層は、０．５Ω以上、１．０ＭΩ以下であることを特徴とする積層型圧電セラミックス素子である。
【発明の効果】
【００１３】
従って、本発明によれば、積層型圧電セラミックス素子の一部に抵抗層を形成し、リンキングによる過電流を抑制することで、発熱しにくい積層型圧電セラミックス素子を提供することができる。
【発明を実施するための最良の形態】
【００１４】
図１は、本発明の実施の形態に係わる積層型圧電セラミックス素子の斜視図である。圧電セラミックス層２と内部電極３とを交互に積層し、この積層体の側面に内部電極３が一層おきに対向電極となるように内部電極３を側面に露出させ、内部電極３と外部電極４とが電気的に接続している。積層型圧電セラミックス素子１に電圧を印加すると、圧電セラミックス層２は内部電極間距離にかかる電界強度に応じて、矢印で示したＸａ方向と、その反対方向のＸｂ方向に伸び、伸び量は電界強度に比例して増加する。
【００１５】
図２は、本発明の実施の形態に係わる図１の積層圧電セラミックス素子Ａ−Ａ’間の断面図である。下部外部電極８の上に抵抗層７を形成し、さらにその上に外部電極４を形成する。外部電極４とリード線５は、導電性接合剤６であるはんだあるいは導電性ペースト等により接続する。抵抗層は、カーボン、パラジウム、酸化ルテニウムのうちいずれか１つを含み、樹脂と溶剤からなる抵抗体ペーストである。
【００１６】
図３は、本発明の実施の形態に係わる積層型圧電セラミックス素子に矩形波を印加したときの電圧及び電流波形である。図３（ａ）は抵抗層なし、図３（ｂ）は抵抗層あり（１０Ω）の場合である。図３（ａ）の抵抗層なしの場合では、積層型圧電セラミックス素子に電圧±５Ｖ、周波数１０ｋＨｚの矩形波を印加したとき、昇圧時、降圧時にリンキングが生じ、リンキングによる過電流が発生している。また、図３（ｂ）の１０Ωの抵抗層を形成した場合では、積層型圧電セラミックス素子に電圧±５Ｖ、周波数１０ｋＨｚの矩形波を印加したとき、抵抗層の形成が、リンキングおよびリンキングによる過電流の抑制に効果があることが分かる。
【実施例】
【００１７】
次に具体的な実施例を挙げ、本発明の積層型圧電セラミックス素子について、さらに詳しく説明する。
【００１８】
ジルコン酸チタン酸鉛を主成分とする圧電セラミックス材料と、銀−パラジウム系内部電極材料を用いて、原料粉末を含むスラリーから得られる圧電セラミックスのグリーンシートに、導電体粉末を含むスラリーを用いて内部電極層を印刷し、所要の大きさに切断した後、積層して脱バインダー、焼成を施した。銀系の合金である下部外部電極の上にカーボンを含む抵抗体ペーストの抵抗層を形成し、さらにその上に銀系の合金である外部電極を形成した。外部電極とリード線は、導電性接合剤としてはんだを用いて接続した。
【００１９】
図４は、本発明の実施例に係わる積層型圧電セラミックスにおける駆動周波数と発熱との関係を示す図である。積層型圧電セラミックス素子に、駆動周波数を変化させ、電圧±５Ｖの矩形波を印加し、使用上限温度を１００℃とした時、抵抗層なしの場合は６０ｋＨｚ以下の駆動周波数でしか使用できないが、抵抗値が０．５Ω以上の抵抗層を形成すると、７０ｋＨｚ以上の駆動周波数でも十分使用可能であった。また、抵抗値が０．５Ω未満では、７０ｋＨｚ未満の駆動周波数までしか使用できず、発熱の抑制にはあまり効果がないことが分かった。
【００２０】
図５は、本発明の実施例に係わる積層型圧電セラミックスにおける抵抗層の抵抗値と変位量の変化率の関係を示す図である。抵抗層の抵抗値が上がるにつれて変位量の変化率は減少していき、抵抗層の抵抗値が１ＭΩ（１０6Ω）を超えた場合では５０％程度の変位量の変化率しか得られないため、抵抗値は１ＭΩ（１０6Ω）以下が良いことが分かった。
【００２１】
以上より、抵抗層を内部電極と外部電極の間に形成することにより、リンキングを抑制することができ、発熱しにくい積層型圧電セラミックス素子を得ることが可能になった。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施の形態に係わる積層圧電セラミックス素子の斜視図。
【図２】本発明の実施の形態に係わる図１の積層圧電セラミックス素子Ａ−Ａ’間の断面図。
【図３】本発明の実施の形態に係わる積層型圧電セラミックス素子に矩形波を印加したときの電圧及び電流波形を示す図。図３（ａ）は抵抗層なしの場合を示す図。図３（ｂ）は抵抗層ありの場合を示す図。
【図４】本発明の実施例に係わる積層型圧電セラミックスにおける駆動周波数と発熱との関係を示す図。
【図５】本発明の実施例に係わる積層型圧電セラミックスにおける抵抗層の抵抗値と変位量の変化率の関係を示す図。
【符号の説明】
【００２３】
１    積層型圧電セラミックス素子
２    圧電セラミックス層
３    内部電極
４    外部電極
５    リード線
６    導電性接合剤
７    抵抗層
８    下部外部電極
【図１】
2008010475.tif 000003
【図２】
2008010475.tif 000004
【図３】
2008010475.tif 000005
【図４】
2008010475.tif 000006
【図５】
2008010475.tif 000007