(57)【要約】【課題】液晶パネル間の表示特性のばらつきを効率良く抑制すること。【解決手段】本発明に係る液晶表示装置の駆動回路３０は、液晶パネル２０の複数の画素１に対して共通に設けられた共通電極６，７に駆動電位ＶＣＯＭ１，ＶＣＯＭ２を印加する。その駆動回路３０は、液晶パネル２０の液晶容量ＬＣ及び保持容量ＳＣの容量値を検出するパネル容量検出回路５０と、駆動電位調整回路６０とを備える。駆動電位調整回路６０は、パネル容量検出回路５０によって検出された容量値に応じて、共通電極６，７に印加される駆動電位ＶＣＯＭ１，ＶＣＯＭ２を可変に設定する。【選択図】図２
2008065058.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有する液晶パネルを駆動する駆動回路であって、
前記液晶パネルの液晶容量及び保持容量の容量値を検出するパネル容量検出回路と、
前記検出された容量値に応じて、前記複数の画素に対して共通に設けられた共通電極に印加される駆動電位を可変に設定する駆動電位調整回路と
を備える
駆動回路。
【請求項２】
請求項１に記載の駆動回路であって、
前記パネル容量検出回路は、
前記容量値に応じて周波数が変化するクロック信号を生成するクロック発振器と、
所定の期間、前記クロック信号のパルス数をカウントするカウンタと、
前記所定の期間のパルス数と基準値との比較を行うコンパレータと
を有し、
前記パネル容量検出回路は、前記比較の結果に基づいて前記容量値を検出する
駆動回路。
【請求項３】
請求項２に記載の駆動回路であって、
前記パネル容量検出回路は、前記比較の結果を示すデジタルデータを前記駆動電位調整回路に出力し、
前記駆動電位調整回路は、
所定の電位を生成する電位生成回路と、
前記デジタルデータに応じた前記駆動電位を前記所定の電位に基づいて生成するＤ／Ａコンバータと
を有する
駆動回路。
【請求項４】
請求項２又は３に記載の駆動回路であって、
前記所定の期間のパルス数が前記基準値より大きくなるほど、前記駆動電位調整回路は、前記駆動電位をより高く設定する
駆動回路。
【請求項５】
請求項１乃至４のいずれかに記載の駆動回路と、
前記液晶パネルと
を具備する
液晶表示装置。
【請求項６】
複数の画素を有する液晶パネルと、
前記複数の画素に対して共通に設けられた共通電極に駆動電位を印加する駆動回路と
を備え、
前記駆動回路は、前記液晶パネルの液晶容量及び保持容量の容量値を検出するパネル容量検出回路を有し、前記検出された容量値に応じて前記駆動電位を可変に設定する
液晶表示装置。
【請求項７】
請求項６に記載の液晶表示装置であって、
前記駆動回路は、前記検出された容量値が小さくなるにつれて前記駆動電位をより高く設定する
液晶表示装置。
【請求項８】
請求項５乃至７のいずれかに記載の液晶表示装置であって、
前記液晶パネルは、前記複数の画素に加えて、ガラス基板上に形成されたダミー容量を有し、
前記駆動回路は、前記ダミー容量に接続されており、前記ダミー容量の容量値に応じて前記駆動電位を可変に設定する
液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関する。特に、本発明は、液晶パネルにおいて複数の画素に対して共通に設けられた共通電極の駆動電位を制御する技術に関する。
【背景技術】
【０００２】
液晶表示装置の液晶パネルは、マトリックス状に配置された複数の画素を有している。図１は、アクティブマトリックス方式の液晶表示装置における、１つの画素１の構成を概略的に示している（特許文献１参照）。
【０００３】
画素１は、ＴＦＴ（Thin Film Transistor）２、液晶セル（液晶容量）ＬＣ、保持容量（Storage Capacitor）ＳＣを有している。ＴＦＴ２のゲート電極２ａはゲート線（走査線）３に接続されている。ＴＦＴ２のソース電極／ドレイン電極の一方はデータ線（信号線）４に接続されており、他方は画素電極５に接続されている。画素電極５は、液晶セルＬＣの一端と保持容量ＳＣの一端に接続されている。液晶セルＬＣの他端は、第１共通電極（対向電極）６に接続されている。また、保持容量ＳＣの他端は、第２共通電極７に接続されている。第１共通電極６及び第２共通電極７は、複数の画素１に対して共通に設けられている。
【０００４】
第１共通電極６には、共通電極電位ＶＣＯＭ１が印加される。つまり、共通電極電位ＶＣＯＭ１は、複数の画素１のそれぞれの液晶容量ＬＣに対して共通に印加される。また、第２共通電極７には、共通電極電位ＶＣＯＭ２が印加される。つまり、共通電極電位ＶＣＯＭ２は、複数の画素１のそれぞれの保持容量ＳＣに対して共通に印加される。
【０００５】
ＴＦＴ２を通して液晶容量ＬＣ及び保持容量ＳＣに画素電位が設定された後、ゲート線３の電位がハイレベルからローレベルに変化する。この際、ＴＦＴ２のゲート容量と、液晶容量ＬＣ及び保持容量ＳＣの合計容量との容量分圧により、画素電位が下がる現象（フィードスルー）が起きる。このフィードスルーが画素駆動の正側と負側とで逆の方向になるため、正側と負側とで画素電圧が異なる現象が発生する。この現象は、表示上はフリッカとして認識される表示装置の問題点である。これを防ぐためには、第１共通電極６及び第２共通電極７の電位をそのフィードスルー分下げる（オフセットを与える）必要がある。このフィードスルーは液晶容量ＬＣと保持容量ＳＣの合計値が小さいほど大きくなる。
【０００６】
特許文献１には、共通電極電位ＶＣＯＭ１のオフセットを設定するために可変抵抗器が用いられる場合、その可変抵抗器が液晶表示装置の小型化を妨げることが記載されている。そのため、特許文献１に記載された技術によれば、共通電極電位ＶＣＯＭ１のオフセットを設定する手段として、可変抵抗器に代えてＤ／Ａコンバータが用いられる。より詳細には、ガラス基板の外部に設けられたＲＯＭに、液晶パネル固有の電位降下分に対応したデジタルデータが予め格納されており、Ｄ／Ａコンバータは、そのデジタルデータに基づいて共通電極電位ＶＣＯＭ１を調整する。
【０００７】
【特許文献１】特開２００４−３６１７５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本願発明者は、次の点に着目した。画素１におけるデータの表示特性は、ＴＦＴ２の負荷容量（液晶容量ＬＣや保持容量ＳＣ）に依存する。従って、液晶容量ＬＣや保持容量ＳＣの製造ばらつきは、表示特性のばらつきを引き起こす。すなわち、液晶パネルの製造ばらつきは、液晶パネル間の表示特性のばらつきを引き起こす。このような表示特性のばらつきは、歩留まりの低下を招く。
【０００９】
液晶パネル間の表示特性のばらつきを抑制するために、共通電極に印加される電位を調整することが考えられる。特許文献１に記載された技術によれば、共通電極電位ＶＣＯＭ１のオフセットを調整するためのデジタルデータが、液晶パネルごとに予め決定され、ガラス基板の外部に設けられたＲＯＭに予め格納される。この手法と同様の手法を、表示特性のばらつきを抑制するために適用することも考えられる。しかしながらその場合、液晶パネルごとにデジタルデータを予め決定しＲＯＭに格納する必要があるため、作業工程が増大し、効率が悪い。
【課題を解決するための手段】
【００１０】
以下に、［発明を実施するための最良の形態］で使用される番号・符号を用いて、［課題を解決するための手段］を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための最良の形態］との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１１】
本発明の第１の観点において、液晶表示装置（１０）の駆動回路（３０）が提供される。液晶表示装置（１０）は、複数の画素（１）を有する液晶パネル（２０）を備える。駆動回路（３０）は、複数の画素（１）に対して共通に設けられた共通電極（６，７）に駆動電位（ＶＣＯＭ１，ＶＣＯＭ２）を印加する。より詳細には、本発明に係る駆動回路（３０）は、液晶パネル（２０）の液晶容量（ＬＣ）及び保持容量（ＳＣ）の容量値を検出するパネル容量検出回路（５０）と、駆動電位調整回路（６０）とを備える。駆動電位調整回路（６０）は、パネル容量検出回路（５０）によって検出された容量値に応じて、共通電極（６，７）に印加される駆動電位（ＶＣＯＭ１，ＶＣＯＭ２）を可変に設定する。
【００１２】
このように、本発明に係る駆動回路（３０）には、液晶パネル（２０）の液晶容量（ＬＣ）及び保持容量（ＳＣ）の容量値を検出するパネル容量検出回路（５０）が内蔵されている。その内蔵のパネル容量検出回路（５０）によって検出された容量値に基づき、共通電極（６，７）に印加される駆動電位（ＶＣＯＭ１，ＶＣＯＭ２）は自動的に調整される。言い換えれば、上記構成を有する駆動回路（３０）を液晶表示装置（１０）に汎用的に搭載することによって、各液晶パネル（２０）における駆動電位（ＶＣＯＭ１，ＶＣＯＭ２）を自動的に調整することが可能となる。液晶パネル（２０）ごとにデジタルデータを予め決定しＲＯＭに格納する必要はない。余計な作業工程は必要なく、共通電極（６，７）の駆動電位（ＶＣＯＭ１，ＶＣＯＭ２）は液晶パネル（２０）ごとに効率良く調整される。また、共通電極（６，７）の駆動電位（ＶＣＯＭ１，ＶＣＯＭ２）が調整されるため、液晶パネル（２０）間の表示特性のばらつきが抑制される。その結果、歩留まりが向上し、また、最適な液晶駆動が実現される。
【００１３】
本発明の第２の観点において、液晶表示装置（１０）が提供される。その液晶表示装置（１０）は、上述の駆動回路（３０）と、その駆動回路（３０）によって駆動される液晶パネル（２０）を備える。つまり、駆動回路（３０）は、液晶パネル（２０）の液晶容量（ＬＣ）及び保持容量（ＳＣ）の容量値に応じて、共通電極（６，７）の駆動電位（ＶＣＯＭ１，ＶＣＯＭ２）を可変に設定する。
【発明の効果】
【００１４】
本発明によれば、液晶パネルの共通電極に印加される駆動電位は自動的に調整される。従って、液晶パネル間の表示特性のばらつきを効率良く抑制することが可能となる。その結果、歩留まりが向上し、また、最適な液晶駆動が実現される。
【発明を実施するための最良の形態】
【００１５】
添付図面を参照して、本発明の実施の形態に係る液晶表示装置を説明する。
【００１６】
図２は、本実施の形態に係るアクティブマトリックス型の液晶表示装置１０の構成を示すブロック図である。液晶表示装置１０は、液晶パネル２０、ゲートドライバ２１、及び液晶パネル駆動ＩＣ３０を備えている。
【００１７】
液晶パネル２０は、マトリックス状に配置された複数の画素１を有している。各画素１は、図１で示された構成を有している。すなわち、各画素１は、ＴＦＴ２、液晶セル（液晶容量）ＬＣ、保持容量ＳＣを有している。ＴＦＴ２のゲート電極２ａはゲート線３に接続されている。ＴＦＴ２のソース電極／ドレイン電極の一方はデータ線４に接続されており、他方は画素電極５に接続されている。画素電極５は、液晶セルＬＣの一端と保持容量ＳＣの一端に接続されている。液晶セルＬＣの他端は、第１共通電極（対向電極）６に接続されている。また、保持容量ＳＣの他端は、第２共通電極７に接続されている。第１共通電極６及び第２共通電極７は、複数の画素１に対して共通に設けられている。尚、第１共通電極６と第２共通電極７の電位は等しくてもよい。
【００１８】
図３Ａは、図２中の線Ａ−Ａ’に沿った断面構造を示しており、画素１の断面構造の一例を示している。図３Ａに示されるように、液晶パネル２０は、ガラス基板１０１と対向ガラス基板１０２を有しており、ガラス基板１０１と対向ガラス基板１０２との間には液晶１０３が挟まれている。ガラス基板１０１上には、ＴＦＴ２と画素電極５が形成されている。ＴＦＴ２は、ゲート電極２ａと、ゲート電極２ａ上に形成されたゲート絶縁膜２ｂと、ゲート絶縁膜２ｂ上に形成された拡散層２ｃを有している。拡散層２ｃは、データ線４と画素電極５に接続されている。画素電極５上には、絶縁膜８を介して第２共通電極７が形成されている。また、対向ガラス基板１０２上には、第１共通電極６が形成されている。第１共通電極６、液晶１０３、及び画素電極５によって液晶容量ＬＣが形成されている。また、第２共通電極７、絶縁膜８、及び画素電極５によって保持容量ＳＣが形成されている。
【００１９】
再度図２を参照して、ゲートドライバ２１は、液晶パネル２０のゲート線３に接続されている。ゲートドライバ２１は、表示対象の画素１に接続されたゲート線３を駆動する。
【００２０】
液晶パネル駆動ＩＣ３０は、液晶パネル２０を駆動するためのＩＣであり、液晶パネル２０に接続されている。図２に示される液晶パネル駆動ＩＣ３０は、ソースドライバ３１、共通電極ドライバ３２、電源３３、タイミングコントローラ（Ｔ／Ｃ）３４を内蔵している。タイミングコントローラ３４は、マスタークロック、水平同期信号、垂直同期信号に基づいて、各種ドライバの動作に必要な各種タイミングパルスを生成する。ソースドライバ３１は、液晶パネル２０のデータ線４に接続されており、表示対象の画素１に接続されたデータ線４を駆動する。
【００２１】
共通電極ドライバ３２は、液晶パネル２０の第１共通電極６及び第２共通電極７に接続されており、それら第１共通電極６及び第２共通電極７を駆動する。より詳細には、共通電極ドライバ３２は、第１共通電極６に駆動電位（共通電極電位）ＶＣＯＭ１を印加し、第２共通電極７に駆動電位（共通電極電位）ＶＣＯＭ２を印加する。駆動電位ＶＣＯＭ１は、複数の画素１のそれぞれの液晶セルＬＣに対して共通に印加される。また、駆動電位ＶＣＯＭ２は、複数の画素１のそれぞれの保持容量ＳＣに対して共通に印加される。
【００２２】
画素１におけるデータの表示特性は、ＴＦＴ２の負荷容量（液晶容量ＬＣや保持容量ＳＣ）に依存する。従って、液晶容量ＬＣや保持容量ＳＣの製造ばらつきは、表示特性のばらつきを引き起こす。つまり、液晶パネル２０の製造ばらつきは、液晶パネル２０間の表示特性のばらつきを引き起こす。このような表示特性のばらつきを抑制するために、共通電極６、７に印加される駆動電位ＶＣＯＭ１、ＶＣＯＭ２は、液晶パネル２０の液晶容量ＬＣ及び保持容量ＳＣの容量値に基づいて調整される。すなわち、本実施の形態に係る共通電極ドライバ３２は、液晶パネル２０の液晶容量ＬＣ及び保持容量ＳＣの容量値に応じて、駆動電位ＶＣＯＭ１、ＶＣＯＭ２を可変に設定する。
【００２３】
より詳細には、共通電極ドライバ３２は、液晶パネル２０の液晶容量ＬＣ及び保持容量ＳＣの容量値を自動的に検出（測定）する機能を有する。液晶パネル２０の液晶容量ＬＣ及び保持容量ＳＣの容量値を検出するために、液晶パネル２０のガラス基板上には、被検出容量４０が形成されている。この被検出容量４０は、ある画素１の液晶容量ＬＣや保持容量ＳＣとは別に設けられる「ダミー容量」である。
【００２４】
図３Ｂは、図２中の線Ｂ−Ｂ’に沿った断面構造を示しており、被検出容量４０の断面構造の一例を示している。図３Ｂに示されるように、ガラス基板１０１上にはダミー画素電極４５が形成されている。ダミー画素電極４５上には、絶縁膜４８を介して第２ダミー共通電極４７が形成されている。また、対向ガラス基板１０２上には、第１ダミー共通電極４６が形成されている。ダミー画素電極４５、第１ダミー共通電極４６、第２ダミー共通電極４７、及び絶縁膜４８のそれぞれは、画素電極５、第１共通電極６、第２共通電極７、及び絶縁膜８と同じ工程で製造される。
【００２５】
ダミー画素電極４５に対する第１ダミー共通電極４６の容量値と第２ダミー共通電極４７の容量値との比率が、画素電極５に対する第１共通電極６の容量値と第２共通電極７の容量値との比率と等しくなるように設計が行われる。第１ダミー共通電極４６及び第２ダミー共通電極４７は電気的に接続され、１つの端子として共通電極ドライバ３２に接続される。また、ダミー画素電極４５は他方の端子として共通電極ドライバ３２に接続される。
【００２６】
共通電極ドライバ３２は、このような被検出容量４０に接続されており、その被検出容量４０の容量値を自動的に検出する。画素単位の容量値（液晶容量ＬＣや保持容量ＳＣ）は数ｐＦと小さいため、液晶パネル２０毎に変動する容量値を精度良く検出することは困難である。一方、画素１とは別に設けられた被検出容量４０（ダミー容量）４０を用いることによって、液晶パネル２０の液晶容量ＬＣ及び保持容量ＳＣの容量値を精度良く検出することが可能となる。共通電極ドライバ３２は、検出された容量値に応じて、共通電極６、７に印加される駆動電位ＶＣＯＭ１、ＶＣＯＭ２を可変に設定する。
【００２７】
図４は、本実施の形態に係る共通電極ドライバ３２の具体的な構成の一例を示している。共通電極ドライバ３２は、パネル容量検出回路５０と駆動電位調整回路６０を備えている。パネル容量検出回路５０は、液晶パネル２０の被検出容量４０に接続されており、液晶パネル２０の液晶容量ＬＣ及び保持容量ＳＣの容量値を検出する。駆動電位調整回路６０は、パネル容量検出回路５０によって検出された容量値に応じて、駆動電位ＶＣＯＭ１、ＶＣＯＭ２を調整する。パネルの容量は一度液晶パネル２０と液晶パネル駆動ＩＣ３０との組み合わせが決まると、頻繁に変化するものではないため、例えば電源投入時に１回だけパネルの容量値に応じた共通電極６，７の駆動電位の調節を行なえばよい。
【００２８】
図４において、パネル容量検出回路５０は、クロック発振器５１、リファレンスカウンタ５２、カウンタ５３、及びコンパレータ５４を有している。
【００２９】
クロック発振器５１は、被検出容量４０に接続されている。クロック発振器５１は、その被検出容量４０に対する充放電によって三角波を生成し、その三角波に基づいて発振クロック信号ＣＬＫを生成する。発振クロック信号ＣＬＫの周波数は、被検出容量４０の容量値に応じて変化する。被検出容量４０の容量値が小さいほど、発振クロック信号ＣＬＫの周波数は大きくなる。このクロック発振器５１は、液晶パネル駆動ＩＣ３０をＯＮさせる電源ＯＮ信号ＰＷに応答して活性化される。
【００３０】
リファレンスカウンタ５２は、電源ＯＮ信号ＰＷに応答して活性化される。このリファレンスカウンタ５２は、液晶表示装置１０の源発振クロック信号ＤＯＴＣＬＫを受け取り、また、カウンタ５３を活性化させるカウンタイネーブル信号ＣＴＥＮを出力する。より詳細には、リファレンスカウンタ５２は、源発振クロック信号ＤＯＴＣＬＫのパルスを所定の数だけカウントし、そのカウント期間のみカウンタイネーブル信号ＣＴＥＮを活性化する。つまり、リファレンスカウンタ５２は、カウンタ５３が活性化される“所定の期間”を規定するために設けてあると言える。
【００３１】
カウンタ５３は、クロック発振器５１から発振クロック信号ＣＬＫを受け取り、また、リファレンスカウンタ５２からカウンタイネーブル信号ＣＴＥＮを受け取る。そして、カウンタ５３は、カウンタイネーブル信号ＣＴＥＮが活性化される“所定の期間”のみ活性化され、その“所定の期間”のみ発振クロック信号ＣＬＫのパルス数をカウントする。カウンタイネーブル信号ＣＴＥＮが非活性化されると、クロック発振の停止を指示する発振停止信号ＳＴＯＰが、カウンタ５３からクロック発振器５１に出力される。また、上記所定の期間にカウントされたパルス数を示すカウント値ＣＮＴが、カウンタ５３からコンパレータ５４に出力される。
【００３２】
被検出容量４０の容量値が小さいほど、発振クロック信号ＣＬＫの周波数は大きくなり、所定の期間のカウント値ＣＮＴは大きくなる。一方、被検出容量４０の容量値が大きいほど、発振クロック信号ＣＬＫの周波数は小さくなり、所定の期間のカウント値ＣＮＴは小さくなる。標準の被検出容量４０の場合のカウント値ＣＮＴは、設計時に算出され、所定の基準値ＲＥＦとして回路内に記憶される。従って、コンパレータ５４は、カウント値ＣＮＴとその基準値ＲＥＦとの比較を行うことによって、被検出容量４０の容量値を判定することができる。コンパレータ５４は、比較結果に対応したデジタルデータＤＡＴＡを、駆動電位調整回路６０に出力する。このデジタルデータＤＡＴＡは、判定された被検出容量４０の容量値に応じた駆動電位ＶＣＯＭ１、ＶＣＯＭ２を示す制御信号であり、駆動電位調整回路６０に駆動電位ＶＣＯＭ１、ＶＣＯＭ２の調整を指示する制御信号である。尚、駆動電位ＶＣＯＭ１、ＶＣＯＭ２が独立して調整される場合、デジタルデータＤＡＴＡは、駆動電位ＶＣＯＭ１の調整用のデジタルデータＤＡＴＡ１と、駆動電位ＶＣＯＭ２の調整用のデジタルデータＤＡＴＡ２とを含んでいる。
【００３３】
図５は、本実施の形態に係る駆動電位調整回路６０の構成の一例を示している。駆動電位調整回路６０は、レギュレータ７０とＤ／Ａコンバータ８０を有している。レギュレータ７０は、所定の電位ＶＲを生成し出力する電位生成回路である。Ｄ／Ａコンバータ８０は、レギュレータ７０の出力電位ＶＲと、上記デジタルデータＤＡＴＡ（ＤＡＴＡ１、ＤＡＴＡ２）を受け取る。このＤ／Ａコンバータ８０は、受け取ったデジタルデータＤＡＴＡ（ＤＡＴＡ１、ＤＡＴＡ２）に応じた駆動電位ＶＣＯＭ１、ＶＣＯＭ２を、レギュレータ７０の出力電位ＶＲに基づいて生成する。
【００３４】
具体的には、Ｄ／Ａコンバータ８０は、抵抗分割回路８１、デコーダ８２−１、８２−２、ボルテージフォロア８３−１、８３−２を有している。抵抗分割回路８１は、直列に接続された複数の抵抗から構成されており、その一端はレギュレータ７０の出力に接続され、その他端はグランドに接続されている。従って、抵抗分割回路８１は、抵抗分割により、レギュレータ７０の出力電位ＶＲとグランド電位との間の複数の基準電位を発生させることができる。デコーダ８２−１は、その複数の基準電位のうちデジタルデータＤＡＴＡ１に対応した１つを選択する。選択された１つの電位は、ボルテージフォロア８３−１を通して、駆動電位ＶＣＯＭ１として出力される。同様に、デコーダ８２−２は、その複数の基準電位のうちデジタルデータＤＡＴＡ２に対応した１つを選択する。選択された１つの電位は、ボルテージフォロア８３−２を通して、駆動電位ＶＣＯＭ２として出力される。
【００３５】
このように、駆動電位調整回路６０は、デジタルデータＤＡＴＡ（ＤＡＴＡ１、ＤＡＴＡ２）に応答して、共通電極６、７の駆動電位ＶＣＯＭ１、ＶＣＯＭ２を基準となる容量値に対するオフセット後の共通電極電位（共通電極電位の基準値）から調整（補正）する。図６は、駆動電位ＶＣＯＭ１、ＶＣＯＭ２の調整値（補正値）、被検出容量４０の容量値、及びカウント値ＣＮＴの関係の一例を示している。被検出容量４０の基準値は横方向の破線で示されており、カウント値ＣＮＴの基準値ＲＥＦは縦方向の破線で示されている。図６に示されるように、カウント値ＣＮＴが基準値ＲＥＦより大きくなるほど、駆動電位ＶＣＯＭ１、ＶＣＯＭ２はより高く設定される。つまり、被検出容量４０の容量値が小さくなるにつれて、駆動電位ＶＣＯＭ１、ＶＣＯＭ２はより高く設定される。
【００３６】
図７は、本実施の形態に係る共通電極ドライバ３２の動作を示すタイミングチャートである。時刻ｔ１において、電源ＯＮ信号ＰＷが活性化され、液晶パネル駆動ＩＣ３０が起動する。これにより、共通電極ドライバ３２も起動し、クロック発振器５１は、発振クロック信号ＣＬＫの生成を開始する。尚、この時点で、駆動電位ＶＣＯＭ１、ＶＣＯＭ２を調整するためのデジタルデータＤＡＴＡ（ＤＡＴＡ１、ＤＡＴＡ２）は、デフォルト値に設定されている。
【００３７】
クロック発振器５１の動作が安定した後の時刻ｔ２において、リファレンスカウンタ５２は、カウンタイネーブル信号ＣＴＥＮを活性化する。それに応答して、カウンタ５３は、発振クロック信号ＣＬＫのパルス数のカウントを開始する。時刻ｔ２から所定の期間Ｔ後の時刻ｔ３において、リファレンスカウンタ５２は、カウンタイネーブル信号ＣＴＥＮを非活性化する。それに応答して、カウンタ５３は、パルス数のカウントを停止する。同時に、発振停止信号ＳＴＯＰによって、クロック発振器５１の動作は停止する。
【００３８】
所定の期間Ｔにカウンタ５３によってカウントされたパルス数を示すカウント値ＣＮＴが、コンパレータ５４に出力される。コンパレータ５４は、カウント値ＣＮＴと基準値ＲＥＦを比較することによって、被検出容量４０の容量値を検出する。そして、コンパレータ５４は、検出された容量値に基づいて、駆動電位調整用のデジタルデータＤＡＴＡを決定する。時刻ｔ４において、駆動電位調整回路６０に入力されるデジタルデータＤＡＴＡは、デフォルト値から補正後の値に変更される。
【００３９】
時刻ｔ５において、レギュレータ７０は活性化され、所定の出力電位ＶＲを出力する。Ｄ／Ａコンバータ８０は、その出力電位ＶＲを、補正後のデジタルデータＤＡＴＡに対応した駆動電位ＶＣＯＭ１、ＶＣＯＭ２に変換する。時刻ｔ６において、共通電極ドライバ３２は、駆動電位ＶＣＯＭ１、ＶＣＯＭ２を、第１共通電極６、第２共通電極７のそれぞれに印加する。時刻ｔ７において、液晶パネル２０に画像が表示される。
【００４０】
以上に説明されたように、本発明に係る共通電極ドライバ３２（液晶パネル駆動ＩＣ３０）には、液晶パネル２０の液晶容量ＬＣ及び保持容量ＳＣの容量値を検出するパネル容量検出回路５０が内蔵されている。その内蔵のパネル容量検出回路５０によって検出された容量値に基づき、共通電極６、７に印加される駆動電位ＶＣＯＭ１、ＶＣＯＭ２は自動的に調整される。言い換えれば、上記構成を有する共通電極ドライバ３２を液晶表示装置１０に汎用的に搭載することによって、各液晶パネル２０における駆動電位ＶＣＯＭ１、ＶＣＯＭ２を自動的に調整することが可能となる。液晶パネル２０ごとにデジタルデータを予め決定しＲＯＭに格納する必要はない。余計な作業工程は必要なく、共通電極６、７の駆動電位ＶＣＯＭ１、ＶＣＯＭ２は液晶パネル２０ごとに効率良く調整される。また、共通電極６、７の駆動電位ＶＣＯＭ１、ＶＣＯＭ２が調整されるため、液晶パネル２０間の表示特性のばらつきが抑制される。その結果、歩留まりが向上し、また、最適な液晶駆動が実現される。
【００４１】
図８は、本実施の形態に係る液晶表示装置１０の変形例を示している。変形例においては、液晶パネル２０の液晶容量ＬＣ及び保持容量ＳＣの容量値を検出するために、既出の被検出容量４０の代わりに、被検出容量９０が用いられる。この被検出容量９０は、液晶パネル２０中のいくつかの画素１により構成されている。例えば、被検出容量９０は、１ライン分のゲート線３に接続される全ての画素１によって構成される。被検出容量９０が構成されるとき、その１ライン分のゲート線３が駆動され、また、被検出容量９０を構成する画素１に接続されるデータ線４は、図示されない短絡線によりショートされる。共通電極ドライバ３２は、その短絡線、第１共通電極６、及び第２共通電極７に接続される。被検出容量４０の場合と同様に、共通電極ドライバ３２は、被検出容量９０の容量値を自動的に検出する。そして、共通電極ドライバ３２は、検出された容量値に応じて、共通電極６、７に印加される駆動電位ＶＣＯＭ１、ＶＣＯＭ２を可変に設定する。
【００４２】
このような変形例によっても、既出の実施の形態と同じ効果が得られる。更に、変形例に特有の効果として、以下のものが挙げられる。実際の画素と同じレイアウトサイズの容量を検出することにより、被測定容量素子の端部におけるフリンジ効果を実際の画素と同じにすることができ、より精度の高い容量値検出が可能となる。また、表示に使用する画素を被検出容量として使用することで、パネル上にダミー容量を形成する面積を用意する必要がなく、よりコストの小さい液晶表示パネルを提供することができる。
【図面の簡単な説明】
【００４３】
【図１】図１は、液晶パネルに含まれる画素の構成を概略的に示す回路図である。
【図２】図２は、本発明の実施の形態に係る液晶表示装置の構成を示すブロック図である。
【図３Ａ】図３Ａは、本発明の実施の形態に係る画素の構造を示す断面図である。
【図３Ｂ】図３Ｂは、本発明の実施の形態に係る被検出容量の構造を示す断面図である。
【図４】図４は、本発明の実施の形態に係る共通電極ドライバの構成を示すブロック図である。
【図５】図５は、本発明の実施の形態に係る駆動電位調整回路の構成を示すブロック図である。
【図６】図６は、共通電極に印加される駆動電位の調整値（補正値）、被検出容量の容量値、及びカウント値の関係の一例を示すグラフである。
【図７】図７は、本発明の実施の形態に係る共通電極ドライバの動作を示すタイミングチャートである。
【図８】図８は、本発明の実施の形態に係る液晶表示装置の変形例を示すブロック図である。
【符号の説明】
【００４４】
１    画素
２    ＴＦＴ
３    ゲート線（走査線）
４    データ線（信号線）
５    画素電極
６    第１共通電極
７    第２共通電極
８    絶縁膜
１０    液晶表示装置
２０    液晶パネル
２１    ゲートドライバ
３０    液晶パネル駆動ＩＣ
３１    ソースドライバ
３２    共通電極ドライバ
３３    電源
３４    タイミングコントローラ
４０    被検出容量
４５    ダミー画素電極
４６    第１ダミー共通電極
４７    第２ダミー共通電極
４８    絶縁膜
５０    パネル容量検出回路
５１    クロック発振器
５２    リファレンスカウンタ
５３    カウンタ
５４    コンパレータ
６０    駆動電位調整回路
７０    レギュレータ
８０    Ｄ／Ａコンバータ
８１    抵抗分割回路
８２    デコーダ
８３    ボルテージフォロア
９０    被検出容量
１０１    ガラス基板
１０２    対向ガラス基板
１０３    液晶
ＬＣ    液晶セル（液晶容量）
ＳＣ    保持容量
ＣＬＫ    発振クロック信号
ＣＮＴ    カウント値
ＣＴＥＮ  カウンタイネーブル信号
ＤＡＴＡ  デジタルデータ（制御信号）
ＤＯＴＣＬＫ  源発振クロック信号
ＰＷ      電源ＯＮ信号
ＲＥＦ    基準値
ＳＴＯＰ  発振停止信号
ＶＣＯＭ１，ＶＣＯＭ２  駆動電位
【図１】
2008065058.tif 000003
【図２】
2008065058.tif 000004
【図３Ａ】
2008065058.tif 000005
【図３Ｂ】
2008065058.tif 000006
【図４】
2008065058.tif 000007
【図５】
2008065058.tif 000008
【図６】
2008065058.tif 000009
【図７】
2008065058.tif 000010
【図８】
2008065058.tif 000011