(57)【要約】【課題】基板の電子素子が破損されることを回避するように、静電気のエネルギーを効果的に低減させるアクティブマトリクスを提供する。【解決手段】アクティブマトリクスであって、少なくとも基板と、前記基板に配置される複数の走査線と、前記走査線と直交するように前記基板に配置される複数の信号線と、前記走査線及び前記信号線に接続される複数の画素ユニットと、前記走査線や前記信号線と交差するように前記基板に配置され、少なくとも前記走査線及び前記信号線が通らないコーナー域を有する静電気放電回路と、前記コーナー域に配置され、前記静電気放電回路に接続される第１静電気対策回路と、を含むアクティブマトリクスを提供する。【選択図】図１
2008225441.tif 000002
【特許請求の範囲】
【請求項１】
アクティブマトリクスであって、少なくとも
基板と、
前記基板に配置される複数の走査線と、
前記走査線と直交するように前記基板に配置される複数の信号線と、
前記走査線及び前記信号線に接続される複数の画素ユニットと、
前記走査線や前記信号線と絶縁して交差するように前記基板に配置され、少なくとも前記走査線及び前記信号線が通らないコーナー域を有する導電体を含む静電気放電回路と、
前記コーナー域に配置され、前記静電気放電回路に接続される第１静電気対策回路と、を含むアクティブマトリクス。
【請求項２】
前記第１静電気対策回路は、少なくとも
第１ダイオードと、
アノードが前記第１ダイオードのカソードに接続され、カソードが前記第１ダイオードのアノードに接続される第２ダイオードと、を含む請求項１に記載のアクティブマトリクス。
【請求項３】
前記静電気放電回路及び前記走査線または前記信号線に接続される複数の第２静電気対策回路と、をさらに含む請求項１に記載のアクティブマトリクス。
【請求項４】
前記第２静電気対策回路は、少なくとも
アノードが前記静電気放電回路に接続され、カソードが前記走査線または前記信号線に接続される第３ダイオードと、
アノードが前記走査線または前記信号線に接続され、カソードが前記静電気放電回路に接続される第４ダイオードと、を含む請求項３に記載のアクティブマトリクス。
【請求項５】
プリント基板と、
前記プリント基板及び前記静電気放電回路に接続される第３静電気対策回路と、をさらに含む請求項１記載のアクティブマトリクス。
【請求項６】
前記プリント基板は、フレキシブルプリント基板である請求項５に記載のアクティブマトリクス。
【請求項７】
前記第３静電気対策回路は、前記静電気放電回路に接続される第１ソース／ドレインと、前記プリント基板に接続される第２ソース／ドレインと、オープンとするゲートと、を有するトランジスタである請求項５に記載のアクティブマトリクス。
【請求項８】
第３静電気対策回路は、少なくとも
アノードが前記静電気放電回路に接続され、カソードが前記プリント基板に接続される第５ダイオードと、
アノードが前記プリント基板に接続され、カソードが前記静電気放電回路に接続される第６ダイオードと、を含む請求項５に記載のアクティブマトリクス。
【請求項９】
前記基板は、ガラス基板である請求項１に記載のアクティブマトリクス。
【請求項１０】
前記基板は、プラスチック基板である請求項１に記載のアクティブマトリクス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクスに関するものであり、特に静電気対策を有するアクティブマトリクスに関するものである。
【背景技術】
【０００２】
一般に、環境や人体に潜んでいる静電気の電圧は数千ボルトに達する可能性がある。アクティブマトリクス（例えば液晶表示装置や有機発光ダイオード表示装置、電子ペーパー表示装置など）の製造工程中において、作業員に潜んでいる数千ボルトに達する静電気がアクティブマトリクスに流れる場合は、アクティブマトリクスの電子素子、例えば薄膜トランジスタ（ＴＦＴ）や内部回路が破損される恐れがある。
【０００３】
アクティブマトリクスの電子素子が静電気によって破損されることを回避するため、従来のアクティブマトリクスは、基板に静電気放電リングが設けられ、走査線や信号線、または基板に発生した静電気を静電気放電リングに放電させ、静電気のエネルギーが静電気放電リングによって消耗されることによって、画素ユニットの電子素子が静電気によって破損されることを回避する。
【０００４】
しかしながら、このようなアクティブマトリクスは、単に一つの静電気放電リングが大量の静電気エネルギーを消耗できない場合があり、電子素子が基板に残存している静電気のエネルギーによって破損される恐れがある。
【０００５】
このため、基板の電子素子が破損されることを回避するように、静電気のエネルギーを効果的に低減させる新たなアクティブマトリクスが求められている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明は、基板の電子素子が破損されることを回避するように、静電気のエネルギーを効果的に低減させるアクティブマトリクスを提供することを課題とする。
【課題を解決するための手段】
【０００７】
前記課題を達成するために、本発明に係るアクティブマトリクスは、少なくとも基板と、前記基板に配置される複数の走査線と、前記走査線と直交するように前記基板に配置される複数の信号線と、前記走査線及び前記信号線に接続される複数の画素ユニットと、前記走査線や前記信号線と絶縁して交差するように前記基板に配置され、少なくとも前記走査線及び前記信号線が通らないコーナー域を有する導電体を含む静電気放電回路と、前記コーナー域に配置され、前記静電気放電回路の導電体に接続される第１静電気対策回路と、を含む。
【０００８】
また、前記第１静電気対策回路は、少なくとも第１ダイオードと、アノードが前記第１ダイオードのカソードに接続され、カソードが前記第１ダイオードのアノードに接続される第２ダイオードと、を含む。
【０００９】
また、前記静電気放電回路の導電体及び前記走査線または前記信号線に接続される複数の第２静電気対策回路と、をさらに含む。
【００１０】
また、前記第２静電気対策回路は、少なくともアノードが前記静電気放電回路の導電体に接続され、カソードが前記走査線または前記信号線に接続される第３ダイオードと、アノードが前記走査線または前記信号線に接続され、カソードが前記静電気放電回路の導電体に接続される第４ダイオードと、を含む。
【００１１】
また、プリント基板と、前記プリント基板及び前記静電気放電回路の導電体に接続される第３静電気対策回路と、をさらに含み、前記プリント基板は、フレキシブルプリント基板を含む。
【００１２】
また、前記第３静電気対策回路は、前記静電気放電回路の導電体に接続される第１ソース／ドレインと、前記プリント基板に接続される第２ソース／ドレインと、オープンとするゲートと、を有するトランジスタである。
【００１３】
また、第３静電気対策回路は、少なくともアノードが前記静電気放電回路の導電体に接続され、カソードが前記プリント基板に接続される第５ダイオードと、アノードが前記プリント基板に接続され、カソードが前記静電気放電回路の導電体に接続される第６ダイオードと、を含む。
【００１４】
前記基板は、ガラス基板、またはプラスチック基板を含む。
【発明の効果】
【００１５】
上述本発明の好ましい実施形態によるアクティブマトリクスによれば、静電気のエネルギーを効果的に低減させ、基板の電子素子が破損されることを回避できる効果がある。
【発明を実施するための最良の形態】
【００１６】
本発明は多様の形態で実施することができるが、よりわかり易くするために、図面および以下の説明に挙げられた例は、本発明の好適な実施形態であり、決して本発明を限定するものではない。
【００１７】
図１は本発明の実施形態によるアクティブマトリクスを示す図である。図１に示すように、アクティブマトリクスは、基板１００と、走査線１０１と、信号線１０５と、複数の画素ユニット１１１と、第１静電気対策回路１０７と、第２静電気対策回路１０３と、静電気放電回路の導電体１０９と、を備える。
【００１８】
基板１００には、走査線１０１、信号線１０５、画素ユニット１１１、第１静電気対策回路１０７、第２静電気対策回路１０３及び静電気放電回路の導電体１０９が配置される。画素ユニット１１１は、走査線１０１及び信号線１０５に接続される。走査線１０１及び信号線１０５は、第２静電気対策回路１０３を通じて静電気放電回路の導電体１０９に接続される。
【００１９】
アクティブマトリクスはＴＦＴ液晶表示装置である場合、画素ユニット１１１は、少なくともゲートが走査線に接続され、第１ソース／ドレインが信号線に接続され、走査周期において、信号線の電位を画素ユニット１１１に記録させる薄膜トランジスタを含む（図示せず）。
【００２０】
第２静電気対策回路１０３は、アノードが静電気放電回路の導電体１０９に接続され、カソードが走査線１０１に接続される第３ダイオード１２５と、アノードが走査線１０１に接続され、カソードが静電気放電回路の導電体１０９に接続される第４ダイオード１２３と、を含む。
【００２１】
基板１００上の静電気が静電気放電回路の導電体１０９に集中する、または、走査線１０１や信号線１０５上のプラスやマイナスの静電気が第４ダイオード１２３及び第３ダイオード１２５によって静電気放電回路の導電体１０９に放出される場合、従来の単純な導体線路に比べ、静電気放電回路の導電体１０９に第１静電気対策回路１０７が設けられるため、第１静電気対策回路１０７内の第１ダイオード１１９及び第２ダイオード１２１によって、効率的に静電気のエネルギーを消耗することができ、静電気によって基板１００の電子素子が破損されることを回避できる。第１静電気対策回路１０７の内部回路は図３に示している。
【００２２】
一方、本発明のアクティブマトリクスは、静電気放電回路の導電体１０９とプリント基板１１３の間に第３静電気対策回路１１７を設けることができる。なお、前記プリント基板１１３はフレキシブルプリント基板を含む。プリント基板１１３に静電気が潜んでいる場合、静電気は、プリント基板１１３から基板１００へ侵入できないように、第３静電気対策回路１１７によって遮断され、または、第３静電気対策回路１１７によってエネルギーを消耗して、静電気によって基板１００の電子素子が破損されることを回避できる。
【００２３】
図２Ａは本発明の実施形態による第３静電気対策回路の内部電路を示す図である。この実施形態において、第３静電気対策回路１１７は、静電気放電回路の導電体１０９に接続される第１ソース／ドレイン２０１aと、プリント基板１１３に接続される第２ソース／ドレイン２０１bと、オープンとするゲート２０１cと、を有するトランジスタ２０１である。
【００２４】
プリント基板１１３に静電気が潜んでいる場合、トランジスタ２０１のゲート２０１cがオープンなため、トランジスタ２０１が導電せず、プリント基板１１３に潜んでいる静電気が静電気放電回路の導電体１０９に侵入することをトランジスタ２０１によって遮断され、静電気によって基板１００の電子素子が破損されることを回避できる。
【００２５】
図２Ｂは本発明の他の実施形態による第３静電気対策回路の内部電路を示す図である。この実施形態において、第３静電気対策回路１１７は、アノードが静電気放電回路の導電体１０９に接続され、カソードがプリント基板１１３に接続される第５ダイオード２０５と、アノードが前記プリント基板１１３に接続され、カソードが前記静電気放電回路の導電体１０９に接続される第６ダイオード２０３と、を含む。
【００２６】
プリント基板１１３に潜んでいるプラスの静電気が第６ダイオード２０３を通じて静電気放電回路の導電体１０９に入り、または、マイナスの静電気が第５ダイオード２０５を通じて静電気放電回路の導電体１０９に入る場合、静電気が第５ダイオード２０５や第６ダイオード２０３によって消耗されるため、静電気によって基板１００の電子素子が破損されることを回避できる。
【００２７】
図２Ｃは本発明の他の実施形態による第３静電気対策回路の内部電路を示す図である。図２Ｂに示す第６ダイオード２０３及び第５ダイオード２０５の接続方法と同じように、さらに二つのダイオードを加え、この実施形態において、第３静電気対策回路１１７は、ダイオード２０７、２０９、２１１、２１３を含み、されに静電気のエネルギー消耗する。
【００２８】
図３は本発明の実施形態による第１静電気対策回路の内部回路を示す図である。この実施形態において、第１静電気対策回路１０７は、静電気放電回路の導電体１０９に直列接続する第１ダイオード１１９及び第２ダイオード１２１を含み、第１ダイオード１１９のアノードが第２ダイオード１２１のカソードに接続され、第１ダイオード１１９のカソードが第２ダイオード１２１のアノードに接続される。なお、第１ダイオード１１９及び第２ダイオード１２１の数は、必要に応じて増加することができる。
【００２９】
第１ダイオード１１９と第２ダイオード１２１の他に、第１静電気対策回路１０７には、一端が第１ダイオード１１９のアノード、第２ダイオード１２１のカソード及び静電気放電回路の導電体１０９に接続され、他端が第１ダイオード１１９のカソード、第２ダイオード１２１のアノード及び静電気放電回路の導電体１０９に接続されるリード１２７を設けることができる。これにより、第１ダイオード１１９及び第２ダイオード１２１が静電気によって破壊されても、リード１２７が静電気放電回路の導電体１０９に接続されるため、静電気放電回路の導電体１０９は通常に基板１００の静電気を消耗することができる。
【００３０】
本発明では好適な実施形態を前述の通り開示したが、これは決して本発明を限定するものではなく、当該分野の技術を熟知しているものであれば、本発明の精神と領域を離脱しない範囲内で、多様の変動や修正を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施形態によるアクティブマトリクスを示す図である。
【図２Ａ】本発明の実施形態による第３静電気対策回路の内部電路を示す図である。
【図２Ｂ】本発明の他の実施形態による第３静電気対策回路の内部電路を示す図である。
【図２Ｃ】本発明の他の実施形態による第３静電気対策回路の内部電路を示す図である。
【図３】本発明の実施形態による第１静電気対策回路の内部回路を示す図である。
【符号の説明】
【００３２】
１００：基板、１０１：走査線、１０３：第２静電気対策回路、１０５：信号線、１０７：第１静電気対策回路、１０９：静電気放電回路の導電体、１１１：画素ユニット、１１３：プリント基板、１１７：第３静電気対策回路、１１９：第１ダイオード、１２１：第２ダイオード、１２３：第４ダイオード、１２５：第３ダイオード、１２７：リード、２０１：トランジスタ、２０１ａ：第１ソース／ドレイン、２０１ｂ：第２ソース／ドレイン２０１c：ゲート、２０３：第６ダイオード、２０５：第５ダイオード、２０７：ダイオード、２０９：ダイオード、２１１：ダイオード、２１３：ダイオード
【図１】
2008225441.tif 000003
【図２Ａ】
2008225441.tif 000004
【図２Ｂ】
2008225441.tif 000005
【図２Ｃ】
2008225441.tif 000006
【図３】
2008225441.tif 000007