(57)【要約】【課題】本発明は、マスク数を減らして工程を単純化し得るフラットパネルディスプレイに使用される薄膜トランジスタの製造方法を提供する。【解決手段】本発明による薄膜トランジスタの製造方法は、第１マスクでゲート電極を形成する段階と、第２マスクでアクティブパターンとフォトレジストパターンを形成する段階と、エッチストッパーの幅に対応する幅だけ前記フォトレジストパターンをアッシングする段階と、前記アッシングされたフォトレジストパターン下部の絶縁膜をパターニングしてエッチストッパーを形成する段階と、第３マスクでソース電極とドレイン電極を形成する段階と、を含むことを特徴とする。【選択図】図１
2008010810.tif 000002
【特許請求の範囲】
【請求項１】
第１マスクでゲート電極を形成する段階と、
第２マスクでアクティブパターンとフォトレジストパターンを形成する段階と、
エッチストッパーの幅に対応する幅だけ前記フォトレジストパターンをアッシングする段階と、
前記アッシングされたフォトレジストパターン下部の絶縁膜をパターニングしてエッチストッパーを形成する段階と、
第３マスクでソース電極とドレイン電極を形成する段階と、を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記アッシングされたフォトレジストパターンを露出させる段階及び前記アッシングされたフォトレジストパターンをリフトオフする段階をさらに含むことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記アッシングされたフォトレジストパターン上に形成された導電膜を選択的に除去する段階をさらに含むことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項４】
前記絶縁膜をパターニングしてアクティブパターンのチャネル上部にエッチストッパーを形成することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項５】
前記アッシングされたフォトレジストパターンをマスクとして前記絶縁膜をパターニングしてエッチストッパーを形成することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項６】
絶縁基板上にゲート電極を形成する段階と、
エッチストッパーがチャネル形成領域を覆うように前記ゲート電極上部にアクティブ層と該エッチストッパーを形成する段階と、
前記エッチストッパーを含む絶縁基板の全面に導電膜を形成する段階と、
前記導電膜を選択的にエッチングして前記エッチストッパーを露出させる段階と、
残っている導電膜をエッチングして前記エッチストッパーの両側にソース電極とドレイン電極を形成する段階と、を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項７】
前記ゲート電極を形成する段階は、
第１マスクを使用して連続的に前記絶縁基板上にゲート電極物質層と第１フォトレジストパターンを形成する段階と、
前記第１フォトレジストパターンをマスクとして利用して前記ゲート電極物質層をパターニングする段階と、
前記第１フォトレジストパターンを除去する段階と、を含むことを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
【請求項８】
前記エッチストッパーはシリコン窒化膜から形成されることを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
【請求項９】
前記ソース電極とドレイン電極を形成する段階は、
第２マスクを使用して第２フォトレジストパターンを形成する段階と、
前記第２フォトレジストパターンとエッチストッパーを含む絶縁基板の全面に導電膜を形成する段階と、
前記第２フォトレジストパターンと前記第２フォトレジストパターン上に位置する導電膜を選択的に除去する段階と、
前記絶縁基板上に異なる厚さを有する第３フォトレジストパターンを形成する段階であって、該第３フォトレジストパターンは、前記ドレイン電極に対応する相対的に薄い部分を含む段階と、
前記第３フォトレジストパターンを利用して残っている導電膜をパターニングする段階と、を含むことを特徴とする請求項７に記載の薄膜トランジスタの製造方法。
【請求項１０】
リフトオフにより前記第２フォトレジストパターンと前記第２フォトレジストパターン上に位置する導電膜を選択的に除去することを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記導電膜を形成する前に前記第２フォトレジストパターンとエッチストッパーを含む絶縁基板上にオーミックコンタクト層を形成する段階をさらに含むことを特徴とする請求項１０に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記残っている導電膜はウェットエッチングによりパターニングすることを特徴とする請求項１１に記載の薄膜トランジスタの製造方法。
【請求項１３】
前記第３フォトレジストパターンをアッシングして該第３フォトレジストパターンの該相対的に薄い部分を除去することにより、第４フォトレジストパターンを形成する段階と、
前記第４フォトレジストパターンを含む絶縁基板上に透明導電膜を形成する段階と、
前記第４フォトレジストパターンと該第４フォトレジストパターン上に位置する前記透明導電膜を選択的に除去して画素電極を形成する段階と、をさらに含むことを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
【請求項１４】
リフトオフにより前記第４フォトレジストパターンと前記透明導電膜を選択的に除去することを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
【請求項１５】
薄膜トランジスタ部、データライン部、ゲートパッド部、及びデータパッド部が定義された絶縁基板を準備する段階と、
第１マスクを利用して、該薄膜トランジスタ部に形成されたゲート電極と該ゲートパッド部に形成されたゲートパッドとを含むように前記絶縁基板上にゲートラインを形成する段階と、
第２マスクを利用してアクティブ層とフォトレジストパターンを形成する段階と、
エッチストッパーの幅に対応する幅だけ前記フォトレジストパターンをアッシングする段階と、
前記アッシングされたフォトレジストパターン下部の絶縁膜をパターニングしてエッチストッパーを形成する段階と、
第３マスクを利用して前記薄膜トランジスタ部にソース電極とドレイン電極を含むデータラインを形成して前記データパッド部にデータパッドを形成する段階と、を含むことを特徴とする液晶表示装置の製造方法。
【請求項１６】
前記アクティブ層とフォトレジストパターンを形成する段階、前記フォトレジストパターンをアッシングする段階、及び前記エッチストッパーを形成する段階は、
前記ゲートラインを含む絶縁基板上に順番にシリコン層、絶縁層、及び異なる厚さを有する第１パターンを形成する段階であって、該第１パターンは、チャネル形成領域に対応する相対的に薄い部分を含む段階と、
前記第１パターンをマスクとして前記絶縁層とシリコン層をパターニングしてアクティブ層と予備エッチストッパーを形成する段階と、
前記第１パターンをアッシングして該第１パターンの該相対的に薄い部分を除去することにより、第２パターンを形成する段階と、
前記第２パターンをマスクとして前記予備エッチストッパーをエッチングしてエッチストッパーを形成する段階と、を含むことを特徴とする請求項１５に記載の液晶表示装置の製造方法。
【請求項１７】
前記第２パターンと該第２パターン上に位置する導電膜を選択的に除去する段階と、
前記第２パターンと前記導電膜をリフトオフする段階と、をさらに含むことを特徴とする請求項１６に記載の液晶表示装置の製造方法。
【請求項１８】
前記ソース電極とドレイン電極を形成する段階は、
前記第２パターンとエッチストッパーを含む絶縁基板上に導電膜を形成する段階と、
前記第２パターンと該第２パターン上に位置する導電膜を選択的に除去する段階と、
前記絶縁基板上に異なる厚さを有する第３パターンを形成する段階であって、該第３パターンは、前記ドレイン電極に対応する相対的に薄い部分を含む段階と、
前記第３パターンを利用して残っている導電膜をパターニングする段階と、を含むことを特徴とする請求項１６に記載の液晶表示装置の製造方法。
【請求項１９】
前記残っている導電膜はウェットエッチングにより除去することを特徴とする請求項１８に記載の液晶表示装置の製造方法。
【請求項２０】
前記導電膜をパターニングする前に前記第２パターンと導電膜を含む絶縁基板上にオーミックコンタクト層を形成する段階をさらに含むことを特徴とする請求項１８に記載の液晶表示装置の製造方法。
【請求項２１】
前記第３パターンをアッシングして該第３パターンの該相対的に薄い部分を除去することにより、第４パターンを形成する段階と、
前記第４パターンを含む絶縁基板上に透明導電膜を形成する段階と、
前記第４パターンと該第４パターン上に位置する前記透明導電膜を選択的に除去して画素電極を形成する段階と、をさらに含むことを特徴とする請求項１８に記載の液晶表示装置の製造方法。
【請求項２２】
リフトオフを利用して前記第４パターンと透明導電膜を除去することを特徴とする請求項２１に記載の液晶表示装置の製造方法。
【請求項２３】
前記画素電極を形成する段階は保護層としてエッチストッパーを形成することを特徴とする請求項２１に記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフラットパネルディスプレイに使用される薄膜トランジスタの製造方法に関し、より詳しくは、マスク数を節減し得るフラットパネルディスプレイに使用される薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
最近、映像表示装置に関する関心が高まって携帯可能な情報媒体を利用しようとする要求が高まりつつあり、従来の表示装置のブラウン管（ＣＲＴ）に代わる軽量薄型のフラットパネルディスプレイ（ＦＰＤ）に対する研究及び商品化が活発に行われている。特に、このようなフラットパネルディスプレイのうち液晶表示装置は液晶の光学的な異方性を利用して画像を表現する装置であり、解像度、カラー表示、及び画質などに優れるためノートブックやデスクトップモニタなどに適用されている。
【０００３】
前記液晶表示装置は、第１基板であるカラーフィルタ基板と、第２基板であるアレイ基板と、前記カラーフィルタ基板とアレイ基板間に形成された液晶層とから構成される。前記液晶表示装置のスイッチング素子としては一般的に薄膜トランジスタを含むアレイ基板の製作に複数のマスク工程（すなわち、フォトリソグラフィ工程）を必要とするため、生産性面で前記マスク工程数を減らす方法が研究されている。
【０００４】
図３は一般的な薄膜トランジスタアレイ基板の一部を示す平面図であり、図３のＩ−Ｉ´線は薄膜トランジスタ部及びデータ配線部を、II−II´線はデータパッド部を、III−III´線はゲートパッド部をそれぞれ示す。また、図４ａ〜図４ｅは図３のＩ−Ｉ´線、II−II´線、III−III´線の工程別断面図であり、４マスクを使用して液晶表示素子を製造する工程を示す図である。
【０００５】
図３及び図４ａに示すように、チャネル領域、データライン部、ゲートパッド部、及びデータパッド部がそれぞれ定義された絶縁基板１を提供する。該絶縁基板１はガラスなどの透明な基板であり得る。該絶縁基板１上に第１金属膜３を形成する。該第１金属膜３上に所定の第１マスク３１を形成する。該第１マスク３１はフォトレジストパターンであり得る。
【０００６】
図３及び図４ｂに示すように、前記第１マスクを利用して前記第１金属膜をパターニングしてゲート配線３Ｐを形成する。該ゲート配線３Ｐは基板１上の一方向に延長されるが、一端部にはゲートパッド３Ｐ１を、そして、薄膜トランジスタ部にはゲート電極３Ｐ２を含む。次いで、前記第１マスクを除去する。
【０００７】
次いで、前記第１マスクが除去された基板１上にゲート酸化膜５、シリコン層７、及び第２金属膜９を順次形成する。該第２金属膜９は前記第１金属膜とエッチング選択比が異なる金属を利用することができる。前記第２金属膜９を有する基板１上に所定の第２マスク３３を形成する。該第２マスク３３はフォトレジストパターンであり得る。
【０００８】
図３及び図４ｃに示すように、前記第２マスクを利用して前記第２金属膜及びシリコン層をパターニングしてアクティブ層７Ｐ及びデータ配線９Ｐを形成する。該データ配線９Ｐは前記ゲート配線３Ｐと直交して画素領域Ａを定義し、データパッド部にデータパッド９Ｐ１を、そして、チャネル領域にソース/ドレイン電極９Ｐ２、９Ｐ３を含む。そして、前記第２マスクを除去する。
【０００９】
その後、前記第２マスクが除去された基板１上に保護膜１１を形成する。そして、該保護膜１１を含む基板１上に所定の第３マスク３５を形成する。
【００１０】
図３及び図４ｄに示すように、前記第３マスクを利用して前記保護膜１１をパターニングして前記チャネル領域のドレイン電極９Ｐ３を露出するコンタクトホール１１Ｈを形成する。前記保護膜をエッチングして前記チャネル領域にドレイン電極９Ｐ３を露出するコンタクトホール１１Ｈを形成する時、前記ゲートパッド部では保護膜１１だけではなく、ゲート酸化膜までエッチングされて前記ゲートパッド３Ｐ１を露出するコンタクトホールが形成され、前記データパッド部ではデータパッド９Ｐ１が過度エッチングされて該データパッド９Ｐ１下部のゲート酸化膜を露出するコンタクトホールを形成することができる。次いで、前記第３マスクを除去する。
【００１１】
次いで、前記第３マスクが除去された基板１上に透明導電膜１５を形成する。そして、該透明導電膜１５を含む基板１上に所定の第４マスク３７を形成する。該第４マスク３７は後工程で画素電極を形成するためのものである。
【００１２】
図３及び図４ｅに示すように、前記第４マスクを利用して前記透明導電膜をパターニングし、前記コンタクトホール１１Ｈを介して前記ドレイン電極９Ｐ３と接触する画素電極１５Ｐを形成する。ここで、該画素電極１５Ｐは前記ゲートパッド部及びデータパッド部内の各コンタクトホールを覆うことができる。次いで、前記第４マスクを除去する。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
このように液晶表示素子を製造するためにはゲート電極を形成するための第１マスク、アクティブ層及びソース/ドレイン電極を形成するための第２マスク、コンタクトホールを形成するための第３マスク、並びに画素電極を形成するための第４マスクの全４つのマスクを必要とする。従って、一般的に液晶表示素子を製造するためには複数の工程が要求され、また、工程数が増加するにつれて材料費などの工程コストが上昇するという問題点があった。
従って、マスク数を節減して工程を単純化し得る新しい液晶表示素子の製造工程が求められている。
【００１４】
本発明は、マスク数を減らして工程を単純化し得るフラットパネルディスプレイに使用される薄膜トランジスタの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
前記目的を達成するため、本発明の薄膜トランジスタの製造方法は、第１マスクでゲート電極を形成する段階と、第２マスクでアクティブパターンとフォトレジストパターンを形成する段階と、エッチストッパーの幅に対応する幅だけ前記フォトレジストパターンをアッシングする段階と、前記アッシングされたフォトレジストパターン下部の絶縁膜をパターニングしてエッチストッパーを形成する段階と、第３マスクでソース電極とドレイン電極を形成する段階と、を含むことを特徴とする。
【００１６】
また、本発明の薄膜トランジスタの他の製造方法は、絶縁基板上にゲート電極を形成する段階と、エッチストッパーがチャネル形成領域を覆うように前記ゲート電極上部にアクティブ層とエッチストッパーを形成する段階と、前記エッチストッパーを含む絶縁基板の全面に導電膜を形成する段階と、前記導電膜を選択的にエッチングして前記エッチストッパーを露出させる段階と、残っている導電膜をエッチングして前記エッチストッパーの両側にソース電極とドレイン電極を形成する段階と、を含むことを特徴とする。
【００１７】
また、本発明の液晶表示装置の製造方法は、薄膜トランジスタ部、データライン部、ゲートパッド部、及びデータパッド部が定義された絶縁基板を準備する段階と、第１マスクを利用して、該薄膜トランジスタ部に形成されたゲート電極と該ゲートパッド部に形成されたゲートパッドとを含むように前記絶縁基板上にゲートラインを形成する段階と、第２マスクを利用してアクティブ層とフォトレジストパターンを形成する段階と、エッチストッパーの幅に対応する幅だけ前記フォトレジストパターンをアッシングする段階と、前記アッシングされたフォトレジストパターン下部の絶縁膜をパターニングしてエッチストッパーを形成する段階と、第３マスクを利用して前記薄膜トランジスタ部にソース電極とドレイン電極を含むデータラインを形成して前記データパッド部にデータパッドを形成する段階と、を含むことを特徴とする。
【発明の効果】
【００１８】
本発明によれば、リフトオフ法を適用した３マスク工程により液晶表示素子を製造することができる。本発明は薄膜トランジスタ部のアクティブ層上に保護膜の役割を果たすエッチストッパーを形成することにより、薄膜トランジスタのオフ電流を低くして信頼性を確保することができ、実際に保護膜の形成及びコンタクト工程を省略することができる。従って、本発明の３マスク工程を適用すると、従来の４マスク工程に比べて、マスク形成のためのフォト工程、ストリップ工程、洗浄工程などを省略することができて工程が単純化し、その結果、製造コストが節減されるという効果がある。また、生産効率が増大するという効果がある。
【発明を実施するための最良の形態】
【００１９】
以下、添付図面を参照して本発明によるフラットパネルディスプレイに使用される薄膜トランジスタの製造方法の好ましい実施形態について詳細に説明する。
【００２０】
図１は本発明による薄膜トランジスタアレイ基板の一部を示す平面図であり、図１のIV−IV´線は薄膜トランジスタ部及びデータ配線部を、Ｖ−Ｖ´線はデータパッド部を、VI−VI´線はゲートパッド部をそれぞれ示す。また、図２ａ〜図２ｉは図１のIV−IV´線、Ｖ−Ｖ´線、VI−VI´線の工程別断面図であり、３マスクを使用して本発明による液晶表示素子を製造する工程を示す図である。
【００２１】
図１及び図２ａに示すように、薄膜トランジスタ部、データ配線部、ゲートパッド部、及びデータパッド部がそれぞれ定義された絶縁基板５１を提供する。該絶縁基板５１はガラスなどの透明な基板であり得る。該絶縁基板５１上に第１金属膜５３を形成する。該第１金属膜５３はアルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）、タングステン（Ｗ）、クロム（Ｃｒ）などを含む導電性金属グループから選択された少なくとも１つであり得る。
ここで、前記第１金属膜５３はスパッタリング方法で形成することができる。
【００２２】
また、前記第１金属膜５３上に所定の第１マスクＭ１を利用して第１フォトレジストパターン８１を形成する。前記第１マスクＭ１は後工程でゲートパッド、ゲート電極が備えられたゲート配線を形成するためのものである。
【００２３】
図１及び図２ｂに示すように、前記第１フォトレジストパターン８１を利用して前記第１金属膜をパターニングしてゲート配線５３Ｐを形成する。該ゲート配線５３Ｐは基板５１上の一方向に延長され、一端部にはゲートパッド５３Ｐ１を、そして、薄膜トランジスタ部にはゲート電極５３Ｐ２を備える。次いで、前記第１フォトレジストパターンを除去する。次いで、前記第１フォトレジストパターンが除去された基板５１上にゲート酸化膜５４、シリコン層５５、及び絶縁膜５７を順次形成する。前記シリコン層５５は非晶質(アモルファス)シリコン層と高濃度の不純物がドーピングされた非晶質シリコン層を順次積層して形成することができる。前記絶縁膜５７は後工程でエッチストッパーを形成するためのものである。
【００２４】
その後、前記絶縁膜５７を有する基板５１上にフォトレジスト膜８３を塗布する。ここで、該フォトレジスト膜８３はポジ型フォトレジスト膜及びネガ型フォトレジスト膜のいずれか１つを利用することができる。ここでは、便宜上ポジ型フォトレジスト膜が使用される例について説明する。
【００２５】
そして、前記フォトレジスト膜８３を有する基板５１上部に第２マスクである回折マスク（又は、ハーフトーンマスク）９０を準備する。該回折マスク９０には光を全て透過する透過領域Ａ１と、光を一部のみ透過する半透過領域Ａ２、及び光を遮断する遮断領域Ａ３が備えられている。
その後、前記回折マスク９０を利用して光を選択的に前記フォトレジスト膜８３に照射する。
【００２６】
図１及び図２ｃに示すように、前記回折マスクを介して露光されたフォトレジスト膜を現像する。その結果、前記回折マスクの透過領域を介して光が照射された部位はフォトレジスト膜が全て除去され、半透過領域及び遮断領域を介して光が照射された部位はフォトレジスト膜が一部又は全部残留し、第２フォトレジストパターン８３Ｐ１が形成される。該第２フォトレジストパターン８３Ｐ１は厚さが異なるフォトレジストパターンであり得る。具体的には、前記第２フォトレジストパターン８３Ｐ１は薄膜トランジスタ部ではチャネルが形成される部位及び前記ゲートパッド部ではフォトレジスト膜が相対的に厚く形成され、前記データ配線部及びデータパッド部ではフォトレジスト膜が相対的に薄く形成されるようにパターニングされる。
【００２７】
図１及び図２ｄに示すように、前記第２フォトレジストパターンを利用して前記絶縁膜、シリコン層、及びゲート酸化膜をパターニングする。その結果、薄膜トランジスタ部には順次アクティブ層５５Ｐ及び絶縁パターン５７Ｐが形成される。次いで、前記第２フォトレジストパターンをアッシング処理して薄膜トランジスタ部及びゲートパッド部にのみ選択的に残留する第３フォトレジストパターン８３Ｐ２を形成する。すなわち、該第３フォトレジストパターン８３Ｐ２は第２フォトレジストパターンにおいて相対的に厚さが厚い部分のみが残留し、そうでない部位は全て除去される。
【００２８】
図１及び図２ｅに示すように、前記第３フォトレジストパターン８３Ｐ２をマスクとして利用して前記薄膜トランジスタ部に残留した絶縁パターンをパターニングしてエッチストッパー５７Ｐ２を形成する。ここで、前記ゲートパッド部は前記第３フォトレジストパターン８３Ｐ２により覆われているため、パターニング工程が行われない。また、前記データ配線部及びデータパッド部には前記第３フォトレジストパターンが存在しないために絶縁パターンが全て除去される。
【００２９】
次いで、前記第３フォトレジストパターン及び前記絶縁パターンを有する基板５１上にオーミックコンタクト層５９及び第２金属膜６１を順次形成する。該第２金属膜６１は第１金属膜とエッチング選択比が異なる物質を利用することができる。前記第２金属膜６１はモリブデン（Ｍｏ）又はモリブデン合金などを含む導電性金属グループから選択された少なくとも１つであり得る。前記第２金属膜６１は蒸着やスパッタリング方法で形成することができる。
【００３０】
図１及び図２ｆに示すように、前記第３フォトレジストパターン及び該第３フォトレジストパターン上部の前記第２金属膜及びオーミックコンタクト層を選択的に除去する。前記第３フォトレジストパターン及び該第３フォトレジストパターン上部の前記第２金属膜及びオーミックコンタクト層を選択的に除去するにはリフトオフ法を利用することができる。その結果、前記第３フォトレジストパターンが覆っていた薄膜トランジスタ部及びゲートパッド部のエッチストッパー上には第２金属膜及びオーミックコンタクト層が存在しなくなる。
【００３１】
その後、前記結果の基板５１の全面に第４フォトレジストパターン８５を形成する。該第４フォトレジストパターン８５は第２マスクである回折マスクＭ３を適用した厚さが異なるフォトレジストパターンであり得る。前記第４フォトレジストパターン８５の形成は前記第２フォトレジストパターンと同一の方法で行われる。すなわち、第４フォトレジストパターン８５は前記結果の基板５１の全面にフォトレジスト膜を塗布し、前記回折マスクＭ３を介した前記フォトレジスト膜の露光及び現像工程を経て形成される。その結果、前記第４フォトレジストパターン８５は、前記ゲートパッド部の所定部位が開口するが、全体的にフォトレジスト膜が厚く形成され、前記薄膜トランジスタ部のドレイン電極が形成される部位、前記データ配線部、及びデータパッド部にはフォトレジスト膜が相対的に薄く形成されるようにパターニングされる。
【００３２】
図１及び図２ｇに示すように、前記第４フォトレジストパターンを利用して前記残留した第２金属膜及びオーミックコンタクト層をエッチングしてデータ配線６１Ｐを形成する。該データ配線６１Ｐは前記ゲート配線５３Ｐと直交して画素領域Ｂを定義し、前記データパッド部にはデータパッド６１Ｐ１が、そして、前記薄膜トランジスタ部にはソース/ドレイン電極６１Ｐ２、６１Ｐ３がそれぞれ備えられる。
【００３３】
図１及び図２ｈに示すように、前記第４フォトレジストパターンをアッシングして第５フォトレジストパターン８５Ｐを形成する。そして、該第５フォトレジストパターン８５Ｐを有する基板５１上に透明導電膜６３を形成する。該透明導電膜６３はインジウムスズ酸化物又はインジウム亜鉛酸化物のいずれか１つであり得る。
【００３４】
図１及び図２ｉに示すように、前記第５フォトレジストパターン及び該第５フォトレジストパターン上の透明導電膜を選択的に除去して前記ドレイン電極６１Ｐ３と接続される画素電極６３Ｐを形成する。ここで、該画素電極６３Ｐは前記ゲートパッド部及びデータパッド部内のそれぞれのコンタクトホールを覆うことができる。前記第５フォトレジストパターン及び該第５フォトレジストパターン上の透明導電膜を選択的に除去するにはリフトオフ法を適用することができる。本発明においては、薄膜トランジスタ部のアクティブ層上に保護膜の役割を果たすエッチストッパーを形成する。従って、前記薄膜トランジスタのオフ電流を低くすることにより信頼性を確保することができる。また、保護膜の形成及びコンタクト工程を省略することができるので工程を単純化することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施形態による薄膜トランジスタアレイ基板の一部を示す平面図である。
【図２ａ】図１のIV−IV´線、Ｖ−Ｖ´線、VI−VI´線の工程別断面図である。
【図２ｂ】図１のIV−IV´線、Ｖ−Ｖ´線、VI−VI´線の工程別断面図である。
【図２ｃ】図１のIV−IV´線、Ｖ−Ｖ´線、VI−VI´線の工程別断面図である。
【図２ｄ】図１のIV−IV´線、Ｖ−Ｖ´線、VI−VI´線の工程別断面図である。
【図２ｅ】図１のIV−IV´線、Ｖ−Ｖ´線、VI−VI´線の工程別断面図である。
【図２ｆ】図１のIV−IV´線、Ｖ−Ｖ´線、VI−VI´線の工程別断面図である。
【図２ｇ】図１のIV−IV´線、Ｖ−Ｖ´線、VI−VI´線の工程別断面図である。
【図２ｈ】図１のIV−IV´線、Ｖ−Ｖ´線、VI−VI´線の工程別断面図である。
【図２ｉ】図１のIV−IV´線、Ｖ−Ｖ´線、VI−VI´線の工程別断面図である。
【図３】一般的な薄膜トランジスタアレイ基板の一部を示す平面図である。
【図４ａ】図３のＩ−Ｉ´線、II−II´線、III−III´線の工程別断面図である。
【図４ｂ】図３のＩ−Ｉ´線、II−II´線、III−III´線の工程別断面図である。
【図４ｃ】図３のＩ−Ｉ´線、II−II´線、III−III´線の工程別断面図である。
【図４ｄ】図３のＩ−Ｉ´線、II−II´線、III−III´線の工程別断面図である。
【図４ｅ】図３のＩ−Ｉ´線、II−II´線、III−III´線の工程別断面図である。
【符号の説明】
【００３６】
５１  絶縁基板
５３  第１金属膜
５３Ｐ  ゲート配線
５３Ｐ１  ゲートパッド
５３Ｐ２  ゲート電極
５４  ゲート酸化膜
５５  シリコン層
５７  絶縁膜
８１  第１フォトレジストパターン
８３  フォトレジスト膜
【図１】
2008010810.tif 000003
【図２ａ】
2008010810.tif 000004
【図２ｂ】
2008010810.tif 000005
【図２ｃ】
2008010810.tif 000006
【図２ｄ】
2008010810.tif 000007
【図２ｅ】
2008010810.tif 000008
【図２ｆ】
2008010810.tif 000009
【図２ｇ】
2008010810.tif 000010
【図２ｈ】
2008010810.tif 000011
【図２ｉ】
2008010810.tif 000012
【図３】
2008010810.tif 000013
【図４ａ】
2008010810.tif 000014
【図４ｂ】
2008010810.tif 000015
【図４ｃ】
2008010810.tif 000016
【図４ｄ】
2008010810.tif 000017
【図４ｅ】
2008010810.tif 000018