(57)【要約】【課題】ディスクへのデータ書き込みにて２つのＣＰＵがＡＴＡＰＩインターフェース接続された回路において、バックエンド部がホストとなりフロントエンド部へコマンド発行する場合、フロントエンド部でリトライが発生していても知る手段がない。【解決手段】フロントエンド部１１９からバックエンド部１２０への指示系統として、情報伝達回路２０９と共有メモリ２０１を追加する。書き込みリトライ発生時に、割り込み機能を有した情報伝達回路２０９と付加情報を共有メモリ２０１に設定することにより、精度の良いバックアップ処理が行える。【選択図】図５
2008065950.tif 000002
【特許請求の範囲】
【請求項１】
地上波放送などの映像信号をディスクに録画するための信号処理回路であって、前記地上波放送から受信した映像データのエンコードおよびデコードを行うバックエンド部と、このバックエンド部にＡＴＡＰＩインターフェースにより接続されて前記バックエンド部より送られるデータを前記ディスクへ書き込む処理を行うフロントエンド部とを備え、
前記バックエンド部は、前記エンコードおよび前記デコードを制御するとともに前記フロントエンド部に前記ＡＴＡＰＩインターフェースを経由してコマンドを発行する第１の制御ＣＰＵおよび前記映像データを保存するメモリを有し、
前記フロントエンド部は、前記コマンドを受けて前記書き込み処理を行うとともに処理結果を前記ＡＴＡＰＩインターフェースを経由して前記バックエンド部に返信する第２の制御ＣＰＵを有し、
前記メモリは、前記第２の制御ＣＰＵがアクセス可能な共有メモリを一部に有し、前記フロントエンド部における前記ディスクに関する不安定要素によるエラー発生状況を前記第２の制御ＣＰＵが前記共有メモリに保存し前記第１の制御ＣＰＵが前記共有メモリの内容を読み出して対策処理を行うことを特徴とする信号処理回路。
【請求項２】
地上波放送などの映像信号をディスクに録画するための信号処理回路であって、前記地上波放送から受信した映像データのエンコードおよびデコードを行うバックエンド部と、このバックエンド部にＡＴＡＰＩインターフェースにより接続されて前記バックエンド部より送られるデータを前記ディスクへ書き込む処理を行うフロントエンド部とを備え、
前記バックエンド部は、前記エンコードおよび前記デコードを制御するとともに前記フロントエンド部に前記ＡＴＡＰＩインターフェースを経由してコマンドを発行する第１の制御ＣＰＵを有し、
前記フロントエンド部は、前記コマンドを受けて前記書き込み処理を行うとともに処理結果を前記ＡＴＡＰＩインターフェースを経由して前記バックエンド部に返信する第２の制御ＣＰＵを有し、
前記第１の制御ＣＰＵと前記第２の制御ＣＰＵ間に接続されて前記フロントエンド部における前記ディスクに関する不安定要素によるエラー発生状況を前記バックエンド部に伝達可能な情報伝達回路を有することを特徴とする信号処理回路。
【請求項３】
フロントエンド部はディスクに関する不安定要素により書き込みリトライが発生するような状況において、書き込みエラーが発生する前に情報伝達回路を使用しバックエンド部へバックアップ要求を出し、バックエンド部は前記フロントエンド部のバックアップ要求に応じてバックアップを取るハードディスクドライブをＡＴＡＰＩインターフェース接続している請求項２記載の信号処理回路。
【請求項４】
フロントエンド部は、ディスクに関する不安定要素により書き込みリトライが発生するような状況において、リトライ時に書き込み速度を落とす処理を行う場合に、情報伝達回路を使用しバックエンド部へ速度ダウン状況を発信し、バックエンド部はデータ転送長を短くする請求項２記載の信号処理回路。
【請求項５】
フロントエンド部は、ディスクに関する不安定要素により書き込みリトライが発生するような状況において、リトライ時に書き込み速度を落とす処理を行う場合に、情報伝達回路を使用しバックエンド部へ速度ダウン状況を発信し、バックエンド部はデータ転送速度を遅くする請求項２記載の信号処理回路。
【請求項６】
地上波放送などの映像信号をディスクに録画するための信号処理回路であって、前記地上波放送から受信した映像データのエンコードおよびデコードを行うバックエンド部と、このバックエンド部にＡＴＡＰＩインターフェースにより接続されて前記バックエンド部より送られるデータを前記ディスクへ書き込む処理を行うフロントエンド部とを備え、
前記バックエンド部は、前記エンコードおよび前記デコードを制御するとともに前記フロントエンド部に前記ＡＴＡＰＩインターフェースを経由してコマンドを発行する第１の制御ＣＰＵおよび前記映像データを保存するメモリを有し、
前記フロントエンド部は、前記コマンドを受けて前記書き込み処理を行うとともに処理結果を前記ＡＴＡＰＩインターフェースを経由して前記バックエンド部に返信する第２の制御ＣＰＵを有し、
前記第１の制御ＣＰＵと前記第２の制御ＣＰＵ間に接続されて前記フロントエンド部から前記バックエンド部にリトライの発生状況を伝達する情報伝達回路を有し、
前記メモリは、前記第２の制御ＣＰＵからアクセス可能であって前記フロントエンド部がリトライ発生を通知するときに前記第２の制御ＣＰＵが付加情報を保存する共有メモリを有し、前記第１の制御ＣＰＵは前記共有メモリの内容を読み出して対策処理を行うことを特徴とする信号処理回路。
【請求項７】
フロントエンド部は、書き込みエラーが発生する前に情報伝達回路を使用してバックエンド部へバックアップ要求を出すとともに、共有メモリにバックアップ開始アドレスおよびデータ長を保存し、
バックエンド部はＡＴＡＰＩインターフェース接続されてバックアップを取るためのハードディスクドライブを有する請求項６記載の信号処理回路。
【請求項８】
信号処理回路は、ディスクに書き込み後にベリファイを行い、欠陥が発生した場合に交替領域を作成する処理を行うものであって、
フロントエンド部は、ディスクに欠陥が発生した場合に、情報伝達回路を使用しバックエンド部へ交替情報のバックアップ要求を出すとともに、共有メモリに交替情報の詳細を保存し、
バックエンド部はＡＴＡＰＩインターフェース接続して前記交替情報のバックアップを取るハードディスクドライブを有し、全ての書き込みが終了した後に交替を行う指示を前記フロントエンド部に行う請求項６記載の信号処理回路。
【請求項９】
地上波放送などの映像信号をディスクに録画するための信号処理回路であって、前記地上波放送から受信した映像データのエンコードを行うバックエンド部と、このバックエンド部にＡＴＡＰＩインターフェースにより接続され前記ディスクへ書き込む処理を行うフロントエンド部とを備え、
前記バックエンド部は、前記エンコードを制御するとともに前記フロントエンド部に前記ＡＴＡＰＩインターフェースを経由してコマンドを発行する第１の制御ＣＰＵを有し、
前記フロントエンド部は、前記コマンドを受けて前記書き込み処理を行うとともに処理結果を前記ＡＴＡＰＩインターフェースを経由して前記バックエンド部に返信する第２の制御ＣＰＵを有し、
前記第１の制御ＣＰＵおよび前記第２の制御ＣＰＵは共有するメモリを有し、前記第１の制御ＣＰＵが前記メモリに前記映像データを保存する制御を行うとともにデータの管理情報を前記ＡＴＡＰＩインターフェースを経由して前記第２の制御ＣＰＵに通知し、前記第２の制御ＣＰＵが前記管理情報に基づいて前記映像データをディスクに書き込む制御を行うことを特徴とする信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号処理回路に関するものであり、とくにこれに使用するシステムＬＳＩにおいて、ＡＴＡＰＩインターフェースで接続された複数のＣＰＵ間で情報伝達を行う場合のエラー処理に関するものである。
【背景技術】
【０００２】
従来技術について図７を用いて説明する。図７において、１０１はディスク、１０２はディスクモータ、１０３はピックアップ、１０４はフロントエンドプロセッサ（ＦＥＰ）、１０５はサーボ処理部、１０６は信号処理部、１０７はＦＥ部制御ＣＰＵ、１０８はドライバ、１０９はメモリ、１１０は外部Ｉ／Ｆ制御部、１１１はチューナ、１１２は信号処理部、１１３は画像出力回路、１１４はメモリ、１１５は外部Ｉ／Ｆ制御部、１１６はＢＥ部制御ＣＰＵ、１１７はアンテナ、１１８はＡＴＡＰＩインターフェース、１１９はＦＥ（フロントエンド）部、１２０はＢＥ（バックエンド）部、１２１は統合１チップＬＳＩである。
【０００３】
地上波などの映像信号を録画する場合、アンテナ１１７で受信した信号はチューナ１１１で受け取り、信号処理部１１２でエンコード処理されメモリ１１４に一旦保存される。
【０００４】
ＢＥ部制御ＣＰＵ１１６はメモリ１１４に保存されたデータをＦＥ部１１９へ転送するために外部Ｉ／Ｆ制御部１１５を介してＡＴＡＰＩインターフェース１１８経由でＷｒｉｔｅ（ライト）コマンドを発行する。
【０００５】
ＦＥ部制御ＣＰＵ１０７は、外部Ｉ／Ｆ制御部１１０を介してＷｒｉｔｅコマンドを受信すると、書き込みデータをメモリ１０９上に保存する。
【０００６】
ディスク１０１は、未記録の状態で挿入されるとディスクモータ１０２により安定回転動作を行い、ピックアップ１０３を点灯させてディスク１０１から得た反射光よりフロントエンドプロセッサ１０４でサーボ誤差信号を生成し、サーボ処理部１０５でサーボ演算した後、ピックアップ１０３をベストポジションへ安定させる。
【０００７】
全てのサーボ（フォーカス、トラッキング、回転制御）が安定すると書き込み動作へ移行する。
【０００８】
ディスク１０１には、あらかじめ物理アドレスが決められておりＢＥ部１２０から与えられた論理アドレスをＦＥ部制御ＣＰＵ１０７で物理アドレスへ変換を行いデータの書き込みを行う。
【０００９】
また、ディスク１０１に記録されている画像データを再生させる場合には、ＢＥ部制御ＣＰＵ１１６より外部Ｉ／Ｆ制御部１１５を介しＡＴＡＰＩインターフェース１１８経由にてＲｅａｄ（リード）コマンドが発行される。外部Ｉ／Ｆ制御部１１０を介してＲｅａｄコマンドを受信したＦＥ部制御ＣＰＵ１０７は、Ｒｅａｄコマンドで指定された論理アドレスよりディスク１０１上の物理アドレスへ変換し読み出し処理を行う。
【００１０】
読み出し処理では、ピックアップ１０３を点灯させてディスク１０１から得た反射光をフロントエンドプロセッサ１０４で波形成形し、信号処理部１０６で２値化処理およびデータＰＬＬ処理を行い、データを一旦メモリ１０９へ保存する。
【００１１】
ＦＥ部制御ＣＰＵ１０７は、外部Ｉ／Ｆ制御部１１０を介しＡＴＡＰＩインターフェース１１８経由で再生データをＢＥ部１２０へ転送する。
【００１２】
ＢＥ部１２０は外部Ｉ／Ｆ制御部１１５を介して転送されたデータをメモリ１１４へ取り込み、信号処理部１１２でデコード処理を行い、画像出力回路１１３より映像出力される。
【００１３】
ＡＴＡＰＩインターフェース１１８で接続された機器同士のデータのやり取りは、アメリカ規格協会（ＡＮＳＩ）のＡＴＡ／ＡＴＡＰＩ規格（ＡＴＡ−５）によって定められている。
【００１４】
ＡＴＡ／ＡＴＡＰＩ規格に記載されているように、基本的にホスト側よりコマンドを発行しＡＴＡＰＩケーブルにて接続されている周辺機器においては、コマンド実行の結果を返信する仕組みとなっている。
【非特許文献１】ＡＴＡ／ＡＴＡＰＩ規格（ＡＴＡ−５）    アメリカ規格協会（ＡＮＳＩ）
【発明の開示】
【発明が解決しようとする課題】
【００１５】
従来のＦＥ部１１９とＢＥ部１２０の２ＣＰＵ１０７、１１６を1チップ化したシステムＬＳＩでは、ＡＴＡＰＩインターフェース接続で通信している。つまり、ＢＥ部１２０がホストとなりＦＥ部１１９へのコマンド発行にて指示を出す。ＦＥ部１１９はＢＥ部１２０から受けたコマンドに対して結果を返す仕組みである。
【００１６】
しかしこのシステムでは、ＡＴＡＰＩインターフェース経由で通信が行われるためＢＥ部１２０からのみ指示を送ることが出来る。このシステムの場合、例えば書き込み指示をした場合、ＦＥ部１１９で不安定な状態になって書き込みエラーが発生した場合には、エラーが発生するまでＢＥ部１２０はＦＥ部１１９の状態を知ることが出来ない。
【００１７】
このように、従来の技術においては、ＡＴＡ／ＡＴＡＰＩ規格に従って、ホスト側のＢＥ部から一方向の指示系統しか存在せず、ＦＥ部から指示を出すことが出来なかった。そのため、ＦＥ部でサーボ等の不安定要素により書き込みエラーが発生した場合には、エラーが確定してからＦＥ部より結果が返却されるためＢＥ側でのリカバリ処理の遅れが発生した。
【００１８】
したがって、本発明の目的は、リカバリ処理の遅れを回避することができる信号処理回路を提供することである。
【課題を解決するための手段】
【００１９】
本発明の信号処理回路は、地上波放送などの映像信号をディスクに録画するための信号処理回路であって、地上波放送から受信した映像データのエンコードおよびデコードを行うバックエンド部と、このバックエンド部にＡＴＡＰＩインターフェースにより接続されてバックエンド部より送られるデータをディスクへ書き込む処理を行うフロントエンド部とを備え、
バックエンド部は、エンコードおよびデコードを制御するとともにフロントエンド部にＡＴＡＰＩインターフェースを経由してコマンドを発行する第１の制御ＣＰＵおよび映像データを保存するメモリを有し、
フロントエンド部は、コマンドを受けて書き込み処理を行うとともに処理結果をＡＴＡＰＩインターフェースを経由してバックエンド部に返信する第２の制御ＣＰＵを有し、
メモリは、第２の制御ＣＰＵがアクセス可能な共有メモリを一部に有し、フロントエンド部におけるディスクに関する不安定要素によるエラー発生状況を第２の制御ＣＰＵが共有メモリに保存し第１の制御ＣＰＵが共有メモリの内容を読み出して対策処理を行うことを特徴とする。
【００２０】
本発明の別の信号処理回路は、地上波放送などの映像信号をディスクに録画するための信号処理回路であって、地上波放送から受信した映像データのエンコードおよびデコードを行うバックエンド部と、このバックエンド部にＡＴＡＰＩインターフェースにより接続されてバックエンド部より送られるデータをディスクへ書き込む処理を行うフロントエンド部とを備え、
バックエンド部は、エンコードおよびデコードを制御するとともにフロントエンド部にＡＴＡＰＩインターフェースを経由してコマンドを発行する第１の制御ＣＰＵを有し、
フロントエンド部は、コマンドを受けて書き込み処理を行うとともに処理結果をＡＴＡＰＩインターフェースを経由してバックエンド部に返信する第２の制御ＣＰＵを有し、
第１の制御ＣＰＵと第２の制御ＣＰＵ間に接続されてフロントエンド部におけるディスクに関する不安定要素によるエラー発生状況をバックエンド部に伝達可能な情報伝達回路を有することを特徴とする。
【００２１】
上記構成において、フロントエンド部はディスクに関する不安定要素により書き込みリトライが発生するような状況において、書き込みエラーが発生する前に情報伝達回路を使用しバックエンド部へバックアップ要求を出し、バックエンド部はフロントエンド部のバックアップ要求に応じてバックアップを取るハードディスクドライブをＡＴＡＰＩインターフェース接続している。
【００２２】
上記構成において、フロントエンド部は、ディスクに関する不安定要素により書き込みリトライが発生するような状況において、リトライ時に書き込み速度を落とす処理を行う場合に、情報伝達回路を使用しバックエンド部へ速度ダウン状況を発信し、バックエンド部はデータ転送長を短くする。
【００２３】
上記構成において、フロントエンド部は、ディスクに関する不安定要素により書き込みリトライが発生するような状況において、リトライ時に書き込み速度を落とす処理を行う場合に、情報伝達回路を使用しバックエンド部へ速度ダウン状況を発信し、バックエンド部はデータ転送速度を遅くする。
【００２４】
本発明のさらに別の信号処理回路は、地上波放送などの映像信号をディスクに録画するための信号処理回路であって、地上波放送から受信した映像データのエンコードおよびデコードを行うバックエンド部と、このバックエンド部にＡＴＡＰＩインターフェースにより接続されてバックエンド部より送られるデータをディスクへ書き込む処理を行うフロントエンド部とを備え、
バックエンド部は、エンコードおよびデコードを制御するとともにフロントエンド部にＡＴＡＰＩインターフェースを経由してコマンドを発行する第１の制御ＣＰＵおよび映像データを保存するメモリを有し、  
フロントエンド部は、コマンドを受けて書き込み処理を行うとともに処理結果をＡＴＡＰＩインターフェースを経由してバックエンド部に返信する第２の制御ＣＰＵを有し、
第１の制御ＣＰＵと第２の制御ＣＰＵ間に接続されてフロントエンド部からバックエンド部にリトライの発生状況を伝達する情報伝達回路を有し、
メモリは、第２の制御ＣＰＵからアクセス可能であってフロントエンド部がリトライ発生を通知するときに第２の制御ＣＰＵが付加情報を保存する共有メモリを有し、第１の制御ＣＰＵは共有メモリの内容を読み出して対策処理を行うことを特徴とする。
【００２５】
上記構成において、フロントエンド部は、書き込みエラーが発生する前に情報伝達回路を使用してバックエンド部へバックアップ要求を出すとともに、共有メモリにバックアップ開始アドレスおよびデータ長を保存し、
バックエンド部はＡＴＡＰＩインタフェース接続されてバックアップを取るためのハードディスクドライブを有する。
【００２６】
上記構成において、信号処理回路は、ディスクに書き込み後にベリファイを行い、欠陥が発生した場合に交替領域を作成する処理を行うものであって、
フロントエンド部は、ディスクに欠陥が発生した場合に、情報伝達回路を使用しバックエンド部へ交替情報のバックアップ要求を出すとともに、共有メモリに交替情報の詳細を保存し、
バックエンド部はＡＴＡＰＩインターフェース接続して交替情報のバックアップを取るハードディスクドライブを有し、全ての書き込みが終了した後に交替を行う指示をフロントエンド部に行う。
【００２７】
本発明のさらに別の信号処理回路は、地上波放送などの映像信号をディスクに録画するための信号処理回路であって、地上波放送から受信した映像データのエンコードを行うバックエンド部と、このバックエンド部にＡＴＡＰＩインターフェースにより接続されディスクへ書き込む処理を行うフロントエンド部とを備え、
バックエンド部は、エンコードを制御するとともにフロントエンド部にＡＴＡＰＩインターフェースを経由してコマンドを発行する第１の制御ＣＰＵを有し、
フロントエンド部は、コマンドを受けて書き込み処理を行うとともに処理結果をＡＴＡＰＩインターフェースを経由してバックエンド部に返信する第２の制御ＣＰＵを有し、
第１の制御ＣＰＵおよび第２の制御ＣＰＵは共有するメモリを有し、第１の制御ＣＰＵがメモリに映像データを保存する制御を行うとともにデータの管理情報をＡＴＡＰＩインターフェースを経由して第２の制御ＣＰＵに通知し、第２の制御ＣＰＵが管理情報に基づいて映像データをディスクに書き込む制御を行う。
【発明の効果】
【００２８】
本発明の信号処理回路によれば、ＦＥ部にてサーボ等の不安定要素により書き込みリトライが発生する状況において、共有メモリを設けＦＥ部からＢＥ部へリトライ発生の情報伝達を可能とする、すなわちエラー終了前にＢＥ部へのエラー発生状況を伝達可能としたため、リカバリ処理の遅れを回避することができる。
【００２９】
例えばＢＥ部とＦＥ部を内部でＡＴＡＰＩインターフェース接続した１チップ化した統合ＬＳＩにおいて、ＦＥ部からＢＥ部への指示系統を実装し、エラーが確定する前にＦＥ部のリトライ情報を通知することによりＢＥ部でのデータバックアップが可能となり、リアルタイムに入力される信号を失うことなく記録できる。
【００３０】
本発明の別の信号処理回路によれば、ＦＥ部にてサーボ等の不安定要素により書き込みリトライが発生する状況において、例えばリアルタイム性を考慮した割り込み機能を有する情報伝達回路を設け、ＦＥ部からＢＥ部への情報伝達を可能としたため、リカバリ処理の遅れを回避することができる。
【００３１】
本発明のさらに別の信号処理回路によれば、ＦＥ部にてサーボ等の不安定要素により書き込みリトライが発生する状況において、情報伝達回路を用いバックアップ要求をＢＥ部に対し指示し、ＢＥ部はＡＴＡＰＩ接続されたハードディスクドライブへバックアップを行い、ＦＥ部が安定したときに、再度書き込み要求を行うことができる。
【００３２】
本発明のさらに別の信号処理回路によれば、情報伝達回路を有するものにおいて、ＦＥ部にてサーボ等の不安定要素により書き込みリトライが発生する状況において、ＦＥ部は安定書き込み動作のため書き込みスピードを下げる処理を行う。ＦＥ部は、情報伝達回路を用い書き込みスピードを下げたことをＢＥ部に対し指示し、ＢＥ部は次回からの書き込みコマンドにおけるデータ長を短くすることが可能となる。
【００３３】
本発明のさらに別の信号処理回路によれば、ＦＥ部にてサーボ等の不安定要素により書き込みリトライが発生する状況において、ＦＥ部は安定書き込み動作のため書き込みスピードを下げる処理を行う。ＦＥ部は、情報伝達回路を用い書き込みスピードを下げたことをＢＥ部に対し指示し、ＢＥ部は次回からの書き込みコマンドにおけるデータ転送速度を遅くすることが可能となる。
【００３４】
本発明のさらに別の信号処理回路によれば、ＦＥ部にてサーボ等の不安定要素により書き込みリトライが発生する状況において、ＢＥ部に対してリアルタイム性を考慮した割り込み機能を有する情報伝達回路およびＦＥ部からＢＥ部へリトライの詳細情報を伝えるための共有メモリを有するため、ＦＥ部からＢＥ部への情報伝達を可能とし、精度のよいバックアップ処理が行える。
【００３５】
本発明のさらに別の信号処理回路によれば、ＦＥ部にてサーボ等の不安定要素により書き込みリトライが発生する状況において、例えばリアルタイム性を考慮した割り込み機能を有する情報伝達回路およびリトライの詳細情報を伝えるための共有メモリを有し、情報伝達回路を用いバックアップ要求をＢＥ部に対し指示し、ＢＥ部はＡＴＡＰＩ接続されたハードディスクドライブへバックアップを行い、ＦＥ部が安定したときに、再度書き込み要求を行うことを可能とする。
【００３６】
本発明のさらに別の信号処理回路によれば、書き込み後のベリファイを行うディスクにおいて、ＦＥ部にてディスクの傷等の不安定要素により欠陥が発生した場合に、情報伝達回路を使用しＢＥ部へ交替情報バックアップ要求を出し、共有メモリには交替情報の詳細を保存し、ＢＥ部はＡＴＡＰＩ接続されたハードディスクドライブにバックアップを取り、全ての書き込みが終了した後にＢＥ部より交替を行う指示を行うことが可能となる。
【００３７】
本発明のさらに別の信号処理回路によれば、データのキャッシュ管理を共用化するために、それぞれ有していたメモリを全て共有化し、キャッシュ管理で使用するポインタを共通で管理する。このように共有するメモリを利用してデータのキャッシュ管理を行うことにより、従来、ＢＥ部とＦＥ部で同じ情報をＡＴＡＰＩ経由で行われていたデータ転送処理が省略できる。
【発明を実施するための最良の形態】
【００３８】
本発明の第１の実施形態の信号処理回路を適用した記録型ディスク装置について、図１、図２および図３を用いて説明する。図１において、１０１はディスク、１０２はディスクモータ、１０３はピックアップ、１０４はフロントエンドプロセッサ（ＦＥＰ）、１０５はサーボ処理部、１０６は信号処理部、１０７はＦＥ部制御ＣＰＵ、１０８はドライバ、１０９はメモリ、１１０は外部Ｉ／Ｆ制御部、１１１はチューナ、１１２は信号処理部、１１３は画像出力回路、１１４はメモリ、１１５は外部Ｉ／Ｆ制御部、１１６はＢＥ部制御ＣＰＵ、１１７はアンテナ、１１８はＡＴＡＰＩインターフェース、１１９はＦＥ部、１２０はＢＥ部、１２１は統合１チップＬＳＩ、２０１はＦＥ部１１９とＢＥ部１２０からアクセス可能な共有メモリである。
【００３９】
図２において、１１４はＢＥ部１２０のメモリ、２０１は共有メモリ、２０２はＢＥ部１２０への指示フラグ格納領域である。
【００４０】
図３において、２０３はＦＥ部１１９の処理のフローチャート、２０４はリトライ発生の確認判断処理、２０５は共有メモリ２０１へのフラグ書き込み処理、２０６はＢＥ部１２０の処理のフローチャート、２０７は共有メモリ２０１へのフラグ書き込み確認判断処理、２０８はリカバリ処理実行である。
【００４１】
地上波などの映像信号を録画する場合、アンテナ１１７で受信した信号はチューナ１１１で受け取り、信号処理部１１２でエンコード処理されメモリ１１４に一旦保存される。
【００４２】
ＢＥ部制御ＣＰＵ１１６はメモリ１１４に保存されたデータをＦＥ部１１９へ転送するために外部Ｉ／Ｆ制御部１１５を介してＷｒｉｔｅコマンドを発行する。
【００４３】
ＦＥ部制御ＣＰＵ１０７は、外部Ｉ／Ｆ制御部１１０を介してＷｒｉｔｅコマンドを受信すると、書き込みデータをメモリ１０９上に保存する。
【００４４】
ＦＥ部制御ＣＰＵ１０７は、メモリ１０９上のデータをディスク１０１に書き込み要求を行い、図７において説明した書き込み処理が行われる。
【００４５】
次に、リカバリ処理発生時のＦＥ部１１９からＢＥ部１２０への指示の処理について図３のフローチャートを用いて説明する。外的要因によりＦＥ部１１９のサーボが不安定になった場合、ＦＥ部１１９の処理２０３はリトライ発生確認判断処理２０４によりリトライ発生時には、共有メモリ２０１の内部にある指示フラグ格納領域２０２へ指示フラグ書き込み処理２０５を行う。ＢＥ部処理２０６においては、書き込みコマンド発行から終了の報告があるまでの間、共有メモリ２０１の内部の指示フラグ格納領域２０２の確認判断処理２０７を行い、指示フラグがある場合には、リカバリ処理２０８を実行する。
【００４６】
このように、外的要因によりＦＥ部１１９のサーボが不安定になった場合、ＦＥ部制御ＣＰＵ１０７は共有メモリ２０１を使用し、ある決められたアドレスにフラグを書き込むことによりＢＥ部１２０に対してリトライ発生状況を知らせることが出来る。
【００４７】
本発明の第２の実施形態について、図４を用いて説明する。図４において、１０１はディスク、１０２はディスクモータ、１０３はピックアップ、１０４はフロントエンドプロセッサ（ＦＥＰ）、１０５はサーボ処理部、１０６は信号処理部、１０７はＦＥ部制御ＣＰＵ、１０８はドライバ、１０９はメモリ、１１０は外部Ｉ／Ｆ制御部、１１１はチューナ、１１２は信号処理部、１１３は画像出力回路、１１４はメモリ、１１５は外部Ｉ／Ｆ制御部、１１６はＢＥ部制御ＣＰＵ、１１７はアンテナ、１１８はＡＴＡＰＩインターフェース、１１９はＦＥ部、１２０はＢＥ部、１２１は統合１チップＬＳＩ、２０９はリアルタイム性を考慮した割り込み機能を有する情報伝達回路である。
【００４８】
地上波などの映像信号を録画する場合、アンテナ１１７で受信した信号はチューナ１１１で受け取り、信号処理部１１２でエンコード処理されメモリ１１４に一旦保存される。
【００４９】
ＢＥ部制御ＣＰＵ１１６はメモリ１１４に保存されたデータをＦＥ部１１９へ転送するために外部Ｉ／Ｆ制御部１１５を介しＡＴＡＰＩインターフェースを経由してＷｒｉｔｅコマンドを発行する。
【００５０】
ＦＥ部制御ＣＰＵ１０７は、外部Ｉ／Ｆ制御部１１０を介してＷｒｉｔｅコマンドを受信すると、書き込みデータをメモリ１０９上に保存する。
【００５１】
ＦＥ部制御ＣＰＵ１０７は、メモリ１０９上のデータをディスク１０１に書き込み要求を行い、図７において説明した書き込み処理が行われる。
【００５２】
次に外的要因によりＦＥ部１１９のサーボが不安定になった場合、ＦＥ部１１９は情報伝達回路２０９を使いＢＥ部１２０へリトライ発生状況を通知する。情報伝達回路２０９は割り込み機能を有しておりＦＥ部１１９からの要求はすぐにＢＥ部１２０へと伝わる仕組みになっており即座にリカバリ処理を実施できる。
【００５３】
本発明の第３の実施形態について、図４を用い説明する。基本構成については第２の実施形態と同じため省略する。
【００５４】
図４において、２１０はＢＥ部１２０の外部ＩＦ制御部１１５とＡＴＡＰＩインターフェース接続されたハードディスクドライブ（ＨＤＤ）である。ＦＥ部１１９は、外的要因によりＦＥ部１１９のサーボが不安定になった場合、情報伝達回路２０９を使いＢＥ部１２０へリトライ発生状況を通知する。情報伝達回路２０９は割り込み機能を有しておりＦＥ部１１９からの要求はすぐにＢＥ部１２０へと伝わる。ＢＥ部１２０は指示を受けるとリトライが発生したときのＷｒｉｔｅコマンドの情報を使用し、ハードディスクドライブ２１０にバックアップを取り、Ｗｒｉｔｅコマンド完了後に再度ＦＥ部１１９へ書き込み要求を発行する。
【００５５】
本発明の第４の実施形態について説明する。基本構成については第２の実施形態と同じため省略する。
【００５６】
ＦＥ部１１９は、外的要因によりＦＥ部１１９のサーボが不安定になった場合、リトライ処理として書き込み速度を落とし、安定した状態で書き込み動作を行う。ＦＥ部１１９は情報伝達回路２０９を使いＢＥ部１２０へ書き込み速度を落としたことを通知する。情報伝達回路２０９は割り込み機能を有しておりＦＥ部１１９からの要求はすぐにＢＥ部１２０へと伝わる。ＢＥ部１２０は次回のＷｒｉｔｅコマンドのみ、データ長を短くしてコマンド発行する。
【００５７】
本発明の第５の実施形態について説明する。基本構成については第２の実施形態と同じため省略する。
【００５８】
ＦＥ部１１９は、外的要因によりＦＥ部のサーボが不安定になった場合、リトライ処理として書き込み速度を落とし、安定した状態で書き込み動作を行う。ＦＥ部１１９は情報伝達回路２０９を使いＢＥ部１２０へ書き込み速度を落としたことを通知する。情報伝達回路２０９は割り込み機能を有しておりＦＥ部１１９からの要求はすぐにＢＥ部１２０へと伝わる。ＢＥ部１２０は次回のＷｒｉｔｅコマンドのみ、データ転送速度を落としてコマンド発行する。
【００５９】
本発明の第６の実施形態について、図５を用い説明する。図５において、１０１はディスク、１０２はディスクモータ、１０３はピックアップ、１０４はフロントエンドプロセッサ（ＦＥＰ）、１０５はサーボ処理部、１０６は信号処理部、１０７はＦＥ部制御ＣＰＵ、１０８はドライバ、１０９はメモリ、１１０は外部Ｉ／Ｆ制御部、１１１はチューナ、１１２は信号処理部、１１３は画像出力回路、１１４はメモリ、１１５は外部Ｉ／Ｆ制御部、１１６はＢＥ部制御ＣＰＵ、１１７はアンテナ、１１８はＡＴＡＰＩインターフェース、１１９はＦＥ部、１２０はＢＥ部、１２１は統合１チップＬＳＩ、２０１はＦＥ部１１９とＢＥ部１２０からアクセス可能な共有メモリ、２０９はリアルタイム性を考慮した割り込み機能を有する情報伝達回路である。
【００６０】
地上波などの映像信号を録画する場合、アンテナ１１７で受信した信号はチューナ１１１で受け取り、信号処理部１１２でエンコード処理されメモリ１１４に一旦保存される。
【００６１】
ＢＥ部制御ＣＰＵ１１６はメモリ１１４に保存されたデータをＦＥ部１１９へ転送するために外部Ｉ／Ｆ制御部１１５を介しＡＴＡＰＩインターフェース１１８を経由してＷｒｉｔｅコマンドを発行する。
【００６２】
ＦＥ部制御ＣＰＵ１０７は、外部Ｉ／Ｆ制御部１１０を介してＷｒｉｔｅコマンドを受信すると、書き込みデータをメモリ１０９上に保存する。
【００６３】
ディスク１０１は、未記録の状態で挿入されるとディスクモータ１０２により安定回転動作を行い、ピックアップ１０３を点灯させてディスク１０１から得た反射光よりフロントエンドプロセッサ１０４でサーボ誤差信号を生成し、サーボ処理部１０５でサーボ演算した後、ピックアップ１０３をベストポジションへ安定させる。
【００６４】
全てのサーボ（フォーカス、トラッキング、回転制御）が安定すると書き込み動作へ移行する。
【００６５】
ディスク１０１には、あらかじめ物理アドレスが決められておりＢＥ部から与えられた論理アドレスをＦＥ部制御ＣＰＵ１０７で物理アドレスへ変換を行いデータの書き込みを行う。
【００６６】
次に外的要因によりＦＥ部１１９のサーボが不安定になった場合、ＦＥ部１１９は情報伝達回路２０９を使いＢＥ部１２０へリトライ発生状況を通知する。情報伝達回路２０９は割り込み機能を有しておりＦＥ部１１９からの要求はすぐにＢＥ部１２０へと伝わる仕組みになっており即座にリカバリ処理を実施できる。ＦＥ部１１９は情報伝達回路２０９を使用しリトライ発生を通知するときに共有メモリ２０１に付加情報を保存する。ＢＥ部１２０は、付加情報を参考にＨＤＤへバックアップを取るが、付加情報を参考にすることにより、無駄なバックアップを取る必要がなくなる。
【００６７】
本発明の第７の実施形態について、図５を用い説明する。図５において、１０１はディスク、１０２はディスクモータ、１０３はピックアップ、１０４はフロントエンドプロセッサ（ＦＥＰ）、１０５はサーボ処理部、１０６は信号処理部、１０７はＦＥ部制御ＣＰＵ、１０８はドライバ、１０９はメモリ、１１０は外部Ｉ／Ｆ制御部、１１１はチューナ、１１２は信号処理部、１１３は画像出力回路、１１４はメモリ、１１５は外部Ｉ／Ｆ制御部、１１６はＢＥ部制御ＣＰＵ、１１７はアンテナ、１１８はＡＴＡＰＩインターフェース、１１９はＦＥ部、１２０はＢＥ部、１２１は統合１チップＬＳＩ、２０１はＦＥ部１１９とＢＥ部１２０からアクセス可能な共有メモリ、２０９はリアルタイム性を考慮した割り込み機能を有する情報伝達回路、２１０は外部Ｉ／Ｆ制御部１１５にＡＴＡＰＩインターフェース接続されたハードディスクドライブである。
【００６８】
地上波などの映像信号を録画する場合、アンテナ１１７で受信した信号はチューナ１１１で受け取り、信号処理部１１２でエンコード処理されメモリ１１４に一旦保存される。
【００６９】
ＢＥ部制御ＣＰＵ１１６はメモリ１１４に保存されたデータをＦＥ部１１９へ転送するために外部Ｉ／Ｆ制御部１１５を介しＡＴＡＰＩインタフェース１１８を経由してＷｒｉｔｅコマンドを発行する。
【００７０】
ＦＥ部制御ＣＰＵ１０７は、外部Ｉ／Ｆ制御部１１０を介してＷｒｉｔｅコマンドを受信すると、書き込みデータをメモリ１０９上に保存する。
【００７１】
ディスク１０１は、未記録の状態で挿入されるとディスクモータ１０２により安定回転動作を行い、ピックアップ１０３を点灯させてディスク１０１から得た反射光よりフロントエンドプロセッサ１０４でサーボ誤差信号を生成し、サーボ処理部１０５でサーボ演算した後、ピックアップ１０３をベストポジションへ安定させる。全てのサーボ（フォーカス、トラッキング、回転制御）が安定すると書き込み動作へ移行する。
【００７２】
ディスク１０１には、あらかじめ物理アドレスが決められておりＢＥ部から与えられた論理アドレスをＦＥ部制御ＣＰＵ１０７で物理アドレスへ変換を行いデータの書き込みを行う。
【００７３】
次に外的要因によりＦＥ部１１９のサーボが不安定になった場合、ＦＥ部１１９は情報伝達回路２０９を使いＢＥ部１２０へリトライ発生状況を通知する。情報伝達回路２０９は割り込み機能を有しておりＦＥ部１１９からの要求はすぐにＢＥ部１２０へと伝わる仕組みになっており即座にリカバリ処理を実施できる。ＦＥ部１１９は情報伝達回路２０９を使用しリトライ発生を通知するときに共有メモリ２０１に付加情報を保存する。付加情報には、リトライ発生の先頭論理アドレスおよびデータ長が書かれている。ＢＥ部１２０は、付加情報を参考にハードディスクドライブ（ＨＤＤ）２１０へバックアップを取るが、付加情報を参考にすることにより、無駄なバックアップを取る必要がなくなる。
【００７４】
本発明の第８の実施形態について説明する。基本構成については、第６の実施形態と同じため省略する。ＤＶＤ−ＲＡＭなどの書き込み後にベリファイを行い欠陥が発生した場合には交替領域にデータを書くようなシステムにおいて、ＦＥ部１１９は、ディスクの傷等の要因によりＦＥ部１１９の書き込みにおいてベリファイがＮＧとなった場合に、ＦＥ部１１９は情報伝達回路２０９を使いＢＥ部１２０へ交替情報書き込み要求を通知する。情報伝達回路２０９は割り込み機能を有しておりＦＥ部１１９からの要求はすぐにＢＥ部１２０へと伝わる。その時に、付加情報として交替情報の詳細を共有メモリ２０１へ書き込む。ＢＥ部１２０は共有メモリ２０１に書かれている付加情報をハードディスクドライブ２１０へ保存し、全ての書き込みが完了した後に交替領域を作成する指令をＦＥ部１１９に対して行う。
【００７５】
本発明の第９の実施形態について、図６を用い説明する。図６において、１０１はディスク、１０２はディスクモータ、１０３はピックアップ、１０４はフロントエンドプロセッサ（ＦＥＰ）、１０５はサーボ処理部、１０６は信号処理部、１０７はＦＥ部制御ＣＰＵ、１０８はドライバ、１１０は外部Ｉ／Ｆ制御部、１１１はチューナ、１１２は信号処理部、１１３は画像出力回路、１１５は外部Ｉ／Ｆ制御部、１１６はＢＥ部制御ＣＰＵ、１１７はアンテナ、１１８はＡＴＡＰＩインターフェース、１１９はＦＥ部、１２０はＢＥ部、１２１は統合１チップＬＳＩ、２１０はＦＥ部制御ＣＰＵ１０７およびＢＥ部制御用ＣＰＵ１１６が共有するメモリ、２０９は情報伝達回路である。
【００７６】
地上波などの映像信号を録画する場合、アンテナ１１７で受信した信号はチューナ１１１で受け取り、信号処理部１１２でエンコード処理されメモリ２１１に一旦保存される。
【００７７】
ＢＥ部制御ＣＰＵ１１６はメモリ２１１に保存されたデータをＦＥ部１１９へ受け渡すために、メモリ２１１上のバッファ管理情報を通知する。
【００７８】
ＦＥ部制御ＣＰＵ１０７は、ＢＥ部１２０から受け取ったバッファ管理情報を基に書き込み情報を受け取る。メモリ２１１のデータを用いて書き込みが行われる。
【００７９】
ディスク１０１は、未記録の状態で挿入されるとディスクモータ１０２により安定回転動作を行い、ピックアップ１０３を点灯させてディスク１０１から得た反射光よりフロントエンドプロセッサ１０４でサーボ誤差信号を生成し、サーボ処理部１０５でサーボ演算した後、ピックアップ１０３をベストポジションへ安定させる。
【００８０】
全てのサーボ（フォーカス、トラッキング、回転制御）が安定すると書き込み動作へ移行する。
【００８１】
ディスク１０１には、あらかじめ物理アドレスが決められておりＢＥ部１２０から与えられた論理アドレスをＦＥ部制御ＣＰＵ１０７で物理アドレスへ変換を行いデータの書き込みを行う。
【００８２】
第９の実施の形態では、ＦＥ部１１９とＢＥ部１２０のそれぞれがメモリ１０９、１１４を所有してバッファ管理していたものを、共有するメモリ２１１としてバッファ管理のポインタを受け渡すことにより、ＡＴＡＰＩインターフェース１１８を介してデータの送受信を行っていた処理を省略することが出来る。
【産業上の利用可能性】
【００８３】
本発明にかかる信号処理回路は、ＦＥ部にてサーボ等の不安定要素により書き込みリトライが発生する状況において、ＢＥ部でのデータバックアップが可能となり、リアルタイムに入力される信号を失うことなく記録できる効果があり、また共有するメモリを利用してデータのキャッシュ管理を行うことにより、ＡＴＡＰＩ経由で行われていたデータ転送処理が省略できる等の効果があり、信号処理回路や記録型ディスク装置等に有用である。
【図面の簡単な説明】
【００８４】
【図１】本発明の第１の実施の形態の信号処理回路ブロック図である。
【図２】共有メモリを有するメモリの構成図である。
【図３】ＦＥ部およびＢＥ部の処理フローチャートである。
【図４】第２の実施の形態の信号処理回路ブロック図である。
【図５】第６の実施の形態の信号処理回路ブロック図である。
【図６】第９の実施の形態の信号処理回路ブロック図である。
【図７】従来例の信号処理回路図である。
【符号の説明】
【００８５】
１０１  ディスク
１０２  ディスクモータ
１０３  ピックアップ
１０４  フロントエンドプロセッサ
１０５  サーボ処理部
１０６  信号処理部
１０７  ＦＥ部制御ＣＰＵ
１０８  ドライバ
１０９  メモリ
１１０  外部Ｉ／Ｆ制御部
１１１  チューナ
１１２  信号処理部
１１３  画像出力回路
１１４  メモリ
１１５  外部Ｉ／Ｆ制御部
１１６  ＢＥ部制御ＣＰＵ
１１７  アンテナ
１１８  ＡＴＡＰＩ  Ｉ／Ｆ
１１９  ＦＥ部
１２０  ＢＥ部
１２１  １チップ統合ＬＳＩ
２０１  共有メモリ
２０２  情報伝達フラグ
２０３  ＦＥ部処理
２０４  リトライ発生確認判断処理
２０５  情報伝達フラグ設定処理
２０６  ＢＥ部処理
２０７  情報伝達フラグ確認判断処理
２０８  リカバリ処理実行
２０９  情報伝達回路
２１０  ハードディスクドライブ
２１１  メモリ
【図１】
2008065950.tif 000003
【図２】
2008065950.tif 000004
【図３】
2008065950.tif 000005
【図４】
2008065950.tif 000006
【図５】
2008065950.tif 000007
【図６】
2008065950.tif 000008
【図７】
2008065950.tif 000009