(57)【要約】【課題】フォトレジスト剥離剤組成物、これを用いる配線形成方法及び薄膜トランジスタ基板の製造方法を提供する。【解決手段】フォトレジスト剥離剤組成物は、ブチルジグリコール５０重量％以上７０重量％以下、アルキルピロリドン２０重量％以上４０重量％以下、有機アミン化合物１重量％以上１０重量％以下、アミノプロピルモルホリン１重量％以上５重量％以下及びメルカプト化合物０．０１重量％以上０．５重量％以下を含む。これにより、フォトレジスト剥離能力に優れ、フォトレジスト膜が残留フォトレジストなしに完全に除去され、銅導電膜の酸化及び腐蝕が抑制されることによって、配線の信頼性を確保できる。【選択図】図５
2008065284.tif 000002
【特許請求の範囲】
【請求項１】
ブチルジグリコール５０重量％以上７０重量％以下、アルキルピロリドン２０重量％以上４０重量％以下、有機アミン化合物１重量％以上１０重量％以下、アミノプロピルモルホリン１重量％以上５重量％以下及びメルカプト化合物０．０１重量％以上０．５重量％以下を含むことを特徴とするフォトレジスト剥離剤組成物。
【請求項２】
前記アルキルピロリドンは、Ｎ−メチルピロリドンであり、前記有機アミン化合物は、ジエタノールアミンであることを特徴とする請求項１に記載のフォトレジスト剥離剤組成物。
【請求項３】
下部構造物上に銅を含む導電膜を積層し、
前記導電膜上に配線を定義するフォトレジストパターンを形成し、前記フォトレジストパターンをエッチングマスクとして用いて前記導電膜をエッチングし、
ブチルジグリコール５０重量％以上７０重量％以下、アルキルピロリドン２０重量％以上４０重量％以下、有機アミン化合物１重量％以上１０重量％以下、アミノプロピルモルホリン１重量％以上５重量％以下及びメルカプト化合物０．０１重量％以上０．５重量％以下を含むフォトレジスト剥離剤組成物を用いて前記フォトレジストパターンを剥離することを特徴とする配線形成方法。
【請求項４】
前記アルキルピロリドンはＮ−メチルピロリドンであり、前記有機アミン化合物はジエタノールアミンであることを特徴とする請求項３に記載の配線形成方法。
【請求項５】
前記フォトレジストパターンの剥離は、前記フォトレジストパターンについての前記フォトレジスト剥離剤組成物を噴射することによってなすことを特徴とする請求項３に記載の配線形成方法。
【請求項６】
前記フォトレジストパターンの剥離は、６０秒以上１８０秒以下の間なされることを特徴とする請求項３に記載の配線形成方法。
【請求項７】
前記フォトレジストパターンの剥離後に前記フォトレジストパターンの残留物を除去することを特徴とする請求項３に記載の配線形成方法。
【請求項８】
前記フォトレジストパターンの残留物の除去は、超純水を噴射して前記フォトレジストパターンの残留物を洗浄することを特徴とする請求項７に記載の配線形成方法。
【請求項９】
前記銅を含む導電膜は、モリブデン／銅／窒化モリブデンからなる多層膜であり、前記配線はモリブデン／銅／窒化モリブデンからなる多層配線であることを特徴とする請求項３に記載の配線形成方法。
【請求項１０】
前記下部構造物は、絶縁物質又は半導体を含むことを特徴とする請求項３に記載の配線形成方法。
【請求項１１】
絶縁基板上に第１の方向に延長されたゲート線及び前記ゲート線に接続されたゲート電極を含むゲート配線を形成し、
前記絶縁基板上に前記ゲート線と交差するように第２の方向に延長されたデータ線、前記データ線に接続されたソース電極及び前記ソース電極と離隔されて設けられるドレイン電極を含み、前記ゲート配線と絶縁されているデータ配線を形成し、
前記ゲート配線と前記データ配線上に各画素毎に前記ドレイン電極と接続された画素電極を形成し、
前記ゲート配線又は前記データ配線の形成は、
下部構造物上に銅を含む導電膜を積層し、
前記導電膜上に前記配線を定義するフォトレジストパターンを形成し、前記フォトレジストパターンをエッチングマスクとして用いて前記導電膜をエッチングし、
ブチルジグリコール５０重量％以上７０重量％以下、アルキルピロリドン２０重量％以上４０重量％以下、有機アミン化合物１重量％以上１０重量％以下、アミノプロピルモルホリン１重量％以上５重量％以下及びメルカプト化合物０．０１重量％以上０．５重量％以下を含むフォトレジスト剥離剤組成物を用いて前記フォトレジストパターンを剥離することを特徴とする薄膜トランジスタ基板の製造方法。
【請求項１２】
前記アルキルピロリドンはＮ−メチルピロリドンであり、前記有機アミン化合物はジエタノールアミンであることを特徴とする請求項１１に記載の薄膜トランジスタ基板の製造方法。
【請求項１３】
前記フォトレジストパターンの剥離は、前記フォトレジストパターンについての前記フォトレジスト剥離剤組成物を噴射することによってなすことを特徴とする請求項１１に記載の薄膜トランジスタ基板の製造方法。
【請求項１４】
前記フォトレジストパターンの剥離は、６０秒以上１８０秒以下の間なされることを特徴とする請求項１１に記載の薄膜トランジスタ基板の製造方法。
【請求項１５】
前記フォトレジストパターンの剥離後に前記フォトレジストパターンの残留物を除去することを特徴とする請求項１１に記載の薄膜トランジスタ基板の製造方法。
【請求項１６】
前記フォトレジストパターンの残留物の除去は、超純水を噴射して前記フォトレジストパターンの残留物を洗浄することを特徴とする請求項１５に記載の薄膜トランジスタ基板の製造方法。
【請求項１７】
前記銅を含む導電膜はモリブデン／銅／窒化モリブデンの多層膜であり、前記ゲート配線又は前記データ配線はモリブデン／銅／窒化モリブデンの多層配線であることを特徴とする請求項１１に記載の薄膜トランジスタ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フォトレジスト剥離剤（ストリッパー）組成物に係り、より詳しくは、銅配線形成用フォトレジスト剥離剤組成物、これを用いる銅配線形成方法及び薄膜トランジスタ基板の製造方法に関するものである。
【背景技術】
【０００２】
現代社会で半導体集積回路、半導体素子、半導体装置などの役割はますます重要になっており、多様な産業分野で広範囲に使用されている。特に、情報化社会が加速化されることによって電子ディスプレイ分野が発展を重ねて情報化社会で要求する多様な機能を提供できる新しい機能の電子ディスプレイ装置が開発されている。
【０００３】
従来このような電子ディスプレイ分野ではブラウン管（陰極線管）が用いられていた。しかしながら、ブラウン管は重量が重く、大容積及び高消費電力などの点で限界を持っていて、液晶表示装置、有機ＥＬ装置、プラズマ表示装置などの平板表示装置がブラウン管を代替するものとして脚光を浴びている。
【０００４】
この中液晶表示装置と有機ＥＬ装置は、スイッチング素子又は駆動素子として薄膜トランジスタを採用しており、薄膜トランジスタを制御するための信号を伝達するゲート線及びデータ線を備えている。このような薄膜トランジスタ、ゲート線及びデータ線は微細な精密パターンを要求し、通常フォトレジストを用いた写真エッチング工程で形成される。
【０００５】
一方、表示装置の面積が次第に大型化されることによって、信号遅延の問題が発生するが、このような問題を防止するため低抵抗配線を採用することが好ましい。低抵抗配線で脚光を浴びている物質としては銅（Ｃｕ）、銀（Ａｇ）などがあり、特に銅の場合銀と導電率が類似するだけではなく、価格競争力側面で有利である。しかしながら、銅は下部構造物との接着力が悪くて容易にはぴったりと接着されないか、或いは剥けることがあり、一旦接着しても耐化学性が悪いので、パターニング工程でフォトレジスト膜の剥離時フォトレジスト剥離剤に露出されることによって酸化又は腐蝕されやすい。このような銅導電膜の酸化又は腐蝕は、全体配線の抵抗上昇を誘発して低抵抗配線としての利点を減少させる。前述したような腐蝕を防止するためには、フォトレジスト剥離剤を希釈して使用するか、或いは露出時間を縮めるなどの方法が模索できる。しかしながら、このような方法は、フォトレジスト剥離剤のフォトレジスト剥離能力を減少させてフォトレジスト膜を残留させることができ、配線の信頼性を低下させる。
【０００６】
従って、銅導電膜の酸化及び腐蝕を抑制しながらも、剥離能力に優れたフォトレジスト剥離剤組成物が必要である。
【特許文献１】韓国公開特許第２００４−００９８７５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の技術的課題は、酸化及び腐蝕を抑制しながらも剥離能力に優れたフォトレジスト剥離剤組成物を提供するところにある。
【０００８】
本発明の他の技術的課題は、前述した組成物を用いる配線形成方法を提供するところにある。
【０００９】
本発明のさらに他の技術的課題は、前述した組成物を用いる薄膜トランジスタ基板の製造方法を提供するところにある。
【００１０】
本発明の技術的課題は、以上で言及した技術的課題に制限されなく、以上で言及されないさらに他の技術的課題は、以下の記載から当業者に明確に理解できるものである。
【課題を解決するための手段】
【００１１】
前述した技術的課題を達成するための本発明の一実施形態によるフォトレジスト剥離剤組成物は、ブチルジグリコール５０重量％以上７０重量％以下、アルキルピロリドン２０重量％以上４０重量％以下、有機アミン化合物１重量％以上１０重量％以下、アミノプロピルモルホリン１重量％以上５重量％以下及びメルカプト化合物０．０１重量％以上０．５重量％以下を含む。
【００１２】
前述した他の技術的課題を達成するための本発明の一実施形態による配線形成方法は、下部構造物上に銅を含む導電膜を積層し、導電膜上に配線を定義するフォトレジストパターンを形成し、フォトレジストパターンをエッチングマスクとして用いて導電膜をエッチングし、ブチルジグリコール５０重量％以上７０重量％以下、アルキルピロリドン２０重量％以上４０重量％以下、有機アミン化合物１重量％以上１０重量％以下、アミノプロピルモルホリン１重量％以上５重量％以下及びメルカプト化合物０．０１重量％以上０．５重量％以下を含むフォトレジスト剥離剤組成物を用いてフォトレジストパターンを剥離することを特徴とする。
【００１３】
前述したさらに他の技術的課題を達成するための本発明の一実施形態による薄膜トランジスタ基板の製造方法は、絶縁基板上に第１の方向に延長されたゲート線及びゲート線に接続されたゲート電極を含むゲート配線を形成し、絶縁基板上にゲート線と交差するように第２の方向に延長されたデータ線、データ線に接続されたソース電極及びソース電極と離隔されて設けられるドレイン電極を含み、ゲート配線と絶縁されているデータ配線を形成し、ゲート配線とデータ配線上に各画素毎にドレイン電極と接続された画素電極を形成し、ゲート配線又はデータ配線の形成は、下部構造物上に銅を含む導電膜を積層し、導電膜上に配線を定義するフォトレジストパターンを形成し、フォトレジストパターンをエッチングマスクとして用いて導電膜をエッチングし、ブチルジグリコール５０重量％以上７０重量％以下、アルキルピロリドン２０重量％以上４０重量％以下、有機アミン化合物１重量％以上１０重量％以下、アミノプロピルモルホリン１重量％以上５重量％以下及びメルカプト化合物０．０１重量％以上０．５重量％以下を含むフォトレジスト剥離剤組成物を用いてフォトレジストパターンを剥離ことを特徴とする。
【００１４】
その他実施形態の具体的な事項は、詳細な説明及び図面に含まれている。
【発明の効果】
【００１５】
本発明の一実施形態によるフォトレジスト剥離剤組成物は、フォトレジスト剥離能力に優れ、銅に関する酸化及び腐蝕力が弱い。また、フォトレジスト剥離剤を用いた本発明の一実施形態による配線形成方法によれば、フォトレジスト膜が残留フォトレジストなしに完全に除去され、銅導電膜の酸化及び腐蝕が抑制されることによって、配線の信頼性を確保できる。
【発明を実施するための最良の形態】
【００１６】
本発明の利点及び特徴、そしてそれらを達成する方法は添付する図面と共に詳細に後述している実施形態を参照すれば明確になる。しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具体化されるものである。図面で層及び領域の大きさ及び相対的な大きさは、説明の明瞭性のため誇張されることもありうる。
【００１７】
素子又は層が他の素子又は層の 「上」と指称される場合は、他の素子又は層の真上だけではなく、中間に他の層又は他の素子を介在した場合を全て含む。なお、明細書全体にかけて同一参照符号は同一構成要素を示すものとする。「及び／又は」は、言及されたアイテムのそれぞれ及び一つ以上の全ての組み合わせを含む。
【００１８】
以下、添付した図面を参照して本発明の好適な一実施形態による配線形成方法を詳細に説明する。図１〜図３は、本発明の一実施形態による配線形成方法の工程段階別断面図である。
【００１９】
図１を参照すれば、まず配線２などが形成される面を提供する下部構造物１を準備する。下部構造物１は、上部に形成される配線２とは異なる構成を有し、複数の構成要素、素子、層などが組み合っている複合物だけではなく、一つの構成要素、素子、層などになった単一構造物でありうる。例えば、ガラスなどになった絶縁基板、アモルファスシリコンなどの半導体、絶縁膜、プラスチックであってもよく、これらに制限されない。
【００２０】
次いで、下部構造物１上に銅を含む導電膜（以下、「銅導電膜」という。）を積層する。ここで、銅導電膜は例えば、銅又は銅合金からなった単層膜、銅又は銅合金からなった膜の上部及び／又は下部に異なる物質からなった膜が追加的に積層された構造を有する多層膜でありうる。本実施形態では、このような銅導電膜の例として、モリブデン（Ｍｏ）又はモリブデンとタングステン（Ｗ）、ネオジム（Ｎｄ）、ニオブ（Ｎｂ）などの合金であるモリブデン合金からなる導電層２ａ（以下、「モリブデン層」という。）、銅（Ｃｕ）又は銅合金を含む導電層２ｂ（以下、「銅層」という。）及び窒化モリブデン（ＭｏＮ）を含む導電層２ｃ（以下、「窒化モリブデン層」という。）からなる三層膜２を例を挙げて説明する。しかしながら、これに制限されることではなく、三層膜構造又は三層膜を構成する物質自体の特性に起因したことではない限り、異なる構造又は構成の銅導電膜にも同様に適用できることは勿論である。
【００２１】
モリブデン層、銅層及び窒化モリブデン層の三層膜は、例えばスパッタリングとして形成できる。すなわち、下部構造物をアルゴン（Ａｒ）気体が充填されているスパッタリングチェンバーに入れ、モリブデンターゲットにのみパワーを印加して基板１上にモリブデン層２ａを蒸着する。続いて、モリブデンターゲットに印加されるパワーをオフした後、銅ターゲットにパワーを印加して銅層２ｂを蒸着する。引き続き、同一な方法で銅ターゲットに印加されるパワーをオフした後、モリブデンターゲットにパワーを印加し、反応チェンバー内に窒素気体（Ｎ２）、亜酸化窒素（Ｎ２Ｏ）又はアンモニア（ＮＨ３）などのような窒素供給気体を供給すれば、モリブデン（Ｍｏ）と窒素（Ｎ）が相互反応して窒化モリブデン（ＭｏＮ）２ｃ層が蒸着される。このとき、窒素供給気体を単独に供給してもよいが、好ましくは、アルゴン（Ａｒ）気体と窒素供給気体を、例えば約４０：６０の比率に混合して供給する。
【００２２】
引き続き、図２に示されているように、三層膜２上にノボラック系又はアクリル系の樹脂、ＰＡＣ（Ｐｈｏｔｏ  Ａｃｔｉｖｅ  Ｃｏｍｐｏｕｎｄ）、有機溶剤及びその他添加剤などになるフォトレジスト膜を塗布する。フォトレジスト膜を塗布する方法は、スピンコーティング、プリントコーティング、ディップコーティング、ロールコーティング、ブレードコーティングなどがあり、好ましくは、スピンコーティングが使用される。
【００２３】
続いて、フォトレジスト膜を約９０℃〜１２０℃の温度に１次熱処理してフォトレジスト膜の有機溶剤を揮発させる。引き続き、配線を定義する光マスクをフォトレジスト膜に整列した後、紫外線などの光を照射し、現像して配線を定義するフォトレジストパターン３を形成する。次に、フォトレジストパターン３が形成された下部構造物１を乾燥し、フォトレジストパターン３を硬化させるため約１１０℃〜１３０℃の温度に二次熱処理する。このとき、熱処理温度があまり高ければ、後続するフォトレジストパターン３の剥離が容易ではないので、１３０℃を越さないことが好ましい。
【００２４】
引き続き、図３に示されているようにフォトレジスト膜パターン３をエッチングマスクとして使用して三層膜２をエッチングする。ここで、三層膜２に関するエッチング工程は、エッチング液を使用するウエットエッチングに進行される。このとき、エッチング液としては、例えば過酸化水素を含むエッチング液を使用でき、銅導電膜を形成したものがぴったり付着するように、或いは剥けることを防止するため、さらには、エッチング時に銅導電膜が腐蝕されることを防止して形成される配線が良好な側面プロファイルを有するようにするために、好ましくは、過酸化水素１０重量％以上２０重量％以下、有機酸１重量％以上５重量％以下トリアゾール系化合物０．１重量％以上１重量％以下、フッ素化合物０．０１重量％以上０．５重量％以下及び残量の超純水を含むエッチング液を使用することがのぞましい。
【００２５】
次に、図４に示されているようにフォトレジスト剥離剤組成物を用いてフォトレジストパターン３を剥離する。このとき剥離が容易であり、剥離過程で三層膜２が腐蝕されることを防止するため本発明の一実施形態によるフォトレジスト剥離剤組成物が使用される。以下、本発明の一実施形態によるフォトレジスト剥離剤組成物について詳細に説明する。
【００２６】
本発明の一実施形態によるフォトレジスト剥離剤組成物はブチルジグリコール、アルキルピロリドン、有機アミン化合物、アミノプロピルモルホリン及びメルカプト化合物を含む。
【００２７】
ブチルジグリコールは、剥離工程で剥離剤組成物が揮発することを抑制し、工程のうち組成変化を最小化する役割を果たす。また、剥離剤の融点を降下させて貯蔵時安定性を確保する機能がある。前述した機能を十分に示すブチルジグリコールの含量範囲は５０重量％以上７０重量％以下である。
【００２８】
アルキルピロリドンはフォトレジストを溶解する溶剤役割を果たし、剥離剤組成物の表面張力を低下させてフォトレジスト膜についての湿潤性を向上させる。アルキルピロリドンの含量は、前述した機能を十分に遂行するため２０重量％以上であり、経済性及び他成分の濃度希釈防止観点で４０重量％以下であることがのぞましい。アルキルピロリドンとしてはこれに制限されることではないが、ｎ−メチルピロリドン、ｎ−エチルピロリドン、ｎ−プロピルピロリドン、ｎ−オクチルピロリドン、ｎ−シクロヘキシルピロリドン、ｎ−ドデシルピロリドン、２−ピロリドン、１−ヒドロキシエチル−２−ピロリドン、１−ヒドロプロピル−２−ピロリドンなどを使用でき、好ましくはｎ−メチルピロリドンを使用する。
【００２９】
有機アミン化合物は、フォトレジストを剥離させる役割を果たす。有機アミン化合物の含量は、十分な剥離効果を示すため１重量％以上であることがのぞましく、銅を始めた三層膜の腐蝕を抑制し、添加含量についての剥離効果の効率性観点で１０重量％以下であることがのぞましい。このような有機アミン化合物としてはこれに制限されることではないが、モノエタノールアミン、モノイソプロパノールアミン、ジエタノールアミン、２−アミノ−１−プロパノール、３−アミノ−１−プロパノール、２−アミノ−１−ブタノール、ｎ−メチルエタノールアミン、３−エトキシプロピルアミン、２−アミノエトキシエタノール、ジエチレントリアミン、トリエチレンテトラアミン、シクロヘキシルアミン、ヒドロキシルアミン、ヘテロサイクリックアミン、トリエタノールアミン、ジプロパノールアミン、トリプロパノールアミン、２−アミノエトキシアミノエタノール、２−アミノエトキシアミノエチルアミンなどの脂肪族アミン又は芳香族アミンを使用でき、好ましくはジエタノールアミンを使用できる。
【００３０】
アミノプロピルモルホリンは、１重量％以上５重量％以下が含まれることがのぞましく、フォトレジストのＰＡＣと結合してこれを剥離する役割を果たす。
【００３１】
メルカプト化合物は、Ｒ−ＳＨで表示され、ＳＨ基によって銅導電膜の腐蝕を防止する役割を果たす。ここで、Ｒはアルキル基でありうる。メルカプト化合物は、好ましくは、全体組成物対比約０．０１重量％以上０．５重量％以下の含量を有する。
【００３２】
前述したような本発明の一実施形態によるフォトレジスト剥離剤組成物は、フォトレジスト膜の剥離能力に優れるだけではなく、腐蝕など銅導電膜攻撃能力が弱いので、良好なプロファイルを有し、低抵抗配線としての銅配線を、パターニング時にフォトレジスト膜を除去する場合に使用できる。
【００３３】
以下、フォトレジスト剥離剤組成物を使用したフォトレジスト膜剥離工程を説明する。図４を参照すれば、まず三層膜２配線上に形成されているフォトレジストパターン３に本実施形態によるフォトレジスト剥離剤組成物を接触させる。ここで、フォトレジストパターン３にフォトレジスト剥離剤組成物を接触させる方法としてはフォトレジストパターン３が形成された下部構造物１をフォトレジスト剥離剤組成物にディッピングする方法、フォトレジスト剥離剤組成物を噴射する方法などがある。経済性及び効率性の観点から噴射方式でなされることが好ましい。
【００３４】
このとき、接触時間はフォトレジストの剥離程度、銅導電膜の腐蝕程度などを勘案して適切に調節されるが、十分な剥離のためには６０秒以上なされることが好ましい。また、腐蝕防止及び工程時間短縮のため１８０秒以下でなされることがのぞましい。このとき、接触温度は約７０℃を維持できる。
【００３５】
一方、フォトレジストパターン３の剥離後にも三層膜配線２又は下部構造物１上にフォトレジストが残留することがあるが、このようなフォトレジストパターン３残留物及びフォトレジスト剥離剤組成物を除去するため洗浄工程を行う。一般に、洗浄工程はフォトレジスト剥離剤組成物のアミン成分が水と反応する場合、強いアルカリのヒドロキシドイオンが生成されて銅導電膜の腐蝕を誘発することがあるのでイソプロパノールなどを使用した第１の洗浄工程をまず経た後、超純水を使用した第２の洗浄工程を進行する。しかしながら、本発明の一実施形態によるフォトレジスト剥離剤組成物は、メルカプト化合物を始めた成分の調合によって銅腐蝕を防止できるため、イソプロパノールによる第１の洗浄工程なしに直ちに超純水による洗浄を行うことができる。洗浄工程は、約７０℃の温度で約６０秒〜１８０秒の間超純水噴射方式にておこなう。これで、図４に示されているようにフォトレジストパターンが除去された配線パターンが完成される。
【００３６】
図５は、本発明の一実施形態によって形成された銅配線の平面写真である。図５に示されているように本発明の一実施形態によるフォトレジスト剥離剤組成物を使用して前述したような方法で銅配線を形成した結果、フォトレジストパターン剥離に優れるだけではなく、フォトレジストパターンの除去後にも銅腐蝕が起こらず配線の直線性に優れたことを確認できる。
【００３７】
前述したような配線形成方法は半導体素子、半導体装置、平板表示装置、その他微細パターンが要求される電子素子又は装置などに適用されうる。以下、適用例として本発明の一実施形態による配線形成方法が適用された、液晶表示装置及び有機ＥＬなどに使用される薄膜トランジスタ基板の製造方法を説明するが、これに制限されないことは勿論である。本明細書で使用される用語である「薄膜トランジスタ基板」は、薄膜トランジスタを少なくとも一つを含む基板を言い、薄膜トランジスタと基板との間に異なる構造物が介在されているか、或いはその上に異なる構造物が形成されている場合を排除しない。
【００３８】
説明の便宜上本発明の一実施形態による方法によって製造された薄膜トランジスタ基板の構造についてまず説明する。図６Ａは、本発明の一実施形態による方法によって製造された薄膜トランジスタ基板の配置図であり、図６Ｂは図６ＡのＢ−Ｂ´線に沿って切断した断面図である。
【００３９】
図６Ａ及び図６Ｂを参照すれば、絶縁基板１０上にゲート信号を伝達する複数のゲート配線が形成されている。ゲート配線２２、２４、２６、２７、２８は、横方向に伸びているゲート線２２、ゲート線２２の端部に接続されていて外部からのゲート信号が印加されてゲート線に伝達するゲート端部２４、ゲート線２２に接続されて突起形態に形成された薄膜トランジスタのゲート電極２６、ゲート線２２と平行に形成されているストレージ電極２７及びストレージ電極線２８を含む。ストレージ電極線２８は、画素領域を横切って横方向に伸びており、ストレージ電極線２８に比べて幅が広く形成されているストレージ電極２７が接続される。ストレージ電極２７は、後述する画素電極８２と接続されたドレイン電極拡張部６７と重畳されて画素の電荷保持能力を向上させるストレージキャパシタを構成する。
【００４０】
ゲート配線２２、２４、２６、２７は、モリブデン層２２１、２４１、２６１、２７１、銅層２２２、２４２、２６２、２７２及び窒化モリブデン層２２３、２４３、２６３、２７３の三層膜２２、２４、２６、２７、２８として形成されている。また、図面に直接示されないが、ストレージ電極線２８も他のゲート配線２２、２４、２６、２７と同一な三層膜の構造を有する。以下で説明される三層膜構造のゲート配線には、ストレージ電極線２８も含まれる。
【００４１】
基板１０、ゲート配線２２、２４、２６、２７、２８の上には、窒化シリコン（ＳｉＮｘ）などになったゲート絶縁膜３０が形成されている。
【００４２】
ゲート電極２６のゲート絶縁膜３０上部には、水素化アモルファスシリコンなどの半導体からなった半導体層４０が島形として形成されており、半導体層４０の上部にはｎ型不純物が高濃度にドーピングされたｎ＋水素化アモルファスシリコンなどの物質からなったオーミックコンタクト層５５、５６がそれぞれ形成されている。
【００４３】
オーミックコンタクト層５５、５６及びゲート絶縁膜３０上にはデータ配線６２、６５、６６、６７、６８が形成されている。データ配線６２、６５、６６、６７、６８は、縦方向に形成されてゲート線２２と交差して画素を定義するデータ線６２、データ線６２の分枝であり、オーミックコンタクト層５５の上部まで延長されているソース電極６５、データ線６２の一側端部に接続されて外部からの画像信号が印加されるデータ端部６８、ソース電極６５と分離されており、ゲート電極２６又は薄膜トランジスタのチャネル部についてソース電極６５の反対側オーミックコンタクト層５６上部に形成されているドレイン電極６６及びドレイン電極６６から延長されてストレージ電極２７と重畳する広い面積のドレイン電極拡張部６７を含む。
【００４４】
このようなデータ配線６２、６５、６６、６７、６８は、モリブデン層６２１、６５１、６６１、６７１、６８１、銅層６２２、６５２、６６２、６７２、６８２及び窒化モリブデン層６２３、６５３、６６３、６７３、６８３の三層膜６２、６５、６６、６７、６８として形成されている。
【００４５】
ソース電極６５は、半導体層４０と少なくとも一部分が重畳され、ドレイン電極６６はゲート電極２６を中心にソース電極６５と対向し、半導体層４０と少なくとも一部分が重畳される。ここで、オーミックコンタクト層５５、５６はその下部の半導体層４０と、その上部のソース電極６５及びドレイン電極６６の間に存在し、オーミック抵抗を低める効果を果たす。
【００４６】
ドレイン電極拡張部６７は、ストレージ電極２７と重畳されるように形成されて、ストレージ電極２７とゲート絶縁膜３０を挟んでストレージ容量が形成される。
【００４７】
ここで、ゲート電極２６、その上に形成された半導体層４０、オーミックコンタクト層５５、５６及びソース電極６５とドレイン電極６６が薄膜トランジスタを構成し、このとき半導体層４０は薄膜トランジスタのチャネル部を構成する。本実施形態では、ゲート電極２６がチャネル部を含む半導体層４０の下部に存在する所謂「ボトムゲート」方式の薄膜トランジスタが採用されている。
【００４８】
データ配線６２、６５、６６、６７、６８及びこれらが覆われない半導体層４０上部には保護膜７０が形成されている。保護膜７０は、例えば平坦化特性に優れ、感光性を有する有機物質、プラズマ化学気相蒸着（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＰＥＣＶＤ）として形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなどの低誘電率絶縁物質、又は無機物質である窒化シリコン（ＳｉＮｘ）などに形成できる。
【００４９】
保護膜７０には、ドレイン電極拡張部６７及びデータ線端部６８をそれぞれ現すコンタクトホール７７、７８が形成されており、保護膜７０とゲート絶縁膜３０には、ゲート線端部２４を現すコンタクトホール７４が形成されている。保護膜７０上には、コンタクトホール７７を通じてドレイン電極６６と電気的に接続され、画素に設けられる画素電極８２が形成されている。データ電圧が印加された画素電極８２は、上部表示板の共通電極と共に電場（電界）を生成することによって画素電極８２と共通電極の間の液晶層の液晶分子の配列を制御する。
【００５０】
また、保護膜７０上には、コンタクトホール７４、７８を通じてそれぞれゲート端部２４及びデータ端部６８と接続されている補助ゲート端部８４及び補助データ端部８８が形成されている。画素電極８２と補助ゲート及びデータ端部８６、８８はＩＴＯからなっている。
【００５１】
以上のような構造を有する薄膜トランジスタ基板の本発明の一実施形態による製造方法について図６Ａ及び図６Ｂと、図７Ａ〜図１０Ｂを参照して詳細に説明する。本実施形態では、本発明の一実施形態による配線形成方法が薄膜トランジスタ基板のゲート配線及びデータ配線を形成する方法に適用されており、本実施形態が当業者に明確に類推又は理解できる範囲内で説明を省略するか、或いは簡略化することもある。
【００５２】
まず、図７Ａ及び図７Ｂに示されているように、絶縁基板１０上にスパッタリングなどの方法でモリブデン又はその合金、銅又はその合金及び窒化モリブデンを順次に積層してそれぞれモリブデン層、銅層及び窒化モリブデン層のゲート三層膜を形成する。続いて、ゲート三層膜上にフォトレジスト膜を塗布し、露光及び現像してゲート配線を定義するフォトレジストパターン２００を形成する。
【００５３】
次に、フォトレジストパターン２００をエッチングマスクとしてゲート三層膜をエッチングする。エッチング工程は、エッチング液を使用するウエットエッチングに進行される。
【００５４】
その次に、図８を参照すれば、ブチルジグリコール、アルキルピロリドン、有機アミン化合物、アミノプロピルモルホリン及びメルカプト化合物を含む本発明の一実施形態によるフォトレジスト剥離剤組成物を用いてフォトレジストパターン２００を除去する。続いて、残留するフォトレジスト組成物及びフォトレジストを超純水などを噴射して洗浄することによって、図７Ａ及び図８に示されているように、ゲート線２２、ゲート電極２６、ゲート端部２４、ストレージ電極２７及びストレージ電極線２８を含むゲート配線２２、２４、２６、２７、２８を形成する。ここで、本発明の一実施形態によるフォトレジスト組成物は、フォトレジストパターン剥離に優れるだけではなく、銅を含む三層膜を腐蝕しない。従って、これを用いて形成されたゲート配線２２、２４、２６、２７、２８は図５を通じて説明したようにフォトレジストパターンの除去後にも銅腐蝕が起こらなくて低抵抗が維持され、配線の直線性に優れる。
【００５５】
続けて、図９Ａ及び図９Ｂに示されているように、窒化シリコンからなったゲート絶縁膜３０、真性アモルファスシリコン層及びドーピングされたアモルファスシリコン層を、例えば化学気相蒸着法を用いて連続蒸着し、真性アモルファスシリコン層とドーピングされたアモルファスシリコン層を写真エッチングしてゲート電極２４上部のゲート絶縁膜３０上に島形の半導体層４０とオーミックコンタクト層５５、５６を形成する。
【００５６】
引き続き、図１０Ａ及び図１０Ｂに示されているように、ゲート絶縁膜３０、露出された半導体層４０及びオーミックコンタクト層５５、５６上にスパッタリングなどの方法でモリブデン層、銅層及び窒化モリブデン層を順次に積層したデータ三層膜を形成する。
【００５７】
次に、前述したゲート配線でと同様にデータ三層膜にフォトレジスト膜を塗布し、露光及び現像してデータ配線を定義するフォトレジストパターンを形成する。その次に、フォトレジストパターンを用いてデータ三層膜をエッチングする。続いて、ブチルジグリコール、アルキルピロリドン、有機アミン化合物、アミノプロピルモルホリン及びメルカプト化合物を含む本発明の一実施形態によるフォトレジスト剥離剤組成物を用いてフォトレジストパターンを除去し、超純水などを噴射して洗浄する。これで、ゲート線２２と交差するデータ線６２、データ線６２と接続されてゲート電極２６上部まで延長されているソース電極６５、データ線６２の一側端部に接続されているデータ端部６８、ソース電極６５と分離されており、ゲート電極２６を中心にソース電極６５と対向するドレイン電極６６及びドレイン電極６６から延長されてストレージ電極２７と重畳する広い面積のドレイン電極拡張部６７を含むデータ配線６２、６５、６６、６７、６８が形成される。ここで、本発明の一実施形態によるフォトレジスト組成物は、フォトレジストパターン剥離に優れるだけではなく、銅を含む三層膜を腐蝕しないのでこれを用いて形成されたデータ配線６２、６５、６６、６７、６８は、図５を通じて説明したようにフォトレジストパターンの除去後にも銅腐蝕が起こらず低抵抗が維持され、配線の直線性に優れる。
【００５８】
続けて、データ配線６２、６５、６６、６７、６８に覆われないドーピングされたアモルファスシリコン層をエッチングしてデータ配線６２、６５、６６、６７、６８をゲート電極２６を中心に両側に分離させる一方、両側のオーミックコンタクト層５５、５６の間の半導体層４０を露出させる。
【００５９】
次に、図１１Ａ及び図１１Ｂに示されているように平坦化特性に優れ、感光性を有する有機物質、プラズマ化学気相蒸着（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；ＰＥＣＶＤ）として形成されるａ−Ｓｉ：Ｃ：Ｏ、ａ−Ｓｉ：Ｏ：Ｆなどの低誘電率絶縁物質、又は無機物質である窒化シリコン（ＳｉＮｘ）などを単層又は複数層として形成して保護膜７０を形成する。
【００６０】
続いて、写真エッチング工程でゲート絶縁膜３０と共に保護膜７０をパターニングして、ゲート端部２４、ドレイン電極拡張部６７及びデータ端部６８を現すコンタクトホール７４、７７、７８を形成する。このとき、感光性を有する有機膜である場合には、写真工程のみでコンタクトホールを形成できる。
【００６１】
次に、最後に図６Ａ及び図６Ｂに示されているように、ＩＴＯ膜を蒸着し、写真エッチングしてコンタクトホール７７を通じてドレイン電極６６と接続される画素電極８２とコンタクトホール７４、７８を通じてゲート端部２４及びデータ端部６８とそれぞれ接続される補助ゲート端部８４及び補助データ端部８８を形成する。
【００６２】
本実施形態では、半導体層とデータ配線をそれぞれ相異なるマスクを用いた写真エッチング工程で形成したことを例示したが、半導体層とデータ配線を一つのマスクを用いて形成する薄膜トランジスタ基板の製造方法についても同様に適用できる。このような本発明の他の実施形態による薄膜トランジスタ基板の製造方法について図１２Ａ及び図１２Ｂを参照して説明する。図１２Ａは、本発明の他の実施形態によって製造された薄膜トランジスタ基板の配置図である。図１２Ｂは、図１２ＡのＢ−Ｂ´線に沿って切断した断面図である。
【００６３】
図１２Ａ及び図１２Ｂに示されているように本発明の他の実施形態によって製造された薄膜トランジスタ基板は、半導体層４２、４４、４８とオーミックコンタクト層５２、５５、５６、５８がデータ配線６２、６５、６６、６７、６８と概して同一なパターンの線形に形成されていることを除外しては図６Ａ及び図６Ｂでと概して同一な構造を有する。但し、オーミックコンタクト層５２、５５、５６、５８はデータ配線６２、６５、６６、６７、６８と実質的に同一なパターンであるが、半導体層４４はチャネル部で分離されず接続されている点が異なる。
【００６４】
前述したような薄膜トランジスタ基板の製造方法についてみれば、ゲート配線の形成方法は、図６Ａ〜図１１Ｂの実施形態でと同一であるが、データ配線の形成方法では、相異なるマスクを使用して半導体層とデータ配線を形成した図６Ａ〜図１１Ｂの実施形態とは違って、スリット又は半透過膜を含む一つのマスクを使用してデータ配線と半導体層とデータ配線とを形成する。このときにも本発明の一実施形態によるフォトレジスト剥離剤組成物を使用し、本発明の一実施形態による配線形成方法が実質的に同様に適用される。その他の工程は、本発明の一実施形態による製造方法と実質的に同一であり、当業者の立場で容易に理解又は実施できるので具体的な説明を省略する。
【００６５】
次に、本発明のさらに他の実施形態による薄膜トランジスタ基板の製造方法について説明する。本発明のさらに他の実施形態によって製造された薄膜トランジスタ基板は、有機ＥＬ表示装置などに使用されることである。
【００６６】
まず、図１３Ａ〜図１３Ｃを参照して本発明のさらに他の実施形態によって製造された薄膜トランジスタ基板の構造について説明する。図１３Ａは、本発明のさらに他の実施形態による薄膜トランジスタ基板の配置図であり、図１３Ｂ及び図１３Ｃは、それぞれ図１３ＡのＢ−Ｂ´線及びＣ−Ｃ´線に沿って切断した断面図である。
【００６７】
絶縁基板１０上に酸化シリコン又は窒化シリコンなどになった遮断層１１が形成されており、遮断層１１上に多結晶シリコンなどになった第１及び第２の半導体層４０ａ、４０ｂが形成されている。第２の半導体層４０ｂには、多結晶シリコンなどになったキャパシタ用半導体層４０ｃが接続されている。第１の半導体層４０ａは、第１の薄膜トランジスタ部４０５ａ、４０６ａ、４０２ａを含んでおり、第２の半導体層４０ｂは、第２の薄膜トランジスタ部４０５ｂ、４０６ｂ、４０２ｂを含む。第１の薄膜トランジスタ部４０５ａ、４０６ａ、４０２ａのソース領域４０５ａ（以下、‘第１のソース領域’という。）とドレイン領域４０６ａ（以下、‘第１のドレイン領域’という。）は、ｎ型不純物にドーピングされており、第２の薄膜トランジスタ部４０５ｂ、４０６ｂ、４０２ｂのソース領域４０５ｂ（以下、‘第２のソース領域’という。）とドレイン領域４０６ｂ（以下、‘第２のドレイン領域’という。）はｐ型不純物にドーピングされている。駆動条件によっては第１のソース領域４０５ａ及びドレイン領域４０６ａがｐ型不純物にドーピングされ、第２のソース領域４０５ｂ及びドレイン領域４０６ｂがｎ型不純物にドーピングされてもよい。
【００６８】
半導体層４０ａ、４０ｂ、４０ｃ上には、酸化シリコン又は窒化シリコンなどになったゲート絶縁膜３０が形成されている。
【００６９】
ゲート絶縁膜３０上には、横方向に伸びているゲート線２２、ゲート線２２に接続されて突起形態に形成され、第１の薄膜トランジスタのチャネル部４０２ａと重畳する第１のゲート電極２６ａ、ゲート線２２とは分離されて形成され、第２の薄膜トランジスタのチャネル部４０２ｂと重畳する第２のゲート電極２６ｂ及び第２のゲート電極に接続され、下部のキャパシタ（蓄積容量）用半導体層４０ｃと重畳（オーバーラップ）されているストレージ電極（蓄積電極）２７を含むゲート配線２２、２６ａ、２６ｂ、２７が形成されている。
【００７０】
ゲート配線２２、２６ａ、２６ｂ、２７は、モリブデン層２６１ａ、２６１ｂ、２７１、銅層２６２ａ、２６２ｂ、２７２及び窒化モリブデン層２６３ａ、２６３ｂ、２７３の三層膜として形成されている。また、図面に直接示されないが、ゲート線２２も他のゲート配線２６ａ、２６ｂ、２７と同一な多層膜の構造を有する。以下で説明される多層膜構造のゲート配線にはゲート線２２も含まれ、他のゲート配線２６ａ、２６ｂ、２７の多層構造上特徴が同様に適用される。
【００７１】
ゲート配線２２、２６ａ、２６ｂ、２７が形成されているゲート絶縁膜３０上には第１の層間絶縁膜７１が形成されている。
【００７２】
第１の層間絶縁膜７１上には、データ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂが形成されている。データ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂは縦方向に形成されてゲート線２２と交差して画素を定義するデータ線６２、駆動電圧を供給する駆動電圧線６３、データ線６２の分枝としてコンタクトホール７５ａを通じて第１のソース領域４０５ａと接続されている第１のソース電極６５ａ、第１のソース電極６５ａと離隔されて設けられ、第１のドレイン領域４０６ａに接続されている第１のドレイン電極６６ａ、駆動電圧線６３の分枝であり、コンタクトホール７５ｂを通じて第２のソース領域４０６ａと接続されている第２のソース電極６５ｂ、第２のソース電極６５ｂと離隔されて設けられ、第２のドレイン領域４０６ｂと接続されている第２のドレイン電極６６ｂを含む。第１のドレイン電極６６ａは、第１の層間絶縁膜７１とゲート絶縁膜３０とを貫通しているコンタクトホール７６ａ、７３を通じて第１のドレイン領域４０６ａ及び第２のゲート電極２６ｂと接触してこれらを互いに電気的に接続している。第２のドレイン電極６６ｂは、第１の層間絶縁膜７１とゲート絶縁膜３０を貫通しているコンタクトホール７６ｂを通じて第２のドレイン領域４０６ｂと接続されている。
【００７３】
このようなデータ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂはゲート配線２２、２６ａ、２６ｂ、２７でのようにモリブデン層６２１、６３１、６５１ａ、６５１ｂ、６６１ａ、６６１ｂ、銅層６２２、６３２、６５２ａ、６５２ｂ、６６２ａ、６６２ｂ及び窒化モリブデン層６２３、６３３、６５３ａ、６５３ｂ、６６３ａ、６６３ｂの三層膜構造になっている。
【００７４】
ここで半導体層４０ａ、４０ｂ、第１及び第２のゲート電極２６ａ、２６ｂ、第１及び第２のソース電極６５ａ、６５ｂ及び第１及び第２のドレイン電極６６ａ、６６ｂがそれぞれ第１及び第２の薄膜トランジスタを構成する。第１の薄膜トランジスタは、スイッチング薄膜トランジスタであり、第２の薄膜トランジスタは駆動薄膜トランジスタである。本実施形態では、ゲート電極２６ａ、２６ｂがチャネル部４０２ａ、４０２ｂを含む半導体層４０ａ、４０ｂの上部に存在する所謂「トップゲート」方式の薄膜トランジスタが採用されている。
【００７５】
データ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂ上には、窒化シリコン、酸化シリコン又は有機絶縁物質などになった第２の層間絶縁膜７２が形成されており、第２の層間絶縁膜７２は第２のドレイン電極６６ｂを現すコンタクトホール７２ｂを備える。
【００７６】
第２の層間絶縁膜７２上部には、コンタクトホール７２ｂを通じて第２のドレイン電極６６ｂと接続されている画素電極８２が形成されている。画素電極８２は、アルミニウム（又はその合金）又は銀（又はその合金）などの反射性に優れた物質で形成できる。また、必要に応じては画素電極８２をＩＴＯ又はＩＺＯなどの透明な導電性物質で形成してもよい。前述したような画素電極８２を構成する物質は、表示装置が薄膜トランジスタ基板の下部方向に画像を表示するボトム放出方式であるか、又は上部方向に画像を表示するトップ放出方式であるかに応じて、適宜選択できる。
【００７７】
第２の層間絶縁膜７２上部には、有機絶縁物質からなっており、有機発光セルを分離させるための隔壁９１が形成されている。隔壁９１は、黒色顔料を含む感光剤を露光、現像して形成することによって、遮光膜の役割を果たすようにし、同時に形成工程も単純化できる。隔壁９１に取り囲まれた画素電極８２上の領域には有機発光層９２が形成されている。有機発光層９２は赤色、緑色、青色のうちいずれか一つの光を出す有機物質からなり、
赤色、緑色及び青色有機発光層９２が順序通り反復的に配置されている。
【００７８】
有機発光層９２と隔壁９１上には、バッファ層９５が形成されている。バッファ層９５は必要に応じて省略されてもよい。
【００７９】
バッファ層９５上には、共通電極１００が形成されている。共通電極１００は、ＩＴＯ又はＩＺＯなどの透明な導電性物質からなっている。もし画素電極８２がＩＴＯ又はＩＺＯなどの透明な導電性物質からなる場合には、共通電極１００は、アルミニウム（又はその合金）又は銀（又はその合金）などの反射性がよい金属からなることがのぞましい。
【００８０】
前述したような本発明のさらに他の実施形態によって製造された薄膜トランジスタ基板は有機ＥＬ表示装置などに適用されうる。
【００８１】
以上のような構造を有する薄膜トランジスタ基板の製造方法についても１３Ａ〜図１３Ｃ及び図１４Ａ〜図１９Ｃを参照して詳細に説明する。本実施形態でゲート配線及びデータ配線の形成方法は、本発明の一実施形態による配線形成方法が同様に適用され、本実施形態が当業者に明確に類推又は理解できる範囲内で説明を省略するか、或いは簡略化する。
【００８２】
図１４Ａ〜図１４Ｃを参照すれば、基板１０の上部に酸化シリコンなどを蒸着して遮断層１１を形成し、遮断層１１上にＬＰＣＶＤ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、ＰＥＣＶＤ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）などの方法でアモルファスシリコンを蒸着してパターニングする。続いて、例えばレーザーを照射するか、或いは熱を加えて多結晶シリコンとして結晶化する。これで、多結晶シリコンからなった半導体層４０ａ、４０ｂ、４０ｃが形成される。
【００８３】
図１５Ａ〜図１５Ｃを参照すれば、半導体層４０ａ、４０ｂ、４０ｃが形成された遮断層１１上に窒化シリコンなどを例えば、ＣＶＤを用いて蒸着してゲート絶縁膜３０を形成する。
【００８４】
次に、ゲート絶縁膜３０上にスパッタリングなどの方法でモリブデン又はその合金、銅又はその合金及び窒化モリブデンを順次に積層してそれぞれモリブデン層、銅層及び窒化モリブデン層のゲート三層膜を形成する。
【００８５】
その次に、ゲート多層膜の上部に次いで、ゲート多層膜の上部に第１のゲート電極２６ａ及びゲート線２２を定義する第１のフォトレジストパターンを形成する。このとき、第２の薄膜トランジスタのチャネル部４０２ｂ領域を含んで第２のゲート電極２６ｂ及びストレージ電極２７が形成される領域は、第１のフォトレジスト膜に覆って保護される。続いて、第１のフォトレジストパターンをエッチングマスクとしてモリブデン層２６３ａ、銅層２６２ａ及び窒化モリブデン層２６１ａを順次に又は一括的にエッチングする。
【００８６】
続けて、第１の薄膜トランジスタ部の半導体層４０ａにｎ型不純物イオンを注入して第１のゲート電極２６ａ下部のチャネル部４０２ａを限定し、第１のソース領域４０５ａ及び第１のドレイン領域４０６ａを形成する。次に、ブチルジグリコール、アルキルピロリドン、有機アミン化合物、アミノプロピルモルホリン及びメルカプト化合物を含む本発明の一実施形態によるフォトレジスト剥離剤組成物を用いて第１のフォトレジストパターンを除去し、超純水などを噴射して洗浄する。これで、ゲート線２２、第１のゲート電極２６ａ及びチャネル部４０２ａ、第１のソース領域４０５ａと第１のドレイン領域４０６ａを備える半導体層４０ａが完成される。
【００８７】
引き続き、第２のゲート電極２６ｂ及びストレージ電極２７を定義する第２のフォトレジストパターンを形成する。このとき、第１の薄膜トランジスタチャネル部４０２ａ領域を含んで第１のゲート電極２６ａ及びゲート線２２領域が第２のフォトレジスト膜に覆って保護される。次に、第２のフォトレジストパターンをエッチングマスクとしてモリブデン層２６３ｂ、２７３、銅層２６２ｂ、２７２及び窒化モリブデン層２６１ｂ、２７１を順次に又は一括的にエッチングする。
【００８８】
続いて、第２の薄膜トランジスタ部の半導体層４０ｂにｐ型不純物を注入して第２のゲート電極２６ｂ下部のチャネル部４０２ｂを限定し、第２のソース領域４０５ｂ及び第２のドレイン領域４０６ｂを形成する。次に、ブチルジグリコール、アルキルピロリドン、有機アミン化合物、アミノプロピルモルホリン及びメルカプト化合物を含む本発明の一実施形態によるフォトレジスト剥離剤組成物を用いて第１のフォトレジストパターンを除去し、超純水などを噴射して洗浄する。これで、第２のゲート電極２６ｂ、ストレージ電極２７及びチャネル部４０２ｂ、第２のソース領域４０５ｂと第２のドレイン領域４０６ｂを備える半導体層４０ｂが完成される。
【００８９】
ここで、本発明の一実施形態によるフォトレジスト組成物はフォトレジストパターン剥離に優れるだけではなく、銅を含む三層膜を腐蝕しなので、これを用いて形成されたゲート配線２２、２６ａ、２６ｂ、２７は、図５を通じて説明したようにフォトレジストパターンの除去後にも銅腐蝕が起こらずに低抵抗性が維持され、配線の直線性にも優れる。
【００９０】
図１６Ａ〜図１６Ｃを参照すれば、ゲート配線２２、２６ａ、２６ｂ、２７が形成されているゲート絶縁膜３０上に第１の層間絶縁膜７１を積層し、ゲート絶縁膜３０と共に写真エッチングして第１のソース領域４０５ａ、第１のドレイン領域４０６ａ、第２のソース領域４０５ｂ及び第２のドレイン領域４０６ｂをそれぞれ露出させるコンタクトホール７５ａ、７６ａ、７５ｂ、７６ｂと第２のゲート電極２６ｂの一部を露出させるコンタクトホール７３を形成する。
【００９１】
図１７Ａ〜図１７Ｃを参照すれば、第１の層間絶縁膜７１及びコンタクトホール７５ａ、７６ａ、７５ｂ、７６ｂによって露出された半導体層４０ａ、４０ｂ上にスパッタリングなどの方法でモリブデン層、銅層及び窒化モリブデン層を順次に積層したデータ多層膜を形成する。次に、データ多層膜の上部にフォトレジスト膜を塗布し、露光及び現像してデータ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂを定義するフォトレジストパターンを形成する。
【００９２】
続いて、前述したフォトレジストパターンをエッチングマスクとしてデータ三層膜を順次に又は一括的にエッチングする。次に、ブチルジグリコール、アルキルピロリドン、有機アミン化合物、アミノプロピルモルホリン及びメルカプト化合物を含む本発明の一実施形態によるフォトレジスト剥離剤組成物を用いて第１のフォトレジストパターンを除去し、超純水などを噴射して洗浄する。これで、縦方向に形成されてゲート線２２と交差して画素を定義するデータ線６２、駆動電圧を供給する駆動電圧線６３、データ線６２の分枝であり、コンタクトホール７５ａを通じて第１のソース領域４０５ａと接続されている第１のソース電極６５ａ、第１のソース電極６５ａと離隔されて設けられ、コンタクトホール７６ａを通じて第１のドレイン領域４０６ａに接続されている第１のドレイン電極６６ａ、駆動電圧線６３の分枝であり、コンタクトホール７５ｂを通じて第２のソース領域４０６ａと接続されている第２のソース電極６５ｂ、第２のソース電極６５ｂと離隔されて設けられ、コンタクトホール７６ｂを通じて第２のドレイン領域４０６ｂと接続されている第２のドレイン電極６６ｂを含むデータ配線６２、６３、６５ａ、６５ｂ、６６ａ、６６ｂが形成される。ここで、本発明の一実施形態によるフォトレジスト組成物は、フォトレジストパターン剥離性に優れるだけではなく、銅を含む三層膜を腐蝕しない。従って、これを用いて形成されたゲート配線２２、２４、２６、２７、２８は、図５を通じて説明したようにフォトレジストパターンの除去後にも銅腐蝕が起こらず低抵抗性が維持され、配線の直線性にも優れる。
【００９３】
これで、半導体層４０ａ、４０ｂ、その上に形成されたゲート電極２６ａ、２６ｂ及びソース電極６５ａ、６５ｂとドレイン電極６６ａ、６６ｂから構成され、ゲート電極２６ａ、２６ｂが半導体層４０ａ、４０ｂの上部に存在するトップゲート方式の第１及び第２の薄膜トランジスタが完成される。
【００９４】
続いて、図１８Ａ〜図１８Ｃに示されているように第２の層間絶縁膜７２を積層し、パターニングして第２のドレイン電極６６ｂを現すコンタクトホール７２ｂを形成する。
【００９５】
次に、図１９Ａ〜図１９Ｃに示されているようにアルミニウム（又はその合金）又は銀（又はその合金）のような反射性に優れた金属を積層し、パターニングして画素電極８２を形成する。
【００９６】
その次に、図１３Ａ〜図１３Ｃに示されているように画素電極８２が形成されている第２の層間絶縁膜７２上に黒色顔料を含む有機膜を塗布し、露光及び現像して有機発光空間を除外した領域に充填されている隔壁９１を形成する。引き続き、有機発光空間には蒸着又はインクジェットプリンティングなどの方法で有機発光層９２を形成する。
【００９７】
続けて、隔壁９１及び有機発光層９２上に伝導性有機物質を塗布してバッファ層９５を形成し、バッファ層９５上にＩＴＯ又はＩＺＯを蒸着して共通電極１００を形成する。ここで、画素電極８２はＩＴＯ、ＩＺＯなどの透明な又は導電物質として形成でき、この場合共通電極１００はアルミニウム（又はその合金）又は銀（又はその合金）のような反射性に優れた金属として形成する。
【００９８】
以上説明した本発明の実施形態による薄膜トランジスタ基板の製造方法では、ゲート配線とデータ配線が本発明の一実施形態による配線形成方法を適用して形成された例を挙げたが、このうちいずれか一つにのみ配線形成方法が適用されても差し支えない。また、ゲート配線とデータ配線がモリブデン／銅／窒化モリブデンの多層膜からなった場合を例示したが、銅を含む単層膜、二層膜、その他、他の多層膜などにも同様に適用できることは勿論である。
【００９９】
また、本発明の一実施形態及び他の実施形態によって製造された薄膜トランジスタ基板はボトムゲート方式を採用しており、液晶表示装置に使用できる場合を例示したが、これに制限されなく、有機ＥＬ発光装置にも適用されうる。この場合、ボトムゲート方式の薄膜トランジスタが画素当たりスイッチ用と駆動用の二つずつ備えられることができる。また、本発明のさらに他の実施形態によって製造された薄膜トランジスタ基板は、トップゲート方式の薄膜トランジスタを採用し、有機ＥＬ発光装置に適用された場合を例示したが、画素当たり一つの薄膜トランジスタを備える液晶表示装置用薄膜トランジスタ基板にも同様に適用できる。このようなトップゲート方式の液晶表示装置は、好ましくは、反射型液晶表示装置に使用できる。このとき、薄膜トランジスタが液晶表示装置用として使用される場合には、有機発光層、隔壁などを形成しなく、有機ＥＬ用として使用される場合には、有機発光層、隔壁などを形成できることは勿論である。その外にも多様な他の薄膜トランジスタ基板に適用でき、これについての具体的な説明は省略する。
【０１００】
以上、添付した図面を参照して本発明の好適な実施形態を説明したが、当業者であれば、本発明の技術的思想や必須的な特徴を変更せずに他の具体的な形態で実施されうることを理解することができる。したがって、上述した好適な実施形態は、例示的なものであり、限定的なものではない。
【産業上の利用可能性】
【０１０１】
本発明は、銅配線を含む薄膜トランジスタ基板を製造することに適用されうる。
【図面の簡単な説明】
【０１０２】
【図１】本発明の一実施形態による配線形成方法の工程段階別断面図である。
【図２】本発明の一実施形態による配線形成方法の工程段階別断面図である。
【図３】本発明の一実施形態による配線形成方法の工程段階別断面図である。
【図４】本発明の一実施形態による方法で形成された配線の断面図である。
【図５】本発明の一実施形態による方法で形成された配線の平面写真である。
【図６Ａ】本発明の一実施形態による薄膜トランジスタ基板の配置図である。
【図６Ｂ】図６ＡのＢ−Ｂ´線に沿って切断した断面図である。
【図７Ａ】本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。
【図７Ｂ】図７ＡのＢ−Ｂ´線に沿って切断した工程段階別断面図である。
【図８】本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次に示した工程段階別断面図である。
【図９Ａ】本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。
【図９Ｂ】図９ＡのＢ−Ｂ´線に沿って切断した断面図である。
【図１０Ａ】本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。
【図１０Ｂ】図１０ＡのＢ−Ｂ´線に沿って切断した断面図である。
【図１１Ａ】本発明の一実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。
【図１１Ｂ】図１１ＡのＢ−Ｂ´線に沿って切断した断面図である。
【図１２Ａ】本発明の一実施形態による薄膜トランジスタ基板の変形例の配置図である。
【図１２Ｂ】図１２ＡのＢ−Ｂ´線に沿って切断した断面図である。
【図１３Ａ】本発明の他の実施形態による薄膜トランジスタ基板の配置図である。
【図１３Ｂ】図１３ＡのＢ−Ｂ´線に沿って切断した断面図である。
【図１３Ｃ】図１３ＡのＣ−Ｃ´線に沿って切断した断面図である。
【図１４Ａ】本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。
【図１４Ｂ】図１４ＡのＢ−Ｂ´線に沿って切断した工程段階別断面図である。
【図１４Ｃ】図１４ＡのＣ−Ｃ´線に沿って切断した工程段階別断面図である。
【図１５Ａ】本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。
【図１５Ｂ】図１５ＡのＢ−Ｂ´線に沿って切断した工程段階別断面図である。
【図１５Ｃ】図１５ＡのＣ−Ｃ´線に沿って切断した工程段階別断面図である。
【図１６Ａ】本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。
【図１６Ｂ】図１６ＡのＢ−Ｂ´線に沿って切断した工程段階別断面図である。
【図１６Ｃ】図１６ＡのＣ−Ｃ´線に沿って切断した工程段階別断面図である。
【図１７Ａ】本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。
【図１７Ｂ】図１７ＡのＢ−Ｂ´線に沿って切断した工程段階別断面図である。
【図１７Ｃ】図１７ＡのＣ−Ｃ´線に沿って切断した工程段階別断面図である。
【図１８Ａ】本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。
【図１８Ｂ】図１８ＡＢ−Ｂ´線に沿って切断した工程段階別断面図である。
【図１８Ｃ】図１８ＡのＣ−Ｃ´線に沿って切断した工程段階別断面図である。
【図１９Ａ】本発明の他の実施形態による薄膜トランジスタ基板の製造方法を順次に示した配置図である。
【図１９Ｂ】図１９Ａ のＢ−Ｂ´線に沿って切断した工程段階別断面図である。
【図１９Ｃ】図１９Ａ のＣ−Ｃ´線に沿って切断した工程段階別断面図である。
【符号の説明】
【０１０３】
１０：絶縁基板
２２：ゲート線
２４：ゲート端部
２６：ゲート電極
２７：ストレージ電極
２８：ストレージ電極線
３０：ゲート絶縁膜
４０：半導体層
５５、５６：オーミックコンタクト層
６２：データ線
６５：ソース電極
６６：ドレイン電極
６７：ドレイン電極拡張部
６８：データ端部
７０：保護膜
８２：画素電極
【図１】
2008065284.tif 000003
【図２】
2008065284.tif 000004
【図３】
2008065284.tif 000005
【図４】
2008065284.tif 000006
【図５】
2008065284.tif 000007
【図６Ａ】
2008065284.tif 000008
【図６Ｂ】
2008065284.tif 000009
【図７Ａ】
2008065284.tif 000010
【図７Ｂ】
2008065284.tif 000011
【図８】
2008065284.tif 000012
【図９Ａ】
2008065284.tif 000013
【図９Ｂ】
2008065284.tif 000014
【図１０Ａ】
2008065284.tif 000015
【図１０Ｂ】
2008065284.tif 000016
【図１１Ａ】
2008065284.tif 000017
【図１１Ｂ】
2008065284.tif 000018
【図１２Ａ】
2008065284.tif 000019
【図１２Ｂ】
2008065284.tif 000020
【図１３Ａ】
2008065284.tif 000021
【図１３Ｂ】
2008065284.tif 000022
【図１３Ｃ】
2008065284.tif 000023
【図１４Ａ】
2008065284.tif 000024
【図１４Ｂ】
2008065284.tif 000025
【図１４Ｃ】
2008065284.tif 000026
【図１５Ａ】
2008065284.tif 000027
【図１５Ｂ】
2008065284.tif 000028
【図１５Ｃ】
2008065284.tif 000029
【図１６Ａ】
2008065284.tif 000030
【図１６Ｂ】
2008065284.tif 000031
【図１６Ｃ】
2008065284.tif 000032
【図１７Ａ】
2008065284.tif 000033
【図１７Ｂ】
2008065284.tif 000034
【図１７Ｃ】
2008065284.tif 000035
【図１８Ａ】
2008065284.tif 000036
【図１８Ｂ】
2008065284.tif 000037
【図１８Ｃ】
2008065284.tif 000038
【図１９Ａ】
2008065284.tif 000039
【図１９Ｂ】
2008065284.tif 000040
【図１９Ｃ】
2008065284.tif 000041