(57)【要約】【課題】音データ処理装置での消費電力を低減する。【解決手段】音データをデコード処理するデコーダ２２と、外部メモリ１０２とのアクセスに用いられるインターフェース部２４と、外部メモリ１０２とインターフェース部２４との接続、又は、外部メモリ１０２と信号処理装置（Ｂ／Ｂ部）３０との接続、を切り替える接続切替部２８と、デコーダ２２、インターフェース部２４の動作を制御する中央処理部２０と、を備えることにより音データ処理装置２００での消費電力を低減することができる。【選択図】図１
2008180967.tif 000002
【特許請求の範囲】
【請求項１】
信号処理装置及び外部メモリに接続され、前記外部メモリに格納された音データを処理する音データ処理装置において、
前記音データをデコード処理するデコーダと、
前記外部メモリとのアクセスに用いられるインターフェース部と、
前記外部メモリと前記インターフェース部との接続、又は、前記外部メモリと前記信号処理装置との接続、を切り替える接続切替部と、
前記デコーダ、前記インターフェース部の動作を制御する中央処理部と、を備え、
前記インターフェース部と前記外部メモリとが接続されている状態において、前記外部メモリから読み出された前記音データを前記デコーダへ転送することを特徴とする音データ処理装置。
【請求項２】
請求項１に記載の音データ処理装置において、
前記接続切替部は、前記信号処理装置から出力された制御信号に応じて、前記外部メモリと前記インターフェース部との接続、又は、前記外部メモリと前記信号処理装置との接続、を切り替えることを特徴とする音データ処理装置。
【請求項３】
外部メモリに接続され、前記外部メモリに格納された音データを処理する音データ処理装置において、
前記外部メモリに格納されたデータに基づいて所定の処理を行う信号処理部と、
前記音データをデコード処理するデコーダと、
前記外部メモリと前記デコーダとのアクセスに用いられるインターフェース部と、
前記外部メモリと前記インターフェース部との接続、又は、前記外部メモリと前記信号処理部との接続、を切り替える接続切替部と、
前記デコーダ、前記インターフェース部の動作を制御する中央処理部と、を備え、
前記インターフェース部と前記外部メモリとが接続されている状態において、前記外部メモリから読み出された前記音データを前記デコーダへ転送することを特徴とする音データ処理装置。
【請求項４】
請求項３に記載の音データ処理装置であって、
前記接続切替部は、前記信号処理部に含まれることを特徴とする音データ処理装置。
【請求項５】
請求項３又は４に記載の音データ処理装置であって、
前記接続切替部は、前記信号処理部から出力された制御信号に応じて、前記外部メモリと前記インターフェース部との接続、又は、前記外部メモリと前記信号処理部との接続、を切り替えることを特徴とする音データ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部メモリに対して音データを読み書きする音データ処理装置に関する。
【背景技術】
【０００２】
近年、フラッシュメモリ等の外部メモリを接続することによって、外部メモリに格納されている音データを読み込んでデコード処理等を施す音データ処理装置が広く用いられている。
【０００３】
図６に背景技術となる音データ処理装置１００の構成を示す。音データ処理装置１００は、中央処理部（ＣＰＵ）１０、デコーダ１２、インターフェース部（ＳＩＦ部）１４、パラレルインターフェース部（ＰＩＦ部）１６及びベースバンド処理部（Ｂ／Ｂ部）１８を含んで構成される。
【０００４】
ＳＩＦ部１４には、フラッシュメモリ等のＮＡＮＤ型外部メモリ１０２が装着される。例えば、外部メモリ１０２はコンパクトフラッシュ（登録商標）、スマートメディア（登録商標）、ＳＤカード(登録商標)、メモリスティック（登録商標）等の様々なタイプを適用することができ、ＳＩＦ部１４は外部メモリ１０２それぞれの規格に則ったインターフェースである。ＳＩＦ部１４に装着された外部メモリ１０２にアクセスすることによって、外部メモリ１０２から音データを読み出し、デコーダ１２へ転送する。デコーダ１２では音データがデコードされてオーディオ信号として出力される。
【０００５】
また、ＳＩＦ部１４には、著作権保護機構が設けられている場合もある。例えば、ＣＰＲＭ（Ｃｏｎｔｅｎｔ  Ｐｒｏｔｅｃｔｉｏｎ  ｆｏｒ  Ｒｅｃｏｒｄａｂｌｅ  Ｍｅｄｉａ）やＵＤＡＣ−ＭＢ（Ｕｎｉｖｅｒｓａｌ  Ｄｉｓｔｒｉｂｕｔｉｏｎ  ｗｉｔｈ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ  Ｍｅｄｉａ  Ｂａｓｅ）等の規格に則った著作権保護処理が行われる。
【０００６】
音データ処理装置１００が携帯電話等の通信端末に搭載される場合、ＰＩＦ部１６にはＢ／Ｂ（Ｂａｓｅ  Ｂａｎｄ）部１８が接続される。Ｂ／Ｂ部１８には、アンテナ回路（図示しない）やＬＣＤ（図示しない）が接続される。Ｂ／Ｂ部１８は、アンテナ回路で受信された通話の音声データや電子メール等の電子データを含んだ無線信号を処理する。Ｂ／Ｂ部１８が受信したデータのうち、音データ処理装置１００が処理するデータは、ＰＩＦ部１６を介して、デジタル化されたパラレル信号として音データ処理装置１００へ転送される。また、音データ処理装置１００からＰＩＦ部１６を介してデジタル化されたデータを受信して、そのデータを音声データや電子データを含む無線信号に変換してアンテナ回路から出力する。また、Ｂ／Ｂ部１８が図示しない中央演算部を備える場合、Ｂ／Ｂ部１８はユーザインターフェース画面（ＧＵＩ画面）の表示データを受けて、ＬＣＤにＧＵＩ画面を表示する。
【０００７】
また、特許文献１には、複数の音声コーデックに対応するマルチコーデック対応のオーディオシステムを提供する技術が開示されている。これは、ＣＰＵにより、デジタル信号処理部（ＤＳＰ）内蔵のＲＡＭに記憶されている音声コーデックプログラムが、デジタル信号処理部によりデコードする音楽情報に対応するものであるか否かを判定し、対応するか否かによって処理を変更するものである。
【０００８】
【特許文献１】特開２００１−２０２０９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、従来の音データ処理装置１００では、外部メモリ１０２に格納されている音データを読み出してＢ／Ｂ部１８へ転送する場合、又は、その逆の処理をする場合、ＳＩＦ部１４及びＰＩＦ部１６の両方を介してデータの転送を行う必要がある。そうすると、音データ処理装置１００の中で比較的消費電力が高いＣＰＵ１０やデコーダ１２は動作しないにもかかわらず音データ処理装置１００全体に電力を供給しておく必要があり、音データ処理装置１００での消費電力が大きくなってしまうという問題がある。特に、携帯電話等の携帯電子機器に音データ処理装置１００を搭載する場合、携帯電子機器の使用時間が短くなってしまうという問題がある。
【課題を解決するための手段】
【００１０】
本発明は、信号処理装置及び外部メモリに接続され、前記外部メモリに格納された音データを処理する音データ処理装置において、前記音データをデコード処理するデコーダと、前記外部メモリとのアクセスに用いられるインターフェース部と、前記外部メモリと前記インターフェース部との接続、又は、前記外部メモリと前記信号処理装置との接続、を切り替える接続切替部と、前記デコーダ、前記インターフェース部の動作を制御する中央処理部と、を備え、前記インターフェース部と前記外部メモリとが接続されている状態において、前記外部メモリから読み出された前記音データを前記デコーダへ転送することを特徴とする。
【００１１】
ここで、前記接続切替部は、前記信号処理装置から出力された制御信号に応じて、前記外部メモリと前記インターフェース部との接続、又は、前記外部メモリと前記信号処理装置との接続、を切り替えることが好適である。
【００１２】
また、本発明は、外部メモリに接続され、前記外部メモリに格納された音データを処理する音データ処理装置において、前記外部メモリに格納されたデータに基づいて所定の処理を行う信号処理部と、前記音データをデコード処理するデコーダと、前記外部メモリと前記デコーダとのアクセスに用いられるインターフェース部と、前記外部メモリと前記インターフェース部との接続、又は、前記外部メモリと前記信号処理部との接続、を切り替える接続切替部と、前記デコーダ、前記インターフェース部の動作を制御する中央処理部と、を備え、前記インターフェース部と前記外部メモリとが接続されている状態において、前記外部メモリから読み出された前記音データを前記デコーダへ転送することを特徴とする。
【００１３】
ここで、前記接続切替部は、前記信号処理部に含まれる構成としてもよい。また、前記接続切替部は、前記信号処理部から出力された制御信号に応じて、前記外部メモリと前記インターフェース部との接続、又は、前記外部メモリと前記信号処理部との接続、を切り替えるものとすることが好適である。
【発明の効果】
【００１４】
本発明によれば、音データ処理装置での消費電力を低減させることができる。特に、携帯電話等の携帯電子機器に音データ処理装置を搭載した場合の使用時間を長くすることができる。
【発明を実施するための最良の形態】
【００１５】
［装置構成］
本発明の実施の形態における音データ処理装置２００は、図１に示すように、中央処理部（ＣＰＵ）２０、デコーダ２２、第１インターフェース部（ＩＦ部）２４、第２インターフェース部（ＩＦ部）２６及び接続切替部２８を含んで構成される。
【００１６】
ＣＰＵ２０、デコーダ２２、第１ＩＦ部２４及び第２ＩＦ部２６は、バスを介して、互いにデータの送受信が可能となるように接続される。外部メモリ１０２は、接続切替部２８を介して、ベースバンド処理部（Ｂ／Ｂ部）３０及び音データ処理装置２００に接続される。
【００１７】
外部メモリ１０２は、コンパクトフラッシュ（登録商標）、スマートメディア（登録商標）、ＳＤカード(登録商標)、メモリスティック（登録商標）等のメモリカードとすることができる。外部メモリ１０２は、コントロール用ＩＣチップ、フラッシュメモリ、不揮発性メモリ（ＲＯＭ）を内蔵している。
【００１８】
コントロール用ＩＣチップは、外部メモリ１０２を制御する回路を含む。具体的には、外部メモリ１０２にアクセスしようとする機器と相互認証を行う認証回路を含む。認証回路は、所定の認証方法を用いて機器の正当性を認証する。
【００１９】
フラッシュメモリは、一括消去型の書き換え可能な不揮発メモリの一種である。フラッシュメモリは、正当な機器であると認証することができた機器だけに対してアクセスが許可される認証領域と、認証なくアクセスが許可される非認証領域を論理的な記憶領域として備えている。認証領域は、著作権保護に関わる重要なデータを格納するために用いられる。非認証領域は、一般的な記憶部とされる。
【００２０】
不揮発性メモリは、外部メモリ１０２の識別情報や製造メーカ等の情報を格納している。識別情報は、外部メモリ１０２毎に固有に与えられ、他の外部メモリ１０２と区別するために用いることができる。例えば、上記認証処理によって不正なアクセスを防止するために用いられる。
【００２１】
ＣＰＵ２０は、音データ処理装置２００を含む電子機器を統合的に制御する半導体素子である。音データ処理装置２００を搭載する電子機器としては、例えば、無線通信手段を有する携帯電話、データ管理を行うためのＰＤＡ等を挙げることができる。ＣＰＵ２０は、例えば、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）とすることができる。ＣＰＵ２０は、内蔵ＲＯＭやバスに接続されるＲＯＭ（図示しない）に格納されているブートプログラムやライブラリにアクセスすることによって電子機器を制御する。
【００２２】
デコーダ２２は、所定のフォーマットで符号化処理や圧縮処理された音データをバスから取り込み、音データをそのフォーマットに準じて伸張処理や復号化処理する。音データの符号化方式には、例えば、ＷＭＡ，ＡＭＲ，ＤｉｖＸ，Ｇ．７２３，ＭＰ３，ＡＡＣが挙げられる。
【００２３】
第１ＩＦ部２４は、データを転送するためのインターフェース機能を有している。具体的には、外部メモリ１０２としては、コンパクトフラッシュ（登録商標）、スマートメディア（登録商標）、ＳＤカード(登録商標)、メモリスティック（登録商標）等の様々なタイプを適用することができ、第１ＩＦ部２４は外部メモリ１０２それぞれの規格に則った転送が可能なインターフェースとする。
【００２４】
例えば、外部メモリ１０２がＳＤカード(登録商標)であった場合、図２に示すように、ピンが配置される。第１ピンＰ１はデータ転送用、第２ピンＰ２はコマンド用、第３ピンＰ３は電源電圧（Ｖｓｓ）用、第４ピンＰ４は電源電圧（Ｖｄｄ）用、第５ピンＰ５はクロック用、第６ピンＰ６は電源電圧（Ｖｓｓ）用、第７ピンＰ７はデータ転送用、第８ピンＰ８はデータ転送（予備）用、第９ピンＰ９はデータ転送（予備）用に割り当てられている。
【００２５】
第１ＩＦ部２４は、図３に示すように、電源電圧発生部２４ａ、クロック発生部２４ｂ、コマンド解釈部２４ｃを含んで構成される。電源電圧発生部２４ａは、外部からの電力の供給を受けて、接続切替部２８を介して外部メモリ１０２へ所定の電源電圧（Ｖｓｓ，Ｖｄｄ）を供給する。クロック発生部２４ｂは、バス等から基準クロックを受けて、外部メモリ１０２へのアクセスの際の同期をとるための制御クロックを生成し、接続切替部２８を介して外部メモリ１０２へ供給する。コマンド解釈部２４ｃは、バスを介してＣＰＵ２０から外部メモリ１０２へのアクセスのためのコマンドを受けて、そのコマンドを解釈して、データバスを介した外部メモリ１０２へのアクセスを制御する。また、コマンド解釈部２４ｃは、後述するように、外部メモリ１０２から著作権保護に関する情報を受けて、外部メモリ１０２に格納されている著作権保護の対象となる音データへのアクセスを制御する。なお、第１ＩＦ部２４には必要に応じて、外部メモリ１０２にアクセスするための他の機能を設けてもよい。
【００２６】
このようにして、第１ＩＦ部２４は、接続切替部２８を介して、外部メモリ１０２にアクセスすることによって、外部メモリ１０２から音データを読み出し、又は、外部メモリ１０２へ音データを書き込むことを可能としている。
【００２７】
また、第１ＩＦ部２４には、著作権保護機構が設けられている場合もある。例えば、ＣＰＲＭ（Ｃｏｎｔｅｎｔ  Ｐｒｏｔｅｃｔｉｏｎ  ｆｏｒ  Ｒｅｃｏｒｄａｂｌｅ  Ｍｅｄｉａ）やＵＤＡＣ−ＭＢ（Ｕｎｉｖｅｒｓａｌ  Ｄｉｓｔｒｉｂｕｔｉｏｎ  ｗｉｔｈ  Ａｃｃｅｓｓ  Ｃｏｎｔｒｏｌ  Ｍｅｄｉａ  Ｂａｓｅ）等の規格に則った著作権保護処理が行われる。
【００２８】
例えば、外部メモリ１０２の認証領域と非認証領域を利用して電子音楽配信等に係る音楽データに対する著作権保護の機能を提供している。非認証領域には、著作権保護とは無関係な音データ、及び、著作権保護の対象となる音楽データを暗号化した音データが格納される。また、認証領域には、非認証領域に格納された暗号化された音データを復号するための秘密鍵となる暗号キー、及び、暗号化された音データに対する著作権保護の再生や複製のための権利情報が格納される。さらに、外部メモリ１０２には、認証領域にアクセスするために必要とされる情報である識別情報が格納されている。
【００２９】
そこで、装着された外部メモリ１０２から識別情報を読み出し、それを用いて認証処理を行う。そして、認証が成功した場合には、認証領域に格納された暗号キー及び権利情報を取り出す。それら暗号キーや権利情報に基づいて、再生や復号が許可されていれば、非認証領域にある暗号化された音データを読み出すことを可能とする。
【００３０】
第２ＩＦ部２６は、Ｂ／Ｂ部３０とデータを入出力するためのシリアルインターフェースである。第２ＩＦ部２６は、バスを介してＣＰＵ２０からＢ／Ｂ部３０の制御のためのコマンドを受けると、そのコマンドを解釈して、Ｂ／Ｂ部３０へ制御信号をシリアルに出力する。また、第２ＩＦ部２６は、Ｂ／Ｂ部３０から音データ処理装置２００の制御のためのコマンドを受け取ると、そのコマンドを解釈して、音データ処理装置２００の処理を行う。
【００３１】
接続切替部２８は、第１ＩＦ部２４を外部１０２とＢ／Ｂ部３０のいずれか一方に切り替えるためのスイッチ回路を含んで構成される。
【００３２】
また、接続切替部２８は、外部メモリ１０２を装着するためのアダプタ部（図示しない）に接続される。アダプタ部は、外部メモリ１０２の外形に合わせられた挿入スペースを有するように構成される。アダプタ部は、外部メモリ１０２がアダプタ部に装着された場合に、外部メモリ１０２に設けられた電極と接触することによって、外部メモリ１０２の内部電気回路と接続切替部２８とを電気的に接続する。
【００３３】
具体的には、接続切替部２８は、図３に示すように、音データ処理装置２００に含まれる第１ＩＦ部２４とＢ／Ｂ部３０とに接続される各配線を切り替えるスイッチ２８ａ〜２８ｄを含んで構成される。スイッチ２８ａ〜２８ｄは、Ｂ／Ｂ部３０から切替制御信号を受けて、切替制御信号がハイレベルであればスイッチを端子ａに接続し、切替制御信号がローレベルであればスイッチを端子ｂに接続する。スイッチ２８ａは、第１ＩＦ部２４のクロック発生部２４ｂで発生させた制御クロック又はＢ／Ｂ部３０で発生させた制御クロックのいずれか一方を外部メモリ１０２に供給する。スイッチ２８ｂは、第１ＩＦ部２４のコマンド解釈部２４ｃでコマンドに応じて生成した制御信号又はＢ／Ｂ部３０で生成した制御信号のいずれか一方を外部メモリ１０２に供給する。スイッチ２８ｃは、外部メモリ１０２から出力されるデータを音データ処理装置２００又はＢ／Ｂ部３０のいずれか一方に転送し、音データ処理装置２００又はＢ／Ｂ部３０のいずれか一方から入力されるデータを外部メモリ１０２へ転送するためにデータバスを切り替える。スイッチ２８ｄは、第１ＩＦ部２４の電源電圧発生部２４ａで発生させた電源又はＢ／Ｂ部３０で発生させた電源のいずれか一方を外部メモリ１０２に供給する。接続切替部２８には必要に応じてさらにスイッチを設けて、外部メモリ１０２の他の機能ブロックを音データ処理装置２００とＢ／Ｂ部３０のいずれか一方に接続できるものとしてよい。
【００３４】
また、接続切替部２８は、第１ＩＦ部２４及びＢ／Ｂ部３０の少なくとも一方の内部にその一部が組み込まれてもよい。すなわち、図４に示すように、第１ＩＦ部２４の内部にスイッチ２８ｅ〜２８ｈが組み込まれ、Ｂ／Ｂ部３０の内部にスイッチ２８ｉ〜２８ｌが組み込まれる構成としてもよい。もちろん、第１ＩＦ部２４及びＢ／Ｂ部３０のいずれか一方のみにスイッチを組み込み、他方に対しては外部にスイッチを設ける構成としてもよい。
【００３５】
スイッチ２８ｅ〜２８ｈは、Ｂ／Ｂ部３０から切替制御信号を受けて、切替制御信号がハイレベルであればスイッチを開き、切替制御信号がローレベルであればスイッチを閉じる。スイッチ２８ｉ〜２８ｌは、Ｂ／Ｂ部３０から切替制御信号を受けて、切替制御信号がハイレベルであればスイッチを閉じ、切替制御信号がローレベルであればスイッチを開く。スイッチ２８ｅは、第１ＩＦ部２４のクロック発生部２４ｂで発生させた制御クロックを外部メモリ１０２に供給する。スイッチ２８ｆは、第１ＩＦ部２４のコマンド解釈部２４ｃでコマンドに応じて生成した制御信号を外部メモリ１０２に供給する。スイッチ２８ｇは、外部メモリ１０２から出力されるデータを音データ処理装置２００に転送し、音データ処理装置２００から入力されるデータを外部メモリ１０２へ転送するためにデータバスを切り替える。スイッチ２８ｈは、第１ＩＦ部２４の電源電圧発生部２４ａで発生させた電源を外部メモリ１０２に供給する。また、スイッチ２８ｉは、Ｂ／Ｂ部３０で発生させた制御クロックを外部メモリ１０２に供給する。スイッチ２８ｊは、Ｂ／Ｂ部３０で生成した制御信号を外部メモリ１０２に供給する。スイッチ２８ｋは、外部メモリ１０２から出力されるデータをＢ／Ｂ部３０に転送し、Ｂ／Ｂ部３０から入力されるデータを外部メモリ１０２へ転送するためにデータバスを切り替える。スイッチ２８ｌは、Ｂ／Ｂ部３０で発生させた電源を外部メモリ１０２に供給する。接続切替部２８には必要に応じてさらにスイッチを設けて、外部メモリ１０２の他の機能ブロックを音データ処理装置２００とＢ／Ｂ部３０のいずれか一方に接続できるものとしてよい。
【００３６】
Ｂ／Ｂ部３０は、第２ＩＦ部２６及び接続切替部２８に接続される。Ｂ／Ｂ部３０は、接続切替部２８に対する切替の制御信号に応じて、接続切替部２８へ切替制御信号を出力する。Ｂ／Ｂ部３０は、さらに、アンテナ回路（図示しない）やＬＣＤ（図示しない）に接続される。Ｂ／Ｂ部３０は、第２ＩＦ部２６を介して入出力される制御信号を受けて、その制御信号に応じてアンテナ回路で受信された携帯電話の音データや電子メール等の電子データを含む無線信号を処理して、第２ＩＦ部２６を介して、デジタル化された信号を音データ処理装置２００へ出力する。また、音データ処理装置２００から第２ＩＦ部２６を介して入力される制御信号を受けて、その制御信号に応じて、第２ＩＦ部２６を介してデジタル化されたデータを受信し、そのデータを音声データや電子データを含む無線信号に変換してアンテナ回路から出力する。また、Ｂ／Ｂ部３０は、制御信号に応じて、第１ＩＦ部２４及び接続切替部２８を介してユーザインターフェース画面（ＧＵＩ画面）の表示データを受けて、ＬＣＤにＧＵＩ画面を表示する。
【００３７】
Ｂ／Ｂ部３０が外部メモリ１０２に格納されているデータを読み出して処理する場合、接続切替部２８に含まれるスイッチ２８ａ〜２８ｄをスイッチ端子ａに接続する。Ｂ／Ｂ部３０が中央処理装置を含む場合、例えば、外部メモリ１０２に格納された画像データや動画データを読み出して、Ｂ／Ｂ部３０において圧縮伸張処理を行って、その結果をＬＣＤに表示する。このとき、Ｂ／Ｂ部３０と外部メモリ１０２とは直接接続された状態となり、接続切替部２８以外の音データ処理装置２００は動作を停止する。
【００３８】
次に、本実施の形態における外部メモリ１０２と音データ処理装置２００又はＢ／Ｂ部３０との接続の制御について説明する。
【００３９】
Ｂ／Ｂ部３０にアクセスする場合、まず、接続切替部２８を介して外部メモリ１０２とＢ／Ｂ部３０とを接続することを指示するコマンドがＢ／Ｂ部３０から出力される。Ｂ／Ｂ部３０は、接続切替部２８への切替制御信号をハイレベルにする。これによって、接続切替部２８のスイッチ２８ａ〜２８ｄが端子ａ側に切り替えられ、外部メモリ１０２とＢ／Ｂ部３０とが接続切替部２８とを介して接続される。
【００４０】
その後は、Ｂ／Ｂ部３０は、接続切替部２８を介して外部メモリ１０２に対してアクセスすることができる。すなわち、Ｂ／Ｂ部３０と外部メモリ１０２は直接接続された状態になる。
【００４１】
音データ処理装置２００にアクセスする場合、接続切替部２８を介して第１ＩＦ部２４と外部メモリ１０２とを接続するため、Ｂ／Ｂ部３０は、接続切替部２８への切替制御信号をローレベルにする。これによって、接続切替部２８のスイッチ２８ａ〜２８ｄが端子ｂ側に切り替えられ、音データ処理装置２００と外部メモリ１０２とが第１ＩＦ部２４及び接続切替部２８とを介して接続される。
【００４２】
その後は、ＣＰＵ２０は、第１ＩＦ部２４及び接続切替部２８を介して外部メモリ１０２に対してアクセスすることができる。すなわち、外部メモリ１０２は、ＣＰＵ２０から第１ＩＦ部２４を介して入力されるコマンドを受けて、音データ処理装置２００とデータのやりとりをする。
【００４３】
なお、本実施の形態では、接続切替部２８を音データ処理装置２００に内蔵するものとしたが、図５に示すように、Ｂ／Ｂ部３０に内蔵するものとしてもよい。
【００４４】
以上のように、外部メモリ１０２とＢ／Ｂ部３０とを接続切替部２８を介して直接接続できるようにすることによって、Ｂ／Ｂ部３０が外部メモリ１０２に格納されたデータの処理を行う場合の音データ処理装置２００での消費電力を低減させることができる。特に、携帯電話等の携帯電子機器に音データ処理装置２００を搭載した場合の使用時間を長くすることができる。
【図面の簡単な説明】
【００４５】
【図１】本発明の実施の形態における音データ処理装置の構成を示すブロック図である。
【図２】外部メモリのピン配置の例を示す図である。
【図３】本発明の実施の形態における第１ＩＦ部及び接続切替部の構成を示すブロック図である。
【図４】本発明の実施の形態における接続切替部の構成を示すブロック図である。
【図５】本発明の実施の形態における音データ処理装置の別例を示すブロック図である。
【図６】背景技術における音データ処理装置の構成を示すブロック図である。
【符号の説明】
【００４６】
１０  ＣＰＵ、１２  デコーダ、１４  インターフェース部、１６  パラレルインターフェース部、１８  ベースバンド処理部、２０  ＣＰＵ、２２  デコーダ、２４  第１インターフェース部、２４ａ  電源電圧発生部、２４ｂ  クロック発生部、２４ｃ  コマンド解釈部、２６  第２インターフェース部、２８  接続切替部、２８ａ〜２８ｌ  スイッチ、３０  ベースバンド処理部、１００，２００  音データ処理装置、１０２  外部メモリ。
【図１】
2008180967.tif 000003
【図２】
2008180967.tif 000004
【図３】
2008180967.tif 000005
【図４】
2008180967.tif 000006
【図５】
2008180967.tif 000007
【図６】
2008180967.tif 000008