(57)【要約】【課題】小さなエネルギーで高電圧を高速に得ることが可能な駆動電源回路を実現することができる駆動電源回路を提供すること。【解決手段】駆動電源回路（８，８′）は、容量性負荷としてみなすことができるデバイス（コンデンサＣＬ，ＣＲ）に電源回路からの電圧を印加して、デバイス（コンデンサＣＬ，ＣＲ）を電圧で駆動するようになっている。しかも、電源回路からの電圧をコイル（１０，１０′），ダイオード（１１，１１′）を介してデバイス（コンデンサＣＬ，ＣＲ）に印加可能に設け、ダイオード（１１，１１′）とデバイス（コンデンサＣＬ，ＣＲ）との間をスイッチング素子（ＦＥＴ１２，１２′）を介して接地すると共に、スイッチング素子（ＦＥＴ１２，１２′）をＯＮ・ＯＦＦ制御する制御手段（制御回路１３）を設けている。【選択図】図２
2008220085.tif 000002
【特許請求の範囲】
【請求項１】
容量性負荷としてみなすことができるデバイスに電源回路からの電圧を印加して、前記デバイスを前記電圧で駆動する駆動電源回路において、
前記電源回路からの電圧をコイル，ダイオードを介して前記デバイスに印加可能に設け、前記ダイオードと前記デバイスとの間を１つのスイッチング素子を介して接地すると共に、前記スイッチング素子をＯＮ・ＯＦＦ制御する制御手段を設けたことを特徴とする駆動電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量性負荷としてみなすことができるデバイスの駆動電源回路に関するものである。
【背景技術】
【０００２】
この種の容量性負荷としては、例えば、ＭＥＭＳ（ＭｉｃｒｏＥｌｅｃｔｒo  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ、即ち微小電気機械システム）がある。このＭＥＭＳを駆動する駆動電源回路としては、チャージポンプ型の電圧コンバータが知られている（例えば、特許文献１参照）。
【特許文献１】特許３５５８９７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、ＭＥＭＳなどの容量性負荷を電圧で駆動する駆動装置には、速い周波数での高電圧駆動や応答改善のために、駆動能力の高い大電力の駆動電源回路が必要である。
【０００４】
しかしながら、従来の高電圧回路において使用されるチャージポンプ型の電圧コンバータは、コイル、スイッチ、ダイオード、コンデンサの順番で接続されているため、低い電圧から高い電圧へは制御できるが、高い電圧から低い電圧に下げるためには放電を待つ必要があるため、高速制御に対応できないという問題があった。
【０００５】
そこで、本発明では、小さなエネルギーで高電圧を高速に得ることが可能な駆動電源回路を実現することができる駆動電源回路を提供することを課題とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明は、容量性負荷としてみなすことができるデバイスに電源回路からの電圧を印加して、前記デバイスを前記電圧で駆動する駆動電源回路において、前記電源回路からの電圧をコイル，ダイオードを介して前記デバイスに印加可能に設け、前記ダイオードと前記デバイスとの間を１つのスイッチング素子を介して接地すると共に、前記スイッチング素子をＯＮ・ＯＦＦ制御する制御手段を設けた駆動電源回路としたことを特徴とする。
【発明の効果】
【０００７】
本発明の構成によれば、小さなエネルギーで高電圧を高速に得ることが可能な駆動電源回路を実現することができる。
【発明を実施するための最良の形態】
【０００８】
以下、この発明の実施の形態にかかる容量性負荷としてみなすことができるデバイスの駆動電圧制御回路を図面に基づいて説明する。
[構成]
図１は、ＭＥＭＳである平行平面型の静電アクチュエータ１を容量性負荷の一例として概略的に示したものである。この静電アクチュエータ１は、間隔をおいて設けられた導電性の固定部２，２と、この固定部２，２間に配設された方形状で導電性の平面鏡（ミラー）３と、この平面鏡３を固定部２，２に取り付けている軸状で導電性のねじりばね４，４を有する。尚、この固定部２，２の少なくとも一方はアースされている。また、平面鏡３の下方には平面状の下部電極５，６が配設されている。
【０００９】
ここで、図２に示したように、ねじりばね４，４にトルクが作用していないときには平面鏡３が破線で示した状態となっている。この状態におけるねじりばね４，４の中心線（軸線）Ｏを通り且つ破線で示した平面鏡３に垂直となる仮想平面７を想定すると、下部電極５，６は仮想平面７の左右に位置させられている。即ち、下部電極５，６は、ねじりばね４，４の中心線の下方の部分を中心に左右に分けて平面鏡３の下方に配設されている。
【００１０】
この初期状態（ＶＲ＝ＶＬ）では、平面鏡３と下部電極５，６は平行になっており、ＶＲ＜ＶＬの場合はＡ１の方向に、ＶＲ＞ＶＬの場合はその逆に平面鏡３が傾くことになる。
【００１１】
また、下部電極５，６と平面鏡３は図３に示したように、容量性負荷としてみなすことができるため、コンデンサＣＬ，ＣＲを構成し、このコンデンサＣＬ，ＣＲには図３に示した駆動電源回路８，８′からの駆動電圧が印加されるようになっている。
【００１２】
この駆動電源回路８は、電圧を増幅する増幅器９と、この増幅器９の出力側に一端が接続されたコイル１０と、コイル１０の他端にアノード側が接続されたダイオード１１と、ダイオード１１のカソード側にドレインが接続された１つのＦＥＴ（スイッチング素子）１２を有する。また、このダイオード１１のカソード側はコンデンサＣＬを構成する下部電極５に接続され、１つのＦＥＴ１２のソースはアース（接地）されている。
【００１３】
また、駆動電源回路８′は、駆動電源回路８のダイオード１１と同様なダイオード１１′を有する。このダイオード１１′のカソード側はコンデンサＣＲを構成する下部電極６に接続されている。尚、駆動電源回路８′は駆動電源回路８と同様に構成されているので、駆動電源回路８に付した符号に「′」を付した符号を付してその説明は省略する。
【００１４】
そして、この駆動電源回路８，８′は制御回路（制御手段）１３により動作制御されるようになっている。
【００１５】
この制御回路１３は、負荷制御プログラムがインストールされたパソコン１４と、パソコン１４の制御プログラムにより制御内容が書き込まれるＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）１５と、ＦＰＧＡ１５からの制御内容により動作制御されるゲートドライバ１６を有する。このゲートドライバ１６は、ＦＰＧＡ１５からの制御内容に基づいて、駆動電源回路８，８′の１つのＦＥＴ１２，１２′のゲートに制御電圧（制御信号）を印加するようになっている。
【００１６】
また、制御回路１３は、ＦＰＧＡ１５からのデジタルの制御内容をアナログ信号に変換するデジタル／アナログ変換回路１７と、デジタル／アナログ変換回路１７からの制御内容に基づいて制御電圧を出力するレベル変換回路１８を有する。このレベル変換回路１８は、駆動電源回路８，８′の増幅器９，９′に制御電圧を入力する。
[作用]
次に、このような構成の駆動電圧制御回路の作用を説明する。
【００１７】
パソコン１４からは、ＦＰＧＡ１５に平面鏡３を制御したい角度に応じた電圧データを入力する。このデータはそのままＤ／Ａ１７に伝えられても良いし、またある規則に従った形に変換されてＤ／Ａ１７に伝えられても良い。
【００１８】
ＦＰＧＡ１５はパソコン１４からのデータを受け取ったあとに、又は変換開始の命令を受けたあとに、図４にあるｔ１のタイミングでＤ／Ａ１７のデータをデータＣＤ１に更新し、ｔ２−ｔ３のタイミングで書き込み命令を出力する。
【００１９】
レベル変換回路１８では、Ｄ／Ａ１７の出力に従いあるＢｉａｓ Ｌｅｖｅｌに対して対称となる信号Ｖ１とＶ２を生成する。
【００２０】
ＦＰＧＡ１５は、レベル変換回路１８の変換時間を考慮したｔ４−ｔ６のスイッチタイミング信号をゲートドライバ１６に出力する。
【００２１】
これはｔ５の状態がｔ４−ｔ６の間の前半部分に来るようにすることで、チャージアップで作られる電圧値の安定度を上げることが出来る。
【００２２】
このｔ４−ｔ６の間に負荷としてのコンデンサＣＬ，ＣＲのクリアと、コイル１０，１０’へのエネルギーチャージが行われる。
【００２３】
実験機では３５０ｎｓｅｃ程度の時間を必要としているが、コイルやコンデンサの容量の関係で変化する。
【００２４】
スイッチングの終了したｔ６からｔ７にかけて、コイルにチャージされたエネルギーがコンデンサＣＬ，ＣＲに移動し、出力電圧ＶＬ，ＶＲが発生する。
【００２５】
さらに、図４の波形では、ＣＤ２としてｔ８以後は平面鏡３を平行状態にする場合を示しているので、Ｖ１，Ｖ２が共にＢｉａｓ Ｌｅｖｅｌになり、出力電圧ＶＬ，ＶＲもＢｉａｓ Ｌｅｖｅｌになっている。
【００２６】
このＣＤ２ではＶＲ＝ＶＬになるので平面鏡３は破線位置に復帰し、平行状態となる。
（変形例）
また、図５に示したように、駆動電源回路８のＦＥＴ１２のドレインとコンデンサＣＬの下部電極５との間にバッファー回路２０を介装し、駆動電源回路８′のＦＥＴ１２′のドレインとコンデンサＣＲの下部電極６との間にバッファー回路２０′を介装した構成としてもよい。
【００２７】
このバッファー回路２０，２０′は、コンデンサＣ１，Ｃ１′に入力された電圧がそのまま出力されるプッシュプル型のアンプとみなすことが出来る。このため、コンデンサＣ１，Ｃ１′を負荷とみなすことで図３の構成と同じ効果を得ることが出来る。
【００２８】
以上説明したように、この発明の実施の形態の駆動電源回路（８，８′）は、容量性負荷としてみなすことができるデバイス（コンデンサＣＬ，ＣＲ）に電源回路からの電圧を印加して、前記デバイス（コンデンサＣＬ，ＣＲ）を前記電圧で駆動するようになっている。しかも、前記電源回路からの電圧をコイル（１０，１０′），ダイオード（１１，１１′）を介して前記デバイス（コンデンサＣＬ，ＣＲ）に印加可能に設け、前記ダイオード（１１，１１′）と前記デバイス（コンデンサＣＬ，ＣＲ）との間を１つのスイッチング素子（ＦＥＴ１２，１２′）を介して接地すると共に、前記スイッチング素子（ＦＥＴ１２，１２′）をＯＮ・ＯＦＦ制御する制御手段（制御回路１３）を設けている。
【００２９】
この構成によれば、小さなエネルギーで高電圧を高速に得ることができる。
【００３０】
以上、ＭＥＭＳである静電アクチュエータ１を容量性負荷の一例として説明したが、上述した駆動電源回路で制御される容量性負荷はこれに限定されるものではない。例えば、上述した駆動電源回路は、その他ピエゾ駆動装置、電気光学変調器などの容量性負荷を電圧で駆動する駆動装置にも適用することができる。
【図面の簡単な説明】
【００３１】
【図１】この発明に係る駆動電源回路で駆動される容量性負荷の一例を示す概略斜視図である。
【図２】図１のＢ１−Ｂ１線に沿う断面図である。
【図３】図１，図２の容量性負荷の駆動電圧制御回路の一例を示す回路図である。
【図４】図３の駆動電圧制御回路による動作説明のタイムチャートである。
【図５】図１，図２の容量性負荷の駆動電圧制御回路図の他の例を示す回路図である。
【符号の説明】
【００３２】
８，８′・・・駆動電源回路
ＶＬ，ＶＲ・・・コンデンサ（容量性負荷、デバイス）
１０，１０′・・・コイル
１１，１１′・・・ダイオード
１２，１２′・・・ＦＥＴ（スイッチング素子）
１３・・・制御回路（制御手段）
【図１】
2008220085.tif 000003
【図２】
2008220085.tif 000004
【図３】
2008220085.tif 000005
【図４】
2008220085.tif 000006
【図５】
2008220085.tif 000007