(57)【要約】【課題】種々の信号処理を高速に行なう信号処理装置、信号処理方法および信号処理プログラムを得ること。【解決手段】複数種類の信号処理を行なうデジタル複合機７０において、複数種類の信号処理の中の第１の信号処理を実行するマイクロプロセッサ１と、複数種類の信号処理の中の第２の信号処理を実行する再構成部５と、を備え、マイクロプロセッサ１は、複数種類の信号処理を開始する前に第２の信号処理の種類に応じて再構成部５の構成を変更しておき、再構成部５は、第２の信号処理を行なう処理要求が入力された際に、変更された構成で第２の信号処理を実行する。【選択図】図１
2008065498.tif 000002
【特許請求の範囲】
【請求項１】
複数種類の信号処理を行なう信号処理装置において、
前記複数種類の信号処理の中の第１の信号処理を実行する第１のプロセッサと、
前記複数種類の信号処理の中の第２の信号処理を実行する第２のプロセッサと、
を備え、
前記第１のプロセッサは、前記複数種類の信号処理を開始する前に前記第２の信号処理の種類に応じて前記第２のプロセッサの構成を変更しておき、
前記第２のプロセッサは、前記第２の信号処理を行なう処理要求が入力された際に、変更された構成で前記第２の信号処理を実行することを特徴とする信号処理装置。
【請求項２】
前記第１のプロセッサは、前記信号処理毎の信号処理頻度に関する処理頻度情報に基づいて前記第２のプロセッサに実行させる前記第２の信号処理を選択し、前記第１のプロセッサが選択した第２の信号処理に応じて前記第２のプロセッサの構成を変更しておくことを特徴とする請求項１に記載の信号処理装置。
【請求項３】
前記第１のプロセッサは、外部入力されるユーザからの指示情報に基づいて前記第２のプロセッサに実行させる前記第２の信号処理を選択し、前記第１のプロセッサが選択した第２の信号処理に応じて前記第２のプロセッサの構成を変更しておくことを特徴とする請求項１に記載の信号処理装置。
【請求項４】
前記第１のプロセッサは、前記信号処理毎の処理緊急度を用いて前記第２の信号処理を選択し、前記第１のプロセッサが選択した第２の信号処理に応じて前記第２のプロセッサの構成を変更しておくことを特徴とする請求項２または３に記載の信号処理装置。
【請求項５】
前記第２のプロセッサの外部に配置され、前記第１のプロセッサが前記第２のプロセッサの構成の変更を行なう際に用いる信号処理の処理単位構成に関するコンフィグレーション情報を記憶する記憶手段をさらに備え、
前記第１のプロセッサは、前記記憶手段が記憶するコンフィグレーション情報を用いて、前記第２のプロセッサの構成を変更しておくことを特徴とする請求項１〜４のいずれか１つに記載の信号処理装置。
【請求項６】
外部記憶装置が、前記第１のプロセッサが前記第２のプロセッサの構成の変更を行なう際に用いる信号処理の処理単位構成に関するコンフィグレーション情報を記憶し、
前記第１のプロセッサは、前記外部記憶装置から前記コンフィグレーション情報を受信し、受信したコンフィグレーション情報を用いて前記第２のプロセッサの構成を変更しておくことを特徴とする請求項１〜４のいずれか１つに記載の信号処理装置。
【請求項７】
前記第１のプロセッサは、マイクロプロセッサを含んで構成されることを特徴とする請求項１〜６のいずれか１つに記載の信号処理装置。
【請求項８】
前記第１のプロセッサは、デジタルシグナルプロセッサを含んで構成されることを特徴とする請求項１〜６のいずれか１つに記載の信号処理装置。
【請求項９】
前記第１のプロセッサおよび前記第２のプロセッサは、１つのフィールドプログラマブルゲートアレイによって構成されることを特徴とする請求項１〜６のいずれか１つに記載の信号処理装置。
【請求項１０】
複数種類の信号処理の中の第１の信号処理を実行する第１のプロセッサと、前記複数種類の信号処理の中の第２の信号処理を実行する第２のプロセッサとによって、前記複数種類の信号処理を分担実行する際の信号処理方法であって、
前記複数種類の信号処理を開始する前に、前記第１のプロセッサが前記第２の信号処理の種類に応じて前記第２のプロセッサの構成を変更しておく構成変更工程と、
前記第２の信号処理を行なう処理要求が入力された場合には前記第２のプロセッサが変更された構成で前記第２の信号処理を実行し、前記第１の信号処理を行なう処理要求が入力された場合には前記第１のプロセッサが前記第１の信号処理を実行する信号処理実行工程と、
を含むことを特徴とする信号処理方法。
【請求項１１】
前記構成変更工程の前に、前記信号処理毎の信号処理頻度に関する処理頻度情報に基づいて前記第１のプロセッサが前記第２のプロセッサに実行させる前記第２の信号処理を選択する選択工程をさらに含み、
前記構成変更工程は、前記選択工程で選択された前記第２の信号処理の種類に応じて前記第２のプロセッサの構成を変更しておくことを特徴とする請求項１０に記載の信号処理方法。
【請求項１２】
前記構成変更工程の前に、外部入力されるユーザからの指示情報に基づいて前記第１のプロセッサが前記第２のプロセッサに実行させる前記第２の信号処理を選択する選択工程をさらに含み、
前記構成変更工程は、前記選択工程で選択された前記第２の信号処理の種類に応じて前記第２のプロセッサの構成を変更しておくことを特徴とする請求項１０に記載の信号処理方法。
【請求項１３】
前記選択工程は、前記第１のプロセッサが前記信号処理毎の処理緊急度を用いて前記第２の信号処理を選択し、
前記構成変更工程は、前記選択工程で選択された前記第２の信号処理の種類に応じて前記第２のプロセッサの構成を変更しておくことを特徴とする請求項１１または１２に記載の信号処理方法。
【請求項１４】
前記構成変更工程は、前記第１のプロセッサが、前記第２のプロセッサの外部に配置され前記第１のプロセッサが前記第２のプロセッサの構成の変更を行なう際に用いる信号処理の処理単位構成に関するコンフィグレーション情報を記憶する記憶手段から前記コンフィグレーション情報を取得し、取得したコンフィグレーション情報を用いて前記第２のプロセッサの構成を変更しておくことを特徴とする請求項１０〜１３のいずれか１つに記載の信号処理方法。
【請求項１５】
前記構成変更工程は、前記第１のプロセッサが前記第２のプロセッサの構成の変更を行なう際に用いる信号処理の処理単位構成に関するコンフィグレーション情報を記憶する外部記憶装置から前記コンフィグレーション情報を取得し、取得したコンフィグレーション情報を用いて前記第２のプロセッサの構成を変更しておくことを特徴とする請求項１０〜１３のいずれか１つに記載の信号処理方法。
【請求項１６】
前記請求項１０〜１５のいずれか１つに記載の信号処理方法を実行する信号処理プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、種々の信号処理を高速に実行する信号処理装置、信号処理方法および信号処理プログラムに関するものである。
【背景技術】
【０００２】
近年、ファクス送受信、プリント、スキャン、コピーなど種々の画像処理を行なう多機能複合機、デジタル複合機、多機能プリンタ、多機能ファクスなどと呼ばれる製品群や、多様な音声処理、画像処理を行なう多機能携帯電話など、一台で多様な信号処理を行なう信号処理装置が数多く製品化されている。
【０００３】
このような信号処理装置では、一般に、高速処理が必要な信号処理を専用のハードウェア回路で処理し、それほど高速処理が必要でない信号処理を汎用のマイクロプロセッサでのソフトウェア処理によって実行することが多かった。しかしながら、近年、信号処理装置は、数多くの信号処理機能が要求されるようになっている。そして、専用ハードウェア部分は、盛り込む機能が多くなるほど複雑になり、コストがかさみ、製品全体のコスト増加の原因となっていた。そこで、簡易な構成で種々の信号処理を高速に実現する信号処理装置の技術が種々提案されている。
【０００４】
例えば、（特許文献１）に記載の画像処理装置は、専用ハードウェア回路の代わりに再構成可能なフィールドプログラマブルゲートアレイを備え、ユーザがこの画像処理装置を操作するたびに、指定された処理に対応するようフィールドプログラマブルゲートアレイを動的に再構成している。これにより、ハードウエアを簡素化し、高速な画像処理と装置のコスト抑制を両立させている。
【特許文献１】特開２００３−１５０９４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の技術では、トランジスタレベルでの回路書き換えが必要なフィールドプログラマブルゲートアレイを再構成させるため、画像処理機能を実行するために必要とされる回路モジュールの再構成に多くの時間がかかるといった問題があった。また、ユーザが画像処理装置に行なわせる処理を選択操作するたびに回路モジュールの再構成がなされるため、処理全体の高速化が困難であるといった問題があった。
【０００６】
本発明は、上記に鑑みてなされたものであって、種々の信号処理を高速に行なう信号処理装置、信号処理方法および信号処理プログラムを得ることを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために本発明は、複数種類の信号処理を行なう信号処理装置において、複数種類の信号処理の中の第１の信号処理を実行する第１のプロセッサと、複数種類の信号処理の中の第２の信号処理を実行する第２のプロセッサと、を備え、第１のプロセッサは、複数種類の信号処理を開始する前に第２の信号処理の種類に応じて第２のプロセッサの構成を変更しておき、第２のプロセッサは、第２の信号処理を行なう処理要求が入力された際に、変更された構成で第２の信号処理を実行するものである。
【発明の効果】
【０００８】
本発明によれば、第１のプロセッサは、複数種類の信号処理を開始する前に第２の信号処理の種類に応じて第２のプロセッサの構成を変更しておくので、ユーザが第２の信号処理の処理要求を行なう前に第２のプロセッサの構成を変更でき、簡易な構成で種々の信号処理を高速に行なうことができる信号処理装置が得られる。
【発明を実施するための最良の形態】
【０００９】
本発明の第１の発明の信号処理装置は、複数種類の信号処理を行なう信号処理装置において、複数種類の信号処理の中の第１の信号処理を実行する第１のプロセッサと、複数種類の信号処理の中の第２の信号処理を実行する第２のプロセッサと、を備え、第１のプロセッサは、複数種類の信号処理を開始する前に第２の信号処理の種類に応じて第２のプロセッサの構成を変更しておき、第２のプロセッサは、第２の信号処理を行なう処理要求が入力された際に、変更された構成で第２の信号処理を実行するものである。これにより、ユーザの使用に先立って第２のプロセッサの構成を変更するため、種々の信号処理を高速に行なうことができるという作用を有する。
【００１０】
第２の発明の信号処理装置は、第１の発明の信号処理装置において、第１のプロセッサは、信号処理毎の信号処理頻度に関する処理頻度情報に基づいて第２のプロセッサに実行させる第２の信号処理を選択し、第１のプロセッサが選択した第２の信号処理に応じて第２のプロセッサの構成を変更しておくものである。これにより、ユーザの使用頻度の高い信号処理を第２のプロセッサに割り付けて信号処理させることができるため、使用頻度の高い信号処理を高速に実行することができるという作用を有する。
【００１１】
第３の発明の信号処理装置は、第１の発明の信号処理装置において、第１のプロセッサは、外部入力されるユーザからの指示情報に基づいて第２のプロセッサに実行させる第２の信号処理を選択し、第１のプロセッサが選択した第２の信号処理に応じて第２のプロセッサの構成を変更しておくものである。これにより、ユーザから指示のあった信号処理を第２のプロセッサに割り付けて信号処理させることができるため、ユーザ所望の信号処理を高速に実行することができるという作用を有する。
【００１２】
第４の発明の信号処理装置は、第１または第２の発明の信号処理装置において、第１のプロセッサは、信号処理毎の処理緊急度を用いて第２の信号処理を選択し、第１のプロセッサが選択した第２の信号処理に応じて第２のプロセッサの構成を変更しておくものである。これにより、緊急度の高い信号処理を第２のプロセッサに割り付けて信号処理させることができるため、緊急度の高い信号処理を高速に実行することができるという作用を有する。
【００１３】
第５の発明の信号処理装置は、第１〜第４の発明の信号処理装置において、第２のプロセッサの外部に配置され、第１のプロセッサが第２のプロセッサの構成の変更を行なう際に用いる信号処理の処理単位構成に関するコンフィグレーション情報を記憶する記憶手段をさらに備え、第１のプロセッサは、記憶手段が記憶するコンフィグレーション情報を用いて、第２のプロセッサの構成を変更しておくものである。これにより、簡易な構成の第２のプロセッサによって信号処理を高速に行なうことができるという作用を有する。
【００１４】
第６の発明の信号処理装置は、第１〜第４の発明の信号処理装置において、外部記憶装置が、第１のプロセッサが第２のプロセッサの構成の変更を行なう際に用いる信号処理の処理単位構成に関するコンフィグレーション情報を記憶し、第１のプロセッサは、外部記憶装置からコンフィグレーション情報を受信し、受信したコンフィグレーション情報を用いて第２のプロセッサの構成を変更しておくものである。これにより、簡易な構成によって、信号処理を高速に行なうことができるという作用を有する。
【００１５】
第７の発明の信号処理装置は、第１〜第６の発明の信号処理装置において、第１のプロセッサは、マイクロプロセッサを含んで構成されるものである。これにより、マイクロプロセッサによって多数の信号処理をソフトウェア処理できるので、簡易な構成の第１のプロセッサによって種々の第１の信号処理を実行することができるという作用を有する。
【００１６】
第８の発明の信号処理装置は、第１〜第６の発明の信号処理装置において、第１のプロセッサは、デジタルシグナルプロセッサを含んで構成されるものである。これにより、デジタルシグナルプロセッサによって多数の信号処理をソフトウェア処理できるので、簡易な構成の第１のプロセッサによって種々の第１の信号処理を実行することができるという作用を有する。
【００１７】
第９の発明の信号処理装置は、第１〜第６の発明の信号処理装置において、第１のプロセッサおよび第２のプロセッサは、１つのフィールドプログラマブルゲートアレイによって構成されるものである。これにより、簡易な構成の第１のプロセッサおよび第２のプロセッサで種々の信号処理を高速に行なうことができるという作用を有する。
【００１８】
本発明の第１０の発明の信号処理方法は、複数種類の信号処理の中の第１の信号処理を実行する第１のプロセッサと、複数種類の信号処理の中の第２の信号処理を実行する第２のプロセッサとによって、複数種類の信号処理を分担実行する際の信号処理方法であって、複数種類の信号処理を開始する前に、第１のプロセッサが第２の信号処理の種類に応じて第２のプロセッサの構成を変更しておく構成変更工程と、第２の信号処理を行なう処理要求が入力された場合には第２のプロセッサが変更された構成で第２の信号処理を実行し、第１の信号処理を行なう処理要求が入力された場合には第１のプロセッサが第１の信号処理を実行する信号処理実行工程と、を含むものである。これにより、ユーザの使用に先立って第２のプロセッサの構成を変更するため、種々の信号処理を高速に行なうことができるという作用を有する。
【００１９】
第１１の発明の信号処理方法は、第１０の発明の信号処理方法において、構成変更工程の前に、信号処理毎の信号処理頻度に関する処理頻度情報に基づいて第１のプロセッサが第２のプロセッサに実行させる第２の信号処理を選択する選択工程をさらに含み、構成変更工程は、選択工程で選択された第２の信号処理の種類に応じて第２のプロセッサの構成を変更しておくものである。これにより、ユーザの使用頻度の高い信号処理を第２のプロセッサに割り付けて信号処理させることができるため、使用頻度の高い信号処理を高速に実行することができるという作用を有する。
【００２０】
第１２の発明の信号処理方法は、第１０の発明の信号処理方法において、構成変更工程の前に、外部入力されるユーザからの指示情報に基づいて第１のプロセッサが第２のプロセッサに実行させる第２の信号処理を選択する選択工程をさらに含み、構成変更工程は、選択工程で選択された第２の信号処理の種類に応じて第２のプロセッサの構成を変更しておくものである。これにより、ユーザから指示のあった信号処理を第２のプロセッサに割り付けて信号処理させることができるため、ユーザ所望の信号処理を高速に実行することができるという作用を有する。
【００２１】
第１３の発明の信号処理方法は、第１１または第１２の発明の信号処理方法において、選択工程は、第１のプロセッサが信号処理毎の処理緊急度を用いて第２の信号処理を選択し、構成変更工程は、選択工程で選択された第２の信号処理の種類に応じて第２のプロセッサの構成を変更しておくものである。これにより、緊急度の高い信号処理を第２のプロセッサに割り付けて信号処理させることができるため、緊急度の高い信号処理を高速に実行することができるという作用を有する。
【００２２】
第１４の発明の信号処理方法は、第１０〜第１３の発明の信号処理方法において、構成変更工程は、第１のプロセッサが、第２のプロセッサの外部に配置され第１のプロセッサが第２のプロセッサの構成の変更を行なう際に用いる信号処理の処理単位構成に関するコンフィグレーション情報を記憶する記憶手段からコンフィグレーション情報を取得し、取得したコンフィグレーション情報を用いて第２のプロセッサの構成を変更しておくものである。これにより、簡易な構成の第２のプロセッサによって信号処理を高速に行なうことができるという作用を有する。
【００２３】
第１５の発明の信号処理方法は、第１０〜第１３の発明の信号処理方法において、構成変更工程は、第１のプロセッサが第２のプロセッサの構成の変更を行なう際に用いる信号処理の処理単位構成に関するコンフィグレーション情報を記憶する外部記憶装置からコンフィグレーション情報を取得し、取得したコンフィグレーション情報を用いて第２のプロセッサの構成を変更しておくものである。これにより、簡易な構成によって、信号処理を高速に行なうことができるという作用を有する。
【００２４】
第１６の発明の信号処理プログラムは、第１０〜第１５の発明の信号処理方法を実行する信号処理プログラムである。これにより、ユーザの使用に先立って第２のプロセッサの構成を変更するため、種々の信号処理を高速に行なうことができるという作用を有する。
【００２５】
以下、本発明の実施の形態について説明する。
【００２６】
（実施の形態１）
図１は、本発明の実施の形態１に係るデジタル複合機の構成を示すブロック図である。図１において、７０はデジタル複合機であり、特許請求の範囲に記載の信号処理装置に対応する。デジタル複合機７０において、１３はスキャナエンジンであり、１２はスキャナインタフェースである。スキャナエンジン１３は、スキャナインタフェース１２からの制御信号によって制御され、図示しないスキャナ原稿台上に配置された原稿を読み取ってデジタル化した画像データを出力する。
【００２７】
１５はプリンタエンジンであり、１４はプリンタインタフェースである。プリンタエンジン１５は、プリンタインタフェース１４からの制御信号によって制御され、プリンタインタフェース１４が出力する画像データを記録用紙に印刷する。
【００２８】
８は表示装置であり、９は入力装置であり、７はパネルコントローラである。表示装置８と入力装置９とで、信号処理を行なう際の指示がユーザ入力される操作パネルを構成している。表示装置８は、パネルコントローラ７の制御に基づいて、ユーザへのメッセージを表示する。また、ユーザが入力装置９に入力した情報は、パネルコントローラ７が取得する。
【００２９】
１１はメモリカードであり、１０はメモリカードインタフェースである。メモリカード１１は、メモリカードインタフェース１０によって制御される。メモリカードインタフェース１０は、メモリカード１１にデータを書き込む処理やメモリカード１１からデータを読み出す処理を行なう。
【００３０】
１は第１のプロセッサとして動作するマイクロプロセッサである。マイクロプロセッサ１は、種々の信号処理（第１の信号処理）をソフトウェア処理によって実行するとともに、スキャナエンジン１３をスキャナインタフェース１２を介して制御し、プリンタエンジン１５をプリンタインタフェース１４を介して制御し、メモリカード１１の読み書きをメモリカードインタフェース１０を介して制御し、表示装置８および入力装置９をパネルコントローラ７を介して制御する。すなわち、マイクロプロセッサ１は信号処理以外の処理（種々の制御処理）も実行する。
【００３１】
５は再構成可能な第２のプロセッサとして動作する再構成部（再構成可能なプロセッサ）である。再構成部５は、種々の信号処理（第２の信号処理）をハードウェア処理によって実行する。再構成部５の再構成（プロセッサ単位などの再構成）の制御はマイクロプロセッサ１が司る。実施の形態１では、マイクロプロセッサ１と再構成部５が、複数種類の信号処理を分担実行する。
【００３２】
２はＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）であり、３はＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）であり、４はＤＭＡ（Ｄｉｒｅｃｔ  Ｍｅｍｏｒｙ  Ａｃｃｅｓｓ）コントローラであり、６はバスである。
【００３３】
ＲＯＭ２は、マイクロプロセッサ１が実行する信号処理プログラムおよび信号処理以外の処理プログラムを記憶する読み出し専用メモリである。ＲＡＭ３は、マイクロプロセッサ１、再構成部５、ＤＭＡコントローラ４からデータの読み書きが行なわれるメモリである。
【００３４】
ＤＭＡコントローラ４は、ＲＡＭ３から読み出した信号処理の対象となるデータを再構成部５に転送し、再構成部５が信号処理した結果データをＲＡＭ３に書き込む。バス６は、マイクロプロセッサ１、ＲＯＭ２、ＲＡＭ３、ＤＭＡコントローラ４、再構成部５、パネルコントローラ７、メモリカードインタフェース１０、スキャナインタフェース１２、プリンタインタフェース１４に接続し、これらの間で行なわれるデータのやり取りの経路となる。
【００３５】
以上のように構成されたデジタル複合機７０について、以下その動作を図２のフローチャートを用いて説明する。図２は、実施の形態１に係るデジタル複合機の処理手順を示すフローチャートである。
【００３６】
ユーザによって電源投入されることにより、デジタル複合機７０は動作を開始する。最初に、マイクロプロセッサ１は、デジタル複合機７０（装置）各部の初期化を行なう（ステップ１０１）。
【００３７】
次に、マイクロプロセッサ１は、ユーザがどの機能をどれくらいの頻度で使用したかの使用頻度（使用履歴）に関する情報（以下、使用頻度情報という）を、例えばＲＡＭ３から取得する。マイクロプロセッサ１は、例えば過去１週間の使用頻度情報（処理頻度情報）を、ＲＡＭ３等から取得する（ステップ１０２）。なお、ＲＡＭ３に使用頻度情報を書き込む処理は、例えばマイクロプロセッサ１が行なう。
【００３８】
次に、マイクロプロセッサ１は、ＲＡＭ３から取得した使用頻度情報に基づいて、再構成部５に実行させるハードウェア処理を決定する（ステップ１０３）。例えば、使用頻度情報においてユーザによるコピー処理の頻度が高い場合、マイクロプロセッサ１は、再構成部５に実行させるハードウェア処理として、ＪＢＩＧ（Ｊｏｉｎｔ  Ｂｉ−Ｌｅｖｅｌ  Ｉｍａｇｅ  Ｃｏｄｉｎｇ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）圧縮処理を選択する。そして、マイクロプロセッサ１は、再構成部５をＪＢＩＧ圧縮処理用に再構成するためのコンフィグレーション情報を、例えばＲＯＭ２（記憶手段）から取得する（ステップ１０４）。
【００３９】
コンフィグレーション情報は、例えば、トランジスタ群の１つ１つをどう接続するかを示す「構成情報」や、多数あるプロセッサ間のデータパスをどう通すかを示す「構成情報」である。換言すると、コンフィグレーション情報は、多数の単位処理要素を如何に使用するかを決めるための情報であり、各単位処理要素の設定情報や単位処理要素間の相互接続情報などからなるものである。
【００４０】
一方、例えば使用頻度情報においてユーザによるコピー処理が稀であり、ユーザがスキャン保存処理を多用している場合、マイクロプロセッサ１は、ＪＢＩＧ圧縮処理をマイクロプロセッサ１でのソフトウェア処理として実行すると判断する。また、マイクロプロセッサ１は、再構成部５でのハードウェア処理として、ＪＰＥＧ（Ｊｏｉｎｔ  Ｐｈｏｔｏｇｒａｐｈｉｃ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）圧縮処理を選択する。そして、マイクロプロセッサ１は、再構成部５をＪＰＥＧ圧縮処理用に再構成するためのコンフィグレーション情報を、例えばＲＯＭ２から取得する（ステップ１０４）。
【００４１】
また、再構成部５の規模が小さく、ＪＢＩＧ圧縮処理は実現できるが、ＪＰＥＧ圧縮処理の全ては実現できない場合、マイクロプロセッサ１は、再構成部５でのハードウェア処理として、ＪＰＥＧ圧縮処理のうちの一部の処理（例えばソフトウェア処理では多大な処理時間がかかるＤＣＴ（Ｄｉｇｉｔａｌ  Ｃｏｓｉｎｅ  Ｔｒａｎｓｆｏｒｍ）処理）を選択してもよい。この場合、マイクロプロセッサ１は、ＪＰＥＧ圧縮処理以外のその他の処理をマイクロプロセッサ１でのソフトウェア処理によって実行すると判断する。これにより、再構成部５の規模が小さいためにＪＰＥＧ圧縮処理の全てを実現できない場合であっても、ＪＰＥＧ圧縮処理を高速処理することができる。
【００４２】
なお、マイクロプロセッサ１が、ＲＯＭ２などから取得するコンフィグレーション情報は、例えばＪＥＤＥＣ（Ｊｏｉｎｔ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｅｎｇｉｎｅｅｒｉｎｇ）フォーマットで記述されている。
【００４３】
次に、マイクロプロセッサ１は、取得したコンフィグレーション情報を用いて、再構成部５を再構成する（ステップ１０５）。再構成部５の再構成が完了すると、マイクロプロセッサ１は、必要に応じて再構成部５の初期化を行なう（ステップ１０６）。この段階でデジタル複合機７０としての起動が完了するので、ユーザからの処理要求待ちに移行する（ステップ１０７）。
【００４４】
以下、再構成部５をＪＰＥＧ圧縮処理用に再構成した場合を一例として、マイクロプロセッサ１の動作を説明する。マイクロプロセッサ１は、入力装置９、表示装置８からなる操作パネルがユーザによって操作されると、ユーザからの処理要求が何れの処理要求であるかを特定する。すなわち、マイクロプロセッサ１は、ユーザからの処理要求がスキャン保存であるか否か、コピー要求であるか否かを判断する（ステップ１０８，１１２）。
【００４５】
ユーザによってスキャン保存処理が要求された場合（ステップ１０８、ＹＥＳ）、デジタル複合機７０のマイクロプロセッサ１は、まずスキャナエンジン１３、スキャナインタフェース１２を稼動させて、図示しないスキャナ原稿台上に配置された原稿を読み取るスキャン処理を行ない、デジタル化した画像データを取得する（ステップ１０９）。
【００４６】
次に、マイクロプロセッサ１は、再構成部５を稼動させて、取得した画像データをハードウェア処理によってＪＰＥＧ圧縮処理させる（ステップ１１０）。次に、マイクロプロセッサ１は、メモリカードインタフェース１０を稼動させて、圧縮処理した画像データをメモリーカード１１に保存し（ステップ１１１）、ユーザの用に供する。
【００４７】
また、ユーザによってコピー処理が要求された場合（（ステップ１０８、ＮＯ）、（ステップ１１２、ＹＥＳ））、マイクロプロセッサ１は、まずスキャナエンジン１３、スキャナインタフェース１２を稼動させて、図示しないスキャナ原稿台上に配置された原稿を読み取るスキャン処理を行ない、デジタル化した画像データを取得する（ステップ１１３）。
【００４８】
次に、マイクロプロセッサ１は、取得した画像データをソフトウェア処理によってＪＢＩＧ圧縮処理し（ステップ１１４）、圧縮結果（圧縮した画像データ）をいったんＲＡＭ３に書き込む（ステップ１１５）。次に、マイクロプロセッサ１は、例えばＤＭＡコントローラ４を稼動させて、ＲＡＭ３に書き込んだ圧縮結果を、プリンタインタフェース１４を介してプリンタエンジン１５に転送し、プリンタエンジン１５内にてＪＢＩＧ伸張処理をおこなった上で、記録用紙に印刷を行ない（ステップ１１６）、ユーザの用に供する。
【００４９】
以上説明したように、信号処理装置としての実施の形態１に係るデジタル複合機７０によれば、ユーザが処理要求を行なう前に、自律的に再構成可能な再構成部５の再構成を完了できるので、ユーザが処理完了（種々の信号処理の完了）を待つ時間として、正味の信号処理時間に再構成時間が上乗せされることがない。このため、デジタル複合機７０は、種々の信号処理を高速に行なうことが可能となる。
【００５０】
また、使用頻度の低い信号処理をソフトウェア処理するので、ユーザに対する高速な処理提供への影響を小さくできる。また、使用頻度の低い信号処理をソフトウェア処理し、使用頻度の高い種々の信号処理を再構成部５にハードウェア処理させるので、簡易な構成で種々の信号処理を高速に行なうことができる。
【００５１】
また、実施の形態１では、再構成部５を再構成するためのコンフィグレーション情報を、再構成部５の外部にあるＲＯＭ２が記憶する構成としたので、再構成部５内にコンフィグレーション情報の記憶手段を要しない。このため、再構成部５を簡易な構成とすることができる。なお、コンフィグレーション情報を再構成部５内の記憶手段に記憶する構成としてもよい。この場合には、再構成部５は、ＲＯＭ２がコンフィグレーション情報を記憶する場合よりも迅速に再構成を行なうことが可能となる。
【００５２】
なお、実施の形態１では、再構成部５の再構成のタイミングを、オフィスの稼動開始時などにあたるデジタル複合機７０の起動時（電源投入時）としたが、別のタイミングで再構成部５を再構成させてもよい。すなわち、デジタル複合機７０を連続通電などの別の運用形態で使用する場合などでは、タイマー手段を用いてユーザの使用が少ない深夜に再構成させてもよいし、ユーザの使用状況をモニタするモニタ手段を用いてユーザの使用が所定時間空いた時点で再構成させてもよい。また、日々の再構成に限らず、使用形態の変化が少ない場合は、週１回、月１回等の再構成タイミングとしてもよい。このようにすることによって、再構成時間の影響（再構成に費やす時間）をさらに小さくすることが可能となる。
【００５３】
なお、実施の形態１では、再構成部５に実行させるハードウェア処理を決定する際に、ユーザがどの機能をどれくらいの頻度で使用したかの使用頻度情報を用いたが、この使用頻度情報とともに、各信号処理の緊急度合の情報（緊急度情報）（処理緊急度）を用いてもよい。例えば、使用頻度情報を各信号処理の緊急度情報で重み付けし、重み付けした情報を再構成部５に実行させるか否かの判断材料に用いてもよい。これにより、ユーザの使用に先立って、ユーザーの使用頻度が高く、かつ緊急度の高い信号処理を再構成部５に割り当ててハードウェア回路で処理させることができるため、頻発する緊急度の高い信号処理の要求を迅速に処理することが可能となる。
【００５４】
なお、緊急度情報は、デジタル複合機７０の出荷時（製品設計時）に予め設定しておいてもよいし、必要に応じてユーザが設定してもよい。例えば、ＦＡＸ受信とＦＡＸ送信では、ＦＡＸ受信のとりこぼしをしてはいけないので、デジタル複合機７０の出荷時にＦＡＸ受信の緊急度を高く設定しておく。また、ユーザの好みでＰＣスキャンよりコピーを緊急にしたい場合には、ユーザの指示に基づいてコピー処理の緊急度が高くなるよう設定する。
【００５５】
なお、実施の形態１では、第１のプロセッサ（信号処理をソフトウェア処理によって実行するプロセッサ）をマイクロプロセッサ１で構成したが、第１のプロセッサをデジタルシグナルプロセッサで構成してもよい。これにより、マイクロプロセッサで構成する場合と同様に、所定のプログラムを準備すれば、ハードウェアとしてのデジタルシグナルプロセッサ１つで多数の信号処理をソフトウェア処理できるので、第１のプロセッサの構成を簡易化できる。また、デジタルシグナルプロセッサの信号処理に向いたアーキテクチャを利用できるので高速な信号処理が可能となる。
【００５６】
なお、実施の形態１では、デジタル複合機７０がスキャナエンジン１３、プリンタエンジン１５を備える構成について説明したが、デジタル複合機７０が、ファクスの送受信手段、コピー手段などを備える構成としてもよい。この場合も、デジタル複合機７０は、使用頻度情報などに基づいて、所定の信号処理をマイクロプロセッサ１によってソフトウェア処理し、所定の信号処理を再構成部５によってハードウェア処理させることによって、種々の信号処理を高速に行なうことができる。
【００５７】
（実施の形態２）
つぎに、図３を用いてこの発明の実施の形態２について説明する。なお、実施の形態２に係るデジタル複合機７０は、図１に示した実施の形態１のデジタル複合機７０と同様の構成を有している。
【００５８】
以下、実施の形態２に係るデジタル複合機７０の動作を図３のフローチャートを用いて説明する。図３は、実施の形態２に係るデジタル複合機の処理手順を示すフローチャートである。
【００５９】
ユーザによって電源投入されることにより、デジタル複合機７０は動作を開始する。最初に、マイクロプロセッサ１は、デジタル複合機７０各部の初期化を行なう（ステップ２０１）。
【００６０】
次に、マイクロプロセッサ１は、入力装置９、表示装置８からなる操作パネルを稼動させて、ユーザに使用態様（処理モード）に関する指示情報（使用態様情報）を選択入力させる（ステップ２０２）。例えば、使用態様情報として、入力装置９から「コピー処理速度優先モード」（コピー処理の速度を優先してデジタル複合機７０を動作させるモード）、「スキャン保存処理速度優先モード」（スキャン保存処理の速度を優先してデジタル複合機７０を動作させるモード）の何れかを選択入力させる。
【００６１】
次に、マイクロプロセッサ１は、選択入力された使用態様情報に基づいて、再構成部５に実行させるハードウェア処理を決定する（ステップ２０３）。例えば、ユーザが「コピー処理速度優先モード」を選択した場合、マイクロプロセッサ１は、再構成部５に実行させるハードウェア処理として、ＪＢＩＧ圧縮処理を選択する。そして、マイクロプロセッサ１は、再構成部５をＪＢＩＧ圧縮処理用に再構成するためのコンフィグレーション情報を、例えばＲＯＭ２から取得する（ステップ２０４）。
【００６２】
一方、ユーザが「スキャン保存処理速度優先モード」を選択した場合、マイクロプロセッサ１は、ＪＢＩＧ圧縮処理をマイクロプロセッサ１でのソフトウェア処理として実行すると判断する。また、マイクロプロセッサ１は、再構成部５でのハードウェア処理として、ＪＰＥＧ圧縮処理を選択する。そして、マイクロプロセッサ１は、再構成部５をＪＰＥＧ圧縮処理用に再構成するためのコンフィグレーション情報を、例えばＲＯＭ２から取得する（ステップ２０４）。
【００６３】
また、再構成部５の規模が小さく、ＪＢＩＧ圧縮処理は実現できるが、ＪＰＥＧ圧縮処理の全ては実現できない場合、マイクロプロセッサ１は、再構成部５でのハードウェア処理として、ＪＰＥＧ圧縮処理のうちの一部の処理（例えばＤＣＴ処理）を選択してもよい。この場合、マイクロプロセッサ１は、ＪＰＥＧ圧縮処理以外のその他の処理をマイクロプロセッサ１でのソフトウェア処理によって実行すると判断する。これにより、再構成部５の規模が小さいためにＪＰＥＧ圧縮処理の全てを実現できない場合であっても、ＪＰＥＧ圧縮処理を高速処理することができる。なお、マイクロプロセッサ１が、ＲＯＭ２などから取得するコンフィグレーション情報は、例えばＪＥＤＥＣフォーマットで記述されている。
【００６４】
次に、マイクロプロセッサ１は、取得したコンフィグレーション情報を用いて、再構成部５を再構成する（ステップ２０５）。再構成部５の再構成が完了すると、マイクロプロセッサ１は、必要に応じて再構成部５の初期化を行なう（ステップ２０６）。この段階でデジタル複合機７０としての起動が完了するので、ユーザからの処理要求待ちに移行する（ステップ２０７）。
【００６５】
以下、再構成部５をＪＰＥＧ圧縮処理用に再構成した場合を一例として、マイクロプロセッサ１の動作を説明する。マイクロプロセッサ１は、入力装置９、表示装置８からなる操作パネルがユーザによって操作されると、ユーザからの処理要求が何れの処理要求であるかを特定する。すなわち、マイクロプロセッサ１は、ユーザからの処理要求がスキャン保存であるか否か、コピー要求であるか否かを判断する（ステップ２０８，２１２）。
【００６６】
ユーザによってスキャン保存処理が要求された場合（ステップ２０８、ＹＥＳ）、デジタル複合機７０のマイクロプロセッサ１は、まずスキャナエンジン１３、スキャナインタフェース１２を稼動させて、図示しないスキャナ原稿台上に配置された原稿を読み取るスキャン処理を行ない、デジタル化した画像データを取得する（ステップ２０９）。
【００６７】
次に、マイクロプロセッサ１は、再構成部５を稼動させて、取得した画像データをハードウェア処理によってＪＰＥＧ圧縮処理させる（ステップ２１０）。次に、マイクロプロセッサ１は、メモリカードインタフェース１０を稼動させて、圧縮処理した画像データをメモリーカード１１に保存し（ステップ２１１）、ユーザの用に供する。
【００６８】
また、ユーザによってコピー処理が要求された場合（（ステップ２０８、ＮＯ）、（ステップ２１２、ＹＥＳ））、マイクロプロセッサ１は、まずスキャナエンジン１３、スキャナインタフェース１２を稼動させて、図示しないスキャナ原稿台上に配置された原稿を読み取るスキャン処理を行ない、デジタル化した画像データを取得する（ステップ２１３）。
【００６９】
次に、マイクロプロセッサ１は、取得した画像データをソフトウェア処理によってＪＢＩＧ圧縮処理し（ステップ２１４）、圧縮結果（圧縮した画像データ）をいったんＲＡＭ３に書き込む（ステップ２１５）。次に、マイクロプロセッサ１は、例えばＤＭＡコントローラ４を稼動させて、ＲＡＭ３に書き込んだ圧縮結果を、プリンタインタフェース１４を介してプリンタエンジン１５に転送し、プリンタエンジン１５内にてＪＢＩＧ伸張処理をおこなった上で、記録用紙に印刷を行ない（ステップ２１６）、ユーザの用に供する。
【００７０】
以上説明したように、信号処理装置としての実施の形態２に係るデジタル複合機７０によれば、ユーザが処理要求を行なう前に、ユーザ自身が使用態様を選択して再構成可能な再構成部５の再構成を完了できるので、ユーザが処理完了（種々の信号処理の完了）を待つ時間として、正味の信号処理時間に再構成時間が上乗せされることがない。このため、デジタル複合機７０は、種々の信号処理を高速に行なうことが可能となる。
【００７１】
また、ユーザから選択されなかった信号処理をソフトウェア処理するので、ユーザに対する高速な処理提供への影響を小さくできる。また、ユーザから選択されなかった信号処理をソフトウェア処理し、ユーザから選択された信号処理を再構成部５にハードウェア処理させるので、簡易な構成で種々の信号処理を高速に行なうことができる。
【００７２】
また、ユーザ自身が、使用態様の選択を変更できるので、多様な使用態様においても高速な信号処理ができる。また、ユーザが複数の場合、各ユーザが、それぞれ所望の使用態様を選択できるので、ユーザ毎に異なるような多様な使用態様においても高速な信号処理を実行できる。
【００７３】
また、実施の形態２では、再構成部５を再構成するためのコンフィグレーション情報を、再構成部５の外部にあるＲＯＭ２が記憶する構成としたので、再構成部５内にコンフィグレーション情報の記憶手段を要しない。このため、再構成部５を簡易な構成とすることができる。なお、コンフィグレーション情報を再構成部５内の記憶手段に記憶する構成としてもよい。この場合には、再構成部５は、ＲＯＭ２がコンフィグレーション情報を記憶する場合よりも迅速に再構成を行なうことが可能となる。
【００７４】
なお、実施の形態２では、ユーザ自身が使用態様を選択入力するタイミング（再構成部５の再構成のタイミング）を、オフィスの稼動開始時などにあたるデジタル複合機７０の起動時（電源投入時）としたが、装置の起動後の任意のタイミングとしてもよい。これにより、ユーザ所望のタイミングで使用態様の選択を変更できる。また、複数のユーザに対しても、各ユーザが、それぞれの使用態様をそれぞれ任意のタイミングで選択入力できるので、ユーザ毎に異なるような多様な使用態様においても高速な信号処理を実行できる。
【００７５】
なお、実施の形態２では、再構成部５に実行させるハードウェア処理を決定する際に、ユーザが選択入力する使用態様情報を用いたが、この使用態様情報とともに、各信号処理の緊急度情報を用いてもよい。例えば、使用態様情報を各信号処理の緊急度情報で重み付けし、重み付けした情報を再構成部５に実行させるか否かの判断材料に用いてもよい。これにより、ユーザの使用に先立って、ユーザが選択し、かつ緊急度の高い信号処理を再構成部５に割り当ててハードウェア回路で処理させることができるため、ユーザが選択し緊急度の高い信号処理の要求を迅速に処理することが可能となる。
【００７６】
なお、実施の形態２では、第１のプロセッサ（信号処理をソフトウェア処理によって実行するプロセッサ）をマイクロプロセッサ１で構成したが、第１のプロセッサをデジタルシグナルプロセッサで構成してもよい。これにより、マイクロプロセッサで構成する場合と同様に、所定のプログラムを準備すれば、ハードウェアとしてのデジタルシグナルプロセッサ１つで多数の信号処理をソフトウェア処理できるので、第１のプロセッサの構成を簡易化できる。また、デジタルシグナルプロセッサの信号処理に向いたアーキテクチャを利用できるので高速な信号処理が可能となる。
【００７７】
なお、実施の形態２では、デジタル複合機７０がスキャナエンジン１３、プリンタエンジン１５を備える構成について説明したが、デジタル複合機７０が、ファクスの送受信手段、コピー手段などを備える構成としてもよい。この場合も、デジタル複合機７０は、使用頻度情報などに基づいて、所定の信号処理をマイクロプロセッサ１によってソフトウェア処理し、所定の信号処理を再構成部５によってハードウェア処理させることによって、種々の信号処理を高速に行なうことができる。
【００７８】
（実施の形態３）
つぎに、図４および図５を用いてこの発明の実施の形態３について説明する。図４は実施の形態３に係るデジタル複合機の構成を示すブロック図である。図４のデジタル複合機７０において、３３はスキャナエンジンであり、３２はスキャナインタフェースである。スキャナエンジン３３は、スキャナインタフェース３２からの制御信号によって制御され、図示しないスキャナ原稿台上に配置された原稿を読み取ってデジタル化した画像データを出力する。
【００７９】
３５はプリンタエンジンであり、３４はプリンタインタフェースである。プリンタエンジン３５は、プリンタインタフェース３４からの制御信号によって制御され、プリンタインタフェース３４が出力する画像データを記録用紙に印刷する。
【００８０】
２８は表示装置であり、２９は入力装置であり、２７はパネルコントローラである。表示装置２８と入力装置２９とで、信号処理を行なう際の指示がユーザ入力される操作パネルを構成している。表示装置２８は、パネルコントローラ２７の制御に基づいて、ユーザへのメッセージを表示する。また、ユーザが入力装置２９に入力した情報は、パネルコントローラ２７が取得する。
【００８１】
３１はメモリカードであり、３０はメモリカードインタフェースである。メモリカード３１は、メモリカードインタフェース３０によって制御される。メモリカードインタフェース３０は、メモリカード３１にデータを書き込む処理やメモリカード３１からデータを読み出す処理を行なう。
【００８２】
２１は第１のプロセッサおよび再構成可能な第２のプロセッサとして動作するフィールドプログラマブルゲートアレイ（以下、ＦＰＧＡという）である。実施の形態２では、ＦＰＧＡ２１をトランジスタレベルでプログラミングし、例えば第１のプロセッサとして動作するマイクロプロセッサ、第２のプロセッサとして動作する再構成可能な信号処理ハードウェアの双方の機能を実現させる。従って、ＦＰＧＡ２１は、そのマイクロプロセッサ部分で、信号処理をソフトウェア処理にて実行するとともに、スキャナエンジン３３をスキャナインタフェース３２を介して制御し、プリンタエンジン３５をプリンタインタフェース３４を介して制御し、メモリカード３１の読み書きをメモリカードインタフェース３０を介して制御し、表示装置２８および入力装置２９をパネルコントローラ２７を介して制御する。すなわち、ＦＰＧＡ２１は、信号処理以外の処理（種々の制御処理）も実行する。また、ＦＰＧＡ２１は、再構成可能な信号処理ハードウェア部分によって、信号処理をハードウェア処理で実行する。ＦＰＧＡ２１の再構成可能な信号処理のハードウェア部分の再構成（回路モジュールの形成）の制御は、図示しない制御部が司る。
【００８３】
２２はＲＯＭであり、２３はＲＡＭであり、２４はＤＭＡコントローラであり、２６はバスである。ＲＯＭ２２は、ＦＰＧＡ２１が実行する信号処理プログラムおよび信号処理以外の処理プログラムを記憶する読み出し専用メモリである。ＲＡＭ２３は、ＦＰＧＡ２１、ＤＭＡコントローラ２４からデータの読み書きが行なわれるメモリである。ＤＭＡコントローラ２４は、ＲＡＭ３から読み出した信号処理の対象となるデータをＦＰＧＡ２１に転送し、ＦＰＧＡ２１が信号処理した結果データをＲＡＭ３に書き込む。バス６は、ＦＰＧＡ２１、ＲＯＭ２２、ＲＡＭ２３、ＤＭＡコントローラ２４、パネルコントローラ２７、メモリカードインタフェース３０、スキャナインタフェース３２、プリンタインタフェース３４に接続し、これらの間で行なわれるデータのやり取りの経路となる。
【００８４】
以上のように構成されたデジタル複合機７０について、以下その動作を図５のフローチャートを用いて説明する。図５は、実施の形態３に係るデジタル複合機の処理手順を示すフローチャートである。
【００８５】
ユーザによって電源投入されることにより、デジタル複合機７０は動作を開始する。最初に、ＦＰＧＡ２１は、デジタル複合機７０各部の初期化を行なう（ステップ３０１）。
【００８６】
次に、ＦＰＧＡ２１は、ユーザがどの機能をどれくらいの頻度で使用したかを示す使用頻度情報を、例えばＲＡＭ２３から取得する。ＦＰＧＡ２１は、例えば過去１週間の使用頻度情報を、ＲＡＭ２３等から取得する（ステップ３０２）。なお、ＲＡＭ２３に使用頻度情報を書き込む処理は、例えばＦＰＧＡ２１が行なう。
【００８７】
次に、ＦＰＧＡ２１は、ＲＡＭ３から取得した使用頻度情報に基づいて、再構成可能な信号処理ハードウェア部分に実行させるハードウェア処理を決定する（ステップ３０３）。例えば、使用頻度情報においてユーザによるコピー処理の頻度が高い場合、ＦＰＧＡ２１は、再構成可能な信号処理ハードウェア部分に実行させるハードウェア処理として、ＪＢＩＧ圧縮処理を選択する。そして、ＦＰＧＡ２１は、再構成可能な信号処理ハードウェア部分をＪＢＩＧ圧縮処理用に再構成するためのコンフィグレーション情報を、例えばＲＯＭ２から取得する（ステップ３０４）。
【００８８】
一方、例えば使用頻度情報においてユーザによるコピー処理が稀であり、ユーザがスキャン保存処理を多用している場合、ＦＰＧＡ２１は、ＪＢＩＧ圧縮処理をＦＰＧＡ２１のマイクロプロセッサ部分でのソフトウェア処理として実行すると判断する。また、ＦＰＧＡ２１は、再構成可能な信号処理ハードウェア部分でのハードウェア処理として、ＪＰＥＧ圧縮処理を選択する。そして、ＦＰＧＡ２１は、再構成可能な信号処理ハードウェア部分をＪＰＥＧ圧縮処理用に再構成するためのコンフィグレーション情報を、例えばＲＯＭ２から取得する（ステップ３０４）。
【００８９】
また、再構成可能な信号処理ハードウェア部分の規模が小さく、ＪＢＩＧ圧縮処理は実現できるが、ＪＰＥＧ圧縮処理の全ては実現できない場合、ＦＰＧＡ２１は、再構成可能な信号処理ハードウェア部分でのハードウェア処理として、ＪＰＥＧ圧縮処理のうちの一部の処理（例えばＤＣＴ処理）を選択してもよい。この場合、ＦＰＧＡ２１は、ＪＰＥＧ圧縮処理以外のその他の処理をＦＰＧＡ２１でのソフトウェア処理によって実行すると判断する。これにより、再構成可能な信号処理ハードウェア部分の規模が小さいためにＪＰＥＧ圧縮処理の全てを実現できない場合であっても、ＪＰＥＧ圧縮処理を高速処理することができる。ＦＰＧＡ２１が、ＲＯＭ２などから取得するコンフィグレーション情報は、例えばＪＥＤＥＣフォーマットで記述されている。
【００９０】
次に、ＦＰＧＡ２１は、取得したコンフィグレーション情報を用いて、再構成可能な信号処理ハードウェア部分を再構成する（ステップ３０５）。再構成可能な信号処理ハードウェア部分の再構成が完了すると、ＦＰＧＡ２１は、必要に応じて再構成可能な信号処理ハードウェア部分の初期化を行なう（ステップ３０６）。この段階でデジタル複合機７０としての起動が完了するので、ユーザからの処理要求待ちに移行する（ステップ３０７）。
【００９１】
以下、ＦＰＧＡ２１の再構成可能な信号処理ハードウェア部分をＪＰＥＧ圧縮処理用に再構成した場合を一例として、ＦＰＧＡ２１の動作を説明する。ＦＰＧＡ２１のマイクロプロセッサ部分は、入力装置２９、表示装置２８からなる操作パネルがユーザによって操作されると、ユーザからの処理要求が何れの処理要求であるかを特定する。すなわち、ＦＰＧＡ２１のマイクロプロセッサ部分は、ソフトウェア処理によってユーザからの処理要求がスキャン保存であるか否か、コピー要求であるか否かを判断する（ステップ３０８，３１２）。
【００９２】
ユーザによってスキャン保存処理が要求された場合（ステップ３０８、ＹＥＳ）、ＦＰＧＡ２１のマイクロプロセッサ部分は、ソフトウェア処理によってまずスキャナエンジン３３、スキャナインタフェース３２を稼動させて、図示しないスキャナ原稿台上に配置された原稿を読み取るスキャン処理を行ない、デジタル化した画像データを取得する（ステップ３０９）。
【００９３】
次に、ＦＰＧＡ２１の信号処理ハードウェア部分を稼動させて、取得した画像データをハードウェア処理によってＪＰＥＧ圧縮処理させる（ステップ３１０）。次に、ＦＰＧＡ２１の信号処理ハードウェア部分は、メモリカードインタフェース３０を稼動させて、圧縮処理した画像データをメモリーカード３１に保存し（ステップ３１１）、ユーザの用に供する。
【００９４】
また、ユーザによってコピー処理が要求された場合（（ステップ３０８、ＮＯ）、（ステップ３１２、ＹＥＳ））、ＦＰＧＡ２１のマイクロプロセッサ部分は、まずスキャナエンジン３３、スキャナインタフェース３２を稼動させて、図示しないスキャナ原稿台上に配置された原稿を読み取るスキャン処理を行ない、デジタル化した画像データを取得する（ステップ３１３）。
【００９５】
次に、ＦＰＧＡ２１のマイクロプロセッサ部分は、取得した画像データをソフトウェア処理によってＪＢＩＧ圧縮処理し（ステップ３１４）、圧縮結果（圧縮した画像データ）をいったんＲＡＭ２３に書き込む（ステップ３１５）。次に、ＦＰＧＡ２１のマイクロプロセッサ部分は、は、例えばＤＭＡコントローラ２４を稼動させて、ＲＡＭ２３に書き込んだ圧縮結果を、プリンタインタフェース３４を介してプリンタエンジン３５に転送し、プリンタエンジン３５内にてＪＢＩＧ伸張処理をおこなった上で、記録用紙に印刷を行ない（ステップ３１６）、ユーザの用に供する。
【００９６】
以上説明したように、信号処理装置としての実施の形態３に係るデジタル複合機７０によれば、ユーザが処理要求を行なう前に、自律的に、再構成可能なＦＰＧＡ２１の信号処理ハードウェア部分の再構成を完了できるので、ユーザが処理完了（種々の信号処理の完了）を待つ時間として、正味の信号処理時間に再構成時間が上乗せされることがない。このため、デジタル複合機７０は、種々の信号処理を高速に行なうことが可能となる。
【００９７】
また、使用頻度の低い信号処理をソフトウェア処理するので、ユーザに対する高速な処理提供への影響を小さくできる。また、使用頻度の低い信号処理をソフトウェア処理し、使用頻度の高い種々の信号処理をＦＰＧＡ２１の信号処理ハードウェア部分にハードウェア処理させるので、簡易な構成で種々の信号処理を高速に行なうことができる。
【００９８】
また、実施の形態３では、ＦＰＧＡ２１の信号処理ハードウェア部分を再構成するためのコンフィグレーション情報を、ＦＰＧＡ２１の外部にあるＲＯＭ２２が記憶する構成としたので、ＦＰＧＡ２１の内にコンフィグレーション情報の記憶手段を要しない。このため、ＦＰＧＡ２１のを簡易な構成とすることができる。なお、コンフィグレーション情報をＦＰＧＡ２１の信号処理ハードウェア部分内の記憶手段に記憶する構成としてもよい。この場合には、ＦＰＧＡ２１の信号処理ハードウェア部分は、ＲＯＭ２２がコンフィグレーション情報を記憶する場合よりも迅速に再構成を行なうことが可能となる。
【００９９】
なお、実施の形態３では、ＦＰＧＡ２１の信号処理ハードウェア部分の再構成のタイミングを、オフィスの稼動開始時などにあたるデジタル複合機７０の起動時（電源投入時）としたが、別のタイミングでＦＰＧＡ２１の信号処理ハードウェア部分を再構成させてもよい。すなわち、デジタル複合機７０を連続通電などの別の運用形態で使用する場合などでは、タイマー手段を用いてユーザの使用が少ない深夜に再構成させてもよいし、ユーザの使用状況をモニタするモニタ手段を用いてユーザの使用が所定時間空いた時点で再構成させてもよい。また、日々の再構成に限らず、使用形態の変化が少ない場合は、週１回、月１回等の再構成タイミングとしてもよい。このようにすることによって、再構成時間の影響（再構成に費やす時間）をさらに小さくすることが可能となる。
【０１００】
なお、実施の形態３では、ＦＰＧＡ２１の信号処理ハードウェア部分に実行させるハードウェア処理を決定する際に、ユーザがどの機能をどれくらいの頻度で使用したかの使用頻度情報を用いたが、この使用頻度情報とともに、各信号処理の緊急度情報を用いてもよい。例えば、使用頻度情報を各信号処理の緊急度情報で重み付けし、重み付けした情報をＦＰＧＡ２１の信号処理ハードウェア部分に実行させるか否かの判断材料に用いてもよい。これにより、ユーザの使用に先立って、ユーザーの使用頻度が高く、かつ緊急度の高い信号処理をＦＰＧＡ２１の信号処理ハードウェア部分に割り当ててハードウェア回路で処理させることができるため、頻発する緊急度の高い信号処理の要求を迅速に処理することが可能となる。
【０１０１】
なお、実施の形態３では、デジタル複合機７０がスキャナエンジン３３、プリンタエンジン３５を備える構成について説明したが、デジタル複合機７０が、ファクスの送受信手段、コピー手段などを備える構成としてもよい。この場合も、デジタル複合機７０は、使用頻度情報などに基づいて、所定の信号処理をＦＰＧＡ２１によってソフトウェア処理し、所定の信号処理をＦＰＧＡ２１によってハードウェア処理させることによって、種々の信号処理を高速に行なうことができる。
【０１０２】
（実施の形態４）
つぎに、図６および図７を用いてこの発明の実施の形態４について説明する。図６は実施の形態４に係るデジタル複合機の構成を示すブロック図である。図６のデジタル複合機７０において、５３はスキャナエンジンであり、５２はスキャナインタフェースである。スキャナエンジン５３は、スキャナインタフェース５２からの制御信号によって制御され、図示しないスキャナ原稿台上に配置された原稿を読み取ってデジタル化した画像データを出力する。
【０１０３】
５５はプリンタエンジンであり、５４はプリンタインタフェースである。プリンタエンジン５５は、プリンタインタフェース５４からの制御信号によって制御され、プリンタインタフェース５４が出力する画像データを記録用紙に印刷する。
【０１０４】
５６は、ネットワークインタフェースであり、５７は通信ネットワークである。ネットワークインタフェース５６は、通信ネットワーク５７に接続している。ネットワークインタフェース５６は、通信ネットワーク５７や通信ネットワーク５７上の機器（図示せず）との間の通信を制御する。通信ネットワーク５７は、通信ネットワーク５７に接続された機器群同士が相互に通信するための通信網である。
【０１０５】
４８は表示装置であり、４９は入力装置であり、４７はパネルコントローラである。表示装置４８と入力装置４９とで、信号処理を行なう際の指示がユーザ入力される操作パネルを構成している。表示装置４８は、パネルコントローラ４７の制御に基づいて、ユーザへのメッセージを表示する。また、ユーザが入力装置４９に入力した情報は、パネルコントローラ４７が取得する。
【０１０６】
５１はメモリカードであり、５０はメモリカードインタフェースである。メモリカード５１は、メモリカードインタフェース５０によって制御される。メモリカードインタフェース５０は、メモリカード５１にデータを書き込む処理やメモリカード５１からデータを読み出す処理を行なう。
【０１０７】
４１は第１のプロセッサとして動作するマイクロプロセッサである。マイクロプロセッサ４１は、種々の信号処理をソフトウェア処理によって実行するとともに、スキャナエンジン５３をスキャナインタフェース５２を介して制御し、プリンタエンジン５５をプリンタインタフェース５４を介して制御し、メモリカード５１の読み書きをメモリカードインタフェース５０を介して制御し、表示装置４８および入力装置４９をパネルコントローラ４７を介して制御する。また、実施の形態４のマイクロプロセッサ４１は、ネットワークインタフェース５６を制御して、通信ネットワーク５７（後述のサーバ５８）上からコンフィグレーション情報を取得する。すなわち、マイクロプロセッサ４１は信号処理以外の処理（種々の制御処理）も実行する。
【０１０８】
４５は再構成可能な第２のプロセッサとして動作する再構成部（再構成可能なプロセッサ）である。再構成部４５は、種々の信号処理をハードウェア処理によって実行する。再構成部４５の、再構成の制御はマイクロプロセッサ４１が司る。
【０１０９】
４２はＲＯＭであり、４３はＲＡＭであり、４４はＤＭＡコントローラであり、４６はバスである。ＲＯＭ４２は、マイクロプロセッサ４１が実行する信号処理プログラムおよび信号処理以外の処理プログラムを記憶する読み出し専用メモリである。ＲＡＭ４３は、マイクロプロセッサ４１、再構成部４５、ＤＭＡコントローラ４４からデータの読み書きが行なわれるメモリである。
【０１１０】
ＤＭＡコントローラ４４は、ＲＡＭ４３から読み出した信号処理の対象となるデータを再構成部４５に転送し、再構成部４５が信号処理した結果データをＲＡＭ４３に書き込む。バス４６は、マイクロプロセッサ４１、ＲＯＭ４２、ＲＡＭ４３、ＤＭＡコントローラ４４、再構成部４５、パネルコントローラ４７、メモリカードインタフェース５０、スキャナインタフェース５２、プリンタインタフェース５４、ネットワークインタフェース５６に接続し、これらの間で行なわれるデータのやり取りの経路となる。
【０１１１】
５８は、サーバであり、通信ネットワーク５７上の機器群に、共通のサービスを提供する装置である。ここでのサーバ５８は、通信ネットワーク５７上の機器群が必要なデータ情報を保管するとともに、保管している情報を必要に応じて出し入れするサービスを提供する。実施の形態４のサーバ５８は、デジタル複合機７０に提供するコンフィグレーション情報を記憶している。
【０１１２】
以上のように構成されたデジタル複合機７０について、以下その動作を図７のフローチャートを用いて説明する。図７は、実施の形態４に係るデジタル複合機の処理手順を示すフローチャートである。
【０１１３】
ユーザによって電源投入されることにより、デジタル複合機７０は動作を開始する。最初に、マイクロプロセッサ４１は、デジタル複合機７０各部の初期化を行なう（ステップ４０１）。
【０１１４】
次に、マイクロプロセッサ４１は、ユーザがどの機能をどれくらいの頻度で使用したかを示す使用頻度情報を、例えばＲＡＭ４３から取得する。マイクロプロセッサ４１は、例えば過去１週間の使用頻度情報を、ＲＡＭ４３等から取得する（ステップ４０２）。なお、ＲＡＭ４３に使用頻度情報を書き込む処理は、例えばマイクロプロセッサ４１が行なう。
【０１１５】
次に、マイクロプロセッサ４１は、ＲＡＭ４３から取得した使用頻度情報に基づいて、再構成部４５に実行させるハードウェア処理を決定する（ステップ４０３）。例えば、使用頻度情報においてユーザによるコピー処理の頻度が高い場合、マイクロプロセッサ４１は、再構成部４５に実行させるハードウェア処理として、ＪＢＩＧ圧縮処理を選択する。そして、マイクロプロセッサ４１は、再構成部４５をＪＢＩＧ圧縮処理用に再構成するためのコンフィグレーション情報を、ネットワークインタフェース５６を稼動させて、通信ネットワーク５７上のサーバ５８から取得する（ステップ４０４）。
【０１１６】
一方、例えば使用頻度情報においてユーザによるコピー処理が稀であり、ユーザがスキャン保存処理を多用している場合、マイクロプロセッサ４１は、ＪＢＩＧ圧縮処理をマイクロプロセッサ４１でのソフトウェア処理として実行すると判断する。また、マイクロプロセッサ４１は、再構成部４５でのハードウェア処理として、ＪＰＥＧ圧縮処理を選択する。そして、マイクロプロセッサ４１は、再構成部４５をＪＰＥＧ圧縮処理用に再構成するためのコンフィグレーション情報を、ネットワークインタフェース５６を稼動させて、通信ネットワーク５７上のサーバ５８から取得する（ステップ４０４）。
【０１１７】
また、再構成部４５の規模が小さく、ＪＢＩＧ圧縮処理は実現できるが、ＪＰＥＧ圧縮処理の全ては実現できない場合、マイクロプロセッサ４１は、再構成部４５でのハードウェア処理として、ＪＰＥＧ圧縮処理のうちの一部の処理（例えばＤＣＴ処理）を選択してもよい。この場合、マイクロプロセッサ４１は、ＪＰＥＧ圧縮処理以外のその他の処理をマイクロプロセッサ４１でのソフトウェア処理によって実行すると判断する。これにより、再構成部４５の規模が小さいためにＪＰＥＧ圧縮処理の全てを実現できない場合であっても、ＪＰＥＧ圧縮処理を高速処理することができる。なお、マイクロプロセッサ４１が、ＲＯＭ４２などから取得するコンフィグレーション情報は、例えばＪＥＤＥＣフォーマットで記述されている。
【０１１８】
次に、マイクロプロセッサ４１は、取得したコンフィグレーション情報を用いて、再構成部４５を再構成する（ステップ４０５）。再構成部４５の再構成が完了すると、マイクロプロセッサ４１は、必要に応じて再構成部４５の初期化を行なう（ステップ４０６）。この段階でデジタル複合機７０としての起動が完了するので、ユーザからの処理要求待ちに移行する（ステップ４０７）。
【０１１９】
以下、再構成部４５をＪＰＥＧ圧縮処理用に再構成した場合を一例として、マイクロプロセッサ４１の動作を説明する。マイクロプロセッサ４１は、入力装置４９、表示装置４８からなる操作パネルがユーザによって操作されると、ユーザからの処理要求が何れの処理要求であるかを特定する。すなわち、マイクロプロセッサ４１は、ユーザからの処理要求がスキャン保存であるか否か、コピー要求であるか否かを判断する（ステップ４０８，４１２）。
【０１２０】
ユーザによってスキャン保存処理が要求された場合（ステップ４０８、ＹＥＳ）、デジタル複合機７０のマイクロプロセッサ４１は、まずスキャナエンジン５３、スキャナインタフェース５２を稼動させて、図示しないスキャナ原稿台上に配置された原稿を読み取るスキャン処理を行ない、デジタル化した画像データを取得する（ステップ４０９）。
【０１２１】
次に、マイクロプロセッサ４１は、再構成部４５を稼動させて、取得した画像データをハードウェア処理によってＪＰＥＧ圧縮処理させる（ステップ４１０）。次に、マイクロプロセッサ４１は、メモリカードインタフェース５０を稼動させて、圧縮処理した画像データをメモリーカード５１に保存し（ステップ４１１）、ユーザの用に供する。
【０１２２】
また、ユーザによってコピー処理が要求された場合（（ステップ４０８、ＮＯ）、（ステップ４１２、ＹＥＳ））、マイクロプロセッサ４１は、まずスキャナエンジン５３、スキャナインタフェース５２を稼動させて、図示しないスキャナ原稿台上に配置された原稿を読み取るスキャン処理を行ない、デジタル化した画像データを取得する（ステップ４１３）。
【０１２３】
次に、マイクロプロセッサ４１は、取得した画像データをソフトウェア処理によってＪＢＩＧ圧縮処理し（ステップ４１４）、圧縮結果（圧縮した画像データ）をいったんＲＡＭ４３に書き込む（ステップ４１５）。次に、マイクロプロセッサ４１は、例えばＤＭＡコントローラ４４を稼動させて、ＲＡＭ４３に書き込んだ圧縮結果を、プリンタインタフェース５４を介してプリンタエンジン５５に転送し、プリンタエンジン５５内にてＪＢＩＧ伸張処理をおこなった上で、記録用紙に印刷を行ない（ステップ４１６）、ユーザの用に供する。
【０１２４】
以上説明したように、信号処理装置としての実施の形態４に係るデジタル複合機７０によれば、ユーザが処理要求を行なう前に、自律的に再構成可能な再構成部４５の再構成を完了できるので、ユーザが処理完了（種々の信号処理の完了）を待つ時間として、正味の信号処理時間に再構成時間が上乗せされることがない。このため、デジタル複合機７０は、種々の信号処理を高速に行なうことが可能となる。
【０１２５】
また、使用頻度の低い信号処理をソフトウェア処理するので、ユーザに対する高速な処理提供への影響を小さくできる。また、使用頻度の低い信号処理をソフトウェア処理し、使用頻度の高い種々の信号処理を再構成部４５にハードウェア処理させるので、簡易な構成で種々の信号処理を高速に行なうことができる。
【０１２６】
また、実施の形態４では、デジタル複合機７０が、再構成部４５を再構成するためのコンフィグレーション情報を記憶する記憶手段を要しないため、デジタル複合機７０の構成を簡易化できる。
【０１２７】
なお、実施の形態４では、再構成部４５の再構成のタイミングを、オフィスの稼動開始時などにあたるデジタル複合機７０の起動時（電源投入時）としたが、別のタイミングで再構成部４５を再構成させてもよい。すなわち、デジタル複合機７０を連続通電などの別の運用形態で使用する場合などでは、タイマー手段を用いてユーザの使用が少ない深夜に再構成させてもよいし、ユーザの使用状況をモニタするモニタ手段を用いてユーザの使用が所定時間空いた時点で再構成させてもよい。また、日々の再構成に限らず、使用形態の変化が少ない場合は、週１回、月１回等の再構成タイミングとしてもよい。このようにすることによって、再構成時間の影響（再構成に費やす時間）をさらに小さくすることが可能となる。
【０１２８】
なお、実施の形態４では、再構成部４５に実行させるハードウェア処理を決定する際に、ユーザがどの機能をどれくらいの頻度で使用したかの使用頻度情報を用いたが、この使用頻度情報とともに、各信号処理の緊急度情報を用いてもよい。例えば、使用頻度情報を各信号処理の緊急度情報で重み付けし、重み付けした情報を再構成部４５に実行させるか否かの判断材料に用いてもよい。これにより、ユーザの使用に先立って、ユーザーの使用頻度が高く、かつ緊急度の高い信号処理を再構成部４５に割り当ててハードウェア回路で処理させることができるため、頻発する緊急度の高い信号処理の要求を迅速に処理することが可能となる。
【０１２９】
なお、実施の形態４では、第１のプロセッサ（信号処理をソフトウェア処理によって実行するプロセッサ）をマイクロプロセッサ４１で構成したが、第１のプロセッサをデジタルシグナルプロセッサで構成してもよい。これにより、マイクロプロセッサで構成する場合と同様に、所定のプログラムを準備すれば、ハードウェアとしてのデジタルシグナルプロセッサ４１で多数の信号処理をソフトウェア処理できるので、第１のプロセッサの構成を簡易化できる。また、デジタルシグナルプロセッサの信号処理に向いたアーキテクチャを利用できるので高速な信号処理が可能となる。
【０１３０】
なお、実施の形態４では、デジタル複合機７０がスキャナエンジン５３、プリンタエンジン５５を備える構成について説明したが、デジタル複合機７０が、ファクスの送受信手段、コピー手段などを備える構成としてもよい。この場合も、デジタル複合機７０は、使用頻度情報などに基づいて、所定の信号処理をマイクロプロセッサ４１によってソフトウェア処理し、所定の信号処理を再構成部４５によってハードウェア処理させることによって、種々の信号処理を高速に行なうことができる。
【０１３１】
なお、実施の形態１〜４で説明したデジタル複合機７０の構成や動作手順を組み合わせて、種々の信号処理を実行させてもよい。例えば、実施の形態４のデジタル複合機７０において、マイクロプロセッサ４１と再構成部４５の代わりに実施の形態３で説明したＦＰＧＡ２１を用いてもよい。
【産業上の利用可能性】
【０１３２】
以上のように、本発明にかかる信号処理装置、信号処理方法および信号処理プログラムは、種々の信号処理の高速実行に適している。
【図面の簡単な説明】
【０１３３】
【図１】本発明の実施の形態１に係るデジタル複合機の構成を示すブロック図
【図２】本発明の実施の形態１に係るデジタル複合機の処理手順を示すフローチャート
【図３】本発明の実施の形態２に係るデジタル複合機の処理手順を示すフローチャート
【図４】本発明の実施の形態３に係るデジタル複合機の構成を示すブロック図
【図５】本発明の実施の形態３に係るデジタル複合機の処理手順を示すフローチャート
【図６】本発明の実施の形態４に係るデジタル複合機の構成を示すブロック図
【図７】本発明の実施の形態４に係るデジタル複合機の処理手順を示すフローチャート
【符号の説明】
【０１３４】
１，４１    マイクロプロセッサ
２，２２，４２    ＲＯＭ
３，２３，４３    ＲＡＭ
４，２４，４４    ＤＭＡコントローラ
５，４５    再構成部
６，２６，４６    バス
７，２７，４７    パネルコントローラ
８，２８，４８    表示装置
９，２９，４９    入力装置
１０，３０，５０    メモリカードインタフェース
１１，３１，５１    メモリカード
１２，３２，５２    スキャナインタフェース
１３，３３，５３    スキャナエンジン
１４，３４，５４    プリンタインタフェース
１５，３５，５５    プリンタエンジン
２１    ＦＰＧＡ
５６    ネットワークインタフェース
５７    通信ネットワーク
５８    サーバ
７０    デジタル複合機
【図１】
2008065498.tif 000003
【図２】
2008065498.tif 000004
【図３】
2008065498.tif 000005
【図４】
2008065498.tif 000006
【図５】
2008065498.tif 000007
【図６】
2008065498.tif 000008
【図７】
2008065498.tif 000009