(57)【要約】【課題】  データの破損を極力回避することができる記憶装置及びデータの書き込み方法を提供すること。【解決手段】  この記憶装置は、第１のデータ記憶領域とデータの書き込み不良が発生したときに第１のデータ記憶領域のデータを破損する可能性のある第２のデータ記憶領域とが設けられた半導体不揮発性メモリと、半導体不揮発性メモリへのデータの書き込み要求に応じて、第２のデータ記憶領域へのデータの書き込みを制限し、第１のデータ記憶領域にデータを書き込むようにデータの書き込みを制御する制御部とを具備する。【選択図】  図５
2008299919.tif 000002
【特許請求の範囲】
【請求項１】
第１のデータ記憶領域とデータの書き込み不良が発生したときに前記第１のデータ記憶領域のデータを破損する可能性のある第２のデータ記憶領域とが設けられた半導体不揮発性メモリと、
前記半導体不揮発性メモリへのデータの書き込み要求に応じて、前記第２のデータ記憶領域へのデータの書き込みを制限し、前記第１のデータ記憶領域に前記データを書き込むようにデータの書き込みを制御する制御部と
を具備することを特徴とする記憶装置。
【請求項２】
請求項１に記載の記憶装置であって、
前記制御部は、第１の重要度を有するデータについては前記第１のデータ記憶領域に書き込み、前記第１の重要度よりも重要度の低い第２の重要度を有するデータについては前記第１のデータ記憶領域と共に前記第２のデータ記憶領域にも書き込むようにデータの書き込みを制御することを特徴とする記憶装置。
【請求項３】
請求項２に記載の記憶装置であって、
前記第１の重要度を有するデータは、ＦＡＴ（Ｆｉｌｅ  Ａｌｌｏｃａｔｉｏｎ  Ｔａｂｌｅ）データ、システムデータ及びセキュリティデータのうち少なくとも１つであることを特徴とする記憶装置。
【請求項４】
物理ブロック内部の物理ページに依存関係のあるマスター（Ｍａｓｔｅｒ）ページとサーバント（Ｓｅｒｖａｎｔ）ページとを有する半導体不揮発性メモリと、
前記半導体不揮発性メモリへのデータの書き込み要求に応じて、前記サーバント（Ｓｅｒｖａｎｔ）ページへのデータの書き込みを制限し、前記マスター（Ｍａｓｔｅｒ）ページにデータを書き込むようにデータの書き込みを制御する制御部と
を具備することを特徴とする記憶装置。
【請求項５】
請求項４に記載の記憶装置であって、
前記制御部は、ＦＡＴ（Ｆｉｌｅ  Ａｌｌｏｃａｔｉｏｎ  Ｔａｂｌｅ）データ、システムデータ及びセキュリティデータのうち少なくとも１つのデータを前記マスター（Ｍａｓｔｅｒ）ページに書き込み、これ以外のデータは前記マスター（Ｍａｓｔｅｒ）ページと共に前記サーバント（Ｓｅｒｖａｎｔ）ページにも書き込むようにデータの書き込みを制御することを特徴とする記憶装置。
【請求項６】
第１のデータ記憶領域とデータの書き込み不良が発生したときに前記第１のデータ記憶領域のデータを破損する可能性のある第２のデータ記憶領域とが設けられた半導体不揮発性メモリへのデータの書き込み方法であって、
前記半導体不揮発性メモリへのデータの書き込み要求を入力し、
前記データの書き込み要求に応じて、前記第２のデータ記憶領域へのデータの書き込みを制限し、前記第１のデータ記憶領域に前記データを書き込む
ことを特徴とするデータの書き込み方法。
【請求項７】
第１のデータ記憶領域とデータの書き込み不良が発生したときに前記第１のデータ記憶領域のデータを破損する可能性のある第２のデータ記憶領域とが設けられた半導体不揮発性メモリへのデータの書き込み方法であって、
前記半導体不揮発性メモリへのデータの書き込み要求に応じて、当該データが第１の重要度を有するデータか前記第１の重要度よりも重要度の低い第２の重要度を有するデータかを判断し、
前記第１の重要度を有するデータと判断されたデータは前記第１のデータ記憶領域に書き込み、前記第２の重要度を有すると判断されたデータは前記第１のデータ記憶領域と共に前記第２のデータ記憶領域にも書き込む
ことを特徴とするデータの書き込み方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体不揮発性メモリが実装された記憶装置及び半導体不揮発性メモリへのデータの書き込み方法に関する。
【背景技術】
【０００２】
ＮＡＮＤフラッシュメモリに代表される半導体不揮発性メモリが、近年めまぐるしい速度で高容量化してきている。この高容量化を実現する技術の一つとして、従来1ビットしか記録できなかったセル（シングルレベルセル）に対して2ビット以上の多値を記録可能なセル（マルチレベルセル）を搭載した半導体不揮発性メモリの登場が挙げられる（例えば、特許文献１参照。）。
【特許文献１】特開２００５−３２４３１号公報（段落[０００７]−[００１０]）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、こうした高容量化の構造上、同一ブロック内部で、あるページへの書き込みが失敗すると、対応する特定のページのデータが破壊される、という問題がある。
【０００４】
つまり、半導体不揮発性メモリの微細化に伴い、隣接するセルの相互間隔が非常に狭まり、隣接するセル相互の浮遊ゲート間の容量が大きくなる。したがって、セルの閾値電圧が、浮遊ゲート間の容量により、隣接セルのデータに応じて変動してしまうという問題が生じている。特に、マルチレベルセルの場合、１データ当たりの閾値電圧の分布を非常に狭く制御する必要があり、隣接セルのデータに応じて閾値電圧が変動するという問題が顕著となっていることに起因する。
特に、半導体不揮発性メモリを主たる記憶媒体とするシステムにおいては、例えばＦＡＴ（Ｆｉｌｅ  Ａｌｌｏｃａｔｉｏｎ  Ｔａｂｌｅ）データやシステムデータ、セキュリティデータ、ＤＲＭ（Ｄｉｇｉｔａｌ  Ｒｉｇｈｔｓ  Ｍａｎａｇｅｍｅｎｔ）データが破壊されてしまうと、例え一部のデータの破損であったとしても、その影響によりシステムが起動しなくなってしまう事態が発生しうる。
【０００５】
以上のような事情に鑑み、本発明の目的は、データの破損を極力回避することができる記憶装置及びデータの書き込み方法を提供することにある。
【課題を解決するための手段】
【０００６】
かかる課題を解決するため、本発明に係る記憶装置は、第１のデータ記憶領域とデータの書き込み不良が発生したときに前記第１のデータ記憶領域のデータを破損する可能性のある第２のデータ記憶領域とが設けられた半導体不揮発性メモリと、前記半導体不揮発性メモリへのデータの書き込み要求に応じて、前記第２のデータ記憶領域へのデータの書き込みを制限し、前記第１のデータ記憶領域に前記データを書き込むようにデータの書き込みを制御する制御部とを具備する。
【０００７】
本発明では、データの書き込み不良が発生したときに第１のデータ記憶領域のデータを破損する可能性のある第２のデータ記憶領域へのデータの書き込みを制限し、第１のデータ記憶領域にデータを書き込むようにデータの書き込みを制御しているので、データの破損を極力回避することができる。
【０００８】
前記制御部は、第１の重要度を有するデータについては前記第１のデータ記憶領域に書き込み、前記第１の重要度よりも重要度の低い第２の重要度を有するデータについては前記第１のデータ記憶領域と共に前記第２のデータ記憶領域にも書き込むようにデータの書き込みを制御することが好ましい形態である。
【０００９】
重要度の低いデータについては第２のデータ記憶領域にデータを書き込む余地を残すことにより、データの破損を極力回避しつつ、高容量化を維持することができる。
【００１０】
前記第１の重要度を有するデータとしては、ＦＡＴ（Ｆｉｌｅ  Ａｌｌｏｃａｔｉｏｎ  Ｔａｂｌｅ）データやシステムデータ、セキュリティデータ、ＤＲＭ（Ｄｉｇｉｔａｌ  Ｒｉｇｈｔｓ  Ｍａｎａｇｅｍｅｎｔ）データが挙げられる。
【００１１】
これらのデータは、例え一部のデータの破損であったとしても、その影響によりシステムが起動しなくなってしまう可能性がある重要なデータだからである。
【００１２】
本発明の別の観点に係る記憶装置は、物理ブロック内部の物理ページに依存関係のあるマスター（Ｍａｓｔｅｒ）ページとサーバント（Ｓｅｒｖａｎｔ）ページとを有する半導体不揮発性メモリと、前記半導体不揮発性メモリへのデータの書き込み要求に応じて、前記サーバント（Ｓｅｒｖａｎｔ）ページへのデータの書き込みを制限し、前記マスター（Ｍａｓｔｅｒ）ページに前記データを書き込むようにデータの書き込みを制御する制御部とを具備する。
【００１３】
サーバント（Ｓｅｒｖａｎｔ）ページへのデータの書き込み不良が発生したときに対応するマスター（Ｍａｓｔｅｒ）ページへのデータが破損されるおそれがある。そこで、本発明では、サーバント（Ｓｅｒｖａｎｔ）ページへのデータの書き込みを制限し、マスター（Ｍａｓｔｅｒ）ページにデータを書き込むようにデータの書き込みを制御することで、データの破損を極力回避することができる。
【００１４】
前記制御部が、ＦＡＴ（Ｆｉｌｅ  Ａｌｌｏｃａｔｉｏｎ  Ｔａｂｌｅ）データ、システムデータ、ＤＲＭ（Ｄｉｇｉｔａｌ  Ｒｉｇｈｔｓ  Ｍａｎａｇｅｍｅｎｔ）データ及びセキュリティデータのうち少なくとも１つのデータを前記マスター（Ｍａｓｔｅｒ）ページに書き込み、これ以外のデータは前記マスター（Ｍａｓｔｅｒ）ページと共に前記サーバント（Ｓｅｒｖａｎｔ）ページにも書き込むようにデータの書き込みを制御することが好ましい形態である。
【００１５】
ＦＡＴ（Ｆｉｌｅ  Ａｌｌｏｃａｔｉｏｎ  Ｔａｂｌｅ）データやシステムデータ、セキュリティデータ、ＤＲＭ（Ｄｉｇｉｔａｌ  Ｒｉｇｈｔｓ  Ｍａｎａｇｅｍｅｎｔ）データ以外の重要度の低いデータについてはサーバント（Ｓｅｒｖａｎｔ）ページにデータを書き込む余地を残すことにより、データの破損を極力回避しつつ、高容量化を維持することができる。
【００１６】
本発明の更に別の観点に係るデータの書き込み方法は、第１のデータ記憶領域とデータの書き込み不良が発生したときに前記第１のデータ記憶領域のデータを破損する可能性のある第２のデータ記憶領域とが設けられた半導体不揮発性メモリへのデータの書き込み方法であって、前記半導体不揮発性メモリへのデータの書き込み要求を入力し、前記データの書き込み要求に応じて、前記第２のデータ記憶領域へのデータの書き込みを制限し、前記第１のデータ記憶領域に前記データを書き込むことを特徴とする。これにより、データの破損を極力回避することができる。
【００１７】
本発明のまた別の観点に係るデータの書き込み方法は、第１のデータ記憶領域とデータの書き込み不良が発生したときに前記第１のデータ記憶領域のデータを破損する可能性のある第２のデータ記憶領域とが設けられた半導体不揮発性メモリへのデータの書き込み方法であって、前記半導体不揮発性メモリへのデータの書き込み要求に応じて、当該データが第１の重要度を有するデータか前記第１の重要度よりも重要度の低い第２の重要度を有するデータかを判断し、前記第１の重要度を有するデータと判断されたデータは前記第１のデータ記憶領域に書き込み、前記第２の重要度を有すると判断されたデータは前記第１のデータ記憶領域と共に前記第２のデータ記憶領域にも書き込むことを特徴とする。これにより、データの破損を極力回避しつつ、高容量化を維持することができる。
【発明の効果】
【００１８】
以上のように、本発明によれば、データの破損を極力回避することができる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を図面に基づき説明する。  
図１は本発明の一実施形態に係る記憶装置の構成を示すブロック図である。  
図１に示すように、記憶装置１０は、インターフェース部１１、制御部としてのプロセッサ１２、半導体不揮発性メモリ１３、バッファＲＡＭ１４及びインターナルＲＡＭ１５を有する。記憶装置１０は、例えばカード状の形態であり、パーソナルコンピュータやディジタルカメラ等のホスト装置（図示を省略）に対して抜き差し可能なリムーバブルメモリとして用いられる。
【００２０】
インターフェース部１１は、ホスト装置のホストインターフェース部２１とのインターフェースを取るためのものである。
【００２１】
プロセッサ１２は、記憶装置１０全体を統括的に制御する。
【００２２】
半導体不揮発性メモリ１３は、複数のマルチレベルセルにより構成され、例えば各セルが４値（２ビット） を記憶するＮＡＮＤフラッシュメモリである。
【００２３】
バッファＲＡＭ１４は、インターフェース部１１を介してホスト装置側から転送された書き込みデータを一旦蓄えると共に、半導体不揮発性メモリ１３から読み出されインターフェース部１１を介してホスト装置側に転送されるデータを一旦蓄える。
【００２４】
インターナルＲＡＭ１５は、プロセッサ１２の作業用の記憶領域として用いられる。
【００２５】
図２は半導体不揮発性メモリ１３における記憶領域の構成を示す図である。
【００２６】
図２に示すように、この記憶領域は、複数の物理ブロック（Ｐｈｙｓｉｃａｌ  Ｂｌｏｃｋ  ０、Ｐｈｙｓｉｃａｌ  Ｂｌｏｃｋ  １、・・・）を有する。各物理ブロック（Ｐｈｙｓｉｃａｌ  Ｂｌｏｃｋ  ０、Ｐｈｙｓｉｃａｌ  Ｂｌｏｃｋ  １、・・・）は、データの書き込み単位である物理ページ（Ｐｈｙｓｉｃａｌ  Ｐａｇｅ  ０、Ｐｈｙｓｉｃａｌ  Ｐａｇｅ  １、・・・）を複数有する。
【００２７】
図３は物理ページ（Ｐｈｙｓｉｃａｌ  Ｐａｇｅ  ０、Ｐｈｙｓｉｃａｌ  Ｐａｇｅ  １、・・・）におけるＭａｓｔｅｒ−Ｓｅｒｖａｎｔとの関係を示す表である。
【００２８】
図３に示すように、この例では、物理ページ（Ｐｈｙｓｉｃａｌ  Ｐａｇｅ  ０、Ｐｈｙｓｉｃａｌ  Ｐａｇｅ  １、・・・）のうち偶数ページは第１のデータ記憶領域としてのＭａｓｔｅｒページ、奇数ページは第２のデータ記憶領域としてのＳｅｒｖａｎｔページであり、ＭａｓｔｅｒページとこのＭａｓｔｅｒページの次のＳｅｒｖａｎｔページとが一対一の対応関係を持っている。
【００２９】
「一対一の対応関係」とは、図４に示すように、Ｓｅｒｖａｎｔページ（例えばＳｅｒｖａｎｔページ７）で書き込みエラーが発生するとそれに対応するＭａｓｔｅｒページ（例えばＭａｓｔｅｒページ６）に書き込まれているデータの破損を招く特長を持っている関係をいう。つまり、ここでは、あるページにデータを書き込んだ場合に、データを破壊する側のページをＳｅｒｖａｎｔページ、データを破壊される側のページを「Ｍａｓｔｅｒページ」としている。よって、図４に示したように、ＳｅｒｖａｎｔページとＭａｓｔｅｒページとが１ページ対１ページになっている必要もなく、例えばＳｅｒｖａｎｔページとＭａｓｔｅｒページとが１ページ対ｎページであっても勿論構わない。
【００３０】
このようにデータの破壊を招く理由は、以下のとおりである。
即ち、既に説明したとおり、半導体不揮発性メモリの微細化に伴い、隣接するセルの相互間隔が非常に狭まり、隣接するセル相互の浮遊ゲート間の容量が大きくなる。したがって、セルの閾値電圧が、浮遊ゲート間の容量により、隣接セルのデータに応じて変動してしまうという問題が生じている。特に、マルチレベルセルの場合、１データ当たりの閾値電圧の分布を非常に狭く制御する必要があり、隣接セルのデータに応じて閾値電圧が変動するという問題が顕著となっていることに起因する。
【００３１】
この本実施形態では、物理ブロック内でＭａｓｔｅｒページとＳｅｒｖａｎｔページとが図３に示した対応関係を有する場合に、図５に示すように、原則的にはＭａｓｔｅｒページつまり物理ページ（Ｐｈｙｓｉｃａｌ  Ｐａｇｅ  ０、Ｐｈｙｓｉｃａｌ  Ｐａｇｅ  １、・・・）のうち偶数ページ（Ｐｈｙｓｉｃａｌ  Ｐａｇｅ  ０、Ｐｈｙｓｉｃａｌ  Ｐａｇｅ  ２、・・・）にデータを書き込んでいる。
【００３２】
具体的には、記憶装置１０は、インターフェース部１１を介してホスト装置側から書き込みデータ及びホスト装置側のファイルシステムに対応する論理アドレスを受け取ると、書き込みデータは一旦バッファＲＡＭ１４に蓄積されると共に、プロセッサ１２が論理アドレスを半導体不揮発性メモリ１３内の所定の物理ページ番号（０，２，４，６・・・）に変換し、書き込みデータを半導体不揮発性メモリ１３の所定の物理ページに書き込む。
【００３３】
上記の物理ページ番号への変換は、計算により算出してもよく、或いは対応関係を導き出すための対応表を用いてもよい。
【００３４】
本実施形態では、このようにＭａｓｔｅｒページにデータを書き込み、書き込みエラーが発生すると対応するＭａｓｔｅｒページに書き込まれているデータの破損を招くＳｅｒｖａｎｔページにはデータを書き込まないようにしているので、データの破損を極力回避することができる。
【００３５】
ところで、このようなシステムでは、前述のようにＭａｓｔｅｒページのみを使用すれば、データの破損する可能性を低減することが可能であるが、全てのデータに対してＭａｓｔｅｒページのみ使用すると、システムとして利用できるデータ保存容量が半分になってしまう。
【００３６】
そこで、システムとして重要度の高いデータ、例えばＦＡＴ（Ｆｉｌｅ  Ａｌｌｏｃａｔｉｏｎ  Ｔａｂｌｅ）ファイルシステムのＦＡＴ（Ｆｉｌｅ  Ａｌｌｏｃａｔｉｏｎ  Ｔａｂｌｅ）データやシステムが動作するために必要なシステムデータ、セキュリティ情報やＤＲＭ（Ｄｉｇｉｔａｌ  Ｒｉｇｈｔｓ  Ｍａｎａｇｅｍｅｎｔ）情報など特に信頼性が要求されるデータにアクセス（書き込み／読み出し）する際に、意図的にＭａｓｔｅｒページだけを使用する。
【００３７】
具体的には、プロセッサ１２は、図６に示すように、ホスト側からアクセス要求があると（ステップ６０１）、アクセス要求があったデータがＦＡＴ（Ｆｉｌｅ  Ａｌｌｏｃａｔｉｏｎ  Ｔａｂｌｅ）データであるかどうか判断する（ステップ６０２）。プロセッサ１２は、アクセス要求があったデータがＦＡＴ（Ｆｉｌｅ  Ａｌｌｏｃａｔｉｏｎ  Ｔａｂｌｅ）データである場合にはＭａｓｔｅｒページのみを使用する（ステップ６０３）。一方、プロセッサ１２は、アクセス要求があったデータがＦＡＴ（Ｆｉｌｅ  Ａｌｌｏｃａｔｉｏｎ  Ｔａｂｌｅ）データでない場合にはＭａｓｔｅｒページと共にＳｅｒｖａｎｔページも使用する（ステップ６０４）。そして、アクセス要求を終了する（ステップ６０５）。
【００３８】
同様に、プロセッサ１２は、図７に示すように、ホスト側からアクセス要求があると（ステップ７０１）、アクセス要求があったデータがシステムデータであるかどうか判断する（ステップ７０２）。プロセッサ１２は、アクセス要求があったデータがシステムデータである場合にはＭａｓｔｅｒページのみを使用する（ステップ７０３）。一方、プロセッサ１２は、アクセス要求があったデータがシステムデータでない場合にはＭａｓｔｅｒページと共にＳｅｒｖａｎｔページも使用する（ステップ７０４）。そして、アクセス要求を終了する（ステップ７０５）。
【００３９】
同様に、プロセッサ１２は、図８に示すように、ホスト側からアクセス要求があると（ステップ８０１）、アクセス要求があったデータがセキュリティデータであるかどうか判断する（ステップ８０２）。プロセッサ１２は、アクセス要求があったデータがセキュリティデータである場合にはＭａｓｔｅｒページのみを使用する（ステップ８０３）。一方、プロセッサ１２は、アクセス要求があったデータがセキュリティデータでない場合にはＭａｓｔｅｒページと共にＳｅｒｖａｎｔページも使用する（ステップ８０４）。そして、アクセス要求を終了する（ステップ８０５）。
【００４０】
ＤＲＭ（Ｄｉｇｉｔａｌ  Ｒｉｇｈｔｓ  Ｍａｎａｇｅｍｅｎｔ）についても同様に処理することができる。
【００４１】
なお、ＦＡＴ（Ｆｉｌｅ  Ａｌｌｏｃａｔｉｏｎ  Ｔａｂｌｅ）ファイルシステムのＦＡＴ（Ｆｉｌｅ  Ａｌｌｏｃａｔｉｏｎ  Ｔａｂｌｅ）データやシステムが動作するために必要なシステムデータ）、セキュリティ情報やＤＲＭ（Ｄｉｇｉｔａｌ  Ｒｉｇｈｔｓ  Ｍａｎａｇｅｍｅｎｔ）情報など特に信頼性が要求されるデータの全てについてＭａｓｔｅｒページのみを使用するようにしてもよく、これらのデータのうち１又は２以上のデータについてＭａｓｔｅｒページのみを使用するようにしてもよい。
【００４２】
この実施形態によれば、ＦＡＴ（Ｆｉｌｅ  Ａｌｌｏｃａｔｉｏｎ  Ｔａｂｌｅ）ファイルシステムのＦＡＴ（Ｆｉｌｅ  Ａｌｌｏｃａｔｉｏｎ  Ｔａｂｌｅ）データやシステムが動作するために必要なシステムデータ）、セキュリティ情報やＤＲＭ（Ｄｉｇｉｔａｌ  Ｒｉｇｈｔｓ  Ｍａｎａｇｅｍｅｎｔ）情報など特に信頼性が要求されるデータが一般的にはシステムが制御できるデータ量の中でそれほど多くはないため、これらのデータについてはＭａｓｔｅｒページのみを使用し、これらのデータ以外のデータについてはＭａｓｔｅｒページと共にＳｅｒｖａｎｔページも使用している。したがって、データの破損を極力回避しつつ、システムとして利用可能なデータ保存容量の低減を抑えることができる。
【００４３】
即ち、本発明では、あるページでのデータ破損が、他のページのデータ破損を引き起こすようなページを使用しない制御を用いることで、半導体不揮発性メモリ内部の情報が破壊される機会が削減されたデータ保存領域を確保することが可能となる。そして、この領域へ、システム信頼性への影響が大きい情報を記録することで、システム全体の信頼性を高めることが可能となる。
【００４４】
本発明は上記の実施形態に限定されるものではなく、本発明の技術思想の範囲内で様々な変形が可能である。
【００４５】
例えば、図３に示したＭａｓｔｅｒページとＳｅｒｖａｎｔページの対応関係は一例であり、物理ブロック内部に少なくとも1ページ以上の意図的にアクセスされないページが存在すればよい。
【００４６】
また、こうしたアクセスを行う対象となる物理ブロックが、システム内の少なくとも1ブロック以上であればよく、半導体不揮発性メモリに含まれる全ての物理ブロックに対して本発明に係るアクセスを行ってもよい。
【図面の簡単な説明】
【００４７】
【図１】本発明の一実施形態に係る記憶装置の構成を示すブロック図である。
【図２】図１に示した半導体不揮発性メモリにおける記憶領域の構成を示す図である。
【図３】物理ページにおけるＭａｓｔｅｒ−Ｓｅｒｖａｎｔとの関係を示す表である。
【図４】Ｓｅｒｖａｎｔページで書き込みエラーが発生するとそれに対応するＭａｓｔｅｒページに書き込まれているデータの破損を招く例を説明するための図である。
【図５】物理ページのうちＭａｓｔｅｒページだけにアクセスする例を示すである。
【図６】ＦＡＴ（Ｆｉｌｅ  Ａｌｌｏｃａｔｉｏｎ  Ｔａｂｌｅ）データをＭａｓｔｅｒページだけにアクセスさせる動作を示すフローチャートである。
【図７】システムデータをＭａｓｔｅｒページだけにアクセスさせる動作を示すフローチャートである。
【図８】セキュリティデータをＭａｓｔｅｒページだけにアクセスさせる動作を示すフローチャートである。
【符号の説明】
【００４８】
１０  記憶装置
１１  インターフェース部
１２  プロセッサ
１３  半導体不揮発性メモリ
１４  バッファＲＡＭ
１５  インターナルＲＡＭ
【図１】
2008299919.tif 000003
【図２】
2008299919.tif 000004
【図３】
2008299919.tif 000005
【図４】
2008299919.tif 000006
【図５】
2008299919.tif 000007
【図６】
2008299919.tif 000008
【図７】
2008299919.tif 000009
【図８】
2008299919.tif 000010