(57)【要約】【課題】ＬＣＤパネルをコモン反転駆動する半導体集積回路において、コモン電位の安定化に要する時間を短くする。【解決手段】この半導体集積回路は、画像信号を生成する画像信号生成回路と、画像信号よりも高い第１の電源電位と画像信号よりも低い第２の電源電位と第１の電源電位よりも低い第３の電源電位と第２の電源電位よりも高い第４の電源電位とを生成する電源回路と、制御信号が第１のレベルを有する間に第３の電源電位を出力ノードに供給し、制御信号が第２のレベルを有する間に第４の電源電位を出力ノードに供給すると共に、出力ノードの電位が第３の電源電位まで立ち上がる間に第１の電源電位を出力ノードに供給してコモン電位の立ち上がりを加速し、出力ノードの電位が第４の電源電位まで立ち下がる間に第２の電源電位を出力ノードに供給してコモン電位の立ち下がりを加速するコモン電位生成回路とを有する。【選択図】図１
2008209696.tif 000002
【特許請求の範囲】
【請求項１】
複数の薄膜トランジスタのドレインがそれぞれ接続された複数の個別電極、及び、前記複数の個別電極に対向する共通電極を有する液晶表示パネルを駆動するための半導体集積回路であって、
一連の画像データに基づいて、前記複数の薄膜トランジスタのソースにそれぞれ供給される複数のアナログ画像信号を生成する画像信号生成回路と、
外部から供給される複数の電源電位に基づいて、前記アナログ画像信号よりも高い第１の電源電位、及び、前記アナログ画像信号よりも低い第２の電源電位を生成し、さらに、前記アナログ画像信号よりも高く第１の電源電位よりも低い第３の電源電位、及び、前記アナログ画像信号よりも低く第２の電源電位よりも高い第４の電源電位を生成する電源回路と、
制御信号に基づいて、前記共通電極に供給されるコモン電位を出力ノードに生成するコモン電位生成回路であって、制御信号が第１のレベルを有する間に第３の電源電位を前記出力ノードに供給し、制御信号が第２のレベルを有する間に第４の電源電位を前記出力ノードに供給する第１の駆動回路と、前記出力ノードの電位が第３の電源電位まで立ち上がる間に第１の電源電位を前記出力ノードに供給してコモン電位の立ち上がりを加速し、前記出力ノードの電位が第４の電源電位まで立ち下がる間に第２の電源電位を前記出力ノードに供給してコモン電位の立ち下がりを加速する第２の駆動回路とを含む前記コモン電位生成回路と、
を具備する半導体集積回路。
【請求項２】
複数行の薄膜トランジスタのゲートにそれぞれ供給される複数の走査信号を順次活性化する走査信号生成回路をさらに具備する、請求項１記載の半導体集積回路。
【請求項３】
前記第１の駆動回路が、
第３の電源電位と前記出力ノードとの間に接続されたソース・ドレインを有するＰチャネルＭＯＳトランジスタと、
第４の電源電位と前記出力ノードとの間に接続されたソース・ドレインを有するＮチャネルＭＯＳトランジスタと、
制御信号が第１のレベルを有する間に前記ＰチャネルＭＯＳトランジスタをオン状態とするように前記ＰチャネルＭＯＳトランジスタのゲート電位を生成し、制御信号が第２のレベルを有する間に前記ＮチャネルＭＯＳトランジスタをオン状態とするように前記ＮチャネルＭＯＳトランジスタのゲート電位を生成するゲート電位生成回路と、
を含む、請求項１又は２記載の半導体集積回路。
【請求項４】
前記第２の駆動回路が、
第１の電源電位と前記出力ノードとの間に接続されたソース・ドレインを有する第２のＰチャネルＭＯＳトランジスタと、
第２の電源電位と前記出力ノードとの間に接続されたソース・ドレインを有する第２のＮチャネルＭＯＳトランジスタと、
制御信号が第１のレベルを有する間に、前記出力ノードの電位が第３の電源電位よりも低い場合に前記第２のＰチャネルＭＯＳトランジスタをオン状態とするように前記第２のＰチャネルＭＯＳトランジスタのゲート電位を生成する第２のゲート電位生成回路と、
制御信号が第２のレベルを有する間に、前記出力ノードの電位が第４の電源電位よりも高い場合に前記第２のＮチャネルＭＯＳトランジスタをオン状態とするように前記第２のＮチャネルＭＯＳトランジスタのゲート電位を生成する第３のゲート電位生成回路と、
を含む、請求項３記載の半導体集積回路。
【請求項５】
前記第２の駆動回路が、
第１の電源電位と前記出力ノードとの間に接続されたソース・ドレインを有する第２のＰチャネルＭＯＳトランジスタと、
第２の電源電位と前記出力ノードとの間に接続されたソース・ドレインを有する第２のＮチャネルＭＯＳトランジスタと、
制御信号が第１のレベルを有する間に、前記第２のＰチャネルＭＯＳトランジスタを所定の期間オン状態とするように前記第２のＰチャネルＭＯＳトランジスタのゲート電位を生成し、制御信号が第２のレベルを有する間に、前記第２のＮチャネルＭＯＳトランジスタを所定の期間オン状態とするように前記第２のＮチャネルＭＯＳトランジスタのゲート電位を生成する第２のゲート電位生成回路と、
を含む、請求項３記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、ＬＣＤ（Liquid Crystal Display：液晶表示）パネルを駆動するための半導体集積回路に関し、特に、ＬＣＤパネルの共通電極に供給されるコモン電位を生成するコモン電位生成回路を内蔵した半導体集積回路に関する。
【背景技術】
【０００２】
アクティブマトリクス方式のＬＣＤパネルにおいては、複数の個別電極及びそれらに接続された複数のＴＦＴ（Thin Film Transistor：薄膜トランジスタ）が形成された第１の透明基板と、１つの共通電極が形成された第２の透明基板とが対向して配置され、第１の透明基板と第２の透明基板との間に液晶が封入されている。
【０００３】
各個別電極に接続されたＴＦＴのゲートに供給される走査信号を活性化することにより、そのＴＦＴがオン状態となって、そのＴＦＴのソースに供給される画像信号が個別電極に供給される。一方、複数の個別電極に対向する共通電極には、コモン電位が印加される。ＬＣＤパネルにおける画面の明度は、個別電極に供給される画像信号の電位と共通電極に印加されるコモン電位との電位差によって決定される。
【０００４】
また、ＬＣＤパネルに直流電圧を印加し続けると特性が劣化するので、ＬＣＤパネルに印加される電圧は、所定の周期で反転される。一般的には、１フレーム（又は１フィールド）毎に印加電圧が反転されるフレーム反転方式と、１ライン毎に印加電圧が反転されるライン反転方式と、１ドット毎に印加電圧が反転されるライン反転方式との内のいずれかが用いられている。さらに、印加電圧の反転に伴う画像信号の振幅増加を防ぐために、フレーム反転方式又はライン反転方式においては、画像信号の反転タイミングと同期して共通電極に印加されるコモン電位を反転するコモン反転駆動が用いられている。
【０００５】
ライン反転方式のコモン反転駆動においては、コモン電位が反転される周期が短いので、コモン電位の立ち上がり及び立ち下がりを急峻にして、コモン電位の安定化に要する時間を短くする必要がある。特に、１ライン上で連続するＲＧＢの３ドットについて１組のＤＡＣ（Digital to Analog Converter：ディジタル／アナログ変換器）及びオペアンプを共用し、１水平同期期間において時分割でＲＧＢの画像信号を３ドットに供給する駆動方式（「デマルチ駆動方式」とも呼ばれている）においては、コモン電位の安定化に要する時間を、通常の駆動方式に対して１／３程度に短縮する必要がある。
【０００６】
また、コモン電位の安定化時間は、ＬＣＤパネルの容量負荷に影響される。即ち、ＬＣＤパネルの容量負荷が大きい程、コモン電位の安定化に時間を要する。近年におけるＬＣＤパネルのサイズの拡大や解像度の向上に伴って、ＬＣＤパネルの容量負荷が増大しつつあり、ＬＣＤパネルを駆動するための半導体集積回路（液晶ドライバＩＣ）において、コモン電位の安定化時間を短くすることが要求されている。
【０００７】
関連する技術として、下記の特許文献１には、ライン反転駆動とフレーム反転駆動とによって切換駆動される液晶パネルの共通電極に、ライン反転駆動及びフレーム反転駆動のそれぞれの極性反転ごとに極性反転するコモン電圧を供給し、かつ、フリッカーを防止することができる共通電極駆動回路が開示されている。
【０００８】
この共通電極駆動回路は、コモン電圧の周期と振幅とを規制するコモン電圧第１規制手段と、一端側にコモン電圧第１規制手段からの出力が入力され、他端側からコモン電圧が出力されるカップリングコンデンサと、コモン電圧の中心電圧を規制するコモン電圧第２規制手段と、コモン電圧第２規制手段からの出力が入力端に入力され、ライン反転駆動のときには第１出力端から信号が出力され、フレーム反転駆動のときには第１出力端から及び所定期間の後に第２出力端から信号が選択的に出力されるセレクタと、セレクタの第１出力端からの出力信号が一端側に入力され、他端側からカップリングコンデンサの他端側に出力されて、コモン電圧の立ち上がり及び立ち下がり波形の傾きを規制する第１抵抗と、セレクタの第２出力端からの出力信号が一端側に入力され、他端側からカップリングコンデンサの他端側に出力されて、第１抵抗より抵抗値が大きい第２抵抗とを備えている。しかしながら、特許文献１には、コモン電位の安定化時間を短くすることに関しては、特に開示されていない。
【特許文献１】特開２００４−２５８２７４号公報（第１〜２頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで、上記の点に鑑み、本発明は、ＬＣＤパネルをコモン反転駆動するための半導体集積回路において、コモン電位の立ち上がり及び立ち下がりを急峻にして、コモン電位の安定化に要する時間を短くすることを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するため、本発明の１つの観点に係る半導体集積回路は、複数の薄膜トランジスタのドレインがそれぞれ接続された複数の個別電極、及び、複数の個別電極に対向する共通電極を有する液晶表示パネルを駆動するための半導体集積回路であって、一連の画像データに基づいて、複数の薄膜トランジスタのソースにそれぞれ供給される複数のアナログ画像信号を生成する画像信号生成回路と、外部から供給される複数の電源電位に基づいて、アナログ画像信号よりも高い第１の電源電位、及び、アナログ画像信号よりも低い第２の電源電位を生成し、さらに、アナログ画像信号よりも高く第１の電源電位よりも低い第３の電源電位、及び、アナログ画像信号よりも低く第２の電源電位よりも高い第４の電源電位を生成する電源回路と、制御信号に基づいて、共通電極に供給されるコモン電位を出力ノードに生成するコモン電位生成回路であって、制御信号が第１のレベルを有する間に第３の電源電位を出力ノードに供給し、制御信号が第２のレベルを有する間に第４の電源電位を出力ノードに供給する第１の駆動回路と、出力ノードの電位が第３の電源電位まで立ち上がる間に第１の電源電位を出力ノードに供給してコモン電位の立ち上がりを加速し、出力ノードの電位が第４の電源電位まで立ち下がる間に第２の電源電位を出力ノードに供給してコモン電位の立ち下がりを加速する第２の駆動回路とを含むコモン電位生成回路とを具備する。
【００１１】
この半導体集積回路は、複数行の薄膜トランジスタのゲートにそれぞれ供給される複数の走査信号を順次活性化する走査信号生成回路をさらに具備するようにしても良い。以上において、第１の駆動回路が、第３の電源電位と出力ノードとの間に接続されたソース・ドレインを有するＰチャネルＭＯＳトランジスタと、第４の電源電位と出力ノードとの間に接続されたソース・ドレインを有するＮチャネルＭＯＳトランジスタと、制御信号が第１のレベルを有する間にＰチャネルＭＯＳトランジスタをオン状態とするようにＰチャネルＭＯＳトランジスタのゲート電位を生成し、制御信号が第２のレベルを有する間にＮチャネルＭＯＳトランジスタをオン状態とするようにＮチャネルＭＯＳトランジスタのゲート電位を生成するゲート電位生成回路とを含むようにしても良い。
【００１２】
ここで、第２の駆動回路が、第１の電源電位と出力ノードとの間に接続されたソース・ドレインを有する第２のＰチャネルＭＯＳトランジスタと、第２の電源電位と出力ノードとの間に接続されたソース・ドレインを有する第２のＮチャネルＭＯＳトランジスタと、制御信号が第１のレベルを有する間に、出力ノードの電位が第３の電源電位よりも低い場合に第２のＰチャネルＭＯＳトランジスタをオン状態とするように第２のＰチャネルＭＯＳトランジスタのゲート電位を生成する第２のゲート電位生成回路と、制御信号が第２のレベルを有する間に、出力ノードの電位が第４の電源電位よりも高い場合に第２のＮチャネルＭＯＳトランジスタをオン状態とするように第２のＮチャネルＭＯＳトランジスタのゲート電位を生成する第３のゲート電位生成回路とを含むようにしても良い。
【００１３】
あるいは、第２の駆動回路が、第１の電源電位と出力ノードとの間に接続されたソース・ドレインを有する第２のＰチャネルＭＯＳトランジスタと、第２の電源電位と出力ノードとの間に接続されたソース・ドレインを有する第２のＮチャネルＭＯＳトランジスタと、制御信号が第１のレベルを有する間に、第２のＰチャネルＭＯＳトランジスタを所定の期間オン状態とするように第２のＰチャネルＭＯＳトランジスタのゲート電位を生成し、制御信号が第２のレベルを有する間に、第２のＮチャネルＭＯＳトランジスタを所定の期間オン状態とするように第２のＮチャネルＭＯＳトランジスタのゲート電位を生成する第２のゲート電位生成回路とを含むようにしても良い。
【発明の効果】
【００１４】
本発明によれば、出力ノードの電位が第３の電源電位まで立ち上がる間に第３の電源電位よりも高い第１の電源電位を出力ノードに供給してコモン電位の立ち上がりを加速し、出力ノードの電位が第４の電源電位まで立ち下がる間に第４の電源電位よりも低い第２の電源電位を出力ノードに供給してコモン電位の立ち下がりを加速するようにしたので、コモン電位の立ち上がり及び立ち下がりを急峻にして、コモン電位の安定化に要する時間を短くすることができる。その結果、容量負荷の大きいＬＣＤパネルの駆動やデマルチ駆動に適した半導体集積回路を提供することが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る半導体集積回路（液晶ドライバＩＣ）及びＬＣＤパネルの一部の構成を示す図である。ＬＣＤパネル１００においては、例えば、７２０×１３２個のドットに対応して同数のＴＦＴ１１１、１１２、１１３、・・・、１２１、１２２、１２３、・・・が２次元マトリックス状に配置されている。
【００１６】
それらのＴＦＴのドレインは、ＬＣＤパネル１００の複数の個別電極にそれぞれ接続されており、各列のＴＦＴのソースは、ソースラインＳ１、Ｓ２、Ｓ３、・・・のそれぞれに接続されており、各行のＴＦＴのゲートは、ゲートラインＧ１、Ｇ２、・・・のそれぞれに接続されている。
【００１７】
ＴＦＴは、ハイレベルの走査信号がゲートに供給されてオン状態となったときに、ソースに供給される画像信号をドレインから出力し、ＬＣＤパネル１００の対応する個別電極に画像信号を供給する。ＬＣＤパネル１００においては、複数の個別電極に対向して共通電極が設けられており、複数の個別電極と共通電極との間に形成される容量が、容量Ｃ１１、Ｃ１２、Ｃ１３、・・・として表されている。
【００１８】
液晶ドライバＩＣは、外部のＭＰＵ（マイクロプロセッサ）等から入力される赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の画像データを一時的に記憶するＲＡＭ１０と、ＲＡＭ１０から順次読み出される各ライン分の画像データを複数のアナログ画像信号にそれぞれ変換する複数のＤＡＣ２１、２２、２３、・・・と、それらのＤＡＣ２１、２２、２３、・・・から出力される複数の画像信号をそれぞれバッファしてソースラインＳ１、Ｓ２、Ｓ３、・・・に供給するオペアンプ３１、３２、３３・・・と、ＲＡＭ１０にアドレスを供給することによりＲＡＭ１０からの画像データの読出し動作を制御する制御回路４０とを有している。
【００１９】
また、液晶ドライバＩＣは、ＬＣＤパネル１００の共通電極に印加されるコモン電位ＶＣＯＭを生成するコモン電位生成回路５０と、ゲートラインＧ１、Ｇ２、・・・にそれぞれ供給される複数の走査信号を順次活性化する走査信号生成回路６０と、外部から電源端子を介して供給される電源電位ＶＤＤ及び電源電位ＶＳＳ（本実施形態においては、接地電位とする）に基づいて昇圧、降圧又は分圧を行うことにより各種の電源電位を生成する電源回路７１及び７２とをさらに有している。
【００２０】
電源回路７１は、画像信号を生成するために必要な複数の電源電位を生成し、電源回路７２は、コモン電位及び走査信号を生成するために必要な複数の電源電位を生成する。コモン電位を生成するためには、４種類の電源電位ＶＯＵＴ、ＶＣＯＭＨ、ＶＣＯＭＬ、及び、ＶＯＵＴＭが、コモン電位生成回路５０に供給される。また、走査信号を生成するためには、２種類の電源電位ＶＨＨ、及び、ＶＬＬが、走査信号生成回路６０に供給される。
【００２１】
ＲＡＭ１０から読み出された画像データは、ＤＡＣ２１、２２、２３、・・・によって、複数のアナログ画像信号に変換される。ここで、ＤＡＣ２１、２２、２３、・・・は、複数の抵抗を用いた抵抗回路網型ＤＡＣであり、それらの抵抗の値をγ補正の特性を持たせた値に設定することにより、入力された画像データをγ補正が施された画像信号に変換することができる。
【００２２】
ＤＡＣ２１、２２、２３、・・・から出力されるアナログの画像信号は、オペアンプ３１、３２、３３、・・・にそれぞれ入力されてバッファされる。オペアンプ３１、３２、３３、・・・から出力される画像信号は、複数の出力端子を介して、ＬＣＤパネル１００のソースラインＳ１、Ｓ２、Ｓ３、・・・にそれぞれ供給される。
【００２３】
ソースラインＳ１に供給された画像信号は、第１列のＴＦＴ１１１、１２１、・・・のソースに印加され、ソースラインＳ２に供給された画像信号は、第２列のＴＦＴ１１２、１２２、・・・のソースに印加され、ソースラインＳ３に供給された画像信号は、第３列のＴＦＴ１１３、１２３、・・・のソースに印加される。
【００２４】
コモン電位生成回路５０は、制御回路４０から供給される制御信号に従って、１ライン又は１フレーム（又は１フィールド）毎に反転するコモン電位ＶＣＯＭを生成して、ＬＣＤパネル１００の共通電極に供給する。
【００２５】
走査信号生成回路６０は、制御回路４０から供給される制御信号に従って、ゲートラインＧ１、Ｇ２、・・・にそれぞれ供給される複数の走査信号を生成し、画像信号が供給されるＬＣＤパネル１００のラインに対応して複数の走査信号を順次ハイレベルに活性化する。
【００２６】
これにより、各ソースラインに接続されている複数のＴＦＴの内で、ゲートラインがハイレベルとなっているＴＦＴがオン状態となって、そのＴＦＴのドレインに接続されている個別電極に画像信号が供給される。このようにして、ＬＣＤパネル１００に画像が表示される。
【００２７】
ここで、ＤＡＣ２１、２２、２３、・・・、及び、オペアンプ３１、３２、３３・・・は、一連の画像データに基づいて、複数のＴＦＴのソースにそれぞれ供給される複数のアナログ画像信号を生成する画像信号生成回路に相当する。デマルチ駆動方式においては、画像信号生成回路におけるチャンネル数を低減するために、図２に示すように、１ライン上で連続するＲＧＢの３ドットについて１組のＤＡＣ２０及びオペアンプ３０を共用することにより、１水平同期期間（１Ｈ）において時分割でＲＧＢの画像信号が３ドットに供給される。
【００２８】
図２に示すように、デマルチ駆動方式の液晶ドライバＩＣは、ＲＡＭ１０から読み出された複数チャンネルの画像データを順次選択して時分割でＤＡＣ２０に出力するスイッチ回路８１〜８３と、複数の出力端子を順次選択することにより、オペアンプ３０によってバッファされたアナログ画像信号を複数の出力端子に時分割で分配するスイッチ回路９１〜９３とをさらに有している。
【００２９】
制御回路４０の制御の下で、スイッチ回路８１〜８３は、ＲＡＭ１０から読み出されたＲＧＢの３つのチャンネルの画像データを、１水平同期期間（１Ｈ）において順次選択する。スイッチ回路８１〜８３によって選択された画像データは、ＤＡＣ２０によりアナログ画像信号に変換され、ＤＡＣ２０から出力されるアナログ画像信号は、オペアンプ３０に入力される。オペアンプ３０から出力されるアナログ画像信号は、スイッチ回路９１〜９３によって、複数の出力端子を介して液晶表示装置のソースラインＳ１〜Ｓ３に順次出力される。スイッチ回路９１〜９３の切換タイミングは、スイッチ８１〜８３の切換タイミングと同期するように、制御回路４０によって制御される。
【００３０】
図３は、本発明の第１の実施形態に係る半導体集積回路の詳細な構成を示す図である。図３においては、電源回路７２の一部とコモン電位生成回路５０とが示されている。電源回路７２は、電源電位生成回路７２１と、複数の増幅器７２２及び７２３とを含んでいる。電源電位生成回路７２１は、外部から供給される電源電位ＶＤＤ及びＶＳＳに基づいて、画像信号生成回路によって生成されるアナログ画像信号よりも高い電源電位ＶＯＵＴと、アナログ画像信号よりも低い電源電位ＶＯＵＴＭとを含む複数の電源電位を生成する。
【００３１】
これらの電源電位に基づいて、増幅器７２２が、コモン電位ＶＣＯＭのハイレベルを規定する電源電位ＶＣＯＭＨを生成し、増幅器７２３が、コモン電位ＶＣＯＭのローレベルを規定する電源電位ＶＣＯＭＬを生成する。電源電位ＶＣＯＭＨは、アナログ画像信号よりも高く、電源電位ＶＯＵＴよりも低い。また、電源電位ＶＣＯＭＬは、アナログ画像信号よりも低く、電源電位ＶＯＵＴＭよりも高い。
【００３２】
コモン電位生成回路５０は、第１の駆動回路５１と、第２の駆動回路５２とを含み、図１に示す制御回路４０から供給される制御信号ＰＯＬに基づいて、ＬＣＤパネルの共通電極に供給されるコモン電位ＶＣＯＭを出力ノードＮ１に生成する。また、抵抗Ｒ０〜Ｒ４は、配線等による抵抗成分を等価的に表したものであり、容量Ｃ０は、ＬＣＤパネルの容量成分を等価的に表したものであり、容量Ｃ１〜Ｃ４は、平滑用のコンデンサである。ＬＣＤパネルの容量Ｃ０は、コモン電位生成回路５０の負荷となるので、コモン電位ＶＣＯＭの立ち上がり及び立ち下がりを鈍らせる要因となる。
【００３３】
第１の駆動回路５１は、電源電位ＶＣＯＭＨと出力ノードＮ１との間に接続されたソース・ドレインを有するＰチャネルＭＯＳトランジスタＱＰ１と、電源電位ＶＣＯＭＬと出力ノードＮ１との間に接続されたソース・ドレインを有するＮチャネルＭＯＳトランジスタＱＮ１と、制御信号ＰＯＬに基づいてトランジスタＱＰ１及びＱＮ１のゲート電位を生成するゲート電位生成回路５１１とを含んでいる。
【００３４】
ゲート電位生成回路５１１は、制御信号ＰＯＬが第１のレベル（例えば、ローレベル）を有する間にトランジスタＱＰ１をオン状態とするように、トランジスタＱＰ１のゲート電位を生成し、制御信号ＰＯＬが第２のレベル（例えば、ハイレベル）を有する間にトランジスタＱＮ１をオン状態とするように、トランジスタＱＮ１のゲート電位を生成する。これにより、第１の駆動回路５１は、制御信号ＰＯＬが第１のレベルを有する間に、電源電位ＶＣＯＭＨを出力ノードＮ１に供給し、制御信号ＰＯＬが第２のレベルを有する間に、電源電位ＶＣＯＭＬを出力ノードＮ１に供給する。
【００３５】
第２の駆動回路５２は、電源電位ＶＯＵＴと出力ノードＮ１との間に接続されたソース・ドレインを有するＰチャネルＭＯＳトランジスタＱＰ２と、電源電位ＶＯＵＴＭと出力ノードＮ１との間に接続されたソース・ドレインを有するＮチャネルＭＯＳトランジスタＱＮ２と、トランジスタＱＰ２のゲート電位を生成する比較回路５２１と、トランジスタＱＮ１のゲート電位を生成する比較回路５２２とを含んでいる。
【００３６】
制御信号ＰＯＬが第１のレベルを有する間に、比較回路５２１は、出力ノードＮ１の電位と電源電位ＶＣＯＭＨとを比較して、出力ノードＮ１の電位が電源電位ＶＣＯＭＨよりも低い場合に、ローレベルのゲート電位を生成してトランジスタＱＰ２をオン状態とする。一方、制御信号ＰＯＬが第２のレベルを有する間に、比較回路５２１は、ハイレベルのゲート電位を生成してトランジスタＱＰ２をオフ状態とする。
【００３７】
制御信号ＰＯＬが第２のレベルを有する間に、比較回路５２２は、出力ノードＮ１の電位と電源電位ＶＣＯＭＬとを比較して、出力ノードＮ１の電位が電源電位ＶＣＯＭＬよりも高い場合に、ハイレベルのゲート電位を生成してトランジスタＱＮ２をオン状態とする。一方、制御信号ＰＯＬが第１のレベルを有する間に、比較回路５２２は、ローレベルのゲート電位を生成してトランジスタＱＮ２をオフ状態とする。
【００３８】
これにより、第２の駆動回路５２は、出力ノードＮ１の電位が電源電位ＶＣＯＭＨまで立ち上がる間に、電源電位ＶＣＯＭＨよりも高い電源電位ＶＯＵＴを出力ノードＮ１に供給してコモン電位ＶＣＯＭの立ち上がりを加速し、出力ノードＮ１の電位が電源電位ＶＣＯＭＬまで立ち下がる間に、電源電位ＶＣＯＭＬよりも低い電源電位ＶＯＵＴＭを出力ノードＮ１に供給してコモン電位ＶＣＯＭの立ち下がりを加速することができる。
【００３９】
図４は、第２の駆動回路によってコモン電位の立ち上がり及び立ち下がりが改善される様子を示す図である。図４において、実線はコモン電位を表し、破線はデマルチ駆動方式におけるＴＦＴのソース電位（アナログ画像信号）を表し、一点鎖線はＴＦＴのゲート電位（走査信号）を表している（２ライン分）。また、図４の（ａ）は、第１の駆動回路のみによる場合の波形を示し、図４の（ｂ）は、第２の駆動回路を追加した場合の波形を示している。
【００４０】
図４の（ａ）に示すように、第１の駆動回路のみによる場合には、コモン電位の立ち上がり及び立ち下がりが鈍ってしまい、特に、デマルチ駆動方式における赤色（Ｒ）の画像信号の立ち上がり及び立ち下がりよりも遅れてしまうので、個別電極と共通電極との間に電荷を充電する際に悪影響を及ぼす。一方、図４の（ｂ）に示すように、第２の駆動回路を追加した場合には、コモン電位の立ち上がり及び立ち下がりが急峻となって、個別電極と共通電極との間に電荷を充電する際の悪影響を低減することができる。
【００４１】
図５は、本発明の第２の実施形態に係る半導体集積回路の詳細な構成を示す図である。図５においては、電源回路７２の一部とコモン電位生成回路５０とが示されている。電源回路７２は、図３に示すものと同一である。
【００４２】
コモン電位生成回路５０は、第１の駆動回路５１と、第２の駆動回路５２とを含み、図１に示す制御回路４０から供給される制御信号ＰＯＬに基づいて、ＬＣＤパネルの共通電極に供給されるコモン電位ＶＣＯＭを出力ノードＮ１に生成する。
【００４３】
第１の駆動回路５１は、電源電位ＶＣＯＭＨと出力ノードＮ１との間に接続されたソース・ドレインを有するＰチャネルＭＯＳトランジスタＱＰ１と、電源電位ＶＣＯＭＬと出力ノードＮ１との間に接続されたソース・ドレインを有するＮチャネルＭＯＳトランジスタＱＮ１と、制御信号ＰＯＬに基づいてトランジスタＱＰ１及びＱＮ１のゲート電位を生成するゲート電位生成回路５１１とを含んでいる。
【００４４】
ゲート電位生成回路５１１は、制御信号ＰＯＬが第１のレベル（例えば、ローレベル）を有する間にトランジスタＱＰ１をオン状態とするように、トランジスタＱＰ１のゲート電位を生成し、制御信号ＰＯＬが第２のレベル（例えば、ハイレベル）を有する間にトランジスタＱＮ１をオン状態とするように、トランジスタＱＮ１のゲート電位を生成する。これにより、第１の駆動回路５１は、制御信号ＰＯＬが第１のレベルを有する間に、電源電位ＶＣＯＭＨを出力ノードＮ１に供給し、制御信号ＰＯＬが第２のレベルを有する間に、電源電位ＶＣＯＭＬを出力ノードＮ１に供給する。
【００４５】
第２の駆動回路５２は、電源電位ＶＯＵＴと出力ノードＮ１との間に接続されたソース・ドレインを有するＰチャネルＭＯＳトランジスタＱＰ２と、電源電位ＶＯＵＴＭと出力ノードＮ１との間に接続されたソース・ドレインを有するＮチャネルＭＯＳトランジスタＱＮ２と、制御信号ＰＯＬに基づいてトランジスタＱＰ２及びＱＮ２のゲート電位を生成するゲート電位生成回路５２３とを含んでいる。
【００４６】
ゲート電位生成回路５２３は、制御信号ＰＯＬが第１のレベルを有する間に、トランジスタＱＰ２を所定の期間ＴＡだけオン状態とするようにトランジスタＱＰ２のゲート電位を生成し、制御信号ＰＯＬが第２のレベルを有する間に、トランジスタＱＮ２を所定の期間ＴＢだけオン状態とするようにトランジスタＱＮ２のゲート電位を生成する。これらの期間ＴＡ及びＴＢは、駆動回路５１及び５２の出力レベル及び出力インピーダンスと、ＬＣＤパネルの容量Ｃ０とに応じて設定することができる。
【００４７】
例えば、駆動回路５１及び５２の合成出力インピーダンスＺとＬＣＤパネルの容量Ｃ０とによって定まる時定数Ｔ＝Ｚ・Ｃ０に基づいて、期間ＴＡ及びＴＢを、ＴＡ＝ＴＢ＝Ｔ〜４Ｔ程度となるように設定しても良い。ここで、駆動回路５１及び５２の合成出力インピーダンスＺが２Ωで、ＬＣＤパネルの容量Ｃ０が２５０ｐＦである場合には、時定数Ｔが５００ｐ秒となり、ＴＡ＝ＴＢ＝５００ｐ秒〜２μ秒とすることができる。
【００４８】
これにより、第２の駆動回路５２は、出力ノードＮ１の電位が電源電位ＶＣＯＭＨまで立ち上がる間に、電源電位ＶＣＯＭＨよりも高い電源電位ＶＯＵＴを出力ノードＮ１に供給してコモン電位ＶＣＯＭの立ち上がりを加速し、出力ノードＮ１の電位が電源電位ＶＣＯＭＬまで立ち下がる間に、電源電位ＶＣＯＭＬよりも低い電源電位ＶＯＵＴＭを出力ノードＮ１に供給してコモン電位ＶＣＯＭの立ち下がりを加速することができる。
【図面の簡単な説明】
【００４９】
【図１】本発明の一実施形態に係る半導体集積回路とＬＣＤパネルを示す図。
【図２】デマルチ駆動方式の半導体集積回路とＬＣＤパネルを示す図。
【図３】本発明の第１の実施形態に係る半導体集積回路の詳細な構成を示す図。
【図４】第２の駆動回路によってコモン電位の立ち上がりが改善される様子を示す図。
【図５】本発明の第２の実施形態に係る半導体集積回路の詳細な構成を示す図。
【符号の説明】
【００５０】
１０  ＲＡＭ、  ２０〜２３  ＤＡＣ、  ３０〜３３  オペアンプ、  ４０  制御回路、  ５０  コモン電位生成回路、  ６０  走査信号生成回路、  ７１、７２  電源回路、  ８１〜９３  スイッチ回路、  ５１１、５２３  ゲート電位生成回路、  ５２１、５２２  比較回路、  ７２１  電源電圧生成回路、  ７２２、７２３  増幅器、  １００  ＬＣＤパネル、  １１１〜１２３  ＴＦＴ、  Ｓ１〜Ｓ３  ソースライン、  Ｇ１、Ｇ２  ゲートライン、  Ｒ０〜Ｒ４  抵抗、  Ｃ０〜Ｃ４  容量、  ＱＰ１、ＱＰ２  Ｐチャネルトランジスタ、  ＱＮ１、ＱＮ２  Ｎチャネルトランジスタ
【図１】
2008209696.tif 000003
【図２】
2008209696.tif 000004
【図３】
2008209696.tif 000005
【図４】
2008209696.tif 000006
【図５】
2008209696.tif 000007