(57)【要約】【課題】有機化合物層を発光素子に用いる表示装置において、有機化合物層の劣化する速度が環境に左右されても、鮮明で、なおかつ所望の色を有する画像を表示することができるようにする。【解決手段】表示部と、センサ部とを有する表示装置であって、前記表示部は複数の表示用画素を有しており、前記複数の表示用画素は、スイッチング用ＴＦＴ、電流制御用ＴＦＴ、及び発光素子をそれぞれ有しており、前記センサ部は、第１のＴＦＴ、第２のＴＦＴ、及び受光ダイオードをそれぞれ有しており、前記スイッチング用ＴＦＴは前記電流制御用ＴＦＴの駆動を制御し、前記電流制御用ＴＦＴは前記発光素子の発光を制御する前記複数の表示用画素がそれぞれ有する発光素子の輝度が制御される表示装置。【選択図】図３
2008209939.tif 000002
【特許請求の範囲】
【請求項１】
表示部と、センサ部とを有する表示装置であって、
前記表示部は複数の表示用画素を有しており、
前記複数の表示用画素は、スイッチング用ＴＦＴ、電流制御用ＴＦＴ、及び発光素子をそれぞれ有しており、
前記センサ部は、第１のＴＦＴ、第２のＴＦＴ、及び受光ダイオードをそれぞれ有しており、
前記スイッチング用ＴＦＴは前記電流制御用ＴＦＴの駆動を制御し、
前記電流制御用ＴＦＴは前記発光素子の発光を制御し、
前記第２のＴＦＴは、ゲートと、定電流源に電気的に接続されたソースと、一定の電位に保たれているドレインとを有しており、
前記第１のＴＦＴのソースまたはドレインのいずれか一方は前記第２のＴＦＴのドレインと電気的に接続しており、
前記第１のＴＦＴのソースまたはドレインのいずれか他方は前記第２のＴＦＴのゲートと電気的に接続しており、
前記第１のＴＦＴのソースまたはドレインのいずれか他方は前記受光ダイオードと電気的に接続しており、
前記第１のＴＦＴがオンの時、前記第２のＴＦＴのゲートと前記第２のＴＦＴのドレインの電位は等しくなり、
前記第１のＴＦＴがオフの時、前記受光ダイオードを流れる電流に応じて前記第２のＴＦＴのゲートの電位が変化することによって、前記複数の表示用画素がそれぞれ有する発光素子の輝度が制御されることを特徴とする表示装置。
【請求項２】
表示部と、センサ部とを有する表示装置であって、
前記表示部は複数の表示用画素を有しており、
前記複数の表示用画素は、スイッチング用ＴＦＴ、電流制御用ＴＦＴ、及び発光素子をそれぞれ有しており、
前記センサ部は、第１のＴＦＴ、第２のＴＦＴ、及び受光ダイオードをそれぞれ有しており、
前記スイッチング用ＴＦＴは前記電流制御用ＴＦＴの駆動を制御し、
前記電流制御用ＴＦＴは前記発光素子の発光を制御し、
前記第２のＴＦＴは、ゲートと、定電流源に電気的に接続されたソースと、一定の電位に保たれているドレインとを有しており、
前記第１のＴＦＴのソースまたはドレインのいずれか一方は前記第２のＴＦＴのドレインと電気的に接続しており、
前記第１のＴＦＴのソースまたはドレインのいずれか他方は前記第２のＴＦＴのゲートと電気的に接続しており、
前記第１のＴＦＴのソースまたはドレインのいずれか他方は前記受光ダイオードと電気的に接続しており、
前記第１のＴＦＴがオンの時、前記第２のＴＦＴのゲートと前記第２のＴＦＴのドレインの電位は等しくなり、
前記第１のＴＦＴがオフの時、前記受光ダイオードを流れる電流に応じて前記第２のＴＦＴのゲートの電位が変化することによって、前記複数の表示用画素がそれぞれ有する発光素子の輝度が制御され、
前記第２のＴＦＴのソースは、補正回路と接続され、
前記補正回路は、Ａ／Ｄ変換回路と、演算回路と、補正メモリと、前記演算回路により補正されたデジタルの補正信号がアナログに変換されるＤ／Ａ変換回路とを有し、
前記Ａ／Ｄ変換回路は前記第２のＴＦＴから出力されたセンサ出力信号をデジタルのセンサ出力信号に変換し、
前記演算回路に前記デジタルのセンサ出力信号が入力され、
前記補正メモリに記憶されている補正基準データと前記デジタルのセンサ出力信号が前記演算回路で比較され、デジタルの補正信号が生成され、
前記デジタルの補正信号が前記Ｄ／Ａ変換回路に入力され、アナログに変換され、発光素子用電源に入力されることを特徴とする表示装置。
【請求項３】
表示部と、センサ部と、ソース信号線駆動回路と、ゲート信号線駆動回路とを有する表示装置であって、
前記表示部は複数の表示用画素を有しており、
前記複数の表示用画素は、スイッチング用ＴＦＴ、電流制御用ＴＦＴ、及び発光素子をそれぞれ有しており、
前記センサ部は、第１のＴＦＴ、第２のＴＦＴ、及び受光ダイオードをそれぞれ有しており、
前記ゲート信号線駆動回路から前記スイッチング用ＴＦＴが有するゲート電極に入力される信号によって、前記スイッチング用ＴＦＴの駆動が制御され、
前記ソース信号線駆動回路から前記スイッチング用ＴＦＴを介して前記電流制御用ＴＦＴが有するゲート電極に入力される信号によって、前記電流制御用ＴＦＴの駆動が制御され、
前記電流制御用ＴＦＴは前記発光素子の発光を制御し、
前記第２のＴＦＴは、ゲートと、定電流源に電気的に接続されたソースと、一定の電位に保たれているドレインとを有しており、
前記第１のＴＦＴのソースまたはドレインのいずれか一方は前記第２のＴＦＴのドレインと電気的に接続しており、
前記第１のＴＦＴのソースまたはドレインのいずれか他方は前記第２のＴＦＴのゲートと電気的に接続しており、
前記第１のＴＦＴのソースまたはドレインのいずれか他方は前記受光ダイオードと電気的に接続しており、
前記第１のＴＦＴがオンの時、前記第２のＴＦＴのゲートと前記第２のＴＦＴのドレインの電位は等しくなり、
前記第１のＴＦＴがオフの時、前記受光ダイオードを流れる電流に応じて前記第２のＴＦＴのゲートの電位が変化することによって、前記複数の表示用画素がそれぞれ有する発光素子の輝度が制御されることを特徴とする表示装置。
【請求項４】
請求項１乃至請求項３のいずれか１項において、
前記発光素子は、赤色、青色又は緑色に発光することを特徴とする表示装置。
【請求項５】
請求項１乃至請求項４のいずれか１項において、
前記第１のＴＦＴはｎチャネル型ＴＦＴであり、前記第２のＴＦＴはｐチャネル型ＴＦＴであることを特徴とする表示装置。
【請求項６】
請求項１乃至請求項４のいずれか１項において、
前記第１のＴＦＴはｐチャネル型ＴＦＴであり、前記第２のＴＦＴはｎチャネル型ＴＦＴであることを特徴とする表示装置。
【請求項７】
請求項１乃至請求項６のいずれか１項において、
前記受光ダイオードによって外光の輝度を検知することを特徴とする表示装置。
【請求項８】
表示部と、センサ部とを有する表示装置であって、
前記表示部は複数の表示用画素を有しており、
前記複数の表示用画素は、スイッチング用ＴＦＴ、電流制御用ＴＦＴ、及び発光素子をそれぞれ有しており、
前記センサ部は、第１のＴＦＴ、第２のＴＦＴ、及び第３のＴＦＴをそれぞれ有しており、
前記スイッチング用ＴＦＴは前記電流制御用ＴＦＴの駆動を制御し、
前記電流制御用ＴＦＴは前記発光素子の発光を制御し、
前記第３のＴＦＴは常にオフになっており、
前記第２のＴＦＴは、ゲートと、定電流源に電気的に接続されたソースと、一定の電位に保たれているドレインとを有しており、
前記第１のＴＦＴのソースまたはドレインのいずれか一方は前記第２のＴＦＴのドレインと電気的に接続しており、
前記第１のＴＦＴのソースまたはドレインのいずれか他方は前記第２のＴＦＴのゲートと電気的に接続しており、
前記第１のＴＦＴのソースまたはドレインのいずれか他方は前記第３のＴＦＴのドレインと電気的に接続しており、
前記第１のＴＦＴがオンの時、前記第２のＴＦＴのゲートと前記第２のＴＦＴのドレインの電位は等しくなり、
前記第１のＴＦＴがオフの時、前記第３のＴＦＴを流れるオフ電流に応じて前記第２のＴＦＴのゲート電極の電位が変化することによって、前記複数の表示用画素がそれぞれ有する発光素子の輝度が制御されることを特徴とする表示装置。
【請求項９】
表示部と、センサ部と、ソース信号線駆動回路と、ゲート信号線駆動回路とを有する表示装置であって、
前記表示部は複数の表示用画素を有しており、
前記複数の表示用画素は、スイッチング用ＴＦＴ、電流制御用ＴＦＴ、及び発光素子をそれぞれ有しており、
センサ部は、第１のＴＦＴ、第２のＴＦＴ、及び第３のＴＦＴをそれぞれ有しており、
前記ゲート信号線駆動回路から前記スイッチング用ＴＦＴが有するゲート電極に入力される信号によって、前記スイッチング用ＴＦＴが駆動し、
前記ソース信号線駆動回路から前記スイッチング用ＴＦＴを介して前記電流制御用ＴＦＴが有するゲート電極に入力される信号によって、前記電流制御用ＴＦＴの駆動が制御され、
前記電流制御用ＴＦＴは前記発光素子の発光を制御し、
前記第３のＴＦＴは常にオフになっており、
前記第２のＴＦＴは、ゲートと、定電流源に電気的に接続されたソースと、一定の電位に保たれているドレインとを有しており、
前記第１のＴＦＴのソースまたはドレインのいずれか一方は前記第２のＴＦＴのドレインと電気的に接続しており、
前記第１のＴＦＴのソースまたはドレインのいずれか他方は前記第２のＴＦＴのゲートと電気的に接続しており、
前記第１のＴＦＴのソースまたはドレインのいずれか他方は前記第３のＴＦＴドレインと電気的に接続しており、
前記第１のＴＦＴがオンの時、前記第２のＴＦＴのゲートと前記第２のＴＦＴのドレインの電位は等しくなり、
前記第１のＴＦＴがオフの時、前記第３のＴＦＴを流れるオフ電流に応じて前記第２のＴＦＴのゲート電極の電位が変化することによって、前記複数の表示用画素がそれぞれ有する発光素子の輝度が制御されることを特徴とする表示装置。
【請求項１０】
請求項８または請求項９において、
前記発光素子は、赤色、青色又は緑色に発光することを特徴とする表示装置。
【請求項１１】
請求項８乃至請求項１０のいずれか１項において、
前記第１のＴＦＴはｎチャネル型ＴＦＴであり、前記第２のＴＦＴはｐチャネル型ＴＦＴであり、前記第３のＴＦＴはｐチャネル型ＴＦＴであることを特徴とする表示装置。
【請求項１２】
請求項８乃至請求項１０のいずれか１項において、
前記第１のＴＦＴはｐチャネル型ＴＦＴであり、前記第２のＴＦＴはｎチャネル型ＴＦＴであり、前記第３のＴＦＴはｎチャネル型ＴＦＴであることを特徴とする表示装置。
【請求項１３】
請求項８乃至請求項１２のいずれか１項において、
前記第３のＴＦＴはボトムゲート型薄膜トランジスタであることを特徴とする表示装置。
【請求項１４】
請求項１乃至請求項１３のいずれか１項において、
前記発光素子は、陽極と陰極との間に有機化合物層を有しており、前記有機化合物層は低分子系有機物質またはポリマー系有機物質を有することを特徴とする表示装置。
【請求項１５】
請求項１４において、
前記低分子系有機物質は、Ａｌｑ３（トリス−８−キノリライト−アルミニウム）またはＴＰＤ（トリフェニルアミン誘導体）からなることを特徴とする表示装置。
【請求項１６】
請求項１４において、
前記ポリマー系有機物質は、ＰＰＶ（ポリフェニレンビニレン）、ＰＶＫ（ポリビニルカルバゾール）またはポリカーボネートからなることを特徴とする表示装置。
【請求項１７】
請求項１４において、
前記陽極は、酸化インジウムと酸化スズとの化合物、または酸化インジウムと酸化亜鉛との化合物でなる透明導電膜であることを特徴とする表示装置。
【請求項１８】
請求項８乃至請求項１７のいずれか１項において、
前記受第３のＴＦＴによって外光の輝度を検知することを特徴とする表示装置。
【請求項１９】
請求項１乃至請求項１８のいずれか１項に記載の前記表示装置とキーボード又は操作スイッチを用いることを特徴とするコンピュータ、ビデオカメラ、デジタルカメラ、ナビゲーションシステム、音響再生装置、ゲーム機器、携帯情報端末、または画像再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に形成された発光素子を、該基板とカバー材の間に封入した表示用パネルに関する。また、該表示用パネルにＩＣを実装した表示用モジュールに関する。なお本明細書において、表示用パネル及び表示用モジュールを発光装置（半導体表示装置）と総称する。本発明はさらに、該発光装置を用いた電子機器に関する。
【背景技術】
【０００２】
近年、基板上にＴＦＴを形成する技術が大幅に進歩し、アクティブマトリクス型の半導体表示装置（アクティブマトリクス型半導体表示装置）への応用開発が進められている。特に、ポリシリコン膜を用いたＴＦＴは、従来のアモルファスシリコン膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。
【０００３】
このようなアクティブマトリクス型半導体表示装置は、同一基板上に様々な回路や素子を作り込むことで製造コストの低減、半導体表示装置の小型化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
【０００４】
そしてさらに、自発光型素子として発光素子を有したアクティブマトリクス型の発光装置（アクティブマトリクス型発光装置）の研究が活発化している。発光装置は有機ＥＬ装置（ＯＥＬＤ：Organic EL Display）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Organic Light Emitting Diode）とも呼ばれている。
【０００５】
発光装置は、液晶表示装置と異なり自発光型である。発光素子（ＥＬ素子）は一対の電極（陽極と陰極）の間に有機化合物を含む層（以下、有機化合物層またはＥＬ層と記す）が挟まれた構造となっているが、有機化合物層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められている発光装置は殆どこの構造を採用している。
【０００６】
発光素子は、電場を加えることで発生するルミネッセンス（Electro Luminescence）が得られると、陽極層と、有機化合物層と、陰極層とを有する。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがあるが、本発明の発光装置は、どちらの発光を用いていても良い。
【０００７】
また他にも、電極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
【０００８】
本明細書において一対の電極間に設けられる全ての層を総称して有機化合物層と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全て有機化合物層に含まれる。
【０００９】
本明細書中では、陽極、有機化合物層及び陰極で形成される発光素子を発光素子と呼ぶ。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
発光装置を実用化する上で問題となっているのが、有機化合物層が有する有機材料の劣化による、発光素子の輝度の低下であった。
【００１１】
有機化合物層が有する有機材料は、水分、酸素、光、熱に弱く、これらのものによって有機化合物層の劣化が促進される。具体的には、発光装置を駆動するデバイスの構造、有機化合物層を構成する有機材料の特性、電極の材料、作成工程における条件、発光装置の駆動方法等により、有機化合物層の劣化の速度が左右される。
【００１２】
有機化合物層に一対の電極から一定の電圧をかけていても、有機化合物層が劣化することで、発光素子の輝度が低下する。そして発光素子の輝度が低下することによって、発光装置に表示される画像が不鮮明になる。
【００１３】
また、発光装置には大きく分けて四つのカラー化表示方式があり、Ｒ（赤）Ｇ（緑）Ｂ（青）に対応した三種類の発光素子を形成する方式、白色発光の発光素子とカラーフィルターを組み合わせた方式、青色又は青緑発光の発光素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を使用してＲＧＢに対応した発光素子を重ねる方式（ＲＧＢスタッキング法）がある。
【００１４】
有機化合物層を構成する有機材料は、有機化合物層の発光する色によって異なる。そのため、Ｒ（赤）Ｇ（緑）Ｂ（青）に対応した三種類の発光素子を用いたカラー化表示方式において、ＲＧＢに対応した三種類の発光素子が有する有機化合物層は、それぞれ異なる速度で劣化することがある。この場合、時間が経つにつれＲＧＢに対応した発光素子の輝度がそれぞれ異なってしまい、発光装置に所望の色を有する画像を表示することができなくなる。
【００１５】
本発明は上述したことに鑑み、有機化合物層が劣化しても、発光素子の輝度の低下を抑え、鮮明で所望のカラー表示を行うことが可能な発光装置を提供することを課題とする。
【課題を解決するための手段】
【００１６】
本発明の発光装置は、発光装置の画像を表示する部分（表示部）の輝度を検知して、該輝度を所望の値に補正するためのセンサ部を有する。センサ部は１つ又は複数の画素を有している。なお以下、本明細書において、センサ部が有する画素をセンサ用画素と呼ぶ。
【００１７】
センサ用画素は、発光素子と、該発光素子の輝度の変化量を検知する受光ダイオードとを有する。なお以下、本明細書において、センサ用画素が有する発光素子をセンサ用発光素子と呼ぶ。
【００１８】
センサ用発光素子は、表示部の画素（以下、表示用画素）が有する発光素子（以下、表示用発光素子）と同じ構成を有しており、少なくとも、一対の電極を構成している材料、有機化合物層の積層構造及び該有機化合物層を構成している材料がそれぞれ同じである。
【００１９】
そして任意に選ばれた表示用発光素子に入力される信号と同じ信号が、センサ用発光素子に入力される。なお本明細書において発光素子（表示用発光素子及びセンサ用発光素子）に信号が入力されるというのは、発光素子の有する電極の一つに該信号の電位が与えられ、発光素子の有する電極の一つに与えられた該信号の電位ともう一つの電極に与えられている一定の電位との電位差である発光素子駆動電圧が、有機化合物層に加えられることを意味する。
【００２０】
よってセンサ用発光素子と、任意に選ばれた表示用発光素子とでは、有機化合物層に加えられている電圧が同じであり、そのため有機化合物層の劣化する速度がほぼ等しい。よってセンサ用発光素子の輝度と表示用発光素子の輝度とは、時間を経てもほぼ等しい状態を保つ。
【００２１】
一方センサ用発光素子が発する光は、センサ用画素が有する受光ダイオードに照射される。そして該受光ダイオードはセンサ用発光素子の輝度を検知する。その検知されたセンサ用発光素子の輝度の情報をもとに、表示用発光素子の輝度が補正され、また同時にセンサ用発光素子の輝度も補正される。
【００２２】
本発明は上記構成によって、発光装置において有機化合物層が劣化しても、発光素子の輝度の低下を抑え、鮮明で所望のカラー表示を行うことが可能になる。
【００２３】
本発明の発光装置は、白色発光の表示用発光素子を用いたカラー表示方式であっても良いし、ＲＧＢのそれぞれの色に対応する表示用発光素子を用いたカラー表示方式であっても良い。ＲＧＢのそれぞれの色に対応する表示用発光素子を用いたカラー表示方式の場合、ＲＧＢのそれぞれの色に対応するセンサ用画素をセンサ部に設けることが好ましい。しかし本発明はこの構成に限定されず、ＲＧＢのうちの１つ又は２つの色に対応するセンサ用画素をセンサ部に設けても良い。
特に有機化合物層の劣化が著しい色に対応するセンサ用画素をセンサ部に設けることは、所望の色を有する画像を表示するのに有効である。
【００２４】
また、表示用発光素子とセンサ用発光素子とは、同じ条件で、同時に形成することが好ましい。上記構成によって、表示用発光素子とセンサ用発光素子とが有する有機化合物層の劣化する速度をより同じくすることができ、センサ用発光素子の輝度を表示用発光素子とより同じにすることができる。したがって、受光ダイオードが検知するセンサ用発光素子の輝度が、表示用発光素子の輝度により等しくなり、表示用発光素子の輝度の変化をより正確に検知し、表示用発光素子の輝度を所望の値に補正することが可能になる。
【００２５】
またセンサ部を表示部と同時に基板上に形成した場合、発光装置の作製工程は、センサ部を設けない場合の作製工程に受光ダイオードを形成する工程のみを追加するだけで良い。よって作製工程数を著しく増やす必要はなく、作製工程数を抑えることが可能である。
【００２６】
なお、表示部の一部をセンサ部として用いることも可能である。つまり、表示部が有する画素のうち、任意に選択された１つ又は複数の画素をセンサ用画素とし、他の画素を表示用画素とすることも可能である。この場合、センサ部が表示部に含まれない場合に比べて、センサ部を設けるスペースを省くことができるので、発光装置の大きさを抑えることができる。
【発明の効果】
【００２７】
本発明によって、発光装置を駆動するデバイスの構造、有機化合物層を構成する有機材料の特性、電極の材料、作成工程における条件、発光装置の駆動方法等により、有機化合物層の劣化する速度が左右されても、鮮明でなおかつ所望の色を有する画像を表示することが可能な発光装置を提供することができる。
【００２８】
また、表示用発光素子とセンサ用発光素子とは、同じ条件で、同時に形成することで、表示用発光素子とセンサ用発光素子とが有する有機化合物層の劣化する速度をより同じくすることができ、センサ用発光素子の輝度を表示用発光素子とより同じにすることができる。したがって、受光ダイオードが検知するセンサ用発光素子の輝度が、表示用発光素子の輝度により等しくなり、表示用発光素子の輝度の変化をより正確に検知し、所望の輝度に補正することが可能になる。
【００２９】
またセンサ部を表示部と同時に基板上に形成した場合、発光装置の作製工程は、センサ部を設けない場合の作製工程に受光ダイオードを形成する工程のみを追加するだけで良い。よって作製工程数を著しく増やす必要はなく、作製工程数を抑えることが可能である。
【００３０】
なお、表示部の一部をセンサ部として用いることで、センサ部が表示部に含まれない場合に比べて、センサ部を設けるスペースを省くことができるので、発光装置の大きさを抑えることができる。
【発明を実施するための最良の形態】
【００３１】
本発明の実施の形態について、図１〜図６を用いて説明する。
【００３２】
図１に、本発明の半導体表示装置に含まれる発光装置の上面図を示す。なお本実施の形態では、デジタル方式で駆動するカラー表示用の発光装置について説明する。しかし、本発明の発光装置の駆動方法はデジタル方式に限定されることはなく、アナログ方式で駆動することも可能である。また本実施の形態では、カラー表示の発光装置について説明するが、本発明の発光装置はカラー表示だけではなく、モノクロ表示を行うことも可能である。
【００３３】
表示部１０１、ソース信号線駆動回路１０２、ゲート信号線駆動回路１０３、センサ部１０６が図１に示すように設けられている。ソース信号線駆動回路１０２はシフトレジスタ１０２ａ、ラッチ（Ａ）１０２ｂ、ラッチ（Ｂ）１０２ｃを有している。
【００３４】
センサ部１０６は、ＲＧＢにそれぞれ対応したセンサ用画素１０４（Ｒセンサ用画素１０４ａ、Ｇセンサ用画素１０４ｂ、Ｂセンサ用画素１０４ｃ）を有している。なお本実施の形態では、ＲＧＢに対応した三種類の発光素子を用いたカラー化表示方式の発光装置について示しているが、本発明はこれに限定されない。
白色発光の発光素子を用いたカラー化表示方式を用いることも可能である。また本実施の形態では、センサ部１０６がＲＧＢにそれぞれ対応した３つのセンサ用画素を有しているが、本発明はこれに限定されない。ＲＧＢのうち、１つ又は２つの色に対応するセンサ用画素のみを設けるようにしても良い。
【００３５】
表示部１０１及びセンサ部１０６の詳しい回路図を図２に示す。表示部１０１はソース信号線（Ｓ１〜Ｓｘ）、電源供給線（Ｖ１〜Ｖｘ）、ゲート信号線（Ｇ１〜Ｇｙ）が設けられている。なお本実施の形態では、センサ部１０６と表示部１０１とを同じ基板上に設けているが、本発明はこれに限定されない。センサ部と表示部を異なる基板上に設け、ＦＰＣ等で接続する構成にしても良い。
【００３６】
表示部１０１は複数の表示用画素１０５を有している。表示用画素１０５は、ソース信号線（Ｓ１〜Ｓｘ）のいずれか１つと、電源供給線（Ｖ１〜Ｖｘ）のいずれか１つと、ゲート信号線（Ｇ１〜Ｇｙ）のいずれか１つとを有している。そして表示用画素１０５は、Ｒの表示を行う表示用画素と、Ｇの表示を行う表示用画素と、Ｂの表示を行う表示用画素とがある。
【００３７】
Ｒの表示を行う表示用画素のうち、任意に選ばれた表示用画素（ｐ、ｑ）はソース信号線Ｓｐ（ｐは１〜ｘの任意の数）、電源供給線Ｖｐ、ゲート信号線Ｇｑ（ｑは１〜ｙの任意の数）を含んでいる。そしてＲセンサ用画素１０４ａは、Ｒの表示を行う表示用画素（ｐ、ｑ）と同じく、ソース信号線Ｓｐ、電源供給線Ｖｐ、ゲート信号線Ｇｑを含んでいる。
【００３８】
また図示しないが、Ｇセンサ用画素１０４ｂも同様に、任意に選ばれたＧの表示を行う表示用画素が含んでいるのと同じソース信号線、電源供給線、ゲート信号線を含んでいる。そして同じく図示しないが、Ｂセンサ用画素１０４ｃも同様に、任意に選ばれたＢの表示を行う表示用画素が含んでいるのと同じソース信号線、電源供給線、ゲート信号線を含んでいる。
【００３９】
図３にセンサ用画素１０４ａ〜１０４ｃの詳しい構成を示す。点線で囲まれた領域がセンサ用画素１０４である。センサ用画素１０４はソース信号線Ｓ（Ｓ１〜Ｓｘのいずれか１つ）、電源供給線Ｖ（Ｖ１〜Ｖｘのいずれか１つ）、ゲート信号線Ｇ（Ｇ１〜Ｇｙのいずれか１つ）を含んでいる。
【００４０】
またセンサ用画素１０４（１０４ａ〜ｃ）はスイッチング用ＴＦＴ１３０、電流制御用ＴＦＴ１３１、センサ用発光素子１３２を有している。また図３ではコンデンサ１３３を有しているが、コンデンサ１３３を設けない構成にしても良い。
【００４１】
センサ用発光素子１３２は陽極と陰極と、陽極と陰極との間に設けられた有機化合物層とからなる。陽極が電流制御用ＴＦＴ１３１のドレイン領域と接続している場合、言い換えると陽極が画素電極の場合、対向電極である陰極は所定の電位（対向電位）に保たれる。逆に陰極が電流制御用ＴＦＴ１３１のドレイン領域と接続している場合、言い換えると陰極が画素電極の場合、対向電極である陽極は所定の電位（対向電位）に保たれる。
【００４２】
スイッチング用ＴＦＴ１３０のゲート電極はゲート信号線Ｇに接続されている。そしてスイッチング用ＴＦＴ１３０のソース領域とドレイン領域は、一方がソース信号線Ｓに、もう一方が電流制御用ＴＦＴ１３１のゲート電極に接続されている。
【００４３】
電流制御用ＴＦＴ１３１のソース領域とドレイン領域は、一方が電源供給線Ｖに、もう一方がセンサ用発光素子１３２に接続されている。コンデンサ１３３は電流制御用ＴＦＴ１３１のゲート電極と電源供給線Ｖとに接続して設けられている。
【００４４】
さらにセンサ用画素１０４は、リセット用ＴＦＴ１３４、バッファ用ＴＦＴ１３５、受光ダイオード１３６を有している。
【００４５】
リセット用ＴＦＴ１３４のゲート電極はリセット信号線ＲＬに接続されている。リセット用ＴＦＴ１３４のソース領域はセンサ用電源線ＶＢ及びバッファ用ＴＦＴ１３５のドレイン領域に接続されている。センサ用電源線ＶＢは常に一定の電位（基準電位）に保たれている。またリセット用ＴＦＴ１３４のドレイン領域は受光ダイオード１３６及びバッファ用ＴＦＴ１３５のゲート電極に接続されている。
【００４６】
バッファ用ＴＦＴ１３５のソース領域はセンサ出力配線ＦＬに接続されている。またセンサ出力配線ＦＬは定電流電源１３７に接続されており、常に一定の電流が流れている。そしてバッファ用ＴＦＴ１３５のドレイン領域は常に一定の基準電位に保たれているセンサ用電源線ＶＢに接続されており、バッファ用ＴＦＴ１３５はソースフォロワ（ｓｏｕｒｃｅ  ｆｏｌｌｏｗｅｒ）として機能する。
【００４７】
図示しないが、受光ダイオード１３６はカソードと、アノードと、カソードとアノードの間に設けられた光電変換層とを有している。
【００４８】
図４に表示用画素１０５の詳しい構成を示す。点線で囲まれた領域が表示用画素１０５である。表示用画素１０５はソース信号線Ｓ（Ｓ１〜Ｓｘのいずれか１つ）、電源供給線Ｖ（Ｖ１〜Ｖｘのいずれか１つ）、ゲート信号線Ｇ（Ｇ１〜Ｇｙのいずれか１つ）を含んでいる。
【００４９】
また表示用画素１０５はセンサ用画素１０４と同様に、スイッチング用ＴＦＴ１４０、電流制御用ＴＦＴ１４１、表示用発光素子１４２を有している。表示用発光素子１４２は図３で示したセンサ用発光素子１３２と同じ構成を有している。具体的には、表示用発光素子１４２とセンサ用発光素子１３２とは、一対の電極間に有機化合物層をそれぞれ有しており、一対の電極を構成している材料、有機化合物層の積層構造が、少なくともそれぞれ同じである。特にセンサ用発光素子１３２と表示用発光素子１４２の発する光の色が同じ場合、該有機化合物層を構成している材料（有機材料）も同じである。
【００５０】
表示用発光素子１４２は陽極と陰極と、陽極と陰極の間に設けられた有機化合物層とからなる。陽極が電流制御用ＴＦＴ１４１のドレイン領域と接続している場合、言い換えると陽極が画素電極の場合、対向電極である陰極は所定の電位（対向電位）に保たれる。逆に陰極が電流制御用ＴＦＴ１４１のドレイン領域と接続している場合、言い換えると陰極が画素電極の場合、対向電極である陽極は所定の電位（対向電位）に保たれる。
【００５１】
また図４ではコンデンサ１４３を有しているが、コンデンサ１４３を設けない構成にしても良い。
【００５２】
スイッチング用ＴＦＴ１４０のゲート電極はゲート信号線Ｇに接続されている。そしてスイッチング用ＴＦＴ１４０のソース領域とドレイン領域は、一方がソース信号線Ｓに、もう一方が電流制御用ＴＦＴ１４１のゲート電極に接続されている。
【００５３】
電流制御用ＴＦＴ１４１のソース領域とドレイン領域は、一方が電源供給線Ｖに、もう一方が表示用発光素子１４２に接続されている。コンデンサ１４３は電流制御用ＴＦＴ１４１のゲート電極と電源供給線Ｖとに接続して設けられている。
【００５４】
次に本実施の形態の発光装置の駆動方法について説明する。
【００５５】
図１を参照する。ソース信号線駆動回路１０２において、シフトレジスタ１０２ａにクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）が入力される。シフトレジスタ１０２ａは、これらのクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）に基づきタイミング信号を順に発生させ、後段の回路へタイミング信号を順次供給する。
【００５６】
なおシフトレジスタ１０２ａからのタイミング信号を、バッファ等（図示せず）によって緩衝増幅し、後段の回路へ緩衝増幅したタイミング信号を順次供給しても良い。タイミング信号が供給される配線には、多くの回路あるいは素子が接続されているために負荷容量（寄生容量）が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐために、このバッファが設けられる。
【００５７】
シフトレジスタ１０２ａからのタイミング信号は、ラッチ（Ａ）１０２ｂに供給される。ラッチ（Ａ）１０２ｂは、ｎビットデジタルビデオ信号（n bit digital video signals）を処理する複数のステージのラッチを有している。ラッチ（Ａ）１０２ｂは、前記タイミング信号が入力されると同時に、画像情報を有するｎビットのデジタルのビデオ信号（デジタルビデオ信号）を順次書き込み、保持する。
【００５８】
なお、ラッチ（Ａ）１０２ｂにデジタルビデオ信号を取り込む際に、ラッチ（Ａ）１０２ｂが有する複数のステージのラッチに、順にデジタルビデオ信号を入力しても良い。しかし本発明はこの構成に限定されない。ラッチ（Ａ）１０２ｂが有する複数のステージのラッチをいくつかのグループに分け、各グループごとに並行して同時にデジタルビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば４つのステージごとにラッチをグループに分けた場合、４分割で分割駆動すると言う。
【００５９】
ラッチ（Ａ）１０２ｂの全てのステージのラッチにデジタルビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。すなわち、ラッチ（Ａ）１０２ｂ中で一番左側のステージのラッチにデジタルビデオ信号の書き込みが開始される時点から、一番右側のステージのラッチにデジタルビデオ信号の書き込みが終了する時点までの時間間隔がライン期間である。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【００６０】
１ライン期間が終了すると、ラッチ（Ｂ）１０２ｃにラッチシグナル（Latch Signal）が供給される。この瞬間、ラッチ（Ａ）１０２ｂに書き込まれ保持されているデジタルビデオ信号は、ラッチ（Ｂ）１０２ｃに一斉に送出され、ラッチ（Ｂ）１０２ｃの全ステージのラッチに書き込まれ、保持される。
【００６１】
デジタルビデオ信号をラッチ（Ｂ）１０２ｃに送出し終えたラッチ（Ａ）１０２ｂは、シフトレジスタ１０２ａからのタイミング信号に基づき、再びデジタルビデオ信号の書き込みを順次行う。
【００６２】
この２順目の１ライン期間中には、ラッチ（Ｂ）１０２ｂに書き込まれ、保持されているデジタルビデオ信号がソース信号線に入力される。
【００６３】
一方、ゲート信号線駆動回路１０３は、それぞれシフトレジスタ、バッファ（いずれも図示せず）を有している。また場合によっては、ゲート信号線駆動回路１０３が、シフトレジスタ、バッファの他にレベルシフトを有していても良い。
【００６４】
ゲート信号線駆動回路１０３において、シフトレジスタ（図示せず）からのタイミング信号がバッファ（図示せず）に供給され、対応するゲート信号線（走査線とも呼ぶ）に供給される。ゲート信号線には、１ライン分のスイッチング用ＴＦＴのゲート電極が接続されており、１ライン分全てのスイッチング用ＴＦＴを同時にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【００６５】
なおソース信号線駆動回路１０２とゲート信号線駆動回路１０３の数、構成及びその駆動方法は、本実施の形態で示した構成に限定されない。
【００６６】
図５に、本発明の発光装置を、デジタル方式で駆動させて表示を行った場合のタイミングチャートを示す。
【００６７】
まず、１フレーム期間（Ｆ）をｎ個のサブフレーム期間（ＳＦ１〜ＳＦｎ）に分割する。なお、画素部の全ての画素が１つの画像を表示する期間を１フレーム期間（Ｆ）と呼ぶ。
【００６８】
発光装置は１秒間に６０以上のフレーム期間を設けることが好ましい。１秒間に表示される画像の数を６０以上にすることで、視覚的にフリッカ等の画像のちらつきを抑えることが可能になる。
【００６９】
なお、１フレーム期間をさらに複数に分割した期間をサブフレーム期間（ＳＦ）と呼ぶ。階調数が多くなるにつれて１フレーム期間におけるサブフレーム期間の数も増える。
【００７０】
サブフレーム期間はアドレス期間（Ｔａ）とサステイン期間（Ｔｓ）とに分けられる。アドレス期間とは、１サブフレーム期間中、全ての画素にデジタルビデオ信号を入力する期間である。サステイン期間（点灯期間とも呼ぶ）とは、アドレス期間において画素に入力されたデジタルビデオ信号によって、発光素子を発光又は非発光の状態にし、表示を行う期間を示している。
【００７１】
ＳＦ１〜ＳＦｎが有するアドレス期間（Ｔａ）をそれぞれＴａ１〜Ｔａｎとする。ＳＦ１〜ＳＦｎが有するサステイン期間（Ｔｓ）をそれぞれＴｓ１〜Ｔｓｎとする。
【００７２】
電源供給線（Ｖ１〜Ｖｘ）の電位は所定の電位（電源電位）に保たれている。
【００７３】
まずアドレス期間Ｔａにおいて、表示用発光素子１４２及びセンサ用発光素子１３２の対向電極の電位は、電源電位と同じ高さに保たれている。
【００７４】
そしてゲート信号線Ｇ１にゲート信号が入力され、表示用画素１０５が有するスイッチング用ＴＦＴ１４０及びセンサ用画素１０４が有するスイッチング用ＴＦＴ１３０のうち、ゲート信号線Ｇ１に接続されている全てのスイッチング用ＴＦＴがＯＮ（オン）の状態になる。なお本明細書において、ＴＦＴがオンの状態になることを、ＴＦＴが駆動すると呼ぶ。
【００７５】
そしてゲート信号線Ｇ１に接続されている全てのスイッチング用ＴＦＴがＯＮになった状態で、ソース信号線駆動回路１０２からソース信号線（Ｓ１〜Ｓｘ）
にデジタルビデオ信号が入力される。デジタルビデオ信号は「０」または「１」の情報を有しており、「０」と「１」のデジタルビデオ信号は、一方がＨｉ（Ｈｉｇｈ）、一方がＬｏ（Ｌｏｗ）の電圧を有する信号である。
【００７６】
そしてソース信号線（Ｓ１〜Ｓｘ）に入力されたデジタルビデオ信号は、ＯＮの状態のスイッチング用ＴＦＴを介して、該スイッチング用ＴＦＴのソース領域又はドレイン領域に接続された電流制御用ＴＦＴのゲート電極に入力される。
【００７７】
次にゲート信号線Ｇ２にゲート信号が入力される。ゲート信号線Ｇ２に接続されているスイッチング用ＴＦＴ１５０１全てがＯＮの状態になる。そして表示用画素１０５が有するスイッチング用ＴＦＴ１４０及びセンサ用画素１０４が有するスイッチング用ＴＦＴ１３０のうち、ゲート信号線Ｇ２に接続されている全てのスイッチング用ＴＦＴをＯＮの状態にする。
【００７８】
そしてゲート信号線Ｇ２に接続されている全てのスイッチング用ＴＦＴがＯＮにされた状態で、ソース信号線駆動回路１０２からソース信号線（Ｓ１〜Ｓｘ）
にデジタルビデオ信号が入力される。ソース信号線（Ｓ１〜Ｓｘ）に入力されたデジタルビデオ信号は、ＯＮの状態のスイッチング用ＴＦＴを介して、該スイッチング用ＴＦＴのソース領域又はドレイン領域に接続された電流制御用ＴＦＴのゲート電極に入力される。
【００７９】
上述した動作をゲート信号線Ｇｙまで繰り返し、全ての表示用画素１０５及びセンサ用画素１０４にデジタルビデオ信号が入力される。全ての表示用画素１０５及びセンサ用画素１０４にデジタルビデオ信号が入力されるまでの期間がアドレス期間である。なおｎ個のサブフレーム期間がそれぞれ有するアドレス期間（Ｔａ１〜Ｔａｎ）の長さは全て同じである。
【００８０】
アドレス期間Ｔａが終了すると同時にサステイン期間となる。サステイン期間において、全ての発光素子の対向電極の電位は、電源電位が画素電極に与えられたときに発光素子が発光する程度に、電源電位との間に電位差を有する高さになる。
【００８１】
そしてサステイン期間において、表示用画素１０５及びセンサ用画素１０４が有する全てのスイッチング用ＴＦＴは、オフの状態となる。そして表示用画素１０５及びセンサ用画素１０４に入力されたデジタルビデオ信号が、各画素が有する電流制御用ＴＦＴのゲート電極に入力される。
【００８２】
本実施の形態では、デジタルビデオ信号が「０」の情報を有していた場合、電流制御用ＴＦＴはオフの状態になる。よって発光素子の画素電極は対向電極の電位に保たれたままである。その結果、「０」の情報を有するデジタルビデオ信号が入力された画素において、発光素子は発光しない。
【００８３】
逆に本実施の形態では、「１」の情報を有していた場合、電流制御用ＴＦＴはオンの状態になる。よって電源電位が発光素子の画素電極に与えられる。その結果、「１」の情報を有するデジタルビデオ信号が入力された画素が有する発光素子は発光する。
【００８４】
このように、画素に入力されるデジタルビデオ信号の有する情報によって、発光素子が発光または非発光の状態になり、画素は表示を行う。
【００８５】
サステイン期間が終了すると同時に、１つのサブフレーム期間が終了する。そして次のサブフレーム期間が出現し、再びアドレス期間に入り、全画素にデジタルビデオ信号を入力したら、再びサステイン期間に入る。なお、サブフレーム期間の出現する順序は任意である。
【００８６】
以下、残りのサブフレーム期間においても同様の動作を繰り返し、表示を行う。ｎ個のサブフレーム期間が終了したら、１フレーム期間が終了する。
【００８７】
また本発明において、ｎ個のサステイン期間Ｔｓ１、…、Ｔｓｎの長さの比は、Ｔｓ１：Ｔｓ２：Ｔｓ３：…：Ｔｓ（ｎ−１）：Ｔｓｎ＝２0：２-1：２-2：…：２-(n-2)：２-(n-1)で表される。
【００８８】
各画素の階調は、１フレーム期間においてどのサブフレーム期間を選択して発光させるかによって決まる。例えば、ｎ＝８のとき、全部のサステイン期間で発光した場合の画素の輝度を１００％とすると、Ｔｓ１とＴｓ２において画素が発光した場合には７５％の輝度が表現でき、Ｔｓ３とＴｓ５とＴｓ８を選択した場合には１６％の輝度が表現できる。
【００８９】
なお本実施の形態では、アドレス期間において対向電極の電位を電源電位と同じ電位に保っていたため、発光素子は発光しなかった。しかし本発明はこの構成に限定されない。画素電極に電源電位が与えられたときに発光素子が発光する程度の電位差を、対向電位と電源電位との間に常に設け、アドレス期間においても表示期間と同様に表示を行うようにしても良い。ただしこの場合、サブフレーム期間全体が実際に表示を行う期間となるので、サブフレーム期間の長さを、ＳＦ１：ＳＦ２：ＳＦ３：…：ＳＦ（ｎ−１）：ＳＦｎ＝２0：２-1：２-2：…：２-(n-2)：２-(n-1)となるように設定する。上記構成により、アドレス期間を発光させない駆動方法に比べて、高い輝度の画像が得られる。
【００９０】
上述したように、表示用発光素子が発光又は非発光状態になることで画像が表示部に表示されるのと同時に、センサ用発光素子も表示用発光素子と同じく発光又は非発光状態になる。
【００９１】
次にセンサ部１０６において、受光ダイオード１３６がセンサ用発光素子１３２の輝度を検知する仕組みについて説明する。
【００９２】
センサ用画素１０４が有するリセット用ＴＦＴ１３４とバッファ用ＴＦＴ１３５は、どちらか一方がｎチャネル型ＴＦＴで、残りの一方がｐチャネル型ＴＦＴであることが望ましい。
【００９３】
まずリセット信号線ＲＬに入力されたリセット信号によって、リセット用ＴＦＴ１３４がオンの状態になる。よってセンサ用電源線ＶＢの基準電位がバッファ用ＴＦＴ１３５のゲート電極に与えられる。そしてバッファ用ＴＦＴ１３５のソース領域はセンサ出力配線ＦＬを介して定電流電源に接続されており、バッファ用ＴＦＴ１３５のソース領域とゲート電極の電位差ＶGSは常に一定である。よってバッファ用ＴＦＴ１３５のソース領域は、基準電位からＶGSを差し引いた電位に保たれる。なお本明細書では、リセット用ＴＦＴ１３４がオンの状態である期間をリセット期間と呼ぶ。
【００９４】
次にリセット信号線ＲＬに入力されたリセット信号の電位が変化して、リセット用ＴＦＴ１３４がオフの状態になる。よってセンサ用電源線ＶＢの基準電位は、バッファ用ＴＦＴ１３５のゲート電極に与えられない。なお、リセット用ＴＦＴ１３４がオフの状態にある期間を、本明細書ではサンプル期間と呼ぶ。
【００９５】
デジタル方式で駆動する発光装置の場合、サンプル期間はアドレス期間Ｔａよりも長く、なおかつ発光素子１３２が発光しているサステイン期間Ｔｓと重なっている。
【００９６】
受光ダイオード１３６にセンサ用発光素子１３２の光が照射されることで、受光ダイオード１３６に電流が流れる。そのため、リセット期間において一定だったバッファ用ＴＦＴ１３５のゲート電極の電位は、サンプル期間において変化し、その電位の変化の大きさは受光ダイオード１３６に流れる電流の大きさによって変わる。
【００９７】
受光ダイオード１３６に流れる電流は、受光ダイオード１３６に照射される光の強さに比例する。つまりセンサ用発光素子１３２の輝度が高いときと低いときとでは、輝度の高いときの方が、受光ダイオード１３６により大きな電流が流れることになる。よって、センサ用発光素子１３２の輝度が高いときの方が、輝度の低いときに比べて、バッファ用ＴＦＴ１３５のゲート電極の電位は大きく変化する。
【００９８】
バッファ用ＴＦＴ１３５のソース領域とゲート電極の電位差ＶGSは常に一定であるので、バッファ用ＴＦＴ１３５のソース領域は、バッファ用ＴＦＴ１３５のゲート電極の電位からＶGSを差し引いた電位に保たれる。そのためバッファ用ＴＦＴ１３５のゲート電極の電位が変化すると、それに伴ってバッファ用ＴＦＴ１３５のソース領域の電位も変化する。
【００９９】
バッファ用ＴＦＴ１３５のソース領域の電位はセンサ出力配線ＦＬに与えられ、センサ出力信号として補正回路に入力される。
【０１００】
図６に補正回路２０１のブロック図を示す。補正回路２０１は表示部１０１又はセンサ部１０６と同じ基板上に設けられていても良く、またＩＣチップ上に設けてＦＰＣ等によりセンサ部１０６と接続しても良い。
【０１０１】
補正回路２０１はＡ／Ｄ変換回路２０２、演算回路２０３、補正メモリ２０４、Ｄ／Ａ変換回路２０５を有している。なお、図６には補正メモリ２０４が演算回路２０３の一部である場合の構成を示したが、補正メモリ２０４が演算回路２０３と別個に設けられていても良い。
【０１０２】
センサ出力配線ＦＬからセンサ出力信号がＡ／Ｄ変換回路２０２に入力され、デジタルのセンサ出力信号に変換されて出力される。Ａ／Ｄ変換回路２０２から出力されたデジタルのセンサ出力信号は、演算回路２０３に入力される。
【０１０３】
補正メモリ２０４には、センサ用発光素子１３２が理想の輝度を有しているときに、演算回路２０３に入力されるデジタルのセンサ出力信号のデータ（補正基準データ）が記憶されている。
【０１０４】
演算回路２０３は、実際に演算回路２０３に入力されたデジタルのセンサ出力信号と、補正メモリ２０４に記憶されている補正基準データとを比較する。そして比較した実際のセンサ出力信号と補正基準データとの差から、表示用発光素子１４２及びセンサ用発光素子１３２が理想の輝度を得るために必要な電源供給線Ｖの電位（電源電位）の高さを算出する。そして、演算回路２０３は、その電源電位の高さの情報を有するデジタルの補正信号をＤ／Ａ変換回路２０５に入力する。
【０１０５】
Ｄ／Ａ変換回路２０５に入力されたデジタルの補正信号は、アナログに変換され、発光素子用電源２０６に入力される。発光素子用電源２０６は、入力されたアナログの補正信号によって定められた高さの電源電位を、電源供給線（Ｖ１〜Ｖｘ）に与える。発光素子の輝度が低下した場合には、それを補うように電源供給線の電源電位を調整し、輝度を向上させるように補正が働く。
【０１０６】
なおＲＧＢに対応する３種類の発光素子を用いた発光装置の場合、補正回路２０１及び発光素子用電源２０６は補正したい色ごとに設ける必要がある。つまりＲＧＢそれぞれの色について補正を行う場合、補正回路２０１及び発光素子用電源２０６はそれぞれ３つづつ必要となる。
【０１０７】
また、発光の色が白色、青色、青緑色等の単色である発光素子を用いた発光装置の場合、補正回路２０１及び発光素子用電源２０６は１つづつ設けても良いし、補正したい色ごとに設けても良い。有機化合物層は、有機化合物層に照射する光の波長によっても劣化の速度が異なる。そのため、白色発光の発光素子とカラーフィルターとを用いた発光装置の場合、補正したい色ごとに補正回路２０１及び発光素子用電源２０６を設けることで、より正確に各色に対応する発光素子の輝度を補正することができ、より鮮明で、なおかつ所望の色の画像を表示することができる。
【０１０８】
本発明は上記構成によって、発光装置において有機化合物層が劣化しても、表示用発光素子１４２及びセンサ用発光素子１３２が理想の輝度を有することができ、鮮明でなおかつ所望のカラー表示を行うことが可能になる。
【０１０９】
なお本実施の形態では、センサ部はＲＧＢそれぞれの色に対応したセンサ用画素を１つづつ有していたが、本発明はこれに限定されない。各色に対応したセンサ用画素は複数存在していても良い。
【０１１０】
以下に、本発明の実施例について説明する。
【実施例１】
【０１１１】
本実施例では、アナログ方式で駆動する本発明の発光装置について、図７〜図９を用いて説明する。
【０１１２】
図７に、本発明の半導体表示装置の一部である発光装置の上面図を示す。本実施例では、カラー表示の発光装置について説明するが、本発明の発光装置はカラー表示だけではなく、モノクロ表示を行うことも可能である。
【０１１３】
表示部３０１、ソース信号線駆動回路３０２、ゲート信号線駆動回路３０３、センサ部３０６が図７に示すように設けられている。ソース信号線駆動回路３０２はシフトレジスタ３０２ａ、レベルシフト３０２ｂ、サンプリング回路３０２ｃを有している。
【０１１４】
センサ部３０６は、ＲＧＢにそれぞれ対応したセンサ用画素３０４（Ｒセンサ用画素３０４ａ、Ｇセンサ用画素３０４ｂ、Ｂセンサ用画素３０４ｃ）を有している。なお本実施例では、ＲＧＢに対応した三種類の発光素子を用いたカラー化表示方式の発光装置について示しているが、本実施例はこれに限定されない。白色発光の発光素子を用いたカラー化表示方式を用いることも可能である。また本実施例では、センサ部３０６がＲＧＢにそれぞれ対応した３つのセンサ用画素を有しているが、本発明はこれに限定されない。ＲＧＢのうち、１つ又は２つの色に対応するセンサ用画素のみを設けるようにしても良い。
【０１１５】
表示部３０１及びセンサ部３０６の詳しい構成は、デジタル方式で駆動する場合と同じなので図２を参照する。なお、図７の表示部３０１、センサ部３０６、Ｒセンサ用画素３０４ａ、Ｇセンサ用画素３０４ｂ、Ｂセンサ用画素３０４ｃは、それぞれ図２の表示部１０１、センサ部１０６、Ｒセンサ用画素１０４ａ、Ｇセンサ用画素１０４ｂ、Ｂセンサ用画素１０４ｃに相当する。
【０１１６】
なお本実施例では、センサ部と表示部とを同じ基板上に設けているが、本発明はこれに限定されない。センサ部と表示部を異なる基板上に設け、ＦＰＣ等で接続する構成にしても良い。
【０１１７】
表示部３０１は複数の表示用画素を有している。なお本実施例の表示用画素は、図２で示すところの表示用画素１０５に相当する。表示用画素は、ソース信号線（Ｓ１〜Ｓｘ）のいずれか１つと、電源供給線（Ｖ１〜Ｖｘ）のいずれか１つと、ゲート信号線（Ｇ１〜Ｇｙ）のいずれか１つとを有している。そして表示用画素は、Ｒの表示を行う表示用画素と、Ｇの表示を行う表示用画素と、Ｂの表示を行う表示用画素とがある。
【０１１８】
Ｒの表示を行う任意に選ばれた表示用画素（ｐ、ｑ）は、ソース信号線Ｓｐ（ｐは１〜ｘの任意の数）、電源供給線Ｖｐ、ゲート信号線Ｇｑ（ｑは１〜ｙの任意の数）を含んでいる。そしてＲセンサ用画素３０４ａは、表示用画素（ｐ、ｑ）と同じく、ソース信号線Ｓｐ、電源供給線Ｖｐ、ゲート信号線Ｇｑを含んでいる。
【０１１９】
また、Ｇセンサ用画素３０４ｂも同様に、任意に選ばれたＧの表示を行う表示用画素が含んでいるのと同じソース信号線、電源供給線、ゲート信号線を含んでいる。また、Ｂセンサ用画素３０４ｃも同様に、任意に選ばれたＢの表示を行う表示用画素が含んでいるのと同じソース信号線、電源供給線、ゲート信号線を含んでいる。
【０１２０】
表示用画素とセンサ用画素３０４の構成は、デジタル方式で駆動する場合の図３及び図４と同じであるので、説明は実施の形態を参照する。
【０１２１】
次に本実施例の発光装置の駆動方法について説明する。
【０１２２】
図７を参照する。ソース信号線駆動回路３０２において、シフトレジスタ３０２ａにクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）が入力される。シフトレジスタ３０２ａは、これらのクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）に基づきタイミング信号を順に発生させ、後段の回路へタイミング信号を順次供給する。
【０１２３】
シフトレジスタ３０２ａからのタイミング信号は、レベルシフト３０２ｂにおいて電圧の振幅を大きくされ、サンプリング回路３０２ｃに入力される。そしてタイミング信号に同期して、サンプリング回路３０２ｃが有するアナログスイッチによってアナログの画像情報を有する信号（アナログビデオ信号）がサンプリングされ、対応するソース信号線に入力される。
【０１２４】
なおソース信号線駆動回路３０２は、バッファを有していても良い。タイミング信号が供給される配線には、多くの回路あるいは素子が接続されているために負荷容量（寄生容量）が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐためには、バッファが有効である。
【０１２５】
一方、ゲート信号線駆動回路３０３は、それぞれシフトレジスタ、バッファ（いずれも図示せず）を有している。また場合によっては、ゲート信号線駆動回路３０３が、シフトレジスタ、バッファの他にレベルシフトを有していても良い。
【０１２６】
ゲート信号線駆動回路３０３において、シフトレジスタ（図示せず）からのタイミング信号がバッファ（図示せず）に供給され、対応するゲート信号線（走査線とも呼ぶ）に供給される。ゲート信号線には、１ライン分のスイッチング用ＴＦＴのゲート電極が接続されており、１ライン分全てのスイッチング用ＴＦＴを同時にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
【０１２７】
なおソース信号線駆動回路３０２とゲート信号線駆動回路３０３の数、構成及びその駆動方法は、本実施例で示した構成に限定されない。
【０１２８】
次に本発明の発光装置をアナログ方式で駆動させた場合のタイミングチャートを図８に示す。１つのゲート信号線がゲート信号によって選択されてから、その次に別のゲート信号線が選択されるまでの期間を１ライン期間（Ｌ）と呼ぶ。また１つの画像が表示されてから次の画像が表示されるまでの期間が１フレーム期間（Ｆ）に相当する。ゲート信号線がｙ本ある場合、１フレーム期間中にｙ個のライン期間（Ｌ１〜Ｌｙ）が設けられる。
【０１２９】
まず電源供給線（Ｖ１〜Ｖｘ）は所定の電源電位に保たれている。そして対向電極の電位も所定の電位に保たれている。対向電極の電位は、電源電位が画素電極に与えられたとき発光素子が発光する程度に、電源電位との間に電位差を有している。
【０１３０】
第１のライン期間（Ｌ１）においてゲート信号線Ｇ１にはゲート信号線駆動回路３０３から選択信号が入力される。そして、ソース信号線（Ｓ１〜Ｓｘ）に順にサンプリングされたアナログビデオ信号が入力される。ゲート信号線Ｇ１に接続された全てのスイッチング用ＴＦＴは選択信号によってオンの状態になるので、ソース信号線に入力されたアナログビデオ信号は、スイッチング用ＴＦＴを介して電流制御用ＴＦＴのゲート電極に入力される。
【０１３１】
電流制御用ＴＦＴのチャネル形成領域を流れる電流の量は、そのゲート電極に入力される信号の電位の高さ（電圧）によって制御される。よって、発光素子の画素電極の電位の高さは、電流制御用ＴＦＴのゲート電極に入力されたアナログビデオ信号の電位の高さによって決まる。そして発光素子はアナログビデオ信号の電位に制御されて発光する。
【０１３２】
上述した動作を繰り返し、にソース信号線（Ｓ１〜Ｓｘ）へのアナログビデオ信号の入力が終了すると、第１のライン期間（Ｌ１）が終了する。なお、ソース信号線（Ｓ１〜Ｓｘ）へのアナログビデオ信号の入力が終了するまでの期間と水平帰線期間とを合わせて１つのライン期間としても良い。そして次に第２のライン期間（Ｌ２）となりゲート信号線Ｇ２に選択信号が入力される。そして第１のライン期間（Ｌ１）と同様にソース信号線（Ｓ１〜Ｓｘ）に順にアナログビデオ信号が入力される。
【０１３３】
そして全てのゲート信号線（Ｇ１〜Ｇｙ）に選択信号が入力されると、全てのライン期間（Ｌ１〜Ｌｙ）が終了する。全てのライン期間（Ｌ１〜Ｌｙ）が終了すると、１フレーム期間が終了する。１フレーム期間中において全ての画素が表示を行い、１つの画像が形成される。なお全てのライン期間（Ｌ１〜Ｌｙ）と垂直帰線期間とを合わせて１フレーム期間としても良い。
【０１３４】
以上のように、ソース信号線に入力されるアナログビデオ信号の電位によって発光素子の輝度が制御され、その輝度の制御によって階調表示がなされる。
【０１３５】
次に、センサ部３０６から出力されるセンサ出力信号によって、表示用発光素子及びセンサ用発光素子の輝度がどのように補正されるかについて、図９を用いて説明する。なお、図７に示したセンサ用画素において、受光ダイオードがセンサ用発光素子の輝度を検知し、センサ出力信号がセンサ出力配線に入力されるまでの過程は、実施の形態で示したデジタル駆動の発光装置の場合と同じなので、説明は省略する。
【０１３６】
サンプル期間において、受光ダイオードで検知されたセンサ用発光素子の輝度の情報を有するセンサ出力信号は、センサ出力配線ＦＬを介してビデオ信号補正回路に入力される。
【０１３７】
図９にビデオ信号補正回路４０１のブロック図を示す。ビデオ信号補正回路４０１は表示部３０１又はセンサ部３０６と同じ基板上に設けても良く、またＩＣチップ上に設けてＦＰＣ等によりセンサ部３０６と接続していても良い。
【０１３８】
ビデオ信号補正回路４０１はＡ／Ｄ変換回路４０２、演算回路４０３、補正メモリ４０４、Ｄ／Ａ変換回路４０５を有している。なお、図９には補正メモリ４０４が演算回路４０３の一部である場合の構成を示したが、補正メモリ４０４が演算回路４０３と別個に設けられていても良い。
【０１３９】
シグナルジェネレータ４０６はデジタルの画像情報を有する信号（デジタルビデオ信号）を生成し、演算回路４０３に入力している。なお、シグナルジェネレータ４０６から出力される画像情報を有する信号（ビデオ信号）がアナログだった場合、Ａ／Ｄ変換回路によってデジタルのビデオ信号に変換してから、演算回路４０３に入力するようにする。
【０１４０】
センサ出力配線ＦＬからセンサ出力信号がＡ／Ｄ変換回路４０２に入力され、デジタルのセンサ出力信号に変換されて出力される。Ａ／Ｄ変換回路４０２から出力されたデジタルのセンサ出力信号は、演算回路４０３に入力される。
【０１４１】
補正メモリ４０４には、表示用発光素子及びセンサ用発光素子が理想の輝度を有しているときに、演算回路４０３に入力されるデジタルのセンサ出力信号のデータ（補正基準データ）が記憶されている。
【０１４２】
演算回路４０３は、実際に演算回路４０３に入力されたデジタルのセンサ出力信号と、補正メモリ４０４に記憶されている補正基準データとを比較する。そして比較した実際のセンサ出力信号と補正基準データとの差をもとに、シグナルジェネレータ４０６から演算回路４０３に入力されたデジタルビデオ信号を補正する。なおこの時、補正後のデジタルビデオ信号は、アナログに変換された際に表示用発光素子及びセンサ用発光素子が理想の輝度を得るために必要な電位を有していることが重要である。
【０１４３】
なお演算回路４０３には、各色に対応したセンサ出力信号が入力されている。
例えば本実施例の場合、Ｒセンサ用画素３０４ａと、Ｇセンサ用画素３０４ｂと、Ｂセンサ用画素３０４ｃとからそれぞれ出力されている３つのセンサ出力信号が、演算回路４０３に入力されている。演算回路４０３では、各色に対応する画素（表示用画素及びセンサ用画素）に所望の高さの電位を有するアナログビデオ信号がサンプリングされて入力されるように、デジタルビデオ信号を補正する。
【０１４４】
次に演算回路４０３から、補正後のデジタルビデオ信号がＤ／Ａ変換回路４０５に入力する。Ｄ／Ａ変換回路４０５に入力された補正後のデジタルビデオ信号は、アナログに変換され、アナログビデオ信号としてソース信号線駆動回路３０２のサンプリング回路３０２ｃに入力される。アナログビデオ信号は、表示用発光素子及びセンサ用発光素子が理想の輝度を得るために必要な電位を有している。
【０１４５】
本発明は上記構成によって、発光装置において有機化合物層が劣化しても、表示用発光素子及びセンサ用発光素子が理想の輝度を有することができ、鮮明で所望のカラー表示を行うことが可能になる。
【０１４６】
なお本実施の形態では、センサ部はＲＧＢそれぞれの色に対応したセンサ用画素を１つづつ有していたが、本発明はこれに限定されない。各色に対応したセンサ用画素は複数存在していても良い。
【０１４７】
また本実施例のアナログ駆動の発光装置では、表示部に入力されるアナログビデオ信号の電位をビデオ信号補正回路において補正することで、発光素子の輝度を補正している。しかし本発明はこれに限定されない。ビデオ信号補正回路においてアナログビデオ信号の電位を補正するのに加えて、デジタル駆動の発光装置と同様に、電源電位を補正する補正回路を設けても良い。
【実施例２】
【０１４８】
本発明を用いた発光装置の作製方法について、図１０〜図１３を用いて説明する。ここでは、センサ部が有するＴＦＴを作製する方法について説明するが、表示部が有するＴＦＴについても同様に作製することが可能である。
【０１４９】
まず、図１０（Ａ）に示すように、ガラス基板５００上に下地膜５０１を３００ｎｍの厚さに形成する。本実施例では下地膜５０１として窒化酸化珪素膜を積層して用いる。この時、ガラス基板５００に接する方の窒素濃度を１０〜２５ｗｔ％としておくと良い。また、下地膜５０１に放熱効果を持たせることは有効であり、ＤＬＣ（ダイヤモンドライクカーボン）膜を設けても良い。
【０１５０】
次に下地膜５０１の上に５０ｎｍの厚さの非晶質珪素膜（図示せず））を公知の成膜法で形成する。なお、非晶質珪素膜に限定する必要はなく、非晶質構造を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜でも良い。また、膜厚は２０〜１００ｎｍの厚さであれば良い。
【０１５１】
そして、公知の技術により非晶質珪素膜を結晶化し、結晶質珪素膜（多結晶シリコン膜若しくはポリシリコン膜ともいう）５０２を形成する。公知の結晶化方法としては、電熱炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用いたランプアニール結晶化法がある。本実施例では、ＸｅＣｌガスを用いたエキシマレーザー光を用いて結晶化する。
【０１５２】
なお、本実施例では線状に加工したパルス発振型のエキシマレーザー光を用いるが、矩形であっても良いし、連続発振型のアルゴンレーザー光や連続発振型のエキシマレーザー光を用いることもできる。
【０１５３】
また、本実施例では結晶質珪素膜をＴＦＴの活性層として用いるが、非晶質珪素膜を活性層として用いることも可能である。
【０１５４】
なお、オフ電流を低減する必要のあるスイッチング用ＴＦＴの活性層を非晶質珪素膜で形成し、電流制御用ＴＦＴの活性層を結晶質珪素膜で形成することは有効である。非晶質珪素膜はキャリア移動度が低いため電流を流しにくくオフ電流が流れにくい。即ち、電流を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の両者の利点を生かすことができる。
【０１５５】
次に、図１０（Ｂ）に示すように、結晶質珪素膜５０２上に酸化珪素膜でなる保護膜５０３を１３０ｎｍの厚さに形成する。この厚さは１００〜２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の範囲で選べば良い。また、珪素を含む絶縁膜であれば他の膜でも良い。この保護膜５０３は不純物を添加する際に結晶質珪素膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするために設ける。
【０１５６】
そして、その上にレジストマスク５０４a、５０４bを形成し、保護膜５０３を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加する。
なお、ｎ型不純物元素としては、代表的には周期表の１５族に属する元素、典型的にはリン又は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【０１５７】
この工程により形成されるｎ型不純物領域（b）５０５には、ｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれるようにドーズ量を調節する。
【０１５８】
次に、図１０（Ｃ）に示すように、保護膜５０３、レジストマスク５０４a、５０４bを除去し、添加したｎ型不純物元素の活性化を行う。活性化手段は公知の技術を用いれば良いが、本実施例ではエキシマレーザー光の照射（レーザーアニール）により活性化する。勿論、パルス発振型でも連続発振型でも良いし、エキシマレーザー光に限定する必要はない。但し、添加された不純物元素の活性化が目的であるので、結晶質珪素膜が溶融しない程度のエネルギーで照射することが好ましい。なお、保護膜５０３をつけたままレーザー光を照射しても良い。
【０１５９】
なお、このレーザー光による不純物元素の活性化に際して、熱処理（ファーネスアニール）による活性化を併用しても構わない。熱処理による活性化を行う場合は、基板の耐熱性を考慮して４５０〜５５０℃程度の熱処理を行えば良い。
【０１６０】
この工程によりｎ型不純物領域（b）５０５の端部、即ち、ｎ型不純物領域（b）５０５の周囲に存在するｎ型不純物元素を添加していない領域との境界部（接合部）が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【０１６１】
次に、図１０（Ｄ）に示すように、結晶質珪素膜の不要な部分を除去して、島状の半導体膜（以下、活性層という）５０６〜５０９を形成する。
【０１６２】
次に、図１０（Ｅ）に示すように、活性層５０６〜５０９を覆ってゲート絶縁膜５１０を形成する。ゲート絶縁膜５１０としては、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さの珪素を含む絶縁膜を用いれば良い。これは単層構造でも積層構造でも良い。本実施例では１１０ｎｍ厚の窒化酸化珪素膜を用いる。
【０１６３】
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極５１１〜５１５を形成する。なお、本実施例ではゲート電極と、ゲート電極に電気的に接続された引き回しのための配線（以下、ゲート配線という）とを別の材料で形成する。具体的にはゲート電極よりも低抵抗な材料をゲート配線として用いる。これは、ゲート電極としては微細加工が可能な材料を用い、ゲート配線には微細加工はできなくとも配線抵抗が小さい材料を用いるためである。勿論、ゲート電極とゲート配線とを同一材料で形成してしまっても構わない。
【０１６４】
また、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。ゲート電極の材料としては公知のあらゆる導電膜を用いることができる。ただし、上述のように微細加工が可能、具体的には２μm以下の線幅にパターニング可能な材料が好ましい。
【０１６５】
代表的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
【０１６６】
本実施例では、３０ｎｍ厚の窒化タングステン（ＷＮ）膜と、３７０ｎｍ厚のタングステン（Ｗ）膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてＸｅ、Ｎｅ等の不活性ガスを添加すると応力による膜はがれを防止することができる。
【０１６７】
またこの時、ゲート電極５１１はｎ型不純物領域（b）５０５の一部とゲート絶縁膜５１０を介して重なるように形成する。この重なった部分が後にゲート電極と重なったＬＤＤ領域となる。（図１０（Ｅ））
【０１６８】
次に、図１１（Ａ）に示すように、ゲート電極５１１〜５１５をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成されるｎ型不純物領域（c）５１６〜５２３にはｎ型不純物領域（b）５０５の１／２〜１／１０（代表的には１／３〜１／４）の濃度でリンが添加されるように調節する。具体的には、１×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
【０１６９】
次に、図１１（Ｂ）に示すように、ゲート電極５１２〜５１５等を覆う形でレジストマスク５２４a〜５２４dを形成し、ｎ型不純物元素（本実施例ではリン）
を添加して高濃度にリンを含むｎ型不純物領域（a）５２５〜５２９を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）となるように調節する。
【０１７０】
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成されるが、スイッチング用ＴＦＴでは、図１１（Ａ）の工程で形成したｎ型不純物領域（c）５１９〜５２１の一部を残す。この残された領域が、スイッチング用ＴＦＴのＬＤＤ領域となる。
【０１７１】
次に、図１１（Ｃ）に示すように、レジストマスク５２４a〜５２４dを除去し、新たにレジストマスク５３０a、５３０bを形成する。そして、ｐ型不純物元素（本実施例ではボロン）を添加し、高濃度にボロンを含むｐ型不純物領域５３１〜５３４を形成する。ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3ノ）濃度となるようにボロンを添加する。
【０１７２】
なお、ｐ型不純物領域５３１〜５３４には既に１×１０20〜１×１０21atoms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型の不純物領域として機能する。
【０１７３】
次に、レジストマスク５３０a、５３０bを除去した後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化手段としては、ファーネスアニール法、レーザーアニール法、またはランプアニール法で行うことができる。本実施例では電熱炉において窒素雰囲気中、５５０℃、４時間の熱処理を行う。
【０１７４】
このとき雰囲気中の酸素を極力排除することが重要である。なぜならば酸素が少しでも存在していると露呈したゲート電極の表面が酸化され、抵抗の増加を招くと共に後にオーミックコンタクトを取りにくくなるからである。従って、上記活性化工程における処理雰囲気中の酸素濃度は１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが望ましい。
【０１７５】
次に、活性化工程が終了したら３００ｎｍ厚のゲート配線（ゲート信号線）５３５を形成する。ゲート配線５３５の材料としては、アルミニウム（Ａｌ）又は銅（Ｃｕ）を主成分（組成として５０〜１００％を占める。）とする金属膜を用いれば良い。ゲート配線５３５は、スイッチング用ＴＦＴのゲート電極５１３、５１４を電気的に接続するように形成する。（図１１（Ｄ））
【０１７６】
このような構造とすることでゲート配線の配線抵抗を非常に小さくすることができるため、面積の大きい画像表示領域（表示部）を形成することができる。即ち、画面の大きさが対角１０インチ以上（さらには３０インチ以上）の発光装置を実現する上で、本実施例の画素構造は極めて有効である。
【０１７７】
次に、図１２（Ａ）に示すように、第１層間絶縁膜５３７を形成する。第１層間絶縁膜５３７としては、珪素を含む絶縁膜を単層で用いるか、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μmとすれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造とする。
【０１７８】
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１７９】
なお、水素化処理は第１層間絶縁膜５３７を形成する間に入れても良い。即ち、２００ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８００ｎｍ厚の酸化珪素膜を形成しても構わない。
【０１８０】
次に、第１層間絶縁膜５３７に対してコンタクトホールを形成し、ソース配線５３８〜５４１と、ドレイン配線５４２〜５４５を形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層膜とする。勿論、他の導電膜でも良い。
【０１８１】
次に、図１２（Ｂ）に示すように５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーション膜５４７を形成する。本実施例では第１パッシベーション膜５４７として３００ｎｍ厚の窒化酸化珪素膜を用いる。これは窒化珪素膜で代用しても良い。なお、窒化酸化珪素膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜５３７に供給され、熱処理を行うことで、第１パッシベーション膜５４７の膜質が改善される。それと同時に、第１層間絶縁膜５３７に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【０１８２】
次に、有機樹脂からなる第２層間絶縁膜５４８を形成する。有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。特に、第２層間絶縁膜５４８は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは１〜５μm（さらに好ましくは２〜４μm）とすれば良い。（図１２（Ｂ））
【０１８３】
次に、第２層間絶縁膜５４８及び第１パッシベーション膜５４７にドレイン配線５４３に達するコンタクトホールを形成し、ドレイン配線５４３に接するように受光ダイオード（光電変換素子）のカソード電極５４９を形成する。本実施例では、この金属膜にスパッタ法によるアルミニウムを用いたが、その他の金属、例えばチタン、タンタル、タングステン、銅を用いることができる。また、チタン、アルミニウム、チタンでなる積層膜を用いてもよい。
【０１８４】
次に、水素を含有する非晶質珪素膜を基板全面に成膜した後にパターニングし、光電変換層５５０を形成する。次に、基板全面に透明導電膜を形成する。本実施例では透明導電膜として厚さ２００ｎｍのＩＴＯをスパッタ法で成膜する。透明導電膜をパターニングし、アノード電極５５１を形成する。（図１２（Ｃ））
【０１８５】
次に、図１３（Ａ）に示すように第３層間絶縁膜５５３を形成する。第３層間絶縁膜５５３として、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の樹脂を用いることで、平坦な表面を得ることができる。本実施例では、第３層間絶縁膜５５３として厚さ０．７μｍのポリイミド膜を基板全面に形成した。
【０１８６】
次に、第３層間絶縁膜５５３、第２層間絶縁膜５４８及び第１パッシベーション膜５４７に、ドレイン配線５４５に達するコンタクトホールを形成し、画素電極５５５を形成する。また第３層間絶縁膜５５３に、アノード電極５５１に達するコンタクトホールを形成し、センサ用配線５５４を形成する。本実施例では酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、パターニングを行ってセンサ用配線５５４及び画素電極５５５を同時に形成する。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極５５５が発光素子の陽極となる。
【０１８７】
次に、樹脂材料でなるバンク５５６を形成する。バンク５５６は１〜２μm厚のアクリル膜またはポリイミド膜をパターニングして形成すれば良い。このバンク５５６は画素と画素との間にストライプ状に形成される。バンク５５６はソース配線５４０上に沿って形成しても良いし、ゲート配線５３５上に沿って形成しても良い。なおバンク５５６を形成している樹脂材料に顔料等を混ぜ、バンク５５６を遮蔽膜として用いても良い。
【０１８８】
次に、有機化合物層５５７及び陰極（ＭｇＡｇ電極）５５８を、真空蒸着法を用いて大気解放しないで連続形成する。なお、有機化合物層５５７の膜厚は８００〜２００ｎｍ（典型的には１００〜１２０ｎｍ）、陰極５５８の厚さは１８０〜３００ｎｍ（典型的には２００〜２５０ｎｍ）とすれば良い。なお、本実施例では一画素しか図示されていないが、このとき同時に赤色に発光する有機化合物層、緑色に発光する有機化合物層及び青色に発光する有機化合物層が形成される。
【０１８９】
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対して順次有機化合物層５５７を形成する。但し、有機化合物層５５７は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的に有機化合物層５５７を形成するのが好ましい。
【０１９０】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光の有機化合物層を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光の有機化合物層を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光の有機化合物層を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素に有機化合物層を形成するまで真空を破らずに処理することが好ましい。
【０１９１】
なお、本実施例では有機化合物層５５７を発光層のみからなる単層構造とするが、有機化合物層は発光層の他に正孔輸送層、正孔注入層、電子輸送層、電子注入層等を有していても構わない。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。有機化合物層５５７としては公知の材料を用いることができる。公知の材料としては、発光素子駆動電圧を考慮すると有機材料を用いるのが好ましい。
【０１９２】
次に陰極５５８を形成する。本実施例では発光素子の陰極としてＭｇＡｇ電極を用いた例を示すが、公知の他の材料を用いることが可能である。
【０１９３】
こうして図１３（Ｂ）に示すような構造のアクティブマトリクス基板が完成する。なお、バンク５５６を形成した後、陰極５５８を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の薄膜形成装置を用いて、大気解放せずに連続的に処理しても良い。
【０１９４】
なお本実施例ではセンサ部が有するＴＦＴの作製工程について説明したが、表示部が有するＴＦＴ及び駆動回路のＴＦＴも同時に基板上に形成しても良い。
【０１９５】
本実施例の場合、図１３（Ｂ）に示すように、ｎチャネル型ＴＦＴであるバッファ用ＴＦＴ５７０は極力動作速度を落とさないようにホットキャリア注入を低減させる構造になっている。バッファ用ＴＦＴ５７０の活性層は、ソース領域５８０、ドレイン領域５８１、ＬＤＤ領域５８２及びチャネル形成領域５８３を含み、ＬＤＤ領域５８２はゲート絶縁膜５１０を介してゲート電極５１１と重なっている。
【０１９６】
ドレイン領域側のみにＬＤＤ領域を形成しているのは、動作速度を落とさないための配慮である。また、このバッファ用ＴＦＴ５７０はオフ電流値をあまり気にする必要はなく、それよりも動作速度を重視した方が良い。従って、ＬＤＤ領域５８２は完全にゲート電極５１１に重ねてしまい、極力抵抗成分を少なくすることが望ましい。即ち、いわゆるオフセットはなくした方がよい。
【０１９７】
また、ｐチャネル型ＴＦＴであるリセット用ＴＦＴ５７１及び電流制御用ＴＦＴ５７３は、ホットキャリア注入による劣化が殆ど気にならないので、特にＬＤＤ領域を設けなくても良い。勿論、ｎチャネル型ＴＦＴと同様にＬＤＤ領域を設け、ホットキャリア対策を講じることも可能である。
【０１９８】
また本実施例において、スイッチング用ＴＦＴ５７２の活性層は、ソース領域５９０、ドレイン領域５９１、ＬＤＤ領域５９２〜５９５、チャネル形成領域５９６、５９７及び分離領域５９８を含んでいる。ＬＤＤ領域５９２〜５９５はゲート絶縁膜５１０を介してゲート電極５１３、５１４と重ならないように設ける。このような構造はオフ電流を低減する上で非常に効果的である。
【０１９９】
また、スイッチング用ＴＦＴ５７２はダブルゲート構造としており、ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。
【０２００】
なお、実際には図１３（Ｂ）まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のシーリング材でパッケージング（封入）することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりすると発光素子の信頼性が向上する。
【０２０１】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成する。このような出荷できるまでした状態を本明細書中では発光装置（表示用モジュール）という。
【０２０２】
なお本実施例は実施例１と組み合わせて実施することが可能である。
【実施例３】
【０２０３】
実施例２では、発光素子から発する光が、ＴＦＴが設けられている基板側に照射している例について説明した。本実施例では発光素子から発する光が、ＴＦＴが設けられている基板側とは反対側に照射している例について、図１４を用いて説明する。
【０２０４】
第３層間絶縁膜を形成する工程までは、実施例２の場合と同様である。ただし実施例２では電流制御用ＴＦＴとしてｐチャネル型ＴＦＴを用いたが、本実施例では電流制御用ＴＦＴとしてｎチャネル型ＴＦＴを用いている。よって、ｎ型不純物の添加工程において電流制御用ＴＦＴが有する活性層をマスクで覆い、ｐ型不純物の添加工程において電流制御用ＴＦＴが有する活性層をマスクで覆わない。
【０２０５】
第３層間絶縁膜６５３を形成した後、第３層間絶縁膜６５３、第２層間絶縁膜６４８及び第１パッシベーション膜６４７に、ドレイン配線６４５に達するコンタクトホールを形成し、画素電極６５５を形成する。また第３層間絶縁膜６５３に、アノード電極６５１に達するコンタクトホールを形成し、センサ用配線６５４を形成する。本実施例ではアルミニウム合金膜（１wt%のチタンを含有したアルミニウム膜）を３００ｎｍの厚さに形成し、パターニングを行ってセンサ用配線６５４及び画素電極６５５を同時に形成する。なお本実施例において画素電極とセンサ用配線はアルミニウム合金膜を用いて形成したが、本発明はこれに限定されず、ＭｇＡｇを用いても良い。また発光素子の陰極として用いられる公知の材料なら、いずれも用いることが可能である。
【０２０６】
次に、図１４に示すように、樹脂材料でなるバンク６６１を形成する。バンク６６１は１〜２μm厚のアクリル膜またはポリイミド膜をパターニングして形成すれば良い。このバンク６６１は画素と画素との間にストライプ状に形成される。バンク６６１はソース配線６４０（ソース信号線）上に沿って形成しても良いし、ゲート配線（ゲート信号線）６３５上に沿って形成しても良い。なおバンク６６１を形成している樹脂材料に顔料等を混ぜ、バンク６６１を遮蔽膜として用いても良い。
【０２０７】
次に、発光層６５６を形成する。具体的には、発光層６５６となる有機材料をクロロフォルム、ジクロロメタン、キシレン、トルエン、テトラヒドロフラン等の溶媒に溶かして塗布し、その後、熱処理を行うことにより溶媒を揮発させる。
こうして有機材料でなる被膜（発光層）が形成される。
【０２０８】
なお、本実施例では一画素しか図示されていないが、このとき同時に赤色に発光する発光層、緑色に発光する発光層及び青色に発光する発光層が形成される。
本実施例では、赤色に発光する発光層としてシアノポリフェニレンビニレン、緑色に発光する発光層としてポリフェニレンビニレン、青色に発光する発光層としてポリアルキルフェニレンを各々５０ｎｍの厚さに形成する。また、溶媒としては１，２−ジクロロメタンを用い、８０〜１５０℃のホットプレートで１〜５分の熱処理を行って揮発させる。
【０２０９】
次に、正孔注入層６５７を２０ｎｍの厚さに形成する。正孔注入層６５７は全ての画素に共通で設ければ良いので、スピンコート法または印刷法を用いて形成すれば良い。本実施例ではポリチオフェン（ＰＥＤＯＴ）を水溶液として塗布し、１００〜１５０℃のホットプレートで１〜５分の熱処理を行って水分を揮発させる。この場合、ポリフェニレンビニレンやポリアルキルフェニレンが水に溶けないため、発光層６５６を溶解させることなく正孔注入層６５７を形成することが可能である。
【０２１０】
なお、正孔注入層６５７として低分子系有機材料を用いることも可能である。
その場合は、蒸着法を用いて形成すれば良い。
【０２１１】
本実施例では有機化合物層を発光層及び正孔注入層でなる２層構造とするが、その他に正孔輸送層、電子注入層、電子輸送層等を設けても構わない。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。
【０２１２】
発光層６５６及び正孔注入層６５７を形成したら、対向電極として、透明導電膜からなる陽極６５８を１２０ｎｍの厚さに形成する。本実施例では、酸化インジウムに１０〜２０ｗｔ％の酸化亜鉛を添加した透明導電膜を用いる。成膜方法は、発光層６５６や正孔注入層６５７を劣化させないように室温で蒸着法により形成することが好ましい。
【０２１３】
陽極６５８を形成したら、第４層間絶縁膜６５９を形成する。第４層間絶縁膜６５９として、ポリイミド、ポリアミド、ポリイミドアミド、アクリル等の樹脂を用いることで、平坦な表面を得ることができる。本実施例では、第４層間絶縁膜６５９として厚さ０．７μｍのポリイミド膜を基板全面に形成した。
【０２１４】
次に第４層間絶縁膜６５９上にアルミニウム合金膜（１wt%のチタンを含有したアルミニウム膜）を３００ｎｍの厚さに形成し、パターニングを行って反射板６６０を形成する。発光素子で発光した光が反射板６６０において反射して、受光ダイオードの光電変換層６５０に入射するような位置に、反射板６６０を設けることが重要である。
【０２１５】
なお本実施例において反射板６６０はアルミニウム合金膜を用いて形成したが、本発明はこれに限定されず、不透明な金属であれば、公知の材料を用いることが可能である。例えば、銅（Ｃｕ）、銀（Ａｇ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素でなる膜、または前記元素の窒化物膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリサイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
【０２１６】
こうして図１４に示すような構造のアクティブマトリクス基板が完成する。なお６７０はバッファ用ＴＦＴ、６７１はリセット用ＴＦＴ、６７２はスイッチング用ＴＦＴ、６７３は電流制御用ＴＦＴである。
【０２１７】
なお本実施例ではセンサ部が有するＴＦＴの作製工程について説明したが、表示部が有するＴＦＴ及び駆動回路のＴＦＴも同時に基板上に形成しても良い。
【０２１８】
また実際には図１４まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のシーリング材でパッケージング（封入）することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりすると発光素子の信頼性が向上する。
【０２１９】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクター（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成する。このような出荷できるまでした状態を本明細書中では発光装置（表示用モジュール）という。
【０２２０】
なお本実施例は実施例１と組み合わせて実施することが可能である。
【実施例４】
【０２２１】
本実施例では、センサ用画素の構造が実施の形態、実施例１〜実施例３で示したものとは異なっている、本発明の発光装置について説明する。
【０２２２】
図１５に本実施例の発光装置における、センサ用画素の回路図を示す。点線で囲まれた領域がセンサ用画素７０４である。センサ用画素７０４はソース信号線Ｓ（Ｓ１〜Ｓｘのいずれか１つ）、電源供給線Ｖ（Ｖ１〜Ｖｘのいずれか１つ）
、ゲート信号線Ｇ（Ｇ１〜Ｇｙのいずれか１つ）を含んでいる。
【０２２３】
またセンサ用画素７０４はスイッチング用ＴＦＴ７３０、電流制御用ＴＦＴ７３１、センサ用発光素子７３２を有している。また図１５ではコンデンサ７３３を有しているが、コンデンサ７３３を設けない構成にしても良い。
【０２２４】
センサ用発光素子７３２は陽極と陰極と、陽極と陰極との間に設けられた有機化合物層とからなる。陽極が電流制御用ＴＦＴ７３１のドレイン領域と接続している場合、陽極が画素電極、陰極が対向電極となる。逆に陰極が電流制御用ＴＦＴ７３１のドレイン領域と接続している場合、陽極対向電極、陰極が画素電極となる。
【０２２５】
スイッチング用ＴＦＴ７３０のゲート電極はゲート信号線Ｇに接続されている。そしてスイッチング用ＴＦＴ７３０のソース領域とドレイン領域は、一方がソース信号線Ｓに、もう一方が電流制御用ＴＦＴ７３１のゲート電極に接続されている。
【０２２６】
電流制御用ＴＦＴ７３１のソース領域とドレイン領域は、一方が電源供給線Ｖに、もう一方がセンサ用発光素子７３２に接続されている。コンデンサ７３３は電流制御用ＴＦＴ７３１のゲート電極と電源供給線Ｖとに接続して設けられている。
【０２２７】
さらにセンサ用画素７０４は、リセット用ＴＦＴ７３４、バッファ用ＴＦＴ７３５、センサＴＦＴ７３６を有している。
【０２２８】
センサ用画素７０４が有するリセット用ＴＦＴ７３４とバッファ用ＴＦＴ７３５は、どちらか一方がｎチャネル型ＴＦＴで、残りの一方がｐチャネル型ＴＦＴであることが望ましい。またバッファ用ＴＦＴ７３５とセンサＴＦＴ７３６の極性は同じであることが望ましい。
【０２２９】
リセット用ＴＦＴ７３４のゲート電極はリセット信号線ＲＬに接続されている。リセット用ＴＦＴ７３４のソース領域はセンサ用電源線ＶＢ及びバッファ用ＴＦＴ７３５のドレイン領域に接続されている。センサ用電源線は常に一定の電位（基準電位）に保たれている。またリセット用ＴＦＴ７３４のドレイン領域は、センサＴＦＴ７３６のドレイン領域及びバッファ用ＴＦＴ７３５のゲート電極に接続されている。
【０２３０】
バッファ用ＴＦＴ７３５のソース領域はセンサ出力配線ＦＬに接続されている。またセンサ出力配線ＦＬは定電流電源７３７に接続されており、常に一定の電流が流れている。そしてバッファ用ＴＦＴ７３５のドレイン領域は常に一定の基準電位に保たれているセンサ用電源線ＶＢに接続されており、バッファ用ＴＦＴ７３５はソースフォロワ（ｓｏｕｒｃｅ  ｆｏｌｌｏｗｅｒ）として機能する。
【０２３１】
センサＴＦＴ７３６のソース領域は所定の電位に保たれている。そしてセンサＴＦＴ７３６のゲート電極はセンサＴＦＴ用電源線ＳＶＢに接続されており、常に一定の電位に保たれている。センサＴＦＴのゲート電極とソース領域の電位差ＶGSは、常にセンサＴＦＴがオフの状態になるように保たれている。なお、センサＴＦＴ７３６のソース領域とゲート電極とを電気的に接続する構成であっても良い。この場合、センサＴＦＴのゲート電極とソース領域の電位差ＶGSは０Ｖであるため、常にセンサＴＦＴはオフの状態にある。
【０２３２】
次にセンサ用画素７０４の駆動について説明する。
【０２３３】
まずリセット信号線ＲＬに入力されたリセット信号によって、リセット用ＴＦＴ７３４がオンの状態になる。よってセンサ用電源線ＶＢの基準電位はバッファ用ＴＦＴ７３５のゲート電極に与えられる。そしてバッファ用ＴＦＴ７３５のソース領域はセンサ出力配線ＦＬを介して定電流電源に接続されており、バッファ用ＴＦＴ７３５のソース領域とゲート電極の電位差ＶGSは常に一定である。よってバッファ用ＴＦＴ７３５のソース領域は、基準電位からＶGSを差し引いた電位に保たれる。なお本明細書では、リセット用ＴＦＴ７３４がオンの状態である期間をリセット期間と呼ぶ。
【０２３４】
次にリセット信号線ＲＬに入力されたリセット信号の電位が変化して、リセット用ＴＦＴ７３４がオフの状態になる。よってセンサ用電源線ＶＢの基準電位は、バッファ用ＴＦＴ７３５のゲート電極に与えられない。なお、リセット用ＴＦＴ７３４がオフの状態にある期間を、本明細書ではサンプル期間と呼ぶ。
【０２３５】
なお本実施例で示したセンサ用画素を有する発光装置は、デジタル方式でもアナログ方式でも駆動させることが可能である。デジタル方式で駆動させる場合、サンプル期間はアドレス期間Ｔａよりも長いことが好ましい。
【０２３６】
センサＴＦＴ７３６にセンサ用発光素子７３２の光が照射されると、センサＴＦＴ７３６のチャネル形成領域にオフ電流が流れる。センサＴＦＴは７３６はボトムゲート型のＴＦＴであることが重要である。よってサンプル期間において、バッファ用ＴＦＴ７３５のゲート電極の電位は変化し、その電位の変化の大きさはセンサＴＦＴ７３６のチャネル形成領域において流れるオフ電流の大きさによって変わる。
【０２３７】
センサＴＦＴ７３６のチャネル形成領域に流れるオフ電流は、センサＴＦＴ７３６のゲート電極とソース領域の電位差ＶGSが一定であるため、センサＴＦＴ７３６に照射される光の強さに比例する。つまりセンサ用発光素子７３２の輝度が高いときと低いときとでは、輝度の高いときの方が、センサＴＦＴ７３６のチャネル形成領域により大きなオフ電流が流れることになる。よって、センサ用発光素子７３２の輝度が高いときの方が、輝度の低いときに比べて、バッファ用ＴＦＴ７３５のゲート電極の電位の変化は大きくなる。
【０２３８】
バッファ用ＴＦＴ７３５のソース領域とゲート電極の電位差ＶGSは常に一定であるので、バッファ用ＴＦＴ７３５のゲート電極の電位が変化すると、それに伴ってバッファ用ＴＦＴ７３５のソース領域の電位も変化する。バッファ用ＴＦＴ７３５のソース領域は、バッファ用ＴＦＴ７３５のゲート電極の電位からＶGSを差し引いた電位に保たれる。
【０２３９】
バッファ用ＴＦＴ７３５のソース領域の電位はセンサ出力配線ＦＬに与えられ、センサ出力信号として補正回路またはビデオ信号補正回路に入力される。
【０２４０】
図１６に本実施例の発光装置が有するセンサ用画素７０４の断面図を示す。図１６において、８１１は基板、８１２は下地となる絶縁膜（以下、下地膜という）である。基板８１１としては透光性基板、代表的にはガラス基板、石英基板、ガラスセラミックス基板、又は結晶化ガラス基板を用いることができる。但し、作製プロセス中の最高処理温度に耐えるものでなくてはならない。
【０２４１】
また、下地膜８１２は特に可動イオンを含む基板や導電性を有する基板を用いる場合に有効であるが、石英基板には設けなくても構わない。下地膜８１２としては、珪素（シリコン）を含む絶縁膜を用いれば良い。なお、本明細書において「珪素を含む絶縁膜」とは、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸化珪素膜（ＳｉＯｘＮｙ：ｘ、ｙは任意の整数、で示される）など珪素に対して酸素若しくは窒素を所定の割合で含ませた絶縁膜を指す。
【０２４２】
７３５はバッファ用ＴＦＴ、７３４はリセット用ＴＦＴ、７３６はセンサＴＦＴ、７３０はスイッチング用ＴＦＴ、７３１は電流制御用ＴＦＴである。バッファ用ＴＦＴ７３５、スイッチング用ＴＦＴ７３０及びセンサＴＦＴ７３６はそれぞれｎチャネル型ＴＦＴで形成されている。また、リセット用ＴＦＴ７３４及び電流制御用ＴＦＴ７３１はそれぞれｐチャネル型ＴＦＴで形成されている。
【０２４３】
発光素子の発光方向が基板側の場合、スイッチング用ＴＦＴと電流制御用ＴＦＴは上記構成であることが好ましい。しかし本発明はこの構成に限定されない。
スイッチング用ＴＦＴと電流制御用ＴＦＴは、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも、どちらでも構わない。またリセット用ＴＦＴ７３４とバッファ用ＴＦＴ７３５は、互いに極性が異なっていれば、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも良い。またセンサＴＦＴ７３６はバッファ用ＴＦＴ７３５と極性が同じであれば、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴでも良い。
【０２４４】
スイッチング用ＴＦＴ７３０は、ソース領域８１３、ドレイン領域８１４、ＬＤＤ領域８１５a〜８１５d、分離領域８１６及びチャネル形成領域８１７a、８１７bを含む活性層と、ゲート絶縁膜８１８と、ゲート電極８１９a、８１９bと、第１層間絶縁膜８２０と、ソース配線（ソース信号線）８２１と、ドレイン配線８２２と、チャネル形成領域保護膜８６３、８６４とを有している。なお、ゲート絶縁膜８１８又は第１層間絶縁膜８２０は基板上の全ＴＦＴに共通であっても良いし、回路又は素子に応じて異ならせても良い。
【０２４５】
また、図１６に示すスイッチング用ＴＦＴ７３０はゲート電極８１７a、８１７bが電気的に接続されており、いわゆるダブルゲート構造となっている。勿論、ダブルゲート構造だけでなく、トリプルゲート構造などいわゆるマルチゲート構造（直列に接続された二つ以上のチャネル形成領域を有する活性層を含む構造）であっても良い。
【０２４６】
マルチゲート構造はオフ電流を低減する上で極めて有効であり、スイッチング用ＴＦＴのオフ電流を十分に低くすれば、それだけ電流制御用ＴＦＴ７３１のゲート電極に接続されたコンデンサが必要とする最低限の容量を抑えることができる。即ち、コンデンサの面積を小さくすることができるので、マルチゲート構造とすることは発光素子の有効発光面積を広げる上でも有効である。
【０２４７】
さらに、スイッチング用ＴＦＴ７３０においては、ＬＤＤ領域８１５a〜８１５dは、ゲート絶縁膜８１８を介してゲート電極８１９a、８１９bと重ならないように設ける。このような構造はオフ電流を低減する上で非常に効果的である。
また、ＬＤＤ領域８１５a〜８１５dの長さ（幅）は０．５〜３．５μｍ、代表的には２．０〜２．５μｍとすれば良い。
【０２４８】
なお、チャネル形成領域とＬＤＤ領域との間にオフセット領域（チャネル形成領域と同一組成の半導体層でなり、ゲート電圧が加えられない領域）を設けることはオフ電流を下げるという点ではさらに好ましい。また、二つ以上のゲート電極を有するマルチゲート構造の場合、チャネル形成領域の間に設けられた分離領域８１６（ソース領域又はドレイン領域と同一の濃度で同一の不純物元素が添加された領域）がオフ電流の低減に効果的である。
【０２４９】
次に、電流制御用ＴＦＴ７３１は、ソース領域８２６、ドレイン領域８２７及びチャネル形成領域８２９を含む活性層と、ゲート絶縁膜８１８と、ゲート電極８３０と、第１層間絶縁膜８２０と、チャネル形成領域保護膜８６５と、ソース配線８３１並びにドレイン配線８３２を有して形成される。
【０２５０】
また、スイッチング用ＴＦＴ７３０のドレイン領域８１４は電流制御用ＴＦＴ７３１のゲート８３０に接続されている。図示してはいないが、具体的には電流制御用ＴＦＴ７３１のゲート電極８３０はスイッチング用ＴＦＴ７３０のドレイン領域８１４とドレイン配線（接続配線とも言える）８２２を介して電気的に接続されている。なお、ゲート電極８３０はシングルゲート構造となっているが、マルチゲート構造であっても良い。また、電流制御用ＴＦＴ７３１のソース配線８３１は電源供給線（図示せず）に接続される。
【０２５１】
電流制御用ＴＦＴ７３１は発光素子に注入される電流量を制御するための素子であり、比較的多くの電流が流れる。そのため、チャネル幅（Ｗ）はスイッチング用ＴＦＴ７３０のチャネル幅よりも大きく設計することが好ましい。また、電流制御用ＴＦＴ７３１に過剰な電流が流れないように、チャネル長（Ｌ）は長めに設計することが好ましい。望ましくは一画素あたり０．５〜２μＡ（好ましくは１〜１．５μＡ）となるようにする。
【０２５２】
またさらに、電流制御用ＴＦＴ７３１の活性層（特にチャネル形成領域）の膜厚を厚くする（好ましくは５０〜１００ｎｍ、さらに好ましくは６０〜８０ｎｍ）ことによって、ＴＦＴの劣化を抑えてもよい。逆に、スイッチング用ＴＦＴ７３０の場合はオフ電流を小さくするという観点から見れば、活性層（特にチャネル形成領域）の膜厚を薄くする（好ましくは２０〜５０ｎｍ、さらに好ましくは２５〜４０ｎｍ）ことも有効である。
【０２５３】
またバッファ用ＴＦＴ７３５、リセット用ＴＦＴ７３４、センサＴＦＴ７３６は、それぞれソース配線８４５、８４６、８８５を有している。また同様に、ドレイン配線８４７、８４８、８８７、ゲート電極８４３、８３９、８８３、ソース領域８４０、８３５、８８０、チャネル形成領域８４２、８３８、８８２、ドレイン領域８４１、８３６、８８１、ゲート絶縁膜８１８、第１層間絶縁膜８２０、チャネル形成領域保護膜８６１、８６２、８６７、ＬＤＤ領域８４４ａ、８４４ｂ、８８４ａ、８８４ｂをそれぞれ有している。
【０２５４】
なお本実施例ではバッファ用ＴＦＴ７３５及びセンサＴＦＴ７３６にＬＤＤ領域８４４ａ、８４４ｂ、８８４ａ、８８４ｂを設けたが、ＬＤＤ領域を有さない構成であっても良い。またソース領域側、又はドレイン領域側にそれぞれ１つだけＬＤＤ領域を有する構成であっても良い。
【０２５５】
また、ｐチャネル型ＴＦＴであるリセット用ＴＦＴ７３４は、ホットキャリア注入による劣化が殆ど気にならないので、特にＬＤＤ領域を設けなくても良い。
勿論、ｎチャネル型ＴＦＴであるバッファ用ＴＦＴ７３５、センサ用ＴＦＴ７３６と同様にＬＤＤ領域を設け、ホットキャリア対策を講じることも可能である。
【０２５６】
なおチャネル形成領域保護膜８６１〜８６５はチャネル形成領域８４２、８３８、８１７ａ、８１７ｂ、８２９、８８２を形成するためのマスクである。チャネル形成領域保護膜８６１〜８６５は光を透過する必要がある。
【０２５７】
８４９は第１パッシベーション膜であり、膜厚は１０ｎｍ〜１μm（好ましくは２００〜５００ｎｍ）とすれば良い。材料としては、珪素を含む絶縁膜（特に窒化酸化珪素膜又は窒化珪素膜が好ましい）を用いることができる。このパッシベーション膜８４７は形成されたＴＦＴをアルカリ金属や水分から保護する役割金属を有する。最終的にＴＦＴ（特に電流制御用ＴＦＴ）の上方に設けられる有機化合物層８５４にはナトリウム等のアルカリ金属が含まれている。即ち、第１パッシベーション膜８４９はこれらのアルカリ金属（可動イオン）をＴＦＴ側に侵入させない保護層としても働く。
【０２５８】
また、８５１は第２層間絶縁膜であり、ＴＦＴによってできる段差の平坦化を行う平坦化膜としての機能を有する。第２層間絶縁膜８５１としては、有機樹脂膜が好ましく、ポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を用いると良い。これらの有機樹脂膜は良好な平坦面を形成しやすく、比誘電率が低いという利点を有する。有機化合物層は凹凸に非常に敏感であるため、ＴＦＴによる段差は第２層間絶縁膜８５１で殆ど吸収してしまうことが望ましい。また、ゲート信号線やデータ信号線と発光素子の陰極との間に形成される寄生容量を低減する上で、比誘電率の低い材料を厚く設けておくことが望ましい。
従って、膜厚は０．５〜５μm（好ましくは１．５〜２．５μm）が好ましい。
【０２５９】
また、８５２は透明導電膜でなる画素電極（発光素子の陽極）であり、第２層間絶縁膜８５１及び第１パッシベーション膜８４９にコンタクトホール（開孔）
を開けた後、形成された開孔部において電流制御用ＴＦＴ７３１のドレイン配線８３２に接続されるように形成される。また、８６０は透明導電膜でなるセンサ用配線であり、第２層間絶縁膜８５１及び第１パッシベーション膜８４９にコンタクトホール（開孔）を開けた後、形成された開孔部においてセンサＴＦＴ７３６のソース配線８８５に接続されるように、画素電極８５２と同時に形成される。なお、図１６のように画素電極８５２とドレイン領域８２７とが直接接続されないようにしておくと、有機化合物層のアルカリ金属が画素電極を経由して活性層へ侵入することを防ぐことができる。
【０２６０】
画素電極８５２及びセンサ用配線８６０の上には酸化珪素膜、窒化酸化珪素膜または有機樹脂膜でなる第３層間絶縁膜８５３が０．３〜１μmの厚さに設けられる。この第３層間絶縁膜８５３は画素電極８５２の上にエッチングにより開口部が設けられ、その開口部の縁はテーパー形状となるようにエッチングする。テーパーの角度は１０〜６０°（好ましくは３０〜５０°）とすると良い。
【０２６１】
第３層間絶縁膜８５３の上には有機化合物層８５４が設けられる。有機化合物層８５４は単層又は積層構造で用いられるが、積層構造で用いた方が発光効率は良い。一般的には電極上に正孔注入層／正孔輸送層／発光層／電子輸送層の順に形成されるが、正孔輸送層／発光層／電子輸送層、または正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層のような構造でも良い。本発明では公知のいずれの構造を用いても良いし、有機化合物層に対して蛍光性色素等をドーピングしても良い。
【０２６２】
図１６の構造はＲＧＢに対応した三種類の発光素子を形成する方式を用いた場合の例である。なお、図１６には一つの画素しか図示していないが、同一構造の画素が赤、緑又は青のそれぞれの色に対応して形成され、これによりカラー表示を行うことができる。本発明はカラー表示方式に関わらず実施することが可能である。
【０２６３】
有機化合物層８５４の上には対向電極としての発光素子の陰極８５５が設けられる。陰極８５５としては、仕事関数の小さいマグネシウム（Ｍｇ）、リチウム（Ｌｉ）若しくはカルシウム（Ｃａ）を含む材料を用いる。好ましくはＭｇＡｇ（ＭｇとＡｇをＭｇ：Ａｇ＝１０：１で混合した材料）でなる電極を用いれば良い。他にもＭｇＡｇＡｌ電極、ＬｉＡｌ電極、また、ＬｉＦＡｌ電極が挙げられる。
【０２６４】
陰極８５５は有機化合物層８５４を形成した後、大気解放しないで連続的に形成することが望ましい。陰極８５５と有機化合物層８５４との界面状態は発光素子の発光効率に大きく影響するからである。なお、本明細書中では、画素電極（陽極）、有機化合物層及び陰極で形成される発光素子を発光素子と呼ぶ。なお図１６はセンサ用画素の断面図を示しているので、画素電極８５２、有機化合物層８５４、対向電極８５５からなる点線で囲まれた箇所は、センサ用発光素子７３２である。
【０２６５】
有機化合物層８５４と陰極８５５とでなる積層体は、各画素で個別に形成する必要があるが、有機化合物層８５４は水分に極めて弱いため、通常のフォトリソグラフィ技術を用いることができない。従って、メタルマスク等の物理的なマスク材を用い、真空蒸着法、スパッタ法、プラズマＣＶＤ法等の気相法で選択的に形成することが好ましい。
【０２６６】
なお、有機化合物層８５４を選択的に形成する方法として、インクジェット法、スクリーン印刷法又はスピンコート法等を用いることも可能であるが、これらは現状では陰極の連続形成ができないので、上述の方法の方が好ましいと言える。
【０２６７】
また、対向電極８５５上に保護電極を設けても良い。保護電極は、陰極８５５を外部の水分等から保護すると同時に、各画素の陰極８５５を接続するための電極である。保護電極としては、アルミニウム（Ａｌ）、銅（Ｃｕ）若しくは銀（Ａｇ）を含む低抵抗な材料を用いることが好ましい。この保護電極には有機化合物層の発熱を緩和する放熱効果も期待できる。また、上記有機化合物層８５４、陰極８５５を形成した後、大気解放しないで連続的に保護電極まで形成することも有効である。
【０２６８】
なお、図１６に図示されたＴＦＴは全て、ポリシリコン膜を活性層として有していても良いことは言うまでもない。
【０２６９】
本発明は、図１６の発光装置の構造に限定されるものではなく、図１６の構造は本発明を実施する上での好ましい形態の一つに過ぎない。
【実施例５】
【０２７０】
本実施例では、本発明の発光装置の外観図の一例について説明する。
【０２７１】
図１７（Ａ）は本発明の発光装置の上面図である。図１７（Ａ）において、４０１０は基板、４０１１は表示部、４０１２はソース信号線駆動回路、４０１３はゲート信号線駆動回路であり、それぞれの駆動回路は配線４０１４〜４０１６を経てＦＰＣ４０１７に至り、外部機器へと接続される。
【０２７２】
またセンサ部４０１９は、配線４０２０によって表示部４０１１と接続されており、配線４０１８によってＦＰＣ４０１７に至り、基板の外部に設けられている補正回路又はビデオ信号補正回路に接続される。なお本実施例では補正回路又はビデオ信号補正回路を基板の外部に設けているが、本発明はこれに限定されず、補正回路又はビデオ信号補正回路を基板上に設けても良い。
【０２７３】
このとき、少なくとも表示部４０１１及びセンサ部４０１９、好ましくは駆動回路４０１２、４０１３、センサ部４０１９及び表示部４０１１を囲むようにして、カバー材６０００、シーリング材（ハウジング材ともいう）７０００、密封材（第２のシーリング材）７００１が設けられている。
【０２７４】
また、図１７（Ｂ）は本実施例の発光装置の断面構造であり、基板４０１０、下地膜４０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び表示用画素が有するＴＦＴ４０２３（但し、ここでは発光素子への電流を制御する電流制御用ＴＦＴだけ図示している。）が形成されている。なお、ここではセンサ用画素が有するＴＦＴは図示していない。これらのＴＦＴは公知の構造（トップゲート構造またはボトムゲート構造）を有していれば良い。
【０２７５】
公知の作製方法を用いて駆動回路用ＴＦＴ４０２２、電流制御用ＴＦＴ４０２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）４０２６の上に電流制御用ＴＦＴ４０２３のドレインと電気的に接続する透明導電膜でなる画素電極４０２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極４０２７を形成したら、絶縁膜４０２８を形成し、画素電極４０２７上に開口部を形成する。
【０２７６】
次に、有機化合物層４０２９を形成する。有機化合物層４０２９は公知の有機材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、有機化合物層を構成する有機材料には低分子系材料と高分子系（ポリマー系）材料とがある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０２７７】
本実施例では、シャドーマスクを用いて蒸着法により有機化合物層を形成する。シャドーマスクを用いて画素ごとに波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光の発光装置とすることもできる。
【０２７８】
有機化合物層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０と有機化合物層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で有機化合物層４０２９と陰極４０３０を連続成膜するか、有機化合物層４０２９を不活性雰囲気で形成し、大気解放しないで陰極４０３０を形成するといった工夫が必要である。マルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を行うこともできる。
【０２７９】
なお、本実施例では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的には有機化合物層４０２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は４０３１で示される領域において配線４０１６に接続される。配線４０１６は陰極４０３０に所定の電圧を与えるための電源供給線であり、導電性ペースト材料４０３２を介してＦＰＣ４０１７に接続される。
【０２８０】
４０３１に示された領域において陰極４０３０と配線４０１６とを電気的に接続するために、層間絶縁膜４０２６及び絶縁膜４０２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜４０２８のエッチング時（有機化合物層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエッチングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０２８１】
このようにして形成された発光素子の表面を覆って、パッシベーション膜６００３、充填材６００４、カバー材６０００が形成される。
【０２８２】
さらに、画素電極４０２７と有機化合物層４０２９と陰極４０３０とを含む発光素子を囲むようにして、カバー材６０００と基板４０１０の内側にシーリング材７０００が設けられ、さらにシーリング材７０００の外側には密封材（第２のシーリング材）７００１が形成される。
【０２８３】
このとき、この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）
、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０２８４】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０２８５】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０２８６】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）
板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０２８７】
但し、発光素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０２８８】
また、配線４０１６はシーリング材７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５、４０１８も同様にしてシーリング材７０００および密封材７００１の下を通ってＦＰＣ４０１７に電気的に接続される。
【０２８９】
なお本実施例では、充填材６００４を設けてからカバー材６０００を接着し、充填材６００４の側面（露呈面）を覆うようにシーリング材７０００を取り付けているが、カバー材６０００及びシーリング材７０００を取り付けてから、充填材６００４を設けても良い。この場合、基板４０１０、カバー材６０００及びシーリング材７０００で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【実施例６】
【０２９０】
本実施例では、本実施例では、本発明の発光装置の外観図について、実施例５とは異なる例について、図１８（Ａ）、（Ｂ）を用いて説明する。図１７（Ａ）
、（Ｂ）と同じ番号のものは同じ部分を指しているので説明は省略する。
【０２９１】
図１８（Ａ）は本実施例の発光装置の上面図であり、図１８（Ａ）をＡ-Ａ'で切断した断面図を図１８（Ｂ）に示す。
【０２９２】
実施例５に従って、発光素子の表面を覆ってパッシベーション膜６００３までを形成する。
【０２９３】
さらに、発光素子を覆うようにして充填材６００４を設ける。この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０２９４】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０２９５】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０２９６】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）
板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０２９７】
但し、発光素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０２９８】
次に、充填材６００４を用いてカバー材６０００を接着した後、充填材６００４の側面（露呈面）を覆うようにフレーム材６００１を取り付ける。フレーム材６００１はシーリング材（接着剤として機能する）６００２によって接着される。このとき、シーリング材６００２としては、光硬化性樹脂を用いるのが好ましいが、有機化合物層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材６００２はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材６００２の内部に乾燥剤を添加してあっても良い。
【０２９９】
また、配線４０１６はシーリング材６００２と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５、４０１８も同様にしてシーリング材６００２の下を通ってＦＰＣ４０１７に電気的に接続される。
【０３００】
なお本実施例では、充填材６００４を設けてからカバー材６０００を接着し、充填材６００４の側面（露呈面）を覆うようにフレーム材６００１を取り付けているが、カバー材６０００、シーリング材６００２及びフレーム材６００１を取り付けてから、充填材６００４を設けても良い。この場合、基板４０１０、カバー材６０００、シーリング材６００２及びフレーム材６００１で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【実施例７】
【０３０１】
ここで発光装置における表示部のさらに詳細な断面構造を図１９に、上面構造を図２０（Ａ）に、回路図を図２０（Ｂ）に示す。図１９、図２０（Ａ）及び図２０（Ｂ）では共通の符号を用いるので互いに参照すれば良い。
【０３０２】
図１９において、基板３５０１上に設けられたスイッチング用ＴＦＴ３５０２は公知の方法で形成されたｎチャネル型ＴＦＴを用いる。本実施例ではダブルゲート構造としているが、構造及び作製プロセスに大きな違いはないので説明は省略する。但し、ダブルゲート構造とすることで実質的に二つのＴＦＴが直列に接続した構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。また、公知の方法で形成されたｐチャネル型ＴＦＴを用いて形成しても構わない。
【０３０３】
また、電流制御用ＴＦＴ３５０３は公知の方法で形成されたｎチャネル型ＴＦＴを用いる。スイッチング用ＴＦＴ３５０２のドレイン配線３５は配線３６によって電流制御用ＴＦＴ３５０３のゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ３５０２のゲート電極３９a、３９bを電気的に接続するゲート配線である。
【０３０４】
電流制御用ＴＦＴ３５０３は表示用発光素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴ３５０３のドレイン側に、ゲート絶縁膜を介してゲート電極に重なるようにＬＤＤ領域を設け、熱による劣化やホットキャリアによる劣化を防ぐ構造にしても良い。
【０３０５】
また、本実施例では電流制御用ＴＦＴ３５０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０３０６】
また、図２０（Ａ）に示すように、電流制御用ＴＦＴ３５０３のゲート電極３７を含む配線３６は３５０４で示される領域で、電流制御用ＴＦＴ３５０３のドレイン配線４０と絶縁膜を介して重なる。このとき、３５０４で示される領域では保持容量（コンデンサ）が形成される。保持容量３５０４は、電源供給線３５０６と電気的に接続された半導体膜３５２０、ゲート絶縁膜と同一層の絶縁膜（図示せず）及び配線３６との間で形成される。また、配線３６、第１層間絶縁膜と同一の層（図示せず）及び電源供給線３５０６で形成される容量も保持容量として用いることが可能である。この保持容量３５０４は電流制御用ＴＦＴ３５０３のゲート電極３７にかかる電圧を保持するためのコンデンサとして機能する。
なお、電流制御用ＴＦＴ３５０３のドレインは電源供給線（電源線）３５０６に接続され、常に一定の電圧が加えられている。
【０３０７】
スイッチング用ＴＦＴ３５０２及び電流制御用ＴＦＴ３５０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される有機化合物層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、有機化合物層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０３０８】
また、４３は反射性の高い導電膜でなる画素電極（表示用発光素子の陰極）であり、電流制御用ＴＦＴ３５０３のドレイン領域に電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【０３０９】
また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４５が形成される。なお図２０（Ａ）
では、保持容量３５０４の位置を明確にするために一部バンクを省略しており、バンク４４a、４４bしか図示していないが、電源供給線３５０６とソース配線３４を一部覆うように、画素間に設けられている。また、ここでは二画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０３１０】
なお、ＰＰＶ系有機材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０３１１】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０３１２】
但し、以上の例は発光層として用いることのできる有機材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて有機化合物層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。
【０３１３】
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機材料や無機材料は公知の材料を用いることができる。
【０３１４】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造の有機化合物層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０３１５】
陽極４７まで形成された時点で表示用発光素子３５０５が完成する。なお、ここでいう表示用発光素子３５０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されたコンデンサを指す。図２０（Ａ）に示すように画素電極４３は画素の面積にほぼ一致するため、画素全体が発光素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０３１６】
ところで、本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部と表示用発光素子とを遮断することであり、有機材料の酸化による劣化を防ぐ意味と、有機材料からの脱ガスを抑える意味との両方を併せ持つ。これにより発光装置の信頼性が高められる。
【０３１７】
以上のように本発明の発光装置は図１９のような構造の画素からなる表示部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能な発光装置が得られる。
【０３１８】
なお、本実施例の構成は、実施の形態、実施例１と自由に組み合わせて実施することが可能である。また、実施例１１の電子機器の表示装置として本実施例の発光装置を用いることは有効である。
【実施例８】
【０３１９】
本実施例では、実施例７に示した表示部において、表示用発光素子３５０５の構造を反転させた構造について説明する。説明には図２１を用いる。なお、図１９の構造と異なる点は表示用発光素子３５０５の部分と電流制御用ＴＦＴ３５０３だけであるので、その他の説明は省略することとする。
【０３２０】
図２１において、電流制御用ＴＦＴ３５０３は公知の方法で形成されたｐチャネル型ＴＦＴを用いる。作製プロセスは実施例２を参照すれば良い。
【０３２１】
本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０３２２】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうして表示用発光素子３７０１が形成される。
【０３２３】
本実施例の場合、発光層５２で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。
【０３２４】
なお、本実施例の構成は、実施の形態、実施例１の構成と自由に組み合わせて実施することが可能である。また、実施例１１の電子機器の表示装置として本実施例の発光装置を用いることは有効である。
【実施例９】
【０３２５】
本実施例では、図２０（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図２２（Ａ）〜（Ｃ）に示す。なお、本実施例において、３８０１はスイッチング用ＴＦＴ３８０２のソース配線の一部であるソース信号線、３８０３はスイッチング用ＴＦＴ３８０２のゲート配線の一部であるゲート信号線、３８０４は電流制御用ＴＦＴ、３８０５はコンデンサ、３８０６、３８０８は電源供給線、３８０７は表示用発光素子とする。
【０３２６】
図２２（Ａ）は、二つの画素間で電源供給線３８０６を共通とした場合の例である。即ち、二つの画素が電源供給線３８０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、表示部をさらに高精細化することができる。
【０３２７】
また、図２２（Ｂ）は、電源供給線３８０８をゲート信号線３８０３と平行に設けた場合の例である。なお、図２２（Ｂ）では電源供給線３８０８とゲート信号線３８０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。
この場合、電源供給線３８０８とゲート信号線３８０３とで専有面積を共有させることができるため、表示部をさらに高精細化することができる。
【０３２８】
また、図２２（Ｃ）は、図２２（Ｂ）の構造と同様に電源供給線３８０８をゲート信号線３８０３と平行に設け、さらに、二つの画素を電源供給線３８０８を中心に線対称となるように形成する点に特徴がある。また、電源供給線３８０８をゲート信号線３８０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、表示部をさらに高精細化することができる。
【０３２９】
なお、本実施例の構成は、実施の形態、実施例１〜６、実施例８の構成と自由に組み合わせて実施することが可能である。また、実施例１１の電子機器の表示装置として本実施例の画素構造を有する発光装置を用いることは有効である。
【実施例１０】
【０３３０】
本実施例では、電流制御用ＴＦＴのゲート電極にかかる電圧を保持するための保持容量を省略する構成について説明する。電流制御用ＴＦＴがｎチャネル型ＴＦＴであって、ゲート絶縁膜を介してゲート電極に重なるように設けられたＬＤＤ領域を有している場合、この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成される。本実施例ではこの寄生容量を保持容量の代わりとして積極的に用いる点に特徴がある。
【０３３１】
この寄生容量のキャパシタンスは、上記ゲート電極とＬＤＤ領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。
【０３３２】
また、実施例９に示した図２２（Ａ），（Ｂ），（Ｃ）の構造においても同様に、保持容量を省略することは可能である。
【０３３３】
なお、本実施例の構成は、実施例実施例１〜９の構成と自由に組み合わせて実施することが可能である。また、実施例１１の電子機器の表示装置として本実施例の画素構造を有する発光装置を用いることは有効である。
【実施例１１】
【０３３４】
本発明は、センサ用画素において受光ダイオードがセンサ用発光素子の発する光の輝度だけを検知するという構成に限定されない。センサ用画素が有する受光ダイオードはセンサ用発光素子の輝度の他に、発光装置の外部からの光（外光）
の輝度を検知し、その外光の輝度に合わせて、発光素子の輝度の補正を行っても良い。例えば外光の輝度が高い場合発光素子の輝度を低くするように補正し、逆に外光の輝度が低い場合発光素子の輝度を高くするように補正する。
【０３３５】
上記構成によって、周囲の明るさに関わらず、発光装置に鮮明な画像を表示することができる。
【実施例１２】
【０３３６】
本実施例では、センサ用画素の構造が実施の形態、実施例１〜実施例４で示したものとは異なっている、本発明の発光装置について説明する。
【０３３７】
本実施例のセンサ用画素の回路図は、実施の形態で示した発光装置と同じであるので、図３を参照する。本実施例は、受光ダイオードの構成が実施の形態とは異なっている。本実施例の受光ダイオードの構成を説明するために、図２５に本実施例のセンサ用画素の断面図を示す。
【０３３８】
９３５はバッファ用ＴＦＴ、９３４はリセット用ＴＦＴ、９３６が受光ダイオード、９３０がスイッチング用ＴＦＴ、９３１が電流制御用ＴＦＴ、９３２がセンサ用発光素子である。
【０３３９】
受光ダイオード９３６は活性層中にアノード９８０、カソード９８１、チャネル形成領域９８３、バッファ領域９８４、アノード配線９８５、カソード配線９８６を有している。
【０３４０】
本実施例のアノード９８０及びカソード９８１は、実質的に真性の半導体にｐ型若しくはｎ型の不純物が添加されて形成されている。なおアノード９８０及びカソード９８１に添加されている不純物の極性は同じである。またバッファ領域９８４には、アノード９８０及びカソード９８１に添加されている不純物が、アノード９８０及びカソード９８１よりも低濃度で添加されている。
【０３４１】
バッファ用ＴＦＴ９３５のソース領域及びドレイン領域と、受光ダイオード９３６のアノード９８０及びカソード９８１に添加されている不純物の極性は同じであることが望ましい。受光ダイオード９３６のカソード９８１は、リセット用ＴＦＴ９３４のドレイン領域及びバッファ用ＴＦＴ９３５のゲート電極に接続されている。受光ダイオード９３６のアノード９８０は一定の電位に保たれている。
【０３４２】
受光ダイオード９３６にセンサ用発光素子９３２の光が照射されることで、受光ダイオード９３６に電流が流れる。そのため、リセット期間において一定だったバッファ用ＴＦＴ９３５のゲート電極の電位は、サンプル期間において変化し、その電位の変化の大きさは受光ダイオード９３６に流れる電流の大きさによって変わる。
【０３４３】
受光ダイオード９３６に流れる電流は、受光ダイオード９３６に照射される光の強さに比例する。つまりセンサ用発光素子９３２の輝度が高いときと低いときとでは、輝度の高いときの方が、受光ダイオード９３６により大きな電流が流れることになる。よって、センサ用発光素子９３２の輝度が高いときの方が、輝度の低いときに比べて、バッファ用ＴＦＴ９３５のゲート電極の電位は大きく変化する。
【０３４４】
バッファ用ＴＦＴ９３５のソース領域とゲート電極の電位差ＶGSは常に一定であるので、バッファ用ＴＦＴ９３５のソース領域は、バッファ用ＴＦＴ９３５のゲート電極の電位からＶGSを差し引いた電位に保たれる。そのためバッファ用ＴＦＴ９３５のゲート電極の電位が変化すると、それに伴ってバッファ用ＴＦＴ９３５のソース領域の電位も変化する。
【０３４５】
バッファ用ＴＦＴ９３５のソース領域の電位はセンサ出力配線ＦＬに与えられ、センサ出力信号として補正回路又はビデオ信号補正回路に入力される。
【０３４６】
本実施例では、受光ダイオードの作製工程を新たに設けなくとも、他のＴＦＴと同時に形成することができ、発光装置の作製工程を減らすことができる。
【実施例１３】
【０３４７】
本発明を実施して形成された発光装置は、自発光型であるため液晶ディスプレイに比べて明るい場所での視認性に優れ、しかも視野角が広い。従って、様々な電子機器に用いることができる。例えば、ＴＶ放送等を大画面で鑑賞するには対角３０インチ以上（典型的には４０インチ以上）のエレクトロルミネッセンス表示装置（表示装置を筐体に組み込んだディスプレイ）に本発明の発光装置を用いるとよい。
【０３４８】
なお、エレクトロルミネッセンス表示装置には、パソコン用ディスプレイ、ＴＶ放送受信用ディスプレイ、広告表示用ディスプレイ等の全ての情報表示用ディスプレイが含まれる。また、その他にも様々な電子機器に本発明の発光装置を用いることができる。
【０３４９】
その様な本発明の電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはデジタルビデオディスク（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から見ることの多い携帯情報端末は視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図２３、図２４に示す。
【０３５０】
図２３（Ａ）はエレクトロルミネッセンス表示装置であり、筐体２００１、支持台２００２、表示装置２００３、センサ部２００４等を含む。本発明は表示装置２００３及びセンサ部２００３に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示装置とすることができる。
【０３５１】
図２３（Ｂ）はビデオカメラであり、本体２１０１、表示装置２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６、センサ部２１０７等を含む。本発明は表示装置２１０２及びセンサ部２１０７に用いることができる。
【０３５２】
図２３（Ｃ）は頭部取り付け型の発光装置の一部（右片側）であり、本体２２０１、信号ケーブル２２０２、頭部固定バンド２２０３、スクリーン部２２０４、光学系２２０５、表示装置２２０６、センサ部２２０７等を含む。本発明は表示装置２２０６及びセンサ部２２０７に用いることができる。
【０３５３】
図２３（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２３０１、記録媒体（ＤＶＤ等）２３０２、操作スイッチ２３０３、表示装置（ａ）２３０４、表示装置（ｂ）２３０５、センサ部２３０６等を含む。表示装置（ａ）２３０４は主として画像情報を表示し、表示装置（ｂ）２３０５は主として文字情報を表示するが、本発明はこれら表示装置（ａ）、（ｂ）
２３０４、２３０５及びセンサ部２３０６に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０３５４】
図２３（Ｅ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２４０１、表示装置２４０２、アーム部２４０３、センサ部２４０４を含む。本発明は表示装置２４０２及びセンサ部２４０４に用いることができる。
なお図２３（Ｅ）では、センサ部２４０４をアーム部２４０３に設けたが、本発明はこれに限定されなく、表示装置２４０２と並べて設けても良い。
【０３５５】
図２３（Ｆ）はパーソナルコンピュータであり、本体２５０１、筐体２５０２、表示装置２５０３、キーボード２５０４、センサ部２５０５等を含む。本発明は表示装置２５０３及びセンサ部２５０５に用いることができる。
【０３５６】
なお、将来的に有機材料の発光輝度が高くなれば、出力した画像情報を含む光をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いることも可能となる。
【０３５７】
また、上記電子機器はインターネットやＣＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。有機材料の応答速度は非常に高いため、発光装置は動画表示に好ましい。
【０３５８】
また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする電子機器に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。
【０３５９】
ここで図２４（Ａ）は携帯電話であり、本体２６０１、音声出力部２６０２、音声入力部２６０３、表示装置２６０４、操作スイッチ２６０５、アンテナ２６０６、センサ部２６０７を含む。本発明は表示装置２６０４及びセンサ部２６０７に用いることができる。なお、表示装置２６０４は黒色の背景に白色の文字を表示することで携帯電話の消費電力を抑えることができる。
【０３６０】
また、図２４（Ｂ）は音響再生装置、具体的にはカーオーディオであり、本体２７０１、表示装置２７０２、操作スイッチ２７０３、２７０４、センサ部２７０５を含む。本発明は表示装置２７０２及びセンサ部２７０５に用いることができる。また、本実施例では車載用オーディオを示すが、携帯型や家庭用の音響再生装置に用いても良い。なお、表示装置２７０４は黒色の背景に白色の文字を表示することで消費電力を抑えられる。これは携帯型の音響再生装置において特に有効である。
【０３６１】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施の形態、実施例１〜実施例１２に示したいずれの構成の発光装置を用いても良い。
【図面の簡単な説明】
【０３６２】
【図１】本発明の発光装置の上面概略図。
【図２】本発明の発光装置の回路図。
【図３】本発明の発光装置のセンサ用画素の回路図。
【図４】本発明の発光装置の表示用画素の回路図。
【図５】本発明の発光装置をデジタル方式で駆動させたときのタイミングチャート図。
【図６】本発明の発光装置の補正回路のブロック図。
【図７】本発明の発光装置の上面概略図。
【図８】本発明の発光装置をアナログ方式で駆動させたときのタイミングチャート図。
【図９】本発明の発光装置のビデオ信号補正回路のブロック図。
【図１０】本発明の発光装置の作製工程を示す図。
【図１１】本発明の発光装置の作製工程を示す図。
【図１２】本発明の発光装置の作製工程を示す図。
【図１３】本発明の発光装置の作製工程を示す図。
【図１４】本発明の発光装置の断面図。
【図１５】本発明の発光装置のセンサ用画素の回路図。
【図１６】本発明の発光装置の断面図。
【図１７】本発明の発光装置の外観図。
【図１８】本発明の発光装置の外観図。
【図１９】本発明の発光装置の表示用画素の断面図。
【図２０】本発明の発光装置の表示用画素の上面図及び回路図。
【図２１】本発明の発光装置の表示用画素の断面図。
【図２２】本発明の発光装置の表示用画素の回路図。
【図２３】本発明の発光装置を用いた電子機器の図。
【図２４】本発明の発光装置を用いた電子機器の図。
【図２５】本発明の発光装置の断面図。
【符号の説明】
【０３６３】
１０１  表示部
１０２  ソース信号線駆動回路
１０２ａ  シフトレジスタ
１０２ｂ  ラッチ（Ａ）
１０２ｃ  ラッチ（Ｂ）
１０３  ゲート信号線駆動回路
１０４  センサ部
１０４ａ  Ｒセンサ用画素
１０４ｂ  Ｇセンサ用画素
１０４ｃ  Ｂセンサ用画素
１０５  表示用画素
【図１】
2008209939.tif 000003
【図２】
2008209939.tif 000004
【図３】
2008209939.tif 000005
【図４】
2008209939.tif 000006
【図５】
2008209939.tif 000007
【図６】
2008209939.tif 000008
【図７】
2008209939.tif 000009
【図８】
2008209939.tif 000010
【図９】
2008209939.tif 000011
【図１０】
2008209939.tif 000012
【図１１】
2008209939.tif 000013
【図１２】
2008209939.tif 000014
【図１３】
2008209939.tif 000015
【図１４】
2008209939.tif 000016
【図１５】
2008209939.tif 000017
【図１６】
2008209939.tif 000018
【図１７】
2008209939.tif 000019
【図１８】
2008209939.tif 000020
【図１９】
2008209939.tif 000021
【図２０】
2008209939.tif 000022
【図２１】
2008209939.tif 000023
【図２２】
2008209939.tif 000024
【図２３】
2008209939.tif 000025
【図２４】
2008209939.tif 000026
【図２５】
2008209939.tif 000027