(57)【要約】【課題】  矩形分割した頁の画像データを変倍処理して外部へ転送する場合の画質の劣化を低コストで防止できるようにする。【解決手段】  スキャナ画像処理部１１５ａは、矩形分割した頁の画像データを変倍処理部２０７および画像Ｉ／Ｆ部１１７を経由して外部のコントローラ１２０へ転送する際に、変倍処理部２０７からの画像データの主走査方向のサイズが画像Ｉ／Ｆ部１１７用のバウンダリサイズに合わないとき、そのバウンダリサイズに合う画素までを転送し、残りの画素については切り捨てるように制御を行う。【選択図】        図３
2008299519.tif 000002
【特許請求の範囲】
【請求項１】
画像データを複数の頁に矩形分割する矩形分割手段と、該矩形分割手段によって矩形分割された頁の画像データに対して主走査方向の変倍処理を施す変倍処理手段とを有する画像処理装置であって、
前記矩形分割手段によって矩形分割された頁の画像データが前記変倍処理手段を経由して外部へ転送される際に、該変倍処理手段からの画像データの主走査方向のサイズが所定のバウンダリサイズに合わないとき、そのバウンダリサイズに合う画素までが転送され、残りの画素については切り捨てられるように制御を行う制御手段を設けたことを特徴とする画像処理装置。
【請求項２】
請求項１記載の画像処理装置において、
外部からの指示によって前記バウンダリサイズを設定するバウンダリサイズ設定手段を設けたことを特徴とする画像処理装置。
【請求項３】
請求項１記載の画像処理装置において、
所定の条件に基づいて前記バウンダリサイズを計算するバウンダリサイズ計算手段を設けたことを特徴とする画像処理装置。
【請求項４】
請求項１乃至３のいずれか一項に記載の画像処理装置において、
画像データの主走査方向への書き込みを制御するためのラインゲート信号を出力するラインゲート信号出力手段を備え、
前記制御手段は、前記変倍処理手段へ入力される変倍処理前の画像データである前記矩形分割手段によって矩形分割された頁の画像データの主走査方向の画素数をカウントする変倍前主走査カウンタと、前記変倍処理手段による主走査方向の変倍処理後に外部へ転送される画像データの主走査方向の画素数をカウントする変倍後主走査カウンタと、前記バウンダリサイズを保持するバウンダリサイズレジスタと、前記変倍後主走査カウンタの値が前記バウンダリサイズの整数倍であることを検出すると、その時点の前記変倍後主走査カウンタの値および前記変倍前主走査カウンタの値を保持し、前記ラインゲート信号がネゲートした時点で、それらの値を前記矩形分割手段によって矩形分割された次頁の画像データの外部への転送が終わるまで保持するカウンタレジスタとを有することを特徴とする画像処理装置。
【請求項５】
請求項４記載の画像処理装置において、
画像データを外部へ転送する画像転送手段を備え、
該画像転送手段は、前記制御手段の一部を有し、前記変倍後主走査カウンタの値が前記バウンダリサイズの整数倍であったときの該変倍後主走査カウンタの値を受け取り、前記変倍処理手段から受け取った画像データのうち、前記変倍後主走査カウンタの値までの主走査方向のサイズ分の画像データを外部へ転送することを特徴とする画像処理装置。
【請求項６】
請求項１乃至４のいずれか一項に記載の画像処理装置において、
画像データを外部へ転送する画像転送手段を備え、
前記制御手段は、前記変倍処理手段による変倍処理後の画像データを記憶する記憶手段を有し、該記憶手段に記憶された画像データを前記画像転送手段へ転送する際に、その画像データの主走査方向のサイズを前記画像転送手段用の前記バウンダリサイズに合う画素数に調整することを特徴とする画像処理装置。
【請求項７】
請求項１乃至６のいずれか一項に記載の画像処理装置において、
前記制御手段は、前記矩形分割手段によって矩形分割され、前記変倍処理手段を経由して外部へ転送された前頁の画像データから切り捨てられた画素数を考慮して、前記矩形分割手段によって矩形分割された次頁の画像データにその画素分を遡った画像データから前記変倍処理手段を経由して外部へ転送されるように制御することを特徴とする画像処理装置。
【請求項８】
画像データを複数の頁に矩形分割する矩形分割手段と、該矩形分割手段によって矩形分割された頁の画像データに対して主走査方向の変倍処理を施す変倍処理手段とを有する画像処理装置であって、
前記変倍処理手段による変倍処理後の画像データの主走査方向のサイズが所定のバウンダリサイズに合うように、予め前記矩形分割手段によって矩形分割する頁の画像データの主走査方向のサイズを計算して設定する制御手段を設けたことを特徴とする画像処理装置。
【請求項９】
画像データを複数の頁に矩形分割する矩形分割手段と、該矩形分割手段によって矩形分割された頁の画像データに対して主走査方向の変倍処理を施す変倍処理手段とを有する画像処理装置であって、
画像データの主走査方向への書き込みを制御するためのラインゲート信号を出力するラインゲート信号出力手段を備え、
前記制御手段は、前記ラインゲート信号と同等のダミーラインゲート信号を出力するダミーラインゲート信号出力手段と、前記矩形分割手段によって矩形分割された頁の画像データが前記変倍処理手段へ転送される前に、該画像データの主走査方向のサイズを前記ダミーラインゲート信号を使用して自動調整する手段とを有することを特徴とした画像処理装置。
【請求項１０】
画像データを複数の頁に矩形分割する矩形分割手段と、該矩形分割手段によって矩形分割された頁の画像データに対して主走査方向の変倍処理を施す変倍処理手段とを有する画像処理装置であって、
画像データを記憶する画像記憶手段と、画像データの主走査方向への書き込みを制御するためのラインゲート信号を出力するラインゲート信号出力手段とを備え、
前記制御手段は、前記ラインゲート信号を使用して前記画像記憶手段からの前記矩形分割手段によって矩形分割された頁の画像データの読み出しを制御する手段と、前記ラインゲート信号と同等のダミーラインゲート信号を出力するダミーラインゲート信号出力手段と、前記矩形分割手段によって矩形分割された頁の画像データが前記変倍処理手段へ転送される前までに、前記変倍処理手段による変倍処理後の画像データの主走査方向のサイズが前記バウンダリサイズに合うように、前記ダミーラインゲート信号を使用し、前記変倍処理手段による実際の変倍処理時と同じ演算により、前記矩形分割手段によって矩形分割する頁の画像データの主走査方向のサイズを計算する主走査サイズ計算手段と、該主走査サイズ計算手段による計算結果に基づいて前記ラインゲート信号の主走査方向の幅を決定するラインゲート幅決定手段とを有することを特徴とした画像処理装置。
【請求項１１】
請求項１０記載の画像処理装置において、
前記制御手段は、前記ラインゲート幅決定手段によって前記ラインゲート信号の主走査方向の幅を決定する際に、前記画像記憶手段へのアクセスを禁止する手段を有することを特徴とする画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画像形成装置（デジタル複合機，デジタル複写機，ファクシミリ装置，プリンタ等）や画像読取装置（スキャナ装置等）、パーソナルコンピュータ（以下「ＰＣ」と略称する）等の画像処理装置に関する。
【背景技術】
【０００２】
例えば、読取ユニット（画像読取手段）によって原稿の画像データを読み取り、その画像データに基づいて書込ユニット（画像形成手段）にて画像の印刷を行うデジタル複合機等の画像処理装置において、読み取った画像データは画像処理部にて様々な加工が施されている。
このような画像処理装置においては、近年、益々画質への要求が厳しくなっており、高画質化を実現するために、メモリ容量の増加や回路の複雑化が進んでいる。また、画像処理では、注目画素に対して主走査方向およびそれと直交する副走査方向の周囲画素を使って演算を施すため、主走査方向の画像サイズ（画像データのサイズ）分のＦＩＦＯ（First In First Out memory）メモリ（以下単に「ＦＩＦＯ」ともいう）が複数段必要になり、高画質化のためにそのＦＩＦＯの段数も増えている。
【０００３】
しかし、例えば読み取り原稿がＡ０サイズのような広幅機の場合、必要になるメモリ容量も膨大となり、そのままのサイズのＦＩＦＯをＡＳＩＣ（Application Specific Integrated Circuit）内に持つことは歩留まりやコストの面で現実的ではない。また、拡大処理等の変倍処理を行う場合には、必要となるＦＩＦＯの容量は更に大きくなる。
そこで、ＦＩＦＯサイズを最小限に抑えつつ、そのＦＩＦＯサイズを超えるような原稿サイズの画像に対して画像処理を施すことができる手法が必要となる。そのためには、読み取りユニットから転送された画像データを一度外部メモリへ格納し、後段モジュールへはＦＩＦＯの容量や変倍率から決められるサイズに画像データを矩形分割して転送するとよい。
【０００４】
しかし、矩形分割した各頁の画像データに対して順次主走査方向に任意サイズの変倍処理を施すと、その各頁の画像データに対して変倍後の画像サイズが区切りの良いサイズにならない場合があり、その各画像データを外部ヘ転送する際に頁のつなぎ目部分を調整するための回路が複雑になってしまうという問題がある。
そこで、特許文献１に見られるように、矩形分割した頁の画像データ（矩形領域）に対して変倍処理を施した結果、画像サイズが小数点以下の端数を持つような値になった場合には、各矩形領域のつなぎ目部分は小数点以下を切り上げもしくは切り捨てることで画素数を調整し、最終的なサイズを所望の変倍サイズに調整するようにした画像処理装置が提案されている。
【特許文献１】特開２００４−２２０５８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１記載のものでは、各矩形領域のつなぎ目部分に、変倍処理により発生する小数点以下の切り捨て／切り上げによる画質への悪影響（すじが発生するなど）が現れる可能性がある。また、変倍後の画像サイズによっては、画像転送効率が悪化する。
この発明は、上記の問題点に鑑みてなされたものであり、矩形分割した頁の画像データを変倍処理して外部へ転送する場合の画質の劣化を低コストで防止できるようにすることを目的とする。
【課題を解決するための手段】
【０００６】
この発明は、画像データを複数の頁に矩形分割する矩形分割手段と、該矩形分割手段によって矩形分割された頁の画像データに対して主走査方向の変倍処理を施す変倍処理手段とを有する画像処理装置であって、上記の目的を達成するため、次のようにしたことを特徴とする。
【０００７】
請求項１の発明による画像処理装置は、上記矩形分割手段によって矩形分割された頁の画像データが上記変倍処理手段を経由して外部へ転送される際に、該変倍処理手段からの画像データの主走査方向のサイズが所定のバウンダリサイズに合わないとき、そのバウンダリサイズに合う画素までが転送され、残りの画素については切り捨てられるように制御を行う制御手段を設けたものである。
【０００８】
請求項２の発明による画像処理装置は、請求項１の画像処理装置において、外部からの指示によって上記バウンダリサイズを設定するバウンダリサイズ設定手段を設けたものである。
請求項３の発明による画像処理装置は、請求項１の画像処理装置において、所定の条件に基づいて上記バウンダリサイズを計算するバウンダリサイズ計算手段を設けたものである。
【０００９】
請求項４の発明による画像処理装置は、請求項１〜３のいずれかの画像処理装置において、画像データの主走査方向への書き込みを制御するためのラインゲート信号を出力するラインゲート信号出力手段を備え、上記制御手段が、上記変倍処理手段へ入力される変倍処理前の画像データである上記矩形分割手段によって矩形分割された頁の画像データの主走査方向の画素数をカウントする変倍前主走査カウンタと、上記変倍処理手段による主走査方向の変倍処理後に外部へ転送される画像データの主走査方向の画素数をカウントする変倍後主走査カウンタと、上記バウンダリサイズを保持するバウンダリサイズレジスタと、上記変倍後主走査カウンタの値が上記バウンダリサイズの整数倍であることを検出すると、その時点の上記変倍後主走査カウンタの値および上記変倍前主走査カウンタの値を保持し、上記ラインゲート信号がネゲートした時点で、それらの値を上記矩形分割手段によって矩形分割された次頁の画像データの外部への転送が終わるまで保持するカウンタレジスタとを有するものである。
【００１０】
請求項５の発明による画像処理装置は、請求項４の画像処理装置において、画像データを外部へ転送する画像転送手段を備え、該画像転送手段が、上記制御手段の一部を有し、上記変倍後主走査カウンタの値が上記バウンダリサイズの整数倍であったときの該変倍後主走査カウンタの値を受け取り、上記変倍処理手段から受け取った画像データのうち、上記変倍後主走査カウンタの値までの主走査方向のサイズ分の画像データを外部へ転送することを特徴とする画像処理装置。
【００１１】
請求項６の発明による画像処理装置は、請求項１〜４のいずれかの画像処理装置において、画像データを外部へ転送する画像転送手段を備え、上記制御手段が、上記変倍処理手段による変倍処理後の画像データを記憶する記憶手段を有し、該記憶手段に記憶された画像データを上記画像転送手段へ転送する際に、その画像データの主走査方向のサイズを上記画像転送手段用の上記バウンダリサイズに合う画素数に調整するものである。
【００１２】
請求項７の発明による画像処理装置は、請求項１〜６のいずれかの画像処理装置において、上記制御手段が、上記矩形分割手段によって矩形分割され、上記変倍処理手段を経由して外部へ転送された前頁の画像データから切り捨てられた画素数を考慮して、上記矩形分割手段によって矩形分割された次頁の画像データにその画素分を遡った画像データから上記変倍処理手段を経由して外部へ転送されるように制御するものである。
【００１３】
請求項８の発明による画像処理装置は、上記変倍処理手段による変倍処理後の画像データの主走査方向のサイズが所定のバウンダリサイズに合うように、予め上記矩形分割手段によって矩形分割する頁の画像データの主走査方向のサイズを計算して設定する制御手段を設けたものである。
【００１４】
請求項９の発明による画像処理装置は、画像データの主走査方向への書き込みを制御するためのラインゲート信号を出力するラインゲート信号出力手段を備え、上記制御手段が、上記ラインゲート信号と同等のダミーラインゲート信号を出力するダミーラインゲート信号出力手段と、上記矩形分割手段によって矩形分割された頁の画像データが上記変倍処理手段へ転送される前に、該画像データの主走査方向のサイズを上記ダミーラインゲート信号を使用して自動調整する手段とを有するものである。
【００１５】
請求項１０の発明による画像処理装置は、画像データを記憶する画像記憶手段と、画像データの主走査方向への書き込みを制御するためのラインゲート信号を出力するラインゲート信号出力手段とを備え、上記制御手段が、上記ラインゲート信号を使用して上記画像記憶手段からの上記矩形分割手段によって矩形分割された頁の画像データの読み出しを制御する手段と、上記ラインゲート信号と同等のダミーラインゲート信号を出力するダミーラインゲート信号出力手段と、上記矩形分割手段によって矩形分割された頁の画像データが上記変倍処理手段へ転送される前までに、上記変倍処理手段による変倍処理後の画像データの主走査方向のサイズが上記バウンダリサイズに合うように、上記ダミーラインゲート信号を使用し、上記変倍処理手段による実際の変倍処理時と同じ演算により、上記矩形分割手段によって矩形分割する頁の画像データの主走査方向のサイズを計算する主走査サイズ計算手段と、該主走査サイズ計算手段による計算結果に基づいて上記ラインゲート信号の主走査方向の幅を決定するラインゲート幅決定手段とを有するものである。
【００１６】
請求項１１の発明による画像処理装置は、請求項１０の画像処理装置において、上記制御手段が、上記ラインゲート幅決定手段によって上記ラインゲート信号の主走査方向の幅を決定する際に、上記画像記憶手段へのアクセスを禁止する手段を有するものである。
【発明の効果】
【００１７】
この発明によれば、画像処理装置が、矩形分割した頁の画像データが変倍処理手段を経由して外部へ転送される際に、その変倍処理手段からの画像データの主走査方向のサイズが所定のバウンダリサイズに合わないとき、そのバウンダリサイズに合う画素までが転送され、残りの画素については切り捨てられるように制御するか、あるいは変倍処理手段による変倍処理後の画像データの主走査方向のサイズが所定のバウンダリサイズに合うように、予め矩形分割する頁の画像データの主走査方向のサイズを計算して設定することにより、矩形分割した頁の画像データを変倍処理して外部へ転送する場合の画質の劣化を低コストで防止することができる。
【発明を実施するための最良の形態】
【００１８】
以下、この発明を実施するための最良の形態を図面に基づいて具体的に説明する。
〔デジタル複合機のハードウェア構成例〕
まず、この実施形態における画像処理装置であるデジタル複合機（以下「ＭＦＰ」ともいう）のハードウェア構成について、図１を参照して説明する。なお、ＭＦＰの代わりに、スキャナ機能およびプリンタ機能を有するデジタル複写機，ファクシミリ装置等の他の画像形成装置を用いてもよい。
【００１９】
図１は、この発明の一実施形態であるＭＦＰのハードウェア構成例を示すブロック図である。
このＭＦＰ１００は、デジタル複写機，プリンタ，ファクシミリ装置，スキャナとしての機能、つまりコピー機能，文書蓄積（ドキュメントボックス）機能，ファクシミリ機能，プリンタ機能，スキャナ機能を含む各種機能を実現できる画像形成装置であり、図１に示すように、エンジン部１１０とコントローラ１２０とからなる。これらの構成が、原稿の画像読み取り，印刷（画像形成），画像情報送受信等の画像処理を行うためのハードウェア資源である。
【００２０】
エンジン部１１０は、ＣＰＵ１１１，読取ユニット１１２，書込ユニット１１３，ＡＳＩＣ（Application Specific Integrated Circuit）−Ｅ１１４，および外部メモリ１１８によって構成されている。
ＣＰＵ１１１は、ＡＳＩＣ−Ｅ１１４を介してエンジン部１１０全体を統括的に制御するマイクロコンピュータであり、中央処理装置，プログラムＲＯＭ，ＲＡＭ等からなる。このＣＰＵ１１１の中央処理装置が、プログラムＲＯＭ内のプログラムを実行することにより、バウンダリサイズ設定手段としての機能を果たすことができる。
読取ユニット１１２は、原稿の画像を画像データとして読み取るスキャナ等の画像読取手段である。
【００２１】
書込ユニット１１３は、読取ユニット１１２によって読み取った画像データあるいは外部機器から受信した画像データを可視画像として用紙（他の記録媒体でもよい）上に印刷するプロッタ等の画像形成手段である。
ＡＳＩＣ−Ｅ１１４は、画像処理部１１５と画像インタフェース（以下「インタフェース」を「Ｉ／Ｆ」ともいう）部１１７とを有するデバイスボードであり、ＣＰＵ１１１の制御対象となるデバイスの共有化を図り、アーキテクチャの面からアプリケーションプログラム（以下単に「アプリケーション」又は「アプリ」ともいう）等の開発の高効率化を支援するものである。
【００２２】
画像処理部１１５は、読取ユニット１１２によって読み取った画像データ又は書込ユニット１１３へ転送すべき画像データに対して後述する画像処理を施すものである。
画像Ｉ／Ｆ部１１７は、画像処理部１１５とコントローラ１２０との間の画像データの送受信を制御するものである。
外部メモリ１１８は、ＨＤＤ（ハードディスク装置）やメモリカード等の記録媒体である。
【００２３】
コントローラ１２０は、ＭＦＰ１００の各部を統括的に制御するものである。その制御により、各種機能を実現することができる。
このコントローラ１２０は、操作部１２１，ＨＤＤ１２２，ＣＰＵ１２３，ＡＳＩＣ−Ｃ１２４，ＭＥＭ−Ｃ１２７，ＮＢ１２８，ＭＥＭ−Ｐ１２９，ＡＳＩＣ１３０，ＯＰＴＩＯＮ１３１，１３２，ＳＢ１３３，およびＲＯＭ１３４によって構成されている。なお、操作部１２１は実際にはコントローラ１２０の外側に配置されている。
【００２４】
操作部１２１は、ＭＦＰ１００により提供される画像処理機能の選択に基づくエンジン部１１０や外部機器に対する動作指示（動作要求）等のデータを入力するための各種の操作キー（「操作スイッチ」又は「操作ボタン」ともいう）およびＬＣＤ又はＣＲＴ等の表示器を有する操作手段である。
ＨＤＤ１２２は、画像データやプログラム（ソフトウェア）など、各種のデータを蓄積・保存するための記憶手段である。
【００２５】
ＣＰＵ１２３は、コントローラ１２０全体を統括的に制御するマイクロコンピュータであり、中央処理装置，プログラムＲＯＭ，ＲＡＭ等からなる。
ＡＳＩＣ−Ｃ１２４は、回転器１２５と編集器１２６とを有するデバイスボードである。
回転器１２５は、読取ユニット１１２によって読み取った画像データ又は書込ユニット１１３へ転送すべき画像データに対して回転処理を施すものである。
【００２６】
編集器１２６は、読取ユニット１１２によって読み取った画像データ又は書込ユニット１１３へ転送すべき画像データに対して変倍等の編集処理を施すものである。
ＭＥＭ−Ｃ１２７は、読取ユニット１１２によって読み取った画像データを一旦記憶しておくためのＲＡＭ等の記憶手段である。
ＮＢ１２８は、ＣＰＵ１２３とＡＳＩＣ−Ｃ１２４，ＭＥＭ−Ｐ１２９，ＳＢ１３３とを接続するためのノースブリッジである。
ＭＥＭ−Ｐ１２９は、エンジン部１１０へ転送すべき画像データを展開するために使用するＲＡＭ等の記憶手段である。
【００２７】
ＳＢ１３３は、ＮＢ１２８と周辺デバイス（ＡＳＩＣ１３０，ＯＰＴＩＯＮ１３１，１３２）とを接続するためのサウスブリッジである。
ＲＯＭ１３４は、ＣＰＵ１２３が当該ＭＦＰ１００の制御を行う際のプログラム（ブートプログラムを含む）が格納されるメモリである。
【００２８】
〔エンジン部の具体的構成例〕
次に、図１のエンジン部１１０の具体的構成について、図２を参照して説明する。
図２は、図１のエンジン部１１０の具体的構成例を示すブロック図である。
画像処理部１１５は、スキャナ画像処理部１１５ａとプリンタ画像処理部１１５ｂとからなる。
【００２９】
スキャナ画像処理部１１５ａは、読取ユニット１１２によって原稿から読み取ったＲ，Ｇ，Ｂの画像データに対してそれぞれシェーディング補正，読取γ補正，ＭＴＦ補正等を行い、その補正後のＲ，Ｇ，Ｂの画像データをＣ，Ｍ，Ｙ，Ｋの画像データに変換する。
プリンタ画像処理部１１５ｂは、画像Ｉ／Ｆ部１１７からのＣ，Ｍ，Ｙ，Ｋの画像データを書込ユニット１１３のＣ，Ｍ，Ｙ，Ｋ各色の書込部１１３ａ，１１３ｂ，１１３ｃ，１１３ｄの画像表現特性に合ったＣ，Ｍ，Ｙ，Ｋの画像データに変換する。なお、「Ｒ，Ｇ，Ｂ」のＲはレッド、Ｇはグリーン、Ｂはブルーをそれぞれ示す。また、「Ｃ，Ｍ，Ｙ，Ｋ」のＣはシアン、Ｍはマゼンタ、Ｙはイエロー、Ｋはブラックをそれぞれ示す。
【００３０】
〔スキャナ画像処理部の構成例〕
次に、図２のスキャナ画像処理部１１５ａの構成と制御について、図３を参照して説明する。
図３は、図２のスキャナ画像処理部１１５ａの構成とデータの流れの一例を示す説明図である。
【００３１】
ＡＳＩＣ−Ｅ１１４のスキャナ画像処理部１１５ａは、入力Ｉ／Ｆ部２０１，非同期吸収用のＦＩＦＯメモリ（以下単に「ＦＩＦＯ」という）２０２，２０３，外部メモリＩ／Ｆ部２０４，前処理部２０５，フィルタ処理部２０６，および変倍処理部２０７等によって構成されている。このスキャナ画像処理部１１５ａは、矩形分割手段，変倍処理手段，制御手段，およびラインゲート信号出力手段としての機能を果たすことができる。
【００３２】
次に、このように構成されたＭＦＰ１００におけるこの発明に関わる構成の各実施例について、図４〜図１１を参照して具体的に説明する。
〔第１実施例〕
まず、第１実施例について説明する。
図３に示したスキャナ画像処理部１１５ａにおいて、読取ユニット１１２から本来の画像サイズ（実際には主走査方向のサイズである主走査サイズ）で画像データを受信すると、その画像データが入力Ｉ／Ｆ部２０１，ＦＩＦＯ２０２，および外部メモリＩ／Ｆ部２０４を経由して外部メモリ１１８へ格納される。
【００３３】
図４は、外部メモリ１１８上の画像データに対して矩形分割処理を行う場合の分割後の各画像サイズとのりしろの一例を示す説明図である。
外部メモリ１１８上の画像データに対して矩形分割処理を行う場合、前後する矩形領域はそのまま分割した領域を転送すると、フィルタ部２０６等の画像処理において、境界部分にすじが入り、画質が劣化するなどの問題があるため、画質が劣化しないように画像データをかぶらせて外部メモリ１１８から読み出す必要がある。
【００３４】
そこで、外部メモリ１１８に格納された画像データを後段モジュールへ転送する際、例えば図４に示すような矩形分割とした場合、先頭頁は主走査長（主走査方向の長さ）「Ｘ１＋３０４」画素、副走査長（副走査方向の長さ）「Ｙ１＋３」画素として、外部メモリ１１８から読み出される。主走査長の「＋３０４」画素および副走査長の「＋３」画素は、後段モジュールの画像処理において、ページ間の境界部分にすじなどの画質劣化が起こらないように画像データを重複させるサイズを示す。また、主走査長は後段モジュールが持つラインバッファサイズ以下でなければならない。次に転送される頁のサイズは、主走査長「Ｘ２＋３０４＋３０４」画素, 副走査長「Ｙ１＋３」画素となる。
【００３５】
通常、このＭＦＰ１００や複写機等の画像形成装置では、原稿の画像データを拡大／縮小（拡大又は縮小）させて可視画像として用紙等の記録材に印刷する機能を有しており、原稿の画像データを矩形分割してデータ転送する場合においても、変倍処理部を使って拡大／縮小を実施する。
図３に示すスキャナ画像処理部１１５ａの前処理部２０５およびフィルタ処理部２０６と変倍処理部２０７における主走査方向の画像有効領域（以下単に「画像有効領域」という）は異なる。
【００３６】
図５は、図４に示した分割した矩形領域と各モジュール（前処理部２０５，フィルタ処理部２０６，変倍処理部２０７）への画像有効領域に対応する各ゲート信号との関係の一例を示す説明図である。ゲート信号には、ラインゲート信号とフレームゲート信号がある。ラインゲート信号は、画像データの主走査方向への書き込みを制御するための信号である。フレームゲート信号は、画像データの副走査方向の書き込みを制御するための信号である。
【００３７】
前処理部２０５およびフィルタ処理部２０６（以下「フィルタ処理部２０６等」ともいう）において、画像データに対して画像処理を施す際に頁の区切りですじなどの画質劣化を防ぐために、外部メモリ１１８から読み出す画像データを各頁間で重複させるが、フィルタ処理部２０６等ではこのサイズが画像有効領域となる。変倍処理部２０７へは、実際に後段モジュール（コントローラ１２０側）へ転送するべき画像サイズ（画像処理が正しく施されている領域）のゲート信号が発行される。
変倍処理部２０７では、ソフトウェアによって（実際にはソフトウェアに従って動作するＣＰＵ１１１によって）設定された任意の変倍率に応じて、フィルタ処理部２０６からの画像データに対して主走査方向に拡大／縮小の処理（主走査任意変倍）を行う。
【００３８】
図６は、変倍処理部２０７が画像データに対して行う主走査方向への１５０％（拡大）と６７％（縮小）の変倍処理を説明するための図である。
図７は、各モジュールの画像有効領域、つまりフィルタ処理部２０６等に必要な画素数（有効領域）、変倍処理部２０７への入力画素数（有効領域）、変倍処理部２０７による変倍後の画素数、および画像Ｉ／Ｆ部１１７からコントローラ１２０へ出力される画像サイズの一例を説明するための概念図である。
図８は、画像Ｉ／Ｆ部１１７用の所定のバウンダリサイズ（以下単に「バウンダリサイズ」ともいう）に合わなかった残りの画素の切り捨てと、次の頁での切り捨てられた画素分の追加方法を説明するための図である。
【００３９】
変倍処理部２０７は、入力される画像データの画素（入力画素）に対して、仮想画素を算出することによって変倍処理を行う。
図６の例では、入力される画像データの画素（入力画素）Ａ〜Ｅに対して、１５０％拡大では１〜７の仮想画素が、６７％縮小では１〜３の仮想画素が生成される。
すると、例えば図７に示すように、変倍処理部２０７に主走査長６，０００画素のデータを入力したとすると、６７％変倍処理後の画素数は４，０２０画素となる。仮に画像Ｉ／Ｆ部１１７からコントローラ１２０側への転送において、バウンダリが５１２画素であったとすると、図８に示すように、変倍処理後の主走査サイズ（画像サイズ）が５１２＊７＝３，５８４画素であれば、回路構成が容易となる。そこで、４，０２０−３，５８４＝４３６画素を切り捨てる。
【００４０】
変倍処理部２０７にて、それまでの画像転送（画像データの転送）に使用した変倍前の画素数およびその端数の情報を次の頁の画像転送期間まで保持し、画素数情報を外部メモリＩ／Ｆ部２０４へ通知することで、次の頁の画像有効領域に画像Ｉ／Ｆ部１１７からコントローラ１２０へ転送時に切り捨てられた分の領域を遡って外部メモリ１１８から画像データを取り込み、切り捨てられた部分の画像データを次の頁にて転送できる。端数情報に関しては、変倍処理部２０７にて、次の頁の先頭画素を計算する際に使用する。この端数情報を保持していないと、分割した境界部分にすじが入るなどの画像劣化が起こる。
【００４１】
このように、スキャナ画像処理部１１５ａが、矩形分割した頁の画像データを変倍処理部２０７および画像Ｉ／Ｆ部１１７を経由して外部のコントローラ１２０へ転送する際に、変倍処理部２０７からの画像データの主走査サイズが画像Ｉ／Ｆ部１１７用のバウンダリサイズに合わないとき、そのバウンダリサイズに合う画素までを転送し、残りの画素については切り捨てるように制御を行うことにより、画像Ｉ／Ｆ部１１７用のバウンダリサイズに画像データの主走査方向の転送サイズを合わせることができるため、画像Ｉ／Ｆ部１１７の回路構成を簡単にできる。つまり、矩形分割した頁の画像データを変倍処理してコントローラ１２０へ転送する場合の画質の劣化を低コストで防止することが可能になる。
【００４２】
〔第２実施例〕
次に、第２実施例について説明する。
この第２実施例は、第１実施例の構成に以下の構成を加えたものである。
図１のＣＰＵ１１１（ソフトウェア）は、外部（操作部１２１あるいはＰＣ等の外部機器）からの指示によってバウンダリサイズを任意に設定することができる。それによって、ハードウェアであるスキャナ画像処理部１１５ａが、その設定値を基にしてバウンダリサイズに合わなかった画素を切り捨てることができる。
したがって、ハードウェアにてバウンダリサイズを計算する必要がない分だけ、ハードウェアの回路構成が簡単になる。
【００４３】
〔第３実施例〕
次に、第３実施例について説明する。
この第３実施例は、第１実施例の構成に以下の構成を加えたものである。
スキャナ画像処理部１１５ａ（ハードウェア）は、所定の条件に基づいてバウンダリサイズを自動的に計算することができる。
【００４４】
すなわち、画像Ｉ／Ｆ部１１７からコントローラ１２０側への画像転送はバスを用いて行われるため、動作モードによって使用するバス幅は切り替えられるが、実際に使用する時点ではバス幅は確定している。また、バースト転送する場合のバースト長も設定できる。よって、実際に画像転送が行われるまでに、これらの情報（所定の条件）からスキャナ画像処理部１１５ａが乗算回路等を使用してバウンダリサイズを計算することが可能になる。
したがって、ソフトウェアはハードウェアのバス幅やバースト長等の所定の条件の情報を持つ必要がない分だけ、ソフトウェアの構成が簡単になる。
【００４５】
〔第４実施例〕
次に、第４実施例について説明する。
この第４実施例は、第１実施例〜第３実施例のいずれかの構成に以下の構成を加えたものである。
【００４６】
図３の変倍処理部２０７内の主走査任意変倍処理モジュールは、主走査任意変倍処理モジュールへ入力される主走査変倍処理前の画像データである矩形分割された頁の画像データの主走査方向の画素数（変倍前主走査サイズ）を逐次カウントする変倍前主走査カウンタと、主走査変倍処理後の後段モジュールへ転送される画像データの主走査方向の画素数（変倍後主走査サイズ）をカウントする変倍後主走査カウンタと、画像Ｉ／Ｆ部１１７からコントローラ１２０側への画像転送のバウンダリサイズ（設定値）を保持するバウンダリサイズレジスタと、変倍後主走査カウンタの値および変倍前主走査カウンタの値を保持するカウンタレジスタとを備えている。
【００４７】
変倍前主走査カウンタは、主走査任意変倍処理モジュールへ入力されるラインゲート信号がアサートされている期間、カウントアップを行う。
変倍後主走査カウンタは、変倍処理部２０７から後段モジュールへ出力されるラインゲート信号がアサートされている期間、カウントアップを行う。
【００４８】
主走査任意変倍処理モジュールは、変倍後主走査カウンタの値がバウンダリサイズレジスタの設定値の整数倍であることを検出すると、その時点の変倍後主走査カウンタの値および変倍前主走査カウンタの値をカウンタレジスタに保持させ、ラインゲート信号がネゲートした時点で、それらの値を矩形分割された次頁の画像データのコントローラ１２０側への転送が終わるまで保持させる。
【００４９】
矩形分割された次頁の画像データの転送を行う場合には、前頁で保持していた変倍後主走査カウンタの値および変倍前主走査カウンタの値から、フィルタ処理等の画像処理で画質に影響を及ぼさないのりしろ量を考慮した画像データを外部メモリ１１８から読み込む。
このような構成により、矩形領域（矩形分割した頁）の画像データの転送を行う場合の各矩形領域間のつなぎ目部分の画質の劣化を確実に防止することができる。
〔第５実施例〕
次に、第５実施例について説明する。
この第５実施例は、第４実施例の構成に以下の構成を加えたものである。
【００５０】
図３の変倍処理部２０７内の主走査任意変倍処理モジュールでは、変倍処理後の主走査サイズをカウントしているため、ラインゲート信号がネゲートしたタイミングで変倍処理後の画像データのバウンダリサイズの整数倍になる主走査サイズ（変倍後主走査カウンタの値）がわかる。この情報を画像Ｉ／Ｆ部１１７にて受け取り、実際に画像Ｉ／Ｆ部１１７からコントローラ１２０側へ画像転送を行うときに、変倍後主走査カウンタの値までの主走査サイズ分だけ画像データの転送を行い、残りの部分は転送を行わない（切り捨てる）。この場合、変倍処理後の画像データは全て画像Ｉ／Ｆ部１１７へ転送している。
【００５１】
このように、画像Ｉ／Ｆ部１１７が、変倍後主走査カウンタの値がバウンダリサイズの整数倍であったときのその変倍後主走査カウンタの値を受け取り、変倍処理部２０７から受け取った画像データのうち、変倍後主走査カウンタの値までの主走査サイズ分の画像データをコントローラ１２０へ転送することにより、画像Ｉ／Ｆ部１１７用のバウンダリサイズに合う主走査サイズまでの画像データのみを確実に転送することができる。
【００５２】
〔第６実施例〕
次に、第６実施例について説明する。
この第６実施例は、第１実施例〜第４実施例のいずれかの構成に以下の構成を加えたものである。
【００５３】
図３の変倍処理部２０７の主走査任意変倍処理モジュールは、入力される画像データに対して主走査変倍処理（主走査方向の変倍処理）を行った場合に、その主走査変倍処理後の画像データ（ラインデータ）を格納するラインバッファ（記憶手段）を備え、そのラインバッファに一度主走査変倍処理後の画像データを格納する。その後、ラインバッファ内の画像データを読み出して画像Ｉ／Ｆ部１１７へ転送することで、変倍処理後の画像データの主走査サイズもわかっているため、画像Ｉ／Ｆ部１１７のバウンダリサイズ（バウンダリサイズレジスタに保持されている）の整数倍になる最大主走査長までの画像データを画像Ｉ／Ｆ部１１７へ転送することにより、バウンダリサイズに合わなかった画素を切り捨てる。つまり、画像Ｉ／Ｆ部１１７へは画素切り捨て後の画像データを転送する。
【００５４】
このように、変倍処理部２０７が、変倍処理後の画像データをラインバッファに一時記憶させ、その画像データを画像Ｉ／Ｆ部１１７へ転送する際に、その画像データの主走査サイズを画像Ｉ／Ｆ部１１７用のバウンダリサイズに合う画素数に調整することにより、画像Ｉ／Ｆ部１１７用のバウンダリサイズに合う主走査サイズまでの画像データのみを確実に転送することができる。
【００５５】
〔第７実施例〕
次に、第７実施例について説明する。
この第７実施例は、第１実施例〜第６実施例のいずれかの構成に以下の構成を加えたものである。
【００５６】
スキャナ画像処理部１１５ａにおいて、矩形分割された前頁の転送で切り捨てられた４３６画素分を次頁にて転送しなくてはならないため、変倍処理後のサイズで実際に後段モジュールに転送された３，５８４画素が、変倍処理前の画像サイズで何画素に対応するかという情報が必要になる。そのためには、変倍処理部２０７において、変倍処理前の画素をカウントしておき、次頁の転送までそのカウント情報を変倍前画素位置情報として保持しておかなければならない。
【００５７】
図８の例では、５，３４９（３，５８４／０．６７）画素のカウント情報を変倍前画素位置情報として保持しておく必要がある。また、変倍処理では仮想画素を生成していくため、必ずしも変倍処理前の画素位置と一致しているわけではない。図８の例では、端数２／８に相当する。よって、この端数情報も次頁まで保持しておき、次頁の変倍処理にて使用する。
切り捨てられた画素を考慮して次頁の画像転送を行おうとすると、本来は外部メモリ１１８から読み出す画素を６，０００−３０４＝５，６９６画素目からにするべきところを、５，３４９−３０４＝５，０４５画素目からに変更することになる。
【００５８】
このように、スキャナ画像処理部１１５ａが、変倍処理部２０７を経由してコントローラ１２０へ転送した矩形分割した前頁の画像データから切り捨てた画素数を考慮して、矩形分割した次頁の画像データにその画素分を遡った画像データから変倍処理部２０７を経由してコントローラ１２０へ転送することにより、矩形領域（矩形分割した頁）の画像データの転送を行う場合の各矩形領域間のつなぎ目部分の画質の劣化をより確実に防止することができる。
【００５９】
〔第８実施例〕
次に、第８実施例について説明する。
図３のスキャナ画像処理部１１５ａにおいて、変倍処理部２０７による変倍処理前の画像データの主走査サイズおよび変倍率が予め分かっていれば、ソフトウェアによって変倍処理後の画像データの主走査サイズが求められるため、その主走査サイズがバウンダリサイズに合うように、予め矩形分割する頁の画像データの主走査サイズ（主走査長）を計算し、設定することができる。それによって、再転送する画像データの主走査サイズ（画像サイズ幅）を固定長にできる。
【００６０】
このように、スキャナ画像処理部１１５ａが、変倍処理部２０７による変倍処理後の画像データの主走査方向のサイズが所定のバウンダリサイズに合うように、予め矩形分割する頁の画像データの主走査方向のサイズを計算して設定することにより、その画像データがバウンダリサイズに合わなくなることがなくなるため、不必要な画像データの再転送を行う必要がなくなり、転送効率が向上する。つまり、矩形分割した頁の画像データを変倍処理してコントローラ１２０へ転送する場合の画質の劣化を低コストで効率良く防止することが可能になる。
【００６１】
〔第９実施例〕
次に、第９実施例について説明する。
図９は、ラインゲート幅の調整を説明するためのスキャナ画像処理部１１５ａの構成とデータの流れの一例を示す説明図である。
【００６２】
図３のスキャナ画像処理部１１５ａにおいて、読取ユニット１１２からの画像転送が開始されると、外部メモリＩ／Ｆ部２０４が入力Ｉ／Ｆ部２０１から画像データを受け取り、外部メモリ１１８への最初の１ライン分の画像転送が完了すると、その主走査サイズを検出することができる（図１０の（ａ）参照）。もしくは、予め（実際に画像処理を開始する前に）主走査サイズをソフトウェアによりレジスタへ設定してもらう。
【００６３】
その後、図９に示すように、スキャナ画像処理部１１５ａ内で自動的にラインゲート信号と同等のダミーラインゲート信号を外部メモリＩ／Ｆ部２０４から変倍処理部２０７に対して発行させ、変倍処理後の主走査サイズがバウンダリサイズに合うように、実際に使用する（実際の画像転送時の）ラインゲート信号の幅（以下「ラインゲート幅」ともいう）を図示しない専用の計算回路で計算しておく。つまり、予め矩形分割する頁の画像データを変倍処理部２０７へ転送する前に、その画像データの主走査サイズをダミーラインゲート信号を使用して自動調整する。ラインゲート幅の情報は、主走査方向への矩形分割した個数分必要である。
【００６４】
実際の画像転送時には、この事前に決定したラインゲート幅に基づいて、前後ののりしろ分を付加した画像サイズ分の画像データ（矩形分割された画像データ）を外部メモリ１１８から読み出すことにより、不要な画像データの再転送を防げる。
なお、ラインゲート幅を決定するためのダミーラインゲート信号を発行する際、つまりラインゲート幅を決定する際には、外部メモリ１１８へのアクセスを禁止することにより、外部メモリ１１８からの画像データの読み出し、コントローラ１２０への画像転送を行わない。これは、後述する第１０実施例でも同様とする。
【００６５】
このように、スキャナ画像処理部１１５ａが、矩形分割した頁の画像データを変倍処理部２０７へ転送する前に、その画像データの主走査サイズをダミーラインゲート信号を使用して自動調整する（変倍処理後の画像データの主走査サイズがバウンダリサイズに合うようにラインゲート幅を専用の計算回路が計算する）ことにより、ソフトウェアによってラインゲート幅を計算することなく、無駄な画像データの再転送の発生がなくなり、転送効率が上がる。つまり、矩形分割した頁の画像データを変倍処理してコントローラ１２０へ転送する場合の画質の劣化を低コストで効率良く防止することが可能になる。
また、ダミーラインゲート信号を発行する（ラインゲート幅を決定する）際には、外部メモリ１１８へのアクセスを禁止することにより、無駄な画像データ転送が行われないため、画像転送効率に悪影響を及ぼさずに済む。
【００６６】
〔第１０実施例〕
次に、第１０実施例について説明する。
図３のスキャナ画像処理部１１５ａにおいて、読取ユニット１１２からの画像転送が開始されると、外部メモリＩ／Ｆ部２０４が入力Ｉ／Ｆ部２０１から画像データを受け取り、外部メモリ１１８への最初の１ライン分の画像転送が完了すると、その主走査サイズを検出することができる（図１０の（ａ）参照）。もしくは、予め主走査サイズをソフトウェアによりレジスタへ設定してもらう。その後、図９に示したように、スキャナ画像処理部１１５ａ内で自動的にダミーラインゲート信号を外部メモリＩ／Ｆ部２０４から変倍処理部２０７に対して発行させる。
【００６７】
変倍処理部２０７は、変倍処理後の画像データ（画像Ｉ／Ｆ部１１７にて転送すべき画像データ）の主走査サイズがバウンダリサイズに合うように、ダミーラインゲート信号に基づいて実際の変倍処理時と同じ演算を内部の変倍制御回路（前述した各カウンタ等からなるもの）に行わせて矩形分割する頁の画像データの主走査サイズを計算し、その計算結果に基づいてラインゲート幅の情報とその時点の変倍処理による端数情報とを保持する。また、ダミーラインゲート信号がネゲートされたときのラインゲート幅の情報を外部メモリＩ／Ｆ部２０４へ通知する。端数情報は、次のダミーラインゲート信号が発行されたときの変倍処理に使用する。
【００６８】
図１０はスキャナ画像処理部１１５ａにおけるダミーラインゲート信号を使用した場合の動作の概要例を示すタイミングチャートであり、画像データに対して主走査方向に４つの矩形分割を行う場合の例である。
スキャナ画像処理部１１５ａでは、外部メモリＩ／Ｆ部２０４が実際に外部メモリ１１８から矩形分割した頁の画像データの読み出しを開始する前に、変倍処理部２０７に対して図１０の（ｃ）に示すようなダミーラインゲート信号を発行する。
【００６９】
変倍処理部２０７は、そのダミーラインゲート信号に基づいて実際の変倍処理時と同様の演算を行うことで、上述したように、事前に実際に使用するラインゲート幅ｂ１，ｂ２，ｂ３，ｂ４と端数Ｂ１，Ｂ２，Ｂ３，Ｂ４を決定する。
外部メモリＩ／Ｆ部２０４は、そのラインゲート幅ｂ１，ｂ２，ｂ３，ｂ４を使用して外部メモリ１１８から画像データを読み込む。
図１１は、スキャナ画像処理部１１５ａにおけるダミーラインゲート信号を使用した場合の実際に使用するラインゲート幅および端数の決定方法の一例を説明するためのタイミングチャートである。
【００７０】
変倍処理部２０７は、ダミーラインゲート信号がアサートされると、そのアサート期間をカウントする。また、変倍処理後の画素数もカウントしていき、変倍処理後の画素数が画像Ｉ／Ｆ部１１７のバウンダリサイズの整数倍になったときのダミーラインゲート信号のアサート期間のカウント数と変倍処理による端数情報を保持する（図１１では、画像Ｉ／Ｆ部１１７のバウンダリサイズを「１２８」と仮定している。そのときの入力ラインゲートカウンタの値をａ,ｂ、主走査座標の端数の値をＡ,Ｂとしている）。
これをダミーラインゲート信号がネゲートされるまで繰り返し、最後の情報が実際に使用されるラインゲート幅と端数の情報となる。主走査座標の端数は、次の矩形領域用のダミーラインゲート信号のアサート時に使用される。
【００７１】
このように、スキャナ画像処理部１１５ａが、矩形分割した頁の画像データを変倍処理部２０７へ転送する前までに、変倍処理部２０７による変倍処理後の画像データの主走査方向のサイズがバウンダリサイズに合うように、ダミーラインゲート信号を使用し、変倍処理部２０７の変倍制御回路に実際の変倍処理時と同じ演算を行わせて矩形分割する頁の画像データの主走査方向のサイズを計算し、その計算結果に基づいてラインゲート幅を決定することにより、第９実施例と略同様の効果を得ることができる。この場合、ラインゲート幅を計算する際、変倍処理時に実際に使用する変倍制御回路を使用するため、専用の計算回路を追加する必要がない。
【００７２】
以上、この発明をＭＦＰに適用した実施形態について説明したが、この発明はこれに限らず、デジタル複写機，ファクシミリ装置，プリンタ等の他の画像形成装置には勿論、画像読取装置（スキャナ装置等）や、ＰＣ等の各種画像処理装置に適用可能である。
【産業上の利用可能性】
【００７３】
以上の説明から明らかなように、この発明によれば、矩形分割した頁の画像データを変倍処理して外部へ転送する場合の画質の劣化を低コストで防止することができる。したがって、高画質且つ低コストの画像処理装置を提供できる。
【図面の簡単な説明】
【００７４】
【図１】この発明の一実施形態であるＭＦＰのハードウェア構成例を示すブロック図である。
【図２】図１のエンジン部１１０の具体的構成例を示すブロック図である。
【図３】図２のスキャナ画像処理部１１５ａの構成とデータの流れの一例を示す説明図である。
【図４】図１の外部メモリ１１８上の画像データに対して矩形分割処理を行う場合の分割後の各画像サイズとのりしろの一例を示す説明図である。
【００７５】
【図５】図４に示した分割した矩形領域と各モジュールへの画像有効領域に対応する各ゲート信号との関係の一例を示す説明図である。
【図６】図３の変倍処理部２０７が画像データに対して行う主走査方向への１５０％（拡大）と６７％（縮小）の変倍処理を説明するための図である。
【図７】図３のフィルタ処理部２０６等に必要な画素数、変倍処理部２０７への入力画素数、変倍処理部２０７による変倍後の画素数、および画像Ｉ／Ｆ部１１７からコントローラ１２０へ出力される画像サイズの一例を説明するための概念図である。
【図８】図３の画像Ｉ／Ｆ部１１７用の所定のバウンダリサイズに合わなかった残りの画素の切り捨てと、次の頁での切り捨てられた画素分の追加方法を説明するための図である。
【００７６】
【図９】ラインゲート幅の調整を説明するための図３のスキャナ画像処理部１１５ａの構成とデータの流れの一例を示す説明図である。
【図１０】図９に示したスキャナ画像処理部１１５ａにおけるダミーラインゲート信号を使用した場合の動作の概要例を示すタイミング図である。
【図１１】図９に示したスキャナ画像処理部１１５ａにおけるダミーラインゲート信号を使用した場合の実際に使用するラインゲート幅および端数の決定方法の一例を説明するためのタイミング図である。
【符号の説明】
【００７７】
１００：ＭＦＰ    １１０：エンジン部    １１１：ＣＰＵ    １１２：読取ユニット
１１３：書込ユニット    １１４：ＡＳＩＣ−Ｅ    １１５：画像処理部
１１５ａ：スキャナ画像処理部    １１５ｂ：プリンタ画像処理部
１１７：画像Ｉ／Ｆ部    １１８：外部メモリ    １２０：コントローラ
１２１：操作部    １２２：ＨＤＤ    １２３：ＣＰＵ    １２４：ＡＳＩＣ−Ｃ
１２５：回転器    １２６：編集器    １２７：ＭＥＭ−Ｃ    １２８：ＮＢ
１２９：ＭＥＭ−Ｐ    １３０：ＡＳＩＣ    １３１，１３２：ＯＰＴＩＯＮ
１３３：ＳＢ    １３４：ＲＯＭ    ２０１：入力Ｉ／Ｆ部
２０２，２０３：ＦＩＦＯ    ２０４：外部メモリＩ／Ｆ部    ２０５：前処理部
２０６：フィルタ処理部    ２０７：変倍処理部
【図１】
2008299519.tif 000003
【図２】
2008299519.tif 000004
【図３】
2008299519.tif 000005
【図４】
2008299519.tif 000006
【図５】
2008299519.tif 000007
【図６】
2008299519.tif 000008
【図７】
2008299519.tif 000009
【図８】
2008299519.tif 000010
【図９】
2008299519.tif 000011
【図１０】
2008299519.tif 000012
【図１１】
2008299519.tif 000013