(57)【要約】【課題】ホストシステムの外部記憶容量の拡張を容易に行うことができる拡張メモリ装置、及びメモリ拡張システムを得る。【解決手段】ホストインターフェースブリッジ２０は、メモリユニット１４の接続数および各メモリ容量を認識し、ホストシステム１０からのデータを処理してアクセス可能なメモリユニット１４にアクセスする。さらに、ホストインターフェースブリッジ２０は、メモリユニット１４に対してアクセスしてデータを書き込むと共に同じデータを必要に応じてバックアップ装置２２にも書き込むようになっている。このように、複数のメモリユニット１４がホストインターフェースユニット１８で一括管理されるため、各メモリユニット毎にホストインターフェースユニットを保有するのと比較すると、コスト低減を図ることができ、さらに、少ないスペースで複数のメモリユニット１４を増設することができる。【選択図】図１
2008065575.tif 000002
【特許請求の範囲】
【請求項１】
ホストシステムとデータの送受信を行うホストインターフェースブリッジと、前記データをバックアップするバックアップ装置と、電源装置と、を備えたホストインターフェースユニットと、
前記ホストインターフェースユニットに接続され、複数のメモリユニットが装填可能なメモリ増設部と、
を有することを特徴とする拡張メモリ装置。
【請求項２】
前記メモリユニットのメモリは揮発性半導体メモリであり、前記メモリユニットは、前記電源装置とは別の電源ユニットから電力が供給されることを特徴とする請求項１に記載の拡張メモリ装置。
【請求項３】
前記ホストインターフェースユニットに接続され、前記ホストインターフェースユニットとデータの送受信を行う拡張インターフェースブリッジを備える拡張インターフェースユニットと、
前記拡張インターフェースユニットに接続され、複数の拡張メモリユニットが装填可能な拡張メモリ増設部と、
を有することを特徴とする請求項１又は２に記載の拡張メモリ装置。
【請求項４】
ホストシステムと、
前記ホストシステムに接続される請求項１乃至３何れか１項記載の拡張メモリ装置と、
を備えることを特徴としたメモリ拡張システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部記憶領域として使用する拡張メモリ装置、及びこれを備えたメモリ拡張システムに関する。
【背景技術】
【０００２】
ホストシステムの内部に複数の半導体メモリが搭載されたメモリボートを増設し、このメモリボートのメモリとメモリコントローラとＣＰＵとを光ケーブルで接続することが提案されている。（特許文献１）
これによると、ホストシステム内に増設された半導体メモリとメモリコントローラとＣＰＵの伝送を金属配線ではなく光をつかった光伝送を行うことでデータ伝送の高速化が実現されている。
【特許文献１】特開２０００−５８８８２公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、ホストシステム内での半導体メモリの増設は、ホストシステム全体を収納する筐体に制限があるため、スペース的にも増設量が限られてしまう。
【０００４】
また、外部記憶装置として半導体メモリを備えるメモリユニットを複数増設することも考えられるが、従来の方法では、各メモリユニット毎にホストコンピュータからの情報を制御するホストインターフェース等が必要であったため大型化し、広いスペースが必要でコスト的にも高価なものとなっていた。
【０００５】
本発明は、上記事実を考慮し、ホストシステムの外部記憶容量の拡張を容易に行うことが課題である。
【課題を解決するための手段】
【０００６】
本発明の請求項１に係る拡張メモリ装置は、ホストシステムとデータの送受信を行うホストインターフェースブリッジと、前記データをバックアップするバックアップ装置と、電源装置と、を備えたホストインターフェースユニットと、前記ホストインターフェースユニットに接続され、複数のメモリユニットが装填可能なメモリ増設部と、を有することを特徴とする。
【０００７】
上記構成によれば、電源装置がホストインターフェースユニットとメモリ増設部内のメモリユニットに電力を供給し、ホストインターフェースユニットに備えられたホストインターフェースブリッジが、ホストシステムからのデータを受信して処理しメモリユニットにアクセスする。さらに、ホストインターフェースブリッジは、ホストシステムからのデータを必要に応じてバックアップ装置にバックアップする。
【０００８】
このように、ホストシステムからのデータは、全てホストインターフェースユニットで処理され、メモリ増設部内の各メモリユニットの使用状況等が考慮された上で状況に合ったメモリユニットにアクセスされる。
【０００９】
従って、ホストインターフェースユニットとは、別に設けられるメモリユニットを増やすだけで、ホストシステムの外部記憶容量の拡張が容易に行える。
【００１０】
本発明の請求項２に係る拡張メモリ装置は、請求項１記載において、前記メモリユニットのメモリは揮発性半導体メモリであり、前記メモリユニットは、前記電源装置とは別の電源ユニットから電力が供給されることを特徴とする。
【００１１】
上記構成によれば、メモリユニットのメモリは、電源が供給されている間記憶保持する揮発性半導体メモリで構成されている。しかし、メモリユニットは、電源装置とは別の電源ユニットから電力が供給されているため、ホストインターフェースユニットに障害が発生したときでも、揮発性半導体メモリの記憶内容を保持することができる。
【００１２】
本発明の請求項３に係る拡張メモリ装置は、請求項１又は２記載において、前記ホストインターフェースユニットに接続され、前記ホストインターフェースユニットとデータの送受信を行う拡張インターフェースブリッジを備える拡張インターフェースユニットと、前記拡張インターフェースユニットに接続され、複数の拡張メモリユニットが装填可能な拡張メモリ増設部と、を有することを特徴とする。
【００１３】
上記構成によれば、ホストインターフェースユニットに備えられたホストインターフェースブリッジが、ホストシステムからのデータを処理しアクセス可能なメモリユニット及び拡張インターフェースユニットにアクセスする。
【００１４】
さらに、拡張インターフェースユニットに備えられた拡張インターフェースブリッジが、ホストインターフェースユニットからのデータを処理してアクセス可能な拡張メモリユニットにアクセスする。
【００１５】
このように、ホストシステムからのデータは、全てホストインターフェースユニットで制御され、メモリの使用状況等が考慮された上で状況に合ったメモリユニット又は拡張インターフェースユニットを通して拡張メモリユニットにアクセスされる。
【００１６】
従って、ホストシステムではなく、ホストインターフェースユニットに拡張インターフェースユニットを接続し、この拡張インターフェースユニットに拡張メモリ増設部内の拡張メモリユニットを接続することで、容易にメモリを増設できる。
【００１７】
本発明の請求項４に係るメモリ拡張システムは、ホストシステムと、前記ホストシステムに接続される請求項１乃至３何れか１項記載の拡張メモリ装置と、を備えることを特徴とする。
【００１８】
上記構成によれば、メモリ拡張システムには、ホストシステムと請求項１乃至３何れか１項に記載の拡張メモリ装置が設けられているため、メモリ拡張システムのデータ処理能力を向上させることができる。
【発明の効果】
【００１９】
本発明によれば、ホストシステムの外部記憶容量の拡張を容易に行うことができる。
【発明を実施するための最良の形態】
【００２０】
本発明の第１実施形態に係るメモリ拡張システム３０について図１、図２に従って説明する。
【００２１】
図１（Ａ）に示されるように、メモリ拡張システム３０は、ホストシステム１０と、拡張メモリ装置１２を備えており、さらに、拡張メモリ装置１２は、各種情報が記憶される複数のメモリユニット１４が装填されたメモリ増設部１５と、ホストシステム１０とメモリ増設部１５の間に接続されるホストインターフェースユニット１８と、を備えている。
【００２２】
また、ホストシステム１０とホストインターフェースユニット１８は、光信号を送信するデータ伝送ケーブル２４で接続されており、ホストインターフェースユニット１８とメモリ増設部１５内の各メモリユニット１４は、光信号を送信するデータ伝送ケーブル２５で接続されている。
【００２３】
図２に示されるように、メモリユニット１４が装填されたメモリ増設部１５とホストインターフェースユニット１８は、１Ｕラック（１９インチ）に搭載可能となっており、本実施形態では、一番下にホストインターフェースユニット１８が搭載され、その上にメモリ増設部１５が重ねて搭載されるようになっている。
【００２４】
また、図１に示されるように、ホストインターフェースユニット１８には、ホストインターフェースブリッジ２０と、データをバックアップするバックアップ装置２２と、各ユニットに電力を供給する電源装置２６が設けられており、このホストインターフェースブリッジ２０は、ホストシステム１０からのデータを処理してアクセス可能なメモリユニット１４にアクセスする構成となっている。さらに、ホストインターフェースブリッジ２０は、ホストシステム１０からのデータをバックアップ装置２２にバックアップするようになっている。なお、バックアップ装置２２としては、通常ハードディスクなどの記憶装置が用いられる。
【００２５】
さらに、図１（Ｂ）に示されるように、メモリユニット１４には、メモリブリッジ１４Ａと半導体メモリであるメモリ１４Ｂが設けられており、ホストインターフェースブリッジ２０からのデータは、メモリブリッジ１４Ａで制御されメモリ１４Ｂに記憶されるようになっている。
【００２６】
詳細には、ホストインターフェースブリッジ２０は、メモリユニット１４の接続数および各メモリ容量を認識し、ホストシステム１０からのデータを処理してアクセス可能なメモリユニット１４にアクセスする。さらに、ホストインターフェースブリッジ２０は、メモリユニット１４に対してアクセスしてデータを書き込むと共に同じデータを必要に応じてバックアップ装置２２にも書き込むようになっている。
【００２７】
なお、ホストシステム１０は、ＰＣＩ−Ｅｘｐｒｅｓｓのインターフェースを有し、ＰＣＩ−Ｅｘｐｒｅｓｓの信号の送受信を行うようになっている。
【００２８】
以上の構成により、データ転送する場合について説明する。
【００２９】
ホストインターフェースブリッジ２０はＰＣＩ−Ｅｘｐｒｅｓｓの信号をホストシステム１０からデータ伝送ケーブル２４（図１（Ａ）参照）を通して受け取り、光伝送に必要な符号化（例えば８Ｂ１０Ｂ）を行い、必要に応じてあるブロック単位でＥＣＣ(エラーコレクションコード)を付加し、データ伝送ケーブル２５（図１（Ａ）参照）を通してメモリブリッジ１４Ａへ光伝送する。メモリブリッジ１４Ａは受信した光信号から必要な情報を読み取り、メモリ１４Ｂに対してアクセスを行う。
【００３０】
メモリ１４Ｂに対して書き込みの要求があった場合には、データがメモリ１４Ｂに書き込まれ、メモリ１４Ｂに対して読み出しの要求があった場合には、メモリ１４Ｂから読み出した信号をメモリブリッジ１４Ａで符号化してホストインターフェースブリッジ２０へ送信する。ホストインターフェースブリッジ２０は受信した信号をＰＣＩ−Ｅｘｐｒｅｓｓの信号としてホストシステム１０に送信する。
【００３１】
一方、バックアップ装置２２には、メモリ１４Ｂに書き込みの要求があった場合のみ、ホストインターフェースブリッジ２０が同じデータを必要に応じてバックアップ装置２２に書き込む。
【００３２】
以上説明したように、複数のメモリユニット１４がホストインターフェースユニット１８で一括管理されるため、各メモリユニット毎にホストインターフェースユニットを保有するのと比較すると、コスト低減を図ることができ、さらに、少ないスペースで複数のメモリユニット１４を増設することができる。つまり、ホストシステム１０の外部記憶容量の拡張を容易に行うことができる。
【００３３】
また、メモリユニット１４は１Ｕラック（１９インチ）に搭載可能となっているため、容易にメモリ増設部１５内のメモリユニット１４の増設が可能である。
【００３４】
なお、本発明を特定の実施形態について詳細に説明したが、本発明はかかる実施形態に限定されるものではなく、本発明の範囲内にて他の種々の実施形態が可能であることは当業者にとって明らかである。例えば、上記実施形態では、メモリ１４Ｂに書き込みの要求があった場合に、必要に応じてバックアップ装置２２にデータ書き込む構成としたが、それに替えて、定期的にメモリ１４Ｂの内容をホストインターフェースブリッジ２０が読み出し、バックアップ装置２２との同期をとる構成としてもよい。
【００３５】
また、障害があった場合に、メモリ１４Ｂに必要な電源（ＤＣ電源）を供給し、メモリ１４Ｂの内容を保持してからバックアップ装置２２にメモリ１４Ｂのバックアップを行う構成としてもよい。
【００３６】
また、上記実施形態では、メモリユニット１４が複数個配置される構成について説明したが、メモリユニット１４は１つであってもよい。
【００３７】
次に、本発明の第２実施形態に係るメモリ拡張システム６０について図３に従って説明する。なお、第１実施形態と同一部品については、同一符号を付してその説明を省略する。
【００３８】
図３に示されるように、メモリ増設部１５内のメモリユニット１４は、ホストインターフェースユニット１８に備えられた電源装置２６から電力を供給されるのではなく、別途に設けられた無停電電源装置（ＵＰＳ）である電源ユニット３２から電力が供給される。さらに、メモリユニット１４のメモリ１４Ｂは、電源が供給されている間記憶保持する揮発性半導体メモリで構成されている。
【００３９】
電源が切られるとメモリユニット１４内の記憶内容は失われてしまうが、メモリユニット１４の電源として無停電電源装置（ＵＰＳ）の電源ユニット３２を設けることで、停電などで電源が落ちた場合でもメモリユニット１４内の記録情報を保持することができる。つまり、ホストインターフェースユニット２０に障害が発生したときでも、揮発性半導体メモリの記憶内容を保持することができる。
【００４０】
次に、本発明の第３実施形態に係るメモリ拡張システム７０について図４に従って説明する。なお、第１実施形態と同一部品については、同一符号を付してその説明を省略する。
【００４１】
本実施形態では、ホストインターフェースユニット１８に、最大で８台のメモリユニットが接続可能となっており、図４に示されるように、メモリ増設部１５内の８台のメモリユニット１４がホストインターフェースユニット１８にデータ伝送ケーブル２５を通して接続されている。
【００４２】
さらに、拡張インターフェースユニット４２がデータ伝送ケーブル４４によってホストインターフェースユニット１８に接続されており、拡張インターフェースユニット４２には、拡張インターフェースユニット４２に接続可能な最大数である８台の拡張メモリユニット４８がデータ伝送ケーブル４６を通して接続され、８台の拡張メモリユニット４８は拡張メモリ増設部４９に装填されている。
【００４３】
拡張インターフェースユニット４２には、拡張インターフェースブリッジ５０と、拡張インターフェースユニット４２に電力を供給する電源装置５２が設けられており、この拡張インターフェースブリッジ５０は、ホストインターフェースユニット１８からのデータを処理して拡張メモリユニット４８にアクセスする構成となっている。
【００４４】
さらに、拡張メモリユニット４８には、メモリブリッジ４８Ａと半導体メモリであるメモリ４８Ｂが設けられており、拡張インターフェースブリッジ５０からのデータは、メモリブリッジ４８Ａで制御されメモリ４８Ｂに記憶されるようになっている。
【００４５】
さらに、拡張メモリ増設部４９内の拡張メモリユニット４８は、個別に設けられた無停電電源装置（ＵＰＳ）である電源ユニット５４から電力が供給されるようになっている。
【００４６】
詳細には、ホストインターフェースブリッジ２０は、各メモリユニット１４のメモリ容量と、拡張インターフェースブリッジ５０を通して各拡張メモリユニット４８のメモリ容量を認識し、ホストシステム１０からのデータを処理してアクセス可能なメモリユニット１４にアクセスし、同時に、拡張インターフェースユニット４２に光伝送する。
【００４７】
さらに、拡張インターフェースユニット４２の拡張インターフェースブリッジ５０は、ホストインターフェースユニット１８からのデータを処理してアクセス可能な拡張メモリユニット４８にアクセスする。
【００４８】
一方、バックアップ装置２２には、メモリ１４Ｂ及びメモリ４８Ｂに書き込みの要求があった場合に、ホストインターフェースブリッジ２０が同じデータを必要に応じてバックアップ装置２２に書き込むようになっている。
【００４９】
以上説明したように、一台のホストインターフェースユニット１８では、８台のメモリユニット１４しか接続できないが、拡張インターフェースユニット４２を用いることで、さらに８台の拡張メモリユニット４８が接続することができる。
【００５０】
また、メモリユニット１４及び拡張メモリユニット４８の制御をホストインターフェースユニット１８と拡張インターフェースユニット４２で分担するため、効率よくメモリユニット１４及び拡張メモリユニット４８を制御することができる。
【００５１】
また、ホストシステム１０ではなく、ホストインターフェースユニット１８に拡張インターフェースユニット４２を接続し、この拡張インターフェースユニット４２に拡張メモリユニット４８を接続することで、容易にメモリを増設できる。
【図面の簡単な説明】
【００５２】
【図１】（Ａ）本発明の第１実施形態に係るメモリ拡張システムを示した説明図である。（Ｂ）本発明の第１実施形態に係るメモリ拡張システムを示したブロック図である。
【図２】本発明の第１実施形態に係る拡張メモリ装置を示した斜視図である。
【図３】本発明の第２実施形態に係るメモリ拡張システムを示した説明図である。
【図４】本発明の第３実施形態に係るメモリ拡張システムを示した説明図である。
【符号の説明】
【００５３】
１０      ホストシステム
１２      拡張メモリ装置
１４      メモリユニット
１５      メモリ増設部
１８      ホストインターフェースユニット
２０      ホストインターフェースブリッジ
２２      バックアップ装置
２６      電源装置
３０      メモリ拡張システム
３２      電源ユニット
４２      拡張インターフェースユニット
４８      拡張メモリユニット
４９      拡張メモリ増設部
５０      拡張インターフェースブリッジ
５２      電源装置
５４      電源ユニット
６０      メモリ拡張システム
７０      メモリ拡張システム
【図１】
2008065575.tif 000003
【図２】
2008065575.tif 000004
【図３】
2008065575.tif 000005
【図４】
2008065575.tif 000006