(57)【要約】  【課題】  電子顕微鏡で用いられる倍率校正を高精度で行う校正用標準部材を提供し、それを用いた走査電子顕微鏡技術を提供する。  【解決手段】  測定試料上の観察領域に入射電子線を走査して発生する二次電子または反射電子強度の情報から、前記観察領域内のパターンを計測する走査電子顕微鏡を校正する校正用標準部材であって、多層膜（１、２）が積層された第１の基板と、その表面に前記第１の基板を保持するための凹部を有する第２の基板（３）とを有し、前記第１の基板は、前記多層膜表面の法線方向が前記第２の基板表面の法線方向に対してほぼ垂直になるように、前記第２の基板の凹部内に保持され、前記多層膜は、シリコンを含有する膜（１）とモリブデンを含有する膜（２）との多層構造を有することを特徴とする。【選択図】  図１
2008134103.tif 000002
【特許請求の範囲】
【請求項１】
測定試料上の観察領域に入射電子線を走査して発生する二次電子または反射電子強度の情報から、前記観察領域内のパターンを計測する走査電子顕微鏡を校正する校正用標準部材であって、
多層膜が積層された第１の基板と、その表面に前記第１の基板を保持するための凹部を有する第２の基板とを有し、
前記第１の基板は、前記多層膜表面の法線方向が前記第２の基板表面の法線方向に対してほぼ垂直になるように、前記第２の基板の凹部内に保持され、
前記多層膜は、シリコンを含有する膜とモリブデンを含有する膜との多層構造を有することを特徴とする校正用標準部材。
【請求項２】
請求項１に記載の校正用標準部材において、前記多層膜は、シリコンを含有する膜とモリブデンを含有する膜のうちいずれかの膜が一定のピッチ寸法で周期的に配列された積層構造をなし、かつ、そのピッチ寸法は、光またはＸ線回折により予め求められていることを特徴とする校正用標準部材。
【請求項３】
請求項１又は２に記載の校正用標準部材において、前記第２の基板は、シリコンウエハ形状を有し、前記第２の基板の凹部に保持された前記多層膜の断面が、前記シリコンウエハの表面と略同一平面になるように、前記多層膜を前記シリコンウエハに埋め込んだ構造を有することを特徴とする校正用標準部材。
【請求項４】
請求項１、２又は３に記載の校正用標準部材において、前記多層構造は、前記モリブデン膜もしくは前記シリコン膜の周期的な凸パターンであることを特徴とする校正用標準部材。
【請求項５】
シリコン膜とモリブデン膜との多層構造を一定のピッチ寸法で周期的に配列形成する工程と、
シリコンウエハの表面に形成された凹部に前記多層構造の結晶断面を導電性接着剤を用いて埋め込む工程と、
前記多層構造の結晶断面を埋め込んだシリコンウエハの表面を研磨する工程と、
前記研磨工程の後、前記多層構造の結晶断面を材料選択エッチング行い、一次元回折格子パターン形状に形成する工程とを含むことを特徴とする校正用標準部材の作製方法。
【請求項６】
請求項５に記載の校正用標準部材の作製方法において、前記多層構造は、前記モリブデン膜もしくは前記シリコン膜の周期的な凸パターンであることを特徴とする校正用標準部材の作製方法。
【請求項７】
試料を保持する試料ステージと、前記試料ステージ上の試料に対して電子ビームを走査する照射光学系と、前記電子ビーム走査により発生する二次電子または反射電子を検出する検出器と、前記検出器から得られる電子信号を処理することにより前記試料を測長する信号処理手段と、測長結果が表示される表示手段と、前記二次電子または反射電子強度の情報から、前記照射光学系の倍率校正を行うために用いられる校正用標準部材とを有し、
前記校正用標準部材は、多層膜が積層された第１の基板と、その表面に前記第１の基板を保持するための凹部を有する第２の基板とからなり、
前記第１の基板は、前記多層膜表面の法線方向が前記第２の基板表面の法線方向に対してほぼ垂直になるように、前記第２の基板の凹部内に保持され、
前記多層膜は、シリコンを含有する膜とモリブデンを含有する膜との多層構造を有することを特徴とする走査電子顕微鏡。
【請求項８】
請求項７に記載の走査電子顕微鏡において、前記多層膜は、シリコンを含有する膜とモリブデンを含有する膜のうちのいずれかの膜が一定のピッチ寸法で周期的に配列された積層構造をなし、かつ、そのピッチ寸法は、光またはＸ線回折により予め求められていることを特徴とする走査電子顕微鏡。
【請求項９】
請求項８に記載の走査電子顕微鏡において、前記信号処理手段で求めた前記いずれかの膜のピッチ寸法と、前記光またはＸ線回折により予め求められたピッチ寸法とを比較して、その差が略ゼロになるように前記照射光学系の倍率校正を行うことを特徴とする走査電子顕微鏡。
【請求項１０】
請求項７、８又は９に記載の走査電子顕微鏡において、前記校正用標準部材は、前記試料ステージに搭載されていることを特徴とする走査電子顕微鏡。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、走査電子顕微鏡を校正する標準試料、その作製方法および走査電子顕微鏡に関する。
【背景技術】
【０００２】
近年、半導体素子は微細化が益々進んでおり、より高精度な寸法管理が必要となる。そこで、半導体製造の現場では走査電子顕微鏡を基にした電子ビーム測長装置を用いた寸法管理が行われている。この寸法管理の計測精度は、走査電子顕微鏡の倍率校正精度で決定される。
【０００３】
しかし、半導体素子の微細化に対応してより高倍率での計測を行うと、走査電子顕微鏡の視野が狭い領域になるために、倍率校正を行う標準試料のパターンも半導体パターンと同程度かそれ以上の微細性が要求される。これに対しピッチ寸法１００ｎｍ以下の微細性を有した校正試料として、「三隅他、２００６年度精密工学会春季大会学術講演会論文集  ｐｐ.１０９１」に示されるような超格子試料が提案されている。
【０００４】
【非特許文献１】三隅他、２００６年度精密工学会春季大会学術講演会論文集  ｐｐ.１０９１
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、上述のような従来技術の校正試料を走査電子顕微鏡の倍率校正に用いるには、以下の課題を有する。
【０００６】
まず、第１に、超格子材料としてＧａＡｓ系化合物半導体を用いているため、ＧａＡｓ系化合物がシリコンウエハに対し不純物元素となり、シリコンウエハと同じステージに搭載するとシリコンウエハを汚染してしまう、という課題を有する。
【０００７】
第２に、断面試料を用いる場合、基板に埋め込む際に基板表面と段差が生じる。走査電子顕微鏡では試料側に電圧を印加して電子ビームの加速電圧を制御するため、上記段差があると段差部で局所的な表面電界分布が発生して、非点ずれが生じる。この結果、校正精度が悪化してしまう。断面試料を基板に埋め込んだ後で、段差をなくす手段としては表面を研磨する方法が考えられるが、研磨により基板がＧａＡｓ系化合物で汚染されるために、この試料を検査するウエハと同じステージに搭載できない、という課題を有する。
【０００８】
また、上記従来技術には、ＧａＡｓ系化合物以外の材料としてＳｉ/ＳｉＯ２を上げているが、走査電子顕微鏡の倍率校正に用いるには絶縁材料であるＳｉＯ２を用いると荷電ビームに対して帯電が発生し校正精度が悪化してしまう、という課題を有する。
【０００９】
そこで、本発明の目的は、電子顕微鏡で用いられる倍率校正を高精度で行う校正用標準部材を提供し、それを用いた走査電子顕微鏡技術を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明では、超格子多層結晶としてシリコン/モリブデン（Ｓｉ/Ｍｏ）の積層構造を用いることを基本構成とする。
【００１１】
また、この断面部をシリコンウエハに埋め込んだ後、その表面を研磨して断面部と基板部を平坦化し、最後に材料選択エッチングを行い標準部材を作製する。この標準部材を予め光またはＸ線回折によりその積層周期を求めておき電子顕微鏡に搭載する。該走査電子顕微鏡での積層周期計測結果を光またはＸ線回折により求めた積層周期と比較することにより走査電子顕微鏡の倍率校正を行う。
【００１２】
以下、本発明に含まれる特徴的構成例について列挙する。
【００１３】
（１）本発明の校正用標準部材は、被検査物上の観察領域に入射電子線を走査して発生する二次電子または反射電子強度の情報から、前記観察領域内のパターンを計測する走査電子顕微鏡を校正する校正用標準部材であって、多層膜が積層された第１の基板と、その表面に前記第１の基板を保持するための凹部を有する第２の基板とを有し、前記第１の基板は、前記多層膜表面の法線方向が前記第２の基板表面の法線方向に対してほぼ垂直になるように、前記第２の基板の凹部内に保持され、前記多層膜は、シリコンを含有する膜とモリブデンを含有する膜との多層構造を有することを特徴とする。
【００１４】
（２）前記構成の校正用標準部材において、前記多層膜は、シリコンを含有する膜とモリブデンを含有する膜のうちいずれかの膜が一定のピッチ寸法で周期的に配列された積層構造をなし、かつ、そのピッチ寸法は、光またはＸ線回折により予め求められていることを特徴とする。
【００１５】
（３）前記構成の校正用標準部材において、前記第２の基板は、シリコンウエハ形状を有し、前記第２の基板の凹部に保持された前記多層膜の断面が、前記シリコンウエハの表面と略同一平面になるように、前記多層膜を前記シリコンウエハに埋め込んだ構造を有することを特徴とする。
【００１６】
（４）前記構成の校正用標準部材において、前記多層構造は、前記モリブデン膜もしくは前記シリコン膜の周期的な凸パターンであることを特徴とする。
【００１７】
（５）本発明の校正用標準部材の作製方法は、シリコン膜とモリブデン膜との多層構造を一定のピッチ寸法で周期的に配列形成する工程と、シリコンウエハの表面に形成された凹部に前記多層構造の結晶断面を導電性接着剤を用いて埋め込む工程と、前記多層構造の結晶断面を埋め込んだシリコンウエハの表面を研磨する工程と、前記研磨工程の後、前記多層構造の結晶断面を材料選択エッチング行い、一次元回折格子パターン形状に形成する工程とを含むことを特徴とする。
【００１８】
（６）本発明の走査電子顕微鏡は、試料を保持する試料ステージと、前記試料ステージ上の試料に対して電子ビームを走査する照射光学系と、前記電子ビーム走査により発生する二次電子または反射電子を検出する検出器と、前記検出器から得られる電子信号を処理することにより前記試料を測長する信号処理手段と、測長結果が表示される表示手段と、前記二次電子または反射電子強度の情報から、前記照射光学系の倍率校正を行うために用いられる校正用標準部材とを有し、前記校正用標準部材は、多層膜が積層された第１の基板と、その表面に前記第１の基板を保持するための凹部を有する第２の基板とからなり、
前記第１の基板は、前記多層膜表面の法線方向が前記第２の基板表面の法線方向に対してほぼ垂直になるように、前記第２の基板の凹部内に保持され、前記多層膜は、シリコンを含有する膜とモリブデンを含有する膜との多層構造を有することを特徴とする。
【００１９】
（７）前記構成の走査電子顕微鏡において、前記多層膜は、シリコンを含有する膜とモリブデンを含有する膜のうちのいずれかの膜が一定のピッチ寸法で周期的に配列された積層構造をなし、かつ、そのピッチ寸法は、光またはＸ線回折により予め求められていることを特徴とする。
【００２０】
（８）前記構成の走査電子顕微鏡において、前記信号処理手段で求めた前記いずれかの膜のピッチ寸法と、前記光またはＸ線回折により予め求められたピッチ寸法とを比較して、その差が略ゼロになるように前記照射光学系の倍率校正を行うことを特徴とする。
【００２１】
（９）前記構成の走査電子顕微鏡において、前記校正用標準部材は、前記試料ステージに搭載されていることを特徴とする。
【発明の効果】
【００２２】
本発明によれば、電子顕微鏡で用いられる倍率校正を高精度で行う校正用標準部材を含む走査電子顕微鏡技術を提供できる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施例について、図面を参照して、詳細に説明する。
【００２４】
（実施例１）
図１は、本発明のシリコン/モリブデン（Ｓｉ/Ｍｏ）の積層構造を有した標準部材の概略図であり、図２は、その作製方法を示す。
【００２５】
校正部となるシリコン/モリブデンの積層は、各層１０ｎｍの厚さで４０層ずつイオンビーム成膜にて形成したものを材料選択エッチングによりシリコン層１を深さ１０ｎｍ程度エッチングしてモリブデン層２の周期的な凸パターンを形成してある。
【００２６】
図２に示すように、まずシリコン/モリブデンの積層は、各層１０ｎｍの厚さで４０層ずつ交互にイオンビーム成膜にて形成したシリコン基板を幅１ｍｍで切り出して、その断面を表面側にして、厚さ８００μｍ、直径３００ｍｍの保持用のシリコン基板３の深さ５００μｍの凹部に埋め込み、導電性接着剤４で固定する。次に、上記保持用のシリコン基板を７７５μｍの厚さになるまで研磨する。この結果、シリコン保持基板とシリコン/モリブデンの積層断面表面は、１μｍ以内の段差で略同一平面となる。最後に水酸化カリウム水溶液などの材料選択エッチングによりシリコン層１を深さ１０ｎｍ程度エッチングしてモリブデン層２の周期的な凸パターン（一次元回折格子パターン）を形成する。
【００２７】
ここで、従来技術にあるようなＧａＡｓ系超格子では、上記作製方法を用いると研磨の際にシリコン半導体に対してドーパントとなるIII族およびＶ族元素が支持基板に拡散して支持基板を汚染してしまう。従って、シリコン半導体ウエハ等を測定する、図３に示す電子顕微鏡の同じステージ１３にこの基板を搭載すると、ステージ面にＧａまたはＡｓが残留し、残留したＧａまたはＡｓが被測定シリコン半導体ウエハに拡散し汚染してしまう。
【００２８】
これに対して、タングステン（Ｗ）、タンタル（Ｔａ）やモリブデン（Ｍｏ）といった重金属は、シリコン半導体に対してドーパントではないので汚染の影響はない。本実施例では、モリブデンを例にとって説明しているが、タングステンやタンタルを用いても適用可能である。
【００２９】
上記シリコン/モリブデン（Ｓｉ/Ｍｏ）の積層構造を有した標準部材を走査電子顕微鏡に搭載して校正を行った例について説明する。図３、４は、それぞれ、本発明による走査電子顕微鏡のシステム構成を示した概略図と装置校正フローを表す図である。
【００３０】
電子銃（電子源）１０から放出された電子ビーム１１を、レンズ１９および偏向器１２により、試料上で走査する。ステージ１３上には、測定試料（ウエハ）がある。ステージ１３には、ビーム加速電圧を制御するために電圧が印加されている。また、電子ビーム照射により発生する二次電子１５を検出する電子検出器１６からの信号に基づいて二次電子（もしくは反射電子）像ないし二次電子信号波形の表示および測長を行う。そのときのステージ位置は、ステージ制御部にて検知、制御される。ここで、図３では、各演算部、制御部、表示部等は制御系１７に含まれた形態であるが、必ずしも制御系１７に含まれていなくてもよい。
【００３１】
図３および図４において、まずステージ１３を移動してシリコン/モリブデン（Ｓｉ/Ｍｏ）の積層構造を有したウエハ型の標準部材１４を測定ウエハの搭載方法と同じ搬送系を使いステージ１３上に搭載し、電子ビーム１１直下に位置させる（ステップ４１）。ビームの加速電圧は、５００Ｖになるようにステージ１３にマイナス１.５ｋＶの電圧が印加されている。ビーム走査に対して垂直なシリコン/モリブデン（Ｓｉ/Ｍｏ）の積層一次元回折格子パターンに電子ビームを走査することにより得られた二次電子信号処理部を通して得られる波形表示部の二次電子信号波形から寸法演算部においてピッチ寸法を求める（ステップ４２）。次に、寸法校正演算部により寸法演算部で求めたピッチ寸法と、予めＸ線回折法で求められ記憶部に記憶されたピッチ寸法２０.０５ｎｍとを比較して、ビームによる測定値の校正係数を決定し（ステップ４３）、その差が０になるようにビーム偏向制御部に補正を行い、その校正係数を校正値記憶部に記憶する（ステップ４４）。
【００３２】
一方、試料ステージ１３を駆動して測定ウエハ上のパターンを測長し（ステップ４５）、校正値記憶部にある上記校正係数から上記測長値を校正して、寸法表示部、画像表示部で表示し、記憶する（ステップ４６）。
【００３３】
シリコン保持基板とシリコン/モリブデンの積層断面表面は１μｍ以内の段差で略同一平面であることから、ステージに印加されているマイナス１.５ｋＶの電圧による表面電界の乱れがなく、ウエハ表面でのビーム条件で非点が発生しなかった。その結果、校正精度は０.５ｎｍ以下が得られた。また、この試料を他の電子ビーム測長装置に搭載して同一箇所の一次元回折格子パターンを用いて校正することにより同様に０.５ｎｍ以下の精度で校正できた。この結果、２台の測長結果の機差格差は１.０ｎｍ以下が得られた。
【００３４】
また、シリコン/モリブデンの積層断面表面の高さが７７５μｍと、測定するシリコンウエハ７７５±５μｍと高さ誤差が５μｍと小さいために、上記校正後に得られた実際のシリコンウエハ表面パターン測長の確からしさは０.１ｎｍ以下であった。
【００３５】
これに対して、従来技術の標準部材の場合には、超格子断面端部段差と一次元回折格子パターンの距離が１ｍｍ以内と近いためにステージに印加されているマイナス１.５ｋＶ電圧による表面電界の乱れの影響でビームに非点が発生し、そのために校正誤差が１ｎｍ以上となった。さらに、表面研磨せずにウエハ内に機械加工やエッチングで凹部を作りチップを埋め込んでいる場合には、段測定するシリコンウエハ７７５±５μｍと高さ誤差が１０μｍ程度生じるために、上記校正後に得られた校正係数で測定したシリコンウエハ表面パターン測長の確からしさは１ｎｍ以上であった。
【００３６】
上述した本発明の高精度校正には、以下の効果も含まれている。すなわち、本発明のシリコン/モリブデン（Ｓｉ/Ｍｏ）の積層では、異種材料の組み合わせとして、その原子番号差が従来技術のＧａＡｓ/ＩｎＧａＰやＳｉ/ＳｉＯ２に比べ、１６/４２と大きく、二次電子信号比も大きくなるので積層部での二次電子信号コントラストが向上し、かつＳｉ/ＳｉＯ２のように絶縁材料を含まないので帯電の影響も無く、ピッチ寸法の測定再現性が向上するため、一定の測定回数での平均では平均値の誤差が小さくなり、一定の誤差での校正では測定回数を低減できる効果がある。
【００３７】
また、本発明による標準試料は、図３に示した測長用の走査電子顕微鏡に限らず、他の電子線装置にも応用できる。
【００３８】
（実施例２）
次に、上記シリコン/モリブデン（Ｓｉ/Ｍｏ）の積層構造を有した標準部材を走査電子顕微鏡のステージに搭載して校正を行った別の例について説明する。図５は、本発明による走査電子顕微鏡のシステム構成を示した概略図である。
【００３９】
電子ビーム鏡筒内の電子銃から放出された電子ビーム１１を、（図示していない）レンズおよび偏向器により、試料上で走査する。ステージ１３上には測定試料（ウエハ）１４がある。ステージ１３にはビーム加速電圧を制御するために電圧が印加されている。また、電子ビーム照射により発生する二次電子１５を検出する電子検出器１６からの信号に基づいて、二次電子像ないし二次電子信号波形を表示および測長を行う。そのときのステージ位置は、ステージ制御部にて検知、制御される。ここで、図５では、図３の場合と同様に、各演算部、制御部、表示部等は制御系に含まれた形態であるが、必ずしも制御系に含まれていなくてもよい。
【００４０】
図５において、シリコン/モリブデン（Ｓｉ/Ｍｏ）の積層構造を有した標準部材１８がステージ１３上の測定ウエハ近傍の位置に設置されている。ステージ１３を移動してシリコン/モリブデン（Ｓｉ/Ｍｏ）の積層構造部２０を有した標準部材１８を電子ビーム１１直下に位置させる。ビームの加速電圧は５００Ｖになるようにステージ１３にマイナス１.５ｋＶの電圧が印加されている。ビーム走査に対して垂直なシリコン/モリブデン（Ｓｉ/Ｍｏ）の積層一次元回折格子パターンに電子ビームを走査することにより得られた二次電子信号処理部を通して得られる波形表示部の二次電子信号波形から寸法演算部においてピッチ寸法を求める。次に、寸法校正演算部により寸法演算部で求めたピッチ寸法と予めＸ線回折法で求められ記憶部に記憶されたピッチ寸法２０.０５ｎｍとを比較して、その差が０になるような校正係数を校正値記憶部に記憶した。
【００４１】
シリコン/モリブデン（Ｓｉ/Ｍｏ）の積層構造部２０を備えた標準部材１８は、実施例１と同様の作製方法で作製したウエハ型標準部材から１５ｍｍ角に切り出したチップ１８をステージ１３上に導電性接着剤にて貼り付けてある。上記チップ１８の中心部に配置されたシリコン/モリブデンの積層断面表面とシリコン保持基板は１μｍ以内の段差で略同一平面であることから、実施例１のウエハ型標準部材と同様にステージに印加されているマイナス１.５ｋＶの電圧による表面電界の乱れがなく、測定ウエハ表面でのビーム条件でチップ上のシリコン/モリブデンの積層断面表面でも非点が発生しなかった。その結果、校正精度は０.５ｎｍ以下が得られた。
【００４２】
このように、標準部材を装置に常時搭載しておくことで測定ウエハを搭載した状態も含めいつでも校正が可能であり、かつ校正で記憶した校正係数を用いて実際のシリコンウエハ表面パターン測長値を寸法校正演算部にて校正した場合の確からしさは、０.１ｎｍ以下であった。校正後の寸法値は、寸法表示部に表示され、また、電子顕微鏡像が画像表示部に表示される。
【００４３】
また、本発明による標準部材は、図５に示した装置に限らず、他の電子線装置にも応用できる。
【００４４】
（実施例３）
本発明の実施例として試料作製の別な例を説明する。
【００４５】
図６は、本発明のシリコン/モリブデン（Ｓｉ/Ｍｏ）の積層構造を有した標準部材の概略図であり、図７は、その作製方法を示す。
【００４６】
校正部となるシリコン/モリブデンの積層は、各層１０ｎｍの厚さで４０層ずつイオンビーム成膜にて形成したものをアンモニア水のような材料選択エッチングによりモリブデン層２を深さ２０ｎｍ程度エッチングして、シリコン層１の周期的な凸パターンを形成してある。シリコン層１は、ヤング率が大きいのでモリブデン層２を深さ２０ｎｍ程度にエッチングを大きくしても倒れたり曲がったりしないため、実施例１に比べより深い溝構造が実現できた。
【００４７】
本例での標準部材の作製方法を、以下、説明する。図７に示すように、まずシリコン/モリブデンの積層は各層１０ｎｍの厚さで４０層ずつ交互にイオンビーム成膜にて形成したシリコン基板３を厚さ１ｍｍで切り出してその断面を表面側にして、保持用の、厚さ８００μｍ、直径３００ｍｍのシリコン基板の深さ５００μｍの凹部に埋め込み、導電性接着剤で固定する。次に、上記保持基板を７７５μｍの厚さになるまで研磨する。この結果、シリコン保持基板とシリコン/モリブデンの積層断面表面は１μｍ以内の段差で略同一平面となる。最後にアンモニア水のような材料選択エッチングによりモリブデン層を深２０ｎｍ程度エッチングしてシリコン層の周期的な凸パターンを形成する。
【００４８】
ここで、従来技術にあるようなＧａＡｓ系超格子では、上記作製方法を用いると研磨の際にシリコン半導体に対してドーパントとなるIII族およびＶ族元素が支持基板に拡散して支持基板を汚染してしまう。従って、シリコン半導体ウエハ等を測定する同じステージにこの基板を搭載すると、ステージ面に残留したＧａまたはＡｓが被測定シリコン半導体ウエハに拡散し汚染してしまう。
【００４９】
これに対して、モリブデン（Ｍｏ）のほかに、タングステン（Ｗ）、タンタル（Ｔａ）やといった重金属は、シリコン半導体に対してドーパントではないので汚染の影響はない。
【００５０】
上述した本発明の標準部材を用いた高精度校正には、以下の効果がある。すなわち、本発明のシリコン/モリブデン（Ｓｉ/Ｍｏ）の積層によるシリコン層の周期的な凸パターンでは、実施例１のような異種材料の組み合わせとしての原子番号差の効果は凸パターンが軽元素であるシリコンであるので小さく、従来技術のＧａＡｓ/ＩｎＧａＰやＳｉ/ＳｉＯ２と同等であるが、アスペクト比２以上の深溝構造による積層部での二次電子信号コントラストが向上し、かつＳｉ/ＳｉＯ２のように絶縁材料を含まないので帯電の影響も無くピッチ寸法の測定再現性が０.５ｎｍ以下に向上した。
【００５１】
以上詳述したように、本発明によれば、シリコンに対して不純物汚染とならない材料であるために、測定するシリコンウエハと同じステージに搭載してもシリコンウエハを汚染してしまうことはない。また、この特徴により断面部をシリコンウエハに埋め込んだ後、その表面を研磨して断面部と基板部を平坦化し、最後に材料選択エッチングを行い標準部材を作製することで、不純物を含有しないウエハ形状の標準部材を実現できる。
【００５２】
このため、測定ウエハと同様に走査電子顕微鏡に搬送して校正ができ複数の装置間での比較校正も可能である。
【００５３】
また、本発明の積層構造は、すべて導電性材料であるため、走査電子顕微鏡での測定において帯電現象のない安定した校正が可能である。さらに、シリコン/モリブデン（Ｓｉ/Ｍｏ）の積層構造は、積層の材料であるシリコンとモリブデンの原子番号差がＧａＡｓ積層やＳｉ/ＳｉＯ２積層に比較して大幅に異なるので、シリコン層とモリブデン層の二次電子信号のコントラストが明確で、高精度な周期測定が可能となる。
【図面の簡単な説明】
【００５４】
【図１】本発明の標準部材の概略図。
【図２】本発明の標準部材の作製方法を説明する図。
【図３】本発明による走査電子顕微鏡のシステム構成を説明する図。
【図４】本発明により倍率校正を行う際のフローチャート図。
【図５】本発明の走査電子顕微鏡のシステム構成の別の例を説明する図。
【図６】本発明の標準試料の別の例を説明する概略図。
【図７】本発明の標準試料の作製方法の別の例を説明する図。
【符号の説明】
【００５５】
１・・・シリコン層、２・・・モリブデン層、３・・・シリコン基板、４・・・導電性接着剤、１０・・・電子銃、１１・・・電子ビーム、１２・・・偏向器部、１３・・・ステージ、１４・・・ウエハ型の標準部材、１５・・・二次電子、１６・・・電子検出器、１７・・・制御系、１８・・・標準部材、１９・・・レンズ、２０・・・シリコン/モリブデン（Ｓｉ/Ｍｏ）の積層構造部。
【図１】
2008134103.tif 000003
【図２】
2008134103.tif 000004
【図３】
2008134103.tif 000005
【図４】
2008134103.tif 000006
【図５】
2008134103.tif 000007
【図６】
2008134103.tif 000008
【図７】
2008134103.tif 000009