(57)【要約】【課題】所望帯域の雑音特性の低下を招くことなく、所望帯域外の高い周波数帯での安定性を高めることができる低雑音増幅器を得ることを目的とする。【解決手段】ＦＥＴ３のドレイン電極から出力された信号の周波数帯域によって信号に主に作用する素子（抵抗１０又はインダクタ１１）が遷移する安定化回路９を出力線路６と直列に接続するように構成する。これにより、所望帯域の雑音特性の低下を招くことなく、所望帯域外の高い周波数帯での安定性を高めることができる。【選択図】図１
2008005422.tif 000002
【特許請求の範囲】
【請求項１】
ソース電極が誘導素子を介して接地されており、ゲート電極から入力された信号を増幅して、増幅後の信号をドレイン電極から出力線路に出力する電界効果トランジスタと、上記出力線路と直列に接続され、上記電界効果トランジスタのドレイン電極から出力された信号の周波数帯域によって信号に主に作用する素子が遷移する安定化回路とを備えた低雑音増幅器。
【請求項２】
安定化回路は、抵抗素子と誘導素子の並列回路から構成されていることを特徴とする請求項１記載の低雑音増幅器。
【請求項３】
安定化回路は、誘導素子の代わりに信号線路を用いている並列回路から構成されていることを特徴とする請求項２記載の低雑音増幅器。
【請求項４】
電界効果トランジスタの出力インピーダンスと出力端子側の特性インピーダンスとを合わせる出力整合回路を設け、安定化回路が上記出力整合回路に組み込まれていることを特徴とする請求項１から請求項３のうちのいずれか１項記載の低雑音増幅器。
【請求項５】
容量素子と誘導素子からなる直列共振回路が出力線路と並列に接続されていることを特徴とする請求項１から請求項４のうちのいずれか１項記載の低雑音増幅器。
【請求項６】
電界効果トランジスタが金属性のパッケージに封入されている場合、直列共振回路の共振周波数が、上記パッケージの共振周波数又は上記パッケージの共振周波数よりも低い周波数に設定されていることを特徴とする請求項５記載の低雑音増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、受信機に用いられる高周波用の低雑音増幅器に関するものである。
【背景技術】
【０００２】
例えば、受信機に用いられる高周波用の低雑音増幅器では、低雑音特性と反射特性の両立が求められている。
低雑音特性と反射特性の双方を実現するために、低雑音増幅器を構成する電界効果トランジスタであるＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）のソース電極を、インダクタを介して、グラウンドに接続する手法が広く知られている（例えば、非特許文献１を参照）。
即ち、非特許文献１には、ソース電極がインダクタを介して接地されているＦＥＴと、そのＦＥＴのゲート電極と接続されている入力整合回路と、そのＦＥＴのドレイン電極と接続されている出力整合回路とから構成されている低雑音増幅器が開示されている。
このような低雑音増幅器では、ＦＥＴのソース電極がインダクタを介して接地されていることにより、低雑音を実現するための雑音整合点と、反射特性に優れた反射整合点とを接近させる効果が生み出されて、低雑音特性と反射特性の両立が可能になっている。
【０００３】
ただし、所望帯域外の高い周波数帯では、ＦＥＴのソース電極に接続されているインダクタの効果により、ＦＥＴのソース電位がゼロ電位として確定しないことが影響して、低雑音増幅器の安定性が劣化することがある。
このため、高域周波数では、安定係数ＫがＫ＜１となり、低雑音増幅器に高域周波数で利得がある場合、信号の異常発振が発生することがある。
所望帯域外の高域周波数での異常発振を防止する方法として、低雑音増幅器の整合回路に直列抵抗又は並列抵抗を挿入する方法があるが、この方法を用いた場合、低雑音増幅器の回路損失が全周波数帯に亘って増大するため、所望帯域の雑音特性が低下してしまうことがある。
【０００４】
【非特許文献１】「モノリシックマイクロ波集積回路」電子情報通信学会発行、ｐｐ．８８−９２．
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の低雑音増幅器は以上のように構成されているので、低雑音特性と反射特性の両立を図ることができるが、所望帯域外の高い周波数帯では、安定性が劣化して、信号の異常発振が発生することがあるなどの課題があった。
【０００６】
この発明は上記のような課題を解決するためになされたもので、所望帯域の雑音特性の低下を招くことなく、所望帯域外の高い周波数帯での安定性を高めることができる低雑音増幅器を得ることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る低雑音増幅器は、電界効果トランジスタのドレイン電極から出力された信号の周波数帯域によって信号に主に作用する素子が遷移する安定化回路を出力線路と直列に接続するようにしたものである。
【発明の効果】
【０００８】
この発明によれば、電界効果トランジスタのドレイン電極から出力された信号の周波数帯域によって信号に主に作用する素子が遷移する安定化回路を出力線路と直列に接続するように構成したので、所望帯域の雑音特性の低下を招くことなく、所望帯域外の高い周波数帯での安定性を高めることができる効果がある。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
図１はこの発明の実施の形態１による低雑音増幅器を示す構成図であり、図において、入力端子１には入力整合回路２が接続されており、入力端子１から入力された信号が入力整合回路２に入力される。
入力整合回路２は入力端子１側の特性インピーダンスとＦＥＴ３の入力インピーダンスとを合わせるインピーダンス整合処理を実施する。
電界効果トランジスタであるＦＥＴ３はソース電極がインダクタ４（誘導素子）を介してグランド５と接続され、また、ゲート電極が入力整合回路２と接続されており、ゲート電極から入力された信号を増幅して、増幅後の信号をドレイン電極から出力線路６に出力する。
【００１０】
バイアス回路８はゲート端子７から入力されたゲート電圧ＶｇをＦＥＴ３のゲート電極に印加する処理を実施する。
安定化回路９は出力線路６と直列に接続され、抵抗１０（抵抗素子）とインダクタ１１（誘導素子）の並列回路から構成されており、ＦＥＴ３のドレイン電極から出力された信号の周波数帯域によって信号に主に作用する素子が遷移する。即ち、ＦＥＴ３のドレイン電極から出力された信号の周波数帯域が高周波数帯であれば、抵抗１０が主に信号に作用し、ＦＥＴ３のドレイン電極から出力された信号の周波数帯域が低周波数帯であれば、インダクタ１１が主に信号に作用する。
【００１１】
バイアス回路１３はドレイン端子１２から入力されたドレイン電圧ＶｄをＦＥＴ３のドレイン電極に印加する処理を実施する。
出力整合回路１４はＦＥＴ３の出力インピーダンスと出力端子１５側の特性インピーダンスとを合わせるインピーダンス整合処理を実施する。
出力端子１５はＦＥＴ３による増幅後の信号を出力する。
【００１２】
次に動作について説明する。
入力端子１から入力された信号は、ＦＥＴ３のゲート電極に入力されて、ＦＥＴ３により増幅される。
増幅後の信号は、ＦＥＴ３のドレイン電極から出力線路６に出力されて出力端子１５から外部出力される。
【００１３】
この実施の形態１の低雑音増幅器では、ＦＥＴ３のソース電極をインダクタ４を介して接地することにより、従来の低雑音増幅器と同様に、低雑音特性と反射特性の両立を図っているが、所望帯域外の高い周波数帯では、安定性が劣化して、信号の異常発振が発生する可能性がある。
しかし、この実施の形態１では、抵抗１０とインダクタ１１の並列回路からなる安定化回路９をＦＥＴ３の出力側に直列に接続しているので、低雑音特性と反射特性の両立を図りながら、所望帯域外の高い周波数帯での低雑音増幅器の安定化を図ることができる。
【００１４】
即ち、入力端子１から入力された信号の周波数帯域が高周波数帯である場合、安定化回路９では、インダクタ１１が抵抗１０よりも高インピーダンスになるため、高周波数帯の信号には抵抗１０が主に作用する。
一方、入力端子１から入力された信号の周波数帯域が低周波数帯である場合、安定化回路９では、インダクタ１１が抵抗１０よりも低インピーダンスになるため、低周波数帯の信号にはインダクタ１１が主に作用する。
このように、入力端子１から入力された信号の周波数帯域によって、安定化回路９における抵抗の見え方が異なるため、低雑音増幅器の低周波における回路損失を増加させることなく、高周波における回路損失を増加させて、高周波での安定係数Ｋを大きくすることができる。
【００１５】
図２は周波数に対する低雑音増幅器の安定係数を示す説明図である。
図２から明らかなように、この実施の形態１の低雑音増幅器は、従来の低雑音増幅器と比べて、高周波数帯での安定係数Ｋが大きくなる。そのため、所望帯域外の高い周波数帯での低雑音増幅器の安定化を図ることができる。
【００１６】
以上で明らかなように、この実施の形態１によれば、ＦＥＴ３のドレイン電極から出力された信号の周波数帯域によって信号に主に作用する素子（抵抗１０又はインダクタ１１）が遷移する安定化回路９を出力線路６と直列に接続するように構成したので、所望帯域の雑音特性の低下を招くことなく、所望帯域外の高い周波数帯での安定性を高めることができる効果を奏する。
【００１７】
なお、この実施の形態１では、ＦＥＴ３と出力整合回路１４の間に安定化回路９を接続しているものについて示したが、出力整合回路１４と出力端子１５の間に安定化回路９を接続するようにしてもよく、同様の効果を奏することができる。
また、安定化回路９を出力整合回路１４の一部に組み込むようにして、安定化回路９を含む出力整合回路１４を構成してもよい。
【００１８】
また、この実施の形態１では、抵抗１０とインダクタ１１の並列回路からなる安定化回路９を用いるものについて示したが、インダクタ１１の代わりに、例えば、マイクロストリップ線路等で構成される信号線路を使用し、抵抗１０と信号線路の並列回路からなる安定化回路９を用いても、同様の効果を奏することができる。
【００１９】
実施の形態２．
図３はこの発明の実施の形態２による低雑音増幅器を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
直列共振回路２１はキャパシタ２２（容量素子）とインダクタ２３（誘導素子）から構成されており、直列共振回路２１は一端が出力線路６と接続され、他端がグランド２４と接続されている。
図３の低雑音増幅器は、金属性のパッケージ２５に封入されており、直列共振回路２１の共振周波数ｆRESがパッケージ２５の共振周波数ｆPKGに設定されている。あるいは、直列共振回路２１の共振周波数ｆRESがパッケージ２５の共振周波数ｆPKGよりも低い周波数に設定されている。
なお、低雑音増幅器が金属性のパッケージ２５に封入されている場合、一般的には、パッケージ２５の共振周波数ｆPKGにおいて、増幅器のアイソレーションが著しく劣化する問題があるが、この実施の形態２では、後述するように、パッケージ２５の共振周波数ｆPKGにおける増幅器の安定性を高めることができる。
【００２０】
次に動作について説明する。
この実施の形態２の低雑音増幅器では、キャパシタ２２とインダクタ２３からなる直列共振回路２１を出力線路６と並列に接続している。
直列共振回路２１の共振周波数ｆRESは、パッケージ２５の共振周波数ｆPKGに設定されている。あるいは、パッケージ２５の共振周波数ｆPKGよりも低い周波数に設定されている。
【００２１】
共振周波数ｆRESでは、直列共振回路２１のインピーダンスがゼロになるため、増幅器の利得が発生しない。
このため、抵抗１０とインダクタ１１の並列回路からなる安定化回路９の効果に加えて、キャパシタ２２とインダクタ２３からなる直列共振回路２１の効果により、増幅器の高周波帯での利得をより強く抑圧することができる。
即ち、低雑音特性と反射特性の両立を図りながら、低雑音増幅器の所望帯域の雑音特性を低下させることなく、所望帯域外の高い周波数帯での低雑音増幅器の安定性をより高めることができる（図４を参照）。
図４は周波数に対する低雑音増幅器の利得を示す説明図である。
【００２２】
以上で明らかなように、この実施の形態２によれば、キャパシタ２２とインダクタ２３からなる直列共振回路２１を出力線路６と並列に接続するように構成したので、所望帯域の雑音特性の低下を招くことなく、所望帯域外の高い周波数帯での安定性を更に高めることができる効果を奏する。
【００２３】
また、この実施の形態２によれば、共振周波数ｆRESがパッケージ２５の共振周波数ｆPKGに設定されている直列共振回路２１、あるいは、共振周波数ｆRESがパッケージ２５の共振周波数ｆPKGよりも低い周波数に設定されている直列共振回路２１を出力線路６と並列に接続しているので、パッケージ２５の共振周波数ｆPKGにおける増幅器の安定性を高めることができる効果を奏する。
【００２４】
なお、この実施の形態２では、キャパシタ２２とインダクタ２３からなる直列共振回路２１を出力線路６と並列に接続するものについて示したが、直列共振回路２１のインダクタ２３として、基板のグラウンドパターン上に形成されているビアホールに含まれるインダクタ成分を用いてもよい。
【図面の簡単な説明】
【００２５】
【図１】この発明の実施の形態１による低雑音増幅器を示す構成図である。
【図２】周波数に対する低雑音増幅器の安定係数を示す説明図である。
【図３】この発明の実施の形態２による低雑音増幅器を示す構成図である。
【図４】周波数に対する低雑音増幅器の利得を示す説明図である。
【符号の説明】
【００２６】
１  入力端子、２  入力整合回路、３  ＦＥＴ（電界効果トランジスタ）、４  インダクタ（誘導素子）、５  グランド、６  出力線路、７  ゲート端子、８  バイアス回路、  ９  安定化回路、１０  抵抗（抵抗素子）、１１  インダクタ（誘導素子）、１２  ドレイン端子、１３  バイアス回路、１４  出力整合回路、１５  出力端子、２１  直列共振回路、２２  キャパシタ（容量素子）、２３  インダクタ（誘導素子）、２４  グランド、２５  パッケージ。
【図１】
2008005422.tif 000003
【図２】
2008005422.tif 000004
【図３】
2008005422.tif 000005
【図４】
2008005422.tif 000006