(57)【要約】【課題】電圧変換回路を備える受信装置の小型化および消費電力の低減。【解決手段】受信装置は、信号線に第１の電圧と基準電圧を含む信号を出力する第１のモードと信号線を基準電圧に維持する第２のモードとを有する送信装置と接続される。受信装置は、電圧変換回路と、受信回路と、電圧制御回路と、を備える。電圧変換回路は、電源電圧を第１の電圧に変換して出力する。受信回路は、信号線が基準電圧に維持されている場合と、信号線が入力される駆動電圧に維持されている場合には、実質的に電力を消費しない。電圧制御回路は、送信装置が第１のモードである場合には、電源電圧変換回路により出力される第１の電圧を、受信回路に駆動電圧として入力する。電圧制御回路は、送信装置が第２のモードである場合には、電源電圧を、受信回路に駆動電圧として入力すると共に、電圧変換回路の動作を停止する。【選択図】図９
2008005114.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つの信号線に第１の電圧と基準電圧を含む第１の信号を出力する第１のモードと前記少なくとも１つの信号線を前記基準電圧に維持する第２のモードとを有する送信装置と前記少なくとも１つの信号線を介して接続される受信装置であって、
第２の電圧を出力する電源と、
前記電源から出力される第２の電圧を前記第１の電圧に変換して出力する電圧変換回路と、
前記少なくとも１つの信号線と接続される受信回路と、
を備え、
前記送信装置が前記第１のモードである場合には、前記電圧変換回路により出力される前記第１の電圧が、前記受信回路に駆動電圧として入力され、
前記送信装置が前記第２のモードである場合には、前記電圧変換回路の動作が停止され、
前記第２のモードから前記第１のモードに遷移する過程において、前記送信回路が、前記少なくとも１つの信号線の電圧を前記基準電圧から前記第１の電圧にする際には、前記第２の電圧が、前記受信回路に駆動電圧として入力されている、受信装置。
【請求項２】
少なくとも１つの信号線に第１の電圧と基準電圧を含む第１の信号を出力する第１のモードと前記少なくとも１つの信号線を前記基準電圧に維持する第２のモードとを有する送信装置と前記少なくとも１つの信号線を介して接続される受信装置であって、
第２の電圧を出力する電源と、
前記電源から出力される第２の電圧を前記第１の電圧に変換して出力する電圧変換回路と、
前記少なくとも１つの信号線と接続され、前記少なくとも１つの信号線が前記基準電圧に維持されている場合と、前記少なくとも１つの信号線が入力される駆動電圧に維持されている場合には、実質的に電力を消費しない受信回路と、
前記送信装置が前記第１のモードである場合には、前記電圧変換回路により出力される前記第１の電圧を、前記受信回路に前記駆動電圧として入力し、前記送信装置が前記第２のモードである場合には、前記電源から出力される前記第２の電圧を、前記受信回路に前記駆動電圧として入力すると共に、前記電圧変換回路の動作を停止する電圧制御回路と、
を備える受信装置。
【請求項３】
請求項１または請求項２に記載の受信装置において、
前記受信回路は、前記駆動電圧と前記基準電圧とにより動作するインバータ回路を、前記少なくとも１つの信号線と接続される入力段に備える回路である受信装置。
【請求項４】
請求項２に記載の受信装置において、
前記電圧制御回路は、
前記受信回路からの出力に基づいて、前記送信装置が前記第１のモードであるか、前記第２のモードであるかを判断する判断回路と、
前記判断回路により制御され、前記受信回路に駆動電圧として入力される電圧を、前記電圧変換回路により出力される前記第１の電圧と前記電源から出力される前記第２の電圧とに切り換えるスイッチ回路と、
を含む受信装置。
【請求項５】
請求項１ないし請求項４のいずれかに記載の受信装置において、
前記電圧変換回路は、前記第２の電圧より低い前記第１の電圧を出力する降圧回路である受信装置。
【請求項６】
請求項１ないし請求項４のいずれかに記載の受信装置において、
前記電圧変換回路は、前記第２の電圧より高い前記第１の電圧を出力する昇圧回路である受信装置。
【請求項７】
請求項２に記載の受信装置は、さらに、
前記少なくとも１つの信号線とは異なる信号線を介して、異なる信号を前記送信装置から受信するための他の受信回路を少なくとも１つ備え、
前記電圧制御回路は、前記送信装置が前記第１のモードである場合には、前記電圧変換回路により出力される前記第１の電圧を、前記他の受信回路に駆動電圧として入力し、前記送信装置が前記第２のモードである場合には、前記他の受信回路の動作を停止する受信装置。
【請求項８】
請求項１ないし請求項７のいずれかに記載の受信装置において、
前記少なくとも１つの信号線は、２つの信号線であり、
前記第１のモードにおいて送信される第１の信号は、前記２つの信号線の少なくとも一方を介して送信されるシングルエンド信号であり、
前記送信装置は、さらに、前記２つの信号線を介して差動信号を高速送信する第３のモードを備え、
前記受信装置は、さらに、前記２つの信号線を介して前記差動信号を受信する差動受信回路を備える、受信装置。
【請求項９】
請求項１ないし請求項８のいずれかに記載の受信装置と、前記受信装置によって受信された画像データを用いて表示装置を駆動する表示駆動装置と、を備えるデバイス。
【請求項１０】
送受信システムであって、
少なくとも１つの信号線と、
前記少なくとも１つの信号線に第１の電圧と基準電圧の信号を含む第１の信号を出力する第１のモードと前記少なくとも１つの信号線を前記基準電圧に維持する第２のモードとを有する送信装置と、
受信装置であって、
第２の電圧を出力する電源と、
前記電源から出力される前記第２の電圧を前記第１の電圧に変換して出力する電圧変換回路と、
前記少なくとも１つの信号線を介して前記送信装置と接続され、前記少なくとも１つの信号線が前記基準電圧に維持されている場合と、前記少なくとも１つの信号線が入力される駆動電圧に維持されている場合には、実質的に電力を消費しない受信回路と、
前記送信装置が前記第１のモードである場合には、前記電圧変換回路により出力される前記第１の電圧を、前記受信回路に駆動電圧として入力し、前記送信装置が前記第２のモードである場合には、前記前記電源から出力される前記第２の電圧を、前記受信回路に駆動電圧として入力すると共に、前記電圧変換回路の動作を停止する電圧制御回路と、
を有する前記受信装置と、
を備える送受信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信装置および送受信システムに関し、特に、供給される電源電圧を受信回路が動作する駆動電圧に変換する電圧変換回路を備える受信装置および送受信システムに関する。
【背景技術】
【０００２】
デジタルデータの伝送を行う送受信システムを構成する受信装置において、供給される電源電圧と、受信回路が動作する駆動電圧が異なる場合がある。例えば、供給される電源電圧は、受信回路と接続される装置に合わせられ、一方で、受信回路の駆動電圧は、規格により定まる受信信号の電圧に合わせられる場合がある。受信回路と接続される装置は、例えば、受信回路の制御ロジックや受信回路により受信されたデジタルデータを処理する演算ロジックである。かかる場合には、受信装置は、電源電圧を受信回路の駆動電圧に変換する電圧変換回路、例えば、降圧ＤＣ／ＤＣコンバータを備えることになる。
【０００３】
ここで、送受信システムにおいて、動作モードとスリープモードを備える技術が知られている（例えば、特許文献１）。動作モードにおいては、デジタルデータや制御コマンドなどを搬送する信号が伝送され、スリープモードにおいては、このような有意な信号は伝送されず、送受信システムを構成する受信装置や送信装置の主電源を停止する。こうすることにより送受信システムの省電力化が図られている。上記技術では、受信装置にサブ電源で駆動される信号監視部を備え、信号監視部は、伝送されてくる信号を検出したときに、受信装置に主電源を供給し、受信装置をスリープモードから動作モードに復帰させる。
【０００４】
【特許文献１】特開２００４−２７４２６４号公報
【特許文献２】特開２０００−１９６６９４号公報
【特許文献３】特開２００１−２２２２４９号公報
【特許文献４】特開２００５−２６０３６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ここで、電圧変換回路を備える受信装置および送受信システムにおいて、例えば、携帯電話における表示デバイスと制御デバイスとのインターフェースに用いられる場合など、さらなる消費電力の低減や小型化が望まれていた。
【０００６】
本発明は、上記課題を解決するためになされたものであり、電圧変換回路を備える受信装置および送受信システムの小型化および消費電力の低減を目的とする。
【課題を解決するための手段】
【０００７】
上記課題の少なくとも一部を解決するため、本発明の第１の態様は、少なくとも１つの信号線に第１の電圧と基準電圧を含む第１の信号を出力する第１のモードと前記少なくとも１つの信号線を前記基準電圧に維持する第２のモードとを有する送信装置と前記少なくとも１つの信号線を介して接続される受信装置を提供する。第１の態様に係る受信装置は、第２の電圧を出力する電源と、前記電源から出力される第２の電圧を前記第１の電圧に変換して出力する電圧変換回路と、前記少なくとも１つの信号線と接続される受信回路と、
を備える。さらに、第１の態様に係る受信装置は、前記送信装置が前記第１のモードである場合には、前記電圧変換回路により出力される前記第１の電圧が、前記受信回路に駆動電圧として入力され、前記送信装置が前記第２のモードである場合には、前記電圧変換回路の動作が停止され、前記第２のモードから前記第１のモードに遷移する過程において、前記送信回路が、前記少なくとも１つの信号線の電圧を前記基準電圧から前記第１の電圧にする際には、前記第２の電圧が、前記受信回路に駆動電圧として入力されている。
【０００８】
第１の態様に係る受信装置によれば、第２のモードにおいて、電圧変換回路の動作を停止するので、消費電力を抑制できる。さらに、第２のモードから第１のモードに遷移する過程において、第２の電圧を受信回路に駆動電圧として入力されているので、送信装置が第１のモードから第２のモードに遷移するのを、受信回路を用いて検出することができる。従って、送信装置が第１のモードから第２のモードに遷移するのを検出するための専用回路を設ける必要がない。この結果、受信装置の小型化および消費電力の低減を実現できる。
【０００９】
上記課題の少なくとも一部を解決するため、本発明の第２の態様は、少なくとも１つの信号線に第１の電圧と基準電圧を含む第１の信号を出力する第１のモードと前記少なくとも１つの信号線を前記基準電圧に維持する第２のモードとを有する送信装置と前記少なくとも１つの信号線を介して接続される受信装置を提供する。第１の態様に係る受信装置は、第２の電圧を出力する電源と、電圧変換回路と、受信回路と、電圧制御回路と、を備える。前記電圧変換回路は、前記電源から出力される第２の電圧を前記第１の電圧に変換して出力する。前記受信回路は、前記少なくとも１つの信号線と接続され、前記少なくとも１つの信号線が前記基準電圧に維持されている場合と、前記少なくとも１つの信号線が入力される駆動電圧に維持されている場合には、実質的に電力を消費しない。前記電圧制御回路は、前記送信装置が前記第１のモードである場合には、前記電源電圧変換回路により出力される前記第１の電圧を、前記受信回路に駆動電圧として入力する。また、前記電圧制御回路は、前記送信装置が前記第２のモードである場合には、前記前記電源から出力される前記第２の電圧を、前記受信回路に駆動電圧として入力すると共に、前記電圧変換回路の動作を停止する。
【００１０】
第２の態様に係る受信装置によれば、第２のモードにおいて、電圧変換回路の動作を停止するので、消費電力を抑制できる。さらに、第２のモードにおいて、第２の電圧を受信回路に駆動電圧として入力しておくので、送信装置が第１のモードから第２のモードに遷移するのを、受信回路を用いて検出することができる。従って、送信装置が第１のモードから第２のモードに遷移するのを検出するための専用回路を設ける必要がない。この結果、受信装置の小型化および消費電力の低減を実現できる。
【００１１】
上記態様に係る受信装置において、前記受信回路は、前記駆動電圧と前記基準電圧とにより動作するインバータ回路を、前記少なくとも１つの信号線と接続される入力段に備える回路であっても良い。
【００１２】
上記態様に係る受信装置において、前記電圧制御回路は、前記受信回路からの出力に基づいて、前記送信装置が前記第１のモードであるか、前記第２のモードであるかを判断する判断回路と、前記判断回路により制御され、前記受信回路に駆動電圧として入力される電圧を、前記電源電圧変換回路により出力される前記第１の電圧と前記電源から出力される前記第２の電圧とに切り換えるスイッチ回路と、を含んでも良い。こうすれば、受信回路からの出力に基づいて、送信装置のモードを判断し、スイッチ回路を制御することにより、上記電圧制御回路の機能を実現できる。
【００１３】
上記態様に係る受信装置において、前記電圧変換回路は、前記第２の電圧より低い前記第１の電圧を出力する降圧回路であっても良く、前記第２の電圧より高い前記第１の電圧を出力する昇圧回路であっても良い。
【００１４】
上記態様に係る受信装置は、さらに、前記少なくとも１つの信号線とは異なる信号線を介して、異なる信号を前記送信装置から受信するための他の受信回路を少なくとも１つ備え、前記電圧制御回路は、前記送信装置が前記第１のモードである場合には、前記電源電圧変換回路により出力される前記第１の電圧を、前記他の受信回路に駆動電圧として入力し、前記送信装置が前記第２のモードである場合には、前記他の受信回路の動作を停止しても良い。こうすれば、送信機が第２のモードにある場合には、他の受信回路の動作を停止するので、他の受信回路の消費電力を抑制することができる。
【００１５】
上記態様に係る受信装置において、前記少なくとも１つの信号線は、２つの信号線であり、前記第１のモードにおいて送信される第１の信号は、前記２つの信号線の少なくとも一方を介して送信されるシングルエンド信号であり、前記送信装置は、さらに、前記２つの信号線を介して差動信号を高速送信する第３のモードを備え、前記受信装置は、さらに、前記２つの信号線を介して前記差動信号を受信する差動受信回路を備えても良い。こうすれば、受信装置は、差動信号とシングルエンド信号の両方をそれぞれ受信することができる。
【００１６】
なお、本発明は、種々の態様で実現することが可能であり、例えば、上記態様に係る受信装置と、前記受信装置によって受信された画像データを用いて表示装置を駆動する表示駆動装置と、を備えるデバイスとして実現することができる。さらに本発明は、上記送信装置と、上記受信装置を備える送受信システムとして実現することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明について、図面を参照しつつ、実施例に基づいて説明する。
【００１８】
Ａ．実施例：
・デジタルデバイスの構成：
図１は、実施例におけるデジタルデバイスの概略構成図である。本実施例におけるデジタルデバイスは、図１に示すように、画像処理装置５００と、送信装置２０００と受信装置１０００からなる送受信システムと、ＬＣＤドライバ６００と、表示装置としての液晶ディスプレイ７００とを含む。このデジタルデバイスは、携帯電話などの電子機器に搭載され、液晶ディスプレイ７００に静止画像および動画像を表示するためのデバイスである。
【００１９】
画像処理装置５００は、搭載された電子機器の他の構成要素、例えば、無線通信回路やフラッシュメモリなどの記憶装置から取得された画像データに対する画像処理を行う。画像処理装置５００は、動画像データに対する画像処理に特化されたコンピュータであるＤＳＰ（Digital Signal Processor）５１０と、その他の処理、例えば、静止画像データの処理や、ＬＣＤドライバ６００や送信装置２０００に対する制御処理を行うコンピュータである主制御部５２０を備えている。
【００２０】
画像処理装置５００は、高速伝送するべきデータＨＤと、低速伝送するべきデータＬＤとを、送信装置２０００に出力する。高速伝送するべきデータＨＤは、本実施例では、ＤＳＰ５００により出力される動画像データである。低速伝送するべきデータＬＤは、本実施例では、動画像データ以外のデータ、例えば、静止画像データや、ＬＣＤドライバ６００に対する制御データである。画像処理装置５００は、さらに、送信装置２０００に対する制御信号ＣＴＬを出力する。
【００２１】
受信装置１０００と送信装置２０００からなる送受信システムは、画像処理装置５００からの制御信号ＣＴＬに従って、画像処理装置５００から受け取ったデータＬＤ、ＨＤをＬＣＤドライバ６００に送るためのインターフェースである。送信装置２０００は、差動信号を送信する２組の送信端子対、すなわち、端子ＴＰ１、ＴＮ２からなる端子対と、端子ＴＰ２、ＴＮ２からなる端子対とを備えている。後述するが、送信装置２０００は、これらの各端子から差動信号に加えてシングルエンド信号も送信することができる。
【００２２】
受信装置１０００は、これらの端子対にそれぞれ対応する２組の端子対、すなわち、端子ＤＰ１、ＤＮ１からなる端子対と、端子ＤＰ２、ＤＮ２からなる端子対とを備えている。図１に示すように送信装置２０００の各端子ＴＰ１、ＴＮ１、ＴＰ２、ＴＮ２と、対応する受信装置１０００の各端子ＤＰ１、ＤＮ１、ＤＰ２、ＤＮ２とは、それぞれ信号線ＬＰ１、ＬＮ１、ＬＰ２、ＬＮ２により接続されている。これにより、受信装置１０００は、これらの信号線を介して、送信装置２０００から差動信号およびシングルエンド信号を受信することができる。
【００２３】
ＬＣＤドライバ６００は、上述した送受信システムを介して、画像処理装置５００から画像データおよび制御データを受け取り、これらのデータに基づいて液晶ディスプレイ７００を駆動する。
【００２４】
・送信装置の構成：
図２〜図３を参照して、送信装置２０００について、さらに詳しく説明する。図２は、送信装置の内部構成を示す説明図である。図３は、データ送信回路の内部構成を示す説明図である。
【００２５】
図２に示すように、送信装置２０００は、上述した端子ＴＰ１、ＴＮ１、ＴＰ２、ＴＮ２に加えて、パラレル／シリアル変換回路２１００と、送信制御回路２２００と、ＰＬＬ(Phase Locked Loop)回路２３００と、データ送信回路２５００ａと、クロック送信回路２５００ｂとを備えている。ＰＬＬ回路２３００は、参照クロック信号ＣＬＫを受けて、高速伝送クロックＨＣを生成する。パラレル／シリアル変換回路２１００は、画像処理装置５００から受け取ったパラレルのデータＨＤ、ＬＤをシリアルデータに変換し、データ送信回路２５００ａに送る。高速伝送されるべきデータＨＤは、高速伝送クロックＨＣに同期してパラレル／シリアル変換される。送信制御回路２２００は、画像処理装置５００からの制御信号ＣＴＬに応じて、データ送信回路２５００ａおよびクロック送信回路２５００ｂを制御する。
【００２６】
データ送信回路２５００ａは、送信制御回路２２００からの制御信号に応じて、高速伝送するべきデータＨＤの高速送信と、低速伝送するべきデータＬＤの低速送信とを実行する。具体的には、データ送信回路２５００ａは、図３に示すように、プリドライバ２５１０と、差動ドライバ２５２０と、シングルエンドドライバ２５３０と、降圧回路２５４０と、を備える。
【００２７】
プリドライバ２５１０は、高速送信要求を示す制御信号ＣＴ１と高速伝送すべきデータＨＤを受けて、差動ドライバ２５２０を駆動する信号ＨＳＰ、ＨＳＮを出力する。信号ＨＳＰと信号ＨＳＮは、互いに反対の位相を有する。差動ドライバ２５２０は、駆動信号ＨＳＰ、ＨＳＮを受けて、端子ＴＰ１、ＴＮ１を介して信号線ＬＰ１、ＬＮ１に差動信号を出力する。これにより、データＨＤが差動信号として受信装置１０００に送られる。差動ドライバ２５２０は、例えば、図示しない定電流源とｎチャンネルの電界効果トランジスタにより構成される一般的な差動ドライバである。以下では、ｎチャンネルの電界効果トランジスタをｎトランジスタと呼び、ｐチャンネルの電解効果トランジスタをｐトランジスタと呼ぶ。差動ドライバ２５２０には、電源電圧ＶＤＤ（本実施例では、１．８Ｖ）が駆動電圧として入力されると共に、基準電圧ＶＳＳと接続されている。
【００２８】
また、プリドライバ２５１０は、低速送信要求を示す制御信号ＣＴ１と低速伝送すべきデータＨＤを受けて、シングルエンドドライバ２５３０を駆動する信号ＬＳＰ、ＬＳＮを出力する。シングルエンドドライバ２５３０は、信号ＬＳＰが入力される第１のシングルエンド送信回路２５３１と、信号ＬＳＮが入力される第２のシングルエンド送信回路２５３２から構成される。第１のシングルエンド送信回路２５３１は、調整電圧ＶＬＳと基準電圧ＶＳＳとの間に接続されたプッシュプルのインバータ回路であり、駆動信号ＬＳＰに応じて、端子ＴＰ１を介して信号線ＬＰ１にシングルエンド信号を出力する。第２のシングルエンド送信回路２５３２は、調整電圧ＶＬＳと基準電圧ＶＳＳとの間に接続されたプッシュプルのインバータ回路であり、駆動信号ＬＳＮに応じて、端子ＴＮ１を介して信号線ＬＮ１にシングルエンド信号を出力する。これにより、データＬＤが２つのシングルエンド信号として受信装置１０００に送られる。
【００２９】
降圧回路２５４０は、入力される電源電圧ＶＤＤ（本実施例では、１．８Ｖ）を、上述した調整電圧ＶＬＳ（本実施例では、１．２Ｖ）に変換して出力する。降圧回路２５４０は、例えば、パワーＭＯＳＦＥＴなどの半導体スイッチのオン／オフを繰り返すことで、入力された電力をスイッチングして出力電圧を制御するスイッチング・レギュレータである。降圧回路２５４０の動作は、プリドライバ２５１０から供給されるイネーブル信号ＥＮにより制御される。降圧回路２５４０は、調整電圧ＶＬＳで駆動されるシングルエンドドライバ２５３０が停止しているときは、消費電力を低減するため動作を停止させられる。
【００３０】
ここで、図４〜図６を参照して、データ送信回路２５００ａの動作についてさらに説明する。図４は、データ送信回路の状態遷移を示す概略図である。図５は、差動信号とシングルエンド信号を説明するための概略図である。図６は、シングルエンド送信モードおよびスリープモードにおける信号線の電圧を示すタイミングチャートである。
【００３１】
図４に示すように、データ送信回路２５００ａは、動作モードとして、データＨＤを差動信号により高速送信する差動送信モードＳ１と、データＬＤを２つのシングルエンド信号により低速送信するシングルエンド送信モードＳ２とを備えている。差動送信モードにおいてデータ送信回路２５００ａから送信される差動信号ＨＳの振幅ΔＶＨは、例えば、２００ｍＶ程度に設定される。一方、シングルエンド送信モードにおいてデータ送信回路２５００ａから送信されるシングルエンド信号ＬＳは、図３に示すシングルエンドドライバ２５３０の回路構成から解るように、ロー信号が基準電圧ＶＳＳ、ハイ信号が調整電圧ＶＬＳを有する（図５）。シングルエンド信号の振幅ΔＶＬ（ＶＬＳ−ＶＳＳ）は、差動信号の振幅ΔＶＨより４〜１０倍程度大きく、本実施例では、１．２Ｖに設定される。
【００３２】
図４におけるスレッショルド電圧ＶｒｅｆＡは、シングルエンド信号ＬＳがロー信号であるかハイ信号であるかを判断するための閾値となる。この値は、後述するシングルエンド信号受信部１５３０における入力段のＣＭＯＳコンバータの特性によって定まるが、シングルエンド信号の振幅ΔＶＬの半分程度の電圧、すなわち、ＶｒｅｆＡ＝（ＶＬＳ−ＶＳＳ）×０．５程度に設定される。差動信号ＨＳの電圧は、ノイズ等の混入による変動を考慮しても、スレッショルド電圧ＶｒｅｆＡを超えないように設定されている。
【００３３】
差動信号ＨＳの伝送レートは、例えば、５００Ｍｂ／ｓ（メガビット／秒）程度に設定され、シングルエンド信号ＬＳの伝送レートは、例えば、１０Ｍｂ／ｓ程度に設定される。
【００３４】
ここで、本実施例において、低速のデータ送信には、シングルエンド信号ＬＳを用い、高速のデータ送信には、差動信号ＨＳを用いる理由を説明する。シングルエンド信号ＬＳの送信は、上述したようにプッシュプルインバータによって行われるが、この回路の消費電流は、伝送レートに比例して大きくなる。また、シングルエンド信号ＬＳでは、その特性上それほど高速に伝送レートを上げることはできない。
【００３５】
一方、差動信号ＨＳの送信は、上述したように差動増幅回路により行われる。差動増幅回路の消費電流は、伝送レートが大きくても小さくても、大きく変化しない特徴がある。また、差動信号ＨＳは、シングルエンド信号ＬＳより、伝送レートを高くすることが容易である。以上の点から、比較的高速な伝送レート（例えば、５００Ｍｂ／ｓ）でのデータ送信は、差動信号ＨＳによるのが有利である。一方、比較的低速な伝送レート（例えば、１０Ｍｂ／ｓ）でのデータ送信は、消費電流の観点からシングルエンド信号ＬＳによるのが有利である場合がある。このため、本実施例では、上述したように、伝送速度に応じて、シングルエンド信号ＬＳと差動信号ＨＳとを使い分けている。
【００３６】
データ送信回路２５００ａにおいて、差動送信モードとシングルエンド送信モードとの遷移は、送信制御回路２２００からの制御信号ＣＴ１によって制御される。データ送信回路２５００ａは、差動送信モードＳ１からシングルエンド送信モードＳ２に遷移する場合、その遷移期間において、信号線ＬＰ１と信号線ＬＮ１の電圧を所定期間に亘って、電圧ＶＬＳ（シングルエンド信号のハイ信号）に保持する（図４：Ａ１）。
【００３７】
一方、データ送信回路２５００ａは、シングルエンド送信モードＳ２から差動送信モードＳ１に遷移する場合、その遷移期間において、所定の遷移通知コマンドＣ１をシングルエンド信号により受信装置１０００に送信する（図４：Ａ２）。例えば、遷移通知コマンドＣ１は、「１１１１１１１１」を表す８ビットデータとされる。
【００３８】
図４に示すように、データ送信回路２５００ａは、上述した２つの動作モードに加えて、スリープモードＳ３に遷移することができる。スリープモードＳ３では、図６に示すように、データ送信回路２５００ａは、有意な信号（データやコマンドを搬送する信号）を出力せず、信号線ＬＰ１と信号線ＬＮ１の電圧を基準電圧ＶＳＳ（本実施例では、０Ｖ）に維持する。
【００３９】
データ送信回路２５００ａは、送信制御回路２２００からの制御信号ＣＴ１に従い、シングルエンド送信モードＳ２からスリープモードＳ３に遷移する。データ送信回路２５００ａは、シングルエンド送信モードＳ２からスリープモードＳ３に遷移する場合、その遷移期間（図６：遷移期間Ａ）において、所定の遷移通知コマンドＣ２をシングルエンド信号により受信装置１０００に送信する（図４：Ａ３）。例えば、遷移通知コマンドＣ２は、「１０１０１０１０」を表す８ビットデータとされる（図６：遷移期間Ａ参照）。本実施例では、図６に示すように、信号線ＬＰ１がハイ、信号線ＬＮ１がローである組み合わせが信号「１」を表し、信号線ＬＰ１がロー、信号線ＬＮ１がハイである組み合わせが信号「０」を表している。
【００４０】
一方、データ送信回路２５００ａは、スリープモードＳ３からシングルエンド送信モードＳ２に遷移する場合、その遷移期間（図６：遷移期間Ｂ）において、信号線ＬＰ１と信号線ＬＮ１の電圧を所定期間に亘って、電圧ＶＬＳ（シングルエンド信号のハイ信号）に保持する（図４：Ａ４）。
【００４１】
このように各モード間の遷移期間に特有な信号を、受信装置１０００において検出することにより、受信装置１０００は、送信装置２０００におけるモードの遷移を認識することができる。
【００４２】
クロック送信回路２５００ｂは、端子ＴＰ２およびＴＮ２を介して、信号線ＬＰ２およびＬＮ２に差動信号ＨＳおよびシングルエンド信号ＬＳを出力する。クロック送信回路２５００ｂは、差動送信モードＳ１において、ＰＬＬ回路２３００から供給された高速伝送クロックＨＣを差動信号ＨＳとして送信する点で、データＨＤを差動信号ＨＳとして送信するデータ送信回路２５００ａと異なる。クロック送信回路２５００ｂは、シングルエンド送信モードＳ２においては、ＬＣＤドライバ６００に送るべきデータの送信は行わない。データ送信回路２５００ａは、受信装置１０００に対する制御コマンド（例えば、上述した遷移通知コマンドＣ１およびＣ２）のみを、シングルエンド信号ＬＳとして送信する。クロック送信回路２５００ｂの内部構成は、基本的に図３を参照して説明したデータ送信回路２５００ａの構成と同様であるので、詳しい説明を省略する。クロック送信回路２５００ｂにおいても、各モード（差動送信モードＳ１／シングルエンド送信モードＳ２／スリープモードＳ３）間の遷移のプロセスは、図４を参照して説明したデータ送信回路２５００ａの遷移プロセスと同様であるので、詳しい説明を省略する。
【００４３】
・受信装置の構成：
続いて、図７〜図１１を参照して、上述した送信装置２０００から信号線ＬＰ１、ＬＮ１、ＬＰ２、ＬＮ２を介して出力される差動信号ＨＳおよびシングルエンド信号ＬＳを受信する受信装置１０００について、さらに説明する。図７は、受信装置の内部構成を示す説明図である。図８は、終端回路の内部構成を示す説明図である。図９は、データ受信回路の内部構成を示す説明図である。図１０は、スイッチ回路の一例を示す説明図である。図１１は、シングルエンド受信回路の入力段について説明するための図である。
【００４４】
図７に示すように、受信装置１０００は、終端回路ＴＭａ、ＴＭｂと、データ受信回路１５００ａと、クロック受信回路１５００ｂと、受信制御ロジック１２００を備えている。
【００４５】
ここで、受信装置１０００は、端子ＤＰ１とＤＮ１からなる端子対と、端子ＤＰ２とＤＮ２からなる端子対ごとに、２つの受信モードで信号を受信する。２つの受信モードは、上述した差動信号ＨＳを受信する差動受信モードと、上述したシングルエンド信号を受信するシングルエンド受信モードである。さらに、受信装置１０００は、２つの受信モードに加えてスリープモードに遷移することができる。これらのモードは、受信制御ロジック１２００から出力されるモード制御信号によって制御される。モード制御信号には、端子ＤＰ１とＤＮ１からなる端子対を介して信号を受信するデータ受信回路１５００ａのモードを制御するＨＳ−ＥＮ１およびＵＬＰ−ＥＮＸ１と、端子ＤＰ２とＤＮ２からなる端子対を介して信号を受信するクロック受信回路１５００ｂのモードを制御するＨＳ−ＥＮ２およびＵＬＰ−ＥＮＸ２とが含まれる。
【００４６】
受信制御ロジック１２００は、データ受信回路１５００ａを差動受信モードに制御する場合には、ＨＳ−ＥＮ１＝ハイ、ＵＬＰ−ＥＮＸ１＝ハイとし、クロック受信回路１５００ｂを差動受信モードに制御する場合は、ＨＳ−ＥＮ２＝ハイ、ＵＬＰ−ＥＮＸ２＝ハイとする。一方、受信制御ロジック１２００は、データ受信回路１５００ａをシングルエンド受信モードに制御する場合は、ＨＳ−ＥＮ１＝ロー、ＵＬＰ−ＥＮＸ１＝ハイとし、クロック受信回路１５００ｂをシングルエンド受信モードに制御する場合は、ＨＳ−ＥＮ２＝ロー、ＵＬＰ−ＥＮＸ２＝ハイとする。受信制御ロジック１２００は、データ受信回路１５００ａをスリープモードに制御する場合は、ＨＳ−ＥＮ１＝ロー、ＵＬＰ−ＥＮＸ＝ローとし、クロック受信回路１５００ｂをスリープモードに制御する場合は、ＨＳ−ＥＮ２＝ロー、ＵＬＰ−ＥＮＸ２＝ローとする。
【００４７】
終端回路ＴＭａは、端子ＤＰ１とＤＮ１からなる端子対を介して受信される差動信号ＨＳを終端するための回路である。図８に示すように、終端回路ＴＭａは、端子ＤＰ１と端子ＤＮ１との間に直列に接続された終端抵抗Ｒ１、ｎトランジスタＮＣＴ１を含む。また、終端回路ＴＭａのｎトランジスタＮＣＴ１のゲートには、上述したモード制御信号ＨＳ−ＥＮ１が入力される。これにより、差動受信モードのとき、すなわち、ＨＳ−ＥＮ１＝ハイのときには、ｎトランジスタＮＣＴ１はＯＮになり、端子ＤＰ１と端子ＤＮ１は、１００Ωの抵抗を挟んで接続される。一方、シングルエンド受信モードおよびスリープモードのとき、すなわち、ＨＳ−ＥＮ１＝ローのときには、ｎトランジスタＮＣＴ１はＯＦＦになり、端子ＤＰ１と端子ＤＮ１は、それぞれハイインピーダンス状態とされる。
【００４８】
もう一つの終端回路ＴＭｂは、端子ＤＰ２とＤＮ２からなる端子対を介して受信される差動信号ＨＳを終端するための回路である。終端回路ＴＭｂには、ＨＳ−ＥＮ２が入力される。終端回路ＴＭｂの具体的な構成は、図８を参照して説明した終端回路ＴＭａと同様であるので詳しい説明を省略する。
【００４９】
データ受信回路１５００ａは、端子ＤＰ１とＤＮ１からなる端子対を介して受信される差動信号およびシングルエンド信号を受信するための回路である。図８に示すようにデータ受信回路１５００ａは、シングルエンド信号受信部１５３０と、差動レシーバ１５２０と、降圧回路１５４０と、スイッチ回路１５５０を含む。シングルエンド信号受信部１５３０は、端子ＤＰ１と接続された第１のシングルエンドレシーバ１５３１と、端子ＤＮ１と接続された第２のシングルエンドレシーバ１５３２を含む。差動レシーバ１５２０は、２つの端子ＤＰ１およびＤＮ１と接続されている。
【００５０】
差動レシーバ１５２０は、差動増幅回路を要部とする周知の構成を備えており、２つの端子ＤＰ１およびＤＮ１（信号線ＬＰ１および信号線ＬＮ１）を介して入力された差動信号ＨＳをシングルエンド信号に変換して出力する。
【００５１】
第１のシングルエンドレシーバ１５３１および第２のシングルエンドレシーバ１５３２には、それぞれ、駆動電圧Ｖｄｒが入力されると共に、基準電圧ＶＳＳと接続されている。ここで、第１のシングルエンドレシーバ１５３１および第２のシングルエンドレシーバ１５３２は、端子ＤＰ１およびＤＮ１と接続される入力段に、図１１（ａ）に示すＣＭＯＳインバータを備えている。
【００５２】
ＣＭＯＳインバータは、図１１（ａ）に示すように、入力される駆動電圧Ｖｄｒと、基準電圧ＶＳＳとの間に直列に接続されたｐトランジスタＰＣＴａとｎトランジスタＮＣＴａを含む。端子の電圧は、２つのトランジスタのゲートに入力される。図１１（ｂ）は、ＣＭＯＳインバータの特性を示す。図１１に示すように、入力電圧が基準電圧ＶＳＳである場合、あるいは、入力電圧が駆動電圧Ｖｄｒである場合には、ＣＭＯＳインバータを流れる貫通電流Ｉａは０であるので、ＣＭＯＳインバータは実質的に電力を消費しない。一方、入力電圧が基準電圧ＶＳＳと駆動電圧Ｖｄｒの間の中途半端な電圧である場合には、貫通電流ＩａがＣＭＯＳインバータを流れ、ＣＭＯＳインバータは電力を消費する。
【００５３】
かかるＣＭＯＳインバータの特性により、第１のシングルエンドレシーバ１５３１は、端子ＤＰ１の電圧（信号線ＬＰ１の電圧）が基準電圧ＶＳＳに維持されている場合には、駆動電圧Ｖｄｒが入力されていても、実質的に電力を消費しない。もちろん、ＯＦＦ状態のトランジスタをリークするリーク電流などが発生し得るので、完全に電力消費がゼロとはいえない場合もあるが、ここでいう「実質的に電力を消費しない」とは多少のリーク電流の発生は許容する概念である。同様にして、第１のシングルエンドレシーバ１５３１は、端子ＤＰ１の電圧（信号線ＬＰ１の電圧）がＶｄｒに維持されている場合には、駆動電圧Ｖｄｒが入力されていても、実質的に電力を消費しない。
【００５４】
第２のシングルエンドレシーバ１５３２も、第１のシングルエンドレシーバ１５３１と同じ理由により、端子ＤＮ１の電圧（信号線ＬＮ１の電圧）が基準電圧ＶＳＳあるいは駆動電圧Ｖｄｒに維持されている場合には、駆動電圧Ｖｄｒが入力されていても、実質的に電力を消費しない。
【００５５】
端子ＤＰ１（信号線ＬＰ１）および端子ＤＮ１（信号線ＬＮ１）を介して送信されるシングルエンド信号ＬＳは、上述したようにハイ信号の電圧が調整電圧ＶＬＳ（本実施例では、１．２Ｖ）である。従って、第１のシングルエンドレシーバ１５３１および第２のシングルエンドレシーバ１５３２は、シングルエンド信号ＬＳを受信する際には、駆動電圧Ｖｄｒとして、調整電圧ＶＬＳが入力されるのが望ましい。第１のシングルエンドレシーバ１５３１の消費電力を抑制することができるからである。
【００５６】
降圧回路１５４０は、データ送信回路２５００ａにおける降圧回路２５４０と同様に、入力される電源電圧ＶＤＤ（本実施例では、１．８Ｖ）を、上述した調整電圧ＶＬＳ（本実施例では、１．２Ｖ）に変換して出力する。降圧回路１５４０は、降圧回路２５４０と同様に、例えば、スイッチング・レギュレータが用いられる。降圧回路１５４０の動作は、受信制御ロジック１２００から供給される上述したモード制御信号ＵＬＰ−ＥＮＸ１により制御される。降圧回路１５４０は、データ受信回路１５００ａがスリープモードである場合、すなわち、ＵＬＰ−ＥＮＸ１＝ローである場合には、消費電力を低減するため動作を停止させられる。一方、データ受信回路１５００ａがスリープモードでない場合、すなわち、ＵＬＰ−ＥＮＸ１＝ハイである場合には、降圧回路１５４０は、上述したように調整電圧ＶＬＳを出力する。
【００５７】
スイッチ回路１５５０は、シングルエンド信号受信部１５３０に入力される駆動電圧Ｖｄｒを、電源電圧ＶＤＤと調整電圧ＶＬＳのいずれかに切り換える回路である。スイッチ回路１５５０は、第１のスイッチ１５５１と、第２のスイッチ１５５２とを含む。スイッチ回路１５５０は、受信制御ロジック１２００から供給される上述したモード制御信号ＵＬＰ−ＥＮＸ１により制御される。スイッチ回路１５５０において、データ受信回路１５００ａがスリープモードである場合、すなわち、ＵＬＰ−ＥＮＸ１＝ローである場合には、第１のスイッチ１５５１はオンに、第２のスイッチ１５５２はオフにされる。これにより、データ受信回路１５００ａがスリープモードである場合には、シングルエンド信号受信部１５３０に入力される駆動電圧Ｖｄｒは、電源電圧ＶＤＤになる。一方、データ受信回路１５００ａがスリープモードでない場合、すなわち、ＵＬＰ−ＥＮＸ１＝ハイである場合には、スイッチ回路１５５０において、第１のスイッチ１５５１はオフに、第２のスイッチ１５５２はオンにされる。これにより、データ受信回路１５００ａがスリープモードでない場合には、シングルエンド信号受信部１５３０に入力される駆動電圧Ｖｄｒは、調整電圧ＶＬＳになる。
【００５８】
図１０には、スイッチ回路１５５０の具体的構成の一例が示されている。図１０から解るように、第１のスイッチ１５５１としては、例えば、ｐトランジスタが用いられ、第２のスイッチ１５５２としては、例えば、ｎトランジスタが用いられる。いずれのトランジスタも、ゲートに入力されるモード制御信号ＵＬＰ−ＥＮＸ１により、オン／オフ制御される半導体スイッチとして機能する。
【００５９】
クロック受信回路１５００ｂは、端子ＤＰ２とＤＮ２からなる端子対を介して受信される差動信号およびシングルエンド信号を受信するための回路である。クロック受信回路１５００ｂは、図９を参照して説明したデータ受信回路１５００ａと同様の構成であるので、その説明を省略する。
【００６０】
受信制御ロジック１２００は、データ受信回路１５００ａから受け取った信号に含まれるシリアルデータをパラレルデータに変換するシリアル／パラレル変換処理と、変換されたパラレルデータからデータＨＤおよびデータＬＤを取り出してＬＣＤドライバ６００に渡す、いわゆるプロトコル処理を主に行うロジック回路である。差動信号ＨＳとして受信された高速シリアルデータは、クロック受信回路１５００ｂから受け取る高速伝送クロックＨＣに同期してパラレルデータに変換される。シングルエンド信号ＬＳとして受信された低速シリアルデータは、低速シリアルデータそのものに含まれるセルフクロック信号に同期してパラレルデータに変換される。
【００６１】
さらに、受信制御ロジック１２００は、上述したように、データ受信回路１５００ａのモードを制御するモード制御信号ＨＳ−ＥＮ１、ＵＬＰ−ＥＮＸ１、および、クロック受信回路１５００ｂのモードを制御するモード制御信号ＨＳ−ＥＮ２、ＵＬＰ−ＥＮＸ２を出力することによって、受信装置１０００全体の動作を制御する。
【００６２】
図１２を参照して、受信制御ロジック１２００による受信装置１０００の制御について説明する。図１２は、データ受信回路およびクロック受信回路の状態遷移を示す概略図である。データ受信回路１５００ａが差動受信モードＳ４にある場合において、受信制御ロジック１２００は、データ受信回路１５００ａからの出力に基づいて、端子ＤＰ１および端子ＤＮ１の電圧（信号線ＬＰ１および信号線ＬＮ１の電圧）がＶＬＳレベルに遷移したと判断すると（図１２：Ｂ１）、データ受信回路１５００ａのモードを制御するモード制御信号ＨＳ−ＥＮ１を、ハイからローに変更する。すなわち、データ送信回路２５００ａのモードが差動送信モードＳ１からシングルエンド送信モードＳ２に遷移することを、受信制御ロジック１２００が検出したとき、データ受信回路１５００ａのモードは、差動受信モードＳ４からシングルエンド受信モードＳ５に遷移する。
【００６３】
一方、データ受信回路１５００ａがシングルエンド受信モードＳ５にある場合において、受信制御ロジック１２００は、データ受信回路１５００ａからの出力に含まれる所定の遷移通知コマンドＣ１（例えば、上述したように「１１１１１１１１」）を受け取ると（図１２：Ｂ２）、データ受信回路１５００ａのモードを制御するモード制御信号ＨＳ−ＥＮ１を、ローから＝ハイに変更する。すなわち、遷移通知コマンドＣ１を受信することにより、データ送信回路２５００ａのモードがシングルエンド送信モードＳ２から差動送信モードＳ１に遷移することを、受信制御ロジック１２００が検出したとき、データ受信回路１５００ａのモードは、シングルエンド受信モードＳ５から差動受信モードＳ４に遷移する。
【００６４】
また、データ受信回路１５００ａがシングルエンド受信モードＳ５にある場合において、受信制御ロジック１２００は、データ受信回路１５００ａからの出力に含まれる所定の遷移通知コマンドＣ２（例えば、上述したように「１０１０１０１０」）を受け取ると（図１２：Ｂ３）、データ受信回路１５００ａのモードを制御するモード制御信号ＵＬＰ−ＥＮＸ１を、ハイからローに変更する。すなわち、遷移通知コマンドＣ２を受信することにより、データ送信回路２５００ａのモードがシングルエンド送信モードＳ２からスリープモードＳ３に遷移することを、受信制御ロジック１２００が検出したとき、データ受信回路１５００ａのモードは、シングルエンド受信モードＳ５からスリープモードＳ６に遷移する。
【００６５】
データ受信回路１５００ａがスリープモードＳ６にある場合において、受信制御ロジック１２００は、データ受信回路１５００ａからの出力に基づいて、端子ＤＰ１および端子ＤＮ１の電圧（信号線ＬＰ１および信号線ＬＮ１の電圧）がＶＬＳレベルに遷移したと判断すると（図１２：Ｂ４）、データ受信回路１５００ａのモードを制御するモード制御信号ＵＬＰ−ＥＮＸ１を、ローからハイに変更する。すなわち、データ送信回路２５００ａのモードがスリープモードＳ３からシングルエンド送信モードＳ２に遷移することを、受信制御ロジック１２００が検出したとき、データ受信回路１５００ａのモードは、スリープモードＳ６からシングルエンド受信モードＳ５に遷移する。
【００６６】
以上の説明から解るように、本実施例では、受信制御ロジック１２００が、請求項における判断回路に相当する機能を有する。
【００６７】
また、受信制御ロジック１２００は、クロック受信回路１５００ｂのモードを、クロック受信回路１５００ｂからの出力に基づいて、データ受信回路１５００ａと同様に３つのモード（差動受信モードＳ４、シングルエンド受信モードＳ５、スリープモードＳ６）に制御する。クロック受信回路１５００ｂが制御される仕組みは、上述したデータ受信回路１５００ａの制御と同様であるので説明を省略する。
【００６８】
以上説明した本実施例における受信装置１０００によれば、以下のような作用・効果を奏する。図１３は、シングルエンド受信モードおよびスリープモードにおける信号線の電圧とシングルエンド信号受信部の駆動電圧を示すタイミングチャートである。図１３に示すように、シングルエンド受信モードＳ５においては、シングルエンド信号受信部１５３０に入力される駆動電圧Ｖｄｒは、シングルエンド信号ＬＳのハイレベルの電圧と同じ調整電圧ＶＬＳとされる。したがって、シングルエンド信号受信部１５３０は、無駄な電力を消費せず効率良くシングルエンド信号ＬＳを受信することができる。
【００６９】
一方、スリープモードＳ６においては、シングルエンド信号受信部１５３０に入力される駆動電圧Ｖｄｒは電源電圧ＶＤＤとされると共に、降圧回路２５４０の動作は停止される。スリープモードＳ６において、信号線ＬＰ１および信号線ＬＮ１の電圧は、基準電圧ＶＳＳに維持される。このため、シングルエンド信号受信部１５３０は、上述したように、電源電圧ＶＤＤが入力されていたとしても、実質的に電力を消費しない。したがって、スリープモードＳ６においては、降圧回路２５４０における消費電力をゼロにできると共に、シングルエンド信号受信部１５３０においても実質的に電力を消費しない。
【００７０】
さらに、スリープモードＳ６において、シングルエンド信号受信部１５３０に電源電圧ＶＤＤを供給しているために、送信装置がスリープモードＳ３からシングルエンド送信モードＳ２に遷移するのを、シングルエンド信号受信部１５３０の出力により検出することができる。すなわち、図１３の下段に示すように、送信装置がスリープモードＳ３からシングルエンド送信モードＳ２に遷移する際に信号線ＬＰ１および信号線ＬＮ１の電圧が基準電圧ＶＳＳから調整電圧ＶＬＳに上昇すると、シングルエンド信号受信部１５３０の出力がローからハイになる。そうすると、その出力を受けた受信制御ロジック１２００は、降圧回路２５４０を動作させると共に、降圧回路２５４０から出力される調整電圧ＶＬＳを、シングルエンド信号受信部１５３０に駆動電圧Ｖｄｒとして入力する。したがって、従来技術のように、スリープモード専用の独立した信号監視部（例えば、コンパレータにより構成されていた）を、スリープモードからの復帰のために設ける必要がない。このため、スリープモードＳ６における消費電力をさらに低減できる。また、独立した信号監視部を設けない分、受信装置１０００の部品点数を削減でき、受信装置１０００を小型化することができる。
【００７１】
以上のような作用効果は、同様の構成を持つことから明らかなように、データ受信回路１５００ａおよびクロック受信回路１５００ｂのいずれにおいても奏する。
【００７２】
Ｂ．変形例：
・第１変形例：
図１４および図１５を参照して第１変形例における受信装置１０００ａについて説明する。図１４は、第１変形例における受信装置の内部構成を示す説明図である。図１５は、もう一つのデータ受信部の内部構成を示す図である。図１４に示すように、第１変形例における受信装置１０００ａは、実施例における受信装置１０００の構成に加えて、もう一つのデータ受信回路１５００ｃと、もう一対の端子ＤＰ３およびＤＮ３と、もう一対の端子ＤＰ３およびＤＮ３のための終端回路ＴＭｃとを備えている。その他の構成は、図７を参照して説明した実施例における受信装置１０００の構成と同一であるので、図１４において図７と同一の符号を付し、その説明を省略する。終端回路ＴＭｃの内部構成は、図８を参照して説明した終端回路ＴＭａの内部構成と同一であるので、その説明を省略する。
【００７３】
もう一つのデータ受信回路１５００ｃは、図９を参照して説明したデータ受信回路１５００ａと異なり、スイッチ回路１５５０を備えていない。データ受信回路１５００ｃでは、降圧回路１５４０の出力が、常にシングルエンド信号受信部１５３０に駆動電圧Ｖｄｒとして入力される。従って、降圧回路１５４０の動作が停止している場合（ＵＬＰ−ＥＮＸ１＝ロー）には、駆動電圧Ｖｄｒはゼロ（ＶＳＳ）であり、降圧回路１５４０が動作している場合（ＵＬＰ−ＥＮＸ１＝ハイ）には、駆動電圧Ｖｄｒは調整電圧ＶＬＳである。
【００７４】
もう一つのデータ受信回路１５００ｃは、データ受信回路１５００ａと同様に、受信制御ロジック１２００から出力されるモード制御信号ＨＳ−ＥＰ１およびＵＬＰ−ＥＮＸ１により、そのモードを制御される。すなわち、データ受信回路１５００ｃでは、データ受信回路１５００ａと同期して、モードの遷移が行われる。図１４に示す構成から解るように、データ受信回路１５００ｃは、スリープモードＳ６（ＵＬＰ−ＥＮＸ１＝ロー）においては、降圧回路１５４０の動作が停止されると共に、シングルエンド信号受信部１５３０の動作も停止する（電源電圧ＶＤＤが駆動電圧Ｖｄｒに供給されない）。そして、シングルエンド受信モードＳ５（ＵＬＰ−ＥＮＸ１＝ハイ）においては、降圧回路１５４０が動作して調整電圧ＶＬＳを出力し、シングルエンド信号受信部１５３０には駆動電圧Ｖｄｒとして調整電圧ＶＬＳが供給される。
【００７５】
第１変形例における受信装置１０００ａと接続される送信装置（図示省略）は、受信装置１０００ａに対応して、もう一対の端子と、もう一対の端子を介してシングルエンド信号ＬＳおよび差動信号ＨＳを送信するためのもう一つのデータ送信回路を備えている。受信装置１０００ａと対応する送信装置は、当然であるが、さらに、もう一対の信号線で接続されている。第１変形例において、送信装置の２つのデータ送信回路において、そのモードは互いに同期して遷移するように制御される。すなわち、シングルエンド送信モードＳ２からスリープモードＳ３への遷移や、スリープモードＳ３からシングルエンド送信モードＳ２への遷移は、２つのデータ受信回路において同時に行われる。
【００７６】
データ受信回路１５００ｃは、スリープモードＳ６において、シングルエンド信号受信部１５３０の動作を停止しているため、スリープモードＳ６からシングルエンド受信モードＳ５への復帰を自ら検出することはできない。しかしながら、データ受信回路１５００ａの遷移に同期してモード遷移することができる。
【００７７】
以上のように構成された第１変形例における受信装置１０００ａによれば、データ受信回路１５００ｃは、データ受信回路１５００ａに同期してモード遷移する。したがって、データ受信回路１５００ｃのシングルエンド信号受信部１５３０の動作を、スリープモードＳ６において、完全に停止させることができる。この結果、データ受信回路１５００ｃのシングルエンド信号受信部１５３０には、スリープモードＳ６において、電源電圧ＶＤＤを入力する必要がなく、データ受信回路１５００ｃのシングルエンド信号受信部１５３０では、スリープモードＳ６中にリーク電流が発生することもない。従って、より受信装置１０００ａの消費電力を抑制することができる。
【００７８】
以上の説明から解るように、そのモードが同期して遷移する複数のデータ受信回路がある場合には、１つのデータ受信回路のシングルエンド信号受信部１５３０に電源電圧ＶＤＤを供給しておけば良く、他のデータ受信回路のシングルエンド信号受信部１５３０は動作を停止させて良い。
【００７９】
・第２変形例：
一方、第１変形例と異なり、そのモードが非同期に遷移する複数のデータ受信回路がある場合には、それぞれのデータ受信回路のシングルエンド信号受信部１５３０に電源電圧ＶＤＤを供給しておき、受信制御ロジック１２００は、それぞれのデータ受信回路のモード遷移を独立して制御すれば良い。
【００８０】
・第３変形例：
上記実施例において受信装置１０００および送信装置２０００からなる送受信システムは、画像処理装置５００とＬＣＤドライバ６００との間のインターフェースとして用いられているが、これに限られない。例えば、上記送受信システムは、チップ間の通信や、ボード間の通信、あるいは、各種デバイスモジュール間の通信、回路基板を搭載するためのバックプレーン内部の通信など、さまざまな通信のためのインターフェースとして用いられ得る。
【００８１】
・第４変形例：
上記実施例における送受信システムは、送信側と受信側が固定された一方向通信のシステムであるが、これに代えて、双方向通信のシステムに適用しても良い。かかる場合には、データ受信回路１５００ａとデータ送信回路２５００ａの機能を併せ持つトランシーバを、信号線ＬＰ１および信号線ＬＮ１の両端に、それぞれ備える構成とすれば良い。
【００８２】
・第５変形例：
上記実施例においては、調整電圧ＶＬＳが電源電圧ＶＤＤより低いため、降圧回路１５４０を備えているが、調整電圧ＶＬＳが電源電圧ＶＤＤより高い場合、例えば、調整電圧ＶＬＳが１．２Ｖ、電源電圧ＶＤＤが０．８Ｖである場合には、降圧回路１５４０に代えて、電源電圧ＶＤＤを昇圧して調整電圧ＶＬＳを出力する昇圧回路を備えても良い。電源電圧ＶＤＤは、一般的に、受信制御ロジック１２００やＬＣＤドライバ６００などの周辺回路の動作電圧に合わせられる。一方、調整電圧ＶＬＳの値は、シングルエンド信号ＬＳのハイレベルに合わせられるため、例えば、規格などによって定まる場合が多い。従って、調整電圧ＶＬＳが電源電圧ＶＤＤより低い場合も、調整電圧ＶＬＳが電源電圧ＶＤＤより高い場合も、あり得るからである。
【００８３】
以上、実施例、変形例に基づき本発明について説明してきたが、上記した発明の実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれる。
【図面の簡単な説明】
【００８４】
【図１】実施例におけるデジタルデバイスの概略構成図。
【図２】送信装置の内部構成を示す説明図。
【図３】データ送信回路の内部構成を示す説明図。
【図４】データ送信回路の状態遷移を示す概略図。
【図５】差動信号とシングルエンド信号を説明するための概略図。
【図６】シングルエンド送信モードおよびスリープモードにおける信号線の電圧を示すタイミングチャート。
【図７】受信装置の内部構成を示す説明図。
【図８】終端回路の内部構成を示す説明図。
【図９】データ受信回路の内部構成を示す説明図。
【図１０】スイッチ回路の一例を示す説明図。
【図１１】シングルエンド受信回路の入力段について説明するための図。
【図１２】データ受信回路およびクロック受信回路の状態遷移を示す概略図。
【図１３】シングルエンド受信モードおよびスリープモードにおける信号線の電圧とシングルエンド信号受信部の駆動電圧を示すタイミングチャート。
【図１４】第１変形例における受信装置の内部構成を示す説明図。
【図１５】もう一つのデータ受信部の内部構成を示す図。
【符号の説明】
【００８５】
５００...画像処理装置
５１０...ＤＳＰ
５２０...主制御部
６００...ＬＣＤドライバ
７００...液晶ディスプレイ
１０００、１０００ａ...受信装置
１２００...受信制御ロジック
１５００ａ、１５００ｃ...データ受信回路
１５００ｂ...クロック受信回路
１５２０...差動レシーバ
１５３０...シングルエンド信号受信部
１５３１...第１のシングルエンドレシーバ
１５３２...第２のシングルエンドレシーバ
１５４０...降圧回路
１５５０...スイッチ回路
１５５１...第１のスイッチ
１５５２...第２のスイッチ
２０００...送信装置
２２００...送信制御回路
２３００...ＰＬＬ回路
２５００ａ...データ送信回路
２５００ｂ...クロック送信回路
２５１０...プリドライバ
２５２０...差動ドライバ
２５３０...シングルエンドドライバ
２５３１...第１のシングルエンド送信回路
２５３２...第２のシングルエンド送信回路
２５４０...降圧回路
パラレル／シリアル変換回路...２１００
ＬＰ１、ＬＮ１、ＬＰ２、ＬＮ２...信号線
ＤＰ１、ＤＮ１、ＤＰ２、ＤＮ２、ＤＰ３、ＤＮ３...端子
ＴＰ１、ＴＮ１、ＴＰ２、ＴＮ２...端子
ＴＭａ、ＴＭｂ、ＴＭｃ...終端回路
【図１】
2008005114.tif 000003
【図２】
2008005114.tif 000004
【図３】
2008005114.tif 000005
【図４】
2008005114.tif 000006
【図５】
2008005114.tif 000007
【図６】
2008005114.tif 000008
【図７】
2008005114.tif 000009
【図８】
2008005114.tif 000010
【図９】
2008005114.tif 000011
【図１０】
2008005114.tif 000012
【図１１】
2008005114.tif 000013
【図１２】
2008005114.tif 000014
【図１３】
2008005114.tif 000015
【図１４】
2008005114.tif 000016
【図１５】
2008005114.tif 000017