(57)【要約】【課題】急峻な界面を実現することができる半導体積層構造の製造方法を得る。【解決手段】第１半導体層と第２半導体層の界面を有する半導体積層構造の製造方法であって、反応炉内に原料ガスを導入して第１半導体層を形成する工程と、第１半導体層を形成した後に連続して、反応炉内に原料ガスを導入して第２半導体層を構成する元素の全部又は一部からなるダミー層を形成する工程と、反応炉内にエッチングガスを導入してダミー層を除去する工程と、ダミー層を除去した後に、反応炉内に原料ガスを導入して第１半導体層上に第２半導体層を形成する工程とを有する。【選択図】図３
2008010807.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体層と第２半導体層の界面を有する半導体積層構造の製造方法であって、
反応炉内に原料ガスを導入して第１半導体層を形成する工程と、
前記第１半導体層を形成した後に連続して、前記反応炉内に原料ガスを導入して前記第２半導体層を構成する元素の全部又は一部からなるダミー層を形成する工程と、
前記反応炉内にエッチングガスを導入して前記ダミー層を除去する工程と、
前記ダミー層を除去した後に、前記反応炉内に原料ガスを導入して前記第１半導体層上に前記第２半導体層を形成する工程とを有することを特徴とする半導体積層構造の製造方法。
【請求項２】
前記第１半導体層と前記第２半導体層は、異なる元素からなる化合物半導体層であることを特徴とする請求項１に記載の半導体積層構造の製造方法。
【請求項３】
前記第１半導体層は不純物をドーピングした半導体層であり、前記第２半導体層はアンドープの半導体層であることを特徴とする請求項１又は２に記載の半導体積層構造の製造方法。
【請求項４】
前記第１半導体層及び前記ダミー層を第１温度で形成し、
前記ダミー層を除去する際に前記第１半導体層及び前記ダミー層を第２温度に変温させ、
前記第２半導体層を前記第２温度で形成することを特徴とする請求項１〜３の何れか１項に記載の半導体積層構造の製造方法。
【請求項５】
第１半導体層と第２半導体層の界面を有する半導体積層構造の製造方法であって、
前記反応炉内に原料ガスを導入して第１半導体層を第１温度で形成する工程と、
前記第１半導体層を形成した後に、前記第１半導体層を第２温度に変温させる工程と、
前記第１半導体層を前記第２温度に設定したままで、前記反応炉内にエッチングガスを導入して前記第１半導体層の表面を除去する工程と、
前記第１半導体層の表面を除去した後に、前記反応炉内に原料ガスを導入して前記第１半導体層上に前記第２半導体層を前記第２温度で形成する工程とを有することを特徴とする半導体積層構造の製造方法。
【請求項６】
前記エッチングガスとしてＨＣｌガスを用いることを特徴とする請求項１〜５の何れか１項に記載の半導体積層構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ素子などの半導体積層構造の製造方法に関し、特に急峻な界面を実現することができる半導体積層構造の製造方法に関するものである。
【背景技術】
【０００２】
半導体レーザ素子は化合物からなる半導体積層構造を有している。例えば、III−Ｖ族化合物からなる半導体積層構造は、III族のＩｎ，Ｇａ，ＡｌなどとＶ族のＰ，Ａｓなどを組み合わせた数種類の半導体層で構成されている。
【０００３】
このような半導体積層構造の製造方法として、量産性に優れた有機金属気層成長（Metalorganic Chemical Vapor Deposition：以下、ＭＯＣＶＤと呼ぶ）法がある（例えば、特許文献１参照）。ＭＯＣＶＤ法では、原料としてＴＭＩｎ（トリメチルインジウム）やＴＭＧａ（トリメチルガリウム）などの有機金属や、ＰＨ３（ホスフィン）やＡｓＨ３（アルシン）などの水素化物が用いられる。そして、これらの原料が気体となって反応炉へ供給され、熱分解反応することにより、半導体薄膜が基板上に成長していく。成長する半導体の組成・成長速度は原料供給量によって決定され、反応炉へ導入する原料ガスのバルブ開閉によって制御される。
【０００４】
【特許文献１】特開昭６２−１８３１１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
半導体積層構造を作成する際の課題の一つに、急峻な界面の実現がある。例えばIII−Ｖ族化合物半導体ではＰＨ３やＡｓＨ３などのＶ族材料とIII族材料との比（Ｖ／III比）が大きく原料ガスを多く反応炉内へ供給する必要がある。このため、半導体積層構造の成長時に原料ガスがバルブ開閉に充分に追随しきれず反応炉内へ残留する。これら残留元素が界面および次の異なる半導体層中に取り込まれると、急峻なヘテロ界面を実現することができない。そこで、従来は、原料ガス切り替え時に成長を中断し、パージの量・時間の最適化により残留元素の取り込みを抑制していたが、完全に防止することは困難であった。また、成長中断時に最表面原子がパージ雰囲気中の原子と入れ替わってしまうことや、最表面（界面）へのパージ雰囲気中の不純物元素の取り込み・蓄積の問題もあった。
【０００６】
また、これら半導体積層構造作成時の残留元素はＶ族元素だけでなく、ｐ型やｎ型の不純物としてドーピングするII族、IV族、VI族元素でも問題となっている。特にＭｇをドーピングする場合の原料であるＣｐ２Ｍｇ（シクロペンタジエニルマグネシウム）などは反応炉内に残留しやすい。このため、例えばアンドープ層をドーピング層上に持つ構造では、アンドープ層中に残留元素が取り込まれるため、急峻なドーピングプロファイルを実現することが困難であった。
【０００７】
本発明は、上述のような課題を解決するためになされたもので、その目的は、急峻な界面を実現することができる半導体積層構造の製造方法を得るものである。
【課題を解決するための手段】
【０００８】
本発明に係る半導体積層構造の製造方法は、第１半導体層と第２半導体層の界面を有する半導体積層構造の製造方法であって、反応炉内に原料ガスを導入して第１半導体層を形成する工程と、第１半導体層を形成した後に連続して、反応炉内に原料ガスを導入して第２半導体層を構成する元素の全部又は一部からなるダミー層を形成する工程と、反応炉内にエッチングガスを導入してダミー層を除去する工程と、ダミー層を除去した後に、反応炉内に原料ガスを導入して第１半導体層上に第２半導体層を形成する工程とを有する。本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【０００９】
本発明により、急峻な界面を実現することができる半導体積層構造の製造方法を得ることができる。
【発明を実施するための最良の形態】
【００１０】
実施の形態１．
本発明の実施の形態１に係る半導体積層構造の製造方法について図面を用いて説明する。本実施の形態では、異なる元素からなる化合物半導体層であるＩｎＧａＡｓ層（第１半導体層）とＩｎＰ層（第２半導体層）のヘテロ界面を有する半導体積層構造を製造する。
【００１１】
まず、図１に示すように、反応炉１０内に原料ガス（ＴＭＩｎ、ＴＭＧａ、ＡｓＨ３）を導入してＩｎＧａＡｓ層１１を形成する。
【００１２】
次に、図２に示すように、ＩｎＧａＡｓ層１１を形成した後に連続して、反応炉１０内に原料ガス（ＴＭＩｎ、ＰＨ３）を導入してＩｎＰからなるダミー層１２を形成する。この時、ダミー層１２中のＩｎＰ／ＩｎＧａＡｓ界面に近い領域には、反応炉１０内に残留したＡｓＨ３の影響でＡｓが取り込まれ、変成層１２ａ（例えばＩｎ１−ｘＧａｘＡｓｙＰ１−ｙ層（０≦ｘ≦１，０≦ｙ≦１）が形成される。
【００１３】
次に、図３に示すように、反応炉１０内にエッチングガスとしてＨＣｌガスを導入して、変成層１２ａを含むダミー層１２をエッチング除去する。この時、エッチングは、後にＩｎＰ層を成長するためのＶ族半導体材料雰囲気、即ちＰＨ３雰囲気で行う。また、エッチング速度は、反応炉１０内の温度又はＨＣｌガスの流量で制御する。なお、エッチングにおいて、ダミー層１２だけでなくＩｎＧａＡｓ層１１の一部まで除去しても良い。この場合、ＩｎＧａＡｓ層１１を成長する際に、除去分を考慮して層厚を設定する。
【００１４】
次に、図４に示すように、反応炉１０内に原料ガス（ＴＭＩｎ、ＰＨ３）を導入してＩｎＧａＡｓ層１１上にＩｎＰ層１３を形成する。以上の工程により、ＩｎＰ／ＩｎＧａＡｓのヘテロ構造が製造される。
【００１５】
図５は、本発明の製造方法により製造したＩｎＰ／ＩｎＧａＡｓヘテロ界面のＳＩＭＳ分析Ａｓ濃度プロファイルを従来の製造方法によるものと比較した図である。この結果から分かるように、本発明によれば、従来と比較して急峻な濃度プロファイルを得ることがきる。
【００１６】
よって、本実施の形態によれば、異なる元素からなる化合物半導体層のヘテロ界面を有する半導体積層構造を製造する場合に、急峻な界面を実現することができる。
【００１７】
本実施の形態は、ＩｎＰ／ＩｎＧａＡｓヘテロ構造だけでなく、ＡｌＩｎＡｓ／ＩｎＰ、ＡｌＧａＩｎＰ／ＧａＡｓ、ＩｎＰ／ＡｌＩｎＧａＡｓなど、あらゆる半導体へテロ構造の製造に適用することができる。また、本実施の形態は、III−Ｖ族化合物半導体だけでなく、Ｉ−VII族、II−VI族の化合物半導体積層の作製に適用することができる。そして、本実施の形態は、半導体レーザだけでなく、あらゆる半導体積層構造の作製に適用することができる。
【００１８】
また、ダミー層は、第２半導体層と同じ構成元素・組成比の層である必要はなく、第２半導体層を構成する元素の全部又は一部からなる層であればよい。例えば、第２半導体層としてＡｌＧａＩｎＰを成長させる場合は、ダミー層としてＧａＩｎＰを成長させればよい。
【００１９】
実施の形態２．
本発明の実施の形態２に係る半導体積層構造の製造方法について図面を用いて説明する。本実施の形態では、不純物であるＭｇドープＩｎＰ層（第１半導体層）とアンドープＩｎＧａＡｓ層（第２半導体層）のヘテロ界面を有する半導体積層構造を製造する。
【００２０】
まず、図６に示すように、反応炉１０内に原料ガス（ＴＭＩｎ、ＰＨ３）及びＭｇ原料であるＣｐ２Ｍｇを導入してＭｇドープＩｎＰ層２１を形成する。
【００２１】
次に、図７に示すように、ＭｇドープＩｎＰ層２１を形成した後に連続して、反応炉１０内に原料ガス（ＴＭＩｎ、ＴＭＧａ、ＡｓＨ３）を導入してアンドープＩｎＧａＡｓＰからなるダミー層２２を形成する。この時、ダミー層２２中のアンドープＩｎＧａＡｓ／ＭｇドープＩｎＰ界面に近い領域には、反応炉１０内に残留したＣｐ２Ｍｇの影響でＭｇが取り込まれた領域２２ａが形成される。
【００２２】
次に、図８に示すように、結晶成長を中断し、反応炉１０内にエッチングガスとしてＨＣｌガスを導入して、Ｍｇが取り込まれた領域２２ａを含むダミー層２２をエッチング除去する。この時、エッチングは、後にＩｎＰ層を成長するためのＶ族半導体材料雰囲気、即ちＡｓＨ３雰囲気で行う。また、エッチング速度は、反応炉１０内の温度又はＨＣｌガスの流量で制御する。なお、エッチングにおいて、ダミー層２２だけでなくＩｎＰ層２１の一部まで除去しても良い。この場合、ＩｎＰ層２１を成長する際に、除去分を考慮して層厚を設定する。
【００２３】
次に、図９に示すように、反応炉１０内に原料ガス（ＴＭＩｎ、ＴＭＧａ、ＡｓＨ３）を導入して、ＭｇドープＩｎＰ層２１上にアンドープＩｎＧａＡｓ層２３を形成する。以上の工程により、アンドープＩｎＧａＡｓ／ＭｇドープＩｎＰのヘテロ構造が製造される。
【００２４】
よって、本実施の形態にれば、不純物をドープした第１半導体層とアンドープの第２半導体層のヘテロ界面を有する半導体積層構造を製造する場合に、急峻な界面を実現することができる。
【００２５】
本実施の形態は、ＩｎＧａＡｓ／ＩｎＰヘテロ構造だけでなく、ＡｌＩｎＡｓ／ＩｎＰ、ＡｌＧａＩｎＰ／ＧａＡｓ、ＩｎＰ／ＡｌＩｎＧａＡｓ，ＩｎＧａＡｓＰ／ＩｎＰなど、あらゆる半導体へテロ構造の製造に適用することができる。また、本実施の形態は、ヘテロ構造だけでなく、アンドープＩｎＰ／ＭｇドープＩｎＰなどのあらゆる化合物半導体のホモ構造の製造に適用することができる。また、本実施の形態は、Ｍｇドープだけでなく、Ｚｎ（亜鉛）、Ｂｅ（ベリリウム）、Ｓ（硫黄）、Ｓｉ（シリコン）、Ｆｅ（鉄）、Ｃ（炭素）などのあらゆる元素をドーピングした半導体層上にアンドープ半導体層を成長する構造の製造に適用することができる。そして、本実施の形態は、Ａドーピング層／Ｂドーピング層のような異種の元素をドーピングした層を積層したへテロ構造・ホモ構造の製造に適用することができる。また、本実施の形態は、III−Ｖ族化合物半導体だけでなく、Ｉ−VII族、II−VI族の化合物半導体積層の作製に適用することができる。そして、本実施の形態は、半導体レーザだけでなく、あらゆる半導体積層構造の作製に適用することができる。
【００２６】
また、ダミー層は、第２半導体層と同じ構成元素・組成比の層である必要はなく、第２半導体層を構成する元素の全部又は一部からなる層であればよい。例えば、第２半導体層としてＡｌＧａＩｎＰを成長させる場合は、ダミー層としてＧａＩｎＰを成長させればよい。
【００２７】
実施の形態３．
本発明の実施の形態３に係る半導体積層構造の製造方法について図面を用いて説明する。本実施の形態では、成長温度が異なるＡｌＩｎＡｓ層（第１半導体層）とＩｎＰ層（第２半導体層）のヘテロ界面を有する半導体積層構造を製造する。
【００２８】
まず、図１０に示すように、反応炉１０内に原料ガス（ＴＭＡｌ、ＴＭＩｎ、ＡｓＨ３）を導入してＡｌＩｎＡｓ層３１を成長温度Ｔｇ１（第１温度）で形成する。
【００２９】
次に、図１１に示すように、ＡｌＩｎＡｓ層３１を形成した後に連続して、反応炉１０内に原料ガス（ＴＭＩｎ、ＰＨ３）を導入してＩｎＰからなるダミー層３２を成長温度Ｔｇ１で形成する。この時、ダミー層３２中のＩｎＰ／ＡｌＩｎＡｓ界面に近い領域には、反応炉１０内に残留したＡｓＨ３の影響でＡｓが取り込まれ、変成層３２ａ（例えばＡｌ１−ｘＩｎｘＡｓｙＰ１−ｙ層（０≦ｘ≦１，０≦ｙ≦１）が形成される。また、成長温度Ｔｇ１はＩｎＰの成長温度としては適当でないため、ダミー層３２の結晶性は良好ではない。
【００３０】
次に、図１２に示すように、ＡｌＩｎＡｓ層３１及びダミー層３２を、後に形成するＩｎＰ層３３の成長温度Ｔｇ２（第２温度）に降温する。この降温のための結晶成長中断中は、後にＩｎＰ層３３を成長するためのＶ族半導体材料雰囲気、即ちＰＨ３雰囲気とする。そして、反応炉１０内にエッチングガスとしてＨＣｌガスを導入して、変成層３２ａを含むダミー層３２をエッチング除去する。この時、エッチングは、後にＩｎＰ層３３を成長するためのＶ族半導体材料雰囲気、即ちＰＨ３雰囲気で行う。また、エッチング速度は、反応炉１０内の温度又はＨＣｌガスの流量で制御する。なお、エッチングにおいて、ダミー層３２だけでなくＡｌＩｎＡｓ層３１の一部まで除去しても良い。この場合、ＡｌＩｎＡｓ層３１を成長する際に、除去分を考慮して層厚を設定する。
【００３１】
次に、図１３に示すように、反応炉１０内に原料ガス（ＴＭＩｎ、ＰＨ３）を導入してＡｌＩｎＡｓ層３１上にＩｎＰ層３３を成長温度Ｔｇ２で形成する。ここで、本実施の形態における成長温度、ＩｎＰ層・ＡｌＩｎＡｓ層の成長、エッチング除去を成長時間の経過に応じて表すと図１４のようになる。以上の工程により、ＩｎＰ／ＡｌＩｎＡｓのヘテロ構造が製造される。
【００３２】
よって、本実施の形態によれば、成長温度が異なる第１半導体層と第２半導体層のヘテロ界面を有する半導体積層構造を製造する場合に、成長中断時の雰囲気や残留不純物の影響を受けた界面を持たない、急峻な界面を実現することができる。
【００３３】
本実施の形態は、ＩｎＰ／ＡｌＩｎＡｓヘテロ構造だけでなく、ＡｌＧａＩｎＡｓ／ＩｎＰ、ＡｌＧａＩｎＰ／ＧａＡｓなど、あらゆる半導体へテロ構造の製造に適用することができる。また、本実施の形態は、半導体へテロ構造だけでなく、半導体ホモ構造の製造に適用することができる。そして、本実施の形態は、III−Ｖ族化合物半導体だけでなく、Ｉ−VII族、II−VI族の化合物半導体積層の作製に適用することができる。また、本実施の形態は、降温だけでなく、昇温やガス置換など、結晶成長中に成長中断を実施する半導体積層構造の製造に適用することができる。そして、本実施の形態は、半導体レーザだけでなく、あらゆる半導体積層構造の作製に適用することができる。
【００３４】
また、ダミー層は、第２半導体層と同じ構成元素・組成比の層である必要はなく、第２半導体層を構成する元素の全部又は一部からなる層であればよい。例えば、第２半導体層としてＡｌＧａＩｎＰを成長させる場合は、ダミー層としてＧａＩｎＰを成長させればよい。
【００３５】
実施の形態４．
本発明の実施の形態４に係る半導体積層構造の製造方法について図面を用いて説明する。本実施の形態では、成長温度が異なるＩｎＰ層（第１半導体層）とＡｌＩｎＡｓ層（第２半導体層）のヘテロ界面を有する半導体積層構造を製造する。
【００３６】
まず、図１５に示すように、反応炉１０内に原料ガス（ＴＭＩｎ、ＰＨ３）を導入してＩｎＰ層４１を成長温度Ｔｇ１（第１温度）で形成する。
【００３７】
次に、図１６に示すように、ＩｎＰ層４１を、後に形成するＡｌＩｎＡｓ層４２の成長温度Ｔｇ２（第２温度）に昇温する。この昇温のための結晶成長中断中は、後にＡｌＩｎＡｓ層４２を成長するためのＶ族半導体材料雰囲気、即ちＡｓＨ３雰囲気、ＩｎＰ層４１の成長時のＰＨ３雰囲気、又は両者の混合雰囲気とする。この時、ＩｎＰ層４１の最表面４１ａは、ＩｎＰ成長に不適当な環境に晒される。このため、最表面にあるＰの離脱、Ｐと成長中断時の雰囲気中の元素（例えばＡｓ）との置換、反応炉１０内の残留不純物の表面への蓄積などが生じ、ＩｎＰ層４１の最表面４１ａの結晶性は悪化する。
【００３８】
次に、図１７に示すように、ＩｎＰ層４１を温度Ｔｇ２に設定したままで、反応炉１０内にエッチングガスとしてＨＣｌガスを導入して、最表面４１ａを含むＩｎＰ層４１の表面をエッチング除去する。この時、エッチングは、後にＡｌＩｎＡｓ層４２を成長するためのＶ族半導体材料雰囲気、即ちＡｓＨ３雰囲気で行う。また、エッチング速度は、反応炉１０内の温度又はＨＣｌガスの流量で制御する。そして、ＩｎＰ層４１を成長する際に、除去分を考慮して層厚を設定する。
【００３９】
次に、図１８に示すように、反応炉１０内に原料ガス（ＴＭＡｌ、ＴＭＩｎ、ＡｓＨ３）を導入してＩｎＰ層４１上にＡｌＩｎＡｓ層４２を成長温度Ｔｇ２で形成する。ここで、本実施の形態における成長温度、ＩｎＰ層・ＡｌＩｎＡｓ層の成長、エッチング除去を成長時間の経過に応じて表すと図１９のようになる。以上の工程により、ＡｌＩｎＡｓ／ＩｎＰのヘテロ構造が製造される。
【００４０】
よって、本実施の形態によれば、成長温度が異なる第１半導体層と第２半導体層のヘテロ界面を有する半導体積層構造を製造する場合に、成長中断時の雰囲気や残留不純物の影響を受けた界面を持たない、急峻な界面を実現することができる。
【００４１】
本実施の形態は、ＡｌＩｎＡｓ／ＩｎＰヘテロ構造だけでなく、ＡｌＧａＩｎＡｓ／ＩｎＰ、ＡｌＧａＩｎＰ／ＧａＡｓなど、あらゆる半導体へテロ構造の製造に適用することができる。また、本実施の形態は、半導体へテロ構造だけでなく、半導体ホモ構造の製造に適用することができる。そして、本実施の形態は、III−Ｖ族化合物半導体だけでなく、Ｉ−VII族、II−VI族の化合物半導体積層の作製に適用することができる。また、本実施の形態は、昇温だけでなく、降温やガス置換など、結晶成長中に成長中断を実施する半導体積層構造の製造に適用することができる。そして、本実施の形態は、半導体レーザだけでなく、あらゆる半導体積層構造の作製に適用することができる。
【図面の簡単な説明】
【００４２】
【図１】本発明の実施の形態１に係る半導体積層構造の製造方法を説明するための工程断面図である。
【図２】本発明の実施の形態１に係る半導体積層構造の製造方法を説明するための工程断面図である。
【図３】本発明の実施の形態１に係る半導体積層構造の製造方法を説明するための工程断面図である。
【図４】本発明の実施の形態１に係る半導体積層構造の製造方法を説明するための工程断面図である。
【図５】本発明の製造方法により製造したＩｎＰ／ＩｎＧａＡｓヘテロ界面のＳＩＭＳ分析Ａｓ濃度プロファイルを従来の製造方法によるものと比較した図である。
【図６】本発明の実施の形態２に係る半導体積層構造の製造方法を説明するための工程断面図である。
【図７】本発明の実施の形態２に係る半導体積層構造の製造方法を説明するための工程断面図である。
【図８】本発明の実施の形態２に係る半導体積層構造の製造方法を説明するための工程断面図である。
【図９】本発明の実施の形態２に係る半導体積層構造の製造方法を説明するための工程断面図である。
【図１０】本発明の実施の形態３に係る半導体積層構造の製造方法を説明するための工程断面図である。
【図１１】本発明の実施の形態３に係る半導体積層構造の製造方法を説明するための工程断面図である。
【図１２】本発明の実施の形態３に係る半導体積層構造の製造方法を説明するための工程断面図である。
【図１３】本発明の実施の形態３に係る半導体積層構造の製造方法を説明するための工程断面図である。
【図１４】本発明の実施の形態３における成長温度、ＩｎＰ層・ＡｌＩｎＡｓ層の成長、エッチング除去を成長時間の経過に応じて表した図である。
【図１５】本発明の実施の形態４に係る半導体積層構造の製造方法を説明するための工程断面図である。
【図１６】本発明の実施の形態４に係る半導体積層構造の製造方法を説明するための工程断面図である。
【図１７】本発明の実施の形態４に係る半導体積層構造の製造方法を説明するための工程断面図である。
【図１８】本発明の実施の形態４に係る半導体積層構造の製造方法を説明するための工程断面図である。
【図１９】本発明の実施の形態４における成長温度、ＩｎＰ層・ＡｌＩｎＡｓ層の成長、エッチング除去を成長時間の経過に応じて表した図である。
【符号の説明】
【００４３】
１０  反応炉
１１  ＩｎＧａＡｓ層（第１半導体層）
１２、２２、３２  ダミー層
１３  ＩｎＰ層（第２半導体層）
２１  ＭｇドープＩｎＰ層（第１半導体層）
２３  アンドープＩｎＧａＡｓ層（第２半導体層）
３１  ＡｌＩｎＡｓ層（第１半導体層）
３３  ＩｎＰ層（第２半導体層）
４１  ＩｎＰ層（第１半導体層）
４２  ＡｌＩｎＡｓ層（第２半導体層）
【図１】
2008010807.tif 000003
【図２】
2008010807.tif 000004
【図３】
2008010807.tif 000005
【図４】
2008010807.tif 000006
【図５】
2008010807.tif 000007
【図６】
2008010807.tif 000008
【図７】
2008010807.tif 000009
【図８】
2008010807.tif 000010
【図９】
2008010807.tif 000011
【図１０】
2008010807.tif 000012
【図１１】
2008010807.tif 000013
【図１２】
2008010807.tif 000014
【図１３】
2008010807.tif 000015
【図１４】
2008010807.tif 000016
【図１５】
2008010807.tif 000017
【図１６】
2008010807.tif 000018
【図１７】
2008010807.tif 000019
【図１８】
2008010807.tif 000020
【図１９】
2008010807.tif 000021