(57)【要約】      （修正有）【課題】シリコン基板などの半導体基板をダイシング加工するに際し、収率が高く、高精度のダイシングの可能なダイシング方法を提供する。【解決手段】半導体ウェハ上に所望の素子領域を形成した後、個々の半導体チップに分割する際し、レーザ描画を１２０度づつずらして３回実施することにより、正六角形をなすようにダイシングするもので、無駄なく、高い収率で半導体チップを形成する。【選択図】図９
2008010624.tif 000002
【特許請求の範囲】
【請求項１】
半導体ウェハ上に所望の素子領域を形成した後、個々の半導体チップに分割するダイシング工程を含む半導体装置の製造方法であって、
前記ダイシング工程は、
レーザ描画により、前記半導体チップの１辺を形成する第１の方向に、前記１辺の長さに相当する長さを、前記長さに相当する長さ分を隔てつつ、レーザをオンオフ制御することによりレーザ描画を行う第１の描画工程と、
前記第１の方向に対して１２０度の角度を持つ第２の方向に、前記１辺の終点と、当該描画における始点が一致するように、前記１辺の長さに相当する長さを、前記長さに相当する長さ分を隔てつつ、レーザをオンオフ制御することによりレーザ描画を行う第２の描画工程と、
前記第２の方向に対して１２０度の角度を持つように、前記１辺の終点と、当該描画における始点が一致するように、前記１辺の長さに相当する長さを、前記長さに相当する長さ分を隔てつつ、レーザをオンオフ制御することによりレーザ描画を行う第３の描画工程とを含む半導体装置の製造方法。
【請求項２】
請求項１の半導体装置の製造方法であって、
前記第１乃至第３の描画工程は、前記１辺の長さ分づつ離間してライン状に配列されたレーザヘッドを用いて、複数ライン毎に、一括描画する工程である半導体装置の製造方法。
【請求項３】
請求項１の半導体装置の製造方法であって、
前記第１乃至第３の描画工程は、１ライン毎に、前記１辺の長さだけずらして、平行線をなすように描画する工程である半導体装置の製造方法。
【請求項４】
請求項１の半導体装置の製造方法であって、
前記第１の描画工程後、第２の描画工程を実行するに先立ち、レーザヘッドを１２０度回転する工程を含む半導体装置の製造方法。
【請求項５】
請求項１の半導体装置の製造方法であって、
前記第２の描画工程後、第３の描画工程を実行するに先立ち、レーザヘッドを１２０度回転する工程を含む半導体装置の製造方法。
【請求項６】
請求項１乃至５のいずれかに記載の半導体装置の製造方法であって、
前記ダイシング工程に先立ち、前記半導体ウェハの裏面側からエッチングを行い、部分的に肉薄の領域を形成する工程を含む半導体装置の製造方法。
【請求項７】
請求項６に記載の半導体装置の製造方法であって、
前記半導体装置は前記肉薄の領域が振動部となる半導体装置製造方法。
【請求項８】
請求項７に記載の半導体装置の製造方法であって、
前記半導体装置はＭＥＭＳマイクロホンである半導体装置の製造方法。
【請求項９】
請求項７に記載の半導体装置の製造方法であって、
前記半導体装置はＭＥＭＳフィルタである半導体装置の製造方法。
【請求項１０】
請求項１乃至９のいずれかの半導体装置の製造方法によって製造された半導体装置。
【請求項１１】
請求項１０に記載の半導体装置であって、
前記半導体装置が、
ほぼ正六角形を構成するシリコン基板上に、可動電極としての振動膜と、前記振動膜に対してエアギャップを介して相対向するように配置され、音孔を有する固定電極とを具備し、
前記振動膜の背面側が露呈するように、前記シリコン基板の一部が、除去され、背気室を形成するコンデンサマイクロホン用チップを構成することを特徴とする半導体装置。
【請求項１２】
請求項１０に記載の半導体装置であって、
前記半導体装置が、
ほぼ正六角形を構成するシリコン基板上に、振動膜と、前記振動膜に対してエアギャップを介して相対向するように配置された固定電極と、
前記振動膜の背面側が露呈するように、前記シリコン基板の一部が、除去された半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置に係り、特にシリコンウェハを用いて製造されるコンデンサマイクロホン用基板など、半導体チップのダイシングに関する。
【背景技術】
【０００２】
半導体チップは、シリコンウェハなどの半導体ウェハに素子形成を行った後、レーザ照射あるいはエッチングなどを用いた、ダイシングによって分割されて形成される。このため、通常は、正方形あるいは長方形をなすように形成される。
【０００３】
ところで、エレクトレット・コンデンサ・マイクロホン（ＥＣＭ）は、コンデンサの一方の電極にエレクトレット膜を配置し、このエレクトレット膜に電荷を与え音波による音圧によって変動するコンデンサの容量変化を電気信号として検出する電気音響変換器である。このエレクトレット・コンデンサ・マイクロホンは、半永久的な分極をもつエレクトレット膜を利用することにより、コンデンサの直流バイアスを不要とした、小型の音響電気変換装置として、注目されている。
【０００４】
従来のＥＣＭは機械的な部品を金属ケースの中に挿入することで組み立て、金属ケースをカーリングと呼ばれる金属加工法で封じるように構成されていたため、かしめを容易にするために円柱形状を構成しているものが多い。
【０００５】
このような状況の中で、近年、機械部品を組立てることによって形成するのではなく、シリコン基板をマイクロマシニング加工することによって、半導体プロセスのみで超小型のコンデンサマイクロホンを形成する技術（ＭＥＭＳ技術）が提案されている。
【０００６】
いわゆるＭＥＭＳ（微小電気機械システム）素子の製造技術を用いて製造されるシリコンのコンデンサマイクロホンは、「シリコンマイクロホン（あるいは、シリコンマイク）」と呼ばれており、小型化、薄型化が進展する携帯電話端末等に搭載するためのＥＣＭの製造技術として注目されている。
【０００７】
ここで、シリコンマイクロホンは、前述したように半導体プロセス技術を用いて、シリコン基板を加工することにより製造される。このため、前述したような半導体チップの場合と同様、シリコンマイクロホン用チップにおいても、通常、シリコンウェハに素子形成を行った後に、シリコンウェハのダイシング加工により分割され、四角形に形成される。
【０００８】
ところで、シリコン基板上の振動膜は、シリコン基板が裏面から切り取られて露呈せしめられた領域、すなわち背気室の形状によって、実際に振動してマイク感度に寄与する有効部分が決定される。そのため、振動膜面積を大きくするために背気室を四角形に形成し、振動膜の有効部分は四角形に形成される。また、四角形に背気室を形成する理由として、シリコンの加工法の一つである異方性のウエットエッチングを用いることができることがあげられる。
【０００９】
また、四角形のシリコン基板にシリコンをドライエッチングすることによって円形の背気室を形成し、振動特性を高めている例もある。
【００１０】
また、シリコン基板を加工せず、コンデンサを形成し、その一方の形状を正多角形に形成する方法も提案されている。
【００１１】
ところでＥＣＭの音響感度は、以下のような式で計算される。
音響感度は振動膜の面積に比例し、固有振動数に反比例する。
従って、背気室が四角形に形成されるとき、振動膜は、背気室の上部で支持されるため、振動モードは四角形の振動モードとなる。このとき、膜面積が同一の場合は、四角形の方が円形より膜の固有振動数が高くなり感度が低くなる。
【００１２】
また、四角形のシリコン基板に、背気室を円形に形成すると、四角形のシリコン基板の面積が同一の場合に、形成できる背気室の面積が、円形のほうが四角形より小さくなり、感度が低くなる。
【００１３】
従って、外形が円柱である場合には、半導体チップはできるだけ円形に近いものを用いるのが望ましい。
従来、四角形以外のチップ形状としては、樹脂封止における熱収縮応力あるいは熱膨張応力を分散し、パッケージクラックを防止するために、六角形あるいはそれ以上の多角形あるいは円形としたものが提案されている（特許文献１参照）。
【００１４】
つまり、ダイシングによって半導体ウェハから半導体チップを切り出す工程における収率を考慮すると、円は無駄となる領域が大きく収率が低い。また、実際には、ダイシングのための描画工程における位置ずれの問題もあり、十分な作業性と、収率との両方を満足するには困難であった。
【００１５】
【特許文献１】特開平５−１０１９９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
このように、背気室の形状を円形にすると振動モードが円形の振動モードとなり、四角形の場合に比べて高感度化をはかることができることがわかっている。
しかしながら、実際にシリコンウェハをダイシングしてコンデンサマイクロホン用チップなどの半導体チップを形成しようとする場合、四角形以外の形状では余剰部ができ、収率の低下を招くだけでなく、実際のダイシングが極めて難しいという問題があった。特に円形のチップを形成しようとすると、周縁すべてがダイシングラインとなり、個々のチップの周りにダイシングラインを描画する必要がある。また加工作業が極めて難しく、位置ずれが生じやすく、生産作業性がよくないという問題があった。また加工作業が極めて難しく、位置ずれが生じやすく、生産作業性がよくないという問題があった。特に基板の裏面側からエッチングにより背気室などの凹部を形成した構造の場合、わずかな位置ずれにより、特性の劣化を招くのみならず、クラックの発生を招き易く製造歩留まりが大幅に低下するという問題がある。
【００１７】
本発明は、前記実情に鑑みてなされたものであり、シリコン基板などの半導体基板をダイシング加工するに際し、収率が高く、高精度のダイシングの可能なダイシング方法を知供することを目的とする。
また本発明は、小型でかつ収率が高く、信頼性の高い半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
上記目的を達成するために、本発明は、半導体ウェハ上に所望の素子領域を形成した後、個々の半導体チップに分割するダイシング工程を含む半導体装置の製造方法であって、前記ダイシング工程は、レーザ描画により、前記半導体チップの１辺を形成する第１の方向に、前記１辺の長さに相当する長さを、前記長さに相当する長さ分を隔てつつ、レーザをオンオフ制御することによりレーザ描画を行う第１の描画工程と、前記第１の方向に対して１２０度の角度を持つ第２の方向に、前記１辺の終点と、当該描画における始点が一致するように、前記１辺の長さに相当する長さを、前記長さに相当する長さ分を隔てつつ、レーザをオンオフ制御することによりレーザ描画を行う第２の描画工程と、前記第２の方向に対して１２０度の角度を持つように、前記１辺の終点と、当該描画における始点が一致するように、前記１辺の長さに相当する長さを、前記長さに相当する長さ分を隔てつつ、レーザをオンオフ制御することによりレーザ描画を行う第３の描画工程とを含む。
この方法によれば、レーザ描画を１２０度づつずらして３回おこなうことによってダイシングが可能となるため、極めて容易にレーザ描画をおこなうことができ、効率よくダイシングをおこなうことが可能となる。また、各辺が１２０度づつ回転した状態となり、半導体チップが正六角形をなすように効率よくダイシングすることができ、半導体ウェハ上に最密充填により、隙間なく配置した状態で半導体チップを配置形成することができる。このようにして、正六角形をなすダイシングラインで、半導体ウェハを分割することができるため、生産性が向上する。また、エッジがすべて鈍角であるため、応力歪の発生はより低減され、収率の低下を招くことなく信頼性の高い半導体装置を提供することが可能となる。
【００１９】
また本発明は、上記半導体装置の製造方法において、前記第１乃至第３の描画工程が、前記１辺の長さ分づつ離間してライン状に配列されたレーザヘッドを用いて、複数ライン毎に、一括描画する工程であるものを含む。
この構成により、３回の位置あわせで、極めて容易に生産性よく高精度のダイシングをおこなうことが可能となる。
【００２０】
また本発明は、上記半導体装置の製造方法において、前記第１乃至第３の描画工程は、１ライン毎に、前記１辺の長さだけずらして、平行線をなすように描画する工程であるものを含む。
この構成により、１つのヘッドを用いて作業性よく描画することが可能となる、
【００２１】
また本発明は、上記半導体装置の製造方法において、前記第１の描画工程後、第２の描画工程を実行するに先立ち、レーザヘッドを１２０度回転する工程を含む。
この構成により、レーザヘッドの回転のみで極めて高精度の描画が可能となる。
【００２２】
また本発明は、上記半導体装置の製造方法において、前記第２の描画工程後、第３の描画工程を実行するに先立ち、レーザヘッドを１２０度回転する工程を含む。
この構成により、レーザヘッドの回転のみで極めて高精度の描画が可能となる。
【００２３】
また本発明は、上記半導体装置の製造方法において、前記ダイシング工程に先立ち、前記半導体ウェハの裏面側からエッチングを行い、部分的に肉薄の領域を形成する工程を含む。
肉薄の領域とダイシングラインとは位置あわせが必要であるが、この構成により、容易に作業性よく位置あわせをおこなうことが可能となる。
【００２４】
また本発明は、上記半導体装置の製造方法において、前記半導体装置は前記肉薄の領域が振動部となるものを含む。
この構成により、高精度で信頼性の高い形状加工をおこなうことができることから、高精度で信頼性の高い半導体装置を提供することが可能となる。
【００２５】
また本発明は、上記半導体装置の製造方法において、前記半導体装置はＭＥＭＳマイクロホンであるものを含む。
この構成により、信頼性の高いＭＥＭＳマイクロホンを提供することが可能となる。
【００２６】
また本発明は、上記半導体装置の製造方法において、前記半導体装置はＭＥＭＳフィルタであるものを含む。
この構成により、信頼性の高いＭＥＭＳフィルタを提供することが可能となる。
【００２７】
また本発明は、上記半導体装置の製造方法によって製造された半導体装置を含む。
【００２８】
また、本発明は上記半導体装置において、前記半導体装置が、ほぼ正六角形を構成するシリコン基板上に、可動電極としての振動膜と、前記振動膜に対してエアギャップを介して相対向するように配置され、音孔を有する固定電極とを具備し、前記振動膜の背面側が露呈するように、前記シリコン基板の一部が、除去され、背気室を形成するコンデンサマイクロホン用チップを構成するものを含む。
この構成により、高精度で信頼性の高いコンデンサマイクロホン用チップを提供することが可能となる。
【００２９】
また本発明は、上記半導体装置において、前記半導体装置が、ほぼ正六角形を構成するシリコン基板上に、振動膜と、前記振動膜に対してエアギャップを介して相対向するように配置された固定電極と、前記振動膜の背面側が露呈するように、前記シリコン基板の一部が、除去されたものを含む。
この構成により、もっとも面積率が良好で、小型でかつ高感度化をはかることができる。望ましくは、外形と背気室の対応する辺とが平行となるように構成することにより、より面積率の増大を図ることが出来、高感度化をはかることが可能となる。
【発明の効果】
【００３０】
本発明の半導体装置の製造方法は、レーザ描画を１２０度づつずらして３回おこなうことによって半導体ウェハのダイシングが可能となるため、極めて容易にレーザ描画をおこなうことができ、効率よくダイシングをおこなうことが可能となる。また、各辺が１２０度づつ回転した状態となり、半導体チップが正六角形をなすように効率よくダイシングすることができ、半導体ウェハ上に最密充填により、隙間なく配置した状態で半導体チップを配置形成することができる。このようにして、正六角形をなすダイシングラインで、半導体ウェハを分割することができるため、生産性が向上する。また、エッジがすべて鈍角であるため、応力歪の発生はより低減され、収率の低下を招くことなく信頼性の高い半導体装置を提供することが可能となる。
また、本発明の半導体装置は、例えばシリコン基板をマイクロマシニング法により加工することによって形成されるコンデンサマイクロホン用チップの音響感度を高め、高効率で信頼性の高いコンデンサマイクロホン用チップを提供することが可能となる。
本発明によれば、チップ面積を一定とするとき、より高感度のコンデンサマイクロホン用チップを提供することが可能となる。
さらにまた、音響感度を同一感度とするとき、チップ面積を小さくすることができる。
【発明を実施するための最良の形態】
【００３１】
次に、本発明の実施の形態について図面を参照しつつ詳細に説明する。
【実施例】
【００３２】
本発明の実施の形態について、図面を参照して説明する。
（実施の形態１）
本実施の形態の半導体装置の製造方法をコンデンサマイクロホンの製造に適用した例について説明する。本実施の形態１の方法で形成されたコンデンサマイクロホンを、図１乃至５に示す。図１乃至３は、本発明の実施の形態の方法でシリコン基板をマイクロ加工して製造されるコンデンサマイクロホン用チップの形状を説明するための斜視図、上面図、断面図である。図４および図５は、本発明の実施の形態のシリコンマイクロホン用チップおよびこのシリコンマイクロホン用チップを搭載したエレクトレットコンデンサマイクロホンの断面説明図である。
本実施の形態では、図１乃至４に示す正六角形状のシリコンマイクロホン用チップ４３をおこなうとともに、シールドケース４１内に収納したことを特徴とするものである。図１に示すように、固定電極３１はシリコンマイクロホン用チップ４３（シリコン基板３４）と同心であってかつ各辺と平行となるように形成された六角形状をなすように形成されており、図示しないが、この固定電極と相対向するように同一形状をなす貫通孔がシリコンマイクロホン用チップ４３の裏面側から形成されており、背気室３８を構成している。
他の構造については通例の構造をなすように形成されている。
【００３３】
このシリコンマイクロホン用チップ４３は、図４に示すように、シリコン基板３４と、この表面に形成された多結晶シリコン膜からなり、コンデンサの一極として機能する振動膜３３と、エレクトレット膜（エレクトレット化対象の膜）としての無機誘電体膜３２としての酸化シリコン膜と、酸化シリコン膜からなるスペーサ部３７と、コンデンサの他極として機能する固定電極３１とシリコン基板３４をエッチングすることで形成される背気室３８とを有する。固定電極３１には、複数の音孔（音波を振動膜３３に導くための開口部）３５が設けられている。なお、参照符号３６はエアギャップ、Ｈは電気的接続のためのコンタクトホールを示す。
【００３４】
マイクロホンを構成する振動膜３３、固定電極３１、無機誘電体膜３２は、シリコンの微細加工技術と、ＣＭＯＳ（相補型電界効果トランジスタ）の製造プロセス技術とを利用して製造され、いわゆるＭＥＭＳ素子を構成するものである。
【００３５】
図５は、シリコン基板を用いたエレクトレットマイクロホンの実装構造（ケース封入後の構造）を示す断面図である。図５において、図１乃至４と共通する部分には同じ参照符号を付してある。また、図５において、シリコンマイクロホン（半導体デバイス）４３は、簡略化して記載している（実際の構造は、図４に示すとおりである）。
【００３６】
図５に示すように、プラスチックまたはセラミックの多層配線構造を有する実装基板４２上に、シリコンマイクロホン（半導体デバイス）チップ４３とその他の素子である電子部品（ＦＥＴ、抵抗、アンプ等）４５が実装されている。
【００３７】
実装基板４２の裏面には、接地パターン４６と、マイク信号出力パターン４７が配置されている。図５に示したように、シリコンマイクロホンチップ４３は、実装基板４２上に実装されている。コンデンサの一極をなす振動膜３３は、スペーサ部３７を構成する絶縁膜に設けられたコンタクトホールＨからボンディングワイヤ４４ａを介してその他の電子部品４５に接続される。さらに電子部品４５は、ボンディングワイヤ４４ｃを介して、実装基板４２上の配線パターン６０ｂに電気的に接続されている。コンデンサの他極をなす固定電極３１は、ボンディングワイヤ４４ｂを介して、実装基板上の配線パターン６０aに電気的に接続されている。また、各配線パターン６０ａ，６０ｂは各々、実装基板の内部の配線Ｌ１，Ｌ２を介して、実装基板４２の裏面に設けられた接地パターン４６およびマイク信号出力パターン４７と電気的に接続されている。図５では電気的接続の流れを理解し易くするために矢印で模式的に示した。
【００３８】
シールドケース４１は、エレクトレット化処理が済んだ後に、実装基板４２上に取り付けられる。このシールドケース４１には、音波を導く音孔としての広い開口部４９が設けられている。
シリコン基板３４は正六角形であり、背気室３８も同様に正六角形に形成されている。
【００３９】
図６は、シリコン基板サイズと背気室サイズの関係を説明するための図を示す。背気室３８の上部に露呈する振動膜３３は、振動膜の振動に有効な部分である。
【００４０】
図６(a)は、シリコン基板３４の形状が六角形で、背気室３８の形状も六角形である場合で、図６(b)は、従来のシリコン基板３４が四角形で背気室３８の形状も四角形である場合である。(a)と（ｂ）のシリコン基板の面積が同一で、さらにシリコン基板３４底部の背気室を囲む枠の幅Aが同一の場合、背気室３８の上部によって規定される振動膜３３の振動に有効な面積は（a）の方が５%程度大きくなる。さらに、振動膜の固有振動数は、同面積の場合四角形よりも六角形の方が５％程度低くなっている。
以上の二つの効果により、(a)の方が(b)より１０％程度感度が高くなる。
【００４１】
図７は、コンデンサマイクロホン用チップの、シリコンウェハ上での配置図である。正六角形は、四角形を配列した場合と同様に隙間なく並べることができ、無駄な部分がない。たとえば、正八角形では、ウェハ面積の30％が無駄になり、円形では、直線にダイシングができないばかりか、ウェハ面積の25％が無駄になる。
【００４２】
次にこのコンデンサマイクロホン用チップの製造工程、特に、コンデンサマイクロホンチップを製造するための、ダイシング方法について説明する。
【００４３】
まず、図８(a)に示すように、シリコン基板３４を構成するためのシリコンウェハ表面に、酸化シリコン膜などの絶縁膜Ｉを介して、振動膜３３を構成する多結晶シリコン膜を形成する。
【００４４】
続いて、図８(b)に示すように、エレクトレット膜３２を構成する酸化シリコン膜を順次積層した後、これらをパターニングする。このとき振動膜およびエレクトレット膜３２は、正六角形をなすようにパターニングされる。
【００４５】
続いて、図８(c)に示すように、振動膜３３およびエレクトレット膜３２を構成する酸化シリコン膜を覆うようにパッシベーション膜Ｐとしての窒化シリコン膜を形成する。
【００４６】
続いて、図８(d)に示すように、エアギャップ３６を形成するための犠牲層およびスペーサとなる酸化シリコン膜（BPSG膜）３７を形成した後、固定電極３１を構成する多結晶シリコン層を形成し、これをフォトリソグラフィによりパターニングし、図８(e)に示すように、音孔３５を形成する。そして、この音孔３５からエッチャントを供給することにより、音孔３５の下にある酸化シリコン膜（犠牲層）をエッチングし、エアギャップ３６を形成する。このとき振動膜３３およびエレクトレット膜３２を構成する酸化シリコン膜を覆うように形成されたパッシベーション膜Ｐがエッチングストッパとして作用し、エアギャップが形成される。またここで音孔３５のない部分はエッチングされずに残り、スペーサ３７として作用する。
【００４７】
なお図示はしないが、この犠牲層のエッチングに先立ち、振動膜３３としての多結晶シリコン膜をエッチングストッパとして、シリコン基板の裏面側からエッチングを行い、背気室３８を形成する。
最後に、ワイヤボンディングのためのコンタクト孔Ｈ（図４参照）を形成する。
このようにして素子領域の形成されたシリコンウェハに対し、レーザを用いてダイシングをおこなうことにより、シリコンマイクロホンチップに分割する。
【００４８】
ダイシングに際しては、図９に示すように、まず、レーザ描画により、前記コンデンサマイクロホン用チップの１辺を形成する第１の方向に、前記１辺の長さに相当する長さを、前記長さに相当する長さ分を隔てつつ、レーザをオンオフ制御することにより第１のレーザ描画領域Ｒ１を形成する（第１の描画工程）。
【００４９】
続いて、図９に示すように、第１の方向に対して１２０度の角度を持つ第２の方向に、前記１辺の終点と、当該描画における始点が一致するように、前記１辺の長さに相当する長さを、前記長さに相当する長さ分を隔てつつ、レーザをオンオフ制御することによってレーザ描画を行うことにより第２のレーザ描画領域Ｒ２を形成する（第２の描画工程）
【００５０】
そして最後に図９に示すように、第２の方向に対して１２０度の角度を持つ第３の方向に、前記１辺の終点と、当該描画における始点が一致するように、前記１辺の長さに相当する長さを、前記長さに相当する長さ分を隔てつつ、レーザをオンオフ制御することによってレーザ描画を行うことにより第３のレーザ描画領域Ｒ３を形成する（第３の描画工程）
【００５１】
このように、本発明のダイシング方法によれば、３回の位置決めで、平行にレーザ描画をおこなうことにより、極めて容易にかつ効率よくダイシングをおこなうことができる。そしてウェハ面積にまったく無駄がなく形成できるため収率がほぼ１００％と極めて高いものとなっている。
【００５２】
本実施の形態１の方法では、六角形のチップが図７に示したように敷き詰められているので、通常のようにブレードダイシングすることができない。そのため、レーザーによってシリコンを切断する方法を用いる。図９にＲ１，Ｒ２，Ｒ３で示す直線に沿ってレーザーを走査して、さらにレーザー照射を一定の時間間隔でON、OFFする。図９に示す実線部のみを切断するように調節することにより、極めて容易に作業性よく正六角形をなすようにシリコンコンデンサ用チップが形成され、高感度のコンデンサマイクロホン用チップを提供することが可能となる。
【００５３】
（実施の形態２）
次に本発明の実施の形態２について説明する。
図１０、１１、１２は、本発明のコンデンサマイクロホン用チップの形状を説明するための斜視図、上面図、断面図である。
前記実施の形態１ではコンデンサマイクロホン用チップは正六角形で構成され背気室も同心状に形成された正六角形で構成したが、本実施の形態では、コンデンサマイクロホン用チップを構成するシリコン基板３４は正六角形であり、背気室３８は円形に形成されていることを特徴とする。他は実施の形態１と同様に形成されている。
【００５４】
図１２は、シリコン基板サイズと背気室サイズの関係を説明するための図を示す。背気室３８の上部の形状によって、振動膜３３の振動に有効な部分の形状が規定される。
図１３(a)は、シリコン基板３４の形状が六角形で、背気室３８の形状は円形である場合で、図１３(b) は、従来のシリコン基板３４が四角形で背気室３８の形状も四角形である場合の説明図である。
【００５５】
これら(a)と（ｂ）の比較から明らかなように、(a)と（ｂ）のシリコン基板サイズが同一で、さらに枠の幅Aが同一の場合、背気室３８の上部によって規定される振動膜３３の振動に有効な面積は（a）の方が１０%程度大きくなる。さらに、振動膜の固有振動数は、同面積の場合四角形よりも円形の方が１０％程度低い。
【００５６】
従ってこの構造によれば正六角形の(a)は四角形である(b)と感度は同程度となるが、円形の方が製造歩留まりが良好である。
【００５７】
（実施の形態３）
次にこのコンデンサマイクロホン用チップの製造工程の変形例について説明する。
前記実施の形態１ではBPSG膜を犠牲層として用い、音孔からのエッチャントの浸入によりスペーサを残すようにエアギャップを形成したが、本実施の形態ではレジストを犠牲層として用いた例について説明する。
【００５８】
まず、図１４(a)に示すように、シリコン基板３４を構成するためのシリコンウェハ表面に、酸化シリコン膜などの絶縁膜Ｉを介して、振動膜３３を構成する多結晶シリコン膜を形成する。
【００５９】
続いて、図１４(b)に示すように、エレクトレット膜３２を構成する酸化シリコン膜を順次積層した後、これらをパターニングする。このとき振動膜およびエレクトレット膜３２は、正六角形をなすようにパターニングされる。この上層にレジストを塗布し犠牲層Ｒを形成する。
【００６０】
続いて、図１４(c)に示すように、エアギャップ３６を形成するための犠牲層Ｒを形成する。この後、スペーサとなる酸化シリコン膜３７を形成した後、固定電極３１を構成する多結晶シリコン層を形成し、これをフォトリソグラフィによりパターニングし、図８(d)に示すように、音孔３５を形成する。そして、この多結晶シリコン層のパターニング工程で用いたレジストを剥離する際、犠牲層Ｒを除去し、エアギャップ３６を形成する。
【００６１】
この後、ワイヤボンディングのためのコンタクト孔Ｈ（図４参照）を形成する。
なお図示はしないが、犠牲層の除去によるエアギャップの形成に先立ち、振動膜３３としての多結晶シリコン膜をエッチングストッパとして、シリコン基板の裏面側からエッチングを行い、背気室３８を形成する。
このようにして素子領域の形成されたシリコンウェハに対し、レーザを用いてダイシングをおこなうことにより、シリコンマイクロホンチップに分割する。
【００６２】
なお前記実施の形態では、コンデンサマイクロホンについて説明したが、コンデンサマイクロホンに限定されることなく、ＭＥＭＳフィルタ、圧力センサなど他の半導体装置にも適用可能であることはいうまでもない。
【００６３】
また、前記実施の形態１では、一括描画について説明したが、1ライン毎に描画することも可能である。
これにより、より高精度のパターニングが可能となるという効果を奏功する。
【産業上の利用可能性】
【００６４】
本発明は、シリコン基板を微細加工して形成される半導体チップを用いたシリコンマイクロホン用チップなどの半導体装置のダイシングに際し、レーザビームを１２０度づつ回転して六角形状をなすように描画することにより、容易に生産性よく高精度のダイシングを実現することが可能となることから、移動体通信機に搭載される超小型のシリコンマイクロホン、シリコンマイクロホンを構成マイクロホン用チップ、あるいは圧力センサ、ＭＥＭＳフィルタなどその他の半導体装置として有用である。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施の形態１の方法で形成されたシリコンマイクロホン用チップの斜視図
【図２】本発明の実施の形態１のシリコンマイクロホン用チップの上面図
【図３】本発明の実施の形態１のシリコンマイクロホン用チップの断面図
【図４】本発明の実施の形態１のシリコン基板をマイクロ加工して製造されるシリコンマイクロホン用チップの構造を説明するためのデバイスの断面図
【図５】シリコン基板を用いたエレクトレットマイクロホンの実装構造（ケース封入後の構造）を示す断面図
【図６】シリコン基板サイズと背気室サイズの関係を説明するための比較図
【図７】シリコンウェハ上での配置図
【図８】本発明の実施の形態１のシリコンマイクロホンチップの製造工程を示す説明図
【図９】ダイシング方法を説明するための図
【図１０】本発明の実施の形態２のシリコンマイクロホン用チップの斜視図
【図１１】本発明の実施の形態２のシリコンマイクロホン用チップの上面図
【図１２】本発明の実施の形態２のシリコンマイクロホン用チップの断面図
【図１３】シリコン基板サイズと背気室サイズの関係を説明するための図
【図１４】本発明の実施の形態３のシリコンマイクロホンチップの製造工程を示す説明図
【符号の説明】
【００６６】
３１  固定電極
３２  誘電体膜（無機誘電体膜）
３３  振動膜電極（振動膜）
３４  シリコン基板（シリコンダイヤフラム）
３５  固定電極に設けられる音孔（開口部）
３６  犠牲層のエッチングにより形成されるエアギャップ
４１  シールドケース
４２  プラスチックまたはセラミックからなる実装基板
４３  シリコン基板を用いた半導体チップ（シリコンマイクロホンチップ）
４４（４４ａ，４４ｂ）  ボンディングワイヤ
４５（４５ａ，４５ｂ）  電子部品（ＦＥＴ、抵抗、アンプ等）
４６  接地パターン
４７  マイク信号出力パターン
４９  マイクパッケージの音孔（開口部）
Ｌ１，Ｌ２  実装基板内の配線
【図１】
2008010624.tif 000003
【図２】
2008010624.tif 000004
【図３】
2008010624.tif 000005
【図４】
2008010624.tif 000006
【図５】
2008010624.tif 000007
【図６】
2008010624.tif 000008
【図７】
2008010624.tif 000009
【図８】
2008010624.tif 000010
【図９】
2008010624.tif 000011
【図１０】
2008010624.tif 000012
【図１１】
2008010624.tif 000013
【図１２】
2008010624.tif 000014
【図１３】
2008010624.tif 000015
【図１４】
2008010624.tif 000016