(57)【要約】      （修正有）【課題】コストを抑えると共にテスト時間を短縮することが可能なＬＳＩテスタを提供する。【解決手段】複数のテストセグメントから構成されるテストフローに基づき複数のＤＵＴを同時にテストするＬＳＩテスタにおいて、必要な計測モジュールを予約し、予約が成立した場合は、計測モジュールを使用するテストセグメントを実行し、成立しない場合は、使用しないテストセグメントを実行する。複数のＤＵＴの試験時間を短縮するために、ＤＵＴ毎に独立してテストセグメントの順序を入れ替えてテストを実行する。【選択図】図１
2008180675.tif 000002
【特許請求の範囲】
【請求項１】
複数のテストセグメントから構成されるテストフローに基づき複数のＤＵＴを同時にテストするＬＳＩテスタにおいて、
前記ＤＵＴ毎に独立して前記テストセグメントの順序を入れ替えて前記テストを実行することを特徴とするＬＳＩテスタ。
【請求項２】
複数のテストセグメントから構成されるテストフローに基づき複数のＤＵＴを同時にテストするＬＳＩテスタにおいて、
前記テストで使用する計測モジュールと、
この計測モジュールの使用状態を管理するモジュール管理手段と、
前記使用状態に応じて前記ＤＵＴ毎に独立して前記テストセグメントの順序を入れ替えて前記テストを実行するように制御するテスト独立制御手段と
を備えたことを特徴とするＬＳＩテスタ。
【請求項３】
前記テスト独立制御手段が、
前記モジュール管理手段に前記計測モジュールの予約申し込みを送信し、予約成立を受信した場合には前記計測モジュールを使用するテストセグメントを実行するように制御し、予約成立を受信しなかった場合には前記計測モジュールを使用しないテストセグメントを実行するように制御することを特徴とする
請求項２記載のＬＳＩテスタ。
【請求項４】
前記モジュール管理手段が、
前記予約申し込みに対して必要な全ての前記計測モジュールが確保できた時に前記予約成立を送信することを特徴とする
請求項３記載のＬＳＩテスタ。
【請求項５】
前記テスト独立制御手段が、
前記計測モジュールを使用するテストセグメントの実行が終了した時点で前記モジュール管理手段に予約解除を送信することを特徴とする
請求項３若しくは請求項４に記載のＬＳＩテスタ。
【請求項６】
前記テスト独立制御手段が、
現在実行中のテストセグメントの残り時間と共に前記予約申し込みを送信することを特徴とする
請求項２乃至請求項５のいずれかに記載のＬＳＩテスタ。
【請求項７】
前記モジュール管理手段が、
予約優先順位の高いＤＵＴのテストセグメント残り時間と予約優先順位の低いＤＵＴのテストセグメント所要時間を比較し、もし、前記予約優先順位の高いＤＵＴのテストセグメント残り時間内に前記予約優先順位の低いＤＵＴのテストセグメントが実行可能であれば、前記予約優先順位の低いＤＵＴのテストを制御している前記テスト独立制御手段に予約成立を送信することを特徴とする
請求項６記載のＬＳＩテスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の被試験対象デバイス（以下、ＤＵＴ（Device Under Test）という）を同時にテストするＬＳＩ（Large Scale Integration）テスタに関し、特にコストを抑えると共にテスト時間を短縮することが可能なＬＳＩテスタに関する。
【背景技術】
【０００２】
ＬＳＩテスタのテスト手法において、複数のＤＵＴを同時にテストする”マルチＤＵＴテスト”というものがある。このマルチＤＵＴテストを行うことにより、テスト時間が短縮されるので、ＬＳＩのテストコストを下げることが可能になる。
【０００３】
従来のＬＳＩテスタに関連する先行技術文献としては次のようなものがある。
【０００４】
【特許文献１】特開平７−２０９３７８号公報
【０００５】
図７はこのような従来のＬＳＩテスタを示す構成ブロック図である。図７において、テスタ制御部１は、演算制御を行うＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory)等のメモリ及びシステムソフトウェアが格納されているハードディスク等で構成される。
【０００６】
計測モジュール２は、ＤＣ（Direct Current）モジュール、高速／高分解能のディジタイザモジュール、若しくは、高速／高分解能の信号発生モジュール等である。テスト実行手段３は、パターン発生器やピンエレクトロニクス等で構成される。
【０００７】
テスタ制御部１、計測モジュール２及びテスト実行手段３はＬＳＩテスタ５０を構成している。また、端末２００は、パソコン、若しくは、ワークステーション等であり、ネットワーク経由でＬＳＩテスタ５０を制御する。
【０００８】
端末２００はテスタ制御部１とネットワーク経由で相互に接続され、テスタ制御部１は計測モジュール２及びテスト実行手段３にそれぞれ相互に接続される。ＬＳＩテスタ５０はＤＵＴ１００に相互に接続される。
【０００９】
図７に示す従来例の動作を図８を用いて説明する。図８はテストプログラムの一例を示したものである。図８において、”Flow(test)”の括弧”｛｝”内はＤＵＴ１００のテストフロー、すなわち、テスト項目の順番を定義している。
【００１０】
図８では、まず、コンタクトテスト”Contact”を実行し、次に、ＤＣテスト”Dctest”を実行する。さらに、ファンクションテスト”Fctest1”、アナログテスト”Analog”、ファンクションテスト”Fctest2”、テスト”TestX”、電源電流テスト”Idd”と順に実行する。
【００１１】
そして、この各テスト単位はテストセグメントと呼ばれ、図８の”Test(Analog)”の括弧”｛｝”内に示すような記述に従ってテストが実行される。
【００１２】
例えば、コンタクトテストでは、テスタ制御部１がテスト実行手段３であるピンエレクトロニクスを制御して、ＤＵＴ１００に電流を印加し、その時の電圧をピンエレクトロニクスで電圧測定して判定する。
【００１３】
ＤＣテストでは、例えば、テスタ制御部１がテスト実行手段３であるパターン発生部を制御してパターンを発生し、このパターンがピンエレクトロニクスを経由してＤＵＴ１００へ印加される。そして、テスタ制御部１が計測モジュール４を制御し、ピンエレクトロニクスを経由してＤＵＴ１００の電圧、若しくは、電流を測定する。
【００１４】
ファンクションテストでは、例えば、テスタ制御部１がテスト実行手段３であるパターン発生部を制御してパターンを発生し、このパターンがピンエレクトロニクスを経由してＤＵＴ１００へ印加される。そして、ＤＵＴ１００からの出力信号をピンエレクトロニクス内のコンパレータで期待値と比較判定する。
【００１５】
いずれのテストにおいても、図８に示すようなテストプログラムがテスタ制御部１上で動作し、このテストプログラムに基づいてテスタ制御部１がテスト実行手段３のハードウェアを制御することにより、テストが実行される。
【００１６】
一般に、前述のマルチＤＵＴテストを行う場合には、２通りの方法が考えられる。１つは各ＤＵＴ毎に計測モジュールを割り当てるパラレル測定、もう１つは数量的に限られた計測モジュールを各ＤＵＴ毎に順番に割り当てるシリアル測定である。
【００１７】
パラレル測定の場合には、計測モジュールが、”｛１つのＤＵＴで必要な計測モジュールの数量｝×｛マルチＤＵＴテストで同時にテストするＤＵＴの個数｝”で示す数量分必要になる。しかし、全てのＤＵＴを並行してテストするため、テスト時間は最短となる。
【００１８】
一方、シリアル測定の場合には、計測モジュールを、”１つのＤＵＴで必要な計測モジュールの数量”だけ用意すればよいが、ＤＵＴを１つずつテストするため、該当テストのテスト時間は”該当テスト時間×ＤＵＴ個数”となる。
【００１９】
従来のテストプログラムでは、パラレル測定の場合、実装されている計測モジュールの数量を上限として記述され、他に問題が無ければ、テスト実行可能となる。
【００２０】
一方、シリアル測定の場合、図８の”Test(Analog)”の括弧”｛｝”内に示すように”seqloop”というキーワードと括弧”｛｝”で囲むことにより、その括弧内の動作で必要な計測モジュールをソフトウェアが順次ＤＵＴに自動的に割り当てることでテストを実行する。
【００２１】
具体的には、図８の”Test(Analog)”では、１つのＤＵＴで計測モジュール”ＨＳＧ”が２チャンネル、計測モジュール”ＨＳＤ”が１チャンネル必要となる。例えば、ＤＵＴ３個を同時にテストする場合には、パラレル測定であれば、計測モジュール”ＨＳＧ”が６チャンネル、計測モジュール”ＨＳＤ”が３チャンネル必要となる。
【００２２】
シリアル測定であれば、計測モジュール”ＨＳＧ”が２チャンネル、計測モジュール”ＨＳＤ”が１チャンネル必要となり、各ＤＵＴへは自動的にこれらの計測モジュールが割り当てられ、”seqloop”の括弧内に記述されている動作を３回繰り返す。
【００２３】
この結果、マルチＤＵＴ測定時に、パラレル測定を実行するには計測モジュールが不足している場合でも、テストプログラムを記述する言語にシリアル測定を実行するキーワードが用意されていることにより、この記述をすることでソフトウェアが計測モジュールを順次ＤＵＴに自動的に割り当てるように制御するので、ユーザは意識的にシリアル測定を行うテストプログラムを記述することなく、テストを実行することが可能になる。
【発明の開示】
【発明が解決しようとする課題】
【００２４】
しかし、図７及び図８に示す従来例では、計測モジュール２は高価なものであり、ＬＳＩテスタ５０のコストを大きく押し上げる要因となっている。多くの計測モジュールを実装すれば、テスト時間は短くできるが、ＬＳＩテスタ５０のコストが上がり、結果としてＬＳＩテスタ５０でテストするＬＳＩ（ＤＵＴ）のコストも上がってしまうという問題があった。
【００２５】
このため、上述のシリアル測定でテストを行っていることが多く、テスト時間が長くなるという問題があった。
従って本発明が解決しようとする課題は、コストを抑えると共にテスト時間を短縮することが可能なＬＳＩテスタを実現することにある。
【課題を解決するための手段】
【００２６】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
複数のテストセグメントから構成されるテストフローに基づき複数のＤＵＴを同時にテストするＬＳＩテスタにおいて、
前記ＤＵＴ毎に独立して前記テストセグメントの順序を入れ替えて前記テストを実行することを特徴とする。
【００２７】
請求項２記載の発明は、
複数のテストセグメントから構成されるテストフローに基づき複数のＤＵＴを同時にテストするＬＳＩテスタにおいて、
前記テストで使用する計測モジュールと、この計測モジュールの使用状態を管理するモジュール管理手段と、前記使用状態に応じて前記ＤＵＴ毎に独立して前記テストセグメントの順序を入れ替えて前記テストを実行するように制御するテスト独立制御手段とを備えたことを特徴とする。
【００２８】
請求項３記載の発明は、
請求項２記載のＬＳＩテスタにおいて、
前記テスト独立制御手段が、
前記モジュール管理手段に前記計測モジュールの予約申し込みを送信し、予約成立を受信した場合には前記計測モジュールを使用するテストセグメントを実行するように制御し、予約成立を受信しなかった場合には前記計測モジュールを使用しないテストセグメントを実行するように制御することを特徴とする。
【００２９】
請求項４記載の発明は、
請求項３記載のＬＳＩテスタにおいて、
前記モジュール管理手段が、
前記予約申し込みに対して必要な全ての前記計測モジュールが確保できた時に前記予約成立を送信することを特徴とする。
【００３０】
請求項５記載の発明は、
請求項３若しくは請求項４に記載のＬＳＩテスタにおいて、
前記テスト独立制御手段が、
前記計測モジュールを使用するテストセグメントの実行が終了した時点で前記モジュール管理手段に予約解除を送信することを特徴とする。
【００３１】
請求項６記載の発明は、
請求項２乃至請求項５のいずれかに記載のＬＳＩテスタにおいて、
前記テスト独立制御手段が、
現在実行中のテストセグメントの残り時間と共に前記予約申し込みを送信することを特徴とする。
【００３２】
請求項７記載の発明は、
請求項６記載のＬＳＩテスタにおいて、
前記モジュール管理手段が、
予約優先順位の高いＤＵＴのテストセグメント残り時間と予約優先順位の低いＤＵＴのテストセグメント所要時間を比較し、もし、前記予約優先順位の高いＤＵＴのテストセグメント残り時間内に前記予約優先順位の低いＤＵＴのテストセグメントが実行可能であれば、前記予約優先順位の低いＤＵＴのテストを制御している前記テスト独立制御手段に予約成立を送信することを特徴とする。
【発明の効果】
【００３３】
本発明によれば次のような効果がある。
請求項１〜請求項７の発明によれば、複数のＤＵＴを同時にテストするＬＳＩテスタにおいて、ＤＵＴ毎に独立してテストセグメントの順序を入れ替えてテストを実行することにより、計測モジュールの数はそのままで、計測モジュールを効率的に各ＤＵＴに割り当てることができるので、コストを抑えると共にテスト時間を短縮することが可能になる。
【発明を実施するための最良の形態】
【００３４】
以下本発明を図面を用いて詳細に説明する。図１は本発明に係るＬＳＩテスタを示す構成ブロック図であり、図７と共通する部分には同一の符号を付けている。図１において、モジュール管理手段４１は、計測モジュール２の使用状態を管理し、テスト独立制御手段４２は、ＤＵＴ毎に独立してテストを制御する。
【００３５】
モジュール管理手段４１及びテスト独立制御手段４２はテスタ制御部４を構成し、テスタ制御部４は、演算制御を行うＣＰＵ、ＲＯＭやＲＡＭ等のメモリ及びシステムソフトウェアが格納されているハードディスク等で構成される。
【００３６】
計測モジュール２、テスト実行手段３及びテスタ制御部４はＬＳＩテスタ５１を構成している。また、端末２００は、パソコン、若しくは、ワークステーション等であり、ネットワーク経由でＬＳＩテスタ５１を制御する。
【００３７】
端末２００はテスタ制御部４とネットワーク経由で相互に接続される。モジュール管理手段４１は計測モジュール２及びテスト独立制御手段４２にそれぞれ相互に接続され、テスト独立制御手段４２はテスト実行手段３に相互に接続される。
【００３８】
図１に示す実施例の動作を図２、図３及び図４を用いて説明する。図２はテストプログラムの一例を示したもの、図３はテスト独立制御手段４２の動作を示すフロー図、図４はモジュール管理手段４１の動作を示すフロー図である。
【００３９】
図２において、”Flow(test)”の括弧”｛｝”内は図８と同様に、ＤＵＴ１００のテストフロー、すなわち、テスト項目の順番を定義している。従来例では、テストフロー”Flow(test)”に記述されたコンタクトテスト”Contact”から電源電流テスト”Idd”までの７つのテストセグメントをマルチＤＵＴ測定する全ＤＵＴに対して同じタイミングで実行していた。これに対して、本発明では、テスト独立制御手段４２が各ＤＵＴ毎に該当ＤＵＴの処理が終わり次第、次に進めるように独立した実行を制御する。
【００４０】
例えば、アナログテスト”Analog”をフレックステストセグメント”FlexTest”というもので記述したとする。このフレックステストセグメントは、テストの実行タイミングをずらしても良い時に使用される。
【００４１】
具体的には、このフレックステストセグメントで定義されたテストセグメントは、テストフロー上、すなわち、”Flow(test)”上で記述された位置以降であれば、どのタイミングで実行されても良いものとなる。
【００４２】
図２において、アナログテスト”Analog”は”Fctest1”の後であれば、”Analog”の位置、”Fctest2”の位置、”TestX”の位置、”Idd”の位置、若しくは、”Idd”の後のいずれかで実行される。
【００４３】
すなわち、テスト独立制御手段４２は、コンタクトテスト”Contact”から電源電流テスト”Idd”までの７つのテストセグメントの実行タイミングをＤＵＴ毎にずらすことができるだけでなく、ＤＵＴ毎にテストセグメントの実行順序を入れ替えて実行することができる。
【００４４】
また、本発明では、各テストセグメント当たりに必要とする計測モジュールの数量をテストプログラムのコンパイル時に確認し、テストセグメント毎に必要な計測モジュールのリストを構築しておく。
【００４５】
図３を用いてテスト独立制御手段４２の動作を説明する。以下、図３に示す”Ｓ００１”から”Ｓ００８”までの一連の処理をテスト独立制御処理という。
【００４６】
図３中”Ｓ００１”においてテスト独立制御手段４２は、実行するテストセグメントがフレックステストセグメントか否かを判断し、もし、フレックステストセグメントの場合には、図３中”Ｓ００２”においてテスト独立制御手段４２は、”予約申し込み”信号をモジュール管理手段４１へ送信する。
【００４７】
この”予約申し込み”信号は、フレックステストセグメントの実行に必要な計測モジュールが全て確保できるかをテスト独立制御手段４２がモジュール管理手段４１へ問い合わせるものである。
【００４８】
また、テスト独立制御手段４２は、複数ＤＵＴのテストをそれぞれ独立して制御しているので、”予約申し込み”信号を複数送信する場合もある。
【００４９】
一方、図３中”Ｓ００１”においてテスト独立制御手段４２は、実行するテストセグメントがフレックステストセグメントか否かを判断し、もし、フレックステストセグメントでない場合には、図３中”Ｓ００６”においてテスト独立制御手段４２は、テスト実行手段３によりテストセグメントを実行して終了する。
【００５０】
図３中”Ｓ００３”においてテスト独立制御手段４２は、モジュール管理手段４１から”予約成立”信号を受信したか否かを判断し、もし、受信した場合には、図３中”Ｓ００４”においてテスト独立制御手段４２は、予約が成立したフレックステストセグメントを実行するようにテスト実行手段３を制御する。
【００５１】
この”予約成立”信号は、フレックステストセグメントの実行に必要な計測モジュールが全て確保できたことをモジュール管理手段４１からテスト独立制御手段４２へ知らせるものである。
【００５２】
そして、図３中”Ｓ００５”においてテスト独立制御手段４２は、フレックステストセグメントのテスト終了時に、”予約解除”信号をモジュール管理手段４１へ送信して終了する。
【００５３】
この”予約解除”信号は、フレックステストセグメントのテストが終了したので、確保していた計測モジュールの使用権限を解放することをテスト独立制御手段４２がモジュール管理手段４１へ知らせるものである。
【００５４】
一方、図３中”Ｓ００３”においてテスト独立制御手段４２は、モジュール管理手段４１から”予約成立”信号を受信したか否かを判断し、もし、受信していない場合には、図３中”Ｓ００７”へ進む。
【００５５】
図３中”Ｓ００７”においてテスト独立制御手段４２は、テストセグメントが残っているか否かを判断し、もし、テストセグメントが残っている場合には、図３中”Ｓ００８”においてテスト独立制御手段４２は、テスト独立制御処理をサブルーチンとして再帰的に呼び出す。
【００５６】
すなわち、図３中”Ｓ００８”においてテスト独立制御手段４２は、サブルーチンとして、再度、テスト独立制御処理を開始し、一連の処理を実行して終了すると図３中”Ｓ００８”を抜けて図３中”Ｓ００３”に戻る。
【００５７】
一方、図３中”Ｓ００７”においてテスト独立制御手段４２は、テストセグメントが残っているか否かを判断し、もし、テストセグメントが残っていない場合には、図３中”Ｓ００３”へ戻り、”予約成立”信号が送信されるのを待つ。
【００５８】
図４を用いてモジュール管理手段４１の動作を説明する。図４中”Ｓ１０１”においてモジュール管理手段４１は、テスト独立制御手段４２から”予約申し込み”信号を受信したか否かを判断し、もし、受信した場合には、図４中”Ｓ１０２”へ進む。
【００５９】
図４中”Ｓ１０２”においてモジュール管理手段４１は、フレックステストセグメントの実行に必要な計測モジュールが全て確保できるか否かを判断し、もし、確保できる場合には、図４中”Ｓ１０３”においてモジュール管理手段４１は、”予約成立”信号を送信して終了する。
【００６０】
一方、図４中”Ｓ１０２”においてモジュール管理手段４１は、フレックステストセグメントの実行に必要な計測モジュールが全て確保できるか否かを判断し、もし、確保できない場合には、図４中”Ｓ１０４”へ進む。
【００６１】
図４中”Ｓ１０４”においてモジュール管理手段４１は、テスト独立制御手段４２から”予約解除”信号を受信したか否かを判断し、もし、受信した場合には、図４中”Ｓ１０２”へ戻る。
【００６２】
この時、テスト独立制御手段４２から複数の”予約申し込み”信号を受信していた場合には、モジュール管理手段４１は、予約を受け付けた順に”予約成立”信号を送信する。
【００６３】
本発明を用いた場合のテスト時間の差異を図５を用いて説明する。図５は、従来例と実施例のテスト時間を説明する説明図である。
【００６４】
図５（Ａ）は従来例で３個のＤＵＴをテストした場合を示している。ＤＵＴ＃１、ＤＵＴ＃２及びＤＵＴ＃３は同じタイミングでコンタクトテスト”Contact”、ＤＣテスト”Dctest”、ファンクションテスト”Fctest1”までを実行する。
【００６５】
そして、アナログテスト”Analog”は、計測モジュールが不足しているので、シリアル測定で実行する。その後、同じタイミングでファンクションテスト”Fctest2”、テスト”TestX”、電源電流テスト”Idd”を実行する。
【００６６】
同様に、図５（Ｂ）は本発明で３個のＤＵＴをテストした場合を示している。（Ａ）と同様に、ＤＵＴ＃１、ＤＵＴ＃２及びＤＵＴ＃３は同じタイミングでコンタクトテスト”Contact”、ＤＣテスト”Dctest”、ファンクションテスト”Fctest1”までを実行する。
【００６７】
そして、ＤＵＴ＃１はフレックステストセグメントで定義されたアナログテスト”Analog”を実行するが、ＤＵＴ＃２とＤＵＴ＃３は、計測モジュールがＤＵＴ＃１のアナログテスト”Analog”で使用されているので、計測モジュールの予約をかけたままでアナログテスト”Analog”の次のテストであるファンクションテスト”Fctest2”を先に実行する。
【００６８】
ＤＵＴ＃１はアナログテストが終了すると、ファンクションテスト”Fctest2”、テスト”TestX”、電源電流テスト”Idd”を実行する。ＤＵＴ＃２はファンクションテスト”Fctest2”が終了すると、計測モジュールが確保できたので、アナログテスト”Analog”を実行する。ＤＵＴ＃３はファンクションテスト”Fctest2”が終了すると、計測モジュールが確保できなかったので、先にテスト”TestX”を実行する。
【００６９】
そして、ＤＵＴ＃３はテスト”TestX”が終了したが、ＤＵＴ＃２でアナログテスト”Analog”が実行中で計測モジュールが確保できなかったので、先に電源電流テスト”Idd”を実行する。
【００７０】
ＤＵＴ＃２はアナログテスト”Analog”が終了すると、残りのテスト”TestX”、電源電流テスト”Idd”を実行する。ＤＵＴ＃３は電源電流テスト”Idd”を終了すると、計測モジュールが確保できたので、アナログテスト”Analog”を実行する。
【００７１】
この結果、モジュール管理手段が計測モジュールの使用状態を管理し、テスト独立制御手段がフレックステストセグメントの実行順序を計測モジュールの使用状態に応じてＤＵＴ毎に独立して制御することにより、計測モジュールの数はそのままで、計測モジュールを効率的に各ＤＵＴに割り当てることができるので、コストを抑えると共にテスト時間を短縮することが可能になる。
【００７２】
なお、図１に示す実施例において予約成立した場合には、予約成立したフレックステストセグメントが終了するまで予約解除しないが、必ずしもこのようにする必要はなく、予約成立条件が揃った後、すなわち、該当する計測モジュールが空いて使用できる状態になった後に予約優先度の低いＤＵＴに計測モジュールを割り当ててもよい。
【００７３】
この場合の動作を図６を用いて説明する。図６は予約優先順位の低いＤＵＴに計測モジュールを割り当てる時の説明図である。
【００７４】
図６（Ａ）は図１の実施例の動作を示している。テスト独立制御手段４２はＤＵＴ＃１の”TestA”実行中に、次の”TestB”で計測モジュールを使用するので、モジュール管理手段４１に対して予約申し込みを行う。そして、”TestA”実行中に予約成立条件が揃ったとする。
【００７５】
しかし、”TestA”が終了するまでにかなり時間があり、ＤＵＴ＃２は”TestC”の次に計測モジュールを使用する”TestB”を実行することができたが、”TestC”が終了しても計測モジュールが確保できないため、計測モジュールを使用しない”TestD”を実行し、”TestD”終了後に計測モジュールを使用する”TestB”を実行していた。
【００７６】
このように、ＤＵＴ＃１で計測モジュールの予約成立条件が揃った時点で、実行しているテストセグメントの残り時間が長い場合には、計測モジュールが使用されずに無駄な時間が過ぎてしまう。
【００７７】
そこで、図６（Ｂ）に示すように、ＤＵＴ＃１で予約成立条件が揃った後でも、その時点で実行している”TestA”の残り時間の間に、ＤＵＴ＃２で計測モジュールを使用する”TestB”が実行可能ならば、ＤＵＴ＃２の”TestB”を優先して実行するように制御する。
【００７８】
このため、テスト独立制御手段４２から”予約申し込み”を行う場合に、その時点で実行しているテストセグメントの所要時間もモジュール管理手段４１へ送信する。また、”予約申し込み”中に新たなテストセグメントの実行に入った時点で、そのテストセグメントの所要時間をモジュール管理手段４１へ送信する。
【００７９】
そして、モジュール管理手段４１は予約優先順位の高いＤＵＴ（図６ではＤＵＴ＃１）のテストセグメント残り時間と予約優先順位の低いＤＵＴ（図６ではＤＵＴ＃２）のテストセグメント所要時間を比較し、もし、予約優先順位の高いＤＵＴのテストセグメント残り時間内に予約優先順位の低いＤＵＴのテストセグメントが実行可能であれば、予約優先順位の低いＤＵＴのテストを制御しているテスト独立制御手段４２に予約成立を送信する。このようにすることで、最適なモジュール運用をすることができる。
【００８０】
また、図２に示す実施例においてテストセグメント定義にフレックステストセグメント”FlexTest”を記述しているが、必ずしもこのようにする必要はなく、テストフロー”Flow(test)”の記述の中でフレックステストセグメントの指定をしてもよい。
【００８１】
この場合、例えば、図２のフレックステストセグメント”FlexTest(Analog)”は通常のテストセグメント”Test(Analog)”になり、テストフロー”Flow(test)”中の”Analog”は”Flex(Analog)”と記述する。このように、テストフロー”Flow(test)”中で”Flex(*****)”と記述することにより、該当テストセグメントがフレックステストセグメントとして指定される。
【図面の簡単な説明】
【００８２】
【図１】本発明に係るＬＳＩテスタを示す構成ブロック図である。
【図２】テストプログラムの一例を示したものである。
【図３】テスト独立制御手段の動作を示すフロー図である。
【図４】モジュール管理手段の動作を示すフロー図である。
【図５】従来例と実施例のテスト時間を説明する説明図である。
【図６】予約優先順位の低いＤＵＴに計測モジュールを割り当てる時の説明図である。
【図７】従来のＬＳＩテスタを示す構成ブロック図である。
【図８】テストプログラムの一例を示したものである。
【符号の説明】
【００８３】
１，４  テスタ制御部
２  計測モジュール
３  テスト実行手段
４１  モジュール管理手段
４２  テスト独立制御手段
５０，５１  ＬＳＩテスタ
１００  ＤＵＴ
２００  端末
【図１】
2008180675.tif 000003
【図２】
2008180675.tif 000004
【図３】
2008180675.tif 000005
【図４】
2008180675.tif 000006
【図５】
2008180675.tif 000007
【図６】
2008180675.tif 000008
【図７】
2008180675.tif 000009
【図８】
2008180675.tif 000010