(57)【要約】【課題】容量線により保持容量を形成した場合でも、品位の高い画像を表示することができ、かつ、容量線の低抵抗化を図ることのできる液晶装置を提供すること。【解決手段】ＶＡモードの液晶装置１００において、容量線３ｂは、走査線３ａに近接する位置で走査線３ａに並列して延びた第１の容量線部３ｃと、サブ画素電極７ｂ、７ｃによって挟まれた切り欠き７ｆと重なるように形成された第２の容量線部３ｄと、第１の容量線部３ｃと第２の容量線部３ｄとを接続する第３の容量線部３ｅとを備えており、これらの容量線部３ｃ、３ｄ、３ｅを各々利用して、第１の保持容量６０ａ、第２の保持容量６０ｂ、および第３の保持容量６０ｃを備えた保持容量６０を構成している。従って、走査線３ａに近接する位置で走査線３ａに並列して延びた第１の容量線部３ｃを幅広に形成しなくても、十分な容量値をもった保持容量６０を形成する場合ことができる。【選択図】図３
2008209437.tif 000002
【特許請求の範囲】
【請求項１】
素子基板上に複数の走査線と複数のデータ線との交差に対応して画素電極および保持容量が形成され、該素子基板に対向配置された対向基板と前記素子基板との間に保持された液晶を駆動する液晶装置において、
前記素子基板または前記対向基板において前記画素電極と対向する共通電極を備え、前記素子基板には、前記保持容量を形成するための容量線が形成され、
前記容量線は、前記走査線に近接する位置で当該走査線に並列して延びた第１の容量線部と、前記画素電極において切り欠きが形成された領域と重なるように形成された第２の容量線部と、を含んでいることを特徴とする液晶装置。
【請求項２】
素子基板上に複数の走査線と複数のデータ線との交差に対応して画素電極および保持容量が形成され、該素子基板に対向配置された対向基板前記素子基板との間に保持された液晶を駆動する液晶装置において、
前記素子基板には、前記保持容量を形成するための容量線が形成され、
前記液晶は、負の誘電率異方性を有し、
前記画素電極は、連結部を介して接続する複数のサブ画素電極に分割されており、
前記共通電極は前記対向基板に形成され、
前記容量線は、前記走査線に近接する位置で当該走査線に並列して延びた第１の容量線部と、前記サブ画素電極によって挟まれた領域と重なるように形成された第２の容量線部と、を含んでいることを特徴とする液晶装置。
【請求項３】
素子基板上に複数の走査線と複数のデータ線との交差に対応して画素電極および保持容量が形成され、該素子基板に対向配置された対向基板前記素子基板との間に保持された液晶を駆動する液晶装置において、
前記素子基板には、前記保持容量を形成するための容量線が形成され、
前記画素電極および前記共通電極は、前記素子基板上に屈曲部分をもって並列する櫛歯状電極として形成され、
前記容量線は、前記走査線に近接する位置で当該走査線に並列して延びた第１の容量線部と、前記屈曲部分と重なるように形成された第２の容量線部と、を含んでいることを特徴とする液晶装置。
【請求項４】
前記第１の容量線部および前記第２の容量線部はいずれも、前記容量線の延在方向で並ぶ複数の画素を通る配線として形成されていることを特徴とする請求項１乃至３の何れか一項に記載の液晶装置。
【請求項５】
前記容量線は、前記データ線と重なるように延びて前記第１の容量線部と前記第２の容量線部とを接続する第３の容量線部を含んでいることを特徴とする請求項１乃至４の何れか一項に記載の液晶装置。
【請求項６】
前記データ線と前記画素電極との間にて、前記走査線が選択されたときにオン状態となる画素スイッチング素子を有し、
当該画素スイッチング素子は、薄膜トランジスタで構成され、
当該薄膜トランジスタに用いた半導体層は、前記容量線部と重なる領域まで延設されて当該容量線部との間に前記保持容量を構成していることを特徴とする請求項１乃至５の何れか一項に記載の液晶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の画素の各々に画素スイッチング素子、画素電極および保持容量を備えた液晶装置に関するものである。さらに詳しくは、保持容量を形成するための容量線の構成に関するものである。
【背景技術】
【０００２】
液晶装置の視野角特性を改善するための代表的な技術として、液晶材料として負の誘電率異方性を有するネマチック液晶材料を用い、配向膜として垂直配向膜を用いたＶＡ（Vertical Alignment）モードの液晶装置がある。この種の液晶装置では、液晶の配向を制御するために画素電極について連結部を介して接続する複数のサブ画素電極に分割することが提案されている（特許文献１参照。）
【特許文献１】特開２００３−２２８０７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このようなＶＡモードの液晶装置において、液晶容量に並列に保持容量を形成するとすれば、図６（ａ）、（ｂ）に示すように、素子基板１０上に走査線３ａと並列に容量線３ｂを形成し、この容量線３ｂと、画素スイッチング素子を構成する薄膜トランジタ３０のドレイン領域からの延設領域１ｘと、ゲート絶縁層２と同時された絶縁膜とを用いて保持容量６０を形成することになる。ここで、保持容量６０に一定値以上の容量値を確保しようとすると、容量線３ｂを幅広に形成せざるを得ず、その結果、画素開口率（画素領域において表示光が透過可能な領域の比率）が低下してしまう。特に、ＶＡモードの液晶装置では、画素電極７ａを連結部７ｅを介して接続する複数のサブ画素電極７ｂ、７ｃに分割することが多く、このような場合、サブ画素電極７ｂ、７ｃで挟まれた切り欠き７ｆは液晶の配向を制御できないドメイン領域となるので、ＶＡモードの液晶装置において、十分な容量値を備えた保持容量６０を形成しようとすると、十分な表示光量を確保できなくなるなど、表示画像の品位が低下しやすいという問題点がある。
【０００４】
このような問題はＶＡモードの液晶装置に限らず、例えば、液晶を横電界により駆動するＩＰＳ（In-Plane Switching）モードの液晶装置でも同様である。すなわち、ＩＰＳモードの液晶装置では、視野角による色変化の低減などの目的で、画素電極および共通電極を屈曲した櫛歯状電極として形成することが多く、このような場合、屈曲部分ではドメインが発生し、表示に寄与しない。それ故、ＩＰＳモードの液晶装置においても、十分な容量値を備えた保持容量を形成しようとすると、十分な表示光量を確保できなくなるなど、表示画像の品位が低下しやすいという問題点がある。
【０００５】
以上の問題点に鑑みて、本発明の課題は、容量線により保持容量を形成した場合でも、品位の高い画像を表示することができる液晶装置を提供することにある。
【０００６】
また、本発明の課題は、さらに、容量線を用いて保持容量を形成するにあたって、容量線の低抵抗化を図ることのできる液晶装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明では、素子基板上に複数の走査線と複数のデータ線との交差に対応して画素電極および保持容量が形成され、該素子基板に対向配置された対向基板と前記素子基板との間に保持された液晶を駆動する液晶装置において、前記素子基板または前記対向基板において前記画素電極と対向する共通電極を備え、前記素子基板には、前記保持容量を形成するための容量線が形成され、前記容量線は、前記走査線に近接する位置で当該走査線に並列して延びた第１の容量線部と、前記画素電極において切り欠きが形成された領域と重なるように形成された第２の容量線部と、を含んでいることを特徴とする。
【０００８】
本発明では、容量線を用いて保持容量を形成するにあたって、容量線は、走査線に近接する位置で当該走査線に並列して延びた第１の容量線部と、画素電極において切り欠きが形成された領域と重なるように形成された第２の容量線部とを含んでおり、第１の容量線部および第２の容量線部を利用して保持容量を形成することができる。従って、第１の容量線部を幅広に形成しなくても、十分な容量値をもった保持容量を形成する場合ことができる。また、第２の容量線部は、表示に寄与しない液晶のドメイン発生領域と重なるように形成されているので、第２の容量線部を追加しても、表示光の出射光量が低下しないので、品位の高い画像を表示することができる。
【０００９】
また、本発明では、素子基板上に複数の走査線と複数のデータ線との交差に対応して画素電極および保持容量が形成され、該素子基板に対向配置された対向基板前記素子基板との間に保持された液晶を駆動する液晶装置において、前記素子基板には、前記保持容量を形成するための容量線が形成され、前記液晶は、負の誘電率異方性を有し、前記画素電極は、連結部を介して接続する複数のサブ画素電極に分割されており、前記共通電極は前記対向基板に形成され、前記容量線は、前記走査線に近接する位置で当該走査線に並列して延びた第１の容量線部と、前記サブ画素電極によって挟まれた領域と重なるように形成された第２の容量線部と、を含んでいることを特徴とする。
【００１０】
本発明では、ＶＡモードを採用した液晶装置において、容量線を用いて保持容量を形成するにあたって、容量線は、走査線に近接する位置で当該走査線に並列して延びた第１の容量線部と、サブ画素電極によって挟まれた領域と重なるように形成された第２の容量線部とを含んでおり、第１の容量線部および第２の容量線部を利用して保持容量を形成することができる。従って、第１の容量線部を幅広に形成しなくても、十分な容量値をもった保持容量を形成する場合ことができる。また、第２の容量線部はサブ画素電極で挟まれた領域と重なるように形成され、かかる領域は表示に寄与しないので、第２の容量線部を追加しても、表示光の出射光量が低下しないので、品位の高い画像を表示することができる。
【００１１】
また、本発明では、素子基板上に複数の走査線と複数のデータ線との交差に対応して画素電極および保持容量が形成され、該素子基板に対向配置された対向基板前記素子基板との間に保持された液晶を駆動する液晶装置において、前記素子基板には、前記保持容量を形成するための容量線が形成され、前記画素電極および前記共通電極は、前記素子基板上に屈曲部分をもって並列する櫛歯状電極として形成され、前記容量線は、前記走査線に近接する位置で当該走査線に並列して延びた第１の容量線部と、前記屈曲部分と重なるように形成された第２の容量線部と、を含んでいることを特徴とする。
【００１２】
本発明では、ＩＰＳモードを採用した液晶装置において、容量線を用いて保持容量を形成するにあたって、容量線は、走査線に近接する位置で当該走査線に並列して延びた第１の容量線部と、櫛歯状電極の屈曲部分と重なるように形成された第２の容量線部とを含んでおり、第１の容量線部および第２の容量線部を利用して保持容量を形成することができる。従って、第１の容量線部を幅広に形成しなくても、十分な容量値をもった保持容量を形成する場合ことができる。また、第２の容量線部は櫛歯状電極の屈曲部分と重なる領域に形成され、かかる領域は表示に寄与しないので、第２の容量線部を追加しても、表示光の出射光量が低下しないので、品位の高い画像を表示することができる。
【００１３】
本発明において、前記第１の容量線部および前記第２の容量線部はいずれも、前記容量線の延在方向で並ぶ複数の画素を通る配線として形成されている構成を採用することができる。このように構成すると、第２の容量線部が第１の容量線部から分岐しただけの構成を採用した場合と比較して、容量線の低抵抗化を図ることができる。
【００１４】
本発明において、前記容量線は、前記データ線と重なるように延びて前記第１の容量線部と前記第２の容量線部とを接続する第３の容量線部を含んでいることが好ましい。このように構成すると、第３の容量線部を形成した場合でも、第３の容量線部はデータ線と重なる位置に形成されているので、画素開口率が低下することがない。また、第３の容量線部でも保持容量を形成すれば、第１の容量線部および第２の容量線部の幅が狭くても、十分な容量値をもった保持容量を形成することができる。
【００１５】
前記データ線と前記画素電極との間にて、前記走査線が選択されたときにオン状態となる画素スイッチング素子を有し、
当該画素スイッチング素子は、薄膜トランジスタで構成され、
当該薄膜トランジスタに用いた半導体層は、前記容量線部と重なる領域まで延設されて当該容量線部との間に前記保持容量を構成していることを特徴とする請求項１乃至５の何れか一項に記載の液晶装置。
【００１６】
本発明において、前記画素スイッチング素子が薄膜トランジスタである場合、当該薄膜トランジスタに用いた半導体層が、前記容量線部と重なる領域まで延設されて当該容量線部との間に前記保持容量を形成している構成を採用することができる。
【００１７】
本発明を適用した液晶装置は、携帯電話機あるいはモバイルコンピュータなどの電子機器の表示部などとして用いられる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を説明する。以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。また、以下に説明する本発明の各実施の形態と、図６を参照して説明した構成との対応が分かりやすいように、共通する機能を有する部分同士については同一の符号を付して説明する。
【００１９】
［実施の形態１］
（全体構成）
図１（ａ）、（ｂ）は各々、本発明を適用した液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。尚、図１（ｂ）には、配向膜や共通電極などの図示を省略してある。
【００２０】
図１（ａ）、（ｂ）において、本形態の液晶装置１００は、透過型のアクティブマトリクス型液晶装置であり、素子基板１０の上には、シール材１０７が対向基板２０の縁に沿うように設けられている。素子基板１０において、シール材１０７の外側の領域には、データ線駆動回路１０１および実装端子１０２が素子基板１０の一辺に沿って設けられており、実装端子１０２が配列された辺に隣接する２辺に沿っては、走査線駆動回路１０４が形成されている。また、額縁１０８の下などを利用して、プリチャージ回路や検査回路などの周辺回路が設けられることもある。対向基板２０は、シール材１０７とほぼ同じ輪郭を備えており、このシール材１０７によって対向基板２０が素子基板１０に固着されている。そして、素子基板１０と対向基板２０との間に液晶５０が保持されている。
【００２１】
詳しくは後述するが、素子基板１０には、画素電極７ａがマトリクス状に形成されている。これに対して、対向基板２０には、シール材１０７の内側領域に遮光性材料からなる額縁１０８が形成され、その内側が画像表示領域１０ａとされている。対向基板２０では、素子基板１０の画素電極７ａの縦横の境界領域と対向する領域にはブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成されている。
【００２２】
詳しくは後述するが、本形態および後述する実施の形態２では、液晶５０をＶＡモードあるいはＩＰＳモードで駆動する。ＶＡモードを採用した場合、画素電極７ａは素子基板１０側に形成され、共通電極（図示せず）は対向基板２０側に形成される。これに対して、ＩＰＳモードを採用した場合、画素電極７ａおよび共通電極の双方が素子基板１０側に形成される。
【００２３】
（液晶装置１００の詳細な構成）
図２を参照して、本発明を適用した液晶装置１００の電気的な構成を説明する。図２は、本発明を適用した液晶装置１００の電気的な構成を示す等価回路図である。
【００２４】
図２に示すように、液晶装置１００の画像表示領域１０ａには、データ信号（画像信号）を供給する複数本のデータ線５ａと、走査信号を供給する複数本の走査線３ａが交差する方向に延びており、データ線５ａと走査線３ａとの交差に対応して画素１００ａが形成されている。複数の画素１００ａの各々には、画素スイッチング素子としての薄膜トランジスタ３０、および画素電極７ａが形成されている。データ線５ａは薄膜トランジスタ３０のソースに電気的に接続され、走査線３ａは薄膜トランジスタ３０のゲートに電気的に接続され、画素電極７ａは、薄膜トランジスタ３０のドレインに電気的に接続されている。このように構成した液晶装置１００では、薄膜トランジスタ３０を一定期間だけそのオン状態とすることにより、データ線５ａから供給されるデータ信号を画素電極７ａを介して、液晶容量５０ａに書き込み、書き込まれた画素信号は、共通電極９ａとの間で一定期間保持される。
【００２５】
本形態の液晶装置１００では、走査線３ａと並列して容量線３ｂが形成されており、容量線３ｂと画素電極７ａとの間（容量線３ｂと薄膜トランジスタ３０のドレイン）との間には保持容量６０が形成されている。このため、画素電極７ａの電圧は、保持容量６０によって、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる液晶装置１００が実現できる。図２では、容量線３ｂが走査線駆動回路１０４から延びた配線のように示してあるが、所定の電位に保持される。また、共通電極９ａも所定の電位（ＣＯＭ）に保持される。
【００２６】
（画素の基本構成）
図３（ａ）、（ｂ）は、本発明の実施の形態１に係る液晶装置に用いた素子基板の画素１つ分の平面図、および図３（ａ）のＡ−Ａ′線に沿って液晶装置を切断したときの断面図である。なお、図３（ａ）では、画素電極７ａを長い点線で示し、データ線およびそれと同時形成されたドレイン電極を一点鎖線で示し、走査線３ａおよびそれと同時形成された容量線３ｂを実線で示し、薄膜トランジスタ３０の能動層に用いた半導体層を短い点線で示してある。また、図３（ａ）では、容量線３ｂと薄膜トランジスタ３０の半導体層との重なり領域には保持容量６０が形成されているので、保持容量６０が形成されている領域には右上がりの斜線を付してある。さらに、図３（ａ）には、対向基板２０に形成された配向制御用突起を二点鎖線で示してある。
【００２７】
図３（ａ）、（ｂ）に示すように、素子基板１０上には、ＩＴＯ（Indium Tin Oxide）からなる透明な画素電極７ａが各画素１００ａ毎に形成され、画素電極７ａの縦横の境界領域に沿ってデータ線５ａ、および走査線３ａが形成されている。素子基板１０の基体は、石英基板やガラス基板などの透明基板１０ｂからなり、対向基板２０の基体は、石英基板やガラス基板などの透明基板２０ｂからなる。本形態では、透明基板１０ｂ、２０ｂのいずれについてもガラス基板が用いられている。
【００２８】
素子基板１０には、透明基板１０ｂの表面にシリコン酸化膜などからなる下地保護膜（図示せず）が形成されているとともに、その表面側において、各画素電極７ａに隣接する位置にトップゲート構造の薄膜トランジスタ３０が形成されている。薄膜トランジスタ３０において、その能動層を構成する島状の半導体層１ａには、チャネル形成領域１ｂ、ソース領域１ｃおよびドレイン領域１ｄが形成されている。本形態において、ソース領域１ｃおよびドレイン領域１ｄは高濃度不純物導入領域により構成されているが、チャネル形成領域１ｂの両側に低濃度領域を形成し、ＬＤＤ（Lightly Doped Drain）構造の薄膜トランジスタ３０を構成することもある。本形態において、半導体層１ａは、素子基板１０に対してアモルファスシリコン膜を形成した後、レーザアニールやランプアニールなどにより多結晶化されたポリシリコン膜である。
【００２９】
半導体層１ａの上層には、シリコン酸化膜、シリコン窒化膜、あるいはそれらの積層膜からなるゲート絶縁層２が形成され、ゲート絶縁層２の上層には、走査線３ａの一部がゲート電極として重なっている。
【００３０】
ゲート電極（走査線３ａ）の上層にはシリコン酸化膜、シリコン窒化膜、あるいはそれらの積層膜からなる層間絶縁膜４が形成されている。層間絶縁膜４の表面にはデータ線５ａが形成され、このデータ線５ａは、層間絶縁膜４に形成されたコンタクトホール４ａを介してソース領域１ｃに電気的に接続している。また、層間絶縁膜４の表面にはドレイン電極５ｂが形成されており、ドレイン電極５ｂは、データ線５ａと同時形成された導電膜である。ドレイン電極５ｂは、層間絶縁膜４およびゲート絶縁層２に形成されたコンタクトホール４ｂを介してドレイン領域１ｄに電気的に接続している。
【００３１】
データ線５ａおよびドレイン電極５ｂの上層側には、層間絶縁膜６が形成されている。本形態において、層間絶縁膜６は、厚さが１．５〜２．０μｍの厚い感光性樹脂からなる平坦化膜として形成されている。また、データ線５ａおよびドレイン電極５ｂの上層側にシリコン窒化膜からなる保護膜が形成され、この保護膜の上層に感光性樹脂からなる層間絶縁膜６が形成されることもある。
【００３２】
層間絶縁膜６の表面にはＩＴＯ膜からなる画素電極７ａが島状に形成されている。画素電極７ａは、層間絶縁膜６に形成されたコンタクトホール６ａを介してドレイン電極５ｂに電気的に接続している。画素電極７ａの表面側には、ポリイミド系樹脂からなる配向膜１６が形成されている。
【００３３】
対向基板２０の側には、画素電極７ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、遮光膜２３と一部が重なるようにカラーフィルタ２４が形成されている。遮光膜２３およびカラーフィルタ２４は、感光性樹脂などからなる平坦化膜２５で覆われ、平坦膜２６の表面側にはＩＴＯなどからなる共通電極９ａが対向基板２０の略全面に形成されている。また、共通電極９ａの表面側には、ポリイミド系樹脂からなる配向膜２６が形成されている。
【００３４】
（画素の詳細構成）
このように構成した液晶装置１００において、本形態ではＶＡモードが採用されている。このため、液晶５０としては、誘電率異方性が負の液晶材料が用いられ、配向膜１６、２６としては垂直配向膜が用いられている。また、画素電極７ａは、切り欠き７ｆによってサブ画素電極７ｂ、７ｃに分割され、サブ画素電極７ｂ、７ｃは連結部７ｅによって接続されている。ここで、サブ画素電極７ｂ、７ｃは正方形で表わしてあるが、角部分が丸みをもった略正方形や、円形に形成してもよく、さらには、サブ画素電極７ｂ、７ｃの外周縁から中心に向かってスリット（図示せず）が形成される場合もある。
【００３５】
また、対向基板２０において、共通電極９ａの上層側には、サブ画素電極７ｂ、７ｃの中心と重なる領域に配向制御用突起２７が形成されており、配向制御用突起２７は例えば高さが１．０μm程度で、配向膜２６にプレチルトをもったなだらかな斜面を構成している。かかる配向制御用突起２７は、例えば、感光性樹脂により形成できる。
【００３６】
このように構成した液晶装置１００では、負の誘電率異方性を備えた液晶分子を基板面に対して垂直配向させ、電圧の印加によって液晶分子を倒して光変調を行う。また、本形態の液晶装置１００では、対向基板２０において、サブ画素電極７ｂ、７ｃの中心に対応する位置に液晶分子の配向を制御する配向制御用突起２７が形成されているため、サブ画素電極７ｂ、７ｃの中央では、垂直配向させた液晶分子を３６０°の方向にわたって倒すことができ、視角角が広い。すなわち、液晶分子の配向力は、配向制御用突起２７から離れると弱く、応答速度の低下や光漏れなどが発生して、表示画像の品位が低下するおそれがあるが、画素電極７ａが複数のサブ画素電極７ｂ、７ｃに分割されているため、配向制御用突起２７から比較的近い領域内で液晶５０が駆動されることになる。
【００３７】
（保持容量の構成）
本形態では、複数の画素１００ａの各々に保持容量６０を構成するにあたって、ゲート絶縁層２と同時形成された絶縁膜の上層には、走査線３ａと並列するように容量線３ｂが形成されている。ここで、容量線３ｂは、走査線３ａに近接する位置で走査線３ａに並列して延びた第１の容量線部３ｃと、サブ画素電極７ｂ、７ｃによって挟まれた２つの切り欠き７ｆおよび連結部７ｅと重なるように形成された第２の容量線部３ｄとを含んでいる。本形態では、第１の容量線部３ｃおよび第２の容量線部３ｄは各々、走査線３ａの延設方向で並ぶ複数の画素１００ａを通るように延びている。
【００３８】
また、容量線３ｂは、データ線５ａと重なる領域に延びて第１の容量線部３ｃと第２の容量線部３ｄとに接続する第３の容量線部３ｅを含んでおり、サブ画素電極７ｂ、７ｃのうち、サブ画素電極７ｂは、第１の容量線部３ｃ、第２の容量線部３ｄ、および第３の容量線部３ｅによって周りが囲まれた状態にある。ここで、第３の容量線部３ｅは、データ線５ａの延設方向における途中位置まで延びて、前段のゲート線３ａ近傍まで延びていない。
【００３９】
本形態では、容量線３ｂの第１の容量線部３ｃ、第２の容量線部３ｄ、および第３の容量線部３ｅを各々利用して、第１の保持容量６０ａ、第２の保持容量６０ｂ、および第３の保持容量６０ｃが形成され、これらの保持容量６０ａ、６０ｂ、６０ｃが保持容量６０を構成している。
【００４０】
具体的には、薄膜トランジスタ３０の半導体層１ａは、まず、ドレイン領域１dから走査線３ａの近傍で第１の容量線部３ｃと重なる領域まで延びた第１の延設部分１ｅを備えており、第１の延設部分１ｅと第１の容量線部３ｃとは、ゲート絶縁層２と同時形成された絶縁膜を誘電体層とする第１の保持容量６０ａを形成している。また、半導体層１ａは、第２の容量線部３ｂと重なる領域に第２の延設部分１ｆを備えており、第２の延設部分１ｆと第２の容量線部３ｄとは、ゲート絶縁層２と同時形成された絶縁膜を誘電体層とする第２の保持容量６０ｂを形成している。
【００４１】
ここで、第２の延設部分１ｆは、第１の延設部分１ｅに対して第３の延設部分１ｇを介して接続している。第３の延設部分１ｇはデータ線５ａと重なる領域で第３の容量線部３ｅと重なって、ゲート絶縁層２と同時形成された絶縁膜を誘電体層とする第３の保持容量６０ｃを形成している。
【００４２】
（本形態の効果）
以上説明したように、本形態のＶＡモードの液晶装置１００において、容量線３ｂは、走査線３ａに近接する位置で走査線３ａに並列して延びた第１の容量線部３ｃと、サブ画素電極７ｂ、７ｃによって挟まれた切り欠き７ｆと重なるように形成された第２の容量線部３ｄと、第１の容量線部３ｃと第２の容量線部３ｄとを接続する第３の容量線部３ｅとを備えており、これらの容量線部３ｃ、３ｄ、３ｅを各々利用して、第１の保持容量６０ａ、第２の保持容量６０ｂ、および第３の保持容量６０ｃを備えた保持容量６０を構成している。ここで、第１の容量線部３ｃは、走査線３ａの近傍において、表示光を出射可能な領域に形成されている。このため、第１の容量線部３ｃについては幅寸法を成膜して、画素開口率を高めてある一方、第２の容量線部３ｄおよび第３の容量線部３ｅによって、第２の保持容量６０ｂおよび第３の保持容量６０ｃを構成してあるので、第１の容量線部３ｃの幅寸法を狭くした場合でも、十分な容量値をもった保持容量６０を形成する場合ことができる。
【００４３】
ここで、第２の容量線部３ｄはサブ画素電極７ｂ、７ｃで挟まれた切り欠き７ｆと重なる領域に形成され、かかる領域はドメイン発生領域であって、表示に寄与しないので、第２の容量線部３ｄを追加しても、表示光の出射光量が低下しないので、品位の高い画像を表示することができる。
【００４４】
また、第３の容量線部３ｅはデータ線５ａと重なる領域に形成され、かかる領域は、対向基板２０に形成されている遮光膜２３と重なっているため、第３の容量線部３ｅを追加しても、表示光の出射光量が低下しないので、品位の高い画像を表示することができる。
【００４５】
さらに、第１の容量線部３ｃおよび第２の容量線部３ｄは各々、走査線３ａの延設方向で並ぶ複数の画素１００ａを通るように延びているとともに、第１の容量線部３ｃと第２の容量線部３ｄとは第３の容量線部３ｅを介して接続している。このため、本形態によれば、第１の容量線部３ｃから第２の容量線部３ｄが分岐しているだけの構成に比較して、容量線３ｂの配線抵抗が低いという利点がある。
【００４６】
さらにまた、第３の容量線部３ｅは、データ線５ａの延設方向における途中位置まで延びて、前段のゲート線３ａ近傍まで延びていない。従って、第３の容量線部３ｅとデータ線５ａとの重なり面積を必要最小限に止めることができるので、容量線３ｂとデータ線５ａとの間の寄生容量を低減することができる。なお、容量線３ｂとデータ線５ａとの間の寄生容量が問題とならない場合には、第３の容量線部３ｅを前段の走査線３ａの近傍まで延ばし、サブ画素電極７ｂ、７ｃのうち、サブ画素電極７ｃも、第１の容量線部３ｃ、第２の容量線部３ｄ、および第３の容量線部３ｅによって周りが略囲まれた構成を採用してもよい。
【００４７】
なお、上記形態では、画素電極７ａを２分割した例であったが、その分割数について３以上であってもよい。
【００４８】
［実施の形態２］
（画素構成）
図４（ａ）、（ｂ）は、本発明の実施の形態２に係る液晶装置に用いた素子基板の画素１つ分の平面図、および図４（ａ）のＢ−Ｂ′線に沿って液晶装置を切断したときの断面図である。なお、図４（ａ）では、画素電極７ａおよびそれと同時形成された共通電極９ａを長い点線で示し、データ線およびそれと同時形成されたドレイン電極を一点鎖線で示し、走査線３ａおよびそれと同時形成された容量線３ｂを実線で示し、薄膜トランジスタ３０の能動層に用いた半導体層を短い点線で示してある。また、図３（ａ）では、容量線３ｂと薄膜トランジスタ３０の半導体層との重なり領域には保持容量６０が形成されているので、保持容量６０が形成されている領域には右上がりの斜線を付してある。
【００４９】
図４（ａ）、（ｂ）に示すように、素子基板１０上には、ＩＴＯ膜からなる透明な画素電極７ａが各画素１００ａ毎に形成され、各画素１００ａの縦横の境界領域に沿ってデータ線５ａ、および走査線３ａが形成されている。本形態では、実施の形態１と同様、透明基板１０ｂ、２０ｂのいずれについてもガラス基板が用いられている。
【００５０】
素子基板１０には、透明基板１０ｂの表面にシリコン酸化膜などからなる下地保護膜（図示せず）が形成されているとともに、その表面側において、各画素電極７ａに隣接する位置にトップゲート構造の薄膜トランジスタ３０が形成されている。薄膜トランジスタ３０において、その能動層を構成する島状の半導体層１ａには、チャネル形成領域１ｂ、ソース領域１ｃおよびドレイン領域１ｄが形成されている。本形態において、半導体層１ａは、素子基板１０に対してアモルファスシリコン膜を形成した後、レーザアニールやランプアニールなどにより多結晶化されたポリシリコン膜である。半導体層１ａの上層にはゲート絶縁層２が形成され、ゲート絶縁層２の上層には、走査線３ａの一部がゲート電極として重なっている。ゲート電極（走査線３ａ）の上層には層間絶縁膜４が形成され、層間絶縁膜４の表面にはデータ線５ａが形成されている。データ線５ａは、層間絶縁膜４に形成されたコンタクトホール４ａを介してソース領域１ｃに電気的に接続している。また、層間絶縁膜４の表面にはドレイン電極５ｂが形成されており、ドレイン電極５ｂは、層間絶縁膜４およびゲート絶縁層２に形成されたコンタクトホール４ｂを介してドレイン領域１ｄに電気的に接続している。データ線５ａおよびドレイン電極５ｂの上層側には、層間絶縁膜６が形成されている。
【００５１】
本形態において、層間絶縁膜６の表面にはＩＴＯ膜からなる画素電極７ａが櫛歯状に形成されている。画素電極７ａは、層間絶縁膜６に形成されたコンタクトホール６ａを介してドレイン電極５ｂの延設部分５ｃに電気的に接続している。画素電極７ａの表面側には、ポリイミド系樹脂からなる配向膜１６が形成されている。
【００５２】
対向基板２０の側には、画素電極７ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、遮光膜２３と一部が重なるようにカラーフィルタ２４が形成されている。遮光膜２３およびカラーフィルタ２４は、感光性樹脂などからなる平坦化膜２５で覆われ、平坦膜２６の表面側にはポリイミド系樹脂からなる配向膜２６が形成されている。
【００５３】
本形態では、液晶装置１００にＩＰＳモードが採用されているため、共通電極９ａは、対向基板２０の側ではなく、素子基板２０に形成されている。すなわち、素子基板２０において、層間絶縁膜６の上層には、走査線３ａと重なるように、ＩＴＯ膜からなる共通配線９ｃが形成されており、共通配線９ｃから櫛歯状の共通電極９ａが延びて、画素電極７ａと横方向で配向している。
【００５４】
ここで、画素電極７ａおよび共通電極９ａは、走査線３ａと平行な仮想の直線上に、同一方向に屈曲した屈曲部分７ｉ、９ｉを備えており、画素１００ａは、屈曲部分７ｉ、９ｉを通る仮想の直線によって上下２つの画素に分割されている。すなわち、画素電極７ａおよび共通電極９ａはいずれも、データ線５ａの延設方向（走査線３ａの延設方向に対して直交する方向）に斜めに延びており、その傾きは、屈曲部分７ｉ、９ｉを通る仮想の直線を挟む両側で逆であるため、データ線５ａの延設方向（走査線３ａの延設方向に対して直交する方向）にラビング処理を行なった際、屈曲部分７ｉ、９ｉを通る仮想の直線を挟む両側において、液晶の配向方向のずれが反対である。それ故、本形態の液晶装置１００は、優れた視野角特性を備えている。
【００５５】
（保持容量の構成）
本形態でも、複数の画素１００ａの各々に保持容量６０を構成するにあたって、実施の形態１と同様、ゲート絶縁層２と同時形成された絶縁膜の上層には、走査線３ａと並列するように容量線３ｂが形成されている。ここで、容量線３ｂは、走査線３ａに近接する位置で走査線３ａに並列して延びた第１の容量線部３ｃと、画素電極７ａおよび共通電極９ａの屈曲部分７ｉ、９ｉと重なるように形成された第２の容量線部３ｄとを含んでいる。本形態では、第１の容量線部３ｃおよび第２の容量線部３ｄは各々、走査線３ａの延設方向で並ぶ複数の画素１００ａを通るように延びている。
【００５６】
また、本形態において、容量線３ｂは、実施の形態１と同様、データ線５ａと重なる領域に延びて第１の容量線部３ｃと第２の容量線部３ｄとに接続する第３の容量線部３ｅを含んでおり、サブ画素電極７ｂ、７ｃのうち、サブ画素電極７ｂは、第１の容量線部３ｃ、第２の容量線部３ｄ、および第３の容量線部３ｅによって周りが囲まれた状態にある。ここで、第３の容量線部３ｅは、データ線５ａの延設方向における途中位置まで延びて、前段のゲート線３ａ近傍まで延びていない。
【００５７】
また、本形態では、容量線３ｂの第１の容量線部３ｃ、第２の容量線部３ｄ、および第３の容量線部３ｅを各々利用して、第１の保持容量６０ａ、第２の保持容量６０ｂ、および第３の保持容量６０ｃが形成され、これらの保持容量６０ａ、６０ｂ、６０ｃが保持容量６０を構成している。具体的には、実施の形態１と同様、薄膜トランジスタ３０の半導体層１ａは、まず、ドレイン領域１dから第１の容量線部３ｃと重なる領域まで延びた第１の延設部分１ｅを備えており、第１の延設部分１ｅと第１の容量線部３ｃとは、ゲート絶縁層２と同時形成された絶縁膜を誘電体層とする第１の保持容量６０ａを形成している。また、半導体層１ａは、第２の容量線部３ｂと重なる領域に第２の延設部分１ｆを備えており、第２の延設部分１ｆと第２の容量線部３ｄとは、ゲート絶縁層２と同時形成された絶縁膜を誘電体層とする第２の保持容量６０ｂを形成している。ここで、第２の延設部分１ｆは、第１の延設部分１ｅに対して第３の延設部分１ｇを介して接続しており、第３の延設部分１ｇはデータ線５ａと重なる領域で第３の容量線部３ｅと重なって、ゲート絶縁層２と同時形成された絶縁膜を誘電体層とする第３の保持容量６０ｃを形成している。
【００５８】
（本形態の効果）
以上説明したように、本形態のＩＰＳモードの液晶装置１００において、容量線３ｂは、走査線３ａに近接する位置で走査線３ａに並列して延びた第１の容量線部３ｃと、画素電極７ａおよび共通電極９ａの屈曲部分７ｉ、９ｉと重なるように形成された第２の容量線部３ｄと、第１の容量線部３ｃと第２の容量線部３ｄとを接続する第３の容量線部３ｅとを備えており、これらの容量線部３ｃ、３ｄ、３ｅを各々利用して、第１の保持容量６０ａ、第２の保持容量６０ｂ、および第３の保持容量６０ｃを備えた保持容量６０を構成している。従って、走査線３ａに近接する位置で走査線３ａに並列して延びた第１の容量線部３ｃを幅広に形成しなくても、十分な容量値をもった保持容量６０を形成することができる。
【００５９】
また、第２の容量線部３ｄは、画素電極７ａおよび共通電極９ａの屈曲部分７ｉ、９ｉと重なるように形成され、かかる領域は、液状の配向が乱れたディスクリネーションラインと称せられる領域である。従って、第２の容量線部３ｄを追加しても、表示光の出射光量が低下しないので、品位の高い画像を表示することができる。
【００６０】
さらに、第３の容量線部３ｅはデータ線５ａと重なる領域に形成され、かかる領域は、対向基板２０に形成されている遮光膜２３と重なっているため、第３の容量線部３ｅを追加しても、表示光の出射光量が低下しないので、品位の高い画像を表示することができる。
【００６１】
さらにまた、第１の容量線部３ｃおよび第２の容量線部３ｄは各々、走査線３ａの延設方向で並ぶ複数の画素１００ａを通るように延びているとともに、第１の容量線部３ｃと第２の容量線部３ｄとは第３の容量線部３ｅを介して接続している。このため、本形態によれば、第１の容量線部３ｃから第２の容量線部３ｄが分岐しているだけの構成に比較して、容量線３ｂの配線抵抗が低いという利点がある。
【００６２】
また、第３の容量線部３ｅは、データ線５ａの延設方向における途中位置まで延びて、前段のゲート線３ａ近傍まで延びていない。従って、第３の容量線部３ｅとデータ線５ａとの重なり面積を必要最小限に止めることができるので、容量線３ｂとデータ線５ａとの間の寄生容量を低減することができる。
【００６３】
［その他の実施の形態］
上記形態では、半導体層としてポリシコン膜を用いた例であったが、アモルファスシリコン膜を用いた素子基板１０に本発明を適用してもよい。また、画素スイッチング素子として薄膜ダイオード素子（非線形素子）を用いた液晶装置に本発明を適用してもよい。
【００６４】
［電子機器への搭載例］
次に、上述した実施形態に係る液晶装置１００を適用した電子機器について説明する。図５（ａ）に、液晶装置１００を備えたモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、表示ユニットとしての液晶装置１００と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１及びキーボード２００２が設けられている。図５（ｂ）に、液晶装置１００を備えた携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１及びスクロールボタン３００２、並びに表示ユニットとしての液晶装置１００を備える。スクロールボタン３００２を操作することによって、液晶装置１００に表示される画面がスクロールされる。図５（ｃ）に、液晶装置１００を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１及び電源スイッチ４００２、並びに表示ユニットとしての液晶装置１００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が液晶装置１００に表示される。
【００６５】
なお、液晶装置１００が適用される電子機器としては、図５に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した液晶装置１００が適用可能である。
【図面の簡単な説明】
【００６６】
【図１】（ａ）、（ｂ）は各々、本発明を適用した液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図、およびそのＨ−Ｈ′断面図である。
【図２】本発明を適用した液晶装置の電気的な構成を示す等価回路図である。
【図３】（ａ）、（ｂ）は各々、本発明の実施の形態１に係るＶＡモードの液晶装置の素子基板において相隣接する画素の平面図、および画素１つ分の断面図である。
【図４】（ａ）、（ｂ）は各々、本発明の実施の形態２に係るＩＰＳモードの液晶装置の素子基板において相隣接する画素の平面図、および画素１つ分の断面図である。
【図５】本発明に係る液晶装置を用いた電子機器の説明図である。
【図６】（ａ）、（ｂ）は各々、従来のＶＡモードの液晶装置の素子基板において相隣接する画素の平面図、および画素１つ分の断面図である。
【符号の説明】
【００６７】
１ａ・・半導体層、１ｅ、１ｆ、１ｇ・・半導体層の延設領域、２・・ゲート絶縁層、３ａ・・走査線、３ｂ・・容量線、３ｃ・・第１の容量線部、３ｄ・・第２の容量線部、３ｅ・・第３の容量線部、５ａ・・データ線、５ｂ・・ドレイン電極、７ａ・・画素電極、７ｂ、７ｃ・・サブ画素電極、７ｅ・・連結部、７ｆ・・画素電極の切り欠き、７ｉ・・画素電極の屈曲部分、９ａ・・共通電極、９ｃ・・共通配線、９ｉ・・共通電極の屈曲部分、１０・・素子基板、２０・・対向基板、５０・・液晶、３０・・薄膜トランジスタ（画素スイッチング素子）、６０・・保持容量、６０ａ・・第１の保持容量、６０ｂ・・第２の保持容量、６０ｃ・・第３の保持容量、１００・・液晶装置
【図１】
2008209437.tif 000003
【図２】
2008209437.tif 000004
【図３】
2008209437.tif 000005
【図４】
2008209437.tif 000006
【図５】
2008209437.tif 000007
【図６】
2008209437.tif 000008
【手続補正書】
【提出日】平成19年11月30日(2007.11.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
走査線とデータ線を備え、前記走査線および信号線の交差に対応して画素電極を有する素子基板と、前記素子基板に対向配置してなる対向基板と、前記素子基板と前記対向基板との間に保持された液晶と、を備えてなり、保持容量を形成するための容量線を具備する液晶装置において、
前記画素電極には切り欠きが形成され、
前記容量線は、前記走査線に並列する第１の容量線部と、前記画素電極の前記切り欠きが形成された領域に重なる第２の容量線部と、を備えてなることを特徴とする液晶装置。
【請求項２】
走査線とデータ線を備え、前記走査線および信号線の交差に対応して画素電極を有する素子基板と、前記素子基板に対向配置してなる対向基板と、前記素子基板と前記対向基板との間に保持された液晶と、を備えてなり、保持容量を形成するための容量線を具備する液晶装置において、
前記液晶は負の誘電異方性を有し、
前記画素電極は複数のサブ画素電極と、前記複数のサブ画素電極を連結する連結部とを有し、
前記容量線は、前記走査線に並列する第１の容量線部と、前記複数のサブ画素電極に挟まれた領域に重なる第２の容量線部と、を含んでいることを特徴とする液晶装置。
【請求項３】
走査線とデータ線を備え、前記走査線および信号線の交差に対応して画素電極を有する素子基板と、前記素子基板に対向配置してなる対向基板と、前記素子基板と前記対向基板との間に保持された液晶と、を備えてなり、保持容量を形成するための容量線を具備する液晶装置において、
前記画素電極は、前記走査線と直交する方向に斜めに延び、且つ屈曲しており、
前記容量線は、前記走査線に並列する第１の容量線部と、前記屈曲した部分と重なる第２の容量線部と、を含んでいることを特徴とする液晶装置。
【請求項４】
前記第１の容量線部および前記第２の容量線部は、前記走査線の延在方向で並ぶ複数の前記画素を通る配線として形成されていることを特徴とする請求項１乃至３の何れか一項に記載の液晶装置。
【請求項５】
前記第１の容量線部と前記第２の容量線部とを接続する第３の容量線部を更に含んでなり、前記第３の容量線部は、前記データ線と重なることを特徴とする請求項１乃至４の何れか一項に記載の液晶装置。
【請求項６】
前記データ線と前記画素電極との間にて、前記走査線が選択されたときにオン状態となる画素スイッチング素子を有し、
当該画素スイッチング素子は、薄膜トランジスタで構成され、
当該薄膜トランジスタに用いた半導体層は、前記容量線と重なる領域まで延設されて当該容量線との間に前記保持容量を構成していることを特徴とする請求項１乃至５の何れか一項に記載の液晶装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
このようなＶＡモードの液晶装置において、液晶容量に並列に保持容量を形成するとすれば、図６（ａ）、（ｂ）に示すように、素子基板１０上に走査線３ａと並列に容量線３ｂを形成し、この容量線３ｂと、画素スイッチング素子を構成する薄膜トランジタ３０のドレイン領域からの延設領域１ｘと、ゲート絶縁層２と同時形成された絶縁膜とを用いて保持容量６０を形成することになる。ここで、保持容量６０に一定値以上の容量値を確保しようとすると、容量線３ｂを幅広に形成せざるを得ず、その結果、画素開口率（画素領域において表示光が透過可能な領域の比率）が低下してしまう。特に、ＶＡモードの液晶装置では、画素電極７ａを連結部７ｅを介して接続する複数のサブ画素電極７ｂ、７ｃに分割することが多く、このような場合、サブ画素電極７ｂ、７ｃで挟まれた切り欠き７ｆは液晶の配向を制御できないドメイン領域となるので、ＶＡモードの液晶装置において、十分な容量値を備えた保持容量６０を形成しようとすると、十分な表示光量を確保できなくなるなど、表示画像の品位が低下しやすいという問題点がある。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
上記課題を解決するために、本発明の第１の液晶装置では、走査線とデータ線を備え、前記走査線および信号線の交差に対応して画素電極を有する素子基板と、前記素子基板に対向配置してなる対向基板と、前記素子基板と前記対向基板との間に保持された液晶と、を備えてなり、保持容量を形成するための容量線を具備する液晶装置において、前記画素電極には切り欠きが形成され、前記容量線は、前記走査線に並列する第１の容量線部と、前記画素電極の前記切り欠きが形成された領域に重なる第２の容量線部と、を備えてなることを特徴とする。素子基板または対向基板には画素電極と対向する共通電極を備え、容量線は、素子基板に形成される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明の第１の液晶装置では、容量線を用いて保持容量を形成するにあたって、容量線は、走査線に近接する位置で当該走査線に並列して延びた第１の容量線部と、画素電極において切り欠きが形成された領域と重なるように形成された第２の容量線部とを含んでおり、第１の容量線部および第２の容量線部を利用して保持容量を形成することができる。従って、第１の容量線部を幅広に形成しなくても、十分な容量値をもった保持容量を形成することができる。また、第２の容量線部は、表示に寄与しない液晶のドメイン発生領域と重なるように形成されているので、第２の容量線部を追加しても、表示光の出射光量が低下しないので、品位の高い画像を表示することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
また、本発明の第２の液晶装置では、走査線とデータ線を備え、前記走査線および信号線の交差に対応して画素電極を有する素子基板と、前記素子基板に対向配置してなる対向基板と、前記素子基板と前記対向基板との間に保持された液晶と、を備えてなり、保持容量を形成するための容量線を具備する液晶装置において、前記液晶は負の誘電異方性を有し、前記画素電極は複数のサブ画素電極と、前記複数のサブ画素電極を連結する連結部とを有し、前記容量線は、前記走査線に並列する第１の容量線部と、前記複数のサブ画素電極に挟まれた領域に重なる第２の容量線部と、を含んでいることを特徴とする。対向基板には、共通電極が形成される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明の第２の液晶装置では、ＶＡモードを採用した液晶装置において、容量線を用いて保持容量を形成するにあたって、容量線は、走査線に近接する位置で当該走査線に並列して延びた第１の容量線部と、サブ画素電極によって挟まれた領域と重なるように形成された第２の容量線部とを含んでおり、第１の容量線部および第２の容量線部を利用して保持容量を形成することができる。従って、第１の容量線部を幅広に形成しなくても、十分な容量値をもった保持容量を形成する場合ことができる。また、第２の容量線部はサブ画素電極で挟まれた領域と重なるように形成され、かかる領域は表示に寄与しないので、第２の容量線部を追加しても、表示光の出射光量が低下しないので、品位の高い画像を表示することができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
また、本発明の第３の液晶装置では、走査線とデータ線を備え、前記走査線および信号線の交差に対応して画素電極を有する素子基板と、前記素子基板に対向配置してなる対向基板と、前記素子基板と前記対向基板との間に保持された液晶と、を備えてなり、保持容量を形成するための容量線を具備する液晶装置において、前記画素電極は、前記走査線と直交する方向に斜めに延び、且つ屈曲しており、前記容量線は、前記走査線に並列する第１の容量線部と、前記屈曲した部分と重なる第２の容量線部と、を含んでいることを特徴とする。容量線は素子基板に形成され、画素電極および共通電極は、前記素子基板上に屈曲部分をもって並列する櫛歯状電極として形成される。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本発明の第３の液晶装置では、ＩＰＳモードを採用した液晶装置において、容量線を用いて保持容量を形成するにあたって、容量線は、走査線に近接する位置で当該走査線に並列して延びた第１の容量線部と、櫛歯状電極の屈曲部分と重なるように形成された第２の容量線部とを含んでおり、第１の容量線部および第２の容量線部を利用して保持容量を形成することができる。従って、第１の容量線部を幅広に形成しなくても、十分な容量値をもった保持容量を形成することができる。また、第２の容量線部は櫛歯状電極の屈曲部分と重なる領域に形成され、かかる領域は表示に寄与しないので、第２の容量線部を追加しても、表示光の出射光量が低下しないので、品位の高い画像を表示することができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
また、本発明の液晶装置は、前記データ線と前記画素電極との間にて、前記走査線が選択されたときにオン状態となる画素スイッチング素子を有し、当該画素スイッチング素子は、薄膜トランジスタで構成され、当該薄膜トランジスタに用いた半導体層は、前記容量線と重なる領域まで延設されて当該容量線との間に前記保持容量を構成していることを特徴とする。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
本形態の液晶装置１００では、走査線３ａと並列して容量線３ｂが形成されており、容量線３ｂと画素電極７ａとの間（容量線３ｂと薄膜トランジスタ３０のドレインとの間）には保持容量６０が形成されている。このため、画素電極７ａの電圧は、保持容量６０によって、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる液晶装置１００が実現できる。図２では、容量線３ｂが走査線駆動回路１０４から延びた配線のように示してあるが、所定の電位に保持される。また、共通電極９ａも所定の電位（ＣＯＭ）に保持される。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
対向基板２０の側には、画素電極７ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、遮光膜２３と一部が重なるようにカラーフィルタ２４が形成されている。遮光膜２３およびカラーフィルタ２４は、感光性樹脂などからなる平坦化膜２５で覆われ、平坦化膜２５の表面側にはＩＴＯなどからなる共通電極９ａが対向基板２０の略全面に形成されている。また、共通電極９ａの表面側には、ポリイミド系樹脂からなる配向膜２６が形成されている。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
具体的には、薄膜トランジスタ３０の半導体層１ａは、まず、ドレイン領域１dから走査線３ａの近傍で第１の容量線部３ｃと重なる領域まで延びた第１の延設部分１ｅを備えており、第１の延設部分１ｅと第１の容量線部３ｃとは、ゲート絶縁層２と同時形成された絶縁膜を誘電体層とする第１の保持容量６０ａを形成している。また、半導体層１ａは、第２の容量線部３ｄと重なる領域に第２の延設部分１ｆを備えており、第２の延設部分１ｆと第２の容量線部３ｄとは、ゲート絶縁層２と同時形成された絶縁膜を誘電体層とする第２の保持容量６０ｂを形成している。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
（本形態の効果）
以上説明したように、本形態のＶＡモードの液晶装置１００において、容量線３ｂは、走査線３ａに近接する位置で走査線３ａに並列して延びた第１の容量線部３ｃと、サブ画素電極７ｂ、７ｃによって挟まれた切り欠き７ｆと重なるように形成された第２の容量線部３ｄと、第１の容量線部３ｃと第２の容量線部３ｄとを接続する第３の容量線部３ｅとを備えており、これらの容量線部３ｃ、３ｄ、３ｅを各々利用して、第１の保持容量６０ａ、第２の保持容量６０ｂ、および第３の保持容量６０ｃを備えた保持容量６０を構成している。ここで、第１の容量線部３ｃは、走査線３ａの近傍において、表示光を出射可能な領域に形成されている。このため、第１の容量線部３ｃについては所定幅で成膜して、画素開口率を高めてある一方、第２の容量線部３ｄおよび第３の容量線部３ｅによって、第２の保持容量６０ｂおよび第３の保持容量６０ｃを構成してあるので、第１の容量線部３ｃの幅寸法を狭くした場合でも、十分な容量値をもった保持容量６０を形成する場合ことができる。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
［実施の形態２］
（画素構成）
図４（ａ）、（ｂ）は、本発明の実施の形態２に係る液晶装置に用いた素子基板の画素１つ分の平面図、および図４（ａ）のＢ−Ｂ′線に沿って液晶装置を切断したときの断面図である。なお、図４（ａ）では、画素電極７ａおよびそれと同時形成された共通電極９ａを長い点線で示し、データ線およびそれと同時形成されたドレイン電極を一点鎖線で示し、走査線３ａおよびそれと同時形成された容量線３ｂを実線で示し、薄膜トランジスタ３０の能動層に用いた半導体層を短い点線で示してある。また、図４（ａ）では、容量線３ｂと薄膜トランジスタ３０の半導体層との重なり領域には保持容量６０が形成されているので、保持容量６０が形成されている領域には右上がりの斜線を付してある。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
対向基板２０の側には、画素電極７ａの縦横の境界領域と対向する領域にブラックマトリクス、あるいはブラックストライプなどと称せられる遮光膜２３が形成され、遮光膜２３と一部が重なるようにカラーフィルタ２４が形成されている。遮光膜２３およびカラーフィルタ２４は、感光性樹脂などからなる平坦化膜２５で覆われ、平坦化膜２５の表面側にはポリイミド系樹脂からなる配向膜２６が形成されている。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
本形態では、液晶装置１００にＩＰＳモードが採用されているため、共通電極９ａは、対向基板２０の側ではなく、素子基板１０に形成されている。すなわち、素子基板１０において、層間絶縁膜６の上層には、走査線３ａと重なるように、ＩＴＯ膜からなる共通配線９ｃが形成されており、共通配線９ｃから櫛歯状の共通電極９ａが延びて、画素電極７ａと横方向で配向している。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
また、第２の容量線部３ｄは、画素電極７ａおよび共通電極９ａの屈曲部分７ｉ、９ｉと重なるように形成され、かかる領域は、液晶の配向が乱れたディスクリネーションラインと称せられる領域である。従って、第２の容量線部３ｄを追加しても、表示光の出射光量が低下しないので、品位の高い画像を表示することができる。
【手続補正１８】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2008209437.tif 000009
【手続補正１９】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2008209437.tif 000010
【手続補正２０】
【補正対象書類名】図面
【補正対象項目名】図６
【補正方法】変更
【補正の内容】
【図６】
2008209437.tif 000011