(57)【要約】【課題】順次走査型ゲートドライバを用いつつ、部分的な表示の更新を容易に行う。【解決手段】前記選択ドライバは、各行の選択ラインを順次選択する順次走査型のドライバである。記憶手段は、任意の表示を更新する領域を設定するデータを記憶する。そして、記憶手段により、設定された領域の選択ドライバの出力のみを有効化して対応する画素にデータを供給する。【選択図】図４
2008180804.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された画素を有し、データドライバにより各列のデータラインにデータを供給し、選択ドライバの出力により選択ラインを制御して各行の画素におけるデータラインからのデータ取り込みを制御し、これによって各画素にデータを供給して表示を行うアクティブマトリクス型表示装置において、
前記選択ドライバは、各行の選択ラインを順次選択する順次走査型のドライバであり、
任意の多階調表示する領域を設定するデータを記憶する記憶手段と、
この記憶手段により選択ドライバの出力を制御する制御手段と、
を含み、
表示の更新を開始する前に前記記憶手段に表示を更新する領域を設定するデータを記憶し、設定された領域の選択ドライバの出力のみを有効化して画素にデータを供給することを特徴とするアクティブマトリクス型表示装置。
【請求項２】
請求項１に記載のアクティブマトリクス型表示装置において、
前記データラインに供給されるデータはデジタルデータであり、前記表示を更新する領域において多階調表示を行うことを特徴とするアクティブマトリクス型表示装置。
【請求項３】
請求項１または２に記載のアクティブマトリクス型表示装置において、
前記記憶手段は、各選択ラインに対応してそれぞれデータを記憶するレジスタを含み、
前記制御手段は、各レジスタのデータに応じて選択ドライバからの対応選択ラインへの出力を有効または無効化するゲートを含むことを特徴とするアクティブマトリクス型表示装置。
【請求項４】
請求項３に記載のアクティブマトリクス型表示装置において、
前記記憶手段は、シフトレジスタであり、各選択ラインに対応したレジスタにデータを順次転送して設定することを特徴とするアクティブマトリクス型表示装置。
【請求項５】
請求項１〜４に記載のアクティブマトリクス型表示装置において、
各画素は、スタティックメモリを含み、一度書き込まれたデータを保持することが可能であることを特徴とするアクティブマトリクス型表示装置。
【請求項６】
請求項１〜５に記載のアクティブマトリクス型表示装置において、
各画素は、発光そしてして有機ＥＬ素子を含むことを特徴とするアクティブマトリクス型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、順次走査型の選択ドライバを有するアクティブマトリクス型表示装置に関する。
【背景技術】
【０００２】
従来より、有機ＥＬ素子を発光素子とした表示パネルが知られており、薄型の表示装置として普及してきている。この有機ＥＬ表示装置には、パッシブ型とアクティブ型があるが、各画素に薄膜トランジスタを設け表示を制御するアクティブマトリクス型のものがより高精細な表示が可能であり、主流となってきている。
【０００３】
有機ＥＬ素子は、電流駆動型の素子であり、その発光量をアナログデータで制御するためには、各画素にデータ電圧に応じて電流量が制御される駆動トランジスタが設けられる。しかし、この駆動トランジスタの特性のバラツキを抑え、データ電圧に応じて常に適正な電流を流すことは難しい。
【０００４】
そこで、アクティブマトリクス型有機ＥＬパネルをデジタル駆動する方法が提案されている（特許文献１）。デジタル駆動によれば各画素における発光量は一定でよく、駆動トランジスタの特性バラツキの影響を抑制することができる。
【０００５】
【特許文献１】特開２００５−３３１８９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記特許文献１には、シフトレジスタを用いてゲートラインを１本ずつ順番に選択していく順次走査型選択ドライバ（ゲートドライバ）を用いてデジタル駆動する方法が示されているが、この順次走査型ゲートドライバは、デコーダなどの任意のゲートラインを選択可能な回路を導入したランダム走査型ゲートドライバと比較してゲートラインの選択方法に自由度が小さい。
【０００７】
例えば、多階調表示領域をある領域の範囲に限定したい場合、ランダム走査型ゲートドライバでは任意のゲートラインにアクセス可能であるため、領域を限定することが容易であるが、順次走査型ゲートドライバでは順に上から下へ走査し続ける必要があるため、アクセスしなければならない一番上のラインと一番下のラインの間にあれば、アクセスする必要の無いゲートラインも選択されてしまう。
【０００８】
したがって、この観点からは、ランダム走査型ゲートドライバの方が有効なように考えられる。一方、全画面を更新する場合には、ランダム走査型ゲートドライバでは選択ラインを指定する値を順次加算して更新する必要があり処理が複雑である。また、選択するゲートラインが増加すれば、デコーダ回路の規模も大きくなり、動作速度が低下するため、高解像度化には適さない。
【０００９】
一方、順次走査型ゲートドライバでは、全画面を更新する場合であっても、クロックを供給するだけで、シフトレジスタが選択信号を転送することができ、これによって選択ラインが更新されるため、更新処理が容易である。また、選択するゲートラインが増加しても、シフトレジスタを追加するだけでよく、動作速度も制限されないため、高解像度化に適している。
【００１０】
このように、ランダム走査型ゲートドライバはゲートラインの選択の自由度は高いが回路規模、動作速度の点で課題があり、順次走査型ゲートドライバには選択の自由度が小さいという課題があった。
【課題を解決するための手段】
【００１１】
本発明は、マトリクス状に配置された画素を有し、データドライバにより各列のデータラインにデータを供給し、選択ドライバの出力により選択ラインを制御して各行の画素におけるデータラインからのデータ取り込みを制御し、これによって各画素にデータを供給して表示を行うアクティブマトリクス型表示装置において、前記選択ドライバは、各行の選択ラインを順次選択する順次走査型のドライバであり、任意の多階調表示する領域を設定するデータを記憶する記憶手段と、この記憶手段により選択ドライバの出力を制御する制御手段と、を含み、表示の更新を開始する前に前記記憶手段に表示を更新する領域を設定するデータを記憶し、設定された領域の選択ドライバの出力のみを有効化して画素にデータを供給することを特徴とする。
【００１２】
また、前記データラインに供給されるデータはデジタルデータであり、前記表示を更新する領域において多階調表示を行うことが好適である。
【００１３】
また、前記記憶手段は、各選択ラインに対応してそれぞれデータを記憶するレジスタを含み、前記制御手段は、各レジスタのデータに応じて選択ドライバからの対応選択ラインへの出力を有効または無効化するゲートを含むことが好適である。
【００１４】
また、前記記憶手段は、シフトレジスタであり、各選択ラインに対応したレジスタにデータを順次転送して設定することが好適である。
【００１５】
また、各画素は、スタティックメモリを含み、一度書き込まれたデータを保持することが可能であることが好適である。
【００１６】
また、各画素は、発光そしてして有機ＥＬ素子を含むことが好適である。
【発明の効果】
【００１７】
本発明によれば、記憶手段により、表示装置の表示を更新する領域を設定することができる。従って、順次走査型選択ドライバを用いたデジタル駆動によって特定の領域のみを容易に多階調表示することできる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１９】
図１Ａおよび図１Ｂには、画素回路内にスタティックメモリを導入した画素回路構成が示されている。図１Ａは、画素等価回路図、図１Ｂは発光面の反対側から見た画素回路配置配線図である。
【００２０】
図における画素は、発光に寄与する第１有機ＥＬ素子１、それを駆動する第１駆動トランジスタ２、発光に寄与しない第２有機ＥＬ素子３、それを駆動する第２駆動トランジスタ４、選択信号が供給されるゲートライン６により、第１駆動トランジスタ２のゲート端子へ、データライン７に供給されたデータ電圧の供給を制御するゲートトランジスタ５から構成されている。なお、この例において、第１駆動トランジスタ２、第２駆動トランジスタ４、ゲートトランジスタ５は、ｐチャネル型である。
【００２１】
第１有機ＥＬ素子のアノードは第１駆動トランジスタ２のドレイン端子と第２駆動トランジスタ４のゲート端子に接続され、第１駆動トランジスタ２のゲート端子は第２有機ＥＬ素子３のアノードと第２駆動トランジスタ４のドレイン端子とゲートトランジスタ５のソース端子に接続され、ゲートトランジスタ５のゲート端子はゲートライン６、ドレイン端子はデータライン７へ接続され、第１駆動トランジスタ２、第２駆動トランジスタ４のソース端子は電源ライン８へ、第１有機ＥＬ素子１、第２有機ＥＬ素子３のカソードはカソード電極９へ接続されている。
【００２２】
このような画素において、ゲートライン６が選択される（Ｌｏｗとされる）とゲートトランジスタ５がオンし、データライン上に供給されているデータ電圧がゲートトランジスタ５を介して画素回路内部に取り込まれる。データ電圧がＬｏｗの場合、第１駆動トランジスタ２がオンする。第１駆動トランジスタ２がオンすると、第１有機ＥＬ素子１のアノードは、電源電圧ＶＤＤが供給されている電源ライン８に接続され、第１有機ＥＬ素子１に電流が流れて発光する。それと同時に第２駆動トランジスタ４のゲート端子もＶＤＤとなり、第２駆動トランジスタ４はオフし、それによって第２有機ＥＬ素子３のアノードはカソード電位ＶＳＳまで低下する。このカソード電位ＶＳＳは第１駆動トランジスタ２のゲート端子に供給されるため、ゲートライン６をＨｉｇｈとしてゲートトランジスタ５がオフした後も、書き込まれたデータＬｏｗがＶＤＤ及びＶＳＳが与えられている間維持される。
【００２３】
データ電圧がＨｉｇｈの場合、第１駆動トランジスタ２はオフして第１有機ＥＬ素子１のアノードはカソード電位ＶＳＳまで低下する。このカソード電位ＶＳＳは第２駆動トランジスタ４のゲート端子に供給されるため、第２駆動トランジスタ４はオンし、第２有機ＥＬ素子３のアノードは電源電圧ＶＤＤが供給される電源ライン８に接続され、第２有機ＥＬ素子３に電流が流れる。第２有機ＥＬ素子３のアノード電位は第１駆動トランジスタ２のゲート端子に反映され、電源電圧ＶＤＤとなるため、ゲートライン６をＨｉｇｈとしてゲートトランジスタ５をオフした後も、書き込まれたデータＨｉｇｈがＶＤＤ及びＶＳＳが与えられている間維持される。
【００２４】
このように図１Ａ、１Ｂの画素では第１駆動トランジスタ２および第２駆動トランジスタ４から構成されるスタティックメモリにデータが記憶され、これによって第１有機ＥＬ素子１の発光が制御される。従って、１度データを書き込むとそのデータが保持されるため、一定周期でデータを再書き込みするためのリフレッシュ動作を行う必要がない。なお、図１Ａ、１Ｂの画素では、第２有機ＥＬ素子３は発光に寄与しないため、第１有機ＥＬ素子１の発光状態が画素の発光状態を決定する。
【００２５】
発光に寄与しない第２有機ＥＬ素子３の構成方法としては、第１有機ＥＬ素子１と異なる発光しない素子を形成する方法もあるが、発光する第１有機ＥＬ素子１と発光しない有機ＥＬ素子３の２つの素子を形成する必要があるため、製造工程が複雑になる。そこで、同じ素子で両者を形成し、第２有機ＥＬ素子３を、画素回路を形成する配線やブラックマトリクスなどで遮光し、光が発光面から外へ出ないように形成することで容易に実現できる。
【００２６】
いずれにしても、第２有機ＥＬ素子３は発光に寄与しないため、図１Ｂに示されるように発光面積を小さくし、発光する第１有機ＥＬ素子１の発光面積が大きく確保できるように配置配線することが好適である。
【００２７】
図２には、図１の画素１３がマトリクス状に配置された画素メモリアレイ１０、各行に設けられたゲートライン６を駆動するゲートドライバ（選択ドライバ）１１、各列に設けられたデータライン７を駆動するデータドライバ１２から構成された有機ＥＬディスプレイの全体構成が示されている。電源ライン８、カソード電極９は全画素で共有され、外部よりそれぞれＶＤＤ、ＶＳＳが供給されている。
【００２８】
低温ポリシリコンなどのプロセスで作製される高性能なトランジスタを用いると、ゲートドライバ１１やデータドライバ１２は画素１３と同じガラス基板上に形成できるが、デジタル駆動においてはフレーム映像を複数のサブフレームに分割するためにフレームメモリが必要になるため、データドライバ１２をドライバＩＣとして構成し、ゲートドライバ１１は画素１３と同じガラス基板上に形成されることが好適である。
【００２９】
図３には、データドライバ１２の内部構成が示されている。外部入力から入力処理部１４へ入力される入力データは、フルカラー表示の場合、赤（Ｒ）、緑（Ｇ）、青（Ｂ）もしくはこれに白（Ｗ）を加えたデータで１ないし数ピクセル単位で転送される映像データ及びそれらを転送するクロック信号やタイミング信号である。この入力データ中の映像データは、入力処理部１４で１ライン（１行）の映像データとして蓄積され、フレームメモリ１５へライン単位で格納される。フレームメモリ１５に格納された１画面分の映像データは、ライン単位で読み出され、出力処理部１６により、有機ＥＬパネル１７にライン単位で出力される。有機ＥＬパネル１７は、供給される映像データを表示に反映させる。ただし、ここではフレームメモリ１５へ格納するタイミング信号や、読み出し、有機ＥＬパネル１７へ出力するためのタイミング信号については説明を省略する。
【００３０】
このように、入力処理部１４と出力処理部１６の間にフレームメモリ１５を導入した構成では、一端フレームメモリ１５に映像データが格納されると、外部より映像データを入力しなくても有機ＥＬパネル１７にフレームメモリ１５より映像データを供給できるため、外部より映像データを入力し続ける必要がない。すなわち、外部からのデータ転送に要する消費電力を低減できることから、低消費電力化が必要な携帯端末に搭載されているＬＣＤ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ）などでよく用いられている。
【００３１】
デジタル駆動の場合、各サブフレーム期間においてそれぞれのサブフレームデータを一画面単位で更新していくため、スキャンによる消費電力が増加するが、図１に示されるように画素内部にリフレッシュする必要の無いスタティックメモリを導入し、図４に示されるゲートドライバと、図５に示されるような、多階調表示領域を限定して駆動する駆動方法を適用することでデジタル駆動においても消費電力を低減できる。
【００３２】
図４には、ゲートドライバ１１の内部構成が示されている。図４に示されるゲートドライバは、クロックに同期して選択データを次のラインにシフトして順次ゲートラインを選択していく選択シフトレジスタ１８と、ゲートドライバの出力をイネーブルするラインを設定するためのイネーブルシフトレジスタ１９と、イネーブル回路２０（ＮＡＮＤ回路）から構成されている。
【００３３】
図４に示されるゲートドライバでは、まず、イネーブルシフトレジスタ１９の入力ＥＮＢにイネーブルデータとクロック（図示せず）を入力し、ゲートドライバの出力をイネーブルするラインを設定する。一度全ラインを設定し終えると、イネーブルシフトレジスタ１９にクロックは入力されない。この処理によって、イネーブルシフトレジスタ１９のうち、“１”が設定されているラインは選択シフトレジスタ１８の格納データにより選択可能となるが、“０”が設定されているラインは選択シフトレジスタ１８の格納データにかかわらず、選択されない。この設定により、選択されるラインを任意に限定する（設定する）ことができる。
【００３４】
図５を用いて、図４のゲートドライバを用いることで、限定された領域のみ多階調表示を行う駆動方法について説明する。図５には、１画素あたり７ビットのデータを格納できる、データドライバ１２に内蔵されているフレームメモリ１５と、１画素あたり１ビットのデータを格納可能な画素メモリアレイ１０に格納されている映像を部分的に更新する例が示されている。
【００３５】
７ビットデータのうち、Ｅ０ビットは１ビット画素メモリ表示のために用いられ、残りのＤ０〜Ｄ５は６ビットの多階調表示の際に用いられる。このようにフレームメモリ１５には２種類のデータを同時に格納できるように構成されている。
【００３６】
ここで、例えば領域Ａを多階調表示領域とし、領域Ｂを単色表示領域とする表示方法を適用することを考える。この場合、随時映像を更新する必要がある領域は領域Ａのみに限定することができるため、全画面を更新する場合と比較して消費電力を低減できる。
【００３７】
まず、先の説明のように、イネーブルシフトレジスタ１９にデータをセットしてイネーブルするラインを設定する。ここでは、ラインＭからラインＮまでを“１”に設定し、それ以外を“０”に設定することで、選択シフトレジスタ１８に格納される選択データはラインＭからラインＮの間にのみ適用される。つまり、全画面を更新するための選択データを選択シフトレジスタ１８の入力ＳＴＶに入力しても、更新されるのはラインＭからラインＮの間のみということになる。
【００３８】
領域Ａは、ＰからＱの幅であるから、この領域のみ７ビットメモリデータのうち、Ｄ０〜Ｄ５のデータが反映され、残りの領域はＥ０データが反映される。フレームメモリ１５から読み出された７ビットデータは、Ｅ０かＤ０〜Ｄ５かの２種のうち、どちらのデータを出力処理部１６へ出力するのかが、データ選択信号によって決定される。すなわち、データ選択信号を、ＰからＱの間のみＬｏｗとすることで、Ｄ０〜Ｄ５が取り出され、残りをＨｉｇｈとすることでＥ０データが取り出され、出力処理部１６へ反映される。
【００３９】
その結果、ラインＭからＮのＰからＱ列の領域、すなわち領域Ａのみ、Ｄ０〜Ｄ５のデータを用いて複数のサブフレームによる多階調化が行われる。ラインＭからＮ以外の領域はイネーブルシフトレジスタ１９に設定された“０”データがイネーブル回路２０の１入力に反映されることにより、全く選択されずに以前のデータで表示が継続される。また、ラインＭからＮでＰからＱ列以外の領域は、領域Ａと同様のタイミングで書き込みがなされるが、Ｅ０による同じデータが再書き込みされ、結果として更新されずに以前のデータで表示が行われる。
【００４０】
ここで、選択シフトレジスタ１８に入力する選択データは全画面を更新する際のデジタル駆動のタイミングで入力すればよく、イネーブルシフトレジスタ１９に“１”が設定されたラインのみが表示に反映される。その際、ラインＭからＮ以外のラインでは、Ｄ０〜Ｄ５のデータは表示に反映されないため、データライン７へそれらのデータを出力すると無駄な電力を消費する。そこで、実際には書き込まれないが、ラインＭからＮ以外のラインを選択するタイミングでデータドライバ１２の出力処理部１６がＤ０〜Ｄ５のメモリデータを出力へ反映せず、ＨｉｇｈもしくはＬｏｗの固定データを出力することで、データライン７に出力されるデータの変化を低減し、表示に反映されないデータの変化による電力消費を低減することができる。
【００４１】
以上のように、ゲートドライバにイネーブルシフトレジスタ１９を導入し、その出力をイネーブル回路２０の１入力に接続してゲートドライバの出力をプログラマブルに有効化、無効化することで、多階調表示を行う領域を限定することができる。特に、この設定を表示を開始する前に行うことで、多階調表示領域を任意に設定できるため、順次走査型のゲートドライバを用いつつ、より自由度の高い部分更新処理を行うことができる。
【００４２】
また、領域を限定して表示を更新できるため、単色表示を継続する部分においては、データの書き換えが不要であるため、低消費電力化を図ることができる。携帯機器における入力画面など各種画面は、更新が不要な単色表示領域が存在する場合が多く、本実施形態の装置が好適である。
【００４３】
なお、単色表示の画素においては、１フレームの期間に１つのデータＥ０による表示が行われ、また更新しなければその表示が複数フレームにおいて継続される。また、ゲートドライバにおいて選択された範囲のゲートラインに接続された単色表示の画素では、同一のデータが繰り返し書き込まれる。一方、多階調表示の画素においては、各サブフレームにおいて、データＤ０〜Ｄ５がサブフレーム毎に順次供給され、表示が制御される。
【図面の簡単な説明】
【００４４】
【図１Ａ】スタティックメモリを導入した画素等価回路図である。
【図１Ｂ】スタティックメモリを導入した画素の配置配線図である。
【図２】有機ＥＬディスプレイの全体構成図である。
【図３】データドライバの内部構成図である。
【図４】本発明のゲートドライバの構成図である。
【図５】部分更新処理説明図である。
【符号の説明】
【００４５】
１  第１有機ＥＬ素子、２  第１駆動トランジスタ、３  第２有機ＥＬ素子、４  第２駆動トランジスタ、５  ゲートトランジスタ、６  ゲートライン、７  データライン、８  電源ライン、９  カソード電極、１０  画素メモリアレイ、１１  ゲートドライバ、１２  データドライバ、１３  画素、１４  入力処理部、１５  フレームメモリ、１６  出力処理部、１７  有機ＥＬパネル、１８  選択シフトレジスタ、１９  イネーブルシフトレジスタ、２０  イネーブル回路。
【図１Ａ】
2008180804.tif 000003
【図１Ｂ】
2008180804.tif 000004
【図２】
2008180804.tif 000005
【図３】
2008180804.tif 000006
【図４】
2008180804.tif 000007
【図５】
2008180804.tif 000008