(57)【要約】【課題】データの記録が良好に行われる記憶装置を提供する。【解決手段】抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子と回路素子とから成るメモリセルを複数有し、可変抵抗素子の抵抗値が高い状態から抵抗値が低い状態へ変化させる動作を書き込み、可変抵抗素子の抵抗値Ｒが低い状態から抵抗値が高い状態へ変化させる動作を消去、とそれぞれ定義したとき、書き込み動作及び消去動作の繰り返しによる可変抵抗素子の書き込み動作後の抵抗値Ｒの変化に対応して、消去動作時にメモリセルに印加される電圧ＶＥが変化する記憶装置を構成する。【選択図】図４
2008010035.tif 000002
【特許請求の範囲】
【請求項１】
異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子と、前記可変抵抗素子に直列接続された回路素子とから成るメモリセルを複数有し、前記メモリセルに情報を記憶させる記憶装置であって、
前記可変抵抗素子の抵抗値が高い状態から抵抗値が低い状態へ変化させる動作を書き込みと定義し、前記可変抵抗素子の抵抗値が低い状態から抵抗値が高い状態へ変化させる動作を消去と定義したとき、
前記書き込み動作及び前記消去動作の繰り返しによる、前記可変抵抗素子の前記書き込み動作後の抵抗値の変化に対応して、前記消去動作時に前記メモリセルに印加される電圧が変化する
ことを特徴とする記憶装置。
【請求項２】
異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子と、前記可変抵抗素子に直列接続された回路素子とから成るメモリセルを複数有し、前記メモリセルに情報を記憶させる記憶装置であって、
前記可変抵抗素子の抵抗値が高い状態から抵抗値が低い状態へ変化させる動作を書き込みと定義し、前記可変抵抗素子の抵抗値が低い状態から抵抗値が高い状態へ変化させる動作を消去と定義したとき、
前記書き込み動作及び前記消去動作の繰り返しによる、前記可変抵抗素子の前記書き込み動作後の抵抗値の変化に対応して、前記書き込み動作時に前記回路素子又は前記可変抵抗素子に印加される電圧又は電流が変化する
ことを特徴とする記憶装置。
【請求項３】
前記回路素子がＭＩＳトランジスタから成り、前記ＭＩＳトランジスタにより各前記メモリセルの前記可変抵抗素子へのアクセスが制御されると共に、前記抵抗値の変化に対応して、前記書き込み動作時に前記ＭＩＳトランジスタのゲートに印加されるゲート電圧が変化することを特徴とする請求項２に記載の記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性の可変抵抗素子によりメモリセルを構成した記憶装置に係わる。
【背景技術】
【０００２】
従来の記憶装置、特にフラッシュメモリを用いた記憶装置は、記憶データを保持するための電力が不要であることから、近年、盛んに用いられるようになっている。
特に、携帯電話装置を含む、携帯用の端末装置には、メモリとしてフラッシュメモリが多く用いられている。
【０００３】
このようなフラッシュメモリを用いた記憶装置においては、データの書き込み動作の速度が遅いという問題がある（例えば、非特許文献１参照。）。
【０００４】
【非特許文献１】日経エレクトロニクス，２００２．１１．１８号，ｐ．１３０
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、本出願人は、先に、上述したフラッシュメモリよりも優れた特性を持ちうる、不揮発性の可変抵抗素子を提案している。
【０００６】
この可変抵抗素子の膜構成は、例えば、図８の断面図に示すように、２つの電極１０１，１０２の間に導体膜１０３と絶縁体膜１０４を持つ膜構成になっている。導体膜１０３から絶縁体膜１０４に向かって電流Ｉｗが流れるように電圧をかけると、可変抵抗素子１０５が低抵抗に変化してデータが書き込まれ、絶縁体膜１０４から導体膜１０３に向かって電流Ｉｅが流れるように電圧をかけると、可変抵抗素子１０５が高抵抗に変化してデータが消去される。
【０００７】
この構成の可変抵抗素子１０５は、フラッシュメモリ等と比較して、単純な構造でメモリセルを構成することができるため、素子のサイズ依存性がなく、大きい信号を得ることができるため、スケーリングに強いという特長を有する。
また、抵抗変化によるデータ書き込み速度を例えば５ｎ秒程度と速くすることができ、また低電圧（例えば１Ｖ程度）かつ低電流（例えば２０μＡ程度）で動作させることができるという利点を有する。
【０００８】
しかしながら、この可変抵抗素子１０５に対して、データの書き込み及びデータの消去を多くの回数（例えば１０万回以上）繰り返して行った後には、可変抵抗素子１０５の抵抗値が変化していくことがある。特に、繰り返し回数の増大に伴って、書き込み後の低抵抗の状態の抵抗値が、より低く変化していくことがある。
【０００９】
このように可変抵抗素子の書き込み後の抵抗値（低抵抗の状態）が変化していく様子を、図９のグラフに示す。図９は、データの書き込み及び消去のサイクルを繰り返したときの、可変抵抗素子の書き込み後の抵抗値とサイクル数との関係を示している。なお、それぞれの抵抗値は、メモリセル１２０ビット分の可変抵抗素子の抵抗値を平均した値である。
図９より、抵抗値が、初期の７．８ｋΩから、１００万回（１０６回）のサイクル後には２．８ｋΩにまで低下することがわかる。
【００１０】
書き込み後の可変抵抗素子の抵抗値が低下していくと、可変抵抗素子へ電圧がかかりにくくなることから、次に消去を行う際に、消去エラーを起こしたりすることがある。
【００１１】
上述した問題の解決のために、本発明においては、データの記録が良好に行われる記憶装置を提供するものである。
【課題を解決するための手段】
【００１２】
本発明の記憶装置は、異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子と、この可変抵抗素子に直列接続された回路素子とから成るメモリセルを複数有し、メモリセルに情報を記憶させる記憶装置であって、可変抵抗素子の抵抗値が高い状態から抵抗値が低い状態へ変化させる動作を書き込みと定義し、可変抵抗素子の抵抗値が低い状態から抵抗値が高い状態へ変化させる動作を消去と定義したとき、書き込み動作及び消去動作の繰り返しによる可変抵抗素子の書き込み動作後の抵抗値の変化に対応して、消去動作時にメモリセルに印加される電圧が変化するものである。
【００１３】
上述の本発明の記憶装置の構成によれば、可変抵抗素子と、この可変抵抗素子に直列接続された回路素子とから、メモリセルが構成されているので、書き込み動作時や消去動作時にメモリセルに印加される電圧は、可変抵抗素子及び回路素子にそれぞれ分圧される。
そして、書き込み動作及び消去動作の繰り返しによる可変抵抗素子の書き込み動作後の抵抗値の変化に対応して、消去動作時にメモリセルに印加される電圧が変化することにより、書き込み動作及び消去動作の繰り返しによって可変抵抗素子の抵抗値が変化して、可変抵抗素子と回路素子との分圧比が変化したとしても、消去動作時に可変抵抗素子にかかる電圧（分圧）をほぼ一定に維持することが可能になる。
【００１４】
本発明の記憶装置は、異なる極性の電圧を印加することにより、抵抗状態が高抵抗状態と低抵抗状態との間を可逆的に変化する可変抵抗素子と、この可変抵抗素子に直列接続された回路素子とから成るメモリセルを複数有し、メモリセルに情報を記憶させる記憶装置であって、可変抵抗素子の抵抗値が高い状態から抵抗値が低い状態へ変化させる動作を書き込みと定義し、前記可変抵抗素子の抵抗値が低い状態から抵抗値が高い状態へ変化させる動作を消去と定義したとき、書き込み動作及び消去動作の繰り返しによる可変抵抗素子の書き込み動作後の抵抗値の変化に対応して、書き込み動作時に回路素子又は可変抵抗素子に印加される電圧又は電流が変化するものである。
【００１５】
上述の本発明の記憶装置の構成によれば、可変抵抗素子と、この可変抵抗素子に直列接続された回路素子とから、メモリセルが構成されているので、書き込み動作時や消去動作時にメモリセルに印加される電圧は、可変抵抗素子及び回路素子にそれぞれ分圧される。
書き込み後の可変抵抗素子の抵抗値は、可変抵抗素子の電流−電圧特性（Ｉ−Ｖ特性）及び回路素子の電流−電圧特性（Ｉ−Ｖ特性）により決まる状態（動作点）となり、それ以上は変化しなくなる。これに対して、回路素子又は可変抵抗素子に印加される電圧又は電流の大きさを変更することにより、書き込み後の可変抵抗素子の抵抗値（動作点）を、変更することが可能になる。
そして、本発明の記憶装置では、書き込み動作及び消去動作の繰り返しによる可変抵抗素子の書き込み動作後の抵抗値の変化に対応して、書き込み動作時に回路素子又は可変抵抗素子に印加される電圧又は電流が変化する。これにより、回路素子又は可変抵抗素子に印加される電圧又は電流の変化によって、可変抵抗素子の書き込み動作後の抵抗値を変化させることができるため、書き込み動作及び消去動作の繰り返しによる可変抵抗素子の書き込み動作後の抵抗値の変化を相殺して、可変抵抗素子の書き込み動作後の抵抗値をほぼ一定に維持することが可能になる。
【発明の効果】
【００１６】
上述の本発明によれば、書き込み動作及び消去動作の繰り返しに伴う変化を抑制して、消去動作時に可変抵抗素子にかかる電圧（分圧）を、或いは、可変抵抗素子の書き込み動作後の抵抗値を、ほぼ一定に維持することが可能になることにより、消去エラーを生じることなく、消去動作を正しく安定して行うことができる。
即ち、データの記録を良好に行うことができる。
従って、動作が安定した、信頼性の高い記憶装置を実現することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の記憶装置の実施の形態を説明する。本発明では、可変抵抗素子をメモリセルに使用して記憶装置を構成する。
【００１８】
まず、本発明の記憶装置に使用する可変抵抗素子の一形態の膜構成を図１に示す。
この可変抵抗素子５は、２つの電極１，２の間に導体膜３と絶縁体膜４を持つ膜構成になっている。即ち、図８に示した可変抵抗素子１０５と同様の膜構成である。
【００１９】
導体膜３の材料としては、例えば、Ｃｕ，Ａｇ，Ｚｎから選ばれる１つ以上の金属元素を含有する金属膜、合金膜（例えばＣｕＴｅ合金膜）、金属化合物膜等が挙げられる。
また、絶縁体膜４の材料としては、例えば、Ｇｄ２Ｏ３や、ＳｉＯ２等の絶縁体が挙げられる。
【００２０】
このような材料を用いた場合、導体膜３に含まれるＣｕ，Ａｇ，Ｚｎが、イオン化して陰極側に引き寄せられる性質を有する。なお、同様にイオン化しやすい性質を有する、Ｃｕ，Ａｇ，Ｚｎ以外の金属元素を用いてもよい。
従って、電極１，２間に、絶縁体膜４側の電極２が低電位になるように電圧を加えると、上向きの電流Ｉｗが流れ、金属元素のイオンが電極２に引き寄せられて、絶縁体膜４内に入っていく。そして、イオンが電極２まで到達すると、上下の電極１，２間が導通して抵抗値が下がることになる。このようにして、可変抵抗素子５へのデータ（情報）の書き込みが行われる。
一方、電極１，２間に、導体膜３側の電極１が低電位になるように電圧を加えると、下向きの電流Ｉｅが流れ、金属元素がイオン化して電極１に引き寄せられて、絶縁体膜４から抜けていくため、上下の電極１，２間の絶縁性が増して、抵抗値が上がることになる。このようにして、可変抵抗素子５に対してデータ（情報）の消去が行われる。
【００２１】
上述した変化を繰り返すことにより、可変抵抗素子５の抵抗値を、高抵抗状態と低抵抗状態との間で可逆的に変化させることができる。
実際には、絶縁体膜４中の金属元素のイオンの量によって、絶縁体膜４の抵抗値が変化しているので、絶縁体膜４を情報が記憶・保持される記憶層とみなすことができる。
【００２２】
この可変抵抗素子５を用いてメモリセルを構成し、メモリセルを多数設けることにより、メモリ（記憶装置）を構成することができる。
【００２３】
図１に示した構成の可変抵抗素子５に対して、書き込み及び消去を多数回繰り返していくと、前述したように書き込み後の低抵抗の状態の抵抗値が、より低く変化していくことがある。
【００２４】
続いて、本発明の一実施の形態として、図１に示した可変抵抗素子５を用いてメモリセルを構成した記憶装置の１つのメモリセルの回路構成図を図２に示す。
この記憶装置は、図２に示すように、図１に示した可変抵抗素子５とＭＩＳトランジスタ６とを直列に接続して、メモリセル１０が構成されている。
可変抵抗素子５の回路シンボルの矢印は、図１に示した書き込み時の電流Ｉｗと同様に上向きとなっている。消去時の電流Ｉｅはその逆の下向きである。
メモリセル１０のＭＩＳトランジスタ６側は、配線７に接続されており、メモリセル１０の可変抵抗素子５側は、接地電位に接続されている。
図２の構成のメモリセル１０では、ＭＩＳトランジスタ６により、各メモリセル１０の可変抵抗素子５へのアクセスが制御される。
【００２５】
次に、この記憶装置における、可変抵抗素子５を低抵抗状態から高抵抗状態へ変化させる、消去動作について説明する。
図３に示すように、配線７に消去電圧ＶＥを印加し、ＭＩＳトランジスタ６のゲートにゲート電圧ＶＧを印加して、このときメモリセル１０のＭＩＳトランジスタ６及び可変抵抗素子５に流れる下向きの電流をＩｅとして、ＭＩＳトランジスタ６と可変抵抗素子５との間の電位（可変抵抗素子５にかかる電圧に等しい）をＶとする。
【００２６】
そして、図３に示す消去電圧ＶＥと電位Ｖと可変抵抗素子５の書き込み後の抵抗値Ｒとの関係の一例を、図４に示す。図４は、縦軸を消去電圧、横軸を可変抵抗素子５の書き込み後の抵抗値Ｒとして、電位Ｖを等高線で示している。
【００２７】
ここで、比較対照として、本発明を採用せずに、消去電圧ＶＥを一定として消去動作を行った場合を考える。
そして、例えば、図４において、前述した書き込み・消去の繰り返しによって、可変抵抗素子５の書き込み後の抵抗値Ｒが８ｋΩから４ｋΩに変化したとすると、消去電圧ＶＥを０．８Ｖで一定とした場合には、図中破線で示すように、電位Ｖが０．６Ｖから０．４Ｖに変化する。電位Ｖが下がるので、可変抵抗素子５にかかる電圧が下がる。このため、消去動作を行っても、可変抵抗素子５の抵抗値を充分に高抵抗の状態に変えることができずに、消去エラーとなることがある。
【００２８】
これに対して、本実施の形態では、消去電圧ＶＥを、書き込み・消去の繰り返しによる、可変抵抗素子５の書き込み後の抵抗値Ｒの低下に対応して、印加する消去電圧ＶＥを徐々に高めていくように変化させる。
そして、図４において、前述した書き込み・消去の繰り返しによって、可変抵抗素子５の書き込み後の抵抗値Ｒが８ｋΩから４ｋΩに変化したとすると、例えば、消去電圧ＶＥを０．８Ｖから２．８Ｖまで徐々に高めていった場合には、図中実線で示すように、電位Ｖを０．６Ｖのままほぼ一定とすることができる。
これにより、書き込み後の抵抗値Ｒが変化する問題を解決することができる。
【００２９】
このように、本実施の形態では、可変抵抗素子５の書き込み後の抵抗値Ｒの低下に対応して消去電圧ＶＥを変化させるものである。
従って、予め可変抵抗素子５の繰り返し特性を求めておいて、その特性から、印加する消去電圧ＶＥを決めることになる。
例えば、繰り返しサイクル数と可変抵抗素子５の書き込み後の抵抗値Ｒとの関係を求めておいて、サイクル数に応じた消去電圧ＶＥを設定しておいて、サイクル数をカウントしていき、サイクル数に応じて消去電圧ＶＥを変えていけばよい。
或いは、例えば、可変抵抗素子５の書き込み後の抵抗値Ｒに応じた消去電圧ＶＥを設定しておいて、この書き込み後の抵抗値Ｒを検知して、抵抗値Ｒの変化に応じて消去電圧ＶＥを変えていけばよい。
【００３０】
上述の本実施の形態によれば、直列接続された可変抵抗素子５及びＭＩＳトランジスタ６からメモリセル１０が構成されているので、書き込み動作時及び消去動作時にメモリセル１０に印加される電圧は、可変抵抗素子５及びＭＩＳトランジスタ６にそれぞれ分圧される。
そして、書き込み動作及び消去動作の繰り返しによる、可変抵抗素子５の書き込み動作後の抵抗値Ｒの変化に対応して、消去動作時にメモリセル１０に印加される消去電圧ＶＥが変化する。これにより、書き込み動作及び消去動作の繰り返しによって可変抵抗素子５の抵抗値Ｒが変化して、可変抵抗素子５とＭＩＳトランジスタ６との分圧比が変化したとしても、図４に示したように、消去動作時に可変抵抗素子５にかかる電圧（分圧）Ｖをほぼ一定に維持することが可能になる。
【００３１】
本実施の形態によれば、このように書き込み動作及び消去動作の繰り返しに伴う変化を抑制して、消去動作時に可変抵抗素子５にかかる電圧（分圧）Ｖをほぼ一定に維持することが可能になるため、消去エラーを生じることなく、消去動作を正しく安定して行うことができる。
即ち、データの記録を良好に行うことができる。
従って、動作が安定した、信頼性の高い記憶装置を実現することができる。
【００３２】
次に、本発明の記憶装置の他の実施の形態を説明する。
本実施の形態の記憶装置では、先の実施の形態の記憶装置と同様に、図２に示したメモリセル１０を構成する。
さらに、本実施の形態では、図２に示したメモリセル１０の構成において、書き込み時にＭＩＳトランジスタ６のゲートに印加するゲート電圧ＶＧを制御することにより、可変抵抗素子５の書き込み後の抵抗値を任意に設定することができる、という特性を利用する。
以下、この特性について詳細に説明する。
【００３３】
まず、図１に示した可変抵抗素子５の電圧−電流変化を、図５に示す。
初期状態は、抵抗値が大きく電流が流れにくい状態（ＳＴ１）であるが、書き込み閾値電圧（図１の＋１．１Ｘ［Ｖ］、例えば数１００ｍＶ）以上の正の電圧を印加すると、電流が流れて抵抗値が低下していく（ＳＴ２）。
そして、可変抵抗素子５がオーミック特性へと変化し（ＳＴ３）、電流が電圧に比例して流れる状態となる。
その後、電圧を０Ｖに戻してもその抵抗値（低い抵抗値）を保持し続ける。
次に、負の電圧を可変抵抗素子５に印加し、印加電圧を大きくしていくと、消去閾値電圧（図１の−１．１Ｘ［Ｖ］、例えば数１００ｍＶ）で電流が減少し（ＳＴ４）、初期状態と同じ高抵抗へと変化する。
その後、電圧を０Ｖに戻してもその抵抗値（高い抵抗値）を保持し続ける（ＳＴ５）。
なお、図５では印加電圧の範囲を−２Ｘ〜＋２Ｘとしているが、印加電圧をそれ以上に大きくしても、この可変抵抗素子５では、抵抗値はほとんど変化しない。
【００３４】
図５に示した電圧−電流変化を利用して、可変抵抗素子５の書き込み後の抵抗値を設定することができる。
メモリセル１０に接続された配線７に印加した電圧Ｖ１（書き込み電圧ＶＷや消去電圧ＶＥ）は、可変抵抗素子５とＭＩＳトランジスタ６とに分圧される。
このとき、ＭＩＳトランジスタ６のオン抵抗値が可変抵抗素子５の高い抵抗値よりも充分低い構成であれば、可変抵抗素子５の抵抗値が高抵抗である状態では、印加した電圧Ｖ１のほとんどが可変抵抗素子５の両端に加わる。即ち、可変抵抗素子５の両端に加わる電圧Ｖについて、ほぼＶ＝Ｖ１となる。
【００３５】
ここで、可変抵抗素子５の閾値電圧Ｖｔｈよりも電圧Ｖが大きい（Ｖ＞Ｖｔｈ）場合には、書き込み動作が開始され、可変抵抗素子５の抵抗値Ｒが低下していく。これに伴い可変抵抗素子５の両端の電圧Ｖも減少していく。
やがて、可変抵抗素子５の両端の電圧Ｖがある電圧Ｖｍｉｎ（≧Ｖｔｈ）まで減少すると、可変抵抗素子５の抵抗値Ｒの減少が止まり、それ以上は抵抗値Ｒが減少しなくなる。これにより、可変抵抗素子５の両端の電圧ＶもＶｍｉｎで停止する。
これは、可変抵抗素子５の抵抗値Ｒの低下により可変抵抗素子５の両端の電圧Ｖが減少していくと、可変抵抗素子５に流れる電流（書き込み電流Ｉｗ）と可変抵抗素子５の両端の電圧Ｖとの関係が、可変抵抗素子５のＩ−Ｖ特性に近づいていき、このＩ−Ｖ特性に達したときにそれ以上は変化できなくなるからである。即ち、可変抵抗素子５のＩ−Ｖ特性に達した後に、可変抵抗素子５の抵抗値Ｒをさらに減少させるためには、今度は可変抵抗素子５の両端の電圧Ｖを増やす必要があるが、この電圧Ｖを増やすと可変抵抗素子５に流れる電流Ｉｗも増加し、可変抵抗素子５に直列接続されたＭＩＳトランジスタ６にも同じ電流Ｉｗが流れるため、電流Ｉｗの増加に対応してＭＩＳトランジスタ６の両端にかかる電圧（Ｖ１−Ｖ）も増加する。しかし、メモリセル１０への印加電圧Ｖ１が一定であり、各素子５，６の両端にかかる電圧（Ｖ，Ｖ１−Ｖ）はこの印加電圧Ｖ１を分圧しているので、両方を共に増やすことは不可能である。
このため、可変抵抗素子５のＩ−Ｖ特性に達した状態で、可変抵抗素子５の抵抗値Ｒの低下が止まり、各素子５，６の両端にかかる電圧（Ｖ，Ｖ１−Ｖ）がそれぞれ一定値となる。
以下、この状態をこのメモリセル１０の動作点と呼ぶ。本実施の形態の記憶装置のメモリセル１０では、この動作点において、書き込み動作が停止することになる。
この動作点における各素子５，６の両端の電圧及びメモリセル１０を流れる電流は、可変抵抗素子５のＩ−Ｖ特性とＭＩＳトランジスタ６のＩ−Ｖ特性とにより求めることができる。具体的には、例えば０側を起点として可変抵抗素子５のＩ−Ｖ特性（電圧−電流変化）を描き、例えばＶ１側を起点としてＭＩＳトランジスタ６のＩ−Ｖ特性（電圧−電流変化）を描き、これらのＩ−Ｖ特性（電圧−電流変化）の線の交点が動作点となる。なお、逆に０側を起点としてＭＩＳトランジスタ６のＩ−Ｖ特性（電圧−電流変化）を描き、Ｖ１側を起点として可変抵抗素子５のＩ−Ｖ特性（電圧−電流変化）を描いても、同様に動作点を求めることができる。
【００３６】
次に、印加電圧Ｖ１の極性を逆にして消去電圧ＶＥとして、消去動作を行うときには、可変抵抗素子５の抵抗値が低いため、可変抵抗素子５の両端にかかる電圧Ｖが可変抵抗素子５の消去閾値電圧よりも大きくなるように消去電圧ＶＥを設定する。
可変抵抗素子５の両端にかかる電圧Ｖが可変抵抗素子５の消去閾値電圧よりも大きければ、消去動作が開始され、可変抵抗素子５の抵抗値Ｒが増大していく。これに伴って可変抵抗素子５の分圧即ち可変抵抗素子５の両端にかかる電圧Ｖも増大するため、可変抵抗素子５の抵抗値Ｒの増大がさらに進行していく。可変抵抗素子５の抵抗値Ｒがある程度大きく（高抵抗に）なると、それ以上は抵抗値Ｒの増大が進行しなくなるため、ここで消去動作が停止することになる。
この状態における各素子５，６の両端の電圧及びメモリセル１０を流れる電流も、上述の動作点と同様に、可変抵抗素子５のＩ−Ｖ特性とＭＩＳトランジスタ６のＩ−Ｖ特性とにより求めることができる。
【００３７】
このようにメモリセル１０の両端に電圧Ｖ１を印加することにより、そのメモリセル１０の可変抵抗素子５の抵抗値Ｒを変化させて、メモリセル１０に情報の記録、即ち書き込みや消去を行うことができる。
【００３８】
ＭＩＳトランジスタ６は、ゲートに印加されるゲート電圧ＶＧの大きさによって、オン抵抗が変化し、Ｉ−Ｖ特性も変化する。
そこで、メモリセル１０のＭＩＳトランジスタ６のゲート電圧ＶＧを変更することにより、ＭＩＳトランジスタ６のＩ−Ｖ特性を変化させて、これにより動作点の位置を変えることが可能になる。
【００３９】
ここで、メモリセル１０の両端の電圧Ｖ１＝１．０Ｖとした場合の、ＭＩＳトランジスタのゲート電圧を変更したときの動作点の変化を、図６に示す。
図６に示すように、ＭＩＳトランジスタ６のゲート電圧ＶＧを、ＶＧ１，ＶＧ２，ＶＧ３（ＶＧ１＞ＶＧ２＞ＶＧ３）と変えることにより、ＭＩＳトランジスタ６のＩ−Ｖ特性が変化する。ＭＩＳトランジスタＴのゲート電圧ＶＧが大きいほど、電流がよく流れ、オン抵抗が低くなることから、Ｉ−Ｖ特性の曲線が図６中で上方になる。
そして、ＭＩＳトランジスタ６のゲート電圧ＶＧを、ＶＧ１，ＶＧ２，ＶＧ３と変えることにより、動作点もそれぞれＰ１，Ｐ２，Ｐ３と異なる点になり、動作点における可変抵抗素子５の抵抗値Ｒもそれぞれ異なることになる。
【００４０】
本実施の形態では、このような特性を利用して、繰り返しによる可変抵抗素子５の書き込み後の抵抗値Ｒの変動を見込んで、書き込み動作時にＭＩＳトランジスタ６に印加するゲート電圧ＶＧを変化させるプログラムを実行する。
例えば、繰り返し初期ではゲート電圧ＶＧ＝１．５Ｖに設定し、繰り返しサイクル数の増大に伴い、ＶＧ＝１．５Ｖ→１．０Ｖ→０．９Ｖ→０．８Ｖと、徐々にゲート電圧ＶＧを下げていくことにより、書き込みを行う。
これにより、可変抵抗素子５の書き込み後の抵抗値Ｒをほぼ一定に保つことが可能になる。
【００４１】
書き込み及び消去の繰り返しによって可変抵抗素子５の書き込み後の抵抗値Ｒが低くなっていくということは、図５に示した可変抵抗素子５のＩ−Ｖ特性のＳＴ３に沿った斜めの線（低抵抗状態）の勾配が大きくなることを示している。
ということは、ゲート電圧が一定の条件ではトランジスタ６のＩ−Ｖ特性は変化しないので、図６において、同じゲート電圧（例えばＶＧ１）に対する動作点の位置がトランジスタ６のＩ−Ｖ特性曲線上で左にシフトしていることになる。動作点がシフトしているので、可変抵抗素子５のＩ−Ｖ特性も変化していて、書き込み閾値電圧Ｖｔｈが低くなっていると考えられる。
本実施の形態では、この変化に対応して、ゲート電圧ＶＧを下げていくことにより、トランジスタ６のＩ−Ｖ特性の曲線を、図６の下方に変えることができるので、動作点も下方にシフトさせることができる。
これにより、可変抵抗素子５のＩ−Ｖ特性及び書き込み閾値電圧Ｖｔｈが変化しても、可変抵抗素子５の低抵抗状態即ち書き込み後の抵抗値Ｒ（図６のＩ−Ｖ特性の斜めの線の勾配）を、初期状態付近にほぼ維持することが可能になる。
【００４２】
ここで、プログラムの一形態として、繰り返し初期ではゲート電圧ＶＧを１．５Ｖに、１００サイクルで１．０Ｖに、１万サイクルで０．９Ｖに、１００万サイクルで０．８Ｖになるようにゲート電圧ＶＧを設定した。なお、消去動作時のゲート電圧ＶＧは一定としている。
この場合において、１２０ビットのメモリセル１０で可変抵抗素子５の抵抗値Ｒを測定し、その平均値を求めた。
求めた抵抗値Ｒ（平均値）を縦軸にとり、横軸にサイクル数をとり、抵抗値の変化を図７に示す。図７において、図中大きい●印が測定結果を示している。なお、図７では、比較対照として、図９に示した変化（ゲート電圧ＶＧが１．５Ｖで一定）を折れ線で示している。
図７より、上述したようにゲート電圧ＶＧをサイクル数の増大に対応して下げるように設定することにより、書き込み後の可変抵抗素子５の抵抗値Ｒを７５００Ω程度に維持できることがわかる。
【００４３】
このように本実施の形態では、可変抵抗素子５の書き込み後の抵抗値Ｒの低下に対応して書き込み動作時のＭＩＳトランジスタ６のゲート電圧ＶＧを変化させるので、予め可変抵抗素子５の繰り返し特性を求めておいて、この繰り返し特性とトランジスタの動作特性（ゲート電圧ＶＧとＩ−Ｖ特性との関係等）とから、印加するゲート電圧ＶＧを決めることになる。
【００４４】
ゲート電圧ＶＧを制御するには、コンピュータ等の制御装置とプログラム（ソフトウェア）を使用すればよい。そして、例えば、各メモリセル毎、或いはいくつかのメモリセル（１ワード、１行、１列等）毎に、書き込み・消去の繰り返しサイクル数をカウントして、カウントしたサイクル数を記憶する。サイクル数が所定数に達したら、そのメモリセル１０のＭＩＳトランジスタ６に書き込み動作時に印加するゲート電圧ＶＧを変更して（図７の場合はゲート電圧ＶＧを下げる）、次回以降の書き込み動作を実行する。
なお、カウントしたサイクル数の記憶は、例えば、記憶装置本体とは別の記憶手段、制御装置に接続された記憶装置（メモリ）や記憶媒体に記憶すればよい。
【００４５】
上述の本実施の形態によれば、直列接続された可変抵抗素子５及びＭＩＳトランジスタ６からメモリセル１０が構成されているので、書き込み動作時及び消去動作時にメモリセル１０に印加される電圧は、可変抵抗素子５及びＭＩＳトランジスタ６にそれぞれ分圧される。
書き込み後の可変抵抗素子５の抵抗値Ｒは、可変抵抗素子５の電流−電圧特性（Ｉ−Ｖ特性）及びＭＩＳトランジスタ６の電流−電圧特性（Ｉ−Ｖ特性）により決まる状態（動作点）となり、それ以上は変化しなくなる。これに対して、ＭＩＳトランジスタ６のゲート電圧ＶＧの大きさを変更することにより、書き込み後の可変抵抗素子５の抵抗値Ｒ（動作点）を、変更することが可能になる。
そして、本実施の形態では、書き込み動作及び消去動作の繰り返しによる可変抵抗素子５の書き込み動作後の抵抗値Ｒの低下に対応して、書き込み動作時にＭＩＳトランジスタ６に印加されるゲート電圧ＶＧが、低く変化する。
これにより、ゲート電圧ＶＧの変化によって、ＭＩＳトランジスタ６のＩ−Ｖ特性を変化させて動作点を動かすことができ、可変抵抗素子５の書き込み動作後の抵抗値Ｒを変化させることができるため、書き込み動作及び消去動作の繰り返しによる可変抵抗素子５の書き込み動作後の抵抗値Ｒの変化を相殺して、可変抵抗素子５の書き込み動作後の抵抗値Ｒをほぼ一定に維持することが可能になる。
【００４６】
本実施の形態によれば、このように書き込み動作及び消去動作の繰り返しに伴う変化を抑制して、可変抵抗素子５の書き込み動作後の抵抗値Ｒをほぼ一定に維持することが可能になるため、消去エラーを生じることなく、消去動作を正しく安定して行うことができる。
即ち、データの記録を良好に行うことができる。
従って、動作が安定した、信頼性の高い記憶装置を実現することができる。
【００４７】
なお、ゲート電圧ＶＧを制御する代わりに、書き込み時に配線に印加する電圧又は可変抵抗素子にかかる電圧を制御してもよい。また、電圧の代わりに電流を制御してもよい。
【００４８】
また、図７では、ゲート電圧ＶＧを、１．５Ｖ〜０．８Ｖの４つの段階で変化させている。このように段階状に変化させる代わりに、もっと細かく緩やかに変化させてもよい。
【００４９】
なお、上述した２つの実施の形態では、消去動作時の消去電圧ＶＥや書き込み動作時のゲート電圧ＶＧを変化させており、書き込み動作及び消去動作のうち、一方の動作時の電圧を変化させて、他方の動作時の電圧は変化させていないが、２つの実施の形態を組み合わせて、両方の動作時で電圧を変化させることも可能である。
このように組み合わせる場合、電圧の設定が複雑になるため、予めいろいろな設定条件で試行して適切な設定条件を見つける必要があるが、それぞれの電圧を変化させる幅を低減することが可能になる。
従って、例えば、記憶装置の構成、消費電力、回路構成等の制約により、消去電圧やゲート電圧を大きく変化させることが難しい場合には、組み合わせも有効であると考えられる。
【００５０】
本発明において、可変抵抗素子は、図１に示した可変抵抗素子５の構成に限定されるものではなく、その他の構成も可能である。
【００５１】
例えば、（１）図１とは積層順序を逆にして、絶縁体膜の上に導体膜を積層した構成、（２）導体膜が電極を兼ねる構成、（３）導体膜を設ける代わりに、導体膜に用いられる金属元素を絶縁体膜に含有させた構成、等が考えられる。
【００５２】
また、可変抵抗素子としては、前述した、イオン化しやすい金属元素と絶縁体膜とを有する可変抵抗素子以外にも、様々な構成がある。
その他の構成の可変抵抗素子であっても、記録の動作（書き込み及び消去に相当する動作）の繰り返しによって抵抗値等が変化していく可変抵抗素子であれば、本発明を適用して、抵抗値の変化による記録エラーの発生を抑制することが可能である。
【００５３】
本発明は、上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲でその他様々な構成が取り得る。
【図面の簡単な説明】
【００５４】
【図１】本発明に係る可変抵抗素子の一形態の膜構成を示す断面図である。
【図２】図１の可変抵抗素子を用いて構成したメモリセルの回路構成図である。
【図３】図２のメモリセルにおいて、消去動作における電圧や電流を説明する図である。
【図４】図３の消去電圧と電位と可変抵抗素子の書き込み後の抵抗値との関係の一例を示す図である。
【図５】図１の可変抵抗素子の電圧−電流変化を示す図である。
【図６】図２のＭＩＳトランジスタのゲート電圧を変更したときの動作点の変化を説明する図である。
【図７】本発明の記憶装置の他の実施の形態における、書き込み及び消去のサイクルを繰り返したときの、可変抵抗素子の書き込み後の抵抗値とサイクル数との関係を示す図である。
【図８】可変抵抗素子の膜構成を示す断面図である。
【図９】データの書き込み及び消去のサイクルを繰り返したときの、可変抵抗素子の書き込み後の抵抗値とサイクル数との関係を示す図である。
【符号の説明】
【００５５】
１，２  電極、３  導体膜、４  絶縁体膜、５  可変抵抗素子、６  ＭＩＳトランジスタ、７  配線、１０  メモリセル
【図１】
2008010035.tif 000003
【図２】
2008010035.tif 000004
【図３】
2008010035.tif 000005
【図４】
2008010035.tif 000006
【図５】
2008010035.tif 000007
【図６】
2008010035.tif 000008
【図７】
2008010035.tif 000009
【図８】
2008010035.tif 000010
【図９】
2008010035.tif 000011