(57)【要約】      （修正有）【課題】負荷が正常起動しない、あるいは起動に失敗する、という問題を解消する突入電流防止回路の提供。【解決手段】直流電源１の正電位端子と負電位端子間に接続された分圧抵抗２、３と、抵抗の接続点と負電位端子間に接続されたコンデンサ４と、抵抗の接続点と負電位端子間に直列に接続されたツェナーダイオード５と抵抗６と、ベースがツェナーダイオードと抵抗の接続点に接続されエミッタが負電位端子に接続されコレクタが起動信号端子１３に接続されたバイポーラトランジスタ７と、抵抗の接続点にゲートが接続され負電位端子にソースが接続され出力端子１２にドレインが接続されたＭＯＳＦＥＴ８と、ＭＯＳＦＥＴのゲート・ドレイン間に直列に接続されたコンデンサ９と抵抗１０とを備え、直流電源の印加時に、突入電流制限動作が完了してから負荷１４に対して起動信号端子から起動信号を送出する。【選択図】図１
2008220056.tif 000002
【特許請求の範囲】
【請求項１】
直流電源から電源供給を受ける負荷に並列に接続された入力コンデンサへの突入電流を制限する第１のトランジスタと、
前記直流電源からの入力電圧を分圧し時定数を設けて出力する、分圧抵抗及び第１のコンデンサを有する時定数回路と、
を備え、
前記第１のトランジスタの制御端子は、前記時定数回路の出力に接続されるとともに、第２のコンデンサを含む帰還回路を介して、前記第１のトランジスタの前記負荷に接続する側の端子に接続され、
突入電流の制限動作が完了し前記第１のトランジスタの制御端子の電圧が所定の電圧に達したときに、オン状態とされ、前記負荷を起動するための起動信号を活性状態として出力する第２のトランジスタをさらに備えている、ことを特徴とする突入電流防止回路。
【請求項２】
活性状態の前記起動信号が出力された後に、前記第１のトランジスタの制御端子の電圧を所定の電圧に保つように制御する回路を備えている、ことを特徴とする請求項１記載の突入電流防止回路。
【請求項３】
前記第１のトランジスタの制御端子と前記第２のトランジスタの制御端子との間に挿入された定電圧素子と、
前記第２のトランジスタの制御端子と、前記第１のトランジスタの前記直流電源に接続する側の端子との間に接続された抵抗と、
を備えている、ことを特徴とする請求項１記載の突入電流防止回路。
【請求項４】
直流電源の第１と第２の電源出力端子にそれぞれ接続される第１と第２の入力端子と、
負荷の第１と第２の電源入力端子にそれぞれ接続される第１と第２の出力端子と、
前記負荷に起動信号を供給する起動信号端子と、
を備え、
前記負荷の前記第１と第２の電源入力端子に並列に入力コンデンサが接続され、
前記第１の入力端子と前記第１の出力端子同士が接続され、
前記第２の入力端子と前記第２の出力端子との間に接続された第１のトランジスタと、
前記第１と第２の入力端子間の入力電圧を分圧し時定数を設けて出力する、分圧抵抗及び第１のコンデンサを有する時定数回路と、
を備え、
前記第１のトランジスタの制御端子は、前記時定数回路の出力に接続されるとともに、第２のコンデンサを含む帰還回路を介して、前記第１のトランジスタの前記第２の出力端子に接続する側の端子に接続されており、
前記第１のトランジスタの制御端子に一端が接続された定電圧素子と、
前記定電圧素子の他端と前記第２の入力端子の間に接続された抵抗と、
前記起動信号端子と前記第２の入力端子間に挿入され、制御端子が前記定電圧素子と前記抵抗の接続点に接続された第２のトランジスタと、
を備えている、ことを特徴とする突入電流防止回路。
【請求項５】
前記第１のトランジスタの制御端子の電圧から前記定電圧素子の端子間電圧を差し引いた電圧が、前記第２のトランジスタがオンする電圧に達すると前記第２のトランジスタがオンし、前記起動信号端子から、前記負荷に対して出力される起動信号が活性化される、ことを特徴とする請求項４記載の突入電流防止回路。
【請求項６】
直流電源の印加時、前記第１のトランジスタの制御端子には、前記時定数回路により生成される分圧電圧波形が印加され、前記第１のトランジスタの制御端子の電圧が閾値に達すると前記第１のトランジスタがオンし、前記第１のトランジスタの前記第２の出力端子に接続する側の端子の電圧が低下し始めると、前記帰還回路を介して、前記第１のトランジスタの制御端子が一定に保たれる制御が行われ、前記第１のトランジスタに流れる電流は一定値に制御される、ことを特徴とする請求項４記載の突入電流防止回路。
【請求項７】
前記第１のトランジスタがＭＯＳＦＥＴよりなる、ことを特徴とする請求項１又は４記載の突入電流防止回路。
【請求項８】
前記第２のトランジスタがバイポーラトランジスタよりなる、ことを特徴とする請求項１又は４記載の突入電流防止回路。
【請求項９】
前記帰還回路が、前記第２のコンデンサに直列に接続された抵抗を含む、ことを特徴とする請求項１又は４記載の突入電流防止回路。
【請求項１０】
直流電源から電源供給を受ける負荷に並列に接続された入力コンデンサへの突入電流を制限する突入電流防止方法であって、
前記直流電源と前記負荷の間に挿入され前記入力コンデンサへの突入電流を制限する第１のトランジスタの制御端子に、直流電源からの電圧を分圧し時定数を設けた分圧電圧を与え、
前記入力コンデンサと前記負荷の接続点に接続する、前記第１のトランジスタの端子電圧が、前記第１のトランジスタの制御端子に負帰還され、
突入電流の制限動作が完了し前記第１のトランジスタの制御端子の電圧が所定の電圧に達したときに、前記負荷を起動するための起動信号を出力する、
各工程を含む、ことを特徴とする突入電流防止方法。
【請求項１１】
前記起動信号が出力された後に、前記第１のトランジスタの制御端子の電圧を所定の電圧に保つように制御する、ことを特徴とする請求項１０記載の突入電流防止方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、突入電流防止回路と方法に関する。
【背景技術】
【０００２】
突入電流防止回路は、直流電流印加時に発生する突入電流を抑制するために、電源回路等に設けられる。この種の突入電流防止回路として、例えば特許文献１（特開２００５−４５９５７号公報）には、簡単な構成により突入電流を低く抑えるために、図３に示すような構成が開示されている。
【０００３】
図３を参照すると、直流電源１６に接続された負荷２５と、負荷２５と並列に接続された入力コンデンサ２６と、を備え、突入電流防止回路２０１は、入力コンデンサ２６への突入電流を抑制するＭＯＳＦＥＴ（ＭＯＳ電界効果トランジスタ）２０と、ＭＯＳＦＥＴ２０のゲート電圧を生成するためのバイアス抵抗１７、１８とコンデンサ１９を有する時定数回路と、ＭＯＳＦＥＴ２０のドレイン端子とゲート端子間に直列に接続された、コンデンサ２１と抵抗２２を備えている。
【０００４】
図３に示した突入電流防止回路２０１の動作の概略を説明する。スイッチ２７が閉じ、直流電源の印加時、ＭＯＳＦＥＴ２０のゲート電圧は抵抗１７からコンデンサ１９への充電動作により徐々に上昇する。ＭＯＳＦＥＴ２０のゲート電圧が閾値（VTH）に達すると、ＭＯＳＦＥＴ２０がオンとなり、ドレイン・ソース間に電流が流れ始めると共に、ドレイン・ソース間電圧（VDS）が低下し始める。このとき、ＭＯＳＦＥＴ２０のゲート端子には、コンデンサ２１と抵抗２２の帰還回路を介してドレイン端子の電圧低下の変動が帰還され、ＭＯＳＦＥＴ２０のゲート電圧はほぼ一定値に保たれる。この結果、ＭＯＳＦＥＴ２０に流れる電流（ドレイン・ソース間電流）はほぼ一定値に制御され、入力コンデンサ２６の端子電圧波形もランプ波形にて徐々に充電される。
【０００５】
次に、入力コンデンサへの充電完了を示す充電完了信号をＤＣ／ＤＣコンバータに供給する構成として、例えば特許文献２には、図４に示すような構成が示されている。図４を参照すると、このスイッチング電源装置において、直流・直流コンバータ（ＤＣ／ＤＣコンバータ）４１に電源を与える投入回路は、直流・直流コンバータ４１の正負電子入力端子に並列に接続されたコンデンサ３９（入力コンデンサ）を有し、直流・直流コンバータ４１は、コンデンサ３９を充電完了を示す充電完了信号を入力する信号入力端子ｄを有する。投入回路は、直流電源４０の正負電位端子間に直列に接続された抵抗３１及びツェナーダイオード３６と、ツェナーダイオード３６の端子間に並列に接続された、フォトカプラの一次側素子３７とＮＰＮ型のバイポーラトランジスタ３４の直列回路と、直流電源４０の負電位端子と投入回路の負電位端子間に接続されたＭＯＳＦＥＴ３５と、ＭＯＳＦＥＴ３５のドレイン・ソース間に接続された抵抗３３を備えている。トランジスタ３４のベースは抵抗３２を介してコンデンサ３９に負側端子に接続され、フォトカプラの二次素子３８の出力が充電完了信号として直流・直流コンバータ４１の充電完了信号端子に接続されている。
【０００６】
図４に示した投入回路の動作の概略を以下に説明する。スイッチング電源装置にステップ状の直流電圧を印加すると、図４のｃ点には、ステップ状の直流電圧を微分した電圧波形が現れ、トランジスタ３４がオンし、ＭＯＳＦＥＴ３５のゲート端子を閾値以下とし、ＭＯＳＦＥＴ３５がオフする。トランジスタ３４によりフォトカプラ（３７、３８）はオン状態となり、直流・直流コンバータ４１の充電完了信号端子をＬＯＷレベルに保持し、コンデンサ３９の充電が未了であることを伝達する。ｃ点の電位が減少し、トランジスタ３４のベース・エミッタ間電圧（VBE）よりも低下した時点でトランジスタ３４はオフし、抵抗３１を通してツェナーダイオード３６に電流が供給され、ツェナーダイオード３６の端子間電圧（ツェナー電圧）がＭＯＳＦＥＴ３５のゲート・ソース間電圧として印加される。このときコンデンサ３９の充電は完了しており、トランジスタ３４がオフになった時点で、フォトカプラ（３７、３８）もオフ状態となり、直流・直流コンバータ４１の充電完了信号端子をＨＩＧＨレベルとする。
【０００７】
【特許文献１】特開２００５−４５９５７号公報
【特許文献２】特開平４−８８８２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記した従来の回路は下記記載の問題点を有している。
【０００９】
図３の構成において、負荷２５がＤＣ／ＤＣコンバータ等の場合、突入電流防止回路２０１が入力コンデンサ２６へ充電動作中であり、入力コンデンサ２６の端子電圧が入力電圧（直流電源電圧）に達していない状態で、負荷２５が動作を開始することがある。このとき、突入電流防止回路２０１のＭＯＳＦＥＴ２０は、入力コンデンサ２６の充電電流を制限する動作を行っており、負荷２５（ＤＣ／ＤＣコンバータ）の動作により、ＭＯＳＦＥＴ２０の制限電流以上の電流が発生した場合、負荷２５（ＤＣ／ＤＣコンバータ）の動作に十分な電流を供給することはできず、入力コンデンサ２６の端子電圧の低下が発生し、この結果、負荷２５（ＤＣ／ＤＣコンバータ）が正常動作しない、あるいは、低電圧からの動作開示によって起動に失敗する、というという問題が生じる。
【００１０】
また、図３の構成において、ＭＯＳＦＥＴ２０のゲート・ソース間電圧は、直流電源１６からの入力電圧に応じて変動する。すなわち、入力電圧にしたがってＭＯＳＦＥＴ２０の動作点が変動してしまい、動作の安定性等の点で問題がある。特に、入力電圧の異常上昇等により、ＭＯＳＦＥＴ２０のゲート電圧の絶対最大定格を超え、破損する可能性もある。
【００１１】
一方、図４に示した構成の場合、直流電源４０から、直流・直流コンバータ４１への電源端子への電圧印加時に、直流・直流コンバータ４１の内部回路へのバイアス電流等による微小電流が流れていると、該電流が、投入回路の抵抗３２を介して、トランジスタ３４のベースに流れ込み、トランジスタ３４をオンさせる可能性がある。この場合、コンデンサ３９の充電後もトランジスタ３４はオフとはならず、フォトカプラ（３７、３８）はオン状態とされ、充電完了信号端子がＬＯＷレベルを保持する、という誤動作が生じることになる。すなわち、コンデンサ３９の充電後にも、充電完了信号が活性状態（ＨＩＧＨレベル）に設定されない可能性がある。
【００１２】
したがって、本発明の目的は、負荷が正常に起動しない、あるいは起動に失敗する、という問題を解消する突入電流防止回路と方法を提供することにある。
【００１３】
本発明の他の目的は、上記目的を解消しながら、入力電圧が広範囲に変化した場合にも安定動作を実現する突入電流防止回路と方法を提供することにある。
【００１４】
本発明のさらに他の目的は、上記目的を解消しながら、負荷側で発生する微小電流等による誤動作を回避し、信頼性を向上する突入電流防止回路と方法を提供することにある。
【課題を解決するための手段】
【００１５】
本願で開示される発明は、前記課題を解決するため、概略以下の構成とされる。
【００１６】
本発明に係る突入電流防止回路は、直流電源から電源供給を受ける負荷に並列に接続された入力コンデンサへの突入電流を制限する第１のトランジスタと、
前記直流電源からの入力電圧を分圧し時定数を設けて出力する、分圧抵抗及び第１のコンデンサを有する時定数回路と、
を備え、
前記第１のトランジスタの制御端子は、前記時定数回路の出力に接続されるとともに、第２のコンデンサを含む帰還回路を介して、前記第１のトランジスタの前記負荷に接続する側の端子に接続され、
突入電流の制限動作が完了し前記第１のトランジスタの制御端子の電圧が所定の電圧に達したときに、オン状態とされ、前記負荷を起動するための起動信号を活性状態として出力する第２のトランジスタをさらに備えている。
【００１７】
本発明において、活性状態の前記起動信号が出力された後に、前記第１のトランジスタの制御端子の電圧を所定の電圧に保つように制御する回路を備えている。
【００１８】
前記第１のトランジスタの制御端子と前記第２のトランジスタの制御端子との間に挿入された定電圧素子と、
本発明において、前記第２のトランジスタの制御端子と、前記第１のトランジスタの前記直流電源に接続する側の端子との間に接続された抵抗と、を備えている。
【００１９】
本発明に係る突入電流防止回路は、直流電源の第１と第２の電源出力端子にそれぞれ接続される第１と第２の入力端子と、負荷の第１と第２の電源入力端子にそれぞれ接続される第１と第２の出力端子と、前記負荷に起動信号を供給する起動信号端子と、を備え、前記負荷の前記第１と第２の電源入力端子に並列に入力コンデンサが接続され、前記第１の入力端子と前記第１の出力端子同士が接続されている。本発明は、前記第２の入力端子と前記第２の出力端子との間に接続された第１のトランジスタと、前記第１と第２の入力端子間の入力電圧を分圧し時定数を設けて出力する、分圧抵抗及び第１のコンデンサを有する時定数回路と、をさらに備え、前記第１のトランジスタの制御端子は、前記時定数回路の出力に接続されるとともに、第２のコンデンサを含む帰還回路を介して、前記第１のトランジスタの前記第２の出力端子に接続する側の端子に接続されている。本発明は、さらに、前記第１のトランジスタの制御端子に一端が接続された定電圧素子と、前記定電圧素子の他端と前記第２の入力端子の間に接続された抵抗と、前記起動信号端子と前記第２の入力端子間に挿入され、制御端子が前記定電圧素子と前記抵抗の接続点に接続された第２のトランジスタと、を備えている。
【００２０】
本発明において、前記第１のトランジスタの制御端子の電圧から前記定電圧素子の端子間電圧を差し引いた電圧が、前記第２のトランジスタがオンする電圧に達すると前記第２のトランジスタがオンし、前記起動信号端子から、前記負荷に対して出力される起動信号が活性化される。
【００２１】
本発明において、直流電源の印加時、前記第１のトランジスタの制御端子には、前記時定数回路により生成される分圧電圧波形が印加され、前記第１のトランジスタの制御端子の電圧が閾値に達すると前記第１のトランジスタがオンし、前記第１のトランジスタの前記第２の出力端子に接続する側の端子の電圧が低下し始めると、前記帰還回路を介して、前記第１のトランジスタの制御端子が一定に保たれる制御が行われ、前記第１のトランジスタに流れる電流は一定値に制御される。
【００２２】
本発明において、前記第１のトランジスタがＭＯＳＦＥＴよりなる。
【００２３】
本発明において、前記第２のトランジスタがバイポーラトランジスタよりなる。
【００２４】
本発明において、前記帰還回路が、前記第２のコンデンサに直列に接続された抵抗を含む。
【００２５】
本発明に係る方法は、直流電源から電源供給を受ける負荷に並列に接続された入力コンデンサへの突入電流を制限する突入電流防止方法であって、
前記直流電源と前記負荷の間に挿入され前記入力コンデンサへの突入電流を制限する第１のトランジスタの制御端子に、直流電源からの電圧を分圧し時定数を設けた分圧電圧を与え、
前記入力コンデンサと前記負荷の接続点に接続する、前記第１のトランジスタの端子電圧が、前記第１のトランジスタの制御端子に負帰還され、
突入電流の制限動作が完了し前記第１のトランジスタの制御端子の電圧が所定の電圧に達したときに、前記負荷を起動するための起動信号を出力する、
各工程を含む。
本発明に係る方法において、前記起動信号が出力された後に、前記第１のトランジスタの制御端子の電圧を所定の電圧に保つように制御する工程を含む。
【発明の効果】
【００２６】
本発明によれば、入力コンデンサの充電動作中に負荷の動作が開始し負荷が正常起動しない、あるいは起動に失敗する、という問題を回避することができる。これは、本発明においては、突入電流防止回路による突入電流制限動作が完了した後に負荷を起動する構成としたためである。
【００２７】
また、本発明によれば、入力電圧が広範囲に変化した場合にも安定動作を実現している。
【００２８】
さらに本発明によれば、負荷側で発生する微小電流等により起動信号が送出されないという誤動作を回避し、動作の信頼性を向上している。
【発明を実施するための最良の形態】
【００２９】
上記した本発明についてさらに詳細に説明すべく添付図面を参照して説明する。本発明に係る突入電流防止回路は、直流電源（１）の第１と第２の電源出力端子にそれぞれ接続される第１と第２の入力端子と、負荷（１４）の第１と第２の電源入力端子にそれぞれ接続される第１と第２の出力端子（１１、１２）と、負荷（１４）に起動信号を供給する起動信号端子（１３）と、を備え、負荷（１４）の第１と第２の電源入力端子に並列に入力コンデンサ（１５）が接続され、自回路の第１の入力端子と第１の出力端子（１１）同士が接続され、自回路の第２の入力端子と第２の出力端子（１２）との間に接続され、第１のトランジスタをなすＭＯＳＦＥＴ（８）と、自回路の第１と第２の入力端子間の入力電圧を分圧し時定数を設けて出力する、分圧抵抗（２、３）及び第１のコンデンサ（４）を有する時定数回路とを備えている。ＭＯＳＦＥＴ（８）のゲート端子（制御端子）は、時定数回路（２、３、４）の出力に接続されるとともに、第２のコンデンサ（９）を含む帰還回路を介して、ＭＯＳＦＥＴ（８）の第２の出力端子（１２）に接続する側の端子（ドレイン）に接続されている。さらに、ＭＯＳＦＥＴ（８）のゲート端子に一端が接続された定電圧素子（５）と、定電圧素子（５）の他端と、ＭＯＳＦＥＴ（８）の第２の入力端子に接続する側の端子（ソース）との間に接続された抵抗（６）と、起動信号端子（１３）と、ＭＯＳＦＥＴ（８）の第２の入力端子に接続する側の端子（ソース）との間に挿入され、ベース（制御端子）が定電圧素子（５）と抵抗（６）の接続点に接続され、第２のトランジスタをなすバイポーラトランジスタ（７）と、を備えている。
【００３０】
本発明の突入電流防止回路は、入力直流電源の印加時に、入力コンデンサ（１５）に対して発生する突入電流を制限すると共に、入力コンデンサ（１５）への充電が完全に完了してから、負荷（１４）に対して、信号端子（１３）から起動信号を送出する。以下実施例に即して説明する。
【実施例】
【００３１】
図１は、本発明の一実施例の構成を示す図である。本実施例の突入電流防止回路１０１は、直流電源１の負電位端子に接続される側の端子と、負電位の出力端子１２間に接続され、入力コンデンサ１５への突入電流を制限するためのＭＯＳＦＥＴ８と、直流電源１の電圧を分圧し時定数を設けて、ＭＯＳＦＥＴ８のゲート電圧を生成する、抵抗２及び抵抗３とコンデンサ４よりなる時定数回路と、時定数回路の出力（抵抗２、３とコンデンサ４の接続点）とＭＯＳＦＥＴ８のゲートとの接続点にカソードが接続されたツェナーダイオード５と、ツェナーダイオード５のアノードに一端が接続され、他端が、自回路の負電位端子（ＭＯＳＦＥＴ８のソース）に接続される抵抗６と、エミッタがＭＯＳＦＥＴ８のソースに接続され、ベースがツェナーダイオード５と抵抗６の接続点に接続されたＮＰＮ型のバイポーラトランジスタ７と、ＭＯＳＦＥＴ８のドレインとゲート間に直列に接続され、ドレインの電圧をゲートに帰還するコンデンサ９、抵抗１０とを備えている。直流電源１の正電位端子は、出力端子１１に接続されている。バイポーラトランジスタ７のコレクタは、起動信号端子１３に接続されている。負荷１４は、突入電流防止回路１０１の出力端子１１、１２に正電位端子、負電位端子が接続され、端子１３を起動信号として入力する。なお、図１において、図３と同様、抵抗３と直流電源１の負電位端子間にスイッチを備えている構成としてもよい。ＭＯＳＦＥＴ８のドレインとゲート間の帰還回路として、コンデンサ９のみを備えた構成としてもよい。
【００３２】
抵抗２、３とコンデンサ４からなる時定数回路はＭＯＳＦＥＴ８のゲート電圧を生成する。
【００３３】
ツェナーダイオード５と抵抗６とトランジスタ７は、ＭＯＳＦＥＴ８のゲート電圧が十分にバイアスされたことを検出して、起動信号ｅを送出する。
【００３４】
本実施例においては、直流電源１からの直流電圧の印加時に、入力コンデンサ１５に対して発生する突入電流を制限すると共に、入力コンデンサ１５への充電が完了してから、負荷１４に対して起動信号を送出する。すなわち、突入電流を制限するＭＯＳＦＥＴ８のゲート電圧をツェナーダイオード５、抵抗６、トランジスタ７で検出し、ＭＯＳＦＥＴ８において、突入電流制限動作が完了し、ＭＯＳＦＥＴ８のゲート電圧が十分に、バイアスされ、突入電流防止回路の動作が完了してから、起動信号を送出する構成としたことにより、突入電流防止回路の動作途中で負荷が動作して負荷が正常起動しない、起動が失敗する、という事態の発生を抑止することができる。
【００３５】
次に、図１に示した、本実施例の回路の動作について、図２に示すタイムチャートを参照して説明する。直流電源の印加時、突入電流防止回路１０１の入力には、図２のａのようなステップ状の電圧が印加されるが、ＭＯＳＦＥＴ８のゲート電圧は、抵抗２からコンデンサ４への充電動作により、図２のｂに示すようなランプ波形となる（図２のＴ１期間の電圧波形ｂ参照）。
【００３６】
次に、ＭＯＳＦＥＴ８のゲート電圧が閾値（VTH）に達すると、ＭＯＳＦＥＴ８はオン状態となり、ドレイン・ソース間に電流が流れ始めると共に、ＭＯＳＦＥＴ８のオン抵抗の減少に伴いＭＯＳＦＥＴ８のドレイン・ソース間電圧が低下し始める（図２のＴ２期間の電圧波形ｃ参照）。その際、ＭＯＳＦＥＴ８のゲート端子には、コンデンサ９と抵抗１０を介して、ドレイン・ソース間電圧の低下変動が帰還され、ＭＯＳＦＥＴ８のゲート電圧はほぼ一定値に保たれる（図２の期間Ｔ２の電圧波形ｂ参照）。よって、ＭＯＳＦＥＴ８のドレイン・ソース間電流はほぼ一定値に制御されることになり（図２の期間Ｔ２の電流波形ｄ参照）、入力コンデンサ１５への充電電流は一定に保たれる（突入電流制限動作）。この結果、入力コンデンサ１５の充電電圧波形もランプ波形となる。
【００３７】
突入電流制限動作の後、ＭＯＳＦＥＴ８のゲート電圧は再び上昇を開始し（図２の期間Ｔ３の電圧波形ｂ参照）、ＭＯＳＦＥＴ８のゲート電圧がツェナーダイオード５の動作電圧（ツェナー電圧VZ）とトランジスタ７のベース−エミッタ間電圧（VBE）の和の値に達すると（図２の期間Ｔ４以降）、バイポーラトランジスタ７がオンし、起動信号端子１３の電位をＬＯＷレベルとし、負荷１４に対して、ＬＯＷレベル（活性状態）の起動信号が送出される。なお、特に制限されないが、この例では、バイポーラトランジスタ７のコレクタが接続する起動信号端子１３は、例えば負荷１４側でＨＩＧＨ電位にプルアップされているものとし、バイポーラトランジスタ７のオン時に起動信号端子１３はＬＯＷレベルに遷移するものとする。なお、図１の回路構成を適宜変形し、起動信号の活性状態をＨＩＧＨレベルとする構成としてもよいことは勿論である。
【００３８】
以上説明したように、本発明においては、突入電流を制限するＭＯＳＦＥＴ８のゲート電圧をツェナーダイオード５、抵抗６、トランジスタ７で検出し、ＭＯＳＦＥＴ８での突入電流制限動作が完了し、ＭＯＳＦＥＴ８のゲート電圧が十分にバイアスされ突入電流防止回路の動作が完了した後、負荷１４に対して起動信号ｅを送出することにより、突入電流防止回路の動作途中で負荷が動作することを防止し、負荷が正常起動しない、起動失敗するということを防ぐことができる。例えば負荷１４として、ＤＣ／ＤＣコンバータを用いた場合に、入力電圧が低電圧であるために起動しないといった問題を回避することができる。起動信号を受ける負荷１４側では、該起動信号を、負荷１４内の図示されない内部回路（アナログ回路等）の活性化制御信号（動作イネーブル信号）等として用いてもよいし、負荷１４内の図示されないロジック回路のリセット信号として用いてもよいし、あるいは、負荷１４内の図示されないスタートアップ回路に入力して起動動作させる構成としてもよい。なお、本発明において、負荷１４はＤＣ／ＤＣコンバータに限定されるものでないことは勿論である。
【００３９】
前述したように、前記特許文献１の構成では、入力電圧の異常上昇等によりＭＯＳＦＥＴ２０のゲート電圧の絶対最大定格を超えて破損する可能性がある。これに対して、本発明では、ツェナーダイオード５のツェナー電圧とトランジスタ７のベース・エミッタ間電圧による定電圧機能を備え、入力電圧が広範囲に変動しても、ＭＯＳＦＥＴ５のゲート・ソース間電圧を定電圧に保ち、これにより、安定動作を確保している。
【００４０】
また、前記特許文献２の構成では、負荷側の微小電流の影響で、入力コンデンサへの充電完了後も、充電完了信号（起動信号）を活性化することができないという誤動作が生じる可能性がある。これに対して、本発明によれば、ＭＯＳＦＥＴ８を定電流動作させて入力コンデンサ１５を充電しているため、負荷１４の内部回路で微小電流が発生しても、ＭＯＳＦＥＴ８が充電電流と併せて電流を供給し、充電完了後は、ＭＯＳＦＥＴ８が完全にオンとなり、負荷１４の微小電流の供給を継続することができる。さらに、本発明においては、起動信号を送出するための回路（トランジスタ７、ツェナーダイオード５）は、微小電流が流れる回路とは分離されており、また、ＭＯＳＦＥＴ８のゲート電圧（負荷１４側の微小電流から分離されている）に応じて、活性状態の起動信号を出力するため、負荷１４に流れる微小電流等の影響により、コンデンサ１５が充電された後に起動信号が活性化されない、という誤動作を抑止している。
【００４１】
なお、図１の構成では、ＭＯＳＦＥＴ８をＮチャネル型ＭＯＳＦＥＴとして、自回路の負電位入力端子（直流電源１の負電位端子に接続する入力端子）と出力端子１２とにソースとドレインとをそれぞれ接続し、トランジスタ７をＮＰＮ型バイポーラトランジスタとする構成としたが、トランジスタの極性を変えてもよいことは勿論である。例えば、ＭＯＳＦＥＴ８をＰチャネル型として、自回路の正電位入力端子（直流電源１の正電位端子に接続する入力端子）と出力端子１１間にソース、ドレインをそれぞれ接続し、自回路の負電位入力端子と出力端子１２同士を接続し、トランジスタ７をＰＮＰ型バイポーラトランジスタとしてエミッタを自回路の正電位入力端子に接続し、抵抗２の一端を負電位入力端子に接続し、抵抗３の一端を正電位入力端子（Ｐチャネル型ＭＯＳＦＥＴのソースが接続する）に接続し、コンデンサ４、抵抗６の一端も正電位入力端子に接続し、抵抗１０の一端を接続する出力端子１１（Ｐチャネル型ＭＯＳＦＥＴのドレインが接続する）に接続する構成としてもよい。
【００４２】
以上、本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ制限されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００４３】
【図１】本発明の一実施例の構成を示す図である。
【図２】本発明の一実施例の動作を説明する波形図である。
【図３】特許文献１（特開２００５−４５９５７号公報）の突入電流防止回路の構成を示す図である。
【図４】特許文献２（特開平４−８８８２７号公報）の投入回路の構成を示す図である。
【符号の説明】
【００４４】
１、１６  直流電源
２、３、６、１０、１７、１８、２２  抵抗
４、９、１９、２１  コンデンサ
５  ツェナーダイオード
７  ＮＰＮ型バイポーラトランジスタ
８、２０  ＭＯＳＦＥＴ
１１、２３  正電位端子
１２、２４  負電位端子
１３  起動信号端子
１４、２５  負荷
１５、２６  入力コンデンサ
２７  スイッチ
３１、３２、３３、３６  抵抗
３４  ＮＰＮ型バイポーラトランジスタ
３５  ＭＯＳＦＥＴ（Ｎチャネル型ＭＯＳＦＥＴ）
３６  ツェナーダイオード
３７、３８  フォトカプラ
３９  コンデンサ
４０  直流電源
４１  直流・直流コンバータ
４２  負荷
１０１、２０１  突入電流防止回路
【図１】
2008220056.tif 000003
【図２】
2008220056.tif 000004
【図３】
2008220056.tif 000005
【図４】
2008220056.tif 000006