(57)【要約】      （修正有）【課題】面積効率が良く、しかも消費電力を削減できる可能な液晶表示装置の駆動装置を提供する。【解決手段】階調電圧のうちの粗い範囲を定める電圧値を発生する参照電圧発生器110と、データコードの上位ビットにより電圧範囲を表す値を取り出す第１のＤＡ変換器110と、データコードの下位ビットにより電圧範囲を表す値を取り出す第２のＤＡ変換器130と、第１および第２のＤＡ変換器の間に接続された双方向アナログバッファ120と、第２のＤＡ変換器130の出力をソースバスの選択された線に供給するデマルチプレクサ140と、第１のＤＡ変換器110と双方向アナログバッファ120の間に設けられ、双方向アナログバッファ120の正方向時には第１のＤＡ変換器110からのデータを双方向アナログバッファ120へ、逆方向時には、第２のＤＡ変換器130により得られたソース電圧をデマルチプレクサ140へ切り換えるスイッチＳＷ１とを備える。【選択図】図３
2008299129.tif 000002
【特許請求の範囲】
【請求項１】
ソースバスに供給される階調電圧により液晶表示素子を駆動する液晶表示装置の駆動装置であって、
前記階調電圧のうちの粗い範囲を定める電圧値を発生する参照電圧発生器と、
前記参照電圧発生器から、表示対象液晶セルに対する階調電圧を指定するデータコードの上位ビットにより電圧範囲を表す値を取り出す第１のデジタルアナログ変換器と、
前記第１のデジタルアナログ変換器により指定された電圧範囲内での詳細値を前記データコードの下位ビットにより選択するとともに、前記詳細値を選択的に出力可能な第２のデジタルアナログ変換器と、
前記第１および第２のデジタルアナログ変換器の間に接続された双方向アナログバッファと、
前記第２のデジタルアナログ変換器の出力をソースバスの選択された線に供給するデマルチプレクサと、
前記第１のデジタルアナログ変換器と前記双方向アナログバッファの間に設けられ、前記双方向アナログバッファの正方向時には前記第１のデジタルアナログ変換器からのデータを前記双方向バッファへ、逆方向時には、前記第２のデジタルアナログ変換器により得られたソース電圧を前記デマルチプレクサへ切り換えるスイッチとを備えた液晶表示装置の駆動装置。
【請求項２】
前記参照電圧発生器は、複数の直列接続された抵抗を有し、各接続点から抵抗分割による電圧を取り出すものである、請求項１に記載の液晶表示装置の駆動装置。
【請求項３】
前記双方向アナログバッファは、それぞれゲートが入出力端となる差動トランジスタ対と、前記入出力端の一方に印加された電圧により前記入出力端の他方の電圧を早期に安定させる出力端電圧引き上げ／引き下げ回路を有することを特徴とする請求項１に記載の液晶表示装置の駆動装置。
【請求項４】
前記差動トランジスタ対のうちの入力側に発生する電圧により、出力端に電圧を供給するように相補的に開閉される複数のスイッチ対を備えた請求項３に記載の液晶表示装置の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置の駆動装置に関するもので、特により小さい構成で高速表示が可能なものに関する。
【背景技術】
【０００２】
液晶表示装置においては、階調表示が不可欠であり、ある画素について表示を行う場合、階調に対応するデータコードが駆動装置に与えられ、駆動装置側ではこのデータコードに対応する電圧信号に変換し、当該画素の液晶セルにドレインが接続された薄膜トランジスタのソース線に与え、その薄膜トランジスタのゲートか接続されたゲート線に必要な期間ゲートを開くための高電圧を与えることにより、該電圧信号を液晶セルに与えて透過率を変化させ、所望の画像を得る。
【０００３】
この場合、データコードと駆動電圧との関係はリニアではなく、ガンマ曲線と言われる特性を有している。このガンマ曲線に応じた電圧を得るための従来の模式的構成を図１に示す。
【０００４】
ここではデータ対電圧が図示された曲線の関係にあり、これから２５６階調の電圧を得るものとし、データコードは０から２５５まで、すなわち８ビットのデータが与えられ、このデータから所望の電圧を得ている。
【０００５】
まず、電圧範囲を得るために、電源とアース間に直列接続された１８個の抵抗分割器を有する参照電圧発生器１０より抵抗分割により取り出されたV0からV16までの１７種類の電圧を得るようにし、１６の電圧範囲をデータの上位４ビットを用いて４ビットスイッチマトリクスで選択し、電圧範囲を示すVnとVn+1を出力する。この選択された電圧範囲における１６種類の電圧のうちのいずれかをデータの下位４ビットを用いて４ビットリニアデジタルアナログ変換器（DAC）３０により得るようにしている。図１の例では電圧範囲V14-V15内の電圧をデータコード２２３から２３９に割り当てられた電圧のいずれかを出力することになる。
【０００６】
図２はカラー液晶表示装置のソースバスにソース電圧を印加する駆動装置の概略構成を示すブロック図であり、図１と同じ部分には同じ参照番号を付与している。また、図２は３色の２列分の液晶セルへ電圧を供給する部分を代表して示している。
【０００７】
今、第ｎ番目の列のある画素の赤の液晶セルに印加される電圧データが与えられたとすると、図１で説明したのと同様に、参照電圧発生器１０から１７種類の電圧値が取り出され、これらの間の１６種類の電圧範囲が、４ビットDA変換器である電圧セレクタ２０により、電圧データの上位４ビットにより表示すべき画素列のソースバスに印加される電圧範囲に対応する２つの電圧値VnとVn+1が出力されて４ビット下位ビットDA変換器３１に与えられ、この電圧範囲内でのデータ値に対応する電圧が得られる。この電圧はバッファ４１で安定化され、１：３のデマルチプレクサ５１により赤の画素ラインのソースバスSB1Rに印加される。なお、各ソースバスには大きな電圧変動により表示動作が遅れることを防止するため、プリチャージ回路６０が設けられている。
【０００８】
このような構成により、ある列のソースバスに電圧を印加する場合、最初にプリチャージを行い、第１列の赤列の準備とドライブを行い、次に第１列の緑列の準備とドライブを行い、続いて第１列の青列の準備とドライブを行う。
【０００９】
このような構成中、電圧セレクタ２０およびリニアＤＡＣは各ラインに設けられるものは全く同じ構成である。従って、デマルチプレクサを高速化し、選択比を図１における１：３から１：６，１：１２と増加させることにより、必要な回路面積を半分、四分の一へと削減できることになる。
【特許文献１】米国特許公開２００４−０１７４３４７号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、このような構成では、依然として高速化が困難である。  
すなわち、前段の電圧選択の部分では、抵抗分割器のインピーダンス、およびスイッチマトリクスをなすトランジスタのインピーダンスおよびリニアＤＡＣにおける単位キャパシタによって速度が制限され、後段の部分ではアナログバッファ自体の速度、デマルチプレクサのインピーダンス、ソースバスの寄生容量などにより速度が制限される。
【００１１】
これを解決するために、電圧セレクタとリニアＤＡＣの間にもう一つアナログバッファを追加し、デマルチプレクサの選択比を上げるためにアナログバッファを高性能化することが考えられる。
【００１２】
しかしながら、このようなアプローチでは追加および改良されたアナログバッファは追加の占有面積を必要とし、消費電力も増加することになる。
【００１３】
したがって、本発明は、より簡単な構成で面積効率が良く、しかも消費電力を削減できる液晶表示装置の駆動装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明によれば、ソースバスに供給される階調電圧により液晶表示素子を駆動する液晶表示装置の駆動装置であって、
前記階調電圧のうちの粗い範囲を定める電圧値を発生する参照電圧発生器と、
前記参照電圧発生器から、表示対象液晶セルに対する階調電圧を指定するデータコードの上位ビットにより電圧範囲を表す値を取り出す第１のデジタルアナログ変換器と、
前記第１のデジタルアナログ変換器により指定された電圧範囲内での詳細値を前記データコードの下位ビットにより選択するとともに、前記詳細値を選択的に出力可能な第２のデジタルアナログ変換器と、
前記第１および第２のデジタルアナログ変換器の間に接続された双方向アナログバッファと、
前記第２のデジタルアナログ変換器の出力をソースバスの選択された線に供給するデマルチプレクサと、
前記第１のデジタルアナログ変換器と前記双方向アナログバッファの間に設けられ、前記双方向アナログバッファの正方向時には前記第１のデジタルアナログ変換器からのデータを前記双方向バッファへ、逆方向時には、前記第２のデジタルアナログ変換器により得られたソース電圧を前記デマルチプレクサへ切り換えるスイッチとを備えた液晶表示装置の駆動装置が提供される。
【発明の効果】
【００１５】
本発明による駆動回路は双方向アナログバッファを使用しているので、セットアップ時もドライブ時もアナログバッファを通るため、信号が早期に安定し、従来の倍の速度で動作することができ、そのため、デマルチプレクサの選択比を大きくとってソースドライバ自体の数を削減できる。これにより、より簡単な構成で面積効率が良く、しかも消費電力を削減できる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して、本願発明の実施例を説明する。
【００１７】
図３は、本発明にかかる液晶表示装置の駆動装置の概略構成を示すブロック図であり、従来の構成を示す図２と対比して説明する。
【００１８】
電圧範囲を得るための参照電圧発生器１０は図２に示されたものと全く同じであり、電源とアース間に直列接続された１８個の抵抗分割器を有し、抵抗分割により取り出されたV0からV16までの１７種類の電圧を得るものである。この１７種類の電圧は１７ビットバスにより、ソースドライバユニット１００の電圧セレクタ１１０に与えられる。この電圧セレクタ１１０は４ビットDA変換器である。
【００１９】
電圧セレクタ１１０では、与えられたデータの上位４ビットから、電圧範囲を示す電圧値VnとVn+1を出力するが、ここでは簡略化のために単に電圧値Ｖが出力されるものとし描いてある。
【００２０】
この電圧値VはスイッチＳＷ１を介して双方向アナログバッファ１２０に与えられ、その右方向出力はキャパシタを基本構成に有する４ビットリニアデジタルアナログ変換器（Ｃ−DAC）１３０に与えられる。このDAC１３０はデータの下位４ビットから、指定された電圧範囲内における１６種類の電圧のうちのいずれかを得る。
【００２１】
ところで、双方向アナログバッファ１２０は信号の流れを反対方向に切り換えることができ、ニアデジタルアナログ変換器（Ｃ−DAC）１３０からの出力を先ほどの出力側を入力端子として受け付けてバッファ作用を行い、入力側を出力端子として出力する。
【００２２】
スイッチＳＷ１を出力側に切り換えると、バッファ出力であるソース電圧は１：１２のデマルチプレクサ１３０に与えられ、このデマルチプレクサで選択されたソースバスＳＢに供給される。なお、ソースバスには正規電圧を印加する前に一定レベルまで充電させるプリチャージ回路１５０も設けられている。
【００２３】
図４は、双方向アナログバッファ１２０の詳細な構成を示す回路図である。
【００２４】
この回路は差動増幅器をベースにするもので、ソースおよびゲートがそれぞれ共通接続され、ｐチャネルトランジスタＴＰ１およびＴＰ２のドレインにｎチャネルトランジスタＴＮ１およびＴＮ２のドレインがそれぞれ接続され、これらのｎチャネルトランジスタＴＮ１およびＴＮ２のソースは共通接続されてｎチャネルトランジスタＴＮ３のソースにドレインに接続され、そのソースは接地されている。
【００２５】
トランジスタＴＮ１のゲートは入出力端子［Ａ］、トランジスタＴＮ２のゲートは入出力端子［Ｂ］となり、これらは相補的、すなわち一方が入力端子であるときた他方は出力端子となるように機能する。
【００２６】
トランジスタＴＰ１およびＴＰ２のゲート共通接続点とそれぞれのドレインとの間にはスイッチＳＷ１およびＳＷ２が設けられている。また、電流源ＰＳの高電圧側はｐチャネルトランジスタＴＰ１およびＴＰ２のソース共通接続点に接続され、低電圧側はドレインとゲートが接続されて自己バイアスされたｎチャネルトランジスタＴＮ４を介して接地されている。
【００２７】
電源ＰＳの高電圧側は、直列接続されたｐチャネルトランジスタＴＰ３とｎチャネルトランジスタＴＮ５を介して接地されており、トランジスタＴＰ３のゲートはスイッチ３を介してトランジスタＴＮ１のドレインと接続され、スイッチ４を介してトランジスタＴＮ２のドレインと接続されている。
【００２８】
また、トランジスタＴＰ３とＴＮ５の接続点は、スイッチＳＷ５を介して入出力端子［Ｂ］に、スイッチＳＷ６を介して入出力端子［Ａ］に接続される。
【００２９】
これらのスイッチのうち、ＳＷ１とＳＷ２、ＳＷ３とＳＷ４、ＳＷ５とＳＷ６はそれぞれ相補対をなし、いずれか一方がＯＮ、他方がＯＦＦとなるようになっている。
【００３０】
次に、以上のような構成における動作を説明する。
【００３１】
図５は、図３に示した回路を用いてソースバスを順次動作させる様子を示す概念図であり、動作前にまずプリチャージ回路１５０を用いて各ソースバスをプリチャージしておき、第１のコラムについてセットアップを行った後にドライブを行い、続いて第２のコラムについてセットアップを行った後にドライブを行うように、順次カラムが変わるごとにセットアップとドライブを行う様子が示されている。
【００３２】
図６は、セットアップ段階（ａ）とドライブ段階（ｂ）における信号の流れを示す模式図である。
【００３３】
（ａ）のセットアップ段階では、スイッチＳＷ１は電圧セレクタ１１０と双方向バッファ１２０とを接続するように切り換えられ、電圧セレクタ１１０で選択された電圧は双方向アナログバッファ１２０を介してリニアＣ−ＤＡＣ１３０において、コードデータに応じた電圧が作成される。
【００３４】
次の（ｂ）のドライブ段階では、双方向バッファ１２０は入力と出力が逆転し、スイッチＳＷ１はデマルチプレクサ１４０側に切り換えられるので、リニアＣ−ＤＡＣ１３０でコードデータに応じて作成された電圧は双方向バッファ１２０とスイッチＳＷ１を介してデマルチプレクサ１４０に送られ、デマルチプレクサ１４０で１２本のソースバスのうちの指定されたものに供給される。
【００３５】
図７および図９は、双方向バッファ１２０の動作を示す回路図である。
【００３６】
図７はセットアップ段階に相当し、双方向バッファ１２０を正方向のバッファとして用いる場合であり、入出力端子［Ａ］を入力端子として、入出力端子［Ｂ］を出力端子として用いる。そしてスイッチＳＷ１、ＳＷ４、ＳＷ６は開放され、ＳＷ２、ＳＷ３、ＳＷ５は閉じられる。
【００３７】
この場合、入力端子［Ａ］に印加された電圧により、トランジスタＴＮ１は導通してトランジスタＴＰ１で流れる電流の範囲内で電流を流すため、トランジスタＴＮ１のドレイン側の電圧によってトランジスタＴＰ３が電流を流す。スイッチＳＷ５が導通されているので、出力端子であるトランジスタＴＮ２のゲートに電圧がかかり、トランジスタＴＮ２は導通するが、このトランジスタはトランジスタＴＮ１と対構造をなしているため、トランジスタＴＮ２には電流ミラー作用でＴＮ１と同じ電流が流れようとする。トランジスタＴＮ２のドレイン電圧がトランジスタＴP１およびＴP２の共通ゲート電圧になるため、出力端子［Ｂ］には平衡して安定した電圧が現れることになる。この電圧はリニアＣ−ＤＡＣ１４０に供給されてデータコードの下位ビットデータに応じた
電圧が形成される。
【００３８】
図８はこのリニアＣ−ＤＡＣ１４０の構成を示す回路図であり、一端が接地された５つの並列キャパシタを有しており、それらの容量はCを単位容量として１C、１C、２Ｃ、４Ｃ、８Ｃである。これらのキャパシタは、それぞれ容量と直列に設けられたスイッチＳＷ１１、ＳＷ１２、ＳＷ１３、ＳＷ１４、ＳＷ１５を有しており、それぞれデータ中のＤｒｅｆ、Ｄ０、Ｄ１、Ｄ２、Ｄ３によりスイッチの開閉が決定され、１Ｃから１６Ｃまでのキャパシタ容量に対して充電が行われる。
【００３９】
ドライブ段階では図９に示すように、図８のリニアＣ−ＤＡＣ１４０に蓄積された電荷により得られた電圧が双方向バッファ１２０を介して取り出される。
【００４０】
このため、双方向バッファ１２０は逆方向のバッファとして用いる。このため、図９に示すように、入出力端子［Ｂ］を入力端子として、入出力端子［Ａ］を出力端子として用いる。そしてスイッチＳＷ１、ＳＷ４、ＳＷ６を閉じ、ＳＷ２、ＳＷ３、ＳＷ５は開放される。
【００４１】
この場合の動作は、図７の場合と同様であり、入力端子［Ｂ］に印加された電圧により、トランジスタＴＮ２は導通してトランジスタＴＰ２で流れる電流の範囲内で電流を流すため、トランジスタＴＮ２のドレイン側の電圧によってトランジスタＴＰ３が電流を流す。トランジスタＳＷ６が導通されているので、出力端子であるトランジスタＴＮ１のゲートに電圧がかかり、トランジスタＴＮ１は導通するが、このトランジスタはトランジスタＴＮ２と対構造をなしているため、トランジスタＴＮ１には電流ミラー作用でＴＮ２と同じ電流が流れようとする。トランジスタＴＮ１のドレイン電圧がトランジスタＴＰ１およびＴＰ２の共通ゲート電圧になるため、出力端子［Ａ］には平衡して安定した電圧が現れることになる。この電圧はスイッチＳＷ１が切り換えられることにより、デマルチプレクサにデータコードに応じた電圧が送られることになる。
【００４２】
以上は、簡略化した説明であり、現実には図５におけるセットアップは２段階で行われる。
【００４３】
図１０はこの様子を模式的に表現したもので、セットアップ段階がセットアップ１とセットアップ２の２つの段階からなっていることが明らかである。
【００４４】
この様子は全体の動作を模式的に示す図１１からも明らかである。
【００４５】
図８を再度参照すると、セットアップ１段階では、すべてのスイッチＳＷ11〜SW15は閉じられ、アナログバッファからの入力はVｎであるのですべてのキャパシタはVnに充電される。
【００４６】
次に、セットアップ２の段階では、SW11は閉じられるが、SW12〜SW15はデータコードに応じてその開閉が制御される。
【００４７】
そして、ドライブ時にはすべてのスイッチを閉じてこのアナログバッファから電圧が取り出される。
【００４８】
このように、セットアップ時には電圧セレクタから２つの電圧ＶｎとＶｎ＋１を取り出すことにより電圧範囲が決まり、リニアＣ−ＤＡＣ１４０においてソースバスへ供給される電圧が正確に決まる。
【００４９】
後半のドライブ段階は図６で説明したのと同様である。
【００５０】
図１２は本発明にかかる液晶表示装置の駆動装置における動作を従来の場合と比較して説明した波形図である。
【００５１】
同図によれば、セットアップ段階で、リニアＣ−ＤＡＣの高電圧側の充電ノードＶｃｈと低電圧側の充電ノードＶｃｌにおける電圧変化に着目するべきである。
【００５２】
すなわち、参照電圧発生器から得て電圧セレクタのＤＡＣで電圧ＶｎとＶｎ＋１を取り出す場合、従来は、参照電圧発生器の抵抗列やトランジスタのインピーダンス、さらにＤＡＣの寄生容量などのため、ノードＶｃｈおよびＶｃｌにおける電圧変化は緩慢であり、かなり長いセットアップ期間を必要とする。また、ドライブ期間においても、基板電位の上昇はバッファアンプの特性に依存して緩慢である。
【００５３】
これに対し、本発明にかかる駆動装置においては、セットアップ時とドライブ時の２回バッファアンプを通過するため、ノードＶｃｈおよびＶｃｌにおける電圧変化はスピードアップされ、電圧が安定するまでの時間が従来に比べ高速である。このため、従来のセットアップの時間内でドライブまでを行うことが可能である。
【００５４】
この結果、デマルチプレクサの選択比を上げてその分バッファアンプの構成を減少させることができる。
【００５５】
以上の実施例はあくまで例として記載しており、限定的なものではなく、当業者が通常行う変形等は本願発明の範囲に含まれる。
【図面の簡単な説明】
【００５６】
【図１】データコードから駆動電圧を得るための従来の模式的構成を示す図である。
【図２】カラー液晶表示装置のソースバスにソース電圧を印加する従来の駆動装置の概略構成を示すブロック図である。
【図３】本発明にかかる液晶表示装置の駆動装置の概略構成を示すブロック図である。
【図４】双方向アナログバッファ１２０の詳細な構成を示す回路図である。
【図５】図３に示した回路を用いてソースバスを順次動作させる様子を示す概念図である。
【図６】セットアップ段階（ａ）とドライブ段階（ｂ）における信号の流れを示す模式図である。
【図７】双方向バッファ１２０の順方向動作を示す回路図である。
【図８】リニアＣ−ＤＡＣ１４０の構成を示す回路図である。
【図９】双方向バッファ１２０の逆方向動作を示す回路図である。
【図１０】２段階セットアップの様子を模式的に表現したものである。
【図１１】全体の動作を模式的に示す図である。
【図１２】本発明にかかる液晶表示装置の駆動装置における動作を従来の場合と比較して説明した波形図である。
【符号の説明】
【００５７】
１０  参照電圧発生器
１１０  電圧セレクタ
１２０  双方向アナログバッファ
１３０  リニア４ビットＤＡＣ
１４０  デマルチプレクサ
SB1R、SB1G、SB1R、SB2R、SB2G、SB2B  ソースバス
【図１】
2008299129.tif 000003
【図２】
2008299129.tif 000004
【図３】
2008299129.tif 000005
【図４】
2008299129.tif 000006
【図５】
2008299129.tif 000007
【図６】
2008299129.tif 000008
【図７】
2008299129.tif 000009
【図８】
2008299129.tif 000010
【図９】
2008299129.tif 000011
【図１０】
2008299129.tif 000012
【図１１】
2008299129.tif 000013
【図１２】
2008299129.tif 000014