(57)【要約】【課題】リダンダンシ演算処理時間を短縮してＤＵＴのテストコストを削減できるメモリ検査方法およびメモリ検査装置を提供すること。【解決手段】フェイルセル救済のためのリダンダンシ演算処理にあたり、ラインフェイル情報に基づきラインフェイル救済処理を行う第１段階の処理と、ラインフェイル救済処理を行ったラインに対してサーチ対象から外すためのマスク情報を設定した後残フェイルビット情報のみを取得して残フェイルビット救済処理を行う第２段階の処理、を行うことを特徴とするメモリ検査方法およびメモリ検査装置。【選択図】                    図１
2008065897.tif 000002
【特許請求の範囲】
【請求項１】
フェイルセル救済のためのリダンダンシ演算処理にあたり、
ラインフェイル情報に基づきラインフェイル救済処理を行う第１段階の処理と、
ラインフェイル救済処理を行ったラインに対してサーチ対象から外すためのマスク情報を設定した後残フェイルビット情報のみを取得して残フェイルビット救済処理を行う第２段階の処理、
を行うことを特徴とするメモリ検査方法。
【請求項２】
フェイルの状況に応じて、ラインフェイル救済処理を行ったラインに対してサーチ対象から外すためのマスク情報を設定した後残フェイルビット情報のみを取得して残フェイルビット救済処理を行う第２段階の処理を選択的に行うことを特徴とする請求項１記載のメモリ検査方法。
【請求項３】
ラインフェイル情報に基づきラインフェイル救済処理を行うラインフェイル処理系と、
ラインフェイル救済処理を行ったラインに対してサーチ対象から外すためのマスク情報を設定した後残フェイルビット情報のみを取得して残フェイルビット救済処理を行う残フェイルビット処理系を備え、
フェイルセル救済のためのリダンダンシ演算処理を行うように構成されたメモリ検査装置。
【請求項４】
フェイルの状況に応じて、ラインフェイル救済処理を行ったラインに対してサーチ対象から外すためのマスク情報を設定した後残フェイルビット情報のみを取得して残フェイルビット救済処理を行う残フェイルビット処理系を選択的に駆動することを特徴とする請求項３記載のメモリ検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ検査方法およびメモリ検査装置に関し、詳しくは、リダンダンシ演算の高速化に関するものである。
【背景技術】
【０００２】
近年の半導体メモリには、高集積化に伴い製造工程におけるある程度の不良メモリセルの発生はやむを得ないという前提に基づき、複数の予備メモリセル（以下スペアセルという）が設けられている。そして、メモリ検査装置による試験で不良セル（以下フェイルセルという）が検出された場合には、レーザーで被試験半導体メモリ（以下ＤＵＴという）内の所定のパターンを切断し、フェイルセルをスペアセルに置き換える。これによりフェイルセルを救済でき、フェイルセルに起因するＤＵＴの不良を救済できる。このような不良救済に必要なデータは、リダンダンシ演算装置で作成される。
【０００３】
リダンダンシ演算装置では、ＤＵＴから得られるフェイル情報に基づき、フェイルセル救済のためのリダンダンシ演算処理が行われる。ここで、リダンダンシ演算に基づくＤＵＴの測定をリダンダンシ測定という。
【０００４】
リダンダンシ演算は、通常、メモリ検査装置内に設けられたリダンダンシ演算専用ＣＰＵにより、所定の規則的な処理に基づいたアルゴリズムに従って行われる。
【０００５】
ＤＵＴからフェイルセルが検出されると、検出されたフェイルセルのそれぞれに列スペアセルと行スペアセルを組み合わせて割当てて全てのフェイルを救済できるか否かを判断し、救済可能と判断した場合には、割当てた置換アドレス情報をメモリ検査装置の制御部に対して出力する。
【０００６】
【特許文献１】特開２００２−３６７３９６
【０００７】
図５は、特許文献１に記載されているリダンダンシ測定機能を有する従来のメモリ検査装置の一例を示すブロック図である。メモリ検査装置１は、フェイル検出装置２、リダンダンシ演算装置３および制御部４とで構成されている。
【０００８】
フェイル検出装置２は、ＤＵＴ５が有するメモリセルのフェイルセルを検出し、検出したフェイルデータを図６に示すようにフェイルメモリ６に書き込んだ後、バッファメモリ７を介してリダンダンシ演算装置３に送る。
【０００９】
リダンダンシ演算装置３は、フェイル検出装置２から送られたフェイルデータに基づいて、ＤＵＴ５の不良救済に必要となるデータを作成し、制御部４に送る。なお、ＤＵＴ５は、不良を救済するためのスペアセルを内蔵している。
【００１０】
リダンダンシ演算装置３は、例えばコンピュータによって構成され、このコンピュータが、ロードされるリダンダンシ演算プログラムを実行することにより、その機能が実現される。
【００１１】
制御部４は、リダンダンシ演算装置３から送られたデータを用いてリダンダンシ測定を行う。
【００１２】
図７は、従来のリダンダンシ演算処理の流れの一例を示すフローチャートである。はじめにフェイルサーチを実行して(ステップＳＰ１)、フェイル情報を取得する(ステップＳＰ２)。続いて、フェイル情報に基づきラインフェイルの有無を判断する(ステップＳＰ３)。ラインフェイルがある場合にはラインフェイル救済処理を行う(ステップＳＰ４)。ラインフェイル救済処理後、残フェイルビットの有無を判断する(ステップＳＰ５)。残フェイルビットがある場合には残フェイルビット救済処理を行う(ステップＳＰ６)。ステップＳＰ３でラインフェイルがない場合はステップＳＰ５の処理にスキップし、ステップＳＰ５において残フェイルビットがない場合は一連のリダンダンシ演算処理を終了する。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかし、このような従来のリダンダンシ演算処理フローにおいて、フェイルビットが多数存在する場合には、フェイル情報の取得に要する時間が長くなってしまい、ラインフェイル判定処理も複雑になり、一連のリダンダンシ演算処理に要する時間が長くなることは避けられず、ＤＵＴのテストコストを押し上げる要因になるという問題があった。
【００１４】
本発明は、このような従来の問題点に着目したものであり、その目的は、リダンダンシ演算処理時間を短縮してＤＵＴのテストコストを削減できるメモリ検査方法およびメモリ検査装置を提供することにある。
【課題を解決するための手段】
【００１５】
このような課題を達成する請求項１の発明は、フェイルセル救済のためのリダンダンシ演算処理にあたり、ラインフェイル情報に基づきラインフェイル救済処理を行う第１段階の処理と、ラインフェイル救済処理を行ったラインに対してサーチ対象から外すためのマスク情報を設定した後残フェイルビット情報のみを取得して残フェイルビット救済処理を行う第２段階の処理、を行うことを特徴とするメモリ検査方法である。
【００１６】
請求項２の発明は、請求項１記載のメモリ検査方法において、フェイルの状況に応じて、ラインフェイル救済処理を行ったラインに対してサーチ対象から外すためのマスク情報を設定した後残フェイルビット情報のみを取得して残フェイルビット救済処理を行う第２段階の処理を選択的に行うことを特徴とする。
【００１７】
請求項３の発明は、ラインフェイル情報に基づきラインフェイル救済処理を行うラインフェイル処理系と、ラインフェイル救済処理を行ったラインに対してサーチ対象から外すためのマスク情報を設定した後残フェイルビット情報のみを取得して残フェイルビット救済処理を行う残フェイルビット処理系を備え、フェイルセル救済のためのリダンダンシ演算処理を行うように構成されたメモリ検査装置である。
【００１８】
請求項４の発明は、請求項３記載のメモリ検査装置において、フェイルの状況に応じて、ラインフェイル救済処理を行ったラインに対してサーチ対象から外すためのマスク情報を設定した後残フェイルビット情報のみを取得して残フェイルビット救済処理を行う残フェイルビット処理系を選択的に駆動することを特徴とする。
【発明の効果】
【００１９】
これらにより、リダンダンシ演算処理時間を短縮してＤＵＴのテストコストを削減できるメモリ検査方法およびメモリ検査装置を実現できる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明について、図面を用いて説明する。図１は本発明の一実施例の主要部を示すブロック図である。本発明のメモリ検査装置１０には、リダンダンシ処理機能として、ラインフェイル処理系２０と残フェイルビット処理系３０の２系統が設けられている。
【００２１】
ラインフェイル処理系２０は、ラインフェイル情報条件設定部２１、ラインフェイルサーチ実行部２２、ラインフェイル情報取得部２３、ラインフェイル判定部２４、ラインフェイル救済処理部２５などで構成されている。
【００２２】
残フェイルビット処理系３０は、フェイルマスク情報設定部３１、フェイルサーチ実行部３２、残フェイル情報取得部３３、残フェイルビット判定部３４、残フェイルビット救済処理部３５などで構成されている。
【００２３】
このように構成される本発明に基づくメモリ検査装置１０のリダンダンシ処理機能は、図２のフローチャートに示すように２段階のフェイルサーチを実行することになる。はじめに、ラインフェイルサーチにあたりラインフェイル情報を確定するための条件をラインフェイル情報条件設定部２１のハードウェアにより設定する(ステップＳＰ１)。次に、ラインフェイルサーチ実行部２２がラインフェイルサーチを実行して(ステップＳＰ２)、ラインフェイル情報取得部２３はラインフェイル情報を取得する(ステップＳＰ３)。続いて、ラインフェイル判定部２４は、ラインフェイル情報取得部２３が取得したラインフェイル情報に基づきラインフェイルの有無を判断する(ステップＳＰ４)。ラインフェイル救済処理部２５は、ラインフェイルがある場合にはラインフェイル救済処理を行う(ステップＳＰ５)。
【００２４】
ラインフェイル救済処理後、フェイルマスク情報設定部３１は、ラインフェイル救済処理が確定したラインを次のサーチ対象から外すようにマスク情報を設定する(ステップＳＰ６)。マスク情報設定後、フェイルサーチ実行部３２がラインフェイルサーチを実行して(ステップＳＰ７)、残フェイル情報取得部３３は残フェイル情報を取得する(ステップＳＰ８)。続いて、残フェイルビット判定部３４は、残フェイル情報取得部３３が取得した残フェイルビット情報に基づき残フェイルビットの有無を判断する(ステップＳＰ９)。残フェイルビット救済処理部３５は、残フェイルビットがある場合には残フェイルビット救済処理を行う(ステップＳＰ１０)。これにより、一連のリダンダンシ演算処理を終了する。
【００２５】
図３および図４の具体的なフェイルデータ例を用いて説明する。ラインフェイル情報条件設定部２１に、ラインフェイル情報サーチ条件としてたとえばＸ＝３ｂｉｔ、Ｙ＝３ｂｉｔを設定する。この確定条件のＸ＝３ｂｉｔ、Ｙ＝３ｂｉｔは、Ｘライン、Ｙラインのそれぞれについて、３ｂｉｔ以上のフェイルビットが存在する場合にはラインフェイル情報として取り込むように判断することを意味する。
【００２６】
サーチ範囲に図３のようなフェイルビットが存在する場合、ラインフェイルサーチ実行部２２は、ラインフェイル情報としてＸラインについては１と３のラインを検出し、Ｙラインについては０と７のラインを検出してラインフェイル情報取得部２３に取り込む。すなわち、Ｘ方向のフェイルビットに着目すると、０，２，４，５ラインには各１ｂｉｔ、１ラインには５ｂｉｔ、３ラインには８ｂｉｔ、４，５ラインには各２ｂｉｔある。Ｙ方向のフェイルビットに着目すると、０ラインには８ｂｉｔ、１，２，３，６ラインには各２ｂｉｔ、４，５ラインには各１ｂｉｔ、７ラインには３ｂｉｔある。そこで、ラインフェイルサーチ実行部２２は、３ｂｉｔ以上のフェイルビットが存在する場合にはラインフェイル情報としてラインフェイル情報取得部２３に取り込む。
【００２７】
ラインフェイル判定部２４がこれらのラインフェイル情報をラインフェイルと判断することにより、ラインフェイル救済処理部２５は、これらラインフェイルと判断されたラインに対する救済処理を行う。
【００２８】
フェイルマスク情報設定部３１は、ラインフェイル救済処理が実施されたＸ方向のライン１と３およびＹ方向のライン０と７に対して、図４に示すように次のサーチ対象から外すためのマスク情報を設定する。
【００２９】
フェイルサーチ実行部３２は図４をサーチ対象としてフェイルサーチを行い、残フェイル情報取得部３３はフェイルビット（６，６）の情報を残フェイルビット情報として取得する。残フェイルビット判定部３４は、残フェイル情報取得部３３が取得した残フェイルビット情報に基づきフェイルビット（６，６）を残フェイルビットと判断する。残フェイルビット救済処理部３５は、フェイルビット（６，６）に対して残フェイルビット救済処理を行う。
【００３０】
このように、本発明では、フェイルビットが多数存在する場合でも、第１段階でラインフェイル情報を取得してラインフェイル救済処理を行い、第２段階ではラインフェイル救済処理を行ったラインに対してサーチ対象から外すためのマスク情報を設定した後残フェイルビット情報のみを取得して残フェイルビット救済処理を行うので、フェイル情報取得に要する時間を従来に比べて大幅に短縮できる。
【００３１】
また、ラインフェイル情報とするためのサーチ条件を明確に設定できることからラインフェイル判定も簡単に行うことができ、ラインフェイル救済処理に要する時間も短縮できる。
【００３２】
また、ラインフェイル救済処理では救済されなかったフェイルビット情報にのみ着目して残フェイルビット判定および残フェイルビット救済処理を行うので、これら残フェイルビットの救済処理に要する時間も短縮できる。
【００３３】
なお、ラインフェイル情報を用いて救済可否判定を行うことにより、救済能力を超えたラインフェイルが存在するＤＵＴに対する一連のリダンダンシ演算処理を比較的初期の適切な時点で打ち切ることができ、効率のよいメモリ検査が行える。
【００３４】
さらに、あらかじめサーチ範囲の全フェイルビット数を取得しておき、フェイルビット数が比較的少ない場合は既存のフェイルサーチを行い、フェイルビット数が比較的多い場合は本発明に基づく２段階フェイルサーチを行うなど、ＤＵＴの状況に応じて最適なサーチ方法を選択することにより、リダンダンシ演算処理時間をさらに短縮できる。
【００３５】
以上説明したように、本発明によれば、リダンダンシ演算処理時間を短縮してＤＵＴに対するテストコストを削減できるメモリ検査方法およびメモリ検査装置を提供することができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施例の主要部を示すブロック図である。
【図２】図１のリダンダンシ演算処理の流れの一例を示すフローチャートである。
【図３】ラインフェイル救済処理前のフェイル情報パターン例図である。
【図４】ラインフェイル救済処理後のフェイル情報パターン例図である。
【図５】従来のメモリ検査装置の一例を示すブロック図である。
【図６】図５におけるフェイル検出装置の一例を示すブロック図である。
【図７】従来のリダンダンシ演算処理の流れの一例を示すフローチャートである。
【符号の説明】
【００３７】
１０  メモリ検査装置
２０  ラインフェイル処理系
２１  ラインフェイル情報条件設定部
２２  ラインフェイルサーチ実行部
２３  ラインフェイル情報取得部
２４  ラインフェイル判定部
２５  ラインフェイル救済処理部
３０  残フェイルビット処理系
３１  フェイルマスク情報設定部
３２  フェイルサーチ実行部
３３  残フェイル情報取得部
３４  残フェイルビット判定部
３５  残フェイルビット救済処理部
【図１】
2008065897.tif 000003
【図２】
2008065897.tif 000004
【図３】
2008065897.tif 000005
【図４】
2008065897.tif 000006
【図５】
2008065897.tif 000007
【図６】
2008065897.tif 000008
【図７】
2008065897.tif 000009