(57)【要約】【課題】高電圧発生回路の出力を必要最小限の電圧に抑えることが可能な回路構成の除電装置を提供することを目的とする。【解決手段】本除電装置Ｚでは、両高電圧発生回路７、８に二次スイッチＳＷａ、ＳＷｂをそれぞれ設け、未作動の高電圧発生回路７、８については二次スイッチＳＷａ、ＳＷｂを開放させ、高インピーダンス状態に制御している。これにより、未作動の高電圧発生回路７、８を、作動中の高電圧発生回路７、８から切り離すことが出来る。以上のことから、作動中の高電圧発生回路７、８の出力電圧を下げることなく、そのまま放電電極５に印加できる。このような構成であれば、正負の高電圧発生回路７、８の出力が必要最小限のレベル（放電電極５が放電を開始する放電開始電圧より若干高いレベル）で済むので、高電圧発生回路７、８の低コスト化並びに小型化を図ることが可能となる。【選択図】図１
2008123912.tif 000002
【特許請求の範囲】
【請求項１】
電源と、
前記電源から供給される電源電圧をもとに、第一の出力端子に正極性の高電圧を発生させる正極性の高電圧発生回路と、
前記電源から供給される電源電圧をもとに、第二の出力端子に負極性の高電圧を発生させる負極性の高電圧発生回路と、
前記第一の出力端子と前記第二の出力端子の両端子に共通接続される放電電極と、
前記正極性の高電圧発生回路と前記電源を電気的に接続する第一の電路に介設され、同電路を開閉する第一のスイッチング手段と、
前記負極性の高電圧発生回路と前記電源を電気的に接続する第二の電路に介設され、同電路を開閉する第二のスイッチング手段と、
前記第一のスイッチング手段及び、第二のスイッチング手段を交互に開閉制御する制御を繰り返し行う制御手段と、を備え前記放電電極に正負の高電圧を交互に発生させることで正負のイオンを生成する除電装置において、
前記放電電極から前記負極性の高電圧発生回路を経由してアースラインに連なる第三の電路に介設され、前記第一の出力端子に正極性の高電圧が発生しているときに、前記第三の電路を開放する第一の回路インピーダンス切替手段と、
放電電極から前記正極性の高電圧発生回路を経由してアースラインに連なる第四の電路に介設され、前記第二の出力端子に負極性の高電圧が発生しているときに、前記第四の電路を開放する第二の回路インピーダンス切替手段と、を備えたことを特徴とする除電装置。
【請求項２】
前記負極性の高電圧発生回路が、二組の半波整流回路を組み合わせた倍電圧整流回路を、所定組直列接続した回路構成であるものにおいて、
前記半波整流回路を構成する各ダイオードが、前記放電電極と前記アースラインとの間において、互いに順方向直列接続されていて前記第三の電路を構成するとともに、
これら前記第三の電路を構成する各ダイオードのうち、前記アースラインに最も近いダイオードとアースとの間に位置して前記第一の回路インピーダンス切替手段を設けてあることを特徴とする請求項１に記載の除電装置。
【請求項３】
前記正極性の高電圧発生回路が、二組の半波整流回路を組み合わせた倍電圧整流回路を、所定組直列接続した回路構成であるものにおいて、
前記半波整流回路を構成する各ダイオードが、前記放電電極と前記アースラインとの間において、互いに順方向直列接続されていて前記第四の電路を構成するとともに、
これら前記第四の電路を構成する各ダイオードのうち、前記アースラインに最も近いダイオードとアースとの間に位置して前記第二の回路インピーダンス切替手段を設けてあることを特徴とする請求項１又は請求項２に記載の除電装置。
【請求項４】
前記第一の回路インピーダンス切替手段と前記第二の回路インピーダンス切替手段は共に、動作信号に基づいてスイッチングする半導体スイッチング素子より構成されるとともに、
前記制御手段から出力される前記第一、第二のスイッチング手段を開閉制御するための制御信号が、前記両回路インピーダンス切替手段とされた両半導体スイッチング素子に前記動作信号として与えられ前記両半導体スイッチング素子をスイッチングさせる構成としてあることを特徴とする請求項１ないし請求項３のいずれか一項に記載の除電装置。
【請求項５】
前記第一、第二の回路インピーダンス切替手段は、半導体成分に炭化ケイ素を含む、半導体スイッチング素子により構成されていることを特徴とする請求項１ないし請求項４のいずれか一項に記載の除電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、正負のイオンを生成する除電装置に関する。
【背景技術】
【０００２】
従来より、放電電極から正極性のイオンと、負極性のイオンを交互に放出させ、これらイオンを帯電している被除電対象物に吹きかけることにより、被除電対象物を除電する除電装置が提供されている。
この種の除電装置においては、例えば、特許文献１に示すものがある。このものは、図１０に示すように、電源１０１からの出力電圧を、正極性及び負極性の高電圧発生回路１０３，１０４（対をなす高電圧発生回路）に交互に供給して、これら高電圧発生回路１０３，１０４からの正負の高電圧を放電電極１０７に印加するものである。
【０００３】
具体的には、スイッチ１０２ａ，１０２ｂ（電源供給スイッチ）を介して電源１０１と両高電圧発生回路１０３，１０４とが接続され、これらスイッチ１０２ａ，１０２ｂは、スイッチ制御回路１０５からの制御信号により交互にオンされるようになっている。両高電圧発生回路１０３，１０４の出力端子の間には、互いに直列接続された２つの抵抗１０６ａ，１０６ｂ（インピーダンス素子）が接続されており、この共通接続点に放電電極１０７が接続された構成とされている。
【０００４】
その動作は、まず、スイッチ制御回路１０５により、スイッチ１０２ａがオンされると、正極性の高電圧発生回路１０３のコンデンサ群１０３ａが充電されることによって正の高電圧が生成される。そして、その出力電圧が抵抗１０６ａ，１０６ｂに印加され、負極性の高電圧発生回路１０４側に接続された抵抗１０６ｂの分担電圧が放電電極１０７に印加される。放電電極１０７では、印加電圧がコロナ放電の放電開始電圧に達するとコロナ放電が起こり正のイオンが発生する。
【０００５】
一方、スイッチ１０２ｂがオンされると、負極性の高電圧発生回路１０４ａのコンデンサ群１０４ａが充電されることによって負の高電圧が生成される。そして、その出力電圧が抵抗１０６ａ，１０６ｂに印加され、正極性の高電圧発生回路に接続された抵抗１０６ａの分担電圧が放電電極１０７に印加される。放電電極１０７では、印加電圧がコロナ放電の放電開始電圧に達するとコロナ放電が起こり負のイオンが発生する。
【特許文献１】特開２０００−５８２９０公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記回路構成においては、放電電極１０７を、抵抗対１０６ａ、１０６ｂの中間接続点に接続している。このように放電電極１０７を、抵抗対１０６ａ、１０６ｂの中間接続点に接続しているのは、一方の高電圧発生回路によって発生させた高電圧を、もう一方の高電圧発生回路を通じてアースに逃がさないようにするためである。具体的に説明すると、図１１に示すように抵抗対１０６ａ、１０６ｂを設けない回路構成とすると、高電圧発生回路１０３で高電圧Ｖｏを発生させたとしても、放電電極とアースとの間が同図に示す太線の経路で繋がってしまい、放電電極１０７に高電圧を印加することが出来ない。そのため、同経路を経てアースに電流が流入したとしても、放電電極１０７に高圧を印加できるように抵抗対１０６ａ、１０６ｂを設けてある。
しかしながら、抵抗対１０６ａ、１０６ｂの中間接続点に放電電極１０７を接続する回路構成では、放電電極１０７には、高電圧発生回路１０３，１０４の出力電圧よりも低い電圧しか印加されない。従って、放電開始電圧に相当する電圧を放電電極１０７に印加するには、高電圧発生回路１０３，１０４の出力電圧を、放電開始電圧よりも高い電圧にしなければならない。
【０００７】
本発明は上記のような事情に基づいて完成されたものであって、高電圧発生回路の出力電圧を必要最小限の電圧に抑えることが可能な回路構成の除電装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の目的を達成するための手段として、請求項１の発明は、電源と、
前記電源から供給される電源電圧をもとに、第一の出力端子に正極性の高電圧を発生させる正極性の高電圧発生回路と、
前記電源から供給される電源電圧をもとに、第二の出力端子に負極性の高電圧を発生させる負極性の高電圧発生回路と、
前記第一の出力端子と前記第二の出力端子の両端子に共通接続される放電電極と、
前記正極性の高電圧発生回路と前記電源を電気的に接続する第一の電路に介設され、同電路を開閉する第一のスイッチング手段と、
前記負極性の高電圧発生回路と前記電源を電気的に接続する第二の電路に介設され、同電路を開閉する第二のスイッチング手段と、
前記第一のスイッチング手段及び、第二のスイッチング手段を交互に開閉制御する制御を繰り返し行う制御手段と、を備え前記放電電極に正負の高電圧を交互に発生させることで正負のイオンを生成する除電装置において、
前記放電電極から前記負極性の高電圧発生回路を経由してアースラインに連なる第三の電路に介設され、前記第一の出力端子に正極性の高電圧が発生しているときに、前記第三の電路を開放する第一の回路インピーダンス切替手段と、
放電電極から前記正極性の高電圧発生回路を経由してアースラインに連なる第四の電路に介設され、前記第二の出力端子に負極性の高電圧が発生しているときに、前記第四の電路を開放する第二の回路インピーダンス切替手段と、を備えたところに特徴を有する。
【０００９】
本発明の実施態様として、次の構成が好ましい。
・負極性の高電圧発生回路を二組の半波整流回路を組み合わせた倍電圧整流回路を、所定組直列接続した回路構成とするとともに、半波整流回路を構成する各ダイオードが、放電電極とアースラインとの間において互いに順方向直列接続されていて前記第三の電路を構成するものにおいて、これら前記第三の電路を構成する各ダイオードのうち、前記アースラインに最も近いダイオードとアースとの間に位置して前記第一の回路インピーダンス切替手段を設ける構成とする。
・正極性の高電圧発生回路を二組の半波整流回路を組み合わせた倍電圧整流回路を、所定組直列接続した回路構成とするとともに、半波整流回路を構成する各ダイオードが、放電電極とアースラインとの間において互いに順方向直列接続されていて前記第四の電路を構成するものにおいて、これら前記第四の電路を構成する各ダイオードのうち、前記アースラインに最も近いダイオードとアースとの間に位置して前記第二の回路インピーダンス切替手段を設ける構成とする。
・第一の回路インピーダンス切替手段と第二の回路インピーダンス切替手段は共に、動作信号に基づいてスイッチングする半導体スイッチング素子より構成されるとともに、制御手段から出力される前記第一、第二のスイッチング手段を開閉制御するための制御信号が、両回路インピーダンス切替手段とされた両半導体スイッチング素子に前記動作信号として与えられ両半導体スイッチング素子をスイッチングさせる構成とする。このような構成であれば、両半導体スイッチング素子をスイッチングさせる制御回路を専用に設ける必要がないので、回路を簡素化できる。
・第一、第二の回路インピーダンス切替手段を、半導体成分に炭化ケイ素を含む、半導体スイッチング素子により構成させる。このような構成であれば、スイッチの耐圧を高めることが可能で、信頼性の高いスイッチング動作を実現できる。
【発明の効果】
【００１０】
本発明によれば、第一の出力端子に正極性の高電圧が発生しているときには、第一の回路インピーダンス切替手段が、第三の電路（放電電極から負極性の高電圧発生回路を経由してアースラインに連なる電路）を開放させ負極性の高電圧発生回路を高インピーダンス状態に切り替える。このような回路構成であれば、正極性の高電圧が発生しているときには、正極性の高電圧発生回路から負極性の高電圧発生回路を電気的に切り離すことができる。
【００１１】
従って、第一の出力端子に発生した正極性の高電圧を、そのままの電圧レベルを保って、放電電極に印加出来るので、正極性の高電圧発生回路として必要な出力電圧のレベルが、必要最小限の電圧レベル（放電電極が放電を開始するのと同程度の電圧）で済む。
【００１２】
また、第二の出力端子に負極性の高電圧が発生しているときには、第二の回路インピーダンス切替手段が、第四の電路（放電電極から正極性の高電圧発生回路を経由してアースラインに連なる電路）を開放させ正極性の高電圧発生回路を高インピーダンス状態に切り替える。このような回路構成であれば、上述の場合と同様に、第二の出力端子に発生した負極性の高電圧を、そのままの電圧レベルを保って放電電極に印加出来るので、負極性の高電圧発生回路として必要な出力電圧のレベルが、必要最小限の電圧レベル（放電電極が放電を開始するのと同程度の電圧）で済む。
【００１３】
上述のように、正負の高電圧発生回路の出力が必要最小限のレベルで済めば、高電圧発生回路の低コスト化並びに小型化を図ることが可能となる。加えて、従前の回路構成においては、必須の構成であった抵抗対を廃止できるので、回路構成そのものを簡素化することも可能となる。
【発明を実施するための最良の形態】
【００１４】
本発明の一実施形態を図１ないし図９を参照して説明する。
図１は、本実施形態に適用された除電装置Ｚの回路構成を示す図である。本除電装置Ｚの回路構成を大まかに説明すると、交流電源１に対して、２つのトランス６ａ、６ｂが並列に接続され、トランス６ａの二次側に高電圧発生回路（本発明の正極性の高電圧発生回路に相当）７が接続され、トランス６ｂの二次側に高電圧発生回路（本発明の負極性の高電圧発生回路に相当）８が接続されている。また、高電圧発生回路７の出力端子７７と、高電圧発生回路８の出力端子８７との間に、放電電極５が共通接続されている。
【００１５】
そして、以下に説明するように、トランス６ａの通電路Ａに設けられた一次スイッチ２ａと、トランス６ｂの通電路Ｂに設けられた一次スイッチ２ｂの両スイッチを、交互に開閉させることで、各トランス６ａ、６ｂひいては各高電圧発生回路７、８を交互に駆動させ、これにより、放電電極５に正負の高圧を交互に印加させている。
【００１６】
以下、両スイッチ２ａ、２ｂを交互に開閉させる制御回路の構成についてまず、説明し、その後、各高電圧発生回路７、８の具体的な回路構成を説明する。
【００１７】
図１に示す符号３はスイッチ制御回路、符号４はＮＯＴ回路である。スイッチ制御回路３は、ハイレベル「Ｈ」／ロウレベル「Ｌ」を交互に繰り返すパルス状の制御信号Ｓｒを出力する機能を担っている。そして、スイッチ制御回路３から出力される制御信号Ｓｒはスイッチ２ａとＮＯＴ回路４に入力され、スイッチ２ｂに対しては制御信号Ｓｒが反転された後、入力される。
【００１８】
以上のことから、スイッチ制御回路３の制御信号Ｓｒのレベルが「Ｈ」のときには、スイッチ２ａには「Ｈ」レベルの信号が入力され、スイッチ２ｂには「Ｌ」レベルの信号が入力される結果、スイッチ２ａはＯＮ状態（導通）状態となり、スイッチ２ｂはＯＦＦ（開放）状態となる。
【００１９】
そして、上記とは反対に制御信号Ｓｒのレベルが「Ｌ」の信号のときには、スイッチ２ａと，スイッチ２ｂの開閉状態（ＯＮ／ＯＦＦ）が切り替わる。
【００２０】
以上のように、スイッチ制御回路３の制御信号Ｓｒの信号レベルを交互に切り替えることで、両スイッチ２ａ、２ｂを交互に開閉させることが出来る。
【００２１】
高電圧発生回路７は半波倍電圧整流回路を多段接続したものであり、いわゆるコッククロフト・ウォルトン型の倍電圧整流回路として知られている。本実施形態の高電圧発生回路７は、半波倍電圧整流回路７１、７２、７３を直列的に３段接続している。
【００２２】
一段目の整流回路７１はコンデンサＣ１、ダイオードＤ１と、コンデンサＣ２、ダイオードＤ２より構成されている。２段目の整流回路７２は、コンデンサＣ３、ダイオードＤ３と、コンデンサＣ４、ダイオードＤ４より構成されている。３段目の整流回路７３は、コンデンサＣ５、ダイオードＤ５と、コンデンサＣ６、ダイオードＤ６より構成されている。
【００２３】
各ダイオードＤ１、Ｄ３、Ｄ５は電源ラインＬ１、アースラインＬ２間において、アースラインＬ２から電源ラインＬ１に向かう電流に対して、順方向となるように接続されている。また、ダイオードＤ２、Ｄ４、Ｄ６は電源ラインＬ１、アースラインＬ２間において、電源ラインＬ１からアースラインＬ２に向かう電流に対して、順方向となるように接続されている。そして、電源ラインＬ１上においてコンデンサＣ１、Ｃ３、Ｃ５が直列的に設置され、アースラインＬ２上において、コンデンサＣ２、Ｃ４、Ｃ６が直列的に設置されている。
【００２４】
また、アースラインＬ２と、ダイオードＤ１のアノード間には、二次スイッチＳＷａとしてパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor
Field Effect Transistor）が設けられている。パワーＭＯＳＦＥＴはドレーン端子ＤをアースラインＬ２に接続され、ソース端子をダイオードＤ１のアノードに接続させ、ゲート端子には後述するゲートドライブ回路９の出力信号が入力されるようになっている。
【００２５】
尚、高電圧発生回路７は正極性の高電圧を発生させるためのものであり、出力端子７７に正の高電圧（例えば、７ｋｖ）を発生させる。一方、次に述べる高電圧発生回路８は負極性の高電圧を発生させるためのものであり、出力端子８７に負極性の高電圧（例えば、−７ｋｖ）を発生させる。
【００２６】
高電圧発生回路８の基本的な回路構成は、高電圧発生回路７の回路構成と同様であり、半波倍電圧整流回路を多段接続したものである。
【００２７】
一段目の整流回路８１はコンデンサＣ７、ダイオードＤ７と、コンデンサＣ８、ダイオードＤ８より構成されている。２段目の整流回路８２は、コンデンサＣ９、ダイオードＤ９と、コンデンサＣ１０、ダイオードＤ１０より構成されている。３段目の整流回路８３は、コンデンサＣ１１、ダイオードＤ１１と、コンデンサＣ１２、ダイオードＤ１２より構成されている。
【００２８】
各ダイオードＤ７、Ｄ９、Ｄ１１は電源ラインＬ３、アースラインＬ４間において、電源ラインＬ３からアースラインＬ４に向かう電流に対して、順方向となるように接続されている。また、ダイオードＤ８、Ｄ１０、Ｄ１２はアースラインＬ３、電源ラインＬ４間において、アースラインＬ４から電源ラインＬ３に向かう電流に対して、順方向となるように接続されている。
【００２９】
このように、高電圧発生回路８は、高電圧発生回路７の回路構成に対して、各ダイオードＤ７〜Ｄ１２の接続方向（極性）が、全て反対になっている。そして、電源ラインＬ３上においてコンデンサＣ７、Ｃ９、Ｃ１１が直列的に設置され、アースラインＬ４上において、コンデンサＣ８、Ｃ１０、Ｃ１２が直列的に設置されている。
【００３０】
また、アースラインＬ４とダイオードＤ７のカソード間には、二次スイッチＳＷｂとしてパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor
Field Effect Transistor）が設けられている。パワーＭＯＳＦＥＴはソース端子ＳをアースラインＬ４に接続され、ドレーン端子ＤをダイオードＤ７のカソードに接続させ、ゲート端子には、スイッチ制御回路３から出力され、ＮＯＴ回路４によって反転された制御信号Ｓｒが直接（ゲートドライブ回路９を介さずに）入力されるようになっている。
【００３１】
また、二次スイッチＳＷａ、ＳＷｂとして機能する両ＭＯＳＦＥＴは、Ｐ型基板（サブストレート）が、炭素とケイ素の化合物からなる炭化ケイ素半導体（ＳｉＣ）より構成してある。Ｐ型基板はシリコン（Ｓｉ）製のものが一般的であるが、炭化ケイ素半導体（ＳｉＣ）は、物性としてのバンドギャップが広く、シリコン製のＦＥＴに比べて、ＰＮ接合部の電位障壁が高い。そのため、ＰＮ接合面で電荷の移動が起こり難くく、ドレイン−ソース間の耐圧（Ｖｄｓｓ）が高いという特性がある。具体的には、本ＦＥＴの耐圧は約１０ｋＶであり、開閉時にドレイン−ソース間に加わることが予想される最大電圧（７ｋＶ）より十分高くなっている。
【００３２】
次に、ゲートドライブ回路９の回路構成について、図２を参照して説明を行う。
ゲートドライブ回路９はトランス９１によって入力側と、出力側を絶縁した回路構成になっている。ゲートドライブ回路９の入力側、すなわち、トランス９１の一次側にはトランジスタＴＲ１が直列的に接続されている。そして、トランジスタＴＲ１のゲート端子が信号入力端子となっており、そこに、スイッチ制御回路３から出力される制御信号Ｓｒが入力されるようになっている。
【００３３】
また、トランス９１の二次側には、ダイオード９２、コンデンサ９３、抵抗９４よりなる平滑回路が設けられている。そして、ゲートドライブ回路９の一方側の出力端子Ｇが二次スイッチＳＷａのゲート端子に接続され、他方側の出力端子Ｓが二次スイッチＳＷａのソース端子に接続されている。
【００３４】
尚、トランス９１の二次側に平滑回路を設けているのは、以下の理由による。図１などにおいては記載を省略してあるが、スイッチ制御回路３とゲートドライブ回路９との間には変調回路が設けられており、スイッチ制御回路３から出力された制御信号Ｓｒを高周波のキャリア信号によって変調させた後、ゲートドライブ回路９に与えている。この結果、トランス９１の二次側には高周波の信号（電圧）が現れるので、これを平滑するためである。
【００３５】
次にゲートドライブ回路９の動作について具体的に説明すると、トランジスタＴＲ１のゲート端子にＨレベルの制御信号Ｓｒが入力されると、トランジスタＴＲ１がＯＮ動作して、トランス９１の一次側の巻き線が通電される。
【００３６】
すると、トランス９１の二次側の巻き線に電圧Ｖが誘導される。これにより、コンデンサ９３が充電される結果、コンデンサ９３の両端に電位差Ｖ（本実施形態では、約５Ｖ）が発生する。
【００３７】
以上のことから、ゲートドライブ回路９に、制御信号ＳｒとしてＨレベルの信号が与えられたときには、二次スイッチＳＷａのゲート端子にソース端子よりも約５Ｖ高い電圧が印加され、二次スイッチＳＷａをＯＮ動作させる。
【００３８】
これに対して、ゲートドライブ回路９に、制御信号ＳｒとしてＬレベルの信号が与えられたときには、トランス９１の一次側が通電されず二次側の巻き線に電圧が誘導されない。従って、ゲートドライブ回路９の両端子Ｓ、Ｇは二次巻き線を介して短絡状態となる。
【００３９】
そのため、二次スイッチＳＷａのゲート端子の電圧レベルはソース端子の電圧レベルと同レベルになる結果、二次スイッチＳＷａはＯＦＦ動作することとなる。
【００４０】
続いて、除電装置全体の回路動作について説明を行う。
（１）正極性の高電圧を出力する時の回路動作
スイッチ制御回路３からＨレベルの制御信号Ｓｒが出力されると、図３に示すように、一次スイッチ２ａと、二次スイッチＳＷａが、いずれもＯＮ状態となり、これとは反対に一次スイッチ２ｂと、二次スイッチＳＷｂが、いずれもＯＦＦ状態となる。
【００４１】
一次スイッチ２ａがＯＮ状態になると、トランス６ａが通電され作動する。これにより、トランス６ａの二次側には、電源電圧を巻き数比で乗したレベルの電圧（ここではＥ）が発生し、これが、高電圧発生回路７の両入力端子７５、７６間に印加される。電源１は交流電源であり、極性が周期的に正負切り替わるので、高電圧発生回路７の両入力端子７５、７６に印加される二次電圧Ｅも、極性が周期的に正負切り替わる。
【００４２】
すると、高電圧発生回路７では、印加される二次電圧Ｅの極性が切り替わる度に、ダイオードＤ１〜Ｄ６が順に導通状態となり、コンデンサＣ１〜Ｃ６が順次充電される。
【００４３】
充電動作について図４を参照して簡単に説明すると、まず、入力端子７６に正極性となるような二次電圧Ｅが印加されると、アースラインＬ２の方が電源ラインＬ１よりＥだけ電位が高い状態となる。この結果、ダイオードＤ１が通電状態となり、コンデンサＣ１が２次電圧Ｅの電圧レベルまで充電される。
【００４４】
その後、二次電圧Ｅの極性が切り替わって、入力端子７５が正極性となる電圧が印加されると、このときには、トランス６ａの２次側とコンデンサＣ１が直列状態となり、電源ラインＬ１の電位がアースラインＬ２に対して２Ｅだけ電位が高い状態となる。この結果、ダイオードＤ２が通電状態となり、コンデンサＣ２が両ラインの電位差２Ｅの電圧レベルまで充電される。
【００４５】
次に、二次電圧Ｅの極性が切り替わって、入力端子７６に正極性となるような二次電圧Ｅが印加されると、このときには、トランス６ａの２次側とコンデンサＣ２が直列状態となり、アースラインＬ２の電位が電源ラインＬ１に対して２Ｅだけ電位が高い状態となる。この結果、ダイオードＤ３が通電状態となり、コンデンサＣ３が両ラインの電位差２Ｅの電圧レベルまで充電される。
【００４６】
このように、二次電圧Ｅの極性が切り替わる度に、電源ラインＬ１とアースラインＬ２の電位の高低が切り替わる結果、各ダイオードが順次通電状態になり、通電状態となったダイオードに対応するコンデンサが、両ラインＬ１、Ｌ２間の電位差に応じて充電される。
【００４７】
そして、最終的には、図４に示すように、各コンデンサＣ１〜Ｃ６が全て充電され、高電圧発生回路７の出力端子７７には、二次電圧Ｅの約６倍の電圧（本実施形態では、約７ｋｖ）が発生する。
【００４８】
一方、本実施形態では、正極性側の高電圧発生回路７の出力端子７７と、負極性側の高電圧発生回路８の出力端子８７に放電電極５が共通接続されているので、正極性側の高電圧発生回路７の出力端子７７に発生した高電圧は、負極性側の高電圧発生回路８の出力端子８７に印加される。
【００４９】
このとき、高電圧発生回路８の出力インピーダンス（出力端子８７から見た高電圧発生回路８のインピーダンスイ）が低いと、高電圧発生回路７から高電圧発生回路８に電流が流れ込み、高電圧発生回路８の内部で電圧降下が生ずる結果、放電電極５に印加できる電圧のレベルは高電圧発生回路８の内部で起こる電圧降下と同程度の電位まで下がってしまう。
【００５０】
この点、本実施形態では、正極性側の高電圧発生回路７が作動している間は、負極性側の高電圧発生回路８に設けられる二次スイッチＳＷｂがＯＦＦされる。その結果、図５に示すように、出力端子８７から各ダイオードＤ１２〜Ｄ７を経由してグランドラインＬ４に至る電路（図５中において太線で示す電路であって、本発明の「第三の電路」に相当する電路）が開放される。
【００５１】
これにより、高電圧発生回路８は、出力インピーダンスが高い状態になる。
【００５２】
従って、高電圧発生回路７から高電圧発生回路８へ向かう電流Ｉａが抑えられ、高電圧発生回路８は高電圧発生回路７から実質的に切り離された状態となる。これにより、放電電極５には高電圧発生回路７で発生した約７Ｋｖの高電圧がそのまま印加されることとなる。
【００５３】
そして、スイッチ制御回路３から出力される制御信号ＳｒをＨレベルからＬレベルに切り替わると、図６に示すように、一次スイッチ２ａと二次スイッチＳＷａが、いずれもＯＦＦ状態となり、これとは反対に一次スイッチ２ｂと二次スイッチＳＷｂが、いずれもＯＮ状態となる。これにより、以下の要領でトランス６ｂ、高電圧発生回路８がそれぞれ作動して、放電電極５に負極性の高電圧が印加される。
【００５４】
（２）負極性の高電圧出力時の動作
一次スイッチ２ｂがＯＮ状態になると、トランス６ｂが通電され作動する。これにより、トランス６ｂの二次側には、電源電圧を巻き数比で乗したレベルの電圧（ここではＥ）が発生し、これが、高電圧発生回路８の両入力端子８５、８６間に印加される。電源１は交流電源であり、極性が周期的に正負切り替わるので、高電圧発生回路７の両入力端子７５、７６に印加される二次電圧Ｅも、極性が周期的に正負切り替わる。
【００５５】
すると、高電圧発生回路８では、印加される二次電圧Ｅの極性が切り替わる度に、ダイオードＤ７〜Ｄ１２が順に導通状態となる。これにより、各コンデンサＣ７〜Ｃ１２が、上述した高電圧発生回路７の場合とは逆の極性で、順次充電される。その結果、高電圧発生回路８の出力端子８７には、二次電圧Ｅの約−６倍の電圧（本実施形態では、約−７ｋｖ）が発生する。
【００５６】
そして、高電圧発生回路８が作動している間は、正極性側の高電圧発生回路７に設けられる二次スイッチＳＷａがＯＦＦされる。その結果、図７に示すように、出力端子７７から各ダイオードＤ６〜Ｄ１を経由してグランドラインＬ２に至る電路（図７中において太線で示す電路であって、本発明の「第四の電路」に相当する電路）が開放される。
【００５７】
これにより、高電圧発生回路７は出力インピーダンスが高い状態になる。
【００５８】
従って、高電圧発生回路７から高電圧発生回路８に流出する電流Ｉｂが抑えられ、高電圧発生回路７は高電圧発生回路８から実質的に切り離された状態となる。これにより、放電電極５には、高電圧発生回路８で発生した約−７Ｋｖの高電圧がそのまま印加されることとなる。
【００５９】
以上のように、スイッチ制御回路３から出力される制御信号ＳｒをＨレベルからＬレベル、或いはＬレベルからＨレベルに切り換えると、放電電極５に正負の高電圧が交互に印加される。これにより、放電電極５において放電が起こり、正負のイオンが交互に生成される。
【００６０】
次に、本除電装置Ｚの効果について説明する。
（１）出力に関する効果
本実施形態のものは、両高電圧発生回路７、８に二次スイッチＳＷａ、ＳＷｂをそれぞれ設け、未作動の高電圧発生回路７、８については二次スイッチＳＷａ、ＳＷｂを開放させ、高インピーダンス状態に制御している。これにより、未作動の高電圧発生回路７、８を、作動中の高電圧発生回路７、８から切り離すことが出来る。
【００６１】
以上のことから、作動中の高電圧発生回路７、８の出力電圧を下げることなく、そのまま放電電極５に印加できる。このような構成であれば、正負の高電圧発生回路７、８の出力が必要最小限のレベル（放電電極５が放電を開始する放電開始電圧と同程度の電圧レベル）で済むので、高電圧発生回路７、８の低コスト化並びに小型化を図ることが可能となる。
【００６２】
加えて、従前の回路構成においては、必須の構成であった抵抗対を廃止できるので、回路構成そのものを簡素化することも可能となる。
【００６３】
（２）回路の安定動作に関する効果
両二次スイッチＳＷａ、ＳＷｂのソース−ドレーン間には、電路を開放しておくときに、約７Ｋｖの高電圧が加わる（図５、図７参照）。この点、両二次スイッチＳＷａ、ＳＷｂは、いずれも炭化ケイ素半導体（ＳｉＣ）より構成され十分な耐圧が確保されており、信頼性の高い回路動作（スイッチング動作）が期待される。
【００６４】
また、本実施形態のものは、二次スイッチＳＷａはグランドラインＬ２と、初段の倍電圧整流回路７１を構成するダイオードＤ１のアノード端子間に設けており、二次スイッチＳＷａのソース端子がダイオードＤ１側に接続されている。そして、この二次スイッチＳＷａのソース端子の電位は、例えば、図７に示すように、高電圧発生回路７を高インピーダンス状態に制御するときには、約−７ｋｖの高電位となる。従って、二次スイッチＳＷａをオフさせるには、ＳＷａのゲート端子にも約−７ｋｖの高電圧を与える必要があり、回路を安定動作させるにはスイッチ制御回路３との間で絶縁を施しておくことが好ましい。
【００６５】
この点、本実施形態では、スイッチ制御回路３と二次スイッチＳＷａとの間に、トランス９１を内蔵するゲートドライブ回路９を設けて、図９に示すように、両間を絶縁している。従って、スイッチ制御回路３に高電圧が加わることがなく同回路３を保護できるので、回路の安定動作が期待出来る。
【００６６】
一方、二次スイッチＳＷｂについては、グランドラインＬ４と初段の倍電圧整流回路８１を構成するダイオードＤ７のカソード端子間に設けており、二次スイッチＳＷｂのソース端子がアースラインＬ４に接続されている。このような構成であれば、二次スイッチＳＷｂ自体は、アースレベル（ゼロボルト）を基準として駆動できるので、上述のようにゲートドライブ回路９を設ける必要がない。
【００６７】
また、本実施形態では、一次スイッチ２ａ、２ｂ、二次スイッチＳＷａ、ＳＷｂを設けているが、これら一次側と二次側の双方のスイッチを、共通のスイッチ制御回路３によって制御している。このような構成であれば、一次側、二次側のスイッチにそれぞれ対応してスイッチ制御回路をそれぞれ専用に設ける場合に比較して、回路を簡素化出来る。
また、本実施形態のものは二次スイッチＳＷａを、二次スイッチＳＷｂと同じくグランドラインの近傍に配置している。このように二次スイッチＳＷａ、ＳＷｂの設置場所を、回路構成上の似た位置に設けておけば、設置場所をバラバラにする場合に比べて回路設計上優位になることが期待される。
【００６８】
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【００６９】
（１）本実施形態では、高圧側の二次スイッチＳＷａ、ＳＷｂをパワーＭＯＳＦＥＴより構成したが、半導体成分として、炭化ケイ素を含み耐圧が高いものであれば適用であり、これには、例えば、パワートランジスタがある。
【図面の簡単な説明】
【００７０】
【図１】本実施形態に適用された除電装置の回路構成を示す図
【図２】ゲートドライブ回路の回路構成を示す図
【図３】各回路、スイッチの動作をまとめた図表
【図４】正極性の高電圧を出力するときの、回路動作を示す図
【図５】同じく、正極性の高電圧を出力するときの、回路動作を示す図
【図６】負極性の高電圧を出力するときの、回路動作を示す図
【図７】同じく、負極性の高電圧を出力するときの、回路動作を示す図
【図８】両高電圧発生回路の動作をまとめた図表
【図９】ゲートドライブ回路を介して、二次スイッチＳＷａと、スイッチ制御回路３が絶縁されていることを示す図
【図１０】従来例を示す図
【図１１】課題を示す図
【符号の説明】
【００７１】
１…交流電源（本発明の「電源」に相当）
２ａ…一次スイッチ（本発明の「第一のスイッチング手段」に相当）
２ｂ…一次スイッチ（本発明の「第二のスイッチング手段」に相当）
３…スイッチ制御回路（本発明の「制御手段」に相当）
４…ＮＯＴ回路（本発明の「制御手段」に相当）
５…放電電極
７…高電圧発生回路（本発明の「正極性の高電圧発生回路」に相当）
８…高電圧発生回路（本発明の「負極性の高電圧発生回路」に相当）
９…ゲートドライブ回路
７７…出力端子（本発明の「第一の出力端子」に相当）
８７…出力端子（本発明の「第二の出力端子」に相当）
Ａ…通電路（本発明の「第一の電路」に相当）
Ｂ…通電路（本発明の「第二の電路」に相当）
ＳＷａ…二次スイッチ（本発明の「第二の回路インピーダンス切替手段」に相当）
ＳＷｂ…二次スイッチ（本発明の「第一の回路インピーダンス切替手段」に相当）
Ｚ…除電装置
【図１】
2008123912.tif 000003
【図２】
2008123912.tif 000004
【図３】
2008123912.tif 000005
【図４】
2008123912.tif 000006
【図５】
2008123912.tif 000007
【図６】
2008123912.tif 000008
【図７】
2008123912.tif 000009
【図８】
2008123912.tif 000010
【図９】
2008123912.tif 000011
【図１０】
2008123912.tif 000012
【図１１】
2008123912.tif 000013