(57)【要約】【課題】シリンダーの高さを高くしても、ウェットディップアウトにおいて、隣接するストレージノードの間のブリッジ現象を防止することのできる半導体素子のキャパシター製造方法を提供すること。【解決手段】コンタクトプラグが形成された半導体基板上に中間層が挿入された積層構造の分離構造を形成するステップと、分離構造をエッチングしてコンタクトプラグの一部分を開放させるオープン領域を形成するステップと、オープン領域上にストレージノード３２Ａを形成するステップと、分離構造の一部分をエッチングしてストレージノード３２Ａの一部分を囲むパターニングされた中間層２７Ａを形成し、ストレージノード３２Ａを支持するステップと、分離構造の残留部分を除去するステップと、パターニングされた中間層を除去してストレージノード３２Ａの内壁及び外壁を全て露出するステップとを含む。【選択図】図３Ｄ
2008010866.tif 000002
【特許請求の範囲】
【請求項１】
コンタクトプラグが形成された半導体基板上に、中間層が挿入された積層構造の分離構造を形成する第１ステップと、
前記分離構造をエッチングして前記コンタクトプラグの一部分を開放させるオープン領域を形成する第２ステップと、
前記オープン領域上にストレージノードを形成する第３ステップと、
前記分離構造の一部分をエッチングして前記ストレージノードの一部分を囲むパターニングされた前記中間層を形成し、前記ストレージノードを支持する第４ステップと、
パターニングされた前記中間層を除いた前記分離構造の残留部分を除去する第５ステップと、
パターニングされた前記中間層を除去して前記ストレージノードの内壁及び外壁を全て露出する第６ステップと
を含むことを特徴とするシリンダー型キャパシターの製造方法。
【請求項２】
前記オープン領域を形成する前記第２ステップにおいて、
前記オープン領域が、マスクを利用して形成され、
一方向に隣接する前記オープン領域の間隔よりも、前記一方向と異なる別の方向に隣接する前記オープン領域の間隔が広いことを特徴とする請求項１に記載のシリンダー型キャパシターの製造方法。
【請求項３】
前記中間層が、第１非晶質カーボン層からなり、
前記オープン領域を形成する前記第２ステップが、
第１絶縁膜層、前記第１非晶質カーボン層、第２絶縁膜層及び第２非晶質カーボン層を半導体基板に積層する第７ステップと、
前記第２非晶質カーボン層上にマスクを形成する第８ステップと、
前記マスクをエッチングバリアとして用いて前記第２非晶質カーボン層をエッチングしてハードマスクを形成する第９ステップと、
前記ハードマスクを用いて前記第２絶縁膜層、前記第１非晶質カーボン層及び前記第１絶縁膜層をエッチングする第１０ステップと
を含むことを特徴とする請求項２に記載のシリンダー型キャパシターの製造方法。
【請求項４】
前記第１絶縁膜層及び前記第２絶縁膜層が、酸化膜で形成されることを特徴とする請求項３に記載のシリンダー型キャパシターの製造方法。
【請求項５】
前記第１絶縁膜層を形成する前に前記半導体基板上にエッチング停止膜層をさらに形成し、
前記ハードマスクを用いて前記第２絶縁膜層、前記第１非晶質カーボン層及び前記第１絶縁膜層をエッチングした後、前記エッチング停止膜層をエッチングして前記オープン領域を形成することを特徴とする請求項３に記載のシリンダー型キャパシターの製造方法。
【請求項６】
前記エッチング停止膜層が、窒化膜で形成されることを特徴とする請求項５に記載のシリンダー型キャパシターの製造方法。
【請求項７】
前記第１非晶質カーボン層が、ＰＥＣＶＤ方式を利用して３００℃〜５００℃の範囲の温度で５００Å〜２０００Åの範囲の厚さに形成されることを特徴とする請求項３に記載のシリンダー型キャパシターの製造方法。
【請求項８】
前記第２非晶質カーボン層が、ＰＥＣＶＤ方式を利用して３００℃〜５００℃の範囲の温度で２０００Å〜５０００Åの範囲の厚さに形成されることを特徴とする請求項３に記載のシリンダー型キャパシターの製造方法。
【請求項９】
前記第２非晶質カーボン層を形成した後、且つ、前記マスクを形成する前に、追加ハードマスクを形成することを特徴とする請求項３に記載のシリンダー型キャパシターの製造方法。
【請求項１０】
前記追加ハードマスクが、ＳｉＯＮまたは低温非ドープの酸化膜で５００Å〜１５００Åの範囲の厚さに形成されることを特徴とする請求項９に記載のシリンダー型キャパシターの製造方法。
【請求項１１】
前記分離構造において、
前記第１絶縁膜層が、ＰＥ−ＴＥＯＳ、ＰＳＧ及びＢＰＳＧからなる群の中から選択されるいずれか１つで５０００Å〜１５０００Åの範囲の厚さに形成され、
前記第２絶縁膜層が、ＰＥ−ＴＥＯＳ、ＰＳＧ及びＢＰＳＧからなる群の中から選択されるいずれか１つで２０００Å〜５０００Åの範囲の厚さに形成されることを特徴とする請求項３に記載のシリンダー型キャパシターの製造方法。
【請求項１２】
パターニングされた前記中間層を形成する前記第４ステップが、
前記ストレージノードの形成後に前記分離構造の前記第２非晶質カーボン層を除去する第１１ステップと、
前記第２非晶質カーボン層の除去後、上部が露出されたストレージノードを含む全面に犠牲層を形成する第１２ステップと、
前記犠牲層を選択的にエッチングする第１３ステップと、
前記犠牲層をエッチングバリアとして用いて前記分離構造のうち前記第１非晶質カーボン層の上の部分をエッチングし、繋がったリング状の、前記ストレージノードの中間外壁を囲むパターニングされた前記中間層を形成する第１４ステップと
を含み、
リング状のパターニングされた前記中間層の形成後、残留する犠牲層が、パターニングされた前記中間層を除く前記分離層構造を除去するときに、同時に除去されることを特徴とする請求項３〜１１のいずれか１項に記載のシリンダー型キャパシターの製造方法。
【請求項１３】
前記第２非晶質カーボン層を除去する前記第１１ステップが、
酸素雰囲気のプラズマによって行われることを特徴とする請求項１２に記載のシリンダー型キャパシターの製造方法。
【請求項１４】
前記犠牲層を形成する前記第１２ステップが、
前記ストレージノードの間隔が所定の間隔である部分では、隣接するストレージノードの間を埋め込み、前記ストレージノードの間隔が前記所定の間隔よりも広い部分では、隣接するストレージノードの間を埋め込まない厚さに形成されることを特徴とする請求項１２に記載のシリンダー型キャパシターの製造方法。
【請求項１５】
前記犠牲層が、
ＡＬＤ法を利用してＳｉＯ２で形成されることを特徴とする請求項１４に記載のシリンダー型キャパシターの製造方法。
【請求項１６】
前記犠牲層のＡＬＤ法による形成の際、
原料ソースとしてＨＣＤ（Ｈｅｘａｃｈｌｏｒｉｄｅ  Ｄｉｓｉｌａｎｅ）を用い、
触媒物質としてピリジンを用い、
反応ガスとしてＨ２Ｏ蒸気を用いることを特徴とする請求項１５に記載のシリンダー型キャパシターの製造方法。
【請求項１７】
前記犠牲層のＡＬＤ法による形成が、１００℃〜１５０℃の範囲の温度で行われることを特徴とする請求項１６に記載のシリンダー型キャパシターの製造方法。
【請求項１８】
前記犠牲層を選択的にエッチングする前記第１３ステップ、及び前記犠牲層をエッチングバリアとして用いて前記分離構造のうち第１非晶質カーボン層の上の部分をエッチングする前記第１４ステップが、
乾式エッチバックで行われることを特徴とする請求項１２に記載のシリンダー型キャパシターの製造方法。
【請求項１９】
前記ストレージノードを形成する前記第３ステップが、
前記オープン領域の表面及び前記分離構造の上部の表面に沿ってストレージノード導電膜層を形成する第１５ステップと、
前記分離構造の上部の表面に形成された前記導電膜層を選択的に除去する第１６ステップと
を含むことを特徴とする請求項１に記載のシリンダー型キャパシターの製造方法。
【請求項２０】
前記ストレージノード導電膜層が、ＴｉＮまたはＲｕで形成されることを特徴とする請求項１９に記載のシリンダー型キャパシターの製造方法。
【請求項２１】
前記導電層を除去する前記第１６ステップが、バリアのない乾式エッチバックで行われることを特徴とする請求項１９に記載のシリンダー型キャパシターの製造方法。
【請求項２２】
前記導電層を除去する前記第１６ステップが、感光膜バリアまたは酸化膜バリアを利用したＣＭＰまたは乾式エッチバックで行われることを特徴とする請求項１９に記載のシリンダー型キャパシターの製造方法。
【請求項２３】
前記中間層が、非晶質カーボン層であり、
前記分離構造が、前記中間層を除いた残りの部分が全て酸化膜であり、
パターニングされた前記中間層を除いた前記分離構造の残留部分を除去する前記第５ステップが、ウェットディップアウトを用いて行われることを特徴とする請求項１に記載のシリンダー型キャパシターの製造方法。
【請求項２４】
前記ウェットディップアウトが、ＢＯＥ溶液またはＨＦ溶液を用いて酸化膜ウェットディップアウトとして行われることを特徴とする請求項２３に記載のシリンダー型キャパシターの製造方法。
【請求項２５】
パターニングされた前記中間層を除去して前記ストレージノードの内壁及び外壁を全て露出する前記第６ステップが、
酸素雰囲気のプラズマを用いて行われることを特徴とする請求項１に記載のシリンダー型キャパシターの製造方法。
【請求項２６】
コンタクトプラグが形成された半導体基板上に、支持層として中間層を含む分離構造を形成する第１ステップと、
前記分離構造をエッチングして前記コンタクトプラグ上を開放させるオープン領域を形成する第２ステップと、
前記オープン領域の内部にシリンダー型のストレージノードを形成する第３ステップと、
前記分離構造の一部を除去して前記ストレージノードの一部分を露出させる第４ステップと、
残留する分離構造のうち前記支持層の上の部分をエッチングして、前記ストレージノードの外壁を囲み、かつ、隣接するストレージノードの間には互いが繋がるリング状のパターニングされた支持層を形成する第５ステップと、
リング状のパターニングされた前記支持層を除いた分離構造を除去するウェットディップアウトを実施する第６ステップと、
リング状のパターニングされた前記支持層を除去して前記ストレージノードの内壁及び外壁を全て露出する第７ステップと
を含むことを特徴とするシリンダー型キャパシターの製造方法。
【請求項２７】
前記支持層が、第１非晶質カーボン層を含み、
前記分離構造が、第１酸化膜、前記第１非晶質カーボン層、第２酸化膜及び第２非晶質カーボン層を積層して形成され、
前記分離構造の一部を除去して前記ストレージノードの上部を露出させる前記第４ステップにおいて、前記第２非晶質カーボン層が除去されることを特徴とする請求項２６に記載のシリンダー型キャパシターの製造方法。
【請求項２８】
前記第１非晶質カーボン層及び前記２非晶質カーボン層が、ＰＥＣＶＤ法を利用して３００℃〜５００℃の範囲の温度で形成されることを特徴とする請求項２７に記載のシリンダー型キャパシターの製造方法。
【請求項２９】
前記第１酸化膜及び前記第２酸化膜が、ＰＥ−ＴＥＯＳ、ＰＳＧ及びＢＰＳＧからなる群の中から選択されるいずれか１つで形成されることを特徴とする請求項２７に記載のシリンダー型キャパシターの製造方法。
【請求項３０】
前記第４ステップにおいて、前記第２非晶質カーボン層の除去が、
酸素雰囲気のプラズマによって行われることを特徴とする請求項２７に記載のシリンダー型キャパシターの製造方法。
【請求項３１】
前記第２非晶質カーボン層の除去後、
上部が露出した前記ストレージノードを含む全面に犠牲層を形成する第８ステップと、
前記犠牲層を選択的に乾式エッチバックしてスペーサとして残留させる第９ステップと、
スペーサとして残留する前記犠牲層をエッチングバリアとして用いて、前記分離構造のうち前記第１非晶質カーボン層の上の部分をエッチングし、前記第１非晶質カーボン層からなるリング状のパターニングされた前記支持層を形成する第１０ステップと
をさらに含み、
リング状のパターニングされた前記支持層の形成後に残留する前記犠牲層が、前記分離構造のウェットディップアウトの際に同時に除去されることを特徴とする請求項３０に記載のシリンダー型キャパシターの製造方法。
【請求項３２】
前記犠牲層を形成する前記第８ステップが、
前記ストレージノードの間隔が所定の間隔である部分では、隣接するストレージノードの間を埋め込み、前記ストレージノードの間隔が前記所定の間隔よりも広い部分では隣接するストレージノードの間を埋め込まない厚さに形成されることを特徴とする請求項３１に記載のシリンダー型キャパシターの製造方法。
【請求項３３】
前記第８ステップにおいて、前記犠牲層が、ＡＬＤ法を利用してＳｉＯ２で形成されることを特徴とする請求項３２に記載のシリンダー型キャパシターの製造方法。
【請求項３４】
前記第８ステップにおいて、前記犠牲層のＡＬＤ法による形成の際、
原料ソースとしてＨＣＤを用い、触媒物質としてピリジンを用い、反応ガスとしてＨ２Ｏ蒸気を用いることを特徴とする請求項３３に記載のシリンダー型キャパシターの製造方法。
【請求項３５】
前記第８ステップにおいて、前記犠牲層のＡＬＤ法による形成が、１００℃〜１５０℃の範囲の温度で行われることを特徴とする請求項３４に記載のシリンダー型キャパシターの製造方法。
【請求項３６】
リング状のパターニングされた前記支持層を形成する前記第５ステップにおいて、
前記支持層のエッチングが、乾式エッチバックを利用して行われることを特徴とする請求項２６〜３５のいずれかに記載のシリンダー型キャパシターの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製造方法に関し、特に、シリンダー型キャパシターの製造方法に関する。
【背景技術】
【０００２】
近年、ＤＲＡＭのデザインルールが小さくなるにつれ、セルサイズは次第に小さくなっており、このことによって、所望の充電容量を確保するためにキャパシターの高さは次第に高くなり、キャパシター誘電膜の厚さはより薄くなっている。ここで、キャパシターの高さを高くし、誘電膜の厚さを薄くするのは、充電容量が電極の面積及び誘電膜の誘電率に比例し、電極の間隔、すなわち、誘電膜の厚さに反比例するからである。
【０００３】
特に、キャパシターの高さの増加は、後続工程をさらに難しくするため、その限界があり、誘電膜の厚さの減少に関する研究が多く行われている。
【０００４】
このため、誘電膜自体の開発だけでなく、使用電極がこれまでのポリシリコンから金属の材質に変更される傾向がある。これは、ポリシリコンを用いた場合、表面の自然酸化膜によって誘電膜の厚さの減少に限界があるからである。
【０００５】
しかし、金属電極を用いた場合は、金属材料の特性である結晶粒が発達する。例えば、ＴｉＮの場合、柱状構造（ｃｏｌｕｍｎａｒ  ｓｔｒｕｃｔｕｒｅ）に成長して表面が粗くなるだけでなく、発達した結晶粒の界面または膜の欠陥などを介してウェットエッチング溶液が侵入するため、シリンダー型ＴｉＮの下部電極を形成する際のキャパシターモールド酸化膜の除去のためのウェットエッチングにおいて、下部電極の下部構造がウェットエッチング溶液によって損傷を受け、その結果、ＤＲＡＭとして動作できないという不良の原因となる。
【０００６】
また、デザインルールが小さくなるにつれ、ウェットエッチングによるキャパシターモールド酸化膜の除去処理であるディップ−アウト（Ｄｉｐ−Ｏｕｔ）において、隣接する下部電極間のブリッジ現象が発生する。
【０００７】
図１Ａは、従来技術に係るウェットディップアウト前のキャパシター構造を示す断面図である。図１Ａの断面図では、図１Ｂに示したように、キャパシター構造を、Ｘ−Ｘ’及びＹ−Ｙ’方向の断面図を繋げた形式で示す。
【０００８】
図１Ａに示すように、半導体基板１１上にストレージノードコンタクト酸化膜１２を貫通するストレージノードコンタクトプラグ１３及びバリアメタル１４の積層構造を形成し、ストレージノードコンタクト酸化膜１２上にエッチング停止膜層１５及びキャパシターモールド酸化膜層１６を形成する。
【０００９】
続いて、キャパシターモールド酸化膜層１６及びエッチング停止膜層１５をエッチングしてオープン領域を形成した後、オープン領域内にシリンダー構造のストレージノード１７を形成する。
【００１０】
上記のように、ストレージノード１７を形成した後は、ストレージノード１７の内壁及び外壁を全て露出させ、シリンダー構造を形成するように酸化膜ウェットディップアウトを利用してキャパシターモールド酸化膜層１６を除去する。
【００１１】
しかし、近年、デザインルールが小さくなるにつれ、シリンダー型キャパシターを形成する処理においては、シリンダー形状のストレージノードの間隔が狭くなるため、ウェットディップアウトの最適化にもかかわらず、隣接するストレージノード間にブリッジが発生する確率がますます高くなっている。
【００１２】
図１Ｂは、従来技術に係るウェットディップアウト後のストレージノードの間にブリッジが発生する可能性を示す写真である。
【００１３】
図１Ｂに示すように、Ｘ−Ｘ’方向は、Ｙ−Ｙ’方向に比べて、ストレージノードの間隔が非常に狭いため、ウェットディップアウトの際にストレージノードが十分に支えられず、倒れてしまい、このため、隣接するストレージノードの間にブリッジが発生する。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、上記の従来技術の問題を解決するためになされたものであって、その目的は、シリンダーの高さを高くしても、ウェットディップアウトにおいて、隣接するストレージノード間のブリッジ現象を防止することができる半導体素子のキャパシター製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記の目的を達成するために、第１の本発明のシリンダー型キャパシターの製造方法は、コンタクトプラグが形成された半導体基板上に、中間層が挿入された積層構造の分離構造を形成する第１ステップと、前記分離構造をエッチングして前記コンタクトプラグの一部分を開放させるオープン領域を形成する第２ステップと、前記オープン領域上にストレージノードを形成する第３ステップと、前記分離構造の一部分をエッチングして前記ストレージノードの上部を囲むパターニングされた中間層を形成し、前記ストレージノードを支持する第４ステップと、パターニングされた前記中間層を除いた前記分離構造の残留部分を除去する第５ステップと、パターニングされた前記中間層を除去して前記ストレージノードの内壁及び外壁を全て露出する第６ステップとを含むことを特徴とする。
【００１６】
また、本発明の第２のシリンダー型キャパシターの製造方法は、コンタクトプラグが形成された半導体基板上に、支持層として中間層を含む分離構造を形成する第１ステップと、前記分離構造をエッチングして前記コンタクトプラグ上を開放させるオープン領域を形成する第２ステップと、前記オープン領域の内部にシリンダー型のストレージノードを形成する第３ステップと、前記分離構造の一部を除去して前記ストレージノードの一部分を露出させる第４ステップと、残留する分離構造のうち前記支持層の上の部分をエッチングして、前記ストレージノードの外壁を囲み、かつ、隣接するストレージノードの間には互いが繋がるリング状のパターニングされた支持層を形成する第５ステップと、リング状のパターニングされた前記支持層を除いた分離構造を除去するウェットディップアウトを実施する第６ステップと、リング状のパターニングされた前記支持層を除去して前記ストレージノードの内壁及び外壁を全て露出する第７ステップとを含むことを特徴とする。
【発明の効果】
【００１７】
本発明によれば、シリンダー構造のストレージノードを形成するために必ず用いられるウェットディップアウトの際に、ストレージノード間に生じるブリッジ現象の発生を、非晶質カーボンの中間層によって防止することができる。
【００１８】
また、非晶質カーボンの中間層は、シリンダー形状のストレージノードの形成が完了した後、乾式感光膜ストリップを用いて容易に除去することができるので、本発明によれば、工程の歩留まりが低下することなく、キャパシター製造を完成することができる。
【発明を実施するための最良の形態】
【００１９】
図２Ａ〜図２Ｉは、本発明の実施形態に係るシリンダー構造のキャパシター製造方法を示す断面図である。これらの断面図は、図３Ａ〜３Ｅに示すキャパシター構造をＡ−Ａ’及びＢ−Ｂ’方向に切断したときに得られる断面図を繋げた形式で示したものである。
【００２０】
図２Ａに示すように、半導体基板２１上にストレージノード用絶縁膜（以下、簡単に絶縁膜とも記す）２２を形成した後、絶縁膜２２を貫通するストレージノード用コンタクトホール（以下、ストレージノードコンタクトホールと記す）２３０を形成し、このストレージノードコンタクトホール２３０を埋め込むストレージノード用コンタクトプラグ（以下、ストレージノードコンタクトプラグと記す）２３を形成する。ここで、図示されてはいないが、絶縁膜２２を形成する前は、通常、ワードラインを含むトランジスタ、ビットライン工程が行われ、絶縁膜２２は、酸化物質、例えば、ＵＳＧ膜として形成され、その厚さは１０００Å〜３０００Åの範囲とする。
【００２１】
そして、ストレージノードコンタクトプラグ２３は、絶縁膜２２を、ストレージノードコンタクトマスクを利用してエッチングして、ストレージノードコンタクトホール２３０を形成した後、ストレージノードコンタクトホール２３０を埋め込むまでポリシリコン膜を形成し、その後エッチバックを介して形成する。
【００２２】
その後、ストレージノードコンタクトプラグ２３上にバリアメタル２４を形成する。ここで、バリアメタル２４は、ＣＶＤ  Ｔｉを一定の厚さに形成し、急速熱処理アニール法（ｒａｐｉｄ  ｔｈｅｒｍａｌ  ａｎｎｅａｌｉｎｇ）を利用して下のシリコンとＴｉとを反応させてＴｉＳｉ２２４Ａを形成した後、ＣＶＤ  ＴｉＮ２４Ｂを１０００Å〜２０００Åの範囲で形成し、ＣＭＰまたはエッチバックを用いて平坦化して形成する。
【００２３】
上記のバリアメタル２４の形成工程は、後続のストレージノード導電膜層としてＴｉＮを用いる場合、ＣＶＤ  ＴｉＮ２４Ｂを形成することなく、直接ストレージノード導電膜層のＴｉＮを形成することによって、ＣＶＤ  ＴｉＮ２４Ｂの形成及び平坦化を省略することができる。
【００２４】
続いて、ストレージノードコンタクトプラグ２３を埋め込んだ絶縁膜２２上に第１分離構造１００を形成する。
【００２５】
さらに詳しく説明すると、エッチング停止膜、キャパシターモールド層、中間層、バッファ層、及びハードマスク層を、ストレージノードコンタクトプラグ２３が埋め込まれた絶縁膜上に形成した後、パターニングしてパターニングされたエッチング停止膜層２５、パターニングされたキャパシターモールド層２６、パターニングされた中間層２７、パターニングされたバッファ層２８、及びパターニングされたハードマスク層２９を形成する。ここで、エッチング停止膜は、窒化膜で形成する。キャパシターモールド層２６は、低温の非ドープ酸化膜のＰＥＴＥＯＳ、ＰＳＧ及びＢＰＳＧからなるグループの中から選択されたいずれか１つまたは２つ以上で積層し、全体の厚さを５０００Å〜１５０００Åの範囲とする。
【００２６】
そして、中間層２７は、非晶質カーボンで形成し、ＰＥＣＶＤ方式にしたがって３００℃〜５００℃の範囲の温度で、５００Å〜２０００Åの範囲の厚さに形成する。
【００２７】
そして、バッファ層２８は、低温の非ドープ酸化膜のＰＥＴＥＯＳ、ＰＳＧ及びＢＰＳＧからなるグループの中から選択されたいずれか１つを５００Å〜２０００Åの範囲の厚さに形成する。
【００２８】
そして、ハードマスク層２９は、ＰＥＣＶＤ方式にしたがって３００℃〜５００℃の範囲の温度で２０００Å〜５０００Åの範囲の厚さに非晶質カーボンを形成して形成する。
【００２９】
続いて、ハードマスク層２９上に感光膜を塗布し、露光及び現象によってパターニングしてストレージノードを画定するストレージノードマスク３０を形成する。ここで、ストレージノードマスク３０は、ジグザグ（ｚｉｇｚａｇ）アレイ（ジグザグ状の配列）を維持することが重要である。これに関する詳しい説明は後述する。
【００３０】
ＳＮエッチングのためには、ストレージノードマスク３０下に、すなわち、図示してはいないがハードマスク層２９上にＳｉＯＮまたは酸化膜を５００Å〜１５００Åの範囲の厚さに形成し、これを反射防止膜層として用い、ストレージノードマスク３０をエッチングバリアとして用いて反射防止膜層及びハードマスク層２９をエッチングし、その後、ハードマスク層２９をエッチングバリアとして用いてその下側の物質をエッチングする。
【００３１】
すなわち、ハードマスク層２９をエッチングバリアとして用いてバッファ層２８、中間層２７及びキャパシターモールド膜２６をエッチングし、下部電極の形成される丸い形状（円筒状）のオープン領域３１（ｏｐｅｎ  ｒｅｇｉｏｎ）を形成する。このようなオープン領域３１を形成するためのエッチングの際にストレージノードマスク３０は全て消費され（したがって、図２Ａではストレージノードマスク３０を点線で示している）、ハードマスク層２９が実質的にエッチングバリアの役割を果す。
【００３２】
その後、オープン領域３１下のエッチング停止膜層２５をエッチングしてストレージノードコンタクトプラグ２３の上部を開放させる。
【００３３】
上述のオープン領域３１は、ストレージノードが形成されるホールの形であるので、ストレージノードホールと称する。
【００３４】
上記の処理の結果、オープン領域３１は、パターニングされたエッチング停止膜層２５、パターニングされたキャパシターモールド層２６、パターニングされた中間層２７、パターニングされたバッファ層２８及びハードマスク層２９の順に積層された第１分離構造１００によって提供される。ここで、Ｄ１及びＤ２はオープン領域３１の直径を示しており、Ｓ１及びＳ２はオープン領域の間隔を示す。
【００３５】
図２Ｂに示すように、オープン領域３１の表面に沿ってストレージノードとして用いられる導電膜、すなわち、ストレージノード導電膜層３２を形成する。ここで、ストレージノード導電膜層３２は、ＴｉＮまたはＲｕであり、その他の物質で形成することもできる。好ましくは、ストレージノード導電膜層３２は、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法またはＡＬＤ（ＡｔｏｍｉｃＬａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法で蒸着して、２００Å〜４００Åの範囲の厚さに形成する。
【００３６】
ここで、ストレージノード導電膜層３２としてＴｉＮを形成する場合は、下方のストレージノードコンタクトプラグ２３の上に、すなわち、エッチング停止膜層２５を形成する前に、ＣＶＤ  ＴｉＮ２４Ｂの形成及びＣＶＤ  ＴｉＮ２４Ｂの平坦化を省略することもできる。すなわち、バリアメタル２４及びストレージノード導電膜層３２が全てＴｉＮの場合は、別途に、バリアメタルの役割を果すＴｉＮの形成及び平坦化を行わなくても良い。但し、バリアメタルとして用いるＣＶＤ  ＴｉＮ２４Ｂの形成を省略した場合にも、ストレージノード導電膜層３２であるＴｉＮの形成前には、ＣＶＤ  Ｔｉ形成及び急速熱処理アニールを必ず行い、下部のストレージノードコンタクトプラグ２３とストレージノード導電膜層３２であるＴｉＮとの間のオーム接触を形成して抵抗特性を改善しなければならない。
【００３７】
上述のストレージノード導電膜層３２としてＴｉＮを形成する場合は、ＴｉＣｌ４を原料ソースとして用い、ＮＨ３を反応ガスとするＣＶＤ  ＴｉＮ蒸着法を用いて、４００℃〜７００℃の範囲の温度で形成する。
【００３８】
そして、Ｒｕをストレージノード導電膜層３２として用いる場合は、原料ソースとしてＲｕ（ＥｔＣｐ）２を用い、反応ガスとしてＯ２ガスを利用して２００℃〜４００℃の範囲の温度でＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成する。
【００３９】
上述のようにストレージノード導電膜層３２を形成した後は、図２Ｃに示すように、ストレージノードの分離（ｓｔｏｒａｇｅ  ｎｏｄｅ  ｉｓｏｌａｔｉｏｎ）処理を行う。
【００４０】
すなわち、図２Ｃに示すように、ストレージノードの分離には、別途にバリアを用いずストレージノード導電膜層３２を乾式エッチバック（ｄｒｙ  ｅｔｃｈｂａｃｋ）する。一方、ストレージノード導電膜層３２がＴｉＮの場合のストレージノードの分離は、感光膜バリア、または、酸化膜バリアを用いたＣＭＰ、または、乾式エッチバックで行うこともできる。ここで、感光膜バリア、または、酸化膜バリアを用いる場合は、分離の際にオープン領域３１内部での汚染を防止することができる。
【００４１】
上記のストレージノードの分離処理は、ハードマスク層２９の表面が露出されるまで行い、オープン領域３１内にシリンダー形状のストレージノード３２Ａを形成する。すなわち、ＣＭＰ、または、乾式エッチバックを介してオープン領域３１から離れたハードマスク層２９上のストレージノード導電膜層３２を除去して、オープン領域３１の底及び側壁にまたがるシリンダー形状のストレージノード３２Ａを形成する。
【００４２】
続いて、図２Ｄに示すように、残留しているハードマスク層２９を除去する。このとき、ハードマスク層２９は、Ｏ２アッシングを介してストリップするが、ハードマスク層２９は、感光膜と同じく酸素（Ｏ２）によって容易にストリップされる。
【００４３】
したがって、酸素アッシング後には、ハードマスク層２９が除去され、かつ、ストレージノード３２Ａの上部が露出され、このため、ストレージノード３２Ａの上部の外側では、パターニングされたバッファ層２８が露出される。
【００４４】
続いて、図２Ｅに示すように、上部が露出されたストレージノード３２Ａを含む第２分離構造１０１上に犠牲層３３（ｓａｃｒｉｆｉｃｉａｌ  ｌａｙｅｒ）を形成する。第２分離構造１０１とは、それぞれパターニングされたエッチング停止膜層２５、キャパシターモールド層２６、中間層２７、及びバッファ層２８の構造を意味する。
【００４５】
このとき、犠牲層３３は、ＡＬＤ法を利用した蒸着によって酸化物、たとえば、ＳｉＯ２（これを「ＡＬＤ  ＳｉＯ２」という）として形成し、原料ガスには、ＨＣＤ（Ｈｅｘａｃｈｌｏｒｉｄｅ  Ｄｉｓｉｌａｎｅ、Ｓｉ２Ｃｌ６）、触媒物質には、ピリジン（Ｐｙｒｉｄｉｎｅ）、反応ガスにはＨ２Ｏ蒸気（Ｖａｐｏｅｒ）を用いる。そして、ＡＬＤ  ＳｉＯ２の蒸着温度は、１００℃程度（８０〜１５０℃の範囲）の低温に維持する。このように、犠牲層３３の低温蒸着ができるＡＬＤ法を用いて蒸着すると、ステップカバレッジ特性が優秀で、後続のウェットディップアウトを用いて容易に除去されるＳｉＯ２を容易に形成することができる。
【００４６】
上述の犠牲層３３の形成の際、厚さを調節して、Ａ−Ａ’方向（ストレージノードの間隔が狭い部分）では、隣接するストレージノード３２Ａの間を埋め込み（「３３Ａ」参照）、Ｂ−Ｂ’方向（ストレージノードの間隔が広い部分）では、隣接するストレージノード３２Ａの間を完全には埋め込まない（「３３Ｂ」参照）ように、すなわち、ストレージノード３２Ａを含む表面上に所定の厚さで形成する。このように、犠牲層３３が位置によって厚さが異なる理由は、Ａ−Ａ’方向では隣接するストレージノード３２Ａの間が狭く、Ｂ−Ｂ’方向では隣接するストレージノード３２Ａの間が広いからである。また、このように、犠牲層３３の厚さを調節できるのは、ＡＬＤ法で蒸着するからである。
【００４７】
続いて、図２Ｆに示すように、犠牲層３３を乾式エッチバックによって除去する。
【００４８】
このように犠牲層３３を乾式エッチバックした後、全てのＡ−Ａ’方向及びＢ−Ｂ’方向のストレージノード内には、第１犠牲層３３Ｃが残留し、Ａ−Ａ’方向の隣接するストレージノードの間には、隣接するストレージノードの間を埋め込む状態で第２犠牲層３３Ｄが残留し、Ｂ−Ｂ’方向の隣接するストレージノードの間は隣接するストレージノードの間を埋め込まない状態で第３犠牲層３３Ｅが残留する。すなわち、Ｂ−Ｂ’方向の隣接するストレージノードの間では、犠牲層３３の厚さが相対的にＡ−Ａ’方向に比べて薄いため、乾式エッチバック後、隣接するストレージノードの間が殆ど全て露出され、露出された各ストレージノードの上部の外周側壁にスペーサとして第３犠牲層３３Ｅが残留する。
【００４９】
一方、犠牲層３３の乾式エッチバックを、Ａ−Ａ’方向及びＢ−Ｂ’方向で、各ストレージノード３２Ａの上端部が露出されることをターゲットとして行うこと、すなわちそのような状態になるまで行うことができる。
【００５０】
以上の結果、犠牲層３３の乾式エッチバックの後には、Ａ−Ａ’方向では残留する第２犠牲層３３Ｄによって下のパターニングされたバッファ層２８が露出されず、Ｂ−Ｂ’方向ではバッファ層２８が露出され、第３犠牲層３３Ｅがスペーサとして残留する。
【００５１】
続いて、図２Ｇに示すように、犠牲層３３の乾式エッチバック後、連続してパターニングされたバッファ層２８及びパターニングされた中間層２７を順次乾式エッチバックする。このとき、パターニングされたバッファ層２８及びパターニングされた中間層２７の乾式エッチバックは、Ａ−Ａ’方向及びＢ−Ｂ’方向の両方で行われる。但し、Ａ−Ａ’方向では、残留する第２犠牲層３３Ｄによってパターニングされたバッファ層２８が覆われているため、Ａ−Ａ’方向ではパターニングされたバッファ層２８の乾式エッチバックが行われず、Ｂ−Ｂ’方向で露出されたパターニングされたバッファ層２８及びパターニングされたバッファ層２８の下のパターニングされた中間層２７が乾式エッチバックによって除去される。
【００５２】
上述のように、パターニングされたバッファ層２８及びパターニングされた中間層２７の乾式エッチバックの際に、Ａ−Ａ’方向では第２犠牲層３３Ｄがエッチングバリアの役割を果す。ここで、Ａ−Ａ’方向では第２犠牲層３３Ｄがパターニングされたバッファ層２８の乾式エッチバックの際に一部が除去されることはあるが、パターニングされたバッファ層２８を露出させない厚さで残留する。
【００５３】
以上の結果、パターニングされたバッファ層２８及びパターニングされた中間層２７の乾式エッチバック後、Ｂ−Ｂ’方向では、ストレージノード３２Ａの上部が、残留する中間層２７Ａ、残留するバッファ層２８Ａ及び第３犠牲層３３Ｅの順で積層された、第１積層構造１０２（スペーサとして存在）によって支持される。これに対し、Ａ−Ａ’方向では、ストレージノード３２Ａの上部が隣接するストレージノード３２Ａの間を完全に埋め込む形の第２積層構造１０３によって支持される。第２積層構造１０３は、残留する中間層２７Ａ、パターニングされたバッファ層２８、及び第２犠牲層３３Ｄを含む。実質的に、スペーサとして残るＢ−Ｂ’方向の残留する中間層２７Ａは、平面でみると、ストレージノード３２Ａの外壁を囲むリング状のスペーサである。当然、残留するバッファ層２８Ａ及び第３犠牲層３３Ｅもストレージノード３２Ａの外壁を囲むリング状をしている。
【００５４】
一方、パターニングされた中間層２７の乾式エッチバックが全面エッチング方式で行われるため、Ａ−Ａ’方向では繋がった構造で残留する中間層２７Ａが形成され、Ｂ−Ｂ’方向では断切された状態で残留する中間層２７Ａが形成される。したがって、残留する中間層２７Ａは、それぞれのストレージノード３２Ａの外壁を囲むリング状となる。このような残留する中間層２７Ａの構造は、後述の図３Ｄ及び図３Ｅに詳しく示されている。
【００５５】
続いて、図２Ｈに示すように、酸化膜ウェットディップアウトを行う。このとき、酸化膜ウェットディップアウトによって、Ａ−Ａ’方向では、酸化膜物質の第１犠牲層３３Ｃ及び第２犠牲層３３Ｄ、パターニングされたバッファ層２８及びパターニングされたキャパシターモールド層２６が全て除去され、Ｂ−Ｂ’方向では、酸化膜物質の第３犠牲層３３Ｅ、残留するバッファ層２８Ａ及びパターニングされたキャパシターモールド層２６が全て除去される。好ましくは、酸化膜ウェットディップアウトの際、酸化膜エッチング液としては、ＢＯＥまたはＨＦ溶液を用い、ディップアウト時間は、犠牲酸化膜層（３３Ｃ、３３Ｄ、３３Ｅ）、バッファ酸化膜層（２８、２８Ａ）、キャパシターモールド酸化膜層（２６）を全て除去することができる時間とする。
【００５６】
Ａ−Ａ’方向でも、パターニングされたキャパシターモールド層２６が全て除去されるのは、Ｂ−Ｂ’方向から侵入される酸化膜エッチング液が残留する中間層２７Ａ下のＡ−Ａ’方向にも流れ込むからである。したがって、Ａ−Ａ’方向及びＢ−Ｂ’の両方で、残留する中間層２７Ａの下に、パターニングされたキャパシターモールド層２６が除去され、空の空間２６Ａが形成される。上記の酸化膜ウェットディップアウト後に、残留する中間層２７Ａによって支持されているシリンダー構造のストレージノード３２Ａが完成する。
【００５７】
続いて、図２Ｉに示すように、乾燥式感光膜除去を行って残りの残留する中間層２７Ａを除去する。残留する中間層２７Ａは、上述のように、感光膜除去（例えば、酸素を利用して除去）によって容易に除去される。
【００５８】
図示してはいないが、後続の工程として誘電膜の形成及び上部電極の形成を行い、シリンダー構造のキャパシターを完成する。
【００５９】
図３Ａは、本発明の実施形態に係るオープン領域３１を示す平面図であって、オープン領域３１の直径Ｄ１、Ｄ２は、Ａ−Ａ’及びＢ−Ｂ’の両方向とも同じであり（Ｄ１＝Ｄ２）、オープン領域３１の間隔Ｓ１、Ｓ２は、Ａ−Ａ’方向における第１間隔Ｓ１よりＢ−Ｂ’方向における第２間隔Ｓ２の方が広い。
【００６０】
図３Ｂは、本発明の実施形態に係るストレージノード分離後の状態を示した平面図であって、ストレージノード３２Ａが第１分離構造１００によって支持されていることが分かる。
【００６１】
図３Ｃは、ハードマスク層２９除去後の状態を示す斜視図であって、ハードマスク層２９除去後、隣接するストレージノード３２Ａの間には、パターニングされたエッチング停止膜層２５、パターニングされたキャパシターモールド層２６、パターニングされた中間層２７及びパターニングされたバッファ層２８の順に積層された第２分離構造１０１が残留し、第２分離構造１０１によってストレージノード３２Ａの上部が露出されている。
【００６２】
図３Ｄ及び図３Ｅは、酸化膜のウェットディップアウト後の状態を示す斜視図及び平面図であって、それぞれのストレージノード３２Ａの外壁をリング状の残留する中間層２７Ａが囲んでおり、残留する各中間層２７Ａは、Ａ−Ａ’方向及びＡ−Ａ’方向に垂直となる方向では、互いに接続された構造になっている。したがって、残留する中間層２７Ａは、ストレージノード３２Ａの間に位置し、それぞれのストレージノード３２Ａの外壁に略同じ高さで固定された構造になっている。
【００６３】
即ち、各ストレージノード３２Ａは、Ａ−Ａ’方向では互いに繋がったリング状の残留する中間層２７Ａによって支持されている状態となり、Ｂ−Ｂ’方向では互いに繋がっていないリング状に残留する中間層２７Ａによって支持されている状態となる。ここで、Ａ−Ａ’方向の残留する中間層２７Ａ及びＢ−Ｂ’方向の残留する中間層２７Ａは繋がった状態であるため、全ての方向でストレージノード３２Ａを支持する役割を果すことができる。上述のように、酸化膜のウェットディップアウト時に隣接するストレージノード３２Ａが残留する中間層２７Ａにより支持され、ウェットディップアウト後も、ストレージノード３２Ａ間のブリッジ現象が防止される。
【００６４】
上述の実施形態によると、ストレージノードの支持構造物に非晶質カーボン系の中間層を挿入することによって、後続の酸化膜のウェットディップアウトの際にもストレージノードが倒れることを防止し、隣接するストレージノードの間のブリッジを防止する。すなわち、シリンダー構造のストレージノードを形成するために必ず用いられるウェットディップアウトの際に発生するシリンダー間のブリッジ現象を、非晶質カーボンの中間層で防止することができ、これによって、ストレージノードの高さを最大限に高くすることができ、キャパシタンスを十分に確保することができる。
【００６５】
そして、本発明では、非晶質カーボン系からなる残留する中間層まで除去した後、誘電膜を形成するので、ストレージノードと誘電膜との接触面積を広くしてキャパシタンスを十分に確保することができる。
【００６６】
上述のように本発明は、シリンダー構造のストレージノードを形成するために必ず用いられるウェットディップアウトの際に発生するストレージノードの間のブリッジ現象を非晶質カーボンの中間層で防止できる効果を奏する。
【００６７】
また、非晶質カーボンの中間層は、シリンダー形状のストレージノードの形成が完了した後、乾式感光膜ストリップを用いて容易に除去することができるので、工程の歩留まりが低下することなく、キャパシター製造を完成することができる効果がある。
【００６８】
尚、本発明は、上記した実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
【図面の簡単な説明】
【００６９】
【図１Ａ】従来技術に係るウェットディップアウト前のキャパシターの構造を示す断面図である。
【図１Ｂ】従来技術に係るウェットディップアウト後のストレージノードの間のブリッジの可能性を示す写真である。
【図２Ａ】本発明の実施形態に係るシリンダー構造のキャパシターの製造方法を示す断面図である。
【図２Ｂ】本発明の実施形態に係るシリンダー構造のキャパシターの製造方法を示す断面図である。
【図２Ｃ】本発明の実施形態に係るシリンダー構造のキャパシターの製造方法を示す断面図である。
【図２Ｄ】本発明の実施形態に係るシリンダー構造のキャパシターの製造方法を示す断面図である。
【図２Ｅ】本発明の実施形態に係るシリンダー構造のキャパシターの製造方法を示す断面図である。
【図２Ｆ】本発明の実施形態に係るシリンダー構造のキャパシターの製造方法を示す断面図である。
【図２Ｇ】本発明の実施形態に係るシリンダー構造のキャパシターの製造方法を示す断面図である。
【図２Ｈ】本発明の実施形態に係るシリンダー構造のキャパシターの製造方法を示す断面図である。
【図２Ｉ】本発明の実施形態に係るシリンダー構造のキャパシターの製造方法を示す断面図である。
【図３Ａ】本発明の実施形態に係るオープン領域を示す平面図である。
【図３Ｂ】本発明の実施形態に係るストレージノード分離後の状態を示す平面図である。
【図３Ｃ】本発明の実施形態に係る非晶質カーボンハードマスク層の除去後の状態を示す斜視図である。
【図３Ｄ】酸化膜ウェットディップアウト後の状態を示す斜視図である。
【図３Ｅ】酸化膜ウェットディップアウト後の状態を示す平面図である。
【符号の説明】
【００７０】
２１      半導体基板
２２      絶縁膜（ストレージノード用絶縁膜）
２３      ストレージノードコンタクトプラグ（ストレージノード用コンタクトプラグ）
２４      バリアメタル
２５      エッチング停止膜層
２６      キャパシターモールド層（酸化膜）
２７、２７Ａ      中間層（非晶質カーボン）
２８      バッファ層（酸化膜）
２９      ハードマスク層（非晶質カーボン）
３１      オープン領域
３２      ストレージノード導電膜層
３２Ａ      ストレージノード
３３、３３Ｃ、３３Ｄ      犠牲層（酸化膜）
【図１Ａ】
2008010866.tif 000003
【図２Ａ】
2008010866.tif 000004
【図２Ｂ】
2008010866.tif 000005
【図２Ｃ】
2008010866.tif 000006
【図２Ｄ】
2008010866.tif 000007
【図２Ｅ】
2008010866.tif 000008
【図２Ｆ】
2008010866.tif 000009
【図２Ｇ】
2008010866.tif 000010
【図２Ｈ】
2008010866.tif 000011
【図２Ｉ】
2008010866.tif 000012
【図３Ａ】
2008010866.tif 000013
【図３Ｂ】
2008010866.tif 000014
【図３Ｃ】
2008010866.tif 000015
【図３Ｄ】
2008010866.tif 000016
【図３Ｅ】
2008010866.tif 000017
【図１Ｂ】
2008010866.tif 000018