(57)【要約】【課題】電源オフ時に、速やかに残像を消去することができるとともに、残留電圧による液晶の焼き付きを防止することができる液晶表示装置を提供する。【解決手段】電源ＯＦＦコマンドが検出されると、垂直同期信号Ｖｓｙｎｃに同期して、ＶＶＥＥ発生回路１９の動作が停止され、その出力は接地電位に設定される。また、共通電極ドライバ１６の出力も接地電位に設定され、かつソースドライバ１４Ａの出力はハイインピーダンス状態に設定される。次に到来する垂直同期信号Ｖｓｙｎｃに同期して、共通電極ＣＬとソース線ＳＬを短絡することで、ソース線ＳＬの電位は接地電位に設定される。その後、ゲートドライバ１５Ａは高レベルのゲート信号を出力することで、画素トランジスタ１０をオンさせる。画素ＧＳの画素電極１１の電位が接地電位に設定された後に、ＶＶＤＤ発生回路１８の動作は停止され、その出力は接地電位に設定される。【選択図】図１
2008299253.tif 000002
【特許請求の範囲】
【請求項１】
ゲート線と、このゲート線にゲート信号を供給するゲートドライバと、
ソース線と、このソース線にソース信号を供給するソースドライバと、画素トランジスタを通して前記ソース信号が印加される画素電極とこの画素電極と共通電極との間に配置された液晶とを備えた画素と、前記共通電極に共通電極信号を供給する共通電極ドライバと、を備えた液晶表示装置において、
該液晶表示装置の電源をオフするための信号を検出すると、前記共通電極ドライバの出力を接地電位に設定し、その後前記ソース線の電位を接地電位に設定し、その後前記ゲートドライバの出力に応じて前記画素トランジスタをオンさせることにより前記画素電極の電位を接地電位に設定し、その後前記ゲートドライバの出力を接地電位に設定するように制御を行うシーケンス制御回路を設けたことを特徴とする液晶表示装置。
【請求項２】
ゲート線と、このゲート線にゲート信号を供給するゲートドライバと、
ソース線と、このソース線にソース信号を供給するソースドライバと、画素トランジスタを通して前記ソース信号が印加される画素電極とこの画素電極と共通電極との間に配置された液晶とを備えた画素と、前記画素トランジスタをオンさせるゲート信号の高レベルを発生する高レベル発生回路と、前記画素トランジスタをオフさせるゲート信号の低レベルを発生する低レベル発生回路と、前記共通電極に共通電極信号を供給する共通電極ドライバと、を備えた液晶表示装置において、
該液晶表示装置の電源をオフするための信号を検出すると、前記低レベル発生回路を停止してその出力を接地電位に設定し、前記共通電極ドライバの出力を接地電位に設定し、かつ前記ソースドライバの出力をハイインピーダンス状態に設定し、
その後、前記共通電極と前記ソース線を短絡して前記ソース線の電位を接地電位に設定し、
その後、前記画素トランジスタをオンさせることにより前記画素電極の電位を接地電位に設定し、
その後、前記高レベル発生回路を停止してその出力を接地電位に設定するように制御を行うシーケンス制御回路を設けたことを特徴とする液晶表示装置。
【請求項３】
前記ソース線と前記共通電極の間に接続されたプリチャージスイッチを備え、前記シーケンス制御回路はこのプリチャージスイッチをオンさせることにより、前記共通電極と前記ソース線を短絡させることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記シーケンス制御回路は、該液晶表示装置の電源をオフするための信号を検出した後の１フレーム期間に、前記低レベル発生回路を停止してその出力を接地電位に設定し、前記共通電極ドライバの出力を接地電位に設定し、かつ前記ソースドライバの出力をハイインピーダンス状態に設定し、
その次の１フレーム期間に、前記共通電極と前記ソース線を短絡して前記ソース線の電位を接地電位に設定し、前記画素トランジスタをオンさせることにより前記画素電極の電位を接地電位に設定し、かつ前記高レベル発生回路を停止するように制御を行うことを特徴とする請求項２又は請求項３に記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、電源オフ時のシーケンス制御を行うシーケンス制御機能を備えた液晶表示装置に関する。
【背景技術】
【０００２】
図４に従来の液晶表示装置の一画素の回路図を示す。ソース線ＳＬとゲート線ＧＬの交差点に対応して画素ＧＳが設けられている。画素ＧＳにはＮチャネル型の薄膜トランジスタからなる画素トランジスタ１０、画素トランジスタ１０のドレインに接続された画素電極１１、画素電極１１と共通電極ＣＬの間に配置された液晶１２、画素電極１１と共通電極ＣＬの間に接続された補助容量１３が設けられている。画素トランジスタ１０のソースはソース線ＳＬに接続され、画素トランジスタ１０のゲートはゲート線ＧＬに接続されている。また、ソース線ＳＬにソース信号Ｓｉｇ（映像信号）を供給するソースドライバ１４と、ゲート線ＧＬにゲート信号を供給するゲートドライバ１５が設けられている。共通電極ＣＬには共通電極信号ＣＯＭが供給されるようになっている。
【０００３】
上述の液晶表示装置の動作は以下の通りである。ゲートドライバ１５から高レベルのゲート信号がゲート線ＧＬに出力されると、画素トランジスタ１０がオンする。そして、ソースドライバ１４からソース線ＳＬにソース信号Ｓｉｇが出力されると、ソース信号Ｓｉｇは画素トランジスタ１０を通して画素に書き込まれる。即ち、ソース信号Ｓｉｇは画素トランジスタ１０を通して画素電極１１に印加され補助容量１３によって保持される。そして、画素電極１１に保持された電位に応じて液晶の透過率が変化し、液晶表示が行われる。
【０００４】
また、この液晶表示装置の電源オフ時のシーケンスは以下の通りである。液晶表示装置の電源をオフするための信号（例えば、電源ＯＦＦコマンドや電源オフ用スイッチからのスイッチ信号）が発生すると、ソースドライバ１４及びゲートドライバ１５の出力はハイインピーダンス状態に設定される。この時、画素電極１１は直前の電位を保持しているが、画素電極１１に保持された電荷は画素トランジスタ１０、液晶１２等のリーク電流により徐々に放電されるため、画素電極１１の電位は緩やかに変化し、最終的には共通電極ＣＬの電位（例えば、接地電位に設定される）と同電位になる。
【０００５】
尚、電源オフ時のシーケンス制御を行う機能を備えた液晶表示装置については特許文献１に記載されている。
【特許文献１】特開２０００−１６３０２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、電源オフ時に、画素電極１１の電位が共通電極ＣＬの電位と同電位になるまでには相当な時間がかかるため、電源オフの直前の液晶表示が残像として視認されるという問題があった。また、電源オフ時にゲート線ＧＬやソース線ＳＬの電位が徐々に接地電位に変化していくときに、画素トランジスタ１０のゲートドレイン間容量Ｃｇｄ、ソースドレイン間容量Ｃｓｄを介して画素電極１１の電位が変動するため、これが原因となって残像が視認されることもある。
【０００７】
また、残像が人間の目に視認できないレベルであっても、液晶１２には直流の残留電圧が印加された状態が続くので、液晶１２の焼き付きが生じる原因になる。
【課題を解決するための手段】
【０００８】
本発明の液晶表示装置は、ゲート線と、このゲート線にゲート信号を供給するゲートドライバと、ソース線と、このソース線にソース信号を供給するソースドライバと、画素トランジスタを通して前記ソース信号が印加される画素電極とこの画素電極と共通電極との間に配置された液晶とを備えた画素と、前記共通電極に共通電極信号を供給する共通電極ドライバと、を備えた液晶表示装置において、該液晶表示装置の電源をオフするための信号を検出すると、前記共通電極ドライバの出力を接地電位に設定し、その後前記ソース線の電位を接地電位に設定し、その後前記ゲートドライバの出力に応じて前記画素トランジスタをオンさせることにより前記画素電極の電位を接地電位に設定し、その後前記ゲートドライバの出力を接地電位に設定するように制御を行うシーケンス制御回路を設けたことを特徴とする。
【発明の効果】
【０００９】
本発明の液晶表示装置によれば、電源オフ時に、速やかに残像を消去することができるとともに、残留電圧による液晶の焼き付きを防止することができる。
【発明を実施するための最良の形態】
【００１０】
本発明の実施形態による液晶表示装置について図面を参照しながら説明する。図１に示すように、ソース線ＳＬとゲート線ＧＬの交差点に対応して画素ＧＳが設けられている。画素ＧＳは図４のものと同様なので、その構成の説明は省略する。図１では１つの画素ＧＳだけを示したが、実際には図２のように、複数の画素ＧＳがマトリクス状に配置されている。
【００１１】
画素トランジスタ１０のソースはソース線ＳＬに接続され、画素トランジスタ１０のゲートはゲート線ＧＬに接続されている。また、ソース線ＳＬにソース信号Ｓｉｇ（映像信号）を供給するソースドライバ１４Ａと、ゲート線ＧＬにゲート信号を供給するゲートドライバ１５Ａが設けられている。
【００１２】
また、ゲートドライバ１５Ａは、高レベル（ＶＶＤＤ（例えば、８Ｖ））と低レベル（ＶＶＥＥ（例えば、−４Ｖ））のゲート信号を交互にゲート線ＧＬに出力する。ゲートドライバ１５Ａから高レベルのゲート信号が出力されると、画素トランジスタ１０はオンし、画素ＧＳは選択された状態になる。この時、ソースドライバ１４Ａからソース線ＳＬにソース信号Ｓｉｇが出力されると、ソース信号Ｓｉｇは画素トランジスタ１０を通して画素に書き込まれる。一方、ゲートドライバ１５Ａから低レベルのゲート信号が出力されると、画素トランジスタ１０はオフし、画素ＧＳは非選択の状態になる。また、高レベル（ＶＶＤＤ）を発生するためのＶＶＤＤ発生回路１８と、低レベル（ＶＶＥＥ）を発生するためのＶＶＥＥ発生回路１９が設けられている。
【００１３】
また、共通電極ＣＬに共通電極信号ＣＯＭを供給する共通電極ドライバ１６が設けられている。通常動作時において、共通電極信号ＣＯＭはクロック信号であり、その高レベルはＶｃｏｍｈ、その低レベルはＶｃｏｍｌである。共通電極ＣＬとソース線ＳＬとの間には、Ｎチャネル型の薄膜トランジスタからなるプリチャージトランジスタ１７が接続されている。プリチャージトランジスタ１７は、通常動作時には制御信号ＤＳＧに応じてオンしてソース線ＳＬに共通電極信号ＣＯＭを供給することでソース線ＳＬをプリチャージするトランジスタであるが、電源オフ時には共通電極ＣＬとソース線ＳＬを短絡するために用いられる。
【００１４】
さらに、電源オフ時に、ソースドライバ１４、ゲートドライバ１５Ａ、ＶＶＤＤ発生回路１８、ＶＶＥＥ発生回路１９、共通電極ドライバ１６、プリチャージトランジスタ１７の動作をシーケンス制御するシーケンス制御回路２０が設けられている。シーケンス制御回路２０は、この液晶表示装置の電源をオフするための信号（例えば、電源ＯＦＦコマンドや電源オフ用スイッチからのスイッチ信号）を検出すると、シーケンス制御を開始するように構成されている。また、これらの各回路に電源電位を供給する電源２１が設けられている。
【００１５】
本発明の特徴は、シーケンス制御回路２０による、電源オフ時のシーケンス制御にあり、以下、これについて図３を参照して詳しく説明する。液晶表示装置の電源をオフするための信号として、例えば、電源ＯＦＦコマンドが検出されると、その後の垂直同期信号Ｖｓｙｎｃに同期して、ＶＶＥＥ発生回路１９の動作が停止されるとともに、その出力は接地電位に設定される。したがって、ゲートドライバ１５Ａからは、接地電位（０Ｖ）が出力される。尚、ゲート線ＧＬが低レベル（ＶＶＥＥ（例えば、−４Ｖ））から接地電位（０Ｖ）に変化するため、画素トランジスタ１０のゲートドレイン間容量Ｃｇｄを介して画素電極１１の電位が変動する。しかし、このタイミングで、低レベル（ＶＶＥＥ）を接地電位に設定しているので、その後、画素トランジスタ１０がオンして、画素電極１１の電位が接地電位に設定された後に、前記低レベル（ＶＶＥＥ）により画素電極１１の電位が変化することはない。
【００１６】
また、共通電極ドライバ１６の出力も接地電位に設定され、かつソースドライバ１４Ａの出力はハイインピーダンス状態に設定される。その後、一定期間をおくことで共通電極ＣＬの電位は接地電位に安定し、ソースドライバ１４Ａの出力はハイインピーダンス状態で安定化する。この一定期間は、１フレーム期間であることが好ましい。尚、ソースドライバ１４Ａの出力をハイインピーダンス状態にするタイミングを遅らす設定とすることもできる。この場合、ソースドライバ１４Ａの出力を、プリチャージトランジスタ１７をオンさせるタイミングで、ハイインピーダンス状態にすればよい。
【００１７】
そして、次に到来する垂直同期信号Ｖｓｙｎｃに同期して、プリチャージトランジスタ１７をオンさせ、共通電極ＣＬとソース線ＳＬを短絡することで、ソース線ＳＬの電位は接地電位に設定される。その後、この１フレーム期間において、ゲートドライバ１５Ａは高レベルのゲート信号を出力することで、画素トランジスタ１０をオンさせる。これにより、ソース線ＳＬの接地電位が画素ＧＳに書き込まれ、画素電極１１の電位は接地電位に設定される。尚、他の複数の画素ＧＳについても同様にして、それらの画素電極１１の電位が接地電位に設定される。こうして、全ての画素ＧＳの画素電極１１の電位が接地電位に設定された後に、ＶＶＤＤ発生回路１８の動作は停止されるとともに、その出力は接地電位に設定される。これにより、ゲート線ＧＬの電位は接地電位に設定される。そして最後に、シーケンス制御回路２０は電源２１をオフする。
【００１８】
このように、本実施形態の液晶表示装置によれば、電源オフ時に、画素ＧＳの画素電極１１の電位を速やかにソース線ＳＬ、共通電極ＣＬ、ゲート線ＧＬと同電位（接地電位）に設定できるので、残像を速やかに消去することができるとともに、残留電圧による液晶の焼き付きを防止することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の実施の形態による液晶表示装置の回路図である。
【図２】本発明の実施の形態による液晶表示装置の画素の配置図である。
【図３】本発明の実施の形態による液晶表示装置の電源オフ・シーケンスを説明するタイミング図である。
【図４】従来例の液晶表示装置の一画素の回路図である。
【符号の説明】
【００２０】
１０  画素トランジスタ    １１  画素電極            １２  液晶
１３  補助容量            １４  ソースドライバ      １５  ゲートドライバ
１６  共通電極ドライバ    １７  プリチャージトランジスタ
１８  ＶＶＤＤ発生回路    １９  ＶＶＥＥ発生回路    ２０  シーケンス制御回路
２１  電源                ＳＬ  ソース線            ＣＬ  共通電極
ＧＬ  ゲート線            ＧＳ  画素
【図１】
2008299253.tif 000003
【図２】
2008299253.tif 000004
【図３】
2008299253.tif 000005
【図４】
2008299253.tif 000006