(57)【要約】【課題】安価に製造することができ、そこに形成される各種半導体素子の特性を阻害することなく高集積化できる貼り合わせ基板の製造方法および貼り合わせ基板を提供する。【解決手段】ＳＯＩ層１ａとなる第１基板１１ａの一方の第１面１Ｓ側に、埋め込み絶縁分離トレンチＴを形成する、埋め込み絶縁分離トレンチ形成工程と、第１面１Ｓ側に、埋め込み拡散層１ｂ，１ｃとなる不純物層１ｉｂ，１ｉｃを形成する、不純物層形成工程と、第１基板１１ａにおける第１面１Ｓ側を支持基板２となる第２基板１１ｂに対向するようにして積層し、第１基板１１ａと第２基板１１ｂを互いに貼り合わせる、基板貼り合わせ工程と、貼り合わされた第１基板１１ａのもう一方の第２面２Ｓ側を研磨して、埋め込み絶縁分離トレンチＴを基板表面に露出し、ＳＯＩ層１ａとする基板研磨工程とを有する貼り合わせ基板１１の製造方法とする。【選択図】図６
2008010668.tif 000002
【特許請求の範囲】
【請求項１】
埋め込み酸化膜を挟んで、主面側の単結晶シリコンからなるＳＯＩ層と裏面側の支持基板とが互いに貼り合わされてなり、
前記ＳＯＩ層に、側壁酸化膜を介して内部に多結晶シリコンが埋め込まれ、前記側壁酸化膜が基板表面から前記埋め込み酸化膜に達する、埋め込み絶縁分離トレンチが形成され、
前記ＳＯＩ層が、前記埋め込み絶縁分離トレンチにより取り囲まれて、複数の領域に分割され、
前記複数の領域のうち、所定の領域において、前記埋め込み酸化膜に当接して、前記ＳＯＩ層と異なる導電型または不純物濃度の埋め込み拡散層が形成されてなる、貼り合わせ基板の製造方法であって、
前記ＳＯＩ層となる第１基板の一方の第１面側に、前記埋め込み絶縁分離トレンチを形成する、埋め込み絶縁分離トレンチ形成工程と、
前記第１面側に、前記埋め込み拡散層となる不純物層を形成する、不純物層形成工程と、
前記第１基板における第１面側を前記支持基板となる第２基板に対向するようにして積層し、第１基板と第２基板を互いに貼り合わせる、基板貼り合わせ工程と、
前記貼り合わされた第１基板のもう一方の第２面側を研磨して、前記埋め込み絶縁分離トレンチを基板表面に露出し、前記ＳＯＩ層とする基板研磨工程とを有することを特徴とする貼り合わせ基板の製造方法。
【請求項２】
前記埋め込み絶縁分離トレンチ形成工程後に、前記不純物層形成工程を実施することを特徴とする請求項１に記載の貼り合わせ基板の製造方法。
【請求項３】
前記不純物層形成工程後に、前記埋め込み絶縁分離トレンチ形成工程を実施することを特徴とする請求項１に記載の貼り合わせ基板の製造方法。
【請求項４】
前記不純物層形成工程が、前記第１基板の第１面側に不純物をイオン注入する、イオン注入工程であることを特徴とする請求項１乃至３のいずれか一項に記載の貼り合わせ基板の製造方法。
【請求項５】
前記基板貼り合わせ工程における加熱により、
前記第１基板にイオン注入された不純物を熱拡散させることを特徴とする請求項４に記載の貼り合わせ基板の製造方法。
【請求項６】
前記基板貼り合わせ工程において、
前記第１基板と第２基板の少なくとも一方の対向面に、前記埋め込み酸化膜となる酸化膜が形成された状態で、前記第１基板と第２基板を互いに貼り合わせることを特徴とする請求項１乃至５のいずれか一項に記載の貼り合わせ基板の製造方法。
【請求項７】
前記第１基板の対向面の全面に、前記埋め込み酸化膜となる酸化膜が形成された状態で、前記第１基板と第２基板を互いに貼り合わせることを特徴とする請求項６に記載の貼り合わせ基板の製造方法。
【請求項８】
前記第１基板の対向面に、前記埋め込み絶縁分離トレンチ内の多結晶シリコンが露出した状態で、前記第１基板と第２基板を互いに貼り合わせることを特徴とする請求項６に記載の貼り合わせ基板の製造方法。
【請求項９】
前記基板貼り合わせ工程において、
前記第１基板の対向面に、前記埋め込み絶縁分離トレンチ内の多結晶シリコンと一体的に形成された多結晶シリコン層が形成された状態で、前記第１基板と第２基板を互いに貼り合わせることを特徴とする請求項１乃至５のいずれか一項に記載の貼り合わせ基板の製造方法。
【請求項１０】
埋め込み酸化膜を挟んで、主面側の単結晶シリコンからなる第１導電型のＳＯＩ層と裏面側の支持基板とが互いに貼り合わされてなり、
前記ＳＯＩ層に、側壁酸化膜を介して内部に多結晶シリコンが埋め込まれ、前記側壁酸化膜が基板表面から前記埋め込み酸化膜に達する、埋め込み絶縁分離トレンチが形成され、
前記ＳＯＩ層が、前記埋め込み絶縁分離トレンチにより取り囲まれて、複数の領域に分割され、
前記複数の領域のうち、所定の領域において、前記ＳＯＩ層と異なる導電型の第２導電型埋め込み拡散層、または前記ＳＯＩ層より不純物濃度の高い高濃度埋め込み拡散層が、前記埋め込み酸化膜に当接して、前記所定の領域の全面に形成されてなることを特徴とする貼り合わせ基板。
【請求項１１】
前記複数の領域のうち、所定の領域において、前記第２導電型埋め込み拡散層が形成され、
前記第２導電型埋め込み拡散層が形成された領域以外の領域のうち、所定の領域において、前記高濃度埋め込み拡散層が形成されてなることを特徴とする請求項１０に記載の貼り合わせ基板。
【請求項１２】
前記第２導電型埋め込み拡散層が形成された領域と、前記高濃度埋め込み拡散層が形成された領域に、それぞれ、導電型の異なるバイポーラトランジスタが形成されてなることを特徴とする請求項１１に記載の貼り合わせ基板。
【請求項１３】
前記多結晶シリコンが、基板表面から前記埋め込み酸化膜を貫通して前記支持基板に達することを特徴とする請求項１０乃至１２のいずれか一項に記載の貼り合わせ基板。
【請求項１４】
前記埋め込み絶縁分離トレンチ内の多結晶シリコンと一体的に形成された多結晶シリコン層が、前記埋め込み酸化膜に当接して、前記支持基板に形成されてなることを特徴とする請求項１３に記載の貼り合わせ基板。
【請求項１５】
前記複数の各領域における基板表面上、および基板表面に露出する前記埋め込み絶縁分離トレンチ内の多結晶シリコン上に、それぞれ、前記各領域および前記多結晶シリコンに接続する電極が配置されてなることを特徴とする請求項１０乃至１４のいずれか一項に記載の貼り合わせ基板。
【請求項１６】
前記貼り合わせ基板が、車載用の半導体装置の形成に用いられることを特徴とする請求項１０乃至１５４のいずれか一項に記載の貼り合わせ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、埋め込み酸化膜を挟んで主面側の単結晶シリコンからなるＳＯＩ層と裏面側の支持基板とが互いに貼り合わされてなる、貼り合わせ基板の製造方法およびそれによって製造される貼り合わせ基板に関する。
【背景技術】
【０００２】
埋め込み酸化膜を挟んで主面側の単結晶シリコンからなるＳＯＩ層と裏面側の支持基板とが互いに貼り合わされてなる貼り合わせ基板およびその製造方法が、例えば、特許第３２９８４５５号明細書（特許文献１）、特開平１１−１９５７１２号公報（特許文献２）および特開平４−２６６０４７号公報（特許文献３）に開示されている。
【０００３】
上記貼り合わせ基板は、そこに形成される半導体素子の高速化や高集積化等、種々の用途に用いられている。図１５は、特許文献１に開示された従来の貼り合わせ基板が用いられている半導体装置で、半導体装置９０の断面を模式的に示した図である。
【０００４】
図１５に示す半導体装置９０では、埋め込み酸化膜９３を有する一つの貼り合わせ基板９０ａに、横型ＭＯＳトランジスタ（ＬＤＭＯＳ、Lateral Diffused Metal Oxide Semiconductor）、ＣＭＯＳトランジスタ（ＣＭＯＳ、Complementary Metal Oxide Semiconductor）、ＮＰＮ型バイポーラトランジスタ（ＮＰＮＴｒ）が形成されている。半導体装置９０の形成には、主面側のＮ＋層９２ｂとＮ−層９２ａからなるＮ型基板９２と裏面側のＰ型基板９１とがＳｉＯ２からなる酸化膜９３を介して貼り合わされた、貼り合わせ基板９０ａが用いられている。埋め込み酸化膜９３上のＳＯＩ層９２には、側壁酸化膜９４ａと埋め込み多結晶シリコン９４ｂからなり、埋め込み酸化膜９３に達する絶縁分離トレンチ９４が形成され、これによって絶縁分離された複数の素子領域が形成されている。各素子領域には、ＬＤＭＯＳ、ＣＭＯＳおよびＮＰＮＴｒが、それぞれ、絶縁分離トレンチ９４により取り囲まれて、埋め込み酸化膜９３上のＮ＋層９２ｂとＮ−層９２ａからなるＳＯＩ層９２に配置されている。
【特許文献１】特許第３２９８４５５号明細書
【特許文献２】特開平１１−１９５７１２号公報
【特許文献３】特開平４−２６６０４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図１５に示す半導体装置９０では、高濃度のＮ＋層９２ｂが、埋め込み酸化膜９３上の全面に形成されている。このＮ＋層９２ｂによって、ＮＰＮＴｒや例えば図示されていない縦型ＭＯＳトランジスタ（ＶＤＭＯＳ、VerticalDiffused Metal Oxide Semiconductor）では、動作抵抗および動作電圧を下げることができる。また、支持基板９１の電位変動による誤動作を抑制する効果や、ゲッタリング効果による酸化膜９３の性能向上などの効果を期待することができる。
【０００６】
一方、図１５に示す半導体装置９０のＬＤＭＯＳやＣＭＯＳでは、Ｎ＋層９２ｂがあることによって、耐圧やサージ耐量が低下する。また、特に自動車のシステムなどでは、ハイサイド回路が多いため、耐圧が高く高精度で能力の高いＰＮＰ型バイポーラトランジスタが求められるが、Ｎ＋層９２ｂが存在すると耐圧を確保することが特に困難であった。
【０００７】
図１６は、上記問題を解決するために発明された半導体装置の一例で、半導体装置１０１の断面を模式的に示した図である。
【０００８】
図１６に示す半導体装置１０１は、埋め込み酸化膜３を有する一つの貼り合わせ基板１０に、Ｎ導電型をチャネルとするＲＥＳＵＲＦ（Reduced Surface electric field）構造の横型ＭＯＳトランジスタＬＴｒ２とバイポーラトランジスＢＴｒ１が形成されている。半導体装置１０１の形成には、部分的にｎ＋層１ｂが形成された主面側のｎ−層（ＳＯＩ層）１ａからなる基板と裏面側の支持基板２とが酸化膜３を介して貼り合わされた、貼り合わせ基板１０が用いられている。埋め込み酸化膜３上のＳＯＩ層１ａには、埋め込み酸化膜３に達する絶縁分離トレンチＴが形成され、これによって絶縁分離された複数の素子領域およびフィールド領域Ｆが形成されている。
【０００９】
図１６の半導体装置１０１では、横型ＭＯＳトランジスタＬＴｒ２の配置領域で高濃度の第１半導体層１ｂが除かれている。このため、サージの印加でＳＯＩ層の断面縦方向に形成されたｎ／ｐ／ｎ−からなる寄生バイポーラトランジスタが動作しようとしても、内部抵抗が大きくて、電流には電圧上昇というフィードバックがかかり、寄生トランジスタ動作を抑制する。このため、半導体装置１０１は、高いサージ耐量を有する半導体装置とすることができる。尚、上記半導体装置については、すでに特許出願（特願２００６−１２１２２０）がなされている。
【００１０】
一方、図１６に示す半導体装置１０１では、横型ＭＯＳトランジスタＬＴｒ２が形成された素子領域とバイポーラトランジスＢＴｒ１が形成された素子領域の間に、隣のｎ＋層１ｂが部分的に入り込んだ素子が形成されていないフィールド領域Ｆが存在する。このフィールド領域Ｆの形成は、貼り合わせ前の基板１にｎ＋層１ｂを部分的に形成した場合、貼り合わせ時の熱拡散でｎ＋層１ｂの端部が不明確となることに起因しており、両隣の素子領域を設計どおりの仕様とするための分離領域としたものである。しかしながら、このフィールド領域Ｆが存在するために、半導体装置１０１は、半導体素子の集積度が低下すると共に、大きな基板面積が必要で製造コストが増大する。フィールド領域Ｆを無くすため、例えば、高速イオン注入でＳＯＩ層１ａに不純物を打ち分けた後、エピタキシャル成長させる方法も考えられる。しかしながら、この方法も高コストである。
【００１１】
そこで本発明は、埋め込み酸化膜を挟んで主面側の単結晶シリコンからなるＳＯＩ層と裏面側の支持基板とが互いに貼り合わされてなる貼り合わせ基板の製造方法およびそれにより製造される貼り合わせ基板であって、安価に製造することができ、そこに形成される各種半導体素子の特性を阻害することなく高集積化できる貼り合わせ基板の製造方法およびそれによって製造される貼り合わせ基板を提供することを目的としている。
【課題を解決するための手段】
【００１２】
請求項１に記載の発明は、埋め込み酸化膜を挟んで、主面側の単結晶シリコンからなるＳＯＩ層と裏面側の支持基板とが互いに貼り合わされてなり、前記ＳＯＩ層に、側壁酸化膜を介して内部に多結晶シリコンが埋め込まれ、前記側壁酸化膜が基板表面から前記埋め込み酸化膜に達する、埋め込み絶縁分離トレンチが形成され、前記ＳＯＩ層が、前記埋め込み絶縁分離トレンチにより取り囲まれて、複数の領域に分割され、前記複数の領域のうち、所定の領域において、前記埋め込み酸化膜に当接して、前記ＳＯＩ層と異なる導電型または不純物濃度の埋め込み拡散層が形成されてなる、貼り合わせ基板の製造方法であって、前記ＳＯＩ層となる第１基板の一方の第１面側に、前記埋め込み絶縁分離トレンチを形成する、埋め込み絶縁分離トレンチ形成工程と、前記第１面側に、前記埋め込み拡散層となる不純物層を形成する、不純物層形成工程と、前記第１基板における第１面側を前記支持基板となる第２基板に対向するようにして積層し、第１基板と第２基板を互いに貼り合わせる、基板貼り合わせ工程と、前記貼り合わされた第１基板のもう一方の第２面側を研磨して、前記埋め込み絶縁分離トレンチを基板表面に露出し、前記ＳＯＩ層とする基板研磨工程とを有することを特徴としている。
【００１３】
上記貼り合わせ基板の製造方法は、埋め込み酸化膜を挟んで主面側のＳＯＩ層と裏面側の支持基板とが互いに貼り合わされ、絶縁分離トレンチにより分割された所定の領域において、埋め込み酸化膜に当接する埋め込み拡散層が形成されてなる貼り合わせ基板の製造方法である。上記貼り合わせ基板の製造方法においては、埋め込み絶縁分離トレンチ形成工程と埋め込み拡散層となる不純物層形成工程の後に、基板貼り合わせ工程を実施する。このため、ＳＯＩ層となる貼り合わせ前の第１基板に埋め込み拡散層となる不純物層を部分的に形成した場合であっても、埋め込み絶縁分離トレンチが不純物の熱拡散の障壁となり、貼り合わせ時の熱処理においても、不純物が隣りの領域まで熱拡散することはない。従って、従来のような素子が形成されていない分離領域を形成することなく、埋め込み絶縁分離トレンチを挟んだ両隣の領域を、設計どおりの仕様の素子形成領域とすることができる。上記貼り合わせ基板の製造方法は、従来の貼り合わせ基板の製造方法で用いられている工程の順序を入れ替えるだけであり、製造コストが増大することもない。
【００１４】
以上のようにして、上記貼り合わせ基板の製造方法は、埋め込み酸化膜を挟んで主面側の単結晶シリコンからなるＳＯＩ層と裏面側の支持基板とが互いに貼り合わされてなる貼り合わせ基板の製造方法であって、安価に製造することができ、そこに形成される各種半導体素子の特性を阻害することなく高集積化できる貼り合わせ基板の製造方法となっている。
【００１５】
上記貼り合わせ基板の製造方法においては、請求項２に記載のように、前記埋め込み絶縁分離トレンチ形成工程後に、前記不純物層形成工程を実施してもよいし、請求項３に記載のように、前記不純物層形成工程後に、前記埋め込み絶縁分離トレンチ形成工程を実施してもよい。
【００１６】
特に、埋め込み絶縁分離トレンチ形成工程後に不純物層形成工程を実施する場合には、埋め込み拡散層となる不純物層を部分的に形成するに際して、埋め込み絶縁分離トレンチが第１基板の表面に現れている。このため、不純物層を形成する領域のアライメントが容易であり、埋め込み絶縁分離トレンチを用いたセルフアライメントも可能である。
【００１７】
上記貼り合わせ基板の製造方法においては、請求項４に記載のように、前記不純物層形成工程が、前記第１基板の第１面側に不純物をイオン注入する、イオン注入工程であることが好ましい。これによって、第１基板の表面に、不純物層を部分的に精度良く形成することができる。
【００１８】
上記不純物層形成工程としてイオン注入工程を用いる場合においては、請求項５に記載のように、前記基板貼り合わせ工程における加熱により、前記第１基板にイオン注入された不純物を熱拡散させることが好ましい。これにより、通常独立して実施されるイオン注入後の熱処理工程を省くことができ、製造コストを低減することができる。
【００１９】
上記貼り合わせ基板の製造方法では、例えば請求項６に記載のように、前記基板貼り合わせ工程において、前記第１基板と第２基板の少なくとも一方の対向面に、前記埋め込み酸化膜となる酸化膜が形成された状態で、前記第１基板と第２基板を互いに貼り合わせることができる。
【００２０】
この場合、請求項７に記載のように、前記第１基板の対向面の全面に、前記埋め込み酸化膜となる酸化膜が形成された状態で、前記第１基板と第２基板を互いに貼り合わせた場合には、埋め込み絶縁分離トレンチ内の多結晶シリコンと支持基板である第２基板とが互いに電気的に導通していない貼り合わせ基板を製造することができる。一方、請求項８に記載のように、前記第１基板の対向面に、前記埋め込み絶縁分離トレンチ内の多結晶シリコンが露出した状態で、前記第１基板と第２基板を互いに貼り合わせた場合には、埋め込み絶縁分離トレンチ内の多結晶シリコンと支持基板である第２基板とが互いに電気的に導通した貼り合わせ基板を製造することができる。
【００２１】
また、上記貼り合わせ基板の製造方法では、例えば請求項９に記載のように、前記基板貼り合わせ工程において、前記第１基板の対向面に、前記埋め込み絶縁分離トレンチ内の多結晶シリコンと一体的に形成された多結晶シリコン層が形成された状態で、前記第１基板と第２基板を互いに貼り合わせることもできる。この場合には、例えば、埋め込み酸化膜下に上記多結晶シリコン層が形成され、該多結晶シリコン層と埋め込み絶縁分離トレンチ内の多結晶シリコンとが互いに電気的に導通した貼り合わせ基板を製造することができる。
【００２２】
請求項１０〜１６に記載の発明は、上記貼り合わせ基板の製造方法により好適に製造される、貼り合わせ基板の発明である。
【００２３】
請求項１０に記載の貼り合わせ基板は、埋め込み酸化膜を挟んで、主面側の単結晶シリコンからなる第１導電型のＳＯＩ層と裏面側の支持基板とが互いに貼り合わされてなり、前記ＳＯＩ層に、側壁酸化膜を介して内部に多結晶シリコンが埋め込まれ、前記側壁酸化膜が基板表面から前記埋め込み酸化膜に達する、埋め込み絶縁分離トレンチが形成され、前記ＳＯＩ層が、前記埋め込み絶縁分離トレンチにより取り囲まれて、複数の領域に分割され、前記複数の領域のうち、所定の領域において、前記ＳＯＩ層と異なる導電型の第２導電型埋め込み拡散層、または前記ＳＯＩ層より不純物濃度の高い高濃度埋め込み拡散層が、前記埋め込み酸化膜に当接して、前記所定の領域の全面に形成されてなることを特徴としている。
【００２４】
上記貼り合わせ基板においては、埋め込み絶縁分離トレンチにより分割されたＳＯＩ層の所定の領域において、ＳＯＩ層と異なる導電型の第２導電型埋め込み拡散層、またはＳＯＩ層より不純物濃度の高い高濃度埋め込み拡散層が、埋め込み酸化膜に当接して、所定の領域の全面に形成されている。このため、該貼り合わせ基板に形成する各種半導体素子の特性に合わせて、好適な埋め込み拡散層が形成された素子形成のための領域を選択することができる。これによって、例えば、高耐圧化のために埋め込み拡散層が不要な横型トランジスタと動作抵抗および動作電圧を低減するために埋め込み拡散層が必要な縦型トランジスタの混載が可能となる。
【００２５】
また、前述したように、上記貼り合わせ基板は、安価に製造することができ、素子が形成されていない分離領域を確保する必要がないため、各種半導体素子を高集積化できる貼り合わせ基板となっている。
【００２６】
以上のようにして、上記貼り合わせ基板は、埋め込み酸化膜を挟んで主面側の単結晶シリコンからなるＳＯＩ層と裏面側の支持基板とが互いに貼り合わされてなる貼り合わせ基板であって、安価に製造することができ、そこに形成される各種半導体素子の特性を阻害することなく高集積化できる貼り合わせ基板となっている。
【００２７】
上記貼り合わせ基板においては、例えば請求項１１に記載のように、前記複数の領域のうち、所定の領域において、前記第２導電型埋め込み拡散層が形成され、前記第２導電型埋め込み拡散層が形成された領域以外の領域のうち、所定の領域において、前記高濃度埋め込み拡散層が形成されてなるように構成することができる。
【００２８】
これによって、例えば導電型の異なる２種類の縦型トランジスタを相補的に混載する、Ｃ（Complementary）トランジスタについても、動作抵抗および動作電圧を低減することが可能となる。
【００２９】
例えば請求項１２に記載のように、前記第２導電型埋め込み拡散層が形成された領域と、前記高濃度埋め込み拡散層が形成された領域に、それぞれ、導電型の異なるバイポーラトランジスタを形成することができ、高性能のバイポーラトランジスタの作りわけが可能となる。
【００３０】
上記貼り合わせ基板は、請求項１３に記載のように、前記多結晶シリコンが、基板表面から前記埋め込み酸化膜を貫通して前記支持基板に達するように構成されることが好ましい。
【００３１】
当該貼り合わせ基板では、埋め込み絶縁分離トレンチの内部に埋め込まれた多結晶シリコンが支持基板に達して電気的に導通するため、ＳＯＩ層の基板表面から、埋め込み絶縁分離トレンチの内部と支持基板の電位を固定することができる。これによって、例えば、高周波ノイズ等による各種半導体素子への悪影響を抑制することができる。
【００３２】
この場合、前述した製造方法によって、請求項１４に記載のように、前記埋め込み絶縁分離トレンチ内の多結晶シリコンと一体的に形成された多結晶シリコン層が、前記埋め込み酸化膜に当接して、前記支持基板に形成されてなるように構成することもできる。この多結晶シリコン層は、例えば製造プロセスに起因する重金属元素等のゲッタリングに用いることができる。
【００３３】
貼り合わせ基板では、一般的に、ＳＯＩ層が埋め込み絶縁分離トレンチにより複数の領域に分割されて利用される。この場合、分割された各領域が、確実に絶縁分離されている必要がある。
【００３４】
このため、上記貼り合わせ基板においては、請求項１５に記載のように、前記複数の各領域における基板表面上、および基板表面に露出する前記埋め込み絶縁分離トレンチ内の多結晶シリコン上に、それぞれ、前記各領域および前記多結晶シリコンに接続する電極が配置されてなることが好ましい。
【００３５】
上記貼り合わせ基板においては、埋め込み絶縁分離トレンチの内部に埋め込まれた多結晶シリコンが支持基板に達して電気的に導通している。このため、絶縁分離トレンチにより分割された各領域および絶縁分離トレンチ内の多結晶シリコンに接続する上記電極を用いて、埋め込み酸化膜と絶縁分離トレンチの側壁酸化膜の絶縁性を簡単に検証することができる。これによって、当該貼り合わせ基板では、絶縁分離トレンチにより分割された各領域の絶縁性に関して、高い信頼性を確保することができる。
【００３６】
以上のようにして、請求項１６に記載のように、上記貼り合わせ基板は、ハイサイド回路が多く、耐圧が高く高精度で能力の高いトランジスタの形成が必要である、車載用の半導体装置の形成に用いられて好適である。
【発明を実施するための最良の形態】
【００３７】
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
【００３８】
図１（ａ）〜（ｃ）は、本発明の目的とする製造対象の貼り合わせ基板の例で、それぞれ、貼り合わせ基板１１〜１３の模式的な断面図である。
【００３９】
図１（ａ）〜（ｃ）に示す貼り合わせ基板１１〜１３は、いずれも、埋め込み酸化膜３，３ａを挟んで、主面側の単結晶シリコンからなるＮ導電型（ｎ−）のＳＯＩ層１ａと裏面側の支持基板２とが互いに貼り合わされている。ＳＯＩ層１ａには、側壁酸化膜Ｔａを介して内部に多結晶シリコンＴｂが埋め込まれ、側壁酸化膜Ｔａが基板表面から埋め込み酸化膜３，３ａに達する、埋め込み絶縁分離トレンチＴが形成されている。ＳＯＩ層１ａは、この埋め込み絶縁分離トレンチＴにより取り囲まれて、複数の領域Ｒ１〜Ｒ５に分割されている。
【００４０】
図１（ａ）〜（ｃ）の貼り合わせ基板１１〜１３においては、いずれも、複数の領域Ｒ１〜Ｒ５のうち、領域Ｒ１，Ｒ３，Ｒ５において、ＳＯＩ層１ａより不純物濃度の高い高濃度（ｎ＋）埋め込み拡散層１ｂが、埋め込み酸化膜３，３ａに当接して、領域Ｒ１，Ｒ３，Ｒ５の全面に形成されている。また、領域Ｒ４においては、ＳＯＩ層１ａと異なる導電型のＰ導電型（ｐ＋）埋め込み拡散層１ｃが、埋め込み酸化膜３，３ａに当接して、領域Ｒ４の全面に形成されている。尚、領域Ｒ２においては、高濃度（ｎ＋）埋め込み拡散層１ｂもＰ導電型（ｐ＋）埋め込み拡散層のいずれの埋め込み拡散層も形成されていない。
【００４１】
尚、図１（ａ）〜（ｃ）の貼り合わせ基板１１〜１３は、それぞれ、以下の点で異なっている。すなわち、図１（ａ）の貼り合わせ基板１１では、埋め込み酸化膜３がＳＯＩ層１ａと支持基板２の境界の全面に形成されており、埋め込み絶縁分離トレンチＴ内の多結晶シリコンＴｂは、支持基板２まで達していない。これに対して、図１（ｂ）と図１（ｃ）の貼り合わせ基板１２，１３では、埋め込み酸化膜３ａが埋め込み絶縁分離トレンチＴ部で開口しており、埋め込み絶縁分離トレンチＴ内の多結晶シリコンＴｂが、基板表面から埋め込み酸化膜３ａを貫通して支持基板２に達するよう形成されている。尚、図１（ｃ）の貼り合わせ基板１３では、後述する製造方法によって、埋め込み絶縁分離トレンチＴ内の多結晶シリコンＴｂと一体的に形成された多結晶シリコン層Ｔｃが、埋め込み酸化膜３ａに当接して、支持基板２に形成されている。
【００４２】
図１（ａ）〜（ｃ）の貼り合わせ基板１１〜１３においては、埋め込み絶縁分離トレンチＴにより分割されたＳＯＩ層１ａの所定の領域において、ＳＯＩ層１ａと異なる導電型のＰ導電型（ｐ＋）埋め込み拡散層１ｃ、ＳＯＩ層１ａより不純物濃度の高い高濃度（ｎ＋）埋め込み拡散層１ｂが、埋め込み酸化膜３，３ａに当接して、それぞれ、所定の領域Ｒ２と領域Ｒ１，Ｒ３，ＲＲ５の全面に形成されている。このため、貼り合わせ基板１１〜１３に形成する各種半導体素子の特性に合わせて、好適な埋め込み拡散層１ｂ，１ｃが形成された（または、埋め込み拡散層１ｂ，１ｃが形成されていない）素子形成のための領域を選択することができる。これによって、例えば、高耐圧化のために埋め込み拡散層１ｂ，１ｃが不要な横型トランジスタと動作抵抗および動作電圧を低減するために埋め込み拡散層１ｂ，１ｃが必要な縦型トランジスタの混載が可能となる。特に、Ｐ導電型（ｐ＋）埋め込み拡散層１ｃと高濃度（ｎ＋）埋め込み拡散層１ｂの両者が作り分けられた貼り合わせ基板１１〜１３においては、導電型の異なる２種類の縦型トランジスタを混載する相補的（Complementary）なトランジスタについても、動作抵抗および動作電圧を低減することが可能となる。
【００４３】
また、図１（ａ）〜（ｃ）に示した貼り合わせ基板１１〜１３は、後述するように安価に製造することができ、図１６に示した従来の貼り合わせ基板１０のように、素子が形成されていない分離領域Ｆを確保する必要がない。このため、図２に示す半導体装置１０２のように、各種半導体素子を高集積化できる貼り合わせ基板となっている。また、図１（ａ）〜（ｃ）に示す貼り合わせ基板１１〜１３は、埋め込み絶縁分離トレンチＴが基板表面に現れているため、後続の工程においてデバイスを形成する場合においても、容易にアライメントを取ることができる。
【００４４】
図２は、上記貼り合わせ基板が用いられた半導体装置の一例で、図１（ｂ）の貼り合わせ基板１２が用いられた半導体装置１０２の断面を模式的に示した図である。
【００４５】
図２に示す半導体装置１０２では、図１（ｂ）の貼り合わせ基板１２に、ＮチャネルＭＯＳトランジスタ（ＮＭＯＳ）、横型ＭＯＳトランジスタ（ＬＤＭＯＳ）、縦ＮＰＮ型バイポーラトランジスタ（Ｖ−ＮＰＮ）、縦ＰＮＰ型バイポーラトランジスタ（Ｖ−ＰＮＰ）が形成されている。ＮＭＯＳとＶ−ＮＰＮは、それぞれ、高濃度（ｎ＋）埋め込み拡散層１ｂが形成された領域Ｒ１，Ｒ３に形成されており、Ｖ−ＰＮＰは、Ｐ導電型（ｐ＋）埋め込み拡散層１ｃが形成された領域Ｒ４に形成されている。これによって、縦型のＶ−ＮＰＮとＶ−ＰＮＰでは、それぞれ、高濃度（ｎ＋）埋め込み拡散層１ｂやＰ導電型（ｐ＋）埋め込み拡散層１ｃが存在しない場合に較べて、動作抵抗および動作電圧を下げることができる。また、半導体装置１０２では、ＬＤＭＯＳは、埋め込み拡散層１ｂ，１ｃが形成されていない領域Ｒ２に形成されている。これによって、高濃度（ｎ＋）埋め込み拡散層１ｂが存在する場合に較べて、ＬＤＭＯＳのサージ耐量の低下を抑制することができる。
【００４６】
一般的に、能力が高く歪の少ないアナログ回路を実現するためには、相補的（Complementary）なバイポーラトランジスタが求められる。これに対して、図２の半導体装置１０２では、埋め込み絶縁分離トレンチＴにより分離された
隣接する領域Ｒ３，Ｒ４に、それぞれ、導電型の異なる相補的な縦型のバイポーラトランジスタ（Ｖ−ＮＰＮ，Ｖ−ＰＮＰ）が形成されている。
隣接する領域Ｒ３，Ｒ４では、埋め込み絶縁分離トレンチＴにより高濃度（ｎ＋）埋め込み拡散層１ｂとＰ導電型（ｐ＋）埋め込み拡散層１ｃ横方向への拡散が抑えられるため、例えば領域Ｒ３では、（ｎ−）ＳＯＩ層１ａと高濃度（ｎ＋）埋め込み拡散層１ｂとで、３桁以上の濃度差を得ることができる。これによって、高濃度（ｎ＋）埋め込み拡散層１ｂとＰ導電型（ｐ＋）埋め込み拡散層１ｃが領域Ｒ３，Ｒ４に作り分けられた半導体装置１０２では、上記高性能バイポーラトランジスタの作りわけが可能となっている。
【００４７】
以上のように、図１（ａ）〜（ｃ）に示した貼り合わせ基板１１〜１３を用いる半導体装置では、埋め込み絶縁分離トレンチＴにより分離された
隣接する各領域Ｒ１〜Ｒ４にデバイスを作り分けて、埋め込み絶縁分離トレンチＴを挟んでデバイスを隣接させることができる。このため、チップサイズを縮小でき、安価な半導体装置とすることができる。
【００４８】
次に、図１（ａ）の貼り合わせ基板１１では、埋め込み絶縁分離トレンチＴ内の多結晶シリコンＴｂが、支持基板２まで達していないのに対して、図１（ｂ）と図１（ｃ）の貼り合わせ基板１２，１３では、多結晶シリコンＴｂが、支持基板２に達するよう形成されていた。従って、図１（ｂ）と図１（ｃ）の貼り合わせ基板１２，１３では、多結晶シリコンＴｂを伝導性材料（ドープト多結晶シリコン）とすることで、多結晶シリコンＴｂが支持基板２と電気的に導通した状態とすることができる。このため、貼り合わせ基板１２，１３では、ＳＯＩ層１ａの基板表面から、埋め込み絶縁分離トレンチＴの内部と支持基板２の電位を固定することができる。これによって、例えば、高周波ノイズ等による各種半導体素子への悪影響を抑制することができる。また、図１（ｃ）の貼り合わせ基板１３では、埋め込み酸化膜３ａに当接して、多結晶シリコン層Ｔｃが形成されている。この多結晶シリコン層Ｔｃは、例えば製造プロセスに起因する重金属元素等のゲッタリングに用いることができる。
【００４９】
上記したように、貼り合わせ基板では、一般的に、ＳＯＩ層が埋め込み絶縁分離トレンチにより複数の領域に分割されて利用される。この場合、分割された各領域が、確実に絶縁分離されている必要がある。図１（ａ）〜（ｃ）の貼り合わせ基板１１〜１３では、埋め込み絶縁分離トレンチＴの内部の多結晶シリコンＴｂを、分割された各領域Ｒ１〜Ｒ５の絶縁分離の検証に用いることができる。このために、図１（ａ）〜（ｃ）の貼り合わせ基板１１〜１３においては、複数の各領域Ｒ１〜Ｒ５における基板表面上、および基板表面に露出する埋め込み絶縁分離トレンチＴ内の多結晶シリコンＴｂ上に、それぞれ、各領域Ｒ１〜Ｒ５および多結晶シリコンＴｂに接続する電極が配置されていることが好ましい。
【００５０】
図３は、図１（ｂ）の貼り合わせ基板１２において、埋め込み絶縁分離トレンチＴにより分割された各領域Ｒ１〜Ｒ５について、上記絶縁分離の検証の様子を示す模式的な断面図である。図３においては、各領域Ｒ１〜Ｒ５および多結晶シリコンＴｂに接続する基板表面に形成された上記電極を、太い線で示した。
【００５１】
特に、図１（ｂ）と図１（ｃ）の貼り合わせ基板１２，１３においては、埋め込み絶縁分離トレンチＴの内部に埋め込まれた多結晶シリコンＴｂが支持基板２に達して電気的に導通している。このため、埋め込み絶縁分離トレンチＴにより分割された各領域Ｒ１〜Ｒ５に接続する電極と、埋め込み絶縁分離トレンチＴ内の多結晶シリコンＴｂに接続する一つの電極を用いて、埋め込み絶縁分離トレンチＴにおける側壁酸化膜Ｔａの絶縁性だけでなく、埋め込み酸化膜３ａの絶縁性についても、簡単に検証することができる。これによって、図１（ｂ）と図１（ｃ）の貼り合わせ基板１２，１３では、埋め込み絶縁分離トレンチＴにより分割された各領域Ｒ１〜Ｒ５の絶縁性に関して、高い信頼性を確保することができる。
【００５２】
以上のようにして、図１（ａ）〜（ｃ）に示す貼り合わせ基板１１〜１３は、ハイサイド回路が多く、耐圧が高く高精度で能力の高いトランジスタの形成が必要である、車載用の半導体装置の形成に用いられて好適である。
【００５３】
次に、本発明における貼り合わせ基板の製造方法について、図１（ａ）〜（ｃ）の貼り合わせ基板１１〜１３の製造方法を例にして説明する。
【００５４】
最初に、埋め込み酸化膜３がＳＯＩ層１ａと支持基板２の境界の全面に形成されてなる、図１（ａ）の貼り合わせ基板１１の製造方法について説明する。図４〜図６は、貼り合わせ基板１１の製造方法の一例を示す工程別の模式的な断面図である。
【００５５】
最初に、図４（ａ）に示すように、図１（ａ）のＳＯＩ層１ａとなる第１基板１１ａの一方の第１面１Ｓ側に、トレンチＴｈを形成する。次に、図４（ｂ）に示すように、トレンチＴｈの側壁および底面に側壁酸化膜Ｔａを形成した後、内部に多結晶シリコンＴｂを埋め込んで、図１（ａ）に示す埋め込み絶縁分離トレンチＴを形成する。
【００５６】
次に、第１基板１１ａの第１面１Ｓ上に堆積した多結晶シリコンＴｂと酸化膜Ｔａを除去した後、第１基板１１ａの第１面１Ｓ上に、改めて、図１（ａ）の埋め込み酸化膜３となる図４（ｃ）の酸化膜３を形成する。
【００５７】
次に、図４（ｃ）と図５（ａ）に示すように、それぞれ、酸化膜３上にレジストマスクＭｂ，Ｍｃを形成して、第１基板１１ａの第１面１Ｓ側に不純物をイオン注入し、図１（ａ）の埋め込み拡散層１ｂ，１ｃとなる不純物層１ｉｂ，１ｉｃを形成する。尚、不純物層１ｉｂ，１ｉｃの形成には、熱拡散工程を用いてもよいが、イオン注入工程を用いることが好ましい。これによって、第１基板１１ａの表面に、不純物層１ｉｂ，１ｉｃを部分的に精度良く形成することができる。また、図４（ｃ）と図５（ａ）ではレジストマスクＭｂ，Ｍｃを用いているが、不純物層形成時のマスクとしてシリコン酸化膜の不純物ブロック膜を用いれば、熱拡散による不純物導入が可能である。
【００５８】
次に、図５（ｂ）に示すように、イオン注入工程で用いたレジストマスクＭｃを除去して、貼り合わせ前の第１基板１１ａの準備が完了する。
【００５９】
次に、図５（ｃ）と図６（ａ）に示すように、第１基板１１ａにおける第１面１Ｓ側を支持基板２となる第２基板１１ｂに対向するようにして積層し、１０００〜１２００℃の高温で熱処理して、第１基板１１ａと第２基板１１ｂを互いに貼り合わせる。この時の熱で、不純物層１ｉｂ，１ｉｃは、図６（ａ）に示すように熱拡散して、埋め込み拡散層１ｂ，１ｃとなる。尚、図５（ｃ）に示す不純物層１ｉｂ，１ｉｃが形成された各領域は、埋め込み絶縁分離トレンチＴによって仕切られているため、高温の熱処理によって各領域内の不純物が横方向に拡散しても、埋め込み絶縁分離トレンチＴを超えて隣りの領域まで拡散することはない。
【００６０】
上記のように不純物層１ｉｂ，１ｉｃの形成工程としてイオン注入工程を用いる場合においては、基板貼り合わせ工程における加熱により、第１基板１１ａにイオン注入された不純物を熱拡散させることが好ましい。これにより、通常独立して実施されるイオン注入後の熱処理工程を省くことができ、製造コストを低減することができる。しかしながら、これに限らず、基板貼り合わせ工程の前に、予め不純物層１ｉｂ，１ｉｃを熱拡散させておいてもよい。
【００６１】
また、上記工程においては、図４（ｃ）の工程において第１基板１１ａに埋め込み酸化膜３となる酸化膜を形成していたが、これに限らず、図５（ｃ）に示す貼り合わせ前の第２基板１１ｂの対向面に埋め込み酸化膜３となる酸化膜を形成するようにしてもよい。また、第１基板１１ａと第２基板１１ｂの両方の対向面に、埋め込み酸化膜３となる酸化膜を形成するようにしてもよい。このように、第１基板１１ａまたは／および第２基板１１ｂの対向面の全面に埋め込み酸化膜３となる酸化膜が形成された状態で、第１基板１１ａと第２基板１１ｂを互いに貼り合わせた場合には、埋め込み絶縁分離トレンチＴ内の多結晶シリコンＴｂと支持基板２である第２基板１１ｂとが互いに電気的に導通していない貼り合わせ基板を製造することができる。
【００６２】
最後に、図６（ｂ）に示すように、貼り合わされた第１基板１１ａのもう一方の第２面２Ｓ側を研磨して、埋め込み絶縁分離トレンチＴを基板表面に露出し、ＳＯＩ層１ａとする。尚、図４（ａ）の工程においてトレンチＴｈの形成深さが浅い不良トレンチが発生した場合であっても、図６（ｂ）の研磨工程の形状検査によって、容易に欠陥箇所を確認することができる。従って、基板貼り合わせ後に埋め込み絶縁分離トレンチを形成する従来の貼り合わせ基板の製造方法で多発する、トレンチの形成深さが浅くて埋め込み酸化膜への到達不足による絶縁不良を未然に防止することが可能である。
【００６３】
以上で、図１（ａ）に示した貼り合わせ基板１１が完成する。
【００６４】
次に、埋め込み絶縁分離トレンチＴ内の多結晶シリコンＴｂが支持基板２に達するよう形成されてなる、図１（ｂ）の貼り合わせ基板１２の製造方法について説明する。図７〜図９は、貼り合わせ基板１２の製造方法の一例を示す工程別の模式的な断面図である。
【００６５】
最初に、図７（ａ）に示すように、図４（ａ）の第１基板１１ａの工程と同様にして、第１基板１２ａの第１面１Ｓ側に、トレンチＴｈを形成する。また、図４（ｂ）の工程と同様にして、トレンチＴｈの側壁および底面に側壁酸化膜Ｔａを形成した後、内部に多結晶シリコンＴｂを埋め込んで、埋め込み絶縁分離トレンチＴを形成する。
【００６６】
次に、図７（ｂ）に示すように、図４（ｂ）に示した第１基板１１ａと異なり、第１基板１２ａの第１面１Ｓ上に堆積した多結晶シリコンＴｂのみを除去して、側壁酸化膜Ｔａ形成時に基板表面に形成された酸化膜３ａを残しておく。この酸化膜３ａが、最終的に、図１（ｂ）の埋め込み酸化膜３ａとなる。
【００６７】
次に、図７（ｃ）と図８（ａ）に示すように、第１基板１２ａの第１面１Ｓ上にイオン注入時の保護膜である酸化膜３ｂを形成し、それぞれ、酸化膜３ｂ上にレジストマスクＭｂ，Ｍｃを形成して、第１基板１２ａの第１面１Ｓ側に不純物をイオン注入し、不純物層１ｉｂ，１ｉｃを形成する。
【００６８】
次に、図８（ｂ）に示すように、イオン注入工程で用いたレジストマスクＭｃと酸化膜３ｂを除去して、貼り合わせ前の第１基板１２ａの準備が完了する。
【００６９】
次に、図８（ｃ）と図９（ａ）に示すように、第１基板１２ａにおける第１面１Ｓ側を支持基板２となる第２基板１２ｂに対向するようにして積層し、熱処理して、第１基板１２ａと第２基板１２ｂを互いに貼り合わせる。このように、第１基板１２ａの対向面に、埋め込み絶縁分離トレンチＴ内の多結晶シリコンＴｂが露出した状態で、第１基板１２ａと第２基板１２ｂを互いに貼り合わせた場合には、埋め込み絶縁分離トレンチＴ内の多結晶シリコンＴｂと支持基板２である第２基板１２ｂとが互いに電気的に導通した貼り合わせ基板を製造することができる。尚、貼り合わせ時の熱で、不純物層１ｉｂ，１ｉｃは、図９（ａ）に示すように熱拡散して、埋め込み拡散層１ｂ，１ｃとなる。
【００７０】
最後に、図９（ｂ）に示すように、貼り合わされた第１基板１２ａの第２面２Ｓ側を研磨して、埋め込み絶縁分離トレンチＴを基板表面に露出し、ＳＯＩ層１ａとする。
【００７１】
以上で、図１（ｂ）に示した貼り合わせ基板１２が完成する。
【００７２】
次に、埋め込み絶縁分離トレンチＴ内の多結晶シリコンＴｂと一体的に形成された多結晶シリコン層Ｔｃが埋め込み酸化膜３ａに当接して支持基板２に形成されてなる、図１（ｃ）の貼り合わせ基板１３の製造方法について説明する。図１０〜図１２は、貼り合わせ基板１３の製造方法の一例を示す工程別の模式的な断面図である。
【００７３】
最初に、図１０（ａ）と図１０（ｂ）に示すように、第１基板１１ａの図４（ａ）と図４（ｂ）の工程と同様にして、第１基板１３ａの第１面１Ｓ側に、トレンチＴｈを形成する。また、トレンチＴｈの側壁および底面に側壁酸化膜Ｔａを形成した後、内部に多結晶シリコンＴｂを埋め込んで、埋め込み絶縁分離トレンチＴを形成する。
【００７４】
次に、図１０（ｃ）に示すように、図４（ｃ）に示した第１基板１１ａと異なり、第１基板１３ａの第１面１Ｓ上に堆積した多結晶シリコンＴｂの部分的に除去して、側壁酸化膜Ｔａ形成時に基板表面に形成された酸化膜３ａ上に多結晶シリコン層Ｔｃを残しておく。この多結晶シリコン層Ｔｃが、最終的に、図１（ｃ）の埋め込み絶縁分離トレンチＴ内の多結晶シリコンＴｂと一体的に形成された多結晶シリコン層Ｔｃとなる。
【００７５】
次に、図１０（ｃ）と図１１（ａ）に示すように、第１基板１３ａの第１面１Ｓ上にイオン注入時の保護膜である酸化膜３ｃを形成し、それぞれ、酸化膜３ｃ上にレジストマスクＭｂ，Ｍｃを形成して、第１基板１３ａの第１面１Ｓ側に不純物をイオン注入し、不純物層１ｉｂ，１ｉｃを形成する。
【００７６】
次に、図１１（ｂ）に示すように、イオン注入工程で用いたレジストマスクＭｃと酸化膜３ｃを除去して、貼り合わせ前の第１基板１３ａの準備が完了する。
【００７７】
次に、図１１（ｃ）と図１２（ａ）に示すように、第１基板１３ａにおける第１面１Ｓ側を支持基板２となる第２基板１３ｂに対向するようにして積層し、熱処理して、第１基板１３ａと第２基板１３ｂを互いに貼り合わせる。このように、第１基板１３ａの対向面に、埋め込み絶縁分離トレンチＴ内の多結晶シリコンＴｂと一体的に形成された多結晶シリコン層Ｔｃが形成された状態で、第１基板１３ａと第２基板１３ｂを互いに貼り合わせることもできる。この場合には、埋め込み酸化膜３ａ下に多結晶シリコン層Ｔｃが形成され、多結晶シリコン層Ｔｃと埋め込み絶縁分離トレンチＴ内の多結晶シリコンＴｂとが互いに電気的に導通した貼り合わせ基板を製造することができる。尚、貼り合わせ時の熱で、不純物層１ｉｂ，１ｉｃは、図１２（ａ）に示すように熱拡散して、埋め込み拡散層１ｂ，１ｃとなる。
【００７８】
最後に、図１２（ｂ）に示すように、貼り合わされた第１基板１３ａの第２面２Ｓ側を研磨して、埋め込み絶縁分離トレンチＴを基板表面に露出し、ＳＯＩ層１ａとする。
【００７９】
以上で、図１（ｃ）に示した貼り合わせ基板１３が完成する。
【００８０】
図４〜図１２に示した貼り合わせ基板１１〜１３の製造方法は、いずれも、埋め込み酸化膜３，３ａを挟んで主面側のＳＯＩ層１ａと裏面側の支持基板２とが互いに貼り合わされ、絶縁分離トレンチＴにより分割された所定の領域において、埋め込み酸化膜３，３ａに当接する埋め込み拡散層１ｂ，１ｃが形成されてなる貼り合わせ基板の製造方法である。
【００８１】
上記貼り合わせ基板の製造方法においては、いずれも、埋め込み絶縁分離トレンチＴの形成工程と埋め込み拡散層となる不純物層１ｉｂ，１ｉｃの形成工程の後に、基板貼り合わせ工程を実施する。このため、ＳＯＩ層１ａとなる貼り合わせ前の第１基板１１ａ，１２ａ，１３ａに埋め込み拡散層１ｂ，１ｃとなる不純物層１ｉｂ，１ｉｃを部分的に形成した場合であっても、埋め込み絶縁分離トレンチＴが不純物の熱拡散の障壁となり、貼り合わせ時の熱処理においても、不純物が隣りの領域まで熱拡散することはない。従って、図１６の半導体装置１０１における従来のような素子が形成されていない分離領域Ｆを形成することなく、埋め込み絶縁分離トレンチＴを挟んだ両隣の領域を、設計どおりの仕様の素子形成領域とすることができる。上記貼り合わせ基板の製造方法は、基板貼り合わせ後に埋め込み絶縁分離トレンチＴを形成する従来の貼り合わせ基板の製造方法で用いられている工程の順序を入れ替えるだけであり、製造コストが増大することもない。
【００８２】
以上のようにして、上記貼り合わせ基板の製造方法は、埋め込み酸化膜３，３ａを挟んで主面側の単結晶シリコンからなるＳＯＩ層と裏面側の支持基板とが互いに貼り合わされてなる貼り合わせ基板の製造方法であって、安価に製造することができ、前述したように、そこに形成される各種半導体素子の特性を阻害することなく高集積化できる貼り合わせ基板の製造方法となっている。
【００８３】
尚、図４〜図１２に示した貼り合わせ基板１１〜１３の製造方法においては、いずれも、第１基板１１ａ，１２ａ，１３ａに埋め込み絶縁分離トレンチＴを形成した後に、不純物層１ｉｂ，１ｉｃの形成工程を実施していた。この場合には、埋め込み拡散層１ｂ，１ｃとなる不純物層１ｉｂ，１ｉｃを部分的に形成するに際して、埋め込み絶縁分離トレンチＴが第１基板の表面に現れている。このため、不純物層１ｉｂ，１ｉｃを形成する領域のアライメントが容易であり、埋め込み絶縁分離トレンチＴを用いたセルフアライメントも可能である。従って、イオン注入による不純物層１ｉｂ，１ｉｃの形成に限らず、熱拡散による不純物導入の場合であっても、埋め込み絶縁分離トレンチＴにより不純物拡散時の横広がりを抑えることができるため、設計された精度を製造段階においても容易に確保することができる。以上のように、埋め込み絶縁分離トレンチＴの形成工程後に不純物層１ｉｂ，１ｉｃの形成工程を実施することが好ましいが、これに限らず、不純物層１ｉｂ，１ｉｃの形成工程後に、埋め込み絶縁分離トレンチＴの形成工程を実施してもよい。
【００８４】
図１３，１４は、不純物層形成工程後に埋め込み絶縁分離トレンチ形成工程を実施する、第１基板１４ａの準備工程の一例を示す工程別の模式的な断面図である。
【００８５】
最初に、図１３（ａ）と図１３（ｂ）に示すように、それぞれ、第１基板１４ａ上にレジストマスクＭｂ，Ｍｃを形成して、不純物をイオン注入し、不純物層１ｉｂ，１ｉｃを形成する。
【００８６】
次に、図１４（ａ）に示すように、イオン注入工程で用いたレジストマスクＭｃを除去した後、埋め込み絶縁分離トレンチＴを形成する所定の位置に、トレンチＴｈを形成する。次に、図１４（ｂ）に示すように、トレンチＴｈの側壁および底面に側壁酸化膜Ｔａを形成した後、内部に多結晶シリコンＴｂを埋め込んで、埋め込み絶縁分離トレンチＴを形成する。尚、側壁酸化膜Ｔａ形成時の熱で、不純物層１ｉｂ，１ｉｃは、図１４（ｂ）に示すように熱拡散して、埋め込み拡散層１ｂ，１ｃとなる。
【００８７】
その後は、図４〜図１２で説明した工と同様の工程で、貼り合わせ基板１１〜１３を製造することができる。
【００８８】
以上のようにして、不純物層形成工程後に、埋め込み絶縁分離トレンチ形成工程を実施することも可能である。
【００８９】
以上説明したように、本発明の貼り合わせ基板の製造方法およびそれにより製造される貼り合わせ基板は、埋め込み酸化膜を挟んで主面側の単結晶シリコンからなるＳＯＩ層と裏面側の支持基板とが互いに貼り合わされてなる貼り合わせ基板の製造方法およびそれにより製造される貼り合わせ基板であって、安価に製造することができ、そこに形成される各種半導体素子の特性を阻害することなく高集積化できる貼り合わせ基板の製造方法およびそれによって製造される貼り合わせ基板となっている。
【図面の簡単な説明】
【００９０】
【図１】（ａ）〜（ｃ）は、本発明の目的とする製造対象の貼り合わせ基板の例で、それぞれ、貼り合わせ基板１１〜１３の模式的な断面図である。
【図２】図１（ｂ）の貼り合わせ基板１２が用いられた半導体装置１０２の断面を模式的に示した図である。
【図３】図１（ｂ）の貼り合わせ基板１２において、埋め込み絶縁分離トレンチＴにより分割された各領域Ｒ１〜Ｒ５について、絶縁分離の検証の様子を示す模式的な断面図である。
【図４】（ａ）〜（ｃ）は、図１（ａ）の貼り合わせ基板１１の製造方法の一例を示す工程別の模式的な断面図である。
【図５】（ａ）〜（ｃ）は、図１（ａ）の貼り合わせ基板１１の製造方法の一例を示す工程別の模式的な断面図である。
【図６】（ａ），（ｂ）は、図１（ａ）の貼り合わせ基板１１の製造方法の一例を示す工程別の模式的な断面図である。
【図７】（ａ）〜（ｃ）は、図１（ｂ）の貼り合わせ基板１２の製造方法の一例を示す工程別の模式的な断面図である。
【図８】（ａ）〜（ｃ）は、図１（ｂ）の貼り合わせ基板１２の製造方法の一例を示す工程別の模式的な断面図である。
【図９】（ａ），（ｂ）は、図１（ｂ）の貼り合わせ基板１２の製造方法の一例を示す工程別の模式的な断面図である。
【図１０】（ａ）〜（ｃ）は、図１（ｃ）の貼り合わせ基板１３の製造方法の一例を示す工程別の模式的な断面図である。
【図１１】（ａ）〜（ｃ）は、図１（ｃ）の貼り合わせ基板１３の製造方法の一例を示す工程別の模式的な断面図である。
【図１２】（ａ），（ｂ）は、図１（ｃ）の貼り合わせ基板１３の製造方法の一例を示す工程別の模式的な断面図である。
【図１３】（ａ），（ｂ）は、第１基板１４ａの準備工程の一例を示す工程別の模式的な断面図である。
【図１４】（ａ），（ｂ）は、第１基板１４ａの準備工程の一例を示す工程別の模式的な断面図である。
【図１５】従来の貼り合わせ基板が用いられている半導体装置で、半導体装置９０の断面を模式的に示した図である。
【図１６】半導体装置１０１の断面を模式的に示した図である。
【符号の説明】
【００９１】
９０ａ，１１〜１３  貼り合わせ基板
１１ａ，１２ａ，１３ａ，１４ａ  第１基板
１１ｂ，１２ｂ，１３ｂ  第２基板
３，３ａ  埋め込み酸化膜
１ａ  ＳＯＩ層
２  支持基板
Ｔ  埋め込み絶縁分離トレンチ
Ｔｈ  トレンチ
Ｔａ  側壁酸化膜
Ｔｂ  多結晶シリコン
Ｔｃ  多結晶シリコン層
Ｒ１〜Ｒ５  領域
１ｂ  高濃度（ｎ＋）埋め込み拡散層
１ｉｂ  不純物層
１ｃ  Ｐ導電型（ｐ＋）埋め込み拡散層
１ｉｃ  不純物層
９０，１０１，１０２  半導体装置
【図１】
2008010668.tif 000003
【図２】
2008010668.tif 000004
【図３】
2008010668.tif 000005
【図４】
2008010668.tif 000006
【図５】
2008010668.tif 000007
【図６】
2008010668.tif 000008
【図７】
2008010668.tif 000009
【図８】
2008010668.tif 000010
【図９】
2008010668.tif 000011
【図１０】
2008010668.tif 000012
【図１１】
2008010668.tif 000013
【図１２】
2008010668.tif 000014
【図１３】
2008010668.tif 000015
【図１４】
2008010668.tif 000016
【図１５】
2008010668.tif 000017
【図１６】
2008010668.tif 000018