(57)【要約】【課題】複雑な回路パターンを２つ以上のこれより複雑でないマスクに効率的かつ効果的な方法で自動的に分割する方法および装置を提供する。【解決手段】ウェーハに印刷されるべき原回路パターンを複数の回路パターンに分離する方法が開示される。回路パターンデータから取得した回路パターンの多角形のエッジに関する像品質のイメージログスロープ（ＩＬＳ）、正規化イメージログスロープ（ＮＩＬＳ）、または任意の他の特徴を取得するシミュレーションを実行する。ＩＬＳレベルの基準にしたがって、適切に印刷されたエッジおよび不適切に印刷されたエッジを識別する。複数の回路パターンの各々が不適切に印刷されたエッジを有さないように、原回路パターンを複数の回路パターンに分離する。【選択図】図１
2008065320.tif 000002
【特許請求の範囲】
【請求項１】
ウェーハに印刷されるべき原回路パターンを複数の回路パターンに分離する方法であって、
回路パターンデータを取得するステップ、
前記回路パターンデータに基づいて、前記回路パターンにおける多角形のエッジに関する像品質情報を取得するシミュレーションを実行するステップ、
前記像品質情報に従って、前記ウェーハに適切に印刷されたエッジと不適切に印刷されたエッジとを識別するステップ、および
前記複数の回路パターンの各々が不適切に印刷されたエッジを有さないように、前記原回路パターンを複数の回路パターンに分離するステップ
を含む方法。
【請求項２】
前記分離ステップは、
前記多角形の中から第１の不適切に印刷されたエッジをもつ第１多角形を選択し、かつ、前記第１の不適切に印刷されたエッジに対向する第２の不適切に印刷されたエッジをもつ少なくとも１つの第２多角形を見付け出すこと、
トポロジー基準に基づいて、前記第２多角形を前記第１多角形から分離できるか判断すること、および
前記第２多角形を分離できると判断した場合に、前記第２多角形を前記第１多角形から分離すること
を含む、請求項１に記載の方法。
【請求項３】
前記実行ステップ、前記識別ステップ、ならびに前記選択ステップ、前記判断ステップおよび前記分離ステップを含む前記分離ステップが、前記原回路パターン中に不適切に印刷されたエッジをもつ多角形が見付け出されなくなるまで、その順序で実行される、請求項２に記載の方法。
【請求項４】
前記トポロジー基準は、少なくとも前記判断ステップに、１つの第１の不適切に印刷されたエッジおよび２ｎ個の第２の不適切に印刷されたエッジ（ｎ：整数）があるか、およびこれらのエッジが相互に対向しているかを判断させ、
前記トポロジー基準に適合した場合、前記分離ステップは、前記第２多角形を前記第１多角形から分離しない、請求項３に記載の方法。
【請求項５】
前記選択ステップは、前記分離した第２多角形に対向している第３の不適切に印刷されたエッジをもつ第３多角形を選択し、さらに前記第３多角形の前記第３の不適切に印刷されたエッジに対向する第４の不適切に印刷されたエッジをもつ第４多角形を見付け出し、
前記判断ステップは、前記トポロジー基準に基づいて、前記第４多角形を前記第３多角形から分離できるか判断し、
前記分離ステップは、前記第４多角形を分離できると判断した場合に、前記第４多角形を前記第３多角形から分離する、請求項３に記載の方法。
【請求項６】
前記選択ステップは、第３多角形が存在しない場合に、不適切に印刷されたエッジをもついかなる多角形をも前記第１多角形として選択する、請求項５に記載の方法。
【請求項７】
前記像品質情報が、イメージログスロープ（ＩＬＳ）と正規化イメージログスロープ（ＮＩＬＳ）のうち１つである、請求項１に記載の方法。
【請求項８】
ウェーハに印刷されるべき原回路パターンを複数の回路パターンに分離する装置であって、
回路パターンデータから取得される前記回路パターンの多角形のエッジに関する像品質情報を取得するシミュレーションを実行するよう構成された第１ユニット、
前記像品質情報に従って、前記ウェーハに適切に印刷されたエッジと不適切に印刷されたエッジとを識別するよう構成された第２ユニット、および
前記複数の回路パターンの各々が不適切に印刷されたエッジを有さないように、前記原回路パターンを複数の回路パターンに分離するよう構成された第３ユニット
を備える装置。
【請求項９】
前記第３ユニットはさらに、
前記多角形の中から第１の不適切に印刷されたエッジをもつ第１多角形を選択し、かつ、前記第１の不適切に印刷されたエッジに対向する第２の不適切に印刷されたエッジをもつ少なくとも１つの第２多角形を見付け出し、
トポロジー基準に基づいて、前記第２多角形を前記第１多角形から分離できるか判断し、
前記第２多角形を分離できると判断した場合に、前記第２多角形を前記第１多角形から分離する、
よう構成される、請求項８に記載の装置。
【請求項１０】
前記シミュレーションの実行、前記エッジの識別、前記第１多角形の選択、前記第２多角形の発見、前記第２多角形を分離できるかの判断、および前記第２多角形の分離が、前記原回路パターン中に不適切に印刷されたエッジをもつ多角形が発見されなくなるまで、その順序で実行される、請求項９に記載の装置。
【請求項１１】
前記トポロジー基準は、少なくとも第３ユニットに、１つの第１の不適切に印刷されたエッジおよび２ｎ個の第２の不適切に印刷されたエッジ（ｎ：整数）があるか、およびこれらのエッジが相互に対向しているかを判断させ、
前記トポロジー基準に適合した場合、前記第３ユニットは、前記第２多角形を前記第１多角形から分離しない、請求項１０に記載の装置。
【請求項１２】
前記第３ユニットはさらに、
前記分離した第２多角形に対向している第３の不適切に印刷されたエッジをもつ第３多角形を選択し、さらに前記第３多角形の前記第３の不適切に印刷されたエッジに対向する第４の不適切に印刷されたエッジをもつ第４多角形を見付け出し、
前記トポロジー基準に基づいて、前記第４多角形を前記第３多角形から分離できるか判断し、
前記第４多角形を分離できると判断した場合に、前記第４多角形を前記第３多角形から分離するように構成される、請求項１０に記載の装置。
【請求項１３】
前記第３ユニットは、第３多角形の存在しない場合に、不適切に印刷されたエッジをもつ全ての多角形を前記第１多角形として選択する、請求項１２に記載の装置。
【請求項１４】
前記像品質情報が、イメージログスロープ（ＩＬＳ）と正規化イメージログスロープ（ＮＩＬＳ）のうち１つである、請求項８に記載の装置。
【請求項１５】
ウェーハに印刷されるべき原回路パターンを複数の回路パターンに分離するコンピュータプログラムを記憶するコンピュータ読取可能記憶媒体であって、実行時に、コンピュータに、
回路パターンデータを取得するステップ、
前記回路パターンデータに基づいて、前記回路パターンの多角形のエッジに関する像品質情報を取得するシミュレーションを実行するステップ、
前記像品質情報に従って、前記ウェーハに適切に印刷されたエッジと不適切に印刷されたエッジとを識別するステップ、および
前記複数の回路パターンの各々が不適切に印刷されたエッジを有さないように、前記原回路パターンを複数の回路パターンに分離するステップ
を実行させる、コンピュータ読取可能記憶媒体。
【請求項１６】
前記分離ステップは、
前記多角形の中から第１の不適切に印刷されたエッジをもつ第１多角形を選択し、かつ、前記第１の不適切に印刷されたエッジに対向する第２の不適切に印刷されたエッジをもつ少なくとも１つの第２多角形を見付け出すこと、
トポロジー基準に基づいて、前記第２多角形を前記第１多角形から分離できるか判断すること、および
前記第２多角形を分離できると判断した場合に、前記第２多角形を前記第１多角形から分離すること
を含む、請求項１５に記載のコンピュータ読取可能記憶媒体。
【請求項１７】
前記実行ステップ、前記識別ステップ、および選択ステップ、判断ステップおよび分離ステップを含む前記分離ステップが、前記原回路パターンで不適切に印刷されたエッジをもつ多角形が発見されなくなるまで、その順序で実行される、請求項１５に記載のコンピュータ読取可能記憶媒体。
【請求項１８】
前記トポロジー基準は、少なくとも前記判断ステップに、１つの第１の不適切に印刷されたエッジおよび２ｎ個の第２の不適切に印刷されたエッジ（ｎ：整数）があるか、およびこれらのエッジが相互に対向しているかを判断させ、
前記トポロジー基準に適合した場合、前記分離ステップは、前記第２多角形を前記第１多角形から分離しない、請求項１７に記載のコンピュータ読取可能記憶媒体。
【請求項１９】
前記選択ステップは、第３の不適切に印刷されたエッジをもつ第３多角形を選択し、前記第３の不適切に印刷されたエッジが前記分離した第２多角形に対向しており、さらに前記第３多角形の前記第３の不適切に印刷されたエッジに対向する第４の不適切に印刷されたエッジをもつ第４多角形を見付け出し、
前記判断ステップが、前記トポロジー基準に基づいて、前記第４多角形を前記第３多角形から分離できるか判断し、
前記分離ステップが、前記第４多角形を分離できると判断した場合に、前記第４多角形を前記第３多角形から分離する、請求項１７に記載のコンピュータ読取可能記憶媒体。
【請求項２０】
前記選択ステップは、第３多角形の存在しない場合に、不適切に印刷されたエッジをもつ全ての多角形を前記第１多角形として選択する、請求項１９に記載のコンピュータ読取可能記憶媒体。
【請求項２１】
前記像品質情報が、イメージログスロープ（ＩＬＳ）と正規化イメージログスロープ（ＮＩＬＳ）のうち１つである、請求項１５に記載のコンピュータ読取可能記憶媒体。
【請求項２２】
（ａ）放射感応性材料層で少なくとも部分的に覆われた基板を提供するステップ、
（ｂ）結像システムを使用して、放射投影ビームを提供するステップ、
（ｃ）前記投影ビームの断面にパターンを与えるために、マスクのパターンを使用するステップ、および
（ｄ）前記パターニング付き放射ビームを放射感応性材料層のターゲット部分に投影するステップ
を含み、
ステップ（ｃ）でマスクのパターンを提供することが、
前記回路パターンデータから取得した回路パターンの多角形のエッジに関する像品質情報を取得するシミュレーションを実行するステップ、
前記像品質情報に従って、ウェーハに適切に印刷されたエッジと不適切に印刷されたエッジとを識別するステップ、および
前記複数の回路パターンの各々が不適切に印刷されたエッジを有さないように、前記原回路パターンを、前記マスクに割り当てられる複数の回路パターンに分離するステップ
を含む、デバイス製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]  本出願は参照により本明細書に組み込まれる２００６年８月１４日出願の米国暫定特許出願第６０／８３７，３２５号に対する優先権を主張する。
【０００２】
[0002]  本開示は概ねマルチパターニング露光方法に関する。特に、高密度の回路パターンをマルチパターニング露光のためにこれより低密度の回路パターンに分離する方法に関する。
【背景技術】
【０００３】
[0003]  ダブルパターニングは現在、非常に研究されているテーマである。概して、ダブルパターニングとは、高密度の回路パターンを２つの別々のこれより低密度のパターンに分割(split)（つまり割る(divide)又は分離する(separate)）ことを含む露光方法である。次に、単純化されたパターンを、２つの別々のマスクを使用してターゲットウェーハへ別々に印刷する（一方のマスクは、一方のより低密度のパターンを結像するために使用され、他方のマスクは、他方のより低密度のパターンを結像するために使用される）。さらに第２パターンを第１パターンのラインの間に印刷し、したがって結像されたウェーハは、例えば２つのマスクのいずれかに見られるものの半分のフィーチャピッチを有する。この技術は、リソグラフィプロセスの複雑さを効果的に低下させ、達成可能な解像度を改善し、他の方法で可能であるよりはるかに小さいフィーチャの印刷を可能にする。
【０００４】
[0004]  ライン・スペースパターンを２つの別々のマスクに分離する方法を決定することは簡単かもしれないが、複雑な論理設計を別々のマスクに分離する方法を決定することは非常に困難なことがある。分離プロセスを実行する現在の方法は通常、複雑であり、矛盾を解決できないことがあり、介入操作を必要とすることがある。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
[0005]  したがって、複雑な回路パターンを２つ以上のこれより複雑でないマスクに効率的かつ効果的な方法で自動的に分割する方法および装置を提供することが、本発明の目的である。
【課題を解決するための手段】
【０００６】
[0006]  本開示は、ウェーハに印刷されるべき原回路パターン(original circuit pattern)を、それほど複雑でない回路パターンの一つに専用の別々のマスクを使用してそれぞれ結像される複数の回路パターンへ、分割／分離する方法、装置、およびそのためのプログラムを記憶するコンピュータ読取可能記憶媒体に関する。本発明によれば、（例えばターゲットパターンの）回路パターンデータを取得し、次にイメージログスロープ（ＩＬＳ）、正規化イメージログスロープ（ＮＩＬＳ）、またはターゲット回路パターンの多角形のエッジに関する画像品質の他の特徴を取得するシミュレーションを実行する。次に、ウェーハに適切に印刷されたエッジと不適切に印刷されたエッジとを、任意のエッジのＩＬＳレベルに従って識別する。プロセスが終了したら、原回路パターンを複数の回路パターンに分離する。ここで、複数の回路パターンはそれぞれ不適切に印刷されたエッジを全く有さず、複数の回路パターンはそれぞれ別々のマスクを使用して結像される。
【０００７】
[0007]  １つの態様では、分割するステップは、ターゲットパターンによって画定された多角形の中から第１の不適切に印刷されたエッジをもつ第１多角形を選択し、第１の不適切に印刷されたエッジに対向する第２の不適切に印刷されたエッジをもつ少なくとも１つの第２多角形を発見することを含む。トポロジー基準に基づいて、第２多角形を第１多角形から分離できるか判断し、トポロジー基準は、例えば１つの第１の不適切に印刷されたエッジおよび２ｎ個の対向する第２の不適切に印刷されたエッジ（ｎ：整数）である。トポロジー基準は、異なるマルチパターニング露光方法によって変化してよい。第２多角形を分離できる（つまりトポロジー基準に適合していない）と判断した場合は、第２多角形を第１多角形から分離し、別々のマスクに配置することができる。他方で、トポロジー基準に適合した場合は、第２多角形を第１多角形から分離することができない。このような不適切に印刷されたエッジを使用して、次に隣接フィーチャと矛盾するフィーチャを識別する。次に矛盾するこのようなフィーチャの１つを、矛盾を解決するように別々のマスクへ移動させる。不適切に印刷されたエッジによって画定されたターゲットパターンの全ての矛盾が解決されるまで、このプロセスを繰り返す。
【０００８】
[0008]  本文ではＩＣの製造における本発明の使用に特に言及しているが、本発明には他の用途もあることを明確に理解されたい。例えば、これは、集積光学装置、磁気ドメインメモリ用誘導および検出パターン、フラットパネルディスプレイ、液晶ディスプレイパネル、薄膜磁気ヘッドなどである。こうした代替的な用途に照らして、本明細書で「レチクル」、「ウェーハ」または「ダイ」という用語を使用している場合、それぞれ、「マスク」、「基板」または「ターゲット部分」という、より一般的な用語と同義と見なしてよいことは、当業者に明らかである。
【０００９】
[0009]  本発明自体は、さらなる目的および利点とともに、以下の詳細な説明および図面を参照することによってさらによく理解される。
【発明を実施するための最良の形態】
【００１０】
[0041]  本開示は、高密度の回路パターン（つまりターゲットパターン）を、ダブルパターニング露光プロセスで別々のマスクを使用して結像される２つの別々の回路パターン（しかしそれに制限されない）に分割(split)または割る(divide)方法を示す。図１は１つの回路パターン（つまりターゲットパターン）を、別々のマスクの形成に使用可能な第１および第２パターンに分割(split)または分離(separate)するプロセスを示す例示フローチャートである。プロセスの第１ステップ、つまりステップＳ１０は、ターゲットパターンのＧＤＳ（グラフィックデータシステム）、つまりマスクレイアウト情報の業界標準ファイルフォーマットを取得することである。図２は、原回路パターンまたはターゲットパターンを示す例示図である。以降のステップで、この回路パターンはフラグメンテーションされ、２つのマスクパターンに分割される。図２に示すターゲットパターンは、ターゲットパターンのフィーチャを表す標準的な方法である多角形５０を使用して既定または表される。
【００１１】
[0042]  プロセスの第２ステップ、つまりステップＳ１２は、ＧＤＳデータに基づいて、多角形５０のエッジのイメージログスロープ（ＩＬＳ）または正規化ログスロープ（ＮＩＬＳ）を取得するシミュレーションプロセスを実行することである。しかし、ターゲットパターンは、シミュレーションプロセスを実行する前に、ＯＰＣ（光近接効果補正）またはＲＥＴ（超解像技法）にかけてもよいことが分かる。空間像の対数の勾配をＩＬＳと呼び、これは多角形５０のラインエッジの位置におけるエネルギ（強度）勾配を表す。ＩＬＳは、ターゲットパターンの任意のフィーチャを結像する場合に結像ツールの性能を求めるために使用される既知の測定基準である。知られているように、ＩＬＳを使用してフィーチャがいつ適切に結像されるか判断／定量化することが可能である（例えば、任意の数より低い対応するＩＬＳ値を有するフィーチャは、許容可能なエラー公差内では印刷されず、任意の値より大きいＩＬＳを有するフィーチャは、許容可能な方法で印刷される）。
【００１２】
[0043]  プロセスの第３ステップ、つまりステップＳ１４は、対応するＩＬＳレベルに従って、ウェーハに適切に印刷できない多角形５０のミスプリントされたエッジがあるかを判断することである。与えられた例ではＩＬＳを第一の基準として使用しているが、印刷されるフィーチャのロバスト性を示すことができる例えばＮＩＬＳ、空間像のコントラスト、およびＥＰＥ（エッジプレイスメントエラー）といった、これらに限定されないが、結像性能を判断可能な他の基準を使用することも可能である。図３は、ステップ１４の結果を例示的に示す線図であり、多角形５０のミスプリントエッジ５２を示す。ミスプリントエッジは、例えば回路パターンをウェーハに印刷する場合に、対向するエッジに近すぎ、したがってどちらのエッジも適切に結像されないエッジである。ミスプリントエッジ５４を発見するために、プロセスはエッジのＩＬＳレベルを解析し、ミスプリントエッジ（つまり最小値より低いＩＬＳレベル値を有するエッジ）の区間、および良好なエッジ（つまり最小許容ＩＬＳ値より大きいＩＬＳを有するエッジ）の区間を決定する。良好なエッジとは、対向するエッジの印刷を干渉せずに、または対向するエッジから影響を受けずに、ウェーハに適切に印刷されたエッジである。したがって、多角形５０は、エッジの間の距離が任意のプロセスの最小解像度より大きくなるように、フラグメンテーションされ、２つの別々のマスクパターンに分割される。
【００１３】
[0044]  第３ステップでミスプリントエッジがないと判断した場合、プロセスは終了する。残りのミスプリントエッジがある場合、プロセスは次のステップへ進行する。
【００１４】
[0045]  プロセスの第４ステップ、つまりステップＳ１６は、ＩＬＳに基づくプレスプリットフラグメンテーションシミュレーション(ILS-based pre-split fragmentation simulation)を実行することである。このステップは、回路パターンを２つのマスクパターンに分割する準備のために、図３の多角形５０をフラグメンテーションして、より小さい多角形にする。図４は、ＩＬＳに基づくプレスプリットフラグメンテーション後の多角形を示す例示図であり、ここでミスプリントエッジ５２（図３参照）はフラグメント５４ａ〜５４ｎに変換されている。
【００１５】
[0046]  図５Ａから図５Ｂは、この実施形態のＩＬＳに基づくプレスプリットフラグメントを例示的に示す。図５Ａは、ターゲット回路パターンに対応する初期設計を示す。図５Ｂは、ステップＳ１２で実行したシミュレーション（図３参照）の結果として識別されたミスプリントエッジ５２をもつ回路パターンを示す。図５Ｃは、ミスプリントエッジ５２から変換したフラグメント５４（点線領域）を示す。以下でさらに説明するように、フラグメント５４のサイズ（つまり幅）は、対向エッジからの近接範囲に応じて求められる（図７および図８の点線の円または楕円を参照）。多角形のエッジが対向エッジの最小近接または解像範囲内に位置する場合、そのエッジはウェーハに印刷された場合に、対向エッジに悪影響を及ぼすか、それと重なり、したがってどちらのエッジも適切に印刷されない。したがって、対向エッジの任意の近接範囲内にあるターゲットパターンの領域は、フラグメント５４に変換し、したがって以下でさらに詳細に検討するように、フラグメント５４を必要に応じて多角形５０から分離し、別のマスクパターンへ移動することができる。図５Ｃは、このようなフラグメント５４を示す。
【００１６】
[0047]  プロセスの第６ステップ、つまりステップＳ１８は、現在実行中のプロセスがフローチャートの第１ループにあるかを判断することである。第１ループを実行している場合、プロセスはステップＳ２２へ進み、実行中のループが第１ループではない場合、プロセスはステップＳ２０へ進む。この例では、第１ループを実行中と仮定し、プロセスはステップＳ２２へ進む。
【００１７】
[0048]  プロセスの第７ステップ、つまりステップＳ２２は、「新シングルシード」手順を実行することである。図６はミスプリントエッジをもつシードフラグメントの選択を示す。この例では、回路パターンのコーナーに位置するフラグメントに、シードフラグメントになる優先権が与えられるが、このフラグメントに制限されない。言うまでもなく、任意のフラグメントをシードフラグメントとして選択することができる。ここで、シードフラグメントは、少なくとも１つのミスプリントエッジをもち、そこから１つまたは複数の他のフラグメントを多角形５０から分離できるか判断する１つのフラグメントと定義される。図６では、ミスプリントエッジ５２ａをもつフラグメント５４ａを、シードフラグメントとして選択する。
【００１８】
[0049]  プロセスの第８ステップ、つまりステップＳ２４は、シード多角形に対向するミスプリントエッジをもつフラグメントを探すことである。図６では、フラグメント５４ｂは、シードフラグメント５４ａのミスプリントエッジ５２ａに対向するミスプリントエッジ５２ｂを有する。したがって、フラグメント５４ｂが、対向フラグメントとして選択され、このフラグメントを多角形５０から分離して、第２マスクパターンへ移動できるか判断するために解析される。
【００１９】
[0050]  プロセスの第９ステップ、つまりステップＳ２６は、対向フラグメントを元の多角形から分離できるか判断することである。図７から図１１は、どの回路パターンを分割できるかについてのトポロジー基準を例示的に示す。この例では、フラグメントを分離できるか判断するために使用するグラフを導入する。
【００２０】
[0051]  図７は、それぞれがミスプリントエッジを有する４つの多角形６０ａから６０ｄを示す。ミスプリントエッジ６２ａから６２ｆは、ＩＬＳレベルに基づいて識別される。点線領域ＩからＶＩは、図４および図５Ｃに従って説明されるフラグメントを表す。図７の点線の円および楕円は、対向エッジからの近接範囲を示す。以上で簡単に説明したように、フラグメントＩからＶＩのサイズは、対応する対向エッジからのこのような近接範囲に応じて決定される。近接範囲の決定は、対向する多角形を評価エッジから移動させ、ＩＬＳ（または他の）シミュレーションを繰り返すことによって実行することができる。シミュレーションしたＩＬＳが印刷可能性の閾値より低いというこのような決定に基づいて獲得される範囲が、近接範囲（点線の円）である。このプロセスは、最小印刷ピッチに等しい近接範囲を設定することによって単純化することができる。例えば、最小フィーチャサイズ（最小設計基準）が最小スペースと等しい場合、多角形内の不良エッジが、最小フィーチャサイズ（最小設計基準）だけ拡張することがある。
【００２１】
[0052]  図７では、多角形６０ａが多角形６０ｂ、６０ｃおよび６０ｄとそれぞれ重なり、多角形６０ｂおよび６０ｃには、相互に重なるエッジがない。例えば、多角形６０ａのエッジが多角形６０ｂの対向エッジと重なるのを回避するために、フラグメントＩまたはフラグメントＩＩは、別のマスクパターンへ移動する必要がある。
【００２２】
[0053]  図７に示すグラフ６４ａおよび６４ｂは、この例の多角形６０ａ〜６０ｄの関係を表す。グラフ６４ａおよび６４ｂでは、ノードｎ１〜ｎ５が多角形６０ａ〜６０ｄのフラグメントＩ〜ＶＩに対応し、エッジｅ１〜ｅ３は、それぞれエッジ６２ａと６２ｂ、６２ｃと６２ｄ、および６２ｅと６２ｆの間のスペースに対応する。例えば、フラグメントＩおよびＩＩが配置され、その間に、エッジ６２ａおよび６２ｂからの近接範囲が相互に重なる（つまり相互に近すぎる）スペースがある。これは、１つのエッジｅ１によって接続された２つのノードｎ１およびｎ２を有するグラフ６３ａによって示される。
【００２３】
[0054]  グラフ６４ｂは、フラグメントＩＩＩ、ＩＶおよびＶＩに対応する３つのノードｎ３〜ｎ５を有する。多角形内で重複するフラグメントの全ミスプリントエッジは、１つのエッジと見なすことができる。したがって、フラグメントＩＩＩおよびＶのミスプリントエッジ６２ｃおよび６２ｅは、１つのエッジと見なされ、グラフ６４ｂのノードｎ３として処理される。ノードｎ３とノードｎ４は、エッジｅ２によって接続され、ノードｎ３とノードｎ５はエッジｅ３によって接続される。しかし、ノードｎ４とノードｎ５はどのエッジによっても接続されない。というのは、多角形６０ｃおよび６０ｄが、相互に対向するミスプリントエッジを有さないからである。
【００２４】
[0055]  図８は、図７の多角形と同様の４つの多角形６０ｅ〜６０ｈの例を示す。図８の多角形と図７のそれとの違いは、多角形６０ｆおよび６０ｇが相互に対向するミスプリントエッジを有さず、多角形６０ｅからの近接範囲が多角形６０ｆと６０ｇの両方を覆うことである。多角形６０ｅ内で重なるフラグメントの全てのミスプリントエッジは、任意のプロセスの例示的規則に従って１つのエッジと見なすことができるので、フラグメントＶＩＩおよびＸのエッジが１つのノードと見なされる。つまりグラフ６４ｃのノードｎ６である。多角形６０ｅおよび６０ｇそれぞれに対向する多角形６０ｆのエッジは１つのエッジと見なされ、グラフ６４ｃのノードｎ７として処理される。多角形６０ｅおよび６０ｇそれぞれのエッジに対向する多角形６０ｇのエッジも、１つのエッジと見なされ、ノードｎ９として処理される。各多角形６０ｅに対向する多角形６０ｈのエッジは、ノードｎ８として処理される。グラフ６４ｃでは、ノードｎ６がエッジｅ４によってノードｎ７に接続され、エッジｅ５によってノードｎ９に接続され、エッジｅ７によってノードｎ８に接続される。ノードｎ７は、エッジｅ６によってノードｎ９にも接続される。
【００２５】
[0056]  図５Ｃの矢印で示された多角形の全エッジを、１つのエッジと見なすことができ、グラフでは１つのノードとなることに留意されたい。これは、この例では多角形が各エッジの近接範囲内にあるせいである（その結果、結像干渉が生じる）。
【００２６】
[0057]  以上のグラフは、ノードのどの構成を分割できるか、つまり特定の多角形（例えば図６の対向するフラグメント５４ｂ）が別の多角形（例えば図６のフラグメント５４ａ）から分離できるか否かのトポロジー基準を示す。このプロセスについては、図９Ａから図９Ｄに関して説明する。
【００２７】
[0058]  図９Ａに示すように、グラフが１つのエッジｅ１によって接続された２つのノードｎ１およびｎ２を有する場合、２つのノードを別々のマスクに分割し、次にこれを別々に結像することができる。図９Ａの数字「１」および「２」は、それぞれノードｎ１およびｎ２が割り当てられるマスクを示す。つまり、ノードｎ１は第１マスクパターンに割り当てられ、ノードｎ２は第２マスクパターンに割り当てられる。
【００２８】
[0059]  図９Ｂは、３つのノードｎ１〜ｎ３および３つのエッジｅ１〜ｅ３（ノードの三角形ループ）を有する例示的な三角形のグラフを示す。このグラフは、ダブルパターニング露光方法でノードｎ１〜ｎ３を相互から分割できないことを示す。例えば、ノードｎ１およびｎ２がそれぞれ第１および第２マスクパターンに割り当てられていると仮定すると、ノードｎ３を割り当てられるマスクパターンがない。つまり、ノードｎ１およびｎ３が第１マスクパターンに割り当てられ、ノードｎ２が第２マスクパターンに割り当てられている場合、ノードｎ１およびｎ３、つまり２つの対向する多角形のエッジが相互に重なり、ウェーハ上に適切に印刷することができない。
【００２９】
[0060]  図９Ｃは、４つのノードｎ１〜ｎ４および４つのエッジｅ１からｅ４を有する例示的な正方形グラフを示す。図９Ｃでは、ノードｎ１およびｎ３を第１マスクパターンに割り当てることができ、ノードｎ２およびｎ４を第２マスクパターンに割り当てることができる。したがって、図９Ｃのグラフは、ノードｎ１からｎ４を２つのマスクパターンに分割できることを示す。図９Ｄは、５つのノードｎ１〜ｎ５および５つのエッジｅ１〜ｅ５を有する例示的な五角形のグラフを示す。図９Ｂのグラフと同様に、このグラフは、ノードｎｔを第１マスクパターンまたは第２マスクパターンのいずれにも割り当てられないという問題を有する。というのは、第１または第２マスクのいずれかに配置すると、ｎ３またはｎ４との干渉を引き起こすからである。
【００３０】
[0061]  要するに、図９Ａから図９Ｄは、グラフがノードの接続によって形成された三角形または五角形を有する場合、回路パターンを２つのマスクパターンに分割することができないことを示す。対照的に、図７に示すように、３つのノードｎ３〜ｎ５およびノードｎ３とノードｎ４を接続する２つのエッジｅ１およびｅ２を有するグラフは、このようなグラフによって表される回路パターンを２つのマスクパターンに分割できることを示す。そうなるのは、図７のグラフが三角形形状を有さず、つまりノードｎ４およびｎ５はエッジによって接続されないからである。例えば、多角形６０ａを第１マスクパターンに割り当てることができ、多角形６０ｃを第２マスクパターンに割り当てることができる。したがって、グラフに３つのノードがあっても、グラフが三角形を形成する３つのエッジを含まない限り、回路パターンを２つのパターンに分割することが可能である。
【００３１】
[0062]  異なるマルチパターニング露光方法によってトポロジー基準を変更してよいことに留意されたい。ダブルパターニング方法で分割不可能な構成が、トリプルパターニング方法では分割可能になることがある。図９Ｅは、トリプルパターニングでも分割できる四面体構成を示す。
【００３２】
[0063]  図１０Ａから図１０Ｄに関して、さらに実際的な例について検討する。図１０Ａは、２つのノードｎ１およびｎ２、および１つのエッジｅ１を有するグラフ（図９Ａ参照）に対応する２つの多角形ｐ１およびｐ２を示す。多角形ｐ１の１つのエッジが多角形ｐ２の１つのエッジと重なる。以上で既に説明したように、グラフは、これらの多角形ｐ１およびｐ２を第１および第２マスクパターンに分割できることを示す。図１０Ｂは、３つのノードおよび３つのエッジを有する三角形のグラフ（図９Ｂ参照）に対応する３つの多角形を示す。これらの多角形ｐ１、ｐ２およびｐ３は、第１および第２マスクパターンに分割することができない。というのは、以上で説明したように、グラフは、３つのノードおよび３つのエッジをもつ三角形を有するからである。図１０Ｃは、４つのノードおよび４つのエッジを有する正方形のグラフ（図９Ｃ参照）に対応する４つの多角形ｐ１〜ｐ４を示す。図１０Ｃでは、矢印によって指された対角線上のコーナーからコーナーへのスペースが、十分なスペースを有し、したがってノードｎ２とノードｎ４も、ノードｎ１とノードｎ３も重ならないか、適切な結像を阻止するよう相互に近接していないと仮定する。図１０Ｃのグラフは、三角形または五角形を有さないので、多角形ｐ１〜ｐ４を２つのマスクパターンに分割することができる。図１０Ｄは、４つのノードおよび６つのエッジを有する正方形のグラフに対応する４つの多角形ｐ１〜ｐ４を示す。図１０Ｄのグラフは、ノードｎ１とノードｎ３、およびノードｎ２とノードｎ４をそれぞれ対角線上で接続する追加のエッジｅ５およびｅ６を有する。これらの追加のエッジは、矢印によって指された対角線上のコーナーからコーナーへのスペースが、多角形ｐ１〜ｐ４との重なりを回避するのに十分なスペースを有さないことを示す。したがって、例えばノードｎ４およびｎ２を第１および第２マスクパターンに割り当てることができるが、ノードｎ１およびｎ３を割り当てられ、干渉を引き起こさないマスクパターンはない。したがって、多角形ｐ１〜ｐ４を２つのマスクパターンに分割することはできない。
【００３３】
[0064]  また、図１１Ａは全ノードがエッジによって順番に接続されて、ツリーを形成するグラフを示す。このグラフを、ここででは「グラフツリー」と呼ぶ。このグラフツリーに対応する回路設計は、２つのマスクパターンに分割することができる。対照的に、図１１Ｂに示すグラフは、自身内に閉ループ、例えば五角形を有するので、グラフツリーではない。図１１Ｂのグラフに対応する回路設計は、２つのマスクパターンに分割することができない。グラフツリーの定義は、全ノードがエッジで接続されるが、奇数のノードをもつループがない、とされる。上述したように、図６は、回路パターンを２つのマスクパターンに分割するためにシードフラグメントを選択することを示す。シードフラグメントを使用するというこのような概念は、図１１Ａのグラフツリーから導かれる。例えば、図１１のノードｎ１に対応するフラグメントが、シードフラグメントとして選択され（図１のステップＳ２２）、ノード２に対応するフラグメントが対向フラグメントとして選択される（図１のＳ２４）と仮定する。これで、対向するフラグメントが分離され、第２マスクパターン（以下で説明）に割り当てられる。というのは、シードフラグメントおよび対向フラグメントを、図１０Ａに示したグラフで説明できるからである。次に、ノードｎ３に対応するフラグメントを、次のシードフラグメントとして選択し（以下で説明する図１のＳ２０）、ノード４に対応するフラグメントを、対向フラグメントとして選択して、分離する（以下で説明する図１のＳ３２およびＳ３４）。
【００３４】
[0065]  図１に戻ると、ステップＳ２６で、例えば図１０Ｂおよび図１０Ｄに示すトポロジー基準が存在しない限り、フラグメントを第１および第２マスクパターンに分割することができる。つまり、シードフラグメントおよび１つまたは複数の対向フラグメントに対応するグラフのエッジが、奇数のノードに接続して、ループ（三角形、五角形など）を形成し、これらのフラグメントは２つの回路パターンに分割することができない。再び図６を参照すると、シードフラグメント５４ａおよび対向フラグメント５４ｂが奇数のノードと接続せず、ループも形成しないので、シードフラグメント５４ａおよび対向フラグメント５４ｂを第１および第２マスクパターンに分割することができる。シードフラグメント５４ａおよび対向フラグメント５４ｂを分割できない場合は、プロセスは中止するか、これらのフラグメントに関するフラグを生成し、このような状況で次のステップへ進むことができる。元のターゲットマスクパターンは、再設計する必要があるか、可能であれば公差を調節する。他方で、フラグメントを分割できる場合、プロセスは図１のステップＳ２８へ進む。
【００３５】
[0066]  プロセスの第１０ステップ、つまりステップＳ２８は、多角形５０からの対向フラグメント５４ｂを分離し、それを第２マスクパターンに割り当てて、図１２に示すように対向フラグメント５４ｂの位置（点線）をとっておくことである。プロセスの第１１ステップ、つまりステップＳ３０は、フラグメント５４ｂが除去されている第１マスク、さらにフラグメント５４ｂが追加されている第２マスクを保存(save)／記憶(store)することである。プロセスは、次にステップＳ１２へ戻り、ミスプリントエッジ（５４ｄ〜５４ｎ）を有する全ての多角形５０が処理されるまで、以上のプロセスを繰り返すように、第２ループに入る。
【００３６】
[0067]  より具体的には、ステップＳ１８では、現在のプロセスが図１のフローチャートの第１ループにあるか否か、プロセスが判断する。プロセスの第２ループが現在実行されているので、プロセスがステップＳ２０へ進んで、分離したフラグメント５４ｂに対向するミスプリントエッジを有するフラグメントがあるか否かを判断する。図１２に示すように、分離したフラグメント５４ｂに対向するフラグメント５４ｃがあるので、プロセスはステップ３２へ進んで、「分離フラグメントに対向するシード」手順を実行して、フラグメント５４ｃをシードフラグメントとして特定し、ステップＳ３４で対向フラグメントがあるか否かを判断する。しかし、フラグメント５４ｃは対向フラグメントを有さない（図１３参照）。シードフラグメント５４ｃは、例えば図１１Ａのノードｎ４に対応すると言うことができる（ノードｎ４は、例えばエッジによってノードｎ５に接続されない）。したがって、プロセスはステップ２２へ進んで、新しいシードフラグメントを選択する。
【００３７】
[0068]  上述したように、任意のフラグメントをシードフラグメントとして選択することができる。シードフラグメントとしてコーナーフラグメントを選択するという例示的規則に従い、フラグメント５４ｂが図１４に示すようにシードフラグメントになる。プロセスはステップＳ２４へ進み、シードフラグメント５４ｂに対向してミスプリントエッジをもつフラグメントを探す。フラグメント５４ｅが対向フラグメントでよい。プロセスは、フラグメント５４ｄおよび５４ｅに関するグラフを解析して、トポロジー条件に適合するか判断する（ステップＳ２６）。したがって、シードフラグメント５４ｄおよび対向フラグメント５４ｅは、図１０Ａに示すようなグラフを有すると見なされるので、対向フラグメント５４ｅを多角形５０から分離することができる。次に、ステップＳ２８およびＳ３０で、プロセスがフラグメント５４ｅを図１５に示すように第２マスクパターンへ移動させ、修正した第１マスクパターン（つまりフラグメント５４ｅが除去されている）および修正した第２パターン（つまりフラグメント５４ｅが追加されている）をとっておく。
【００３８】
[0069]  図１６は、第３ループのステップＳ１６にてＩＬＳに基づくプレスプリットフラグメンテーション後の回路パターンを示す。ステップＳ２０で、プロセスは、第２ループで第２マスクパターンに移動したフラグメント５４ｅに対向するミスプリントエッジを有するフラグメントがあったか判断する。図１７に示すように、プロセスは、以前のループでフラグメント５４ｅに対向するミスプリントエッジを有するフラグメントであったフラグメント５４ｆを探す（ステップＳ２０）。したがって、プロセスはステップＳ３２へ進み、「第２マスク内で多角形に対向するシード」手順を実行し、ここでフラグメント５４ｆがシードフラグメントとして選択される。次に、プロセスはステップＳ３４へ進み、シードフラグメント５４ｆに対向するミスプリントエッジをもつフラグメントがあるか判断する。プロセスは、シードフラグメント５４ｆのミスプリントエッジに対向するフラグメント５４ｇを探す。フラグメント５４ｆおよび５４ｇについてステップＳ１６で取得したグラフィは、図１０Ａに示したグラフであると見なされるので（ステップＳ２６）、対向フラグメント５４ｇを図１８に示すように第２マスクパターンへ移動することができる（ステップＳ２８）。
【００３９】
[0070]  図１９は、第４ループのステップＳ１６にてＩＬＳに基づくプレスプリットフラグメンテーション後の回路パターンを示す。フラグメンテーションステップは、フラグメント５４ｇを第２マスクパターンへ移動した後に実行される。以前のループ（ステップＳ２０）で第２マスクへ移動したフラグメント５４ｇに対向するミスプリントエッジを有するフラグメントはなかったので、プロセスはステップＳ２２へ進み、「新シングルシード」手順を実行する（図１１Ａ、グラフツリーの最後を参照）。ステップＳ２２では、ミスプリントエッジを有するフラグメント５４ｈを、シードフラグメントとして選択する（図２０）。プロセスは、シードフラグメント５４ｈに対向するミスプリントエッジを有するフラグメント５４ｉを探し（ステップＳ２４）、フラグメント５４ｉを第２マスクへ移動できるか判断して（ステップＳ２６）、次に図２１に示すようにフラグメントを第２マスクへ移動する（ステップＳ２８）。
【００４０】
[0071]  図２２は、ステップＳ１６にてＩＬＳに基づくプレスプリットフラグメンテーション後の回路パターンを示す。フラグメンテーションステップは、フラグメント５４ｉを第２マスクへ移動した後に実行される。以前のループ（ステップＳ２０）で第２マスクへ移動したフラグメント５４ｉに対向するミスプリントエッジを有するフラグメント５４ｊがあったので、プロセスはステップＳ３２へ進み、「第２マスクに対向するシード」手順を実行する。ステップＳ３２では、ミスプリントエッジを有するフラグメント５４ｊを、シードフラグメントとして選択する（図２３）。プロセスは、シードフラグメント５４ｊに対向するミスプリントエッジをもつフラグメント５４ｋも探し（ステップＳ２４）、フラグメント５４ｋを第２マスクへ移動できるか判断して（ステップＳ２６）、次にフラグメントを図２４に示すように第２マスクへ移動させる（ステップＳ２８）。
【００４１】
[0072]  図２５は、ステップＳ１６にてＩＬＳに基づくプレスプリットフラグメンテーション後の回路パターンを示す。フラグメンテーションステップは、フラグメント５４ｋを第２マスクへ移動した後に実行される。以前のループ（ステップＳ２０）で第２マスクへ移動したフラグメント５４ｋに対向するミスプリントエッジを有するフラグメントがなかったので、プロセスはステップＳ２２へ進み、「新シングルシード」手順を実行する。ステップＳ２２では、ミスプリントエッジを有するフラグメント５４ｌを、シードフラグメントとして選択する（図２６）。プロセスは、シードフラグメント５４ｌに対向するミスプリントエッジをもつフラグメント５４ｍも探し（ステップＳ２４）、フラグメント５４ｍを第２マスクへ移動できるか判断して（ステップＳ２６）、次にフラグメントを図２７に示すように第２マスクへ移動させる（ステップＳ２８）。
【００４２】
[0073]  フラグメント５４ｍを第２マスクパターンへ移動した後、プロセスはステップＳ１２およびＳ１４を実行して、図２８に示すように回路パターンにミスプリントエッジがないと判断する。したがって、プロセスは終了する。図２９は、原回路パターンを２つの回路パターンに分割した最終結果を示す。陰影を付けた多角形は第２マスクに割り当てられ、他の多角形は第１マスクに割り当てられる。ＯＰＣを２つの回路パターンで実行することができ、これらの２つのマスクをダブルパターニングプロセスに使用する。
【００４３】
[0074]  上述した実施形態によれば、本開示は回路パターンを分離する位置と方法、および回路パターンを複数の回路パターンに分離するアルゴリズムを提供することができる。開示された実施形態によって、任意のターゲットパターンの（例えば）２つのマスクの自動化した設計をダブルパターニングプロセスで使用することができる。したがって、開示された方法は時間の効率がよく、マスク設計プロセスに熟練した設計エンジニアの必要性を最小限にする。
【００４４】
[0075]  ロバスト性およびプロセスのモデリングに基づく分割性のチェックによって、設計開発の初期段階で分割不可能な構成を発見することができ、設計者によるその調整に役立つ。というのは、シミュレーションが実際のプロセス解像度に基づいて全ての限界スペースおよびピッチを示すからである。
【００４５】
[0076]  モデルに基づく分割は、エラーがない設計分解を可能にする。分割の決定は、実際のプロセスの解像度に従って実行される。したがって、不必要な分割が不可能であり、分割されないフィーチャはないように予想される。多角形の予想外の構成さえ、プロセスシミュレーションに基づいて分割することができる。規則に基づく分割方法は、複雑で予想外の設計の影響を被るが、提案されたモデルベースのピッチ分解には、このような問題がない。モデルベースの分割は、プロセスウィンドウが減少した状態で、「限界ピッチ」、つまり最小より大きいピッチの発見および調整も可能にする。
【００４６】
[0077]  図３０は、以上で説明され、開示されたプロセスを実現することができるコンピュータシステム１００を示すブロック図である。コンピュータシステム１００は、情報を通信するバス１０２または他の通信機構、および情報を処理するためにバス１０２に結合されたプロセッサ１０４を含む。コンピュータシステム１００は、プロセッサ１０４によって実行される情報および命令を記憶するためにバス１０２に結合されたランダムアクセスメモリ（ＲＡＭ）または他のダイナミックストレージデバイスなどのメインメモリ１０６も含む。メインメモリ１０６は、プロセッサ１０４によって実行される命令の実行中に一時変数または他の中間情報を記憶するためにも使用することができる。コンピュータシステム１００はさらに、プロセッサ１０４用の静的情報および命令を記憶するためにバス１０２に結合されたリードオンリーメモリ（ＲＯＭ）１０８または他のスタティックストレージデバイスを含む。情報および命令を記憶するために、磁気ディスクまたは光ディスクなどのストレージデバイス１１０が提供され、バス１０２に結合される。
【００４７】
[0078]  コンピュータシステム１００は、情報をコンピュータの使用者へ表示するために、バス１０２を介して陰極線管（ＣＲＴ）またはフラットパネルまたはタッチパネルディスプレイなどのディスプレイ１１２に結合することができる。情報および指令の選択内容をプロセッサ１０４へ通信するために、英数字および他のキーを含む入力デバイス１１４が、バス１０２に結合される。別のタイプのユーザ入力デバイスは、方向情報および指令の選択内容をプロセッサ１０４に通信し、ディスプレイ１１２上でカーソルの動きを制御するマウス、トラックボール、またはカーソル方向キーなどのカーソルコントロール機器１１６である。この入力デバイスは通常、第１軸（例えばｘ）および第２軸（例えばｙ）という２つの軸で２自由度を有し、装置が平面で位置を指定できるようにする。タッチパネル（スクリーン）ディスプレイも、入力デバイスとして使用することができる。
【００４８】
[0079]  本発明の１つの実施形態によれば、開示されたプロセスはメインメモリ１０６に含まれる１つまたは複数のシーケンスの１つまたは複数の命令を実行するプロセッサ１０４に応答して、コンピュータシステム１００によって実行することができる。このような命令は、ストレージデバイス１１０などの別のコンピュータ読取可能媒体からメインメモリ１０６へ読み取ることができる。メインメモリ１０６に含まれる命令のシーケンスを実行すると、プロセッサ１０４は本明細書で述べたプロセスのステップを実行する。多重処理構成内の１つまたは複数のプロセッサも使用して、メインメモリ１０６に含まれた命令のシーケンスを実行することができる。代替実施形態では、固定配線回路をソフトウェア命令の代わりに、またはそれと組み合わせて使用し、本発明を実現することができる。したがって、本発明の実施形態は、ハードウェア回路とソフトウェアとの特定の組合せに制限されない。
【００４９】
[0080]  本明細書で使用する「コンピュータ読取可能媒体」という用語は、実行するために命令をプロセッサ１０４に提供することに関与する任意の媒体を指す。このような媒体は多くの形態をとり、これは不揮発性媒体、揮発性媒体、および伝送媒体を含むが、それに制限されない。不揮発性媒体は、ストレージデバイス１１０などの例えば光または磁気ディスクを含む。揮発性媒体は、メインメモリ１０６などのダイナミックメモリを含む。伝送媒体は同軸ケーブル、銅線および光ファイバを含み、バス１０２からなる線を含む。伝送媒体は、無線周波（ＲＦ）および赤外線（ＩＲ）データ通信中に発生するような音波または光波の形態もとることができる。コンピュータ読取可能媒体の一般的形態は、例えばフロッピディスク、フレキシブルディスク、ハードディスク、磁気テープ、任意の他の磁気媒体、ＣＤ−ＲＯＭ、ＤＶＤ、任意の他の光学的媒体、パンチカード、紙テープ、穴のパターンがある任意の他の物理的媒体、ＲＡＭ、ＰＲＯＭ、およびＥＰＲＯＭ、ＦＬＡＳＨ−ＥＰＲＯＭ、任意の他のメモリチップまたはカートリッジ、以降で述べるような搬送波、またはコンピュータが読み出すことができる任意の他の媒体を含む。
【００５０】
[0081]  様々な形態のコンピュータ読取可能媒体が、１つまたは複数のシーケンスの１つまたは複数の命令を実行するためにプロセッサ１０４へ搬送することに関与することができる。例えば、命令は最初に遠隔コンピュータの磁気ディスクに担持することができる。遠隔コンピュータは命令をダイナミックメモリにロードし、モデムを使用して電話線で命令を送信することができる。コンピュータシステム１００にローカルなモデムは電話線でデータを受信し、赤外線送信機を使用してデータを赤外線信号に変換することができる。バス１０２に結合された赤外線検出器は、赤外線信号で搬送されたデータを受信し、データをバス１０２に配置することができる。バス１０２はデータをメインメモリ１０６へ搬送し、そこからプロセッサ１０４が命令を検索し、実行する。メインメモリ１０６が受信した命令は、プロセッサ１０４によって実行される前または後に、任意選択でストレージデバイス１１０に記憶してよい。
【００５１】
[0082]  コンピュータシステム１００は、バス１０２に結合された通信インタフェース１１８も含むことが好ましい。通信インタフェース１１８は、ローカルネットワーク１２２に接続されたネットワークリンク１２０への双方向データ通信結合を提供する。例えば、通信インタフェース１１８は、対応するタイプの電話線へデータ通信接続を提供するサービス総合ディジタル網（ＩＳＤＮ）カードまたはモデムでよい。別の例として、通信インタフェース１１８は、互換性ＬＡＮにデータ通信接続を提供するローカルエリアネットワーク（ＬＡＮ）カードでよい。無線リンクも実施することができる。このような実施例のいずれでも、通信インタフェース１１８は様々なタイプの情報を表すディジタルデータ流を搬送する電気、電磁気または光信号を送受信する。
【００５２】
[0083]  ネットワークリンク１２０は通常、１つまたは複数のネットワークを通して他のデータ装置へデータ通信を提供する。例えば、ネットワークリンク１２０は、ローカルネットワーク１２２を通してホストコンピュータ１２４へ、またはインターネットサービスプロバイダ（ＩＳＰ）１２６によって操作されるデータ機器への接続を提供することができる。ＩＳＰ１２６は、現在は一般的に「インターネット」１２８と呼ばれる世界的なパケットデータ通信網を通してデータ通信サービスを提供する。ローカルネットワーク１２２およびインターネット１２８は両方ともディジタルデータ流を搬送する電気、電磁気または光信号を使用する。様々なネットワークを通る信号、およびネットワークリンク１２０上にあり通信インタフェース１１８を通ってコンピュータシステム１００との間でディジタル信号を搬送する信号は、情報を伝送する搬送波の例示的形態である。
【００５３】
[0084]  コンピュータシステム１００は、ネットワーク、ネットワークリンク１２０、および通信インタフェース１１８を通してメッセージを送信し、プログラムコードなどのデータを受信することができる。インターネットの例では、サーバ１２０は要求されたアプリケーションプログラムのコードをインターネット１２８、ＩＳＰ１２６、ローカルネットワーク１２２および通信インタフェース１１８を通して伝送することができる。本発明によれば、１つのこのようなダウンロードされたアプリケーションは、例えば実施形態の開示されたプロセスを提供する。受信したコードは、受信した状態でプロセッサ１０４が実行する、および／または後に実行するためにストレージデバイス１１０または他の不揮発性ストレージに記憶することができる。この方法で、コンピュータシステム１００は搬送波の形態でアプリケーションコードを取得することができる。
【００５４】
[0085]  図３１は、本発明の助けにより設計されたマスクとともに使用するのに適切なリソグラフィ投影装置を概略的に示したものである。装置は、
−  放射投影ビームＰＢを調節するように構成され、この特定のケースでは放射源ＬＡも備える放射システムＥｘ、ＩＬと、
−  マスクＭＡ（例えばレチクル）を保持するマスクホルダが設けられ、アイテムＰＬに対してマスクを正確に位置決めする第１位置決め手段に接続された第１オブジェクトテーブル（マスクテーブル）ＭＴと、
−  基板Ｗ（例えばレジストコートウェーハ）を保持する基板ホルダが設けられ、アイテムに対して基板を正確に位置決めする第２位置決め手段に接続された第２オブジェクトテーブル（基板テーブル）ＷＴと、
−  マスクＭＡの照射部分を基板Ｗのターゲット部分Ｃ（例えば１つまたは複数のダイを含む）に結像する投影システム（「レンズ」）ＰＬ（例えば屈折、反射または反射屈折光学システム）からなる。
【００５５】
[0086]  ここに示している本装置は透過タイプである（つまり透過マスクを有する）。しかし、概してこれは例えば（反射マスクがある）反射タイプでもよい。あるいは、装置はマスクの使用の代替方法として別の種類のパターニング手段を使用してよく、その例はプログラマブルミラーアレイまたはＬＣＤマトリクスを含む。
【００５６】
[0087]  放射源ＬＡ（例えば水銀ランプまたはエキシマレーザ）は放射ビームを生成する。このビームは、直接的に、または例えばビームエクスパンダＥｘなどの調整手段を横切った後に照明システム（イルミネータ）ＩＬへ供給される。イルミネータＩＬは、ビームの強度分布の外側および／または内側半径範囲（一般にそれぞれ、σ-outerおよびσ-innerと呼ばれる）を設定する調節手段ＡＭを備えてよい。また、これはインテグレータＩＮおよびコンデンサＣＯなどの他の種々のコンポーネントを備えていてもよい。この方法で、マスクＭＡに当たるビームＰＢは、その断面にわたって所望の均一性と強度分布とを有する。
【００５７】
[0088]  図３１に関して、放射源ＬＡは（ソースＬＡが例えば水銀ランプの場合によくあるように）リソグラフィ投影装置のハウジング内にあってもよいが、リソグラフィ投影装置から離れていて、これが生成される放射ビームを（例えば適切な誘導ミラーの助けにより）装置内へ案内してもよく、後者のシナリオは、放射源ＬＡがエキシマレーザである（例えばＫｒＦ、ＡｒＦ、またはＦ2レーザに基づく）場合に多いことに留意されたい。
【００５８】
[0089]  その後、ビームＰＢはマスクテーブルＭＴ上に保持されたマスクＭＡと交差する。ビームＰＢはマスクＭＡを通り抜けて、基板Ｗのターゲット部分Ｃ上にビームＰＢを集束するレンズＰＬを通過する。第２位置決め手段（および干渉計測定手段ＩＦ）の助けにより、基板テーブルＷＴを、例えばビームＰＢの経路において様々なターゲット部分Ｃに位置決めするように正確に移動できる。同様に、第１位置決め手段を使用して、例えばマスクライブラリから機械的に検索した後に、またはスキャン中に、ビームＰＢの経路に対してマスクＭＡを正確に位置決めすることができる。一般的に、オブジェクトテーブルＭＴ、ＷＴの移動は、図３１には例示的に図示されていないロングストロークモジュール（粗動位置決め）およびショートストロークモジュール（微動位置決め）の助けにより実現できる。しかし、ウェーハステッパの場合（走査ステップ式ツールとは対照的に）マスクテーブルＭＴをショートストロークアクチュエータのみに接続するか、固定してもよい。
【００５９】
[0090]  図示のツールは２つの異なるモードで使用することができる。
−  ステップモードにおいては、マスクテーブルＭＴが基本的に静止状態に維持され、パターン全体が１回でターゲット部分Ｃに投影される（すなわち１回の「フラッシュ」）。次に、別のターゲット部分ＣをビームＰＢで照射できるように、基板テーブルＷＴがｘ方向および／またはｙ方向に移動される。
−  スキャンモードにおいては、基本的に同じシナリオが当てはまるが、任意のターゲット部分Ｃが１回の「フラッシュ」で露光しない。代わりに、マスクテーブルＭＴは任意の方向（いわゆる「スキャン方向」、例えばｙ方向）に速度ｖで移動可能であり、したがって投影ビームＰＢがマスクの像をスキャンする。これと同時に、基板テーブルＷＴが速度Ｖ＝Ｍｖで、同一方向あるいは反対方向に運動する。ここで、ＭはレンズＰＬの倍率（一般的にＭ＝１／４あるいは１／５）である。このように、解像度を妥協することなく、比較的大きなターゲット部分Ｃを露光することができる。
【００６０】
[0091]  本発明を詳細に説明し、図示してきたが、これは例証および例示にすぎず、制限とは見なされなく、本発明の範囲は請求の範囲によってのみ制限されることを明白に理解されたい。
【図面の簡単な説明】
【００６１】
【図１】[0010]  本発明の実施形態により１つの回路パターン（つまりターゲットパターン）を２つの回路パターンに分割するプロセスを示す例示フローチャートである。
【図２】[0011]  本発明の一実施形態による原回路パターン（つまりターゲットパターン）を示す例示図である。
【図３】[0012]  本発明の実施形態により多角形として表されたターゲットパターンの許容可能なエッジおよびミスプリントエッジを示す例示図である。
【図４】[0013]  本発明の実施形態によりＩＬＳに基づくプレスプリットフラグメンテーションを示す例示図である。
【図５】[0014]  （Ａ）（Ｂ）は、本発明の実施形態によりＩＬＳに基づくプレスプリットフラグメンテーションを示す例示図である。
【図６】[0015]  本発明の実施形態により、ミスプリントエッジを有するシードフラグメント、およびミスプリントエッジを有する対向フラグメントの選択を示す例示図である。
【図７】[0016]  本発明の一実施形態によるフラグメントを示す例示図およびグラフである。
【図８】[0017]  本発明の一実施形態によるフラグメントを示す例示図およびグラフである。
【図９】[0017]  （Ａ）−（Ｅ）は、本発明の一実施形態によるどの回路パターンを分割できるかを説明するトポロジー基準を示す例示図である。  本発明の一実施形態によるどの回路パターンを分割できるかを説明するトポロジー基準を示す例示図である。
【図１０】[0019]  （Ａ）−（Ｄ）は、本発明の一実施形態によるどの回路パターンを分割できるかを説明するトポロジー基準を示す例示図である。  本発明の一実施形態によるどの回路パターンを分割できるかを説明するトポロジー基準を示す例示図である。
【図１１】[0020]  （Ａ）（Ｂ）は、本発明の一実施形態によるどの回路パターンを分割できるかを説明するトポロジー基準を示す例示図である。
【図１２】[0021]  本発明の一実施形態による多角形からの対向フラグメントの分離を示す例示図である。
【図１３】[0022]  本発明の一実施形態によるＩＬＳに基づくプレスプリットフラグメンテーションを実行した後の回路パターンを示す例示図である。
【図１４】[0023]  本発明の一実施形態による、ミスプリントエッジを有するシードフラグメント、およびミスプリントエッジを有する対向フラグメントの選択を示す例示図である。
【図１５】[0024]  本発明の一実施形態による多角形からの対向フラグメントの選択を示す例示図である。
【図１６】[0025]  本発明の一実施形態によるＩＬＳに基づくプレスプリットフラグメンテーション後の回路パターンを示す例示図である。
【図１７】[0026]  本発明の一実施形態による、ミスプリントエッジを有するシードフラグメントおよびミスプリントエッジを有する対向フラグメントの選択を示す例示図である。
【図１８】[0027]  本発明の一実施形態による多角形からの対向フラグメントの分離を示す例示図である。
【図１９】[0028]  本発明の一実施形態によるＩＬＳに基づくプレスプリットフラグメンテーション実行後の回路パターンを示す例示図である。
【図２０】[0029]  本発明の一実施形態による、ミスプリントエッジを有するシードフラグメントおよびミスプリントエッジを有する対向フラグメントの選択を示す例示図である。
【図２１】[0030]  本発明の一実施形態による多角形からの対向フラグメントの分離を示す例示図である。
【図２２】[0031]  本発明の一実施形態によるＩＬＳに基づくプレスプリットフラグメンテーション実行後の回路パターンを示す例示図である。
【図２３】[0032]  本発明の一実施形態による、ミスプリントエッジを有するシードフラグメントおよびミスプリントエッジを有する対向フラグメントの選択を示す例示図である。
【図２４】[0033]  本発明の一実施形態による多角形からの対向フラグメントの分離を示す例示図である。
【図２５】[0034]  本発明の一実施形態によるＩＬＳに基づくプレスプリットフラグメンテーション実行後の回路パターンを示す例示図である。
【図２６】[0035]  本発明の一実施形態による、ミスプリントエッジを有するシードフラグメントおよびミスプリントエッジを有する対向フラグメントの選択を示す例示図である。
【図２７】[0036]  本発明の一実施形態による多角形からの対向フラグメントの分離を示す例示図である。
【図２８】[0037]  本発明の一実施形態によるＩＬＳに基づくプレスプリットフラグメンテーション実行後の回路パターンを示す例示図である。
【図２９】[0038]  本発明の一実施形態による２つの回路パターンに分割された多角形を示す例示図である。
【図３０】[0039]  本発明の一実施形態による最適化した短期間フレアモデルパラメータを取得するプロセスを実現することができるコンピュータシステムを示す例示的ブロック図である。
【図３１】[0040]  本発明の一実施形態の助けにより設計されたマスクで使用するのに適切な例示的リソグラフィ投影装置を概略的に示している。
【図１】
2008065320.tif 000003
【図２】
2008065320.tif 000004
【図３】
2008065320.tif 000005
【図９】
2008065320.tif 000006
【図１１】
2008065320.tif 000007
【図３０】
2008065320.tif 000008
【図３１】
2008065320.tif 000009
【図４】
2008065320.tif 000010
【図５】
2008065320.tif 000011
【図６】
2008065320.tif 000012
【図７】
2008065320.tif 000013
【図８】
2008065320.tif 000014
【図１０】
2008065320.tif 000015
【図１２】
2008065320.tif 000016
【図１３】
2008065320.tif 000017
【図１４】
2008065320.tif 000018
【図１５】
2008065320.tif 000019
【図１６】
2008065320.tif 000020
【図１７】
2008065320.tif 000021
【図１８】
2008065320.tif 000022
【図１９】
2008065320.tif 000023
【図２０】
2008065320.tif 000024
【図２１】
2008065320.tif 000025
【図２２】
2008065320.tif 000026
【図２３】
2008065320.tif 000027
【図２４】
2008065320.tif 000028
【図２５】
2008065320.tif 000029
【図２６】
2008065320.tif 000030
【図２７】
2008065320.tif 000031
【図２８】
2008065320.tif 000032
【図２９】
2008065320.tif 000033
【外国語明細書】
2008065320000001.pdf