(57)【要約】【課題】ＰＬＬ中心周波数がキャプチャ可能範囲内になるように変化させる場合、制御値がディジタル値であるため、ＰＬＬ中心周波数の値が離散的に変化する。その結果、ＰＬＬがロック状態になるまでに時間がかかり、周波数制御も含めた引き込み時間が長くなる。【解決手段】応答制御回路１０は加算器９からの目標値と出力する応答制御後基準値とを比較して、目標値が応答制御後基準値より小なる値の時は、応答制御後基準値から予め定めた所定値減算した値を出力し、目標値が応答制御後基準値より大なる値の時は、応答制御後基準値に所定値を加算した値を出力し、目標値が応答制御後基準値と同一の時は応答制御後基準値を出力する。この動作は、Ｓｙｎｃ検出回路６から位相同期ループ回路がロック状態であることを示す検出ステータスが入力されるまで繰り返される。応答制御後基準値によりＤＰＬＬの中心周波数は連続的に、かつ、徐々に緩やかに変化する。【選択図】図１
2008010049.tif 000002
【特許請求の範囲】
【請求項１】
反転間隔の最大値及び最小値が規定された変調方式に基づいて生成されたディジタル情報信号と、前記ディジタル情報信号に一定周期で挿入された、前記ディジタル情報信号の最大反転間隔よりも反転間隔が大に設定された特殊パターンの同期信号とが記録された記録媒体を再生する情報再生装置であって、
前記記録媒体の記録信号を読み取る読み取り手段と、
前記読み取り手段からの読み取り信号の反転間隔を順次に所定期間計測する計測手段と、
前記計測手段で計測して得られた前記反転間隔のうち最大値を前記同期信号と推定し、推定した同期信号の位置情報に基づいて同期信号の出現間隔を検出する間隔検出手段と、
前記読み取り信号が入力され、該読み取り信号の位相に同期したクロックを生成すると共に、所望のビットレートのビットクロックでサンプリングしたディジタルデータを生成する位相同期ループ回路と、
前記ディジタルデータを復号する復号手段と、
前記間隔検出手段で検出した前記同期信号の出現間隔を、前記位相同期ループ回路の中心周波数を決めている基準値に対する補正量として前記基準値に加算して目標値を算出する加算手段と、
前記目標値に追従して連続的に、かつ、緩やかに変化する応答制御後基準値を生成し、その応答制御後基準値により前記位相同期ループ回路の中心周波数を制御する応答制御手段と
を有することを特徴とする情報再生装置。
【請求項２】
反転間隔の最大値及び最小値が規定された変調方式に基づいて生成されたディジタル情報信号と、前記ディジタル情報信号に一定周期で挿入された、前記ディジタル情報信号の最大反転間隔よりも反転間隔が大に設定された特殊パターンの同期信号とが記録された記録媒体を再生する情報再生装置であって、
前記記録媒体の記録信号を読み取る読み取り手段と、
前記読み取り手段からの読み取り信号の反転間隔を順次に所定期間計測する計測手段と、
前記計測手段で計測して得られた前記反転間隔のうち最大値を前記同期信号と推定し、推定した同期信号の位置情報に基づいて同期信号の出現間隔を検出する間隔検出手段と、
前記読み取り信号をシステムクロックでディジタル信号に変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段から出力されたディジタル信号又は前記読み取り信号に対して、振幅を一定とする自動利得制御と、２値コンパレートの閾値を適切に直流制御する自動閾値制御とを行うＡＴＣ・ＡＧＣ手段と、
前記Ａ／Ｄ変換手段及び前記ＡＴＣ・ＡＧＣ手段のそれぞれにより処理されたディジタル信号に対して、所望のビットレートのビットクロックでリサンプリングしたディジタルデータを生成するディジタル位相同期ループ回路と、
前記ディジタルデータを復号する復号手段と、
前記間隔検出手段で検出した前記同期信号の出現間隔を、前記ディジタル位相同期ループ回路の中心周波数を決めている基準値に対する補正量として前記基準値に加算して目標値を算出する加算手段と、
前記目標値に追従して連続的に、かつ、緩やかに変化する応答制御後基準値を生成し、その応答制御後基準値により前記ディジタル位相同期ループ回路の中心周波数を制御する応答制御手段と
を有することを特徴とする情報再生装置。
【請求項３】
前記復号手段の復号データに基づいて、前記位相同期ループ回路がロック状態であることを検出する検出手段を更に有し、
前記応答制御手段は、
前記目標値と前記応答制御後基準値とを比較して、前記目標値が前記応答制御後基準値より小なる値の時は、前記応答制御後基準値から予め定めた所定値減算した値を出力し、前記目標値が前記応答制御後基準値より大なる値の時は、前記応答制御後基準値に前記所定値を加算した値を出力し、前記目標値が前記応答制御後基準値と同一の時は前記応答制御後基準値を出力する比較演算手段と、
前記比較演算手段の出力値を一時保持してから前記応答制御後基準値として出力する動作を、前記検出手段から前記位相同期ループ回路がロック状態であることを示す検出ステータスが入力されるまで繰り返す保持手段と
からなることを特徴とする請求項１又は２記載の情報再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は情報再生装置に係り、特に反転間隔の最大値及び最小値が規定された変調方式により変調されたディジタル情報信号が同期信号と共に記録された円盤状記録媒体である光ディスクから光学的にディジタル情報信号を再生する情報再生装置に関する。
【背景技術】
【０００２】
光ディスクに記録されている、反転間隔の最大値及び最小値が規定された変調方式により変調されたディジタル情報信号を光学的に再生する情報再生装置では、光ディスクから読み取った信号を位相同期ループ（ＰＬＬ;Phase Locked Loop）回路に供給し、ＰＬＬ回路により読み取り信号に同期したクロックを抽出し、そのクロックを用いて光ディスクの回転数を制御すると同時に、ディジタル情報信号の再生データを得る構成とされている。
【０００３】
このＰＬＬ回路は、入力信号である上記の読み取り信号を位相比較器に入力すると共に、電圧制御発振器（ＶＣＯ）の出力発振周波数を直接に又は所定の分周比の分周器を通してループフィルタに供給し、更にループフィルタの出力信号を上記位相比較器に入力して、位相比較器で読み取り信号との位相差を検出し、その位相差に応じた位相誤差信号をＶＣＯに電圧制御信号として供給してＶＣＯの出力発振周波数を、上記位相差が所定値になるように可変制御するフィードバックループ回路であり、ＶＣＯから上記のクロックを出力する。
【０００４】
このＰＬＬ回路は、位相比較器で位相比較する２つの信号の周波数差が周波数引き込み範囲（キャプチャレンジ）内にない場合には、位相比較器によるＶＣＯの制御が位相差を減少する方向に行われずに、いつまでも位相ロック状態にならずにロック外れの状態を継続する特性があり、また、外部からの入力信号（上記の場合は読み取り信号）が所定の周波数（上記の場合はクロック周波数）を中心として所定の周波数範囲（ロックレンジ）内にあるときには、入力信号の位相誤差に追従してＶＣＯの出力発振周波数を可変制御する位相ロック状態を保持する特性を有する。
【０００５】
一方、近年、光ディスクのディスクサイズは変更せずに、その大容量化が益々要求されるようになってきており、それに伴い光ディスクの記録トラックピッチをより狭小化する高密度記録により、記録マークの最短マーク長の空間周波数が光学限界に近付いた状態となっており、最短マーク長の記録マークの読み取り信号レベルが極小となっている。この状態では、前記ＰＬＬ回路のロックレンジが狭くなり、外乱に弱い状態となり、また、ＰＬＬ回路のキャプチャレンジも狭くなる。特に、キャプチャレンジが狭くなるという現象は致命的であり、光ディスクからの読み取り信号の周波数が、ＰＬＬ回路が予め定めた本来の引き込み動作を行うべき周波数に近付いても引き込むことができないという現象が生じるため、光ディスク再生システムとして成立しなくなってしまう。
【０００６】
そこで、光ディスクを回転するスピンドルモータの回転速度制御や、前記ＰＬＬ回路の中心周波数を制御し、狭いチャプチャレンジやロックレンジを補うという方法が考えられる。その際、情報として利用されるものの一つが一定間隔で記録時に挿入される同期信号であり、光ディスクから読み取られた信号中の同期信号（一定パターンの１１Ｔ（Ｔはチャネルクロックの周期；以下同じ））の最大反転間隔を検出し、スピンドルモータの回転数を制御する情報再生装置が従来開示されている（例えば、特許文献１参照）。もし、上記に示したように、最短記録マークの読み取り信号レベルが極小とならなければ、この特許文献１記載の情報再生装置は、正常に動作し、効果が期待できる。
【０００７】
【特許文献１】特開平８−１３８３２８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、前述した高密度光ディスクでは、最小反転間隔の読み取り信号レベルが極小となり、最大反転間隔以上の誤検出が発生し易くなるため、上記の特許文献１記載の情報再生装置では、正しい制御ができないという問題がある。そこで、ＰＬＬ回路の中心周波数に対し、前記の同期信号の最大反転間隔を利用して、制御をかけることが考えられる。しかし、ＰＬＬ回路がディジタルＰＬＬ（ＤＰＬＬ）の場合、制御する値が離散的になるため、ＤＰＬＬがキャプチャすることができないという現象が発生する。
【０００９】
すなわち、同期信号の最大反転間隔に基づき、ＤＰＬＬの内部のタイミング調整器に与える信号によりＤＰＬＬの中心周波数（以下、ＰＬＬ中心周波数という）を制御する場合を考えると、同期信号の間隔を計数した結果も、同期信号の間隔でしか得られない。これを図で示すと、図８のようになる。図８（Ａ）は、横軸を時間、縦軸をＰＬＬ中心周波数をとったときの図を示している。同図（Ａ）に示すように、ＤＰＬＬの制御値を初期値からＰＬＬ中心周波数がキャプチャ可能範囲I内になるように変化させていくが、制御値がディジタル値であるため、ＰＬＬ中心周波数の値が離散的に変化する。その結果、図８（Ｂ）に示すように、初期状態からＰＬＬ中心周波数がキャプチャ可能範囲I内に入ったことを示すロック判定までに時間がかかり、その間ＤＰＬＬは引き込みができない。そのため、周波数制御も含めた引き込み時間が長くなり、システムとして、悪影響を与える。
【００１０】
本発明は上記の点に鑑みなされたもので、ＰＬＬ中心周波数を制御する際、離散的に変化させるのではなく、徐々に連続的に変化させることにより、迅速なＰＬＬの引き込みを行い得る情報再生装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記の目的を達成するため、本発明は、反転間隔の最大値及び最小値が規定された変調方式に基づいて生成されたディジタル情報信号と、ディジタル情報信号に一定周期で挿入された、ディジタル情報信号の最大反転間隔よりも反転間隔が大に設定された特殊パターンの同期信号とが記録された記録媒体を再生する情報再生装置であって、記録媒体の記録信号を読み取る読み取り手段と、読み取り手段からの読み取り信号の反転間隔を順次に所定期間計測する計測手段と、計測手段で計測して得られた反転間隔のうち最大値を同期信号と推定し、推定した同期信号の位置情報に基づいて同期信号の出現間隔を検出する間隔検出手段と、読み取り信号が入力され、読み取り信号の位相に同期したクロックを生成すると共に、所望のビットレートのビットクロックでサンプリングしたディジタルデータを生成する位相同期ループ回路と、ディジタルデータを復号する復号手段と、間隔検出手段で検出した同期信号の出現間隔を、位相同期ループ回路の中心周波数を決めている基準値に対する補正量として基準値に加算して目標値を算出する加算手段と、目標値に追従して連続的に、かつ、緩やかに変化する応答制御後基準値を生成し、その応答制御後基準値により位相同期ループ回路の中心周波数を制御する応答制御手段とを有することを特徴とする。
【００１２】
この発明では、位相同期ループ回路の中心周波数を、目標値に追従して連続的に、かつ、緩やかに変化する応答制御後基準値により制御するようにしているため、位相同期ループ回路の中心周波数を離散的に変化させるのではなく、連続的に徐々に変化させることができる。
【００１３】
また、上記の目的を達成するため、本発明は反転間隔の最大値及び最小値が規定された変調方式に基づいて生成されたディジタル情報信号と、ディジタル情報信号に一定周期で挿入された、ディジタル情報信号の最大反転間隔よりも反転間隔が大に設定された特殊パターンの同期信号とが記録された記録媒体を再生する情報再生装置であって、記録媒体の記録信号を読み取る読み取り手段と、読み取り手段からの読み取り信号の反転間隔を順次に所定期間計測する計測手段と、計測手段で計測して得られた反転間隔のうち最大値を同期信号と推定し、推定した同期信号の位置情報に基づいて同期信号の出現間隔を検出する間隔検出手段と、読み取り信号をシステムクロックでディジタル信号に変換するＡ／Ｄ変換手段と、Ａ／Ｄ変換手段から出力されたディジタル信号又は読み取り信号に対して、振幅を一定とする自動利得制御と、２値コンパレートの閾値を適切に直流制御する自動閾値制御とを行うＡＴＣ・ＡＧＣ手段と、Ａ／Ｄ変換手段及びＡＴＣ・ＡＧＣ手段のそれぞれにより処理されたディジタル信号に対して、所望のビットレートのビットクロックでリサンプリングしたディジタルデータを生成するディジタル位相同期ループ回路と、ディジタルデータを復号する復号手段と、間隔検出手段で検出した同期信号の出現間隔を、ディジタル位相同期ループ回路の中心周波数を決めている基準値に対する補正量として基準値に加算して目標値を算出する加算手段と、目標値に追従して連続的に、かつ、緩やかに変化する応答制御後基準値を生成し、その応答制御後基準値によりディジタル位相同期ループ回路の中心周波数を制御する応答制御手段とを有することを特徴とする。
【００１４】
また、上記の目的を達成するため、本発明は、復号手段の復号データに基づいて、位相同期ループ回路がロック状態であることを検出する検出手段を更に有し、応答制御手段は、目標値と応答制御後基準値とを比較して、目標値が応答制御後基準値より小なる値の時は、応答制御後基準値から予め定めた所定値減算した値を出力し、目標値が応答制御後基準値より大なる値の時は、応答制御後基準値に所定値を加算した値を出力し、目標値が応答制御後基準値と同一の時は応答制御後基準値を出力する比較演算手段と、比較演算手段の出力値を一時保持してから応答制御後基準値として出力する動作を、検出手段から位相同期ループ回路がロック状態であることを示す検出ステータスが入力されるまで繰り返す保持手段とからなることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、位相同期ループ回路の中心周波数を、目標値に追従して連続的に、かつ、緩やかに変化する応答制御後基準値により制御することにより、位相同期ループ回路の中心周波数を離散的に変化させるのではなく、連続的に徐々に変化させるようにしたため、位相同期ループ回路の中心周波数をキャプチャ可能範囲に確実に、しかも短時間で引き込みさせることができる。
【発明を実施するための最良の形態】
【００１６】
次に、本発明の実施の形態について図面と共に説明する。図１は本発明になる情報再生装置の一実施の形態のブロック図を示す。本実施の形態で再生をする光ディスクは、反転間隔の最大値及び最小値が規定された変調方式に基づいて生成されたディジタル情報信号（例えば、ランレングス制限符号）に、特殊パターンの同期信号が一定周期で挿入された信号が、複数種類のマーク長の記録マークをスペースと適切に組み合わせたピット列として高密度で記録されているが、上記の同期信号は、その反転間隔が上記のディジタル情報信号の最大反転間隔よりも大とされており、例えば、ディジタル情報信号の最大反転間隔よりも大なる反転間隔が２つ以上連続している。
【００１７】
上記の光ディスクから、公知の構成の光ヘッド（図示せず）により光学的に読み取られた読み取り信号（再生信号）は、図１のＡ／Ｄ変換器１に供給され、ここで固定のシステムクロックでサンプリングされてディジタル信号に変換された後、ＡＴＣ・ＡＧＣ回路２で２値コンパレートの閾値を適切に直流（ＤＣ）制御する自動閾値制御（ＡＴＣ）と振幅が一定に制御される自動利得制御（ＡＧＣ）が行われる。
【００１８】
ＡＴＣ・ＡＧＣ回路２の出力信号は、ＤＰＬＬ(Digital PLL)３及び後述の同期信号間隔検出回路７に供給される。ＤＰＬＬ３は、自分自身のブロックの中でループが完結しているディジタルＰＬＬ回路で、Ａ／Ｄ変換器１により固定のシステムクロックでサンプリングされている入力信号を、所望のビットレートのビットクロックでリサンプリングしたディジタルデータを生成し、後段のイコライザ（ＥＱ）回路４に供給する。なお、ここで「リサンプリング」とは、ビットクロックのタイミングにおけるサンプリングデータを、システムクロックのタイミングでＡ／Ｄ変換して得たディジタル信号より間引き補間演算をして求めることをいう。なお、Ａ／Ｄ変換器１を設ける位置は、ＤＰＬＬ３の入力側であればどこでもよい。
【００１９】
ＥＱ回路４はＤＰＬＬ３から出力されたディジタルデータに対してパーシャルレスポンス（ＰＲ）特性を付与して等化後再生波形を生成してビタビ復号回路５に供給する。ビタビタビ復号回路５の回路構成は公知であり、例えば等化後再生波形のサンプル値からブランチメトリックを計算するブランチメトリック演算回路と、そのブランチメトリックを１クロック毎に累積加算してパスメトリックを計算するパスメトリック演算回路と、パスメトリックが最小となる、最も確からしいデータ系列を選択する信号を記憶するパスメモリとよりなる。このパスメモリは、複数の候補系列を格納しており、パスメトリック演算回路からの選択信号に従って選択した候補系列を復号データ系列である２値データとして出力する。ビタビ復号回路５でビタビ復号されて得られた復号データは、Ｓｙｎｃ検出回路６に供給され、ここでＳｙｎｃ（同期信号）が検出される。このＳｙｎｃ（同期信号）は、特殊パターンの同期信号ではなく、光ディスクに記録されているディジタル情報信号中に一定周期で含まれる、固定パターンの同期信号である。Ｓｙｎｃ検出回路６はＳｙｎｃ（同期信号）を安定して検出できたときは、同期検出ステータス信号を応答制御回路１０に供給する。
【００２０】
本実施の形態は、上記の再生動作を行う情報再生装置において、同期信号間隔検出回路７、周波数補正回路８、加算器９及び応答制御回路１０を設けて、応答制御回路１０の出力信号でＤＰＬＬ３の中心周波数を制御する点に特徴がある。図２はＤＰＬＬ３の構成を、本実施の形態の要部の各ブロック２、７、８、９、１０と共に示す図で、図１と同一構成部分には同一符号を付してある。
【００２１】
図２に示すように、ＤＰＬＬ３は、補間器３１、位相検出器３２、ループフィルタ３３、加算器３４、及びタイミング調整器３５から構成された一巡のフィードバックループ回路で、補間器３１はＡＴＣ・ＡＧＣ回路２から出力されたディジタル信号とタイミング調整器３５からの信号とを入力信号として受け、タイミング調整器３５から入力されるデータ点位相情報とビットクロックから位相点データのデータ値を補間により推定して出力する。この補間器３１の出力データ値はリサンプリング信号として図１のＥＱ回路４に供給されると共に、位相検出器３２に供給される。
【００２２】
位相検出器３２は、リサンプリング信号からゼロクロス点を検出し、ゼロクロス点でのデータ値を利用して位相誤差として出力する。例えば、１ビット前のデータＤi-1と現時点でのデータＤiとからゼロクロス点を検出し、Ｄi-1の極性に（Ｄi-1＋Ｄi）／２を乗ずることにより、位相誤差が得られる。
【００２３】
位相検出器２３２の出力位相誤差信号は、ループフィルタ３３で積分され、更に加算器３４で加算器９の出力信号と加算された後、タイミング調整器３５に供給され、ここでループフィルタ３３の出力の次のデータ点位相の推定が行われ、このデータ点位相情報と、同じく生成されたビットクロックが補間器３１に供給される。
【００２４】
一方、ＡＴＣ・ＡＧＣ回路２から出力されたディジタル信号は、同期信号間隔検出回路７にて、隣接する同期信号の間隔が検出される。同期信号間隔検出回路７では反転間隔の比較的長いものを同期信号と推定し、その出現間隔を測定する。同期信号間隔検出回路７で検出された同期信号間隔情報の一方はスピンドルサーボ回路に供給され、光ディスクの回転数、つまりスピンドルモータの回転制御に利用される。同期信号間隔情報の他方は、周波数補正回路８に供給され、同期信号間隔のずれを基に、ＤＰＬＬ３の中心周波数を決めている基準値（図示しないＣＰＵより供給）に対する補正量として加算器９に供給されて加算され、目標値が生成される。この目標値は応答制御回路１０に供給され、応答を制御した後、応答制御後基準値としてＤＰＬＬ３内の加算器３４に供給される。
【００２５】
次に、同期信号間隔検出回路７について更に詳細に説明する。図３は同期信号間隔検出回路７の一実施の形態のブロック図を示す。同図に示すように、同期信号間隔検出回路７は、反転間隔検出回路７１、最大値検出回路７２、同期信号抽出回路７３及び間隔検出回路７４から構成されている。同期信号間隔検出回路７では、まず、反転間隔検出回路７１においてＡＴＣ・ＡＧＣ回路２より出力されたディジタル信号（サンプリングデータ）の、所定の閾値に応じた反転間隔を固定のクロックで計測（検出）する。
【００２６】
次に、最大値検出回路７２は、反転間隔検出回路７１で計測した所定の期間の反転間隔情報から、例えば連続する反転間隔２つ分の間隔情報を順次算出し、更にそれら複数の間隔情報の中から最大値を検出する。上記の所定の期間としては例えば、特殊パターンの同期信号の１周期記録期間（ある同期信号から次の隣接する同期信号までの記録区間）である。
【００２７】
次に、同期信号抽出回路７３は、最大値検出回路７２で検出した最大値のうち、確からしいものを抽出する。すなわち、本実施の形態で再生する光ディスクには、前述したように、ディジタル情報信号の最大反転間隔よりも大で、既知の同一の反転間隔が少なくとも２つ連続した同期信号が記録されていることが分かっているので、既知の連続する２つの反転間隔の合計の１周期分の間隔と同一か又はそれに近い最大値を確からしいもの、すなわち同期信号として抽出する。
【００２８】
同期検出回路７４は同期信号抽出回路７３で抽出された同期信号の位置に基づき、隣接した同期信号の出現間隔を所定のクロックで計測し、結果として同期信号間隔情報を生成する。この同期信号間隔情報は、スピンドルサーボ回路及び周波数補正回路８に供給される。
【００２９】
次に、本実施の形態の要部を構成する応答制御回路１０について詳細に説明する。図４は応答制御回路１０の一実施の形態のブロック図を示す。図４に示すように、応答制御回路１０は、比較演算ブロック１０１とＤラッチ回路１０２とから構成されている。比較演算ブロック１０１は、図１及び図２に示した加算器９から出力される目標値と、Ｄラッチ回路１０２から出力される応答制御後基準値とを入力として受け、それらの比較結果に応じて下記の論理に基づいて出力値Ａを得る。この比較演算ブロック１０１における上記の論理は、加算器９からの目標値をＢ、Ｄラッチ回路１０２から出力される応答制御後基準値をＡn-1とすると、次のように表される。
【００３０】
（１）Ａn-1＞Ｂのとき、Ａ＝Ａn-1−α
（２）Ａn-1＝Ｂのとき、Ａ＝Ａ
（３）Ａn-1＜Ｂのとき、Ａ＝Ａn-1＋α
ただし、αは任意の値である。
【００３１】
比較演算ブロック１０１から上記の論理に基づいて出力された出力値Ａは、Ｄラッチ回路１０２に供給されて所定のクロック毎にサンプリングされて一時保持された後、応答制御後基準値Ａn-1として出力され、比較演算ブロック１０１及びＤＰＬＬ３内の加算器３４に供給される。このように構成されることにより、応答制御後基準値Ａn-1は目標値Ｂに追従する形で、傾きαで緩やか、かつ連続した応答を示すことになる。この様子を図５を用いて説明する。
【００３２】
図５は、横軸を時間、縦軸をＰＬＬ中心周波数をとったときの図を示す。同図に実線IIで示すように、ＤＰＬＬの応答制御後基準値Ａn-1を初期値から変化させていくと、応答制御後基準値Ａn-1が連続的に、かつ、緩やかに変化する値であるため、ＰＬＬ中心周波数も連続的に、かつ、緩やかに変化してキャプチャ可能範囲IIIに確実に、しかも短時間で入ることができる。
【００３３】
図５は、キャプチャ動作をしていない状態であるが、ＤＰＬＬ３を動作させると、図６のようになる。図６（Ａ）は、横軸を時間、縦軸をＰＬＬ中心周波数をとったときの図を示している。図６（Ａ）に示すように、ＤＰＬＬ３の応答制御後基準値Ａn-1を初期値からＰＬＬ中心周波数がキャプチャ可能範囲III内になるように変化させると、キャプチャ可能範囲IIIに短時間で入り、ＤＰＬＬ３がロックする。ＤＰＬＬ３がロック状態になると、図６（Ｂ）に示すようにＳｙｎｃ検出回路６から出力される同期検出ステータスが同期したことを示す論理”１”となる。
【００３４】
この論理”１”の同期検出ステータスは図４に示すインバータ１０３で極性反転された後、Ｄラッチ回路１０２のイネーブル端子に供給され、Ｄラッチ回路１０２を動作保持状態とする。これにより、応答制御回路１０は動作保持状態となり、周波数制御を停止するため、その後は安定した状態を維持できる。このように、本実施の形態によれば、応答制御回路１０からＤＰＬＬ３に供給する応答制御後基準値Ａn-1を目標値Ｂに追従する形で、傾きαで緩やか、かつ連続した応答を示すようにしたため、周波数制御も含めた引き込み時間を、従来に比べて大幅に改善することが可能となる。
【００３５】
次に、本発明の他の実施の形態について図面と共に説明する。図７は本発明になる情報再生装置の他の実施の形態のブロック図を示す。同図中、図１と同一構成部分には同一符号を付してある。図７の実施の形態では、読み取り信号に対して、２値コンパレートの閾値を適切に直流（ＤＣ）制御する自動閾値制御（ＡＴＣ）と共に振幅を一定に制御する自動利得制御（ＡＧＣ）を行うＡＴＣ・ＡＧＣ回路１１をアナログ回路で構成するとともに、同期信号間隔検出回路７、周波数補正回路８もアナログ回路で構成する。原理は図１の実施の形態と同じである。
【００３６】
図７のＡ／Ｄ変換器１２は、電圧制御発振器（ＶＣＯ）１６の出力するクロックに基づいて、ＡＴＣ・ＡＧＣ回路１１の出力信号のサンプリングを行う。Ａ／Ｄ変換器１２の出力信号は、イコライザ回路４により波形等化された後、ビタビ復号回路５にて復号される。その復号出力を用いて、Ｓｙｎｃ検出回路６が同期信号を検出する。Ａ／Ｄ変換器１２の出力信号は、また、位相検出回路１３にも供給される。
【００３７】
位相検出回路１３は、ＶＣＯ１６の出力するクロックとＡ／Ｄ変換器１２の出力信号との間で位相比較を行い、その位相誤差信号を加算器１４に出力する。加算器１４は周波数補正回路８の出力信号と基準値とを上記の位相誤差信号に加えた信号を、目標値として応答制御回路１５に供給する。この応答制御回路１５は図４に示した応答制御回路と同様の動作を行い、得られた応答制御後基準値をＶＣＯ１６に制御電圧として印加する。基準値は無くてもよいことはもちろんである（ＤＣループゲインが高くなるだけである。）。同期信号間隔検出回路７では、本発明の要部である図３の機能がアナログ回路にて構成されており、図１の実施の形態と同等の効果を有する。
【００３８】
なお、本発明は上記の実施の形態に限定されるものではなく、図２〜図４の構成をコンピュータにより実現させるコンピュータプログラムも包含するものである。このコンピュータプログラムは、記録媒体に記録されていて記録媒体からコンピュータに取り込まれてもよく、また、通信ネットワークを介して配信されてコンピュータに取り込まれてもよい。
【図面の簡単な説明】
【００３９】
【図１】本発明の一実施の形態のブロック図である。
【図２】図１中のＤＰＬＬの一例のブロック図である。
【図３】図１の要部である同期信号間隔検出回路の一実施の形態のブロック図である。
【図４】図１の他の要部である応答制御回路の一実施の形態のブロック図である。
【図５】本発明の一実施の形態の要部の動作を説明する図（その１）である。
【図６】本発明の一実施の形態の要部の動作を説明する図（その２）である。
【図７】本発明の他の実施の形態のブロック図である。
【図８】従来の情報再生装置の課題を説明する図である。
【符号の説明】
【００４０】
１、１２  Ａ／Ｄ変換器
２、１１  ＡＴＣ・ＡＧＣ回路
３  ＤＰＬＬ
４  イコライザ（ＥＱ）回路
７  同期信号間隔検出回路
８  周波数補正回路
９、１４、３４  加算器
１０、１５  応答制御回路
１３  位相検出回路
１６  電圧制御発振器（ＶＣＯ）
３１  補間器
３２  位相検出器
３３  ループフィルタ
３５  タイミング調整器
７１  反転間隔検出回路
７２  最大値検出回路
７３  同期信号抽出回路
７４  間隔検出回路
１０１  比較演算ブロック
１０２  Ｄラッチ回路
１０３  インバータ
【図１】
2008010049.tif 000003
【図２】
2008010049.tif 000004
【図３】
2008010049.tif 000005
【図４】
2008010049.tif 000006
【図５】
2008010049.tif 000007
【図６】
2008010049.tif 000008
【図７】
2008010049.tif 000009
【図８】
2008010049.tif 000010