(57)【要約】【課題】電気特性の低下を十分に抑制できるセラミックス電子部品の製造方法を提供すること。【解決手段】Ｚｎ、Ｆｅ、Ｃｏ及びＭｎからなる群より選ばれる少なくとも１種の金属原子の酸化物を含むセラミックス電子部品素体の表面に導電層を形成する工程、導電層上に、めっき液を用いて、ニッケルめっき層５を形成する工程を経てセラミック電子部品１００を製造するセラミック電子部品の製造方法であって、めっき液が、ニッケル塩と、ニッケルイオンと錯体を形成するアミン化合物とを含み、ｐＨが６〜１２であるセラミックス電子部品の製造方法。【選択図】図１
2008248335.tif 000002
【特許請求の範囲】
【請求項１】
亜鉛原子、鉄原子、コバルト原子及びマンガン原子からなる群より選ばれる少なくとも１種の金属原子の酸化物を含むセラミックス電子部品素体の表面に導電層を形成する工程、及び、前記導電層上に、めっき液を用いて、ニッケルめっき層を形成する工程を経てセラミックス電子部品を得るセラミック電子部品の製造方法であって、
前記めっき液が、
ニッケル塩と、
ニッケルイオンと錯体を形成するアミン化合物とを含み、
ｐＨが６〜１２である、
セラミックス電子部品の製造方法。
【請求項２】
前記アミン化合物が、前記ニッケルイオンとの錯体形成の際における第一段階反応の逐次生成定数Ｋ１が４．０〜１５．０となるアミン化合物である、請求項１に記載のセラミックス電子部品の製造方法。
【請求項３】
前記めっき液が還元剤を更に含む請求項１又は２に記載のセラミックス電子部品の製造方法。
【請求項４】
前記セラミックス電子部品が、チップコンデンサ、チップインダクタ、チップバリスタ、チップレゾネータ、チップサーミスタ又はそれらの複合部品である、請求項１〜３のいずれか一項に記載のセラミックス電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミックス電子部品の製造方法に関する。
【背景技術】
【０００２】
セラミックスを用いた電子部品においては通常、はんだによる実装性を高めるために、電子部品素体の端部表面に、導電層、ニッケルめっき層、スズめっき層が順次形成される。ここで、ニッケル（Ｎｉ）めっき層は、一般の電気Ｎｉめっき浴であるワット浴やスルファミン酸浴、酢酸などのカルボン酸、クエン酸などのオキシカルボン酸やアンモニアを錯化剤とする電解／無電解めっき液を使用して形成される（下記特許文献１〜３参照）。
【特許文献１】国際公開第２００４／０５３９０１号パンフレット
【特許文献２】特開平６−２２４４８３号公報
【特許文献３】特許第３６７８１９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記特許文献１〜３に記載のめっき液を用いて導電層の上にニッケルめっき層を形成すると、セラミックス電子部品素体がめっき液によって溶解する場合がある。その結果、セラミックス電子部品の電気特性が低下することがある。この電気特性の低下は、セラミックス電子部品のサイズが十分大きい場合には無視できる程度のものであるが、近年になって著しく小型化が進んだセラミックス電子部品においては、無視できない程度にまでなってきている。
【０００４】
そこで、本発明は、電気特性の低下を十分に抑制できるセラミックス電子部品の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明者らは、上記課題を解決するため鋭意研究した結果、素体中に、めっき液によって溶解しうる金属原子を突き止め、その金属原子の溶解が十分に抑制されるような条件について検討した。特に、本発明者らは、めっき液の成分及びｐＨに着目した。そして、本発明者らは鋭意研究を重ねた結果、めっき液が特定の成分及びｐＨを有している場合に、セラミックス電子部品素体がめっき液に極めて溶解しにくくなることを見出し、本発明を完成するに至った。
【０００６】
即ち、本発明は、亜鉛原子、鉄原子、コバルト原子及びマンガン原子からなる群より選ばれる少なくとも１種の金属原子の酸化物を含むセラミックス電子部品素体の表面に導電層を形成する工程、及び、前記導電層上に、めっき液を用いて、ニッケルめっき層を形成する工程を経てセラミックス電子部品を得るセラミック電子部品の製造方法であって、前記めっき液が、ニッケル塩と、ニッケルイオンと錯体を形成するアミン化合物とを含み、ｐＨが６〜１２であるセラミックス電子部品の製造方法である。
【０００７】
このセラミックス電子部品の製造方法によれば、ニッケルめっき層を形成する工程において、セラミックス電子部品素体がめっき液と接触しても、素体の溶解が十分に抑制される。このため、得られるセラミックス電子部品について電気特性の劣化が十分に抑制される。
【０００８】
前記アミン化合物が、前記ニッケルイオンとの錯体形成の際における第一段階反応の逐次生成定数Ｋ１が４．０〜１５．０となるアミン化合物であることが好ましい。
【０００９】
溶液中において、ニッケルイオンは、錯化作用を有するアミン化合物を配位子Ｌとして、単核錯体を形成する。この単核錯体では、配位子Ｌは金属イオンＭと段階的に結合する。各段階での生成定数はＫｎで定義され、これを逐次生成定数と呼ぶ。下記式：
ＭＬn-1＋Ｌ＝ＭＬｎ・・・（１）
で示される第ｎ段階反応に対して、逐次生成定数Ｋｎは、下記式：
Ｋｎ=[ＭＬn]／[ＭＬn-1][Ｌ] ・・・（２）
で定義される。従って、下記式：
Ｍ＋Ｌ＝ＭＬ・・・（３）
で示される第１段階反応に対して、第１段階反応の逐次生成定数Ｋ１は、下記式：
Ｋ１＝[ＭＬ]／[Ｍ][Ｌ] ・・・（４）
で定義される。
【００１０】
なお、上記式（２）、（４）において、[Ｍ]、[Ｌ]、[ＭＬ]、[ＭＬｎ]等は、金属イオンＭ、配位子Ｌ、単核錯体ＭＬ、ＭＬｎの濃度を意味する。
【００１１】
第１段階反応の逐次生成定数Ｋ１が４．０〜１５．０であると、Ｋ１がこの範囲を外れる場合に比べて、セラミックス電子部品素体の溶解がより十分に抑制される。
【００１２】
前記めっき液が還元剤を更に含むことが好ましい。めっき液が還元剤を含むと、無電解めっきを有効に行うことができる。
【００１３】
本発明は、前記セラミックス電子部品が、チップコンデンサ、チップインダクタ、チップバリスタ、チップレゾネータ、チップサーミスタ又はそれらの複合部品である場合に特に有効である。これらは一般的に小型の電子部品であり、めっき液による溶解によって電気特性が著しく低下する可能性があるためである。
【発明の効果】
【００１４】
本発明によれば、電気特性の低下を十分に抑制できるセラミックス電子部品の製造方法が提供される。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態について詳細に説明する。
【００１６】
〔第１実施形態〕
セラミックス電子部品が積層チップコンデンサである場合を例にしてその製造方法について説明する。
【００１７】
まず図１に示されるように、本発明の一実施形態に係る製造方法により製造される積層チップコンデンサ１００は、誘電体層２と内部電極層３とが交互に積層された構成のコンデンサ素体１０を有する。このコンデンサ素体１０の両端部には、素体１０の内部で交互に配置された内部電極層３と各々導通する一対の外部電極４が形成してある。コンデンサ素体１０の形状に特に制限はないが、通常、直方体状とされる。また、その寸法にも特に制限はなく、用途に応じて適当な寸法とすればよいが、通常、（０．６〜５．６ｍｍ）×（０．３〜５．０ｍｍ）×（０．３〜１．９ｍｍ）程度である。
【００１８】
内部電極層３は、各端面がコンデンサ素体１０の対向する２端部の表面に交互に露出するように積層してある。一対の外部電極４は、コンデンサ素体１０の両端部に形成され、交互に配置された内部電極層３の露出端面に接続されて、コンデンサ回路を構成する。
【００１９】
外部電極４の表面には、ニッケルめっき層５及びスズめっき層６が順次積層されている。
【００２０】
誘電体層２は、例えばＢａＴｉＯ３を主成分とし、この主成分に対しＺｎＯなどの添加物を含有している。
【００２１】
内部電極層３に含有される導電材は特に限定されないが、例えばＮｉまたはＮｉ合金が用いられる。Ｎｉ合金としては、Ｍｎ，Ｃｒ，ＣｏおよびＡｌから選択される１種以上の元素とＮｉとの合金が好ましく、合金中のＮｉ含有量は９５重量％以上であることが好ましい。なお、ＮｉまたはＮｉ合金中には、Ｐ等の各種微量成分が０．１重量％程度以下含まれていてもよい。内部電極層３の厚さは用途等に応じて適宜決定すればよいが、通常、０．５〜５μｍ程度である。
【００２２】
外部電極４に含有される導電材は特に限定されないが、例えば安価なＮｉ，Ｃｕや、これらの合金を用いることができる。外部電極４の厚さは用途等に応じて適宜決定されればよいが、通常、１０〜５０μｍ程度である。
【００２３】
次に、上記積層チップセラミックスコンデンサ１００の製造方法について説明する。
【００２４】
まずコンデンサ素体１０を準備する。次に、このコンデンサ素体１０に、例えばバレル研磨やサンドブラストなどにより端面研磨を施し、外部電極用ペーストを印刷または転写して焼成し、外部電極４を形成する。外部電極用ペーストは、各種金属や合金からなる導電材、あるいは焼成後に上記した導電材となる各種酸化物、有機金属化合物、レジネート等と、有機ビヒクルとを混練して調製すればよい。有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。また、用いる有機溶剤も特に限定されず、例えばテルピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。外部電極用ペーストの焼成条件は、例えば、加湿したＮ２とＨ２との混合ガス中で６００〜８００℃にて１０分間〜１時間程度とすればよい。
【００２５】
次に、外部電極４表面に、めっき液を用いてニッケルめっき層５を形成し、続いてニッケルめっき層５の上に、スズめっき層６を形成する。こうして積層チップセラミックスコンデンサ１００が完成する。
【００２６】
ここで、ニッケルめっき層５の形成に用いるめっき液について詳細に説明する。
【００２７】
めっき液は、ニッケル塩と、ニッケルイオンと錯体を形成するアミン化合物とを含み、ｐＨが６〜１２となっている。
【００２８】
ニッケル塩は、めっき液として完成したときに、めっき液中に溶解し、ニッケルイオンを生成するものであれば特に限定されない。このようなニッケル塩としては、例えば硫酸ニッケル、塩化ニッケル、硝酸ニッケル、スルファミン酸ニッケル、水酸化ニッケル、炭酸ニッケル、ピロリン酸ニッケル又はこれらの２種以上の組み合せが挙げられる。
【００２９】
めっき液中におけるニッケル塩の含有率は、ニッケルイオン換算で、好ましくは０．１〜２．０ｍｏｌ／Ｌ、より好ましくは０．３〜１．０ｍｏｌ／Ｌである。ニッケル塩の含有率が小さすぎると、ニッケルめっき層５の形成が困難となる傾向にある。一方、ニッケル塩の含有率が大きすぎると、アミン塩化合物等の他の成分が飽和して、沈殿してしまうことがある。
【００３０】
アミン化合物は、ニッケルイオンと錯体を形成できるものであれば特に限定されないが、ニッケルイオンと錯体形成する際における第一段階反応の逐次生成定数Ｋ１が４．０〜１５．０の範囲にあるものが、コンデンサ素体１０の溶解をより十分に抑制する観点から好ましい。Ｋ１は、好ましくは４．０〜１２．０であり、より好ましくは４．０〜９．０である。この場合、特に、材料の溶解性が少ないという利点がある。
【００３１】
第一段階反応の逐次生成定数Ｋ１が４．０〜１５．０の範囲にあるアミン化合物としては、例えばグルタミン酸、アスパラギン酸、リシン酸、リシン−グルタミン酸、リシン−アスパラギン酸、アルギニン−グルタミン酸、ピコリン酸、ジアミノプロピオン酸、ジアミノ酪酸、グリシン、アラニン、フェニルアラニン、メチオニン、アルギニン、バリン、テアニン、グリシルグリシン、エチレンジアミン、ジエチレントリアミン、トリエタノールアミン、イミダゾール、１，１０フェナントロリン、フェナントロリンアンモニア、フタロシアニン又はこれらの混合物が挙げられる。なお、アンモニア、エチレンジアミン四酢酸（ＥＤＴＡ）などは、アミン化合物に分類されるが、逐次生成定数Ｋ１が４．０〜１５．０の範囲外となる化合物である。また、クエン酸は、逐次生成定数Ｋ１が５．３５となり、上記範囲内ではあるが、アミン化合物ではないため、不適である。
【００３２】
アミン化合物の含有率は、ニッケルイオンの含有量との関係で次のようになっていることが好ましい。
【００３３】
即ち、ニッケルイオンとアミン化合物とのモル比が、アミン化合物のニッケルイオンへの配位数の０．５〜３．０倍であることが好ましく、より好ましくは１．２〜３．０倍、さらに好ましくは１．３〜２．０倍である。この場合、コンデンサ素体１０に含まれるＺｎＯの溶解がより効果的に抑制され、また、水への溶解性が向上し、無めっきとなりにくくなる。
【００３４】
めっき液のｐＨは６〜１２である。ｐＨが上記範囲を外れると、コンデンサ素体１０中の添加剤であるＺｎＯが溶解してＺｎイオンが溶出されてしまい、誘電損失の低下につながる。
【００３５】
ｐＨは好ましくは７〜１１、更に好ましくは８〜１０である。この場合、Ｚｎイオンの溶出がより抑制される。
【００３６】
めっき液のｐＨは、例えば水酸化物塩などを用いて調整することができる。水酸化物塩は、特に限定されないが、例えば水酸化カリウム、水酸化ナトリウム、水酸化カルシウム等が挙げられる。また、めっき液は、水酸化物塩に加え、ｐＨ緩衝剤としてホウ酸を含有してもよい。
【００３７】
上記めっき液を使用してニッケルめっき層５を外部電極４の表面上に形成する場合、例えば電解めっき法が用いられる。この場合、上記めっき液と、ニッケルを含む陽極とが使用される。具体的には、外部電極４が形成されたコンデンサ素体１０が上記めっき液中に浸漬される。そして、陽極と外部電極４との間に電圧を印加すると、外部電極４の表面にニッケルめっき層５が形成される。ここで、ニッケルを含む陽極としては、電解めっきで通常使用されるニッケル陽極を使用すればよい。具体的なめっき条件は、めっき液の温度を、３０〜９０℃とし、めっき時の電流密度を、０．０１〜５Ａ／ｄｍ２とすればよい。
【００３８】
なお、上記めっき液が還元剤を更に含むと好ましい。この場合、めっき液に酸化還元力が付与され、無電解めっきを有効に行うことが可能となる。ここで、還元剤は、めっき液中に含有されるニッケルイオンを化学的に還元できるものであれば良く、特に限定されるものではない。このような還元剤としては、例えば次亜リン酸、次亜リン酸塩化合物、テトラヒドロホウ酸、テトラヒドロホウ酸塩化合物、ジメチルアミンボラン、ジエチルアミンボラン、ヒドラジンなどが挙げられる。還元剤の含有率は、好ましくは０．０５〜０．５ｍｏｌ／Ｌ、より好ましくは０．１〜０．３ｍｏｌ／Ｌである。この場合、ニッケルめっき層５をより効率よく形成でき、めっき液の自己分解を起こりにくくすることができる。めっき液が還元剤を含む場合、めっき液は安定剤を、０．０１〜１０ｍｇ／Ｌ程度の範囲で更に含有しても良い。このような安定剤としては、チオ尿素などの有機硫黄化合物、ビスマス（Ｂｉ）、鉛（Ｐｂ）などが挙げられる。
【００３９】
また無電解めっきを行うことによって外部電極４の表面上にニッケルめっき層５を形成する場合には、めっき条件は、めっき液の温度を例えば３０〜８０℃とすればよい。
【００４０】
〔第２実施形態〕
次に、本発明に係るセラミックス電子部品の製造方法の第２実施形態について説明する。本実施形態では、セラミックス電子部品が積層チップバリスタである場合を例にしてその製造方法について説明する。
【００４１】
図２に示すように、積層チップバリスタ２００は、内部電極層３と層間電圧非直線性抵抗体層８とが積層された構成のバリスタ素体２１０を有する。このバリスタ素体２１０の両端部には、バリスタ素体２１０の内部に配置された内部電極層３と各々導通する一対の外部電極４が形成してある。バリスタ素体２１０の形状は、特に制限はないが、通常、直方体状とされる。また、その寸法にも特に制限はなく、用途に応じて適当な寸法とすればよいが、通常、縦（０．６〜５．６ｍｍ）×横（０．３〜５．０ｍｍ）×厚み（０．３〜１．９ｍｍ）程度である。
【００４２】
内部電極層３は、各端面が素体２１０の対向する２端部の表面に露出するように積層してある。一対の外部電極４は、素体２１０の両端部に形成され、内部電極層３の露出端面にそれぞれ接続されて、回路を構成する。
【００４３】
バリスタ素体２１０において、内部電極層３および層間電圧非直線性抵抗体層８の積層方向の両外側端部には、外側保護層８ａが配置してあり、素体２１０の内部を保護している。外側保護層８ａの材質は、層間電圧非直線性抵抗体層８の材質と同じであっても異なっていても良い。
【００４４】
内部電極層３に含有される導電材は、特に限定されないが、ＰｄまたはＡｇ−Ｐｄ合金で構成してあることが好ましい。合金中のＰｄ含有量は９５重量％以上であることが好ましい。内部電極層３の厚さは、用途に応じて適宜決定すればよいが、通常０．５〜５μｍ程度である。
【００４５】
外部電極４に含有される導電材は、特に限定されないが、通常、ＡｇやＡｇ−Ｐｄ合金などを用いる。外部電極４の厚さは、用途に応じて適宜決定すればよいが、通常１０〜５０μｍ程度である。
【００４６】
層間電圧非直線性抵抗体層８は、酸化亜鉛を含む主成分を有する。この酸化亜鉛を含む主成分は、電圧−電流特性における優れた電圧非直線性と、大きなサージ耐量とを発現する物質として作用する。
【００４７】
層間電圧非直線性抵抗体層８は、Ｐｒなどの希土類元素の酸化物、Ｓｉの酸化物、Ｃｏの酸化物、Ｂ、Ａｌ、ＧａおよびＩｎから選ばれる少なくとも１種の酸化物をさらに含有していてもよい。
【００４８】
次に、上記積層チップバリスタ２００の製造方法について説明する。
【００４９】
まずバリスタ素体２１０を準備する。次に、このバリスタ素体２１０に、例えばバレル研磨やサンドブラストなどにより端面研磨を施し、外部電極用ペーストを印刷または転写して焼成し、外部電極４を形成する。外部電極用ペーストは、各種金属や合金からなる導電材、あるいは焼成後に上記した導電材となる各種酸化物、有機金属化合物、レジネート等と、第１実施形態と同様の有機ビヒクルとを混練して調製すればよい。外部電極用ペーストの焼成条件は、例えば、空気雰囲気中で６００〜９００℃にて１０分〜１時間程度とすればよい。
【００５０】
次に、外部電極４表面に、第１実施形態と同様のめっき液を用いてニッケルめっき層５を形成し、続いてニッケルめっき層５の上にスズめっき層６を形成する。こうして積層チップバリスタが完成する。
【００５１】
この製造方法では、上記めっき液を用いることにより、バリスタ素体２１０の溶解を十分に抑制できる。特に、本実施形態の積層チップバリスタ２００では、層間電圧非直線性抵抗体層８が酸化亜鉛を主成分の一つとしているが、酸化亜鉛は、従来のめっき液では特に溶出が懸念される材料であったため、本実施形態の製造方法は、積層チップバリスタの製造方法に特に有効である。こうして、本実施形態の製造方法によれば、積層チップバリスタ２００のバリスタ電圧の低下を十分に抑制でき、電気特性の低下を十分に抑制できる。
【００５２】
本発明は、上記第１〜第２実施形態に限定されるものではない。例えば上記実施形態では、セラミックス電子部品が、積層チップコンデンサ、積層チップバリスタである場合について説明したが、本発明に係るセラミックス電子部品の製造方法は、積層チップインダクタ、積層チップサーミスタ、積層チップレゾネータ、又はそれらの複合部品である電子部品についても適用可能である。
【実施例】
【００５３】
以下、本発明の内容を、実施例を挙げてより具体的に説明するが、本発明は以下の実施例に限定されるものではない。
【００５４】
〔バリスタ〕
（実施例１〜４及び比較例１〜３）
まず、ＺｎＯ粉末に、Ｐｒ６Ｏ１１、Ｃｏ３Ｏ４、ＣａＣＯ３、ＳｉＯ２およびその他の添加物を、Ｚｒ、Ｐｒ、Ｃｏ、Ａｌ、Ｋ、Ｃｒ、Ｃａ、Ｓｉの含有率がそれぞれ９６．９４５、０．５、１．５、０．００５，０．０５、０．１、０．１、０．８原子％（金属元素の百分率換算）に相当する量となるように添加し、混合した。そして、得られた粉体に、有機バインダ、有機溶剤、有機可塑剤を加え、ボールミルで２０時間混合し粉砕を行って、スラリーを作製した。
【００５５】
このスラリーをドクターブレード法により、ＰＥＴ（ポリエチレンテレフタレート）製のベースフィルム上に３０μｍの厚さのグリーンシートを作製し、塗布したグリーンシート上に、パラジウムペーストを用い、スクリーン印刷にて、所望の形状になるように印刷し、乾燥して、内部電極を形成した。次に、グリーンシートの反対側の表面にも、上記と同様にして内部電極を形成した。
【００５６】
さらに、最外層となる保護層は、同じ組成のグリーンシートを複数枚重ねて形成した。
【００５７】
その後、これらを加熱、圧着した後、所定のチップ形状となるように切断してグリーンチップとした。
【００５８】
このグリーンチップを３５０℃で２時間脱バインダを行った後、１２５０℃で２時間空気中において焼成し、積層チップバリスタ素体となる焼結体を得た。
【００５９】
次いでこのバリスタ素体をバレル研磨した後、その両端にＡｇを主体とした電極ペーストを塗布し、８００℃で焼き付けして外部電極を形成し、０．１０ｍｍ×０．０５ｍｍ×厚さ０．８ｍｍの外部電極付きチップバリスタ素体を準備した。
【００６０】
次に、外部電極付きチップバリスタ素体の外部電極の表面に、厚さ２μｍのニッケルめっき層を形成した。このとき、ニッケルめっき層の形成は、小型回転バレルめっき装置（コンドウ社製BH型）を用いて行い、めっき液及びめっき条件は、表１に示す通りとした。続いて、めっき装置により、ニッケルめっき層上に電解めっき法により厚さ４μｍのスズめっき層を形成した。このとき、めっき装置として、小型回転バレル（コンドウ社製BH型）を用いた。このようにして、積層チップバリスタを得た。
【００６１】
上記のようにして積層チップバリスタを１００個作成し、１００個の積層チップバリスタについて、バリスタ電圧を測定した。バリスタ電圧（Ｖ１ｍＡ）は、積層チップバリスタを直流定電圧電源に接続し、積層チップバリスタの両電極間に作用する電圧を電圧計で測定すると共に、積層チップバリスタに流れる電流を電流計にて読みとることにより求めた。具体的には、積層チップバリスタに流れる電流が１ｍＡの時に、積層チップバリスタの電極間に作用する電圧を電圧計により読みとり、その値をバリスタ電圧とした。単位はＶとした。結果を表１に示す。なお、表１には、１００個の積層チップバリスタについて測定したバリスタ電圧の平均値をバリスタ電圧として示してある。ここで、バリスタ電圧の規格値は６．４〜９．６Ｖである。
【表１】
2008248335.tif 000003
【００６２】
表１に示すように、実施例１〜４の積層チップバリスタは、比較例１〜３の積層チップバリスタよりも、バリスタ電圧が高くなっており、電気特性の低下を十分に抑制できることが分かった。
【００６３】
（実施例５〜８）
めっき液の組成及びめっき条件を表２に示すようにし、外部電極付きバリスタ素体の外部電極表面を無電解めっきしたこと以外は、実施例１と同様にして１００個の積層チップバリスタを作成した。そして、得られた１００個の積層チップバリスタについて、実施例１と同様にしてバリスタ電圧を測定した。結果を表２に示す。なお、表２には、１００個の積層チップバリスタについて測定したバリスタ電圧の平均値をバリスタ電圧として示してある。ここで、バリスタ電圧の規格値は６．４〜９．６Ｖである。
【表２】
2008248335.tif 000004
【００６４】
表２に示すように、実施例５〜８の積層チップバリスタは、比較例４〜６の積層チップバリスタよりも、バリスタ電圧が高くなっており、電気特性の低下を十分に抑制できることが分かった。
【００６５】
〔コンデンサ〕
（実施例９〜１１及び比較例７〜９）
まず、ＢａＴｉＯ３：８５モル％、Ｂｉ２Ｏ３：１モル％、ＴａＯ６：４．５モル％、ＭｇＯ：０．５モル％、ＣｕＯ：１モル％、ＺｎＯ：１．５モル％、ＴｉＯ２：２モル％、ＳｎＯ２：１．５モル％、Ｄｙ２Ｏ３：３モル％の組成を有する誘電体材料１００重量部と、アクリル樹脂４．８重量部と、塩化メチレン４０重量部と、酢酸エチル２０重量部と、ミネラルスピリット６重量部と、アセトン４重量部とをボールミルで混合してペースト化し、誘電体層用ペーストを得た。
次いで、平均粒径０．２〜０．８μｍのＮｉ粒子１００重量部と、有機ビヒクル（エチルセルロース８重量部をブチルカルビトール９２重量部に溶解したもの）４０重量部と、ブチルカルビトール１０重量部とを３本ロールにより混練してペースト化し、内部電極層用ペーストを得た。
【００６６】
次いで、平均粒径０．５μｍのＣｕ粒子１００重量部と、有機ビヒクル（エチルセルロース樹脂８重量部をブチルカルビトール９２重量部に溶解したもの）３５重量部およびブチルカルビトール７重量部とを混練してペースト化し、外部電極用ペーストを得た。
【００６７】
次いで、上記誘電体層用ペーストを用いてＰＥＴフィルム上に、厚さ１５μｍのグリーンシートを形成し、この上に内部電極層用ペーストを印刷したのち、ＰＥＴフィルムからグリーンシートを剥離した。次いで、これらのグリーンシートと保護用グリーンシート（内部電極層用ペーストを印刷しないもの）とを積層、圧着して、グリーンチップを得た。内部電極を有するシートの積層数は４層とした。
【００６８】
次いで、グリーンチップを所定サイズに切断し、脱バインダ処理、焼成およびアニールを行って、積層セラミック焼成体を得た。脱バインダ処理は、昇温時間１５℃／時間、保持温度２８０℃、保持時間８時間、空気雰囲気の条件で行った。また、焼成は、昇温速度２００℃／時間、保持温度１２８０〜１３２０℃、保持時間２時間、冷却速度３００℃／時間、加湿したＮ２＋Ｈ２混合ガス雰囲気（酸素分圧は１０−９気圧）の条件で行った。アニールは、保持温度９００℃、温度保持時間９時間、冷却速度３００℃／時間、加湿したＮ２ ガス雰囲気（酸素分圧は１０−５気圧）の条件で行った。なお、焼成およびアニールの際の雰囲気ガスの加湿には、水温を３５℃としたウェッターを用いた。
【００６９】
次いで、積層セラミック焼成体の端面をサンドブラストにて研磨したのち、外部電極用ペーストを端面に転写し、加湿したＮ２ ＋Ｈ２ 雰囲気中において、８００℃にて１０分間焼成して外部電極を形成した。こうして、０．１０ｍｍ×０．０５ｍｍ×０．８ｍｍのサイズの外部電極付きコンデンサ素体を得た。
【００７０】
こうして得られた外部電極付きコンデンサ素体の外部電極表面上に、めっき液の組成及びめっき条件を表３に示すようにしたこと以外は実施例１と同様にして、ニッケルめっき層及びスズめっき層を順次形成した。こうして積層チップコンデンサを得た。
【００７１】
このようにして得られた積層チップコンデンサにおいて、内部電極層に挟まれた誘電体層の数は４、その厚さは０．８ｍｍであり、内部電極層の厚さは５μｍであった。
【００７２】
上記のようにして１００個の積層チップコンデンサを作成し、これらに対し、ＬＣＲメータにより、周波数１ｋＨｚ，入力信号レベル１Ｖｒｍｓの条件下で、誘電損失（単位は％）を測定した。結果を表３に示す。なお、表３においても、１００個の積層チップコンデンサについて測定した誘電損失の平均値で誘電損失を示してある。
【表３】
2008248335.tif 000005
【００７３】
表３に示すように、実施例９〜１１の積層チップコンデンサは、比較例７〜９の積層チップコンデンサよりも、誘電損失が小さくなり、電気特性の低下を十分に抑制できることが分かった。
【００７４】
（実施例１２〜１４及び比較例１０〜１２）
めっき液の組成及びめっき条件を表４に示すようにし、外部電極付きコンデンサ素体の外部電極表面を無電解めっきしたこと以外は、実施例９と同様にして１００個の積層チップコンデンサを作成した。そして、得られた１００個の積層チップコンデンサについて、実施例９と同様にして誘電損失を測定した。結果を表４に示す。なお、表４においても、１００個の積層チップコンデンサについて測定した誘電損失の平均値で誘電損失を示してある。
【表４】
2008248335.tif 000006
【００７５】
表４に示すように、実施例１２〜１４の積層チップコンデンサは、比較例１０〜１２の積層チップコンデンサよりも、誘電損失が小さくなり、電気特性の低下を十分に抑制できることが分かった。
【００７６】
〔インダクタ〕
（実施例１５〜１７及び比較例１３〜１５）
粒径０．１〜１０μｍ程度のＮｉＯ，ＣｕＯ，ＺｎＯおよびＦｅ２ Ｏ３ の粉体を用い、これらをボールミルを用いて湿式混合し、ついで、この湿式混合物をスプレードライヤーにより乾燥し７００℃にて仮焼し、これをボールミルにて粉砕した後、スプレードライヤーで乾燥し、比表面積８ｍ２ ／ｇのＮｉ−Ｃｕ−Ｚｎフェライト原料粉末とした。このとき、Ｎｉ−Ｃｕ−Ｚｎフェライト原料粉末の組成は、フェライト原料粉末中のｍｏｌ％で、Ｆｅ２ Ｏ３ ：４５ｍｏｌ％、ＮｉＯ：２５ｍｏｌ％、ＣｕＯ：１０ｍｏｌ％、およびＺｎＯ：２０ｍｏｌ％となるようにした。
ついでこの原料粉末１００重量部に対して、エチルセルロース２．５重量部、テルピネオール４０重量部を加え、３本ロールにて混練して磁性フェライトペーストを調製した。
【００７７】
一方、平均粒径０．８μｍのＡｇ１００重量部に対して、エチルセルロース２．５重量部、テルピネオール４０重量部を加え、３本ロールにて混練して、導体用ペーストを調製した。
【００７８】
このような磁性フェライト用ペーストと導体用ペーストとを、交互に印刷積層した後、積層体の対向する２側面を切断し、導体用ペーストにより印刷された導体パターンの縁部を積層体側面から露出させた。その後、この積層体について、９００℃で２時間の焼成を行って、積層型チップインダクタを得た。得られた積層型チップインダクタのタイプは、１００５タイプであり、その外形寸法は０．１０ｍｍ×０．０５ｍｍ×０．８ｍｍであった。
【００７９】
焼成後、内部導体保護のため露出した内部導体の部分をガラスから成る非磁性体層で被覆した。次に、積層チップインダクタの内部導体の引き出し部に外部導体ペーストを塗布し、外部導体およびガラスを大気中において６００℃で３０分間焼き付け、コイル状内部導体の両端部に外部電極が形成された状態の外部電極付きチップインダクタ素体を形成した。
【００８０】
このチップインダクタ素体の外部電極表面上に、めっき液の組成及びめっき条件を表５に示すようにしたこと以外は実施例１と同様にして、ニッケルめっき層及びスズめっき層を順次形成した。こうして積層チップインダクタを得た。
【００８１】
上記のようにして積層チップインダクタを１００個作成し、これらに対し、測定周波数１００ｋＨｚ、測定電流０．１ｍＡの条件で、ＬＣＲメーター（ヒューレットパッカード（株）製）を用いてインダクタンスＬを測定した。結果を表５に示す。なお、表５においては、１００個の積層チップインダクタについて測定したインダクタンス値の平均値でインダクタンス値を示してある。
【表５】
2008248335.tif 000007
【００８２】
表５に示すように、実施例１５〜１７の積層チップインダクタは、比較例１３〜１５の積層チップインダクタよりも、インダクタンスが大きく、電気特性の低下を十分に抑制できることが分かった。
【００８３】
（実施例１８〜２０及び比較例１６〜１８）
めっき液の組成及びめっき条件を表６に示すようにし、外部電極付きインダクタ素体の外部電極表面を無電解めっきしたこと以外は、実施例１５と同様にして１００個の積層チップインダクタを作成した。そして、得られた１００個の積層チップインダクタについて、実施例１５と同様にしてインダクタンスを測定した。結果を表６に示す。なお、表６においても、１００個の積層チップインダクタについて測定したインダクタンス値の平均値でインダクタンス値を示してある。
【表６】
2008248335.tif 000008
【００８４】
表６に示すように、実施例１８〜２０の積層チップインダクタは、比較例１６〜１８の積層チップインダクタよりも、インダクタンスが大きく、電気特性の低下を十分に抑制できることが分かった。
【００８５】
〔圧電レゾネータ〕
（実施例２１〜２３及び比較例１９〜２２）
まず主成分の原料として、ＰｂＯ粉末、ＴｉＯ2粉末、ＺｒＯ2粉末、ＭｎＣＯ3粉末、Ｎｂ2Ｏ5粉末を用意し、最終的に、Ｐｂ１[（Ｍｎ１／３Ｎｂ２／３）０．１Ｔｉ０．５Ｚｒ０．３５]Ｏ３の組成となるように秤量した。
【００８６】
次に、秤量された各粉末の総重量に対して、副成分としてのＡｌ２Ｏ３、ＳｉＯ２、ＭｎＣＯ３、Ｃｒ２Ｏ3をそれぞれ０．１ｗｔ％添加した。各原料粉末の平均粒径は０．１〜３．０μｍの範囲で適宜選択した。
【００８７】
上記原料粉末を湿式混合した後、８００℃で３時間保持する仮焼を行った。このときの雰囲気はＮ2とした。
【００８８】
仮焼き後、原料粉末の粉砕を行い、粉砕粉末を顆粒に造粒した。この際、粉砕粉末にポリビニルアルコール（ＰＶＡ）を少量添加し、かつこれらを十分に混合し、その後にメッシュを通過させて整粒することにより造粒粉末を得た。次いで、造粒粉末を３００ＭＰａの圧力で加圧成形し、成形体を得た。
【００８９】
成形時に添加したバインダを除去した後、１２００℃で３時間成形体を加熱保持し焼結体を得た。このときの雰囲気はＮ2とした。
【００９０】
得られた焼結体に分極処理用の電極を形成した後、分極処理を行った。分極処理は、１００℃の温度で、１．５Ｅｃ（Ｅｃは抗電界）の電界を焼結体に対して２０分間印加した。
【００９１】
分極処理は、上述した温度に加熱されたシリコンオイル浴中で行った。なお、分極方向は、主面に平行方向に分極を行った。
【００９２】
そして、分極処理後の焼結体を、厚さが０．５ｍｍとなるまで研磨した後、振動電極を形成した。次いで、ダイシングソーで所望の形状に切断した。そして、切断面上に、実施例１と同様にしてＡｇを主体とする電極ペーストを塗布し、大気中において６００℃で３０分間焼き付け、両端部に外部電極が形成された状態の外部電極付きチップレゾネータ素体を形成した。
【００９３】
そして、このチップレゾネータ素体の外部電極表面上に、めっき液の組成及びめっき条件を表７に示すようにしたこと以外は実施例１と同様にして、ニッケルめっき層及びスズめっき層を順次形成した。こうして積層チップレゾネータを得た。
【００９４】
上記のようにして１００個の積層チップレゾネータを作製し、これらについて、インピーダンスアナライザーを用いて共振インピーダンスを測定した。結果を表７に示す。なお、表７においても、１００個の積層チップレゾネータについて測定した共振インピーダンス値の平均値で共振インピーダンス値を示してある。
【表７】
2008248335.tif 000009
【００９５】
表７に示すように、実施例２１〜２３の積層チップレゾネータは、比較例１９〜２２の積層チップレゾネータよりも、規格値により近い値を示していた。
【００９６】
（実施例２４〜２６及び比較例２３〜２６）
めっき液の組成及びめっき条件を表８に示すようにし、外部電極付きレゾネータ素体の外部電極表面を無電解めっきしたこと以外は、実施例２１と同様にして１００個の積層チップレゾネータを作成した。そして、得られた１００個の積層チップレゾネータについて、実施例２１と同様にして共振インピーダンスを測定した。結果を表８に示す。なお、表８においても、１００個の積層チップレゾネータについて測定した共振インピーダンス値の平均値で共振インピーダンス値を示してある。
【表８】
2008248335.tif 000010
【００９７】
表８に示すように、実施例２４〜２６の積層チップレゾネータは、比較例２３〜２６の積層チップレゾネータよりも、理論値により近い値を示していた。
【００９８】
〔ＮＴＣサーミスタ〕
（実施例２７〜２９及び比較例２７〜２９）
まず、出発材料として、市販の四三酸化マンガン（Ｍｎ３ Ｏ４）、酸化ニッケル、酸化鉄、酸化銅及び酸化ジルコニウムを、焼成後の組成が下記組成比（但し、主成分を構成するＭｎ酸化物及びＮｉ酸化物のモル％は、それぞれＭｎ換算及びＮｉ換算でのモル％を示している。添加物としての酸化鉄、酸化銅及び酸化ジルコニウムは、前記主成分を１００重量％としたときの、Ｆｅ２ Ｏ３ 換算、ＣｕＯ換算、ＺｒＯ２ 換算での添加量（重量％）を示している。）
主成分であるＭｎ酸化物：４５モル％、Ｎｉ酸化物：５５モル％、添加物であるＦｅ２Ｏ３：５０．００ｗｔ％、ＣｕＯ：４０．００ｗｔ％、ＺｒＯ２：１０．００ｗｔ％
となるように秤量配合し、ボールミルで１６時間湿式混合した。なお、これらの出発原料中には、不可避的不純物が０．１重量％程度含まれている。
【００９９】
次に、湿式混合後の出発原料を、脱水乾燥し、乳鉢、乳棒を用いて粉体にした。
【０１００】
次に、得られた粉体をアルミナこう鉢に入れ、１０００℃で２時間仮焼成した。
【０１０１】
次に、得られた仮焼き済み粉体を、ボールミルにより微粉砕した後、脱水乾燥して、サーミスタ用組成物原料とした。
【０１０２】
次に、得られたサーミスタ用組成物原料１００重量部に対して、ポリビニルアルコール１．５重量部（固形分）を加え、乳鉢、乳棒で顆粒に造粒したのち、１ｍｍ×０．５ｍｍ×０．５ｍｍの直方体状に加圧成形して成形体を得た。
【０１０３】
次に、この成形体を、大気中で６００℃で２時間加熱して、脱バインダ処理した後、大気中で１０００℃で２時間本焼成して焼結体であるサーミスタ素体を得た。
【０１０４】
次に、得られた焼結体の両端に、銀ペーストをスクリーン印刷し、８００℃で焼き付けて、外部電極を形成した。そして、このサーミスタ素体の外部電極表面上に、めっき液の組成及びめっき条件を表９に示すようにしたこと以外は実施例１と同様にして、ニッケルめっき層及びスズめっき層を順次形成した。こうして積層チップサーミスタを得た。
【０１０５】
上記のようにして積層チップサーミスタを１００個作成し、得られた１００個のサーミスタについて、直流４端子法を用いて、２５℃の抵抗値（Ｒ２５）、−４０℃の抵抗値（Ｒ−４０ ）および８５℃の抵抗値（Ｒ８５）を測定し、それぞれ次式のT、To、R、Roに代入してＢ定数を算出した。
【数１】
2008248335.tif 000011
【０１０６】
これらの最大値と最小値の規格値からのずれの大きな方を百分率で表し、B定数許容差とした。結果を表９に示す。なお、表９においても、１００個の積層チップサーミスタについて測定したB定数許容差の平均値でB定数許容差を示してある。
【表９】
2008248335.tif 000012
【０１０７】
表９に示す結果より、実施例２７〜２９に係る積層チップサーミスタでは、Ｂ定数許容差の絶対値がＢ定数許容差規格の絶対値より小さいのに対して、比較例２７〜２９に係る積層チップサーミスタでは、Ｂ定数許容差の絶対値がＢ定数許容差規格の絶対値より大きくなっていた。このことから、実施例２７〜２９は、電気特性の劣化を十分に抑制できることが分かった。
【０１０８】
（実施例３０〜３２及び比較例３０〜３２）
めっき液の組成及びめっき条件を表１０に示すようにし、外部電極付きサーミスタ素体の外部電極表面を無電解めっきしたこと以外は、実施例２７と同様にして１００個の積層チップサーミスタを作成した。そして、得られた１００個の積層チップサーミスタについて、実施例２７と同様にしてＢ定数許容差を測定した。結果を表１０に示す。なお、表１０においても、１００個の積層チップサーミスタについて測定したB定数許容差の平均値でB定数許容差を示してある。
【表１０】
2008248335.tif 000013
【０１０９】
表１０に示す結果より、実施例３０〜３２に係る積層チップサーミスタでは、Ｂ定数許容差の絶対値がＢ定数許容差規格の絶対値より小さいのに対して、比較例３０〜３２に係る積層チップサーミスタでは、Ｂ定数許容差の絶対値がＢ定数許容差規格の絶対値より大きくなっていた。このことから、実施例３０〜３２は、電気特性の劣化を十分に抑制できることが分かった。
【０１１０】
以上より、本発明に係るセラミックス電子部品の製造方法によれば、電気特性の低下を十分に抑制できることが確認された。
【図面の簡単な説明】
【０１１１】
【図１】本発明に係るセラミックス電子部品の製造方法によって得られるセラミックス電子部品の一例を示す断面図である。
【図２】本発明に係るセラミックス電子部品の製造方法によって得られるセラミックス電子部品の他の例を示す断面図である。
【符号の説明】
【０１１２】
４…外部電極（導電層）、５…ニッケルめっき層、６…スズめっき層、１０…コンデンサ素体（セラミックス電子部品素体）、１００…積層チップコンデンサ（セラミックス電子部品）、２００…積層チップバリスタ（セラミックス電子部品）、２１０…バリスタ素体（セラミックス電子部品素体）。
【図１】
2008248335.tif 000014
【図２】
2008248335.tif 000015