(57)【要約】【課題】小さな書込み電流を用いて大きな出力信号を得ることができる磁気半導体メモリ装置を提供すること。【解決手段】本発明に係る磁気半導体メモリ装置１は、トンネル磁気抵抗効果（ＴＭＲ）を用いて、記録された情報を読み出すＭＲＡＭであって、隣接する２つの磁気抵抗素子４・５を備えており、これら磁気抵抗素子４・５によって１つのメモリセルが形成されている。このメモリセルには、第１のビット線２ａ、第２のビット線２ｂ、およびワード線３が接続されている。この構成により、例えば、磁気抵抗素子４・５に情報の書込みを行う際に、磁気抵抗素子４・５の状態をそれぞれ高抵抗または低抵抗とする。その結果、メモリセルにおける情報の書込み時には、大きな抵抗値を得ることが可能となるので、小さな書込み電流を用いたとしても、大きな出力信号を得ることができる。【選択図】図１
2008010508.tif 000002
【特許請求の範囲】
【請求項１】
隣接する２つの磁気抵抗素子を少なくとも有するセルを備えている磁気半導体メモリ装置であって、
上記セルにおける２つの磁気抵抗素子の磁化方向をそれぞれ改変することによって、当該セルの状態を、上記磁気抵抗素子の両方が高抵抗を示す第１の状態、または、上記磁気抵抗素子の両方が低抵抗を示す第２の状態に改変可能とすることを特徴とする磁気半導体メモリ装置。
【請求項２】
上記セルが有する２つの磁気抵抗素子は、垂直方向に隣接して配置しているとともに、
各磁気抵抗素子には複数の配線が接続されており、これら複数の配線それぞれに電流を流すことによって、各磁気抵抗素子の磁化方向を改変することを特徴とする請求項１に記載の磁気半導体メモリ装置。
【請求項３】
上記磁気抵抗素子が、一対の強磁性薄膜と、これら強磁性薄膜に挟持されるトンネル絶縁膜とを備えるトンネル接合素子であり、
上記一対の強磁性薄膜の一方は磁化方向を固定した固定層であるとともに、他方は磁化方向を可変とする自由層であることを特徴とする請求項１または２に記載の磁気半導体メモリ装置。
【請求項４】
上記磁気抵抗素子に接続される複数の配線は、上記固定層および自由層のそれぞれに少なくとも１つ接続されていることを特徴とする請求項３に記載の磁気半導体メモリ装置。
【請求項５】
上記複数の配線のうち、固定層に接続される固定側配線と、自由層に接続される自由側配線とは、互いに交差していることを特徴とする請求項４に記載の磁気半導体メモリ装置。
【請求項６】
さらに、垂直方向に配置する２つの磁気抵抗素子は、互いに隣接する側に自由層が配置しているとともに、これら隣接する２つの自由層に１つの自由側配線を接続することにより、自由層に接続する配線を共有することを特徴とする請求項４または５に記載の磁気半導体メモリ装置。
【請求項７】
さらに、垂直に配置する２つの磁気抵抗素子は、内側の自由層から見て外側に位置する固定層のそれぞれに固定側配線が１つずつ接続されていることを特徴とする請求項６に記載の磁気半導体メモリ装置。
【請求項８】
上記固定側配線がビット線であり、自由側配線がワード線であることを特徴とする請求項５ないし７の何れか１項に記載の磁気半導体メモリ装置。
【請求項９】
上記セルとして、メモリセルおよびリファレンスセルの少なくとも一方を備えることを特徴とする請求項１ないし８の何れか１項に記載の磁気半導体メモリ装置。
【請求項１０】
上記セルがメモリセルであるときには、２つの磁気抵抗素子の双方にて、固定層の磁化方向と自由層の磁化方向とを互いに平行かつ同方向とすることで、上記第１の状態を実現する一方、
２つの磁気抵抗素子の双方にて、固定層の磁化方向と自由層の磁化方向とを互いに平行かつ逆方向とすることで、上記第２の状態を実現することを特徴とする請求項９に記載の磁気半導体メモリ装置。
【請求項１１】
さらに、上記メモリセルに情報の書込みを行うときには、２つの磁気抵抗素子の固定層にそれぞれ接続される、互いに平行な固定側配線に対して、逆方向の電流が同時に流されることを特徴とする請求項１０に記載の磁気半導体メモリ装置。
【請求項１２】
さらに、上記メモリセルから情報の読出しを行うときには、２つの磁気抵抗素子の隣接する自由層に接続される、１つの自由側配線の状態を、電位が一定の浮遊状態にするとともに、
２つの磁気抵抗素子の固定層にそれぞれ接続される、互いに平行な固定側配線に対して、互いに電位の異なる電流が流されることを特徴とする請求項１０に記載の磁気半導体メモリ装置。
【請求項１３】
上記セルがリファレンスセルであるときには、２つの磁気抵抗素子の何れか一方にて、固定層の磁化方向と自由層の磁化方向とを互いに平行かつ同方向とする一方、
他方の磁気抵抗素子にて、固定層の磁化方向と自由層の磁化方向とを互いに平行かつ逆方向とすることを特徴とする請求項１０に記載の磁気半導体メモリ装置。
【請求項１４】
請求項１から１３の何れか１項に記載の磁気半導体メモリ装置を備えることを特徴とする電子機器。
【請求項１５】
携帯型である請求項１４に記載の電子機器。
【請求項１６】
３種類の独立した配線である第１の配線、第２の配線、および第３の配線と、２つの独立した素子である第１の磁気抵抗素子および第２の磁気抵抗素子とを備えており、
第１の配線と第２の配線との間に第１の磁気抵抗素子が設けられているとともに、第２の配線と第３の配線との間に第２の磁気抵抗素子が設けられており、
第１および第３の配線は互いに平行に設けられているとともに、これら第１および第３の配線の設けられる方向に交差する方向に第２の配線が設けられており、
上記第１および第２の磁気抵抗素子は、トンネル絶縁膜を挟んで配置された第１の強磁性薄膜および第２の強磁性薄膜とを有する構造と含む磁気半導体メモリ装置における情報の記録再生方法であって、
上記磁気抵抗素子における、２つの強磁性薄膜の一方の磁化方向をあらかじめ固定しておき、他方の磁化方向を改変させる磁化改変工程を有しており、
当該磁化改変工程では、両方の強磁性薄膜の磁化方向を平行かつ同一とする平行状態と、両方の磁化方向を平行かつ逆向きとする反平行状態とに設定可能であり、
さらに、第１および第２の磁気抵抗素子が互いに平行状態となる第１の状態と、互いに反平行状態となる第２の状態とを設定可能とすることを特徴とする磁気半導体メモリ装置の情報書込み読出し方法。
【請求項１７】
情報の書込みを行うときには、上記第１の配線および第３の配線に同時に逆方向の電流を流すことを特徴とする請求項１６に記載の情報書込み読出し方法。
【請求項１８】
情報の読出しを行うときには、上記第２の配線を電気的に浮遊状態にした後に、第１の配線と第３の配線とにそれぞれ電位の異なる電流を流すことを特徴とする請求項１６に記載の情報書込み読出し方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの磁気抵抗素子を用いて１値の情報を記憶する磁気半導体メモリ装置およびその代表的な利用技術に関するものであり、より具体的には、トンネル磁気抵抗効果により情報の書込みおよび読出しを可能とする磁気半導体メモリ装置とその利用技術に関するものである。
【背景技術】
【０００２】
従来、不揮発性ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）として、ＭＲＡＭ（Ｍａｇｎｅｔｏ  ｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）が実用化に向け広く研究されている。ＭＲＡＭは、金属磁性薄膜の磁化を活用することによって情報を記憶し、トンネル磁気抵抗効果（ＴＭＲ：Ｔｕｎｎｅｌｉｎｇ  Ｍａｇｎｅｔｏ  Ｒｅｓｉｓｔｉｖｅ）を用いて、その情報を読み出すものである。ＭＲＡＭは、書込み速度・読出し速度、セル面積、駆動電圧および書換え回数の点で他のメモリデバイスに比べ利点を多く有している。
【０００３】
ＭＲＡＭにおいて、情報は磁気抵抗素子に記憶される。磁気抵抗素子は、電気抵抗特性の異なる磁性金属材料を積層した構造を有しており、一般的には、一層の非磁性絶縁体薄膜を２層の強磁性体薄膜で挟んだ構造となっている。上記２層の強磁性体薄膜の内、一方は自由層、他方は固定層となっている。上記自由層とは、その磁化が固定されておらず、外部磁場により磁化の方向を改変できる強磁性体薄膜である。また、上記固定層とはその磁化方向が固定されており、外部磁場によって磁化の方向が改変されることがない強磁性体薄膜である。この自由層および固定層の磁化が平行または反平行であるかにより、１ビットの情報が記憶される。
【０００４】
磁気抵抗素子に対する情報の書込みは、自由層の直近に電流を流し、この電流により誘起される磁場によって、上記自由層の磁化方向が改変されることによって行われる。磁気抵抗素子の積層方向に電流を流した場合、固定層と自由層との磁化方向が平行であるときは、抵抗が小さく、反平行であるときは抵抗が大きくなる。これを利用し、情報の読み出しは、磁気抵抗素子に電流を流した時の電圧値の違いを読み取ることによって行われる。
【０００５】
以下、従来の磁気半導体メモリ装置について説明する。図１２は、従来の磁気半導体メモリ装置１００の構造を示している。磁気半導体メモリ装置１００では、ビット線１０１、磁気抵抗素子１０３、ワード線１０２がそれぞれ順に積層されている。ビット線１０１は磁気抵抗素子１０３に対し平行に積層されており、ワード線１０２は磁気抵抗素子１０３に対し垂直に積層されている。また、磁気抵抗素子１０３は、自由層１０４、トンネル絶縁膜１０５、固定層１０６が積層されることで構成されている。なお、自由層１０４およびビット線１０１、固定層１０６およびワード線１０２とが接している。
【０００６】
磁気半導体メモリ装置１００に情報を記憶させる方法としては、まず、ビット線１０１および書きこみ用のワード線１０２の両方に電流を流し、磁場を発生させる。ビット線１０１およびワード線１０２を流れる電流によって発生する磁場は、それぞれ単独では、自由層１０４の保持力に比べ小さいため、自由層１０４の磁化方向を改変させることはできない。
【０００７】
しかしながら、ビット線１０１およびワード線１０２の交点付近においては、上記２つの磁場が合成された磁場によって、上記交点における自由層１０４の磁化方向を改変することができる。また、上記合成された磁場よりも固定層１０６の保持力は十分高いため、固定層１０６の磁化方向は改変されない。従って、自由層１０４および固定層１０６の磁化方向を、互いに平行な状態または反平行な状態にすることができる。すなわち、互いに磁化方向が平行である状態をデータ１、反平行である状態をデータ０として、１つの磁気抵抗素子１０３に記憶させることができる。
【０００８】
記憶させた情報を読み出す方法としては、ビット線１０１とワード線１０３との間に電圧を印加することによって、磁気抵抗素子１０３の積層方向に電流を流す。一般的に、磁気抵抗素子１０３は、２つの強磁性層の磁化方向が互いに平行である場合、高い抵抗値を示す。一方、磁化方向が互いに反平行である場合には、低い抵抗値を示す。
【０００９】
そのため、磁気抵抗素子１０３の積層方向に流れる電流値を読み取り、得た出力信号をリファレンスセル等から得られる基準信号と比較することによって、データ１またはデータ０の状態を判別することができる。なお、基準信号は、磁気抵抗素子１０３が高い抵抗値を示す場合の出力信号と、低い抵抗値を示す場合の出力信号との中間値に設定する必要がある。
【００１０】
上記出力信号が小さい場合には、磁気半導体メモリ装置１００を高集積した場合に、配線抵抗などによるノイズが磁気半導体メモリ装置１００に大きな悪影響を及ぼすことになる。そのため、より大きな出力信号を得ることが望ましい。しかしながら、磁気半導体メモリ装置１００において、自由層１０４および固定層１０６における磁化方向が、互いに平行である場合の抵抗値と、互いに反平行である場合の抵抗値との比（比抵抗値）は、最大でも４０％程度であり、大きな出力信号を得ることが困難であった。したがって、磁気半導体メモリ装置１００では高集積した場合、ノイズによる悪影響が生じるため、大容量メモリデバイスとして用いることは困難であった。
【００１１】
大きな出力信号を得るため、トンネル絶縁膜の膜質の改良、上記比抵抗値の増大等について研究がなされているが、磁気半導体メモリ装置１００の構成では、大容量に対応可能な出力信号を得ることは、未だ達成されていない。
【００１２】
そこで、大きな出力信号を得るために、２つの磁気抵抗素子を用いて、１ビットの情報を記憶する磁気半導体メモリ装置２００が提案されている（例えば、特許文献１を参照）。図１３は、磁気半導体メモリ装置２００の構造を示している。
【００１３】
磁気半導体メモリ装置２００は、第１の磁気抵抗素子２０３ａおよび磁気抵抗素子２０４を有している。磁気半導体メモリ装置２００は、第１のビット線２０１ａ、自由層１０４、トンネル絶縁膜２０５ａ、固定層２０５ａ、ワード線２０２、第２の自由層２０４ｂ、トンネル絶縁膜２０５ｂ、第２の固定層２０６ｂ、第２のビット線２０１ｂがそれぞれ順に積層され、構成されている。磁気半導体メモリ装置２００は、第１の磁気抵抗素子２０３ａと第２の磁気抵抗素子２０３ｂとに互いに反対の情報を記憶させることを特徴としている。
【００１４】
互いに反対の情報を記憶させるとは、一方の磁気抵抗素子に対しビット“０”を記録し、他方の磁気抵抗素子に対しビット“１”を記録させることによってなされる。ビット“０”とは、第１の磁気抵抗素子２０３ａの抵抗値が高い状態（第１の自由層２０４ａと第１の固定層２０６ａとの磁化方向が反平行）であり、かつ、第２の磁気抵抗素子２０３ｂの抵抗値が低い状態（第２の自由層２０４ｂと第２の固定層２０６ｂとの磁化方向が反平行）である。また、ビット“１”とは、第１の磁気抵抗素子２０３ａの抵抗値が低い状態であり、かつ、第２の磁気抵抗素子２０３ｂの抵抗値が高い状態を表す。また、情報の読出しは、２つの磁気抵抗素子における抵抗値の差を検出することによって行われる。
【００１５】
また、高集積を行うために、２つの磁気抵抗素子を用いて、３値または４値の情報を記憶する強磁性トンネル接合素子を用いた磁気半導体メモリ装置が提案されている（例えば、特許文献２を参照）。特許文献２の磁気半導体メモリ装置は、書込み用のビット線を２つの磁気抵抗素子において共通して使用することによって、３値または４値の情報を記憶することが可能である。これにより、磁気半導体メモリ装置の高集積化を達成している。
【特許文献１】特開２００２−２５２４５号公報（平成１４年１月２５日公開）
【特許文献２】特開２００１−２１７３９８号公報（平成１３年８月１０日公開）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、上記従来の磁気半導体メモリ装置では、高集積化を達成しているものの付随する問題点を有している。
【００１７】
具体的には、特許文献１の磁気半導体メモリ装置２００では情報を書き込む場合、２つのビット線に同じ方向に電流を流す必要がある。この場合、２方向の電流が誘起するそれぞれの磁場は干渉し、ビット線の間では互いに弱めあうこととなる。磁気半導体メモリ装置２００の微細化に伴って、このような干渉による磁場の減少は、ビット線間の距離が縮まるにつれ顕著になる。そのため、上記磁場の減少分を補うため、ビット線には大きな書込み電流を流す必要がある。大きな電流を流すためには、周辺回路の性能の改善、導線の特性の改善が必要となり、製造コストや面積の増大を伴うこととなる。
【００１８】
また、特許文献２の磁気半導体メモリ装置では、３値または４値の情報を読み出すときに、メモリセルの出力信号と複数のリファレンスセルの基準信号とを比較する必要が生じる。そのため、従来の磁気半導体メモリ装置に比べ、読出し時間が増大するという問題が生じる。そのため、実用的に用いることはできない。
【００１９】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、小さな書込み電流を用いて大きな出力信号を得ることができる磁気半導体メモリ装置を提供することにある。
【課題を解決するための手段】
【００２０】
本発明者は、上記課題に鑑み鋭意検討した結果、隣接する２つの磁気抵抗素子を備えるセルにおいて、互いの素子の抵抗状態を同様の状態とすることにより、従来と比較して信号出力が増大することを見出し、本発明を完成するに至った。
【００２１】
すなわち、本発明に係る磁気半導体メモリ装置は、上記の課題を解決するために、隣接する２つの磁気抵抗素子を少なくとも有するセルを備えている磁気半導体メモリ装置において、上記セルにおける２つの磁気抵抗素子の磁化方向をそれぞれ改変することによって、当該セルの状態を、上記磁気抵抗素子の両方が高抵抗を示す第１の状態、または、上記磁気抵抗素子の両方が低抵抗を示す第２の状態に改変可能とすることを特徴としている。
【００２２】
上記構成によれば、例えば、上記２つの磁気抵抗素子に情報の書込みを行う際に、２つの磁気抵抗素子の状態をそれぞれ高抵抗または低抵抗とする。これにより、メモリセルにおける情報の書込み時には、大きな抵抗値を得ることが可能となるので、小さな書込み電流を用いたとしても、大きな出力信号を得ることができる。これにより、メモリセルにおいて配線などからのノイズを受け難くなるため、磁気半導体メモリ装置の高集積化・小型化を実現することが可能となる。
【００２３】
上記磁気半導体メモリ装置においては、具体的には、上記セルが有する２つの磁気抵抗素子は、垂直方向に隣接して配置しているとともに、各磁気抵抗素子には複数の配線が接続されており、これら複数の配線それぞれに電流を流すことによって、各磁気抵抗素子の磁化方向を改変する構成を挙げることができる。
【００２４】
上記構成によれば、上記セルが、垂直方向に隣接する２つの磁気抵抗素子を備えていれば、２つの磁気抵抗素子が垂直方向に積層された状態となる。そのため、磁気半導体メモリ装置の面積を増大させることがない状態で、大きな出力信号を得るための構成を実現することができる。
【００２５】
上記磁気半導体メモリ装置においては、さらに、上記磁気抵抗素子が、一対の強磁性薄膜と、これら強磁性薄膜に挟持されるトンネル絶縁膜とを備えるトンネル接合素子であり、上記一対の強磁性薄膜の一方は磁化方向を固定した固定層であるとともに、他方は磁化方向を可変とする自由層であることが好ましい。
【００２６】
上記構成によれば、固定層、トンネル絶縁層、および自由層の順で積層されるトンネル接合素子を２つ用いてセルを構築するので、より実用性に優れたＭＲＡＭを提供することができる。
【００２７】
上記磁気半導体メモリ装置においては、さらに、上記磁気抵抗素子に接続される複数の配線は、上記固定層および自由層のそれぞれに少なくとも１つ接続されていることが好ましい。これにより、各強磁性薄膜に独立して電流を流すことができるので、上記第１の状態または第２の状態を実現する自由度を向上することができる。
【００２８】
上記磁気半導体メモリ装置においては、さらに、上記複数の配線のうち、固定層に接続される固定側配線と、自由層に接続される自由側配線とは、互いに交差していることが好ましい。これにより、配線同士の交差位置にセルを配置すればよいので、複数のセルをマトリクス状に配置して高集積化することが可能となる。
【００２９】
上記磁気半導体メモリ装置においては、さらに、垂直方向に配置する２つの磁気抵抗素子は、互いに隣接する側に自由層が配置しているとともに、これら隣接する２つの自由層に１つの自由側配線を接続することにより、自由層に接続する配線を共有することが特に好ましい。
【００３０】
上記構成によれば、自由側配線を共有化するため、２つの磁気抵抗素子の積層状態を維持しつつ、構成要素を実質的に削減することが可能になる。そのため、高集積化および小型化を妨げることなく、大きな出力信号を得ることができることに加え、製造工程の簡素化や、製造コストの増大の回避も図ることが可能となる。
【００３１】
また、上記のように、自由層に接続する配線を共有する構成では、垂直に配置する２つの磁気抵抗素子は、内側の自由層から見て外側に位置する固定層のそれぞれに固定側配線が１つずつ接続されている構成とすればよい。
【００３２】
上記構成によれば、固定側配線、固定層、トンネル絶縁層、自由層、自由側配線、自由層、トンネル絶縁層、固定層、および固定側配線というように、自由側配線を基準に上下対称となるように各層や配線を積層する構成を有することになる。この構成であれば、それぞれの磁気抵抗素子において、２つの固定側配線と１つの自由側配線との距離が等しくなるため、例えば情報の書込みの際には、各磁気抵抗素子の自由層に対して常に同じ大きさの磁場を印加することが可能となる。その結果、上記第１の状態または第２の状態を実現して大きな出力信号を得ることができるだけでなく、セルを製造するにあたってのプロセスマージンを広く確保することもできる。それゆえ、製造工程の煩雑化を回避可能であるとともに、製造コストの低減も図ることが可能となる。
【００３３】
しかも、上記構成では、２つの磁気抵抗素子における固定層が、それぞれセルの外側に設けられることになるので、情報の書込みを行う場合には、自由層の磁化方向を改変する合成磁場を強めることができる。これにより、小さな電位の書込み電流を用いて、自由層の磁化方向を良好に改変することができる。
【００３４】
上記磁気半導体メモリ装置においては、上記固定側配線がビット線であり、自由側配線がワード線である構成とすることができる。すなわち、固定側配線および自由側配線が互いに交差しているので、本発明の技術分野で知られているビット線およびワード線の構成をそのまま適用することが可能となる。
【００３５】
上記磁気半導体メモリ装置においては、上記セルとして、メモリセルおよびリファレンスセルの少なくとも一方を備えることができる。すなわち、本発明においては、上記構成のセルを、メモリセルにもリファレンスセルにも用いることが可能であり、求められる機能等に応じて、他のタイプのセルにも応用することが可能である。
【００３６】
ここで、上記セルがメモリセルであるときには、２つの磁気抵抗素子の双方にて、固定層の磁化方向と自由層の磁化方向とを互いに平行かつ同方向とすることで、上記第１の状態を実現する一方、２つの磁気抵抗素子の双方にて、固定層の磁化方向と自由層の磁化方向とを互いに平行かつ逆方向とすることで、上記第２の状態を実現することが特に好ましい。
【００３７】
上記構成によれば、固定層および自由層の磁化方向を互いに平行かつ同方向、すなわち正平行状態とすることで、上記第１の状態を実現できるとともに、固定層および自由層の磁化方向を互いに平行かつ逆方向、すなわち反平行状態とすることで、上記第２の状態を実現することができる。これにより、磁化方向の変更によって第１の状態または第２の状態を切り替えることが可能となるので、簡素な制御により、上記第１の状態または第２の状態を容易に実現することが可能となる。
【００３８】
さらに、上記メモリセルに情報の書込みを行うときには、２つの磁気抵抗素子の固定層にそれぞれ接続される、互いに平行な固定側配線に対して、逆方向の電流が同時に流される。また、上記メモリセルから情報の読出しを行うときには、２つの磁気抵抗素子の隣接する自由層に接続される、１つの自由側配線の状態を、電位が一定の浮遊状態にするとともに、２つの磁気抵抗素子の固定層にそれぞれ接続される、互いに平行な固定側配線に対して、互いに電位の異なる電流が流される。
【００３９】
上記各構成によれば、互いに平行な固定側配線に加える電流の向きを正方向または逆方向に変えることで、メモリセルに対する情報の書込みまたは読出しを切り替えることができる。これにより、簡素な制御により、メモリセルへの情報の読書きを行うことが可能となる。
【００４０】
また、上記セルがリファレンスセルであるときには、２つの磁気抵抗素子の何れか一方にて、固定層の磁化方向と自由層の磁化方向とを互いに平行かつ同方向とする一方、他方の磁気抵抗素子にて、固定層の磁化方向と自由層の磁化方向とを互いに平行かつ逆方向とすることが特に好ましい。
【００４１】
上記構成によれば、磁気半導体メモリ装置において、リファレンスセルを設ける場合においても、小さな電流値でメモリセルとリファレンスセルとの電位等の比較を行うことができるだけでなく、メモリセルおよびリファレンスセルを共通の構成とすることができるので、磁気半導体メモリ装置の製造工程の煩雑化を回避したり、製造コストの低減を図ったりすることが可能となる。
【００４２】
なお、本発明には、上記磁気半導体メモリ装置を備える電子機器も含まれる。当該電子機器としては、特に、携帯電話、携帯情報端末、携帯型ゲーム機器等の携帯電子機器を好ましく挙げることができる。
【００４３】
上記構成の電子機器であれば、情報を書込む際に、小さな書込み電流で大きな出力信号を得ることができるとともに、高速で情報の読出し動作を行うことができる。そのため、動作速度に優れた電子機器を提供することができる上に、書込み電流値が小さくて済むので携帯型の電子機器として特に好ましい構成を実現することができる。
【００４４】
さらに、本発明には、磁気半導体メモリ装置の情報書込み読出し方法も含まれる。具体的には、３種類の独立した配線である第１の配線、第２の配線、および第３の配線と、２つの独立した素子である第１の磁気抵抗素子および第２の磁気抵抗素子とを備えており、第１の配線と第２の配線との間に第１の磁気抵抗素子が設けられているとともに、第２の配線と第３の配線との間に第２の磁気抵抗素子が設けられており、第１および第３の配線は互いに平行に設けられているとともに、これら第１および第３の配線の設けられる方向に交差する方向に第２の配線が設けられており、上記第１および第２の磁気抵抗素子は、トンネル絶縁膜を挟んで配置された第１の強磁性薄膜および第２の強磁性薄膜とを有する構造と含む磁気半導体メモリ装置の情報記録再生方法であって、上記磁気抵抗素子における、２つの強磁性薄膜の一方の磁化方向をあらかじめ固定しておき、他方の磁化方向を改変させる磁化改変工程を有しており、当該磁化改変工程では、両方の強磁性薄膜の磁化方向を平行かつ同一とする平行状態と、両方の磁化方向を平行かつ逆向きとする反平行状態とに設定可能であり、さらに、第１および第２の磁気抵抗素子が互いに平行状態となる第１の状態と、互いに反平行状態となる第２の状態とを設定可能とすることを特徴とする方法を挙げることができる。
【００４５】
上記方法においては、情報の書込みを行うときには、上記第１の配線および第３の配線に同時に逆方向の電流を流せばよく、情報の読出しを行うときには、上記第２の配線を電気的に浮遊状態にした後に、第１の配線と第３の配線とにそれぞれ電位の異なる電流を流せばよい。
【００４６】
上記方法によれば、上記２つの磁気抵抗素子に情報の書込みを行う際に、２つの磁気抵抗素子の状態がそれぞれ、高抵抗または低抵抗として情報の書込みを行うので、磁気半導体メモリ装置において、大きな抵抗値を得ることができ、小さな書込み電流を用いたとしても、大きな出力信号を得ることができる。
【発明の効果】
【００４７】
以上のように、本発明は、２つの磁気抵抗素子から構成される磁気半導体メモリ装置において、その両方が高抵抗である状態を第１の状態、両方が低抵抗である状態を第２の状態として、これら２種類の状態を記憶可能とするものであり、特に、２つの磁気抵抗素子としてトンネル接合素子を用い、かつ、これらトンネル結合素子を、その積層構造が上下対称に隣接配置させることを好ましい構成とするものである。
【００４８】
それゆえ、本発明では、２つの磁気抵抗素子を、好ましくは半導体基板面に対して垂直に積層した状態で、第１の状態および第２の状態を実現することができるので、小さな書込み電流であっても大きな出力信号を得ることができ、かつ、情報の高速読出しも可能となる。その結果、実用性に優れたＭＲＡＭを提供できるだけでなく、本発明を用いることで、消費電力が少なく、かつ、高機能な電子機器を提供することができるという効果を奏する。
【発明を実施するための最良の形態】
【００４９】
〔実施の形態１〕
本発明の一実施形態について図１ないし図８に基づいて説明すれば、以下の通りである。
【００５０】
図１は本実施の形態に係る磁気半導体メモリ装置１の基本構造を示している。本実施の形態に係る磁気半導体メモリ装置１は、トンネル磁気抵抗効果（ＴＭＲ）を用いて、記録された情報を読み出すＭＲＡＭである。磁気半導体メモリ装置１は、図１に示すように、隣接する２つの磁気抵抗素子４・５を備えており、これら磁気抵抗素子４・５によって１つのメモリセルが形成されている。このメモリセルには、第１のビット線２ａ、第２のビット線２ｂ、および第３のビット線３が接続されている。
【００５１】
より具体的には、磁気半導体メモリ装置１は、第１のビット線２ａおよびワード線３の間に磁気抵抗素子４を設け、ワード線３および第２のビット線２ｂの間に磁気抵抗素子５を設けている。第１のビット線２ａおよび第２のビット線２ｂは、互いに平行となるように設けられている。これらビット線２ａおよび２ｂの設けられる方向を第１の方向としたとき、ワード線３は、第１の方向に交差する方向、特に直交する方向となる第２の方向に沿って設けられる。
【００５２】
上記メモリセルは、隣接する２つの磁気抵抗素子４および５を少なくとも有する構造となっていればよく、その具体的な構成は特に限定されるものではない。本実施の形態では、図１に示すように、２つの磁気抵抗素子４および５は、垂直方向に隣接して配置することによってメモリセルを構成している。
【００５３】
上記構成によれば、２つの磁気抵抗素子４および５が垂直方向に積層された状態となる。そのため、磁気半導体メモリ装置の面積を増大させることがない状態で、大きな出力信号を得るための構成を実現することができる。また、後述するように、磁気抵抗素子４および５が積層構造を有しており、さらに、磁気抵抗素子４および５は配線により挟持されているだけでなく、配線とともに積層されているということができる。このように、本実施の形態に係る構成では、磁気半導体メモリ装置１そのものを積層構成で形成できるので、既存の半導体製造に用いられる積層処理技術を利用して製造することもできる。
【００５４】
ここで、前記特許文献１では、２つの磁気抵抗素子を隣接させて配置し、これらに対して互いに反対のデータを記憶させて、そのトンネル電流の差分を検出し、情報の読出し精度を向上させる技術を開示している。つまり、この技術も、本実施の形態と同様に、磁気抵抗素子を垂直方向に隣接させている。
【００５５】
これに対して本発明では、後述するように、２つの磁気抵抗素子４および５の状態をそれぞれ同レベルの抵抗状態とすることにより、小さな書込み電流であっても大きな出力信号を得ることができる。つまり、本発明では、同様に２つの素子を隣接配置させているものの、特許文献１に開示の技術とは、求める機能やその機能を実現するための作用が基本的に異なっている。
【００５６】
なお、メモリセルにおける磁気抵抗素子４および５の隣接構成としては、垂直以外の方向に隣接していてもよいし、メモリセルには、磁気抵抗素子４および５、並びにビット配線２ａおよび２ｂ、ワード線３以外の構成を含んでいてもよいことはいうまでもない。
【００５７】
上記メモリセルを構成する磁気抵抗素子４および５は、本実施の形態では何れも同様の構成を有している。具体的には、上記磁気抵抗素子４および５は、何れも、一対の強磁性薄膜と、これら強磁性薄膜に挟持されるトンネル絶縁膜とを備えるトンネル接合素子となっている。
【００５８】
より具体的には、図１に示すように、図中上方の磁気抵抗素子４は、磁化方向が固定された強磁性薄膜である固定層４ａと、磁気方向が可変である強磁性薄膜である自由層４ｃと、固定層４ａおよび自由層４ｃによって挟持されたトンネル絶縁膜４ｂから成っている。なお、説明の便宜上、この磁気抵抗素子４を「第１の磁気抵抗素子４」と称する。また、図中下方の磁気抵抗素子５は、固定層５ａと、自由層５ｃと、これらによって挟持されるトンネル絶縁膜５ｂからなっている。なお、説明の便宜上、この磁気抵抗素子５を「第２の磁気抵抗素子５」と称する。
【００５９】
このように、本実施の形態で用いられる磁気抵抗素子４または５は、何れも、少なくとも２層の強磁性薄膜を備えており、かつ、その一方は磁化方向を固定した固定層４ａまたは５ａであるとともに、他方は磁化方向を可変とする自由層４ｃまたは５ｃとなっている。この構成によれば、固定層４ａまたは４ａ、トンネル絶縁層４ｂまたは５ｂ、および自由層４ｃまたは５ｃの順で積層されるトンネル接合素子（磁気抵抗素子４または５）を２つ用いてセルを構築するので、より実用性に優れたＭＲＡＭを提供することができる。
【００６０】
もちろん本発明で用いられる磁気抵抗素子の具体的な構成は、上記トンネル接合素子に限定されるものではなく、固定層、トンネル絶縁層、自由層以外の構成を含んでいてもよいし、公知の他の構成を有する素子であってもよい。具体的には、固定層の磁化方向を固定するための反強磁性層、磁化方向の改変に必要な外部磁場の増大を抑制するための非磁性層等の構成を含む素子であってもよい。本発明において重要な点は、後述するように、２つの磁気抵抗素子の両方が高抵抗を示す第１の状態、または、上記磁気抵抗素子の両方が低抵抗を示す第２の状態に改変可能とすることにより、小さな電流であっても大きな出力値を得ることにあるので、このような機能または作用を実現できるのであれば、上記トンネル接合素子の構成には限定されない。
【００６１】
また、上記２つの磁気抵抗素子４または５の外形も特に限定されるものではない。図１に示す構成では、ビット配線２ａおよび２ｂに沿って延びる形状、すなわち第１の方向に沿って長手方向を有する構成を有しているが、これ以外の形状であってもよい。具体的には、第二の方向に沿って長手方向を有する構成や、第一の方向および第二の方向それぞれに沿って同じ長さを持つ直方体となる構成や、第一の方向および第二の方向に対し垂直に伸びる円錐となる構成であってもよい。
【００６２】
上記第１の磁気抵抗素子４または第２の磁気抵抗素子５が備える固定層４ａまたは５ａの具体的な構成は特に限定されるものではなく、公知の強磁性薄膜を用いればよい。固定層４ａおよび５ａとして用いられる材料としては、公知の金属や合金等を挙げることができる。具体的には、例えば、バナジウム、クロム、マンガン、鉄、コバルト、ニッケル等の金属単体；鉄−ニッケル合金、鉄−コバルト合金、イリジウム−マンガン合金、ニッケル−鉄−コバルト合金等の合金を好ましく用いることができるが、特に限定されるものではない。
【００６３】
上記固定層４ａおよび５ａの厚さも特に限定されるものではない。しかし、あまりに薄くすると、磁化反転に対する障壁が常温に比べ小さくなり超常磁性となる。そのため、固定層４ａおよび５ａの厚さは０．１ｎｍ以上であることが好ましい。さらに、加工技術および微細化の点を考慮すると、０．５ｎｍ以上１００ｎｍ以下の範囲がより好ましい。
【００６４】
固定層４ａおよび固定層５ａは、その磁化方向を改変することができない強磁性薄膜であり、本実施の形態では、固定層４ａの磁化方向Ａ１（図中矢印）は、図１に示すように、第２方向（ワード線３の設けられている方向）に平行で、かつ、同図奥側方向に固定されている。同様に、固定層５ａの磁化方向Ａ２（図中矢印）も、磁化方向Ａ１と同一の方向に固定されている。
【００６５】
次に、上記第１の磁気抵抗素子４または第２の磁気抵抗素子５が備える自由層４ｃまたは５ｃの具体的な構成も特に限定されるものではなく、基本的には、上記固定層４ａまたは５ａと同様の構成であればよい。つまり、用いられる材料もその厚さも固定層４ａおよび５ａと同様の条件であればよい。
【００６６】
ここで、自由層４ｃおよび５ｃは、その磁化を改変することが可能な強磁性層であり、１軸もしくは複数軸の磁気異方性を有している。本実施の形態では、自由層４ｃおよび５ｃにおける改変可能な磁化方向すなわち磁化容易軸の方向は、図１に示すように、固定層４ａおよび５ａの磁化方向と平行である。すなわち、自由層４ｃの磁化容易軸の方向Ｂ１（図中双方向の矢印）は、第２方向に平行であり、同図奥側の方向と手前側の方向となっている。同様に、自由層５ｃの磁化容易軸の方向Ｂ２も、磁化容易軸の方向Ｂ１と同じく、第２方向に平行であり、同図奥側の方向と手前側の方向となっている。
【００６７】
なお、本実施例において、自由層４ｃおよび５ｃの磁化容易軸は、上記のように第２方向（ワード線３の配置方向）に平行な方向としたが、この構成に限られるものではない。具体的には、自由層４ｃ・５ｃが磁化容易軸を持たない構成、第２方向以外の方向に磁化容易軸を持つ構成、第２方向とそれ以外の方向に複数の磁化容易軸を持つ構成でも構わない。しかし、磁化の改変に必要な電流、磁化の保持時間などの点から、第２方向に磁化容易軸を持つ構成が好ましい。
【００６８】
次に、上記第１の磁気抵抗素子４または第２の磁気抵抗素子５が備えるトンネル絶縁層４ｂまたは５ｂの具体的な構成も特に限定されるものではなく、トンネル接合素子の分野で公知の絶縁層を用いればよい。
【００６９】
具体的には、例えば、本実施の形態で用いられるトンネル絶縁層４ｂおよび５ｂの材料としては、酸化アルミニウム、酸化マグネシウムなどの金属酸化物を好ましく用いることができる。また、トンネル絶縁膜４ｂおよび５ｂの厚さは特に限定されるものではない。しかし、比抵抗値を十分に得るためにはできるだけ薄くすることが望ましい。加工技術および微細化の点を考慮すると、トンネル絶縁膜４ｂおよび５ｂの厚さは０．５ｎｍ以上１０ｎｍ以下の範囲であることがより好ましい。
【００７０】
次に、上記第１の磁気抵抗素子４または第２の磁気抵抗素子５に接続される配線としては、前述したように、第１方向に平行な第１のビット線２ａおよび第２のビット線２ｂと、第２方向（第１の方向に交差、好ましくは直行する方向）に平行なワード線３とが設けられている。
【００７１】
本発明では、１つの磁気抵抗素子４または５には、それぞれの磁気抵抗素子４または５の抵抗状態を変化させるために電流を流すことが可能な配線が接続されていればよく、言い換えれば、各磁気抵抗素子４または５には複数の配線が接続されており、これら複数の配線それぞれに電流を流すことによって、各磁気抵抗素子の磁化方向を改変できるようになっていればよい。
【００７２】
本実施の形態では、上記磁気抵抗素子４または５に接続される複数の配線としては、上記固定層４ａまたは５ａと、自由層４ｃまたは５ｃのそれぞれに少なくとも１つの配線が接続されている構成となっている。すなわち、固定層４ａには第１のビット線２ａが、固定層５ａには第２のビット線２ｂが接続されている一方、自由層４ｃおよび５ｃには、ワード線３が接続されている。このように、各強磁性薄膜それぞれに配線を接続することで、各強磁性薄膜に独立して電流を流すことができる。
【００７３】
ここで、本実施の形態では、第１の磁気抵抗素子４および第２の磁気抵抗素子５からなるメモリセルを図中上方から見れば、第１のビット線２ａ、固定層４ａ、トンネル絶縁層４ｂ、自由層４ｃ、ワード線３、自由層５ｃ、トンネル絶縁層５ｂ、固定層５ａ、第２のビット線２ｂの順で積層する積層構造となっている、換言すれば、垂直方向に配置する２つの磁気抵抗素子４および５では、互いに隣接する側に自由層４ｃおよび５ｃが配置しており、これら隣接する２つの自由層４ｃおよび５ｃに１つのワード線３を接続することにより、自由層４ｃおよび５ｃに接続する配線を共有している。また、垂直に配置する２つの磁気抵抗素子４および５では、内側の自由層４ｃおよび５ｃから見て外側に位置する固定層４ａおよび５ａのそれぞれに第１のビット線２ａまたは第２のビット線２ｂが１つずつ接続されている。
【００７４】
上記構成によれば、ワード線３を共有化するため、２つの磁気抵抗素子４および５の積層状態を維持しつつ、構成要素を実質的に削減することが可能になる。そのため、高集積化および小型化を妨げることなく、大きな出力信号を得ることができることに加え、製造工程の簡素化や、製造コストの増大の回避も図ることが可能となる。
【００７５】
また、上記構成によれば、ワード線３を基準に上下対称となるように各層や配線を積層する構成をとることになる。この構成であれば、それぞれの磁気抵抗素子４および５において、２つのビット線２ａおよび２ｂと１つのワード線３との距離が等しくなるため、例えば情報の書込みの際には、各磁気抵抗素子４または５の自由層４ｃまたは５ｃに対して常に同じ大きさの磁場を印加することが可能となる。その結果、大きな出力信号を得ることができるだけでなく、メモリセルを製造するにあたってのプロセスマージンを広く確保することもできる。それゆえ、製造工程の煩雑化を回避可能であるとともに、製造コストの低減も図ることが可能となる。
【００７６】
しかも、上記構成では、２つの磁気抵抗素子４または５の固定層４ａまたは５ａが、それぞれメモリセルの外側に設けられることになるので、情報の書込みを行う場合には、自由層４ｃまたは５ｃの磁化方向を改変する合成磁場を強めることができる。これにより、小さな電位の書込み電流を用いて、自由層４ｃおよび５ｃの磁化方向を良好に改変することができる。
【００７７】
なお、本実施の形態では、磁気抵抗素子４または５の固定層４ａまたは５ａには、ビット線２ａまたは２ｂが、自由層４ｃまたは５ｃには、ワード線３が接続されており、さらに、ビット線２ａおよび２ｂとワード線３とは互いに直交して配置しているが、もちろんこの構成にのみ限定されるものではない。
【００７８】
メモリセルに接続する複数の配線のうち、固定層４ａまたは５ａに接続される配線を「固定側配線」と称し、自由層４ｃまたは５ｃに接続される配線を「自由側配線」と称した場合、本実施の形態では、固定側配線がビット線２ａおよび２ｂであり、自由側配線がワード線３であるが、これが入れ替わって、固定側配線がワード線であり自由側配線がビット線であってもよい。ＭＲＡＭでは、ビット線およびワード線に流れる電流で誘起される磁場によって情報の書込みを行うため、言い換えれば、情報の書込みが可能であれば、ビット線およびワード線の配置は逆であっても構わない。
【００７９】
また、本実施の形態では、ビット線２ａおよび２ｂとワード線３とが直交している、すなわち固定側配線と自由側配線とが直交して交差する構成を有しているが、この構成にも限定されない。上記各配線が直交して交差すれば、交差する各配線により形成される領域は正方形（あるいは長方形でもよい）になるが、これが菱形形状となるように、各配線が傾斜して交差してもよい。
【００８０】
本実施の形態に係る磁気半導体メモリ装置１では、上記メモリセルにおける２つの磁気抵抗素子４および５の磁化方向をそれぞれ改変することによって、当該メモリセルの状態を、上記磁気抵抗素子４および５の両方が高抵抗を示す第１の状態、または、上記磁気抵抗素子４および５の両方が低抵抗を示す第２の状態に改変可能とする。これにより、例えば、メモリセルにおける情報の書込み時には、大きな抵抗値を得ることが可能となるので、小さな書込み電流を用いたとしても、大きな出力信号を得ることができる。その結果、メモリセルにおいて各配線等からのノイズを受け難くなるため、磁気半導体メモリ装置１の高集積化・小型化を実現することが可能となる。
【００８１】
本実施の形態では、より具体的には、第１の磁気抵抗素子４および第２の磁気抵抗素子５の双方にて、まず、固定層４ａおよび５ａの磁化方向と自由層４ｃおよび５ｃの磁化方向とを互いに平行かつ同方向とすることで、上記第１の状態を実現する。すなわち、本実施の形態では、固定層４ａおよび５ａの磁化方向と自由層４ｃおよび５ｃの磁化方向とを互いに平行かつ同方向、すなわち正平行状態とすることで、上記第１の状態を実現することができる。また、上記固定層４ａおよび５ａの磁化方向と自由層４ｃおよび５ｃの磁化方向とを互いに平行かつ逆方向とすることで、上記第２の状態を実現する。すなわち、固定層４ａおよび５ａの磁化方向と自由層４ｃおよび５ｃの磁化方向を互いに平行かつ逆方向、すなわち反平行状態とすることで、上記第２の状態を実現することができる。
【００８２】
このように、本実施の形態では、ビット線２ａおよび２ｂとワード線３とから流す電流により、固定層４ａおよび５ａと自由層４ｃおよび５ｃとの磁化方向を変更し、第１の状態または第２の状態を切り替えることが可能となる。その結果、簡素な制御により、上記第１の状態または第２の状態を容易に実現することが可能となる。
【００８３】
さらに、本実施の形態では、メモリセルに情報の書込みを行うときには、固定層４ａに接続される第１のビット線２ａと、固定層５ａに接続される第２のビット線２ｂとに対して、逆方向の電流を同時に流す。また、メモリセルから情報の読出しを行うときには、ワード線３の状態を、電位が一定の浮遊状態にするとともに、第１のビット線２ａと第２のビット線２ｂとに対して、互いに電位の異なる電流を流す。これにより、互いに平行なビット線２ａおよび２ｂに加える電流の向きを正方向または逆方向に変えることで、メモリセルに対する情報の書込みまたは読出しを切り替えることができる。これにより、簡素な制御により、メモリセルへの情報の読書きを行うことが可能となる。
【００８４】
以下、上記磁気半導体メモリ装置１の動作について、図２ないし図８に基づいてより詳細に説明する。まず、磁気半導体メモリ装置１を用いて情報を書込む際の動作を、図２から図７までに基づき説明すると、以下の通りである。
【００８５】
本実施の形態に係る磁気半導体メモリ装置１において、情報の書込みは第１の磁気抵抗素子４および第２の磁気抵抗素子５の両方における磁化方向を平行関係の状態（第１の状態）または反平行関係の状態（第２の状態）に改変することによってなされる。換言すれば、第１の磁気抵抗素子４および第２の磁気抵抗素子５の両方が高抵抗を示す状態（第１の状態）または低抵抗を示す状態（第２の状態）に改変することによってなされると表現することもできる。本実施の形態では、上記第１の状態をデータ１、上記第２の状態をデータ０としてこれらの状態を情報として書込みが行われる。
【００８６】
図２は磁気半導体メモリ装置１を用い、データ１として情報の書込み方法を行う場合における、第１のビット線２ａ・第２のビット線２ｂおよびワード線３を流れる電流の方向を示している。
【００８７】
同図において、ワード線３に流れる読出し電流Ｅ１の向きは、ワード線３に平行方向であって、その矢印方向で示される図中前側方向である。また、第１のビット線２ａに流れる読出し電流Ｃ１の向きは、読出し電流Ｅ１の方向と反時計周りに９０°方向であって、その矢印方向で示される図中右側方向である。さらに、第２のビット線２ｂに流れる読出し電流Ｄ１の向きは、読出し電流Ｃ１の流れる方向に対し逆方向となっている。磁気半導体メモリ装置１に上記の読出し電流Ｃ１・Ｄ１・Ｅ１を流すことによって磁場が誘起される。
【００８８】
図３は、第１のビット線２ａの方向から、磁気半導体メモリ装置１に情報を書込む際における自由層４ｃに作用する磁場６ａ・７ａ・８ａおよび合成磁場９ａを示している。磁場６ａは読出し電流Ｃ１によって誘起される磁場であり、磁場７は読出し電流Ｄ１によって誘起される磁場であり、磁場８ａは読出し電流Ｅ１によって誘起される磁場をそれぞれ示している。
【００８９】
磁場６ａ・７ａの方向は、同図中上側であり、図２における固定層４ａの磁化方向Ａ１と同じ方向である。また、磁場８の方向は、図３において左側方向であり、図２における読出し電流Ｄ１の流れる方向と同じ方向である。磁場６ａ・７ａ・８ａが合成されることによって、自由層４ｃには合成磁場９ａが誘起される。この合成磁場９によって自由層４ｃの磁化方向Ｂ１を改変する。
【００９０】
磁場６ａ・７ａは方向が同じであるので、合成磁場９ａを誘起する際に磁場を全く弱めあうことがなく、逆に強めあう効果が生じる。したがって、第１のビット線２ａ、第２のビット線２ｂおよびワード線３に小さな電位の読出し電流Ｃ１、Ｄ１、Ｅ１を流した場合であっても、自由層４ｃの磁化方向Ｂ１を改変することが可能な合成磁場９ａを誘起することが可能である。すなわち、小さな電位の書込み電流によって、情報の改変を行うことができる。
【００９１】
自由層４ｃの磁化容易軸は、磁場６ａの磁化方向と同じ方向であるため、合成磁場９ａによって自由層４ｃの磁化方向Ｂ１は、ほぼ磁場６ａと同じ方向になる。一方、固定層４ａの磁化方向Ａ１も磁場６ａと同じ方向であるので、第１の磁気抵抗素子４において、固定層４ａと自由層４ｃとの磁化方向Ａ１・Ｂ１は互いに平行関係となる。
【００９２】
図４は、第１のビット線２ａの方向から、磁気半導体メモリ装置１に情報を書込む際における自由層５ｃに作用する磁場６ｂ・７ｂ・８ｂおよび合成磁場９ｂを示している。磁場６ｂは読出し電流Ｄ１によって誘起される磁場であり、磁場７ｂは読出し電流Ｃ１によって誘起される磁場であり、磁場８ｂは読出し電流Ｅ１によって誘起される磁場をそれぞれ示している。
【００９３】
同図における合成磁場９ｂは、図３に示す磁場６ａ・７ａと同様に、磁場６ｂ・７ｂはその磁化方向が同じ方向であるので、合成磁場９ｂを誘起する際に磁場を全く弱めあうことがなく、逆に強めあう結果となる。また、第２の磁気抵抗素子５において、固定層５ａと自由層５ｃとの磁化方向Ａ１・Ｂ２は互いに平行関係となる。
【００９４】
上記のように、磁気半導体メモリ装置１において、第１の磁気抵抗素子４における固定層４ａの磁化方向Ａ１と自由層４ｃの磁化方向Ｂ１を平行関係とし、第２の磁気抵抗素子５における固定層５ａの磁化方向Ａ２と自由層５ｃの磁化方向Ｂ２とを平行関係にすることによって、データ１の情報を書込むことができる。
【００９５】
図５は、磁気半導体メモリ装置１にデータ１として情報が書込まれた場合における、第１の磁気抵抗素子４および第２の磁気抵抗素子５における磁化方向を示している。同図に示すように、データ１が情報として書込まれている場合、固定層４ａの磁化方向Ａ１、自由層４ｃの磁化方向Ｂ１、自由層５ｃの磁化方向Ｂ２、固定層４ａの磁化方向Ａ２は全て同図中、矢印で示される同図奥側方向であり、全て平行関係にある。
【００９６】
図６は磁気半導体メモリ装置１を用い、データ０として情報の書込み方法を行う場合における、第１のビット線２ａ・第２のビット線２ｂおよびワード線３を流れる電流の方向を示している。
【００９７】
同図に示すように、データ０として情報を書込む場合、図２におけるデータ１として情報の書込みを行う場合とは異なり、第１のビット線２ａ、第２のビット線２ｂ、ワード線３にそれぞれ流す書込み電流Ｃ２・Ｄ２・Ｅ２の方向は、データ１を書込む方法における書込み電流と逆方向である。
【００９８】
データ０として情報を書込み場合に、書込み電流Ｃ２・Ｄ２・Ｅ２によって誘起されるそれぞれの磁場および合成磁場については、図示しないがデータ１として情報を書込む場合と同様に、小さな電位の読出し電流Ｃ２、Ｄ２、Ｅ２を流した場合であっても、自由層４ｃ・５ｃの磁化方向を改変することが可能な合成磁場を誘起することが可能である。すなわち、小さな電位の書込み電流によって、情報の改変を行うことができる。
【００９９】
図７は、データ０として情報を書込む場合の固定層４ａ・５ａおよび自由層４ｃ・５ｃにおける磁化方向Ａ１・Ａ２・Ｂ１・Ｂ２を示している。データ１として情報を書込む場合とは異なり、磁化方向Ａ１・Ｂ１および磁化方向Ａ２・Ｂ２はそれぞれ反平行関係にある。すなわち、上記の状態をデータ０として、磁気半導体メモリ装置１に情報を書込むことができことを示している。
【０１００】
上記のように、データ１またはデータ０として情報を書込む場合に、第１のビット線２２ａと第２のビット線２ｂとに流す読出し電流を逆方向に流すことによって、読出し電流によって合成される合成磁場を強めることができる。そのため、小さな電位の読出し電流によって、自由層の磁化方向を改変することができる。したがって、磁気半導体メモリ装置１の微細化を行った場合、書込み電流の電位を増加させる必要がない。
【０１０１】
さらに、磁気半導体メモリ装置１を用いて情報を読出す際の動作を、図８に基づき説明すると、以下の通りである。
【０１０２】
図８は磁気半導体メモリ装置１を用い、情報の読出しを行う場合における、磁気半導体メモリ装置１において流れる電流の方向を示している。情報の読出しは、固定層４ａの磁化方向Ａ１および自由層４ｃの磁化方向Ｂ１、固定層５ａの磁化方向Ａ２および自由層５ｃの磁化方向Ｂ２の両方がそれぞれ平行である状態、またはそれぞれ反平行である状態であることによって、異なる抵抗値が示されることを利用して行う。
【０１０３】
磁気半導体メモリ装置１を用いた情報の読出し方法の一例を以下に示す。まず、ワード線３を電気的に浮遊の状態にする。その後、第１のビット線２ａに読出し電流Ｆを一方向に流し、第２のビット線２ｂに読出し電流Ｇを、読出し電流Ｆと逆方向に流す。読出し電流Ｆは、読出し電流Ｇよりも高電位である。
【０１０４】
このように読出し電流Ｆ・Ｇを流すことによって、第１の磁気抵抗素子４から第２の磁気抵抗素子５の内部に電場が生じるので、第１の磁気抵抗素子４から第２の磁気抵抗素子５の方向に読出し電流Ｈ１・Ｈ２が流れる。この電流Ｈ１・Ｈ２の電位の大きさを検出することによって、得た読出し信号（出力信号）の値から固定層４ａ・５ａ、自由層４ｃ・５ｃの磁化方向を判別することができる。つまり、データ１の状態であれば、データ０の状態に比べ低い抵抗値が検出される。また、データ０の状態であれば、データ１の状態に比べ高い抵抗値が検出される。
【０１０５】
上記読出し信号の具体的な値について説明する。第１の磁気抵抗素子４および第２の磁気抵抗素子５のそれぞれの抵抗値は、一般的に接合面積１μｍ２当たり１０２Ωから１０６Ω程度である。磁気半導体メモリ装置１の第１の磁気抵抗素子４および第２の磁気抵抗素子５のそれぞれの抵抗値を１０ｋΩ、比抵抗を２５％と仮定し、読出し電流を１０μＡとすると、読出し信号は５０ｍＶになる。
【０１０６】
一方、従来の１ビットを１つの磁気抵抗素子に記憶する磁気半導体メモリ装置において、その磁気抵抗素子の抵抗値、比抵抗値、読出し電流を、磁気抵抗素子４と同様とすると、読出し信号は２５ｍＶである。
【０１０７】
したがって、磁気半導体メモリ装置１を用いる情報の読出し方法によれば、従来の磁気半導体メモリ装置を用いた読出し信号を得ることができるため、大きな読出し信号を得ることができる。また、従来の磁気半導体メモリ装置に比較して、高速で情報の読出しを行うことができる。
【０１０８】
以上のように、本実施の形態では、３種類の独立した配線である第１のビット線２ａ（第１の配線）、ワード線３（第２の配線）、および第２のビット線２ｂ（第３の配線）と、２つの独立した素子である第１の磁気抵抗素子４および第２の磁気抵抗素子５とを備えており、第１のビット線２ａとワード線３との間に第１の磁気抵抗素子４が設けられているとともに、ワード線３と第２のビット線２ｂとの間に第２の磁気抵抗素子５が設けられており、第１のビット線２ａおよび第２のビット線２ｂは互いに平行に設けられているとともに、これら配線の設けられる方向（第１方向）に交差する方向（第２方向）にワード線３が設けられており、上記第１の磁気抵抗素子４または第２の磁気抵抗素子５は、トンネル絶縁膜４ｂまたは５ｂを挟んで配置された固定層（第１の強磁性薄膜）４ａまたは５ａおよび自由層（第２の強磁性薄膜）４ｃまたは５ｃとを有する構造と含む磁気半導体メモリ装置において、上記磁気抵抗素子４および５における、２つの強磁性薄膜の一方（固定層４ａまたは５ａ）の磁化方向をあらかじめ固定しておき、他方（自由層４ｃまたは５ｃ）の磁化方向を改変させる磁化改変工程を有しており、当該磁化改変工程では、両方の強磁性薄膜の磁化方向を平行かつ同一とする平行状態と、両方の磁化方向を平行かつ逆向きとする反平行状態とに設定可能であり、さらに、第１の磁気抵抗素子４および第２の磁気抵抗素子５が互いに平行状態となる第１の状態と、互いに反平行状態となる第２の状態とを設定可能とするようになっている。
【０１０９】
特に、情報の書込みを行うときには、上記第１のビット線２ａおよび第２のビット線２ｂに同時に逆方向の電流を流し、情報の読出しを行うときには、上記ワード線３を電気的に浮遊状態にした後に、第１のビット線２ａと第２のビット線２ｂとにそれぞれ電位の異なる電流を流す。
【０１１０】
これにより、上記２つの磁気抵抗素子４および５に情報の書込みを行う際に、２つの磁気抵抗素子４および５の状態がそれぞれ、高抵抗または低抵抗として情報の書込みを行うので、磁気半導体メモリ装置１において、大きな抵抗値を得ることができ、小さな書込み電流を用いたとしても、大きな出力信号を得ることができる。
【０１１１】
〔実施の形態２〕
本発明の他の実施の形態について図９ないし図１０に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１と同じである。また、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１１２】
前記実施の形態１では、磁気半導体メモリ装置が備える、隣接する２つの磁気抵抗素子を少なくとも有するセルがメモリセルであったが、本実施の形態では、さらに、同様の構成を有するリファレンスセルも備えている場合について、具体的に説明する。
【０１１３】
まず、リファレンスセルを有する磁気半導体メモリ装置２０について以下に説明する。本実施の形態の磁気半導体メモリ装置２０は、第１の方向に設けられた、第１の配線である第１のリファレンス線１２ａと、第１の方向に交差する第２の方向に設けられた、第２の配線であるダミーワード線１３と、第１の方向に設けられた第３の配線である第２のリファレンス線１２ｂとを備えている。
【０１１４】
さらに、磁気半導体メモリ装置２０には、第１のリファレンス線１２ａとダミーワード線１３との間に第１の磁気抵抗素子１４が設けられており、ダミーワード線１３と第２のビット線１２ｂとの間には第２の磁気抵抗素子１５が設けられている。第１の磁気抵抗素子１４および第２の磁気抵抗素子１５のそれぞれは、固定層４ａ・４ａによって挟持されたトンネル絶縁膜４ｂから成っている。また、第１の磁気抵抗素子１４における磁化方向Ａ１と磁化方向Ｂ１とは反平行関係であり、第２の磁気抵抗素子１５における磁化方向Ａ２と磁化方向Ｂ２とは平行関係である。なお、これら、磁気抵抗素子１４・１５によって１つのリファレンスセルが形成されている。
【０１１５】
上記のように磁化方向が固定されているので、磁気半導体メモリ装置２０の第１の磁気抵抗素子１４と第２の磁気抵抗素子１５とが有する抵抗値は、磁気半導体メモリ装置１においてデータ０として情報が書込まれた状態の抵抗値と、データ１として情報が書込まれた第２の磁気抵抗素子における抵抗値の中間の値である。
【０１１６】
図１０は、本実施の形態におけるリファレンスセルおよびメモリセルを備える磁気半導体メモリ装置３０の構成を示している。磁気半導体メモリ装置３０は、電気的に等価な回路である。磁気半導体メモリ装置３０において、前記実施の形態の磁気半導体メモリ装置１が備えるメモリセルは、破線で示された部分に位置するメモリセル４０・４１・４２・４３にそれぞれ対応している。メモリセル４０・４１・４２・４３はそれぞれ第１の磁気抵抗素子４および第２の磁気抵抗素子５から構成されている。
【０１１７】
メモリセル４１と、第１の磁気抵抗素子４が接続されている第１のビット線２ａとは、選択トランジスタ１５ａを介して第１のデータ線７ａに接続されている。また、第２の磁気抵抗素子５は第２のビット線２ｂを介して第２のデータ線７ｂに接続されている。さらに、第１の磁気抵抗素子４と第２の磁気抵抗素子５との間に設置されたワード線３は、第１のデータ線７ａおよび第２のデータ線７ｂに接続されている。他のメモリ素子４１・４２・４３についても同様である。
【０１１８】
リファレンスセル５０は、メモリセル４０に隣接して設けられており、第１のリファレンス線１２ａは、読出し選択トランジスタ９ａと接続されている。また、第２のリファレンス線１２ｂは、選択線１４ａと接続されている。さらに、ダミーワード線１３は、第１のデータ線１６ａおよび第２のデータ線１６ｂに接続されている。
【０１１９】
選択トランジスタ１５ａ・１５ｂ・１５ｃ・１５ｄは、それぞれ独立した選択線１４ａ・１４ｂ・１４ｃ・１４ｄによって制御される。また、第１のデータ線１６ａは読出し選択トランジスタ２１ａと接続され、第２のデータ線１６ｂは読出し選択トランジスタ２１ｂと接続されている。さらに、読出し選択トランジスタ２１ａ・２１ｂは、読出し選択線１７およびセンスアンプ２２と接続されている。
【０１２０】
また、第１のデータ線１６ａは、データ選択トランジスタ１８を介して、バイアス電圧クランプ回路１９に接続されている。この選択トランジスタ１８は、選択線１４eによって制御されている。なお、磁気半導体メモリ装置３０では、メモリセル４０・４１・４２・４３が４箇所に配列されているが、この配列数は特に限定されるものではなく、適宜変更が可能である。
【０１２１】
次に、第１のメモリセル４０に書込まれた情報を読出す場合における磁気半導体メモリ装置３０の動作について説明する。読出しを行う際における初期状態では、読出し選択線１７、選択線１４ａ・１４eにおける電位はゼロに設定されている。まず、選択線１４ａ・１４eの電位をＶＤＤに設定し、読出し選択トランジスタ１８と選択トランジスタ１５ａとをオン状態にする。これによって、リファレンスセル５０とメモリセル４０とは、共に一端の電位はＶbiasとなり、他端の電位はゼロ電位となる。
【０１２２】
さらに、読出し選択線１７の電位をＶＤＤに設定し、読出し選択トランジスタ２１ａ・２１ｂをオン状態にする。上記の状態では、リファレンスセル５０とメモリセル４０は共にセンスアンプ２２に接続され、それぞれの出力信号を比較することができる。上記の情報の読出し方法によって、メモリセル４０に記憶された情報を読み出すことが可能である。他のメモリセルの情報を読出す方法についても同様の方法を用いて行うことができる。
【０１２３】
以上のように、本実施の形態の磁気半導体メモリ装置３０は、磁気半導体メモリ装置１と同様の構成を有するメモリセル４０・４１・４２・４３を備えているとともに、これらメモリセルと同様の構成を有するリファレンスセル５０を備えている。そのため、メモリセル４０〜４３によって、従来の磁気半導体メモリ装置に比べ大きな出力信号を得ることができ、情報を高速に読出すことが可能であり、かつ、メモリセル４０〜４３と実質的に同一構成のリファレンスセル５０を備えることで、リファレンスセルを設ける場合においても、小さな電流値でメモリセルとリファレンスセルとの電位等の比較を行うことができるだけでなく、メモリセルおよびリファレンスセルを共通の構成とすることができるので、磁気半導体メモリ装置の製造工程の煩雑化を回避したり、製造コストの低減を図ったりすることが可能となる。
【０１２４】
〔実施の形態３〕
本発明の他の実施の形態について図１１に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態１と同じである。また、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
【０１２５】
本実施の形態では、前記実施の形態１で説明した磁気半導体メモリ装置１を備える電子機器について具体的に説明する。
【０１２６】
図１１は、本実施の形態に係る携帯電子機器６０の構造の一例を示している。本実施の形態に係る携帯電子機器６０は、制御回路２１に、信号線２６を介して、電池２２、ＲＦ回路（無線周波数回路）２３および表示部２４がそれぞれ接続されている。さらに、ＲＦ回路２３は信号線２６を介して、電池２２およびアンテナ２５と接続されている。制御回路２１には磁気半導体メモリ装置１が備えられている。
【０１２７】
制御回路２１、電池２２、ＲＦ回路２３、表示部２４、アンテナ２５および信号線２６等の具体的な構成は特に限定されるものではなく、携帯電子機器の分野で公知の構成を好適に用いることができる。
【０１２８】
ここで、本実施の形態では、携帯電子機器６０の制御回路２１に、前記磁気半導体メモリ装置１が含まれている。そのため、小さな電流値でも情報を書込む際に大きな出力信号を得ることができるとともに、高速で読出し動作を行うことができる。そのため、動作速度に優れた電子機器を提供することができる上に、書込み電流値が小さくて済むので携帯型の電子機器として特に好ましい構成を実現することができる。
【０１２９】
また、本実施の形態では、前記実施の形態２で説明した、リファレンスセル２０を有する磁気半導体メモリ装置３０を用いることもできる。その場合、磁気半導体メモリ装置３０の製造コストを低減できるため、携帯電子機器６０を安価で製造することができる。
【０１３０】
なお、携帯電子機器６０としては、携帯情報端末機器、携帯電話機器、ゲーム機器などを挙げることができる。また、本発明を適用可能な電子機器は、必ずしも携帯型の電子機器に限定されるものではなく、公知の各種電子機器に広く用いることができることは言うまでも無い。
【産業上の利用可能性】
【０１３１】
本発明によれば、大きな出力信号を得ることができるため、高集積化・小型化された磁気半導体メモリ装置を提供することができる。そのため、これを用いる。電子機器、特に携帯情報端末機器、携帯電話機器、ゲーム機器などに好適に利用することができる。
【図面の簡単な説明】
【０１３２】
【図１】本発明の一実施形態における磁気半導体メモリ装置の一例を示す斜視図である。
【図２】図１に示す磁気半導体メモリ装置において、データ１として情報の書込み方法を行う場合に、磁気抵抗素子に接続される配線に流れる電流の方向と、磁気抵抗素子に生じる磁化方向との対応を模式的に示す斜視図である。
【図３】図２に示す磁気半導体メモリ装置において、第１のビット線の方向から第１の磁気抵抗素子の自由層に作用する磁場および合成磁場の状態を模式的に示す平面図である。
【図４】図２に示す磁気半導体メモリ装置において、第１のビット線の方向から第２の磁気抵抗素子の自由層に作用する磁場および合成磁場の状態を模式的に示す平面図である。
【図５】図２に示す磁気半導体メモリ装置に、データ１として情報が書込まれた場合における、第１の磁気抵抗素子および第２の磁気抵抗素子の磁化方向を模式的に示す斜視図である。
【図６】図１に示す磁気半導体メモリ装置において、データ０として情報の書込み方法を行う場合に、磁気抵抗素子に接続される配線に流れる電流の方向と、磁気抵抗素子に生じる磁化方向との対応を模式的に示す斜視図である。
【図７】図６に示す磁気半導体メモリ装置に、データ０として情報を書込む場合における、第１の磁気抵抗素子および第２の磁気抵抗素子の磁化方向を模式的に示す斜視図である。
【図８】図１に示す磁気半導体メモリ装置において、情報の読出しを行う場合に流れる電流の方向を模式的に示す斜視図である。
【図９】本発明の他の実施形態における磁気半導体メモリ装置が備えるリファレンスセルの構造を示す斜視図である。
【図１０】図９に示すリファンレンスセルを備える磁気半導体メモリ装置の構成を示す回路図である。
【図１１】本発明に係る磁気半導体メモリ装置を備える携帯電子機器の概略構成の一例を示すブロック図である。
【図１２】従来技術に係る磁気半導体メモリ装置の構造を示す斜視図である。
【図１３】従来技術に係る他の磁気半導体メモリ装置の構造を示す斜視図である。
【符号の説明】
【０１３３】
１・２０・３０・４０・４１・４２・４３    磁気半導体メモリ装置
２ａ  第１のビット線
２ｂ  第２のビット線
３    ワード線
４    第１の磁気抵抗素子
４ａ  第１の固定層
４ｂ  第１のトンネル絶縁膜
４ｃ  第１の自由層
５    第２の磁気抵抗素子
５ａ  第２の固定層
５ｂ  第２のトンネル絶縁膜
５ｃ  第２の自由層
５０  リファレンスセル
６０  携帯電子機器
【図１】
2008010508.tif 000003
【図２】
2008010508.tif 000004
【図３】
2008010508.tif 000005
【図４】
2008010508.tif 000006
【図５】
2008010508.tif 000007
【図６】
2008010508.tif 000008
【図７】
2008010508.tif 000009
【図８】
2008010508.tif 000010
【図９】
2008010508.tif 000011
【図１０】
2008010508.tif 000012
【図１１】
2008010508.tif 000013
【図１２】
2008010508.tif 000014
【図１３】
2008010508.tif 000015