(57)【要約】【課題】半導体のトランジスタ構造の操作時に「ホットキャリア効果」の程度を低減し、該トランジスタを具えたOLED駆動ICの使用寿命を延長可能な低ホットキャリア効果を具えた半導体構造の提供。【解決手段】基板、金属層、絶縁層、第一半導体層、第二半導体層を含む。該第一半導体層は第一電気抵抗値を具え、少なくとも該絶縁層の部分表面を覆い、該第二半導体層は第二電気抵抗値を具え、少なくとも該絶縁層の部分表面を覆蓋する。該第二半導体層の第二電気抵抗値は該第一半導体層の第一電気抵抗値より大きい。【選択図】図３
2008010802.tif 000002
【特許請求の範囲】
【請求項１】
基板、金属層、絶縁層、第一半導体層及び第二半導体層を含み、
該金属層は少なくとも該基板の部分表面に形成し、
該絶縁層は少なくとも該基板の部分表面に形成し、且つ該金属層の表面を覆い、
該第一半導体層は第一電気抵抗値を具え、少なくとも該絶縁層の部分表面を覆い、
該第二半導体層は第二電気抵抗値を具え、少なくとも該絶縁層の部分表面を覆い、
該第二半導体層の第二電気抵抗値は該第一半導体層の第一電気抵抗値より大きいことを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項２】
請求項１記載の低ホットキャリア効果を具えた半導体構造において、前記金属層はアルミニウムであることを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項３】
請求項１記載の低ホットキャリア効果を具えた半導体構造において、前記第一半導体層はPECVD方式により形成することを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項４】
請求項１記載の低ホットキャリア効果を具えた半導体構造において、前記第二半導体層はPECVD方式により形成することを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項５】
請求項１記載の低ホットキャリア効果を具えた半導体構造において、前記半導体構造はOLEDの駆動IC中に位置することを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項６】
請求項１記載の低ホットキャリア効果を具えた半導体構造において、前記第二電気抵抗値は該第一電気抵抗値の102〜109倍であることを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項７】
請求項１記載の低ホットキャリア効果を具えた半導体構造において、前記第二半導体層は該第一半導体層の上表面を覆うことを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項８】
基板、ゲート金属層、絶縁層、第一半導体層、第二半導体層、HDD半導体層、ソース金属層及びドレーン金属層を含み、
該ゲート金属層は少なくとも該基板の部分表面に形成し、
該絶縁層は少なくとも該基板の部分表面に形成し、且つ該ゲート金属層の表面を覆い、
該第一半導体層は第一電気抵抗値を具え、少なくとも該絶縁層の部分表面を覆い、
該第二半導体層は第二電気抵抗値を具え、少なくとも該絶縁層の部分表面を覆い、
該HDD半導体層は該第二半導体層の部分表面を覆い、且つ第一上表面と第二上表面を具え、
該ソース金属層は該HDD半導体層の第一上表面に形成し、
該ドレーン金属層は該HDD半導体層の第二上表面に形成し、
該第二半導体層の第二電気抵抗値は該第一半導体層の第一電気抵抗値より大きいことを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項９】
請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記ゲート金属層の材質はアルミニウムであることを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項１０】
請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記ソース金属層の材質はアルミニウムであることを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項１１】
請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記ドレーン金属層の材質はアルミニウムであることを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項１２】
請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記ゲート金属層の材質は銅であることを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項１３】
請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記ソース金属層の材質は銅であることを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項１４】
請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記ドレーン金属層の材質は銅であることを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項１５】
請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記ゲート金属層の材質はモリブデンとタングステンの合金であることを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項１６】
請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記ソース金属層の材質はモリブデンとタングステンの合金であることを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項１７】
請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記ドレーン金属層の材質はモリブデンとタングステンの合金であることを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項１８】
請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記第一半導体層はPECVD方式により形成することを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項１９】
請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記第一半導体層は通路層であることを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項２０】
請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記第二半導体層はPECVD方式により形成することを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項２１】
請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記第二半導体層は高抵抗値補償層であることを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項２２】
請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記トランジスタはOLEDの駆動IC中に位置することを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項２３】
請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記HDD半導体層のキャリア濃度は1014 atom/cm3から1019 atom/cm3であることを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項２４】
請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記HDD半導体層の材質はアモルファスであることを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項２５】
請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記第二電気抵抗値は該第一電気抵抗値の102〜109倍であることを特徴とする低ホットキャリア効果を具えた半導体構造。
【請求項２６】
請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記第二半導体層は該第一半導体層の上表面を覆うことを特徴とする低ホットキャリア効果を具えた半導体構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一種の低ホットキャリア効果を具えた半導体構造に関する。特に一種のこの種の半導体のトランジスタ構造が長時間、高通路電場環境下で操作されることにより発生するホットキャリア効果の程度を低減し、該トランジスタを具えたOLED駆動ICの使用寿命を延長可能な低ホットキャリア効果を具えた半導体構造に係る。
【背景技術】
【０００２】
半導体構造の小型化は著しく、「ホットキャリア効果(hot carrier effect)」発生の割合も高くなっている。「ホットキャリア効果」とはトランジスタの通路層両端間に存在する電位差が大き過ぎるため、該通路層中において移動する帯電粒子が過大なエネルギーを得て、トランジスタのゲート絶縁層或いは/及びゲート絶縁層と通路の境界に注入し、トランジスタ性能を減退させる現象をいう。一般には「ホットキャリア効果」は通常は通路層が0.5ミクロンレベルの小さなトランジスタ中において発生する。しかし、あるトランジスタが一定程度の作業電流の提供を必要とするなら(あるOLEDの駆動回路内のトランジスタは、OLEDを駆動するため、比較的大きな作業電流が必要)、より大きなトランジスタ内でも起こり得る。
【０００３】
このトランジスタの性能に大きな影響を及ぼす「ホットキャリア効果」を克服するため、現在業界では一般に「LDD構造(lightly doped drain)」を使用し、帯電粒子がトランジスタの通路層を移動する時に獲得するエネルギーを抑制している。
【０００４】
LDD構造を具えたトランジスタ１は図１に示すように、ガラス基板１１、ゲート絶縁層１３、通路１４、LDD区域１５、HDD(Heavily doped drain)区域１６、ゲート電極層１７、ソース金属層(図示なし)を含む。
【０００５】
該公知のLDD構造のトランジスタは該トランジスタ区域１５を該通路層１４と該HDD区域１６間に設置する方式により、より高い電気抵抗値を具えたLDD区域１５に該通路層１４全体のドレーン区域に近い電位差(すなわち該通路層１４間に存在する電位差)を分担させるものである。こうして、元々はHDD区域１６と該ゲート電極層(図示なし)間に存在していた電位差は低減され、且つ帯電粒子は過大なエネルギーを得ることがないため、ホットキャリア効果も発生しない。
【０００６】
しかし、該LDD区域１５の混雑濃度は該HDD区域１６の混雑濃度より低いが、その混雑濃度は事実上、該通路層１４の不純物濃度との差が非常に大きい。よって、該通路層１４とHDD区域１６との間に存在する電位差(すなわち該LDD区域１５両端間に存在する電位差)により減少する「水平方向通路電場」値にはかなりの限界がある。よって、公知のLDD構造を具えたトランジスタは「ホットキャリア効果」の発生を徹底的に排除することはできない。
【０００７】
さらに、比較参考文献(Tomohisa Mizuno, Shizuo Sawada, Yoshikazu Saitoh, and Takeshi Tanaka, IEEE TRANSACTION ON ELECTRON DEVICES, VOL.38,NO.3,MARCH 1991  操作状況はVgs=3V, Vds=6V)に示すように、公知のLDD構造を具えたトランジスタの起動電流(on-current)は操作時間2000秒以降、初期値の98%以下に低下する(図２参照)。この現象は公知のLDD構造を具えたトランジスタの性能が「ホットキャリア効果」の発生により影響を受けていることを示している。
【０００８】
また、該LDD区域１５とHDD区域１６は水平方向に排列するため(図１参照)、公知のLDDを具えたトランジスタ構造は比較的大きな面積の平面(基板)を必要とする。該製造工程は多くのフォトマスクと高価なイオン扶植行程を使用するため、公知のLDDを具えたトランジスタ構造の製造コストは低下が不可能で、製造工程の歩留の向上も難しい。
【０００９】
よって業界では、製造工程が簡単で、「ホットキャリア効果」のトランジスタ性能に対する影響を徹底的に排除可能で、且つ高電流環境に応用可能な半導体構造を開発し、OLED駆動回路等への応用が求められている。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は下記の低ホットキャリア効果を具えた半導体構造を提供する。
それは基板、金属層、絶縁層、第一半導体層、第二半導体層を含み、
該金属層は少なくとも該基板の部分表面に形成し、
該絶縁層は少なくとも該基板の部分表面に形成し、且つ該金属層の表面を覆い、
該第一半導体層は第一電気抵抗値を具え、少なくとも該絶縁層の部分表面を覆い、
該第二半導体層は第二電気抵抗値を具え、少なくとも該絶縁層の部分表面を覆い、
該第二半導体層の第二電気抵抗値は該第一半導体層の第一電気抵抗値より大きくる。
【００１１】
またそれは基板、ゲート金属層、絶縁層、第一半導体層、第二半導体層、HDD半導体層、ソース金属層、ドレーン金属層を含み、
該ゲート金属層は少なくとも該基板の部分表面に形成し、
該絶縁層は少なくとも該基板の部分表面に形成し、且つ該ゲート金属層の表面を覆い、
該第一半導体層は第一電気抵抗値を具え、少なくとも該絶縁層の部分表面を覆い、
該第二半導体層は第二電気抵抗値を具え、少なくとも該絶縁層の部分表面を覆い、
該HDD半導体層は該第二半導体層の部分表面を覆い、且つ第一上表面と第二上表面
を具え、
該ソース金属層は該HDD半導体層の第一上表面に形成し、
該ドレーン金属層は該HDD半導体層の第二上表面に形成し、
該第二半導体層の第二電気抵抗値は該第一半導体層の第一電気抵抗値より大きくる。
【００１２】
すなわちそれは、高電気抵抗値を具えた第二半導体層(或いは、高抵抗値補償層)をより低い電気抵抗値を具えた第一半導体層(或いは、通路層)の上表面に形成する方式により、本発明の低ホットキャリア効果を具えた半導体構造のトランジスタを操作する時、その大部分の「ドレーン/ソース電位差(すなわち、ドレーンとソース間に存在する電位差)」は、より高い電気抵抗値を具えた第二半導体層(高抵抗値補償層)内に分配されるため、このトランジスタの第一半導体層(通路層)が分配された「ドレーン/ソース電位差」の割合は少なくなり、よって、本発明の低ホットキャリア効果を具えた半導体構造のトランジスタは長時間「高電流」の操作環境(OLEDの駆動IC内など)中に置かれても、その第一半導体(通路層)内において移動する帯電粒子が獲得するエネルギーはやはり非常に限定され、こうして、本発明の低ホットキャリア効果を具えた半導体構造のトランジスタは、その帯電粒子が高エネルギーを獲得するために発生する「ホットキャリア効果」の程度を大幅に低減可能で、且つこの電子部品(トランジスタ)の使用寿命をより一層延長することができる。
【００１３】
さらに本発明の低ホットキャリア効果を具えた半導体構造はアルミニウム、アルミ合金、モリブデン、モリブデンとタングステンの合金、クロム、銅、ニッケル、金、銀、或いはチタンなどのあらゆる材質の金属層を具え、本発明の低ホットキャリア効果を具えた半導体構造の第一半導体層はあらゆる方式で形成されるが、PECVD方式或いはCVD方式により形成することが望ましく、本発明の低ホットキャリア効果を具えた半導体構造の第二半導体層はあらゆる方式で形成されるが、PECVD方式或いはCVD方式により形成することが望ましく、本発明の低ホットキャリア効果を具えた半導体構造の第二半導体層はあらゆる数値の第二電気抵抗値を具え、この第二電気抵抗値は該第一半導体層の第一電気抵抗値の102〜109倍で、該第二電気抵抗値の好ましいな数値は該第一半導体層の第一電気抵抗値の105で、本発明の低ホットキャリア効果を具えた半導体構造はあらゆる種類のIC中に利用可能で、OLEDの駆動IC中に利用することが望ましくなる。
【００１４】
また本発明の低ホットキャリア効果を具えたトランジスタはアルミニウム、アルミ合金、モリブデン、モリブデンとタングステンの合金、クロム、銅、ニッケル、金、銀、或いはチタンなどのあらゆる材質のゲート金属層を具え、本発明の低ホットキャリア効果を具えたトランジスタはアルミニウム、アルミ合金、モリブデン、モリブデンとタングステンの合金、クロム、銅、ニッケル、金、銀、或いはチタンなどのあらゆる材質のソース金属層を具え、本発明の低ホットキャリア効果を具えたトランジスタはアルミニウム、アルミ合金、モリブデン、モリブデンとタングステンの合金、クロム、銅、ニッケル、金、銀、或いはチタンなどのあらゆる材質のドレーン金属層を具え、本発明の低ホットキャリア効果を具えたトランジスタの第一半導体層はあらゆる方式で形成されるが、PECVD方式或いはCVD方式により形成することが望ましく、本発明の低ホットキャリア効果を具えたトランジスタはあらゆる種類のIC中に利用可能で、OLEDの駆動IC中に利用することが望ましく、本発明の低ホットキャリア効果を具えたトランジスタの第二半導体層はあらゆる方式で形成されるが、PECVD方式或いはCVD方式により形成することが望ましく、本発明の低ホットキャリア効果を具えたトランジスタはアモルファス、単結晶シリコン、多結晶シリコンなどのあらゆる材質のHDD半導体層を具え、本発明の低ホットキャリア効果を具えたトランジスタの第二半導体層はあらゆる数値の第二電気抵抗値を具え、この第二電気抵抗値は該第一半導体層の第一電気抵抗値の102〜109倍で、該第二電気抵抗値の好ましいな数値は該第一半導体層の第一電気抵抗値の105であることが望ましいことを特徴とする低ホットキャリア効果を具えた半導体構造である。
【課題を解決するための手段】
【００１５】
請求項１の発明は、基板、金属層、絶縁層、第一半導体層、第二半導体層を含み、
該金属層は少なくとも該基板の部分表面に形成し、
該絶縁層は少なくとも該基板の部分表面に形成し、且つ該金属層の表面を覆い、
該第一半導体層は第一電気抵抗値を具え、少なくとも該絶縁層の部分表面を覆い、
該第二半導体層は第二電気抵抗値を具え、少なくとも該絶縁層の部分表面を覆い、
該第二半導体層の第二電気抵抗値は該第一半導体層の第一電気抵抗値より大きいことを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項２の発明は、請求項１記載の低ホットキャリア効果を具えた半導体構造において、前記金属層はアルミニウムであることを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項３の発明は、請求項１記載の低ホットキャリア効果を具えた半導体構造において、前記第一半導体層はPECVD方式により形成することを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項４の発明は、請求項１記載の低ホットキャリア効果を具えた半導体構造において、前記第二半導体層はPECVD方式により形成することを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項５の発明は、請求項１記載の低ホットキャリア効果を具えた半導体構造において、前記半導体構造はOLEDの駆動IC中に位置することを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項６の発明は、請求項１記載の低ホットキャリア効果を具えた半導体構造において、前記第二電気抵抗値は該第一電気抵抗値の102〜109倍であることを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項７の発明は、請求項１記載の低ホットキャリア効果を具えた半導体構造において、前記第二半導体層は該第一半導体層の上表面を覆うことを特徴とする低ホットキャリア効果を具えた半導体構造としている。
【００１６】
請求項８の発明は、基板、ゲート金属層、絶縁層、第一半導体層、第二半導体層、HDD半導体層、ソース金属層、ドレーン金属層を含み、
該ゲート金属層は少なくとも該基板の部分表面に形成し、
該絶縁層は少なくとも該基板の部分表面に形成し、且つ該ゲート金属層の表面を覆い、
該第一半導体層は第一電気抵抗値を具え、少なくとも該絶縁層の部分表面を覆い、
該第二半導体層は第二電気抵抗値を具え、少なくとも該絶縁層の部分表面を覆い、
該HDD半導体層は該第二半導体層の部分表面を覆い、且つ第一上表面と第二上表面を具え、
該ソース金属層は該HDD半導体層の第一上表面に形成し、
該ドレーン金属層は該HDD半導体層の第二上表面に形成し、
該第二半導体層の第二電気抵抗値は該第一半導体層の第一電気抵抗値より大きいことを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項９の発明は、請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記ゲート金属層の材質はアルミニウムであることを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項１０の発明は、請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記ソース金属層の材質はアルミニウムであることを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項１１の発明は、請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記ドレーン金属層の材質はアルミニウムであることを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項１２の発明は、請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記ゲート金属層の材質は銅であることを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項１３の発明は、請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記ソース金属層の材質は銅であることを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項１４の発明は、請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記ドレーン金属層の材質は銅であることを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項１５の発明は、請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記ゲート金属層の材質はモリブデンとタングステンの合金であることを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項１６の発明は、請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記ソース金属層の材質はモリブデンとタングステンの合金であることを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項１７の発明は、請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記ドレーン金属層の材質はモリブデンとタングステンの合金であることを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項１８の発明は、請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記第一半導体層はPECVD方式により形成することを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項１９の発明は、請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記第一半導体層は通路層であることを特徴とする低ホットキャリア効果を具えた半導体構造としている。
【００１７】
請求項２０の発明は、請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記第二半導体層はPECVD方式により形成することを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項２１の発明は、請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記第二半導体層は高抵抗値補償層であることを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項２２の発明は、請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記トランジスタはOLEDの駆動IC中に位置することを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項２３の発明は、請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記HDD半導体層のキャリア濃度は1014 atom/cm3から1019 atom/cm3であることを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項２４の発明は、請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記HDD半導体層の材質はアモルファスであることを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項２５の発明は、請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記第二電気抵抗値は該第一電気抵抗値の102〜109倍であることを特徴とする低ホットキャリア効果を具えた半導体構造としている。
請求項２６の発明は、請求項８記載の低ホットキャリア効果を具えた半導体構造において、前記第二半導体層は該第一半導体層の上表面を覆うことを特徴とする低ホットキャリア効果を具えた半導体構造としている。
【発明の効果】
【００１８】
本発明は高電気抵抗値を具えた第二半導体層(或いは、高抵抗値補償層)をより低い電気抵抗値を具えた第一半導体層(或いは、通路層)の上表面に形成する方式により、本発明の低ホットキャリア効果を具えた半導体構造のトランジスタを操作する時、その大部分の「ドレーン/ソース電位差(すなわち、ドレーンとソース間に存在する電位差)」は、より高い電気抵抗値を具えた第二半導体層(高抵抗値補償層)内に分配されるため、このトランジスタの第一半導体層(通路層)が分配された「ドレーン/ソース電位差」の割合は少なくなる。よって、本発明の低ホットキャリア効果を具えた半導体構造のトランジスタは長時間「高電流」の操作環境(OLEDの駆動IC内など)中に置かれても、その第一半導体(通路層)内において移動する帯電粒子が獲得するエネルギーはやはり非常に限定される。こうして、本発明の低ホットキャリア効果を具えた半導体構造のトランジスタは、その帯電粒子が高エネルギーを獲得するために発生する「ホットキャリア効果」の程度を大幅に低減可能で、且つこの電子部品(トランジスタ)の使用寿命をより一層延長することができる。
【発明を実施するための最良の形態】
【００１９】
図３に示すように、本発明第一好ましい実施例のトランジスタ２はガラス基板２１、ゲート電極層２２、ゲート絶縁層２３、通路層２４、高抵抗値補償層２５、第一HD半導体層２６１、第二HD半導体層２６２、ソース金属層２７、ドレーン金属層２８を含む。
該ゲート電極層２２、該ソース金属層２７、該ドレーン金属層２８の材質はアルミニウムで、かつ該通路層２４とその上表面の該高抵抗値補償層２５はPECVD方式により形成する。
この他、異なる濃度の不純物(impurity)を混雑する方法により、該高抵抗値補償層２５の電気抵抗値は該通路層２４の電気抵抗値より高い。一般には該高抵抗値補償層２５の電気抵抗値は該通路層２４の電気抵抗値の102〜109倍であるが、該高抵抗値補償層２５の電気抵抗値は該通路層２４の電気抵抗値の105倍であることが望ましい。
【００２０】
該低ホットキャリア効果を具えたトランジスタ２は操作状態にある時、大部分は該ドレーン金属層２８と該ソース金属層２７間の電位差(すなわち、ドレーン/ソース電位差)は、より高い電気抵抗値を具える高抵抗値補償層２５内に分配される。つまり、該高抵抗値補償層２５下方に位置する通路層２４が分配可能な「ドレーン/ソース電位差」の比率は減少する。よって、該低ホットキャリア効果を具えたトランジスタ２が「高電流」の操作環境にある時(OLEDの駆動IC内にある時など)には、該通路層２４内で移動する帯電粒子が得られるエネルギーは非常に限定される(なぜなら、帯電粒子が得られるエネルギーは該通路層２４両端間の電位差と正比例する)。こうして、該低ホットキャリア効果を具えたトランジスタ２が「高電流」或いは「高電圧」の操作環境内にある時、その帯電粒子が高いエネルギーを得る確率は極めて低いため、該低ホットキャリア効果を具えたトランジスタ２はトランジスタの性能を減退させる「ホットキャリア効果」を発生する確率も大幅に減少する。且つ、該低ホットキャリア効果を具えたトランジスタ２がなお「ホットキャリア効果」を発生するとしても、それが該低ホットキャリア効果を具えたトランジスタ２の性能に及ぼす影響は非常に限定される。こうして、該低ホットキャリア効果を具えたトランジスタ２の「高電流」或いは「高電圧」の操作環境内での使用寿命を一般のトランジスタより長くすることができる。
【００２１】
さらに、公知のLDD構造を具えたトランジスタに比較し、本発明第一好ましい実施例の低ホットキャリア効果を具えたトランジスタ２はよって、該高抵抗値補償層２５が別に基板面積を占拠することはない。こうして、本発明第一好ましい実施例の低ホットキャリア効果を具えたトランジスタ２は公知のLDD構造を具えたトランジスタに比較し、それが必要とする基板面積が小さいため、トランジスタの排列密度をさらに上げることができる。
さらに製造工程において、本発明第一好ましい実施例の低ホットキャリア効果を具えたトランジスタ２は「イオン扶植」と「高温混雑活性化」等の高価な製造工程を使用せず、且つ使用の必要があるフォトマスクも少なくて済むため、本発明第一好ましい実施例の低ホットキャリア効果を具えたトランジスタ２は製造コストを低減可能で、歩留を向上させることができる。
【００２２】
次に図４、５に示すように、低ホットキャリア効果を具えたトランジスタ２の製造工程は以下のステップを含む。
ステップ(a)：ガラス基板２１を提供する。
ステップ(b)：スパッタリング或いは蒸着の方式により一層のアルミニウムを該ガラス基板２１の表面に積層させ、且つフォトリソグラフィー(photolithography)技術を利用し、該ゲート電極層２２の範囲を定義する。さらにエッチング技術を利用し、該ゲート電極層２２のパターン(pattern)をエッチングする。
ステップ(c)：PECVDの方式を利用し、ゲート絶縁層２３をゲート電極層２２とガラス基板２１の表面に積層させる。さらにPECVDの方式を利用し、通路層２４をゲート絶縁層２３の表面に積層させる。続いて別の製造工程パラメーターのPECVDの方式を使用し、高抵抗値補償層２５を通路層２４の表面に積層させ、該高抵抗値補償層２５の電気抵抗値を該通路層２４の電気抵抗値より大きくする。続いて、PECVDの方式を利用し、HD半導体層２６を該高抵抗値補償層２５の表面に積層させる。
ステップ(d)：スパッタリング或いは蒸着の方式により一層のアルミニウムをHD半導体層２６の表面に積層させ、さらにフォトリソグラフィー技術を利用し、ソース金属層２７とドレーン金属層２８の範囲を定義する。且つエッチング技術を利用し、該ソース金属層２７と該ドレーン金属層２８のパターンをエッチングする。
ステップ(e)：フォトリソグラフィー技術を利用し、トランジスタの作用面積の範囲を定義し、且つエッチング技術を利用し作用面積のパターンを定義する。
ステップ(f)：エッチング技術を利用し該ソース金属層２７と該ドレーン金属層２８間のHD半導体層２６を除去し、第一HD半導体層２６１と第二HD半導体層２６２を形成する。
ステップ(g)：ヒーターチューブを利用し焼結プロセス(sintering)を行い、該ソース金属層２７及び該ドレーン金属層２８とHD半導体層２６(すなわち、該第一HD半導体層２６１と該第二HD半導体層２６２)間のオーム接触(ohmic contact)を強化する。
【００２３】
次に図６に示す、本発明第一好ましい実施例の低ホットキャリア効果を具えたトランジスタ２の操作状態の「ゲートソース電位差」は20ボルト(Vgs=20V)で、「ドレーンソース電位差」は80ボルト(Vds=80V)である。
図４に示すように、長時間上記の操作状態(Vgs=20V、Vds=80V)にあっても、本発明第一好ましい実施例の低ホットキャリア効果を具えたトランジスタ２の起動電流は起動電流の初期値の98%以上を維持することができる。特に操作時間が2000秒以上となった後、本発明第一好ましい実施例の低ホットキャリア効果を具えたトランジスタ２の起動電流は、安定した数値(初期値の98%以上に安定)を測定完了(10000秒)まで保持した。すなわち、本発明第一好ましい実施例の低ホットキャリア効果を具えたトランジスタ２は過酷な操作環境にあっても、その性能は明確な変化を来たすことはない。こうして本発明第一好ましい実施例の低ホットキャリア効果を具えたトランジスタ２は「ホットキャリア効果」がその性能に与える影響を低減する面で、公知のLDD構造を具えたトランジスタに比べ明らかに進歩している。
【００２４】
続いて図７に示す、本発明第一好ましい実施例の低ホットキャリア効果を具えたトランジスタ２の操作環境のゲートソース電位差は20ボルト(Vgs=20V)で、「ドレーンソース電位差」は80ボルト(Vds=80V)である。該操作状態において、該ゲート電圧(gate voltage)とドレーン電流(drain current)間に存在する関係を測定する時使用するゲートソース電位差は5.1ボルト(Vgs=5.1V)である。図７に示すように、本発明第一好ましい実施例の低ホットキャリア効果を具えたトランジスタ２の操作時間はどんな時(初期或いは操作10000秒後)でも、該ゲート電圧と該ドレーン電流間に存在する関係はおよそ同様である。この現象も、本発明第一好ましい実施例の低ホットキャリア効果を具えたトランジスタ２が長時間の操作を経た後でも、その作動性能は「ホットキャリア効果」の影響を受けないことを証明している。
【００２５】
さらに図８は、本発明第一好ましい実施例の低ホットキャリア効果を具えたトランジスタ２の臨界電圧(threshold voltage,Vth)が操作時間の増加に従い、激烈に増加することはないことを示している。一般には、「ホットキャリア効果」は通路層中において移動する帯電粒子がゲート絶縁層或いは/及びゲート絶縁層と通路の境界に注入するため、トランジスタの臨界電圧(Vth)は徐々に増加し、トランジスタの性能を低下させる。よって図８は、長時間(10000秒)を経た過酷な操作環境(Vgs=20V、Vds=80V)にあっても、本発明第一好ましい実施例の低ホットキャリア効果を具えたトランジスタ２は「ホットキャリア効果」を克服可能なことを示している。その性能に対する不良な影響があっても、その臨界電圧はなお初期値と近い数値を維持し、OLEDが必要とする大電流操作を駆動するなど正常な操作を持続することができる。
【００２６】
次に図３に示すように、本発明第二好ましい実施例の低ホットキャリア効果を具えたトランジスタ２の構造は、本発明第一好ましい実施例の低ホットキャリア効果を具えたトランジスタ２構造とほぼ同一である。両者の差異はゲート電極層２２、ソース金属層２７、ドレーン金属層２８の材質の差異にある。本好ましい実施例では、ゲート電極層２２、ソース金属層２７、ドレーン金属層２８の材質は銅である。
【００２７】
本発明第二好ましい実施例の低ホットキャリア効果を具えたトランジスタ２の構造は、本発明第一好ましい実施例の低ホットキャリア効果を具えたトランジスタ２構造とほぼ同一であるため、「高電流」或いは「高電圧」の操作環境内でも、同様に本発明第二好ましい実施例の低ホットキャリア効果を具えたトランジスタ２はトランジスタ性能を減退させる「ホットキャリア効果」発生の確率を大幅に減少させることができる。且つ、本発明第二好ましい実施例の低ホットキャリア効果を具えたトランジスタ２では「ホットキャリア効果」が発生しても、それのトランジスタ性能に対する影響は非常に限定されている。よって、本発明第二好ましい実施例の低ホットキャリア効果を具えたトランジスタ２は「高電流」或いは「高電圧」の操作環境内での使用寿命を、一般のトランジスタより延長することができる。
【００２８】
同様に公知のLDD構造を具えたトランジスタと比較し、本発明第二好ましい実施例の低ホットキャリア効果を具えたトランジスタは大部分の「ドレーン/ソース電位差」の高抵抗値補償層２５の分担において、該通路層２４の上表面に位置し、且つ、該通路層２４とセルフ調整(self-alignment)を達成する。よって該高抵抗値補償層２５は別に基板の面積を占拠することはない。こうして本発明第二好ましい実施例の低ホットキャリア効果を具えたトランジスタ２は、公知のLDD構造を具えたトランジスタと比較し、それが必要とする基板面積は小さいため、トランジスタ排列の密度をより高めることができる。
さらに、製造工程において、本発明第二好ましい実施例の低ホットキャリア効果を具えたトランジスタ２は「イオン扶植」と「高温混雑活性化」等の高価な製造工程を使用せず、且つ使用の必要があるフォトマスクも少なくて済むため、本発明第二好ましい実施例の低ホットキャリア効果を具えたトランジスタ２は製造コストを低減可能で、歩留を向上させることができる。
【００２９】
次に図４、５に示すように、本発明第二好ましい実施例の低ホットキャリア効果を具えたトランジスタ２の製造工程は以下のステップを含む。
ステップ(a)：ガラス基板２１を提供する。
ステップ(b)：スパッタリング或いは蒸着の方式により一層のアルミニウムを該ガラス基板２１の表面に積層させ、且つフォトリソグラフィー技術を利用し、該ゲート電極層２２の範囲を定義する。さらにエッチング技術を利用し、該ゲート電極層２２のパターンをエッチングする。
ステップ(c)：PECVDの方式を利用し、ゲート絶縁層２３をゲート電極層２２とガラス基板２１の表面に積層させる。さらにPECVDの方式を利用し、通路層２４をゲート絶縁層２３の表面に積層させる。続いて別の製造工程パラメーターのPECVD方式を使用し、高抵抗値補償層２５を通路層２４の表面に積層させ、該高抵抗値補償層２５の電気抵抗値を該通路層２４の電気抵抗値より大きくする。続いて、PECVDの方式を利用し、HD半導体層２６を該高抵抗値補償層２５の表面に積層させる。
ステップ(d)：スパッタリング或いは蒸着の方式により一層の銅を該HD半導体層２６の表面に積層させ、さらにフォトリソグラフィー技術を利用し、ソース金属層２７とドレーン金属層２８の範囲を定義する。且つエッチング技術を利用し、該ソース金属層２７と該ドレーン金属層２８のパターンをエッチングする。
ステップ(e)：フォトリソグラフィー技術を利用し、トランジスタの作用面積の範囲を定義し、且つエッチング技術を利用し作用面積のパターンを定義する。
ステップ(f)：エッチング技術を利用し該ソース金属層２７と該ドレーン金属層２８間のHD半導体層２６を除去し、第一HD半導体層２６１と第二HD半導体層２６２を形成する。
ステップ(g)：ヒーターチューブを利用し焼結プロセスを行い、該ソース金属層２７及び該ドレーン金属層２８とHD半導体層２６(すなわち、該第一HD半導体層２６１と該第二HD半導体層２６２)間のオーム接触を強化する。
【００３０】
さらに図３に示すように、本発明第三好ましい実施例の低ホットキャリア効果を具えたトランジスタ２の構造は、本発明第一好ましい実施例の低ホットキャリア効果を具えたトランジスタ２構造とほぼ同一である。両者の差異はゲート電極層２２、ソース金属層２７、ドレーン金属層２８の材質の差異にある。本好ましい実施例では、ゲート電極層２２、ソース金属層２７、ドレーン金属層２８の材質はモリブデンとタングステンの合金である。
【００３１】
本発明第三好ましい実施例の低ホットキャリア効果を具えたトランジスタ２の構造は、本発明第一好ましい実施例の低ホットキャリア効果を具えたトランジスタ２構造とほぼ同一であるため、「高電流」或いは「高電圧」の操作環境内でも、同様に本発明第三好ましい実施例の低ホットキャリア効果を具えたトランジスタ２はトランジスタ性能を減退させる「ホットキャリア効果」発生の確率を大幅に減少させることができる。且つ、本発明第三好ましい実施例の低ホットキャリア効果を具えたトランジスタ２では「ホットキャリア効果」が発生しても、それのトランジスタ性能に対する影響は非常に限定されている。よって、本発明第三好ましい実施例の低ホットキャリア効果を具えたトランジスタ２は「高電流」或いは「高電圧」の操作環境内での使用寿命を、一般のトランジスタより延長することができる。
【００３２】
同様に公知のLDD構造を具えたトランジスタと比較し、本発明第三好ましい実施例の低ホットキャリア効果を具えたトランジスタは大部分の「ドレーン/ソース電位差」の高抵抗値補償層２５の分担において、該通路層２４の上表面に位置し、且つ、該通路層２４とセルフ調整を達成する。よって該高抵抗値補償層２５は別に基板の面積を占拠することはない。こうして本発明第三好ましい実施例の低ホットキャリア効果を具えたトランジスタ２は、公知のLDD構造を具えたトランジスタと比較し、それが必要とする基板面積は小さいため、トランジスタ排列の密度をより高めることができる。
さらに、製造工程において、本発明第三好ましい実施例の低ホットキャリア効果を具えたトランジスタ２は「イオン注入」と「高温ドープ活性化」等の高価な製造工程を使用せず、且つ使用の必要があるフォトマスクも少なくて済むため、本発明第三好ましい実施例の低ホットキャリア効果を具えたトランジスタ２は製造コストを低減可能で、歩留を向上させることができる。
【００３３】
次に図４、５に示すように、本発明第三好ましい実施例の低ホットキャリア効果を具えたトランジスタ２の製造工程は以下のステップを含む。
ステップ(a)：ガラス基板２１を提供する。
ステップ(b)：スパッタリング或いは蒸着方式により一層のアルミニウムを該ガラス基板２１の表面に積層させ、且つフォトリソグラフィー技術を利用し、該ゲート電極層２２の範囲を定義する。さらにエッチング技術を利用し、該ゲート電極層２２のパターンをエッチングする。
ステップ(c)：PECVDの方式を利用し、ゲート絶縁層２３をゲート電極層２２とガラス基板２１の表面に積層させる。さらにPECVDの方式を利用し、通路層２４をゲート絶縁層２３の表面に積層させる。続いて別の製造工程パラメーターのPECVD方式を使用し、高抵抗値補償層２５を通路層２４の表面に積層させ、該高抵抗値補償層２５の電気抵抗値を該通路層２４の電気抵抗値より大きくする。続いて、PECVDの方式を利用し、HD半導体層２６を該高抵抗値補償層２５の表面に積層させる。
ステップ(d)：スパッタリング或いは蒸着の方式により一層のモリブデンとタングステンの合金を該HD半導体層２６の表面に積層させ、さらにフォトリソグラフィー技術を利用し、ソース金属層２７とドレーン金属層２８の範囲を定義する。且つエッチング技術を利用し、該ソース金属層２７と該ドレーン金属層２８のパターンをエッチングする。
ステップ(e)：フォトリソグラフィー技術を利用し、トランジスタの作用面積の範囲を定義し、且つエッチング技術を利用し作用面積のパターンを定義する。
ステップ(f)：エッチング技術を利用し該ソース金属層２７と該ドレーン金属層２８間のHD半導体層２６を除去し、第一HD半導体層２６１と第二HD半導体層２６２を形成する。
ステップ(g)：ヒーターチューブを利用し焼結プロセスを行い、該ソース金属層２７及び該ドレーン金属層２８とHD半導体層２６(すなわち、該第一HD半導体層２６１と該第二HD半導体層２６２)間のオーム接触を強化する。
【図面の簡単な説明】
【００３４】
【図１】公知のLDD構造を具えたトランジスタの表示図である。
【図２】公知のLDD構造を具えたトランジスタの起動電流が操作時間に従い変化する様子の表示図である。
【図３】本発明第一好ましい実施例のトランジスタの表示図である。
【図４】本発明第一好ましい実施例の低ホットキャリア効果を具えたトランジスタの製造工程の表示図である。
【図５】本発明第一好ましい実施例の低ホットキャリア効果を具えたトランジスタの製造工程の表示図である。
【図６】本発明第一好ましい実施例の低ホットキャリア効果を具えたトランジスタの起動電流が操作時間に従い変化する様子の表示図である。
【図７】本発明第一好ましい実施例の低ホットキャリア効果を具えたトランジスタのゲート電圧とドレーン電流の異なる操作時間における関係の表示図である。
【図８】図７のゲート電圧が2〜10ボルト間における拡大表示図である。
【符号の説明】
【００３５】
１  トランジスタ
１１  ガラス基板
１３  ゲート絶縁層
１４  通路層
１５  LDD区域
１６  HDD区域
１７  ゲート電極層
２  トランジスタ
２１  ガラス基板
２２  ゲート電極層
２３  ゲート絶縁層
２４  通路層
２５  高抵抗値補償層
２６  HD半導体層
２７  ソース金属層
２６１  第一HD半導体層
２６２  第二HD半導体層
２８  ドレーン金属層
【図１】
2008010802.tif 000003
【図２】
2008010802.tif 000004
【図３】
2008010802.tif 000005
【図４】
2008010802.tif 000006
【図５】
2008010802.tif 000007
【図６】
2008010802.tif 000008
【図７】
2008010802.tif 000009
【図８】
2008010802.tif 000010