(57)【要約】【課題】低誘電率絶縁材料を含む層間絶縁膜において、層間絶縁膜の機械的強度や耐圧を維持しつつ配線間容量を低減した配線構造を提供する。【解決手段】層間絶縁膜に配線層が埋め込まれた配線構造において、配線層に隣接する層間絶縁膜が、拡散防止膜、多孔質絶縁膜、およびキャップ膜の３層構造からなり、キャップ膜がＳｉＯＣまたはＳｉＯ２からなる。また、かかる配線構造の製造方法が、第１キャップ膜を選択的にエッチングするエッチング工程と、半導体基板の上面を覆うように、ＳｉＯＣまたはＳｉＯ２からなる第２キャップ膜を形成する工程とを含む。【選択図】図１
2008300385.tif 000002
【特許請求の範囲】
【請求項１】
層間絶縁膜に配線層が埋め込まれた配線構造であって、
配線層に隣接する層間絶縁膜が、拡散防止膜、多孔質絶縁膜、およびキャップ膜の３層構造からなり、
該キャップ膜がＳｉＯＣまたはＳｉＯ２からなることを特徴とする配線構造。
【請求項２】
上記キャップ膜が、上記配線層を覆う拡散防止膜を兼ねることを特徴とする請求項１に記載の配線構造。
【請求項３】
上記多孔質絶縁膜の上面より上部に突出した配線層の高さが、１０ｎｍ以上であることを特徴とする請求項１または２に記載の配線構造。
【請求項４】
上記多孔質絶縁膜が、ポーラスＳｉＯＣからなり、上記拡散防止膜が、ＳｉＣ、ＳｉＣＮ、またはＳｉＮからなることを特徴とする請求項１〜３のいずれかに記載の配線構造。
【請求項５】
半導体基板上に、絶縁膜を形成する工程と、
該絶縁膜上に、拡散防止膜、多孔質絶縁膜、およびＳｉＯＣまたはＳｉＯ２からなる第１キャップ膜を順次形成する工程と、
該第１キャップ膜から該多孔質絶縁膜を通って該拡散防止膜に至る孔部を形成する工程と、
該半導体基板の上に、バリアメタル層を形成し、更に、孔部を埋めるように配線金属層を形成する工程と、
該配線金属層と該バリアメタル層を、該第１キャップ膜が露出するまで上方からエッチングして膜厚を減じ、該開口部に埋め込まれるようにバリアメタル層と配線金属層とを残して配線層とする工程と、
該第１キャップ膜を選択的にエッチングするエッチング工程と、
該半導体基板の上面を覆うように、ＳｉＯＣまたはＳｉＯ２からなる第２キャップ膜を形成する工程とを含むことを特徴とする配線構造の製造方法。
【請求項６】
上記エッチング工程が、ＣＦ系ガスを用いたドライエッチングにより上記第１キャップ膜を選択的に除去する工程であることを特徴とする請求項５に記載の配線構造の製造方法。
【請求項７】
上記エッチング工程が、上記多孔質絶縁膜のエッチング量を１００ｎｍ以下に抑えながら、該多孔質絶縁膜の上の上記第１キャップ膜を選択的にエッチングする工程であることを特徴とする請求項５または６に記載の配線構造の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線構造およびその製造方法に関し、特に、配線間容量を低減した配線構造およびその製造方法に関する。
【背景技術】
【０００２】
半導体装置の微細化にともない配線層のピッチが小さくなり、隣接する配線間容量の増加に起因する信号応答速度の遅延が問題となっている。これに対して、テクノロジーノードが６５ｎｍ程度の微細構造では、隣接する配線間容量を低くするために、層間絶縁膜に例えばＳｉＯＣからなるポーラス低誘電率（Ｌｏｗ−ｋ）膜が用いられる。このような微細構造では、半導体素子を覆う絶縁膜上に、ＳｉＣからなるＣｕ拡散防止膜、ポーラスＳｉＯＣからなる低誘電率（Ｌｏｗ−ｋ）絶縁膜、ＳｉＣＯからなるキャップ膜（ｋは約３．５）からなる積層構造が形成され、この積層構造に設けられた孔部にＴｉＮからなるバリアメタルとＣｕからなる金属層からなる配線層が設けられている。
【０００３】
かかる微細構造では、隣接する配線間の層間絶縁膜が、Ｃｕ拡散防止膜／低誘電率絶縁膜／キャップ膜の３層構造からなり、更に、配線間容量を低くするためには、低誘電率絶縁膜をよりポーラス（低密度）にする必要がある。
【非特許文献１】S.M.Jang et al., Prov. VLSI, pp.18 (2002)
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、低誘電率絶縁膜を更にポーラスにすると、低誘電率絶縁膜の機械的強度や耐圧が低下するため、ポーラス化による配線間容量の低減には限界があった。
これに対して、発明者が検討したところ、このようなＣｕ拡散防止膜／低誘電率絶縁膜／キャップ膜の３層構造からなる層間絶縁膜では、Ｃｕ拡散防止膜やキャップ膜のフリンジ容量（Ｃｕ拡散防止膜やキャップ膜を通して、隣接する配線層に容量結合する配線層端部の容量）が大きいことがわかった。このため、低誘電率絶縁膜をポーラス化する代わりに、フリンジ容量を小さくすることにより、配線間容量を低減できることを見出し、本発明を完成した。
【０００５】
即ち、本発明は、低誘電率絶縁材料を含む層間絶縁膜において、層間絶縁膜の機械的強度や耐圧を維持しつつ配線間容量を低減した配線構造を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、層間絶縁膜に配線層が埋め込まれた配線構造であって、配線層に隣接する層間絶縁膜が、拡散防止膜、多孔質絶縁膜、およびキャップ膜の３層構造からなり、キャップ膜がＳｉＯＣまたはＳｉＯ２からなることを特徴とする配線構造である。
【０００７】
また、本発明は、半導体基板上に、絶縁膜を形成する工程と、絶縁膜上に、拡散防止膜、多孔質絶縁膜、およびＳｉＯＣまたはＳｉＯ２からなる第１キャップ膜を順次形成する工程と、第１キャップ膜から多孔質絶縁膜を通って拡散防止膜に至る孔部を形成する工程と、半導体基板の上に、バリアメタル層を形成し、更に、孔部を埋めるように配線金属層を形成する工程と、配線金属層とバリアメタル層を、第１キャップ膜が露出するまで上方からエッチングして膜厚を減じ、開口部に埋め込まれるようにバリアメタル層と配線金属層とを残して配線層とする工程と、第１キャップ膜を選択的にエッチングするエッチング工程と、半導体基板の上面を覆うように、ＳｉＯＣまたはＳｉＯ２からなる第２キャップ膜を形成する工程とを含むことを特徴とする配線構造の製造方法でもある。
【発明の効果】
【０００８】
本発明によれば、層間絶縁膜の機械的強度や耐圧を維持しつつ、信号応答速度の遅延を防止した配線構造の提供が可能となる。
【発明を実施するための最良の形態】
【０００９】
以下に、図面を参照しながら、本発明の好適な実施の形態について説明する。なお、以下の説明では、「上」、「下」、「左」、「右」およびこれらの用語を含む名称を適宜使用するが、これらの方向は図面を参照した発明の理解を容易にするために用いるものであり、実施形態を上下反転、あるいは任意の方向に回転した形態も、当然に本願発明の技術的範囲に含まれる。
【００１０】
図１は、全体が１００で表される、本発明の実施の形態にかかる半導体装置の断面図である。半導体装置１００は、例えばトランジスタのような半導体素子１０を含む。半導体素子１０は、シリコン基板１を含み、シリコン基板１の上には、例えば酸化シリコンからなるゲート絶縁膜２を介して、例えばアルミニウムからなるゲート電極３が設けられている。ゲート電極３の側壁には、例えば酸化シリコンからなるサイドウォール４が設けられている。また、シリコン基板１には、ゲート電極３を挟むようにソース／ドレイン領域５が設けられている。半導体素子１０の上は、例えば酸化シリコンからなる層間絶縁膜１１で覆われている。
【００１１】
層間絶縁膜１１の上には、例えばＳｉＣからなる拡散防止膜１２が設けられている。拡散防止膜１２には、ＳｉＣの他にＳｉＣＯ、ＳｉＣＮ、ＳｉＮ等を用いることができ、誘電率ｋは約３．２〜８．０、膜厚は約２５ｎｍである。
【００１２】
拡散防止膜１２の上には、例えばポーラスＳｉＯＣからなる低誘電率（ｌｏｗ−ｋ）絶縁膜（多孔質絶縁膜）１３が設けられている。低誘電率絶縁膜１３の誘電率は約２．７以下であり、膜厚は約１００〜１５０ｎｍである。ポーラスＳｉＯＣは、ＳｉＯＣ材料中に多数の気泡を形成し、誘電率を空気（ｋ＝１）に近づけるものであり、導入される気泡の量により誘電率が調整できる。
【００１３】
拡散防止膜１２および低誘電率絶縁膜１３の中には、層間絶縁膜１１の表面が露出するように孔部２０が設けられている。孔部２０の中には、例えばＴａからなるバリアメタル層２１と例えばＣｕからなる金属層２２が設けられている。バリアメタル層２１と金属層２２から、配線層２５が形成される。バリアメタル層２１には、Ｔａの他にＴａＮ、Ｔｉ、ＴｉＮ等を用いても構わない。バリアメタル層２１および金属層２２からなる配線層２５の上端は、低誘電率絶縁膜１３の表面より、例えば１０ｎｍ程度突出している。
【００１４】
低誘電率絶縁膜１３および配線層２５を覆うように、ＳｉＣからなり拡散防止膜を兼ねたキャップ膜３０が設けられている。キャップ膜３０は、配線層２５の側面および上面を覆うように形成されている。
【００１５】
このように、本実施の形態にかかる半導体装置１００では、低誘電率絶縁膜１３の上の、配線層２５の間には、例えばＳｉＯ２やＳｉＯＣからなるキャップ膜３０が設けられ、その誘電率は約２．８〜４．０程度であり、好ましくは２．８〜３．０程度である。
【００１６】
次に、図２を参照しながら、本実施の形態にかかる半導体装置の製造方法について説明する。図２中、図１と同一符号は同一又は相当箇所を示し、層間絶縁膜１１の下部に形成される半導体素子１０については省略してある。かかる製造方法は、以下の工程１〜７を含む。
【００１７】
工程１：図２（ａ）に示すように、半導体素子（図示せず）の上に、例えば酸化シリコンからなる層間絶縁膜１１を、ＣＶＤ法を用いて堆積する。
続いて、例えばＳｉＣからなる拡散防止膜１２、ポーラスＳｉＯＣからなる低誘電率絶縁膜１３を順次形成する。拡散防止膜１２、低誘電率絶縁膜１３の形成には、例えばＰＥ−ＣＶＤ（Plasma Enhanced-CVD）法のようなＣＶＤ法が用いられる。
更に、低誘電率絶縁膜１３の上に、例えばＳｉＯ２やＳｉＯＣからなるキャップ絶縁膜（第１キャップ膜）１４がＣＶＤ法で形成される。キャップ絶縁膜１４の上には、アルミニウム等の配線金属１５を形成し、更に、レジストマスク１６を形成する。そして、レジストマスク１６を用いて、配線金属１５のパターニングを行う。
【００１８】
工程２：図２（ｂ）に示すように、配線金属１５をパターニングしたレジストマスク１６を用いて、キャップ絶縁膜１４、低誘電率絶縁膜１３、および拡散防止膜１２をエッチングし、孔部２０を形成する。エッチングは、例えばドライエッチングで行われ、低誘電率絶縁膜１３に比較してエッチング速度の遅い拡散防止膜１２が、エッチングストッパ層として働く。エッチングは、層間絶縁膜１１の表面が露出するまで行われる。
【００１９】
工程３：図２（ｃ）に示すように、Ｈ２／Ｈｅ混合ガスを用いたプラズマアッシングにより、レジストマスク１６および不要な配線金属１５を除去する。かかるアッシング工程では低誘電率絶縁膜１３の表面はキャップ絶縁膜１４に覆われているため、低誘電率絶縁膜１３にはダメージが入らない。
【００２０】
工程４：図２（ｄ）に示すように、全面を覆うように、例えばＴｉからなるバリアメタル層２１を形成した後、例えばＣｕからなる金属配線層２２を、孔部２０を埋めるように形成する。バリアメタル層２１、金属配線層２２の形成には、スパッタ法や蒸着法が用いられる。
【００２１】
工程５：図２（ｅ）に示すように、ＣＭＰ法を用いて、バリアメタル層２１、金属配線層２２を上面から研磨除去し、孔部２０に埋め込まれるようにバリアメタル層２１、金属配線層２２を残す。研磨除去工程は、低誘電率絶縁膜１３にキャップ絶縁膜１４が残った状態で終了する。これにより研磨除去工程で低誘電率絶縁膜１３にダメージが入るのを防止できる。
【００２２】
工程６：図２（ｆ）に示すように、例えばＣＦ４、ＣＣｌ２Ｆ２等のＣＦ系ガスを用いたドライエッチングにより、キャップ絶縁膜１４を選択的に除去する。かかるキャップ絶縁膜１４のエッチング工程では、下地の低誘電率絶縁膜１３の表面もエッチングされるが、エッチング量は少量であり、１００ｎｍ以下である。低誘電率絶縁膜１３の表面より上部に突出した配線層２５の高さは、少なくとも１０ｎｍである。
【００２３】
工程７：図２（ｇ）に示すように、低誘電率絶縁膜１３の表面をＮＨ３プラズマで処理した後、例えばＣＶＤ法を用いてＳｉＯ２やＳｉＯＣからなるキャップ膜（第２キャップ膜）３０を形成する。キャップ膜３０は、例えばＣｕからなる配線金属層２２から、Ｃｕ元素が拡散して移動するのを防止する拡散防止層としても機能する。
【００２４】
以上の工程により、図１に示すような、本実施の形態にかかる半導体装置１００が完成する。
【００２５】
図３は、本実施の形態にかかる半導体装置１００の断面写真であり、図２（ｇ）に相当する断面である。また、図４は、層間絶縁膜が下から順にＣｕ拡散防止膜／低誘電率絶縁膜／ＳｉＣＯキャップ膜の３層構造となっている従来構造の半導体装置の断面写真である。
【００２６】
図５は、本実施の形態にかかる半導体装置１００の配線層と、従来構造の半導体装置（層間絶縁膜が下から順にＣｕ拡散防止膜／低誘電率絶縁膜／ＳｉＣＯキャップ膜の３層構造）の配線層の、配線抵抗を示す。図５において、横軸は配線層のシート抵抗、縦軸は累積確率を示し、○で表すのが従来構造の半導体装置、△で表すのが本実施の形態にかかる半導体装置１００である。配線層の幅（Ｌ）と配線層の間隔（Ｓ）は共に１００ｎｍである。
【００２７】
図５から、半導体装置１００においても、配線層２０のシート抵抗は、従来構造の半導体装置と略一致していることがわかる。
【００２８】
図６は、本実施の形態にかかる半導体装置１００の配線層と、従来構造の半導体装置の配線層の、配線間容量の比較である。図６において、横軸は配線間隔の逆数、縦軸は配線間容量を示し、○で表すのが従来構造の半導体装置、△で表すのが本実施の形態にかかる半導体装置１００である。図６から分かるように、本実施の形態にかかる構造とすることにより、配線間容量を小さくできることがわかる。即ち、従来構造のＳｉＣＯキャップ膜（ｋ＝３．５）を除去し、代わりにＳｉＣからなるキャップ膜３０（ｋ＝２．８〜３．０）とすることにより、配線層の上端部におけるフリンジ容量を低減し、その結果、配線間容量を低減することができる。
【００２９】
特に、図５から分かるように配線層のシート抵抗は変化しないため、配線間容量の低減は、フリンジ容量の低減に起因していることがわかる。
【００３０】
図７は、信号応答速度の遅延を決定する配線抵抗（Ｒ）と配線間容量（Ｃ）の積算値（Ｒ×Ｃ）の値についての、本実施の形態にかかる半導体装置１００の配線層と、従来構造の半導体装置の配線層の比較を示す。図７において、横軸は積算値（Ｒ×Ｃ）、縦軸は累積確立を示し、○で表すのが従来構造の半導体装置、△で表すのが本実施の形態にかかる半導体装置１００である。配線層の幅（Ｌ）と配線層の間隔（Ｓ）は共に１００ｎｍである。
【００３１】
図７から分かるように、本実施の形態にかかる半導体装置１００では、従来構造の半導体装置より積算値（Ｒ×Ｃ）が小さくなる。この結果、信号応答速度の遅延を低減することができる。
【００３２】
以上のように、本実施の形態にかかる半導体装置１００では、従来構造の半導体装置と比較して、配線間容量を低減することができ、これにより、信号応答速度の遅延を低減することができる。これは、配線層の上端部において、配線層間に挟まれる層間絶縁膜を従来構造のＳｉＣＯからＳｉＣに換えて低誘電率の材料とすることにより、フリンジ容量を低減したことによる。
特に、配線層の上端部は電界が集中するため、この部分の誘電率を小さくすることにより、配線間容量を大幅に低減することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施の形態にかかる半導体装置の断面図である。
【図２】本発明の実施の形態にかかる半導体装置の製造工程の断面図である。
【図３】本発明の実施の形態にかかる半導体装置の断面写真である。
【図４】従来構造の半導体装置の断面写真である。
【図５】配線抵抗の比較である。
【図６】配線間容量の比較である。
【図７】配線抵抗（Ｒ）と配線間容量（Ｃ）の積算値（Ｒ×Ｃ）の比較である。
【符号の説明】
【００３４】
１  シリコン基板、２  ゲート絶縁膜、３  ゲート電極、４  サイドウォール、５  ソース／ドレイン領域、１０  半導体素子、１１  層間絶縁膜、１２  拡散防止膜、１３  低誘電率絶縁膜、２０  孔部、２１  バリアメタル層、２２  金属配線層、３０  キャップ膜、１００  半導体装置。
【図１】
2008300385.tif 000003
【図２】
2008300385.tif 000004
【図５】
2008300385.tif 000005
【図６】
2008300385.tif 000006
【図７】
2008300385.tif 000007
【図３】
2008300385.tif 000008
【図４】
2008300385.tif 000009