(57)【要約】  本明細書には、集積回路チップパッケージ１１０を形成するのに適した集積回路相互接続部１３２が記載されている。一例では、第１の回路２１２を含む第１の基板１１２と、第１の接点パッド２１４と、第１のピラー２３０と、第１のピラー保護層２８０と、第２の回路２０２を含む第２の基板１１４と、第１のピラー２３０に設けられ、第１の基板１１２を第２の基板１１４に電気的かつ機械的に接続するはんだボール２１６とを含む集積回路相互接続部１３２が提供される。第１の接点パッド２１４は第１の基板１１２に設けられ、第１の回路２１２に接続される。第１のピラー２３０は、第１の接点パッド２１４を覆うように電気的に設けられる。第１のピラー保護層２８０ははんだに対して疎液性であり、第１のピラー２３０の側方表面２６２に設けられる。【選択図】図２
2021501472.tif 000002
【特許請求の範囲】
【請求項１】
第１の回路を含む第１の基板と、
前記第１の基板に設けられ、前記第１の回路に接続された第１の接点パッドと、
前記第１の接点パッドを覆うように電気的に設けられた第１のピラーと、
前記第１のピラーの側方表面に設けられた第１のピラー保護層であって、前記第１のピラー保護層がはんだに対して疎液性である、第１のピラー保護層と、
第２の回路を含む第２の基板と、
前記第１のピラーに設けられ、前記第１の基板を前記第２の基板に電気的かつ機械的に接続するはんだボールと
を備える、集積回路相互接続部。
【請求項２】
前記第１のピラー保護層が、はんだに対して疎液性である無機パッシベーション材料を含む、請求項１に記載の集積回路相互接続部。
【請求項３】
前記第１のピラー保護層が硫化銅から形成された、請求項１に記載の集積回路相互接続部。
【請求項４】
前記第１のピラー保護層をＣｕｘＳｙと表現することができる、請求項３に記載の集積回路相互接続部。
【請求項５】
前記第１のピラー保護層がＣｕＳおよびＣｕＳ２のうちの少なくとも一方である、請求項３に記載の集積回路相互接続部。
【請求項６】
前記第１のピラー保護層が前記第１のピラーの下表面または上表面には形成されない、請求項１に記載の集積回路相互接続部。
【請求項７】
前記第１の基板がインターポーザである、請求項１に記載の集積回路相互接続部。
【請求項８】
前記第２の基板がＩＣダイである、請求項７に記載の集積回路相互接続部。
【請求項９】
前記第２の基板がパッケージ基板である、請求項７に記載の集積回路相互接続部。
【請求項１０】
前記第２の基板に設けられ、前記第２の基板に形成される前記第２の回路に接続された第２の接点パッドと、
前記第２の接点パッドを覆うように電気的に設けられた第２のピラーと、
前記第２のピラーの側方表面に設けられた第２のピラー保護層であって、前記第２のピラー保護層がはんだに対して疎液性である、第２のピラー保護層と
をさらに備える、請求項１に記載の集積回路相互接続部。
【請求項１１】
前記第２のピラー保護層が、はんだに対して疎液性である無機パッシベーション材料を含む、請求項１０に記載の集積回路相互接続部。
【請求項１２】
前記第２のピラー保護層が硫化銅から形成された、請求項１１に記載の集積回路相互接続部。
【請求項１３】
集積回路パッケージの相互接続部を形成する方法であって、
第１の基板に形成された第１の回路に接続されたピラーの上にはんだボールを堆積させることと、
前記はんだボールおよび前記ピラーを硫黄含有環境に曝露して、はんだに対して疎液性であるピラー保護層を前記ピラーの側方表面に形成することと、
前記第１の基板を第２の基板に取り付けることと、
前記はんだボールをリフローして、前記第１の基板を前記第２の基板に機械的かつ電気的に接続することと
を含む、方法。
【請求項１４】
前記はんだボールおよび前記ピラーをハロゲン含有環境に曝露して、前記はんだボールの曝露外面にはんだボール保護層を形成することをさらに含む、
請求項１３に記載の方法。
【請求項１５】
前記はんだボールおよび前記ピラーをハロゲン含有環境および硫黄含有環境に曝露することが同時に行われる、請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に記載の実装形態は、一般にチップのパッケージングに関し、詳細には、半導体装置のためのはんだバンプ構造体およびその製作方法に関する。
【背景技術】
【０００２】
より小さく軽量で小型の電子機器の需要が拡大していることにより、外形、およびマウント領域すなわち「実装面積」がより小さい半導体パッケージの需要が付随的に生じてきている。この需要への対応の１つが、半導体チップまたは「ダイス」を基板（たとえばＰＣＢまたはリードフレーム）に取付けおよび接続する「フリップチップ」法の開発であった。フリップチップマウントは、ダイのアクティブ表面にバンプ接点（たとえばはんだボール）を形成し、次いでダイを上下反対に反転または「フリップ」し、バンプ接点をリフロー（すなわちバンプ接点を溶融点まで加熱）し、基板上の対応するパッドにバンプ接点を融着させて、はんだ接合部を形成するものである。
【０００３】
フリップチップのマウントおよび接続方法では、熱機械的な信頼性が、エレクトロニクス業界のますますの懸念事項になっている。とりわけ、集積回路の相互接続部、たとえばはんだ接合部の信頼性は、こうしたマウントおよび接続方法をうまく適用するための最も重要な課題の１つである。しかし、知られている方法を使用して形成されたはんだ接合部はネッキングが生じやすく、これにより、はんだ接合部のクラックが生じることがある。半導体パッケージで利用されるインターポーザとダイとの間の頑強なはんだ接続部を形成することは、熱膨張が異なり、それによって熱応力サイクルによる高応力点でのクラックの望まれざる高い危険性が生じることにより、こうした小さいピッチでは特に困難である。
【発明の概要】
【０００４】
したがって、改善された集積回路相互接続部、および集積回路用の改善されたはんだ接合部を形成する方法が求められている。
【０００５】
本明細書には、集積回路チップパッケージを形成するのに適した集積回路相互接続部が、それを形成する方法とともに記載されている。一例では、第１の回路を含む第１の基板と、第１の接点パッドと、第１のピラーと、第１のピラー保護層と、第２の回路を含む第２の基板と、第１のピラーに設けられ、第１の基板を第２の基板に電気的かつ機械的に接続するはんだボールとを含む集積回路相互接続部が提供される。第１の接点パッドは第１の基板に設けられ、第１の回路に接続される。第１のピラーは、第１の接点パッドを覆うように電気的に設けられる。第１のピラー保護層ははんだに対して疎液性であり、第１のピラーの側方表面に設けられる。
【０００６】
別の例では、集積回路相互接続部は、ＩＣダイと、インターポーザと、インターポーザから延在する導電性ピラーと、ピラーに設けられ、ＩＣダイをインターポーザに電気的かつ機械的に接続するはんだボールとを含む。ピラー保護層が導電性ピラーの側方表面に設けられ、それを被覆する。ピラー保護層は、はんだに対して疎液性である材料で作成される。
【０００７】
別の例では、集積回路パッケージの相互接続部を形成する方法が提供される。方法は、第１の基板に形成された第１の回路に接続されたピラーの上にはんだボールを堆積させることと、はんだボールおよびピラーを硫黄含有環境に曝露して、はんだに対して疎液性であるピラー保護層をピラーの側方表面に形成することと、第１の基板を第２の基板に取り付けることと、はんだボールをリフローして、第１の基板を第２の基板に機械的かつ電気的に接続することとを含む。
【０００８】
本発明の上に列挙した特徴をより詳細に理解することができるように、上に簡単に要約した本発明のより具体的な説明を、実施形態を参照することによってなすことができ、これら実施形態のうちのいくつかは添付図面に示されている。しかし、添付図面は本発明の典型的な実施形態のみを示しており、したがって、本発明が同様に効果的な他の実施形態にも通じることができるよう、その範囲を限定するものと考えられるべきではないことに留意されたい。
【図面の簡単な説明】
【０００９】
【図１】はんだ相互接続部によってチップパッケージのインターポーザに接続された少なくとも１つの集積回路ダイを含む、集積チップパッケージを有する電子装置の正面概略図である。
【図２】図１のチップパッケージのダイにインターポーザを接続するはんだ相互接続部の部分断面の一実施形態を示す図である。
【図３Ａ】図３Ａ〜図３Ｅは、様々な製作段階の間のチップパッケージの一連の図である。
【図３Ｂ】図３Ａ〜図３Ｅは、様々な製作段階の間のチップパッケージの一連の図である。
【図３Ｃ】図３Ａ〜図３Ｅは、様々な製作段階の間のチップパッケージの一連の図である。
【図３Ｄ】図３Ａ〜図３Ｅは、様々な製作段階の間のチップパッケージの一連の図である。
【図３Ｅ】図３Ａ〜図３Ｅは、様々な製作段階の間のチップパッケージの一連の図である。
【図４】図１に示したチップパッケージ、またはＩＣ相互接続部を組み込む他のチップパッケージなどのチップパッケージを形成する方法の流れ図である。
【発明を実施するための形態】
【００１０】
理解を容易にするために、可能な場合には同一の参照符号を使用して、各図に共通する同一の要素を示している。ある実施形態の要素が他の実施形態に有利に組み込まれてもよいことが企図されている。
【００１１】
開示された技術の実施形態では、概して、チップパッケージの基板間に形成される改善されたはんだ相互接続部を有するチップパッケージ、およびその形成方法が提供される。チップパッケージは、少なくとも１つの集積回路（ＩＣ）ダイを含む。チップパッケージの基板は、ダイと、ダイがマウントされるパッケージ基板とを含み、任意選択でパッケージ基板とダイとの間に設けられるインターポーザを含む。以下の説明では、インターポーザとＩＣダイとの間の改善されたはんだ相互接続部が示される。しかし、改善されたはんだ相互接続部は、ＩＣダイをパッケージ基板に接続するはんだ接続部に、インターポーザをパッケージ基板に接続するために、または他のはんだ接続部に利用することもできる。具体的には、本明細書に記載のはんだ相互接続部は、ピラーへのはんだウィッキングに抵抗する、導電性ピラーに形成されるはんだウィッキング抵抗性コーティング（たとえばピラー保護層）により、ネッキングおよびクラックが生じにくい。ウィッキングが少ないと、より大きいはんだ体積がはんだボールに保持され、より頑強でクラックに耐える電気的かつ機械的な接続部が作成される。さらに、ピラー保護層を形成する処理は、有利なことに、はんだボールにはんだボール保護層を形成する方式で実施することができる。はんだボール保護層ははんだボールを酸化から保護し、リフロー処理中に容易に除去される。
【００１２】
ピラー保護層により、はんだ体積が減少することに関連した金属間（ＩＭＣ）の脆化が生じにくい、新規なＩＣ相互接続部が作成される。したがって、本発明のＩＣ相互接続部により、費用および製造の複雑性が低減されるとともに、より広範な動作条件にわたるより頑健で信頼性が高い信号伝送およびより良い装置性能がもたらされる。
【００１３】
ここで図１に目を向けると、例示的な電子装置１００が概略的に示されている。電子装置１００は、プリント回路基板（ＰＣＢ）１３６に接続された集積回路チップパッケージ１１０を含む。電子装置１００は、チップパッケージ１１０を組み込むコンピュータ、タブレット、携帯電話、スマートフォン、民生用機器、制御システム、現金自動預払機、プログラマブルロジックコントローラ、プリンタ、複写機、デジタルカメラ、テレビ、モニタ、ステレオ、ラジオ、レーダ、または他の装置でもよい。
【００１４】
チップパッケージ１１０は、少なくとも１つの集積回路（ＩＣ）ダイを含む。図１では、インターポーザ１１２によってパッケージ基板１２２に接続された複数のＩＣダイス１１４、１１６が示されている。チップパッケージ１１０は、ＩＣダイス１１４、１１６を被覆するオーバーモールド（図示せず）も有することができる。インターポーザ１１２は、当技術分野で一般に知られている基板貫通ビア（ＴＳＶ）または基板レスインターポーザ（ｓｕｂｓｔｒａｔｅ−ｌｅｓｓ  ｉｎｔｅｒｐｏｓｅｒ）でもよい。インターポーザ１１２は、ダイス１１４、１１６をパッケージ基板１２２の回路に電気的に接続するための回路を含む。インターポーザ１１２の回路は、アクティブまたはパッシブな回路素子を任意選択で含んでもよい。
【００１５】
ＩＣダイス１１４、１１６は、インターポーザ１１２の１つまたは複数の表面にマウントされる。ＩＣダイス１１４、１１６は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）などのプログラマブルロジックデバイス、メモリ装置、光学装置、プロセッサ、または他のＩＣロジック構造体でもよい。光学装置には、光検出器、レーザ、光源などが含まれる。図１に示されている実施形態では、ＩＣダイス１１４、１１６は、複数のはんだ相互接続部１１８によってインターポーザ１１２の上表面にマウントされている。はんだ相互接続部１１８により、各ＩＣダイ１１４、１１６の回路がインターポーザ１１２の回路に電気的に接続される。はんだ相互接続部１１８は、図２を参照して以下でより詳しく論じられる。
【００１６】
また、複数のはんだ相互接続部１３２を利用して、インターポーザ１１２の回路とパッケージ基板１２２の回路との間の電気的かつ機械的な接続部が形成される。はんだ相互接続部１３２は、「パッケージバンプ」または「Ｃ４バンプ」としても知られているはんだボールを使用して形成されてもよく、はんだ相互接続部１１８を参照して以下に説明されるように形成されてもよい。パッケージ基板１２２は、はんだ接続部、ワイヤボンディング、または他の適した技法を利用してＰＣＢ１３６にマウントおよび接続することができる。図１に示されている実施形態では、パッケージ基板１２２は、複数のはんだボール１３４を使用してＰＣＢ１３６にマウントされている。
【００１７】
インターポーザ１１２の回路により、はんだ相互接続部１１８が選択的なはんだ相互接続部１３２に接続され、したがって各ＩＣダイ１１４、１１６の選択的な回路がパッケージ基板１２２に接続され、それにより、チップパッケージ１１０が電子装置１００の内部にマウントされた後、ダイス１１４、１１６とＰＣＢ１３６との通信が可能になる。
【００１８】
上に論じたように、はんだ相互接続部１１８は、インターポーザ１１２をＩＣダイ１１４に機械的かつ電気的に接続するように構成されている。例示的なはんだ相互接続部１３２の一例を、図２を参照して以下により詳細に述べる。インターポーザ１１２をパッケージ基板１２２に接続する他のはんだ相互接続部１３２も同様に構築することができる。
【００１９】
図２は、隣接する２つの基板を接続するはんだ相互接続部１１８のうちの１つを示す、チップパッケージ１１０の部分断面図である。図２に示されている例では、第１の基板がＩＣダイ１１４として示されており、第２の基板がインターポーザ１１２として示されている。ＩＣダイ１１６は、他のはんだ相互接続部１１８により、同じ方式でインターポーザ１１２に接続させることができる。はんだ相互接続部１１８は、ＩＣダイ１１４の回路２０２とインターポーザ１１２の回路２１２との間の、頑強で信頼性が高い高速信号伝送を可能にするように構成されている。
【００２０】
ダイ１１４はダイ本体２３６を有し、そこを通って回路２０２が形成される。回路２０２は、ダイ１１４の本体２３６を構成する複数の金属層および誘電体層を使用して形成される。上に論じたように、ダイ１１４の回路２０２は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）などのロジックデバイス、メモリ装置、光学装置、プロセッサ、または他のＩＣロジック構造体として構成することができる。図１に示してあるように、回路２０２は、ダイ１１４の下側に設けられたはんだ相互接続部１１８に接続される。回路２０２は、ダイ１１４の下側に形成された接点パッド２０４を末端とする。接点パッド２０４は、銅、または他の適した導体から形成することができる。
【００２１】
任意選択のパッシベーション層（図示せず）も、ダイ１１４の下側を覆うように設けられる場合がある。パッシベーション層は開口を含み、そこから接点パッド２０４が露出させられる。パッシベーション層は、窒化ケイ素または他の適した材料の層でもよい。窒化ケイ素の層は、化学蒸着（ＣＶＤ）処理を使用して堆積されてもよい。
【００２２】
はんだマスク２１０が、ダイ１１４の下側に設けられる。パッシベーション層が存在するとき、はんだマスク２１０はパッシベーション層上に堆積される。はんだマスク２１０は開口を含み、そこから接点パッド２０４が露出させられる。はんだマスク２１０は、写真現像可能材料の１つまたは複数の層から形成されてもよい。はんだマスク２１０を形成するのに適した写真現像可能材料には、アクリルもしくはポリイミドのプラスチック写真現像可能材料、液状写真現像可能材料、写真現像可能ドライフィルム、または別法として、ダイ１１４の下側にシルクスクリーン印刷もしくはスピンコーティングされるエポキシ樹脂が含まれる。はんだマスク２１０を構成する写真現像可能材料は、フォトリソグラフィ技法を使用してパターン形成されてもよい。
【００２３】
任意選択で、はんだマスク２１０に形成された開口を介して、アンダーバンプメタル（ＵＢＭ）層２１８が接点パッド２０４に形成されてもよい。ＵＢＭ層２１８は、接着層、バリア層、および導電性シード層のうちの１つまたは複数を含むことができる。ＵＢＭ層２１８を形成するのに適した接着材料およびバリア材料には、チタン、チタンタングステン（ＴｉＷ）、ニッケル（Ｎｉ）、ニッケルバナジウム（ＮｉＶ）、および／またはクロム（Ｃｒ）が含まれるが、これらに限定はされない。一例では、ＵＢＭ層２１８は、接点パッド２０４とその上に形成される導電性ピラー２０６との間の接着および信号伝達を強化するように構成される。いくつかの実装形態では、ＵＢＭ層２１８は導電性シード層であるか、または導電性シード層を含む。たとえば、ＵＢＭ層２１８は、導電性ピラー２０６を堆積させる前に接着層／バリア層を覆うように形成された導電性シード層を含むことができる。例示的な導電性シード層材料には、銅およびチタンが含まれる。導電性シード層材料を堆積させるための例示的な処理には、電気化学めっき（ＥＣＰ）処理、無電解めっき処理、およびＰＶＤ処理が含まれる。
【００２４】
導電性ピラー２０６は、ＵＢＭ層２１８の上に形成されるか、または任意選択のＵＢＭ層２１８を有しない実施形態では、はんだマスク２１０の開口を介して接点パッド２０４の上に直に形成される。導電性ピラー２０６は、銅、または他の適した導電性材料から製作することができる。導電性ピラー２０６は、下表面２７０、側方表面２７２、および上表面２７４を含む。図２に示されている例では、ピラー２０６の下表面２７０は、ＵＢＭ層２１８の上に直に堆積されている。上表面２７４は、任意選択のめっき層（図示せず）を含んでもよい。任意選択のめっき層は、数ある材料の中でも、銅およびニッケルのうちの少なくとも一方から形成することができる。
【００２５】
導電性ピラー２０６の側方表面２７２には、ピラー保護層２８０が設けられる。図２の例では、ピラー保護層２８０は、導電性ピラー２０６の側方表面２７２全体を被覆する。ピラー保護層２８０は、はんだに対して疎液性の無機パッシベーション材料から形成される。たとえば、はんだは、ピラー保護層２８０の疎液性パッシベーション材料の表面との間に、９０〜１８０度の間である接触角度を形成することができる。一例では、ピラー保護層２８０は硫化銅から形成される。硫化銅の式は一般にＣｕｘＳｙであり、上式においては、数ある中でもＣｕＳやＣｕＳ２など、ＸおよびＹは負でない整数である。ピラー保護層２８０は、下表面２７０および上表面２７４には形成されない。別の言い方をすれば、図２に描写した例に示されているピラー保護層２８０は側方表面２７２にのみ設けられ、下表面２７０および上表面２７４にはピラー保護層２８０がない。
【００２６】
上に論じたように、図２に示されている第２の基板はインターポーザ１１２である。インターポーザ１１２はインターポーザ本体２２６を有し、そこを通って回路２１２が形成される。回路２１２は、インターポーザ１１２の本体２２６を構成する複数の金属層および誘電体層を使用して形成される。インターポーザ１１２の本体２２６の上表面は、一般に誘電体層から形成される。図１に示されているように、回路２１２は、インターポーザ１１２の下側に設けられたはんだ相互接続部１３２に接続される。回路２１２も、インターポーザ１１２の上表面に形成された接点パッド２１４を末端とする。接点パッド２１４は、銅、または他の適した導体から形成することができる。
【００２７】
図示されていないが、任意選択のパッシベーション層が、インターポーザ１１２の上表面に形成される接点パッド２１４を覆って設けられてもよい。パッシベーション層は開口を含み、そこから接点パッド２１４が露出させられる。パッシベーション層は、窒化ケイ素、または上述のような他の適した材料の層でもよい。
【００２８】
はんだマスク２２０は、存在するときパッシベーション層の上に設けられるか、または図２に示されているようにパッシベーション層を含まない例では、インターポーザ１１２の上表面に直に設けられる。はんだマスク２２０は開口を含み、そこから接点パッド２１４が露出させられる。はんだマスク２２０は上述のように形成することができる。
【００２９】
任意選択で、はんだマスク２１０に形成された開口を介して、アンダーバンプメタル（ＵＢＭ）層２２８が接点パッド２１４に形成されてもよい。ＵＢＭ層２２８は、上に論じたＵＢＭ層２１８に関連して上に論じたように製作することができる。
【００３０】
導電性ピラー２３０は、ＵＢＭ層２２８の上に形成されるか、または任意選択のＵＢＭ層を有しない実施形態では、はんだマスク２２０の開口を介して接点パッド２１４の上に直に形成される。導電性ピラー２３０は、導電性ピラー２０６に関連して上に論じたように製作することができる。
【００３１】
導電性ピラー２３０は、下表面２６０、側方表面２６２、および上表面２６４を含む。図２に示されている例では、ピラー２３０の下表面２６０は、ＵＢＭ層２２８の上に直に堆積されている。上表面２６４は、任意選択のめっき層（図示せず）を含んでもよい。
【００３２】
導電性ピラー２３０の側方表面２６２には、ピラー保護層２８０が設けられる。一例では、ピラー保護層２８０は、上に論じたピラー２０６に設けられるピラー保護層２８０に関連して説明したような硫化銅から形成される。ピラー保護層２８０は、ピラー２３０の下表面２６０および上表面２６４には形成されない。別の言い方をすれば、図２に描写した例に示されているピラー保護層２８０は側方表面２６２にのみ設けられ、ピラー２３０の下表面２６０および上表面２６４にはピラー保護層２８０がない。
【００３３】
はんだボール２１６により、ダイ１１４から延在する導電性ピラー２０６の上表面２７４とインターポーザ１１２から延在する導電性ピラー２３０の上表面２６４とが電気的かつ機械的に接続される。はんだボール２１６およびピラー２３０により、接点パッド２０４、２１４を介してダイ１１４の回路２０２をインターポーザ１１２の回路２１２に接続する、電気的なはんだ相互接続部１１８が完成する。一例では、はんだボール２１６は、スズおよび銀（Ｓｎ−Ａｇ）、または他の適した材料を含む鉛フリーはんだから構成される。
【００３４】
ピラー保護層２８０の材料ははんだボール２１６を構成するはんだによって濡れないので、はんだボール２１６の堆積中およびはんだボール２１６によるピラー２０６、２３０の接続中、有利なことに、ピラー保護層２８０により、はんだボール２１６からのはんだが側方表面２６２、２７２にウィッキングすることが防止される。有利なことに、ウィッキングの防止によってはんだボール２１６の体積が維持され、したがってリフロー後のネッキング、ボイド、クラック、およびＩＭＣの脆化の可能性が低減される。したがって、はんだ相互接続部１１８により、ダイス１１４、１１６とインターポーザ１１２との間の電気的かつ機械的な頑強な接続部が提供され、したがってチップパッケージ１１０のパッド２０４、２１４と回路２０２、２１２との間の信頼性が高い効率的な高速信号伝達が可能になる。さらに、相互接続部１３２も、チップパッケージ１１０のインターポーザ１１２とパッケージ基板１２２との間に同様に形成することができる。
【００３５】
図４は、図１に示したチップパッケージ１１０、またははんだ相互接続部１１８および／もしくははんだ相互接続部１３２などのＩＣ相互接続部を組み込む他のチップパッケージなどのチップパッケージを形成する方法４００の流れ図である。図３Ａ〜図３Ｅは、方法４００に関連付けられた様々な製作段階の間のチップパッケージ１１０の一連の図である。図３Ａ〜図３Ｅの順序は相互接続部１１８の形成を示しているが、同じ方法４００を利用して相互接続部１３２が形成されてもよい。
【００３６】
ここで図３Ａおよび図４を参照すると、方法４００は、第１の基板にはんだマスクを形成することにより、工程４０２において開始する。上に論じたように、第１の基板はダイでもよく、インターポーザでもよく、パッケージ基板でもよい。はんだマスクは、アクリルまたはポリイミドのプラスチック写真現像可能材料、液状写真現像可能材料、写真現像可能ドライフィルムなどの写真現像可能材料でもよい。別法として、はんだマスクは、第１の基板にシルクスクリーン印刷またはスピンコーティングされたエポキシ樹脂でもよい。図３Ａに示されている例では、はんだマスク２２０は開口３０４を含み、そこから導電性接点パッド２１４の上表面３０６の一部が露出させられる。開口３０４は、フォトリソグラフィ技法を使用して、はんだマスク２２０を構成する写真現像可能材料に形成されてもよい。はんだマスク２２０の一部３０２が上表面３０６に設けられ、開口３０４の境界を画定しており、したがって、接点パッド２１４の側方表面は、はんだマスク２２０によって完全に被覆される。
【００３７】
図３Ｂに示されているように、工程４０４では、任意選択のアンダーバンプメタル（ＵＢＭ）層２２８を、はんだマスク２２０に形成された開口３０４から露出する導電性パッド２１４の上に形成する。ＵＢＭ層２２８は、接着層、バリア層、および導電性シード層のうちの１つまたは複数を含む。ＵＢＭ層２２８は、チタン、チタンタングステン（ＴｉＷ）、ニッケル（Ｎｉ）、ニッケルバナジウム（ＮｉＶ）、クロム（Ｃｒ）、および銅（Ｃｕ）のうちの１つまたは複数の層から製作されてもよい。ＵＢＭ層２２８は、めっき、電気化学ＥＣＰめっき、無電解めっき、ＰＶＤ、または他の適した処理によって堆積させることができる。
【００３８】
工程４０６では、図３Ｃに示されるように、導電性ピラー２３０をＵＢＭ層２２８の上に形成する。ＵＢＭ層２２８が存在しない場合、導電性ピラー２３０は、はんだマスク２２０に形成された開口３０４から露出する接点パッド２１４の露出表面３０６に直に形成される。導電性ピラー２３０は、銅、または他の適した導電性材料から製作することができる。ピラー２３０を構成する導電性材料は、めっき、ＰＶＤ、または他の適した処理によって堆積されてもよい。導電性ピラー２３０は、任意選択でめっき層を含んでもよい。めっき層は、数ある材料の中でも、銅およびニッケルのうちの少なくとも一方から形成することができる。
【００３９】
導電性ピラー２３０は、接点パッド２１４とは離れた方を向くＵＢＭ層２２８の表面３１２に直に形成される下表面２６０を含む。別法として、ＵＢＭ層を含まない実施形態では、導電性ピラー２３０の下表面２６０は、別法として、接点パッド２１４の露出した上表面３０６の上に直に形成されてもよい。導電性ピラー２３０の側方表面２６２には、自然に発生する酸化物を除いて、実質的にいかなるコーティングもない。
【００４０】
工程４０８では、はんだボール２１６を導電性ピラー２３０の上に堆積させる。図３Ｃに示されている例では、はんだボール２１６は、導電性ピラー２３０の上に直に堆積されている。はんだボール２１６は、任意の適した方法によって堆積させることができる。
【００４１】
工程４１０では、はんだボール２１６および導電性ピラー２３０を、硫黄およびハロゲンを含む環境に曝露する。たとえば、図３Ｄに示されているように、環境中に存在する硫黄およびハロゲンが、矢印３２４によって示されているように、はんだボール２１６および導電性ピラー２３０と相互に作用する。導電性ピラー２３０を囲む環境中の硫黄との反応により、導電性ピラー２３０にピラー保護層２８０が生じる。導電性ピラー２３０の下側２６０および上側２６４は硫黄に曝露されていないので、ピラー保護層２８０は、導電性ピラー２３０の側方表面２７２にのみ生じる。一例では、硫黄は、ＳＦ６ガスなどの硫黄含有ガスの形で導電性ピラー２３０の側方表面２７２に供給されてもよい。硫黄はイオンの形態でもよく、これは、硫黄含有ガスにエネルギーを与えてプラズマを形成することによって得ることができる。
【００４２】
同様に、ハロゲンへの曝露により、はんだボール２１６（たとえばＳｎＯ）の外面に存在する酸素成分がハロゲン成分と交換され、それによってはんだボール保護層３２２を形成する。はんだボール保護層３２２を形成するために使用されるハロゲン成分には、ＳＦ６などのフッ素含有ガスが含まれる。図３Ｄに示されている例では、はんだボール保護層３２２はフッ素への曝露によって形成され、ＳｎＦ２からなる。フッ素などのハロゲンはイオンの形態でもよく、これは、ハロゲン含有ガスにエネルギーを与えてプラズマを形成することによって得ることができる。はんだボール保護層３２２の溶融点は一般にリフロー温度よりも低いので、はんだボール保護層３２２は、組立て前にはんだボール２１６が酸化することを防止し、リフロー時のはんだ付け処理中に容易にディウェッティング（ｄｅｗｅｔｔｉｎｇ）し、はんだボール２１６を構成するはんだから解放されることになる。有利には、はんだボール保護層３２２により、リフロー後の洗浄の必要性が本質的になくなる。一例では、ハロゲン成分はフッ素でもよい。たとえばフッ素は、ＳＦ６などの、硫黄およびフッ素を含有するガスに提供されてもよい。硫黄成分およびハロゲン成分は別々に適時に供給されてもよいが、別々のガスが単一のガス状化合物になるように硫黄成分およびハロゲン成分を同時に供給することにより、有利には、ピラー保護層２８０とはんだボール保護層３２２の両方が単一のステップで形成され、それにより、頑強なはんだ相互接続部の歩留まりおよび信頼性を高めながら、製造コストおよび複雑性が低減される。
【００４３】
工程４１２では、第２の基板を第１の基板に取り付ける。図３Ｅに示されている例では、ダイ１１４（たとえば第２の基板）がインターポーザ１１２（たとえば第１の基板）に取り付けられる。ダイ１１４とインターポーザ１１２は、各ピラー２０６、２３０に設けられたはんだボール２１６が互いに接触するように、互いに向かって動かされる。
【００４４】
工程４１４では、第２の表面を第１の基板に取り付けるはんだ接続部をリフローする。たとえば、互いに接触するように各ピラー２０６、２３０に設けられたはんだボール２１６が、制御された加熱処理にかけられる。リフロー処理により、接触しているはんだボール２１６が溶融し、それにより、（図３Ｅの矢印３３２によって示されているように）はんだボール保護層３２２が除去され、はんだボール２１６は一体化して、導電性ピラー２０６、２３０を接続する単一のはんだ接続部を形成する。一体化したはんだボール２１６により、図２に示されているような、ダイ１１４とインターポーザ１１２との間の、機械的かつ電気的な永続的なはんだ相互接続部１１８が確立される。リフロー中、はんだボール２１６は、リフローオーブンにおいて、赤外線ランプの下で、または他の適した方法によって加熱することができる。
【００４５】
ピラー保護層２８０は、リフロー処理の全体を通じてピラー２０６、２３０の側方表面２６２、２７２にとどまるので、ピラー保護層２８０により、はんだボール２１６からのはんだがピラー２０６、２３０の側方表面２６２、２７２にウィッキングすることが実質的に防止される。したがって、図２に示した相互接続部１１８を形成する一体化したはんだボール２１６を構成するはんだはより大きいはんだ体積を保持し、したがって、クラック、ボイド、およびＩＭＣの脆化の影響を受けにくい。
【００４６】
上述のはんだ相互接続部１１８は、ダイス１１４、１１６とインターポーザ１１２との間に頑強なはんだ接続部を提供するのに特に適している。インターポーザが存在しないとき、はんだ相互接続部１１８は、ダイス１１４、１１６とパッケージ基板１２２との間に頑強なはんだ接続部を提供するためにも利用することができる。さらに、はんだ相互接続部１３２も、はんだ相互接続部１１８を参照して上に述べたように製作することができ、したがって、インターポーザ１１２とパッケージ基板１２２との間に頑強なはんだ接続部が提供される。有利なことに、ピラー２０６、２３０の側方表面２６２、２７２にピラー保護層２８０が形成されることにより、はんだ相互接続部１１８、１３２は、リフロー中であっても、はんだウィッキングに抵抗性がある。さらに、ピラー保護層２８０とはんだボール保護層３２２を同時に形成することができるので、従来のはんだ相互接続処理と比較して、コストおよび処理時間を節減することができる。
【００４７】
はんだ相互接続部１１８、相互接続部１３２、または他の同様に構築されたはんだ相互接続部を使用して製作されたチップパッケージ１１０は、上述の電子装置１００などの電子装置に利用することができる。有利なことに、上述のはんだ相互接続部１１８、１３２は、ダイス、インターポーザ、パッケージ基板など、チップパッケージ１１０を構成する種々の基板間に頑強なはんだ接続部を提供し、それにより、こうした相互接続部を用いて製作されたチップパッケージの性能、コスト、および信頼性を向上させる。ネッキング、クラック、およびＩＭＣの脆化の可能性を下げることにより、上述のＩＣ相互接続部を最小限のコストで小さいピッチで容易に実装することができ、それにより、有利には信頼性、装置の歩留まり、および性能が向上する。
【００４８】
非限定的な例のリストを以下に提供する。一例では、集積回路相互接続部を提供することができる。こうした集積回路相互接続部は、第１の回路を含む第１の基板と、第１の基板に設けられ、第１の回路に接続された第１の接点パッドと、第１の接点パッドを覆うように電気的に設けられた第１のピラーと、第１のピラーの側方表面に設けられた第１のピラー保護層であって、第１のピラー保護層がはんだに対して疎液性である、第１のピラー保護層と、第２の回路を含む第２の基板と、第１のピラーに設けられ、第１の基板を第２の基板に電気的かつ機械的に接続するはんだボールとを含むことができる。こうした集積回路相互接続部では、第１のピラー保護層は、はんだに対して疎液性であり得る無機パッシベーション材料を含むことができる。
【００４９】
こうした集積回路相互接続部では、第１のピラー保護層は硫化銅から形成されてもよい。
【００５０】
こうした集積回路相互接続部では、第１のピラー保護層をＣｕｘＳｙと表現することができる。
【００５１】
こうした集積回路相互接続部では、第１のピラー保護層は、ＣｕＳおよびＣｕＳ２のうちの少なくとも一方でもよい。
【００５２】
こうした集積回路相互接続部では、第１のピラー保護層は、第１のピラーの下表面または上表面には形成されなくてもよい。
【００５３】
こうした集積回路相互接続部では、第１の基板はインターポーザでもよい。
【００５４】
こうした集積回路相互接続部では、第２の基板はＩＣダイでもよい。
【００５５】
こうした集積回路相互接続部では、第２の基板はパッケージ基板でもよい。
【００５６】
こうした何らかの集積回路相互接続部は、第２の基板に設けられ、第２の基板に形成される第２の回路に接続された第２の接点パッドと、第２の接点パッドを覆うように電気的に設けられた第２のピラーと、第２のピラーの側方表面に設けられた第２のピラー保護層であって、第２のピラー保護層がはんだに対して疎液性である、第２のピラー保護層とをさらに含むことができる。
【００５７】
こうした何らかの集積回路相互接続部では、第２のピラー保護層は、はんだに対して疎液性であり得る無機パッシベーション材料でもよい。
【００５８】
こうした何らかの集積回路相互接続部では、第２のピラー保護層は硫化銅から形成されてもよい。
【００５９】
別の例では、集積回路相互接続部が提供され得る。こうした集積回路相互接続部は、ＩＣダイと、インターポーザと、インターポーザから延在する導電性ピラーと、ピラーに設けられ、ＩＣダイをインターポーザに電気的かつ機械的に接続するはんだボールと、導電性ピラーの側方表面を被覆するピラー保護層であって、ピラー保護層がはんだに対して疎液性である、ピラー保護層とを含むことができる。
【００６０】
こうした何らかの集積回路相互接続部では、ピラー保護層は硫化銅から形成されてもよい。
【００６１】
こうした何らかの集積回路相互接続部では、ピラー保護層をＣｕｘＳｙと表現することができる。
【００６２】
別の例では、集積回路パッケージの相互接続部を形成する方法が提供される。集積回路パッケージの相互接続部を形成するこうした方法は、第１の基板に形成された第１の回路に接続されたピラーの上にはんだボールを堆積させることと、はんだボールおよびピラーを硫黄含有環境に曝露して、はんだに対して疎液性であり得るピラー保護層をピラーの側方表面に形成することと、第１の基板を第２の基板に取り付けることと、はんだボールをリフローして、第１の基板を第２の基板に機械的かつ電気的に接続することとを含むことができる。
【００６３】
こうした何らかの方法は、はんだボールおよびピラーをハロゲン含有環境に曝露して、はんだボールの曝露外面にはんだボール保護層を形成することをさらに含むことができる。
【００６４】
こうした何らかの方法では、はんだボールおよびピラーをハロゲン含有環境および硫黄含有環境に曝露することが同時に行われる。
【００６５】
こうした何らかの方法では、はんだボールおよびピラーをハロゲン含有環境および硫黄含有環境に曝露することは、はんだボールおよびピラーを、硫黄およびフッ素を含有するガスに曝露することを含むことができる。
【００６６】
こうした何らかの方法では、はんだボールをリフローすることにより、ピラー保護層を除去することなくはんだボール保護層が除去される。
【００６７】
前述のことは本発明の複数の実施形態を対象としているが、本発明の他の実施形態および別の実施形態を、その基本的範囲から逸脱することなしに考案することができ、その範囲は、添付の特許請求の範囲によって決定される。
【図１】
2021501472.tif 000003
【図２】
2021501472.tif 000004
【図３Ａ】
2021501472.tif 000005
【図３Ｂ】
2021501472.tif 000006
【図３Ｃ】
2021501472.tif 000007
【図３Ｄ】
2021501472.tif 000008
【図３Ｅ】
2021501472.tif 000009
【図４】
2021501472.tif 000010
【手続補正書】
【提出日】平成1年12月10日(1989.12.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の回路を含む第１の基板と、
前記第１の基板に設けられ、前記第１の回路に接続された第１の接点パッドと、
前記第１の接点パッドを覆うように電気的に設けられた第１のピラーと、
前記第１のピラーの側方表面に設けられた第１のピラー保護層であって、前記第１のピラー保護層が硫化銅である、第１のピラー保護層と、
第２の回路を含む第２の基板と、前記第１のピラーに設けられ、前記第１の基板を前記第２の基板に電気的かつ機械的に接続するはんだボールと
を備える、チップパッケージ。
【請求項２】
前記第１のピラー保護層が、はんだウィッキングに抵抗する無機パッシベーション材料を含む、請求項１に記載のチップパッケージ。
【請求項３】
前記第１のピラー保護層をＣｕｘＳｙと表現することができる、請求項１に記載のチップパッケージ。
【請求項４】
前記第１のピラー保護層がＣｕＳおよびＣｕＳ２のうちの少なくとも一方である、請求項１に記載のチップパッケージ。
【請求項５】
前記第１のピラー保護層が前記第１のピラーの下表面または上表面には形成されない、請求項１に記載のチップパッケージ。
【請求項６】
前記第１の基板がインターポーザである、請求項１に記載のチップパッケージ。
【請求項７】
前記第２の基板がＩＣダイである、請求項６に記載のチップパッケージ。
【請求項８】
前記第２の基板がパッケージ基板である、請求項６に記載のチップパッケージ。
【請求項９】
前記第２の基板に設けられ、前記第２の基板に形成される前記第２の回路に接続された第２の接点パッドと、
前記第２の接点パッドを覆うように電気的に設けられた第２のピラーと、
前記第２のピラーの側方表面に設けられた第２のピラー保護層であって、前記第２のピラー保護層がはんだに対して疎液性である、第２のピラー保護層と
をさらに備える、請求項１に記載のチップパッケージ。
【請求項１０】
前記第２のピラー保護層が、はんだに対して疎液性である無機パッシベーション材料を含む、請求項９に記載のチップパッケージ。
【請求項１１】
前記第２のピラー保護層が硫化銅から形成された、請求項１０に記載のチップパッケージ。
【請求項１２】
集積回路パッケージの相互接続部を形成する方法であって、
第１の基板に形成された第１の回路に接続された、銅から製作されたピラーにはんだボールを堆積させることと、
前記はんだボールおよび前記ピラーを、硫黄含有ガスに曝露して、はんだウィッキングに耐える硫化銅（ＣｕｘＳｙ）のピラー保護層を前記ピラーの側方表面に形成することと、
前記第１の基板を第２の基板に取り付けることと、
前記はんだボールをリフローして、前記第１の基板を前記第２の基板に機械的かつ電気的に接続することと
を含む、方法。
【請求項１３】
前記はんだボールおよび前記ピラーをハロゲン含有環境に曝露して、前記はんだボールの曝露外面にはんだボール保護層を形成することをさらに含む、
請求項１３に記載の方法。
【請求項１４】
前記はんだボールおよび前記ピラーをハロゲン含有環境および硫黄含有ガスに曝露することが同時に行われる、請求項１３に記載の方法。
【国際調査報告】
2021501472.tif 000011
2021501472.tif 000012
2021501472.tif 000013