(57)【要約】  例示的な電子組立品は、半導体部品を有する表面側と、内方に延在する１つの凹部を含む裏面とを有する、平面半導体基板を含む。アイソレータ及びサーキュレータの１つは、平面半導体基板の一部として形成され、平面半導体基板の厚さ内の１つの凹部内に取り付けられた１つの磁性フェライトディスクを含む。アイソレータ及びサーキュレータの一方は、少なくとも入力ポート及び出力ポートを有する。入力ポートは出力ポートに低い入力損失で結合されるべき無線周波数信号を受信すると同時に、出力ポートから入力ポートに伝搬しようとする他の無線周波数信号に高い入力損失を与えるように配置される。
2021501501.tif 000002
【特許請求の範囲】
【請求項１】
平面半導体基板であって、
半導体部品を有する表面と、表面に向かって内側に延在する少なくとも１つの凹部を含む裏面とを有する、前記平面半導体基板と、
前記平面半導体基板の一部として形成された、アイソレータ及びサーキュレータのうちの１つであって、
前記少なくとも１つの凹部に取り付けられた少なくとも１つの磁気フェライトディスクを有し、前記アイソレータ及びサーキュレータのうちの１つと、
を備え、
前記アイソレータ及びサーキュレータのうちの１つは、少なくとも入力ポート及び出力ポートを有し、
前記入力ポートは、前記出力ポートに低い入力損失で結合される無線周波数信号を受信すると共に、前記出力ポートから前記入力ポートに伝搬しようとする他の無線周波数信号に高い入力損失を提供するように配置される、
電子組立品。
【請求項２】
前記少なくとも１つの磁気フェライトディスクは、前記平面半導体基板の厚さ内において含まれる、請求項１に記載の電子組立品。
【請求項３】
前記アイソレータ及びサーキュレータのうちの１つは、７５〜１００ＧＨｚ範囲内の無線周波数無線周波数信号に有効である、請求項１に記載の電子組立品。
【請求項４】
前記平面基板の厚さは、０．２ｍｍ以下である、請求項２に記載の電子組立品。
【請求項５】
前記平面半導体基板は、無線周波数無線周波数信号の１／２波長以下の幅寸法を有する、請求項１に記載の電子組立品。
【請求項６】
前記平面半導体基板は、実質的に１．６ｍｍである前記無線周波数無線周波数信号の１／２波長以下の幅寸法を有する、請求項３に記載の電子組立品。
【請求項７】
前記無線周波数信号の１／２波長以下の隣接する要素間の間隔を有する複数の被駆動要素を有するアンテナアレイを、更に備え、
前記出力ポートは、第１の被駆動要素に接続可能であり、
前記平面半導体基板の幅寸法は、追加の平面半導体基板が隣接する前記平面半導体基板間の物理的干渉なしに、それぞれの隣接するアンテナ要素に直接接続されることを可能にする寸法である、請求項５に記載の電子組立品。
【請求項８】
少なくとも１つの凹部の反対側の表面上の金属導体であって、少なくとも１つの凹部の端部を画定する、前記金属導体と、
少なくとも１つの磁気フェライトディスクの１つの表面に取り付けられた金属層と、
を、更に備え、
前記少なくとも１つの磁気フェライトディスクは、前記金属導体と前記金属層との取り付けによって、前記少なくとも１つの凹部内に装着され、保持される、
請求項１に記載の電子組立品。
【請求項９】
前記平面半導体基板の表面側に部品を備えた、電力増幅器と、
少なくとも前記入力ポートに接続された、前記電力増幅器のＰＡ出力と、
を更に備える、請求項１に記載の電子組立品。
【請求項１０】
平面半導体基板であって、
半導体部品を有する表面と、表面に向かって内側に延在する少なくとも１つの凹部を含む裏面とを有する、前記平面半導体基板と、
前記平面半導体基板の一部として形成され、前記少なくとも１つの凹部に取り付けられた少なくとも１つの磁気フェライトディスクを有する、サーキュレータであって、７５〜１００ＧＨｚの間の周波数で動作可能な、前記サーキュレータと、
を備え、
前記サーキュレータは、送信ポートと、出力ポートと、受信ポートとを有し、
前記送信ポートは、前記出力ポートに低い入力損失で結合される無線周波数送信信号を受信するように配置され、
前記出力ポートは、前記受信ポートに低い入力損失で結合される無線周波数受信信号を受信するように配置され、
前記サーキュレータは、前記無線周波数送信信号に対して前記受信ポートにおいて高い入力損失を提供し、
前記平面半導体基板は、実質的に１．６ｍｍである、無線周波数信号の１／２波長以下の幅寸法及び長さ寸法のうちの少なくとも１つを有する、
電子組立品。
【請求項１１】
前記少なくとも１つの磁気フェライトディスクが、前記平面半導体基板の厚さ内において完全に含まれる、請求項１０に記載の電子組立品。
【請求項１２】
前記平面基板の厚さは、０．２ｍｍ以下である、請求項１１に記載の電子組立品。
【請求項１３】
前記無線周波数信号の１／２波長以下の隣接する要素間の間隔を有する複数の被駆動要素を有するアンテナアレイを、更に備え、
前記出力ポートは、第１の被駆動要素に接続可能であり、
前記平面半導体基板の前記幅寸法及び長さ寸法のうちの少なくとも１つは、追加の平面半導体基板が隣接する前記平面半導体基板間の物理的干渉なしに、それぞれの他の隣接するアンテナ要素に直接接続されることを可能にする寸法である、
請求項１０に記載の電子組立品。
【請求項１４】
少なくとも１つの凹部の反対側の表面上の金属導体であって、少なくとも１つの凹部の端部を画定する、前記金属導体と、
少なくとも１つの磁気フェライトディスクの１つの表面に取り付けられた金属層と、
を更に備え、
前記少なくとも１つの磁気フェライトディスクは、前記金属導体と前記金属層との取り付けによって、前記少なくとも１つの凹部内に装着され、保持される
請求項１０に記載の電子組立品。
【請求項１５】
前記平面半導体基板の表面側に部品を備えた電力増幅器と、
前記送信ポートに接続された前記電力増幅器のＰＡ出力と、
前記平面半導体基板の表面側に部品を備えた受信増幅器と、
前記受信ポートに接続された前記受信増幅器の入力と、
を更に備えた、請求項１０に記載の電子組立品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気式のアイソレータ又はサーキュレータを使用して信号の分離／分割を得る、非常に高周波なＲＦ信号を送信及び／又は受信するために使用される、無線周波数（ＲＦ）回路を備えた、平面電子基板に関する。
【背景技術】
【０００２】
サーキュレータやアイソレータのような非可逆装置は、ある経路においては、ＲＦ信号に対して高い送信効率を提供する一方で、別の経路においては、ＲＦ信号の送信を最小化することにより、ＲＦシステムにおいて重要な役割を提供する。例えば、送信機の出力と、受信機の入力と、アンテナとに接続されたポートを有する３ポートサーキュレータは、ＲＦ信号の送信機からアンテナへの送信を可能にし、同時に、同じアンテナからの異なる周波数を受信機へ結合し、二重動作を可能にする。異なる周波数のＲＦ信号の同時送受信は、受信機ポートへの送信ＲＦ信号の結合を最小にしながら、送信機とアンテナとの間の最小の損失を提供する、サーキュレータによって容易にされる。また、送信されたＲＦ信号とは異なる周波数を有する受信ＲＦ信号は、最小の損失でアンテナから受信機に結合される。
【０００３】
サーキュレータは二重ＲＦ伝送システムにおいて使用されるが、典型的なサーキュレータは、対象とする高周波ＲＦ信号の波長に対応して大きな実装面積を有する。これは、特に、物理的空間要件及び／又は重量要件が重要である場合に、そのようなサーキュレータの適用可能性を制限する。非常に高い周波数のＲＦ信号に対して、対応する波長を非常に小さくすることができるように、波長は周波数に反比例することが理解されるのであろう。サーキュレータ／アイソレータを含む基板のサイズが波長に対して小さくなるように、特に非常に高い周波数において、ＲＦ基板上の最小実装面積に収容するために、サーキュレータ／アイソレータのサイズを最小にする必要性が存在する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、この必要性を満たすことである。
【課題を解決するための手段】
【０００５】
例示的な電子組立品は、半導体部品を有する表面側と、内方に延在する１つの凹部を含む裏面とを有する、平面半導体基板を含む。アイソレータ及びサーキュレータの１つは、平面半導体基板の一部として形成され、平面半導体基板の厚さ内において、前記１つの凹部内に取り付けられた１つの磁性フェライトディスクを含む。アイソレータ及びサーキュレータの一方は、少なくとも入力ポート及び出力ポートを有する。入力ポートは、出力ポートに低い入力損失で結合されるべき無線周波数信号を受信すると共に、出力ポートから入力ポートに伝搬しようとする他の無線周波数信号に高い入力損失を与えるように、配置される。
【０００６】
本発明の例示的な実施形態の特徴は、説明、特許請求の範囲、及び添付の図面から明らかになるのであろう。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施形態によるサーキュレータを含む例示的な平面電子基板の上面図である。
【図２】図１に含まれる代表的な回路のブロック図である。
【図３】図１の実施形態の例示的なサーキュレータの３つのフェライト素子のうちの１つの平面図である。
【図４】図３の断面図である。
【図５】図１による基板の例示的な高密度利用を示す。
【図６】本発明の一実施形態によるアイソレータを含む例示的な平面電子基板の上面図である。
【発明を実施するための形態】
【０００８】
本発明の一態様は、磁気式のサーキュレータ／アイソレータのサイズを小さくして、電子基板の一部として一体化できるようにすれば、隣接して実装された基板間の達成可能な最小間隔を小さくできるという認識に基づく。これは、特に、約半波長が１．６ｍｍであるＷバンド（７５〜１００ＧＨｚ）のような高周波応用に対して重要であることが認識された。位相関係を維持することが重要である用途、例えば、各要素が対応する電子基板によって直接駆動される複数の別個に駆動される要素を備えたフェーズドアレーアンテナの場合、望ましくないアンテナパターン、例えば望ましくない極大部分（Ｌｏｂｅ）を最小限に抑えるために、隣接する電子基板間の間隔を半波長未満に保つことが重要である。
【０００９】
図１は、基板１００上に配置されていない他の送信器回路から送信されるＲＦ信号を受信する入力１０７を有する位相調整器１０５を含む、例示的な平面電子基板１００の上面図を示す。位相調整器１０５の出力１１０は、電力増幅器１１５に結合される。電力増幅器の出力は、アンテナに結合されるポート１３０と、低雑音増幅器１４０の入力に結合されるポート１３５とを有するサーキュレータ１２５の入力ポート１２０に結合される。低雑音増幅器１４０の出力は、基板１００上に配置されていない他の受信器回路に結合された出力１５２を有する、位相調整器１５０の入力に結合される。基板１００は、複数の同一の半導体基板が製造された単一の半導体ウェハから製造され得る半導体基板である。
【００１０】
例示的なサーキュレータ１２５では、３つの別個の磁気式サーキュレータ要素１６０、１６５、及び１７０が相互接続されて、高いアイソレーションを提供する。即ち、ポート１２０上のアンテナＲＦ信号は、少ない減衰でアンテナポート１３０に結合される一方、同じＲＦ信号は、受信機ポート１３５において高レベルの減衰で現れ、ポート１３０に結合されたアンテナからの受信ＲＦ信号は、少ない減衰で受信機ポート１３５に転送される一方、同じＲＦ信号は、送信機ポート１２０において高レベルの減衰で現れる。サーキュレータ要素１６０及び１６５に関連付けられた実線の矢印、及びサーキュレータ要素１６５及び１７０に関連付けられた破線の矢印は、ＲＦ信号がほとんど減衰せずに通過するポートの対を示す。例示的な構成では、サーキュレータ要素１６５は、サーキュレータとして機能し、サーキュレータ要素１６０及び１７０は、アイソレータとして効果的に機能する。各アイソレータ／サーキュレータ素子の内部磁場の強さは、自己バイアスフェライトに対して高くすべきである。これは、自己バイアスされたフェライトの特性であり、内部磁場の強さを決定する主要な特性である高飽和磁化と高異方性磁場によって達成することができる。従来のフェライトでは、強力な磁石によって、高い飽和磁化と高い外部バイアスを与えることができる。
【００１１】
例示的な半導体基板１００の幅Ｄ１は、１．６ｍｍである。この寸法Ｄ１は、処理されるＲＦ信号の周波数の１波長と比較される高周波用途にとって重要である。例えば、Ｗバンド（７５〜１００ＧＨｚ）では、範囲内の最高周波数の約半分の波長は、１．６ｍｍである。フェーズドアレーアンテナにおいて、このような複数の基板が対応するアンテナ素子に直接結合される場合、所望のアンテナパターンを提供するために、それぞれのアンテナ素子間の間隔は、ある最大距離、例えば１／２波長以下であることが要求されてもよい。これは、各基板が対応するアンテナ素子に直接結合される場合、基板が隣接するアンテナ素子間の間隔内に物理的に適合するために、基板の幅も、ある最大距離よりも大きくないという要件を提供する。サーキュレータ要素を含む基板１００の厚さは、０．２ｍｍ及び好ましくは０．１ｍｍと薄くてもよい。サーキュレータは、低い入力損失、例えば約０．６ｄＢで、Ｗ帯域を横切って約４０ｄＢのアイソレーション（受信器ポートに対するアンテナポートでの送信ＲＦ信号）を提供する。集積及び／又は表面実装された半導体並びにスルーホール相互接続に加えて、薄膜抵抗及びキャパシタが利用される。
【００１２】
図２は、基板１００に含まれる回路のブロック図を示す。入力１０７において、送信ＲＦ信号は、サーキュレータ１２５の入力ポート１２０に接続された出力を有する電力増幅器１１５に結合される前に、位相調整器１０５によって受信され、処理される。サーキュレータ１２５のアンテナポート１３０は、ポート１２０からの送信ＲＦ信号をアンテナに結合し、アンテナからの受信ＲＦ信号をサーキュレータ１２５の受信機ポート１３５に結合する。低雑音増幅器１４０は、ポート１３５からの受信ＲＦ信号を増幅し、更なる受信器回路に出力１５２を提供する位相調整器１５０に結合する。
【００１３】
基板１００上に提供される回路機能は、変化し得ることが理解されるのであろう。例えば、本発明による基板は、電力増幅器、サーキュレータ、及び受信ＲＦ信号増幅器のみを含むことができる。あるいはそのような基板は、送信ＲＦ信号部品、サーキュレータ、及び受信ＲＦ信号部品を含んでもよく、ここで、送信ＲＦ信号部品及び受信ＲＦ信号部品は、サーキュレータの各々のポートへ、又はサーキュレータの各々のポートから、各々のＲＦ信号をリンクさせるための役割を果たす。更に、本発明の目的に従った基板は、受信ＲＦ信号要求が存在しない送信電力増幅器及びアイソレータのみを含んでもよい。
【００１４】
図３及び図４は、それぞれ、平面図及び断面図として、例示的なフェライトサーキュレータ要素１６５を収容する基板１００の拡大部分を示す。半導体基板１００は、搬送されるＲＦ信号の周波数に適した任意の従来の半導体材料３００を使用することができる。例えば、半導体材料３００としてリン化インジウムを利用して、Ｗバンド周波数をサポートすることができる。自己バイアス磁性材料、例えばバリウムヘキサフェライトのディスク３０５は、半導体材料３００内の内部端３１０によって画定されるポケット３１５内に埋め込まれる。金属３２０のＹ接合は、ディスク３０５の領域に対して過大サイズである。３つのマイクロストリップ３２５を使用して、サーキュレータ１６５に関連する３つのＲＦ信号／ポートをサーキュレータに、及びサーキュレータから結合する。裏面接地３４０は、基板材料３００の底部を覆う。フェライトディスクを挿入する前に、基板を有する半導体ウェハは、標準的なフロントサイド処理を受けているのであろう。次いで、裏面処理の間、ポケット３１５は、あるサイズの基板の後部からエッチングされて、それぞれの磁気ディスクを完全に囲む。フェライトディスク３０５を半導体材料の裏面からポケット３１５に挿入する前に、金属層３４５及び３５０がフェライトディスクの上面及び底面にそれぞれ接着される。ディスクは、金−金熱圧縮又は金属層３４５の下側接合メタライゼーション３２５への共晶接合によって取り付けることができる。磁気ディスクの基板への挿入に続いて、半導体ウェハ／基板は、次いで、必要に応じて、追加の裏面処理又は任意の必要な表面実装電子部品の挿入など、さらなる処理を受けることができる。
【００１５】
図５は、フェーズドアレイアンテナシステム５０５を備えた基板の例示的な高密度利用５００を示す。アンテナシステム５０５は、隣接する要素５１０間の間隔がＤ２である複数の離間した、個々に駆動されるアンテナ要素５１０を含む。理解されるように、アンテナシステム５０５は、典型的にはＸ−Ｙグリッド内に離間された複数のアンテナ素子（そのような素子の１つの列のみが図５に示される）を含む。この例では、隣接する素子Ｄ２間の間隔は、アンテナシステムによってサポートされる最高周波数における１／２波長である。Ｗバンド・アンテナ・システムのこの例では、１つの波長は約３．２ｍｍであり、したがって、１つの半波長は約１．６ｍｍである。各々が一体型サーキュレータを有する複数の基板５１５は、基板１００に従って、それぞれのアンテナ素子５１０を駆動するように直接接続される。基板５１５の幅は１．６ｍｍであるため、各基板をそれぞれのアンテナ素子の対応するものに直接接続する物理的空間が存在する。物理的サイズの制約が物理的に小さな電子基板の必要性を指示する１つの例としてアンテナシステムが提供されてきたが、必然的ではないとしても、一体的に組み込まれたアイソレータ／サーキュレータを有する物理的に小さな基板が実質的な利点をもたらす他の用途及び要件が存在する。
【００１６】
図６は、入力６１２を有する電力増幅器６１０を含む電子基板６０５上の例示的組立品６００の上面図を示す。基板の残りの部分には、フェライトディスク６１５及び６２０を備えたアイソレータがある。アイソレータの出力６２２は、アンテナへの接続点を提供する。アイソレータは、ディスク６１５及び６２０が基板内の対応するポケット内に完全に収容されている状態で、図１のサーキュレータと構造が類似している。この組立品は、Ｗバンドでの動作も意図している。この基板は、幅１．４ｍｍ×長さ１．６ｍｍ、厚さ約０．１ｍｍの寸法を有する。このアイソレータは、低い入力損失でＷバンド全体にわたって約２０ｄＢのアイソレーションを提供する。集積及び／又は表面実装された半導体並びにスルーホール相互接続に加えて、薄膜抵抗及びキャパシタが利用される。
【００１７】
本発明の例示的な実施態様を本明細書に示し、詳細に説明したが、本発明の精神から逸脱することなく、様々な修正、追加、置換などを行うことができることが当業者には明らかであろう。例えば、使用され得る他の半導体基板技術は、ガリウム砒素、炭化ケイ素、及びシリコンを含む。例えば、溶融石英、アルミナ、溶融シリカのような、様々な誘電体基板材料も同様に利用することができる。記載された実施形態について説明された集積化アプローチは、ポケットをエッチングするために互換性のあるプロセスが使用されることを除いて、これらの半導体基板技術及び誘電体基板材料にも適用されるのであろう。これは、主に基板材料間の化学的差異に関連する。基板の表面側のマルチレベル相互接続層スタックを使用して、基板上で使用されるサーキュレータ及び部品の設計にさらなる柔軟性を提供することができる。例えば、基板の表面側にマルチレベル相互接続層スタックを設けると、寸法ギャップ変動による任意の感度を最小にするために、半導体とフェライトとの間のギャップを横切る能力を提供する、基板の表面側の接地メタライゼーションの使用を容易にするのであろう。この状況では、接合メタライゼーションがフェライトディスクよりも小さな直径であろう。
【００１８】
本発明の範囲は、以下の特許請求の範囲において定義される。
【図１】
2021501501.tif 000003
【図２】
2021501501.tif 000004
【図３】
2021501501.tif 000005
【図４】
2021501501.tif 000006
【図５】
2021501501.tif 000007
【図６】
2021501501.tif 000008
【国際調査報告】
2021501501.tif 000009
2021501501.tif 000010
2021501501.tif 000011