(57)【要約】【課題】光通信システムでは光アンプを使用するため、光強度の強い光が極めて短い時間に立ち上がり、ｍｓｅｃオーダの時間幅を持つ光サージが生ずる。そのため、光受信装置には、ＡＰＤやプリアンプ集積回路に影響を与えない様に光サージに対する「光過入力耐性」の確保が必要である。そこで本発明は、光入力オーバーロード特性を確保しつつ、光過入力耐性のある光受信装置を提供することを目的とする。【解決手段】本発明に係る光受信装置は、光信号を受信して電気信号を出力するアバランシ・フォトダイオードと、第１端子と第２端子との間で電流が流れる電流飽和型の半導体可変抵抗素子と、を備える光受信装置であって、前記アバランシ・フォトダイオードは、カソード又はアノードのいずれか一方が前記半導体可変抵抗素子の第１端子に接続されている。【選択図】図４
2008300726.tif 000002
【特許請求の範囲】
【請求項１】
光信号を受信して電気信号を出力するアバランシ・フォトダイオードと、
第１端子と第２端子との間で電流が流れる電流飽和型の半導体可変抵抗素子と、
を備える光受信装置であって、
前記アバランシ・フォトダイオードは、カソード又はアノードのいずれか一方が前記半導体可変抵抗素子の第１端子に接続されていることを特徴とする光受信装置。
【請求項２】
一端及び他端がそれぞれ前記半導体可変抵抗素子の第１端子及びグランドに接続される第１キャパシタをさらに備えることを特徴とする請求項１に記載の光受信装置。
【請求項３】
一端及び他端がそれぞれ前記半導体可変抵抗素子の第１端子及び前記半導体可変抵抗素子の第２端子に接続される第１キャパシタをさらに備えることを特徴とする請求項１に記載の光受信装置。
【請求項４】
一端及び他端がそれぞれ前記半導体可変抵抗素子の第２端子及びグランドに接続され、前記第１キャパシタよりも容量が大きい第２キャパシタをさらに備えることを特徴とする請求項２又は３に記載の光受信装置。
【請求項５】
前記半導体可変抵抗素子は、ゲートがソース又はドレインに電気的に接続され、ソース端子を第１端子又は第２端子、ドレイン端子を第２端子又は第１端子とする電界効果トランジスタであることを特徴とする請求項１から４に記載のいずれかの光受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アバランシ・フォトダイオードで光信号を受信する光受信装置に関するものである。
【背景技術】
【０００２】
アバランシ・フォトダイオード（以下、「アバランシ・フォトダイオード」を「ＡＰＤ」と略記する。）及びその出力を増幅するプリアンプ集積回路から成る光受信装置は、ＡＰＤの破壊やプリアンプ集積回路の入力定格に基づく平均光入力強度の制限（光入力制限）がある。そのため、ＡＰＤを利用した光受信装置は、光の強度に応じてＡＰＤに印加されるバイアス電圧を調整し、アバランシ増倍率を変化させることにより、適正な出力レベルを維持する手段を備えている。例えば、図１に示すようにＡＰＤ１とバイアス抵抗５とを直列接続し、ＡＰＤ１の動作電流ｉにより駆動電圧Ｖを電圧降下させてＡＰＤ１に印加する技術も知られている。また、図２のようにＡＰＤ１の動作電流ｉを電流検出回路２でモニタし、制御回路４で電圧発生回路３を制御する技術も開示されている（例えば、特許文献１を参照。）。最近のＷＤＭシステムにおいては、より高い光入力オーバーロード（正常動作可能な最大平均光入力）レベルを要求する傾向があり、動作点の高電流側を広げる設定にするため、上記のバイアス抵抗の値を下げざるを得ない、一方、過渡的な光サージに対する耐性も必要であり、両者の要求を同時に満足するのが益々困難となっている状況にある。
【特許文献１】特開２００５−３５４５４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
図３はＡＰＤが受光する光の強度をパラメータとした出力Ｉ−Ｖ特性を模式的に示したものである。図１や図２のバイアス抵抗５は、入力オーバーロード時（ここでは、典型例として、オーバーロード値を−３ｄＢｍとして、オーバーロード動作点を符号３３で表示している）における正常動作を満たす抵抗値Ｒを一定以下の範囲とする必要がある。すなわち、入力オーバーロード限界では、出力振幅が大きくなり、電流ピーク位置が低電圧側に大きくシフトしてしまうため、動作点ラインの傾斜を一定以上に緩く（抵抗を大きく）することができない。図３の動作点ライン３５では、図１の光受信装置のバイアス抵抗５が５ｋΩの場合を示している。
【０００４】
光サージ入力は、一般に、オーバーロード入力よりもはるかに高い。例えば、６−７ｄＢｍ以上の入力があったと仮定する。光サージの入力時間幅が、バイアス抵抗５の抵抗値Ｒとキャパシタ９の容量Ｃで決まる時定数（ＣＲ）に相当する時間よりも長い場合においても、図３の例では、ＡＰＤ１に流れる動作電流ｉは４ｍＡにも上昇することになる。この様な光サージによる過電流はＡＰＤの素子劣化を引き起こす原因となる。もちろん、ＣＲ時定数よりも短い時間では、容量を介した過渡的な電流は、４ｍＡを越える。従って、容量値は一定以上に大きくすることができないという制約もある。これは、低速の信号がバイアス抵抗できまる動作点上を近づく傾向をもたらし、結局、出力の線形性を損なう。
【０００５】
また、多くの光通信システムでは、光アンプを使用するため、光強度の強い光が極めて短い時間に立ち上がり、ｍｓｅｃオーダの時間幅を持つ光サージが生ずる。そのため、光受信装置には、ＡＰＤやプリアンプ集積回路の最大定格を越えないように光サージに対する「光過入力耐性」を確保する手段が必要である。図１の様な典型的な光受信装置では、上に述べた様に、オーバーロード要求と光サージ耐性を両立させにくいという課題がある。
【０００６】
図２のような光受信装置では、ＡＰＤ１のカソード側（電圧発生回路３側）を低インピーダンスとするローパスフィルタ８を接続している。そのため、電流検出回路２はローパスフィルタ８を通る電流を検出することになり、図２のような光受信装置は光サージに基づく急激な電流変動の制御が困難という課題があった。
【０００７】
そこで、本発明は、光入力オーバーロード特性を確保しつつ、光過入力耐性のある光受信装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係る光受信装置は、半導体可変抵抗素子をＡＰＤに直列に接続し、半導体可変抵抗素子を流れる電流が飽和することによりＡＰＤに流れる動作電流を制限し、同時に、光入力オーバーロード特性を確保する構成とした。
【０００９】
具体的には、本発明に係る光受信装置は、光信号を受信して電気信号を出力するアバランシ・フォトダイオードと、第１端子と第２端子との間で電流が流れる電流飽和型の半導体可変抵抗素子と、を備える光受信装置であって、前記アバランシ・フォトダイオードは、カソード又はアノードのいずれか一方が前記半導体可変抵抗素子の第１端子に接続されていることを特徴とする。
【００１０】
上記の半導体可変抵抗素子は流れる電流が飽和するため、光サージを受光してもＡＰＤを流れる動作電流は、短い過渡時間を経過した後は、半導体可変抵抗素子の飽和電流値以上に上昇しない。
【００１１】
本発明に係る光受信装置は、一端及び他端がそれぞれ前記半導体可変抵抗素子の第１端子及びグランドに接続される第１キャパシタをさらに備えることが好ましい。また、本発明に係る光受信装置は、一端及び他端がそれぞれ前記半導体可変抵抗素子の第１端子及び前記半導体可変抵抗素子の前記第２端子に接続される第１キャパシタをさらに備えてもよい。半導体可変抵抗素子の線形領域の抵抗が、プリアンプの入力抵抗に比べ高くても、それによる高周波信号の劣化を防ぐことができる。
【００１２】
本発明に係る光受信装置は、一端及び他端がそれぞれ前記半導体可変抵抗素子の第２端子及びグランドに接続され、前記第１キャパシタよりも容量が大きい第２キャパシタをさらに備えることが好ましい。光受信装置に印加されるバイアス電圧に含まれるノイズを除去することができる。また、バイアス抵抗を付加した際に、低速信号に対する動作ラインがバイアス抵抗値で決まる傾向を避けることができる。
【００１３】
本発明に係る光受信装置において前記半導体可変抵抗素子は、ゲート端子がグランド又は第２端子に接続され、他の２つの端子がそれぞれ第１端子又は第２端子と接続する電界効果トランジスタとすることができる。
【発明の効果】
【００１４】
本発明によれば、光入力オーバーロード特性を確保しつつ、光過入力耐性のある光受信装置を提供することができる。
【発明を実施するための最良の形態】
【００１５】
添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
【００１６】
（実施の形態１）
本実施形態の光受信装置は、光信号を受信して電気信号を出力するアバランシ・フォトダイオードと、第１端子と第２端子との間で電流が流れる電流飽和型の半導体可変抵抗素子と、を備える光受信装置であって、前記アバランシ・フォトダイオードは、カソード又はアノードのいずれか一方が前記半導体可変抵抗素子の第１端子に接続されていることを特徴とする。
【００１７】
本実施形態の光受信装置の電気回路図を図４又は図５に示す。図４又は図５の光受信装置はＡＰＤ１１、半導体可変抵抗素子１３及びバイアス抵抗１５を備える。ＡＰＤ１１は光信号を受信して電気信号を出力するアバランシ・フォトダイオードである。半導体可変抵抗素子１３は電流飽和型の半導体可変抵抗素子である。
【００１８】
半導体可変抵抗素子１３の線形領域の抵抗値はＲ１であり、Ｒ１の値は適宜設定する  。また、半導体可変抵抗素子１３は飽和電流Ｉｓａｔ以上の電流を制限する。図６に半導体可変抵抗素子１３のＩ−Ｖ特性を示す。半導体可変抵抗素子１３を流れる電流の値Ｉは低電圧領域では内部抵抗のＲ１に基づき電圧値Ｖに対して線形に変動する。一方、高電圧領域では、電流値Ｉは電圧値Ｖに関わらず、ほぼ一定の飽和電流Ｉｓａｔとなる。
【００１９】
半導体可変抵抗素子１３は、例えば、ショットキー接合を有する半導体ダイオード、アイソタイプ・ヘテロ接合を有する半導体ダイオード、又はノーマリオン形の電界効果トランジスタ（ＦＥＴ）である。これらの半導体ダイオードの場合、逆方向電流動作を利用するのでＡＰＤ１１の動作電流の方向とダイオー逆方向電流の方向を一致させる。ＦＥＴの場合は、第１端子にドレインを接続し、第２端子にソースを接続し、ゲートとソースとを接続してソース‐ドレイン間の電流動作を利用する。また、第１端子にソースを接続し、第２端子にドレインを接続し、ゲートとドレインとを接続してソース‐ドレイン間の電流動作を利用してもよい。これらの素子の動作速度は十分に高速であり、少なくとも４０Ｇｂ／ｓ程度以下のビットレート動作では問題を生じない。さらに、ＦＥＴは、素子の温度依存性が少ないことが利点である。
【００２０】
ノードＮ１及びノードＮ２はそれぞれ半導体可変抵抗素子１３の第１端子及び第２端子の接続点を示す。バイアス抵抗１５は、電流による電圧降下でノードＮ１とノードＮ２の電位を下げる。これにより、バイアス端子２１に印加される駆動電圧が一定の状態で、ＡＰＤ１１に印加されるバイアス電圧を低下させることができる。バイアス抵抗１５の抵抗値Ｒ２でＡＰＤ１１の光入力オーバーロード点を決定することができ、要求される入力オーバーロード特性は、Ｒ１＜バイアス抵抗値であるゆえ、より高い値とすることができる。
【００２１】
本実施形態の光受信装置はＡＰＤ１１、半導体可変抵抗素子１３、バイアス抵抗１５の順で直列に接続する。本実施形態の光受信装置ではＡＰＤ１１のカソードと半導体可変抵抗素子１３の第１端子とがノードＮ１で接続されているが、ＡＰＤ１１のアノードと半導体可変抵抗素子１３の第１端子とがノードＮ１で接続されていてもよい。ＡＰＤ１１のバイアス電圧はカソード側を高電位とする。図４又は図５の光受信装置はバイアス端子２１側を高電位とした駆動電圧が印加される。
【００２２】
ＡＰＤ１１には逆バイアスが印加することになり、光信号Ｌがないときには電流は流れない。この場合、バイアス抵抗１５での電圧降下は発生しないので、バイアス端子２１に印加された駆動電圧がＡＰＤ１１のバイアス電圧となる。光信号Ｌがあると、光信号Ｌの光強度とバイアス電圧に応じた動作電流ｉが流れる。また、半導体可変抵抗素子１３はＡＰＤ１１が光サージを受光した場合でも動作電流ｉを一定値に制限するため、光サージからＡＰＤやプリアンプを保護することができる。従って、本実施形態の光受信装置は光過入力耐性を有する。
【００２３】
図４又は図５に示す光受信装置のＡＰＤ１１の動作点ライン３７を図３に示す。半導体可変抵抗素子１３とバイアス抵抗１５とを接続しているので、図３におけるＡＰＤ１１の動作点ライン３７は、図６の半導体可変抵抗素子１３のＩ−Ｖ特性を反映して線形に動く領域と飽和電流Ｉｓａｔで決まる領域とに分けられる。ＡＰＤ１１が受光する光の強度により、ＡＰＤ１１のバイアス点は動作点ライン３７に沿って移動する。ＡＰＤ１１のＩ−Ｖ特性における動作電流の立ち上がり電圧と半導体可変抵抗素子１３の飽和電流Ｉｓａｔで決まる点で動作電流が制限される。ここで、「可変抵抗」の曲がり部分の電圧幅は、電界効果トランジスタの場合、そのＫｎｅｅ電圧と対応する。すなわち、半導体可変抵抗素子１３としてＫｎｅｅ電圧の狭い素子を利用することで、線形に動く領域から飽和領域に移る電圧幅は十分に狭くなる。
【００２４】
従って、本実施形態の光受信装置は光入力オーバーロード特性を確保しつつ、光過入力耐性を有する。
【００２５】
本実施形態の光受信装置は、図４のように一端及び他端がそれぞれ前記半導体可変抵抗素子の第１端子及びグランドに接続される第１キャパシタをさらに備えることが好ましい。また、本発明に係る光受信装置は、図５のように一端及び他端がそれぞれ前記半導体可変抵抗素子の第１端子及び前記半導体可変抵抗素子の前記第２端子に接続される第１キャパシタをさらに備えてもよい。
【００２６】
図４の光受信装置は、第１キャパシタ１７をさらに備える。第１キャパシタ１７は、一端及び他端がそれぞれ半導体可変抵抗素子１３の第１端子（ノードＮ１）及びグランドに接続される。また、図５の光受信装置のように第１キャパシタ１７は、一端及び他端がそれぞれ半導体可変抵抗素子１３の第１端子（ノードＮ１）及び半導体可変抵抗素子１３の第２端子（ノードＮ２）に接続されていてもよい。第１キャパシタ１７の容量はＣ１であり、本実施形態では１０ｐＦ以上１００ｐＦ以下の範囲である。なお、容量Ｃ１はこの範囲に限らず光受信装置の仕様で決定することができる。ここで、半導体可変抵抗素子１３の抵抗値Ｒ１と第１キャパシタ１７の容量Ｃ１とは、ＡＰＤ１１が発熱しない時間以下となる時定数Ｒ１×Ｃ１となるように定める。
【００２７】
なお、ショットキー接合半導体ダイオード、アイソタイプ・ヘテロ接合半導体ダイオード又はＦＥＴは内部キャパシタを有しているため、これらを半導体可変抵抗素子１３とした場合、図５の実施例における前記内部キャパシタを第１キャパシタ１７として利用することができる。また、前記内部キャパシタの容量では所望の時定数を得られないときは、別途第１キャパシタ１７を接続しても良い。
【００２８】
半導体可変抵抗素子１３の抵抗値Ｒ１は、ＡＰＤ１１の内部抵抗やプリアンプの入力抵抗の値より低くできるとは限らない。また、通常、抵抗値Ｒ１と飽和電流Ｉｓａｔは逆比例関係にあるので、抵抗値Ｒ１を独立に変えることができない。そのため、ＡＰＤ１１が受光した高周波信号が半導体可変抵抗素子１３を経由すると信号劣化が生ずることがある。そこで、第１キャパシタ１７を図４又は図５のように接続する。
【００２９】
図４の場合、第１キャパシタ１７が半導体可変抵抗素子１３の第２端子とグランドとを接続するため、ＡＰＤ１１が受光した高周波信号は第１キャパシタ１７を経由してグランドへ結合される。そのため、第１キャパシタ１７は半導体可変抵抗素子１３による、高速動作時の信号劣化を防止することができる。
【００３０】
図５の場合、第１キャパシタ１７と半導体可変抵抗素子１３とが並列に接続されるため、ＡＰＤ１１が受光した高周波信号は半導体可変抵抗素子１３の第２端子から第１キャパシタ１７を経由して半導体可変抵抗素子１３の第１端子へ結合される。そのため、第１キャパシタ１７は半導体可変抵抗素子１３による、高速動作時の信号劣化を防止することができる。
【００３１】
また、図４の光受信装置は、グランドに接地する第１キャパシタ１７と半導体可変抵抗素子１３とを接続することで、光サージなどの大きな入力に際しては、半導体可変抵抗素子１３の電流飽和に伴いノードＮ１の電圧降下がより早くなり第１キャパシタ１７からの放電がより早く終了する。また、図５の光受信装置も、第１キャパシタ１７は容量の大きい第２キャパシタ１９を経由してグランドに接地するため、図４の光受信装置と同様に第１キャパシタ１７からの放電がより早く終了する。そのため、ＡＰＤ１１が光サージを受光した場合に、ノードＮ２の電位が動かない場合でも、ＡＰＤ１１を過電流が流れる遷移時間は、Ｒ１×Ｃ１以下に短くなる。
【００３２】
本実施形態の光受信装置は、一端及び他端がそれぞれ前記半導体可変抵抗素子の第２端子及びグランドに接続され、前記第１キャパシタよりも容量が大きい第２キャパシタをさらに備えることが好ましい。
【００３３】
図４及び図５の光受信装置は、第２キャパシタ１９をさらに備える。第２キャパシタ１９は、一端及び他端がそれぞれ半導体可変抵抗素子１３の第２端子（ノードＮ２）及びグランドに接続され、第１キャパシタ１７よりも容量が大きい。第２キャパシタ１９の容量Ｃ２は、例えば０．１μＦである。第２キャパシタ１９は、ＡＰＤ１１が出力する高周波の受信信号をグランドに結合する。さらに、第２キャパシタ１９は、バイアス抵抗１５とともにローパスフィルタを構成するため、バイアス端子２１からの高周波ノイズを除去することができる。また、低速信号に対してバイアス抵抗１５の影響を排除する。
【００３４】
図４や図５で説明した半導体可変抵抗素子１３は、ＳｉやＧａＡｓなどの化合物半導体を用いて製作することができる。また、半導体可変抵抗素子１３や第１キャパシタ１７のサイズは比較的小さいので、同一の半導体チップ上に集積化することも可能である。図５の半導体可変抵抗素子１３としてゲート接地のＦＥＴを搭載する半導体チップの具体例を図７に示す。図７の半導体チップは、パッド７２、ゲート接地型ＦＥＴ７３、パッド７４及びＭＩＭ７７を搭載する。
【００３５】
パッド７２及びパッド７４は半導体チップの上面に形成される電極端子である。図５の第１端子がパッド７２に、第２端子がパッド７４に相当する。ゲート接地型ＦＥＴ７３は図５の半導体可変抵抗素子１３に相当する。Ｉｄｓｓの温度依存性が少ない特性を実現するため、チャネル層のキャリア濃度及びチャネル層の厚さパラメータを最適化する。ＭＩＭ７７は、Ｍｅｔａｌ-Ｉｎｓｕｌａｔｏｒ‐Ｍｅｔａｌ構造のキャパシタである。ＭＩＭ７７は図５の第１キャパシタ１７に相当する。
【００３６】
ゲート接地型ＦＥＴ７３のソースをパッド７４に接続し、ドレインをパッド７２に接続する。また、ゲート接地型ＦＥＴ７３のソースをパッド７２に接続し、ドレインをパッド７４に接続してもよい。ＭＩＭ７７はパッド７２及びパッド７４と接続する。図７の半導体チップは、ＧａＡｓの基板にＭＥＳＦＥＴプロセス等の半導体製造プロセスで形成することができる。図７の半導体チップの大きさは０．５ｍｍ×０．５ｍｍ以下とすることができるため、小形のモジュールにも搭載可能である。
【００３７】
また、図８の半導体チップのように第２キャパシタも搭載することができる。図８の半導体チップは、図７の半導体チップにＭＩＭ８９及びグランドパッド８６をさらに搭載する。ＭＩＭ８９は図５の第２キャパシタ１９に相当する。グランドパッド８６は、半導体チップを接地させるための電極端子である。図８の半導体チップは、第２キャパシタも搭載することで実装面積、コストの点で有利となる。
【００３８】
例えば、Ｋｎｅｅ電圧Ｖｋ＝１ＶのＦＥＴの場合、Ｒ１＝１Ｖ／Ｉｓａｔの関係が常に成立するため、Ｉｓａｔ＝５ｍＡではＲ１＝２００Ωとなる。第１キャパシタの容量Ｃ１＝１００ｐＦとすれば、時定数は２０ｎｓとなる。この時定数は光サージを受光したＡＰＤに流れる過電流の遷移時間であり、光サージの継続時間に比べ十分に短く、光受信装置の光過入力耐性を改善できる。従来の光受信装置の受光できる光強度の上限である光耐入力Ｐｉｎ（ｍａｘ）は数ｄＢｍ以下の程度であるが、本実施形態の光受信装置の光耐入力Ｐｉｎ（ｍａｘ）は１０数ｄＢｍ以上まで改善することができる。
【００３９】
本実施形態の構成により、光入力オーバーロード特性を確保しつつ、光過入力耐性が高い光受信装置を実現できる。また、半導体可変抵抗素子は、他のディスクリート部品と同等以下のサイズにすることができ、半導体可変抵抗素子とキャパシタを集積化することで実装スペースを縮小できる。そのため、本実施形態の光受信装置は、部品点数の削減や小形化を実現することができる。
【産業上の利用可能性】
【００４０】
本発明に係る光受信装置は、光計測装置に搭載されるプリアンプ回路を受光素子からの過電流から保護する保護回路としても使用できる。
【図面の簡単な説明】
【００４１】
【図１】従来の光受信装置の電気回路を示した図である。
【図２】従来の光受信装置の電気回路を示した図である。
【図３】ＡＰＤが受光する光の強度をパラメータとした出力Ｉ−Ｖ特性を模式的に示したものである。Ａ１からＡ５へ向かってオーバーロード値が大きくなる。Ａ１は−３ｄＢｍ、Ａ２は０ｄＢｍ、Ａ５は６ｄＢｍである。
【図４】本実施形態の光受信装置の電気回路を示した図である。
【図５】本実施形態の光受信装置の電気回路を示した図である。
【図６】半導体可変抵抗素子のＩ−Ｖ特性を示した図である。
【図７】本実施形態の半導体可変抵抗素子を搭載した半導体チップの概略図である。
【図８】本実施形態の半導体可変抵抗素子を搭載した半導体チップの概略図である。
【符号の説明】
【００４２】
１、１１  ＡＰＤ
２  電流検出回路
３  電圧発生回路
４  制御回路
５、１５  バイアス抵抗
７、２３  プリアンプ
８  ローパスフィルタ
９  キャパシタ
１３  半導体可変抵抗素子
１７  第１キャパシタ
１９  第２キャパシタ
２１  バイアス端子
３３  入力オーバーロード点
３５、３７  動作点ライン
７２、７４  パッド
７３  ゲート接地型ＦＥＴ
７７、８９  ＭＩＭ
８６  グランドパッド
Ａ１〜Ａ５  オーバーロード値
Ｌ  光信号
Ｎ１、Ｎ２  ノード
ｉ  動作電流
Ｒ、Ｒ１、Ｒ２  抵抗値
Ｃ、Ｃ１、Ｃ２  容量
【図１】
2008300726.tif 000003
【図２】
2008300726.tif 000004
【図３】
2008300726.tif 000005
【図４】
2008300726.tif 000006
【図５】
2008300726.tif 000007
【図６】
2008300726.tif 000008
【図７】
2008300726.tif 000009
【図８】
2008300726.tif 000010