(57)【要約】【課題】  内部回路の電源線の電圧を復帰する時間の短縮化を図るとともに、上記の電源ノイズの発生を抑制する回路構成を有する半導体装置を提供することを目的とする。【解決手段】  上記の課題を解決するため、本発明は、第１電源線と、第２電源線と、第３電源線と、前記第１電源線と第３電源線とを接続・分離し、第１信号線により制御される第１スイッチと、前記第２電源線と第３電源線とを接続・分離し、第２信号線により制御される第２スイッチと、前記第２電源線から電圧が供給され、前記第１スイッチが前記第１電源線と前記第３電源線とを接続するように前記第１信号線を駆動し、その後、所定の期間後に、前記第２スイッチが前記第２電源線と前記第３電源線を接続するように前記第２信号線を駆動する第３制御回路と、を備えることを特徴とする半導体装置を提供する。 【選択図】    図１
2008300696.tif 000002
【特許請求の範囲】
【請求項１】
第１電源線と
第２電源線と、
第３電源線と、
前記第１電源線と第３電源線とを接続・分離し、第１信号線により制御される第１スイッチと、
前記第２電源線と第３電源線とを接続・分離し、第２信号線により制御される第２スイッチと、
前記第２電源線から電圧が供給され、前記第１スイッチが前記第１電源線と前記第３電源線とを接続するように前記第１信号線を駆動し、所定の期間後に、前記第２スイッチが前記第２電源線と前記第３電源線とを接続するように前記第２信号線を駆動する制御回路と、を備えることを特徴とする半導体装置。
【請求項２】
前記制御回路は前記第３電源線の電位に応じた電位検出信号を出力する電位検出回路を備え、
前記所定の期間は、前記第１信号線を駆動した後、前記第３電源線の電位に応じた前記電位検出信号に基づく期間であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記電位検出回路は、前記第３電源線の電位が所定の電位を超えたときに、前記電位検出信号を出力することを特徴とする請求項２記載の半導体装置。
【請求項４】
前記制御回路は基準電位を発生する基準電位発生回路を備え、
前記電位検出回路は、前記第３電源線の電位と前記基準電位を比較し、前記第３電源線の電位が前記基準電位以上である場合に、前記電位検出信号として、第１論理の電位検出信号を出力し、前記第３電源線の電位が前記基準電位未満である場合に、前記電位検出信号として、第２論理の電位検出信号を出力することを特徴とする請求項２記載の半導体装置。
【請求項５】
前記第２電源線に接続し、常時動作する第１回路群と、
前記第３電源線に接続する第２回路群と、
をさらに備えることを特徴とする請求項１記載の半導体装置。
【請求項６】
第１電源線と
第２電源線と、
第３電源線と、
前記第１電源線と第３電源線とを接続・分離し、第１信号線により制御される第１スイッチと、
前記第２電源線と第３電源線とを接続・分離し、第２信号線により制御される第２スイッチと、
前記第２電源線から電圧が供給され、前記第１スイッチが前記第１電源線と前記第３電源線とを接続するように前記第１信号線を駆動し、所定の期間後に、前記第２スイッチが前記第２電源線と前記第３電源線とを接続するように前記第２信号線を駆動し、前記第１スイッチが前記第１電源線と前記第３電源線とを分離するように制御する制御回路と、を備えることを特徴とする半導体装置。
【請求項７】
第４電源線と、
前記第１電源線と第４電源線とを接続・分離し、第３信号線により制御される第３スイッチと、
前記第２電源線と第４電源線とを接続・分離し、第４信号線により制御される第４スイッチと、を備え、
前記制御回路は、さらに、独立して、前記第３スイッチが前記第１電源線と前記第４電源線とを接続するように前記第３信号線を駆動し、所定の期間後に、前記第４スイッチが前記第２電源線と前記第４電源線とを接続するように前記第４信号線を駆動し、かつ、前記第３スイッチが前記第１電源線と前記第４電源線とを分離するように前記第３信号線を駆動することを特徴とする請求項６記載の半導体装置。
【請求項８】
前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、及び、前記第４スイッチはＮ型ＭＯＳトランジスタで構成されていることを特徴とする請求項７記載の半導体装置。
【請求項９】
前記第１電源線又は前記第２電源線の電位より、前記Ｎ型ＭＯＳトランジスタの閾値以上分高い電位を供給する第６電源線をさらに備え、
前記第１信号線、前記第２信号線、前記第３信号線、前記第４信号線は、前記第６電源線が供給する電位と、接地電位との間で駆動されることを特徴とする請求項８記載の半導体装置。
【請求項１０】
第５電源線と
前記第１電源線と第５電源線とを接続・分離し、第５信号線により制御される第５スイッチと、
前記第２電源線と第５電源線とを接続・分離し、第６信号線により制御される第６スイッチと、
前記制御回路は、基準電位を発生する基準電位発生回路と、前記第５電源線の電位と前記基準電位を比較し、前記第５電源線の電位が前記基準電位を超えている場合と、前記第５電源線の電位が前記基準電位未満である場合とでは、異なる論理値を有する電位検出信号を出力する電位検出回路と、を備え、
前記制御回路は、さらに、前記第５スイッチが前記第１電源線と前記第５電源線とを接続するように前記第５信号線を駆動し、その後、前記電位検出信号の論理値に応じて、前記第６スイッチが前記第２電源線と前記第５電源線を接続するように前記第６信号線を駆動することを特徴とする請求項９記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置に関し、特に、内部回路の電源を切断する機能を有する半導体装置に関する。
【背景技術】
【０００２】
ＬＳＩ（large scale integrated circuit）において、低消費電力化を目的として、部分的に内部回路の電源を切断する機能、いわゆるパワーゲーティング機能を搭載することが主流になりつつある。
【０００３】
パワーゲーティング機能を有するＬＳＩの設計においては、内部回路の電源電圧の復帰時間を所定の期間内で行うよう設計する。しかし、復帰時間を短くすると、電源切断状態から電源通電状態へ復帰する際に、内部回路と共に備えられる安定化容量へ急激に電流が流れる込むため、内部回路に接続する電源線に電源ノイズが発生する。そこで、パワーゲーティング機能を有するＬＳＩの設計においては、ＬＳＩの誤動作に繋がる電源ノイズの発生の抑制又は防止が必要である。
【０００４】
電源の復帰時間を短くすることについては、特許文献１に、内部回路の電源線に対して、予め充電が行われた容量電源線をスイッチにより接続し、内部回路の電源線の電圧の上昇を急峻とする提案がなされている。
【０００５】
また、電源ノイズの発生の抑制又は防止に関しては、以下のような提案がなされている（例えば、非特許文献１、非特許文献２）。非特許文献１には、内部電源線と常時電圧が維持されている電源線との間に電流供給能力が低い電源スイッチと電流供給能力が高い電源スイッチとを設け、電流供給能力が低いスイッチから順次オンさせることによって、内部電源線の電位を緩やかに上昇させる方式が提案されている。また、非特許文献２には、内部電源線と常時電圧が維持されている電源線との間を接続する電源スイッチの制御線を駆動するために、電源スイッチの制御線に駆動能力が弱いトランジスタと強いトランジスタを接続し、弱い駆動能力を有するトランジスタで緩やかに制御信号を立ち上げ、その後、強い駆動能力を有するトランジスタで制御信号を立ち上げる方式が提案されている。制御信号の電位を緩やかに立ち上げることにより電源スイッチの電流供給能力を抑制して急激な電流が内部回路の電源線に流れ込むことを抑制するためである。
【特許文献１】特開２００５−１７５２６９号公報
【非特許文献１】"90nm Low Leakage SoC DesignTechniques for Wireless Applications", ISSCC Dig. Tech. Papers, Paper 7.6, pp.138-139, Feb. , 2005
【非特許文献２】"Hierarchical Power Distribution with20 Power Domains in 90-nm Low-Power Multi-CPU Processor",ISSCC Dig. Tech. Papers, Paper 29.4, pp.540-541, Feb. , 2006
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来技術には、内部回路の電源線の電圧を復帰する時間を短くすることで電源ノイズが発生する問題がある。また、常時電圧を維持している電源線と内部回路の電源線との間に流れる電流を抑制して、電源ノイズの発生を抑制することで内部回路の電源電圧の復帰時間が長くなる問題がある。
【０００７】
そこで、本発明は、内部回路の電源線の電圧を復帰する時間の短縮化を図るとともに、上記の電源ノイズの発生を抑制する回路構成を有する半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するため提供される、本発明の第１の側面に係る半導体装置は、第１電源線と、第２電源線と、第３電源線と、前記第１電源線と第３電源線とを接続・分離し、第１信号線により制御される第１スイッチと、前記第２電源線と第３電源線とを接続・分離し、第２信号線により制御される第２スイッチと、前記第２電源線から電圧が供給され、前記第１スイッチが前記第１電源線と前記第３電源線とを接続するように前記第１信号線を駆動し、その後、所定の期間後に、前記第２スイッチが前記第２電源線と前記第３電源線を接続するように前記第２信号線を駆動する制御回路と、を備えることを特徴とする。
【発明の効果】
【０００９】
上記の半導体装置においては、第１電源線から第３電源線への電流供給の所定期間後に、第２電源線が第３電源線に接続される。
【００１０】
従って、第１電源線から第３電源線への電流供給を抑制せずに第２電源線の電源ノイズを抑えることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施例１、実施例２、実施例３、実施例４、実施例５、実施例６、実施例７、及び、実施例８について説明する。なお、本発明は上記の実施例に限定されるものではない。
【実施例１】
【００１２】
実施例１は常時一定の電圧が維持されている第１電源線（ＶＤＤＧ１（１ｂ））及び第２電源線（ＶＤＤ１３）と、第１電源線に接続された後、第２電源線に接続される内部回路の第３電源線（ＶＤＤＭ１０）と、第１電源線と第３電源線を接続・分離する第１スイッチ、第２電源線と第３電源線と接続・分離する第２スイッチと、第１、第２スイッチのオン・オフの制御及びそのオン・オフの順序を制御する制御回路を有する半導体装置に関する。
【００１３】
図１は実施例１の半導体装置（ＬＳＩ１５Ａ）及びその動作に伴う、各ノードの電位波形を示す図である。図１Ａは実施例１のＬＳＩ１５Ａの回路図を示す。ＬＳＩ１５Ａは外部印加ＶＤＤ２、外部印加ＶＤＤＧ１（１ａ）、及び、外部印加ＶＳＳ３を含む外部端子を有し、ノードＧ１（４）及びノードＧ２（５）を含むノードを有し、コード信号６ｂを有する。ＬＳＩ１５Ａは、配線により形成されたコイルに基づくインダクタンス１６ａ、配線により形成されたコイルに基づくインダクタンス１６ｃ、配線により形成されたコイルに基づくインダクタンス１６ｅ、抵抗１６ｂ、抵抗１６ｄ、抵抗１６ｆ、ゲーティングトランジスタ８、ゲーティングトランジスタ９、高電位を与える電源線ＶＤＤＧ１（１ｂ）、高電位を与える電源線ＶＤＤ１３、低電位を与える電源線ＶＳＳ１４、ＬＳＩ１５Ａ内部の回路Ａ７、ＬＳＩ１５Ａ内部の回路Ｂ１２ａ、回路Ａ７に接続する電源線ＶＤＤＭ１０、安定化容量Ｃ１１、及び、ＰＭＵ（Power Managing Unit）６ａを備える。
【００１４】
回路Ａ７はＬＳＩ１５Ａ内部の内部回路である。回路Ａ７は電源線ＶＤＤＭ１０及び低電位（接地電位）を与える電源線ＶＳＳ１４に接続している。
【００１５】
電源線ＶＤＤＭ１０と、低電位を与える電源線ＶＳＳ１４との間には安定化容量Ｃ１１が接続されている。安定化容量Ｃ１１は回路Ａ７の電位を安定させる役割を果たしている。
【００１６】
電源線ＶＤＤＭ１０はゲーティングトランジスタ８のドレインに接続され、ゲーティングトランジスタ８を介して、高電位を与える電源線ＶＤＤＧ１（１ｂ）と接続している。また、電源線ＶＤＤＭ１０はゲーティングトランジスタ９のドレインに接続され、ゲーティングトランジスタ９を介して高電位を与える電源線ＶＤＤ１３に接続している。
【００１７】
ゲーティングトランジスタ８のゲート電極はノードＧ１（４）に接続している。ゲーティングトランジスタ９のゲート電極はノードＧ２（５）に接続している。従って、ノードＧ１（４）又はノードＧ２（５）の電位を制御することにより、回路Ａ７は高電位を与える電源線ＶＤＤＧ１（１ｂ）又は電源線ＶＤＤ１３との接続及び分離が制御される。
【００１８】
なお、ゲーティングトランジスタ８及びゲーティングトランジスタ９は本実施例ではＰ型トランジスタで構成されている。Ｐ型トランジスタを介して高電位を回路Ａ７に供給する場合、Ｐ型トランジスタに閾値には影響されずに、電源線（ＶＤＤＧ１（１ｂ）、ＶＤＤ１３）からの高電位がそのまま伝達されるからである。
【００１９】
ただし、ゲーティングトランジスタ８及びゲーティングトランジスタ９をＮ型トランジスタで形成することも可能である。その場合、高電位をそのまま伝達するため、後述するＰＭＵ６ａからノードＧ１（４）及びノードＧ２（５）に出力される信号の論理"Ｈ"の電位は、上記の高電位よりＮ型トランジスタの閾値分以上の高い電位であることが望ましい。Ｎ型トランジスタを介して高電位を回路Ａ７に供給する場合、その高電位と同程度の電位をもつ信号をＮ型トランジスタのゲート電極に接続した場合には、Ｎ型トランジスタの閾値分低い電位が回路Ａ７に供給されるからである。なお、ＬＳＩ１５Ａは、高電位よりＮ型トランジスタの閾値分以上の高い電位の供給を、例えば、外部電源から受け取ることができる。
【００２０】
ＰＭＵ６ａはＣＰＵ（Central Processing unit）１２ｂからのコード信号６ｂを受けて、ノードＧ１（４）及びノードＧ２（５）に出力する信号を制御する。そして、ＰＭＵ６ａは電源線ＶＤＤ１３から高電位の供給を受け、電源線ＶＳＳ１４から低電位の供給を受けて動作する。なお、ＰＭＵ６ａの回路の例は、図２にて後述する。
【００２１】
ＣＰＵ１２ｂは後述する回路Ｂ１２ａに含まれ、常時動作しており、回路Ａ７等の内部回路の動作の必要性を判断している。従って、ＣＰＵ１２ｂの判断により、回路Ａ７の電源のオン・オフは行われる。なお、図１Ａにおいて、ＣＰＵ１２ｂは回路Ｂ１２ａに含まれるとしたが、ＣＰＵ１２ｂが実施例１のＬＳＩ１５Ａの外部にあり、ＬＳＩ１５Ａは外部端子を通じてコード信号６ｂを受け取る構成であってもよい。また、ＣＰＵ１２ｂはＰＭＵ６ａに含まれる構成であってもよい。
【００２２】
高電位を与える電源線ＶＤＤＧ１（１ｂ）は回路Ａ７の電位を復帰するために、ゲーティングトランジスタ８により内部回路の電源線ＶＤＤＭ１０に接続される。なお、電源線ＶＤＤＧ１（１ｂ）はＬＳＩ１５Ａの外部端子である外部印加ＶＤＤＧ１（１ａ）より、インダクタンス１６ａ及び抵抗１６ｂを介して、高電位を与える外部電源に接続されている。
【００２３】
高電位を与える電源線ＶＤＤ１３は回路Ａ７に高電位を与えるため、電源ＶＤＤＧ１（１ｂ）が電源線ＶＤＤＭ１０に接続された後に、ゲーティングトランジスタ９により内部回路の電源線ＶＤＤＭ１０に接続される。なお、電源線ＶＤＤ１３はＬＳＩ１５Ａの外部端子である外部印加ＶＤＤ２より、インダクタンス１６ｃ及び抵抗１６ｄを介して、高電位を与える外部電源に接続されている。
【００２４】
低電位（接地電位）を与える電源線ＶＳＳ１４は、ＬＳＩ１５Ａの外部端子である外部印加ＶＳＳ３により、インダクタンス１６ｅ及び抵抗１６ｆを介して、接地電位を与える外部電源と接続されている。
【００２５】
回路Ｂ１２ａは高電位を与える電源線ＶＤＤ１３と、低電位を与える電源線ＶＳＳ１４とに接続して動作を行うＬＳＩ１５Ａの内部回路である。
【００２６】
電源線ＶＤＤ１３、及び、ＶＳＳ１４は常時外部電源と接続しており、電源がオン・オフされることはない。従って、常時動作することが予定されている回路群、ＣＰＵ１２ｂ或いはクロック発生回路等を含む。
【００２７】
図１ＢはＬＳＩ１５Ａの動作に伴う、各内部ノードの電位波形を示す図である。すなわち、図１Ｂは、電源線ＶＤＤ１３の波形２０、電源線ＶＤＤＧ１（１ｂ）の波形２１、ノードＧ１（４）の波形２２、ノードＧ２（５）の波形２４、ＬＳＩ１５Ａの内部の回路Ａ７に接続する電源線ＶＤＤＭ１０の波形２３を示す。
【００２８】
電源線ＶＤＤ１３の波形２０からわかるように、電源線ＶＤＤ１３の電位はほぼ高電位のまま維持される。時刻Ｔ４までは、電源線ＶＤＤ１３と電源線ＶＤＤＧ１（１ｂ）とは電源線ＶＤＤＭ１０を介して接続されないため、後述する電源線ＶＤＤＧ１（１ｂ）の電源ノイズは、電源線ＶＤＤＭ１０を介して電源線ＶＤＤ１３に伝わらない。また、双方の電源線（ＶＤＤ１３及びＶＤＤＧ１（１ｂ））が回路Ａ７の電源線ＶＤＤＭ１０に接続する、時刻Ｔ４以降では、電源ノイズは納まっており、回路Ａ７の電源線ＶＤＤＭ１０を介して、電源線ＶＤＤＧ１（１ｂ）の電源ノイズが電源線ＶＤＤ１３に伝わることがない。
【００２９】
電源線ＶＤＤＧ１（１ｂ）の波形２１からわかるように、電源線ＶＤＤＧ１（１ｂ）には、時刻Ｔ１においてゲーティングトランジスタ８により電源線ＶＤＤＧ１（１ｂ）が電源線ＶＤＤＭ１０に接続された直後に、高周波成分を有する電位の上下、すなわち、いわゆる電源ノイズがあらわれる。電源線ＶＤＤＧ１（１ｂ）から、電源線ＶＤＤＭ１０に対して急激に電流が流れ込むため、電源線ＶＤＤＧ１（１ｂ）の電位が不安定となるためである。その後、電源線ＶＤＤＧ１（１ｂ）において、電位の上下（電源ノイズ）は集束し、一定の高電位が維持される。
【００３０】
ノードＧ１（４）の波形２２からわかるように、ノードＧ１（４）は、時刻Ｔ１以前には、電源線ＶＤＤ１３からの高電位を有する論理"Ｈ"を示すが、その後、時刻Ｔ１においてゲーティングトランジスタ８をオンさせるため、ノードＧ１（４）は電源線ＶＳＳ１４からの低電位を有する論理"Ｌ"を示す。さらに、その後、時刻Ｔ５においてゲーティングトランジスタ８をオフするため、ＰＭＵ６ａはノードＧ１（４）に論理"Ｈ"を示す信号を出力する。
【００３１】
その結果、電源線ＶＤＤＭ１０の波形２３が示すように、回路Ａ７に接続する電源線ＶＤＤＭ１０の電位は上昇をはじめ、時刻Ｔ３にはほぼ、電源線ＶＤＤＧ１（１ｂ）が供給する電位にまで電圧が復帰する。その後、時刻Ｔ５において、ゲーティングトランジスタ８及びゲーティングトランジスタ９がオフすると、電源線ＶＤＤＭ１０の電位は、回路Ａ７が電流を消費するため、自然に下降する。
【００３２】
ノードＧ２（５）の波形２４からわかるように、ノードＧ２（５）は、時刻Ｔ３以前は、電源線ＶＤＤ１３が示す高電位を有する論値"Ｈ"を示す、その後、時刻Ｔ３においてゲーティングトランジスタ９をオンさせるため、ノードＧ２（５）は電源線ＶＳＳ１４から供給される低電位を有する論理"Ｌ"を示す。その後、ゲーティングトランジスタ９をオフさせるため、ＰＭＵ６ａは時刻Ｔ５において、ノードＧ２（５）に論理"Ｈ"を示す信号を出力する。
【００３３】
以上より、実施例１のＬＳＩ１５Ａは、電源線ＶＤＤＧ１（１ｂ）、電源線ＶＤＤ１３、電源線ＶＤＤＭ１０を備える。また、実施例１のＬＳＩ１５Ａは、電源線ＶＤＤＧ１（１ｂ）と電源線ＶＤＤＭ１０とを接続・分離するゲーティングトランジスタ８、及び、電源線ＶＤＤ１３と電源線ＶＤＤＭ１０とを接続・分離するゲーティングトランジスタ９を備える。また、実施例１のＬＳＩ１５Ａは、ゲーティングトランジスタ８が電源線ＶＤＤＧ１（１ｂ）と電源線ＶＤＤＭ１０とを接続するようにＧ１（４）を駆動し、その後、所定の期間後に、ゲーティングトランジスタ９が電源線ＶＤＤ１３と電源線ＶＤＤＭ１０を接続するようにＧ２（５）を駆動し、電源線ＶＤＤ１３から電圧が供給されるＰＭＵ６ａ或いはＰＭＵ６ａとＣＰＵ１２ｂと、を備える。
【００３４】
そして、電源線ＶＤＤＭ１０には、電源のオン・オフが制御される回路Ａ７が接続され、電源線ＶＤＤ１３には常時電源がオンしている回路Ｂ１２ａ及びＰＭＵ６ａが接続されている。
【００３５】
従って、ＬＳＩ１５Ａにおいては、回路Ａ７に対する電源のオンの際に、電源線ＶＤＤＧ１（１ｂ）にのみ電源ノイズが発生し、電源線ＶＤＤ１３には、電源線ＶＤＤＭ１０を介して上記の電源ノイズは伝播しない。
【００３６】
その結果、安定な動作、或いは、常時動作する回路１２ａ、又は、ＰＭＵ６ａ内の回路には、上記の電源ノイズの影響が及ばない効果がある。
【００３７】
例えば、回路１２ａ内のＣＰＵ１２ｂやクロック発生回路は電源ノイズの影響を受けることなく、安定動作をすることができる。
【００３８】
従って、上記のＬＳＩ１５Ａによれば、電源線ＶＤＤＧ１（１ｂ）から急激に電源線ＶＤＤＭ１０に電流を供給することができ、電源線ＶＤＤＭ１０の電圧の復帰を短縮することができる。
【００３９】
図２は、図１に示すＰＭＵ６ａの回路例を示す図である。図２ＡはＰＭＵ６ａの第１回路例である。図２Ａに示すＰＭＵ６ａはＣＰＵ１２ｂから出力されるコード信号６ｂを伝播する信号線６ｂＸ、信号線６ｂＹ、インバータＰＭＵ６ａ−１、及び、ＰＭＵ６ａ−２から構成されている。
【００４０】
ＣＰＵ１２ｂはＰＭＵ６ａに対してノードＧ１（４）に応じた信号６ｂＸとＧ２（５）に応じた信号６ｂＹからなるコード信号６ｂを出力する。
【００４１】
信号６ｂＸは通常は論理"Ｌ"であるが、ゲーティングトランジスタ８を選択するために、一定期間論理"Ｈ"となるパルス信号である。
【００４２】
信号６ｂＹは通常は論理"Ｌ"であるが、ゲーティングトランジスタ９を選択するために、一定期間論理"Ｈ"となるパルス信号である。ただし、信号６ｂＹは、信号６ｂＸより所定の期間おくれてパルス状態となり、信号６ｂＸのパルス状態が終了すると同時に、信号６ｂＹもパルス状態を終了する。なお、上記の所定の期間はＣＰＵ１２ｂにより決定される。
【００４３】
Ｇ１（４）に応じた信号６ｂＸは、インバータ６ａ−１を介して反転増幅され、ノードＧ１（４）へ出力される。
【００４４】
Ｇ２（５）に応じた信号６ｂＹは、インバータ６ａ−２を介して反転増幅され、ノードＧ２（５）へ出力される。
【００４５】
図２ＡのＰＭＵ６ａは、ＣＰＵ１２ｂからのコード信号６ｂによって、ゲーティングトランジスタ８が電源線ＶＤＤＧ１（１ｂ）と電源線ＶＤＤＭ１０を接続するようにゲーティングトランジスタ８を制御する信号線を駆動し、その後、所定の期間後に、ゲーティングトランジスタ９が電源線ＶＤＤ１３と電源線ＶＤＤＭ１０を接続するように信号線を駆動する。その結果、電源線ＶＤＤＧ１（１ｂ）に発生した電源ノイズは電源線ＶＤＤ１３に伝播しない。そして、上記の電源ノイズは回路Ｂ１２ａに影響を与えない。その結果、回路Ｂ１２ａは安定的な動作を行うことができる。
【００４６】
図２ＢはＰＭＵ６ａの第２回路例である。図２ＢのＰＭＵ６ａは、インバータ６ａ−４及びインバータ６ａ−５を含む、偶数個のインバータから構成されたインバータ列と、ＡＮＤ６ａ−６、インバータ６ａ−７、インバータ６ａ−８、及び、ノード６ａ−３から構成されている。
【００４７】
ＣＰＵ１２ｂはＰＭＵ６ａに対して、ゲーティングトランジスタ８及びゲーティングトランジスタ９を選択する時期をしらせる一つのコード信号６ｂを出力する。上記のコード信号６ｂは、通常は論理"Ｌ"であるが、ゲーティングトランジスタ８を選択する期間は論理"Ｈ"を示すパルス状の信号である。
【００４８】
そうすると、ＰＭＵ６ａは以下のように動作する。まず、インバータ６ａ−７によって上記のコード信号６ｂが反転増幅された信号がノードＧ１（４）に出力される。
【００４９】
次に上記のインバータ列によって遅延したコード信号６ｂと、元のコード信号６ｂがＡＮＤ６ａ−６の一方の端子及び他方の端子に入力されると、ＡＮＤ６ａ−６は、ノード６ａ−３に対して、元のコード信号６ｂに比較しパルス状態の開始が遅れており、かつ、パルス状態の期間が短い信号を出力する。なお、インバータ列の長さは設計時に調整することができ、インバータ列は、電源ノイズが集束する時間を見込んで、コード信号６ｂを遅らせることができる。
【００５０】
その後、ノード６ａ−３に出力された信号はインバータ６ａ−８反転増幅されてノードＧ２（５）へ出力される。
【００５１】
図２ＢのＰＭＵ６ａは、ＣＰＵ１２ｂからのコード信号６ｂによって、ゲーティングトランジスタ８が電源線ＶＤＤＧ１（１ｂ）と電源線ＶＤＤＭ１０を接続するようにゲーティングトランジスタ８を制御する信号線を駆動し、その後、インバータ列によって決定される遅延期間の後に、ゲーティングトランジスタ９が電源線ＶＤＤ１３と電源線ＶＤＤＭ１０を接続するように信号線を駆動する。その結果、電源線ＶＤＤＧ１（１ｂ）に発生した電源ノイズは電源線ＶＤＤ１３に伝播しない。そして、上記の電源ノイズは回路Ｂ１２ａに影響を与えない。その結果、回路Ｂ１２ａは安定的な動作を行うことができる。
【実施例２】
【００５２】
実施例２の半導体装置は、実施例１の半導体装置（ＬＳＩ１５Ａ）と、ＬＳＩ１５Ａの第１電源線（電源ノイズが発生する電源線（ＶＤＤＧ１（１ｂ））と外部電源とを接続し、かつ、ＬＳＩ１５Ａに外付けされているＬＰＦ（Low Pass filter）１７ａと、から構成されている。そして、実施例２においては、第１電源線と外部電源とはＬＰＦ（Low Pass filter）１７ａを介して接続されており、第２電源線も同一の外部電源に接続されている点で、実施例１と実施例２では異なる。
【００５３】
図３は、実施例２の半導体装置及（ＬＳＩ１５Ｂ）びその動作に伴う、各ノードの電位波形を示す図である。そして、図３Ａは実施例２の半導体装置（ＬＳＩ１５Ｂ）を示す。ＬＳＩ１５Ｂは、ＬＳＩ１５Ａと、外付けコイルによるインダクタンス１７ｂと、電源安定化のための外付け容量１７ｃから構成されている。なお、ＬＳＩ１５Ａの説明は、図１及び図２を用いて説明したため省略する。
【００５４】
外部電源ＩＣ１８は、通常のＤＣ／ＤＣコンバータである。すなわち、電池を電源とし、ＬＳＩ１５Ｂで消費される電流による電圧降下を検出し、高電位を与える電源線ＶＤＤ１９ａと低電位を与える電源線ＶＳＳ１９ｂとの間の電位差を一定にたもつように動作する。
【００５５】
ＬＳＩ１５Ｂは外部電源ＩＣ１８と接続されている。具体的には、外部電源ＩＣ１８の電源線ＶＤＤ１９ａは電源線ＶＤＤ１３とインダクタンス１６ｃ及び抵抗１６ｄを介して接続している。また、外部電源ＩＣ１８の電源線ＶＤＤ１９ａはインダクタンス１７ｂ、インダクタンス１６ａ、及び、抵抗１６ｂを介して電源線ＶＤＤＧ１（１ｂ）と接続する。電源線ＶＳＳ１９ｂはＬＳＩ１５Ｂに低電位（例えば、接地電位）を供給する。また、外部電源ＩＣ１８の電源線ＶＤＤ１９ａと、低電位を供給する電源線ＶＳＳ１９ｂとは容量１７ｃを介して接続している。
【００５６】
その結果、インダクタンス１７ｂ、容量１７ｃ、インダクタンス１６ａ、及び、抵抗１６ｂはＬＰＦ１７ａを構成する。
【００５７】
ＬＳＩ１５Ｂにおいては、電源線ＶＤＤＧ１（１ｂ）において発生した電源ノイズは、ローパスフィルタＬＰＦ１７ａによって電源ノイズの高周波数成分が取り除かれる。すなわち、上記の電源ノイズはＬＰＦ１７ａをほとんど通過することができず、電源線ＶＤＤ１９ａにはわずかしか伝播しない。そして、インダクタンス１６ｃ及び抵抗１６ｄによって、さらに、高周波数成分をもつ電位の変位は減衰するため、上記の電源ノイズは、電源線ＶＤＤ１３へは伝播しない。
【００５８】
図３Ｂは、ＬＳＩ１５Ｂの動作に伴う、各内部ノードの電位波形を示す図である。図３Ｂは電源線ＶＤＤ１３の波形２０、電源線ＶＤＤ１９ａの波形２５、電源線ＶＤＤＧ１（１ｂ）の波形２１、ノードＧ１（４）の波形２２、電源線ＶＤＤＭ１０の波形２３、及び、ノードＧ２（５）の波形２４を示す。図１Ｂで説明した波形については、説明を省略する。
【００５９】
電源線ＶＤＤ１９ａの波形２５に示すように、点線で示した電源線ＶＤＤＧ１（１ｂ）の波形２１に示す電源ノイズは、ＬＰＦ１７ａの効果によって減衰し、電源線ＶＤＤ１９ａにはわずかにしか伝播しない。電源ノイズは高周波数の成分を多く含むため、ＬＰＦ１７ａを通過することができないからである。そうすると、実施例２の半導体装置（ＬＳＩ１５Ｂ）によれば、電源線ＶＤＤＧ１（１ｂ）で発生した電源ノイズが、外部電源ＩＣ１８の電源線ＶＤＤ１９ａを介して電源線ＶＤＤ１３へ伝播するのを防止することができる。
【００６０】
実施例２の半導体装置（ＬＳＩ１５Ｂ）によれば、外部電源ＩＣ１８一つで、電流の供給が可能なため、接続する外部電源ＩＣ１８の数を減少する効果がある。
【００６１】
なお、実施例２の半導体装置においても、図３Ｂの電位波形を示す図からあきらかなように、時刻Ｔ１から時刻Ｔ４までは電源線ＶＤＤＧ１（１ｂ）が電源線ＶＤＤＭ１０に電流を供給し、電源線ＶＤＤＧ１（１ｂ）における電源ノイズが集束したのち、電源線ＶＤＤ１３が電源線ＶＤＤＭ１０に接続される。従って、実施例１と同様に電源線ＶＤＤＧ１（１ｂ）から電源線ＶＤＤＭ１０を介して、電源ノイズが電源線ＶＤＤ１３に伝播することはない。
【００６２】
従って、実施例２の半導体装置によれば、電源線ＶＤＤＧ１（１ｂ）から急激に電源線ＶＤＤＭ１０に電流を供給することができ、電源線ＶＤＤＭ１０の電圧の復帰を短縮することができる。
【実施例３】
【００６３】
実施例３の半導体装置は、実施例１の半導体装置（ＬＳＩ１５Ａ）に、ＬＳＩ１５Ａの第１電源線（電源ノイズが発生する電源線（ＶＤＤＧ１（１ｂ））と外部電源とを接続するＬＰＦ１７ａが内蔵されている半導体装置である。従って、実施例３の半導体装置が、実施例１の半導体装置とＬＰＦ３１ａとを内蔵している点で、実施例３と実施例２とは異なる。
【００６４】
図４は、実施例３の半導体装置（ＬＳＩ３０）、及び、その動作に伴う、各ノードの電位波形を示す図である。そして、図４Ａは実施例３の半導体装置（ＬＳＩ３０）、外付けの安定化容量３１ｃ、及び、外部電源ＩＣ１８を示す。
【００６５】
ＬＳＩ３０は、ＬＳＩ１５Ａに含まれているのと同様な構成要素と、電源安定化のための容量３１ｂから構成されている。なお、ＬＳＩ１５Ａに含まれている構成要素の説明は、図１及び図２を用いて説明したため省略する。
【００６６】
外部電源ＩＣ１８は、通常のＤＣ／ＤＣコンバータである。すなわち、電池を電源とし、ＬＳＩ３０で消費される電流による電圧降下を検出し、高電位を与える電源線ＶＤＤ１９ｃと低電位を与える電源線ＶＳＳ１９ｄとの間の電位差を一定にたもつように動作する。
【００６７】
ＬＳＩ３０は外部電源ＩＣ１８と接続されている。具体的には、外部電源ＩＣ１８の電源線ＶＤＤ１９ｃは電源線ＶＤＤ１３とインダクタンス１６ｃ及び抵抗１６ｄを介して接続している。また、外部電源ＩＣ１８の電源線ＶＤＤ１９ｃはインダクタンス１６ａ、及び、抵抗１６ｂを介して電源線ＶＤＤＧ１（１ｂ）と接続する。電源線ＶＳＳ１９ｄはＬＳＩ３０に低電位（例えば、接地電位）を供給する。また、外部電源ＩＣ１８の電源線ＶＤＤ１９ｃと、低電位を供給する電源線ＶＳＳ１９ｄとは、ＬＳＩ３０内部に配置された容量３１ｂと、ＬＳＩ３０の外部に外付けされている容量３１ｃを介して接続している。
【００６８】
その結果、容量３１ｂ、インダクタンス１６ａ、及び、抵抗１６ｂはＬＰＦ３１ａを構成する。
【００６９】
そうすると、ＬＳＩ３０と電源線ＶＤＤ１９ｃとは、一つのＬＳＩ３０の外部端子のみで接続されているため、ＬＳＩ３０の外部端子の数を低減することができる。
【００７０】
また、ＬＳＩ３０においては、電源線ＶＤＤＧ１（１ｂ）において発生した電源ノイズは、ローパスフィルタＬＰＦ３１ａによって電源ノイズの高周波数成分が取り除かれる。すなわち、上記の電源ノイズはＬＰＦ３１ａをほとんど通過することができず、電源線ＶＤＤ１９ａにはわずかしか伝播しない。そして、インダクタンス１６ｃ及び抵抗１６ｄによって、さらに、高周波数成分をもつ電位の変位は減衰するため、上記の電源ノイズは、電源線ＶＤＤ１３へは伝播しない。
【００７１】
図４Ｂは、ＬＳＩ３０の動作に伴う、各内部ノードの電位波形を示す図である。図４Ｂは電源線ＶＤＤ１３の波形２０、電源線ＶＤＤ１９ｃの波形２６、電源線ＶＤＤＧ１（１ｂ）の波形２１、ノードＧ１（４）の波形２２、電源線ＶＤＤＭ１０の波形２３、及び、ノードＧ２（５）の波形２４を示す。図１Ｂで説明した波形については、説明を省略する。
【００７２】
電源線ＶＤＤ１９ｃの波形２６に示すように、点線で示した電源線ＶＤＤＧ１（１ｂ）の波形２１に示す電源ノイズは、ＬＰＦ３１ａの効果によって減衰し、電源線ＶＤＤ１９ｃにはわずかにしか伝播しない。
【００７３】
そうすると、実施例３の半導体装置（ＬＳＩ３０）によれば、電源線ＶＤＤＧ１（１ｂ）で発生した電源ノイズが、外部電源ＩＣ１８の電源線ＶＤＤ１９ｃを介して電源線ＶＤＤ１３へ伝播するのを防止することができる。
【００７４】
実施例３の半導体装置（ＬＳＩ３０）によれば、外部電源ＩＣ１８一つで、電流の供給が可能なため、接続する外部電源ＩＣ１８の数を減少する効果がある。また、実施例３の半導体装置（ＬＳＩ３０）においては、外部端子が減少している。
【００７５】
なお、実施例３の半導体装置においても、図４Ｂの電位波形を示す図からあきらかなように、時刻Ｔ１から時刻Ｔ４までは電源線ＶＤＤＧ１（１ｂ）が電源線ＶＤＤＭ１０に電流を供給し、電源線ＶＤＤＧ１（１ｂ）における電源ノイズが集束したのち、電源線ＶＤＤ１３が電源線ＶＤＤＭ１０に接続される。従って、実施例１と同様に電源線ＶＤＤＧ１（１ｂ）から電源線ＶＤＤＭ１０を介して、電源ノイズが電源線ＶＤＤ１３に伝播することはない。
【００７６】
従って、実施例３の半導体装置によれば、電源線ＶＤＤＧ１（１ｂ）から急激に電源線ＶＤＤＭ１０に電流を供給することができ、電源線ＶＤＤＭ１０の電圧の復帰を短縮することができる。
【実施例４】
【００７７】
実施例４は、実施例１の半導体装置（ＬＳＩ１５Ａ）の第１電源線（ＶＤＤＧ１（１ｂ））と第２電源線（ＶＤＤ１３）にそれぞれ、独立した電源が接続されて、実施例１の半導体装置の動作が行われるものである。
【００７８】
図５は、実施例４係る半導体装置（ＬＳＩ１５Ａ）及び半導体装置（ＬＳＩ１５Ａ）の動作に伴う、各ノードの電位波形を示す図である。そして、図５Ａは実施例４の半導体装置（ＬＳＩ１５Ａ）、外付けの安定化容量４１ｄ、及び、外部電源ＩＣ１８を示す。
【００７９】
ＬＳＩ１５Ａは、実施例１に示す半導体装置（ＬＳＩ１５Ａ）と同様なものであるため、ＬＳＩ１５Ａの説明を省略する。
【００８０】
外部電源ＩＣ１８は、通常のＤＣ／ＤＣコンバータである。すなわち、外部電源ＩＣ１８は、電池を電源とし、ＬＳＩ１５Ａで消費される電流による電圧降下を検出し、高電位を与える電源線ＶＤＤ４１ａと低電位を与える電源線ＶＳＳ４１ｃとの間の電位差を一定にたもつように動作する。また、外部電源ＩＣ１８は、上記の動作とは独立して、高電位を与える電源線ＶＤＤ４１ｂと低電位を与える電源線ＶＳＳ４１ｃとの間の電位差を一定にたもつように動作する。
【００８１】
ＬＳＩ１５Ａは外部電源ＩＣ１８と接続されている。具体的には、外部電源ＩＣ１８の電源線ＶＤＤ４１ａは電源線ＶＤＤ１３とインダクタンス１６ｃ及び抵抗１６ｄを介して接続している。また、外部電源ＩＣ１８の電源線ＶＤＤ４１ｂはインダクタンス１６ａ、及び、抵抗１６ｂを介して電源線ＶＤＤＧ１（１ｂ）と接続する。電源線ＶＳＳ４１ｃはＬＳＩ１５Ａに低電位（例えば、接地電位）を供給する。また、外部電源ＩＣ１８の電源線ＶＤＤ４１ａと、低電位を供給する電源線ＶＳＳ４１ｃとは、ＬＳＩ１５Ａの外部に外付けされている容量４１ｄを介して接続している。
【００８２】
そうすると、電源線ＶＤＤＧ１（１ｂ）において電源ノイズが発生し、電源線ＶＤＤ４１ｂに伝播した場合でも、外部電源ＩＣ１８の動作によってその電源ノイズは集束する。そのため、外部電源ＩＣ１８の内部の電源線を介して、電源線ＶＤＤ４１ｂから電源線ＶＤＤ４１ａへ、電源ノイズが伝播することがない。
【００８３】
図５Ｂは、ＬＳＩ１５Ａの動作に伴う、各内部ノードの電位波形を示す図である。図５Ｂは電源線ＶＤＤ１３の波形２０、電源線ＶＤＤ４１ｂの波形２７、電源線ＶＤＤＧ１（１ｂ）の波形２１、ノードＧ１（４）の波形２２、電源線ＶＤＤＭ１０の波形２３、及び、ノードＧ２（５）の波形２４を示す。図１Ｂで説明した波形については、説明を省略する。
【００８４】
電源線ＶＤＤ４１ｂの波形２７に示すように、点線で示した電源線ＶＤＤＧ１（１ｂ）の波形２１に示す電源ノイズは、外部電源ＩＣ１８の動作によって減衰し、電源線ＶＤＤ４１ａには伝播しない。外部電源ＩＣ１８が電位の変動を補償するように動作するからである。そうすると、実施例４に示すように半導体装置（ＬＳＩ１５Ａ）と外部電源ＩＣ１８とを接続すれば、電源線ＶＤＤＧ１（１ｂ）で発生した電源ノイズが、外部電源ＩＣ１８を介して電源線ＶＤＤ１３へ伝播するのを防止することができる。
【００８５】
なお、実施例４に示すように半導体装置（ＬＳＩ１５Ａ）と外部電源ＩＣ１８とを接続すれば、図５Ｂの電位波形に示すように、時刻Ｔ１から時刻Ｔ４までは電源線ＶＤＤＧ１（１ｂ）が電源線ＶＤＤＭ１０に電流を供給し、電源線ＶＤＤＧ１（１ｂ）における電源ノイズが集束したのち、電源線ＶＤＤ１３が電源線ＶＤＤＭ１０に接続される。従って、実施例１と同様に電源線ＶＤＤＧ１（１ｂ）から電源線ＶＤＤＭ１０を介して、電源ノイズが電源線ＶＤＤ１３に伝播することはない。
【００８６】
従って、実施例４の半導体装置によれば、電源線ＶＤＤＧ１（１ｂ）から急激に電源線ＶＤＤＭ１０に電流を供給することができ、電源線ＶＤＤＭ１０の電圧の復帰を短縮することができる。
【実施例５】
【００８７】
実施例５は常時一定の電圧が維持されている第１電源線（ＶＤＤＧ１（５１））及び第２電源線（ＶＤＤ５２）と、第１電源線に接続された後、第２電源線に接続される第１内部回路（回路Ａ６０）の第３電源線（ＶＤＤＭ１（６１））と、第１電源線に接続された後、第２電源線に接続される第２内部回路（回路Ｂ６５）の第４電源線（ＶＤＤＭ２（６６））と、第１電源線と第３電源線を接続・分離する第１スイッチと、第２電源線と第３電源線を接続・分離する第２スイッチと、第１電源線と第４電源線を接続・分離する第３スイッチと、第２電源線と第４電源線を接続・分離する第４スイッチと、第１、第２、第３、第４スイッチのオン・オフの制御及びそのオン・オフの順序を制御する制御回路を有する半導体装置に関する。
【００８８】
図６は実施例５の半導体装置（ＬＳＩ５０）及びその動作に伴う、各ノードの電位波形を示す図である。図６Ａは実施例５のＬＳＩ５０ａ及び外部電源ＩＣ５５ａを示す。
【００８９】
外部電源ＩＣ５５ａは通常のＤＣ／ＤＣコンバータである。すなわち、電池を電源とし、ＬＳＩ５０ａで消費される電流による電圧降下を検出し、高電位を与える電源線ＶＤＤ５３ａと低電位を与える電源線ＶＳＳ５３ｂとの間の電位差を一定にたもつように動作する。
【００９０】
なお、外部電源ＩＣ５５ａの高電位を与える電源線ＶＤＤ５３ａは、インダクタンス５３ｃ、インダクタンス５３ｅ、及び、抵抗５３ｆを介して、電源線ＶＤＤＧ１（５１）と接続している。また、高電位を与える電源線ＶＤＤ５３ａはインダクタンス５３ｇ及び抵抗５３ｈを介してＶＤＤ５２ａと接続している。電源線ＶＤＤ５３ａと電源線ＶＳＳ５３ｂとの間には安定化容量５３ｄが接続されている。
【００９１】
ＬＳＩ５０ａは、インダクタンス５３ｅ、抵抗５３ｆ、高電位を与える電源線ＶＤＤＧ１（５１）、インダクタンス５３ｇ、抵抗５３ｈ、高電位を与える電源線ＶＤＤ５２ａ、インダクタンス５３ｉ、抵抗５３ｊ、低電位（接地電位）を与える電源線ＶＳＳ５４、ＰＭＵ５６ａ、ゲーティングトランジスタ５８ａ、ゲーティングトランジスタ５９ａ、ゲーティングトランジスタ６３ａ、ゲーティングトランジスタ６３ｂ、安定化容量Ｃ１（６２）、安定化容量Ｃ２（６４）、高電位を与える電源線ＶＤＤＭ１（６１）、高電位を与える電源線ＶＤＤＭ２（６６）、回路Ａ６０、回路Ｂ６５、及び、ＰＭＵ５６ａから構成されている。また、ＬＳＩ５０はノードＧ１１（５７ａ）、ノードＧ２１（５７ｂ）、ノードＧ１２（５７ｃ）、及び、Ｇ２２（５７ｄ）を有する。なお、上記のインダクタンス５３ｅ、５３ｇ、５３ｉは配線により形成されるコイルより構成されている。
【００９２】
回路Ａ６０、回路Ｂ６５はＬＳＩ５０ａ内部の内部回路である。回路Ａ６０は電源線ＶＤＤＭ１（６１）及び低電位（接地電位）を与える電源線ＶＳＳ５４に接続している。
【００９３】
電源線ＶＤＤＭ１（６１）と、低電位を与える電源線ＶＳＳ５４との間には安定化容量Ｃ１（６２）が接続されている。安定化容量Ｃ１（６２）は回路Ａ６０の電位を安定させる役割を果たしている。回路Ｂ６５は電源線ＶＤＤＭ２（６６）及び低電位（接地電位）を与える電源線ＶＳＳ５４に接続している。
【００９４】
電源線ＶＤＤＭ２（６６）と、低電位を与える電源線ＶＳＳ５４との間には安定化容量Ｃ２（６４）が接続されている。安定化容量Ｃ２（６４）は回路Ｂ６５の電位を安定させる役割を果たしている。
【００９５】
電源線ＶＤＤＭ１（６１）はゲーティングトランジスタ５８ａのドレインに接続され、ゲーティングトランジスタ５８ａを介して、高電位を与える電源線ＶＤＤＧ１（５１）と接続している。また、電源線ＶＤＤＭ１（６１）はゲーティングトランジスタ５９ａのドレインに接続され、ゲーティングトランジスタ５９ａを介して高電位を与える電源線ＶＤＤ１３に接続している。
【００９６】
電源線ＶＤＤＭ２（６６）はゲーティングトランジスタ６３ａのドレインに接続され、ゲーティングトランジスタ６３ａを介して、高電位を与える電源線ＶＤＤＧ１（５１）と接続している。また、電源線ＶＤＤＭ２（６６）はゲーティングトランジスタ６３ｂのドレインに接続され、ゲーティングトランジスタ６３ｂを介して高電位を与える電源線ＶＤＤ１３に接続している。
【００９７】
ゲーティングトランジスタ５８ａのゲート電極はノードＧ１１（５７ａ）に接続している。ゲーティングトランジスタ５９ａのゲート電極はノードＧ２１（５７ｂ）に接続している。従って、ノードＧ１１（５７ａ）又はノードＧ２１（５７ｂ）の電位を制御することにより、回路Ａ６０の電源線ＶＤＤＭ１（６１）と高電位を与える電源線ＶＤＤＧ１（５１）又は電源線ＶＤＤ１３との接続及び分離が制御される。
【００９８】
ゲーティングトランジスタ６３ａのゲート電極はノードＧ１２（５７ｃ）に接続している。ゲーティングトランジスタ６３ｂのゲート電極はノードＧ２２（５７ｄ）に接続している。従って、ノードＧ１２（５７ｃ）又はノードＧ２２（５７ｄ）の電位を制御することにより、回路Ｂ６５の電源線ＶＤＤＭ２（６６）と高電位を与える電源線ＶＤＤＧ１（５１）又は電源線ＶＤＤ１３との接続及び分離が制御される。
【００９９】
なお、ゲーティングトランジスタ５８ａ、ゲーティングトランジスタ５９ａ、ゲーティングトランジスタ６３ａ、及び、ゲーティングトランジスタ６３ｂは本実施例ではＰ型トランジスタで構成されている。Ｐ型トランジスタを介して高電位を回路Ａ６０、又は、回路Ｂ６５に供給する場合、Ｐ型トランジスタに閾値には影響されずに、高電位がそのまま伝達されるからである。
【０１００】
ＰＭＵ５６ａは、後述するようにＣＰＵ５６ａ−１を含み、ＣＰＵ５６ａ−１からの信号に応じてノードＧ１１（５７ａ）、Ｇ２１（５７ｂ）、Ｇ１２（５７ｃ）、及び、Ｇ２２（５７ｄ）に信号を出力する。そして、高電位を与える電源線ＶＤＤ５２ａと、低電位線ＶＳＳ５４に接続する。なお、ＰＭＵ５６ａの回路の例は、図７Ｂにて後述する。
【０１０１】
従って、ＰＭＵ５６ａは、ノードＧ１１（５７ａ）、Ｇ２１（５７ｂ）、Ｇ１２（５７ｃ）、及び、Ｇ２２（５７ｄ）の電位を制御することになるため、回路Ａ６０の電源線ＶＤＤＭ１（６１）と高電位を与える電源線ＶＤＤＧ１（５１）又は電源線ＶＤＤ１３との接続及び分離を制御することになる。同様に、ＰＭＵ５６ａは、回路Ｂ６５の電源線ＶＤＤＭ２（６６）と高電位を与える電源線ＶＤＤＧ１（５１）又は電源線ＶＤＤ１３との接続及び分離を制御することになる。
【０１０２】
電源線ＶＤＤＧ１（５１）はインダクタンス５３ｅ及び抵抗５３ｆを介し、ＬＳＩ５０ａの外部端子を経由し、インダクタンス５３ｃを介して高電位を与える電源線ＶＤＤ５３ａに接続されている。
【０１０３】
高電位を与える電源線ＶＤＤ１３は回路Ａ６０に高電位を与えるため、電源線ＶＤＤＭ１（６１）と電源ＶＤＤＧ１（５１）とが接続・分離された後に、ゲーティングトランジスタ５９ａにより内部回路の電源線ＶＤＤＭ１（６１）に接続される。
【０１０４】
高電位を与える電源線ＶＤＤ１３は回路Ｂ６５に高電位を与えるため、電源線ＶＤＤＭ２（６６）と電源ＶＤＤＧ１（５１）とが接続・分離された後に、ゲーティングトランジスタ６３ｂにより内部回路の電源線ＶＤＤＭ２（６６）に接続される。
【０１０５】
なお、電源線ＶＤＤ１３はインダクタンス５３ｇ及び抵抗５３ｈを介して、ＬＳＩ５０ａの外部端子より、高電位を与える電源線ＶＤＤ５３ａに接続されている。
【０１０６】
低電位（接地電位）を与える電源線ＶＳＳ５４は、インダクタンス５３ｉ及び抵抗５３ｊを介して、ＬＳＩ５０ａの外部端子より、接地電位を与える電源線ＶＳＳ５３ｂと接続されている。
【０１０７】
図６ＢはＬＳＩ５０ａの動作に伴う、各内部ノードの電位波形を示す図である。すなわち、図６Ｂは、電源線ＶＤＤ５２の波形７０、電源線ＶＤＤＧ１（５１）の波形７１、ノードＧ１１（５７ａ）の波形７２、ノードＧ２１（５７ｂ）の波形７４、ノードＧ１２（５７ｃ）の波形７５、ＬＳＩ５０ａの内部の回路Ａ６０に接続する電源線ＶＤＤＭ１（６１）の波形７３、及び、ＬＳＩ５０ａの内部の回路Ｂ６５に接続する電源線ＶＤＤＭ２（６６）の波形７６を示す。
【０１０８】
電源線ＶＤＤ５２の波形７０からわかるように、電源線ＶＤＤ５２の電位はほぼ高電位のまま維持される。後述するように、時刻Ｔ１から時刻Ｔ４の期間、電源線ＶＤＤＧ１（５１）と電源線ＶＤＤＭ１（６１）とは接続する。しかし、時刻Ｔ４以降においては、電源線ＶＤＤＧ１（５１）と電源線ＶＤＤＭ１（６１）とは分離される。従って、後述する電源線ＶＤＤＧ１（５１）に発生する電源ノイズは、電源線ＶＤＤＭ１（６１）に伝わらない。また、電源線ＶＤＤ５２が回路Ａ６０の電源線ＶＤＤＭ１（６１）に接続する、時刻Ｔ４以降では、電源線ＶＤＤＧ１（５１）の電源ノイズは納まっており、電源線ＶＤＤＭ１（６１）を介して、電源線ＶＤＤＧ１（５１）の電源ノイズが電源線ＶＤＤ５２に伝わることがない。
【０１０９】
同様に、時刻Ｔ５から時刻Ｔ８の期間、電源線ＶＤＤＧ１（５１）と電源線ＶＤＤＭ２（６６）とは接続するが、時刻Ｔ８以降は分離されるため、電源線ＶＤＤＧ１（５１）と電源線ＶＤＤＭ２（６６）は接続されない。従って、後述する電源線ＶＤＤＧ１（５１）に発生する電源ノイズは、電源線ＶＤＤＭ２に伝わらない。また、電源線ＶＤＤ５２が回路Ｂ６５の電源線ＶＤＤＭ２（６６）に接続する、時刻Ｔ８以降では、電源線ＶＤＤＧ１（５１）の電源ノイズは納まっており、電源線ＶＤＤＭ２（６６）を介して、電源線ＶＤＤＧ１（５１）の電源ノイズが電源線ＶＤＤ５２に伝わることがない。
【０１１０】
電源線ＶＤＤＧ１（５１）の波形７１からわかるように、電源線ＶＤＤＧ１（５１）には、時刻Ｔ１においてゲーティングトランジスタ５８ａにより、電源線ＶＤＤＧ１（５１）が電源線ＶＤＤＭ１（６１）に接続された直後に、高周波成分を有する電位の上下、すなわち、いわゆる電源ノイズがあらわれる。その後、電源線ＶＤＤＧ１（５１）において、電位の上下（電源ノイズ）は集束し、一定の高電位が維持される。
【０１１１】
同様に、電源線ＶＤＤＧ１（５１）には、時刻Ｔ５においてゲーティングトランジスタ６３ａにより、電源線ＶＤＤＧ１（５１）が電源線ＶＤＤＭ２（６６）に接続された直後に、高周波成分を有する電位の上下、すなわち、いわゆる電源ノイズがあらわれる。その後、電源線ＶＤＤＧ１（５１）において、電位の上下（電源ノイズ）は集束し、一定の高電位が維持される。
【０１１２】
ノードＧ１１（５７ａ）の波形７２からわかるように、ノードＧ１１（５７ａ）は、時刻Ｔ１以前には、電源線ＶＤＤ５２からの高電位を有する論理"Ｈ"を示すが、その後、時刻Ｔ１においてゲーティングトランジスタ５８ａをオンさせるため、ノードＧ１１（５７ａ）は電源線ＶＳＳ５４からの低電位を有する論理"Ｌ"を示す。さらに、その後、時刻Ｔ４においてゲーティングトランジスタ５８ａをオフするため、再び電源線ＶＤＤ５２からの高電位を有する論理"Ｈ"を示す。
【０１１３】
その結果、電源線ＶＤＤＭ１（６１）の波形７３が示すように、回路Ａ６０に接続する電源線ＶＤＤＭ１（６１）の電位は上昇をはじめ、時刻Ｔ３にはほぼ、電源線ＶＤＤＧ１（５１）が供給する電位にまで電圧が復帰する。その後、時刻Ｔ４において、ゲーティングトランジスタ５８ａがオフし、ゲーティングトランジスタ５９ａがオンすると、電源線ＶＤＤＭ１（６１）の電位は、電源線ＶＤＤ５２が供給する電位になり、その後、その電位が維持される。
【０１１４】
ノードＧ２１（５７ｂ）の波形２４からわかるように、ノードＧ２１（５７ｂ）は、時刻Ｔ３以前は、電源線ＶＤＤ５２が示す高電位を有する論理"Ｈ"を示す、その後、時刻Ｔ３においてゲーティングトランジスタ５９ａをオンさせるため、ノードＧ２１（５７ｂ）は電源線ＶＳＳ５４から供給される低電位を有する論理"Ｌ"を示す。
【０１１５】
ノードＧ１２（５７ｃ）の波形７５からわかるように、ノードＧ１２（５７ｃ）は、時刻Ｔ５以前には、電源線ＶＤＤ５２からの高電位を有する論理"Ｈ"を示すが、その後、時刻Ｔ５においてゲーティングトランジスタ６３ａをオンさせるため、ノードＧ１２（５７ｃ）は電源線ＶＳＳ５４からの低電位を有する論理"Ｌ"を示す。さらに、その後、時刻Ｔ８においてゲーティングトランジスタ６３ａをオフするため、再び電源線ＶＤＤ５２からの高電位を有する論理"Ｈ"を示す。
【０１１６】
その結果、電源線ＶＤＤＭ２（６６）の波形７６が示すように、回路Ｂ６５に接続する電源線ＶＤＤＭ２（６６）の電位は上昇をはじめ、時刻Ｔ８にはほぼ、電源線ＶＤＤＧ１（５１）が供給する電位にまで電圧が復帰する。その後、時刻Ｔ８において、ゲーティングトランジスタ６３ａがオフし、ゲーティングトランジスタ６３ｂがオンすると、電源線ＶＤＤＭ２（６６）の電位は、電源線ＶＤＤ５２が供給する電位になり、その後、その電位が維持される。
【０１１７】
なお、ノードＧ２２（５７ｄ）は、時刻Ｔ８以前は、電源線ＶＤＤ５２が示す高電位を有する論値"Ｈ"を示す、その後、時刻Ｔ８においてゲーティングトランジスタ６３ｂをオンさせるため、ノードＧ２２（５７ｄ）は電源線ＶＳＳ５４から供給される低電位を有する論理"Ｌ"を示す。
【０１１８】
以上より、実施例５のＬＳＩ５０ａは、電源線ＶＤＤＧ１（５１）、電源線ＶＤＤ５２、電源線ＶＤＤＭ１（６１）、及び、電源線ＶＤＤＭ２（６６）を備える。また、実施例５のＬＳＩ５０ａは、電源線ＶＤＤＧ１（５１）と電源線ＶＤＤＭ１（６１）とを接続・分離するゲーティングトランジスタ５８ａ、及び、電源線ＶＤＤ５２と電源線ＶＤＤＭ１（６１）とを接続・分離するゲーティングトランジスタ５９ａを備える。また、実施例５のＬＳＩ５０ａは、電源線ＶＤＤＧ１（５１）と電源線ＶＤＤＭ２（６６）とを接続・分離するゲーティングトランジスタ６３ａ、及び、電源線ＶＤＤ５２と電源線ＶＤＤＭ２（６６）とを接続・分離するゲーティングトランジスタ６３ｂを備える。
【０１１９】
また、実施例５のＰＭＵ５６ａは、ゲーティングトランジスタ５８ａが電源線ＶＤＤＧ１（５１）と電源線ＶＤＤＭ１（６１）とを接続するようにＧ１１（５７ａ）を駆動し、その後、分離するようにＧ１１（５７ａ）を駆動し、ゲーティングトランジスタ５９ａが電源線ＶＤＤ５２と電源線ＶＤＤＭ１（６１）とを接続するようにＧ２１（５７ｂ）を駆動し、電源線ＶＤＤ５２から電位が供給されるＰＭＵ５６ａを有する。なお、ＰＭＵ５６ａはゲーティングトランジスタ６３ａが電源線ＶＤＤＧ１（５１）と電源線ＶＤＤＭ２（６６）とを接続するようにＧ１２（５７ｃ）を駆動し、その後、分離するようにＧ１２（５７ｃ）を駆動し、ゲーティングトランジスタ６３ｂが電源線ＶＤＤ５２と電源線ＶＤＤＭ２（６６）とを接続するようにＧ２２（５７ｄ）を駆動する。
【０１２０】
そして、電源線ＶＤＤＭ１（６１）、電源ＶＤＤＭ２（６６）には、電源のオン・オフが制御される回路Ａ６０及び回路Ｂ６５が接続され、電源線ＶＤＤ５２には常時電源がオンしているＰＭＵ６ａが接続されている。
【０１２１】
従って、ＬＳＩ５０ａにおいては、回路Ａ６０、及び、回路Ｂ６５に対する電源のオンの際に、電源線ＶＤＤＧ１（５１）にのみ電源ノイズが発生する。また、電源線ＶＤＤＭ１（６１）又は電源線ＶＤＤ２（６６）を介して上記の電源ノイズはＶＤＤ５２に伝播しない。
【０１２２】
その結果、安定な動作、或いは、常時動作するＰＭＵ６ａ内の回路には、上記の電源ノイズの影響が及ばない効果がある。
【０１２３】
また、回路Ａ６０が動作中に、回路Ｂ６５の電位が立ち上がっても、回路Ａ６０に電源ノイズが伝播することがなく、回路Ａ６０は安定した動作をすることができる。
【０１２４】
従って、実施例５の半導体装置によれば、電源線ＶＤＤＧ１（５１）から急激に電源線ＶＤＤＭ１（６１）、及び、電源線ＶＤＤＭ２（６６）に電流を供給することができ、電源線ＶＤＤＭ１（６１）、及び、電源線ＶＤＤＭ２（６６）の電圧の復帰を短縮することができる。
【０１２５】
なお、上記の説明では、ＬＳＩ５０ａに、内部回路として、回路Ａ６０及び回路Ｂ６５が存在することとした。しかし、回路Ａ６０及び回路Ｂ６５以外に、それらと同様にパワーゲーティングされる回路Ｃ、回路Ｄ等が存在してもよい。その場合、各回路Ｃ等に、個別に接続する、電源線（ＶＤＤＭｎ：ｎは３以上の整数）が存在し、その電源線（ＶＤＤＭｎ：ｎは３以上の整数）はゲーティングトランジスタにより電源線ＶＤＤＧ１（５１）及び電源線ＶＤＤ５２と分離、接続されることはいうまでもない。また、そのゲーティングトランジスタのゲート電極は、ＰＭＵ５６ａに接続する駆動線に接続することはいうまでもない。
【０１２６】
また、上記の説明では回路Ａ６０に電源線ＶＤＤＧ１（５１）から電源を供給する期間と、回路Ｂ６５に電源線ＶＤＤＧ１（５１）から電源を供給する期間が重ならないような記載とした。しかし、上記の電源を供給する期間が重なってもよい。その理由は以下である。まず、回路Ａ６０の電圧を上昇させるために発生した電源線ＶＤＤＧ１（５１）の電源ノイズは、回路Ｂ６５に伝播する。電源線ＶＤＤＭ１（６１）、及び、電源線ＶＤＤＭ２（６６）が同時に電源線ＶＤＤＧ１（５１）に接続しているからである。しかし、回路Ｂ６５においても、電圧が上昇している期間であるので、回路Ｂ６５は通常の動作をしていないからである。
【０１２７】
図７は、実施例５の半導体装置のＰＭＵ５６ａの第１回路例、及び、第２回路例を示す。図７ＡはＰＭＵ５６ａの第１回路例及び各信号線の波形を示す。ＰＭＵ５６ａの第１回路例は、ＣＰＵ５６ａ−１、インバータ５６ａ−２、インバータ５６ａ−３、インバータ５６ａ−４、及び、インバータ５６ａ−５から構成されている。また、ＰＭＵ５６ａは、信号線５６ａ−６、信号線５６ａ−７、信号線５６ａ−８、及び、信号線５６ａ−９を含む。なお、信号線５６ａ−６、信号線５６ａ−７、信号線５６ａ−８、及び、信号線５６ａ−９の信号変化を、波形５６ａ−２３、波形５６ａ−２４、波形５６ａ−２５、及び、波形５６ａ−２６によりそれぞれ示す。
【０１２８】
ＣＰＵ５６ａ−１は、回路Ａ６０及び回路Ｂ６５の動作を管理し、回路Ａ６０及び回路Ｂ６５に電源を供給すべき期間を判断している。その判断に従って、ＣＰＵ５６ａ−１は、信号線５６ａ−６、信号線５６ａ−７、信号線５６ａ−８、及び、信号線５６ａ−９にコード信号を出力する。なお、信号線５６ａ−６、信号線５６ａ−７、信号線５６ａ−８、及び、信号線５６ａ−９のコード信号は、波形５６ａ−２３、波形５６ａ−２４、波形５６ａ−２５、及び、波形５６ａ−２６に示すように、通常は論理"Ｌ"であるが、接続するゲーティングトランジスタ５８ａ、５９ａ、６３ａ、６３ｂの選択時には論理"Ｈ"となるパルス状の信号である。
【０１２９】
なお、ゲーティングトランジスタ５９ａがオンするときには、ゲーティングトランジスタ５８ａはオフすることになるため、波形５６ａ−２３、及び、波形５６ａ−２４において示すように、信号線５６ａ−６に出力されるコード信号のパルス期間の終了後に、信号線５６ａ−７に出力されるコード信号のパルス期間が設定される。同様に、ゲーティングトランジスタ６３ａがオンするときには、ゲーティングトランジスタ６３ｂはオフすることになるため、波形５６ａ−２５、及び、波形５６ａ−２６において示すように、信号線５６ａ−８に出力されるコード信号のパルス期間の終了後に、信号線５６ａ−９に出力されるコード信号のパルス期間が設定される。
【０１３０】
インバータ５６ａ−２の入力端子は、信号線５６ａ−６に接続されている。インバータ５６ａ−３の入力端子は、信号線５６ａ−７に接続されている。インバータ５６ａ−４の入力端子は、信号線５６ａ−８に接続されている。及び、インバータ５６ａ−５の入力端子は、信号線５６ａ−９に接続されている。
【０１３１】
インバータ５６ａ−２の出力端子はノードＧ１１（５７ａ）に接続している。インバータ５６ａ−３の出力端子はノードＧ２１（５７ｂ）に接続している。インバータ５６ａ−４の出力端子はノードＧ１２（５７ｃ）に接続している。インバータ５６ａ−５の出力端子はノードＧ２１（５７ｄ）に接続している。なお、ノードＧ１１（５７ａ）、ノードＧ２１（５７ｂ）、ノードＧ１２（５７ｃ）、及び、ノードＧ２２（５７ｄ）は、通常は論理"Ｈ"であるが、ゲーティングトランジスタを選択する際には論理"Ｌ"となる信号が出力される。なお、上記の論理"Ｈ"の電位レベルは電源線ＶＤＤ５２の電位レベルとなる。
【０１３２】
従って、ＣＰＵ５６ａ−１からのコード信号により、ゲーティングトランジスタ５８ａ、ゲーティングトランジスタ５９ａ、ゲーティングトランジスタ６３ａ、及び、ゲーティングトランジスタ６３ｂのオン・オフが制御される。
図７ＢはＰＭＵ５６ａの第２回路例及び各信号線の波形を示す。ＰＭＵ５６ａの第２回路例は、ＣＰＵ５６ａ−１０、インバータ５６ａ−１２、インバータ５６ａ−１３、インバータ５６ａ−１５、ＮＡＮＤ５６ａ−１４、オア５６ａ−１６、インバータ５６ａ−１８、インバータ５６ａ−１９、インバータ５６ａ−２２、ＮＡＮＤ５６ａ−２０、及び、オア５６ａ−２１、から構成されている。また、ＰＭＵ５６ａの第２回路例は、信号線５６ａ−１１、及び、信号線５６ａ−１７を含む。なお、信号線５６ａ−１１、Ｇ１１（５７ａ）、Ｇ２１（５７ｂ）、信号線５６ａ−１７、Ｇ１２（５７ｃ）、及び、Ｇ２２（５７ｄ）の信号変化を、波形５６ａ−２７、波形５６ａ−２８、波形５６ａ−２９、波形５６ａ−３０、波形５６ａ−３１、及び、波形５６ａ−３２によりそれぞれ示す。
【０１３３】
ＣＰＵ５６ａ−１０は、回路Ａ６０及び回路Ｂ６５の動作を管理し、回路Ａ６０及び回路Ｂ６５に電源を供給すべき期間を判断している。その判断に従って、ＣＰＵ５６ａ−１０は、信号線５６ａ−１１、及び、信号線５６ａ−１７にコード信号を出力する。なお、信号線５６ａ−１１におけるコード信号は、波形５６ａ−２７に示すように、通常は論理"Ｌ"であるが、ゲーティングトランジスタ５８ａ、５９ａを選択するときには論理"Ｈ"となるパルス状の信号である。また、信号線５６ａ−１７におけるコード信号は、波形５６ａ−３０に示すように、通常は論理"Ｌ"であるが、ゲーティングトランジスタ６３ａ、６３ｂを選択するときには論理"Ｈ"となるパルス状の信号である。
【０１３４】
インバータ５６ａ−１２、及び、インバータ５６ａ−１３を含む奇数段のインバータ列は信号線５６ａ−１１におけるコード信号を受け、ＮＡＮＤ５６ａ−１４の一方の入力端子に上記コード信号の遅延コード信号を出力する。
【０１３５】
ＮＡＮＤ５６ａ−１４は、信号線５６ａ−１１におけるコード信号を他方の入力端子に受け、上記の遅延コード信号を一方の入力端子に受ける。そして、ＮＡＮＤ５６ａ−１４は、ノードＧ１１（５７ａ）に信号を出力する。そうすると、波形５６ａ−２８に示すように、ノードＧ１１（５７ａ）に出力される信号は、通常時においては論理"Ｈ"であるが、信号線５６ａ−１１におけるコード信号の立ち上がりから一定の期間、論理"Ｌ"となるパルス信号である。
【０１３６】
インバータ５６ａ−１８、及び、インバータ５６ａ−１９を含む奇数段のインバータ列は信号線５６ａ−１７におけるコード信号を受け、ＮＡＮＤ５６ａ−２０の一方の入力端子に上記コード信号の遅延コード信号を出力する。
【０１３７】
ＮＡＮＤ５６ａ−２０は、信号線５６ａ−１７におけるコード信号を他方の入力端子に受け、上記の遅延コード信号を一方の入力端子に受ける。そして、ＮＡＮＤ５６ａ−２０は、ノードＧ１１（５７ｃ）に信号を出力する。そうすると、波形５６ａ−３１に示すように、ノードＧ１１（５７ａ）に出力される信号は、通常時においては論理"Ｈ"であるが、信号線５６ａ−１１におけるコード信号の立ち上がりから一定の期間、論理"Ｌ"となるパルス信号である。
【０１３８】
また、オア５６ａ−１６は信号線５６ａ−１１におけるコード信号を受けるインバータ５６ａ−１５からの出力を他方の入力端子に受ける。オア５６ａ−１６は信号線５６ａ−１１におけるコード信号を受ける、インバータ５６ａ−１２、及び、インバータ５６ａ−１３を含む奇数段のインバータ列からの出力を一方の入力端子に受ける。オア５６ａ−１６はノードＧ２１（５７ｂ）に信号を出力する。
【０１３９】
波形５６ａ−２９に示すように、ノードＧ２１（５７ｂ）に出力される信号は、通常時においては論理"Ｈ"であるが、ノードＧ１１（５７ａ）における信号の立ち上がりから一定の期間、論理"Ｌ"となるパルス信号である。
【０１４０】
また、オア５６ａ−２１は信号線５６ａ−１７におけるコード信号を受けるインバータ５６ａ−２２からの出力を他方の入力端子に受ける。オア５６ａ−２１は信号線５６ａ−１７におけるコード信号を受ける、インバータ５６ａ−１８、及び、インバータ５６ａ−１９を含む奇数段のインバータ列からの出力を一方の入力端子に受ける。オア５６ａ−２１はノードＧ２２（５７ｄ）に信号を出力する。
【０１４１】
波形５６ａ−３２に示すように、ノードＧ２２（５７ｄ）に出力される信号は、通常時においては論理"Ｈ"であるが、ノードＧ１２（５７ｃ）における信号の立ち上がりから一定の期間、論理"Ｌ"となるパルス信号である。
【０１４２】
なお、ゲーティングトランジスタ５９ａがオンするときには、ゲーティングトランジスタ５８ａはオフすることになるため、波形５６ａ−２８、及び、波形５６ａ−２９において示すように、ノードＧ１１（５７ａ）に出力される信号のパルス期間の終了後に、ノードＧ２１（５７ｂ）に出力される信号のパルス期間が設定される。同様に、ゲーティングトランジスタ６３ａがオンするときには、ゲーティングトランジスタ６３ｂはオフすることになるため、波形５６ａ−３１、及び、波形５６ａ−３２において示すように、ノードＧ１２（５７ｃ）に出力される信号のパルス期間の終了後に、ノードＧ２２（５７ｄ）に出力される信号のパルス期間が設定される。
【０１４３】
従って、図７Ｂに示すＣＰＵ５６ａ−１０からのコード信号により、ゲーティングトランジスタ５８ａ、ゲーティングトランジスタ５９ａ、ゲーティングトランジスタ６３ａ、及び、ゲーティングトランジスタ６３ｂのオン・オフが制御される。
【０１４４】
図８は、実施例５の半導体装置の変形例、その変形例のＰＭＵ５６ｂの第１回路例、及び、第２回路例を示す。図８Ａは実施例５の半導体装置の変形例（ＬＳＩ５０ｂ）を示す。半導体装置（ＬＳＩ５０ｂ）は、実施例５の半導体装置（ＬＳＩ５０ａ）とは、電源線ＶＤＤＭ１（６１）に電源を供給するゲーティングトランジスタ５８ｂ及びゲーティングトランジスタ５９ｂがＮ型トランジスタである点で異なる。また、電源線ＶＤＤＭ２（６６）に電源を供給するゲーティングトランジスタ６３ｃ及びゲーティングトランジスタ６３ｄがＮ型トランジスタである点でも異なる。さらに、上記のゲーティングトランジスタ５８ａ、５９ｂ、６３ｃ、及び、６３ｄを制御するＰＭＵ５６ｂの構成、及び、ＰＭＵ５６ｂからノードＧ１１（５７ｅ）、Ｇ２１（５７ｆ）、Ｇ１２（５７ｇ）、及び、Ｇ２２（５７ｈ）へ出力される信号の論理が異なる。その点については、後述する。また、半導体装置（ＬＳＩ５０ｂ）は異なる電位の高電位を受ける端子、及び、上記の端子にインダクタンス５３ｋ及び抵抗５３ｉを介して接続する電源線ＶＤＤ５３ｐを有する点でも異なる。しかし、半導体装置（ＬＳＩ５０ｂ）は、その他の電源線ＶＤＤＧ１（５１）、電源線ＶＤＤ５２等及び内部回路（回路Ａ６０等）の構成において、半導体装置（ＬＳＩ５０ａ）と同一であり、図８Ａでは同一の番号を付した。従って、以下、同一の番号を付したものは説明を省略する。
【０１４５】
外部電源ＩＣ５５ｂは、通常の高電位を、電源線ＶＤＤ５３ａを介して供給する。また、外部電源ＩＣ５５ｂは、電源線ＶＤＤ５３ａが供給する高電位よりもゲーティングトランジスタ５８ｂ、ゲーティングトランジスタ５９ｂ、ゲーティングトランジスタ６３ｃ、及び、ゲーティングトランジスタ６３ｄの閾値分以上高い高電位を、電源線ＶＤＤ５３ｏを介して供給する。なお、外部電源ＩＣ５５ｂは通常のＤＣ／ＤＣコンバータである。
【０１４６】
電源線ＶＤＤ５３ａは、インダクタンス５３ｃを介して、ＬＳＩ５０ｂの電源線ＶＤＤＧ１(５１)が接続する電源端子に接続する。また、電源線ＶＤＤ５３ａは、ＬＳＩ５０ｂの電源線ＶＤＤ５２が接続する電源端子に接続する。なお、電源線ＶＤＤ５３ａとＶＳＳ５３ｂとは、電圧の安定化のために容量５３ｍにより接続されている。電源線ＶＤＤ５３ｏは、ＬＳＩ５０ｂの電源線ＶＤＤ５３ｐが接続する電源端子に接続する。また、電源線ＶＤＤ５３ｏとＶＳＳ５３ｂとは、電圧の安定化のために容量５３ｎにより接続されている。
【０１４７】
ＰＭＵ５６ｂは、ノードＧ１１（５７ｅ）、Ｇ２１（５７ｆ）、Ｇ１２（５７ｇ）、及び、Ｇ２２（５７ｈ）に、電源線ＶＤＤ５３ｐから供給される高電位と電源線ＶＳＳ５４が供給する低電位との間で振幅する信号を出力する。なお、電源線ＶＤＤ５３ｐには、電源線ＶＤＤ５２及び電源線ＶＤＤＧ１（５１）に供給される電位より、ゲーティングトランジスタ５８ｂ、ゲーティングトランジスタ５９ｂ、ゲーティングトランジスタ６３ｃ、及び、ゲーティングトランジスタ６３ｄの閾値分以上高い高電位が供給されている。
【０１４８】
そして、ノードＧ１１（５７ｅ）、Ｇ２１（５７ｆ）、Ｇ１２（５７ｇ）、及び、Ｇ２２（５７ｈ）はそれぞれ、ゲーティングトランジスタ５８ｂ、ゲーティングトランジスタ５９ｂ、ゲーティングトランジスタ６３ｃ、及び、ゲーティングトランジスタ６３ｄのゲート電極に接続している。従って、ＰＭＵ５６ｂからノードＧ１１（５７ｅ）、Ｇ２１（５７ｆ）、Ｇ１２（５７ｇ）、及び、Ｇ２２（５７ｈ）に出力される信号によって、ゲーティングトランジスタ５８ｂ、ゲーティングトランジスタ５９ｂ、ゲーティングトランジスタ６３ｃ、及び、ゲーティングトランジスタ６３ｄのオン・オフが制御される。なお、ＰＭＵ５６ｂの詳細例は図８ｂ、図８ｃを用いて後述する。
【０１４９】
ここで、ゲーティングトランジスタ５８ｂ、ゲーティングトランジスタ５９ｂ、ゲーティングトランジスタ６３ｃ、及び、ゲーティングトランジスタ６３ｄはＮ型のトランジスタである。従って、電源線ＶＤＤ５２及び電源線ＶＤＤＧ１（５１）に供給される電位より、上記のように高い電圧が、上記のゲート電極各々に供給されると、ゲーティングトランジスタ５８ｂ、ゲーティングトランジスタ５９ｂ、ゲーティングトランジスタ６３ｃ、及び、ゲーティングトランジスタ６３ｄは電源線ＶＤＤＭ１（６１）又は電源線ＶＤＤＭ２（６６）に対して、電源線ＶＤＤ５２又は電源線ＶＤＤＧ１（５１）に供給される電位をそのまま供給することになる。
【０１５０】
なお、電源線ＶＤＤＭ１（６１）、電源ＶＤＤＭ２（６６）には、電源のオン・オフが制御される回路Ａ６０及び回路Ｂ６５が接続され、電源線ＶＤＤ５２には常時電源がオンしているＰＭＵ６ｂが接続されている。
【０１５１】
そうすると、ＬＳＩ５０ｂはＬＳＩ５０ａと同様の動作をする。ゲーティングトランジスタ５８ｂ、ゲーティングトランジスタ５９ｂ、ゲーティングトランジスタ６３ｃ、及び、ゲーティングトランジスタ６３ｄは、ＬＳＩ５０ａのゲーティングトランジスタ５８ａ、ゲーティングトランジスタ５９ａ、ゲーティングトランジスタ６３ａ、及び、ゲーティングトランジスタ６３ｂと同様の動作をする。
【０１５２】
従って、ＬＳＩ５０ｂにおいては、回路Ａ６０、及び、回路Ｂ６５に対する電源のオンの際に、電源線ＶＤＤＧ１（５１）にのみ電源ノイズが発生する。また、電源線ＶＤＤＭ１（６１）又は電源線ＶＤＤ２（６６）を介して上記の電源ノイズはＶＤＤ５２に伝播しない。
【０１５３】
その結果、安定な動作、或いは、常時動作するＰＭＵ６ｂ内の回路には、上記の電源ノイズの影響が及ばない効果がある。
【０１５４】
また、回路Ａ６０が動作中に、回路Ｂ６５の電位が立ち上がっても、回路Ａ６０に電源ノイズが伝播することがなく、回路Ａ６０は安定した動作をすることができる。
【０１５５】
図８ＢはＰＭＵ５６ｂの第１回路例及び各信号線の波形を示す。ＰＭＵ５６ａの第１回路例は、ＣＰＵ５６ｂ−１、増幅器５６ｂ−２、増幅器５６ｂ−３、増幅器５６ｂ−４、及び、増幅器５６ｂ−５から構成されている。また、ＰＭＵ５６ｂは、信号線５６ｂ−６、信号線５６ｂ−７、信号線５６ｂ−８、及び、信号線５６ｂ−９を含む。なお、信号線５６ｂ−６、信号線５６ｂ−７、信号線５６ｂ−８、及び、信号線５６ｂ−９の信号変化を、波形５６ｂ−２３、波形５６ｂ−２４、波形５６ｂ−２５、及び、波形５６ｂ−２６によりそれぞれ示す。
【０１５６】
ＣＰＵ５６ｂ−１は、ＣＰＵ５６ａ−１と同様な動作をする。その判断に従って、ＣＰＵ５６ａ−１は、信号線５６ｂ−６、信号線５６ｂ−７、信号線５６ｂ−８、及び、信号線５６ｂ−９にコード信号を出力する。なお、信号線５６ｂ−６、信号線５６ｂ−７、信号線５６ｂ−８、及び、信号線５６ｂ−９のコード信号は、波形５６ｂ−２３、波形５６ｂ−２４、波形５６ｂ−２５、及び、波形５６ｂ−２６に示すように、通常は論理"Ｌ"であるが、接続するゲーティングトランジスタ５８ｂ、５９ｂ、６３ｃ、６３ｄの選択時には論理"Ｈ"となるパルス状の信号である。ただし、論理"Ｈ"の電位はＶＤＤ５３ｐから供給される電位である。
【０１５７】
なお、ゲーティングトランジスタ５９ｂがオンするときには、ゲーティングトランジスタ５８ｂはオフすることになるため、波形５６ｂ−２３、及び、波形５６ｂ−２４において示すように、信号線５６ｂ−６に出力されるコード信号のパルス期間の終了後に、信号線５６ｂ−７に出力されるコード信号のパルス期間が設定される。同様に、ゲーティングトランジスタ６３ｃがオンするときには、ゲーティングトランジスタ６３ｄはオフすることになるため、波形５６ｂ−２５、及び、波形５６ｂ−２６において示すように、信号線５６ｂ−８に出力されるコード信号のパルス期間の終了後に、信号線５６ｂ−９に出力されるコード信号のパルス期間が設定される。
【０１５８】
増幅器５６ｂ−２の入力端子は、信号線５６ｂ−６に接続されている。増幅器５６ｂ−３の入力端子は、信号線５６ｂ−７に接続されている。増幅器５６ｂ−４の入力端子は、信号線５６ｂ−８に接続されている。及び、増幅器５６ｂ−５の入力端子は、信号線５６ｂ−９に接続されている。
【０１５９】
増幅器５６ｂ−２の出力端子はノードＧ１１（５７ａ）に接続している。増幅器５６ｂ−３の出力端子はノードＧ２１（５７ｂ）に接続している。増幅器５６ｂ−４の出力端子はノードＧ１２（５７ｃ）に接続している。増幅器５６ｂ−５の出力端子はノードＧ２１（５７ｄ）に接続している。なお、ノードＧ１１（５７ａ）、ノードＧ２１（５７ｂ）、ノードＧ１２（５７ｃ）、及び、ノードＧ２２（５７ｄ）には、通常は論理"Ｌ"であるが、ゲーティングトランジスタを選択する際には論理"Ｈ"となる信号が出力される。なお、上記の論理"Ｈ"の電位レベルは電源線ＶＤＤ５３ｐの電位レベルとなる。
【０１６０】
従って、ＣＰＵ５６ｂ−１からのコード信号により、ゲーティングトランジスタ５８ａ、ゲーティングトランジスタ５９ａ、ゲーティングトランジスタ６３ａ、及び、ゲーティングトランジスタ６３ｂのオン・オフが制御される。
図８ＣはＰＭＵ５６ｂの第２回路例及び各信号線の波形を示す。ＰＭＵ５６ｂの第２回路例は、ＣＰＵ５６ｂ−１０、インバータ５６ｂ−１２、インバータ５６ｂ−１３、インバータ５６ｂ−１５、ＡＮＤ５６ｂ−１４、ノア５６ｂ−１６、インバータ５６ｂ−１８、インバータ５６ｂ−１９、インバータ５６ｂ−２２、ＡＮＤ５６ｂ−２０、及び、ノア５６ｂ−２１、から構成されている。また、ＰＭＵ５６ｂの第２回路例は、信号線５６ｂ−１１、及び、信号線５６ｂ−１７を含む。なお、信号線５６ｂ−１１、Ｇ１１（５７ａ）、Ｇ２１（５７ｂ）、信号線５６ｂ−１７、Ｇ１２（５７ｃ）、及び、Ｇ２２（５７ｄ）の信号変化を、波形５６ｂ−２７、波形５６ｂ−２８、波形５６ｂ−２９、波形５６ｂ−３０、波形５６ｂ−３１、及び、波形５６ｂ−３２によりそれぞれ示す。
【０１６１】
ＣＰＵ５６ｂ−１０は、ＣＰＵ５６ａ−１０と同様な動作をする。その判断に従って、ＣＰＵ５６ｂ−１０は、信号線５６ｂ−１１、及び、信号線５６ｂ−１７にコード信号を出力する。なお、信号線５６ｂ−１１におけるコード信号は、波形５６ｂ−２７に示すように、通常は論理"Ｌ"であるが、ゲーティングトランジスタ５８ｂ、５９ｂを選択するときには論理"Ｈ"となるパルス状の信号である。また、信号線５６ａ−１７におけるコード信号は、波形５６ｂ−３０に示すように、通常は論理"Ｌ"であるが、ゲーティングトランジスタ６３ｃ、６３ｄを選択するときには論理"Ｈ"となるパルス状の信号である。
【０１６２】
インバータ５６ａ−１２、及び、インバータ５６ａ−１３を含む奇数段のインバータ列は信号線５６ａ−１１におけるコード信号を受け、ＡＮＤ５６ａ−１４の一方の入力端子に上記コード信号の遅延コード信号を出力する。
【０１６３】
ＡＮＤ５６ａ−１４は、信号線５６ａ−１１におけるコード信号を他方の入力端子に受け、上記の遅延コード信号を一方の入力端子に受ける。そして、ＡＮＤ５６ａ−１４は、ノードＧ１１（５７ａ）に信号を出力する。そうすると、波形５６ａ−２８に示すように、ノードＧ１１（５７ａ）に出力される信号は、通常時においては論理"Ｌ"であるが、信号線５６ａ−１１におけるコード信号の立ち上がりから一定の期間、論理"Ｈ"となるパルス信号である。
【０１６４】
インバータ５６ａ−１８、及び、インバータ５６ａ−１９を含む奇数段のインバータ列は信号線５６ａ−１７におけるコード信号を受け、ＡＮＤ５６ａ−２０の一方の入力端子に上記コード信号の遅延コード信号を出力する。
【０１６５】
ＡＮＤ５６ａ−２０は、信号線５６ａ−１７におけるコード信号を他方の入力端子に受け、上記の遅延コード信号を一方の入力端子に受ける。そして、ＡＮＤ５６ａ−２０は、ノードＧ１１（５７ｃ）に信号を出力する。そうすると、波形５６ａ−３１に示すように、ノードＧ１１（５７ａ）に出力される信号は、通常時においては論理"Ｌ"であるが、信号線５６ａ−１１におけるコード信号の立ち上がりから一定の期間、論理"Ｈ"となるパルス信号である。
【０１６６】
また、ノア５６ａ−１６は信号線５６ａ−１１におけるコード信号を受けるインバータ５６ａ−１５からの出力を他方の入力端子に受ける。ノア５６ａ−１６は信号線５６ａ−１１におけるコード信号を受ける、インバータ５６ａ−１２、及び、インバータ５６ａ−１３を含む奇数段のインバータ列からの出力を一方の入力端子に受ける。ノア５６ａ−１６はノードＧ２１（５７ｂ）に信号を出力する。
【０１６７】
波形５６ａ−２９に示すように、ノードＧ２１（５７ｂ）に出力される信号は、通常時においては論理"Ｌ"であるが、ノードＧ１１（５７ａ）における信号の立ち上がりから一定の期間、論理"Ｈ"となるパルス信号である。
【０１６８】
また、ノア５６ａ−２１は信号線５６ａ−１７におけるコード信号を受けるインバータ５６ａ−２２からの出力を他方の入力端子に受ける。ノア５６ａ−２１は信号線５６ａ−１７におけるコード信号を受ける、インバータ５６ａ−１８、及び、インバータ５６ａ−１９を含む奇数段のインバータ列からの出力を一方の入力端子に受ける。ノア５６ａ−２１はノードＧ２２（５７ｄ）に信号を出力する。
【０１６９】
波形５６ａ−３２に示すように、ノードＧ２２（５７ｄ）に出力される信号は、通常時においては論理"Ｌ"であるが、ノードＧ１２（５７ｃ）における信号の立ち上がりから一定の期間、論理"Ｈ"となるパルス信号である。
【０１７０】
なお、ゲーティングトランジスタ５９ｂがオンするときには、ゲーティングトランジスタ５８ｂはオフすることになるため、波形５６ｂ−２８、及び、波形５６ｂ−２９において示すように、ノードＧ１１（５７ａ）に出力される信号のパルス期間の終了後に、ノードＧ２１（５７ｂ）に出力される信号のパルス期間が設定される。同様に、ゲーティングトランジスタ６３ｃがオンするときには、ゲーティングトランジスタ６３ｄはオフすることになるため、波形５６ａ−３１、及び、波形５６ｂ−３２において示すように、ノードＧ１２（５７ｃ）に出力される信号のパルス期間の終了後に、ノードＧ２２（５７ｄ）に出力される信号のパルス期間が設定される。
【０１７１】
従って、図８ｃに示すＣＰＵ５６ｂ−１０からのコード信号により、ゲーティングトランジスタ５８ｂ、ゲーティングトランジスタ５９ｂ、ゲーティングトランジスタ６３ｃ、及び、ゲーティングトランジスタ６３ｄのオン・オフが制御される。
【実施例６】
【０１７２】
実施例６は常時一定の電圧が維持されている第１電源線（ＶＤＤＧ１（１ｂ））及び第２電源線（ＶＤＤ１３）と、第１電源線に接続された後、第２電源線に接続される内部回路の第３電源線（ＶＤＤＭ７４）と、第１電源線と第３電源線を接続・分離する第１スイッチと、第２電源線と第３電源線と接続・分離する第２スイッチと、第１、第２スイッチのオン・オフの制御及びそのオン・オフの順序を制御する制御回路を有する半導体装置に関する。そして、上記の制御回路が第３電源線（ＶＤＤＭ７４）の電位に応じて、第１、第２スイッチのオン・オフの期間を決定している点で、実施例６の半導体装置（ＬＳＩ７０）と実施例２の半導体装置（ＬＳＩ１５Ｂ）とは異なる。
【０１７３】
図９は実施例６の半導体装置（ＬＳＩ７０）及びその動作に伴う、各ノードの電位波形を示す図である。図９Ａは半導体装置（ＬＳＩ７０）を示す。
【０１７４】
ＬＳＩ７０は、ＬＳＩ１５Ｂ（ＬＳＩ１５Ａと、インダクタンス１７ｂと、容量１７ｃから構成されている。）と比較すると、ＰＭＵ７１ａの構成と、ＰＭＵ７１ａから出力された信号と電源線ＶＤＤＭ７４の電位とに応じて、ゲーティングトランジスタ８及びゲーティングトランジスタ９のオン・オフを制御する制御回路７９が存在する点で異なる。
【０１７５】
ＰＭＵ７１ａは、ＣＰＵ１２ｂからのコード信号７１ｂを受け、そのコード信号７１ｂをＰＭＵ７１ａ内部のインバータ７１ｃで反転増幅して、ノードＧ１（７２）に出力する。なお、ノードＧ１（７２）に出力される信号は、通常は論理"Ｈ"であるが、ゲーティングトランジスタ８をオンさせる期間は論理"Ｌ"となるパルス状の信号である。
【０１７６】
制御回路７９は、ノードＧ１（７７）をソースに受け、ドレインがゲーティングトランジスタのゲート電極に接続し、ゲート電極がノードＧ２（７３）に接続するＮ型ＭＯＳトランジスタ７７ｂと、ソースが電源線ＶＤＤ１３に接続し、ドレインがＮ型ＭＯＳトランジスタ７７ｂのドレインに接続し、ゲート電極がノードＧ２（７３）に接続するＰ型ＭＯＳトランジスタ７７ｃと、一方の入力端子がノードＧ１（７７）に接続し、他方の入力端子がノード７５に接続し、出力端子がノードＧ２（７３）に接続するＯＲ７６と、電源線ＶＤＤＭ７４を入力端子に受け、出力端子がノード７５と接続するレベル検出用インバータ７７ａから構成されている。
【０１７７】
そして、制御回路７９は、ノードＧ１（７２）を介して、ＰＭＵ７１ａから論理"Ｈ"から論理"Ｌ"となる信号を受けると、次に説明するように動作する。まず、ＰＭＵ７１ａからの信号は、Ｎ型ＭＯＳトランジスタ７７ｂを介して、ゲーティングトランジスタ８のゲート電極に伝わり、ゲーティングトランジスタ８をオンさせる。また、ＯＲ７６の一方の入力端子に入力される。次いで、ゲーティングトランジスタ８を介して、電源線ＶＤＤＧ１（１ｂ）とＬＳＩ７０内部の回路Ａ７に高電位を与える電源線ＶＤＤＭ７４とが接続し、電源線ＶＤＤＭ７４の電位が上昇する。
【０１７８】
次いで、電源線ＶＤＤＭ７４の電位レベルが、電源線ＶＤＤＭ７４に入力端子が接続されているレベル検出用インバータ７７ａの閾値を超えると、レベル検出用インバータ７７ａは論理"Ｈ"から論理"Ｌ"に切り換わる信号を、ノード７５に出力する。次いで、レベル検出用インバータ７７ａから出力された信号が、ＯＲ７６の他方の入力端子に入力される。次いで、ＯＲ７６は論理"Ｈ"から論理"Ｌ"に切り換わる信号をノードＧ２（７３）に出力する。なお、ＯＲ７６及びレベル検出用インバータ７７ａは電源線ＶＤＤ１３から電源の供給を受けている。
【０１７９】
次いで、ゲーティングトランジスタ９がオンする。Ｎ型トランジスタ７７ｂのゲート電極とＰ型トランジスタ７７ｃのゲート電極はノードＧ２（７３）に接続されている。そこで、ＯＲ７６から出力された信号がＮ型トランジスタ７７ｂのゲート電極に伝わると、Ｎ型トランジスタ７７ｂはオフし、Ｐ型トランジスタ７７ｃはオンする。次いで、ゲーティングトランジスタ８のゲート電極に、Ｐ型トランジスタ７７ｃを介して、電源線ＶＤＤ１３の電位レベル、すなわち、論理"Ｈ"の電位が伝わるため、ゲーティングトランジスタ８はオフする。
【０１８０】
ただし、ゲーティングトランジスタ９はオンした状態が維持されるため、電源線ＶＤＤＭ７４には、電源線ＶＤＤ１３からの高電位が供給される。
【０１８１】
その後、ノードＧ１（７２）に論理"Ｌ"から論理"Ｈ"に切り換わる信号が出力されると、ＯＲ７６の一方の入力端子にその信号が伝わり、ノードＧ２（７３）が論理"Ｌ"から論理"Ｈ"に切り換わる。その結果、ゲーティングトランジスタ９はオフする。また、Ｎ型トランジスタ７７ｂはオンし、ノードＧ１（７２）の電位がゲーティングトランジスタ８のゲート電極に伝わり、ゲーティングトランジスタ８のオフ状態は維持される。
【０１８２】
以上より、制御回路７９は、ＰＭＵ７１ａからの信号によってゲーティングトランジスタ８をオンし、電源線ＶＤＤＭ７４の電位が所定の電位に達すると、制御回路７９が有する機能によって、自動的にゲーティングトランジスタ８をオフし、同時にゲーティングトランジスタ９をオンするように、ゲーティングトランジスタ８及びゲーティングトランジスタ９を制御する。
【０１８３】
なお、上記の説明では、ゲーティングトランジスタ８及びゲーティングトランジスタ９がＰ型ＭＯＳトランジスタであるとして、制御回路７９の動作を説明した。しかし、ゲーティングトランジスタ８及びゲーティングトランジスタ９がＮ型トランジスタである場合にも、同様な機能を有する制御回路７９を構成することは、当業者であれば可能である。その場合、電源線ＶＤＤ１３から電源線ＶＤＤＭ７４へ高電位をそのまま伝達するため、ノードＧ１（７２）に出力される信号の論理"Ｈ"の電位は、上記の高電位よりＮ型トランジスタの閾値分以上の高い電位であることが望ましいことはいうまでもない。
【０１８４】
また、上記の説明では、Ｎ型トランジスタ７７ｂ、及び、Ｐ型トランジスタ７７ｃの働きにより、電源線ＶＤＤＭ７４が所定の電位に達すると、ゲーティングトランジスタ８はオフすることとした。しかし、ノードＧ１（７２）がゲーティングトランジスタ８のゲート電極にそのまま接続されていてもよい。その場合は、ゲーティングトランジスタ８は、図１に説明した動作と同様の動作をする。
【０１８５】
図９ＢはＬＳＩ７０の動作に伴う、各内部ノードの電位波形を示す図である。すなわち、図９Ｂは、電源線ＶＤＤ１３の波形７８ａ、電源線ＶＤＤＧ１（１ｂ）の波形２１、電源線１９ｂの波形７８ｂ、ノードＧ１（７２）の波形７８ｃ、ノードＧ２（７３）の波形７８ｅ、ＬＳＩ７０の内部の回路Ａ７に接続する電源線ＶＤＤＭ７４の波形７８ｄ、及び、ゲーティングトランジスタ８のゲート電極の波形７８ｆを示す。
【０１８６】
電源線ＶＤＤ１３の波形７８ａからわかるように、電源線ＶＤＤ１３の電位はほぼ高電位のまま維持される。その理由は以下である。時刻Ｔ４までは、電源線ＶＤＤ１３と電源線ＶＤＤＭ７４とは接続されないため、後述する電源線ＶＤＤＧ１（１ｂ）の電源ノイズは、電源線ＶＤＤＭ７４を介して電源線ＶＤＤ１３に伝わらない。また、電源線ＶＤＤ１３が回路Ａ７の電源線ＶＤＤＭ７４に接続する、時刻Ｔ４以降では、電源ノイズは納まっており、回路Ａ７の電源線ＶＤＤＭ７４を介して、電源線ＶＤＤＧ１（１ｂ）の電源ノイズが電源線ＶＤＤ１３に伝わることがない。
【０１８７】
電源線ＶＤＤＧ１（１ｂ）の波形２１からわかるように、電源線ＶＤＤＧ１（１ｂ）には、時刻Ｔ１においてゲーティングトランジスタ８により電源線ＶＤＤＧ１（１ｂ）が電源線ＶＤＤＭ７４に接続された直後に、高周波成分を有する電位の上下、すなわち、いわゆる電源ノイズがあらわれる。電源線ＶＤＤＧ１（１ｂ）から、電源線ＶＤＤＭ７４に対して急激に電流が流れ込むため、電源線ＶＤＤＧ１（１ｂ）の電位が不安定となるためである。その後、電源線ＶＤＤＧ１（１ｂ）において、電位の上下（電源ノイズ）は集束し、一定の高電位が維持される。
【０１８８】
ノードＧ１（７２）の波形７８ｃからわかるように、ノードＧ１（７２）は、時刻Ｔ１以前には、電源線ＶＤＤ１３からの高電位を有する論理"Ｈ"を示すが、その後、時刻Ｔ１においてゲーティングトランジスタ８をオンさせるため、ノードＧ１（７２）は電源線ＶＳＳ１４からの低電位を有する論理"Ｌ"を示す。さらに、その後、時刻Ｔ５においてゲーティングトランジスタ９をオフするため、再び論理"Ｈ"を示す信号がノードＧ１（７２）にＰＭＵ７１ａから出力される。なお、後述するようにゲーティングトランジスタ８は制御回路７９の動作によりオフする。
【０１８９】
ゲーティングトランジスタ８のゲート電極の波形７８ｆからわかるように、時刻Ｔ１においてノードＧ１（７２）の電位が論理"Ｈ"から論理"Ｌ"に移行したことを受けて、上記のゲート電極の電位は論理"Ｈ"から論理"Ｌ"になる。その後、ＶＤＤＭ７４の電位がレベル検出用インバータ７７ａの閾値を超えると、ノードＧ２（７３）の電位は論理"Ｈ"から論理"Ｌ"になる。その結果、ゲーティングトランジスタ９はオンする。次いで、制御回路７９のＮ型ＭＯＳトランジスタ７７ｂはオフし、Ｐ型ＭＯＳトランジスタ７７ｃはオンするため、ゲーティングトランジスタ８のゲート電極の電位は論理"Ｈ"になる。その結果、ゲーティングトランジスタ８はオフする。
【０１９０】
その結果、電源線ＶＤＤＭ７４の波形７８ｄが示すように、回路Ａ７に接続する電源線ＶＤＤＭ７４の電位は上昇をはじめ、時刻Ｔ３にはほぼ、電源線ＶＤＤＧ１（１ｂ）が供給する電位にまで電圧が復帰する。その後、時刻Ｔ５において、ゲーティングトランジスタ９がオフすると、電源線ＶＤＤＭ７４の電位は、回路Ａ７が電流を消費するため、自然に下降する。
【０１９１】
ノードＧ２（７３）の波形７８ｅからわかるように、ノードＧ２（７３）は、時刻Ｔ３以前は、電源線ＶＤＤ１３が示す高電位を有する論値"Ｈ"を示す、その後、時刻Ｔ３において、ＶＤＤＭ７４の電位がインバータ７７ａの閾値を超えると、ノード７５の電位は論理"Ｌ"となり、制御回路７９のＯＲ７６が時刻Ｔ４においてノードＧ２（７３）に論理"Ｌ"を示す信号を出力する。その後、ＯＲ７６の一方の入力端子にノードＧ１（７２）より論理"Ｈ"の信号が入力されると、ＯＲ７６は時刻Ｔ５にノードＧ２（７３）に論理"Ｈ"の信号を出力する。時刻Ｔ４から時刻Ｔ５までの期間に、ゲーティングトランジスタ９はオンする。
【０１９２】
以上より、実施例６のＬＳＩ７０は、電源線ＶＤＤＧ１（１ｂ）、電源線ＶＤＤ１３、電源線ＶＤＤＭ７４を備える。また、実施例６のＬＳＩ７０は、電源線ＶＤＤＧ１（１ｂ）と電源線ＶＤＤＭ７４とを接続・分離するゲーティングトランジスタ８、及び、電源線ＶＤＤ１３と電源線ＶＤＤＭ７４とを接続・分離するゲーティングトランジスタ９を備える。また、実施例６のＬＳＩ７０は、ゲーティングトランジスタ８が電源線ＶＤＤＧ１（１ｂ）と電源線ＶＤＤＭ７４とを接続するようにＧ１（７２）を駆動し、その後、所定の期間後に、ゲーティングトランジスタ９が電源線ＶＤＤ１３と電源線ＶＤＤＭ７４を接続するようにＧ２（７３）を駆動し、電源線ＶＤＤ１３から電圧が供給される、ＣＰＵ１２ｂ、ＰＭＵ７１ａ、及び、制御回路７９と、を備える。
【０１９３】
そして、電源線ＶＤＤＭ７４には、電源のオン・オフが制御される回路Ａ７が接続され、電源線ＶＤＤ１３には常時電源がオンしている回路Ｂ１２ａ及びＰＭＵ６ａが接続されている。
【０１９４】
従って、ＬＳＩ７０においては、回路Ａ７に対する電源のオンの際に、電源線ＶＤＤＧ１（１ｂ）にのみ電源ノイズが発生し、電源線ＶＤＤ１３には、電源線ＶＤＤＭ７４を介して上記の電源ノイズは伝播しない。
【０１９５】
その結果、安定な動作、或いは、常時動作する回路１２ａ、又は、ＰＭＵ６ａ内の回路には、上記の電源ノイズの影響が及ばない効果がある。
【０１９６】
例えば、回路１２ａ内のＣＰＵ１２ｂやクロック発生回路は電源ノイズの影響を受けることなく、安定動作をすることができる。
【０１９７】
さらに、ＬＳＩ７０において、ＬＳＩ１５Ｂと同様に、外部電源ＩＣ１８の電源線ＶＤＤ１９ａと電源線ＶＤＤＧ１（１ｂ）はＬＰＦ１７ａを介して接続し、外部電源ＩＣ１８の電源線ＶＤＤ１９ａと電源線ＶＤＤ１３は接続している。そこで、外部電源ＩＣ１８の電源線ＶＤＤ１９ａを介して、電源線ＶＤＤＧ１（１ｂ）で発生した電源ノイズは電源線１３へは伝播しない。
【０１９８】
従って、実施例６の半導体装置によれば、電源線ＶＤＤＧ１（１ｂ）から急激に電源線ＶＤＤＭ１０に電流を供給することができ、電源線ＶＤＤＭ７４の電圧の復帰を短縮することができる。
【０１９９】
なお、上記の実施例６ではＶＤＤＭ７４が安定レベルになった時、ゲーティングトランジスタ８のゲート電極をＮ型ＭＯＳトランジスタ７７ｂとＰ型ＭＯＳトランジスタ７７ｃとにより、論理"Ｈ"レベルとしているが、これは有っても無くても良い。Ｎ型ＭＯＳトランジスタ７７ｂとＰ型ＭＯＳトランジスタ７７ｃとがない場合、Ｇ１（７２）信号が直接ゲーティングトランジスタ８をドライブする。この際、波形７８ｃは図１Ｂの波形２２と同じになる。
【実施例７】
【０２００】
実施例７は常時一定の電圧が維持されている第１電源線（ＶＳＳＧ１（８２Ｃ））及び第２電源線（ＶＳＳ９３）と、第１電源線に接続された後、第２電源線に接続される内部回路の第３電源線（ＶＳＳＭ９０）と、第１電源線と第３電源線を接続・分離する第１スイッチ、第２電源線と第３電源線と接続・分離する第２スイッチと、第１、第２スイッチのオン・オフの制御及びそのオン・オフの順序を制御する制御回路を有する半導体装置に関する。なお、実施例１においては、第１電源線乃至第３電源線が高電位を供給していたが、実施例７においては、第１電源線乃至第３電源線が低電位を供給する点で異なる。
【０２０１】
図１０は実施例７の半導体装置（ＬＳＩ８０、インダクタンス８４ｂ、及び、容量８４ａ）及びその動作に伴う、各ノードの電位波形を示す図である。図１０Ａは実施例７に係わる半導体装置（ＬＳＩ８０、インダクタンス８４ｂ、及び、容量８４ａ）と外部電源ＩＣ８１を示す。
【０２０２】
外部電源ＩＣ８１は、高電位を供給する電源線ＶＤＤ８２ａ、及び、低電位（接地電位）を供給する電源線ＶＳＳ８２ｂにより、ＬＳＩ８０と接続している。電源線ＶＤＤ８２ａと電源線ＶＳＳ８２ｂとの間には、安定化容量として働く容量８４ａが接続されている。
【０２０３】
ＬＳＩ８０はノードＧ１（４）及びノードＧ２（５）を含むノードを有し、コード信号８６ｂを有する。ＬＳＩ８０はインダクタンス８５ａ、インダクタンス８５ｃ、インダクタンス８５ｅ、抵抗８５ｂ、抵抗８５ｄ、抵抗８５ｆ、ゲーティングトランジスタ８８、ゲーティングトランジスタ８９、低電位（接地電位）を与える電源線ＶＳＳＧ１（８２ｃ）、低電位（接地電位）を与える電源線ＶＳＳ９３、高電位を与える電源線ＶＤＤ９４、ＬＳＩ８０内部の回路Ａ８７、ＬＳＩ８０内部の回路Ｂ９２ａ、回路Ａ８７に接続する電源線ＶＳＳＭ９０、安定化容量Ｃ９１、及び、ＰＭＵ８６ａを備える。
【０２０４】
回路Ａ８７はＬＳＩ８０内部の内部回路である。回路Ａ８７は高電位を与える電源線ＶＤＤ９４及び低電位（接地電位）を与える電源線ＶＳＳＭ９０に接続している。
【０２０５】
電源線ＶＤＤ９４と、電源線ＶＳＳ９４との間には安定化容量Ｃ９１が接続されている。安定化容量Ｃ９１は回路Ａ８７の電位を安定させる役割を果たしている。
【０２０６】
電源線ＶＳＳＭ９０はゲーティングトランジスタ８８のソースに接続され、ゲーティングトランジスタ８８を介して、低電位を与える電源線ＶＳＳＧ１（８２ｃ）と接続している。また、電源線ＶＳＳＭ９０はゲーティングトランジスタ８９のソースに接続され、ゲーティングトランジスタ８９を介して低電位を与える電源線ＶＳＳ９３に接続している。
【０２０７】
ゲーティングトランジスタ８８のゲート電極はノードＧ１（８６ｃ）に接続している。ゲーティングトランジスタ８９のゲート電極はノードＧ２（８６ｄ）に接続している。従って、ノードＧ１（８６ｃ）又はノードＧ２（８６ｄ）の電位を制御することにより、回路Ａ８７は低電位を与える電源線ＶＳＳＧ１（８２ｃ）又は電源線ＶＳＳ９３との接続及び分離が制御される。
【０２０８】
なお、ゲーティングトランジスタ８８及びゲーティングトランジスタ８９は本実施例ではＮ型トランジスタで構成されている。Ｎ型トランジスタを介して低電位を回路Ａ８７に供給する場合、Ｎ型トランジスタの閾値には影響されずに、電源線（ＶＳＳ９３、ＶＳＳＧ１（８２ｃ））からの低電位がそのまま伝達されるからである。
【０２０９】
ただし、ゲーティングトランジスタ８８及びゲーティングトランジスタ８９をＰ型トランジスタで形成することも可能である。その場合、低電位をそのまま伝達するため、後述するＰＭＵ８６ａからノードＧ１（８６ｃ）及びノードＧ２（８６ｄ）に出力される信号の論理"Ｌ"の電位は、上記の低電位よりＰ型トランジスタの閾値分以下の低い電位であることが望ましい。
【０２１０】
ＰＭＵ８６ａはＣＰＵ９２ｂからのコード信号８６ｂを受けて、ノードＧ１（８６ｃ）及びノードＧ２（８６ｄ）に出力する信号を制御する。そして、ＰＭＵ８６ａは高電位を与える電源線ＶＤＤ９４と、低電位線ＶＳＳ９３から電源の供給を受けて動作する。なお、ＰＭＵ８６ａの回路は、例えば、図２にて説明したものと同様な回路である。ただし、ゲーティングトランジスタ８８及びゲーティングトランジスタ８９がＮ型トランジスタであることを考慮すると、図２に示した回路において、インバータ６ａ−１、インバータ６ａ−２、インバータ６ａ−７、インバータ６ａ−８は増幅回路に置き換える必要がある。
【０２１１】
ＣＰＵ９２ｂは後述する回路Ｂ９２ａに含まれ、常時動作しており、回路Ａ８７等の内部回路の動作の必要性を判断している。従って、ＣＰＵ９２ｂの判断により、回路Ａ８７の電源のオン・オフは行われる。なお、上記では、ＣＰＵ９２ｂは回路Ｂ９２ａに含まれるとしたが、ＣＰＵ９２ｂが実施例７のＬＳＩ８０の外部にあって、ＬＳＩ８０は外部端子を通じてコード信号８６ｂを受け取る構成であってもよい。また、ＣＰＵ９２ｂはＰＭＵ８６ａに含まれる構成としてもよい。
【０２１２】
低電位を与える電源線ＶＳＳＧ１（８２ｃ）は回路Ａ８７の電位を復帰するために、ゲーティングトランジスタ８８により内部回路の電源線ＶＳＳＭ９０に接続される。なお、電源線ＶＳＳＧ１（８２ｃ）は、インダクタンス８５ｅ、及び、抵抗８５ｆを介し、ＬＳＩ８０の外部端子より、さらに、インダクタンス８４ｂを介して、低電位を与える外部電源線ＶＳＳ８２ｂに接続している。
【０２１３】
低電位を供給する電源線ＶＳＳ９３は回路Ａ８７に低電位を供給するため、電源ＶＳＳＧ１（８２ｃ）が電源線ＶＳＳＭ９０に接続された後に、ゲーティングトランジスタ８９により内部回路の電源線ＶＤＤＭ９０に接続される。なお、電源線ＶＳＳ９３は、インダクタンス８５ｃ及び抵抗８５ｄを介して、ＬＳＩ８０の外部端子より、低電位を与える外部電源線ＶＳＳ８２ｂに接続している。
【０２１４】
その結果、インダクタンス８４ｂ、容量８４ａ、インダクタンス８５ｅ、及び、抵抗８５ｆはＬＰＦ８３を構成する。
【０２１５】
ＬＳＩ８０においては、電源線ＶＳＳＧ１（８２ｃ）において発生した電源ノイズは、ローパスフィルタＬＰＦ８３によって電源ノイズの高周波数成分が取り除かれる。すなわち、上記の電源ノイズはＬＰＦ８３をほとんど通過することができず、電源線ＶＳＳ８２ｂにはわずかしか伝播しない。そして、インダクタンス８５ｃ及び抵抗８５ｄによって、さらに、高周波数成分をもつ電位の変位は減衰するため、上記の電源ノイズは、電源線ＶＳＳ９３へは伝播しない。
【０２１６】
高電位を与える電源線ＶＤＤ９４は、インダクタンス８５ａ及び抵抗８５ｂを介して、ＬＳＩ８０の外部端子より、高電位を与える外部電源線ＶＤＤ８２ａと接続している。
【０２１７】
回路Ｂ９２ａは高電位を与える電源線ＶＤＤ９４と、低電位を与える電源線ＶＳＳ９３とに接続して動作を行うＬＳＩ８０の内部回路である。
【０２１８】
電源線ＶＤＤ９４、ＶＳＳ９３とは常時外部電源ＩＣ８１と接続しており、電源がオン・オフされることはない。従って、常時動作することが予定されている回路群、ＣＰＵ９２ｂ或いはクロック発生回路等を含む。
【０２１９】
図１０ＢはＬＳＩ８０の動作に伴う、各内部ノードの電位波形を示す図である。すなわち、図９Ｂは、電源線ＶＳＳ９３の波形１００、電源線ＶＳＳＧ１（８２ｃ）の波形１０１、ノードＧ１（８６ｃ）の波形１０２、ノードＧ２（８６ｄ）の波形１０４、ＬＳＩ８０の内部の回路Ａ８７に接続する電源線ＶＳＳＭ９０の波形１０３を示す。
【０２２０】
電源線ＶＳＳ９３の波形１００からわかるように、電源線ＶＳＳ９３の電位は低電位（接地電位）のまま維持される。時刻Ｔ４までは、電源線ＶＳＳ９３と電源線ＶＳＳＧ１（８２ｃ）とは電源線ＶＳＳＭ９０を介して接続されないため、後述する電源線ＶＳＳＧ１（８２ｃ）の電源ノイズは、電源線ＶＳＳＭ９０を介して電源線ＶＳＳ９３に伝わらない。また、双方の電源線（ＶＳＳ９３及びＶＳＳＧ１（８２ｃ））が回路Ａ８７の電源線ＶＳＳＭ９０に接続する、時刻Ｔ４以降では、電源ノイズは納まっており、回路Ａ８７の電源線ＶＳＳＭ９０を介して、電源線ＶＳＳＧ１（８２ｃ）の電源ノイズが電源線ＶＳＳ９３に伝わることがない。
【０２２１】
電源線ＶＳＳＧ１（８２ｃ）の波形１０１からわかるように、電源線ＶＳＳＧ１（８２ｃ）には、時刻Ｔ１においてゲーティングトランジスタ８８により電源線ＶＳＳＧ１（８２ｃ）が電源線ＶＳＳＭ９０に接続された直後に、高周波成分を有する電位の上下、すなわち、いわゆる電源ノイズがあらわれる。電源線ＶＳＳＧ１（８２ｃ）から、電源線ＶＳＳＭ９０に対して急激に電流が流れ込むため、電源線ＶＳＳＧ１（８２ｃ）の電位が不安定となるためである。その後、時刻Ｔ４以降、電源線ＶＳＳＧ１（８２ｃ）において、電位の上下（電源ノイズ）は集束し、一定の高電位が維持される。
【０２２２】
ノードＧ１（８６ｃ）の波形１０２からわかるように、ノードＧ１（８６ｃ）は、時刻Ｔ１以前には、電源線ＶＳＳ９３からの低電位を有する論理"Ｌ"を示すが、その後、時刻Ｔ１においてゲーティングトランジスタ８８をオンさせるため、ノードＧ１（８６ｃ）は電源線ＶＤＤ９４からの高電位を有する論理"Ｈ"を示す。さらに、その後、時刻Ｔ５においてゲーティングトランジスタ８８をオフするため、ＰＭＵ８６ａはノードＧ１（８６ｃ）に論理"Ｌ"を示す信号を出力する。
【０２２３】
その結果、電源線ＶＳＳＭ９０の波形１０３が示すように、回路Ａ８７に接続する電源線ＶＳＳＭ９０の電位は下降をはじめ、時刻Ｔ３にはほぼ、電源線ＶＳＳＧ１（８２ｃ）が供給する電位にまで電圧が下降する。その後、時刻Ｔ５において、ゲーティングトランジスタ８８及びゲーティングトランジスタ８９がオフすると、電源線ＶＳＳＭ９０の電位は、回路Ａ８７が電流を消費するため、自然に上昇する。
【０２２４】
ノードＧ２（８６ｄ）の波形１０４からわかるように、ノードＧ２（８６ｄ）は、時刻Ｔ３以前は、電源線ＶＳＳ９３が示す低電位を有する論値"Ｌ"を示す。その後、時刻Ｔ３においてゲーティングトランジスタ８９をオンさせるため、ノードＧ２（８６ｄ）は電源線ＶＤＤ９４から供給される低電位を有する論理"Ｈ"を示す。その後、ゲーティングトランジスタ８９をオフさせるため、ＰＭＵ８６ａは時刻Ｔ５において、ノードＧ２（８６ｄ）に論理"Ｌ"を示す信号を出力する。
【０２２５】
以上より、実施例７の半導体装置（ＬＳＩ８０、容量８４ａ、インダクタンス８４ｂ）は、電源線ＶＳＳＧ１（８２ｃ）、電源線ＶＳＳ９３、電源線ＶＳＳＭ９０を備える。また、実施例７のＬＳＩ８０は、電源線ＶＳＳＧ１（８２ｃ）と電源線ＶＳＳＭ９０とを接続・分離するゲーティングトランジスタ８８、及び、電源線ＶＳＳ１３と電源線ＶＳＳＭ９０とを接続・分離するゲーティングトランジスタ８９を備える。また、実施例７のＬＳＩ８０は、ゲーティングトランジスタ８８が電源線ＶＳＳＧ１（８２ｃ）と電源線ＶＳＳＭ９０とを接続するようにＧ１（８６ｃ）を駆動し、その後、所定の期間後に、ゲーティングトランジスタ８９が電源線ＶＳＳ９３と電源線ＶＳＳＭ９０を接続するようにＧ２（８６ｄ）を駆動し、電源線ＶＳＳ９３から電位が供給されるＰＭＵ８６ａ或いはＰＭＵ８６ａとＣＰＵ９２ｂと、を備える。
【０２２６】
そして、電源線ＶＳＳＭ９０には、電源のオン・オフが制御される回路Ａ８７が接続され、電源線ＶＳＳ９３には常時電源がオンしている回路Ｂ９２ａ及びＰＭＵ８６ａが接続されている。
【０２２７】
従って、ＬＳＩ８０においては、回路Ａ８７に対する電源のオンの際に、電源線ＶＳＳＧ１（８２ｃ）にのみ電源ノイズが発生し、電源線ＶＳＳ９３には、電源線ＶＳＳＭ９０を介して上記の電源ノイズは伝播しない。
【０２２８】
その結果、安定な動作、或いは、常時動作する回路９２ａ、又は、ＰＭＵ８６ａ内の回路には、上記の電源ノイズの影響が及ばない効果がある。
【０２２９】
例えば、回路９２ａ内のＣＰＵ９２ｂやクロック発生回路は電源ノイズの影響を受けることなく、安定動作をすることができる。
【０２３０】
従って、実施例７の半導体装置によれば、電源線ＶＳＳＧ１（８２ｃ）から急激に電源線ＶＳＳＭ９０に電流を供給することができ、電源線ＶＳＳＭ９０の電圧の復帰を短縮することができる。
【実施例８】
【０２３１】
実施例８は常時一定の電圧が維持されている第１電源線（ＶＤＤＧ１（１２７））及び第２電源線（ＶＤＤ１２３）と、第１電源線に接続された後、第２電源線に接続される内部回路の第３電源線（ＶＤＤＭ１２０）と、第１電源線と第３電源線を接続・分離する第１スイッチと、第２電源線と第３電源線と接続・分離する第２スイッチと、第１、第２スイッチのオン・オフの制御及びそのオン・オフの順序を制御する制御回路を有する半導体装置に関する。そして、上記の制御回路が第３電源線（ＶＤＤＭ１２０）の電位を第２電源線（ＶＤＤ１２３）とは異なる電位に制御する回路を含む点で、実施例８の半導体装置（ＬＳＩ７０）と実施例２の半導体装置（ＬＳＩ１５Ｂ）とは異なる。
【０２３２】
図１１は実施例８の半導体装置（ＬＳＩ１３０、インダクタンス１７ｂ、容量１７ｃ）及びその動作に伴う、各ノードの電位波形を示す図である。図１１Ａは実施例８の半導体装置の回路図を示す。
【０２３３】
ＬＳＩ１３０はノードＧ１（１１４）、ノードＧ２（１１５ａ）、及び、Ｌｇ２（１１５ｂ）を含むノードを有し、コード信号１１６ｂ、信号ＶＲＥＦ１２６ａを有する。ＬＳＩ１３０は、配線により形成されたコイルよりなるインダクタンス１６ａ、配線により形成されたコイルよりなるインダクタンス１６ｃ、配線により形成されたコイルよりなるインダクタンス１６ｅ、抵抗１６ｂ、抵抗１６ｄ、抵抗１６ｆ、ゲーティングトランジスタ１１８、ゲーティングトランジスタ１１９、高電位を与える電源線ＶＤＤＧ１（１２７）、高電位を与える電源線ＶＤＤ１２３、低電位を与える電源線ＶＳＳ１２４、ＬＳＩ１３０内部の回路Ａ１１７、ＬＳＩ１３０内部の回路Ｂ１２２ａ、回路Ａ１１７に接続する電源線ＶＤＤＭ１２０、安定化容量Ｃ１２１、及び、ＰＭＵ１１６ａを備える。
【０２３４】
回路Ａ１１７はＬＳＩ１３０内部の内部回路である。回路Ａ１１７は電源線ＶＤＤＭ１２０及び低電位（接地電位）を与える電源線ＶＳＳ１２４に接続している。
【０２３５】
電源線ＶＤＤＭ１２０と、低電位を与える電源線ＶＳＳ１２４との間には安定化容量Ｃ１２１が接続されている。安定化容量Ｃ１２１は回路Ａ１１７の電位を安定させる役割を果たしている。
【０２３６】
回路Ｂ１２ａは高電位を与える電源線ＶＤＤ１２３と、低電位を与える電源線ＶＳＳ１２４とに接続して動作を行うＬＳＩ１３０の内部回路である。
【０２３７】
電源線ＶＤＤ１２３、ＶＳＳ１２４とは常時外部電源ＩＣ１８と接続しており、電源がオン・オフされることはない。従って、常時動作することが予定されている回路群、すなわち、ＣＰＵ１２２ｂ、ＶＲＥＦ発生回路１２６ｂ、及び、クロック発生回路等を含む。
【０２３８】
電源線ＶＤＤＭ１２０はゲーティングトランジスタ１１８のドレインに接続され、ゲーティングトランジスタ１１８を介して、高電位を与える電源線ＶＤＤＧ１（１２７）と接続している。また、電源線ＶＤＤＭ１２０はゲーティングトランジスタ１１９のドレインに接続され、ゲーティングトランジスタ１１９を介して高電位を与える電源線ＶＤＤ１２３に接続している。
【０２３９】
ＣＰＵ１２２ｂは回路Ｂ１２２ａに含まれ、常時動作しており、回路Ａ１１７等の内部回路の動作の必要性を判断している。従って、ＣＰＵ１２２ｂの判断により、回路Ａ１１７の電源のオン・オフは行われる。すなわち、ＣＰＵ１２２ｂは回路Ａ１１７の電源のオン・オフに応じたコード信号１１６ｂを出力する。なお、上記では、ＣＰＵ１２２ｂは回路Ｂ１２２ａに含まれるとしたが、ＣＰＵ１２２ｂが実施例８のＬＳＩ１３０の外部にあって、ＬＳＩ１３０は外部端子を通じてコード信号１１６ｂを受け取る構成であってもよい。また、ＣＰＵ１２２ｂは後述するＰＭＵ１１６ａに含まれる構成であってもよい。
【０２４０】
ＰＭＵ１１６ａはＣＰＵ１２２ｂからのコード信号１１６ｂを受けて、ノードＧ１（１１４）及びノードＧ２（１１５ａ）に出力する信号を制御する。そして、高電位を与える電源線ＶＤＤ１２３と、低電位線ＶＳＳ１２４から電源の供給を受けている。なお、ＰＭＵ１１６ａの回路の例は、図２Ａに示したものと同様である。ただし、図２Ａにおいて、ノードＧ２（１１５ａ）に信号を出力インバータインバータ６ａ−２は増幅回路に置換える必要がある。また、Ｇ１（１１４）に応じた信号であって、図２Ａの信号６ｂＸは通常は論理"Ｌ"であるが、ゲーティングトランジスタ８を選択するために、一定期間論理"Ｈ"となるパルス信号である。
【０２４１】
Ｇ２（１１５）に応じた信号であって、図２Ａの信号６ｂＹは通常は論理"Ｌ"であるが、ゲーティングトランジスタ９を選択するために、所定期間論理"Ｈ"となるパルス信号である。ただし、信号６ｂＸのパルス状態が終了すると同時に、信号６ｂＹは所定期間、パルス状態となる。なお、上記の所定の期間はＣＰＵ１２２ｂにより決定される。
【０２４２】
ここで、ゲーティングトランジスタ１１８のゲート電極はノードＧ１（１１４）に接続している。従って、ＰＭＵ１１６ａはノードＧ１（１１４）の電位を制御することにより、回路Ａ１１７の電源線ＶＤＤＭ１２０と電源線ＶＤＤＧ１（１２７）との接続及び分離を制御する。
【０２４３】
ＶＲＥＦ発生回路１２６ｂは、回路Ｂ１２２ａに含まれる。そして、ＶＲＥＦ発生回路１２６ｂは回路Ａ１１７の電源線ＶＤＤＭ１２０の電位の基準となる電圧を示す信号ＶＲＥＦ１２６ａを出力する回路である。ＶＲＥＦ発生回路１２６ｂは、例えば、ＶＤＤ１２３とＶＳＳ１２４間に直列に接続された複数の抵抗からなる電圧分割回路と、所定の抵抗間を接続する中間ノードから電圧を出力する端子と、からなる回路である。
【０２４４】
降圧制御部１２５は上記のノードＧ２（１１５ａ）を受けて、活性化される回路である。そして、降圧制御部１２５は、ゲーティングトランジスタ１１９のゲート電極に対して、ノードＬｇ２（１１５ｂ）を介して、ゲーティングトランジスタ１１９のオン・オフを制御する信号を出力する回路である。すなわち、降圧制御部１２５は、ＶＲＥＦ１２６を受け、電源線ＶＤＤＭ１２０の電位が信号ＶＲＥＦ１２６の電位より高い場合は、ゲーティングトランジスタ１１９をオフする論理"Ｈ"を有する信号Ｌｇ２（１１５ｂ）を出力する。また、降圧制御部１２５は、電源線ＶＤＤＭ１２０の電位が信号ＶＲＥＦ１２６ａの電位より低い場合は、上記のゲーティングトランジスタ１１９をオンする論理"Ｌ"を有する信号Ｌｇ２（１１５ｂ）を出力する。従って、ＰＭＵ１１６ａはノードＧ２（１１５ａ）の電位を制御することにより、回路Ａ１１７の電源線ＶＤＤＭ１２０と電源線ＶＤＤ１２３との接続及び分離を制御する。
【０２４５】
そうすると、降圧制御部１２５とゲーティングトランジスタ１１９とは、電源線ＶＤＤＭ１２０の電位を信号ＶＲＥＦ１２６ａの電位に維持するように動作するレギュレータ回路を構成する。電源線ＶＤＤＭ１２０の電位の電位が信号ＶＲＥＦ１２６ａの電位より上昇すると、ゲーティングトランジスタ１１９はオフし、電源線ＶＤＤＭ１２０の電位の電位がさがる。一方、電源線ＶＤＤＭ１２０の電位の電位が信号ＶＲＥＦ１２６ａの電位より下回ると、ゲーティングトランジスタ１１９はオンし、電源線ＶＤＤＭ１２０の電位の電位が上昇するからである。
【０２４６】
なお、上記のレギュレータ回路の動作期間は、ＰＭＵ１１６ａからノードＧ２（１１５ａ）へ出力される信号の電位により決定される。
【０２４７】
外部電源ＩＣ１８は、電源線ＶＤＤ１９ａにより高電位を供給し、電源線ＶＳＳ１９ｂにより低電位を供給する電源である。すなわち、外部電源ＩＣ１８は、例えば、通常のＤＣ／ＤＣコンバータである。なお、電源線ＶＤＤ１９ａと電源線ＶＳＳ１９ｂ間には、電位を安定化さるため容量１７Ｃが接続されている。
【０２４８】
電源線ＶＤＤＧ１（１２７）は、インダクタンス１６ａ及び抵抗１６ｂを介し、ＬＳＩ１３０の外部端子により、さらに、インダクタンス１７ｂを介して、高電位を与える外部電源線ＶＤＤ１９ａに接続している。
【０２４９】
高電位を与える電源線ＶＤＤ１２３はＬＳＩ１３０の外部端子より、インダクタンス１６ｃ及び抵抗１６ｄを介して、高電位を与える外部電源線ＶＤＤ１９ａに接続している。
【０２５０】
なお、容量１７Ｃ、インダクタンス１７ｂ、インダクタンス１６ａ及び抵抗１６ｂはローパスフィルタＬＰＦ１７ａを構成する。従って、外部電源線ＶＤＤ１９ａを介して、電源線ＶＤＤＧ１（１２７）の電源ノイズが電源線ＶＤＤ１２３に伝播することがない。
【０２５１】
低電位（接地電位）を与える電源線ＶＳＳ１２４は、ＬＳＩ１３０の外部端子より、インダクタンス１６ｅ及び抵抗１６ｆを介して、接地電位を与える外部電源線ＶＳＳ１９ｂと接続している。
【０２５２】
図１１ＢはＬＳＩ１３０の動作に伴う、各内部ノードの電位波形を示す図である。すなわち、図１０Ｂは、電源線ＶＤＤ１２３の波形１３１、電源線ＶＤＤＧ１（１２７）の波形１３２、ノードＧ１（１１４）の波形１３３、ノードＧ２（１１５ａ）の波形１３６、ＬＳＩ１３０の内部の回路Ａ１１７に接続する電源線ＶＤＤＭ１２０の波形１３５、及び、ＶＲＥＦ１２６の電位を示す。
【０２５３】
電源線ＶＤＤ１２３の波形１３１からわかるように、電源線ＶＤＤ１２３の電位はほぼ高電位のまま維持される。時刻Ｔ４までは、電源線ＶＤＤ１２３は電源線ＶＤＤＭ１２０に接続されないため、後述する電源線ＶＤＤＧ１（１２７）の電源ノイズは、電源線ＶＤＤＭ１２０を介して電源線ＶＤＤ１２３に伝わらない。また、時刻Ｔ４以降には、電源線ＶＤＤ１２３が電源線ＶＤＤＭ１２０に接続するが、電源線ＶＤＤＧ１（１２７）の電源ノイズは納まっており、かつ、電源線ＶＤＤＧ１（１２７）は電源線ＶＤＤＭ１２０から分離されるため、上記の電源ノイズが電源線ＶＤＤ１３に伝わることがない。
【０２５４】
電源線ＶＤＤＧ１（１２７）の波形１３２からわかるように、電源線ＶＤＤＧ１（１２７）には、時刻Ｔ１においてゲーティングトランジスタ１１８により電源線ＶＤＤＧ１（１２７）が電源線ＶＤＤＭ１２０に接続された直後に、高周波成分を有する電位の上下、すなわち、いわゆる電源ノイズがあらわれる。電源線ＶＤＤＧ１（１２７）から、電源線ＶＤＤＭ１２０に対して急激に電流が流れ込むため、電源線ＶＤＤＧ１（１２７）の電位が不安定となるためである。その後、電源線ＶＤＤＧ１（１２７）において、電位の上下（電源ノイズ）は集束し、一定の高電位が維持される。
【０２５５】
ノードＧ１（１１４）の波形１３３からわかるように、ノードＧ１（１１４）は、時刻Ｔ１以前には、電源線ＶＤＤ１３からの高電位を有する論理"Ｈ"を示すが、その後、時刻Ｔ１においてゲーティングトランジスタ８をオンさせるため、ノードＧ１（１１４）は電源線ＶＳＳ１４からの低電位を有する論理"Ｌ"を示す。さらに、その後、時刻Ｔ３においてゲーティングトランジスタ８をオフするため、ＰＭＵ１１６ａはノードＧ１（１１４）に論理"Ｈ"を示す信号を出力する。
【０２５６】
ノードＧ２（１１５ａ）の波形１３６からわかるように、ノードＧ２（１１５ａ）は、時刻Ｔ３以前は、電源線ＶＳＳ１２４が示す低電位を有する論値"Ｌ"を示す、その後、時刻Ｔ３においてゲーティングトランジスタ１１９をオンさせるため、ノードＧ２（１１５ａ）は電源線ＶＤＤ１２３から供給される高電位を有する論理"Ｈ"を示す。その後、ゲーティングトランジスタ１１９をオフさせるため、ＰＭＵ６ａは時刻Ｔ５において、ノードＧ２（１１５ａ）に論理"Ｌ"を示す信号を出力する。
【０２５７】
その結果、電源線ＶＤＤＭ１２０の波形１３５が示すように、回路Ａ１１７に接続する電源線ＶＤＤＭ１２０の電位は上昇をはじめ、時刻Ｔ３にはほぼ、信号ＶＲＥＦ１２６の電位にまで電圧が復帰する。降圧制御部１２５とゲーティングトランジスタ１１９とからなるレギュレータ回路により、信号ＶＲＥＦ１２６の電位と同電位となるように、電源線ＶＤＤＭ１２０の電位が制御されるからである。その後、時刻Ｔ５において、ゲーティングトランジスタ１１９がオフすると、電源線ＶＤＤＭ１２０の電位は、回路Ａ１１７が電流を消費するため、自然に下降する。
【０２５８】
以上より、実施例８のＬＳＩ１３０は、電源線ＶＤＤＧ１（１２７）、電源線ＶＤＤ１２３、電源線ＶＤＤＭ１２０を備える。また、実施例８のＬＳＩ１３０は、電源線ＶＤＤＧ１（１２７）と電源線ＶＤＤＭ１２０とを接続・分離するゲーティングトランジスタ１１８、及び、電源線ＶＤＤ１２３と電源線ＶＤＤＭ１２０とを接続・分離するゲーティングトランジスタ１１９を備える。また、実施例８のＬＳＩ３０は、ゲーティングトランジスタ１１８が電源線ＶＤＤＧ１（１２７）と電源線ＶＤＤＭ１２０とを接続し、その後、分離するようにＧ１（１１４）を駆動し、その後、電源線ＶＤＤＭ１２０の電位とＶＲＥＦ１２６の電位とを同電位とすべく、ゲーティングトランジスタ１１９が電源線ＶＤＤＭ１２０と電源線１２３との接続・分離を繰り返すようにＧ２（１１５ａ）を駆動し、電源線ＶＤＤ１２３から電圧が供給されるＰＭＵ６ａ或いはＰＭＵ６ａとＣＰＵ１２ｂと、を備える。
【０２５９】
そして、電源線ＶＤＤＭ１２０には、電源のオン・オフが制御される回路Ａ１１７が接続され、電源線ＶＤＤ１２３には常時電源がオンしている回路Ｂ１２２ａ及びＰＭＵ１１６ａが接続されている。
【０２６０】
従って、ＬＳＩ１３０においては、回路Ａ１１７に対する電源のオンの際に、電源線ＶＤＤＧ１（１２７）にのみ電源ノイズが発生し、電源線ＶＤＤ１２３には、電源線ＶＤＤＭ１２０を介して上記の電源ノイズは伝播しない。
【０２６１】
その結果、安定な動作、或いは、常時動作する回路１２２ａ、又は、ＰＭＵ１１６ａ内の回路には、上記の電源ノイズの影響が及ばない効果がある。
【０２６２】
例えば、回路１２２ａ内のＣＰＵ１２２ｂやクロック発生回路は電源ノイズの影響を受けることなく、安定動作をすることができる。
【０２６３】
従って、実施例６の半導体装置によれば、電源線ＶＤＤＧ１（１２７）から急激に電源線ＶＤＤＭ１２０に電流を供給することができ、電源線ＶＤＤＭ１２０の電圧の復帰を短縮することができる。
【０２６４】
図１１Ｃは降圧制御部１２５の回路例を示す。降圧制御部１２５は、差動アンプ１２９ａ、Ｐ型ＭＯＳトランジスタ１２９ｂ、及び、Ｎ型ＭＯＳトランジスタ１２９ｃから構成されている。そして、差動アンプ１２９ａは信号ＶＲＥＦ１２６及び電源線ＶＤＤＭ１２０を一方及び他方の入力端子で受け、信号ＶＲＥＦ１２６の電位がＶＤＤＭ１２０の電位より高い場合は論理"Ｌ"の信号をノードＬｇ２（１１５ｂ）に出力し、信号ＶＲＥＦ１２６の電位がＶＤＤＭ１２０の電位より低い場合は論理"Ｈ"の信号をノードＬｇ２（１１５ｂ）に出力する。なお、差動アンプ１２９の高電位電源は電源線ＶＤＤ１２３から供給される。一方、低電位電源は、Ｎ型トランジスタ１２９ｃを介してＶＳＳ１２４から供給される。
【０２６５】
Ｎ型ＭＯＳトランジスタ１２９ｃにおいて、ドレインは差動アンプ１２９ｃの低電位電源供給端子と接続し、ソースはＶＳＳ１２４に接続し、ゲート電極はノードＧ２（１１５ａ）と接続している。
【０２６６】
Ｐ型ＭＯＳトランジスタ１２９ｂにおいて、ドレインは差動アンプ１２９ｃの出力端子に接続し、ソースはＶＤＤ１２３と接続し、ゲート電極はノードＧ２（１１５ａ）と接続している。
【０２６７】
以上より、降圧制御部１２５は、ノードＧ２（１１５ａ）が論理"Ｈ"のときに活性化し、すなわち、ゲーティングトランジスタ１１９に対して、電源線ＶＤＤ１２３が供給する電位を降圧して電源線ＶＤＤＭ１２０に供給する降圧回路の制御部として動作する。一方、降圧制御部１２５は、ノードＧ２（１１５ａ）が論理"Ｌ"のときに、制御部としての動作を停止し、ノードＬｇ２（１１５ｂ）には、論理"Ｈ"の信号を出力する。
【０２６８】
その結果、降圧制御部１２５が、活性化しているときには、信号ＶＲＥＦ１２６の電位とＶＤＤＭ１２０の電位との差電位に応じて、ゲーティングトランジスタ１１９がオン・オフされ、ＶＤＤＭ１２０の電位は信号ＶＲＥＦ１２６の電位と同電位となるように制御される。一方、降圧制御部１２５が動作を停止する時には、ゲーティングトランジスタ１１９はオフし、電源線ＶＤＤＭ１２０には、電源が供給されず、電位は維持されない。
【実施例９】
【０２６９】
実施例９は常時一定の電圧が維持されている第１電源線（ＶＤＤＧ１（５１））及び第２電源線（ＶＤＤ５２）と、第１電源線に接続された後、第２電源線に接続される内部回路の複数の第３電源線（ＶＤＤＭ４ｍ）（ｍは４からｎまでの整数）と、第１電源線と第３電源線を接続・分離する複数の第１スイッチと、第２電源線と第３電源線と接続・分離する複数の第２スイッチと、第１、第２スイッチのオン・オフの制御及びそのオン・オフの順序を制御する制御回路を有する半導体装置に関する。そして、上記の制御回路が第３電源線（ＶＤＤＭ４ｍ）（ｍは４からｎまでの整数）の電位を第２電源線（ＶＤＤ５２）とは異なる電位に制御する回路を含む。
【０２７０】
図１２は実施例９の半導体装置（ＬＳＩ１４０）及びその動作に伴う、各ノードの電位波形を示す図である。図１２Ａは実施例５のＬＳＩ５０ａ及び外部電源ＩＣ５５ａを示す。
【０２７１】
外部電源ＩＣ５５ａは図６に示した外部電源ＩＣ５５ａと同様に動作する。また、外部電源ＩＣ５５ａと電源線ＶＤＤ５３ａの接続、また、外部電源ＩＣ５５ａと電源線ＶＤＤＧ１（５１）との接続において、インダクタンス５３ｃ等を介して接続しているのは同様である。
【０２７２】
ＬＳＩ１４０は、ＰＭＵ５６ａを除き、ＬＳＩ５０ａを構成する回路要素を含む。また、ＬＳＩ１４０は、さらに、ＰＭＵ１３０、回路Ｃ１４３、及び、複数の回路Ｄｍ（ｍは４からｎまでの整数）を含む。
【０２７３】
回路Ａ６０、回路Ｂ６５は図６Ａに示すものと同様である。従って、回路Ａ６０の電源線ＶＤＤＭ１（６１）はゲーティングトランジスタ５８ａ及びゲーティングトランジスタ５８ａより電源線ＶＤＤＧ１（５１）及びＶＤＤ５２と接続・分離される。同様に回路Ｂ６５の電源線ＶＤＤＭ２（６６）はゲーティングトランジスタ６３ａ及びゲーティングトランジスタ６３ｂにより電源線ＶＤＤＧ１（５１）及びＶＤＤ５２と接続・分離される。また、回路Ａ６０、回路Ｂ６５は電源線ＶＳＳ５４からグランド電位の供給を受ける。さらに、ゲーティングトランジスタ５８ａ及びゲーティングトランジスタ５８ａはＧ１１（５７ａ）及びＧ２１（５７ｂ）に出力される信号により駆動され、ゲーティングトランジスタ６３ａ及びゲーティングトランジスタ６３ｂはＧ１２（５７ｃ）、及び、Ｇ２２（５７ｄ）に出力される信号により駆動される。なお、Ｇ１１（５７ａ）及びＧ２１（５７ｂ）、Ｇ１２（５７ｃ）及びＧ２２（５７ｄ）に出力される信号はＰＭＵ１３０により出力される。
【０２７４】
回路Ｃ１４３はＶＲＥＦ発生回路１４４ｂ及びＣＰＵ１４５を含む。ＶＲＥＦ発生回路１４４ｂは基準電位を発生し、信号線ＶＲＥＦ１４４ａに出力する。ＣＰＵ１４５は回路６０Ａ、回路６５Ｂ、及び、複数の回路Ｄｍ（ｍは４からｎまでの整数）の動作の可否を判断し、上記の回路の電源のオン／オフの時期を判断する。そして、その判断に基づいて、コード信号１６３を出力する。なお、回路Ｃ１４３は電源線ＶＤＤ５２より高電位の供給を受け、電源線ＶＳＳ５４より低電位（グランド電位）の供給を受ける。従って、回路Ｃ１４３は電源供給がオン／オフされることがなく、常時動作している。
【０２７５】
ＰＭＵ１３０は、上記のコード信号１６３を受けると、回路Ａ６０、回路Ｂ６５、及び、複数の回路Ｄｍ（ｍは１からｎまでの整数）の電源線ＶＤＤＭ１（６１）、ＶＤＤＭ２（６６）、ＶＤＤＭ４ｍ（１５０ａｍ）（ｍは４からＮまでの整数）と、電源線ＶＤＤＧ１（５１）及び電源線ＶＤＤ５２との接続・分離を行うため、Ｇ１１（５７ａ）、Ｇ２１（５７ｂ）、Ｇ１２（５７ｃ）、Ｇ２２（５７ｄ）、Ｇ１ｍ（１５１ａｍ）（ｍは４からＮまでの整数）、及び、Ｇ２ｍ（１５２ａｍ）（ｍは４からｎまでの整数）に制御信号を出力する。なお、ＰＭＵ１３０は電源線ＶＤＤ５２より高電位の供給を受け、電源線ＶＳＳ５４より低電位（グランド電位）の供給を受ける。従って、ＰＭＵ１３０は電源供給がオン／オフされることがなく、常時動作している。
【０２７６】
回路Ｄｍ（ｍは４からｎまでの整数）の電源線ＶＤＤＭ４ｍ（１５０ａｍ）（ｍは４からＮまでの整数）はゲーティングトランジスタ１４７ａｍ及びゲーティングトランジスタ１４８ａｍ（ｍは４からｎまでの整数）により電源線ＶＤＤＧ１（５１）及びＶＤＤ５２と接続・分離される。また、回路Ｄｍ（ｍは４からｎまでの整数）は電源線ＶＳＳ５４からグランド電位の供給を受ける。さらに、ゲーティングトランジスタ１４７ａｍ（ｍは１からｎまでの整数）はＧ１ｍ（１５１ａｍ）（ｍは４からｎまでの整数）に出力される信号により駆動される。また、ゲーティングトランジスタ１４８ａｍ（ｍは１からＮまでの整数）は降圧制御部１５４ａｍ（ｍは４からＮまでの整数）からの出力信号により駆動される。さらに、Ｇ２ｍ（ｍは４からＮまでの整数）に出力される信号により、降圧制御部１５４ａｍ（ｍは４からＮまでの整数）の活性、非活性が制御される。降圧制御部１５４ａｍ（ｍは４からＮまでの整数）は、図１１ｃと同様な回路であり、信号線ＶＲＥＦ１４４ａの電位に応じて、ゲーティングトランジスタ１４８ａｍ（ｍは４からＮまでの整数）のゲート電極に対して、論理"Ｈ"又は論理"Ｌ"の信号を出力する。その結果、電源線ＶＤＤＭ４ｍ（１５０ａｍ）（ｍは４からＮまでの整数）の電位は、電源線ＶＤＤ５２の電位ではなく、信号線ＶＲＥＦ１４４ａの電位と同様な電位となる。
【０２７７】
図１２ＢはＬＳＩ１４０の動作に伴う、各内部ノードの電位波形を示す図である。すなわち、図１２Ｂは、電源線ＶＤＤ５２の波形１７０、電源線ＶＤＤＧ１（５１）の波形１７１、ノードＧ１１（５７ａ）の波形１７２、ノードＧ２１（５７ｂ）の波形１７４、ノードＧ１２（５７ｃ）の波形１７５、ノードＧ２２（５７ｄ）の波形１７７、ＬＳＩ１４０の内部の回路Ａ６０に接続する電源線ＶＤＤＭ１（６１）の波形１７３、及び、ＬＳＩ１４０の内部の回路Ｂ６５に接続する電源線ＶＤＤＭ２（６６）の波形１７６を示す。
【０２７８】
電源線ＶＤＤ５２の波形１７０からわかるように、電源線ＶＤＤ５２の電位はほぼ高電位のまま維持される。ノードＧ１１（５７ａ）の波形１７２からわかるように、ノードＧ１１（５７ａ）は論理"Ｌ"となり、時刻Ｔ１から時刻Ｔ２の期間、時刻Ｔ１２から時刻Ｔ１３の期間、電源線ＶＤＤＧ１（５１）と電源線ＶＤＤＭ１（６１）とは接続する。しかし、それ以外の期間においては、ノードＧ１１（５７ａ）は論理"Ｈ"となり、電源線ＶＤＤＧ１（５１）と電源線ＶＤＤＭ１（６１）とは分離される。従って、回路Ａ６０以外の回路が電源線ＶＤＤＧ１（５１）と接続することによって発生する電源ノイズは、電源線ＶＤＤＭ１（６１）に伝わらない。また、ノードＧ２１（５７ｂ）の波形１７４からわかるように、ノードＧ２１（５７ｂ）は論理"Ｌ"となり、電源線ＶＤＤ５２が回路Ａ６０の電源線ＶＤＤＭ１（６１）に接続する、時刻Ｔ３から時刻Ｔ１０までの期間、及び、Ｔ１５以降の期間では、ＶＤＤＭ１（６１）の波形１７３に示すように電源線ＶＤＤＭ１（６１）の電源ノイズは納まっており、電源線ＶＤＤＭ１（６１）を介して、電源ノイズが電源線ＶＤＤ５２に伝わることがない。
【０２７９】
同様に、ノードＧ１２（５７ｃ）の波形１７５からわかるように、ノードＧ１２（５７ｃ）は論理"Ｌ"となり、時刻Ｔ７から時刻Ｔ８までの期間、及び、時刻Ｔ１２から時刻Ｔ１３までの期間、電源線ＶＤＤＧ１（５１）と電源線ＶＤＤＭ２（６６）とは接続する。しかし、ノードＧ１２（５７ｃ）は論理"Ｈ"となり、時刻Ｔ８から時刻Ｔ１２までの期間、及び、Ｔ１４以降は、電源線ＶＤＤＧ１（５１）と電源線ＶＤＤＭ２（６６）は分離される。従って、他の回路が電源線ＶＤＤＧ１（５１）に接続することにより発生する電源ノイズは、電源線ＶＤＤＭ２に伝わらない。また、ノードＧ２２（５７ｄ）の波形１７７からわかるように、ノードＧ２２（５７ｄ）は論理"Ｌ"となり、電源線ＶＤＤ５２が回路Ｂ６５の電源線ＶＤＤＭ２（６６）に接続する、時刻Ｔ９からＴ１１までの期間及び時刻Ｔ１４から時刻Ｔ１６までの期間では、電源線ＶＤＤＭ２（６６）の波形１７６に示すように電源線ＶＤＤＭ２（６６）の電源ノイズは納まっており、電源線ＶＤＤＭ２（６６）を介して、電源ノイズが電源線ＶＤＤ５２に伝わることがない。
【０２８０】
ノードＧ１４（１５１ａ４）の波形１７８からわかるように、ノードＧ１４（１５１ａ４）は論理"Ｌ"となり、時刻Ｔ４から時刻Ｔ５の期間、電源線ＶＤＤＧ１（５１）と電源線ＶＤＤＭ４４（１５０ａ４）とは接続する。しかし、それ以外の期間においては、ノードＧ１４（１５１ａ４）は論理"Ｈ"となり、電源線ＶＤＤＧ１（５１）と電源線ＶＤＤＭ４１（１５０ａ４）とは分離される。従って、回路Ｄ１（１４９ａ４）以外の回路が電源線ＶＤＤＧ１（５１）と接続することによって発生する電源ノイズは、電源線ＶＤＤＭ４４（１４９ａ４）に伝わらない。また、ノードＧ２４（１５２ａ４）の波形１８０からわかるように、ノードＧ２４（１５２ａ４）は論理"Ｌ"となり、電源線ＶＤＤＭ４４（１４９ａ４）の電位が信号線ＶＲＥＦ１４４ａの電位と同一となると、電源線ＶＤＤ５２が回路Ｄ１（１４９ａ４）の電源線ＶＤＤＭ４４（１４９ａ４）に接続する。そのような接続が行われている、時刻Ｔ５から時刻Ｔ１６までの期間、ＶＤＤＭ４４（１５０ａ４）の波形１７９に示すように電源線ＶＤＤＭ４４（１５０ａ４）の電源ノイズは納まっており、電源線ＶＤＤＭ４４（１５０ａ４）を介して、電源ノイズが電源線ＶＤＤ５２に伝わることがない。
【０２８１】
同様に、回路Ｄｍ（１４９ａｍ）（ｍは４からｎまでの整数）以外の回路が電源線ＶＤＤＧ１（５１）と接続することによって発生する電源ノイズは、回路Ｄｍ（ｍは４からｎまでの整数）に接続する電源線ＶＤＤＭ４ｍ（ｍは４からｎまでの整数）には伝わらない。また、電源線ＶＤＤＭ４ｍ（ｍは４からｎまでの整数）が電源線ＶＤＤ５２に接続するときには、電源ノイズは収まっているおり、電源線ＶＤＤＭ４ｍ（ｍは４からｎまでの整数）を介して、電源ノイズが電源線ＶＤＤ５２に伝わることがない。
【０２８２】
電源線ＶＤＤＧ１（５１）の波形１７１からわかるように、電源線ＶＤＤＧ１（５１）には、時刻Ｔ１、Ｔ１２においてはゲーティングトランジスタ５８ａにより、時刻Ｔ７、Ｔ１０においてはゲーティングトランジスタ６３ａにより、時刻Ｔ４においては、ゲーティングトランジスタ１４７ａ４により、電源線ＶＤＤＧ１（５１）が電源線ＶＤＤＭ１（６１）に接続された直後に、高周波成分を有する電位の上下、すなわち、いわゆる電源ノイズがあらわれる。その後、電源線ＶＤＤＧ１（５１）において、電位の上下（電源ノイズ）は集束し、一定の高電位が維持される。
【０２８３】
以上より、実施例９のＬＳＩ１４０は、電源線ＶＤＤＧ１（５１）、電源線ＶＤＤ５２、内部回路に接続する複数の電源線（電源線ＶＤＤＭ１（６１）、電源線ＶＤＤＭ２（６６）、及び、複数の電源線ＶＤＤＭ４ｍ（１５０ａｍ）（ｍは４からｎまでの整数））を備える。また、実施例９のＬＳＩ１４０は、電源線ＶＤＤＧ１（５１）と内部回路に接続する複数の電源線とを接続・分離するゲーティングトランジスタ、及び、電源線ＶＤＤ５２と内部回路に接続する複数の電源線とを接続・分離するゲーティングトランジスタを備える。また、上記のゲーティングトランジスタのゲート電極に接続する降圧制御部１５４ａｍ（ｍは４からｎまでの整数）を有する。
【０２８４】
また、実施例９のＰＭＵ１３０は、ゲーティングトランジスタ５８ａ、６３ａ、１４７ａｍ（ｍは４からｎまでの整数）が電源線ＶＤＤＧ１（５１）と電源線ＶＤＤＭ１（６１）、ＶＤＤＭ２（６６）、及び、ＶＤＤＭ４ｍ（１５０ａｍ）（ｍは４からｎまでの整数）とを接続するようにＧ１１（５７ａ）、Ｇ１２（５７ｃ）、Ｇ１ｍ（１５１ａｍ）（ｍは４からｎまの整数）を駆動する。その後、上記の電源線同士を分離するようにＧ１１（５７ａ）、Ｇ１２（５７ｃ）、Ｇ１ｍ（１５１ａｍ）（ｍは４からｎまの整数）を駆動する。また、ＰＭＵ１３０は、ゲーティングトランジスタ５９ａ、６３ｂ、１４８ａｍ（ｍは４からｎまの整数）が電源線ＶＤＤ５２と電源線ＶＤＤＭ１（６１）、ＶＤＤＭ２（６６）、及び、ＶＤＤＭ４ｍ（１５０ａｍ）（ｍは４からｎまでの整数）とを接続するようにＧ２１（５７ｂ）、Ｇ２２（５７ｄ）、１５２ａｍ（ｍは４からｎまでの整数）を駆動する。
【０２８５】
そして、電源線ＶＤＤＭ１（６１）、電源線ＶＤＤＭ２（６６）、ＶＤＤＭ４ｍ（１５０ａｍ）（ｍは４からｎまでの整数）には、電源のオン・オフが制御される回路Ａ６０、回路Ｂ６５、及び、ＶＤＤＭ４ｍ（１５０ａｍ）（ｍは４からｎまでの整数）が接続される。まら、電源線ＶＤＤ５２には常時電源がオンしているＰＭＵ１３０、回路Ｃ１４３が接続されている。
【０２８６】
従って、ＬＳＩ１４０においては、回路Ｄｍ（１４９ａｍ）（ｍは４からｎまでの整数）等に対する電源のオンの際に、電源線ＶＤＤＧ１（５１）にのみ電源ノイズが発生する。また、電源線ＶＤＤＭ１（６１）、電源線ＶＤＤ２（６６）、又は、ＶＤＤＭ４ｍ（１５０ａｍ）（ｍは４からｎまでの整数）を介して上記の電源ノイズはＶＤＤ５２に伝播しない。
【０２８７】
その結果、安定な動作、或いは、常時動作するＰＭＵ１３０内の回路には、上記の電源ノイズの影響が及ばない効果がある。
【０２８８】
また、回路Ｄｍ（１４９ａｍ）（ｍは４からｎまでの整数）等が動作中に、その他の回路の電位が立ち上がっても、回路Ｄｍ（１４９ａｍ）（ｍは４からｎまでの整数）等に電源ノイズが伝播することがなく、回路Ｄｍ（１４９ａｍ）（ｍは４からｎまでの整数）等は安定した動作をすることができる。
【０２８９】
従って、実施例９の半導体装置によれば、電源線ＶＤＤＧ１（５１）から急激に電源線ＶＤＤＭ１（６１）、電源線ＶＤＤＭ２（６６）、及び、回路Ｄｍ（１４９ａｍ）（ｍは４からｎまでの整数）に電流を供給することができ、電源線ＶＤＤＭ１（６１）、電源線ＶＤＤＭ２（６６）、及び、回路Ｄｍ（１４９ａｍ）（ｍは４からｎまでの整数）等の電圧の復帰を短縮することができる。
以下に本発明の特徴を付記する。
（付記１）
第１電源線と
第２電源線と、
第３電源線と、
前記第１電源線と第３電源線とを接続・分離し、第１信号線により制御される第１スイッチと、
前記第２電源線と第３電源線とを接続・分離し、第２信号線により制御される第２スイッチと、
前記第２電源線から電圧が供給され、前記第１スイッチが前記第１電源線と前記第３電源線とを接続するように前記第１信号線を駆動し、所定の期間後に、前記第２スイッチが前記第２電源線と前記第３電源線とを接続するように前記第２信号線を駆動する制御回路と、を備えることを特徴とする半導体装置。
（付記２）
前記制御回路は前記第３電源線の電位に応じた電位検出信号を出力する電位検出回路を備え、
前記所定の期間は、前記第１信号線を駆動した後、前記第３電源線の電位に応じた前記電位検出信号に基づく期間であることを特徴とする付記１記載の半導体装置。
（付記３）
前記電位検出回路は、前記第３電源線の電位が所定の電位を超えたときに、前記電位検出信号を出力することを特徴とする付記２記載の半導体装置。
（付記４）
前記制御回路は基準電位を発生する基準電位発生回路を備え、
前記電位検出回路は、前記第３電源線の電位と前記基準電位を比較し、前記第３電源線の電位が前記基準電位以上である場合に、前記電位検出信号として、第１論理の電位検出信号を出力し、前記第３電源線の電位が前記基準電位未満である場合に、前記電位検出信号として、第２論理の電位検出信号を出力することを特徴とする付記２記載の半導体装置。
（付記５）
前記第１電源線、前記第２電源線、及び、前記第３電源線は低電位を供給することを特徴とする付記１又は付記２記載の半導体装置。
（付記６）
前記第２電源線に接続し、常時動作する第１回路群と、
前記第３電源線に接続する第２回路群と、
をさらに備えることを特徴とする付記１記載の半導体装置。
（付記７）
前記制御回路は、前記第１信号線の駆動を開始する信号を遅延させて、前記第２信号線の駆動を開始する信号を発生する回路を備え、
前記所定の期間は前記遅延により決定される期間であることを特徴とする付記１乃至付記６の内の一つに記載された半導体装置。
（付記８）
ローパスフィルタをさらに有し、
前記第１電源線は前記ローパスフィルタを介して前記第２電源線と接続していることを特徴とする付記１乃至付記７の内の一つに記載された半導体装置。
（付記９）
前記ローパスフィルタを内蔵することを特徴とする付記８記載の半導体装置。
（付記１０）
前記第１電源線と、前記第２電源線とは、異なる外部電源に接続されていることを特徴とする付記１乃至付記９の内の一つに記載された半導体装置。
（付記１１）
第１電源線と
第２電源線と、
第３電源線と、
前記第１電源線と第３電源線とを接続・分離し、第１信号線により制御される第１スイッチと、
前記第２電源線と第３電源線とを接続・分離し、第２信号線により制御される第２スイッチと、
前記第２電源線から電圧が供給され、前記第１スイッチが前記第１電源線と前記第３電源線とを接続するように前記第１信号線を駆動し、所定の期間後に、前記第２スイッチが前記第２電源線と前記第３電源線とを接続するように前記第２信号線を駆動し、前記第１スイッチが前記第１電源線と前記第３電源線とを分離するように制御する制御回路と、を備えることを特徴とする半導体装置。
（付記１２）
第４電源線と、
前記第１電源線と第４電源線とを接続・分離し、第３信号線により制御される第３スイッチと、
前記第２電源線と第４電源線とを接続・分離し、第４信号線により制御される第４スイッチと、を備え、
前記制御回路は、さらに、独立して、前記第３スイッチが前記第１電源線と前記第４電源線とを接続するように前記第３信号線を駆動し、所定の期間後に、前記第４スイッチが前記第２電源線と前記第４電源線とを接続するように前記第４信号線を駆動し、かつ、前記第３スイッチが前記第１電源線と前記第４電源線とを分離するように前記第３信号線を駆動することを特徴とする付記１１記載の半導体装置。
（付記１３）
前記第１スイッチ、前記第２スイッチ、前記第３スイッチ、及び、前記第４スイッチはＮ型ＭＯＳトランジスタで構成されていることを特徴とする付記１２記載の半導体装置。
（付記１４）
前記第１電源線又は前記第２電源線の電位より、前記Ｎ型ＭＯＳトランジスタの閾値以上分高い電位を供給する第６電源線をさらに備え、
前記第１信号線、前記第２信号線、前記第３信号線、前記第４信号線は、前記第６電源線が供給する電位と、接地電位との間で駆動されることを特徴とする付記１３記載の半導体装置。
（付記１５）
第５電源線と
前記第１電源線と第５電源線とを接続・分離し、第５信号線により制御される第５スイッチと、
前記第２電源線と第５電源線とを接続・分離し、第６信号線により制御される第６スイッチと、
前記制御回路は、基準電位を発生する基準電位発生回路と、前記第５電源線の電位と前記基準電位を比較し、前記第５電源線の電位が前記基準電位を超えている場合と、前記第５電源線の電位が前記基準電位未満である場合とでは、異なる論理値を有する電位検出信号を出力する電位検出回路と、を備え、
前記制御回路は、さらに、前記第５スイッチが前記第１電源線と前記第５電源線とを接続するように前記第５信号線を駆動し、その後、前記電位検出信号の論理値に応じて、前記第６スイッチが前記第２電源線と前記第５電源線を接続するように前記第６信号線を駆動することを特徴とする付記１２記載の半導体装置。
（付記１６）
前記第２電源線から電圧が供給される第１回路群と、
前記第３電源線から電圧が供給される第２回路群と、
をさらに有する付記１１乃至付記１５の内の一つに記載された半導体装置。
【産業上の利用可能性】
【０２９０】
本発明によれば、内部回路の電源線の電圧を復帰する時間の短縮化を図るとともに、上記の電源ノイズの発生を抑制する回路構成を有する半導体装置を提供することができる。
【図面の簡単な説明】
【０２９１】
【図１】図１は実施例１の半導体装置（ＬＳＩ１５Ａ）及びその動作に伴う、各ノードの電位波形を示す図である。
【図２】図２は、図１に示すＰＭＵ６ａの回路例を示す図である。
【図３】図３は、実施例２の半導体装置及（ＬＳＩ１５Ｂ）びその動作に伴う、各ノードの電位波形を示す図である。
【図４】図４は、実施例３の半導体装置（ＬＳＩ３０）、及び、その動作に伴う、各ノードの電位波形を示す図である。
【図５】図５は、実施例４係る半導体装置（ＬＳＩ１５Ａ）及び半導体装置（ＬＳＩ１５Ａ）の動作に伴う、各ノードの電位波形を示す図である。
【図６】図６は実施例５の半導体装置（ＬＳＩ５０）及びその動作に伴う、各ノードの電位波形を示す図である。
【図７】図７は、実施例５の半導体装置のＰＭＵ５６ａの第１回路例、及び、第２回路例を示す。
【図８】図８は、実施例５の半導体装置の変形例、その変形例のＰＭＵ５６ｂの第１回路例、及び、第２回路例を示す。
【図９】図９は実施例６の半導体装置（ＬＳＩ７０）及びその動作に伴う、各ノードの電位波形を示す図である。
【図１０】図１０は実施例７の半導体装置（ＬＳＩ８０、インダクタンス８４ｂ、及び、容量８４ａ）及びその動作に伴う、各ノードの電位波形を示す図である。
【図１１】図１１は実施例８の半導体装置（ＬＳＩ１３０、インダクタンス１７ｂ、容量１７ｃ）及びその動作に伴う、各ノードの電位波形を示す図である。
【図１２】図１２は実施例９の半導体装置（ＬＳＩ１４０）及びその動作に伴う、各ノードの電位波形を示す図である。
【符号の説明】
【０２９２】
１ａ  外部印加ＶＤＤＧ１
１ｂ、５１  ＶＤＤＧ１
３  外部印加ＶＳＳ
４  ノードＧ１
５  ノードＧ２
６ａ、５６ａ  ＰＭＵ
６ａ−１、６ａ−２、６ａ−４、６ａ−５、６ａ−７、６ａ−８、インバータ
６ａ−３、  ノード
６ａ−６  ＡＮＤ
６ｂ  コード信号
６ｂＸ、６ｂＹ  信号線
７  回路Ａ
８、９  ゲーティングトランジスタ
１０  ＶＤＤＭ
１１  安定化容量Ｃ
１２ａ  回路Ｂ
１２ｂ  ＣＰＵ
１３、１９ａ、１９ｃ、４１ａ、４１ｂ、５２、５３ａ、５３ｏ、５３ｐ  ＶＤＤ
１４、１９ｂ、１９ｄ、４１ｃ、５３ｂ、５４  ＶＳＳ
１５Ａ、１５Ｂ、３０、５０ａ、５０ｂ  ＬＳＩ
１６ａ、１６ｃ、１６ｅ、１７ｂ、５３ｅ、５３ｇ、５３ｉ、５３ｋ  インダクタンス
１６ｂ、１６ｄ、１６ｆ、５３ｆ、５３ｈ  抵抗
１７ａ、３１ａ  ＬＰＦ
１７ｃ、３１ｂ、３１ｃ、４１ｄ、５３ｄ、５３ｊ、５３ｌ、５３ｍ、５３ｎ  容量
１８、５５ａ、５５ｂ  外部電源ＩＣ
２０  ＶＤＤ１３の波形
２１  ＶＤＤＧ１（１ｂ）の波形
２２  Ｇ１（４）の波形
２３  ＶＤＤＭ１０の波形
２４  Ｇ２（５）の波形
２５  ＶＤＤ１９ａの波形
２６  ＶＤＤ１９ｃの波形
２７  ＶＤＤＧ１（４１ｂ）の波形
５６ａ−１、５６ｂ−１  ＣＰＵ
５６ａ−２、５６ａ−３、５６ａ−４、５６ａ−５  インバータ
５６ｂ−２、５６ｂ−３、５６ｂ−４、５６ｂ−５  増幅器
５６ａ−６、５６ａ−７、５６ａ−８、５６ａ−９、５６ｂ−６、５６ｂ−７、５６ｂ−８、５６ｂ−９  信号線
５６ａ−１０、５６ｂ−１０  ＣＰＵ
５６ａ−１１、５６ｂ−１１、５６ａ−１７、５６ｂ−１７  ノード
５６ａ−１２、５６ａ−１３、５６ａ−１５、５６ａ−１８、５６ａ−１９、５６ａ−２２  インバータ
５６ｂ−１２、５６ｂ−１３、５６ｂ−１５、５６ｂ−１８、５６ｂ−１９、５６ｂ−２２  インバータ
５６ａ−１４、５６ａ−２０  ＮＡＮＤ
５６ｂ−１４、５６ｂ−２０  ＡＮＤ
５６ａ−１６、５６ａ−２１  オア
５６ｂ−１６、５６ｂ−２１  ノア
５７ａ  ノードＧ１１
５７ｂ  ノードＧ２１
５７ｃ  ノードＧ１２
５７ｄ  ノードＧ２２
５７ｅ  ノードＧ１１
５７ｆ  ノードＧ２１
５７ｇ  ノードＧ１２
５７ｈ  ノードＧ２２
５８ａ、５８ｂ、５８ｃ、５８ｄ、６３ａ、６３ｂ、６３ｃ、６３ｄ  ゲーティングトランジスタ
６０  回路Ａ
６１  ＶＤＤＭ１
６２  安定化容量Ｃ１
６４  安定化容量Ｃ２
６５  回路Ｂ
６６  ＶＤＤＭ２
７０  ＶＤＤ５２の波形
７１  ＶＤＤＧ１（５１）の波形
７２  Ｇ１１（５７ａ）の波形
７３  ＶＤＤＭ１（６１）の波形
７４  Ｇ２１（５７ｂ）の波形
７５  Ｇ１２（５７ｃ）の波形
７６  ＶＤＤＭ２（６６）の波形
７１ａ  ＰＭＵ
７１ｂ  コード信号
７１ｃ  インバータ
７２  ノードＧ１
７３  ノードＧ２
７４  ＶＤＤＭ
７５  ノード
７６  ＯＲ
７７ａ  レベル検出用インバータ
７７ｂ  Ｎ型ＭＯＳトランジスタ
７７ｃ  Ｐ型ＭＯＳトランジスタ
７８ａ  ＶＤＤ１３の波形
７８ｂ  ＶＤＤ１９ａの波形
７８ｃ  Ｇ１（７２）の波形
７８ｄ  ＶＤＤＭ７４の波形
７８ｅ  Ｇ２（７３）の波形
７９  制御回路
８０  ＬＳＩ
８１  外部電源ＩＣ
８２ａ  ＶＤＤ
８２ｂ  ＶＳＳ
８２ｃ  ＶＳＳＧ１
８３  ＬＰＦ
８４ａ  容量
８４ｂ、８５ａ、８５ｃ、８５ｅ  インダクタンス
８５ｂ、８５ｄ、８５ｆ  抵抗
８６ｂ  コード信号
８６ａ  ＰＭＵ
８６ｃ  ノードＧ１
８６ｄ  ノードＧ２
８７  回路Ａ
８８、８９  ゲーティングトランジスタ
９０  ＶＳＳＭ
９１  安定化容量Ｃ
９２ａ  回路Ｂ
９２ｂ  ＣＰＵ
９３  ＶＳＳ
９４  ＶＤＤ
１００  ＶＳＳ９３の波形
１０１  ＶＳＳＧ１（８２ｃ）の波形
１０２  Ｇ１（８５ｃ）の波形
１０３  ＶＳＳＭ９０の波形
１０４  Ｇ２（８６ｄ）の波形
１１４  ノードＧ１
１１５ａ  ノードＧ２
１１５ｂ  Ｌｇ２
１１６ａ  ＰＭＵ
１１６ｂ  コード信号
１１７  回路Ａ
１１８、１１９  ゲーティングトランジスタ
１２０  ＶＤＤＭ
１２１  安定化容量Ｃ
１２２ａ  回路Ｂ
１２２ｂ  ＣＰＵ
１２３  ＶＤＤ
１２４  ＶＳＳ
１２５  降圧制御部
１２６ａ  ＶＲＥＦ
１２６ｂ  ＶＲＥＦ発生回路
１２７  ＶＤＤＧ１
１２９ａ  差動アンプ
１２９ｂ  Ｐ型ＭＯＳトランジスタ
１２９ｃ  Ｎ型ＭＯＳトランジスタ
１３０  ＬＳＩ
１３１  ＶＤＤ１２３の波形
１３２  ＶＤＤＧ１（１２７）の波形
１３３  Ｇ１（１１４）の波形
１３５  ＶＤＤＭ１２０の波形
１３６  Ｇ２（１１５ａ）の波形
１４０  ＬＳＩ
１４３  回路Ｃ
１４４ａ  ＶＲＥＦ
１４４ｂ  ＶＲＥＦ発生回路
１４５  ＣＰＵ
１４６  容量ＣＣ
１４７ａ４−１４７ａｎ、１４８ａ４−１４８ａｎ  ゲーティングトランジスタ
１４９ａ４−１４９ａｎ  回路Ｄ４−回路Ｄｎ
１５０ａ４−１５０ａｎ  ＶＤＤＭ４４−ＶＤＤＭ４ｎ
１５１ａ４−１５１ａｎ  Ｇ１４−Ｇ１n
１５２ａ４−１５２ａｎ  Ｇ２４−Ｇ２ｎ
１５３ａ４−１５３ａｎ  Ｃ４１−Ｃ４ｎ
１５４ａ４−１５４ａｎ  降圧制御部
１６３  コード信号
１７０、１７１、１７２、１７３、１７４、１７５、１７６、１７７、１７８、１７９、１８０  波形
【図１】
2008300696.tif 000003
【図２】
2008300696.tif 000004
【図３】
2008300696.tif 000005
【図４】
2008300696.tif 000006
【図５】
2008300696.tif 000007
【図６】
2008300696.tif 000008
【図７】
2008300696.tif 000009
【図８】
2008300696.tif 000010
【図９】
2008300696.tif 000011
【図１０】
2008300696.tif 000012
【図１１】
2008300696.tif 000013
【図１２】
2008300696.tif 000014