(57)【要約】【課題】本発明は、結晶化誘導金属を利用した多結晶シリコン層において、多結晶シリコン層でチャネル領域が形成される領域に残存する結晶化誘導金属を除去する多結晶シリコン層の製造方法と製造方法を利用した多結晶シリコン層で半導体層を形成することにより、漏れ電流が顕著に減少された薄膜トランジスタ、その製造方法及びこれを利用する有機電界発光表示装置を提供する。【解決手段】本発明は基板上に非晶質シリコン層を形成し、非晶質シリコン層を結晶化誘導金属を利用して多結晶シリコン層に結晶化し、多結晶シリコン上部または下部の一定領域と接する金属層または金属シリサイド層パターンを形成し、基板を熱処理して多結晶シリコン層でチャネル領域が形成される領域に存在する結晶化誘導金属を金属層または金属シリサイド層パターンが形成された領域に対応する多結晶シリコン層内の領域にゲッタリングすることを特徴とする。【選択図】図２Ｂ
2008300831.tif 000002
【特許請求の範囲】
【請求項１】
基板上に非晶質シリコン層を形成して、
前記非晶質シリコン層を結晶化誘導金属を利用して多結晶シリコン層に結晶化して、
前記多結晶シリコン層でチャネル領域が形成される以外の領域に対応する前記多結晶シリコン層の上部または下部の一定領域と接する金属層パターンまたは金属シリサイド層パターンを形成して、
前記基板を熱処理して前記多結晶シリコン層でチャネル領域が形成される領域に存在する前記結晶化誘導金属を前記金属層パターンまたは金属シリサイド層パターンが形成された領域に対応する前記多結晶シリコン層内の領域にゲッタリングすることを特徴とする多結晶シリコン層の製造方法。
【請求項２】
前記金属層パターンまたは金属シリサイド層パターンは前記多結晶シリコン層内で拡散係数が前記結晶化誘導金属より小さい金属またはこれらの合金を含む金属層パターンやこれら金属のシリサイドを含む金属シリサイド層パターンであることを特徴とする請求項１に記載の多結晶シリコン層の製造方法。
【請求項３】
前記金属層パターンまたは金属シリサイド層パターンの拡散係数は前記結晶化誘導金属の拡散係数の１／１００以下であることを特徴とする請求項２に記載の多結晶シリコン層の製造方法。
【請求項４】
前記結晶化誘導金属はニッケルであり、前記金属層パターンまたは金属シリサイド層パターンの拡散係数は０超過ないし１０−７ｃｍ２／ｓ以下であることを特徴とする請求項３に記載の多結晶シリコン層の製造方法。
【請求項５】
前記金属層パターンまたは金属シリサイド層パターンはＳｃ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｐｔ、Ｙ、Ｔａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｄｙ、Ｈｏ、ＴｉＮ、及びＴａＮで構成される群から選択された一つまたはこれらの合金を含み、またはこれら金属のシリサイドを含むことを特徴とする請求項３に記載の多結晶シリコン層の製造方法。
【請求項６】
前記熱処理は５００℃ないし９９３℃の温度範囲で１０秒ないし１０時間の間加熱することを特徴とする請求項１に記載の多結晶シリコン層の製造方法。
【請求項７】
前記結晶化はＭＩＣ、ＭＩＬＣまたはＳＧＳ結晶化法を利用することを特徴とする請求項１に記載の多結晶シリコン層の製造方法。
【請求項８】
前記金属層パターンまたは金属シリサイド層パターンは前記多結晶シリコン層でチャネル領域が形成される領域から５０μｍ以下に離隔された位置に形成することを特徴とする請求項１に記載の多結晶シリコン層の製造方法。       
【請求項９】
前記金属層パターンまたは金属シリサイド層パターンは３０Åないし１００００Åの厚さに形成することを特徴とする請求項１に記載の多結晶シリコン層の製造方法。
【請求項１０】
前記金属層パターンまたは金属シリサイド層パターンは３０Åないし２０００Åの厚さに形成することを特徴とする請求項９に記載の多結晶シリコン層の製造方法。
【請求項１１】
前記金属層パターンまたは金属シリサイド層パターンが形成された領域に対応する前記多結晶シリコン層領域にｎ型不純物またはｐ型不純物をさらに注入し、またはイオンまたはプラズマを利用してダメージ（ｄａｍａｇｅ）領域を形成することをさらに含むことを特徴とする請求項１に記載の多結晶シリコン層の製造方法。       
【請求項１２】
基板と；
前記基板上に位置し、チャネル領域及びソース／ドレイン領域を含む半導体層と；
前記チャネル領域以外の領域に対応する前記半導体層の上部または下部に位置する金属層パターンまたは金属シリサイド層パターンと；
前記半導体層のチャネル領域に対応するように位置するゲート電極と；
前記半導体層と前記ゲート電極を絶縁させるために前記ゲート電極と前記半導体層間に位置するゲート絶縁膜と；
前記半導体層のソース／ドレイン領域に電気的に連結されるソース／ドレイン電極を含むことを特徴とする薄膜トランジスタ。
【請求項１３】
前記金属層パターンまたは金属シリサイド層パターンは前記半導体層内で拡散係数が結晶化誘導金属より小さい金属またはこれらの合金を含む金属層パターンやこれら金属のシリサイドを含む金属シリサイド層パターンであることを特徴とする請求項１２に記載の薄膜トランジスタ。
【請求項１４】
前記金属層パターンまたは金属シリサイド層パターンの拡散係数は前記結晶化誘導金属の拡散係数の１／１００以下であることを特徴とする請求項１３に記載の薄膜トランジスタ。
【請求項１５】
前記結晶化誘導金属はニッケルであり、前記金属層パターンまたは金属シリサイド層パターンの拡散係数は０超過ないし１０−７ｃｍ２／ｓ以下であることを特徴とする請求項１４に記載の薄膜トランジスタ。
【請求項１６】
前記金属層パターンまたは金属シリサイド層パターンはＳｃ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｐｔ、Ｙ、Ｔａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｄｙ、Ｈｏ、ＴｉＮ、及びＴａＮで構成される群から選択された一つまたはこれらの合金を含み、またはこれら金属のシリサイドを含むことを特徴とする請求項１３に記載の薄膜トランジスタ。
【請求項１７】
前記金属層パターンまたは金属シリサイド層パターンは前記半導体層のチャネル領域から５０μｍ以下に離隔されて位置することを特徴とする請求項１２に記載の薄膜トランジスタ。
【請求項１８】
前記金属層パターンまたは金属シリサイド層パターンの厚さは３０Åないし１００００Åであることを特徴とする請求項１２に記載の薄膜トランジスタ。
【請求項１９】
前記金属層パターンまたは金属シリサイド層パターンが形成された領域に対応する前記半導体層内の領域にｎ型不純物またはｐ型不純物がさらに含まれ、またはイオンまたはプラズマ処理によるダメージ（ｄａｍａｇｅ）領域をさらに含むことを特徴とする請求項１２に記載の薄膜トランジスタ。       
【請求項２０】
基板を提供して、
前記基板上に非晶質シリコン層を形成して、
前記非晶質シリコン層を結晶化誘導金属を利用して多結晶シリコン層に結晶化して、
前記多結晶シリコン層でチャネル領域になる以外の領域に対応する前記多結晶シリコン層の上部または下部の一定領域と接する金属層パターンまたは金属シリサイド層パターンを形成して、
前記多結晶シリコン層のチャネル領域に対応するようにゲート電極を形成して、
前記多結晶シリコン層と前記ゲート電極を絶縁させるために前記ゲート電極と前記多結晶シリコン層間に位置するゲート絶縁膜を形成して、
前記多結晶シリコン層のソース／ドレイン領域に電気的に連結されるソース／ドレイン電極を形成することを含み、
前記金属層パターンまたは金属シリサイド層パターンを形成した後に前記基板を熱処理して前記多結晶シリコン層でチャネル領域に存在する前記結晶化誘導金属を前記金属層パターンまたは金属シリサイド層パターンが形成された領域に対応する前記多結晶シリコン層内の領域にゲッタリングすることを含むことを特徴とする薄膜トランジスタの製造方法。
【請求項２１】
前記基板を熱処理して前記多結晶シリコン層のチャネル領域に存在する前記結晶化誘導金属をゲッタリングした後に前記金属層パターンまたは金属シリサイド層パターンを除去することをさらに含むことを特徴とする請求項２０に記載の薄膜トランジスタの製造方法。
【請求項２２】
前記金属層パターンまたは金属シリサイド層パターンは前記多結晶シリコン層内で拡散係数が前記結晶化誘導金属より小さい金属またはこれらの合金を含む金属層パターンやこれら金属のシリサイドを含む金属シリサイド層パターンであることを特徴とする請求項２０に記載の薄膜トランジスタの製造方法。
【請求項２３】
前記金属層パターンまたは金属シリサイド層パターンの拡散係数は前記結晶化誘導金属の拡散係数の１／１００以下であることを特徴とする請求項２２に記載の薄膜トランジスタの製造方法。
【請求項２４】
前記結晶化誘導金属はニッケルであり、前記金属層パターンまたは金属シリサイド層パターンの拡散係数は０超過ないし１０−７ｃｍ２／ｓ以下であることを特徴とする請求項２３に記載の薄膜トランジスタの製造方法。
【請求項２５】
前記金属層パターンまたは金属シリサイド層パターンはＳｃ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｐｔ、Ｙ、Ｔａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｄｙ、Ｈｏ、ＴｉＮ、及びＴａＮで構成される群から選択された一つまたはこれらの合金を含み、またはこれら金属のシリサイドを含むことを特徴とする請求項２３に記載の薄膜トランジスタの製造方法。
【請求項２６】
前記熱処理は５００℃ないし９９３℃の温度範囲で１０秒ないし１０時間の間加熱することを特徴とする請求項２０に記載の薄膜トランジスタの製造方法。
【請求項２７】
前記結晶化はＭＩＣ、ＭＩＬＣまたはＳＧＳ結晶化法を利用することを特徴とする請求項２０に記載の薄膜トランジスタの製造方法。
【請求項２８】
前記金属層または金属シリサイド層が形成された領域に対応する前記多結晶シリコン層領域にｎ型不純物またはｐ型不純物を注入し、またはイオンまたはプラズマを利用してダメージ領域を形成することをさらに含むことを特徴とする請求項２０に記載の薄膜トランジスタの製造方法。
【請求項２９】
基板と；
前記基板上に位置し、チャネル領域及びソース／ドレイン領域を含む半導体層と；
前記チャネル領域以外の領域に対応する前記半導体層の上部または下部に位置する金属層パターンまたは金属シリサイド層パターンと；
前記半導体層のチャネル領域と対応するよう配置するゲート電極と；
前記半導体層と前記ゲート電極を絶縁させるために前記ゲート電極と前記半導体層間に位置するゲート絶縁膜と；
前記半導体層のソース／ドレイン領域に電気的に連結されるソース／ドレイン電極と；
前記ソース／ドレイン電極に電気的に連結される第１電極と；
前記第１電極上に位置する有機膜層と；
前記有機膜層上に位置する第２電極を含むことを特徴とする有機電界発光表示装置。
【請求項３０】
前記金属層パターンまたは金属シリサイド層パターンは前記半導体層内で拡散係数が結晶化誘導金属より小さい金属またはこれらの合金を含む金属層パターンやこれら金属のシリサイドを含む金属シリサイド層パターンであることを特徴とする請求項２９に記載の有機電界発光表示装置。
【請求項３１】
前記金属層パターンまたは金属シリサイド層パターンの拡散係数は前記結晶化誘導金属の拡散係数の１／１００以下であることを特徴とする請求項２９に記載の有機電界発光表示装置。
【請求項３２】
前記結晶化誘導金属はニッケルであり、前記金属層パターンまたは金属シリサイド層パターンの拡散係数は０超過ないし１０−７ｃｍ２／ｓ以下であることを特徴とする請求項３１に記載の有機電界発光表示装置。
【請求項３３】
前記金属層パターンまたは金属シリサイド層パターンはＳｃ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｐｔ、Ｙ、Ｔａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｄｙ、Ｈｏ、ＴｉＮ、及びＴａＮで構成される群から選択された一つまたはこれらの合金を含み、またはこれら金属のシリサイドを含むことを特徴とする請求項３１に記載の有機電界発光表示装置。
【請求項３４】
前記金属層パターンまたは金属シリサイド層パターンは前記半導体層のチャネル領域から５０μｍ以下に離隔されて位置することを特徴とする請求項２９に記載の有機電界発光表示装置。
【請求項３５】
前記金属層パターンまたは金属シリサイド層パターンの厚さは３０Åないし１００００Åであることを特徴とする請求項２９に記載の有機電界発光表示装置。
【請求項３６】
前記金属層パターンまたは金属シリサイド層パターンが形成された領域に対応する前記半導体層内の領域にｎ型不純物またはｐ型不純物がさらに含まれたり、またはイオンまたはプラズマ処理によるダメージ（ｄａｍａｇｅ）領域をさらに含むことを特徴とする請求項２９に記載の有機電界発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置に係り、さらに詳細には結晶化誘導金属を利用して結晶化された多結晶シリコン層において、金属層またはこれら金属のシリサイド層を形成して熱処理することによって、前記多結晶シリコン層でチャネル領域が形成される領域に存在する結晶化誘導金属を除去できる多結晶シリコン層の製造方法、前記多結晶シリコン層の製造方法を利用して製造した多結晶シリコン層を利用して薄膜トランジスタの半導体層を形成することによって、漏れ電流が顕著に減少された薄膜トランジスタ、その製造方法及びこれを利用する有機電界発光表示装置に関する。
【背景技術】
【０００２】
一般的に、多結晶シリコン層は高い電界効果移動度と高速動作回路に適用が可能であってＣＭＯＳ回路構成が可能であるという長所があるため、薄膜トランジスタ用半導体層の用途で多く用いられている。このような多結晶シリコン層を利用した薄膜トランジスタは主にアクティブマトリックス液晶ディスプレイ装置（ＡＭＬＣＤ）のアクティブ素子と有機電界発光素子（ＯＬＥＤ）のスイッチング素子及び駆動素子に用いられる。
【０００３】
前記非晶質シリコンを多結晶シリコンに結晶化する方法は固相結晶化法（Ｓｏｌｉｄ  Ｐｈａｓｅ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、エキシマレーザ結晶化法（Ｅｘｃｉｍｅｒ  Ｌａｓｅｒ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、金属誘導結晶化法（Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）及び金属誘導側面結晶化法（Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｌａｔｅｒａｌ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）等があるが、固相結晶化法は非晶質シリコン層を薄膜トランジスタが用いられるディスプレイ素子の基板を形成する物質であるガラスの変形温度である約７００℃以下の温度で数時間ないし数十時間にかけてアニーリングする方法であって、エキシマレーザ結晶化法はエキシマレーザを非晶質シリコン層に走査して非常に短時間の間、局部的に高い温度で加熱して結晶化する方法であり、金属誘導結晶化法はニッケル、パラジウム、金、アルミニウム等の金属を非晶質シリコン層と接触させたり注入して前記金属により非晶質シリコン層が多結晶シリコン層に相変化が誘導される現象を利用する方法であって、金属誘導側面結晶化法は金属とシリコンが反応して生成されたシリサイドが側面に続けて伝播されながら順に非晶質シリコン層の結晶化を誘導する方法を利用する結晶化方法である。
【０００４】
しかし、前記の固相結晶化法は工程時間が長いことに加え、高温で長時間熱処理することによって基板の変形が生じやすいという短所があって、エキシマレーザ結晶化法は高価のレーザ装置が必要であるだけでなく多結晶化された表面の突起（ｐｒｏｔｒｕｓｉｏｎ）が発生して半導体層とゲート絶縁膜の界面特性が悪いという短所があり、前記金属誘導結晶化法または金属誘導側面結晶化法で結晶化する場合には多量の結晶化誘導金属が結晶化された多結晶シリコン層に残留して薄膜トランジスタの半導体層の漏れ電流を増加させる短所がある。
【０００５】
現在、金属を利用した非晶質シリコン層を結晶化する方法は、固相結晶化（Ｓｏｌｉｄ  Ｐｈａｓｅ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）よりも低温度で短時間に結晶化させることができるため、幅広く研究が行われている。金属を利用した結晶化方法は金属誘導結晶化（ＭＩＣ、Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法と金属誘導側面結晶化（ＭＩＬＣ、Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｌａｔｅｒａｌ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法、ＳＧＳ結晶化（Ｓｕｐｅｒ  Ｇｒａｉｎ  Ｓｉｌｉｃｏｎ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法等がある。しかし、結晶化誘導金属を利用した前記方法の場合は、結晶化誘導金属による汚染によって薄膜トランジスタの素子特性が低下する問題点がある。
【０００６】
したがって結晶化誘導金属を利用して非晶質シリコン層を結晶化した後には、前記結晶化誘導金属を除去するためのゲッタリング（ｇｅｔｔｅｒｉｎｇ）工程が行なわれる。一般的なゲッタリング工程は燐または希ガス（ｎｏｂｌｅ  ｇａｓ）等の不純物を利用したり、多結晶シリコン層上に非晶質シリコン層を形成する方法等を利用して行われる。しかし前記方法を利用する場合にも、多結晶シリコン層内部の結晶化誘導金属が効果的に除去されず、相変らず漏れ電流が大きいという問題点がある。
【特許文献１】特開２００３−１００６３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は前記従来技術の問題点を解決するものであり、結晶化誘導金属を利用して結晶化された多結晶シリコン層において、前記多結晶シリコン層でチャネル領域が形成される領域に残存する結晶化誘導金属を除去する多結晶シリコン層の製造方法と前記製造方法を利用して形成した多結晶シリコン層で半導体層を形成することによって、漏れ電流が顕著に減少された薄膜トランジスタ、その製造方法及びこれを利用する有機電界発光表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
前記した目的を達成するために本発明は基板上に非晶質シリコン層を形成して、前記非晶質シリコン層を結晶化誘導金属を利用して多結晶シリコン層に結晶化して、前記多結晶シリコン層でチャネル領域が形成される以外の領域に対応する前記多結晶シリコン層の上部または下部の一定領域と接する金属層パターンまたは金属シリサイド層パターンを形成して、前記基板を熱処理して前記多結晶シリコン層でチャネル領域が形成される領域に存在する前記結晶化誘導金属を前記金属層パターンまたは金属シリサイド層パターンが形成された領域に対応する前記多結晶シリコン層内の領域にゲッタリングすることを特徴とする多結晶シリコン層の製造方法を提供する。
【０００９】
また本発明は基板と；前記基板上に位置し、チャネル領域及びソース／ドレイン領域を含む半導体層と；前記チャネル領域以外の領域に対応する前記半導体層の上部または下部に位置する金属層パターンまたは金属シリサイド層パターンと；前記半導体層のチャネル領域に対応するように位置するゲート電極と；前記半導体層と前記ゲート電極を絶縁させるために前記ゲート電極と前記半導体層間に位置するゲート絶縁膜；及び前記半導体層のソース／ドレイン領域に電気的に連結されるソース／ドレイン電極を含むことを特徴とする薄膜トランジスタを提供する。
【００１０】
また本発明は基板を提供して、前記基板上に非晶質シリコン層を形成して、前記非晶質シリコン層を結晶化誘導金属を利用して多結晶シリコン層に結晶化して、前記多結晶シリコン層でチャネル領域が形成される以外の領域に対応する前記多結晶シリコン層の上部または下部の一定領域と接する金属層パターンまたは金属シリサイド層パターンを形成して、前記多結晶シリコン層のチャネル領域に対応するようにゲート電極を形成して、前記多結晶シリコン層と前記ゲート電極を絶縁させるために前記ゲート電極と前記多結晶シリコン層間に位置するゲート絶縁膜を形成して、前記多結晶シリコン層のソース／ドレイン領域に電気的に連結されるソース／ドレイン電極を形成することを含み、前記金属層パターンまたは金属シリサイド層パターンを形成した後に前記基板を熱処理して前記多結晶シリコン層でチャネル領域に存在する前記結晶化誘導金属を前記金属層パターンまたは金属シリサイド層パターンが形成された領域に対応する前記多結晶シリコン層内の領域にゲッタリングすることを含むことを特徴とする薄膜トランジスタの製造方法を提供する。
【００１１】
また本発明は基板と；前記基板上に位置し、チャネル領域及びソース／ドレイン領域を含む半導体層と；前記チャネル領域以外の領域に対応する前記半導体層の上部または下部に位置する金属層パターンまたは金属シリサイド層パターンと；前記半導体層のチャネル領域に対応するように位置するゲート電極と；前記半導体層と前記ゲート電極を絶縁させるために前記ゲート電極と前記半導体層間に位置するゲート絶縁膜と；前記半導体層のソース／ドレイン領域に電気的に連結されるソース／ドレイン電極と；前記ソース／ドレイン電極に電気的に連結される第１電極と；前記第１電極上に位置する有機膜層と；前記有機膜層上に位置する第２電極とを含むことを特徴とする有機電界発光表示装置を提供する。
【発明の効果】
【００１２】
前記した通り本発明によると、多結晶シリコン層内でチャネル領域が形成される領域に存在する結晶化誘導金属を顕著に除去でき、それによって結晶化誘導金属が顕著に除去された多結晶シリコン層部分を薄膜トランジスタのチャネル領域で利用することによってオフ電流などの電気的特性が優秀な薄膜トランジスタ、その製造方法及びこれを具備した有機電界発光表示装置を製造することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明をさらに具体的に説明するために、本発明による望ましい実施形態を添付した図面を参照してさらに詳細に説明する。しかし本発明はここで説明する実施形態に限定されず、他の形態によっても具体化されることができる。
【００１４】
図１Ａないし図１Ｄは本発明の一実施形態による結晶化工程の断面図である。
【００１５】
まず、図１Ａに示したようにガラスまたはプラスチックのような基板１００上にバッファー層１１０を形成する。前記バッファー層１１０は化学的気相蒸着（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法または物理的気相蒸着（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を利用してシリコン酸化膜、シリコン窒化膜のような絶縁膜を利用して単層またはこれらの複層で形成する。この時前記バッファー層１１０は前記基板１００で発生する水分または不純物の拡散を防止したり、結晶化時熱の伝達速度を調節することによって、非晶質シリコン層の結晶化が十分に行われることができるようにする役割を持つ。
【００１６】
続いて、前記バッファー層１１０上に非晶質シリコン層１２０を形成する。この時、前記非晶質シリコン層１２０は化学的気相蒸着法（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）または物理的気相蒸着法（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）を利用することができる。また、前記非晶質シリコン層１２０を形成する時、または、形成した後に脱水素処理して水素の濃度を低める工程を行なうことができる。
【００１７】
次に、前記非晶質シリコン層１２０を多結晶シリコン層に結晶化する。本発明ではＭＩＣ（Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法、ＭＩＬＣ（Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｌａｔｅｒａｌ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法またはＳＧＳ（ＳｕｐｅｒＧｒａｉｎＳｉｌｉｃｏｎ）法等のような結晶化誘導金属を利用した結晶化方法を利用して前記非晶質シリコン層を多結晶シリコン層に結晶化する。
【００１８】
前記ＳＧＳ法は非晶質シリコン層に拡散する結晶化誘導金属の濃度を低濃度に調節して結晶粒の大きさを数μｍないし数百μｍまで調節することができる結晶化方法である。前記非晶質シリコン層に拡散する結晶化誘導金属の濃度を低濃度に調節するための一実施形態として、前記非晶質シリコン層上にキャッピング層を形成して、前記キャッピング層上に結晶化誘導金属層を形成した後熱処理して結晶化誘導金属を拡散させることができ、工程によってはキャッピング層を形成しなくて結晶化誘導金属層を低濃度で形成すること等により拡散する結晶化誘導金属の濃度を低濃度に調節することができる。
【００１９】
本発明の実施形態ではＳＧＳ結晶化法で多結晶シリコン層を形成することが望ましいため、下記ではこれを説明する。
【００２０】
図１Ｂは前記非晶質シリコン層上にキャッピング層と結晶化誘導金属層を形成する工程の断面図である。
【００２１】
図１Ｂを参照すると、前記非晶質シリコン１２０上にキャッピング層１３０を形成する。この時、前記キャッピング層１３０は今後の工程で形成される結晶化誘導金属が熱処理工程を介して拡散することができるシリコン窒化膜で形成することが望ましく、シリコン窒化膜とシリコン酸化膜の複層を用いることができる。前記キャッピング層１３０は化学的気相蒸着法または物理的気相蒸着法等のような方法で形成する。この時、前記キャッピング層１３０の厚さは１ないし２０００Åに形成する。前記キャッピング層１３０の厚さが１Å未満になる場合には前記キャッピング層１３０が拡散する結晶化誘導金属の量を阻止しにくくて、２０００Å超過する場合には前記非晶質シリコン層１２０に拡散する結晶化誘導金属の量が少なくて多結晶シリコン層に結晶化しにくい。
【００２２】
続いて、前記キャッピング層１３０上に結晶化誘導金属を蒸着して結晶化誘導金属層１４０を形成する。この時、前記結晶化誘導金属はＮｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄで構成された群から選択されるいずれか一つを用いることができるが、望ましくはニッケル（Ｎｉ）を利用する。この時、前記結晶化誘導金属層１４０は前記キャッピング層１３０上に１０１１ないし１０１５ａｔｏｍｓ／ｃｍ２の面密度で形成するが、前記結晶化誘導金属が１０１１ａｔｏｍｓ／ｃｍ２の面密度より少なく形成された場合には結晶化の核であるシード（ｓｅｅｄ）の量が少なく、前記非晶質シリコン層がＳＧＳ法による多結晶シリコン層に結晶化しにくくて、前記結晶化誘導金属が１０１５ａｔｏｍｓ／ｃｍ２の面密度より多く形成された場合には非晶質シリコン層に拡散する結晶化誘導金属の量が多くて多結晶シリコン層の結晶粒が小さくなって、また、残留する結晶化誘導金属の量が多くなるようになって前記多結晶シリコン層をパターニングして形成される半導体層の特性が低下するようになる。
【００２３】
図１Ｃは前記基板を熱処理して結晶化誘導金属をキャッピング層を介して拡散させて非晶質シリコン層の界面に移動させる工程の断面図である。
【００２４】
図１Ｃを参照すると、前記バッファー層１１０、非晶質シリコン層１２０、キャッピング層１３０及び結晶化誘導金属層１４０が形成された前記基板１００を熱処理１５０して前記結晶化誘導金属層１４０の結晶化誘導金属のうち一部を前記非晶質シリコン層１２０の表面に移動させる。すなわち、前記熱処理１５０により前記キャッピング層１３０を通過して拡散する結晶化誘導金属１４０ａ、１４０ｂのうち微量の結晶化誘導金属１４０ｂだけが前記非晶質シリコン層１２０の表面に拡散するようになり、大部分の結晶化誘導金属１４０ａは前記非晶質シリコン層１２０に到達できず、または前記キャッピング層１３０を通過できなくなる。
【００２５】
したがって、前記キャッピング層１３０の拡散阻止能力により前記非晶質シリコン層１２０の表面に到達する結晶化誘導金属の量が決定されるが、前記キャッピング層１３０の拡散阻止能力は前記キャッピング層１３０の厚さと密接な関係がある。すなわち、前記キャッピング層１３０の厚さが厚くなるほど拡散する量は少なくなり結晶粒の大きさが大きくなり、厚さが薄くなるほど拡散する量は多くなり、結晶粒の大きさは小さくなる。
【００２６】
この時、前記熱処理１５０工程は２００ないし９００℃の温度範囲で数秒ないし数時間の間行って前記結晶化誘導金属を拡散させるようになるのに、前記温度と時間で行う場合に過多な熱処理工程による基板の変形などを防止することができ、製造費用及び収率の面でも望ましい。前記熱処理１５０工程は炉（ｆｕｒｎａｃｅ）工程、ＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｌｉｎｇ）工程、ＵＶ工程またはレーザ（Ｌａｓｅｒ）工程のうちいずれか一つの工程を利用することができる。
【００２７】
図１Ｄは拡散した結晶化誘導金属により非晶質シリコン層が多結晶シリコン層に結晶化する工程の断面図である。
【００２８】
図１Ｄを参照すると、前記キャッピング層１３０を通過して前記非晶質シリコン層１２０の表面に拡散した結晶化誘導金属１４０ｂにより前記非晶質シリコン層１２０が多結晶シリコン層１６０に結晶化される。すなわち、前記拡散した結晶化誘導金属１４０ｂが非晶質シリコン層のシリコンと結合して金属シリサイドを形成して前記金属シリサイドが結晶化の核であるシード（ｓｅｅｄ）を形成するようになり、非晶質シリコン層が多結晶シリコン層に結晶化するようになる。
【００２９】
一方、図１Ｄでは前記キャッピング層１３０と結晶化誘導金属層１４０を除去しないで前記熱処理１５０工程を行なったが、結晶化誘導金属を前記非晶質シリコン層１２０上に拡散させて結晶化の核である金属シリサイドを形成させた後、前記キャッピング層１３０と結晶化誘導金属層１４０を除去して熱処理することによって多結晶シリコン層を形成しても構わない。
【００３０】
図２は本発明の第１実施形態による多結晶シリコン層の製造方法を利用して多結晶シリコン層を製造する工程を示した断面図である。
【００３１】
まず、図２Ａに示したようにバッファー層２１０、図１の実施形態による結晶化誘導金属を利用して結晶化された多結晶シリコン層２２０が形成された基板２００が提供される。
【００３２】
続いて、図２Ｂに示したように前記多結晶シリコン層２２０でチャネル領域が形成される以外の領域に対応する前記多結晶シリコン層２２０の上部の一定領域と接する金属層パターンまたは金属シリサイド層パターン２３０を形成する。前記金属層パターンまたは金属シリサイド層パターン２３０は、前記多結晶シリコン層２２０内で拡散係数が結晶化のための前記結晶化誘導金属より小さい金属またはこれら金属の合金を含む金属層パターンやまたはこれら金属の金属シリサイド層パターンである。前記金属層パターンまたは金属シリサイド層パターン２３０の金属または金属シリサイドはゲッタリング用金属または金属シリサイドであり、これら金属層パターンまたは金属シリサイド層パターン２３０が形成された領域に対応する前記多結晶シリコン層２２０内の領域２２０ａに前記結晶化誘導金属がゲッタリングする。
【００３３】
前記多結晶シリコン層２２０内で前記金属層パターンまたは金属シリサイド層パターン２３０の金属または金属シリサイドの拡散係数は、前記結晶化誘導金属の拡散係数の１／１００以下であることが望ましい。前記金属または金属シリサイドの拡散係数が前記結晶化誘導金属の１／１００以下である時、前記ゲッタリング用金属または金属シリサイドが前記多結晶シリコン層２２０内で前記金属層パターンまたは金属シリサイド層パターン２３０が形成された領域に対応する領域２２０ａから外れて前記多結晶シリコン層２２０内の他の領域に拡散されることを防止して、前記多結晶シリコン層２２０内の他の領域に前記金属または金属シリサイドが位置することを防止することができる。
【００３４】
多結晶シリコン層の結晶化に利用される結晶化誘導金属としてはニッケルが広く用いられるが、ニッケルの場合多結晶シリコン層内での拡散係数は約１０−５ｃｍ２／ｓ以下であるので、ニッケルを結晶化誘導金属で用いる場合には、前記ゲッタリング用で用いられる金属層パターンまたは金属シリサイド層パターン２３０の金属または金属シリサイドの多結晶シリコン層内における拡散係数はニッケルの１／１００倍以下の値、すなわち０超過ないし１０−７ｃｍ２／ｓ以下の値を有することが望ましい。この時、前記金属または金属シリサイドはＳｃ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｎ、Ｒｅ、Ｒｕ、Ｏｓ、Ｃｏ、Ｒｈ、Ｉｒ、Ｐｔ、Ｙ、Ｔａ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｄｙ、Ｈｏ、ＴｉＮ、及びＴａＮで構成された群から選択される一つ、これらの合金、またはこれら金属のシリサイドであることができる。
【００３５】
前記金属層パターンまたは金属シリサイド層パターン２３０は前記多結晶シリコン層２２０でチャネルが形成される領域から５０μｍ以下に離隔された位置に対応する前記多結晶シリコン層２２０の上部に形成されることが望ましい。５０μｍを超過して離隔された位置に対応する領域に形成される場合、チャネル領域に存在する結晶化誘導金属が前記領域でゲッタリングするためには移動しなければならない距離が長くなるのに、この時前記距離を移動させるために加えられる熱処理時間が長くなり、基板が変形し、前記結晶化誘導金属が前記領域まで移動しにくいことがある。
【００３６】
また前記金属層パターンまたは金属シリサイド層パターン２３０は３０Åないし１００００Å厚さに形成されることが望ましい。３０Å未満の厚さに形成される場合には、前記金属層パターンまたは金属シリサイド層パターン２３０が形成された領域に対応する前記多結晶シリコン層２２０内の領域において前記結晶化誘導金属がゲッタリングする効率が低下する場合があり、１００００Å超過して形成される場合には、前記金属層パターンまたは金属シリサイド層パターン２３０が厚くなりストレスによって前記層の剥離（ｐｅｅｌｉｎｇ）が生じうる。
【００３７】
ここで、金属層または金属シリサイド層を前記多結晶シリコン層２２０の一定領域にだけ蒸着して前記金属層パターンまたは金属シリサイド層パターン２３０を形成して、後続するゲッタリングのための熱処理をする場合には、３０ないし１００００Åの厚さに形成することができる。
【００３８】
これとは違って、前記多結晶シリコン層２２０上に中間膜を形成して、前記中間膜に前記多結晶シリコン層２２０のチャネル領域が形成される以外の領域を露出させるようにホールを形成して、前記中間膜が形成された前記基板２００全面に金属層または金属シリサイド層を全面に蒸着することによって、前記多結晶シリコン層２２０の一定領域と接する前記金属層パターンまたは金属シリサイド層パターン２３０を形成することもできる。前記のように金属層または金属シリサイド層が基板２００全面に形成された状態で、後続するゲッタリングのための熱処理をする場合には、前記熱処理時全面に形成された前記金属層または金属シリサイド層の熱膨張によって前記基板２００の変形を引き起こすことができるので、前記金属層パターンまたは金属シリサイド層パターン２３０は３０ないし２０００Åの厚さに形成することが望ましい。
【００３９】
続いて、前記バッファー層２１０、前記多結晶シリコン層２２０及び前記金属層パターンまたは金属シリサイド層パターン２３０が形成された前記基板２００を熱処理する。前記熱処理は前記多結晶シリコン層２２０でチャネル領域が形成される領域に存在する結晶化誘導金属を前記金属層パターンまたは金属シリサイド層パターン２３０が形成された領域に対応する前記多結晶シリコン層２２０内の領域２２０ａに移動させて、前記多結晶シリコン層２２０のチャネル領域内の結晶化誘導金属をゲッタリングするためである。前記熱処理は５００ないし９９３℃の温度範囲で、１０秒ないし１０時間の間加熱することが望ましい。前記結晶化誘導金属としてニッケルを用いる場合、前記熱処理温度が５００℃未満の場合には前記多結晶シリコン層２２０内で前記ニッケルの拡散が生じず、前記ニッケルが前記多結晶シリコン層２２０内の領域に移動しにくいことがあり、ニッケルの共融点（ｅｕｔｅｃｔｉｃ  ｐｏｉｎｔ）が９９３℃であるので、９９３℃を超過する温度ではニッケルが液相で存在することができる。
【００４０】
また前記熱処理時間を１０秒未満にする場合には前記多結晶シリコン層２２０のチャネル領域内の前記結晶化誘導金属を十分に除去しにくいことがあり、１０時間を超過する場合には長時間の熱処理によって前記基板２００の変形が生じることができ、製造費用及び収率の面でも望ましくない。
【００４１】
一方、ゲッタリング効果を増大させるために前記金属層パターンまたは金属シリサイド層パターン２３０が形成された領域に対応する前記多結晶シリコン層２２０内の領域２２０ａにｎ型不純物やｐ型不純物をさらに注入できる。この時ｎ型不純物としては燐（Ｐ）が望ましく、ｐ型不純物としてはホウ素（Ｂ）が望ましい。または前記金属層または金属シリサイド層２３０が形成された領域に対応する前記多結晶シリコン層２２０内の領域２２０ａにイオンやプラズマを利用してダメージ（ｄａｍａｇｅ）領域２２０ｂが形成されてゲッタリング効果を増大させることができる。
【００４２】
図３は前記金属層パターンまたは金属シリサイド層パターン２３０を利用して前記多結晶シリコン層２２０内の結晶化誘導金属をゲッタリングするメカニズムを説明するためのものである。
【００４３】
まず、図３の（ａ）を参照すると、前記基板２００を熱処理する前には前記多結晶シリコン層２２０内の前記結晶化誘導金属の濃度は一定である。前記基板２００を熱処理すると、前記金属層パターンまたは金属シリサイド層パターン２３０が形成された領域に対応する前記多結晶シリコン層２２０内の領域２２０ａでは、前記金属層パターンの金属が前記多結晶シリコン層２２０と結合して金属シリサイドを形成したり前記金属シリサイド層パターンの金属シリサイドが前記領域に移動する。これと同時に前記基板２００の熱処理時前記多結晶シリコン層２２０内に残存する結晶化誘導金属は前記多結晶シリコン層２２０内で拡散係数が大きいため前記多結晶シリコン層２２０内部で無秩序に拡散し始める。
【００４４】
前記熱処理が続く間、このように無秩序に移動する前記結晶化誘導金属が前記金属層パターンまたは金属シリサイド層パターン２３０が形成された領域に対応する前記多結晶シリコン層２２０内の領域２２０ａに拡散するようになれば、前記結晶化誘導金属は他の金属シリサイドが存在する前記領域２２０ａに存在することが前記金属層パターンまたは金属シリサイド層パターン２３０が形成されない領域に対応する前記多結晶シリコン層内の領域に存在することより熱力学的に安定するので、前記領域２２０ａに拡散した前記結晶化誘導金属は前記領域２２０ａを抜けでることができなくなる。
【００４５】
それゆえ、図３の（ｂ）を参照すると、前記多結晶シリコン層２２０内で前記金属層パターンまたは金属シリサイド層パターン２３０が形成された領域に対応する領域２２０ａと隣接する所の前記結晶化誘導金属の濃度は徐々に減るようになって、それによって前記多結晶シリコン層２２０内で前記領域２２０ａと遠方の前記結晶化誘導金属の濃度と濃度差が生じるようになる。
【００４６】
図３の（ｃ）を参照すると、このような濃度差によって前記多結晶シリコン層２２０内で前記金属層パターンまたは金属シリサイド層パターン２３０が形成された領域に対応する領域２２０ａと遠方の前記結晶化誘導金属も前記領域２２０ａと隣接した所に拡散するようになる。
【００４７】
したがって、図３の（ｄ）を参照すると、一定時間が経過すれば前記多結晶シリコン層２２０内の前記結晶化誘導金属大部分が前記金属層パターンまたは金属シリサイド層パターン２３０が形成された領域に対応する領域２２０ａに拡散してゲッタリングするので、前記領域２２０ａの外部領域では前記結晶化誘導金属がほとんど存在しなくなる。このような原理で前記金属層パターンまたは金属シリサイド層パターン２３０を利用して前記多結晶シリコン層２２０内でチャネルが形成される領域に残存する前記結晶化誘導金属を除去できる。
【００４８】
図４は本発明の第２実施形態による多結晶シリコン層の製造方法を利用して多結晶シリコン層を製造する工程を示した断面図である。下記第２実施形態で特別に言及される場合を除いては前記第１実施形態で言及されたことを参照する。
【００４９】
まず、バッファー層４１０が形成された基板４００が提供される。続いて、後続して形成される多結晶シリコン層でチャネル領域が形成される以外の領域に対応するように前記バッファー層４１０上の一定領域に金属層パターンまたは金属シリサイド層パターン４２０を形成する。
【００５０】
続いて、前記金属層パターンまたは金属シリサイド層パターン４２０が形成された基板４００上に非晶質シリコン層を形成して前記図１の実施形態のように結晶化誘導金属を利用して前記非晶質シリコン層を結晶化して多結晶シリコン層４３０で形成する。この時結晶化のための熱処理時、結晶化が起こると同時に前記金属層パターンまたは金属シリサイド層パターン４２０が形成された領域に対応する前記多結晶シリコン層４３０内の領域４３０ａで前記結晶化誘導金属が移動するゲッタリング工程が同時に起こることもある。
【００５１】
続いて、前記バッファー層４１０、前記金属層パターンまたは金属シリサイド層パターン４２０及び前記多結晶シリコン層４３０が形成された前記基板４００を熱処理する。前記熱処理を通じて前記多結晶シリコン層４３０でチャネル領域が形成される領域に存在する結晶化誘導金属を前記金属層パターンまたは金属シリサイド層パターン４２０が形成された領域に対応する前記多結晶シリコン層４３０内の領域４３０ａに移動させて、前記多結晶シリコン層４３０のチャネル領域内の結晶化誘導金属をゲッタリングする。
【００５２】
図５Ａないし図５Ｃは本発明の第１実施形態による多結晶シリコン層の製造方法を利用して形成されたトップゲート薄膜トランジスタを製造する工程の断面図である。
【００５３】
図５Ａを参照すると、ガラス、ステンレススチールまたはプラスチックなどで構成された基板５００上にシリコン酸化膜またはシリコン窒化膜のような絶縁膜を利用して単層または複層でバッファー層５１０を形成する。この時前記バッファー層５１０は前記基板５００で発生する水分または不純物の拡散を防止したり、結晶化時熱の伝達速度を調節することによって、非晶質シリコン層の結晶化が十分に行われることができるようにする役割を持つ。
【００５４】
続いて、前記バッファー層５１０上に非晶質シリコン層を形成した後、前記図１の実施形態のように結晶化誘導金属を利用して前記非晶質シリコン層を結晶化して多結晶シリコン層で形成する。前記多結晶シリコン層をパターニングして半導体層５２０で形成する。多結晶シリコン層をパターニングすることは本実施形態と別に後続する工程ですることもできる。
【００５５】
続いて、図５Ｂを参照すると、前記半導体層５２０で薄膜トランジスタの電流を調節するチャネルになる領域を除いた領域の上部領域と接する金属層パターンまたは金属シリサイド層パターン５３０を形成する。
【００５６】
前記金属層パターンまたは金属シリサイド層パターン５３０は前記半導体層５２０でチャネルが形成される領域から５０μｍ以下に離隔された位置に対応する前記半導体層５２０の上部領域に形成されることが望ましい。５０μｍを超過して離隔された位置に対応する領域に形成される場合、チャネル領域に存在する結晶化誘導金属が前記領域でゲッタリングするためには移動しなければならない距離が長くなるのに、この時、前記距離を移動させるために加えられる熱処理時間が長くなり、基板が変形し、前記結晶化誘導金属が前記領域まで移動しにくいことがある。
【００５７】
また前記金属層パターンまたは金属シリサイド層パターン５３０は３０Åないし１００００Å厚さに形成されることが望ましい。３０Å未満の厚さに形成される場合には前記金属層パターンまたは金属シリサイド層パターン５３０が形成された領域に対応する前記半導体層５２０内の領域に前記結晶化誘導金属がゲッタリングする効率が低下する場合があり、１００００Åを超過して形成される場合には前記金属層パターンまたは金属シリサイド層パターン５３０が厚くなってストレスによって前記層の剥離（ｐｅｅｌｉｎｇ）が生じうる。
【００５８】
続いて前記バッファー層５１０、前記半導体層５２０及び前記金属層パターンまたは金属シリサイド層パターン５３０が形成された前記基板５００を熱処理して、前記半導体層５２０のチャネル領域に残存する前記結晶化誘導金属を前記金属層パターンまたは金属シリサイド層パターン５３０が形成された領域に対応する前記半導体層５２０内の領域５２０ａに拡散させて前記結晶化誘導金属をゲッタリングする。前記熱処理は前記多結晶シリコン層の製造方法で説明したところと同じであり、前記熱処理は前記金属層パターンまたは金属シリサイド層パターン５３０が形成された以後ならばどの段階でも可能である。前記熱処理後に前記金属層パターンまたは金属シリサイド層パターン５３０を除去することもできる。
【００５９】
一方、ゲッタリング効果を増大させるために前記金属層パターンまたは金属シリサイド層パターン５３０が形成された領域に対応する前記半導体層５２０内の領域５２０ａにｎ型不純物やｐ型不純物をさらに注入できる。この時ｎ型不純物としては燐（Ｐ）が望ましく、ｐ型不純物としてはホウ素（Ｂ）が望ましい。または前記金属層または金属シリサイド層５３０が形成された領域に対応する前記半導体層５２０内の領域５２０ａにイオンやプラズマを利用してダメージ（ｄａｍａｇｅ）領域５２０ｂが形成されてゲッタリング効果を増大させることができる。
【００６０】
続いて、図５Ｃを参照すると、前記金属層パターンまたは金属シリサイド層パターン５３０が形成された前記半導体層５２０上にゲート絶縁膜５４０を形成する。前記ゲート絶縁膜５４０はシリコン酸化膜、シリコン窒化膜またはこれらの二重層であることができる。
【００６１】
続いて、前記ゲート絶縁膜５４０上にアルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金の単一層や、クロム（Ｃｒ）またはモリブデン（Ｍｏ）合金上にアルミニウム合金が積層された多重層でゲート電極用金属層（図示せず）を形成して、フォトエッチング工程で前記ゲート電極用金属層をエッチングして前記半導体層５２０のチャネル領域と対応する部分にゲート電極５５０を形成する。
【００６２】
続いて、前記ゲート電極５５０を含む基板全面にかけて層間絶縁膜５６０を形成する。ここで、前記層間絶縁膜５６０はシリコン窒化膜、シリコン酸化膜またはこれらの多重層であることもある。
【００６３】
続いて、前記層間絶縁膜５６０及び前記ゲート絶縁膜５４０をエッチングして前記半導体層５２０のソース／ドレイン領域を露出させるコンタクトホールを形成する。前記コンタクトホールを介して前記ソース／ドレイン領域と連結するソース／ドレイン電極５７１、５７２を形成する。ここで、前記ソース／ドレイン電極５７１、５７２はモリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、モリブデン合金（Ｍｏ  ａｌｌｏｙ）、アルミニウム合金（Ａｌ  ａｌｌｏｙ）、及び銅合金（Ｃｕ  ａｌｌｏｙ）のうちから選択されるいずれか一つで形成することができる。これによって前記半導体層５２０、前記ゲート電極５５０及び前記ソース／ドレイン電極５７１、５７２を含む薄膜トランジスタを完成する。
【００６４】
図６Ａないし図６Ｃは本発明の第１実施形態による多結晶シリコン層の製造方法を利用して形成されたボトムゲート薄膜トランジスタを製造する工程の断面図である。下記で特別に言及される場合を除いては前記の実施形態で言及されたことを参照する。
【００６５】
図６Ａを参照すると、基板６００上にバッファー層６１０を形成する。前記バッファー層６１０上にゲート電極用金属層（図示せず）を形成して、フォトエッチング工程で前記ゲート電極用金属層をエッチングしてゲート電極６２０を形成する。続いて、前記ゲート電極６２０が形成された前記基板６００上にゲート絶縁膜６３０を形成する。
【００６６】
続いて、図６Ｂを参照すると、前記ゲート絶縁膜６３０上に非晶質シリコン層を形成した後、前記図１の実施形態のように結晶化誘導金属を利用して前記非晶質シリコン層を結晶化して多結晶シリコン層で形成する。前記多結晶シリコン層をパターニングして半導体層６４０で形成する。前記多結晶シリコン層をパターニングすることは本実施形態と別に後続する工程ですることもできる。
【００６７】
続いて、前記半導体層６４０で薄膜トランジスタの電流を調節するチャネルになる領域を除いた領域の上部領域に前記本発明の第１実施形態による多結晶シリコン層の製造方法で説明したように金属層パターンまたは金属シリサイド層パターン６５０を形成する。前記金属層パターンまたは金属シリサイド層パターン６５０は前記半導体層６４０を形成するための非晶質シリコン層を形成する前に前記ゲート絶縁膜６３０上に形成することもできる。
【００６８】
続いて前記バッファー層６１０、前記ゲート電極６２０、前記ゲート絶縁膜６３０、前記半導体層６４０及び前記金属層パターンまたは金属シリサイド層パターン６５０が形成された前記基板６００を熱処理して、前記半導体層６４０のチャネル領域に残存する前記結晶化誘導金属を前記金属層パターンまたは金属シリサイド層パターン６５０が形成された領域に対応する前記半導体層６４０内の領域６４０ａに拡散させて前記結晶化誘導金属をゲッタリングする。前記熱処理は前記多結晶シリコン層の製造方法で説明したところと同じであり、前記熱処理は前記金属層パターンまたは金属シリサイド層パターン６５０が形成された以後ならばどの段階でも可能である。前記熱処理後に前記金属層パターンまたは金属シリサイド層パターン６５０は除去することもできる。
【００６９】
続いて、図６Ｃを参照すると、前記金属層パターンまたは金属シリサイド層パターン６５０が形成された前記半導体層６４０上にオーミックコンタクト物質膜及びソース／ドレイン導電膜を順に積層して、積層されたソース／ドレイン導電膜及びオーミックコンタクト物質膜を順にパターニングしてソース／ドレイン電極６７１、６７２及びオーミックコンタクト層（ｏｈｍｉｃ  ｃｏｎｔａｃｔ  ｌａｙｅｒ；６６０）を形成する。前記オーミックコンタクト層６６０は不純物がドーピングされた非晶質シリコン膜であることができる。
【００７０】
前記ソース／ドレイン導電膜及び前記オーミックコンタクト物質膜をマスク減少のために一つのマスクを用いて遂行することができる。したがって、前記オーミックコンタクト層６６０は前記ソース／ドレイン電極６７１、６７２下部全体に位置することができる。前記オーミックコンタクト層６６０は前記半導体層６４０と前記ソース／ドレイン電極６７１、６７２間に介在されて前記ソース／ドレイン電極６７１、６７２と前記半導体層６４０がオーミックコンタクトされることができるようにする。一方、前記オーミックコンタクト層６６０は省略することができる。この場合、前記ソース／ドレイン導電膜を積層する前に半導体層６４０に導電領域を形成して前記ソース／ドレイン電極６７１、６７２とオーミックコンタクトを形成することができる。これによって前記ゲート電極６２０、前記半導体層６４０、及び前記ソース／ドレイン電極６７１、６７２を含むボトムゲート薄膜トランジスタを完成する。
【００７１】
図７Ａないし図７Ｃは本発明の第２実施形態による多結晶シリコン層の製造方法を利用して形成されたトップゲート薄膜トランジスタを製造する工程の断面図である。下記で特別に言及される場合を除いては前記実施形態で言及されたことを参照する。
【００７２】
まず、バッファー層７１０が形成された基板７００が提供される。続いて、後続して形成される半導体層でチャネル領域が形成される以外の領域に対応するように前記バッファー層７１０上の一定領域に金属層パターンまたは金属シリサイド層パターン７２０を形成する。
【００７３】
続いて、前記金属層パターンまたは金属シリサイド層パターン７２０が形成された基板７００上に非晶質シリコン層を形成して前記図１の実施形態のように結晶化誘導金属を利用して前記非晶質シリコン層を結晶化して多結晶シリコン層で形成する。前記多結晶シリコン層をパターニングして半導体層７３０で形成する。多結晶シリコン層をパターニングすることは本実施形態と別に後続する工程ですることもできる。
【００７４】
続いて、前記バッファー層７１０、前記金属層パターンまたは金属シリサイド層パターン７２０及び前記半導体層７３０が形成された基板７００を熱処理して、前記半導体層７３０のチャネル領域に残存する結晶化誘導金属を前記金属層パターンまたは金属シリサイド層パターン７２０が形成された領域に対応する前記半導体層７３０内の領域７３０ａに移動させて、前記半導体層７３０のチャネル領域内の前記結晶化誘導金属をゲッタリングする。前記熱処理は前記金属層パターンまたは金属シリサイド層パターン７２０が形成された以後ならばどの段階でも可能である。
【００７５】
続いて、図７Ｃを参照すると、前記半導体層７３０上にゲート絶縁膜７４０を形成する。続いてゲート電極用金属層（図示せず）を形成して、フォトエッチング工程で前記ゲート電極用金属層をエッチングして前記半導体層７３０のチャネル領域と対応する部分にゲート電極７５０を形成する。
【００７６】
続いて、前記ゲート電極７５０を含む基板全面にかけて層間絶縁膜７６０を形成した後、前記層間絶縁膜７６０及び前記ゲート絶縁膜７４０をエッチングして前記半導体層７３０のソース／ドレイン領域を露出させるコンタクトホールを形成する。前記コンタクトホールを介して前記ソース／ドレイン領域と連結するソース／ドレイン電極７７１、７７２を形成する。これによって前記半導体層７３０、前記ゲート電極７５０及び前記ソース／ドレイン電極７７１、７７２を含む薄膜トランジスタを完成する。
【００７７】
一方、本実施形態ではゲート電極がゲート絶縁膜上部に形成されるトップゲート薄膜トランジスタに対して説明したが、該技術分野の熟練された当業者は本発明の思想及び領域から外れない範囲内でボトムゲート薄膜トランジスタ等にも適用する等本発明を多様に修正及び変更させることができることを理解することができるものである。
【００７８】
図８は本発明の実施形態による多結晶シリコン層の製造方法を利用して形成された薄膜トランジスタの半導体層の単位幅当たりオフ電流値と従来の燐（Ｐ）ドーピングによるゲッタリング方法を利用して形成された薄膜トランジスタの半導体層の単位幅当たりオフ電流値を比較したグラフである。ここで横軸のＡ領域は従来の燐（Ｐ）ドーピングによるゲッタリング方法を利用した場合の薄膜トランジスタ、Ｂ及びＣ領域はそれぞれ本発明の多結晶シリコン層の製造方法を利用した場合の薄膜トランジスタで、Ｂ領域はＴｉを利用した場合であって、Ｃ領域はＭｏを利用した場合である。縦軸は薄膜トランジスタの半導体層の単位幅当たりオフ電流値（Ａ／μｍ）を示す。
【００７９】
従来の燐（Ｐ）ドーピングによるゲッタリング方法は２×ｅ１４／ｃｍ２のドーズ量の燐（Ｐ）を半導体層のチャネル領域になる以外の領域にドーピングして、５５０℃で１時間熱処理をすることによって行なった。本発明による多結晶シリコン層の製造方法は半導体層のチャネル領域になる以外の領域にＴｉとＭｏをそれぞれ別途に１００Å厚に蒸着したし、ゲッタリングのための熱処理条件は前記燐（Ｐ）ドーピングによるゲッタリング方法と同じ条件で行なった。前記熱処理後にそれぞれの薄膜トランジスタの半導体層の単位幅当たりオフ電流値を測定した。
【００８０】
本発明によってＴｉまたはＭｏを蒸着してゲッタリングのための熱処理をすれば、前記ＴｉまたはＭｏが半導体層のＳｉと反応してＴｉシリサイドまたはＭｏシリサイドが形成される。前記半導体層で前記ＴｉまたはＭｏ層と接する前記半導体層の下部領域には前記半導体層の界面からＴｉシリサイドまたはＭｏシリサイドが形成された領域が存在するようになり、前記領域に結晶化誘導金属がゲッタリングする。
【００８１】
図８のＡ領域を参照すると、従来の燐（Ｐ）ドーピングによるゲッタリング方法を利用した場合の薄膜トランジスタの半導体層の単位幅当たりオフ電流値を測定した結果、約４．５Ｅ−１２ないし７．０Ｅ−１２（Ａ／μｍ）の値が測定された。しかし図８のＢ及びＣ領域を参照すると、本発明の実施形態による多結晶シリコン層の製造方法を利用した場合の薄膜トランジスタの半導体層の単位幅当たりオフ電流値を測定した結果はＴｉを利用した場合５．０Ｅ−１３（Ａ／μｍ）以下の値が測定され、Ｍｏを利用した場合には６．０Ｅ−１３（Ａ／μｍ）以下の値が測定されて、従来より単位幅当たりオフ電流値が顕著に減少されたことが分かる。
【００８２】
したがって前記の結果によれば、本発明の実施形態による多結晶シリコン層の製造方法を利用する場合には薄膜トランジスタのオフ電流値で反映される半導体層のチャネル領域に残留する結晶化誘導金属の量が大幅に減少されることが分かって、これにより漏れ電流を顕著に減少させた電気的特性が優秀な薄膜トランジスタを提供できることが分かる。
【００８３】
図９は本発明の一実施形態による薄膜トランジスタを含む有機電界発光表示装置の断面図である。
【００８４】
図９を参照すると、前記本発明の図５Ｃの実施形態による薄膜トランジスタを含む前記基板５００全面に絶縁膜５７５を形成する。前記絶縁膜５７５は無機膜であるシリコン酸化膜、シリコン窒化膜またはＳＯＧ膜のうちから選択されるいずれか一つまたは有機膜であるポリイミド（ｐｏｌｙｉｍｉｄｅ）、ベンゾシクロブテン系樹脂（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅｓｅｒｉｅｓｒｅｓｉｎ）またはアクリレート（ａｃｒｙｌａｔｅ）のうちから選択されるいずれか一つで形成することができる。また前記無機膜と前記有機膜の積層構造で形成されることもできる。
【００８５】
前記絶縁膜５７５をエッチングして前記ソースまたはドレイン電極５７１、５７２を露出させるビアホールを形成する。前記ビアホールを介して前記ソースまたはドレイン電極５７１、５７２のうちいずれか一つと連結される第１電極５８０を形成する。前記第１電極５８０はアノードまたはカソードで形成することができる。前記第１電極５８０がアノードである場合、前記アノードはＩＴＯ、ＩＺＯまたはＩＴＺＯのうちからいずれか一つで構成された透明導電膜で形成することができ、カソードである場合前記カソードはＭｇ、Ｃａ、Ａｌ、Ａｇ、Ｂａまたはこれらの合金を用いて形成することができる。
【００８６】
続いて、前記第１電極５８０上に前記第１電極５８０の表面一部を露出させる開口部を有する画素定義膜５８５を形成して、前記露出した第１電極５８０上に発光層を含む有機膜層５９０を形成する。前記有機膜層５９０には正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層及び電子輸送層で構成された群から選択される一つまたは複数の層をさらに含むことができる。続いて、前記有機膜層５９０上に第２電極５９５を形成する。これによって本発明の一実施形態による有機電界発光表示装置を完成する。
【００８７】
したがって、結晶化誘導金属を利用して結晶化された多結晶シリコン層において、前記多結晶シリコン層でチャネル領域が形成される以外の領域に対応する前記多結晶シリコン層の上部または下部の一定領域に、前記多結晶シリコン層内に前記結晶化誘導金属より拡散係数が小さな金属またはこれらの合金を含む金属層パターンまたは金属シリサイド層パターンを形成して熱処理することによって、前記多結晶シリコン層でチャネル領域が形成される領域に存在する結晶化誘導金属を除去できるようになって、それによってこれを利用する薄膜トランジスタのオフ電流を顕著に減少することができるようになって、電気的特性が優秀な薄膜トランジスタ及びこれを具備する有機電界発光表示装置も提供することができるようになる。
【図面の簡単な説明】
【００８８】
【図１Ａ】本発明の実施形態による結晶化工程の断面図である。
【図１Ｂ】本発明の実施形態による結晶化工程の断面図である。
【図１Ｃ】本発明の実施形態による結晶化工程の断面図である。
【図１Ｄ】本発明の実施形態による結晶化工程の断面図である。
【図２Ａ】本発明の第１実施形態による多結晶シリコン層の製造方法を利用して多結晶シリコン層でチャネル領域が形成される領域に残存する結晶化誘導金属を除去する工程を示した断面図である。
【図２Ｂ】本発明の第１実施形態による多結晶シリコン層の製造方法を利用して多結晶シリコン層でチャネル領域が形成される領域に残存する結晶化誘導金属を除去する工程を示した断面図である。
【図３】多結晶シリコン層内の結晶化誘導金属をゲッタリングするメカニズムを説明する図面である。
【図４】本発明の第２実施形態による多結晶シリコン層の製造方法を利用して多結晶シリコン層でチャネル領域が形成される領域に残存する結晶化誘導金属を除去する工程を示した断面図である。
【図５Ａ】本発明の第１実施形態による多結晶シリコン層の製造方法を利用してトップゲート薄膜トランジスタを製造する工程を示した断面図である。
【図５Ｂ】本発明の第１実施形態による多結晶シリコン層の製造方法を利用してトップゲート薄膜トランジスタを製造する工程を示した断面図である。
【図５Ｃ】本発明の第１実施形態による多結晶シリコン層の製造方法を利用してトップゲート薄膜トランジスタを製造する工程を示した断面図である。
【図６Ａ】本発明の第１実施形態による多結晶シリコン層の製造方法を利用してボトムゲート薄膜トランジスタを製造する工程を示した断面図である。
【図６Ｂ】本発明の第１実施形態による多結晶シリコン層の製造方法を利用してボトムゲート薄膜トランジスタを製造する工程を示した断面図である。
【図６Ｃ】本発明の第１実施形態による多結晶シリコン層の製造方法を利用してボトムゲート薄膜トランジスタを製造する工程を示した断面図である。
【図７Ａ】本発明の第２実施形態による多結晶シリコン層の製造方法を利用してトップゲート薄膜トランジスタを製造する工程を示した断面図である。
【図７Ｂ】本発明の第２実施形態による多結晶シリコン層の製造方法を利用してトップゲート薄膜トランジスタを製造する工程を示した断面図である。
【図７Ｃ】本発明の第２実施形態による多結晶シリコン層の製造方法を利用してトップゲート薄膜トランジスタを製造する工程を示した断面図である。
【図８】本発明の一実施形態による多結晶シリコン層の製造方法を利用して形成された薄膜トランジスタの半導体層の単位幅当たりオフ電流値と従来の燐（Ｐ）ドーピングによるゲッタリング方法を利用して形成された薄膜トランジスタの半導体層の単位幅当たりオフ電流値を比較したグラフである。
【図９】本発明の第１実施形態による多結晶シリコン層の製造方法を利用して形成した薄膜トランジスタを含む有機電界発光表示装置の断面図である。
【符号の説明】
【００８９】
２００、４００、５００、６００、７００：基板
２１０、４１０、５１０、６１０、７１０：バッファー層
２２０、４３０、５２０、６４０、７３０：多結晶シリコン層
２３０、４２０、５３０、６５０、７２０：金属層パターンまたは金属シリサイド層パターン
５４０、６３０、７４０：ゲート絶縁膜
５５０、６２０、７５０：ゲート電極
５６０、７６０：層間絶縁膜
６６０：オーミックコンタクト層
５７１、５７２、６７１、６７２、７７１、７７２：ソース／ドレイン電極
５７５：絶縁膜
５８０：第１電極
５８５：画素定義膜
５９０：有機膜層
５９５：第２電極
【図１Ａ】
2008300831.tif 000003
【図１Ｂ】
2008300831.tif 000004
【図１Ｃ】
2008300831.tif 000005
【図１Ｄ】
2008300831.tif 000006
【図２Ａ】
2008300831.tif 000007
【図２Ｂ】
2008300831.tif 000008
【図３】
2008300831.tif 000009
【図４】
2008300831.tif 000010
【図５Ａ】
2008300831.tif 000011
【図５Ｂ】
2008300831.tif 000012
【図５Ｃ】
2008300831.tif 000013
【図６Ａ】
2008300831.tif 000014
【図６Ｂ】
2008300831.tif 000015
【図６Ｃ】
2008300831.tif 000016
【図７Ａ】
2008300831.tif 000017
【図７Ｂ】
2008300831.tif 000018
【図７Ｃ】
2008300831.tif 000019
【図８】
2008300831.tif 000020
【図９】
2008300831.tif 000021