(57)【要約】【課題】回路設計段階で伝送線路シミュレーションを行うことなく適正な伝送線路構成を導出する。【解決手段】特性情報と制約条件とから出力特性値を演算し、出力特性に基づいて、予め設定された留意事項情報から表示すべき留意事項を選択し、制約条件に基づいて、予め設定された伝送線路構成情報から表示すべき伝送線路構成を選択し、少なくとも出力特性と、留意事項と、伝送線路構成とを表示する伝送路設計支援装置により、達成できる。【選択図】図１
2008217231.tif 000002
【特許請求の範囲】
【請求項１】
伝送線路を設計すべき電子回路を構成するドライバピンの特性情報と、前記伝送線路の設計上の制約条件とに基づいて、伝送路設計を支援する伝送路設計支援装置であって、
前記特性情報と前記制約条件とから出力特性値を演算し、
前記出力特性に基づいて、予め設定された留意事項情報から表示すべき留意事項を選択し、
前記制約条件に基づいて、予め設定された伝送線路構成情報から表示すべき伝送線路構成を選択し、
前記出力特性と、前記留意事項と、前記伝送線路構成とを表示することを特徴とする伝送路設計支援装置。
【請求項２】
請求項１に記載の伝送路設計支援装置であって、
前記特性情報は、動作シミュレーション用のドライバピンの特性情報であることを特徴とする伝送路設計支援装置。
【請求項３】
請求項１または請求項２に記載の伝送路設計支援装置であって、
前記制約条件は、ファンナウト数と伝送線路形態とであることを特徴とする伝送路設計支援装置。
【請求項４】
コンピュータを、
伝送線路を設計すべき電子回路を構成するドライバピンの特性情報と、前記伝送線路の設計上の制約条件とに基づいて、出力特性を演算する演算部、
前記出力特性に基づいて、予め設定された留意事項情報から表示すべき留意事項を選択する第１の選択部、
前記制約条件に基づいて、予め設定された伝送線路構成情報から表示すべき伝送線路構成を選択する第２の選択部、
前記出力特性と、前記留意事項と、前記伝送線路構成とを表示する表示部として機能させるプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は伝送線路設計支援装置およびプログラムに係り、特に伝送線路ノイズ対策が必要な電子回路、特にプリント基板（ＰＣＢ：Printed Circuit Board）、マルチチップモジュール（ＭＣＭ：Multi Chip Module）などの伝送線路設計支援装置およびプログラムに関する。
【背景技術】
【０００２】
従来、ＰＣＢ製造前に電子回路の伝送線路の反射ノイズを抑える伝送線路仕様を選定するには、あらかじめ実機等で反射ノイズを抑える事を確認した設計ルールを整備しておくか、伝送線路シミュレータを用いて適正な終端方法や配線トポロジを探索する方法がある。この工程の短縮を目的としての特許文献１ように回路図や伝送線路のトポロジの情報とドライバの特性情報を元にノイズ対策方法を指摘する方法などが提案されている。
【０００３】
【特許文献１】特開２００２−２５９４８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来は、あらかじめ実機等で実証済みの伝送線路形態をルール化し、設計に採用することで反射ノイズを抑えた伝送線路の設計が可能であった。ところが近年、部品の多様化に伴い回路設計時にあらかじめ伝送線路設計ルールを準備する手法は設計期間の長期化を招くため採用が困難となってきた。
【０００５】
このため、伝送線路シミュレータを用いて実装レイアウトの伝送線路シミュレーションで波形を評価し、問題がある場合は、その対策を回路やレイアウトにフィードバックする方法が主流となっている。シミュレーションでは、ＰＣＢのレイアウト設計工程での問題が見つかるため、回路設計への手戻りや繰り返しを多発させ、製品設計期間の長大化を招くという問題があった。
【０００６】
本発明は上記のような問題点を解決するためになされたもので、回路設計の段階で伝送線路シミュレーションをすることなく、ドライバ部品の特性情報と伝送線路の制約条件の指定により、ノイズを抑えた信号伝送が可能な伝送線路構成のバリエーションを導出することを目的とする。
【課題を解決するための手段】
【０００７】
電子回路設計で考慮すべき主な伝送線路のノイズは、反射ノイズである。この反射ノイズを抑える伝送方法として、一般的に終端を採るなどの回路構成、分岐方法等ＰＣＢ配線レイアウト構成が知られている。終端抵抗値、分岐数、分岐後配線長等のＰＣＢ設計に必要なパラメータは主にドライバピンの出力特性に依存する。しかし、それらの特性情報は一般的に部品カタログ等では公開されていないため、パラメータの値が不明なまま回路設計とＰＣＢレイアウト設計を進める必要があった。一方、部品メーカは、ＰＣＢ製造前に伝送線路の波形を確認する伝送線路シミュレータ向けに部品の出力特性を記述したＩＢＩＳ（I/O Buffer Information Specification）形式などで情報を公開している。
【０００８】
上述した課題は、特性情報と制約条件とから出力特性値を演算し、出力特性に基づいて、予め設定された留意事項情報から表示すべき留意事項を選択し、制約条件に基づいて、予め設定された伝送線路構成情報から表示すべき伝送線路構成を選択し、出力特性と、留意事項と、伝送線路構成とを表示する伝送路設計支援装置により、達成できる。
【０００９】
また、コンピュータを、伝送線路を設計すべき電子回路を構成するドライバピンの特性情報と、伝送線路の設計上の制約条件とに基づいて、出力特性を演算する演算部、出力特性に基づいて、予め設定された留意事項情報から表示すべき留意事項を選択する第１の選択部、制約条件に基づいて、予め設定された伝送線路構成情報から表示すべき伝送線路構成を選択する第２の選択部、出力特性と、留意事項と、伝送線路構成とを表示する表示部として機能させるプログラムにより、達成できる。
【発明の効果】
【００１０】
回路設計の段階で回路を構成するドライバ部品の出力特性情報を用いて、ＰＣＢや回路の制約条件を指示すれば伝送線路シミュレータを使用することなく適切な伝送線路構成を導出できる。
【発明を実施するための最良の形態】
【００１１】
以下本発明の実施の形態について、実施例を用い図面を参照しながら説明する。ここで、図１は伝送線路設計支援装置の処理フローチャートである。図２は伝送線路設計支援装置のハードウェアブロック図である。図３は伝送線路設計支援装置のＧＵＩ画面を説明する図である。図４はＩＢＩＳデータを説明する図である。図５はＶ-Ｉ特性からＲ-ｏｕｔを算出する方法を説明する図である。図６は条件と留意事項メッセージを説明する図である。図７は制約条件と伝送線路パラメータ算出方法を説明する図である。図８は推奨伝送線路構成表示画面を説明する図である。
【００１２】
図１において、伝送線路設計支援装置は、まずピン出力特性情報を受け付ける（Ｓ１）。次に、伝送線路設計支援装置は、制約条件を受け付ける（Ｓ２）。伝送線路設計支援装置は、ピン出力特性情報と制約情報とに基づいて出力インピーダンスを算出する（Ｓ３）。さらに、伝送線路設計支援装置は、集中定数領域長を算出する（Ｓ４）。伝送線路設計支援装置は、予め定められた条件に基づいて留意事項を判定し、表示する（Ｓ５）。伝送線路設計支援装置は、予め定められた制約条件に基づいて、電子回路／伝送線路候補を表示し（Ｓ６）、終了する。
【００１３】
図２において、伝送線路設計支援装置２００は、バス２０９を介して接続された中央演算処理装置２０１、メモリ２０２、ハードディスク２０３の内部処理部、外部からデータを入出力するためのネットワークＩ／Ｆ２０４、メディアＩ／Ｆ２０５、更にユーザインターフェイスとして、入力装置のキーボード２０６、マウス２０７、出力装置のディスプレイ２０８から構成される。
【００１４】
図３において、ＧＵＩのフレームである初期画面７００上には、対象ＩＢＩＳとピンを指定するターゲット入力ＧＵＩである対象指定部７０１と制約条件を入力するＧＵＩである制約指定部７０２、入力項目指定が完了した後で評価を実行するためのボタン型ＧＵＩである評価実行部７０３、更には評価結果の特性値を表示する出力特性値表示部７０４、留意事項を表示する留意事項表示部７０５、推奨伝送線路構成を表示する伝送線路構成表示部７０６が配置されている。
【００１５】
図１に示すフローチャートにしたがって説明すると、オペレータがステップ１のピン情報入力を伝送路設計支援装置２００の対象指定部７０１へ、ステップ２の制約条件入力を制約指定部７０２へ設定する。その後、オペレータが評価実行部７０３の評価ボタンを押すと、伝送路設計支援装置２００は、ステップ３の出力インピーダンスを算出する。伝送路設計支援装置２００は、ステップ４の集中定数領域長を算出し、それらの演算結果であるＲｏｕｔ（Ｒ／Ｆ）と集中定数領域長とを出力特性値表示部７０４に表示する。伝送路設計支援装置２００は、更にステップ５の設計上の留意事項判定を行い、結果のメッセージを留意事項表示部７０５に表示する。伝送路設計支援装置２００は、ステップ６において、電子回路／伝送線路候補選定を行い、伝送路構成表示部７０６に表示する。
【００１６】
伝送路設計支援装置２００において処理を開始すると、オペレータは、まずピン出力特性情報入力として、１本の出力ピンまたは双方向ピンの特性情報を、ハードディスク２０３、ネットワークＩ／Ｆ２０４またはメディアＩ／Ｆ２０５から、入力装置のキーボード２０６、マウス２０７を使用してデータを指定し、中央演算処理装置２０１を介してメモリ２０２に格納する。
【００１７】
ピン情報の形式がＩＢＩＳの場合、ＩＢＩＳファイルの内部は図４に示すＩＢＩＳ３００の構成となっている。この場合、対象となる部品のＩＢＩＳファイルと、［Ｐｉｎ］セクション３０１中の対象ピン番号を指定する。なお、ピン番号の代わりに、ピン番号に対応したモデル名３０３を指定してもよい。
【００１８】
図４において、ＩＢＩＳデータ３００は、［ＩＢＩＳ  Ｖｅｒ］［Ｆｉｌｅ  Ｎａｍｅ］［Ｃｏｍｐｏｎｅｎｔ］［Ｐａｃｋａｇｅ］［Ｐｉｎ］［Ｍｏｄｅｌ］の各セクションから構成されている。［ＩＢＩＳ  Ｖｅｒ］は、バージョンを記載する。［Ｆｉｌｅ  Ｎａｍｅ］は、当該部品のＩＢＩＳファイル名である。［Ｃｏｍｐｏｎｅｎｔ］は、部品名である。［Ｐａｃｋａｇｅ］は、パッケージのＲ成分、Ｌ成分、Ｃ成分の、ティピカル値、ｍｉｎ値、ｍａｘ値を記載する。［Ｐｉｎ］セクションでは、部品のピン番号ごとの、ｓｉｇｎａｌ＿ｎａｍｅ、ｍｏｄｅｌ＿ｎａｍｅ、Ｐ＿ｐｉｎ、Ｌ＿ｐｉｎ、Ｃ＿ｐｉｎを記載する。具体的には、ピン番号１は、ｓｉｇｎａｌ＿ｎａｍｅはＰＮ１、ｍｏｄｅｌ＿ｎａｍｅはｏｂｕｆｆ（出力バッファ）、Ｐ＿ｐｉｎは７３.３０ｍΩ（ohm）、Ｌ＿ｐｉｎは４.４９ｎＨ、Ｃ＿ｐｉｎは０.６５ｐＦである。また、ｏｂｕｆｆ（出力バッファ）の［Ｍｏｄｅｌ］セクション３０２は、さらに［Ｖｏｌｔａｇｅ  Ｒａｎｇｅ］３０５、［Ｐｕｌｌｕｐ］、［Ｐｕｌｌｄｏｗｎ］３０４、［Ｒａｍｐ］３０６の各サブセクションから構成されている。
【００１９】
ステップ２の制約条件入力処理では、出力特性の算出に必要な制約項目に対して制約値を指定する。指定方法はＣＵＩ（Character User Interface）ベースのコマンドライン入力でも良い。本実施例では制約項目には、ファンナウト数と線路インピーダンスの２項目を設ける。制約値は、ファンナウト数で指定できる項目は、１または２の２項目とする。また、線路インピーダンスで指定できる項目は、５０Ωまたは７５Ωから選択する。また、制約値を指定しない事も可能とする。
【００２０】
ステップ３の出力インピーダンス算出処理では、まず、対象となるピンのＶ／Ｉデータを特定する。ＩＢＩＳデータ３００の［Ｐｉｎ］セクション３０１の指定ピン番号の第３パラメータに「Ｍｏｄｅｌ＿ｎａｍｅ」が記述されており、その「Ｍｏｄｅｌ＿ｎａｍｅ」に対応した［Ｍｏｄｅｌ］セクション３０２にＶ／Ｉ特性が記述されている。なお、一つのピン番号に対して複数のＭｏｄｅｌが対応する場合は、キーボード２０６やマウス２０７を使用してひとつのＭｏｄｅｌを特定する。または、対応する可能性のある全てのＭｏｄｅｌに対して以下の処理を行い、各Ｍｏｄｅｌ毎に留意事項や推奨回路やを表示してもよい。
【００２１】
出力ピンまたは双方向ピンの出力インピーダンスには、出力データが０から１に変化する「Ｒｉｓｅ」時の値と、１から０に変化する「Ｆａｌｌ」時の値との２項目あり、また出力インピーダンスの値は、線路インピーダンスによって変化する。
【００２２】
推奨回路選定処理では、「Ｒｉｓｅ」と「Ｆａｌｌ」各々で配線トポロジを考慮した配線インピーダンス毎の出力インピーダンスを算出する必要があるが、ここでは「Ｆａｌｌ」時、配線インピーダンス５０Ωを例に出力インピーダンス算出方法を示す。
【００２３】
出力インピーダンス値は、Ｖ／Ｉ特性データから導出できる。
【００２４】
ＩＢＩＳデータ３００では、「Ｆａｌｌ」時の出力インピーダンス値は、［Ｍｏｄｅｌ］セクションの［Ｐｕｌｌｄｏｗｎ］サブセクションのＶ／Ｉ特性値を使用する。なお、ＩＢＩＳには［Ｐｕｌｌｄｏｗｎ］サブセクションのＶ／Ｉ特性にｔｙｐ、ｍｉｎ、ｍａｘの３種類の情報が記述している。しかし、ここではｔｙｐ値を採用する。なお、ｍｉｎまたはｍａｘの値を採用しても、３通り全てのケースで導出し、また各々のケースの結果を示してもよい。
【００２５】
図５は［Ｐｕｌｌｄｏｗｎ］のＶ／Ｉデータ３０４をプロットしたものグラフ４００である。図５において、横軸は電圧、縦軸は電流である。プルアップ特性またはプルダウン特性からリンギングを解析するベルゲロン解析の手法を使うと、初期状態は電圧ＶｏｕｔがＨｉ状態、すなわちＩＢＩＳでは［Ｍｏｄｅｌ］セクションの［Ｖｏｌｔａｇｅ Ｒａｎｇｅ］３０５の制約条件からスタートする。したがって、図５では、（Ｖｏｕｔ、Ｉ）＝（３．３、０）のポイント４０１が初期状態となる。伝送線路が十分に長い場合、最初にでる電圧はポイント４０１からＲ＿Ｌｏａｄが５０Ωの直線４０２とＶ／Ｉデータ４００の交点４０３である。最初に出る電圧は出力インピーダンスの値と線路インピーダンスの値の分圧と考える事ができる。したがって、出力インピーダンスの値は、Ｖ／Ｉデータ４００がＩ＝０となる点４０４と前述の交点４０３を結んだ線分４０５の傾きとして求める。
【００２６】
ステップ４の集中定数領域サイズ算出では集中定数として扱える領域の半径を算出する。一般的に反射ノイズの考慮は、伝送線路が分布定数として扱われる場合に必要となるので、集中定数として扱える場合は反射ノイズの考慮が不要になる。集中定数として扱える伝送線路長は、入力波形を構成するＡＣ成分の主要な周波数帯域の波長より伝送線路が短い場合である。この値は、一般的に、特定の条件で信号が０から１に変化するに要する時間Ｔｒまたは１から０に変化するに要する時間Ｔｆの電圧伝播距離の１／４〜１／８程度と扱われる。以下この長さを集中定数領域長と呼ぶ。
【００２７】
ここでは、ＴｒまたはＴｆのうち、時間の短い方、すなわち早い方の値の１／４の間に電流が進む距離を採用する。なお、ＩＢＩＳのＴｒ／Ｔｆは、［Ｍｏｄｅｌ］セクションの［Ｒａｍｐ］３０５に、ｄＶ／ｄｔ＿ｒとｄＶ／ｄｔ＿ｆの項目として記述されているが、ｄＶの規定となる振幅電圧が適用回路とは異なる場合があるため、適用回路での振幅電圧のｄＶ／ｄｔに換算する必要がある。ここでは、ｄＶ／ｄｔ＿ｒとｄＶ／ｄｔ＿ｆの値に比例するものとしてｄＶが［Ｖｏｌｔａｇｅ Ｒａｎｇｅ］３０５の６０％の時のｄｔの値を算出する。
また電圧の伝播速度は、ＦＲ−４のＰＣＢで一般的な値である１５０ｍｍ／ｎｓを採用する。
【００２８】
図４に示したＩＢＩＳ３００では、時間の短いｄＶ／ｄｔ＿ｆにて、ｄＶが［Ｖｏｌｔａｇｅ Ｒａｎｇｅ］３０５の６０％である１．９８時のｄｔは約０．３７ｎｓであり、この値の１／４に電圧の伝播速度を掛けて、集中定数領域長は、１４ｍｍと求まる。
【００２９】
ステップ５の設計上の留意事項判定／表示１では、ステップ３とステップ４を元に求めた「Ｒｉｓｅ」時の出力インピーダンス「Ｒｏｕｔ（Ｒ）」と、「Ｆａｌｌ」時の出力インピーダンス「Ｒｏｕｔ（Ｆ）」と「集中定数領域長」をもとに設計上の留意事項を出力する。なお、ステップ２で設定した制約条件を考慮しても良い。
【００３０】
この際、出力する設計上の留意事項は、あらかじめ出力条件と出力内容は「設計ルール」としてあらかじめ決めておき、プログラムに組み込んでおく。組み込み方としては、ルールをプログラムのアルゴリズムに組み込んでも良いし、ルールをライブラリ化し、プログラム実行時にダイナミックに判定してもよい。
【００３１】
ここでは一般的な「設計ルール」３項目を図６に示すようにルールの条件と、留意事項メッセージに設定した。図６において、ルール５０１は、「Ｒｏｕｔ（Ｆ）」の値が「Ｒｏｕｔ（Ｒ）」より２０Ω以上大きな場合、「立上がり／立下りが非対称。立上がり整合時、立下りのリンギングに注意」を留意事項としてメッセージ出力する。同様に、ルール５０３は、Ｒｏｕｔ（Ｆ）またはＲｏｕｔ（Ｒ）の値が、８０Ω以上の場合、「ドライブ能力低く棚に注意。長距離駆動時にはバッファ挿入推奨」をメッセージ出力する。さらに、ルール５０５は、集中定数領域サイズが１０ｍｍ未満の場合、「高速素子。リンギングまたは棚が発生しやすい。特に１対N接続は注意」とのメッセージ５０６を出力する。
【００３２】
伝送路設計支援装置２００は、これらの「設計ルール」の条件と、算出したＲｏｕｔ（Ｒ／Ｆ）、集中定数領域サイズの関係を比較し、当てはまる項目があれば対応するすべての留意事項をＧＵＩを介しディスプレイ２０８に表示する。しかしこれに限らず、ファイルとしてハードディスク２０３に保存してもよい。なお、棚とはＬｏｗレベルでもＨｉｇｈレベルでもない中間レベルであり、ステップとも呼ばれる。
【００３３】
ステップ６の電子回路／伝送線路候補表示では、ステップ２で入力した制約条件とステップ３とステップ４を元に求めたＲｉｓｅ時の出力インピーダンスＲｏｕｔ（Ｒ）と、Ｆａｌｌ時の出力インピーダンスＲｏｕｔ（Ｆ）と集中定数領域サイズをもとに電子回路と伝送線路の候補を提示する。組み込み方は前節同様、ルールをプログラムのアルゴリズムに組み込んでも良いし、ルールをライブラリ化し、プログラム実行時にダイナミックに判定してもよい。
【００３４】
ここでは一般的な幾つかの伝送線路構成に対して、制約条件とドライバ特性から伝送線路パラメータを導出する方法を図７に示すように設定する。ここで、制約条件のファンナウト数が１で、伝送線路形態が送信終端の場合の伝送線路パラメータと算出方法６０１を説明する。伝送線路は、ドライバ部品６０２と、ダンピング抵抗６０３と、２本の銅箔パターン６０４と、レシーバ部品６０５とから構成されている。この伝送線路のパラメータ６０６として、ダンピング抵抗値Ｒ、第１の銅箔パターン長Ｌ１、第２の銅箔パターン長Ｌ２があり、これらの値の算出方法が記述されている。ここでは一般的に使われる計算方法を採用しており、Ｒの値はＺ０−Ｒｏｕｔの値、Ｌ１（ｍａｘ）は集中定数領域長の値、またＬ２（ｍａｘ）は、目安として３００ｍｍとしている。なお、これらの値の算出方法は他の方法を採用しても良い。ここで、パラメータ６０６のＺ０は、線路インピーダンスである。
【００３５】
ここで、ファンナウト数１のとき、伝送線路形態は、無終端と送信終端とがある。一方、ファンナウト数２のとき、伝送線路形態は、無終端と送信終端とがあり、送信終端はさらに遠点分岐と近点分岐とに分類される。
【００３６】
これらの制約条件と伝送線路パラメータ算出方法の対応表と、算出したＲｏｕｔ（Ｒ／Ｆ）、集中定数領域長さ、更に制約条件との関係を比較し、条件にあてはまるものがあれば対応する伝送線路構成を提示する。当てはまる伝送線路構成が複数ある場合は、あらかじめ伝送線路構成に優先付けしておき、最良の伝送線路形態だけ提示してもよいし、対応する伝送線路構成全てを提示してもよい。また、あらかじめ伝送線路構成に対してダンピング抵抗値や、無終端伝送距離の値に制約を設けておき、算出した値がこの制約を満たさない場合には提示しないようにしてもよい。さらに、制約条件が指定されていない場合は、想定される全ての制約条件の組み合わせに対応する全ての伝送線路構成を表示してもよい。
【００３７】
出力方法は、ＧＵＩを介しディスプレイ２０８に表示してもよいし、ファイルとしてハードディスク２０３に保存してもよい。ここで、Ｒｏｕｔは、Ｒｏｕｔ（Ｒ）を採用している。なお、Ｒｏｕｔは、Ｒｏｕｔ（Ｒ）とＲｏｕｔ（Ｆ）の平均であってもよい。
【００３８】
次にこの処理をＧＵＩを用いた場合のデータの画面出力を図８を用いて説明する。ＧＵＩ画面８００は、対象指定部７０１と制約指定部７０２と評価実行部７０３と出力特性値表示部７０４と留意事項表示部７０５と伝送線路構成表示部７０６とから構成される。対象指定部７０１と制約指定部７０２には、オペレータが指定したＩＢＩＳファイル名である「ｓａｍｐｌｅ.ｉｂｓ」と、ピン番号「１」と、ファンナウト数「２」個と、線路インピーダンス「５０」Ωとが表示されている。出力特性値表示部７０４には、伝送路設計支援装置２００が、演算したＲｏｕｔ（Ｒ）とＲｏｕｔ（Ｆ）である「２０／７Ω」と、Ｔｒ／Ｔｆ「０.３７ｎｓ」が表示されている。また、留意事項表示部７０５には、設定された条件に基づいて、伝送路設計支援装置２００が選択した留意事項を表示する。さらに、伝送線路構成表示部７０６には、設定された条件に基づいて、伝送路設計支援装置２００が選択した３種類（無終端、遠点分岐送信終端、近点分岐送信終端）の伝送線路構成を表示する。伝送線路構成表示部７０６には、伝送線路線路構成の種類ごとに、Ｚ０−Ｒｏｕｔの値、集中定数領域長の値、３００ｍｍを表示する。
【００３９】
本実施例に拠れば、パターンを引いてから実施するシミュレーションに利用するＩＢＩＳ情報を、パターンの引き方に利用することで、初心者でも容易に手戻りのない伝送線路設計が可能となる効果がある。
【図面の簡単な説明】
【００４０】
【図１】伝送線路設計支援装置の処理フローチャートである。
【図２】伝送線路設計支援装置のハードウェアブロック図である。
【図３】伝送線路設計支援装置のＧＵＩ画面を説明する図である。
【図４】ＩＢＩＳデータを説明する図である。
【図５】Ｖ-Ｉ特性からＲ-ｏｕｔを算出する方法を説明する図である。
【図６】条件と留意事項メッセージを説明する図である。
【図７】制約条件と伝送線路パラメータ算出方法を説明する図である。
【図８】推奨伝送線路構成表示画面を説明する図である。
【符号の説明】
【００４１】
２００…伝送路設計支援装置、２０１…中央演算処理装置、２０２…メモリ、２０３…ハードディスク、２０４…ネットワークＩ／Ｆ、２０５…メディアＩ／Ｆ、２０６…キーボード、２０７…マウス、２０８…ディスプレイ、２０９…バス、３００…ＩＢＩＳデータ、３０１…ピンセクション、３０２…モデルセクション、３０３…モデル名サブセクション、３０４…［Ｐｕｌｌｄｏｗｎ］サブセクション、３０５…［Ｖｏｌｔａｇｅ  Ｒａｎｇｅ］サブセクション、３０６…［Ｒａｍｐ］サブセクション、４００…Ｖ／Ｉカーブ、４０１…初期値、４０２…Ｒ＿ｌｏａｄ、４０３…交点、４０４…原点、４０５…Ｒｏｕｔ、５０１…ルール、５０３…ルール、５０５…ルール、６０１…伝送線路パラメータと算出方法、６０２…ドライバ部品、６０３…ダンピング抵抗、６０４…銅箔パターン、６０５…レシーバ部品、６０６…パラメータ、７００…初期画面、７０１…対象指定部、７０２…制約指定部、７０３…評価実行部、７０４…出力特性値表示部、７０５…留意事項表示部、７０６…伝送線路構成表示部、８００…ＧＵＩ画面。
【図１】
2008217231.tif 000003
【図２】
2008217231.tif 000004
【図３】
2008217231.tif 000005
【図４】
2008217231.tif 000006
【図５】
2008217231.tif 000007
【図６】
2008217231.tif 000008
【図７】
2008217231.tif 000009
【図８】
2008217231.tif 000010