(57)【要約】【課題】電界効果型トランジスタのリーク電流を低減し、寿命の向上を図るための簡便な修復方法を提供することを課題とする。また、作製コストの増加を抑え、消費電力が小さく、且つ信頼性の高い半導体装置を提供することを課題とする。【解決手段】ソース電極又はドレイン電極の一方と、ゲート電極との間に、電気的な衝撃を加える。または、ソース電極又はドレイン電極の一方と、ソース電極又はドレイン電極の他方との間に、電気的な衝撃を加える。これにより、リークパスを絶縁化し、リーク電流を低減することができる。なお、上記の電気的な衝撃は、静電気等の電気パルスであっても良いし、直流電圧、交流電圧、直流電流、交流電流等であっても良い。【選択図】図１
2008300727.tif 000002
【特許請求の範囲】
【請求項１】
電界効果型トランジスタの修復方法であって、
ソース電極又はドレイン電極の一方と、ゲート電極との間に、電気的な衝撃を加えることを特徴とする電界効果型トランジスタの修復方法。
【請求項２】
電界効果型トランジスタの修復方法であって、
ソース電極又はドレイン電極の一方と、ソース電極又はドレイン電極の他方との間に、電気的な衝撃を加えることを特徴とする電界効果型トランジスタの修復方法。
【請求項３】
請求項１又は２において、
前記電気的な衝撃を複数回印加することを特徴とする電界効果型トランジスタの修復方法。
【請求項４】
請求項１乃至３のいずれか一において、
前記電気的な衝撃は、電気パルスであることを特徴とする電界効果型トランジスタの修復方法。
【請求項５】
電界効果型トランジスタの修復方法であって、
ソース電極又はドレイン電極の一方と、ゲート電極との間に、ゲート絶縁膜の絶縁破壊電圧を超えない電圧を印加することを特徴とする電界効果型トランジスタの修復方法。
【請求項６】
電界効果型トランジスタの修復方法であって、
ソース電極又はドレイン電極の一方と、ソース電極又はドレイン電極の他方との間に、チャネル形成領域の絶縁破壊電圧を超えない電圧を印加することを特徴とする電界効果型トランジスタの修復方法。
【請求項７】
電界効果型トランジスタの修復方法であって、
ソース電極又はドレイン電極の一方と、ゲート電極との間に、電界効果型トランジスタの動作電圧より大きい電圧であって、ゲート絶縁膜の絶縁破壊電圧を超えない電圧を印加することを特徴とする電界効果型トランジスタの修復方法。
【請求項８】
電界効果型トランジスタの修復方法であって、
ソース電極又はドレイン電極の一方と、ソース電極又はドレイン電極の他方との間に、電界効果型トランジスタの動作電圧より大きい電圧であって、チャネル形成領域の絶縁破壊電圧を超えない電圧を印加することを特徴とする電界効果型トランジスタの修復方法。
【請求項９】
請求項５乃至８のいずれか一において、
前記電圧を複数回印加することを特徴とする電界効果型トランジスタの修復方法。
【請求項１０】
請求項５乃至９のいずれか一において、
前記電圧は直流電圧であることを特徴とする電界効果型トランジスタの修復方法。
【請求項１１】
請求項５乃至９のいずれか一において、
前記電圧は交流電圧であることを特徴とする電界効果型トランジスタの修復方法。（最大値）
【請求項１２】
複数のソース配線と、複数のゲート配線と、複数の電界効果型トランジスタを有し、
前記複数の電界効果型トランジスタの一において、ソース電極又はドレイン電極の一方は前記複数のソース配線の一と電気的に接続され、ゲート電極は前記複数のゲート配線の一と電気的に接続された半導体装置の修復方法であって、
前記複数のソース配線の一、及び前記ゲート配線の一の電位を異ならせ、
その他のソース配線及びその他のゲート配線の電位を、前記ソース配線の一、又は前記ゲート配線の一の電位と等しくすることを特徴とする半導体装置の修復方法。
【請求項１３】
請求項１２において、
前記ソース配線の一と前記ゲート配線の一との電位差は、前記電界効果型トランジスタのゲート絶縁膜の絶縁破壊電圧を超えない値であることを特徴とする半導体装置の修復方法。
【請求項１４】
請求項１２又は１３において、
前記ソース配線の一と前記ゲート配線の一との電位差は、前記電界効果型トランジスタの動作電圧より大きい値であることを特徴とする半導体装置の修復方法。
【請求項１５】
請求項１２乃至１４のいずれか一に記載の修復方法を用いた半導体装置の作製方法。
【請求項１６】
請求項１５に記載の作製方法を用いて作製された半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果型トランジスタの修復方法、半導体装置の修復方法、半導体装置の作製方法、及び半導体装置に関する。
【背景技術】
【０００２】
近年では、様々な電子機器に半導体素子が用いられている。中でも、電界効果型トランジスタ（ＦＥＴ（Ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ））は、平面的に作製することができ、集積化が容易であることから、電子機器を構成する集積回路においては必要不可欠な素子となっている。
【０００３】
電界効果型トランジスタは、電界を用いてキャリアの流量を制御するというその動作原理から、金属と絶縁体と半導体とが積層されたＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造であることが多い。特に、金属とシリコン酸化物とシリコンとが積層された構造は、ゲート電圧を低く抑え、消費電力を低減できるため、広範にわたって用いられている。なお、金属と半導体酸化物と半導体とが積層された構造をＭＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造と呼ぶ。
【０００４】
上述のように、シリコンを半導体材料として用いたＭＯＳ構造の電界効果型トランジスタは、主として集積回路等に用いられる。ここで、集積回路を形成する素子に要求される特性としては、集積化が可能であることや、低電圧・低消費電力であることが挙げられるが、同様に重要な特性がいくつかある。その一つは素子の寿命である。素子の寿命が短いということは、その集積回路自体の寿命が短いということと同義であるから、少しでも寿命の長い半導体素子が要求されるのは当然である。
【０００５】
また、個々の素子特性にばらつきが無い、若しくは十分に小さいということも重要である。素子特性のばらつきが大きい場合には、意図しない状況でのスイッチング動作が起こってしまう等の不具合が生じるためである。特に、集積回路は多数の素子（スイッチング素子等）が有機的に絡み合って動作するものであるから、素子特性のばらつきが僅かであっても、素子の集合体である集積回路は機能しなくなってしまうことがある。
【０００６】
上述のように寿命が短いとか、ばらつきが大きいとかいった素子特性の不良の原因の一つとして、リーク電流の問題がある。リーク電流は、本来であれば存在しないはずの電流である。リーク電流が存在するために、素子の劣化が早まり、スイッチング動作のばらつきが生じることになる。電界効果型トランジスタにおいては、ゲート絶縁膜、及びチャネル形成領域におけるリーク電流の問題が深刻である。
【０００７】
また、リーク電流の存在により、消費電力が大きくなってしまうことも問題の一つである。
【０００８】
上述の問題点を解決するために、従来では、ゲート絶縁膜の積層構造を変更する（例えば、特許文献１参照）、ゲート絶縁膜に対して一定雰囲気による熱処理を施す（例えば、特許文献２参照）、特殊な製法によってゲート絶縁膜を形成する（例えば、特許文献３参照）等の工夫がなされてきた。ゲート絶縁膜の構造を変更し、膜質を向上することにより、ゲート絶縁膜に起因する特性の劣化を防ごうというものである。
【特許文献１】特開平７−１６２００９号公報
【特許文献２】特開２０００−３４９２８５号公報
【特許文献３】特開２００４−２０７５６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上述の方法は決して簡便な方法ではない。例えば、ゲート絶縁膜の積層構造を変更するためには工程上の大幅な変更を要するし、一定雰囲気による熱処理は工程数の増加に当たる。また、特殊な製法を用いた場合には、それだけでコスト増となる。
【００１０】
さらに、上述の方法を用いたとしても、チャネル形成領域におけるリーク電流の問題を解決することはできない。したがって、上述の方法のみを用いて特性向上を図ろうとしても、十分な効果が得られないという問題があった。
【００１１】
上記問題点に鑑み、本発明では、電界効果型トランジスタのリーク電流を低減し、寿命の向上を図るための簡便な修復方法を提供することを課題とする。また、作製コストの増加を抑え、消費電力が小さく、且つ信頼性の高い半導体装置を提供することを課題とする。
【課題を解決するための手段】
【００１２】
本発明では、電界効果型トランジスタのソース電極又はドレイン電極の一方と、ゲート電極との間に、電気的な衝撃を加える。これにより、ゲート絶縁膜中のリークパスを絶縁化し、リーク電流を低減することができる。また、電界効果型トランジスタのソース電極と、ドレイン電極との間に、電気的な衝撃を加える。これにより、チャネル形成領域中のリークパスを絶縁化し、リーク電流を低減することができる。なお、電気的な衝撃とは、電圧や電流等、電荷の流れを伴うものであればどのようなものであっても良く、特に限定されない。
【００１３】
本発明の電界効果型トランジスタの修復方法の一は、ソース電極又はドレイン電極の一方と、ゲート電極との間に、電気的な衝撃を加えることを特徴としている。
【００１４】
また、本発明の電界効果型トランジスタの修復方法の他の一は、ソース電極又はドレイン電極の一方と、ソース電極又はドレイン電極の他方との間に、電気的な衝撃を加えることを特徴としている。
【００１５】
上記において、電気的な衝撃を複数回印加しても良い。電気的衝撃を複数回印加するに際しては、電気的衝撃を徐々に大きくする構成としても良いし、それ以外の構成としても良い。また、電気的な衝撃は、静電気等の電気パルスであっても良いし、直流電圧、交流電圧、直流電流、交流電流等であっても良い。
【００１６】
また、本発明の電界効果型トランジスタの修復方法の他の一は、ソース電極又はドレイン電極の一方と、ゲート電極との間に、ゲート絶縁膜の絶縁破壊電圧を超えない電圧を印加することを特徴としている。
【００１７】
また、本発明の電界効果型トランジスタの修復方法の他の一は、ソース電極又はドレイン電極の一方と、ソース電極又はドレイン電極の他方との間に、チャネル形成領域の絶縁破壊電圧を超えない電圧を印加することを特徴としている。
【００１８】
また、本発明の電界効果型トランジスタの修復方法の他の一は、ソース電極又はドレイン電極の一方と、ゲート電極との間に、電界効果型トランジスタの動作電圧より大きい電圧であって、ゲート絶縁膜の絶縁破壊電圧を超えない電圧を印加することを特徴としている。
【００１９】
また、本発明の電界効果型トランジスタの修復方法の他の一は、ソース電極又はドレイン電極の一方と、ソース電極又はドレイン電極の他方との間に、電界効果型トランジスタの動作電圧より大きい電圧であって、チャネル形成領域の絶縁破壊電圧を超えない電圧を印加することを特徴としている。
【００２０】
上記において、電圧を複数回印加しても良い。電圧を複数回印加するに際しては、電圧を徐々に大きくする構成としても良いし、それ以外の構成としても良い。また、電圧は直流電圧であっても良いし交流電圧であっても良い。もちろん、パルス電圧であっても良い。
【００２１】
本発明の半導体装置の修復方法の一は、複数のソース配線と、複数のゲート配線と、複数の電界効果型トランジスタを有し、複数の電界効果型トランジスタの一において、ソース電極又はドレイン電極の一方は複数のソース配線の一と電気的に接続され、ゲート電極は複数のゲート配線の一と電気的に接続された半導体装置の修復方法であって、複数のソース配線の一、及びゲート配線の一の電位を異ならせ、その他のソース配線及びその他のゲート配線の電位を、ソース配線の一、又はゲート配線の一の電位と等しくすることを特徴としている。
【００２２】
上記において、ソース配線の一とゲート配線の一との電位差は、電界効果型トランジスタのゲート絶縁膜の絶縁破壊電圧を超えない値であることが好ましい。また、ソース配線の一とゲート配線の一との電位差は、電界効果型トランジスタの動作電圧より大きい値であることが好ましい。
【００２３】
なお、ゲート絶縁膜への印加電圧は、ゲート絶縁膜の絶縁破壊電圧の０．６倍以上１倍未満とすることが好ましい。また、チャネル形成領域への印加電圧は、チャネル形成領域の絶縁破壊電圧の０．３倍以上１倍未満とすることが好ましい。
【００２４】
上記の修復方法を用いて半導体装置を作製することができる。具体的には、電界効果型トランジスタを形成した後に、上記の方法を用いて、ゲート絶縁膜若しくはチャネル形成領域に電圧等の電気的な衝撃を加える。又は、半導体装置を作製した後に、上記の方法を用いて、修復したい領域に電圧等の電気的な衝撃を加える。
【発明の効果】
【００２５】
本発明の修復方法により、簡便な方法でリーク電流を低減し、寿命及び特性を向上することができる。また、消費電力を低減することができる。本発明の修復方法を用いて半導体装置を作製することにより、コストの増加を抑えつつ、寿命及び特性の優れた半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００２６】
本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いることとする。
【００２７】
（実施の形態１）
本実施の形態では、本発明の修復方法の代表的な一例について、図１及び２を用いて以下に説明する。なお、本実施の形態では、対象となる電界効果型トランジスタの一例として、絶縁性表面上に形成された薄膜トランジスタ（ＴＦＴ）を用いて説明するが、本発明の適用対象はこれに限られない。シリコン基板を用いた電界効果型トランジスタに適用しても良いし、ＳＯＩ基板を用いた電界効果型トランジスタに適用しても良い。
【００２８】
図１（Ａ）に、本実施の形態の修復方法の説明に用いる薄膜トランジスタの断面図を示す。
【００２９】
図１（Ａ）における薄膜トランジスタは、基板１００上に、下地膜１０２、半導体膜１０４、ゲート絶縁膜１０６、ゲート電極として機能する第１の導電膜１０８及び第２の導電膜１１０が順に積層され、これらが第１の絶縁膜１１２及び第２の絶縁膜１１４で覆われた構成を有している。なお、半導体膜１０４のソース又はドレインとして機能する領域には、ソース電極又はドレイン電極１１６及びソース電極又はドレイン電極１１８が接続されている。
【００３０】
基板１００としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等が用いられる。また、ＰＥＴ、ＰＥＳ、ＰＥＮに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。下地膜１０２は基板１００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を与えることを防止するために設けられている。下地膜１０２は、例えば、窒化珪素や、窒素を含む酸化珪素といった絶縁性材料を用いて形成される。
【００３１】
半導体膜１０４は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体材料としては、シリコン（Ｓｉ）だけではなくシリコンゲルマニウム（ＳｉＧｅ）等を用いる場合もある。なお、半導体膜１０４の膜厚は２５ｎｍ〜１００ｎｍ程度である。
【００３２】
ゲート絶縁膜１０６としては、例えば酸化珪素、窒化珪素、または窒素を含んだ酸化珪素（ＳｉＯｘＮｙ：ｘ＞ｙ＞０）等を用いることができる。また、成膜方法としては、プラズマＣＶＤ法や、スパッタ法などを用いることができる。本実施の形態に係る修復方法を用いることで、ゲート絶縁膜の特性を回復させることができるため、特許文献１乃至３の如きゲート絶縁膜を用いることは特に必要とされない。しかしながら、効果が得られるのであれば、何らかの対策を施したゲート絶縁膜を用いても良いことは言うまでもない。
【００３３】
第１の導電膜１０８、及び第２の導電膜１１０としては、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）から選択された一つ又は複数の元素、または、前記元素を成分として含有する化合物や合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、アルミネオジム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組み合わせた物質等が用いられる。その他にも、シリサイド（例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイド）や、窒素を含有する化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン）、リン（Ｐ）等の不純物元素をドーピングしたシリコン（Ｓｉ）等を用いることがある。なお、ソース電極又はドレイン電極１１６、及びソース電極又はドレイン電極１１８は、第１の導電膜１０８、及び第２の導電膜１１０と同様の材料を用いて形成される。
【００３４】
第１の絶縁膜１１２は、シリコンを含む絶縁膜、例えば酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜（ＳｉＯｘＮｙ：ｘ＞ｙ＞０）などを用いて形成される。作製方法としては、プラズマＣＶＤ法やスパッタ法などが挙げられる。第２の絶縁膜１１４は、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、珪素（Ｓｉ）と酸素（Ｏ）との結合（Ｓｉ−Ｏ−Ｓｉ結合）で骨格構造が構成されるシロキサン等を用いて形成される。作製方法としてはスピンコート法等がある。
【００３５】
なお、図１（Ａ）の構成は薄膜トランジスタの構成の一例に過ぎず、本発明は上記構成に限定して適用されるものではない。
【００３６】
次に、本実施の形態に係る修復方法について、図１（Ｂ）、及び図１（Ｃ）を用いて説明する。
【００３７】
図１（Ｂ）は、図１（Ａ）に示す薄膜トランジスタの一部を拡大した図である。具体的には、半導体膜１０４、ゲート絶縁膜１０６、第１の導電膜１０８、及び第２の導電膜１１０の積層部分を示している。なお、ゲート絶縁膜１０６中には、リークパス１２０が存在する。ここでは簡単のため、半導体膜１０４、ゲート絶縁膜１０６、第１の導電膜１０８、第２の導電膜１１０以外の構成については省略している。また、リークパスについても、一つのみを示すことにしたが、現実には多数のリークパスが存在しているものと考えられる。
【００３８】
欠陥の無いゲート絶縁膜であれば、半導体膜１０４と第１の導電膜１０８との間に電位差（電圧）が存在する場合であっても、リーク電流が発生することは無い。しかしながら、図１（Ｂ）に示すようにリークパス１２０が存在する場合には、半導体膜１０４と第１の導電膜１０８との間の電位差（電圧）によってリーク電流が発生することになる。リークパスの抵抗は周囲の絶縁膜の抵抗より小さく、電位差の存在により電流が生じやすいためである。これにより、スイッチング動作が正確に行われない、素子の寿命が短くなる、消費電力が大きくなる、等の問題が生じてしまう。なお、リークパスは、成膜時の欠陥等がその原因であると考えられている。
【００３９】
本実施の形態では、該リークパスを絶縁化してリーク電流を低減する。具体的にはゲート絶縁膜に直流電圧を印加することでリークパス１２０に過大な電流を発生させ、ジュール熱によりリークパス１２０を融解、飛散（蒸発）させる。
【００４０】
この様子を、図１（Ｃ）に示す。図１（Ｃ）は、図１（Ｂ）にて示した薄膜トランジスタの拡大図と同様の領域を示している。リークパス１２０を融解、飛散させるためには、ゲート電極として機能する第１の導電膜１０８及び第２の導電膜１１０と、半導体膜１０４との間に電位差を生じさせて、ゲート絶縁膜に電圧を印加する。より詳しくは、ゲート電極として機能する第１の導電膜１０８及び第２の導電膜１１０と、ソース電極又はドレイン電極１１６（又は、ソース電極又はドレイン電極１１８）との間に電位差を生じさせる。これにより、リークパス１２０に過大な電流が生じ、リークパス１２０を構成する物質がジュール熱によって融解し、飛散する。つまり、リークパス１２０が絶縁化領域１２２に変化するため、リーク電流を低減することができる。
【００４１】
なお、リークパスの修復は、リークパスの一部を融解、飛散させれば足りると考えられる。経路の一部が融解、飛散して絶縁化されれば、該リークパスに電流は流れなくなるためである。したがって、図１（Ｃ）においては、リークパス１２０の一部が融解、飛散した様子を示した。しかしながら、本発明の原理はいまだ未解明の部分もあり、実際の修復過程の詳細は不明である。
【００４２】
リークパスの修復に際してゲート絶縁膜に印加される電圧（の絶対値）は、ゲート絶縁膜の絶縁破壊電圧を超えない電圧である必要がある。ゲート絶縁膜の絶縁破壊電圧を超える電圧を印加した場合には、ゲート絶縁膜が破壊され、薄膜トランジスタが機能しなくなるためである。ゲート絶縁膜の絶縁破壊電圧は、ゲート絶縁膜の材料や膜厚等によって変化するから、ゲート絶縁膜に印加する電圧は、素子のパラメータに合わせて適宜設定すれば良い。
【００４３】
なお、本実施の形態においては、簡単のため、リークパスが一つであると仮定して説明を行ったが、実際のゲート絶縁膜中には多数のリークパスが存在しているものと考えられる。したがって、本実施の形態の目的である薄膜トランジスタの特性向上のためには、概ね全てのリークパスを絶縁化できる電圧を印加する必要がある。なお、ジュール熱は電力と時間の積で表されるが、リークパスから発生した熱の拡散を考慮すれば、リークパス自体の温度は十分な時間の経過後に一定値に収束する。リークパスの抵抗はリークパスに固有のパラメータであり、ゲート絶縁膜の熱容量はゲート絶縁膜に固有のパラメータであるから、リークパスの絶縁化をジュール熱によって行う場合に意図的に制御可能なパラメータは「電力」ということになる。電力は電流と電圧の積で表されるが、電圧制御のほうが電流制御より容易である部分が多い。したがって、簡易な修復という観点からは、電圧を制御することが好ましいといえる。
【００４４】
ここで、薄膜トランジスタ等の電界効果型トランジスタは、ゲート‐ソース（ドレイン）間の電圧で動作するから、本発明を効果的に実施するためには、通常の使用において印加される電圧以上の電圧を印加することが好ましい。これにより、通常の使用状況では絶縁化されないリークパスについても絶縁化することができる。つまり、動作の安定化及び低消費電力化につながる。また、素子の寿命も延びることになる。
【００４５】
なお、本実施の形態においては電圧を印加する回数について特に言及していないが、本発明の電気的衝撃の印加回数は特に限定されない。一度の印加でも良いし、複数回の印加でも良い。電気的衝撃を複数回印加することにより、一度の印加では絶縁化し切れなかったリークパスを絶縁化することができる。また、複数回の電圧印加に際しては、電気的衝撃を徐々に大きくする（例えば、印加電圧を徐々に大きくする等）構成としても良いし、それ以外の構成としても良い。電気的衝撃を徐々に大きくすることにより、絶縁化の効果を確認しながら修復を行うことができるため、対象の素子にかかる負荷を必要最小限に抑えることができる。
【００４６】
なお、本実施の形態においては、直流電圧を印加することによりリークパスの絶縁化を実現しているが、本発明はこれに限られない。例えば、交流電圧を印加する構成を用いても良い。交流電圧を印加する場合には、時間に対してゲート‐ソース（ドレイン）間の電位差が変化するため、熱によるゲート絶縁膜の特性劣化を防ぐことができる。同様に、静電気のようなパルス電圧を印加する構成としても良い。
【００４７】
また、リークパスや絶縁化領域のサイズ、形状は、図１（Ｂ）及び図１（Ｃ）に示したものに限られない。図１は本実施の形態に係る修復方法の理解を容易にするために示した模式図に過ぎないから、図中におけるリークパスや絶縁化領域のサイズ、形状は実際のリークパスや絶縁化領域のサイズ、形状を反映したものではない。実際のリークパスのサイズは、膜厚等に比べて十分に小さく、リークパスを融解、飛散させて絶縁化した場合であっても、素子特性を悪化させる要因とはならない。
【００４８】
図２に、本実施の形態の修復方法に係る回路図の一例を示す。なお、図２（Ａ）はＤＣ電圧を印加するための回路図であり、図２（Ｂ）はパルス電圧を印加するための回路図である。
【００４９】
図２（Ａ）では、直流電圧源２００の一方の出力端子が、抵抗２０２を介してトランジスタ２０４のゲート電極に電気的に接続されている。直流電圧源２００の他方の出力端子は、スイッチ２０６を介して、トランジスタ２０４のソース電極（又はドレイン電極）に電気的に接続されている。スイッチ２０６を導通状態とすることにより、トランジスタ２０４のゲート絶縁膜に所望の直流電圧を印加することができる。これにより、本実施の形態に示すようなトランジスタの修復を行うことができる。なお、抵抗２０２の抵抗値は、直流電圧源２００の出力等に合わせて適宜設定すれば良い。
【００５０】
図２（Ｂ）では、直流電圧源２１０の一方の出力端子が、スイッチ２１２を介して抵抗２１４の一方の端子に電気的に接続されている。抵抗２１４の他方の端子は容量２１６の一方の端子及び抵抗２１８の一方の端子に電気的に接続され、抵抗２１８の他方の端子はスイッチ２２０を介してトランジスタ２２２のゲート電極に電気的に接続されている。直流電圧源２１０の他方の出力端子は、容量２１６の他方の端子及びトランジスタ２２２のソース電極（又はドレイン電極）に電気的に接続されている。
【００５１】
図２（Ｂ）の構成を用いてパルス電圧を印加する場合について、簡単に説明する。はじめに、スイッチ２１２を導通状態として容量２１６を充電する。このとき、スイッチ２２０は非導通状態である。次に、容量２１６の充電が完了した後、スイッチ２１２を非導通状態とし、スイッチ２２０を導通状態とする。これにより、充電された容量２１６の電圧がトランジスタ２２２のゲート絶縁膜に印加される。容量２１６の電圧がトランジスタ２２２のゲート絶縁膜に印加されリーク電流が発生すると、容量２１６に蓄積されていた電荷量が減少する。これにより、パルス状の電圧をトランジスタ２２２に印加することができる。パルス状の電圧を印加する場合には、電圧の印加時間をごく僅かにすることができるため、素子に対して不要な負荷を与えずに済むというメリットがある。
【００５２】
なお、図２に示した構成は一例であり、本実施の形態の修復方法に係る回路構成が該構成に限定されるわけでは無い。本実施の形態の修復方法の技術的な意義は、電気的な衝撃によってゲート絶縁膜のリークパスを修復することにあるから、ゲート絶縁膜に所望の電気的衝撃を与えることができる構成であれば、図２にて示した構成に限られず、どのような構成を用いても良い。例えば、図２においては、ソース電極又はドレイン電極の一方とゲート電極との間に電圧を印加することにより、ゲート絶縁膜へ電圧を印加する構成を示したが、ソース電極とドレイン電極を、外部配線等を用いて短絡させて同電位として、ソース電極及びドレイン電極とゲート電極との間に電圧を印加する構成としてもよい。
【００５３】
また、本実施の形態においては、電界効果型トランジスタのみをその対象としているが、本発明はこれに限られない。例えば、容量素子等の絶縁膜を有する素子であって、リーク電流の影響を低減したいものに対しては本発明を適宜適用することができる。この意味において、本発明の適用対象は回路を構成する素子全般であると言える。実際に容量素子の修復を行う場合には、二つの電極間に電圧等の電気的な衝撃を加えてやれば良い。
【００５４】
（実施の形態２）
本実施の形態では、本発明の修復方法の別の一例について、図３及び４を用いて以下に説明する。なお、本実施の形態では、対象となる電界効果型トランジスタの一例として、絶縁性表面上に形成された薄膜トランジスタ（ＴＦＴ）を用いて説明するが、本発明の適用対象はこれに限られない。シリコン基板を用いた電界効果型トランジスタに適用しても良いし、ＳＯＩ基板を用いた電界効果型トランジスタに適用しても良い。
【００５５】
なお、本実施の形態の修復方法についても、図１（Ａ）に示した薄膜トランジスタを用いて説明することとする。薄膜トランジスタの構成については、図１（Ａ）及び図１（Ａ）に係る説明を参照することができるため、詳細については省略する。
【００５６】
図３（Ａ）は、図１（Ａ）に示す薄膜トランジスタの一部を拡大した図である。具体的には、下地膜１０２、半導体膜１０４、ゲート絶縁膜１０６の積層部分を示している。なお、半導体膜１０４のチャネル形成領域３００中には、リークパス３１０が存在する。ここでは簡単のため、下地膜１０２、半導体膜１０４、ゲート絶縁膜１０６以外の構成については省略している。また、リークパスについても、一つのみを示すことにしたが、現実には多数のリークパスが存在しているものと考えられる。
【００５７】
欠陥の無いチャネル形成領域であれば、ソース（又はドレイン）領域とドレイン（又はソース）領域との間に電位差（電圧）が存在する場合であっても、リーク電流が発生することは無い。しかしながら、図３（Ａ）に示すようにリークパス３１０が存在する場合には、ソース（又はドレイン）領域とドレイン（又はソース）領域との間の電位差（電圧）によってリーク電流が発生することになる。リークパスの抵抗は周囲の半導体の抵抗より小さく、電位差の存在により電流が生じやすいためである。これにより、スイッチング動作が正確に行われない、素子の寿命が短くなる、消費電力が大きくなる、等の問題が生じてしまう。なお、リークパスは、成膜時の欠陥等がその原因であると考えられている。
【００５８】
本実施の形態では、該リークパスを絶縁化してリーク電流を低減する。具体的にはチャネル形成領域に直流電圧を印加することでリークパス３１０に過大な電流を発生させ、ジュール熱によりリークパス３１０を融解、飛散（蒸発）させる。
【００５９】
この様子を、図３（Ｂ）に示す。図３（Ｂ）は、図３（Ａ）にて示した薄膜トランジスタの拡大図と同様の領域を示している。リークパス３１０を融解、飛散させるためには、ソース電極又はドレイン電極１１６と、ソース電極又はドレイン電極１１８との間に電位差を生じさせて、チャネル形成領域に電圧を印加する。これにより、リークパス３１０に過大な電流が生じ、リークパス３１０を構成する物質がジュール熱によって融解し、飛散する。つまり、リークパス３１０が絶縁化領域３１２に変化するため、リーク電流を低減することができる。
【００６０】
なお、リークパスの修復は、リークパスの一部を融解、飛散させれば足りると考えられる。経路の一部が融解、飛散して絶縁化されれば、該リークパスに電流は流れなくなるためである。したがって、図３（Ｂ）においては、リークパス３１０の一部が融解、飛散した様子を示した。しかしながら、本発明の原理はいまだ未解明の部分もあり、実際の修復過程の詳細は不明である。
【００６１】
リークパスの修復に際してチャネル形成領域に印加される電圧（の絶対値）は、チャネル形成領域の絶縁破壊電圧を超えない電圧である必要がある。チャネル形成領域の絶縁破壊電圧を超える電圧を印加した場合には、チャネル形成領域が破壊され、薄膜トランジスタが機能しなくなるためである。チャネル形成領域の絶縁破壊電圧は、半導体膜の材料やチャネル長等によって変化するから、チャネル形成領域に印加する電圧は、素子のパラメータに合わせて適宜設定すれば良い。
【００６２】
なお、本実施の形態においては、簡単のため、リークパスが一つであると仮定して説明を行ったが、実際のチャネル形成領域中には多数のリークパスが存在しているものと考えられる。したがって、本実施の形態の目的である薄膜トランジスタの特性向上のためには、概ね全てのリークパスを絶縁化できる電圧を印加する必要がある。なお、ジュール熱は電力と時間の積で表されるが、リークパスから発生した熱の拡散を考慮すれば、リークパス自体の温度は十分な時間の経過後に一定値に収束する。リークパスの抵抗はリークパスに固有のパラメータであり、半導体膜の熱容量は半導体膜に固有のパラメータであるから、リークパスの絶縁化をジュール熱によって行う場合に制御可能なパラメータは「電力」ということになる。電力は電流と電圧の積で表されるが、電圧制御のほうが電流制御より容易である部分が多い。したがって、簡易な修復という観点からは、電圧を制御することが好ましいといえる。
【００６３】
ここで、薄膜トランジスタ等の電界効果型トランジスタは、ゲート‐ソース（ドレイン）間の電圧で動作するから、本発明を効果的に実施するためには、通常の使用において印加される電圧以上の電圧を印加することが好ましい。これにより、通常の使用状況では絶縁化されないリークパスについても絶縁化することができる。つまり、動作の安定化及び低消費電力化につながる。また、素子の寿命も延びることになる。
【００６４】
なお、本実施の形態においては電圧を印加する回数について特に言及していないが、本発明の電気的衝撃の印加回数は特に限定されない。一度の印加でも良いし、複数回の印加でも良い。電気的衝撃を複数回印加することにより、一度の印加では絶縁化し切れなかったリークパスを絶縁化することができる。また、複数回の電圧印加に際しては、電気的衝撃を徐々に大きくする（例えば、印加電圧を徐々に大きくする等）構成としても良いし、それ以外の構成としても良い。電気的衝撃を徐々に大きくすることにより、絶縁化の効果を確認しながら修復を行うことができるため、対象の素子にかかる負荷を必要最小限に抑えることができる。
【００６５】
なお、本実施の形態においては、直流電圧を印加することによりリークパスの絶縁化を実現しているが、本発明はこれに限られない。例えば、交流電圧を印加する構成を用いても良い。交流電圧を印加する場合には、時間に対してソース‐ドレイン間の電位差が変化するため、熱による半導体膜の特性劣化を防ぐことができる。同様に、静電気のようなパルス電圧を印加する構成としても良い。
【００６６】
また、リークパスや絶縁化領域のサイズ、形状は、図３（Ａ）及び図３（Ｂ）に示したものに限られない。図３は本実施の形態に係る修復方法の理解を容易にするために示した模式図に過ぎないから、図中におけるリークパスや絶縁化領域のサイズ、形状は実際のリークパスや絶縁化領域のサイズ、形状を反映したものではない。実際のリークパスのサイズは、膜厚等に比べて十分に小さく、リークパスを融解、飛散させて絶縁化した場合であっても、素子特性を悪化させる要因とはならない。
【００６７】
図４に、本実施の形態の修復方法に係る回路図の一例を示す。なお、図４（Ａ）はＤＣ電圧を印加するための回路図であり、図４（Ｂ）はパルス電圧を印加するための回路図である。
【００６８】
図４（Ａ）では、直流電圧源４００の一方の出力端子が、抵抗４０２を介してトランジスタ４０４のソース電極（又はドレイン電極）に電気的に接続されている。直流電圧源４００の他方の出力端子は、スイッチ４０６を介して、トランジスタ４０４のドレイン電極（又はソース電極）に電気的に接続されている。スイッチ４０６を導通状態とすることにより、トランジスタ４０４のチャネル形成領域に所望の直流電圧を印加することができる。これにより、本実施の形態に示すようなトランジスタの修復を行うことができる。なお、抵抗４０２の抵抗値は、直流電圧源４００の出力等に合わせて適宜設定すれば良い。
【００６９】
図４（Ｂ）では、直流電圧源４１０の一方の出力端子が、スイッチ４１２を介して抵抗４１４の一方の端子に電気的に接続されている。抵抗４１４の他方の端子は容量４１６の一方の端子及び抵抗４１８の一方の端子に電気的に接続され、抵抗４１８の他方の端子はスイッチ４２０を介してトランジスタ４２２のソース電極（又はドレイン電極）に電気的に接続されている。直流電圧源４１０の他方の出力端子は、容量４１６の他方の端子及びトランジスタ４２２のドレイン電極（又はソース電極）に電気的に接続されている。
【００７０】
図４（Ｂ）の構成を用いてパルス電圧を印加する場合について、簡単に説明する。はじめに、スイッチ４１２を導通状態として容量４１６を充電する。このとき、スイッチ４２０は非導通状態である。次に、容量４１６の充電が完了した後、スイッチ４１２を非導通状態とし、スイッチ４２０を導通状態とする。これにより、充電された容量４１６の電圧がトランジスタ４２２のゲート絶縁膜に印加される。容量４１６の電圧がトランジスタ４２２のゲート絶縁膜に印加されリーク電流が発生すると、容量４１６に蓄積されていた電荷量が減少する。これにより、パルス状の電圧をトランジスタ４２２に印加することができる。パルス状の電圧を印加する場合には、電圧の印加時間をごく僅かにすることができるため、素子に対して不要な負荷を与えずに済むというメリットがある。
【００７１】
なお、図４に示した構成は一例であり、本実施の形態の修復方法に係る回路構成が該構成に限定されるわけでは無い。本実施の形態の修復方法の技術的な意義は、電気的な衝撃によってゲート絶縁膜のリークパスを修復することにあるから、ゲート絶縁膜に所望の電気的衝撃を与えることができる構成であれば、図４にて示した構成に限られず、どのような構成を用いても良い。
【００７２】
また、本実施の形態においては、電界効果型トランジスタのみをその対象としているが、本発明はこれに限られない。リーク電流が問題となるような半導体素子に対して適宜用いることができる。例えば、ダイオードやバイポーラ型トランジスタ等に適用しても良い。この意味において、本発明の適用対象は回路を構成する素子全般であると言える。
【００７３】
本実施の形態は、実施の形態１と適宜組み合わせて用いることができる。特に、ゲート‐ソース（又はドレイン）間への電圧印加と、ソース‐ドレイン間への電圧印加を組み合わせて用いることにより、リーク電流を著しく低減することができる。
【００７４】
（実施の形態３）
本実施の形態では、本発明の修復方法を用いて電子回路を修復する場合の一例について、図５を用いて以下に説明する。なお、本実施の形態では、対象となる回路としてカレントミラー回路を挙げるが、本発明が適用できる電子回路はこれに限定されるものではない。
【００７５】
図５（Ａ）に、カレントミラー回路が用いられたフォトＩＣの構成の一例を示す。図５（Ａ）に示すフォトＩＣ５００は、光電変換素子５０２と、トランジスタで構成されるカレントミラー回路５０８とを有し、カレントミラー回路５０８は少なくともトランジスタ５０４と、ダイオード接続されたトランジスタ５０６とで構成される。なお、本実施形態においてカレントミラー回路５０８を構成するトランジスタは、ｎチャネル型トランジスタであっても、ｐチャネル型トランジスタであっても構わないが、ここでは、ｎチャネル型トランジスタの例を示す。また、フォトＩＣは、光電変換装置とも言う。
【００７６】
端子５１０は、光電変換素子５０２を介してトランジスタ５０６のゲート電極及び第１の電極（ソース電極又はドレイン電極の一方）と接続され、トランジスタ５０６の第２の電極（ソース電極又はドレイン電極の他方）は端子５１２と接続されている。また、端子５１０はトランジスタ５０４の第１の電極（ソース電極又はドレイン電極の一方）とも接続されている。一方、トランジスタ５０４の第２の電極（ソース電極又はドレイン電極の他方）は端子５１２と接続されている。なお、トランジスタ５０４のゲート電極はトランジスタ５０６のゲート電極と接続されている。
【００７７】
フォトＩＣ５００において、光電変換素子５０２に光が照射されると電子及び正孔が生じ、電流が発生する。なお、カレントミラー回路５０８は、光電変換素子５０２から得られた電流を増幅する働きを有する。本実施の形態にて示すフォトＩＣ５００では、トランジスタ５０４が一つの場合、即ち光電変換素子５０２から得られた電流を２倍に増幅する場合について示している。
【００７８】
さらに大きな電流を得たい場合には、ゲート電極がトランジスタ５０６のゲート電極に接続されたトランジスタ５０４からなるユニット５１４を、端子５１０と端子５１２との間に、並列に複数設けた構成を用いる。例えば、図５（Ｂ）に示すように、ユニット５１４の数をｎとすることで、光電変換素子５０２から得られる電流Ｉの約（ｎ＋１）倍の電流を、フォトＩＣ５００より出力することができる。光電変換素子５０２から得られた電流は照度依存性を有するため、照度すなわち照射された光を検出することが可能である。
【００７９】
図５（Ｂ）に示したカレントミラー回路中のトランジスタの修復は、端子５１０と端子５１２との間に電圧を印加することで行われる。ここで、光電変換素子５０２が形成された後で電圧を印加した場合には、光電変換素子５０２の修復を同時に行うことも可能である。端子５１０と端子５１２との間に電圧を印加すると、各ユニット５１４のトランジスタのソース電極及びドレイン電極の間に電圧が印加される。これにより、各ユニット５１４のトランジスタのチャネル形成領域を一度に修復することができる。
【００８０】
本実施の形態に示すように、所定の接続関係を有する回路において本発明を用いる場合には、トランジスタを一つ一つ修復する必要が無いため回路全体を効率よく修復することができる。特に、本実施の形態にて示したカレントミラー回路のように、素子が並列に接続されている場合には、電圧の制御が容易であるため、高効率且つ高精度な修復が実現できる。
【００８１】
本実施の形態は、実施の形態１及び２と適宜組み合わせて用いることができる。
【００８２】
（実施の形態４）
本実施の形態では、本発明の修復方法を用いて電子回路を修復する場合の一例について、図６を用いて以下に説明する。なお、本実施の形態では、対象となる回路として表示装置のアクティブマトリクス回路を挙げるが、本発明が適用できる電子回路はこれに限定されるものではない。
【００８３】
図６は、アクティブマトリクス回路の一部を示している。ここで、ソース信号線６００とゲート信号線６０２にはトランジスタ６０４が電気的に接続されている。より詳しくは、トランジスタ６０４のソース電極（又はドレイン電極）にはソース信号線６００が電気的に接続されており、トランジスタ６０４のゲート電極にはゲート信号線６０２が電気的に接続されている。なお、ここでは簡単のため、一画素に一つのトランジスタを有する構成を示したが、本発明の対象として用いることができるアクティブマトリクス回路はこれに限られない。また、図６では、９個の画素のみを抜き出して図示したが、実際のアクティブマトリクス回路における画素の数はこれに限られない。たとえば、ＶＧＡ方式では６４０×４８０（×３（ＲＧＢの場合））個、ＳＶＧＡ方式では８００×６００（×３（ＲＧＢの場合））個と、方式によって様々である。
【００８４】
また、その他の構成についても、図６の構成に限られるものではない。例えば、図６においてはソース信号線６００とゲート信号線６０２のみを示したが、電源線や容量線等を有する構成であっても良い。トランジスタに接続される素子についても、液晶素子や発光素子、容量素子等の様々な構成を適用することができる。
【００８５】
図６に示したアクティブマトリクス回路の修復は、少なくとも一組のソース信号線とゲート信号線を選択することにより行われる。つまり、一組のソース信号線とゲート信号線を選択し、該配線間に電圧を印加する。これにより、トランジスタのソース電極（又はドレイン電極）と、ゲート電極との間に電圧を印加することができる。つまり、ゲート絶縁膜の修復を行うことができる。
【００８６】
ここで、例えば、ソース信号線Ａとゲート信号線ａとを選択して、接続されたトランジスタの修復を行う場合について詳しく考えてみる。なお、ここでは便宜上、ソース信号線Ｘとゲート信号線ｙとに接続されたトランジスタを、Ｔｒ（Ｘｙ）と呼ぶことにする。つまり、ソース信号線Ａとゲート信号線ａとに接続されたトランジスタはＴｒ（Ａａ）である。
【００８７】
ソース信号線Ａを高電位、ゲート信号線ａを低電位とした場合、ソース電極（又はドレイン電極）からゲート絶縁膜中のリークパスを介してゲート電極へと電流が流れる。ただし、アクティブマトリクス回路の構成上、Ｔｒ（Ａａ）のみの修復を行うことは難しい。ソース信号線Ａ以外のソース信号線の電位を低電位とし、ゲート信号線ａ以外のゲート信号線の電位を高電位としても、多数のトランジスタのソース電極（又はドレイン電極）とゲート電極との間に電位差が生じてしまうためである。しかし、このようなアクティブマトリクス回路の構成を利用して、より効率的な修復が可能である。
【００８８】
効率的な修復方法の一例としては、行毎若しくは列毎に修復を行う方法が挙げられる。ソース信号線Ａを高電位、ゲート信号線ａを低電位として、行毎に修復を行う場合には、ソース信号線Ｂ及びソース信号線Ｃ、ゲート信号線ｂ及びゲート信号線ｃをすべて高電位とする。これにより、ゲート信号線ａに接続されたＴｒ（Ａａ）、Ｔｒ（Ｂａ）、Ｔｒ（Ｃａ）についての修復が行われる。行毎に修復を行う場合には、このように、あるゲート信号線のみを、他のすべてのゲート信号線及びソース信号線と異なる電位にしてやればよい。同様に、列ごとに修復を行う場合には、あるソース信号線のみを、他のすべてのゲート信号線及びソース信号線と異なる電位にすればよい。
【００８９】
本実施の形態に示すように、所定の接続関係を有する回路において本発明を用いる場合には、トランジスタを一つ一つ修復する必要が無いため回路全体を効率よく修復することができる。特に、本実施の形態にて示したアクティブマトリクス回路のような接続関係を有する場合には、行毎、列毎に修復を行うことができるため、効率よく修復することができる。また、電圧の制御も容易であるから、高精度な修復が実現できる。
【００９０】
本実施の形態は、実施の形態１乃至３と適宜組み合わせて用いることができる。
【００９１】
（実施の形態５）
本実施の形態では、本発明の修復方法を用いた半導体装置の作製方法について、図７乃至９を用いて以下に説明する。なお、本実施の形態では、表示装置等に用いることができる半導体装置の作製方法について説明するが、本発明を用いて作製することができる半導体装置はこれに限られない。
【００９２】
まず、図７（Ａ）に示すように、基板７００上に下地膜７０２を成膜する。基板７００としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、ＰＥＴ、ＰＥＳ、ＰＥＮに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることも可能である。
【００９３】
下地膜７０２は基板７００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を与えることを防止するために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑制することができる窒化珪素や、窒素を含む酸化珪素といった絶縁性材料を用いて形成する。本実施の形態では、プラズマＣＶＤ法を用いて窒素を含む酸化珪素膜を１０ｎｍ〜４００ｎｍ（好ましくは５０ｎｍ〜３００ｎｍ）の膜厚になるように形成する。
【００９４】
次に下地膜７０２上に半導体膜７０４を形成する。半導体膜７０４の膜厚は２５ｎｍ〜１００ｎｍ（好ましくは３０ｎｍ〜６０ｎｍ）とする。なお半導体膜７０４は、非晶質半導体であっても良いし、多結晶半導体であっても良い。また半導体としては、シリコン（Ｓｉ）だけではなくシリコンゲルマニウム（ＳｉＧｅ）等を用いることもできる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｍ％程度であることが好ましい。
【００９５】
次に、図７（Ｂ）に示すように、半導体膜７０４に線状レーザー７０８を照射し、結晶化を行なう。本実施の形態のようなレーザー結晶化を行なう場合には、レーザーに対する半導体膜７０４の耐性を高めるために、５００℃、１時間程度の加熱処理工程をレーザー結晶化の工程の前に加えてもよい。
【００９６】
レーザー結晶化の工程には、例えば、連続発振のレーザー（ＣＷレーザー）や、擬似的なＣＷレーザー（発振周波数が１０ＭＨｚ以上、好ましくは８０ＭＨｚ以上のパルス発振レーザー）等を用いることができる。
【００９７】
具体的には、連続発振のレーザーとして、Ａｒレーザー、Ｋｒレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、ヘリウムカドミウムレーザー等が挙げられる。
【００９８】
また擬似的なＣＷレーザーとして、Ａｒレーザー、Ｋｒレーザー、エキシマレーザー、ＣＯ２レーザー、ＹＡＧレーザー、ＹＶＯ４レーザー、ＹＬＦレーザー、ＹＡｌＯ３レーザー、ＧｄＶＯ４レーザー、Ｙ２Ｏ３レーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのようなパルス発振レーザー等が挙げられる。
【００９９】
このようなパルス発振レーザーは、発振周波数を増加させると、連続発振レーザーと同等の効果を示すようになる。
【０１００】
例えば連続発振が可能な固体レーザーを用いる場合、基本波の第２高調波乃至第４高調波を照射することで、大粒径の結晶を得ることができる。代表的には、ＹＡＧレーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。パワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）とすれば良い。
【０１０１】
上述の如き半導体膜７０４へのレーザー光の照射により、結晶性がより高められた結晶性半導体膜７１０が形成される。
【０１０２】
次に、図７（Ｃ）に示すように結晶性半導体膜７１０を選択的にエッチングすることで、島状半導体膜７１２、７１４、７１６を形成する。
【０１０３】
次に、島状半導体膜７１２、７１４、７１６のそれぞれに、しきい値制御のための不純物元素を導入する。本実施の形態においてはジボラン（Ｂ２Ｈ６）をドープすることによってボロン（Ｂ）を導入する。
【０１０４】
次に、島状半導体膜７１２、７１４、７１６を覆うように絶縁膜７１８を形成する。絶縁膜７１８としては、例えば酸化珪素、窒化珪素、または窒素を含んだ酸化珪素（ＳｉＯｘＮｙ：ｘ＞ｙ＞０）等を用いることができる。また、成膜方法としては、プラズマＣＶＤ法や、スパッタ法などを用いることができる。
【０１０５】
次に、絶縁膜７１８上に第１の導電膜７２０、第２の導電膜７２２を成膜した後、当該導電膜７２０、７２２を選択的にエッチングすることで、ゲート電極７３６、７３８、７４０を形成する（図７（Ｄ）、図８参照）。
【０１０６】
第１の導電膜７２０、第２の導電膜７２２としては、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）から選択された一つ又は複数の元素、または、前記元素を成分として含有する化合物や合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、アルミネオジム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組み合わせた物質などを用いることができる。その他にも、シリサイド（例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイド）や、窒素を含有する化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン）、リン（Ｐ）等の不純物元素をドーピングしたシリコン（Ｓｉ）等を用いてもよい。なお、本実施の形態においては、第１の導電膜７２０、第２の導電膜７２２の二層構造としたが、単層でも良いし、三層以上の積層構造であっても良い。
【０１０７】
本実施の形態では、ゲート電極７３６、７３８、７４０は以下のようにして形成される。まず、第１の導電膜７２０として、例えば窒化タンタル膜を１０〜５０ｎｍ、代表的には３０ｎｍの膜厚で形成する。そして、第１の導電膜７２０上に第２の導電膜７２２として、例えばタングステン膜を２００〜４００ｎｍ、代表的には３７０ｎｍの膜厚で形成し、第１の導電膜７２０及び第２の導電膜７２２の積層膜を形成する（図７（Ｄ）参照）。
【０１０８】
次に、第２の導電膜７２２を異方性エッチングによりパターニングし、上層ゲート電極７２４、７２６、７２８を形成する（図８（Ａ）参照）。次いで、第１の導電膜７２０を等方性エッチングによりパターニングし、下層ゲート電極７３０、７３２、７３４を形成する（図８（Ｂ）参照）。以上の工程によりゲート電極７３６、７３８、７４０が形成される。
【０１０９】
ゲート電極７３６、７３８、７４０は、ゲート配線の一部として形成してもよいし、別に形成したゲート配線にゲート電極７３６、７３８、７４０を接続する構成としてもよい。
【０１１０】
そして、ゲート電極７３６、７３８、７４０や、選択的に形成したレジスト等をマスクとして用い、島状半導体膜７１２、７１４、７１６のそれぞれに導電性（ｎ型またはｐ型の導電性）を付与する不純物を添加して、ソース領域、ドレイン領域、低濃度不純物領域等を形成する。
【０１１１】
まず、フォスフィン（ＰＨ３）を用いて、リン（Ｐ）を島状半導体膜７１２、７１６に導入する。導入の条件として、加速電圧を６０〜１２０ｋＶ、ドーズ量を１×１０１３〜１×１０１５ｃｍ−２とすることが好ましい。この不純物導入によって、後のｎチャネル型ＴＦＴ７７８及び７８２のチャネル形成領域７４２及び７４８が形成される（図８（Ｃ）参照）。
【０１１２】
また、ジボラン（Ｂ２Ｈ６）を用いて島状半導体膜７１４にボロン（Ｂ）を導入する。導入の条件として、印加電圧６０〜１００ｋＶ、ドーズ量１×１０１３〜５×１０１５ｃｍ−２とすることが好ましい。これにより、後のｐチャネル型ＴＦＴ７８０のソース領域またはドレイン領域７４４、及びチャネル形成領域７４６が形成される（図８（Ｃ）参照）。
【０１１３】
次に、絶縁膜７１８を選択的にエッチングしてゲート絶縁膜７５０、７５２、７５４を形成する。
【０１１４】
ゲート絶縁膜７５０、７５２、７５４を形成した後、ｎチャネル型ＴＦＴ７７８及び７８２となる島状半導体膜中に、フォスフィン（ＰＨ３）を用いて、印加電圧４０〜８０ｋＶ、ドーズ量１．０×１０１５〜２．５×１０１６ｃｍ−２でリン（Ｐ）を導入する。これによりｎチャネル型ＴＦＴの低濃度不純物領域７５８、７６２、及びソース領域またはドレイン領域７５６、７６０が形成される（図９（Ａ）参照）。
【０１１５】
本実施の形態においては、ソース領域又はドレイン領域７５６、７６０のそれぞれに１×１０１９〜５×１０２１ｃｍ−３の濃度でリン（Ｐ）が含まれる。また、低濃度不純物領域７５８、７６２のそれぞれに１×１０１８〜５×１０１９ｃｍ−３の濃度でリン（Ｐ）が含まれる。さらに、ソース領域又はドレイン領域７４４には、１×１０１９〜５×１０２１ｃｍ−３の濃度でボロン（Ｂ）が含まれる。
【０１１６】
次に、島状半導体膜７１２、７１４、７１６、ゲート電極７３６、７３８、７４０を覆うように、第１層間絶縁膜７６４を形成する（図９（Ｂ）参照）。
【０１１７】
第１層間絶縁膜７６４としては、プラズマＣＶＤ法またはスパッタ法を用いて、シリコンを含む絶縁膜、例えば酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜（ＳｉＯｘＮｙ：ｘ＞ｙ＞０）などを単層もしくは積層して形成することが好ましい。勿論、第１層間絶縁膜７６４の作製方法及び材料は上記に限定されるものではない。例えば、他の絶縁膜を単層または積層構造として用いても良い。
【０１１８】
次に、第１層間絶縁膜７６４を覆って、平坦化膜として機能する第２層間絶縁膜７６６を形成する（図９（Ｃ）参照）。
【０１１９】
第２層間絶縁膜７６６としては、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、珪素（Ｓｉ）と酸素（Ｏ）との結合（Ｓｉ−Ｏ−Ｓｉ結合）で骨格構造が構成されるシロキサン等を用いることができる。第２層間絶縁膜７６６は、単層構造としても良いし、積層構造としても良い。感光性の有機材料としては、ポジ型感光性有機樹脂やネガ型感光性有機樹脂を用いることができる。
【０１２０】
本実施の形態では、第２層間絶縁膜７６６としてシロキサンをスピンコート法で形成する。
【０１２１】
次に、第１層間絶縁膜７６４及び第２層間絶縁膜７６６をエッチングして、島状半導体膜７１２、７１４、７１６に到達するコンタクトホールを形成する。
【０１２２】
なお、第２層間絶縁膜７６６上に第３層間絶縁膜を形成し、第１層間絶縁膜乃至第３層間絶縁膜にコンタクトホールを形成してもよい。第３層間絶縁膜としては、水分や酸素などを透過させにくい膜を用いることが好ましい。代表的には、スパッタ法またはＣＶＤ法により形成される窒化珪素膜、酸化珪素膜、酸素を含む窒化珪素膜（ＳｉＮｘＯｙ膜：ｘ＞ｙ＞０、またはＳｉＯｘＮｙ膜：ｘ＞ｙ＞０）、炭素を主成分とする薄膜（例えばＤＬＣ膜、ＣＮ膜）等を用いることができる。
【０１２３】
第２層間絶縁膜７６６上にコンタクトホールを介して、第３の導電膜を形成し、当該第３の導電膜を選択的にエッチングして、電極または配線７６８、７７０、７７２、７７４、７７６を形成する。
【０１２４】
第３の導電膜としては、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マグネシウム（Ｍｇ）、スカンジウム（Ｓｃ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）から選択された一つ又は複数の元素、または、前記元素を成分として含有する化合物や合金材料（例えば、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を添加したインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、アルミネオジム（Ａｌ−Ｎｄ）、マグネシウム銀（Ｍｇ−Ａｇ）など）、もしくは、これらの化合物を組み合わせた物質などを用いることができる。その他にも、シリサイド（例えば、アルミシリコン、モリブデンシリコン、ニッケルシリサイド）や、窒素を含有する化合物（例えば、窒化チタン、窒化タンタル、窒化モリブデン）、リン（Ｐ）等の不純物元素をドーピングしたシリコン（Ｓｉ）等を用いてもよい。
【０１２５】
本実施の形態では、チタン膜（Ｔｉ）、窒化チタン膜、シリコン−アルミニウム合金膜（Ａｌ−Ｓｉ）、チタン膜（Ｔｉ）をそれぞれ６０ｎｍ、４０ｎｍ、３００ｎｍ、１００ｎｍに積層したのち、所望の形状になるように選択的にエッチングして電極または配線７６８、７７０、７７２、７７４、７７６を形成する。
【０１２６】
なお、電極または配線７６８、７７０、７７２、７７４、７７６を、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、鉄（Ｆｅ）のうち少なくとも１種の元素、及び炭素（Ｃ）を含むアルミニウム合金膜で形成してもよい。このようなアルミニウム合金膜を用いることにより、電極等がシリコン（Ｓｉ）と接触した場合にも、シリコンと電極材料の相互拡散を防止できるという利点がある。また、このようなアルミニウム合金膜は、透明導電膜、例えばインジウム錫酸化物（ＩＴＯ）を用いて形成された導電膜と接触しても酸化還元反応が起こらないという特徴を有し、両者を直接接触させることが可能である。さらに、このようなアルミニウム合金膜は、比抵抗が小さく、耐熱性にも優れているので、配線材料としては好適である。
【０１２７】
また、電極または配線７６８、７７０、７７２、７７４、７７６としては、電極と配線とを同時に形成した構成を用いても良いし、電極と配線とを別々に形成してそれらを接続させた構成を用いても良い。
【０１２８】
上記一連の工程によってｎチャネル型ＴＦＴ７７８及びｐチャネル型ＴＦＴ７８０を含むＣＭＯＳ回路７８４、及びｎチャネル型ＴＦＴ７８２を含む半導体装置を形成することができる（図９（Ｃ）参照）。なお、本発明の半導体装置の作製方法は、上述の作製工程に限定されない。例えば、非晶質半導体膜を用いたＴＦＴ、単結晶半導体膜を用いたＴＦＴを形成する工程を採用しても良い。また、トップゲート型のＴＦＴに限られず、ボトムゲート型のＴＦＴ用いることとしても良い。
【０１２９】
なお、本実施の形態において、半導体装置を表示装置に用いる場合を想定して、駆動回路を一体で有する構成について説明した。しかしながら、本発明はこれに限られず、駆動回路を別に設ける構成としても良い。例えば、駆動回路（もしくはその一部）を単結晶基板上に形成し、そのＩＣチップをＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）で接続してガラス基板上に配置してもよい。また、ＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏ  Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続してもよい。
【０１３０】
上記の工程によって半導体装置を作製した後に、本発明の修復方法を適用することができる。なお、修復方法の詳細については、実施の形態１乃至４を参照することができるため、ここでは省略する。
【０１３１】
本実施の形態に示すように、本発明の修復方法を用いて半導体装置を作製することで、リーク電流を低減し、寿命を向上した半導体装置を提供することができる。また、リーク電流を低減することにより、消費電力を低減することもできる。
【０１３２】
なお、本発明が対象とする半導体装置は表示装置に限定されない。リーク電流が問題となる半導体装置であれば、どのような半導体装置に対しても本発明を適用することができる。本発明を用いて作製することができる表示装置の一例としては、液晶表示装置、エレクトロルミセッセンス表示装置、マイクロカプセルを用いた電子ペーパー等が挙げられる。
【０１３３】
本実施の形態は、実施の形態１乃至４と、適宜組み合わせて用いることができる。
【０１３４】
（実施の形態６）
本発明の表示装置を用いた電子機器について、図１０を参照して説明する。
【０１３５】
本発明の修復方法を用いて作製される電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。
【０１３６】
図１０（Ａ）はテレビ受像器又はパーソナルコンピュータのモニタである。筺体１００１、支持台１００２、表示部１００３、スピーカー部１００４、ビデオ入力端子１００５等を含む。表示部１００３には、本発明の修復方法を用いて作製された表示装置が用いられている。また、図示しないが、演算装置等の半導体装置に対して本発明の修復方法を適用することもできる。本発明により、消費電力が小さく信頼性の高いテレビ受像器又はパーソナルコンピュータのモニタを提供することができる。
【０１３７】
図１０（Ｂ）はデジタルカメラである。本体１０１１の正面部分には受像部１０１３が設けられており、本体１０１１の上面部分にはシャッターボタン１０１６が設けられている。また、本体１０１１の背面部分には、表示部１０１２、操作キー１０１４、及び外部接続ポート１０１５が設けられている。表示部１０１２には、本発明の修復方法を用いて作製された表示装置が用いられている。また、図示しないが、演算装置等の半導体装置に対して本発明の修復方法を適用することもできる。本発明により、消費電力が小さく信頼性の高いデジタルカメラを提供することができる。
【０１３８】
図１０（Ｃ）はノート型パーソナルコンピュータである。本体１０２１には、キーボード１０２４、外部接続ポート１０２５、ポインティングデバイス１０２６が設けられている。また、本体１０２１には、表示部１０２３を有する筐体１０２２が取り付けられている。表示部１０２３には、本発明の修復方法を用いて作製された表示装置が用いられている。また、図示しないが、演算装置等の半導体装置に対して本発明の修復方法を適用することもできる。本発明により、消費電力が小さく信頼性の高いノート型パーソナルコンピュータを提供することができる。
【０１３９】
図１０（Ｄ）はモバイルコンピュータであり、本体１０３１、表示部１０３２、スイッチ１０３３、操作キー１０３４、赤外線ポート１０３５等を含む。表示部１０３２にはアクティブマトリクス表示装置が設けられている。表示部１０３２には、本発明の修復方法を用いて作製された表示装置が用いられている。また、図示しないが、演算装置等の半導体装置に対して本発明の修復方法を適用することもできる。本発明により、消費電力が小さく信頼性の高いモバイルコンピュータを提供することができる。
【０１４０】
図１０（Ｅ）は画像再生装置である。本体１０４１には、表示部Ｂ１０４４、記録媒体読み込み部１０４５及び操作キー１０４６が設けられている。また、本体１０４１には、スピーカー部１０４７及び表示部Ａ１０４３それぞれを有する筐体１０４２が取り付けられている。表示部Ａ１０４３及び表示部Ｂ１０４４それぞれには、本発明の修復方法を用いて作製された表示装置が用いられている。また、図示しないが、演算装置等の半導体装置に対して本発明の修復方法を適用することもできる。本発明により、消費電力が小さく信頼性の高い画像再生装置を提供することができる。
【０１４１】
図１０（Ｆ）は電子書籍である。本体１０５１には操作キー１０５３が設けられている。また、本体１０５１には複数の表示部１０５２が取り付けられている。表示部１０５２には、本発明の修復方法を用いて作製された表示装置が用いられている。また、図示しないが、演算装置等の半導体装置に対して本発明の修復方法を適用することもできる。本発明により、消費電力が小さく信頼性の高い電子書籍を提供することができる。
【０１４２】
図１０（Ｇ）はビデオカメラであり、本体１０６１には外部接続ポート１０６４、リモコン受信部１０６５、受像部１０６６、バッテリー１０６７、音声入力部１０６８、操作キー１０６９が設けられている、また、本体１０６１には、表示部１０６２を有する筐体１０６３が取り付けられている。表示部１０６２には、本発明の修復方法を用いて作製された表示装置が用いられている。また、図示しないが、演算装置等の半導体装置に対して本発明の修復方法を適用することもできる。本発明により、消費電力が小さく信頼性の高いビデオカメラを提供することができる。
【０１４３】
図１０（Ｈ）は携帯電話であり、本体１０７１、筐体１０７２、表示部１０７３、音声入力部１０７４、音声出力部１０７５、操作キー１０７６、外部接続ポート１０７７、アンテナ１０７８等を含む。表示部１０７３には、本発明の修復方法を用いて作製された表示装置が用いられている。また、図示しないが、演算装置等の半導体装置に対して本発明の修復方法を適用することもできる。本発明により、消費電力が小さく信頼性の高い携帯電話を提供することができる。
【０１４４】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。なお、本実施の形態は、実施の形態１乃至５と適宜組み合わせて用いることができる。
【実施例１】
【０１４５】
本実施例では、薄膜トランジスタに本発明の修復方法を適用した場合の効果について、図１１乃至１４に示す実験データを用いて詳細に説明する。なお、本実施例においては、電気パルスを印加した場合の修復の効果について示すが、本発明がこれに限られないことは前述の通りである。本発明は、所望の電気的衝撃を用いて実施することができる。
【０１４６】
本実施例において用いた薄膜トランジスタはｎ型であり、半導体膜としてはレーザー結晶化を施した結晶性珪素膜を用いている。チャネル長、チャネル幅は、それぞれ２０μｍ、２１μｍであった。また、本実施例において用いた薄膜トランジスタは、低濃度不純物領域（いわゆるＬＤＤ構造）を有するものであった。より詳細には、ゲート電極と重なる領域に低濃度不純物領域を有するものである。なお、低濃度不純物領域を有する場合にはホットキャリアの低減、リーク電流低減等の効果が得られるが、本発明は低濃度不純物領域を有する構成に限って適用されるものではない。
【０１４７】
ゲート絶縁膜としては、窒素を含んだ酸化珪素（ＳｉＯｘＮｙ：ｘ＞ｙ＞０）を用いた。ゲート絶縁膜の厚さを、２０ｎｍ、３０ｎｍ、４０ｎｍとして、それぞれの薄膜トランジスタにおける修復の効果を確認している。
【０１４８】
ゲート絶縁膜に電気的な衝撃を加える際には、ソース電極とドレイン電極を接地して、ゲート電極を所望の電位とする構成とした。具体的には、ゲート電極とソース電極（又はドレイン電極）との間の電圧を５Ｖ間隔で変化させて、ゲート絶縁膜の修復の効果を確認した。また、チャネル形成領域に電気的な衝撃を加える際には、ゲート電極とソース電極を接地して、ドレイン電極を所望の電位とする構成とした。具体的には、ソース電極とドレイン電極との間の電圧を５Ｖ間隔で変化させて、チャネル形成領域の修復の効果を確認した。
【０１４９】
なお、ゲート電極とソース電極を接地した場合には、純粋にチャネル形成領域のみに電気的な衝撃を加えることができないが、ゲート絶縁膜のリーク電流はチャネル形成領域のリーク電流と比較して十分に小さいため、本実施例の如き構成においては、チャネル形成領域のリーク電流が測定に係る電流の大部分を占めると考えられる。したがって、ここでは簡単のため、ゲート電極とソース電極を接地する構成を用いた。
【０１５０】
図１１（Ａ）、図１１（Ｂ）、及び図１２は、ゲート絶縁膜に加える電気的な衝撃を変化させた場合の、リーク電流の変化を示すものである。具体的には、横軸に修復時の印加電圧をとり、縦軸にリーク電流をとっている。リーク電流の測定は、修復時における電気的衝撃の印加と同様な方法を用いて行った。具体的には、ゲート絶縁膜のリーク電流を調べる場合には、ソース電極とドレイン電極を接地して、ゲート電極を所望の電位とする構成とした。図１１（Ａ）においては、ソース電極（又はドレイン電極）とゲート電極との間の電圧を１５Ｖに固定して、リーク電流の測定を行っている。同様に、図１１（Ｂ）においては２０Ｖ、図１２においては３０Ｖを印加して、リーク電流の測定を行った。
【０１５１】
図１１（Ａ）、図１１（Ｂ）、及び図１２からは、修復時の印加電圧を大きくするほど、リーク電流が低減する傾向にあることが読み取れる。ここで、図１１（Ａ）においては１５〜２０Ｖ付近、図１１（Ｂ）においては３０Ｖ付近、図１２においては４０Ｖ付近を、それぞれ、修復の効果を得ることができる電圧のしきい値とみなすことができる。
【０１５２】
ここで、上記のしきい値と、絶縁破壊電圧との関係を考えてみる。図１１（Ａ）においては、３５Ｖ付近でゲート絶縁膜が破壊されている。同様に、図１１（Ｂ）においては５０Ｖ付近、図１２においては６０Ｖ付近が絶縁破壊電圧である。ここで、しきい値の絶縁破壊電圧に対する比を考える。図１１（Ａ）においては、しきい値の絶縁破壊電圧に対する比は０．４３〜０．５７である。同様に図１１（Ｂ）では０．６、図１２では０．６７である。修復における電圧の変動幅が５Ｖであることによる誤差の存在を考慮すれば、ゲート絶縁膜の膜厚に係わらず、絶縁破壊電圧の６割程度の値をしきい値とみなすことができる。つまり、ゲート絶縁膜のリーク電流を効果的に低減するためには、絶縁破壊電圧の０．６倍以上１倍未満の電圧を印加すれば良いと考えられる。通常の使用において印加される電圧が１０Ｖ程度であることを考慮すれば、通常の使用状況を超えた電圧（例えば、絶縁破壊電圧の０．６倍以上１倍未満の電圧）を印加することが好ましい。
【０１５３】
図１３（Ａ）、図１３（Ｂ）、及び図１４は、チャネル形成領域に加える電気的な衝撃を変化させた場合の、リーク電流の変化を示すものである。具体的には、横軸に修復時の印加電圧をとり、縦軸にリーク電流をとっている。リーク電流の測定は、修復時における電気的衝撃の印加と同様な方法を用いて行った。具体的には、チャネル形成領域のリーク電流を調べる場合には、ゲート電極とソース電極を接地して、ドレイン電極を所望の電位とする構成とした。図１３（Ａ）、図１３（Ｂ）、図１４においては、ソース電極とドレイン電極との間の電圧を１０Ｖに固定して、リーク電流の測定を行っている。
【０１５４】
図１３（Ａ）、図１３（Ｂ）、及び図１４からは、修復時の印加電圧を大きくするほど、リーク電流が低減する傾向にあることが読み取れる。ここで、図１３（Ａ）、１３（Ｂ）、図１４のすべてにおいて、１５Ｖ付近が、修復の効果を得ることができる電圧のしきい値と考えられる。絶縁破壊電圧については、図１３（Ａ）では５５Ｖ、１３（Ｂ）及び図１４では８０Ｖである。このことから、少なくとも絶縁破壊電圧の３割程度の電圧を印加することにより、リーク電流低減の効果が得られることが分かる。つまり、チャネル形成領域のリーク電流を効果的に低減するためには、絶縁破壊電圧の０．３倍以上１倍未満の電圧を印加することが好ましい。
【０１５５】
なお、本実施例は電気的な衝撃としてパルスを印加した場合についての結果を示すものであるから、印加する電気的衝撃の条件が変化することにより（例えば、ＤＥ電圧を印加する等）敷地等の条件が変化する可能性もある。したがって、本発明は、本実施例の条件に限られるものではない。
【０１５６】
本実施例に示す条件等は、実施の形態１乃至６と適宜組み合わせて用いることができる。
【図面の簡単な説明】
【０１５７】
【図１】本発明の修復方法を示す図。
【図２】本発明の修復方法に係る回路図。
【図３】本発明の修復方法を示す図。
【図４】本発明の修復方法に係る回路図。
【図５】本発明の修復方法を適用できる回路の一例を示す図。
【図６】本発明の修復方法を適用できる回路の一例を示す図。
【図７】本発明の半導体装置の作製工程を示す図。
【図８】本発明の半導体装置の作製工程を示す図。
【図９】本発明の半導体装置の作製工程を示す図。
【図１０】本発明の半導体装置の作製工程を示す図。
【図１１】印加電圧とリーク電流との関係を示す図。
【図１２】印加電圧とリーク電流との関係を示す図。
【図１３】印加電圧とリーク電流との関係を示す図。
【図１４】印加電圧とリーク電流との関係を示す図。
【符号の説明】
【０１５８】
１００    基板
１０２    下地膜
１０４    半導体膜
１０６    ゲート絶縁膜
１０８    導電膜
１１０    導電膜
１１２    絶縁膜
１１４    絶縁膜
１１６    ドレイン電極
１１８    ドレイン電極
１２０    リークパス
１２２    絶縁化領域
２００    直流電圧源
２０２    抵抗
２０４    トランジスタ
２０６    スイッチ
２１０    直流電圧源
２１２    スイッチ
２１４    抵抗
２１６    容量
２１８    抵抗
２２０    スイッチ
２２２    トランジスタ
３００    チャネル形成領域
３１０    リークパス
３１２    絶縁化領域
４００    直流電圧源
４０２    抵抗
４０４    トランジスタ
４０６    スイッチ
４１０    直流電圧源
４１２    スイッチ
４１４    抵抗
４１６    容量
４１８    抵抗
４２０    スイッチ
４２２    トランジスタ
５００    フォトＩＣ
５０２    光電変換素子
５０４    トランジスタ
５０６    トランジスタ
５０８    カレントミラー回路
５１０    端子
５１２    端子
５１４    ユニット
６００    ソース信号線
６０２    ゲート信号線
６０４    トランジスタ
【図１】
2008300727.tif 000003
【図２】
2008300727.tif 000004
【図３】
2008300727.tif 000005
【図４】
2008300727.tif 000006
【図５】
2008300727.tif 000007
【図６】
2008300727.tif 000008
【図７】
2008300727.tif 000009
【図８】
2008300727.tif 000010
【図９】
2008300727.tif 000011
【図１０】
2008300727.tif 000012
【図１１】
2008300727.tif 000013
【図１２】
2008300727.tif 000014
【図１３】
2008300727.tif 000015
【図１４】
2008300727.tif 000016