(57)【要約】【課題】垂直型ＣＭＯＳイメージセンサ及びその製造方法を提供する。【解決手段】基板内の所定の深さに垂直に形成された複数のフォトダイオードと、複数のフォトダイオードに対応して形成され、フォトダイオードから発生する信号を伝送する複数の信号処理素子と、を備え、信号処理素子は、対応するフォトダイオードと実質的に同じ平面に形成されたことを特徴とする垂直型ＣＭＯＳイメージセンサである。【選択図】図２
2008300835.tif 000002
【特許請求の範囲】
【請求項１】
基板内の所定の深さに垂直に形成された複数のフォトダイオードと、
前記複数のフォトダイオードに対応して形成され、前記フォトダイオードから発生する信号を伝送する複数の信号処理素子と、を備え、
前記信号処理素子は、対応する前記フォトダイオードと実質的に同じ平面に形成されたことを特徴とする垂直型ＣＭＯＳイメージセンサ。
【請求項２】
前記信号処理素子は、前記フォトダイオードからの電荷を伝送するフローティング拡散領域を備え、
前記フォトダイオードのｎ型ドーピング領域と前記フローティング拡散領域とは、それらの間の上方に配置されるトランスファゲートと共にトランスファトランジスタを形成することを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
前記複数のフォトダイオードは、３個のフォトダイオードであることを特徴とする請求項１または２に記載のイメージセンサ。
【請求項４】
前記３個のフォトダイオードは、それぞれブルー、グリーン、レッド色度を検出する領域であることを特徴とする請求項３に記載のイメージセンサ。
【請求項５】
前記フォトダイオードは、前記ｎ型ドーピング領域とその周囲のｐ型領域とで構成され、前記フローティング拡散領域は、ｎ＋型ドーピング領域であることを特徴とする請求項２ないし４のうちいずれか一項に記載のイメージセンサ。
【請求項６】
前記複数のフォトダイオードの各ｎ型ドーピング領域は、前記基板の同じ領域に垂直に形成されたことを特徴とする請求項２ないし５のうちいずれか一項に記載のイメージセンサ。
【請求項７】
基板上にｐ型ドーピング層とｎ型ドーピング層とが交互に形成されたエピタキシー層を形成する第１工程と、
前記エピタキシー層の上方からｐ型不純物を注入して垂直に形成された複数のフォトダイオード領域、及び前記複数のフォトダイオード領域とそれぞれ連結される複数の信号処理素子領域を画定する第２工程と、
前記エピタキシー層の第１表面から最初のフォトダイオード領域を備える第１フォトダイオードと連結される信号処理素子領域をｎ＋ドーピングする第３工程と、
前記エピタキシー層の第１表面から二番目のフォトダイオード領域を備える第２フォトダイオードと連結される信号処理領域をエッチングして、前記二番目のｎ型ドーピング層の一部を露出させる第２表面を形成する第４工程と、
前記第２表面で前記信号処理素子領域をｎ＋ドーピングする第５工程と、を含むことを特徴とする垂直型ＣＭＯＳイメージセンサの製造方法。
【請求項８】
前記エピタキシー層は、シリコン層であることを特徴とする請求項７に記載の垂直型ＣＭＯＳイメージセンサの製造方法。
【請求項９】
前記基板の第１表面から三番目のフォトダイオード領域を備える第３フォトダイオードと連結される信号処理領域をエッチングして、前記三番目のｎ型ドーピング層の一部を露出させる第３表面を形成する工程と、
前記第３表面で前記信号処理素子領域をｎ＋ドーピングする工程と、をさらに含むことを特徴とする請求項７または８に記載の垂直型ＣＭＯＳイメージセンサの製造方法。
【請求項１０】
前記第２工程は、前記第１表面に形成される信号処理素子領域と、前記第２表面に形成される信号処理素子領域と、前記第３表面に形成される信号処理素子領域とを画定することを特徴とする請求項９に記載の垂直型ＣＭＯＳイメージセンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、垂直に形成されたＣＭＯＳ（Ｃｏｍｐｌｉｍｅｎｔａｒｙ  ＭｅｔａｌＯｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサ及びその製造方法に関する。
【背景技術】
【０００２】
イメージセンサは、光を感知して電気的な信号に変換する光電変換素子である。一般的なイメージセンサは、半導体基板上にアレイ状に配置される複数個の単位画素を備える。それぞれの単位画素は、フォトダイオード及びトランジスタを備える。前記フォトダイオードは、外部から光を感知して光電荷を生成して保存する。前記トランジスタは、生成された光電荷の電荷量に応じた電気的な信号を出力する。
【０００３】
ＣＭＯＳイメージセンサは、光信号を受信して保存できるフォトダイオードを備え、また、光信号を制御または処理できる制御素子を使用してイメージを作り出すことができる。制御素子は、ＣＭＯＳ製造技術を利用して製造できるので、ＣＭＯＳイメージセンサは、その製造工程が単純であるという長所を有し、さらに、色々な信号処理素子と共に一つのチップに製造できるという長所を有している。
【０００４】
従来のＣＭＯＳイメージセンサは、フォトダイオード上に特定の波長を選択するカラーフィルタを備える。このカラーフィルタは、フォトダイオードに入射される光の約２／３を吸収するので、前記フォトダイオードに伝達される光の量が減少し、したがって、イメージセンサの感度が低下する。
【０００５】
特許文献１には、カラーフィルタを使用しないＣＭＯＳイメージセンサが開示されている。この特許文献１に開示されたＣＭＯＳイメージセンサは、垂直に形成されたフォトダイオードから電気的信号を出力する信号処理配線が複雑であり、製造工程が複雑でありうる。
【特許文献１】米国特許出願第２００５／０１９４６５３号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、前記従来技術の問題点を改善するためのものであって、垂直に形成されたフォトダイオードと連結される信号処理制御素子を単純化したＣＭＯＳイメージセンサを提供するところにある。
【０００７】
本発明の他の目的は、前記ＣＭＯＳイメージセンサを製造する方法を提供するところにある。
【課題を解決するための手段】
【０００８】
前記目的を達成するために、本発明による垂直型ＣＭＯＳイメージセンサは、基板内の所定の深さに垂直に形成された複数のフォトダイオードと、前記複数のフォトダイオードに対応して形成され、前記フォトダイオードから発生する信号を伝送する複数の信号処理素子と、を備え、前記信号処理素子は、対応する前記フォトダイオードと実質的に同じ平面に形成されたことを特徴とする。
【０００９】
本発明によれば、前記信号処理素子は、前記フォトダイオードからの電荷を伝送するフローティング拡散領域を備え、前記フォトダイオードのｎ型ドーピング領域と前記フローティング拡散領域とは、それらの間の上方に配置されるトランスファゲートと共にトランスファトランジスタを形成する。
【００１０】
本発明の一例によれば、前記複数のフォトダイオードは、３個のフォトダイオードである。
【００１１】
前記３個のフォトダイオードは、それぞれブルー、グリーン、レッド色度を検出する領域でありうる。
【００１２】
本発明によれば、前記フォトダイオードは、前記ｎ型ドーピング領域とその周囲のｐ型領域とで構成され、前記フローティング拡散領域は、ｎ＋型ドーピング領域である。
【００１３】
本発明によれば、前記複数のフォトダイオードの各ｎ型ドーピング領域は、前記基板の同じ領域に垂直に形成される。
【００１４】
前記他の目的を達成するために、本発明による垂直型ＣＭＯＳイメージセンサの製造方法は、基板上にｐ型ドーピング層とｎ型ドーピング層とが交互に形成されたエピタキシー層を形成する第１工程と、前記エピタキシー層の上方からｐ型不純物を注入して垂直に形成された複数のフォトダイオード領域、及び前記複数のフォトダイオード領域とそれぞれ連結される複数の信号処理素子領域を画定する第２工程と、前記エピタキシー層の第１表面から最初のフォトダイオード領域を備える第１フォトダイオードと連結される信号処理素子領域をｎ＋ドーピングする第３工程と、前記エピタキシー層の第１表面から二番目のフォトダイオード領域を備える第２フォトダイオードと連結される信号処理領域をエッチングして、前記二番目のｎ型ドーピング層の一部を露出させる第２表面を形成する第４工程と、前記第２表面で前記信号処理素子領域をｎ＋ドーピングする第５工程と、を含むことを特徴とする。
【００１５】
前記エピタキシー層は、シリコン層でありうる。
【００１６】
本発明によれば、前記基板の第１表面から三番目のフォトダイオード領域を備える第３フォトダイオードと連結される信号処理領域をエッチングして、前記三番目のｎ型ドーピング層の一部を露出させる第３表面を形成する工程と、前記第３表面で前記信号処理素子領域をｎ＋ドーピングする工程と、をさらに含む。
【００１７】
本発明によれば、前記第２工程は、前記第１表面に形成される信号処理素子領域と、前記第２表面に形成される信号処理素子領域と、前記第３表面に形成される信号処理素子領域とを画定する。
【発明の効果】
【００１８】
本発明による垂直型ＣＭＯＳイメージセンサは、一つのフォトダイオード領域に３個のピクセルの光を検出するので、単位面積当たり光検出効率が高い。また、カラーフィルタを使用しないので、光感度が向上し、ダイナミックレンジが広い。また、信号処理領域とフォトダイオード領域とが同じ平面に形成されるので、それらの信号処理領域とフォトダイオード領域とを連結するための配線が不要であるので、コンパクトなＣＭＯＳイメージセンサの製造が可能になる。
【００１９】
本発明の垂直型ＣＭＯＳイメージセンサは、一回のエピタキシャル工程とｐ型注入とで素子領域を形成するので、工程が簡単である。
【発明を実施するための最良の形態】
【００２０】
以下、添付された図面を参照して、本発明の望ましい実施形態による垂直型ＣＭＯＳイメージセンサ及びその製造方法を詳細に説明する。
【００２１】
図１は、本発明の一実施形態による垂直型ＣＭＯＳイメージセンサの平面図であり、説明のために、マイクロレンズ及び前記マイクロレンズと基板との間の配線は省略した。
【００２２】
図１に示すように、シリコン基板１０には、フォトダイオードが形成されるフォトダイオード領域Ｐと、前記フォトダイオード領域Ｐと連結される信号処理領域Ｓ１ないしＳ３とがある。信号処理領域Ｓ１ないしＳ３は、基板１０の表面に形成された第１領域Ｓ１と、前記基板１０の表面から所定の深さで形成された第２領域Ｓ２と、前記基板１０の表面から所定の深さで形成された第３領域Ｓ３と、を備える。
【００２３】
図２及び図３は、それぞれ図１のＩＩ−ＩＩ、ＩＩＩ−ＩＩＩ線の断面図である。
【００２４】
図１及び図２に示すように、基板１０は、ｐ型不純物でドーピングされたシリコン基板１０であり、フォトダイオード領域Ｐには、基板１０の第１表面１１からそれぞれ第１ないし第３深さｄ１ないしｄ３で形成され、ｎ型不純物でドーピングされた３個の領域Ｐ１ないしＰ３が形成されている。前記ｎ型ドーピング領域Ｐ１ないしＰ３は、基板１０の第１表面１１からそれぞれ約０．２μｍ、０．６μｍ、２μｍの深さで形成される。この深さは、それぞれ基板１０の第１表面１１からブルー波長、グリーン波長、レッド波長が多く吸収される領域である。
【００２５】
前記ｎ型ドーピング領域Ｐ１ないしＰ３は、それぞれその周囲のｐ型領域と共に第１ないし第３フォトダイオード２１，３１，４１を形成する。第１フォトダイオード２１は、ブルーフォトダイオードであり、第２フォトダイオード３１は、グリーンフォトダイオードであり、第３フォトダイオード４１は、レッドフォトダイオードでありうる。したがって、フォトダイオード２１，３１，４１は、それぞれｎ型ドーピング領域Ｐ１ないしＰ３とｐ型基板とが結合されたｐｎ接合ダイオードでありうる。
【００２６】
第１フォトダイオード２１のｎ型ドーピング領域Ｐ１の片側には、フローティング拡散領域２３が形成されており、フローティング拡散領域２３の側面には、リセット領域２５が形成されている。フローティング拡散領域２３とリセット領域２５とは、ｎ＋型ドーピングされた領域である。第１フォトダイオード２１のｎ型ドーピング領域Ｐ１とフローティング拡散領域２３との間の上方には、トランスファゲート２４が形成されており、領域Ｐ１、フローティング拡散領域２３及びトランスファゲート２４は、トランスファトランジスタを形成する。
【００２７】
フローティング拡散領域２３とリセット領域２５との間の上方には、リセットゲート２６が形成されており、フローティング拡散領域２３、リセット領域２５及びリセットゲート２６は、リセットトランジスタを形成する。図２には示していないが、第１フォトダイオード２１のｎ型ドーピング領域Ｐ１の片側には、信号処理制御素子としてドライブトランジスタと選択トランジスタとをさらに備える。
【００２８】
図４は、単位ピクセルの等価回路図であり、かかる等価回路図は、ＣＭＯＳイメージセンサの単位ピクセルであるブルーピクセル、グリーンピクセル及びレッドピクセルに適用される。図４に示すように、ＣＭＯＳイメージセンサのブルーピクセルは、フォトダイオードＰＤ、トランスファトランジスタＴｘ、リセットトランジスタＴｘ、ドライブトランジスタＤｘ及び選択トランジスタＳｘを備える。
【００２９】
フォトダイオードＰＤは、光エネルギーが提供されると、それによって電荷を生成する。トランスファトランジスタＴｘは、生成された電荷のフローティング拡散領域ＦＤへの伝送をトランスファゲートラインＴＧにより制御できる。リセットトランジスタＲｘは、入力電源ＶｄｄをリセットゲートラインＲＧにより制御してフローティング拡散領域ＦＤの電位をリセットさせる。ドライブトランジスタＤｘは、ソースフォロワ増幅器の役割を行える。選択トランジスタＳｘは、選択ゲートラインＳＧにより単位ピクセルを選択できるスイッチング素子である。入力電源Ｖｄｄは、ドライブトランジスタＤｘと選択トランジスタＳｘとを経て出力ラインＯＵＴに出力される。
【００３０】
再び図１及び図２に示すように、基板１０の第１表面１１から第２深さｄ２までエッチングされた第２表面１２で第２フォトダイオード３１のｎ型ドーピング領域Ｐ２の片側には、フローティング拡散領域３３が形成されており、フローティング拡散領域３３の側面には、リセット領域３５が形成されている。フローティング拡散領域３３とリセット領域３５とは、ｎ＋型ドーピングされた領域である。第２フォトダイオード３１のｎ型ドーピング領域Ｐ２とフローティング拡散領域３３との間の上方には、トランスファゲート３４が形成されており、領域Ｐ２、フローティング拡散領域３３及びトランスファゲート３４は、トランスファトランジスタを形成する。
【００３１】
フローティング拡散領域３３とリセット領域３５との間の上方には、リセットゲート３６が形成されており、フローティング拡散領域３３、リセット領域３５及びリセットゲート３６は、リセットトランジスタを形成する。図２には示していないが、第２フォトダイオード３１のｎ型ドーピング領域Ｐ２の片側には、信号処理制御素子としてドライブトランジスタと選択トランジスタとをさらに備える。
【００３２】
図１及び図３に示すように、第２深さｄ２までエッチングされた基板１０の第２表面１２よりさらに深い第３深さｄ３までエッチングされた基板１０の第３表面１３に、ｎ型不純物でドーピングされた領域Ｐ３が形成されている。領域Ｐ３とその周囲のｐ型領域とは、第３フォトダイオード４１を構成する。第３フォトダイオード４１のｎ型ドーピング領域Ｐ３の片側には、フローティング拡散領域４３が形成されており、フローティング拡散領域４３の側面には、リセット領域４５が形成されている。フローティング拡散領域４３とリセット領域４５とは、ｎ＋型ドーピングされた領域である。第３フォトダイオード４１とフローティング拡散領域４３との間の上方には、トランスファゲート４４が形成されており、領域Ｐ３、フローティング拡散領域４３及びトランスファゲート４４は、トランスファトランジスタを形成する。
【００３３】
フローティング拡散領域４３とリセット領域４５との間の上方には、リセットゲート４６が形成されており、フローティング拡散領域４３、リセット領域４５及びリセットゲート４６は、リセットトランジスタを形成する。図３には示していないが、第３フォトダイオード４１のｎ型ドーピング領域Ｐ３の片側には、信号処理制御素子としてドライブトランジスタと選択トランジスタとをさらに備える。
【００３４】
第１ないし第３フォトダイオード２１，３１，４１は、基板１０のほぼ同じ領域において垂直方向に並んで配置するように形成されている。各フォトダイオードに連結される信号処理素子は、実質的に対応するフォトダイオードと同じ平面にあり、それらの信号処理素子は、それぞれ露出された表面に形成されるので、従来のように外部連結のための垂直配線を必要としない。
【００３５】
図５Ａないし図５Ｄは、本発明の他の実施形態による垂直型ＣＭＯＳイメージセンサの製造方法を段階別に示す図面である。前記実施形態と実質的に同じ構成要素には同じ参照番号を使用し、詳細な説明は省略する。
【００３６】
図５Ａに示すように、基板１１０上にシリコン層をエピタキシャル成長させつつ、ｐドーピングとｎドーピングとを交互にしたエピタキシー層１１６を形成する。これにより、基板１１０上には、第１ないし第４ｐドーピング層１１１ないし１１４と、ｐドーピング層１１１ないし１１４の間に形成された第１ないし第３ｎドーピング層１２１ないし１２３とを備えるエピタキシー層１１６が形成される。第１ないし第３ｎドーピング層１２１ないし１２３は、第４ｐドーピング層１１４の第１表面１１からそれぞれ２μｍ、０．６μｍ、０．２μｍの深さで形成できる。前記深さは、エピタキシャル物質及びピクセルのカラーによって変わりうる。前記基板１１０は、前記エピタキシー層１１６と同じ格子定数を有する物質、例えば、シリコン基板でありうる。
【００３７】
かかるシリコンドーピング層は、ドーピング物質を交換しつつ一回のシリコンエピタキシャル工程で製造できるという長所がある。また、エピタキシー成長中にドーピング濃度の調節によりポテンシャルプロファイルを調節できるので、従来の注入及び熱処理によるドーピング層の形成よりさらに精密かつ再現性よくドーピング層を形成できる。
【００３８】
図５Ｂに示すように、フォトダイオード領域Ｐ、信号処理領域Ｓ１ないしＳ３の信号処理素子領域であるフローティング拡散領域２３，３３，４３（図５Ｄを参照）、及びリセット領域２５，３５，４５（図５Ｄを参照）を画定するために、それらの領域を除いたエピタキシー層１１６にｐ型導電性イオンを注入する。図５Ｂには信号処理領域Ｓ１，Ｓ２のみを示し、信号処理領域Ｓ３は図５Ｄを参照する。
【００３９】
前記フォトダイオード領域Ｐに画定されるｎ型ドーピング層Ｐ１，Ｐ２，Ｐ３は、エピタキシー層１１６の実質的に同じ領域に形成される。
【００４０】
次いで、信号処理領域Ｓ１のフローティング拡散領域２３とリセット領域２５とを第１表面１１からｎ＋イオン注入する。図５Ｂには示していないが、ドライブトランジスタと選択トランジスタとの電極領域も同じ方式でｐ型注入工程及びｎ＋イオン注入工程を行える。かかるｎ＋ドーピングは、フローティング拡散領域２３とリセット領域２５とのｎドーピングイオンの濃度を高めて、第１フォトダイオード２１で集まった電荷を電位差によりフローティング拡散領域２３とリセット領域２５とに移動させる。
【００４１】
フォトダイオード領域Ｐにおいて、第３ｎドーピング領域Ｐ１とその周囲のｐ型領域とは、第１フォトダイオード２１を形成し、第２ｎドーピング領域Ｐ２とその周囲のｐ型領域とは、第２フォトダイオード３１を形成し、第１ｎドーピング領域Ｐ３とその周囲のｐ型領域とは、第３フォトダイオード４１を形成する。それらの第１ないし第３フォトダイオード２１，３１，４１は、ｐｎ接合ダイオードとなりうる。
【００４２】
図５Ｃに示すように、フォトダイオード領域Ｐ、第１信号処理領域Ｓ１及び第３信号処理領域Ｓ３上に感光剤１３０を形成する。次いで、感光剤１３０で覆われていない第２信号処理領域Ｓ２をエッチングして、第２ｎドーピング層１２２の一部である第２表面１２が露出されるようにエピタキシー層１１６をエッチングする。次いで、第２信号処理領域Ｓ２のフローティング拡散領域３３とリセット領域３５とをｎ＋ドーピングする。図５Ｃには示していないが、第２信号処理領域Ｓ２のドライブトランジスタと選択トランジスタとの電極領域も同じ方式でｎ＋ドーピングを行える。
【００４３】
図５Ｄに示すように、フォトダイオード領域Ｐ、第１信号処理領域Ｓ１及び第２信号処理領域Ｓ２上に感光剤１４０を形成する。次いで、感光剤１４０で覆われていない領域である第３信号処理領域Ｓ３をエッチングして、第１ｎドーピング層１２１の一部である第３表面１３が露出されるようにエピタキシー層１１６をエッチングする。次いで、第３信号処理領域Ｓ３のフローティング拡散領域４３とリセット領域４５とをｎ＋ドーピングする。図５Ｄには示していないが、第３信号処理領域Ｓ３のドライブトランジスタと選択トランジスタとの電極領域も同じ方式でｎ＋ドーピングを行える。
【００４４】
次いで、エピタキシー層１１６上に誘電層と配線とを形成するのは、周知のＣＭＯＳ工程で行い、詳細な説明は省略する。
【００４５】
前記製造方法では、ｎ＋ドーピング工程とエッチング工程とを第１表面から順次に行ったが、必ずしもこれに限定するものではない。すなわち、第３信号処理領域のためのエッチング工程を第２信号処理領域のためのエッチング工程より先に行える。そして、ｎ＋ドーピング工程もエッチング工程をいずれも終えた後に行ってもよい。
【００４６】
本発明は、図面を参照して実施形態を参考にして説明されたが、これは、例示的なものに過ぎず、当業者ならば、これから多様な変形及び同様な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲により決まらねばならない。
【産業上の利用可能性】
【００４７】
本発明は、イメージセンサ関連の技術分野に適用可能である。
【図面の簡単な説明】
【００４８】
【図１】本発明の一実施形態による垂直型ＣＭＯＳイメージセンサの平面図である。
【図２】図１のＩＩ−ＩＩ線の断面図である。
【図３】図１のＩＩＩ−ＩＩＩ線の断面図である。
【図４】単位ピクセルの等価回路図である。
【図５Ａ】本発明の他の実施形態による垂直型ＣＭＯＳイメージセンサの製造方法を段階別に示す図面である。
【図５Ｂ】本発明の他の実施形態による垂直型ＣＭＯＳイメージセンサの製造方法を段階別に示す図面である。
【図５Ｃ】本発明の他の実施形態による垂直型ＣＭＯＳイメージセンサの製造方法を段階別に示す図面である。
【図５Ｄ】本発明の他の実施形態による垂直型ＣＭＯＳイメージセンサの製造方法を段階別に示す図面である。
【符号の説明】
【００４９】
１０    基板
１１    第１表面
１２    第２表面
２１    第１フォトダイオード
２３，３３    フローティング拡散領域
２４，３４    トランスファゲート
２５，３５    リセット領域
２６，３６    リセットゲート
３１    第２フォトダイオード
４１    第３フォトダイオード
ｄ１    第１深さ
ｄ２    第２深さ
ｄ３    第３深さ
Ｓ１    第１信号処理領域
Ｓ２    第２信号処理領域
Ｐ    フォトダイオード領域
Ｐ１，Ｐ２，Ｐ３    ｎ型ドーピング領域
【図１】
2008300835.tif 000003
【図２】
2008300835.tif 000004
【図３】
2008300835.tif 000005
【図４】
2008300835.tif 000006
【図５Ａ】
2008300835.tif 000007
【図５Ｂ】
2008300835.tif 000008
【図５Ｃ】
2008300835.tif 000009
【図５Ｄ】
2008300835.tif 000010