(57)【要約】【課題】放熱特性に優れた構成を有する半導体装置を提供する。【解決手段】シリコン基板３上にシリコン酸化膜４を介して半導体層５を形成したＳＯＩ基板２を、素子分離領域６により半導体層５を分離して素子形成領域５ａとする。素子形成領域５ａを包囲する素子分離領域６の辺部に上面からシリコン基板３の裏面まで貫通する貫通孔を形成し、内部に導体を埋め込み形成し埋め込み導体９を設ける。これにより、素子形成領域５ａに形成した半導体素子が発生する熱を素子分離領域６を介して埋め込み導体９により裏面側に放熱させる経路を形成する。【選択図】図１
2008258578.tif 000002
【特許請求の範囲】
【請求項１】
支持基板上に絶縁膜を介して形成された半導体層を備えたＳＯＩ（Silicon on Insulator）基板に対して前記半導体層に前記絶縁膜に達する素子分離領域を形成して島状の素子形成領域を設けるようにした半導体装置において、
前記素子形成領域の周囲に形成した前記素子分離領域中に上面から前記支持基板上の絶縁膜および前記支持基板を貫通して前記ＳＯＩ基板の裏面側に達するとともに熱伝導性が高くかつ導電性を有する熱伝導体を設けたことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記素子分離領域は、前記半導体層に前記絶縁膜に達するトレンチを形成して絶縁膜を埋め込むことで前記素子形成領域を設ける構成としたことを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記素子分離領域は、前記絶縁膜および前記支持基板を貫通して前記ＳＯＩ基板の裏面側に達するように形成されていることを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記半導体層は、第１の導電型に形成され、
前記素子分離領域は、前記半導体層に第２の導電型で前記絶縁膜に達するように不純物を導入して素子分離用拡散領域を形成する前記素子形成領域を設ける構成としたことを特徴とする半導体装置。
【請求項５】
請求項１ないし４のいずれかに記載の半導体装置において、
前記熱伝導体は、前記素子形成領域に形成した半導体素子の放熱が必要な前記素子分離領域に形成していることを特徴とする半導体装置。
【請求項６】
請求項１ないし５のいずれかに記載の半導体装置において、
前記熱伝導体を形成する素子分離領域は、前記素子形成領域を包囲するように形成されていることを特徴とする半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
前記熱伝導体は、前記素子形成領域の辺部に対応する部分に所定長さで形成されていることを特徴とする半導体装置。
【請求項８】
絶縁膜上に半導体層を備えた半導体基板に対して前記半導体層に表面から前記絶縁膜まで達する素子分離領域を形成して島状の素子形成領域を設けるようにした半導体装置において、
前記素子形成領域の周囲に形成した前記素子分離領域中に上面から前記絶縁膜を貫通して裏面側に達するように形成された熱伝導性が高くかつ導電性を有する熱伝導体を備えていることを特徴とする半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
前記素子分離領域は、前記半導体層に前記絶縁膜に達するトレンチを形成して絶縁膜を埋め込むことで前記素子形成領域を設ける構成としたことを特徴とする半導体装置。
【請求項１０】
請求項８に記載の半導体装置において、
前記半導体層は、第１の導電型に形成され、
前記素子分離領域は、前記半導体層に第２の導電型で前記絶縁膜に達するように不純物を導入して素子分離用拡散領域を形成する前記素子形成領域を設ける構成としたことを特徴とする半導体装置。
【請求項１１】
支持基板上に絶縁膜を介して形成された半導体層を備えたＳＯＩ（Silicon on Insulator）基板に対して前記半導体層に表面から前記絶縁膜まで達する素子分離領域を形成して島状の素子形成領域を設けるようにした半導体装置において、
前記素子分離領域の外周部の前記半導体層の上面から前記絶縁膜および前記支持基板を貫通して前記ＳＯＩ基板の裏面側に達するとともに熱伝導性が高くかつ導電性を有する熱伝導体を設けたことを特徴とする半導体装置。
【請求項１２】
請求項１１に記載の半導体装置において、
前記素子分離領域は、前記半導体層に前記絶縁膜に達するトレンチを形成して絶縁膜を埋め込むことで前記素子形成領域を設ける構成としたことを特徴とする半導体装置。
【請求項１３】
請求項１２に記載の半導体装置において、
前記素子分離領域は、前記絶縁膜および前記支持基板を貫通して前記ＳＯＩ基板の裏面側に達するように形成されていることを特徴とする半導体装置。
【請求項１４】
請求項１１に記載の半導体装置において、
前記半導体層は、第１の導電型に形成され、
前記素子分離領域は、前記半導体層に第２の導電型で前記絶縁膜に達するように不純物を導入して素子分離用拡散領域を形成する前記素子形成領域を設ける構成としたことを特徴とする半導体装置。
【請求項１５】
請求項１ないし１４のいずれかに記載の半導体装置において、
前記ＳＯＩ基板もしくは前記半導体基板は、導電性接着剤によってダイパッドに接着固定されていることを特徴とする半導体装置。
【請求項１６】
請求項１ないし１５のいずれかに記載の半導体装置において、
前記ＳＯＩ基板もしくは前記半導体基板は、ダイパッドを介してヒートシンクに固定されていることを特徴とする半導体装置。
【請求項１７】
請求項１ないし１６のいずれかに記載の半導体装置において、
サーマルビアを備えたプリント基板を設け、
前記ＳＯＩ基板もしくは前記半導体基板は、ダイパッドおよびヒートシンクを介して前記プリント基板の前記サーマルビアに対応する位置に配設されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放熱特性に優れた構成を有する半導体装置に関する。
【背景技術】
【０００２】
ＳＯＩ（Silicon On Insulator）構造を有する半導体基板は、素子を形成する領域をトレンチ分離などを行なって絶縁分離した状態に形成することで電気的特性の向上を図れるようにしたものである。このような半導体基板を用いて形成する半導体装置において、パワー素子を形成するものにおいては、放熱性が良好であることが望まれる。
【０００３】
例えば特許文献１に示すものでは、トレンチ分離をするトレンチ内部に絶縁された状態で導体を設け、その導体を電極パッドまで引き出してボンディングワイヤでリードフレームに接続しておくことで素子で発生する熱を放熱させるようにしている。
【特許文献１】特開２０００−２４３８２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記した特許文献１に示すものでは、次の点で放熱効果に問題があった。すなわち、第１に、ヒートシンクとして機能するリードフレームまでの距離が長くなるため、放熱効果が大きく望めない。第２に、リードフレームに放熱用のＧＮＤ端子を設ける必要がある。第３に、放熱用のボンディングパッドを設ける必要があるためレイアウトの自由度が低下するなどの点である。
【０００５】
本発明は、上記事情を考慮してなされたもので、その目的は、放熱経路を短縮でき、リードフレームに放熱用のピンを設ける必要をなくし、しかも半導体チップに放熱用のボンディングパッドを設ける必要をなくした半導体装置を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１に記載の半導体装置によれば、ＳＯＩ基板の半導体層に表面から絶縁膜まで達する素子分離領域を設けて素子形成領域を分離形成することで他の素子形成領域と電気的に絶縁した構成とし、この素子形成領域に半導体素子を作りこんだ状態で、素子分離領域中にＳＯＩ基板の裏面側に達するように形成されるとともに熱伝導性が高くかつ導電性を有する熱伝導体を形成しているので、素子形成領域に形成している半導体素子が発生する熱を素子分離領域の熱伝導体を通じてＳＯＩ基板の裏面側すなわち、半導体装置をマウントしているリードフレーム側に直接導くことができる。これにより、放熱経路を短縮でき、リードフレームに放熱用のピンを設ける必要をなくし、しかも半導体チップに放熱用のボンディングパッドを設ける必要もなくなる。
【０００７】
請求項２の発明によれば、素子分離領域を半導体層に絶縁膜に達するトレンチを形成して絶縁膜を埋め込む構成としているので、半導体素子が発生する熱をトレンチ内の絶縁膜を経由して熱伝導体を通じてＳＯＩ基板の裏面側すなわち、半導体装置をマウントしているリードフレーム側に直接導くことができる。
【０００８】
請求項３の発明によれば、素子分離領域をＳＯＩ基板の絶縁膜および支持基板を貫通して裏面側に達するように形成しているので、熱伝導体はトレンチ内の絶縁膜で囲んだ状態に形成され、素子形成領域と絶縁した状態としながら確実に放熱が行える。
【０００９】
請求項４の発明によれば、素子分離領域として半導体層とは異なる第２の導電型で素子分離用拡散領域を形成しているので、半導体素子が発生する熱を素子分離用拡散領域中の熱伝導体を通じてＳＯＩ基板の裏面側すなわち、半導体装置をマウントしているリードフレーム側に直接導くことができる。
【００１０】
請求項５の発明によれば、熱伝導体を放熱が必要となる素子形成領域の部分に形成された素子分離領域に形成しているので、効率的に放熱効果を得ることができる。
請求項６の発明によれば、熱伝導体を形成する素子分離領域を、素子形成領域を包囲するように形成しているので、熱伝導体についても素子形成領域を包囲するように配置することで放熱効果を高めることができる。
【００１１】
請求項７の発明によれば、熱伝導体を素子形成領域の辺部に対応する部分に所定長さで形成しているので、必要な放熱効果に合わせて最適な熱伝導体を設けることができる。
請求項８の発明によれば、半導体基板の半導体層に表面から絶縁膜まで達する素子分離領域を形成して素子形成領域を設けることで他の素子形成領域と電気的に分離した構成とし、この素子形成領域に半導体素子を作りこんだ状態で、素子分離領域中に半導体基板の裏面側に達するように形成され熱伝導性が高くかつ導電性を有する熱伝導体を形成しているので、素子形成領域に形成している半導体素子が発生する熱を素子分離領域の熱伝導体を通じて半導体基板の裏面側すなわち、半導体装置をマウントしているリードフレーム側に直接導くことができる。これにより、放熱経路を短縮でき、リードフレームに放熱用のピンを設ける必要をなくし、しかも半導体チップに放熱用のボンディングパッドを設ける必要もなくなる。
【００１２】
請求項９の発明によれば、素子分離領域を半導体層に絶縁膜に達するトレンチを形成して絶縁膜を埋め込む構成としているので、半導体素子が発生する熱をトレンチ内の絶縁膜を経由して熱伝導体を通じて半導体基板の裏面側すなわち、半導体装置をマウントしているリードフレーム側に直接導くことができる。
【００１３】
請求項１０の発明によれば、素子分離領域として半導体層とは異なる第２の導電型で素子分離用拡散領域を形成しているので、半導体素子が発生する熱を素子分離用拡散領域中の熱伝導体を通じて半導体基板の裏面側すなわち、半導体装置をマウントしているリードフレーム側に直接導くことができる。
【００１４】
請求項１１の発明によれば、ＳＯＩ基板の半導体層に表面から絶縁膜まで達する素子分離領域を形成して素子形成領域を形成することで他の素子形成領域と電気的に絶縁した構成とし、この素子形成領域に半導体素子を作りこんだ状態で、素子分離領域の外側にＳＯＩ基板の裏面側に達するように形成され熱伝導性が高くかつ導電性を有する熱伝導体を形成しているので、素子形成領域に形成している半導体素子が発生する熱を素子分離領域の熱伝導体を通じてＳＯＩ基板の裏面側すなわち、半導体装置をマウントしているリードフレーム側に直接導くことができる。これにより、放熱経路を短縮でき、リードフレームに放熱用のピンを設ける必要をなくし、しかも半導体チップに放熱用のボンディングパッドを設ける必要もなくなる。
【００１５】
請求項１５の発明によれば、ＳＯＩ基板もしくは半導体基板を導電性接着剤によってダイパッドに接着固定するので、ＳＯＩ基板あるいは半導体基板で発生する熱を効率的にダイパッド側に導くことができる。
【００１６】
請求項１６の発明によれば、ＳＯＩ基板もしくは半導体基板を、ダイパッドを介してヒートシンクに固定する構成としているので、ＳＯＩ基板あるいは半導体基板で発生する熱を効率的にダイパッドからヒートシンクに導くことができる。
【００１７】
請求項１７の発明によれば、ＳＯＩ基板もしくは半導体基板を、ダイパッドおよびヒートシンクを介してプリント基板のサーマルビアに対応する位置に配設するので、ＳＯＩ基板あるいは半導体基板で発生する熱を効率的にダイパッドからヒートシンクに導た熱をプリント基板から効率的に放出することができる。
【発明を実施するための最良の形態】
【００１８】
（第１の実施形態）
以下、本発明を集積回路（ＩＣ）にパワー素子を混載して作り込んだ半導体装置に適用した場合の第１の実施形態について図１ないし図３を参照して説明する。
図１、図２は、本発明の概略的な構成を示すもので、図１は縦断面図、図２は平面図を示している。なお、これらの図は、すべて模式的なものであり、説明のために必要な部分を誇張して示していることがあり、実際の寸法とは異なる場合がある。また、示している構成物についても、発明の原理的な説明をするために代表的なものを示しているのであって、具体的な素子の内部構造を示すものではない。
【００１９】
図１において、半導体装置である半導体チップ１は、ＳＯＩ（silicon on insulator）基板２を用いて形成されたもので、上面にバイポーラトランジスタ、ＭＯＳＦＥＴ、ＩＧＢＴなどのパワー素子を含んだ集積回路が作りこまれている。ＳＯＩ基板２は、支持基板としてのシリコン基板３に絶縁膜としてシリコン酸化膜４を介した状態で上面にシリコン単結晶からなる半導体層５が形成されたものである。
【００２０】
半導体層５は、形成する素子あるいは回路の単位毎に多数の素子形成領域５ａに区画するため、表面からシリコン酸化膜４まで達するトレンチを形成して内部にシリコン酸化膜が埋め込み形成された素子分離領域６が設けられている。これにより、素子形成領域５ａは下面をシリコン酸化膜４により、周囲を素子分離領域６により絶縁され、周囲から完全に電気的に絶縁された状態として設けられている。
【００２１】
この素子分離領域６には、図示のように、各辺部の端部を除いた部分に放熱用の埋め込み導体９が形成されている。この埋め込み導体９は、熱伝導体として機能するもので、熱伝導性が高く且つ導電性を有する材料が選定されている。埋め込み導体９は、素子分離領域６の幅寸法よりも狭い幅で周囲が素子分離領域６の絶縁膜で囲われた状態に設けられており、上面部から下へ向かって絶縁膜４および支持基板３を貫通してＳＯＩ基板２の裏面側に達するように形成されている。この埋め込み導体９は、金属やこれに匹敵する熱伝導性に優れた材料を用いている。
【００２２】
素子形成領域５ａには、フォトリソグラフィ処理などを実施することで所定の形状にパターンニングして必要な領域に不純物が導入され、拡散領域７ａ、７ｂなどを形成することによりそれぞれにトランジスタ、ＦＥＴあるいはダイオード、抵抗などの半導体素子が形成されている。なお、図示はしていないが、半導体層５を区画して形成した他の素子形成領域５ａについても同様にフォトリソグラフィ処理等を実施して同時にパターンニングを行って加工をするとともに、不純物を導入することで種々の拡散層を形成し、所望の半導体素子を形成している。
【００２３】
半導体層５の各素子形成領域５ａに半導体素子を作りこんだ状態で、その上面に層間絶縁膜８などが形成され、この上に、図示しない配線パターンなどが形成される。また、図１に示しているように、このようにして形成した半導体チップ１は、銅製のリードフレーム１０に導電性接着剤として例えば銀ペースト１１などにより接着固定された状態にマウントされている。
【００２４】
上記のような構成を採用しているので、素子形成領域５ａに形成した半導体素子が動作中に発生する熱を、埋め込み導体９によりＳＯＩ基板２内を通じてリードフレーム１０側に直接伝達させることができる（図１中、矢印Ｓで示す経路）。この結果、放熱効果の高い半導体装置を提供することができる。
【００２５】
また、このように効率的な放熱経路を確保する構成とすることにより、放熱経路を短縮することができるとともに、半導体チップの上面側から放熱をするための構成が不要となることで、リードフレームに放熱用のピンを設ける必要をなくし、しかも半導体チップに放熱用のボンディングパッドを設ける必要がなくなり、省スペース化も図れる。
また、埋め込み導体９を設けることで、素子形成領域５ａが導電性材料で囲まれることになり、これによってノイズに対するシールド性の向上も図ることができる。
【００２６】
次に、上記構成の製造工程について図３を参照して簡単に説明する。
図３（ａ）において、ＳＯＩ基板２は、前述のように支持基板であるシリコン基板３にシリコン酸化膜４が形成されたものに、半導体層５を形成するためのシリコン基板を鏡面に研磨しておき、これらをいわゆる貼り合わせ法により貼り合わせて一体化し、シリコン基板を裏面側から研削して半導体層５に必要な厚さとする。なお、ＳＯＩ基板２については、あらかじめ所定の仕様に製造されたものを使用することができる。
【００２７】
次に、図３（ｂ）において、ＳＯＩ基板２に素子形成をする領域の単位でトレンチを形成する。このトレンチは、フォトリソグラフィ処理などによりパターニングをしたマスクを用いてＲＩＥ（reactive ion etching）法などのドライエッチング処理により半導体層５を垂直にエッチングしてシリコン酸化膜４に達するまで行う。この後、トレンチ内部に素子分離用の絶縁膜としてシリコン酸化膜をＣＶＤ法などで埋め込み、平坦化処理などを経て素子分離領域６を形成する。これにより、素子形成領域５ａが素子分離領域６により分離形成された状態となる。
【００２８】
続いて、図３（ｃ）に示すように、分離形成した素子形成領域５ａのそれぞれに半導体素子を形成する。これは、フォトリソグラフィ処理などを経てパターニングしたマスクを利用して不純物を導入して拡散領域７ａ、７ｂ、７ｃなどを形成したり、絶縁膜を所望のパターンに形成してトランジスタ、ダイオード、抵抗あるいはキャパシタなどの半導体素子を作りこむようにした工程である。さらに、この後、図示はしていないが、層間絶縁膜などを介して導体層を形成して配線パターンを設け、半導体素子間の電気的接続を行うことで集積回路を形成する。この後に支持基板３を研削し半導体層５と同等の厚さまで、例えば１０μｍ程度まで薄く加工する。
【００２９】
次に、図３（ｄ）に示すように、素子分離領域６の上面から図２に示したような形状で底面に向けてシリコン酸化膜４、シリコン基板３を下面側まで貫通する貫通孔９ａを形成し、形成した貫通孔９ａ内に導体をＣＶＤ法などで埋め込んで埋め込み導体９を形成する。素子分離領域６における貫通孔９ａの形成は、前述したＲＩＥ法などを用いることもできるし、その他の方法を用いて形成することもできる。
【００３０】
この場合、貫通孔９ａは、周囲がシリコン酸化膜で囲われた状態となるようにパターンニングしている。これにより、形成した埋め込み導体９は、半導体素子が形成されている素子形成領域５ａとは電気的に絶縁された状態に形成される。また、埋め込み導体９は、たとえば銅（Ｃｕ）などの熱伝導性の高い材料を用いることが好ましいが、埋め込み容易なアルミニウム（Ａｌ）やタングステン（Ｗ）を用いても良い。また支持基板３研削は埋め込み導体を形成した後でも良い。
【００３１】
次に、本実施形態の変形例について図４を参照して説明する。図４（ａ）〜（ｃ）は埋め込み導体９を設ける場合の平面パターンのバリエーションを示している。すなわち、図４（ａ）の構成では、図２の構成に代えて、埋め込み導体１２を設けた構成である。これは、図２に示した構成の埋め込み導体９を２つの部分に分けた構成としたものである。素子分離領域６のつながる部分が増えるので強度的な面で強い構成とすることができる。
【００３２】
図４（ｂ）の構成では、（ａ）の構成に加えて素子分離領域６の角部にも埋め込み導体１３を設ける構成として放熱効果を高めるようにしたものである。図４（ｃ）の構成では、図２の構成と異なり、素子分離領域６の辺部で分断し角部でＬ字状に繋がった埋め込み導体１４を設ける構成としている。
【００３３】
（第２の実施形態）
図５は本発明の第２の実施形態を示すもので、以下、第１の実施形態と異なるところについて説明する。
図５は、半導体装置である半導体チップ１５の縦断側面を示すもので、第１の実施形態における半導体チップ１と同様に構成されるが、この構成においては素子分離領域６に代えて素子分離領域１６を設けたところが異なる。すなわち、素子分離領域１６は、ＳＯＩ基板２の半導体層５の上面からシリコン酸化膜４、シリコン基板３を貫通して下面に露出する部分まで形成されている。そして、熱伝導体としての埋め込み導体９は、周囲を素子分離領域１６に囲まれた状態で半導体層５の上面からシリコン酸化膜４、シリコン基板３を貫通して下面に露出する部分まで形成されている。
【００３４】
上記のような構成を採用しているので、第１の実施形態と同様の効果が得られると共に、素子分離領域１６そのものがＳＯＩ基板２の裏面まで貫通するように形成されているので、埋め込み導体９は素子分離領域１６を構成するシリコン酸化膜中に埋め込まれた状態で、電気的にも絶縁された状態で放熱に用いることができ、埋め込み導体９を介してリーク電流などが発生するのを防止することができる。
【００３５】
（第３の実施形態）
図６は本発明の第３の実施形態を示すもので、第１の実施形態と異なるところは、素子分離領域６に代えて、素子分離用拡散領域５ｂを設けてｐｎ接合により素子間分離を行う構成としたところである。すなわち、図６において、半導体チップ１７は、熱伝導体としての埋め込み導体９が形成された部分に、半導体層５の表面から絶縁膜４に達する素子分離用拡散領域５ｂが形成されている。この素子分離用拡散領域５ｂは、素子形成領域５ａの導電型と反対の導電型に形成されている。たとえば、素子形成領域５ａがｐ型（第１の導電型）なら素子分離用拡散領域５ｂはｎ型（第２の導電型）である。
【００３６】
上記の素子分離用拡散領域５ｂは、素子形成領域５ａとの間でｐｎ接合を形成し、両者の間に電気的に逆バイアスを印加した状態で使用することで、素子間の分離を実現するものである。この点、半導体装置としては電気的なリークが発生する可能性はあるが、素子の動作上で問題がない場合には十分採用することができる。この場合には、トレンチの形成や絶縁膜の埋め込みの工程がないため、製造工程が簡単化でき、コスト的にも低減できる。
【００３７】
（第４の実施形態）
図７〜図９は本発明の第４の実施形態を示すもので、以下、第１の実施形態と異なるところについて説明する。図７および図８に示すように、半導体チップ１８の埋め込み導体９は、素子分離領域１９の外側に形成されている。すなわち、素子形成領域５ａを包囲するように素子分離領域１９が矩形状に形成されており、熱伝導体としての埋め込み導体９は、その素子分離領域１９の外側に位置するように形成されている。図８に示すように、配置状態を示す構成では、４個の埋め込み導体９が、矩形状をなす素子形成領域５ａの各辺部に対応する位置に配置されている。
【００３８】
このような第４の実施形態においても、第１の実施形態と同様の効果を得ることができる。また、本実施形態においても、第１の実施形態の場合と同様に、図９に示すような変形が可能である。すなわち、素子分離領域１９の外側に設ける埋め込み導体９に代えて、図９（ａ）、（ｂ）、（ｃ）に示すように、各辺部に分割した埋め込み導体２０を設けたり、角部に埋め込み導体２１を設けたり、あるいは角部にＬ字状に繋がった形状の埋め込み導体２２を設ける構成とすることができる。
【００３９】
（第５の実施形態）
図１０は本発明の第５の実施形態を示すもので、第１の実施形態と異なるところは、半導体チップ２３は、支持基板を設けない構成としているところである。すなわち、構成としては第１の実施形態における半導体チップ１から支持基板３を取り去った状態のもので、絶縁膜３上に半導体層５が設けられた構成の半導体基板である。
【００４０】
このような構成の半導体基板を用いることで、半導体チップ２３としては、ダイパッド１０あるいはダイパッド１０を介して固定されるヒートシンクなどの部分に至る放熱経路が短くなり、その分だけ熱伝導体としての埋め込み導体９による放熱効率を高めることができる。
なお、図１０には、素子分離領域１６が絶縁膜４を貫通して裏面に露出するものが示されているが、第１の実施形態と同様に素子分離領域１６が絶縁膜４の上面まで形成されるような構成としても良い。
【００４１】
（第６の実施形態）
図１１〜図１３は本発明の第６の実施形態を示すもので、第１の実施形態と異なるところは、半導体チップ２４を示す図１１、図１２において、素子分離領域６の外周にさらに素子分離領域２５を設ける構成としたところである。これによって、熱伝導体としての埋め込み導体９の効果に加えて、さらに素子分離の効果を高めることができる。なお、この構成においても図４（ａ）〜（ｃ）に示した素子分離領域１２、１３、１４と同様の構成のものについて図１３（ａ）〜（ｃ）に示すようにそれらの外周に素子分離領域２５を付加した構成とすることができる。
【００４２】
（第７の実施形態）
図１４は本発明の第７の実施形態を示すもので、この実施形態においては、第１の実施形態で形成した半導体チップ１を実装する構成として、ダイパッド２６に固定すると共に、ヒートシンク２７に接続固定する構成としている。このように半導体チップ１を実装する構成とすることで、熱伝導体としての埋め込み導体９による放熱効果をさらに高めている。
【００４３】
（第８の実施形態）
図１５は本発明の第８の実施形態を示すもので、この実施形態においては、上記第７の実施形態の構成のものをさらにプリント基板２８に実装する場合の構成を示している。プリント基板２８は、多層配線が可能となるように内部に導体層２９が複数層設けられており、その一部にプリント基板２８の板厚方向に貫通するサーマルビア３０が形成されている。このサーマルビア３０は、プリント基板２８の上面から熱が伝導されると、内部の導体層２９を介してプリント基板２８の内部からも放熱するように配置されている。
【００４４】
図示のサーマルビア３０は、半導体チップ１とほぼ同等のダイパッドサイズで最大個数を設けることで十分な放熱効果を得ることができるようになる。半導体チップ１はプリント基板２８のサーマルビア３０の配置位置に対応して実装される構成である。これにより、熱伝導体としての埋め込み導体９の放熱効果をさらに高めることができる。
【００４５】
（他の実施形態）
本発明は、上記実施例にのみ限定されるものではなく、次のように変形または拡張できる。
熱伝導体は、埋め込み導体９として用いた金属材料に限らず、熱伝導性が高くかつ導電性を有する材料を用いることができる。
埋め込み導体９は、素子分離領域６において、適宜の形状、長さ、厚さ寸法に設定することができる。
【００４６】
埋め込み導体９は、この実施形態においては、パワー素子の周囲の素子分離領域６に形成するようにしたが、必要に応じて他の部分に設けても良い。
埋め込み導体９は、製造工程の段階では必ずしも支持基板の裏面側まで貫通するように形成する必要はなく、最終的に研削により支持基板を薄くする工程を実施する場合には、支持基板の途中まで埋め込み導体９を埋め込み形成し、研削後に埋め込み導体９が裏面まで貫通するようにすることもできる。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１の実施形態を示す模式的な断面図
【図２】模式的な平面図
【図３】製造工程の各段階における模式的な断面図
【図４】本発明の第１の実施形態の変形例を示す図２相当図
【図５】本発明の第２の実施形態を示す半導体チップの模式的な断面図
【図６】本発明の第３の実施形態を示す半導体チップの模式的な断面図
【図７】本発明の第４の実施形態を示す半導体チップの模式的な断面図
【図８】図２相当図
【図９】図４相当図
【図１０】本発明の第５の実施形態を示す半導体チップの模式的な断面図
【図１１】本発明の第６の実施形態を示す半導体チップの模式的な断面図
【図１２】図２相当図
【図１３】図４相当図
【図１４】本発明の第７の実施形態を示す模式的な断面図
【図１５】本発明の第８の実施形態を示す模式的な断面図
【符号の説明】
【００４８】
図面中、１，１５，１７，１８，２３，２４は半導体チップ、２はＳＯＩ基板、３はシリコン基板（支持基板）、４はシリコン酸化膜（絶縁膜）、５は半導体層、５ａは素子形成領域、５ｂは素子分離用拡散領域、６，１６，１９，２５は素子分離領域、９、１２、１３、１４，２０，２１，２２は埋め込み導体（熱伝導体）、２６はダイパッド、２７はヒートシンク、２８はプリント基板、３０はサーマルビアである。
【図１】
2008258578.tif 000003
【図２】
2008258578.tif 000004
【図３】
2008258578.tif 000005
【図４】
2008258578.tif 000006
【図５】
2008258578.tif 000007
【図６】
2008258578.tif 000008
【図７】
2008258578.tif 000009
【図８】
2008258578.tif 000010
【図９】
2008258578.tif 000011
【図１０】
2008258578.tif 000012
【図１１】
2008258578.tif 000013
【図１２】
2008258578.tif 000014
【図１３】
2008258578.tif 000015
【図１４】
2008258578.tif 000016
【図１５】
2008258578.tif 000017