(57)【要約】【課題】ＩＧＢＴの動作を高精度でシミュレーションする。【解決手段】ＩＧＢＴにおける各電流ＩE、ＩC、ＩDrainを内部におけるＰ＋（エミッタ）領域２０と、Ｎ（ベース）領域１８との接合部分における電位差ＶEBを用いて表し、ＩＧＢＴ内の電流についてのキルヒホッフの法則ＩE＝ＩC＋ＩDrainを利用して決定し、決定されたＶEBを用い各電流ＩＥ、ＩＣ、ＩＤｒａｉｎを求める。また、過渡的な電流については、内部の蓄積電荷の変化量に基づいて、決定する。【選択図】図２
2008258550.tif 000002
【特許請求の範囲】
【請求項１】
電界効果トランジスタおよびバイポーラトランジスタを組み合わせて構成される３端子の半導体素子であるインシュレーテッドゲートバイポーラトランジスタ（ＩＧＢＴ）の動作をシミュレーションするＩＧＢＴシミュレーション装置において、
前記ＩＧＢＴのカソードへ排出されるホール電流と、アノードから流れ込むホール電流と、ゲート電極直下をカソードからベース領域に向けて流れるドレイン電流の３つの電流について、エミッタ領域とベース領域との間での電位差ＶEBによって決定されるとみなし、前記３つの電流についてキルヒホッフの法則を適用し、反復計算によって電位差ＶEBを求め、ＩＧＢＴを１つの素子として、その動作全体シミュレーションし、準静的な状態における各電流を求めることを特徴とするＩＧＢＴシミュレーション装置。
【請求項２】
請求項１に記載のＩＧＢＴシミュレーション装置において、
ＩＧＢＴのスイッチングの際に素子に流れる過渡的な電流を、時間遅れτと準静的な状態を仮定した定常状態での蓄積電荷ＱDC（ｔ）および過渡的な蓄積電荷ｑ（ｔ）の関数である、ｆ（τ，ＱDC（ｔ），ｑ（ｔ））を用いて決定される素子内に蓄積される電荷量ｑ（ｔ）の時間変化ｄｑ（ｔ）／ｄｔとして計算し、得られた過渡的な電流を前記準静的な状態における電流に加えて各電流を求めるとともに、
前記時間遅れτについて、前記電位差ＶEBを用いて表すことを特徴とするＩＧＢＴシミュレーション装置。
【請求項３】
請求項２に記載のＩＧＢＴシミュレーション装置において、
前記時間遅れτは、τ＝Ｗ2／Ｄで表されることを特徴とするＩＧＢＴシミュレーション装置。
ここで、ＷはＩＧＢＴの中性ベース領域幅であり、Ｄは中性ベース領域における過剰キャリア拡散係数である。
【請求項４】
コンピュータに、電界効果トランジスタおよびバイポーラトランジスタを組み合わせて構成される３端子の半導体素子であるインシュレーテッドゲートバイポーラトランジスタ（ＩＧＢＴ）の動作をシミュレーションさせるＩＧＢＴシミュレーションプログラムにおいて、
前記ＩＧＢＴのカソードへ排出されるホール電流と、アノードから流れ込むホール電流と、ゲート電極直下をカソードからベース領域に向けて流れるドレイン電流の３つの電流について、エミッタ領域とベース領域との間での電位差ＶEBによって決定されるとみなし、前記３つの電流についてキルヒホッフの法則を適用し、反復計算によって電位差ＶEBを求め、ＩＧＢＴを１つの素子として、その動作全体シミュレーションさせ、準静的な状態における各電流を求めさせることを特徴とするＩＧＢＴシミュレーションプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタおよびバイポーラトランジスタを組み合わせて構成される３端子の半導体素子であるインシュレーテッドゲートバイポーラトランジスタ（ＩＧＢＴ）の動作のシミュレーションに関する。
【背景技術】
【０００２】
従来より、半導体素子の１つとして、インシュレーテッドゲートバイポーラートランジスタ（IGBT: Insulated Gate Bipolar Transister）が知られている。このＩＧＢＴは、３端子の半導体素子であり、大電力（例えば自動車用では５００Ｖ／２００Ａなど）のスイッチングに用いられる。
【０００３】
このようなＩＧＢＴを用いる回路において、各種の条件において、動作を確認する必要があり、そのために回路シミュレータを用いたシミュレーションが行われる。
【０００４】
回路シミュレータでは、ＩＧＢＴの動作については、ＩＧＢＴの素子モデルを用いて、その動作を再現する。この素子モデルとして、ビヘイビアモデルや、物理モデル（Ｈｅｆｎｅｒ  Ｍｏｄｅｌ）（非特許文献１参照）が知られている。
【０００５】
【非特許文献１】Kuang Sheng, Barry W. Williams, and Stephen J. Finney "A Review of IGBT Models" IEEE TRANSACTIONS ON POWER ELECTRONICS, VOL. 15, NO. 6, NOVEMBER 2000
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ここで、このＨｅｆｎｅｒ  Ｍｏｄｅｌを用いた回路シミュレーションにより、特定のＩＧＢＴのターンオフ期間中の素子内部のキャリア分布の時間変化を調べたところ、このキャリア分布の時間変化は、そのＩＧＢＴをモデル化したデバイスシミュレーションの結果とかなり異なっていることがわかった。
【０００７】
これは、過渡状態における過剰キャリアに対する時間依存の拡散方程式（ambipolar diffusion equation）を近似的に解いたとき、過剰キャリアを位置に対する有限項（３次）の関数として表したためであると考えられる。そこで、過剰キャリア分布を無限級数で展開する方法も考えられるが、回路シミュレーションで行うには計算時間が膨大になり現実的でない。
【課題を解決するための手段】
【０００８】
本発明は、電界効果トランジスタおよびバイポーラトランジスタを組み合わせて構成される３端子の半導体素子であるインシュレーテッドゲートバイポーラトランジスタ（ＩＧＢＴ）の動作をシミュレーションするＩＧＢＴシミュレーション装置において、前記ＩＧＢＴのカソードへ排出されるホール電流と、アノードから流れ込むホール電流と、ゲート電極直下をカソードからベース領域に向けて流れるドレイン電流の３つの電流について、エミッタ領域とベース領域との間での電位差ＶEBによって決定されるとみなし、前記３つの電流についてキルヒホッフの法則を適用し、反復計算によって電位差ＶEBを求め、ＩＧＢＴを１つの素子として、その動作全体シミュレーションし、準静的な状態における各電流を求めることを特徴とする。
【０００９】
また、ＩＧＢＴのスイッチングの際に素子に流れる過渡的な電流を、時間遅れτと準静的な状態を仮定した定常状態での蓄積電荷ＱDC（ｔ）および過渡的な蓄積電荷ｑ（ｔ）の関数である、ｆ（τ，ＱDC（ｔ），ｑ（ｔ））を用いて決定される素子内に蓄積される電荷量ｑ（ｔ）の時間変化ｄｑ（ｔ）／ｄｔとして計算し、得られた過渡的な電流を前記準静的な状態における電流に加えて各電流を求めるとともに、前記時間遅れτについて、前記電位差ＶEBを用いて表すことが好適である。
【００１０】
また、前記時間遅れτは、τ＝Ｗ2／Ｄで表されることが好適である。ここで、ＷはＩＧＢＴの中性ベース領域幅であり、Ｄは中性ベース領域における過剰キャリア拡散係数である。
【００１１】
また、本発明は、コンピュータに、電界効果トランジスタおよびバイポーラトランジスタを組み合わせて構成される３端子の半導体素子であるインシュレーテッドゲートバイポーラトランジスタ（ＩＧＢＴ）の動作をシミュレーションさせるＩＧＢＴシミュレーションプログラムにおいて、前記ＩＧＢＴのカソードへ排出されるホール電流と、アノードから流れ込むホール電流と、ゲート電極直下をカソードからベース領域に向けて流れるドレイン電流の３つの電流について、エミッタ領域とベース領域との間での電位差ＶEBによって決定されるとみなし、前記３つの電流についてキルヒホッフの法則を適用し、反復計算によって電位差ＶEBを求め、ＩＧＢＴを１つの素子として、その動作全体シミュレーションさせ、準静的な状態における各電流を求めさせることを特徴とする。
【発明の効果】
【００１２】
本発明では、素子のアノードから流れ込むホール電流、カソードへ排出されるホール電流およびベース領域に流れ込むドレイン電流（＝ベース電流）について、エミッタベース間電圧ＶＥＢを用いて表し、これら電流についてキルヒホッフ法則を適用して時間に依存しない状態における各電流を求める。従って、これら電流の定常解（準静的な解）をＩＧＢＴの動作を１つの素子モデルとして、シミュレーションして解析的に厳密解として求めることができる。
【００１３】
また、過渡的な蓄積電荷の時間変化を、素子内に蓄積される電荷量の時間変化ｄｑ（ｔ）／ｄｔに基づいて求め、これを前記準静的な電流に加えてシミュレーションする。従って、無限級数で展開するというような計算は不要であり、計算速度を犠牲にすることなく高精度な計算が可能になり、デバイス構造の最適化が可能になる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１５】
図１には、ＩＧＢＴの等価回路図を示してある。アノード端子には、バイポーラ型のＰＮＰトランジスタＢＪＴのエミッタが接続され、このトランジスタＢＪＴのコレクタはカソード端子に接続されている。トランジスタＢＪＴのベースには、ＮチャネルのＭＯＳトランジスタＭＯＳＦＥＴのドレインが接続され、このトランジスタＭＯＳＦＥＴのソースはカソードに接続されている。そして、トランジスタＭＯＳＦＥＴのゲートにゲート端子が接続されている。なお、三端子素子としてのＩＧＢＴにおいては、アノードが接続される領域をコレクタ、カソードが接続される領域をエミッタと称するが、本明細書では、コレクタ、エミッタは、基本的にトランジスタＢＪＴ（ＰＮＰ）におけるコレクタ、エミッタをいうこととする。
【００１６】
ゲート端子への電圧印加によって、トランジスタＭＯＳＦＥＴのドレイン電流ＩDrainのトランジスタＢＪＴのベースへの供給が制御され、これによってトランジスタＢＪＴのコレクタ電流ＩC、エミッタ電流ＩEが制御される。すなわち、トランジスタＢＪＴのエミッタ側よりホールが注入され、コレクタ側に向けて流れる。トランジスタＢＪＴのコレクタ部では、ＭＯＳ電流（電子電流）が注入され、コレクタ電流が排出される。
【００１７】
図２に、１つのＩＧＢＴの構成を模式的に示す。この図においては、全体を長方形として示してある。上端部には、カソード１０が設けられている。このカソード１０の下には、左側のＰ＋領域１２、その右側のＮ＋領域１４の２層が積層配置されている。このＰ＋領域１２とＮ＋領域１４の２領域の下側には、Ｐ−（ｂｏｄｙ）領域１６が配置されている。さらに、このＰ−領域の下方には、Ｎ−（Ｂａｓｅ）領域１８が配置され、その下方にＰ＋（Ｃｏｌｌｅｃｔｏｒ）領域２０が配置されている。そして、Ｐ＋領域２０の下にアノード２２が設けれている。
【００１８】
また、Ｎ＋領域１４およびＰ−領域１６の右側と、Ｎ−領域１８の右上隅には、ゲート絶縁膜２４を介しゲート電極２６が設けられている。
【００１９】
このようなＩＧＢＴにおいて、カソード１０、アノード２２間に所定の電圧を印加する。例えば、カソード１０をアースに接続し、アノード２２を＋５００Ｖとする。そして、ゲート電極２６に所定の正の電圧、例えば１５Ｖを印加する。
【００２０】
ゲート電極２６への正電圧の印加によって、ゲート電極２６の下方（左側）のＰ−領域１６の上層部（右側）には、空乏層が発生し、Ｎ＋領域１４からＮ−領域１８に向けてドレイン電流（電子）ＩDrainが流れる。このドレイン電流ＩDrainは、ＢＪＴ部におけるベース領域に流れ込み、ベース電流と考えることができる（ＩDrain＝ＩBase）。そして、このドレイン電流ＩDrainに応じて、アノード２２からＰ＋領域１２にホール電流ＩCが流れ、カソード１０からＰ＋領域２０に電子電流ＩEが流れる。なお、電子電流ＩEは、再結合によりＮ−領域１８で消滅する。
【００２１】
「準静的な状態」
まず、準静的な状態において、各端子電圧を与え、それに応じたＩE、ＩC、ＩDrainを導出する。この導出は、キルヒホッフの電流則より、ＩE−ＩC＝ＩDrainが成り立つことを利用する。
【００２２】
ここで、本実施形態においては、エミッタ電流ＩEおよびコレクタ電流ＩCを素子内部電位であるＶEBの関数で表す。また、ｅｘｐ［ｑＶCB／ｋＴ］≒０とみなす近似を用いることにより、エミッタ電流ＩE、コレクタ電流ＩCは、素子内部電位ＶEBの関数として表される（ｅｑ．１，ｅｑ．２）。
【数１】
2008258550.tif 000003
【数２】
2008258550.tif 000004
【００２３】
ここで、上記式における各変数は次の通りであり、素子構造（拡散濃度，素子寸法，結晶性等キャリア拡散長を決定する製造要因）などの設定条件によって決定される。
Ａ：素子の活性領域面積
ｑ：素電荷（１．６×１０−１９Ｃ）
ＤB：ＢＪＴ部（ＰＮＰ）ベース領域（ＩＧＢＴ  Ｎ−Ｄｒｉｆｔ領域）少数キャリア拡散係数
ＤC：ＢＪＴ部（ＰＮＰ）コレクタ領域（ＩＧＢＴ  Ｐ−Ｂｏｄｙ領域）少数キャリア拡散係数
ＤE：ＢＪＴ部（ＰＮＰ）エミッタ領域（ＩＧＢＴ  コレクタ領域）少数キャリア拡散係数
ＬB：ＢＪＴ部（ＰＮＰ）ベース領域（ＩＧＢＴ  Ｎ−Ｄｒｉｆｔ領域）少数キャリア拡散長
ＬC：ＢＪＴ部（ＰＮＰ）コレクタ領域（ＩＧＢＴ  Ｐ−Ｂｏｄｙ領域）少数キャリア拡散長
ＬE：ＢＪＴ部（ＰＮＰ）エミッタ領域（ＩＧＢＴ  コレクタ領域）少数キャリア拡散長
ｋ：ボルツマン定数（１．３８×１０−２３Ｊ／Ｋ＝８．６２×１０−５ｅＶ／Ｋ）
ＰB：ベース領域不純物濃度
ｎC：ＢＪＴ部（ＰＮＰ）コレクタ領域（ＩＧＢＴ  Ｐ−Ｂｏｄｙ領域）不純物濃度
ｎE：ＢＪＴ部（ＰＮＰ）エミッタ領域（ＩＧＢＴ  コレクタ領域）不純物濃度
ここで、上記式中のＷは中性ベース幅であり、エミッタ−ベースジャンクション幅ＷBから空乏層幅Ｗdepletionを引いた以下の関係式で表される。
【数３】
2008258550.tif 000005
【数４】
2008258550.tif 000006
【００２４】
ここで、
Ｗ：中性ベース幅
ＷB：ＩＧＢＴのＢＪＴ部（ＰＮＰ）トランジスタ部ベース幅（エミッタ−コレクタ間ジャンクション幅）
Ｗdepletion：空乏層幅
ｑ：素電荷（１．６×１０−１９Ｃ）
εSi：シリコンの比誘電率（１１．９）
ε0：真空の誘電率（８．８５４×１０−１２  Ｆ／ｍ）
ＮA：Ｐ−Ｂｏｄｙ不純物濃度
ＮD：ＩＧＢＴのＢＪＴ部（ＰＮＰ）トランジスタ部ベース不純物濃度
Ｐbase-injection：ＩＧＢＴのＢＪＴ部（ＰＮＰ）トランジスタ部ベース領域に注入される正孔濃度
ｎ：ＩＧＢＴのＢＪＴ部（ＰＮＰ）トランジスタ部ベース領域に注入される電子濃度
ｎi：真性半導体キャリア濃度
Ｖbi：ＩＧＢＴのＰＮＰ  トランジスタ部ベース−コレクタ間拡散電位
Ｖanode：アノード電圧（ＩＧＢＴコレクタ電圧）
ＶEB：ＩＧＢＴのＢＪＴ部（ＰＮＰ）トランジスタ部エミッタ−ベース間電位差
を表す。
【００２５】
また、ＩＧＢＴのＢＪＴ部（ＰＮＰ）トランジスタ部のベース領域に注入されるＭＯＳ電流は以下のように表される。
【数５】
2008258550.tif 000007
【数６】
2008258550.tif 000008
【００２６】
ここで、ＶDrainは、次式で表される。
【数７】
2008258550.tif 000009
【００２７】
ここで、
Ｚ：ゲート幅
Ｌ：ゲート長
μ：移動度
Ｃox：ゲート絶縁膜容量
Ｖg：ゲート電圧
Ｖth：閾値電圧
δ：ドリフト−拡散近似に基づく係数
ｘp：ＩＧＢＴのｐ−ｂｏｄｙ（ＭＯＳの基板）側空乏層幅
を示す。
【００２８】
このように、ＩＧＢＴにおけるコレクタ電流ＩC、エミッタ電流ＩE、ドレイン電流ＩDrainが、ＢＪＴのベースエミッタ間電圧ＶEBを用いて表される。そして、これら電流には、キルヒホッフの法則が適用される。そこで、ＩE＝ＩC＋ＩDrainが成り立つように繰り返し計算（反復計算）を行い、ＶEBを求め、求められたＶＥＢに基づいて各電流の値を得ることができる。
【００２９】
「過渡的状態」
過渡的な電流Ｉ（ｔ）は、主電極間（コレクタ-エミッタ間）に定常的に流れる伝導電流ＩＤＣと素子内部電荷の時間変化ｄｑ（ｔ）／ｄｔの和で表されると仮定する。
【００３０】
Ｉ（ｔ）＝ＩＤＣ＋ｄｑ（ｔ）／ｄｔ
ここで、ｑ（ｔ）は素子内部の蓄積電荷及び誘起された電荷を表す。
【００３１】
また、過渡的な電荷ｑ（ｔ）の時間変化ｄｑ（ｔ）／ｄｔは、時間遅れτで追随するものと仮定し、時間変化ｄｑ（ｔ）／ｄｔを時間遅れτと準静的な状態を仮定した定常状態での電荷ＱDC及び過渡的な電荷ｑ（ｔ）の関数として表す。
【００３２】
ｄｑ（ｔ）／ｄｔ＝ｆ（τ，ＱDC（ｔ），ｑ（ｔ））
そして、このｄｑ（ｔ）／ｄｔ＝ｆ（τ，ＱDC（ｔ），ｑ（ｔ））を差分化した漸化式で計算する。
【００３３】
例えば、下記のいずれかの式を利用して時間変化ｄｑ（ｔ）／ｄｔを得る。
【００３４】
｛ｄｑ（ｔi）−ｄｑ（ｔi-1）｝／ｄｔ
＝ｆ（τ，ＱDC（ｔi），ｑ（ｔi））
または、
｛ｄｑ（ｔi）−ｄｑ（ｔi-1）｝／ｄｔ
＝ｆ（τ，ＱDC（ｔi），ｑ（ｔi-1））
これによって、時間遅れτで追従する過渡的な電荷ｑ（ｔ）の時間変化ｄｑ（ｔ）／ｄｔを計算することができる。
【００３５】
このように、本実施形態では、準静的な状態におけるＩＤＣを求めるとともに、それとは別に過渡的な電流ｄｑ（ｔ）／ｄｔを求め、これを加算することで電流Ｉ（ｔ）＝ＩDC＋ｄｑ（ｔ）／ｄｔを求める。
【００３６】
従来のＩＧＢＴ物理モデル（Ｈｅｆｎｅｒ  Ｍｏｄｅｌ）は、基礎方程式の一つである時間に依存する過剰キャリアの拡散方程式（ａｍｂｉｐｏｌａｒ  ｄｉｆｆｕｓｉｏｎ  ｅｑｕａｔｉｏｎ）を近似的に解いたものである。
【００３７】
一方、本実施形態では、準静的状態（定常状態）での電流を時間に依存しない過剰キャリアの拡散方程式から解析的に求め、過渡的な電荷の時間変化を定常電流に加える方法で計算する。即ち、直接素子内部の過渡的な「過剰キャリア分布」を計算せず、「電荷（過剰キャリア分布を積分した結果）」を用いる。その結果、従来モデルよりパラメータ数の削減が出来る為、パラメータ抽出が容易になる。
【００３８】
また、本実施形態の素子モデルは物理モデルであり、フィッティングパラメータを多数含むような挙動モデル（ビヘイビアモデル）ではない。従って、素子構造を決定すると単体の素子特性が計算出来るため、素子構造と回路設計の最適設計が可能となる。
【００３９】
ここで、図３には、ターンオフ時のおけるベース内のホール分布を示す。縦軸はホール密度、横軸はコレクタベース境界からの距離である。図中破線で示した三角形で示した部分が、上述の準静的状態（定常状態）におけるホールの分布である。定常近似の例では、ターンオフ（あるいはターンオン）時におけるベース部分におけるホールの分布は、破線で示した三角のエリアで決定される量（Ｑ（ｔi））となる。
【００４０】
一方、ターンオフ時においては、過渡的なキャリアの蓄積が生じる。この過渡的なキャリアについて、キャリアの拡散方程式を用い、ＩＧＢＴ全体に流れる電流と同時に解くことは理論的には可能であるが、その場合には無限級数展開が必要であり、実用的ではない。また、近似的にとくと、上述した従来例のように、十分な解が得られない。
【００４１】
本実施形態では、このｑ（ｔ）の時間変化を静的な状態とは分離し、追従遅延時間τを与え、静的な蓄積電荷Ｑ（ｔ）および過渡的な蓄積電荷ｑ（ｔ）に応じた関数ｆ（τ，ＱDC（ｔi），ｑ（ｔi））によって、過渡的な蓄積電荷の時間変化ｄｑ（ｔ）／ｄｔを決定する。従って、拡散方程式を解く場合に比べ、簡単な計算によって、正確な電流を得ることができる。
【００４２】
図４には、本実施形態における静特性の計算処理のフローチャートを示してある。まず、各電極の電極電位を設定する（Ｓ１１）。エミッタ電極が接続される電源電圧（Ｖａｎｏｄｅ），ゲート電圧（Ｖｇ）を例えば５００Ｖ、１５Ｖ等と設定する。なお、コレクタ電圧は通常０Ｖである。また、上述の数式において、必要な素子についての各種の条件もここで設定する。次に、素子内部電位（ＶEB）の初期値を設定する（Ｓ１２）。例えば、０．６Ｖ等の値を設定する。
【００４３】
そして、設定された条件の下で、素子内部電流成分を計算する（Ｓ１３）。すなわち、上述のｅｑ．１，２，５により、ＩE，ＩC，ＩDrainを計算する。次に、キルヒホッフの法則が法則による検証を行い（Ｓ１４）、誤差が許容範囲内かを判定する（Ｓ１５）。すなわち、ＩE−ＩC−ＩDrainがほぼ０か否かを判定する。
【００４４】
Ｓ１５判定で、誤差が許容範囲内でなかった場合には、素子内部電位ＶＥＢを更新し、Ｓ１３に戻り、これをＳ１５の判定でＹｅｓになるまで繰り返す。そして、Ｓ１５の判定でＹｅｓとなったら、主電流ＩEの値を出力する。このように、入力した条件に応じたＩＧＢＴの動作がシミュレーションされる。
【００４５】
図５には、過渡特性の計算処理のフローチャートを示してある。まず、時刻ｔ＝０におけるゲート電圧Ｖg（ｔ＝０）、ＶAnode（ｔ＝０）に対する定常状態の蓄積電荷量ＱDC（ｔ＝０）を求める（Ｓ２１）。ここで、ＱDC（ｔ＝０）は、ベース中性領域における電荷（キャリア）分布ＰBaseneutral（中性領域をneutralと表記した）と、コレクタ−ベースの空乏層における電荷ＱC（ｔ＝０），ＱB（ｔ＝０）である。
【００４６】
ここで、定常状態における中性ベース領域の蓄積電荷量ＱDCは、ＶEBの関数として、次のように表される。
【００４７】
ＱDC＝ＡＰBＬB｛ｅｘｐ（ｑＶEB／ｋＴ）−２｝ｔａｎｈ（Ｗ／２ＬB）
ここで、
Ａ：素子の活性領域面積
ＤB：ベース領域少数キャリア拡散係数
ＬB：ベース領域少数キャリア拡散長
ｋ：ボルツマン定数
ＰB：ベース領域不純物濃度
ｑ：素電荷
Ｗ：中性ベース領域幅
である。
【００４８】
ここで、蓄積電荷量ＱDCの導出について簡単に説明する。蓄積電荷量ＱDCは、定常状態の過剰キャリア分布を中性ベース領域で積分することによって得られる。Ｐ（ｘ）を過剰キャリア濃度とすると、定常状態でのＰ（ｘ）は、次のように表される。
【００４９】
【数８】
2008258550.tif 000010
【００５０】
蓄積電荷量ＱDCは、この過剰キャリア濃度を中性ベース領域で積分することによって得られるため、次式で表される。
【００５１】
【数９】
2008258550.tif 000011
【００５２】
次に、ｔ＝ｔiにおけるＶg（ｔ＝ｔi），ＶAnode（ｔ＝ｔi）を入力し、この条件で、定常状態の電荷分布ｐ（ｘ）を求める（Ｓ２２）。この電荷分布は、上述のＰBaseneutralの求め方と同じである。
【００５３】
そして、ホール分布のＢａｓｅ中性領域における積分を計算し、Ｂａｓｅ中性領域での定常状態のホール電荷量Ｑp（ｔi）を求める（Ｓ２３）。
【００５４】
Ｑp（ｔi）＝∫ｐDC（ｘ）ｄｘ  ［Ｂａｓｅ中性領域］
次に、時刻ｔiにおけるＱC（ｔi），ＱB（ｔi）を求め（Ｓ２４）、これらの和からＱDC（ｔi）＝ＱC（ｔi）＋ＱB（ｔi）＋Ｑp（ｔi）を求める（Ｓ２５）。
【００５５】
次に、遅延時間τを計算する（Ｓ２６）。
【００５６】
遅延時間τは、単なる定数ではなく、ＰＮＰエミッタ・ベース間電位ＶＥＢの関数であり、次の式により計算する。
【００５７】
Ｗ（ＶEB）＝ＷB−Ｗdepletion＝√（Ｄτ）
すなわち、
τ＝［Ｗ（ＶＥＢ）］2／Ｄ
である。ここで、Ｗ：中性ベース領域幅、Ｗdepletion：空乏層幅、ＷB：ＰＮＰベース幅、Ｄ：中性ベース領域における過剰キャリア拡散係数である。
【００５８】
そして、この遅延時間τを用いて、漸化式を用いて過渡的な電荷量ｑ（ｔi）を求める。すなわち、ｄｑ（ｔ）／ｄｔ＝（１／τ）（Ｑ（ｔ）−ｑ（ｔi））を漸化式で表し、
ｑ(ｔi)=｛ｑ(ｔi-1)+((ｔi-ｔi-1)/τ)Ｑ(ｔi)｝/(1+(ｔi-ｔi-1)/τ)
により、時刻ｔiにおける電荷量ｑ（ｔi）を求める（Ｓ２６）。
【００５９】
Ｓ２６の後に、時刻ｔiが予め決定しておいた時刻Ｔをより小さいかを判定し（Ｓ２７）、Ｙｅｓの場合にはＳ２２に戻り、時刻を進めての計算を行い、Ｓ２７においてＮＯとなるまで（時刻がＴに至るまで）、計算を行う。
【００６０】
これによって、各時刻におけるｑ（ｔi）が得られ、この変化ｄｑ（ｔ）／ｄｔから、過渡状態における電流が得られ、従って過渡的特性を含めたＩ（ｔ）＝ＩDC（ｔ）＋ｄｑ（ｔ）／ｄｔが得られる。
【００６１】
このように、本実施形態では、時間に依存しない拡散方程式によって定常解を解析的に厳密解として求め、過渡的なキャリアの時間変化を定常解に加える方法を採っている。さらに、過渡的な電荷の時間変化を遅れτ、準静的な状態を仮定した定常状態での電荷ＱＤＣ及び過渡的な電荷ｑ（ｔ）の関数として表しているので、準定常近似から大きな変更なくダイナミックな応答を計算できる。その結果、計算速度を犠牲にすることなく高精度な計算が可能になる。
【図面の簡単な説明】
【００６２】
【図１】ＩＧＢＴの等価回路図である。
【図２】ＩＧＢＴの構成を模式的に示す図である。
【図３】ＩＧＢＴ内におけるホール蓄積状態を示す図である。
【図４】静特性の計算処理のフローチャートである。
【図５】過渡特性の計算処理のフローチャートである。
【符号の説明】
【００６３】
１０  カソード、１２  Ｐ＋領域、１４  Ｎ＋領域、１６  Ｐ−領域、１８  Ｎ−領域、２０  Ｐ＋領域、２２  アノード、２４  ゲート絶縁膜、２６  ゲート電極。
【図１】
2008258550.tif 000012
【図３】
2008258550.tif 000013
【図４】
2008258550.tif 000014
【図５】
2008258550.tif 000015
【図２】
2008258550.tif 000016