(57)【要約】半導体は、光源（ＬＳ）を駆動するドライバ（ＤＲＶ）と、各々がアバランシェダイオード（ＡＤ）を含む少なくとも２つの検出器（ＲＤ，Ｄ１〜Ｄ４）と、少なくとも２つの検出器（ＲＤ，Ｄ１〜Ｄ４）の出力に結合された時間デジタル変換器機構（ＣＡ，Ｃ１〜Ｃ４）と、時間デジタル変換器機構（ＣＡ，Ｃ１〜Ｃ４）に結合され、少なくとも１つのヒストグラムを記憶するように構成されたメモリ（ＭＥ，ＲＭ，Ｍ１〜Ｍ４）と、ドライバ（ＤＲＶ）及びメモリ（ＭＥ、ＲＭ、Ｍ１〜Ｍ４）に結合された評価ユニット（ＥＶ）とを備える。
2021501875.tif 000002
【特許請求の範囲】
【請求項１】
光源（ＬＳ）を駆動するためのドライバ（ＤＲＶ）と、
各々が少なくとも１つのアバランシェダイオード（ＡＤ）を含む少なくとも２つの検出器（ＲＤ，Ｄ１〜Ｄ４）と、
前記検出器（ＲＤ，Ｄ１〜Ｄ４）の出力に結合された時間デジタル変換器機構（ＣＡ，Ｃ１〜Ｃ４）と、
前記時間デジタル変換器機構（ＣＡ，Ｃ１〜Ｃ４）に結合され、少なくとも１つのヒストグラムを記憶するように構成されたメモリ（ＭＥ，ＲＭ，Ｍ１〜Ｍ４）と、
前記ドライバ（ＤＲＶ）及び前記メモリ（ＭＥ，ＲＭ，Ｍ１〜Ｍ４）に結合された評価ユニット（ＥＶ）と、
を備える半導体。
【請求項２】
前記少なくとも２つの検出器（ＲＤ，Ｄ１〜Ｄ４）は、正方形状又はストライプ状に配列された第１から第４の検出器（Ｄ１〜Ｄ４）として実現されている、
請求項１に記載の半導体。
【請求項３】
前記第１から第４の検出器（Ｄ１〜Ｄ４）と、前記時間デジタル変換器機構（ＣＡ，Ｃ１〜Ｃ４）と、前記メモリ（ＭＥ，Ｍ１〜Ｍ４）は、画像の４つの異なる領域のヒストグラムを生成すると共に記憶するように構成されている、
請求項２に記載の半導体。
【請求項４】
前記時間デジタル変換器機構（ＣＡ，Ｃ１〜Ｃ４）は、前記第１から第４の検出器（Ｄ１〜Ｄ４）及び前記メモリ（ＭＥ，Ｍ１〜Ｍ４）に結合された第１から第４の時間デジタル変換器（Ｃ１〜Ｃ４）を含む、
請求項２又は３に記載の半導体。
【請求項５】
前記第１から第４の時間デジタル変換器（Ｃ１〜Ｃ４）の少なくとも１つは、
前記検出器（Ｄ１〜Ｄ４）に結合された入力を有するリング発振器（ＤＬ，ＬＧ）と、
前記リング発振器（ＤＬ，ＬＧ）の出力に結合されたカウンタ（ＣＯ）と、
前記リング発振器（ＤＬ，ＬＧ）と前記カウンタ（ＣＯ）の現在の状態を取得し、
前記取得した状態をタイムスタンプに復号し、
データを前記タイムスタンプの関数として前記メモリ（ＭＥ，Ｍ１〜Ｍ４）に転送するように構成された転送回路（ＣＦ）と
を含む、請求項４に記載の半導体。
【請求項６】
前記少なくとも２つの検出器（ＲＤ，Ｄ１〜Ｄ４）のうちの１つは、
距離ゼロを示す光子を受け取るための基準検出器（ＲＤ）として実現されている、
請求項１から５のうちいずれか一項に記載の半導体。
【請求項７】
前記ドライバ（ＤＲＶ）は、一連のパルスを生成するように構成され、
当該パルスの各々は、１ｎｓ以下の持続時間（ＴＰ）を有する、
請求項１から６のうちいずれか一項に記載の半導体。
【請求項８】
前記ドライバ（ＤＲＶ）は、前記持続時間（ＴＰ）がプログラム可能になるように構成されている、請求項７に記載の半導体。
【請求項９】
クロックユニット（ＣＬＵ）と、
前記少なくとも２つの検出器（ＲＤ，Ｄ１〜Ｄ４）に結合されたチャージポンプ（ＣＰ）と、
前記評価ユニット（ＥＶ）に結合され、データを外部装置に通信するように構成された通信ユニット（ＩＦ）と、
をさらに備える、請求項１から８のうちいずれか一項に記載の半導体。
【請求項１０】
請求項１から９のうちいずれか一項に記載の前記半導体（ＳＢ）と、光源（ＬＳ）とを備えた飛行時間センサ。
【請求項１１】
前記光源（ＬＳ）は、垂直共振器面発光レーザ（ＶＣＳＥＬ）又は垂直外部共振器面発光レーザ（ＶＥＣＳＥＬ）として実現されている、
請求項１０に記載の飛行時間センサ。
【請求項１２】
前記光源（ＬＳ）は、前記半導体（ＳＢ）に接続された追加の半導体によって実現されている、請求項１０又は１１に記載の飛行時間センサ。
【請求項１３】
前記飛行時間センサ（ＳＥ）は、アパーチャを含む遮光材料（ＢＭ）を備える、
請求項１０から１２のうちいずれか一項に記載の飛行時間センサ。
【請求項１４】
前記遮光材料（ＢＭ）は、前記基準検出器（ＲＤ）と前記第１から第４の検出器（Ｄ１〜Ｄ４）との間に障壁を形成する、請求項１３に記載の飛行時間センサ。
【請求項１５】
飛行時間測定のための方法であって、
光源（ＬＳ）を駆動するドライバ信号を供給するステップと、
各々が少なくとも１つのアバランシェダイオード（ＡＤ）を備えた少なくとも２つの検出器（ＲＤ，Ｄ１〜Ｄ４）によって光子を受け取るステップと、
前記少なくとも２つの検出器（ＲＤ，Ｄ１〜Ｄ４）によって受け取った前記信号を、時間デジタル変換器機構（ＣＡ，Ｃ１〜Ｃ４）によって、少なくとも１つのヒストグラムに変換すると共に、当該少なくとも１つのヒストグラムを記憶するステップと、
評価ユニット（ＥＶ）によって前記少なくとも１つのヒストグラムに基づく計算を実行するステップと、
を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、飛行時間（ＴＯＦ）測定のための半導体、飛行時間センサ及び方法に関する。
【０００２】
本開示は、飛行時間（ＴＯＦ）測定装置の分野に関する。これらの装置は、光パルスを送信し、反射光が装置の検出回路に到達するまでにかかる時間を測定する。
【発明の概要】
【課題を解決するための手段】
【０００３】
複数の目標物の検出を可能にする飛行時間測定のための半導体、飛行時間センサ及び方法を提供することを目的とする。
【０００４】
この目的は、独立クレームの内容によって解決される。更に他の実施形態及び展開は、従属クレームに定義される。
【０００５】
前述したような定義は、特に断らない限り、以下の記述にも適用される。
【０００６】
一実施形態において、半導体は、光源を駆動するためのドライバと、少なくとも１つのアバランシェダイオードをそれぞれ含む少なくとも２つの検出器と、前記少なくとも２つの検出器の出力に結合された時間デジタル変換器機構と、前記時間デジタル変換器機構に結合され、少なくとも１つのヒストグラムを記憶するように構成されたメモリと、前記ドライバと前記メモリに結合された評価ユニットとを含む。
【０００７】
有利には、少なくとも２つの目標物又は対象物を検出できるようにヒストグラムが生成される。
【０００８】
一実施形態では、前記少なくとも１つのヒストグラムが、前記少なくとも２つの検出器のうちの１つの検出器によって受け取られた情報を含む。更に他のヒストグラムが、前記少なくとも２つの検出器の他の検出器によって受け取られた情報を含みうる。
【０００９】
各検出器は、アバランシェダイオード又はアバランシェダイオードアレイを含みうる。前記アバランシェダイオードアレイは、複数のアバランシェダイオードを含む。
【００１０】
一実施形態では、前記半導体は、少なくとも３つの検出器、少なくとも４つの検出器、又は少なくとも５つの検出器を含む。各検出器の出力は、前記時間デジタル変換器機構に結合されうる。
【００１１】
一実施形態では、前記メモリは、幾つかのメモリ、メモリ部分又はメモリ領域に分割される。
【００１２】
一実施形態では、前記少なくとも２つの検出器が、第１〜第４の検出器として実現される。前記第１〜第４の検出器は、正方形、１本のトライプ、又は２本のストライプで配列されうる。前記第１〜第４の検出器は、長方形又は正方形の四隅に配置されうる。前記第１〜第４の検出器は、必要に応じて、等しい距離で直線上に配置されうる。前記検出器を正方形又はストライプに配列することによって、パララックス効果を使用して測定範囲を小さい距離に拡張することが可能になる。例えば、前記検出器は、前記光源と前記検出器の間の前記接続線によって定義された方向に対して垂直な方向を定義するストライプに沿って配列されうる。
【００１３】
一実施形態では、前記第１〜第４の検出器と前記時間デジタル変換器機構と前記メモリが、画像の４つの異なる領域のヒストグラムを生成し記憶するように構成される。前記４つの領域は、画像の４つの象限、又は軸上に直線的に配列された４つの領域でよい。
【００１４】
一実施形態では、前記時間デジタル変換器機構が、少なくとも１つの時間デジタル変換器、少なくとも２つの時間デジタル変換器、少なくとも３つの時間デジタル変換器、又は少なくとも４つの時間デジタル変換器を含む。時間デジタルは、ＴＤと略されうる。検出器の数は、ＴＤ変換器の数と等しいかそれより多くてもよい。
【００１５】
一実施形態では、前記時間デジタル変換器機構が、前記第１〜第４の検出器と前記メモリに結合された第１〜第４の時間デジタル変換器（略してＴＤ変換器又はＴＤＣ）を含む。したがって、第１のＴＤ変換器は、前記第１の検出器を前記メモリに結合し、第１のヒストグラムを生成する。これに応じて、第２〜第４のＴＤ変換器は、前記第２〜第４の検出器を前記メモリに結合し、第２〜第４のヒストグラムを生成する。
【００１６】
一実施形態では、前記第１〜第４の時間デジタル変換器の少なくとも１つが、前記検出器に結合された入力を有するリング発振器と、前記リング発振器の出力に結合されたカウンタと、転送回路とを含む。前記転送回路は、前記リング発振器、前記カウンタ及び前記メモリに結合される。前記転送回路は、前記リング発振器と前記カウンタの現在の状態を取得し、前記取得した状態をタイムスタンプに復号し、データを前記タイムスタンプの関数として前記メモリに転送するように構成されうる。一例では、前記第１〜第４の時間デジタル変換器はそれぞれ、前述のようなリング発振器、カウンタ及び転送回路を含む。
【００１７】
一実施形態では、前記少なくとも２つの検出器のうちの１つが、距離ゼロを表す光子を受け取るための基準検出器として実現される。したがって、前記少なくとも２つの検出器が、前記基準検出器と前記第１〜第４の検出器を含みうる。
【００１８】
更に他の展開では、前記時間デジタル変換器機構は、前記基準検出器に結合された基準ＴＤ変換器を含む。前記基準ＴＤ変換器は、前記メモリに結合されうる。前記基準ＴＤ変換器は、基準ヒストグラムを生成可能である。あるいは、前記基準検出器は、前記ＴＤ変換器機構に結合されてもよく、前記ＴＤ変換器機構に開始信号を提供する。前記開始信号は、前記第１〜第４のＴＤ変換器に印加されうる。
【００１９】
一実施形態では、前記ドライバが、一連のパルスを生成するように構成され、各パルスは、１ｎｓ以下、必要に応じて５００ｐｓ未満の持続時間を有する。有利には、前記持続時間は、例えば２００ｐｓ未満でよい。
【００２０】
一実施形態では、前記ドライバは、前記パルスの前記持続時間がプログラム可能になるように構成される。前記持続時間は、前記持続時間が空間分解能を光速で割ったものより小さくなるように設定されうる。
【００２１】
一実施形態では、前記半導体は、通信ユニットと、クロックユニットと、前記少なくとも２つの検出器の前記アバランシェダイオードに結合されたチャージポンプとを含む。前記通信ユニットは、前記評価ユニットに結合され、データを外部装置に通信するように構成される。
【００２２】
更に他の展開では、前記半導体は、少なくとも１つの低ドロップアウトレギュレータ（略してＬＤＯ）を含む。前記ＬＤＯは、前記ＴＤ変換器機構に結合されうる。
【００２３】
一実施形態では、飛行時間センサが、前記半導体と光源を含む。飛行時間は、ＴＯＦと略される。
【００２４】
一実施形態では、前記光源が、垂直共振器面発光レーザ（略してＶＣＳＥＬ）、又は垂直外部共振器面発光レーザ（略してＶＥＣＳＥＬ）として実現される。
【００２５】
一実施形態では、前記光源が、前記半導体に接続された更に他の半導体によって実現される。前記接続は、ワイヤボンディング、フリップチップ技術、又はダイツーダイボンディングによって達成されうる。
【００２６】
一実施形態では、前記飛行時間センサが、光学要素を含む。前記光学要素は、レンズを含みうる。あるいは、前記光学要素には、レンズがなくてもよい。前記光学要素（すなわち１つ以上のレンズ）は、結像するように構成されうる。例えば、前記光学要素は、前記検出器における画像を作成するために前記少なくとも２つの検出器の焦点又は焦点面に配置される。幾つかの実施形態では、単一光学要素又は単一レンズが、各検出器に画像を作成するために使用されうる。
【００２７】
一実施形態では、前記飛行時間センサが、遮光材料を含む。前記遮光材料は、アパーチャを含む。前記光源は光を放射し、前記第１〜第４の検出器が前記アパーチャを介して光を受け取る。前記光学要素は、前記アパーチャ内に配置されうる。
【００２８】
一実施形態では、前記遮光材料が、前記基準検出器と前記第１〜第４の検出器の間に障壁を形成する。したがって、前記第１〜第４の検出器は、前記光源からの光を直接受け取らない。
【００２９】
一実施形態では、飛行時間測定のための方法は、
光源を駆動するドライバ信号を提供するステップと、
少なくとも１つのアバランシェダイオードを含む少なくとも２つの検出器によって光子を受け取るステップと、
前記少なくとも２つの検出器によって受け取った前記信号を、時間デジタル変換器機構によって少なくとも１つのヒストグラムに変換し、前記少なくとも１つのヒストグラムを記憶するステップと、
前記少なくとも１つのヒストグラムに基づいて評価ユニットによって計算を行うステップと、を含む。
【００３０】
一実施形態では、前記計算の結果が、前記光源から対象物までの距離と、前記対象物から前記少なくとも２つの検出器までの距離との和に関する情報を含む距離信号でよい。前記距離信号は、前記光源から更に他の対象物までの距離と、前記更に他の対象物から前記少なくとも２つの検出器までの距離との和に関する情報を含みうる。したがって、前記距離信号は、複数の対象物、例えば２個、３個又は３個を超える対象物に関する情報を含みうる。
【００３１】
更に他の展開では、第１〜第４の検出器が光子を受け取る。前記第１〜第４の検出器が、第１〜第４の領域などの様々な領域から光子を受け取る。前記計算の結果は、前記光源から第１の領域内の対象物までの距離と、前記第１の領域内の前記対象物から前記第１の検出器までの距離との和に関する情報を含む第１の距離信号でよい。これに応じて、前記計算の結果は、前記光源から前記第２〜第４の領域内の対象物までの距離と、前記第２〜第４の領域内の前記対象物から前記第２〜第４の検出器までの距離との和に関する情報を含む第２〜第４の距離信号でよい。
【００３２】
飛行時間測定のための方法は、上で定義された実施形態の１つにより、例えば前記半導体及び／又は前記飛行時間センサによって実現されうる。
【００３３】
一実施形態では、前記ＴＯＦセンサが、飛行時間システム・オン・チップとして実現される。前記システム・オン・チップは、ＳＯＣと略されうる。
【００３４】
一実施形態では、前記ＴＯＦセンサが、単一装置に組み込まれた距離測定構成要素を提供するチップ上のシステムとして実現される。前記ＴＯＦセンサは、必要に応じて、直接ＴＯＦ測定を提供する。有利には、前記ＴＯＦセンサは、距離の測定値を生成し高精度を達成するためにチップ上で情報の処理を提供する。
【００３５】
一実施形態では、前記光パルス幅は、前記ＴＯＦセンサ内で狭く、その結果、ＴＤＣ／ヒストグラム手法を使用してリターンパルス時間を正確に測定できる。
【００３６】
一実施形態では、前記ＴＯＦセンサ又はＴＯＦ測定システムが、前記ＶＣＳＥＬとシングルチップを含む。前記光パルスドライバ、受信及び処理はすべて、前記単一チップ上で提供される。前記ＶＣＳＥＬは、前記光パルスを生成する。前記ＴＯＦ測定システムは、絶対距離を測定できる。前記ＳＰＡＤ／ＴＤＣ／ヒストグラムアーキテクチャと結合された前記狭い光パルスは、複数の対象物の検出を可能にする。
【００３７】
前記装置及び方法は、直接ＴＯＦ距離測定システム・オン・チップを提供する。前記装置は、ＴＯＦセンサとも呼ばれ、複数の光子捕捉センサ、複数の時間デジタル変換器（略してＴＤ変換器）、複数のヒストグラム、メモリ、マイクロプロセッサ、通信用入出力回路、及び狭いパルスを生成する光源ドライバを含む。前記方法は、前記データを処理して前記ヒストグラムを複数の対象物までの距離に変換する。
【００３８】
直接飛行時間は、目標物から反射されたパルスが前記センサに到達するのにかかる時間の測定に基づく。この技術は、複数の周期にわたる複数のパルスを利用して、より多くのデータを収集して信号対雑音比を改善できる。これらの周期的サンプルは、前記距離を決定するために処理されるヒストグラムに収集される。きわめて狭いパルスが、複数の対象物の検出を可能にする。前記方法は、ヒストグラムを使用して、視界内に見える対象物の深さマップと見なしうる複数の対象物までの距離を表わす。
【００３９】
一実施形態では、前記ＴＯＦセンサは、更に、前記ＳＰＡＤ又はＳＰＡＤ配列のための高電圧を提供するチャージポンプと、前記ＴＯＦセンサ内の電力制御を提供するために使用される低ドロップアウトレギュレータ（略してＬＤＯ）と、様々なブロックのためのクロッキングを提供する発振器と、高速クロックを提供するフェーズロックループ（略してＰＬＬ）とを含む。典型的なＴＯＦシステム又はＴＯＦセンサは、幾つかの個別の構成要素から成りうる。本開示において、全ての部品（光源以外の）は、単一チップ上に提供される。前記ＴＯＦセンサは、直接ＴＯＦ技術を実現する。前記ＴＯＦセンサによって得られた前記ヒストグラムは、視界（ＦＯＶ）内のすべての対象物までの平均距離だけよりも多くの情報を含む。これは、前記ＴＯＦセンサがクロストークを生成するカバーガラスの後ろに配置されたとき、前記対象物が大きな壁の前にあるとき、２人の人や他の多くの状況などの複数の対象物が前記ＦＯＶ内にあるときなど、多くの状況で有利である。
【００４０】
前記システム又は前記ＴＯＦセンサの応用分野は、モバイル装置（接近、オートフォーカスアシスト）又は産業用途のセンサである。
【００４１】
オートフォーカスアシストは、ＴＯＦセンサによって行なわれうる。距離は、カメラを迅速に合焦させるために使用される。これは、特に、カメラ撮像システムが前記距離を決定するために使用するコントラストがない低照度環境で役立つ。
【００４２】
前記ＴＯＦセンサは、前記半導体、ＶＣＳＥＬ及び関連レンズ／アパーチャを含む。前記ＴＯＦセンサは、モジュール、光センサ機構又はシステムと呼ばれうる。前記カメラオートフォーカスは、携帯電話に実装されうる。前記携帯電話カメラは、前側カメラ及び／又は後側カメラとして実現されうる。前記前側カメラは、より短い検出距離を必要とする自撮り写真を撮るために使用される。前記後側カメラは、典型的には、より長い距離測定を必要とする。このカメラは、一般に、レーザ検出オートフォーカス又はＬＤＡＦと呼ばれる。
【００４３】
有利には、前記カメラなどの製品は、複数対象物検出を行なう。具体的な利点は、工場較正の必要を低減又は除去しうる。別の利点は、前記カバーガラスへの汚染の影響をなくすか補償する（顧客の介在なしに）能力でありうる。
【００４４】
一実施形態では、直接ＴＯＦシステム・オン・チップ装置が、狭いパルスを生成する光源を駆動するドライバと、複数の反射光パルスを受け取ってそれを到達時刻のヒストグラムに変換するための複数のサブシステムと、制御し前記受け取ったヒストグラムデータを処理しそれを距離に変換するマイクロプロセッサと、データを外部装置に通信するための回路と、クロック及び制御システムと、電力管理用の低ドロップアウトレギュレータ（略してＬＤＯ）と、前記ＳＰＡＤに高電圧を提供するチャージポンプとを含む。
【００４５】
一実施形態では、前記ドライバが、前記光源のための狭パルスを生成する。前記ドライバは、アイセーフ検証回路を含む。前記ドライバは、プログラム可能なパルス幅を有するパルスを生成するように構成される。
【００４６】
一実施形態では、各サブシステムが、多数の反射光パルスを受け取り、それらを前記ヒストグラムに変換する。各サブシステムは、ＳＰＡＤレシーバサブシステムと、ＴＤ変換器サブシステムと、ヒストグラムメモリ記憶サブシステムを含む。
【００４７】
一実施形態では、前記ＳＰＡＤレシーバサブシステムは、消滅回路と、各ＳＰＡＤをイネーブル／ディスエーブルできる複数のＳＰＡＤと、パルス発生回路と、前記パルスを前記ＴＤ変換器サブシステムに送る回路とを含む。
【００４８】
一実施形態では、前記ＴＤ変換器サブシステムが、リング発振器及びカウンタと、前記リング発振器及びカウンタの現在の状態を取得する回路と、前記取得した状態をタイムスタンプに復号する回路と、前記データをヒストグラムサブシステムに送る回路とを含む。
【００４９】
一実施形態では、前記ヒストグラムメモリ記憶サブシステムが、前記タイムスタンプを使用してメモリロケーションを索引付けする回路と、前記データを読み取り、増分し、そのメモリロケーションに保存する回路と、マイクロプロセッササブシステムによるヒストグラムデータの読み書きを可能にする回路とを含む。
【００５０】
一実施形態では、前記マイクロプロセッササブシステムが、前記ヒストグラムからデータを読み取る回路と、プログラム及びデータ記憶のためのＲＡＭと、プログラム及び固定パラメータを記憶するためのＲＯＭと、計算のための評価ユニット又はデータ処理ユニットと、他のオンチップシステムとのデータ交換のための回路とを含む。
【００５１】
一実施形態では、前記入出力回路が、Ｉ２Ｃデータレシーバ及びデータトランスミッタシステムと、割り込み機構と、汎用入出力ピンドライバとを含む。
【００５２】
一実施形態では、前記クロック及び制御システムが、内部ベースクロックを生成する発振器と、前記発振器から前記高速クロックを生成するＰＬＬと、電圧／電流基準と、起動シーケンス及び電力グリッチを制御するパワーオンリセット回路とを含む。
【００５３】
一実施形態では、前記複数のセンサが、４つの信号レシーバセンサを含む。前記４つのセンサは、正方形に配列される。あるいは、前記４つのセンサは、スタイプ（stipe）又はストライプで配列される。
【００５４】
一実施形態では、前記複数のセンサのうちの１つが、基準チャネルである。前記基準チャネルは、前記４つのレシーバセンサから分離される。前記基準チャネルは、距離ゼロを表わす送信信号の一部を受け取る。
【００５５】
一実施形態では、前記システムにおいて、前記プログラムコードが、入出力回路を介してダウンロードされ、前記ＲＡＭに記憶される。あるいは、前記プログラムコードが前記ＲＯＭに記憶される。
【００５６】
一実施形態では、特定のシステム設計が、前記ヒストグラムメモリが２５６エントリ深さであり、前記マイクロプロセッサＲＡＭが３２バイトであり、前記マイクロプロセッサＲＯＭが３２ｋバイトであり、前記マイクロプロセッサがＣｏｒｔｅｘ  Ｍ０プロセッサであり、１２８個のＳＰＡＤがあり、ＳＰＡＤの２つのバンクが単一ＴＤ変換器を共有するように実現される。これは、単に可能なシステムの例である。
【００５７】
一実施形態では、前記ヒストグラムからの前記データを処理して距離データを抽出する方法が、
前記様々な受信センサ間のタイミングの差を決定する前記システムを較正するステップと、
前記基準チャネルを処理して前記パルスの開始を決定するステップと、
複数のヒストグラムチャネルを調整して各チャネルのタイミングを共通時間に合わせるステップと、
前記ヒストグラムを処理し、前記ヒストグラム内の１つ又は複数の対象物の位置を決定するステップと、
前記データを前記外部システムに通信するステップと、
を含む。
【００５８】
一実施形態では、前記システムを較正するステップが、内部クロック又は外部水晶クロックに対して較正を行なう。
【００５９】
一実施形態では、前記複数のヒストグラムチャネルを調整して各チャネルの前記タイミングを共通時間に合わせるステップが、前記ヒストグラムビンのサイズができるだけ細かくなるか、前記ヒストグラムビンのサイズができるだけ粗くなり、前記光パルスの幅に近づくように実現される。
【００６０】
一実施形態では、前記ヒストグラムを処理し、前記ヒストグラム内の１つ又は複数の対象物の位置を決定するステップが、
単一対象物が検出されるステップと、
複数の対象物が検出されるステップと、
前記対象物の特徴が報告されるステップと、
固定対象物が拒否又は減算されるステップと（カバーガラスなど）のうちの少なくとも１つのステップを含む。
【００６１】
一実施形態では、前記データを前記外部システムに通信するステップが、通信ユニット又はインタフェース回路が断続駆動、ポーリング又は時限されるように実現される。
【００６２】
一実施形態では、システムを制御する方法は、
前記システムを起動時に初期化するステップと、
取得を開始するステップと、
取得のタイミングを設定するステップと、
取得の長さを決定するステップと、
取得を周期的に繰り返すステップと、
ＳＰＡＤの任意の組み合わせをイネーブル／ディセーブルするステップ、のうちの少なくとも１つのステップを含む。
【００６３】
実施形態の図面の以下の説明は、半導体、飛行時間センサ及び飛行時間測定方法の態様を更に詳しく例示し説明しうる。同じ構造及び同じ効果を有する装置及び回路部分がそれぞれ、等価な参照記号で現われる。様々な図で装置又は回路部分がその機能の点で互いに対応する限り、その説明は、以下の図のそれぞれには繰り返されない。
【図面の簡単な説明】
【００６４】
【図１Ａ】飛行時間センサの例示的実施形態を示す図である。
【図１Ｂ】飛行時間センサの例示的実施形態を示す図である。
【図２】飛行時間センサの半導体の例示的実施形態を示す図である。
【図３】飛行時間センサの半導体の例示的実施形態の詳細を示す図である。
【図４】単一対象物の測定プロセスの概略例を示す図である。
【図５】単一対象物の測定プロセスの概略ヒストグラムを示す図である。
【図６Ａ】２つの対象物の測定プロセスの概略例を示す図である。
【図６Ｂ】２つの対象物の測定プロセスの概略ヒストグラムを示す図である。
【図７】４つの領域を有する画像の例を示す図である。
【図８Ａ】飛行時間センサの半導体の例示的実施形態を示す図である。
【図８Ｂ】飛行時間センサの例示的実施形態を示す図である。
【発明を実施するための形態】
【００６５】
図１Ａは、飛行時間センサＳＥ（略してＴＯＦセンサ）の例示的実施形態を示す。ＴＯＦセンサＳＥは、光源ＬＳを含む。光源ＬＳは、発光体と呼ばれうる。光源ＬＳは、ＶＣＳＥＬやＶＥＣＳＥＬなどのレーザダイオードである。これらのタイプのレーザは、例えば、電磁スペクトルの赤外線部分の光を放射するように構成されうる。
【００６６】
ＴＯＦセンサＳＥは、光源ＬＳに結合された半導体ＳＢを含む。半導体ＳＢは、また、半導体ダイ若しくはチップ、又はモノリシック集積回路とも呼ばれうる。半導体ＳＢは、単一検出器ダイ、例えば、ＣＭＯＳプロセスによって製造された単一半導体集積回路として実現される。半導体ＳＢは、測定ブロックＭＥＢと評価ユニットＥＶを含む。評価ユニットＥＶは、処理回路又はデータ処理回路として実現されうる。評価ユニットＥＶは、測定ブロックＭＥＢに結合される。評価ユニットＥＶは、外部回路からのデータを入力し、データを外部回路に出力するように構成される。
【００６７】
更に、半導体ＳＢは、光源ＬＳに結合された出力を有するドライバＤＲＶを含む。更に、半導体ＳＢは、ドライバＤＲＶに結合された制御ユニットＣＵ、測定ブロックＭＥＢ及び評価ユニットＥＶを含む。制御ユニットＣＵは、光源ＬＳを駆動するドライバＤＲＶに制御信号ＳＣを提供する。あるいは、制御ユニットＣＵと評価ユニットＥＶは、マイクロプロセッサ、マイクロコントローラ、ステートマシンなどの回路に組み込まれうる。
【００６８】
半導体ＳＢは、少なくとも２つの検出器、すなわち第１の検出器Ｄ１と基準検出器ＲＤを含む。各検出器ＲＤ，Ｄ１は、少なくとも１つのアバランシェダイオードを含む。各検出器ＲＤ，Ｄ１は、アバランシェダイオード又はアバランシェダイオードアレイを含みうる。アバランシェダイオードは、単一光子アバランシェダイオード（略してＳＰＡＤ）として実現される。
【００６９】
半導体ＳＢは、時間デジタル変換器機構ＣＡ（略してＴＤ変換器機構）を含む。第１の検出器Ｄ１の出力が、ＴＤ変換器機構ＣＡに結合される。また、基準検出器ＲＤの出力が、ＴＤ変換器機構ＣＡに結合される。半導体ＳＢは、更に、ＴＤ変換器機構ＣＡと評価ユニットＥＶとに結合されたメモリＭＥを含む。メモリＭＥは、ヒストグラムメモリとして実現されうる。
【００７０】
したがって、測定ブロックＭＥＢは、第１の検出器Ｄ１、基準検出器ＲＤ、ＴＤ変換器機構ＣＡ及びメモリＭＥを含む。
【００７１】
信号処理及び飛行時間計算は、第１の検出器Ｄ１と基準検出器ＲＤを含む同一半導体ＳＢ上で行なわれる。構成要素は、第１の検出器Ｄ１と基準検出器ＲＤを含む同一半導体ＳＢ上に作成された集積回路ＩＣに一体化される。
【００７２】
第１の検出器Ｄ１と基準検出器ＲＤは、半導体ＳＢに一体化される。第１の検出器Ｄ１と基準検出器ＲＤは、光学的かつ空間的に分離される。検出器Ｄ１，ＲＤは、単一ＳＰＡＤ又はＳＰＡＤアレイとして実現されうる。基準検出器ＲＤは、光学基準信号の測定のために構成され、電気基準信号ＳＲを生成する。第１の検出器Ｄ１は、光学測定信号の測定のために構成され、電気測定信号ＳＭを生成する。
【００７３】
ＴＯＦセンサＳＥは、第１及び第２の光学要素Ｌ１，Ｌ２を含む。第１の光学要素Ｌ１は、第１のレンズを含む。第２の光学要素Ｌ２は、第２のレンズを含む。レンズは、球形や円筒形などの光学レンズ形状を有する。レンズは、凹及び／又は凸レンズ（又は、これらの組み合わせ）として働き、放射又は反射光を目標物ＴＧ及び／又は第１の検出器Ｄ１上に収束しうる。例えば、第１のレンズ及び／又は第２のレンズは、検出器側に画像を作成するために、光源ＬＳ及び／又は検出器Ｄ１、更に他の検出器に対して位置合わせされうる。
【００７４】
あるいは、第１のレンズ及び／又は第２がレンズは省略されうる。ＴＯＦセンサＳＥには、第１の光学要素Ｌ１がなくてもよい。ＴＯＦセンサＳＥには、第２の光学要素Ｌ２がなくてもよい。
【００７５】
動作において、光源ＬＳは、赤外線又は紫外線／可視光の放射波長又は放射スペクトルを有する光を放射する。有利には、赤外線放射は、人間の視覚では見えない。光源ＬＳの放射は、典型的には、変調され、例えば、放射は、正弦波や矩形波などの持続波によってパルス化又は変調される。例えば、パルスは、ｋＨｚ又はＭＨｚ範囲の周波数を有しうる。実際の変調周波数は、例えばＴＯＦセンサＳＥが接近用途に使用されるかオートフォーカス用途に使用されるかに依存し、飛行時間の範囲を決定する。
【００７６】
光源ＬＳは、放射光の少なくとも一部分が第１の光学要素Ｌ１を介してＴＯＦセンサＳＥから出るように配置される。実際には、放射光の大部分は、第１の光学要素Ｌ１を介してＴＯＦセンサＳＥから出てもよい。光のこの部分（示された測定部分）は、最終的に、少なくとも部分的に、外部対象物又は目標物ＴＧによって反射される。第１の検出器Ｄ１は、反射光が、第２の光学要素Ｌ２によってＴＯＦセンサＳＥに入り、その結果、第１の検出器Ｄ１によって検出されうるようにＴＯＦセンサＳＥ内に配置されうる。第１の検出器Ｄ１は、検出光に応じて測定信号ＳＭを生成する。目標物ＴＧによって光源ＬＳを第１の検出器Ｄ１に接続する光路は、測定経路Ｐ１を確立し、測定経路Ｐ１に沿って伝わる光は、測定光ビームを形成する。図１Ａに示されたように、外部目標物ＴＧは、ＴＯＦセンサＳＥの外部に配置される。
【００７７】
必要に応じて、ＴＯＦセンサＳＥは、第２の光学要素Ｌ２と第１の検出器Ｄ１の間に光学フィルタＯＦを含む。背景光ＢＬは、ＴＯＦセンサＳＥに導かれうる。光学フィルタＯＦは、ありうる背景光ＢＬの少なくとも一部分を吸収するように構成される。光学フィルタＯＦは、例えば、背景光ＢＬのほとんどを吸収し、したがって周囲光フィルタとして働きうる。
【００７８】
更に、基準経路Ｐ３が確立され、外部目標物を介して伸びることなく光源ＬＳを基準検出器ＲＤに光学的に結ぶ。例えば、基準経路Ｐ３は、ＴＯＦセンサＳＥ内に留まる。飛行時間測定のため、光の基準部分が基準経路Ｐ３に沿って伝わり、光の基準ビームを形成する。基準ビームの光は、基準検出器ＲＤによって少なくとも部分的に検出され、検出光に基づいて基準信号ＳＲを生成する。基準ビームの光は、ＴＯＦセンサＳＥ内の内部反射によって生成される。
【００７９】
測定信号ＳＭは、測定経路Ｐ１の飛行時間特性の尺度であり、ＴＯＦセンサＳＥと目標物ＴＧの間の距離Ｄに関する情報に変換されうる。
【００８０】
典型的には、光源ＬＳは、半導体ＳＢに電気的に接続されるが一体化されないことがある外部構成要素を構成する。この例では、ドライバＤＲＶは、半導体ＳＢに一体化され、光源ＬＳは、ＴＯＦセンサＳＥの図示されない支持体上に配置されたＶＣＳＥＬレーザダイオードである。光源ＬＳは、ＴＯＦセンサＳＥのパッケージ内にある。
【００８１】
ドライバＤＲＶは、制御信号ＳＣに依存して光源ＬＳを駆動する。次に、光源ＬＳは、制御信号ＳＣのそれぞれのトリガパルスに応じて、電磁放射の検出パルス列を放射する。典型的には、光源ＬＳは、制御信号ＳＣ内のトリガパルスごとに１つの送信パルスを放射する。電磁放射は、スペクトルの可視光、赤外線又は紫外線部分からの波長を有する。
【００８２】
送信パルスは、第１の光学要素Ｌ１内で導かれ、測定経路Ｐ１に沿って伝わる（以後、放射パルスＥＰと示す）。目標物ＴＧは、放射パルスＥＰに対する応答として反射パルスＲＰを放射する。最終的に、反射パルスＲＰは、第１の検出器Ｄ１によって検出される。ＴＯＦセンサＳＥ内の反射によって、送信パルスの一部分が、送信パルスの放射の時刻を光学的に示す開始パルスＳＰとして基準検出器ＲＤに結合され導かれる（それぞれ放射パルスＥＰ）。開始パルスＳＰを検出すると、基準検出器ＲＤは、パルスを放射してから受け取るまでの時間期間Ｔｄの測定を開始するための開始信号ＳＴをＴＤ変換器機構ＣＡに提供する。従って、第１の検出器Ｄ１は、受信パルスの検出後に停止信号ＳＯをＴＤ変換器機構ＣＡに提供する。ＴＤ変換器機構ＣＡは、送信パルスと受信パルスの間の時間期間Ｔｄを表すそれぞれの差値を決定する。
【００８３】
開始信号ＳＴと停止信号ＳＯの使用が、前記時間期間Ｔｄを決定するために可能な幾つかの選択肢の１つに過ぎないことは当業者には明らかなはずである。例えば、開始は、例えば制御信号ＳＣのそれぞれのトリガパルスによってもトリガされうる。
【００８４】
ＴＤ変換器機構ＣＡは、時間期間Ｔｄを表している以前に決定された差値を、その値を第１のヒストグラムに蓄積するためのメモリＭＥに提供する。評価ユニットＥＶは、第１のヒストグラムの評価に基づいて飛行時間を示す出力信号ＯＳを生成するように構成される。制御ユニットＣＵは、一連のトリガパルスを有する制御信号ＳＣを生成するように構成される。この一連のトリガパルスは、第１のトリガパルスと複数の後続トリガパルスとを含む。
【００８５】
構成要素を単一半導体ＳＢに一体化することによって、システム・オン・チップ（略してＳＯＣ）を実現し、飛行時間システムの実施態様を、異なる半導体上で様々な構成要素を使用するよりもはるかに単純かつ安価にする。有利には、ＴＯＦセンサＳＥは、深さマップを利用した実施態様と共に高度の集積化を実現する。
【００８６】
図１Ａに示されたように、ＴＯＦセンサＳＥは、ＶＣＳＥＬでよい光源ＬＳと、第１の検出器Ｄ１（フォトニックセンサとも呼ばれる）と、光を目標物ＴＧに収束させかつ／又は目標物ＴＧから受け取った光を第１の検出器Ｄ１上に収束させるオプションの光学要素Ｌ１，Ｌ２と、受け取った光を送られた光と同じ帯域幅に制限するフィルタＯＦとを有する。図１Ａに、ＴＯＦセンサＳＥのブロック図（システム、モジュール又は光センサ機構とも呼ばれうる）が示される。ＴＯＦセンサＳＥは、飛行時間測定（略してＴＯＦ測定）を達成するように構成される。そのようなＴＯＦセンサＳＥの一例は、ＴＤ変換器及びヒストグラムメモリと結合されたＳＰＡＤベースシステム／機構／モジュールでよい。
【００８７】
図１Ｂは、図１Ａに示された機構の例を示す。移動通信装置ＤＶは、ＴＯＦセンサＳＥを含む。ＴＯＦ測定の目標物ＴＧは、例えば人でよい。光は、パルス往復を行なう。飛行時間（ＴＯＦ）測定方法は、放射線が距離Ｄを伝わるのにかかる時間を測定することである。時間期間Ｔｄが測定された後で、光の速度ｃを知ることによって距離Ｄを容易に推定できる。以下の式を使用できる。
【００８８】
Ｄ＝Ｔｄ・ｃ／２
【００８９】
ここで、Ｄは、目標物ＴＧとＴＯＦセンサＳＥ間の距離であり、Ｔｄは、測定時間期間であり、ｃは光速（約０．３ｍ／ナノ秒）である。評価ユニットＥＶは、ヒストグラムを使用して測定時間期間Ｔｄを決定する。ヒストグラムは、深さマップを実現する。
【００９０】
図２は、上で示した半導体の更なる展開である半導体ＳＢの例を示す。半導体ＳＢは、基準サブシステムＲＳを含む。基準サブシステムＲＳは、少なくとも１つのアバランシェダイオードを有する基準検出器ＲＤを含む。基準サブシステムＲＳは、基準時間デジタルコントローラＲＣ（略して基準ＴＤ変換器）を含みうる。基準サブシステムＲＳは、基準ヒストグラムメモリと呼ばれうる基準メモリＲＭを含みうる。
【００９１】
更に、半導体ＳＢは、検出器、ＴＤ変換器及びメモリを含む少なくとも１つのサブシステムを含む。検出器は、少なくとも１つのアバランシェダイオードを含む。半導体ＳＢの第１のサブシステムＳＵ１は、第１の検出器Ｄ１、第１のＴＤ変換器Ｃ１及び第１のメモリＭ１を含む。第１のメモリＭ１は、第１のヒストグラムメモリと呼ばれうる。第１のメモリＭ１は、メモリＭＥの一部でよい。例えば、半導体ＳＢは、第２の検出器Ｄ２を有する第２のサブシステムＳＵ２と、第２のＴＤ変換器Ｃ２と、第２のヒストグラムメモリと呼ばれうる第２のメモリＭ２とを含む。更に、半導体ＳＢは、第３及び第４の検出器Ｄ３，Ｄ４を有する第３及び第４のサブシステムＳＵ３，ＳＵ４と、第３及び第４のＴＤ変換器Ｃ３，Ｃ４と、ヒストグラムメモリと呼ばれうる第３及び第４のメモリＭ３，Ｍ４とを含む。
【００９２】
ＴＤ変換器機構ＣＡは、第１〜第４のＴＤ変換器Ｃ１〜Ｃ４を含む。ＴＤ変換器機構ＣＡは、基準ＴＤ変換器ＲＣを含みうる。メモリＭＥは、第１〜第４のメモリＭ１〜Ｍ４を含みうる。
【００９３】
更に、半導体ＳＢは、出力側で基準サブシステムＲＳと第１〜第４のサブシステムＳＵ１〜ＳＵ４に結合されたチャージポンプＣＰを含む。半導体ＳＢは、評価ユニットＥＶを含む。更に、半導体ＳＢは、メモリＭＥを含む。評価ユニットＥＶは、マイクロプロセッサ、マイクロコントローラ又はステートマシンとして実現されうる。更に、評価ユニットＥＶは、メモリＭＥを含みうる。メモリＭＥは、ランダムアクセスメモリ（略してＲＡＭ）及び／又は読み取り専用メモリ（略してＲＯＭ）及び／又は電気的消去可能読み取り専用メモリ（略してＥＥＰＲＯＭ）として実現されうる。更に、半導体ＳＢは、クロックユニットＣＬＵを含む。クロックユニットＣＬＵは、オシレータＯＳＣ及び／又はフェーズロックループＰＬＬを含む。
【００９４】
図１Ａに示された制御ユニットＣＵは、少なくとも１つの低ドロップアウトレギュレータを含むアナログ回路ＣＡＡ及び／又は基準電圧回路などの基準回路を使用して実現されうる。アナログ回路ＣＡＡは、ドライバＤＲＶに接続される。
【００９５】
更に、半導体ＳＢは、通信ユニットＩＦを含む。通信ユニットＩＦは、インタフェース例えば、入出力回路などのインタフェース、Ｉ２Ｃインタフェース、又はＩ２Ｃ汎用インタフェース（Ｉ２Ｃ  ＧＰＩＯ）として実現されうる。更に、半導体ＳＢは、パワーオンリセット回路ＰＯＣを含む。半導体ＳＢは、ブロック、ユニット及び回路ＤＲＶ、ＣＡ、ＣＬＵ、ＰＬＬ、ＯＳＣ、ＥＶ、ＩＦ、ＲＳ及びＳＵ１〜ＳＵ４を互いに結合するバスシステムＢＳを含みうる。
【００９６】
基準検出器ＲＤのアバランシェダイオードは、光学基準信号を受け取る。基準サブシステムＲＳは、基準ヒストグラムの形で記憶されたデータを提供する。基準ヒストグラムは、基準メモリＲＭに記憶される。基準メモリＲＭは、メモリＭＥから離される。
【００９７】
代替実施形態（図示せず）で、基準ヒストグラムを記憶するための基準メモリＲＭは、メモリＭＥの一領域でよい。
【００９８】
第１〜第４の検出器Ｄ１〜Ｄ４のアバランシェダイオードは、光学測定信号を受け取る。これに応じて、第１〜第４のサブシステムＳＵ１〜ＳＵ４のＴＤ変換器Ｃ１〜Ｃ４が、第１〜第４のヒストグラムに記憶されたデータを提供する。第１〜第４のヒストグラムは、第１〜第４のメモリＭ１〜Ｍ４に記憶される。第１〜第４のメモリＭ１〜Ｍ４は、メモリＭＥから分離される。
【００９９】
代替実施形態（図示せず）で、第１〜第４のメモリＭ１〜Ｍ４は、メモリＭＥによって実現されうる。評価ユニットＥＶは、第１〜第４のヒストグラムと基準ヒストグラムをメモリＭＥに提供する。
【０１００】
図２に示されたように、半導体ＳＢは、幾つかの構成要素を含む。参照を単純にするため、３つの構成要素は、Ｓ−Ｔ−Ｈサブシステム又はブロックと呼ばれる。Ｓ−Ｔ−Ｈサブシステムは、外部反射光を検出する単一光子アバランシェフォトダイオード（ＳＰＡＤと、各光子の到達時刻を取得するＴＤ変換器と、各光子の到達時刻を記録するヒストグラムとを含む。他の構成要素は、ＶＣＳＥＬ狭パルスを駆動するために使用されるドライバＤＲＶと、ＳＰＡＤアレイ用の高電圧を提供するように構成されたチャージポンプＣＰと、装置内の電力制御を提供するために使用される低ドロップアウトレギュレータ（略してＬＤＯ）と、様々なブロックのためのクロックを提供する発振器ＯＳＣと、高速クロックを提供するフェーズロックループ（ＰＬＬ）と、関連ＲＡＭ及びＲＯＭと共にマイクロプロセッサとして実現されうる評価ユニットＥＶと、外部構成要素への通信を提供する通信ユニットＩＦとを有する。
【０１０１】
Ｓ−Ｔ−Ｈサブシステムのいくつかは、複数のゾーンを提供するように実現されうる。これは、図７に示されたような画像の４つの異なる領域からの光子の検出を提供できる。更に、基準Ｓ−Ｔ−ＨサブシステムＲＳは、ＶＣＳＥＬパルスが開始された正確な時間を記録するためにＶＣＳＥＬ出力の隣に提供されうる。これは、また、温度又は時間経過による劣化によるＶＣＳＥＬパルス変動を補償するために使用されうる。
【０１０２】
プログラム可能なマイクロプロセッサシステムと共に、複数のＳＰＡＤ／ＴＤＣ／ヒストグラムサブシステムＳＵ１〜ＳＵ４の実装により、様々な用途へのＴＯＦセンサＳＥの構成と適用が可能になる。
【０１０３】
上述した方法は、ヒストグラムを使用して、視界内に見える対象物の深さマップと見なしうる複数の対象物ＴＧまでの距離を表わす。ＴＯＦセンサＳＥは、複数対象物ＴＧが存在する様々な状態で距離測定が正確でありうる。１つのそのような例は、環境汚染に晒されうるカバーガラスを有するシステムにある。
【０１０４】
図３は、上で示された例の更なる展開である半導体ＳＢの詳細を示す。第１の検出器Ｄ１が、アバランシェダイオードＡＤに接続された消滅回路ＱＣを含む。チャージポンプＣＰが、アバランシェダイオードＡＤに結合される。第１のＴＤ変換器Ｃ１が、遅延線ＤＬと、遅延線ＤＬの出力を遅延線ＤＬの入力に結合するロジックゲートＬＧとを含む。遅延線ＤＬは、直列に接続された複数の反転要素を含む。開始信号ＳＴが、ロジックゲートＬＧの更に他の入力に提供される。例えば、ロジックゲートＬＧは、ＮＡＮＤゲートとして実現されうる。これにより、遅延線ＤＬとロジックゲートＬＧの組み合わせが、リング発振器を実現する。リング発振器は、図３の右側にリングによって示される。遅延線ＤＬの出力は、第１のＴＤ変換器Ｃ１のカウンタＣＯに接続される。これにより、一連の反転要素の最後の反転要素は、カウンタＣＯに接続されうる。遅延線ＤＬの更に他の出力とカウンタＣＯの出力が、第１のＴＤ変換器Ｃ１のラッチＬＡの入力に接続される。ラッチＬＡは、記憶要素として実現されうる。アバランシェダイオードＡＤの出力は、パルス発生器ＡＣＩを介してラッチＬＡのトリガ入力に結合される。リング発振器は、遅延線ＤＬとロジックゲートＬＧを含む。
【０１０５】
更に、第１のＴＤ変換器Ｃ１は、入力側でラッチＬＡに接続されたデコーダＤＥＣを含む。デコーダＤＥＣは、第１のサブシステムＳＵ１の第１の検出器Ｄ１に対応する第１のヒストグラムを記憶する、メモリ領域を意味する第１のメモリＭ１に結合される。第１のメモリＭ１は、第１のメモリＭ１の出力を第１のメモリＭ１の入力に結合する増分ユニットＩＮＵに接続される。ラッチＬＡ、デコーダＤＥＣ及び増分ユニットＩＮＵは、転送回路ＣＦの一部である。
【０１０６】
開始信号ＳＴが、ロジックゲートＬＧに提供される。開始信号ＳＴの後で、リング発振器は、アバランシェダイオードＡＤが光子によってトリガされるまで作動する。光子は、光学フィルタＯＦから受け取った光の一部である。アバランシェダイオードＡＤは、パルス発生器ＡＣＩを介して、ラッチＬＡのトリガ入力に提供される停止信号ＳＯを生成する。遅延線ＤＬの状態とカウンタＣＯのカウンタ値が、停止信号ＳＯの到達時にラッチＬＡに記憶される。したがって、複数の反転要素とカウンタ値によって提供される論理的状態が、ラッチＬＡに記憶される。ラッチＬＡに記憶された情報が復号され、その結果、アドレスが第１のメモリＭ１に提供される。デコーダＤＥＣによって復号されたアドレスで第１のメモリＭ１に記憶されたデータが、１増分され、第１のメモリＭ１に再び記憶される。第１のメモリＭ１の出力は、データ処理のための評価ユニットＥＶに接続される。
【０１０７】
図３に示されたように、第１のＳＰＡＤサブシステムＳＵ１は、２つの重要な要素を含み、それは、光子が検出された後で迅速な回復を可能にする消滅回路ＱＣと、第１のＴＤ変換器Ｃ１に矩形パルスを提供するパルス発生器ＡＣＩである。第１のＴＤ変換器Ｃ１は、各光子の到達時刻を提供するために復号されるラッチＬＡとカウンタＣＯの前にイネーブル信号を有するリング発振器を含む。第１のヒストグラムは、第１のメモリＭ１内に実現され、到達時刻はアドレスであり、データは、例えば極めてわずかだが特定の時間でよい所定の測定時間中に光子が到達した回数である。
【０１０８】
幾つかのアバランシェダイオードＡＤが、単一ＴＤ変換器に接続されうる。これらのアバランシェダイオードＡＤの各々は、目標物ＴＡまでの距離Ｄに応じて感度の調整を可能にするためにイネーブル／ディスエーブルされうる。したがって、第１の検出器Ｄ１は、アバランシェダイオードアレイを含みうる。そのようなアレイのアバランシェダイオードの出力信号は、組み合わされ、停止信号ＳＯが生成される。組み合わせは、ＯＲ組み合わせによって実現されうる。
【０１０９】
第２〜第４の検出器Ｄ２〜Ｄ４などの他の検出器と、また必要に応じて基準検出器ＲＤは、図３に示された第１の検出器Ｄ１のように実現されうる。
【０１１０】
例えば、第２〜第４のＴＤ変換器Ｃ２〜Ｃ４などの他のＴＤ変換器と、必要に応じて基準変換器ＲＣも、図３に示された第１のＴＤ変換器Ｃ１のように実現されうる。
【０１１１】
図４は、単一対象物ＴＧの測定プロセスの概略的な例を示す。図４に、ＴＯＦセンサＳＥのタイミングが示される。タイミング図は、上側の線に送出光パルスとも呼ばれる放射パルスＥＰと、下側の線に反射パルスＲＰを、時間ｔの関数として示す。図４に、繰返し率を有する一連の５つの放射パルスＥＰ１〜ＥＰ５と、対象物ＴＧから反射された関連反射パルスＲＰ１及びＲＰ２と、ノイズの光子又は背景光ＢＬから生じる追加の反射パルスＲＰ３，ＲＰ４とが示される。更に、すべての間隔が、パルスになる光子を受け取りうるとは限らないことは明白である。
【０１１２】
図５は、単一対象物又は目標物ＴＧの測定プロセスによって生成されるような概略的なヒストグラムを示す。ＴＯＦセンサＳＥで、ＶＣＳＥＬパルスは、何度も繰り返される（例えば、場合によっては数百万パルス）。次に、受け取った各光子の到達時刻が測定されヒストグラムに記憶される。ヒストグラムは、背景光子と、目標物又は対象物ＴＧから反射された光子とを記録する。図１Ｂに示された例の状況は、図５のヒストグラムのように見えうるヒストグラムを生成しうる。このヒストグラムで、光子の数ＮＨがビン数Ｎの関数として示される。ビンはバケットとも呼ばれうる。
【０１１３】
この例では、パルス幅ＴＰは、約７５ｍｍ又は約３インチの距離を表わす５００ｐｓでよい。ヒストグラムは、約４．８ｍの最大距離を表わす６４個のビンを有する。対象物は、約１ｍに配置される。バックグラウンドノイズ（周囲光又は日光）は、一定の背景レベルとして現われうる。
【０１１４】
図６Ａは、２つの対象物又は目標物ＴＧ，ＴＧ’の測定プロセスの概略的な例を示す。直接飛行時間は、目標物ＴＡから反射されたパルスがＴＯＦセンサＳＥに到達するのにかかる時間の測定に基づく。この技術は、複数周期にわたる複数のパルスを利用して、より多くのデータを収集して信号対雑音比を改善できる。これらの周期的サンプルは、ヒストグラムに収集され、次に処理されて距離Ｄが決定される。きわめて狭いパルスが、複数対象物ＴＧ，ＴＧ’の検出を可能にする。図６Ａによって示された例では、放射パルスＥＰは、５００ピコ秒の持続時間ＴＰを有することがあり、２つの時間期間Ｔｄ，Ｔｄ’が測定されて２つの距離Ｄ，Ｄ’が得られる。
【０１１５】
図６Ｂは、図６Ａに示された２つの対象物の測定プロセスの概略的ヒストグラムを示す。図６Ｂに示されたように、ＴＯＦセンサＳＥは、対象物ＴＧ，ＴＧ’が何らかの距離だけ離れている限り、複数の対象物ＴＧ，ＴＧ’を検出する能力を有する。
【０１１６】
図７は、４つの領域を有する画像の例を示す。画像は、画像に重ねられたような４つの象限Ｉ，ＩＩ，ＩＩＩ，ＩＶに細分された四角形ＲＥを含む。第１のサブモジュールＳＵ１の第１の検出器Ｄ１は、第１象限Ｉから光子を受け取る。これに対応して、第２〜第４のサブシステムＳＵ２〜ＳＵ４の第２〜第４の検出器Ｄ２〜Ｄ４が、第２〜第４象限ＩＩ，ＩＩＩ，ＩＶから光子を受け取る。こうして、第１〜第４のサブシステムＳＵ１〜ＳＵ４は、画像の第１〜第４象限Ｉ，ＩＩ，ＩＩＩ，ＩＶ内に見られる対象物に関する情報を提供する。複数のＳＰＡＤ／ＴＤＣ／ヒストグラムが、様々な方法で構成されうる。１つの方法は、正方形整列である。これは、シーンを画像に収束させ、画像を複数の象限に分割するために使用されうる。
【０１１７】
図８Ａは、上に示された実施例の更なる展開である半導体ＳＢの例を示す。第１〜第４のサブシステムＳＵ１〜ＳＵ４の第１〜第４の検出器Ｄ１〜Ｄ４が、規則的に（例えば、配列で）実現される。配列は、２×２配列でよい。第１〜第４の検出器Ｄ１〜Ｄ４は、長方形Ｒ又は正方形の四隅に配置されうる。第１〜第４の検出器Ｄ１〜Ｄ４は、第１〜第４のヒストグラムを記憶するための第１〜第４のメモリＭ１〜Ｍ４に接続された第１〜第４のＴＤ変換器Ｃ１〜Ｃ４に接続される。基準検出器ＲＤは、基準ヒストグラムを記憶するための基準メモリＲＭに接続された基準ＴＤ変換器ＲＣに接続される。第１〜第４の検出器Ｄ１〜Ｄ４は、図７に示された４つの象限からの光子を検出するように構成される。メモリＭＥは、第１〜第４のメモリＭ１〜Ｍ４と基準メモリＲＭを含みうる。
【０１１８】
あるいは、半導体ＳＢは、更に他の検出器を含む。検出器は、２×２配列以外の配列、例えば３×３配列、４×４配列、又はこれより大きいか更なる配列を構成しうる。
【０１１９】
更に、図示されていないが、半導体ＳＢは、図１Ａ又は図２に示されたようなドライバＤＲＶ、評価ユニットＥＶ、並びに更に他のユニット及び回路を含む。図８Ａは、半導体ＳＢの平面図を示す。
【０１２０】
第１〜第４の検出器Ｄ１〜Ｄ４と基準検出器ＲＤは、１つのアバランシェダイオード又は２つ以上のアバランシェダイオードを含む。検出器が複数のアバランシェダイオードを含む場合、前記検出器のアバランシェダイオードは、配列など規則的に配列されうる。
【０１２１】
代替の示されなかった実施形態では、第１〜第４の検出器Ｄ１〜Ｄ４が、直線で配列される。したがって、ＴＯＦセンサＳＥは、画像内に直線で配列された４つの領域によって生成された４つのヒストグラムを決定する。
【０１２２】
図８Ｂは、上に示された例の更なる展開であるＴＯＦセンサＳＥの例示的実施形態を示す。図８Ｂに、半導体ＳＢと光源ＬＳを含むＴＯＦセンサＳＥの断面が示される。半導体ＳＢと光源ＬＳは、支持体ＣＲ上に配列される。光源ＬＳは、ＶＣＳＥＬとして実現される。光源ＬＳは、ＴＯＦセンサＳＥの内面から反射され、基準サブシステムＲＳの基準検出器ＲＤによって受け取られる光を生成する。更に、光は、カバーＣＶによって放射され、図示されていない対象物ＴＡによって受け止められうる。対象物ＴＡによって放射された光は、第１〜第４のサブシステムの第１〜第４の検出器Ｄ１〜Ｄ４によってカバーＣＶ内のレンズを含む第２の光学要素Ｌ２を介して受け取られうる。第１〜第４の検出器Ｄ１〜Ｄ４は、第２の光学要素Ｌ１によって様々な象限から光を受け取る。例えば、光学要素は、例えば光学要素の焦点面に検出器を位置合わせすることによって、４つの検出器Ｄ１〜Ｄ４で画像を作成するために使用されうる。換言すると、検出器は、光学要素、１組のレンズ、又は結像機能を有する単一レンズの後ろに配置される。
【０１２３】
ＴＯＦセンサＳＥは、遮光材料ＢＭを含む。遮光材料ＢＭは、アパーチャを含む。光源ＬＳは、アパーチャを通して光を放射する。第１の光学要素Ｌ１及び／又は光遮断材料ＢＭは、アパーチャを構成しうる。
【０１２４】
遮光材料ＢＭは、更に他のアパーチャを有する。第１〜第４の検出器Ｄ１〜Ｄ４は、更に他のアパーチャを通して光を受け取る。第１の光学要素Ｌ１及び／又は光遮断材料ＢＭは、更に他のアパーチャを構成しうる。
【０１２５】
遮光材料ＢＭは、基準検出器ＲＤと第１〜第４の検出器Ｄ１〜Ｄ４の間に障壁を形成する。したがって、第１〜第４の検出器Ｄ１〜Ｄ４は、光源ＬＳから光を直接受け取らない。
【０１２６】
例えば図２と図８Ａに示されたように、ＴＯＦセンサＳＥの半導体ＳＢは、４つのサブシステム、すなわち第１〜第４のサブシステムＳＵ１〜ＳＵ４を含む。あるいは、ＴＯＦセンサＳＥのサブシステムの数は、１個、２個、３個又は４個以上でよい。したがって、ＴＤ変換器機構ＣＡは、少なくとも１つのＴＤ変換器、少なくとも２つのＴＤ変換器、少なくとも３つのＴＤ変換器、又は少なくとも４つのＴＤ変換器を含む。
【０１２７】
例えば図２と図８Ａに示されたように、ＴＯＦセンサＳＥの半導体ＳＢは、基準検出器ＲＤと基準ＴＤ変換器ＲＣを有する基準サブシステムＲＳを含む。
【０１２８】
あるいは、図１Ａに示されたように、ＴＯＦセンサＳＥの半導体ＳＢには基準ＴＤ変換器ＲＣがない。基準検出器ＲＤの信号は、第１〜第４のＴＤ変換器Ｃ１〜Ｃ４の開始信号ＳＴを生成するために使用される。したがって、図２と図８Ａに示された基準ＴＤ変換器ＲＣと基準メモリＲＭが省略されうる。
【０１２９】
代替の図示されない実施形態において、光源ＬＳは、半導体ＳＢの上に直接取り付けられる。
【符号の説明】
【０１３０】
ＡＣＩ  パルス発生器
ＡＤ  アバランシェダイオード
ＢＬ  背景光
ＢＭ  遮光材料
ＢＳ  バスシステム
ＣＡ  時間デジタル変換器機構
ＣＡＡ  アナログ回路
ＣＦ  転送回路
ＣＯ  カウンタ
ＣＰ  チャージポンプ
ＣＬＵ  クロックユニット
ＣＲ  支持体
ＣＵ  制御ユニット
ＣＶ  カバー
Ｃ１〜Ｃ４  時間デジタル変換器
Ｄ，Ｄ’  距離
ＤＥＣ  デコーダ
ＤＬ  遅延線
ＤＲＶ  ドライバ
ＤＶ  移動通信装置
Ｄ１〜Ｄ４  検出器
ＥＰ  放射パルス
ＥＶ  評価ユニット
ＩＦ  通信ユニット
ＩＮＵ  増分ユニット
ＬＡ  ラッチ
ＬＧ  ロジックゲート
ＬＳ  光源
Ｌ１  第１の光学要素
Ｌ２  第２の光学要素
ＭＥ  メモリ
ＭＥＢ  測定ブロック
Ｍ１〜Ｍ４  メモリ
Ｎ  ビン番号
ＮＨ  光子数
ＯＦ  光学フィルタ
ＯＳ  出力信号
ＯＳＣ  発振器
ＰＬＬ  フェーズロックループ
ＰＯＣ  パワーオンリセット回路
Ｐ１  測定経路
Ｐ３  基準経路
ＱＣ  消滅回路
Ｒ，ＲＥ  長方形
ＲＣ  基準時間デジタル変換器
ＲＤ  基準検出器
ＲＭ  基準メモリ
ＲＰ  反射パルス
ＲＳ  基準サブシステム
ＳＢ  半導体
ＳＣ  制御信号
ＳＥ  飛行時間センサ
ＳＭ  測定信号
ＳＯ  停止信号
ＳＲ  基準信号
ＳＴ  開始信号
ＳＵ１〜ＳＵ４  サブシステム
ｔ  時間
Ｔｄ，Ｔｄ’  測定時間期間
ＴＧ，ＴＧ’  目標物
ＴＰ  持続時間
【図１Ａ】
2021501875.tif 000003
【図１Ｂ】
2021501875.tif 000004
【図２】
2021501875.tif 000005
【図３】
2021501875.tif 000006
【図４】
2021501875.tif 000007
【図５】
2021501875.tif 000008
【図６Ａ】
2021501875.tif 000009
【図６Ｂ】
2021501875.tif 000010
【図７】
2021501875.tif 000011
【図８Ａ】
2021501875.tif 000012
【図８Ｂ】
2021501875.tif 000013
【手続補正書】
【提出日】令和2年5月8日(2020.5.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
光源（ＬＳ）を駆動するためのドライバ（ＤＲＶ）と、
各々が少なくとも１つのアバランシェダイオード（ＡＤ）を含む少なくとも２つの検出器（ＲＤ，Ｄ１〜Ｄ４）と、
前記検出器（ＲＤ，Ｄ１〜Ｄ４）の出力に結合された時間デジタル変換器機構（ＣＡ，Ｃ１〜Ｃ４）と、
前記時間デジタル変換器機構（ＣＡ，Ｃ１〜Ｃ４）に結合され、少なくとも１つのヒストグラムを記憶するように構成されたメモリ（ＭＥ，ＲＭ，Ｍ１〜Ｍ４）と、
前記ドライバ（ＤＲＶ）及び前記メモリ（ＭＥ，ＲＭ，Ｍ１〜Ｍ４）に結合された評価ユニット（ＥＶ）と、
を備える半導体。
【請求項２】
前記少なくとも２つの検出器（ＲＤ，Ｄ１〜Ｄ４）は、正方形状又はストライプ状に配列された第１から第４の検出器（Ｄ１〜Ｄ４）として実現されている、
請求項１に記載の半導体。
【請求項３】
前記第１から第４の検出器（Ｄ１〜Ｄ４）と、前記時間デジタル変換器機構（ＣＡ，Ｃ１〜Ｃ４）と、前記メモリ（ＭＥ，Ｍ１〜Ｍ４）は、画像の４つの異なる領域のヒストグラムを生成すると共に記憶するように構成されている、
請求項２に記載の半導体。
【請求項４】
前記時間デジタル変換器機構（ＣＡ，Ｃ１〜Ｃ４）は、前記第１から第４の検出器（Ｄ１〜Ｄ４）及び前記メモリ（ＭＥ，Ｍ１〜Ｍ４）に結合された第１から第４の時間デジタル変換器（Ｃ１〜Ｃ４）を含む、
請求項２又は３に記載の半導体。
【請求項５】
前記第１から第４の時間デジタル変換器（Ｃ１〜Ｃ４）の少なくとも１つは、
前記検出器（Ｄ１〜Ｄ４）に結合された入力を有するリング発振器（ＤＬ，ＬＧ）と、
前記リング発振器（ＤＬ，ＬＧ）の出力に結合されたカウンタ（ＣＯ）と、
前記リング発振器（ＤＬ，ＬＧ）と前記カウンタ（ＣＯ）の現在の状態を取得し、
前記取得した状態をタイムスタンプに復号し、
データを前記タイムスタンプの関数として前記メモリ（ＭＥ，Ｍ１〜Ｍ４）に転送するように構成された転送回路（ＣＦ）と
を含む、請求項４に記載の半導体。
【請求項６】
前記少なくとも２つの検出器（ＲＤ，Ｄ１〜Ｄ４）のうちの１つは、
距離ゼロを示す光子を受け取るための基準検出器（ＲＤ）として実現されている、
請求項１又は２に記載の半導体。
【請求項７】
前記ドライバ（ＤＲＶ）は、一連のパルスを生成するように構成され、
当該パルスの各々は、１ｎｓ以下の持続時間（ＴＰ）を有する、
請求項１又は２に記載の半導体。
【請求項８】
前記ドライバ（ＤＲＶ）は、前記持続時間（ＴＰ）がプログラム可能になるように構成されている、請求項７に記載の半導体。
【請求項９】
クロックユニット（ＣＬＵ）と、
前記少なくとも２つの検出器（ＲＤ，Ｄ１〜Ｄ４）に結合されたチャージポンプ（ＣＰ）と、
前記評価ユニット（ＥＶ）に結合され、データを外部装置に通信するように構成された通信ユニット（ＩＦ）と、
をさらに備える、請求項１又は２に記載の半導体。
【請求項１０】
請求項１又は２に記載の前記半導体（ＳＢ）と、光源（ＬＳ）とを備えた飛行時間センサ。
【請求項１１】
前記光源（ＬＳ）は、垂直共振器面発光レーザ（ＶＣＳＥＬ）又は垂直外部共振器面発光レーザ（ＶＥＣＳＥＬ）として実現されている、
請求項１０に記載の飛行時間センサ。
【請求項１２】
前記光源（ＬＳ）は、前記半導体（ＳＢ）に接続された追加の半導体によって実現されている、請求項１０又は１１に記載の飛行時間センサ。
【請求項１３】
前記飛行時間センサ（ＳＥ）は、アパーチャを含む遮光材料（ＢＭ）を備える、
請求項１０又は１１に記載の飛行時間センサ。
【請求項１４】
前記遮光材料（ＢＭ）は、前記基準検出器（ＲＤ）と前記第１から第４の検出器（Ｄ１〜Ｄ４）との間に障壁を形成する、請求項１３に記載の飛行時間センサ。
【請求項１５】
飛行時間測定のための方法であって、
光源（ＬＳ）を駆動するドライバ信号を供給するステップと、
各々が少なくとも１つのアバランシェダイオード（ＡＤ）を備えた少なくとも２つの検出器（ＲＤ，Ｄ１〜Ｄ４）によって光子を受け取るステップと、
前記少なくとも２つの検出器（ＲＤ，Ｄ１〜Ｄ４）によって受け取った前記信号を、時間デジタル変換器機構（ＣＡ，Ｃ１〜Ｃ４）によって、少なくとも１つのヒストグラムに変換すると共に、当該少なくとも１つのヒストグラムを記憶するステップと、
評価ユニット（ＥＶ）によって前記少なくとも１つのヒストグラムに基づく計算を実行するステップと、
を含む方法。
【国際調査報告】
2021501875.tif 000014
2021501875.tif 000015
2021501875.tif 000016