(57)【要約】【課題】液状の成膜材料を用いて半導体装置を製造する際の成膜性を向上させること。【解決手段】薄膜トランジスタを含む半導体装置を製造する方法であって、(a)基板(10)上にゲート電極(12)を形成すること、(b)基板上に、ゲート電極を覆う絶縁膜(14)を形成すること、(c)絶縁膜上であってゲート電極と重なる位置に、絶縁膜の表面よりも相対的に表面張力が高く、かつ当該表面張力が１５００ｄｙｎ／ｃｍ以上である第２の膜(16)を形成すること、(d)有機ケイ素材料を含有する液状の成膜材料を絶縁膜上に供給し、当該成膜材料を第２の膜に留まらせること、(e)第２の膜に留まった成膜材料に熱処理を加えることによって当該成膜材料を半導体膜(18)に変換すること、(f)絶縁膜上に、各々が半導体膜と電気的に接続されたソース電極(24)及びドレイン電極(26)を形成すること、を含む。【選択図】図６
2008300764.tif 000002
【特許請求の範囲】
【請求項１】
薄膜トランジスタを含む半導体装置を製造する方法であって、
（ａ）基板上にゲート電極を形成すること、
（ｂ）前記基板上に、前記ゲート電極を覆う絶縁膜である第１の膜を形成すること、
（ｃ）前記第１の膜上であって前記ゲート電極と重なる位置に、前記絶縁膜の表面よりも相対的に表面張力が高く、かつ当該表面張力が１５００ｄｙｎ／ｃｍ以上である第２の膜を形成すること、
（ｄ）有機ケイ素材料を含有する液状の成膜材料を前記第１の膜上に供給し、当該成膜材料を前記第２の膜に留まらせること、
（ｅ）前記第２の膜に留まった前記成膜材料に熱処理を加えることによって当該成膜材料を半導体膜に変換すること、
（ｆ）前記第１の膜上に、各々が前記半導体膜と電気的に接続されるソース電極及びドレイン電極を形成すること、
を含む、半導体装置の製造方法。
【請求項２】
前記第２の膜の表面張力が２０００ｄｙｎ／ｃｍ以上である、
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２の膜は、酸化チタン、酸化タンタル又は酸化ハフニウムの何れかを含む膜である、
請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
（ｇ）前記（ｅ）の後であって前記（ｆ）より先に、前記半導体膜と前記ソース電極との間及び前記半導体膜と前記ドレイン電極との間の各々に配置される不純物含有半導体膜を形成すること、
を更に含む、請求項１に記載の半導体装置の製造方法。
【請求項５】
薄膜トランジスタを含む半導体装置であって、
基板上に配置されたゲート電極と、
前記基板上に配置され、前記ゲート電極を覆う絶縁膜である第１の膜と、
前記第１の膜上であって前記ゲート電極と重なる位置に配置された、前記第１の膜の表面よりも相対的に表面張力が高く、かつ当該表面張力が１５００ｄｙｎ／ｃｍ以上である第２の膜と、
前記第２の膜の少なくとも上面と接して配置された半導体膜と、
前記第１の膜上に配置され、各々が前記半導体膜と電気的に接続されたソース電極及びドレイン電極と、
を含む、半導体装置。
【請求項６】
薄膜トランジスタを含む半導体装置を製造する方法であって、
（ａ）基板上に、当該基板の表面よりも相対的に表面張力が高く、かつ当該表面張力が１５００ｄｙｎ／ｃｍ以上である第２の膜を形成すること、
（ｂ）有機ケイ素材料を含有する液状の成膜材料を前記基板上に供給し、当該成膜材料を前記第２の膜に留まらせること、
（ｃ）前記第２の膜に留まった前記成膜材料に熱処理を加えることによって当該成膜材料を半導体膜に変換すること、
（ｄ）前記基板上に、各々が前記半導体膜と電気的に接続されるソース電極及びドレイン電極を形成すること、
（ｅ）前記基板上に、少なくとも前記半導体膜を覆う絶縁膜である第１の膜を形成すること、
（ｆ）前記第１の膜上であって前記半導体膜と重なる位置にゲート電極を形成すること、
を含む、半導体装置の製造方法。
【請求項７】
（ｇ）前記（ｃ）の後であって前記（ｄ）より先に、前記半導体膜と前記ソース電極との間及び前記半導体膜と前記ドレイン電極との間の各々に配置される不純物含有半導体膜を形成すること、
を更に含む、請求項６に記載の半導体装置の製造方法。
【請求項８】
薄膜トランジスタを含む半導体装置であって、
基板上に配置された、当該基板の表面よりも相対的に表面張力が高く、かつ当該表面張力が１５００ｄｙｎ／ｃｍ以上である第２の膜と、
前記第２の膜の少なくとも上面と接して配置された半導体膜と、
前記基板上に配置され、各々が前記半導体膜と電気的に接続されたソース電極及びドレイン電極と、
前記基板上に配置され、少なくとも前記半導体膜を覆う絶縁膜である第１の膜と、
前記第１の膜上であって前記半導体膜と重なる位置に配置されたゲート電極と、
を含む、半導体装置。
【請求項９】
請求項５又は請求項８に記載の半導体装置を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ（ＴＦＴ）を含む半導体装置とその製造方法並びに当該半導体装置を備えて構成される電子機器に関する。
【背景技術】
【０００２】
液状の成膜材料を用いて基板上にシリコン膜を形成する技術が知られている。このような技術を用いることにより、従来と比較して製造装置を簡素化し、エネルギー消費量を削減しつつ、シリコン膜の成膜やパターニングを行うことが可能となる。この技術を適用してポリシリコンＴＦＴを形成した例が非特許文献１に開示されている。
【０００３】
上記従来技術においては、ガラス基板上等に液状の成膜材料を塗布する際に、成膜材料が微小な液滴となって凝集してしまい、シリコン膜を思い通りのパターンに成膜することが困難となる場合があった。このような不都合に対しては、例えば、シリコン膜を成膜したい箇所を囲むバンク（隔壁）を予め形成しておく方法や、ＵＶオゾン処理やプラズマ処理といった表面改質処理を施す方法も検討されていたが、これらの方法は上記の不都合を解決するには不十分であった。
【０００４】
【非特許文献１】Tatsuya Shimoda et al. “Solution-processed silicon films and transistors” Nature,Vol.440,No.7085,pp783-786,6 April 2006
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明に係る幾つかの態様は、液状の成膜材料を用いて半導体膜を成膜することによって薄膜トランジスタを形成する際の上記不都合を改善することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る第１の態様は、薄膜トランジスタを含む半導体装置を製造する方法であって、
（ａ）基板上にゲート電極を形成すること、
（ｂ）上記基板上に、上記ゲート電極を覆う絶縁膜をである第１の膜を形成すること、
（ｃ）上記第１の膜上であって上記ゲート電極と重なる位置に、上記絶縁膜の表面よりも相対的に表面張力が高く、かつ当該表面張力が１５００ｄｙｎ／ｃｍ以上である第２の膜を形成すること、
（ｄ）有機ケイ素材料を含有する液状の成膜材料を上記第１の膜上に供給し、当該成膜材料を上記第２の膜に留まらせること、
（ｅ）上記第２の膜に留まった上記成膜材料に熱処理を加えることによって当該成膜材料を半導体膜に変換すること、
（ｆ）上記第１の膜上に、各々が上記半導体膜と電気的に接続されるソース電極及びドレイン電極を形成すること、
を含む、半導体装置の製造方法である。
【０００７】
上記の本発明に係る製造方法によれば、予め第２の膜を形成しておき、この第２の膜と液状の成膜材料との相互作用を利用することにより、液状の成膜材料を用いた半導体膜の成膜性を高めることができる。これにより、所望のパターンを有する良質な半導体膜を所望位置に形成することが可能となり、良質なボトムゲート型の薄膜トランジスタを得ることができる。
【０００８】
好ましくは、上記第２の膜の表面張力が２０００ｄｙｎ／ｃｍ以上である。このような第２の膜は、例えば、酸化チタン、酸化タンタル又は酸化ハフニウムの何れかを含む膜である。
【０００９】
これにより、有機ケイ素材料を含有する成膜材料の第２の膜に対する濡れ性をより向上させ、良好な成膜を実現することができる。
【００１０】
好ましくは、（ｇ）上記（ｅ）の後であって上記（ｆ）より先に、上記半導体膜と上記ソース電極との間及び上記半導体膜と上記ドレイン電極との間の各々に配置される不純物含有半導体膜を形成すること、を更に含む。より好ましくは、この不純物含有半導体膜についても、有機ケイ素材料を含有する液状の成膜材料を用いて形成される。
【００１１】
本発明に係る第２の態様は、薄膜トランジスタを含む半導体装置であって、
基板上に配置されたゲート電極と、
上記基板上に配置され、上記ゲート電極を覆う絶縁膜である第１の膜と、
上記第１の膜上であって上記ゲート電極と重なる位置に配置された、上記絶縁膜の表面よりも相対的に表面張力が高く、かつ当該表面張力が１５００ｄｙｎ／ｃｍ以上である第２の膜と、
上記第２の膜の少なくとも上面と接して配置された半導体膜と、
上記第１の膜上に配置され、各々が上記半導体膜と電気的に接続されたソース電極及びドレイン電極と、
を含む、半導体装置である。
【００１２】
好ましくは、上記第２の膜の表面張力が２０００ｄｙｎ／ｃｍ以上である。このような第２の膜は、例えば、酸化チタン、酸化タンタル又は酸化ハフニウムの何れかを含む膜である。
【００１３】
本発明に係る第３の態様は、薄膜トランジスタを含む半導体装置を製造する方法であって、
（ａ）基板上に、当該基板の表面よりも相対的に表面張力が高く、かつ当該表面張力が１５００ｄｙｎ／ｃｍ以上である第２の膜を形成すること、
（ｂ）有機ケイ素材料を含有する液状の成膜材料を上記基板上に供給し、当該成膜材料を上記第２の膜に留まらせること、
（ｃ）上記第２の膜に留まった上記成膜材料に熱処理を加えることによって当該成膜材料を半導体膜に変換すること、
（ｄ）上記基板上に、各々が上記半導体膜と電気的に接続されるソース電極及びドレイン電極を形成すること、
（ｅ）上記基板上に、少なくとも上記半導体膜を覆う絶縁膜である第１の膜を形成すること、
（ｆ）上記第１の膜上であって上記半導体膜と重なる位置にゲート電極を形成すること、
を含む、半導体装置の製造方法である。
【００１４】
上記の本発明に係る製造方法によれば、予め第２の膜を形成しておき、この第２の膜と液状の成膜材料との相互作用を利用することにより、液状の成膜材料を用いた半導体膜の成膜性を高めることができる。これにより、所望のパターンを有する良質な半導体膜を所望位置に形成することが可能となり、良質なトップゲート型の薄膜トランジスタを得ることができる。
【００１５】
好ましくは、（ｇ）上記（ｃ）の後であって上記（ｄ）より先に、上記半導体膜と上記ソース電極との間及び上記半導体膜と上記ドレイン電極との間の各々に配置される不純物含有半導体膜を形成すること、を更に含む。より好ましくは、この不純物含有半導体膜についても、有機ケイ素材料を含有する液状の成膜材料を用いて形成される。
【００１６】
本発明に係る第４の態様は、薄膜トランジスタを含む半導体装置であって、
基板上に配置された、当該基板の表面よりも相対的に表面張力が高く、かつ当該表面張力が１５００ｄｙｎ／ｃｍ以上である第２の膜と、
上記第２の膜の少なくとも上面と接して配置された半導体膜と、
上記基板上に配置され、各々が上記半導体膜と電気的に接続されたソース電極及びドレイン電極と、
上記基板上に配置され、少なくとも上記半導体膜を覆う絶縁膜である第１の膜と、
上記第１の膜上であって上記半導体膜と重なる位置に配置されたゲート電極と、
を含む、半導体装置である。
【００１７】
好ましくは、上記第２の膜の表面張力が２０００ｄｙｎ／ｃｍである。このような第２の膜は、例えば、酸化チタン、酸化タンタル又は酸化ハフニウムの何れかを含む膜である。
【００１８】
本発明に係る第５の態様は、上記の半導体装置を備える電子機器である。ここで、「電子機器」とは、例えば液晶装置、有機エレクトロルミネッセンス装置、電気泳動装置などを含む。また、「電子機器」としては、静電容量素子などの検出素子をマトリクス状に配置して構成される二次元センサ（指紋センサ等）も含む。更に、液晶装置等を構成部品の一部（例えば表示部）として備える各種の装置・機器についても本願における「電子機器」に含む。このような電子機器としては、例えば携帯型電話機、デジタルカメラ、電子手帳、電子ブック装置、テレビジョン装置等が含まれる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明が適用された半導体装置等の実施の態様について図面を参照しながら説明する。なお、以下に説明する実施形態は例示にすぎず、本発明の適用範囲は以下の実施形態に限定されるものではない。
【００２０】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置の構造を示す模式断面図である。また、図２は、第１の実施形態に係る半導体装置の構造を示す模式平面図である。なお、図１に示す断面図は、図２におけるＡ−Ａ’線方向の断面に対応している。また、図３は、薄膜トランジスタのゲート電極等の構造を示す模式斜視図である。なお、図２および図３では便宜上、薄膜トランジスタの一部の構成要素（絶縁膜等）が省略されている。
【００２１】
図１及び図２に示す本実施形態の半導体装置１は、基板１０上に設けられた薄膜トランジスタを含む。この薄膜トランジスタは、いわゆるボトムゲート型の薄膜トランジスタであり、ゲート電極１２、絶縁膜（ゲート絶縁膜）１４、第２の膜１６、半導体膜（シリコン膜）１８、不純物含有半導体膜（ドープ膜）２０、２２、ソース電極２４、ドレイン電極２６、を含んで構成されている。この薄膜トランジスタは、絶縁膜２８によって覆われている。
【００２２】
基板１０は、例えば石英基板である。この基板１０の表面における表面張力は、１０００ｄｙｎ／ｃｍ前後である。また、基板１０の表面に酸化シリコン膜、窒化シリコン膜などの膜（絶縁膜）が適宜設けられてもよい。その場合の膜厚は例えば２００ｎｍ程度に設定できる。
【００２３】
ゲート電極１２は、例えばタンタル、モリブデン等（或いはそれらの合金）の導電膜である。このゲート電極１２は、所定形状にパターニングされており、基板１０上に配置されている。本実施形態では、このゲート電極１２は、走査線３０と一体に形成されている（図２参照）。走査線３０は、図２における左右方向（第１方向）に沿って延在しており、図示しないゲートドライバと接続されている。走査線３０を介してゲートドライバ（制御回路）からゲート電極１２に対して所定の制御信号（ゲート信号）が供給される。
【００２４】
第１の膜１４は、例えば酸化シリコン膜、窒化シリコン膜、酸化アルミニウム、酸化マグネシウムなどの絶縁膜であり、基板１０上に配置され、ゲート電極１２を覆っている。この第１の膜１４は、図１に示すようにゲート電極１２と半導体膜１８との間に配置されており、ゲート絶縁膜として機能する。このゲート絶縁膜の表面張力は後述する第２の膜１６より小さいことが好ましい。表面張力の具体的な数値を挙げると、酸化シリコン（ＳｉＯ、ＳｉＯ2）膜が１０４８ｄｙｎ／ｃｍ、窒化シリコン（Ｓｉ3Ｎ4）膜が１０４８ｄｙｎ／ｃｍ、酸化アルミニウム（Ａｌ2Ｏ3）膜が１１４５ｄｙｎ／ｃｍ、酸化マグネシウム（ＭｇＯ）膜が７８７ｄｙｎ／ｃｍである。
【００２５】
第２の膜１６は、第１の膜１４上であって上記のゲート電極１２と重なる位置に配置されている。本実施形態では、この第２の膜１６は、ゲート電極１２とほぼ同形状に形成されている。また、本実施形態の第２の膜１６は、走査線３０とほぼ同形状の部位３６を有している。この部位３６は、走査線３０に重ねて配置されており、図２における左右方向（第１方向）に沿って延在している。図２においては、第２の膜１６の下側に配置されるゲート電極１２および走査線３０の存在を表現する便宜上、これらを一点鎖線によって描いている。実際には、図３に模式斜視図を示すように、ゲート電極１２及び走査線３０と第２の膜１６とはほぼ同一形状、同一の大きさであり、ゲート電極１２等の上側に第２の膜１６が重畳している。第２の膜１６の膜厚は適宜設定すればよく、例えば、１ｎｍ〜１００ｎｍ程度の間で設定することが可能であり、５ｎｍ〜１０ｎｍ程度がより好ましい。
【００２６】
上記の第２の膜１６は、第１の膜１４の表面よりも相対的に表面張力が高く、かつ当該表面張力が１５００ｄｙｎ／ｃｍ以上（より好ましくは２０００ｄｙｎ／ｃｍ以上）である。一般に、上述した酸化シリコン膜等からなる第１の膜１４の表面張力は１０００ｄｙｎ／ｃｍ程度かそれ以下である。これに対し、例えば酸化チタン、酸化タンタル又は酸化ハフニウムの何れかを含む膜を用いて第２の膜１６を構成することにより、第１の膜１４の表面よりも相対的に表面張力が高く、かつ表面張力が１５００ｄｙｎ／ｃｍ（より好ましくは２０００ｄｙｎ／ｃｍ）以上の第２の膜１６を実現することが可能となる。表面張力の具体的な数値を挙げると、酸化チタン（ＴｉＯ又はＴｉＯ2）膜が２０８４ｄｙｎ／ｃｍ、酸化タンタル（Ｔａ2Ｏ5）膜が２８８９ｄｙｎ／ｃｍ、酸化ハフニウム（ＨｆＯ2）膜が２０９７ｄｙｎ／ｃｍである。
【００２７】
半導体膜１８は、第２の膜１６の上面と接して配置されている。なお、半導体膜１８は、第２の膜１６の端面（側面）とも接していてもよい。詳細を後述するように、本実施形態の半導体膜１８は、水素化ポリシラン等の有機ケイ素材料を含有する液状の成膜材料を用いて形成されたシリコン膜である。図示のように、半導体膜１８は、上下方向（膜の積層方向）においてゲート電極１２と重なって配置されている。半導体膜１８とゲート電極１２との相互間には、第１の膜１４及び第２の膜１６が配置されている（図１参照）。
【００２８】
不純物含有半導体膜２０、２２は、各々、半導体膜１８の端部および第２の膜１６の端部と接しており、基板１０上（第１の膜１４上）に配置されている。これらの不純物含有半導体膜２０、２２は互いに分離している。本実施形態では、これらの不純物含有半導体膜２０、２２についても液状の成膜材料を用いて形成される。不純物含有半導体膜２０、２２は、不純物（例えばリンなど）が導入されることによって伝導度が高められたシリコン膜（半導体膜）である。不純物含有半導体膜２０は、半導体膜１８とソース電極２４との間に配置されている。不純物含有半導体膜２２は、半導体膜１８とドレイン電極２６との間に配置されている。
【００２９】
ソース電極２４は、第１の膜１４上に配置され、半導体膜１８と電気的に接続されている。同様に、ドレイン電極２６は、第１の膜１４上に配置され、半導体膜１８と電気的に接続されている。両者は互いに分離している。これらのソース電極２４、ドレイン電極２６は、例えばインジウム錫酸化物膜などの導電膜からなる。本実施形態では、ソース電極２４はデータ線３２と一体に形成されている（図２参照）。データ線３２は、図２における上下方向（第２方向）に沿って延在しており、図示しないデータドライバと接続されている。データ線３２を介してデータドライバ（制御回路）からソース電極２４に対して所定の制御信号（データ信号）が供給される。また、本実施形態では、ドレイン電極２６は画素電極３４と一体に形成されている。ここで、画素電極３４とは、例えば液晶装置において、液晶層に対して当該液晶層の配向状態を変化させるための電界を印加するために画素ごとに設けられる電極である。
【００３０】
ここで、第２の膜の他の実施態様について説明する。
図４は、第１の実施形態に係る半導体装置の変形例を示す模式平面図である。なお、図１に示す断面図は、図４におけるＢ−Ｂ’線方向の断面に対応している。また、図５は、薄膜トランジスタのゲート電極等の構造を示す模式斜視図である。なお、図４および図５では便宜上、薄膜トランジスタの一部の構成要素が省略されている。
【００３１】
図５に示す第２の膜１６ａは、ゲート電極１２上の所定位置に配置されており、アイランド状に整形されている。そして、図４に示すように、半導体膜１８はこのアイランド状の第２の膜１６ａの上面に接して配置されている。この図４に示すＢ−Ｂ’線方向の断面図は図１に示した通りである。このように、アイランド状に整形された第２の膜１６ａを用いて構成された半導体装置を半導体装置１ａと表記する（図１、図４参照）。上記の半導体装置１（図１、図２参照）とは、第２の膜１６ａの形状が異なるのみでありその他の構成要素については共通であるため、共通する構成要素については同一符号が用いられており、それらの詳細な説明については省略する。このように、アイランド状（島状）に整形された第２の膜１６ａを用いることにより、半導体膜１８の形成位置や形状の精度をより向上させることが可能となる。
【００３２】
第１の実施形態に係る半導体装置１（又は１ａ）は上述のような構成を有しており、次に当該半導体装置１（又は１ａ）の好適な製造方法の一例について説明する。
図６は、第１の実施形態に係る半導体装置の製造方法を示す模式的な工程断面図である。
【００３３】
まず、基板１０上の所定位置にゲート電極１２を形成する（図６（Ａ））。本実施形態では、ゲート電極１２と併せて、上記のように走査線３０（図６においては図示を省略）についても一体に形成される。具体的には、基板１０上に、物理気相堆積法（スパッタリング法や蒸着法など）あるいは化学気相堆積法（低圧化学気相堆積法、プラズマ励起化学気相堆積法など）などの各種成膜法を適宜用いて導電膜を成膜し、その後に当該導電膜をフォトリソグラフィ技術などのパターン整形技術を適宜用いて整形する。
【００３４】
次に、基板１０上に、ゲート電極１２を覆う第１の膜１４を形成する（図６（Ｂ））。本実施形態では、ゲート電極１２と走査線３０とを覆う第１の膜１４が形成される。第１の膜１４としては上記のように酸化シリコン膜等が用いられる。このような第１の膜１４は、例えば上述のような化学気相堆積法を用いて成膜することが可能である。
【００３５】
次に、第１の膜１４上であってゲート電極１２と重なる位置に第２の膜１６（又は１６ａ）を形成する（図６（Ｂ））。ゲート電極１２及び走査線３０と重畳する形状の第２の膜１６を形成する場合（図２参照）には、まず基板１０上に、例えばスパッタリング法などの物理気相堆積法を用いて酸化タンタル膜等を成膜し、その後に当該酸化タンタル膜等をゲート電極１２等と同形状に整形する。この整形時にはゲート電極及び走査線３０を整形する際に用いられる露光マスクを兼用することができる。それにより、半導体装置の製造に用いる露光マスクが削減される利点がある。一方、アイランド状の第２の膜１６ａを形成する場合（図４参照）には、まず基板１０上に、例えばスパッタリング法などの物理気相堆積法を用いて酸化タンタル膜等を成膜し、その後に当該酸化タンタル膜等をアイランド状に整形する。その後、必要に応じてＵＶオゾン処理等の清浄化処理を行う。
【００３６】
次に、有機ケイ素材料を含有する液状の成膜材料を第１の膜１４上に供給し、当該成膜材料を第２の膜１６（又は１６ａ）に留まらせる（図６（Ｃ））。詳細には、ゲート電極１２等と同形状の第２の膜１６を用いる場合には、ゲート電極１２と重なる位置へ的確に成膜材料を供給するためには、液滴吐出装置（インクジェット装置）を用いることが望ましい。一方、アイランド状の第２の膜１６ａを用いる場合には、液滴吐出装置を用いて成膜材料を供給することも可能であるが、スピンコート法やディッピング法などの塗布法を用いることも好ましい。それにより、成膜材料を第２の膜１６ａへ選択的に留まらせることができる。スピンコート法やディッピング法等を採用した場合には、工程に要する時間をより短縮することができる。
【００３７】
ここで、上記工程において用いられる液状の成膜材料について説明する。液状の成膜材料としては、例えば水素化ポリシラン、シクロペンタシラン、デカリン（ｃｉｓ−デカリン、ｔｒａｎｓ−デカリン）の混合溶液を用いることができる。液状の成膜材料についての更に詳細な情報は、上記の非特許文献１やその他の公知文献（例えば、国際公開ＷＯ００／５８４０９）に開示されている。溶媒については、デカリンの他、トルエン、パーハイドロフルオレン、シクロヘキサン、シクロオクタン、シクロデカン、テトラヒドロジシクロペンタジエン、ジシクロヘキシル、などの溶媒を用いることもできる。シクロペンタシランのモノマー溶液を溶媒として用いることもできるので、溶媒は必須ではない。すなわち、有機ケイ素材料を含有する成膜材料の第２の膜１６（又は１６ａ）に対する濡れ性は溶媒にはさして依存しない。このような液状の成膜材料を塗布した後に熱処理（例えば、３００℃以上）を行うことにより、第２の膜１６（又は１６ａ）に留まった成膜材料をシリコン膜に変換することができる。ここでは、アモルファス（非晶質）シリコン膜が得られる。このアモルファスシリコン膜に対して、更にレーザー照射等による熱処理を加えることによって、アモルファスシリコン膜をポリ（多結晶）シリコン膜に変換することも好ましい。その場合のレーザーとしては、例えば波長３０８ｎｍのＸｅＣｌエキシマレーザーを用いることができる。
【００３８】
次に、半導体膜１８とソース電極２４との間に配置されるべき不純物含有半導体膜２０、および半導体膜１８とドレイン電極２６との間の配置されるべき不純物含有半導体膜２２をそれぞれ形成する（図６（Ｄ））。本工程についても上記と同様の液体プロセスを用いることができる。この場合、上記の成膜材料に対して、更に不純物としてのリンなどを混入したものを液滴吐出装置等を用いて半導体膜１８の端部の所定位置に滴下し、その後に熱処理を行う。このとき、図６（Ｄ）に示すように、半導体膜１８と接した部位における相互作用、或いは、第２の膜１６（又は１６ａ）の端部と接した部位における相互作用を利用して液体材料を所定位置に留まらせることができる。なお、各不純物含有半導体膜２０、２２を設けずに省略することもできる。
【００３９】
次に、第１の膜１４上に、各々が半導体膜１８と電気的に接続されるソース電極２４及びドレイン電極２６を形成する（図６（Ｅ））。具体的には、第１の膜１４上に導電膜をスパッタリング法等の成膜法によって成膜し、その後フォトリソグラフィ技術等によってパターニングする。本実施形態では、ソース電極２４はデータ線３２と一体に形成され、ドレイン電極２６は画素電極３４と一体に形成される（図２又は図４参照）。ソース電極２４は、不純物含有半導体膜２０を介して半導体膜１８と電気的に接続される。ドレイン電極２６は、不純物含有半導体膜２２を介して半導体膜１８と電気的に接続される。なお、各不純物含有半導体膜２０、２２を設けない場合には、ソース電極２４、ドレイン電極２６の各々が直接的に半導体膜１８と接するようにこれらを形成すればよい。
【００４０】
以上のような第１の実施形態によれば、予め第２の膜１６（又は１６ａ）を形成しておき、この第２の膜と液状の成膜材料との相互作用を利用することにより、液状の成膜材料を用いた半導体膜１８の成膜性を高めることができる。これにより、所望のパターンを有する良質な半導体膜１８を所望位置に形成することが可能となり、良質なボトムゲート型の薄膜トランジスタを含む半導体装置１（又は１ａ）を得ることができる。
【００４１】
なお、上述した説明では、本実施形態に係る半導体装置を用いて構成される電子機器の一例として液晶装置を挙げていたが、これ以外にも種々の電子機器に対して本実施形態の半導体装置を適用することが可能である。例えば、有機エレクトロルミネッセンス装置、電気泳動装置などに含まれる回路部分に本実施形態の半導体装置を適用することが可能である。また、静電容量素子などの検出素子をマトリクス状に配置して構成される二次元センサ（指紋センサ等）にも本実施形態の半導体装置を適用可能である。
【００４２】
（第２の実施形態）
図７は、第２の実施形態に係る半導体装置の構造を示す模式断面図である。また、図８は、第２の実施形態に係る半導体装置の構造を示す模式平面図である。なお、図７に示す断面図は、図８におけるＣ−Ｃ’線方向の断面に対応している。また、図９は、薄膜トランジスタのゲート電極等の構造を示す模式斜視図である。なお、図８および図９では便宜上、薄膜トランジスタの一部の構成要素が省略されている。
【００４３】
図７及び図８に示す本実施形態の半導体装置３は、基板５０上に設けられた薄膜トランジスタを含む。この薄膜トランジスタは、いわゆるトップゲート型の薄膜トランジスタであり、ゲート電極５２、絶縁膜（ゲート絶縁膜）５４、第２の膜５６、半導体膜（シリコン膜）５８、不純物含有半導体膜（ドープ膜）６０、６２、ソース電極６４、ドレイン電極６６、を含んで構成されている。
【００４４】
第２の膜５６は、基板５０上の所定位置に配置されている。本実施形態では、この第２の膜５６は、ゲート電極５２とほぼ同形状に形成されている。また、本実施形態の第２の膜５６は、走査線７０とほぼ同形状の部位７６を有している。この部位７６は、走査線７０に重ねて配置されており、図８における左右方向（第１方向）に沿って延在している。図８においては、ゲート電極１２および走査線３０の下側に配置される第２の膜５６の存在を表現する便宜上、第２の膜５６を点線によって描いている。実際には、図９に模式斜視図を示すように、ゲート電極５２及び走査線７０と第２の膜５６とはほぼ同一形状、同一の大きさであり、第２の膜５６の上側にゲート電極５２等が重畳している。第２の膜５６の膜厚は適宜設定すればよく、例えば、１ｎｍ〜１００ｎｍ程度の間で設定することが可能であり、５ｎｍ〜１０ｎｍ程度がより好ましい。第２の膜５６のその他の詳細（材料例など）については上記の第２の膜１６と同様である。
【００４５】
半導体膜５８は、第２の膜５６の上面と接して配置されている。なお、半導体膜５８は、第２の膜５６の端面（側面）とも接していてもよい。本実施形態の半導体膜５８は、水素化ポリシラン等の有機ケイ素材料を含有する液状の成膜材料を用いて形成されたシリコン膜である。図示のように、半導体膜５８は、上下方向（膜の積層方向）においてゲート電極５２と重なって配置されている。半導体膜５８とゲート電極５２との相互間には、絶縁膜５４が配置されている（図７参照）。
【００４６】
不純物含有半導体膜６０、６２は、各々、半導体膜５８の端部および第２の膜５６の端部と接しており、基板５０上に配置されている。これらの不純物含有半導体膜６０、６２は互いに分離している。これらの不純物含有半導体膜６０、６２についても液状の成膜材料を用いて形成される。不純物含有半導体膜６０、６２は、不純物（例えばリンなど）が導入されることによって伝導度が高められたシリコン膜（半導体膜）である。不純物含有半導体６０は、半導体膜５８とソース電極６４との間に配置されている。不純物含有半導体６２は、半導体膜５８とドレイン電極６６との間に配置されている。
【００４７】
ソース電極６４は、基板５０上に配置され、半導体膜５８と電気的に接続されている。同様に、ドレイン電極６６は、基板５０上に配置され、半導体膜５８と電気的に接続されている。両者は互いに分離している。これらのソース電極６４、ドレイン電極６６は、例えばインジウム錫酸化物膜などの導電膜からなる。本実施形態では、ソース電極６４はデータ線７２と一体に形成されている（図８参照）。データ線７２は、図８における上下方向（第２方向）に沿って延在しており、図示しないデータドライバと接続されている。データ線７２を介してデータドライバ（制御回路）からソース電極６４に対して所定の制御信号（データ信号）が供給される。また、本実施形態では、ドレイン電極６６は画素電極７４と一体に形成されている。ここで、画素電極７４とは、例えば液晶装置において、液晶層に対して当該液晶層の配向状態を変化させるための電界を印加するために画素ごとに設けられる電極である。
【００４８】
第１の膜５４は、例えば酸化シリコン膜、窒化シリコン膜、酸化アルミニウム、酸化マグネシウムの絶縁膜などであり、基板５０上に配置され、半導体膜５８を覆っている。この絶縁膜５４は、図７に示すようにゲート電極５２と半導体膜５８との間に配置されており、ゲート絶縁膜として機能する。
【００４９】
ゲート電極５２は、例えばタンタル、モリブデン等（或いはそれらの合金）の導電膜である。このゲート電極１２は、所定形状にパターニングされており、絶縁膜５４上であって、半導体膜５８と重なる位置に配置されている。本実施形態では、このゲート電極５２は、走査線７０と一体に形成されている（図８参照）。走査線７０は、図８における左右方向（第１方向）に沿って延在しており、図示しないゲートドライバと接続されている。走査線７０を介してゲートドライバ（制御回路）からゲート電極５２に対して所定の制御信号（ゲート信号）が供給される。
【００５０】
ここで、第２の膜の他の実施態様について説明する。
図１０は、第２の実施形態に係る半導体装置の変形例を示す模式平面図である。なお、図７に示す断面図は、図１０におけるＤ−Ｄ’線方向の断面に対応している。また、図１１は、薄膜トランジスタのゲート電極等の構造を示す模式斜視図である。なお、図１０および図１１では便宜上、薄膜トランジスタの一部の構成要素が省略されている。
【００５１】
図１０及び図１１に示す第２の膜５６ａは、基板１０上の所定位置に配置されており、アイランド状に整形されている。そして、図１０に示すように、ゲート電極５２はこのアイランド状の第２の膜５６ａと重なる位置に配置されている。図１１では、ゲート電極５２と第２の膜５６ａとの間には図示しない絶縁膜５４が存在する。この図１０に示すＤ−Ｄ’線方向の断面図は図７に示した通りである。このように、アイランド状に整形された第２の膜５６ａを用いて構成された半導体装置を半導体装置３ａと表記する（図７、図１０参照）。上記の半導体装置３（図７、図８参照）とは、第２の膜５６ａの形状が異なるのみでありその他の構成要素については共通であるため、共通する構成要素については同一符号が用いられており、それらの詳細な説明については省略する。このように、アイランド状（島状）に整形された第２の膜５６ａを用いることにより、半導体膜５８の形成位置や形状の精度をより向上させることが可能となる。
【００５２】
第２の実施形態に係る半導体装置３（又は３ａ）は上述のような構成を有しており、次に当該半導体装置３（又は３ａ）の好適な製造方法の一例について説明する。
図１２は、第２の実施形態に係る半導体装置の製造方法を示す模式的な工程断面図である。
【００５３】
まず、基板５０上に第２の膜５６（又は５６ａ）を形成する（図１２（Ａ））。ゲート電極５２及び走査線７０と重畳する形状の第２の膜５６を形成する場合（図８参照）には、まず基板５０上に、例えばスパッタリング法などの物理気相堆積法を用いて酸化タンタル膜等を成膜し、その後に当該酸化タンタル膜等をゲート電極５２等と同形状に整形する。この整形時にはゲート電極５２及び走査線７０を整形する際に用いられる露光マスクを兼用することができる。それにより、半導体装置の製造に用いる露光マスクが削減される利点がある。一方、アイランド状の第２の膜５６ａを形成する場合（図１０参照）には、まず基板５０上に、例えばスパッタリング法などの物理気相堆積法を用いて酸化タンタル膜等を成膜し、その後に当該酸化タンタル膜等をアイランド状に整形する。その後、必要に応じてＵＶオゾン処理等の清浄化処理を行う。
【００５４】
次に、有機ケイ素材料を含有する液状の成膜材料を基板５０上に供給し、当該成膜材料を第２の膜５６（又は５６ａ）に留まらせる（図１２（Ｂ））。詳細には、ゲート電極５２等と同形状の第２の膜５６を用いる場合には、ゲート電極５２と重なる位置へ的確に成膜材料を供給するためには、液滴吐出装置（インクジェット装置）を用いることが望ましい。一方、アイランド状の第２の膜５６ａを用いる場合には、液滴吐出装置を用いて成膜材料を供給することも可能であるが、スピンコート法やディッピング法などの塗布法を用いることも好ましい。それにより、成膜材料を第２の膜５６ａへ選択的に留まらせることができる。スピンコート法やディッピング法等を採用した場合には、工程に要する時間をより短縮することができる。本工程において用いられる液状の成膜材料について上述した通りである。液状の成膜材料を塗布した後に熱処理（例えば、３００℃以上）を行うことにより、第２の膜５６（又は５６ａ）に留まった成膜材料をシリコン膜に変換することができる。ここでは、アモルファス（非晶質）シリコン膜が得られる。このアモルファスシリコン膜に対して、更にレーザー照射等による熱処理を加えることによって、アモルファスシリコン膜をポリ（多結晶）シリコン膜に変換することも好ましい。その場合のレーザーとしては、例えば波長３０８ｎｍのＸｅＣｌエキシマレーザーを用いることができる。
【００５５】
次に、半導体膜５８とソース電極６４との間に配置されるべき不純物含有半導体膜６０、および半導体膜５８とドレイン電極６６との間の配置されるべき不純物含有半導体膜６２をそれぞれ形成する（図１２（Ｃ））。本工程についても上記と同様の液体プロセスを用いることができる。この場合、上記の成膜材料に対して、更に不純物としてのリンなどを混入したものを液滴吐出装置等を用いて半導体膜１８の端部の所定位置に滴下し、その後に熱処理を行う。このとき、図１２（Ｃ）に示すように、半導体膜５８と接した部位における相互作用、或いは、第２の膜５６（又は５６ａ）の端部と接した部位における相互作用を利用して液体材料を所定位置に留まらせることができる。なお、各不純物含有半導体膜６０、６２を設けずに省略することもできる。
【００５６】
次に、基板５０上に、各々が半導体膜５８と電気的に接続されるソース電極６４及びドレイン電極６６を形成する（図１２（Ｄ））。具体的には、基板５０上に導電膜をスパッタリング法等の成膜法によって成膜し、その後フォトリソグラフィ技術等によってパターニングする。本実施形態では、ソース電極６４はデータ線７２と一体に形成され、ドレイン電極６６は画素電極７４と一体に形成される（図８又は図１０参照）。ソース電極６４は、不純物含有半導体膜６０を介して半導体膜５８と電気的に接続される。ドレイン電極６６は、不純物含有半導体膜６２を介して半導体膜５８と電気的に接続される。なお、各不純物含有半導体膜６０、６２を設けない場合には、ソース電極６４、ドレイン電極６６の各々が直接的に半導体膜５８と接するようにすればよい。
【００５７】
次に、基板５０上に、半導体膜５８、不純物含有半導体膜６０、６２、ソース電極６４、ドレイン電極６６の各々を覆う絶縁膜５４を形成する（図１２（Ｅ））。なお、半導体膜５８のみ、或いは半導体膜５８と不純物含有半導体膜６０、６２と、が絶縁膜５４に覆われるようにしてもよい。絶縁膜５４としては上記のように酸化シリコン膜等が用いられる。このような絶縁膜５４は、例えば上述のような化学気相堆積法を用いて成膜することが可能である。
【００５８】
次に、絶縁膜５４上であって半導体膜５８と重なる位置にゲート電極５２を形成する（図１２（Ｅ））。本実施形態では、ゲート電極５２と併せて、上記のように走査線７０（図１２においては図示を省略）についても一体に形成される。具体的には、絶縁膜５４上に、物理気相堆積法（スパッタリング法や蒸着法など）あるいは化学気相堆積法（低圧化学気相堆積法、プラズマ励起化学気相堆積法など）などの各種成膜法を適宜用いて導電膜を成膜し、その後に当該導電膜をフォトリソグラフィ技術などのパターン整形技術を適宜用いて整形する。
【００５９】
以上のような第２の実施形態によれば、予め第２の膜５６（又は５６ａ）を形成しておき、この第２の膜と液状の成膜材料との相互作用を利用することにより、液状の成膜材料を用いた半導体膜５８の成膜性を高めることができる。これにより、所望のパターンを有する良質な半導体膜５８を所望位置に形成することが可能となり、良質なトップゲート型の薄膜トランジスタを含む半導体装置３（又は３ａ）を得ることができる。
【００６０】
なお、上述した説明では、本実施形態に係る半導体装置を用いて構成される電子機器の一例として液晶装置を挙げていたが、これ以外にも種々の電子機器に対して本実施形態の半導体装置を適用することが可能である。例えば、有機エレクトロルミネッセンス装置、電気泳動装置などに含まれる回路部分に本実施形態の半導体装置を適用することが可能である。また、静電容量素子などの検出素子をマトリクス状に配置して構成される二次元センサ（指紋センサ等）にも本実施形態の半導体装置を適用可能である。
【図面の簡単な説明】
【００６１】
【図１】第１の実施形態に係る半導体装置の構造を示す模式断面図である。
【図２】第１の実施形態に係る半導体装置の構造を示す模式平面図である。
【図３】薄膜トランジスタのゲート電極等の構造を示す模式斜視図である。
【図４】第１の実施形態に係る半導体装置の変形例を示す模式平面図である。
【図５】薄膜トランジスタのゲート電極等の構造を示す模式斜視図である。
【図６】第１の実施形態に係る半導体装置の製造方法を示す模式的な工程断面図である。
【図７】第２の実施形態に係る半導体装置の構造を示す模式断面図である。
【図８】第２の実施形態に係る半導体装置の構造を示す模式平面図である。
【図９】薄膜トランジスタのゲート電極等の構造を示す模式斜視図である。
【図１０】第２の実施形態に係る半導体装置の変形例を示す模式平面図である。
【図１１】薄膜トランジスタのゲート電極等の構造を示す模式斜視図である。
【図１２】第２の実施形態に係る半導体装置の製造方法を示す模式的な工程断面図である。
【符号の説明】
【００６２】
１、１ａ、３、３ａ…半導体装置、１０、５０…基板、１２、５２…ゲート電極、１４、５４…絶縁膜、１６、１６ａ、５６、５６ａ…第２の膜、１８、５８…半導体膜、２０、２２、６０、６２…不純物含有半導体膜、２４、６４…ソース電極、２６、６６…ドレイン電極、２８、６８…絶縁膜、３０、７０…走査線、３２、７２…データ線、３４、７４…画素電極
【図１】
2008300764.tif 000003
【図２】
2008300764.tif 000004
【図３】
2008300764.tif 000005
【図４】
2008300764.tif 000006
【図５】
2008300764.tif 000007
【図６】
2008300764.tif 000008
【図７】
2008300764.tif 000009
【図８】
2008300764.tif 000010
【図９】
2008300764.tif 000011
【図１０】
2008300764.tif 000012
【図１１】
2008300764.tif 000013
【図１２】
2008300764.tif 000014