(57)【要約】【課題】常温時及び高温時のリフレッシュ周期を別々に取得することができる。【解決手段】温度に依存して変化する定電流を生成する第１定電流発生回路と、温度に依存しない定電流を生成する第２定電流発生回路と、前記第１定電流発生回路及び前記第２定電流発生回路に選択的に接続され、前記第１定電流発生回路及び前記第２定電流発生回路から入力された定電流をリフレッシュ周期の設定に用いられるテスト用リフレッシュ周期に変換する電流−周期変換回路を備えたセルフリフレッシュ制御回路。【選択図】  図１
2008217877.tif 000002
【特許請求の範囲】
【請求項１】
温度に依存して変化する定電流を生成する第１定電流発生回路と、
温度に依存しない定電流を生成する第２定電流発生回路と、
前記第１定電流発生回路及び前記第２定電流発生回路に選択的に接続され、前記第１定電流発生回路及び前記第２定電流発生回路から入力された定電流をリフレッシュ周期の設定に用いられるテスト用リフレッシュ周期に変換する電流−周期変換回路
を備えたセルフリフレッシュ制御回路。
【請求項２】
前記電流−周期変換回路は、
前記第１定電流発生回路に選択的に接続され、前記第１定電流発生回路によって入力された前記定電流を前記テスト用リフレッシュ周期に変換する第１電流−周期変換回路と、
前記第２定電流発生回路に選択的に接続され、前記第２定電流発生回路によって入力された前記定電流を前記テスト用リフレッシュ周期に変換する第２電流−周期変換回路と
を備えた請求項１記載のセルフリフレッシュ制御回路。
【請求項３】
前記第１定電流発生回路によって生成された前記定電流及び前記第２定電流発生回路によって生成された前記定電流に応じてリフレッシュ周期を生成するリングオシレータを備え、前記リングオシレータは、前記テスト用リフレッシュ周期を生成する前記電流−周期変換回路と共有化された請求項１記載のセルフリフレッシュ制御回路。
【請求項４】
外部から基準信号を入力し、前記基準信号と前記テスト用リフレッシュ周期とを比較してその比較結果を出力する周期比較回路を有する請求項１乃至３記載のセルフリフレッシュ制御回路。
【請求項５】
温度に依存して変化する又は温度に依存しない定電流を発生する少なくとも１つの第３定電流発生回路を備え、
前記電流−周期変換回路は、前記第３定電流測定回路に選択的に接続され、前記第３定電流発生回路から入力された前記定電流を前記テスト用リフレッシュ周期に変換する請求項１記載のセルフリフレッシュ制御回路。
【請求項６】
前記第１定電流発生回路によって生成される前記定電流を調整する第１電流値調整手段と、前記第２定電流発生回路によって生成される前記定電流を調整する第２電流値調整手段と、前記テスト用リフレッシュ周期に応じて前記第１電流値調整手段と前記第２電流値調整手段を制御するリフレッシュ周期設定回路を有する請求項１乃至４記載のセルフリフレッシュ制御回路。
【請求項７】
前記第１電流値調整手段及び前記第２電流値調整手段は、直列接続された複数の抵抗と、それぞれの前記抵抗に並列接続されたスイッチを有し、前記スイッチをＯＮ／ＯＦＦに設定することにより、前記第１定電流発生回路及び前記第２定電流発生回路の前記定電流を調整する請求項６記載のセルフリフレッシュ制御回路。
【請求項８】
前記リフレッシュ周期設定回路は、
非テスト時における前記スイッチをＯＮ／ＯＦＦに設定する制御信号を記憶するフューズ回路と、
テスト時における前記スイッチをＯＮ／ＯＦＦに設定するテスト制御信号と、前記フューズ回路に記憶された前記制御信号を選択するセレクタ回路とを有する請求項７記載のセルフリフレッシュ制御回路。
【請求項９】
前記フューズ回路は、電気的にプログラミング可能である請求項８記載のセルフリフレッシュ制御回路。
【請求項１０】
請求項１乃至９のうちいずれか１項に記載のセルフリフレッシュ制御回路を備えた半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セルフリフレッシュ制御回路、これを有する半導体装置に関する。
【背景技術】
【０００２】
ＤＲＡＭ（Dynamic Random Access Memory）セルを有する半導体装置では、ＤＲＡＭセルに記憶されたデータを保持するために、一定期間毎に蓄積された電荷を保持するリフレッシュ動作を行う必要がある。そのため、半導体装置は、外部から半導体装置にアクセスしなくても一定期間毎にＤＲＡＭセルのリフレッシュ動作を行うようにセルフリフレッシュ制御回路が設けられている。
【０００３】
ＤＲＡＭセルのデータ消失の原因は、主に、デバイスの温度依存性を有するリーク電流による電荷の消失である。なお、デバイスの低温〜常温状態では電荷の消失量は小さく、高温化では電荷の消失量が大きい。そのため、デバイスの低温〜常温状態ではリフレッシュ動作を行う周期が長くてもデータを保持することができるが、高温状態では電荷が消失しやすいためリフレッシュ動作の周期を短く設定しなければならない。
【０００４】
特許文献１には、常温時と高温時とで異なるリフレッシュ周期を生成するセルフリフレッシュ制御回路が示されている。図２２は、特許文献１に開示された従来のセルフリフレッシュ制御回路の構成を示す機能ブロック図である。このリフレッシュ制御回路は、定電流発生回路２２０、定電流発生回路２２１、バイアス電圧調整回路２２２、リングオシレータ２２３、カウンタ回路２２４、及びリフレッシュ行アドレス発生回路２２５を備えて構成されている。定電流発生回路２２０は、デバイスの温度にほとんど依存せず、定電圧ＢＩＡＳＴを生成する。定電流発生回路２２１は、温度依存性を有し、温度に応じた定電圧ＢＩＡＳＮを生成する。
【０００５】
バイアス電圧調整回路２２２は、バイアス電圧ＢＩＡＳＴ、ＢＩＡＳＮに応じたバイアス電圧ＢＩＡＳＳを生成し、リングオシレータ２２３に出力する。リングオシレータ２２３は、入力されたバイアス電圧ＢＩＡＳＳに応じて周期が変化するパルス信号ＰＨＹ０を生成する。カウンタ回路２２４は、パルス信号ＰＨＹ０をカウントし、所定の回数を超えたときに活性化信号ＰＨＹＳを出力する。リフレッシュ行アドレス発生回路２２５は、この活性化信号ＰＨＹＳに従って、リフレッシュ動作を行う行アドレスを切り替える。このように、温度依存性の小さい定電流発生回路２２０と温度依存性の大きい定電流発生回路２２１を設けることにより、常温時と高温時で異なる周期を有するリフレッシュ周期を設定することができる。
【０００６】
図２３は、特許文献１に係るセルフリフレッシュ制御回路の有するバイアス電圧調整回路２２２の構成を示す回路図である。バイアス電圧調整回路２２２は、ＰチャネルトランジスタＰ７、Ｐ８、ＮチャネルトランジスタＮ８〜Ｎ１０を備えて構成されている。ＰチャネルトランジスタＰ７は、ソースが電源ＶＤＤに接続され、ドレイン及びゲートがノードＮＤ６に接続されている。ＰチャネルトランジスタＰ８は、ソースが電源ＶＤＤに接続され、ドレインがノードＮＤ７に接続され、ゲートがノードＮＤ６に接続されている。ＮチャネルトランジスタＮ８は、ソースが接地され、ドレインがノードＮＤ６に接続され、ゲートにバイアス電圧ＢＩＡＳＴが入力される。ＮチャネルトランジスタＮ９は、ソースが接地され、ドレインがノードＮＤ６に接続され、ゲートにバイアス電圧ＢＩＡＳＮが入力される。ＮチャネルトランジスタＮ１０は、ソースが接地され、ドレイン及びゲートがノードＮＤ７に接続されている。バイアス電圧調整回路２２２では、ノードＮＤ７の電圧をバイアス電圧ＢＩＡＳＳとして出力する。
【０００７】
特許文献２には、温度に応じて段階的にリフレッシュ周期を変化させていくセルフリフレッシュ制御回路が示されている。図２４は、特許文献２に示される従来のセルフリフレッシュ制御回路の構成を示す機能ブロック図である。このセルフリフレッシュ制御回路は、バンドギャップ型基準電位発生回路２３１、電流制御用バイアス回路２３２、比較電圧発生回路２３３、リングオシレータ２３４、分周回路２３５、周波数選択回路２３６、温度検出器２３７を備えて構成されている。バンドギャップ型基準電位発生回路２３１、電流制御用バイアス回路２３２、比較電圧発生回路２３３、及びリングオシレータ２３４は、デバイスの温度に応じた周期を有するパルス信号を生成するよう構成されている。分周回路２３５は、この生成されたパルス信号を入力し、複数個の分周された周波数の信号を出力する。周波数選択回路２３６は、温度検出器２３７から入力される信号に応じて、分周回路２３５によって生成された複数個の分周された周波数に対応するリフレッシュ基準信号ＲＥＦＲＱを出力する。このように、デバイスの温度に応じて分周された周波数の信号を選択することによって、温度に応じて段階的にリフレッシュ周期を変化させることができる。
【０００８】
図２５は、特許文献２に開示されたセルフリフレッシュ制御回路の電流制御用バイアス回路２３２の一部構成を示す回路図である。電流制御用バイアス回路２３２は、ＰチャネルトランジスタＱＰ０７〜１０、ＮチャネルトランジスタＱＮ０５〜０９を備えて構成されている。ＰチャネルトランジスタＱＰ０７は、ソースが電流源ＩＳＯ１に接続され、ドレインがノードＮＯ１に接続され、ゲートに制御電圧ＶＢＥが入力される。ＰチャネルトランジスタＱＰ０８は、ソースが電流源ＩＳＯ１に接続され、ドレインがノードＮＯ２に接続され、ゲートに制御電圧ＶＲＴＲＯが入力される。ＮチャネルトランジスタＱＮ０５は、ソースが接地され、ドレインがノードＮＯ１に接続され、ゲートがノードＮＯ２に接続されている。ＮチャネルトランジスタＱＮ０６は、ソースが接地され、ドレイン及びゲートがノードＮＯ２に接続されている。ＮチャネルトランジスタＱＮ０７は、ソースが接地され、ドレイン及びゲートがノードＮＯ２に接続されている。ＮチャネルトランジスタＱＮ０８は、ソースが接地され、ドレインが電流源ＩＳＯ２に接続され、ゲートがノードＮＯ２に接続されている。ＰチャネルトランジスタＱＮ０９は、ソースが電源ＶＤＤに接続され、ドレインがＮチャネルトランジスタＱＮ０８のドレインに接続され、ゲートが電流源ＩＳＯ２に接続されている。ＰチャネルトランジスタＱＰ１０は、ソースが電源ＶＤＤに接続され、ドレインがＮチャネルトランジスタＱＮ０９のドレインに接続され、ゲートが制御電圧ＯＳＣＢＰに接続されている。ＮチャネルトランジスタＱＮ０９は、ソースが接地され、ドレインがＰチャネルトランジスタＱＰ１０のドレインに接続され、ゲートに制御電圧ＯＳＣＢＮが接続される。
【特許文献１】特開２００６−３１８３０号公報
【特許文献２】特開２００６−３１８６０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
特許文献１に開示されたセルフリフレッシュ制御回路では、温度が低くなるとバイアス電圧ＢＩＡＳＮが接地されるため、バイアス電圧調整回路２２２は、バイアス電圧ＢＩＡＳＴで決まる一定電圧を出力することとなる。しかしながら、特許文献１に記載されたセルフリフレッシュ制御回路では、バイアス電圧ＢＩＡＳＴのみを測定して調整する手段を備えておらず、プロセスのバラつきなどに起因するバイアス電圧ＢＩＡＳＴのバラつきを補償することができない。この結果、常温時におけるバイアス電圧ＢＩＡＳＴを所望の値に設定することができず、動作保障を行うためにプロセスのバラつきを考慮してリフレッシュ周期を短く設定しなければならない。そのため、リフレッシュ周期を短く設定した分だけ常温時のスタンバイ電流が増加してしまうという問題点を有する。
【００１０】
また、特許文献２に開示されたセルフリフレッシュ制御回路では、図２５に示す回路図において、温度が低くなって電流制御用バイアス回路２３２のノードＮＯ１の電位が低くなりＮチャネルトランジスタＱＮ０８がカットオフすると、制御電圧ＱＳＣＢＰ、ＱＳＣＢＮの電位は電流源ＩＳＯ２によって決まる一定電圧を出力する。なお、電流源ＩＳＯ２は、一定のバイアス条件において抵抗と等価であると考えられる。しかしながら、特許文献２に記載されたセルフリフレッシュ制御回路では、制御電圧ＱＳＣＢＰ、ＱＳＣＢＮのみを測定し調整する手段がないため、常温時において、デバイスのバラつきにより電流源ＩＳＯ２が所望の抵抗値とならなかった場合、常温時のリフレッシュ周期にバラつきが生じる。また、温度検出器２３７の検出温度がデバイスのバラつきによって所望の値とならなかった場合には、さらに常温でのリフレッシュ周期にバラつきが生じる。そのため、これらのバラつきを考慮してリフレッシュ周期を短く設計すると、特許文献１と同様に常温時におけるスタンバイ電流が増大するという問題点を有する。
【００１１】
通常、セルフリフレッシュ制御回路が搭載されるＤＲＡＭは、例えば携帯電話端末などに搭載される。携帯電話端末は、常温で使用することがほとんどであるため、このような常温時のスタンバイ電流の消費電力を削減することは重要な課題となっている。
【課題を解決するための手段】
【００１２】
本発明に係るセルフリフレッシュ制御回路は、温度に依存して変化する定電流を生成する第１定電流発生回路と、温度に依存しない定電流を生成する第２定電流発生回路と、前記第１定電流発生回路及び前記第２定電流発生回路に選択的に接続され、前記第１定電流発生回路及び前記第２定電流発生回路から入力された定電流をリフレッシュ周期の設定に用いられるテスト用リフレッシュ周期に変換する電流−周期変換回路を備えたことを特徴とする。
【００１３】
このように、温度依存性のある定電流を発生する第１定電流発生回路と温度に依存しない第２定電流発生回路を選択的に接続することによって、第１定電流発生回路及び第２定電流発生回路から入力された定電流を別々のテスト用リフレッシュ周期に変換することができる。
【発明の効果】
【００１４】
本発明のセルフリフレッシュ制御回路によれば、常温時及び高温時のリフレッシュ周期を別々に取得することができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付した図面を参照して本発明の実施の形態について説明する。
［第１の実施形態］
図１は、本発明の第１の実施形態に係るセルフリフレッシュ制御回路１０の一構成例を示す機能ブロック図である。デバイスなどに搭載されるセルフリフレッシュ制御回路１０は、行列状に配列されたＤＲＡＭセル（図示せず）に接続され、複数のＤＲＡＭセルに記憶されたデータを保持させるよう周期的にリフレッシュ動作を行うように制御するよう構成されている。セルフリフレッシュ制御回路１０は、定電圧発生回路１１、第１定電流発生回路１２、第２定電流発生回路１３、リフレッシュ周期設定回路１４、バイアス発生回路１５、リングオシレータ１６、リフレッシュ制御部１７、電流測定制御回路１８、第１電流−周期変換回路１９、及び第２電流−周期変換回路２０を備えて構成されている。また、電流測定制御回路１８、第１電流−周期変換回路１９、及び第２電流−周期変換回路２０は、リフレッシュ周期を設定するために用いられるテスト用リフレッシュ周期を生成するテスト用回路２１を構成している。
【００１６】
定電圧発生回路１１は、基準となる一定の基準電圧ＶＣ０を生成し、第１定電流発生回路１２に出力するよう構成されている。第１定電流発生回路１２は、定電圧発生回路１１から基準電圧ＶＣ０を入力し、デバイスの温度に依存した電流Ｉ１１を接点ＣＵＲ１に出力するよう構成されている。第１定電流発生回路１２は、デバイスの高温時において、大きな電流を発生するよう構成されている。接点ＣＵＲ１は、スイッチＳＷ１を介してバイアス発生回路１５に接続されている。第２定電流発生回路１３は、デバイスの温度に依存しない電流Ｉ１２を生成し、接点ＣＵＲ２に出力するよう構成されている。接点ＣＵＲ２は、スイッチＳＷ２を介してバイアス発生回路１５に接続されている。
【００１７】
リフレッシュ周期設定回路１４は、第１定電流発生回路１２に制御信号Ｃｕｔ１ｎを出力し、第１定電流発生回路１２によって生成される電流Ｉ１１の電流値を制御するよう構成されている。同様に、リフレッシュ周期設定回路１４は、第２定電流発生回路１３に制御信号Ｃｕｔ２ｎを出力し、第２定電流発生回路１３によって生成される電流Ｉ１２の電流値を制御するよう構成されている。
【００１８】
バイアス発生回路１５は、スイッチＳＷ１を介して接点ＣＵＲ１に接続すると共に、スイッチＳＷ２を介して接点ＣＵＲ２に接続している。バイアス発生回路１５は、接点ＣＵＲ１に流れる電流Ｉ１１、及び接点ＣＵＲ２に流れる電流Ｉ１２を入力して、リングオシレータ１６の動作を制御する信号を生成するよう構成されている。リングオシレータ１６は、バイアス発生回路１５から入力される信号レベルに応じてパルス信号ＯＳＣを発生するよう構成されている。リフレッシュ制御部１７は、リングオシレータ１６から入力されるパルス信号ＯＳＣをカウントし、このパルス信号ＯＳＣに応じてリフレッシュする行アドレスを発生するよう構成されている。このように行アドレスを切替ることでＤＲＡＭセルのリフレッシュ動作が順次実行される。
【００１９】
電流測定制御回路１８は、接点ＣＵＲ１及び接点ＣＵＲ２に流れる電流Ｉ１１、Ｉ１２の電流値を測定する制御回路である。電流測定制御回路１８は、入力した制御信号Ｔｅｓｔ１、Ｔｅｓｔ２に応じて、スイッチＳＷ１を切り替える制御信号ＣＵＲ１ＳＷ、及びスイッチＳＷ２を切り替える制御信号ＣＵＲ２ＳＷを出力するよう構成されている。第１電流−周期変換回路１９は、接点ＣＵＲ１のみに接続され、接点ＣＵＲ１に流れる電流Ｉ１１の電流値を周期を有する出力信号ＣＹＣＬＥ１に変換して出力するよう構成されている。第２電流−周期変換回路２０は、接点ＣＵＲ２にのみ接続され、接点ＣＵＲ２に流れる電流Ｉ１２の電流値を周期を有する出力信号ＣＹＣＬＥ２に変換して出力するよう構成されている。
【００２０】
図２は、定電圧発生回路１１、第１定電流発生回路１２、及び第２定電流発生回路１３の具体的な一構成例を示す回路図である。
【００２１】
定電圧発生回路１１は、例えば、ＰチャネルトランジスタＰ１、Ｐ２、ＮチャネルトランジスタＮ３〜Ｎ５、及び抵抗Ｒ０によって構成することができる。ＰチャネルトランジスタＰ１は、ソースが電源電圧に接続され、ドレインがノードｎ７に接続され、ゲートがノードｎ８に接続されている。ＰチャネルトランジスタＰ２は、ソースが電源電圧に接続され、ドレイン及びゲートがノードｎ８に接続されている。ＮチャネルトランジスタＮ３は、ソースがＮチャネルトランジスタＮ５のドレインに接続され、ドレインがノードｎ８に接続され、ゲートがノードｎ７に接続されている。ＮチャネルトランジスタＮ４は、ソースが接地され、ドレイン及びゲートがノードｎ７に接続されている。ＮチャネルトランジスタＮ５は、ソースが抵抗Ｒ０を介して接地され、ドレインがＮチャネルトランジスタＮ３のソースに接続され、ゲートがノードｎ７に接続されている。このように構成された定電圧発生回路１１からは、ノードｎ８の電圧が基準電圧ＶＣ０として出力される。
【００２２】
第１定電流発生回路１２は、ＰチャネルトランジスタＰ６、ＮチャネルトランジスタＮ８、Ｎ９、ＮＴ１１〜ＮＴ１ｎ及び抵抗Ｒ１１〜Ｒ１ｎ、及びダイオードＤ１０を備えて構成されている。ＰチャネルトランジスタＰ６は、ソースが電源に接続され、ドレインがノードｎ１に接続され、ゲートには基準電圧ＶＣ０が入力される。ＮチャネルトランジスタＮ８は、ソースが直列接続された複数の抵抗Ｒ１１〜Ｒ１ｎを介して接地され、ドレイン及びゲートがノードｎ１に接続されている。抵抗Ｒ１１〜Ｒ１ｎには、それぞれ、ＮチャネルトランジスタＮＴ１１〜ＮＴ１ｎが並列接続されている。ＮチャネルトランジスタＮＴ１１〜ＮＴ１ｎのゲートには、それぞれ制御信号Ｃｕｔ１１〜Ｃｕｔ１ｎが入力されている。すなわち、制御信号Ｃｕｔ１１〜Ｃｕｔ１ｎは、ＮチャネルトランジスタＮＴ１１〜ＮＴ１ｎをＯＮ／ＯＦＦ制御している。ＮチャネルトランジスタＮ９は、ソースがダイオードＤ１０のアノードに接続され、ドレインが接点ＣＵＲ１に接続され、ゲートがノードｎ１に接続されている。なお、接点ＣＵＲ１は、前述したスイッチＳＷ１を構成するＮチャネルトランジスタＮ１１のソースに接続されている。
【００２３】
このように構成された第１定電流発生回路１２では、周囲温度によってダイオードＤ１０の閾値が変化することによりＮチャネルトランジスタＮ９のドレインに流れる電流Ｉ１１の大きさが変化する。すなわち、周囲温度が低いときには、ダイオードＤ１０の閾値が大きく、ダイオードＤ１０のアノード電位が高いままとなる。そのため、ＮチャネルトランジスタＮ９のゲート・ソース間の電位差が小さくなり、ＮチャネルトランジスタＮ９には微小な電流Ｉ１１が流れるか、若しくはＮチャネルトランジスタＮ９がオフして電流Ｉ１１が流れない。一方、周囲温度が高いときには、ダイオードＤ１０の閾値が小さく、ダイオードＤ１０のアノード電位が低くなる。これにより、ＮチャネルトランジスタＮ９のゲート・ソース間の電位差が大きくなり、ＮチャネルトランジスタＮ９に大きな電流Ｉ１１が流れる。このように接点ＣＵＲ１に流れる電流Ｉ１１は、周囲温度が低いときには小さく又は流れず、周囲温度が高いときには大きくなるため、第１定電流発生回路１２は温度依存性を有することとなる。
【００２４】
図２に示すように、第２定電流発生回路１３は、抵抗Ｒ２１〜２ｎ及びＮチャネルトランジスタＮＴ２１〜ＮＴ２ｎを備えて構成されている。接点ＣＵＲ２は、この直列接続された複数の抵抗Ｒ２１〜Ｒ２ｎを介して接地されている。抵抗Ｒ２１〜Ｒ２ｎには、それぞれ、ＮチャネルトランジスタＮＴ２１〜ＮＴ２ｎが並列接続されている。ＮチャネルトランジスタＮＴ２１〜ＮＴ２ｎのゲートは、それぞれ制御信号Ｃｕｔ２１〜Ｃｕｔ２ｎが入力されている。すなわち、制御信号Ｃｕｔ２１〜Ｃｕｔ２ｎは、ＮチャネルトランジスタＮＴ２１〜ＮＴ２ｎをＯＮ／ＯＦＦ制御している。なお、接点ＣＵＲ２は、スイッチＳＷ２を構成するＮチャネルトランジスタＮ１２のソースに接続されている。このような構成により、第２定電流発生回路１３は、周囲温度に依存しない定電流を接点ＣＵＲ２に流すことができる。
【００２５】
図３は、バイアス発生回路１５及びリングオシレータ１６の一構成例を示す回路図である。バイアス発生回路１５は、ＰチャネルトランジスタＰ７、Ｐ１３、及びＮチャネルトランジスタＮ１５を用いて構成することができる。ＰチャネルトランジスタＰ７は、ソースが電源に接続され、ドレイン及びゲートが接点ＣＵＲ０に接続されている。ＰチャネルトランジスタＰ１３は、ソースが電源に接続され、ドレインがノードｎ２に接続され、ゲートが接点ＣＵＲ０に接続されている。ＮチャネルトランジスタＮ１５は、ソースが接地され、ドレイン及びゲートがノードｎ２に接続されている。
【００２６】
リングオシレータ１６は、ＰチャネルトランジスタＰ１４、ＮチャネルトランジスタＮ１６、及びインバータ３１〜３４を備えて構成されている。ＰチャネルトランジスタＰ１４は、ソースが電源に接続され、ドレインがノードｎ３に接続され、ゲートが接点ＣＵＲ０に接続されている。ＮチャネルトランジスタＮ１６は、ソースが接地され、ドレインがノードｎ４に接続され、ゲートがノードｎ２に接続されている。インバータ３１〜３３は
直列接続され、インバータ３３の出力がインバータ３１に入力され、インバータ３１〜３３がリング状に接続されている。インバータ３１〜３３は、ノードｎ３に接続され、ＰチャネルトランジスタＰ１４を介して電源に接続されている。また、インバータ３１〜３３は、ノードｎ４に接続され、ＮチャネルトランジスタＮ１６を介して接地されている。インバータ３４は、インバータ３３に接続され、リング状に接続されたインバータ３１〜３３によって生成された信号を反転してパルス信号ＯＳＣを出力するよう構成されている。
【００２７】
図４は、第１電流−周期変換回路１９及び第２電流−周期変換回路２０の一構成例を示す回路図である。第１電流−周期変換回路１９及び第２電流−周期変換回路２０は、接続される接点ＣＵＲ１、ＣＵＲ２以外は同一構成を有している。以下、第１電流−周期変換回路１９を例として説明する。図４に示すように、第１電流−周期変換回路１９は、図３に示すバイアス発生回路１５及びリングオシレータ１６と略同一構成を有している。第１電流−周期変換回路１９は、ＰチャネルトランジスタＰ１７、Ｐ２３、Ｐ２４、及び、ＮチャネルトランジスタＮ２５、Ｎ２６、インバータ４１〜４４、及びフリップフロップ回路４５を備えて構成されている。
【００２８】
ＰチャネルトランジスタＰ１７、Ｐ２３、Ｐ２４、ＮチャネルトランジスタＮ２５、Ｎ２６、及びインバータ４１〜４４は、図３に示すリングオシレータ１６のＰチャネルトランジスタＰ７、Ｐ１３、Ｐ１４、ＮチャネルトランジスタＮ１５、Ｎ１６、及びインバータ３１〜３４にそれぞれ相当する。なお、接続関係は、図３と同様であるためその説明を省略する。また、第１電流−周期変換回路１９は、フリップフロップ４５を有している。フリップフロップ回路４５は、インバータ４１〜４３によって生成されたパルス信号を、インバータ４４を介してクロック信号として入力している。また、フリップフロップ回路４５は、生成した出力信号ＣＹＣＬＥ１（第２電流−周期変換回路２０ではＣＹＣＬＥ２）を入力するよう構成されている。フリップフロップ回路４５は、制御信号ＳＴＡＲＴが入力され、この制御信号ＳＴＡＲＴに応じて活性／非活性状態に制御される。
【００２９】
このように構成された第１電流−周期変換回路１９では、ＰチャネルトランジスタＰ１７のゲートに制御信号ＳＴＡＲＴの逆論理が入力されている。接点ＣＵＲ１の電流測定時には、第１電流−周期変換回路１９に入力される制御信号ＳＴＡＲＴがＨレベルとなる。これによって、ＰチャネルトランジスタＰ１７がＯＮとなりバイアス電流が流れる。また、フリップフロップ回路４５は、制御信号ＳＴＡＲＴがＬレベルの間は出力信号ＣＹＣＬＥ１としてＨレベルを出力し、制御信号ＳＴＡＲＴがＨレベルの間は出力信号ＣＹＣＬＥ１を周期動作させる。
【００３０】
図５は、電流測定制御回路１８の一構成例を示す回路図である。電流測定制御回路１８は、ＮＯＲ回路５１、及びＯＲ回路５２、５３を備えて構成されている。ＮＯＲ回路５１は、一方に制御信号Ｔｅｓｔ１が入力され、他方に制御信号Ｔｅｓｔ２が入力される。ＯＲ回路５２は、一方に制御信号Ｔｅｓｔ１が入力され、他方にＮＯＲ回路５１の出力が入力され、制御信号ＣＵＲ１ＳＷを出力するよう構成されている。制御信号ＣＵＲ１ＳＷは、図１に示すスイッチＳＷ１のＯＮ／ＯＦＦ制御を行っている。ＯＲ回路５３は、一方に制御信号Ｔｅｓｔ２が入力され、他方にＮＯＲ回路５１の出力が入力され、制御信号ＣＵＲ２ＳＷを出力するよう構成されている。制御信号ＣＵＲ２ＳＷは、図１に示すスイッチＳＷ２のＯＮ／ＯＦＦ制御を行う。
【００３１】
このように構成された電流測定制御回路１８は、例えば、制御信号Ｔｅｓｔ１、Ｔｅｓｔ２がいずれもＬレベルであるときは、出力する制御信号ＣＵＲ１ＳＷ１、ＣＵＲ２ＳＷはいずれもＨレベルとなる。また、制御信号Ｔｅｓｔ１がＨレベル、制御信号Ｔｅｓｔ２がＬレベルであれば、制御信号ＣＵＲ１ＳＷがＨレベル、制御信号ＣＵＲ２ＳＷがＬレベルとなる。
【００３２】
図６は、リフレッシュ周期設定回路１４の一構成例を示す回路図である。リフレッシュ周期設定回路１４は、フューズ６０、抵抗回路Ｒ６１、ＮチャネルトランジスタＮ６２、インバータ６３、６４及びＮＡＮＤ回路６５〜６７を備えて構成されている。フューズ６０は、一端が電源に接続され、他端がノードｎ５に接続されている。抵抗回路Ｒ６１は、一端がノードｎ５に接続され、他端が接地されている。ＮチャネルトランジスタＮ６２は、ソースが接地され、ドレインがノードｎ５に接続され、ゲートがノードｎ６に接続されている。インバータ６３は、一端がノードｎ５に接続され、他端がノードｎ６に接続されている。すなわち、ＮチャネルトランジスタＮ６２及びインバータ６３は、ラッチ回路を構成している。ＮＡＮＤ回路６５は、一方にノードｎ６が接続され、他方に制御信号Ｓｅｌｅｃｔが入力される。ＮＡＮＤ回路６６は、一方に制御信号Ｓｅｌｅｃｔがインバータ６４を介して入力され、他方に制御信号ＪＣｎが入力される。ＮＡＮＤ回路６７は、一方にＮＡＮＤ回路６５の出力が入力され、他方にＮＡＮＤ回路６６の出力が入力され、制御信号Ｃｕｔ１ｎ（Ｃｕｔ２ｎ）を出力するよう構成されている。すなわち、ＮＡＮＤ回路６５〜６７は、セレクタ回路を構成している。なお、抵抗回路Ｒ６１は、ゲートにＨレベルのパルス信号が入力されるＮチャネルトランジスタによって構成することもできる。
【００３３】
このように構成されたリフレッシュ周期設定回路１４では、フューズ６０が遮断されているときにはノードｎ５がＬレベルとなる。これにより、ＮチャネルトランジスタＮ６２及びインバータ６３によって構成されるラッチ回路は、ノードｎ６にＨレベルを出力する。次に、ＮＡＮＤ回路６５にＨレベルの制御信号Ｓｅｌｅｃｔが入力されると、ＮＡＮＤ回路６５の出力がＬレベルとなり、出力される制御信号Ｃｕｔ１ｎ（又はＣｕｔ２ｎ）はＨレベルとなる。一方、制御信号ＳｅｌｅｃｔにＬレベルが入力されると、出力される制御信号Ｃｕｔ１ｎ（又はＣｕｔ２ｎ）は、制御信号ＪＣｎに応じてＨ／Ｌレベルとなる。なお、フューズ６０が遮断されていない場合では、制御信号ＳｅｌｅｃｔがＨレベルのときは、出力される制御信号Ｃｕｔ１（又はＣｕｔ２）はＨレベルとなり、制御信号ＳｅｌｅｃｔがＬレベルのときは、制御信号Ｃｕｔ１（又はＣｕｔ２）は制御信号ＪＣｎに応じてＨ／Ｌレベルとなる。
【００３４】
このように構成されたリフレッシュ周期設定回路１４では、はじめに、制御信号ＳｅｌｅｃｔをＬレベルに設定する。そして、出力される制御信号Ｃｕｔ１ｎ（又はＣｕｔ２ｎ）を制御信号ＪＣｎの信号レベルに応じて擬似的に制御信号Ｃｕｔ１ｎ（又はＣｕｔ２ｎ）の信号レベルを変化させて定電流発生回路１２、１３の電流値を変化させる。これによって所望の電流値が得られる制御信号Ｃｕｔ１ｎ（又はＣｕｔ２ｎ）の状態を検出する。そして、制御信号Ｃｕｔ１ｎ（又はＣｕｔ２ｎ）が所望の信号レベルとなるように、フューズの状態を切り替える。これにより、定電流発生回路１２、１３から出力される電流値を所望の値に設定することができる。
【００３５】
次に、図７を用いてセルフリフレッシュ制御回路１０の動作について説明する。図７は、第１の実施形態に係るセルフルフレッシュ制御回路１０のリフレッシュ周期の設定方法を示すシーケンス図である。
【００３６】
はじめに、デバイスを高温状態に設定する（Ｓ１）。すると、第１定電流発生回路１２（高温側）及び第２定電流発生回路１３（常温側）が共に活性状態となり、それぞれ定電流Ｉ１１、Ｉ１２を発生する。なお、第１定電流発生回路１２及び第２定電流発生回路１３の有する電流調節用トランジスタであるＮチャネルトランジスタＮＴ１１〜ＮＴ１ｎ、ＮＴ２１〜ＮＴ２ｎは、初期状態ではすべてＯＦＦとなるよう設定されている。次に、電流測定制御回路１８によってスイッチＳＷ２を構成するＮチャネルトランジスタＮ１２をＯＦＦとし、第２定電流発生回路１３（常温側）をバイアス発生回路１５等から切離す（Ｓ２）。
【００３７】
次に、外部から第２電流−周期変換回路２０に入力される制御信号ＳＴＡＲＴを非活性状態（Ｌレベル）に設定する（Ｓ３）。これにより、第２電流−周期変換回路２０の有するフリップフロップ回路４５をリセットし、第２電流−周期変換回路２０をリセットする。次に、制御信号ＳＴＡＲＴを活性状態（Ｈレベル）に設定する（Ｓ４）。これにより、第２電流−周期変換回路２０の有するフリップフロップ回路４５のリセット状態を解除し、第２電流−周期変換回路２０が活性状態となる。第２電流−周期変換回路２０の出力信号ＣＹＣＬＥ２は、接点ＣＵＲ２に流れる電流Ｉ１２に応じて周期動作を開始する（Ｓ５）。
【００３８】
ここで、図８に、出力された出力信号ＣＹＣＬＥ２のタイミングチャートを示す。なお、出力信号ＣＹＣＬＥ２の下には、ＬＳＩテスタ側の常温時の出力信号ＣＹＣＬＥ２の期待値が示されている。制御信号ＳＴＡＲＴがＨレベルになると、出力信号ＣＹＣＬＥ２は、ＨレベルからＬレベルに変化し、その後所定の周期で電位レベルが変化する周期動作を行う。ここで、ＬＳＩテスタにおける期待値の信号の立ち上がりにおいて、出力信号ＣＹＣＬＥ２の値を測定する（Ｓ６）。次に、ＬＳＩテスタによって、出力信号ＣＹＣＬＥ２と期待値とを比較し、出力信号ＣＹＣＬＥ２が期待値を満たしているか否か判定を行う（Ｓ７）。出力信号ＣＹＣＬＥ２が所望の範囲の期待値を満たしていなければ、リフレッシュ周期設定回路１４によって、第２定電流発生回路１３の有する電流調整用スイッチＮＴ２１〜ＮＴ２ｎを切り替える（Ｓ８）。すなわち、ステップＳ８では、制御信号Ｃｕｔ２１〜２ｎの値を変化させて、ＮチャネルトランジスタＮ２１〜Ｎ２ｎを任意の数だけＯＮさせる。その後、再度ステップＳ３〜ステップＳ７を実行する。そして、ステップＳ７において出力信号ＣＹＣＬＥ２が期待値を満たすまでステップＳ８、Ｓ３〜Ｓ７を繰り返す。これによって、常温時の出力信号ＣＹＣＬＥ２を満たすＮチャネルトランジスタＮ２１〜Ｎ２ｎの切替状態が検出される。
【００３９】
ステップＳ７において、出力信号ＣＹＣＬＥ２が期待値を満たすと、常温時のリフレッシュ周期の設定状態を記憶する（Ｓ９）。例えば、出力信号ＣＹＣＬＥ２が期待値を満たした状態の制御信号Ｃｕｔ２１〜２ｎの状態をＬＳＩテスタ等に記憶しておく。
【００４０】
次に、電流測定制御回路１８によって、スイッチＳＷ１を構成するＮチャネルトランジスタＮ１１をＯＦＦとする。これにより、第１定電流発生回路１２（高温側）が、バイアス発生回路１５等から切離される（Ｓ１０）。次に外部から入力される制御信号ＳＴＡＲＴを非活性状態（Ｌレベル）とする（Ｓ１１）。これにより、第１電流−周期変換回路１９の有するフリップフロップ回路４５をリセットし、第１電流−周期変換回路１９をリセットする。その後、制御信号ＳＴＡＲＴを活性状態（Ｈレベル）に設定する（Ｓ１２）。これにより、第１電流−周期変換回路１９のリセット状態が解除されると、第１電流−周期変換回路１９は、接点ＣＵＲ１に流れる電流Ｉ１１に応じて周期動作する出力信号ＣＹＣＬＥ１を出力する（Ｓ１３）。
【００４１】
ここで、図９に、出力信号ＣＹＣＬＥ１のタイミングチャートを示す。なお、出力信号ＣＹＣＬＥ１の下には、ＬＳＩテスタ側の高温時の出力信号ＣＹＣＬＥ１の期待値が示されている。制御信号ＳＴＡＲＴがＨレベルになると、出力信号ＣＹＣＬＥ１は、ＨレベルからＬレベルに変化した後、所定の周期で電位レベルが変化する。ここで、ＬＳＩテスタの期待値の信号の立ち上がりにおいて出力信号ＣＹＣＬＥ１の値を測定する（Ｓ１４）。次に、ＬＳＩテスタによって、出力信号ＣＹＣＬＥ１と期待値とを比較判定する（Ｓ１５）。出力信号ＣＹＣＬＥ１が所望の範囲の期待値を満たしていなければ、リフレッシュ周期設定回路１４によって、第１定電流発生回路１２の有する電流調整用スイッチＮＴ１１〜ＮＴ１ｎを切り替える（Ｓ１６）。すなわち、制御信号Ｃｕｔ１１〜１ｎの値を変化させて、ＮチャネルトランジスタＮ１１〜Ｎ１ｎを任意の数だけＯＮさせる。その後、再度ステップＳ１１〜ステップＳ１５を実行する。そして、ステップＳ１５において出力信号ＣＹＣＬＥ１が期待値を満たすまでステップＳ１６、Ｓ１１〜Ｓ１５を繰り返す。これにより、期待値を満たす出力信号ＣＹＣＬＥ１を発生するためのＮチャネルトランジスタＮ１１〜Ｎ１ｎの切替状態が検出される。
【００４２】
ステップＳ１５において、出力信号ＣＹＣＬＥ１が期待値を満たすと、高温時の設定状態を記憶する（Ｓ１７）。たとえば、出力信号ＣＹＣＬＥ１が期待値を満たした状態の制御信号Ｃｕｔ１１〜１ｎの状態をＬＳＩテスタ等に記憶しておく。
【００４３】
次に、ステップＳ９で記憶された常温時の設定状態と、ステップＳ１７で記憶された高温時の設定状態に従って、リフレッシュ周期設定回路１４の該当するフューズ６０を遮断してリフレッシュ周期を設定する（Ｓ１８）。
【００４４】
ここで、高温時の周期Ｔｈは、第１定電流発生回路１２及び第２定電流発生回路１３が共に活性状態であるときに設定されるため、高温時の周期Ｔｈは、下記の式によって示すことができる。なお、出力信号ＣＹＣＬＥ１の周期をＴＣＹＣＬＥ１、出力信号ＣＹＣＬＥ２の周期をＴＣＹＣＬＥ２と示す。
（式１）Ｔｈ＝（ＴＣＹＣＬＥ１×ＴＣＹＣＬＥ２）／（ＴＣＹＣＬＥ１＋ＴＣＹＣＬＥ２）
なお、図７では、常温時の周期ＴＣＹＣＬＥ２を測定した後に、高温時の周期Ｔｈを測定しているが、常温時の周期ＴＣＹＣＬＥ２及び高温時の周期Ｔｈを並列して測定するよう構成することもできる。
【００４５】
このように、スイッチＳＷ１、スイッチＳＷ２を介して、第１定電流発生回路１２、第２定電流発生回路１３をそれぞれバイアス発生回路１５に接続し、第１定電流発生回路１２、第２定電流発生回路１３によって生成する電流を別々に第１電流−周期変換回路１９、第２電流−周期変換回路２０によって測定することにより、第１定電流発生回路１２及び第２定電流発生回路１３が共に電流を生成している状態においても、常温時及び高温時のリフレッシュ周期を、それぞれを測定及び設定することができる。また、常温時におけるリフレッシュタイマの周期ＴＣＹＣＬＥ２のバラつきを測定することができるため、周期ＴＣＹＣＬＥ２を所望の期待値に設定することが可能となる。この結果、期待値にリフレッシュ周期を設定することにより、セルフリフレッシュ制御回路１０が搭載されるＤＲＡＭのスタンバイ電流を削減することができる。
【００４６】
また、第１定電流発生回路１２及び第２定電流発生回路１３を周期動作開始のタイミングを制御信号ＳＴＡＲＴによって調整し、電流値を平行して測定すれば、従来と同じテスト時間で第１定電流発生回路１２及び第２定電流発生回路１３の電流値を測定することができる。
【００４７】
また、常温時及び高温時の電流値の測定は、同一のパラメータである周期ＴＣＹＣＬＥ１、ＴＣＹＣＬＥ２が出力されるため、通常時及び高温時におけるリングオシレータ１６のオシレータ周期を容易に算出することも可能である。
【００４８】
図１０は、本実施形態と、図２２及び図２３に示す従来技術１のセルフリフレッシュ制御回路における、温度とリフレッシュ周期の関係を示す図である。本実施形態におけるセルフリフレッシュ制御回路１０では、温度センサによる温度検出バラつきΔＴｍが生じるが、製造バラつきによるリフレッシュ周期の変化量ΔｔＭ１をゼロにすることができるため、常温時の周期ｔＭＨ、及び高温時の周期ｔＭＬを、理想のリフレッシュ周期に示される期待値周辺に設定することができる。一方、従来技術１のセルフリフレッシュ制御回路では、常温時の周期ｔＭＨは測定及び調整が不可能なため、常温時の周期ｔＭＨには、温度検出バラつきΔＴｍに加えてプロセスバラつきΔｔＭ１が生じる。そのため、デバイスのバラつきを考慮して、常温時の周期ｔＭＨを短く設定しなければならない。この結果、デバイスのスタンバイ電流が増大することとなる。
【００４９】
図１１は、本実施形態と、図２４及び図２５に示す従来技術２のセルフリフレッシュ制御回路における、温度とリフレッシュ周期の関係を示す図である。本実施形態では、バラつきによる常温時のリフレッシュ周期の変化量ΔｔＭ１をゼロにすることができる。これに対し、従来技術２では、リフレッシュ周期をオシレータ周期を分周することにより設定しているため、常温時における製品バラつきΔｔＭ１に加えてリングオシレータ１６の設定バラつきΔｔＭ２が生じる。そのため、このバラつきを考慮して常温時のリフレッシュ周期を短く設定しなければならならず、理想のリフレッシュ周期に近づけることが困難である。
［第２の実施形態］
図１２は、第２の実施形態に係るセルフリフレッシュ制御回路１２０の一構成例を示す機能ブロック図である。第２の実施形態の特徴は、第１定電流発生回路１２、第２定電流発生回路１３によって生成した電流Ｉ１１、Ｉ１２を、リングオシレータ１２１によって測定する点にある。第２の実施形態では、第１電流−周期変換回路１９、第２電流−周期変換回路２０は設けられていない。なお、他の構成要素については、第１の実施形態と略同一構成であるため、同一符号を付すことによりその説明を省略する。
【００５０】
図１３は、定電圧発生回路１１、第１定電流発生回路１２、及び第２定電流発生回路１３の具体的な一構成例を示す回路図である。第１の実施形態との相違点は、接点ＣＵＲ１及び接点ＣＵＲ２がスイッチを介さず接点ＣＵＲ０に接続されている点である。また、第１定電流発生回路１２の有するダイオードＤ１０は、スイッチＳＷ１を構成するＮチャネルトランジスタＮ１３１を介して接地されている。また、接点ＣＵＲ２は、直列接続された複数の抵抗Ｒ２１〜Ｒ２ｎ、及びスイッチＳＷ２を構成するＮチャネルトランジスタＮ１３２を介して接地されている。なお、ＮチャネルトランジスタＮ１３１のゲートには制御信号ＣＵＲ１ＳＷが入力され、ＮチャネルトランジスタＮ１３２のゲートには制御信号ＣＵＲ２ＳＷが入力される。
【００５１】
図１４は、バイアス発生回路１５及びリングオシレータ１２１の一構成例を示す回路図である。なお、バイアス発生回路１５は、第１の実施形態と同一構成であるため、その説明を省略する。リングオシレータ１２１は、ＰチャネルトランジスタＰ１４、ＮチャネルトランジスタＮ１６、リング状に直列接続されたインバータ３１〜３３、インバータ３４、及びフリップフロップ回路１４０を備えて構成されている。直列接続されたインバータ３１〜３３によって生成されたパルス信号は、インバータ３４を介してパルス信号ＯＳＣとして出力される共に、フリップフロップ回路１４０のクロック信号として出力するよう構成されている。フリップフロップ回路１４０は、インバータ３１〜３４によって生成されたパルス信号ＯＳＣをクロックとし、出力信号ＣＹＣＬＥ１（又は出力信号ＣＹＣＬＥ２）を帰還させて入力する。また、フリップフロップ回路１４０は、制御電圧ＳＴＡＲＴによって活性／非活性状態が制御されるよう構成されている。
【００５２】
次に、このように構成された第２の実施形態に係るセルフリフレッシュ制御回路１２０の動作について説明する。図１５は、第２の実施形態に係るセルフリフレッシュ制御回路１２０のリフレッシュ周期の設定方法を示すシーケンス図である。第２の実施形態では、ステップ（Ｓ１）において、デバイスを高温状態に設定した後、スイッチＳＷ１をＯＦＦにして第１定電流発生回路１２を非活性状態とする（Ｓ２２）。すなわち、第１定電流発生回路１２が非活性状態であり、第２定電流発生回路１３が活性状態において常温時のリフレッシュ周期の設定を行う。詳細には、第１の実施形態と同様に、ステップＳ３〜Ｓ８を繰り返して常温時の周期を検出し、ステップＳ９において設定状態を記憶する。その後、スイッチＳＷ１をＯＮにして第１定電流発生回路１２を活性状態とする（Ｓ２３）。そして、スイッチＳＷ２をＯＦＦにして、第２定電流発生回路１３を非活性状態に設定する（Ｓ２４）。すなわち、第１定電流発生回路１２が活性状態であり、第２定電流発生回路１３が非活性状態において高温時のリフレッシュ周期の設定を行う。詳細には、第１の実施形態と同様に、ステップＳ１１〜Ｓ１６を繰り返し高温時の周期を検出した後ステップＳ１７において設定状態を記憶する。すなわち、第２の実施形態では、第１定電流発生回路１２又は第２定電流発生回路１３のいずれか一方をリングオシレータ１２１に接続し、その電流値Ｉ１１、Ｉ１２の測定を行う。
【００５３】
このように、リングオシレータ１２１によって第１定電流発生回路１２及び第２定電流発生回路１３の電流を測定することにより、第１の実施形態における第１電流−周期変換回路１９及び第２電流−周期変換回路２０を省略することができる。このような構成においても、スイッチＳＷ１、ＳＷ２を切り替えることにより、常温時のリフレッシュ周期を測定し、調整することができるという本発明の効果を奏することができる。
【００５４】
［第３の実施形態］
図１６は、本発明の第３の実施形態に係るセルフリフレッシュ制御回路１６０の一構成例を示す回路図である。第３の実施形態の特徴は、第１の実施形態に加えて、第１リフレッシュタイマ周期比較回路１６１、第１リフレッシュタイマ周期自動設定回路１６２、第２リフレッシュタイマ周期比較回路１６３、及び第２リフレッシュタイマ周期自動設定回路１６４を備えた点にある。第３の実施形態では、デバイス外部から基本パルス信号Ｂａｓｅ＿ＰＵＬＳＥ１、Ｂａｓｅ＿ＰＵＬＳＥ２を入力することにより、リフレッシュタイマ周期の設定を自動で行う。基本パルス信号Ｂａｓｅ＿ＰＵＬＳＥ１は、高温時において期待のリフレッシュ周期で動作するパルス信号である。基本パルス信号Ｂａｓｅ＿ＰＵＬＳＥ２は、常温時において期待のリフレッシュ周期で動作するパルス信号である。また、セルフリフレッシュ制御回路１６０は、リフレッシュ周期設定回路１６５を有している。なお、他の構成については、第１の実施形態と略同一であるためその説明を省略する。
【００５５】
第１リフレッシュタイマ周期比較回路１６１は、外部から基本パルス信号Ｂａｓｅ＿ＰＵＬＳＥ１を入力し、第１電流−周期変換回路１９の出力信号ＣＹＣＬＥ１と比較するよう構成されている。第１リフレッシュタイマ周期自動設定回路１６２は、第１リフレッシュタイマ周期比較回路１６１の判定結果を入力し、この判定結果に基づいてリフレッシュ周期設定回路１６５を制御し、高温時の周期を自動的に設定するよう構成されている。
【００５６】
第２リフレッシュタイマ周期比較回路１６３は、外部から基本パルス信号Ｂａｓｅ＿ＰＵＬＳＥ２を入力し、第２電流−周期変換回路２０の出力信号ＣＹＣＬＥ２と比較するよう構成されている。第２リフレッシュタイマ周期自動設定回路１６４は、第２リフレッシュタイマ周期比較回路１６３の判定結果を入力し、この判定結果に基づいてリフレッシュ周期設定回路１６５を制御し、常温時の周期を自動的に設定するよう構成されている。
【００５７】
図１７は、リフレッシュ周期設定回路１６５の一構成例を示す回路図である。リフレッシュ周期設定回路１６５は、ゲートドライバ１７１、フューズ回路１７２、センス回路１７３、フューズ書き込み回路１７４、インバータ１７５、ＮＡＮＤ回路１７６〜１７８を備えて構成されている。フューズ回路１７２は、電気的にプログラミングが可能なＰＲＯＭ（Programmable Read Only Memory）を有したフューズ回路である。ゲートドライバ１７１は、プログラミングされたフューズ回路１７２から任意のプログラムデータを選択するよう構成されている。センス回路１７３は、フューズ回路１７２にプログラムされたデータを読み出すよう構成されている。フューズ書き込み回路１７４は、制御信号ＷＣＯＮＴ１（ＷＣＯＮＴ２）に応じて、フューズ回路１７２にデータを書き込むよう構成されている。ＮＡＮＤ回路１７６は、一方にセンス回路１７３の出力を入力し、他方に制御信号Ｓｅｌｅｃｔ１（Ｓｅｌｅｃｔ２）を入力する。ＮＡＮＤ回路１７７は、一方に制御信号ＪＣ１ｎ（Ｊｃ２ｎ）を入力し、他方にインバータ１７５を介して制御信号Ｓｅｌｅｃｔ１（Ｓｅｌｅｃｔ２）を入力する。ＮＡＮＤ回路１７８は、一方にＮＡＮＤ回路１７６の出力を入力し、他方にＮＡＮＤ回路１７７の出力を入力し、制御信号Ｃｕｔ１ｎ（Ｃｕｔ２ｎ）を出力する。すなわち、ＮＡＮＤ回路１７６〜１７８は、セレクタ回路を構成し、電流調整用スイッチであるＮチャネルトランジスタＮ１１〜１ｎ（Ｎ２１〜２ｎ）のＯＮ／ＯＦＦを制御する制御信号Ｃｕｔ１ｎ（Ｃｕｔ２ｎ）を生成するよう構成されている。
【００５８】
次に、このように構成されたセルフリフレッシュ制御回路１６０の動作について説明する。図１８は、第３の実施形態に係るセルフリフレッシュ制御回路１６０のリフレッシュ周期の設定方法を示すシーケンス図である。はじめに、デバイスを高温状態に設定する（Ｓ１）。すると、第１定電流発生回路１２及び第２定電流発生回路１３が共に活性状態となって定電流を生成する。なお、第１定電流発生回路１２及び第２定電流発生回路１３の有する電流調節用トランジスタであるＮチャネルトランジスタＮＴ１１〜ＮＴ１ｎ、ＮＴ２１〜ＮＴ２ｎは、すべてＯＦＦとなり初期状態に設定されている。次に、第１リフレッシュタイマ周期比較回路１６１に外部から基本パルス信号Ｂａｓｅ＿ＰＵＬＳＥ１を取り込むと共に、第２リフレッシュタイマ周期比較回路１６３に外部から基本パルス信号Ｂａｓｅ＿ＰＵＬＳＥ２を取り込む（Ｓ３１）。以降、以下に説明を行うステップＳ２〜ステップＳ１８のリフレッシュ周期の設定がデバイスの内部において自動で実行される。
【００５９】
まず、スイッチＳＷ２をＯＦＦにして、第２定電流発生回路１３（常温側）をバイアス回路１５等から切り離す（Ｓ２）。次に、第２リフレッシュタイマ周期自動設定回路１６４からＬレベルの制御信号ＳＴＡＲＴ２を第２電流−周期変換回路２０に出力し、第２電流−周期変換回路２０を一旦リセットする（Ｓ３）。その後、第２リフレッシュタイマ周期自動設定回路１６４によって制御信号ＳＴＡＲＴ２をＨレベルとし、第２電流−周期変換回路２０を活性化させる（Ｓ４）。これにより、第２電流−周期変換回路２０の出力信号ＣＹＣＬＥ２が周期動作を始める（Ｓ５）。
【００６０】
次に、第２リフレッシュタイマ周期比較回路１６３によって出力信号ＣＹＣＬＥ２の測定を行う。ここで、図１９に、常温時の周期を設定する際の各信号のタイミングチャートを示す。制御信号ＳＴＡＲＴ２がＬレベルからＨレベルに切り替わると、出力信号ＣＹＣＬＥ２は、周期動作を開始する。第２リフレッシュタイマ周期比較回路１６３は、一方から出力信号ＣＹＣＬＥ２を入力し、他方から基本パルス信号Ｂａｓｅ＿ＰＵＬＳＥ２を入力し、基本パルス信号Ｂａｓｅ＿ＰＵＬＳＥ２がＬレベルからＨレベルに立ち上がったときの出力信号ＣＹＣＬＥ２の値を測定する（Ｓ６）。
【００６１】
次に、第２リフレッシュタイマ周期比較回路１６３は、出力信号ＣＹＣＬＥ２と基本パルス信号Ｂａｓｅ＿ＰＵＬＳＥ２の値を比較して判定を行う（Ｓ７）。ここで、出力信号ＣＹＣＬＥ２が基本パルス信号Ｂａｓｅ＿ＰＵＬＳＥ２に一致しない場合には、第２リフレッシュタイマ周期自動設定回路１６４からリフレッシュ周期設定回路１６５に制御信号を出力し、第２定電流発生回路１３の有するＮチャネルトランジスタＮＴ２１〜ＮＴ２ｎを制御する制御信号Ｃｕｔ２１〜２ｎを切り替える（Ｓ８）。この結果、所定のＮチャネルトランジスタＮＴ２１〜ＮＴ２ｎがＯＮとなり、出力信号ＣＹＣＬＥ２の周期が変化する。このステップＳ３〜Ｓ８を、出力信号ＣＹＣＹＬＥ２が常温時の期待値の周期となるまで繰り返す。
【００６２】
ステップＳ７において、出力信号ＣＹＣＬＥ２が基本パルス信号Ｂａｓｅ＿ＰＵＬＳＥ２を満たしたときは、第２リフレッシュタイマ周期自動設定回路１６４は、第２定電流発生回路１３の有する電流調整用スイッチであるＮチャネルトランジスタＮＴ２１〜ＮＴ２ｎのＯＮ／ＯＦＦの状態を記憶する（Ｓ９）。これにより、常温側のリフレッシュ周期が設定される。
【００６３】
次に、スイッチＳＷ１をＯＦＦにして、第１定電流発生回路１２（高温側）をバイアス回路１５等から切り離す（Ｓ１０）。次に、第１リフレッシュタイマ周期自動設定回路１６２から制御信号ＳＴＡＲＴ１をＬレベルで第１電流−周期変換回路１９に出力し、第１電流−周期変換回路１９を一旦リセットする（Ｓ１１）。その後、第１リフレッシュタイマ周期自動設定回路１６２によって制御信号ＳＴＡＲＴ１をＨレベルに設定し、第１電流−周期変換回路１９を活性化させる（Ｓ１２）。これにより、出力信号ＣＹＣＬＥ１が周期動作を開始する（Ｓ１３）。
【００６４】
次に、常温時と同様の手順で、第１リフレッシュタイマ周期比較回路１６１によって出力信号ＣＹＣＬＥ１の測定を行う。ここで、図２０に、高温時のリフレッシュ周期を設定する際の各信号のタイミングチャートを示す。制御信号ＳＴＡＲＴ１がＬレベルからＨレベルに切り替わると、出力信号ＣＹＣＬＥ１は周期動作を開始する。第１リフレッシュタイマ周期比較回路１６１は、一方から出力信号ＣＹＣＬＥ１を入力し、他方から高温時の基本パルス信号Ｂａｓｅ＿ＰＵＬＳＥ１を入力し、基本パルス信号Ｂａｓｅ＿ＰＵＬＳＥ１がＬレベルからＨレベルに立ち上がったときの出力信号ＣＹＣＬＥ１の値を測定する（Ｓ１４）。第１リフレッシュタイマ周期比較回路１６１は、出力信号ＣＹＣＬＥ１が高温時の基本パルス信号Ｂａｓｅ＿ＰＵＬＳＥ１を満たすか否か判定を行う（Ｓ１５）。
【００６５】
出力信号ＣＹＣＬＥ１が基本パルス信号Ｂａｓｅ＿ＰＵＬＳＥ１と一致しない場合は、第１リフレッシュタイマ周期自動設定回路１６２からリフレッシュ周期設定回路１６５に制御信号を出力し、第１定電流発生回路１２の電流調整用スイッチであるＮチャネルトランジスタＮＴ１１〜ＮＴ１ｎの制御信号Ｃｕｔ１１〜１ｎを切り替える（Ｓ１６）。この結果、第１電流−周期変換回路１９の出力信号ＣＹＣＬＥ１が変化する。このステップＳ１１〜Ｓ１６を、出力信号ＣＹＣＹＬＥ１が期待の周期となるまで繰り返す。
【００６６】
ステップＳ１５において、出力信号ＣＹＣＬＥ１が基本パルス信号Ｂａｓｅ＿ＰＵＬＳＥ１と一致したときは、第１リフレッシュタイマ周期自動設定回路１６２は、第１定電流発生回路１２の有する電流調整用スイッチであるＮチャネルトランジスタＮＴ１１〜ＮＴ１ｎのＯＮ／ＯＦＦの状態を記憶する（Ｓ１７）。これにより、高温側のリフレッシュ周期が設定される。
【００６７】
次に、記憶された常温時及び高温時の電流調整用スイッチＮ１１〜１ｎ及びＮ２１〜２ｎの切り替え状態を、リフレッシュ周期設定回路１６５の有するフィーズ回路１７２に電気的にプログラミングすることにより記憶する（Ｓ１８）。これによって、常温時及び高温時のリフレッシュ周期が設定される。
【００６８】
なお、第３の実施形態においても、高温時には第１定電流発生回路１２及び第２定電流発生回路１３が共に活性化されているため、第１の実施形態と同様に、高温時の周期Ｔｈは前述した式（１）のようになる。
【００６９】
このように、電気的にプログラミングが可能なフューズ回路１７２を設け、電流調整用スイッチであるＮチャネルトランジスタＮ１１〜１ｎ、Ｎ２１〜２ｎの切り替え状態を自動的に記憶させることで、外部から基本パルス信号Ｂａｓｅ＿ＰＵＬＳＥ１、Ｂａｓｅ＿ＰＵＬＳＥ２を入力する以外のリフレッシュ周期の設定をセルフリフレッシュ制御回路１６０内において自動で行うことができる。これにより、デバイスに接続されるＬＳＩテスタは、基本パルス信号Ｂａｓｅ＿ＰＵＬＳＥ１、Ｂａｓｅ＿ＰＵＬＳＥ２を入力するのみでよいため、容易に複数のデバイスのリフレッシュ周期を設定することができる。そのため、常温時のリフレッシュ周期を測定できるという効果に加え、第１定電流発生回路１２及び第２定電流発生回路１３の電流を測定する手順が増えた場合にあってもテスト時間を増加させることなくリフレッシュ周期を設定することができる。
【００７０】
［第４の実施形態］
図２１は、本発明の第４の実施形態に係るセルフリフレッシュ制御回路２１０の一構成例を示す機能ブロック図である。第４の実施形態の特徴は、第１の実施形態に加えて、第３定電流発生回路２１１、及び第３電流−周期変換回路２１２を備えた点にある。第３定電流発生回路２１１は、定電圧発生回路１１から基準電圧ＶＣ０を入力し、デバイスの温度に依存した電流Ｉ３１を接点ＣＵＲ３に出力するよう構成されている。第３定電流発生回路２１１は、スイッチＳＷ３を介してバイアス回路１５に接続されている。スイッチＳＷ３は、スイッチＳＷ１、２と同様に、電流測定制御回路１８によってＯＮ／ＯＦＦの状態が制御されている。第３定電流発生回路２１１は、第１定電流発生回路１２と略同一構成を有し、第１定電流発生回路１２の有するＮチャネルトランジスタＮ１１〜１ｎのような電流量を調整する複数の電流調整用スイッチを有している。この電流調整用スイッチは、リフレッシュ周期設定回路１４によって生成される制御信号Ｃｕｔ３ｎによってＯＮ／ＯＦＦが制御されている。
【００７１】
第３電流−周期変換回路２１２は、接点ＣＵＲ３に接続され、接点ＣＵＲ３に流れる電流に応じた周期を有するパルス信号に変換し、出力信号ＣＹＣＬＥ３を出力するよう構成されている。
【００７２】
第４の実施形態に係るセルフリフレッシュ制御回路２１０では、スイッチＳＷ１〜３を切り替えることにより、第１〜第３定電流発生回路１２、１３、２１１によって発生される定電流を別々に測定する。このように、第３定電流発生回路２１１及び第３電流−周期変換回路２１２を追加することによって、常温時及び高温時におけるリフレッシュサイクルを更に細かく設定及び調整することが可能となる。なお、第４の実施形態では、１つの定電流発生回路２１１を増設したが、定電流発生回路の数は任意に設定することでも常温時のリフレッシュ周期を測定するという本発明の効果を奏することができる。
【図面の簡単な説明】
【００７３】
【図１】本発明の第１の実施形態に係るセルフリフレッシュ制御回路１０の一構成例を示す機能ブロック図である。
【図２】定電圧発生回路１１、第１定電流発生回路１２、及び第２定電流発生回路１３の具体的な一構成例を示す回路図である。
【図３】バイアス発生回路１５及びリングオシレータ１６の一構成例を示す回路図である。
【図４】第１電流−周期変換回路１９及び第２電流−周期変換回路２０の一構成例を示す回路図である。
【図５】電流測定制御回路１８の一構成例を示す回路図である。
【図６】リフレッシュ周期設定回路１４の一構成例を示す回路図である。
【図７】第１の実施形態に係るセルフルフレッシュ制御回路１０のリフレッシュ周期の設定方法を示すシーケンス図である。
【図８】出力信号ＣＹＣＬＥ２のタイミングチャートを示す。
【図９】出力信号ＣＹＣＬＥ１のタイミングチャートを示す。
【図１０】本実施形態と従来技術１のセルフリフレッシュ制御回路における、温度とリフレッシュ周期（時間）の関係を示す図である。
【図１１】本実施形態と従来技術２のセルフリフレッシュ制御回路における、温度と対するリフレッシュ周期の関係を示す図である。
【図１２】第２の実施形態に係るセルフリフレッシュ制御回路１２０の一構成例を示す機能ブロック図である。
【図１３】定電圧発生回路１１、第１定電流発生回路１２、及び第２定電流発生回路１３の具体的な一構成例を示す回路図である。
【図１４】バイアス発生回路１５及びリングオシレータ１２１の一構成例を示す回路図である。
【図１５】第２の実施形態に係るセルフリフレッシュ制御回路１２０のリフレッシュ周期の設定方法を示すシーケンス図である。
【図１６】第３の実施形態に係るセルフリフレッシュ制御回路１３０の一構成例を示す回路図である。
【図１７】リフレッシュ周期設定回路１６５の一構成例を示す回路図である。
【図１８】第３の実施形態に係るセルフリフレッシュ制御回路１２０のリフレッシュ周期の設定方法を示すシーケンス図である。
【図１９】常温時のリフレッシュ周期を設定する際の各信号のタイミングチャートを示す。
【図２０】高温時のリフレッシュ周期を設定する際の各信号のタイミングチャートを示す。
【図２１】第４の実施形態に係るセルフリフレッシュ制御回路２１０の一構成例を示す機能ブロック図である。
【図２２】特許文献１に記載の従来のセルフリフレッシュ制御回路の構成を示す機能ブロック図である。
【図２３】特許文献１に記載の従来のセルフリフレッシュ制御回路のバイアス電圧調整回路２２２の構成を示す回路図である。
【図２４】特許文献２に記載の従来のセルフリフレッシュ制御回路の構成を示す機能ブロック図である。
【図２５】特許文献２に記載の従来のセルフリフレッシュ制御回路の電流制御用バイアス発生回路２３２の一部構成を示す回路図である。
【符号の説明】
【００７４】
１０...セルフリフレッシュ制御回路
１１...定電圧発生回路
１２...第１定電流発生回路
１３...第２定電流発生回路
１４...リフレッシュ周期設定回路
１５...バイアス発生回路
１６...リングオシレータ
１７...リフレッシュ制御部
１８...電流測定制御回路
１９...第１電流−周期変換回路
２０...第２電流−周期変換回路
【図１】
2008217877.tif 000003
【図２】
2008217877.tif 000004
【図３】
2008217877.tif 000005
【図４】
2008217877.tif 000006
【図５】
2008217877.tif 000007
【図６】
2008217877.tif 000008
【図７】
2008217877.tif 000009
【図８】
2008217877.tif 000010
【図９】
2008217877.tif 000011
【図１０】
2008217877.tif 000012
【図１１】
2008217877.tif 000013
【図１２】
2008217877.tif 000014
【図１３】
2008217877.tif 000015
【図１４】
2008217877.tif 000016
【図１５】
2008217877.tif 000017
【図１６】
2008217877.tif 000018
【図１７】
2008217877.tif 000019
【図１８】
2008217877.tif 000020
【図１９】
2008217877.tif 000021
【図２０】
2008217877.tif 000022
【図２１】
2008217877.tif 000023
【図２２】
2008217877.tif 000024
【図２３】
2008217877.tif 000025
【図２４】
2008217877.tif 000026
【図２５】
2008217877.tif 000027