(57)【要約】【課題】均一な画像データを画面に表示させながら高速にＡＦを行うことができる撮像装置を提供する。【解決手段】アドレス指定部１０９、垂直アドレス選択部１１０、水平アドレス選択部１１１、システム制御部１２０は、複数の受光部のうち第１領域の受光部を第１の期間間隔で所定ライン毎に順次リセットし、リセットの開始から所定時間経過後に第１の期間間隔で所定ライン毎に受光部で蓄積された電荷を画素値として読み出す。また、複数の受光部のうち第１領域とは異なる第２領域の受光部を第１の期間間隔と異なる第２の期間間隔で所定ライン毎に順次リセットする。そして、リセットの開始から所定時間経過後に第２の期間間隔で所定ライン毎に受光部で蓄積された前記電荷を画素値として読み出す。【選択図】図１
2008300931.tif 000002
【特許請求の範囲】
【請求項１】
被写体像光に応じて信号を発生し蓄積する受光部を含む画素回路を複数備えるラインが複数配置されて構成される撮像手段と、
前記受光部を、第１の期間間隔で所定ラインごとに順次リセットする第１の駆動と、前記第１の期間間隔と異なる第２の期間間隔で所定ラインごとに順次リセットする第２の駆動とを行うリセット手段と、
前記第１の駆動における前記リセットの開始から所定時間経過後に前記第１の期間間隔で前記所定ラインごとに前記受光部で蓄積された前記信号を読み出す駆動と、前記第２の駆動における前記リセットの開始から所定時間経過後に前記第２の期間間隔で前記所定ラインごとに前記受光部で蓄積された前記信号を読み出す駆動とを行う読出手段と、
前記第２の期間間隔に前記受光部で蓄積され読み出された信号の露光量を補う補正手段と、
前記補正手段により補正された信号に基づいて前記被写体像の合焦状態を検出し、当該検出結果に応じてフォーカス調節をする焦点調節手段とを備え、
前記リセット手段は、前記読出手段による１フレーム内の前記信号の読み出しが終了した後に、後続するフレームのためのリセットを行うことを特徴とする撮像装置。
【請求項２】
前記第１の期間間隔に前記受光部で蓄積され読み出された信号に基づいて、表示手段に画像を表示するよう制御する制御手段を有することを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記補正手段は、前記信号に対してゲインをかけ露光量を補うことを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
前記補正手段は、前記信号を加算して露光量を補うことを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
【請求項５】
被写体像光に応じて信号を発生し蓄積する受光部を、第１の期間間隔で所定ラインごとに順次リセットする第１の駆動と、前記第１の期間間隔と異なる第２の期間間隔で所定ラインごとに順次リセットする第２の駆動とを行い、
前記第１の駆動における前記リセットの開始から所定時間経過後に前記第１の期間間隔で前記所定ラインごとに前記受光部で蓄積された前記信号を読み出す駆動と、前記第２の駆動における前記リセットの開始から所定時間経過後に前記第２の期間間隔で前記所定ラインごとに前記受光部で蓄積された前記信号を読み出す駆動とを行い、
前記第２の期間間隔に前記受光部で蓄積され読み出された信号の露光量を補う補正をし、
前記補正された信号に基づいて前記被写体像の合焦状態を検出し、当該検出結果に応じてフォーカス調節をするよう制御する撮像装置の制御方法であって、
前記第１、第２の駆動におけるリセットは、１フレーム内の前記信号の読み出しが終了した後に、後続するフレームのために行われることを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子スチルカメラ及びビデオ等の撮像装置に関し、特に、オートフォーカス技術に特徴のある撮像装置に関する。
【背景技術】
【０００２】
従来より、電子スチルカメラなどにおいて、フォーカスレンズ位置を動かして被写体に焦点を合わせる方式として、撮像素子から得られる画像信号を用いて自動的に合焦動作を行うオートフォーカス（ＡＦ）方式が用いられている。また、モニタを起動しているときには、ＡＦ中においても画像がモニタに表示される。
【０００３】
ここで、ＡＦに適した画素読出しと、モニタ画像の表示に適した画素読出しとが互いに異なるため、ＡＦ精度を向上させようとすると、モニタ画像の画質が低下し、モニタ画像の画質を向上させようとするとフォーカス精度が低下してしまうという問題がある。
【０００４】
これを解決するために、従来より、モニタ表示用フレームとＡＦ用フレームを交互に切り替えてＡＦを行うことで、モニタ画像の画質とフォーカス精度の両方を向上させる技術が提案されている（特許文献１参照）。
【０００５】
また、近年では、撮像素子としてＣＭＯＳセンサの電子スチルカメラ及びビデオへの利用が期待されている。これは、ＣＭＯＳセンサが、ＣＣＤセンサと比較して、信号の読出し速度を飛躍的に高速化できることや、任意の画素を部分的に読出したり、蓄積時間をずらして読出したりすることができるなどの利点を有するためである。
【０００６】
ＣＭＯＳセンサを用いて、部分読出しを行うと、効率的かつ高速に、モニタ表示用フレームとＡＦ用フレームを交互に切り替えてＡＦを行うことができる。しかし、ラインによって蓄積時間が異なってしまうため、不均一な画像データとなってしまうという問題がある。
【０００７】
これに対して、現在のフレームのリセット走査期間が前フレームの読出し走査期間に一部重なる場合でも、変更された水平走査期間と垂直走査期間に基づいて、現在のフレームのリセット走査と読出し走査を行う技術が提案されている（特許文献２参照）。
【特許文献１】特開２００２−２４７４４３号公報
【特許文献２】特開２００５−９４１４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献２では、リセット走査と読出し走査を独立して行う仕組みが必要であるため、センサ周辺の回路規模が大きくなってしまうという問題がある。
【０００９】
本発明の目的は、均一な画像データを画面に表示させながら高速にＡＦを行うことができる撮像装置を提供することにある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明の技術的特徴は、被写体像光に応じて信号を発生し蓄積する受光部を、第１の期間間隔で所定ラインごとに順次リセットする第１の駆動と、前記第１の期間間隔と異なる第２の期間間隔で所定ラインごとに順次リセットする第２の駆動とを行い、前記第１の駆動における前記リセットの開始から所定時間経過後に前記第１の期間間隔で前記所定ラインごとに前記受光部で蓄積された前記信号を読み出す駆動と、前記第２の駆動における前記リセットの開始から所定時間経過後に前記第２の期間間隔で前記所定ラインごとに前記受光部で蓄積された前記信号を読み出す駆動とを行い、前記第２の期間間隔に前記受光部で蓄積され読み出された信号の露光量を補う補正をし、前記補正された信号に基づいて前記被写体像の合焦状態を検出し、当該検出結果に応じてフォーカス調節をするよう制御する撮像装置の制御方法であって、前記第１、第２の駆動におけるリセットは、１フレーム内の前記信号の読み出しが終了した後に、後続するフレームのために行われることを特徴とする。
【発明の効果】
【００１１】
本発明によれば、均一な画像データを画面に表示させながら高速にＡＦを行うことができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を図面参照しながら詳細に説明する。
【００１３】
図１は、本発明の実施の形態に係る撮像装置としての電子カメラの構成を示すブロック図である。
【００１４】
図１において、電子カメラは、ズーム機構を含む撮影レンズ１０１、光量を制御する絞り及びシャッター１０２、ＡＥ処理部１０３、撮像素子１０８上に焦点を合わせるためのフォーカスレンズ１０４、ＡＦ処理部１０５、ストロボ１０６を備える。
【００１５】
また、電子カメラは、ＥＦ処理部１０７、被写体像光（被写体からの反射光）を電気信号に変換する撮像素子１０８、撮像素子１０８における２次元での画素位置ＸＹを指定するアドレス指定部１０９を備える。
【００１６】
また、電子カメラは、アドレス指定部１０９からの信号によりＹ方向の画素位置を選択する垂直アドレス選択部１１０、アドレス選択部１０９からの信号によりＸ方向の画素位置を選択する水平アドレス選択部１１１を備える。
【００１７】
また、電子カメラは、撮像素子１０８からの出力（１〜複数本）のタイミング調整を行うタイミング調整部１１２、タイミング調整部１１２から出力信号の電圧を制御するＡＧＣ（オートゲインコントロール）１１３を備える。
【００１８】
また、電子カメラは、撮像素子１０８の出力ノイズを除去するＣＤＳ回路やＡ／Ｄ変換前に行う非線形増幅回路を含むＡ／Ｄ変換部１１４、画像処理部１１５、ＷＢ（ホワイトバランス）処理部１１６、フォーマット変換部１１７を備える。
【００１９】
また、電子カメラは、高速な内蔵メモリ（例えばランダムアクセスメモリなど、以下ＤＲＡＭと記す）１１８、メモリカードなどの記録媒体とそのインターフェースからなる画像記録部１１９を備える。
【００２０】
また、電子カメラは、撮影シーケンスなどシステムを制御するシステム制御部１２０、画像表示用メモリ（以下ＶＲＡＭと記す）１２１を備える。
【００２１】
また、電子カメラは、画像表示の他、操作補助のための表示やカメラ状態の表示、撮影時には撮影画面と測距領域を表示する画像表示部１２２を備える。そして、カメラを外部から操作するための操作部１２３、システムに電源を投入するためのメインスイッチ（メインＳＷ）１２４を備える。
【００２２】
また、電子カメラは、ＡＦやＡＥ等の撮影スタンバイ動作を行うためのスタンバイスイッチ（以下ＳＷ１と記す）１２５を備える。そして、ＳＷ１の操作後、撮影を行う撮影スイッチ（以下ＳＷ２と記す）１２６、撮影のモードを設定する撮影モードスイッチ（撮影モードＳＷ）１２７を備える。
【００２３】
ＤＲＡＭ１１８は、一時的な画像記憶を行う高速バッファとして、或いは画像の圧縮伸張における作業用メモリなどに使用される。操作部１２３は、例えば、次のようなものが含まれる。撮像装置の撮影機能や画像再生時の設定などの各種設定を行うメニュースイッチ、撮影レンズのズーム動作を指示するズームレバー、撮影モードと再生モードの動作モード切り替えスイッチなどである。
【００２４】
図２は、図１における撮像素子の一実施例である増幅型ＭＯＳセンサを用いた固体撮像装置を示す回路構成図である。
【００２５】
図２において、画素に相当する１画素回路Ｐ０−ｉ−ｊが縦、横に２次元マトリクス状に配列されている。図２においては、簡略説明のため２×２の場合を示しているが、実際は数千個×数千個の配列となっている。ここで、ｉは水平方向の変数、ｊは垂直方向の変数である。
【００２６】
各１画素回路Ｐ０−ｉ−ｊは、フォトダイオード１−ｉ−ｊと、増幅トランジスタ２−ｉ−ｊと、垂直選択トランジスタ３−ｉ−ｊと、リセットトランジスタ４−ｉ−ｊから構成されている。
【００２７】
また、２次元マトリクス状に配列されている１画素回路Ｐ０−１−１、Ｐ０−１−２、・・・、Ｐ０−ｉ−ｊ、・・・を順に選択するために、垂直アドレス回路２０１と水平アドレス回路２０２とがある。
【００２８】
垂直アドレス回路２０１にはｎ×ｍ構成の２次元マトリクス状配列の１画素回路Ｐ０−１−１、Ｐ０−１−２、・・・、Ｐ０−ｉ−ｊ、・・・の横配列数であるｎに対応する数のアドレス出力端子とリセット信号端子のペアがある。
【００２９】
また、水平アドレス回路２０２にはｎ×ｍ構成の２次元マトリクス状配列の１画素回路Ｐ０−１−１、Ｐ０−１−２、・・・、Ｐ０−ｉ−ｊ、・・・の縦配列数であるｍに対するアドレス出力端子がある。ここでは、ｍ、ｎ、ｉ、ｊは任意の整数である。
【００３０】
水平方向に並ぶ１画素回路Ｐ０−１−１、Ｐ０−１−２、・・・、Ｐ０−ｉ−ｊ、・・・、に沿って一本ずつ、垂直アドレス回路２０１から水平方向に垂直アドレス線５−１、５−２、・・・が順に配線されている。これら垂直アドレス線５−１、５−２、・・・はそれぞれ垂直アドレス回路２０１のｎ個のアドレス出力端子のうち、対応する１つに接続されている。
【００３１】
また、水平方向に並ぶ１画素回路Ｐ０−１−１、Ｐ０−１−２、・・・、Ｐ０−ｉ−ｊ、・・・に沿って１本ずつ、垂直アドレス回路２０１から水平方向にリセット信号線６−１、６−２、・・・が順に配列されている。これらリセット信号線６−１、６−２、・・・はそれぞれ垂直アドレス回路２０１のｎ個のリセット信号端子のうち、対応する１つに接続されている。
【００３２】
また、垂直方向に並ぶ１画素回路Ｐ０−１−１、Ｐ０−１−２、・・・Ｐ０−ｉ−ｊ、・・・に沿って１本ずつ、水平アドレス回路２０２から垂直方向に垂直信号線７−１、７−２、・・・が順に配線されている。これら垂直信号線７−１、７−２、・・・はそれぞれ水平アドレス回路２０２のｍ個のアドレス出力端子のうち、対応する１つに接続されている。
【００３３】
垂直アドレス回路２０１から水平方向に配線されている垂直アドレス線５−１、５−２、・・・は、各行の１画素回路の垂直選択トランジスタ３−１−１、３−１−２、・・・、３−ｉ−ｊ、・・・のゲートに接続され、信号を読み出す水平ラインを決めている。
【００３４】
同様に、垂直アドレス回路２０１から水平方向に配線されているリセット線６−１、６−２、・・・は、それぞれ対応する各行のリセットトランジスタ４−１−１、４−１−２、・・・、４−ｉ−ｊ、・・・のゲートに接続されている。
【００３５】
フォトダイオード１−ｉ−ｊは、入射光を検出して受光量に対する信号電荷を発生するものであり、１画素につき１つのフォトダイオードが構成されている。増幅トランジスタ２−ｉ−ｊは、このフォトダイオード１−ｉ−ｊで発生した信号電荷を増幅して検出信号として出力するものである。
【００３６】
垂直選択トランジスタ３−ｉ−ｊは、直流のシステム電源と増幅トランジスタ２−ｉ−ｊのドレイン側との間に自己のソース-ドレイン間が接続され、自己のゲート側は垂直アドレス回路２０１の垂直アドレス線５−ｊに接続される。
【００３７】
リセットトランジスタ４−ｉ−ｊは直流のシステム電源とフォトダイオード１−ｉ−ｊのカソードとの間に自己のソース-ドレイン間が接続され、動作時にフォトダイオード１−ｉ−ｊの信号電荷をリセットする。
【００３８】
つまり、具体的には垂直選択トランジスタ３−ｉ−ｊのソース側とリセットトランジスタ４−ｉ−ｊのソース側が、直流のシステム電源のドレイン電圧端子に共通に接続されて、ドレイン電圧が供給されるようにしてある。
【００３９】
上述したように、垂直アドレス回路２０１から水平方向に配線されている垂直アドレス線５−１、５−２、・・・は各行の１画素回路の垂直選択トランジスタ３−１−１、３−１−２、・・・３−ｉ−ｊ、・・・のゲートに接続される。そして、信号を読み出す水平ラインを決めている。
【００４０】
同様に、垂直アドレス回路２０１から水平方向に配線されているリセット線６−１、６−２、・・・は、各行のリセットトランジスタ４−１−１、４−１−２、・・・、４−ｉ−ｊのゲートに接続されている。
【００４１】
従って、ｎ×ｍ構成の画素の読出しにおいて、ｎ本の水平（行方向）ラインをその読出し走査順にアクティブにすべく、垂直アドレス回路２０１が垂直アドレス線５−１、５−２、・・・を順次アクティブにする構成としてある。また、画素の信号電荷をリセットするように、出力端子に出力すべく動作する構成としてある。
【００４２】
以上が、画像検出部であり、この画像検出部のほかにこの画像検出部が検出した画像を読み出す出力部がある。出力部は負荷トランジスタ８−１、８−２、・・・、信号転送トランジスタ９−１、９−２、・・・、蓄積容量１０−１、１０−２、・・・、水平選択トランジスタ１１−１、１１−２、・・・から成り、次のような構成である。
【００４３】
即ち、各列の１画素回路の増幅トランジスタ２−１−１、２−１−２、・・・、２−ｉ−ｊ、・・・のソース側は、列方向に配置された垂直信号線７−１、７−２、・・・のうち、自己の対応する列のものにそれぞれ接続されている。
【００４４】
また、各列の１画素回路対応に、それぞれ１つずつ、負荷トランジスタ８−１、８−２、・・・が設けられている。そして、垂直信号線７−１、７−２、・・・の一端はこれら各負荷トランジスタ８−１、８−２、・・・のうちの対応する１つと、その負荷トランジスタのソース、ドレイン側を介して直流のシステム電源に接続される。
【００４５】
また、垂直信号線７−１、７−２、・・・の他端は、１行分の信号を取り込む信号転送トランジスタ９−１、９−２、・・・のうちの対応する１つを介して、１行分の信号を蓄積する蓄積容量１０−１、１０−２、・・・のうちの対応する１つに接続される。
【００４６】
そして、それとともに、水平アドレス回路２０２から供給される水平アドレスパルスにより選択される水平選択トランジスタ１１−１、１１−２、・・・を介して信号出力端（水平信号線）２０４に接続されている。
【００４７】
つまり、垂直信号線７−１、７−２、・・・の他端は、信号転送トランジスタ９−１、９−２、・・・のうちの対応する１つのトランジスタのソース-ドレインを介して蓄積容量１０−１、１０−２、・・・のうちの対応する１つの蓄積容量の一端側に接続される。
【００４８】
そして、それとともに、水平選択トランジスタ１１−１、１１−２、・・・のうちの対応する１つのトランジスタのソース-ドレインを介して信号出力端（水平信号線）２０４に接続される。
【００４９】
また、各蓄積容量１０−１、１０−２、・・・の他端は接地され、信号転送トランジスタ９−１、９−２、・・・のゲート側は共通ゲート２０３に接続される。共通ゲート２０３には、信号転送すべきタイミングにおいて信号転送パルスを印加する。このことで、信号転送トランジスタ９−１、９−２、・・・をオンさせて、垂直信号線７−１、７−２、・・・に現れた電圧を、増幅信号蓄積容量１０−１、１０−２、・・・に転送して蓄積させることができる。
【００５０】
水平アドレス回路２０２は、水平１ライン当たりの読み出すべき画素位置を順次選択してゆくためのものである。ｎ×ｍ構成の画素の読出しにおいて、水平１ラインの読出し走査速度対応に、その時々の走査位置に該当する画素位置の水平選択トランジスタ１１−１、１１−２、・・・をアクティブにするように水平アドレスパルスを発生する構成としてある。
【００５１】
このようにして、ｎ×ｍ構成の画素の読出しにおいて、順次ライン位置を変えながらそのラインにおける画素の信号を読み出すといった走査を制御することができる。
【００５２】
図３は、図２のＭＯＳ型固体撮像装置の動作について説明するためのタイミングチャートである。
【００５３】
まず、垂直アドレス回路２０１より、垂直アドレス線５−ｉに当該垂直アドレス線５−ｉをハイレベルにするアドレスパルスが印加されると、この行の選択トランジスタ３−ｉ−１、３−ｉ−２、・・・のみオンとなる。この行の増幅トランジスタ２−ｉ−１、２−ｉ−２、・・・と負荷トランジスタ９−１、９−２、・・・でソースフォロワ回路が構成される。
【００５４】
これにより、増幅トランジスタ２−ｉ−１、２−ｉ−２、・・・のゲート電圧、即ち、フォトダイオード１−ｉ−１、１−ｉ−２、・・・の電圧とほぼ同等の電圧が垂直信号線７−１、７−２、・・・に現れる。
【００５５】
このとき、信号転送トランジスタ９−１、９−２、・・・の共通ゲート２０３に信号転送パルスを印加すると、増幅信号蓄積容量１０−１、１０−２、・・・には垂直信号線７−１、７−２、・・・に現れた電圧とその容量との積の増幅された信号電荷が蓄積される。
【００５６】
増幅信号蓄積容量１０−１、１０−２、・・・に信号電荷が蓄積された後、垂直アドレス回路２０１は、リセットライン６−ｉにリセットパルスを印加する。このリセットパルスによりリセットトランジスタ４−ｉ−１、４−ｉ−２、・・・はオンされる。
【００５７】
そして、フォトダイオード１−ｉ−１、１−ｉ−２、・・・に蓄積された信号電荷は、リセットトランジスタ４−ｉ−１、４−ｉ−２、・・・を介して放電される。これにより、フォトダイオード１−ｉ−１、１−ｉ−２、・・・はリセットされたことになる。
【００５８】
次に、水平アドレス回路２０２から水平アドレスパルスを水平選択トランジスタ１１−１、１１−２、・・・に順次印加する。すると、水平選択トランジスタ１１−１、１１−２、・・・はこの水平アドレスパルスの印加されている間、オンとなる。
【００５９】
そして、増幅信号蓄積容量１０−１、１０−２、・・・に蓄積されていた信号電荷は、オンとなった水平選択トランジスタ１１−１、１１−２、・・・を通って蓄積信号出力端（水平信号線）２０４から出力される。これにより、１行分の画像信号が出力信号として得られる。
【００６０】
この動作を次の行（水平ライン）、次の行と順次続けることにより、２次元状に配置されたフォトダイオードのすべての信号を読み出すことができる。
【００６１】
このように、順次、ライン位置を変えながら読出し制御を行うことで、１画面分の画像信号を順次取り出すことができ、連続的にこの動作を繰り返すと動画像が得られることになる。
【００６２】
以下、図４を参照しながら、モニタ表示用フレームの読出しとＡＦ用フレームの読出しについて説明する。図４は、モニタ表示用フレームの読出しとＡＦ用フレームの読出しの一例を示している。
【００６３】
まず、モニタ表示用フレームの読み出す先の画素は、図４（ａ）に示す撮像領域４０１において、図４（ｂ）に示すように、水平方向、垂直方向のいずれにおいても２画素毎に選択される。
【００６４】
つまり、互いに隣接するＲ画素及びＧ画素或いはＧ画素及びＢ画素が選択されると、次は２画素隔てた位置において隣接するＲ画素及びＧ画素或いはＧ画素及びＢ画素が選択される。読出し先の画素は水平２画素及び垂直２画素からなる画素ブロックが水平方向及び垂直方向において等間隔で間欠的に存在する。
【００６５】
一方、ＡＦ用フレームの読出しでは、図４（ａ）に示す撮像領域４０１に含まれているＡＦ枠４０２において、図４（ｃ）に示すように、垂直方向に連続する８ラインのうち２ラインが、読出し先として選択される。選択される２ラインは互いに隣接し、この２ラインを形成する全ての画素から電荷が読み出される。
【００６６】
以下、図５を参照しながら、図４における撮像領域４０１に含まれるＡＦ枠４０２を選択して画素の読出しを行うための構成について説明する。図５は、図１におけるは撮像素子１０８、垂直アドレス選択部１１０、水平アドレス選択部１１１の構成をより詳細に示す図である。
【００６７】
垂直アドレス選択部１１０は、垂直アドレス回路２０１と垂直デコーダ部５０１で構成され、水平アドレス選択部１１１は、水平アドレス回路２０２と水平デコーダ部５０２で構成される。
【００６８】
垂直デコーダ部５０１の入力は、ＶＤ０〜ＶＤ１が入力され、垂直アドレス回路２０１は、クロックパルス（ＣＬＫ）と垂直リセットパルス（ＶＲＥＳ）が入力できるようになっている。
【００６９】
垂直アドレス回路２０１からは、垂直アドレス線５−１、リセット線６−１から信号が出力される。また、水平デコーダ部５０２の入力も、ＨＤ０〜ＨＤ１が入力され、水平アドレス回路２０２には、クロックパルス（ＣＬＫ）と水平リセットパルス（ＨＲＥＳ）とが入力される。
【００７０】
垂直デコーダ部５０１及び水平デコーダ部５０２は、全体の撮像領域５０３を選択するか、或いは、一部の撮像領域５０４を選択するかを決定するために利用される。
【００７１】
次に、本実施の形態におけるフレームの駆動タイミングの制御について図６を参照しながら説明する。図６は、モニタ表示用のフレームの読出しとＡＦ用フレームの読出しを交互に行ったときのフレームの駆動タイミング制御の例を示している。
【００７２】
図６（ａ）において、それぞれの駆動におけるフレーム６０１から６０５が示してある。この各フレーム６０１から６０５内で蓄積開始タイミング（リセット動作タイミング）を任意に決めることができ（例えば図６（ａ）のＳ１）、リセット動作開始Ｓ１から読出し開始Ｓ２までの時間が蓄積時間となる。
【００７３】
ここで、フレーム６０１、６０２はそれぞれモニタ表示用の撮像駆動（以下、撮像駆動Ａと呼ぶ）により駆動されており、フレーム６０３、６０４、６０５はＡＦ用の撮像駆動（以下、撮像駆動Ｂと呼ぶ）により駆動されている。
【００７４】
まず、撮像駆動Ａにおいてモニタ表示用のＮフレーム分（本実施の形態においては1フレーム）の読出しが終了した後に、撮像駆動Ｂへと撮像駆動の変更を行い、ＡＦ用フレームのリセット動作Ｓ３を開始する。
【００７５】
ＡＦ用フレームの読出しをＮフレーム分（本実施の形態においては３フレーム）行った後、撮像駆動Ａへと撮像駆動を変更する。
【００７６】
本実施の形態においては、フレームの読出しが終了した後に、すぐに次フレームのリセット動作を開始している。この構成によれば、前フレームの読出し期間中に次フレームのリセット動作が行われることがなくなり、次フレームにおける蓄積時間をフレーム内で均一化できる。また、読出しが終了した後すぐに次フレームのリセットを開始するため、無駄な時間がなく、ＡＦを高速化することができる。
【００７７】
しかし、このようにＡＦをできるだけ高速化するために読出しが終ってすぐに次フレームのリセットを開始すると、蓄積時間がリセット期間内に制限されてしまう。図４（ａ）に示したように、ＡＦ用フレームはモニタ表示用フレームよりも狭い領域であるため、ＡＦ用フレームにおけるリセット期間は、モニタ表示用フレームのリセット期間より短くなってしまい、最大の蓄積時間も短くなってしまう。
【００７８】
必要な蓄積時間がとれるような明るいシーンでは特に問題はないが、必要な蓄積時間がとれないような暗いシーンでは、図６（ｂ）に示すように、モニタ表示用フレームにおいては適正露出の画像が得られるが、ＡＦ用フレームにおいて適正露出の画像が得られない。
【００７９】
そこで、図１のＡＧＣ１１３で、各ＡＦ用フレーム内のライン毎に一定値のゲイン補正（出力画素値のゲインアップ）を行うことで蓄積時間の補償を行う。または、ゲイン補正の代わりに画素加算を行う、または、画素加算数を増やしてもよい。
【００８０】
上述の撮像装置において、撮像手段としての撮像素子１０８は、フォーカスレンズ１０４を含む撮影光学系を経た被写体の光学像に基づいて電荷を発生して蓄積する受光部を含む画素回路を複数備えるラインが複数配置されて構成されている。
【００８１】
また、アドレス指定部１０９、垂直アドレス選択部１１０、水平アドレス選択部１１１、システム制御部１２０は、第１駆動手段の一例として、以下のように機能する。即ち、複数の受光部のうち第１領域の受光部を第１の期間間隔で所定ライン毎に順次リセットし、リセットの開始から所定時間経過後に第１の期間間隔で所定ライン毎に受光部で蓄積された電荷を画素値として読み出す。
【００８２】
また、アドレス指定部１０９、垂直アドレス選択部１１０、水平アドレス選択部１１１、システム制御部１２０は、第２駆動手段の一例として、以下のように機能する。即ち、複数の受光部のうち第１領域とは異なる第２領域の受光部を第１の期間間隔と異なる第２の期間間隔で所定ライン毎に順次リセットする。そして、リセットの開始から所定時間経過後に第２の期間間隔で所定ライン毎に受光部で蓄積された前記電荷を画素値として読み出す。
【００８３】
また、モニタ表示手段の一例としての画像表示部１２２は、第１の駆動手段による駆動において、第１領域の画素値に基づいて前記被写体のリアルタイム動画像を表示する。
【００８４】
また、焦点調節手段の一例としてのＡＦ処理部１０５は、第２駆動手段による駆動おいて、第２領域の画素値に基づいて被写体のコントラストを示すＡＦ評価値を求め、ＡＦ評価値が最大になるようにフォーカスレンズ１０４の位置を調節する。なお、このＡＦ評価値は、被写体像の合焦状態を示す値である。
【００８５】
また、能動化手段の一例としてのシステム制御部１２０は、第１駆動手段と第２駆動手段を選択的に能動化する。
【００８６】
そして、システム制御部１２０は、第１駆動手段における１フレーム内の画素値の読出しが終了した直後に、後続する第２駆動手段における１フレーム内のリセットを行う。また、第２駆動手段における１フレーム内の画素値の読出しが終了した直後に、後続する第１駆動手段における１フレーム内のリセットを行う。
【００８７】
また、ゲイン補正手段の一例としての画像処理部１１５は、第２駆動手段における画素値のゲインを補正することで足りない露光量を補う。
【００８８】
また、画素加算手段の一例としての画像処理部１１５は、第２駆動手段における画素値を加算する、または、画素加算数を増やすことで足りない露光量を補う。
【００８９】
本発明の撮像装置は、被写体像光に応じて信号を発生し蓄積する受光部を含む画素回路を複数備えるラインが複数配置されて構成される撮像手段を備える。また、前記受光部を、第１の期間間隔で所定ラインごとに順次リセットする第１の駆動と、前記第１の期間間隔と異なる第２の期間間隔で所定ラインごとに順次リセットする第２の駆動とを行うリセット手段を備える。また、読出手段を備える。読出手段は、前記第１の駆動における前記リセットの開始から所定時間経過後に前記第１の期間間隔で前記所定ラインごとに前記受光部で蓄積された前記信号を読み出す駆動を行う。また、前記第２の駆動における前記リセットの開始から所定時間経過後に前記第２の期間間隔で前記所定ラインごとに前記受光部で蓄積された前記信号を読み出す駆動を行う。
【００９０】
また、本発明の撮像装置は、前記第２の期間間隔に前記受光部で蓄積され読み出された信号の露光量を補う補正手段を備える。また、前記補正手段により補正された信号に基づいて前記被写体像の合焦状態を検出し、当該検出結果に応じてフォーカス調節をする焦点調節手段を備える。前記リセット手段は、前記読出手段による１フレーム内の前記信号の読み出しが終了した後に、後続するフレームのためのリセットを行う。
【００９１】
以上のように、本発明によれば、モニタ画質とフォーカス精度の両方を向上させるためにモニタ表示用フレームとＡＦ用フレームを交互に読出したときに、フレーム内で蓄積時間が不均一になる状況を回避することができる。また、ＡＦをできるだけ高速化することができる。
【図面の簡単な説明】
【００９２】
【図１】本発明の実施の形態に係る撮像装置としての電子カメラの構成を示すブロック図である。
【図２】図１における撮像素子の一実施例である増幅型ＭＯＳセンサを用いた固体撮像装置を示す回路構成図である。
【図３】図２のＭＯＳ型固体撮像装置の動作について説明するためのタイミングチャートである。
【図４】図１の電子カメラにおけるモニタ表示用フレームの読出しとＡＦ用フレームの読出しの一例を示す図である。
【図５】図１におけるは撮像素子、垂直アドレス選択部、水平アドレス選択部の構成をより詳細に示す図である。
【図６】図１の電子カメラにおけるモニタ表示用のフレームの読出しとＡＦ用フレームの読出しを交互に行ったときのフレームの駆動タイミング制御の一例を示す図である。
【符号の説明】
【００９３】
１０１  撮影レンズ
１０２  絞り及びシャッター
１０３  ＡＥ処理部
１０４  フォーカスレンズ
１０５  ＡＦ処理部
１０６  ストロボ
１０７  ＥＦ処理部
１０８  撮像素子
１０９  アドレス指定部
１１０  垂直アドレス選択部
１１１  水平アドレス選択部
１１２  タイミング調整部
１１３  ＡＧＣ
１１４  Ａ／Ｄ変換部
１１５  画像処理部
１１６  ＷＢ処理部
１１７  フォーマット変換部
１１８  ＤＲＡＭ
１１９  画像記録部
１２０  システム制御部
１２１  ＶＲＡＭ
１２２  画像表示部
１２３  操作部
１２４  メインスイッチ
１２５  スタンバイスイッチ
１２６  撮影スイッチ
１２７  撮影モードスイッチ
【図１】
2008300931.tif 000003
【図２】
2008300931.tif 000004
【図３】
2008300931.tif 000005
【図４】
2008300931.tif 000006
【図５】
2008300931.tif 000007
【図６】
2008300931.tif 000008