(57)【要約】【課題】  キャパシタ構造を提供する。【解決手段】  キャパシタ構造は導電材料からなる第１及び第２電極を含む。第１電極と第２電極との間には、原子層堆積により堆積した誘電体膜が配置され、誘電体膜は酸化ジルコニウム及びドーパント酸化物を含む。この場合、ドーパントは、ジルコニウムのイオン半径とは２４ｐｍ超だけ異なるイオン半径を持ち、誘電体膜は、酸素を除いた場合の１０原子パーセント以下の添加元素を含む誘電体膜材料を含む。【選択図】      図４
2008258623.tif 000002
【特許請求の範囲】
【請求項１】
キャパシタの製造方法において、
下部電極を形成する工程と、
酸化ジルコニウムからなる誘電体膜を前記下部電極の上に堆積させる工程と、
ドーパント酸化物を誘電体膜に注入する工程と、
上部電極を誘電体膜の上に形成する工程とを備え、
前記ドーパントは、ジルコニウムのイオン半径とは２４ピコメートルを超えて異なるイオン半径を有し、誘電体膜材料において前記ドーパントは、前記ドーパント酸化物から酸素を除くドーパント濃度が最大１０原子パーセントであるように添加される、製造方法。
【請求項２】
前記ドーパントは誘電体膜材料に、酸素を除くドーパント濃度が最大５原子パーセントであるように添加される、請求項１記載の方法。
【請求項３】
キャパシタの製造方法において、
下部電極を形成する工程と、
誘電体構造を下部電極の上に、少なくとも一つの酸化ジルコニウム層、及び少なくとも一つのドーパント酸化物層を含むように、原子層堆積法を使用して堆積させる工程と、
上部電極を誘電体構造の上に形成する工程とを備え、
前記ドーパントは、ジルコニウムのイオン半径とは２４ピコメートルを超えて異なるイオン半径を有し、堆積させる誘電体構造は、ドーパント元素を、前記ドーパント酸化物から酸素を除くドーパント濃度が１０原子パーセント以下であるように含有している堆積材料からなる、製造方法。
【請求項４】
堆積させる誘電体構造は、前記ドーパント酸化物から酸素を除くドーパント濃度が５原子パーセント以下であるように含有している堆積材料からなる、請求項３記載の方法。
【請求項５】
前記ドーパントは、シリコン、カルシウム、ストロンチウム、バリウム、ランタン、ネオジム、及びサマリウムからなるグループから選択される、請求項３記載の方法。
【請求項６】
堆積させる誘電体構造は、酸化アルミニウムを含む少なくとも一つの層を含む、請求項３記載の方法。
【請求項７】
下部電極は、炭素、窒化チタン、窒化シリコンチタン、窒化炭素チタン、窒化タンタル、窒化シリコンタンタル、窒化炭素タンタル、ルテニウム、イリジウム、酸化ルテニウム、及び酸化イリジウムの内の少なくとも一つからなる、請求項３記載の方法。
【請求項８】
上部電極は、窒化チタン、窒化シリコンチタン、窒化炭素チタン、窒化タンタル、窒化シリコンタンタル、窒化炭素タンタル、ルテニウム、イリジウム、酸化ルテニウム、及び酸化イリジウムの内の少なくとも一つからなる、請求項３記載の方法。
【請求項９】
誘電体構造は２００℃〜５００℃の温度で堆積させる、請求項３記載の方法。
【請求項１０】
誘電体構造は２７５℃〜３５０℃の温度で堆積させる、請求項３記載の方法。
【請求項１１】
更に、誘電体構造を３００℃〜６００℃の温度でアニールする工程を含む、請求項３記載の方法。
【請求項１２】
アニールは３５０℃〜５００℃の温度で行われる、請求項１１記載の方法。
【請求項１３】
アニールは、窒素、アンモニア、一酸化窒素、二酸化窒素、アルゴン、水素、及び酸素の内の少なくとも一つを含む雰囲気中で行われる、請求項１１記載の方法。
【請求項１４】
更に、プラズマ窒化工程を誘電体構造に対して行う工程を備える、請求項３記載の方法。
【請求項１５】
キャパシタの誘電体膜を構成する酸化ジルコニウムを堆積させるための堆積方法において、
導電層を設ける工程と、
ジルコニウム含有化合物を含む第１前駆体、及び水蒸気、オゾン、酸素、及び酸素プラズマの内の少なくとも一つを主として含む第２前駆体を連続的に供給して、導電層の上にジルコニウム含有材料層を堆積させる工程と、
ドーパント含有化合物を含む第３前駆体、及び水蒸気、オゾン、酸素、及び酸素プラズマの内の少なくとも一つを主として含む第４前駆体を連続的に供給して、基板の上にドーパント含有材料層を堆積させる工程とを備え、
堆積させる誘電体膜における、酸素を除くドーパント濃度が、堆積材料の１０原子パーセント以下であり、及び、ドーパントは、ジルコニウムのイオン半径よりも少なくとも２４ピコメートルだけ小さい、又は少なくとも２４ピコメートルだけ大きいイオン半径を有する、堆積方法。
【請求項１６】
堆積させる誘電体膜における、酸素を除く前記ドーパントの濃度が、堆積材料の５原子パーセント以下である、請求項１５記載の堆積方法。
【請求項１７】
ドーパントは、ジルコニウムのイオン半径よりも少なくとも３０ピコメートルだけ小さい、又は３０ピコメートルだけ大きいイオン半径を有する、請求項１５記載の堆積方法。
【請求項１８】
ドーパントは、シリコン、カルシウム、ストロンチウム、バリウム、ランタン、ネオジム、及びサマリウムの内の少なくとも一つである、請求項１５記載の堆積方法。
【請求項１９】
更に、アルミニウム含有化合物を含む第５前駆体、及び水蒸気、オゾン、酸素、及び酸素プラズマの内の少なくとも一つを主として含む第６前駆体を連続的に供給して、基板の上にアルミニウム含有材料層を堆積させる工程を備える、請求項１５記載の堆積方法。
【請求項２０】
第１前駆体及び第３前駆体は同時に供給される、請求項１５記載の堆積方法。
【請求項２１】
第１及び第２前駆体を供給する工程、及び第３及び第４前駆体を供給する工程の内の少なくとも一つの工程を反復して行って誘電体膜を形成する、請求項１５記載の堆積方法。
【請求項２２】
第１及び第２前駆体を供給する工程、及び第３及び第４前駆体を供給する工程を２７５℃〜３５０℃の堆積温度で行う、請求項１５記載の堆積方法。
【請求項２３】
更に、アニールを３５０℃〜５００℃の温度で行う工程を備える、請求項１５記載の堆積方法。
【請求項２４】
更に、アニールを、窒素、アンモニア、一酸化窒素、二酸化窒素、アルゴン、水素、及び酸素の内の少なくとも一つを含む雰囲気中で行う工程を備える、請求項１５記載の堆積方法。
【請求項２５】
第１及び第２前駆体を供給する工程、及び第３及び第４前駆体を供給する工程は交互に反復して行われる、請求項１５記載の堆積方法。
【請求項２６】
第１及び第２前駆体を供給する工程は５０〜５００回の範囲にある回数にて繰り返され、第３及び第４前駆体を供給する工程は１〜５０回の範囲にある回数にて繰り返される、請求項１５記載の堆積方法。
【請求項２７】
誘電体膜は５〜５０ｎｍの膜厚に堆積させる、請求項１５記載の堆積方法。
【請求項２８】
第１前駆体は、ジルコニウムシクロペンタジエニル及びジルコニウムアルキルアミドからなるグループから選択される少なくとも一つの化合物を含む、請求項１５記載の堆積方法。
【請求項２９】
第３前駆体は、アルキルシリルアミド、ベータ−ジケトナート、シクロペンタジエニル、アルコキシド、及びアルキルアミドからなるグループから選択される少なくとも一つの化合物を含む、請求項１５記載の堆積方法。
【請求項３０】
キャパシタ構造であって、
導電材料からなる第１電極及び第２電極と、
原子層堆積により堆積した誘電体膜と、前記誘電体膜は、第１電極と第２電極の間に設けられ、かつ酸化ジルコニウム及びドーパント酸化物からなることと、
前記ドーパントは、ジルコニウムのイオン半径よりも２４ピコメートルを超えて異なるイオン半径を有し、前記誘電体膜は、誘電体膜材料中に、酸素を除くドーパントを１０原子パーセント以下にて含有している、キャパシタ構造。
【請求項３１】
誘電体膜は、誘電体膜材料中に、前記ドーパント酸化物から酸素を除くドーパント濃度が５原子パーセント以下であるように含有している、請求項３０記載のキャパシタ構造。
【請求項３２】
ドーパントは、シリコン、カルシウム、ストロンチウム、バリウム、ランタン、ネオジム、及びサマリウムを含むグループから選択される、請求項３０記載のキャパシタ構造。
【請求項３３】
第１電極及び第２電極の内の少なくとも一方の導電材料は、炭素、窒化チタン、窒化シリコンチタン、窒化炭素チタン、窒化タンタル、窒化シリコンタンタル、窒化炭素タンタル、ルテニウム、イリジウム、酸化ルテニウム、及び酸化イリジウムの内の少なくとも一つからなる、請求項３０記載のキャパシタ構造。
【請求項３４】
請求項３０記載のキャパシタ構造を含む集積回路。
【請求項３５】
複数のキャパシタを含む半導体素子であって、各キャパシタは、
下部電極と、
下部電極の上に原子層堆積により堆積された複数のサブ層からなる多層誘電体膜と、前記サブ層は酸化ジルコニウムからなる少なくとも一つのサブ層、及び酸化シリコンからなる少なくとも一つのサブ層を含む複数のサブ層からなることと、
誘電体膜の上に形成される上部電極とを備え、
酸化シリコンからなる少なくとも一つのサブ層の合計膜厚は誘電体膜の膜厚の１０％以下である、半導体素子。
【請求項３６】
前記酸化ジルコニウムからなるサブ層のうちの少なくとも１つは、前記下部電極と、前記酸化シリコンからなるサブ層のうちの少なくとも１つとの間に配置される、請求項３５記載の半導体素子。
【請求項３７】
半導体素子はメモリ素子であり、前記メモリ素子は複数のメモリセルからなり、各メモリセルは複数の前記キャパシタの内の一つのキャパシタを備える、請求項３５記載の半導体
素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は酸化ジルコニウム系誘電体を含むキャパシタに関する。より詳細には、酸化ジルコニウム系誘電体を含むキャパシタ構造だけでなく、当該キャパシタ構造を含む半導体メモリ素子を形成するプロセスに関する。
【発明の開示】
【発明が解決しようとする課題】
【０００２】
本発明は酸化ジルコニウム系誘電体を含むキャパシタを提供する。
【課題を解決するための手段】
【０００３】
請求項１に記載の発明は、キャパシタの製造方法において、下部電極を形成する工程と、酸化ジルコニウムからなる誘電体膜を前記下部電極の上に堆積させる工程と、ドーパント酸化物を誘電体膜に注入する工程と、上部電極を誘電体膜の上に形成する工程とを備え、前記ドーパントは、ジルコニウムのイオン半径とは２４ピコメートルを超えて異なるイオン半径を有し、誘電体膜材料において前記ドーパントは、前記ドーパント酸化物から酸素を除くドーパント濃度が最大１０原子パーセントであるように添加されることを要旨とする。
【０００４】
請求項２に記載の発明は、前記ドーパントは誘電体膜材料に、酸素を除くドーパント濃度が最大５原子パーセントであるように添加される、請求項１記載のことを要旨とする。
請求項３に記載の発明は、キャパシタの製造方法において、下部電極を形成する工程と、誘電体構造を下部電極の上に、少なくとも一つの酸化ジルコニウム層、及び少なくとも一つのドーパント酸化物層を含むように、原子層堆積法を使用して堆積させる工程と、上部電極を誘電体構造の上に形成する工程とを備え、前記ドーパントは、ジルコニウムのイオン半径とは２４ピコメートルを超えて異なるイオン半径を有し、堆積させる誘電体構造は、ドーパント元素を、前記ドーパント酸化物から酸素を除くドーパント濃度が１０原子パーセント以下であるように含有している堆積材料からなることを要旨とする。
【０００５】
請求項４に記載の発明は、堆積させる誘電体構造は、前記ドーパント酸化物から酸素を除くドーパント濃度が５原子パーセント以下であるように含有している堆積材料からなる、請求項３記載のことを要旨とする。
【０００６】
請求項５に記載の発明は、前記ドーパントは、シリコン、カルシウム、ストロンチウム、バリウム、ランタン、ネオジム、及びサマリウムからなるグループから選択される、請求項３記載のことを要旨とする。
【０００７】
請求項６に記載の発明は、堆積させる誘電体構造は、酸化アルミニウムを含む少なくとも一つの層を含む、請求項３記載のことを要旨とする。
請求項７に記載の発明は、下部電極は、炭素、窒化チタン、窒化シリコンチタン、窒化炭素チタン、窒化タンタル、窒化シリコンタンタル、窒化炭素タンタル、ルテニウム、イリジウム、酸化ルテニウム、及び酸化イリジウムの内の少なくとも一つからなる、請求項３記載のことを要旨とする。
【０００８】
請求項８に記載の発明は、上部電極は、窒化チタン、窒化シリコンチタン、窒化炭素チタン、窒化タンタル、窒化シリコンタンタル、窒化炭素タンタル、ルテニウム、イリジウム、酸化ルテニウム、及び酸化イリジウムの内の少なくとも一つからなる、請求項３記載のことを要旨とする。
【０００９】
請求項９に記載の発明は、誘電体構造は２００℃〜５００℃の温度で堆積させる、請求項３記載のことを要旨とする。
請求項１０に記載の発明は、誘電体構造は２７５℃〜３５０℃の温度で堆積させる、請求項３記載のことを要旨とする。
【００１０】
請求項１１に記載の発明は、更に、誘電体構造を３００℃〜６００℃の温度でアニールする工程を含む、請求項３記載のことを要旨とする。
請求項１２に記載の発明は、アニールは３５０℃〜５００℃の温度で行われる、請求項１１記載のことを要旨とする。
【００１１】
請求項１３に記載の発明は、アニールは、窒素、アンモニア、一酸化窒素、二酸化窒素、アルゴン、水素、及び酸素の内の少なくとも一つを含む雰囲気中で行われる、請求項１１記載のことを要旨とする。
【００１２】
請求項１４に記載の発明は、更に、プラズマ窒化工程を誘電体構造に対して行う工程を備える、請求項３記載のことを要旨とする。
請求項１５に記載の発明は、キャパシタの誘電体膜を構成する酸化ジルコニウムを堆積させるための堆積方法において、導電層を設ける工程と、ジルコニウム含有化合物を含む第１前駆体、及び水蒸気、オゾン、酸素、及び酸素プラズマの内の少なくとも一つを主として含む第２前駆体を連続的に供給して、導電層の上にジルコニウム含有材料層を堆積させる工程と、ドーパント含有化合物を含む第３前駆体、及び水蒸気、オゾン、酸素、及び酸素プラズマの内の少なくとも一つを主として含む第４前駆体を連続的に供給して、基板の上にドーパント含有材料層を堆積させる工程とを備え、堆積させる誘電体膜における、酸素を除くドーパント濃度が、堆積材料の１０原子パーセント以下であり、及び、ドーパントは、ジルコニウムのイオン半径よりも少なくとも２４ピコメートルだけ小さい、又は少なくとも２４ピコメートルだけ大きいイオン半径を有することを要旨とする。
【００１３】
請求項１６に記載の発明は、堆積させる誘電体膜における、酸素を除く前記ドーパントの濃度が、堆積材料の５原子パーセント以下である、請求項１５記載のことを要旨とする。
【００１４】
請求項１７に記載の発明は、ドーパントは、ジルコニウムのイオン半径よりも少なくとも３０ピコメートルだけ小さい、又は３０ピコメートルだけ大きいイオン半径を有する、請求項１５記載のことを要旨とする。
【００１５】
請求項１８に記載の発明は、ドーパントは、シリコン、カルシウム、ストロンチウム、バリウム、ランタン、ネオジム、及びサマリウムの内の少なくとも一つである、請求項１５記載のことを要旨とする。
【００１６】
請求項１９に記載の発明は、更に、アルミニウム含有化合物を含む第５前駆体、及び水蒸気、オゾン、酸素、及び酸素プラズマの内の少なくとも一つを主として含む第６前駆体を連続的に供給して、基板の上にアルミニウム含有材料層を堆積させる工程を備える、請求項１５記載のことを要旨とする。
【００１７】
請求項２０に記載の発明は、第１前駆体及び第３前駆体は同時に供給される、請求項１５記載のことを要旨とする。
請求項２１に記載の発明は、第１及び第２前駆体を供給する工程、及び第３及び第４前駆体を供給する工程の内の少なくとも一つの工程を反復して行って誘電体膜を形成する、請求項１５記載のことを要旨とする。
【００１８】
請求項２２に記載の発明は、第１及び第２前駆体を供給する工程、及び第３及び第４前駆体を供給する工程を２７５℃〜３５０℃の堆積温度で行う、請求項１５記載のことを要旨とする。
【００１９】
請求項２３に記載の発明は、更に、アニールを３５０℃〜５００℃の温度で行う工程を備える、請求項１５記載のことを要旨とする。
請求項２４に記載の発明は、更に、アニールを、窒素、アンモニア、一酸化窒素、二酸化窒素、アルゴン、水素、及び酸素の内の少なくとも一つを含む雰囲気中で行う工程を備える、請求項１５記載のことを要旨とする。
【００２０】
請求項２５に記載の発明は、第１及び第２前駆体を供給する工程、及び第３及び第４前駆体を供給する工程は交互に反復して行われる、請求項１５記載のことを要旨とする。
請求項２６に記載の発明は、第１及び第２前駆体を供給する工程は５０〜５００回の範囲にある回数にて繰り返され、第３及び第４前駆体を供給する工程は１〜５０回の範囲にある回数にて繰り返される、請求項１５記載のことを要旨とする。
【００２１】
請求項２７に記載の発明は、誘電体膜は５〜５０ｎｍの膜厚に堆積させる、請求項１５記載のことを要旨とする。
請求項２８に記載の発明は、第１前駆体は、ジルコニウムシクロペンタジエニル及びジルコニウムアルキルアミドからなるグループから選択される少なくとも一つの化合物を含む、請求項１５記載のことを要旨とする。
【００２２】
請求項２９に記載の発明は、第３前駆体は、アルキルシリルアミド、ベータ−ジケトナート、シクロペンタジエニル、アルコキシド、及びアルキルアミドからなるグループから選択される少なくとも一つの化合物を含む、請求項１５記載のことを要旨とする。
【００２３】
請求項３０に記載の発明は、キャパシタ構造であって、導電材料からなる第１電極及び第２電極と、原子層堆積により堆積した誘電体膜と、前記誘電体膜は、第１電極と第２電極の間に設けられ、かつ酸化ジルコニウム及びドーパント酸化物からなることと、前記ドーパントは、ジルコニウムのイオン半径よりも２４ピコメートルを超えて異なるイオン半径を有し、前記誘電体膜は、誘電体膜材料中に、酸素を除くドーパントを１０原子パーセント以下にて含有していることを要旨とする。
【００２４】
請求項３１に記載の発明は、誘電体膜は、誘電体膜材料中に、前記ドーパント酸化物から酸素を除くドーパント濃度が５原子パーセント以下であるように含有している、請求項３０記載のことを要旨とする。
【００２５】
請求項３２に記載の発明は、ドーパントは、シリコン、カルシウム、ストロンチウム、バリウム、ランタン、ネオジム、及びサマリウムを含むグループから選択される、請求項３０記載のことを要旨とする。
【００２６】
請求項３３に記載の発明は、第１電極及び第２電極の内の少なくとも一方の導電材料は、炭素、窒化チタン、窒化シリコンチタン、窒化炭素チタン、窒化タンタル、窒化シリコンタンタル、窒化炭素タンタル、ルテニウム、イリジウム、酸化ルテニウム、及び酸化イリジウムの内の少なくとも一つからなる、請求項３０記載のことを要旨とする。
【００２７】
請求項３４に記載の発明は、請求項３０記載のキャパシタ構造を含むことを要旨とする。
請求項３５に記載の発明は、複数のキャパシタを含む半導体素子であって、各キャパシ
タは、下部電極と、下部電極の上に原子層堆積により堆積された複数のサブ層からなる多層誘電体膜と、前記サブ層は酸化ジルコニウムからなる少なくとも一つのサブ層、及び酸化シリコンからなる少なくとも一つのサブ層を含む複数のサブ層からなることと、誘電体膜の上に形成される上部電極とを備え、酸化シリコンからなる少なくとも一つのサブ層の合計膜厚は誘電体膜の膜厚の１０％以下であることを要旨とする。
【００２８】
請求項３６に記載の発明は、前記酸化ジルコニウムからなるサブ層のうちの少なくとも１つは、前記下部電極と、前記酸化シリコンからなるサブ層のうちの少なくとも１つとの間に配置される、請求項３５記載のことを要旨とする。
【００２９】
請求項３７に記載の発明は、半導体素子はメモリ素子であり、前記メモリ素子は複数のメモリセルからなり、各メモリセルは複数の前記キャパシタの内の一つのキャパシタを備える、請求項３５記載のことを要旨とする。
【発明を実施するための最良の形態】
【００３０】
第１の実施形態によるキャパシタを形成する方法について、図１〜３を参照することにより説明する。まず、導電層を設けるが、この導電層は、キャパシタの下部電極１００として機能し、そして一つの支持構造を構成し、この支持構造の上に、誘電体膜を堆積させることになる。下部電極１００は、例えば窒化チタンを基板（図示せず）の上に、化学気相成長法または別の適切なプロセスで堆積させることにより形成される。別の実施形態では、下部電極は、窒化チタンの代わりに、または窒化チタンの他に、炭素、窒化シリコンチタン、窒化炭素チタン、窒化タンタル、窒化シリコンタンタル、窒化炭素タンタル、ルテニウム、イリジウム、酸化ルテニウム、及び酸化イリジウムの内の一つ以上の材料により形成される。キャパシタをメモリ素子に使用する場合、下部電極は、例えばメモリ素子のストレージノードの上に形成することができる。
【００３１】
図１に示すように、下部電極１００を初めに形成した後、本実施形態の第１工程で、酸化ジルコニウム（ＺｒＯ２）を含む誘電体薄膜層１０２を原子層堆積法（ＡＬＤ）により堆積させる。下部電極１００が形成されている基板を反応室に搬入した後、第１前駆体１１０を反応室に導入する。第１前駆体１１０は化合物であり、この化合物にジルコニウム原子が結合する。原子層堆積技術において広く知られているように、第１前駆体１１０は基板の表面を、１分子厚さの何分の１かの厚さの層の形態として被覆する。余分な第１前駆体１１０を真空ポンプによって、または不活性ガスで排気することにより除去した後、第２前駆体１１２として順番に、水蒸気（Ｈ２Ｏ）を反応室に導入する。別の実施形態では、オゾン（Ｏ３）または酸素、または酸素プラズマを第２前駆体１１２として使用することができる。水、オゾン、酸素、及び酸素プラズマは反応物質として作用して、第１前駆体１１０の内、基板の表面に付着し、従って第２前駆体１１２を導入する前に排気またはパージすることにより除去されなかった部分を酸化する。酸化に起因して、ジルコニウムが前駆体化合物から分解され、そして水蒸気、オゾン、酸素、または酸素プラズマ１１２によって酸化される。従って、酸化ジルコニウムの１単分子層または部分単分子層が下部電極１００の上に形成され、この場合、被覆率は第１前駆体の分子が立体的に込み合った状態の程度によって変わる。単分子層の厚さｄは、酸化ジルコニウムの分子半径によって決まり、そして約０．４ｎｍ前後の値である。第１前駆体１１０を導入した後、余分な第２前駆体１１２を次に反応室から除去する。
【００３２】
次に、上に説明し、そして図１に示す堆積工程を、酸化ジルコニウムの部分単分子層または１単分子層が各回のたびに堆積するように数回繰り返すことにより、酸化ジルコニウム層を、キャパシタ誘電体の所望膜厚のほぼ半分の膜厚を最大とする膜厚に成長させる。この様子が図２に、酸化ジルコニウムの６単分子層１０２として模式的に示され、この場合、図示を簡単にするために、各堆積工程によって１単分子層が形成されると仮定してい
る。所望膜厚に対応する堆積工程の実際の回数は異ならせることができる。
【００３３】
図２に示すように、シリコン含有化合物を含む第３前駆体１１４を次に反応室に導入する。第１前駆体が下部電極１００の表面を１単分子層または部分単分子層の形態で覆っている態様と同じ態様で、第３前駆体１１４が次に、ジルコニウム含有単分子層１０２を覆って、シリコン含有材料の別の１単分子層または部分単分子層１０４を形成する。余分な第３前駆体１１４を反応室から除去した後、第４前駆体１１６を反応物質として導入して第３前駆体１１４を酸化することにより、酸化シリコン単分子層１０４が最上層の酸化ジルコニウム単分子層１０２の上に積層する状態で形成される。第４前駆体１１６として導入される反応物質は、水蒸気、オゾン、酸素、または酸素プラズマの内の少なくとも一つを含むことができる。任意であるが、第２前駆体として使用されるものと同じ反応物質を更に第４前駆体１１６として使用することにより、使用する異なる前駆体の数を減らす。
【００３４】
次に、上に説明し、そして図２に示す酸化シリコン堆積工程を適宜、１回以上繰り返して酸化シリコン層が形成されるようにし、酸化シリコン層の膜厚は、誘電体１０６の酸素含有量を計測しない場合における、２原子パーセントのシリコンがキャパシタの誘電体１０６に含まれる状態に対応する。この様子が図３に、酸化シリコン層の２単分子層１０４として示され、この場合、図示を簡単にするために、各堆積工程によって１単分子層が形成されると仮定している。所望のシリコン濃度に対応する堆積工程の実際の回数は異ならせることができる。
【００３５】
図３に示すように、図１を参照しながら説明した酸化ジルコニウムの部分単分子層または完全単分子層を堆積させる工程を更に繰り返すことにより、酸化ジルコニウムの更に別の単分子層１０２を酸化シリコンの単分子層１０４の上に形成する。図４に示すように、同じ工程を上に説明した酸化シリコンを堆積させる前に繰り返したようにして、堆積工程を、ほぼ同じ繰り返し回数だけ繰り返す。この様子が図４に酸化ジルコニウムの７単分子層１０２として模式的に示され、この場合、図示を簡単にするために、各堆積工程によって１つの完全単分子層が形成されると仮定している。堆積工程の実際の回数は異ならせることができる。
【００３６】
このようにして、誘電体１０６はキャパシタを設けるために形成され、この誘電体１０６は、誘電体の酸素含有量を考慮に入れない場合における９８原子パーセントのジルコニウムが誘電体に含まれる状態の酸化ジルコニウム１０２を含む。２原子パーセントのシリコンが誘電体に含まれる状態を表わす酸化シリコン層１０４は、誘電体層１０６のほぼ中心に分散配置される。
【００３７】
別の実施形態では、酸化シリコン層１０４は誘電体１０６内に、中心からずっと離れた位置に形成され、この構成は、酸化シリコン層が下部電極１００に直接接触する、または上部電極１２０に直接接触する構成を含む。更に別の実施形態では、第１前駆体１１０及び第２前駆体１１４を反応室に同時に導入して、一つのジルコニウム及びシリコン含有層を単一の工程で形成する。排気またはパージを行った後、水蒸気、オゾン、酸素、または酸素プラズマを導入してジルコニウム及びシリコン含有層を酸化する。
【００３８】
上に説明したＡＬＤ堆積工程は、２７５℃から〜３５０℃の範囲の反応温度で行われる。別の実施形態では、反応温度は２００℃から〜５００℃の範囲から選択される。任意であるが、アニール工程は、３５０℃から〜５００℃の温度で、窒素、アンモニア、酸化窒素、及び酸素の内の少なくとも一つを含む雰囲気中で行われる。
【００３９】
最後に、上部電極１２０は、窒化チタン層を、上に説明したようにして堆積した誘電体１０６の上に堆積させることにより形成される。別の実施形態では、上部電極１２０は、
窒化チタンの代わりに、または窒化チタンの他に、窒化チタン、窒化シリコンチタン、窒化炭素チタン、窒化タンタル、窒化シリコンタンタル、窒化炭素タンタル、ルテニウム、イリジウム、酸化ルテニウム、及び酸化イリジウムの内の少なくとも一つの材料により形成される。
【００４０】
これまでに説明してきた実施形態では、酸化シリコンを、酸化ジルコニウムを基礎材料として主として含む誘電体に不純物をドープするためのドーパント酸化物として使用した。シリコンは４０ｐｍ（ピコメートル＝０．０１オングストローム）のイオン半径を持ち、このイオン半径はジルコニウムの７２ｐｍのイオン半径と約３２ｐｍだけ異なる。或る実施形態では、イオン半径のこのミスマッチは、結晶化温度が、例えば該当するイオン半径のミスマッチの２乗に比例して高くなるように作用するので、誘電体を堆積中に結晶化させることなく高温で堆積させることができる。別の実施形態では、シリコンの代わりに、ジルコニウムのイオン半径と３０ｐｍ以上異なる半径を持つ別の化学元素をドーパント（添加元素）として用い、このような化学元素として、ランタン（１０６ｐｍ）、ストロンチウム（１１２ｐｍ）、及びバリウム（１３５ｐｍ）を挙げることができる、またはジルコニウムのイオン半径と２４ｐｍ以上異なる半径を持つ化学元素をドーパントとして用い、このような化学元素として、カルシウム（９９ｐｍ）、ネオジム（９９．５ｐｍ）、及びサマリウム（９６．４ｐｍ）を挙げることができる。
【００４１】
図５は、一の実施形態によるトレンチ型キャパシタ構造の断面を示し、トレンチ型キャパシタ構造は、シリコン基板３００のトレンチ３０４の内部に形成される。キャパシタは第１電極１００と、誘電体膜１０６と、そして第２電極１２０と、を含む。トレンチが形成されているシリコン基板３００に、下部電極が、例えばルテニウムにより、化学気相成長法のような標準の堆積法を使用して形成される。誘電体膜１０６は、下部電極の上に堆積させた酸化ランタン層４０２と、そしてランタン層４０２の上に堆積させた酸化ジルコニウム層４００と、を含み、これらの層は両方とも原子層堆積法によって堆積させる。誘電体膜１０６の合計膜厚は８ｎｍであり、この場合、酸化ランタン層４０２の膜厚は０．２４ｎｍであり、この膜厚は誘電体膜１０６の合計膜厚の３％に相当する。誘電体膜１０６の上には窒化タンタルにより形成される上部電極１２０が、例えば化学気相成長法により堆積しており、そしてトレンチ３０４にはポリシリコンが充填されている。
【００４２】
図６は、別の実施形態によるスタック型キャパシタ構造４０８の断面を示している。スタック型キャパシタ４０８は、例えば窒化炭素タンタルにより形成される第１シリンダー型電極１００と、原子層堆積法によって第１電極１００の内側及び外側の両方に堆積させた誘電体膜１０６と、そして例えば酸化イリジウムにより形成される第２電極１２０と、を含む。誘電体膜１０６は、酸化ジルコニウム含有サブ層と、酸化シリコン含有サブ層と、そしてアルミニウム含有サブ層と、を含み、これらのサブ層は、それぞれの原子層堆積サイクルで堆積する。誘電体膜に含まれる酸素以外の原子に占めるジルコニウム、シリコン、及びアルミニウムそれぞれの全体としての割合は、９３原子パーセント、４原子パーセント、及び３原子パーセントである。誘電体膜１０６の膜厚は、別の実施形態では約５〜１５ｎｍである。コンタクトプラグ４００を設けて第１電極１００への接続手段とする。コンタクトプラグ４００は、適切にパターニングされるエッチング停止層４０４により被覆される絶縁酸化膜層４０２に最初に形成されるが、この処理は、絶縁酸化膜層をエッチングし、そして導電材料で充填することにより行われる。導電プレート層４０６はキャパシタ構造４０８を被覆する。
【００４３】
本発明について上の実施形態を参照しながら説明してきたが、本発明はこれらの実施形態に制限されることはなく、この技術分野の当業者には容易に理解される種々の方法によって変更することができる。従って、本発明は、本明細書に添付する請求項の技術範囲によってのみ制限される。
【００４４】
例えば、キャパシタはカップ型キャパシタ、メモリセルブロック構造を利用したキャパシタ、またはプレーナ型キャパシタとして形成することができる。別の例として、図１〜３に示すＡＬＤプロセスの代わりに、複数のパルス放電化学気相成長（パルス放電ＣＶＤ）プロセスを用いることができ、各パルス放電化学気相成長プロセスでは、ジルコニウム含有前駆体及びドーパント含有前駆体をパルス状に制御性よく反応室に流し込む。パルスの間に、反応室が、例えば不活性ガスで排気することによりクリーニングされる。各ＣＶＤパルスによって形成される薄膜層の膜厚は、ＡＬＤプロセスにより堆積する単分子層に関するようには正確に決定することはできず、このような理由で、ＡＬＤが本発明の形成プロセスの好適な手段として選択される。
【図面の簡単な説明】
【００４５】
【図１】本発明の一の実施形態によるキャパシタの形成方法を示す断面図。
【図２】本発明の一の実施形態によるキャパシタの形成方法を示す断面図。
【図３】本発明の一の実施形態によるキャパシタの形成方法を示す断面図。
【図４】酸化ジルコニウムの７単分子層を模式的に示す断面図。
【図５】本発明の一の実施形態によるトレンチ型キャパシタを示す断面図。
【図６】本発明の一の実施形態によるスタック型キャパシタを示す断面図。
【図１】
2008258623.tif 000003
【図２】
2008258623.tif 000004
【図３】
2008258623.tif 000005
【図４】
2008258623.tif 000006
【図５】
2008258623.tif 000007
【図６】
2008258623.tif 000008