(57)【要約】【課題】微細パターンの形成工程を削減でき、量産時の製造コスト低減に有効な半導体素子の微細パターン形成方法を提供する。【解決手段】半導体基板１００上に、図１Ｅまでの工程の第１補助パターン(108)、下部反射防止パターン(BARC; 106a)、第２補助パターン(112a)をエッチングマスクとしてハードマスク膜(104)をエッチングして所要のラインとスペーサを有するハードマスクパターン(104c)を形成する（図１Ｆ参照）。その後、第１補助パターン(108)などを除去し、ハードマスクパターン(104c)からなる微細パターンを形成する。続く図１Ｇの工程でハードマスクパターン(104c)をエッチングマスクとしてエッチング対象膜(102)をエッチングしてエッチング対象パターン(102a)を形成してからハードマスクパターン(104c)を除去する。第１，第２補助パターン(108，112a)の形成工程のみで微細パターンを形成することで、所要の臨界寸法(CD)を有する微細パターンを形成でき、工程を削減する。【選択図】  図１Ｇ
2008258565.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、エッチング対象膜、ハードマスク膜、下部の反射防止膜及びシリコンが含まれた第１フォトレジストパターンを形成する工程と、
前記第１フォトレジストパターンの表面に有機膜を形成する工程と、
前記下部の反射防止膜と有機膜の上にシリコンが含まれた第２フォトレジスト膜を形成する工程と、
前記第２フォトレジスト膜が前記第１フォトレジストパターンの間の前記下部の反射防止膜の上に残留され、第２フォトレジストパターンになるように第１エッチング工程を実施する工程と、
前記第１フォトレジストパターンの上部と前記第１及び第２フォトレジストパターンの間の前記有機膜と前記有機膜の下部に形成された前記下部の反射防止膜を除去する工程と、
前記第１及び第２フォトレジストパターンをエッチングマスクとする第２エッチング工程で前記ハードマスク膜をエッチングしてハードマスクパターンを形成する工程と、
前記ハードマスクパターンをエッチングマスクとする第３のエッチング工程で前記エッチング対象膜をエッチングする工程と、
を含むことを特徴とする半導体素子の微細パターン形成方法。
【請求項２】
セルゲート領域、選択トランジスタ領域及び周辺回路領域が定義された半導体基板の上部にエッチング対象膜、ハードマスク膜、下部の反射防止膜及びシリコンが含まれた第１のフォトレジストパターンを形成する工程と、
前記第１フォトレジストパターンの表面に有機膜を形成する工程と、
前記下部の反射防止膜と有機膜の上にシリコンが含まれた第２フォトレジスト膜を形成する工程と、
前記選択トランジスタ領域及び周辺回路領域に形成された前記第２フォトレジスト膜を除去する工程と、
前記セルゲート領域に形成された前記第２フォトレジスト膜が前記第１フォトレジストパターンの間の前記下部の反射防止膜の上に残留され、第２フォトレジストパターンになるように第１エッチング工程を実施する工程と、
前記セルゲート領域で前記第１のフォトレジストパターンの上部と前記第１及び第２フォトレジストパターンの間の前記有機膜と前記有機膜の下部に形成された前記下部の反射防止膜を除去する工程と、
前記第１及び第２フォトレジストパターンをエッチングマスクとする第２エッチング工程で前記ハードマスク膜をエッチングしてハードマスクパターンを形成する工程と、
前記ハードマスクパターンをエッチングマスクとする第３エッチング工程で前記エッチング対象膜をエッチングする工程と、
を含むことを特徴とする半導体素子の微細パターン形成方法。
【請求項３】
前記エッチング対象膜は、絶縁膜、導電膜または層間絶縁膜の膜質からなる請求項１に記載の半導体素子の微細パターン形成方法。
【請求項４】
前記エッチング対象膜は、タングステンシリサイド(WSix)膜で形成する請求項２に記載の半導体素子の微細パターン形成方法。
【請求項５】
前記エッチング対象膜と半導体基板の間には、トンネル絶縁膜、フローティングゲート用の第１導電膜、誘電体膜及びコントロールゲート用の第２導電膜が積層された構造に形成される請求項２に記載の半導体素子の微細パターン形成方法。
【請求項６】
前記ハードマスク膜は、アモルファスカーボン膜及びシリコン酸化窒化膜が積層された構造で形成する請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項７】
前記第１フォトレジストパターンの臨界寸法は、最終の工程で形成された微細パターンのピッチの半分程度になるようにする請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項８】
前記有機膜形成工程時の前記有機膜は、アモルファスカーボン膜で形成する請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項９】
前記有機膜形成工程時の前記有機膜は、前記下部の反射防止膜の上部にも形成可能な請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項１０】
前記有機膜は、前記第２フォトレジスト膜と第１のフォトレジストパターン物質に対してエッチング選択比を有する物質で形成する請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項１１】
前記有機膜は、前記下部の反射防止膜と同一のエッチング選択比を有する請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項１２】
前記第１フォトレジストパターンの側面に蒸着された前記有機膜の膜厚は、最終の工程で形成された微細パターンのピッチの半分程度になるようにする請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項１３】
前記選択トランジスタ領域及び周辺回路領域に形成された前記第２フォトレジスト膜の除去工程時の前記下部の反射防止膜をエッチング停止膜として乾式エッチング工程で除去する請求項２に記載の半導体素子の微細パターン形成方法。
【請求項１４】
前記第２フォトレジスト膜は、エッチバック工程でエッチングする請求項１に記載の半導体素子の微細パターン形成方法。
【請求項１５】
前記セルゲート領域に形成された前記第２フォトレジスト膜のエッチング工程時の前記選択トランジスタ領域に残留する前記第２フォトレジスト膜も除去される請求項２に記載の半導体素子の微細パターン形成方法。
【請求項１６】
前記選択トランジスタ領域に残留する前記第２フォトレジスト膜は、エッチバック工程でエッチングする請求項１５に記載の半導体素子の微細パターン形成方法。
【請求項１７】
前記第１エッチング工程時の前記第２フォトレジストパターンは、前記第１フォトレジストパターンの高さまで残留する請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項１８】
前記有機膜は、乾式エッチング工程で除去する請求項１に記載の半導体素子の微細パターン形成方法。
【請求項１９】
前記有機膜の除去工程時の前記有機膜は、前記第１フォトレジストパターン物質と第２フォトレジスト膜に対してエッチング選択比を有する請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項２０】
前記セルゲート領域に形成された前記有機膜と下部の反射防止膜の除去工程時の前記選択トランジスタ領域及び周辺回路領域に形成された前記有機膜と下部の反射防止膜も除去される請求項２に記載の半導体素子の微細パターン形成方法。
【請求項２１】
前記選択トランジスタ領域及び周辺回路領域に形成された前記有機膜と下部の反射防止膜は乾式エッチング工程で除去する請求項２０に記載の半導体素子の微細パターン形成方法。
【請求項２２】
前記下部の反射防止膜の上部に形成された前記有機膜は、前記有機膜の除去工程時の前記第１フォトレジストパターンと第２フォトレジストパターンの下部に残留する請求項９に記載の半導体素子の微細パターン形成方法。
【請求項２３】
前記第２フォトレジストパターンは、前記第１フォトレジストパターンの間に形成される請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項２４】
前記第２エッチング工程は、乾式エッチング工程で実施する請求項１または２に記載の半導体素子の微細パターン形成方法。
【請求項２５】
前記第３エッチング工程時の前記エッチング対象膜と半導体基板の間に形成された前記トンネル絶縁膜、フローティングゲート用の第１導電膜、誘電体膜及びコントロールゲート用の第２導電膜も共にエッチングされてゲートを形成する請求項５に記載の半導体素子の微細パターン形成方法。
【請求項２６】
半導体基板上に、エッチング対象膜、ハードマスク膜、シリコンが含まれた下部の反射防止膜及び第１補助パターンを形成する工程と、
前記第１補助パターンの表面にシリコンが含まれた有機膜を形成する工程と、
前記シリコンが含まれた下部の反射防止膜とシリコンが含まれた有機膜の上に第２補助膜を形成する工程と、
前記第２補助膜が前記第１補助パターンの間の前記シリコンが含まれた下部の反射防止膜の上に残留され、第２補助パターンになるように第１エッチング工程を実施する工程と、
前記第１補助パターンの上部と前記第１及び第２補助パターンの間の前記シリコンが含まれた有機膜と前記シリコンが含まれた有機膜の下部に形成された前記シリコンが含まれた下部の反射防止膜を除去する工程と、
前記第１及び第２補助パターンをエッチングマスクとする第のエッチング工程で前記ハードマスク膜をエッチングしてハードマスクパターンを形成する工程と、
前記ハードマスクパターンをエッチングマスクとする第３エッチング工程で前記エッチング対象膜をエッチングする工程と、
を含むことを特徴とする半導体素子の微細パターン形成方法。
【請求項２７】
セルゲート領域、選択トランジスタ領域及び周辺回路領域が定義された半導体基板の上部にエッチング対象膜、ハードマスク膜、シリコンが含まれた下部の反射防止膜及び第１補助パターンを形成する工程と、
前記第１補助パターンの表面にシリコンが含まれた有機膜を形成する工程と、
前記シリコンが含まれた下部の反射防止膜とシリコンが含まれた有機膜の上に第２補助膜を形成する工程と、
前記選択トランジスタ領域及び周辺回路領域に形成された前記第２補助膜を除去する工程と、
前記セルゲート領域に形成された前記第２補助膜が前記第１補助パターンの間の前記シリコンが含まれた下部の反射防止膜の上に残留され、第２補助パターンになるように第１エッチング工程を実施する工程と、
前記セルゲート領域で前記第１補助パターンの上部と前記第１及び第２補助パターンの間の前記シリコンが含まれた有機膜と前記シリコンが含まれた有機膜の下部に形成された前記シリコンが含まれた下部の反射防止膜を除去する工程と、
前記第１及び第２補助パターンをエッチングマスクとする第２エッチング工程で前記ハードマスク膜をエッチングしてハードマスクパターンを形成する工程と、
前記ハードマスクパターンをエッチングマスクとする第３エッチング工程で前記エッチング対象膜をエッチングする工程と、
を含むことを特徴とする半導体素子の微細パターン形成方法。
【請求項２８】
前記エッチング対象膜は、絶縁膜、導電膜または層間絶縁膜の膜質からなる請求項２６に記載の半導体素子の微細パターン形成方法。
【請求項２９】
前記エッチング対象膜は、タングステンシリサイド(WSix)膜で形成する請求項２７に記載の半導体素子の微細パターン形成方法。
【請求項３０】
前記エッチング対象膜と半導体基板の間には、トンネル絶縁膜、フローティングゲート用の第１導電膜、誘電体膜及びコントロールゲート用の第２導電膜が積層された構造で形成される請求項２７に記載の半導体素子の微細パターン形成方法。
【請求項３１】
前記ハードマスク膜は、アモルファスカーボン(amorphous carbon)膜及びシリコン酸化窒化膜(SiON)が積層された構造で形成する請求項２６または２７に記載の半導体素子の微細パターン形成方法。
【請求項３２】
前記第１補助膜は、フォトレジスト膜で形成する請求項２６または２７に記載の半導体素子の微細パターン形成方法。
【請求項３３】
前記第１補助パターンの臨界寸法は、最終の工程で形成された微細パターンのピッチの半分程度になるようにする請求項２６または２７に記載の半導体素子の微細パターン形成方法。
【請求項３４】
前記シリコンが含まれた有機膜は、前記第２補助膜と第１補助パターン物質に対してエッチング選択比を有する物質で形成する請求項２６または２７に記載の半導体素子の微細パターン形成方法。
【請求項３５】
前記シリコンが含まれた有機膜形成工程時の前記シリコンが含まれた有機膜は、前記下部の反射防止膜の上部にも形成可能な請求項２６または２７に記載の半導体素子の微細パターン形成方法。
【請求項３６】
前記シリコンが含まれた有機膜は、前記シリコンが含まれた下部の反射防止膜と同一のエッチング選択比を有する請求項２６または２７に記載の半導体素子の微細パターン形成方法。
【請求項３７】
前記第１補助パターンの側面に蒸着された前記シリコンが含まれた有機膜の膜厚は、最終の工程で形成された微細パターンのピッチの半分程度になるようにする請求項２６または２７に記載の半導体素子の微細パターン形成方法。
【請求項３８】
前記第２補助膜は、フォトレジスト膜で形成する請求項２６または２７に記載の半導体素子の微細パターン形成方法。
【請求項３９】
前記選択トランジスタ領域及び周辺回路領域に形成された前記第２補助膜の除去工程時の前記シリコンが含まれた下部の反射防止膜をエッチング停止膜として乾式エッチング工程で除去する請求項２７に記載の半導体素子の微細パターン形成方法。
【請求項４０】
前記第２補助膜は、エッチバック(etchback)工程でエッチングする請求項２６に記載の半導体素子の微細パターン形成方法。
【請求項４１】
前記セルゲート領域に形成された前記第２補助膜エッチング工程時の前記選択トランジスタ領域に残留する前記第２補助膜も除去される請求項２７に記載の半導体素子の微細パターン形成方法。
【請求項４２】
前記選択トランジスタ領域に残留する前記第２補助膜は、エッチバック工程でエッチングする請求項４１に記載の半導体素子の微細パターン形成方法。
【請求項４３】
前記第１エッチング工程時の前記第２補助パターンは、前記第１補助パターンの高さまで残留する請求項２６または２７に記載の半導体素子の微細パターン形成方法。
【請求項４４】
前記シリコンが含まれた有機膜は、乾式エッチング工程で除去する請求項２６に記載の半導体素子の微細パターン形成方法。
【請求項４５】
前記シリコンが含まれた有機膜の除去工程時の前記シリコンが含まれた有機膜は前記第１補助パターン物質と第２補助パターンに対してエッチング選択比を有する請求項２６または２７に記載の半導体素子の微細パターン形成方法。
【請求項４６】
前記セルゲート領域に形成された前記シリコンが含まれた有機膜とシリコンが含まれた下部の反射防止膜の除去工程時の前記選択トランジスタ領域及び周辺回路領域に形成された前記シリコンが含まれた有機膜とシリコンが含まれた下部の反射防止膜も除去される請求項２７に記載の半導体素子の微細パターン形成方法。
【請求項４７】
前記選択トランジスタ領域及び周辺回路領域に形成された前記シリコンが含まれた有機膜とシリコンが含まれた下部の反射防止膜は、乾式エッチング工程で除去する請求項４６に記載の半導体素子の微細パターン形成方法。
【請求項４８】
前記シリコンが含まれた下部の反射防止膜の上部に形成された前記シリコンが含まれた有機膜は前記シリコンが含まれた有機膜の除去工程時の前記第１補助パターンと第２補助パターンの下部に残留する請求項３５に記載の半導体素子の微細パターン形成方法。
【請求項４９】
前記シリコンが含まれた下部の反射防止膜とシリコンが含まれた有機膜の除去工程時の前記シリコンが含まれた下部の反射防止膜とシリコンが含まれた有機膜は、同一のエッチング選択比を有する請求項２６または２７に記載の半導体素子の微細パターン形成方法。
【請求項５０】
前記第２補助パターンは、前記第１補助パターンの間に形成される請求項２６または２７に記載の半導体素子の微細パターン形成方法。
【請求項５１】
前記第２エッチング工程は、乾式エッチング工程で実施する請求項２６または２７に記載の半導体素子の微細パターン形成方法。
【請求項５２】
前記第３エッチング工程時の前記エッチング対象膜と半導体基板の間に形成された前記トンネル絶縁膜、フローティングゲート用の第１導電膜、誘電体膜及びコントロールゲート用の第２導電膜も共にエッチングされてゲートを形成する請求項３０に記載の半導体素子の微細パターン形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の微細パターン形成方法に関するものである。
【背景技術】
【０００２】
素子の高集積化に伴って線幅もますます小さく縮小化される傾向にあり、それを実現するには種々の工程を要する。具体例を挙げれば、微細パターンを形成するためのハードマスクパターンを形成するためには、数工程からなるマスク形成工程とDEET(Double Exposure Etch Tech)方法またはスペーサ(spacer)形成工程などを実施する必要がある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
以上のような工程を実施する微細パターン形成方法は、全体的に工程数を増加させるだけでなく、素子量産時の製造コストを高くする原因となる。
【０００４】
そこで、本発明の目的は、微細パターンの形成工程を削減でき、量産時の製造コスト低減に有効な半導体素子の微細パターン形成方法を提供するものである。
【課題を解決するための手段】
【０００５】
本発明に係る代表的な半導体素子の微細パターン形成方法は、半導体基板上に、エッチング対象膜、ハードマスク膜、下部の反射防止膜及びシリコンが含まれた第１フォトレジストパターンを形成する工程と、前記第１フォトレジストパターンの表面に有機膜を形成する工程と、前記下部の反射防止膜と有機膜の上にシリコンが含まれた第２フォトレジスト膜を形成する工程と、前記第２フォトレジスト膜が前記第１フォトレジストパターンの間の前記下部の反射防止膜の上に残留され、第２フォトレジストパターンになるように第１エッチング工程を実施する工程と、前記第１フォトレジストパターンの上部と前記第１及び第２フォトレジストパターンの間の前記有機膜と前記有機膜の下部に形成された前記下部の反射防止膜を除去する工程と、前記第１及び第２フォトレジストパターンをエッチングマスクとする第２エッチング工程で前記ハードマスク膜をエッチングしてハードマスクパターンを形成する工程と、前記ハードマスクパターンをエッチングマスクとする第３のエッチング工程で前記エッチング対象膜をエッチングする工程と、を含むことを特徴とする。
【発明の効果】
【０００６】
本発明の半導体素子の微細パターン形成方法によれば、第１補助パターンと第２補助パターン形成工程のみで微細パターンを形成することで所要の臨界寸法を有する微細パターンを形成できる。また、微細パターンを形成するためにDEET方法やスペーサ形成工程の実施を不要とし、従来工程を大幅に削減でき、製造時間の短縮で製造コストの低減に有効である。さらに、第１補助パターンと第２補助パターンを同一のエッチング選択比を有する物質で形成することで、第１補助パターンと第２補助パターンを用いたエッチング工程時の均一のエッチングパターンが形成され、互いに異なる物質で形成された第１補助パターンと第２補助パターンを用いてエッチング工程を実施する場合に比べて、さらにエッチングが容易である。
【発明を実施するための最良の形態】
【０００７】
以下、本発明に係る半導体素子の微細パターン形成方法についてその好適な実施形態を図面を参照して詳記する。
【０００８】
≪第１実施形態≫
図１（Ａ）〜（Ｇ）は、第１実施形態による半導体素子の微細パターン形成方法を工程順に示す素子断面図を示し、セルゲート領域に限定して各工程が実施される。
【０００９】
まず、図１（Ａ）に示す工程においては、半導体基板(100)の上部にエッチング対象膜(102)を形成する。このとき、エッチング対象膜(102)は、絶縁膜、導電膜または層間絶縁膜などの膜質からなる。エッチング対象膜(102)の上部にハードマスク膜(104)及び下部の反射防止膜(Bottom Anti Reflective Coating; BARC; 106)を形成する。ハードマスク膜(104)は、アモルファスカーボン(amorphous carbon)膜(104a)及びシリコン酸化窒化膜(SiON;104b)が積層された構造で形成し、下部の反射防止膜(BARC; 106)は、シリコン(Si)が含まれた下部の反射防止膜(BARC)でも形成することができる。
【００１０】
その後、下部の反射防止膜(BARC; 106)の上部に第１補助パターン(108)を形成する。第１補助パターン(108)は、フォトレジスト膜またはシリコン(Si)が含まれたフォトレジスト膜で形成する。また、第１補助パターン(108)の臨界寸法(Critical Dimension; CD)は、最終の工程で形成された微細パターンのピッチ(pitch)の半分程度になるようにする。
【００１１】
つぎに、図１（Ｂ）に示す工程においては、第１補助パターン(108)の表面に絶縁膜(110)を形成する。絶縁膜(110)は、シリコン(Si)が含まれた有機(Orgarnic)膜またはシリコン(Si)が含んでいない有機膜で形成する。ここで、シリコン(Si)が含んでいない有機膜は、アモルファスカーボン膜で形成することが望ましい。絶縁膜(110)の形成工程時の第１補助パターン(108)の表面にのみ形成されることができるが、下部の反射防止膜(BARC; 106)と第1の補助パターン(108)の上部の表面にも形成することができる。ここで、絶縁膜(110)は、後続の工程で形成される第２補助膜(112)と第１補助パターン(108)物質に対してエッチング選択比を有する物質を用いることにより後続の工程である絶縁膜(110)の除去工程時の第１補助パターン(108)及び第２補助パターン(112a)が損傷することなく十分に除去され得る。第１補助パターン(108)の側面に蒸着された絶縁膜(110)の厚さは、最終の工程で形成された微細パターンのピッチの半分程度になるようにする。
【００１２】
つぎに、図１（Ｃ）に示す工程においては、第１補助パターン(108)の間が満たされるように、下部の反射防止膜(BARC; 106)と絶縁膜(110)の上部に第２補助膜(112)を形成する。第２補助膜(112)は、フォトレジスト膜またはシリコン(Si)が含まれたフォトレジスト膜で形成する。これにより、第２補助膜(112)は絶縁膜(110)とエッチング選択比を有する。
【００１３】
つぎに、図１（Ｄ）に示す工程においては、エッチング工程で絶縁膜(110)の上部が露出されるまで第２補助膜(112)をエッチングして第２補助パターン(112a)を形成する。エッチング工程は、エッチバック(etchback)工程で実施する。第２補助膜(112)の除去工程時の絶縁膜(110)間に形成された第２補助膜(112)は、第１補助パターン(108)の高さまで残留するようにする。第２補助膜(112)エッチング工程時の第２補助膜(112)は、絶縁膜(110)に対しエッチング選択比を有する。これにより、第１補助パターン(108)と第2の補助パターン(112a)は、同一のエッチング選択比を有する物質で形成される。
【００１４】
つぎに、図１（Ｅ）に示す工程においては、第２補助膜(112)エッチング工程で露出された絶縁膜(110)と第１補助パターン(108)及び第２補助パターン(112a)の間に形成された絶縁膜(110)と絶縁膜(110)の下部に形成された下部の反射防止膜(BARC;106)を除去し、第１補助パターン(108)と第２補助パターン(112a)の下部にのみ下部の反射防止膜(BARC; 106)が残留するようにする。これにより、下部反射防止パターン(BARC; 106a)が形成される。絶縁膜(110)は、乾式エッチング工程で除去する。図１（Ｂ）の工程で示したように、絶縁膜(110)の形成工程時の絶縁膜(110)が下部の反射防止膜(BARC; 106)の上部にも形成される場合、絶縁膜(110)の除去工程時の絶縁膜(110)が第２補助パターン(112a)の下部にも残留する。
【００１５】
従って、絶縁膜(110)の除去工程時の絶縁膜(110)は、第１補助パターン(108)物質と第２補助パターン(112a)物質に対してエッチング選択比を有し、下部の反射防止膜(BARC; 106)とは、同一のエッチング選択比を有する。このように第１補助パターン(108)の間に第２補助パターン(112a)を形成することにより所望のピッチを有することができる。
【００１６】
つぎに、図１（Ｆ）に示す工程においては、第１補助パターン(108)、下部反射防止パターン(BARC; 106a)及び第２補助パターン(112a)をエッチングマスクとしてハードマスク膜(104)をエッチングして所望のライン(line)及びスペース(space)を有するハードマスクパターン(104c)を形成する。ハードマスク膜(104)は乾式エッチング工程で除去する。第１補助パターン(108)と第２補助パターン(112a)を同一のエッチング選択比を有する物質で形成することにより、ハードマスク膜(104)のエッチング工程時のエッチング工程が容易であり、均一のハードマスクパターン(104c)を形成することができる。言い換えれば、同一のエッチング選択比を有する物質で形成された第１補助パターン(108)と第２補助パターン(112a)を用いてハードマスク膜(104)をエッチングすることが互いに異なる物質で形成された第１補助パターン(108)と第2の補助パターン(112a)を用いてハードマスク膜(104)をエッチングすることより、さらにエッチング工程が容易である。
【００１７】
その後、第１補助パターン(108)、下部反射防止パターン(BARC; 106a)及び第２補助パターン(112a)を除去し、ハードマスクパターン(104c)からなる微細パターンを形成する。
【００１８】
つぎに、図１（Ｇ）に示す工程においては、所望のライン及びスペースを有するハードマスクパターン(104c)をエッチングマスクとしてエッチング対象膜(102)をエッチングしてエッチング対象パターン(102a)を形成する。その後、ハードマスクパターン(104c)を除去する。
【００１９】
上記のように、第１補助パターン(108)と第２補助パターン(112a)の形成工程のみで微細パターンを形成することにより、所望の臨界寸法(CD)を有する微細パターンを形成することができる。また、微細パターンを形成するために、これまで用いたDEET(DoubleExposure Etch Tech)方法やスペーサ形成工程を実施しないことにより、工程の段階を短縮することができる。これにより、素子の量産費用を減少させることができる。
【００２０】
また、第１補助パターン(108)と第２補助パターン(112a)を同一のエッチング選択比を有する物質で形成することにより、第１補助パターン(108)と第２補助パターン(112a)を用いたエッチング工程時の均一のエッチングパターンが形成され、互いに異なる物質で形成された第１補助パターン(108)と第２補助パターン(112a)を用いてエッチング工程を実施する時より、さらにエッチングが容易である。
【００２１】
≪第２実施形態≫
つぎに、ナンドフラッシュメモリ素子の製造方法に適用した場合の第２実施形態について説明する。
【００２２】
図２（Ａ）〜（Ｈ）は、この第２実施形態による半導体素子の微細パターン形成方法の工程順を示す断面図である。
【００２３】
まず、図２（Ａ）に示す工程において、セルゲート領域(A)、選択トランジスタ(selective transistor)領域(B)及び周辺回路領域(C)が定義された半導体基板(200)の上部にエッチング対象膜(202)を形成する。エッチング対象膜(202)は、タングステンシリサイド(WSix)膜で形成するが、タングステンシリサイド膜(WSix)膜と半導体基板(200)の間にはトンネル絶縁膜、フローティングゲート用の第１導電膜、誘電体膜及びコントロールゲート用の第2の導電膜が積層された構造で形成される。
【００２４】
その後、エッチング対象膜(202)の上部にハードマスク膜(204)及び下部の反射防止膜(BARC;206)を形成する。ハードマスク膜(204)は、アモルファスカーボン膜(204a)及びシリコン酸化窒化膜(SiON; 204b)が積層された構造で形成し、下部の反射防止膜(BARC; 206)はシリコン(Si)が含まれた下部の反射防止膜(BARC)でも形成することができる。
【００２５】
続いて、下部の反射防止膜(BARC; 206)の上部に第1の補助パターン(208)を形成する。その際、第１補助パターン(208)はフォトレジスト膜またはシリコン(Si)が含まれたフォトレジスト膜で形成する。第１補助パターン(208)の臨界寸法(CD)は最終の工程で形成された微細パターンのピッチの半分程度になるようにする。
【００２６】
つぎに、図１（Ｂ）に示す工程においては、下部の反射防止膜(BARC; 206)と第１補助パターン(208)の上部の表面に絶縁膜(210)を形成する。絶縁膜(210)は、シリコン(Si)が含まれた有機膜またはシリコン(Si)が含んでいない有機膜で形成する。ここで、シリコン(Si)が含んでいない有機膜は、アモルファスカーボン膜で形成することが望ましい。絶縁膜(210)の形成工程時の第1の補助パターン(208)の表面にのみ形成されることができるが、下部の反射防止膜(BARC; 206)と第１補助パターン(208)の上部の表面にも形成することができる。ここで、絶縁膜(210)は、後続の工程で形成される第2の補助膜(212)と第１補助パターン(208)物質に対してエッチング選択比を有する物質を用いることにより、後続の工程である絶縁膜(210)の除去工程時の第１補助パターン(208)及び第２補助パターン(212a)が損傷することなく十分に除去されることができる。第１補助パターン(208)の側面に蒸着された絶縁膜(210)の厚さは、最終の工程で形成された微細パターンのピッチの半分程度になるようにする。
【００２７】
つぎに、図１（Ｃ）に示す工程においては、第１補助パターン(208)の間が満たされるように、下部の反射防止膜(BARC; 206)と絶縁膜(210)の上部に第２補助膜(212)を形成する。第２補助膜(212)は、フォトレジスト膜またはシリコン(Si)が含まれたフォトレジスト膜で形成する。これにより、第２補助膜(212)は絶縁膜(210)とエッチング選択比を有する。
【００２８】
つぎに、図１（Ｄ）に示す工程においては、選択トランジスタ領域(B)と周辺回路領域(C)がオープンされるようにセルゲート領域(A)の第２補助膜(212)の上部にフォトレジストパターン(図示せず)を形成する。選択トランジスタ領域(B)と周辺回路領域(C)がオープンされるようにフォトレジストパターンを形成することは、選択トランジスタ領域(B)と周辺回路領域(C)には微細パターンが形成される必要がないため、フォトレジストパターンを用いて選択トランジスタ領域(B)と周辺回路領域(C)に形成された第２補助膜(212)を除去するためである。
【００２９】
その後、フォトレジストパターンをエッチングマスクとして選択トランジスタ領域(B)と周辺回路領域(C)に形成された第2の補助膜(212)をエッチングする。その際、エッチング工程時のハードマスク膜(204)の一つであるシリコン酸化窒化膜(SiON;204b)の上部が損失するのを防止するために、下部の反射防止膜(BARC; 206)をエッチング停止膜として第２補助膜(212)を乾式エッチング工程で除去する。その後、フォトレジストパターンを除去する。
【００３０】
つぎに、図１（Ｅ）に示す工程においては、エッチング工程で絶縁膜(210)の上部が露出されるまでセルゲート領域(A)に形成された第2の補助膜(212)をエッチングし、セルゲート領域(A)に第２補助パターン(212a)を形成する。この時、エッチング工程は、エッチバック工程で実施する。セルゲート領域(A)に形成された第２補助膜(212)エッチング工程時の絶縁膜(210)の間に形成された第２補助膜(212)は、第１補助パターン(208)の高さまで残留するようにし、選択トランジスタ領域(B)に形成された第2の補助膜(212)も絶縁膜(210)の上部が露出されるまで除去する。第２補助膜(212)エッチング工程時の第２補助膜(212)は、絶縁膜(210)に対してエッチング選択比を有する。従って、第１補助パターン(208)と第２補助パターン(212a)は、同一のエッチング選択比を有する物質で形成される。
【００３１】
つぎに、図１（Ｆ）に示す工程においては、第２補助膜(212)のエッチング工程で露出された絶縁膜(210)と第１補助パターン(208)及び第２補助パターン(212a)の間に形成された絶縁膜(210)と絶縁膜(210)の下部に形成された下部の反射防止膜(BARC;206)を除去し、第１補助パターン(208)と第２補助パターン(212a)の下部にのみ下部の反射防止膜(BARC; 206)が残留するようにする。これにより、下部反射防止パターン(BARC; 206a)が形成される。この時、絶縁膜(210)は、乾式エッチング工程で除去する。図２（Ｂ）の工程で示したように、絶縁膜(210)の形成工程時の絶縁膜(210)が下部の反射防止膜(BARC; 206)の上部にも形成される場合、絶縁膜(210)の除去工程時の絶縁膜(210)が第２補助パターン(212a)の下部にも残留する。
【００３２】
従って、絶縁膜(210)の除去工程時の絶縁膜(210)は、第１補助パターン(208)物質と第２補助パターン(212a)物質に対してエッチング選択比を有し、下部の反射防止膜(BARC; 206)とは同一のエッチング選択比を有する。このように第１補助パターン(208)の間に第２補助パターン(212a)を形成することにより、所望のピッチを有することができる。セルゲート領域(A)に形成された絶縁膜(210)及び下部の反射防止膜(BARC; 206)の除去工程時の選択トランジスタ領域(B)及び周辺回路領域(C)に形成された絶縁膜(210)及び下部の反射防止膜(BARC; 206)も除去する。
【００３３】
つぎに、図１（Ｇ）に示す工程においては、第１補助パターン(208)、下部反射防止パターン(BARC; 206a)及び第２補助パターン(212a)をエッチングマスクとしてハードマスク膜(204)をエッチングし、所望のライン及びスペースを有するハードマスクパターン(204c)を形成する。その際、ハードマスク膜(204)は、乾式エッチング工程で除去する。第１補助パターン(208)と第２補助パターン(212a)を同一のエッチング選択比を有する物質で形成することにより、ハードマスク膜(204)のエッチング工程時のエッチング工程が容易であり、均一のハードマスクパターン(204c)を形成することができる。言い換えれば、同一のエッチング選択比を有する物質で形成された第１補助パターン(208)と第２補助パターン(212a)を用いてハードマスク膜(204)をエッチングすることが互いに異なる物質で形成された第１補助パターン(208)と第2の補助パターン(212a)を用いてハードマスク膜(204)をエッチングすることより、さらにエッチング工程が容易である。
【００３４】
その後、第１補助パターン(208)、下部反射防止パターン(BARC; 206a)及び第２補助パターン(212a)を除去し、ハードマスクパターン(204c)からなる微細パターンを形成する。
【００３５】
そして、図２（Ｈ）の工程に示すように、所望のライン及びスペースを有するハードマスクパターン(204c)をエッチングマスクとしてエッチング対象膜(202)をエッチングしてエッチング対象パターン(202a)を形成する。その際、エッチング対象膜(202)のエッチング工程時のエッチング対象膜(202)と半導体基板(200)の間に形成されたトンネル絶縁膜、フローティングゲート用の第1の導電膜、誘電体膜及びコントロールゲート用の第２導電膜も共にエッチングされてゲートを形成する。その後、ハードマスクパターン(204c)を除去する。
【００３６】
以上説明したように、第２実施形態においては、第１補助パターン(208)と第２補助パターン(212a)の形成工程のみで微細パターンを形成することにより、所望の臨界寸法(CD)を有する微細パターンを形成することができる。また、微細パターンを形成するために、これまで用いたDEET方法やスペーサ形成工程を実施しないことにより、工程の段階を短縮することができる。これにより、素子の量産費用を減少させることができる。
【００３７】
また、第１補助パターン(208)と第２補助パターン(212a)を同一のエッチング選択比を有する物質で形成することにより、第１補助パターン(208)と第２補助パターン(212a)を用いたエッチング工程時の均一のエッチングパターンが形成され、互いに異なる物質で形成された第１補助パターン(208)と第２補助パターン(212a)を用いてエッチング工程を実施するときにさらにエッチングが容易となる。
【００３８】
本発明の技術思想は、上記望ましい実施形態によって具体的に記述されたが、それら実施形態はあくまで説明のためのものであり、その制限のためのものでないことに周知しなければならない。また、本発明の技術分野において通常の専門家であれば、本発明の技術思想の範囲内で多様な実施例が可能であることを理解することができるものである。
【図面の簡単な説明】
【００３９】
【図１Ａ】本発明の第１実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。
【図１Ｂ】本発明の第１実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。
【図１Ｃ】本発明の第１実施形態よる半導体素子の微細パターン形成方法を説明するために示した断面図である。
【図１Ｄ】本発明の第１実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。
【図１Ｅ】本発明の第１実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。
【図１Ｆ】本発明の第１実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。
【図１Ｇ】本発明の第１実施例による半導体素子の微細パターン形成方法を説明するために示した断面図である。
【図２Ａ】本発明の第２実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。
【図２Ｂ】本発明の第２実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。
【図２Ｃ】本発明の第２実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。
【図２Ｄ】本発明の第２実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。
【図２Ｅ】本発明の第２実施形態よる半導体素子の微細パターン形成方法を説明するために示した断面図である。
【図２Ｆ】本発明の第２実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。
【図２Ｇ】本発明の第２実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。
【図２Ｈ】本発明の第２実施形態による半導体素子の微細パターン形成方法を説明するために示した断面図である。
【符号の説明】
【００４０】
100, 200     半導体基板 
102, 202     エッチング対象膜
102a, 202a   エッチング対象パターン
104, 204     ハードマスク膜
104a, 204a   アモルファスカーボン膜
104b, 204b   シリコン酸化窒化膜
104c, 204c   ハードマスクパターン
106, 206     下部の反射防止膜
106a, 206a   下部の反射防止膜パターン
108, 208     第１補助パターン
110, 210     絶縁膜  
112, 212     第２補助膜
112a, 212a   第２補助パターン
【図１Ａ】
2008258565.tif 000003
【図１Ｂ】
2008258565.tif 000004
【図１Ｃ】
2008258565.tif 000005
【図１Ｄ】
2008258565.tif 000006
【図１Ｅ】
2008258565.tif 000007
【図１Ｆ】
2008258565.tif 000008
【図１Ｇ】
2008258565.tif 000009
【図２Ａ】
2008258565.tif 000010
【図２Ｂ】
2008258565.tif 000011
【図２Ｃ】
2008258565.tif 000012
【図２Ｄ】
2008258565.tif 000013
【図２Ｅ】
2008258565.tif 000014
【図２Ｆ】
2008258565.tif 000015
【図２Ｇ】
2008258565.tif 000016
【図２Ｈ】
2008258565.tif 000017