(57)【要約】【課題】  インバータ回路を並列に設けた大電流対応のアーク加工用電源装置において、小電流領域でも出力電流が安定する装置を提供すること。【解決手段】    直流電源回路の出力を高周波交流電圧にするインバータ回路と、この出力をアーク加工に適した電圧にする主変圧器と、主変圧器の出力を整流する整流回路と、整流された２次電圧を平滑する直流リアクトルとから成る電源ユニュトと、上記同一のインバータ回路、主変圧器、２次整流回路及び直流リアクトルから成る第２の電源ユニットを並列に設けて、各出力電流に基づいて２つのインバータ回路をＰＷＭ制御する出力制御信号を出力する出力制御回路と、出力制御信号のパルス波形を監視しパルス波形に断続的な歯抜けが発生したことを判別して２つのインバータ回路のうち一方のインバータ回路を停止させる出力制御監視回路と、を備えたことを特徴とするアーク加工用電源装置である。【選択図】図１
2008155253.tif 000002
【特許請求の範囲】
【請求項１】
商用交流電源を整流し直流電圧を出力する１次整流回路と、前記１次整流回路に並列に設けて直流電圧を平滑する平滑コンデンサと、前記直流電圧を高周波交流電圧に変換する第１のインバータ回路と、前記第１のインバータ回路の出力をアーク加工に適した高周波交流電圧に変換する第１の主変圧器と、前記第１の主変圧器の出力を整流する第１の２次整流回路と、前記整流された出力電流を検出して第1の出力電流値を出力する第1の出力電流検出回路と、前記整流された出力電圧を平滑して出力端子に出力する第１の直流リアクトルと、前記平滑コンデンサと前記出力端子との間に並列に設けた第２のインバータ回路、第２の主変圧器、第２の２次整流回路、第２の出力電流検出回路及び第２の直流リアクトルと、予め定めた出力電流設定値を設定する出力電流設定回路と、前記第1の出力電流値と出力電流設定値とが同一になるように前記第１のインバータ回路をＰＷＭ制御する第1の出力制御信号及び第２の出力制御信号と前記第２の出力電流値と前記出力電流設定値とが同一になるように前記第２のインバータ回路をＰＷＭ制御する第３の出力制御信号及び第４の出力制御信号を出力する出力制御回路と、を備えたアーク加工用電源装置において、前記第1の出力制御信号乃至第４の出力制御信号のうち１つ又は２つ以上のパルス波形に断続的な歯抜けが発生したことを判別して出力制御監視信号を出力し、この状態において外部からの加工開始信号又は前記出力電流設定値が変化したときに前記出力制御監視信号の出力を停止する出力制御監視回路と、前記出力制御監視信号が入力されている間は前記出力電流設定値を倍増して前記出力制御回路に入力する出力電流増幅回路と、前記出力制御監視信号が入力されている間は前記第３の出力制御信号及び第４の出力制御信号の入力を禁止し前記第２のインバータ回路の駆動を停止させるインバータ駆動禁止回路と、を備えたことを特徴とするアーク加工用電源装置。
【請求項２】
前記出力制御監視回路は、予め定めた監視時間と前記第1の出力制御信号、第２の出力制御信号、第３の出力制御信号及び第４の出力制御信号のパルス期間とを比較し、前記第１の出力制御信号乃至第４の出力制御信号のうち１つ又は２つ以上で前記監視時間より長いパルス期間が検出されると出力制御監視信号を出力することを、特徴とする請求項１記載のアーク加工用電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アーク加工用電源装置に内蔵されているインバータ回路を複数並列に設けて、並列運転する技術に関するものである。
【背景技術】
【０００２】
アーク加工用電源装置において、出力電流の増大をはかるためにインバータ回路を複数並列に設け並列運転を行って対応してきた。
【０００３】
図５は、インバータ回路、主変圧器、２次整流回路及び直流リアクトルから成る電源ユニットを２つ並列に設けた従来技術のアーク加工用電源装置である。同図において、商用交流電源ＡＣを整流して直流電圧を出力する１次整流回路ＤＲ１と、直流電圧を平滑する平滑コンデンサＣ１とで直流電源回路が形成される。
【０００４】
図５に示す、ブリッジ接続された第１のインバータ回路は、第１のスイッチング素子ＴＲ１乃至第４のスイッチング素子ＴＲ４によって形成され、相対向する第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４と、第２のスイッチング素子ＴＲ２及び第３のスイッチング素子ＴＲ３とが一対となり、一対が交互に導通と遮断とを繰り返して直流電圧を高周波交流電圧に変換して出力する。また、第２のインバータ回路は、第５のスイッチング素子ＴＲ５乃至第８のスイッチング素子ＴＲ８によって形成され、第１のインバータ回路と並列に設けられている。
【０００５】
第１の主変圧器ＩＮＴ１は、第１のインバータ回路によって変換された高周波交流電圧をアーク加工に適した高周波交流電圧に変換し、第１の２次整流回路ＤＲ２は、第１の主変圧器ＩＮＴ１の出力を整流し第１の直流リアクトルＤＣＬ１で平滑し出力端子を介してトーチＴＨと被加工物Ｍとの間に電力を供給する。
【０００６】
第２の主変圧器ＩＮＴ２は、第２のインバータ回路によって変換された高周波交流電圧をアーク加工に適した高周波交流電圧に変換し、第２の２次整流回路ＤＲ３は、第２の主変圧器ＩＮＴ２の出力を整流して第２の直流リアクトルＤＣＬ２で平滑し出力端子を介してトーチＴＨと被加工物Ｍとの間に電力を供給する。
【０００７】
第１の出力電流検出回路ＩＤ１は、第１の２次整流回路ＤＲ２で整流された出力電流を検出し第１の出力電流検出信号Ｉｄ１として出力し、第２の出力電流検出回路ＩＤ２は、第２の２次整流回路ＤＲ３で整流された出力電流を検出し第２の出力電流検出信号Ｉｄ２として出力する。
【０００８】
出力制御回路ＳＣは、パルス周波数が一定でパルス幅を変調するＰＷＭ制御を行い、第１の出力電流検出信号Ｉｄ１の値に基づいて第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２のパルス幅を制御すると共に、第２の出力電流検出信号Ｉｄ２の値に基づいて第３の出力制御信号Ｓｃ３及び第４の出力制御信号Ｓｃ４のパルス幅を制御する。
【０００９】
第１のインバータ駆動回路ＳＤ１は、第１の出力制御信号Ｓｃ１に応じて相対向する第１スイッチング素子駆動信号Ｔｒ１及び第４スイッチング素子駆動信号Ｔｒ４を出力し、第２の出力制御信号Ｓｃ２に応じて第２スイッチング素子駆動信号Ｔｒ２及び第３スイッチング素子駆動信号Ｔｒ３を出力する。また、第２のインバータ駆動回路ＳＤ２は、第３の出力制御信号Ｓｃ３に応じて相対向する第５スイッチング素子駆動信号Ｔｒ５及び第８スイッチング素子駆動信号Ｔｒ８を出力し、第４の出力制御信号Ｓｃ４に応じて第６スイッチング素子駆動信号Ｔｒ６及び第７スイッチング素子駆動信号Ｔｒ７を出力する。
【００１０】
つぎに、動作について説明する。
図５に示す起動スイッチＴＳから起動信号Ｔｓが入力されると、出力制御回路ＳＣは、第１の出力電流検出回路ＩＤ１によって検出された第１の出力電流検出信号Ｉｄ１の値と出力電流設定回路ＩＲによって設定した出力電流設定値Ｉｒとを比較し、第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２を生成して第１のインバータ回路を駆動すると共に、第２の出力電流検出回路ＩＤ２によって検出された第２の出力電流検出信号Ｉｄ２の値と出力電流設定値Ｉｒとを比較し、第３の出力制御信号Ｓｃ３及び第４の出力制御信号Ｓｃ４を生成して第２のインバータ回路を駆動する。
【００１１】
このとき、出力制御回路ＳＣは、第１の出力電流検出信号Ｉｄ１の値と出力電流設定値Ｉｒとが同一になるよう第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２のパルス幅を制御すると共に、第２の出力電流検出信号Ｉｄ２の値と出力電流設定値とが同一になるよう第３の出力制御信号Ｓｃ３及び第４の出力制御信号Ｓｃ４のパルス幅を制御するので、第１のインバータ回路及び第２のインバータ回路の出力電流を平衡させることが可能となる。（例えば、特許文献１）
【００１２】
【特許文献１】特開２００６−１１６５５６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
アーク加工用電源装置において、筐体の小型化を目的としてインバータ回路の動作周波数の高周波化がはかられ、１５ｋＨｚから３０ｋＨｚ以上に高速化されている。更に、出力電流が、例えば５００Ａの大出力電流を得るためにインバータ回路、主変圧器、２次整流回路及び直流リアクトルで形成される電源ユニットを２台並列に設け、各電源ユニットからの出力電流値を検出し、各出力電流値に基づいて電源ユニットを並列運転し、各インバータ回路を駆動する出力制御回路のパルス幅を１／２にして各電源ユニットの出力電流２５０Ａに平衡させ、発生する熱を分散させて出力電流の増大をはかってきた。
【００１４】
また、アーク負荷を同一にして、インバータ回路の動作周波数が１５ｋＨｚで単独運転する従来のアーク加工用電源装置とインバータ回路の動作周波数が３０ｋＨｚで並列運転する最近のアーク加工用電源装置との出力制御信号のパルス幅を比較すると、並列運転を行うアーク加工用電源装置では、インバータ回路の動作周波数の３０ｋＨｚでパルス幅が１／２となり、更にインバータ回路の並列運転でパルス幅が１／２に短くなるために合計で出力制御信号のパルス幅が１／４まで短くなる。
【００１５】
よって、従来のインバータ回路を単独運転するアーク加工用電源装置では、例えば、出力電流が小電流の約１０Ａ、電極と被加工物とのアーク長を短くしアーク電圧を１０Ｖ以下にしてアーク負荷を小さくしてもインバータ回路を駆動する出力制御信号のパルス幅が短くなるが、インバータ回路の動作周波数が１０ｋＨｚと低速のために出力制御信号のパルス波形に断続的な歯抜けは発生しない。しかし、インバータ回路を並列運転するアーク加工用電源装置では、出力電流が小電流の約１０Ａ、アーク長を短くしアーク電圧を１０Ｖ以下にすると、インバータ回路の動作周波数の高速化及び並列運転によって出力制御信号のパルス波形に断続的な歯抜けが発生する。このパルス波形に歯抜けが発生すると出力電流のリップル等が大きくなり小電流領域での溶接性が非常に悪くなる。
【００１６】
そこで、本発明は小電流領域において、出力制御信号のパルス波形に断続的な歯抜けが発生しないアーク加工用電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上述した課題を解決するために、第１の発明は、商用交流電源を整流し直流電圧を出力する１次整流回路と、上記１次整流回路に並列に設けて直流電圧を平滑する平滑コンデンサと、上記直流電圧を高周波交流電圧に変換する第１のインバータ回路と、上記第１のインバータ回路の出力をアーク加工に適した高周波交流電圧に変換する第１の主変圧器と、上記第１の主変圧器の出力を整流する第１の２次整流回路と、上記整流された出力電流を検出して第1の出力電流値を出力する第1の出力電流検出回路と、上記整流された出力電圧を平滑して出力端子に出力する第１の直流リアクトルと、上記平滑コンデンサと上記出力端子との間に並列に設けた第２のインバータ回路、第２の主変圧器、第２の２次整流回路、第２の出力電流検出回路及び第２の直流リアクトルと、予め定めた出力電流設定値を設定する出力電流設定回路と、上記第1の出力電流値と出力電流設定値とが同一になるように上記第１のインバータ回路をＰＷＭ制御する第1の出力制御信号及び第２の出力制御信号と上記第２の出力電流値と上記出力電流設定値とが同一になるように上記第２のインバータ回路をＰＷＭ制御する第３の出力制御信号及び第４の出力制御信号を出力する出力制御回路と、を備えたアーク加工用電源装置において、上記第1の出力制御信号乃至第４の出力制御信号のうち１つ又は２つ以上のパルス波形に断続的な歯抜けが発生したことを判別して出力制御監視信号を出力し、この状態において外部からの加工開始信号又は上記出力電流設定値が変化したときに上記出力制御監視信号の出力を停止する出力制御監視回路と、上記出力制御監視信号が入力されている間は上記出力電流設定値を倍増して上記出力制御回路に入力する出力電流増幅回路と、上記出力制御監視信号が入力されている間は上記第３の出力制御信号及び第４の出力制御信号の入力を禁止し上記第２のインバータ回路の駆動を停止させるインバータ駆動禁止回路と、を備えたことを特徴とするアーク加工用電源装置である。
【００１８】
第２の発明は、上記出力制御監視回路は、予め定めた監視時間と上記第1の出力制御信号、第２の出力制御信号、第３の出力制御信号及び第４の出力制御信号のパルス期間とを比較し、上記第１の出力制御信号乃至第４の出力制御信号のうち１つ又は２つ以上で上記監視時間より長いパルス期間が検出されると出力制御監視信号を出力することを、特徴とする第１の発明記載のアーク加工用電源装置である。
【発明の効果】
【００１９】
本発明によれば、インバータ回路、主変圧器、２次整流回路及び直流リアクトルから形成される電源ユニットを並列に設けた大電流対応のアーク加工用電源装置において、出力制御信号のパルス波形を監視し、パルス波形が断続的な歯抜けになる状態が発生したときに、第２のインバータ回路の駆動を停止し、第１のインバータ回路のみで動作させるので、第1のインバータ回路の出力電流が増加し、この出力電流の増加に応じて出力制御信号のパルス幅が長くなり、小電流領域で発生する出力制御信号のパルス波形の歯抜け状態を防止でき溶接性が大きく改善される。
【００２０】
第２の発明によれば、パルス波形の歯抜け状態が単発又は連続のどちらでも検出できるので、パルス波形の歯抜け状態をより正確に検出でき溶接性を更に改善できる。
【発明を実施するための最良の形態】
【００２１】
図１は、本発明の実施形態に係るアーク加工用電源装置である。同図において、図５に示す従来技術のアーク加工用電源装置の電気接続図と同一符号の構成物は、同一動作を行うので説明は省略し、符号の相違する構成物についてのみ説明する。
【００２２】
溶接条件変化回路ＣＷは、起動信号Ｔｓ（外部からの加工開始信号）及び出力電流設定信号Ｉｒの値である溶接条件が変化したときに短期間のパルスの溶接条件変化信号Ｃｗを出力する。
【００２３】
出力制御監視回路ＳＷは、図２に示す第1のパルス期間検出回路ＦＦ１、第２のパルス期間検出回路ＦＦ２、第３のパルス期間検出回路ＦＦ３、第４のパルス期間検出回路ＦＦ４、第１の単安定マルチバイブレータ回路ＭＭ１、第２の単安定マルチバイブレータ回路ＭＭ２、第３の単安定マルチバイブレータ回路ＭＭ３、第４の単安定マルチバイブレータ回路ＭＭ４、第１のパルス期間比較回路ＰＴ１、第２のパルス期間比較回路ＰＴ２、第３のパルス期間比較回路ＰＴ３、第４のパルス期間比較回路ＰＴ４、及びＯＲ論理回路ＯＲによって形成されている。
【００２４】
第1のパルス期間検出回路ＦＦ１は、第１の出力制御信号Ｓｃ１のアップエッジで第1のパルス期間検出信号Ｆｆ１をＨｉｇｈレベルにして出力し、次のアップエッジでＬｏｗレベルにして、第１の出力制御信号Ｓｃ１のパルス期間を検出する。そして、下記に示す第1の監視信号Ｍｍ１の監視時間Ｔ２が終了するまで次回のパルス期間の検出を禁止する。第２のパルス期間検出回路ＦＦ２は、第２の出力制御信号Ｓｃ２のアップエッジで第２のパルス期間検出信号Ｆｆ２をＨｉｇｈレベルにして出力し、次のアップエッジでＬｏｗレベルにして、第２の出力制御信号Ｓｃ２のパルス期間を検出する。そして、下記に示す第２の監視信号Ｍｍ２の監視時間Ｔ２が終了するまで次回のパルス期間の検出を禁止する。また、第３のパルス期間検出回路ＦＦ３及び第４のパルス期間検出回路ＦＦ４も上記と同一動作を行う。
【００２５】
第１の単安定マルチバイブレータ回路ＭＭ１は、第1のパルス期間検出信号Ｆｆ１のアップエッジに応じて予め定めた監視時間Ｔ２の第1の監視信号Ｍｍ１を出力する。第２の単安定マルチバイブレータ回路ＭＭ２は、第２のパルス期間検出信号Ｆｆ２のアップエッジに応じて監視時間Ｔ２の第２の監視信号Ｍｍ２を出力する。また、第３の単安定マルチバイブレータ回路ＭＭ３及び第４の単安定マルチバイブレータ回路ＭＭ４も上記と同一動作を行う。
【００２６】
図２に示す第1のパルス期間比較回路ＰＴ１は、第1のパルス期間検出信号Ｆｆ１のパルス期間と第1の監視信号Ｍｍ１の監視時間Ｔ２とを比較し、第1のパルス期間検出信号Ｆｆ１のパルス期間が第1の監視信号Ｍｍ１の監視時間Ｔ２より長いときに、第１の出力制御信号Ｓｃ１のパルス波形に断続的な歯抜けが発生したと判断して、第1のパルス期間比較信号Ｐｔ１をＨｉｇｈレベルにして出力する。第２のパルス期間比較回路ＰＴ２は、第２のパルス期間検出信号Ｆｆ２のパルス期間と第２の監視信号Ｍｍ２の監視時間Ｔ２とを比較し、第２のパルス期間検出信号Ｆｆ２のパルス期間が第２の監視信号Ｍｍ２の監視時間Ｔ２より長いときに、第２の出力制御信号Ｓｃ２のパルス波形に歯抜けが発生したと判断して、第２のパルス期間比較信号Ｐｔ２をＨｉｇｈレベルにして出力する。この状態において、溶接条件監視信号Ｃｗが入力されると第1のパルス期間比較信号Ｐｔ１及び第２のパルス期間比較信号Ｐｔ２はＬｏｗレベルになり、再び第1のパルス期間検出信号Ｆｆ１及び第２のパルス期間比較信号Ｐｔ２のパルス期間と監視時間Ｔ２との比較を再開する。また、第３のパルス期間比較回路ＰＴ３及び第４パルス期間比較回路ＰＴ４も上記と同一動作を行う。
【００２７】
ＯＲ論理回路ＯＲは第1のパルス期間比較信号Ｐｔ１、第２のパルス期間比較信号Ｐｔ２、第３のパルス期間比較信号Ｐｔ３及び第４のパルス期間比較信号Ｐｔ４のＯＲ論理を行って出力制御監視信号Ｓｗとして出力する。
【００２８】
インバータ駆動禁止回路ＳＤＣは、出力制御監視信号ＳＷが入力されている間は第２のインバータ駆動回路ＳＤ２に第３の出力制御信号Ｓｃ３及び第４の出力制御信号Ｓｃ４を入力するのを禁止する。
【００２９】
出力電流増幅回路ＯＰは、出力制御監視信号Ｓｗが入力されている期間のみ出力電流設定値Ｉｒを予め定めた値に増幅して出力電流増幅信号Ｏｐとして出力制御回路ＳＣに入力する。
【００３０】
図３は、本発明の実施の形態の出力制御信号のパルス波形に断続的に歯抜け状態が発生したときの動作を説明する波形タイミング図である。
図３において、同図（Ａ）は、第2の出力電流検出信号Ｉｄ２を示し、同図（Ｂ）は、第１の出力電流検出信号Ｉｄ１を示し、同図（Ｃ）は、出力電流設定信号Ｉｒを示し、同図（Ｄ）は、溶接条件変化信号Ｃｗの波形を示し、同図（Ｅ）は、出力電流増幅信号Ｏｐの波形を示し、同図（Ｆ）は、第１の出力制御信号Ｓｃ１を示し、同図（Ｇ）の波形は第２の出力制御信号Ｓｃ２を示す。同図（Ｈ）の波形は第1のパルス期間検出信号Ｆｆ１を示し、同図（Ｉ）の波形は第1の監視信号Ｍｍ１を示し、同図（Ｊ）の波形は第1のパルス期間比較信号Ｐｔ１を示し、同図（Ｋ）の波形は第２のパルス期間検出信号Ｆｆ２を示し、同図（Ｌ）の波形は第２の監視信号Ｍｍ２を示し、同図（Ｍ）の波形は第２のパルス期間比較信号Ｐｔ２を示し、同図（Ｎ）の波形は出力制御監視信号Ｓｗを示す。同図（Ｏ）の波形は第１スイッチング素子駆動信号Ｔｒ１及び第４スイッチング素子駆動信号Ｔｒ４を示し、同図（Ｐ）の波形は第２スイッチング素子駆動信号Ｔｒ２及び第３スイッチング素子駆動信号Ｔｒ３を示し、同図（Ｑ）の波形は第５スイッチング素子駆動信号Ｔｒ５及び第８スイッチング素子駆動信号Ｔｒ８を示し、同図（Ｒ）の波形は第６スイッチング素子駆動信号Ｔｒ６及び第７スイッチング素子駆動信号Ｔｒ７を示す。
【００３１】
つぎに、図３の波形タイミング図を用いて本発明の動作を説明する。
図１に示す、起動スイッチＴＳから起動信号Ｔｓが出力されると出力制御回路ＳＣは、動作を開始し出力電流設定値Ｉｒと第1の出力電流検出信号Ｉｄ１とを比較演算して第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２を生成して出力し、出力電流設定値Ｉｒと第２の出力電流検出信号Ｉｄ２の値とを比較演算して第３の出力制御信号Ｓｃ３及び第４の出力制御信号Ｓｃ４を生成して出力する。また、上記の説明より、第３の出力制御信号Ｓｃ３は第１の出力制御信号Ｓｃ１と、第４の出力制御信号Ｓｃ４は第２の出力制御信号Ｓｃ２と同一動作を行なうので、、第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２の動作を代表例として説明する。
【００３２】
図３に示す時刻ｔ＝ｔ１において、同図（Ｄ）に示す溶接条件変化信号Ｃｗが第1のパルス期間比較回路ＰＴ１及び第２のパルス期間比較回路ＰＴ２、並びに第３のパルス期間比較回路ＰＴ３及び第４のパルス期間比較回路ＰＴ４に入力されると、上記２つの比較回路は初期化され、出力信号はＬｏｗレベルになる。
【００３３】
時刻ｔ＝ｔ２において、第1のパルス期間検出回路ＦＦ１は、図３（Ｆ）に示す第１の出力制御信号Ｓｃ１のアップエッジで同図（Ｈ）に示す第1のパルス期間検出信号Ｆｆ１がＨｉｇｈレベルになり、時刻ｔ＝ｔ４において、第１の出力制御信号Ｓｃ１が歯抜け状態のためパルス波形が出力されず、時刻ｔ＝ｔ７に示すパルス波形のアップエッジで第1のパルス期間検出信号Ｆｆ１をＬｏｗレベルにする。このとき、第１の出力制御信号Ｓｃ１のパルス波形に歯抜けが発生したときのパルス期間Ｔ３が検出される。
【００３４】
時刻ｔ＝ｔ３において、第２のパルス期間検出回路ＦＦ２は、図３（Ｇ）に示す第２の出力制御信号Ｓｃ２のアップエッジで、同図（Ｋ）に示す第２のパルス期間検出信号Ｆｆ２がＨｉｇｈレベルになり、時刻ｔ＝ｔ５に示す第２の出力制御信号Ｓｃ２のアップエッジで第２のパルス期間検出信号Ｆｆ２をＬｏｗレベルにする。このとき、第２の出力制御信号Ｓｃ２のパルス期間Ｔ４が検出される。
【００３５】
図２に示す第1のパルス期間比較回路ＰＴ１は、図３（Ｈ）に示す第1のパルス期間検出信号Ｆｆ１のパルス期間Ｔ３と同図（Ｉ）に示す第1の監視信号Ｍｍ１の監視時間Ｔ２とを比較し、第1のパルス期間検出信号Ｆｆ１のパルス期間Ｔ３が第1の監視信号Ｍｍ１の監視時間Ｔ２より長いときに、第1の出力制御信号Ｓｃ１に歯抜けが発生したと判断し、時刻ｔ＝ｔ７において、第1のパルス期間比較信号Ｐｔ１をＨｉｇｈレベルにして出力し、図３（Ｄ）に示す溶接条件監視信号Ｃｗが入力されるまで、監視を中断し第1のパルス期間比較信号Ｐｔ１のＨｉｇｈレベルを維持する。
【００３６】
時刻ｔ＝ｔ７において、ＯＲ論理回路ＯＲは、図３（Ｊ）に示す第1のパルス期間比較信号Ｐｔ１のＨｉｇｈレベルと同図（Ｍ）に示す第２のパルス期間比較信号Ｐｔ２のＬｏｗレベルと図示省略の第３のパルス期間比較信号Ｐｔ３のＨｉｇｈレベルと第４のパルス期間比較信号Ｐｔ４のＬｏｗレベルとのＯＲ論理を行って、同図（Ｎ）に示す出力制御監視信号ＳｗをＨｉｇｈレベルにして出力する。
【００３７】
図１に示すインバータ駆動禁止回路ＳＤＣは、図３に示す時刻ｔ＝ｔ７において、出力制御監視信号ＳｗがＨｉｇｈレベルになると、第３の出力制御信号Ｓｃ３及び第４の出力制御信号Ｓｃ４を第２のインバータ駆動回路ＳＤ２に入力するのを禁止し、図３（Ｑ）に示す第５スイッチング素子駆動信号Ｔｒ５及び第８スイッチング素子駆動信号Ｔｒ８の出力を停止すると共に、図３（Ｒ）に示す第６スイッチング素子駆動信号Ｔｒ６及び第７スイッチング素子駆動信号Ｔｒ７の出力も停止する。また、時刻ｔ＝ｔ７において、出力電流増幅回路ＯＰに出力制御監視信号Ｓｗが入力されると出力電流設定値Ｉｒを、同図（Ｅ）に示す出力電流増幅信号Ｏｐを倍増して出力制御回路ＳＣに入力する。このとき、出力電流増幅信号Ｏｐの倍増に応じて第１の出力電流検出信号Ｉｄ１の値も倍増する。
【００３８】
図２に示す第２のパルス期間比較回路ＰＴ２は、時刻ｔ＝ｔ８において、図３（Ｋ）に示す第２のパルス期間検出信号Ｆｆ２のパルス期間Ｔ４と第２の監視信号Ｍｍ２の監視時間Ｔ２とを比較し、第２のパルス期間検出信号Ｆｆ２のパルス期間Ｔ４が監視時間Ｔ２より短いために、第２のパルス期間比較信号Ｐｔ２はＬｏｗレベルになる。そして、ＯＲ論理回路ＯＲは、時刻ｔ＝ｔ８において、図３（Ｋ）に示す第1のパルス期間比較信号Ｐｔ１のＨｉｇｈレベルと同図（Ｍ）に示す第２のパルス期間比較信号Ｐｔ２のＬｏｗレベルと図示省略の第３のパルス期間比較信号Ｐｔ３のＨｉｇｈレベルと第４のパルス期間比較信号Ｐｔ４のＬｏｗレベルとのＯＲ論理を再度行い、同図（Ｎ）に示す出力制御監視信号ＳｗのＨｉｇｈレベルを維持する。
【００３９】
続いて、出力電流設定値Ｉｒの設定を変更して増加させると、溶接条件変化回路ＣＷは、図３（Ｃ）に示す出力電流設定信号Ｉｒが変化したと判別して、時刻ｔ＝ｔ９において、同図（Ｄ）に示す溶接条件変化信号Ｃｗが第1のパルス期間比較回路ＰＴ１及び第２のパルス期間比較回路ＰＴ２、並びに第３のパルス期間比較回路ＰＴ３及び第４のパルス期間比較回路ＰＴ４に入力されると、この４つの比較回路の出力はＬｏｗレベルになる。
【００４０】
時刻ｔ＝ｔ９において、図２に示すＯＲ論理回路ＯＲは、図３（Ｊ）に示す第1のパルス期間比較信号Ｐｔ１のＬｏｗレベルと同図（Ｍ）に示す第２のパルス期間比較信号Ｐｔ２のＬｏｗレベルとのＯＲ論理を行い、同図（Ｎ）に示す出力制御監視信号ＳｗをＬｏｗレベルにする。
【００４１】
インバータ駆動禁止回路ＳＤＣは、時刻ｔ＝ｔ９において、出力制御監視信号ＳｗがＬｏｗレベルになると、禁止されていた第３の出力制御信号Ｓｃ３及び第４の出力制御信号Ｓｃ４を第２のインバータ駆動回路ＳＤ２に入力する。このとき、出力電流増幅回路ＯＰの増幅動作を停止し、設定変更された出力電流設定値Ｉｒを出力制御回路ＳＣに入力し、第1のインバータ回路と第2のインバータ回路との並列運転を再開する。そして、以後は上述と同一動作を繰り返す。
【００４２】
上述では、出力制御信号のパルス波形が単発で歯抜けが発生したときに第２のインバータ回路の駆動を停止するが、監視時間Ｔ２をより長くしてパルス波形の歯抜けが連続で発生したときに第２のインバータ回路の駆動を停止しても良い。
【００４３】
図４は、本発明の実施の形態の出力制御信号のパルス波形に歯抜け状態が発生しないときの動作を説明する波形タイミング図である。
【００４４】
図４に示す時刻ｔ＝ｔ１において、同図（Ｄ）に示す溶接条件監視信号Ｃｗが第1のパルス期間比較回路ＰＴ１及び第２のパルス期間比較回路ＰＴ２、並びに第３のパルス期間比較回路ＰＴ３及び第４のパルス期間比較回路ＰＴ４に入力されると、上記２つの比較回路は初期化され、出力信号はＬｏｗレベルになる。
【００４５】
時刻ｔ＝ｔ２において、第1のパルス期間検出回路ＦＦ１は、図４（Ｆ）に示す第１の出力制御信号Ｓｃ１のアップエッジで同図（Ｈ）に示す第1のパルス期間検出信号Ｆｆ１がＨｉｇｈレベルになり、ｔ＝ｔ４において、第１の出力制御信号Ｓｃ１のアップエッジで第1のパルス期間検出信号Ｆｆ１をＬｏｗレベルにする。このとき、第１の出力制御信号Ｓｃ１のパルス期間Ｔ４が検出される。
【００４６】
時刻ｔ＝ｔ３において、第２のパルス期間検出回路ＦＦ２は、図４（Ｇ）に示す第２の出力制御信号Ｓｃ２のアップエッジで、同図４（Ｋ）に示す第２のパルス期間検出信号Ｆｆ２がＨｉｇｈレベルになり、事項ｔ＝ｔ５において、第２の出力制御信号Ｓｃ２のアップエッジで第２のパルス期間検出信号Ｆｆ２をＬｏｗレベルにする。このとき、第２の出力制御信号Ｓｃ２のパルス期間Ｔ４が検出される。
【００４７】
第１のパルス期間比較回路ＰＴ１は、時刻ｔ＝ｔ６において、図４（Ｈ）に示す第1のパルス期間検出信号Ｆｆ１のパルス期間Ｔ４と第1の監視信号Ｍｍ１の監視時間Ｔ２とを比較し、第1のパルス期間検出信号Ｆｆ１のパルス期間Ｔ４が第1の監視信号Ｍｍ１の監視時間Ｔ２より短いために、同図（Ｊ）に示す第1のパルス期間比較信号Ｐｔ１はＬｏｗレベルになる。
【００４８】
時刻ｔ＝ｔ６において、ＯＲ論理回路ＯＲは図４（Ｊ）に示す第1のパルス期間比較信号Ｐｔ１のＬｏｗレベルと同図（Ｍ）に示す第２のパルス期間比較信号Ｐｔ２のＬｏｗレベルと図示省略の第３のパルス期間比較信号Ｐｔ３のＬｏｗレベルと第４のパルス期間比較信号Ｐｔ４のＬｏｗレベルとのＯＲ論理を行って、同図（Ｎ）に示す出力制御監視信号ＳｗのＬｏｗレベルを維持する。
【００４９】
インバータ駆動禁止回路ＳＤＣは、時刻ｔ＝ｔ６において、出力制御監視信号ＳｗがＬｏｗレベルのため、第３の出力制御信号Ｓｃ３及び第４の出力制御信号Ｓｃ４を第２のインバータ駆動回路ＳＤ２に入力し、第２のインバータ回路ＳＤ２の駆動を継続する。
【００５０】
第２のパルス期間比較回路ＰＴ２は、時刻ｔ＝ｔ８において、図４（Ｋ）に示す第２のパルス期間検出信号Ｆｆ２のパルス期間Ｔ４と第２の監視信号Ｍｍ２の監視時間Ｔ２とを比較し、第２のパルス期間検出信号Ｆｆ２のパルス期間Ｔ４が第２の監視信号Ｍｍ２の監視時間Ｔ２より短いために、同図（Ｍ）に示す第２のパルス期間比較信号Ｐｔ２はＬｏｗレベルにする。
【００５１】
続いて、時刻ｔ＝ｔ８において、ＯＲ論理回路ＯＲは図４（Ｊ）に示す第1のパルス期間比較信号Ｐｔ１のＬｏｗレベルと同図（Ｍ）に示す第２のパルス期間比較信号Ｐｔ２のＬｏｗレベルと図示省略の第３のパルス期間比較信号Ｐｔ３のＬｏｗｈレベルと第４のパルス期間比較信号Ｐｔ４のＬｏｗレベルとののＯＲ論理を行って、同図（Ｎ）に示す出力制御監視信号ＳｗのＬｏｗレベルを維持する。続いて、出力電流設定値Ｉｒの設定を変更して増加させると、溶接条件変化回路ＣＷは、同図（Ｃ）に示す出力電流設定信号Ｉｒが変化したと判別して、時刻ｔ＝ｔ９において、同図（Ｄ）に示す溶接条件変化信号Ｃｗが第1のパルス期間比較回路ＰＴ１及び第２のパルス期間比較回路ＰＴ２、並びに第３のパルス期間比較回路ＰＴ３及び第４のパルス期間比較回路ＰＴ４に入力されると、この４つの比較回路の出力はＬｏｗレベルになる。そして、以後は上述と同一動作を繰り返す。
【図面の簡単な説明】
【００５２】
【図１】本発明のアーク加工用電源装置の電気接続図である。
【図２】図１に示す出力制御監視回路の詳細図である。
【図３】本発明の実施の形態の出力制御信号のパルス波形に断続的に歯抜け状態が発            生したときの動作を説明する波形タイミング図である。
【図４】本発明の実施の形態の出力制御信号のパルス波形に歯抜け状態が発生しない            ときの動作を説明する波形タイミング図である。
【図５】従来技術のアーク加工用電源装置の電気接続図である。
【符号の説明】
【００５３】
Ｃ１        平滑コンデンサ
ＣＷ        溶接条件変化回路
Ｃｗ        溶接条件変化信号
ＤＲ１      １次整流回路
ＤＲ２      第１の２次整流回路
ＤＲ３      第２の２次整流回路
ＤＣＬ１    第１の直流リアクトル
ＤＣＬ２    第２の直流リアクトル
ＦＦ１      第1のパルス期間検出回路
Ｆｆ１      第1のパルス期間検出信号
ＦＦ２      第２のパルス期間検出回路
Ｆｆ２      第２のパルス期間検出信号
ＦＦ３      第３のパルス期間検出回路
Ｆｆ３      第３のパルス期間検出信号
ＦＦ４      第４のパルス期間検出回路
Ｆｆ４      第４のパルス期間検出信号
ＩＤ１      第１の出力電流検出回路
Ｉｄ１      第１の出力電流検出信号
ＩＤ２      第１の出力電流検出回路
Ｉｄ２      第２の出力電流検出信号
ＩＲ        出力電流設定回路
Ｉｒ        出力電流設定信号（出力電流設定値）
ＩＮＴ１    第１の主変圧器
ＩＮＴ２    第２の主変圧器
Ｍ          被加工物
ＭＭ１      第１の単安定マルチバイブレータ回路
Ｍｍ１      第1の監視信号
ＭＭ２      第２の単安定マルチバイブレータ回路
Ｍｍ２      第２の監視信号
ＭＭ３      第３の単安定マルチバイブレータ回路
Ｍｍ３      第３の監視信号
ＭＭ４      第４の単安定マルチバイブレータ回路
Ｍｍ４      第４の監視信号
ＯＰ        出力電流増幅回路
Ｏｐ        出力電流増幅信号
ＰＴ１      第１のパルス期間比較回路
Ｐｔ１      第1のパルス期間検出信号
ＰＴ２      第２のパルス期間比較回路
Ｐｔ２      第２のパルス期間検出信号
ＰＴ３      第３のパルス期間比較回路
Ｐｔ３      第３のパルス期間検出信号
ＰＴ４      第４のパルス期間比較回路
Ｐｔ４      第４のパルス期間検出信号
ＳＣ        出力制御回路
Ｓｃ１      第１の出力制御信号
Ｓｃ２      第２の出力制御信号
Ｓｃ３      第１の出力制御信号
Ｓｃ４      第２の出力制御信号
ＳＤ１      第１のインバータ駆動回路
ＳＤ２      第２のインバータ駆動回路
ＳＷ        出力制御監視回路
Ｓｗ        出力制御監視信号
ＳＤＣ      インバータ駆動禁止回路
ＴＨ        トーチ
ＴＳ        起動スイッチ
Ｔｓ        起動信号
ＴＲ１      第１のスイッチング素子
ＴＲ２      第２のスイッチング素子
ＴＲ３      第３のスイッチング素子
ＴＲ４      第４のスイッチング素子
ＴＲ５      第５のスイッチング素子
ＴＲ６      第６のスイッチング素子
ＴＲ７      第７のスイッチング素子
ＴＲ８      第８のスイッチング素子
Ｔｒ１      第１スイッチング素子駆動信号
Ｔｒ２      第２スイッチング素子駆動信号
Ｔｒ３      第３スイッチング素子駆動信号
Ｔｒ４      第４スイッチング素子駆動信号
Ｔｒ５      第５スイッチング素子駆動信号
Ｔｒ６      第６スイッチング素子駆動信号
Ｔｒ７      第７スイッチング素子駆動信号
Ｔｒ８      第８スイッチング素子駆動信号
【図１】
2008155253.tif 000003
【図２】
2008155253.tif 000004
【図３】
2008155253.tif 000005
【図４】
2008155253.tif 000006
【図５】
2008155253.tif 000007