(57)【要約】【課題】発熱量が大きな半導体チップを有する半導体装置の放熱性を向上させる。【解決手段】主面７ａと裏面７ｂを有する配線基板７と、配線基板７上に搭載され、かつシリコンから成るダミーチップ１と、シリコンから成るとともにダミーチップ１上に搭載され、かつ半導体素子及び表面電極が形成されているＶＲチップ２と、配線基板７上に搭載されたロジックチップ３と、配線基板７の裏面７ｂに設けられた複数の半田ボール９とを有しており、ＶＲチップ２は発熱量が大きな電源系チップであり、したがって、同じくシリコンから成るダミーチップ１と接合することで体積を増やして熱容量を増やし、その結果、熱抵抗を小さくして放熱効果を高めることができる。【選択図】図４
2008300390.tif 000002
【特許請求の範囲】
【請求項１】
主面と前記主面に対向する裏面を有する配線基板と、
前記配線基板の主面上に搭載され、シリコンから成るチップ構造体と、
前記チップ構造体上に搭載され、半導体素子及び表面電極が形成された半導体チップと、
前記配線基板の裏面に設けられた複数の外部端子とを有することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、前記半導体チップは、前記半導体装置の外部から供給された電源電圧の大きさを変圧する機能を有していることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置において、前記配線基板の主面上に、前記半導体チップによって変圧された電源電圧が供給されるロジックチップが搭載されており、前記配線基板上に前記半導体チップと前記ロジックチップが横に並んで配置されていることを特徴とする半導体装置。
【請求項４】
請求項１記載の半導体装置において、前記チップ構造体には、半導体素子及び表面電極が形成されていないことを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置において、前記配線基板の主面上に絶縁膜が形成され、前記チップ構造体は、前記絶縁膜上に搭載されていることを特徴とする半導体装置。
【請求項６】
請求項５記載の半導体装置において、前記配線基板の主面上に、導体から成る放熱パターンが形成されていることを特徴とする半導体装置。
【請求項７】
請求項６記載の半導体装置において、前記放熱パターンと前記チップ構造体の間に前記絶縁膜が配置されていることを特徴とする半導体装置。
【請求項８】
請求項５記載の半導体装置において、前記チップ構造体及び前記半導体チップは、ペースト状接着剤を介して搭載されていることを特徴とする半導体装置。
【請求項９】
請求項８記載の半導体装置において、前記配線基板の主面上の前記半導体チップの周囲に複数のボンディング電極が形成され、前記半導体チップと前記複数のボンディング電極との間の領域に前記絶縁膜を開口して形成したダム部が設けられていることを特徴とする半導体装置。
【請求項１０】
請求項１記載の半導体装置において、前記配線基板はコア材を有しており、前記コア材の表裏両面に配線層が形成された２層基板であることを特徴とする半導体装置。
【請求項１１】
請求項１０記載の半導体装置において、前記コア材はガラスエポキシ樹脂から成ることを特徴とする半導体装置。
【請求項１２】
請求項１記載の半導体装置において、前記チップ構造体は、その厚さ方向に交差する方向の面の大きさが、前記半導体チップの厚さ方向に交差する方向の面の大きさに比べて大きいことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、発熱量が大きな電源系の半導体チップを有する半導体装置の放熱性向上に関する。
【背景技術】
【０００２】
電子部品実装基板において、金属板によってパワー系素子の熱放出を行い、熱伝導不良層で金属板からの熱伝導を低減して絶縁基板の小型化を図る技術がある（例えば、特許文献１参照）。
【０００３】
また、金属板（支持体）上に半導体チップが搭載されたＱＦＰ構造が開示されている（例えば、特許文献２参照）。
【特許文献１】特開平８−２７９６６４号公報（図１）
【特許文献２】特開２００４−１５８８７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
例えば、電子機器の液晶などを制御する電子回路には、信号処理を行うロジックチップ（制御用チップ）と、このロジックチップを駆動するための電源電圧等を制御する電圧変換用の半導体チップ（Voltage Regulator-チップ：以降、ＶＲチップともいう）が、それぞれ別の半導体装置（半導体パッケージ）として組み立てられて実装基板に搭載されている。
【０００５】
ところが、別の半導体装置で製造していると、実装基板の実装面積が大きくなるため、製品の小型化に対応できない。
【０００６】
製品の小型化を実現する方法としては、ＶＲチップがもつ機能と、ロジックチップがもつ機能とを備えた半導体チップを製造することが考えられる。
【０００７】
しかしながら、異なる機能を１チップ化する場合、それぞれの素子を異なったプロセスで製造するため、チップ単価が高くなることが問題である。また、１チップ化では、半導体チップの組み合わせの自由度が低減する。さらに、半導体装置（パッケージ）の歩留りが低下する。すなわち、１チップ化では、いずれか一方の素子の製造プロセスが不良となると、パッケージ全体が不良となってしまうため、半導体装置の歩留りが低下するという問題が起こる。
【０００８】
そこで、近年では、製品の小型化を実現するために、例えば、前記特許文献１に示すように、１つの配線基板上にＶＲチップとロジックチップを搭載するＳＩＰ（System In Package）が提案されている。
【０００９】
しかしながら、ＶＲチップは、外部から供給される高電源電圧をロジックチップの動作用に電圧変換を行うため、ＶＲチップからの発熱量が大きい。そのため、このような発熱量が大きなＶＲチップとロジックチップを１つの半導体装置で構成すると、以下のような問題が生じることが分かった。
【００１０】
外部機器との信号の入出力を行うロジックチップは、高温化に晒されると信号処理を安定して行うことができず、動作しなくなり易い。そのため、発熱量の大きいＶＲチップと信号処理を行うロジックチップを１つの半導体装置で構成するためには、ＶＲチップの放熱性を向上させることが必要である。
【００１１】
放熱性を向上できる半導体装置としては、例えば、前記特許文献２（特開２００４−１５８８７５号公報）に示すような、半導体チップを金属板上に搭載するＱＦＰ（Quad Flat Package)構造が考えられる。しかしながら、外部機器と信号処理を行うロジックチップは、外部端子数も相対的に多い（例えば、２２０ピン）ため、ＱＦＰ構造とすると、パッケージの外形サイズが配線基板上に搭載する構造に比べて大きくなるという問題が生じる。
【００１２】
そこで、前記特許文献１（特開平８−２７９６６４号公報）に開示されたような、金属板上にＶＲチップを搭載して、放熱性を向上させる技術が考えられる。
【００１３】
しかしながら、金属板（アルミニウム板や銅板）とモールド樹脂の密着性は相対的に低いため、後の工程において半導体チップを封止するモールド樹脂と金属板との間で剥離不良が起こることが問題である。
【００１４】
さらに、シリコンチップから成るＶＲチップと金属板との熱膨張係数が異なるため、例えば、製造された半導体装置を実装基板に搭載する際のリフロー熱の影響で、ＶＲチップと金属板との間で剥離不良が起こることが問題である。放熱目的のための金属板からＶＲチップが剥離してしまうと、効率良くＶＲチップから発生する熱を放熱させることが困難である。
【００１５】
本発明の目的は、発熱量が大きな半導体チップを有する半導体装置において放熱性を向上させることができる技術を提供することにある。
【００１６】
また、本発明の他の目的は、発熱量が大きな半導体チップを有する半導体装置においてパッケージサイズを低減することができる技術を提供することにある。
【００１７】
また、本発明の他の目的は、発熱量が大きな半導体チップを有する半導体装置において歩留りを向上させることができる技術を提供することにある。
【００１８】
また、本発明の他の目的は、発熱量が大きな半導体チップを有する半導体装置において低コスト化を図ることができる技術を提供することにある。
【００１９】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００２０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００２１】
すなわち、本発明は、主面と前記主面に対向する裏面を有する配線基板と、前記配線基板の主面上に搭載され、シリコンから成るチップ構造体と、前記チップ構造体上に搭載され、半導体素子及び表面電極が形成された半導体チップと、前記配線基板の裏面に設けられた複数の外部端子とを有するものである。
【発明の効果】
【００２２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００２３】
配線基板上において、シリコンから成るチップ構造体上に発熱量が大きな半導体チップを搭載したことにより、半導体チップの熱抵抗を下げることができ、その結果、発熱量が大きな半導体チップを有する半導体装置の放熱性を向上させることができる。
【００２４】
また、発熱量が大きな半導体チップがＶＲチップであり、このＶＲチップとロジックチップを配線基板上に搭載することで、リードフレームタイプのパッケージに比較してパッケージサイズを低減することができる。
【００２５】
また、発熱量が大きな半導体チップがＶＲチップであり、このＶＲチップとロジックチップを配線基板上に搭載して１パッケージ化することにより、１チップ化に比較して半導体装置の歩留りを向上させることができる。
【００２６】
さらに、１チップ化に比較して半導体装置の低コスト化を図ることができる。
【発明を実施するための最良の形態】
【００２７】
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
【００２８】
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
【００２９】
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
【００３０】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００３１】
（実施の形態）
図１は本発明の実施の形態の半導体装置の構造の一例を封止体を透過して示す平面図、図２は図１のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図３は図１のＢ−Ｂ線に沿って切断した構造の一例を示す断面図、図４は図１のＣ−Ｃ線に沿って切断した構造の一例を示す断面図、図５は図１に示す半導体装置の回路構成の一例を示す回路ブロック図である。また、図６は図１の半導体装置に搭載される配線基板の主面の配線パターンの一例を示す平面図、図７は図６に示す配線基板の主面における絶縁膜（ソルダレジスト）の開口部の一例を示す平面図、図８は図１に示す半導体装置におけるチップ下部の構造の一例を示す拡大部分断面図である。さらに、図９は図１に示す半導体装置の組み立てにおけるダイボンディング工程の一例を示す製造プロセスフロー図、図１０は図１に示す半導体装置の組み立てにおけるワイヤボンディング工程〜個片化工程の一例を示す製造プロセスフロー図である。また、図１１は本発明の実施の形態の変形例の半導体装置の構造を封止体を透過して示す平面図、図１２は図１１のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【００３２】
図１〜図４に示す本実施の形態の半導体装置は、発熱量が大きな電源系チップを含む複数の半導体チップを有するものであり、かつ複数の半導体チップが１つの配線基板上に搭載された、所謂、１パッケージ化されたものである。本実施の形態では、このような半導体装置の一例として、信号処理を行う半導体チップ（第１半導体チップ、ロジックチップ、制御用チップ）と、この半導体チップを駆動するための電源電圧等を制御する電源電圧変換用の半導体チップ（第２半導体チップ、ＶＲチップ）が１つの配線基板上に搭載されたＳＩＰ（System In Package)８を取り上げて説明する。なお、図１においては、ＶＲチップ２やロジックチップ３と配線基板７とを電気的に接続するワイヤ５については、代表的なワイヤ５のみを表示しており、代表的なワイヤ５以外の他のワイヤ５については、その表示を省略している。
【００３３】
ＳＩＰ８の構成について説明すると、主面７ａと裏面７ｂを有する配線基板７と、配線基板７上に搭載され、かつシリコンから成るとともに半導体素子及び表面電極が形成されていないダミーチップ（チップ構造体）１と、ダミーチップ１上に搭載され、ダミーチップと同じ材料であるシリコンから成り、かつ半導体素子及び表面電極が形成されている半導体チップであるＶＲ( Voltage Regulator)チップ２と、配線基板７の裏面７ｂに設けられた複数の外部端子とを有している。
【００３４】
図２に示すように、配線基板７において主面７ａと裏面７ｂは対向しており、ダミーチップ１は主面７ａ上にペースト状接着剤４を介して搭載され、さらにＶＲチップ２はダミーチップ１上に同じくペースト状接着剤４を介して搭載されている。すなわち、ＶＲチップ２はペースト状接着剤４を介してダミーチップ１上に積層されている。ここで、ペースト状接着剤４は、ＶＲチップ２から発生する熱を効率良くダミーチップ１に伝搬させるために、例えばＡｇ粒子を含むような導電性の接着剤を使用している。
【００３５】
なお、ＶＲチップ２はダミーチップ１と同じ材料であるシリコンから成り、かつ発熱量が大きな電源系チップであり、したがって、同じくシリコンから成るダミーチップ１と積層状態で接合することで体積を増やして熱容量を増やし、これによって熱抵抗を小さくして放熱効果を高めている。
【００３６】
また、ＶＲチップ２は、その主面２ａ側に半導体素子及び表面電極であるパッド２ｃが形成されており、配線基板７とワイヤ接続によって電気的に接続されるため、その主面２ａが上方を向いた状態で配置され、かつ裏面２ｂがペースト状接着剤４を介してダミーチップ１と接合されている。
【００３７】
なお、ＶＲチップ２は、ＳＩＰ８の外部から供給された電源電圧の大きさを変圧する機能を有しているチップである。
【００３８】
また、シリコンから成るチップ構造体であるダミーチップ１は、所謂シリコンチップであるが、半導体素子やワイヤボンディング用の表面電極等が形成されていない。すなわち、チップ外部との電気的信号のやり取りもなく、単にその上に搭載されるＶＲチップ２の放熱効果を高めるためにＶＲチップ２の下部に配置されている。
【００３９】
その際、ダミーチップ１は、図１及び図２に示すように、その厚さ方向に交差する方向の主面１ａの大きさが、ＶＲチップ２の厚さ方向に交差する方向の主面２ａの大きさに比べて大きい。すなわち、ダミーチップ１は、その上のＶＲチップ２の熱容量を増加させるためのものであるので、可能な限り体積が大きい方が好ましい。しかしながら、厚さを厚くするとＳＩＰ８のパッケージ高さも高くなってしまうため、したがって、主面１ａをなるべく大きくして厚さが薄くても体積が大きくなるような形状とすることが好ましい。
【００４０】
なお、本実施の形態のＳＩＰ８には、その配線基板７の主面７ａ上に、ＶＲチップ２によって変圧された電源電圧によって駆動されるロジックチップ３がさらに搭載されている。詳細には、図１及び図４に示すように、配線基板７上にＶＲチップ２とロジックチップ３が略横に並んで配置されている。ロジックチップ３は、ＳＩＰ８の外部と信号系のデータのやり取り（入出力）を行うものであり、ダミーチップ１やＶＲチップ２と同様に、ペースト状接着剤４を介して配線基板７の主面７ａ上に搭載されている。ここで、ペースト状接着剤４は、ＶＲチップ２から発生する熱を効率良くダミーチップ１に伝搬させるために、例えばＡｇ粒子を含むような導電性の接着剤を使用している。
【００４１】
また、ロジックチップ３は、多ピンであるため、図１及び図３に示すように、細長い形状となっており、配線基板７の主面７ａの略中央部にペースト状接着剤４を介して搭載されている。
【００４２】
さらに、ロジックチップ３には、その主面３ａ側に半導体素子や表面電極であるパッド３ｃが形成されており、ＶＲチップ２と同様に配線基板７とワイヤ接続によって電気的に接続されるため、図３及び図４に示すように、その主面３ａが上方を向いて配置され、裏面３ｂがペースト状接着剤４を介して配線基板７の主面７ａと接合されている。
【００４３】
なお、ＶＲチップ２及びロジックチップ３は、それぞれのパッド２ｃ，３ｃが金線等のワイヤ５によって配線基板７の主面７ａ上の図１及び図８に示すボンディング電極７ｃと電気的に接続されている。
【００４４】
また、図２〜図４に示すように、配線基板７上において、ダミーチップ１、ＶＲチップ２、ロジックチップ３及び複数のワイヤ５は、封止用樹脂によって形成された封止体６によって樹脂封止されている。
【００４５】
さらに、配線基板７の裏面７ｂには、図８に示すように複数のランド７ｇが露出して設けられており、外部端子である半田ボール９が各ランド７ｇに接合されている。
【００４６】
次に、本実施の形態のＳＩＰ８の回路動作の概略について説明する。
【００４７】
図５に示すように、外部から供給された電源電圧は、まずＶＲチップ２に入る。その後、ＶＲチップ２に入った、例えば、３．０〜３．６Ｖの電源電圧をＶＲチップ２で１．８Ｖに変換し、この１．８Ｖの電源電圧がロジックチップ３に入る。ロジックチップ３では、ＶＲチップ２によって変換されて供給された１．８Ｖの電源電圧により外部との信号系のデータのやり取りを行う。
【００４８】
このようにＳＩＰ８では、ＶＲチップ２は、外部から供給された電源電圧をロジックチップ３に対応する電圧値まで変換（小さく）してロジックチップ３に供給し、ロジックチップ３を動作させるものである。したがって、ＶＲチップ２には、例えば、約３．６Ｖの電源電圧が供給されるため、発熱量が大きい。そこで、発熱量が大きなＶＲチップ２の放熱をどのように行うか工夫が必要となる。
【００４９】
本実施の形態のＳＩＰ８では、ＶＲチップ２の放熱手段として、先に述べたように、シリコンから成るダミーチップ１上にペースト状接着剤４を介してＶＲチップ２を搭載し、これにより、放熱対策を図っている。
【００５０】
すなわち、ＶＲチップ２は、同じくシリコンから成るダミーチップ１と積層状態で接合することで体積を増やして熱容量を増やし、その結果、熱抵抗を小さくして放熱効果を高めることができる。
【００５１】
次に、図６に示すように、配線基板７の主面７ａ上には、その中央部のチップ搭載領域（ダミーチップ１とロジックチップ３のチップ搭載領域）に、導体から成るベタパターン（広面積導体パターン）である放熱パターン７ｆが形成されており、図１に示すように、この放熱パターン７ｆ上にダミーチップ１及びロジックチップ３が搭載されている。
【００５２】
したがって、ＶＲチップ２から発せられた熱はまずダミーチップ１に伝わるとともに、さらにダミーチップ１を介して放熱パターン７ｆにも伝わって放散させることができ、ＶＲチップ２の放熱効果をさらに高めることができる。なお、放熱パターン７ｆは、例えば、引き出し配線７ｉ等と同様の銅パターンから成るものであることが好ましい。
【００５３】
ここで、本実施の形態のＳＩＰ８に組み込まれる配線基板７の構造について説明する。配線基板７は、図８に示すようにコア材７ｊを有しており、コア材７ｊの表裏両面に配線層７ｋが形成された２層基板である。すなわち、コア材７ｊの表面側には、ベタパターンである放熱パターン７ｆや複数のボンディング電極７ｃあるいは引き出し配線７ｉ等を含む配線層７ｋが形成されている。複数のボンディング電極７ｃは、図６及び図７に示すように細長い放熱パターン７ｆの幅方向の両側に並んで配置されている。
【００５４】
一方、図８に示すように、コア材７ｊの裏面側には、複数のランド７ｇや引き出し配線７ｉ等を含む配線層７ｋが形成されている。なお、コア材７ｊは、例えば、ガラスエポキシ樹脂等から成る。
【００５５】
また、表面側の配線と裏面側の配線は、これらに対応するスルーホール配線７ｈを介して電気的に接続されている。すなわち、図６及び図８に示すように、各ボンディング電極７ｃは、引き出し配線７ｉ及びスルーホール配線７ｈを介して裏面側のランド７ｇに電気的に接続されている。
【００５６】
したがって、ＶＲチップ２のパッド２ｃやロジックチップ３のパッド３ｃは、ワイヤ５、ボンディング電極７ｃ、引き出し配線７ｉ、スルーホール配線７ｈ及びランド７ｇを介してそれぞれに対応する半田ボール９に電気的に接続されている。
【００５７】
また、配線基板７の表裏両面それぞれの最上層には絶縁膜７ｄが形成されている。絶縁膜７ｄは、例えばソルダレジスト膜である。図７及び図８に示すように、表裏両面の絶縁膜７ｄには、複数の開口部７ｅが形成され、これら開口部７ｅには主面７ａ側ではボンディング電極７ｃが露出し、一方、裏面７ｂ側ではランド７ｇが露出している。
【００５８】
なお、ＳＩＰ８では、配線基板７の表面（主面７ａ）の最上層には絶縁膜７ｄが形成されているため、図８に示すように、ダミーチップ１は絶縁膜７ｄ上にペースト状接着剤４を介して搭載されている。言い換えると、放熱パターン７ｆとダミーチップ１の間に絶縁膜７ｄが配置されている。
【００５９】
また、図７及び図８に示すように、配線基板７の主面７ａ上のＶＲチップ２を載せたダミーチップ１の周囲に複数のボンディング電極７ｃが形成され、さらに、ダミーチップ１及びＶＲチップ２と、複数のボンディング電極７ｃとの間の領域に絶縁膜７ｄを開口して形成した凹状のダム部７ｍがコの字形状に設けられている。このダム部７ｍは、ダイボンド剤であるペースト状接着剤４の外側への流出を防ぐものである。
【００６０】
すなわち、ダミーチップ１の搭載を行った際に、ダミーチップ１の脇からはみ出て流出したペースト状接着剤４を、絶縁膜７ｄを開口して形成されたダム部７ｍに落とし込み、ペースト状接着剤４のボンディング電極７ｃへの流れ出しを防ぎ、ボンディング電極７ｃがペースト状接着剤４によって汚れることを阻止できる。
【００６１】
また、ダム部７ｍは、ロジックチップ３とその周囲のボンディング電極７ｃとの間の領域にもコの字形状に形成されている。これにより、ロジックチップ３の搭載を行った際には、ダミーチップ１の場合と同様に、ロジックチップ３の脇からはみ出て流出したペースト状接着剤４をダム部７ｍに落とし込み、ペースト状接着剤４のボンディング電極７ｃへの流れ出しを防ぎ、ボンディング電極７ｃがペースト状接着剤４によって汚れることを阻止できる。
【００６２】
本実施の形態のＳＩＰ８は、発熱量が大きなＶＲチップ２を有するものであり、したがって、ＶＲチップ２の放熱性を向上させなければならない。そこで、ＶＲチップ２を搭載したダミーチップ１の下部にベタパターンである放熱パターン７ｆが形成されているのであるから、本来、放熱パターン７ｆ上に絶縁膜７ｄを介さずにダミーチップ１を直接搭載した方が放熱的により有効であることは言うまでもない。
【００６３】
ところが、絶縁膜７ｄを介さずダミーチップ１を導電性の接着剤を用いて配線基板７へ搭載した場合、ペースト状接着剤４を介して異なるスルーホール同士が電気的に導通してしまうという問題が発生するため、敢えて放熱効果を多少低下させてまでも、ダミーチップ１を絶縁膜７ｄ上に搭載している。
【００６４】
ダミーチップ１は、放熱性を考慮してＶＲチップ２よりも主面１ａのサイズが大きい。そのため、図７に示すように配線基板７の主面７ａ上においてダミーチップ１の端部とボンディング電極７ｃとの距離が短くなる。ダミーチップ１はペースト状接着剤４を介して搭載されるため、ペースト状接着剤４が流出し易く、ブリード不良が発生し易くなり、したがって、ペースト状接着剤４の流出防止用のダム部７ｍが必要となる。
【００６５】
次に、本実施の形態のＳＩＰ８の製造方法について、図９及び図１０の製造プロセスフロー図に沿って説明する。
【００６６】
まず、図９のステップＳ１に示すダイボンディングを行う。ここでは、配線基板７の主面７ａ上にペースト状接着剤４を介してロジックチップ３を搭載する。
【００６７】
その際、ロジックチップ３の脇からはみ出て流出したペースト状接着剤４は、絶縁膜７ｄを開口して形成されたダム部７ｍに落とし込まれ、その結果、ペースト状接着剤４のボンディング電極７ｃへの流れ出しを防ぐことができる。
【００６８】
その後、ステップＳ２に示すダミーチップボンディングを行う。ここでは配線基板７の主面７ａ上のロジックチップ３の横に、ペースト状接着剤４を介してダミーチップ１を搭載する。
【００６９】
その際、ダミーチップ１の脇からはみ出て流出したペースト状接着剤４は、絶縁膜７ｄのダム部７ｍに落とし込まれ、その結果、ペースト状接着剤４のボンディング電極７ｃへの流れ出しを防ぐことができる。
【００７０】
その後、ステップＳ３に示すＶＲチップボンディングを行う。ここでは配線基板７の主面７ａ上のダミーチップ１の主面１ａの上に、ペースト状接着剤４を介してＶＲチップ２を搭載する。すなわち、ダミーチップ１上にペースト状接着剤４を介してＶＲチップ２を積層する。
【００７１】
その後、図１０のステップＳ４に示すワイヤボンディングを行う。ここではロジックチップ３のパッド３ｃと配線基板７のボンディング電極７ｃ（図７参照）とをワイヤ５で電気的に接続するとともに、ＶＲチップ２のパッド２ｃと配線基板７のボンディング電極７ｃとをワイヤ５で電気的に接続する。
【００７２】
なお、ロジックチップ３のワイヤボンディングとＶＲチップ２のワイヤボンディングでは、どちらを先に行ってもよい。
【００７３】
その後、ステップＳ５に示す樹脂モールディングを行う。ここでは封止用樹脂を用いてトランスファーモールディング等によって樹脂成形を行い、配線基板７の主面７ａ上に封止体６を形成してロジックチップ３、ダミーチップ１、ＶＲチップ２及び複数のワイヤ５を樹脂封止する。
【００７４】
その後、ステップＳ６に示すボール搭載を行う。ここでは配線基板７の裏面７ｂに外部端子として複数の半田ボール９を接合する。
【００７５】
その後、ステップＳ７に示す個片化を行う。ここでは封止体６と配線基板７をいっしょに切断し、個片化してＳＩＰ８の組み立て完了となる。
【００７６】
本実施の形態の半導体装置によれば、発熱量が大きなＶＲチップ２を有するＳＩＰ８に組み込まれた配線基板７上において、シリコンから成るダミーチップ１上に発熱量が大きく、かつ同じくシリコンから成るＶＲチップ２を搭載したことにより、ＶＲチップ２の容積がダミーチップ１の分増加するため、ＶＲチップ２の熱抵抗を下げることができる。
【００７７】
これにより、発熱量が大きなＶＲチップ２を有するＳＩＰ８（半導体装置）の放熱性を向上させることができる。
【００７８】
また、発熱量が大きなＶＲチップ２を有し、さらにＶＲチップ２とともにロジックチップ３を搭載する場合に、ＶＲチップ２とロジックチップ３を配線基板７上に搭載することで、リードフレームタイプのパッケージではなく、基板タイプでＳＩＰ８（半導体装置）を実現できるため、ＳＩＰ８のパッケージサイズを低減することができる。
【００７９】
また、発熱量が大きなＶＲチップ２を有し、さらにＶＲチップ２とともにロジックチップ３を搭載する場合に、ＶＲチップ２とロジックチップ３を１パッケージ化構造とすることで、１チップ化に比較してＳＩＰ８（半導体装置）の歩留りを向上させることができる。
【００８０】
さらに、発熱量が大きなＶＲチップ２を有し、さらにＶＲチップ２とともにロジックチップ３を搭載する場合に、ＶＲチップ２とロジックチップ３を１パッケージ化構造とすることで、１チップ化に比較してＳＩＰ８（半導体装置）の低コスト化を図ることができる。
【００８１】
また、発熱量が大きなＶＲチップ２を有し、さらにＶＲチップ２とともにロジックチップ３を搭載する場合に、ＶＲチップ２とロジックチップ３を１パッケージ化構造とすることで、１チップ化ではないため、半導体チップの組み合わせの自由度を増やすことができる。
【００８２】
なお、シリコン等から成るダミーチップ１の代わりとして、銅板（Ｃｕ板）等の金属板を採用することも考えられるが、前記金属板（Ｃｕ板）の場合、封止用樹脂（モールド樹脂）との密着性がシリコンチップより悪いことから剥離不良が発生する。
【００８３】
さらに、前記金属板（Ｃｕ板）の場合、ＶＲチップ２（シリコンチップ）と熱膨張係数（α）が異なるため、前記同様、封止用樹脂との剥離が起き易い。
【００８４】
したがって、本実施の形態のＳＩＰ８のように、ダミーチップ１をシリコンチップにすることで、ダミーチップ１がＶＲチップ２と同じ材料となるため、製造する上での条件を気にしなくて良い。さらに、ダミーチップ１の封止用樹脂（モールド樹脂）との密着性を確保できる。
【００８５】
すなわち、シリコンから成るダミーチップ１上に発熱量が大きなＶＲチップ２を搭載したことにより、ダミーチップ１とモールド樹脂の密着性は、銅板等の金属板とモールド樹脂の密着性より良好であるため、ダミーチップ１とモールド樹脂が剥離することを防止できる。
【００８６】
さらに、ダミーチップ１がシリコンから成るため、ダミーチップ１と発熱量が大きなＶＲチップ２とが同じ熱膨張係数（α）である。その結果、ダミーチップ１及びＶＲチップ２とモールド樹脂とが剥離することを防止できる。
【００８７】
次に、図１１および図１２に示す本実施の形態の変形例の半導体装置について説明する。
【００８８】
図１１に示す変形例の半導体装置は、図１に示す半導体装置（ＳＩＰ８）と同様のＳＩＰ１０であり、発熱量が大きな電源系チップを含む複数の半導体チップが１パッケージ化されたものである。
【００８９】
ＳＩＰ１０のＳＩＰ８との相違点は、配線基板７の主面７ａのチップ搭載領域にベタパターンである放熱パターン７ｆが設けられていないことであり、放熱パターン７ｆの代わりとして、小さな複数のダミーパターン７ｎが設けられている。
【００９０】
すなわち、ＳＩＰ１０の配線基板７の主面７ａのチップ搭載領域には、放熱パターン７ｆに比べて遥かに小さな複数のダミーパターン７ｎが設けられており、ＶＲチップ２から発せられた熱をダミーチップ１を介してダミーパターン７ｎに伝導して放熱を図るものである。
【００９１】
ＳＩＰ１０においてもＳＩＰ８と同様に、図１２に示すように、配線基板７上にダミーチップ１とロジックチップ３がそれぞれペースト状接着剤４を介して搭載され、さらにダミーチップ１上に発熱量が大きなＶＲチップ２がペースト状接着剤４を介して搭載されている。
【００９２】
なお、ＳＩＰ１０においてもＶＲチップ２とロジックチップ３はそれぞれ配線基板７とワイヤ接続によって電気的に接続されている。
【００９３】
変形例のＳＩＰ１０のその他の構造については、ＳＩＰ８と同様であるため、その重複説明は省略する。
【００９４】
変形例のＳＩＰ１０によれば、配線基板７上において、シリコンから成るダミーチップ１上に発熱量が大きく、かつ同じくシリコンから成るＶＲチップ２を搭載したことにより、ＶＲチップ２の容積がダミーチップ１の分増加するため、ＶＲチップ２の熱抵抗を下げることができる。
【００９５】
これにより、発熱量が大きなＶＲチップ２を有するＳＩＰ１０（半導体装置）においてもその放熱性を向上させることができる。
【００９６】
また、発熱量が大きなＶＲチップ２を有し、さらにＶＲチップ２とともにロジックチップ３を搭載する場合に、ＶＲチップ２とロジックチップ３を配線基板７上に搭載することで、リードフレームタイプのパッケージではなく、基板タイプでＳＩＰ１０を実現できるため、ＳＩＰ１０のパッケージサイズを低減することができる。
【００９７】
また、発熱量が大きなＶＲチップ２を有し、さらにＶＲチップ２とともにロジックチップ３を搭載する場合に、ＶＲチップ２とロジックチップ３を１パッケージ化構造とすることで、１チップ化に比較してＳＩＰ１０の歩留りを向上させることができる。
【００９８】
さらに、発熱量が大きなＶＲチップ２を有し、さらにＶＲチップ２とともにロジックチップ３を搭載する場合に、ＶＲチップ２とロジックチップ３を１パッケージ化構造とすることで、１チップ化に比較してＳＩＰ１０の低コスト化を図ることができる。
【００９９】
なお、図１１に示すＳＩＰ１０によって得られるその他の効果についてはＳＩＰ８によって得られる効果と同じであるため、その重複説明は省略する。
【０１００】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【０１０１】
例えば、前記実施の形態では、半導体装置の一例として、配線基板７上にダミーチップ１とロジックチップ３が搭載され、かつダミーチップ１上にＶＲチップ２が搭載されているＳＩＰ８，１０を取り上げて説明したが、前記半導体装置は、少なくとも配線基板７上にシリコンから成るダミーチップ１が搭載され、かつダミーチップ１上に発熱量が大きな半導体チップが搭載されているものであれば、必ずしもＳＩＰでなくても良く、ＳＩＰ以外の構造の半導体装置であってもよい。
【０１０２】
また、ダミーチップ１上に搭載される半導体チップについても、ＶＲチップ２に限定されるものではなく、発熱量が大きな、例えば、電源系の半導体チップ等であれば他の半導体チップであってもよい。
【０１０３】
また、配線基板７上に搭載されるダミーチップ１以外の半導体チップの数についても特に限定されるものではなく、１つであっても、また複数個であってもよい。
【０１０４】
また、ダミーチップ１は、半導体素子及び表面電極が形成されていないことについて説明したが、これに限定されるものではなく、ＶＲチップ２のように半導体素子及び表面電極が形成されていても良い。しかしながら、半導体素子や表面電極を形成した半導体チップの表面構造は、図示しないが、複数の配線層と複数の絶縁層を交互に積み重ねた多層配線構造となるため、放熱性を考慮した場合、半導体素子及び表面電極は形成されていない方が好ましい。
【０１０５】
また、本実施の形態では、導電性のペースト状接着剤４を用いてダミーチップ１、ＶＲチップ２、ロジックチップ３を搭載することについて説明したが、これに限定されるものではなく、例えばフィルム状の接着剤であるＤＡＦ（Die Attach Film）を使用してもよい。ＤＡＦの場合、ペースト状の接着剤のように、その周囲に接着剤の一部が流出することはないため、ダム部７ｍを排除することができ、より大きいダミーチップ１を使用することができる。しかしながら、ＤＡＦの構造は、テープ基材の表裏に接着層を有する構造から成るため、放熱性を考慮した場合、本実施の形態にて説明した導電性のペースト状接着剤４を使用する方が好ましい。
【産業上の利用可能性】
【０１０６】
本発明は、発熱量が大きな半導体チップを有する電子装置に好適である。
【図面の簡単な説明】
【０１０７】
【図１】本発明の実施の形態の半導体装置の構造の一例を封止体を透過して示す平面図である。
【図２】図１のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【図３】図１のＢ−Ｂ線に沿って切断した構造の一例を示す断面図である。
【図４】図１のＣ−Ｃ線に沿って切断した構造の一例を示す断面図である。
【図５】図１に示す半導体装置の回路構成の一例を示す回路ブロック図である。
【図６】図１の半導体装置に搭載される配線基板の主面の配線パターンの一例を示す平面図である。
【図７】図６に示す配線基板の主面における絶縁膜（ソルダレジスト）の開口部の一例を示す平面図である。
【図８】図１に示す半導体装置におけるチップ下部の構造の一例を示す拡大部分断面図である。
【図９】図１に示す半導体装置の組み立てにおけるダイボンディング工程の一例を示す製造プロセスフロー図である。
【図１０】図１に示す半導体装置の組み立てにおけるワイヤボンディング工程〜個片化工程の一例を示す製造プロセスフロー図である。
【図１１】本発明の実施の形態の変形例の半導体装置の構造を封止体を透過して示す平面図である。
【図１２】図１１のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
【符号の説明】
【０１０８】
１  ダミーチップ（チップ構造体）
１ａ  主面
２  ＶＲチップ（半導体チップ）
２ａ  主面
２ｂ  裏面
２ｃ  パッド（表面電極）
３  ロジックチップ
３ａ  主面
３ｂ  裏面
３ｃ  パッド（表面電極）
４  ペースト状接着剤
５  ワイヤ
６  封止体
７  配線基板
７ａ  主面
７ｂ  裏面
７ｃ  ボンディング電極
７ｄ  絶縁膜
７ｅ  開口部
７ｆ  放熱パターン
７ｇ  ランド
７ｈ  スルーホール配線
７ｉ  引き出し配線
７ｊ  コア材
７ｋ  配線層
７ｍ  ダム部
７ｎ  ダミーパターン
８  ＳＩＰ（半導体装置）
９  半田ボール（外部端子）
１０  ＳＩＰ（半導体装置）
【図１】
2008300390.tif 000003
【図２】
2008300390.tif 000004
【図３】
2008300390.tif 000005
【図４】
2008300390.tif 000006
【図５】
2008300390.tif 000007
【図６】
2008300390.tif 000008
【図７】
2008300390.tif 000009
【図８】
2008300390.tif 000010
【図９】
2008300390.tif 000011
【図１０】
2008300390.tif 000012
【図１１】
2008300390.tif 000013
【図１２】
2008300390.tif 000014