(57)【要約】【課題】トランスモン・キュービット用の垂直超伝導コンデンサ（垂直ｑコンデンサ）のためのデバイス、方法、およびシステムを提供する。【解決手段】垂直ｑコンデンサは、超伝導材料の層を貫く基板内のトレンチを含む。超伝導体をトレンチ内に堆積させて、第１の表面上に第１の膜、第２の表面上に第２の膜、およびトレンチの第３の表面上に超伝導体の第３の膜を形成する。第１および第２の表面は、実質的に平行であり、トレンチ内の第３の表面は、第１の表面と第２の表面を分離する。誘電体は、エッチングによって第３の膜の下に露出する。超伝導量子論理回路では、第１の膜と第１のコンタクトとの間の第１の結合が形成され、第２の膜と第２のコンタクトとの間の第２の結合が形成される。第１および第２の結合により、第１および第２の膜が超伝導量子論理回路のデータの完全性をしきい値レベル内に維持する垂直ｑコンデンサとして動作する。【選択図】図７
2021500739.tif 000002
【特許請求の範囲】
【請求項１】
垂直ｑコンデンサであって、
超伝導材料の層を貫き、基板の深さに達するトレンチであって、前記深さが前記基板の製造面に実質的に直交する、前記トレンチと、
前記トレンチ内に堆積させた超伝導材料であって、前記トレンチの第１の表面上に前記超伝導材料の第１の膜、前記トレンチの第２の表面上に前記超伝導材料の第２の膜、および前記トレンチの第３の表面上に前記超伝導材料の第３の膜を形成し、前記第２の表面が前記第１の表面と実質的に平行であり、前記トレンチ内の前記第３の表面が前記第１の表面と前記第２の表面を分離する、前記超伝導材料と、
前記第３の膜の下の誘電体材料であって、前記第３の膜をエッチングにすることよって露出する、前記誘電体材料と、
前記第１の膜と超伝導量子論理回路の第１のコンタクトとの間の第１の結合と、
前記第２の膜と前記超伝導量子論理回路の第２のコンタクトとの間の第２の結合と、を含み、前記第１の結合および前記第２の結合により、前記第１の膜および前記第２の膜が前記超伝導量子論理回路におけるデータの完全性をしきい値レベル内に維持する前記垂直ｑコンデンサとして動作する、
垂直ｑコンデンサ。
【請求項２】
前記トレンチの前記第１の表面と前記トレンチの前記第２の表面との間の空間であって、真空が前記空間を占有し、前記第３の表面が前記トレンチの底面であり、前記真空が前記第１の膜と前記第２の膜との間のギャップを形成する、前記空間、
をさらに含む、請求項１に記載の垂直ｑコンデンサ。
【請求項３】
第２の誘電体材料の構造であって、
前記トレンチが第１のトレンチおよび第２のトレンチを含み、前記トレンチの前記深さが前記第１のトレンチの第１の深さであり、前記第２のトレンチの第２の深さが前記第１のトレンチの前記第１の深さと実質的に平行であり、
前記構造が前記第１のトレンチと前記第２のトレンチとの間に形成され、
前記トレンチの前記第１の表面が前記構造によって形成された前記第１のトレンチの表面を含み、
前記トレンチの前記第２の表面が前記構造によって形成された前記第２のトレンチの表面を含み、
前記トレンチの前記第３の表面が前記第１の表面と前記第２の表面を分離する前記構造の表面を含む、
前記第２の誘電体材料の構造、
をさらに含む、請求項１に記載の垂直ｑコンデンサ。
【請求項４】
前記構造の前記第２の誘電体材料が前記基板の材料を含む、請求項３に記載の垂直ｑコンデンサ。
【請求項５】
前記基板の前記製造面上に堆積させた前記第２の誘電材料であって、前記超伝導材料を前記第２の誘電材料上に堆積させ、前記第１の深さおよび前記第２の深さが前記基板に達することなく前記第２の誘電材料内で終了する、
前記第２の誘電材料、
をさらに含む、請求項３に記載の垂直ｑコンデンサ。
【請求項６】
前記第１の膜と前記第１のコンタクトとの間の、前記超伝導材料を使用して形成された第１の結合と、
前記第２の膜と前記第２のコンタクトとの間の、前記超伝導材料を使用して形成された第２の結合と、
をさらに含む、請求項１に記載の垂直ｑコンデンサ。
【請求項７】
前記基板上に堆積させた前記超伝導材料、
をさらに含む、請求項１に記載の垂直ｑコンデンサ。
【請求項８】
前記超伝導材料がニオブ（Ｎｂ）であり、前記基板が高抵抗シリコン（Ｓｉ）を含む、請求項１に記載の垂直ｑコンデンサ。
【請求項９】
方法であって、
垂直ｑコンデンサを製造する際に、超伝導材料の層を貫くトレンチを形成ことであって、前記トレンチが基板の深さに達し、前記深さが前記基板の製造面に実質的に直交する、前記形成することと、
前記トレンチに超伝導材料を堆積させることであって、前記トレンチの第１の表面に前記超伝導材料の第１の膜を堆積させ、前記トレンチの第２の表面に前記超伝導材料の第２の膜を堆積させ、前記トレンチの第３の表面に前記超伝導材料の第３の膜を堆積させ、前記第２の表面が前記第１の表面と実質的に平行であり、前記トレンチ内の前記第３の表面が前記第１の表面と前記第２の表面を分離する、前記堆積させることと、
前記第３の膜をエッチングして、前記第３の膜の下の誘電体材料を露出させることと、
前記第１の膜を超伝導量子論理回路の第１のコンタクトに、および前記第２の膜を前記超伝導量子論理回路の第２のコンタクトに結合することであって、前記第１の膜および前記第２の膜が前記超伝導量子論理回路のデータの完全性をしきい値レベル内に維持する前記垂直ｑコンデンサとして動作する、前記結合することと、
を含む、方法。
【請求項１０】
前記トレンチを形成することの一部として、前記トレンチの前記第１の表面と前記トレンチの前記第２の表面との間の空間を形成することであって、真空が前記空間を占有し、前記第３の表面が前記トレンチの底面である、前記形成することと、
前記真空を前記第１の膜と前記第２の膜との間のギャップとして使用することと、
をさらに含む、請求項９に記載の方法。
【請求項１１】
前記トレンチを形成することの一部として、第２の誘電体材料の構造を作成することであって、
前記トレンチが第１のトレンチおよび第２のトレンチを含み、前記トレンチの前記深さが前記第１のトレンチの第１の深さであり、前記第２のトレンチの第２の深さが前記第１のトレンチの前記第１の深さと実質的に平行であり、
前記構造が前記第１のトレンチと前記第２のトレンチとの間に形成され、
前記トレンチの前記第１の表面が前記構造によって形成された前記第１のトレンチの表面を含み、
前記トレンチの前記第２の表面が前記構造によって形成された前記第２のトレンチの表面を含み、
前記トレンチの前記第３の表面が前記第１の表面と前記第２の表面を分離する前記構造の表面を含む、
前記作成することをさらに含む、請求項９に記載の方法。
【請求項１２】
前記構造の前記第２の誘電体材料が前記基板の材料を含む、請求項１１に記載の方法。
【請求項１３】
前記基板の前記製造面上に前記第２の誘電体材料を堆積させることと、
前記第２の誘電体材料上に前記超伝導材料を堆積させることであって、前記第１の深さおよび前記第２の深さが前記基板に達することなく前記第２の誘電体材料内で終了する、前記堆積させることと、
をさらに含む、請求項１１に記載の方法。
【請求項１４】
前記超伝導材料を使用して、前記第１の膜と前記第１のコンタクトとの間の第１の結合を形成することと、
前記超伝導材料を使用して、前記第２の膜と前記第２のコンタクトとの間の第２の結合を形成することと、
をさらに含む、請求項９に記載の方法。
【請求項１５】
前記基板上に前記超伝導材料を堆積させること、
をさらに含む、請求項９に記載の方法。
【請求項１６】
前記超伝導材料がニオブ（Ｎｂ）であり、前記基板が高抵抗シリコン（Ｓｉ）を含む、請求項９に記載の方法。
【請求項１７】
リソグラフィ構成要素を備える半導体製造システムであって、半導体デバイスを製造するために操作されると、請求項９ないし１６のいずれかに記載の方法を実行する、半導体製造システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、超伝導量子論理回路における容量性デバイスのフットプリントを削減するための半導体デバイス、製造方法、および製造システムに関する。より詳細には、本発明は、トランスモン・キュービット用の垂直超伝導コンデンサ（垂直ｑコンデンサ）のためのデバイス、方法、およびシステムに関する。
【背景技術】
【０００２】
以下、熟語中の単語の「Ｑ」または「ｑ」の接頭辞は、使用される場合に明確に区別されない限り、量子コンピューティングの文脈におけるその単語または熟語の参照を示す。
【０００３】
分子および亜原子粒子は、物理世界が最も基本的なレベルでどのように機能するかを探索する物理学の一分野である量子力学の法則に従う。このレベルでは、粒子は奇妙な振る舞い方をし、同時に２つ以上の状態を取り、非常に遠くにある他の粒子と相互に作用する。量子コンピューティングは、これらの量子現象を利用して情報を処理する。
【０００４】
今日使用しているコンピュータは、古典的なコンピュータ（本明細書では「従来の」コンピュータ、または従来のノードすなわち「ＣＮ」とも呼ばれる）として知られている。従来のコンピュータは、フォン・ノイマン・アーキテクチャとして知られている、半導体材料と技術、半導体メモリ、および磁気または固体ストレージデバイスを使用して製造された従来のプロセッサを使用する。特に、従来のコンピュータのプロセッサは、バイナリ・プロセッサであり、すなわち、１と０で表されたバイナリ・データで動作する。
【０００５】
量子プロセッサ（ｑプロセッサ）は、もつれたキュービット・デバイス（本明細書では簡潔に「キュービット」と呼ぶ）の奇妙な性質を使用して、計算タスクを実行する。量子力学が動作する特定の領域では、物質の粒子は、「オン」状態、「オフ」状態、同時に「オン」状態かつ「オフ」状態などの複数の状態で存在することができる。半導体プロセッサを使用したバイナリ・コンピューティングがオンとオフの状態（バイナリ・コードの１と０に相当）の使用に限定されている場合に、量子プロセッサは、物質のこれらの量子状態を利用して、データ・コンピューティングで使用可能な信号を出力する。
【０００６】
従来のコンピュータは、情報をビットで符号化する。各ビットは、１または０の値を取ることができる。これらの１と０は、最終的にコンピュータの機能を駆動するオン／オフ・スイッチとして働く。一方、量子コンピュータは、キュービットに基づいており、量子物理学の２つの重要な原理、すなわち重ね合わせおよび量子もつれに従って動作する。重ね合わせとは、各キュービットが１と０の両方を同時に表すことができることを意味する。量子もつれとは、重ね合わせ状態にあるキュービットを非古典的な方法で相互に関連させることができることを意味し、すなわち、一方の状態（１または０、あるいはその両方）がもう一方の状態に依存することができ、２つのキュービットを個々に処理する場合よりも、もつれさせる場合の方が２つのキュービットに関して確認することできる情報が多いことを意味する。
【０００７】
これらの２つの原理を使用して、キュービットは、より高性能な情報のプロセッサとして動作し、量子コンピュータが従来のコンピュータを使用すると手に負えない難しい問題を解決することができるように機能させることができる。ＩＢＭは、量子プロセッサの実現性を首尾よく構築し、実証した（ＩＢＭは、米国およびその他の国におけるＩｎｔｅｒｎａｔｉｏｎａｌ  Ｂｕｓｉｎｅｓｓ  Ｍａｃｈｉｎｅｓ  Ｃｏｒｐｏｒａｔｉｏｎの登録商標である）。
【０００８】
超伝導キュービットは、ジョセフソン接合を含むことができる。ジョセフソン接合は、２つの薄膜超伝導金属層を非超伝導材料で分離することによって形成される。超伝導層の金属を、例えば、金属の温度を特定の極低温まで下げることによって、超伝導になるようにすると、１対の電子が一方の超伝導層から非超伝導層を介してもう一方の超伝導層にトンネルすることができる。超伝導キュービットでは、小さなインダクタンスを有するジョセフソン接合が１つまたは複数の容量性デバイスと並列に電気的に結合されて非線形共振器を形成する。
【０００９】
キュービットによって処理された情報は、マイクロ波周波数の領域のマイクロ波エネルギーの形態で放射される。マイクロ波放射は、捕捉、処理、および分析されて、そこに符号化された量子情報を解読する。キュービットの量子計算の信頼性を高めるには、量子回路、例えば、キュービット自体、キュービットに関連付けられた読み出し回路、および他のタイプの超伝導量子論理回路は、どんなことがあっても粒子またはマイクロ波放射のエネルギー状態を変えてはならない。量子情報によって動作するすべての回路に対するこの動作上の制約は、そのような回路で使用される半導体構造を製造する際に特別な考慮を必要とする。
【００１０】
超伝導量子論理回路、特にキュービットで、例えば、ジョセフソン接合と組み合わせて使用されるコンデンサは、この動作上の制約に従って製造する必要がある。現在使用されているキュービットのコンデンサ構造は、キュービットのジョセフソン接合のサイズよりも著しく大きい。図１は、現在製造されているキュービットの縮尺図である。見て分かるように、キュービット１００のほぼ全領域がコンデンサ構造１０２によって占有されている。ジョセフソン接合１０４は、コンデンサ構造１０２によって占有される面積と比較して、キュービット１００の比較的取るに足らない面積を占有している。
【００１１】
コンデンサのサイズが大きいことにより、製造プロセスにおいてダイ当たりに製造することができるキュービットおよびその他の量子読み出し回路の数が制限される。量子回路、例えばキュービット１００で現在使用されているコンデンサと比較して、チップ上の占有面積が著しく小さなｑコンデンサを製造する方法が必要である。ｑコンデンサは、超伝導材料を使用して製造された容量性デバイス構造であり、この容量性構造を量子論理回路の動作サイクル中にマイクロ波エネルギーの単一量子を保存および使用する超伝導量子論理回路で使用することができる。ｑコンデンサで生じるこのエネルギーの吸収または消散、エネルギーの自発的な追加、または静電容量の変動は、回路の性能を低下させる。これらの効果の許容可能な最大しきい値は、ｑコンデンサが量子論理回路で機能するように定義することができる。ｑコンデンサは、本明細書で説明するように、半導体製造プロセスにおいてシリコン基板上に１つまたは複数の超伝導材料を使用することによって製造することができる。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、トランスモン・キュービット用の垂直超伝導コンデンサ（垂直ｑコンデンサ）のためのデバイスを提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の例は、半導体デバイス、ならびにそのための製造方法およびシステムを提供する。本発明を具現化する半導体デバイスは、超伝導材料の層を貫くトレンチを含む垂直ｑコンデンサを備え、トレンチが基板の深さに達し、その深さが基板の製造面に実質的に直交する。本デバイスは、トレンチ内に堆積させた超伝導材料をさらに含み、堆積させた超伝導材料が、トレンチの第１の表面上に超伝導材料の第１の膜、トレンチの第２の表面上に超伝導材料の第２の膜、およびトレンチの第３の表面上に超伝導材料の第３の膜を形成し、第２の表面が第１の表面と実質的に平行であり、トレンチ内の第３の表面が第１の表面と第２の表面を分離する。本実施形態は、第３の膜の下に誘電体材料をさらに含み、誘電体材料は、第３の膜をエッチングすることによって露出する。本デバイスは、第１の膜と超伝導量子論理回路の第１のコンタクトとの間の第１の結合をさらに含む。本デバイスは、第２の膜と超伝導量子論理回路の第２のコンタクトとの間の第２の結合をさらに含み、第１の結合および第２の結合により、第１の膜および第２の膜が超伝導量子論理回路のデータの完全性をしきい値レベル内に維持する垂直ｑコンデンサとして動作する。したがって、本デバイスは、現在使用されているコンデンサと比較して、キュービット上で著しく小さな空間を占有する垂直ｑコンデンサを提供する。
【００１４】
本発明を具現化する別のデバイスは、トレンチの第１の表面とトレンチの第２の表面との間の空間をさらに含み、真空が空間を占有し、第３の表面がトレンチの底面であり、真空が第１の膜と第２の膜との間のギャップを形成する。したがって、本デバイスは、誘電体が真空である単一トレンチ真空ギャップ垂直ｑコンデンサを提供する。
【００１５】
本発明を具現化する別のデバイスは、第２の誘電体材料の構造をさらに含み、トレンチは、第１のトレンチおよび第２のトレンチを含み、トレンチの深さが第１のトレンチの第１の深さであり、第２のトレンチの第２の深さが第１のトレンチの第１の深さと実質的に平行であり、構造が第１のトレンチと第２のトレンチとの間に形成され、トレンチの第１の表面が構造によって形成された第１のトレンチの表面を含み、トレンチの第２の表面が構造によって形成された第２のトレンチの表面を含み、トレンチの第３の表面が第１の表面と第２の表面を分離する構造の表面を含む。したがって、本デバイスは、複数トレンチ垂直ｑコンデンサを提供する。
【００１６】
本発明を具現化する別のデバイスでは、構造の第２の誘電体材料は、基板の材料を含む。したがって、本デバイスは、誘電体が基板材料である複数トレンチ垂直ｑコンデンサを提供する。
【００１７】
本発明を具現化する別のデバイスは、基板の製造面上に堆積させた第２の誘電材料をさらに含み、超伝導材料を第２の誘電材料上に堆積させ、第１の深さおよび第２の深さが基板に達することなく第２の誘電材料内で終了する。したがって、本デバイスは、誘電体が選択の第２の誘電体材料である複数トレンチ垂直ｑコンデンサを提供する。
【００１８】
本発明を具現化する別のデバイスは、第１の膜と第１のコンタクトとの間の、超伝導材料を使用して形成された第１の結合をさらに含む。本デバイスは、第２の膜と第２のコンタクトとの間の、超伝導材料を使用して形成された第２の結合をさらに含む。したがって、本デバイスは、垂直ｑコンデンサを超伝導量子論理回路に結合するやり方を提供する。
【００１９】
本発明を具現化する別のデバイスは、基板上に堆積させた超伝導材料をさらに含む。したがって、本デバイスは、基板上に超伝導層を形成するやり方を提供する。
【００２０】
本発明を具現化する別のデバイスでは、超伝導材料は、ニオブ（Ｎｂ）であり、基板は、高抵抗シリコン（Ｓｉ）を含む。したがって、本デバイスは、垂直ｑコンデンサを形成するのに使用可能な特定の材料を提供する。
【００２１】
別の態様について本発明を見ると、半導体デバイスを製造するための製造方法が提供される。
【００２２】
別の態様について本発明を見ると、半導体デバイスを製造するための製造システムが提供される。
【００２３】
本発明の新規な特徴は、添付の特許請求の範囲に記載されている。しかしながら、本発明自体、ならびにその好ましい使用モード、そのさらなる目的および利点は、添付の図面と併せて読むときに以下の詳細な説明を参照することによって最もよく理解されるであろう。
【図面の簡単な説明】
【００２４】
【図１】キュービットの縮尺図である。
【図２】本発明を具現化するキュービットのｑコンデンサの概略図である。
【図３】本発明を具現化する垂直ｑコンデンサの構造のシミュレートされた三次元図である。
【図４】本発明を具現化する垂直ｑコンデンサのための例示的な製造プロセスのステップである。
【図５】本発明を具現化する真空ギャップ垂直ｑコンデンサのための例示的な製造プロセスのステップである。
【図６】本発明を具現化する真空ギャップ垂直ｑコンデンサのための例示的な製造プロセスのステップである。
【図７】本発明を具現化する真空ギャップ垂直ｑコンデンサのための例示的な製造プロセスのステップである。
【図８】本発明を具現化する真空ギャップ垂直ｑコンデンサのための代替の例示的な製造プロセスのステップである。
【図９】本発明を具現化する真空ギャップ垂直ｑコンデンサのための代替の例示的な製造プロセスのステップである。
【図１０】本発明を具現化する真空ギャップ垂直ｑコンデンサのための代替の例示的な製造プロセスのステップである。
【図１１】本発明を具現化する真空ギャップ垂直ｑコンデンサのための代替の例示的な製造プロセスのステップである。
【図１２】本発明を具現化するシリコン誘電体垂直ｑコンデンサのための例示的な製造プロセスのステップである。
【図１３】本発明を具現化するシリコン誘電体垂直ｑコンデンサのための例示的な製造プロセスのステップである。
【図１４】本発明を具現化するシリコン誘電体垂直ｑコンデンサのための例示的な製造プロセスのステップである。
【図１５】本発明を具現化するシリコン誘電体垂直ｑコンデンサのための代替の例示的な製造プロセスのステップである。
【図１６】本発明を具現化するシリコン誘電体垂直ｑコンデンサのための代替の例示的な製造プロセスのステップである。
【図１７】本発明を具現化するシリコン誘電体垂直ｑコンデンサのための代替の例示的な製造プロセスのステップである。
【図１８】本発明を具現化するシリコン誘電体垂直ｑコンデンサのための代替の例示的な製造プロセスのステップである。
【発明を実施するための形態】
【００２５】
本発明を説明するために使用される本発明の例示的な実施形態は、一般に、垂直ｑコンデンサおよび垂直ｑコンデンサのための製造方法に対する上述の必要性に対処し、解決する。
【００２６】
本発明の一実施形態は、キュービット・チップ内でジョセフソン接合に結合されたｑコンデンサを含むがこれに限定されない、超伝導量子論理回路における容量性デバイスとして実施することができる。垂直ｑコンデンサのための製造方法は、ソフトウェア・アプリケーションとして少なくとも部分的に実施することができる。本発明の実施形態を実施するアプリケーションは、リソグラフィ・システムなどの既存の半導体製造システムと組み合わせて動作するように構成することができる。
【００２７】
説明を明確にするため、およびそれに限定することを意味することなく、本発明の実施形態は、図において例示的なｑコンデンサの簡略化された図面を使用して説明される。ｑコンデンサの実際の製造では、本明細書に図示されない、または記載されない追加の構造、あるいは本明細書に図示され記載されるものとは異なる構造が、本発明の範囲を逸脱することなく存在してもよい。同様に、例示的な実施形態の範囲内で、例示的なｑコンデンサの図示された、または記載された構造は、本明細書に記載されるような同様の動作または結果をもたらすために別の仕方で製造されてもよい。
【００２８】
例示的な構造、層、および構成の二次元図面の異なる影付き部分は、本明細書に記載されるように、例示的な製造において異なる構造、層、材料、および構成を表すことが意図されている。異なる構造、層、材料、および構成は、当業者に知られている適切な材料を使用して製造されてもよい。
【００２９】
本明細書に示す形状の特定の形状、場所、位置、または寸法は、そのような特性が本発明の実施形態の特徴として明示的に記載されない限り、本発明を限定することは意図されていない。形状、場所、位置、寸法、またはそれらの組み合わせは、図面および説明を明確にするためにのみ選択されており、本発明の実施形態の目的を達成するために実際のフォトリソグラフィで使用される可能性がある実際の形状、場所、位置、または寸法から誇張、最小化、さもなければ変更されている場合がある。
【００３０】
本発明の実施形態は、アプリケーションにおいて実施されると、製造プロセスに、本明細書に記載されるある特定のステップを実行させる。製造プロセスのステップは、いくつかの図に示されている。特定の製造プロセスにおいて、すべてのステップが必要な場合があるわけではない。一部の製造プロセスは、本発明の範囲を逸脱することなく、ステップを異なる順序で実施し、ある特定のステップを組み合わせ、ある特定のステップを除去もしくは置換し、またはこれらのステップおよび他のステップの操作の組み合わせを実行することができる。
【００３１】
本発明の好ましい実施形態は、ある特定のタイプの材料、電気的特性、構造、構成、層の配向、方向、ステップ、操作、平面、寸法、数、データ処理システム、環境、コンポーネント、およびアプリケーションに関して例としてのみ記載されている。これらおよび他の類似のアーチファクトのいかなる特定の表示も本発明を限定することは意図されていない。本発明の範囲内で、これらおよび他の類似のアーチファクトの任意の適切な表示を選択することができる。
【００３２】
本発明の好ましい実施形態は、特定の設計、アーキテクチャ、レイアウト、概略図、およびツールを例としてのみ使用して記載されており、本発明を限定するものではない。記載された実施形態は、他の同等または同様の目的の設計、アーキテクチャ、レイアウト、概略図、およびツールと組み合わせて使用されてもよい。
【００３３】
本明細書に記載される例は、説明を明確にするためにのみ使用され、本発明を限定するものではない。本明細書に列挙された利点は、単なる例であり、本発明を限定することを意図するものではない。追加のまたは異なる利点は、本発明の特定の実施形態によって実現することができる。さらに、特定の実施形態は、上で列挙された利点を一部またはすべて有しても、あるいはまったく有さなくてもよい。
【００３４】
キュービットは、本発明の実施形態を使用することができる非限定的な例示的な超伝導量子論理回路としてのみ使用される。この説明から、当業者は、本発明の垂直ｑコンデンサを使用することができる他の多くの超伝導量子論理回路を思い付くことができ、これは、本発明の範囲内で企図される。
【００３５】
図２を参照すると、この図は、本発明の実施形態によるキュービットで使用されるｑコンデンサの概略図を示す。Ｑコンデンサ２０２は、本明細書に記載されるやり方で製造された、キュービット２００のジョセフソン接合１０４に結合されたｑコンデンサを表す。
【００３６】
図３を参照すると、この図は、例示的な実施形態による垂直ｑコンデンサで使用される構造のシミュレートされた三次元図を示す。便宜上、Ｘ−Ｙ−Ｚ座標軸が描かれている。製造の基板（図示せず）面は、ＸＹ平面である。例示的な実施形態による垂直ｑコンデンサは、プレートが、製造面に実質的に垂直な方向に、基板内に垂直に形成されたｑコンデンサである。
【００３７】
描かれた例では、ジョセフソン接合１０４は、転移温度１．２度ケルビンで超伝導になるアルミニウム（Ａｌ）金属薄膜と、酸化アルミニウムなどの適切な誘電体材料を使用して製造される。Ａｌ薄膜は、誘電体材料によってＺ方向に互いに分離されて、ＸＹ平面上に、またはＸＹ平面に実質的に平行に配向されている。
【００３８】
垂直ｑコンデンサ３０２は、基板内でＺ方向に溝が彫られたトレンチ３０４を含み、トレンチの深さがジョセフソン接合１０４の製造のＸＹ平面より下にある。半導体基板は、一対のトレンチ３０４内でトレンチを互いに分離する空間を占有する。トレンチ３０４は、本明細書に記載されるように適切に製造されると、本明細書に表された単一トレンチの実施形態（真空誘電体）のように、トレンチ側壁の両側の電極間の、または、複数トレンチ（シリコン誘電体）を備えた本発明の実施形態に表されるように、隣接するトレンチ間のギャップの両端間にコンデンサの電荷を保持する薄膜（プレート）を形成する。垂直ｑコンデンサ３０２は、ジョセフソン接合１０４への超伝導リード線または接続３０６をさらに含む。ｑコンデンサのリード線と接合のリード線は、容量結合していてもよい。
【００３９】
ニオブ（Ｎｂ）は、垂直ｑコンデンサ３０２の製造に使用される例示的な超伝導材料である。例えば、トレンチ３０４およびリード線３０６は、本明細書で説明されるようにＮｂを使用して製造される。適切な実施態様固有の状況下では、他の超伝導材料をＮｂの代わりに使用することができ、そのような置換は、本発明の範囲内で企図される。チタン、窒化チタン、窒化ニオブ、窒化ニオブ・チタン、およびタンタルは、ある特定の状況下で同様のやり方で使用することがきる他の可能な超伝導材料である。
【００４０】
図４を参照すると、この図は、本発明の実施形態による垂直ｑコンデンサのための例示的な製造プロセスにおけるステップを表す。一例として、基板４００は、高抵抗シリコン（Ｓｉ）で形成される。あるいは、高抵抗シリコンの代わりにサファイアを使用することもできる。基本的に、これらのタイプの基板は、マイクロ波領域での低損失に適合している。
【００４１】
適切な超伝導材料４０２、この場合、Ｎｂは、基板４００上に積層される。積層化の非限定的な堆積方法のために、スパッタリングが利用されてもよい。
【００４２】
図５を参照すると、この図は、本発明の一実施形態による真空ギャップ垂直ｑコンデンサのための例示的な製造プロセスにおけるステップを表す。基板に製造されたｑコンデンサは、２つの電界成分を有し、すなわち、一方のプレートから各プレートを分離するギャップを横切ってもう一方のプレートへの電界と、一方のプレートから下の基板を貫いてもう一方のプレートへの電界である。この図は、プレート間の真空がセパレータとして機能する場合の垂直ｑコンデンサ３０２を製造するやり方を表す。
【００４３】
トレンチ５０２は、図示するように、超伝導材料４０２および基板４００を貫いて形成される。例示的な一製造プロセスでは、トレンチ５０２は、トレンチ５０２の場所から、トレンチ５０２の指定された深さまで材料をパターニングおよびエッチング除去することによって形成することができる。非限定的な一例示的な実施態様では、パターニングは、フォトリソグラフィにより達成することができ、エッチングは、ボッシュ・エッチング（深掘り反応性イオン・エッチング）などの深掘りエッチングとすることができる。ＫＯＨまたはＴＭＡＨを用いた化学エッチング・プロセスも可能であるが、窒化物や酸化物などの犠牲材料が必要であり、その残留物がキュービットの性能に悪影響を及ぼす場合がある。
【００４４】
図６を参照すると、この図は、本発明の実施形態による真空ギャップ垂直ｑコンデンサのための例示的な製造プロセスにおける別のステップを表す。トレンチ５０２の壁および床は、超伝導材料４０２で裏打ちされている。例えば、適切な堆積方法を使用して、超伝導材料４０２の層６０２を、図示するようにトレンチ５０２の壁および床に堆積させる。超伝導材料４０２の部分６０４は、図３に示すリード線３０６を形成する。
【００４５】
繰り返すが、Ｎｂを超伝導材料として使用する場合、スパッタリング堆積方法を使用することができる。このやり方でのＮｂの堆積は、Ｎｂをトレンチおよびチップ上の他の超伝導回路の周りに画定するための、その後のＮｂのサブトラクティブ・エッチングをなくすことができる。別の方法では、窒化チタン（ＴｉＮ）をＡＬＤ（原子層堆積）によって堆積させ、これは共形であり、したがって、すべての表面を同じ量だけコーティングすることができる。ＴｉＮは、単独で、またはＮｂと組み合わせて使用することができる。
【００４６】
実際には、トレンチ５０２の深掘りエッチングは、トレンチ５０２内に傾斜壁を残し、この壁が、層６０２を形成する堆積ステップにおいて、層６０２としてスパッタされたＮｂによって覆われる。しかし、壁が傾斜しているため、トレンチ５０２の壁上のＮｂ層６０２の最終的な厚さは、十分な材料を堆積させない限り、薄くなる。層６０２のＮｂの厚さを調整するための解決策は、トレンチ５０２の傾斜壁をコーティングするために、２つ以上の方向から角度付き蒸着を実行することである。別の解決策は、ＡＬＤを使用して、トレンチ５０２のすべての表面上に同じ厚さのＴｉＮを共形に堆積させることである。
【００４７】
図７を参照すると、この図は、本発明の実施形態による真空ギャップ垂直ｑコンデンサの例示的な製造プロセスにおける別のステップを表す。超伝導材料４０２は、トレンチ５０２の床から除去されている。例えば、適切なパターニングおよびエッチング・プロセスを使用して、超伝導材料４０２の層６０２の床部分が除去され、図示するようにトレンチ５０２の床７０２を露出させる。床７０２は、残っている壁部分６０２を電気的に分離する。例えば、６０２の壁部分Ａは、垂直ｑコンデンサの一方のプレート（プレートＡ）を形成し、６０２の壁部分Ｂは、垂直ｑコンデンサのもう一方のプレート（プレートＢ）を形成し、プレートＡは、垂直ｑコンデンサのリード線Ａ６０４に、およびプレートＢは、垂直ｑコンデンサのリード線Ｂ６０４に接続する。プレートＡとプレートＢとの間のトレンチ５０２の真空がギャップを形成する。トレンチ５０２内の真空は、完全な真空である必要はないが、所定の実施態様に適切かつ十分な程度に生成することができることに留意されたい。したがって、垂直ｑコンデンサ７００は、本発明の実施形態に従って真空ギャップで形成される。
【００４８】
図８を参照すると、この図は、本発明の実施形態による真空ギャップ垂直ｑコンデンサのための代替の例示的な製造プロセスにおける代替のステップを表す。図７のパターニングおよびエッチングと比較して異なる方法を使用して、トレンチ５０２の床から超伝導材料４０２が除去される。
【００４９】
この代替のステップでは、超伝導材料４０２をトレンチ５０２に堆積させて層６０２を形成した後、光学平坦化層（ＯＰＬ）材料８０２を超伝導材料４０２上に堆積させ、同時にトレンチ５０２もＯＰＬ８０２で充填する。適切なフォトレジスト材料の層８０４またはそのような材料を含むスタックがＯＰＬ８０２の上に形成される。
【００５０】
図９を参照すると、この図は、本発明の一実施形態による真空ギャップ垂直ｑコンデンサのための代替の例示的な製造プロセスにおける別のステップを表す。トレンチ９０２は、図示するように、レジスト８０４およびＯＰＬ８０２を貫いて形成される。例示的な一製造プロセスでは、層６０２を実質的に乱さないようにしながら、層６０２の壁部分の間から層６０２の床部分までＯＰＬ８０２を除去することを含む、トレンチ９０２の場所から材料をパターニングおよびエッチング除去することによって、トレンチ９０２を形成することができる。
【００５１】
図１０を参照すると、この図は、本発明の実施形態による真空ギャップ垂直ｑコンデンサのための代替の製造プロセスにおける別のステップを表す。超伝導材料４０２は、トレンチ９０２の床から除去されている。例えば、適切なエッチング・プロセスを使用して、超伝導材料４０２の層６０２の床部分が除去され、図示するようにトレンチ５０２の床１００２を露出させる。床１００２は、残っている壁部分Ａ６０２とＢ６０２を電気的に分離する。６０２の壁部分Ａは、垂直ｑコンデンサの一方のプレート（プレートＡ）を形成し、６０２の壁部分Ｂは、垂直ｑコンデンサのもう一方のプレート（プレートＢ）を形成する。プレートＡとプレートＢとの間のトレンチ５０２の真空がギャップを形成する。
【００５２】
図１１を参照すると、この図は、本発明の実施形態による真空ギャップ垂直ｑコンデンサのための代替の製造プロセスの別のステップを表す。残っているレジスト材料８０４および残っているＯＰＬ材料８０２は、リード線６０４が形成される超伝導材料４０２から除去される。プレートＡ６０２は、垂直ｑコンデンサのリード線Ａ６０４に接続し、プレートＢ６０２は、垂直ｑコンデンサのリード線Ｂ６０４に接続する。したがって、垂直ｑコンデンサ１１００は、本発明の別の実施形態に従って真空ギャップで形成される。
【００５３】
図１２を参照すると、この図は、本発明の実施形態によるシリコン誘電体垂直ｑコンデンサのための例示的な製造プロセスにおけるステップを表す。この図は、垂直ｑコンデンサ３０２を製造するやり方を表しており、基板からのシリコンが垂直ｑコンデンサのプレート間の誘電体構造へと形成される。
【００５４】
トレンチ１２０２および１２０４は、図示するように、超伝導材料４０２および基板４００を貫いて形成される。例示的な一製造プロセスでは、トレンチ１２０２および１２０４は、トレンチ１２０２および１２０４の場所から、トレンチ１２０２および１２０４の指定された深さまで材料をパターニングおよびエッチング除去することによって形成することができる。
【００５５】
図１３を参照すると、この図は、本発明の実施形態によるシリコン誘電体垂直ｑコンデンサのための例示的な製造プロセスにおける別のステップを表す。トレンチ１２０２および１２０４の壁および床は、超伝導材料４０２で裏打ちされている。例えば、適切な堆積方法、例えば、Ｎｂに対するスパッタリングまたはＴｉＮに対するＡＬＤを使用して、超伝導材料４０２の層１３０２および１３０４を、図示するように、トレンチ１２０２および１２０４の壁および床にそれぞれ堆積させる。したがって、構造１３０６は、基板材料４００から形成され、図示するように超伝導材料４０２の２つの層の間に挟まれている。超伝導材料４０２の部分６０４は、図３に示すリード線３０６を形成する。
【００５６】
図１４を参照すると、この図は、本発明の実施形態によるシリコン誘電体垂直ｑコンデンサのための例示的な製造プロセスにおける別のステップを表す。挟まれた基板材料構造１３０６の頂部から超伝導材料４０２が除去される。例えば、適切なパターニングおよびエッチング・プロセスを使用して、構造１３０６の真上にある超伝導材料４０２の部分が除去され、図示するように構造１３０６の頂部１４０２を露出させる。
【００５７】
特に、このエッチングでは、超伝導材料のみをエッチングすればよいため、深掘りエッチングは必要ではない。例えば、このエッチング・プロセスは、塩素ベースの反応性イオン・エッチングであってもよい。前の例と同様に、不均一なランドスケープのために、通常のレジストでは深いトレンチの上に開口部をパターニングすることが不可能である可能性があるため、ＯＰＬが必要な場合がある。
【００５８】
頂部１４０２は、層１３０２および１３０４の残っている壁部分を電気的に分離する。例えば、層１３０２の壁部分Ａは、垂直ｑコンデンサの一方のプレート（プレートＡ）を形成し、１３０４の壁部分Ｂは、垂直ｑコンデンサのもう一方のプレート（プレートＢ）を形成し、プレートＡは、垂直ｑコンデンサのリード線Ａ６０４に接続し、プレートＢは、垂直ｑコンデンサのリード線Ｂ６０４に接続する。プレートＡとプレートＢとの間の構造１３０６の基板材料４００が誘電体を形成する。したがって、垂直ｑコンデンサ１４００は、本発明の実施形態に従ってシリコン誘電体で形成される。
【００５９】
基板材料４００は、本発明の例示的な実施形態としてのみ構造１３０６で使用される。この説明から、当業者は、超伝導量子デバイスの低マイクロ波損失要件と一致し、この要件に適した他の誘電体材料を使用して、同様のやり方で構造１３０６およびそのような構成を形成することができ、結果として生じる異なる誘電体を有する垂直ｑコンデンサは、本発明の範囲内で企図される。
【００６０】
図１５を参照すると、この図は、本発明の実施形態によるシリコン誘電体垂直ｑコンデンサのための代替の例示的な製造プロセスにおける代替のステップを表す。超伝導材料４０２は、図１４のパターニングおよびエッチングと比較して異なる方法を使用して、構造１３０６の頂部から除去される。
【００６１】
この代替のステップでは、超伝導材料４０２をトレンチ１２０２および１２０４に堆積させ、層１３０２および１３０４をそれぞれ形成した後、ＯＰＬ材料１５０２を超伝導材料４０２の上に堆積させ、同時にトレンチ１２０２および１２０４もＯＰＬ１５０２で充填する。適切なフォトレジスト材料の層１５０４またはそのような材料を含むスタックがＯＰＬ１５０２の上に形成される。
【００６２】
図１６を参照すると、この図は、本発明の実施形態によるシリコン誘電体垂直ｑコンデンサのための代替の例示的な製造プロセスにおける別のステップを表す。トレンチ１６０２は、図示するようにレジスト１５０４およびＯＰＬ１５０２を貫いて形成される。例示的な一製造プロセスでは、トレンチ１６０２は、層１３０２および１３０４の堆積中に堆積させた超伝導材料４０２の部分１６０４の上方から部分１６０４の頂部までＯＰＬ１５０２を除去して、部分１６０４の頂部を露出させることを含む、トレンチ１６０２の場所から材料をパターニングおよびエッチング除去することによって形成することができる。
【００６３】
図１７を参照すると、この図は、本発明の実施形態によるシリコン誘電体垂直ｑコンデンサのための代替の製造プロセスにおける別のステップを表す。部分１６０４は、トレンチ１６０２から除去される。例えば、適切なパターニングおよびエッチング・プロセスを使用して、超伝導材料４０２の部分１６０４を除去して、図示するように構造１３０６の基板材料４００を露出させる。構造１３０６の頂部１７０２は、残っている壁部分１３０２Ａと１３０４Ｂを電気的に分離する。１３０２の壁部分Ａは、垂直ｑコンデンサの一方のプレート（プレートＡ）を形成し、１３０４の壁部分Ｂは、垂直ｑコンデンサのもう一方のプレート（プレートＢ）を形成する。プレートＡとプレートＢとの間の構造１３０６の基板材料４００が誘電体を形成する。
【００６４】
図１８を参照すると、この図は、本発明の一実施形態によるシリコン誘電体垂直ｑコンデンサのための代替の製造プロセスにおける別のステップを表す。残っているレジスト材料１５０４および残っているＯＰＬ材料１５０２は、リード線６０４が形成される超伝導材料４０２の頂部から除去される。プレートＡ１３０２は、垂直ｑコンデンサのリード線Ａ６０４に接続し、プレートＢ１３０４は、垂直ｑコンデンサのリード線Ｂ６０４に接続する。したがって、垂直ｑコンデンサ１８００は、本発明の別の実施形態に従ってシリコン誘電体で形成される。
【００６５】
基板材料４００は、本発明の例示的な実施形態としてのみ誘電体として構造１３０６で使用される。この説明から、当業者は、超伝導量子デバイスの低マイクロ波損失要件に適し、この要件と一致する他の誘電体材料を使用して、同様のやり方で構造１３０６およびそのような構成を形成することができ、結果として生じる異なる誘電体を有する垂直ｑコンデンサは、本発明の範囲内で企図される。
【００６６】
同様の静電容量値に対して、本発明の実施形態に従って形成された、わずか５マイクロメートルのビア高さ（トレンチの深さ）を有する真空ギャップ垂直ｑコンデンサは、従来技術のキュービット平面コンデンサと比較して、キュービット・チップ上で表面積の約３０パーセントしか占有しない。同様の静電容量値に対して、本発明の実施形態に従って形成された、わずか２５マイクロメートルのビア高さ（シリコン誘電体構造の高さ）を有するシリコン誘電体垂直ｑコンデンサは、従来技術のキュービット平面コンデンサと比較して、キュービット・チップ上で表面積の約７．５パーセントしか占有しない。
【符号の説明】
【００６７】
２００  キュービット
２０２  ｑコンデンサ
１０４  ジョセフソン接合
３０２  垂直ｑコンデンサ
３０４  トレンチ
３０６  リード線
４００  基板
４０２  超伝導材料
５０２  トレンチ
６０２  層
７００  垂直ｑコンデンサ
７０２  床
【図１】
2021500739.tif 000003
【図２】
2021500739.tif 000004
【図３】
2021500739.tif 000005
【図４】
2021500739.tif 000006
【図５】
2021500739.tif 000007
【図６】
2021500739.tif 000008
【図７】
2021500739.tif 000009
【図８】
2021500739.tif 000010
【図９】
2021500739.tif 000011
【図１０】
2021500739.tif 000012
【図１１】
2021500739.tif 000013
【図１２】
2021500739.tif 000014
【図１３】
2021500739.tif 000015
【図１４】
2021500739.tif 000016
【図１５】
2021500739.tif 000017
【図１６】
2021500739.tif 000018
【図１７】
2021500739.tif 000019
【図１８】
2021500739.tif 000020
【手続補正書】
【提出日】令和2年6月16日(2020.6.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
垂直ｑコンデンサであって、
超伝導材料の層を貫き、基板の深さに達するトレンチであって、前記深さが前記基板の製造面に実質的に直交する、前記トレンチと、
前記トレンチ内に堆積させた超伝導材料であって、前記トレンチの第１の表面上に前記超伝導材料の第１の膜、前記トレンチの第２の表面上に前記超伝導材料の第２の膜、および前記トレンチの第３の表面上に前記超伝導材料の第３の膜を形成し、前記第２の表面が前記第１の表面と実質的に平行であり、前記トレンチ内の前記第３の表面が前記第１の表面と前記第２の表面を分離する、前記超伝導材料と、
前記第３の膜の下の誘電体材料であって、前記第３の膜をエッチングにすることよって露出する、前記誘電体材料と、
前記第１の膜と超伝導量子論理回路の第１のコンタクトとの間の第１の結合と、
前記第２の膜と前記超伝導量子論理回路の第２のコンタクトとの間の第２の結合と、を含み、前記第１の結合および前記第２の結合により、前記第１の膜および前記第２の膜が前記超伝導量子論理回路におけるデータの完全性をしきい値レベル内に維持する前記垂直ｑコンデンサとして動作する、
垂直ｑコンデンサ。
【請求項２】
前記トレンチの前記第１の表面と前記トレンチの前記第２の表面との間の空間であって、真空が前記空間を占有し、前記第３の表面が前記トレンチの底面であり、前記真空が前記第１の膜と前記第２の膜との間のギャップを形成する、前記空間、
をさらに含む、請求項１に記載の垂直ｑコンデンサ。
【請求項３】
第２の誘電体材料の構造であって、
前記トレンチが第１のトレンチおよび第２のトレンチを含み、前記トレンチの前記深さが前記第１のトレンチの第１の深さであり、前記第２のトレンチの第２の深さが前記第１のトレンチの前記第１の深さと実質的に平行であり、
前記構造が前記第１のトレンチと前記第２のトレンチとの間に形成され、
前記トレンチの前記第１の表面が前記構造によって形成された前記第１のトレンチの表面を含み、
前記トレンチの前記第２の表面が前記構造によって形成された前記第２のトレンチの表面を含み、
前記トレンチの前記第３の表面が前記第１の表面と前記第２の表面を分離する前記構造の表面を含む、
前記第２の誘電体材料の構造、
をさらに含む、請求項１に記載の垂直ｑコンデンサ。
【請求項４】
前記構造の前記第２の誘電体材料が前記基板の材料を含む、請求項３に記載の垂直ｑコンデンサ。
【請求項５】
前記基板の前記製造面上に堆積させた前記第２の誘電材料であって、前記超伝導材料を前記第２の誘電材料上に堆積させ、前記第１の深さおよび前記第２の深さが前記基板に達することなく前記第２の誘電材料内で終了する、
前記第２の誘電材料、
をさらに含む、請求項３に記載の垂直ｑコンデンサ。
【請求項６】
前記第１の膜と前記第１のコンタクトとの間の、前記超伝導材料を使用して形成された第１の結合と、
前記第２の膜と前記第２のコンタクトとの間の、前記超伝導材料を使用して形成された第２の結合と、
をさらに含む、請求項１に記載の垂直ｑコンデンサ。
【請求項７】
前記基板上に堆積させた前記超伝導材料、
をさらに含む、請求項１に記載の垂直ｑコンデンサ。
【請求項８】
前記超伝導材料がニオブ（Ｎｂ）であり、前記基板が高抵抗シリコン（Ｓｉ）を含む、請求項１に記載の垂直ｑコンデンサ。
【請求項９】
方法であって、
垂直ｑコンデンサを製造する際に、超伝導材料の層を貫くトレンチを形成ことであって、前記トレンチが基板の深さに達し、前記深さが前記基板の製造面に実質的に直交する、前記形成することと、
前記トレンチに超伝導材料を堆積させることであって、前記トレンチの第１の表面に前記超伝導材料の第１の膜を堆積させ、前記トレンチの第２の表面に前記超伝導材料の第２の膜を堆積させ、前記トレンチの第３の表面に前記超伝導材料の第３の膜を堆積させ、前記第２の表面が前記第１の表面と実質的に平行であり、前記トレンチ内の前記第３の表面が前記第１の表面と前記第２の表面を分離する、前記堆積させることと、
前記第３の膜をエッチングして、前記第３の膜の下の誘電体材料を露出させることと、
前記第１の膜を超伝導量子論理回路の第１のコンタクトに、および前記第２の膜を前記超伝導量子論理回路の第２のコンタクトに結合することであって、前記第１の膜および前記第２の膜が前記超伝導量子論理回路のデータの完全性をしきい値レベル内に維持する前記垂直ｑコンデンサとして動作する、前記結合することと、
を含む、方法。
【請求項１０】
リソグラフィ構成要素を備える半導体製造システムであって、半導体デバイスを製造するために操作されると、請求項９に記載の方法を実行する、半導体製造システム。
【国際調査報告】
2021500739.tif 000021
2021500739.tif 000022