(57)【要約】【課題】高速な負荷過渡応答性を得ることができると共に無負荷時における消費電流を抑制することができる定電圧回路を得る。【解決手段】通常時は、直流特性に優れた第１の誤差増幅回路４により出力トランジスタＭ１の動作制御を行って出力電圧Ｖｏｕｔの定電圧化を図り、出力電圧Ｖｏｕｔが急速に低下するときは、第１の誤差増幅回路４が応答して出力トランジスタＭ１の動作制御を行う前に、所定の期間、高速応答性に優れた第２の誤差増幅回路５によって出力トランジスタＭ１の動作制御を行って出力電圧Ｖｏｕｔの定電圧化を図るようにし、更に、第２の誤差増幅回路５における差動増幅器１１のバイアス電流を出力電流ｉｏｕｔに比例して変化させるようにした。【選択図】図１
2008217677.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から出力する定電圧回路において、
入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力する出力トランジスタと、
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記出力端子からの出力電圧を検出し、該検出した出力電圧に比例した比例電圧を生成して出力する出力電圧検出回路部と、
前記比例電圧が前記基準電圧になるように前記出力トランジスタの動作制御を行う第１の誤差増幅回路部と、
前記出力電圧の急速な低下時に、所定の時間、前記出力トランジスタに対して出力電流を増加させる、前記出力電圧の変動に対して前記第１の誤差増幅回路部よりも応答速度が速い第２の誤差増幅回路部と、
を備え、
前記第２の誤差増幅回路部は、前記出力トランジスタから出力される出力電流に応じて消費電流を可変させることを特徴とする定電圧回路。
【請求項２】
前記第２の誤差増幅回路部は、前記出力トランジスタから出力される出力電流に比例して消費電流を可変させることを特徴とする請求項１記載の定電圧回路。
【請求項３】
前記第２の誤差増幅回路部は、前記出力トランジスタから出力される出力電流が所定値以上になると消費電流を増加させることを特徴とする請求項１記載の定電圧回路。
【請求項４】
前記第１の誤差増幅回路部は、前記第２の誤差増幅回路部よりも直流利得が大きいことを特徴とする請求項１、２又は３記載の定電圧回路。
【請求項５】
前記第２の誤差増幅回路部は、前記出力電圧の交流成分のみ増幅することを特徴とする請求項１、２、３又は４記載の定電圧回路。
【請求項６】
前記第２の誤差増幅回路部は、
一方の入力端に所定のバイアス電圧が入力され、他方の入力端の電圧が該バイアス電圧になるように、前記出力トランジスタの動作制御を行う差動増幅回路と、
該差動増幅回路の他方の入力端と前記出力電圧との間に接続されたコンデンサと、
前記差動増幅回路の各入力端との間に接続された固定抵抗と、
を備え、
前記差動増幅回路は、前記出力トランジスタの制御電極の電圧に応じて差動対に供給するバイアス電流を可変させることを特徴とする請求項１記載の定電圧回路。
【請求項７】
前記第２の誤差増幅回路部は、
一方の入力端に所定のバイアス電圧が入力され、他方の入力端の電圧が該バイアス電圧になるように、前記出力トランジスタの動作制御を行う差動増幅回路と、
該差動増幅回路の他方の入力端と前記出力電圧との間に接続されたコンデンサと、
前記差動増幅回路の各入力端との間に接続された固定抵抗と、
を備え、
前記差動増幅回路は、前記出力トランジスタの制御電極の電圧に応じて、前記出力トランジスタから出力される出力電流に比例するように差動対に供給するバイアス電流を可変させることを特徴とする請求項２記載の定電圧回路。
【請求項８】
前記第２の誤差増幅回路部は、
一方の入力端に所定のバイアス電圧が入力され、他方の入力端の電圧が該バイアス電圧になるように、前記出力トランジスタの動作制御を行う差動増幅回路と、
該差動増幅回路の他方の入力端と前記出力電圧との間に接続されたコンデンサと、
前記差動増幅回路の各入力端との間に接続された固定抵抗と、
を備え、
前記差動増幅回路は、前記出力トランジスタの制御電極の電圧から、前記出力トランジスタから出力される出力電流が所定値以上になったことを検出すると、差動対に供給するバイアス電流を増加させることを特徴とする請求項３記載の定電圧回路。
【請求項９】
前記差動増幅回路は、差動対を構成する各トランジスタの少なくともいずれか一方にあらかじめオフセットが設けられ、前記出力電圧の電圧変化が所定値以下で小さい場合に、該差動対を構成する一方のトランジスタに流れる電流が他方のトランジスタに流れる電流よりも小さくなることを特徴とする請求項６、７又は８記載の定電圧回路。
【請求項１０】
前記出力トランジスタ、基準電圧発生回路部、出力電圧検出回路部並びに第１及び第２の各誤差増幅回路部は、１つのＩＣに集積されることを特徴とする請求項１、２、３、４、５、６、７、８又は９記載の定電圧回路。
【請求項１１】
入力された制御信号に応じた電流を入力端子から出力端子に出力する出力トランジスタと、
前記出力端子からの出力電圧に比例した比例電圧が所定の基準電圧になるように該出力トランジスタの動作制御を行う第１の誤差増幅回路部と、
前記出力電圧の急速な低下時に、所定の時間、前記出力トランジスタに対して出力電流を増加させる、前記出力電圧の変動に対して前記第１の誤差増幅回路部よりも応答速度が速い第２の誤差増幅回路部と、
を備え、
前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子から出力する定電圧回路の動作制御方法において、
前記出力トランジスタから出力される出力電流に応じて前記第２の誤差増幅回路部の消費電流を可変させることを特徴とする定電圧回路の動作制御方法。
【請求項１２】
前記出力トランジスタから出力される出力電流に比例して前記第２の誤差増幅回路部の消費電流を可変させることを特徴とする請求項１１記載の定電圧回路の動作制御方法。
【請求項１３】
前記出力トランジスタから出力される出力電流が所定値以上になると前記第２の誤差増幅回路部の消費電流を増加させることを特徴とする請求項１１記載の定電圧回路の動作制御方法。
【請求項１４】
前記出力トランジスタから出力される出力電流に応じて前記第２の誤差増幅回路部を構成する差動対へのバイアス電流を可変させることを特徴とする請求項１１記載の定電圧回路の動作制御方法。
【請求項１５】
前記出力トランジスタから出力される出力電流に比例するように前記第２の誤差増幅回路部を構成する差動対に供給するバイアス電流を可変させることを特徴とする請求項１２記載の定電圧回路の動作制御方法。
【請求項１６】
前記出力トランジスタから出力される出力電流が所定値以上になると、前記第２の誤差増幅回路部を構成する差動対に供給するバイアス電流を増加させることを特徴とする請求項１３記載の定電圧回路の動作制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相補償を行う周波数補償回路を有する誤差増幅器を備えた定電圧回路に関し、特に低消費電流でしかも高速応答が可能な定電圧回路及びその動作制御方法に関する。
【背景技術】
【０００２】
従来、ボルテージレギュレータの負荷応答特性を改善するために、出力電圧の交流成分を増幅して出力トランジスタに帰還を行う定電圧回路があった（例えば、特許文献１参照。）。
図７は、このような定電圧回路の回路例を示した図である。
図７において、第１の誤差増幅回路１０１は、基準電圧Ｖｒｅｆと、出力電圧Ｖｏｕｔが抵抗Ｒ１０１と抵抗Ｒ１０２で分圧された分圧電圧ＶＦＢとの電圧差を増幅して出力トランジスタＭ１０１のゲートに出力し、出力トランジスタＭ１０１から出力される電流を制御して出力電圧Ｖｏｕｔが所定の電圧になるようにする。
【０００３】
第２の誤差増幅回路１１０は、第１の誤差増幅回路１０１よりも応答速度が格段に速い増幅回路であり、その入力端は出力端子ＯＵＴに接続され、出力端は出力トランジスタＭ１０１のゲートに接続されている。第２の誤差増幅回路１１０は、出力電圧Ｖｏｕｔの交流成分を増幅して出力トランジスタＭ１０１のゲート電圧を制御するため、負荷変動に伴う出力電圧Ｖｏｕｔの変化を第１の誤差増幅回路１０１よりも高速に増幅して出力トランジスタＭ１０１のゲートを制御し、過渡応答特性を大幅に改善することができる。
【特許文献１】特開２００５−３５３０３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、第２の誤差増幅回路１１０は第１の誤差増幅回路１０１よりも格段に速い動作を行うため、第２の誤差増幅回路１１０に供給するバイアス電流を大きくしなければならず消費電流が増加するという問題があった。特に、通常の消費電流で動作する重負荷動作モードと、スリープモード等のように低消費電流となる軽負荷動作モードとを有する装置の電源として使用する場合、軽負荷動作モード時にも高速の負荷過渡特性が必要であるが、低消費電力化を図るために第２の誤差増幅回路１１０の消費電流を小さくすると、応答速度が遅くなり所定の負荷過渡特性が得られなくなる。また、逆に第２の誤差増幅回路１１０の消費電流を大きくすると、軽負荷動作モード時の消費電流が増加して、装置の電源をなす電池の寿命を短くするという問題があった。
【０００５】
本発明は、このような問題を解決するためになされたものであり、高速な負荷過渡応答性を得ることができると共に無負荷時における消費電流を抑制することができる定電圧回路を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係る定電圧回路は、入力端子に入力された入力電圧を所定の定電圧に変換して出力端子から出力する定電圧回路において、
入力された制御信号に応じた電流を前記入力端子から前記出力端子に出力する出力トランジスタと、
所定の基準電圧を生成して出力する基準電圧発生回路部と、
前記出力端子からの出力電圧を検出し、該検出した出力電圧に比例した比例電圧を生成して出力する出力電圧検出回路部と、
前記比例電圧が前記基準電圧になるように前記出力トランジスタの動作制御を行う第１の誤差増幅回路部と、
前記出力電圧の急速な低下時に、所定の時間、前記出力トランジスタに対して出力電流を増加させる、前記出力電圧の変動に対して前記第１の誤差増幅回路部よりも応答速度が速い第２の誤差増幅回路部と、
を備え、
前記第２の誤差増幅回路部は、前記出力トランジスタから出力される出力電流に応じて消費電流を可変させるものである。
【０００７】
具体的には、前記第２の誤差増幅回路部は、前記出力トランジスタから出力される出力電流に比例して消費電流を可変させるようにした。
【０００８】
また、前記第２の誤差増幅回路部は、前記出力トランジスタから出力される出力電流が所定値以上になると消費電流を増加させるようにしてもよい。
【０００９】
また、前記第１の誤差増幅回路部は、前記第２の誤差増幅回路部よりも直流利得が大きくなるようにした。
【００１０】
また、前記第２の誤差増幅回路部は、前記出力電圧の交流成分のみ増幅するようにした。
【００１１】
具体的には、前記第２の誤差増幅回路部は、
一方の入力端に所定のバイアス電圧が入力され、他方の入力端の電圧が該バイアス電圧になるように、前記出力トランジスタの動作制御を行う差動増幅回路と、
該差動増幅回路の他方の入力端と前記出力電圧との間に接続されたコンデンサと、
前記差動増幅回路の各入力端との間に接続された固定抵抗と、
を備え、
前記差動増幅回路は、前記出力トランジスタの制御電極の電圧に応じて差動対に供給するバイアス電流を可変させるようにした。
【００１２】
また具体的には、前記第２の誤差増幅回路部は、
一方の入力端に所定のバイアス電圧が入力され、他方の入力端の電圧が該バイアス電圧になるように、前記出力トランジスタの動作制御を行う差動増幅回路と、
該差動増幅回路の他方の入力端と前記出力電圧との間に接続されたコンデンサと、
前記差動増幅回路の各入力端との間に接続された固定抵抗と、
を備え、
前記差動増幅回路は、前記出力トランジスタの制御電極の電圧に応じて、前記出力トランジスタから出力される出力電流に比例するように差動対に供給するバイアス電流を可変させるようにした。
【００１３】
また具体的には、前記第２の誤差増幅回路部は、
一方の入力端に所定のバイアス電圧が入力され、他方の入力端の電圧が該バイアス電圧になるように、前記出力トランジスタの動作制御を行う差動増幅回路と、
該差動増幅回路の他方の入力端と前記出力電圧との間に接続されたコンデンサと、
前記差動増幅回路の各入力端との間に接続された固定抵抗と、
を備え、
前記差動増幅回路は、前記出力トランジスタの制御電極の電圧から、前記出力トランジスタから出力される出力電流が所定値以上になったことを検出すると、差動対に供給するバイアス電流を増加させるようにした。
【００１４】
また、前記差動増幅回路は、差動対を構成する各トランジスタの少なくともいずれか一方にあらかじめオフセットが設けられ、前記出力電圧の電圧変化が所定値以下で小さい場合に、該差動対を構成する一方のトランジスタに流れる電流が他方のトランジスタに流れる電流よりも小さくなるようにした。
【００１５】
また、前記出力トランジスタ、基準電圧発生回路部、出力電圧検出回路部並びに第１及び第２の各誤差増幅回路部は、１つのＩＣに集積されるようにしてもよい。
【００１６】
また、この発明に係る定電圧回路の動作制御方法は、入力された制御信号に応じた電流を入力端子から出力端子に出力する出力トランジスタと、
前記出力端子からの出力電圧に比例した比例電圧が所定の基準電圧になるように該出力トランジスタの動作制御を行う第１の誤差増幅回路部と、
前記出力電圧の急速な低下時に、所定の時間、前記出力トランジスタに対して出力電流を増加させる、前記出力電圧の変動に対して前記第１の誤差増幅回路部よりも応答速度が速い第２の誤差増幅回路部と、
を備え、
前記入力端子に入力された入力電圧を所定の定電圧に変換して前記出力端子から出力する定電圧回路の動作制御方法において、
前記出力トランジスタから出力される出力電流に応じて前記第２の誤差増幅回路部の消費電流を可変させるようにした。
【００１７】
また、前記出力トランジスタから出力される出力電流に比例して前記第２の誤差増幅回路部の消費電流を可変させるようにした。
【００１８】
また、前記出力トランジスタから出力される出力電流が所定値以上になると前記第２の誤差増幅回路部の消費電流を増加させるようにしてもよい。
【００１９】
具体的には、前記出力トランジスタから出力される出力電流に応じて前記第２の誤差増幅回路部を構成する差動対へのバイアス電流を可変させるようにした。
【００２０】
また具体的には、前記出力トランジスタから出力される出力電流に比例するように前記第２の誤差増幅回路部を構成する差動対に供給するバイアス電流を可変させるようにした。
【００２１】
また具体的には、前記出力トランジスタから出力される出力電流が所定値以上になると、前記第２の誤差増幅回路部を構成する差動対に供給するバイアス電流を増加させるようにした。
【発明の効果】
【００２２】
本発明の定電圧回路及びその動作制御方法によれば、出力トランジスタから出力される出力電流に応じて第１の誤差増幅回路部よりも応答速度が速い第２の誤差増幅回路部の消費電流を可変させるようにした。このことから、高速な負荷過渡応答性を得ることができると共に無負荷時における消費電流を抑制することができる。
【発明を実施するための最良の形態】
【００２３】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における定電圧回路の回路例を示した図である。
図１において、定電圧回路１は、入力端子ＩＮに入力された入力電圧Ｖｉｎから所定の定電圧を生成し出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する。出力端子ＯＵＴと接地電圧Ｖｓｓとの間には負荷７とコンデンサＣ１が並列に接続されている。
【００２４】
定電圧回路１は、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路２と、所定のバイアス電圧Ｖｓを生成して出力するバイアス電圧発生回路３と、出力電圧Ｖｏｕｔを分圧して分圧電圧Ｖｆｂを生成し出力する出力電圧検出用の抵抗Ｒ１，Ｒ２と、ゲートに入力される信号に応じて出力端子ＯＵＴに出力する電流ｉｏｕｔの制御を行うＰＭＯＳトランジスタからなる出力トランジスタＭ１と、分圧電圧Ｖｆｂが基準電圧Ｖｒｅｆになるように出力トランジスタＭ１の動作制御を行う第１の誤差増幅回路４と、第２の誤差増幅回路５とを備えている。また、第１の誤差増幅回路４は、例えば図７の第１の誤差増幅回路１０１と同様の回路で形成され、第２の誤差増幅回路５は、差動増幅器１１、抵抗Ｒ１１及びコンデンサＣ１１で構成されている。なお、基準電圧発生回路２は基準電圧発生回路部を、抵抗Ｒ１及びＲ２は出力電圧検出回路部をそれぞれなし、第１の誤差増幅回路４は第１の誤差増幅回路部を、バイアス電圧発生回路３及び第２の誤差増幅回路４は第２の誤差増幅回路部をそれぞれなす。
【００２５】
入力端子ＩＮと出力端子ＯＵＴとの間に出力トランジスタＭ１が接続され、出力端子ＯＵＴと接地電圧Ｖｓｓとの間に、抵抗Ｒ１及びＲ２の直列回路が接続され、抵抗Ｒ１とＲ２との接続部から分圧電圧Ｖｆｂが出力される。第１の誤差増幅回路４は、反転入力端に基準電圧Ｖｒｅｆが入力されると共に非反転入力端に分圧電圧Ｖｆｂが入力され、出力端が出力トランジスタＭ１のゲートに接続されている。また、第２の誤差増幅回路５において、差動増幅器１１の出力端が出力トランジスタＭ１のゲートに接続され、差動増幅器１１の反転入力端にバイアス電圧Ｖｓが入力されている。差動増幅器１１の非反転入力端にはコンデンサ１１を介して出力電圧Ｖｏｕｔが入力されており、差動増幅器１１の非反転入力端と反転入力端との間には抵抗Ｒ１１が接続されている。差動増幅器１１の出力端が第２の誤差増幅回路５の出力端をなしており、第１及び第２の各誤差増幅回路４，５からのそれぞれの出力信号によって出力トランジスタＭ１の動作制御が行われる。
【００２６】
図２は、図１の第２の誤差増幅回路５の内部回路例を示した図である。
図２において、差動増幅回路１１は、ＰＭＯＳトランジスタＭ１１，Ｍ１２，Ｍ１５、ＮＭＯＳトランジスタＭ１３，Ｍ１４，Ｍ１６及び定電流源１２，１３で構成されている。ＰＭＯＳトランジスタＭ１１及びＭ１２は差動対をなし、ＮＭＯＳトランジスタＭ１３及びＭ１４はカレントミラー回路を形成して該差動対の負荷をなしている。ＮＭＯＳトランジスタＭ１３及びＭ１４において、各ソースは接地電圧Ｖｓｓにそれぞれ接続されており、各ゲートは接続され該接続部はＮＭＯＳトランジスタＭ１３のドレインに接続されている。
【００２７】
また、ＮＭＯＳトランジスタＭ１３のドレインはＰＭＯＳトランジスタＭ１１のドレインに、ＮＭＯＳトランジスタＭ１４のドレインはＰＭＯＳトランジスタＭ１２のドレインにそれぞれ接続されている。ＰＭＯＳトランジスタＭ１１のゲートが差動増幅器１１の反転入力端をなし、ＰＭＯＳトランジスタＭ１２のゲートが差動増幅器１１の非反転入力端をなしている。ＰＭＯＳトランジスタＭ１１及びＭ１２の各ソースは接続され、該接続部と入力電圧Ｖｉｎとの間には、定電流源１２と、定電流源１３及びＰＭＯＳトランジスタＭ１５の直列回路とが並列に接続されている。ＰＭＯＳトランジスタＭ１５のゲートと接地電圧Ｖｓｓとの間にはＮＭＯＳトランジスタＭ１６が接続されており、ＮＭＯＳトランジスタＭ１６のゲートは、ＰＭＯＳトランジスタＭ１２とＮＭＯＳトランジスタＭ１４との接続部に接続されている。ＮＭＯＳトランジスタＭ１６のドレインが差動増幅器１１の出力端をなしている。
【００２８】
このような構成において、第１の誤差増幅回路４は、直流利得ができるだけ大きくなるようにして直流特性が優れたものになるように設計されている。一方、第２の誤差増幅回路５は、ＰＭＯＳトランジスタＭ１２のゲートが、カップリングコンデンサをなすコンデンサＣ１１を介して出力端子ＯＵＴに接続されていることから、出力電圧Ｖｏｕｔの交流成分のみを増幅することができる。差動増幅器１１の消費電流は、差動増幅器１１の出力電圧、すなわちＮＭＯＳトランジスタＭ１６のドレイン電圧に応じて変化する。出力トランジスタＭ１はゲート電圧が低下するほどドレイン電流が増加することから、差動増幅器１１の消費電流は出力トランジスタＭ１のドレイン電流に応じて変化することになる。
【００２９】
出力端子ＯＵＴからの出力電流ｉｏｕｔが急増して出力電圧Ｖｏｕｔが急速に低下した場合、出力電圧Ｖｏｕｔの交流成分だけがコンデンサＣ１１を介して差動増幅器１１の非反転入力端に入力され、差動増幅器１１の出力電圧が低下する。差動増幅器１１の応答速度は、第１の誤差増幅回路４よりも速いため、差動増幅器１１は、第１の誤差増幅回路４の出力電圧が低下する前に、出力トランジスタＭ１のゲート電圧Ｖｇを低下させて出力トランジスタＭ１のインピーダンスを低下させ、出力電圧Ｖｏｕｔを上昇させて、出力電圧Ｖｏｕｔの変動を小さく抑えることができる。
【００３０】
一方、ＰＭＯＳトランジスタＭ１５のゲートには、出力トランジスタＭ１のゲート電圧Ｖｇが入力されており、ＰＭＯＳトランジスタＭ１５のドレイン電流は、出力トランジスタＭ１のゲート電圧Ｖｇに応じて変化し、すなわち出力端子ＯＵＴから出力される出力電流ｉｏｕｔに応じて変化する。定電流源１２から供給される定電流ｉ１に加えてＰＭＯＳトランジスタＭ１５のドレイン電流も差動増幅器１１のバイアス電流になっていることから、差動増幅器１１のバイアス電流は出力電流ｉｏｕｔに比例して増減するようになる。
【００３１】
ＰＭＯＳトランジスタＭ１５のドレイン電流が０Ａになると、差動増幅器１１のバイアス電流は定電流ｉ１になり、差動増幅器１１のバイアス電流は定電流ｉ１未満になることはない。また、出力トランジスタＭ１のゲート電圧Ｖｇがいくら低下しても、ＰＭＯＳトランジスタＭ１５のドレイン電流は、定電流源１３から供給される定電流ｉ２を超えることはなく、定電流源１３で制限されている。このため、差動増幅器１１のバイアス電流は、電流ｉ１から電流（ｉ１＋ｉ２）までの範囲で、出力電流ｉｏｕｔに比例することになる。
【００３２】
図３は、出力電流ｉｏｕｔと差動増幅器１１の消費電流ｉｓｓとの関係例を示した図である。なお、図３では、定電流ｉ１は約０.２μＡであり、定電流（ｉ１＋ｉ２）は約５μＡである場合を例にして示している。
図３から、差動増幅器１１の消費電流ｉｓｓは、約０.２μＡから約５μＡまでの範囲で出力電流ｉｏｕｔに比例していることが分かる。
【００３３】
また、図４は、図１及び図２の定電圧回路１において、出力電流ｉｏｕｔが急増したときの出力電圧Ｖｏｕｔの変化例を示した図である。なお、図４では、定電圧回路１において、入力電圧Ｖｉｎが１.８Ｖで、出力電圧Ｖｏｕｔが０.８Ｖであり、出力端子ＯＵＴと接地電圧Ｖｓｓとの間に１μＦの容量が接続された状態で出力電流ｉｏｕｔが５００μＡから１００ｍＡに急増した場合を例にして示しており、実線が定電圧回路１の場合を示しており、点線が従来の場合を示している。
図４から分かるように、出力電流ｉｏｕｔが急増したときの出力電圧Ｖｏｕｔの変動が従来よりも大幅に改善されていることが分かる。
【００３４】
このように、本第１の実施の形態における定電圧回路は、通常時は、直流特性に優れた第１の誤差増幅回路４により出力トランジスタＭ１の動作制御を行って出力電圧Ｖｏｕｔの定電圧化を図り、出力電圧Ｖｏｕｔが急速に低下したときは、第１の誤差増幅回路４が応答して出力トランジスタＭ１の動作制御を行う前に、所定の期間、高速応答性に優れた第２の誤差増幅回路５によって出力トランジスタＭ１の動作制御を行って出力電圧Ｖｏｕｔの定電圧化を図るようにし、更に、第２の誤差増幅回路５における差動増幅器１１のバイアス電流を出力電流ｉｏｕｔに比例して変化させるようにした。このことから、高速な負荷過渡応答性を得ることができると共に出力電流ｉｏｕｔが小さい軽負荷状態での消費電流を低減させることができる。
【００３５】
第２の実施の形態．
前記第１の実施の形態では、出力電流ｉｏｕｔに比例して差動増幅器１１のバイアス電流を増加させるようにしたが、出力電流ｉｏｕｔが所定値以上になると第２の誤差増幅回路５における差動増幅器１１のバイアス電流を定電流ｉ２だけ増加させるようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
なお、本発明の第２の実施の形態における定電圧回路の回路例を示した図は、図１の差動増幅器１１の符号を１１ａに、図１の第２の誤差増幅回路５の符号を５ａに図１の定電圧回路１の符号を１ａにそれぞれ置き換えた以外は図１と同じであることから省略する。
【００３６】
図５は、本発明の第２の実施の形態における定電圧回路の第２の誤差増幅回路５ａの回路例を示した図である。なお、図５では、図２と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。
図５における図２との相違点は、図１の差動増幅器１１にＰＭＯＳトランジスタＭ１７、インバータ１５及び抵抗Ｒ１２を追加したことにある。
図５において、第２の誤差増幅回路５ａは、差動増幅器１１ａ、抵抗Ｒ１１及びコンデンサＣ１１で構成され、差動増幅器１１ａは、ＰＭＯＳトランジスタＭ１１，Ｍ１２，Ｍ１５，Ｍ１７、ＮＭＯＳトランジスタＭ１３，Ｍ１４，Ｍ１６、定電流源１２，１３、インバータ１５及び抵抗Ｒ１２で構成されている。
【００３７】
入力電圧Ｖｉｎと接地電圧Ｖｓｓとの間には、ＰＭＯＳトランジスタＭ１７と抵抗Ｒ１２が直列に接続され、ＰＭＯＳトランジスタＭ１７と抵抗Ｒ１２との接続部にインバータ１５の入力端が、ＰＭＯＳトランジスタＭ１５のゲートにインバータ１５の出力端がそれぞれ接続されている。ＰＭＯＳトランジスタＭ１７のゲートは、ＮＭＯＳトランジスタＭ１６のドレインに接続されており、出力トランジスタＭ１のゲート電圧Ｖｇが入力されている。
【００３８】
このような構成において、ＰＭＯＳトランジスタＭ１７のゲートには出力トランジスタＭ１のゲート電圧Ｖｇが入力されていることから、出力電流ｉｏｕｔに応じてＰＭＯＳトランジスタＭ１７のドレイン電流は変化する。該ドレイン電流は抵抗Ｒ１２によって電圧に変換され、該電圧がインバータ１５のしきい値以下である場合はインバータ１５の出力端はハイレベルになり、ＰＭＯＳトランジスタＭ１５はオフして遮断状態になる。このため、差動増幅器１１ａのバイアス電流は定電流ｉ１になる。一方、インバータ１５の入力電圧がインバータ１５のしきい値を超えると、インバータ１５の出力端がローレベルに立ち下がりＰＭＯＳトランジスタＭ１５がオンし導通状態になる。この結果、差動増幅器１１ａのバイアス電流は定電流ｉ１から定電流（ｉ１＋ｉ２）に増加する。
【００３９】
図６は、出力電流ｉｏｕｔと差動増幅器１１ａの消費電流ｉｓｓとの関係例を示した図である。なお、図６では、定電流ｉ１は約０.２μＡであり、定電流（ｉ１＋ｉ２）は約５μＡである場合を例にして示している。
図６から、差動増幅器１１ａの消費電流ｉｓｓは、出力電流ｉｏｕｔが所定値以上になると約０.２μＡから約５μＡに増加していることが分かる。該所定値は、ＰＭＯＳトランジスタＭ１７のサイズと抵抗Ｒ１２の抵抗値で自由に設定することができるが、出力電流ｉｏｕｔに対して定電流（ｉ１＋ｉ２）が十分小さくなるようにすればよい。例えば、定電流ｉ１が０.２μＡで、定電流（ｉ１＋ｉ２）が５μＡであれば、前記所定値を５００μＡにすることで、バイアス電流が定電流ｉ１から定電流（ｉ１＋ｉ２）に増加しても、全体の消費電流からすれば誤差程度であることから問題はない。
なお、定電圧回路１ａにおいて、出力電流ｉｏｕｔが急増したときの出力電圧Ｖｏｕｔの変化例を示した図は図４と同様であることから省略する。
【００４０】
このように、本第２の実施の形態における定電圧回路は、第１の実施の形態において、出力電流ｉｏｕｔに比例して差動増幅器１１のバイアス電流を増加させずに、出力電流ｉｏｕｔが所定値以上になると第２の誤差増幅回路５における差動増幅器１１のバイアス電流を定電流ｉ２だけ増加させるようにしたことから、前記第１の実施の形態と同様の効果を得ることができる。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１の実施の形態における定電圧回路の回路例を示した図である。
【図２】図１の第２の誤差増幅回路５の内部回路例を示した図である。
【図３】出力電流ｉｏｕｔと差動増幅器１１の消費電流ｉｓｓとの関係例を示した図である。
【図４】出力電流ｉｏｕｔが急増したときの出力電圧Ｖｏｕｔの変化例を示した図である。
【図５】本発明の第２の実施の形態における定電圧回路の第２の誤差増幅回路５ａの回路例を示した図である。
【図６】出力電流ｉｏｕｔと差動増幅器１１ａの消費電流ｉｓｓとの関係例を示した図である。
【図７】従来の定電圧回路の回路例を示した図である。
【符号の説明】
【００４２】
１  定電圧回路
２  基準電圧発生回路
３  バイアス電圧発生回路
４  第１の誤差増幅回路
５  第２の誤差増幅回路
１１，１１ａ  差動増幅器
１２，１３  定電流源
１５  インバータ
Ｍ１  出力トランジスタ
Ｍ１１，Ｍ１２，Ｍ１５，Ｍ１７  ＰＭＯＳトランジスタ
Ｍ１３，Ｍ１４，Ｍ１６  ＮＭＯＳトランジスタ
Ｒ１，Ｒ２，Ｒ１１，Ｒ１２  抵抗
Ｃ１１  コンデンサ
【図１】
2008217677.tif 000003
【図２】
2008217677.tif 000004
【図３】
2008217677.tif 000005
【図４】
2008217677.tif 000006
【図５】
2008217677.tif 000007
【図６】
2008217677.tif 000008
【図７】
2008217677.tif 000009