(57)【要約】【課題】  接合深さに起因する特性のバラツキを抑制可能な、極浅不純物拡散領域を有する半導体装置の製造方法を提供する。【解決手段】  半導体基板面１１にゲート酸化膜１２、ゲート電極１３、保護絶縁膜１４を順次形成した後、不純物注入を行い、極浅不純物拡散領域１８を形成後、極浅不純物拡散領域１８上に、半導体基板１１の不純物拡散係数以上の不純物拡散係数を有する半導体材料膜２１を成膜する。その後、アニール処理を行って、前記極浅不純物拡散領域を活性化して極浅接合を形成する。【選択図】        図１
2008300768.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板面に不純物注入を行い、極浅不純物拡散領域を形成する第１工程と、
前記第１工程終了後、前記極浅不純物拡散領域上に、前記半導体基板の不純物拡散係数以上の不純物拡散係数を有する半導体材料膜を成膜する第２工程と、
前記第２工程終了後、アニール処理を行って前記極浅不純物拡散領域を活性化して極浅接合を形成する第３工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体材料膜が、ポリシリコンもしくはアモルファスシリコンで構成される材料膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記半導体材料膜が、
ゲルマニウムを含むシリコン化合物、炭素を含むシリコン化合物のうちのいずれかで構成される材料膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第３工程が、
希ガスが封入されたフラッシュランプを用いて行われるフラッシュランプアニールによるアニール処理であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記第１工程が、
前記半導体基板面から５０ｎｍの深さ位置よりも上側の領域内に、前記極浅不純物拡散領域を形成する工程であることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記第３工程終了後、前記半導体材料膜と金属膜とを反応させることで当該半導体材料膜上にシリサイド層を形成する第４工程を有することを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法
【請求項７】
前記第２工程が、
前記極浅不純物拡散領域上に２０ｎｍ以上の膜厚の前記半導体材料膜を形成する工程であることを特徴とする請求項６に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、特に深さ方向の拡散領域が極めて浅い極浅不純物拡散領域を有する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の高性能化・高機能化に伴い、装置上に搭載する素子数は近年飛躍的な増加傾向にある。このような増加傾向にある数の素子を、同一規模あるいは縮小規模の装置内に実装するためには、微細な加工技術が必要となる。
【０００３】
素子を微細化するに際しては、不純物拡散領域の面積を縮小するのみならず、深さ方向の拡散領域を浅くすることが必要となる。そのためには、不純物拡散領域を形成するに際し、基板面から深さ方向に向けて深い位置にまで拡散領域が形成されないような条件下で不純物注入処理並びに活性化のためのアニール処理（熱処理）を行う必要がある。従って、これら不純物注入処理とアニール処理を行う際の設定条件の最適化が重要となる。
【０００４】
従前においては、アニール処理として炉アニールによる熱処理が行われていた。しかし、炉アニールによる場合、長時間の高温熱処理により注入不純物を十分に活性化できる反面、熱拡散により接合深さが増加する。このため、素子を微細化するために拡散領域を浅く形成すべく不純物注入処理（極浅注入処理）を行っても、炉アニールによるアニール処理が行われることで所望の不純物濃度分布を得ることができないという問題があった。これを受けて、近年では数μｓ〜数ｓ程度の高温短時間熱処理により極浅注入した不純物を活性化しつつ、深さ方向への拡散を抑制するアニール処理が検討されている。その代表技術として、加熱ランプの高熱出力により基板を急峻に加熱するスパイクアニール処理や、フラッシュランプを用いてさらに短時間の高温加熱処理を可能とするフラッシュランプアニール処理等があり、これらは極浅接合形成に必要なアニール技術として注目されている。
【０００５】
また、前記スパイクアニール処理を行うに際し、更に不純物拡散領域が深さ方向に拡散するのを抑制するための手法として、図５に示すように、温度１０００℃（アニール到達温度）に到達するまで高速で昇温し、その後９００℃まで高速で降温した後、その後は降温速度を低速化する方法が下記特許文献１に記載されている。
【０００６】
アニール到達温度まで昇温された半導体基板の温度が低下すると、イオン注入されている不純物の固溶度も低下するので、注入されている不純物と半導体基板との結合が切断されやすくなる。しかし、下記特許文献１によれば、半導体基板の降温速度を途中から低速とすることで、接合に対するストレスを緩和し、破損や剥離などを防止することができる。さらに、降温速度が途中まで高速であるので、固溶度が低下した不純物に対して半導体基板との結合の切断に充分な熱エネルギが作用しない。このため、不純物と半導体基板との結合を切断させることなく、イオン注入されている不純物が無用に拡散するのを抑制することが可能となる。
【０００７】
さらに、別の手法として、図６に示すように、半導体基板をハロゲンランプで予備加熱温度Ｔ１（４００〜６００℃）まで加熱した後、０．１〜１０ｍｓ程度の短い時間にかけてＸｅ（キセノン）フラッシュランプを照射することによりハロゲンランプで予備加熱された半導体基板をアニール到達温度Ｔ２（１０００〜１１００℃）程度まで昇温させる方法が下記特許文献２に記載されている。
【０００８】
Ｔ１℃程度の加熱下であれば、注入された不純物がさらに拡散することはなく、そして、処理に必要なＴ２℃程度まで極めて短い時間で昇温することで短時間での不純物拡散領域の活性化が可能となる。特に、あらかじめ不純物が拡散しない程度に予熱しておくことにより、活性化に必要な温度にまで速やかに到達することができる。
【０００９】
【特許文献１】特開２００１−２９７９９６号公報
【特許文献２】特開２００３−１７３９８３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上記各特許文献に記載のアニール方法の場合、以下のような問題を有する。
【００１１】
極浅不純物接合に用いられる高温短時間アニールは、短時間の昇温・降温熱処理であり、熱処理の制御が極めて難しい。このため、装置間、ロット間、ウェハ間、ウェハ面内座標間等における熱処理バラツキを抑制することが困難である。また、これらを抑制するためには複雑な処理機構を必要とする。
【００１２】
そして、前記のような熱処理のバラツキが発生すると、不純物拡散領域の接合深さにバラツキが発生し、これによってデバイスの電気的特性にバラツキを招来する結果となる。
【００１３】
本発明は、上記の問題点に鑑み、接合深さに起因する特性のバラツキを抑制可能な、極浅不純物拡散領域を有する半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するための本発明に係る半導体装置の製造方法は、半導体基板面に不純物注入を行い、極浅不純物拡散領域を形成する第１工程と、前記第１工程終了後、前記極浅不純物拡散領域上に、前記半導体基板の不純物拡散係数以上の不純物拡散係数を有する半導体材料膜を成膜する第２工程と、前記第２工程終了後、アニール処理を行って前記極浅不純物拡散領域を活性化して極浅接合を形成する第３工程と、を有することを第１の特徴とする。
【００１５】
本発明に係る半導体装置の製造方法の上記第１の特徴によれば、半導体基板の不純物拡散係数以上の不純物拡散係数を有する半導体材料膜が極浅不純物拡散領域上に形成されている状況下でアニール処理が施される。アニール処理時の加熱により、極浅不純物拡散領域内の不純物はエネルギ（熱エネルギ、光エネルギ等）が与えられることで更に拡散することとなるが、このとき、半導体材料膜と極浅不純物拡散領域の間には非常に大きな濃度差が存在するとともに、半導体材料膜は半導体基板よりも大きな不純物拡散係数を有しているため、極浅不純物拡散領域内の不純物が半導体材料膜の形成方向に拡散することとなる。
【００１６】
従って、半導体材料膜が形成されていない場合と比較して、アニール処理時の注入不純物の半導体基板の深さ方向への拡散を抑制することができる。このため、半導体基板側への不純物の拡散を抑制しつつ活性化処理を実行することができるため、極浅接合を有する半導体装置を製造することができる。そして、かかる極浅接合を形成するに際しては、半導体材料膜を成膜した後に、アニール処理を実行するのみで良く、従来のようにアニール処理時における精密な温度制御は不要である。従って、温度制御を行うための複雑な制御機構を必要とせず、また、装置間、ロット間、ウェハ間、ウェハ面内座標間等における熱処理のバラツキの問題が発生しない。従って、接合深さに起因する特性のバラツキを抑制しつつ、極浅接合の形成が可能となる。
【００１７】
また、本発明に係る半導体装置の製造方法は、上記第１の特徴に加えて、前記半導体材料膜が、ポリシリコンもしくはアモルファスシリコンで構成される材料膜であることを第２の特徴とする。
【００１８】
また、本発明に係る半導体装置の製造方法は、上記第１の特徴に加えて、前記半導体材料膜が、ゲルマニウムを含むシリコン化合物、炭素を含むシリコン化合物のうちのいずれかで構成される材料膜であることを第３の特徴とする。
【００１９】
本発明に係る半導体装置の製造方法の上記第２または第３の特徴によれば、ポリシリコンの場合は多結晶状態であるため、また、アモルファスシリコンの場合は不完全結晶状態であるため、半導体基板（シリコン単結晶）よりも不純物拡散係数が大きい。従って、これらの材料を前記半導体材料膜として利用することにより、アニール処理時に、注入不純物が半導体基板の深さ方向よりも半導体材料膜側に対してより多く拡散し、深さ方向への拡散をさらに抑制することができる。
【００２０】
また、本発明に係る半導体装置の製造方法は、上記第１〜第３のいずれか一の特徴に加えて、前記第３工程が、希ガスが封入されたフラッシュランプを用いて行われるフラッシュランプアニールによるアニール処理であることを第４の特徴とする。
【００２１】
本発明に係る半導体装置の製造方法の上記第４の特徴によれば、短時間でアニール処理が行われるため、注入不純物の拡散を極力抑制することができる。また、特に上記第３の特徴のように、前記半導体材料膜としてゲルマニウムを含むシリコン化合物、炭素を含むシリコン化合物のいずれかの材料膜を利用した場合は、光学バンドギャップが広くなるため、光照射の感度調整が容易化される。従って、これらの材料膜で構成された前記半導体材料膜が形成されている状況下で当該フラッシュランプアニールによるアニール処理を実行することにより、光照射の感度調整を行うことで極浅不純物拡散領域の活性状態を所望の状態に調整することができる。
【００２２】
また、本発明に係る半導体装置の製造方法は、上記第１〜第４のいずれか一の特徴に加えて、前記第１工程が、前記半導体基板面から５０ｎｍの深さ位置よりも上側の領域内に、前記極浅不純物拡散領域を形成する工程であることを第５の特徴とする。
【００２３】
本発明に係る半導体装置の製造方法の上記第５の特徴によれば、半導体基板面から５０ｎｍの深さ位置までの極狭領域内に極浅不純物拡散領域が形成されるため、極浅不純物拡散領域内におけるアニール処理時の熱拡散のバラツキが大きく抑制される。
【００２４】
また、本発明に係る半導体装置の製造方法は、上記第１〜第５のいずれか一の特徴に加えて、前記第３工程終了後、前記半導体材料膜と金属膜とを反応させることで当該半導体材料膜上にシリサイド層を形成する第４工程を有することを第６の特徴とする。
【００２５】
本発明に係る半導体装置の製造方法の上記第６の特徴によれば、後工程で配線層と極浅不純物拡散領域との電気的接続を形成するためのコンタクトプラグを形成するに際し、コンタクトプラグが有するコンタクト抵抗を低減させることができる。また、半導体材料膜と金属膜とを反応させることでシリサイド層を形成するため、極浅不純物拡散領域が形成されている半導体基板面と金属膜とを反応させてシリサイド層を形成する必要がないため、シリサイド層形成時における極浅不純物拡散領域の電気的特性に対する影響を抑制することができる。
【００２６】
また、本発明に係る半導体装置の製造方法は、上記第６の特徴に加えて、前記第２工程が、前記極浅不純物拡散領域上に２０ｎｍ以上の膜厚の前記半導体材料膜を形成する工程であることを第７の特徴とする。
【００２７】
本発明に係る半導体装置の製造方法の上記第７の特徴によれば、前記半導体材料膜が十分な膜厚を有しているため、前記半導体材料膜と金属膜が反応することで形成されるシリサイド層が半導体基板面に達することがなく、シリサイド層が極浅不純物拡散領域と接触することがない。このため、シリサイド層形成時における極浅不純物拡散領域の電気的特性に対する影響を抑制することができる。
【発明の効果】
【００２８】
本発明によれば、半導体基板側への不純物の拡散を抑制しつつ活性化処理を実行することができるため、極浅接合を有する半導体装置を製造することができる。そして、かかる極浅接合を形成するに際しては、あらかじめ定められた膜厚で半導体材料膜を成膜した後に、フラッシュランプアニール処理を実行するのみで良く、従来のようにアニール時における精密な温度制御は不要である。従って、温度制御を行うための複雑な制御機構を必要とせず、また、装置間、ロット間、ウェハ間、ウェハ面内座標間等における熱処理のバラツキの問題が発生しない。従って、接合深さに起因する特性のバラツキを抑制しつつ、極浅接合の形成が可能となる。
【発明を実施するための最良の形態】
【００２９】
以下において、本発明に係る半導体装置の製造方法（以下、適宜「本発明方法」と称する）の実施形態について図１〜図４の各図を参照して説明する。
【００３０】
図１は、本発明方法を用いて半導体装置を製造する際の各工程における概略断面構造図を模式的に示したものであり、工程毎に図１（ａ）〜（ｅ）に分けて図示している。なお、これらの概略構成図は、あくまで模式的に図示されたものであり、実際の構造の寸法の縮尺と図面の縮尺とは必ずしも一致するものではない。
【００３１】
まず、図１（ａ）に示すように、半導体基板１１（ここではＰ型基板とする）に、ゲート酸化膜１２、ゲート電極１３、保護絶縁膜１４を順次形成した後、ゲート電極１３をマスクとして注入エネルギー２ｋｅＶ程度、注入量１×１０１１ｉｏｎｓ／ｃｍ２程度の条件でイオン注入を行い、低濃度極浅不純物拡散領域１５を形成する。低濃度極浅不純物拡散領域１５は、後の工程でソース・ドレイン領域形成のために注入されるイオン濃度よりも低濃度であり、エクステンション領域を形成する。
【００３２】
次に、図１（ｂ）に示すように、サイドウォール絶縁膜１７をゲート電極３の外側壁に形成後、ゲート電極１３をマスクとして注入エネルギー２ｋｅＶ程度、注入量５×１０１５ｉｏｎｓ／ｃｍ２程度の条件でイオン注入を行い、高濃度極浅不純物拡散領域（以下、「ソース・ドレイン領域」と記載）１８を形成する。
【００３３】
次に、図１（ｃ）に示すように、半導体材料膜２１を基板全面に膜厚２５０ｎｍ程度堆積した後、半導体材料膜２１の成膜表面を平坦化し、エッチング処理を行って、ソース・ドレイン領域１８上に半導体材料膜２１を膜厚２０ｎｍ程度残存させる。このとき、半導体材料膜２１としては、ドープされている半導体中でキャリアとなりうる不純物の濃度が１×１０１５ｉｏｎｓ／ｃｍ３以下であるポリシリコン膜を利用する。
【００３４】
次に、１０ｍｓ以下の短時間にわたって１１００℃以上の熱処理が行われるように、Ｘｅ等の希ガスを用いたフラッシュランプアニールを行い、極浅不純物拡散領域（１５、１８）の深さ方向への拡散を極力抑制しつつ活性化処理を行う。このとき、半導体材料膜２１は、ポリシリコン膜で構成されるため、半導体基板１１よりも不純物拡散係数が大きく、また、半導体材料膜２１とソース・ドレイン領域１８の間に非常に大きな濃度差が存在するため、ソース・ドレイン領域１８内の不純物は、半導体基板１１の深さ方向（図面下側方向）だけではなく半導体材料膜２１側（図面上側方向）にも拡散する。すなわち、これにより深さ方向（接合内部方向）への不純物拡散の絶対量を抑制しつつ、極浅不純物拡散領域１５及び１８を活性化することができる。
【００３５】
以下において、半導体基板面または基板内に形成されている極浅不純物拡散領域上に、所定の堆積膜が形成された状態の下で、アニール処理を行った場合の不純物の拡散度合いについて、実験結果を示すグラフを参照して説明する。
【００３６】
図２は、アニール対象となる半導体基板の断面構造図である。すなわち、Ｐ型半導体基板（シリコン基板）１１に対し砒素（Ａｓ）を注入エネルギー２ｋｅＶでイオン注入することで形成した極浅不純物拡散領域１８上に、堆積膜２０を形成したものである（説明の都合上、堆積膜２０を半導体材料膜２１と符号を異ならせている）。この状態の下で、熱処理温度１０５０℃で２〜３２ｓの時間、アニール処理をしたときの不純物濃度分布について、堆積膜２０として酸化シリコン膜並びにポリシリコンを採用した場合の比較結果を図３に示す。なお、図３に示す実験結果は、アニール処理後の各位置の不純物（Ａｓ）濃度分布を、デバイスシミュレータを用いて不純物濃度プロファイルを計算することにより得たものである。
【００３７】
図３は、基板面の深さ位置を０（基準）とし、半導体基板方向を正方向とした場合に、深さ位置と不純物（Ａｓ）濃度の関係をグラフ化したものである。図３（ａ）は堆積膜２０として酸化シリコン（絶縁膜）を採用した場合、図３（ｂ）はポリシリコン（半導体材料膜）を採用した場合である。いずれの場合も、アニール処理時間として、（１）２秒間、（２）８秒間、（３）３２秒間、の３パターンにおける実験結果を示している。
【００３８】
図３（ａ）によれば、基板深さが負の位置、すなわち堆積膜２０側（酸化シリコン膜側）においてＡｓイオンが検出されていない。これに対し、図３（ｂ）によれば、基板深さが負の位置、すなわち堆積膜２０側（ポリシリコン膜側）において１×１０１９ｉｏｎｓ／ｃｍ３程度〜１×１０２０ｉｏｎｓ／ｃｍ３程度のＡｓ濃度が計測されている。このことは、アニール処理を行うことで、酸化シリコン膜に向けてＡｓイオンが拡散することはほとんどないものの、ポリシリコン膜に対してはＡｓイオンが拡散することを表している。
【００３９】
また、図３の両グラフを参照すれば、アニール処理時間を長くすればするほど、半導体基板１１側に、より深く拡散することが分かる。しかしながら、図３（ｂ）の場合、図３（ａ）と比較して基板方向への拡散が大きく抑制されていることが分かる（グラフ（２），（３）参照）。そして、図３（ｂ）において、アニール処理時間を長くするほど、ポリシリコン膜内のＡｓ濃度が上昇していることから、図３（ａ）において半導体基板１１側に拡散していたＡｓの一部がポリシリコン膜側に拡散することで、半導体基板１１側への拡散が抑制されていることが分かる。
【００４０】
図３（ａ）の場合、酸化シリコンのＡｓの拡散係数が半導体基板１１に対して著しく低いため、アニール処理によって、Ａｓは酸化シリコン膜側には拡散せず、ほとんどが半導体基板２１側に拡散している。これに対し、図３（ｂ）の場合、ポリシリコンは半導体基板１１と同様に元素がシリコンである上、不完全結晶であるため単結晶中より不純物拡散係数が大きいため、アニール処理によってＡｓがこのポリシリコン膜側に容易に拡散することができることによるものであると言える。
【００４１】
図４は、アニール処理時間を横軸とし、接合深さＸｊ（図２参照）を縦軸とした場合の関係をグラフ化したものである。堆積膜２０として酸化シリコンを採用した場合を破線（１）で、ポリシリコンを採用した場合を実線（２）で示している。
【００４２】
図４によれば、同一のアニール時間の下では、堆積膜２０をポリシリコンとした場合の方が酸化シリコンの場合よりも接合深さが浅くなっていることが分かる。従って、このグラフと図３の結果を踏まえれば、堆積膜２０に対して不純物を拡散させることで接合深さＸｊを浅くすることができることが分かる。
【００４３】
従って、図１（ｃ）の状態下で短時間のフラッシュランプアニール処理を行うことにより、深さ方向への不純物の拡散を抑制しつつ極浅不純物拡散領域１５及び１８の活性化を行うことができる。さらに、深さ方向への不純物の拡散が抑制されるため、極浅不純物拡散領域の形成は半導体基板面から所定の領域内に留められ、これによってアニール時における熱拡散度合いのバラツキを抑制することができる。特に、不純物注入時において、半導体基板面から深さ５０ｎｍの位置よりも上方の領域に極浅不純物拡散領域１５及び１８が形成されるように不純物注入を行うことで、この熱拡散のバラツキ抑制の効果を高めることができる。
【００４４】
アニール処理の後は、図１（ｄ）に示すように、保護絶縁膜１４を除去した後に、金属膜を堆積後、当該金属膜と、下層のゲート電極１３並びに半導体材料膜２１を構成するポリシリコン膜を反応させることで、ゲート電極１３及び半導体材料膜２１の表面に低抵抗化のためのシリサイド層（例えばコバルトシリサイド）２３を形成する。なお、図１（ｃ）の状態において、半導体材料膜２１の膜厚を２０ｎｍ以上残存させておくことで、シリサイド層２３がソース・ドレイン領域１８に達することによるデバイスの電気的特性への影響を防止する効果も有することとなる。
【００４５】
その後は、図１（ｅ）に示すように、全面に層間絶縁膜２５を成膜後、フォトリソグラフィ法でパターニングしてゲート電極１３、並びにソース・ドレイン領域１８の上部を開口してコンタクトホールを形成した後、バリアメタル層としてのＴｉ膜２６並びにＴｉＮ膜２７をホール内壁に形成後、コンタクト材料膜としてＷ膜２８をホール内に充填してコンタクトプラグを形成する。その後、公知の配線工程を実行する。多層配線の場合は、このプラグ形成工程及び配線工程を適宜複数回実行する。
【００４６】
上述した本発明方法によれば、半導体基板側への不純物の拡散を抑制しつつ活性化処理を実行することができるため、極浅接合を有する半導体装置を製造することができる。そして、かかる極浅接合を形成するに際しては、あらかじめ定められた膜厚で半導体材料膜を成膜した後に、短時間のフラッシュランプアニール処理を実行するのみで良く、従来のようにアニール時における精密な温度制御は不要である。従って、温度制御を行うための複雑な制御機構を必要とせず、また、装置間、ロット間、ウェハ間、ウェハ面内座標間等における熱処理のバラツキの問題が発生しない。従って、接合深さに起因する特性のバラツキを抑制しつつ、極浅接合の形成が可能となる。
【００４７】
なお、上記の実施形態では、半導体材料膜２１として、ポリシリコン膜を利用したが、
アモルファスシリコン膜を構成した場合においても、ポリシリコン膜の場合と同様の効果を奏することができる。アモルファスシリコンは低温プロセスでの成膜が可能なため、ポリシリコンの場合よりも成膜条件を緩和することができる。また、アモルファスシリコンはランダムな結晶構造であるため、半導体基板１１を構成する単結晶シリコンより不純物拡散係数が大きい。
【００４８】
また、Ｆｉｃｋの拡散方程式によれば、拡散係数と共に濃度差も不純物拡散にとって重要な要素である。仮に同一拡散係数の結晶内において濃度に偏りがある場合でも、不純物は濃度の高いところから低いところへ拡散する。よって半導体材料膜２１が酸化シリコン膜のように不純物拡散係数が著しく低い材料ではなく、基板半導体と同等以上の不純物拡散係数を有するシリコン系材料であれば、不純物濃度差により極浅不純物拡散領域の不純物を半導体材料膜２１方向へ拡散することができる。
【００４９】
また、半導体材料膜２１の材料としてゲルマニウムを含むシリコン化合物膜、あるいは炭素を含むシリコン化合物膜を利用した場合においても、シリコン中にゲルマニウムあるいは炭素が含有されることによりシリコンのみからなる結晶に対する光学バンドギャップが変化する。このため、半導体材料膜２１の形成過程において、シラン（ＳｉＨ４）等のシリコン膜生成ガスとゲルマニウム或いは炭素を含むガスを同時に流入し、そのガス流量を調整することにより半導体材料膜２１に含有されるゲルマニウム濃度或いは炭素濃度を調整することにより、極浅不純物拡散領域１５、１８に対する活性状態を調整することが可能となる。
【００５０】
なお、上述の実施形態では、アニール処理として希ガスを用いたフラッシュランプアニール処理を行う場合についてのみ説明を行ったが、スパイクアニール処理やレーザスパイクアニール処理を用いる場合でも同様に利用可能である。
【図面の簡単な説明】
【００５１】
【図１】本発明方法を用いて半導体装置を製造する際の各工程における概略断面構造図を模式的に示したもの
【図２】アニール対象となる半導体基板の断面構造図
【図３】アニール処理実行による深さ位置と不純物濃度の関係をグラフ化したもの
【図４】アニール処理実行による深さ位置と接合深さの関係をグラフ化したもの
【図５】従来のスパイクアニール処理を用いた場合のアニール時間と熱処理温度の関係を示す図
【図６】従来のフラッシュランプアニール処理を用いた場合のアニール時間と熱処理温度の関係を示す図
【符号の説明】
【００５２】
１１：    半導体基板
１２：    ゲート酸化膜
１３：    ゲート電極
１４：    保護絶縁膜
１５：    低濃度極浅不純物拡散領域（エクステンション領域）
１７：    サイドウォール絶縁膜
１８：    高濃度極浅不純物拡散領域（ソース・ドレイン領域）
２０：    堆積膜
２１：    半導体材料膜
２３：    シリサイド層
２５：    層間絶縁膜
２６：    Ｔｉ膜
２７：    ＴｉＮ膜
２８：    Ｗ膜
【図１】
2008300768.tif 000003
【図２】
2008300768.tif 000004
【図３】
2008300768.tif 000005
【図４】
2008300768.tif 000006
【図５】
2008300768.tif 000007
【図６】
2008300768.tif 000008