(57)【要約】【課題】  耐湿性を向上させた半導体装置及びその製造方法を提供する。【解決手段】  半導体チップ２ａ内の半導体集積回路１に接続され、当該半導体チップ２ａ上の側面部近傍に形成されたパッド電極４と、前記半導体チップ２ａの側面部及び裏面部に形成された絶縁膜９と、前記パッド電極４の裏面に接続され、前記絶縁膜９に接するようにして前記半導体チップ２ａの側面部から裏面部に延在する配線層１０と、前記半導体チップ２ａの側面部及び裏面部を埋設するように形成された保護層１３と、前記保護層１３に形成された開口部を介して前記配線層１０に電気的に接続される導電端子１４とを有することを特徴とする。【選択図】  図８
2008300564.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップ内の回路素子に接続され、当該半導体チップ上の側面部近傍に形成された金属パッドと、
前記半導体チップの側面部及び裏面部に形成された絶縁膜と、
前記金属パッドの裏面に接続され、前記絶縁膜に接するようにして前記半導体チップの側面部から裏面部に延在する金属配線と、
前記半導体チップの側面部及び裏面部を埋設するように形成された保護層と、
前記保護層に形成された開口部を介して前記金属配線に電気的に接続される導電端子とを有することを特徴とする半導体装置。
【請求項２】
前記保護層は、第１の保護層と第２の保護層とから成ることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記金属パッドを含み、前記半導体チップの表面部を被覆するように接着された支持体を有することを特徴とする請求項１または請求項２に記載の半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか１項に記載された半導体装置上に、別の半導体装置が積層され、上側の半導体装置の前記保護層が下側の半導体装置に接していることを特徴とする半導体装置。
【請求項５】
半導体チップ内の回路素子に接続され、当該半導体チップ上の側面部近傍に形成された金属パッドと、
前記半導体チップの側面部及び裏面部に形成された絶縁膜と、
前記金属パッドの裏面に接続され、前記絶縁膜に接するようにして前記半導体チップの側面部から裏面部に延在する金属配線と、
前記半導体チップの側面部及び裏面部に形成された保護層と、
前記保護層に形成された開口部を介して前記金属配線に接続される導電端子と、
前記保護層上に形成され、前記半導体チップの側面部を埋設する導電性膜とを有することを特徴とする半導体装置。
【請求項６】
前記金属パッドを含み、前記半導体チップの表面部を被覆するように接着された支持体を有することを特徴とする請求項５に記載の半導体装置。
【請求項７】
第１の絶縁膜を介して金属パッドが形成された半導体基板を用意し、
前記金属パッドを含む前記半導体基板の表面側と支持体の表面とを貼り合わせる工程と、
前記半導体基板をその裏面側から一部除去して前記第１の絶縁膜を露出させる工程と、
前記半導体基板の裏面全体に第２の絶縁膜を形成する工程と、
前記第１及び第２の絶縁膜を一部除去して前記金属パッドを露出させる工程と、
前記金属パッドの裏面に接続し、かつ前記半導体基板の裏面に延在する金属配線を形成する工程と、
前記半導体基板の一部を除去し、前記支持体の表面に、前記支持体の厚み方向の途中に至る溝を形成する工程と、
前記溝を含む前記半導体基板の裏面全体を埋設するように保護層を形成する工程と、
前記保護層に形成した開口部を介して前記金属配線に電気的に接続する導電端子を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項８】
前記保護層を形成する工程は、第１の保護層を形成した後に、当該第１の保護層上に第２の保護層を形成する工程とを有することを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
第１の絶縁膜を介して金属パッドが形成された半導体基板を用意し、
前記金属パッドを含む前記半導体基板の表面側と支持体の表面とを貼り合わせる工程と、
前記半導体基板をその裏面側から一部除去して前記第１の絶縁膜を露出させる工程と、
前記半導体基板の裏面全体に第２の絶縁膜を形成する工程と、
前記第１及び第２の絶縁膜を一部除去して前記金属パッドを露出させる工程と、
前記金属パッドの裏面に接続し、かつ前記半導体基板の裏面に延在する金属配線を形成する工程と、
前記半導体基板の一部を除去し、かつ前記支持体の表面に、前記支持体の厚み方向の途中に至る溝を形成する工程と、
前記溝を含む前記半導体基板の裏面側に第１の保護層を形成する工程と、
前記第１の保護層に形成した開口部を介して前記金属配線に接続する導電端子を形成する工程と、
前記第１の保護層上に第２の保護層を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１０】
前記保護層または前記第１の保護層を形成する工程は、モールド樹脂を塗布することを特徴とする請求項７乃至請求項９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記第２の保護層を形成する工程は、導電性材料を塗布することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１２】
前記支持体を薄膜化する工程を有することを特徴とする請求項７乃至請求項１１のいずれか１項に記載の半導体装置の製造方法。
【請求項１３】
前記支持体を取り除く工程を有することを特徴とする請求項７乃至請求項１１のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特にＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）型の半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、新たなパッケージ技術としてＣＳＰが注目されている。ＣＳＰとは、半導体チップの外形と略同一サイズの外形を有する小型のパッケージをいう。そして、ＣＳＰの一種としてＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）型の半導体装置が知られている。ＢＧＡ型の半導体装置は、ハンダ等の金属材料から成るボール状の端子がパッケージの一方の面上に複数配列されたものである。
【０００３】
また、実装密度を高めるために、半導体チップの薄型化が要求されており、この要求を満たすためにも半導体基板を薄くする必要がある。しかしながら、半導体基板が薄くなると、製造工程において強度低下による反りや破損が生じるために搬送が不可能になってしまう。そのため、ガラス基板や保護テープ等の支持体を半導体基板の一方の面に貼り合わせ、支持体の貼り合わされていない面を研削して半導体基板を薄くすることが行われている。
【０００４】
図１５は、従来のＢＧＡ型であって、支持体を備える半導体装置の概略を示す断面図である。シリコン（Ｓｉ）等から成る半導体基板１００の表面には、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）型イメージセンサやＣＭＯＳ型イメージセンサ等の素子から成る半導体集積回路１０１が形成され、更に、半導体集積回路１０１と電気的に接続されたパッド電極１０２が絶縁膜１０３を介して形成されている。パッド電極１０２は、シリコン窒化膜等から成るパッシベーション膜１０４で被覆されている。
【０００５】
半導体基板１００の表面上には、ガラス基板等の支持体１０５がエポキシ樹脂等から成る接着層１０６を介して貼り合わされている。支持体１０５は、製造工程の中で薄型化される半導体基板１００を強固に保持するため、及び支持体１０５自身の反りや破損を防止するために厚く、例えば薄型化後の半導体基板１００の厚みが１００μｍ程度とすると、支持体１０５の厚みは４００μｍ程度である。
【０００６】
半導体基板１００の側面及び裏面上にはシリコン酸化膜やシリコン窒化膜等から成る絶縁膜１０７が形成されている。絶縁膜１０７上には、パッド電極１０２と電気的に接続された配線層１０８が、半導体基板１００の側面及び裏面に沿って形成されている。また、絶縁膜１０７及び配線層１０８を被覆して、ソルダーレジスト等から成る保護層１０９が形成されている。保護層１０９の所定領域には開口部が形成され、この開口部を通して配線層１０８と電気的に接続されたボール状の導電端子１１０が形成されている。
【０００７】
このような半導体装置は、個々の半導体装置の境界である所定のダイシングラインＤＬに沿って支持体１０５及び保護層１０９等をダイシングブレードで個別に切り分ける工程（いわゆるダイシング工程）を経ることによって製造されていた。
【０００８】
上述した技術は、例えば以下の特許文献に記載されている。
【特許文献１】特開２００６−９３３６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記半導体装置は、パッド電極１０２と接続された配線層１０８を被覆する保護層１０９を有していたが、吸湿性のある樹脂から成る保護層１０９と接着層１０６との接触部での耐湿性が弱く、半導体素子から支持体１０５が剥がれるおそれがあった。また、電子機器の更なる高機能化、薄型化が要求されていた。
【００１０】
そこで本発明は、信頼性の高い半導体装置を提供することを目的とし、さらには半導体装置の薄型化を図ることを目的とする。
【課題を解決するための手段】
【００１１】
本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の半導体装置は、半導体チップ内の回路素子に接続され、当該半導体チップ上の側面部近傍に形成された金属パッドと、前記半導体チップの側面部及び裏面部に形成された絶縁膜と、前記金属パッドの裏面に接続され、前記絶縁膜に接するようにして前記半導体チップの側面部から裏面部に延在する金属配線と、前記半導体チップの側面部及び裏面部を埋設するように形成された保護層と、前記保護層に形成された開口部を介して前記金属配線に電気的に接続される導電端子とを有することを特徴とする。
【００１２】
また、前記保護層は、第１の保護層と第２の保護層とから成ることを特徴とする。
【００１３】
更に、前記金属パッドを含み、前記半導体チップの表面部を被覆するように接着された支持体を有することを特徴とする。
【００１４】
また、前記半導体装置上に、別の半導体装置が積層され、上側の半導体装置の前記保護層が下側の半導体装置に接していることを特徴とする。
【００１５】
更に、本発明の半導体装置は、半導体チップ内の回路素子に接続され、当該半導体チップ上の側面部近傍に形成された金属パッドと、前記半導体チップの側面部及び裏面部に形成された絶縁膜と、前記金属パッドの裏面に接続され、前記絶縁膜に接するようにして前記半導体チップの側面部から裏面部に延在する金属配線と、前記半導体チップの側面部及び裏面部に形成された保護層と、前記保護層に形成された開口部を介して前記金属配線に接続される導電端子と、前記保護層上に形成され、前記半導体チップの側面部を埋設する導電性膜とを有することを特徴とする。
【００１６】
また、上記半導体装置において、前記金属パッドを含み、前記半導体チップの表面部を被覆するように接着された支持体を有することを特徴とする。
【００１７】
更に、本発明の半導体装置の製造方法は、第１の絶縁膜を介して金属パッドが形成された半導体基板を用意し、前記金属パッドを含む前記半導体基板の表面側と支持体の表面とを貼り合わせる工程と、前記半導体基板をその裏面側から一部除去して前記第１の絶縁膜を露出させる工程と、前記半導体基板の裏面全体に第２の絶縁膜を形成する工程と、前記第１及び第２の絶縁膜を一部除去して前記金属パッドを露出させる工程と、前記金属パッドの裏面に接続し、かつ前記半導体基板の裏面に延在する金属配線を形成する工程と、前記半導体基板の一部を除去し、前記支持体の表面に、前記支持体の厚み方向の途中に至る溝を形成する工程と、前記溝を含む前記半導体基板の裏面全体を埋設するように保護層を形成する工程と、前記保護層に形成した開口部を介して前記金属配線に電気的に接続する導電端子を形成する工程とを有することを特徴とする。
【００１８】
また、前記保護層を形成する工程は、第１の保護層を形成した後に、当該第１の保護層上に第２の保護層を形成する工程とを有することを特徴とする。
【００１９】
更に、本発明の半導体装置の製造方法は、第１の絶縁膜を介して金属パッドが形成された半導体基板を用意し、前記金属パッドを含む前記半導体基板の表面側と支持体の表面とを貼り合わせる工程と、前記半導体基板をその裏面側から一部除去して前記第１の絶縁膜を露出させる工程と、前記半導体基板の裏面全体に第２の絶縁膜を形成する工程と、前記第１及び第２の絶縁膜を一部除去して前記金属パッドを露出させる工程と、前記金属パッドの裏面に接続し、かつ前記半導体基板の裏面に延在する金属配線を形成する工程と、前記半導体基板の一部を除去し、かつ前記支持体の表面に、前記支持体の厚み方向の途中に至る溝を形成する工程と、前記溝を含む前記半導体基板の裏面側に第１の保護層を形成する工程と、前記第１の保護層に形成した開口部を介して前記金属配線に接続する導電端子を形成する工程と、前記第１の保護層上に第２の保護層を形成する工程とを有することを特徴とする。
【００２０】
また、前記保護層または前記第１の保護層を形成する工程は、モールド樹脂を塗布することを特徴とする。
【００２１】
更に、前記第２の保護層を形成する工程は、導電性材料を塗布することを特徴とする。
【００２２】
また、前記支持体を薄膜化する工程を有することを特徴とする。更には、前記支持体を取り除く工程を有することを特徴とするものである。
【発明の効果】
【００２３】
本発明によれば、半導体チップの全体を埋設するように保護層を形成しているため、従来構造に比べて耐湿性が向上した半導体装置を提供できる。また、支持体を薄膜化する工程または支持体を取り除く工程を有するため、半導体装置の薄膜化が可能になる。
【発明を実施するための最良の形態】
【００２４】
次に、本発明の第１の実施形態について図面を参照しながら説明する。図１乃至図８は、それぞれ製造工程順に示した断面図または平面図である。なお、以下に説明する製造工程は、ウェハ状の半導体基板を用いて行われるものであり、所定のダイシングラインＤＬを境界として多数の半導体装置がマトリクス状に多数形成されることになるが、便宜上その一つの半導体装置が形成される工程を説明する。
【００２５】
まず、図１に示すように、その表面に半導体集積回路１（例えば、ＣＣＤセンサー，ＣＭＯＳセンサー，照度センサー等の受光素子や発光素子、トランジスタ等の半導体素子が集積されて構成されたドライバ回路やロジック回路、それらと接続された配線等）が形成されたシリコン（Ｓｉ）等から成るウェハ状の半導体基板２を準備する。半導体基板２は、例えば３００μｍ〜７００μｍ程度の厚さになっている。そして、半導体基板２の表面上に絶縁膜３（例えば、熱酸化法やＣＶＤ法等によって形成されたシリコン酸化膜）を例えば２μｍの膜厚に形成する。
【００２６】
次に、スパッタリング法やメッキ法、その他の成膜方法によりアルミニウム（Ａｌ）やアルミニウム合金や銅（Ｃｕ）等の金属層を形成し、その後不図示のレジスト層をマスクとして当該金属層をエッチングし、絶縁膜３上にパッド電極４を例えば１μｍの膜厚に形成する。パッド電極４は、半導体集積回路１やその周辺素子と不図示の配線を介して電気的に接続された外部接続用の電極である。そして、後述する導電端子１４からパッド電極４を介して電源電圧や接地電圧あるいは種々の信号が半導体集積回路１や半導体基板２等に供給される。なお、パッド電極４の配置位置に限定はなく、半導体集積回路１上に配置することもできる。
【００２７】
次に、半導体基板２の表面にパッド電極４の一部上あるいは全部を被覆するパッシベーション膜５（例えば、ＣＶＤ法により形成されたシリコン窒化膜）を形成する。図１では、パッド電極４の一部上を被覆するようにしてパッシベーション膜５が形成されている。
【００２８】
次に、パッド電極４を含む半導体基板２の表面上に、エポキシ樹脂，ポリイミド（例えば感光性ポリイミド），レジスト，アクリル等から成る接着層６を介してウェハ状の支持体７を貼り合わせる。本実施形態では、支持体７の半導体基板２側の面を表面、他方の面を裏面とする。なお、半導体集積回路１が受光素子や発光素子を含む場合、接着層６は半導体集積回路１から放射される光、あるいは半導体集積回路１に入射される光の通り道になるため、透明であって光を透過させる性状の良好な材料から成ることが好ましい。
【００２９】
支持体７は、例えばフィルム状の保護テープでもよいし、ガラスや石英，セラミック，金属等の剛性の基板であってもよいし、樹脂から成るものでもよい。支持体７は、半導体基板２を支持すると共にその素子表面を保護する機能を有するものであり、その膜厚は例えば約４００μｍ程度である。なお、半導体集積回路１が受光素子や発光素子を含む場合には、支持体７は透明もしくは半透明の材料から成り、光を透過させる性状を有するものである。
【００３０】
次に、半導体基板２の裏面に対して裏面研削装置（グラインダー）を用いてバックグラインドを行い、半導体基板２を所定の厚さ（例えば１００μｍ程度）まで薄くする。なお、当該研削工程はエッチング処理でもよいし、グラインダーとエッチング処理の併用でもよい。なお、最終製品の用途や仕様，準備した半導体基板２の当初の厚みによっては、当該研削工程を行う必要がない場合もある。
【００３１】
次に、図２に示すように、半導体基板２のうちパッド電極４に対応する所定の領域のみを、半導体基板２の裏面側から選択的にエッチングし、絶縁膜３を一部露出させる。以下、この露出部分を開口部８とする。これによりウェハ状の半導体基板２は、図３Ａ，Ｂに示すような島状に分割される。
【００３２】
当該半導体基板２の選択的なエッチングについて、図３Ａ，Ｂを参照して説明する。図３Ａ，Ｂは、半導体基板２側から見た概略平面図であり、図２は図３Ａ，ＢのＸ−Ｘ線に沿った断面図に対応するものである。
【００３３】
図３Ａに示すように、半導体基板２を支持体７の幅よりも狭い、略長方形の形状にエッチングすることもできる。また、図３Ｂに示すように、パッド電極４が形成された領域のみをエッチングすることで、半導体基板２の外周が凹凸状になるように構成することもできる。後者の方が、半導体基板２と支持体７の重畳する面積が大きく、支持体７の外周近くまで半導体基板２が残る。そのため、半導体基板２に対する支持体７の支持強度を向上させる観点からは、後者の構成が好ましい。また、後者の構成によれば、半導体基板２と支持体７の熱膨張率の差異による支持体７の反りが防止できるため、半導体装置のクラックや剥離が防止できる。なお、図３Ａ，Ｂで示した平面形状とは別の形状に半導体基板２をデザインすることも可能である。なお、以後は半導体基板２を図３Ａで示したようにエッチングした場合の製造工程を説明する。
【００３４】
また、本実施形態では半導体基板２の横幅が表面側に近付くほど広がるように、半導体基板２の側壁が斜めにエッチングされているが、半導体基板２の幅が一定であり、その側壁が支持体７の主面に対して垂直となるようにエッチングすることもできる。
【００３５】
次に、開口部８内を含め、半導体基板２の側面及び裏面上にプラズマＣＶＤ法等によって形成されたシリコン酸化膜やシリコン窒化膜等の絶縁膜９を形成する。次に、不図示のレジスト層をマスクとして、絶縁膜３及び絶縁膜９を図４に示すように選択的にエッチングする。このエッチングにより、パッド電極４の一部上からダイシングラインＤＬに至る領域にかけて形成された絶縁膜３及び絶縁膜９が選択的に除去され、開口部８の底部においてパッド電極４の少なくとも一部が露出される。
【００３６】
次に、スパッタリング法やメッキ法、その他の成膜方法により、配線層１０となるアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属層を例えば１μｍの膜厚で形成する。その後、不図示のレジスト層をマスクとして当該金属層を選択的にエッチングする。このエッチングによって当該金属層は、図５に示すように、パッド電極４と接続され、半導体基板２の側面及び裏面上に形成された配線層１０となる。
【００３７】
次に、配線層１０を被覆する不図示の電極接続層（例えば、ニッケル層と金層の積層）を形成する。電極接続層を形成するのは、アルミニウム等から成る配線層１０と、ハンダ等から成る導電端子１４は接合しにくいという理由や、導電端子１４の材料が配線層１０側に流入してくることを防止するという理由による。なお、保護層１３の形成後に当該電極接続層を形成することも可能である。
【００３８】
次に、ダイシングブレードやドライエッチングによって、半導体基板２側から絶縁膜３，接着層６及び支持体７の表面を一部除去することで、支持体７の厚み方向の途中に至る溝１１を形成する。溝１１は、個々の半導体装置の境界（ダイシングラインＤＬ）に沿って、支持体７の表面に対して縦横方向に多数形成される。これによって、半導体基板２は半導体チップに分断される。以下、半導体チップ２ａとして説明を続ける。
【００３９】
なお、溝１１の断面形状は、接着層６の側面が露出されるのであれば、図６に示すようなＶ字形状に限定されず楕円形状や略長方形状等でも構わないが、後述する保護層１２の溝１１内での被覆性を良好にする観点からはＶ字形状とするか、あるいは上部（半導体チップ２ａの表面に近い部分）が外側に湾曲した形状とすることが好ましい。
【００４０】
次に、後述する導電端子１４の形成領域に対応する位置に開口部１２を有する保護層１３を、前記溝１１を含む半導体チップ２ａの側面から裏面にかけて半導体チップ２ａ全体を埋設するように厚く形成する。
【００４１】
ここで、前記保護層１３の形成は、例えば以下のように行う。まず、例えばスクリーン印刷法を用いて、前記半導体チップ２ａを埋設するように開口部１２を有するモールド樹脂を前記半導体チップ２ａよりも３０μｍ程度高くなるように形成する。
【００４２】
また、前記保護層１３の材料として、ポリイミド系樹脂、ソルダーレジスト膜等の有機系材料を用いてもよい。更に、可視光や赤外線等を吸収する吸収材料を用いてもよい。
【００４３】
更に、前記保護層１３の形成方法として、ディスペンス方法（塗布法）により塗布するものであってもよい。
【００４４】
以上のように本実施形態の保護層１３は、前記接着層６の側面を完全に被覆し、しかも半導体チップ２ａの全体を埋設するように厚く形成している。従って、本発明の半導体装置２０は、従来の半導体装置に比べて耐湿性が向上する。そのため、保護層１３として、従来と同様に耐湿性の劣るソルダーレジスト膜を用いたとしても、当該ソルダーレジスト膜を従来に比べて十分に厚く形成しているため、耐湿性が低下することがない。
【００４５】
次に、保護層１３の開口部１２から露出した電極接続層上に導電材料（例えばハンダ）をスクリーン印刷し、この導電材料を熱処理でリフローさせることで、図８に示すようにボール状の導電端子１４を形成する。なお、導電端子１４の形成方法は上記に限定されることはなく、電解メッキ法や、ディスペンサを用いてハンダ等を所定領域に塗布するいわゆるディスペンス法等で形成することもできる。このようにして、パッド電極４は配線層１０を介して導電端子１４と電気的に接続される。
【００４６】
また、図示した説明は省略するが、前記支持体７の裏面全体を均一にエッチングし、支持体７を所定の厚さ（例えば５０μｍ程度）に薄くすることで、半導体装置２０の薄膜化も可能である。
【００４７】
尚、エッチング方法としては、裏面研削装置（グラインダー）を用いて機械的にエッチングするか、あるいは基板を回転させながらフッ酸等を含む薬液を用いてエッチングを行うスピンウェットエッチングが好ましい。ただし、支持体７の裏面全体をエッチングする方法であればディップエッチング等の他のエッチング方法でもよい。
【００４８】
そして、ダイシングブレードを用いて、前記保護層１３及び支持体７を分断することで、図８に示すように、チップサイズパッケージ型の半導体装置２０が完成する。半導体装置２０は、導電端子１４を介してプリント基板等に実装される。
【００４９】
第１の実施形態では、前記保護層１３により前記接着層６の側面を含め、半導体チップ２ａの全体が完全に被覆されている。そのため、接着層６が外気に触れることは抑えられ、半導体集積回路１や接着層６への腐食物質（例えば水分）の浸入を防止することができる。
【００５０】
次に、本発明の第２の実施形態について図面を参照しながら説明する。なお、第１の実施形態と同様の構成及び製造工程については、同一符号を示してその説明を省略する。
【００５１】
第１の実施形態では、図８に示すように、保護層１３により半導体基板２の裏面全体を被覆していた。これに対して第２の実施形態の半導体装置３０では、図９に示すように、半導体基板２の裏面の手前まで第１の保護層１３ａを形成し、図１０に示すように、当該第１の保護層１３ａ上に開口部を有する第２の保護層３１を形成する。そして、前記第２の保護層３１に形成した開口部を介して前記電極接続層上に導電端子１４を形成する工程を採用している点が特徴である。
【００５２】
ここで、本実施形態では、第１の保護層１３ａとしてディスペンス法を用いて、例えばフィラー入りのアンダーフィル材を塗布している。また、前記第１の保護層１３ａの材料として、モールド樹脂、ポリイミド系樹脂、ソルダーレジスト膜等の有機系材料を用いてもよい。更に、可視光や赤外線等を吸収する吸収材料を用いてもよく、可視光や赤外線等を反射する反射材料等を用いてもよい。そして、前記第２の保護層３１として、ソルダーレジスト材を用いている。
【００５３】
次に、本発明の第３の実施形態について図面を参照しながら説明する。なお、第１及び第２の実施形態と同様の構成及び製造工程については、同一符号を示してその説明を省略する。
【００５４】
第１及び第２の実施形態では、前記溝１１を埋設するように保護層１３、第１の保護層１３ａを形成していた。これに対して第３の実施形態の半導体装置４０では、図１１に示すように、半導体基板２の裏面に開口部を有する保護層４１を略均一な膜厚で形成し、前記保護層４１の開口部を介して前記電極接続層上に導電端子１４を形成する。そして、前記溝１１を被覆するようにディスペンス法を用いて導電性ペースト４２（例えば、銀ペースト）を形成する工程を採用している点が特徴である。なお、スクリーン印刷法を用いて導電性ペースト４２を形成してもよい。
【００５５】
以上説明したように上記半導体装置４０では、従来の半導体装置１００と同様に保護層１０９を形成した後に、導電性ペースト４２を用いて溝１１及び半導体チップ２ａの側面を埋設しているため、従来構造よりも耐湿性が向上する。また、前記導電性ペースト４２を形成しているため、可視光や赤外線等を反射することができる。
【００５６】
ところで、半導体集積回路１上に接着層が形成されていると、当該半導体装置の品質が低下することがある。例えば、半導体集積回路１が受光素子や発光素子を含む場合には、半導体集積回路１への光の入射（あるいは半導体集積回路１からの光の放射）が接着層によって妨げられ、所望の品質が得られないことがある。また、ブルーレイ(Blu-Ray)のような特定の波長の光によって接着層が劣化し、その劣化した接着層によって半導体装置の動作品質が低下するという問題がある。
【００５７】
そこで、図１２に示すように第４の実施形態の半導体装置５０では、キャビティ５１の形成によって、半導体集積回路１と支持体７との間に接着層５２が介在しない。そのため、接着層５２の存在によって動作品質が低下するような半導体装置（例えば、ブルーレイ受光用の半導体装置）に対して有効な構成となる。なお、第４の実施形態として前記キャビティ５１を有する構成について説明しているが、本発明は上述した第１、第２及び第３の実施形態に対して、前記キャビティ５１を有する構成を採用してもよい。
【００５８】
また、前記キャビティ５１を有した状態で、前記支持体７を全てエッチングした場合には、図１３に示すように半導体集積回路１上に開口部６１を有する接着層５２を備えた第５の実施形態の半導体装置６０が形成される。なお、本発明は上述した第１、第２及び第３の実施形態に対して、前記支持体をすべてエッチングした構成を採用してもよい。
【００５９】
次に、第６の実施形態として、前記開口部６１を有する接着層５２を備えた半導体装置を垂直（上下）方向に複数個積層した、積層型の半導体装置６７について図１４を参照しながら説明する。図１４では、第１及び第２の半導体装置６５，６６が順に積層された積層型の半導体装置６７の断面図を示している。なお、前記半導体装置６５，６６は、開口部６１から外部に露出したパッド電極６８を備えている。パッド電極６８は、開口部６１から外部に露出している点を除いて既に説明したパッド電極４と同様の構成である。
【００６０】
前記積層型の半導体装置６７は、各半導体装置６５，６６が完成した後、第２の半導体装置６６の導電端子１４を第１の半導体装置６５のパッド電極６８と整合するように重ね合わせ、その後、例えば熱圧着法で導電端子１４とパッド電極６８とを接続することで完成する。なお、上記説明では、同一種類（同一サイズ）の半導体装置同士を積層するように説明したが、パッド電極６８と導電端子１４とが整合する半導体装置であれば、同一種類（同一サイズ）の半導体装置同士を積層するものに限定されない。また、前記半導体装置６６上に別の半導体装置を更に積層させることも当然可能である。
【００６１】
このような積層型の半導体装置６７は支持体７を有していないため、積層構造の高さを最小限にすることができる。そして、保護層１３により半導体基板２を埋設するように、つまり半導体チップ２ａの側面から裏面にかけて全体を被覆するように保護層１３が形成されているため、上下の半導体装置６５，６６が密着した形で積層されるように構成することもできるため、衝撃等に強い構造となる。なお、前記保護層１３は第１の保護層１３ａと第２の保護層３１とから構成されるものでもよい。
【００６２】
また、本発明は上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能であることは言うまでもない。例えば、上記実施形態では、ボール状の導電端子を有するＢＧＡ(Ball Grid Array)型の半導体装置について説明したが、本発明はＬＧＡ(Land Grid Array)型や、その他のＣＳＰ(Chip Size Package)型の半導体装置に適用するものであっても構わない。また、上記実施形態では、導電端子が半導体基板の裏面上に形成されていたが、半導体基板の側面に隣接するように導電端子を配置しても構わない。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図３】本発明の第１の実施形態に係る半導体装置の製造方法を説明する平面図である。
【図４】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図５】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図６】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図７】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図８】本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図９】本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１０】本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１１】本発明の第３の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１２】本発明の第４の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図１３】本発明の第５の実施形態に係る半導体装置の積層構造を説明する断面図である。
【図１４】本発明の第６の実施形態に係る半導体装置の積層構造を説明する断面図である。
【図１５】従来の半導体装置を説明する断面図である。
【符号の説明】
【００６４】
１  半導体集積回路    ２  半導体基板    ２ａ  半導体チップ    ３  絶縁膜    ４  パッド電極    ５  パッシベーション膜    ６  接着層    ７  支持体    ８  開口部    ９  絶縁膜    １０  配線層    １１  溝    １２  開口部    １３、１３ａ  保護層、第１の保護層    １４  導電端子    ２０  半導体装置    ＤＬ  ダイシングライン
【図１】
2008300564.tif 000003
【図２】
2008300564.tif 000004
【図３】
2008300564.tif 000005
【図４】
2008300564.tif 000006
【図５】
2008300564.tif 000007
【図６】
2008300564.tif 000008
【図７】
2008300564.tif 000009
【図８】
2008300564.tif 000010
【図９】
2008300564.tif 000011
【図１０】
2008300564.tif 000012
【図１１】
2008300564.tif 000013
【図１２】
2008300564.tif 000014
【図１３】
2008300564.tif 000015
【図１４】
2008300564.tif 000016
【図１５】
2008300564.tif 000017