(57)【要約】【課題】セルフヒーティングによる誤動作を低減し、より安定した動作を確保することができる信頼性の高い半導体装置を提供する。【解決手段】半導体素子が有する半導体膜と基板の間に、冷媒を流すための空洞を有する。該空洞は、凹部を有する絶縁膜を半導体膜と基板の間に設けることで形成される。そして該絶縁膜は、空洞内へ冷媒を導入するための開口部と、空洞内から冷媒を排出するための開口部とを少なくとも有する。一方の開口部から導入された冷媒は、空洞内を流れ、他方の開口部から排出される。【選択図】図１
2008300709.tif 000002
【特許請求の範囲】
【請求項１】
ベース基板と、前記ベース基板上の絶縁膜と、前記絶縁膜上の半導体膜と、を有し、
前記絶縁膜と前記ベース基板の間には空洞が設けられており、
前記空洞は前記半導体膜と重なっており、
前記絶縁膜は、前記空洞につながる開口部を少なくとも２つ有することを特徴とする半導体装置。
【請求項２】
ベース基板と、前記ベース基板上の第１の絶縁膜と、前記第１の絶縁膜上の第２の絶縁膜と、前記第２の絶縁膜上の半導体膜と、を有し、
前記第１の絶縁膜と前記第２の絶縁膜の間には空洞が設けられており、
前記空洞は前記半導体膜と重なっており、
前記第２の絶縁膜は、前記空洞につながる開口部を少なくとも２つ有することを特徴とする半導体装置。
【請求項３】
ベース基板と、前記ベース基板上の絶縁膜と、前記絶縁膜上の半導体膜と、前記半導体膜上のゲート絶縁膜と、前記ゲート絶縁膜上の電極と、を有し、
前記絶縁膜と前記ベース基板の間には空洞が設けられており、
前記半導体膜は、前記ゲート絶縁膜を間に挟んで前記電極と重なるチャネル形成領域を有し、
前記空洞は前記チャネル形成領域と重なっており、
前記絶縁膜は、前記空洞につながる開口部を少なくとも２つ有することを特徴とする半導体装置。
【請求項４】
ベース基板と、前記ベース基板上の第１の絶縁膜と、前記第１の絶縁膜上の第２の絶縁膜と、前記第２の絶縁膜上の半導体膜と、前記半導体膜上のゲート絶縁膜と、前記ゲート絶縁膜上の電極と、を有し、
前記第１の絶縁膜と前記第２の絶縁膜の間には空洞が設けられており、
前記半導体膜は、前記ゲート絶縁膜を間に挟んで前記電極と重なるチャネル形成領域を有し、
前記空洞は前記チャネル形成領域と重なっており、
前記第２の絶縁膜は、前記空洞につながる開口部を少なくとも２つ有することを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか１項において、
前記空洞内に冷媒を有することを特徴とする半導体装置。
【請求項６】
請求項５において、
前記冷媒は、前記ベース基板よりも熱伝導度の高い流体であることを特徴とする半導体装置。
【請求項７】
凹部を有する絶縁膜をボンド基板上に形成し、
前記絶縁膜とベース基板とを、前記凹部が前記ベース基板側に向くように接合させることで、前記ベース基板と前記ボンド基板とを貼り合わせ、
前記ボンド基板を劈開させることで、前記ボンド基板の一部である半導体膜を、前記絶縁膜を間に挟んで前記ベース基板上に転置し、
前記転置した前記半導体膜を所望の形状に加工し、
前記凹部において前記絶縁膜に少なくとも２つ開口部を形成することを特徴とする半導体装置の作製方法。
【請求項８】
凹部を有する第１の絶縁膜をボンド基板上に形成し、
第２の絶縁膜をベース基板上に形成し、
前記第１の絶縁膜と前記第２の絶縁膜とを、前記凹部が前記第２の絶縁膜側に向くように接合させることで、前記ベース基板と前記ボンド基板とを貼り合わせ、
前記ボンド基板を劈開させることで、前記ボンド基板の一部である半導体膜を、前記第１の絶縁膜及び前記第２の絶縁膜を間に挟んで前記ベース基板上に転置し、
前記転置した前記半導体膜を所望の形状に加工し、
前記凹部において前記第１の絶縁膜に少なくとも２つ開口部を形成することを特徴とする半導体装置の作製方法。
【請求項９】
開口部または凹部を有する第１の絶縁膜をベース基板上に形成し、
第２の絶縁膜をボンド基板上に形成し、
前記第１の絶縁膜と前記第２の絶縁膜とを、前記開口部または凹部が前記第２の絶縁膜側に向くように接合させることで、前記ベース基板と前記ボンド基板とを貼り合わせ、
前記ボンド基板を劈開させることで、前記ボンド基板の一部である半導体膜を、前記第１の絶縁膜及び前記第２の絶縁膜を間に挟んで前記ベース基板上に転置し、
前記転置した前記半導体膜を所望の形状に加工し、
前記凹部または前記開口部と重なる領域において、前記第２の絶縁膜に少なくとも２つ開口部を形成することを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を用いた半導体装置及びその作製方法に関する。本発明は特に貼り合わせＳＯＩ技術に関するものであって、絶縁膜を間に挟んで単結晶若しくは多結晶の半導体膜を基板に貼り合わせることで得られるＳＯＩ基板を用いた、半導体装置及びその作製方法に関する。
【背景技術】
【０００２】
半導体集積回路に対する高集積化、高速化、高機能化、低消費電力化への要求が厳しさを増しており、その実現に向け、バルクのトランジスタに替わる有力な手段としてＳＯＩ基板を用いたトランジスタが注目されている。ＳＯＩ基板を用いたトランジスタはバルクのトランジスタと比較すると、半導体膜が絶縁膜上に形成されているので、寄生容量が低減され、基板に流れる漏れ電流の発生を抑えることができ、高速化、低消費電力化がより期待できる。そして活性層として用いる半導体膜を薄くできるので、短チャネル効果を抑制し、よって素子の微細化、延いては半導体集積回路の高集積化を実現することができる。またＳＯＩ基板を用いたトランジスタは完全にラッチアップフリーであるため、ラッチアップによる発熱で素子が破壊される恐れがない。さらにバルクのトランジスタのようにウェルによる素子分離を行う必要がないため、素子間の距離を短くすることができ、高集積化を実現できるといったメリットをも有している。
【０００３】
ＳＯＩ基板の作製方法の一つに、スマートカットに代表されるＵＮＩＢＯＮＤ、ＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ  Ｌａｙｅｒ  Ｔｒａｎｓｆｅｒ）、誘電体分離法、ＰＡＣＥ（Ｐｌａｓｍａ  Ａｓｓｉｓｔｅｄ  Ｃｈｅｍｉｃａｌ  Ｅｔｃｈｉｎｇ）法などの、絶縁膜を介して半導体膜を基板に貼り合わせる貼り合わせ法がある。上記貼り合わせ法を用いることで、単結晶の半導体膜を用いた高機能な集積回路を安価なガラス基板上に形成することができる。
【０００４】
ところで、絶縁膜を介して基板に貼り合わせた半導体膜を用い、トランジスタを作製した場合、基板の種類によっては該トランジスタにセルフヒーティング（自己発熱）に起因する劣化が生じる恐れがある。特にガラス基板はシリコン基板よりも熱伝導度が二桁程度低く、熱が効率的に放出されにくいので、基板の温度が上がりやすい。セルフヒーティングにより基板が高温になると、半導体膜やゲート絶縁膜において水素の離脱、電子注入の促進が起こるため、トランジスタの閾値が変動してしまい、半導体集積回路の安定した動作を確保することが難しくなる。
【０００５】
下記の特許文献１には、半導体膜と基板との間に中空のスペースが設けられた、ＳＯＮ（Ｓｉｌｉｃｏｎ  ｏｎ  Ｎｏｔｈｉｎｇ）構造のトランジスタについて記載されている。また特許文献２には、半導体膜と基板との間に空洞を有するＳＯＩ基板の構成について記載されている。トランジスタと基板との間に空洞を形成することで、トランジスタから発せられる熱を、効率的に放出することができる。
【０００６】
【特許文献１】特開２００１−１４４２７６号公報
【特許文献２】特開２００４−１４６４６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし特許文献１に記載されているＳＯＮ構造のトランジスタは、作製工程において取り扱いに注意を要する水素ガスを多用する上に、半導体膜の膜厚や空洞の位置の制御が難しく、複雑なプロセスで形成しなくてはならない。そして半導体膜中において、結晶成長が進んでぶつかるところの結晶性が他と比べて劣ってしまうため、素子の特性がばらつき、高い歩留まりを得るのが難しいという問題がある。一方、特許文献２では、形成されるＳＯＮ構造のトランジスタから発せられる熱を、さらに効率的に放出させる余地が残されている。
【０００８】
本発明は上述した問題に鑑み、より単純かつ安全なプロセスで作製することができる半導体装置の作製方法の提案を課題とする。また本発明は、従来よりもセルフヒーティングによる誤動作を低減し、より安定した動作を確保することができる信頼性の高い半導体装置の提案を課題とする。
【課題を解決するための手段】
【０００９】
本発明の半導体装置では、半導体素子が有する半導体膜と基板の間に、冷媒を流すための空洞を有する。該空洞は、所望の形状に加工した絶縁膜を半導体膜と基板の間に設けることで形成される。そして該絶縁膜は、空洞内へ冷媒を導入するための開口部と、空洞内から冷媒を排出するための開口部とを少なくとも有する。
【００１０】
具体的に本発明では、凹部を有する絶縁膜を間に挟んでベース基板（支持基板）とボンド基板（半導体基板）を、接合により貼り合わせる。次に、ボンド基板を劈開させることで、凹部を有する絶縁膜を間に挟むように、ボンド基板の一部である半導体膜をベース基板に転置する。そして転置された該半導体膜を用いることで、絶縁膜の凹部とベース基板の間に形成される空洞と重なるように、トランジスタを形成することができる。空洞に冷媒を流すための開口部は、絶縁膜が有する凹部に形成する。
【００１１】
なお空洞は、開口部または凹部を有する第１の絶縁膜と、第２の絶縁膜とを接合させることで形成しても良い。この場合、ベース基板（支持基板）上に開口部または凹部を有する第１の絶縁膜を形成し、ボンド基板（半導体基板）上に第２の絶縁膜を形成する。次に、これら第１の絶縁膜と第２の絶縁膜を接合させることで、ベース基板とボンド基板を貼り合わせる。第１の絶縁膜と第２の絶縁膜を接合させることで、第１の絶縁膜またはベース基板と第２の絶縁膜との間において、第１の絶縁膜が有する開口部または凹部により空洞が形成される。そして、ボンド基板を劈開させ、ボンド基板の一部である半導体膜と、第２の絶縁膜とをベース基板上に転置する。そして該半導体膜を用い、トランジスタなどの半導体素子を有する半導体装置を形成する。
【００１２】
具体的に、本発明の半導体装置が有するトランジスタは、活性層として用いる半導体膜とベース基板との間に形成された空洞と重なっている。上記空洞は、少なくとも半導体膜のチャネル形成領域と重なるよう配置するのが望ましい。そして空洞は複数のトランジスタと重なるように形成されていても良い。
【発明の効果】
【００１３】
本発明の半導体装置では、半導体素子のセルフヒーティングによって熱が発せられても、空洞内を流れる冷媒により、半導体装置を効率的に冷却することができる。また本発明の半導体装置では、エッチングなどの既に確立された手法を用いて、位置及び形状の精度が良い空洞を形成することができるため、冷媒の経路である空洞を半導体素子により近づけるように配置することができ、さらに効率よく半導体装置の冷却を行うことができる。従って、セルフヒーティングにより動作が不安定になるのを防ぎ、より安定した動作を確保することができる信頼性の高い半導体装置を提供することができる。
【００１４】
また本発明の半導体装置の作製方法では、エッチングなどの既に確立された手法を用いて絶縁膜に開口部を形成することが出来るので、所望の位置及び形状を有する空洞を、より安全かつ簡単な作製方法で制御良く形成することが出来る。よって、半導体装置の作製にかかるコストを抑えることができ、歩留まりを高くすることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【００１６】
（実施の形態１）
本発明の半導体装置において、半導体素子が有する半導体膜と、該半導体膜と重なるように配置された空洞の構成について、図１を用いて説明する。図１（Ａ）は、本発明で用いられる半導体素子が有する半導体膜１００と、空洞１０１の上面図である。また図１（Ｂ）は、図１（Ａ）に示す上面図の破線Ａ−Ａ’における断面図であり、図１（Ｃ）は、図１（Ａ）に示す上面図の破線Ｂ−Ｂ’における断面図である。
【００１７】
図１に示すように、半導体膜１００とベース基板１０３の間には空洞１０１が形成されており、半導体膜１００と空洞１０１は部分的に重なっている。またベース基板１０３と半導体膜１００の間には、凹部１０４を有する絶縁膜１０２が形成されている。絶縁膜１０２が有する凹部１０４とベース基板１０３とに囲まれている空間が、空洞１０１に相当する。なお図１（Ａ）において空洞１０１は絶縁膜１０２とベース基板１０３の間に形成されているため、図１（Ａ）ではそのレイアウトされている領域を破線で示している。また、図１では凹部１０４を有する絶縁膜１０２がベース基板１０３に接しているが、本発明はこの構成に限定されず、ベース基板１０３と絶縁膜１０２の間に、別途絶縁膜を設けても良い。
【００１８】
絶縁膜１０２は、単数の絶縁膜で形成されていても良いし、複数の絶縁膜が積層されるように形成されていても良い。図１では、開口部を有する絶縁膜１０２ａと、該開口部と重なる絶縁膜１０２ｂとを、ベース基板１０３側から順に積層させることで、凹部１０４を有する絶縁膜１０２を形成する例を示している。
【００１９】
半導体膜１００は、ベース基板１０３に貼り合わされたボンド基板を劈開することで、ベース基板１０３上に形成される。具体的にベース基板１０３とボンド基板の貼り合わせは、ボンド基板上に形成された凹部を有する絶縁膜１０２と、ベース基板１０３とを接合させることで行うことができる。或いは、ベース基板１０３上にも絶縁膜を形成しておき、該絶縁膜と、ボンド基板上に形成された凹部を有する絶縁膜１０２とを接合させることで、上記貼り合わせを行っても良い。また、複数の絶縁膜で凹部を有する絶縁膜１０２が構成されている場合は、該複数の絶縁膜間で接合が行われても良い。例えば、図１のように、凹部を有する絶縁膜１０２が絶縁膜１０２ａ及び絶縁膜１０２ｂで構成されている場合は、ボンド基板上に形成された絶縁膜１０２ｂと、ベース基板１０３上に形成された開口部を有する絶縁膜１０２ａとを接合させれば良い。絶縁膜どうしを接合させる場合、ベース基板１０３の種類によらず、貼り合わせの強度を確実に確保することができる。
【００２０】
また絶縁膜１０２は、空洞１０１内へ冷媒を導入するための開口部１０５と、空洞１０１内から冷媒を排出するための開口部１０６とを少なくとも有する。空洞１０１は開口部１０５及び開口部１０６とつながっており、開口部１０５から導入された冷媒は、空洞１０１内を流れ、開口部１０６から排出される。冷媒は流体であることが望ましく、例えば液体であれば、純水、エチレングリコール、プロピレングリコール、水溶液、潤滑油などの油類を用いることができ、気体であれば空気、窒素、不活性ガスなどを用いることができる。なお上記水溶液には、プロピレングリコールに純水を加えたものも含まれる。
【００２１】
次に、図１に示す半導体膜１００を用いた半導体素子の一つである、トランジスタの構成について説明する。図２（Ａ）は、半導体膜１００を活性層として用いたトランジスタの上面図である。また図２（Ｂ）は、図２（Ａ）に示す上面図の破線Ａ−Ａ’における断面図であり、図２（Ｃ）は、図２（Ａ）に示す上面図の破線Ｃ−Ｃ’における断面図である。
【００２２】
図２に示すトランジスタは、半導体膜１００と、ゲートとして機能する電極１０７と、半導体膜１００と電極１０７の間に設けられたゲート絶縁膜１０８とを有している。また半導体膜１００は、ソースまたはドレインとして機能する一対の不純物領域１０９、１１０と、不純物領域１０９、１１０の間に設けられたチャネル形成領域１１１とを有する。電極１０７は、ゲート絶縁膜１０８を間に挟んでチャネル形成領域１１１と重なっている。
【００２３】
なお図１、図２では、１つの半導体膜１００と１つの空洞１０１とが重なっている例を示しているが、本発明はこの構成に限定されない。複数の半導体膜１００と１つの空洞１０１とが重なっていても良いし、１つの半導体膜１００と複数の空洞１０１とが重なっていても良い。
【００２４】
本発明の半導体装置は、半導体膜１００とベース基板１０３の間に、冷媒の経路となる空洞１０１を有しているので、半導体素子のセルフヒーティングによって熱が発せられても、効率的に半導体装置を冷却することができる。また本発明の半導体装置では、エッチングなどの既に確立された手法を用いて絶縁膜１０２の凹部を形成することができる。よって、位置及び形状の精度が良い空洞１０１を形成することができるため、冷媒の経路である空洞１０１を半導体素子により近づけるように配置することができ、さらに効率よく半導体装置の冷却を行うことができる。従って、セルフヒーティングにより動作が不安定になるのを防ぎ、より安定した動作を確保することができる信頼性の高い半導体装置を提供することができる。
【００２５】
なお図２に示すトランジスタでは、空洞１０１が、チャネル形成領域１１１と重なる位置に設けられている。少なくともチャネル形成領域１１１と重なるように空洞１０１を形成することで、不純物領域１０９、１１０とのみ重なるように空洞を形成する場合に比べて、よりセルフヒーティングによるトランジスタの閾値電圧の変動を抑えることが出来る。
【００２６】
なお本発明で用いられるトランジスタは、図２に示す構成に限定されない。例えば半導体膜１００がＬＤＤ領域を有していても良いし、ゲートとして機能する電極１０７を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造であっても良い。
【００２７】
次に図３（Ａ）に、本発明の半導体装置の全体の様子を示す上面図を、一例として示す。図３に示す半導体装置では、集積回路群１２０が有する複数の半導体素子と、空洞１２１とが重なっている。空洞１２１は、開口部１２２及び開口部１２３とつながっており、開口部１２２から導入された冷媒は空洞１２１を流れ、開口部１２３から排出される。なお図３（Ａ）では、開口部１２２から開口部１２３へと続く経路において、空洞１２１が途中で分岐し、その後、再び１つになっている。
【００２８】
図３（Ｂ）に、図３（Ａ）の半導体装置が有する集積回路群１２０の拡大図を一例として示す。ただし図３（Ｂ）では、複数の半導体素子と空洞１２１の位置関係を明確にするため、複数の各半導体素子が有する半導体膜１２４のみ図示し、空洞１２１は破線で示す。図３（Ｂ）に示すように、分岐している各空洞１２１は、半導体膜１２４と重なるようにレイアウトされている。
【００２９】
なお図３に示す半導体装置では、１つの空洞１２１が開口部１２２及び開口部１２３とつながっているが、本発明はこの構成に限定されない。冷媒を導入するための複数の開口部１２２が１つの空洞１２１とつながっていても良いし、冷媒を排出するための複数の開口部１２３が１つの空洞１２１とつながっていても良い。
【００３０】
また冷媒の導入と排出は、ポンプを用いて行うことができる。冷媒が気体の場合は、ポンプの代わりに送風機を用いることもできる。本発明の半導体装置は、ポンプまたは送風機などの冷媒の循環を行うための動力を生成する装置を、その構成の一部に有していても良い。ポンプは、冷媒の種類に合わせて最適な形態を適宜選択すればよい。また半導体装置から排出された冷媒を冷却するために、ヒートシンクを用いても良い。
【００３１】
図４に、ＭＥＭＳ（Ｍｉｃｒｏ  Ｅｌｅｃｔｒｏ  Ｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍ）と呼ばれる半導体プロセスを応用した微細加工技術で作製されたマイクロポンプで、半導体装置の空洞における冷媒の導入と排出を行う例を示す。図４では、マイクロポンプ１３０が有する流体の送出口１３１、吸入口１３２が、それぞれ半導体装置１３３が有する開口部１３４、１３５とチューブ１３６、１３７で接続されている。マイクロポンプ１３０の送出口１３１からチューブ１３６を介して送られてきた冷媒は、開口部１３４から破線で示す空洞１３８を通って開口部１３５まで到達し、その後、チューブ１３７を介してマイクロポンプ１３０の吸入口１３２に戻る。図４では、別途作製したマイクロポンプ１３０と半導体装置１３３とをチューブ１３６で接続しているだけだが、マイクロポンプ１３０を半導体装置１３３が有するベース基板上に固定させておいても良い。
【００３２】
なお本発明の範疇に含まれる半導体装置には、マイクロプロセッサ、画像処理回路などの集積回路や、半導体表示装置等、ありとあらゆる半導体装置が含まれる。半導体表示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）等や、半導体膜を用いた回路素子を駆動回路に有しているその他の表示装置がその範疇に含まれる。
【００３３】
（実施の形態２）
本実施の形態では、トランジスタの有する半導体膜と、空洞との位置関係が、図２とは異なる形態について説明する。図５（Ａ）は、半導体膜２００を活性層として用いたトランジスタの上面図である。また図５（Ｂ）は、図５（Ａ）に示す上面図の破線Ａ−Ａ’における断面図であり、図５（Ｃ）は、図５（Ａ）に示す上面図の破線Ｂ−Ｂ’における断面図である。
【００３４】
図５に示すトランジスタは、半導体膜２００と、ゲートとして機能する電極２０１と、半導体膜２００と電極２０１の間に設けられたゲート絶縁膜２０２とを有している。また半導体膜２００は、ソースまたはドレインとして機能する一対の不純物領域２０３、２０４と、不純物領域２０３、２０４の間に設けられたチャネル形成領域２０５とを有する。電極２０１は、ゲート絶縁膜２０２を間に挟んでチャネル形成領域２０５と重なっている。
【００３５】
またベース基板２０６と半導体膜２００の間には、凹部２０８を有する絶縁膜２０９が形成されている。絶縁膜２０９が有する凹部２０８とベース基板２０６とに囲まれている空間が、空洞２０７に相当する。なお、空洞２０７は絶縁膜２０９とベース基板２０６の間に形成されているため、図５（Ａ）ではそのレイアウトされている領域を破線で示している。本実施の形態では、図５に示すように、半導体膜２００が有するチャネル形成領域２０５及び不純物領域２０４と、空洞２０７とが部分的に重なっている。なお、図５では凹部２０８を有する絶縁膜２０９がベース基板２０６に接しているが、本発明はこの構成に限定されず、ベース基板２０６と絶縁膜２０９の間に、別途絶縁膜を設けても良い。
【００３６】
絶縁膜２０９は、実施の形態１と同様に、単数の絶縁膜で形成されていても良いし、複数の絶縁膜が積層されるように形成されていても良い。図５では、開口部を有する絶縁膜２０９ａと、該開口部と重なる絶縁膜２０９ｂとを、ベース基板２０６側から順に積層させることで、凹部２０８を有する絶縁膜２０９を形成する例を示している。
【００３７】
半導体膜２００は、ベース基板２０６に貼り合わされたボンド基板を劈開することで、ベース基板２０６上に形成される。具体的にベース基板２０６とボンド基板の貼り合わせは、ボンド基板上に形成された凹部を有する絶縁膜２０９と、ベース基板２０６とを接合させることで行うことができる。或いは、ベース基板２０６上にも絶縁膜を形成しておき、該絶縁膜と、ボンド基板上に形成された凹部を有する絶縁膜２０９とを接合させることで、上記貼り合わせを行っても良い。また、複数の絶縁膜で凹部を有する絶縁膜２０９が構成されている場合は、該複数の絶縁膜間で接合が行われても良い。例えば、図５のように、凹部を有する絶縁膜２０９が絶縁膜２０９ａ及び絶縁膜２０９ｂで構成されている場合は、ボンド基板上に形成された絶縁膜２０９ｂと、ベース基板２０６上に形成された開口部を有する絶縁膜２０９ａとを接合させれば良い。絶縁膜どうしを接合させる場合、ベース基板２０６の種類によらず、貼り合わせの強度を確実に確保することができる。
【００３８】
また空洞２０７は、絶縁膜２０９に形成された２つの開口部とつながっている。一方の開口部から導入された冷媒は、空洞２０７内を流れ、他方の開口部から排出される。冷媒は流体であることが望ましく、例えば液体であれば、純水、エチレングリコール、プロピレングリコール、水溶液、潤滑油などの油類を用いることができ、気体であれば空気、窒素、不活性ガスなどを用いることができる。なお上記水溶液には、プロピレングリコールに純水を加えたものも含まれる。
【００３９】
なお図５では、１つの半導体膜２００と１つの空洞２０７とが重なっている例を示しているが、本発明はこの構成に限定されない。複数の半導体膜２００と１つの空洞２０７とが重なっていても良いし、１つの半導体膜２００と複数の空洞２０７とが重なっていても良い。
【００４０】
本発明の半導体装置は、半導体膜２００とベース基板２０６の間に、冷媒の経路となる空洞２０７を有しているので、半導体素子のセルフヒーティングによって熱が発せられても、効率的に半導体装置を冷却することができる。また本発明の半導体装置では、エッチングなどの既に確立された手法を用いて絶縁膜２０９の凹部を形成することができる。よって、位置及び形状の精度が良い空洞２０７を形成することができるため、冷媒の経路である空洞２０７を半導体素子により近づけるように配置することができ、さらに効率よく半導体装置の冷却を行うことができる。従って、セルフヒーティングにより動作が不安定になるのを防ぎ、より安定した動作を確保することができる信頼性の高い半導体装置を提供することができる。
【００４１】
また図５に示すトランジスタでは、空洞２０７が、チャネル形成領域２０５及びドレインとして機能する不純物領域２０４と重なる位置に設けられている。少なくともチャネル形成領域２０５と重なるように空洞２０７を形成することで、不純物領域２０３、２０４とのみ重なるように空洞を形成する場合に比べて、よりセルフヒーティングによるトランジスタの閾値電圧の変動を抑えることが出来る。またチャネル形成領域２０５のうち、ソース側よりもドレイン側の方が、セルフヒーティングによる発熱量は高くなる。よって本実施の形態のように、チャネル形成領域２０５のドレイン側と重なるように、言い換えると電極２０１のうち不純物領域２０４に近い側の端部２１０と重なるように、空洞２０７をレイアウトすることで、セルフヒーティングにより熱が生じても効率よく半導体装置を冷却することができる。
【００４２】
なお本発明で用いられるトランジスタは、図５に示す構成に限定されない。例えば半導体膜２００がＬＤＤ領域を有していても良いし、ゲートとして機能する電極２０１を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造であっても良い。
【００４３】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【００４４】
（実施の形態３）
本実施の形態では、凹部を有する絶縁膜が、半導体膜と重なる領域内に開口部を有する形態について説明する。図６（Ａ）は、半導体膜２２０を活性層として用いたトランジスタの上面図である。また図６（Ｂ）は、図６（Ａ）に示す上面図の破線Ａ−Ａ’における断面図であり、図６（Ｃ）は、図６（Ａ）に示す上面図の破線Ｂ−Ｂ’における断面図である。
【００４５】
図６に示すトランジスタは、半導体膜２２０と、ゲートとして機能する電極２２１と、半導体膜２２０と電極２２１の間に設けられたゲート絶縁膜２２２とを有している。また半導体膜２２０は、ソースまたはドレインとして機能する一対の不純物領域２２３、２２４と、不純物領域２２３、２２４の間に設けられたチャネル形成領域２２５とを有する。電極２２１は、ゲート絶縁膜２２２を間に挟んでチャネル形成領域２２５と重なっている。
【００４６】
またベース基板２２６と半導体膜２２０の間には、絶縁膜２２９が形成されている。本実施の形態では、絶縁膜２２９が凹部２２８と、凹部２２８と重なるように形成された開口部２３１とを有する。開口部２３１が形成される領域は、少なくともその一部が凹部２２８と重なっていれば良い。また開口部２３１は、半導体膜２２０と重なる領域内にレイアウトする。そして絶縁膜２２９が有する凹部２２８及び開口部２３１と、ベース基板２２６と、半導体膜２２０とに囲まれている空間が、空洞２２７に相当する。開口部２３１は半導体膜２２０と重なるため、半導体膜２２０は該開口部２３１において空洞２２７と接する。なお、空洞２２７は絶縁膜２２９とベース基板２２６の間に形成されているため、図６（Ａ）ではそのレイアウトされている領域を破線で示している。また図６（Ａ）では開口部２３１も併せて破線で示している。
【００４７】
本実施の形態では、図６に示すように、半導体膜２２０が有するチャネル形成領域２２５及び不純物領域２２４と、空洞２２７とが部分的に重なっている。なお、図６では凹部２２８を有する絶縁膜２２９がベース基板２２６に接しているが、本発明はこの構成に限定されず、ベース基板２２６と絶縁膜２２９の間に、別途絶縁膜を設けても良い。
【００４８】
絶縁膜２２９は、実施の形態１と同様に、単数の絶縁膜で形成されていても良いし、複数の絶縁膜が積層されるように形成されていても良い。図６では、開口部を有する絶縁膜２２９ａと、該開口部と重なるような位置に開口部２３１を有する絶縁膜２２９ｂとを、ベース基板２２６側から順に積層させることで、凹部２２８及び開口部２３１を有する絶縁膜２２９を形成する例を示している。
【００４９】
半導体膜２２０は、ベース基板２２６に貼り合わされたボンド基板を劈開することで、ベース基板２２６上に形成される。具体的にベース基板２２６とボンド基板の貼り合わせは、ボンド基板上に形成された凹部２２８及び開口部２３１を有する絶縁膜２２９と、ベース基板２２６とを接合させることで行うことができる。或いは、ベース基板２２６上にも絶縁膜を形成しておき、該絶縁膜と、ボンド基板上に形成された凹部２２８及び開口部２３１を有する絶縁膜２２９とを接合させることで、上記貼り合わせを行っても良い。また、複数の絶縁膜で凹部２２８及び開口部２３１を有する絶縁膜２２９が構成されている場合は、該複数の絶縁膜間で接合が行われても良い。例えば、図６のように、凹部を有する絶縁膜２２９が絶縁膜２２９ａ及び絶縁膜２２９ｂで構成されている場合は、ボンド基板上に形成された絶縁膜２２９ｂと、ベース基板２２６上に形成された絶縁膜２２９ａとを接合させれば良い。絶縁膜どうしを接合させる場合、ベース基板２２６の種類によらず、貼り合わせの強度を確実に確保することができる。
【００５０】
また空洞２２７は、絶縁膜２２９に形成されたさらに２つの開口部とつながっている。上記２つの開口部のうち、一方の開口部から導入された冷媒は、空洞２２７内を流れ、他方の開口部から排出される。冷媒は流体であることが望ましく、例えば液体であれば、純水、エチレングリコール、プロピレングリコール、水溶液、潤滑油などの油類を用いることができ、気体であれば空気、窒素、不活性ガスなどを用いることができる。なお上記水溶液には、プロピレングリコールに純水を加えたものも含まれる。
【００５１】
なお図６では、１つの半導体膜２２０と１つの空洞２２７とが重なっている例を示しているが、本発明はこの構成に限定されない。複数の半導体膜２２０と１つの空洞２２７とが重なっていても良いし、１つの半導体膜２２０と複数の空洞２２７とが重なっていても良い。
【００５２】
本発明の半導体装置は、半導体膜２２０とベース基板２２６の間に、冷媒の経路となる空洞２２７を有しているので、半導体素子のセルフヒーティングによって熱が発せられても、効率的に半導体装置を冷却することができる。また本発明の半導体装置では、エッチングなどの既に確立された手法を用いて絶縁膜２２９の凹部を形成することができる。よって、位置及び形状の精度が良い空洞２２７を形成することができるため、冷媒の経路である空洞２２７を半導体素子により近づけるように配置することができ、さらに効率よく半導体装置の冷却を行うことができる。従って、セルフヒーティングにより動作が不安定になるのを防ぎ、より安定した動作を確保することができる信頼性の高い半導体装置を提供することができる。
【００５３】
また図６に示すトランジスタでは、半導体膜２２０と空洞２２７とが、開口部２３１において接している。よって、例えば酸化珪素などの無機絶縁膜に比べて比誘電率の低い空気、窒素、不活性ガスなどの材料を流体として用いる場合、トランジスタの寄生容量を低減することができ、半導体装置の低消費電力化を実現することが出来る。特に開口部２３１が一対の不純物領域２２３、２２４と重なっている場合、接合容量を低減することができ、半導体装置のさらなる低消費電力化を実現することが出来る。
【００５４】
なお、実際のところ半導体膜２２０は、空洞２２７とそれぞれ接する部分に自然酸化膜が形成される場合がある。しかし特許文献２に記載されている絶縁膜は数μｍから数百μｍの膜厚を有していることが前提となっており、自然酸化膜は、上記の意図的に形成された絶縁膜に比べてその膜厚が数ｎｍ程度と飛躍的に薄い。よって本実施の形態では、半導体膜２２０の空洞２２７に接する部分に上記膜厚を有する絶縁膜を形成した場合に比べて、トランジスタの寄生容量または接合容量を低減することが出来ると言える。
【００５５】
なお本発明で用いられるトランジスタは、図６に示す構成に限定されない。例えば半導体膜２２０がＬＤＤ領域を有していても良いし、ゲートとして機能する電極２２１を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造であっても良い。
【００５６】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【００５７】
（実施の形態４）
本実施の形態では、半導体膜がベース基板側に凹部を有する形態について説明する。図７（Ａ）は、半導体膜２４０を活性層として用いたトランジスタの上面図である。また図７（Ｂ）は、図７（Ａ）に示す上面図の破線Ａ−Ａ’における断面図であり、図７（Ｃ）は、図７（Ａ）に示す上面図の破線Ｂ−Ｂ’における断面図である。
【００５８】
図７に示すトランジスタは、半導体膜２４０と、ゲートとして機能する電極２４１と、半導体膜２４０と電極２４１の間に設けられたゲート絶縁膜２４２とを有している。また半導体膜２４０は、ソースまたはドレインとして機能する一対の不純物領域２４３、２４４と、不純物領域２４３、２４４の間に設けられたチャネル形成領域２４５とを有する。電極２４１は、ゲート絶縁膜２４２を間に挟んでチャネル形成領域２４５と重なっている。
【００５９】
またベース基板２４６と半導体膜２４０の間には、凹部２４８が形成された絶縁膜２４９が設けられている。そして本実施の形態では、該凹部２４８と重なるように、半導体膜２４０が凹部２５０をベース基板２４６側に有する。図７（Ａ）では、凹部２４８と凹部２５０とがレイアウトされている領域を破線で示している。絶縁膜２４９が有する凹部２４８と、ベース基板２４６とに囲まれている空間が、空洞２４７に相当する。なお、図７では凹部２４８を有する絶縁膜２４９がベース基板２４６に接しているが、本発明はこの構成に限定されず、ベース基板２４６と絶縁膜２４９の間に、別途絶縁膜を設けても良い。
【００６０】
凹部２５０をチャネル形成領域２４５と重なるように形成することで、チャネル形成領域２４５における半導体膜２４０の膜厚を、不純物領域２４３、２４４における半導体膜２４０の膜厚よりも薄くすることができる。上記構成では、チャネル形成領域２４５の膜厚を薄くすることで短チャネル効果をさらに抑制しつつ、ソースまたはドレインとして機能する不純物領域２４３、２４４の抵抗を下げることができる。
【００６１】
また絶縁膜２４９は、実施の形態１と同様に、単数の絶縁膜で形成されていても良いし、複数の絶縁膜が積層されるように形成されていても良い。図７では、開口部を有する絶縁膜２４９ａと、該開口部と重なるような位置に凹部を有する絶縁膜２４９ｂとを、ベース基板２４６側から順に積層させることで、上記開口部及び凹部によって形成される凹部２４８を、絶縁膜２４９が有する例を示している。
【００６２】
半導体膜２４０は、ベース基板２４６に貼り合わされたボンド基板を劈開することで、ベース基板２４６上に形成される。具体的にベース基板２４６とボンド基板の貼り合わせは、ボンド基板上に形成された凹部２４８を有する絶縁膜２４９と、ベース基板２４６とを接合させることで行うことができる。或いは、ベース基板２４６上にも絶縁膜を形成しておき、該絶縁膜と、ボンド基板上に形成された凹部２４８を有する絶縁膜２４９とを接合させることで、上記貼り合わせを行っても良い。また、複数の絶縁膜で凹部２４８を有する絶縁膜２４９が構成されている場合は、該複数の絶縁膜間で接合が行われても良い。例えば、図７のように、凹部を有する絶縁膜２４９が絶縁膜２４９ａ及び絶縁膜２４９ｂで構成されている場合は、ボンド基板上に形成された絶縁膜２４９ｂと、ベース基板２４６上に形成された絶縁膜２４９ａとを接合させれば良い。絶縁膜どうしを接合させる場合、ベース基板２４６の種類によらず、貼り合わせの強度を確実に確保することができる。
【００６３】
また空洞２４７は、絶縁膜２４９が有する凹部２４８に形成された２つの開口部とつながっている。上記２つの開口部のうち、一方の開口部から導入された冷媒は、空洞２４７内を流れ、他方の開口部から排出される。冷媒は流体であることが望ましく、例えば液体であれば、純水、エチレングリコール、プロピレングリコール、水溶液、潤滑油などの油類を用いることができ、気体であれば空気、窒素、不活性ガスなどを用いることができる。なお上記水溶液には、プロピレングリコールに純水を加えたものも含まれる。
【００６４】
なお図７では、１つの半導体膜２４０と１つの空洞２４７とが重なっている例を示しているが、本発明はこの構成に限定されない。複数の半導体膜２４０と１つの空洞２４７とが重なっていても良いし、１つの半導体膜２４０と複数の空洞２４７とが重なっていても良い。
【００６５】
本発明の半導体装置は、半導体膜２４０とベース基板２４６の間に、冷媒の経路となる空洞２４７を有しているので、半導体素子のセルフヒーティングによって熱が発せられても、効率的に半導体装置を冷却することができる。また本発明の半導体装置では、エッチングなどの既に確立された手法を用いて絶縁膜２４９の凹部２４８を形成することができる。よって、位置及び形状の精度が良い空洞２４７を形成することができるため、冷媒の経路である空洞２４７を半導体素子により近づけるように配置することができ、さらに効率よく半導体装置の冷却を行うことができる。従って、セルフヒーティングにより動作が不安定になるのを防ぎ、より安定した動作を確保することができる信頼性の高い半導体装置を提供することができる。
【００６６】
なお本発明で用いられるトランジスタは、図７に示す構成に限定されない。例えば半導体膜２４０がＬＤＤ領域を有していても良いし、ゲートとして機能する電極２４１を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造であっても良い。
【００６７】
また図７に示すトランジスタでは、半導体膜２４０と空洞２４７の間に絶縁膜２４９が形成されているが、本発明はこの構成に限定されない。例えば絶縁膜２４９が凹部２４８と重なる領域において開口部を有し、該開口部において半導体膜２４０が空洞２４７と接していても良い。上記開口部において半導体膜２４０と空洞２４７が接している場合、例えば酸化珪素などの無機絶縁膜に比べて比誘電率の低い空気、窒素、不活性ガスなどの材料を流体として用いれば、トランジスタの寄生容量を低減することができ、半導体装置の低消費電力化を実現することが出来る。特に上記開口部が一対の不純物領域２４３、２４４と重なっている場合、接合容量を低減することができ、半導体装置のさらなる低消費電力化を実現することが出来る。
【００６８】
なお、上記構成の場合、実際のところ半導体膜２４０が空洞２４７と接する部分に自然酸化膜が形成される場合がある。しかし特許文献２に記載されている絶縁膜は数μｍから数百μｍの膜厚を有していることが前提となっており、自然酸化膜は、上記の意図的に形成された絶縁膜に比べてその膜厚が数ｎｍ程度と飛躍的に薄い。よって、半導体膜２４０の空洞２４７に接する部分に上記膜厚を有する絶縁膜を形成した場合に比べて、トランジスタの寄生容量または接合容量を低減することが出来ると言える。
【００６９】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【００７０】
（実施の形態５）
本実施の形態では、半導体基板（ボンド基板）から、開口部を有する絶縁膜が形成された支持基板（ベース基板）に半導体膜を転置する、本発明の半導体装置の作製方法について説明する。
【００７１】
まず図８（Ａ）に示すように、ボンド基板３００上に絶縁膜３０１を形成する。絶縁膜３０１は、酸化珪素、窒化酸化珪素、窒化珪素等の絶縁性を有する材料を用いて形成する。絶縁膜３０１は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。例えば本実施の形態では、ボンド基板３００に近い側から、窒素よりも酸素の含有量が高い窒化酸化珪素、酸素よりも窒素の含有量が高い窒化酸化珪素の順に積層された絶縁膜３０１を用いる。
【００７２】
例えば酸化珪素を絶縁膜３０１として用いる場合、絶縁膜３０１はシランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の気相成長法によって形成することができる。この場合、絶縁膜３０１の表面を酸素プラズマ処理で緻密化しても良い。また、窒化珪素を絶縁膜３０１として用いる場合、シランとアンモニアの混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。また、窒化酸化珪素を絶縁膜３０１として用いる場合、シランとアンモニアの混合ガス、またはシランと酸化窒素の混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。
【００７３】
また絶縁膜３０１として、有機シランガスを用いて化学気相成長法により作製される酸化珪素を用いていても良い。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【００７４】
次に図８（Ａ）に示すように、ボンド基板３００に、矢印で示すように水素又は希ガス、或いは水素イオン又は希ガスイオンを注入し、ボンド基板３００の表面から一定の深さの領域に、微少ボイドを有する欠陥層３０２を形成する。欠陥層３０２が形成される位置は、上記注入の加速電圧によって決まる。そして欠陥層３０２の位置により、ボンド基板３００からベース基板３０４に転置する半導体膜３０７の厚さが決まるので、注入の加速電圧は半導体膜３０７の厚さを考慮して行う。当該半導体膜３０７の厚さは１０ｎｍ乃至２００ｎｍ、好ましくは１０ｎｍ乃至５０ｎｍの厚さとする。例えば水素をボンド基板３００に注入する場合、ドーズ量は３×１０１６乃至１×１０１７／ｃｍ２とするのが望ましい。
【００７５】
なお、欠陥層３０２を形成する上記工程において、ボンド基板３００に高い濃度の水素又は希ガス、或いは水素イオン又は希ガスイオンを注入するので、ボンド基板３００の表面が粗くなってしまい、ベース基板３０４との間における接合で十分な強度が得られない場合がある。絶縁膜３０１を設けることで、水素又は希ガス、或いは水素と希ガスのイオンを注入する際にボンド基板３００の表面が保護され、ベース基板３０４とボンド基板３００の間における接合を良好に行うことが出来る。
【００７６】
次に図８（Ｂ）に示すように、絶縁膜３０１上に絶縁膜３０３を形成する。絶縁膜３０３は、絶縁膜３０１と同様に、酸化珪素、窒化酸化珪素、窒化珪素等の絶縁性を有する材料を用いて形成する。絶縁膜３０３は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。また絶縁膜３０３として、有機シランガスを用いて化学気相成長法により作製される酸化珪素を用いていても良い。本実施の形態では、絶縁膜３０３として、有機シランガスを用いて化学気相成長法により作製される酸化珪素を用いる。
【００７７】
なお絶縁膜３０１または絶縁膜３０３に窒化珪素、窒化酸化珪素などのバリア性の高い絶縁膜を用いることで、アルカリ金属やアルカリ土類金属などの不純物がベース基板３０４または空洞３０８内の冷媒から半導体膜３０９に入るのを防ぐことができる。
【００７８】
なお本実施の形態では、欠陥層３０２を形成した後に絶縁膜３０３を形成しているが、絶縁膜３０３は必ずしも設ける必要はない。ただし絶縁膜３０３は欠陥層３０２を形成した後に形成されるので、欠陥層３０２を形成する前に形成される絶縁膜３０１よりも、その表面の平坦性は高い。よって、絶縁膜３０３を形成することで、後に行われる接合の強度をより高めることができる。
【００７９】
一方、図８（Ｃ）に示すように、ベース基板３０４上に、開口部３０５を有する絶縁膜３０６を形成する。開口部３０５は、例えばレジストで形成されたマスクを用い、エッチングにより形成することができる。ベース基板３０４は開口部３０５において露出している。開口部３０５は、後にトランジスタの半導体膜３０９とベース基板３０４の間に形成される空洞となる。よって開口部３０５の形成は、トランジスタの半導体膜のレイアウトを考慮して行われる。
【００８０】
なお、本実施の形態では絶縁膜３０６が開口部３０５を有する場合について例示しているが、絶縁膜３０６が開口部３０５の代わりに凹部を有していても良い。この場合、凹部においてベース基板３０４は露出せず、絶縁膜３０６に覆われていることになる。絶縁膜３０６は、絶縁膜３０１と同様に、酸化珪素、窒化酸化珪素、窒化珪素等の絶縁性を有する材料を用いて形成する。絶縁膜３０６は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。また絶縁膜３０６として、有機シランガスを用いて化学気相成長法により作製される酸化珪素を用いていても良い。本実施の形態では、絶縁膜３０６として酸化珪素を用いる。
【００８１】
次に、ボンド基板３００とベース基板３０４とを接合により貼り合わせる前に、ボンド基板３００に水素化処理を行うようにしても良い。水素化処理は、例えば、水素雰囲気中において３５０℃、２時間程度行う。
【００８２】
そして図８（Ｄ）に示すように、ボンド基板３００と、ベース基板３０４とを、絶縁膜３０１、絶縁膜３０３、絶縁膜３０６を間に挟むように貼り合わせる。ボンド基板３００とベース基板３０４の貼り合わせは、開口部３０５がボンド基板３００側を向くように行う。絶縁膜３０３と絶縁膜３０６とが、開口部３０５以外の領域において接合することで、ボンド基板３００とベース基板３０４とを貼り合わせることができる。
【００８３】
接合の形成はファン・デル・ワールス力を用いて行われているため、室温でも強固な接合が形成される。なお、上記接合は低温で行うことが可能であるため、ベース基板３０４は様々なものを用いることが可能である。例えばベース基板３０４としては、アルミノシリケートガラスバリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板の他、石英基板、サファイア基板などの基板を用いることが出来る。さらにベース基板３０４として、シリコン、ガリウムヒ素、インジウムリンなどの半導体基板などを用いることができる。或いは、ステンレス基板を含む金属基板をベース基板３０４として用いても良い。また、プラスチック等の可撓性を有する合成樹脂からなる基板は、上記基板と比較して耐熱温度が一般的に低い傾向にあるが、作製工程における処理温度に耐え得るのであればベース基板３０４として用いることが可能である。プラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
【００８４】
ボンド基板３００として、シリコン、ゲルマニウムなどの単結晶半導体基板または多結晶半導体基板を用いることができる。その他に、ガリウムヒ素、インジウムリンなどの化合物半導体で形成された単結晶半導体基板または多結晶半導体基板を、ボンド基板３００として用いることができる。またボンド基板３００として、結晶格子に歪みを有するシリコン、シリコンに対しゲルマニウムが添加されたシリコンゲルマニウムなどの半導体基板を用いていても良い。歪みを有するシリコンは、シリコンよりも格子定数の大きいシリコンゲルマニウムまたは窒化珪素上における成膜により、形成することができる。
【００８５】
なおベース基板３０４とボンド基板３００とを貼り合わせた後に、加熱処理又は加圧処理を行っても良い。加熱処理又は加圧処理を行うことで接合の強度を向上させることができる。
【００８６】
ボンド基板３００とベース基板３０４の間で、絶縁膜３０３と絶縁膜３０６との接合を行った後、熱処理を行うことにより、欠陥層３０２において隣接する微少ボイドどうしが結合して、微少ボイドの体積が増大する。その結果、図９（Ａ）に示すように、欠陥層３０２においてボンド基板３００が劈開し、ボンド基板３００の一部であった半導体膜３０７が乖離する。熱処理の温度はベース基板３０４の耐熱温度以下で行うことが好ましく、例えば４００℃乃至６００℃の範囲内で熱処理を行えば良い。この剥離により、半導体膜３０７が、絶縁膜３０１及び絶縁膜３０３と共にベース基板３０４に転置される。その後、絶縁膜３０３と絶縁膜３０６の接合をさらに強固にするため、４００℃乃至６００℃の熱処理を行うのが好ましい。絶縁膜３０６の開口部３０５が絶縁膜３０３とベース基板３０４の間に挟まれることで、空洞３０８が形成される。
【００８７】
半導体膜３０７の結晶面方位はボンド基板３００の面方位によって制御することができる。形成する半導体素子に適した結晶面方位を有するボンド基板３００を、適宜選択して用いればよい。またトランジスタの移動度は半導体膜３０７の結晶面方位によって異なる。より移動度の高いトランジスタを得たい場合、チャネルの向きと結晶面方位とを考慮し、ボンド基板３００の貼り合わせの方向を定めるようにする。
【００８８】
次に、転置された半導体膜３０７の表面を平坦化する。平坦化は必ずしも必須ではないが、平坦化を行うことで、後に形成されるトランジスタにおいて半導体膜３０７とゲート絶縁膜の界面の特性を向上させることが出来る。具体的に平坦化は、化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）により、行うことができる。半導体膜３０７の厚さは、上記平坦化により薄膜化される。
【００８９】
なお本実施の形態では、欠陥層３０２の形成により半導体膜３０７をボンド基板３００から剥離するスマートカット法を用いる場合について示すが、ＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ  Ｌａｙｅｒ  Ｔｒａｎｓｆｅｒ）、誘電体分離法、ＰＡＣＥ（Ｐｌａｓｍａ  Ａｓｓｉｓｔｅｄ  Ｃｈｅｍｉｃａｌ  Ｅｔｃｈｉｎｇ）法などの、他の貼り合わせ法を用いて半導体膜３０７をベース基板３０４に貼り合わせるようにしても良い。
【００９０】
次に、図９（Ｂ）に示すように、半導体膜３０７を所望の形状に加工（パターニング）することで、島状の半導体膜３０９を形成する。半導体膜３０７をパターニング後においても、島状の半導体膜３０９とベース基板３０４の間には、開口部３０５によって形成される空洞３０８が維持されている。
【００９１】
上記工程を経て形成された半導体膜３０９を用い、本発明はトランジスタ等の各種半導体素子を形成することが出来る。図９（Ｃ）には、半導体膜３０９を用いて形成されたトランジスタ３１０を例示している。
【００９２】
なお空洞３０８は、絶縁膜３０１及び絶縁膜３０３に形成された２つの開口部とつながっている。上記２つの開口部のうち、一方の開口部から導入された冷媒は、空洞３０８内を流れ、他方の開口部から排出される。冷媒は流体であることが望ましく、例えば液体であれば、純水、エチレングリコール、プロピレングリコール、水溶液、潤滑油などの油類を用いることができ、気体であれば空気、窒素、不活性ガスなどを用いることができる。なお上記水溶液には、プロピレングリコールに純水を加えたものも含まれる。
【００９３】
なお図７では、１つの半導体膜３０９と１つの空洞３０８とが重なっている例を示しているが、本発明はこの構成に限定されない。複数の半導体膜３０９と１つの空洞３０８とが重なっていても良いし、１つの半導体膜３０９と複数の空洞３０８とが重なっていても良い。
【００９４】
また本実施の形態では、半導体膜３０９と空洞３０８との間に絶縁膜３０１及び絶縁膜３０３が設けられているが、接合の前に絶縁膜３０１及び絶縁膜３０３に開口部を形成しておくことで、該開口部において半導体膜３０９が空洞３０８と接するようにすることもできる。この場合、例えば酸化珪素などの無機絶縁膜に比べて比誘電率の低い空気、窒素、不活性ガスなどの材料を流体として用いれば、トランジスタ３１０の寄生容量または接合容量を低減することができ、半導体装置の低消費電力化を実現することが出来る。
【００９５】
本発明の半導体装置は、半導体膜３０９とベース基板３０４の間に、冷媒の経路となる空洞３０８を有しているので、半導体素子のセルフヒーティングによって熱が発せられても、効率的に半導体装置を冷却することができる。また本発明の作製方法では、エッチングなどの既に確立された手法を用いて開口部３０５を形成できるので、所望の深さ及び形状を有する空洞３０８を、簡単な手順で制御良く形成することが出来る。よって、本発明の作製方法では、位置及び形状の精度が良い空洞３０８を形成することができるため、冷媒の経路である空洞３０８を半導体膜３０９により近づけるように配置することができ、さらに効率よく半導体装置の冷却を行うことができる。従って、セルフヒーティングにより動作が不安定になるのを防ぎ、より安定した動作を確保することができる信頼性の高い半導体装置を提供することができる。
【００９６】
なお本発明の作製方法を用いて形成されるトランジスタは、図９に示す構成に限定されない。例えば半導体膜３０９がＬＤＤ領域を有していても良いし、ゲートとして機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造であっても良い。
【００９７】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【００９８】
（実施の形態６）
本実施の形態では、半導体基板（ボンド基板）から、開口部を有する絶縁膜が形成された支持基板（ベース基板）に、凹部を有する半導体膜を転置する、本発明の半導体装置の作製方法について説明する。
【００９９】
まず図１０（Ａ）に示すように、ボンド基板４００上に絶縁膜４０１を形成する。絶縁膜４０１は、酸化珪素、窒化酸化珪素、窒化珪素等の絶縁性を有する材料を用いて形成する。絶縁膜４０１は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。例えば本実施の形態では、酸化珪素を絶縁膜４０１として用いる。
【０１００】
例えば酸化珪素を絶縁膜４０１として用いる場合、絶縁膜４０１はシランと酸素、ＴＥＯＳ（テトラエトキシシラン）と酸素等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の気相成長法によって形成することができる。この場合、絶縁膜４０１の表面を酸素プラズマ処理で緻密化しても良い。また、窒化珪素を絶縁膜４０１として用いる場合、シランとアンモニアの混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。また、窒化酸化珪素を絶縁膜４０１として用いる場合、シランとアンモニアの混合ガス、またはシランと酸化窒素の混合ガスを用い、プラズマＣＶＤ等の気相成長法によって形成することができる。
【０１０１】
また絶縁膜４０１として、有機シランガスを用いて化学気相成長法により作製される酸化珪素を用いていても良い。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
【０１０２】
次に図１０（Ａ）に示すように、ボンド基板４００に、矢印で示すように水素又は希ガス、或いは水素イオン又は希ガスイオンを注入し、ボンド基板４００の表面から一定の深さの領域に、微少ボイドを有する欠陥層４０２を形成する。欠陥層４０２が形成される位置は、上記注入の加速電圧によって決まる。そして欠陥層４０２の位置により、ボンド基板４００からベース基板４０６に転置する半導体膜４０８の厚さが決まるので、注入の加速電圧は半導体膜４０８の厚さを考慮して行う。当該半導体膜４０８の厚さは１０ｎｍ乃至２００ｎｍ、好ましくは１０ｎｍ乃至５０ｎｍの厚さとする。例えば水素をボンド基板４００に注入する場合、ドーズ量は３×１０１６乃至１×１０１７／ｃｍ２とするのが望ましい。
【０１０３】
なお、欠陥層４０２を形成する上記工程において、ボンド基板４００に高い濃度の水素又は希ガス、或いは水素イオン又は希ガスイオンを注入するので、ボンド基板４００の表面が粗くなってしまい、ベース基板４０６との間における接合で十分な強度が得られない場合がある。絶縁膜４０１を設けることで、水素又は希ガス、或いは水素と希ガスのイオンを注入する際にボンド基板４００の表面が保護され、ベース基板４０６とボンド基板４００の間における接合を良好に行うことが出来る。
【０１０４】
次に図１０（Ｂ）に示すように、絶縁膜４０１及びボンド基板４００を部分的にエッチングすることで、絶縁膜４０１及びボンド基板４００に凹部４０４を形成する。凹部４０４は、欠陥層４０２に到達しない程度の深さになるように、すなわち欠陥層４０２の深さよりも浅くなるように形成する。凹部４０４は、後にトランジスタの半導体膜４１０とベース基板４０６の間に形成される空洞４０９となる。よって凹部４０４の形成は、トランジスタ４１１の半導体膜４１０のレイアウトを考慮して行われる。
【０１０５】
次に図１０（Ｃ）に示すように、絶縁膜４０１及び凹部４０４を覆うように絶縁膜４０５を形成する。絶縁膜４０５は、絶縁膜４０１と同様に、酸化珪素、窒化酸化珪素、窒化珪素等の絶縁性を有する材料を用いて形成する。絶縁膜４０５は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。また絶縁膜４０５として、有機シランガスを用いて化学気相成長法により作製される酸化珪素を用いていても良い。本実施の形態では、ボンド基板４００に近い側から、窒素よりも酸素の含有量が高い窒化酸化珪素、酸素よりも窒素の含有量が高い窒化酸化珪素、有機シランガスを用いて化学気相成長法により作製される酸化珪素の順に積層された絶縁膜４０５を用いる。
【０１０６】
なお絶縁膜４０１または絶縁膜４０５に窒化珪素、窒化酸化珪素などのバリア性の高い絶縁膜を用いることで、アルカリ金属やアルカリ土類金属などの不純物がベース基板４０６または空洞４０９内の冷媒から半導体膜４１０に入るのを防ぐことができる。
【０１０７】
なお本実施の形態では、欠陥層４０２を形成した後に絶縁膜４０５を形成しているが、絶縁膜４０５は必ずしも設ける必要はない。ただし絶縁膜４０５は欠陥層４０２を形成した後に形成されるので、欠陥層４０２を形成する前に形成される絶縁膜４０１よりも、その表面の平坦性は高い。よって、絶縁膜４０５を形成することで、後に行われる接合の強度をより高めることができる。
【０１０８】
一方、ベース基板４０６上に絶縁膜４０７を形成する。絶縁膜４０７は、絶縁膜４０１と同様に、酸化珪素、窒化酸化珪素、窒化珪素等の絶縁性を有する材料を用いて形成する。絶縁膜４０７は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。また絶縁膜４０７として、有機シランガスを用いて化学気相成長法により作製される酸化珪素を用いていても良い。本実施の形態では、絶縁膜４０７として酸化珪素を用いる。
【０１０９】
次に、ボンド基板４００とベース基板４０６とを接合により貼り合わせる前に、ボンド基板４００に水素化処理を行うようにしても良い。水素化処理は、例えば、水素雰囲気中において３５０℃、２時間程度行う。
【０１１０】
そして図１０（Ｄ）に示すように、ボンド基板４００と、ベース基板４０６とを、絶縁膜４０１、絶縁膜４０５、絶縁膜４０７を間に挟むように貼り合わせる。ボンド基板４００とベース基板４０６の貼り合わせは、凹部４０４がベース基板４０６側を向くように行う。絶縁膜４０５と絶縁膜４０７とが、凹部４０４以外の領域において接合することで、ボンド基板４００とベース基板４０６とを貼り合わせることができる。
【０１１１】
接合の形成はファン・デル・ワールス力を用いて行われているため、室温でも強固な接合が形成される。なお、上記接合は低温で行うことが可能であるため、ベース基板４０６は様々なものを用いることが可能である。例えばベース基板４０６としては、アルミノシリケートガラスバリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどのガラス基板の他、石英基板、サファイア基板などの基板を用いることが出来る。さらにベース基板４０６として、シリコン、ガリウムヒ素、インジウムリンなどの半導体基板などを用いることができる。或いは、ステンレス基板を含む金属基板をベース基板４０６として用いても良い。また、プラスチック等の可撓性を有する合成樹脂からなる基板は、上記基板と比較して耐熱温度が一般的に低い傾向にあるが、作製工程における処理温度に耐え得るのであればベース基板４０６として用いることが可能である。プラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などが挙げられる。
【０１１２】
ボンド基板４００として、シリコン、ゲルマニウムなどの単結晶半導体基板または多結晶半導体基板を用いることができる。その他に、ガリウムヒ素、インジウムリンなどの化合物半導体で形成された単結晶半導体基板または多結晶半導体基板を、ボンド基板４００として用いることができる。またボンド基板４００として、結晶格子に歪みを有するシリコン、シリコンに対しゲルマニウムが添加されたシリコンゲルマニウムなどの半導体基板を用いていても良い。歪みを有するシリコンは、シリコンよりも格子定数の大きいシリコンゲルマニウムまたは窒化珪素上における成膜により、形成することができる。
【０１１３】
なおベース基板４０６とボンド基板４００とを貼り合わせた後に、加熱処理又は加圧処理を行っても良い。加熱処理又は加圧処理を行うことで接合の強度を向上させることができる。
【０１１４】
ボンド基板４００とベース基板４０６の間で、絶縁膜４０５と絶縁膜４０７との接合を行った後、熱処理を行うことにより、欠陥層４０２において隣接する微少ボイドどうしが結合して、微少ボイドの体積が増大する。その結果、図１１（Ａ）に示すように、欠陥層４０２においてボンド基板４００が劈開し、ボンド基板４００の一部であった半導体膜４０８が乖離する。熱処理の温度はベース基板４０６の耐熱温度以下で行うことが好ましく、例えば４００℃乃至６００℃の範囲内で熱処理を行えば良い。この剥離により、半導体膜４０８が、絶縁膜４０１及び絶縁膜４０５と共にベース基板４０６に転置される。その後、絶縁膜４０５と絶縁膜４０７の接合をさらに強固にするため、４００℃乃至６００℃の熱処理を行うのが好ましい。絶縁膜４０７の凹部４０４が絶縁膜４０５とベース基板４０６の間に挟まれることで、空洞４０９が形成される。
【０１１５】
半導体膜４０８の結晶面方位はボンド基板４００の面方位によって制御することができる。形成する半導体素子に適した結晶面方位を有するボンド基板４００を、適宜選択して用いればよい。またトランジスタ４１１の移動度は半導体膜４０８の結晶面方位によって異なる。より移動度の高いトランジスタを得たい場合、チャネルの向きと結晶面方位とを考慮し、ボンド基板４００の貼り合わせの方向を定めるようにする。
【０１１６】
次に、転置された半導体膜４０８の表面を平坦化する。平坦化は必ずしも必須ではないが、平坦化を行うことで、後に形成されるトランジスタにおいて半導体膜４０８とゲート絶縁膜の界面の特性を向上させることが出来る。具体的に平坦化は、化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）により、行うことができる。半導体膜４０８の厚さは、上記平坦化により薄膜化される。
【０１１７】
なお本実施の形態では、欠陥層４０２の形成により半導体膜４０８をボンド基板４００から剥離するスマートカット法を用いる場合について示すが、ＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ  Ｌａｙｅｒ  Ｔｒａｎｓｆｅｒ）、誘電体分離法、ＰＡＣＥ（Ｐｌａｓｍａ  Ａｓｓｉｓｔｅｄ  Ｃｈｅｍｉｃａｌ  Ｅｔｃｈｉｎｇ）法などの、他の貼り合わせ法を用いて半導体膜４０８をベース基板４０６に貼り合わせるようにしても良い。
【０１１８】
次に、図１１（Ｂ）に示すように、半導体膜４０８をパターニングすることで、島状の半導体膜４１０を形成する。半導体膜４０８をパターニング後においても、島状の半導体膜４１０とベース基板４０６の間には、凹部４０４によって形成される空洞４０９が維持されている。
【０１１９】
上記工程を経て形成された半導体膜４１０を用い、本発明はトランジスタ等の各種半導体素子を形成することが出来る。図１１（Ｃ）には、半導体膜４１０を用いて形成されたトランジスタ４１１を例示している。
【０１２０】
なお空洞４０９は、絶縁膜４０１及び絶縁膜４０５に形成された２つの開口部とつながっている。上記２つの開口部のうち、一方の開口部から導入された冷媒は、空洞４０９内を流れ、他方の開口部から排出される。冷媒は流体であることが望ましく、例えば液体であれば、純水、エチレングリコール、プロピレングリコール、水溶液、潤滑油などの油類を用いることができ、気体であれば空気、窒素、不活性ガスなどを用いることができる。なお上記水溶液には、プロピレングリコールに純水を加えたものも含まれる。
【０１２１】
なお図７では、１つの半導体膜４１０と１つの空洞４０９とが重なっている例を示しているが、本発明はこの構成に限定されない。複数の半導体膜４１０と１つの空洞４０９とが重なっていても良いし、１つの半導体膜４１０と複数の空洞４０９とが重なっていても良い。
【０１２２】
また本実施の形態では、半導体膜４１０と空洞４０９との間に絶縁膜４０１及び絶縁膜４０５が設けられているが、接合の前に絶縁膜４０１及び絶縁膜４０５に開口部を形成しておくことで、該開口部において半導体膜４１０が空洞４０９と接するようにすることもできる。この場合、例えば酸化珪素などの無機絶縁膜に比べて比誘電率の低い空気、窒素、不活性ガスなどの材料を流体として用いれば、トランジスタ４１１の寄生容量または接合容量を低減することができ、半導体装置の低消費電力化を実現することが出来る。
【０１２３】
本発明の半導体装置は、半導体膜４１０とベース基板４０６の間に、冷媒の経路となる空洞４０９を有しているので、半導体素子のセルフヒーティングによって熱が発せられても、効率的に半導体装置を冷却することができる。また本発明の作製方法では、エッチングなどの既に確立された手法を用いて凹部４０４を形成できるので、所望の深さ及び形状を有する空洞４０９を、簡単な手順で制御良く形成することが出来る。よって、本発明の作製方法では、位置及び形状の精度が良い空洞４０９を形成することができるため、冷媒の経路である空洞４０９を半導体膜４１０により近づけるように配置することができ、さらに効率よく半導体装置の冷却を行うことができる。従って、セルフヒーティングにより動作が不安定になるのを防ぎ、より安定した動作を確保することができる信頼性の高い半導体装置を提供することができる。
【０１２４】
なお本発明の作製方法を用いて形成されるトランジスタは、図１１に示す構成に限定されない。例えば半導体膜４１０がＬＤＤ領域を有していても良いし、ゲートとして機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造であっても良い。
【０１２５】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０１２６】
（実施の形態７）
本実施の形態では、本発明の半導体装置におけるトランジスタの具体的な作製方法の一例について説明する。なお、本実施の形態では実施の形態５に示す作製方法により形成された半導体膜を用いる場合について説明するが、実施の形態６に示す作製方法により形成された半導体膜を用いていても良い。
【０１２７】
まず図１２（Ａ）に示すように、凹部を有する絶縁膜５０２を、ベース基板５０１との間に有する島状の半導体膜５０３、島状の半導体膜５０４を形成する。絶縁膜５０２が有する凹部により、ベース基板５０１と島状の半導体膜５０３及び島状の半導体膜５０４との間に空洞５０５が形成されている。
【０１２８】
島状の半導体膜５０３、５０４には、閾値電圧を制御するために不純物が添加されていても良い。例えば、ｐ型を付与する不純物としてボロンを添加する場合、５×１０１７ｃｍ−３以上１×１０１８ｃｍ−３以下の濃度で添加すれば良い。閾値電圧を制御するための不純物の添加は、ベース基板５０１に半導体膜を転置する前に行っても良いし、転置後に行っても良い。
【０１２９】
また島状の半導体膜５０３、５０４を形成した後、ゲート絶縁膜５０６を形成する前に水素化処理を行っても良い。水素化処理は、例えば、水素雰囲気中において３５０℃、２時間程度行う。
【０１３０】
次に図１２（Ｂ）に示すように、島状の半導体膜５０３、５０４を覆うように、ゲート絶縁膜５０６を形成する。ゲート絶縁膜５０６は、高密度プラズマ処理を行うことにより島状の半導体膜５０３、５０４の表面を酸化または窒化することで形成することができる。高密度プラズマ処理は、例えばＨｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと酸素、酸化窒素、アンモニア、窒素、水素などの混合ガスとを用いて行う。この場合プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化または窒化することにより、１〜２０ｎｍ、望ましくは５〜１０ｎｍの絶縁膜が半導体膜に接するように形成される。この５〜１０ｎｍの絶縁膜をゲート絶縁膜５０６として用いる。
【０１３１】
上述した高密度プラズマ処理による半導体膜の酸化または窒化は固相反応で進むため、ゲート絶縁膜５０６と島状の半導体膜５０３、５０４の界面準位密度をきわめて低くすることができる。また高密度プラズマ処理により半導体膜を直接酸化または窒化することで、形成される絶縁膜の厚さのばらつきを抑えることが出来る。また半導体膜が結晶性を有する場合、高密度プラズマ処理を用いて半導体膜の表面を固相反応で酸化させることにより、結晶粒界においてのみ酸化が速く進んでしまうのを抑え、均一性が良く、界面準位密度の低いゲート絶縁膜を形成することができる。高密度プラズマ処理により形成された絶縁膜を、ゲート絶縁膜の一部または全部に含んで形成されるトランジスタは、特性のばらつきを抑えることができる。
【０１３２】
或いは、プラズマＣＶＤ法またはスパッタリング法などを用い、酸化珪素、酸化窒化珪素、窒化珪素、酸化ハフニウム、酸化アルミニウムまたは酸化タンタルを含む膜を、単層で、または積層させることで、ゲート絶縁膜５０６を形成しても良い。
【０１３３】
次に図１２（Ｃ）に示すように、ゲート絶縁膜５０６上に導電膜を形成した後、該導電膜を所定の形状に加工（パターニング）することで、島状の半導体膜５０３、５０４の上方に電極５０７を形成する。導電膜の形成にはＣＶＤ法、スパッタリング法等を用いることが出来る。導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。または、半導体膜に導電性を付与するリン等の不純物元素をドーピングした、多結晶珪素などの半導体を用いて形成しても良い。
【０１３４】
２つの導電膜の組み合わせとして、１層目に窒化タンタルまたはタンタル（Ｔａ）を、２層目にタングステン（Ｗ）を用いることが出来る。上記例の他に、窒化タングステンとタングステン、窒化モリブデンとモリブデン、アルミニウムとタンタル、アルミニウムとチタン等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、２層の導電膜を形成した後の工程において、熱活性化を目的とした加熱処理を行うことができる。また、２層目の導電膜の組み合わせとして、例えば、ｎ型を付与する不純物がドーピングされた珪素とＮｉＳｉ（ニッケルシリサイド）、ｎ型を付与する不純物がドーピングされたＳｉとＷＳｉｘ等も用いることが出来る。
【０１３５】
また、本実施の形態では電極５０７を単層の導電膜で形成しているが、本実施の形態はこの構成に限定されない。電極５０７は積層された複数の導電膜で形成されていても良。３つ以上の導電膜を積層する３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
【０１３６】
なお電極５０７を形成する際に用いるマスクとして、レジストの代わりに酸化珪素、酸化窒化珪素等をマスクとして用いてもよい。この場合、パターニングして酸化珪素、酸化窒化珪素等のマスクを形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストよりも少ないため、所望の幅を有する電極５０７を形成することができる。またマスクを用いずに、液滴吐出法を用いて選択的に電極５０７を形成しても良い。
【０１３７】
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出または噴出することで所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。
【０１３８】
また電極５０７は、導電膜を形成後、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用い、エッチング条件（コイル型の電極層に印加される電力量、基板側の電極層に印加される電力量、基板側の電極温度等）を適宜調節することにより、所望のテーパー形状を有するようにエッチングすることができる。また、テーパー形状は、マスクの形状によっても角度等を制御することができる。なお、エッチング用ガスとしては、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４もしくはＣＣｌ４などの塩素系ガス、ＣＦ４、ＳＦ６もしくはＮＦ３などのフッ素系ガス又は酸素を適宜用いることができる。
【０１３９】
次に図１２（Ｄ）に示すように、電極５０７をマスクとして一導電型を付与する不純物元素を半導体膜５０３、５０４に添加する。本実施の形態では、半導体膜５０３にｐ型を付与する不純物元素（例えばボロン）を、半導体膜５０４にｎ型を付与する不純物元素（例えばリンまたはヒ素）を添加する。なお、ｐ型を付与する不純物元素を半導体膜５０３に添加する際、ｎ型の不純物が添加される半導体膜５０４はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。逆にｎ型を付与する不純物元素を半導体膜５０４に添加する際、ｐ型の不純物が添加される半導体膜５０３はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。或いは、先に半導体膜５０３及び半導体膜５０４にｐ型もしくはｎ型のいずれか一方を付与する不純物元素を添加した後、一方の半導体膜のみに選択的により高い濃度でｐ型もしくはｎ型のうちの他方を付与する不純物元素のいずれか一方を添加するようにしても良い。上記不純物の添加により、半導体膜５０３に不純物領域５０８、半導体膜５０４に不純物領域５０９が形成される。
【０１４０】
次に、図１３（Ａ）に示すように、電極５０７の側面にサイドウォール５１０を形成する。サイドウォール５１０は、例えば、ゲート絶縁膜５０６及び電極５０７を覆うように新たに絶縁膜を形成し、垂直方向を主体とした異方性エッチングにより、新たに形成された該絶縁膜を部分的にエッチングすることで、形成することが出来る。上記異方性エッチングにより、新たに形成された絶縁膜が部分的にエッチングされて、電極５０７の側面にサイドウォール５１０が形成される。なお上記異方性エッチングにより、ゲート絶縁膜５０６も部分的にエッチングしても良い。サイドウォール５１０を形成するための絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、珪素膜、酸化珪素膜、酸化窒化珪素膜または窒化酸化珪素膜や、有機樹脂などの有機材料を含む膜を、単層または積層して形成することができる。本実施の形態では、膜厚１００ｎｍの酸化珪素膜をプラズマＣＶＤ法によって形成する。またエッチングガスとしては、ＣＨＦ３とＨｅの混合ガスを用いることができる。なお、サイドウォール５１０を形成する工程は、これらに限定されるものではない。
【０１４１】
次に図１３（Ｂ）に示すように、電極５０７及びサイドウォール５１０をマスクとして、半導体膜５０３、５０４に一導電型を付与する不純物元素を添加する。なお、半導体膜５０３、５０４には、それぞれ先の工程で添加した不純物元素と同じ導電型の不純物元素をより高い濃度で添加する。なお、ｐ型を付与する不純物元素を半導体膜５０３に添加する際、ｎ型の不純物が添加される半導体膜５０４はマスク等で覆い、ｐ型を付与する不純物元素の添加が選択的に行われるようにする。逆にｎ型を付与する不純物元素を半導体膜５０４に添加する際、ｐ型の不純物が添加される半導体膜５０３はマスク等で覆い、ｎ型を付与する不純物元素の添加が選択的に行われるようにする。
【０１４２】
上記不純物元素の添加により、半導体膜５０３に、一対の高濃度不純物領域５１１と、一対の低濃度不純物領域５１２と、チャネル形成領域５１３とが形成される。また上記不純物元素の添加により、半導体膜５０４に、一対の高濃度不純物領域５１４と、一対の低濃度不純物領域５１５と、チャネル形成領域５１６とが形成される。高濃度不純物領域５１１、５１４はソース又はドレインとして機能し、低濃度不純物領域５１２、５１５はＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域として機能する。
【０１４３】
なお、半導体膜５０４上に形成されたサイドウォール５１０と、半導体膜５０３上に形成されたサイドウォール５１０は、キャリアが移動する方向における幅が同じになるように形成しても良いが、該幅が異なるように形成しても良い。ｐ型トランジスタとなる半導体膜５０４上のサイドウォール５１０の幅は、ｎ型トランジスタとなる半導体膜５０３上のサイドウォール５１０の幅よりも長くすると良い。なぜならば、ｐ型トランジスタにおいてソース及びドレインを形成するために注入されるボロンは拡散しやすく、短チャネル効果を誘起しやすいためである。ｐ型トランジスタにおいて、サイドウォール５１０の幅より長くすることで、ソース及びドレインに高濃度のボロンを添加することが可能となり、ソース及びドレインを低抵抗化することができる。
【０１４４】
次に、ソース及びドレインをさらに低抵抗化するために、半導体膜５０３、５０４をシリサイド化することで、シリサイド層を形成しても良い。シリサイド化は、半導体膜に金属を接触させ、加熱処理、ＧＲＴＡ法、ＬＲＴＡ法等により、半導体層中の珪素と金属とを反応させて行う。シリサイド層としては、コバルトシリサイド若しくはニッケルシリサイドを用いれば良い。半導体膜５０３、５０４の厚さが薄い場合には、この領域の半導体膜５０３、５０４の底部までシリサイド反応を進めても良い。シリサイド化に用いる金属の材料として、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、Ｈａ（ハフニウム）、タンタル（Ｔａ）、バナジウム（Ｖ）、ネオジム（Ｎｂ）、クロム（Ｃｒ）、白金（Ｐｔ）、パラジウム（Ｐｄ）等を用いることができる。また、レーザ照射やランプなどの光照射によってシリサイドを形成しても良い。
【０１４５】
上述した一連の工程により、ｎチャネル型トランジスタ５１７と、ｐチャネル型トランジスタ５１８とが形成される。
【０１４６】
次に図１３（Ｃ）に示すように、トランジスタ５１７、５１８を覆うように絶縁膜５１９を形成する。絶縁膜５１９は必ずしも設ける必要はないが、絶縁膜５１９を形成することで、アルカリ金属やアルカリ土類金属などの不純物がトランジスタ５１７、５１８へ侵入するのを防ぐことが出来る。具体的に絶縁膜５１９として、窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。本実施の形態では、膜厚６００ｎｍ程度の酸化窒化珪素膜を、絶縁膜５１９として用いる。この場合、上記水素化の工程は、該酸化窒化珪素膜形成後に行っても良い。
【０１４７】
次に、トランジスタ５１７、５１８を覆うように、絶縁膜５１９上に絶縁膜５２０を形成する。絶縁膜５２０は、ポリイミド、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有していても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁膜５２０を形成しても良い。絶縁膜５２０は、その表面をＣＭＰ法などにより平坦化させても良い。
【０１４８】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち、少なくとも１種を有していても良い。
【０１４９】
絶縁膜５２０の形成には、その材料に応じて、ＣＶＤ法、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
【０１５０】
次に図１４に示すように、島状の半導体膜５０３、５０４がそれぞれ一部露出するように絶縁膜５１９及び絶縁膜５２０にコンタクトホールを形成する。そして、該コンタクトホールを介して島状の半導体膜５０３、５０４に接する導電膜５２１、５２２を形成する。コンタクトホール開口時のエッチングに用いられるガスは、ＣＨＦ３とＨｅの混合ガスを用いたが、これに限定されるものではない。
【０１５１】
導電膜５２１、５２２は、ＣＶＤ法やスパッタリング法等により形成することができる。具体的に導電膜５２１、５２２として、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジウム（Ｎｄ）、炭素（Ｃ）、珪素（Ｓｉ）等を用いることが出来る。また上記金属を主成分とする合金を用いても良いし、上記金属を含む化合物を用いても良い。導電膜５２１、５２２は、上記金属が用いられた膜を単層または複数積層させて形成することが出来る。
【０１５２】
アルミニウムを主成分とする合金の例として、アルミニウムを主成分としニッケルを含むものが挙げられる。また、アルミニウムを主成分とし、ニッケルと、炭素または珪素の一方または両方とを含むものも例として挙げることが出来る。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜５２１、５２２を形成する材料として最適である。特にアルミニウムシリコン（Ａｌ−Ｓｉ）膜は、導電膜５２１、５２２をパターニングで形成するとき、レジストベークにおけるヒロックの発生をアルミニウム膜に比べて防止することができる。また、珪素（Ｓｉ）の代わりに、アルミニウム膜に０．５％程度のＣｕを混入させても良い。
【０１５３】
導電膜５２１、５２２は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデンまたはモリブデンの窒化物を用いて形成された膜である。アルミニウムシリコン（Ａｌ−Ｓｉ）膜を間に挟むようにバリア膜を形成すると、アルミニウムやアルミニウムシリコンのヒロックの発生をより防止することができる。また、還元性の高い元素であるチタンを用いてバリア膜を形成すると、島状の半導体膜５０３、５０４上に薄い酸化膜ができていたとしても、バリア膜に含まれるチタンがこの酸化膜を還元し、導電膜５２１、５２２と島状の半導体膜５０３、５０４が良好なコンタクトをとることができる。またバリア膜を複数積層するようにして用いても良い。その場合、例えば、導電膜５２１、５２２を下層からＴｉ、窒化チタン、Ａｌ−Ｓｉ、Ｔｉ、窒化チタンの５層構造とすることが出来る。
【０１５４】
なお、導電膜５２１はｎチャネル型トランジスタ５１７の高濃度不純物領域５１１に接続されている。導電膜５２２はｐチャネル型トランジスタ５１８の高濃度不純物領域５１４に接続されている。
【０１５５】
また、絶縁膜５１９及び絶縁膜５２０と、絶縁膜５０２とに、空洞５０５につながるような開口部５２３を少なくとも２つ形成する。開口部５２３の形成はエッチング等により行うことができる。
【０１５６】
図１４には、ｎチャネル型トランジスタ５１７及びｐチャネル型トランジスタ５１８と、空洞５０５の上面図が示されている。ただし図１４では導電膜５２１、５２２を省略した図を示している。本実施の形態では、空洞５０５が部分的に分岐しており、分岐により枝分かれしている部分が島状の半導体膜５０３、５０４と重なっている。なお本発明はこの構成に限定されない。空洞５０５の数及びそのレイアウトは、本実施の形態で示した構成に限定されない。
【０１５７】
また本実施の形態では、ｎチャネル型トランジスタ５１７とｐチャネル型トランジスタ５１８が、それぞれゲートとして機能する電極５０７を１つずつ有する場合を例示しているが、本発明はこの構成に限定されない。本発明の半導体装置が有するトランジスタは、ゲートとして機能する電極を複数有し、なおかつ該複数の電極が電気的に接続されているマルチゲート構造を有していても良い。
【０１５８】
また本発明の半導体装置が有するトランジスタは、ゲートプレナー構造を有していても良い。
【０１５９】
本発明の作製方法を用いた半導体装置では、ベース基板に島状の半導体膜を形成するため、素子分離を行う必要がないので、工程を簡略化できる。また本発明の作製方法では、絶縁膜５０２をエッチングすることで空洞５０５を形成しているので、所望の深さ及び形状を有する空洞５０５を、簡単な手順で制御良く形成することが出来る。
【０１６０】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【実施例１】
【０１６１】
本実施例では、本発明の半導体装置が有する空洞の形態について説明する。
【０１６２】
図１５（Ａ）に、本実施例の半導体装置の上面図を、一例として示す。図１５（Ａ）に示す半導体装置では、空洞６００が部分的に枝分かれしており、その枝分かれしている部分が、集積回路群６０１と重なっている。そして空洞６００は、枝分かれしている部分の一経路６０２の幅が数十μｍ〜数百μｍとなっている。一経路６０２の幅を広くすることで、冷媒が流れる速度を高めることができるので、冷媒を流すためのポンプの消費電力を抑えつつ、セルフヒーティングによる温度の上昇をより抑えることができる。
【０１６３】
また図１５（Ｂ）に、本実施例の別の半導体装置の上面図を、一例として示す。図１５（Ｂ）に示す半導体装置では、複数の空洞６１０が集積回路群６１１と重なっている。そして複数の各空洞６１０は、冷媒の出入り口となる少なくとも２つの開口部６１２とそれぞれつながっている。そして各空洞６１０につながっている開口部６１２は、空洞６１０ごとに互いに独立している。開口部６１２を空洞６１０ごとに互いに独立させることで、複数のポンプを用いて複数の空洞６１０内に流体を送ることができる。よって、１つのポンプを用いて全ての空洞６１０内に流体を送る場合に比べて、流体を送り出すのに必要な各ポンプのパワーを低く抑えることができる。
【０１６４】
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
【実施例２】
【０１６５】
本実施例では、本発明のＳＯＮ構造を有するトランジスタを用いた各種回路の具体的な構成について、インバータを例に挙げて説明する。インバータの回路図を図１６（Ａ）に、また図１６（Ａ）に示すインバータの上面図を図１６（Ｂ）に、一例として示す。
【０１６６】
図１６（Ａ）に示すインバータは、ｐチャネル型のトランジスタ２００１と、ｎチャネル型のトランジスタ２００２とを有する。トランジスタ２００１とトランジスタ２００２は直列に接続されている。具体的には、トランジスタ２００１のドレインと、トランジスタ２００２のドレインが接続されている。そして、トランジスタ２００１のドレイン及びトランジスタ２００２のドレインの電位は、出力端子ＯＵＴに与えられる。
【０１６７】
またトランジスタ２００１のゲートとトランジスタ２００２のゲートは接続されている。そして、入力端子ＩＮに入力された信号の電位は、トランジスタ２００１のゲート及びトランジスタ２００２のゲートに与えられる。トランジスタ２００１のソースにはハイレベルの電圧ＶＤＤが与えられ、トランジスタ２００２のソースにはローレベルの電圧ＶＳＳが与えられる。
【０１６８】
図１６（Ｂ）に示すインバータでは、トランジスタ２００１のドレインと、トランジスタ２００２のドレインは、配線２００３を介して電気的に接続されている。そして配線２００３は配線２００４に接続されている。よって、トランジスタ２００１のドレイン及びトランジスタ２００２のドレインの電位は、配線２００３及び配線２００４を介して、出力端子ＯＵＴの電位として後段の回路に与えられる。
【０１６９】
また図１６（Ｂ）に示すインバータでは、配線２００５の一部がトランジスタ２００１のゲート及びトランジスタ２００２のゲートとして機能している。そして配線２００５に与えられた電位が、入力端子ＩＮの電位としてトランジスタ２００１のゲート及びトランジスタ２００２のゲートに与えられる。そしてトランジスタ２００１のソースには、配線２００６を介して電圧ＶＤＤが与えられ、トランジスタ２００２のソースには、配線２００７を介して電圧ＶＳＳが与えられている。
【０１７０】
トランジスタ２００２が有する半導体膜２００８と、トランジスタ２００１が有する半導体膜２０１０とは、基板との間に空洞２００９が設けられている。半導体膜２００８及び半導体膜２０１０と空洞２００９との位置関係を明確にするため、図１６（Ｂ）に示すインバータのうち、半導体膜２００８、空洞２００９、半導体膜２０１０のみを図１６（Ｃ）に示す。図１６（Ｃ）に示すように、空洞２００９は、半導体膜２００８及び半導体膜２０１０と基板との間に形成されている。
【０１７１】
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
【実施例３】
【０１７２】
本実施例では、本発明のＳＯＮ構造を有するトランジスタを用いた各種回路の具体的な構成について、ＮＡＮＤを例に挙げて説明する。ＮＡＮＤの回路図を図１７（Ａ）に、また図１７（Ａ）に示すＮＡＮＤの上面図を図１７（Ｂ）に、一例として示す。
【０１７３】
図１７（Ａ）に示すＮＡＮＤは、ｐチャネル型のトランジスタ３００１と、ｐチャネル型のトランジスタ３００２と、ｎチャネル型のトランジスタ３００３と、ｎチャネル型のトランジスタ３００４とを有する。トランジスタ３００１と、トランジスタ３００３と、トランジスタ３００４とは、順に直列に接続されている。またトランジスタ３００１と、トランジスタ３００２とは並列に接続されている。
【０１７４】
具体的にトランジスタ３００１のソースとドレインは、一方にはハイレベルの電圧ＶＤＤが与えられ、他方は出力端子ＯＵＴに接続されている。トランジスタ３００２のソースとドレインは、一方にはハイレベルの電圧ＶＤＤが与えられ、他方は出力端子ＯＵＴに接続されている。トランジスタ３００４のソースとドレインは、一方にはローレベルの電圧ＶＳＳが与えられている。トランジスタ３００３のソースとドレインは、一方は出力端子ＯＵＴに接続されている。そして、トランジスタ３００３のソースとドレインの他方と、トランジスタ３００３のソースとドレインの他方とが接続されている。トランジスタ３００１のゲートと、トランジスタ３００３のゲートには、入力端子ＩＮ１の電位が与えられる。またトランジスタ３００２のゲートと、トランジスタ３００４のゲートには、入力端子ＩＮ２の電位が与えられる。
【０１７５】
図１７（Ｂ）に示すＮＡＮＤでは、直列に接続されているトランジスタ３００１とトランジスタ３００２とが、半導体膜３００５を共有している。また直列に接続されているトランジスタ３００３とトランジスタ３００４とが、半導体膜３００６を共有している。また配線３００７の一部はトランジスタ３００１のゲート及びトランジスタ３００３のゲートとして機能している。そして配線３００７に与えられた電位が、入力端子ＩＮ１の電位としてトランジスタ３００１のゲート及びトランジスタ３００３のゲートに与えられる。配線３００８の一部はトランジスタ３００２のゲート及びトランジスタ３００４のゲートとして機能している。そして配線３００８に与えられた電位が、入力端子ＩＮ２の電位としてトランジスタ３００２のゲート及びトランジスタ３００４のゲートに与えられる。
【０１７６】
ハイレベルの電圧ＶＤＤは、配線３００９を介してトランジスタ３００１のソースとドレインの一方、及びトランジスタ３００２のソースとドレインの一方に与えられる。またローレベルの電圧ＶＳＳは、配線３０１０を介してトランジスタ３００４のソースとドレインの一方に与えられる。トランジスタ３００１のソースとドレインの他方、トランジスタ３００２のソースとドレインの他方、及びトランジスタ３００３のソースとドレインの一方は、その電位が配線３０１１及び配線３０１２を介して出力端子ＯＵＴの電位として後段の回路に与えられる。
【０１７７】
半導体膜３００５及び半導体膜３００６は、基板との間に空洞３０１３が設けられている。半導体膜３００５及び半導体膜３００６と空洞３０１３との位置関係を明確にするため、図１７（Ｂ）に示すＮＡＮＤのうち、半導体膜３００５、空洞３０１３、半導体膜３００６のみを図１７（Ｃ）に示す。図１７（Ｃ）に示すように、空洞３０１３は、半導体膜３００５及び半導体膜３００６と基板との間に形成されている。
【０１７８】
本実施例は、上記実施の形態または実施例と適宜組み合わせて実施することが可能である。
【実施例４】
【０１７９】
本実施例では、本発明の半導体装置の一つであるＲＦタグの構成について説明する。図１８は本発明のＲＦタグの一形態を示すブロック図である。図１８においてＲＦタグ９００は、アンテナ９０１と、集積回路９０２とを有している。集積回路９０２は、電源回路９０３、復調回路９０４、変調回路９０５、レギュレータ９０６、制御回路９０７、メモリ９０９を有している。本発明の整流回路は、電源回路９０３、復調回路９０４において用いることができる。
【０１８０】
質問器から電波が送られてくると、アンテナ９０１において該電波が交流電圧に変換される。電源回路９０３では、アンテナ９０１からの交流電圧を整流し、電源用の電圧を生成する。電源回路９０３において生成された電源用の電圧は、制御回路９０７とレギュレータ９０６に与えられる。レギュレータ９０６は、電源回路９０３からの電源用の電圧を安定化させるか、またはその高さを調整した後、集積回路９０２内の復調回路９０４、変調回路９０５、制御回路９０７またはメモリ９０９などの各種回路に供給する。
【０１８１】
復調回路９０４は、アンテナ９０１が受信した交流信号を復調して、後段の制御回路９０７に出力する。制御回路９０７は復調回路９０４から入力された信号に従って演算処理を行い、別途信号を生成する。上記演算処理を行う際に、メモリ９０９は一次キャッシュメモリまたは二次キャッシュメモリとして用いることが出来る。また制御回路９０７は、復調回路９０４から入力された信号を解析し、質問器から送られてきた命令の内容に従って、メモリ９０９内の情報の出力、またはメモリ９０９内における命令の内容の保存を行う。制御回路９０７から出力される信号は符号化され、変調回路９０５に送られる。変調回路９０５は該信号に従ってアンテナ９０１が受信している電波を変調する。アンテナ９０１において変調された電波は質問器で受け取られる。そしてＲＦタグ９００から出力された情報を知ることができる。
【０１８２】
このようにＲＦタグ９００と質問器との通信は、キャリア（搬送波）として用いる電波を変調することで行われる。キャリアは、１２５ＫＨｚ、１３．５６ＭＨｚ、９５０ＭＨｚなど規格により様々である。また変調の方式も規格により振幅変調、周波数変調、位相変調など様々な方式があるが、規格に即した変調方式であればどの変調方式を用いても良い。
【０１８３】
信号の伝送方式は、キャリアの波長によって電磁結合方式、電磁誘導方式、マイクロ波方式など様々な種類に分類することが出来る。電磁結合方式や電磁誘導方式の場合、強い電波にＲＦタグがさらされることで、アンテナに過度に大きい交流電圧が生じてしまう恐れがある。本発明の整流回路を用いることは、過度に大きい交流電圧によって集積回路内の、集積回路において半導体素子が劣化または破壊されるのを防止することができるので、電磁結合方式や電磁誘導方式の場合は特に有効である。
【０１８４】
メモリ９０９は不揮発性メモリであっても揮発性メモリであってもどちらでも良い。メモリ９０９として、例えばＳＲＡＭ、ＤＲＡＭ、フラッシュメモリ、ＥＥＰＲＯＭ、ＦｅＲＡＭなどを用いることが出来る。
【０１８５】
本実施例では、アンテナ９０１を有するＲＦタグ９００の構成について説明しているが、本発明のＲＦタグは必ずしもアンテナを有していなくとも良い。また図１８に示したＲＦタグに、発振回路または二次電池を設けても良い。
【０１８６】
また図１８では、アンテナを１つだけ有するＲＦタグの構成について説明したが、本発明はこの構成に限定されない。電力を受信するためのアンテナと、信号を受信するためのアンテナとの、２つのアンテナを有していても良い。アンテナが１つだと、例えば９５０ＭＨｚの電波で電力の供給と信号の伝送を両方行う場合、遠方まで大電力が伝送され、他の無線機器の受信妨害を起こす可能性がある。そのため、電力の供給は電波の周波数を下げて近距離にて行う方が望ましいが、この場合通信距離は必然的に短くなってしまう。しかしアンテナが２つあると、電力を供給する電波の周波数と、信号を送るための電波の周波数とを使い分けることができる。例えば電力を送る際は電波の周波数を１３．５６ＭＨｚとして磁界を用い、信号を送る際は電波の周波数を９５０ＭＨｚとして電界を用いることができる。このように機能合わせてアンテナを使い分けることによって、電力の供給は近距離のみの通信とし、信号の伝送は遠距離も可能なものとすることができる。
【０１８７】
本発明の半導体装置の一つであるＲＦタグは、絶縁表面を有する基板もしくは絶縁基板上に接合された単結晶半導体層（ＳＯＩ層）によって集積回路９０２が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。また接合容量を抑えたトランジスタを用いることで、ＲＦタグの高速駆動が可能になる。さらに半導体膜に接する空洞を有することで、トランジスタの駆動時に発生する熱を効率的に放散することができ、セルフヒーティングによる誤動作、素子の破壊などを防ぐことができる。
【０１８８】
本実施例は、上記実施の形態または実施例と適宜組み合わせて実施することが可能である。
【実施例５】
【０１８９】
本実施例では、本発明の半導体装置の一つであるＣＰＵ（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）の構成について説明する。
【０１９０】
図１９に、本実施例のＣＰＵの構成をブロック図で示す。図１９に示すＣＰＵは、基板８００上に、演算回路（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ）８０１、演算回路用制御部（ＡＬＵ  Ｃｏｎｔｒｏｌｌｅｒ）８０２、命令解析部（Ｉｎｓｔｒｕｃｔｉｏｎ  Ｄｅｃｏｄｅｒ）８０３、割り込み制御部（Ｉｎｔｅｒｒｕｐｔ  Ｃｏｎｔｒｏｌｌｅｒ）８０４、タイミング制御部（Ｔｉｍｉｎｇ  Ｃｏｎｔｒｏｌｌｅｒ）８０５、レジスタ（Ｒｅｇｉｓｔｅｒ）８０６、レジスタ制御部（Ｒｅｇｉｓｔｅｒ  Ｃｏｎｔｒｏｌｌｅｒ）８０７、バスインターフェース（Ｂｕｓ  Ｉ／Ｆ）８０８、メモリ８０９、メモリ用インターフェース８２０を主に有している。メモリ８０９及びメモリ用インターフェース８２０は、別チップに設けても良い。勿論、図１９に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
【０１９１】
バスインターフェース８０８を介してＣＰＵに入力された命令は、命令解析部８０３においてデコードされた後、演算回路用制御部８０２、割り込み制御部８０４、レジスタ制御部８０７、タイミング制御部８０５に入力される。演算回路用制御部８０２、割り込み制御部８０４、レジスタ制御部８０７、タイミング制御部８０５は、デコードされた命令にもとづき、各種制御を行なう。具体的に演算回路用制御部８０２は、演算回路８０１の動作を制御するための信号を生成する。また、割り込み制御部８０４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタ制御部８０７は、レジスタ８０６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ８０６の読み出しや書き込みを行なう。
【０１９２】
またタイミング制御部８０５は、演算回路８０１、演算回路用制御部８０２、命令解析部８０３、割り込み制御部８０４、レジスタ制御部８０７の動作のタイミングを制御する信号を生成する。例えばタイミング制御部８０５は、基準クロック信号をもとに、内部クロック信号を生成する内部クロック生成部を備えており、内部クロック信号を上記各種回路に供給する。
【０１９３】
本発明の半導体装置の一つであるＣＰＵは、絶縁表面を有する基板もしくは絶縁基板上に接合された単結晶半導体層（ＳＯＩ層）によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。また接合容量を抑えたトランジスタを用いることで、ＣＰＵの高速駆動が可能になる。さらに半導体膜に接する空洞を有することで、トランジスタの駆動時に発生する熱を効率的に放散することができ、セルフヒーティングによる誤動作、素子の破壊などを防ぐことができる。
【０１９４】
本実施例は、上記実施の形態または実施例と適宜組み合わせて実施することが可能である。
【実施例６】
【０１９５】
本実施の形態では、１枚のベース基板を用いて複数の半導体装置を形成する場合の手順について説明する。
【０１９６】
図２０（Ａ）に、開口部１８０１を有する絶縁膜１８０２が形成された、ベース基板１８０３の外観を示す。図２０（Ａ）では、ベース基板１８０３の表面を部分的に拡大した図も併せて示している。
【０１９７】
次に図２０（Ｂ）に示すように、絶縁膜がその表面に形成されたボンド基板１８０４をベース基板１８０３に貼り合わせる。貼り合わせはボンド基板１８０４に形成された絶縁膜と絶縁膜１８０２とが接合することで行われる。絶縁膜と開口部１８０１を有する絶縁膜１８０２とが接合することで、凹部を有する絶縁膜が形成される。
【０１９８】
そして、図２１（Ａ）に示すようにボンド基板１８０４を劈開させることで、図２１（Ｂ）に示すようにボンド基板１８０４の一部である半導体膜１８０５を、ベース基板１８０３に転置する。半導体膜１８０５とベース基板１８０３の間には、上記凹部によって形成される空洞が設けられている。
【０１９９】
そして図２２に示すように、ベース基板１８０３上に形成された半導体膜１８０５を用いて、半導体装置１８０６を複数形成し、ダイシングなどでベース基板１８０３ごと半導体装置１８０６どうしを切り離す。上記構成により、複数の半導体装置１８０６を形成することが出来る。
【０２００】
なお、本実施の形態ではベース基板１８０３とボンド基板１８０４とを一対一で貼り合わせる場合について説明したが、本発明はこの構成に限定されない。１つのベース基板１８０３にボンド基板１８０４を複数貼り合わせるようにしても良い。ただしこの場合、各ボンド基板１８０４の面方位が揃うようにすることで、ベース基板１８０３上に形成される複数の半導体膜の結晶面方位を揃えるこができ、よって半導体装置１８０６の特性を揃えることができる。
【０２０１】
本実施例は、上記実施の形態または実施例と適宜組み合わせて実施することが可能である。
【実施例７】
【０２０２】
本発明の半導体装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機または電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）などが挙げられる。これら電子機器の具体例を図２３に示す。
【０２０３】
図２３（Ａ）は携帯電話であり、本体２１０１、表示部２１０２、音声入力部２１０３、音声出力部２１０４、操作キー２１０５を有する。表示部２１０２に本発明の表示装置を用いることで、消費電力を抑えることができ、高性能で信頼性の高い携帯電話が得られる。
【０２０４】
図２３（Ｂ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を有する。表示部２６０２に本発明の表示装置を用いることで、消費電力を抑えることができ、高性能で信頼性の高いビデオカメラが得られる。
【０２０５】
図２３（Ｃ）は映像表示装置であり、筐体２４０１、表示部２４０２、スピーカー部２４０３等を有する。表示部２４０２に本発明の表示装置を用いることで、消費電力を抑えることができ、高性能で信頼性の高い映像表示装置が得られる。なお、映像表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの、映像を表示するための全ての映像表示装置が含まれる。
【０２０６】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。
【０２０７】
本実施例は、上記実施の形態または上記実施例と適宜組み合わせて実施することができる。
【図面の簡単な説明】
【０２０８】
【図１】本発明の半導体装置が有する半導体膜の構成を示す上面図及び断面図。
【図２】本発明の半導体装置が有するトランジスタの構成を示す上面図及び断面図。
【図３】本発明の半導体装置の上面図。
【図４】本発明の半導体装置の斜視図。
【図５】本発明の半導体装置が有するトランジスタの構成を示す上面図及び断面図。
【図６】本発明の半導体装置が有するトランジスタの構成を示す上面図及び断面図。
【図７】本発明の半導体装置が有するトランジスタの構成を示す上面図及び断面図。
【図８】本発明の半導体装置の作製方法を示す図。
【図９】本発明の半導体装置の作製方法を示す図。
【図１０】本発明の半導体装置の作製方法を示す図。
【図１１】本発明の半導体装置の作製方法を示す図。
【図１２】本発明の半導体装置の作製方法を示す図。
【図１３】本発明の半導体装置の作製方法を示す図。
【図１４】本発明の半導体装置の作製方法を示す図。
【図１５】本発明の半導体装置の上面図。
【図１６】本発明の半導体装置が有するインバータの構成を示す図。
【図１７】本発明の半導体装置が有するＮＡＮＤの構成を示す図。
【図１８】本発明の半導体装置の一つであるＲＦタグの構成を示す図。
【図１９】本発明の半導体装置の一つであるＣＰＵの構成を示す図。
【図２０】本発明の半導体装置の作製方法を示す図。
【図２１】本発明の半導体装置の作製方法を示す図。
【図２２】本発明の半導体装置の作製方法を示す図。
【図２３】本発明の半導体装置を用いた電子機器の図。
【符号の説明】
【０２０９】
１００    半導体膜
１０１    空洞
１０２    絶縁膜
１０２ａ    絶縁膜
１０２ｂ    絶縁膜
１０３    ベース基板
１０４    凹部
１０５    開口部
１０６    開口部
１０７    電極
１０８    ゲート絶縁膜
１０９    不純物領域
１１１    チャネル形成領域
１２０    集積回路群
１２１    空洞
１２２    開口部
１２３    開口部
１２４    半導体膜
１３０    マイクロポンプ
１３１    送出口
１３２    吸入口
１３３    半導体装置
１３４    開口部
１３５    開口部
１３６    チューブ
１３７    チューブ
１３８    空洞
２００    半導体膜
２０１    電極
２０２    ゲート絶縁膜
２０３    不純物領域
２０４    不純物領域
２０５    チャネル形成領域
２０６    ベース基板
２０７    空洞
２０８    凹部
２０９    絶縁膜
２０９ａ    絶縁膜
２０９ｂ    絶縁膜
２１０    端部
２２０    半導体膜
２２１    電極
２２２    ゲート絶縁膜
２２３    不純物領域
２２４    不純物領域
２２５    チャネル形成領域
２２６    ベース基板
２２７    空洞
２２８    凹部
２２９    絶縁膜
２２９ａ    絶縁膜
２２９ｂ    絶縁膜
２３１    開口部
２４０    半導体膜
２４１    電極
２４２    ゲート絶縁膜
２４３    不純物領域
２４５    チャネル形成領域
２４６    ベース基板
２４７    空洞
２４８    凹部
２４９    絶縁膜
２４９ａ    絶縁膜
２４９ｂ    絶縁膜
２５０    凹部
３００    ボンド基板
３０１    絶縁膜
３０２    欠陥層
３０３    絶縁膜
３０４    ベース基板
３０５    開口部
３０６    絶縁膜
３０７    半導体膜
３０８    空洞
３０９    半導体膜
３１０    トランジスタ
４００    ボンド基板
４０１    絶縁膜
４０２    欠陥層
４０４    凹部
４０５    絶縁膜
４０６    ベース基板
４０７    絶縁膜
４０８    半導体膜
４０９    空洞
４１０    半導体膜
４１１    トランジスタ
５０１    ベース基板
５０２    絶縁膜
５０３    半導体膜
５０４    半導体膜
５０５    空洞
５０６    ゲート絶縁膜
５０７    電極
５０８    不純物領域
５０９    不純物領域
５１０    サイドウォール
５１１    高濃度不純物領域
５１２    低濃度不純物領域
５１３    チャネル形成領域
５１４    高濃度不純物領域
５１５    低濃度不純物領域
５１６    チャネル形成領域
５１７    トランジスタ
５１８    トランジスタ
５１９    絶縁膜
５２０    絶縁膜
５２１    導電膜
５２２    導電膜
５２３    開口部
６００    空洞
６０１    集積回路群
６０２    一経路
６１０    空洞
６１１    集積回路群
６１２    開口部
８００    基板
８０１    演算回路
８０２    演算回路用制御部
８０３    命令解析部
８０４    制御部
８０５    タイミング制御部
８０６    レジスタ
８０７    レジスタ制御部
８０８    バスインターフェース
８０９    メモリ
８２０    メモリ用インターフェース
９００    ＲＦタグ
９０１    アンテナ
９０２    集積回路
９０３    電源回路
９０４    復調回路
９０５    変調回路
９０６    レギュレータ
９０７    制御回路
９０９    メモリ
１８０１    開口部
１８０２    絶縁膜
１８０３    ベース基板
１８０４    ボンド基板
１８０５    半導体膜
１８０６    半導体装置
２００１    トランジスタ
２００２    トランジスタ
２００３    配線
２００４    配線
２００５    配線
２００６    配線
２００７    配線
２００８    半導体膜
２００９    空洞
２０１０    半導体膜
２１０１    本体
２１０２    表示部
２１０３    音声入力部
２１０４    音声出力部
２１０５    操作キー
２４０１    筐体
２４０２    表示部
２４０３    スピーカー部
２６０１    本体
２６０２    表示部
２６０３    筐体
２６０４    外部接続ポート
２６０５    リモコン受信部
２６０６    受像部
２６０７    バッテリー
２６０８    音声入力部
２６０９    操作キー
２６１０    接眼部
３００１    トランジスタ
３００２    トランジスタ
３００３    トランジスタ
３００４    トランジスタ
３００５    半導体膜
３００６    半導体膜
３００７    配線
３００８    配線
３００９    配線
３０１０    配線
３０１１    配線
３０１２    配線
３０１３    空洞
【図１】
2008300709.tif 000003
【図２】
2008300709.tif 000004
【図３】
2008300709.tif 000005
【図４】
2008300709.tif 000006
【図５】
2008300709.tif 000007
【図６】
2008300709.tif 000008
【図７】
2008300709.tif 000009
【図８】
2008300709.tif 000010
【図９】
2008300709.tif 000011
【図１０】
2008300709.tif 000012
【図１１】
2008300709.tif 000013
【図１２】
2008300709.tif 000014
【図１３】
2008300709.tif 000015
【図１４】
2008300709.tif 000016
【図１５】
2008300709.tif 000017
【図１６】
2008300709.tif 000018
【図１７】
2008300709.tif 000019
【図１８】
2008300709.tif 000020
【図１９】
2008300709.tif 000021
【図２０】
2008300709.tif 000022
【図２１】
2008300709.tif 000023
【図２２】
2008300709.tif 000024
【図２３】
2008300709.tif 000025