(57)【要約】【課題】  さらなる素子特性の向上が図られた半導体発光素子の製造方法を提供する。【解決手段】  本発明に係る半導体レーザ５０の製造方法においては、ＧａＮ単結晶基板３０は、ｃ面成長させたＧａＮバルク結晶２０を、ｃ面に直交するａ面に平行にスライスして形成される。このような基板３０では、ｃ軸方向に平行に延びる結晶欠陥の影響を受けにくく、結晶欠陥による素子特性の劣化を抑制することができる。また、ａ面は無極性面であるため、極性面のｃ面に比べて、さらなる発光効率の向上及び長波長化が図られる。従って、本発明に係る半導体レーザ５０の製造方法においては、作製される半導体レーザ５０の素子特性のさらなる向上を実現することができる。【選択図】  図３
2008300540.tif 000002
【特許請求の範囲】
【請求項１】
ａ面に平行な欠陥集合部が断続的に並ぶようにｃ面成長させたＧａＮバルク結晶を用いた半導体発光素子の製造方法であって、
前記ＧａＮバルク結晶を前記欠陥集合部の残余部においてａ面に平行にスライスして、ＧａＮ単結晶基板を形成する基板形成工程と、
前記基板形成工程において得られた前記ＧａＮ単結晶基板上に素子形成をおこなう素子形成工程と
を含む、半導体発光素子の製造方法。
【請求項２】
前記素子形成工程の際、ｃ面において劈開させて劈開面を形成する、請求項１に記載の半導体発光素子の製造方法。
【請求項３】
前記素子形成工程の際、ｍ面において劈開させて劈開面を形成する、請求項１に記載の半導体発光素子の製造方法。
【請求項４】
前記基板形成工程の際、前記欠陥集合部を挟む位置においてスライスして、一方面に前記欠陥集合部が露出する前記ＧａＮ単結晶基板を形成する、請求項１〜３のいずれか一項に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子の製造方法に関する。
【背景技術】
【０００２】
従来、半導体レーザや発光ダイオード等の半導体発光素子の作製に、ＧａＮ単結晶基板が利用されている。このような半導体発光素子は、例えば、下記非特許文献１，２に開示されている。
【特許文献１】特開２００３−１８３１００号公報
【非特許文献１】Ａｐｐｌｉｅｄ ＰｈｙｓｉｃｓＬｅｔｔｅｒＶｏｌ．８５，Ｎｏ．２２（２００４），ｐ．５１４３
【非特許文献２】ＪａｐａｎｅｓｅＪｏｕｒｎａｌｏｆＡ；；ｌｉｅｄＰｈｙｓｉｃｓＶｏｌ．４５，Ｎｏ．４５（２００６），ｐｐ．Ｌ１１９７−Ｌ１１９９
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、利用されるＧａＮ単結晶基板に結晶欠陥が多い場合には、半導体発光素子の発光強度や素子寿命等の素子特性が劣化することが知られている。そこで、発明者らは、一部部（欠陥集合部）に積極的に欠陥を集合させてｃ面成長させたＧａＮ単結晶基板及びその製造方法を、上記特許文献１において提示した。
【０００４】
このようなＧａＮ単結晶基板によれば、欠陥集合部の残余部の結晶欠陥が効果的に低減されているため、その低欠陥部を利用することで結晶欠陥による素子特性の劣化が十分に抑制される。
【０００５】
発明者らは、さらなる研究の末に、結晶欠陥による素子特性の劣化をより改善する技術を新たに見出した。
【０００６】
すなわち、本発明は、さらなる素子特性の向上が図られた半導体発光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る半導体発光素子の製造方法は、ａ面に平行な欠陥集合部が断続的に並ぶようにｃ面成長させたＧａＮバルク結晶を用いた半導体発光素子の製造方法であって、ＧａＮバルク結晶を欠陥集合部の残余部においてａ面に平行にスライスして、ＧａＮ単結晶基板を形成する基板形成工程と、基板形成工程において得られたＧａＮ単結晶基板上に素子形成をおこなう素子形成工程とを含む。
【０００８】
この半導体発光素子の製造方法においては、ＧａＮ単結晶基板は、ｃ面成長させたＧａＮバルク結晶を、ｃ面に直交するａ面に平行にスライスして形成される。このような基板では、ｃ軸方向に平行に延びる結晶欠陥の影響を受けにくく、結晶欠陥による素子特性の劣化を抑制することができる。また、ａ面は無極性面であるため、極性面のｃ面に比べて、さらなる発光効率の向上が図られる。さらに、欠陥集合部が形成されたＧａＮバルク結晶は、その表面において、欠陥集合部とその残余部との間に高低差が生じやすく、その高低差に起因する素子特性の劣化が起こりうる。しかしながら、ａ面に平行にスライスされた基板では、良好な平坦面が得られるため、そのような素子特性の劣化が効果的に回避される。従って、本発明に係る半導体発光素子の製造方法においては、作製される半導体発光素子の素子特性のさらなる向上を実現することができる。
【０００９】
また、素子形成工程の際、ｃ面において劈開させて劈開面を形成する態様でもよく、ｍ面において劈開させて劈開面を形成する態様でもよい。
【００１０】
さらに、基板形成工程の際、欠陥集合部を挟む位置においてスライスして、一方面に欠陥集合部が露出するＧａＮ単結晶基板を形成する態様でもよい。欠陥集合部は、結晶欠陥が多いことから、キャリア濃度が高くなっており、電気抵抗が有意に低減されている。そのため、この欠陥集合部を露出させた基板を、素子形成用の基板として利用することで、動作電圧の低減が図られた半導体発光素子を作製することができる。
【発明の効果】
【００１１】
本発明によれば、さらなる素子特性の向上が図られた半導体発光素子の製造方法が提供される。
【発明を実施するための最良の形態】
【００１２】
以下、添付図面を参照して本発明を実施するにあたり最良と思われる形態について詳細に説明する。なお、同一又は同等の要素については同一の符号を付し、説明が重複する場合にはその説明を省略する。
【００１３】
まず、図１を参照しつつ、本発明の実施形態に係る半導体発光素子に用いるＧａＮ単結晶基板を作製する手順について説明する。
【００１４】
上記ＧａＮ単結晶基板の作製には、所定の単結晶基板１０が用いられる。この単結晶基板１０としては、ＧａＮ基板の他に、ＧａＮエピタキシャル層を成膜したサファイア基板やＧａＡｓ基板、Ｓｉ基板等を利用することができる。この単結晶基板１０の成長面（表面）にはｃ面が露出している。
【００１５】
そして、図１（ａ）に示すように、単結晶基板１０の表面上にストライプ状のマスク層１２をパターニング成形する。このマスク層１２の構成材料は、ＳｉＯ２、ＳｉＮ、Ｐｔ、Ｗ等の中から適宜選択することができる。マスク層１２のパターンは、単結晶基板１０に対して、＜１−１００＞方向に延びる複数の等幅のパターンが等間隔で平行に並んだものである。
【００１６】
そして、図１（ｂ）に示すように、上記マスク層１２が形成された単結晶基板１０上に、気相成長法によりＧａＮ層１４をエピタキシャル成長させる。気相成長法としては、ＨＶＰＥ法、ＭＯＣＶＤ法、ＶＯＣ法、昇華法等を利用することができる。単結晶基板１０の成長面がｃ面であるため、ＧａＮ層１４はｃ軸方向にｃ面成長される。なお、ＧａＮ層１４がエピタキシャル成長する際は、マスク層１２に対応する部分にファセット面からなる斜面が形成される。
【００１７】
さらに、ＧａＮ層１４を厚膜成長させていくと、マスク層１２がＧａＮ層１４によって覆われて、マスク層１２に対応する部分に溝１６と欠陥集合部１４ａとが形成されたＧａＮ層１４が得られる。より具体的には、＜１−１００＞方向に延びる複数の溝１６それぞれの底に欠陥集合部１４ａが形成される。この欠陥集合部１４ａは、ＧａＮ層１４の結晶欠陥（貫通転位）が集められて他の部に比べて欠陥の密度が著しく高くなっている部分であり、例えば１×１０６ｃｍ−１以上の欠陥密度となっている。この部分の欠陥は、マスク層１２から略直線状に溝１６の底までｃ軸方向に沿って延びている。
【００１８】
以上のようにして単結晶基板１０上にＧａＮ層１４を厚膜成長させて得られたバルク結晶２０について、図２を参照しつつ説明する。
【００１９】
上述したとおり、欠陥集合部１４ａは、マスク層１２に対応する部分に形成される。つまり、マスク層１２は＜１−１００＞方向に延びるパターンに成形されているため、そのマスク層１２に対応する欠陥集合部１４ａも＜１−１００＞方向に沿ってａ面に平行に延在している。また、マスク層１２が等幅のパターンが等間隔で平行に並んだものであるため、欠陥集合部１４ａも厚さが略均一で、等間隔で断続的に並んでおり、欠陥集合部１４ａの間には欠陥密度の低い低欠陥部１４ｂが介在している。
【００２０】
なお、欠陥集合部１４ａの寸法は、一例として、その幅Ｗ１は４０μｍであり、その間隔（つまり、低欠陥部１４ｂの幅）Ｗ２は３６０μｍである。
【００２１】
また、バルク結晶２０において、各結晶方位の関係は図２に示すとおりである。つまり、紙面に平行なバルク結晶２０の上面が（０００１）面（すなわち、ｃ面）である。また、そのｃ面に直交し且つ欠陥集合部１４ａに直交する面が（１−１００）面（すなわち、ｍ面）である。さらに、ｃ面に直交し、且つ欠陥集合部１４ａに平行な面が（１１−２０）面（すなわち、ａ面）である。
【００２２】
そして、このようなバルク結晶２０をａ面に平行にスライス（縦切り）することにより、ＧａＮ単結晶基板のウェハが得られる。バルク結晶２０の厚さが１０ｍｍ程度である場合、切り出すことができるａ面基板の寸法は、例えば１０ｍｍ×５０ｍｍである。このとき、図２に示すように、１つの欠陥集合部１４ａを挟むようにして、低欠陥部１４ｂの位置Ｐ１，Ｐ２において切断する。この位置においてバルク結晶２０を切断した後、欠陥集合部１４ａに関して一方の側の低欠陥部１４ｂを、欠陥集合部１４ａに達するまで研磨する。それにより、一方の側に高欠陥密度の欠陥集合部１４ａを有し、他方の側に低欠陥密度の低欠陥部１４ｂを有するａ面基板のＧａＮ単結晶基板３０が得られる。
【００２３】
このようして得られた素子形成用のＧａＮ単結晶基板３０上に、半導体発光素子の素子形成をおこなう手順について、図３を参照しつつ説明する。
【００２４】
素子形成をおこなう際は、まず、上述した基板３０を、図３（ａ）に示すように、低欠陥部１４ｂ側の面が成膜面となるように気相成長装置にセットする。
【００２５】
次に、図３（ｂ）に示すように、基板３０上に、ｎ型クラッド層３２、活性層３４及びｐ型クラッド層３６を含む積層体３８を成膜し、さらに、開口部が設けられた絶縁層４０を形成し、この絶縁層４０を覆うようにしてｐ型電極層４２を形成する。
【００２６】
そして、図３（ｃ）に示すように、基板３０の欠陥集合部１４ａ側の面に、欠陥集合部１４ａと電気的に接続されるようにｎ型電極層４４を形成する。
【００２７】
最後に、上記素子形成がおこなわれた基板３０を切断してチップ化することにより、図４に示すような半導体レーザ（半導体レーザチップ、半導体発光素子）５０が得られる。
【００２８】
この半導体レーザ５０の寸法は、例えば、幅２００〜４００μｍ程度、高さ８０〜１２０μｍ程度、長さ４００〜１０００μｍ程度である。そして、半導体レーザ５０においては、チップ化の際にｃ面を劈開面として、その面が共振器のミラー面として利用される。
【００２９】
以上で詳細に説明したとおり、上記半導体レーザ５０の製造方法においては、ｃ面に直交するａ面が露出するようにスライスされて基板３０が形成される。そのため、この基板３０は、ｃ軸方向（＜０００１＞方向）に平行に延びる貫通転位の影響を受けにくく、貫通転位による素子特性の劣化抑制が図られている。
【００３０】
また、基板３０の素子形成をおこなう面であるａ面は無極性面であるため、極性面のｃ面に素子形成をおこなう場合に比べて、さらなる発光効率の向上及び長波長化が図られる。
【００３１】
さらに、欠陥集合部１４ａが形成された基板３０は、その表面において、欠陥集合部１４ａとその残余部（低欠陥部）１４ｂとの間に高低差が生じやすく、その高低差に起因する素子特性の劣化が起こりうる。しかしながら、ａ面が露出するようにスライスされた基板３０では、良好な平坦面が得られるため、そのような素子特性の劣化が効果的に回避される。
【００３２】
従って、上述した製造方法を用いて半導体レーザ５０を作製することにより、半導体レーザ５０の素子特性のさらなる向上を実現することができる。
【００３３】
なお、上述したように、素子形成用基板としてａ面基板を用いることで、ｃ面及びｍ面のいずれの面でも劈開させることができるため、半導体レーザ共振器のミラー面として利用する劈開面が得やすいという利点や、長方形に加工することが容易であるという利点もある。
【００３４】
また、図５（ａ）に示すように、バルク結晶２０をａ面に平行にスライスすることで、欠陥集合部１４ａが表面に露出していない基板３０を得ることができる。そのため、欠陥集合部１４ａの位置に配慮することなく、表面全域に所望寸法の素子を形成することができる。一方、図５（ｂ）に示すように、バルク結晶２０をｃ面に平行にスライスした場合には、欠陥集合部１４ａが表面に露出する基板３０Ａとなるため、欠陥集合部１４ａを避けて素子を形成する必要が生じ、素子寸法が制限されると共に、歩留まりの低下が招かれる。
【００３５】
上述した実施形態においては、欠陥集合部１４ａを挟む位置Ｐ１，Ｐ２においてバルク結晶２０をスライスして、一方面に欠陥集合部が露出する基板３０を形成する態様について説明した。欠陥集合部１４ａは、貫通転位が多いことからキャリア（酸素）の濃度が高くなっており、電気抵抗が有意に低減されている。より具体的には、低欠陥部１４ｂのキャリア濃度が１０１７〜１０１８オーダーであるのに対し、欠陥集合部１４ａではそれより１〜２桁高くなっている。そのため、欠陥集合部１４ａを露出させた基板３０を、素子形成用の基板として利用することで、基板３０と電極４４との間でオーミックコンタクトが取りやすくなり、動作電圧の低減が図られた半導体レーザ５０を作製することができる。
【００３６】
それにより、素子の長寿命化や消費電力の低減等が実現されることとなる。その上、欠陥集合部１４ａは、低欠陥部１４ｂに比べて結晶性が低いため、電極材料を容易に融合させることができ、電極材料や電極形成条件の自由度が向上する。
【００３７】
本発明は上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、半導体レーザだけでなく、その他の素子（発光ダイオード等）に適用することができる。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態に係るＧａＮ単結晶基板を作製する工程を示した図である。
【図２】図１に示した工程によって得られるバルク結晶を示した平面図である。
【図３】本発明の実施形態に係る半導体レーザを作製する工程を示した図である。
【図４】図３に示した工程によって得られる半導体レーザを示した斜視図である。
【図５】基板上に作製される素子の状態を示した図である。
【符号の説明】
【００３９】
１０…単結晶基板、１２…マスク層、１４…ＧａＮ結晶、１４ａ…欠陥集合部、１４ｂ…低欠陥部、２０…バルク結晶、３０…ＧａＮ単結晶基板、４２，４４…電極、５０…半導体レーザ。
【図１】
2008300540.tif 000003
【図２】
2008300540.tif 000004
【図３】
2008300540.tif 000005
【図４】
2008300540.tif 000006
【図５】
2008300540.tif 000007