(57)【要約】  差分逐次比較型レジスタ（ＳＡＲ）アナログデジタル変換器（ＡＤＣ）におけるオフセット補正は、専用補償ＤＡＣを必要とせずにオフセット補正を可能にするキャパシタ低減デジタルアナログ変換器（ＤＡＣ）トポロジーを用いて達成される。これにより、追加のアナログ回路及びダイエリアが除去される。オフセット補正を実行するために、差動ＳＡＲ  ＡＤＣは、それらの入力を相互に結合してオフセット電圧を生成し、オフセット電圧をそのデジタル表現に変換し、オフセット電圧のデジタル表現をオフセットレジスタに記憶し、オフセットレジスタに記憶されたデジタル表現によって制御されたキャパシタ低減アレイＤＡＣを用いてオフセット補償電圧を発生させることによってオフセット電圧を補正する。デジタル表現は、差動ＳＡＲ  ＡＤＣの最下位ビット（ＬＳＢ）に関連付けられた低減キャパシタアレイＤＡＣに対する基準電圧のスケーリングを制御する。
2021501526.tif 000002
【特許請求の範囲】
【請求項１】
低減キャパシタアレイデジタルアナログ変換器（ＤＡＣ）を使用した、逐次比較型レジスタ（ＳＡＲ）アナログデジタル変換器（ＡＤＣ）におけるオフセット補正のための方法であって、
ＳＡＲ  ＡＤＣの正入力及び負入力を相互に結合するステップと、
前記ＳＡＲ  ＤＡＣのオフセット電圧のデジタル表現を決定するステップと、
前記オフセット電圧の前記デジタル表現をオフセットレジスタに記憶するステップと、
入力された前記オフセット電圧の前記記憶されたデジタル表現で、複数のオフセット補正キャパシタを含む低減キャパシタアレイＤＡＣを構成して、オフセット補正電圧を提供するステップと、
前記ＳＡＲ  ＡＤＣの前記正入力及び前記負入力を分離するステップと、
前記ＳＡＲ  ＡＤＣの前記正入力及び前記負入力に差動電圧を結合するステップと、
前記低減キャパシタアレイＤＡＣからの前記オフセット補正電圧と結合している間に前記差動電圧のＳＡＲ変換を実行するステップと、を含む、方法。
【請求項２】
前記複数のオフセット補正キャパシタが、前記オフセットレジスタに記憶された前記オフセット電圧の前記デジタル表現によって選択される複数の基準電圧に結合される、請求項１に記載の方法。
【請求項３】
前記複数の基準電圧が、Ｖｒｅｆｐ電圧からＶｒｅｆｎ電圧までバイナリ加重されている、請求項２に記載の方法。
【請求項４】
共通モード電圧Ｖｃｍが、（Ｖｒｅｆｐ＋Ｖｒｅｆｎ）／２にほぼ等しい、請求項３に記載の方法。
【請求項５】
前記複数の基準電圧が、ＶｒｅｆｐとＶｒｅｆｎとの間に結合された直列接続抵抗電圧デバイダストリングから提供される、請求項３又は４に記載の方法。
【請求項６】
前記複数のオフセット補正キャパシタが、相互に結合されノードＶｘを形成する上側プレートを有するＮ個の正オフセット補正キャパシタと、相互に結合されノードＶｙを形成する上側プレートを有するＮ個の負オフセット補正キャパシタとを含み、Ｎは、前記低減キャパシタアレイＤＡＣのオフセット電圧補正ビットの数である、請求項１〜５のいずれか一項に記載の方法。
【請求項７】
Ｎが５に等しく、
第１の正オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｐ／２又はＶｒｅｆｎ／２に選択的に結合するステップと、
第１の負オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｎ／２又はＶｒｅｆｐ／２に選択的に結合するステップと、
第２の正オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｐ／４又はＶｒｅｆｎ／４に選択的に結合するステップと、
第２の負オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｎ／４又はＶｒｅｆｐ／４に選択的に結合するステップと、
第３の正オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｐ／８又はＶｒｅｆｎ／８に選択的に結合するステップと、
第３の負オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｎ／８又はＶｒｅｆｐ／８に選択的に結合するステップと、
第４の正オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｐ／１６又はＶｒｅｆｎ／１６に選択的に結合するステップと、
第４の負オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｎ／１６又はＶｒｅｆｐ／１６に選択的に結合するステップと、
第５の正オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｐ／３２又はＶｒｅｆｎ／３２に選択的に結合するステップと、
第５の負オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｎ／３２又はＶｒｅｆｐ／３２に選択的に結合するステップとを更に含み、それによって前記オフセット補償電圧が生成される、請求項６に記載の方法。
【請求項８】
Ｎが６に等しく、
第６の正オフセット補正キャパシタの上側プレートを前記ノードＶｘに結合するステップと、
第６の負オフセット補正キャパシタの上側プレートを前記ノードＶｙに結合するステップと、
前記第６の正オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｐ又はＶｒｅｆｎに選択的に結合するステップと、
前記第６の負オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｎ又はＶｒｅｆｐに選択的に結合するステップとを更に含み、それによって前記電圧オフセット補正範囲が２倍になる、請求項６に記載の方法。
【請求項９】
前記ＳＡＲ  ＡＤＣのサンプリングフェーズ中、前記正オフセット補正キャパシタ及び負オフセット補正キャパシタの前記下側プレートを前記共通モード電圧Ｖｃｍに結合するステップを更に含む、請求項１〜８のいずれか一項に記載の方法。
【請求項１０】
前記オフセット補償電圧を無効にするステップを更に含む、請求項１〜９のいずれか一項に記載の方法。
【請求項１１】
スタートアップ時にオフセット補正を実行するステップを更に含む、請求項１〜１０のいずれか一項に記載の方法。
【請求項１２】
オフセット補正を定期的に実行するステップを更に含む、請求項１〜１１のいずれか一項に記載の方法。
【請求項１３】
前記ＳＡＲ  ＡＤＣが、差動入力ＳＡＲ  ＡＤＣである、請求項１〜１２のいずれか一項に記載の方法。
【請求項１４】
アナログデジタル変換器（ＡＤＣ）においてオフセット電圧を補正するための方法であって、
ＡＤＣの入力を相互に結合してオフセット電圧を生成するステップと、
前記オフセット電圧をそのデジタル表現に変換するステップと、
前記オフセット電圧の前記デジタル表現をオフセットレジスタに記憶するステップと、
前記オフセットレジスタに記憶された前記オフセット電圧の前記記憶されたデジタル表現からオフセット補償電圧を導出するステップと、
入力アナログ電圧を受信するステップと、
最下位ビットの電圧をスケーリングすることによって前記オフセット電圧を補正するステップと、
前記入力アナログ電圧をデジタル出力値に変換するステップと、を含む、方法。
【請求項１５】
前記ＳＡＲ  ＡＤＣが、差動入力ＳＡＲ  ＡＤＣである、請求項１４に記載の方法。
【請求項１６】
請求項１〜１５のいずれか一項に記載の方法を実行するように構成されている回路を含む、アナログデジタル変換器（ＡＤＣ）。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連特許出願）
この出願は、Ａｎｄｅｒｓ  ＶｉｎｊｅとＩｖａｒ  Ｌｏｋｋｅｎの共有による「Ｍｅｔｈｏｄ  ｆｏｒ  Ｏｆｆｓｅｔ  Ｃｏｒｒｅｃｔｉｏｎ  ｉｎ  ＳＡＲ  ＡＤＣ  ｗｉｔｈ  Ｒｅｄｕｃｅｄ  Ｃａｐａｃｉｔｏｒ  Ａｒｒａｙ  ＤＡＣ」と題する、２０１７年１０月３０日に出願された米国仮特許出願第６２／５７８，６０８号に対する優先権を主張し、全ての目的のために本明細書において参照によりここに組み込まれる。
【０００２】
（発明の分野）
本開示は、アナログデジタル変換器（analog-to-digital converter、ＡＤＣ）に関し、より具体的には、低減キャパシタアレイデジタルアナログ変換（digital-to-analog conversion、ＤＡＣ）を用いた逐次比較型レジスタ（successive approximation register、ＳＡＲ）ＡＤＣにおけるオフセット補正に関する。
【背景技術】
【０００３】
逐次比較型レジスタ（ＳＡＲ）アナログデジタル変換器（ＡＤＣ）は、アナログ波形の各サンプルの最も近い量子化レベルに収束するバイナリサーチを実行して、次いでそのデジタル表現を提供することによって、連続アナログ波形を離散デジタル表現に変換するアナログデジタル変換器の一種である。ＳＡＲ  ＡＤＣは、最も一般的なＡＤＣアーキテクチャのものであり、例えばマイクロコントローラで使用され得る。
【０００４】
ＡＤＣは、一般に、オフセットなし測定をすることが期待される。オフセット較正のための方法としては、後処理におけるデジタルオフセット補正、オフセット補償コンパレータを使用したアナログオフセット補正、及び専用補償デジタルアナログ変換器（ＤＡＣ）を使用したハイブリッドデジタル／アナログオフセット補正が含まれる。デジタル補正は最も単純であるが、ＡＤＣの信号範囲を制限するという点で本質的な制限を有する。したがって、オフセット補償コンパレータを使用したアナログ補正又は専用補正ＤＡＣを使用したハイブリッド補正が広く使用されているが、回路の複雑さを実質的に増加させている。
【０００５】
オフセット較正ためのいくつかの解決策としては、後処理におけるデジタルオフセット補正、オフセット補償コンパレータを用いたアナログオフセット補正及び専用補償ＤＡＣを使用したハイブリッドデジタル／アナログオフセット補正が含まれる。デジタル補正は単純であることがあるが、デジタル補正がＡＤＣの信号範囲を制限するという点で本質的な制限を有することがある。オフセット補償コンパレータを使用したアナログ補正又は専用補正ＤＡＣを使用したハイブリッド補正が使用されることがあるが、これらのアプローチは、回路の複雑さを実質的に増加させることがある。
【０００６】
図１は、オフセット補正を実行する３つの先行技術の方法を示す。図１ａ）は、デジタルオフセット補正のための回路を示す。デジタルオフセット補正は、出力データを後処理する場合に、最も単純な方法であるが、ＡＤＣの転送機能全体をシフトさせて、それによってその飽和限界を変更するためＡＤＣの範囲を制限する。これは、オフセットを測定し、後処理においてデジタル的に補正することを含んでもよい。
【０００７】
図１（ｂ）は、アナログオフセット補正のための回路を示す。オフセット補償コンパレータを使用した完全アナログオフセット補正は、前述のデジタルオフセット補正方法に関連する問題を回避し、例えば、マイクロコントローラのためのＳＡＲ  ＡＤＣにおいても一般的に使用されている。アナログ補正は、ＡＤＣの範囲を制限しない。これは、追加のクロックサイクルを用いてバックグラウンドで行うことができる。しかしながら、これは、コンパレータの複雑さを実質的に増加させ、多くの場合、その集積回路面積を大きく増加させる。
【０００８】
図１（ｃ）は、ハイブリッドアナログ／デジタルオフセット補正のための回路を示す。この方法は、別個の補正ＤＡＣを用いたハイブリッド（アナログ／デジタル）補正を使用するため、測定及び記憶後にオフセットを差し引くことができる。これもＡＤＣの範囲を限定しないが、専用の補正ＤＡＣを必要とすることにより、実質的な複雑さを追加している。ハイブリッド補正は、補正ＤＡＣを用いてアナログドメインにおいてオフセットを測定し、補償を行うことを含んでもよい。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
したがって、専用補償ＤＡＣを必要とせずにオフセット補正を提供するために、キャパシタ低減ＤＡＣトポロジーを利用するＳＡＲ  ＡＤＣのためのハイブリッドアナログ／デジタル補正方法及び装置が必要とされている。
【課題を解決するための手段】
【００１０】
一実施形態によれば、低減キャパシタアレイデジタルアナログ変換器（ＤＡＣ）を使用して、逐次比較型レジスタ（ＳＡＲ）アナログデジタル変換器（ＡＤＣ）におけるオフセット補正を行うための方法は、ＳＡＲ  ＡＤＣの正入力及び負入力を相互に結合するステップと、ＳＡＲ  ＤＡＣのオフセット電圧のデジタル表現を決定するステップと、オフセット電圧のデジタル表現をオフセットレジスタに記憶するステップと、入力されたオフセット電圧の記憶されたデジタル表現で、複数のオフセット補正キャパシタを含み得る低減キャパシタアレイＤＡＣを構成して、オフセット補正電圧を提供するステップと、ＳＡＲ  ＡＤＣの正入力及び負入力を分離するステップと、差動電圧をＳＡＲ  ＡＤＣの正入力及び負入力に結合するステップと、低減キャパシタアレイＤＡＣからのオフセット補正電圧に結合している間に差動電圧のＳＡＲ変換を実行するステップと、を含み得る。
【００１１】
本方法の更なる実施形態によれば、複数のオフセット補正キャパシタが、オフセットレジスタに記憶されたオフセット電圧のデジタル表現によって選択される複数の基準電圧に結合されてもよい。本方法の更なる実施形態によれば、複数の基準電圧が、Ｖｒｅｆｐ電圧からＶｒｅｆｎ電圧までバイナリ加重されてもよい。本方法の更なる実施形態によれば、共通モード電圧Ｖｃｍが、（Ｖｒｅｆｐ＋Ｖｒｅｆｎ）／２にほぼ等しくてもよい。本方法の更なる実施形態によれば、複数の基準電圧が、ＶｒｅｆｐとＶｒｅｆｎとの間に結合された直列接続抵抗電圧デバイダストリングから提供されてもよい。本方法の更なる実施形態によれば、複数のオフセット補正キャパシタが、相互に結合されノードＶｘを形成する上側プレートを有するＮ個の正オフセット補正キャパシタと、相互に結合されノードＶｙを形成する上側プレートを有するＮ個の負オフセット補正キャパシタを含んでもよく、Ｎが、低減キャパシタアレイＤＡＣのオフセット電圧補正ビットの数であってもよい。
【００１２】
本方法の更なる実施形態によれば、Ｎは５に等しくてもよく、第１の正オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｐ／２又はＶｒｅｆｎ／２に選択的に結合するステップと、第１の負オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｎ／２又はＶｒｅｆｐ／２に選択的に結合するステップと、第２の正オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｐ／４又はＶｒｅｆｎ／４に選択的に結合するステップと、第２の負オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｎ／４又はＶｒｅｆｐ／４に選択的に結合するステップと、第３の正オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｐ／８又はＶｒｅｆｎ／８に選択的に結合するステップと、第３の負オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｎ／８又はＶｒｅｆｐ／８に選択的に結合するステップと、第４の正オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｐ／１６又はＶｒｅｆｎ／１６に選択的に結合するステップと、第４の負オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｎ／１６又はＶｒｅｆｐ／１６に選択的に結合するステップと、第５の正オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｐ／３２又はＶｒｅｆｎ／３２に選択的に結合するステップと、第５の負オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｎ／３２又はＶｒｅｆｐ／３２に選択的に結合するステップとを更に含んでもよく、それによってオフセット補償電圧が生成され得る。
【００１３】
本方法の更なる実施形態によれば、Ｎは６に等しくてもよく、第６の正オフセット補正キャパシタの上側プレートをノード−Ｖｘ−に結合するステップと、第６の負オフセット補正キャパシタの上側プレートをノードＶｙに結合するステップと、第６の正オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｐ又はＶｒｅｆｎに選択的に結合するステップと、第６の負オフセット補正キャパシタの下側プレートをＶｃｍ、Ｖｒｅｆｎ又はＶｒｅｆｐに選択的に結合するステップとを更に含んでもよく、それによって電圧オフセット補正範囲が２倍にされ得る。
【００１４】
本方法の更なる実施形態によれば、正オフセット補正キャパシタ及び負オフセット補正キャパシタの下側プレートを、ＳＡＲ  ＡＤＣのサンプリングフェーズ中、共通モード電圧Ｖｃｍに結合するステップを含んでもよい。本方法の更なる実施形態によれば、オフセット補償電圧を無効にするステップを含んでもよい。本方法の更なる実施形態によれば、スタートアップ時にオフセット補正を行うステップを含んでもよい。本方法の更なる実施形態によれば、オフセット補正を定期的に行うステップを含んでもよい。本方法の更なる実施形態によれば、ＳＡＲ  ＡＤＣが、差動入力ＳＡＲ  ＡＤＣであってもよい。
【００１５】
別の実施形態によれば、アナログデジタル変換器（ＡＤＣ）におけるオフセット電圧を補正するための方法は、ＡＤＣの入力を相互に結合してオフセット電圧を生成するステップと、オフセット電圧をそのデジタル表現に変換するステップと、オフセット電圧のデジタル表現をオフセットレジスタに記憶するステップと、オフセットレジスタに記憶されたオフセット電圧の記憶されたデジタル表現からオフセット補償電圧を導出するステップと、入力アナログ電圧を受信するステップと、最下位ビットの電圧をスケーリングすることによってオフセット電圧を補正するステップと、入力アナログ電圧をデジタル出力値に変換するステップとを含み得る。更なる実施形態によれば、ＳＡＲ  ＡＤＣが、差動入力ＳＡＲ  ＡＤＣであってもよい。
【００１６】
更に別の実施形態によれば、アナログデジタル変換器（ＡＤＣ）は、ＡＤＣの入力を相互に結合してオフセット電圧を生成し、オフセット電圧をそのデジタル表現に変換し、オフセット電圧のデジタル表現をオフセットレジスタに記憶し、オフセットレジスタ内のオフセット電圧の記憶されたデジタル表現からオフセット補償電圧を導出し、アナログ電圧を受信し、アナログ電圧をデジタル値に変換し、基準電圧をＡＤＣの最下位ビットに関連付けられた低減キャパシタアレイデジタルアナログ変換器（ＤＡＣ）に基準電圧をスケーリングすることによってオフセット電圧を補正するように構成されている回路を含み得る。更なる実施形態によれば、ＡＤＣがマイクロコントローラ集積回路の一部であってもよい。
【００１７】
更に別の実施形態によれば、低減キャパシタアレイデジタルアナログ変換器（ＤＡＣ）を使用した逐次比較型レジスタ（ＳＡＲ）アナログデジタル変換器（ＡＤＣ）におけるオフセット補正のための装置は、正電圧Ｖｉｎｐ及び負電圧Ｖｉｎｎと、正基準電圧Ｖｒｅｆｐ及び負基準電圧Ｖｒｅｆｎと、共通モード電圧Ｖｃｍについての入力を有するＳＡＲ  ＡＤＣと、ノードＶｘを形成する相互に結合した上側プレートを有する、第１の複数のバイナリ加重キャパシタと、ノードＶｙを形成する相互に結合した上側プレートを有する、第２の複数のバイナリ加重キャパシタと、第１の複数のバイナリ加重キャパシタの下側プレートを、電圧Ｖｒｅｆｐ、Ｖｒｅｆｎ、Ｖｃｍ及びＶｉｎｐに選択的に結合するように適合された複数の第１のスイッチと、第２の複数のバイナリ加重キャパシタの下側プレートを、電圧Ｖｒｅｆｐ、Ｖｒｅｆｎ、Ｖｃｍ及びＶｉｎｎに選択的に結合するように適合された複数の第２のスイッチと、ノードＶｘに結合された上側プレートを有するＮ個の正オフセット補正キャパシタと、ノードＶｙに結合された上側プレートを有するＮ個の負オフセット補正キャパシタと、Ｎ個の正オフセット補正キャパシタの下側プレートをＶｃｍ並びに複数のスケーリングされた電圧基準Ｖｒｅｆｐ／２m及びＶｒｅｆｎ／２mに選択的に結合するように適合された複数の第３のスイッチであって、ｍは正の整数であってもよい、複数の第３のスイッチと、Ｎ個の負オフセット補正キャパシタの下側プレートをＶｃｍ並びに複数のスケーリングされた電圧基準Ｖｒｅｆｎ／２m及びＶｒｅｆｐ／２mに選択的に結合するように適合された複数の第４のスイッチであって、ｍは正の整数であってもよい、複数の第４のスイッチと、を含む低減キャパシタアレイＤＡＣとを含み得る。
【００１８】
更なる実施形態によれば、Ｎは５に等しくてもよく、Ｖｃｍ、Ｖｒｅｆｐ／２又はＶｒｅｆｎ／２に選択的に結合され得る第１の正オフセット補正キャパシタの下側プレートと、Ｖｃｍ、Ｖｒｅｆｎ／２又はＶｒｅｆｐ／２に選択的に結合され得る第１の負オフセット補正キャパシタの下側プレートと、Ｖｃｍ、Ｖｒｅｆｐ／４又はＶｒｅｆｎ／４に選択的に結合され得る第２の正オフセット補正キャパシタの下側プレートと、Ｖｃｍ、Ｖｒｅｆｎ／４又はＶｒｅｆｐ／４に選択的に結合され得る第２の負オフセット補正キャパシタの下側プレートと、Ｖｃｍ、Ｖｒｅｆｐ／８又はＶｒｅｆｎ／８に選択的に結合され得る第３の正オフセット補正キャパシタの下側プレートと、Ｖｃｍ、Ｖｒｅｆｎ／８又はＶｒｅｆｐ／８に選択的に結合され得る第３の負オフセット補正キャパシタの下側プレートと、Ｖｃｍ、Ｖｒｅｆｐ／１６又はＶｒｅｆｎ／１６に選択的に結合され得る第４の正オフセット補正キャパシタの下側プレートと、Ｖｃｍ、Ｖｒｅｆｎ／１６又はＶｒｅｆｐ／１６に選択的に結合され得る第４の負オフセット補正キャパシタの下側プレートと、Ｖｃｍ、Ｖｒｅｆｐ／３２又はＶｒｅｆｎ／３２に選択的に結合され得る第５の正オフセット補正キャパシタの下側プレートと、Ｖｃｍ、Ｖｒｅｆｎ／３２又はＶｒｅｆｐ／３２に選択的に結合され得る第５の負オフセット補正キャパシタの下側プレートとを含んでもよく、それによってオフセット補償電圧が生成され得る。
【００１９】
更なる実施形態によれば、Ｎは６に等しくてもよく、ノードＶｘに結合され得る第６の正オフセット補正キャパシタの上側プレートと、ノードＶｙに結合され得る第６の負オフセット補正キャパシタの上側プレートと、Ｖｃｍ、Ｖｒｅｆｐ、又はＶｒｅｆｎに選択的に結合され得る第６の正オフセット補正キャパシタの下側プレートと、Ｖｃｍ、Ｖｒｅｆｎ又はＶｒｅｆｐに選択的に結合され得る第６の負オフセット補正キャパシタの下側プレートとを含んでもよく、それにより、電圧オフセット補正範囲が２倍にされ得る。本方法の更なる実施形態によれば、ＳＡＲ  ＡＤＣは、差動入力ＳＡＲ  ＡＤＣであってもよい。
【図面の簡単な説明】
【００２０】
下記の添付図面と併せて行われる以下の説明を参照することによって、本開示のより完全な理解を得ることが可能である。
【図１】オフセット補正を実行する３つの先行技術の方法の概略図を示す。
【図２】本開示の実施形態による、低減キャパシタアレイＤＡＣの概略図を示す。
【図２Ａ】本開示の実施形態による、図２に示す低減キャパシタアレイＤＡＣの基準電圧をスケーリングする抵抗電圧ディバイダの概略図を示す。
【図３】この開示の特定の実施形態の例による、サンプリング中、サンプルアンドホールド（sample-and-hold、Ｓ／Ｈ）及びオフセット補正ＤＡＣとして使用される場合の、図２に示す低減キャパシタＤＡＣの概略図を示す。
【図４】この開示の特定の実施形態の例による、オフセット補正キャパシタを入力及び基準電圧に結合するためのスイッチ制御ロジックの概略図を示す。
【図５】この開示の特定の実施形態の例による、オフセット補正の範囲を２倍にするための回路の概略図を示す。
【図６】この開示の特定の実施形態の例による、ハイブリッドオフセット較正を用いたＡＤＣの動作のための概略フロー図を示す。
【００２１】
本開示は様々な修正及び代替の形態が可能である一方で、それらの特定の実施形態の例を図で示し、本明細書で詳細に記述する。しかしながら、特定の例示的実施形態に関する本明細書の説明は、本開示を本明細書で開示された形態に限定する意図はないことを、理解されるであろう。
【発明を実施するための形態】
【００２２】
本開示の実施形態は、専用補償ＤＡＣを必要とせずにオフセット補正を可能にするキャパシタ低減ＤＡＣトポロジーを利用するハイブリッドアナログ／デジタル補正を含む。本開示の実施形態は、キャパシタ低減ＤＡＣと呼ばれるＤＡＣトポロジーを使用することができる。いくつかのＡＤＣは、相対的な測定及びオフセットのみを行い、絶対ゲインは重要ではないため、較正されない。本開示の実施形態は、一般的なマイクロコントローラの使用に対してトポロジーアーキテクチャを適合させ得る。したがって、本開示の実施形態は、ＡＤＣのオフセット及びゲインを較正する可能性を高め得る。本開示の実施形態による提案された解決策は、ＡＤＣの範囲を制限することなく、ハイブリッドデジタル／アナログオフセット補正を提供し、別個の補正ＤＡＣの必要性を除去する。
【００２３】
本明細書で開示され、請求項に記載されるキャパシタ低減ＤＡＣトポロジー回路は、例えば、限定するものではないが、混合信号（アナログ回路及びデジタル回路の両方）マイクロコントローラなどの集積回路装置に容易に実装され得る。
【００２４】
図面を参照して、実施形態の例に関する詳細を概略的に示す。図面の類似の要素は、類似の番号で示し、同様の要素は、異なる小文字の添え字が付いた同じ番号で示す。
【００２５】
図２を参照して、本開示の実施形態による、低減キャパシタアレイＤＡＣの概略図を示す。低減キャパシタアレイＤＡＣと共に使用されるＡＤＣは、スプリットキャパシタアレイよりも効果的であり得る。１２ビットＶｃｍベースの差動入力ＳＡＲ  ＡＤＣに対するキャパシタ低減アレイを図２に示す。これは、容量性ＤＡＣを用いた電荷再分配ＡＤＣであるが、専用のスケーリングキャパシタを使用することによって下位ビットをスケーリングする代わりに、基準電圧を分割し、スケーリングされた基準電圧（図２Ａ）を使用してスケーリングされて、電荷再分配動作に相当するＱ＝Ｃ*・Ｖの電荷関係を生成する。Ｃの代わりにＶをスケーリングすることは、合理的に大きい単位キャパシタが使用され、面積、電力消費及びキャパシタアレイが入力信号及び基準電圧バッファについて表す負荷について有益である小さな総キャパシタンスを依然として達成することができることを意味する。
【００２６】
ＡＤＣの正確な伝達関数を維持するために、ＭＳＢは全信号範囲の半分を表すべきであり、入力は、２重のＭＳＢキャパシタンス又は図２に示すＤＡＣにおける６４・Ｃ0でのみサンプリングされる。スケーリングされた基準で動作する残りの５つの単位キャパシタは全て、サンプリング中、両側がＶｃｍに接続され、それらが電荷を含まないことを意味する。
【００２７】
図２では、入力は、サンプリングフェーズにおいて６４Ｃ0（全てのサンプリングキャパシタが相互に結合されている。すなわち３２Ｃ0＋１６Ｃ0＋８Ｃ0＋４Ｃ0＋２Ｃ0＋Ｃ0＋Ｃ0）でサンプリングされるが、５つの最下位ビットに対するキャパシタはＶｃｍに接続され、それによって、それらは電荷を含まないことが分かる。ＡＤＣがサンプリングフェーズからＭＳＢ決定フェーズに進む場合に、入力サンプリングキャパシタはＶｃｍにスイッチされ、入力電圧を電荷再分配によってノードＶｘ及びＶｙにシフトさせる。次いで、ＡＤＣは、Ｖｘ＞Ｖｙであるか、あるいはＶｘ＜Ｖｙであるかに応じて、ＭＳＢ決定を行う。次いで、３２・Ｃ0キャパシタを、ＭＳＢ決定に応じてＶｒｅｆｐ／Ｖｒｅｆｎ又はＶｒｅｆｎ／Ｖｒｅｆｐにスイッチし、次いで、Ｖｘ及びＶｙを再度評価して、ＭＳＢ−１決定を得る。このプロセスは、逐次比較型アナログデジタル変換が完了し、全てのビットが変換されるまで継続する。
【００２８】
しかしながら、５つの下位ビットに対するキャパシタはサンプリング中に使用されないため、これらを使用して５ビットオフセット補正を行うことができる。これらのキャパシタが、Ｖｙ側でそれらの分割されたＶｒｅｆｐ電圧に保持され、Ｖｙ側で分割されたＶｒｅｆｎ電圧に保持される場合、ＶｘとＶｙとの間の差は、３２ＬＳＢ上方にシフトされる。また、反対に切り替えられる場合、ＶｘとＶｙとの間の差は、３２ＬＳＢ下方にシフトされる。これは、サンプリングフェーズ中のこれらの５つのキャパシタのスイッチングが制御される場合、±１ＬＳＢの解像度で５ビットオフセット補正ＤＡＣを自由に得ることを意味する。これは、図３に概念的に示すように、５ビットオフセット補正を有するために、サンプリング中にこれらの５ビットを制御する５ビットオフセット記憶レジスタのみを必要とすることを意味する。正確に測定される場合、オフセットは、±１ＬＳＢ以内に低減され得る。
【００２９】
サンプルフェーズ中、ＤＡＣのＬＳＢ部分は、Ｖｃｍの代わりに基準電圧に接続されて、伝達関数をシフトさせることができる。１つの単位要素対を正／負の基準に接続することは、伝達関数を１ＬＳＢ上方にシフトさせ、それを反対の負／正の基準に接続することは、それを１ＬＳＢ下方にシフトさせる。オフセットが測定され、次いでサンプリング中に＜＜ＬＳＢ部分＞＞を制御するために使用されるレジスタに記憶され得る。オフセット記憶レジスタに記憶された結果に従って、キャパシタ対を正／負又は負／正の基準に接続する。したがって、ＬＳＢ部分は、アナログ回路を追加することなく補償ＤＡＣとして作用することができる。スイッチ制御ロジック及びオフセット記憶レジスタは、必要とされる唯一の追加の回路コストである。
【００３０】
図３を参照して、本開示の特定の実施形態の例による、サンプリング中、サンプルアンドホールド（Ｓ／Ｈ）及びオフセット補正ＤＡＣとして使用されるときの、図２に示した低減キャパシタＤＡＣの概略図を示す。オフセット補償ＡＤＣを含むキャパシタ２０２は、必要とされるオフセット補償方向に応じて、正又は負のスケーリングされた基準電圧（図２Ａ）のいずれかに結合され得る。
【００３１】
図４を参照して、本開示の特定の実施形態の例による、オフセット補正キャパシタを入力及び基準電圧に結合するためのスイッチ制御ロジックの概略図を示す。これは、オフセット補正を用いたＤＡＣのためのスイッチ制御の実装であり得る。ここで、入力信号ｏｆｆｓｃｏｒｒは、オフセット補正をオン又はオフにするために使用される。オフセット補正がオフ（ｏｆｆｓｃｏｒｒ＝０）である場合、制御は（任意のオフセット補正なしのキャパシタ低減ＤＡＣにおいて）通常どおりであり、サンプリングフェーズ（ｓａｍｐ＝１）中及びＶｃｍフェーズ（ｓｃｍ＝１）中の両方において、キャパシタをＶｃｍに接続し、前の決定（ｓｒｅｆ  ｈｉｇｈ又はｌｏｗ）の結果に応じて、ビット決定フェーズ中、キャパシタをＶｒｅｆｐ／Ｖｒｅｆｎ又はＶｒｅｆｎ／Ｖｒｅｆｐにスイッチする。オフセット補正がオン（ｏｆｆｓｃｏｒｒ＝１）である場合に、キャパシタは、オフセット記憶レジスタのｉ番目のビットであるｒｅｇ（ｉ）の値に応じて、ｓａｍｐ＝１の場合のＶｃｍの代わりにＶｒｅｆｐ／Ｖｒｅｆｎ又はＶｒｅｆｎ／Ｖｒｅｆｐに接続される。これは、５つのこのようなスイッチ及び５ビットオフセット記憶レジスタを用いて図３に示すような制御が実装され得ることを意味する。オフセット補正なしのスイッチ制御ロジックと比較した追加のコストは、ビット較正ごとに、３つの２−１マルチプレクサ、１つのＡＮＤゲート及び１つのインバータである。また、１つの５ビットレジスタを使用して、オフセットビット制御構成を記憶してもよい。この開示の教示によれば、追加のアナログハードウェアが必要とされない。
【００３２】
図５を参照して、この開示の特定の実施形態の例による、オフセット補正の範囲を２倍にするための回路の概略図を示す。オフセット補正の範囲は、１つの側ごとに追加の単位キャパシタ、例えば、Ｃ0  ５０４ｐ及びＣ0  ５０４ｎを追加することによって、２倍にされ得る。また、本明細書では、アナログハードウェアにおいて非常に少ないコストでオフセット較正の範囲を拡張することも可能であり、企図されている。オフセット補正に使用されるＤＡＣの一部は、スケーリングされた基準を使用するため、オフセット補正範囲を２倍にするために、１つの追加の単位キャパシタのみがフル基準電圧Ｖｒｅｆに接続される必要がある。したがって、フル基準Ｖｒｅｆｐ及びＶｒｅｆｎに接続される２つのＣ0キャパシタを追加すると、別の較正ビットが提供される。オフセット補正の範囲を±３２ＬＳＢから±６４ＬＳＢに拡張することを図５に示す。解像度は、依然として、この補正スキームの基本解像度である±１ＬＳＢである。
【００３３】
図６を参照して、本開示の特定の実施形態の例による、ハイブリッドオフセット較正を用いたＡＤＣの動作のための概略フロー図を示す。デジタル較正又は従来のハイブリッド較正スキームと同様に、ＡＤＣ変換を行ってオフセットを測定し、オフセット記憶レジスタにそれを記憶する必要がある。これは、オフセット測定を行うために、ＡＤＣが１つの変換期間の動作から取り出されなければならないことを意味する。典型的には、オフセットはスタートアップ時に測定され、オフセット調整がその時点で必要に応じて行われる。回路ドリフト、例えば温度変動を補償するためにオフセット測定及びオフセット調整を更新することが所与の間隔で行われ得る。オフセット較正が必要とされない場合、機能性を単にオフにすることができる。オフセット測定は、典型的には、ＡＤＣ入力を相互に短絡させることによって行われ、専用のオフセット較正信号を使用して、結果がオフセット測定レジスタにロードされることを確実にし得る。次いで、オフセット測定レジスタを使用して、その後に通常のＳＡＲアナログデジタル変換を行う場合にＤＡＣスイッチ（図４）を制御し得る。
【００３４】
オフセット較正プロセスは、ステップ６１０で開始する。システムスタートアップ時又は定期的に、例えば、構成要素の温度ドリフトを補償するために、オフセット較正ビットレベルがステップ６１２において決定され得る。較正ビットが「オフセット較正」に設定されない場合、ステップ６２４において通常のＡＤＣ変換が実行される。ステップ６２４における各ＡＤＣ変換後、ステップ６２６においてオフセット較正が有効にされたかどうかチェックがなされる。較正ビットが「オフセット較正」に設定されない場合、ステップ６２４において別のＡＤＣ変換が実行される。
【００３５】
しかしながら、ステップ６１２又はステップ６２６において、較正ビットが「オフセット較正」に設定されると決定された場合、ステップ６１４においてＡＤＣの入力がまとめて短絡されたオフセット測定がなされる。ステップ６１６において、オフセット測定の結果がオフセット記憶レジスタに記憶される。ステップ６１８において、適切に選択された（オフセット記憶レジスタから）基準電圧に結合されたオフセット較正ＤＡＣキャパシタでレギュラーＳＡＲ  ＡＤＣ変換を行う。ステップ６２０において、オフセット較正ビットレベルがチェックされ、オフセット較正が無効化された場合、ステップ６２４に戻る。オフセット較正ビットが依然として有効である場合、ステップ６１４に戻り、次のＳＡＲ  ＡＤＣ変換を行う前に新しいオフセット較正を行う。
【００３６】
本開示の実施形態によれば、オフセット補償ＳＡＲ  ＡＤＣは、ＤＡＣスイッチングを制御するビットセルで実装され得ることが、本開示の範囲内であり、企図されている。これは、サンプリング中に正又は負の基準に切り替えるＬＳＢ部分のビットセル内にロジックを追加することを含み得る。これは、各ビットセル内に追加で３つの２：１マルチプレクサ及び１つのインバータを含み得る。これは、補正をオン又はオフに切り替え得る。更に、高解像度ＡＤＣに使用され得る複数の（Ｎ個の）デジタルデシメーションフィルタ（ＤＤＦ）デジタル信号処理（ＤＳＰ）フィルタを含むＮビット補正のための記憶レジスタが存在してもよい。したがって、Ｎビットのオフセット補正ＤＡＣが達成され得る。
【００３７】
図１０は、本開示の実施形態のシミュレーション結果を示す。図１０は、補正がオン及びオフでシミュレートされたオフセット（トランジスタレベル）を示す。
【００３８】
本開示の実施形態は、専用補償ＤＡＣなしでハイブリッドオフセット補正を可能にし得る。本開示の実施形態は、＋／−１ＬＳＢまでのオフセットを補正し得る。本開示の実施形態は、ＡＤＣ入力範囲を制限しない。本開示の実施形態は、追加のアナログ回路を必要としない。本開示の実施形態は、アナログデジタル変換中、オフセットを補償するために必要とされるオフセット補償値を測定及び記憶し得る。これは、スタートアップ時又は反復間隔で実行され得る。
【００３９】
本開示は、１つ以上の実施形態に関して記述されており、特に明言されたものとは別に、多くの等価物、代替物、変形物、及び修正が可能であり、開示の範囲内にあることが認識されるべきである。本開示は様々な修正及び代替の形態が可能である一方で、それらの特定の実施形態の例が、図で示され、本明細書で詳細に記述される。しかしながら、特定の実施形態の例の本明細書の記述は、本明細書で開示された特定の形態に開示を限定する意図はないことが理解されるべきである。
【図１】
2021501526.tif 000003
【図２】
2021501526.tif 000004
【図２Ａ】
2021501526.tif 000005
【図３】
2021501526.tif 000006
【図４】
2021501526.tif 000007
【図５】
2021501526.tif 000008
【図６】
2021501526.tif 000009
【国際調査報告】
2021501526.tif 000010
2021501526.tif 000011