(57)【要約】【課題】温度変化が与えられた場合であってもセラミック焼結体におけるクラックが生じ難く、しかも外部電極外表面からセラミック焼結体までの電流経路の延長が生じ難くよって等価直列抵抗ＥＳＲの増大を招き難い、信頼性に優れたセラミック電子部品を提供する。【解決手段】セラミック焼結体２の第１，第２の端面２ａ，２ｂを覆うように、かつ折り返し部４ｂ，５ｂを有するように外部電極４，５が形成されており、外部電極４，５は、下地電極１１と、第１のメッキ層１２と、第２のメッキ層１３とこの順序で積層した構造を有し、下地電極１１が、外部電極４，５の端面部４ａ，５ａから折り返し部４ｂ，５ｂに連なる部分に位置している角部を露出させるように形成されており、メッキ層１２は、下地電極１１及び露出しているセラミック焼結体２の角部２ｘを覆うように形成されている、セラミック電子部品１。【選択図】図１
2008300769.tif 000002
【特許請求の範囲】
【請求項１】
対向し合う一対の端面と、該一対の端面を結んでおりかつ対向し合っている一対の主面と、前記一対の端面を結んでおりかつ対向し合っている一対の側面とを有する直方体状のセラミック焼結体と、
前記セラミック焼結体の各端面を覆うように形成された端面部と、前記端面部に連ねられており、かつ前記一対の主面及び前記一対の側面の内少なくとも１つの面に至る折り返し部とを有する一対の外部電極とを備え、
前記各外部電極が、前記セラミックス焼結体表面に形成された下地電極と、前記下地電極上に形成されたメッキ層とを有し、
前記下地電極が、前記セラミック焼結体の複数の角部の内、前記外部電極の前記端面部から前記折り返し部に連なる部分に位置している角部を露出させるように形成されており、前記メッキ層は、前記下地電極及び露出している前記角部を覆うように形成されている、セラミック電子部品。  
【請求項２】
前記下地電極が、前記露出されている角部だけでなく、前記セラミック焼結体の端面と、前記折り返し部が至っている側面または主面とのなす稜線部分をも露出させるように形成されている、請求項１に記載のセラミック電子部品。
【請求項３】
前記セラミック焼結体が、積層された複数のセラミック層と、複数のセラミック層の間の少なくとも一部の層間に配置された複数の内部電極とを有し、前記複数の内部電極が、前記一対の端面の内の一方または他方の端面に引き出されて前記外部電極の前記下地電極に電気的に接続されている、請求項１または２に記載のセラミック電子部品。
【請求項４】
前記セラミック焼結体の前記角部が丸みを帯びている、請求項１〜３のいずれか１項に記載のセラミック電子部品。
【請求項５】
前記セラミック焼結体の稜線部分が丸みを帯びている、請求項１〜４のいずれか１項に記載のセラミック電子部品。
【請求項６】
前記下地電極が、前記メッキ層よりも厚みの厚い厚膜電極からなる、請求項１〜５のいずれか１項に記載のセラミック電子部品。
【請求項７】
前記厚膜電極は、導電ペーストの焼き付けにより形成された導電膜からなる、請求項６に記載のセラミック電子部品。
【請求項８】
前記メッキ層が、前記下地電極上に形成された第１のメッキ層と、前記第１のメッキ層上に形成された第２のメッキ層とを備える、請求項１〜７のいずれか１項に記載のセラミック電子部品。
【請求項９】
前記下地電極がＣｕまたはＡｇを含み、前記第１のメッキ層がＮｉを含む、請求項９に記載のセラミック電子部品。
【請求項１０】
前記第２のメッキ層が、Ｓｎ、Ｐｄ、Ａｕ、ＺｎまたはＣｕを含む、請求項８または９に記載のセラミック電子部品。
【請求項１１】
対向し合う一対の端面と、該一対の端面を結んでおり、対向し合う一対の主面と、前記一対の端面を結んでおり対向し合う一対の側面とを有するセラミック焼結体を用意する工程と、
前記セラミック焼結体の前記一対の端面のそれぞれにおいて各端面を覆うようにかつ前記主面及び前記側面の内少なくとも１つの面に至るように導電ペーストを塗布する工程と、
塗布された前記導電ペーストを乾燥する工程と、
前記セラミック焼結体の少なくとも１つの角部においてセラミック焼結体を露出させるように前記導電ペーストの一部を除去する工程と、
前記導電ペーストを焼き付けて下地電極を形成する工程と、
前記下地電極を覆うように、かつ前記セラミック焼結体の露出された角部を覆うようにメッキ層を形成する工程とを備える、セラミック電子部品の製造方法。
【請求項１２】
前記セラミック焼結体の角部を露出させるように導電ペーストを除去するに際し、前記セラミック焼結体をバレル研磨し、それによって、角部を露出させるとともに、セラミック焼結体の角部に丸みを与える、請求項１１に記載のセラミック電子部品の製造方法。
【請求項１３】
前記バレル研磨に際し、前記セラミック焼結体の前記端面と、前記主面及び側面とのなす稜線部分において前記導電ペーストを露出させるように、かつ前記稜線部分においてセラミック焼結体に丸みを与えるようにバレル研磨が行われ、
前記メッキ層の形成に際し、前記セラミック焼結体の露出されている角部だけでなく前記露出されている稜線部分においてもメッキ層が形成される、請求項１２に記載のセラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば積層コンデンサなどのセラミック電子部品及びその製造方法に関し、より詳細には、熱応力を緩和する構造が備えられた外部電極を有する積層セラミック電子部品に関する。
【背景技術】
【０００２】
近年、携帯電話機や携帯音楽プレイヤーなどの電子機器において、小型化及び薄型化が進んできている。それに伴って、電子機器に内蔵される配線基板上に、多くの電子部品を高密度に実装することが求められている。このような背景から、電子機器には表面実装タイプの電子部品が主として用いられている。
【０００３】
表面実装タイプの電子部品の実装方法としては、クリーム半田を用いたリフロー工法が多用されている。リフロー工法では、小型化を進めるために、配線基板の両面に電子部品を実装するためにリフロー工法を２回行うことがある。さらに、実装される電子部品の種類に応じて、融点が異なる複数種の半田を用い、リフローを複数回行うこともある。これらのように、リフローの回数が増えると、電子部品に熱応力が加わる機会が増加することとなる。電子部品に熱応力が加わると、電子部品本体と、電子部品本体の外表面に形成されている外部電極との熱膨張収縮差により、電子部品本体に引張応力が加わり、該電子部品本体にクラックが生じることがある。
【０００４】
他方、ヨーロッパのＲｏＨＳ指令などに代表されるように、電子機器において、有害物質の使用に対する規制が急速に進んでいる。そこで、従来用いられてきたＳｎ−Ｐｂ共晶半田に代わり、近年、Ｐｂフリーの半田が広く用いられてきている。
【０００５】
Ｐｂフリーの半田は、一般的に、その融点が比較的高い。例えば、一般的なＳｎ−Ｐｂ共晶半田の融点は１８３℃であるのに対し、Ｓｎ−Ａｇ半田、Ｓｎ−Ａｇ−Ｃｕ半田、Ｓｎ−Ｃｕ半田またはＳｎ−Ｚｎ半田などのＰｂフリー半田の融点は２００〜２３０℃程度である。従って、Ｐｂフリーの半田を用いて電子部品を実装するためには、リフロー時に従来よりも高い温度に加熱しなければならない。従って、電子部品には、これまで以上の熱応力が加わりがちとなる。
【０００６】
上記のように、近年、電子機器の配線基板に電子部品を実装する際に、電子部品には熱応力が複数回加わったり、大きな熱応力が加わったりしがちであり、そのため熱応力に耐え得る電子部品が強く求められている。
【０００７】
このような要望に応えるチップ型電子部品の一例が下記の特許文献１に開示されている。
【０００８】
図５は、特許文献１に記載のチップ型電子部品を示す略図的部分切欠正面断面図である。チップ型電子部品１０１は、セラミック焼結体１０２を有する。セラミック焼結体１０２内には、複数の内部電極１０３が形成されている。複数の内部電極１０３は、セラミック焼結体１０２の端面１０２ａに引き出されている。端面１０２ａ上には外部電極１０４が形成されており、外部電極１０４が内部電極１０３に電気的に接続されている。
【０００９】
外部電極１０４は、セラミック焼結体１０２の端面１０２ａを覆うように形成された下地電極１０４ａを有する。下地電極１０４ａは、端面１０２ａから、セラミック焼結体１０２の上面１０２ｂ、下面１０２ｃ及び一対の側面の各一部に至るように形成されている。上記下地電極１０４ａ上に、第１中間層１０４ｂ及び第２中間層１０４ｃがこの順序でＮｉをメッキすることにより形成されている。そして、第２中間層１０４ｃ上に、半田メッキ層１０４ｄが形成されている。
【００１０】
チップ型電子部品１０１では、第１，第２中間層１０４ｂ，１０４ｃがＮｉメッキ層により形成されている。Ｎｉメッキ層同士の層間密着性は比較的低い。そのため、セラミック焼結体１０２と、外部電極１０４との間に熱膨張差による歪みが生じたとしても、第１，第２中間層１０４ｂ，１０４ｃ間において部分的な剥離が生じることにより該熱膨張差に基づく熱応力が吸収される。そのため、セラミック焼結体１０２のクラックを防止することができる。
【００１１】
なお、下記の特許文献２には、複数の層を積層してなる外部電極を有する電子部品が開示されている。ここでは、外部電極表面に形成された吸湿防止層の一部が電子部品本体の一部を露出するように設けられており、該吸湿防止層を覆うように、かつ吸湿防止層が設けられておらず下地の電子部品本体表面が露出されている部分をも覆うように第２層目として、抵抗体層を形成した構造が開示されている。もっとも、吸湿防止層は、抵抗体層への水分の侵入を防止するために設けられているものにすぎず、このような抵抗体層を有しない外部電極では、本質的に上記吸湿防止層を設ける必然性はない。
【００１２】
すなわち、特許文献２に記載の電子部品は、解決すべき技術的課題及び本質的な構成において後述の本発明とは全く異なるものである。
【特許文献１】特開２０００−３０９７１号公報
【特許文献２】特開２００５−２３６１６１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
特許文献１に記載のチップ型電子部品１０１では、セラミック焼結体１０２のクラックが上記のようにして防止され得るが、外部電極１０４において、部分的な上記剥離が生じる。第１，第２中間層１０４ｂ，１０４ｃ間において部分的に剥離すると、この剥離部分を避けて電流が流れることとなる。すなわち、電流経路は、最外層１０４ｄから、第２中間層１０４ｃに至り、第２中間層１０４ｃと、第１中間層１０４ｂとが剥離していない部分に向かって第２中間層１０４ｂ内を電流が流れる。電流は、第１，第２の中間層１０４ｂ，１０４ｃが剥離していない部分を経て第１中間層１０４ｂに流れ、最終的に下地電極１０４ａを介して内部電極１０３に至ることとなる。そのため、最外層１０４ｄからセラミック焼結体１０２までの電流経路が上記剥離部分を避ける分だけ長くならざるを得なかった。従って、等価直列抵抗ＥＳＲが増大するという問題があった。
【００１４】
本発明の目的は、上述した従来技術の欠点を解消し、外部電極における電流経路の延長を招くことなく、すなわち等価直列抵抗の上昇をさほど招くことなく、熱応力によるセラミック焼結体のクラックを確実に防止し得るセラミック電子部品及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１５】
本発明によれば、対向し合う一対の端面と、該一対の端面を結んでおりかつ対向し合っている一対の主面と、前記一対の端面を結んでおりかつ対向し合っている一対の側面とを有する直方体状のセラミック焼結体と、前記セラミック焼結体の各端面を覆うように形成された端面部と、前記端面部に連ねられており、かつ前記一対の主面及び前記一対の側面の内少なくとも１つの面に至る折り返し部とを有する一対の外部電極とを備え、前記各外部電極が、前記セラミックス焼結体表面に形成された下地電極と、前記下地電極上に形成されたメッキ層とを有し、前記下地電極が、前記セラミック焼結体の複数の角部の内、前記外部電極の前記端面部から前記折り返し部に連なる部分に位置している角部を露出させるように形成されており、前記メッキ層は、前記下地電極及び露出している前記角部を覆うように形成されている、セラミック電子部品が提供される。
【００１６】
本願発明者は上記セラミック焼結体において熱膨張差に基づく応力に応じてクラックが生じる現象を鋭意検討したところ、応力は外部電極の折り返し部の先端付近のセラミック焼結体部分に集中し、該折り返し部先端への応力集中には、折り返し部に連なっているセラミック焼結体の角部及び稜線部上における下地電極とセラミック焼結体との熱膨張差、特に角部における両者の熱膨張差が大きく影響していることが確認された。従って、本発明では、上記のように、下地電極が外部電極の折り返し部に連なる角部を除いて形成されているため、該角部においては、下地電極とセラミック焼結体との熱膨張差による応力が生じ難い。そのため、外部電極の折り返し部の先端への応力集中を緩和することが可能とされている。
【００１７】
本発明に係るセラミック電子部品では、好ましくは、前記下地電極が、前記セラミック焼結体の前記露出されている角部だけでなく、前記セラミック焼結体の端面と、前記折り返し部が設けられている側面または主面とのなす稜線部分をも露出させるように形成されている。この場合には、稜線部分を露出するように下地電極が形成されることになるため、下地電極とセラミック焼結体との熱膨張差による歪みによる応力が外部電極の繰り返し部の先端に集中することを、より効果的に緩和することが可能となり、それによってセラミック焼結体のクラックをより確実に抑制することが可能となる。
【００１８】
本発明に係るセラミック電子部品では、好ましくは、前記セラミック焼結体が、積層された複数のセラミック層と、複数のセラミック層の間の少なくとも一部の層間に配置された複数の内部電極とを有し、前記複数の内部電極が、前記一対の端面の内の一方または他方の端面に引き出されて前記外部電極の前記下地電極に電気的に接続されている。この場合には、本発明に従って、耐熱応力性に優れた積層セラミック電子部品を提供することが可能となる。
【００１９】
本発明に係るセラミック電子部品では、好ましくは、前記セラミック焼結体の前記角部が丸みを帯びるように形成され、より好ましくは、セラミック焼結体の稜線部分が丸みを帯びるよう形成されている。その場合には、セラミック焼結体の割れ・欠けが防止されるとともに、丸み部分で応力が分散されてセラミック焼結体におけるクラックがより確実に抑制される。
【００２０】
本発明に係るセラミック電子部品では、下地電極は様々な材料から形成され得るが、本発明のある特定の局面では、上記メッキ層よりも厚みの厚い厚膜電極からなる。厚膜電極からなる場合、セラミック焼結体との熱膨張差による応力が電極折り返し部により一層大きく加わりがちとなるが、本発明に従って、外部電極の折り返し部の先端への加わる応力集中を効果的に緩和することができる。
【００２１】
また、厚膜電極は、本発明の特定の局面では、導電ペーストの焼き付けにより形成された導電膜からなる。導電ペーストの焼き付けにより形成された導電膜の熱膨張係数は、セラミック焼結体の熱膨張係数よりも一般的に大きいが、本発明に従って、上記繰り返し部に加わる応力集中を確実に小さくし、セラミック焼結体のクラックを抑制することができる。
【００２２】
本発明に係るセラミック電子部品では、メッキ層は、単一のメッキ層から形成されていてもよいが、メッキ層は、前記下地電極上に形成された第１のメッキ層と、前記第１のメッキ層上に形成された第２のメッキ層とを備えていてもよい。この場合、下地電極及び第１，第２のメッキ層を構成する金属材料は特に限定されないが、本発明の他の特定の局面では、下地電極はＣｕまたはＡｇを含み、第１のメッキ層がＮｉを含む。この場合には、第１のメッキ層により、下地電極の半田食われを防止することができる。
【００２３】
また、第２のメッキ層は、好ましくは、Ｓｎ、Ｐｄ、Ａｕ、ＺｎまたはＣｕを含む。この場合には、第２のメッキ層が半田付性に優れているため、外部電極をリフロー工法などにより容易にかつ確実に半田により実装することができる。
【００２４】
本発明に係るセラミック電子部品の製造方法は、対向し合う一対の端面と、該一対の端面を結んでおり、対向し合う一対の主面と、前記一対の端面を結んでおり対向し合う一対の側面とを有するセラミック焼結体を用意する工程と、前記セラミック焼結体の前記一対の端面のそれぞれにおいて各端面を覆うようにかつ前記主面及び前記側面の内少なくとも１つの面に至るように導電ペーストを塗布する工程と、塗布された前記導電ペーストを乾燥する工程と、前記セラミック焼結体の少なくとも１つの角部においてセラミック焼結体を露出させるように前記導電ペーストの一部を除去する工程と、前記導電ペーストを焼き付けて下地電極を形成する工程と、前記下地電極を覆うように、かつ前記セラミック焼結体の露出された角部を覆うようにメッキ層を形成する工程とを備える。
【００２５】
本発明に係るセラミック電子部品の製造方法のある特定の局面では、前記セラミック焼結体の角部を露出させるように導電ペーストを除去するに際し、前記セラミック焼結体をバレル研磨し、それによって、角部を露出させるとともに、セラミック焼結体の角部に丸みが与えられる。従って、角部に丸みが与えられるため、セラミック焼結体の割れ・欠けが防止されるとともに、丸み部分で応力が分散されてセラミック焼結体におけるクラックをより確実に抑制することができ、かつ角部に丸みをバレル研磨により与える工程において同時に角部を露出させることができる。
【００２６】
より好ましくは、前記バレル研磨に際し、前記セラミック焼結体の前記端面と、前記主面及び側面とのなす稜線部分において前記導電ペーストを露出させるように、かつ前記稜線部分においてセラミック焼結体に丸みを与えるようにバレル研磨が行われ、前記メッキ層の形成に際し、前記セラミック焼結体の露出されている角部だけでなく前記露出されている稜線部分においてもメッキ層が形成される。この場合には、稜線部分が丸みを有するため、セラミック焼結体の割れ・欠けが防止されるとともに、丸み部分で応力が分散されてセラミック焼結体におけるクラックをより確実に抑制することができ、かつ稜線部分に丸みをつける工程において、同時に上記のようにバレル研磨により稜線部分を露出させることができる。
【発明の効果】
【００２７】
本発明に係るセラミック電子部品では、外部電極が下地電極及びメッキ層を有し、下地電極がセラミック焼結体の複数の角部の内、外部電極の端面部から折り返し部に連なる部分に位置している角部を露出させるように形成されており、メッキ層が下地電極及び露出しているセラミック焼結体の角部を覆うように形成されているため、温度が急激に変化する環境に晒され、セラミック焼結体と下地電極との熱膨張差による応力が生じたとしても、該応力が外部電極の折り返し部の先端に集中し難い。そのため、上記熱膨張差に基づく応力によるセラミック焼結体のクラックが生じ難い。従って、耐熱応力性に優れたセラミック電子部品を提供することができる。
【００２８】
よって、本発明のセラミック電子部品は、複数回のリフロー工法や複数種の温度に晒されるリフロー工法等により様々な配線基板に実装される用途に用いられたとしても、クラックが生じ難いため、高密度実装に容易に対応することができる。また、本発明のセラミック電子部品は、融点が比較的高いＰｂフリー半田を用いたリフロー工程にも好適に用いることができ、電子機器のＰｂフリー化を進めることも可能となる。
【００２９】
本発明に係るセラミック電子部品の製造方法では、セラミック焼結体の一対の端面のそれぞれにおいて、端面を覆うように、かつ主面及び側面の内少なくとも１つの面に至る折り返し部を形成するように導電ペーストを塗布し、乾燥した後に、セラミック焼結体の少なくとも１つの角部においてセラミック焼結体を露出させるように導電ペーストの一部が除去された後にメッキ層が形成されるため、得られた外部電極においては、上記角部上に下地電極が存在しない本発明に係るセラミック電子部品を確実かつ容易に提供することが可能となる。
【発明を実施するための最良の形態】
【００３０】
以下、図面を参照しつつ、本発明の具体的な実施形態を説明することにより、本発明を明らかにする。
【００３１】
図１（ａ）は、本発明の一実施形態に係るセラミック電子部品としての積層コンデンサの斜視図であり、（ｂ）は（ａ）中のＡ−Ａ線に沿う断面図であり、（ｃ）は（ｂ）に示した断面構造の要部を拡大して示す部分拡大正面断面図である。また、図２（ａ）は、図１（ａ）中のＢ−Ｂ線に沿う断面図であり、（ｂ）は図２（ａ）の一部を拡大して示す横断面図である。
【００３２】
図１及び図２に示すように、積層コンデンサ１は、直方体状のセラミック焼結体２を有する。セラミック焼結体２は、適宜の誘電体セラミックからなる。セラミック焼結体２は、対向し合う第１，第２の端面２ａ，２ｂと、端面２ａ，２ｂを結んでおり、かつ対向し合っている第１，第２の主面２ｃ，２ｄと、第１，第２の端面２ａ，２ｂを結んでおり、かつ互いに対向し合っている第１，第２の側面２ｅ，２ｆとを有する。
【００３３】
本実施形態では、上記セラミック焼結体２の角部及び稜線部は丸められている。なお、角部とは、直方体状のセラミック焼結体の角部分を覆い、第１，第２の端面２ａ，２ｂ、第１，第２の主面２ｃ，２ｄ及び第１，第２の側面２ｅ，２ｆの内の３つの面が突き合っている部分である。また、稜線部分とは、第１，第２の端面２ａ，２ｂ、第１，第２の主面２ｃ，２ｄ及び第１，第２の側面２ｅ，２ｆの内の２つの面が突き合っている部分をいうものとする。
【００３４】
セラミック焼結体２内には、複数の第１の内部電極３ａ，３ｃ，３ｅと、複数の第２の内部電極３ｂ，３ｄとが厚み方向において交互に配置されている。厚み方向とは、第１，第２の主面２ｃ，２ｄを結ぶ方向をいうものとする。すなわち、複数の内部電極３ａ，３ｅは、セラミック層を介して重なり合うように配置されている。
【００３５】
第１の内部電極３ａ，３ｃ，３ｅは、第１の端面２ａに引き出されており、第２の内部電極３ｂ，３ｄは第２の端面２ｂに引き出されている。
【００３６】
上記セラミック焼結体２は、周知のセラミックス−金属一体焼成技術により得ることができる。すなわち、まず、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３またはＣａＺｒＯ３などの適宜の誘電体セラミックスを主成分とするセラミックグリーンシートを形成する。なお、セラミックグリーンシートの形成に際しては、上記主成分に、適宜、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物またはＮｉ化合物などの副成分を添加してもよい。
【００３７】
上記セラミックグリーンシートの厚みは特に限定されないが、積層コンデンサ１では、通常、最終的に焼成された後の内部電極間のセラミック層の厚みが１〜１０μｍ程度とされる。
【００３８】
上記セラミックグリーンシート上に、内部電極形成材料として、Ｎｉ、Ｃｕ、Ｐｄ、Ａｇ−Ｐｄ合金などの金属粉末含有導電ペーストをスクリーン印刷などにより塗布し、内部電極を印刷する。しかる後、内部電極が印刷された複数枚のセラミックグリーンシートを積層し、さらに上下に適宜の枚数の無地のセラミックグリーンシートを積層する。このようにして得られたセラミック積層体を焼成することにより、セラミック焼結体２を得ることができる。
【００３９】
なお、実際の製造に際しては、マザーのセラミックグリーンシート上に内部電極パターンを印刷した後、マザーのセラミック積層体を得る。しかる後、マザーのセラミック積層体を個々の積層コンデンサ単位のセラミック積層体に切り出した後、焼成が行われる。
【００４０】
上記のようにして得られたセラミック焼結体２の端面２ａ，２ｂを覆うように、さらに第１，第２の主面２ｃ，２ｄ及び第１，第２の側面２ｅ，２ｆの一部に至るように第１，第２の外部電極４，５が形成されている。外部電極４，５は、第１，第２の主面２ａ，２ｂ上に位置している端面部４ａ，５ａと、折り返し部４ｂ，５ｂとを有する。折り返し部４ｂ，５ｂとは、端面部４ａ，５ａに連なっており、第１，第２の主面２ｃ，２ｄ及び第１，第２の側面２ｅ，２ｆ上に至っている部分である。
【００４１】
また、第１，第２の外部電極４，５は、それぞれ、下地電極１１、第１のメッキ層１２及び第２のメッキ層１３をこの順序で積層した積層構造を有する。具体的には、以下のようにして外部電極４，５が形成される。
【００４２】
まず、セラミック焼結体２を用意した後に、下地電極１１を形成するために、導電ペーストを端面２ａ，２ｂを覆い、かつ折り返し部４ｂ，５ｂが形成される位置に至るように塗布し、乾燥する。
【００４３】
次に、本実施形態では、上記導電ペーストが塗布されたセラミック焼結体をバレル研磨し、セラミック焼結体２の角部及び稜線部分に塗布されている導電ペーストを除去し、角部及び稜線部分を露出させるとともに、該角部及び稜線部分に丸みを与える。
【００４４】
上記のようにして、導電ペーストを、上記セラミック焼結体２の角部及び稜線部分が露出するように付与されている構造を加熱し、上記導電ペーストを焼き付け、図１（ｂ），（ｃ）、図２（ａ），（ｂ）及び図３に示されている下地電極１１を形成する。下地電極１１は、上記のように導電ペーストの焼き付けにより形成された厚膜電極からなる。
【００４５】
図３に示すように、セラミック焼結体２の外表面において、下地電極１１は、複数の角部２ｘだけでなく、稜線部分２ｙ，２ｚにおいても露出されている。なお、稜線２ｙは、端面２ａ，２ｂまたは側面２ｅ，２ｆと、上面２ｃまたは下面２ｄとのなす稜線部分であり、稜線部分２ｚは、端面２ａまたは２ｂと側面２ｅまたは側面２ｆとのなす稜線部分である。
【００４６】
本実施形態では、このような稜線部分２ｙ，２ｚにおいても、下地電極１１がセラミック焼結体２を被覆しないようにバレル研磨による加工が施されている。
【００４７】
また、図１（ｃ）に示す不連続幅Ｆ、すなわちセラミック焼結体２の縦断面において、上記下地電極１１が存在しない部分の幅方向寸法は、好ましくは、外部電極の折り返し部４ｂの折り返し長Ｇの１〜１５％程度とすることが好ましい。なお、折り返し長Ｇとは、下地電極１１の端面２ａ上に位置している部分の外側表面から、下地電極１１の折り返し部４ｂの先端に位置している部分までの距離をいうものとする。上記不連続幅Ｆの割合が１％未満では、後述するクラック防止効果が十分に得られないことがあり、１５％を越えると、露出部にメッキ膜を確実に形成することが困難となることがある。
【００４８】
不連続幅Ｆが１〜１５％の範囲内であれば、本発明に従って、クラックの発生を確実に防止することができるとともに、メッキ膜を露出部上にも確実に形成することができる。
【００４９】
同様に、図２（ｂ）に示す不連続幅Ｊは、セラミック焼結体２のチップ寸法Ｉの１〜１０％の範囲とすることが好ましい。ここで、チップ寸法Ｉとは、セラミック焼結体２上に外部電極４，５が形成されている積層コンデンサの幅方向寸法、すなわち第１，第２の側面２ｅ，２ｆを結ぶ方向の外寸をいうものとする。不連続幅Ｊは、図２（ｂ）に示すように、横断面において、内部電極の折り返し部に現れる下地電極不連続部、すなわちセラミック焼結体の露出部の幅方向寸法をいうものとする。
【００５０】
なお、本実施形態では、バレル研磨により、上記角部及び稜線部分の導電ペーストが一部除去され、セラミック焼結体の角部及び稜線部分が露出されているが、導電ペーストの除去に伴う屑が露出部分に再付着しないように、導電ペースト中にアクリル系樹脂粉末を添加しておくことが好ましい。
【００５１】
また、上記導電ペーストの一部を除去するには、バレル研磨以外の加工方法を用いてもよい。
【００５２】
次に、上記下地電極１１を形成した後に、電極１１を覆うように、かつ上記下地電極が覆っていない角部及び稜線部分をも覆うように第１のメッキ層１２を形成する。第１のメッキ層１２は、本実施形態では、Ｎｉを電解メッキ等の適宜のメッキ法によりメッキすることにより形成されている。上記角部及び稜線部分においてはセラミック焼結体２が露出しているが、該露出している領域はさほど大きくないため、第１のメッキ層１２は、下地電極１１の外表面を覆い、かつ上記露出部分にも確実に被覆され得る。
【００５３】
なお、下地電極１１の材料によっては、焼き付けに際しての酸化を抑制するために、酸素濃度を低くして焼き付けることが望ましい。アクリル樹脂粉末を導電ペースト中に含有させておけば酸素濃度が低い場合においても、アクリル樹脂粉末が残渣を生じることなく容易に分解する。従って、下地電極１１の変色や所望でないピンホールなどを引き起こすことなく、かつ確実に上記露出部分が形成されるように加工を行うことができ、望ましい。
【００５４】
しかる後、半田との接合性を高めるために、第２メッキ層１３を、ＳｎまたはＡｕなどをメッキすることにより形成する。第２のメッキ層１３の形成についても、電解メッキ等の適宜のメッキ方法を用いることができる。上記のようにして本実施形態の積層コンデンサ１を得ることができる。
【００５５】
本実施形態の積層コンデンサ１では、外部電極４，５において、折り返し部４ｂ，５ｂに連なる角部及び稜線部分において、下地電極１１の一部が除去されて露出された状態で、第１のメッキ層１２が形成されている。従って、下地電極で被覆されていない領域が角部及び稜線部分に設けられることになる。そのため、例えばリフロー工法などに際し急激な温度変化が与えられ、下地電極１１の熱膨張と、セラミック焼結体２の熱膨張との差による熱応力の折り返し部４ｂ，５ｂの先端への集中を緩和することができる。
【００５６】
すなわち、本願発明者は、前述したセラミック焼結体の熱応力によるクラックにつき検討した結果、クラックが生じるのは主として折り返し部４ｂ，５ｂの先端近傍であるため、該先端に応力が集中することを見出した。さらに、上記セラミック焼結体の折り返し部に連なる角部や稜線部、特に角部における応力差による影響が上記応力集中に大きく影響すること、並びに角部及び稜線部において下地電極が切断されていれば、熱膨張差による応力の折り返し部への伝達が抑制されることを見出した。
【００５７】
従って、本実施形態の積層コンデンサでは、上記角部及び稜線部分上に下地電極１１が存在しないため、折り返し部４ｂ，５ｂの先端への応力集中によるクラックの発生を確実に防止することができる。
【００５８】
なお、上記実施形態では、セラミック焼結体２の角部及び稜線部分において下地電極が除去されていたが、図４に示すように、角部２ｘのみにおいてセラミック焼結体２が露出するように下地電極１１を形成してもよい。これは、上記バレル研磨に際しての研磨時間を短縮すること等により、達成され得る。
【００５９】
本変形例のように、角部２ｘにおいてのみ角部を丸め、かつ下地電極を形成せずにセラミック焼結体２を露出させた構造においても、上記実施形態と同様に、折り返し部４ａ，５ａの先端による応力集中によるクラックを確実に抑制することができる。
【００６０】
上記実施形態では、第１のメッキ層１２がＮｉからなり、第２のメッキ層がＳｎまたはＡｕからなるが、第１，第２のメッキ層１２，１３は他の金属を用いて形成されてもよい。もっとも、好ましくは、下地電極１１がＣｕまたはＡｇを含む場合、半田食われを防止するには、第１のメッキ層をＮｉで形成することが望ましい。もっとも、第１のメッキ層は、Ｎｉの他、Ｃｕ、Ａｇ、Ｃｒ、Ｚｎ、ＡｇまたはＡｕもしくはこれらの合金により形成されてもよい。
【００６１】
また、第２のメッキ層１３についても、上記ＳｎまたはＡｕに限らず、Ｃｕにより形成されてもよい。すなわち、第２のメッキ層１３は、第１のメッキ層１２よりも半田付性に優れた適宜の金属を用いて形成することができ、このような易半田付性金属としては、Ｓｎ、Ｐｄ、Ａｕ、Ｚｎ、またはＣｕを好適に用いることができる。
【００６２】
上記実施形態では、セラミック電子部品として積層コンデンサ１を示したが、本発明は、積層コンデンサ以外の積層インダクタ、積層型セラミック共振子などの様々な積層セラミック電子部品、あるいは積層セラミック電子部品以外のセラミック電子部品に一般的に適用することができる。
【００６３】
次に、具体的な実施例を挙げることにより、本発明効果をより具体的に明らかにする。
【００６４】
（試料番号Ｎｏ１〜９の積層コンデンサの製造）
チタン酸バリウム系誘電体セラミックスを主成分とし、内部にＮｉペーストからなる内部電極が積層されている１．６×０．８×高さ０．８μｍの寸法のセラミック焼結体２を用意した。
【００６５】
前記セラミック焼結体２の端面２ａ，２ｂのそれぞれにおいて、Ｃｕを主成分とする導電ペースト乾燥後の厚みが４０μｍとなるように塗布した。塗布に際しては、端面２ａ，２ｂを覆い、かつ折り返し部に相当する部分、すなわち端面に連なる一対の主面２ｃ，２ｄ及び、一対の側面２ｅ，２ｆを一部に至るように導電ペーストを塗布した。しかる後、試料Ｎｏ１及び７を除いては、複数の上記セラミック焼結体２と、１ｍｍの玉石とをバレルに投入し、バレル研磨し、図３に示したように、セラミック焼結体の角部及び稜線部分を丸めた。その結果、角部及び稜線部分において、上記導電ペーストが除去され、セラミック焼結体が露出された。この露出部分の面積についてはバレル時間を調整することにより変化させた。
【００６６】
バレル加工後に、９００℃の温度で焼成し、導電ペーストを焼き付け、下地電極１１を形成した。次に、下地電極１１上に、Ｎｉを８μｍの厚みとなるように電解メッキにより第１のメッキ層１２を形成した。次に、第１のメッキ層１２上に、Ｓｎを電解メッキにより５μｍの厚みとなるようにメッキし、第２のメッキ層１３を形成した。このようにして、試料番号１〜９の積層コンデンサを得た。
【００６７】
（試料番号Ｎｏ１０〜１８の積層コンデンサの製造）
チタン酸マグネシウムを主成分とする誘電体セラミックスからなり、内部電極がＰｄを主成分とする導電ペーストの焼き付けにより形成されている、１．６×０．８×高さ０．８ｍｍセラミック焼結体２を用意した。このセラミック焼結体２を用いたこと、下地電極形成用の導電ペーストとして、Ｃｕに代えて、Ａｇを主成分とする導電ペーストを用いたこと、バレル研磨後の導電ペーストを焼き付け温度を８００℃に変更したことを除いては、試料番号Ｎｏ１〜９の製造と同様にして、試料Ｎｏ１０〜１８の積層コンデンサを製造した。なお、試料番号１０，１４のバレル研磨は行わなかった。
【００６８】
（試料番号１，７，１０及び１４）
試料番号１，７，１０及び１４は、下記の表１に示すように、下地電極に不連続部分を有しない比較例に相当する。この場合、上記バレル研磨を行わずに、導電ペーストを焼き付けて下地電極を形成した。
【００６９】
（製造した積層コンデンサの評価）
上記のように用意した試料番号１〜１８の積層コンデンサについて、以下の半田耐熱試験及び温度サイクル試験を行い、クラックの発生の有無を評価した。
【００７０】
（１）半田耐熱試験：各試料Ｎｏの積層コンデンサを１００個用意し、セラミック焼結体部分をピンセットで挟み、温度４００℃に維持されたＳｎ−Ａｇを主成分とする溶融半田中に２秒浸漬し、引き上げ、サンプルを得た。このサンプルの周囲をエポキシ樹脂で固めた後、研磨加工し、セラミック焼結体部分のクラックの有無を顕微鏡により観察した。
【００７１】
（２）温度サイクル試験：各試料番号の積層コンデンサを１００個用意し、アルミナ基板上に形成されたランドに半田付して実装した。外部電極の第２のメッキ層がＳｎからなる場合には、Ｃｕからなるランド、半田としてＳｎ−Ａｇ半田を用いた。第２のメッキ層がＡｕからなる場合には、Ａｕからなるランド、半田としてＡｕ−Ｓｎ半田を用いた。
【００７２】
上記のようにしてアルミナ基板上に実装された各積層コンデンサに、−５５℃の温度に０．５時間維持した後に、常温に１００℃／ｍｉｎの速度で昇温し、常温から＋１７５℃まで１００℃／ｍｉｎの速度で昇温し、＋１７５℃の温度に０．５時間に維持し、次に−５５℃の温度まで−１００℃／ｍｉｎの速度で冷却する工程を１サイクルとし、１００サイクルの温度サイクルを与えた。１００サイクルの温度サイクルを与えた後の試料を、アルミナ基板ごと王水に０．５時間浸漬し、接合剤としての半田を除去し、サンプルを得た。しかる後、取り出した各サンプルをエポキシ樹脂で固め、機械研磨し、セラミック焼結体部分のクラックの有無を顕微鏡により観察した。
【００７３】
上記（１）半田耐熱試験及び（２）温度サイクル試験後のクラック発生率の結果を下記の表１に示す。
【００７４】
【表１】
2008300769.tif 000003
【００７５】
表１から明らかなように、試料番号１の下地電極１１が不連続部分を有しない比較例では、クラック発生率が、半田耐熱試験後に３６％、（２）の温度サイクル試験後で４１％と非常に高かった。同様に試料番号７においても、半田耐熱試験後及び温度サイクル試験後のクラック発生率がそれぞれ３０％及び４７％と非常に高かった。これに対して、試料番号に２〜６，８，９では、上記半田耐熱試験及び温度サイクル試験後においてクラックの発生はほとんど認められなかった。
【００７６】
同様に、チタン酸マグネシウムを主成分とする誘電体セラミックスを用いた試料番号１０では、不連続部分を有しないため、半田耐熱試験後及び温度サイクル試験後のクラック発生率がそれぞれ４７％及び５６％と非常に高く、また試料番号１４では、５４％及び５０％と非常に高かった。これに対し、バレル研磨を行い、下地電極に不連続部を設けた実施例に相当する試料番号１１〜１３，１５〜１８では、半田耐熱試験及び温度サイクル試験後のいずれにおいてもクラック発生はほとんど認められなかった。
【図面の簡単な説明】
【００７７】
【図１】（ａ）は、本発明の一実施形態にかかる積層コンデンサの斜視図であり、（ｂ）は（ｃ）中のＡ−Ａ線に沿う断面図であり、（ｃ）はその要部を拡大して示す断面図である。
【図２】（ａ）は、図１（ａ）中のＢ−Ｂ線に沿う断面図であり、（ｂ）は（ａ）の要部を拡大して示す横断面図である。
【図３】本発明の一実施形態の積層コンデンサの製造に際し、セラミック焼結体表面に形成された下地電極の形状を説明するための斜視図である。
【図４】本発明の積層セラミック電子部品の製造方法の変形例で用意されたセラミック焼結体上に下地電極を形成した状態を示す斜視図である。
【図５】従来のチップ型電子部品の一例を説明するための部分切欠正面断面図である。
【符号の説明】
【００７８】
１…積層コンデンサ
２…セラミック焼結体
２ａ，２ｂ…第１，第２の端面
２ｃ，２ｄ…第１，第２の主面
２ｅ，２ｆ…第１，第２の側面
２ｘ…角部
２ｙ，２ｚ…稜線部分
３ａ〜３ｅ…内部電極
４，５…外部電極
４ａ，５ａ…端面部
４ｂ，５ｂ…折り返し部
１１…下地電極
１２…第１のメッキ層
１３…第２のメッキ層
【図１】
2008300769.tif 000004
【図２】
2008300769.tif 000005
【図３】
2008300769.tif 000006
【図４】
2008300769.tif 000007
【図５】
2008300769.tif 000008