(57)【要約】【課題】発振器を構成するＭＯＳトランジスタのソース側に生じる熱雑音を低減できるようにする。【解決手段】増幅用トランジスタＭ１，Ｍ２のソースとゲートとの間に帰還ルートを設け、当該帰還ルート上に帰還用トランジスタＭ３，Ｍ４を接続することにより、増幅用トランジスタＭ１，Ｍ２のソース側に生じるノイズが、帰還用トランジスタＭ３，Ｍ４によって位相が反転した信号とされ、位相反転した状態で増幅用トランジスタＭ１，Ｍ２のゲートに帰還されるようにして、増幅用トランジスタＭ１，Ｍ２のソースに発生するノイズを、これと略反転した位相の信号によって打ち消すことができるようにする。【選択図】        図１
2008258787.tif 000002
【特許請求の範囲】
【請求項１】
増幅用トランジスタと、
上記増幅用トランジスタのソースとゲートとの間に設けた帰還ルート上に接続された帰還用トランジスタとを備え、
上記増幅用トランジスタのソースに上記帰還用トランジスタのゲートを接続するとともに、上記帰還用トランジスタのドレインを上記増幅用トランジスタのゲートに接続して成る発振器。
【請求項２】
上記増幅用トランジスタは、クロスカップルされたペアトランジスタを備えて構成され、
上記帰還用トランジスタは、上記ペアトランジスタを構成する各トランジスタに対してそれぞれ設けられている請求項１に記載の発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発振器に関するものである。
【背景技術】
【０００２】
発振器は、種々の電子機器に不可欠な構成要素である。例えば、無線送受信機の搬送波（キャリア）生成やデジタル回路のクロック生成など、発振器の応用範囲は広い。発振器は通常、位相同期システムの中に組み込まれて使用されるため、低雑音で高性能な発振器をＣＭＯＳ（Complementary Metal Oxide Semiconductor）技術で設計することが望まれている。
【０００３】
ＣＭＯＳプロセスの集積回路（ＩＣチップ）で多く用いられる発振器として、電圧制御発振器（ＶＣＯ）がある。当該ＶＣＯとして、印加電圧の大きさによりその静電容量が変化する可変容量ダイオードを備えたものが知られている（例えば、特許文献１の図３参照）。
【特許文献１】特開２００３−３２４３１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の発振器では、増幅用のＭＯＳトランジスタ（特許文献１の図３に示される構成ではＭＯＳトランジスタＭ１，Ｍ２）の相互コンダクタンスに起因する熱雑音がＭＯＳトランジスタのソース側に生じ、この熱雑音がＭＯＳトランジスタによって増幅されてしまうので、発振器の雑音指数が悪化するという問題があった。したがって、発振器の雑音指数を小さくするためには、増幅用ＭＯＳトランジスタのソース側に生じる熱雑音を低減することが望まれる。
【０００５】
本発明は、このような問題を解決するために成されたものであり、発振器を構成する増幅用ＭＯＳトランジスタのソース側に生じる熱雑音を低減できるようにすることを目的とする。
【課題を解決するための手段】
【０００６】
上記した課題を解決するために、本発明の発振器では、増幅用トランジスタのソースとゲートとの間に帰還ルートを設け、当該帰還ルート上に帰還用トランジスタを接続している。具体的には、増幅用トランジスタのソースに帰還用トランジスタのゲートを接続し、帰還用トランジスタのドレインを増幅用トランジスタのゲートに接続している。
【発明の効果】
【０００７】
上記のように構成した本発明によれば、増幅用トランジスタのソース側に生じるノイズが、帰還用トランジスタによって位相が反転した信号とされ、位相反転した状態で増幅用トランジスタのゲートに帰還されることにより、増幅用トランジスタのソースに発生するノイズを、これと略反転した位相の信号によって打ち消すことができ、ノイズを効果的に抑制することができる。
【発明を実施するための最良の形態】
【０００８】
以下、本発明の一実施形態を図面に基づいて説明する。図１は、本発明の発振器の一実施形態による電圧制御発振器の構成例を示す図である。図１に示す電圧制御発振器では、電源ＶＤＤに一対の抵抗Ｒ１，Ｒ２の各一端が接続されている。これら抵抗Ｒ１，Ｒ２の各他端には、一対の可変容量ダイオードＤ１，Ｄ２の各カソードがそれぞれ接続されている。これら可変容量ダイオードＤ１，Ｄ２の各アノードは共通に接続されている。そして、このアノード共通接続点に制御電圧（同調電圧）ＶＴが印加される。また、可変容量ダイオードＤ１，Ｄ２の直列回路に対して並列にコイルＬが接続されている。
【０００９】
可変容量ダイオードＤ１，Ｄ２の各カソードには更に、クロスカップルされた増幅用のペアトランジスタＭ１，Ｍ２（ｎＭＯＳトランジスタ）による正帰還回路が接続されている。ここで、ペアトランジスタＭ１，Ｍ２の各ドレインは可変容量ダイオードＤ１，Ｄ２の各カソードにそれぞれ接続されるとともに、信号の出力端子Ｑ，Ｑバーにそれぞれ接続されている。また、ペアトランジスタＭ１，Ｍ２の各ソースはそれぞれ抵抗Ｒ３および抵抗Ｒ４を介して接地されている。抵抗Ｒ３，Ｒ４によって入力インピーダンス整合回路が構成されている。
【００１０】
また、増幅用トランジスタＭ１のソースとゲートとの間に帰還ルートが形成され、当該帰還ルート上に帰還用のｎＭＯＳトランジスタＭ３が接続されている。具体的には、増幅用トランジスタＭ１のソースを帰還用トランジスタＭ３のゲートに接続するとともに、帰還用トランジスタＭ３のドレインを増幅用トランジスタＭ１のゲートに接続している。帰還用トランジスタＭ３のソースは接地されている。
【００１１】
同様に、増幅用トランジスタＭ２のソースとゲートとの間に帰還ルートが形成され、当該帰還ルート上に帰還用のｎＭＯＳトランジスタＭ４が接続されている。具体的には、増幅用トランジスタＭ２のソースを帰還用トランジスタＭ４のゲートに接続するとともに、帰還用トランジスタＭ４のドレインを増幅用トランジスタＭ２のゲートに接続している。帰還用トランジスタＭ４のソースは接地されている。
【００１２】
図１のように構成した電圧制御発振器では、ペアトランジスタＭ１，Ｍ２の高速なオン／オフ切り替えによって可変容量ダイオードＤ１，Ｄ２への充放電を行うことで発振させる。また、可変容量ダイオードＤ１，Ｄ２の容量値を同調電圧ＶＴによって可変させることで、所望の発振周波数となるように制御することが可能である。
【００１３】
増幅用トランジスタＭ１のソース側には熱雑音のノイズ源が存在する。本実施形態では、増幅用トランジスタＭ１のソース側に生じるノイズは、位相が反転した信号となって帰還用トランジスタＭ３のドレイン側に現れ、位相反転した状態で増幅用トランジスタＭ１のゲートに帰還される。これにより、増幅用トランジスタＭ１のソースに発生するノイズを、これと略反転した位相の信号によって打ち消すことができ、ノイズを効果的に抑制することができる。
【００１４】
同様に、増幅用トランジスタＭ２のソース側に存在する熱雑音は、位相が反転した信号となって帰還用トランジスタＭ４のドレイン側に現れ、位相反転した状態で増幅用トランジスタＭ２のゲートに帰還される。これにより、増幅用トランジスタＭ２のソースに発生するノイズを、これと略反転した位相の信号によって打ち消すことができ、ノイズを効果的に抑制することができる。
【００１５】
また、図１の構成では、帰還用トランジスタＭ３，Ｍ４はソース接地アンプとしても動作し、帰還用トランジスタＭ３，Ｍ４で増幅された信号が増幅用トランジスタＭ１，Ｍ２のゲートに入力されるようになっている。このため、増幅用トランジスタＭ１，Ｍ２の増幅率がこれを単体で用いる場合よりも増大し、発振器のゲインを大きくすることができるというメリットも有する。
【００１６】
図２は、本実施形態による電圧制御発振器の他の構成例を示す図である。なお、この図２において、図１に示した構成要素と同一の機能を有する構成要素には同一の符号を付している。
【００１７】
図２において、電源ＶＤＤには一対の抵抗Ｒ１，Ｒ２の各一端が接続されている。これら抵抗Ｒ１，Ｒ２の各他端には、クロスカップルされた増幅用のペアトランジスタＭ１，Ｍ２（ｎＭＯＳトランジスタ）による正帰還回路が接続されている。ペアトランジスタＭ１，Ｍ２の各ドレインは抵抗Ｒ１，Ｒ２にそれぞれ接続されており、ペアトランジスタＭ１，Ｍ２の各ソースは一対の可変容量ダイオードＤ１，Ｄ２の各アノードにそれぞれ接続されている。これら可変容量ダイオードＤ１，Ｄ２の各カソードは共通に接続されている。そして、このカソード共通接続点に制御電圧（同調電圧）ＶＴが印加される。
【００１８】
可変容量ダイオードＤ１，Ｄ２の各アノードには更に、当該可変容量ダイオードＤ１，Ｄ２に対して固定のバイアス電圧を与えるバイアス回路として抵抗Ｒ３，Ｒ４が接続されている。
【００１９】
帰還用のｎＭＯＳトランジスタＭ３は、図１の例と同様に、増幅用トランジスタＭ１のソースとゲートとの間に設けた帰還ルート上に接続されている。具体的には、増幅用トランジスタＭ１のソースを帰還用トランジスタＭ３のゲートに接続するとともに、帰還用トランジスタＭ３のドレインを増幅用トランジスタＭ１のゲートに接続している。帰還用トランジスタＭ３のソースは接地されている。
【００２０】
また、帰還用のｎＭＯＳトランジスタＭ４は、図１の例と同様に、増幅用トランジスタＭ２のソースとゲートとの間に設けた帰還ルート上に接続されている。具体的には、増幅用トランジスタＭ２のソースを帰還用トランジスタＭ４のゲートに接続するとともに、帰還用トランジスタＭ４のドレインを増幅用トランジスタＭ２のゲートに接続している。帰還用トランジスタＭ４のソースは接地されている。
【００２１】
上記図１および図２の例では、ｎＭＯＳトランジスタを用いる例について説明したが、ｐＭＯＳトランジスタを用いて電圧制御発振器を構成することも可能である。
【００２２】
また、上記図１および図２の例では、クロスカップルされたＭＯＳトランジスタを備える電圧制御発振器の構成例について説明したが、本発明はこれ以外の発振器にも適用することが可能である。例えば、リング発振器、ＬＣ発振器、ＲＣ発振器などにおいて、増幅用トランジスタのソースとゲートとの間に帰還ルートを設け、当該帰還ルート上に帰還用トランジスタを接続するようにしても良い。
【００２３】
図３は、本実施形態による発振器の他の構成例を示す図であり、（ａ）はリング発振器、（ｂ）はＬＣ発振器（コルピッツ発振器）、（ｃ）はＲＣ発振器（弛張発振器）に本発明を適用した構成例を示している。図３（ａ）において、Ｍ１１，Ｍ１２，Ｍ１３は増幅用トランジスタである。また、Ｍ１４，Ｍ１５，Ｍ１６は増幅用トランジスタＭ１１，Ｍ１２，Ｍ１３のソースとゲートとの間に設けた帰還ルート上に配置した帰還用トランジスタである。
【００２４】
図３（ｂ）において、Ｍ２１は増幅用トランジスタである。また、Ｍ２２は増幅用トランジスタＭ２１のソースとゲートとの間に設けた帰還ルート上に配置した帰還用トランジスタである。図３（ｃ）において、Ｍ３１，Ｍ３２は増幅用トランジスタである。また、Ｍ３３，Ｍ３４は増幅用トランジスタＭ３１，Ｍ３２のソースとゲートとの間に設けた帰還ルート上に配置した帰還用トランジスタである。
【００２５】
その他、上記実施形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【産業上の利用可能性】
【００２６】
本発明は、持続した交流を作る発振器に有用である。例えば搬送波生成やクロック生成、電波の放射などが代表的な用途である。
【図面の簡単な説明】
【００２７】
【図１】本実施形態による発振器の構成例を示す図である。
【図２】本実施形態による発振器の他の構成例を示す図である。
【図３】本実施形態による発振器の他の構成例を示す図である。
【符号の説明】
【００２８】
Ｍ１，Ｍ２  増幅用トランジスタ
Ｍ３，Ｍ４  帰還用トランジスタ
Ｍ１１，Ｍ１２，Ｍ１３  増幅用トランジスタ
Ｍ１４，Ｍ１５，Ｍ１６  帰還用トランジスタ
Ｍ２１  増幅用トランジスタ
Ｍ２２  帰還用トランジスタ
Ｍ３１，Ｍ３２  増幅用トランジスタ
Ｍ３３，Ｍ３４  帰還用トランジスタ
【図１】
2008258787.tif 000003
【図２】
2008258787.tif 000004
【図３】
2008258787.tif 000005