(57)【要約】【課題】再現性よく低いコンタクト抵抗を得られるオーミック電極を容易に製造できるＩＩＩ−Ｖ族窒化物半導体の製造方法およびＩＩＩ−Ｖ族窒化物半導体を提供する。【解決手段】ＩＩＩ−Ｖ族窒化物半導体の製造方法は、準備工程と、成長工程と、電極形成工程とを備え、内部を真空に維持したチャンバ１５０内で、成長工程と電極形成工程とを連続して実施する。準備工程では、基板を準備する。成長工程では、基板上に、窒素元素を含むＩＩＩ−Ｖ族窒化物半導体からなる半導体層を成長させる。電極形成工程では、半導体層に接触するようにオーミック電極を蒸着により形成する。【選択図】図３
2008300421.tif 000002
【特許請求の範囲】
【請求項１】
基板を準備する準備工程と、
前記基板上に、窒素元素を含むＩＩＩ−Ｖ族窒化物半導体からなる半導体層を成長させる成長工程と、
前記半導体層に接触するようにオーミック電極を蒸着により形成する電極形成工程とを備え、
内部を真空に維持したチャンバ内で、前記成長工程と前記電極形成工程とを連続して実施する、ＩＩＩ−Ｖ族窒化物半導体の製造方法。
【請求項２】
前記電極形成工程では、前記オーミック電極の少なくとも一部として、金または金を含む合金からなる薄膜が前記半導体層と接触して形成される、請求項１に記載のＩＩＩ−Ｖ族窒化物半導体の製造方法。
【請求項３】
前記薄膜の厚みは５ｎｍ以上５０ｎｍ以下である、請求項２に記載のＩＩＩ−Ｖ族窒化物半導体の製造方法。
【請求項４】
前記成長工程では、ｐ型半導体層を成長させる工程を含み、
前記電極形成工程では、前記ｐ型半導体層に接触するように前記オーミック電極を形成する、請求項１〜３のいずれかに記載のＩＩＩ−Ｖ族窒化物半導体の製造方法。
【請求項５】
前記ｐ型半導体層において前記オーミック電極と接触している表面を含む部分の組成は、ＩｎxＧａ(1-x)Ｎの組成式においてｘが０．０５以上０．３以下である、請求項４に記載のＩＩＩ−Ｖ族窒化物半導体の製造方法。
【請求項６】
前記ｐ型半導体層において前記オーミック電極と接触している表面を含む部分の厚みは、１ｎｍ以上１５ｎｍ以下である、請求項４または５に記載のＩＩＩ−Ｖ族窒化物半導体の製造方法。
【請求項７】
前記成長工程では、前記ｐ型半導体層を分子線エピタキシー法により成長させる、請求項１〜６のいずれかに記載のＩＩＩ−Ｖ族窒化物半導体の製造方法。
【請求項８】
請求項１〜７のＩＩＩ−Ｖ族窒化物半導体の製造方法によって製造されたＩＩＩ−Ｖ族窒化物半導体であって、
前記半導体層と前記オーミック電極との界面の酸素濃度が１×１０20ｃｍ-3以下である、ＩＩＩ−Ｖ族窒化物半導体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＩＩＩ−Ｖ族窒化物半導体の製造方法およびＩＩＩ−Ｖ族窒化物半導体に関し、より特定的には熱処理を行なわずにＩＩＩ−Ｖ族窒化物半導体を製造できるＩＩＩ−Ｖ族窒化物半導体の製造方法およびＩＩＩ−Ｖ族窒化物半導体に関する。
【背景技術】
【０００２】
ＧａＮ（窒化ガリウム）系結晶層などのＩＩＩ−Ｖ族窒化物半導体は、ワイドバンドギャップ半導体として、青色発光素子をはじめ多くのデバイス用材料として期待されている。デバイスの実現には、オーミック電極の作製が必要である。
【０００３】
たとえば、非特許文献１には、ｐ型ＧａＮ層上に厚さが５×１０-9ｍのニッケル（Ｎｉ）層を形成し、ニッケル層上に厚さが５×１０-9ｍの金（Ａｕ）層を形成し、酸素雰囲気中で熱処理を行なってＩＩＩ−Ｖ族窒化物半導体を製造することが開示されている。非特許文献１によれば、４×１０-6Ωｃｍ2のコンタクト抵抗が得られたことが開示されている。
【０００４】
ここで、上記非特許文献１に開示の方法でオーミック電極が実現するメカニズムは以下のように考えられていることが記載されている。すなわち、ｐ型ＧａＮ層とＡｕ層との間に配置されたＮｉ層が、ｐ型ＧａＮ層の表面を覆うＧａＯxなどの酸化物と反応し、透明なＮｉＯの形態で生成される。そして、ＮｉＯとＮｉ上に形成されたＡｕとの反転が起き、ＮｉＯが最表面に移動することによって、Ａｕとｐ型ＧａＮ層とが直接コンタクトする。
【０００５】
また、非特許文献２には、サファイヤ基板上にＧａＮバッファ層を形成し、ＧａＮバッファ層上にアンドープＧａＮ層を形成し、アンドープＧａＮ層上にマグネシウム（Ｍｇ）がドープされたｐ型ＧａＮ層を形成し、ｐ型ＧａＮ層上にＭｇがドープされたｐ型Ｉｎ0.19Ｇａ0.81Ｎコンタクト層をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法により形成し、熱処理を行ない、Ｐｄ（パラジウム）／Ａｕ金属を蒸着により形成してＩＩＩ−Ｖ族窒化物半導体を製造していることが開示されている。非特許文献２によれば、１．１×１０-6Ωｃｍ2のコンタクト抵抗が得られたことが開示されている。
【非特許文献１】Jin-Kuo Ho,et al. "Low resistance ohmic contacts to p-type GaN achieved by the oxidation of Ni/Au films",J.A.P. Vol.86,No.8(1999)pp4491-4497
【非特許文献２】K.Kumakura et al. "Low-resistance nonalloyed ohmic contact to p-type GaN using strained InGaN contact layer",A.P.L. Vol.79,No.16(2001)ppL2588-L2590
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記非特許文献１および２に開示の方法によってＩＩＩ−Ｖ族窒化物半導体を製造すると、再現性良く低いコンタクト抵抗を得ることができないという問題がある。
【０００７】
また、上記非特許文献１では、Ｎｉ／Ａｕ層を形成後に、オーミック特性を得るために熱処理を行なう必要がある。また、上記非特許文献２では、コンタクト層を形成後に、原料およびキャリアガスに水素を使っているので、ｐ型Ｉｎ0.19Ｇａ0.81Ｎコンタクト層に入り込んでしまう水素を除去するために熱処理を行なう必要がある。すなわち、上記特許文献１および２では、ＩＩＩ−Ｖ族窒化物半導体を製造するためには、熱処理を行なう工程が必須である。
【０００８】
それゆえ本発明の目的は、再現性よく低いコンタクト抵抗を得られるオーミック電極を容易に製造できるＩＩＩ−Ｖ族窒化物半導体の製造方法およびＩＩＩ−Ｖ族窒化物半導体を提供することである。
【課題を解決するための手段】
【０００９】
本願発明者は、鋭意研究の結果、上記特許文献１および２で再現性よく低いコンタクト抵抗を得られない理由は、オーミック電極と半導体層との間に自然に形成される酸化物が完全に除去できず、電流に対する障壁が十分に低下しないことに起因することを見出した。
【００１０】
そこで、本発明のＩＩＩ−Ｖ族窒化物半導体の製造方法は、準備工程と、成長工程と、電極形成工程とを備え、内部を真空に維持したチャンバ内で、成長工程と電極形成工程とを連続して実施する。準備工程では、基板を準備する。成長工程では、基板上に、窒素（Ｎ）元素を含むＩＩＩ−Ｖ族窒化物半導体からなる半導体層を成長させる。電極形成工程では、半導体層に接触するようにオーミック電極を蒸着により形成する。
【００１１】
本発明のＩＩＩ−Ｖ族窒化物半導体の製造方法によれば、内部を真空に維持したチャンバ内で、成長工程と電極形成工程とを連続して実施するので、半導体層とオーミック電極との間に酸素が混入することを防止できる。そのため、半導体層とオーミック電極との界面に介在する酸化物などの絶縁物を低減できるので、絶縁物によって半導体層とオーミック電極との接触を妨げることを防止できる。よって、半導体層とオーミック電極との障壁を低下させることができるので、再現性よく低いコンタクト抵抗を得られる。
【００１２】
また、成長工程で水素などの不純物の混入を防止できるので、成長工程で熱処理を行なう必要がない。また、電極形成工程で半導体層とオーミック電極との間に酸素の混入を防止できるので、合金化するための熱処理を行なう必要がない。そのため、成長工程および電極形成工程での熱処理を省略することができるので、オーミック電極を容易に製造できる。
【００１３】
なお、上記「真空」とは、１０-4Ｔｏｒｒ以下を意味する。この圧力を維持できれば、不活性ガスを含んでいてもよい。
【００１４】
また、上記「連続して」とは、大気にさらすことなく真空状態で行なうことを意味する。すなわち、成長工程と電極形成工程とを真空状態で行なうことができれば、時間的に間をあけずに実施しても、時間をあけて実施してもよい。
【００１５】
上記ＩＩＩ−Ｖ族窒化物半導体の製造方法において好ましくは、電極形成工程では、オーミック電極の少なくとも一部として、金または金を含む合金からなる薄膜が半導体層と接触して形成される。
【００１６】
金または金を含む合金は酸素との反応性が低いので、半導体層とオーミック電極との界面に生じる絶縁物をより抑制できる。そのため、再現性よく、より低いコンタクト抵抗を得られる。
【００１７】
なお、上記薄膜は、オーミック電極の全部を構成していてもよく、一部を構成していてもよい。また、オーミック電極の一部を構成している場合には、金または金を含む合金からなる薄膜が半導体層と接触して形成され、薄膜上に他の金属からなる薄膜が形成されている。
【００１８】
上記ＩＩＩ−Ｖ族窒化物半導体の製造方法において好ましくは、薄膜の厚みは５ｎｍ以上５０ｎｍ以下である。
【００１９】
５ｎｍ以上とすることによって、金または金を含む合金の効果が十分に発現される。５０ｎｍ以下とすることによって、金または金を含む合金の格子歪みが、薄膜と接触して形成されている半導体層へ及ぼす影響が小さいので、欠陥を抑制できる。また、製造されるＩＩＩ−Ｖ族窒化物半導体が光素子に用いられる場合には、発光層からの光吸収を抑制できる観点から、薄膜の厚みは薄い方が好ましい。
【００２０】
上記ＩＩＩ−Ｖ族窒化物半導体の製造方法において好ましくは、成長工程では、ｐ型半導体層を成長させる工程を含み、電極形成工程では、ｐ型半導体層に接触するようにオーミック電極を形成する。
【００２１】
一般的に、窒化ガリウムなどのワイドギャップ半導体では、ｎ型半導体層と比較してｐ型半導体層に接触するように形成するオーミック電極は、キャリア密度が非常に低いため、オーミック電極の形成が難しい。しかし、本発明ではｐ型半導体層とオーミック電極との間に生成される絶縁物を低減できるので、特にｐ型半導体層に接触するようにオーミック電極を形成する方法に好適に用いることができる。
【００２２】
上記ＩＩＩ−Ｖ族窒化物半導体の製造方法において好ましくは、ｐ型半導体層においてオーミック電極と接触している表面を含む部分の組成は、ＩｎxＧａ(1-x)Ｎの組成式においてｘが０．０５以上０．３以下である。
【００２３】
ｘを０．０５以上とすることによって、窒化ガリウムと比較してバンドギャップが小さくなるので、オーミック接触を取りやすくなる。ｘを０．３以下とすることによって、ＩｎxＧａ(1-x)Ｎからなる層の歪みが大きくなりすぎないため、格子不整合による緩和を防止でき、低いコンタクト抵抗の再現性をより妨げない。
【００２４】
上記ＩＩＩ−Ｖ族窒化物半導体の製造方法において好ましくは、ｐ型半導体層においてオーミック電極と接触している表面を含む部分の厚みは、１ｎｍ以上１５ｎｍ以下である。
【００２５】
厚みを１ｎｍ以上とすることによって、Ｉｎの効果を発現できる。厚みを１５ｎｍ以下とすることによって、歪みを抑制できるとともに、格子不整による緩和を防止できるので、半導体層中に欠陥が入り良好なオーミックコンタクトを取るために必要なｐ型キャリアの減少を抑制できる。
【００２６】
上記ＩＩＩ−Ｖ族窒化物半導体の製造方法において好ましくは、成長工程では、ｐ型半導体層を分子線エピタキシー法（ＭＢＥ：Molecular Beam Epitaxy）により成長させる。
【００２７】
これにより、真空状態を維持して成長工程および電極形成工程とを容易に実施できる。
本発明のＩＩＩ−Ｖ族窒化物半導体は、ＩＩＩ−Ｖ族窒化物半導体の製造方法によって製造されたＩＩＩ−Ｖ族窒化物半導体であって、半導体層とオーミック電極との界面の酸素濃度が１×１０20ｃｍ-3以下である。
【００２８】
本発明のＩＩＩ−Ｖ族窒化物半導体は、半導体層とオーミック電極との界面の酸素濃度が上記のように低いため、界面に介在する絶縁体が少ない。そのため、低いコンタクト抵抗が得られる。
【発明の効果】
【００２９】
本発明のＩＩＩ−Ｖ族窒化物半導体の製造方法およびＩＩＩ−Ｖ族窒化物半導体によれば、再現性よく低いコンタクト抵抗を得られるオーミック電極を容易に製造できるＩＩＩ−Ｖ族窒化物半導体を製造することができる。
【発明を実施するための最良の形態】
【００３０】
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。
【００３１】
図１は、本発明の実施の形態におけるＩＩＩ−Ｖ族窒化物半導体を示す概略断面図である。図１を参照して、本発明の実施の形態におけるＩＩＩ−Ｖ族窒化物半導体を説明する。
【００３２】
図１に示すように、ＩＩＩ−Ｖ族窒化物半導体１０は、基板１１と、基板１１上に形成された窒素元素を含むＩＩＩ−Ｖ族窒化物半導体からなる半導体層１２と、半導体層１２に接触するように形成されたオーミック電極１３と、基板１１において半導体層１２が形成された面と反対の面上に形成された電極１４とを備えている。
【００３３】
具体的には、基板１１は、ＧａＮ基板を用いているが特にこれに限定されず、他のＩＩＩ−Ｖ族窒化物半導体からなってもよいしサファイヤなどからなっていてもよい。基板１１は、格子不整合による転位を防止する観点から、ＩＩＩ−Ｖ族窒化物からなっていることが好ましく、ＧａＮからなっていることがより好ましい。
【００３４】
半導体層１２は、窒素元素を含むＩＩＩ−Ｖ族窒化物半導体からなる。半導体層１２は、たとえばＧａＮやＡｌＧａＮ（窒化アルミニウムガリウム）からなっている。また、半導体層１２は、複数の層からなっていてもよい。
【００３５】
半導体層１２においてオーミック電極１３と接触している部分は、ｐ型半導体であることが好ましい。この場合、ｐ型半導体層においてオーミック電極１３と接触している表面を含む部分の組成は、ＩｎxＧａ(1-x)Ｎの組成式においてｘが０．０５以上０．３以下であることが好ましい。また、オーミック電極１３と接触している表面を含む部分のｐ型半導体層の厚みは、１ｎｍ以上１０ｎｍ以下であることが好ましい。
【００３６】
オーミック電極１３は、半導体層１２上に接触して形成されている。オーミック電極１３の少なくとも一部として、金または金を含む合金からなる薄膜が半導体層と接触して形成されていることが好ましい。オーミック電極１３は、単層の薄膜であってもよいし、多層の薄膜であってもよい。オーミック電極１３が多層の薄膜からなる場合には、半導体層１２と接触している部分が金または金合金からなる薄膜であることが好ましい。オーミック電極１３は、たとえばＰｄおよびＡｕが積層された薄膜や、ＰｄおよびＡｕとＺｎ（亜鉛）との合金が積層された薄膜などを用いることができる。
【００３７】
電極１４は、オーミック電極であることが好ましい。なお、図１に示す電極１４は、基板１１がたとえばＧａＮ基板である場合を示しており、基板１１がサファイヤなどからなっている場合には、たとえば基板１１と半導体層１２との間にｎ型層を形成し、このｎ型層において基板１１と対向する面上に電極１４を形成する。
【００３８】
ＩＩＩ−Ｖ族窒化物半導体１０は、半導体層１２とオーミック電極１３との界面１０ａの酸素濃度が１×１０20ｃｍ-3以下であり、好ましくは１×１０17ｃｍ-3以下である。なお、酸素濃度は、ＳＩＭＳ（Secondary Ion-microprobe Mass Spectrometer：二次イオン質量分析）法により測定される値である。上記非特許文献１および２に開示の方法によれば、オーミック電極を形成する際に半導体層とオーミック電極との界面に酸素が必然的に混入することから、界面の濃度は１×１０22ｃｍ-3程度となる。しかし、実施の形態におけるＩＩＩ−Ｖ族窒化物半導体１０では、オーミック電極１３を形成する際に半導体層１２とオーミック電極１３との界面１０ａに酸素が混入しないことから、上記のような低い酸素濃度を達成できる。界面１０ａの酸素濃度を１×１０20ｃｍ-3以下とすることによって、半導体層１２中の酸素濃度と実質的に同一となり、オーミック電極１３の形成に伴い生じる酸素が含まれないので、再現性よく低いコンタクト抵抗が得られる。界面１０ａの酸素濃度を１×１０17ｃｍ-3以下とすることによって、酸素濃度が低い半導体層１２中の酸素濃度と実質的に同一となるので、再現性よく一層低いコンタクト抵抗が得られる。
【００３９】
次に、図１〜図３を参照して、本発明の実施の形態におけるＩＩＩ−Ｖ族窒化物半導体の製造方法について説明する。なお、図２は、本発明の実施の形態におけるＩＩＩ−Ｖ族窒化物半導体の製造方法を示すフローチャートである。図３は、本発明の実施の形態におけるＩＩＩ−Ｖ族窒化物半導体の製造方法に用いるＭＢＥ装置を示す概略図である。
【００４０】
まず、図１および図２に示すように、基板１１を準備する準備工程（Ｓ１０）を実施する。準備工程（Ｓ１０）では、上述したような基板１１を準備することが好ましい。
【００４１】
次に、図１〜図３に示すように、基板１１上に、窒素元素を含むＩＩＩ−Ｖ族窒化物半導体からなる半導体層１２を成長させる成長工程（Ｓ２０）を実施する。成長工程（Ｓ２０）では、内部を真空に維持したチャンバ１５０内で実施する。
【００４２】
具体的には、成長工程（Ｓ２０）では、半導体層１２を分子線エピタキシー法により成長させることが好ましい。分子線エピタキシー法は、たとえば図３に示すＭＢＥ装置を用いて行なう。図３に示すように、ＭＢＥ装置は、チャンバ１５０の内部に配置されるホルダー１０１と、マニピュレータ１０２と、チャンバ１５０の外部に配置されるセル１１１〜１１８と、抵抗加熱部材１２１〜１２６と、ＲＨＥＥＤ１３１と、シャッター１４１〜１４７とを備えている。チャンバ１５０の内部は、窒素ガスを導入しない場合には１×１０-9Ｔｏｒｒ以下に、窒素ガスを導入する場合には１×１０-5Ｔｏｒｒ以上１×１０-4Ｔｏｒｒ以下に維持できる。
【００４３】
ホルダー１０１は、基板１１を保持するための部材であり、たとえばモリブデン（Ｍｏ）からなる。ホルダー１０１はマニピュレータ１０２と呼ばれる基板加熱装置に保持される。セル１１１〜１１６は、Ｉｎ（インジウム）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｓｉ（シリコン）、ＭｇおよびＢｅ（ベリリウム）の少なくとも一方、およびＡｕの各原料を基板１１上に供給するための部材である。セル１１７は、Ｎを基板１１上に供給するための部材である。セル１１８は原料を増やすときなどに対応できる予備のセルである。セル１１１〜１１６は、抵抗加熱部材１２１〜１２６をそれぞれ有しており、抵抗加熱部材１２１〜１２６は、セル１１１〜１１６内の原料を高温に昇温させる。シャッター１４１〜１４７は、セル１１１〜１１６内の原料を基板１１に供給する場合には開け、供給しない場合には閉めることによって、原料の供給を制御するための部材である。
【００４４】
実施の形態における成長工程（Ｓ２０）では、まず、基板１１をホルダー１０１に保持させる。そして、基板１１の温度が目的温度になるように、マニピュレータ１０２を加熱させる。そして、抵抗加熱部材１２１〜１２６により必要なセル１１１〜１１６を昇温する。そして、抵抗加熱部材１２１〜１２６により昇温されたセル１１１〜１１６の各原料蒸気のうち選択された原料蒸気を基板１１上に供給する。窒素はＲＦガンを用いて高周波磁場を印加し、活性化(プラズマ化)してセル１１７から供給する。
【００４５】
なお、成長工程（Ｓ２０）では、エピタキシャル成長する表面はＲＨＥＥＤ１３１（反射高速電子線回折：Reflection High Energy Electron Diffraction）を用いて観察を行なうことが好ましい。これは基板１１に低角で電子線を入射させ、反射された回折像を観察して表面状態の情報を得る手法である。
【００４６】
成長工程（Ｓ２０）では、ｐ型半導体層を成長させる工程を含み、後述する電極形成工程（Ｓ３０）では、ｐ型半導体層に接触するようにオーミック電極１３を形成することが好ましい。すなわち、成長工程（Ｓ２０）では、半導体層１２において基板１１と対向する表面と反対側の表面を含む層をｐ型にする工程を含んでいることが好ましい。これにより、半導体層１２の少なくとも最上層はｐ型となり、後述する電極形成工程（Ｓ３０）においてオーミック電極１３は熱処理を実施せずにオーミック電極にすることは難しいｐ型電極となる。ｐ型半導体層を形成するために、たとえばＭｇおよびＢｅの少なくとも一方を含むセル１１５を開ける。
【００４７】
ｐ型半導体層を形成する場合には、ｐ型半導体層において後述する電極形成工程（Ｓ３０）で形成されるオーミック電極１３と接触する表面を含む部分の組成は、ＩｎxＧａ(1-x)Ｎの組成式においてｘが０．０５以上０．３以下であることが好ましい。すなわち、ｐ型半導体を半導体層１２において基板１１と対向する表面と反対側の表面を含む層の組成は、ＩｎxＧａ(1-x)Ｎの組成式においてｘが０．０５以上０．３以下であることが好ましく、ｘが０．０５以上０．１５以下であることがより好ましい。ＩｎxＧａ(1-x)Ｎからなるｐ型半導体層を形成するために、たとえばＩｎ、Ｇａ、Ｎを内部に含むセル１１１，１１３，１１７のシャッター１４１，１４３，１４７をさらに開ける。ｘを０．０５以上とすることによって、ＧａＮよりバンドギャップが小さくなるので、オーミック接触を取りやすくなる。一方、ｘを０．３以下とすることによって、ＩｎxＧａ(1-x)Ｎからなる層の歪みが大きくなりすぎないため、格子不整合による緩和を防止でき、低いコンタクト抵抗の再現性をより妨げない。ｘを０．１５以下とすることによって、低いコンタクト抵抗の再現性をより向上する。
【００４８】
ｐ型半導体層においてオーミック電極１３と接触している表面を含む部分の厚みは、１ｎｍ以上１５ｎｍ以下であることが好ましく、５ｎｍ以上１５ｎｍ以下であることがより好ましい。厚みを１ｎｍ以上とすることによって、Ｉｎの効果を発現できる。厚みを５ｎｍ以上とすることによって、Ｉｎの効果をより発現できる。一方、厚みを１５ｎｍ以下とすることによって、歪みを抑制できるとともに、格子不整合による緩和を防止できるので、半導体層中に欠陥が入り良好なオーミックコンタクトを取るために必要なｐ型キャリアの減少を抑制できる。
【００４９】
なお、成長工程（Ｓ２０）において、セル１１１〜１１６のシャッター１４１〜１４６の開閉を制御することによって、所望の組成および厚みを有する半導体層１２を形成できる。半導体層１２は、単一の層であっても複数の層であってもよい。
【００５０】
次に、図１〜図３に示すように、半導体層１２に接触するようにオーミック電極１３を蒸着により形成する電極形成工程（Ｓ３０）を実施する。電極形成工程（Ｓ３０）は、内部を真空に維持したチャンバ１５０内で実施する。また、成長工程（Ｓ２０）と電極形成工程（Ｓ３０）とを連続して実施する。すなわち、成長工程（Ｓ２０）と電極形成工程（Ｓ３０）との間に大気に曝されることはない。
【００５１】
電極形成工程（Ｓ３０）では、たとえば、成長工程（Ｓ２０）により基板１１上に形成された半導体層１２上に、セル１１６を開けて金からなる原料蒸気を供給する。これにより、電極形成工程（Ｓ３０）は、内部を真空に維持したチャンバ内で、成長工程（Ｓ２０）と連続して実施される。
【００５２】
電極形成工程（Ｓ３０）では、オーミック電極１３の少なくとも一部として、金または金を含む合金からなる薄膜が半導体層１２と接触して形成されることが好ましい。半導体層１２と接触して形成される薄膜は、上述したような材料が挙げられる。
【００５３】
また、薄膜が形成される場合には、薄膜の厚みは５ｎｍ以上５０ｎｍ以下であることが好ましく、２０ｎｍ以上５０ｎｍ以下であることがより好ましい。５ｎｍ以上とすることによって、金または金を含む合金の効果が十分に発現できる。２０ｎｍ以上とすることによって、金または金を含む合金の効果をより十分に発現できる。一方、５０ｎｍ以下とすることによって、金または金を含む合金の格子歪みが、薄膜と接触して形成されている半導体層１２へ及ぼす影響が小さいので、欠陥を抑制できる。５０ｎｍ以下とすることによって、半導体層１２に生じる欠陥をより抑制できる。なお、製造されるＩＩＩ−Ｖ族窒化物半導体が光デバイスに用いられる場合には、発光層からの光吸収を抑制できる観点から、薄膜の厚みは薄い方が好ましい。
【００５４】
なお、電極形成工程（Ｓ３０）では、形成される金属は金に限定されない。たとえば、予備のセル１１８に他の金属を導入することによって、金との積層膜や、金を含まないオーミック電極１３を形成できる。
【００５５】
次に、電極１４を基板１１において半導体層１２が形成された面と反対の面に形成する工程を実施する。電極１４の形成方法については、特に限定されず、一般公知の方法で形成できる。たとえば、電極形成工程（Ｓ３０）実施後に、基板１１においてホルダー１０１に保持させる面を反転させて、続けてＭＢＥ装置により電極１４を形成してもよい。また、電極１４を形成する工程は、成長工程（Ｓ２０）後に実施することが好ましいが、基板１１を準備する工程で実施してもよい。
【００５６】
以上の工程（Ｓ１０〜Ｓ３０）を実施することによって、図１に示す実施の形態におけるＩＩＩ−Ｖ族窒化物半導体１０を製造できる。なお、実施の形態では、図３に示すＭＢＥ装置を用いて製造したが、特にこれに限定されない。たとえば、内部を真空に維持できるチャンバを複数有しており、成長工程（Ｓ２０）および電極形成工程（Ｓ３０）を実施する際に大気にさらされることなくチャンバ間を基板１１または基板１１と半導体層１２とからなる積層体を移動させてもよい。
【００５７】
以上説明したように、本発明の実施の形態におけるＩＩＩ−Ｖ族窒化物半導体１０の製造方法は、内部を真空に維持したチャンバ１５０内で、成長工程（Ｓ２０）と電極形成工程（Ｓ３０）とを連続して実施している。これにより、半導体層１２とオーミック電極１３との間に酸素が混入することを防止できる。そのため、半導体層１２とオーミック電極１３との界面１０ａに介在する酸化物などの絶縁物を低減できるので、絶縁物によって半導体層１２とオーミック電極１３との接触を妨げることを防止できる。よって、半導体層１２とオーミック電極１３との障壁を低下させることができるので、再現性よく低いコンタクト抵抗を得られる。
【００５８】
また、成長工程（Ｓ２０）で水素などの不純物の混入を防止できるので、成長工程（Ｓ２０）で熱処理を行なう必要がない。また、電極形成工程（Ｓ３０）で半導体層１２とオーミック電極１３との間に酸素の混入を防止できるので、合金化するための熱処理を行なう必要がない。そのため、成長工程（Ｓ２０）および電極形成工程（Ｓ３０）での熱処理を省略することができるので、オーミック電極１３を容易に製造できる。
【００５９】
このようにして製造されたＩＩＩ−Ｖ族窒化物半導体１０を注入電流密度の高いＩＩＩ−Ｖ族窒化物半導体レーザなどの発光素子として用いる場合には、コンタクト抵抗が低減されているので、発熱によるデバイスの劣化を防止でき、特性を向上できる。
【００６０】
［実施例］
以下、実施例を挙げて本発明をより詳細に説明するが、本発明はこれらに限定されるものではない。
【００６１】
（実施例１〜４）
実施例１〜４では、実施の形態におけるＩＩＩ−Ｖ族窒化物半導体の製造方法に従って、図４に示すＩＩＩ−Ｖ族窒化物半導体を製造した。なお、図４は、実施例１〜４におけるＩＩＩ−Ｖ族窒化物半導体を示す概略断面図である。
【００６２】
具体的には、図３および図４に示すように、まず、基板２１を準備する準備工程（Ｓ１０）を実施した。準備工程（Ｓ１０）では、ＧａＮからなる基板を準備した。
【００６３】
次に、基板２１上に、窒素元素を含むＩＩＩ−Ｖ族窒化物半導体からなる半導体層１２を成長させる成長工程（Ｓ２０）を実施した。成長工程（Ｓ２０）では、図３に示すＭＢＥ装置を用いて、半導体層１２を分子線エピタキシー法により成長させた。
【００６４】
詳細には、ＭＢＥ装置のチャンバ１５０の内部を１．５×１０-5Ｔｏｒｒに維持した。そして、ＧａおよびＡｕを導入したセル１１３，１１６を、それぞれ目的温度に向けて昇温させた。Ｇａの目的温度は、フラックス値が１．４×１０-6Ｔｏｒｒとなる温度とした。Ａｕの目的温度は、１２５０℃とした。
【００６５】
そして、基板２１をＭＢＥ装置のホルダー１０１に保持した後、基板２１をマニピュレータ１０２により昇温した。基板２１の温度が７００℃に到達後、基板温度を７００℃に保持して、表面の酸化物を分解させるサーマルクリーニングを行なった。サーマルクリーニングの過程は、ＲＨＥＥＤ１３１でチェックし、電子線回折パターンがストリーク状になった時点でサーマルクリーニングを終了した。なお、ＲＨＥＥＤ１３１でストリーク状になると、結晶表面が原子オーダーで平坦・清浄であることを示すものである。
【００６６】
そして、サーマルクリーニング実施中に、窒素プラズマ化装置に窒素を導入して、プラズマを立てる作業を行ない、活性化窒素を供給する準備を行なった。
【００６７】
そして、サーマルクリーニング終了とともに、成長工程（Ｓ２０）前に昇温して安定化させていたＧａ、Ｍｇ、およびＮのセル１１３，１１５，１１７のシャッター１４３，１４５，１４７を同時に開け、半導体層１２として、ｐ型ＧａＮからなるｐ型バッファ層２２と、ｐ型ＧａＮからなるｐ型コンタクト層２３の成長をスタートさせた。これにより、基板２１上に１μｍのｐ型バッファ層２２と、ｐ型バッファ層２２上に１００ｎｍのｐ型コンタクト層とを形成した。
【００６８】
なお、成長工程（Ｓ２０）を実施中は、ＲＨＥＥＤ１３１による回折パターンを数十分置きに観察し、半導体層１２の成長に異常がないか、およびＩＩＩ族元素に対するＶ族元素の供給比（Ｖ／ＩＩＩ）が目的（設定）から大きく外れていないかを確認した。成長工程（Ｓ２０）を２時間行なって、半導体層１２の厚みがそれぞれ上記の厚みになるように成長させた。その後、全てのセル１１１〜１１７のシャッター１４１〜１４７を閉じて、成長工程（Ｓ２０）を終了した。
【００６９】
次に、半導体層１２を構成するｐ型コンタクト層２３に接触するようにオーミック電極を蒸着により形成する電極形成工程（Ｓ３０）を実施した。電極形成工程（Ｓ３０）は、成長工程（Ｓ２０）と同じＭＢＥ装置内でチャンバ１５０内を同じ圧力に維持し、成長工程（Ｓ２０）後に時間をあけずに実施した。
【００７０】
具体的には、Ａｕのシャッター１４６を開けて、Ａｕをｐ型コンタクト層２３上に蒸着させた。実施例１〜４では、金からなる薄膜を厚さがそれぞれ５ｎｍ、１０ｎｍ、２０ｎｍ、および５０ｎｍとなるように蒸着させた。
【００７１】
そして、基板２１の温度を降温した。さらに窒素のプラズマ化も停止し、ＭＢＥ装置内部への窒素ガス供給を停止した。そして、基板２１の温度が十分低下したところで、基板２１を載せたホルダー１０１をＭＢＥ成長室の外部へ取り出した。
【００７２】
以上の工程（Ｓ１０〜Ｓ３０）を実施することにより、実施例１〜４におけるＧａＮ基板と、ＧａＮ基板上に形成されたｐ型バッファ層２２と、ｐ型バッファ層２２上に形成されたｐ型コンタクト層２３と、ｐ型コンタクト層２３上に形成されたオーミック電極とを備えるＩＩＩ−Ｖ族窒化物半導体２０を製造した。
【００７３】
（測定方法）
実施例１〜４のＩＩＩ−Ｖ族窒化物半導体の製造方法によって製造されたＩＩＩ−Ｖ族窒化物半導体のｐ型コンタクト層とオーミック電極とのコンタクト抵抗を、以下のようにして測定した。まず、ＴＬＭ（Transmission. Line Model）パターンをレジストで形成した。そして、ＴＬＭパターン以外のオーミック電極をヨウ化カリウムでエッチングを行なった。そして、ＴＬＭでコンタクト抵抗を測定した。その結果を表１に示す。
【００７４】
また、実施例１〜４のＩＩＩ−Ｖ族窒化物半導体において、ｐ型コンタクト層２３とオーミック電極２４との界面をＳＩＭＳにより観察した。
【００７５】
【表１】
2008300421.tif 000003
【００７６】
（測定結果）
表１に示すように、実施例１〜４のＩＩＩ−Ｖ族窒化物半導体は、コンタクト抵抗が５．１×１０-4（Ωｃｍ2）以下の低い値となった。また、厚みが５０ｎｍのオーミック電極を形成した実施例４では、コンタクト抵抗が７．０×１０-5（Ωｃｍ2）と非常に低い値となった。
【００７７】
また、実施例１〜４のｐ型コンタクト層２３とオーミック電極２４との界面をＳＩＭＳにより観察した結果、成長工程（Ｓ２０）および電極形成工程（Ｓ３０）で熱処理を実施しなかったが、直接コンタクト接触をしていたことがわかった。
【００７８】
なお、従来のＩＩＩ−Ｖ族窒化物半導体のコンタクト抵抗は７×１０-3（Ωｃｍ2）程度であり、非特許文献１および２に開示の方法で得られる実施例１と同じ構造のＩＩＩ−Ｖ族窒化物半導体のコンタクト抵抗については、平均的には７×１０-3（Ωｃｍ2）程度であった。そのため、本発明のＩＩＩ−Ｖ族窒化物半導体の製造方法によれば、再現性よく、低いコンタクト抵抗を容易に得られることが確認できた。
【００７９】
（実施例５〜１９）
実施例５〜１９は、基本的には実施例１〜４のＩＩＩ−Ｖ族窒化物半導体の製造方法と同様に実施したが、形成したｐ型コンタクト層２３をｐ型ＩｎＧａＮにした点においてのみ異なる。
【００８０】
具体的には、実施例１〜４と同様に基板２１を準備する工程を実施した。次に、基板２１上に、窒素元素を含むＩＩＩ−Ｖ族窒化物半導体からなる半導体層１２を成長させる成長工程（Ｓ２０）を実施した。成長工程（Ｓ２０）では、ＭＢＥ装置のチャンバ１５０の内部を１．５×１０-5Ｔｏｒｒに維持した。そして、Ｉｎ、ＧａおよびＡｕを導入したセル１１１，１１３，１１６を、それぞれ目的温度に向けて昇温させた。ＧａおよびＡｕの目的温度は、実施例１〜４と同じであり、Ｉｎの目的温度は、フラックス値が１．２×１０-8Ｔｏｒｒとなる温度とした。そして、実施例１〜４と同様に、基板２１を昇温し、窒素プラズマ操作を行ない、サーマルクリーニングを行なった。そして、サーマルクリーニング終了とともに、成長工程（Ｓ２０）前に昇温して安定化させていたＧａ、Ｍｇ、およびＮのセル１１３，１１５，１１７のシャッター１４３，１４５，１４７を同時に開け、ｐ型ＧａＮからなるｐ型バッファ層２２の成長をスタートさせた。そして、ｐ型バッファ層２２を２時間成長させて、基板２１上にｐ型ＧａＮからなるｐ型バッファ層２２を３μｍ形成した。
【００８１】
そして、Ｉｎを導入したセル１１１のシャッター１４１をさらに開けて、ｐ型ＩｎＧａＮからなるｐ型コンタクト層２３の成長をスタートさせた。そして、実施例５〜１９について、下記の表２に記載の組成および厚みになるように、ｐ型コンタクト層２３を形成した。これにより、基板２１上に、半導体層１２として、厚さが３μｍのｐ型ＧａＮからなるｐ型バッファ層２２と、ｐ型バッファ層２２上にｐ型ＩｎＧａＮからなるｐ型コンタクト層２３とを形成した。
【００８２】
次に、半導体層１２に接触するようにオーミック電極２４を蒸着により形成する電極形成工程（Ｓ３０）を実施した。具体的には、Ａｕのシャッター１４６を開けて、２０秒間、Ａｕをｐ型コンタクト層２３上に厚さが２０ｎｍとなるように蒸着させた。これにより、実施例５〜１９におけるＩＩＩ−Ｖ族窒化物半導体を製造した。
【００８３】
（測定方法）
実施例５〜１９により製造されたＩＩＩ−Ｖ族窒化物半導体のｐ型コンタクト層とオーミック電極とのコンタクト抵抗を、実施例１〜４と同様に測定した。その結果を表２および図５に示す。なお、図５は、本発明の実施例５〜１９におけるコンタクト層にＩｎxＧａ(1-x)Ｎを用いたときのコンタクト層とコンタクト抵抗との関係を示す図である。図５において、縦軸はコンタクト抵抗（単位：Ωｃｍ2）を示し、横軸は、コンタクト層の厚み（単位：ｎｍ）を示す。
【００８４】
また、実施例５〜１９のＩＩＩ−Ｖ族窒化物半導体において、ｐ型コンタクト層２３とオーミック電極２４との界面を、実施例１〜４と同様にＳＩＭＳにより観察した。
【００８５】
【表２】
2008300421.tif 000004
【００８６】
（測定結果）
表２および図５に示すように、実施例５〜１９のＩＩＩ−Ｖ族窒化物半導体は、コンタクト抵抗が８．０×１０-5（Ωｃｍ2）以下の低い値となった。特に、ｐ型コンタクト層２３のＩｎxＧａ(1-x)Ｎの組成式においてｘが０．０５以上０．１５以下である実施例５〜１９は、Ｉｎを含まない実施例１〜４よりもコンタクト抵抗を低減できた。さらに、ｐ型コンタクト層２３の厚みが５ｎｍ以上１０ｎｍでコンタクト抵抗を非常に低減できた。
【００８７】
また、実施例５〜１９のｐ型コンタクト層２３とオーミック電極２４との界面をＳＩＭＳにより観察した結果、熱処理を実施しなかったが、不純物の堆積は見られず、直接コンタクト接触をしていた。
【００８８】
そのため、本発明のＩＩＩ−Ｖ族窒化物半導体の製造方法によれば、ｐ型半導体層においてオーミック電極２４と接触している表面を含む部分の組成が、ＩｎxＧａ(1-x)Ｎの組成式においてｘが０．０５以上０．３以下であると、再現性よく、より低いコンタクト抵抗を容易に得られることが確認できた。
【００８９】
以上に開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態および実施例ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。
【産業上の利用可能性】
【００９０】
本発明のＩＩＩ−Ｖ族窒化物半導体の製造方法により製造されたＩＩＩ−Ｖ族窒化物半導体は、再現性よく低いコンタクト抵抗を得られる。そのため、本発明により得られるＩＩＩ−Ｖ族窒化物半導体をレーザなどの発光素子に用いると、形成されたオーミック電極は熱処理を行なわなくても実用上十分な特性を示し、発光素子の発熱により劣化を抑制できる。よって、本発明により製造されたＩＩＩ−Ｖ族窒化物半導体は、注入電流密度が高い発光素子などに好適に用いることができる。
【図面の簡単な説明】
【００９１】
【図１】本発明の実施の形態におけるＩＩＩ−Ｖ族窒化物半導体を示す概略断面図である。
【図２】本発明の実施の形態におけるＩＩＩ−Ｖ族窒化物半導体の製造方法を示すフローチャートである。
【図３】本発明の実施の形態におけるＩＩＩ−Ｖ族窒化物半導体の製造方法に用いるＭＢＥ装置を示す概略図である。
【図４】実施例１〜４におけるＩＩＩ−Ｖ族窒化物半導体を示す概略断面図である。
【図５】本発明の実施例５〜１９におけるコンタクト層にＩｎxＧａ(1-x)Ｎを用いたときのコンタクト層とコンタクト抵抗との関係を示す図である。
【符号の説明】
【００９２】
１０，２０  ＩＩＩ−Ｖ族窒化物半導体、１０ａ  界面、１１，２１  基板、１２  半導体層、１３，２４  オーミック電極、１４  電極、２２  ｐ型バッファ層、２３  ｐ型コンタクト層、１０１  ホルダー、１０２  マニピュレータ、１１１  〜１１８  セル、１２１〜１２６  抵抗加熱部材、１４１〜１４７  シャッター、１５０  チャンバ。
【図１】
2008300421.tif 000005
【図２】
2008300421.tif 000006
【図３】
2008300421.tif 000007
【図４】
2008300421.tif 000008
【図５】
2008300421.tif 000009