(57)【要約】【課題】信号線の少なくとも一部を層間絶縁膜を介して共通電極で被覆するようにした横方向電界型の液晶表示装置において、信号線と共通電極との間のショートを低減する。【解決手段】層間絶縁膜を２層以上の無機絶縁膜で形成し、それぞれに形成されるコンタクトホールを重畳し、かつ上層の無機絶縁膜のコンタクトホール用開口が下層の無機絶縁膜のコンタクトホール用開口の内側に設ける構成とする。【選択図】図２０
2008304939.tif 000002
【特許請求の範囲】
【請求項１】
基板上に薄膜トランジスタと、前記薄膜トランジスタに接続され縦横に交差する複数の走査線及び信号線と、前記走査線と同層に形成される共通配線とを有し、前記薄膜トランジスタ上に形成される層間絶縁膜を介して、前記共通配線に接続され、前記信号線上の少なくとも一部を被覆するように形成された共通電極と、前記薄膜トランジスタに接続される画素電極との間に、前記基板と概ね平行な電界を発生する横電界型液晶表示装置において、前記層間絶縁膜が２層以上の無機絶縁膜を含んで形成され、前記共通配線と前記共通電極を接続する共通電極用コンタクトホールと、前記薄膜トランジスタと前記画素電極を接続する画素電極用コンタクトホールとが、前記層間絶縁膜の複数の無機絶縁膜のそれぞれのコンタクトホールが重畳するように形成され、かつ上層の無機絶縁膜のコンタクトホール用開口が下層の無機絶縁膜のコンタクトホール用開口の内側に設けられていることを特徴とする液晶表示装置。
【請求項２】
基板上に薄膜トランジスタと、前記薄膜トランジスタに接続され縦横に交差する複数の走査線及び信号線と、前記走査線と同層に形成される共通配線とを有し、前記薄膜トランジスタ上に形成される層間絶縁膜を介して、前記共通配線に接続され、前記信号線上の少なくとも一部を被覆するように形成された共通電極と、前記薄膜トランジスタに接続される画素電極との間に、前記基板と概ね平行な電界を発生する横電界型液晶表示装置の製造方法において、前記薄膜トランジスタ上に第１の無機絶縁膜を成膜し、前記共通配線と前記共通電極を接続するための第１のコンタクトホールと、前記薄膜トランジスタと前記画素電極を接続する第２のコンタクトホールを少なくともドライエッチングを使用して開口する工程と、前記第１の無機絶縁膜上に第２の無機絶縁膜を成膜し、前記第１のコンタクトホールに重畳し、かつ前記第１のコンタクトホールの内側に第３のコンタクトホールと、前記第２のコンタクトホールに重畳し、かつ前記第２のコンタクトホールの内側に第４のコンタクトホールを開口する工程と、前記第２の無機絶縁膜上に導電膜を成膜し、前記第１及び第３のコンタクトホールを介して前記共通配線に接続する前記共通電極と、前記第２及び第４のコンタクトホールを介して前記薄膜トランジスタに接続する画素電極を形成する工程を含むことを特徴とする液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びその製造方法に関し、特に、信号線の少なくとも一部を層間絶縁膜を介して共通電極で被覆するようにした横方向電界型の液晶表示装置及びその製造方法に関する。
【背景技術】
【０００２】
画素電極を駆動制御するスイッチング素子として、薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）やＭＩＭ（ｍｅｔａｌ  ｉｎｓｕｌａｔｏｒ  ｍｅｔａｌ）を用いた透過型の液晶表示装置が広く用いられている。特に、モニター用途として、ブラウン管並の広視野角を実現できる横方向電界型（ｉｎ  ｐｌａｎｅ  ｓｗｉｔｃｈｉｎｇ：ＩＰＳ）の液晶表示装置が用いられている。
【０００３】
図２６〜図２８は、特許文献１に開示されているＴＦＴを用いた横方向電界型液晶表示装置におけるアクティブマトリクス基板の１画素部分の構成を示し、図２６は平面図、図２７は図２６のＸ−Ｘ’線、図２８は図２６のＹ−Ｙ’線に沿う断面図である。この横方向電界型液晶表示装置のアクティブマトリクス基板には、複数の画素電極と共通電極が櫛歯状に対向して形成され、この電極間に基板と概ね平行な電界を発生させ、液晶分子の配列を制御している。
【０００４】
図２６に示すように、走査信号を供給する走査線１１１と表示信号を供給する信号線１１２が直交して、また、共通電極１２２に電位を与える共通配線１１３が走査線１１１と平行に設けられている。一方、共通電極１２２と画素電極１２１が櫛歯状に対向して設けられ、走査線１１１と信号線１１２の交差部には、走査線１１１、信号線１１２、画素電極１２１に接続されてＴＦＴ１１４が設けられている。
【０００５】
ＴＦＴ１１４のゲート電極１２３は走査線１１１の一部として設けられ、ドレイン電極１２５は信号線１１２に接続され、ソース電極１２４はコンタクトホール１２６を介して画素電極１２１に、共通配線１１３はコンタクトホール１２７を介して共通電極１２２に接続されている。また、信号線１１２の少なくとも一部が共通電極１２２により覆われるように配置されている。
【０００６】
図２７に示すように、透明絶縁性基板１２０の上には、ゲート電極１２３、ゲート絶縁膜１３１、島状の半導体層１３４が設けられている。更に、半導体層１３４（アモルファスシリコン（ａ−Ｓｉ）層１６４、ｎ＋型アモルファスシリコン（ｎ＋型ａ−Ｓｉ）層１７４）を覆い、ソース電極１２４及びドレイン電極１２５が分離して設けられ、ＴＦＴ１１４が形成されている。更に、ＴＦＴ１１４を覆って、層間絶縁膜（保護膜１３２と有機絶縁膜１３３）が設けられている。また、図２８に示すように、有機絶縁膜１３３に形成されたコンタクトホール１２６と、有機絶縁膜１３３及びゲート絶縁膜１３１に形成されたコンタクトホール１２７とを介して、それぞれ画素電極１２１はソース電極１２４に、共通電極１２２は共通配線１１３に接続されている。
【０００７】
次に、上記構成を有するアクティブマトリクス基板の製造工程を説明する。先ず、ガラス等の透明絶縁性基板１２０上に、Ｃｒ−Ｍｏ合金膜からなる金属膜を成膜し、パターニングしてゲート電極１２３、走査線１１１、共通配線１１３を形成する。次に、ゲート絶縁膜１３１、ａ−Ｓｉ層１６４、ｎ  ＋型ａ−Ｓｉ層１７４を順次成膜した後、パターニングして半導体層１３４を形成する。次に、Ｃｒ−Ｍｏ合金膜からなる金属膜を成膜し、ターニングしてソース電極１２４、ドレイン電極１２５、信号線１１２を形成し、これらをマスクとして、ｎ  ＋型ａ−Ｓｉ層１７４をエッチング除去し、チャネルを形成する。
【０００８】
続いて、窒化シリコン膜からなる保護膜１３２を成膜し、パターニングする。次に、感光性の有機絶縁膜１３３を塗布し、パターニングした後、これをマスクとして、更にゲート絶縁膜１３１をパターニングし、コンタクトホール１２６、１２７を開口する。その後、有機絶縁膜１３３を覆って、インジウムスズ酸化膜（ＩＴＯ）からなる透明導電膜を成膜し、パターニングして共通電極１２２、画素電極１２１を形成する。このようにして、共通電極１２２と共通配線１１３、画素電極１２１とソース電極１２４の接続がとられる。
【０００９】
このように、層間絶縁膜の一部に、比誘電率が低い有機絶縁膜１３３を用いるのは、開口率を向上するために共通電極１２２と信号線１１２を一部オーバーラップさせたとき、信号線と共通電極の容量結合を小さくし、クロストークを抑制するためである。また、アクティブマトリクス基板の平坦度を向上して、対向基板とのギャップのばらつきを低減し、輝度の均一性を向上させている。
【００１０】
なお、層間絶縁膜に有機絶縁膜を用いない場合は、窒化シリコン膜からなる保護膜１３２を厚く形成することで代用している。このときは、コンタクトホール１２６、１２７は１回のフォトリソ工程で開口される。
【００１１】
【特許文献１】ＷＯ９８／４７０４４号公報（第８−１８頁、図１、３、４）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、前述したような信号線の少なくとも一部が層間絶縁膜を介して共通電極で被覆されるようにした横方向電界型液晶表示装置では、その構造上、層間絶縁膜にピンホールが発生すると、信号線と共通電極がショートし、縦ライン欠陥が発生しやすいという製造歩留上の課題がある。
【００１３】
本発明者の実験によると、信号線のパターニング工程で、フォトレジスト等の異物により信号線１１２からコンタクトホール１２７にかけて、信号線の金属膜のパターニング不良が発生し、コンタクトホール１２７を介して信号線１１２と共通電極１２２がショートすることが確認された。この現象は、特に、画素ピッチが狭くなる高精細パネルで顕著になることが判明した。
【００１４】
また、層間絶縁膜に有機絶縁膜を用いず、窒化シリコン膜のような無機膜のみで形成した場合、コンタクトホール１２６、１２７の開口工程で、少なくともドライエッチングを用いて開口を行うと、フォトレジストの異物や欠陥部分でプラズマが集中し、結果的に層間絶縁膜がピンホール状にエッチングされ、このピンホールを介して信号線１１２と共通電極１２２がショートすることが確認された。
【００１５】
本発明の目的は、信号線の少なくとも一部が層間絶縁膜を介して共通電極で被覆されるようにした横方向電界型液晶表示装置において、信号線と共通電極間のショートによる縦ライン欠陥を低減し、製造歩留を向上することのできる液晶表示装置を提供することである。
【課題を解決するための手段】
【００１６】
上記目的を達成するため、本発明に係る液晶表示装置は、基板上に薄膜トランジスタと、前記薄膜トランジスタに接続され縦横に交差する複数の走査線及び信号線と、前記走査線と同層に形成される共通配線とを有し、前記薄膜トランジスタ上に形成される層間絶縁膜を介して、前記共通配線に接続され、前記信号線上の少なくとも一部を被覆するように形成された共通電極と、前記薄膜トランジスタに接続される画素電極との間に、前記基板と概ね平行な電界を発生する横電界型液晶表示装置において、前記層間絶縁膜が２層以上の無機絶縁膜を含んで形成され、前記共通配線と前記共通電極を接続する共通電極用コンタクトホールと、前記薄膜トランジスタと前記画素電極を接続する画素電極用コンタクトホールとが、前記層間絶縁膜の複数の無機絶縁膜のそれぞれのコンタクトホールが重畳するように形成され、かつ上層の無機絶縁膜のコンタクトホール用開口が下層の無機絶縁膜のコンタクトホール用開口の内側に設けられていることを特徴とする。
【００１７】
また、本発明に係る液晶表示装置の製造方法は、基板上に薄膜トランジスタと、前記薄膜トランジスタに接続され縦横に交差する複数の走査線及び信号線と、前記走査線と同層に形成される共通配線とを有し、前記薄膜トランジスタ上に形成される層間絶縁膜を介して、前記共通配線に接続され、前記信号線上の少なくとも一部を被覆するように形成された共通電極と、前記薄膜トランジスタに接続される画素電極との間に、前記基板と概ね平行な電界を発生する横電界型液晶表示装置の製造方法において、前記薄膜トランジスタ上に第１の無機絶縁膜を成膜し、前記共通配線と前記共通電極を接続するための第１のコンタクトホールと、前記薄膜トランジスタと前記画素電極を接続する第２のコンタクトホールを少なくともドライエッチングを使用して開口する工程と、前記第１の無機絶縁膜上に第２の無機絶縁膜を成膜し、前記第１のコンタクトホールに重畳し、かつ前記第１のコンタクトホールの内側に第３のコンタクトホールと、前記第２のコンタクトホールに重畳し、かつ前記第２のコンタクトホールの内側に第４のコンタクトホールを開口する工程と、前記第２の無機絶縁膜上に導電膜を成膜し、前記第１及び第３のコンタクトホールを介して前記共通配線に接続する前記共通電極と、前記第２及び第４のコンタクトホールを介して前記薄膜トランジスタに接続する画素電極を形成する工程を含むことを特徴とする。
【発明の効果】
【００１８】
以上のような構成にすることにより、信号線の少なくとも一部が層間絶縁膜を介して共通電極で被覆されるようにした横方向電界型液晶表示装置において、共通配線と共通電極を接続するコンタクトホールを介して、信号線と共通電極がショートする確率を低減でき、製造歩留を向上することができる。
【発明を実施するための最良の形態】
【００１９】
以下、この発明の実施の形態について図面を参照して説明する。
【００２０】
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る横方向電界型液晶表示装置におけるＴＦＴ基板の構成を概念的に示す平面図である。図１に示すように、ＴＦＴ基板１０の対向基板側面には、複数の走査線１１と信号線１２が直交して設けられ、また、隣接する走査線１１の間に共通配線１３が平行に設けられている。走査線１１と信号線１２の交差部分には、ＴＦＴ１４が形成され、これらがマトリクス状に配置されている。走査線１１と信号線１２の端部には、それぞれ走査線端子１５、信号線端子１６が設けられ、外部駆動回路からの駆動信号を入力するようになっている。
【００２１】
共通配線１３は、液晶を交流駆動するための基準となる共通の電位を与えるために相互に結束されており、各共通配線１３の両端がそれぞれ接続された共通配線結束線１７が、ＴＦＴ基板１０の短辺の両側に１本ずつ設けられている。この共通配線１３と、ＴＦＴ１４のソース電極に接続された画素電極との間で容量が形成される。各共通配線結束線１７の端部には、それぞれ共通配線端子１８が設けられている。
【００２２】
図２は、図１のＴＦＴ基板の１画素部を拡大して示す平面図、図３は、図２のＡ−ａ線、Ｂ−ｂ線、Ｃ−ｃ線に沿う断面図である。図２に示すように、ＴＦＴ基板上に形成される走査線１１と信号線１２の交差区画には、櫛歯状に形成された画素電極２１と共通電極２２が交互に配置され、この電極間にＴＦＴ基板１０と概ね平行な電界を発生させ、液晶分子の配列を制御している。また、この画素電極２１と共通電極２２は、図３に示すように、ＴＦＴ１４上に形成されたパッシベーション膜３２と有機絶縁膜３３からなる層間絶縁膜上に設けられている。
【００２３】
ＴＦＴ１４は、本実施形態では、逆スタガ型の薄膜トランジスタの例を示しており、ＴＦＴ１４のゲート電極２３は走査線１１の一部として形成され、ソース電極２４には、層間絶縁膜に形成された画素電極用のコンタクトホール２６を介して画素電極２１が、共通配線１３には、層間絶縁膜及びゲート絶縁膜３１に形成された共通電極用のコンタクトホール２７を介して共通電極２２がそれぞれ接続され、ドレイン電極２５には信号線１２が接続されている。このＴＦＴ１４には、走査線１１、ゲート電極２３を通して走査信号が、信号線１２、ドレイン電極２５を通して表示信号が入力され、画素電極２１への電荷の書き込みが行われる。また、共通配線１３と蓄積容量電極３５の間で蓄積容量が形成される。
【００２４】
図４は、共通電極用のコンタクトホール２７の配置を示す模式平面図である。図４に示すように、コンタクトホール２７は、すべての画素には形成されず、千鳥状に間引きされて設けられている。ここでは、画素数に対して１／４に間引きされている例を示した。なお、画素電極用のコンタクトホール２６は勿論すべての画素に設けられている。
【００２５】
次に、第１の実施の形態のＴＦＴ基板の製造方法を説明する。図５、図７、図９、図１１、図１３、図２は、１画素部分の各製造工程を示す平面図、図６、図８、図１０、図１２、図１４、図３は、それぞれ図５、図７、図９、図１１、図１３、図２のＡ−ａ線（（ａ）図）、Ｂ−ｂ線（（ｂ）図）、Ｃ−ｃ線（（ｃ）図）に沿う工程断面図である。ここで、Ａ−ａ線に沿う断面部はＴＦＴ部、画素電極用のコンタクトホール部、蓄積容量部を示し、Ｂ−ｂ線に沿う断面部は画素部を示し、Ｃ−ｃ線に沿う断面部は信号線部、共通電極用のコンタクトホール部、蓄積容量部を示す。
【００２６】
先ず、図５、図６に示すように、ガラス基板のような透明絶縁性基板２０の上に、スパッタリングにより、Ｃｒ、Ｍｏ、Ｃｒ／Ａｌ積層膜、Ｍｏ／Ａｌ積層膜等からなる導電層を約１００〜３００ｎｍの膜厚で成膜し、フォトリソ工程により、ゲート電極２３を兼ねる走査線１１、共通配線１３、及び走査線端子部（図示しない）、共通配線端子部（図示しない）を形成する。
【００２７】
次に、図７、図８に示すように、プラズマＣＶＤにより、シリコン窒化膜からなるゲート絶縁膜３１を約３００〜５００ｎｍの膜厚で、更に、アモルファスシリコン（ａ−Ｓｉ）を約１５０〜３００ｎｍの膜厚で、リンがドープされたアモルファスシリコン（ｎ＋型ａ−Ｓｉ）を約３０〜５０ｎｍの膜厚で順次成膜し、フォトリソ工程によりＴＦＴ１４の活性層となる半導体層３４を形成する。走査線１１、共通配線１３と信号線の交差部にも耐圧向上用半導体層６４を形成するのは両者の絶縁耐圧を高めるためである。
【００２８】
次に、図９、図１０に示すように、スパッタリングにより、Ｃｒ、Ｍｏ、Ｃｒ／Ａｌ／Ｃｒ積層膜、Ｍｏ／Ａｌ／Ｍｏ積層膜等からなる導電層を約１００〜４００ｎｍの膜厚で成膜し、フォトリソ工程により、ソース電極２４、ドレイン電極２５、蓄積容量電極３５、信号線１２、信号線端子部（図示しない）をそれぞれ形成し、続いて、ソース、ドレイン電極２４、２５をマスクとして、半導体層３４上部のｎ  ＋型ａ−Ｓｉをエッチング除去し、チャネルを形成する。
【００２９】
その後、プラズマＣＶＤにより、シリコン窒化膜等の無機膜からなるパッシベーション膜３２を約１００〜３００ｎｍの膜厚で成膜する。
【００３０】
次に、図１１、図１２に示すように、ポジ型感光性ノボラック系レジストを用いて膜厚が約１．５〜３．５μｍの有機絶縁膜３３で成膜し、コンタクトホール形成部分に開口６６、６７を形成する。
【００３１】
その後、図１３、図１４に示すように、フォトリソ工程により、パッシベーション膜３２をエッチングして開口６６、６７に対応する箇所に、ソース電極２４を露出させる画素電極用のコンタクトホール２６と、信号線端子部を露出させるコンタクトホール（図示しない）を形成する。また同時に、パッシベーション膜３２及びゲート絶縁膜３１をエッチングして、共通配線１３を露出させる共通電極用のコンタクトホール２７と、走査線端子部、共通配線端子部を露出させるコンタクトホール（図示しない）と、各共通配線１３の端部を露出させる共通配線結束線用のコンタクトホール（図示しない）を、それぞれ形成する。
【００３２】
次に、図２、図３に示すように、スパッタリングにより有機絶縁膜３３上にＩＴＯ等からなる透明導電膜を成膜し、フォトリソ工程により画素電極２１と共通電極２２及び走査線端子部、信号線端子部、共通配線端子部上の接続電極（図示しない）、共通配線結束線（図示しない）を形成する。このとき、図３（ｂ）に示すように、信号線１２に対応して有機絶縁膜３３上に共通電極２２の一つ７２が位置し、また、図３（ａ）に示すように、蓄積容量電極３５に対応して有機絶縁膜３３上に画素電極２１の一つ７１が位置するように形成する。これにより、画素電極用のコンタクトホール２６を介して、ソース電極２４に接続する画素電極２１が、共通電極用のコンタクトホール２７を介して、共通配線１３に接続する共通電極２２が、また、走査線、信号線、共通配線端子部用のコンタクトホールを介して、走査線端子部、信号線端子部、共通配線端子部に接続する接続電極が、共通配線結束線用のコンタクトホールを介して、各共通配線１３の端部に接続する共通配線結束線がそれぞれ形成される。（端子部の構造については、後述する。）次に、第１の実施の形態のＴＦＴ基板の端子部の構造について説明する。図１５は、基板周辺の端子部の平面図であり、図１６は図１５のＤ−ｄ線に沿う断面図で走査線端子及び共通配線端子を、図１７は図１５のＥ−ｅ線に沿う断面図で信号線端子を示す。走査線端子、共通配線端子は走査線と同一の金属膜で形成される端子部金属膜４１上に共通電極と同一の透明導電膜で形成される接続電極４２が、信号線端子は信号線と同一の金属膜で形成される端子部金属膜８１上に共通電極と同一の透明導電膜で形成される接続電極８２が、それぞれゲート絶縁膜及びパッシベーション膜、パッシベーション膜に開口された端子部コンタクトホール４３、８３を介して接続された構造になっている。このように各端子部には有機絶縁膜は形成されていない。
【００３３】
なお、各共通配線１３は、共通配線結束線用のコンタクトホール４４を介して共通配線結束線１７に接続されている。コンタクトホール４４の断面構造は図示していないが図１６と同様な構造になっている。
【００３４】
次に、第１の実施の形態のＴＦＴ基板と対向基板との間に液晶を挟持した液晶パネルの製造方法について簡単に説明する。図１８は、この液晶パネルの１画素部分の断面図である。前述したＴＦＴ基板１０にポリイミド系の配向剤からなる膜厚が３０〜６０ｎｍの配向膜５１を形成し、配向処理をした後、エポキシ系樹脂接着剤からなるシール材（図示しい）をＴＦＴ基板１０の周縁に沿って形成する。
【００３５】
一方、あらかじめカラーフィルタが形成される面とは反対側の面に、膜厚が約８０〜１５０ｎｍのＩＴＯ等の透明導電層５６を成膜したガラス基板のような透明絶縁性基板３０に、ネガ型感光性アクリル系顔料分散レジスト或いはカーボン系レジストを用いて、膜厚が約１〜３μｍ、光学濃度（ＯＤ値）が３以上、シート抵抗値が１×１０１０Ω／□以上ブラックマトリクス５２を形成する。次に、ネガ型感光性アクリル系顔料分散レジストを用いて、膜厚が約１．０〜１．５μｍの赤色カラーフィルタ５３Ｒを形成する。同様に、青色カラーフィルタ５３Ｂ及び緑色カラーフィルタ５３Ｇの各色層を形成する。次に、ノボラック系レジストを用いて、膜厚が約２．０〜３．５μｍの有機絶縁膜であるオーバーコート膜５４を形成する。更に、この上にポリイミド系の配向剤からなる膜厚が３０〜６ｎｍの配向膜５１を形成し、配向処理をして対向基板５０とする。
【００３６】
その後、シール材と面内スペーサ（図示しない）を介して、ＴＦＴ基板１０の上に対向基板５０を重ね合わせ、両基板の間に注入口（図示しない）からフッ素系化合物からなる液晶５５を注入した後、ＵＶ硬化型アクリレート系樹脂からなる封口材（図示しない）により注入口を封止し、所定ギャップのパネルを得る。
【００３７】
最後に、ＴＦＴ基板１０の素子面とは反対側の面と対向基板５０のカラーフィルタとは反対側の面に、ヨウ素系偏光フィルムからなる偏光板５７をそれぞれ貼り付ける。これにより、前述のＴＦＴ基板１０を用いた広視野角、高開口率の液晶パネルが製造される。
【００３８】
以上のように、信号線の少なくとも一部を層間絶縁膜を介して共通電極で被覆するようにした横方向電界型の液晶表示装置において、共通配線と共通電極を接続するコンタクトホールを画素毎に形成せず、間引きして形成するようにしたので、信号線形成工程で異物等によりパターニング不良が発生しても、このコンタクトホールを介して、信号線と共通電極がショートする確率を低減でき、製造歩留を向上することができる。特に、画素面積の小さいＱＳＸＧＡクラスの大型高精細パネルでは、この効果が顕著である。更に、前述のコンタクトホールを千鳥状に配置したので、表示の均一性を確保することができる。
【００３９】
（第２の実施の形態）
本発明の第２の実施の形態は、ＴＦＴ上の層間絶縁膜を無機膜のみで形成する場合に係わる。ＴＦＴ基板の構成は、図１の第１の実施の形態と同じである。
【００４０】
図１９は、図１のＴＦＴ基板の１画素部を拡大して示す平面図、図２０は、図１９のＡ−ａ線、Ｂ−ｂ線、Ｃ−ｃ線に沿う断面図である。図１９に示すように、ＴＦＴ基板上に形成される走査線１１と信号線１２の交差区画には、櫛歯状に形成された画素電極２１と共通電極２２が交互に配置され、この電極間にＴＦＴ基板１０と概ね平行な電界を発生させ液晶分子の配列を制御している。また、この画素電極２１と共通電極２２は、図２０に示すように、ＴＦＴ１４上に形成された２層のパッシベーション膜６１、６２からなる層間絶縁膜上に設けられている。
【００４１】
第１の実施の形態と全く同様に、本実施形態でも、ＴＦＴ１４は、逆スタガ型の薄膜トランジスタの例を示しており、ＴＦＴ１４のゲート電極２３は走査線１１の一部として形成され、ソース電極２４には層間絶縁膜に形成された画素電極用のコンタクトホール２６を介して画素電極２１が、共通配線１３には層間絶縁膜及びゲート絶縁膜３１に形成された共通電極用のコンタクトホール２７を介して共通電極２２がそれぞれ接続され、ドレイン電極２５には信号線１２が接続されている。本実施形態では、共通電極用のコンタクトホール２７は、すべての画素に設けられている。
【００４２】
次に、第２の実施の形態のＴＦＴ基板の製造方法を説明する。ＴＦＴ１４を形成する工程は、第１の実施の形態と全く同じ（図５〜図１０）なので、説明は省略する。図２１、図２３、図１９は、１画素部分のパッシベーション膜形成工程以降の製造工程を示す平面図、図２２、図２４、図２０は、それぞれ図２１、図２３、図１９のＡ−ａ線（（ａ）図）、Ｂ−ｂ線（（ｂ）図）、Ｃ−ｃ線（（ｃ）図）に沿う工程断面図である。ここでも、Ａ−ａ線に沿う断面部はＴＦＴ部、画素電極用のコンタクトホール部、蓄積容量部を示し、Ｂ−ｂ線に沿う断面部は画素部を示し、Ｃ−ｃ線に沿う断面部は信号線部、共通電極用のコンタクトホール部、蓄積容量部を示す。
【００４３】
図２１、図２２に示すように、プラズマＣＶＤにより、シリコン窒化膜等の無機膜からなる第１のパッシベーション膜６１を約３００〜５００ｎｍの膜厚で成膜し、フォトリソ工程により、第１のパッシベーション膜６１をエッチングしてソース電極２４を露出させる画素電極用の開口８６と信号線端子部を露出させるコンタクトホール（図示しない）を形成する。また同時に、第１のパッシベーション膜６１及びゲート絶縁膜３１をエッチングして、共通配線１３を露出させる共通電極用の開口８７と、走査線端子部、共通配線端子部を露出させるコンタクトホール（図示しない）と、各共通配線１３の端部を露出させる共通配線結束線用のコンタクトホール（図示しない）をそれぞれ開口する。このときのコンタクトホールのエッチングは、ドライエッチング若しくはウェットエッチングとドライエッチングの組み合せで行い、少なくともドライエッチングを含むことが特徴である。
【００４４】
次に、図２３、図２４に示すように、再度プラズマＣＶＤにより、シリコン窒化膜等の無機膜からなる第２のパッシベーション膜６２を、約３００〜５００ｎｍの膜厚で成膜し、フォトリソ工程により、上記工程と同一のマスクを用いて、第２のパッシベーション膜６２をエッチングして、ソース電極２４を露出させる画素電極用のコンタクトホール９６と、信号線端子部を露出させるコンタクトホール（図示しない）を、第１のパッシベーション膜６１及びゲート絶縁膜３１をエッチングして、共通配線１３を露出させる共通電極用のコンタクトホール９７と、走査線端子部、共通配線端子部を露出させるコンタクトホール（図示しない）と、各共通配線１３の端部を露出させる共通配線結束線用のコンタクトホール（図示しない）をそれぞれ開口する。このとき、露光量を調整し、上記工程のコンタクトホールの内側に開口を設けるようにする。また、このときのコンタクトホールのエッチングは、ウェットエッチング、ドライエッチングのどちらでもよく、両者の組み合せで行ってもよい。
【００４５】
次に、図１９、図２０に示すように、第１の実施の形態と全く同様に、スパッタリングにより、有機絶縁膜３３上にＩＴＯ等からなる透明導電膜を成膜し、フォトリソ工程により、画素電極２１と共通電極２２及び走査線端子部、信号線端子部、共通配線端子部上の接続電極（図示しない）、共通配線結束線（図示しない）を形成する。このとき、信号線１２に対応して、第１、２のパッシベーション膜６１，６２上に共通電極２２の一つ７２が位置し、また、蓄積容量電極３５に対応して有機絶縁膜３３上に画素電極２１の一つ７１が位置するように形成する。これにより、画素電極用のコンタクトホール９６を介して、ソース電極２４に接続する画素電極２１が、共通電極用のコンタクトホール９７を介して、共通配線１３に接続する共通電極２２が、また、走査線、信号線、共通配線端子部用のコンタクトホールを介して、走査線端子部、信号線端子部、共通配線端子部に接続する接続電極が、共通配線結束線用のコンタクトホールを介して、各共通配線１３の端部に接続する共通配線結束線が、それぞれ形成される。ここで、各端子部の構造は、パッシベーション膜が２層になっている以外は、第１の実施の形態（図１６、図１７）と全く同様である。
【００４６】
続くセル工程は、第１の実施の形態と全く同様に行い、本実施形態のＴＦＴ基板を用いた液晶パネルが製造される。
【００４７】
本発明者の実験によると、パッシベーション膜が単層で、コンタクトホール開口工程が１回の場合、信号線と共通電極のショートが多発した。この原因は、コンタクトホール開口時のドライエッチングに起因して、層間絶縁膜にピンホールが形成されるためと判明した。これは、コンタクトホール開口工程で、フォトレジストの異物や欠陥部にプラズマが集中するために発生すると推定される。パッシベーション膜を２層化し、コンタクトホール開口工程を２回に分けることにより、第１のパッシベーション膜６１にはピンホールが発生するが、第２のパッシベーション膜６２にはピンホールが発生したとしても、同一箇所に発生する確率は極めて低い。即ち、第２のパッシベーション膜６２の開口の際、ドライエッチングを用いると、同様にピンホールは形成されるが、第２のパッシベーション膜６２をエッチングする時間は、当然第１のパッシベーション膜６１と第２のパッシベーション膜６２の全膜厚をエッチングしてしまう時間よりは短いので、パッシベーション膜の全膜厚分を貫通してピンホールが形成されることはない。勿論、第２のパッシベーション膜６２をウェットエッチングする場合は、第２のパッシベーション膜６２にはピンホールが発生することはなく、ピンホールは第１のパッシベーション膜の膜厚分のみしか形成されない。従って、信号線の少なくとも一部を層間絶縁膜を介して共通電極で被覆するようにした横方向電界型の液晶表示装置において、本実施形態のような製造方法をとることにより、信号線と共通電極のショートを著しく低減することが可能である。
【００４８】
また、本実施形態では、第１のパッシベーション膜６１の開口と第２のパッシベーション膜６２の開口を同一マスクを用いて行うので、フォトリソ工程は１工程増えるが、マスク数は増えないという利点がある。更に、第２のパッシベーション膜６２の開口を第１のパッシベーション膜６１の開口の内側に設けたので、第２のパッシベーション膜６２の開口をウェットエッチングで行っても、コンタクトホールの形状を良好に保つことができる。即ち、第２のパッシベーション膜６２の開口を第１のパッシベーション膜６１の開口の外側に設けた場合、特に、ゲート絶縁膜に酸化シリコン膜等、窒化シリコン膜とは異なる膜を用いたときなどは、酸化シリコン膜にサイドエッチが入り、コンタクトホールの形状を階段形状に保てず、上に形成する透明導電膜の段切れを発生させてしまう。第２のパッシベーション膜６２の開口を第１のパッシベーション膜６１の開口の内側に設けることで、第１のパッシベーション膜６１の開口部側壁が第２のパッシベーション膜６２で保護されるため、このような不具合を防止することができる。
【００４９】
（第３の実施の形態）
本発明の第３の実施の形態は、第２の実施の形態と同様に、ＴＦＴ上の層間絶縁膜を無機膜のみで形成する場合に係わる。本実施形態では、層間絶縁膜の無機膜は単層で形成されていることが、第２の実施の形態と異なるだけで、他の構成は第２の実施の形態と全く同様である。
【００５０】
図１９は、図１のＴＦＴ基板の１画素部を拡大して示す平面図（第２の実施の形態と同じ）、図２５は、図１９のＡ−ａ線、Ｂ−ｂ線、Ｃ−ｃ線に沿う断面図である。図２５に示すように、このＴＦＴ基板の画素電極２１と共通電極２２は、ＴＦＴ１４上に形成された単層のパッシベーション膜３２からなる層間絶縁膜上に設けられている。
【００５１】
次に、第３の実施の形態のＴＦＴ基板の製造方法を説明する。第２の実施の形態と異なるところは、パッシベーション膜形成及びコンタクトホール開口工程だけである。即ち、プラズマＣＶＤにより、シリコン窒化膜等の無機膜からなるパッシベーション膜３２を、約７００〜１０００ｎｍの膜厚で成膜し、フォトリソ工程により、パッシベーション膜３２をエッチングして、ソース電極２４を露出させる画素電極用のコンタクトホール９６と、信号線端子部を露出させるコンタクトホール（図示しない）を、パッシベーション膜３２及びゲート絶縁膜３１をエッチングして、共通配線１３を露出させる共通電極用のコンタクトホール９７と、走査線端子部、共通配線端子部を露出させるコンタクトホール（図示しない）と、各共通配線１３の端部を露出させる共通配線結束線用のコンタクトホール（図示しない）をそれぞれ開口する。このときのコンタクトホールのエッチングは、ウェットエッチングとドライエッチングの組み合せで行い、ドライエッチングでエッチングする膜厚分（正確には、ドライエッチングする時間分の膜厚）よりパッシベーション膜３２の膜厚を厚くすることが特徴である。
【００５２】
このように、コンタクトホール開口時に、ドライエッチングでエッチングする時間分の膜厚よりパッシベーション膜を厚く形成することにより、前述と同様の理由で、パッシベーション膜にピンホールが形成されたとしても、ピンホールがその全膜厚を貫通することはなく、従って、信号線と共通電極のショートを著しく低減することが可能である。
【００５３】
なお、第１の実施の形態では、感光性ノボラック系レジストのような有機絶縁膜を用いた例を示したが、勿論ポリイミド樹脂やアクリル樹脂を用いてもよいし、シリコン酸化膜やシリコン窒化膜等の無機系樹脂材料であってもよい。また、感光性でなく非感光性のものでもよい。この場合は、通常のフォトリソ工程と同様に、現像後にエッチング工程とレジスト剥離工程が必要になる。また、有機絶縁膜の形成工程とパッシベーション膜の開口工程は、別々のフォトリソ工程である例を示したが、同一のフォトリソ工程で開口してもよい。
【００５４】
また、前述の実施の形態では、逆スタガチャネルエッチ型ＴＦＴを有する液晶表示装置について述べたが、チャネル保護型や順スタガ型ＴＦＴでもよく、また、スタガード型ＴＦＴのみならず、コプレーナ型のＴＦＴについても適用できることは言うまでもない。また、ａ−ＳｉＴＦＴのみならず、ポリシリコン（ｐ−Ｓｉ）ＴＦＴにも適用できる。更に、スイッチング素子はＭＩＭであってもよい。
【００５５】
以上説明したように、本発明によれば、信号線の少なくとも一部を層間絶縁膜を介して共通電極で被覆するようにした横方向電界型の液晶表示装置において、表示性能を劣化させることなく、信号線と共通電極のショートを著しく低減し、製造歩留を向上することが可能である。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施の形態に係る横方向電界型液晶表示装置におけるＴＦＴ基板の構成を概念的に示す平面図である。
【図２】図１のＴＦＴ基板の１画素部を拡大して示す平面図である。
【図３】図２のＡ−ａ線、Ｂ−ｂ線、Ｃ−ｃ線に沿う断面図である。
【図４】共通電極用のコンタクトホールの配置を示す模式図である。
【図５】図１のＴＦＴ基板を用いた液晶パネルの製造方法の一例を説明する、１画素部の工程平面図（第１工程）である。
【図６】図５のＡ−ａ線、Ｂ−ｂ線、Ｃ−ｃ線に沿う工程断面図である。
【図７】図１のＴＦＴ基板を用いた液晶パネルの製造方法の一例を説明する、１画素部の工程平面図（第２工程）である。
【図８】図７のＡ−ａ線、Ｂ−ｂ線、Ｃ−ｃ線に沿う工程断面図である。
【図９】図１のＴＦＴ基板を用いた液晶パネルの製造方法の一例を説明する、１画素部の工程平面図（第３工程）である。
【図１０】図９のＡ−ａ線、Ｂ−ｂ線、Ｃ−ｃ線に沿う工程断面図である。
【図１１】図１のＴＦＴ基板を用いた液晶パネルの製造方法の一例を説明する、１画素部の工程平面図（第４工程）である。
【図１２】図１１のＡ−ａ線、Ｂ−ｂ線、Ｃ−ｃ線に沿う工程断面図である。
【図１３】図１のＴＦＴ基板を用いた液晶パネルの製造方法の一例を説明する、１画素部の工程平面図（第５工程）である。
【図１４】図１３のＡ−ａ線、Ｂ−ｂ線、Ｃ−ｃ線に沿う工程断面図である。
【図１５】図１のＴＦＴ基板周辺の端子部の平面図である。
【図１６】図１５のＤ−ｄ線に沿う断面図である。
【図１７】図１５のＥ−ｅ線に沿う断面図である。
【図１８】図１のＴＦＴ基板を用いた液晶パネルの１画素部分の断面図である。
【図１９】本発明の第２の実施の形態に係る横方向電界型液晶表示装置におけるＴＦＴ基板の１画素部を拡大して示す平面図である。
【図２０】図１９のＡ−ａ線、Ｂ−ｂ線、Ｃ−ｃ線に沿う断面図である。
【図２１】本発明の第２の実施の形態のＴＦＴ基板の１画素部の工程平面図（第４工程）である。
【図２２】図２１のＡ−ａ線、Ｂ−ｂ線、Ｃ−ｃ線に沿う工程断面図である。
【図２３】本発明の第２の実施の形態のＴＦＴ基板の１画素部の工程平面図（第５工程）である。
【図２４】図２３のＡ−ａ線、Ｂ−ｂ線、Ｃ−ｃ線に沿う工程断面図である。
【図２５】本発明の第３の実施の形態に係る横方向電界型液晶表示装置におけるＴＦＴ基板の１画素部を拡大して示す平面図（図１９と同じ）のＡ−ａ線、Ｂ−ｂ線、Ｃ−ｃ線に沿う断面図である。
【図２６】従来の横方向電界型液晶表示装置におけるＴＦＴ基板の１画素部を拡大して示す平面図である。
【図２７】図２６のＸ−Ｘ’線に沿う断面図である。
【図２８】図２６のＹ−Ｙ’線に沿う断面図である。
【符号の説明】
【００５７】
１０    ＴＦＴ基板
２０、３０、１２０    透明導電性基板
１１、１１１    走査線
１２、１１２    信号線
１３、１１３    共通配線
１４、１１４    ＴＦＴ
１５    走査線端子
１６    信号線端子
１７    共通配線結束線
１８    共通配線端子
２１、７１、１２１    画素電極
２２、７２、１２２    共通電極
２３、１２３    ゲート電極
２４、１２４    ソース電極
２５、１２５    ドレイン電極
２６、２７、４４、９６、９７、１２６、１２７      コンタクトホール
３１、１３１      ゲート絶縁膜
３２    パッシベーション膜
３３、１３３    有機絶縁膜
３４、１３４    半導体層
３５    蓄積容量電極
４１、８１    端子部金属膜
４２、８２    接続電極
４３、８３    端子部コンタクトホール
５０    対向基板
５１    配向膜
５２    ブラックマトリクス
５３Ｒ，５３Ｇ，５３Ｂ    カラーフィルタ
５４    オーバーコート膜
５５    液晶
５６    透明導電層
５７    偏光板
６１    第１のパッシベーション膜
６２    第２のパッシベーション膜
６４    耐圧向上用半導体層
６６、６７、８６、８７    開口
１３２    保護膜
１６４    アモルファスシリコン（ａ−Ｓｉ）層
１７４    ｎ＋型アモルファスシリコン（ｎ＋型ａ−Ｓｉ）層
【図１】
2008304939.tif 000003
【図２】
2008304939.tif 000004
【図３】
2008304939.tif 000005
【図４】
2008304939.tif 000006
【図５】
2008304939.tif 000007
【図６】
2008304939.tif 000008
【図７】
2008304939.tif 000009
【図８】
2008304939.tif 000010
【図９】
2008304939.tif 000011
【図１０】
2008304939.tif 000012
【図１１】
2008304939.tif 000013
【図１２】
2008304939.tif 000014
【図１３】
2008304939.tif 000015
【図１４】
2008304939.tif 000016
【図１５】
2008304939.tif 000017
【図１６】
2008304939.tif 000018
【図１７】
2008304939.tif 000019
【図１８】
2008304939.tif 000020
【図１９】
2008304939.tif 000021
【図２０】
2008304939.tif 000022
【図２１】
2008304939.tif 000023
【図２２】
2008304939.tif 000024
【図２３】
2008304939.tif 000025
【図２４】
2008304939.tif 000026
【図２５】
2008304939.tif 000027
【図２６】
2008304939.tif 000028
【図２７】
2008304939.tif 000029
【図２８】
2008304939.tif 000030