(57)【要約】【課題】回路導体間に充填したレジスタによって、これら両回路導体間のキャパシタンスを低減すること。【解決手段】少なくとも１つの内部（内蔵）レジスタを１部として使用する回路基板であり、レジスタは、樹脂を含む材料と、ナノ粒子および／またはミクロ粒子サイズのある量の粉末とを含む。レジスタは、高周波抵抗をごくわずかに増大させつつ、形成された回路内でのキャパシタンスを低減することによって、このような構造に存在することが知られる非連続性をほぼ除去して回路の性能を向上させる役割を果たす。電気アセンブリ（基板および少なくとも１つの電子部品）も提供される。【選択図】図７
2008300846.tif 000002
【特許請求の範囲】
【請求項１】
第１の絶縁層と、この第１の絶縁層上に配置され、開口部を含む第１の回路導体と、この第１の回路導体内の前記開口部内のある量のレジスタ材料と、前記第１の回路導体内の前記開口部内の前記量のレジスタ材料のほぼ全体に配置される第２の絶縁層と、この第２の絶縁層に配置される第２の回路導体と、この第２の回路導体と前記第１の回路導体間の電気接続と、を備え、
前記第１の回路導体内の前記開口部内の前記量のレジスタ材料が、前記第１および第２の回路導体間のキャパシタンスを実質上低減させ、前記第１および第２の回路導体間の前記電気接続の高周波抵抗を増大させる役割を果たすことを特徴とする回路基板。
【請求項２】
前記第１の絶縁層が、ガラス繊維強化エポキシ樹脂、ポリテトラフルオロエチレン、ポリイミド、ポリアミド、シアン樹脂、ポリフェニレンエーテル樹脂、光画像形成可能材料、およびその組み合わせから成るポリマー材料の群から選択された有機絶縁材料を含むことを特徴とする、請求項１の回路基板。
【請求項３】
前記第１および第２の回路導体がそれぞれ銅または銅合金材料から成ることを特徴とする、請求項１または請求項２の回路基板。
【請求項４】
前記開口部を有する前記第１の回路導体上に配置され、第２の開口部を有する中間絶縁層をさらに含み、前記量のレジスタ材料が前記中間絶縁層内の前記第２の開口部内にも配置され、第２の絶縁層が直接前記中間絶縁層と前記量のレジスタ材料上に配置されることを特徴とする、請求項１〜請求項３のいずれかの回路基板。
【請求項５】
前記量のレジスタ材料がナノ粒子を含むことを特徴とする、請求項１〜請求項４のいずれかの回路基板。
【請求項６】
前記量のレジスタ材料がミクロ粒子を含むことを特徴とする、請求項１〜請求項４のいずれかの回路基板。
【請求項７】
前記第２の回路導体と前記第１の回路導体間の前記電気接続が貫通孔を含むことを特徴とする、請求項１〜請求項６のいずれかの回路基板。
【請求項８】
前記量のレジスタ材料がエポキシ樹脂材料とある量の金属粒子とを含むことを特徴とする、請求項１〜請求項７のいずれかの回路基板。
【請求項９】
前記金属粒子が、銅または銀のいずれか少なくとも一方であることを特徴とする、請求項８の回路基板。
【請求項１０】
前記粒子がナノ粒子であることを特徴とする、請求項８または請求項９の回路基板。
【請求項１１】
前記粒子がミクロ粒子であることを特徴とする、請求項８または請求項９の回路基板。
【請求項１２】
第１の絶縁層と、この第１の絶縁層上に配置され、開口部を含む第１の回路導体と、この第１の回路導体内の前記開口部内のある量のレジスタ材料と、前記第１の回路導体内の前記開口部内の前記量のレジスタ材料のほぼ全体に配置される第２の絶縁層と、この第２の絶縁層上に配置される第２の回路導体と、この第２の回路導体と前記第１の回路導体間の電気接続と、を含み、前記第１の回路導体内の前記開口部内の前記量のレジスタ材料が、前記第１および第２の回路導体間のキャパシタンスを実質上低減させ、前記第１および第２の回路導体間の前記電気接続の高周波抵抗を増大させる役割を果たすことを特徴とする回路基板と、
この回路基板上に配置され、これに電気的に結合される少なくとも１つの電子部品と、
を備えることを特徴とする電気アセンブリ。
【請求項１３】
前記少なくとも１つの電子部品が半導体チップを備え、前記回路基板がチップキャリア基板を備えることを特徴とする、請求項１２の電気アセンブリ。
【請求項１４】
前記回路基板がプリント回路板を備えることを特徴とする、請求項１２の電気アセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント回路板、チップキャリアなどの回路基板内のレジスタを提供すること、特に、上記内部レジスタを１部に含む製品に関する。さらに特に、本発明は、内部レジスタが、ナノ粒子、ミクロ粒子、または両方の組み合わせを１部に含む粉末材料を用いて形成される上記製品に関する。
【背景技術】
【０００２】
米国代理人整理番号第ＥＩ−２−０６−０１３号で２００７年４月６日に出願された「非剥離コンデンサ材料、前記非剥離コンデンサ材料を含む内部コンデンサを有する容量性基板、および容量性基板で使用されるコンデンサ部材の製造方法」では、１部に熱硬化性樹脂（たとえば、エポキシ樹脂）、高分子質量柔軟材（たとえば、フェノキシ樹脂）、および強絶縁セラミック材料（たとえば、チタン酸バリウム）のある量のナノ粒子を含み、連続または半連続繊維（たとえば、ガラス繊維）を含まないコンデンサ材料が定義される。該材料は、第１の導体部材に層状に配置され、材料が実質的な剥離特性を持たない所定温度まで加熱されるように調整される。その後、第２の導体部材を材料上に配置してコンデンサ部材を形成してから、コンデンサ部材を基板内に組み込んで容量性基板を形成することができる。電子部品は、基板上に配置して内部コンデンサに容量結合することができる。
【０００３】
２００６年２月１３日に米国で出願された出願番号第１１／３５２、２７９号の「大型回路基板の１部として使用される容量性基板の製造方法、前記回路基板の製造方法、および前記回路基板を含む情報処理システムの製造方法」では、材料の少なくとも１つの容量性絶縁層が導体上にスクリーン印刷またはインクジェット印刷され、その後で、基板内の選択された素子を結合し、基板の内部素子として少なくとも２つのコンデンサを形成するための貫通孔の追加など、基板がさらに処理される、容量性基板の形成方法が定義される。容量性基板は、大型の回路基板内に組み込んで、たとえば、電気アセンブリを形成することができる。上記基板を含む情報処理システムの製造方法も提供される。１例では、エポキシノボラック樹脂とフェノキシ樹脂が一緒に、チタン酸バリウム（ＢａＴｉＯ３）粉末、プロピレングリコールモノメチルエーテルアセテート、およびメチルエチルケトンと混合されて、３日間ボールミルにかけられる。この混合複合材料の２．５ミクロン薄膜が銅基板に蒸着されて、炉内で約１４０℃で３分間乾燥されて、残りの有機溶剤を除去する。次に、炉内で１９０℃で２時間硬化される。その後、スパッタリング動作のために通常使用されるマスクを用いた硬化膜上でスパッタリング動作を行うことで、第２の回路導体が形成される。
【０００４】
また、２００６年２月１３日に米国で出願された出願番号第１１／３５２、２７６号の「大型回路基板の１部として使用される光画像形成可能絶縁体を用いて容量性基板を製造する方法、前記回路基板の製造方法、および前記回路基板を含む情報処理システムの製造方法」では、材料の少なくとも１つの容量性絶縁層が導体上にスクリーン印刷またはインクジェット印刷され、その後で、基板内の選択された素子を結合し、基板の内部素子として少なくとも２つのコンデンサを形成するための貫通孔の追加など、基板がさらに処理される、容量性基板の形成方法が定義される。光画像形成可能材料は、印刷される容量性絶縁体の配置を簡易化するのに使用される。容量性基板は大型回路基板内に組み込まれ、たとえば電気アセンブリを形成する。上記基板を含む情報処理システムの製造方法も提供される。
【０００５】
２００５年１０月６日に米国で出願された出願番号第１１／２４４、１８０号の「はんだ被覆ミクロ粒子ペースト接続を有する回路基板、前記基板を使用する多層基板アセンブリ、電気アセンブリ、情報処理システム、および前記基板の製造方法」では、電気接続を提供するための導電性ペーストを含む回路基板が定義される。該ペーストは、１実施形態では、結合剤成分と、ミクロ粒子を含む少なくとも１つの金属成分とを含む。別の実施形態では、ペーストは結合剤と複数のナノワイヤを含む。ミクロ粒子またはナノワイヤのうちの選択されたものは、はんだ層をその上に含む。電気アセンブリと、その１部として上記基板を有するための情報処理システムアダプタだけでなく、上記基板の製造方法も提供される。
【０００６】
２００５年７月５日に米国で出願された出願番号第１１／１７２、７９４号の「回路基板で使用される内部容量性基板の製造方法および前記回路基板の製造方法」では、第１および第２の導体が絶縁体に対向して形成され、これらのうちの１つの導体が貫通孔接続に電気的に接続される容量性基板の形成方法が定義される。それぞれが、結果として生じるコンデンサのための電極としての機能を果たす。その後、基板は大型構造内に組み込まれるように適合され、プリント回路板やチップキャリアなどの回路基板を形成する。追加のコンデンサも可能である。この係属出願で引用される実施例のうちの１つ（実施例５）では、エポキシノボラック樹脂とフェノキシ樹脂が一緒に、チタン酸バリウム（ＢａＴｉＯ３）粉末、プロピレングリコールモノメチルエーテルアセテート、およびメチルエチルケトンと混合されて、３日間ボールミルにかけられる。この混合複合材料の２．５ミクロン薄膜が銅基板に蒸着されて、炉内で約１４０℃で３分間乾燥されて、残りの有機溶剤を除去する。次に、炉内で１９０℃で２時間硬化される。その後、スパッタリング動作のために通常使用されるマスクを用いた硬化膜上でスパッタリング動作を行うことで、第２の回路導体が形成される。
【０００７】
２００５年７月５日に米国で出願された出願番号第１１／１７２、７８６号の「回路基板で使用するために金属成分を有するレジスタ材料、前記レジスタ材料を使用する回路基板、前記回路基板の製造方法、および前記回路基板を使用する情報処理システム」では、ポリマー樹脂、および少なくとも１つの金属成分と少なくとも１つのセラミック成分の混合物を含むある量のナノ粉末を含む回路基板内で、内部レジスタの１部として使用される材料が定義される。セラミック成分は、強絶縁セラミックおよび／または高表面積セラミックおよび／または透明酸化物および／またはドープマンガン鋼であってもよい。もしくは、材料はポリマー樹脂とナノ粉末を含み、ナノ粉末は少なくとも１つの金属被覆セラミックおよび／または少なくとも１つの酸化物被覆金属成分を含む。上記材料とレジスタを内部に使用するために適合された回路基板および該基板の製造方法も提供される。電気アセンブリ（基板および少なくとも１つの電子部品）および情報処理システム（たとえば、パーソナルコンピュータ）も提供される。
【０００８】
２００５年１月１０日に米国で出願された出願番号第１１／０３１、０８５号の「回路基板で使用される金属成分を有するコンデンサ材料、前記コンデンサ材料を使用する回路基板、前記回路基板の製造方法、および前記回路基板を使用する情報処理システム」では、回路基板内の内部コンデンサの１部として使用される材料であって、ポリマー樹脂と粒子サイズが約０．０１ミクロン〜約０．９０ミクロンのセラミック材料のある量のナノ粉末とを含み、前記粒子のうちの選択された粒子の表面積が約２．０〜約２０グラム当り平方メートルである材料が定義される。上記材料とコンデンサを内部で使用するために適合された回路基板と該基板の製造方法も提供される。電気アセンブリ（基板および少なくとも１つの電子部品）と情報処理システム（たとえば、パーソナルコンピュータ）も提供される。
【０００９】
２００５年１月１０日に米国で出願された出願番号第１１／０３１、０７４号の「回路基板で使用されるコンデンサ材料、前記コンデンサ材料を使用する回路基板、前記回路基板の製造方法、および前記回路基板を使用する情報処理システム」では、回路基板内の内部コンデンサの１部として使用される材料であって、ポリマー樹脂と少なくとも１つの金属成分と少なくとも１つの強絶縁セラミック成分の混合物を含むある量のナノ粉末とを含み、強絶縁セラミック成分のナノ粒子は、粒子サイズが約０．０１ミクロン〜約０．９ミクロンで、表面積が約２．０〜約２０グラム当り平方メートルである材料が定義される。上記材料とコンデンサを内部で使用するために適合された回路基板と該基板の製造方法も提供される。電気アセンブリ（基板および少なくとも１つの電子部品）と情報処理システム（たとえば、パーソナルコンピュータ）も提供される。米国で出願された出願番号第１１／０３１、０７４号と米国で出願された出願番号第１１／３２４、２７３号の分割出願は２００６年１月４日に提出された。米国で出願された出願番号第１１／０３１、０７４号は現在米国特許第７、０２５、６０７号である。
【００１０】
２００４年７月２８日に米国で出願された出願番号第１０／９００、３８６号の「内部メモリを有する電気アセンブリ、電子部品が上に配置される回路基板、その製造方法、およびそれを利用する情報処理システム」では、第１の導電性パターンを有する有機絶縁材料から成る回路基板を含む電気アセンブリが定義される。絶縁層とパターンの少なくとも１部が第１の有機メモリ素子の底部を形成し、残りの部分はパターンの部分全体に形成される第２のポリマー層であり、第２の導電回路がポリマー層上に形成される。第２の絶縁層は第２の導電回路と第１の回路パターン上に形成されて、有機メモリ素子を囲む。該素子は第２の絶縁層を介して第１の電子部品に電気的に接続され、この第１の電子部品は第２の電子部品に電気的に接続される。電気アセンブリ、および１つまたは複数の上記電気アセンブリをその１部として使用するように調整される情報処理システムの製造方法も提供される。米国で出願された出願番号第１０／９００、３８６号は現在米国特許第７、０４５、８９７号である。
【００１１】
２００４年７月２８日に米国で出願された出願番号第１０／９００、３８５号の「内部有機メモリ素子を有する回路基板、前記回路基板の製造方法、前記回路基板を使用する電気アセンブリ、および前記回路基板を使用する情報処理システム」では、導電性パターンを有する絶縁材料の少なくとも１つの層から成る回路基板が定義される。パターンの少なくとも１部は、有機メモリ素子の第１の層として使用され、該素子はパターン上に少なくとも第２の絶縁層を含み、第２のパターンはいくつかの接触点を達成するため下部と整列されて素子を形成する。基板は好ましくは、他の絶縁体−回路層アセンブリと結合されて、組み合わせて機能を果たすため内部メモリ素子に結合される別個の電子部品（たとえば、論理チップ）を上に配置することのできる多層基板を形成する。基板を使用可能な電気アセンブリ、および１つまたは複数の上記電気アセンブリをその１部として使用するように調整される情報処理システムも提供される。
【００１２】
上記出願はすべて本発明と同じ譲受人に譲渡されている。本願は、出願日が２００５年１月１０日の米国で出願された出願番号第１１／０３１、０７４号（現在は米国特許第７、０２５、６０７号）の一部継続出願である米国で出願された出願番号第１１／１７２、７８６号の一部継続出願である。
【００１３】
プリント回路板（以下、ＰＣＢとも称する）、チップキャリアなど（これらの製品は本明細書では回路基板と総称する）は通常、絶縁材料と導電性材料の複数層（積層）が比較的高い温度と圧力の積層工程を用いて共に接合されて積層状に構成される。通常、薄銅または銅合金の導電層は、ふつうは基板の表面に配置される様々な素子とのおよび素子間の電気接続を提供するために形成された基板で使用され、上記素子の例は集積回路（半導体チップ）、およびコンデンサ、レジスタ、インダクタなどの別個の受動素子である。別個の受動素子は、完成された基板の表面積のうち相当高い割合を占め、それは、今日の基板および同技術を含む製品における小型化のニーズと需要の高まりのために、今後の設計上の視点からすれば好ましくない。利用可能な基板表面積（「不動産」と呼ばれることもある）を増大させるため、基板上に搭載するために単独の素子に複数の機能（たとえばレジスタ、コンデンサなど）を含める様々な努力がなされてきた。受動素子が上記構造を取る場合、しばしば総称して、および個々に一体化受動素子などと呼ばれ、機能が１つの素子に一体化されることを意味する。上記外部配置のため、これらの素子は、単独の形式を取ろうが、基板の「不動産」をまだ利用する。
【００１４】
上記制限に対応して、基板の内部に個々の受動素子を埋め込む試みがなされており、上記素子は内蔵受動素子と称される。よって、基板内（たとえば、選択された層の間）に配置されるように設計されるコンデンサまたはレジスタは、内蔵一体化受動素子、あるいはより簡単に内蔵レジスタまたはコンデンサと称される。よって、上記コンデンサは内部キャパシタンスを提供し、レジスタは内部抵抗を提供する。この内部配置の結果、ＰＣＢの外表面に上記素子を配置する必要がないため、ＰＣＢの貴重な表面積を節約する。
【００１５】
後述する文献のうちいくつか、特に特許文献２２は、ＰＣＢの受動素子としてレジスタの内部使用を記載している。米国で出願された出願番号第１１／０３１、０７４号（現在は米国特許第７、０２５、６０７号）に記載されるように、回路基板（ＰＣＢ）内に内部キャパシタンスおよび他の内部導電性構造、部品、または素子（適切な例の１つが内部半導体チップ）を提供しようとする試みがなされてきた。これらの中にはナノ粉末の使用も含まれる。以下が、ナノ粉末や代替手段を使用するものなど、上述したような内蔵素子を有するものも含め、様々な基板構造の例である。これらの文献の引用は、それらが本発明に対する先行技術と認めるものではない。
【００１６】
特許文献１の「ポリマー厚膜抵抗性ペースト、ポリマー厚膜レジスタ、およびその製造方法および装置」では、プリント回路板の表面に１０〜８５度傾斜されるブレードをスキージに設けることによって耐性を向上させたポリマー厚膜レジスタを製造するために、高揺変性インデックスポリマー厚膜抵抗性ペーストを塗布する処方、装置、および方法が記載される。傾斜ブレードは、スキージのブレードがプリント回路板に対して移動するとき、ポリマー厚膜抵抗性ペーストのビーズ内で流体回転運動を引き起こす。この回転運動は、ビーズ内のペーストのせん断ひずみ速度を増加させて、気泡を含み、ペーストの弾性回復を起こし、ペーストの表面割れを発生させることなく、レジスタ状の間隙をより有効に充填する。
【００１７】
特許文献２の「レジスタを設けた配線板とその製造工程」では、レジスタを設けた配線板が記載される。該配線板は、表面と表面上に形成された配線パターンとを有する絶縁基板を備え、配線パターンは、互いに一定距離を置いて配置される第１および第２の電極を含み、第１のレジスタ（水平型レジスタ）が表面上に形成され、第１のレジスタは第１および第２の電極にそれぞれ接続される端部を有し、配線パターンはさらに第３の電極を含み、表面上の第１の平面領域を占め、第２のレジスタ（垂直型レジスタ）が第３の電極上に形成され、第４の電極が第２のレジスタ上に形成され、第２のレジスタと第４の電極が第１の平面領域内の第２の平面領域に配置される。
【００１８】
特許文献３の「銀被覆粒子、その製造方法および装置、そこから製造される銀含有素子」では、銀含有粉末と、高品質、小寸法、および狭寸法分布の銀含有粒子の製造方法および装置が記載される。エアロゾルは液体フィードから生成され、炉に送られて、そこでエアロゾル内の小滴の液体が気化されて所望の粒子を形成し、その後、粒子回収機で回収される。エアロゾルの生成は、エアロゾル、狭滴寸法分布、滴寸法の周到な制御、および商業用途に適した高滴負荷を有する高品質のエアロゾルの生成を含む。
【００１９】
特許文献４の「抵抗膜」では、ポテンショメータで使用される抵抗膜が記載される。該膜は可動ワイパと接触している。該膜は、硬化ポリマー樹脂と硬化熱硬化性樹脂とを含む。カーボンブラックおよびグラファイトの導電性粒子が膜内に分散される。導電性粒子によって、樹脂は電気的抵抗を持つ。カーボンナノ粒子も膜内に分散される。ナノ粒子は、抵抗膜の磨耗抵抗を増大させ、ワイパが膜を移動する間の電気ノイズを減少させる。
【００２０】
特許文献５の「内蔵コンデンサを有する基板の製造工程」では、下側電極パッドを含む第１の金属配線層が基板ベースに形成される、内蔵コンデンサを有する基板の製造工程が記載される。絶縁層は積層被覆手順によって基板ベースに形成される。孔が絶縁層に形成されて下側電極パッドを露出させ、その後、媒体材料が孔に充填される。媒体材料は接地されて、絶縁層と共平面の接地面を有する。上側電極パッドを含む第２の金属配線層が絶縁層に形成され、上側電極パッドは媒体材料の接地面を覆い、内蔵コンデンサを形成するように下側電極パッドと平行である。
【００２１】
特許文献６の「ナノサイズ合金粉末」では、幅広い様々な興味深い構造的、磁気的、触媒的、抵抗的、電子的、およびバーコード用途を示すＦｅＡｌ、Ｆｅ３Ａｌ、ＮｉＡｌ、ＴｉＡｌ、およびＦｅＣｏＶなどの合金のナノ粒子の使用が記載される。ナノサイズ粉末は、機械的特性が向上した構造部品、磁気飽和が向上した磁気部品、触媒作用が向上した触媒材料、解像度が向上した厚膜回路素子、および磁気特性が向上した磁気バーコードなどの画面印刷画像を製造するのに使用することができる。室温では非磁性の大きなＦｅＡｌ材料と対照的に、ＦｅＡｌナノ粒子は室温で磁気的特性を発揮する。
【００２２】
特許文献７の「抵抗膜」では、ポテンショメータで使用される抵抗膜が記載される。該膜は可動ワイパと接触している。該膜は、硬化ポリマー樹脂と硬化熱硬化性樹脂とを含む。カーボンブラックおよびグラファイトの導電性粒子が膜内に分散される。導電性粒子によって、樹脂は電気的抵抗を持つ。カーボンナノ粒子も膜内に分散される。ナノ粒子は、抵抗膜の磨耗抵抗を増大させ、ワイパが膜を移動する間の電気ノイズを減少させる。例の組成を生成するにあたって、総組成に基づき、１０〜２０重量パーセントのポリマーと０〜１０重量パーセントの熱硬化性樹脂を６０〜８０重量パーセントのＮ−メチルピロリドン内で混合することによってポリマー溶液が作製される。ポリマーは、導電性粒子とナノ粒子の両方と混合されて、微粒子サイズのペーストを形成する。この時点で、抵抗組成の特性を変更するため、所望すれば界面活性剤と流動添加物を添加してもよい。粒子サイズの範囲とペーストの粘度は、位置センサにおける用途に適した抵抗性ペーストを得るようにモニタされる。ボールミル上での粉砕時間と粉砕量は、最終的な粒子分布、サイズ、結果として生じる流動学に応じて決定される。
【００２３】
２００４年３月９日に発行された特許文献８の「プリント回路板の間質素子の装置および方法」では、第１および第２の表面を有する第１の層を含み、基板上素子（たとえば、ＡＳＩＣチップ）がその上に搭載されるプリント回路板（ＰＣＢ）が記載される。ＰＣＢは、第３および第４の表面を有する第２の層を含む。表面のうちの１つは、間質素子を確実に保持する凹部を含むことができる。ＰＣＢ層を電気的に接続する「バイア」は、間質素子のリード線にも接続される。記載される間質素子は、ダイオード、トランジスタ、レジスタ、コンデンサ、サーモカップルなどの素子を含む。好適な実施形態と思われる実施形態では、間質素子は、約０．０１４インチの厚みの「０４０２」レジスタ（Ｒｏｈｍ  Ｃｏ．社製）と同様のサイズのレジスタである。
【００２４】
２００３年９月９日に発行された特許文献９の「絶縁ナノ粉末を使用するプリント回路板の一体キャパシタンス」では、水−熱的に作製されるナノ粉末によって、高い絶縁率を提供し、容易にミクロバイアを貫通する絶縁層の製造を可能にする、プリント回路板内に含まれる一体キャパシタンス素子の製造方法が記載される。本特許に記載される方法では、水−熱的に作製されたナノ粉末および溶媒のスラリーまたは懸濁液が作製される。ポリマーなどの好適な接合材料がナノ粉末スラリーと混合されて、絶縁層状に形成される合成混合物を生成する。絶縁層は硬化前に導電層上に配置することができる、あるいは、導電層は蒸着またはスパッタリングなどの積層処理または金属化処理のいずれかにより硬化絶縁層上に被覆することができる。
【００２５】
２００３年４月３日に発行された特許文献１０の「高絶縁率ナノ構造ポリマー−セラミック合成物」では、金属アセチルアセトナート（ａｃａｃｓ）硬化触媒含有ポリマーを用いて形成される高絶縁率のポリマー−セラミック合成物が記載される。特に、特定パーセントのＣｏ（ＩＩＩ）は、特定のエポキシの絶縁率を高めることができる。高絶縁率のポリマーはフィラー、好ましくはセラミックフィラーと結合され、高絶縁率の２つの相の合成物を形成する。約３０〜約９０％量のセラミック負荷を有する合成物と高絶縁率のベースポリマー、好ましくはエポキシは、明らかに約６０を超える絶縁率を有することが判明している。約７４〜約１５０を超える絶縁率の合成物も、この特許で言及されている。２５ｎＦ／ｃｍ２以上、好ましくは３５ｎＦ／ｃｍ２以上、最も好ましくは５０ｎＦ／ｃｍ２以上のキャパシタンス密度を有する内蔵コンデンサも言及される。
【００２６】
２００３年２月２５日に発行された特許文献１１の「平行コンデンサ積層体の製造方法」では、大型回路板または類似の構造の内部を形成してキャパシタンスを提供することのできる平行コンデンサ構造が定義される。もしくは、コンデンサは、２つの異なる電子部品（たとえば、チップキャリア、回路板、さらには半導体チップ）を、そのために所望のレベルのキャパシタンスを提供しつつ相互接続するインターコネクタとして使用することができる。コンデンサは、少なくとも１つの内側導体層、内側導体の対向面に追加される２つの追加導体層、および無機絶縁材料（好ましくは第２の導体層の外表面上の酸化物層または第２の導体層に塗布されるチタン酸バリウムなどの適切な絶縁材料）を含む。さらに、コンデンサは、無機絶縁材料の上に外側導体層を含むことによって、内側の追加された導電層と外側導体間に平行コンデンサを形成する。
【００２７】
２００２年１２月３１日に発行された特許文献１２の「薄膜レジスタの形成」では、導電材料の層と電気接触する抵抗性材料のパターン層を形成する方法が記載される。３層構造は、金属導電層、化学エッチャントによって劣化可能な材料から成る中間層、および中間層用の化学エッチャントが抵抗性材料に浸透し、中間層を化学的に劣化させるのに十分な有孔率を有する抵抗性材料層を備え、中間層が化学的に劣化している場合、抵抗性材料層を導電層から剥離させることができる。パターン化されたフォトレジスト層は抵抗性材料層に形成される。抵抗性材料層は中間層用の化学エッチャントにさらされて、エッチャントが多孔抵抗性材料層に浸透して中間層を劣化させる。次に、中間層が劣化しているすべての場所で、抵抗性材料層の部分が剥離されて取り除かれる。
【００２８】
２００２年９月１０日に発行された特許文献１３の「ハイブリッドコンデンサとその製造方法」では、複数レベルの余分なオフチップキャパシタンスをダイ負荷に提供する集積回路パッケージに関連するハイブリッドコンデンサが記載される。ハイブリッドコンデンサは、パッケージ内に内蔵され、オフチップキャパシタンスの第２のソースに電気的に接続される低インダクタンス平行プレートコンデンサを含む。平行プレートコンデンサはダイの下に配置され、上導電層、下導電層、上層と下層を電気的に絶縁する薄絶縁層を有する。オフチップキャパシタンスの第２のソースは、コンデンサ、および／または１つまたは複数の別個のコンデンサ、および／または追加の平行プレートコンデンサを介して自己調整される。コンデンサを介して自己調整されたそれぞれがパッケージに内蔵され、内側導体および外側導体を有する。内側導体は上および下導電層のいずれかに電気的に接続され、外側導体は他の導電層に電気的に接続される。個々のコンデンサは、導電層からパッケージの表面までの接点に電気的に接続される。動作中、低インダクタンス平行プレートコンデンサの一方の導電層が接地面を提供し、他方の導電層が電源面を提供する。
【００２９】
２００２年５月２８日に発行された特許文献１４の「電子パッケージング用レジスタ」では、絶縁基板上に形成される薄層レジスタが記載され、該レジスタはプリント回路板に内蔵することができる。好適な抵抗性材料は、プラチナなどの金属、およびシリカまたはアルミナなどの絶縁材料の均質な混合物である。金属と混合される極少量の絶縁材料は、金属の抵抗を大幅に上昇させる。好ましくは、抵抗性材料は燃焼化学蒸着（ＣＣＶＤ）によって絶縁基板に蒸着される。ゼロ価金属および絶縁材料の場合、均質な混合物は、ＣＣＶＤによる金属と絶縁材料の同時蒸着によって達成される。抵抗性材料の個々のパッチを形成するため、貴金属に基づくものを含め金属ベースのレジスタ材料はほぼエッチングで除去することができる。よって、抵抗性材料層は、パターン成形されたレジスト、たとえば、露出し現像したフォトレジストで覆って、抵抗性材料の基盤層の露出した部分はエッチングで除去することができる。本特許は、絶縁基板、抵抗性材料層の個々のパッチ、および抵抗性材料層のパッチ上の間隔を置いて配置された場所と電気接触する導電性材料を含む薄層レジスタの形成についても記載しており、上記導電性材料は、抵抗性材料パッチと電子回路との電気接続を提供する。絶縁材料、抵抗性材料、および導電性材料の上記構造は、選択的エッチング手順によって形成することができる。
【００３０】
２００２年５月２８日に発行された特許文献１５の「内蔵コンデンサ設計を有する多層基板」では、多層基板の電源面と接地面間の電圧変動によって生成される高周波ノイズを分断するために使用される内蔵コンデンサを有する多層基板が記載される。電源面と接地面間に充填貫通孔を有し、絶縁率の高い少なくとも１つの種類の絶縁材料が、内蔵コンデンサを形成するのに使用される。
【００３１】
２００２年４月９日に発行された特許文献１６の「プリント回路板においてインターコネクタとして使用されるコンデンサ積層体」では、大型回路基板または類似の構造の内部を形成してキャパシタンスを提供することのできる平行コンデンサ構造が定義される。もしくは、コンデンサは、２つの異なる電子部品（たとえば、チップキャリア、回路板、さらには半導体チップ）を、そのために所望のレベルのキャパシタンスを提供しつつ相互接続するインターコネクタとして使用することができる。コンデンサは、少なくとも１つの内側導体層、内側導体の対向面に追加される２つの追加導体層、および無機絶縁材料（好ましくは第２の導体層の外表面上の酸化物層または第２の導体層に塗布されるチタン酸バリウムなどの適切な絶縁材料）を含む。さらに、コンデンサは、無機絶縁材料の上に外側導体層を含むことによって、内側の追加された導電層と外側導体間に平行コンデンサを形成する。
【００３２】
２００１年６月５日に発行された特許文献１７の「回路チップパッケージおよびその製造方法」では、第１の側面と第２の側面とを有する絶縁材料を含む相互接続層、第２の側面の第２の側面金属化部分上にパターン成形され、第２の側面の第２の側面非金属化部分には成形されない最初の金属化、第１の側面から第２の側面金属化部分のうちの１つに延在する基板バイア、および第１の側面から第２の側面非金属化部分に延在するチップバイアを設けるステップを備えるチップをパッケージングする方法が記載される。該方法は、チップのチップパッドがチップバイアに整列するように第２の側面にチップを配置することと、第２の側面金属化部分とチップパッドまで延在するように、相互接続層の第１の側面の選択された部分とバイア内の接続金属をパターニングすることも含む。「基板」または他の絶縁材料がチップの周囲に成形される。
【００３３】
２００１年３月２７日に発行された特許文献１８の「積層体とその製造方法」では、積層構造で使用される繊維−樹脂絶縁材料とその製造方法が記載される。結果として生じる構造は、プリント回路板またはチップキャリア基板で使用されるように調整可能である。樹脂は、「ＦＲ−４」合成物のために世界中で大規模に現在使用されているようなエポキシ樹脂である。ビスマレイミド−トリアジン（ＢＴ）をベースとする樹脂材料も許容可能で、本特許ではさらに、より好ましくは、樹脂は、約１４５℃のガラス遷移温度の当該技術において既知なフェノール硬化可能な樹脂材料であると付け加える。
【００３４】
２０００年１１月２１日に発行された特許文献１９の「高絶縁率可撓ポリイミド膜とその生成工程」では、接着性および熱可塑性ポリイミド膜の単独層、あるいは片側または両側に接合された接着性および熱可塑性ポリイミド膜層を有し、チタン酸バリウムまたはポリイミド被覆チタン酸バリウムなどの強絶縁セラミックフィラー４〜８５重量％から成る少なくとも１つのポリイミド層内に分散される多層ポリイミド膜から成り、絶縁率が４〜６０である可撓性の高絶縁率ポリイミド膜が記載される。高絶縁率のポリイミド膜は、多層プリント回路、フレキシブル回路、半導体パッケージングおよび埋込（内部）薄膜コンデンサなどの電子回路および電子部品で使用することができる。
【００３５】
２０００年７月４日に発行された特許文献２０の「集積回路パッケージの相互接続のブリッジ方法」では、第１および第２の層と、第１の層と一体化される複数のルーティングパッドと、第１の層の上側および下側面にそれぞれ配置される複数の上側および下側導管であって、上側導管の１つが下側導管の１つに電気的に接続される導管と、第２の層に配置される複数のパッドと、パッドを下側導管に電気的に接続するバイアと、ボンディングパッドを有する第２の層に接着されるチップであって、そのうち少なくとも１つがルーティングパッドの１つに電気的に接続されるチップと、を備える集積回路パッケージが記載される。
【００３６】
２０００年５月３０日に発行された特許文献２１の「積層プリント回路板用の個々の内蔵コンデンサ」では、多層プリント回路板内の個別の内蔵コンデンサを製造する方法が記載される。該方法は、標準的なプリント回路板製造技術を用いた実行に準拠すると言われている。コンデンサの製造は、第１のパターン成形可能絶縁体を採用する連続積層技術に基づく。絶縁体のパターニング後、パターン溝は、通常ポリマー／セラミック合成物である高絶縁率材料で充填される。キャパシタンス値は、合成物のパターンサイズ、厚さ、および絶縁率によって確定される。コンデンサ電極と他の電気回路は、積層された銅のエッチング、金属蒸着、または導電性インクの蒸着によって作製することができる。
【００３７】
前述した特許文献２２の「集積受動素子を有するプリント回路板およびその製造方法」では、複数の埋込受動素子を有する多層プリント回路板と、受動素子がレジスタ、コンデンサ、およびインダクタを含む回路板の製造方法が記載される。該方法は、電気回路を有する多層プリント回路板の各層を製造するステップと、抵抗値、絶縁値、または磁気値を有するポリマーインクをその後でスクリーニングしてレジスタ、コンデンサ、およびインダクタを形成するステップとを含む。回路板の各層は硬化してポリマーインクを乾燥し、その後で個々の層が一緒に接合されて多層板を形成する。
【００３８】
１９９８年１１月３日に発行された特許文献２３の「ベアチップ搭載プリント回路板およびフォトエッチングによるその製造方法」では、任意数の配線回路導体層および絶縁層が基板であるプリント回路板の片面または両面に交互に積層され、ベアチップ部を搭載し樹脂包含できる上側開口部を有する凹部がプリント回路板の表面に形成される「ベアチップ」多層プリント回路板の製造方法が記載される。好適な実施形態と思われる実施形態では、絶縁層のうちの１つが感光性樹脂から成り、ベアチップ部搭載凹部が感光性樹脂製の絶縁層をフォトエッチングすることによって形成される。
【００３９】
１９９５年６月２０日に発行された特許文献２４の「両面無鉛素子を有する電子アセンブリ」では、両面無鉛素子と２つのプリント回路板とを有する電子アセンブリが記載される。該素子は、両対向主面に複数の電気終端またはパッドを有する。  各プリント回路板は、両面無鉛素子の両側の電気終端に対応する複数のパッドを有するプリント回路パターンを備える。素子の片側の電気端子は第１の基板のパッドに装着され、無鉛素子の他の側の電気端子は第２の基板のパッドに装着される。プリント回路板は共に接合されて多層回路板を形成するため、両面無鉛素子は中に埋め込まれるか、あるいは奥まったところに置かれる。素子ははんだを用いてプリント回路板のパッドに装着される。
【００４０】
１９９４年１月１８日に発行された特許文献２５の「内部直接チップアタッチメントを有する３次元メモリカード構造」では、内部３次元アレイの埋込半導体チップを含むカード構造が記載される。該カード構造は、電源コアと複数のチップコアを含む。各チップコアは、電源コアの対向面の電源コアに接合され、各チップコアは、２次元アレイのチップウェルを有する補償コアを含む。各チップウェルによって、各半導体チップをそこに埋め込むことができる。さらに、対応する絶縁材料は、チップウェルの底部を除き、補償コアの大部分の面に配置される。対応する絶縁材料は低絶縁率を有し、半導体チップと補償コアの熱膨張率に匹敵する熱膨張率を有するため、チップと補償コアの熱膨張安定性が維持される。
【００４１】
１９９２年１１月１０日に発行された特許文献２６の「集積減結合容量性素子を有するプリント回路板」では、高キャパシタンスパワー配分コアを含み、その製造が標準プリント回路板アセンブリ技術と両立可能であるＰＣＢが記載される。高キャパシタンスコアは、高絶縁率を有する平面状素子によって分離される接地面と電源面から成る。高絶縁率材料は通常、高絶縁率の強絶縁セラミック物質を負荷されたエポキシ樹脂などの接合材料で含浸されたガラス繊維である。強絶縁セラミック物質は通常、エポキシ接合材料と結合されるナノ粉末である。本特許によると、パワー配分コアの結果として生じるキャパシタンスは、ＰＣＢ上の減結合コンデンサのニーズを完全に排除するのに十分である。
【００４２】
ただし、焼成前粉砕セラミックナノ粉末を絶縁層内で使用することは、貫通孔（導電孔はＰＣＢの導電層間の電子通信を可能にする）の形成の障害になる。焼成前粉砕セラミックナノ粉末粒子の大きさは通常５００〜２０、０００ナノメートル（ｎｍ）である。さらに、この範囲での粒子分布は一般的にかなり広範で、つまり、５００ｎｍの粒子とともに１０、０００ｎｍの粒子が並行する可能性がある。異なるサイズの粒子が絶縁層内に分布されることは、貫通孔が極めて小さい径である場合（業界では、大きな粒子の存在によるミクロバイアとも称される）に貫通孔の形成にとって大きな障害となることが多い。焼成前セラミックナノ粉末に関連するもう１つの問題は、層全体で生じる破壊なしに相当な電圧に耐え得る絶縁層の能力である。通常、ＰＣＢ内のキャパシタンス層は、ＰＣＢ構造にとって信頼のおける素子として適格であるため、少なくとも３００ボルト（Ｖ）に耐えることが期待される。キャパシタンス層内の焼成前セラミックナノ粉末内の比較的大きなセラミック粒子の存在は、連続する大きな粒子の境界が電圧破壊のための経路を提供するため、極薄層の使用を阻止する。上述の式で示されるように、大きな平面キャパシタンスは絶縁層の厚みを減らすことによっても達成されるため、これはさらに望ましくない。よって、厚みが粒子サイズによって制限される。
【００４３】
１９９２年３月２４日に発行された特許文献２７の「内部直接チップアタッチメントを有する３次元メモリカード構造」では、半導体メモリチップの内蔵３次元アレイを含むメモリカード構造が記載される。該カード構造は、共に重複するように接合される少なくとも１つのメモリコアと少なくとも１つの電源コアとを備える。各メモリコアは、平面の各側のチップウェル位置の２次元アレイを有する銅−インバー−銅（ＣＩＣ）熱導体面を備える。ポリテトラフルオロエチレン（ＰＴＦＥ）は、チップウェルの底部を除き、熱導体面の大部分を覆う。メモリチップはチップウェル内に配置され、絶縁および配線レベルによって覆われる。各電源コアは、少なくとも１つのＣＩＣ回路導体面と回路導体面の大部分を覆うＰＴＦＥとを備える。カード構造の内部の垂直および水平面に沿って電気接続路と冷却路が設けられる。
【００４４】
１９９２年１月７日に発行された特許文献２８の「容量性プリント回路板で使用されるコンデンサ積層体とその製造方法」では、ＰＣＢに搭載される素子にバイパス容量機能を提供する役割を果たすと言われるコンデンサ積層体が記載され、該コンデンサ積層体は従来の導電層および絶縁層で形成され、個々の外部素子には、コンデンサ積層体の比例部分のキャパシタンスと、コンデンサ積層体の他の部分から借りたキャパシタンスが提供され、コンデンサ積層体の容量機能は、素子のランダムな点火または動作に依存する。すなわち、結果として生じるＰＣＢはいまだ外部素子の使用を必要とするため、今日の技術で要求され望まれる上述のＰＣＢ外表面積の不動産の蓄えを提供しない。
【００４５】
１９９１年５月１４日に発行された特許文献２９の「ＩＣチップ用密封パッケージ」では、半導体チップを保持する内部凹部を有する密封パッケージが記載される。凹部は正方形で、パッケージの短形外装に対して４５度で設定される。パッケージは、接触点を設けるように段状にされた内部開口部を有するパッケージの導電面から成るセラミック層を使用する。チップ開口部を有する最下層は、より浅いチップ開口部凹部を提供するようにアセンブリから外に残されることができる。当然ながら、これは上述したような種類の内部に形成されるキャパシタンスまたは半導体素子と同じではないが、内部構造の１部として特定の目的のために使用される内部セラミック層について言及している。
【００４６】
構造の１部として特定の目的のために使用される内部セラミック層について言及している。また、上記の特許、公報、および同時係属出願の教示は、言及により本明細書に組み込む。
【００４７】
上記特許のいくつかで言及されたような内部導電性構造で使用されてきた市販の絶縁粉末は、適切な化学量のバリウム、カルシウム、チタニウムなどの酸化物または酸化物前駆体（たとえば、炭酸塩、水酸化物、または硝酸塩）の混合物の高温固体反応によって生成されることが既知である。上記焼成処理では、反応物質は湿式粉砕されて、所望の最終混合物を達成する。結果として生じるスラリーは、所望の固体反応を得るために、時には１、３００℃もの高温で乾燥され焼成される。その後、焼成物が粉砕されて粉末を生成する。
【００４８】
固体相反応によって生成される焼成前の研磨絶縁形成は多くの電気用途では許容可能だが、いくつかの欠点を有する。第１に、粉砕ステップは汚染源となる場合があり、電気特性に悪影響を及ぼす可能性がある。第２に、粉砕された生成物は、大きすぎて、５００〜２０、０００ｎｍの幅広い粒子サイズの分布を有する、不規則な形状の粉砕集合体から成ることがある。したがって、これらの粉末を用いて生成される膜は、最大粒子のサイズよりも大きな厚みに限定される。第３に、焼成前の研磨セラミック粉末を用いて生成される粉末浮遊物または合成物は、大きな粒子に関連する高い沈殿速度のため拡散後すぐに使用しなければならない。２００ｎｍ超の粒子の場合、チタン酸バリウムの安定的な結晶相は正方で、高温では、相移行のために絶縁率が大幅に上昇する。よって、ナノ粉末を上記特許のうちの選択されたいくつかで記載されたようなＰＣＢの内部成分の１部としてナノ粉末を使用する有益な特徴に頼るＰＣＢの製造方法は、内部抵抗、キャパシタンス、または他の電気特性に関して言えば、ＰＣＢに最適な機能を提供するのに有害な様々な望ましくない側面を有することが明らかである。
【００４９】
上記のことは、所望の最終製品が信号線および貫通孔（下に定義）の高密度パターンの利用を含め、今日の小型化需要を満たそうと試みる際に特に当てはまる。既知なように、上記貫通孔および信号線の極めて密接した配置は非連続性を引き起こすことがあり、特に高周波（今日の多くの製品で要求される）では、製品の満足のいく動作に悪影響を及ぼす。このような非連続性は、貫通孔「スタブ」と称されるものを原因とし、上記貫通孔を通過する高速信号からのエネルギーが（「スタブ」と呼ばれる）貫通孔の端部で「反射する」。これらの反射や共鳴は、特に、上述したように、信号線および／または貫通孔が互いに密接して配置されるときに信号の劣化の原因となることがある。よって、上記非連続性を上手く除去することは、今日の回路基板の多く、特に、貫通孔および／または信号線の高密度パターンを用いて高速信号を通過させることを目的とした回路基板にとって非常に望ましい。
【００５０】
本発明は特に、内部レジスタ材料を内部回路構造の１部として提供することによって上記非連続性の多くをほぼ除去することに向けられる。そうすることによって、本発明は、回路内の戦略的な位置でキャパシタンスを低減し、高周波抵抗を増大させることによってシステムの性能を向上させることができる。上記特徴、および本明細書の教示から認識可能な別の特徴を有する本発明は、当該技術において大きな進歩を成すと考えられる。
【００５１】
【特許文献１】米国特許出願公開公報第２００５／００５１３６０Ａ１号
【特許文献２】米国特許出願公開公報第２００５／００００７２８Ａ１号
【特許文献３】米国特許出願公開公報第２００４／０２３１７５８Ａ１号
【特許文献４】米国特許出願公開公報第２００３／０１４６４１８Ａ１号
【特許文献５】米国特許第６、９６７、１３８号公報
【特許文献６】米国特許第６、７４６、５０８号公報
【特許文献７】米国特許第６、７４０、７０１号公報
【特許文献８】米国特許第６、７０４、２０７号公報
【特許文献９】米国特許第６、６１６、７９４号公報
【特許文献１０】米国特許第６、５４４、６５１号公報
【特許文献１１】米国特許第６、５２４、３５２号公報
【特許文献１２】米国特許第６、５００、３５０号公報
【特許文献１３】米国特許第６、４４６、３１７号公報
【特許文献１４】米国特許第６、３９６、３８７号公報
【特許文献１５】米国特許第６、３９５、９９６号公報
【特許文献１６】米国特許第６、３７０、０１２号公報
【特許文献１７】米国特許第６、２４２、２８２号公報
【特許文献１８】米国特許第６、２０７、５９５号公報
【特許文献１９】米国特許第６、１５０、４５６号公報
【特許文献２０】米国特許第６、０８４、３０６号公報
【特許文献２１】米国特許第６、０６８、７８２号公報
【特許文献２２】米国特許第６、０２１、０５０号公報
【特許文献２３】米国特許第５、８３１、８３３号公報
【特許文献２４】米国特許第５、４２６、２６３号公報
【特許文献２５】米国特許第５、２８０、１９２号公報
【特許文献２６】米国特許第５、１６２、９７７号公報
【特許文献２７】米国特許第５、０９９、３０９号公報
【特許文献２８】米国特許第５、０７９、０６９号公報
【特許文献２９】米国特許第５、０１６、０８５号公報
【発明の開示】
【発明が解決しようとする課題】
【００５２】
したがって、本発明の第１の目的は、本明細書で教示される有益な特徴を有する回路基板を提供することによって、回路基板技術を向上させることである。
【００５３】
本発明の別の目的は、比較的容易な方法で製造することができ、かつ比較的低コストで実現可能な上記回路基板を提供することである。
【００５４】
本発明のさらに別の目的は、上記回路基板を使用し、そのいくつかの有益な特徴から恩恵を得ることのできる電気アセンブリを提供することである。
【００５５】
本発明のさらに別の目的は、その１部として回路基板を使用することにより、そのいくつかの有益な特徴から恩恵を得ることのできる情報処理システムを提供することである。
【課題を解決するための手段】
【００５６】
本発明は、主として、第１の絶縁層と、第１の絶縁層上に配置され、開口部を含む第１の回路導体と、開口部内のある量のレジスタ材料と、該ある量のレジスタ材料のほぼ全体に配置される第２の絶縁層と、第２の絶縁層に配置される第２の回路導体と、第２の回路導体と第１の回路導体間の電気接続と、を備え、該ある量のレジスタ材料が、第１および第２の回路導体間のキャパシタンスを実質上低減させ、第１および第２の回路導体間の電気接続の高周波抵抗を増大させる役割を果たすことを特徴とする回路基板を提供するものである。
【００５７】
本発明の別の側面によると、第１の絶縁層と、第１の絶縁層上に配置され、開口部を含む第１の回路導体と、開口部内のある量のレジスタ材料と、該ある量のレジスタ材料のほぼ全体に配置される第２の絶縁層と、第２の絶縁層に配置される第２の回路導体と、第２の回路導体と第１の回路導体間の電気接続と、を含み、該ある量のレジスタ材料が、第１および第２の回路導体間のキャパシタンスを実質上低減させ、第１および第２の回路導体間の電気接続の高周波抵抗を増大させる役割を果たす回路基板、および回路基板上に配置され、回路基板に電気的に接続される少なくとも１つの電子部品を備えることを特徴とする電気アセンブリが提供される。
【００５８】
なお、本発明の他の側面によると、レジスタを１部として含む回路を有する回路基板の製造方法であって、第１の絶縁層を設けることと、第１の絶縁層上に第１の回路導体を形成することと、第１の回路導体内に開口部を形成することと、該開口部内にある量のレジスタ材料を配置することと、該開口部内のある量のレジスタ材料のほぼ全体に第２の絶縁層を形成することと、第２の絶縁層上に第２の回路導体を形成することと、第２の回路導体と第１の回路導体間に電気接続を形成することと、を備え、該ある量のレジスタ材料が、回路導体間のキャパシタンスを実質上低減させ、回路導体間の電気接続の高周波抵抗を増大させる役割を果たす方法が提供される。
【００５９】
この製造方法においては、前記第１および第２の回路導体をフォトリソグラフィ処理を用いて形成したり、あるいは、前記第１の回路導体内の前記開口部内に前記量のレジスタ材料を前記配置することを、スクリーン印刷を用いて達成することを含むものである。
【００６０】
また、前記量のレジスタ材料をペースト状に蒸着する場合、前記第１の回路導体と前記第１の回路導体内の前記開口部内の前記量のレジスタ材料とのほぼ全体に前記第２の絶縁層を前記形成する前に、前記レジスタ材料をほぼ硬化させることをさらに含むことがあり、また、前記開口部を有する前記第１の回路導体上に中間絶縁層を設けることと、前記第１の回路導体内の前記開口部上に並べられた前記中間絶縁層内に第２の開口部を形成することと、をさらに含むこともある。
【００６１】
さらに、上記製造方法では、前記中間絶縁層が前記第１の回路導体上に積層され、前記量のレジスタ材料が前記中間絶縁層内の前記第２の開口部内にも配置されることがあり、前記第２の回路導体と前記第１の回路導体間に前記電気接続を前記形成することを、前記量のレジスタ材料を通る貫通孔を形成することによって達成することも含むものである。この場合、前記貫通孔を前記形成することが、前記第２の絶縁層を通る孔を開け、その後で前記穴の内表面に導電層をメッキすることを含むことがある。
【発明の効果】
【００６２】
以上の通りであるから、本発明は、
「第１の絶縁層と、この第１の絶縁層上に配置され、開口部を含む前記第１の回路導体と、この第１の回路導体内の前記開口部内のある量のレジスタ材料と、前記第１の回路導体内の前記開口部内の前記量のレジスタ材料のほぼ全体に配置される第２の絶縁層と、前記第２の絶縁層に配置される第２の回路導体と、前記第２の回路導体と前記第１の回路導体間の電気接続と、を備え、
前記第１の回路導体内の前記開口部内の前記量のレジスタ材料が、前記第１および第２の回路導体間のキャパシタンスを実質上低減させ、前記第１および第２の回路導体間の前記電気接続の高周波抵抗を増大させる役割を果たすこと」
にその構成上の特徴をゆうするものであり、これにより、回路基板技術を向上させることのできる回路基板を提供することができるのである。
【００６３】
本発明に係る回路基板は、後述する実施例のように、比較的容易な方法で製造することができ、かつ比較的低コストで実現可能なものである。
【００６４】
さらに、本発明に係る回路基板は、そのいくつかの有益な特徴から恩恵を得ることのできる電気アセンブリを提供することができ、その１部に本発明の回路基板を使用することにより、そのいくつかの有益な特徴から恩恵を得ることのできる情報処理システムを提供することができるのである。
【発明を実施するための最良の形態】
【００６５】
本発明のその他のおよび追加の目的、利点、能力とともに本発明をよりよく理解するために、上記の図面と組み合わせて、以下の開示と添付の請求項を参照する。これらの図面において類似の素子を特定するのに、すべての図で同じ図番を使用する。
【００６６】
本明細書で使用される「回路基板」という用語は、少なくとも１つの（好ましくは、それ以上の）絶縁層と少なくとも１つの（好ましくはそれ以上の）冶金導電層とを有する基板を含むことを意味する。例えば、ガラス繊維強化エポキシ樹脂（業界では「ＦＲ−４」絶縁材料と称されるものもある）、ポリテトラフルオロエチレン（Ｔｅｆｌｏｎ）、ポリイミド、ポリアミド、シアン樹脂、光画像形成可能材料、および導電層が、銅などの適切な冶金材料製であるが、追加金属（たとえば、ニッケル、アルミニウムなど）やその合金を含んで、あるいは備えていてもよい金属層（たとえば、電源層、信号層、および／または接地層）であるその他の類似の材料などの絶縁材料から成る構造を含む。別の例は、本明細書で以下より詳細に説明する。上記回路基板の例は、上述したように、プリント回路板（またはカード）とチップキャリアを含む。本発明の教示は、（ポリイミドなどの絶縁材料を使用する）「フレックス」回路として知られるものや、セラミックまたはその他の非ポリマータイプの絶縁層を使用するものにも適用可能であると考えられ、後者の例は、上に１つまたは複数の半導体チップを搭載するように調整される多層セラミック（ＭＬＣ）モジュールと称されるものである。
【００６７】
「電気アセンブリ」という用語は、アセンブリに電気的に接続され、その１部を成す少なくとも１つの電子部品と組み合わせた本明細書で定義される少なくとも１つの回路基板を意味する。既知の上記アセンブリの１例は、電子部品として半導体チップを含むチップキャリアであり、チップはふつう基板上に配置され、基板の外表面の配線（たとえば、パッド）または内部導体に１つまたは複数の貫通孔を用いて接続される。おそらく最もよく知られた上記アセンブリは、通常は、ＰＣＢの内部回路におよび／または互いに接続される上記外部電子部品（おそらく１つまたは複数のチップキャリアを含む）を複数有する従来のプリント回路板（ＰＣＢ）である。
【００６８】
本明細書で使用される「電子部品」という用語は、回路基板の外側導電面に配置され、信号を基板上に搭載される部品などの他の部品に送ることができるように部品から基板に信号を送信するために基板に電気的に接続されるように調整される半導体チップなどの部品と、基板がその１部を成すより大型の電気システムなどの他の部品を意味する。
【００６９】
本明細書で使用される「情報処理システム」という用語は、業務用、科学用、制御用、またはその他の目的で、あらゆる形式の情報、諜報、またはデータを計算、分類、処理、送信、受信、検索、案出、切換、記憶、表示、明示、測定、検出、記録、再生、操作、または利用するように主に設計された機器または機器の集合を意味する。例えば、パーソナルコンピュータや、サーバ、メインフレームなどの大型プロセッサを含む。上記システムは通常、１つまたは複数のＰＣＢ、チップキャリアなどを一体部品として含む。例えば、通常使用されるＰＣＢは、その上に搭載されるチップキャリア、コンデンサ、レジスタ、モジュールなどの複数の各種部品を含む。上記ＰＣＢの１つは「マザーボード」と称することができるが、様々な他の基板（またはカード）を適切な電気コネクタを使用して搭載してもよい。
【００７０】
「ミクロ粒子」という用語は、約１ミクロン（１０００ナノメートル）〜約５０ミクロン（５００００ナノメートル）の平均サイズの粒子を意味する。
【００７１】
本明細書で使用される「ナノ粒子」という用語は、約０．０１ミクロン（１０ナノメートル）〜約１ミクロン（１０００ナノメートル）の平均サイズの粒子を意味する。（本明細書で定義されるレジスタを形成するのに使用される材料は、「ミクロ粒子」および／または「ナノ粒子」を有する粉末をその１部として含むと理解される）。
【００７２】
本明細書で使用される「スクリーン印刷」という用語は、今日慣習的に使用されているスクリーンおよびステンシル印刷処理を含むことを意味する。これには、インク、導電性組成などの所望の材料をたとえばスキージを用いて蒸着するスクリーンまたはステンシルの使用が含まれる。
【００７３】
本明細書で使用される「スクリーン印刷」という用語は、今日慣習的に使用されているスクリーンおよびステンシル印刷処理を含むことを意味する。これには、インク、導電性組成などの所望の材料をたとえばスキージを用いて蒸着するスクリーンまたはステンシルの使用が含まれる。
【００７４】
本明細書で使用される「貫通孔」という用語は、通常は基板の１面から所定の距離までの開口部である「盲孔」、基板の内部に配置され、通常は他の層に対して積層前に１つまたは複数の内部層内に形成されて最終構造を形成するバイアまたは開口部である「内部バイア」、および通常は基板の厚み全体に延在する「メッキ貫通孔」（ＰＴＨＳとも称される）として当業界で一般的に称されるものを含むように意図される。これらの様々な開口部はすべて、基板を通過する電気経路を形成し、１つまたは複数の導電層、たとえば、メッキ銅をその上に含む場合が多い。これらの開口部は、通常機械的穿孔またはレーザ剥離を用いて形成される。
【００７５】
図１では、絶縁材料の絶縁層１１が設けられる。絶縁層１１の絶縁材料は、先に挙げた材料の中から選択することができ、１例では、上述のガラス繊維強化エポキシ樹脂（「ＦＲ４」）材料である。絶縁層１１の上には、少なくとも１つで、好ましくは銅または銅合金製の回路回路導体１３が形成してある。１実施形態では、回路導体１３は、絶縁層１１に接合される（たとえば、従来のＰＣＢ処理を用いて固形シート状に積層される）より大型のシート状の材料から形成され、その後でＰＣＢ業界で使用される既知のフォトリソグラフィ処理を施され、最終的に導体構造を画定する。
【００７６】
簡潔に言えば、上記処理では、フォトレジストが塗布され、パターン形成され、現像される（選択された場所で除去される）。次に、エッチャント（たとえば、塩化第２銅）が露出面に塗布されて、その中の材料がエッチング処理されて除かれる。図１に示される例では、回路導体１３は、（好ましくは前記エッチングにより）形成される開口部１５を含むが、さらに多くの開口部と隣接する信号線、パッドなども含む別の許容可能な構造を取ってもよい。もしくは、回路導体１３は、シード層が通常設けられ、その後で少なくとも１つの導電層が全体にスパッタされる従来のスパッタリング動作を用いて形成することができる。これらの実施形態では、絶縁層１１は約１ミル〜約２０ミル（１ミルは１インチの１０００分の１である）の厚さを有し、回路導体１３は約０．２ミル〜約２．５ミルの厚さを有することができる。以下から分かるように、回路導体１３は、本発明の回路の１部を形成することができる。より具体的には、内部に開口部１５を有する導体は「アンチパッド」と称することができ、つまり、信号導電部材（たとえば、後でより詳細に定義されるようなメッキ貫通孔）が開口部を通過し、導体と直接的に電気接触しないことを意味する。
【００７７】
第２の絶縁第２の絶縁層１７（図２）を回路導体１３の上に固定させる前の次のステップは任意のステップで、絶縁第２の絶縁層１７の導体の表面への接着を強化するために、回路導体１３の上面を処理することを含む。これを達成するには、露出した上面に酸化代替処理を施すことが好ましい。上記処理の適切な例は、「ＢｏｎｄＦｉｌｍ」溶液として称されるものに導体をさらすことである。「ＢｏｎｄＦｉｌｍ」は現在、サウスキャロライナ州ロックヒル、オーバービュードライブ１７５０に米国の事業所を置く国際企業Ａｔｏｔｅｃｈ  Ｄｅｕｔｓｃｈｌａｎｄ  ＧｍｂＨによりこの名で市販されている。ＢｏｎｄＦｉｌｍ溶液は、主に以下の３つの成分、（１）硫酸、（２）過酸化水素、（３）銅と、追加のＡｔｏｔｅｃｈ  Ｄｅｕｔｓｃｈｌａｎｄ  ＧｍｂＨ独自の構成要素とから成る。上述したように、この処理は酸化代替処理とも称され、処理された材料の上に結果的に酸化物層が形成されないことを意味する。  たとえば、ＢｏｎｄＦｉｌｍ「処理」を施した後の回路導体１３の上面のＲＭＳ粗度（標準的な測定手段）の値は、ピークが約１．２〜約２．２ミクロンで約０．６ミクロンであってもよい。ＢｏｎｄＦｉｌｍ処理は、約２０〜３５℃の溶液温度で約５〜約１２０秒間溶液内に導体を浸漬することを含む。この処理の一環として、導体の外表面がまず清掃および脱脂されて、その後で表面のマイクロエッチングが行われる。最後に、薄有機被覆が塗布される。１例では、この薄有機被覆はベンゾトリアゾールで、約５０オングストローム〜約５００オングストロームの厚さを有する。この薄被覆は、次の処理の間、導体の外表面にとどまる。被覆は非常に薄いため、図面には示されない。本発明で利用可能な代替酸化処理の別の例は当業界で既知であるので、さらなる説明は不要と思われる。
【００７８】
第２の絶縁第２の絶縁層１７は、ＰＣＢ製造において既知な従来の積層処理を用いて、好ましくは固体層として被覆される。第２の絶縁層１７は好ましくは光画像形成可能材料で、そのいくつかの例は当該技術において既知である。１例はＡＳＭＤＦ（高性能はんだマスク乾燥膜）である。この組成は、約８５〜約９０％の固体含有量を含むことができ、上記固体は固体含有量を提供する、ＰＫＨＣ（フェノキシ樹脂）約２７％、Ｅｐｉｒｅｚ５１８３（テトラブロモビスフェノールＡ）４１％、Ｅｐｉｒｅｚ  ＳＵ−８（オクタファンクショナルエポキシビスフェノールホルムアルデヒドノボラック樹脂）２３％、ＵＶＥ１０１４光開始剤５４％、エチルバイオレット色素０．０７％、ＦＣ４３０（３Ｍ  Ｃｏｍｐａｎｙのフッ化ポリエーテルノニオニ系界面活性剤）０．０３％、エアロゾル３８０（上述のＤｅｇｕｓｓａ  Ｃｏｒｐｏｒａｔｉｏｎの非晶質二酸化ケイ素）約４％から成る。溶媒は、光画像形成可能絶縁体組成全体の約１１〜約１３．５％存在する。この組成は当該技術において既知なので、さらなる説明は不要と思われる。上述したように、いくつかの光画像形成可能材料を使用することができ、本発明は上記に限定されない。本明細書で教示される絶縁層は通常約２ミル〜約４ミル厚であるが、所望すればもっと厚くても薄くてもよい。回路導体１３の上面への接合後、光画像形成（または光パターン成形）され、現像されて、所望の回路パターン、この場合、その真下の開口部１５と同じ径の少なくとも１つの開口部１９（図３）をあらわにする。開口部１９は実際には、薄（約０．２ミル）導体（１３）に関して開口部１５よりわずかに大きくてもよい。第２の絶縁層１７を形成する絶縁材料は、カーテン塗工またはスクリーン塗布することができる、あるいは乾燥膜として供給することができる。光画像形成可能材料の最終硬化は、所望の電気回路（たとえば、信号線またはパッド）を上に形成することのできる絶縁体の硬質基盤を提供する。後述するように、この時点で上記回路を形成する必要はないが、上記追加回路の前に第３の絶縁層（下に定義）を追加することがより好ましい。１例では、第２の絶縁層１７は２ミル厚であってもよい。
【００７９】
図４では、ある量のレジスタ材料２１は、好ましくはスクリーン印刷（上記の定義によると、ステンシル印刷と従来のスクリーン印刷を含むことができる）を用いて、整列された開口部１５および１９内に蒸着される。この材料のいくつかの例を後述する（下の７つの実施例を参照）。簡潔に言うと、このレジスタはポリマー樹脂（たとえば、脂環式エポキシ樹脂）と、１つまたは複数の金属から成るある量の金属粉末材料とを備え、各金属は、ナノ粒子および／またはミクロ粒子サイズの粒子を有する。下記実施例のうち第１の実施例では、レジスタ材料２１は樹脂混合物の中で銀粒子のみを有することができる一方、第２の実施例では、銅粉末のみを樹脂内で使用することができる。最後の５つの実施例では、銅、グラファイト、および銀の様々な組み合わせが樹脂に含まれる。実施例は、いかにして最終的に形成されるレジスタで異なる抵抗を提供することができるかを示す。本発明は、ＰＣＢおよびチップキャリア用途で使用されるレジスタの場合の平均的な抵抗の範囲である約１２０ミリオーム（ｍΩ）〜約１２０メガオーム（ＭΩ）の抵抗値を有するレジスタを提供することが可能である。本発明は上記の範囲以外の抵抗値を有するレジスタを提供でき、本発明は上記範囲に限定されないと理解される。さらに、本発明は銅および銀のみを金属として使用することに限定されず、他の金属も使用可能であると理解される。以下の実施例では、使用される金属粉末はそれぞれ、約０．０７ミクロン〜約５ミクロンのサイズの粒子を有する。ここでも再度、本発明は上記サイズおよび面積に限定されない。
【００８０】
レジスタ材料２１内の金属成分の１つの目的は、了解されるように、レジスタ材料をその１部として含む形成された回路線の抵抗を確定することである。これにより、レジスタの電気特性（たとえば、絶縁損失の低減、温度および周波数の安定性の向上など）の向上も確保される。金属成分のさらに別の目的は、混合物の熱膨張率（ＣＴＥ）が最終（積層）基板と基板が接合される導体のＣＴＥにより近似するように、最終混合物のＣＴＥを確定することである。したがって、金属成分を混合物に追加することは、本発明にとって非常に重要な特徴である。上記の近似するＣＴＥの値の重要な利点は、基板動作中に、結果として生じる積層基板内の応力が低減されることである。最も重要な点として、上述したように、レジスタ材料は、図示されるように配置され、回路基板用の内部回路の１部を成すとき、１対の回路導体（回路導体１３がこの一方である）間のキャパシタンスを実質上低減させ、両回路導体間に形成される電機接続における抵抗を増大させる役割を果たす。以下さらに説明する。
【００８１】
重要な点として、ここで使用される金属粉末は発火されず、同等に重要な点として、上述のタイプの貫通孔を備えるものも含め、高密度回路パターンを形成することができる上記の小規模な抵抗性構造（図４に示される絶縁体の開口部で使用されるときを含む）を有効に形成できるように、小さいサイズである。上記貫通孔は、極めて小さい径にすることによって（１例では、１〜２ミル）、上記小型化された高密度回路パターンを確保することができる。上述したように、上記小型化は、今日の多くの回路基板の設計に関して極めて重要と思われる。このレジスタ材料２１の印刷を達成するため、スクリーンまたはステンシル（図示せず）が第２の絶縁層１７上に配置され、材料はたとえばスキージまたはブレードを用いて無理やりそこを通過させられる。レジスタ材料２１は開口部１５および１９をほぼ満たすため、回路導体１３の各端部と物理的に接触する。１実施形態では、レジスタ材料２１は、ペースト状に蒸着させることができる。ただし、レジスタ材料２１を液体として塗布し、それを適切なノズル（図示せず）を介して投与し、開口部１５および１９を満たすこともできる。対応付けられたノズルを有するインクジェット印刷装置をこのために使用することができる。投与後のレジスタ材料２１は、投与されたときよりも硬い状態に隆起させるように（従来の対流式炉などの適切な炉内で加熱された）「Ｂステージ」の状態にある。１例では、レジスタ材料２１は約２時間、約１９０℃の温度まで加熱させることができる。よって、このように形成されたレジスタ材料２１の金属粒子は、その上に酸化物被覆を含むことができる、あるいは、定義されるような組成の部分を形成するポリマー樹脂材料の被覆を含むことができる。これらの粒子はそれ自体、レジスタ材料２１を通る単独の連続導電路を形成しない。
【００８２】
図４に示される実施形態では、開口部１５および１９の両方が約１６ミルの内径を有し、レジスタ材料２１の約０．０９ミリグラム全部がそこに蒸着される。
【００８３】
別の例では、レジスタ材料２１は、本明細書に定義されるようなポリマー樹脂と、上述の少なくとも１つの金属成分および少なくとも１つの高表面積セラミック成分の混合物を含むことができ、高表面積セラミック成分のナノ粒子は、約０．０１ミクロン〜約１０ミクロンの粒子サイズと約１〜約１５００グラム当り平方メートルの表面積を有する。ここで使用されるように調整される他のレジスタ材料は、定義されるようなポリマー樹脂と少なくとも１つの金属被覆セラミック成分の混合物とを含む材料で、金属被覆セラミック成分の粒子は約０．０１ミクロン〜約１０ミクロンの粒子サイズを有する。本実施形態では、よって、セラミック成分が金属成分で被覆されて、両成分の複合構造の粒子を含む混合物を提供すると理解される。
【００８４】
さらに別の実施形態では、レジスタ材料は、本明細書に定義される種類のポリマー樹脂と、先に定義したような少なくとも１つの酸化物被覆金属成分とを含むことができ、酸化物被覆金属成分の粒子は好ましくは、約０．０１ミクロン〜約１０ミクロンの粒子サイズを有する。ここで使用されるのに許容可能な他のレジスタ材料は、本明細書で定義されるようなポリマー樹脂と、少なくとも１つの金属成分および少なくとも１つの透明酸化物成分の混合物とを含む。この混合物では、透明酸化物成分の粒子は好ましくは、約０．０１ミクロン〜約１０ミクロンの粒子サイズと約１〜約１００グラム当り平方メートルの表面積を有する。
【００８５】
さらに、本明細書で定義されるような独自の特性を有するレジスタ材料は、本明細書で定義されるポリマー樹脂と、少なくとも１つの金属成分および少なくとも１つのドープ亜マンガン酸塩成分の混合物を含むことができる。上記混合物では、ドープ亜マンガン酸塩成分のナノ粒子は好ましくは、約０．０１ミクロン〜約１０ミクロンの粒子サイズと約１〜約１００グラム当り平方メートルの表面積を有する。材料が少なくとも１つの金属成分と、強絶縁セラミックまたは高表面積セラミックである少なくとも１つのセラミック成分とを含む上記実施形態の場合、混合物はカーボンナノチューブ成分をさらに含むことができる。これらは、ポリマー厚膜レジスタまたはエポキシ−金属（金、銅、銅−スズ）被覆ポリマー球状レジスタの形状を取ることができる。物理的マスクを用いて、レジスタ材料を蒸着するのにスパッタリングも使用することができる。上記スパッタされたレジスタにとって代表的な合金は、ＮｉＰ（ニッケル−リン）、ＮｉＣｒ（ニッケル−クロミウム）、ＮｉＣｒＡｌＳｉ（ニッケル−クロミウム、アルミニウム、シリコン）、ＴａＮ（窒化タンタル）などである。スパッタされ、印刷されたレジスタは、たとえば、レジスタ材料の１部がレジスタ材料の既に印刷された部分上にスパッタされる場合、組み合わせて使用することもできる。
【００８６】
図５では、第３の絶縁層２３は、第２の絶縁層１７および現在は部分的に硬化されたレジスタ材料２１上に配置されており、前記材料はその上の上記第３の絶縁層２３を完全に支持するように十分に硬化されている。第３の絶縁層２３は、第２の絶縁層１７と同様、光画像形成可能材料を含む上記絶縁材料のいずれであってもよい。好適な実施形態では、第２の絶縁層１７は従来の「ＦＲ４」強化樹脂材料から成り、従来のＰＣＢ積層処理を用いて塗布される。上記積層中、処理温度は、最終的に（完全に）レジスタ材料２１を硬化する役割を果たす。１例では、この温度範囲は、約１８０℃〜約３８０℃であってもよい。２００平方インチ当りポンド（ｐ．ｓ．ｉ．）〜２５００ｐ．ｓ．ｉ．の範囲内の積層圧力は、上記積層の一環として上手く利用することができる。ただし、レジスタ材料２１は層２３の配置前に完全に硬化させる、たとえば、上述の「Ｂステージ」の状態に隆起させるのに使用される温度よりも高い温度に加熱することができると理解される。よって、本発明は両方の可能性に対応することができ、本明細書に定義される処理の汎用性を加える。１例では、第３の絶縁層２３は４ミル厚である。第２の絶縁層１７が使用されない場合、第３の絶縁層２３は実際には第２の絶縁層として機能する。第３の絶縁層２３が図４〜７に示されるように使用される場合、第２の絶縁層１７は中間絶縁層と呼ぶことができ、つまり、最初の絶縁絶縁層１１と、レジスタ材料を被覆する機能を果たす絶縁層２３との間に位置することを意味する。
【００８７】
さらに図５では、第３の絶縁層２３上に複数の回路導体２９を形成することが望ましく、これらは最終製品の動作要件に応じて、信号線またはパッドである。回路導体２９は、第３の絶縁層２３上に回路パターンを形成し、これは本明細書に定義されるような形成済みのレジスタと関連する回路の１部であってもなくてもよい。この回路パターンは、所望すれば処理のこの時点で上記回路に追加する可能性を示すためにここで図示してある。１例では、回路は第３の絶縁層２３に積層される銅箔から形成され、その後、上述したように従来のフォトリソグラフィ処理を施される。スパッタリングを含め、他のアプローチももちろん可能であり、さらなる説明は不要と思われる。この例では、各導体は約１．５ミルの厚さを有し、銅または銅合金で形成された。説明の簡易化のため、これらの導体は本明細書では「第３の」導体と呼ぶことがある。
【００８８】
図６では、別の絶縁層３０が、回路導体２９と第３の絶縁層２３の上面の上に形成される。絶縁層３０は好ましくは上述の「ＦＲ４」材料から成るが、光画像形成可能材料を含む上述の絶縁材料のいずれから成ってもよい。「ＦＲ４」材料の場合、絶縁層３０は単層状に蒸着され、従来の積層処理を用いて適切な位置に接合される。１例では、２００平方インチ当りポンド（ＰＳＩ．）〜２５００ｐ．ｓ．ｉ．の範囲の圧力と約１８０℃〜約３８０℃の温度を上記積層処理の一環として使用することができる。明らかに、これらの上昇温度は、レジスタ材料２１に悪影響を及ぼさない。１例では、絶縁層３０は４ミル厚である。層３１の無事な接合後、「第２の」（第１の回路回路導体１３に対する）回路導体３１が絶縁層３０上に形成される。導体３１は好ましくは、導体（好ましくは、銅または銅合金）の単独シートを絶縁層３０上に蒸着した後、従来のフォトリソグラフィ処理を用いて形成される。当然ながら、多くの上記導体３１と他の導電性素子、上記信号線またはパッドを形成して、全部で発明のこの位置で回路単層の１部を形成することもできると理解される。導体３１は１．５ミル厚にすることができ、図示されるように、レジスタ材料２１上に配置される。
【００８９】
本発明の広範な側面では、２つの絶縁層２３および３０はレジスタ材料２１全体に配置されると記載されているが、１つの上記絶縁層を配置するだけでよい。さらに、第３の絶縁層２３および３０は積層処理に関連する比較的高い温度および圧力のため、その対向縁部に沿って共に「融合」する可能性があるため、これらの結合層を一体化された層として記載することも可能である。本発明では、第３の絶縁層２３を省略し、その代わりに絶縁層３０のみを、本発明の第２の回路導体を有する層である第２の絶縁層とすることも可能である。これに関連し、第３の絶縁層２３は「第２の」絶縁層として機能することができ、回路導体２９のうちの１つが第２の導体を形成し、絶縁層３０（および導体３１）は完全に省略される。最後に、上述したように、絶縁第２の絶縁層１７が使用される場合、絶縁第２の絶縁層１７は、回路導体１３（開口部１５も含む）の形成後で、絶縁層２３の配置前に形成される中間絶縁層と称することもできる層である。
【００９０】
図６の構造は、少なくとも１つの開口部３５が図示されるように形成される穿孔作業を施されている。開口部３５は、機械的またはレーザ穿孔を用いて形成され、その１つがＮｇ−ＹＡＧレーザである。１実施形態では、開口部３５は、８ミル径で、図６（および現在は図７）の構造の厚み全体を延在する。この開口部は最上部の導体３１と最初の回路導体１３の開口部１５とを貫通することによって、回路導体１３の内壁と直接接触しない。重要な点として、この開口部はレジスタ材料２１を直接貫通し（それによって係合する）。穿孔に続き、開口部の内壁は、好ましくはＰＣＢ貫通孔をメッキする際に使用される従来の電気メッキ作業を用いて金属化される。既知のＰＴＨの形成に使用される好適な電気メッキ処理をここで使用することができ、パラジウムシードの第１の薄層、その後で無電解銅の薄層、最後により厚い電解銅の層が塗布され、結果的に開口部内壁に薄層３７（たとえば、約０．５ミル厚）が形成される。了解されるように、他の冶金と厚さも可能である。よって、この導電性材料は、最上部の導体３１から下方へ基板を通り、レジスタ材料２１および他の回路導体１３に至る電気経路を提供する。開口部およびメッキ導電性材料はそれによって、図７の実施形態では、該構造の厚み全体に延在する貫通孔４１を形成する。したがって、基板用のこの回路経路は、その１部としてレジスタを含む。了解されるように、本明細書に定義される発明は、複数の上記回路が形成されることもあり、本発明は図示されるような単独の回路や単独のレジスタに限定されない。実際に、本発明は所望すれば回路毎に２つ以上のレジスタを設けることができる。
【００９１】
特に、回路を通る信号路の（上述したような）不連続性の結果として、本明細書に教示されるような高密度回路パターンの回路設計者が常に心配するような性能劣化に対する懸念がある場合、図７の回路経路（および構造）には明らかな利点がある。図７の回路には、置き換わる絶縁材料（第２の絶縁層１７）よりもキャパシタンスの少ない材料（レジスタ材料２１）を使用することによって、回路導体１３と３１間の回路におけるキャパシタンスを低減するという利点がある。１例では、結果として生じるキャパシタンス（図７では範囲「Ｃ」で示される）は、約０．０５ピコファラッド〜約０．２２ピコファラッドもの低さで測定される。この設計は、貫通孔４１（その端部が絶縁絶縁層１１を貫通する）の開放端から反射する信号エネルギーも低減する。重要な点として、また、実施例で後述される結果から実証されるとおり、抵抗値は、回路を通過する信号からほとんどエネルギーを引き出さないように極めて入念に選択される。１例として、５０オームインピーダンス信号線（路）は、並列で１００、０００オームではさほど影響を受けないが、貫通孔は下端で開放されているので、貫通孔４１を下って移動する望ましくないエネルギーは、追加の１０００００オームによって大きな影響を受ける。したがって、この「スタブ」（端部）の信号エネルギーの大半が、開放端で「反射する」代わりにレジスタ材料を通過する。よって、本発明では、レジスタ材料を追加して回路の１部とすることによって性能劣化が低減される。したがって、データは、同様の構造のレジスタと比べて回路基板でより高速に伝送される。精密な蒸着を達成するように定義されたスクリーン印刷作業の利用に加えて、ナノ粒子および／またはミクロ粒子を１部として含むレジスタ材料の使用によって、この回路のための入念かつ正確な抵抗値の選択が向上される。さらに重要な点として、これらの利点は、本発明を実行する工程に大幅にコストを増大することなく実現される。本明細書の教示からさらに分かるように、基板内に形成される内部（または内蔵）レジスタは、様々な回路の組み合わせ、または単純な単独回路内で上記抵抗を独自に提供することができる。本明細書に記載され図示される実施例は、本発明を限定することを目的としておらず、多くの追加の可能性が存在し、当該技術の範囲内に十分含まれると理解される。よって、繰り返すが、本発明は当業界において大きな進歩をもたらす。
【００９２】
図８は、上記で定義された構造の例を示し、参照符号４５で示されるアセンブリはチップキャリアで、参照符号４７で示されるアセンブリはＰＣＢである。それぞれは、その１部として上述される種類の１つまたは複数の内部レジスタを含むことができる。上記ＰＣＢとチップキャリアアセンブリの両方が本発明の譲受人によって製造販売されている。図８の実施形態（アセンブリ）では、チップキャリア４５は（好ましくは従来のスズ−鉛組成の）複数のはんだボール５１を用いて、ＰＣＢ４７に搭載され電気的に接続されて、次には、（好ましくは  従来のスズ−鉛組成の）第２の複数のはんだボール５３を用いて、半導体チップ４９をその上に置き、電気的に接続する。したがって、図８には２つの電気アセンブリが示され、一方はキャリア−チップアセンブリであり、他方はＰＣＢ−キャリアアセンブリ（本来、チップ４９を含む）である。図８の構造は、当該技術において既知なように、たとえば、導電ペーストを用いてチップ４９に熱的に結合され、適切なスタンドオフによりキャリア４５の上面に配置されるヒートシンク（図示せず）も含むことができる。封入材料（図示せず）を使用して、チップを実質上取り囲み、上記封入材料が使用される場合にヒートシンクの需要を排除することは、当業者の技術の範囲内である。封入材料は、複数のはんだボール５１および５３の周囲にもある。複数の細線（図示せず）がチップ導体箇所と基板上の対応する導体パッドとの間で接合される従来のワイヤボンディングを用いて、チップ４９を結合することも本発明の範囲に含まれる。はんだボール５３が使用される場合、これらは、チップの下側の接触箇所（図示せず）と、キャリア４５上の対応するパッド６１とを相互接続する。同様に、はんだボール５１は、チップキャリア４５の下面のパッド６３をＰＣＢ４７の上面のパッド６５と相互接続する。上記パッドは通常、銅または銅合金で、ＰＣＢ技術において既知である。
【００９３】
図８に示される具体例では、１つまたは複数の上側パッド６１を下側パッド６３の対応パッドと結合して、その間に個々の回路経路を形成することが可能である。１つまたは複数のこれらの回路経路は、本明細書で教示したように１つまたは複数のレジスタを含むことができる。
【００９４】
本明細書で形成される種類の回路基板を含む電気アセンブリは、「情報処理システム」（上に定義）として当該技術において既知な物の中で使用することができる。上記「システム」のよく知られた例は、パーソナルコンピュータ、メインフレームコンピュータ、コンピュータサーバである。この種の当該技術において既知な他の種類の情報処理システムも、本発明の教示を利用することができる。先に教示されたように、それぞれが１つまたは複数の内部レジスタを含む、本明細書の教示にしたがい形成される回路基板または基板は、たとえば、「マザーボード」または１つまたは複数の個々のＰＣＢとして、システム内で使用することができる。
【００９５】
以下の実施例は、本発明の様々な側面にしたがいレジスタを形成するために使用されるレジスタ材料と工程の様々な組み合わせを表す。これらは単に例であって、本発明の範囲を限定しない。本明細書の教示を使用して、比較的広い範囲の抵抗値を得られることは、これらの実施例から明確に分かる。実施例１〜５はミクロ粒子ベースのレジスタを表し、実施例６および７はナノ粒子ベースのレジスタを表す。
【００９６】
（実施例１）
脂環式エポキシ樹脂（たとえば、コネチカット州ダンベリーのＵｎｉｏｎ  Ｃａｒｂｉｄｅ  Ｃｏｒｐｏｒａｔｉｏｎによって製品名「ＥＲＬ−４２１１」で販売される樹脂）５０グラム（ｇｍ）を、ヘキサヒドロ−４−メチルフタル酸無水物約５０ｇｍおよびＮ、Ｎジメチルベンジルアミン０．４ｇｍと混合した。均一な混合を確保するため、混合溶液を約１０分間攪拌した。（ニュージャージー州パーシッパニー、インターペースパークウェイ３７９に事業所を有する）Ｄｅｇｕｓｓａ  Ｃｏｒｐｏｒａｔｉｏｎから入手可能な銀粉末５０ｇｍを７．５ｇｍの混合溶液に追加し、印刷可能なペーストに形成した。銀粉末には、平均サイズが約５ミクロンの粒子が含まれた。その後、このペースト材料の層を銅基板上に印刷した。次に、この層を約１９０℃で約２時間硬化させた。硬化されたレジスタの抵抗（３インチ長で０．００３平方インチの断面積）は約１２０ミリオーム（ｍΩ）と測定された。
【００９７】
（実施例２）
「ＥＲＬ−４２１１」脂環式エポキシ樹脂５０ｇｍを、ヘキサヒドロ−４−メチルフタル酸無水物約５０ｇｍおよびＮ、Ｎジメチルベンジルアミン０．４ｇｍと混合した。均一な混合を確保するため、混合溶液を約１０分間攪拌した。銅粉末５０ｇｍを７．５ｇｍの混合溶液に追加し、印刷可能なペーストに形成した。銅粉末には平均サイズが約４ミクロンの粒子が含まれた。このペースト材料の層を銅基板上に印刷した。次に、この層を約１９０℃で約２時間硬化させた。硬化されたレジスタの抵抗（３インチ長で０．００３平方インチの断面積）は約１２０メガオーム（ＭΩ）と測定された。
【００９８】
（実施例３）
「ＥＲＬ−４２１１」脂環式エポキシ樹脂５０ｇｍを、ヘキサヒドロ−４−メチルフタル酸無水物約５０ｇｍおよびＮ、Ｎジメチルベンジルアミン０．４ｇｍと混合した。均一な混合を確保するため、混合溶液を約１０分間攪拌した。銅３８ｇｍおよび銀粉末１２ｇｍを、７．５ｇｍの混合溶液に追加して、印刷可能なペーストに形成した。銅粉末と銀粉末の平均粒子サイズは、直径約４〜約５ミクロンだった。このペースト材料の層を銅基板上に印刷した。次に、この層を約１９０℃で約２時間硬化させた。硬化されたレジスタの抵抗（３インチ長で０．００３平方インチの断面積）は約７０メガオーム（ｍΩ）と測定された。
【００９９】
（実施例４）
「ＥＲＬ−４２１１」脂環式エポキシ樹脂５０ｇｍを、ヘキサヒドロ−４−メチルフタル酸無水物約５０ｇｍおよびＮ、Ｎジメチルベンジルアミン０．４ｇｍと混合した。均一な混合を確保するため、混合溶液を約１０分間攪拌した。銅５ｇｍおよび銀粉末４５ｇｍを、７．５ｇｍの混合溶液に追加して、印刷可能なペーストに形成した。銅粉末と銀粉末の平均粒子サイズは、直径約４〜約５ミクロンだった。このペースト材料の層を銅基板上に印刷した。次に、この層を約１９０℃で約２時間硬化させた。硬化されたレジスタの抵抗（３インチ長で０．００３平方インチの断面積）は約４００ミリオーム（ｍΩ）を測定された。
【０１００】
（実施例５）
「ＥＲＬ−４２１１」脂環式エポキシ樹脂５０ｇｍを、ヘキサヒドロ−４−メチルフタル酸無水物約５０ｇｍおよびＮ、Ｎジメチルベンジルアミン０．４ｇｍと混合した。均一な混合を確保するため、混合溶液を約１０分間攪拌した。銅２０ｇｍおよび銀粉末３０ｇｍを、７．５ｇｍの混合溶液に追加して、印刷可能なペーストに形成した。銅粉末と銀粉末の平均粒子サイズは、直径約４〜約５ミクロンだった。このペースト材料の層を銅基板上に印刷した。次に、この層を約１９０℃で約２時間硬化させた。硬化されたレジスタの抵抗（３インチ長で０．００３平方インチの断面積）は約２５オーム（Ω）と測定された。
【０１０１】
（実施例６）
「ＥＲＬ−４２１１」脂環式エポキシ樹脂５０ｇｍを、ヘキサヒドロ−４−メチルフタル酸無水物約５０ｇｍおよびＮ、Ｎジメチルベンジルアミン０．４ｇｍと混合した。均一な混合を確保するため、混合溶液を約１０分間攪拌した。マサチューセッツ州ワードヒルのＡｌｆａ  Ａｅｓｅａｒから入手可能なフッ化グラファイト４ｇｍと、イスラエル、カエサレア、ノースインダストリアルパークのＣｉｍａ  ＮａｎｏＴｅｃｈ、Ｉｎｃ．から入手可能な０．０７ミクロンのＤ９０粒子サイズを有する銀ナノ粉末５．４ｇｍとを、７．５ｇｍの混合溶液に追加し、印刷可能なペーストに形成した。このペースト材料の層を銅基板上に印刷した。その後、この層を約２００℃で約２時間硬化させた。硬化されたレジスタの抵抗（３インチ長で０．００３平方インチの断面積）は約９０オーム（Ω）と測定された。
【０１０２】
（実施例７）
「ＥＲＬ−４２１１」脂環式エポキシ樹脂５０ｍｇを、ヘキサヒドロ−４−メチルフタル酸無水物約５０ｇｍおよびＮ、Ｎジメチルベンジルアミン０．４ｇｍと混合した。均一な混合を確保するため、混合溶液を約１０分間攪拌した。Ａｌｆａ  Ａｅｓｅａｒから入手可能なフッ化グラファイト４ｇｍと、０．０７ミクロンのＤ９０粒子サイズのＣｉｍａ  ＮａｎｏＴｅｃｈ、Ｉｎｃ．から入手可能な銀ナノ粉末４ｇｍとを７．５ｇｍの混合溶液に追加し、印刷可能なペーストに形成した。このペースト材料の層を銅基板上に印刷した。次に、この層を約２００℃で約２時間硬化させた。硬化されたレジスタの抵抗（３インチ長で０．００３平方インチの断面積）は約２０メガオーム（ＭΩ）と測定された。
【０１０３】
以下の表１は、同じ量のポリマー材料と組み合わせて使用され、同じ寸法のレジスタを形成する金属の例をまとめたものであり、結果として生じる抵抗値はこれらのレジスタの両端間の値を示す。
【表１】
2008300846.tif 000003
@0001
【０１０４】
１つまたは複数の内部レジスタを１部として有する回路基板であって、多くの従来のＰＣＢ処理を用いて形成することによって、製造に関わるコストを低減できる基板を図示し、説明した。ここで製造される基板は、半導体チップなどの１つまたは複数の電子部品を上に配置し結合することのできる電気アセンブリ内で使用するように容易に調整可能である。  上記回路線の１部として２つの隣接導体間に配置し、これらの基板用の回路を形成することのできるレジスタ材料のいくつかの例も定義した。より重要な点として、本発明は、上記実施例によって示されるように、レジスタ材料の組成を変更することによって、導体間の抵抗を変動させる機会を提供する。上記自由度は、変動する動作要件を満足させる際に、回路の設計者を大いに助ける。
【０１０５】
現時点で本発明の好適な実施形態と考えられるものを図示し説明してきたが、当業者にとっては、添付の請求項によって定義される本発明の範囲から逸脱せずに、様々な変更や修正を行うことができるのは自明であろう。本明細書で定義される発明は、規則的な信号と高速な（周波数）信号を両方送信することができ、後者のデータレートはインピーダンスの阻害をほぼ回避しつつ約１ギガビット／秒〜約１０ギガビット／秒である。本発明は、コストを低減し、製造を簡易化するように多くの従来のＰＣＢプロセスを用いて製造され得る。おそらくより重要な点として、本発明は、今日の設計要件の多くに関して極めて重要と思われる、回路パターンの小型化を確保することができる。
【図面の簡単な説明】
【０１０６】
【図１−７】第１の絶縁層上に開口部を有する第１の導体回路を一体化している状態の部分拡大断面図である。
【図１】本発明の１実施形態に係る、少なくとも１つの内部レジスタを含む回路基板を製造する基本ステップを示す拡大側面図である。
【図２】図１に示した第１の回路導体上に第２の絶縁層を一体化している状態の部分拡大断面図である。
【図３】図２に示した第２の絶縁層に開口部を形成している状態の部分拡大断面図である。
【図４】図３に示した両開口部内にレジスタ材料を充填している状態の部分拡大断面図である。
【図５】図４に示したレジスタ材料上に更に別の絶縁層を一体化している状態の部分拡大断面図である。
【図６】図５に示した絶縁層上に別の導体回路を一体化している状態の部分拡大断面図である。
【図７】図６に示した各絶縁層及びレジスト材料を貫通する穴を形成している状態の部分拡大断面図である。
【図８】本発明の１実施形態に係る１つまたは複数の回路基板を使用するために調整されている電気アセンブリの側面の１部を示す部分斜視図である。
【符号の説明】
【０１０７】
１１    （第１の）絶縁層
１３    （第１の）回路導体
１５    開口部
１７    （第２の）絶縁層
１９    開口部
２１    レジスタ材料
２３    （第３の）絶縁層
２９    （第２の）回路導体
３０    （第４の）絶縁層
３１    （第３の）回路導体
３５    開口部
３７    薄層
４１    貫通孔
４５    チップキャリア
４７    ＰＣＢ
４９    半導体チップ
５１・５３    はんだボール
６１・６３・６５    パッド
【図１】
2008300846.tif 000004
【図２】
2008300846.tif 000005
【図３】
2008300846.tif 000006
【図４】
2008300846.tif 000007
【図５】
2008300846.tif 000008
【図６】
2008300846.tif 000009
【図７】
2008300846.tif 000010
【図８】
2008300846.tif 000011
【手続補正書】
【提出日】平成20年6月13日(2008.6.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０１０６
【補正方法】変更
【補正の内容】
【０１０６】
【図１】第１の絶縁層上に開口部を有する第１の導体回路を一体化している状態の部分拡大断面図である。
【図２】図１に示した第１の回路導体上に第２の絶縁層を一体化している状態の部分拡大断面図である。
【図３】図２に示した第２の絶縁層に開口部を形成している状態の部分拡大断面図である。
【図４】図３に示した両開口部内にレジスタ材料を充填している状態の部分拡大断面図である。
【図５】図４に示したレジスタ材料上に更に別の絶縁層を一体化している状態の部分拡大断面図である。
【図６】図５に示した絶縁層上に別の導体回路を一体化している状態の部分拡大断面図である。
【図７】図６に示した各絶縁層及びレジスト材料を貫通する穴を形成している状態の部分拡大断面図である。
【図８】本発明の１実施形態に係る１つまたは複数の回路基板を使用するために調整されている電気アセンブリの側面の１部を示す部分斜視図である。