(57)【要約】【課題】クロック信号線とデータ信号線の転送遅延差にも高速転送を容易にし、転送要求が同時発生する場合の効率良い転送ができる。【解決手段】マスタモジュール１と各スレーブモジュール２1〜２3を１対１接続にしたシリアルバス構成とする。ライトアクセスデータ用のパラレル−シリアル変換器Ｐ／Ｓとリードアクセスデータ用のシリアル−パラレル変換器Ｓ／Ｐを設けてスレーブモジュール別の各データ線を通してデータ転送を行う。スレーブモジュール毎に周波数の異なるクロック信号φ１〜φ３をマルチプレクサＭＵＸで選択することでスレーブモジュールの個々の転送速度に合わせたデータ転送を行う。クロック選択にはマスタモジュール内のレジスタＲＥＧによる可変設定、またはディジタルスイッチＤＳＷによる半固定設定とする。【選択図】図１
2008217379.tif 000002
【特許請求の範囲】
【請求項１】
マスタモジュールと複数のスレーブモジュール間をクロック同期式のシリアルバスで結合し、データを転送するシリアル転送方式であって、
前記マスタモジュールと各スレーブモジュールを１対１接続にしたシリアルバス構成としたことを特徴とするシリアル転送方式。
【請求項２】
前記マスタモジュールは、ライトアクセスデータ用のパラレル−シリアル変換器とリードアクセスデータ用のシリアル−パラレル変換器を設けてスレーブモジュール別の各データ線を通してデータ転送を行うことを特徴とする請求項１に記載のシリアル転送方式。
【請求項３】
前記マスタモジュールは、スレーブモジュール毎に周波数の異なるクロック信号をマルチプレクサで選択することでスレーブモジュールの個々の転送速度に合わせたデータ転送を行うことを特徴とする請求項１または２に記載のシリアル転送方式。
【請求項４】
前記マスタモジュールは、クロック選択にはマスタモジュール内のレジスタによる可変設定、またはディジタルスイッチによる半固定設定としたことを特徴とする請求項１〜３のいずれか１項に記載のシリアル転送方式。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マスタモジュールと複数のスレーブモジュール間をクロック同期式のシリアルバスで結合し、データを転送するシリアル転送方式に関する。
【背景技術】
【０００２】
図３はクロック同期式のシリアル転送方式のバス結合を示し、この方式における動作タイミングを図４に示す。同期用のクロック信号ＣＬＫはマスタモジュール１が出力し、システム全体の転送タイミングを制御する。ライトアクセス時はマスタモジュール１がクロックＣＬＫの立ち下がりに同期してデータ信号ＤＡＴを出力し、スレーブモジュール２1〜２3はＣＬＫの立ち上がりでＤＡＴを取り込む。リードアクセス時はスレーブモジュール２1〜２3がＣＬＫの立ち下がりに同期してデータ信号ＤＡＴを出力し、マスタモジュール１はＣＬＫの立ち上がりでＤＡＴを取り込む。
【０００３】
このようなシリアル転送方式は、マスタモジュールと多数のスレーブモジュールのバス結合が１系統のため、全スレーブモジュールで転送速度を単一にせざるを得ない。この対策として、高速転送が可能なスレーブモジュールのみ高速転送したい場合、高速転送が可能なスレーブモジュールに転送する場合はスレーブモジュールのアドレスを低速転送し、それ以降のデータ転送を高速で行い、低速転送のスレーブモジュールに転送する場合はアドレスおよびデータを低速で行うようクロックＣＬＫを制御するものがある（例えば、特許文献１参照）。
【特許文献１】特開２００１−３２０３９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図３の構成には３つの問題がある。１つは図４で示すようにリード時、ライト時ともＣＬＫの立ち上がりでＤＡＴを取り込むため、セットアップ時間ｔＳとホールド時間ｔＨを満たす必要がある。２つの信号間の遅延差ｔＳＫＷが大きくなった場合、これらを満たせなくなる。この要因にはＣＬＫとＤＡＴの負荷容量の差がある。スレーブモジュールのＣＬＫとＤＡＴの入力において、ＣＬＫは単方向ＩＣの入力側に接続し、ＤＡＴは双方向ＩＣに接続することが一般的である。この入力ＩＣの違いにより容量に差が生じる。そして、スレーブモジュールの枚数が多くなるほど、容量の差が大きくなり、遅延差も大きくなる。
【０００５】
したがって、スレーブモジュールの枚数が多いほど、セットアップ時間ｔＳとホールド時間ｔＨの余裕が減るので、ＣＬＫの周波数を下げて周期を大きくし、セットアップ時間ｔＳとホールド時間ｔＨを確保する。これによって転送速度が遅くなってしまう。
【０００６】
２つめの問題は、スレーブモジュールを複数接続する場合は、マスタモジュールから見てＣＬＫとＤＡＴはマルチドロップになり、スレーブモジュール毎に負荷形態が異なるため、ＣＬＫとＤＡＴの遅延差が異なる。この解析には分布定数で解析する必要が生じ、複雑になる。
【０００７】
３つめの問題は、クロックＣＬＫとデータ信号ＤＡＴが１系統で済むが、マスタモジュールが１つのスレーブモジュールとデータ転送中は他のスレーブモジュールとデータ転送は不可能で、同時に転送要求が発生した場合は待ち時間が必要になり効率が悪い。
【０００８】
本発明の目的は、クロック信号線とデータ信号線の転送遅延差にも高速転送を容易にし、転送要求が同時発生する場合の効率良い転送ができるシリアル転送方式を提供することにある。
【課題を解決するための手段】
【０００９】
本発明は、前記の課題を解決するため、マスタモジュールと各スレーブモジュールを１対１接続にしたシリアルバス構成とすること、マスタモジュール内にはライトアクセスデータ用のパラレル−シリアル変換器とリードアクセスデータ用のシリアル−パラレル変換器を設けてスレーブモジュール別の各データ線を通してデータ転送を行うこと、スレーブモジュール毎に周波数の異なるクロック信号によるデータ転送を行うこと、クロック選択にはマスタモジュール内のレジスタとマルチプレクサによる可変設定、またはディジタルスイッチとマルチプレクサによる半固定設定とするものであり、以下の方式を特徴とする。
【００１０】
（１）マスタモジュールと複数のスレーブモジュール間をクロック同期式のシリアルバスで結合し、データを転送するシリアル転送方式であって、
前記マスタモジュールと各スレーブモジュールを１対１接続にしたシリアルバス構成としたことを特徴とする。
【００１１】
（２）前記マスタモジュールは、ライトアクセスデータ用のパラレル−シリアル変換器とリードアクセスデータ用のシリアル−パラレル変換器を設けてスレーブモジュール別の各データ線を通してデータ転送を行うことを特徴とする。
【００１２】
（３）前記マスタモジュールは、スレーブモジュール毎に周波数の異なるクロック信号をマルチプレクサで選択することでスレーブモジュールの個々の転送速度に合わせたデータ転送を行うことを特徴とする。
【００１３】
（４）前記マスタモジュールは、クロック選択にはマスタモジュール内のレジスタによる可変設定、またはディジタルスイッチによる半固定設定としたことを特徴とする。
【発明の効果】
【００１４】
以上のとおり、本発明によれば、クロック信号線とデータ信号線の転送遅延差にも高速転送を容易にし、転送要求が同時発生する場合の効率良い転送ができる効果がある。具体的には、以下の効果がある。
【００１５】
・クロック信号ＣＬＫとデータ信号ＤＡＴの信号線をスレーブモジュール分用意し、マスタモジュールとスレーブモジュールを１対１接続のシリアルバス構成とすることで、ＣＬＫとＤＡＴの負荷容量の差がスレーブモジュールの枚数に依存せず、セットアップ時間とホールド時間を一定にできる。よって、従来方式より転送速度を向上できる。
【００１６】
・クロック信号ＣＬＫとデータ信号ＤＡＴの信号線をスレーブモジュール分用意し、マスタモジュールとスレーブモジュールを１対１接続のシリアルバス構成とすることで、ＣＬＫとＤＡＴの送信端と受信端が固定でき、全スレーブモジュールにおいてＣＬＫとＤＡＴの遅延差を均一化できる。
【００１７】
・ライトアクセスデータ用のパラレル−シリアル変換器Ｐ／Ｓとリードアクセスデータ用のシリアル−パラレル変換器Ｓ／Ｐをスレーブモジュール分用意することによって、マスタモジュールと複数のスレーブモジュール間の転送をほぼ同時に行うことが可能になる。
【００１８】
・スレーブモジュール毎に周波数の異なるクロック信号ＣＬＫを選択することによって、スレーブモジュール毎にＣＬＫの周波数を選択可能になり、最適な転送速度を選択できる。
【００１９】
・クロック信号はレジスタによる可変設定により、スレーブモジュール毎に周波数の異なるクロックを容易に変更できる。
【００２０】
・ディジタルスイッチによるクロック信号の半固定設定により、マスタモジュール内のＣＰＵの負荷を軽減しながら転送可能な速度を容易に変更できる。
【発明を実施するための最良の形態】
【００２１】
（実施形態１）
図１は、本発明の実施形態を示すシステム構成図である。同図に示すように、シリアルバスは、クロック信号ＣＬＫの線とデータ信号ＤＡＴの線をスレーブモジュールの個数分だけ用意し、マスタモジュール１とスレーブモジュール２1〜２3間を１対１接続の構成にする。
【００２２】
このシリアルバス構成により、ＣＬＫの信号線とＤＡＴの信号線の負荷容量の差がスレーブモジュールの設置個数に依存することがない。これにより、セットアップ時間とホールド時間を一定にできる。よって、従来方式より転送速度を向上できる。
【００２３】
また、モジュール毎のクロック信号ＣＬＫとデータ信号ＤＡＴの遅延差発生を回避することができる。すなわち、クロック信号ＣＬＫとデータ信号ＤＡＴの送信端と受信端が固定でき、全スレーブモジュールにおいてＣＬＫとＤＡＴの遅延差を均一化できる。
【００２４】
次に、マスタモジュール１には、ライトアクセスデータ用のパラレル−シリアル変換器Ｐ／Ｓと、リードアクセスデータ用のシリアル−パラレル変換器Ｓ／Ｐをスレーブモジュールの個数分用意し、マスタモジュール１と複数のスレーブモジュール２1〜２3間のほぼ同時のデータ転送を可能にする。なお、マスタモジュール１内ではＣＰＵと変換器Ｐ／Ｓ、または変換器Ｓ／Ｐとの間のデータ授受をパラレルバスで行い、マスタモジュール１と複数のスレーブモジュール２1〜２3間のほぼ同時の転送データを高速処理する。
【００２５】
次に、マスタモジュール１内にスレーブモジュール毎のクロックＣＬＫを選択できるようにしたマルチプレクサＭＵＸを設ける。スレーブモジュール毎に周波数の異なるクロックφ１〜φ３を用意し、これらクロックφ１〜φ３をマルチプレクサＭＵＸで選択可能にし、転送可能な速度を選択することができるようにする。これにより、スレーブモジュールが高速または低速の転送速度という違いある場合にもそれらに最適な転送速度でデータ転送が可能になる。なお、このクロック選択に際して、ライトアクセスデータ用のパラレル−シリアル変換器Ｐ／Ｓと、リードアクセスデータ用のシリアル−パラレル変換器Ｓ／Ｐの変換速度も同期させる。
【００２６】
次に、マスタモジュール１内にクロック信号ＣＬＫを選択するマルチプレクサＭＵＸのクロック選択をレジスタＲＥＧで行う。ソフトウェア設定でスレーブモジュール毎に周波数の異なるクロックφ１〜φ３を選択可能にし、転送可能な速度を選択することができるようにする。これにより、スレーブモジュールが転送速度が低速のものから高速のものに交換された場合など、システムの高速化を図る場合にクロックの選択のみで済む。
【００２７】
（実施形態２）
本実施形態によるシステム構成を図２に示す。同図が図１と異なる部分は、マスタモジュール１内にＣＬＫを選択するマルチプレクサＭＵＸのクロック選択をディジタルスイッチＤＳＷで行う点にある。
【００２８】
このスイッチ設定によるクロック選択により、スレーブモジュール毎に周波数の異なるクロックφ１〜φ３の半固定選択を可能にし、実施形態１に比べてＣＰＵの負荷を軽減しながら転送可能な速度を容易に変更可能とする。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態１を示すシステム構成図。
【図２】本発明の実施形態２を示すシステム構成図。
【図３】クロック同期式のシリアルバス結合図。
【図４】クロック信号ＣＬＫとデータ信号ＤＡＴの動作タイミング。
【符号の説明】
【００３０】
１  マスタモジュール
２1〜２3  スレーブモジュール
Ｐ／Ｓ  パラレル−シリアル変換器
Ｓ／Ｐ  シリアル−パラレル変換器
ＭＵＸ  マルチプレクサ
ＲＥＧ  レジスタ
ＤＳＷ  ディジタルスイッチ
【図１】
2008217379.tif 000003
【図２】
2008217379.tif 000004
【図３】
2008217379.tif 000005
【図４】
2008217379.tif 000006