(57)【要約】  本開示は、基板中のイオン化によって生成されたキャリアのそれぞれの収集電極に各々接続された最大でキャリア収集領域まで半導体基板を完全に空乏化するための裏面バイアス電極及び裏面接合部を有する電離放射線及び／又は電離粒子の半導体センサを提供する。従来のセンサと異なり、本開示のセンサは、基板のドーピング濃度よりも高いドーピング濃度及び同じ型のドーピングを有する、基板上に形成された中間半導体層を有する。この中間層において、互いに分離された反対の型の埋め込みドープ領域が、読出し回路が画成される表面領域を遮断するために形成される。
2021500753.tif 000002
【特許請求の範囲】
【請求項１】
電離放射線及び／又は粒子の半導体センサであって、
第１のドーピングを有する半導体材料の基板（１）と、
前記第１のドーピングの型と反対の型の第２のドーピングを有する、前記基板（１）の裏面上に形成されたバイアス層（２）と、
前記基板（１）に接触した前記バイアス層（２）の表面に対向する前記バイアス層（２）の自由表面上に形成された裏面バイアス電極（７）と、
前記第１のドーピングよりも大きく、前記第１のドーピングと同じ型の第３のドーピングを有する、前記基板（１）の前面上に形成された中間層（３）と、
前記中間層（３）の間隔部分によって互いに分離された、前記中間層（３）中に深さ方向に形成された第１のドープ埋め込み領域（４）であって、前記第１のドーピングの型と反対の型の第４のドーピングを有する、第１のドープ埋め込み領域（４）と、
前記中間層（３）の前記間隔部分の前面中に形成されたキャリア収集領域（６）であって、そこから完全に囲まれ、前記ドープ埋め込み領域（４）から少し離れており、前記第３のドーピングよりも大きく、前記第３のドーピングと同じ型の第５のドーピングを有し、前記中間層（３）中に深さ方向に最大で前記ドープ埋め込み領域（４）まで延ばされる、キャリア収集領域（６）と、
前記キャリア収集領域（６）のそれぞれの領域の前面上に各々形成された収集電極と、
最大で前記中間層（３）の前面まで前記第１のドープ埋め込み領域（４）上に形成された第１のドープ表面領域（５ｐ、５ｎ）と、
電離放射線及び／又は粒子によって前記基板（１）中に生成され、前記収集領域（６）によって収集されたキャリアを検出するために前記収集電極に機能的に接続された電気端子を有する、前記第１のドープ表面領域（５ｐ、５ｎ）の前面中に画成された読出し電子回路と
を備える、半導体センサ。
【請求項２】
前記キャリア収集領域（６）が、前記中間層（３）中に深さ方向に前記ドープ埋め込み領域（４）よりも小さく延ばされる、請求項１に記載の半導体センサ。
【請求項３】
前記中間層（３）が、１μｍから６μｍの間に含まれる厚さに対して最大で前記第１のドープ埋め込み領域（４）まで前記基板（１）上に延び、１μｍから８μｍの間に含まれる厚さに対して最大で前記キャリア収集領域（６）まで前記基板（１）上に延び、
前記基板（１）が、５０μｍから５００μｍの間に含まれる厚さを有し、
前記第１のドーピングが、１０１１から１０１３の間に含まれ、前記第３のドーピングが、５・１０１３から１０１６の間に含まれる、請求項２に記載の半導体センサ。
【請求項４】
前記読出し電子回路が、単独可読画素の配列の行及び列に構成される、請求項１から３までのいずれか一項に記載の半導体センサ。
【請求項５】
すべての前記単独可読画素の配列を取り囲むように前記中間層（３）の前面中に形成された前面ドープ・ガード・リング（１０）と、
前記ドープ・ガード・リング（１０）の外側に前記中間層（３）中に深さ方向に形成された第２のドープ埋め込み領域（８）と、
最大で前記中間層（３）の前面まで前記第２のドープ埋め込み領域（８）上に形成された第２のドープ表面領域（９ｐ、９ｎ）と、
前記単独可読画素の配列の電気的端子に機能的に接続された、前記第２のドープ表面領域（９ｐ、９ｎ）の前面中に画成された周辺電子回路と
を備える、請求項４に記載の半導体センサ。
【請求項６】
すべての前記単独可読画素の配列を突出状に取り囲むように前記基板（１）の裏面中に形成された裏面ドープ・ガード・リング（１１）
を備える、請求項５に記載の半導体センサ。
【請求項７】
前記バイアス層（２）が、５０μｍから５００μｍの間に含まれる厚さに対して前記基板（１）よりも下に延び、第２のドーピングが、５・１０１７から１０２０の間に含まれる、請求項１から６までのいずれか一項に記載の半導体センサ。
【請求項８】
前記中間層（３）が、前記基板（１）上に成長させたドープされたエピタキシャル層又は前記基板（１）上に画成されたドープされたウェルのいずれかである、請求項１から７までのいずれか一項に記載の半導体センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、放射線及び／又は電離粒子を感知するデバイスに関する。特に、本開示は、放射線又は電離粒子の入射ビームによって生成されたキャリアを収集する、逆バイアスされたＰＩＮダイオードを有する完全に空乏化された集積半導体センサに関する。
【背景技術】
【０００２】
逆バイアスされたＰＩＮダイオードは、放射線又は電離粒子の入射ビームによって生成されたキャリアを収集することができ、そのような放射線及び粒子の検出に使用することができる。ＰＩＮダイオードをチップ上に１次元又は２次元配列で配置して、それらを検出のために読出し回路に接続する様々な手法がある。１つの手法は、読出し回路を別個の集積回路上に搭載し、次いで、そのチップをＰＩＮダイオードだけを含むセンサ・チップにバンプボンディングすることである。別の手法は、読出し回路のすべてを、又は少なくとも大部分を、同じチップ上のダイオードに集積することである。
【０００３】
典型的には、ＰＩＮダイオードの接合部は、そのウェーハの前面において拡散によって作り出され、読出し回路は、ウェル中に形成され、ウェルは基板と同じ伝導型であり、ダイオードの接合部に非常に近接している。読出し回路を含むウェルから、キャリアを収集するＰＩＮダイオードに接続されたキャリア収集電極に力線をそらすために、高いバイアスが、入射放射線によって生成された電荷の大部分を収集するためにウェルに必要である。このバイアスを妥当な制限内に維持するために、収集電極は、ウェルに対して極めて大きくされる。これは、結果としてチップ上の面積の顕著な損失及び（空間）分解能の相当な損失となる可能性がある。
【０００４】
空間分解能を用いて電離放射線を検出するための現行技術は、いわゆるハイブリッド方式（読取り用チップ＋センサ付きチップ）に主に基づく。モノリシック方式は、費用と性能（低い寄生容量、したがって、より小さい電子雑音）との両方に、より都合がよいようである。
【０００５】
半導体センサ全体にわたる電離放射線又は粒子の通過によって生成されたキャリアの収集を最大化するために、センサは、基板から収集電極までセンサの厚さを部分的に又は完全にのいずれかで覆う空乏領域を有するように設計される。空乏領域全体にわたって、非空乏領域内よりも、放射線によって生成されたキャリアの再結合の確率が低減され、したがって、センサの感度は増加する。
【０００６】
感知ダイオードの周りの空乏領域が強調される、部分的に空乏化されたセンサを図１に示す。電離放射線又は粒子によって生成されたキャリア（図示する実例では電子）が、エピタキシャル層中を空乏領域に到達するまで動き回り、空乏領域において、それらは、収集ダイオードに迅速に運ばれる。読出し回路は、同じ基板中に集積され、トランジスタＮＭＯＳ及びＰＭＯＳとして概略的に表され、収集ダイオードによって収集される電荷の再結合を防止するために反対の型のドープされたウェル中に形成される。
【０００７】
部分的に空乏化されたセンサは、小さい寄生容量を有し、したがって、より小さい電子雑音を有する。それにもかかわらず、生成されたキャリアの一部だけが拡散によって収集され、したがって、キャリア収集は、相対的に遅く、非効率的である。さらに、キャリアの収集は、収集ダイオードに対して入射電離放射線又は粒子が当たる位置に依存する。
【０００８】
これらの制限を克服するために、完全に空乏化されたセンサが提案されてきた。この型のモノリシック集積センサを図２に概略的に示す。これらのセンサは、完全に空乏化された、同じ半導体層上の収集ダイオードにモノリシックに集積された他の回路を備える。収集ダイオードが集積された層を空乏化するのに必要な逆電圧は、センサの前面から印加され、したがって、チップの同じ面上の他のフロントエンド集積回路の機能に影響せずに相対的に大きい逆電圧を印加することが可能でないので、空乏領域の厚さは、制限される。
【０００９】
相対的に大きい抵抗率も有する厚い基板層を使用する同様の方式が、米国特許第８，９０１，６９０号に開示されており、図３に示される。それは、低濃度にドープされたＮ−−基板１０２よりも下に形成された、高濃度にドープされたバイアス層１０４を実質的に備える。高濃度にドープされたバイアス層１０４は、基板１０２を完全に空乏化する際に役立つＰ−Ｎ接合部を形成するように基板１０２の裏面上に画成される。基板１０２において、キャリア収集電極１０３に結合された、Ｐドープ領域１０３ｂ及び１０３ｃ、並びに電離放射線及び／又は粒子によって基板１０２中に生成されたキャリアから他の電子回路１０６を遮断するためのドープ・ガード・リング１０５ｂがある。デバイス（１０８、１０９）の前面に逆電圧を印加することによって、空乏ゾーンが基板１０２中に形成される。電離放射線又は粒子によって形成された空孔が空乏ゾーン１１０を横断し、キャリア収集電極１０３に迅速に運ばれる。
【００１０】
電離放射線又は粒子の別のセンサが、先行文献の米国特許第５，４６５，００２号に開示されており、図４Ａ及び図４Ｂに概略的に示される。電離放射線又は粒子が入射したとき、それによって生成された電荷の大部分が、前面収集電極１８によって収集される。生成された電荷の最大可能量を収集するために、デバイスは、裏面接合部を作り出す、高濃度にドープされたバイアス層に接触した裏面電極（金属層２２）を有する。空乏層は、基板の裏面から開始し、バイアスが増加されるにつれてバルク内まで延びる。空乏層の内側のすべての流線３０は、読出し回路を含むウェル２０の代わりに、収集電極１８において終了するはずである。このために、ウェル２０は、前面に向かって流れるキャリアを跳ね返すようにバイアスがかけられ、それによって、キャリアが収集電極１８にそらされる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】米国特許第８，９０１，６９０号
【特許文献２】米国特許第５，４６５，００２号
【発明の概要】
【発明が解決しようとする課題】
【００１２】
裏面接合部を有する利点は、あまりにも大きすぎる逆電圧を前面に、より正確にはウェル２０と収集電極１８との間に印加しなくても完全に空乏化された基板を有することが可能になり、したがって、低電圧電子回路を使用することが可能になることにある。それにもかかわらず、基板を完全に空乏化するために相対的に大きい逆電圧を有する必要性があり、同時に、裏面電極２２とフロントエンド電子回路を遮断するウェル２０との間の突抜け効果による電流の流れを防止する必要性がある。ディープ・サブミクロン技術を用いて実現された電子回路が相対的に大きい逆電圧に耐えることができないので、この後者の必要性は、前者の必要性と異なる。
【００１３】
この欠点は、図５に示す厚さ及びドーパント濃度を、図４Ｂに示す型のセンサに対して出願人によって実行されたシミュレーションによって強調される。ｎ型基板を２．５・１０１２ｃｍ−３の濃度でリンを用いてドープした、３００μｍの厚さを有するシリコン・ウェーハが検討されてきた。表面Ｐドープ領域ＰＷＥＬＬを０Ｖに維持することによって得られた、このセンサにおける電位分布のシミュレーションを図６Ａ、図６Ｂ及び図６Ｃに示し、その場合、ｎ型収集領域ＮＷＥＬＬ上に画成された収集電極に正電圧を印加することによって、及び最大で−１２０Ｖまで裏面電圧を掃引することによって前面電子回路が形成される。図６Ａ〜図６Ｃに示すように、裏面からの空乏領域は、前面に到達し、前面ドープ領域ＰＷＥＬＬ及びＮＷＥＬＬの空乏領域と融合し、正電圧がキャリア収集領域ＮＷＥＬＬに何も印加されないとき、やはり突抜け効果を生じる。
【００１４】
突抜け効果を生じさせずに最大でキャリア収集領域ＮＷＥＬＬまで基板を完全に空乏化するために、正電圧をキャリア収集領域ＮＷＥＬＬに印加することが必要である。図７のグラフに示すように、領域ＮＷＥＬＬにおける電圧が増加したとき（領域ＰＷＥＬＬにおける電圧をゼロに維持し）、最大で領域ＮＷＥＬＬまでの基板の完全空乏化が、突抜け効果が開始する裏面電圧（突抜け電圧）よりも小さい絶対値の裏面バイアス電圧（空乏電圧）に対して達成される。図７から推論することができるように、図５の従来のセンサは、領域ＮＷＥＬＬが空乏電圧と突抜け電圧との間の数十ボルトの差を誘導するのに十分なバイアス電圧を有する場合だけ、すなわち、領域ＮＷＥＬＬとＰＷＥＬＬとの間のバイアス電圧差が約１０Ｖであるとき、使用することができる。このバイアス電圧差は、Ｐドープ領域ＰＷＥＬＬ中に形成された低電圧フロントエンド電子回路とのキャリア収集領域ＮＷＥＬＬの直接接続が企図されるデバイスにおいてあまりにも大きすぎる。
【課題を解決するための手段】
【００１５】
基板中のイオン化によって生成されたキャリアのそれぞれの収集電極に各々接続された最大でキャリア収集領域まで半導体基板を完全に空乏化するための裏面バイアス電極及び裏面接合部を有する電離放射線及び／又は電離粒子の半導体センサが見出されている。
【００１６】
従来のセンサと異なり、本開示のセンサは、基板のドーピング濃度よりも大きいドーピング濃度及び同じ型のドーピングを有する、基板上に形成された中間半導体層を有する。この中間層において、互いに分離された、反対の型の埋め込みドープ領域が、読出し回路が画成される表面領域を遮断するために形成される。
【００１７】
半導体センサは、添付の特許請求の範囲において定義される。
【００１８】
出願時の特許請求の範囲は、本明細書の不可欠な部分であり、参照により本明細書に組み込まれる。
【図面の簡単な説明】
【００１９】
【図１】キャリア収集接合部の周りに白色空洞部として表された、部分的に空乏化された基板領域を有する、電離放射線又は粒子の従来のセンサを示す図である。
【図２】キャリア収集接合部にモノリシックに集積された他の回路を備える、完全に空乏化された基板を有する電離放射線又は粒子の従来のセンサを示す図である。
【図３】イオン化によって生成されたキャリアをよりよく検出するために完全に空乏化された、高い抵抗率も有する厚い基板層を有する電離放射線又は粒子の従来のセンサを示す図である。
【図４Ａ】裏面金属電極を有する電離放射線又は粒子の従来のセンサを示す図である。
【図４Ｂ】図４Ａの従来のセンサ中にキャリアのドリフト経路を概略的に示す図である。
【図５】図４Ｂの半導体センサを構成する領域／層の厚さ及びドーピング濃度の例示的な図である。
【図６Ａ】逆バイアス電圧が−４０Ｖであるときの、図５のセンサ中の静電位の分布を示す図である。
【図６Ｂ】逆バイアス電圧が−８０Ｖであるときの、図５のセンサ中の静電位の分布を示す図である。
【図６Ｃ】逆バイアス電圧が−１２０Ｖであるときの、図５のセンサ中の静電位の分布を示す図である。
【図７】最大で収集接合部までの基板及び中間層の完全空乏化並びに基板と中間層との間の突抜けの開始が達成される、バイアス電圧の組合せのグラフである。
【図８Ａ】本開示による、電離放射線又は粒子の２つの半導体センサを概略的に示す図である。
【図８Ｂ】本開示による、電離放射線又は粒子の２つの半導体センサを概略的に示す図である。
【図９】中間層の様々なドーピング濃度における、及び様々な厚さに対する、図８Ａのセンサにおける突抜け電圧及び空乏電圧のグラフである。
【図１０】読出し電子回路が、同じ基板上で周辺電子回路に集積された単独可読画素の配列の行及び列に構成される、図８Ａの半導体センサを概略的に示す図である。
【発明を実施するための形態】
【００２０】
従来のセンサにおいて、基板の空乏領域がキャリア収集領域に到達する裏面電圧（空乏電圧）と、突抜け効果が読出し電子回路又は他の周辺電子回路を含むドープ表面領域において開始する裏面電圧（突抜け電圧）との間に小さい差がある。この差を増加させるために、従来のセンサにおいては、電子回路を含むドープ表面領域は、キャリアの流れをキャリア収集領域に向かってそらすようにバイアスがかけられる。これは、約１Ｖのバイアス電圧がある場合だけキャリア収集領域を読出し電子回路に直接接続することができる、相対的に小さいセンサにおいては安全に行うことができない。さらに、基板の抵抗率は、相対的に大きく、したがって、周辺電子回路が形成される、ドープ領域の境界における電位障壁は、相対的に低く、キャリアはそれを通って流れることができる。
【００２１】
Ｎ型基板１及びＰ型基板１を有する、本開示による電離放射線又は粒子の２つの半導体センサを図８Ａ及び図８Ｂにそれぞれ示す。図示する構造体は、互いに他方のデュアル・バージョンであり、明確にするために縮尺通りには表されておらず、複数のキャリア収集電極を実現するために半導体ウェーハ上に必要な回数だけ複製することができる。
【００２２】
本開示のセンサは、典型的には低ドーピングによる、半導体基板１を有し、その場合、キャリアが、基板１にあたる電離放射線又は粒子によって生成される。基板１の裏面上に、高濃度にドープされたバイアス半導体層２が形成される。裏面バイアス電極は、図８Ａ及び図８Ｂに示していないが、基板１との界面に対向するバイアス層２の表面上に形成される。バイアス層２は、空間を節約するように、及び相対的に小さい逆バイアス電圧を用いて基板１を空乏化するように、基板１よりも薄く、より高濃度にドープされる。
【００２３】
本開示の態様によれば、基板１の同じ型の及び基板１よりも大きいドーピングを有する中間半導体ドープ層３が、基板１の前面に画成される。この中間ドープ層３において、その機能は次の説明においてより明確であるが、互いに隔離された反対の型の画成された埋め込み領域４であり、その場合、読出し電子回路（例えば、図に概略的に示すようにＣＭＯＳ読出し回路）を有する、ｐ型５ｐの及びｎ型５ｎの表面ドープ領域が画成される。２つの埋め込み領域４を分離する中間ドープ層３の表面部分において、ドープされた収集領域６が、ｐ型５ｐの及びｎ型５ｎの表面ドープ領域から少し離れているように形成される。図８Ａ及び図８Ｂに示していないが、収集領域６は、それぞれの収集電極に接続される。
【００２４】
適切な逆電圧を裏面バイアス電極と収集電極との間に印加することによって、バイアス層２は、基板１を裏面から空乏化し、キャリア収集領域６は、埋め込み領域４と基板１との間の中間層３の部分を前面から空乏化し、したがって、基板１からキャリア収集領域６まで完全に空乏化された領域が形成される。
【００２５】
本開示のデバイスは、キャリア収集領域６と、ドープ領域４及び５ｐ、５ｎとの間が約１Ｖの電圧差でも優れた性能を提供する。
【００２６】
図８Ａ及び図８Ｂに示す好ましい実施例において、キャリア収集領域６は、ドープ埋め込み領域４よりも小さく中間層３中に深さ方向に延び、それにより、デバイスの前面から、より大きい深さが達成される。中間半導体層３は、基板１よりも高濃度にドープされ、埋め込みドープ領域４と反対のドーピング型である。キャリア収集領域６と埋め込みドープ領域４との間に相対的に小さい電圧差があると仮定すると、中間半導体層３との界面におけるドープ領域４及び５ｐ、５ｎの周りの電位障壁は、完全空乏状態でも、すなわち、キャリア収集領域６と基板１の底部との間の半導体部分が完全に空乏化されたとき、キャリアがそれを通って流れることを防止するのに十分に高いままである。キャリア収集領域６と基板１との間の逆バイアス電圧が、完全空乏状態が達成される値を超えてさらに増加した場合、突抜け効果が開始するが、このさらなる電圧増加は、相対的に大きい。
【００２７】
図に示さないがより好ましくない代替実施例として、キャリア収集領域６は、ドープ埋め込み領域４として中間層３中に深さ方向に延びることができる。結果として得られるセンサは、それでも作用するが、それは、より大きい容量を有するはずであり、したがって、それは、電子雑音の増加によって影響を受けるはずである。
【００２８】
完全空乏状態が達成される裏面バイアス電圧ＤＥＰと、突抜け効果が様々なドーピング濃度に対して開始する裏面バイアス電圧ＰＴと、基板１から最大で自由前面までの中間層３の全厚とのグラフを図９に示す。グラフは、中間層３を基板２上にエピタキシャル成長させる好ましい実施例を表すが、中間層３が基板１の前面を通って拡散又は埋め込みによって実現された場合、同様のグラフを得ることができる。描かれた矢印は、完全空乏状態が達成される裏面逆電圧値と、突抜け効果が開始する裏面逆電圧値との間の差を表す。エピ層のドーピングが大きければ大きいほど、空乏電圧ＤＥＰと突抜け電圧ＰＴとの間の分離が大きくなる。
【００２９】
センサは、その動作中、電圧ＤＥＰとＰＴとの間の、すなわち、矢印で示される領域における任意の電圧でバイアスをかけることができる。この動作電圧間隔が十分に大きい場合、基板のドーピング及び厚さの局所変化に耐えることができる。例えば、最大でエピタキシャル層端までの基板の完全空乏化がドーピング不均一性により２０Ｖだけ変動するが、許容動作領域間隔が４０Ｖである場合、デバイス全体に適切なバイアス電圧は、まだ見出すことができる。
【００３０】
中間層３の全厚が７μｍよりも大きい場合、それは、バイアス層２の逆裏面電圧が、完全空乏状態が達成される値を５０Ｖ超だけ超える場合だけ突抜け効果を開始させるために中間層３中に１０１４ｃｍ−３のドーパント濃度を有するのに十分である。したがって妥当な値のドーパント濃度でドープされた、相対的に薄い中間層３の場合、開示されたセンサを対象の任意の機能状態に対してバイアスをかけることは可能である。
【００３１】
図１０は、図８Ａの実施例に対応する本開示のセンサを示し、ドープ表面領域５ｐ、５ｎ中に形成された読出し電子回路が、単独可読画素の配列の行及び列に構成される。周辺電子回路は、同じウェーハ上に集積され、中間半導体層３中に深さ方向に画成された埋め込みドープ領域８上に形成されたｐ型９ｐ及びｎ型９ｎの対応するドープ表面領域中に形成される。裏面金属電極７は、領域９ｐ、９ｎ中の周辺電子回路を妨害しないように画素の配列よりも突出状に下にある。収集領域６に向かうキャリアの流れから周辺電子回路を遮断するために、中間層３中の及び収集領域６の同じドーピング型の表面拡散部１０によって構成される少なくとも前面ガード・リング１０及び／又は裏面ドープ表面領域１１と、対応するガード電極１２とを備える裏面ガード・リングがある。
【００３２】
裏面層／領域及び電極は、該当する温度を可能な限り制限して、前面電子回路を完成させた後、裏面処理により実現することができる。埋め込まれたドーパントは、レーザによって実行される急速熱アニーリング・プロセスを用いて活性化することができる。
【００３３】
図８Ａに示すセンサの厚さの及びドーパント濃度の例示的な値を以下の表にまとめる。
【表１】
2021500753.tif 000003
【００３４】
開示されたセンサは、半導体ウェーハの両面上で実行されるステップを含むプロセスを用いて製作することができる。光、ＵＶ及びＸ線感知適用例に対してセンサの裏面の特性を最適化することが可能である。さらに、対象のスペクトル領域の伝達効率を高めるために、例えば、センサの前面部分中に又はセンサの裏面部分中に、又はセンサの前面部分中と裏面部分中との両方に層を追加することによって、フィルタを実現することが可能である。
【図１】
2021500753.tif 000004
【図２】
2021500753.tif 000005
【図３】
2021500753.tif 000006
【図４Ａ】
2021500753.tif 000007
【図４Ｂ】
2021500753.tif 000008
【図５】
2021500753.tif 000009
【図６Ａ】
2021500753.tif 000010
【図６Ｂ】
2021500753.tif 000011
【図６Ｃ】
2021500753.tif 000012
【図７】
2021500753.tif 000013
【図８Ａ】
2021500753.tif 000014
【図８Ｂ】
2021500753.tif 000015
【図９】
2021500753.tif 000016
【図１０】
2021500753.tif 000017
【国際調査報告】
2021500753.tif 000018
2021500753.tif 000019
2021500753.tif 000020