(57)【要約】      （修正有）【課題】液晶表示装置のコモン電極電圧の値を自動調整する。【解決手段】ダミー画素領域の液晶セルの画素電極（ＴＦＴに接続されている側の電極）の電位が、コモン電圧調整回路６３のアナログバッファ７１の入力電圧ＶＣＯＭ＿ＯＵＴとなっている。そして、アナログバッファ７１とパスコンデンサ７２を介した出力電圧が、液晶パネル６１のコモン電極電位ＶＣＯＭ＿ＩＮとして供給される。そして、１行の画素全体をダミー画素領域として、開口部９１を構成するようにすると、液晶パネル６１の大きさを最も有効に利用して、ダミー画素の数を確保するとともに、液晶パネル６１のうちの有効画素領域を矩形とすることができる。【選択図】図８
2008304660.tif 000002
【特許請求の範囲】
【請求項１】
液晶の透過率を変更することによって画像を表示する表示装置において、
少なくとも前記液晶およびスイッチング素子を含み、表示される画像に対応する各画素を表示させる画像表示手段と、
前記画像表示手段に含まれる前記液晶の対向電極電圧電位を調整する調整手段と、
前記画像表示手段の各画素に対応する部分と同一の構成を含み、自分自身が有する前記液晶の画素電極電位を、前記調整手段に基準電圧値として供給する基準電圧供給手段と、
前記画像表示手段および前記基準電圧供給手段に含まれる前記スイッチング素子の入切を制御する第１の駆動手段と、
前記画像表示手段および前記基準電圧供給手段に含まれる前記スイッチング素子の信号電極に印加される電圧を制御する第２の駆動手段と、
前記第１の駆動手段および前記第２の駆動手段を制御する制御手段と
を備え、
前記制御手段は、前記画像表示手段への画像の表示を開始する前の所定期間において、前記画像表示手段に含まれる前記スイッチング素子をOFFさせ、前記基準電圧供給手段に含まれる前記スイッチング素子をONさせるとともに、前記基準電圧供給手段に含まれる前記スイッチング素子の信号電極に、両極性の信号電圧の中央値を印加させるように、前記第１の駆動手段および前記第２の駆動手段を制御する
表示装置。
【請求項２】
前記調整手段は、前記基準電圧供給手段から前記液晶の画素電極電位が供給されるときの配線抵抗に基づく所定の電圧を、前記基準電圧供給手段から供給された前記液晶の画素電極電位に加算して、前記画像表示手段に含まれる前記液晶の対向電極電圧電位として供給する
請求項１に記載の表示装置。
【請求項３】
前記基準電圧供給手段は、前記画像表示手段の複数画素に対応する構成を有し、それぞれの画素電極が接続されている
請求項１に記載の表示装置。
【請求項４】
前記基準電圧供給手段は、前記画像表示手段の１行分の複数画素に対応する構成を有し、それぞれの画素電極が接続されている
請求項１に記載の表示装置。
【請求項５】
前記調整手段は、前記基準電圧供給手段から供給された前記液晶の画素電極電位を、アナログバッファを介して、前記画像表示手段に含まれる前記液晶の対向電極電圧電位として供給する
請求項１に記載の表示装置。
【請求項６】
前記調整手段は、前記基準電圧供給手段から供給された前記液晶の画素電極電位を、アナログバッファを介した後、更に、パスコンデンサを介して、前記画像表示手段に含まれる前記液晶の対向電極電圧電位として供給する
請求項５に記載の表示装置。
【請求項７】
液晶の対向電極電圧電位を調整する調整部を有し、前記液晶の透過率を変更することによって画像を表示する表示装置の表示方法において、
少なくとも前記液晶およびスイッチング素子を含む画像表示部への画像の表示を開始する前の所定期間において、前記画像表示部に含まれる前記スイッチング素子をOFFさせ、
前記所定期間において、前記画像表示部の各画素に対応する部分と同一の構成を含み、前記調整部に基準電圧値として供給する基準電圧供給部に含まれる前記スイッチング素子をONさせ、
前記所定期間において、前記基準電圧供給部に含まれる前記スイッチング素子の信号電極に、両極性の信号電圧の中央値を印加し、
前記所定期間において、前記基準電圧供給部が有する前記液晶に印加された前記画素電極電位が、前記調整部に供給され、
前記調整部において、供給された前記画素電極電位に基づく前記液晶の対向電極電位が出力されて、前記画像表示部に供給され、
前記画像表示部に含まれる前記液晶を駆動して、前記画像を表示する
ステップを含む画像表示方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および表示方法に関し、特に、チャネル容量起因のフィードスルーが発生する場合に用いて好適な、表示装置および表示方法に関する。
【背景技術】
【０００２】
一般的な液晶表示装置について、図１および図２を用いて説明する。
【０００３】
アクティブマトリクス型の液晶表示装置１は、行状に配された走査（ゲート）線と、列状に配された信号線と、各走査線および信号線の交差部に対応して行列状（マトリクス状）に配された画素と、１水平期間（１Ｈ）毎にその行の素子をアクティブ状態にする水平駆動回路と、アクティブ状態になっている行の走査線を順次走査（スキャン）して画素を行毎（ライン毎）に選択して駆動する垂直駆動回路とを有し、各水平期間分の映像信号を選択された各行の画素に書き込んで、１フレーム（または、１フィールド）分の映像信号を保持する。
【０００４】
図１に示されるように、液晶表示装置１は、液晶パネル１１、水平駆動回路である信号線駆動回路１２、垂直駆動回路であるゲート線駆動回路１３、およびコントローラ１４を含む。
【０００５】
液晶パネル１１は、マトリックス駆動される画素型のディスプレイであり、画素である、画面に配置されている液晶セル内部の液晶の配列を制御することにより透過する光量を変化させて、画像を表示する。
【０００６】
信号線駆動回路１２およびゲート線駆動回路１３は、コントローラ１４から供給される制御信号に基づいて、液晶パネル１１の各画素をマトリックス駆動する。
【０００７】
液晶パネル１１には、１行１列からｎ行ｍ列まで画素としての液晶セルが配置されている。具体的には、図２に示されるように、ｎ行ｍ列まで画素のうちのＡ行目（１≦Ａ≦ｎ）のＢ列目（１≦Ｂ＜ｍ）には、液晶セル３１−Ａ−Ｂ、ＴＦＴ（Thin Film Transistor）３２−Ａ−Ｂ、および、キャパシタ３３−Ａ−Ｂの組が配置され、Ａ行目の（Ｂ＋１）列目には、液晶セル３１−Ａ−（Ｂ＋１）、ＴＦＴ３２−Ａ−（Ｂ＋１）、および、キャパシタ３３−Ａ−（Ｂ＋１）の組が配置される。
【０００８】
以下、液晶セル３１−１−１乃至液晶セル３１−ｎ−ｍを個々に区別する必要がないとき、単に、液晶セル３１と称する。以下、ＴＦＴ３２−１−１乃至ＴＦＴ３２−ｎ−ｍを個々に区別する必要がないとき、単に、ＴＦＴ３２と称する。以下、キャパシタ３３−１−１乃至キャパシタ３３−ｎ−ｍを個々に区別する必要がないとき、単に、キャパシタ３３と称する。
【０００９】
ＴＦＴ３２のゲート電極は、ゲート線駆動回路１３からのゲート線に接続し、ＴＦＴ３２のソース電極（または、信号電極）は、信号線駆動回路１２からの信号線に接続し、ＴＦＴ３２のドレイン電極は、液晶セル３１およびキャパシタ３３に接続しており、以下、画素電極とも称する。
【００１０】
液晶セル３１は、液晶を格納し、TFT３２により印可される画素電極電圧により液晶の透過率が変更されるので、図示しないバックライトから照射される光のうち透過する光の量を変化させる。液晶セル３１の対向電極（ＴＦＴ３２に接続されていない側の電極）には、コモン電圧が印加されている。
【００１１】
ＴＦＴ３２は、液晶セル３１に電圧を印可することにより、液晶セル３１を駆動する。すなわち、ＴＦＴ３２は、対応するゲート信号がＯＮであるときの信号電圧に基づいて液晶セル３１を駆動する。
【００１２】
キャパシタ３３は、液晶セル３１に並列に設けられ、１フレームの期間において、液晶セル３１に印可される電圧を保持する。キャパシタ３３の対向電極（ＴＦＴ３２に接続されていない側の電極）は、対向電極に接続されるか、または、信号電位の中央値が印加される。
【００１３】
なお、液晶セル３１に格納されている液晶は、直流電圧が印加されると寿命が短くなってしまう。そこで、一般的な液晶表示装置においては、共通電極に印加する電圧を基準にして、液晶セル３１の画素電極に印加する電圧を、一定時間毎に、正電圧側と負電圧側に変化させることにより、液晶の寿命が短くなることを防止するようになされている。
【００１４】
ＴＦＴ３２がＮＭＯＳ（negative channel Metal Oxide Semiconductor）で構成されている場合、Gate-Pix間容量、および、画素ＴＦＴのチャネル容量の影響で、図３に示されるように、画素（Pix）電位のフィードスルーが発生し、ホールドされる画素電位が低下してしまう。液晶表示装置１のように、正極性書き込みと負極性書き込みを行う表示装置では、このフィードスルーを考慮し、液晶セル３１に実効的に印加される電位が等価になるように、対向コモン電圧電位を設定する必要がある。しかしながら、チャネル容量起因のフィードスルーは、ＴＦＴ３２の特性のバラツキによる変動が大きく、液晶パネル１１毎に最適となるコモン電圧値（コモン電極電位）を調整する必要がある。
【００１５】
従来、液晶パネル毎に最適となるコモン電圧値を調整するために、液晶パネルにダミー画素を設け、第１のダミー画素と第２のダミー画素に異なる極性の最大階調の階調電圧を書き込み、それぞれの画素電極電位とコモン電極電位との電位差に基づいて、コモン電極電位を調整する技術がある（例えば、特許文献１参照）。
【００１６】
【特許文献１】特開２００２−２６４６７７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、特許文献１に記載の技術では、異なる極性の最大階調の階調電圧が書き込まれた第１のダミー画素と第２のダミー画素それぞれの画素電極電位とコモン電極電位との電位差に基づいて、その液晶パネルに適するコモン電極電位を求めるために、複数のオペアンプと共通電圧生成回路などが必要であった。
【００１８】
これに対して、コモン電極電位をより簡単に調整すること、調整に必要な回路規模を低減することが求められる。
【００１９】
本発明はこのような状況に鑑みてなされたものであり、単純な回路を用いて、チャネル容量起因のフィードスルーが発生する液晶表示装置のコモン電圧値を自動的に調整することができるようにするものである。
【課題を解決するための手段】
【００２０】
本発明の一側面の表示装置は、液晶の透過率を変更することによって画像を表示する表示装置であって、少なくとも前記液晶およびスイッチング素子を含み、表示される画像に対応する各画素を表示させる画像表示手段と、前記画像表示手段に含まれる前記液晶の対向電極電圧電位を調整する調整手段と、前記画像表示手段の各画素に対応する部分と同一の構成を含み、自分自身が有する前記液晶の画素電極電位を、前記調整手段に基準電圧値として供給する基準電圧供給手段と、前記画像表示手段および前記基準電圧供給手段に含まれる前記スイッチング素子の入切を制御する第１の駆動手段と、前記画像表示手段および前記基準電圧供給手段に含まれる前記スイッチング素子の信号電極に印加される電圧を制御する第２の駆動手段と、前記第１の駆動手段および前記第２の駆動手段を制御する制御手段とを備え、前記制御手段は、前記画像表示手段への画像の表示を開始する前の所定期間において、前記画像表示手段に含まれる前記スイッチング素子をOFFさせ、前記基準電圧供給手段に含まれる前記スイッチング素子をONさせるとともに、前記基準電圧供給手段に含まれる前記スイッチング素子の信号電極に、両極性の信号電圧の中央値を印加させるように、前記第１の駆動手段および前記第２の駆動手段を制御する。
【００２１】
前記調整手段には、前記基準電圧供給手段から前記液晶の画素電極電位が供給されるときの配線抵抗に基づく所定の電圧を、前記基準電圧供給手段から供給された前記液晶の画素電極電位に加算して、前記画像表示手段に含まれる前記液晶の対向電極電圧電位として供給させるようにすることができる。
【００２２】
前記基準電圧供給手段には、前記画像表示手段の複数画素に対応する構成を有し、それぞれの画素電極が接続されているものとすることができる。
【００２３】
前記基準電圧供給手段には、前記画像表示手段の１行分の複数画素に対応する構成を有し、それぞれの画素電極が接続されているものとすることができる。
【００２４】
前記調整手段には、前記基準電圧供給手段から供給された前記液晶の画素電極電位を、アナログバッファを介して、前記画像表示手段に含まれる前記液晶の対向電極電圧電位として供給させるようにすることができる。
【００２５】
前記調整手段には、前記基準電圧供給手段から供給された前記液晶の画素電極電位を、アナログバッファを介した後、更に、パスコンデンサを介して、前記画像表示手段に含まれる前記液晶の対向電極電圧電位として供給させるようにすることができる。
【００２６】
本発明の一側面の表示方法は、液晶の対向電極電圧電位を調整する調整部を有し、前記液晶の透過率を変更することによって画像を表示する表示装置の表示方法であって、少なくとも前記液晶およびスイッチング素子を含む画像表示部への画像の表示を開始する前の所定期間において、前記画像表示部に含まれる前記スイッチング素子をOFFさせ、前記所定期間において、前記画像表示部の各画素に対応する部分と同一の構成を含み、前記調整部に基準電圧値として供給する基準電圧供給部に含まれる前記スイッチング素子をONさせ、前記所定期間において、前記基準電圧供給部に含まれる前記スイッチング素子の信号電極に、両極性の信号電圧の中央値を印加し、前記所定期間において、前記基準電圧供給部が有する前記液晶に印加された前記画素電極電位が、前記調整部に供給され、前記調整部において、供給された前記画素電極電位に基づく前記液晶の対向電極電位が出力されて、前記画像表示部に供給され、前記画像表示部に含まれる前記液晶を駆動して、前記画像を表示するステップを含む。
【００２７】
本発明の一側面においては、画像の表示を開始する前の所定期間において、画像表示部に含まれるスイッチング素子がOFFされ、所定期間において、調整部に基準電圧値として供給する基準電圧供給部に含まれるスイッチング素子がONされ、所定期間において、基準電圧供給部に含まれるスイッチング素子の信号電極に、両極性の信号電圧の中央値が印加され、所定期間において、基準電圧供給部が有する液晶に印加された画素電極電位が、調整部に供給され、調整部において、供給された画素電極電位に基づく液晶の対向電極電位が出力されて、画像表示部に供給され、画像表示部に含まれる液晶が駆動されて、画像が表示される。
【００２８】
表示装置は、独立した装置であっても良いし、情報処理装置の表示処理を行うブロックであっても良い。
【発明の効果】
【００２９】
以上のように、本発明の一側面によれば、画像を表示することができ、特に、自動的に対向電極電位を調整することができる。
【発明を実施するための最良の形態】
【００３０】
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書または図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書または図面に記載されていることを確認するためのものである。従って、明細書または図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
【００３１】
本発明の一側面の表示装置は、液晶の透過率を変更することによって画像を表示する表示装置であって、少なくとも前記液晶およびスイッチング素子を含み、表示される画像に対応する各画素を表示させる画像表示手段（例えば、開口部９１の液晶セル３１、ＴＦＴ３２、および、キャパシタ３３）と、前記画像表示手段に含まれる前記液晶の対向電極電圧電位を調整する調整手段（例えば、図４のコモン電圧調整回路６３）と、前記画像表示手段の各画素に対応する部分と同一の構成を含み、自分自身が有する前記液晶の画素電極電位を、前記調整手段に基準電圧値（例えば、VCOM_OUT）として供給する基準電圧供給手段（例えば、ダミー画素領域の液晶セル３１、ＴＦＴ３２、および、キャパシタ３３）と、前記画像表示手段および前記基準電圧供給手段に含まれる前記スイッチング素子の入切を制御する第１の駆動手段（例えば、図４のゲート線駆動回路１３）と、前記画像表示手段および前記基準電圧供給手段に含まれる前記スイッチング素子の信号電極に印加される電圧を制御する第２の駆動手段（例えば、図４の信号線駆動回路１２）と、前記第１の駆動手段および前記第２の駆動手段を制御する制御手段（例えば、図４のコントローラ６２）とを備え、前記制御手段は、前記画像表示手段への画像の表示を開始する前の所定期間（例えば、図９の立ち上げ期間またはVブランキング期間）において、前記画像表示手段に含まれる前記スイッチング素子をOFFさせ、前記基準電圧供給手段に含まれる前記スイッチング素子をONさせるとともに、前記基準電圧供給手段に含まれる前記スイッチング素子の信号電極に、両極性の信号電圧の中央値を印加させるように、前記第１の駆動手段および前記第２の駆動手段を制御する。
【００３２】
前記基準電圧供給手段は、前記画像表示手段の複数画素に対応する構成を有し、それぞれの画素電極が接続されている（例えば、図６、図、７、または、図８に示される構成）ものとすることができる。
【００３３】
前記基準電圧供給手段は、前記画像表示手段の１行分の複数画素に対応する構成を有し、それぞれの画素電極が接続されている（例えば、図８に示される構成）ものとすることができる。
【００３４】
前記調整手段は、前記基準電圧供給手段から供給された前記液晶の画素電極電位を、アナログバッファ（例えば、アナログバッファ７１）を介して、前記画像表示手段に含まれる前記液晶の対向電極電圧電位として供給することができる。
【００３５】
前記調整手段は、前記基準電圧供給手段から供給された前記液晶の画素電極電位を、アナログバッファを介した後、更に、パスコンデンサ（例えば、パスコンデンサ７２）を介して、前記画像表示手段に含まれる前記液晶の対向電極電圧電位として供給することができる。
【００３６】
本発明の一側面の表示方法は、液晶の対向電極電圧電位を調整する調整部（例えば、図４のコモン電圧調整回路６３）を有し、前記液晶の透過率を変更することによって画像を表示する表示装置の表示方法であって、少なくとも前記液晶およびスイッチング素子を含む画像表示部（例えば、開口部９１の液晶セル３１、ＴＦＴ３２、および、キャパシタ３３）への画像の表示を開始する前の所定期間（例えば、図９の立ち上げ期間またはVブランキング期間）において、前記画像表示部に含まれる前記スイッチング素子をOFFさせ（例えば、図１０のステップＳ２またはステップＳ５の処理）、前記所定期間において、前記画像表示部の各画素に対応する部分と同一の構成を含み、前記調整部に基準電圧値（例えば、VCOM_OUT）として供給する基準電圧供給部（例えば、ダミー画素領域の液晶セル３１、ＴＦＴ３２、および、キャパシタ３３）に含まれる前記スイッチング素子をONさせ（例えば、図１０のステップＳ２またはステップＳ５の処理）、前記所定期間において、前記基準電圧供給部に含まれる前記スイッチング素子の信号電極に、両極性の信号電圧の中央値を印加し（例えば、図１０のステップＳ３またはステップＳ６の処理）、前記所定期間において、前記基準電圧供給部が有する前記液晶に印加された前記画素電極電位が、前記調整部に供給され、前記調整部において、供給された前記画素電極電位に基づく前記液晶の対向電極電位が出力されて、前記画像表示部に供給され、前記画像表示部に含まれる前記液晶を駆動して、前記画像を表示する（例えば、図１０のステップＳ４またはステップＳ７の処理）ステップを含む。
【００３７】
以下、図を参照して、本発明の実施の形態について説明する。
【００３８】
図４に液晶表示装置５１の構成を示す。
【００３９】
なお、従来の場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
【００４０】
すなわち、図４の液晶表示装置５１は、液晶パネル１１に代わって、液晶パネル６１が備えられ、コントローラ１４に代わって、コントローラ６２が備えられ、新たに、コモン電圧調整回路６３が備えられている以外は、基本的に、従来の液晶表示装置１と同様の構成を有するものである。液晶表示装置５１においても、液晶表示装置１と同様に、正極性書き込みと負極性書き込みを行うようになされている。
【００４１】
液晶パネル６１には、表示に用いられる、すなわち、開口され、可視状態となっている有効画素領域とは別に、表示に用いられていない、すなわち、開口されていないダミー画素領域が設けられている。
【００４２】
コントローラ６２は、液晶パネル６１に所定の画像を表示させるために、信号線駆動回路１２およびゲート線駆動回路１３による液晶セル３１への電圧の印可のタイミングと印可される電圧値を制御するとともに、液晶パネル６１に最初の１フレーム（または、１フィールド、以下、同様）が表示される前の立ち上げ区間、および、フレームとフレームの間の垂直ブランキング区間（V_blank）において、コモン電圧調整回路６３によりコモン電圧が正しく調整されるように、信号線駆動回路１２およびゲート線駆動回路１３による液晶セル３１への電圧の印可のタイミングと印可される電圧値を制御する。立ち上げ区間、および、垂直ブランキング区間における処理の詳細については、図９を参照して後述する。
【００４３】
コモン電圧調整回路６３は、アナログバッファ７１とパスコンデンサ７２により構成され、ダミー画素領域の画素電極電圧がアナログバッファ７１にVCOM_INとして供給され、アナログバッファ７１とパスコンデンサ７２を介した出力電圧が、液晶パネル６１のコモン電極電位VCOM_OUTとなるように、液晶パネル６１と接続されている。
【００４４】
そして、コントローラ６２により、各フレームの画像の描画に先立って、ダミー画素のゲートのみＯＮ（アクティブ状態）となるように、ゲート線駆動回路１３が制御されるとともに、ダミー画素領域の信号線電圧電位として、Vsig_centerの電位が書き込まれるように信号線駆動回路１２が制御される。そして、そのときダミー画素において得られる画素電極電位がアナログバッファ７１にVCOM_INとして供給される。
【００４５】
開口されていないダミー画素領域について、図５を用いて説明する。
【００４６】
ＴＦＴ３２の特性により、フィードスルー、すなわち、ＴＦＴ３２のゲート電圧立下げ時に起こる信号線電圧の変動の影響で、液晶の実効印加電圧Vsig_center、すなわち、正極性書き込みと負極性書き込み時の印加電圧の中央値がずれてしまう。このため、最適となるコモン電圧値（コモン電極電位）を調整する必要がある。
【００４７】
図５においては、Ａ行目（Ｂ＋１）列目の１画素、すなわち、液晶セル３１−Ａ−（Ｂ＋１）、ＴＦＴ３２−Ａ−（Ｂ＋１）、および、キャパシタ３３−Ａ−（Ｂ＋１）で構成される部分をダミー画素領域とする。
【００４８】
ダミー画素領域の液晶セル３１の画素電極（ＴＦＴ３２−Ａ−（Ｂ＋１）に接続されている側の電極）の電位が、コモン電圧調整回路６３のアナログバッファ７１の入力電圧VOCM_OUTとなっている。そして、アナログバッファ７１とパスコンデンサ７２を介した出力電圧が、液晶パネル６１のコモン電極電位VCOM_INとして供給される。
【００４９】
図５においては、キャパシタ３３と液晶セル３１のコモン電極とは共通ではないものとしているが、キャパシタ３３と液晶セル３１のコモン電極とは共通であってもよい。
【００５０】
ここで、アナログバッファ７１を介しているのは、ダミー画素領域の液晶セル３１の画素電極を直接コモン電極に接続すると、寄生容量が大きくなり、フィードスルー電位が、例えば、図５におけるＡ行Ｂ列目などの有効画素部分と大きく異なってしまうためである。また、アナログバッファ７１の後段にパスコンデンサ７２を接続しているのは、コモン電極電位をより安定化するためである。
【００５１】
また、ダミー画素領域は、１画素以上の複数画素分としても良い。
【００５２】
具体的には、例えば、図６に示されるように、ダミー画素領域の液晶セル３１−Ａ−Ｂの画素電極と液晶セル３１−Ａ−（Ｂ＋１）の画素電極を接続し、コモン電圧調整回路６３のアナログバッファ７１の入力電圧VOCM_OUTとしてもよいし、図７に示されるように、ダミー画素領域の液晶セル３１−Ａ−（Ｂ−１）、液晶セル３１−Ａ−Ｂの画素電極、および、液晶セル３１−Ａ−（Ｂ＋１）の画素電極を接続し、コモン電圧調整回路６３のアナログバッファ７１の入力電圧VOCM_OUTとしてもよい。
【００５３】
なお、図６および図７においては、同一の列の複数のダミー画素の画素電極を接続してコモン電圧調整回路６３のアナログバッファ７１の入力電圧VOCM_OUTとするものとして説明したが、同一の行の複数のダミー画素の画素電極を接続してコモン電圧調整回路６３のアナログバッファ７１の入力電圧VOCM_OUTとするものとしても良いし、複数列の複数行のダミー画素の画素電極を接続してコモン電圧調整回路６３のアナログバッファ７１の入力電圧VOCM_OUTとするものとしても良い。
【００５４】
このように、複数のダミー画素の画素電極を接続してコモン電圧調整回路６３のアナログバッファ７１の入力電圧VOCM_OUTとする構成にすることにより、より大きな保持容量を使用することができ、寄生容量の影響が少なくなるので好適である。
【００５５】
また、複数のダミー画素の画素電極を接続してコモン電圧調整回路６３のアナログバッファ７１の入力電圧VOCM_OUTとすると好適であり、ダミー画素領域は開口されないことから、例えば、図８に示されるように、１行の画素全体をダミー画素領域として、開口部９１を構成するようにすると、液晶パネル６１の大きさを最も有効に利用して、ダミー画素の数を確保するとともに、液晶パネル６１のうちの有効画素領域を矩形とすることができるので、好適である。
【００５６】
図８においては、それぞれのキャパシタ３３と液晶セル３１のコモン電極とは共通であるものとしているが、キャパシタ３３には、例えば、液晶セル３１のコモン電極とは共通とはせず、独立に、コモン電圧の中央値の電圧電位を接続してもよい。
【００５７】
なお、図８においては、１行の画素全体をダミー画素領域としているが、２行、または、それ以上の複数行をダミー画素領域としても良いことはいうまでもない。何行分の画素をダミー画素領域とするかは、ダミー画素領域の保持容量の大きさと、液晶パネル６１において求められる開口部分率との兼ね合いにより、実験的または経験的に決定されるものとすればよい。
【００５８】
また、このような構成でも、ダミー画素からの出力配線の配線抵抗の影響で、最適VCOMとVCOM_OUT出力が異なる場合がある。特に、ダミー画素が少ない場合、保持容量が少ないために寄生容量の影響が大きくなってしまい、最適VCOMとVCOM_OUT出力が異なる可能性が高くなってしまう。そのような場合、アナログバッファ７１において、VCOM_OUT出力に対して一定電圧を加算、または減算することが可能な回路構成としてもよい。このとき、出力配線の設計が同一であれば、出力配線の容量は液晶パネル１１毎に大きく異なることは無いので、加算ならびに減算する電圧は一定値でよく、液晶パネル１１毎に調整する必要はない。
【００５９】
図９を参照して、コントローラ６２の制御による、信号線駆動回路１２およびゲート線駆動回路１３による液晶セル３１への印加電圧電位とそのタイミングについて説明する。
【００６０】
電源投入時にダミー画素群の電位が不確定であった場合、アナログバッファの出力が不安定になり、液晶の焼きつきの原因になってしまう。したがって、コントローラ６２は、電源投入後の立ち上げ区間に、ダミー画素領域のゲートのみＯＮ（ＴＦＴ３２がアクティブ状態）となるように、ゲート線駆動回路１３を制御するとともに、ダミー画素領域の信号線電圧電位として、Vsig_centerの電位を書き込むように信号線駆動回路１２を制御する。そして、このときのアナログバッファ７１の出力電圧VCOM_INが、立ち上げ区間終了後に全ての液晶セル３１のコモン電極へ供給される対向コモン電圧電位となる。
【００６１】
そして、その後、通常動作時に移行した際も、コントローラ６２は、フレーム毎のＶブランク期間に、ダミー画素のゲートのみＯＮ（ＴＦＴ３２がアクティブ状態）となるように、ゲート線駆動回路１３を制御するとともに、この立ち上げ区間においては、ダミー画素領域の信号線電圧電位として、Vsig_centerの電位を書き込むように信号線駆動回路１２を制御する。これにより、１フレームの画像を書き込むごとに、VCOM電位がリフレッシュされる。
【００６２】
このような構成とする事で、フィードスルーの影響で、液晶の実効印加電圧Vsig_centerがずれるために発生する最適VCOM値をパネル毎に設定する必要がなくなる。
【００６３】
次に、図１０のフローチャートを参照して、液晶表示装置５１の動作について説明する。
【００６４】
ステップＳ１において、コントローラ６２は、電源投入されたか否かを判断する。ステップＳ１において、電源投入されていないと判断された場合、電源投入されたと判断されるまで、ステップＳ１の処理が繰り返される。
【００６５】
ステップＳ１において、電源投入されたと判断された場合、ステップＳ２において、コントローラ６２は、ＴＦＴ３２のゲート電極の電位を、ダミー画素のみＯＮにし、他をＯＦＦにするように、ゲート線駆動回路１３を制御する。
【００６６】
ステップＳ３において、コントローラ６２は、一定の時間（図９を用いて説明した立ち上げ期間）、信号電極電位を全て中央値にするように、信号線駆動回路１２を制御する。
【００６７】
ステップＳ２およびステップＳ３の処理により、ダミー画素のゲートのみＯＮ（アクティブ状態）となるように、ゲート線駆動回路１３が制御されるとともに、ダミー画素領域の信号線電圧電位として、Vsig_centerの電位が書き込まれるように信号線駆動回路１２が制御されるので、そのときダミー画素において得られる画素電極電位がアナログバッファ７１にVCOM_OUTとして供給される。そして、アナログバッファ７１とパスコンデンサ７２を介した出力電圧が、液晶パネル６１のコモン電極電位VCOM_INとして、各画素に供給される。
【００６８】
ステップＳ４において、コントローラ６２は、１フレーム分の画像データの描画を行うように、信号線駆動回路１２およびゲート線駆動回路１３を制御する。
【００６９】
１フレームの画像データの描画が終了した後、ステップＳ５において、コントローラ６２は、ゲート電極の電位を、ダミー画素のみＯＮにし、他をＯＦＦにするように、ゲート線駆動回路１３を制御する。
【００７０】
ステップＳ６において、コントローラ６２は、一定の時間（図９を用いて説明したＶブランキング期間）、信号電極電位を全て中央値にするように、信号線駆動回路１２を制御する。
【００７１】
ステップＳ５およびステップＳ６の処理により、上述した立ち上げ区間における場合と同様にして、ダミー画素のゲートのみＯＮ（アクティブ状態）となるように、ゲート線駆動回路１３が制御されるとともに、ダミー画素領域の信号線電圧電位として、Vsig_centerの電位が書き込まれるように信号線駆動回路１２が制御されるので、そのときダミー画素において得られる画素電極電位がアナログバッファ７１にVCOM_OUTとして供給される。
【００７２】
そして、アナログバッファ７１とパスコンデンサ７２を介した出力電圧が、液晶パネル６１のコモン電極電位VCOM_INとして、各画素に供給されるので、次のフレームの描画期間においても、最適なコモン電極電位の基に、画像の描画が実行される。
【００７３】
ステップＳ７において、コントローラ６２は、１フレーム分の画像データの描画を行うように、信号線駆動回路１２およびゲート線駆動回路１３を制御する。
【００７４】
１フレームの画像データの描画が終了した後、ステップＳ８において、コントローラ６２は、次のフレームのデータがあるか否かを判断する。
【００７５】
ステップＳ８において、次のフレームのデータがあると判断された場合、処理は、ステップＳ５に戻り、それ以降の処理が繰り返される。ステップＳ８において、次のフレームのデータがないと判断された場合、処理が終了される。
【００７６】
このような処理を実行させることにより、開口部９１の液晶セルに所定の電荷を印加して画像を描画する前の所定時間（図９を用いて説明した立ち上げ期間および垂直ブランキング期間）において、信号線電圧電位として、Vsig_centerの電位が書き込まれたダミー画素領域の画素電極電圧がコモン電圧調整回路６３のアナログバッファ７１にVCOM_OUTとして供給され、アナログバッファ７１とパスコンデンサ７２を介した出力電圧が、液晶パネル６１のコモン電極電位VCOM_INとして供給される。
【００７７】
したがって、液晶表示装置５１においては、フィードスルーの影響で、液晶の実効印加電圧Vsig_centerがずれるために発生する最適VCOMの値をパネル毎に設定する必要がなくなる。そのため、従来の液晶表示装置の製造工程から、VCOMの値の調整工程を省くことができ、コストダウンにつながる。
【００７８】
以上の説明では、画素ＴＦＴとしてＮＭＯＳトランジスタを想定し、トランジスタのＯＦＦ時に、フィードスルーの影響で、ホールドされる画素電位が低下することを前提にしていたが、画素ＴＦＴはＮＭＯＳではなく、ＰＭＯＳでもよい。このとき、フィードスルーの影響でホールドされる画素電位は上昇するが、この場合でも、コモン電圧調整回路６３を用いることにより、同様に、各フレームの画像の描画前に、コモン電極電位が自動的に調整される。
【００７９】
また、液晶表示装置にＮＭＯＳとＰＭＯＳを併用したＣＭＯＳスイッチが用いられる場合においても、フィードスルーの影響は低減されるものの、全くなくなるわけではないので、同様に、本発明を適用することにより、VCOMの値の調整工程を省きつつ、品質を向上することができる。
【００８０】
また、本明細書において、処理を実行するそれぞれのステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【００８１】
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【図面の簡単な説明】
【００８２】
【図１】従来の液晶表示装置の構成を示すブロック図である。
【図２】液晶パネル内の各画素の構成を示す図である。
【図３】フィードスルー電位の発生について説明する図である。
【図４】本発明の液晶表示装置の構成を示すブロック図である。
【図５】コモン電圧調整回路とダミー画素の各素子との接続について示す図である。
【図６】コモン電圧調整回路とダミー画素の各素子との接続について示す図である。
【図７】コモン電圧調整回路とダミー画素の各素子との接続について示す図である。
【図８】ダミー画素と開口部との配置の例を示す図である。
【図９】ゲート線および尊号線により印加される電位を示すタイミングチャートである。
【図１０】本発明の液晶表示装置が実行する処理について説明するためのフローチャートである。
【符号の説明】
【００８３】
１２  信号線駆動回路，  １３  ゲート線駆動回路，  ３１  液晶セル，  ３２  ＴＦＴ，  ３３  キャパシタ，  ５１  液晶表示装置，  ６１  液晶パネル，  ６２  コントローラ，  ６３  コモン電圧調整回路，  ７１  アナログバッファ，  ７２  パスコンデンサ，  ９１  開口部
【図１】
2008304660.tif 000003
【図２】
2008304660.tif 000004
【図３】
2008304660.tif 000005
【図４】
2008304660.tif 000006
【図５】
2008304660.tif 000007
【図６】
2008304660.tif 000008
【図７】
2008304660.tif 000009
【図８】
2008304660.tif 000010
【図９】
2008304660.tif 000011
【図１０】
2008304660.tif 000012