(57)【要約】  １つの実施形態によれば、差動電力増幅器は、トランジスタのペアと、トランジスタのドレイン端子に結合された変圧器と、出力伝送ラインとを含む。差動電力増幅器は、下側の動作周波数から上側の動作周波数までの周波数の範囲で動作し、下側の動作周波数と上側の動作周波数の間の相対的な線形利得を提供する。トランジスタのドレインは、変圧器の一次巻線に結合される。出力伝送ラインは、変圧器の二次巻線に結合される。出力伝送ラインは更に、差動電力増幅器の下側及び上側の動作周波数を考慮して予め設定された出力インピーンダンスに一致するよう構成された少なくとも１つのインダクタ−コンデンサ（ＬＣ）回路を含む。【選択図】図５Ｄ
2021524688.tif 000002
【特許請求の範囲】
【請求項１】
集積回路（ＩＣ）に実装された広帯域無線周波数（ＲＦ）回路で用いられる差動電力増幅器であって、該電力増幅器は、
下側の動作周波数（ｆ1）から上側の動作周波数（ｆ2）までの周波数の範囲で動作して該下側の動作周波数と該上側の動作周波数の間の相対的線形利得を提供する差動増幅器を形成するように互いに結合された第１のトランジスタ及び第２のトランジスタのペアと、
巻数比（ｎ）と結合係数（ｋ）を有する一次巻線及び二次巻線を有する変圧器であって、該一次巻線は、前記第１のトランジスタの第１のドレイン端子及び前記第２のトランジスタの第２のドレイン端子に結合される、変圧器と、
前記変圧器の二次巻線に結合された出力メタマテリアル伝送ラインと、
を含み、
前記出力メタマテリアル伝送ラインは、
前記変圧器の二次巻線の第１の端子及び第２の端子に直列に結合された同一のインダクタンス（Ｌ1）を有する第１のインダクタ及び第２のインダクタと、
前記変圧器の二次巻線の前記第１の端子に結合された第３のインダクタであって、前記第２のインダクタは、Ｌ1、ｎ、及びｋに基づいて決定されるインダクタンス（Ｌ1_1）を有するように構成される、第３のインダクタと、
前記第３のインダクタに直列に且つ前記差動電力増幅器の第１の出力端子に結合され、Ｃ2のキャパシタンスを有する第１のコンデンサと、
前記変圧器の二次巻線の前記第２の端子に結合された第４のインダクタであって、Ｌ1、ｎ、及びｋに基づいて決定されるインダクタンス（Ｌ1_1）を有するように構成される、第４のインダクタと、
前記第４のインダクタに直列に且つ前記差動電力増幅器の第２の出力端子に結合され、Ｃ2のキャパシタンスを有する第２のコンデンサと、
を含む、
差動電力増幅器。
【請求項２】
前記第３のインダクタのインダクタンス（Ｌ1_1）は、Ｌ1_1＝（（１−ｋ2）＊Ｌ1）／ｋ2に基づいて決定される、請求項１に記載の電力増幅器。
【請求項３】
前記第４のインダクタのインダクタンス（Ｌ1_1）は、Ｌ1_1＝（（１−ｋ2）＊Ｌ1）／ｋ2に基づいて決定される、請求項１に記載の電力増幅器。
【請求項４】
前記第１の及び第２の出力端子の両端の出力インピーダンス（Ｚ0）は、Ｚ0＝ＳＱＲＴ（Ｌ1／Ｃ2）に基づいて決定される、請求項１に記載の電力増幅器。
【請求項５】
前記出力メタマテリアル伝送ラインは更に、前記差動電力増幅器の前記第１の及び第２の出力端子に結合された第３のコンデンサを含み、該第３コンデンサは、Ｃ1／２のキャパシタンスを有する、請求項１に記載の電力増幅器。
【請求項６】
直列に結合され、次いで前記差動電力増幅器の前記第１の及び第２の出力端子に結合された、同一のインダクタンス（Ｌ3）を有する第５のインダクタ及び第６のインダクタを更に含む、請求項５に記載の電力増幅器。
【請求項７】
前記第１の及び第２の出力端子の両端の出力インピーダンス（Ｚ0）は、Ｚ0＝ＳＱＲＴ（Ｌ3／Ｃ2）に基づいて決定される、請求項６に記載の電力増幅器。
【請求項８】
前記第２のインダクタと前記第１のコンデンサの間に直列に結合されたＬ1Aのインダクタンスを有する第７のインダクタと、
前記第３のインダクタと前記第２のコンデンサの間に直列に結合されたＬ1Aのインダクタンスを有する第８のインダクタと、
を更に含む、請求項６に記載の電力増幅器。
【請求項９】
前記第１の及び第２の出力端子の両端の出力インピーダンス（Ｚ0）は、Ｚ0＝ＳＱＲＴ（（Ｌ1_1＋Ｌ1A）／Ｃ1）に基づいて決定される、請求項８に記載の電力増幅器。
【請求項１０】
前記上側の動作周波数は、ｆ2＜＝１／（２＊ＰＩ＊ＳＱＲＴ（（Ｌ1_1＋Ｌ1A）＊Ｃ1））である請求項８に記載の電力増幅器。
【請求項１１】
前記下側の動作周波数は、ｆ1＞＝１／（２＊ＰＩ＊ＳＱＲＴ（Ｌ1＊Ｃ2））である請求項１に記載の電力増幅器。
【請求項１２】
前記第１のトランジスタの第１のゲート端子及び前記第２のトランジスタの第２のゲート端子に結合された入力メタマテリアル伝送ラインを更に含む、請求項１に記載の電力増幅器。
【請求項１３】
前記入力メタマテリアル伝送ラインは、
前記第１のトランジスタの前記第１のゲート端子と前記差動電力増幅器の第１の入力端子の間に結合されたＬR2のインダクタンスを有する第９のインダクタと、
前記第１のトランジスタの前記第２のゲート端子と前記差動電力増幅器の第２の入力端子の間に結合されたＬR2のインダクタンスを有する第１０のインダクタと、
前記第１の及び第２の入力端子に結合されたＣR2／２のキャパシタンスを有する第４のコンデンサと、
を含む、請求項１２に記載の電力増幅器。
【請求項１４】
前記上側の動作周波数は、ｆ2＜＝１／（２＊ＰＩ＊ＳＱＲＴ（ＬR2＊ＣR2））である、請求項１３に記載の電力増幅器。
【請求項１５】
前記変圧器の一次巻線の両端にＣ1／２のキャパシタンス値を有する第５のコンデンサを更に含む、請求項１に記載の電力増幅器。
【請求項１６】
前記第１のトランジスタの第１のソース端子は、前記第２のトランジスタの第２のソース端子に結合される、請求項１に記載の電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、一般的には、無線周波数（ＲＦ）回路の電力増幅回路に関する。より詳細には、本発明の実施形態は、メタマテリアル伝送ライン(metamaterial transmission line)及びインピーダンス変換(impedance transformation)を用いた分散差動電力増幅回路に関する。
【背景技術】
【０００２】
将来の人間の情報化社会に直面して、５Ｇ（第５世代）の関連技術は安定した基準には到達していないが、高速、低遅延、大量のデバイス接続、低電力消費などの５Ｇの基本的な特徴は明らかである。５Ｇ端末アンテナは、５Ｇ端末の主要構成要素である。アンテナ設計の技術的な問題を革新的に打破しない限り、５Ｇシステムの標準的な運用及び商用を確保することはできない。
【０００３】
結果として、電力増幅器は、広範囲の動作周波数で動作する必要がある。高周波数及び広帯域の周波数に起因して、電力増幅器の設計、特に集積回路（ＩＣ）おける電力増幅器の設計は困難である。
【０００４】
同じ参照符号が同様の要素を示す添付図面の図において、本発明の実施形態について限定ではなく一例として例証する。
【図面の簡単な説明】
【０００５】
【図１】本発明の１つの実施形態による無線通信デバイスの実施例を示すブロック図である。
【図２】本発明の１つの実施形態によるＲＦフロントエンド集積回路の実施例を示すブロック図である。
【図３】本発明の別の実施形態によるＲＦフロントエンド集積回路を示すブロック図である。
【図４】本発明の別の実施形態によるＲＦフロントエンド集積回路を示すブロック図である。
【図５Ａ】一定の実施形態による伝送ラインを備えた電力増幅器の実施例を示す概略図である。
【図５Ｂ】一定の実施形態による伝送ラインを備えた電力増幅器の実施例を示す概略図である。
【図５Ｃ】一定の実施形態による伝送ラインを備えた電力増幅器の実施例を示す概略図である。
【図５Ｄ】一定の実施形態による伝送ラインを備えた電力増幅器の実施例を示す概略図である。
【図６Ａ】一定の実施形態による伝送ラインを備えた電力増幅器の実施例を示す概略図である。
【図６Ｂ】一定の実施形態による伝送ラインを備えた電力増幅器の実施例を示す概略図である。
【図７】１つの実施形態による電力増幅器の目標利得曲線を示す図である。
【図８Ａ】一定の実施形態による伝送ラインを備えた差動電力増幅器(differential power amplifier)の実施例を示す概略図である。
【図８Ｂ】一定の実施形態による伝送ラインを備えた差動電力増幅器の実施例を示す概略図である。
【図８Ｃ】一定の実施形態による伝送ラインを備えた差動電力増幅器の実施例を示す概略図である。
【図８Ｄ】一定の実施形態による伝送ラインを備えた差動電力増幅器の実施例を示す概略図である。
【発明を実施するための形態】
【０００６】
以下に示す詳細事項を参照して本発明の様々な実施形態及び態様ついて説明し、添付図面は、様々な実施形態を例示する。以下の説明及び図面は、本発明の例証であり、本発明の限定と解釈すべきではない。多くの特定の詳細事項は、本発明の様々な実施形態の完全な理解を提供するために記載されている。しかしながら、特定の事例において、周知又は従来の詳細事項は、本発明の実施形態の簡潔な論議を提供するために記載されていない。
【０００７】
本明細書における「１つの実施形態」又は「ある実施形態」の記載は、実施形態に関して記述される特定の特徴、構造、又は特性が本発明の少なくとも１つの実施形態に含まれ得ることを意味する。本明細書における様々な箇所での表現「１つの実施形態では」は、必ずしも全て同じ実施形態を指すとは限らない。
【０００８】
本発明の１つの態様によれば、電力増幅器は、低動作周波数(lower operating frequency)から高動作周波数(higher operating frequency)までの周波数の範囲で動作し低動作周波数と高動作周波数の間の相対的線形利得(relatively linear gain)を提供するトランジスタと、トランジスタのゲート端子に結合された入力メタマテリアル伝送ラインと、トランジスタのドレイン端子に結合された出力メタマテリアル伝送ラインとを含む。入力メタマテリアル伝送ラインは、高動作周波数に等しいか又はこれよりも高い第１の共振周波数で共振する第１のインダクタ−コンデンサ（ＬＣ）回路を含む。出力メタマテリアル伝送ラインは、第２のＬＣ回路及び第３のＬＣ回路を含む。第２のＬＣ回路は、低動作周波数に等しいか又はこれよりも低い第２の共振周波数で共振する。第３のＬＣ回路は、高動作周波数に等しいか又はこれよりも高い第３共振周波数で共振する。電力増幅器は、広帯域無線周波数（ＲＦ）回路で用いることができる。
【０００９】
１つの実施形態では、第１のＬＣ回路が右手（ＬＨ）系伝送ラインを表す。第２のＬＣ回路が左手（ＬＨ）系伝送ラインを表す。第３のＬＣ回路はＲＨ系伝送ラインを表す。第２のＬＣ回路及び第３のＬＣ回路は複合伝送ラインを形成する。第２のＬＣ回路はＬＣＬ回路であり、第３のＬＣ回路はＣＬＣ回路である。ＬＣＬ回路の「Ｃ」成分はＣＬＣ回路の「Ｌ」成分に直列に結合され、ＬＣＬ回路の「Ｌ」成分はＣＬＣ回路の「Ｃ」成分に並列に結合される。
【００１０】
本発明の別の態様によれば、差動電力増幅器は、トランジスタのペアと、トランジスタのドレイン端子に結合された変圧器(transformer)と、出力伝送ラインと、を含む。差動電力増幅器は、下側の動作周波数(lower operating frequency)から上側の動作周波数(upper operating frequency)までの周波数の範囲で動作し、低動作周波数と高動作周波数の間の相対的線形利得を提供する。トランジスタのドレインは、変圧器の一次巻線に結合される。出力伝送ラインは、変圧器の二次巻線に結合される。出力伝送ラインは更に、差動電力増幅器の下側及び上側の動作周波数を考慮して、予め設定された出力インピーダンスに一致するよう構成された少なくとも１つのインダクタ−コンデンサ（ＬＣ）回路を含む。
【００１１】
１つの実施形態によれば、下側の周波数（ｆ1）から上側の周波数（ｆ2）までの動作周波数の範囲内で動作する差動電力増幅器は、互いに結合されて差動増幅器を形成する第１のトランジスタ及び第２のトランジスタのペアと、変圧器と、出力伝送ラインとを含む。変圧器は、トランジスタと出力伝送ラインの間に結合される。変圧器は、予め設定された巻数比（ｎ）及び結合係数（ｋ）を有するトランジスタに結合された一次巻線及び出力伝送ラインに結合された二次巻線を含む。
【００１２】
１つの実施形態では、出力伝送ラインが、変圧器の二次巻線の第１の端子および第２の端子に直列に結合された同一インダクタンス（Ｌ1）を有する第１のインダクタ及び第２のインダクタを含む。出力伝送ラインは更に、第３のインダクタ、第１のコンデンサ、第４のインダクタ、及び第２のコンデンサを含む。第３のインダクタは、変圧器の二次巻線の第１の端子に結合される。第２のインダクタは、Ｌ1、ｎ、及びｋに基づいて決定されるインダクタンス（Ｌ1_1）を有するよう構成される。第１のコンデンサは、第３のインダクタに直列に及び差動電力増幅器の第１の出力端子に結合され、第１のコンデンサがＣ2のキャパシタンスを有する。第４のインダクタは、変圧器の二次巻線の第２の端子に結合される。第４のインダクタは、Ｌ1、ｎ、及びｋに基づいて決定されるインダクタンス（Ｌ1_1）を有するよう構成される。第２のコンデンサは、第４のインダクタに直列に及び増幅器の第２の出力端子に結合され、第２のコンデンサがＣ2のキャパシタンス値を有する。
【００１３】
図１は、本発明の１つの実施形態による無線通信デバイスの実施例を示すブロック図である。図１を参照すると、無線通信デバイス１００（単に無線デバイスとも呼ばれる）は、とりわけ、ＲＦフロントエンドモジュール１０１及びベースバンドプロセッサ１０２を含む。無線デバイス１００は、例えば、移動電話、ラップトップ、タブレット、ネットワークアプライアンスデバイス（例えば、モノのインターネット又はＩＯＴアプライアンスデバイス）などの何れかの種類の無線通信デバイスとすることができる。無線通信デバイス１００は、ＣＰＥデバイスとすることができる。
【００１４】
無線受信回路では、ＲＦフロントエンドは、ミキサステージを含むそれ以下のアンテナ間の全ての回路の総称である。ＲＦフロントエンドは、信号が低中間周波数（ＩＦ）に変換される前に元の着信無線周波数の信号を処理する受信機の構成要素の全てを含む。マイクロ波及び衛星受信機では、これは低雑音ブロック（ＬＮＢ）又は低雑音ダウンコンバータ（ＬＮＤ）と呼ばれることが多く、多くの場合はアンテナに位置付けられ、これによってアンテナからの信号を扱い易い中間周波数で受信機の残りに転送することができる。ベースバンドプロセッサは、無線機能の全て（アンテナを必要とする全ての機能）を管理するネットワークインタフェースのデバイス（チップ又はチップの一部）である。
【００１５】
１つの実施形態では、ＲＦフロントエンドモジュール１０１は、ＲＦ送受信機のアレイを含み、ＲＦ送受信機の各々は、複数のＲＦアンテナのうちの１つを介して特定の周波数帯域（例えば、非オーバーラップ周波数範囲など、特定の周波数の範囲）内でＲＦ信号を送信及び受信する。ＲＦフロントエンド集積回路（ＩＣ）チップは更に、ＲＦ送受信機に結合されたフルバンド周波数シンセサイザを含む。フルベースの周波数シンセサイザは、ローカル発振器（ＬＯ）信号を生成してＲＦ送受信機の各々に提供し、ＲＦ送受信機が対応する周波数帯域内でＲＦ信号を混合、変調、及び／又は復調するのを可能にする。ＲＦ送受信機のアレイ及びフルバンド周波数シンセサイザは、単一のＲＦフロントエンドＩＣチップ又はパッケージとして単一のＩＣチップ内に統合することができる。
【００１６】
図２は、本発明の１つの実施形態によるＲＦフロントエンド集積回路の実施例を示すブロック図である。図２を参照すると、ＲＦフロントエンド１０１は、とりわけ、ＲＦ送受信機２１１−２１３のアレイに結合されたフルベース周波数シンセサイザ２００を含む。送受信機２１１−２１３の各々は、ＲＦアンテナ２２１−２２３の１つを介して特定の周波数帯域又はＲＦ周波数の特定の範囲内でＲＦ信号を送信及び受信するよう構成される。１つの実施形態では、送受信機２１１−２１３の各々は、フルバンド周波数シンセサイザ２００からＬＯ信号を受信するよう構成される。ＬＯ信号は、対応する周波数帯域に対して生成される。ＬＯ信号は、対応する周波数帯域内でＲＦ波信号を送信及び受信する目的で送受信機によって混合、変調、復調するのに用いられる。
【００１７】
図３は、本発明の別の実施形態によるＲＦフロントエンド集積回路を示すブロック図である。図３を参照すると、フルバンド周波数シンセサイザ３００は、上述したフルバンド周波数シンセサイザ１０１を表すことができる。１つの実施形態では、フルバンド周波数シンセサイザ３００が送受信機のアレイに通信可能に結合され、各送受信機は幾つかの周波数帯域の１つに対応する。この実施例では、フルバンド周波数シンセサイザ３００が、送信機３０１Ａ、受信機３０２Ａ、送信機３０１Ｂ、及び受信機３０２Ｂに結合される。送信機３０１Ａ及び受信機３０２Ａは、低帯域（ＬＢ）送信機及びＬＢ受信機と呼ばれる低周波数帯域で動作する第１の送受信機の一部とすることができる。送信機３０１Ｂ及び受信機３０２Ｂは、高帯域（ＨＢ）送信機及びＨＢ受信機と呼ばれる高周波数帯域で動作する第２の送受信機の一部とすることができる。図３に示すように２つの送受信機だけが存在するが、より多くの送受信機を図２に示すようにフルバンド周波数シンセサイザ３００に結合してもよいことに留意されたい。
【００１８】
１つの実施形態では、周波数シンセサイザ３００は、限定ではないが、位相ロックループ（ＰＬＬ）回路又はブロック３１１と、ＬＯバッファ３１２と、ＬＢ同相／直交（ＩＱ）生成器３１３と、ＬＢ位相回転器３１４とを含む。ＰＬＬは、位相が入力信号の位相に関係付けられる出力信号を生成する制御システムである。幾つかの異なるタイプが存在するが、可変周波数発振器及び位相検出器からなる電子回路として最初に視覚化することが容易である。発振器は周期信号を生成し、位相検出器が、この信号の位相と入力周期信号の位相を比較して、位相を一致させるように発振器を調節する。比較のため入力信号に出力信号を近付けることは、出力が入力に「フィードバック」されループを形成するので、フィードバックループと呼ばれる。
【００１９】
入力と出力位相をロックステップの状態にしておくステップはまた、入力及び出力周波数を同じに維持することを意味する。結果的に、同期信号に加えて、位相ロックループが入力周波数を追跡することができ、又は位相ロックループが入力周波数の倍数である周波数を生成することができる。これらの特性は、コンピュータクロック同期、復調、及び周波数合成に用いられる。位相ロックループは、ラジオ、テレコミュニケーション、コンピュータ及び他の電子応用に広く用いられる。これらを用いて、信号を復調し、雑音の多いチャネルから信号を回復し、入力周波数の倍数で安定した周波数を生成する（周波数合成）、又はマイクロプロセッサなどのデジタル論理回路において正確に時間クロックパルスを分配することができる。
【００２０】
図３を参照すると、ＰＬＬブロック３１１は、クロック基準信号を受信して、クロック基準信号の周波数にロックオンし、第１のＬＯ信号、すなわち低帯域ＬＯ信号又はＬＢＬＯ信号を生成するためのものである。第１のＬＯ信号は、任意選択的にＬＯバッファ３１２によってバッファすることができる。ＬＢＬＯ信号に基づいて、ＬＢＩＱ生成器３１３は、ＲＦ信号の同相及び直交成分を混合、変調、及び復調するのに適したＩＱ信号を生成する。ＩＱ信号は、予め設定された角度によって回転すること、又はＬＢ位相回転器３１４によって遅延させることができる。回転されたＬＯ信号は次に、ＬＢ送信機３０１Ａ及び受信機３０２Ａに提供される。詳細には、ＩＯ信号は、ＬＢ送信機３０１Ａに提供されることになる送信側ＩＱ（ＴＸＩＱ）信号３２１Ａと、ＬＢ受信機３０２Ａに提供されることになる同相及び直交受信側ＩＱ（ＲＸＩＱ）信号３２２Ａとを含むことができる。
【００２１】
１つの実施形態では、周波数シンセサイザ３００は更に、周波数コンバータ３１５、注入同期発振器３１６、ＨＢＩＱ生成器３１７、及びＨＢ位相回転器３１８を含む。周波数コンバータ３１５は、ＰＬＬブロック３１１から生成された第１のＬＯ信号を高周波数を有する（例えば、高周波数帯域内）信号に変換するためのものである。１つの実施形態では、周波数コンバータ３１５は、第１のＬＯ信号の周波数を２倍にする周波数ダブラーを含む。注入同期発振器３１６は、周波数コンバータ３１５から受信した２逓倍周波数信号にロックオンして、第１のＬＯ周波数の約２倍の第２のＬＯ周波数を有する第２のＬＯ信号を生成するためのものである。この実施例では、第２のＬＯ周波数は第１のＬＯ周波数の２倍である点に留意されたい。しかしながら、周波数コンバータ３１５は、何れの周波数範囲においても周波数を変換及び生成することができる。ＲＦフロントエンドデバイス内に統合されるより多くの周波数帯域が存在する場合、より多くの周波数コンバータを用いて、基準周波数を複数の他の低周波数又は高周波数に変換することができる。
【００２２】
注入ロッキング及び注入プリングは、高調波発振器が近接周波数で動作する第２の発振器によって妨害される時に起こる可能性がある周波数効果である。結合が十分強く且つ周波数が十分近い時に、第２の発振器は、第１の発振器を捕捉する可能性があり、第１の発振器が第２の発振器と基本的に同一の周波数を有するようになる。これが注入ロッキングである。第２の発振器が単に第１の発振器を妨害し、第１の発振器を捕捉しない時には、この効果は注入プリングと呼ばれる。注入ロッキング及び注入プリング効果は、多くの物理的システムのタイプで観察されるが、これらの用語は、電子発振器又はレーザー共振器に関連付けられることが多い。
【００２３】
図３を参照すると、ＨＢ  ＩＱ生成器３１７が、高帯域周波数範囲におけるＲＦ信号の同相及び直交成分を混合、変調、及び復調するのに適したＩＱ信号を生成する。電気工学では、角度変調による正弦波は、１／４サイクル（π／２ラジアン）だけ位相がオフセットされる２振幅−変調正弦波に分解するか、又はこれから合成することができる。全ての３つの関数が同じ周波数を有する。振幅変調正弦波は、同相及び直交成分として知られている。一部の人々は、これらの用語によって振幅変調（ベースバンド）自体のみを指すことが便利であることを見出している。
【００２４】
ＩＱ信号は、予め設定された角度だけ回転させるか、又はＨＢ位相回転器３１８によって遅延させることができる。回転されたＩＱ信号は次に、ＨＢ送信機３０１Ｂ及び受信機３０２Ｂに提供される。特に、ＩＱ信号は、ＨＢ送信機３０１Ｂに提供されることになる送信側ＩＱ（ＴＸＩＱ）信号３２１Ｂ及びＨＢ受信機３０２Ｂに提供されることになる同相及び直交受信側ＩＱ（ＲＸＩＱ）信号３２２Ｂを含むことができる。従って、成分３１２−３１４は、ＬＢ送信機３０１Ａ及びＬＢ受信機３０２Ａに対するＴＸＩＱ及びＲＸＩＱ信号を生成するよう構成され、成分３１５−３１８は、ＨＢ送信機３０１Ｂ及びＨＢ受信機３０２Ｂに対するＴＸＩＱ及びＲＸＩＱ信号を生成するよう構成される。関係するより多くの周波数帯域のより多くの送信機及び受信機が存在する場合、追加の周波数帯域に対する必要なＴＸＩＱ及びＲＸＩＱ信号を生成するため、成分３１２−３１４及び／又は成分３１５−３１８のより多くのセットを周波数シンセサイザ３００によって維持することができる。
【００２５】
１つの実施形態では、ＬＢ送信機３０１Ａは、フィルタ３０３Ａと、ミキサ３０４Ａと、増幅器３０５Ａとを含む。フィルタ３０３Ａは、宛先に送信されることになるＬＢ送信側（ＬＢＴＸ）信号を受信するローパス（ＬＰ）フィルタとすることができ、ＬＢＴＸ信号は、ベースバンドプロセッサ１０２などのベースバンドプロセッサから提供することができる。ミキサ３０１Ａ（アップコンバートミキサ又はＬＢアップコンバートミキサとも呼ばれる）は、ＬＢ位相回転器３１４によって提供されたＴＸＩＱ信号に基づいてキャリア周波数信号にＬＢＴＸ信号を混合及び変調するよう構成される。変調された信号（例えば、低帯域ＲＦ又はＬＢＲＦ信号）は次に、増幅器３０５Ａによって増幅され、次いで、増幅された信号がアンテナ３０１Ａを介してリモート受信機に送信される。
【００２６】
１つの実施形態では、ＬＢ受信機３０２Ａは、増幅器３０６Ａと、ミキサ３０７Ａと、フィルタ３０８Ａとを含む。増幅器３０６Ａは、アンテナ３１０Ａを介してリモート送信機からＬＢＲＦ信号を受信して、受信したＲＦ信号を増幅するためのものである。増幅したＲＦ信号は次に、ＬＢ位相回転器３１４から受信されたＲＸＩＱ信号に基づいてミキサ３０７Ａ（ダウンコンバートミキサ又はＬＢダウンコンバートミキサとも呼ばれる）によって復調される。復調された信号は次いで、低パスフィルタとすることができるフィルタ３０８Ａによって処理される。１つの実施形態では、ＬＢ送信機３０１Ａ及びＬＢ受信機３０２Ａは、送信側及び受信側（Ｔ／Ｒ）スイッチ３０９Ａを介してアンテナ３１０Ａを共有する。Ｔ／Ｒスイッチ３０９Ａは、特定の時点にてＬＢ送信機３０１Ａと受信機３０２Ａを切り替えて、アンテナ３１０ＡをＬＢ送信機３０１Ａ又はＬＢ受信機３０２Ａの何れかに結合するよう構成される。
【００２７】
同様に、ＨＢ送信機３０１Ｂは、高帯域送信側（ＨＢＴＸ）信号を処理するため、ＬＢ送信機３０１Ａのフィルタ３０３Ａ、ミキサ３０４Ａ、及び増幅器３０５Ａに類似の機能を有するフィルタ３０３Ｂ、ミキサ３０４Ｂ（ＨＢアップコンバートミキサとも呼ばれる）、及び増幅器３０５Ｂそれぞれを含む。ＨＢ受信機３０２Ｂは、高帯域受信側（ＨＢＲＸ）信号を処理するため、ＬＢ受信機３０２Ａの増幅器３０６Ａ、ミキサ３０７Ａ、及びフィルタ３０８Ａに類似した機能を有する、フィルタ３０６Ｂ、ミキサ３０７Ｂ（ＨＢダウンコンバートミキサとも呼ばれる）、及びフィルタ３０８Ｂそれぞれを含む。ＨＢ送信機３０１Ｂ及びＨＢ受信機３０２Ｂは、ＬＢ送信機３０１Ａ及び受信機３０２Ａの構成と同様に、Ｔ／Ｒスイッチ３０９Ｂを介してアンテナ３１０Ｂに結合される。アンテナ３１０Ａ−３１０Ｂは、ＲＦフロントエンド回路の一部ではない、図２のアンテナ２２１−２２３の何れか１又は２以上を表すことができる。
【００２８】
図４は、本発明の別の実施形態によるＲＦフロントエンド集積回路の実施例を示すブロック図である。図４を参照すると、この実施形態では、ＬＢ送信機３０１Ａ、ＬＢ受信機３０２Ａ、ＨＢ送信機３０１Ｂ、及びＨＢ受信機３０２Ｂの各々が、２つの経路、すなわち１）同相成分信号を処理するＩ経路、及び２）直交成分信号を処理するＱ経路を含む。１つの実施形態では、ＬＢ送信機３０１Ａは、Ｉ経路ベースバンド信号を受信するＩ経路ローパスフィルタ（例えば、チューナブルローパスフィルタ）及びＩ経路ベースバンド信号を混合及び変調するＩ経路アップコンバートミキサを含む。ＬＢ送信機３０１Ａは、Ｑ経路ベースバンド信号を受信するＱ経路ローパスフィルタ（例えば、チューナブルローパスフィルタ）及びＱ経路ベースバンド信号を混合及び変調するＱ経路アップコンバートミキサを含む。ＬＢ送信機３０１Ａは更に、チューナブル帯域選択フィルタ及び増幅器を含む。帯域選択フィルタ（例えば、バンドパスフィルタ）は、対応する周波数帯域を選択して、対応する帯域の外側にある雑音を取り除くためのものである。増幅器は、アンテナ３１０Ａを介してリモートデバイスに送信されることになる変調されたＲＦ信号を増幅するためのものである。ＨＢ送信機３０１Ｂは、高周波数帯域の信号を処理するためのＬＢ送信機３０１Ａに類似の構成要素を含む。
【００２９】
同様に、１つの実施形態によれば、ＬＢ受信機３０２Ａはアンテナ３１０Ａを介してリモートデバイスからＬＢＲＦ信号を受信する増幅器（例えば、低雑音増幅器又はＬＮＡ）及び帯域選択フィルタ（例えば、バンドパスフィルタ）を含む。ＬＢ受信機３０２Ａは更に、Ｉ経路ダウンコンバートミキサ及びＱ経路ダウンコンバートミキサを含み、ＲＦ信号をＩ経路ベースバンド信号及びＱ経路ベースバンド信号に混合及び復調する。ＬＢ受信機３０２Ａは更に、ベースバンドプロセッサに提供することができるＩ経路ベースバンド信号及びＱ経路ベースバンド信号を処理するＩ経路ローパスフィルタ及びＱ経路ローパスフィルタを含む。ＨＢ受信機３０２Ｂは、高周波数帯域の信号を処理するためのＬＢ受信機３０２Ａに類似の構成要素を含む。
【００３０】
１つの実施形態では、周波数シンセサイザ３００が、位相周波数検出器を備えたチャージポンプ、ループフィルタ、プログラマブル分割器、電圧制御発振器を有するＰＬＬブロックを含む。周波数シンセサイザ３００は更に、図３に関して上述した周波数ダブラー及び注入ロッキング発振器を含む。
【００３１】
加えて、周波数シンセサイザ３００は、同相送信側（ＴＸＩ）位相回転器３１４Ａ、直交送信側（ＴＸＱ）位相回転器３１４Ｂ、同相受信側（ＲＸＩ）位相回転器３１４Ｃ、及び直交受信側（ＲＸＱ）位相回転器３１４Ｄを含み、これらは具体的には位相回転を実行してＬＢ送信機３０１Ａ及びＬＢ受信機３０２Ａのための同相ＬＯ信号及び直交ＬＯ信号を生成するよう構成される。詳細には、ＴＸＩ位相回転器３１４ＡがＬＢ送信機３０１ＡのＩ経路アップコンバートミキサに結合され、ＴＸＱ位相回転器３１４ＢがＬＢ送信機３０１ＡのＱ経路アップコンバートミキサに結合され、Ｉ経路及びＱ経路ベースバンド信号を対応する周波数帯域内で混合及び変調できるようにする。ＲＸＩ位相回転器３１４ＣがＬＢ受信機３０２ＡのＩ経路ダウンコンバートミキサに結合されＲＸＱ位相回転器３１４ＤがＬＢ受信機３０２ＡのＱ経路ダウンコンバートミキサに結合され、Ｉ経路及びＱ経路ベースバンド信号を対応する周波数帯域内で混合及び復調できるようにする。
【００３２】
１つの実施形態では、周波数シンセサイザ３００が、同相送信側（ＴＸＩ）位相回転器３１８Ａ、直交送信側（ＴＸＱ）位相回転器３１８Ｂ、同相受信側（ＲＸＩ）位相回転器３１８Ｃ、及び直交受信側（ＲＸＱ）位相回転器３１８Ｄを含み、これらは具体的には、位相回転を実行してＨＢ送信機３０１Ｂ及びＨＢ受信機３０２Ｂのための同相ＬＯ信号及び直交ＬＯ信号を生成するよう構成される。詳細には、ＴＸＩ位相回転器３１８ＡがＨＢ送信機３０１ＢのＩ経路アップコンバートミキサに結合されＴＸＱ位相回転器３１８ＢがＨＢ送信機３０１ＢのＱ経路アップコンバートミキサに結合され、Ｉ経路及びＱ経路ベースバンド信号を対応する周波数帯域内で混合及び変調できるようにする。ＲＸＩ位相回転器３１８ＣがＨＢ受信機３０２ＡのＩ経路ダウンコンバートミキサに結合されＲＸＱ位相回転器３１８ＤがＨＢ受信機３０２ＢのＱ経路ダウンコンバートミキサに結合され、Ｉ経路及びＱ経路ベースバンド信号を対応する周波数帯域内で混合及び復調できるようにする。
【００３３】
この場合も同様に、図４に示したこの実施例には、周波数シンセサイザ３００によってカバーされる２つの周波数帯域が存在する。しかしながら、これより多くの周波数帯域を集積ＲＦフロントエンド内で実施することができる。実施されることになる多くの周波数帯域が存在する場合、ＴＸＩ、ＴＸＱ、ＲＸＩ、及びＲＸＱ位相回転器のより多くのセットが必要になることがある。
【００３４】
図５Ａは、本発明の１つの実施形態による増幅器等価回路の実施例を示す概略図である。図５Ａを参照すると、増幅器回路は、例えば増幅器３０５及び３０６などの上述の電力増幅器の何れかとして実施することができる。この実施例では、トランジスタ５００が増幅器の実施例として用いられる。加えて、入力伝送ライン５０１は、ゲート端子などのトランジスタ５００の入力に結合される。更に、出力伝送ライン５０２は、ドレイン端子などのトランジスタ５００の出力に結合される。伝送ライン５０１及び５０２は、ＩＣデバイスの製造中にメタマテリアルの概念を用いて形成することができる。５ＧＲＦフィールドでは、電力増幅器が広帯域の周波数を通じて相対的に線形の利得を提供できなくてはならない。５Ｇ技術に関連付けられる高周波数に起因して、伝送ライン５０１−５０２は、ＩＣ製造処理などの実装の一部として形成される。この実施例では、増幅器の単一の段階が示されているが、多段階回路も適用可能とすることができる。
【００３５】
この実施例では、入力伝送ライン回路５０１が、インダクタ及びコンデンサのインダクタンス（Ｌ）及びキャパシタンス（Ｃ）値に応じた共振周波数を有するインダクタ−コンデンサ（ＬＣ）回路（本明細書では第１のＬＣ回路とも呼ばれる）を含む。出力伝送ライン回路５０２は、これらのそれぞれのＬＣ値に基づいて特定の共振周波数で共振するインダクタ−コンデンサ−インダクタ（ＬＣＬ）回路（本明細書では第２のＬＣ回路とも呼ばれる）及びコンデンサ−インダクタ−コンデンサ（ＣＬＣ）回路（本明細書では第３ＬＣ回路とも呼ばれる）を含む。図示した回路は、単一段階増幅器を表し、トランジスタは、共通ソース又はカスケードＲＦ入力及び出力、バイアスとしてのＶｄｄとして実現することができる。図５Ａに示した回路は、キャパシタンス変換又は誘導変換を介して変換することができる。
【００３６】
図５Ｂは、キャパシタンス変換を介して図５Ａに示した回路をモデル化する等価回路モデルを示す。図５Ｂに関して、Ｒｄｓは出力抵抗である。電力増幅器設計では、大きなサイズのトランジスタ（例えば、物理的サイズ）が分配される高出力パワーに対して選択され、従ってＲｄｓを小さくする必要がありＣｄｓを高くする必要がある。Ｒｄｓ＝Ｒ０／Ｎに基づいてトランジスタサイズが決定された状態で、Ｎが変換率を表しＲ０が目標入力／出力一致インピーダンスである場合、Ｎを導出及び決定することができる。
【００３７】
電圧変換に関して、変換率は二次電圧と一次電圧の比に関係付けられ、これは二次巻数と一次巻数の間の比に基づいて決定することができる。電流変換に関して、変換率は二次電流対一次電流の比によって表され、これは一次巻数と二次巻数の間の比に基づいて決定することができる。
【００３８】
１つの実施形態では、Ｒ０は約５０ｏｈｍである。インピーダンス変換（例えば、キャパシタンス変換）に対する再構成回路組合せが図５Ｃの破線のボックス５０５として示され、ここで
【数１】
2021524688.tif 000003
である。１つの実施形態によれば、変換は次式を満足しなければならない。
【数２】
2021524688.tif 000004
【００３９】
変換後、図５Ｄに示すように、アクティブ電流源を備えた２つの人口伝送ラインが広帯域性能に対して達成される。Ｚｉｎは、より多くのシャント又は直列接続レジスタを追加して安定性を拡張することができ、また、インピーダンスを５０ｏｈｍに近付けるよう改良することもできる。
【００４０】
全ての特性インピーダンス人口伝送ラインは、次式のように５０ｏｈｍを維持する必要がある。
【数３】
2021524688.tif 000005
【００４１】
また極は、左手（ＬＨ）及び右手（ＲＨ）周波数とする必要がある。
【数４】
2021524688.tif 000006
【００４２】
上記の変換は、キャパシタンス変換と呼ばれる。この変換はまた、図５Ａで始まる、誘導変換の形式で示すこともできる。等価回路は、図６Ａに示す回路に変換することができる。トランジスタサイズが決定されると、Ｒｄｓ＝Ｒ０／Ｎであり、Ｎを取得することができ、ここでＲ０は５０ｏｈｍである。インピーダンス変換に対する再構成回路組合せ（グレーの破線）及び
【数５】
2021524688.tif 000007
である。等価回路は、図６Ｂに示した回路に変換することができる。変換は以下の式に従わなくてはならない。
【数６】
2021524688.tif 000008
【００４３】
変換後、アクティブ電流源を備えた２つの人口伝送ラインが図５Ｄに示すように広帯域性能に対して達成される。
【００４４】
設計される増幅器の目標の１つは、予め設定された周波数の範囲、例えば図７に示すような低周波数ｆ１から高周波数ｆ２までにわたって相対的線形利得を提供することにある。加えて、以下の条件を図５Ｄに示した回路のパラメータを決定する場合に満足させなくてはならない。
【数７】
2021524688.tif 000009
【００４５】
図５Ｄに示した実施形態では、ＬR2及びＣR2が入力伝送ラインにおけるＬＣ回路（例えば、第１のＬＣ回路）を形成し、ここでＣR2は並列にトランジスタ５００の入力に結合されＬR2が直列に結合される。出力側では、ＬR1及び２つのコンデンサ（ＣR1）がＣＬＣ回路（例えば、第３ＬＣ回路）を形成する。２つのインダクタ（ＬL1）及びコンデンサＣL1はＬＣＬ回路（例えば、第２のＬＣ回路）を形成する。ＬＣＬ及びＣＬＣ回路は、ＣL1及びＬR1が直列に結合されることを除いて、ほぼ並列構成である。
【００４６】
この実施形態では、ＣL1及びＬR1が直列に結合される。第１の対のＣR1及びＬL1は互いに並列に結合され、ＣL1及びＬR1の入力端に直列に結合される。第２の対のＣR1及びＬL1は互いに並列に結合されＣL1及びＬR1の出力端に直列に結合される。
【００４７】
１つの実施形態では、これらのＬＣＬ及びＣＬＣ回路のインダクタンス及びキャパシタンス値が上記に設定された条件を満足しなければならない。例えば、ＬＣ成分のパラメータは、動作周波数の目標範囲、すなわちｆ1からｆ2までを満足するよう構成される。出力伝送ライン５０２におけるＬL1及びＣL1成分の値は、Ｌ1上のＬＣＬ回路の共振周波数が下限目標周波数ｆ1に等しいか又はこれより低くなるように構成される。出力伝送ライン５０２上のＬR1及びＣR1の値は、Ｒ1上のＣＬＣ回路の共振周波数が上限目標周波数ｆ2に等しいか又は高くなるように構成される。出力伝送ライン５０２上のＬR2及びＣR2成分の値は、Ｒ2上のＣＬＣ回路の共振周波数が上限目標周波数ｆ2に等しいか又はこれより高くなるように構成される。
【００４８】
上記の技術は、例としてシングルエンド増幅器を用いて説明してきた。本発明の別の態様によれば、上述の技術はまた差動電力増幅器にも応用することができる。差動増幅器は、２つの入力電圧の間の差を増幅するが２つの入力に共通の何れの電圧も抑制する電子増幅器の１つのタイプである。これは、２つの入力と出力が理想的には２つの入力の間の差に比例する１つの出力を備えたアナログ回路である。
【００４９】
ここで図８Ａを参照すると、図５Ｄに示したものに類似のシングルエンド増幅器が示されている。この実施例では、出力伝送ラインがＣ1、Ｃ2、Ｃ3、Ｌ1、Ｌ2、及びＬ3を含み、これらが図５ＤのＣR1、ＣL1、ＣR1、ＬL1、ＬR1、及びＬL1それぞれに対応する。回路の差動バージョンは、図８Ｂに示した仮想接地を備えた同一回路をミラーすることによって変換することができる。
【００５０】
真の差動増幅器を形成するために、トランジスタと出力伝送ラインの間に変圧器が必要になる。高スイッチング周波数で動作する変圧器の性質に起因して、回路のインダクタンス、並びに関連付けられる共振周波数が影響される可能性がある。結果として、Ｌ2の部分を変圧器設計又はモデルの一部として実施することができる。
【００５１】
巻数比（ｎ）及び結合係数（ｋ）を備えた所与の変圧器では、ｎが変圧器の二次巻線の巻数と一次巻線の巻数の巻数比を示す場合、Ｌ2は図８Ｃに示すようにＬ1_1及びＬA1に分割される。Ｌ1_1は、図８Ｄに示す変圧器モデルの一部である。１つの実施形態では、Ｌ1_1を以下の式から導出することができる。
【数８】
2021524688.tif 000010
【００５２】
ここで図８Ｄを参照すると、１つの実施形態により、差動電力増幅器８００が、そのそれぞれのソース端子を介して互いに結合された１対の第１のトランジスタ８０１と第２のトランジスタ８０２を含む。増幅器８００は更に、トランジスタ８０１−８０２に結合された変圧器８０３及び出力伝送ラインを含む。変圧器８０３は、トランジスタ８０１−８０２のドレイン端子に結合された一次巻線を含む。変圧器８０３の二次巻線は、出力伝送ラインに結合される。変圧器８０３は、二次巻線と一次巻線の巻数の間の巻数比を表す巻数比（ｎ）を有するよう構成され、変圧器８０３は、結合係数（ｋ）を有するよう構成される。
【００５３】
１つの実施形態では、伝送ラインが、直列に且つ次に変圧器８０３の二次巻線の端子に結合された第１のインダクタ８１１及び第２のインダクタ８１２を含む。この実施例では、第１のインダクタ８１１及び第２のインダクタ８１２の両方がＬIの同一インダクタンスを有する。出力伝送ラインは更に、変圧器８０３の二次巻線の第１の端子に結合された第３のインダクタ８１３及び変圧器８０３の二次巻線の第２の端子に結合された第４のインダクタ８１４を含む。第３及び第４のインダクタ８１３−８１４の両方がＬl_lのインダクタンスを有する。出力伝送ラインは更に、第３のインダクタ８１３及び増幅器８００の第１の出力端子に直列に結合された第１のコンデンサ８２１を含む。出力伝送ラインは更に、第４のインダクタ８１４及び増幅器８００の第２の出力端子に直列に結合された第２のコンデンサ８２２を含む。両方のコンデンサ８２１−８２２はＣ2のキャパシタンスを有する。
【００５４】
１つの実施形態では、出力伝送ラインが更に、直列に結合され次に増幅器８００の第１の及び第２の出力端子に結合された第５のインダクタ８１５及び第６のインダクタ８１６を含む。両方の第５及び第６のインダクタ８１５−８１６はＬ3のインダクタンスを有する。１つの実施形態では、出力伝送ラインが更に、第３のインダクタ８１３と第１のコンデンサ８２１の間に直列に結合された第７のインダクタ８１７を含む。出力伝送ラインは更に、第４のインダクタ８１４と第２のコンデンサ８２２の間に直列に結合された第８のインダクタ８１８を含む。第７及び第８のインダクタ８１７−８１８の両方がＬ1Aのインダクタンスを有する。増幅器８００は更に、変圧器８０３の一次巻線（例えば、トランジスタ８０１−８０２のドレイン端子）に結合された第５のコンデンサ８２５を含む。トランジスタ８０１−８０２のソース端子は互いに結合される。
【００５５】
１つの実施形態によれば、増幅器８００は更に、入力伝送ラインを含む。入力伝送ラインは、第１のトランジスタ８０１のゲート端子及び増幅器８００の第１の入力端子に結合された第９のインダクタ８１９を含む。第９及び第１０のインダクタ８１９−８２０の両方がＬR2のインダクタンスを有する。入力伝送ラインは更に、第２のトランジスタ８０２のゲート端子および増幅器８００の第２の入力端子に結合された第１の０インダクタ８２０を含む。入力伝送ラインは更に、増幅器８００の第１の及び第２の入力端子に結合された第４のコンデンサ８２４を含む。第４のコンデンサ８２４はＣR2／２のキャパシタンスを有する。
【００５６】
上述の明細書において、本発明の実施形態について、本発明の特定の例示的な実施形態を参照して説明してきた。添付の請求項に記載される本発明の広範な精神及び範囲から逸脱することなく、様々な修正を行い得ることは明らかであろう。明細書及び図面は、従って、限定の意味ではなく例証の意味と見なされるものとする。
【図１】
2021524688.tif 000011
【図２】
2021524688.tif 000012
【図３】
2021524688.tif 000013
【図４】
2021524688.tif 000014
【図５Ａ】
2021524688.tif 000015
【図５Ｂ】
2021524688.tif 000016
【図５Ｃ】
2021524688.tif 000017
【図５Ｄ】
2021524688.tif 000018
【図６Ａ】
2021524688.tif 000019
【図６Ｂ】
2021524688.tif 000020
【図７】
2021524688.tif 000021
【図８Ａ】
2021524688.tif 000022
【図８Ｂ】
2021524688.tif 000023
【図８Ｃ】
2021524688.tif 000024
【図８Ｄ】
2021524688.tif 000025
【国際調査報告】
2021524688.tif 000026