(57)【要約】【課題】入力電力の変化に対する利得変動を抑えて線形性を改善することができる高周波増幅回路を提供する。【解決手段】増幅器２４，２６は、分配器１２で２分配された広帯域変調信号を増幅する。バイアス回路３４は、増幅器２４の入力端子に一定のバイアス電圧を印加する。バイアス回路３６は、増幅器２６の出力端子におけるバイアス電流の変動に対して、このバイアス電流を所定の時定数で一定値に収束させるように増幅器２６の入力端子に印加するバイアス電圧を調整する。ここでの時定数は、広帯域変調信号の帯域幅の逆数より十分大きい値に設定されている。【選択図】図１
2008258986.tif 000002
【特許請求の範囲】
【請求項１】
振幅変動を伴う高周波信号を２分配する分配器と、
分配器で２分配された高周波信号の一方を増幅する第１増幅器と、
分配器で２分配された高周波信号の他方を増幅する第２増幅器と、
第１増幅器の入力端子に一定のバイアス電圧を印加する第１バイアス回路と、
第２増幅器の入力端子にバイアス電圧を印加する第２バイアス回路と、
を備え、
第１増幅器で増幅された高周波信号と第２増幅器で増幅された高周波信号とを合成して出力する高周波増幅回路であって、
第２バイアス回路は、第２増幅器の出力端子におけるバイアス電流の変化に対して、当該バイアス電流を一定値に収束させるように第２増幅器の入力端子に印加するバイアス電圧を調整する回路である、高周波増幅回路。
【請求項２】
請求項１に記載の高周波増幅回路であって、
前記高周波信号は、所定の帯域幅を有する広帯域変調信号であり、
第２バイアス回路は、第２増幅器の出力端子におけるバイアス電流の変化に対して、当該バイアス電流を所定の時定数で前記一定値に収束させるための時定数回路を含み、
前記時定数は、前記広帯域変調信号の帯域幅の逆数より大きい値に設定されている、高周波増幅回路。
【請求項３】
請求項１または２に記載の高周波増幅回路であって、
第２バイアス回路は、第２増幅器の出力端子におけるバイアス電流を、高周波増幅回路から出力される平均電力が最大である場合に高周波増幅回路の効率が所定値となるバイアス電流値に収束させるように、第２増幅器の入力端子に印加するバイアス電圧を調整する回路である、高周波増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波増幅回路、特に高効率増幅を図った高周波増幅回路に関する。
【背景技術】
【０００２】
高効率な増幅器を実現する手段の１つとして、ドハティ増幅器が知られている（例えば下記特許文献１）。ドハティ増幅器は、入力信号を分配する分配器（例えばウィルキンソン分配器）と、例えばＡＢ級にバイアスされ低入力電力から動作するキャリア増幅器と、例えばＣ級にバイアスされ入力電力が十分大きい場合に動作するピーク増幅器と、を含んで構成されており、出力回路はアイソレーションの無い合成回路で可変負荷を実現して高効率動作を可能としている。
【０００３】
【特許文献１】特開２００６−１９７５５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ドハティ増幅器において、入力電力が小さい場合はピーク増幅器がオフ状態であり、その出力インピーダンスは開放状態であるため、分配器でピーク増幅器側へ分配された電力はすべて反射され、通常分配器に使用されるウィルキンソン分配器の抵抗（反射波吸収抵抗）で消費される。その結果、３ｄＢ程度の損失が発生してドハティ増幅器全体での利得が低下する。また、ピーク増幅器が動作し始める領域においても利得変動が大きくなる。その結果、図７に示すように、入力電力の変化に対してドハティ増幅器全体での利得が変動し、ドハティ増幅器の線形性が低下する。
【０００５】
本発明は、入力電力の変化に対する利得変動を抑えることができ、線形性を改善することができる高周波増幅回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明に係る高周波増幅回路は、上述の目的を達成するために以下の手段を採った。
【０００７】
本発明に係る高周波増幅回路は、振幅変動を伴う高周波信号を２分配する分配器と、分配器で２分配された高周波信号の一方を増幅する第１増幅器と、分配器で２分配された高周波信号の他方を増幅する第２増幅器と、第１増幅器の入力端子に一定のバイアス電圧を印加する第１バイアス回路と、第２増幅器の入力端子にバイアス電圧を印加する第２バイアス回路と、を備え、第１増幅器で増幅された高周波信号と第２増幅器で増幅された高周波信号とを合成して出力する高周波増幅回路であって、第２バイアス回路は、第２増幅器の出力端子におけるバイアス電流の変化に対して、当該バイアス電流を一定値に収束させるように第２増幅器の入力端子に印加するバイアス電圧を調整する回路であることを要旨とする。
【０００８】
本発明の一態様では、前記高周波信号は、所定の帯域幅を有する広帯域変調信号であり、第２バイアス回路は、第２増幅器の出力端子におけるバイアス電流の変化に対して、当該バイアス電流を所定の時定数で前記一定値に収束させるための時定数回路を含み、
前記時定数は、前記広帯域変調信号の帯域幅の逆数より大きい値に設定されていることが好適である。
【０００９】
本発明の一態様では、第２バイアス回路は、第２増幅器の出力端子におけるバイアス電流を、高周波増幅回路から出力される平均電力が最大である場合に高周波増幅回路の効率が所定値となるバイアス電流値に収束させるように、第２増幅器の入力端子に印加するバイアス電圧を調整する回路であることが好適である。
【発明の効果】
【００１０】
本発明によれば、第２増幅器の出力端子におけるバイアス電流の変化に対してバイアス電流を一定値に収束させるように第２増幅器の入力端子に印加するバイアス電圧を調整することで、入力電力の変化に対する高周波増幅回路全体の利得変動を抑えることができ、高周波増幅回路の線形性を改善することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を実施するための形態（以下実施形態という）を図面に従って説明する。
【００１２】
図１〜３は、本発明の実施形態に係る高周波増幅回路１０の構成の概略を示す図であり、図１は全体構成の概略を示し、図２はバイアス回路３４の構成の概略を示し、図３はバイアス回路３６の構成の概略を示す。入力端子ＩＮには、振幅変動（包絡線変動）を伴う高周波信号が入力される。ここでの高周波信号は、所定の帯域幅を有する広帯域変調信号であり、変調方式としては、例えばＷＣＤＭＡやＯＦＤＭ等を用いることができる。分配器１２は、入力端子ＩＮに入力された高周波信号を２分配する。ここでの分配器１２としては、例えばウィルキンソン分配器を用いることができ、分配器１２では高周波信号が等分配される。分配器１２で２分配された高周波信号の一方は、増幅器（第１増幅器）２４に入力され、分配器１２で２分配された高周波信号の他方は、所定の特性インピーダンス（例えば５０Ω）を有する１／４波長線路２８によりπ／２位相差が付けられてから増幅器（第２増幅器）２６に入力される。増幅器２４は分配器１２で２分配された高周波信号の一方を増幅し、増幅器２６は分配器１２で２分配された高周波信号の他方を増幅する。増幅器２４で増幅された高周波信号は、所定の特性インピーダンス（例えばＲｏｕｔ）を有する１／４波長線路３０を通過した後に、増幅器２６で増幅された高周波信号と合成される。合成された高周波信号は、出力端子ＯＵＴから出力され、例えばインピーダンスＲｏｕｔ／２の負荷（図示せず）へ供給される。
【００１３】
バイアス回路（第１バイアス回路）３４は、増幅器２４の入力端子に一定のバイアス電圧を印加する。図２に、バイアス回路３４の一例を示す。図２に示す例では、増幅器２４にＦＥＴ２４−１が用いられており、ＦＥＴ２４−１のゲート端子２４ｇが増幅器２４の入力端子に相当し、ＦＥＴ２４−１のドレイン端子２４ｄが増幅器２４の出力端子に相当する。ゲートバイアス電源ＶＧＧ１の電圧は、互いに直列接続された感温抵抗ＲＴと可変抵抗ＲＶと抵抗Ｒ１とにより分圧され、この分圧された電圧がバイアスチョークコイルＬ１を介してＦＥＴ２４−１のゲート端子２４ｇに印加される。ＦＥＴ２４−１のゲート端子２４ｇは、互いに直列接続されたサーミスタＴＨ及び抵抗Ｒ２ともバイアスチョークコイルＬ１を介して接続されている。そして、ドレインバイアス電源ＶＤＤ１からバイアスチョークコイルＬ２を介してＦＥＴ２４−１のドレイン端子２４ｄにバイアス電流（ドレイン電流）Ｉｄｄ１が供給される。また、ＦＥＴ２４−１のゲート端子２４ｇ側及びドレイン端子２４ｄ側には、直流遮断用のコンデンサＣ１，Ｃ２がそれぞれ設けられている。ここでは増幅器２４がＡＢ級にバイアスされるように、増幅器２４の入力端子（ＦＥＴ２４−１のゲート端子２４ｇ）に印加されるバイアス電圧が一定の値に調整されている。そのため、図４に示すように、増幅器２４（ＦＥＴ２４−１）への入力電力Ｐｉｎが小さいときから増幅器２４の出力端子（ＦＥＴ２４−１のドレイン端子２４ｄ）にバイアス電流（ドレイン電流）Ｉｄｄ１が流れ、増幅器２４への入力電力Ｐｉｎの増大（変化）に対して、増幅器２４の出力端子におけるバイアス電流（ドレイン電流）Ｉｄｄ１が増大（変化）する。なお、バイアス回路３４の構成については、図２に示す構成例以外にも、公知のバイアス回路を適用することもできる。
【００１４】
本実施形態では、分配器１２、増幅器２４、１／４波長線路２８，３０、及びバイアス回路３４については、ドハティ増幅器の構成を適用することができる。ただし、増幅器２６のバイアス回路３６の構成がドハティ増幅器と異なる。以下、バイアス回路３６の構成例について説明する。
【００１５】
バイアス回路（第２バイアス回路）３６は、増幅器２６の入力端子にバイアス電圧を印加する。図３に、バイアス回路３６の一例を示す。図３に示す例では、増幅器２６にＦＥＴ２６−１が用いられており、ＦＥＴ２６−１のゲート端子２６ｇが増幅器２６の入力端子に相当し、ＦＥＴ２６−１のドレイン端子２６ｄが増幅器２６の出力端子に相当する。ゲートバイアス電源ＶＧＧ２の電圧は、抵抗Ｒ１５及びコンデンサＣ１３を含む時定数回路３８とバイアスチョークコイルＬ１１とを介してＦＥＴ２６−１のゲート端子２６ｇに印加される。そして、ドレインバイアス電源ＶＤＤ２は、抵抗Ｒ１２及びバイアスチョークコイルＬ１２を介してＦＥＴ２６−１のドレイン端子２６ｄに接続されており、ドレインバイアス電源ＶＤＤ２から抵抗Ｒ１２及びバイアスチョークコイルＬ１２を介してＦＥＴ２６−１のドレイン端子２６ｄにバイアス電流（ドレイン電流）Ｉｄｄ２が供給される。また、ドレインバイアス電源ＶＤＤ２の電圧は、互いに直列接続された抵抗Ｒ１１とダイオードＤ１と抵抗Ｒ１３とにより分圧され、この分圧された電圧ＶｂがトランジスタＴｒ１のベース端子に印加される。トランジスタＴｒ１のエミッタ端子は、バイアスチョークコイルＬ１２を介してＦＥＴ２６−１のドレイン端子２６ｄに接続されており、トランジスタＴｒ１のコレクタ端子は、抵抗Ｒ１４及びバイアスチョークコイルＬ１１を介してＦＥＴ２６−１のゲート端子２６ｇに接続されている。また、ＦＥＴ２６−１のゲート端子２６ｇ側及びドレイン端子２６ｄ側には、直流遮断用のコンデンサＣ１１，Ｃ１２がそれぞれ設けられている。
【００１６】
図３に示すバイアス回路３６において、例えばＦＥＴ２６−１のドレイン電流Ｉｄｄ２が減少した場合は、トランジスタＴｒ１のベース〜エミッタ間電圧Ｖｂｅが増大し、トランジスタＴｒ１のベース電流Ｉｂも増大する。その結果、トランジスタＴｒ１のコレクタ電流Ｉｃも増大し、時定数回路３８の抵抗Ｒ１５の電圧降下が生じることで、ＦＥＴ２６−１のゲート端子２６ｇに供給されるバイアス電圧が浅くなる方向に動作し、ドレイン電流Ｉｄｄ２を増大させる。一方、ＦＥＴ２６−１のドレイン電流Ｉｄｄ２が増大した場合は、ドレイン電流Ｉｄｄ２を減少させるようにＦＥＴ２６−１のゲート端子２６ｇに供給されるバイアス電圧が調整される。そのため、ドレインバイアス電源ＶＤＤ２の電圧値をＶＤＤ２、トランジスタＴｒ１のベース電圧値をＶｂ、トランジスタＴｒ１のベース〜エミッタ間電圧値をＶｂｅ、抵抗Ｒ１２の抵抗値をＲ１２として、以下の（１）式が成立し、ＦＥＴ２６−１のドレイン電流（増幅器２６の出力端子におけるバイアス電流）Ｉｄｄ２の変化に対して、ドレイン電流Ｉｄｄ２が一定値Ｉｄｄ０＝（ＶＤＤ２−Ｖｂ−Ｖｂｅ）／Ｒ１２に収束するように、ＦＥＴ２６−１のゲート端子２６ｇに印加するバイアス電圧が調整される。
【００１７】
Ｉｄｄ２＝（ＶＤＤ２−Ｖｂ−Ｖｂｅ）／Ｒ１２      （１）
【００１８】
その結果、図４に示すように、増幅器２６への入力電力Ｐｉｎの変化に対して、増幅器２６の出力端子におけるバイアス電流（ドレイン電流）Ｉｄｄ２が一定値Ｉｄｄ０に収束するようにバイアス電圧が調整される。ここでの一定値Ｉｄｄ０は、高周波増幅回路１０から出力される平均電力が最大である場合（その場合の入力電力ＰｉｎをＰ０とする）に高周波増幅回路１０の効率が所定値の高効率となるバイアス電流値（ドレイン電流値）に設定される。高周波増幅回路１０から出力される平均電力の最大値（最大平均電力）については、高周波増幅回路１０から出力可能な最大瞬時電力を高周波信号のピーク電力と平均電力との比（Peak Average Ratio）で割った値で表すことができる。なお、トランジスタＴｒ１のベース〜エミッタ間電圧Ｖｂｅの温度特性は、ダイオードＤ１の温度特性により補償される。
【００１９】
ただし、本実施形態では、バイアス回路３６に時定数回路３８が設けられているため、ＦＥＴ２６−１のドレイン電流Ｉｄｄ２の変化に対して、ドレイン電流Ｉｄｄ２が時定数回路３８の時定数τで一定値Ｉｄｄ０に収束するように、ＦＥＴ２６−１のゲート端子２６ｇに印加するバイアス電圧が調整される。そのため、時定数回路３８の時定数τより十分長い周期のドレイン電流Ｉｄｄ２の変動に対して、ドレイン電流Ｉｄｄ２が一定値Ｉｄｄ０に収束するように動作する。一方、時定数τより十分短い周期のドレイン電流Ｉｄｄ２の変動に対しては、ドレイン電流Ｉｄｄ２が一定値Ｉｄｄ０に収束するように動作せず、ドレイン電流Ｉｄｄ２の変動が許容される。本実施形態では、時定数回路３８の時定数τは、高周波信号（広帯域変調信号）の帯域幅の逆数より十分大きい値に設定されている。そのため、時定数τより十分長い周期の入力電力Ｐｉｎの変動（平均入力電力の変動）に対して、ドレイン電流Ｉｄｄ２が一定値Ｉｄｄ０に収束するように動作する。一方、時定数τより十分短い周期の変調成分に対しては、ドレイン電流Ｉｄｄ２の変動が許容される。例えば、変調方式としてＷＣＤＭＡを用いた場合は、３．８４ＭＨｚの帯域幅を有する信号成分を図５に示す特性のルートナイキストフィルタを使って復調して変調精度を劣化させないようにするため、τ≧０．６ｍｓ（１／τ≦１６６６Ｈｚ）に設定することができる。なお、時定数回路３８の時定数τは、（抵抗Ｒ１５の抵抗値Ｒ１５）×（コンデンサＣ１３の容量Ｃ１３）で表される。
【００２０】
前述のドハティ増幅器において、ＡＢ級にバイアスされたキャリア増幅器の出力端子におけるバイアス電流（ドレイン電流）、及びＣ級にバイアスされたピーク増幅器の出力端子におけるバイアス電流（ドレイン電流）は、入力電力Ｐｉｎの変化に対して図６に示すように変化する。入力電力Ｐｉｎが小さい場合はピーク増幅器がオフ状態であり、その出力インピーダンスは開放状態であるため、分配器でピーク増幅器側へ分配された電力はすべて反射され、通常分配器に使用されるウィルキンソン分配器の抵抗（反射波吸収抵抗）で消費される。その結果、３ｄＢ程度の損失が発生してドハティ増幅器全体での利得が低下する。また、図６に示すように、入力電力Ｐｉｎの増大（変化）に対してピーク増幅器のバイアス電流（ドレイン電流）が増大（変化）するため、ドハティ増幅器全体での利得が変動し、特に、ピーク増幅器が動作し始める領域において利得変動が大きくなる。その結果、図７に示すように、入力電力Ｐｉｎの変化に対してドハティ増幅器全体での利得Ｇａｉｎが変動し、ドハティ増幅器の線形性が低下する。なお、図７には、バランス型増幅器の入力電力Ｐｉｎに対する利得特性もドハティ増幅器と比較して示してある。
【００２１】
これに対して本実施形態では、時定数τより十分長い周期の入力電力Ｐｉｎの変動に対して、増幅器２６のバイアス電流（ドレイン電流）Ｉｄｄ２が一定値Ｉｄｄ０に収束するように動作する。これによって、入力電力Ｐｉｎが小さい場合は、増幅器２６が見かけ上ＡＢ級にバイアスされて動作し、本実施形態に係る高周波増幅回路１０がＡＢ級のバランス型増幅器として機能する。そのため、分配器１２で増幅器２６側へ分配された電力の反射を抑えて、分配器１２（ウィルキンソン分配器の反射波吸収抵抗）での電力消費を抑えることができるので、高周波増幅回路１０全体での利得の低下を抑えることができる。一方、例えば増幅器２６から出力される平均電力が最大である場合等、入力電力Ｐｉｎが大きい場合は、増幅器２６が見かけ上Ｃ級にバイアスされて動作し、本実施形態に係る高周波増幅回路１０がドハティ増幅器として機能する。つまり、増幅器２４がキャリア増幅器として機能し、増幅器２６がピーク増幅器として機能する。ドハティ増幅器として機能する領域では、増幅器２６のバイアス電流（ドレイン電流）Ｉｄｄ２は、高周波増幅回路１０の効率が所定値の高効率となる電流値に設定されているため、ドハティ増幅器と同様に高効率増幅を行うことができる。このように、本実施形態では、入力電力Ｐｉｎが増大するにつれてバランス型増幅器の動作からドハティ増幅器の動作へ徐々に移行するため、図８に示すように、入力電力Ｐｉｎの変化に対して高周波増幅回路１０全体での利得Ｇａｉｎの変動を抑えることができ、高周波増幅回路１０の線形性を改善することができる。
【００２２】
また、ドハティ増幅器において、入力電力Ｐｉｎが小さい場合は、ピーク増幅器のバイアス電流（ドレイン電流）がほぼ０であるため、ＦＥＴ等の半導体素子のばらつきを補正するためのバイアス調整が困難となる。また、キャリア増幅器の出力信号とピーク増幅器の出力信号とをアイソレーションの無い合成回路で合成しているため、温度による負荷変動が大きく特性劣化が生じ、量産性が低下する。
【００２３】
これに対して本実施形態では、入力電力Ｐｉｎが小さい場合において増幅器２６のバイアス電流Ｉｄｄ２が一定値Ｉｄｄ０に収束するように動作するため、増幅器２６のバイアス調整を容易に行うことができる。さらに、温度による負荷変動も抑えることができる。
【００２４】
以上、本発明を実施するための形態について説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施形態に係る高周波増幅回路の構成の概略を示す図である。
【図２】本発明の実施形態に係る高周波増幅回路の構成の概略を示す図である。
【図３】本発明の実施形態に係る高周波増幅回路の構成の概略を示す図である。
【図４】本発明の実施形態に係る高周波増幅回路のバイアス電流特性の一例を示す図である。
【図５】ルートナイキストフィルタ特性の一例を示す図である。
【図６】ドハティ増幅器のバイアス電流特性の一例を示す図である。
【図７】ドハティ増幅器及びバランス型増幅器の利得特性の一例を示す図である。
【図８】本発明の実施形態に係る高周波増幅回路の利得特性の一例を示す図である。
【符号の説明】
【００２６】
１０  高周波増幅回路、１２  分配器、２４，２６  増幅器、２４−１，２６−１  ＦＥＴ、２８，３０  １／４波長線路、３４，３６  バイアス回路、３８  時定数回路。
【図１】
2008258986.tif 000003
【図２】
2008258986.tif 000004
【図３】
2008258986.tif 000005
【図４】
2008258986.tif 000006
【図５】
2008258986.tif 000007
【図６】
2008258986.tif 000008
【図７】
2008258986.tif 000009
【図８】
2008258986.tif 000010