(57)【要約】      （修正有）【課題】小型化が可能で、生産・組立性を向上させることが可能な磁気センサを提供する。【解決手段】外部磁界を検出する感磁部３ａ，３ｂは、フェライトチップ４ａ，４ｂとフェライト基板２ａ，２ｂでそれぞれ挟まれている。これら感磁部３ａ，３ｂは、フェライト基板２ａ，２ｂを介して磁性基板１上に所定間隔だけ隔てて配置されている。感磁部３ａ，３ｂとして、例えば、ホール素子を用いることができる。感磁部３ａ，３ｂからの出力の和および差をとることにより、感磁面に対して垂直方向および水平方向の磁束密度を算出することができる。【選択図】図１
2008304470.tif 000002
【特許請求の範囲】
【請求項１】
平板形状を有する一体成型された磁性体と、
前記磁性体上の、前記磁性体の端部近傍にそれぞれ配置され且つ所定間隔だけ隔てられて２次元的に配置された２箇所以上の感磁部と、を備え、
前記各感磁部は、前記磁性体の平面に対して垂直な方向の磁束を検出し、
前記磁性体の平面に対して垂直な方向の磁気と前記磁性体の平面に対して水平な方向の磁気とからなる２又は３次元方向の磁気を検出することを特徴とする磁気センサ。
【請求項２】
３箇所以上の前記感磁部を有し且つ何れか３箇所の前記感磁部は三角形の頂点となる位置に配置され、
前記磁性体の平面に対して垂直な方向の磁気と前記磁性体の平面に対して水平な方向の磁気とからなる３次元方向の磁気を検出することを特徴とする請求項１記載の磁気センサ。
【請求項３】
前記磁性体は略矩形平板形状を有し、前記感磁部は前記磁性体の四隅に配置されていることを特徴とする請求項１又は２記載の磁気センサ。
【請求項４】
前記各感磁部を挟んで、前記磁性体と反対側に、磁束収束チップが配置されていることを特徴とする請求項１〜３の何れか１項に記載の磁気センサ。
【請求項５】
前記磁性体は、磁性リードフレーム、磁性基板または磁性プリント配線板であることを特徴とする請求項１〜４の何れか１項に記載の磁気センサ。
【請求項６】
前記各感磁部を結んでなる領域の中央に配置された信号処理チップと、
前記磁性体上に形成され、前記感磁部と前記信号処理チップとを接続するための配線層とを備えることを特徴とする請求項１〜５の何れか１項に記載の磁気センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は磁気センサに関し、特に、地磁気による磁力線の方位を検出する方位センサに適用して好適なものである。
【背景技術】
【０００２】
従来の３次元磁気センサでは、３個のフラックスゲートセンサを互いに直交するように配置して、３次元方位センサを構成するようにしたものがある。
ここで、フラックスゲートセンサは、その動作原理上安定性に優れ、磁界の検出感度も１０-8〜１０-7ｍＴ程度と高いので、広く用いられている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、フラックスゲートセンサは、環状の磁心と、この磁心に巻回して磁場を印加する励磁巻線と、磁心の磁束密度を検出する検出巻線とからなる構造であるため、形状が塊状となる。
このため、フラックスゲートセンサを用いて、３次元磁気センサを構成すると、装置が大型化するとともに、フラックスゲートセンサを３次元的に配置する必要があり、組立に熟練を要するという問題があった。
そこで、本発明の目的は、小型化が可能で、生産性および組立性を向上させることが可能な磁気センサを提供することである。
【課題を解決するための手段】
【０００４】
上述した課題を解決するために、請求項１記載の磁気センサによれば、平板形状を有する一体成型された磁性体と、前記磁性体上の、前記磁性体の端部近傍にそれぞれ配置され且つ所定間隔だけ隔てられて２次元的に配置された２箇所以上の感磁部と、を備え、前記各感磁部は、前記磁性体の平面に対して垂直な方向の磁束を検出し、前記磁性体の平面に対して垂直な方向の磁気と前記磁性体の平面に対して水平な方向の磁気とからなる２又は３次元方向の磁気を検出することを特徴とする。
【０００５】
また、請求項２記載の磁気センサによれば、３箇所以上の前記感磁部を有し且つ何れか３箇所の前記感磁部は三角形の頂点となる位置に配置され、前記磁性体の平面に対して垂直な方向の磁気と前記磁性体の平面に対して水平な方向の磁気とからなる３次元方向の磁気を検出することを特徴とする。
これにより、磁性体の平面に対して垂直方向の磁束を検出する２箇所以上の感磁部を磁性体の同一平面上に配置した場合においても、磁性体の平面に対して垂直な方向の磁気と磁性体の平面に対して水平な方向の磁気とからなる２又は３次元方向の磁気を検出することが可能となる。
【０００６】
このため、磁性体の平面に対して垂直な方向の磁気と磁性体の平面に対して水平な方向の磁気とからなる２次元又は３次元方向の外部磁気を検出する場合においても、形状を塊状にする必要がなくなることから、２次元又は３次元磁気センサを小型化することが可能となるとともに、生産性および組立性を向上させて、コストを抑えることが可能となる。
なお、磁性体の端部近傍とは、磁性体の端部から多少内側の位置であって、磁性体端部で極度に集中する磁束が感磁部で直接検出されることにより、磁気センサの感度にばらつきが生じることを回避することの可能な位置である。
【０００７】
また、請求項３記載の磁気センサによれば、前記磁性体は略矩形平板形状を有し、前記感磁部は前記磁性体の四隅に配置されていることを特徴とする。
これにより、磁性体の大型化を抑制しつつ、４個の感磁部を磁性体の同一面上に対称配置することが可能となり、対角配置された２個の感磁部の差分出力を算出することで、回転角を求めることが可能となることから、３次元磁気センサの小型化および低コスト化を図ることが可能となる。
【０００８】
また、請求項４記載の磁気センサによれば、前記各感磁部を挟んで、前記磁性体と反対側に、磁束収束チップが配置されていることを特徴とする。
これにより、磁性体の内部で感磁面と平行になる磁束を、磁束収束チップ側に効率よく収束させることができ、感磁面に対して平行に向いている外部磁気を、効率よく垂直方向に変換して検出することが可能となる。
【０００９】
また、請求項５記載の磁気センサによれば、前記磁性体は、磁性リードフレーム、磁性基板または磁性プリント配線板であることを特徴とする。
これにより、感磁部が配置された磁性体上に信号処理チップを配置することが可能となり、２又は３次元磁気センサのより一層の集積化を可能として、２又は３次元磁気センサのより一層の小型化および低コスト化を図ることが可能となる。
【００１０】
また、請求項６記載の磁気センサによれば、前記各感磁部を結んでなる領域の中央に配置された信号処理チップと、前記磁性体上に形成され、前記感磁部と前記信号処理チップとを接続するための配線層とを備えることを特徴とする。
これにより、感磁部及び信号処理チップを同一面上に配置して、２又は３次元方向の磁気を検出することが可能となるとともに、同一面上に配線層を形成して、各感磁部および信号処理チップとの接続を効率よく行うことが可能となり、２又は３次元磁気センサの小型化を図りつつ、生産性および組立性を向上させてコストを抑えることが可能となる。
【発明の効果】
【００１１】
本発明によれば、磁性体の平面に対して垂直方向の磁束を検出する２箇所以上の感磁部を磁性体の同一平面上に配置した場合においても、磁性体の平面に対して垂直な方向の磁気と磁性体の平面に対して水平な方向の磁気とからなる２又は３次元方向の磁気を検出することが可能となり、磁気センサの形状を薄形化させて、小型化が可能となるとともに、生産性および組立性を向上させてコストを抑えることが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態に係る磁気センサについて図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る磁気センサの概略構成を示す断面図である。
図１において、磁気センサには、外部磁界を検出する感磁部３ａ、３ｂが設けられ、感磁部３ａ、３ｂは、磁性体であるフェライトチップ４ａ、４ｂとフェライト基板２ａ、２ｂでそれぞれ挟まれている。
【００１３】
そして、これら感磁部３ａ、３ｂは、フェライト基板２ａ、２ｂを介して磁性基板１上に所定間隔だけ隔てて配置され、磁性基板１で収束された磁気が感磁部３ａ、３ｂを貫通可能なように構成される。
ここで、感磁部３ａ、３ｂとして、例えば、ホール効果を利用したホール素子を用いることができ、材質としては、ＩｎＳｂなどを用いることができる。
【００１４】
また、磁性基板１としては、フェライトや鉄、パーマロイなど様々な磁性体を用いることができ、磁性リードフレームを用いるようにしてもよい。
なお、フェライトチップ４ａ、４ｂおよびフェライト基板２ａ、２ｂは、感磁部３ａ、３ｂに収束される磁気を増大させるもので、フェライトチップ４ａ、４ｂおよびフェライト基板２ａ、２ｂは必ずしも用いる必要はなく、感磁部３ａ、３ｂを磁性基板１上に直接形成するようにしてもよい。
【００１５】
そして、感磁面に対する外部磁場の垂直成分は、フェライトチップ４ａ、４ｂおよびフェライト基板２ａ、２ｂを介して感磁部３ａ、３ｂを貫通し、感磁部３ａ、３ｂからは、絶対値および符号の等しい感磁部電気出力を得ることができる。
一方、感磁面に対する外部磁場の平行成分は、磁性基板１の両端で垂直方向に曲げられ、フェライトチップ４ａ、４ｂおよびフェライト基板２ａ、２ｂを介して感磁部３ａ、３ｂを貫通する。そして、感磁部３ａ、３ｂからは、絶対値が等しく、符号が反対の感磁部電気出力を得ることができる。
【００１６】
これにより、感磁部３ａ、３ｂからの出力の和および差をとることにより、感磁面に対して垂直方向および平行方向の磁束密度を算出することができ、感磁部３ａ、３ｂを同一平面上に配置した場合においても、２次元の外部磁気を検出することができる。
図２（ａ）は、図１の磁気センサに対し垂直方向に地磁気が向いている場合の磁気シミュレーション結果を示す図、図２（ｂ）は、図１の磁気センサに対し平行方向に地磁気が向いている場合の磁気シミュレーション結果を示す図である。
【００１７】
ここで、図２の磁場シミュレーンョンでは有限要素解析法を用い、感磁部３ａ、３ｂにおける垂直方向の磁束密度を計算した。
なお、感磁部３ａ、３ｂとしては、旭化成電子（株）製のホール素子、ＨＷ−１０５Ａ（商品名）を用い、ホール素子の中心間の距離は約３ｍｍに設定した。また、磁性基板１として、比透磁率８０００の等方性フェライトを用いた。
【００１８】
図２（ａ）において、感磁面に対し垂直方向に地磁気がある場合、磁性基板１に入射した磁束はフェライト基板２ａ、２ｂに入射し、フェライトチップ４ａ、４ｂから出射する。このため、磁性基板１およびフェライト基板２ａ、２ｂで収束された磁束は感磁部３ａ、３ｂを垂直に貫通し、感磁部３ａ、３ｂにかかる磁束密度は等しくなる。
このため、感磁部３ａ、３ｂの出力の和をとることにより、縦方向磁束密度の２倍の値を求めることができる。
【００１９】
例えば、−０．０３ｍＴの地磁気が磁性基板１に垂直に入射した場合、−０．０５８ｍＴの磁束を各感磁部３ａ、３ｂで検出することができる。
一方、図２（ｂ）において、感磁面に対し平行方向に地磁気がある場合、磁性基板１に入射する磁束は磁性基板１で収束され、磁性基板の端では、磁性基板１に入射する磁束が垂直方向に曲げられる。
【００２０】
そして、磁性基板１で垂直方向に曲げられた磁束は、フェライトチップ４ａ、４ｂおよびフェライト基板２ａ、２ｂによりさらに収束され、フェライトチップ４ａからフェライト基板２ａへ、あるいはフェライト基板２ｂからフェライトチップ４ｂへ磁束が貫通する。このため、磁性基板１で収束された磁束は、感磁部３ａ、３ｂを垂直に貫通し、感磁部３ａ、３ｂにかかる磁束密度は、符号が異なり、絶対値の等しいものになる。
このため、感磁部３ａ、３ｂの出力の差をとることにより、平行方向磁束密度の２倍の値を求めることができる。
例えば、−０．０３ｍＴの地磁気が磁性基板１に平行に入射した場合、−０．０４２ｍＴの磁束を感磁部３ａで検出することが可能となるとともに、０．０４２ｍＴの磁束を感磁部３ｂで検出することが可能となる。
【００２１】
図３は、磁気センサに対し平行方向に地磁気が向いている場合において、磁性基板の長さを変化させた時の磁気シミュレーション結果を示す図である。
図３（ａ）において、磁性基板１１上には、ホール素子Ｈ１ａ、Ｈ１ｂが０．８ｍｍの間隔を隔てて配置されている。
そして、磁性基板１１に対して０．０３ｍＴの外部磁界が平行に向いている場合、ホール素子Ｈ１ａには−０．０２８ｍＴの磁束が貫通し、ホール素子Ｈ１ｂには０．０２８ｍＴの磁束が貫通する。
このため、ホール素子Ｈ１ａ、Ｈ１ｂを磁性基板１１上に０．８ｍｍだけ隔てて対称配置することにより、平行外部磁界を垂直外部磁界に変換することができる。
【００２２】
図３（ｂ）において、磁性基板１２上には、ホール素子Ｈ２ａ、Ｈ２ｂが１．６ｍｍの間隔を隔てて配置されている。
そして、磁性基板１２に対して０．０３ｍＴの外部磁界が平行に向いている場合、ホール素子Ｈ２ａには−０．０４０ｍＴの磁束が貫通し、ホール素子Ｈ２ｂには０．０４０ｍＴの磁束が貫通する。
このため、ホール素子Ｈ２ａ、Ｈ２ｂを磁性基板１２上に１．６ｍｍだけ隔てて対称配置することにより、平行外部磁界を垂直外部磁界に変換し、さらに増幅効果を得ることができる。
【００２３】
図３（ｃ）において、磁性基板１３上には、ホール素子Ｈ３ａ、Ｈ３ｂが２．４ｍｍの間隔を隔てて配置されている。
そして、磁性基板１３に対して０．０３ｍＴの外部磁界が平行に向いている場合、ホール素子Ｈ３ａには−０．０４８ｍＴの磁束が貫通し、ホール素子Ｈ３ｂには０．０４８ｍＴの磁束が貫通する。
このため、ホール素子Ｈ３ａ、Ｈ３ｂを磁性基板１３上に２．４ｍｍだけ隔てて対称配置することにより、平行外部磁界を垂直外部磁界に変換し、さらに大きな増幅効果を得ることができる。
【００２４】
この結果、ホール素子を同一基板上に配置する場合、なるべく距離を離して配置した方が感度を向上させることができ、感度向上の観点からは、ホール素子を磁性基板の端に配置することが好ましい。
ただし、ホール素子を磁性基板の端に配置すると、磁性体端部で極度に集中する磁束がホール素子で直接検出され、磁性体端部とホール素子の位置関係が製造上多少ずれると、磁気センサの感度がばらつくようになる。
このため、ホール素子を磁性基板上に配置する場合、感度のばらつき低減の観点からは、磁性基板の端から多少内側に配置することが好ましい。
【００２５】
図４は、本発明の第２実施形態に係る３次元磁気センサの概略構成を示す平面図である。
図４において、磁性リードフレームには、ダイパッドＤＰおよびリード端子Ｒ１〜Ｒ１２が設けられている。
そして、ダイパッドＤＰの四隅には、ホール素子Ｈ１１〜Ｈ１４がそれぞれ配置されるとともに、ダイパッドＤＰの中央には、信号処理チップＩＣ１が配置されている。
そして、信号処理チップＩＣ１は、ワイヤＷＢ１を用いることにより、各ホール素子の駆動端子および出力端子とワイヤボンド接続されるとともに、リード端子Ｒ２〜Ｒ１１とワイヤボンド接続されている。
【００２６】
なお、リード端子Ｒ２〜Ｒ１１は、例えば、電源端子、グランド端子、デジタルインターフェース端子×４、クロック端子、リセット端子、予備端子×２として用いることができる。
さらに、ホール素子Ｈ１１〜Ｈ１４および信号処理チップＩＣ１が配置されたダイパッドＤＰおよびリード端子Ｒ１〜Ｒ１２のインナーリード部は、モールド樹脂ＭＰで封止される。
【００２７】
そして、リードフレーム面に対する外部磁場の垂直成分は、ダイパッドＤＰを介してホール素子Ｈ１１〜Ｈ１４を貫通し、各ホール素子Ｈ１１〜Ｈ１４からは、絶対値および符号の等しい感磁部電気出力を得ることができる。
一方、リードフレーム面に対する外部磁場の平行成分は、ダイパッドＤＰで収束され、ダイパッドＤＰの端部で垂直方向に曲げられて、ホール素子Ｈ１１〜Ｈ１４を貫通する。
【００２８】
このため、検出磁界Ｂが対角配置されたホール素子Ｈ１２とＨ１３を結ぶ方向から角度θだけずれている場合、ホール素子Ｈ１２とＨ１３の差分として、Ｂ・ｃｏｓθに比例した出力、ホール素子Ｈ１１とＨ１４の差分として、Ｂ・ｓｉｎθに比例した出力を得ることができる。
この結果、４個のホール素子Ｈ１１〜Ｈ１４の加算出力ならびに対角配置された２個のホール素子Ｈ１１〜Ｈ１４の差分出力をそれぞれ算出することにより、３次元の磁気を測定することが可能となる。
【００２９】
従って、ホール素子Ｈ１１〜Ｈ１４を同一ダイパッドＤＰ上に配置することで、３次元の磁気を測定することが可能となるとともに、信号処理チップＩＣ１も同一モールド樹脂ＭＰ内に封入することが可能となり、３次元磁気センサの小型・軽量化が可能となるとともに、生産性および組立性を向上させてコストを抑えることが可能となることから、車載用コンパスや携帯用ナビゲーションシステムなどの多様なアプリケーションに対して好都合に対応することが可能となる。
【００３０】
ここで、ホール素子Ｈ１１〜Ｈ１４では、地磁気のような低磁場での出力は小さいが、信号処理チップＩＣ１を用いて、オフセット電圧のキャンセルを行うとともに、出力を増幅することにより、実用レベルの出力を得ることができる。
なお、オフセット電圧のキャンセルを行なう方法としては、例えば、９０°チョッパ駆動や３６０°チョッパ駆動などを用いることができる。
【００３１】
図５（ａ）は、本発明の第３実施形態に係る３次元磁気センサの概略構成を示す平面図、図５（ｂ）は、本発明の第３実施形態に係る３次元磁気センサの概略構成を示す断面図である。
図５において、磁性基板２１の四隅には、感磁部２２ａ〜２２ｄがそれぞれ配置されるとともに、磁性基板２１の中央には、信号処理チップＩＣ２が配置されている。ここで、磁性基板２１としては、例えば、フェライト基板を用いることができ、感磁部２２ａ〜２２ｄとしては、ＩｎＳｂを用いることができる。
【００３２】
また、磁性基板２１上の両端には、外部出力用のパッドＰ１〜Ｐ８が形成されるとともに、磁性基板２１上には、信号処理チップＩＣ２と感磁部２２ａ〜２２ｄとの間ならびに信号処理チップＩＣ２とパッドＰ１〜Ｐ８との間をそれぞれ接続する配線Ｈ１が設けられている。
ここで、信号処理チップＩＣ２を磁性基板２１上に配置する場合、信号処理チップＩＣ２をフェースダウンで配置して、配線Ｈ１とフリップチップ接続するようにしてもよいし、信号処理チップＩＣ２をフェースアップで配置して、配線Ｈ１とワイヤボンド接続するようにしてもよい。
【００３３】
さらに、感磁部２２ａ〜２２ｄが配置された磁性基板２１の四隅には、磁気収束チップ２３ａ〜２３ｄが配置されている。ここで、磁気収束チップ２３ａ〜２３ｄとしては、例えば、フェライトチップを用いることができる。
そして、磁性基板２１に対する外部磁場の垂直成分は、各感磁部２２ａ〜２２ｄから、絶対値および符号の等しい感磁部電気出力として得ることができる。
【００３４】
一方、磁性基板２１に対する外部磁場の平行成分は、磁性基板２１で収束され、磁性基板２１で曲げられて、磁気収束チップ２３ａ〜２３ｄでさらに収束されながら、感磁部２２ａ〜２２ｄを貫通する。
このため、検出磁界Ｂが対角配置された感磁部２２ｂと２２ｃを結ぶ方向から角度θだけずれている場合、感磁部２２ｂと２２ｃの差分として、Ｂ・ｃｏｓθに比例した出力、および感磁部２２ａと２２ｄの差分として、Ｂ・ｓｉｎθに比例した出力を得ることができる。
【００３５】
図６は、図５の３次元磁気センサの動作を示す平面図である。
図６において、検出磁界Ｂが感磁部２２ｂと感磁部２２ｃと結ぶ対角線から角度θだけずれている場合、対角配置された感磁部２２ｂと感磁部２２ｃの差分として、Ｂ・ｃｏｓθに比例した出力を得ることができ、対角配置された感磁部２２ａと感磁部２２ｄの差分として、Ｂ・ｓｉｎθに比例した出力を得ることができる。
この結果、感磁部２２ａ〜２２ｄを同一磁性基板２１上に配置することで、３次元の磁気を測定することが可能となるとともに、信号処理チップＩＣ２も同一磁性基板２１上に搭載して、感磁部２２ａ〜２２ｄと信号処理チップＩＣ２とを接続する配線Ｈ１を磁性基板２１上に形成することが可能となり、３次元磁気センサの小型化が可能となるとともに、生産性および組立性を向上させてコストを抑えることが可能となる。
【００３６】
図７は、本発明の第３実施形態に係る３次元磁気センサの製造工程を示す断面図である。
図７（ａ）において、例えば、転写、蒸着またはスパッタなどにより、フェライト基板３１上にＩｎＳｂ膜を形成する。
そして、リソグラフィー技術およびエッチング技術を用いて、ＩｎＳｂ膜をパターニングすることにより、フェライト基板３１上に感磁部３２ａ、３２ｂを形成する。
次に、図７（ｂ）に示すように、例えば、メッキ、スパッタまたは蒸着などにより、ＣｕまたはＡｌなどの導電層をフェライト基板３１上に形成する。
そして、リソグラフィー技術およびエッチング技術を用いて、導電層をパターニングすることにより、フェライト基板３１上に配線層Ｈ２を形成する。
【００３７】
図８は、図７（ｂ）の製造段階における３次元磁気センサの構成を示す平面図である。
図８において、フェライト基板３１は、個々の３次元磁気センサに対応して区画に分けられ、各区画領域の四隅には感磁部３２が配置され、各区画領域の両端には、外部出力用のパッドＰ１１ａが形成されている。
そして、各感磁部３２およびパッドＰ１１ａからは、各区画領域の中央に向かって配線Ｈ２が形成され、各配線Ｈ２の先端には、信号処理チップＩＣ３をフリップチップ接続するためのパッドＰ１１ｂが形成されている。
次に、図７（ｃ）において、バンプＢＰ１が設けられた信号処理チップＩＣ３を感磁部３２ａ、３２ｂの間に配置し、フェライト基板３１上に形成された配線層Ｈ２とフリップチップ接続する。
【００３８】
図９は、図７（ｃ）の製造段階における３次元磁気センサの構成を示す平面図である。
図９において、信号処理チップＩＣ３に設けられたバンプＢＰ１がパッドＰ１１ｂの位置に対応するように、フェライト基板３１上の各区画領域ごとに信号処理チップＩＣ３が配置される。
次に、図７（ｄ）において、磁気収束用のフェライトチップ３３ａ、３３ｂを各感磁部３２ａ、３２ｂ上に配置する。
【００３９】
図１０は、図７（ｄ）の製造段階における３次元磁気センサの構成を示す平面図である。
図１０において、互いに隣接する４つの区画領域の感磁部３２に跨るように、フェライトチップ３３がフェライト基板３１上に配置される。
そして、ダイシングラインＤ１〜Ｄ５に沿ってフェライト基板３１を切断する。
これにより、１枚のフェライト基板３１上に形成された複数の３次元磁気センサを個々のチップに分離することが可能となるとともに、１個のフェライトチップ３３を４分割して、フェライトチップ３３の配置回数をほぼ１／４に減らすことができ、３次元磁気センサの組立工程を短縮化することができる。
【００４０】
図１１（ａ）は、本発明の第４実施形態に係る３次元磁気センサの概略構成を示す平面図、図１１（ｂ）は、本発明の第４実施形態に係る３次元磁気センサの概略構成を示す断面図である。
図１１において、絶縁性基板４１上には、アモルファス金属層４２および絶縁層４３が順次形成され、絶縁性基板４１の四隅には、感磁部４４ａ〜４４ｄがそれぞれ配置されるとともに、絶縁性基板４１の中央には、信号処理チップＩＣ４が配置されている。ここで、絶縁性基板４１としては、例えば、セラミック基板またはガラスエポキシ基板などを用いることができ、感磁部４４ａ〜４４ｄとしては、ＩｎＳｂを用いることができ、アモルファス金属層４２の厚みは、例えば、２０〜３０μｍに設定することができる。
【００４１】
また、絶縁性基板４１上の両端には、外部出力用のパッドＰ２１〜Ｐ２８が形成されるとともに、絶縁性基板４１上には、信号処理チップＩＣ４と感磁部４４ａ〜４４ｄとの間ならびに信号処理チップＩＣ４とパッドＰ２１〜Ｐ２８との間をそれぞれ接続する配線Ｈ３が設けられている。
さらに、絶縁性基板４１の中央に配置された信号処理チップＩＣ４は、ワイヤＷＢ２を用いることにより、配線Ｈ３とワイヤボンド接続されている。
【００４２】
そして、絶縁性基板４１に対する外部磁場の垂直成分は、アモルファス金属層４２を介して感磁部４４ａ〜４４ｄを貫通し、各感磁部４４ａ〜４４ｄからは、絶対値および符号の等しい感磁部電気出力を得ることができる。
一方、絶縁性基板４１に対する外部磁場の平行成分は、アモルファス金属層４２で収束され、アモルファス金属層４２で曲げられて、感磁部４４ａ〜４４ｄを貫通する。
このため、検出磁界Ｂが対角配置された感磁部４４ｂと４４ｃを結ぶ方向から角度θだけずれている場合、感磁部４４ｂと４４ｃの差分として、Ｂ・ｃｏｓθに比例した出力、および感磁部４４ａと４４ｄの差分として、Ｂ・ｓｉｎθに比例した出力を得ることができる。
【００４３】
この結果、シート状のアモルファス金属層４２を用いた場合においても、感磁部４４ａ〜４４ｄを同一面上に配置することを可能として、磁性体のヒステリシスおよび着磁オフセットの影響を軽減しつつ、３次元磁気センサの小型化を図ることが可能となる。
また、信号処理チップＩＣ４も同一絶縁性基板４１上に搭載して、感磁部４４ａ〜４４ｄと信号処理チップＩＣ４との配線Ｈ３を絶縁性基板４１上に形成することが可能となり、３次元磁気センサの小型化・低コスト化を可能としつつ、メンテナンス作業を軽減することが可能となる。
【００４４】
図１２は、本発明の第４実施形態に係る３次元磁気センサの製造工程を示す断面図である。
図１２（ａ）において、例えば、アモルファス金属箔を貼り付けることにより、セラミック基板５１上にアモルファス金属層５２を形成し、ＣＶＤなどにより、アモルファス金属層５２上に絶縁層５３を形成する。
次に、図１２（ｂ）に示すように、例えば、転写、蒸着またはスパッタなどにより、絶縁層５３上にＩｎＳｂ膜を形成する。
【００４５】
そして、リソグラフィー技術およびエッチング技術を用いて、ＩｎＳｂ膜をパターニングすることにより、セラミック基板５１上に感磁部５４ａ、５４ｂを形成する。
次に、図１２（ｃ）に示すように、例えば、メッキ、スパッタまたは蒸着などにより、ＣｕまたはＡｌなどの導電層を、感磁部５４ａ、５４ｂが配置された絶縁層５３上に形成する。
そして、リソグラフィー技術およびエッチング技術を用いて、導電層をパターニングすることにより、絶縁層５３上に配線層Ｈ４を形成する。
【００４６】
図１３は、図１２（ｃ）の製造段階における３次元磁気センサの構成を示す平面図である。
図１３において、セラミック基板５１は、個々の３次元磁気センサに対応して区画分けられ、各区画領域の四隅には、アモルファス金属層５２および絶縁層５３を介して感磁部５４が配置され、各区画領域の両端には、外部出力用のパッドＰ３１ａが形成されている。
そして、各感磁部５４およびパッドＰ３１ａからは、各区画領域の中央に向かって配線Ｈ４が形成され、各配線Ｈ４の先端には、信号処理チップＩＣ５をワイヤボンド接続するためのパッドＰ３１ｂが形成されている。
次に、図１２（ｄ）において、信号処理チップＩＣ５を感磁部５４ａ、５４ｂの間に配置し、ワイヤＷＢを用いることにより、セラミック基板５１上に形成された配線層Ｈ４とワイヤボンド接続する。
【００４７】
図１４は、図１２（ｄ）の製造段階における３次元磁気センサの構成を示す平面図である。
図１４において、セラミック基板５１上の各区画領域ごとに信号処理チップＩＣ５が配置される。そして、ダイシングラインＤ１１〜Ｄ１４に沿ってセラミック基板５１を切断することより、１枚のセラミック基板５１上に形成された複数の３次元磁気センサを、個々のチップに分離する。
【００４８】
図１５（ａ）は、本発明の第５実施形態に係る３次元磁気センサの概略構成を示す平面図、図１５（ｂ）は、本発明の第５実施形態に係る３次元磁気センサの概略構成を示す断面図である。
図１５において、絶縁性基板６１上の四隅には、感磁部６２ａ〜６２ｄがそれぞれ配置されるとともに、絶縁性基板６１上には、信号処理チップＩＣ６と感磁部６２ａ〜６２ｄとの間をそれぞれ接続する配線Ｈ５が設けられている。
また、感磁部６２ａ〜６２ｄが配置された絶縁性基板６１上には、接着層６３を介してアモルファス金属層６４が貼り付けられている。
また、絶縁性基板６１の裏面には、信号処理チップＩＣ６が配置されるとともに、絶縁性基板６１には、絶縁性基板６１の表面と裏面とを接続するスルーホールＴＨ１が形成されている。
【００４９】
ここで、絶縁性基板６１としては、例えば、セラミック基板またはガラスエポキシ基板などを用いることができ、感磁部６２ａ〜６２ｄとしては、ＩｎＳｂを用いることができ、アモルファス金属層６４の厚みは、例えば、２０〜３０μｍに設定することができる。
さらに、絶縁性基板６１の裏面に配置された信号処理チップＩＣ６は、フリップチップ接続またはワイヤボンド接続により、配線Ｈ５と接続されている。
【００５０】
そして、絶縁性基板６１に対する外部磁場の垂直成分は、アモルファス金属層６４を介して感磁部６２ａ〜６２ｄを貫通し、各感磁部６２ａ〜６２ｄからは、絶対値および符号の等しい感磁部電気出力を得ることができる。
一方、絶縁性基板６１に対する外部磁場の平行成分は、アモルファス金属層６４で収束され、アモルファス金属層６４で曲げられて、感磁部６２ａ〜６２ｄを貫通する。
このため、検出磁界Ｂが対角配置された感磁部６２ｂと６２ｃを結ぶ方向から角度θだけずれている場合、感磁部６２ｂと４２ｃの差分として、Ｂ・ｃｏｓθに比例した出力、および感磁部６２ａと６２ｄの差分として、Ｂ・ｓｉｎθに比例した出力を得ることができる。
【００５１】
この結果、シート状のアモルファス金属層６４を用いた場合においても、感磁部６２ａ〜６２ｄを同一面上に配置することを可能として、磁性体のヒステリシスおよび着磁オフセットの影響を軽減しつつ、３次元の磁気を測定することが可能となる。
また、信号処理チップＩ６も同一絶縁性基板６１上に搭載して、感磁部６２ａ〜６２ｄと信号処理チップＩＣ６との配線Ｈ５を絶縁性基板６１上に形成することが可能となり、３次元磁気センサの小型化・低コスト化が可能となるとともに、メンテナンス作業を軽減することが可能となる。
【００５２】
図１６は、本発明の第５実施形態に係る３次元磁気センサの製造工程を示す断面図である。
図１６（ａ）において、例えば、転写、蒸着またはスパッタなどにより、セラミック基板７１上にＩｎＳｂ膜を形成する。
そして、リソグラフィー技術およびエッチング技術を用いて、ＩｎＳｂ膜をパターニングすることにより、セラミック基板７１上に感磁部７２ａ、７２ｂを形成する。
次に、図１６（ｂ）に示すように、セラミック基板７１にスルーホールＴＨ１を形成し、例えば、メッキなどにより、Ｃｕなどの導電層をセラミック基板７１の両面およびスルーホールＴＨ１側壁に形成する。
そして、リソグラフィー技術およびエッチング技術を用いて、導電層をパターニングすることにより、セラミック基板７１上に配線層Ｈ５を形成する。
【００５３】
図１７は、１６（ｂ）の製造段階における３次元磁気センサの構成を示す平面図、図１８（ａ）は、図１７（ｂ）を裏面から見た場合の構成を示す平面図である。
図１７（ａ）において、セラミック基板７１は、個々の３次元磁気センサに対応して区画分けられ、各区画領域の四隅には感磁部７２が配置され、各感磁部７２からは、各区画領域の中央に向かって配線Ｈ５がセラミック基板７１上に形成されている。
【００５４】
そして、図１７（ｂ）および図１８（ａ）において、セラミック基板７１には、セラミック基板７１の両面を接続するためのスルーホールＴＨ１が形成され、スルーホールＴＨ１側壁には、セラミック基板７１の両面を接続する導電層が形成されている。
次に、図１６（ｃ）において、例えば、接着層７３を介してアモルファス金属箔をセラミック基板７１上に貼り付けることにより、セラミック基板７１上にアモルファス金属層７４を形成する。
次に、図１６（ｄ）に示すように、バンプＢＰ２が設けられた信号処理チップＩＣ７をセラミック基板７１の裏面に配置し、セラミック基板７１上に形成された配線層Ｈ５とフリップチップ接続する。
【００５５】
図１８（ｂ）は、図１６（ｄ）の製造段階における３次元磁気センサの構成を示す平面図である。
図１８（ｂ）において、セラミック基板７１上の各区画領域に対応させて、セラミック基板７１の裏面に信号処理チップＩＣ７が配置される。
次に、図１６（ｅ）において、信号処理チップＩＣ７が配置されたセラミック基板７１を、信号処理チップＩＣ７が上に向くように、リードフレームのダイパッド８１ａ上に配置する。そして、ワイヤＷＢ４を用いることにより、信号処理チップＩＣ７の外部出力端子に接続されたパッドを、リードフレームのリード端子にワイヤボンド接続する。
【００５６】
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、本発明の技術的思想の範囲内で、種々変形して実施することが可能である。
例えば、上述した実施形態では、ＩｎＳｂ系ホール素子を例にとって説明したが、ＩｎＡｓやＧａＡｓなどの他の化合物半導体系ホール素子を用いるようにしてもよい。
なお、感磁部としては、ホール効果を利用したもの以外にも、磁気抵抗効果を利用したものなど様々な感磁部の適用が可能である。
【図面の簡単な説明】
【００５７】
【図１】本発明の第１実施形態に係る磁気センサの概略構成を示す断面図である。
【図２】図２（ａ）は、図１の磁気センサに対し垂直方向に地磁気が向いている場合の磁気シミュレーション結果を示す図、図２（ｂ）は、図１の磁気センサに対し平行方向に地磁気が向いている場合の磁気シミュレーション結果を示す図である。
【図３】磁気センサに対し平行方向に地磁気が向いている場合における磁性基板の長さを変化させた時の磁気シミュレーション結果を示す図である。
【図４】本発明の第２実施形態に係る３次元磁気センサの概略構成を示す平面図である。
【図５】図５（ａ）は、本発明の第３実施形態に係る３次元磁気センサの概略構成を示す平面図、図５（ｂ）は、本発明の第３実施形態に係る３次元磁気センサの概略構成を示す断面図である。
【図６】図５の３次元磁気センサの動作を示す平面図である。
【図７】本発明の第３実施形態に係る３次元磁気センサの製造工程を示す断面図である。
【図８】図７（ｂ）の製造段階における３次元磁気センサの構成を示す平面図である。
【図９】図７（ｃ）の製造段階における３次元磁気センサの構成を示す平面図である。
【図１０】図７（ｄ）の製造段階における３次元磁気センサの構成を示す平面図である。
【図１１】図１１（ａ）は、本発明の第４実施形態に係る３次元磁気センサの概略構成を示す平面図、図１１（ｂ）は、本発明の第４実施形態に係る３次元磁気センサの概略構成を示す断面図である。
【図１２】本発明の第４実施形態に係る３次元磁気センサの製造工程を示す断面図である。
【図１３】図１２（ｃ）の製造段階における３次元磁気センサの構成を示す平面図である。
【図１４】図１２（ｄ）の製造段階における３次元磁気センサの構成を示す平面図である。
【図１５】図１５（ａ）は、本発明の第５実施形態に係る３次元磁気センサの概略構成を示す平面図、図１５（ｂ）は、本発明の第５実施形態に係る３次元磁気センサの概略構成を示す断面図である。
【図１６】本発明の第５実施形態に係る３次元磁気センサの製造工程を示す断面図である。
【図１７】図１６（ｂ）の製造段階における３次元磁気センサの構成を示す平面図である。
【図１８】図１８（ａ）は、図１７（ｂ）を裏面から見た場合の構成を示す平面図、図１８（ｂ）は、図１６（ｄ）の製造段階における３次元磁気センサの構成を示す平面図である。
【符号の説明】
【００５８】
１、１１〜１３、２１  磁性基板
３１  フェライト基板
４１、６１  絶縁性基板
５１、７１  セラミック基板
２ａ、２ｂ、４ａ、４ｂ、２３ａ〜２３ｄ、３３ａ、３３ｂ  磁気収束チップ
３ａ、３ｂ、２２ａ〜２２ｄ、３２ａ、３２ｂ、４４ａ〜４４ｄ、５４ａ、５４ｂ、６２ａ、６２ｂ、６２  感磁部
Ｈ１ａ、Ｈ１ｂ、Ｈ２ａ〜Ｈ２ｃ、Ｈ３ａ〜Ｈ３ｄ、Ｈ１１〜Ｈ１４  ホール素子
ＩＣ１〜ＩＣ８  信号処理チップ
Ｒ１〜Ｒ１２、８１ｂ、８１ｃ  リード端子
ＤＰ、８１ａ  ダイパッド
ＷＢ１〜ＷＢ４  ワイヤ
Ｈ１〜Ｈ５  配線
Ｐ１〜Ｐ８、Ｐ１１ａ、Ｐ１１ｂ、Ｐ２１〜Ｐ２８、Ｐ３１ａ、Ｐ３１ｂ  パッド
ＢＰ１、ＢＰ２  バンプ
４２、５２、６４、７４  アモルファス金属層
４３、５３  絶縁層
Ｄ１〜Ｄ５、Ｄ１１〜Ｄ１４  ダイシングライン
ＴＨ１  スルーホール
６３  接着層
【図１】
2008304470.tif 000003
【図２】
2008304470.tif 000004
【図３】
2008304470.tif 000005
【図４】
2008304470.tif 000006
【図５】
2008304470.tif 000007
【図６】
2008304470.tif 000008
【図７】
2008304470.tif 000009
【図８】
2008304470.tif 000010
【図９】
2008304470.tif 000011
【図１０】
2008304470.tif 000012
【図１１】
2008304470.tif 000013
【図１２】
2008304470.tif 000014
【図１３】
2008304470.tif 000015
【図１４】
2008304470.tif 000016
【図１５】
2008304470.tif 000017
【図１６】
2008304470.tif 000018
【図１７】
2008304470.tif 000019
【図１８】
2008304470.tif 000020