(57)【要約】【課題】誘電体層と基板との界面に位置する反転電荷キャリアの移動度を、迅速で安価に測定する方法を提供する。【解決手段】誘電体材料層と半導体基板の上面との間の界面の品質の決定方法であって、上面に誘電体材料層が堆積して界面を形成しており、前記誘電体材料層の表面は、上面を規定する半導体基板と直接接触または接触していない半導体基板を用意するステップと、放電手段により、前記上面の専用エリアに電荷を付着させるステップと、前記上面での電圧Ｖｓを測定するステップと、前記専用エリアに照射手段を適用し、照射スポットを規定するステップと、前記エリアの照射時に、測定手段を用いて前記決定した照射スポットの内側および外側での光電圧を測定するステップとを含む。【選択図】図１
2008300837.tif 000002
【特許請求の範囲】
【請求項１】
誘電体材料層と半導体基板の上面との間の界面の品質の決定方法であって、
・上面に誘電体材料層が堆積して界面を形成しており、前記誘電体材料層の表面は、上面を規定する半導体基板と直接接触または接触していない半導体基板を用意するステップと、
・放電手段により、前記上面の専用エリアに電荷を付着させるステップと、
・前記上面での電圧Ｖｓを測定するステップと、
・前記専用エリアに照射手段を適用し、照射スポットを規定するステップと、
・前記エリアの照射時に、測定手段を用いて前記決定した照射スポットの内側および外側での光電圧を測定するステップと、を含む方法。
【請求項２】
照射スポットの内側および外側で測定した光電圧は、界面に位置した反転電荷キャリアの移動度に関係した情報を提供するようにした請求項１記載の方法。
【請求項３】
放電手段により付着した電荷は、前記基板の上面全体に付着したコロナ電荷である請求項１または２記載の方法。
【請求項４】
基板は、例えば、シリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）ウエハなどの平坦な基板であり、好ましくはドープされて、例えば、ｐドープまたはｎドープの基板を得るようにした請求項１〜３のいずれかに記載の方法。
【請求項５】
少なくとも１つの誘電体層は、ゲート誘電体層または、ゲート誘電体層の組合せである請求項１〜４のいずれかに記載の方法。
【請求項６】
少なくとも１つの誘電体層は、高誘電率(high-k)誘電体である請求項１〜５のいずれかに記載の方法。
【請求項７】
特別な層および、好ましくはキャップ層が、少なくとも１つの誘電体層上に堆積され、及び／又は、窒化物形成プロセスが該少なくとも１つの誘電体層に適用される請求項１〜６のいずれかに記載の方法。
【請求項８】
コロナ電荷を付着させるステップは、好ましくは、固定電位、例えば、１０ｋＶの金属製ワイヤをウエハの上で通過させることによって基板全体に渡って行われ、専用エリアにコロナ電荷を生成するようにした請求項１〜７のいずれかに記載の方法。
【請求項９】
コロナ電荷を付着させるステップは、コロナジェットを用いることによって、局所的に行われ、コロナジェットは、コロナ電荷を基板表面に局所的に吹き付けて、コロナ電荷を前記専用エリア上に生成するようにした請求項１〜８のいずれかに記載の方法。
【請求項１０】
前記専用エリアで少なくとも局所的に表面電位（Ｖｓ）を測定するステップは、ケルビンプローブを用いて非接触で行われる請求項１〜９のいずれかに記載の方法。
【請求項１１】
照射スポットの内側および外側での光電圧を測定するステップは、接合光電圧の原理を用いて、少なくとも部分的に同心円状の２つの電極を用いて行われ、第１電極は、照射スポットの内側に位置し、第２電極は、照射スポットの外側に位置している請求項１〜１０のいずれかに記載の方法。
【請求項１２】
２つの電極は、線状の電極である請求項１１記載の方法。
【請求項１３】
２つの電極は、少なくとも部分的に同心円状である請求項１２記載の方法。
【請求項１４】
少なくとも部分的に同心円状である２つの電極は、リング電極である請求項１２記載の方法。
【請求項１５】
半導体基板と、成膜した層、好ましくは誘電体層との界面における反転電荷の移動度を決定するための装置であって、
・少なくとも１つの成膜した層を含む基板を保持するための基板ホルダと、
・コロナ電荷を基板上に付着させるための手段であって、表面電位Ｖｓを特定エリアにおいて少なくとも局所的に誘起するように設計された手段と、
・表面電位を表すパラメータを決定するための手段と、
・成膜した層を含む基板の表面、特に、前記特定エリアを局所的に照射して、照射スポットを作成するための手段と、
・少なくとも２つの（部分的に同心円状の）電極を有し、第１電極は照射スポットの内部に位置し、第２電極は照射スポットの外側に位置するようにした手段と、
・第１電極および第２電極の（光）電圧Ｖ１，Ｖ２をそれぞれ測定して、基板と成膜層との界面における反転電荷の移動度が導出可能であるシート抵抗を表すパラメータを計算する手段と、を備える装置。
【請求項１６】
移動度を温度の関数として測定する、請求項１〜１４のいずれかに記載の方法または請求項１５記載の装置の使用。
【請求項１７】
移動度を機械的応力の関数として測定する、請求項１〜１４のいずれかに記載の方法または請求項１５記載の装置の使用。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、分析的測定の分野に関し、特に、半導体基板上に堆積した誘電体層の界面における反転電荷キャリアの移動度の決定のための方法に関する。
【０００２】
本発明は、より具体的には、ゲート誘電体および（例えば、シリコン）基板の界面に位置する反転電荷のチャネル移動度測定に関する。
【背景技術】
【０００３】
反転層の低電界移動度は、ＭＯＳＦＥＴを特徴付ける最も重要なパラメータの１つであることがよく知られている。このパラメータは、ゲートスタックモジュールにおいて良好に最適化されることに注意する必要がある。しかしながら、これは、測定するのが極めて容易でなく、最新の技術における電気的な特徴付けは、それを取り出すために（高価な）トランジスタの製造を必要とするためである。
【０００４】
これは、どのようにして異なるプロセス条件が移動度に影響を及ぼすかを理解しようとするときに、ＣＭＯＳ研究での最新の話題である。また、取り出し技術では、異なる方法が存在しており、特定のトランジスタ、例えば、大きな漏洩を示す極薄(ultra thin)ゲート誘電体について最適化されている（文献：Takagi S-I JJAP Vol 41 p.2348 (2002)）。
【０００５】
トランジスタを製作することなく移動度を導出するための既存技術は、（文献：J. Son et al. Appl. Phys. Lett. 69 (1996) p. 1779）にも記載されている。しかしながら、この技術の重要な不具合は、ポリゲート構造が必要である点と、界面に対して平行な電界がトランジスタに存在したとき、これに起因してフリーキャリアが移動しない点である。
【０００６】
移動度への影響を理解するためには、（ゲート）誘電体材料の上方に位置する完成したゲートスタック内にある金属ゲートまたはポリシリコンゲート（ゲート電極とも称する）を除外して、（ゲート）誘電体だけの成膜直後の情報を有することが良いであろう。他方、最適化については、理想的なプロセスパラメータを見つけるには、拡張した実験計画法（ＤＯＥ）が必要である。
【０００７】
このため、（ゲート）誘電体層を含むブランケットウエハから移動度情報を取り出すニーズが存在する。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、誘電体層と基板との界面に位置する反転電荷キャリアの移動度を決定する、換言すると、チャネル移動度測定を実施する迅速で安価な方法を提案することである。
【０００９】
他の目的は、トランジスタにおいて実現する前に（ゲート）誘電体材料を選別でき、そして、移動度に対する関連プロセス条件を理解できる方法を提供することである。
【００１０】
本発明の更なる目的は、インライン計測（プロセスフロー時）および、高誘電率(high-k)材料などの（ゲート）誘電体材料のマッピングを実施できる方法を提案することである。
【００１１】
本発明の更なる目的は、金属成膜(metallization)ステップ、ゲート電極堆積及び／又は金属ゲート形成に先行して、（ゲート）誘電体の成長または成膜直後の反転層移動度を測定できる方法を提供することである。
【００１２】
新しいゲート誘電体材料の選択およびプロセスの最適化を支援し、製造時の品質プロセス制御のための方法を提供することである。
【００１３】
反転電荷キャリアの移動度の特徴付けのためのトランジスタ製造の高コストを回避することである。
【００１４】
本発明は、特に、移動度の物理学に対する正確な見識を有するために、現実のプロセス条件と移動度との間の関連を提供することである。
【課題を解決するための手段】
【００１５】
本発明は、第１態様として、誘電体材料層と半導体基板の上面との間の界面の品質の決定方法に関するものであり、下記のステップを含む。
・上面に誘電体材料層が堆積して、界面を形成している半導体基板を用意するステップ。前記誘電体材料層の表面は、上面を規定する半導体基板と直接接触し、または接触していない。
・放電手段により、前記上面の所定エリアに電荷を付着させるステップ。
・前記上面での電圧Ｖｓを測定するステップ。
・前記所定エリアに照射手段を適用し、照射スポットを規定するステップ。
・前記エリアの照射時に、測定手段を用いて前記決定した照射スポットの内側および外側での光電圧(photovoltage)を測定するステップ。
【００１６】
本発明は、特に、基板とともにゲート層を規定する誘電体層の界面における反転電荷キャリアの移動度を測定する方法に関するものであり、即ち、本発明は、本願においてチャネル移動度測定に言及している。
【００１７】
該方法は、少なくとも２つの測定モジュールまたはデバイスの組合せ、より具体的には、前記界面での特定エリアにコロナ電荷を付着させて、関連した表面電位を測定することが可能な第１モジュール（Ｑ−Ｖモジュールと称する）と、固定した周波数でレーザパルスを当てて、前記特定エリア内に照射スポットを導いて、そして、２つの電極を用いて照射スポットの内側で誘起した光電圧（Ｖ１）および外側で誘起した光電圧（Ｖ２）をそれぞれ測定する第２モジュール（接合光電圧(Junction PhotoVoltage)モジュールまたはＪＰＶモジュールと称する）との組合せを含む。
【００１８】
電圧を測定する２つの電極は、好ましくは、同心円状または少なくとも部分的に同心円状である。代替として、電極は、線状とすることができる（レーザスポットが同心円状のスポットである場合）。そして、移動度は、シート抵抗から導出され（シート抵抗は移動度に反比例）、それ自体は照射スポットの内側と外側でそれぞれ測定した誘起光電圧（Ｖ１）および（Ｖ２）から導出される。
【００１９】
照射スポットは、レーザから一定量のエネルギーを受けることによって規定された小さなエリアと理解すべきである。
【００２０】
コロナ電荷は、コロナ放電効果（放電アセンブリのコロナ放電開始電圧を超える高電圧を、鋭く湾曲した電極とグランドとの間に印加することによる）によってイオン化した分子を生成したものと理解すべきである。
【００２１】
該方法は、好ましくは、（ゲート）誘電体層の上にコロナ電荷を付着させて、反転電荷層を生成するステップからスタートし、そして、対応した表面電位が、好ましくは、Ｑ−Ｖモジュールを通じてケルビン(Kelvin)プローブを用いて非接触で測定される。そして、ＪＰＶモジュールを用いて行った測定値が、反転電荷のシート抵抗を決定するために用いられる。このシート抵抗は、反転電荷の移動度に反比例する。そして、移動度を誘電場の関数でプロットした曲線を導出することができる。
【００２２】
コロナ電荷を付着させるステップは、好ましくは、固定電位（例えば、１０ｋＶ）の金属製（例えば、タングステン）ワイヤを基板表面の上で通過させることによって、基板全体に渡って行われる。代替として、コロナジェットを用いることによって、Ｑ−Ｖコロナ電荷を局所的に堆積させることも好ましい。前記コロナジェットでは、気流が、チューブの中心に配置された鋭い針からなるアセンブリに発生したイオンを吹き出し、コロナ電荷を基板表面の特定エリア（約１ｃｍ２）に局所的に吹き付ける。関連した表面電位Ｖｓ（少なくとも前記特定エリア）は、好ましくは、ケルビンプローブを用いて非接触で測定される。
【００２３】
ケルビンプローブは、表面に渡って位置決めされ、キャパシタを形成する振動電極（〜０．５ｃｍ２面積）として定義できる。電極に印加された電圧が表面電位と等しい場合、ＡＣ電流が最小となり、非接触の手法で表面電位を測定する方法を提供する（特定のケルビンプローブは、トレック社(Trek, Inc)で製造される）。
【００２４】
（ゲート）誘電体層の下方の（コロナ）電荷の抵抗率(resistivity)を測定するステップは、ＪＰＶモジュールを用いて行われる。ＪＰＶモジュールは、好ましくは、下地の基板（ＳｉまたはＧｅ）中に電子−ホール対を生成するレーザパルスとともに使用する。ｐ型シリコン基板上では、過剰な量の電子が（ゲート）誘電体層と（Ｓｉ）基板との界面近くの反転層中に局所的に生成される。電荷勾配に起因して、界面に対して平行な電界が、過剰電荷を界面に平行に放射状に拡散させる。固定した周波数のレーザパルスを当てることによって、照射スポットが生成される。
【００２５】
少なくとも部分的に同心円状の２つの電極を用いて、１つの電極（Ｒ１）が照射スポットの内部に位置しており、１つの電極（Ｒ２）が照射スポットの外側に位置しており、誘起した光電圧Ｖ１（Ｒ１から由来する）およびＶ２（Ｒ１から由来する）が導出可能である。少なくとも部分的に同心円状の電極は、リング構造を有することができる。電圧Ｖ１およびＶ２は、好ましくは、電極Ｒ１およびＲ２によってそれぞれ非接触で測定される。
【００２６】
代替として、電極は、線状(linear)の電極、例えば、指形状の電極とすることも好ましい。
【００２７】
少なくとも部分的に同心円状の電極から由来する電圧Ｖ１およびＶ２の測定は、非接触で行われる。
【００２８】
ＪＰＶ測定をコロナ電圧堆積と組み合せる方法は、異なる表面電位Ｖｓとともに繰り返し可能であり、シート抵抗マッピングシステムは、誘電体堆積に直接続いている反転層での移動度マップを定義できるように作成される。この新しい移動度マッピング方法は、（ゲート）誘電体層の上方に位置する完成したゲートスタック内にある金属ゲートまたはポリシリコンゲート（ゲート電極とも称される）の影響を排除して、ブランケット基板（例えば、Ｓｉウエハ）上の（ゲート）誘電体材料を特徴付けることが可能である。
【００２９】
本発明の好ましい実施形態によれば、コロナ電荷を付着するプロセスは、例えば、１０ｋＶの固定電位である金属製（例えば、タングステン）ワイヤをウエハ上で通過させることによって、基板表面全体に渡って適用される。
【００３０】
通過により、Ｘ方向およびＹ方向に沿った一定速度の直線運動が示唆されるが、明らかに他の運動でも好都合である。コロナ電荷を生成する手段（金属ワイヤまたはコロナジェット）の変位速度は、必要な電荷密度（即ち、電界）のコロナ電荷の形成を生成することになる。
【００３１】
その速度は、電荷堆積の電流必要な電界およびによって決定され、〜０．０１−２０ｃｍ／ｓの範囲で変化する。
【００３２】
代替として、コロナを印加するステップは、コロナジェットを用いて専用エリアに局所的に適用され、コロナ電荷をウエハ表面で局所的に〜１ｃｍ２面積に吹き付ける。
【００３３】
本発明の好ましい実施形態によれば、表面電位Ｖｓを少なくとも局所的に専用エリアで測定するステップは、ケルビンプローブを用いて行われ、最も好ましくは、測定が非接触である。
【００３４】
本発明の好ましい実施形態によれば、過剰な量の反転電荷（ｐ型シリコンでは電子、ｎ型シリコンではホール）を少なくとも局所的に基板の専用エリアに生成するステップは、少なくとも１つの（ゲート）誘電体層の下方の基板内に電子−ホール対を生成するレーザパルスを用いて行われ、その結果、過剰な量の反転電荷が、少なくとも１つの（ゲート）誘電体層および基板の界面近くの反転層中に局所的に生成される。
【００３５】
本発明の好ましい実施形態によれば、少なくとも部分的に同心円状の２つの電極を用いて、照射スポットの内側および外側における光電圧を測定するステップは、接合光電圧モジュールを用いて行われる。ＪＰＶモジュールの基本は、電荷キャリアの光励起を用いることと、照射スポットの内側および外側でのＪＰＶ信号を空間的に分解できる方法でモニタすることである。
【００３６】
該方法は、本物の高価な動作デバイスまたはトランジスタ（誘電体層を含む）を製造して、キャリアの移動度を予測する必要なしで、少なくとも１つの層の界面で電荷キャリアの移動度を測定するという課題を解決する。
【００３７】
本発明の好ましい実施形態によれば、該基板は、例えば、シリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）ウエハなどの平坦な基板である。基板は、基本的には、誘電体層として埋め込まれた酸化物（例えば、ＳｉＯ２）の薄い層を備えたシリコン（ゲルマニウム）ウエハであるＳＯＩ(Silicon-On-Insulator)またはＧＯＩ(Germanium-On-Insulator)の基板でもよい。基板は、誘電体層を堆積するステップに先行して、洗浄して、汚染を除去することが可能である。必要に応じて、基板にドープを行って、例えば、ｐドープまたはｎドープの基板を得ることができる（本物のデバイスでのウエルインプラントと同等）。
【００３８】
本発明の好ましい他の実施形態によれば、少なくとも１つの誘電体層は、ゲート誘電体層または、ゲート誘電体層の組合せ（例えば、デュアル誘電体(dielectricum)）である。誘電体材料の好ましい例は、高誘電率(high-k)誘電体材料、例えば、ＳｉＯ２層，ＳｉＮ，ＳｉＯＮ，ＨｆＯ２など、または他の金属酸化物、例えば、ＺｒＯ２，Ａｌ２Ｏ３，Ｌａ２Ｏ３，Ｐｒ２Ｏ３，Ｔａ２Ｏ５やこれらの金属の関連したシリケート(silicate)である。即ち、高誘電率(high-k)誘電体材料は、参照として用いられ、ＳｉＯ２材料のｋ定数である３．９より高い、好ましくは、８より高いｋ定数を有する材料である。
【００３９】
本発明の好ましい他の実施形態によれば、少なくとも１つの成膜した誘電体層（例えば、ゲート）を備える基板は、測定中に加熱または冷却して、移動度を温度の関数として測定してもよい。
【００４０】
本発明の好ましい他の実施形態によれば、少なくとも１つの成膜した誘電体層（例えば、ゲート）を備える基板は、測定中に機械的に応力を加えて、移動度を、圧縮または伸張の機械的応力の関数として測定してもよい。
【００４１】
該方法は、電荷キャリアの移動度に対する、キャップ層及び／又は少なくとも１つの（ゲート）誘電体層の窒化物形成(nitridation)の影響を予測するためにも適用可能である。従って、特別な層を少なくとも１つの（ゲート）誘電体層に堆積することが可能である。
【００４２】
本発明の好ましい実施形態によれば、少なくとも１つの（ゲート）誘電体層を堆積するプロセスは、化学気相成長（ＣＶＤ）、有機金属化学気相成長（ＭＯ−ＣＶＤ）、原子層成長（ＡＬＤ）などの成膜技術を用いて行われる。
【００４３】
代替として、少なくとも１つの誘電体層は、例えば、熱アニールを用いて、基板（上面）の酸化によって形成される。こうした層の例は、ウエハ基板に形成されるＳｉＯ２層である。
【００４４】
必要に応じて、フォーミング(forming)ガスアニールステップが、少なくとも１つの（ゲート）誘電体層に適用可能である。
【００４５】
本発明の他の態様は、半導体基板と、成膜した層、好ましくは誘電体層との界面における反転電荷の移動度を決定するための装置に関するものであり、こうした装置は、下記の構成を含む。
・少なくとも１つの成膜した層を含む基板を保持するための基板ホルダ。
・コロナ電荷を基板上に付着させるための手段。コロナ電荷を付着させるための手段は、表面電位Ｖｓを特定エリアにおいて少なくとも局所的に誘起するように設計される。
・表面電位を表すパラメータを決定するための手段。
・成膜した層を含む基板の表面、特に、前記特定エリアを局所的に照射して、照射スポットを作成するための手段。
・少なくとも２つの、好ましくは部分的に同心円状である電極を有し、第１電極は照射スポットの内部に位置し、第２電極は照射スポットの外側に位置するようにした手段。
・第１電極および第２電極の（光）電圧Ｖ１，Ｖ２をそれぞれ測定して、基板と成膜層との界面における反転電荷の移動度が導出可能であるシート抵抗を表すパラメータを計算する手段。
【００４６】
本発明の好ましい実施形態によれば、コロナ電荷を付着させるための手段は、基板表面に渡って通過する（非接触）、固定電圧（例えば、１０ｋＶ）の金属製ワイヤ（例えば、タングステンワイヤ）を含む。
【００４７】
本発明の好ましい他の実施形態によれば、コロナ電荷を付着させるための手段は、コロナ電荷を基板表面に吹き付けるコロナジェットである。
【００４８】
本発明の好ましい他の実施形態によれば、表面電位を決定するための手段は、ケルビンプローブ（非接触）である。
【００４９】
本発明の好ましい実施形態によれば、コロナ電荷を付着させるための手段、および表面電位を決定するための手段（ケルビンプローブ）は、コロナ電荷電圧（Ｑ−Ｖ）モジュールとも称される１つのモジュール内に位置している。
【００５０】
本発明の好ましい実施形態によれば、基板の表面を少なくとも局所的に照射して、（例えば、過剰な電子を生成する）ための手段は、好ましくは、固定周波数を有するレーザである。
【００５１】
本発明の好ましい実施形態によれば、少なくとも２つの、好ましくは部分的に同心円状である電極を用いて光電圧を測定するための手段、および成膜した層を含む基板の表面を少なくとも局所的に照射して、照射スポットを生成するための手段は、接合光電圧（ＪＰＶ）モジュールとも称される１つのモジュール内に位置している。
【００５２】
本発明の好ましい実施形態によれば、光電圧を測定するための手段は、２つのリング電極を用いて行われ、これによりレーザビームが第１リング電極の内側に位置して、照射スポットの直径は少なくとも第１リング電極の直径を超えて、第２リング電極の直径は照射スポットの直径より大きい（第２リングは、照射スポットの外側に位置する）。
【００５３】
例示の実施形態を図面に示している。ここで開示した実施形態および図面は、限定的ではなく、例示的であることを意図している。
【発明を実施するための最良の形態】
【００５４】
本発明を一定の図面を参照して特定の実施形態について説明する。本発明はこれに限定されるものではなく、請求項によってのみ限定される。
【００５５】
本発明は、ゲート誘電体の界面における反転電荷の移動度測定について説明する。しかし、本発明は、（ゲート）誘電体層、例えば、新規の高誘電率(high-k)層の特徴付けに特に有用ではあるが、これに限定されるものでない。記載した図面は、概略的なものに過ぎず、非限定的である。図面において、幾つかの要素のサイズは強調したり、説明目的のためスケールどおりに描いていないことがある。寸法および相対寸法は、本発明の実際の実用化と対応していない。数多くの可能な変形や変更が存在することは理解されよう。従って、説明は発明の範囲を限定するものとみなすべきでない。
【００５６】
用語「反転電荷キャリア」およぴ「反転電荷」は、下記の説明において相互に用いられ、（ゲート）誘電体層および（例えば、シリコン）基板の界面に向かう電界によって引き寄せられる少数電荷キャリアを参照しており、説明全体において区別することは意図していない。代替として、一実施形態の方法を用いて蓄積電荷移動度も測定可能である。
【００５７】
一実施形態の方法は、平坦な基板上に堆積または形成される誘電体層（例えば、ゲート誘電体）に適用可能であり、コロナ電圧を誘電体層に印加した後、反転電荷キャリアを生成し、続いて、誘電体層および基板の界面において反転電荷キャリアの移動度を決定している。
【００５８】
（ゲート誘電体の反転電荷の移動度を決定する方法）
反転電荷キャリアの移動度の決定方法を開示する。反転電荷キャリアは、堆積または成長した層と、この層が堆積した基板との接触表面に位置している。反転電荷キャリアは、コロナ電荷を、成膜した層の上面に少なくとも局所的に付着させることによって、生成される。好ましくは、成膜した層は、例えば、ゲート誘電体層などの誘電体層であり、該方法は、下にある層または下にある基板での反転電荷キャリアの移動度に対するゲート誘電体層の影響を決定するために用いられる。
【００５９】
好ましくは、基板は、ｐ型ドープまたはｎ型ドープが可能であるＳｉ（またはＧｅ）基板である。代替として、基板は、基本的には、そこに埋め込まれた酸化物（例えば、ＳｉＯ２）の薄い層を備えたシリコン（ゲルマニウム）ウエハであるＳＯＩ(Silicon-On-Insulator)またはＧＯＩ(Germanium-On-Insulator)の基板である。
【００６０】
好ましくは、誘電体層は、ゲート誘電体層、例えば、ＨｆＯ２などのＨｆベースの材料、および他の金属酸化物（例えば、ＺｒＯ２，Ａｌ２Ｏ３，Ｌａ２Ｏ３，Ｐｒ２Ｏ３，Ｔａ２Ｏ５）であり、さらに、これらの金属の関連したシリケートでもある。該方法は、従来用いられるゲート誘電体層（例えば、参照材料として用いられるＳｉＯ２）、およびゲート誘電体層の組合せ（デュアル誘電体層と称される）にも適用可能である。
【００６１】
（ゲート誘電体の反転電荷の移動度測定）
好ましい実施形態によれば、測定は、３つのテクニックまたは方法の組合せである。第１のテクニックは、コロナ電荷を（ゲート）誘電体層の上に堆積するために用いられ、好ましくは、図１Ｂに示すように、ゲート誘電体の表面に渡って１０ｋＶの金属製（タングステン）ワイヤを通過させることによって行われる。
【００６２】
第２のテクニックは、表面電位Ｖｓを測定するために用いられ、好ましくは、図１Ａに概略的に示すように、ケルビンプローブを用いて行われる。第３のテクニックは、照射スポットを生成して、図１Ｃに示すように、接合光電圧（ＪＰＶ）法を用いて相対光電圧を測定するために用いられる。
【００６３】
好ましくは、ＪＰＶテクニックは、ゲート誘電体の下方で基板内に電子−ホール対を誘起するパルスを生成するレーザの使用を含む。例えば、ｐ型Ｓｉ基板に逆バイアスを印加した場合、（Ｓｉ）基板の界面でゲート誘電体層の近くの反転層として定義される層の中に過剰な量の電子が局所的に生成される。電荷の勾配に起因して、界面に対して平行な電界は、下記の式（１）に従って、過剰な電荷を界面に対して平行に放射状に広げることになる。
【００６４】
【数１】
2008300837.tif 000003
【００６５】
ここで、Ｕは、レーザ衝撃から一定の距離ｒにおいてＪＰＶ測定テクニックを用いて測定した光電圧である。Ｉは、放射電流であり、Ｒｓは、下記の式（２）に従って移動度μに関係したシート抵抗である。
【００６６】
【数２】
2008300837.tif 000004
【００６７】
ここで、Ｑｉｎｖは、単位面積当たりの反転電荷であり、下記の式（３）に従って電界効果トランジスタに類似している。
【００６８】
【数３】
2008300837.tif 000005
【００６９】
ここで、ＩＤＳはソース−ドレイン電流であり、Ｗはチャネル幅であり、Ｌはチャネル長であり、Ｑｉｎｖはチャネル内の反転電荷である。
【００７０】
上記手順を繰り返すことによって、バイアスは、図２に示すように、蓄積から空乏(depletion)を通って反転へと変化する。
【００７１】
一定の周波数でパルス化したレーザの形態では、Ｖ１およびＶ２は、少なくとも部分的に同心円状の２つの電極（例えば、リング電極（図１Ｃに示す））によって容量方式で取り出される。ここで、Ｖ１は、内側（リング）電極の電位であり、Ｖ２は、外側（リング）電極の電位である。Ｖ１とＶ２の電位差（比）および位相差は、シート抵抗のための指標であり、得られるシート抵抗は、下記の式（４）から近似的に導出できる。
【００７２】
【数４】
2008300837.tif 000006
【００７３】
図２は、Ｖ１／Ｖ２を、ｐ型シリコン基板でのゲート誘電体についての垂直電界の関数で示している。それは、極めて低いフリーキャリア濃度が界面で利用可能な空乏領域に起因したピークを示している。ピークから左側では、蓄積状態のフリーホール伝導に起因して、抵抗率は低い。ピークから右側では、反転層でのフリー電子がシート抵抗率を制御している。
【００７４】
移動度の計算は、ＪＰＶ測定から行うことができ、特に、ＶＱ測定は、Ｖｂ，Ｖｆｂ，Ｖｓ，ＥＯＴを与える。ここで、Ｖｂ：バンド曲がり、Ｖｆｂ：フラットバンド電圧、Ｖｓ：表面電位、ＥＯＴ：等価酸化物厚(equivalent oxide thickness)である。
【００７５】
分光偏光解析法を用いて、ゲート誘電体の厚さＴｇｄが測定される。
【００７６】
ゲート誘電体についての電圧は、次式によって決定される。
【００７７】
【数５】
2008300837.tif 000007
【００７８】
そして、ゲート誘電体についての電界は、次式となる。
【００７９】
【数６】
2008300837.tif 000008
【００８０】
電界によって誘起される反転電荷は、次式となる。
【００８１】
【数７】
2008300837.tif 000009
【００８２】
ここで、誘電率ε０および、次式のゲート誘電体の誘電定数ｋｇｄを用いている。
【００８３】
【数８】
2008300837.tif 000010
【００８４】
すると、
【００８５】
【数９】
2008300837.tif 000011
【００８６】
この式により、Ｑｉｎｖは、ＶＱによって直接測定される量で表現可能になる。
【００８７】
ＪＰＶ測定から、Ｖ１およびＶ２が、文献「Faifer et. al. , APL . 89 , 151123 (2006)」の次式によって測定される。
【００８８】
【数１０】
2008300837.tif 000012
【００８９】
ここで、ｒ０，ｒ１，ｒ２は、内側電極の半径、外側電極の内半径、外側電極の外半径であり、Ｉ０（ｚ），Ｉ１（ｚ），Ｋ０（ｚ），Ｋ１（ｚ）は、変形(modified)ベッセル関数であり、漏れ無しと仮定している。
【００９０】
【数１１】
2008300837.tif 000013
【００９１】
ここで、ＪＰＶ周波数ｆ、反転状態の容量Ｃｉｎｖを用いている。ここから、Ｖ１とＶ２を測定した後、Ｒｓが決定できる。
【００９２】
この式から、シート抵抗Ｒｓを数値的に解くことができる。そして、移動度は、次式を用いて導出できる。
【００９３】
【数１２】
2008300837.tif 000014
【００９４】
これは、個々の反転バイアスについて行うことができ、移動度−電界のグラフが得られる。ゲート誘電体が、同一のドーピング条件を有する同じ型のウエハ上に成長した場合、移動度の比較が可能になる。明らかに、ＳｉＯ２を参照（ゲート）誘電体層として採用している。
【００９５】
図３は、Ｒｓの最小を示し、一定の電界値での移動度ピークを示している。これは、一般に、トランジスタ解析においても観測される知られた現象である。
【００９６】
図３は、反転状態のＳｉＯ２について最小となるカーブＶ１／Ｖ２を表しており、その結果、移動度が、ＨｆＯ２よりもＳｉＯ２についてより高いことを示している。
【００９７】
移動度を電界（ＭＶ／ｃｍ）の関数で計算している図４からは、ＨｆＯ２は、ＳｉＯ２と比べて移動度の減少を示すことも明らかである。
【００９８】
また、このことはトランジスタデータと一致する。これは、減少した移動度という高誘電率(High k)ゲート誘電体材料の典型的な問題をも反映しており、最近のＣＭＯＳ研究の話題である。
【００９９】
図４は、移動度（任意単位）を、ｐ型シリコン基板上に堆積した４μｍのＳｉＯ２層および４μｍのＨｆＯ２層について電界（ＭＶ／ｃｍ）の関数で示している。
【０１００】
（ゲート誘電体の反転電荷の移動度測定システム）
一実施形態は、（ゲート）誘電体および下方の基板の界面における反転電荷キャリアの移動度を決定するためのシステムも含む。該システムは、ゲート誘電体（層）を含む基板を保持するための基板ホルダと、コロナ電荷をゲート誘電体上に少なくとも局所的に付着させて、表面電位を少なくとも局所的に誘起するための手段と、表面電位を表すパラメータを決定するための手段と、過剰な電子を少なくとも局所的に生成するための手段と、シート抵抗を少なくとも局所的に測定するための手段とを少なくとも備える。
【０１０１】
図１Ｂは、コロナ電荷をゲート誘電体層１の表面に付着させるために用いる構成を示す。こうした構成において、金属製ワイヤ４（例えば、タングステン）がゲート誘電体１の表面を横断し、移動速度は、堆積されるコロナ電荷の量を決定する。
【０１０２】
本発明のある実施形態によれば、コロナ電荷を付着させるための手段は、コロナ電荷をゲート誘電体の表面全体に吹き付けるコロナジェットである。
【０１０３】
図１Ａは、ケルビンプローブを基板表面に渡って移動させることによって、表面電位を局所的に決定するために用いる構成を示す。
【０１０４】
図１Ｃは、パルス化レーザと、少なくとも部分的に同心円状（円形）の２つの電極とを備えるＪＰＶ（接合光電圧）のための構成を示す。
【０１０５】
本発明の一実施形態では、上記のテクニックおよび構成を同一ツールに組み合わせている。これは、コロナ電圧を印加し、そして関連した表面電位を測定することが可能なＱ−Ｖモジュールを、レーザパルスを１Ｈｚ〜１ＭＨｚの周波数範囲での一定の周波数で誘導し、少なくとも部分的に同心円状の少なくとも２つの電極を用いて光電圧を測定することが可能なＪＰＶモジュールと組み合わせることを意味する。
【０１０６】
（実施例１）  Ｓｉ基板とＳｉＯ２ゲート誘電体との界面における反転電荷キャリアの移動度と比較した、Ｓｉ基板とＨｆＯ２ゲート誘電体との界面における反転電荷キャリアの移動度の計算。
【０１０７】
図２は、一般的なＪＰＶカーブを、４ｎｍのＳｉＯ２ゲート誘電体上の表面電位の関数で示している。カーブは、Ｖ１／Ｖ２を、ｐ型Ｓｉ基板上のゲート誘電体についての垂直電界の関数で示している。それは、極めて低いフリーキャリア濃度が界面で利用可能な空乏領域に起因したピークを示す。ピークから左側では、蓄積状態のフリーホール伝導に起因して、抵抗率は低い。ピークから右側では、反転層でのフリー電子がシート抵抗率を制御している。
【０１０８】
図３は、ＪＰＶカーブを、ｐ型シリコン基板上に堆積した４ｎｍのＳｉＯ２層および４ｎｍのＨｆＯ２層について表面電位の関数で示している。図３は、ｐ型Ｓｉ基板上に堆積した、同じクリーン準備および同じドーパント濃度を持つＳｉＯ２ゲート誘電体およびＨｆＯ２ゲート誘電体の測定値から得られる。ＪＰＶ測定は、同じレーザパルス周波数およびレーザ強度で行った。これらの条件の範囲内で、測定間の比較が可能である。
【０１０９】
Ｖ１／Ｖ２は、反転表面バイアスの関数で測定される。反転電荷は、ＨｆＯ２よりもＳｉＯ２についてより低いＲｓを明らかに示している。これは、移動度がＨｆＯ２ゲート誘電体材料よりもＳｉＯ２ゲート誘電体材料について高いことを示す。シート抵抗（Ｒｓ）は、カーブの最小を示しおり、これはあるゲート誘電体電界において最大移動度が存在することを示し、これはトランジスタにおいても測定される。
【０１１０】
トランジスタとの類似点は、これが、（ゲート）誘電体およびシリコン基板によって形成される界面における反転層の移動度を測定する有望なテクニックであることを示している。これはまた、このテクニックが一定のプロセス条件で得られる界面品質に関する情報を間接的に提供可能であることを意味する。
【０１１１】
前述した説明は、本発明のある実施形態を詳説している。しかしながら、文章中に前述したことがどれぐらい詳しく現れているかに拘わらず、本発明は多くの手法で実用化できることは理解されよう。特定の用語の使用は、本発明のある特徴や態様を記述する場合、用語がここで再び定義されて、その用語が関連している本発明の特徴や態様の何れか特定の特性を含むことを制限することを暗示するものでないことに留意する。
【０１１２】
上述の詳細な説明が、種々の実施形態に適用されるような本発明の新規な特徴を示し記述し指摘しているが、説明した装置やプロセスの形態および詳細での種々の省略、置換、変更が、本発明の精神から逸脱することなく、当業者によって可能であることは理解されよう。
【０１１３】
（実施例２）  測定テクニックの評価。
測定テクニックの評価として、互いに相対比較して、どれがどの移動度の劣化を示すかについてゲート誘電体の測定テストに投入した。３００ｍｍのｐ−Ｓｉウエハを（表１）に示したように処理した。ゲート誘電体は、同じ範囲の等価酸化物厚を有するように選ばれる。
【０１１４】
【表１】
2008300837.tif 000015
【０１１５】
ＳｉＯ２は、アプライド・マテリアルズ(Applied Materials)社からのラジアンスプロセスチャンバ内で成長した熱酸化物である。ＨｆＳｉＯは、アプライド・マテリアルズ社からのＭＯＣＶＤプロセスチャンバ内で堆積される。窒化物形成は、アプライド・マテリアルズ社からのＤＰＮプロセスチャンバ内で誘導デカップルプラズマによって行う。これらのプロセスは、典型的には、集積ＣＭＯＳフローでのゲート誘電体の形成のために用いられ、全ての誘電体は、最終プロセスステップとしてフォーミング(forming)ガスアニールを行った。
【０１１６】
ＳｉＯ２は、ＨｆＳｉＯより良好な移動度を有することが一般に知られている。強過ぎる窒化物形成は、移動度の劣化をもたらすことも知られている。従って、窒化物形成プロセスは、過剰量の窒素を付与するのが極めて困難になるように選ばれた。ゲート誘電体については、我々は、電界の関数において最大の移動度が次のような順序になることを知っている。
【０１１７】
【数１３】
2008300837.tif 000016
【０１１８】
得られたカーブは、図５に示すように、ゲート誘電体について電界の関数で最大値を持つ典型的な移動度カーブを示す。全てのウエハについてのこれらの最大移動度の値も図５に示している。
【０１１９】
得られた最大移動度の値は、μＳｉＯ２＞μＳｉＯＮ＞μＨｆＳｉＯ＞μＨｆＳｉＯＮという順序になり、上記で定義したように予想と一致している。このことは、説明した測定方法が機能していることを確認するものである。
【図面の簡単な説明】
【０１２０】
【図１】図１Ａは、ケルビン(Kelvin)プローブ（ｘ−ｙ軸の方向に移動）を含むボックスを示す概略図である。図１Ｂは、ウエハ表面の上を横断するタングステンワイヤを示す概略図であり、速度は、堆積するコロナ電荷の量を決定する。図１Ｃは、好ましい実施形態に係るＪＰＶモジュールの概略図である。
【図２】一般のＪＰＶカーブを、４ｎｍのＳｉＯ２ゲート誘電体上の表面電位の関数で示す。カーブは、Ｖ１／Ｖ２を表面電位の関数で示しており、ここから誘電体層について垂直電界が導出できる（ｐ型Ｓｉ基板上で）。それは、極めて低いフリーキャリア濃度が界面で利用可能な空乏領域に起因したピークを示す。ピークから左側では、蓄積状態のフリーホール伝導に起因して、抵抗率は低い。ピークから右側では、反転層でのフリー電子がシート抵抗率を制御している。
【図３】ＪＰＶカーブを、ｐ型シリコン基板上に堆積した４ｎｍのＳｉＯ２層および４ｎｍのＨｆＯ２層について表面電位の関数で示している。
【図４】移動度を、図３と同じウエハについて電界の関数で示している。
【図５】移動度カーブを、ゲート誘電体での電界の関数で示している。
【図１】
2008300837.tif 000017
【図２】
2008300837.tif 000018
【図３】
2008300837.tif 000019
【図４】
2008300837.tif 000020
【図５】
2008300837.tif 000021
【外国語明細書】
2008300837.tif 000022
2008300837.tif 000023
2008300837.tif 000024
2008300837.tif 000025
2008300837.tif 000026
2008300837.tif 000027
2008300837.tif 000028
2008300837.tif 000029
2008300837.tif 000030
2008300837.tif 000031
2008300837.tif 000032
2008300837.tif 000033
2008300837.tif 000034
2008300837.tif 000035
2008300837.tif 000036
2008300837.tif 000037
2008300837.tif 000038
2008300837.tif 000039
2008300837.tif 000040
2008300837.tif 000041
2008300837.tif 000042
2008300837.tif 000043
2008300837.tif 000044
2008300837.tif 000045
2008300837.tif 000046
2008300837.tif 000047
2008300837.tif 000048
2008300837.tif 000049
2008300837.tif 000050
2008300837.tif 000051
2008300837.tif 000052
2008300837.tif 000053
2008300837.tif 000054