(57)【要約】【課題】データ電圧の印加に伴う画素電極の電圧の立ち上がり及び立ち下がりを速くすることにより、表示品質を高く維持したまま、データ駆動部の消費電流の増大を防止できる表示装置を提供する。【解決手段】本発明による表示装置ではデータ駆動部がプレチャージ部を備えている。プレチャージ部は複数のプレチャージ電圧を入力し、それら複数のプレチャージ電圧の中から入力画像データの示す階調に応じて特定のプレチャージ電圧を選択する。プレチャージ部は更に、選択されたプレチャージ電圧をデータ線に対して印加する。【選択図】図４
2008304896.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータ線が形成されている表示パネル、及び、
入力画像データを変調してデータ電圧を生成し、前記データ電圧を前記複数のデータ線のそれぞれに対して印加するデータ駆動部、
を備えた表示装置であり、
前記データ駆動部は、
複数のプレチャージ電圧を入力し、前記複数のプレチャージ電圧の中から前記入力画像データの示す階調に応じて特定のプレチャージ電圧を選択し、選択されたプレチャージ電圧を前記複数のデータ線のいずれかに対して印加するプレチャージ部、
を備えている表示装置。
【請求項２】
前記データ駆動部は、
前記入力画像データをデータ電圧に変調するデコーダ部、及び、
データ電圧を前記デコーダ部から前記複数のデータ線のそれぞれに対して印加する出力バッファ部、
を更に備え、
前記プレチャージ部は前記デコーダ部と前記出力バッファ部との間に接続されている、
請求項１に記載の表示装置。
【請求項３】
前記データ駆動部は、前記出力バッファ部の前段に接続されたプレチャージキャパシタをさらに備えている、請求項２に記載の表示装置。
【請求項４】
前記入力画像データの示す階調に応じて前記プレチャージ部の選択動作を制御する階調読取部をさらに備えている、請求項１に記載の表示装置。
【請求項５】
前記階調読取部は前記入力画像データの上位ｎビットに基づいて前記プレチャージ部の選択動作を制御する、請求項４に記載の表示装置。
【請求項６】
前記階調読取部は前記入力画像データの上位１ビットを読み取り、
前記上位１ビットが「０」である場合には前記プレチャージ部に低階調のプレチャージ電圧を選択させ、
前記上位１ビットが「１」である場合には前記プレチャージ部に高階調のプレチャージ電圧を選択させる、
請求項５に記載の表示装置。
【請求項７】
前記入力画像データの示す階調の範囲が所定の階調を境に低階調区間と高階調区間との２つに分割され、
前記低階調のプレチャージ電圧は、前記低階調区間の中間に位置する階調に対応する電圧レベルであり、
前記高階調のプレチャージ電圧は、前記高階調区間の中間に位置する階調に対応する電圧レベルである、
請求項６に記載の表示装置。
【請求項８】
前記表示装置は、複数の階調電圧を前記データ駆動部に出力する階調電圧生成部、をさらに備え、
前記プレチャージ部は前記複数の階調電圧の一部を前記複数のプレチャージ電圧として用いる、
請求項１に記載の表示装置。
【請求項９】
前記プレチャージ部は前記複数のデータ線のそれぞれに対して一つずつ設けられている、請求項１に記載の表示装置。
【請求項１０】
前記表示パネルは液晶層を備えている、請求項１に記載の表示装置。
【請求項１１】
複数のデータ線が形成されている表示装置の駆動方法であり、
外部から入力画像データを入力するステップ、
前記入力画像データを変調してデータ電圧を生成するステップ、
前記入力画像データの示す階調に応じて複数のプレチャージ電圧の中から一つを選択するステップ、
選択されたプレチャージ電圧と前記データ電圧とを前記複数のデータ線のいずれかに対して印加するステップ、
を有する、表示装置の駆動方法。
【請求項１２】
前記プレチャージ電圧を選択するステップは、前記入力画像データの上位ｎビットから前記階調を読み取るステップを含む、請求項１１に記載の表示装置の駆動方法。
【請求項１３】
前記プレチャージ電圧を選択するステップでは前記入力画像データの上位１ビットを読み取り、
前記上位１ビットが「０」である場合には低階調のプレチャージ電圧を選択し、
前記上位１ビットが「１」である場合には高階調のプレチャージ電圧を選択する、
請求項１２に記載の表示装置の駆動方法。
【請求項１４】
前記入力画像データの示す階調の範囲を、所定の階調を境に低階調区間と高階調区間との２つに分割し、
前記低階調のプレチャージ電圧を、前記低階調区間の中間に位置する階調に対応する電圧レベルに設定し、
前記高階調のプレチャージ電圧を、前記高階調区間の中間に位置する階調に対応する電圧レベルに設定する、
請求項１３に記載の表示装置の駆動方法。
【請求項１５】
前記選択されたプレチャージ電圧とデータ電圧とを印加するステップでは、前記選択されたプレチャージ電圧を前記データ電圧よりも先にデータ線に対して印加する、請求項１１に記載の表示装置の駆動方法。
【請求項１６】
複数の階調電圧を生成するステップ、及び、
前記複数の階調電圧の一部を前記複数のプレチャージ電圧として用いるステップ、
を更に有する、請求項１１に記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に関し、特に、その駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置では、表示パネルが、２枚の対向する基板と、それらの間に封入された液晶物質とを含む。各基板には電極が設けられ、液晶物質を隔てて対向している。それらの電極間に電圧を印加すると、液晶物質には電界が形成され、その電界に応じて液晶分子の配列が変わる。それにより、液晶物質の光透過率が変わる。光透過率は電極間の電圧で調節可能であるので、電極間の電圧を画素ごとに調節することで、表示パネルには所望の画像が表示される。
【０００３】
液晶表示装置の各画素は、画素電極と、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のいずれかのカラーフィルターとを含む。各画素に対しては外部の駆動回路から信号線を介して制御信号が印加され、その制御信号に従って各画素が所望の色調を表現する。制御信号にはゲート信号（走査信号ともいう）とデータ電圧とがある。信号線には、ゲート信号を伝達するゲート線と、データ電圧を伝達するデータ線とがある。各画素には薄膜トランジスタが形成され、ゲート線とデータ線とが一本ずつ接続されている。ゲート信号はゲート線を介して薄膜トランジスタをオンオフさせる。特に薄膜トランジスタのオン期間では、データ電圧がデータ線からその薄膜トランジスタを介して画素電極に対して印加される。データ電圧は画像データの示す階調に応じてレベルが異なる。従って、データ電圧が印加された画素では液晶の光透過率が、そのデータ電圧のレベルに応じて調節される。こうして、その画素が画像データの示す階調で光る。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ゲート信号は、ゲート線に接続されたゲート駆動部で生成され、データ電圧は、データ線に接続されたデータ駆動部で生成される。一般に、データ駆動部はゲート駆動部に比べて内部回路が複雑であるので、消費電流が多い。
近年の表示装置では高精細化や高解像度化の進展が著しいので、必要な画素数、及び処理すべき画像データ量が急増している。その結果、データ駆動チップの消費電流が急増している。例えば、近年脚光を浴びているフルＨＤ（Full High Definition）級の液晶表示装置は、画像データ処理能力が従来の装置のものよりも格段に高く、概ね８ビット以上である。従って、フルＨＤ級の液晶表示装置は従来の装置より、データ駆動部の消費電流が著しく多い。
【０００５】
一部の液晶表示装置では、液晶の応答速度を高める目的で、画素を従来の駆動周波数60Hzの倍、すなわち120Hzで高速駆動している。しかし、その場合、画素電極の電圧をデータ電圧まで更に短時間で到達させねばならないので、高速駆動に起因する表示品質の低下を防ぐには、データ駆動部のバイアス電流を更に増大させなければならない。その結果、データ駆動部の消費電流が更に増大してしまう。
【０００６】
消費電流の増大は消費電力の増大につながるので好ましくない。更に、消費電流が増大すると発熱量が増大するので、高熱に起因する駆動回路の誤動作が生じやすく、表示品質の更なる向上が困難である。酷い場合には、駆動回路が損傷して動作不良につながることもある。
【０００７】
本発明の目的は、データ電圧の印加に伴う画素電極の電圧の立ち上がり時間及び立ち下がり時間を更に短縮可能にし、それにより、表示品質を高く維持したまま、データ駆動部の消費電流の更なる増大を防止できる表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明による表示装置は表示パネルとデータ駆動部とを備えている。表示パネルには複数のデータ線が形成されている。データ駆動部は入力画像データを変調してデータ電圧を生成し、そのデータ電圧をそれぞれのデータ線に対して印加する。データ駆動部は特にプレチャージ部を備えている。プレチャージ部は複数のプレチャージ電圧を入力し、それら複数のプレチャージ電圧の中から入力画像データの示す階調に応じて特定のプレチャージ電圧を選択する。プレチャージ部は更に、選択されたプレチャージ電圧をデータ線のいずれかに対して印加する。
【０００９】
好ましくは、データ駆動部はデコーダ部と出力バッファ部とを更に備えている。デコーダ部は入力画像データをデータ電圧に変調する。出力バッファ部はデータ電圧をデコーダ部からデータ線に対して印加する。その場合、プレチャージ部は好ましくは、デコーダ部と出力バッファ部との間に接続されている。好ましくは、出力バッファ部の前段にはプレチャージキャパシタが更に接続されている。
【００１０】
好ましくは、本発明による表示装置が階調読取部を更に備えている。階調読取部は入力画像データの示す階調に応じてプレチャージ部の選択動作を制御する。好ましくは、階調読取部は入力画像データの上位ｎビットに基づいてプレチャージ部の選択動作を制御する。更に好ましくは、階調読取部はまず、入力画像データの上位１ビットを読み取る。その上位１ビットが「０」である場合、階調読取部はプレチャージ部に低階調のプレチャージ電圧を選択させる。一方、入力画像データの上位１ビットが「１」である場合、階調読取部はプレチャージ部に高階調のプレチャージ電圧を選択させる。好ましくは、入力画像データの示す階調の範囲が所定の階調を境に低階調区間と高階調区間との２つに分割され、低階調のプレチャージ電圧は、低階調区間の中間に位置する階調に対応する電圧レベルであり、高階調のプレチャージ電圧は、高階調区間の中間に位置する階調に対応する電圧レベルである。
【００１１】
本発明による上記の表示装置は好ましくは階調電圧生成部を更に備えている。階調電圧生成部は複数の階調電圧をデータ駆動部に出力する。それら複数の階調電圧は好ましくは分圧器によって基準電圧から分圧される。プレチャージ部は好ましくは、それら複数の階調電圧の一部を複数のプレチャージ電圧として用いる。
【発明の効果】
【００１２】
上記のとおり、本発明による表示装置は、画像データの示す階調に応じた電圧でデータ線をプレチャージする。それにより、データ電圧の印加に伴う画素電極の電圧の立ち上がり時間及び立ち下がり時間を短縮できる。従って、データ駆動部によるデータ線の駆動能力を高く維持したまま、データ駆動部のバイアス電流を更に低減できる。その結果、表示装置全体の消費電流を低減できる。しかも、消費電流に伴う発熱量を十分に低く抑えることができる。その上、高速駆動時でも画素電極の電圧がデータ電圧に十分素早く追従できるので、高速駆動が表示品質を損なわない。
【発明を実施するための最良の形態】
【００１３】
以下、添付の図面を参照しながら、本発明の好ましい実施形態を詳細に説明する。
図１に、本発明の実施形態による液晶表示装置のブロック図を示す。図１に示されているように、本発明の実施形態による液晶表示装置は液晶表示パネル100と液晶駆動回路1000とを備えている。
【００１４】
液晶表示パネル100には複数の画素がマトリックス状に配設されている。画素マトリックスの間には複数のゲート線G1〜Gnと複数のデータ線D1〜Dmとが延びている。ゲート線G1〜Gnは液晶表示パネル100の上をほぼ等間隔で一方向に延びている。データ線D1〜Dmは液晶表示パネル100の上をほぼ等間隔でゲート線G1〜Gnとは別の方向に延び、それらと交差している。ゲート線G1〜Gnとデータ線D1〜Dmとは各画素を区切っている。
【００１５】
各画素には、薄膜トランジスタTFT、液晶キャパシタClc、及び維持キャパシタ（storage capacitor）Cstが形成されている。薄膜トランジスタTFTのゲート端子はいずれかのゲート線G1〜Gnに接続され、ソース端子はいずれかのデータ線D1〜Dmに接続され、ドレイン端子は同じ画素の液晶キャパシタClc及び維持キャパシタCstの一端、すなわち画素電極（図１には示さず）に接続されている。薄膜トランジスタTFTはゲート線G1〜Gnを通して外部からゲートオン電圧Vonを受けたときにターンオンし、データ線D1〜Dmからデータ電圧を液晶キャパシタClc及び維持キャパシタCstに伝達する。液晶キャパシタClcは、液晶層を隔てて相対する画素電極と共通電極との対から成る。液晶層は誘電体として機能する。薄膜トランジスタTFTのターンオン時に画素電極に対してデータ電圧が印加されると、画素電極と共通電極との間の電圧差で液晶層には電界が生じ、更にその電界に応じて液晶層の分子配列が変化する。維持キャパシタCstは好ましくは、保護層を隔てて相対する画素電極と維持電極との対から成る。保護層は誘電体として機能する。維持キャパシタCstは液晶キャパシタClcの容量を補い、画素電極に対して次のデータ電圧が印加されるまで、液晶キャパシタClcの両端電圧を印加されたデータ電圧に安定に維持する。尚、維持キャパシタCstは省略されてもよい。各画素は好ましくは、三原色（赤色、緑色、青色）のいずれかを表示可能である。好ましくは、各画素にはカラーフィルターが設けられている。更に、各画素の間にはブラックマトリックスが設けられ、光漏れが防止されていてもよい。
【００１６】
液晶駆動回路1000は各画素の動作を制御する。液晶駆動回路1000は好ましくは液晶表示パネル100の外側に設置され、信号制御部600、駆動電圧生成部400、ゲート駆動部200、階調電圧生成部500、及びデータ駆動部300を備えている。
【００１７】
ゲート駆動部200及びデータ駆動部300は好ましくは、液晶表示パネル100の表示領域の周縁に設けられている。ゲート駆動部200及びデータ駆動部300は更に好ましくはＡＳＧ（amorphous silicon gate）方式によって液晶表示パネル100の下部基板の上に直接、集積化されている。その他に、ゲート駆動部200及びデータ駆動部300はそれぞれ、液晶表示パネル100とは別に製作され、ＣＯＢ（Chip On Board）方式、ＴＡＢ（Tape Automated Bonding）方式、又はＣＯＧ（Chip On Glass）方式により下部基板の上に実装されていてもよい。本発明のこの実施形態においては好ましくは、ゲート駆動部200とデータ駆動部300とはそれぞれ、少なくとも１枚のチップに組み込まれて下部基板の上に実装されている。
【００１８】
駆動電圧生成部400及び信号制御部600は好ましくは、プリント回路基板（Printed Circuit Board；ＰＣＢ）の上に実装されている。そのＰＣＢはフレキシブルプリント回路（Flexible Printed Circuit；ＦＰＣ）を介してゲート駆動部200及びデータ駆動部300に接続され、更にそれらを介して液晶表示パネル100に接続されている。
【００１９】
信号制御部600はまず、外部のグラフィックコントローラ（図１には示さず）から入力画像信号及び入力制御信号を受ける。入力画像信号は好ましくは画像データR、G、Bを含む。入力制御信号は好ましくは、垂直同期信号Vsync、水平同期信号Hsync、メインクロックMCLK、及びデータイネーブル信号DEを含む。
【００２０】
信号制御部600は次に入力画像信号を処理し、画像データR、G、Bを液晶表示パネル100の動作条件に適するように生成する。画像データR、G、Bは液晶表示パネル100の画素の配列に合わせて再配列される。画像データR、G、Bは更に画像補正回路によって補正されてもよい。
【００２１】
信号制御部600は更に、入力制御信号に基づいてゲート制御信号CONT2及びデータ制御信号CONT1を生成する。ゲート制御信号CONT2はゲート駆動部200に伝送され、画像データR、G、B及びデータ制御信号CONT1はデータ駆動部300に伝送される。ゲート制御信号CONT2は好ましくは、ゲート駆動部200にゲート線に対するゲートオン電圧Vonの出力開始を指示するための垂直同期開始信号、ゲート駆動部200の動作タイミングを制御するためのゲートクロック信号、及び、ゲート駆動部200にゲートオン電圧Vonを実際に出力する期間を指示するための出力イネーブル信号を含む。データ制御信号CONT1は好ましくは、データ駆動部300に一行の画素に対する画像データR、G、Bの伝送開始を知らせるための水平同期開始信号、データ駆動部300に各データ線に対するデータ信号の印加タイミングを指示するためのロード信号LOAD、データ駆動部300に共通電圧に対する階調電圧の極性の反転を指示するための反転信号RVS、及びデータ駆動部300の動作タイミングを制御するためのデータクロック信号を含む。
【００２２】
駆動電圧生成部400は、外部の電源装置から供給される電力を用いて液晶表示パネル100の駆動に必要な各種の駆動電圧を生成して出力する。その駆動電圧は好ましくは、薄膜トランジスタTFTをターンオンさせるためのゲートオン電圧Von、薄膜トランジスタTFTをターンオフさせるためのゲートオフ電圧Voff、及び共通電圧Vcomを含む。ゲートオン電圧Vonとゲートオフ電圧Voffとはゲート駆動部200に与えられ、共通電圧Vcomは液晶表示パネル100の共通電極及び維持電極に対して印加される。
【００２３】
ゲート駆動部200はゲート制御信号CONT2に従ってゲート信号を液晶表示パネル100のゲート線G1〜Gmに順番に出力する。ゲート駆動部200は特に、垂直同期開始信号に従って動作を開始し、ゲートクロック信号に同期してゲート信号の電圧レベルを、駆動電圧生成部400から与えられたゲートオン電圧Von及びゲートオフ電圧Voffの間で切り換える。好ましくは、ゲートクロック信号がハイレベルに切り換えられるときにいずれかのゲート線にゲートオン電圧Vonが出力され、ゲートクロック信号が次にローレベルに切り換えられるときにそのゲート線にゲートオフ電圧Voffが出力される。
【００２４】
ゲート駆動部200は好ましくはシフトレジスタ部とレベルシフト部とを備えている。シフトレジスタ部はゲート制御信号CONT1に応じ、各ゲート線に対応するパルスを順番に生成する。レベルシフト部は、シフトレジスタ部によって生成された各パルスの電圧を、各画素の薄膜トランジスタTFTの駆動に適したレベル、すなわちゲートオン電圧Vonにまで高める。
【００２５】
階調電圧生成部500は、外部の電源装置からガンマ電圧GVDDを受け、更にそれを分圧して複数の異なるレベルの階調電圧VGを生成する。それらの階調電圧VGはデータ駆動部300に与えられる。
図２に階調電圧生成部500のブロック図を示す。階調電圧生成部500は少なくとも図２の(a)、(b)いずれかの構成を含む。図２に示されているように、階調電圧生成部500は好ましくは、電圧分配部511、521、マルチプレクサ部512、522、及び、階調電圧出力部513、523を備えている。
【００２６】
電圧分配部511、521はそれぞれ、ガンマ基準電圧GVDD(＋)、GVDD(−)を分圧して複数の分配電圧を生成する。電圧分配部511、521は好ましくは、ガンマ基準電圧GVDD(＋)、GVDD(−)と接地電圧VSSとの間にシリアル接続された抵抗ストリングにより構成されている。更に、その抵抗ストリングの間に可変抵抗をシリアル接続し、ガンマ基準電圧GVDD(＋)、GVDD(−)の分配間隔を微調節してもよい。
【００２７】
マルチプレクサ部512、522はそれぞれ、複数（図２では９個）のマルチプレクサMUX−01〜MUX−09、MUX−10〜MUX−18を備えている。各マルチプレクサMUX−01〜MUX−09、MUX−10〜MUX−18は電圧分配部511、522から分配電圧を、レベルの高いものから順に所定数ずつ入力し、それらの分配電圧の中から一つを選択してガンマ電圧VIN2〜VIN10、VIN13〜VIN21として出力する。マルチプレクサ部512、522は好ましくは、２番目に高いガンマ電圧VIN2、VIN13から、２番目に低いガンマ電圧VIN10、VIN21までの各レベルのガンマ電圧を出力する。一方、最上位のガンマ電圧VIN1、VIN12と最下位のガンマ電圧VIN11、VIN22としては好ましくは、ガンマ基準電圧GVDD(＋)、GVDD(−)と接地電圧VSSとがそのまま利用される。
【００２８】
階調電圧出力部513、523はそれぞれ、マルチプレクサ部512、522から入力された複数（図２では11種類）のガンマ電圧VIN1〜VIN11、VIN12〜VIN22を用いて複数の異なるレベルの階調電圧±VGを生成して出力する。階調電圧±VGの種類の数は好ましくは、１画素当たりの画像データR、G、Bのビット数に応じて決定される。例えば画像データR、G、Bが１画素当たり８ビットである場合、階調電圧出力部513、523は２５６種類の階調電圧VGを生成する。
【００２９】
階調電圧生成部500は好ましくは、図２の(a)、(b)に示されている構成を両方含む。図２の(a)に示されている構成511、512、513は正のガンマ基準電圧GVDD(＋)から２５６種類の正の階調電圧＋VGを生成する。図２の(b)に示されている構成521、522、523は負のガンマ基準電圧GVDD(−)から２５６種類の負の階調電圧−VGを生成する。こうして、階調電圧生成部500は極性の異なる階調電圧群、すなわち、正の階調電圧＋VGと負の階調電圧−VGとの両方を生成してデータ駆動部300に与える。
【００３０】
階調電圧生成部500は好ましくは、データ駆動部300とは別のモジュールとして構成され、データ駆動部300に外付けされる。階調電圧生成部500はその他に、データ駆動部300に一体的に組み込まれていてもよい。
【００３１】
データ駆動部300はまず、階調電圧生成部500からは複数の階調電圧±VGを入力し、信号制御部600からは画像データR、G、Bとデータ制御信号CONT1とを入力する。データ駆動部300は次に、複数の階調電圧±VGを用いて画像データR、G、Bをデータ電圧DS1〜DSmに変換し、それらのデータ電圧DS1〜DSmを各データ線D1〜Dmに対して印加する。データ駆動部300は好ましくは、正の階調電圧＋VGと負の階調電圧−VGとの両方を用い、共通電圧Vcomに対するデータ電圧DS1〜DSmの極性を、画像データR、G、Bのフレームごとに、データ線D1〜Dmごとに、又は水平周期ごとに反転させる。その極性の反転のタイミングは好ましくは、信号制御部600からの反転信号RVSに従って制御される。
【００３２】
図３にデータ駆動部300のブロック図を示す。図３に示されているように、データ駆動部300は好ましくは、シフトレジスタ部310、データレジスタ部320、ラッチ部330、デコーダ部340、及び出力バッファ部370を備えている。シフトレジスタ部310は、データ制御信号CONT2の示すタイミングで、データ線ごとにサンプリング信号を生成してラッチ部330に与える。好ましくは、シフトレジスタ部310は水平同期開始信号に応じて動作を開始し、その最前段から順に、サンプリング信号をデータクロック信号に同期して所定のパルス間隔で生成してラッチ部330に出力する。データレジスタ部320は、信号制御部600から画像データR、G、Bを入力し、入力順に一時的に保存する。ラッチ部330は、シフトレジスタ部310からサンプリング信号が一つ入力されるごとに、データレジスタ部320から一画素に対する画像データR、G、B、すなわち、データ線D1〜Dmの一つに対して設定されるべき画像データR、G、Bをサンプリングして保持する。それにより、ラッチ部330の全体では、一行の画素に対する画像データ、すなわち、各データ線D1〜Dmに対して同時に設定されるべき画像データR、G、Bが保持される。ラッチ部330は更に、ロード信号LOADに応じ、保持していた一行の画素に対する画像データR、G、Bを一括してデコーダ部340に出力する。デコーダ部340は好ましくは、図４に示されているように、接続されているデータ線D1〜Dmごとにデコーダ341を一つずつ含む。各デコーダ341は、複数の階調電圧±VGを用い、ラッチ部330から入力された一つの画素に対する画像データR、G、Bをデータ電圧に変調して出力バッファ部370に出力する。出力バッファ部370は、デコーダ部340により生成されたデータ電圧DS1〜DSmを増幅して各データ線D1〜Dmに対して印加する。出力バッファ部370は好ましくは、図４に示されているように、接続されているデータ線D1〜Dmごとに演算増幅器（ＡＭＰ）を一つずつ、出力バッファ371として含む。
【００３３】
データ駆動部300は更に、以下に述べるように、画像データR、G、Bの示す階調に応じて所定の電圧をプレチャージ電圧として選択し、データ電圧DS1〜DSmと共に各データ線D1〜Dmに対して印加する。
図４にデータ駆動部300の出力回路のブロック図を示す。図４では特に、第１データ線D1に接続されたデータ駆動部300の出力回路の構成を示す。図４に示されているように、データ駆動部300はプレチャージ部351と階調読取部361とを備えている。プレチャージ部351は、デコーダ341が第１データ線D1に対してデータ電圧DS1を印加する前に、若しくはその印加と同時に、第１データ線D1に対してプレチャージ電圧を印加する。プレチャージ部351は特に、階調読取部361からの制御信号SSに従ってプレチャージ電圧のレベルを選択する。階調読取部361は、第１データ線D1に対して設定すべき画像データR、G、Bの示す階調を読み取り、その階調に応じて第１データ線D1に対するプレチャージ電圧を決定する。階調読取部361は更に、決定したプレチャージ電圧のレベルを制御信号SSでプレチャージ部351に通知する。
【００３４】
プレチャージ部351は好ましくは各デコーダ341の出力端に接続され、更に好ましくは、デコーダ341と出力バッファ371との間に接続されている。階調読取部361は好ましくはデータ駆動部300の内部に一体的に組み込まれている。階調読取部361はその他に、データ駆動部300とは別のモジュール、例えば信号制御部600に組み込まれていてもよい。プレチャージ部351及び階調読取部361は好ましくは、データ線D1〜Dnのそれぞれに一対ずつ設けられている。
【００３５】
プレチャージ部351と階調読取部361とは好ましくは、以下に述べるように、画像データR、G、Bの示す階調に応じてプレチャージ電圧を選択する。
画像データR、G、Bは通常、各画素の表示すべき階調をバイナリ値で表す。画像データR、G、Bが例えば８ビットであり、２５６種類の階調を表す場合、最下位の階調、すなわち第１番目の階調（full black）は「00000000」で表され、最上位の階調、すなわち第２５６番目の階調（full white）は「11111111」で表される。階調読取部361は好ましくは各画素の表現可能な階調の全範囲を予め２n個の区間に分けている。階調読取部361は更に、各画像データR、G、Bの上位ｎビットを読み取る。それにより、階調読取部361は、各画像データR、G、Bの示す階調が２n個の区間のうち、いずれの区間に属しているのかを判別できる。階調読取部361は続いて、画像データR、G、Bの上位ｎビットから2n種類の制御信号SSを生成する。
【００３６】
具体的には例えば、階調読取部361は各画素の表現可能な階調の範囲全体を予め、低階調区間と高階調区間との２個の区間に分けている。ここで、低階調区間は、画像データR、G、Bの上位１ビットが「０」である階調の範囲、すなわち、第１番目〜第１２８番目の階調から成り、高階調区間は、画像データR、G、Bの上位１ビットが「１」である階調の範囲、すなわち、第１２９番目〜第２５６番目の階調から成る。その場合、階調読取部361は各画像データR、G、Bの上位１ビット、すなわち最上位ビット（Most Significant Bit；ＭＳＢ）を読み取り、そのＭＳＢが「０」と「１」とのいずれであるかに応じ、その画像データの示す階調が低階調区間と高階調区間とのいずれに属するかを判別する。階調読取部361は更に、画像データR、G、Bの示す階調が低階調区間に属するときは制御信号SSをローレベルに維持し、画像データR、G、Bの示す階調が高階調区間に属するときは制御信号SSをハイレベルに維持する。
【００３７】
プレチャージ部351は好ましくは、図４に示されているようなスイッチング回路を備えている。スイッチング回路は、階調読取部361から制御信号SSを入力し、その制御信号SSの種類に応じて複数のプレチャージ電圧の中から一つのプレチャージ電圧を選択して所定時間出力する。プレチャージ電圧は、階調読取部361によって分割された２n個の区間のそれぞれに対して個別に設定されている。各プレチャージ電圧は好ましくは、対応する区間の中間に位置する階調に対応するガンマ電圧のレベルに調節されている。
【００３８】
具体的には例えば、階調読取部361が各画素の表現可能な階調の範囲全体を上記のように低階調区間と高階調区間との２個の区間に分割している場合、プレチャージ部351は低階調のプレチャージ電圧と高階調のプレチャージ電圧とのいずれかを実際のプレチャージ電圧として選択する。ここで、低階調のプレチャージ電圧は好ましくは、低階調区間の中間に位置する第６４番目の階調にほぼ対応するガンマ電圧のレベルに調節されている。一方、高階調のプレチャージ電圧は好ましくは、高階調区間の中間に位置する第１９２番目の階調にほぼ対応するガンマ電圧のレベルに調節される。図４では、デコーダ341が第１データ線D1に対して正の階調電圧＋VGをデータ電圧として印加する場合、プレチャージ部351は第１０ガンマ電圧＋VIN10を低階調のプレチャージ電圧として用い、第３ガンマ電圧＋VIN3を高階調のプレチャージ電圧として用いる。一方、デコーダ341が第１データ線D1に対して負の階調電圧−VGをデータ電圧として印加する場合、プレチャージ部351は第１３ガンマ電圧−VIN13を低階調のプレチャージ電圧として用い、第２０ガンマ電圧−VIN20を高階調のプレチャージ電圧として用いる。
【００３９】
図４では、プレチャージ部351のスイッチング回路は２つの入力端子と１つの出力端子とを備えている。第１入力端子に対しては低階調のプレチャージ電圧＋VIN10／−VIN13が印加される。第２入力端子に対しては高階調のプレチャージ電圧＋VIN3／−VIN20が印加される。出力端子は出力バッファ371の入力端子に接続されている。階調読取部361からの制御信号SSがローレベルである場合、スイッチング回路は第１入力端子を出力端に接続する。それにより、画像データR、G、Bの示す階調が低階調区間に属する場合、スイッチング回路は低階調のプレチャージ電圧＋VIN10／−VIN13を出力する。一方、階調読取部361からの制御信号SSがハイレベルである場合、スイッチング回路は第２入力端子を出力端子に接続する。それにより、画像データR、G、Bの示す階調が高階調区間に属する場合、スイッチング回路は高階調のプレチャージ電圧＋VIN3／−VIN20を出力する。ここで、スイッチング回路が各階調のプレチャージ電圧の出力を持続する時間は好ましくは、各画素に含まれる画素電極の電圧がデータ電圧に達するまでに要する時間の約1／20〜2／20である。例えば画素電極の電圧がデータ電圧に達するまでに2000nsの時間が必要である場合、プレチャージ部351は各入力端子を約100ns〜200nsの間、出力端子に接続する。
【００４０】
好ましくは、図４に示されているように、出力バッファ371の前段にはプレチャージキャパシタCpが接続されている。プレチャージキャパシタCpは、プレチャージ部351から出力されたプレチャージ電圧＋VIN10／−VIN13、または＋VIN3／−VIN20によって充電される。プレチャージキャパシタCpは出力バッファ371の入力電圧を安定化させる。ここで、プレチャージキャパシタCpは好ましくは、出力バッファ371の前段に接続された独立な回路素子である。その他に、データ線D1の寄生容量自体がプレチャージキャパシタCpとして利用されてもよい。
【００４１】
図５及び図６に、ゲート信号とデータ電圧とのタイミング図の一例を示す。図５及び図６に示されているように、各データ線D1ではデータ電圧のレベルが１水平周期1Hごとに切り換えられる。特に、共通電圧Vcomに対するデータ電圧の極性が１水平周期1Hごとに反転する。一方、各ゲート線G1に対しては順番にゲートオン電圧Vonが１水平周期1Hずつ印加される。その結果、同じデータ線D1に接続された一列の画素では、それぞれの画素電極に対して印加されるデータ電圧の極性が画素行ごとに反転する。すなわち、行反転駆動が実行される。
【００４２】
図５及び図６に示されているように、画像データR、G、Bの示す階調に対応するデータ電圧が各データ線D1に対して印加されるとき、その直前にプレチャージ部351から、その階調の属する区間に応じたプレチャージ電圧が約100ns〜200nsの間、印加される。その後、データ電圧がそのデータ線D1に対して１水平周期1Hの間、印加される。尚、プレチャージ電圧の印加期間はデータ電圧の印加期間と所定の時間、重複していてもよい。
【００４３】
図５は、画像データR、G、Bの上位１ビットが「０」である場合を示す。その場合、データ線D1に対してはまず、低階調のプレチャージ電圧Vpが印加され、データ線D1の電圧があるレベルVp−Lまで上昇する。ここで、電圧Lはある一定値を示す。その後、画像データR、G、Bの示す階調に対応するデータ電圧Vtが続いてデータ線D1に対して印加されるので、データ線D1の電圧、及びそのデータ線D1に接続された画素電極の電圧が目標レベルVt−Lまで上昇する。
【００４４】
図６は、画像データR、G、Bの上位１ビットが「１」である場合を示す。その場合、データ線D1に対してはまず、高階調のプレチャージ電圧Vpが印加され、データ線D1の電圧があるレベルVp−Hまで上昇する。ここで、電圧Hはある一定値を示す。その後、画像データR、G、Bの示す階調に対応するデータ電圧Vtが続いてデータ線D1に対して印加されるので、データ線D1の電圧、及びそのデータ線D1に接続された画素電極の電圧が目標レベルVt−Hまで上昇する。
【００４５】
低階調／高階調のプレチャージ電圧は上記のとおり、階調電圧生成部500により生成されたガンマ電圧である。従って、その立ち上がり及び立ち下がりが、デコーダ341により生成されるデータ電圧の立ち上がり及び立ち下がりよりも速い。本発明の実施形態では、各画素の画素電極の電圧が、立ち上がり／立ち下がりの速いプレチャージ電圧の印加によって一旦上昇した後に、立ち上がり／立ち下がりの遅いデータ電圧の印加によって上昇する。それにより、各画素の画素電極の電圧を目標レベルまで到達させるのに必要な時間を短縮できる。従って、データ駆動部300の駆動能力を高く維持したまま、データ駆動部300のバイアス電流を更に低減可能である。その結果、データ駆動部300の消費電流を更に低減できる。従って、その消費電流に伴う発熱量も低減できる。
【００４６】
表１に、本発明の上記の実施形態による液晶駆動回路1000と従来の駆動回路とのそれぞれで消費電流を測定した結果を示す。尚、その測定では、水平周期が21.7μsに設定され、データ線の抵抗値が10Ωに設定され、データ線の静電容量が300pFに設定されている。更に、最上位のガンマ電圧VIN1が13.80Vに設定され、最下位のガンマ電圧VIN11が0.2Vに設定されている。
【００４７】
【表１】
2008304896.tif 000003
【００４８】
表１に示されているように、データ駆動部300では従来のデータ駆動部より、消費されるバイアス電流I1の最小値が61％低減し、最大値が127％低減している。一方、階調電圧生成部500では従来の階調電圧生成部より、消費されるガンマ基準電流I2が約11％低減している。このように、本発明の上記の実施形態による液晶駆動回路1000は、プレチャージ部351を備えたデータ駆動部300の採用により、消費電流を従来の駆動回路より10％以上低減できることが確認された。
【００４９】
本発明の上記の実施形態は液晶表示装置である。しかし、本発明の実施形態は液晶表示装置には限定されない。複数の画素がマトリックス状に配置された表示装置であれば、本発明は適用可能である。例えば、プラズマディスプレイパネル（Plasma Display Pannel；ＰＤＰ）や有機ＥＬ（Electro Luminescence）ディスプレイにも本発明は適用可能である。
【００５０】
以上、本発明の好ましい実施形態について説明したが、それは単なる例示に過ぎない。本発明の実施形態はそれらには限定されない。実際、当業者であれば、特許請求の範囲に記載されている本発明の要旨を逸脱することなく、上記の実施形態を種々に変更可能であろう。従って、本発明の技術的範囲はそれらの変更の範囲を含むと解されるべきである。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施形態による液晶表示装置のブロック図
【図２】図１に示されている階調電圧生成部のブロック図
【図３】図１に示されているデータ駆動部のブロック図
【図４】図３に示されているデータ駆動部の出力回路のブロック図
【図５】本発明の実施形態について、画像データの上位１ビットが「０」である場合でのゲート信号とデータ電圧とのタイミング図
【図６】本発明の実施形態について、画像データの上位１ビットが「１」である場合でのゲート信号とデータ電圧とのタイミング図
【符号の説明】
【００５２】
100：液晶表示パネル
200：ゲート駆動部
300：データ駆動部
351：プレチャージ部
361：階調読取部
400：駆動電圧生成部
500：階調電圧生成部
600：信号制御部
【図１】
2008304896.tif 000004
【図２】
2008304896.tif 000005
【図３】
2008304896.tif 000006
【図４】
2008304896.tif 000007
【図５】
2008304896.tif 000008
【図６】
2008304896.tif 000009