(57)【要約】【課題】  高出力な積層型圧電素子の提供と、生産性に優れ、極めて高品位の積層型圧電素子を安定的に得られる製造方法の提供と、を目的とする。【解決手段】圧電セラミック層１００a、１００ｂの表面に形成された内部電極層１２０ａ、１２０ｂを、複数の領域に区画し、同一内部電極層内の他の領域よりも、相対的に抵抗値の低い低抵抗領域１２１ａ、１２１ｂが分布するように形成する。圧電セラミック層１００ａ、１００ｂ内において電界密度の高い領域ＨＲと電界密度の低い領域ＬＲとが混在し、出力変位量に差が生じ、圧電セラミック層が撓み変形する。この撓みによる変位ｄSと逆圧電効果による圧電セラミック層の変位ｄLとが重畳されて大きな出力変位を得ることができる。【選択図】  図２
2008300438.tif 000002
【特許請求の範囲】
【請求項１】
圧電セラミック層の表面に内部電極層を印刷形成した単位ユニット層を繰り返し積層してなる積層型圧電素子において、
上記内部電極層は、複数の領域に区画され、同一内部電極層内の他の領域よりも、相対的に抵抗値の低い低抵抗領域が分布することを特徴とする積層型圧電素子。
【請求項２】
上記内部電極層は、圧電セラミック材料と導電性材料とを含み、上記低抵抗領域は、同一電極層内の他の領域よりも、導電性材料濃度が高く形成されることを特徴とする請求項１に記載の積層型圧電素子。
【請求項３】
上記低抵抗領域は、同一電極層内の他の領域よりも、膜厚が厚く形成されることを特徴とする請求項１または２に記載の積層型圧電素子。
【請求項４】
上記低抵抗領域は、上記圧電セラミック層内に向かって突出する内部電極凸部によって形成されることを特徴とする請求項１ないし３のいずれか１項に記載の積層型圧電素子。
【請求項５】
上記低抵抗領域は、上記圧電セラミックス層を挟んで対向する内部電極層の上記低抵抗領域が互いに対向しない位置に配設されることを特徴とする請求項１ないし４のいずれか１項に記載の積層型圧電素子。
【請求項６】
圧電セラミック層の表面に内部電極層を印刷形成した単位ユニット層を、繰り返し積層してなる積層型圧電素子の製造方法において、
一の内部電極層を異なる導電性を有す領域に区画し、導電性の異なる導体ペーストを用いて低抵抗領域とそれ以外の領域とを複数回に分けて印刷形成する工程を備えることを特徴とする積層型圧電素子の製造方法。
【請求項７】
圧電セラミック層の表面に内部電極層を印刷形成した単位ユニット層を、繰り返し積層してなる積層型圧電素子の製造方法において、
焼成によって圧電セラミック層と同一組成となるペーストを用いて内部電極凸部形成層を内部電極凸部と略同一の膜厚で印刷形成する工程と、
導電性ペーストを用いて内部電極層に積層して内部電極凸部を形成する工程と、を備えることを特徴とする積層型圧電素子の製造方法。
【請求項８】
圧電セラミック層の表面に内部電極層を印刷形成した単位ユニット層を、接着層を介して繰り返し積層してなる積層型圧電素子の製造方法において、
上記圧電セラミック層となるセラミックグリーンシートの表面に、上記内部電極層を印刷、乾燥し上記単位ユニット層を形成する工程と、
得られた上記単位ユニット層の表面に上記接着層を印刷形成する工程と、
上記接着層が未乾燥状態のまま、該接着層に他の単位ユニット層を積層すると同時にトムソン型を用いて打ち抜き加工する工程と、
上記セラミック積層成形体を脱脂、焼成して上記積層型圧電素子を得る工程と、を備えることを特徴とする請求項６または７に記載の積層型圧電素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電セラミック層と内部電極層とが交互に積層された積層型圧電素子の出力向上に関するものである。
【背景技術】
【０００２】
従来、内燃機関に用いられる燃料噴射弁等の駆動源として、その応答性の速さから、逆圧電効果を利用したピエゾアクチュエータの適用が提案されている。
特に、車両用ピエゾアクチュエータは、走行距離３０〜５０万ｋｍに相当する１０８回以上の繰り返し作動が要求され、これを保証する高い耐久性と信頼性が要求されている。
【０００３】
この様なピエゾアクチュエータに用いられる圧電素子としては、圧電セラミックの薄板を厚み方向の分極が一層毎に逆になるように圧電セラミック層と内部電極層とを交互に数十枚〜数百枚積層した積層型圧電素子が有望である。
【０００４】
本発明者等は、この様な極めて積層枚数の多い積層型圧電素子を安定して形成する製造方法として、特許文献１に示す、層間剥離が生じ難く、一体の焼結体をなす積層型圧電素子の大量生産に適したセラミック積層体の製造方法を提案した。
【０００５】
また、この様なピエゾアクチュエータを用いた燃料噴射弁は、積層型圧電素子と、その変位を伝達するピストン部材と、ピストン部材を圧電素子に密着させるとともに、積層型圧電素子に所定のプリセット荷重を与えるバネ部材を備えており、圧電素子の伸縮に伴い、ピストン部材が摺動して、燃料噴射弁の開閉を制御する制御弁を駆動するようになっている。
【０００６】
燃料噴射弁の更なる小型化、高精度化のために、ピエゾアクチュエータには、より高い変換効率が望まれている。
例えば、特許文献２には、予圧縮手段を備え、圧電セラミック層の積層方向に沿って配設された一対の電極層の表面部から加えられる予圧縮力によって、圧電セラミック層内における部分的な領域の分極方向を積層方向に対して横断方向に変換し、電極層間に電界を加え、全ての分極方向が積層方向に平行に変換された時に、大きな変位量を得るピエゾアクチュエータが開示されている。
【特許文献１】特開２００３−１７４２１０号公報
【特許文献２】特表２００５−５３５１３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献２にあるような予圧縮手段と圧電素子とが交互に積層された構造では、必要な出力を得るための素子の体格が非常に大きくなる虞がある。
また、単層の圧電素子の間に予圧縮手段を配設しているので、構造が複雑で組み付けコストの増大に繋がる虞もある。
更に、特許文献２にあるように予圧縮手段として圧電素子のパターニングされた電極層の間に金属中間層を配設した場合、単位圧電セラミック層当たりの変位量が大きくても、金属中間層の弾性変形によって、発生変位ならびに発生力が吸収され、積層体全体としては、燃料噴射弁駆動用のアクチュエータとして充分な変位量が得られない虞もある。
【０００８】
本発明は、かかる実情に鑑み、高出力な積層型圧電素子の提供と、生産性に優れ、極めて高品位で高出力な積層型圧電素子を安定的に得られる製造方法の提供と、を目的とする。
【課題を解決するための手段】
【０００９】
請求項１の発明では、圧電セラミック層の表面に内部電極層を印刷形成した単位ユニット層を繰り返し積層してなる積層型圧電素子において、内部電極層は、複数の領域に区画され、同一内部電極層内の他の領域よりも、相対的に抵抗値の低い低抵抗領域が分布する。
【００１０】
請求項１の発明によれば、同一内部電極層内の導電性の高い領域と相対的に導電性の低い領域とが存在することによって、圧電セラミック層に電界を加えたときに、圧電セラミック層内において電界密度の高い領域と電界密度の低い領域とが混在した状態となる。
圧電セラミックの逆圧電効果による変位量は、電界強度に比例するので、電界密度に差があると出力変位量に差が生じ、圧電セラミック層が撓み変形する。  この撓みによる変位が、逆圧電効果による圧電セラミック層の変位に加えられる。
単位圧電セラミック層当たりの撓みは極僅かであっても、数百層積層される積層型圧電素子においては、この撓みが重畳されて従来よりも大きな出力変位を得ることができる。
【００１１】
具体的には、請求項２の発明のように、内部電極層は、圧電セラミック材料と導電性材料とを含み、低抵抗領域は、同一電極層内の他の領域よりも、導電性材料濃度を高く形成することによって実現できる。
内部電極層中の圧電セラミック材料の濃度を高くすると圧電セラミック層との接合強度が増し、内部電極層中の導電性材料の濃度を高くすると内部電極層の電気抵抗を相対的に低くできる。
【００１２】
また、請求項４のように、低抵抗領域は、同一電極層内の他の領域よりも、膜厚を厚く形成しても良い。
内部電極層の膜厚を厚くすることにより、その他の領域よりも電気抵抗が相対的に低くできる。
【００１３】
更に、請求項５のように、低抵抗領域は、上記圧電セラミック層内に向かって突出する内部電極凸部によって形成しても良い。
内部電極凸部によって体積が大きくなるので、電気抵抗が、他の部位の電気抵抗よりも相対的に低くなる。
加えて、内部電極凸部と対向する内部電極との距離が短くなるので、低抵抗領域と他の領域との電界密度の差が大きくなり、圧電セラミック層の撓み変形量が増加する。
従って、更に大きな出力変位を得ることができる。
【００１４】
請求項６の発明では、圧電セラミック層の表面に内部電極層を印刷形成した単位ユニット層を、繰り返し積層してなる積層型圧電素子の製造方法において、
一の内部電極層を異なる導電性を有す領域に区画し、導電性の異なる導体ペーストを用いて低抵抗領域とそれ以外の領域とを複数回に分けて印刷形成する工程を備える。
【００１５】
請求項６の発明によれば、同一の内部電極層内に低抵抗領域が分布した積層型圧電素子を極めて容易に製造できる。
【００１６】
請求項７の発明では、圧電セラミック層の表面に内部電極層を印刷形成した単位ユニット層を、繰り返し積層してなる積層型圧電素子の製造方法において、焼成によって圧電セラミック層と同一組成となるペーストを用いて内部電極凸部形成層を内部電極凸部と略同一の膜厚で印刷形成する工程と、導電性ペーストを用いて内部電極層に積層して内部電極凸部を形成する工程と、を備える。
【００１７】
請求項７の発明によれば、一の内部電極層内に凸部によって抵抗値を低くした領域を形成することが極めて容易にできる。
また、内部電極凸部形成層を設けることにより、内部電極凸部が、圧電セラミック層内に突出した構造が極めて容易に実現できる。
また、内部電極凸部形成領域と内部電極凸部とは、印刷によって形成されるので、膜厚の制御が容易である。
従って、寸法精度の良い積層型圧電素子がえられる。
【００１８】
請求項８の発明では、圧電セラミック層の表面に内部電極層を印刷形成した単位ユニット層を、接着層を介して繰り返し積層してなる積層型圧電素子の製造方法において、圧電セラミック層となるセラミックグリーンシートの表面に、内部電極層を印刷、乾燥し、単位ユニット層を形成する工程と、得られた単位ユニット層の表面に接着層を印刷形成する工程と、接着層が未乾燥状態のまま、該接着層に他の単位ユニット層を積層すると同時にトムソン型を用いて打ち抜き加工する工程と、セラミック積層成形体を脱脂、焼成して積層型圧電素子を得る工程と、を備える。
【００１９】
請求項８の発明によれば、打ち抜き、積層、接着を同時に行うことができる。
更に、未乾燥状態の接着層が流動して膜厚のバラツキを解消するので、寸法精度が高く、完全一体となった積層型圧電素子を低コストで生産できる。
【発明を実施するための最良の形態】
【００２０】
本発明の第１の実施形態における積層型圧電素子１の構成概要について図１を参照して説明する。
図１に示すように、積層型圧電素子１は、単位ユニット層１０ａと単位ユニット層１０ｂとが、厚み方向の分極Ｐが一層毎に逆になるように交互に数十層〜数百層積層されており、数層から数十層毎にスリット部１５０が形成されており、上下の端部には、保護層６が形成されている。
単位ユニット層１０ａ、１０ｂは、薄板状に形成された圧電セラミック層１００ａ、１００ｂの表面に内部電極層１２０ａ、１２０ｂが形成されている。
内部電極層１２０ａ、１２０ｂは、複数の領域に区画され、同一内部電極層内の他の領域よりも、相対的に抵抗値の低い低抵抗領域１２１ａ、１２１ｂが分布している。
【００２１】
具体的には、内部電極層１２０ａ、１２０ｂは、例えばＰＺＴ等の圧電セラミック材料とＡｇ、Ｐｄ等の導電性材料とを含み、低抵抗領域１２１ａ、１２１ｂは、同一電極層内の他の領域よりも、導電性材料の濃度を高く形成してある。
また、内部電極層１２０ａの低抵抗領域１２１ａは、圧電セラミックス層１００ａ、１００ｂを挟んで対向する内部電極層１２０ｂの低抵抗領域１２１ｂが互いに対向しない位置に配設してある。
【００２２】
更に、内部電極層１２０ａ、１２０ｂには、外部に導通するための内部電極端子部１２３ａ、１２３ｂが圧電セラミック層の側面から左右交互に引き出すように設けられている。
加えて、スペーサ部１３０ａ、１３０ｂによって内部電極端子部１２３ａ、１２３ｂ以外の内部電極外周縁の絶縁性が確保されている。
また、上下の絶縁層６と単位ユニット層１０ａ、１０ｂとの境界部および、数層〜数十層毎に圧電セラミック層１００とスリット層１５０とを持つダミー層３０を形成して、伸縮時に積層型圧電素子１内部に働く応力の緩和を図っている。
なお、単位ユニット層１０ａ、１０ｂは、圧電セラミック層１００ａ、１００ｂと同室の接着層１４０ａ、１４０ｂによって接着積層された後、焼成によって完全一体の積層型圧電素子１を形成している、
【００２３】
本実施形態の効果について図２を参照して説明する。
図２（ａ）は、本発明の効果を示す、単位ユニット層１０ａの拡大模式図、（ｂ）は、比較例１として従来構造の積層型圧電素子１Ｘと本実施形態における積層型圧電素子１との出力変位の違いを示す模式図である。
図２（ａ）に示すように、圧電セラミック層１００ａを挟んで対向する内部電極層１２０ａの低抵抗領域１２１ａと内部電極層１２０ｂの低抵抗領域１２１ｂとが対向しない位置に形成してある。
圧電セラミック層１００ａに電界を加えたときには、圧電セラミック層１００ａの板厚方向に対して斜め方向に、電界密度の高い領域ＨＲが形成され、その他の領域は相対的に電界密度の低い領域ＬＲとなる。
この電界密度の高い領域ＨＲの逆圧電効果による伸びがごく僅かであるが電界密度の低い領域ＬＲの伸びよりも大きくなるため、圧電セラミック層１００ａに撓みが生じる。
従って、厚さＬ０の圧電セラミック層１００ａの分極方向Ｐに電圧Ｖを印加した場合、圧電セラミック層１００ａの固有の電圧ｄ常数ｄ３３に応じた変位ｄＬに、撓みによる変位ｄＳが加わることになる。
図２（ｂ）に示すように、数百層の圧電セラミック層を積層した積層型圧電素子を製造した場合、内部電極層に低抵抗領域の形成されていない従来構造の積層型圧電素子１Ｘの変位量は１０〜１５μm程度であるが、本実施例においては、撓みによる変位が重畳されて、素子全体としては、１〜２μm程度の変位量増加が期待できる。
【００２４】
以下に、本発明の複数の実施形態について説明する。
なお、基本となる構成ならびに効果は、第１の実施形態と同様であるので、実質的に同一の部分ついての説明を省略し、第１の実施形態と相違する部分についてのみ説明する。
本発明の第２の実施形態における積層型圧電素子１’について、図３を参照して説明する。
本実施形態においては、内部電極層１２０ａ’、１２０ｂ’の低抵抗領域１２１ａ’、１２１ｂ’は、同一電極層内の他の領域よりも、膜厚を厚く形成してある。
内部電極層１２０ａ’、１２０ｂ’の膜厚を部分的に厚くすることにより、その他の領域よりも電気抵抗が相対的に低くできる。
具体的には、本実施形態における低抵抗領域は、圧電セラミック層１００ａ’、１００ｂ’内の両側に向かって突出する内部電極凸部１２１ａ’、１２２ａ’、１２１ｂ’、１２２ｂ’によって形成してある。
この様に形成することによって、低抵抗領域間の距離が更に短くなる。
従って、その他の領域と低抵抗領域間との電界密度の差が大きくなり圧電セラミック層１００ａ’１００ｂ’の撓みが大きくなり、変位量の更なる増加が期待できる。
【００２５】
本発明の第３の実施形態における積層型圧電素子１’’の構成を図４に示す。
本実施形態において、低抵抗領域は、圧電セラミック層１００ａ’’、１００ｂ’’内の両側に向かって突出する内部電極凸部１２１ａ’、１２２ａ’’、１２１ｂ’’、１２２ｂ’’の突設位置をずらして形成しても良い。
【００２６】
本発明の第４の実施形態における積層型圧電素子１’’’の構成を図５に示す。
本実施形態において、低抵抗領域は、圧電セラミック層１００ａ’’’、１００ｂ’’’内の片側に向かって突出する内部電極凸部１２１ａ’’’、１２１ｂ’’’によって形成しても良い。
【００２７】
以下に、本発明の各実施形態における積層型圧電素子の製造方法について詳述する。
圧電セラミック層１００、１００ａ、１００ｂは、例えばＰＺＴ等の圧電セラミック材料粉末を分散媒とＰＶＢ等の結合材とＤＢＰ等の可塑剤等に分散させたスラリーを用いてドクターブレード法によりシート状の薄板を作製して得られる。
内部電極層１２０ａ、１２０ｂは、圧電セラミック層１００ａ、１００ｂと同材質の圧電セラミックスラリーを共材として、Ａｇ、Ｐｄ等を含む導電性材料に添加してペースト状にしたものをスクリーン印刷等により、圧電セラミック層１００ａ、１００ｂの表面に印刷形成することにより得られる。
【００２８】
図６（ａ）、（ｂ）に示すように、共材の添加量によって内部電極層１２０ａ、１２０ｂの密着強度ならびに抵抗値が変化する。
共材を重量比で４０％以上添加すると密着強度は圧電セラミック層の強度と同等になり、６０％以上添加すると急激に抵抗値が高くなる。
【００２９】
本発明に第１の実施形態においては、内部電極層１２０ａ、１２０ｂの形成には、共材を６０重量％添加した内部電極用ペーストを用い、低抵抗値領域１２１ａ、１２１ｂの形成には、共材３０重量％を添加した低抵抗用ペーストを用いた。
【００３０】
図７〜９に本発明の第１の実施形態における積層型圧電素子１の製造方法を（ａ）〜（ｏ）の順を追って示す。
なお、図中（ａ）〜（ｍ）の断面図に対応する平面図を（ａ’）〜（ｍ’）で示した。
（ａ）、（ａ’）に示すように、シート状に形成された圧電セラミック層１００の表面に焼成によって焼失すべく、カーボン等の焼失可能な材料と粘性を持たせるための結合材と分散媒とからなるペーストが用いて、略小判型環状のスリット層１５０を印刷形成し、乾燥する。
（ｂ）、（ｂ’）に示すように、これに積層して、圧電セラミック層１００と同材質の圧電セラミック材料を分散媒、結合材等と混ぜてペースト状にした圧電ペースト、または、これに結合材成分を増量し、接着性を強化した接着層ペーストを用いて、接着層１４０を印刷形成する。
セラミック層１００とスリット層１５０と接着層１４０とによって、ダミー層３０が形成される。
（ｃ）、（ｃ’）に示すように、予め別に用意したアルミナ等の絶縁性セラミックまたは、圧電セラミック層１００ａと同材質のグリーンシートを、トムソン型７を用いて略小判型に打ち抜いた保護層６をトムソン型７内に収納しておく。  これを接着層１４０が未乾燥状態のダミー層３０に近づけて行き、保護層６の下面とダミー層３０と接着層１４０を介してトムソン型７内で接着積層すると同時に外形を略小判型に打ち抜く。
これで、保護層６とダミー層３０とが積層された状態となる。
【００３１】
次いで、（ｄ）、（ｄ’）に示すように、シート状の圧電セラミック層１００ａの表面に低抵抗用ペーストを用いて、抵抗値領域１２１ａがドット状に点在するように印刷形成し、乾燥する。
これに積層して、（ｅ）、（ｅ’）に示すように、内部電極用ペーストを用いて、低抵抗値領域１２１ａと略同一の厚みで、略小判型で、片側に端子部１２３ａの引き出された内部抵抗層１２０ａを印刷形成、乾燥する。
この時、抵抗値領域１２１ａと内部電極層１２０ａとの境界部が重なるように印刷形成すると膜厚分布を小さくできる。（以下の工程においても、同一階層内に同一膜厚の印刷層を複数形成する場合に同じ。）
更に、（ｆ）、（ｆ’）に示すように、内部電極層１２０の外周を覆うようにスペーサ層１３０ａを印刷形成し、乾燥する。
スペーサ層１３０ａには、圧電セラミック層１００ａと焼成後に同材質となる成分のペーストが用いられる。
圧電セラミック層１００ａと、低抵抗領域１２１ａを含む内部電極層１２０ａと、スペーサ層１３０ａとによって、単位ユニット層１０ａが形成される。  これに積層して、図８（ｇ）、（ｇ’）に示すように、スペーサ層１３０ａと内部電極層１２０ａとを覆うように、接着層ペーストを用いて、接着層１４０ａを印刷する。
（ｈ）、（ｈ’）に示すように、保護層６とダミー層３０との収納されたトムソン型７を用いて、接着層１４０ａが未乾燥状態のまま、ダミー層３０の下面と接着層１４０ａを介して単位ユニット層１０ａとを接着させると同時に、単位ユニット層１０ａの外周を略小判型に打ち抜く。
これで、保護層６とダミー層３０と単位ユニット層ａとがトムソン型７内で積層された状態となる。
【００３２】
同様にして、（ｉ）〜（ｌ）、（ｉ’）〜（ｌ’）に示しように、単位ユニット層１０ｂを形成する。
（ｉ）、（ｉ’）に示すように、低抵抗領域１２１ｂは、単位ユニット層１０ａに形成された低抵抗領域１２１ａと対向しない位置となるように、形成位置をずらして、圧電セラミック層１００ｂの表面にドット状に印刷形成、乾燥される。
次いで、（ｊ）、（ｊ’）に示すように、内部電極層１２０ｂを印刷形成し、乾燥する。
この時、端子部１２３ｂは、単位ユニット層１０ａに形成された端子部１２３ａと反対側側面に張り出すように形成される。
更に、（ｋ）、（ｋ’）に示すように、スペーサ層１３０ｂを印刷形成、乾燥する。
圧電セラミック層１００ｂと、低抵抗領域１２１ｂを含む内部電極層１２０ｂと、スペーサ層１３０ｂとによって単位ユニット層１０ｂが形成される。
これに積層して、（ｌ）、（ｌ’）に示すように、接着層１４０ｂを印刷する。
【００３３】
図９（ｍ）、（ｍ’）に示すように、接着層１４０ｂが未乾燥状態のまま、保護層６とダミー層３０と単位ユニット層１０ａとが積層状態で収納されたトムソン型７を用いて、単位ユニット層１０ａの下面と接着層１４０ｂを介して単位ユニット層１０ｂとを接着させると同時に、単位ユニット層１０ｂの外周を略小判型に打ち抜く。
この状態で保護層６とダミー層３０と単位ユニット層１０ａと単位ユニット層１０ｂとがトムソン型７内で積層された状態となる。
【００３４】
上記工程を繰り返すことにより単位ユニット層１０ａと単位ユニット層１０ｂとが交互に積層された状態になる。
また、数層から数十層枚にダミー層３０を適宜形成する。
（ｎ）に示すように、所定の積層数になるまで上記工程を繰り返した後、下端部に、保護層６を、接着層１４０を介して積層することにより、積層型圧電素子成形体１Ｇができる。
これを、脱脂炉で脱脂した後、焼成炉で焼成することにより、（ｏ）に一部切り欠き斜視図で示した、完全一体の積層型圧電素子１が完成する。
スリット層１５０は、焼成により焼失し、スペーサ層１３０ａ、１３０ｂと接着層１４０ａ、１４０ｂとは、圧電セラミック層１０ａ、１０ｂと完全に一体化する。
上述した接着層１４０ａ、１４０ｂによる接着とトムソン型７を用いて積層と打ち抜きを同時に行う製造方法を採ることで、極めて高い寸法精度で、かつ完全一体の積層型圧電素子を得ることができるので、本発明の圧電セラミック層のごく僅かな撓みを出力変位量の増加に利用することが可能となる。
【００３５】
本実施形態の説明においては、１素子の製造方法について説明したが、大型のグリーンシートを用いて複数内部電極層を同時に印刷形成すれば、生産性を極めて高くできる。
【００３６】
本発明の第２の実施形態における積層型圧電素子の製造方法について図１０を参照して説明する。
図１０（ａ）、（ｂ）は、それぞれ、単位ユニット層１０ａ’、１０ｂ’を複数回に分けて印刷される印刷層を積層順に分けて示す断面図である。
本実施形態においては、内部電極層２１０ａ’、２１０ｂ’の上下に圧電セラミック層１００ａ’、１００ｂ’に向かって突出する内部電極凸部１２１ａ’、１２１ｂ’、１２２ａ’、１２２ｂ’と、内部電極凸部形成層１４１ａ’、１４１ｂ’、１４２ａ’、１４２ｂ’とを印刷形成して、単位ユニット層１０ａ’、１０ｂ’形成し、これを接着層１４０ａ’、１４０ｂ’を介して積層する。
先ず、図１０（ａ）を参照して、本実施形態における単位ユニット層１０ａ’の形成方法を説明する。
圧電セラミック層１００ａ’の表面に、圧電セラミック層と焼成後に同材質となる成分のペーストを用いて、内部電極凸部形成層１４１ａ’を印刷形成、乾燥する。
内部電極凸部形成層１４１ａ’は、圧電セラミック層１００ａ’に向かって突出する内部電極凸部１２２ａ’が形成される領域が窪んだ状態で形成する。
内部電極凸部形成層１４１ａ’に積層して、これと略同一の膜厚で内部電極凸部１２２ａ’を印刷形成し、乾燥する。
更に、これに積層して、内部電極凸部形成層１４１ａ’と内部電極凸部１２２ａ’を覆うように、内部電極層１２０ａ’を印刷形成し、乾燥する。
更に、これに積層して、内部電極１２０ａ’の外周縁を覆うように、スペーサ層１３０ａ’を印刷形成し、乾燥する。
更に、これに積層して、内部電極層１２０ａ’の上側に突出する内部電極層凸部１２１ａ’を印刷形成し、乾燥する。
更に、これに積層して、内部電極凸部形成層１４２ａ’を内部電極層凸部１２１ａ’と略同一膜厚で印刷形成し、乾燥する。
以上により本実施形態における単位ユニット層１０ａ’が形成される。
同様にして、図１０（ｂ）に示したように単位ユニット層１０ｂ’を形成する。
本発明の第１の実施形態における積層型圧電素子１と同様、得られた単位ユニット１０ａ’、１０ｂ’に接着層１４０ａ’、１４０ｂ’を印刷形成し、接着層１４０ａ’１４０ｂ’が未乾燥状態のまま、単位ユニット１０ａ’、１０ｂ’を交互に積層し、脱脂・焼成すれば、本発明の第２の実施形態における積層型圧電素子１ａ’ができる。
【００３７】
同様に、本発明の第３の実施形態における積層型圧電素子１ａ’’は、図１１（ａ）、（ｂ）に示すように、内部電極層２１０ａ’’、２１０ｂ’’の上下に圧電セラミック層１００ａ’’、１００ｂ’’に向かって突出する内部電極凸部１２１ａ’’、１２１ｂ’’、１２２ａ’’、１２２ｂ’’と、内部電極凸部形成層１４１ａ’’、１４１ｂ’’、１４２ａ’’、１４２ｂ’’と、スペーサ層１３０ａ’’、１３０ｂ’’と、を印刷形成して、単位ユニット層１０ａ’’、１０ｂ’’形成し、これを接着層１４０ａ’’、１４０ｂ’’を介して積層する。
【００３８】
同様に、本発明の第４の実施形態における積層型圧電素子１ａ’’’は、図１２（ａ）、（ｂ）に示すように、内部電極層２１０ａ’’’、２１０ｂ’’’の上に圧電セラミック層１００ａ’’’、１００ｂ’’’に向かって突出する内部電極凸部１２１ａ’’’、１２１ｂ’’’と、内部電極凸部形成層１４２ａ’’’、１４２ｂ’’’と、スペーサ層１３０ａ’’’、１３０ｂ’’’と、を印刷形成して、単位ユニット層１０ａ’’’、１０ｂ’’’形成し、これを接着層１４０ａ’’、１４０ｂ’’を介して積層する。
【００３９】
上記実施形態の説明においては、低抵抗領域１２１ａ、１２１ｂをドット状に形成した場合を代表例として説明したが、ドット状に限定する物ではなく、図１３（ａ）から（ｄ）に示すように、対向する内部電極層１２０ａ、１２０ｂの低抵抗領域１２１ａ、１２１ｂとが、対向しない位置にずらして形成すればよく、低抵抗領域１２１ａ、１２１ｂは、（ａ）に示すように複数の円形状のドットで形成しても良いし、（ｂ）に示すように複数の多角形状のドットで形成してもよいし、（ｃ）に示すように帯状に形成してもよいし、（ｄ）に示すように千鳥格子状に形成しても良い。
【００４０】
上記実施形態において、圧電セラミック材料としてＰＺＴ、電極材料としてＡｇ、Ｐｄ等を用いた場合を例に説明したが、本発明は、上記実施形態に限定するものではなく、本発明の趣旨を逸脱しない範囲で適宜変更可能である。
【図面の簡単な説明】
【００４１】
【図１】は、本発明の第１の実施形態における積層型圧電素子の断面模式図。
【図２】（ａ）は、本発明の第１の実施形態における効果原理を示す断面模式図、（ｂ）は、本発明の第１の実施形態における効果を比較例と共に示す概念図。
【図３】は、本発明の第２の実施形態における積層型圧電素子の断面模式図。
【図４】は、本発明の第３の実施形態における積層型圧電素子の断面模式図。
【図５】は、本発明の第４の実施形態における積層型圧電素子の断面模式図。
【図６】（ａ）は、内部電極層中の共材添加量に伴う内部電極層と圧電セラミック層との密着強度の変化を示す特性図、（ｂ）は、内部電極層中の共材添加量に伴う内部電極層の抵抗値変化を示す特性図。
【図７】は、本発明の第１の実施形態における積層型圧電素子の製造工程の一部を（ａ）から（ｆ）の順を追って示す断面図、（ａ’）〜（ｆ’）はその平面図。
【図８】は、本発明の第１の実施形態における積層型圧電素子の製造工程の一部を（ｇ）から（ｌ）の順を追って示す断面図、（ａ’）〜（ｌ’）はその平面図。
【図９】は、本発明の第１の実施形態における積層型圧電素子１の製造工程の一部を示し、（ｍ）は、積層・打ち抜き工程の繰り返しを示す断面図、（ｍ’）はその平面図、（ｎ）は、積層型圧電素子成形体１Ｇの断面図、（ｏ）は、完全一体となった積層型圧電素子１を示す一部切り欠き斜視図。
【図１０】本発明の第２の実施形態における積層型圧電素子１’の製造工程の要部を示し、（ａ）は、単位ユニット層１０ａ’の展開断面図、（ｂ）は、単位ユニット層１０ｂ’の展開断面図。
【図１１】本発明の第３の実施形態における積層型圧電素子１’’の製造工程の要部を示し、（ａ）は、単位ユニット層１０ａ’’の展開断面図、（ｂ）は、単位ユニット層１０ｂ’’の展開断面図。
【図１２】本発明の第４の実施形態における積層型圧電素子１’’’の製造工程の要部を示し、（ａ）は、単位ユニット層１０ａ’’’の展開断面図、（ｂ）は、単位ユニット層１０ｂ’’’の展開断面図。
【図１３】（ａ）〜（ｄ）は、本発明の第１〜第４の実施形態における積層型圧電素子に適用し得る、低抵抗領域の複数のパターン例を示す平面図。
【符号の説明】
【００４２】
１  積層型圧電素子
１０a、１０ｂ  単位ユニット層
１００a、１００ｂ  圧電セラミック層
１２０a、１２０ｂ  内部電極層
１２１a、１２１ｂ  低抵抗領域
１２３a、１２３ｂ  内部電極端子部
１３０a、１３０ｂ  スペーサ層
１４０a、１４０ｂ  接着層
１５０  スリット層
６  絶縁層
P  分極方向
【図１】
2008300438.tif 000003
【図２】
2008300438.tif 000004
【図３】
2008300438.tif 000005
【図４】
2008300438.tif 000006
【図５】
2008300438.tif 000007
【図６】
2008300438.tif 000008
【図７】
2008300438.tif 000009
【図８】
2008300438.tif 000010
【図９】
2008300438.tif 000011
【図１０】
2008300438.tif 000012
【図１１】
2008300438.tif 000013
【図１２】
2008300438.tif 000014
【図１３】
2008300438.tif 000015