(57)【要約】【課題】半導体装置の有効仕事関数調整のためのゲート構造、ゲート構造を備えた半導体装置、およびゲート構造を形成する方法を提供する。【解決手段】半導体装置の有効仕事関数調整のためのゲート構造は、半導体装置のチャネル領域上のゲート誘電体と、ゲート誘電体と直接接触した第１の金属窒化物と、アルミニウム含有量が３０原子ｗｔ．％よりも大きい共形炭化アルミニウム材料層と、共形アルミニウム（Ａｌ）・炭素（Ｃ）含有材料層と直接接触した第２の金属窒化物層と、を備える。共形炭化アルミニウム（Ａｌ）層は、炭化アルミニウムすなわちＡｌ４Ｃ３を含み、２．５ｎｍを下回る厚さにおいて、最大５７原子％（ａｔ．％）のアルミニウム（Ａｌ）含有量および３．９ｅＶ〜５．０ｅＶの仕事関数設定を有する。このような構造は、最先端の仕事関数電極に対して、２５ｎｍを下回る金属ゲート長スケーリングおよび抵抗の利益をもたらし得る。【選択図】図４
2021501467.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の有効仕事関数調整のためのゲート構造であって、
半導体装置のチャネル領域上のゲート誘電体と、
前記ゲート誘電体と直接接触した第１の金属窒化物、アルミニウム含有量が３０原子百分率（ａｔ．％）よりも大きく、厚さが２．５ｎｍよりも小さい共形炭化アルミニウム材料層、および前記共形炭化アルミニウム含有材料層と直接接触した第２の金属窒化物層を含む仕事関数設定電極と、
を備えた、ゲート構造。
【請求項２】
前記共形炭化アルミニウム材料層が、アルミニウム（Ａｌ）含有量が５７原子百分率（ａｔ．％）の無等級炭化物である、請求項１に記載のゲート構造。
【請求項３】
前記共形炭化アルミニウム材料層が、Ａｌ４Ｃ３である、請求項１に記載のゲート構造。
【請求項４】
前記共形炭化アルミニウム材料層が、チタン・アルミニウム含有炭化物、チタン・アルミニウム含有窒化物、または前記チタン・アルミニウム含有炭化物および前記チタン・アルミニウム含有窒化物の両方の組合せ、と組み合わせてＡｌ４Ｃ３を含む、請求項１に記載のゲート構造。
【請求項５】
前記共形炭化アルミニウム材料層が、３０ａｔ．％〜５７ａｔ．％に調節された有効アルミニウム（Ａｌ）原子百分率（ａｔ．％）を有する、請求項４に記載のゲート構造。
【請求項６】
前記共形炭化アルミニウム材料層が、０．５ｎｍ〜２ｎｍに調節された厚さを有する、請求項１に記載のゲート構造。
【請求項７】
前記共形炭化アルミニウム材料層が、３．９ｅＶ〜５．０ｅＶとなるように前記電極の仕事関数を調整する、請求項１に記載のゲート構造。
【請求項８】
前記第１の金属窒化物が、窒化チタンで構成された、請求項１に記載のゲート構造。
【請求項９】
前記第２の金属窒化物が、窒化チタンで構成された、請求項１に記載のゲート構造。
【請求項１０】
前記第２の金属窒化物層上のメタル・フィル上の低抵抗メタル・フィルをさらに備えた、請求項１に記載のゲート構造。
【請求項１１】
前記仕事関数設定電極が、上側金属窒化物を除いて、１ｎｍ〜４ｎｍの範囲の厚さを有する、請求項１に記載のゲート構造。
【請求項１２】
金属、金属窒化物、またはこれらの組合せを含む前記第２の金属窒化物層上のギャップ・フィルをさらに備えた、請求項１に記載のゲート構造。
【請求項１３】
半導体装置であって、
前記半導体装置のチャネル領域の両側のソース領域およびドレイン領域と、
請求項１ないし１２のいずれかに記載のゲート構造と、
を備えた、半導体装置。
【請求項１４】
前記ゲート構造が、２５ｎｍを下回るゲート長を有する、請求項１３に記載の半導体装置。
【請求項１５】
ゲート構造を形成する方法であって、
半導体チャネル領域に対するゲート開口を形成することと、
前記半導体チャネル領域上に高ｋゲート誘電体層を形成することと、
前記高ｋゲート誘電体層上に有効仕事関数調整ゲート・スタックを形成することであり、前記有効仕事関数調整ゲート・スタックが、第１の金属窒化物層と、アルミニウム（Ａｌ）原子百分率（ａｔ．％）が３０ａｔ．％を上回る炭化アルミニウム材料層と、第２の金属窒化物層と、を一連に含み、前記炭化アルミニウム材料層が、共形原子層堆積プロセスを用いて堆積された、前記形成することと、
を含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般的に、半導体装置に関し、より詳細には、半導体装置の有効仕事関数（effective work function）調整のためのゲート構造に関する。
【背景技術】
【０００２】
エレクトロニクス産業においては、アナログおよびデジタルの両電気信号と関連するスイッチング、増幅、フィルタリング、および他のタスクのため、電界効果トランジスタ（ＦＥＴ）が広く使われている。これらのうち最も一般的なものは、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴまたはＭＯＳ）であって、ゲート構造に電圧が印加されることにより、半導体本体の下層チャネル領域に電界が生成され、電子が半導体本体のソース領域とドレイン領域との間のチャネルを移動可能となる。半導体装置の製造における継続的な流れとして、電気デバイスの形状（スケーリング）の抑制のほか、デバイスのスイッチング速度および電力消費の観点でのデバイス性能の向上が挙げられる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、半導体装置の有効仕事関数調整のためのゲート構造、ゲート構造を備えた半導体装置、およびゲート構造を形成する方法を提供することを目的とする。
【課題を解決するための手段】
【０００４】
本発明は、拡散障壁層（diffusion barrier layer）によりゲート誘電体（gate dielectric）から分離された炭化アルミニウムを含む共形置換ゲート電極（conformal replacement gate electrode）を提供し得る。共形炭化アルミニウム（Ａｌ）層は、炭化アルミニウムすなわちＡｌ４Ｃ３を含み、２５Å（オングストローム）を下回る厚さにおいて、最大５７原子％（ａｔ．％）のアルミニウム（Ａｌ）含有量および３．９ｅＶ〜５．０ｅＶの仕事関数設定を有する。このような構造は、最先端の仕事関数電極に対して、２５ｎｍを下回る金属ゲート長スケーリングおよび抵抗の利益をもたらし得る。
【０００５】
一実施形態においては、半導体装置における有効仕事関数調整をもたらす炭化アルミニウム材料層を含むゲート構造が提供される。一実施形態において、材料層は、Ａｌ４Ｃ３層である。別の実施形態において、材料は、Ａｌ４Ｃ３およびＴｉ含有炭化アルミニウム（Ａｌ）の複合材料である。別の実施形態において、半導体装置の有効仕事関数調整のためのゲート構造は、半導体装置のチャネル領域上のゲート誘電体を備える。また、このゲート構造は、ゲート誘電体と直接接触した第１の金属窒化物と、アルミニウム（Ａｌ）含有量が３０ａｔ．％よりも大きい共形炭化アルミニウム（Ａｌ）材料層と、共形炭化アルミニウム（Ａｌ）材料層と直接接触した第２の金属窒化物層と、を含み得る。いくつかの実施形態において、共形炭化アルミニウム（Ａｌ）材料層は、５Å（オングストローム）〜２０Å（０．５〜２ｎｍ）の厚さを有する。
【０００６】
別の実施形態においては、半導体装置の有効仕事関数調整をもたらす炭化アルミニウム材料層を有するゲート構造を含む半導体装置が提供される。一実施形態において、材料層は、Ａｌ４Ｃ３層である。別の実施形態において、材料は、Ａｌ４Ｃ３およびＴｉ含有炭化アルミニウムの複合材料である。別の実施形態において、この半導体装置は、半導体装置のチャネル領域の両側のソース領域およびドレイン領域と、半導体装置のチャネル領域上にゲート誘電体を備えたゲート構造と、を備える。ゲート構造は、ゲート誘電体と直接接触した第１の金属窒化物と、アルミニウム含有量が３０ａｔ．％よりも大きい共形炭化アルミニウム（Ａｌ）材料層と、共形炭化アルミニウム（Ａｌ）材料層と直接接触した第２の金属窒化物層と、をさらに含み得る。共形炭化アルミニウム（Ａｌ）材料層は、半導体装置の有効仕事関数調整を可能にする。この半導体装置は、平面型半導体装置、フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）、ナノシートおよびナノワイヤ半導体装置のような水平ゲート・オール・アラウンド（ＧＡＡ）半導体装置、垂直ゲート・オール・アラウンド（ＧＡＡ）半導体装置、ならびにこれらの組合せから成る群から選択され得る。一実施形態において、金属ゲート長は、２５ｎｍよりも短くすることができ、場合によっては、４ｎｍという短さも可能である。
【０００７】
さらに別の実施形態においては、３．９ｅＶ〜５ｅＶの有効仕事関数（ｅＷＦ）のためのゲート構造を形成する方法であって、半導体チャネル領域に対するゲート開口を形成することと、半導体チャネル領域上に高ｋゲート誘電体層を形成することと、を含む、方法が提供される。そして、高ｋゲート誘電体層上に有効仕事関数調整ゲート・スタック（gate stack）が形成されるようになっていてもよく、有効仕事関数調整ゲート・スタックは、第１の金属窒化物層、炭化アルミニウム材料層、および第２の金属窒化物層を一連に含み得、有効仕事関数調整層の各層は、共形原子層堆積（conformal atomic layer deposition）プロセスを用いて堆積される。
【０００８】
上記および他の特徴および利点については、以下、添付の図面と併せて参照すべき例示的な実施形態の詳細な説明から明らかとなるであろう。
【０００９】
以下の説明では、以下の図面を参照しつつ、好適な実施形態の詳細を提供する。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係る、フィン構造上の犠牲ゲート構造の上面図である。
【図２】切断線Ａ−Ａに沿うフィン構造上の犠牲ゲート構造を含む図１の構造の側断面図である。
【図３】１つの犠牲ゲート構造を含む基板の１つの領域上に遮蔽マスクを形成し、遮蔽マスクの下層に存在しない露出犠牲ゲート構造を除去する側断面図である。
【図４】本発明の一実施形態に係る、半導体チャネル上の高ｋゲート誘電体、高ｋゲート誘電体上の第１の金属窒化物層、第１の金属窒化物層上の炭化アルミニウム材料層、炭化アルミニウム材料層上の第２の金属窒化物層、およびメタル・フィルのゲート・スタックを含む置換金属ゲート構造の側断面図である。
【図５】図４の置換ゲート構造よりもゲート長が短い置換金属ゲート構造であって、半導体チャネル上の高ｋゲート誘電体、高ｋゲート誘電体上の第１の金属窒化物層、第１の金属窒化物層上の炭化アルミニウム材料層、および炭化アルミニウム材料層上の第２の金属窒化物のメタル・フィルのゲート・スタックを含む、置換金属ゲート構造の側断面図である。
【図６】本発明に係る、ｎ型半導体装置に対する炭化アルミニウム材料層と、ｐ型半導体装置に対するｐ型ゲート構造スタックと、を含む、ｎ型仕事関数調整のためのゲート構造スタックを示した側断面図である。
【図７】本発明の一実施形態に係る、仕事関数調整をもたらすゲート層スタックに炭化アルミニウムを含んだ複合材料を含む置換ゲート構造の一実施形態を示した側断面図である。
【発明を実施するための形態】
【００１１】
本明細書においては、特許請求の範囲に係る構造および方法の詳細な実施形態を開示する。ただし、開示の実施形態は、種々形態で具現化可能な特許請求の範囲に係る構造および方法の例示に過ぎないことが了解されるものとする。また、種々実施形態との関連で与えられる各例は、例示であり、何ら限定的なものではない。さらに、図面は必ずしも原寸に比例しておらず、特定の構成要素の詳細を示すため、一部の特徴を強調している場合がある。したがって、本明細書に開示の特定の構造的および機能的詳細は、限定的に解釈されるものではなく、本開示の方法および構造の種々採用を当業者に教示する代表的な基礎としてのみ解釈されるべきである。以下、説明を目的として、用語「上（upper）」、「下（lower）」、「右（right）」、「左（left）」、「垂直（vertical）」、「水平（horizontal）」、「頂部（top）」、「底部（bottom）」、およびこれらの派生語は、図面における配向と同様に、本開示の実施形態に関連するものとする。用語「〜上に位置付けられる（positioned on）」は、第１の構造等の第１の要素が第２の構造等の第２の要素上に存在することを意味し、第１の要素と第２の要素との間には、界面構造（たとえば、界面層）等の介在要素が存在していてもよい。用語「直接接触（direct contact）」は、第１の構造等の第１の要素および第２の構造等の第２の要素が、これら２つの要素の界面に如何なる中間導電層も中間絶縁層も中間半導体層も挟まずに接続されていることを意味する。
【００１２】
従来、置換ゲート・フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）は、調整可能な仕事関数（ＷＦ）設定金属のトレンチへの共形堆積を採用している。いくつかのシナリオにおいては、完全空乏型デバイスの場合にチャネル・ドープを調節し、小さな３次元チャネルによって変動を抑えるよりも、電極による有効ＷＦ（ｅＷＦ）設定が好ましい。置換金属ゲート（ＲＭＧ）フローにおけるゲート長は、有効仕事関数（ｅＷＦ）調整電極および高伝導メタル・フィルに対してトレンチに要する空間により物理的に制限される。将来的な技術ノードにおいては、ムーアの法則に追従するため、ゲート長のさらなるスケーリングが必要となり得ることが見出されている。また、いくつかの実施形態においては、より薄い低抵抗有効仕事関数（ｅＷＦ）調整電極／メタル・フィル・スタックによって、スケーリングを増大させるプロセス・シーケンスが一部可能になるはずである。さらに、ゲルマニウム（Ｇｅ）含有短チャネルｐ型電界効果トランジスタ（ｐＦＥＴ）に対する有効仕事関数（ｅＷＦ）調整電極の提供が求められている。ゲルマニウム（Ｇｅ）含有量を増やして移動度を高くすると、シリコン（Ｓｉ）チャネル・デバイスに比較して、閾値電圧がより高い正値となるためである。
【００１３】
いくつかの実施形態において、本明細書に記載の方法および構造は、相補型金属酸化物半導体（ＣＭＯＳ）の閾値電圧制御のための、従来よりも薄く、より効率的な共形有効仕事関数（ｅＷＦ）設定スタックを提供する。本開示のいくつかの実施形態によれば、有効仕事関数（ｅＷＦ）調整をもたらすゲート構造の材料層スタックは、原子百分率が３０ａｔ．％よりも大きく、いくつかの例においては５０ａｔ．％超（５７ａｔ．％等）も可能なアルミニウム（Ａｌ）を含む材料層を含み得る。有効仕事関数（ｅＷＦ）調整のためのゲート・スタックが炭化アルミニウム（Ａｌ）材料層を含むいくつかの実施形態において、アルミニウム対炭素（Ａｌ／Ｃ）比としては、０．５超が可能であり、いくつかの例においては１．０超も可能である。いくつかの実施形態において、本明細書に提供の方法および構造は、デバイスの有効仕事関数（ｅＷＦ）を調整するゲート・スタックにおいて、２５Å未満の厚さを有し、いくつかの例においては１０Å未満の厚さを有する炭化アルミニウム材料層を提供可能である。いくつかの実施形態においては、本明細書に記載の方法および構造の使用により、有効仕事関数（ｅＷＦ）調整をもたらす複数の層を有するゲート・スタックが提供され、有効仕事関数（ｅＷＦ）調整のための複数の層は、５０ｎｍ以下の厚さを有し得る。以下により詳しく論じる通り、アルミニウム・炭素含有材料層の堆積は、アルミニウム（Ａｌ）源と炭素（Ｃ）源とを分離することにより提供されるようになっていてもよく、これによって、より強力なＡｌ含有層が得られる。いくつかの実施形態において、共形Ａｌ含有ＡＬＤ層は、ｅＷＦの低減を可能にする。そして、いくつかの実施形態においては、アルミニウム（Ａｌ）が酸化物中に正電荷を生じる一方、そのチャネル方向への拡散は、底部のＴｉＮ層により阻止されて、ゲート漏れ電流が緩和される。
【００１４】
図１および図２は、フィン構造１０上の犠牲ゲート構造２５を示しており、半導体装置の有効仕事関数（ｅＷＦ）調整のためのアルミニウム（Ａｌ）・炭素（Ｃ）含有材料層を有するゲート構造を提供する初期構造のうちの１つを提供可能である。仕事関数は、固体から固体表面のすぐ外側の真空中の点まで電子を取り出すのに必要な最小限の熱力学的な仕事（すなわち、エネルギー）である。いくつかの実施形態において、アルミニウム（Ａｌ）・炭素（Ｃ）含有材料層は、ｎ型閾値電圧シフトをもたらす。本明細書において、「ｎ型閾値電圧シフト（n-type threshold voltage shift）」は、ｎ型半導体装置のシリコン含有基板におけるシリコンの伝導帯へのｎ型半導体装置のフェルミ・エネルギーのシフトを意味する。「伝導帯（conduction band）」は、電子で完全には満たされていないドープ材料の最も下側にある電子エネルギー帯である。
【００１５】
図１〜図７に示す実施形態において、形成される半導体装置は、電界効果トランジスタである。電界効果トランジスタ（ＦＥＴ）は、半導体装置のゲート構造に印加される電圧によって、出力電流すなわちソース−ドレイン電流が制御される半導体装置である。電界効果トランジスタは、３つの端子すなわちゲート構造、ソース領域、およびドレイン領域を有する。本明細書において、「フィン構造（fin structure）」は、フィン構造の２つの側壁上と、任意選択として、フィン構造の上面に沿って、電荷がチャネルを流れるように、ゲート構造がフィン構造の周りに位置決めされた半導体装置の本体として採用される半導体材料を表す。ＦｉｎＦＥＴは、半導体装置のチャネル領域をフィン構造中に位置決めした半導体装置である。フィン構造のソース領域およびドレイン領域は、フィン構造のチャネル領域の両側にあるフィン構造の部分である。図１〜図７に示す構造はＦｉｎＦＥＴであるが、本明細書に提供の方法および構造は、ＦｉｎＦＥＴ型デバイスに使用する有効仕事関数（ｅＷＦ）調整ゲート構造の提供だけに限定されない。平面型半導体装置（たとえば、金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ））、３次元（３Ｄ）チャネル半導体装置、ナノシート半導体装置、垂直電界効果トランジスタ（ＶＦＥＴ）、および他の半導体装置等、本明細書に記載の方法および構造には、他の半導体装置も等しく適用可能である。
【００１６】
図１および図２を参照して、これらの図は、基板５上に複数のフィン構造１０を形成して半導体装置を提供する一実施形態を示している。いくつかの実施形態においては、少なくとも１つのフィン構造１０が基板５のｎ型領域１５に存在していてもよく、また、少なくとも１つのフィン構造１０が基板５のｐ型領域２０に存在していてもよい。
【００１７】
フィン構造１０は、半導体装置のチャネル領域を提供する。いくつかの実施形態において、フィン構造１０は、ＩＶ族半導体で構成され得る。「ＩＶ族半導体（type IV semiconductor）」は、元素の周期律表のＩＶＡ族（すなわち、第１４族）のうちの少なくとも１つの元素を半導体材料が含むことを意味する。フィン構造に適するＩＶ族半導体材料の例としては、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコン・ゲルマニウム（ＳｉＧｅ）、炭素ドープ・シリコン（Ｓｉ：Ｃ）、炭素ドープ・シリコン・ゲルマニウム（ＳｉＧｅ：Ｃ）、およびこれらの組合せが挙げられる。一例においては、ｎ型領域１５およびｐ型領域２０のフィン構造１０のうちの少なくとも１つがシリコン（Ｓｉ）（たとえば、単結晶シリコン）で構成され得る。いくつかの実施形態において、フィン構造１０の材料は、９５ａｔ．％超のシリコンを含んでいてもよく、また、実質的に純粋なシリコン（たとえば、９９ａｔ．％以上のシリコン）とすることも可能である。いくつかの例において、フィン構造１０は、１００ａｔ．％シリコンの基材組成を有していてもよい。
【００１８】
別の実施形態においては、ｎ型領域１５およびｐ型領域２０のフィン構造１０のうちの少なくとも１つがゲルマニウム（Ｇｅ）含有半導体材料で構成され得る。いくつかの実施形態において、少なくとも１つの第１のフィン構造５ａの材料層は、シリコン・ゲルマニウム（ＳｉＧｅ）で構成され得る。いくつかの実施形態において、フィン構造１０の材料層は、シリコン・ゲルマニウム（ＳｉＧｅ）またはゲルマニウム（Ｇｅ）で構成され得る。たとえば、フィン構造１０の材料層は、最大９９ａｔ．％のゲルマニウムで構成され得る。一実施形態において、フィン構造の材料層は、１ａｔ．％〜９９ａｔ．％のゲルマニウムを含む。別の実施形態において、フィン構造の材料層は、１０ａｔ．％〜５０ａｔ．％のゲルマニウムで構成される。
【００１９】
他の実施形態においては、ｎ型領域１５およびｐ型領域２０のフィン構造１０のうちの少なくとも１つがＩＩＩ−Ｖ族半導体材料で構成され得る。用語「ＩＩＩ−Ｖ族半導体材料（III-V semiconductor material）」は、旧国際純正応用化学連合（ＩＵＰＡＣ）分類体系の下での元素の周期律表のＩＩＩＢ族もしくは新国際純正応用化学連合分類体系の第１３族のうちの少なくとも１つの元素ならびに元素の周期律業のＶＢ族もしくは新国際純正応用化学連合分類体系の第１５族のうちの少なくとも１つの元素を含む半導体材料を示す。いくつかの実施形態において、フィン構造１０を提供するＩＩＩ−Ｖ族半導体材料は、ＡｌＳｂ、ヒ化アルミニウム（ＡｌＡｓ）、窒化アルミニウム（ＡｌＮ）、リン化アルミニウム（ＡｌＰ）、ヒ化ガリウム（ＧａＡｓ）、リン化ガリウム（ＧａＰ）、アンチモン化インジウム（ＩｎＳｂ）、ヒ化インジウム（ＩｎＡｓ）、窒化インジウム（ＩｎＮ）、リン化インジウム（ＩｎＰ）、ヒ化アルミニウム・ガリウム（ＡｌＧａＡｓ）、リン化インジウム・ガリウム（ＩｎＧａＰ）、ヒ化アルミニウム・インジウム（ＡｌＩｎＡｓ）アンチモン化アルミニウム・インジウム（ＡｌＩｎＳｂ）、窒化ヒ化ガリウム（ＧａＡｓＮ）、アンチモン化ヒ化ガリウム（ＧａＡｓＳｂ）、窒化アルミニウム・ガリウム（ＡｌＧａＮ）、リン化アルミニウム・ガリウム（ＡｌＧａＰ）、窒化インジウム・ガリウム（ＩｎＧａＮ）、アンチモン化ヒ化インジウム（ＩｎＡｓＳｂ）、アンチモン化インジウム・ガリウム（ＩｎＧａＳｂ）、リン化アルミニウム・ガリウム・インジウム（ＡｌＧａＩｎＰ）、リン化ヒ化アルミニウム・ガリウム（ＡｌＧａＡｓＰ）、リン化ヒ化インジウム・ガリウム（ＩｎＧａＡｓＰ）、リン化アンチモン化ヒ化インジウム（ＩｎＡｓＳｂＰ）、リン化ヒ化アルミニウム・インジウム（ＡｌＩｎＡｓＰ）、窒化ヒ化アルミニウム・ガリウム（ＡｌＧａＡｓＮ）、窒化ヒ化インジウム・ガリウム（ＩｎＧａＡｓＮ）、窒化ヒ化インジウム・アルミニウム（ＩｎＡｌＡｓＮ）、窒化アンチモン化ヒ化ガリウム（ＧａＡｓＳｂＮ）、窒化アンチモン化ヒ化ガリウム・インジウム（ＧａＩｎＮＡｓＳｂ）、リン化アンチモン化ヒ化ガリウム・インジウム（ＧａＩｎＡｓＳｂＰ）、およびこれらの組合せから成る群から選択され得る。
【００２０】
フィン構造１０は、堆積、フォトリソグラフィ、およびエッチングのプロセスを用いて形成され得る。一実施形態において、フィン構造１０それぞれの規定に用いられるパターニング・プロセスは、側壁画像転写（ＳＩＴ）プロセスである。ＳＩＴプロセスには、半導体材料の一部（たとえば、フィン構造１０を提供する層または基板、あるいはその両方）にマンドレル材料層（mandrel material layer）（図示せず）を形成することを含み得る。マンドレル材料層には、次に実行されるエッチング・プロセスにおいて構造から選択的に除去可能な任意の材料（半導体、誘電体、または導体）を含み得る。一実施形態において、マンドレル材料層は、アモルファス・シリコンまたはポリシリコンで構成され得る。別の実施形態において、マンドレル材料層は、金属（たとえば、アルミニウム（Ａｌ）、タングステン（Ｗ）、または銅（Ｃｕ））で構成され得る。マンドレル材料層は、化学気相堆積またはプラズマ励起化学気相堆積等の堆積法により形成可能である。マンドレル材料層は、堆積させた後、リソグラフィおよびエッチングによって、フィン構造１０を提供する半導体含有材料の最上面に複数のマンドレル構造を形成可能である。
【００２１】
いくつかの実施形態において、ＳＩＴプロセスは、各マンドレル構造の各側壁に誘電体スペーサを形成することによって継続し得る。誘電体スペーサは、誘電体スペーサ材料を堆積させた後、当該堆積させた誘電体スペーサ材料をエッチングすることにより形成可能である。誘電体スペーサ材料としては、たとえば二酸化シリコン、窒化シリコン、または誘電体金属酸化物等の任意の誘電体スペーサ材料が挙げられ得る。誘電体スペーサ材料の提供に使用可能な堆積プロセスの例としては、化学気相堆積（ＣＶＤ）、プラズマ励起化学気相堆積（ＰＥＣＶＤ）、または原子層堆積（ＡＬＤ）が挙げられるが、これらに限定されない。誘電体スペーサの提供に用いられるエッチングの例としては、たとえば反応性イオン・エッチング（ＲＩＥ）等の任意のエッチング・プロセスが挙げられる。誘電体スペーサがＳＩＴプロセスにおいてエッチング・マスクとして用いられることから、各誘電体スペーサの幅によって各フィン構造１０の幅が決まる。
【００２２】
いくつかの実施形態において、誘電体スペーサの形成後、ＳＩＴプロセスは、各マンドレル構造を除去することによって継続する。各マンドレル構造は、シリコンとの比較でマンドレル材料を除去するように選択可能なエッチング・プロセスにより除去され得る。マンドレル構造の除去後、ＳＩＴプロセスは、フィン構造１０を提供する半導体材料の部分に対して、誘電体スペーサにより提供されたパターンを転写することによって継続する。パターン転写は、少なくとも１つのエッチング・プロセスを利用することにより実現されるようになっていてもよく、反応性イオン・エッチング（ＲＩＥ）、プラズマ・エッチング、イオン・ビーム・エッチング、もしくはレーザ・アブレーション等のドライ・エッチング、化学的ウェット・エッチング・プロセス、またはこれらの組合せが挙げられ得る。エッチングすなわちパターン転写の後、ＳＩＴプロセスは、エッチング・プロセスまたは平坦化プロセスを用いて誘電体スペーサを除去することで終結し得る。なお、前述のスペーサ画像転写（ＳＩＴ）プロセスは、フィン構造１０を形成する唯一の方法である。別の実施形態において、フィン構造１０はそれぞれ、フォトレジスト・エッチング・マスクを用いて形成され得る。
【００２３】
図１および図２は、フィン構造１０のチャネル部上に犠牲ゲート構造２５を形成することをさらに示している。犠牲ゲート構造２５は、下層の活性領域に対して選択的に除去可能な材料で構成されており、犠牲ゲート構造２５の形状によって、後で形成される機能的ゲート構造が決まる。犠牲ゲート構造２５は、置換金属ゲート（ＲＭＧ）プロセス・フローを用いて置換され得る。いくつかの実施形態において、犠牲ゲート構造２５は、シリコン（Ｓｉ）（たとえば、アモルファス・シリコンまたはポリシリコン）等の半導体材料で構成され得る。
【００２４】
犠牲ゲート構造２５の形成後は、活性領域それぞれにソースおよびドレイン領域３０が形成され得る。すべての構造に側壁スペーサ誘電体膜２６が堆積され、エッチバックによってソース／ドレイン・エピタキシャル面が露出される。ソースおよびドレイン領域３０は、イオン注入またはｉｎ−ｓｉｔｕドープ・エピタキシャル半導体材料の形成によって、形成され得る。たとえば、活性領域がフィン構造を含む場合、ソースおよびドレイン領域３０は、フィン構造のチャネル領域の両側にあるフィン構造の部分にｉｎ−ｓｉｔｕドープ半導体材料をエピタキシャル形成することによって、形成され得る。ＮＦＥＴおよびＰＦＥＴの両デバイスに対して、一連のスペーサ堆積、パターニング、エッチバック、および注入プロセスを完了することにより、ＣＭＯＳベースの論理回路を形成することができる。
【００２５】
ソースおよびドレイン領域３０の形成後は、犠牲ゲート構造２５、フィン構造１０、ならびにソースおよびドレイン領域３０の間および上方に中間誘電体層３１が形成される。中間誘電体層３１は、化学気相堆積（ＣＶＤ）（たとえば、プラズマ励起化学気相堆積（ＰＥＣＶＤ））、化学溶液堆積、またはスピン・オン堆積等の堆積法を用いて形成され得る。堆積後、中間誘電体層３１は、平坦化（たとえば、化学機械平坦化（ＣＭＰ）による平坦化）がなされるため、その上面が犠牲ゲート構造２５の上面と同一平面になる。
【００２６】
図３は、１つの犠牲ゲート構造２５を含む基板５の１つの領域２０上に遮蔽マスク２７を形成し、基板５の別の領域１５に存在する（遮蔽マスク２７の下層には存在しない）露出犠牲ゲート構造２５を除去する一実施形態を示している。遮蔽マスク２７は、堆積、フォトリソグラフィ、およびエッチングのプロセスを用いて誘電体材料から形成された硬質マスクであってもよい。たとえば、窒化物または酸化物材料層等、遮蔽マスク２７用の誘電体層が中間誘電体層３１および犠牲ゲート構造２５の上面上にブランケット堆積され得る。たとえば、化学気相堆積（ＣＶＤ）（たとえば、プラズマ励起化学気相堆積（ＰＥＣＶＤ））、化学溶液堆積、スピン・オン堆積、または物理気相堆積等の堆積プロセスを用いて、硬質マスク６用の誘電体層がブランケット堆積され得る。いくつかの例において、ブランケット堆積された硬質マスク誘電体層は、窒化シリコン（たとえば、Ｓｉ３Ｎ４）、酸窒化シリコン、または酸化シリコンで構成され得る。
【００２７】
その後、遮蔽マスク２７用のブランケット堆積された誘電体層上には、エッチング・マスク（たとえば、フォトレジスト・マスク）が形成され得る。フォトレジスト・マスクを提供するため、まず、遮蔽マスク２７用の誘電体材料の層上にフォトレジスト層が位置決めされる。フォトレジスト層は、たとえば化学気相堆積、プラズマ励起化学気相堆積、蒸着、またはスピン・オン・コーティング等の堆積プロセスを利用して形成されたフォトレジスト材料のブランケット層（blanket layer）により提供され得る。そして、フォトレジスト材料の照射パターンへの露光およびレジスト現像液を用いた露光フォトレジスト材料の現像を含み得るリソグラフィ・プロセスを利用することにより、フォトレジスト材料のブランケット層のパターニングによって、フォトレジスト・マスクが提供される。
【００２８】
そして、ブランケット堆積された硬質マスク層は、少なくともフォトレジスト・マスクに対して選択可能なエッチング・プロセスを用いてエッチングされるようになっていてもよく、ブランケット堆積された硬質マスク層のうち、フォトレジスト・マスクにより保護された部分が硬質マスク６を提供し続ける一方、露光部分は除去される。その後、フォトレジスト・マスクが除去され得る。
【００２９】
図３は、遮蔽マスク２７の下層に存在しない露光犠牲ゲート構造２５を除去することをさらに示している。犠牲ゲート構造２５は、選択エッチング・プロセスを用いて除去され得る。本明細書において、材料除去プロセスに関連する用語「選択（selective）」は、材料除去プロセスが適用されている構造の第１の材料に対する材料除去率が、少なくとも別の材料に対する除去率よりも高いことを示している。たとえば、一実施形態において、選択エッチングには、１０：１以上の比で第１の材料を第２の材料に対して選択的に除去する化学エッチングを含み得る。いくつかの実施形態において、露光犠牲ゲート構造２５を除去するエッチング・プロセスは、中間誘電体層３１、フィン構造１０、および遮蔽マスク２７に対して選択可能である。
【００３０】
図３に示す遮蔽マスク２７は、第１および第２のデバイス領域１０、１５それぞれに対して機能的ゲート構造を独立して形成するプロセス・シーケンスにおいて犠牲ゲート構造２５を選択的に除去するのに用いられる。なお、図３は、第２のデバイス領域２０において犠牲ゲート構造２５を保護しつつ、第１のデバイス領域１５から犠牲ゲート構造２５を除去することを示しているが、このシーケンスは逆であってもよい。たとえば、遮蔽マスク２７が第１のデバイス領域１５上に形成され、犠牲ゲート構造２５が第２のデバイス領域２０から除去され得る。他の実施形態においては、遮蔽マスク２７の使用が省略されてもよく、第１および第２のデバイス領域１０、１５の機能的ゲート構造は、実質的に同時に形成され得る。
【００３１】
犠牲ゲート構造２５を除去すると、フィン構造１０のチャネル領域に対するゲート開口２８が形成される。機能的ゲート構造４０は、ゲート開口に形成される。「機能的ゲート構造」は、半導体装置を「オン」から「オフ」状態に切り替えるように動作し、その逆もまた同様である。機能的ゲート構造４０は通常、少なくとも１つのゲート誘電体４１および少なくとも１つのゲート導体４２、４３、４４、４５を含み、ゲート導体部分には、有効仕事関数調整をもたらす材料層を含む。
【００３２】
ゲート開口に形成された有効仕事関数（ｅＷＦ）調整ゲート構造４０は、置換金属ゲート（ＲＭＧ）構造と称され得る。有効仕事関数（ｅＷＦ）調整ゲート構造４０は、１つの炭化アルミニウム材料層４３を含み得るが、これは、本明細書においてＡｌＣと称する炭化アルミニウムが可能である。炭化アルミニウム材料層４３のアルミニウム含有量が大きいと、層厚が２ｎｍ（２０Å）を下回る場合の閾値電圧シフトがもたらされるが、これは従来、共形置換ゲート構造において不可能なことであった。アルミニウム含有量が大きくなると、ｎ型半導体装置（たとえば、ｎ型ＦｉｎＦＥＴ）に適した閾値電圧シフトが生じる。炭化アルミニウム材料層４３は、共形厚さを有し、原子層堆積（ＡＬＤ）を用いて堆積される。後述の通り、炭化アルミニウム材料層４３は、金属窒化物含有層４２、４４とともに積層されて、有効仕事関数（ｅＷＦ）シフトを生じる機能的ゲート構造４０を提供し得る。置換ゲート・プロセスを用いて生成されたゲート開口に形成し得る有効仕事関数（ｅＷＦ）調整ゲート構造４０のいくつかの実施形態を図４〜図７に示す。
【００３３】
なお、後述のゲート構造それぞれにおいて、下層のチャネル領域には、仕事関数調整ドーパントを含まない。後述の構造それぞれにおいて、半導体装置の仕事関数は、ゲート構造の各層（たとえば、ゲート構造のゲート電極の各層）の材料選択および厚さによって調整される。
【００３４】
図４は、半導体チャネル（たとえば、フィン構造１０）上のゲート誘電体層４１（たとえば、高ｋゲート誘電体）、高ｋゲート誘電体４１上の第１の金属窒化物層４２、第１の金属窒化物層４２上の炭化アルミニウム材料層４３、アルミニウム・炭素含有材料層４３上の第２の金属窒化物層４４、およびメタル・フィル４５のゲート・スタック４０を含む置換金属ゲート（ＲＭＧ）構造の一実施形態を示している。第１の金属窒化物層４２、炭化アルミニウム材料層４３、および第２の金属窒化物層４４の層組合せが仕事関数設定電極を構成する。
【００３５】
一実施形態において、少なくとも１つのゲート誘電体４１としては、酸化物、窒化物、酸窒化物、または金属ケイ酸塩、アルミニウム酸塩、チタン酸塩、および窒化物を含むケイ酸塩、あるいはその組合せが挙げられるが、これらに限定されない。一例において、少なくとも１つのゲート誘電体４１は、酸化シリコン（ＳｉＯ２）等の酸化物で構成される。一実施形態において、少なくとも１つのゲート誘電体層４１は、高ｋ誘電体材料により提供され得る。高ｋ誘電体材料は、室温（たとえば、２０℃〜２５℃）において、酸化シリコン（ＳｉＯ２）の誘電率よりも高い誘電率を有する材料である。たとえば、高ｋ誘電体材料は、４．０より高い誘電率を有し得る。一実施形態において、少なくとも１つのゲート誘電体層は、たとえばＨｆＯ２、ＺｒＯ２、ＡＬ２Ｏ３、ＴｉＯ２、Ｌａ２Ｏ３、ＳｒＴｉＯ３、ＬａＡｌＯ３、Ｙ２Ｏ３、およびこれらの混合物等の高ｋ酸化物で構成される。少なくとも１つのゲート誘電体層の高ｋ誘電体材料の他の例としては、ハフニウム・ケイ酸塩、酸窒化ハフニウム・シリコン、またはこれらの組合せが挙げられる。
【００３６】
いくつかの実施形態において、ゲート誘電体４１は、化学気相堆積（ＣＶＤ）または原子層堆積（ＡＬＤ）を用いて形成される。
【００３７】
化学気相堆積（ＣＶＤ）は、室温より高い温度（２５℃〜９００℃）での気体反応物質間の化学反応の結果として堆積種が形成される堆積プロセスであり、反応の固体生成物の膜、被膜、または層が形成される表面上に、当該固体生成物が堆積される。少なくとも１つのゲート誘電体４１を形成するＣＶＤプロセスの例としては、化学気相堆積（ＣＶＤ）、プラズマ励起化学気相堆積（ＰＥＣＶＤ）、物理気相堆積（ＰＶＤ）、および他の類似堆積プロセスが挙げられる。
【００３８】
原子層堆積（ＡＬＤ）では、自己制限表面反応を使用して、単層または準単層の厚さ型の材料層を堆積させる。ＡＬＤは化学気相堆積（ＣＶＤ）と化学的に類似するが、ＡＬＤ反応では、ＣＶＤ反応を２つの半反応に分割して、反応中の前駆体物質の分離を維持する。いくつかの実施形態において、原子層堆積（ＡＬＤ）プロセスは、表面を交互の気体種（通常、前駆体と称する）に曝すことで基板上に膜が成長する薄膜堆積法であってもよい。化学気相堆積とは異なり、前駆体は、反応炉において同時に存在することはあり得ないが、一連の連続した非重畳パルスとして挿入される。これらのパルスそれぞれにおいて、前駆体分子が表面と自己制限的に反応するため、表面上のすべての反応点が使い果たされると反応が終わりとなる。いくつかの実施形態においては、原子層堆積メカニズムによりもたらされる単層堆積によって、当該層は共形となる。
【００３９】
ＣＶＤであれＡＬＤであれ、少なくとも１つのゲート誘電体４１の堆積は、共形的に行われるようになっていてもよい。用語「共形（conformal）」は、層厚に関する平均値からの逸脱が上下３０％以内の厚さを有する層を示す。図４に示すように、ゲート誘電体４１は、ゲート開口のフィン構造１０のチャネル部の水平配向面すなわち上面およびゲートスペーサ２６の側壁により与えられるゲート開口の垂直配向面に共形堆積される。ゲート誘電体４１は、１０Å〜５０Åの範囲の厚さを有していてもよい。
【００４０】
図４を参照して、第１の金属窒化物層４２は、ゲート誘電体層４１と直接接触して形成される。一例において、第１の金属窒化物層４２は、窒化チタン（ＴｉＮ）で構成される。窒化チタン（ＴｉＮ）は、第１の金属窒化物層４２の金属窒化物組成の一例であるが、本明細書に記載の方法および構造は、この組成だけに限定されない。たとえば、第１の金属窒化物４２は、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、およびこれらの組合せ（窒化チタン（ＴｉＮ）との組合せを含む）で構成され得る。第１の金属窒化物の厚さは、５Å〜３０Åであり、より具体的には、５Å〜２０Åである。
【００４１】
ゲート誘電体４１と同様に、第１の金属窒化物層４２は、共形堆積層である。たとえば、ゲート開口の基部に存在する第１の金属窒化物層４２の部分は、水平配向しており、ゲート側壁スペーサ２６上に存在するゲート誘電体４１の垂直配向部分上に存在する第１の金属窒化物層４２の部分と実質的に同じ厚さを有する。第１の金属窒化物層４２（たとえば、第１の窒化チタン層）は、１０Å〜３０Åの範囲の厚さを有していてもよい。別の実施形態において、第１の金属窒化物層４２（たとえば、第１の窒化チタン層）は、５Å〜２０Åの範囲の厚さを有していてもよい。第１の金属窒化物層４２（たとえば、第１の窒化チタン層）は、原子層堆積（ＡＬＤ）を用いて堆積され得る。たとえば、第１の金属窒化物層４２（たとえば、窒化チタン層（ＴｉＮ））は、３５０℃〜４５０℃の範囲の温度でＴｉＣｌ４−ＮＨ３前駆体を含む気体前駆体を用いた原子層堆積（ＡＬＤ）により堆積可能である。
【００４２】
図４を参照して、炭化アルミニウム材料層４３は、第１の金属窒化物層４２の直上に存在する。炭化アルミニウム材料層４３は、原子百分率が３０ａｔ．％超のアルミニウム（Ａｌ）を含む材料層である。いくつかの実施形態において、原子百分率としては、５０ａｔ．％超、より具体的には５７ａｔ．％超が可能である。有効仕事関数（ｅＷＦ）調整のためのゲート・スタックが炭化アルミニウム含有材料層を含むいくつかの実施形態において、アルミニウム対炭素（Ａｌ／Ｃ）比としては、０．５超が可能であり、いくつかの例においては１．０超も可能である。いくつかの実施形態において、本明細書に提供の方法および構造は、デバイスの有効仕事関数（ｅＷＦ）を調整するゲート・スタックにおいて、２５Å未満の厚さを有し、いくつかの例においては２０Å未満で、５Åという小さな厚さを有する炭化アルミニウム材料層を提供可能である。これにより、第１の金属窒化物層４２および炭化アルミニウム材料層４３の両層を含む仕事関数設定電極の合計厚さが得られ、４０Å未満で、１５Åという薄さが可能である。これは、Ａｌ原子百分率が３０ａｔ．％を下回るＴｉ含有炭化アルミニウム等、ＡＬＤにより堆積された既存の共形Ａｌ含有材料では実現不可能である。
【００４３】
いくつかの実施形態において、共形Ａｌ含有ＡＬＤ層は、ｅＷＦの低減を可能にする。そして、いくつかの実施形態においては、アルミニウム（Ａｌ）が酸化物中に正電荷を生じる一方、そのチャネル方向への拡散は、底部のＴｉＮ層すなわち第１の金属窒化物層４２により阻止されて、ゲート漏れ電流が緩和される。炭化アルミニウム材料層４３のアルミニウム（Ａｌ）含有量が大きいと、層厚が２０Åを下回る場合の閾値電圧シフトがもたらされるが、これは従来、アルミニウム（Ａｌ）原子百分率が３０ａｔ．％を下回るＴｉ含有炭化アルミニウム等、ＡＬＤにより堆積された既存の共形Ａｌ含有材料において不可能なことであった。アルミニウム含有量が大きくなると、ｎ型半導体装置（たとえば、ｎ型ＦｉｎＦＥＴ）に適した閾値電圧シフトが生じる。
【００４４】
一例において、有効仕事関数調整シフトをもたらすアルミニウム含有炭化物層は、ＡｌｘＣｙに等しい組成を有し、微量元素のｘ／ｙ比が１．３３前後でＡｌ４Ｃ３を与える。なお、これは、本開示に従って有効仕事関数（ｅＷＦ）シフトをもたらすアルミニウム含有炭化物層を提供するアルミニウム・炭素含有組成の一例に過ぎない。他の例において、有効仕事関数調整シフトをもたらすアルミニウム含有炭化物層は、ＡｌｘＣｙに等しい組成を有し、微量元素のｘ／ｙ比は１．２５〜１．４の範囲である。さらに他の例において、有効仕事関数調整シフトをもたらすアルミニウム含有炭化物層は、ＡｌｘＣｙに等しい組成を有し、微量元素のｘ／ｙ比は１．３〜１．３６の範囲である。別の例において、有効仕事関数調整シフトをもたらすアルミニウム含有炭化物層は、ＡｌｘＣｙに等しい組成を有し、微量元素のｘ／ｙ比が１．３、１．３１、１．３２、１．３３、１．３４、１．３５、および１．３６に等しいほか、これらの例のうちの１つを範囲下限として用い、これらの例のうちの１つを範囲上限として用いた任意の範囲が可能である。
【００４５】
なお、図４に示す実施形態において有効仕事関数（ｅＷＦ）調整をもたらす炭化アルミニウム材料層４３（アルミニウム含有炭化物層とも称する）は、タンタル（Ｔａ）、タングステン（Ｗ）、およびチタン（Ｔｉ）のいずれも含まない。
【００４６】
図４に示す炭化アルミニウム材料層４３は、原子層堆積（ＡＬＤ）法を用いて形成可能である。第１の金属窒化物層４２と同様に、炭化アルミニウム材料層４３は、共形堆積される。炭化アルミニウム層４３は、第１の金属窒化物層４２の垂直配向部分において共形厚さを有するとともに、第１の金属窒化物層４２の水平配向部分においても共形厚さを有する。図４に示す側断面図で見た場合、炭化アルミニウム材料層４３の形状は、Ｕ字状である。炭化アルミニウム材料層４３の厚さとしては、１Å〜３０Åの範囲が可能である。別の実施形態において、アルミニウム・炭素含有材料層４３は、５Å〜２０Åの範囲の厚さを有していてもよい。炭化アルミニウム層は、原子層堆積（ＡＬＤ）を用いて堆積され得る。たとえば、炭化アルミニウム層は、Ａｌ（ＣｘＨ２ｘ＋１）３、Ａｌ（ＣｘＨ２ｘ＋１）２Ｈ、Ａｌ（ＣｘＨ２ｘ＋１）２Ｃｌ、またはこれらの組合せから成る群から選択される形成材料により生成された気体前駆体を用いることにより、原子層堆積（ＡＬＤ）によって堆積可能である。原子層堆積（ＡＬＤ）プロセスには、水素を含む還元ガスの励起により生成された水素等の活性種を含み得る。原子層堆積（ＡＬＤ）プロセスには、２００℃より高い形成温度を含み得る。炭化アルミニウム材料層４３は、炭素を含む無等級アルミニウム（Ａｌ）含有層であり、タンタル（Ｔａ）またはチタン（Ｔｉ）等の別の金属とは混合されない。
【００４７】
図４を参照して、第２の金属窒化物層４４は、炭化アルミニウム材料層４３と直接接触して形成される。一例において、第２の金属窒化物層４４は、窒化チタン（ＴｉＮ）で構成される。窒化チタン（ＴｉＮ）は、第２の金属窒化物層４４の金属窒化物組成の一例であるが、本明細書に記載の方法および構造は、この組成だけに限定されない。たとえば、第２の金属窒化物４４は、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、およびこれらの組合せ（窒化チタン（ＴｉＮ）との組合せを含む）で構成され得る。
【００４８】
第２の金属窒化物層４４は、共形堆積層である。たとえば、ゲート開口の基部に存在する第２の金属窒化物層４４の部分は、水平配向しており、ゲート側壁スペーサ２６上に存在する第１の金属窒化物層４２の垂直配向部分上に存在する第２の金属窒化物層４４の部分と実質的に同じ厚さを有する。第２の金属窒化物層４４（たとえば、第２の窒化チタン層）は、１０Å〜４０Åの範囲の厚さを有していてもよい。別の実施形態において、第２の金属窒化物層４４（たとえば、第２の窒化チタン層）は、１０Å〜３０Åの範囲の厚さを有していてもよい。さらに別の実施形態において、第２の金属窒化物層４４（たとえば、第２の窒化チタン層）は、１５Å〜２５Åの範囲の厚さを有していてもよい。第２の金属窒化物層４４（たとえば、第２の窒化チタン層）は、原子層堆積（ＡＬＤ）を用いて堆積され得る。たとえば、第２の金属窒化物層４４（たとえば、窒化チタン層（ＴｉＮ））は、３５０℃〜４５０℃の範囲の温度でＴｉＣｌ４−ＮＨ３前駆体を含む気体前駆体を用いた原子層堆積（ＡＬＤ）により堆積可能である。
【００４９】
図４に示す実施形態は、第１の共形金属窒化物層４２、共形炭化アルミニウム材料層４３、および第２の共形金属窒化物層４４という３層を含み、この３層の各層は、図４に示す断面図で見た場合、Ｕ字状の形状を有する。この３層は、犠牲ゲート構造の除去により形成されたゲート開口を完全に満たすわけではない。図４に示す実施形態においては、第２の金属窒化物層４４と直接接触して、メタル・フィル４５が堆積される。メタル・フィル４５は、第１の金属窒化物層４２、炭化アルミニウム材料層４３、および第２の金属窒化物層４４という３層で満たされないゲート開口の残存空間を満たすように堆積される。いくつかの実施形態において、メタル・フィル４５は金属であり、この金属は、タングステン（Ｗ）、窒化タングステン（ＷＮ）、またはこれらの組合せであってもよい。１つまたは複数の実施形態において、メタル・フィル４５は、タングステン（Ｗ）である。他のいくつかの実施形態において、メタル・フィル４５は、ＴｉＮ等の金属窒化物である。さらに別の実施形態において、メタル・フィルは、金属窒化物および純金属の両方で構成された多層膜である。メタル・フィル４５は、ＣＶＤ（たとえば、プラズマ励起化学気相堆積（ＰＥＣＶＤ））により堆積され得る。いくつかの実施形態においては、化学機械平坦化（ＣＭＰ）等の平坦化プロセスがメタル・フィル４５の上面に適用される。
【００５０】
いくつかの実施形態において、図４に示すゲート構造の金属ゲート長Ｌ１は、４ｎｍ〜２５ｎｍの範囲であってもよい。一例において、図４に示すゲート構造の金属ゲート長Ｌ１は、１０ｎｍ〜２５ｎｍの範囲であってもよい。
【００５１】
図４に示す実施形態の一例において、有効仕事関数（ｅＷＦ）調整をもたらす機能的ゲート構造は、酸化ハフニウム（ＨｆＯ２）である高ｋゲート誘電体、窒化チタン（ＴｉＮ）である第１の金属窒化物層、炭化アルミニウム（Ａｌ４Ｃ３）であるアルミニウム・炭素材料層、窒化チタン（ＴｉＮ）である第２の金属窒化物層、およびタングステン（Ｗ）で構成されたメタル・フィルを含む。いくつかの実施形態において、有効仕事関数（ｅＷＦ）調整をもたらすとともに炭化アルミニウム材料層（たとえば、炭化アルミニウム（Ａｌ４Ｃ３））を含む機能的ゲート構造によれば、ＴｉＮおよびＡｌＣの厚さ調整によって、電極仕事関数を３．９〜５．０ｅＶに調節可能である。図４に示す機能的ゲート構造の仕事関数設定電極（層４２、４３）の厚さは、Ａｌ４Ｃ３含有層が５Å〜２０Åであることから、（３０Åに対して）１０Åという薄さが可能である。
【００５２】
いくつかの実施形態においては、薄い３層仕事関数金属スタックを有することにより、膜閉鎖が防止されるとともに、構造上は、ソース／ドレイン領域に沿ったダミー・ゲート除去またはフィン構造に垂直なダミー・ゲート除去の後、フィン含有構造のすべての空隙エリアにおいてメタル・フィルが可能となる。この結果、所望の仕事関数に達するために厚くする必要があるＡｌ含有層で構成された仕事関数設定電極を備えるスタックと比較して、メタル・フィルの厚さ追加の固有の利益が得られる。実際のところ、本発明によれば、所与の金属ゲート長において、より低いゲート・アクセス抵抗が可能となる。
【００５３】
なお、図４に示すゲート構造は、ＣＭＯＳデバイスのｎ型デバイス領域におけるｎ型半導体装置（たとえば、ｎ型ＦｉｎＦＥＴ）のゲート構造として採用されてもよく、ＣＭＯＳデバイスのｐ型デバイス領域におけるｐ型半導体装置（たとえば、ｐ型ＦｉｎＦＥＴ）のゲート構造として採用されてもよく、同じ基板上に同時に位置付けられたｎ型およびｐ型両半導体装置（たとえば、ｎ型およびｐ型ＦｉｎＦＥＴ）のゲート構造として採用されてもよい。図４に示すゲート構造を単一のデバイス領域で独立して配置できるように、置換ゲート・プロセスは、犠牲ゲート構造を選択的に除去して基板の領域にのみゲート開口を提供する遮蔽マスクを採用するようにしてもよく、この場合も、図１〜図３を参照して説明した通りにゲート構造が形成されることになる。
【００５４】
図５は、金属窒化物層上にメタル・フィルが存在しないため、図４に示す置換ゲート構造よりも金属ゲート長Ｌ２が短い置換金属ゲート構造の一実施形態を示している。図４に示す置換ゲート構造と同様に、図５に示す置換ゲート構造は、チャネル・ドーパントの採用なく半導体装置において有効仕事関数（ｅＷＦ）調整を可能にする炭化アルミニウム材料層４３を含む。図５に示す置換ゲート構造は、メタル・フィル４５を含まない。図５に示す置換ゲート構造において、置換ゲート・プロセスの一部として犠牲ゲート構造を除去することにより形成されたゲート開口は、高ｋゲート誘電体層４１、第１の金属窒化物層４２、炭化アルミニウム材料層４３、および第２の金属窒化物層４４を含む材料スタックで全体が満たされている。図５に示す実施形態において、前述の層はそれぞれ、共形堆積層である。第２の金属窒化物層４４は、ゲート開口を満たす最終堆積層となる。図５に示すように、第２の金属窒化物層４４は、実質的にゲート開口の中心に位置付けられている。
【００５５】
図５に示す置換ゲート構造の高ｋゲート誘電体層４１、第１の金属窒化物層４２、炭化アルミニウム含有材料層４３、および第２の金属窒化物層４４はそれぞれ、図４に示す置換ゲート構造の高ｋゲート誘電体層４１、第１の金属窒化物層４２、炭化アルミニウム材料層４３、および第２の金属窒化物層４４それぞれに類似する。このため、図５に示す置換ゲート構造の高ｋゲート誘電体層４１、第１の金属窒化物層４２、炭化アルミニウム材料層４３、および第２の金属窒化物層４４のそれぞれについて、上記説明となる。したがって、図４に示すゲート誘電体層４１に関する説明は、図５に示すゲート誘電体層４１の少なくとも１つの実施形態の説明に適する。たとえば、ゲート誘電体層４１は、共形厚さが１０Å〜３０Åの範囲で、Ｕ字状の断面形状を有する酸化ハフニウム（ＨｆＯ２）で構成された高ｋゲート誘電体層であってもよい。さらに、図４に示す第１の金属窒化物層４２に関する説明は、図５に示す第１の金属窒化物層４２の少なくとも１つの実施形態の説明に適する。たとえば、第１の金属窒化物層４２は、窒化チタンで構成された共形堆積層であってもよい。図５に示す第１の金属窒化物４２は、原子層堆積（ＡＬＤ）を用いて形成され、厚さが１０Å〜３０Åの範囲であり、側断面図で見た場合にＵ字状の形状を有していてもよい。
【００５６】
引き続き図５を参照して、炭化アルミニウム材料層４３は、第１の金属窒化物層４２の直上に形成される。図５に示す炭化アルミニウム材料層４３は、図４に示す炭化アルミニウム材料層４３に類似する。したがって、図４に示すアルミニウム（Ａｌ）・炭素（Ｃ）含有材料層４３に関する説明は、図５に示すアルミニウム・炭素含有層４３の少なくとも１つの実施形態の説明に適する。たとえば、図５に示すゲート構造の一構成要素である炭化アルミニウム材料層４３は、原子層堆積（ＡＬＤ）を用いて第１の金属窒化物層４２の直上に形成された共形堆積層であってもよい。一例において、炭化アルミニウム材料層４３は、図５に示すようにＵ字状の形状で、共形厚さが５Å〜２０Åの範囲である炭化アルミニウム含有材料であってもよい。一例において、炭化アルミニウム材料層４３は、化学量論がＡｌ４Ｃ３の炭化アルミニウムで構成される。
【００５７】
図５に示す第２の金属窒化物層４４は、ゲート誘電体４１、第１の金属窒化物層４２、および炭化アルミニウム材料層４３により占有されていないゲート開口の残存部分を満たす。ゲート開口の残存部分を満たすことにより、図５に示すゲート構造の第２の金属窒化物層４４は、図４に示すゲート構造の第２の金属窒化物層４４の形状のようなＵ字状の形状を有さない。図５に示す第２の金属窒化物層４４はＵ字状の形状を有さないが、図５に示す第２の金属窒化物層４４を形成する組成および方法は、図４に示す第２の金属窒化物層４４を形成する組成および方法に類似する。たとえば、第２の金属窒化物層４４は、窒化チタン（ＴｉＮ）で構成可能であるとともに、原子層堆積（ＡＬＤ）を用いて形成可能である。第２の金属窒化物層４４の厚さは、１０Å〜３０Åの範囲であってもよい。
【００５８】
図５に示す実施形態は、図４に示す実施形態のゲート構造の金属ゲート長Ｌ１よりも短い金属ゲート長Ｌ２を有するゲート構造を提供可能である。たとえば、図５に示すゲート構造のゲート長Ｌ２は、４ｎｍ〜２５ｎｍの範囲であってもよい。いくつかの例において、図５に示すゲート構造のゲート長Ｌ２は、４ｎｍ〜１０ｎｍの範囲であってもよい。一例において、図５に示すゲート構造のゲート長Ｌ２は、最小のゲート長Ｌ２を与えていてもよく、これは、第１の金属窒化物４２の厚さの２倍、炭化アルミニウム材料層４３の厚さの２倍、第２の金属窒化物層４４の厚さの１倍に等しいものとすることができる。一例において、図５に示すゲート構造の最小ゲート長Ｌ２は、４ｎｍに等しい。
【００５９】
図５に示す実施形態の一例において、有効仕事関数（ｅＷＦ）調整をもたらすとともに炭化アルミニウム材料層（たとえば、炭化アルミニウム（Ａｌ４Ｃ３））を含む機能的ゲート構造によれば、ＴｉＮおよびＡｌＣの厚さ調整によって、電極仕事関数を（３．９〜４．２ｅＶに対して）３．９〜５．０ｅＶに調節可能である。図５に示す底部の金属窒化物４２および炭化アルミニウム（Ａｌ）層４３で構成された機能的ゲート構造の電極厚さは、ＡｌＣ層が５Å〜２０Åであることから、（３０Åに対して）１０Åという薄さが可能である。いくつかの実施形態においては、薄い仕事関数金属スタックを有することにより、膜閉鎖が防止されるとともに、構造上は、ソース／ドレイン領域に沿ったダミー・ゲート除去またはフィン構造に垂直なダミー・ゲート除去の後、フィン含有構造のすべての空隙エリアにおいてメタル・フィルが可能となる。
【００６０】
なお、図５に示すゲート構造は、ＣＭＯＳデバイスのｎ型デバイス領域におけるｎ型半導体装置（たとえば、ｎ型ＦｉｎＦＥＴ）のゲート構造として採用されてもよく、ＣＭＯＳデバイスのｐ型デバイス領域におけるｐ型半導体装置（たとえば、ｐ型ＦｉｎＦＥＴ）のゲート構造として採用されてもよく、同じ基板上に同時に位置付けられたｎ型およびｐ型両半導体装置（たとえば、ｎ型およびｐ型ＦｉｎＦＥＴ）のゲート構造として採用されてもよい。図５に示すゲート構造を単一のデバイス領域で独立して配置できるように、置換ゲート・プロセスは、犠牲ゲート構造を選択的に除去して基板の領域にのみゲート開口を提供する遮蔽マスクを採用するようにしてもよく、この場合も、図１〜図３を参照して説明した通りにゲート構造が形成されることになる。
【００６１】
図６は、炭化アルミニウム材料層４３を含むｎ型仕事関数調整のためのｎ型ゲート構造１００ａを含むｎ型半導体装置と、ｐ型仕事関数調整のためのｐ型ゲート構造スタック１００ｂを含むｐ型半導体装置と、を具備する本開示の一実施形態を示している。ｎ型ゲート構造１００ａは、図４および図５に関して説明した前述のゲート・スタックのいずれかにより与えられるようになっていてもよい。たとえば、ｎ型ゲート構造１００ａは、酸化ハフニウム（ＨｆＯ２）で構成されたゲート誘電体層４１、窒化チタン（ＴｉＮ）である第１の金属窒化物４２、炭化アルミニウム（Ａｌ４Ｃ３）である炭化アルミニウム材料層４３、窒化チタン（ＴｉＮ）である第２の金属窒化物４４、およびタングステン（Ｗ）で構成されたメタル・フィル４５を含み得る。図６は、ｎ−ＦＥＴ仕事関数電極が最初に堆積され、ｐ−ＦＥＴ仕事関数電極が次に堆積されるｎ−ＦＥＴ先行方式の結果としての構造を示している。ｎ−ＦＥＴは両電極を有するが、ｐ−ＦＥＴは、ｐ−ＦＥＴ仕事関数電極しか有していない。ｐ−ＦＥＴチャネルにおいて、犠牲ｎ−ＦＥＴ仕事関数電極が選択的に除去されたためである。この材料スタックの別途詳細については、図４の説明に記載した通りである。
【００６２】
図６は、メタル・フィル４５を含むｎ型ゲート構造１００ａを示しているものの、ｎ型およびｐ型の両半導体装置１００ａ、１００ｂを同じ基板上に具備する実施形態は、この例だけに限定されない。たとえば、図６に示すｎ型半導体装置１００ａのｎ型スタックに対しては、図５を参照して説明した通り、メタル・フィル４５を含まず、第１の金属窒化物層４２、炭化アルミニウム材料層４３、および第２の金属窒化物層４４のスタックのみで構成されたゲート構造が採用され得る。
【００６３】
ｐ型半導体装置１００ｂは、ｐ型仕事関数金属層４７を含むことにより、ｐ型半導体装置の有効仕事関数シフトをもたらすようになっていてもよい。本明細書において、「ｐ型仕事関数金属層（p-type work function metal layer）」は、ｐ型閾値電圧シフトをもたらす金属層である。本明細書において、「閾値電圧（threshold voltage）」は、デバイスのチャネルを導通させることにより半導体装置（たとえば、トランジスタ）をオンするのに達成可能な最低ゲート電圧である。本明細書において、用語「ｐ型閾値電圧シフト（p-type threshold voltage shift）」は、ｐ型半導体装置のシリコン含有基板におけるシリコンの価電子帯へのｐ型半導体装置のフェルミ・エネルギーのシフトを意味する。「価電子帯（valence band）」は、絶対零度において電子が通常存在する最高範囲の電子エネルギーである。いくつかの実施形態において、ｐ型仕事関数金属層４７は、窒化チタン、窒化チタン・アルミニウム、窒化タングステン、窒化タンタル、およびこれらの組合せにより与えられる。
【００６４】
図６に示す実施形態において、ｎ型半導体装置１００ａは、そのチャネル領域と直接接触したｎ型有効仕事関数シフトをもたらす炭化アルミニウム材料層４３を含む第１の材料スタックと、当該第１の材料スタック上に存在するｐ型仕事関数金属層４７のための材料層を含む第２の材料スタックと、を含むｎ型ゲート構造を含む。引き続き図６を参照して、ｐ型半導体装置１００ｂは、その仕事関数を調整するｐ型仕事関数金属層４７、およびメタル・フィル４８だけを含むｐ型ゲート構造を含む。ｐ型半導体装置１００ｂのゲート開口を満たすメタル・フィル４８は、ｎ型半導体装置１００ａのｎ型ゲート構造のｐ型仕事関数金属層上のゲート開口の残存部分も満たすように存在する。ｎ型半導体装置１００ａのｎ型ゲート構造中のｐ型ゲート材料の存在は、図１および図２を参照して説明した遮蔽マスクを採用する置換金属ゲート・プロセスの結果である。たとえば、ｎ型およびｐ型の両半導体装置１００ａ、１００ｂに対して、ｎ型ゲート構造の材料層が最初に、ゲート開口に形成される。その後、ｎ型半導体装置１００ａ上に遮蔽マスクが形成され、ｐ型半導体装置１００ｂに対してゲート開口に堆積されたｎ型ゲート構造の材料層が選択エッチングにより除去される。その後のステップにおいて、遮蔽マスクが除去され、図６に示す構造を与える両ゲート開口において、ｐ型半導体装置に対するｐ型ゲート構造の材料層が形成される。なお、これは、本明細書に記載の方法および構造との併用に適した置換ゲート・フロー・プロセスの一例に過ぎない。
【００６５】
図６を参照するに、一実施形態において、ｎ型半導体装置に対するｎ型ゲート構造は、酸化ハフニウム（ＨｆＯ２）で構成された高ｋゲート誘電体４１、窒化チタン（ＴｉＮ）で構成された第１の金属窒化物層４２、炭化アルミニウム（Ａｌ４Ｃ３）で構成された炭化アルミニウム材料層４３、および窒化チタン（ＴｉＮ）で構成された第２の金属窒化物４４を含み得る。この材料スタックは、ｎ型半導体装置１００ａに対するゲート開口内の第１の材料スタックと称され得る。前述の材料層それぞれの別途詳細については、図４および図５を参照して上述した同じ参照番号の材料層の説明に記載した通りである。ｎ型半導体装置１００ａに対するゲート開口中の第１の材料スタック上には、ｐ型仕事関数金属層４７およびメタル・フィル４８を含む第２の材料スタックが存在する。ｐ型仕事関数金属層４７は、窒化チタン（ＴｉＮ）で構成可能であり、メタル・フィル４８は、タングステン（Ｗ）で構成され得る。図６に示すメタル・フィル４８は、図４を参照して上述したメタル・フィル４５に類似する。したがって、図４に示す構造に関して記載したメタル・フィル４５に関する上記説明は、図６に示すメタル・フィル４８の一実施形態の説明に適する。
【００６６】
再び図６を参照して、ｐ型半導体装置に対するｐ型ゲート構造のゲート開口は、ｐ型仕事関数金属層４７およびメタル・フィル４８のみで満たされる。ｐ型仕事関数金属層４７は、原子層堆積または化学気相堆積、あるいはその両方により堆積された窒化チタン（ＴｉＮ）等の金属窒化物で構成され得る。ｐ型仕事関数金属層４７は、１０Å〜３０Åの範囲が可能な共形厚さを有していてもよく、図６に示す側断面で見た場合に、Ｕ字状の形状を有することも可能である。図６に示すメタル・フィル４８は、図４を参照して上述したメタル・フィル４５に類似する。したがって、図４に示す構造に関して記載したメタル・フィル４５に関する上記説明は、図６に示すメタル・フィル４８の一実施形態の説明に適する。
【００６７】
図７は、仕事関数調整をもたらすゲート層スタックに複合炭化アルミニウム含有材料層４３’を含んだ置換ゲート構造の一実施形態を示している。複合炭化アルミニウム含有材料層４３’は、炭化チタン・アルミニウム（ＴｉＡｌ（Ｃ））および窒化チタン・アルミニウム（ＴｉＡｌ（Ｎ））等の他のアルミニウム含有材料との組合せにて、少なくとも炭化アルミニウム（たとえば、Ａｌ４Ｃ３）のアルミニウム（Ａｌ）リッチ成分を含む。いくつかの実施形態において、複合炭化アルミニウム含有材料層４３’は、炭化アルミニウム（たとえば、Ａｌ４Ｃ３）、炭化チタン・アルミニウム（ＴｉＡｌ（Ｃ））、および窒化チタン・アルミニウム（ＴｉＡｌ（Ｎ））のほか、脆弱アルミニウム（Ａｌ）含有膜を用いて、上述の実施形態と矛盾しない厚さを維持しつつ、アルミニウム（Ａｌ）プロファイルおよびスタック特性を微調節することにより、原子層堆積（ＡＬＤ）による堆積金属材料／複合材料から形成される。いくつかの実施形態において、複合アルミニウム（Ａｌ）・炭素（Ｃ）含有層４３’を含む層の混合材料の有効原子Ａｌ含有量は、３０ａｔ．％〜５７ａｔ．％に調節可能である。これは、Ａｌ４Ｃ３の追加なく、炭化チタン・アルミニウム（ＴｉＡｌ（Ｃ））および窒化チタン・アルミニウム（ＴｉＡｌ（Ｎ））等の他のアルミニウム含有材料を用いて通常実現し得るＡｌ含有量の上限値を調整して仕事関数電極層を調節する厚さ以外の手段となる。したがって、Ａｌ４Ｃ３含有スタックの厚さは、それが存在しない場合よりも薄くなるため、金属ゲート長のスケーリングおよびゲート・アクセス抵抗の抑制に関する同様の利益が得られる。
【００６８】
図７を参照して、複合炭化アルミニウム含有層４３’は、第１の金属窒化物層４２、複合炭化アルミニウム含有材料層４３’、および第２の金属窒化物層４４の原子層堆積（ＡＬＤ）シーケンスにおいて堆積され得る。Ｔｉ含有炭化アルミニウム層４３’は、目標Ａｌ含有量の達成を目的とするサイクル・シーケンスにおいてＡｌ４Ｃ３、（ＴｉＡｌ（Ｃ））、または（ＴｉＡｌ（Ｎ））等の個々の材料の連続層が堆積される原子層堆積（ＡＬＤ）プロセスにより得られ得る。（ＴｉＡｌ（Ｃ））または（ＴｉＡｌ（Ｎ））の単層の堆積に用いられる前駆体および気体としては、たとえばＴｉＣｌ４、ＮＨ３、Ａｌ（ＣｘＨ２ｘ＋１）３、Ａｌ（ＣｘＨ２ｘ＋１）２Ｈ、Ａｌ（ＣｘＨ２ｘ＋１）２Ｃｌ、またはこれらの組合せが挙げられる。堆積温度は通常、２００℃超かつ４５０℃未満である。図７に示す第１および第２の金属窒化物層４２、４４は、図４および図５に示す第１および第２の金属窒化物層４２、４４に類似する。したがって、図４および図５を参照して記載した第１および第２の金属窒化物層４２、４４に関する上記説明は、図７に示す実施形態の第１および第２の金属窒化物層４２、４４の一実施形態の説明となり得る。たとえば、図７に示す第１および第２の金属窒化物層４２、４４は、窒化チタン（ＴｉＮ）で構成され得る。図７に示す構造は、本開示の上記実施形態に関して説明したメタル・フィル４５をさらに含み得る。
【００６９】
当然のことながら、たとえば「Ａ／Ｂ（A/B）」、「ＡまたはＢ、あるいはその両方（A and/or B）」、および「ＡおよびＢのうちの少なくとも１つ（at least one of A and B）」の場合等、「／（/）」、「〜または〜、あるいはその両方（and/or）」、および「〜のうちの少なくとも１つ（at least one of）」のいずれかの使用は、１番目に記載の選択肢（Ａ）のみの選択、２番目に記載の選択肢（Ｂ）のみの選択、または両選択肢（ＡおよびＢ）の選択を含むことが意図される。別の例として、「Ａ、Ｂ、またはＣ、あるいはその組合せ（A, B, and/or C）」および「Ａ、Ｂ、およびＣのうちの少なくとも１つ（at least one of A, B, and C）」の場合、このような表現は、１番目に記載の選択肢（Ａ）のみの選択、２番目に記載の選択肢（Ｂ）のみの選択、３番目に記載の選択肢（Ｃ）のみの選択、１番目および２番目に記載の選択肢（ＡおよびＢ）のみの選択、１番目および３番目に記載の選択肢（ＡおよびＣ）のみの選択、２番目および３番目に記載の選択肢（ＢおよびＣ）のみの選択、または３つすべての選択肢（Ａ、Ｂ、およびＣ）の選択を含むことが意図される。このことは、当業者には容易に明らかとなり得るように、より多くの項目の列挙の場合にも拡張可能である。
【００７０】
界面工学によって、デュアル・チャネル・シリコン／シリコン・ゲルマニウム相補型金属酸化物半導体性能の好適な実施形態を説明したが（これらは、例示に過ぎず、何ら限定的なものではない）、当業者であれば、上記教示内容に照らして、改良および変形を施すことができることに留意されたい。したがって、添付の特許請求の範囲に記載の本発明の範囲内において、開示の特定の実施形態を変更可能であることが了解されるものとする。以上、特許法に求められる詳細および特徴と併せて本発明の態様を説明したが、本特許による請求内容および保護が求められる内容については、添付の特許請求の範囲に記載する。
【図１】
2021501467.tif 000003
【図２】
2021501467.tif 000004
【図３】
2021501467.tif 000005
【図４】
2021501467.tif 000006
【図５】
2021501467.tif 000007
【図６】
2021501467.tif 000008
【図７】
2021501467.tif 000009
【手続補正書】
【提出日】令和2年6月10日(2020.6.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体装置のチャネル領域上のゲート誘電体と、
前記ゲート誘電体と直接接触した第１の金属窒化物、アルミニウム含有量が３０原子百分率（ａｔ．％）よりも大きく、厚さが２．５ｎｍよりも小さい共形炭化アルミニウム材料層、および前記共形炭化アルミニウム含有材料層と直接接触した第２の金属窒化物層を含む仕事関数設定電極と、
を備えた、ゲート構造。
【請求項２】
前記共形炭化アルミニウム材料層が、アルミニウム（Ａｌ）含有量が５７原子百分率（ａｔ．％）の無等級炭化物である、請求項１に記載のゲート構造。
【請求項３】
前記共形炭化アルミニウム材料層が、Ａｌ４Ｃ３である、請求項１に記載のゲート構造。
【請求項４】
前記共形炭化アルミニウム材料層が、チタン・アルミニウム含有炭化物、チタン・アルミニウム含有窒化物、または前記チタン・アルミニウム含有炭化物および前記チタン・アルミニウム含有窒化物の両方の組合せ、と組み合わせてＡｌ４Ｃ３を含む、請求項１に記載のゲート構造。
【請求項５】
前記共形炭化アルミニウム材料層が、３０ａｔ．％〜５７ａｔ．％に調節された有効アルミニウム（Ａｌ）原子百分率（ａｔ．％）を有する、請求項４に記載のゲート構造。
【請求項６】
前記共形炭化アルミニウム材料層が、０．５ｎｍ〜２ｎｍに調節された厚さを有する、請求項１に記載のゲート構造。
【請求項７】
前記共形炭化アルミニウム材料層が、３．９ｅＶ〜５．０ｅＶとなるように前記電極の仕事関数を調整する、請求項１に記載のゲート構造。
【請求項８】
前記第２の金属窒化物層上のメタル・フィル上の低抵抗メタル・フィルをさらに備えた、請求項１に記載のゲート構造。
【請求項９】
金属、金属窒化物、またはこれらの組合せを含む前記第２の金属窒化物層上のギャップ・フィルをさらに備えた、請求項１に記載のゲート構造。
【請求項１０】
半導体装置であって、
前記半導体装置のチャネル領域の両側のソース領域およびドレイン領域と、
請求項１ないし１２のいずれかに記載のゲート構造と、
を備えた、半導体装置。
【請求項１１】
ゲート構造を形成する方法であって、
半導体チャネル領域に対するゲート開口を形成することと、
前記半導体チャネル領域上に高ｋゲート誘電体層を形成することと、
前記高ｋゲート誘電体層上に有効仕事関数調整ゲート・スタックを形成することであり、前記有効仕事関数調整ゲート・スタックが、第１の金属窒化物層と、アルミニウム（Ａｌ）原子百分率（ａｔ．％）が３０ａｔ．％を上回る炭化アルミニウム材料層と、第２の金属窒化物層と、を一連に含み、前記炭化アルミニウム材料層が、共形原子層堆積プロセスを用いて堆積された、前記形成することと、
を含む、方法。
【国際調査報告】
2021501467.tif 000010
2021501467.tif 000011