(57)【要約】【課題】半導体装置のウェル耐圧を向上させる。【解決手段】半導体基板１０内にトレンチ１１を有する半導体装置において、トレンチ１１の底面１１ａに、ドライエッチング処理により高さが概ね均一な凹凸形状の粗さ１１ｂを形成する。具体的には、エッチング条件の少なくとも一つのパラメータを調整して、トレンチ１１を半導体基板１０に形成する。このようなエッチング処理により、テーパ角αが垂直に近く、且つトレンチ１１の底面１１ａに粗さ１１ｂが形成する。また、トレンチ形成時に発生する欠陥数を減らすことができる。さらに、粗さ１１ｂを具備したトレンチ構造はウェル耐圧を向上させる。【選択図】図１
2008258265.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板内に形成されたトレンチと、
前記トレンチに埋め込まれた絶縁材と、
を有し、前記トレンチの底面は凹凸形状を有することを特徴とする半導体装置。
【請求項２】
前記トレンチ及び前記絶縁材は、前記半導体装置上に形成された複数の素子を分離する素子分離構造であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記素子分離構造により、前記半導体基板内に形成されたｐ型不純物領域とｎ型不純物領域が分離されることを特徴とする請求項２記載の半導体装置。
【請求項４】
前記凹凸形状の高さが前記トレンチ深さの３０％以下であることを特徴とする請求項１記載の半導体装置。
【請求項５】
半導体基板上に、マスクパターンを形成する工程と、
塩素（Ｃｌ2）ガス及び酸素（Ｏ2）ガスを含む混合ガスを用いて、前記半導体基板内に、底面に凹凸形状を有するトレンチを形成するエッチング工程と、
前記トレンチに絶縁材を埋め込む工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項６】
前記凹凸形状の高さは、前記トレンチの深さの３０％以下であることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項７】
前記エッチング工程においては、前記混合ガスに、窒素（Ｎ2）ガスを添加することを特徴とする請求項５記載の半導体装置の製造方法。
【請求項８】
前記エッチング工程においては、前記混合ガスに、希ガスを添加することを特徴とする請求項５記載の半導体装置の製造方法。
【請求項９】
前記トレンチに前記絶縁材を埋め込む工程は、前記トレンチの側壁に熱酸化膜を形成する工程と、前記熱酸化膜上に絶縁膜を成膜する工程と、を有し、
前記凹凸形状は、前記熱酸化膜の膜厚以上の高さになるように形成されることを特徴とする請求項５記載の半導体装置の製造方法。
【請求項１０】
前記エッチング工程において、上部電極印加電力、下部電極印加電圧、前記混合ガスの流量比、前記混合ガスの圧力、前記混合ガスに対する前記窒素ガスの流量比、ステージ温度の少なくとも一つを調節することにより、前記凹凸形状の高さを制御することを特徴とする請求項５記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及び半導体装置の製造方法に関し、特に素子分離領域を有する半導体装置及びそのような半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置において、半導体基板上のトランジスタやダイオード、トレンチキャパシタ、抵抗などの素子を電気的に分離するための素子分離方法として、半導体基板に形成されたトレンチに絶縁材を埋め込んだＳＴＩ（Shallow Trench Isolation）構造が一般的に用いられている（例えば、特許文献１参照）。
【０００３】
ＳＴＩ構造は、半導体基板の深さ方向に対して容易に確保でき、所望の素子間耐圧が得られやすいことが知られている。このＳＴＩ構造を備えた半導体装置の製造方法を図示しながら説明する。
【０００４】
図１０は半導体装置の製造方法を説明する要部断面模式図である。
先ず、図（Ａ）に示すように、半導体基板１００上に、酸化シリコン膜（ＳｉＯ2）２００並びに窒化シリコン膜（ＳｉＮ）３００をパターニング形成する。
【０００５】
次に、図（Ｂ）に示すように、窒化シリコン膜３００をマスクとして半導体基板１００を異方性エッチングにより、トレンチ１０１を形成する。図示するように、底面１０１ａが平坦なトレンチ１０１を形成する。
【０００６】
なお、トレンチ１０１の底面１０１ａから半導体基板１００の水平方向に引き出し線を引き、この引き出し線とトレンチ１０１側面とのなす角をトレンチ１０１のテーパ角αとする。
【０００７】
そして、図（Ｃ）に示すように、トレンチ１０１内壁に、表面熱酸化により熱酸化膜１０１ｂ（酸化シリコン膜）を形成する。その後、ＣＶＤ（Chemical Vapor Deposition）並びにＣＭＰ（Chemical Mechanical Polishing）処理により、トレンチ１０１内並びに窒化シリコン膜３００の高さまでＣＶＤ酸化膜４００を形成する。ＣＶＤ酸化膜４００の材質は、例えば、酸化シリコン膜である。
【０００８】
図１１は半導体装置の製造方法を説明する要部断面模式図である。
図（Ａ）に示すように、前工程まで形成されていた窒化シリコン膜３００及び酸化シリコン膜２００を薬液処理ないしは等方性エッチングで除去する。
【０００９】
次に、図（Ｂ）に示すように、ウェル注入を行い、ｐＭＯＳ（Metal Oxide Semiconductor）領域１０２並びにｎＭＯＳ領域１０３を形成する。続いて、チャネル注入を行い、チャネル領域１０４，１０５を形成する。
【００１０】
そして、図（Ｃ）に示すようにｐＭＯＳ領域１０２並びにｎＭＯＳ領域１０３に、それぞれゲート酸化膜１０６を形成し、さらに、ゲート電極１０７，１０８を形成する。また、半導体基板１００上に、ソース・ドレイン領域１０９ａ，１０９ｂ，１１０ａ，１１０ｂを形成し、ＭＯＳトランジスタ１１１，１１２を半導体基板１００上に形成する。
【００１１】
このように、トレンチ１０１を半導体基板１００内にＳＴＩ方式で形成することにより、素子領域が分離された半導体装置１１３が製造される。
然るに、近年の半導体デバイスの高集積化に伴い、半導体基板内のトレンチ幅においては、より狭い構造が要求される。このような狭幅のトレンチを備えた半導体基板においても、充分な素子間耐圧を有する必要がある。
【００１２】
ここで素子間耐圧とは、例えば、図１１（Ｃ）に示すトレンチ１０１を間に挟んだソース・ドレイン領域１０９ｂ，１１０ａ間において、規定された値の電流が流れるときのソース・ドレイン領域間の電圧差のことをいう。このような耐電圧は、半導体装置では、より大きい方が望ましいとされる。
【特許文献１】特開昭６３−３１６４４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、トレンチ幅の狭小化と共に、テーパ角αがほぼ直角になると、トレンチ内に均一なＣＶＤ酸化膜を形成し難くなる。
例えば、図１２はトレンチ内に形成させたＣＶＤ酸化膜の構造を説明する要部断面模式図である。
【００１４】
図示するように、テーパ角αがほぼ直角なトレンチ１１０では、トレンチ１１０内のＣＶＤ酸化膜４０１の回り込みが悪くなり、トレンチ１１０内にボイド４０１ａが形成する。従って、トレンチ構造においては、テーパ角αが直角でなく、鋭角であることが望ましい。
【００１５】
しかし、狭幅のトレンチ構造を維持したまま、テーパ角αを鋭角にし過ぎると、図１３に示すような問題が生じる。
図１３はＶ字状のトレンチ構造を説明する要部断面模式図である。
【００１６】
図示するように、テーパ角αを鋭角にし過ぎると、底面がなく、Ｖ字状のトレンチ１２０が形成する。
このようなＶ字状のトレンチ１２０では、トレンチ１２０の深さが浅くなり、素子間の実質的な距離が短くなる。その結果、素子間耐圧が減少するという問題が生じる。
【００１７】
また、このようなＶ字状のトレンチ１２０では、図１４に示すような問題が生じる。
図１４はＶ字状のトレンチ構造を備えた半導体装置の要部断面模式図である。
図示するように、Ｖ字状のトレンチ１２０内には、ＣＶＤ酸化膜４０２が形成されている。上述したように、テーパ角αは鋭角であるため、ＣＶＤ酸化膜４０２内にボイドは発生しない。
【００１８】
しかし、トレンチ構造がＶ字状であることから、ｐＭＯＳ領域とｎＭＯＳ領域との境界Ａの位置マージンが減少する。例えば、位置マージンが減少すると、図（Ａ）に示すように、境界ＡがｐＭＯＳ領域側に位置したり、あるいは逆に、図（Ｂ）に示すように、境界ＡがｎＭＯＳ領域側に位置する。
【００１９】
従って、Ｖ字状のトレンチ構造では、ｐＭＯＳ領域とｎＭＯＳ領域素子間の距離が短くなる結果、図中の矢印で示すように、素子間における電流が流れ易くなり、素子間耐圧が著しく減少する。
【００２０】
このように、トレンチ幅の狭小化が進む今日において、トレンチ内に均一なＣＶＤ酸化膜を安定して形成させ、且つ充分な素子間耐圧を有するトレンチ構造を形成することは、半導体装置における課題となっている。
【００２１】
本発明はこのような点に鑑みてなされたものであり、トレンチ内に均一なＣＶＤ酸化膜を形成することができ、且つ充分な素子間耐圧を有するトレンチ構造を備えた半導体装置及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明では上記課題を解決するために、図１に示すトレンチ１１を備えた半導体装置が提供される。本発明の半導体装置は、半導体基板１０内に形成されたトレンチ１１と、トレンチ１１に埋め込まれた絶縁材（酸化膜６０）と、を有し、トレンチ１１の底面１１ａは凹凸形状を有することを特徴とする。
【００２３】
また本発明では、半導体基板上に、マスクパターンを形成する工程と、塩素（Ｃｌ2）ガス及び酸素（Ｏ2）ガスを含む混合ガスを用いて、前記半導体基板内に、底面に凹凸形状を有するトレンチを形成するエッチング工程と、前記トレンチに絶縁材を埋め込む工程と、を有することを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【００２４】
本発明では、半導体基板１０内にトレンチ１１を有する半導体装置において、トレンチ１１の底面１１ａに、エッチング処理により凹凸形状の粗さ１１ｂを形成した。
これにより、トレンチ内に均一なＣＶＤ酸化膜を形成することができ、且つ充分な素子間耐圧を有するトレンチ構造を備えた半導体装置及び半導体装置の製造方法が実現する。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
図１は半導体基板に形成させたトレンチ構造の要部断面模式図である。
本実施の形態における半導体基板１０は、テーパ角αを垂直に近づけたトレンチ１１を有している。さらに、トレンチ１１の底面１１ａにおいては凹凸（先鋭状の凹凸）が形成され、その凹凸形状により粗さ１１ｂを有している。なお、半導体基板１０の表面（主面）や、トレンチ１１の側壁には、このような粗さは形成されていない。また、トレンチ１１内には、酸化膜６０が形成されている。なお、この図では、トレンチ１１内壁に形成させる熱酸化膜が図示されていない。
【００２６】
ここで、トレンチ１１の深さｄについては、半導体基板１０の表面から粗さ１１ｂの先端（粗さ１１ｂの凸部先端）までの距離とする。また、トレンチ１１の開口部の幅をＷ１、トレンチ１１の底面１１ａの幅をＷ２とする。さらに、底面１１ａに形成させた粗さ１１ｂの高さをｈとする。そして、図示するトレンチ１１の深さｄは一例として、３２０ｎｍ（２９０〜３５０ｎｍ）、幅Ｗ１は、一例として、１１０ｎｍ（１００〜１２０ｎｍ）、幅Ｗ２は、一例として、５０ｎｍ（４５〜５５ｎｍ）である。
【００２７】
このようなトレンチ１１は、所謂ドライエッチングにより形成する。例えば、ドライエッチング条件の少なくとも一つのパラメータ（例えば、エッチング用ガス流量比、圧力、放電パワー、温度等）を調整して、底面１１ａに粗さ１１ｂを備えたトレンチ１１を形成する。
【００２８】
次に、このような積極的に粗さ１１ｂを備えたトレンチ１１の製造方法の詳細について、図２〜図４を用いて説明する。この半導体装置の製造方法では、トレンチ１１を減圧下でのドライエッチングにより形成する。
【００２９】
例えば、エッチングガスである塩素、酸素、窒素（Ｎ2）、希ガス（例えば、アルゴン（Ａｒ））の流量比、エッチング装置の上部電極印加電力並びに下部電極印加電圧、エッチング装置の圧力、基板ステージ温度等を調整して、トレンチ１１の底面１１ａに、所定の高さｈの粗さ１１ｂを形成する。
【００３０】
先ず、半導体装置の製造方法におけるエッチング用のマスクパターン形成工程から説明する。
図２はマスクパターン形成工程の要部断面模式図である。
【００３１】
図（Ａ）に示すように、熱酸化法により半導体基板１０上に、例えば、膜厚が１０ｎｍの酸化シリコン膜２０を形成する。ここで、半導体基板１０は、シリコン（Ｓｉ）またはガリウムヒ素（ＧａＡｓ）等で構成されている。
【００３２】
次に、ＣＶＤにより、例えば、膜厚が１００ｎｍの窒化シリコン膜３０を酸化シリコン膜２０上に形成する。
次に、スピンコート法により、例えば、膜厚が１００ｎｍの反射防止膜４０を形成し、続いて、フォトリソグラフィにより、フォトレジスト膜５０を選択的に反射防止膜４０上に配置する。このフォトレジスト膜５０には、例えば、フッ化アルゴン（ＡｒＦ）レジストを用いる。フォトレジスト膜５０の膜厚は、例えば、３００ｎｍである。
【００３３】
次に、図（Ｂ）に示すように、フォトレジスト膜５０をマスクとして、反射防止膜４０、窒化シリコン膜３０、酸化シリコン膜２０の順に、エッチング加工する。
そして、エッチング加工後、図（Ｃ）に示すように、反射防止膜４０並びにフォトレジスト膜５０をアッシングにより除去する。
【００３４】
続いて、図３はエッチング工程の要部断面模式図である。
先ず、図（Ａ）に示すように、窒化シリコン膜３０をマスクとして半導体基板１０をドライエッチング用装置（図示しない）内でドライエッチングする。
【００３５】
ここで、ドライエッチング用装置には、上部電極として、ＩＣＰ（Inductively Coupled Plasma）型のコイル状電極が備えられ、この上部電極には、高周波の交流電圧が印加される。また、上部電極の下方には、半導体基板を搭載する基板ステージが備えられている。
【００３６】
この基板ステージには、直流電圧または交流電圧が印加され、バイアス電位が重畳される。なお、基板ステージに電圧が印加されることから、以下では基板ステージを下部電極と呼ぶこともある。また、本実施の形態におけるエッチングプロセスでは、ドライエッチング用装置として、上述した構成に限定されるものではない。
【００３７】
そして、以下に示す条件で、ドライエッチングを行う。
まず、ドライエッチング用装置に、半導体基板１０をエッチングするための塩素ガスを１００ｓｃｃｍを供給する。さらに、エッチングされながら形成するトレンチ底面に、例えば、ＳｉＯ結合を有した反応生成物によるマイクロマスクを形成するための酸素ガスを１０ｓｃｃｍを供給する。
【００３８】
これらの２種のガスのエッチング作用により、基本的にはトレンチ底面に、粗さ１１ｂが形成する。
さらに、トレンチ底面に形成する粗さ１１ｂの高さｈをより良好に制御するために、窒素ガスを塩素ガス及び酸素ガスに添加する。窒素ガスの流量は、例えば、０〜３０ｓｃｃｍに設定する。
【００３９】
なお、エッチング時の雰囲気は、例えば、５０ｍＴｏｒｒに設定する。
そして、上部電極に、例えば、１０００Ｗの高周波電力を投入する。また、下部電極に、例えば、−５００Ｖのバイアス電位を印加する。そして、処理時間を例えば、３０ｓｅｃに設定する。また、基板ステージ温度を、例えば、６０℃に設定する。
【００４０】
このようなエッチング処理により、トレンチ１１の底面１１ａにおいて、マイクロマスクを除いた部分のエッチング加工が行われ、底面１１ａに凹凸形状の粗さ１１ｂが形成する。
【００４１】
具体的には、例えば、深さｄが３１０ｎｍで、粗さ１１ｂの高さｈが数ｎｍ〜数１０ｎｍであるトレンチ１１が半導体基板１０内に形成する。また、粗さ１１ｂの凸部１１ｃの幅は３０ｎｍ以下に形成する。
【００４２】
なお、粗さ１１ｂの高さｈについてはエッチング条件により制御することができる。さらに、トレンチ１１のテーパ角α、エッチングにおける半導体基板１０／窒化シリコン膜３０の選択比についてもエッチング条件により制御することができる（後述）。
【００４３】
次に、図（Ｂ）に示すように、ドライエッチングの後工程において、トレンチ１１内壁に、膜厚が例えば、３ｎｍの熱酸化膜１０ａを形成する。
そして、図（Ｃ）に示すように、絶縁膜として、酸化膜６０をＣＶＤ法によりトレンチ１１内並びに窒化シリコン膜３０の高さまで形成する。
【００４４】
図４はトランジスタ形成工程の要部断面模式図である。
前工程で形成させた窒化シリコン膜３０、酸化シリコン膜２０を除去した後、図（Ａ）に示すように、半導体基板１０にウェル注入を行い、ｐＭＯＳ領域１０ｂ並びにｎＭＯＳ領域１０ｃを形成する。続いて、チャネル注入を行い、チャネル領域１０ｄ，１０ｅを形成する。
【００４５】
そして、図（Ｂ）に示すようにｐＭＯＳ領域１０ｂ並びにｎＭＯＳ領域１０ｃに、それぞれゲート酸化膜１０ｆを形成し、さらに、ゲート電極１３，１４を形成する。また、半導体基板１０上に、ソース・ドレイン領域１０ｇ，１０ｈ，１０ｉ，１０ｊを形成し、ＭＯＳトランジスタ１５，１６を半導体基板１０上に形成する。
【００４６】
このように、底面１１ａに粗さ１１ｂを有するトレンチ１１を半導体基板１０内に形成することにより、素子領域が分離された構造の半導体装置７０が製造される。即ち、酸化膜６０により複数の素子が分離される素子分離構造が半導体装置１０に形成される。
【００４７】
このような素子分離構造により、半導体基板１０内に形成されたｐ型不純物領域とｎ型不純物領域が確実に分離される。
ここで、エッチング条件中、一例として、窒素流量を変化させた場合、粗さ１１ｂの高さｈがどのように変化するのかの確認を行ったので説明する。
【００４８】
図５は粗さの高さの窒素流量依存を説明する図である。
この図の横軸は、窒素流量（ｓｃｃｍ）を表し、縦軸は、トレンチ１１の底面１１ａの粗さ１１ｂの高さｈ（ｎｍ）を表している。
【００４９】
図示するように、処理ガス中の窒素流量を調整することにより、粗さ１１ｂの高さｈが４７〜４ｎｍの範囲で制御できる。
なお、エッチングの後工程において、トレンチ１１内壁に熱酸化膜１０ａを形成するが、粗さ１１ｂの高さｈの下限としては、この熱酸化膜１０ａの膜厚以上に制御する。
【００５０】
例えば、膜厚が３ｎｍの熱酸化膜１０ａを形成する場合は、エッチング処理時の窒素流量を３０ｓｃｃｍ以下にして、粗さ１０ｂの高さｈを４ｎｍ以上に調整する。
このような調整をすることにより、トレンチ１１内壁に熱酸化膜１０ａを形成させても、粗さ１１ｂが熱酸化膜１０ａによって埋没することなく、粗さ１１ｂがトレンチ１１の底面１１ａに確実に残存する。また、トレンチ１１側壁の荒れの高さは、熱酸化膜１０ａの膜厚の半分以下である。
【００５１】
また、図３（Ａ）に示すエッチング処理中、窒素流量を変化させることにより、テーパ角α、並びに半導体基板１０／窒化シリコン膜３０の選択比がどのように変化するのかの確認を行ったので説明する。
【００５２】
図６はテーパ角並びに選択比の窒素流量依存を説明する図である。
この図の横軸は、窒素流量（ｓｃｃｍ）を表し、左縦軸は、テーパ角α（ｄｅｇｒｅｅ）、右縦軸は、半導体基板１０／窒化シリコン膜３０の選択比を表している。
【００５３】
図示するように、処理ガス中の窒素流量を調整することにより、孤立パターン、密パターン（ライン＆スペースパターン）及びスペースパターン全てにおいて、トレンチ１１のテーパ角αを８０〜９０°の範囲で制御することができる。
【００５４】
また、窒素流量の調整により、半導体基板１０／窒化シリコン膜３０の選択比についても制御できる。なお、発明者の調査によると、粗さがなく、底面が平坦なトレンチのテーパ角αは８０°程度であった。
【００５５】
また、図７は素子間耐圧のトレンチ幅依存を説明する図である。
この図の横軸は、３つのサンプルＡ，Ｂ，Ｃのスペースパターンのトレンチ幅（μｍ）を示し、縦軸は、素子間耐圧に対応したブレークダウン電圧（Ｖ）を示している。
【００５６】
先ず、サンプルＡは、トレンチの深さｄ（ｎｍ）が３１０ｎｍで、トレンチの底面に粗さのない構成をしている。
サンプルＢは、トレンチの深さｄ（ｎｍ）が３３０ｎｍで、トレンチの底面に粗さのない構成をしている。
【００５７】
そして、サンプルＣは、トレンチの深さｄ（ｎｍ）が３１０ｎｍで、トレンチの底面に、高さｈとして２０ｎｍの粗さを有した構成をしている。
サンプルＡとサンプルＣとを比較すると、トレンチの深さｄは、共に３１０ｎｍであるのに対し、トレンチの底面に高さ２０ｎｍの粗さを有するサンプルＣの方が粗さのないサンプルＡよりもブレークダウン電圧が増加している。特に、０．１μｍ（１００ｎｍ）以下の狭幅のトレンチにおいて、この差は顕著になる。
【００５８】
また、サンプルＣとサンプルＢとを比較すると、サンプルＣのトレンチの深さｄにおいては、サンプルＢよりも浅くさせているにも係らず、全てのスペース幅において、サンプルＣとサンプルＢとは同じブレークダウン電圧を有している。
【００５９】
即ち、高さｈ分の概ね均一粗さ１１ｂをトレンチ１１の底面１１ａに備えることにより、トレンチ１１の深さｄにおいて、ｈ分のボトムアップを図ることができる。
このように、トレンチ１１の底面１１ａに、粗さ１１ｂを形成することにより、ブレークダウン電圧を増加させることができる。その結果、トレンチ１１の底面１１ａに、粗さ１１ｂを備えた半導体装置の素子間耐圧が向上する。また、ドライエッチングの条件パラメータ中の窒素流量を調整することにより、トレンチ１１のテーパ角α、ドライエッチングにおける選択比を制御することができる。
【００６０】
なお、図５、６の結果は、ドライエッチングの条件パラメータとして、窒素流量のみを一つの条件パラメータとしているが、本実施の形態における条件パラメータは、窒素流量のみに限らない。即ち、処理ガス中の塩素、酸素、希ガス（例えば、アルゴン）のそれぞれの流量比、ドライエッチング装置の上部電極の印加電力、下部電極の印加電圧、雰囲気圧力、基板ステージ温度の少なくとも一つを調整することによりトレンチ１１の底面１１ａに、粗さ１１ｂを備えた半導体基板１０を形成することができる。
【００６１】
具体的には、ドライエッチング用装置に、例えば、塩素ガスを１００ｓｃｃｍ、酸素ガスを１０ｓｃｃｍ、窒素ガスを１０ｓｃｃｍを導入し、雰囲気ガスの全圧を例えば、５０ｍＴｏｒｒにする。また、１０００Ｗの高周波電力を投入し、下部電極に、−５００Ｖのバイアス電位を印加し、基板ステージ温度を６０℃に設定する。この条件を基準条件とする。
【００６２】
そして、これらの基準条件を基に、各条件パラメータを所定の範囲内で少なくとも一つ調整することにより、上記トレンチ構造を決定する。但し、各々の条件パラメータによってテーパ角αやシリコン基板／窒化シリコン膜の選択比等が変化するので、プロセスに応じて適宜調整する必要がある。
【００６３】
具体的には、ドライエッチング用装置に、塩素ガスを１００〜２００ｓｃｃｍ、酸素ガスを５〜３０ｓｃｃｍ、窒素ガスを０〜３０ｓｃｃｍの範囲で導入し、さらに、これらのガスに希ガス（例えば、アルゴン）ガスを０〜１００ｓｃｃｍの範囲で導入し、雰囲気の全圧を例えば、２０〜５０ｍＴｏｒｒにする。また、高周波電力を５００〜１２００Ｗ、下部電極を−６００〜−２００Ｖ、基板ステージ温度を１５〜８０℃の範囲に設定する。そして、所定の処理時間を設定して、ドライエッチングを行い、トレンチ構造を決定する。
【００６４】
以上説明したように、底面１１ａに粗さ１１ｂを有したトレンチ１１を備えた半導体装置は、以下に示す利点を有する。この利点をより深く理解するために、図８に、本実施の形態のトレンチ構造と従来のトレンチ構造を比較した模式図を示す。
【００６５】
図８はトレンチ構造の比較を説明する模式図である。ここで、図（Ａ）には底面１１ａに粗さ１１ｄを有したトレンチ１１が示され、図（Ｂ）には、底面１２ａが平坦なトレンチ１２が示されている。
【００６６】
先ず、第１に、図（Ａ）のように、トレンチ１１の底面１１ａに、凹凸形状の粗さ１１ｂを形成することにより、実質的なトレンチ深さを深くさせることができる。
例えば、トレンチ１１の底面１１ａに高さｈ分の粗さ１１ｂがある場合、図（Ｂ）に比べ、トレンチ１１の深さｄが高さｈ分、実質的に深くすることができる。即ち、実質的なトレンチ１１の深さは、ｄ１＋ｈになる。その結果、図（Ａ）に示すトレンチ１１を備えた半導体装置では、図（Ｂ）に示すトレンチ１２を備えた半導体装置に比べ、素子間耐圧が向上する。これは、図７の結果からも自明である。
【００６７】
第２に、図（Ａ）に示すトレンチ１１を備えた半導体装置の素子間耐圧は、図（Ｂ）に示すトレンチ１２を備えた半導体装置の素子間耐圧よりも向上することから、同じ素子間耐圧で比較した場合、図（Ａ）に示すトレンチ１１の深さｄ１は、図（Ｂ）に示すトレンチ１２の深さｄ２よりも、粗さ１１ｂの高さｈ分、相対的に浅くなる。
【００６８】
従って、同じ素子間耐圧で比較した場合、図（Ａ）に示すトレンチ１１の方が図（Ｂ）に示すトレンチ１２よりも相対的にアスペクト比を低くさせることができる。その結果、図（Ａ）に示すトレンチ１１構造においては、ＣＶＤ酸化膜をより埋め込み易い構造になる。
【００６９】
第３に、図（Ａ）に示すトレンチ１１は、ＣＶＤ酸化膜をトレンチ１１内に埋め込み易い構造であると共に、エッチング条件の調節により、テーパ角αをより垂直に近づけている（図６で説明）。
【００７０】
従って、図（Ａ）に示すトレンチ１１を備えた半導体装置においては、充分な面積の底面１１ａを有し、図１４を用いて説明したような「位置ずれ」が発生することがない。さらに、トレンチ１１自体がＣＶＤ酸化膜を埋め込み易い構造であることから、トレンチ１１内にボイドが発生しない安定したＣＶＤ酸化膜を埋設することができる。
【００７１】
また、このような位置ずれが防止されると、位置ずれを制御するプロセス条件のマージンが拡大する。さらに、素子間耐圧も向上する。
第４に、図（Ａ）に示すトレンチ１１の製造工程では、上述したように、アスペクト比の低いトレンチ１１を形成することで足りる。従って、エッチングにおいて、半導体基板１０に対する窒化シリコン膜３０の選択比を減少させることができる。その結果、エッチング中に発生する窒化シリコンの半導体基板１０への再付着を抑制することができる。即ち、本実施の形態の半導体装置の製造方法によれば、当該窒化シリコンによる基板上の微小欠陥（微小異物）が減少し、より良質な半導体装置を製造することができる。
【００７２】
このように、本実施の形態においては、エッチング条件の少なくとも一つのパラメータを調整して、トレンチ１１を半導体基板１０に形成する。このようなエッチング処理により、テーパ角αが垂直に近く、且つトレンチ１１の底面１１ａに粗さ１１ｂが形成される。また、トレンチ形成時に発生する欠陥数を減らすことができる。さらに、粗さ１１ｂを具備した上記のトレンチ構造はウェル耐圧を向上させる。
【００７３】
なお、上述した粗さ１１ｂの高さｈは、トレンチ１１の深さｄの３０％以下に構成されるのが望ましい。以下に理由を説明する。
図９はトレンチ底面の拡大図である。図（Ａ）、図（Ｂ）には共に、トレンチ１１の底面１１ａに粗さ１１ｂが形成されている。但し、その粗さ１１ｂにおいては、数個の突起状の凸部１１ｃで構成されている。また、実際のトレンチ１１の側面の底部１１ｄは、若干、円弧状になり、この底部１１ｄを除いた底面１１ａの幅を、上述した幅Ｗ２とする。
【００７４】
ここで、トレンチ１１の底面１１ａが概ね均一な粗さ１１ｂを構成し、且つ充分な素子間耐圧を有するには、少なくとも底面１１ａにおいて、２ヶ以上の凸部１１ｃを形成する必要がある。
【００７５】
例えば、図（Ａ）に示すように、１ヶの凸部１１ｃを備えたトレンチ１１では、トレンチ構造が、その底面１１ａのおいて所謂サブトレンチ構造になる。
このようなサブトレンチがトレンチ１１内に形成すると、容量素子として、トレンチを用いた場合に、サブトレンチ部分に電界集中が生じ、トランジスタ特性に悪影響を及ぼす。従って、トレンチ１１の底面１１ａにおいては、図（Ｂ）に示すように、２ヶ以上（最低２ヶ）の凸部１１ｃを形成する必要がある。
【００７６】
ここで、凸部１１ｃの先端の断面角度を、例えば、１４°（７°×２）とすると、
２×ｈ×ｔａｎ（７°）・・・（１）
が凸部１１ｃの底部の幅Ｗ３になる。
【００７７】
このトレンチ１１の底面１１ａの幅Ｗ２を（１）式、即ちＷ３で除算した値は、凸部１１ｃの個数になる。その個数は、
５０÷（２×ｈ×ｔａｎ（７°））・・・（２）
で表される。そして、凸部１１ｃの個数は、上述したように、２ヶ以上必要なので、
５０÷（２×ｈ×ｔａｎ（７°））≧２・・・（３）
という不等式が成立し、これをｈについて解くと、ｈ≦１０１ｎｍが得られる。
【００７８】
図１で説明したように、このトレンチ１１の深さｄは、３２０ｎｍであるから、トレンチ１１の深さｄに対する粗さの高さｈは、およそ３２％以下に構成される。即ち、粗さ１１ｂの高さｈがトレンチ１１の深さｄに対し、３０％以下であれば、２ヶ以上の凸部１１ｃを有したトレンチ１１を半導体基板１０内に確実に備えることができる。
【００７９】
さらに、粗さ１１ｂの高さｈがトレンチ１１の深さｄに対し１５％以下では、素子間に発生するリーク電流が著しく低減する。従って、トレンチ１１の底面１１ａの粗さ１１ｂの高さｈは、トレンチ１１の深さｄに対し１５％以下であることがより望ましい。
【００８０】
なお、以上で説明したｄ、ｈ、Ｗ１、Ｗ２、Ｗ３の値は、一例であり、この実施の形態においては、特にこの値に限定されない。
（付記１）  半導体基板内に形成されたトレンチと、
前記トレンチに埋め込まれた絶縁材と、
を有し、前記トレンチの底面は凹凸形状を有することを特徴とする半導体装置。
【００８１】
（付記２）  前記トレンチ及び前記絶縁材は、前記半導体装置上に形成された複数の素子を分離する素子分離構造であることを特徴とする付記１記載の半導体装置。
（付記３）  前記素子分離構造により、前記半導体基板内に形成されたｐ型不純物領域とｎ型不純物領域が分離されることを特徴とする付記２記載の半導体装置。
【００８２】
（付記４）  前記凹凸形状の高さが前記トレンチ深さの３０％以下であることを特徴とする付記１記載の半導体装置。
（付記５）  前記凹凸形状の高さが前記トレンチ深さの１５％以下であることを特徴とする付記１記載の半導体装置。
【００８３】
（付記６）  前記トレンチ側面の、前記半導体基板の主面に対するテーパ角が８０〜９０°であることを特徴とする付記１記載の半導体装置。
（付記７）  半導体基板上に、マスクパターンを形成する工程と、
塩素（Ｃｌ2）ガス及び酸素（Ｏ2）ガスを含む混合ガスを用いて、前記半導体基板内に、底面に凹凸形状を有するトレンチを形成するエッチング工程と、
前記トレンチに絶縁材を埋め込む工程と、
を有することを特徴とする半導体装置の製造方法。
【００８４】
（付記８）  前記凹凸形状の高さは、前記トレンチの深さの３０％以下であることを特徴とする付記７記載の半導体装置の製造方法。
（付記９）  前記凹凸形状の高さは、前記トレンチ深さの１５％以下であることを特徴とする付記７記載の半導体装置の製造方法。
【００８５】
（付記１０）  前記エッチング工程においては、前記混合ガスに、窒素（Ｎ2）ガスを添加することを特徴とする付記７記載の半導体装置の製造方法。
（付記１１）  前記エッチング工程においては、前記混合ガスに、希ガスを添加することを特徴とする付記７記載の半導体装置の製造方法。
【００８６】
（付記１２）  前記トレンチに前記絶縁材を埋め込む工程は、前記トレンチの側壁に熱酸化膜を形成する工程と、前記熱酸化膜上に絶縁膜を成膜する工程と、を有し、
前記凹凸形状は、前記熱酸化膜の膜厚以上の高さになるように形成されることを特徴とする付記７記載の半導体装置の製造方法。
【００８７】
（付記１３）  前記トレンチの側壁の荒れの高さが、前記熱酸化膜の膜厚の半分以下であることを特徴とする付記７記載の半導体装置の製造方法。
（付記１４）  前記エッチング工程において、上部電極印加電力、下部電極印加電圧、前記混合ガスの流量比、前記混合ガスの圧力、前記混合ガスに対する前記窒素ガスの流量比、ステージ温度の少なくとも一つを調節することにより、前記凹凸形状の高さを制御することを特徴とする付記７記載の半導体装置の製造方法。
【図面の簡単な説明】
【００８８】
【図１】半導体基板に形成させたトレンチ構造の要部断面模式図である。
【図２】マスクパターン形成工程の要部断面模式図である。
【図３】エッチング工程の要部断面模式図である。
【図４】トランジスタ形成工程の要部断面模式図である。
【図５】粗さの高さの窒素流量依存を説明する図である。
【図６】テーパ角並びに選択比の窒素流量依存を説明する図である。
【図７】素子間耐圧のトレンチ幅依存を説明する図である。
【図８】トレンチ構造の比較を説明する模式図である。
【図９】トレンチ底面の拡大図である。
【図１０】半導体装置の製造方法を説明する要部断面模式図である（その１）。
【図１１】半導体装置の製造方法を説明する要部断面模式図である（その２）。
【図１２】トレンチ内に形成させたＣＶＤ酸化膜の構造を説明する要部断面模式図である。
【図１３】Ｖ字状のトレンチ構造を説明する要部断面模式図である。
【図１４】Ｖ字状のトレンチ構造を備えた半導体装置の要部断面模式図である。
【符号の説明】
【００８９】
１０  半導体基板
１０ａ  熱酸化膜
１０ｂ  ｐＭＯＳ領域
１０ｃ  ｎＭＯＳ領域
１０ｄ，１０ｅ  チャネル領域
１０ｆ  ゲート酸化膜
１０ｇ，１０ｈ，１０ｉ，１０ｊ  ソース・ドレイン領域
１１，１２  トレンチ
１１ａ，１２ａ  底面
１１ｂ  粗さ
１３，１４  ゲート電極
１５，１６  ＭＯＳトランジスタ
２０  酸化シリコン膜
３０  窒化シリコン膜
４０  反射防止膜
５０  フォトレジスト膜
６０  酸化膜
７０  半導体装置
α  テーパ角
ｄ  深さ
ｈ  高さ
Ｗ１，Ｗ２，Ｗ３  幅
【図１】
2008258265.tif 000003
【図２】
2008258265.tif 000004
【図３】
2008258265.tif 000005
【図４】
2008258265.tif 000006
【図５】
2008258265.tif 000007
【図６】
2008258265.tif 000008
【図７】
2008258265.tif 000009
【図８】
2008258265.tif 000010
【図９】
2008258265.tif 000011
【図１０】
2008258265.tif 000012
【図１１】
2008258265.tif 000013
【図１２】
2008258265.tif 000014
【図１３】
2008258265.tif 000015
【図１４】
2008258265.tif 000016