(57)【要約】【課題】集積回路の端子数を削減する。【解決手段】ＰＷＭ信号により負荷を駆動するＰＷＭ駆動集積回路であって、ＰＷＭ信号が入力される入力端子と、入力端子からのＰＷＭ信号の一方の論理レベルのデューティ比に応じて負荷を駆動する負荷駆動回路と、負荷駆動回路を駆動する第１電流を生成する電流生成回路と、入力端子から一方の論理レベルのＰＷＭ信号が所定時間入力されないと、電流生成回路から負荷駆動回路への第１電流の供給を停止し、入力端子から一方の論理レベルのＰＷＭ信号が入力されると、電流生成回路から負荷駆動回路へ第１電流を供給する制御回路と、を備えるＰＷＭ駆動集積回路を構成する。【選択図】図１
2008258914.tif 000002
【特許請求の範囲】
【請求項１】
ＰＷＭ信号により負荷を駆動するＰＷＭ駆動集積回路であって、
前記ＰＷＭ信号が入力される入力端子と、
前記入力端子からの前記ＰＷＭ信号の一方の論理レベルのデューティ比に応じて前記負荷を駆動する負荷駆動回路と、
前記負荷駆動回路を駆動する第１電流を生成する電流生成回路と、
前記入力端子から前記一方の論理レベルの前記ＰＷＭ信号が所定時間入力されないと、前記電流生成回路から前記負荷駆動回路への前記第１電流の供給を停止し、前記入力端子から前記一方の論理レベルの前記ＰＷＭ信号が入力されると、前記電流生成回路から前記負荷駆動回路へ前記第１電流を供給する制御回路と、
を備えることを特徴とするＰＷＭ駆動集積回路。
【請求項２】
前記制御回路は、
前記入力端子から前記一方の論理レベルの前記ＰＷＭ信号が所定時間入力されないと、前記電流生成回路から前記負荷駆動回路への前記第１電流の供給を停止すべく、前記電流生成回路に前記第１電流の生成を停止し、前記入力端子から前記一方の論理レベルの前記ＰＷＭ信号が入力されると、前記電流生成回路から前記負荷駆動回路へ前記第１電流を供給すべく、前記電流生成回路に前記第１電流を生成させること、
を特徴とする請求項１に記載のＰＷＭ駆動集積回路。
【請求項３】
前記制御回路は、
前記一方の論理レベルの前記ＰＷＭ信号が入力されずに前記所定時間が経過するとタイマ信号を出力するタイマ回路と、
前記入力端子から前記一方の論理レベルの前記ＰＷＭ信号が入力されるとイネーブル信号を出力し、前記タイマ回路が前記タイマ信号を出力するとディセーブル信号を出力するラッチ回路と、
を備え、
前記イネーブル信号が前記ラッチ回路から出力されると、前記電流生成回路から前記負荷駆動回路へ前記第１電流を供給し、前記ディセーブル信号が前記ラッチ回路から出力されると、前記電流生成回路から前記負荷駆動回路への前記第１電流の供給を停止すること、
を特徴とする請求項１または請求項２に記載のＰＷＭ駆動集積回路。
【請求項４】
前記タイマ回路は、
所定周波数で発振信号を出力する発振回路と、
前記ラッチ回路の前記イネーブル信号に応じて前記発振信号に基づいたカウントを開始し、前記入力端子から前記一方の論理レベルの前記ＰＷＭ信号が入力されると前記カウントをリセットするカウンタ回路と、
を備え、
前記カウンタ回路は前記カウントが前記所定時間に達すると前記タイマ信号を出力すること、
を特徴とする請求項３に記載のＰＷＭ駆動集積回路。
【請求項５】
前記電流生成回路は前記発振回路を駆動する第２電流を生成し、
前記制御回路は、
前記イネーブル信号が前記ラッチ回路から出力されると、前記電流生成回路から前記発振回路へ前記第２電流を供給し、前記ディセーブル信号が前記ラッチ回路から出力されると、前記電流生成回路から前記発振回路への前記第２電流の供給を停止すること、
を特徴とする請求項４に記載のＰＷＭ駆動集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＷＭ駆動集積回路に関する。
【背景技術】
【０００２】
近年の携帯電話等の電子機器には、カメラのボイスコイルモータやスピーカーを駆動する目的で、モータ駆動用ＩＣ（Integrated Circuit）やＤ級アンプ用ＩＣが搭載されている。一般的に上記のＩＣは動作時に負荷であるモータやスピーカーを、消費電力の少ないパルス幅変調（以下  ＰＷＭ（Pulse Width Modulation））方式により駆動し（例えば特許文献１）、待機時には消費電力を削減する為に、イネーブル端子を設けＩＣの動作を停止させている（例えば特許文献２）。
【０００３】
図４は上記モータ駆動用ＩＣやＤ級アンプ用ＩＣとして用いられる、一般的なＰＷＭ駆動集積回路のブロック図の一例を示す。図４のイネーブル端子６００には、ＰＷＭ駆動集積回路を起動、停止する為の信号がマイコン等から入力される。起動回路５００は、起動信号がイネーブル端子６００に入力されることにより、電流生成回路５１０を起動する。起動した電流生成回路５１０は負荷駆動回路５２０の駆動電流を生成する為、負荷駆動回路５２０は電流生成回路５１０の起動に伴い立ち上がる。一方、イネーブル端子６００に停止信号が入力されると、起動回路５００は電流生成回路５１０を停止する。その結果、負荷駆動回路５２０に供給される駆動電流が停止し、負荷駆動回路５２０は停止する。この様に、イネーブル端子６００に信号を入力することによりＰＷＭ駆動集積回路の起動、停止が制御でき、待機時の消費電力が抑制できる。
【特許文献１】特開２００６−２１７１０６号公報
【特許文献２】特開２００６−３０４５１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、近年の携帯電話等の電子機器には待機時の消費電力抑制と共に小型化が求められている。特にＩＣの端子数が増えることにより、ＩＣ自身の実装面積や、端子からの接続配線面積が増加する為、端子数削減が必要となる。  
しかしながら、図４で示したＰＷＭ駆動集積回路では、負荷駆動回路５２０の駆動電流を停止することにより待機時消費電力を削減することが可能であるが、それに伴いイネーブル端子６００が必要となる。
【０００５】
本発明は上記課題を鑑みてなされたものであり、端子数が少なく、かつ待機時消費電力を抑えることができるＰＷＭ駆動集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
ＰＷＭ信号により負荷を駆動するＰＷＭ駆動集積回路であって、前記ＰＷＭ信号が入力される入力端子と、前記入力端子からの前記ＰＷＭ信号の一方の論理レベルのデューティ比に応じて前記負荷を駆動する負荷駆動回路と、前記負荷駆動回路を駆動する第１電流を生成する電流生成回路と、前記入力端子から前記一方の論理レベルの前記ＰＷＭ信号が所定時間入力されないと、前記電流生成回路から前記負荷駆動回路への前記第１電流の供給を停止し、前記入力端子から前記一方の論理レベルの前記ＰＷＭ信号が入力されると、前記電流生成回路から前記負荷駆動回路へ前記第１電流を供給する制御回路と、を備えることとする。
【発明の効果】
【０００７】
端子数が少なく、かつ待機時消費電力を抑えることができるＰＷＭ駆動集積回路を提供することができる。
【発明を実施するための最良の形態】
【０００８】
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
【０００９】
図１は、本発明を適用したボイスコイルモータ６０を駆動するＰＷＭ駆動集積回路の実施形態を示す図である。図２は、図１に示す制御回路２０の一例を示す回路図である。図１、図２を参照しつつ、本実施形態のＰＷＭ駆動集積回路について説明する。
【００１０】
図１に示すＰＷＭ駆動集積回路は、制御回路２０、電流生成回路２１、負荷駆動回路２２、入力端子９０、電源端子９１、出力端子９２、ＲＦＧ端子９３、ＧＮＤ端子９４を含んで構成されマイコン等から入力端子に入力されるＰＷＭ信号によってボイスコイルモータ６０をＰＷＭ駆動する。
【００１１】
制御回路２０は電流生成回路２１の電流生成を制御する制御信号を出力する回路であり、図２に示す様に、タイマ回路１００、Ｄフリップフロップ１０１（ラッチ回路）を含んで構成される。
【００１２】
タイマ回路１００は、入力端子９０に所定時間ハイレベル（一方の論理レベル）のＰＷＭ信号が入力されない場合にタイマ信号を出力する回路であり、カウンタ回路２００と発振回路２０１から構成される。
【００１３】
カウンタ回路２００は複数のＤフリップフロップ３００〜３０２から構成され、発振回路２０１の発振信号に基づいてカウントする。カウンタ回路２００のカウントが所定時間経過すると、Ｄフリップフロップ３０２のＱ出力はハイレベルとなる為、カウンタ回路２００からハイレベルの信号、即ちタイマ信号が出力される。なお、Ｄフリップフロップ３００〜３０２のリセットＲは入力端子９０に接続されている為、入力端子９０にハイレベルのＰＷＭ信号が入力されると夫々のＱ出力はローレベルとなり、カウンタ回路２００のカウントはリセットされる。
【００１４】
発振回路２０１は電流生成回路２１内のＰＮＰトランジスタ４２からの電流が入力されることにより、所定周波数の発振信号をカウンタ回路２００へ出力する。
【００１５】
Ｄフリップフロップ１０１のＤ入力は電源ＶＣＣに、Ｃ入力は入力端子９０に夫々接続されている為、入力端子９０にハイレベルのＰＷＭ信号が入力されるとＤフリップフロップ１０１のＱ出力はハイレベルとなり、制御信号としてハイレベルの信号（イネーブル信号）を出力する。また、カウンタ回路２００が所定時間をカウントすると、Ｄフリップフロップ１０１のリセットＲにはタイマ信号が入力される為、Ｑ出力はリセットされ制御信号としてローレベルの信号（ディセーブル信号）が出力される。
【００１６】
電流生成回路２１は制御回路２０及び負荷駆動回路２２を駆動する電流を生成する回路であり、基準電流回路３３、ＰＮＰトランジスタ４１，４２からなる。基準電流回路３３は、ＰＮＰトランジスタ４０、基準電流源４３、基準電流制御回路４４から構成され、制御回路２０からの制御信号がハイレベルであれば、基準電流制御回路４４は、基準電流源４３が基準電流Ｉｒｅｆを生成するよう基準電流源４３を制御する。一方制御回路２０からの制御信号がローレベルであれば基準電流制御回路４４は基準電流源４３で生成される基準電流Ｉｒｅｆの電流値を０（ゼロ）とすべく基準電流源４３を制御する。また、ＰＮＰトランジスタ４０，４１，４２はカレントミラーを構成している為、ＰＮＰトランジスタ４１から流れるバイアス電流Ｉｂ１（第１電流）及びＰＮＰトランジスタ４２から流れるバイアス電流Ｉｂ２（第２電流）は夫々基準電流Ｉｒｅｆに応じて変化する。なお、制御信号により基準電流Ｉｒｅｆを生成、停止する基準電流回路３３は例えば特開２００１−２２４５８号公報の図１に記載された回路と同様の構成とすることができる。
【００１７】
負荷駆動回路２２は、入力端子９０に入力されるＰＷＭ信号のハイレベルのデューティ比に応じて、負荷であるボイスコイルモータ６０を駆動する回路であり、ＬＰＦ（Low Pass Filter）３０、オペアンプ３１、ＮＰＮトランジスタ３２から構成される。
【００１８】
ＬＰＦ３０は、入力端子９０に入力されるＰＷＭ信号を平滑化し、オペアンプ３１の基準電圧Ｖｒｅｆとすべく出力する。
【００１９】
オペアンプ３１はＮＰＮトランジスタ５０，５１，５４，５５、ＰＮＰトランジスタ５２，５３、利得段５６から構成される。ＮＰＮトランジスタ５０，５１，５５、ＰＮＰトランジスタ５２，５３はオペアンプ３１の差動入力回路に相当し、ＮＰＮトランジスタ５０，５１のベース電極は上記差動入力回路の非反転入力端子、反転入力端子に夫々対応する。ＮＰＮトランジスタ５４は、電流生成回路２１内のＰＮＰトランジスタ４１からのバイアス電流Ｉｂ１に応じた電圧を生成すべくダイオード接続されている。ＮＰＮトランジスタ５４，５５はカレントミラーを構成することから、ＮＰＮトランジスタ５５のコレクタ電流はＮＰＮトランジスタ５４に流れるバイアス電流Ｉｂ１に応じた電流が流れる。利得段５６は、ＮＰＮトランジスタ５０とＮＰＮトランジスタ５１に印加された夫々の電圧の誤差を増幅し、出力トランジスタであるＮＰＮトランジスタ３２を駆動する。
【００２０】
ＮＰＮトランジスタ３２は、負荷であるボイスコイルモータ６０を直接駆動する出力トランジスタであり、ベース−エミッタ間電位がオペアンプ３１により調整される。
【００２１】
電源端子９１は電源電圧ＶＣＣが、ＧＮＤ端子９４はグランドで０（ゼロ）Ｖが夫々印加される。また出力端子９２はボイスコイルモータ６０が接続され、ＲＦＧ端子９３はボイスコイルモータ６０に流れる電流量を検出する為の抵抗６１が接続される端子である。
【００２２】
次に、ボイスコイルモータ６０を駆動するＰＷＭ駆動集積回路全体の動作を説明する。なお、図３は、本実施形態におけるＰＷＭ信号入力時におけるＤフリップフロップ１０１、カウンタ回路２００、及び発振回路２０１の動作の一例を表すタイミングチャートであり、適宜参照する。
【００２３】
マイコン等の制御によりボイスコイルモータ６０がＰＷＭ駆動される場合、図３の期間Ａに示すようにハイレベルが所定のデューティ比のＰＷＭ信号が入力端子９０から入力される。従って、Ｄフリップフロップ１０１のＣ入力にハイレベルのＰＷＭ信号が入力されることとなり、Ｄフリップフロップ１０１のＱ出力はハイレベルとなる。つまり、ハイレベルの制御信号が制御回路２０から出力される。ハイレベルの制御信号が電流生成回路２１に入力されると、基準電流制御回路４４は、基準電流源４３が基準電流Ｉｒｅｆを生成するよう基準電流源４３を制御する。基準電流Ｉｒｅｆが生成されると、ＰＮＰトランジスタ４０，４１，４２はカレントミラーを構成することから、ＰＮＰトランジスタ４１，４２は基準電流Ｉｒｅｆに応じたバイアス電流Ｉｂ１，Ｉｂ２を夫々生成する。ＰＮＰトランジスタ４１から流れるバイアス電流Ｉｂ１は、負荷駆動回路２２内のオペアンプ３１へ供給される。バイアス電流Ｉｂ１はオペアンプ３１内のダイオード接続されたＮＰＮトランジスタ５４へ供給され、ＮＰＮトランジスタ５４，５５はカレントミラーを構成することから、ＮＰＮトランジスタ５５にもバイアス電流Ｉｂ１に応じた電流が流れる。また、ＰＮＰトランジスタ４２から流れるバイアス電流Ｉｂ２は、制御回路２０の発振回路２０１へと供給される。発振回路２０１はバイアス電流Ｉｂ２が供給されることにより図３に示す様に所定の周波数の発振信号の出力を開始する。
【００２４】
この期間Ａにおいてカウンタ回路２００は、ＰＷＭ信号におけるローレベルの時間Ｔ１に発振回路２０１から出力される発振信号に応じてカウントアップすることとなる。ただし、ＰＷＭ信号におけるローレベルの時間Ｔ１はタイマ信号が出力されるまでに要する所定時間Ｔ２より短いため、タイマ信号が出力される前にカウント回路２００はリセットされる。即ち、ＰＷＭ信号におけるローレベルの時間Ｔ１が所定時間Ｔ２未満である場合は図３に示す様にタイマ信号は出力されず、制御信号はハイレベルを保ち、負荷駆動回路２２はボイスコイルモータ６０を駆動する。負荷駆動回路２２の動作を詳細に説明すると、先ずＬＰＦ３０がＰＷＭ信号を平滑化しハイレベルのデューティ比に応じた電圧Ｖｒｅｆを出力する。ＬＰＦ３０からの電圧Ｖｒｅｆはオペアンプ３１の非反転入力であるＮＰＮトランジスタ５０のベース電極へと印加される。オペアンプ３１は負帰還がかけられている為、ＮＰＮトランジスタ５０のベース電極の電位とＮＰＮトランジスタ５１のベース電極の電位が一致する様動作する。従って、ＮＰＮトランジスタ５１のベース電極が接続されたＲＦＧ端子９３の電圧は電圧Ｖｒｅｆとなる。ＲＦＧ端子９３とＧＮＤ端子９４との間には抵抗値Ｒの抵抗６１が挿入されており、抵抗６１には電流Ｖｒｅｆ／Ｒが流れる。また、ボイスコイルモータ６０はＮＰＮトランジスタ３２を介して抵抗６１と直列に接続されていることから、抵抗６１に流れる電流Ｖｒｅｆ／Ｒがボイスコイルモータ６０に流れる。この様にＰＷＭ駆動集積回路は、マイコン等からのＰＷＭ信号のハイレベルのデューティ比に応じてボイスコイルモータ６０を駆動する。なお、発振回路２０１としては、例えば特開平１１―２５１８７８号公報の図６に記載された発振回路を用いて構成することができる。
【００２５】
一方、マイコン等の制御によりボイスコイルモータ６０の駆動が停止される場合は、図３の期間Ｂに示すように、入力端子９０に入力されるＰＷＭ信号がローレベルのままとなる。そのためカウンタ回路２００は、発振回路２０１から出力される発振信号に応じてカウントアップし続け、所定時間Ｔ２経過すると、Ｄフリップフロップ３０２のＱ出力がハイレベルとなる。すなわち、カウンタ回路２００からタイマ信号が出力されることとなり、Ｄフリップフロップ１０１がリセットされる。Ｄフリップフロップ１０１がリセットされるとＤフリップフロップ１０１のＱ出力はローレベルとなる為、制御回路２０はローレベルの制御信号を出力する。この結果、基準電流制御回路４４は基準電流源４３で生成される基準電流Ｉｒｅｆの電流値を０（ゼロ）とすべく基準電流源４３を制御する。ＰＮＰトランジスタ４１，４２は基準電流Ｉｒｅｆに応じたバイアス電流Ｉｂ１，Ｉｂ２を生成する為、基準電流Ｉｒｅｆの生成の停止と共に、バイアス電流Ｉｂ１とバイアス電流Ｉｂ２の生成も停止される。バイアス電流Ｉｂ１の生成が停止されると、ＮＰＮトランジスタ５４に流れる電流も停止され、ＮＰＮトランジスタ５４のベース電極の電位はエミッタ電極の電位、即ちＧＮＤと一致するよう動作する。この結果、ＮＰＮトランジスタ５５に流れるコレクタ電流は停止され、オペアンプ３１の消費電流を抑えることができる。また、バイアス電流Ｉｂ２の生成停止に伴い、図３に示す様に発振回路２００の発振信号も停止し、発振回路２００の消費電流も抑えることができる。なお、図３に示した様に発振信号の１周期の時間は所定時間Ｔ２より短い必要がある。
【００２６】
前述の様に、入力端子９０にハイレベルのＰＷＭ信号が入力される事で、基準電流Ｉｒｅｆ、バイアス電流Ｉｂ１，Ｉｂ２が夫々生成される。さらに、入力端子９０に入力されるＰＷＭ信号のローレベルとなる期間が所定時間Ｔ２経過すると、基準電流Ｉｒｅｆ、バイアス電流Ｉｂ１，Ｉｂ２の生成が停止される。従って、本実施形態のＰＷＭ駆動集積回路では、図４に示した様なイネーブル端子を用いる事なく消費電力を削減することができる。
【００２７】
なお、バイアス電流Ｉｂ１の生成が停止されている時、ノイズ等によりオペアンプ３１におけるＮＰＮトランジスタ５５のベース電極の電位が変化しない様に、制御信号がハイレベルの時オフし、制御信号がローレベルの時オンするスイッチをＮＰＮトランジスタ５５のベース電極とＧＮＤとの間と、ＰＮＰトランジスタ５２のベース電極とＶＣＣとの間とに夫々設置しても良い。更に、制御信号がローレベルの時にはオペアンプ３１の利得段５６の出力、即ちＮＰＮトランジスタ３２のベース電極の電位がＧＮＤとなる様に設計しても良い。これにより、ＮＰＮトランジスタ３２に流れる電流を抑えることもできる。但し、ＮＰＮトランジスタ３２のベース電極も同様に、ノイズ等により変化する可能性もある為、制御信号がハイレベルの時オフし、制御信号がローレベルの時オンするスイッチをＮＰＮトランジスタ３２のベース電極とＧＮＤとの間に設置しても良い。
【００２８】
なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
【００２９】
例えば、本実施形態はＰＷＭ信号のレベルに基づいて基準電流Ｉｒｅｆの生成が制御される構成としているが、基準電源制御回路４４は電源ＶＣＣが印加されると常に基準電流源４３が基準電流Ｉｒｅｆを生成し、さらに、ＰＮＰトランジスタ４１のコレクタ電極とＮＰＮトランジスタ５４のコレクタ電極との間に制御信号がハイレベルの信号の場合オンし、ローレベルの信号の場合にオフするスイッチを挿入する構成とすることもできる。この場合、入力端子９０にハイレベルのＰＷＭ信号が入力される事で、バイアス電流Ｉｂ１が供給され、入力端子９０に入力されるＰＷＭ信号のローレベルとなる期間が所定時間Ｔ２経過すると、バイアス電流Ｉｂ１の供給が停止される。従って、図４に示した様なイネーブル端子を用いる事なく消費電力を削減することができる。
【００３０】
上記の様に電源ＶＣＣが印加されると基準電流Ｉｒｅｆが生成され、ＰＮＰトランジスタ４１のコレクタ電極とＮＰＮトランジスタ５４のコレクタ電極との間にスイッチを挿入する構成に加え、ＰＮＰトランジスタ４２のコレクタ電極と発振回路２０１との間に制御信号がハイレベルの信号の場合オンし、ローレベルの信号の場合にオフするスイッチを挿入する構成としても良い。この場合、入力端子９０にハイレベルのＰＷＭ信号が入力される事で、バイアス電流Ｉｂ１及びＩｂ２が供給され、入力端子９０に入力されるＰＷＭ信号のローレベルとなる期間が所定時間Ｔ２経過すると、バイアス電流Ｉｂ１及びＩｂ２の供給が停止される。従って、図４に示した様なイネーブル端子を用いる事なく消費電力を削減することができる。
【００３１】
また、本実施形態では、タイマ回路１００をカウンタ回路２００と発振回路２０１から構成したが、例えば、一定の電流によりコンデンサを充電することにより、所定時間Ｔ２を判別しても良い。但し、カウンタ回路２００と発振回路２０１はトランジスタのみから構成できる為、特に所定時間Ｔ２が長くなる場合は、コンデンサを一定の電流で充電する構成よりレイアウト面積を小さくできる。
【００３２】
また、本実施形態はＰＷＭ信号のレベルに基づいて基準電流Ｉｒｅｆの生成が制御される構成としているが、例えばＤフリップフロップ１０１のＣ入力と入力端子９０とを接続せず、半周期の時間が所定時間Ｔ２より長い時間で発振するクロック回路をＰＷＭ駆動集積回路に搭載し、クロック回路の出力をＤフリップフロップ１０１のＣ入力に接続しても良い。この場合、クロック回路のハイレベルの出力により基準電流Ｉｒｅｆは生成され、入力端子９０に入力されるＰＷＭ信号のローレベルとなる期間が所定時間Ｔ２経過すると基準電流Ｉｒｅｆの生成は停止される為、ＰＷＭ駆動集積回路の消費電力を削減することができる。
【００３３】
また、本実施形態の負荷駆動回路２２は負荷を直接駆動する出力トランジスタである、ＮＰＮトランジスタ３２を含む構成としたが、チップの外付けとしてもよい。
【図面の簡単な説明】
【００３４】
【図１】本発明を適用したボイスコイルモータ６０を駆動するＰＷＭ駆動集積回路の実施形態を示す図である。
【図２】制御回路２０の一例を示す回路図である。
【図３】本実施形態におけるＰＷＭ信号入力時におけるＤフリップフロップ１０１、カウンタ回路２００と発振回路２０１の動作も一例を表すタイミングチャートである。
【図４】イネーブル端子を備えたＰＷＭ駆動集積回路の構成の従来例を示す図である。
【符号の説明】
【００３５】
２０  制御回路
２１  電流生成回路
２２  負荷駆動回路
３０  ＬＰＦ
３１  オペアンプ
３２，５０，５１，５４，５５  ＮＰＮトランジスタ
３３  基準電流回路
４０，４１，４２，５２，５３  ＰＮＰトランジスタ
４３  基準電流源
４４  基準電流制御回路
５６  利得段
６０  ボイスコイルモータ
６１  抵抗
９０  入力端子
９１  電源端子
９２  出力端子
９３  ＲＦＧ端子
９４  ＧＮＤ端子
１００  タイマ回路
１０１，３００〜３０２  Ｄフリップフロップ
２００  カウンタ回路
２０１  発振回路
【図１】
2008258914.tif 000003
【図２】
2008258914.tif 000004
【図３】
2008258914.tif 000005
【図４】
2008258914.tif 000006