(57)【要約】【課題】誘導ヘッド書込ドライバ内で端子開路および接地短絡を検出するための方法および装置を特定する。【解決手段】書込ドライバの１対の書込ヘッド端子の少なくとも１つで短絡状態を検出するための方法が提供され、書込ドライバは、１対の書込ヘッド端子に結合される誘導ヘッドアセンブリに流された時に書込電流方向に従って誘導ヘッドに極性を与える書込電流を生成する。方法は、書込ドライバの第１の書込ヘッド端子へと第１の方向に流れる書込電流の少なくとも一部に比例した第１の電流を生成するステップを含む。第１の方向と逆の第２の方向で書込ドライバの第２の書込ヘッド端子へと流れる書込電流の少なくとも一部に比例した第２の電流が生成される。第１の電流の平均値が所定の量だけ第２の電流の平均値と異なる時に第１および第２の書込ヘッド端子の少なくとも１つで短絡状態が検出される。【選択図】図２
2008300035.tif 000002
【特許請求の範囲】
【請求項１】
書込ドライバの１対の書込ヘッド端子のうちの少なくとも１つで開路状態を検出するための構成であって、書込ドライバは、１対の書込ヘッド端子に結合される誘導ヘッドアセンブリに通されるときに書込電流の方向に従って誘導ヘッドに極性を与える書込電流を生成し、前記構成は、
通常の動作状態下で誘導ヘッドアセンブリに流される書込電流に比例した、ミラーリングされた書込電流を生成する電流ミラーと、
ミラーリングされた書込電流に応答する開路検出装置とを含み、
開路検出装置は、ミラーリングされた書込電流の大きさが予め定められた値よりも下に低下した場合に、第１の書込ヘッド端子および第２の書込ヘッド端子のうちの少なくとも１つで開路状態を検出する、開路状態を検出するための構成。
【請求項２】
請求項１に記載の構成であって、
開路検出装置の第１の入力端子および電流ミラーの出力に結合される第１の端子を有する抵抗器をさらに含み、第１の抵抗器の第２の端子は基準電圧に結合され、
抵抗器は、ミラーリングされた書込電流を開路検出装置によって用いられる電圧に変換してミラーリングされた書込電流の大きさが予め定められた値よりも下に低下したときを検出する、請求項１に記載の構成。
【請求項３】
開路検出装置は、コンパレータの第１の入力端子で現れる電圧が予め定められたしきい値の分だけコンパレータの第２の入力端子で現れる基準電圧を超える場合に、コンパレータの出力端子で開路欠陥信号を生成する伸長された直線の領域を有するコンパレータである、請求項２に記載の構成。
【請求項４】
コンパレータの第２の入力端子で現れる基準電圧は、通常の動作状態下で誘導ヘッドアセンブリを通して流される書込電流に反比例する、請求項３に記載の構成。
【請求項５】
書込ドライバの１対の書込ヘッド端子のうちの少なくとも１つで開路状態を検出するための方法であって、書込ドライバは、１対の書込ヘッド端子に結合された誘導ヘッドアセンブリを通して流されたときに書込電流の方向に従って誘導ヘッドに極性を与える書込電流を生成し、前記方法は、
通常の動作状態下で誘導ヘッドアセンブリに流される書込電流に比例した、ミラーリングされた書込電流を生成するステップと、
ミラーリングされた書込電流の大きさが予め定められた値よりも下に降下した場合に、第１の書込ヘッド端子および第２の書込ヘッド端子のうちの少なくとも１つで開路状態を検出するステップとを含む、開路状態を検出するための方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、誘導ヘッド書込ドライバ回路内の端子開路および接地短絡を検出するための方法および装置に関する。より具体的には、この発明は、電圧モード書込ドライバを用いて誘導ヘッド内の端子開路および接地短絡を検出するための方法および装置に関する。
【背景技術】
【０００２】
今日のディスクドライブは、磁気回転ディスクまたはプラッタ上にデータを記憶する。これらのプラッタは典型的には、ガラスまたはセラミックから作られ、これらの表面上に堆積された磁気材料層を有する。データは、２進「１」および「０」数字またはビットの、対応する時間シーケンスにおいてディスクドライブに送信される２進数字の形で記憶される。これらのビットは、ワイヤによって書込ヘッドに送られる電流波形に変換される。書込ヘッドを用いてデジタル情報が磁気プラッタ上に記憶される。
【０００３】
典型的な書込ヘッドは、２層の軟磁性体の間で包まれたスパイラル誘導コイルを含む。ヘッドの一端では、２つの磁気層の間にギャップが存在し、ヘッドの他端では、磁気層が接合される。電流が誘導コイルに流れると、磁気材料層は容易に磁化される。これによって結果として、層は非常に小さな電磁石の両方の磁極となる。
【０００４】
データは典型的には、電流パルスをディスクドライブの駆動エレクトロニクスからヘッドアセンブリへと送ることによって、プラッタ上に記憶される。電流の方向、したがって、ヘッド内のギャップ中の発散磁界の方向によって、プラッタの磁気コーティング上のいずれかの所与の場所で磁気分極が決められる。ビットセルがプラッタ表面区域の部分に対応して形成されるように、タイミングクロックがプラッタの回転と同期され得る。これらのビットセルのいくつかを用いてデジタル「１」が記憶され得、他を用いて「０」が記憶され得る。一旦書込まれると、ディスク面に記憶されるビットは、新しいデータパターンが以前に記憶されたパターン上に書込まれるまで「永久的に」一方方向に、または他方方向のいずれかに磁化される。
【０００５】
簡潔なデータ記憶方式では、「１」ビットがエンコードされて電流極性の変化に対応し得、「０」ビットがエンコードされて書込電流の極性の変化がないことに対応し得る。可動ディスクは、正極に流れる電流に対して正の方向に磁化され、負極に流れる電流に対して負の方向に磁化され得る。この簡潔な方式によって結果として、記憶される「１」がディスク面上の磁気分極の逆によって示され、記憶される「０」は「１」の値の間のディスク上にある。
【０００６】
２種類のヘッド不良によって、情報がディスクに適切に書込まれないおそれがある。１つの種類のヘッド不良は、オープンヘッド状態である。オープンヘッド状態は、誘導コイルが破損するか、またはヘッドコンタクトとの電気的コンタクトを作らない場合に起こる。言い換えると、誘導コイルによって、ヘッドコンタクト間で開路が作られる。もう一方の種類のヘッド不良は、ヘッド短絡状態である。ヘッド短絡状態は典型的には、ヘッドコンタクトのうちの１つが接地短絡した場合に、起こる。
【０００７】
ディスクドライブは典型的には、誘導ヘッド上の欠陥検出を行なうことのできる開路および短絡ヘッド検出回路を含む。動作中、誘導ヘッドが不良となると、この回路は、欠陥信号によって記憶システムに不良を知らせて、ディスクドライブシステムが欠陥のあるヘッドを通してデータを書込もうとすることを妨げる。
【０００８】
開路検出構成の例は、「Ｈブリッジ駆動回路を用いた負荷オープン状態検出（“Load Open State Detection Using H-Bridge Driving Circuit”）」と題されたShimizu他への特許文献１（米国特許第５，５９２，０９７号）に記載されている。
【０００９】
短絡検出構成の例は、「動作タイミング調整回路および定電流素子を有する読出および／または書込集積回路（“Read and/or Write Integrated Circuit Having an Operation
Timing Adjusting Circuit and Constant Current Elements”）」と題されたYoshinaga他への特許文献２（米国特許第５，４３４，７１７号）に記載されている。典型的には、この欠陥検出回路は、ディスクドライブの駆動エレクトロニクス内に含まれる。
【００１０】
駆動エレクトロニクスは、必要とされる書込電流を誘導ヘッドに送ってプラッタビットセルに極性を与える書込ドライバ回路（または書込ドライバ）を含む。従来の書込ドライバは、プログラマブル電流ミラーを用いて書込電流をヘッドに送る電流モード装置として動作する。図１で示される書込ドライバ１００（破線の左側の回路）等の従来の電流モードライタドライバは典型的には、ヘッドアセンブリ１０４と並列なオンチップ制動抵抗１０２を用いて書込ドライバの出力インピーダンスを下げる。制動抵抗１０２は、余分なＤＣ書込電流ＩWCの分流を避けるために、ヘッドアセンブリ１０４のインピーダンスよりもずっと大きくなければならない。制動抵抗１０２の別の目的は、ヘッド端子１０６のうちの１つが開路状態になったときに、ＩWCに電流経路を提供することである。ヘッド端子開路状態が生じると、制動抵抗１０２中の増大した電圧が検出されてディスクドライブシステムにオープンヘッド欠陥が知らされ得る。
【００１１】
２つの方法を用いて、電流モード書込ドライバ１００のヘッド端子１０６内の接地短絡状態が検出され得る。第１の方法では、（上述のオープンヘッド検出方法と同様に）、ヘッド端子１０６中の平均電圧がモニタリングされ得、この平均電圧が予め定められたあるレベルを超えていると、欠陥状態が引き起こされる。第２の方法では、ヘッド端子１０６のうちの１つが電源または接地短絡するときに起こる劇的なＩWCの増加が検出され得、それを用いてディスクドライブシステムに短絡状態が知らされ得る。
【００１２】
短絡状態下の従来の電流モード書込ドライバ内でのこの劇的なＩWCの増加を検出するための例示的な短絡検出（ＳＣ検出）回路１１０（破線の右側の回路）が、図１で示される。ＳＣ検出回路１１０は、バイアス抵抗器（Ｒ１）、低域フィルタ（Ｒ１、Ｃ１）、有効電流源（Ｑ５、Ｒ３）、ワンショット回路（ＩＮＶ１、ＩＮＶ２、Ｒ５、Ｃ２）、他のバイアス回路（Ｄ３−Ｄ５、Ｒ４）、およびＤラッチを含む。
【００１３】
通常の動作状態下では、ノードＷＳ（ＩWC*Ｒ１）での電圧が、ダイオードＤ３−Ｄ５をオンにするのに十分なトランジスタＱ５内の電流を確立するように、バイアス抵抗器Ｒ１の値は選択される。ダイオードＤ３−Ｄ５は、ラッチのしきい値レベルよりも下のＤラッチのデータ入力部における電圧を確立する。インバータＩＮＶ１、ＩＮＶ２は、Ｄラッチのクロック入力で論理「０」を確立する。公称電流が通常の状態下でＲ４を流れる。低域フィルタ（Ｒ２、Ｃ１）は、過渡的なノイズスパイクをフィルタリングしてＳＣ検出回路１１０が欠陥のある短絡状態を記録することを妨げる。Ｄラッチの出力Ｗhsgfの値は、論理「０」である。
【００１４】
短絡が書込ヘッド端子１０６のうちの１つ（または両方）で起こると、短絡電流ＩWSの大きさは、定電流源１０８によって供給される通常の書込電流ＩWCを大きく超える。バイアス抵抗器Ｒ１を流れるこの追加された電流によって、ノードＷＳの電圧が減じられ、したがって、トランジスタＱ５に流れる電流が増加される。追加された電流は、Ｒ４を流れ、Ｄラッチのデータ入力部での電圧を論理しきい値レベルよりも上に上昇させる。これに
よって、電圧がＤラッチのクロック入力で上昇させられてワンショット信号が生成される。クロック信号の立上がり時間は、値Ｒ５およびＣ２によって制御される。クロック入力での電圧が論理しきい値よりも上に上昇すると、Ｄラッチの出力Ｗhsgfは、論理「１」に切換わり、短絡状態が起こったことを示す。
【００１５】
より高いディスクドライブデータ記憶レートを達成するためには、書込ドライバの差動出力インピーダンスが、誘導コイルアセンブリのインピーダンスと整合することが重要である。誘導コイルアセンブリのインピーダンスは、電流モード書込ドライバに関連した高出力インピーダンスと比べて比較的低い。このインピーダンスの不整合によって、書込電流の過渡的な応答におけるリンギングおよび不所望なアンダーシュートが生じるおそれがあり、これは、劣悪な書込ドライバ性能およびより低いデータ記憶レートを引き起こし得る。
【００１６】
誘導コイルアセンブリのインピーダンスにより良く整合する、より低い書込ドライバ出力インピーダンスは、電圧モード書込ドライバを用いて達成され得る。電圧モード書込ドライバは、電流モードライタによって確立されるプログラマブルピーク電流レベルの代わりに、プログラマブルピーク電圧レベルを用いて誘導ヘッドの誘導コイルアセンブリ内でＩWCを確立する。これらの電圧モード書込ドライバの設計がより複雑になったことにより、開路および短絡ヘッド端子状態を検出するための新しい方法の開発が必要とされている。
【特許文献１】米国特許第５，５９２，０９７号明細書
【特許文献２】米国特許第５，４３４，７１７号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１７】
（概要）
したがって、この発明は、誘導ヘッド書込ドライバ内で端子開路および接地短絡を検出するための方法および装置を提供することの必要性に対処する。
【課題を解決するための手段】
【００１８】
１つの局面に従うと、書込ドライバの１対の書込ヘッド端子のうちの少なくとも１つで短絡状態を検出するための構成が提供され、書込ドライバは、１対の書込ヘッド端子に結合された誘導ヘッドアセンブリに通されるときに書込電流の方向に従って誘導ヘッドに極性を与える書込電流を生成する。構成は、書込ドライバの第１の書込ヘッド端子へと第１の方向に流れる書込電流の少なくとも一部に比例した第１の電流を生成する第１の電流ミラーを含む。書込ドライバの第２の書込ヘッド端子へと、第１の方向とは反対の第２の方向に流れる書込電流の少なくとも一部に比例した第２の電流を生成する第２の電流ミラーが含まれる。第１の電流および第２の電流に応答する短絡検出装置も含まれる。短絡検出装置は、第１の電流の平均値が予め定められた量だけ第２の電流の平均値と異なる場合に、第１の書込ヘッド端子および第２の書込ヘッド端子のうちの少なくとも１つで短絡状態を検出する。
【００１９】
関連の局面に従うと、第１の電流ミラーおよび第２の電流ミラーは、各々、それぞれの第１の電流および第２の電流を生成するときに２回以上書込電流のそれぞれの少なくとも一部をともにミラーリングする２つ以上の個別の電流ミラーを含む。
【００２０】
別の関連の局面に従うと、短絡検出装置の第１の入力端子および第１の電流ミラーの出力に結合される第１の端子を有する第１のキャパシタが含まれ、第１のキャパシタの第２の端子はＡＣ接地端子に結合される。短絡検出装置の第２の入力端子および第２の電流ミラーの出力に結合される第１の端子を有する第２のキャパシタが含まれ、第２のキャパシ
タの第２の端子はＡＣ接地端子に結合される。第１のキャパシタおよび第２のキャパシタは、それぞれの第１の電流および第２の電流を、短絡検出装置が用いる対応の第１の平均電圧および第２の平均電圧に変換して第１の電流および第２の電流の平均値の差を検出する。
【００２１】
さらなる別の関連の局面に従うと、第１の電流ミラーの出力、第１のキャパシタの第１の端子、および短絡検出装置の第１の入力端子に結合される第１の端子を有する第１の抵抗器が提供され、第１の抵抗器の第２の端子はＡＣ接地端子に結合される。第２の電流ミラーの出力、第２のキャパシタの第１の端子、および短絡検出装置の第２の入力端子に結合される第１の端子を有する第２の抵抗器も含まれ、第２の抵抗器の第２の端子はＡＣ接地端子に結合される。第１の抵抗器および第２の抵抗器は、第１のキャパシタおよび第２のキャパシタとともに、それぞれの第１の電流および第２の電流内に存在するノイズをフィルタリングして除外し、抵抗器は、それぞれのバイアス値を、短絡検出回路が用いる第１の平均電圧および第２の平均電圧に提供する。
【００２２】
さらなる別の関連の局面に従うと、短絡検出装置は、コンパレータの入力端子で現れる第１の平均電圧および第２の平均電圧の差が予め定められたしきい値を超える場合に、コンパレータの出力端子で接地短絡欠陥信号を生成する伸長された直線の領域を有する差動コンパレータである。
【００２３】
さらなる別の関連の局面に従うと、第１の方向および第２の方向に書込ヘッド端子へと流れる書込電流の少なくとも一部は、それぞれのブースト電流であって、それらの各々は誘導ヘッドに極性を与えるために必要とされる期間の一部の間に所与の方向で流れる全書込電流の一部を含む、それぞれのブースト電流に対応する。
【００２４】
さらなる別の関連の局面に従うと、ブースト電流の各々の大きさは、誘導ヘッドに極性を与えるために必要とされる期間の間に所与の方向に流れる全書込電流の残りの部分の大きさから独立している。
【００２５】
別の局面に従うと、書込ドライバの１対の書込ヘッド端子のうちの少なくとも１つで開路状態を検出するための構成が提供され、書込ドライバは、１対の書込ヘッド端子に結合された誘導ヘッドアセンブリに通されたときに書込電流の方向に従って誘導ヘッドに極性を与える書込電流を生成する。構成は、通常の動作状態下で誘導ヘッドアセンブリを通される書込電流に比例したミラーリングされた書込電流を生成する電流ミラーを含む。ミラーリングされた書込電流に応答する開路検出装置も含まれる。開路検出装置は、ミラーリングされた書込電流の大きさが予め定められた値よりも下に低下した場合に第１の書込ヘッド端子および第２の書込ヘッド端子のうちの少なくとも１つで開路状態を検出する。
【００２６】
関連の局面に従うと、開路検出装置の第１の入力端子および電流ミラーの出力に結合される第１の端子を有する抵抗器が提供され、第１の抵抗器の第２の端子は基準電圧に結合される。抵抗器は、ミラーリングされた書込電流を、開路検出装置が用いる電圧に変換してミラーリングされた書込電流の大きさが予め定められた値よりも下に低下するときを検出する。
【００２７】
さらなる別の関連の局面に従うと、開路検出装置は、コンパレータの第１の入力端子で現れる電圧が予め定められたしきい値の分だけコンパレータの第２の入力端子で現れる基準電圧を超える場合に、コンパレータの出力端子で開路欠陥信号を生成する伸張された直線の領域を有するコンパレータである。
【００２８】
さらなる別の関連の局面に従うと、コンパレータの第２の入力端子で現れる基準電圧は
、通常の動作状態下で誘導ヘッドアセンブリに流される書込電流に反比例する。
【００２９】
別の局面に従うと、１対の書込ヘッド端子を通して書込ドライバに結合される誘導ヘッドアセンブリに流されるときに書込電流の方向に従って誘導ヘッドに極性を与える書込電流を生成するための回路を含む電圧モード書込ドライバが提供される。
【００３０】
書込ヘッド端子の少なくとも１つで短絡状態を検出するための回路が提供される。この回路は、書込ドライバの第１の書込ヘッド端子へと第１の方向に流れる書込電流の少なくとも一部に比例した第１の電流を生成する第１の電流ミラーを含む。回路はまた、書込ドライバの第２の書込ヘッド端子へと、第１の方向とは反対の第２の方向で流れる書込電流の少なくとも一部に比例した第２の電流を生成する第２の電流ミラーを含む。また、第１の電流および第２の電流に応答する短絡検出装置が提供される。
【００３１】
書込ヘッド端子の少なくとも１つで開路状態を検出する回路も提供される。この回路は、通常の動作状態下では誘導ヘッドアセンブリに流される書込電流に比例した第３の電流を生成する第３の電流ミラーを含む。第３の電流に応答する開路検出装置が提供される。短絡検出装置は、第１の電流の平均値が第１の予め定められた量の分だけ第２の電流の平均値と異なる場合に書込ヘッド端子のうちの少なくとも１つで短絡状態を検出し、開路検出装置は、第３の電流の大きさが第２の予め定められた値よりも下に低下する場合に書込ヘッド端子のうちの少なくとも１つで開路状態を検出する。
【００３２】
別の局面に従うと、書込ドライバの１対の書込ヘッド端子のうちの少なくとも１つで短絡状態を検出するための方法が提供され、書込ドライバは、１対の書込ヘッド端子に結合される誘導ヘッドアセンブリに流されたときに書込電流の方向に従って誘導ヘッドに極性を与える書込電流を生成する。方法は、第１の方向に書込ドライバの第１の書込ヘッド端子へと流れる書込電流の少なくとも一部に比例した第１の電流を生成するステップを含む。第１の方向とは反対の第２の方向に書込ドライバの第２の書込ヘッド端子へと流れる書込電流の少なくとも一部に比例した第２の電流が生成される。第１の書込ヘッド端子および第２の書込ヘッド端子のうちの少なくとも１つでの短絡状態は、第１の電流の平均値が予め定められた量の分だけ第２の電流の平均値と異なる場合に、検出される。
【００３３】
別の局面に従うと、書込ドライバの１対の書込ヘッド端子のうちの少なくとも１つで開路状態を検出するための方法が提供され、書込ドライバは、１対の書込ヘッド端子に結合された誘導ヘッドアセンブリに流されたときに書込電流の方向に従って誘導ヘッドに極性を与える書込電流を生成する。方法は、通常の動作状態下で誘導ヘッドアセンブリに流される書込電流に比例したミラーリングされた書込電流を生成するステップを含む。第１の書込ヘッド端子および第２の書込ヘッド端子のうちの少なくとも１つでの開路状態は、ミラーリングされた書込電流の大きさが予め定められた値よりも下に低下した場合に、検出される。
【００３４】
この発明の上述の、および他の目的、特徴、および利点は、同じ参照番号が同様または同一の要素を識別する図とともに以下の詳細な説明を参照することによって、より明らかとなる。
【発明を実施するための最良の形態】
【００３５】
［詳細な説明］
この発明の好ましい実施例は、以下で添付の図を参照しながら説明される。以下の説明では、周知の機能および／または構造は、不必要な詳細事項でこの発明を曖昧にしないために、詳細に説明されていない。
【００３６】
電圧モードおよび電流モード書込ドライバは典型的には、いわゆるＨブリッジドライバアーキテクチャを採用する。“Ｈ”の中央のバーは、誘導書込ヘッドを示し、“Ｈ”のサイドは、ドライバ内の２つの交流書込電流経路を示す。Ｈブリッジの設計では、電流は、第１の経路に沿って“Ｈ”の右上のアームから書込ヘッドを通って左下の足にまで流れるか、または第２の経路に沿って“Ｈ”の左上のアームから書込ヘッドを通って右下の足にまで流れるかのいずれかである。これらの２つの電流の流れによって、書込ヘッド内で互いに逆の磁界が生成される。これらの互いに逆の磁界を用いて磁気面上で互いに逆の分極が生成され、ドライブプラッタは論理「１」および「０」データ値を生成する。
【００３７】
電圧モード書込ドライバを電流モードドライバと区別するものは、ＤＣ書込電流ＩWCが生成される様態である。図１の電流モード書込ドライバ１００では、２つの定電流源１０８が書込電流ＩWCを提供する。ＮＰＮ入力トランジスタ装置Ｑ１およびＱ２、ならびにＮＭＯＳ入力トランジスタ装置Ｍ１およびＭ２は、主にスイッチとして機能する。これらのスイッチングトランジスタは、ドライバ回路の正の（ＶDD，ＶGG）供給電圧と負の（ＶEE）供給電圧との間でスイングする書込制御信号ＤP，ＤN，ＮＤP，およびＮＤNによって駆動される（たとえば、図３参照）。この様態で入力トランジスタを駆動することによって、それらの動作点がフルオンからフルオフ状態へと切換えられる。
【００３８】
結果として、ドライバ１００の出力インピーダンス（つまり、切断された書込ヘッド１０４を備える端子１０６でのインピーダンス）は、書込ヘッド１０４の比較的低いインピーダンスよりもずっと高い。２０ｎＨのコイルインダクタンスを有する典型的な書込ヘッドの出力インピーダンスは、約１２Ωである。対照的に、図１の構成は、約２ＫΩよりも大きな出力インピーダンスを有し得る。このインピーダンスの不整合によって、リンギングおよびオーバーシュートが書込動作中に書込電流ＩWC過渡的応答内で起こる恐れがある。並列に接続された制動抵抗Ｒｄａｍｐを用いてドライバ出力インピーダンスを低下させ、したがって、書込電流ＩWC過渡的応答内のリンギングおよびオーバーシュートを減衰することもできる。しかし、この制動抵抗を設計に加えることによって、ＤＣ書込電流が減じられ、さらには書込電流の立上がりおよび立下がり時間が劣化し得る。
【００３９】
図２は、この発明に従った電圧モード書込ドライバの例示的な実施例の回路図である。電圧モード書込ドライバ２００は、Ｈブリッジ構造中でピーク書込制御電圧と全抵抗との両方を用いてＤＣ書込電流ＩWCの大きさを設定する。図１で示された構成とは異なり、図２のＮＰＮ入力トランジスタ装置Ｑ１、Ｑ２およびＮＭＯＳ入力トランジスタ装置Ｍ１、Ｍ２は、Ｈブリッジを流れる書込電流ＩWCを操舵するためのスイッチとしてのみ機能するわけではない。この理由は、図１の回路と関連した対応の制御信号とは異なり、制御信号ＤP、ＤN、ＮＤP、およびＮＤNは、正の電源値と負の電源値との間で完全にスイングするわけではないためである。代わりに、これらの制御信号ＤP、ＤN、ＮＤp、およびＮＤNは、正の供給値よりも少ない中間電圧値にまで上昇する。この様態で入力トランジスタを駆動することによって、トランジスタが書込動作中にフルオフ状態とアクティブ（線形）オン状態との間で切り替わることが可能となる。
【００４０】
図２の書込電流ＩWCは、以下の式にしたがって計算され得る。
【００４１】
【数１】
2008300035.tif 000003
【００４２】
この様態で書込電流ＩWCを確立することによって、書込ヘッド端子１０６に存在する書込
ドライバ出力インピーダンスと、書込ヘッド１０４インピーダンスとの間で改善された整合性が達成され得る。改善された整合性は、適切な値ＶDP（およびＶDN）、Ｒ2、およびＲ1を選択してドライバ出力インピーダンスを書込ヘッド１０４のインピーダンスに整合させることによって、達成され得る。これによって、追加的な制動抵抗を必要とすることなしに、書込動作中に書込電流過渡的応答内で起こり得るリンギングが減じられる。したがって、図２で示される電圧モードライタは一般に、図１の電流モードライタよりもより高いデータレートで動作する能力を有する。
【００４３】
図３は、通常の動作状態下での図２で示された電圧モード書込ドライバ２００のスイッチング特性を示す。図３は、信号グラフ３０３および３０７内で書込制御電圧ＶWCと負の供給電圧ＶEEとの間で交互にスイッチングしている書込制御信号ＤPおよびＤNをそれぞれ示す。加えて、信号グラフ３０５および３０９内で正の供給電圧ＶDDと書込ブースト電圧ＶWGとの間でスイッチングしているブースト信号ＢPおよびＢNがそれぞれ示される。書込ブースト信号ＢPおよびＢNは、それぞれの書込制御信号ＤPおよびＤNの各サイクルの始まりの短期間の間アクティブである。結果として得られる書込電流ＩWCが、信号グラフ３０１内で示される。グラフ３０１からわかるように、書込ドライバ出力インピーダンスを書込ヘッドインピーダンスに整合させることによって、書込電流ＩWCがすぐに整定することが可能となる。
【００４４】
図４は、通常の状態下および書込端子接地短絡状態下での書込電流ＩWCと図２の電圧モード書込ドライバ回路の書込制御電圧ＶWCとの間の関係を示す。通常の状態下では、曲線４０１によって示されるように、書込電流ＩWCは、書込制御電圧ＶWCに対して直線的に変化する。正の（ＩWCP）書込電流および負の（ＩWCN）書込電流の両方は、通常の動作状態下で式（１）に従ってＶWCに対して対称的に変化する。図２のドライバ回路を参照すると、抵抗器Ｒ１およびＲ２のために適切な値を選択することによって、抵抗器はトランジスタＱ１およびＱ２のスイッチング特性を退化させ、電流が書込制御電圧ＶWCの広い範囲にわたって直線的に変化させられることが理解される。
【００４５】
しかし、書込端子１０６ＷrnまたはＷrpのうちの１つが接地短絡すると、式（１）によって表わされた正の書込電流および負の書込電流（ＩWCPおよびＩWCN）の間の対称的な関係は、もはや当てはまらない。代わりに、正の書込電流または負の書込電流のうちの１つの平均値が、どの書込端子１０６が短絡するかに応じて他方よりもより大きくなる。このような曲線が図４の例示的な曲線４０３として示される。この曲線は、書込端子のうちの１つ（ＷRP）が接地短絡した場合の書込電圧ＶWCに対する書込電流ＩWCの変化を示す。正の書込電流と負の書込電流との間で非対称性が生じる理由は、２つの書込電流の大きさを設定する抵抗値が、短絡の場所に応じて異なるためである。
【００４６】
図２の回路を再び参照して、書込ヘッド端子１０６のうちの１つが接地短絡することによって、短絡端子に最も近いトランジスタ（Ｑ１またはＱ２）がより低い値ＶWCでオンとなることが理解される。同様に、短絡端子から最も遠いトランジスタ（Ｑ１またはＱ２）は、ＶWCのより大きな量のエクスカーションのためにオフのままとなる。これによって、上述の非対称的な特性を有することに加えて、図４の曲線４０３によって示されるように、書込ドライバのスイッチング特性がいくらか非線形にされる。適切な回路を用いると、これらの理想的ではないスイッチング特性を用いて電圧モード書込ドライバ内の短絡状態を検出することができる。
【００４７】
たとえば、正の書込電流および負の書込電流（ＩWCPおよびＩWCN）をモニタリングして書込電流の平均値の差を検出することもできる。この差を用いて書込ヘッド端子１０６のうちの１つが接地短絡していることが示され得る。書込電流ＩWCを直接的にモニタリングするのではなく、ブースト電流ＩWSNおよびＩWSPをモニタリングすることが好まれる。書
込電流のように、短絡端子を流れる平均ブースト電流は、短絡していない端子を流れる平均ブースト電流よりもより大きい。しかし、ブースト電流はＶWCから独立しているため、ブースト電流をモニタリングすることは、書込電流をモニタリングすることに比べて好ましい。ブースト電流は短い持続時間であるため（図３の曲線３０５、３０９参照）、書込データ周波数を補償する積分の方法が採用されなければならない。
【００４８】
図２では、書込端子短絡状態が存在するときを判断するためにブースト電流をモニタリングする回路が、ブロック２０４として示される。いずれかのデータ依存性周波数効果を測定値から除去するために、ブースト電流を差動的にモニタリングすることが好まれる。トランジスタペアＱ５、Ｑ７、およびＱ１１、Ｑ１２によって形成される電流ミラーは、トランジスタＱ３を通ってトランジスタＱ１２へと流れるブースト電流ＩWSNのコピーを変換する。同様に、トランジスタペアＱ６、Ｑ８、およびＱ１３、Ｑ１４によって形成される電流ミラーは、トランジスタＱ４を通ってトランジスタＱ１３に流れるブースト電流ＩWSPのコピーを変換する。
【００４９】
ミラーが環境およびプロセス変更を同じ程度でトラッキングするように、これらの電流ミラーが互いとよく整合するように設計されることが好まれる。しかし、個別の電流ミラーの絶対的な精度は、重要ではなく、２０％以上異なってもよい。ブースト電流は好ましくは差動的にモニタリングされるため、電流ミラー内のいずれの絶対誤差も比較において相殺される。
【００５０】
トランジスタペアＱ１１、Ｑ１２、およびＱ１３、Ｑ１４によって形成される電流ミラーは設計から省かれてもよいことが当業者によって理解されるだろう。代わりに、トランジスタペアＱ５、Ｑ７、およびＱ６、Ｑ８によって形成される電流ミラーによって生成される電流が直接的にモニタリングされて書込ヘッド端子短絡状態が検出されてもよい。しかし、より好適な信号レベルを検出回路に提供し、検出回路を電源の変動から分離するために、追加的な電流ミラーを設計の中に含み、これらの追加的な電流ミラーによって生成される電流をモニタリングすることが好まれる。
【００５１】
ミラートランジスタＱ１２、Ｑ１３は、積分キャパシタＣ１、Ｃ２を有し、これらは、それぞれノードｗｓｈｏｒｔｎおよびｗｓｈｏｒｔｐでのそれらのそれぞれのコレクタ端子に結合されている。ミラーリングされたブースト電流パルスＩWSN′およびＩWSP′は、積分キャパシタＣ１、Ｃ２によってＤＣ電圧に変換される。終端抵抗器Ｒ７およびＲ８の各々の１つの端子は、ノードｗｓｈｏｒｔｎおよびｗｓｈｏｒｔｐに結合され、終端抵抗器Ｒ７およびＲ８は、キャパシタＣ１、Ｃ２とともに動作してブースト電流パルスＩWSN′およびＩWSP′内のノイズをフィルタリングして除外する。
【００５２】
ノードｗｓｈｏｒｔｎおよびｗｓｈｏｒｔｐは、短絡検出装置２０６の入力を形成する。この装置は好ましくは、伸長された直線の領域を備えた差動コンパレータである。コンパレータ２０６は、ノードｗｓｈｏｒｔｎの電圧がノードｗｓｈｏｒｔｐの電圧と同等である限りは、欠陥が引起こされないように動作する。しかし、ノードのうちの１つでの電圧がコンパレータ２０６のトリガリングしきい値よりも大きな量の分だけ他方を超えて上昇するならば、書込ヘッド接地短絡欠陥がコンパレータ出力端子ノードｗｈｓｇｆで示される。伸長された直線の領域を備えたコンパレータを用いることは、低周波数でのデータグリッチが偶発的に誤った接地短絡欠陥を引起さないように、好まれる。
【００５３】
図５は、通常の状態下および書込ヘッド端子接地短絡状態下の両方での図２の書込ドライバ回路およびその短絡検出回路の動作を示す。短絡ヘッド状態は、分析のおよそ中程で、約４マイクロ秒で引き起こされる。曲線５０１は、書込ドライバ回路２００のＨブリッジを通して交互にスイッチングされる書込電流ＩWCを示す。短絡状態が生じる前、書込電
流パルスの正のエクスカーションおよび負のエクスカーションは対称的である。しかし、短絡が起こると、パルスエクスカーションは非対称的になり、負のパルスの大きさは、正のパルスの大きさよりもいくらかより大きい。正のブースト電流の平均値と負のブースト電流の平均値とは、短絡状態の結果として、斜めになる。これは、曲線５０３および５０５によってそれぞれ示される斜めになった正のブースト電流ＩVDDPおよび負のブースト電流ＩVDDNによって例示される。
【００５４】
コンパレータ２０６の入力ノードｗｓｈｏｒｔｐおよびｗｓｈｏｒｔｎでの電圧は、それぞれ図５の曲線５０７および５０９で示される。短絡状態が起こる前、これらのノードでの電圧は、実質的に同じＤＣ値を有する。これが起こる理由は、キャパシタＣ１およびＣ２によって積分されるミラー電流ＩWSP′およびＩWSN′がほぼ同じであるためである。したがって、短絡状態が起こる前のコンパレータ２０６の出力は、曲線５１３で示されるように低く、書込ドライバ回路２００が適切に動作していることが示される。
【００５５】
しかし、短絡状態が分析の約４マイクロ秒で起こると、ノードｗｓｈｏｒｔｐおよびｗｓｈｏｒｔｎでの電圧のＤＣ値は、離れ離れになり始める。最終的に、これらのノードは、最終値、たとえば、−１．５７ボルトおよび−１．８２ボルトにそれぞれ達する。しかし、ノードのそれぞれの値の差がコンパレータ２０６のしきい値を超える場合、コンパレータ２０６の出力は状態を変更して短絡状態が検出されたことを示す。これは、短絡状態が約４．３マイクロ秒で起こった直後に曲線５１３で示されるコンパレータ出力のスイッチングによって分析内で起こると示される。
【００５６】
短絡状態の検出に加えて、電圧モード書込ドライバ回路内で開路ヘッド状態を検出することが必要とされる。このような回路の例は、図２のブロック２０８内で見られ得る。ブロック２０８は、トランジスタＱ９を通ってトランジスタＱ１０へと流れる（通常の動作状態下ではＩWCにほぼ等しい）書込電流ＩWGのコピーを変換するミラートランジスタＱ９およびＱ１０を含む。図１の電流モード書込ドライバとは異なり、電圧モード書込ドライバ２００は（図１のＲdamp等の）制動抵抗を必要としないことを思い出されたい。したがって、開路ヘッド状態が生じるとき、書込電流が回路内を通るための分流経路は存在しない。したがって、開路ヘッド状態が図２の電圧モード書込ドライバ内で起こるとき、書込電流ＩWGは０に近づく。この特性を用いて、開路ヘッド状態はそれが起こったときに検出され得る。
【００５７】
図２のブロック２０８を再び参照して、書込電流ＩWGが０に近づくにつれて、トランジスタＱ１０内のミラー電流ＩWG′も減少する。プルアップ抵抗器Ｒ９の１つの端子は、ノードｗｏｐｅｎを形成するトランジスタＱ１０のコレクタに結合される。抵抗器Ｒ９の他方の端子は、電源ＶGGに結合される。電流ＩWG′が減少するにつれて、プルアップ抵抗器Ｒ９は、ノードｗｏｐｅｎでの電圧を上昇させる。
【００５８】
開路検出装置２１０の入力のうちの１つはノードｗｏｐｅｎに結合される。この装置は好ましくは、通常の動作状態下ではＨブリッジを通って流れる書込電流ＩWCに反比例する基準電圧に結合された第２の入力部を有するコンパレータである。このようにして、書込電流ＩWCが書込ドライバ回路内で（たとえば、環境またはプロセス変更に対応するために）増加されると、基準電圧は減少してプルアップ抵抗器Ｒ９中の追加された電圧降下に対応する。ＩWCに反比例する基準電圧を有することによって、コンパレータ入力電圧は書込ドライバ電流のプログラマブルな範囲にわたって比較的一定であることが保証される。ノードｗｏｐｅｎでの電圧がコンパレータ２１０の予め定められたあるしきい値の分だけ基準電圧を超えて上昇すると、開路信号が出力端子ｗｈｄｏｆで生成される。
【００５９】
図６は、通常の状態下および書込ヘッド開路状態下の両方における、図２の書込ドライ
バ回路およびその開路ヘッド検出回路の動作を示す。オープンヘッドは、曲線６０１によって示されるように、分析の約４００ナノ秒で選択される。曲線６０３は、開路状態が起こる前、書込電流ＩWCが再びその正の上限と負の上限との間で対称的にスイッチングすることを示す。曲線６０５は、正の書込電流と負の書込電流との大きさの和を示す書込電流ＩWGが、オープンヘッドが選択される点まで一定であることを示す。
【００６０】
開路状態が分析の４００ナノ秒で起こった後、書込電流ＩWCとＩWGとの両方は０アンペアに近づく。曲線６０７で示されるノード電圧ｗｏｐｅｎは、開路状態が起こる前までは、−２．７ボルト付近で安定していた。しかし、開路が生じ、書込電流ＩWGが０に近づき始めた後、ノードｗｏｐｅｎでの電圧は、上昇し始める。この電圧は、コンパレータ２１０によって書込電流ＩWCと反比例する基準電圧と比較される。このＩWC基準しきい値電圧は、図６の曲線６０９で示される。開路が生じる前、ノードｗｏｐｅｎでの電圧はＩWC基準電圧よりも少なく、したがって、曲線６１１で示されるように、コンパレータ２１０での出力は低い。ノードｗｏｐｅｎでの電圧が約６００ナノ秒のところでＩWC基準電圧を超えて上昇すると、コンパレータは開路ヘッド状態を検出し、コンパレータ２１０の出力電圧は高い状態に変化して欠陥が示される。
【００６１】
出願人の発明のさまざまな実施例が説明されたが、これらの実施例は単なる例示的なものにすぎず、多くの他の実施例が可能であることが当業者によって理解されるだろう。この発明の意図される範囲は、上述の説明によってではなく、前掲の請求項によって示され、請求項の範囲内に入るすべての変更例がここに包含されると意図される。
【図面の簡単な説明】
【００６２】
【図１】従来の電流モード書込ドライバを例示する概略図である。
【図２】この発明の実施例に従った電圧モード書込ドライバを例示する概略図である。
【図３】この発明に従った電圧モード書込ドライバの書込電流スイッチング特性を例示する図である。
【図４】通常の動作状態下および短絡動作状態下での、この発明に従った電圧モード書込ドライバの出力特性を例示する図である。
【図５】短絡動作状態下での、この発明に従った電圧モード書込ドライバ内に含まれる検出回路の動作を例示する図である。
【図６】開路動作状態下での、この発明に従った電圧モード書込ドライバ内に含まれる検出回路の動作を示す図である。
【符号の説明】
【００６３】
１０６  書込ヘッド端子、２００  電圧モード書込ドライバ、２０６  短絡検出装置、２１０  開路検出装置。
【図１】
2008300035.tif 000004
【図２】
2008300035.tif 000005
【図３】
2008300035.tif 000006
【図４】
2008300035.tif 000007
【図５】
2008300035.tif 000008
【図６】
2008300035.tif 000009