(57)【要約】【課題】半導体基板の貫通配線部において、貫通孔底部での絶縁層の被覆性が向上され、電気的絶縁性の低下や接続不良が改善された半導体装置を提供する。【解決手段】貫通孔３を有する半導体基板２の表面に、該貫通孔３と同径の開口４ａを有する第１の絶縁層４が被覆され、その上に第１の配線層５が開口４ａを覆い形成されている。また、貫通孔３内および半導体基板２の裏面に第２の絶縁層６が被覆されている。第２の絶縁層６は、第１の配線層５と内接するように形成され、内接部に第１の絶縁層４の開口４ａよりも小径の開口６ａを有している。さらに、貫通孔３内に第２の配線層７が充填・形成され、この第２の配線層７は第２の絶縁層６の開口６ａを介して第１の配線層５に内接している。【選択図】図１
2008300718.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の第１の面と第２の面を貫通して設けられた貫通孔と、
前記半導体基板の第１の面に設けられた、前記貫通孔の第１の面側の開口部上に開口を有する第１の絶縁層と、
前記第１の絶縁層上に前記開口を覆うように設けられた第１の導電体層と、
前記貫通孔の内壁面から前記半導体基板の第２の面上に連接して設けられた、前記第１の導電体層に内接しかつ前記貫通孔の第１の面側の開口部上に前記第１の絶縁層の開口よりも小径の開口を有する第２の絶縁層と、
前記貫通孔内および前記半導体基板の第２の面上の前記第２の絶縁層上に連接して設けられた、該第２の絶縁層の開口を介して前記第１の導電体層に内接する第２の導電体層と
を備えることを特徴とする半導体装置。
【請求項２】
半導体基板と、
前記半導体基板の第１の面と第２の面を貫通して設けられた貫通孔と、
前記半導体基板の第１の面に設けられた、前記貫通孔の第１の面側の開口部上に開口を有する第１の絶縁層と、
前記第１の絶縁層上に前記開口を覆うように設けられた第１の導電体層と、
前記貫通孔の内壁面から前記半導体基板の第２の面上に連接して設けられた、前記第１の導電体層に内接しかつ前記貫通孔の第１の面側の開口部上に前記第１の絶縁層の開口よりも小径の開口を有する第２の絶縁層と、
前記貫通孔内および前記半導体基板の第２の面上の前記第２の絶縁層上に連接して設けられた、該第２の絶縁層の開口と同軸的に同径の開口を有する第３の絶縁層と、
前記貫通孔内および前記半導体基板の第２の面上の前記第３の絶縁層上に連接して設けられた、前記第２および第３の絶縁層の開口を介して前記第１の導電体層に内接する第２の導電体層と
を備えることを特徴とする半導体装置。
【請求項３】
半導体基板と、
前記半導体基板の第１の面と第２の面を貫通して設けられた貫通孔と、
前記半導体基板の第１の面に設けられた、前記貫通孔の第１の面側の開口部上に開口を有する第１の絶縁層と、
前記第１の絶縁層上に前記開口を覆うように設けられた第１の導電体層と、
前記貫通孔の内壁面から前記半導体基板の第２の面上に連接して設けられた、前記第１の導電体層に内接しかつ前記貫通孔の第１の面側の開口部上に前記第１の絶縁層の開口よりも小径の開口を有する第２の絶縁層と、
前記貫通孔内および前記半導体基板の第２の面上の前記第２の絶縁層上に連接して設けられた、該第２の絶縁層の開口より小径の開口を同軸的に有する第３の絶縁層と、
前記貫通孔内および前記半導体基板の第２の面上の前記第３の絶縁層上に連接して設けられた、該第３の絶縁層の開口を介して前記第１の導電体層に内接する第２の導電体層と
を備えることを特徴とする半導体装置。
【請求項４】
前記第１の絶縁層の開口が、前記貫通孔の第１の面側の開口部の径よりも小径であることを特徴とする請求項１乃至３のいずれか１項記載の半導体装置。
【請求項５】
半導体基板の第１の面に第１の絶縁層を形成する工程と、
前記第１の絶縁層上に第１の導電体層を形成する工程と、
前記半導体基板の第２の面側から第１の面側へ貫通孔を形成し、該貫通孔の第１の面側で前記第１の絶縁層を露出させる工程と、
前記貫通孔の第１の面側に露出された前記第１の絶縁層に開口を形成し、前記第１の導電体層を露出させる工程と、
前記露出された第１の導電体層上および前記貫通孔の内壁面から前記半導体基板の第２の面上に第２の絶縁層を形成する工程と、
前記露出された第１の導電体層上に形成された前記第２の絶縁層に、前記第１の絶縁層の開口よりも小径の開口を形成し、前記第１の導電体層を再び露出させる工程と、
前記貫通孔内の前記第２の絶縁層上から前記半導体基板の第２の面の前記第２の絶縁層上に亘って、前記第２の絶縁層の開口を介して前記露出した第１の導電体層に内接するように、第２の導電体層を形成する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項６】
半導体基板の第１の面に第１の絶縁層を形成する工程と、
前記第１の絶縁層上に第１の導電体層を形成する工程と、
前記半導体基板の第２の面側から第１の面側へ貫通孔を形成し、該貫通孔の第１の面側で前記第１の絶縁層を露出させる工程と、
前記貫通孔の第１の面側に露出された前記第１の絶縁層に開口を形成し、前記第１の導電体層を露出させる工程と、
前記露出された第１の導電体層上および前記貫通孔の内壁面から前記半導体基板の第２の面上に第２の絶縁層を形成する工程と、
前記貫通孔内の前記第２の絶縁層上に第３の絶縁層を形成するとともに、この第３の絶縁層を前記半導体基板の第２の面上の前記第２の絶縁層上に連接して形成する工程と、
前記貫通孔内の前記第３の絶縁層に該貫通孔より小径の孔を形成すると同時に、該貫通孔の第１の面側に形成された前記第２の絶縁層に前記孔と同径の開口を連接して形成し、前記第１の導電体層を露出させる工程と、
前記貫通孔内の前記第３の絶縁層上から前記半導体基板の第２の面の前記第３の絶縁層上に亘って、前記第３の絶縁層の孔および前記第２の絶縁層の開口を介して前記露出した第１の導電体層に内接するように、第２の導電体層を形成する工程と
を備えることを特徴とする半導体装置の製造方法。
【請求項７】
半導体基板の第１の面に第１の絶縁層を形成する工程と、
前記第１の絶縁層上に第１の導電体層を形成する工程と、
前記半導体基板の第２の面側から第１の面側へ貫通孔を形成し、該貫通孔の第１の面側で前記第１の絶縁層を露出させる工程と、
前記貫通孔の第１の面側に露出された前記第１の絶縁層に開口を形成し、前記第１の導電体層を露出させる工程と、
前記露出された第１の導電体層上および前記貫通孔の内壁面から前記半導体基板の第２の面上に第２の絶縁層を形成する工程と、
前記露出された第１の導電体層上に形成された前記第２の絶縁層に、前記第１の絶縁層の開口よりも小径の開口を形成し、前記第１の導電体層を再び露出させる工程と、
前記貫通孔内の前記第２の絶縁層上から前記半導体基板の第２の面の前記第２の絶縁層上に亘って、前記第２の絶縁層の開口を介して前記露出した第１の導電体層に内接するとともに、第３の絶縁体層を形成する工程と、
前記貫通孔内の前記第３の絶縁層に、前記第２の絶縁層の開口よりも小径の孔を該第２の絶縁層の開口と同軸的に形成し、前記第１の導電体層を露出させる工程と、
前記貫通孔内の前記第３の絶縁層上から前記半導体基板の第２の面の前記第３の絶縁層上に亘って、該第３の絶縁層の開孔を介して前記露出した第１の導電体層に内接するように、第２の導電体層を形成する工程と
を備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に係り、特に、半導体基板の表裏面の配線間を電気的に接続する貫通接続部を有する半導体装置とその製造方法に関する。
【背景技術】
【０００２】
半導体集積回路を用いたメモリデバイスにおいては、メモリ容量を高めるため、メモリチップ（半導体チップ）を多段に積重することが提案されている。半導体チップには表裏面を貫通する貫通孔が形成され、この貫通孔内に導電体層が形成されるとともに、導電体層と導通する金属バンプがチップ裏面に設けられている。上段の半導体チップの金属バンプは下段の半導体チップの表面に形成された金属パッドに接合され、こうして上段のメモリチップの集積回路部分と下段のメモリチップの集積回路部分とが電気的に接続されている。
【０００３】
このような貫通接続部を有する半導体装置として、従来から、半導体基板の裏面からエッチングにより貫通孔を形成し、この貫通孔内に形成した導通部により、半導体基板の表面と裏面の配線層間を電気的に接続した構造の装置が提案されている（例えば、特許文献１、特許文献２参照。）。
【０００４】
以下、従来の半導体装置について説明する。図１０に示す従来の半導体装置１００において、シリコンから成る半導体基板１０１は表裏面を貫通する貫通孔１０２を有し、この貫通孔１０２の内壁面から半導体基板１０１の裏面に亘って、絶縁膜１０３が形成されている。そして、貫通孔１０２内に貫通配線部１０４が形成されている。貫通配線部１０４は、半導体基板１０１の表面側に形成された配線層１０５と裏面側に形成された外部端子（半田ボール）１０６とを電気的に接続している。半導体基板１０１の表面には絶縁層１０７が形成され、この絶縁層１０７上に配線層１０５が形成されている。また、半導体基板１０１の表面側には、集積回路によりイメージセンサ等の半導体デバイスが形成されている。さらに、半導体基板１０１の裏面には、貫通配線部１０４に接続された外部端子１０６と、絶縁膜（裏面側絶縁膜）１０３および裏面側保護膜１０８が設けられている。外部端子１０６は外側に突出するように形成されている。
【０００５】
この半導体装置１００において、貫通孔１０２と絶縁層１０７の開口１０７ａおよび絶縁膜１０３の開口は、同一形状で同一の径を有し、以下に示すようにして形成されている。すなわち、半導体基板１０１を、その裏面側から所定のマスクパターン（図示を省略。）を用いて絶縁層１０７が露出するまでエッチングすることにより、貫通孔１０２が形成され、次いでこうして形成された貫通孔１０２をマスクに用い、半導体基板１０１に比べて選択比の大きいエッチング方法で絶縁層１０７をエッチングすることにより、絶縁層１０７の開口１０７ａが形成されている。さらに、貫通孔１０２の内壁面および半導体基板１０１の裏面に、貫通孔１０２の底面に比べて半導体基板１０１の裏面側の膜厚が厚くなるように絶縁膜１０３を形成した後、半導体基板１０１の裏面側に形成された絶縁膜１０３を、異方性エッチングを用いてエッチバックする。こうして、貫通孔１０２底面部の絶縁膜１０３が除去され、配線層１０５が露出される。
【特許文献１】米国特許第５，２２９，６４７号公報
【特許文献２】特許３，１８６，９４１号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、このような方法で製造される従来の半導体装置１００においては、絶縁膜１０３の裏面側の開口１０３ａをエッチングマスクとしてエッチバックするため、貫通孔１０２底面部の絶縁膜１０３に開口を形成する際に、エッチングが横方向に広がりやすい。その結果、半導体基板１０１の貫通孔１０２を裏面側から見た場合、絶縁膜１０３の配線層１０５側（表面側）の開口端が隠れるような形状、いわゆるノッチ形状を呈しやすい。そのため、ノッチ形状の部分に絶縁膜１０３が残留しにくく、絶縁不良を生じやすいばかりでなく、貫通配線部１０４が形成されにくくなる。したがって、配線層間の接続不良が発生し、歩留まりの低下や電気的、機械的信頼性が低下するという問題があった。
【０００７】
本発明は、これらの問題を解決するためになされたもので、半導体基板の貫通配線部において、貫通孔底部での絶縁層の被覆性が向上され、電気的絶縁性の低下や接続不良が改善された半導体装置と、そのような半導体装置を製造する方法を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の第１の態様に係る半導体装置は、半導体基板と、前記半導体基板の第１の面と第２の面を貫通して設けられた貫通孔と、前記半導体基板の第１の面に設けられた、前記貫通孔の第１の面側の開口部上に開口を有する第１の絶縁層と、前記第１の絶縁層上に前記開口を覆うように設けられた第１の導電体層と、前記貫通孔の内壁面から前記半導体基板の第２の面上に連接して設けられた、前記第１の導電体層に内接しかつ前記貫通孔の第１の面側の開口部上に前記第１の絶縁層の開口よりも小径の開口を有する第２の絶縁層と、前記貫通孔内および前記半導体基板の第２の面上の前記第２の絶縁層上に連接して設けられた、該第２の絶縁層の開口を介して前記第１の導電体層に内接する第２の導電体層とを備えることを特徴とする。
【０００９】
本発明の第２の態様に係る半導体装置は、半導体基板と、前記半導体基板の第１の面と第２の面を貫通して設けられた貫通孔と、前記半導体基板の第１の面に設けられた、前記貫通孔の第１の面側の開口部上に開口を有する第１の絶縁層と、前記第１の絶縁層上に前記開口を覆うように設けられた第１の導電体層と、前記貫通孔の内壁面から前記半導体基板の第２の面上に連接して設けられた、前記第１の導電体層に内接しかつ前記貫通孔の第１の面側の開口部上に前記第１の絶縁層の開口よりも小径の開口を有する第２の絶縁層と、前記貫通孔内および前記半導体基板の第２の面上の前記第２の絶縁層上に連接して設けられた、該第２の絶縁層の開口と同軸的に同径の開口を有する第３の絶縁層と、前記貫通孔内および前記半導体基板の第２の面上の前記第３の絶縁層上に連接して設けられた、前記第２および第３の絶縁層の開口を介して前記第１の導電体層に内接する第２の導電体層とを備えることを特徴とする。
【００１０】
本発明の第３の態様に係る半導体装置は、半導体基板と、前記半導体基板の第１の面と第２の面を貫通して設けられた貫通孔と、前記半導体基板の第１の面に設けられた、前記貫通孔の第１の面側の開口部上に開口を有する第１の絶縁層と、前記第１の絶縁層上に前記開口を覆うように設けられた第１の導電体層と、前記貫通孔の内壁面から前記半導体基板の第２の面上に連接して設けられた、前記第１の導電体層に内接しかつ前記貫通孔の第１の面側の開口部上に前記第１の絶縁層の開口よりも小径の開口を有する第２の絶縁層と、前記貫通孔内および前記半導体基板の第２の面上の前記第２の絶縁層上に連接して設けられた、該第２の絶縁層の開口より小径の開口を同軸的に有する第３の絶縁層と、前記貫通孔内および前記半導体基板の第２の面上の前記第３の絶縁層上に連接して設けられた、該第３の絶縁層の開口を介して前記第１の導電体層に内接する第２の導電体層とを備えることを特徴とする。
【００１１】
本発明の第４の態様に係る半導体装置の製造方法は、半導体基板の第１の面に第１の絶縁層を形成する工程と、前記第１の絶縁層上に第１の導電体層を形成する工程と、前記半導体基板の第２の面側から第１の面側へ貫通孔を形成し、該貫通孔の第１の面側で前記第１の絶縁層を露出させる工程と、前記貫通孔の第１の面側に露出された前記第１の絶縁層に開口を形成し、前記第１の導電体層を露出させる工程と、前記露出された第１の導電体層上および前記貫通孔の内壁面から前記半導体基板の第２の面上に第２の絶縁層を形成する工程と、前記露出された第１の導電体層上に形成された前記第２の絶縁層に、前記第１の絶縁層の開口よりも小径の開口を形成し、前記第１の導電体層を再び露出させる工程と、前記貫通孔内の前記第２の絶縁層上から前記半導体基板の第２の面の前記第２の絶縁層上に亘って、前記第２の絶縁層の開口を介して前記露出した第１の導電体層に内接するように、第２の導電体層を形成する工程とを備えることを特徴とする。
【００１２】
本発明の第５の態様に係る半導体装置の製造方法は、半導体基板の第１の面に第１の絶縁層を形成する工程と、前記第１の絶縁層上に第１の導電体層を形成する工程と、前記半導体基板の第２の面側から第１の面側へ貫通孔を形成し、該貫通孔の第１の面側で前記第１の絶縁層を露出させる工程と、前記貫通孔の第１の面側に露出された前記第１の絶縁層に開口を形成し、前記第１の導電体層を露出させる工程と、前記露出された第１の導電体層上および前記貫通孔の内壁面から前記半導体基板の第２の面上に第２の絶縁層を形成する工程と、前記貫通孔内の前記第２の絶縁層上に第３の絶縁層を形成するとともに、この第３の絶縁層を前記半導体基板の第２の面上の前記第２の絶縁層上に連接して形成する工程と、前記貫通孔内の前記第３の絶縁層に該貫通孔より小径の孔を形成すると同時に、該貫通孔の第１の面側に形成された前記第２の絶縁層に前記孔と同径の開口を連接して形成し、前記第１の導電体層を露出させる工程と、前記貫通孔内の前記第３の絶縁層上から前記半導体基板の第２の面の前記第３の絶縁層上に亘って、前記第３の絶縁層の孔および前記第２の絶縁層の開口を介して前記露出した第１の導電体層に内接するように、第２の導電体層を形成する工程とを備えることを特徴とする。
【００１３】
本発明の第６の態様に係る半導体装置の製造方法は、半導体基板の第１の面に第１の絶縁層を形成する工程と、前記第１の絶縁層上に第１の導電体層を形成する工程と、前記半導体基板の第２の面側から第１の面側へ貫通孔を形成し、該貫通孔の第１の面側で前記第１の絶縁層を露出させる工程と、前記貫通孔の第１の面側に露出された前記第１の絶縁層に開口を形成し、前記第１の導電体層を露出させる工程と、前記露出された第１の導電体層上および前記貫通孔の内壁面から前記半導体基板の第２の面上に第２の絶縁層を形成する工程と、前記露出された第１の導電体層上に形成された前記第２の絶縁層に、前記第１の絶縁層の開口よりも小径の開口を形成し、前記第１の導電体層を再び露出させる工程と、前記貫通孔内の前記第２の絶縁層上から前記半導体基板の第２の面の前記第２の絶縁層上に亘って、前記第２の絶縁層の開口を介して前記露出した第１の導電体層に内接するとともに、第３の絶縁体層を形成する工程と、前記貫通孔内の前記第３の絶縁層に、前記第２の絶縁層の開口よりも小径の孔を該第２の絶縁層の開口と同軸的に形成し、前記第１の導電体層を露出させる工程と、前記貫通孔内の前記第３の絶縁層上から前記半導体基板の第２の面の前記第３の絶縁層上に亘って、該第３の絶縁層の開孔を介して前記露出した第１の導電体層に内接するように、第２の導電体層を形成する工程とを備えることを特徴とする。
【発明の効果】
【００１４】
本発明の第１の態様に係わる半導体装置および第４の態様に係る半導体装置の製造方法によれば、半導体基板の第２の面から見た場合に第２の絶縁層の開口部が隠れる、いわゆるノッチ形状を呈することがなく、第２の絶縁層の絶縁性が改善されるうえに、貫通配線部を構成する第２の導電体層の形成が容易となる。したがって、歩留まりが向上するとともに、電気的・機械的信頼性が良好な半導体装置が得られる。
【００１５】
本発明の第２の態様に係わる半導体装置および第５の態様に係る半導体装置の製造方法によれば、前記第１の態様および第４の態様と同様に、第２の絶縁層の絶縁性が改善されかつ貫通配線部を構成する第２の導電体層の形成が容易となり、歩留まりが向上するとともに、電気的・機械的信頼性が良好な半導体装置が得られる。また、貫通孔内壁面と半導体基板の第２の面が、いずれも第２の絶縁層と第３の絶縁層とが積層された絶縁層により被覆されるため、電気的信頼性がさらに向上する。
【００１６】
本発明の第３の態様に係わる半導体装置および第６の態様に係る半導体装置の製造方法によれば、前記第２の態様および第５の態様と同様に、第２の絶縁層の絶縁性が改善されかつ貫通配線部を構成する第２の導電体層の形成が容易となり、歩留まりが向上し、電気的・機械的信頼性に優れた半導体装置が得られる。さらに、第２の絶縁層を構成する材料は半導体基板との密着性のみを考慮して密着性に優れた材料を選択し、第３の絶縁層を構成する材料は貫通孔内の第２の導電体層との密着性のみを考慮して密着性に優れた材料を選択することができる。したがって、材料選択の自由度が大幅に広がるうえに、機械的信頼性がさらに向上する。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を実施するための形態について説明する。なお、以下の記載では実施形態を図面に基づいて説明するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。
【００１８】
図１は、本発明の第１の実施形態に係る半導体装置の構成を示す断面図であり、図２Ａ〜図２Ｈは、第１の実施形態の半導体装置を製造する方法における各工程を示す断面図である。
【００１９】
図１に示すように、第１の実施形態の半導体装置１は、シリコン等から成る半導体基板２を有し、この半導体基板２には、その第１の面である表面（素子領域形成面）と第２の面である裏面とを貫通する貫通孔３が形成されている。また、半導体基板２の表面には、貫通孔３の上部に該貫通孔３と同径の開口４ａを有する第１の絶縁層４が被覆されており、第１の絶縁層４の上には第１の配線層５が形成されている。第１の配線層５は、貫通孔３の開口部および第１の絶縁層４の開口４ａを覆い、閉塞するように形成されている。また、貫通孔３の内壁面および半導体基板２の裏面には、第２の絶縁層６が被覆されている。第２の絶縁層６は、第１の配線層５と内接するように形成され、この内接部に、第１の絶縁層４の開口４ａよりも小径の開口６ａを有している。
【００２０】
さらに、貫通孔３内に第２の配線層７が充填・形成されている。この第２の配線層７は、第２の絶縁層６の開口６ａを介して第１の配線層５に内接し、かつ貫通孔３内から半導体基板２の裏面の第２の絶縁層６上に亘って形成されている。またさらに、半導体基板２の裏面の第２の配線層７上には外部端子８が設けられ、半導体基板２の裏面において、外部端子８の配設部を除く第２の配線層７上と第２の絶縁層６上には、保護層９が被覆されている。
【００２１】
このように構成される第１の実施形態の半導体装置１は、以下に示すように製造される。すなわち、まず図２Ａに示す第１の工程において、半導体基板２の表面（第１の面）に第１の絶縁層４を、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、スピンコート法、スプレーコート法等により形成する。第１の絶縁層４は、例えば、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮｘ）、ＳｉＯＦ（Ｆｌｕｏｒｉｎｅ−ｄｏｐｅｄ  ＳｉＯ２）、ポーラスＳｉＯＣ（Ｃａｒｂｏｎ−ｄｏｐｅｄ  ＳｉＯ２）等により構成される。
【００２２】
次いで、図２Ｂに示す第２の工程において、第１の絶縁層４の上に第１の配線層５を、スパッタ法、ＣＶＤ法、蒸着法、めっき法等により形成する。第１の配線層５は、例えば、高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ等）から成る単一層であるか、もしくは前記材料から成る複数の層が積層された構造を有する。
【００２３】
次いで、図２Ｃに示す第３の工程において、半導体基板２の裏面側から所定のパターンのマスク（図示を省略。）を使用して、プラズマエッチング法により貫通孔３を形成し、貫通孔３の底面部で第１の絶縁層４を露出させる。なお、この貫通孔３は、断面が第１の絶縁層４に向かってテーパー状を呈するものであることが好ましい。貫通孔３の形成においては、第１の絶縁層４に比べて半導体基板２が相対的に大きくエッチングされるように、プラズマ中にエッチング用のガスを導入してプラズマエッチングを行う。エッチング用のガスとしては、例えば、半導体基板２がシリコン（Ｓｉ）で第１の絶縁層４がＳｉＯ２膜の場合には、ＳＦ６とＯ２とＡｒの混合ガスを使用する。
【００２４】
次いで、図２Ｄに示す第４の工程において、第１の絶縁層４の露出部をプラズマエッチングにより除去して、第１の絶縁層４に開口４ａを形成し、第１の配線層５を露出させる。このとき、半導体基板２や第１の配線層５に比べて第１の絶縁層４が相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば、第１の絶縁層４がＳｉＯ２膜で半導体基板２がシリコン、第１の配線層５がＴｉＮ、Ａｌで構成される場合は、Ｃ５Ｆ８とＯ２とＡｒの混合ガス）を導入してプラズマエッチングを行う。
【００２５】
なお、前記した第３の工程と第４の工程は、レーザエッチング法によりマスクを用いることなく一括して行うことができる。レーザ光源としては、例えば、ＹＡＧ（イットリウム・アルミニウム・ガーネット）レーザ、ＵＶ（固体紫外線）レーザ、エキシマレーザ、炭酸ガス（ＣＯ２）レーザ等が使用される。ＹＡＧレーザの周波数帯は３５５ｎｍ、ＵＶレーザの周波数帯は２１３ｎｍおよび２６６ｎｍ（ＣＬＢＯ：セシウムリチウムトリボレート結晶）、３５５ｎｍ（ＣＢＯ：セシウムトリボレート結晶、ＬＢＯ：リチウムトリボレート結晶）、エキシマレーザの周波数帯は、１９３ｎｍ（ＡｒＦ）、２４８ｎｍ（ＫｒＦ）、３０８ｎｍ（ＸｅＣｌ）、３５１ｎｍ（ＸｅＦ）である。半導体基板２がシリコンで第１の絶縁層４がＳｉＯ２膜である場合は、レーザ光源として周波数３５５ｎｍのＹＡＧレーザの使用が好ましい。
【００２６】
次いで、図２Ｅに示す第５の工程において、貫通孔３の底面（第１の配線層５の露出部）および内壁面から半導体基板２の裏面を覆うように、第２の絶縁層６をＣＶＤ法、スプレーコート法、スピンコート法、フィルムラミネート法等により形成する。第２の絶縁層６は、例えばシリコン酸化物、シリコン窒化物、ポリイミド樹脂、ＢＣＢ（ベンゾシクロブテン）樹脂、エポキシ樹脂等により構成される。
【００２７】
次いで、図２Ｆに示す第６の工程において、貫通孔３の底面部に第１の配線層５を覆うように形成された第２の絶縁層６に、所定のパターンのマスク（図示を省略。）を使用しプラズマエッチングにより、第１の絶縁層４の開口４ａよりも小径の開口６ａを同軸的に形成し、第１の配線層５を再び露出させる。この開口６ａの形成では、第１の配線層５に比べて第２の絶縁層６が相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば、第２の絶縁層６がＳｉＯ２膜で第１の配線層５がＴｉＮ、Ａｌで構成される場合は、Ｃ５Ｆ８とＯ２とＡｒの混合ガス）を導入してプラズマエッチングを行う。
【００２８】
また、第２の絶縁層６の除去および開口６ａの形成を、レーザエッチング法を使用し、マスクを用いることなく行うことができる。レーザ光源としては、例えば、ＹＡＧレーザ、ＵＶレーザ、エキシマレーザ、炭酸ガス（ＣＯ２）レーザ等が使用される。第２の絶縁層６が樹脂膜であり、微細径の開口を形成する場合は、周波数２６６ｎｍのＵＶレーザの使用が好ましい。さらに、第２の絶縁層６が感光性を有する樹脂膜やガラス膜の場合には、所定のパターンのマスクを使用してリソグラフィーにより、容易に開口６ａを形成することができる。
【００２９】
次いで、図２Ｇに示す第７の工程において、貫通孔３内の第２の絶縁層６上から半導体基板２の裏面の第２の絶縁層６上に亘って、かつ第２の絶縁層６の開口６ａを介して第１の配線層５に内接するように、第２の配線層７を形成する。この第２の配線層７は、例えば、高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ、半田材等）、あるいは導電性樹脂から成る単一層であるか、もしくは前記材料から成る複数の層が積層された構造を有する。そして、第２の配線層７の形成は、所定のパターンのマスク（図示を省略。）を用い、スパッタ法、ＣＶＤ法、蒸着法、めっき法、印刷法等により貫通孔３内を充填するように行う。
【００３０】
その後、図２Ｈに示す第８の工程において、第２の配線層７上に外部端子８を形成し、この外部端子８の配設部を除く第２の配線層７上および第２の絶縁層６上に、保護層９を形成する。外部端子８は例えば半田材で形成され、保護層９は、ポリイミド樹脂やエポキシ樹脂あるいはソルダーレジスト材で形成される。次いで、半導体基板２をダイサーの切削ブレードにより切断する。こうして図１に示す半導体装置１の個片が得られる。
【００３１】
このように製造される第１の実施形態の半導体装置１においては、貫通孔３の内壁面および裏面に被覆された第２の絶縁層６が、第１の配線層５と内接するように形成され、この内接部に第１の絶縁層４の開口４ａよりも小径の開口６ａを有しており、かつ貫通孔３内に充填された第２の配線層７が、この小径の開口６ａを介して第１の配線層５に内接され電気的に接続されているので、半導体基板２を裏面側から見た場合に第２の絶縁層６の開口６ａの部分が隠れる、いわゆるノッチ形状が生じない。そのため、第２の絶縁層６の絶縁不良が改善されるうえに、第２の配線層７の形成が容易で充填性が良好となり、電気的接続性が向上する。したがって、歩留まりが向上するとともに、電気的・機械的信頼性が良好な半導体装置が得られる。
【００３２】
次に、本発明の別の実施形態について説明する。
【００３３】
図３は、本発明の第２の実施形態に係る半導体装置の構成を示す断面図であり、図４Ａ〜図４Ｉは、第２の実施形態の半導体装置を製造する方法を示す断面図である。なお、これらの図において、図１および図２Ａ〜図２Ｈと同一部分には同一符号を付している。
【００３４】
図３に示すように、第２の実施形態の半導体装置２１は、シリコン等から成る半導体基板２を有し、この半導体基板２には表面と裏面とを貫通する貫通孔３が形成されている。また、半導体基板２の表面には、貫通孔３の上部に該貫通孔３と同径の開口４ａを有する第１の絶縁層４が被覆されており、その上には第１の配線層５が、貫通孔３の開口部および第１の絶縁層４の開口４ａを閉塞するように形成されている。貫通孔３の内壁面および半導体基板２の裏面には、第２の絶縁層６が被覆されている。第２の絶縁層６は、第１の配線層５と内接するように形成され、この内接部に第１の絶縁層４の開口４ａよりも小径の開口６ａを有している。
【００３５】
また、第２の絶縁層６上には第３の絶縁層２２が形成されており、第２の絶縁層６はその開口６ａ部分を除いて第３の絶縁層２２により覆われている。すなわち、第３の絶縁層２２は、第１の配線層５側に第２の絶縁層６の開口６ａと同径の開口を有し、第１の配線層５とは内接しない構造となっている。さらに、貫通孔３内には第２の配線層７が充填されている。この第２の配線層７は、第２の絶縁層６の開口６ａを介して第１の配線層５に内接し、かつ貫通孔３内から半導体基板２の裏面に亘る第３の絶縁層２２上に形成されている。またさらに、半導体基板２の裏面の第２の配線層７上には外部端子８が設けられ、この外部端子８の配設部を除く第２の配線層７上と第３の絶縁層２２上には、保護層９が被覆されている。
【００３６】
このように構成される第２の実施形態の半導体装置２１は、以下に示すように製造される。すなわち、まず図４Ａに示す第１の工程において、半導体基板２の表面に、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（ＳｉＮｘ）、ＳｉＯＦ、ポーラスＳｉＯＣ等で構成される第１の絶縁層４を、ＣＶＤ法、スピンコート法、スプレーコート法等により形成する。
【００３７】
次いで、図４Ｂに示す第２の工程において、第１の絶縁層４の上に第１の配線層５を、スパッタ法、ＣＶＤ法、蒸着法、めっき法等により形成する。第１の配線層５は、例えば、高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ等）から成る単一層であるか、もしくは前記材料から成る複数の層が積層された構造を有する。
【００３８】
次いで、図４Ｃに示す第３の工程において、半導体基板２の裏面側から所定のパターンのマスク（図示を省略。）を使用して、プラズマエッチング法により貫通孔３を形成し、第１の絶縁層４を露出させる。なお、この貫通孔３は、断面が第１の絶縁層４に向かってテーパー状を呈するものであることが好ましい。貫通孔３の形成においては、第１の絶縁層４に比べて半導体基板２が大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば、半導体基板２がシリコンで第１の絶縁層４がＳｉＯ２膜の場合は、ＳＦ６とＯ２とＡｒの混合ガス）を導入してプラズマエッチングを行う。
【００３９】
次いで、図４Ｄに示す第４の工程において、第１の絶縁層４の露出部をプラズマエッチングにより除去して、第１の絶縁層４に開口４ａを形成し、第１の配線層５を露出させる。このとき、半導体基板２や第１の配線層５に比べて第１の絶縁層４が大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば、第１の絶縁層４がＳｉＯ２膜で半導体基板２がシリコン、第１の配線層５がＴｉＮ、Ａｌで構成される場合は、Ｃ５Ｆ８とＯ２とＡｒの混合ガス）を導入してプラズマエッチングを行う。
【００４０】
なお、前記した第３の工程および第４の工程は、レーザエッチング法によりマスクを用いることなく一括して行うことができる。レーザ光源としては、例えば、ＹＡＧレーザ、ＵＶレーザ、エキシマレーザ、炭酸ガス（ＣＯ２）レーザ等が使用される。半導体基板２がシリコンで第１の絶縁層４がＳｉＯ２膜である場合は、レーザ光源として周波数３５５ｎｍのＹＡＧレーザの使用が好ましい。
【００４１】
次いで、図４Ｅに示す第５の工程において、貫通孔３の底面および内壁面から半導体基板２の裏面を覆うように、ＣＶＤ法、スプレーコート法、スピンコート法、フィルムラミネート法等により第２の絶縁層６を形成する。第２の絶縁層６は、例えばシリコン酸化物、シリコン窒化物、ポリイミド樹脂、ＢＣＢ樹脂、エポキシ樹脂等により構成される。
【００４２】
次に、図４Ｆに示す第６の工程において、貫通孔３内および半導体基板２の裏面の第２の絶縁層６を覆うように、第３の絶縁層２２をＣＶＤ法、スプレーコート法、スピンコート法、フィルムラミネート法等により形成する。第３の絶縁層２２は、例えばシリコン酸化物、シリコン窒化物、ポリイミド樹脂、ＢＣＢ樹脂、エポキシ樹脂等により構成され、貫通孔３内を完全に埋めるように充填して形成しても良いし、完全に埋めなくても良い。
【００４３】
次いで、図４Ｇに示す第７の工程において、貫通孔３の底面部の第１の配線層５上に形成された第２の絶縁層６と、その上に貫通孔３内を充填するように形成された第３の絶縁層２２に、所定のパターンのマスク（図示を省略。）を使用しプラズマエッチングにより、第１の絶縁層４の開口４ａよりも小径の開孔２３を同軸的に形成し、第１の配線層５を露出させる。この開孔２３の形成では、第１の配線層５に比べて第３の絶縁層２２と第２の絶縁層６が相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば、第２の絶縁層６がＳｉＯ２膜で第３の絶縁層２２がＳｉＮｘ膜であり、第１の配線層５がＴｉＮ、Ａｌで構成される場合は、Ｃ５Ｆ８とＯ２とＡｒの混合ガス）を導入してプラズマエッチングを行う。
【００４４】
また、第３の絶縁層２２が、ポリイミド樹脂、ＢＣＢ樹脂、エポキシ樹脂等の有機樹脂で構成される場合は、レーザエッチング法を用いて第２の絶縁層６と第３の絶縁層２２を同時に除去し、開孔２３を形成することが望ましい。レーザエッチング法を用いる場合は、マスクを用いることなく、開孔２３を形成することができる。レーザ光源としては、例えば、ＹＡＧレーザ、ＵＶレーザ、エキシマレーザ、炭酸ガス（ＣＯ２）レーザ等が使用される。第２の絶縁層６がＳｉＯ２膜で第３の絶縁層６が樹脂膜であり、微細径の開孔２３を形成する場合は、周波数２６６ｎｍのＵＶレーザの使用が好ましい。さらに、第３の絶縁層２２と第２の絶縁層６がともに感光性を有する樹脂膜やガラス膜の場合には、所定のパターンのマスクを使用してリソグラフィーにより同時にこれらの膜を除去し、容易に開孔２３を形成することができる。
【００４５】
次いで、図４Ｈに示す第８の工程において、貫通孔３内の第３の絶縁層２２上から半導体基板２の裏面の第３の絶縁層２２上に亘って、かつ第２の絶縁層６の開口６ａを介して第１の配線層５に内接するように、第２の配線層７を形成する。第２の配線層７は、例えば、高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ、半田材等）、あるいは導電性樹脂から成る単一層であるか、もしくは前記材料から成る複数の層が積層された構造を有する。この第２の配線層７は、所定のパターンのマスク（図示を省略。）を用い、スパッタ法、ＣＶＤ法、蒸着法、めっき法、印刷法等により、貫通孔３内に充填されるように形成される。
【００４６】
その後、図４Ｉに示す第９の工程において、第２の配線層７上に外部端子８を形成し、この外部端子８の配設部を除く第２の配線層７上および第３の絶縁層２２上に、保護層９を形成する。外部端子８は例えば半田材で形成され、保護層９は、ポリイミド樹脂やエポキシ樹脂あるいはソルダーレジスト材で形成される。次いで、半導体基板２をダイサーの切削ブレードにより切断する。こうして図３に示す半導体装置２１の個片が得られる。
【００４７】
このように製造される第２の実施形態の半導体装置２１においては、貫通孔３の内壁面および裏面に被覆された第２の絶縁層６が、第１の配線層５と内接するように形成され、この内接部に第１の絶縁層４の開口４ａよりも小径の開口６ａを有しており、かつ貫通孔３内に充填された第２の配線層７が、この小径の開口６ａを介して第１の配線層５に内接され電気的に接続されているので、半導体基板２を裏面側から見た場合に第２の絶縁層６の開口６ａの部分が隠れる、いわゆるノッチ形状が生じない。そのため、第２の絶縁層６の絶縁不良が改善されるうえに、第２の配線層７の形成が容易で充填性が良好となり、電気的接続性が向上する。
【００４８】
また、第２の絶縁層６はその開口６ａ部分を除いて第３の絶縁層２２により覆われており、半導体基板２の貫通孔３の内壁面と裏面は、いずれも第２の絶縁層６と第３の絶縁層２２との積層構造により被覆されているので、前記した第１の実施形態より電気的信頼性がさらに良好となる。
【００４９】
図５は、本発明の第３の実施形態に係る半導体装置の構成を示す断面図であり、図６Ａ〜図６Ｊは、第３の実施形態の半導体装置を製造する方法を示す断面図である。なお、これらの図において、図３および図４Ａ〜図４Ｉと同一部分には同一符号を付している。
【００５０】
図５に示すように、第３の実施形態の半導体装置３１は、シリコン等から成る半導体基板２を有し、この半導体基板２には表面と裏面とを貫通する貫通孔３が形成されている。また、半導体基板２の表面には、貫通孔３の上部に該貫通孔３と同径の開口４ａを有する第１の絶縁層４が被覆されており、その上には第１の配線層５が、貫通孔３の開口部および第１の絶縁層４の開口４ａを閉塞するように形成されている。貫通孔３の内壁面および半導体基板２の裏面には、第２の絶縁層６が被覆されている。第２の絶縁層６は、第１の配線層５と内接するように形成され、この内接部に第１の絶縁層４の開口４ａよりも小径の開口６ａを有している。
【００５１】
また、第２の絶縁層６上には第３の絶縁層２２が形成されている。第３の絶縁層２２は第１の配線層５と内接しており、その内接部に第２の絶縁層６の開口６ａよりもさらに小径の開口２２ａを有している。さらに、貫通孔３内には第２の配線層７が充填されている。この第２の配線層７は、第３の絶縁層２２の開口２２ａを介して第１の配線層５に内接し、かつ貫通孔３内から半導体基板２の裏面に亘る第３の絶縁層２２上に形成されている。またさらに、半導体基板２の裏面の第２の配線層７上には外部端子８が設けられ、この外部端子８の配設部を除く第２の配線層７上と第３の絶縁層２２上には、保護層９が被覆されている。
【００５２】
このように構成される第３の実施形態の半導体装置３１は、以下に示すように製造される。すなわち、まず図６Ａに示す第１の工程において、半導体基板２の表面に、シリコン酸化物、シリコン窒化物、ＳｉＯＦ、ポーラスＳｉＯＣ等で構成される第１の絶縁層４を、ＣＶＤ法、スピンコート法、スプレーコート法等により形成する。
【００５３】
次いで、図６Ｂに示す第２の工程において、第１の絶縁層４の上に第１の配線層５を、スパッタ法、ＣＶＤ法、蒸着法、めっき法等により形成する。第１の配線層５は、例えば、高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ等）から成る単一層であるか、もしくは前記材料から成る複数の層が積層された構造を有する。
【００５４】
次いで、図６Ｃに示す第３の工程において、半導体基板２の裏面側から所定のパターンのマスク（図示を省略。）を使用して、プラズマエッチング法により貫通孔３を形成し、第１の絶縁層４を露出させる。なお、この貫通孔３は、断面が第１の絶縁層４に向かってテーパー状を呈するものであることが好ましい。貫通孔３の形成においては、第１の絶縁層４に比べて半導体基板２が大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば、半導体基板２がシリコンで第１の絶縁層４がＳｉＯ２膜の場合は、ＳＦ６とＯ２とＡｒの混合ガス）を導入してプラズマエッチングを行う。
【００５５】
次いで、図６Ｄに示す第４の工程において、第１の絶縁層４の露出部をプラズマエッチングにより除去して、第１の絶縁層４に開口４ａを形成し、第１の配線層５を露出させる。このとき、半導体基板２や第１の配線層５に比べて第１の絶縁層４が相対的に大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば、第１の絶縁層４がＳｉＯ２膜で半導体基板２がシリコン、第１の配線層５がＴｉＮ、Ａｌで構成される場合は、Ｃ５Ｆ８とＯ２とＡｒの混合ガス）を導入してプラズマエッチングを行う。
【００５６】
なお、前記した第３の工程および第４の工程は、レーザエッチング法によりマスクを用いることなく一括して行うことができる。レーザ光源としては、例えば、ＹＡＧレーザ、ＵＶレーザ、エキシマレーザ、炭酸ガス（ＣＯ２）レーザ等が使用される。半導体基板２がシリコンで第１の絶縁層４がＳｉＯ２膜である場合は、レーザ光源として周波数３５５ｎｍのＹＡＧレーザの使用が好ましい。
【００５７】
次いで、図６Ｅに示す第５の工程において、貫通孔３の底面および内壁面から半導体基板２の裏面を覆うように、ＣＶＤ法、スプレーコート法、スピンコート法、フィルムラミネート法等により第２の絶縁層６を形成する。第２の絶縁層６は、例えばシリコン酸化物、シリコン窒化物、ポリイミド樹脂、ＢＣＢ樹脂、エポキシ樹脂等により構成される。
【００５８】
次いで、図６Ｆに示す第６の工程において、貫通孔３の底面部に形成された第２の絶縁層６に、所定のパターンのマスク（図示を省略。）を使用しプラズマエッチングにより、第１の絶縁層４の開口４ａよりも小径の開口６ａを同軸的に形成し、第１の配線層５を再び露出させる。この開口６ａの形成では、第１の配線層５に比べて第２の絶縁層６が大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば、第２の絶縁層６がＳｉＯ２膜で第１の配線層５がＴｉＮ、Ａｌで構成される場合は、Ｃ５Ｆ８とＯ２とＡｒの混合ガス）を導入してプラズマエッチングを行う。
【００５９】
また、第２の絶縁層６の除去による開口６ａの形成を、レーザエッチング法によりマスクを用いることなく行うことができる。レーザ光源としては、例えば、ＹＡＧレーザ、ＵＶレーザ、エキシマレーザ、炭酸ガス（ＣＯ２）レーザ等が使用される。第２の絶縁層６が樹脂膜であり、微細径の開口を形成する場合は、周波数２６６ｎｍのＵＶレーザの使用が好ましい。さらに、第２の絶縁層６が感光性を有する樹脂膜やガラス膜の場合には、所定のパターンのマスクを使用してリソグラフィーにより、容易に開口６ａを形成することができる。
【００６０】
次に、図６Ｇに示す第７の工程において、第１の配線層５に内接しかつ貫通孔３内および半導体基板２の裏面の第２の絶縁層６を覆うように、第３の絶縁層２２をＣＶＤ法、スプレーコート法、スピンコート法、フィルムラミネート法等により形成する。第３の絶縁層２２は、例えばシリコン酸化物、シリコン窒化物、ポリイミド樹脂、ＢＣＢ樹脂、エポキシ樹脂等により構成される。第３の絶縁層２２は、貫通孔３内を完全に埋めるように充填して形成しても良いし、完全に埋めなくても良い。
【００６１】
次いで、図６Ｈに示す第８の工程において、第３の絶縁層２２に第２の絶縁層６の開口６ａよりもさらに小径の開孔２３を、所定のパターンのマスク（図示を省略。）を使用しプラズマエッチングにより同軸的に形成する。こうして、第３の絶縁層２２の第１の配線層５との内接部に開口２２ａを形成し、この開口２２ａから第１の配線層５を露出させる。第３の絶縁層２２に対する開孔２３の形成では、第１の配線層５に比べて第３の絶縁層２２が大きくエッチングされるように、プラズマ中にエッチング用のガス（例えば、第３の絶縁層６がＳｉＯ２膜で第１の配線層５がＴｉＮ、Ａｌで構成される場合は、Ｃ５Ｆ８とＯ２とＡｒの混合ガス）を導入してプラズマエッチングを行う。
【００６２】
また、第３の絶縁層２２が、ポリイミド樹脂、ＢＣＢ樹脂、エポキシ樹脂等の有機樹脂で構成される場合は、レーザエッチング法を用いて開孔２３を形成することが望ましい。レーザエッチング法を用いる場合は、マスクを用いることなく、第３の絶縁層２２の除去および開孔２３の形成を行うことができる。レーザ光源としては、例えば、ＹＡＧレーザ、ＵＶレーザ、エキシマレーザ、炭酸ガス（ＣＯ２）レーザ等が使用される。第３の絶縁層６が樹脂膜であり、微細径の開孔２３を形成する場合は、周波数２６６ｎｍのＵＶレーザの使用が好ましい。さらに、第３の絶縁層２２が感光性を有する樹脂膜やガラス膜の場合には、所定のパターンのマスクを使用してリソグラフィーにより除去し、容易に開孔２３を形成することができる。
【００６３】
次いで、図６Ｉに示す第９の工程において、貫通孔３内の第３の絶縁層２２上から半導体基板２の裏面の第３の絶縁層２２上に亘って、第３の絶縁層２２の開口２２ａを介して第１の配線層５に内接するように、第２の配線層７を形成する。第２の配線層７は、例えば、高抵抗金属材料（Ｔｉ、ＴｉＮ、ＴｉＷ、Ｎｉ、Ｃｒ、ＴａＮ、ＣｏＷＰ等）や低抵抗金属材料（Ａｌ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ｃｕ、Ａｕ、Ａｇ、半田材等）、あるいは導電性樹脂から成る単一層であるか、もしくは前記材料から成る複数の層が積層された構造を有する。この第２の配線層７は、所定のパターンのマスク（図示を省略。）を用い、スパッタ法、ＣＶＤ法、蒸着法、めっき法、印刷法等により、貫通孔３内に充填されるように形成される。
【００６４】
その後、図６Ｊに示す第１０の工程において、第２の配線層７上に外部端子８を形成し、この外部端子８の配設部を除く第２の配線層７上および第３の絶縁層２２上に、保護層９を形成する。外部端子８は例えば半田材で形成され、保護層９は、ポリイミド樹脂やエポキシ樹脂あるいはソルダーレジスト材で形成される。次いで、半導体基板２をダイサーの切削ブレードにより切断する。こうして図５に示す半導体装置３１の個片が得られる。
【００６５】
このように製造される第３の実施形態の半導体装置３１においては、貫通孔３の内壁面および裏面に被覆された第２の絶縁層６が、第１の配線層５と内接するように形成され、この内接部に第１の絶縁層４の開口４ａよりも小径の開口６ａを有しており、かつ貫通孔３内に充填された第２の配線層７が、この小径の開口６ａを介して第１の配線層５に内接され電気的に接続されているので、半導体基板２を裏面側から見た場合に第２の絶縁層６の開口６ａの部分が隠れる、いわゆるノッチ形状が生じない。そのため、第２の絶縁層６の絶縁不良が改善されるうえに、第２の配線層７の形成が容易で充填性が良好となり、電気的接続性が向上する。
【００６６】
また、第２の絶縁層６はその開口６ａ部分を除いて第３の絶縁層２２により覆われており、半導体基板２の貫通孔３の内壁面と裏面は、いずれも第２の絶縁層６と第３の絶縁層２２との積層構造により被覆されているので、前記した第１の実施形態より電気的信頼性がさらに良好となる。
【００６７】
さらにまた、第２の配線層７は第３の絶縁層２２とのみ接し、第２の絶縁層６とは直接接していないうえに、第３の絶縁層２２は半導体基板２とは直接接していないので、第２の実施形態に比べて、第２および第３の絶縁層を構成する材料を選択する際の自由度が高い。すなわち、第２の絶縁層６を構成する材料は、半導体基板２との密着性のみを考慮し、その密着性に優れた最良の材料を選択することができる。また、第３の絶縁層２２を構成する材料は、第２の配線層７との密着性のみを考慮し、その密着性に優れた材料を選択することができる。したがって、材料選択の自由度が大幅に広がるうえに、第２の実施形態に比べてさらに機械的信頼性にすぐれた半導体装置を得ることができる。
【００６８】
次に、本発明のさらに別の実施形態について説明する。
【００６９】
図７は、本発明の第４の実施形態に係る半導体装置の構成を示す断面図である。なお、この図において、図１と同一部分には同一符号を付している。
【００７０】
図７に示すように、第４の実施形態の半導体装置４１は、シリコン等から成る半導体基板２を有し、この半導体基板２には表面と裏面とを貫通する貫通孔３が形成されている。半導体基板２の表面には、貫通孔３の径よりも小径の開口４ａを有する第１の絶縁層４が被覆されている。第１の絶縁層４の開口４ａは、貫通孔３の上部に同軸的に形成されており、その上には開口４ａを閉塞するように第１の配線層５が形成されている。第１の絶縁層４の開口４ａの内壁面を含めた貫通孔３の内壁面および半導体基板２の裏面には、第２の絶縁層６が被覆されている。第２の絶縁層６は、第１の配線層５と内接するように形成され、この内接部に、第１の絶縁層４の開口４ａよりも小径の開口６ａを有している。
【００７１】
さらに、貫通孔３内に第２の配線層７が充填されている。この第２の配線層７は、第２の絶縁層６の開口６ａを介して第１の配線層５に内接し、かつ貫通孔３内から半導体基板２の裏面の第２の絶縁層６上に亘って形成されている。またさらに、半導体基板２の裏面の第２の配線層７上には外部端子８が設けられ、この外部端子８の配設部を除く第２の配線層７上と第２の絶縁層６上には、保護層９が被覆されている。
【００７２】
このように構成される第４の実施形態の半導体装置４１においては、第１の絶縁層４の開口４ａの径が貫通孔３の表面側の開口径よりも小さく設定されているので、第１の配線層５は、貫通孔３の表面側の開口部において、第１の絶縁層４と第２の絶縁層６の両方により被覆される構造となり、第１の実施形態に比べて電気的信頼性がさらに向上する。
【００７３】
図８は、本発明の第５の実施形態に係る半導体装置の構成を示す断面図である。なお、この図において、図３と同一部分には同一符号を付している。
【００７４】
図８に示すように、第５の実施形態の半導体装置５１は、シリコン等から成る半導体基板２を有し、この半導体基板２には表面と裏面とを貫通する貫通孔３が形成されている。半導体基板２の表面には、貫通孔３の径よりも小径の開口４ａを有する第１の絶縁層４が被覆されている。この第１の絶縁層４の開口４ａは、貫通孔３の上に同軸的に形成されており、その上には開口４ａを閉塞するように第１の配線層５が形成されている。第１の絶縁層４の開口４ａの内壁面を含めた貫通孔３の内壁面および半導体基板２の裏面には、第２の絶縁層６が被覆されている。第２の絶縁層６は、第１の配線層５と内接するように形成され、この内接部に、第１の絶縁層４の開口４ａよりも小径の開口６ａを有している。また、第２の絶縁層６上には第３の絶縁層２２が形成されており、第２の絶縁層６はその開口６ａ部分を除いて第３の絶縁層２２により覆われている。
【００７５】
さらに、貫通孔３内には第２の配線層７が充填されている。第２の配線層７は、第２の絶縁層６の開口６ａを介して第１の配線層５に内接し、かつ貫通孔３内から半導体基板２の裏面に亘る第３の絶縁層２２上に形成されている。またさらに、半導体基板２の裏面の第２の配線層７上には外部端子８が設けられ、この外部端子８の配設部を除く第２の配線層７上および第３の絶縁層２２上には、保護層９が被覆されている。
【００７６】
このように構成される第５の実施形態の半導体装置５１においては、第１の絶縁層４の開口４ａの径が貫通孔３の表面側の開口径よりも小さく設定されているので、第１の配線層５は、貫通孔３の表面側の開口部において、第１の絶縁層４と第２の絶縁層６の両方により被覆される構造となり、第２の実施形態に比べて電気的信頼性がさらに向上する。
【００７７】
図９は、本発明の第６の実施形態に係る半導体装置の構成を示す断面図である。なお、この図において、図５と同一部分には同一符号を付している。
【００７８】
図９に示すように、第６の実施形態の半導体装置６１は、シリコン等から成る半導体基板２を有し、この半導体基板２には表面と裏面とを貫通する貫通孔３が形成されている。半導体基板２の表面には、貫通孔３の径よりも小径の開口４ａを有する第１の絶縁層４が被覆されている。この第１の絶縁層４の開口４ａは、貫通孔３の上に同軸的に形成されており、その上には開口４ａを閉塞するように第１の配線層５が形成されている。第１の絶縁層４の開口４ａの内壁面を含めた貫通孔３の内壁面および半導体基板２の裏面には、第２の絶縁層６が被覆されている。第２の絶縁層６は、第１の配線層５と内接するように形成され、この内接部に、第１の絶縁層４の開口４ａよりも小径の開口６ａを有している。
【００７９】
また、第２の絶縁層６上には第３の絶縁層２２が形成されている。第３の絶縁層２２は第１の配線層５と内接しており、その内接部に第２の絶縁層６の開口６ａよりもさらに小径の開口２２ａを有している。さらに、貫通孔３内には第２の配線層７が充填されている。この第２の配線層７は、第３の絶縁層２２の開口２２ａを介して第１の配線層５に内接し、かつ貫通孔３内から半導体基板２の裏面に亘る第３の絶縁層２２上に形成されている。またさらに、半導体基板２の裏面の第２の配線層７上には外部端子８が設けられ、この外部端子８の配設部を除く第２の配線層７上および第３の絶縁層２２上には、保護層９が被覆されている。
【００８０】
このように構成される第６の実施形態の半導体装置６１においては、第１の絶縁層４の開口４ａの径が貫通孔３の表面側の開口径よりも小さく設定されているので、第１の配線層５は、貫通孔３の表面側の開口部において第１の絶縁層４と第２の絶縁層６の両方により被覆される構造となり、第３の実施形態に比べて電気的信頼性がさらに向上する。
【００８１】
以上の実施形態で説明された構成、形状、大きさおよび配置関係については、概略的に示したものにすぎず、また数値および各構成の組成（材質）については例示にすぎない。したがって、本発明は以上の実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り、さまざまな形態に変更することができる。
【図面の簡単な説明】
【００８２】
【図１】本発明の第１の実施形態に係る半導体装置の構成を示す断面図である。
【図２Ａ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２Ｂ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２Ｃ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２Ｄ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２Ｅ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２Ｆ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２Ｇ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図２Ｈ】本発明の第１の実施形態に係る半導体装置の製造方法を示す断面図である。
【図３】本発明の第２の実施形態に係る半導体装置の構成を示す断面図である。
【図４Ａ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４Ｂ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４Ｃ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４Ｄ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４Ｅ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４Ｆ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４Ｇ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４Ｈ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図４Ｉ】本発明の第２の実施形態に係る半導体装置の製造方法を示す断面図である。
【図５】本発明の第３の実施形態に係る半導体装置の構成を示す断面図である。
【図６Ａ】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６Ｂ】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６Ｃ】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６Ｄ】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６Ｅ】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６Ｆ】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６Ｇ】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６Ｈ】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６Ｉ】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図６Ｊ】本発明の第３の実施形態に係る半導体装置の製造方法を示す断面図である。
【図７】本発明の第４の実施形態に係る半導体装置の構成を示す断面図である。
【図８】本発明の第５の実施形態に係る半導体装置の構成を示す断面図である。
【図９】本発明の第６の実施形態に係る半導体装置の構成を示す断面図である。
【図１０】従来の半導体装置の構成を示す断面図である。
【符号の説明】
【００８３】
1，２１，３１，４１，５１，６１…半導体装置、２…半導体基板、３…貫通孔、４…第１の絶縁層、４ａ…第１の絶縁層の開口、５…第１の配線層、６…第２の絶縁層、６ａ…第２の絶縁層の開口、７…第２の配線層、８…外部端子、９…保護層、２２…第３の絶縁層、２２ａ…第３の絶縁層の開口。
【図１】
2008300718.tif 000003
【図２Ａ】
2008300718.tif 000004
【図２Ｂ】
2008300718.tif 000005
【図２Ｃ】
2008300718.tif 000006
【図２Ｄ】
2008300718.tif 000007
【図２Ｅ】
2008300718.tif 000008
【図２Ｆ】
2008300718.tif 000009
【図２Ｇ】
2008300718.tif 000010
【図２Ｈ】
2008300718.tif 000011
【図３】
2008300718.tif 000012
【図４Ａ】
2008300718.tif 000013
【図４Ｂ】
2008300718.tif 000014
【図４Ｃ】
2008300718.tif 000015
【図４Ｄ】
2008300718.tif 000016
【図４Ｅ】
2008300718.tif 000017
【図４Ｆ】
2008300718.tif 000018
【図４Ｇ】
2008300718.tif 000019
【図４Ｈ】
2008300718.tif 000020
【図４Ｉ】
2008300718.tif 000021
【図５】
2008300718.tif 000022
【図６Ａ】
2008300718.tif 000023
【図６Ｂ】
2008300718.tif 000024
【図６Ｃ】
2008300718.tif 000025
【図６Ｄ】
2008300718.tif 000026
【図６Ｅ】
2008300718.tif 000027
【図６Ｆ】
2008300718.tif 000028
【図６Ｇ】
2008300718.tif 000029
【図６Ｈ】
2008300718.tif 000030
【図６Ｉ】
2008300718.tif 000031
【図６Ｊ】
2008300718.tif 000032
【図７】
2008300718.tif 000033
【図８】
2008300718.tif 000034
【図９】
2008300718.tif 000035
【図１０】
2008300718.tif 000036