(57)【要約】【課題】モード設定のためのアドレス放電を安定化させることができるプラズマディスプレイパネルの駆動方法を提供する。【解決手段】映像信号における１フィールド表示期間を複数のサブフィールドに分割した際の先頭のサブフィールドにて、放電セルをリセット放電させることにより放電セルを消灯モードに初期化するリセット行程と、画素データに応じて選択的に放電セルをアドレス放電せしめることにより放電セルを点灯モードに設定するアドレス行程と、を実行し、リセット行程では、行電極対の一方の行電極を陽極側、列電極を陰極側とした電圧を一方の行電極及び列電極間に印加することにより一方の行電極及び列電極間においてリセット放電を生起させる単位リセット行程を複数回繰り返す。【選択図】図８
2008304756.tif 000002
【特許請求の範囲】
【請求項１】
放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており、前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に蛍光体材料及び二次電子放出材料を含む放電セルが形成されているプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、
前記映像信号における１フィールド表示期間を複数のサブフィールドに分割した際の先頭のサブフィールドにて、前記放電セルをリセット放電させることにより前記放電セルを消灯モードに初期化するリセット行程と、前記画素データに応じて選択的に前記放電セルをアドレス放電せしめることにより前記放電セルを点灯モードに設定するアドレス行程と、を実行し、
前記リセット行程では、前記行電極対の一方の行電極を陽極側、前記列電極を陰極側とした電圧を前記一方の行電極及び前記列電極間に印加することにより前記前記一方の行電極及び前記列電極間において前記リセット放電を生起させる単位リセット行程を複数回繰り返すことを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記リセット放電の際、前記行電極対の他方の行電極及び前記一方の行電極間での放電防止させる電位を前記他方の行電極に印加することを特徴とする請求項１記載のプラズマィスプレイパネルの駆動方法。
【請求項３】
前記先頭のサブフィールドにおいて、前記アドレス行程に引き続き、前記一方の行電極のみに１回だけサスティンパルスを印加することにより前記点灯モードに設定されている前記放電セルのみを１回分だけサスティン放電せしめるサスティン行程を実行することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
１フィールド表示期間内の前記サブフィールド各々の内の前記先頭のサブフィールドのみで前記リセット行程を実行することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記先頭のサブフィールドに後続するサブフィールド各々において、前記画素データに応じて選択的に前記放電セルを消去放電せしめることによりこの放電セルを前記消灯モードの状態に設定する選択消去アドレス行程を実行することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記先頭のサブフィールドに後続するサブフィールド各々において、前記画素データに応じて選択的に前記放電セルを書込放電せしめることによりこの放電セルを前記点灯モードの状態に設定する選択書込アドレス行程を実行することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記リセット行程において、前記一方の行電極に印加する電位を時間経過に伴い徐々に増加することにより前記リセット放電を生起させる電圧を前記列電極及び前記一方の行電極間に生じさせることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記アドレス行程において、前記一方の行電極に負極性のベース電位を印加すると共に、前記行電極対の他方の行電極に正極性のベース電位を印加することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
前記二次電子放出材料は酸化マグネシウムからなることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
前記酸化マグネシウムは、電子線によって励起されて波長域２００〜３００nm内にピークを有するカソード・ルミネッセンス発光を行う酸化マグネシウム結晶体を含むことを特徴とする請求項９記載のプラズマディスプレイパネルの駆動方法。
【請求項１１】
前記酸化マグネシウム結晶体が、気相酸化法によって生成された酸化マグネシウム単結晶体であることを特徴とする請求項１０記載のプラズマディスプレイパネルの駆動方法。
【請求項１２】
前記酸化マグネシウム結晶体が、２３０nm〜２５０nm内にピークを有するカソード・ルミネッセンス発光を行うことを特徴とする請求項１０記載のプラズマディスプレイパネルの駆動方法。
【請求項１３】
前記放電空間内において前記二次電子放出材からなる粒子が前記放電ガスに接触していることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項１４】
前記リセット行程において、前記一方の行電極及び前記列電極間に印加されるリセットパルスの到達電圧値を、少なくとも２つの単位リセット行程で異ならせることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項１５】
前記リセット行程において、前記一方の行電極及び前記列電極間に印加されるリセットパルスのパルス幅を、少なくとも２つの単位リセット行程で異ならせることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
プラズマディスプレイパネルの駆動方法に関する。
【背景技術】
【０００２】
現在、薄型表示装置として、ＡＣ型(交流放電型)のプラズマディスプレイパネルが製品化されてきている。プラズマディスプレイパネル内には、２枚の基板、すなわち前面ガラス基板及び背面ガラス基板が所定間隙を介して対向配置されている。表示面としての上記前面ガラス基板の内面（背面ガラス基板と対向する面）には、互いに対をなして平行に伸長する行電極対の複数がサスティン電極対として形成されている。背面ガラス基板には、行電極対と交差するように複数の列電極がアドレス電極として伸長形成され、さらに蛍光体が塗布されている。上記表示面側から見た場合、行電極対と列電極との交叉部に、画素に対応した放電セルが形成されている。このようなプラズマディスプレイパネルに対して、入力映像信号に対応した中間調の表示輝度を得るべく、サブフィールド法を用いた階調駆動を実施する。
【０００３】
サブフィールド法に基づく階調駆動では、１フィールド分の映像信号に対する駆動が複数のサブフィールドに分割されて実施される。各サブフィールドにおいては、発光を実施すべき回数（又は期間）が各々に割り当てられており、アドレス行程と、サスティン（維持発光）行程とが順次実行される。更に、少なくとも先頭のサブフィールドにおいて上記アドレス行程に先立ち、リセット行程が実行される。
【０００４】
サブフィールド法に基づく階調駆動方法としては、選択書込アドレス法と選択消去アドレス法とが一般に知られている（特許文献１参照）。
【０００５】
選択書込アドレス法においては、リセット行程では全放電セル内を壁電荷の状態を初期化し、アドレス行程では入力映像信号に基づき選択的に各放電セル内に所定量の壁電荷を形成させて発光状態にすべきセルを決定することが行われる。すなわち、対をなす行電極の一方と列電極との間でアドレス放電（書込放電）を行って発光状態にすべきセルは所定量の壁電荷が形成された点灯モードに設定され、非発光状態にすべきセルは所定量の壁電荷が形成されない消灯モードに設定される。
【０００６】
選択消去アドレス法においては、リセット行程にて全放電セル内に所定量の壁電荷を形成させ、アドレス行程にて入力映像信号に応じて選択的に各放電セル内に形成されている壁電荷を消去させるアドレス放電（選択消去放電）を行って発光状態にすべき点灯モードのセルを決定することが行われる。すなわち、リセット行程で全ての放電セルは点灯モードに設定されるが、アドレス行程において発光状態にすべきセルは所定量の壁電荷が維持されて点灯モードのままとなり、一方、非発光状態にすべきセルは壁電荷が消去されて消灯モードにされる。
【０００７】
選択書込アドレス法及び選択消去アドレス法共に、サスティン行程では、所定量の壁電荷が形成されている放電セルのみの行電極間にサスティンパルス（維持パルス）を繰り返し印加してサスティン放電させてその放電に伴う発光状態を維持することが行われる。通常、発光状態にある放電セルのみがそのサブフィールドの重み付けに対応して割り当てた発光回数だけ発光される。
【特許文献１】特開２００１−３１２２４４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記のように、従来のサブフィールド法に基づく階調駆動においては、各サブフィールドのサスティン行程では、その直前のアドレス行程によるアドレス放電にて、点灯モードの壁電荷状態に設定されたセルを発光させるべく先頭のサスティンパルスが行電極のいずれか一方に印加される。しかしながら、アドレス放電によるモード設定を確実にするためにアドレス放電が安定に実行される必要がある。
【０００９】
そこで、本発明が解決しようとする課題には、上記の欠点が一例として挙げられ、モード設定のためのアドレス放電を安定化させることができるプラズマディスプレイパネルの駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
請求項１に係る発明のプラズマディスプレイパネルの駆動方法は、放電ガスが封入された放電空間を挟んで第１基板及び第２基板が対向配置されており、前記第１基板に形成されている複数の行電極対と前記第２基板に形成されている複数の列電極との各交叉部に蛍光体材料及び二次電子放出材料を含む放電セルが形成されているプラズマディスプレイパネルを、映像信号に基づく各画素毎の画素データに応じて駆動するプラズマディスプレイパネルの駆動方法であって、前記映像信号における１フィールド表示期間を複数のサブフィールドに分割した際の先頭のサブフィールドにて、前記放電セルをリセット放電させることにより前記放電セルを消灯モードに初期化するリセット行程と、前記画素データに応じて選択的に前記放電セルをアドレス放電せしめることにより前記放電セルを点灯モードに設定するアドレス行程と、を実行し、前記リセット行程では、前記行電極対の一方の行電極を陽極側、前記列電極を陰極側とした電圧を前記一方の行電極及び前記列電極間に印加することにより前記前記一方の行電極及び前記列電極間において前記リセット放電を生起させる単位リセット行程を複数回繰り返すことを特徴としている。
【発明を実施するための最良の形態】
【００１１】
請求項１に係る発明のプラズマディスプレイパネルの駆動方法においては、リセット行程が複数回繰り返されることにより、プラズマディスプレイパネルの全放電セルでは、プライミング粒子が多く生成されるので、その直後のアドレス行程におけるアドレス放電を安定化させることができる。よって、アドレス放電によるモード設定が確実に行うことができる。
【実施例】
【００１２】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【００１３】
図１は、本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【００１４】
図１に示す如く、かかるプラズマディスプレイ装置は、プラズマディスプレイパネル（ＰＤＰ）５０、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３、アドレスドライバ５５、及び駆動制御回路５６から構成される。
【００１５】
ＰＤＰ５０には、２次元表示画面の縦方向（垂直方向）に各々伸張して配列された列電極Ｄ1〜Ｄm、横方向（水平方向）に各々伸張して配列された行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnが形成されている。この際、互いに隣接するもの同士で対を為す行電極対（Ｙ1，Ｘ1）、（Ｙ2，Ｘ2）、（Ｙ3，Ｘ3）、・・・、（Ｙn，Ｘn）が各々、ＰＤＰ５０における第１表示ライン〜第ｎ表示ラインを担う。各表示ラインと列電極Ｄ1〜Ｄm各々との各交叉部(図１中の一点鎖線にて囲まれた領域)には、画素を担う放電セルＰＣ1,1〜ＰＣn,mが形成されている。すなわち、ＰＤＰ５０には、第１表示ラインに属する放電セルＰＣ1,1〜ＰＣ1,m、第２表示ラインに属する放電セルＰＣ2,1〜ＰＣ2,m、・・・・、第ｎ表示ラインに属する放電セルＰＣn,1〜ＰＣn,mの各々がマトリクス状に配列されているのである。
【００１６】
図２は、表示面側から眺めたＰＤＰ５０の内部構造を模式的に示す正面図である。なお、図２においては、各々隣接する３つの列電極Ｄと、互いに隣接する２つの表示ラインとの各交叉部を抜粋して示すものである。また、図３は、図２のＶ−Ｖ線におけるＰＤＰ５０の断面を示す図であり、図４は、図２のＷ−Ｗ線におけるＰＤＰ５０の断面を示す図である。
【００１７】
図２に示すように、各行電極Ｘは、２次元表示画面の水平方向に伸張するバス電極Ｘｂと、かかるバス電極Ｘｂ上の各放電セルＰＣに対応した位置に各々接触して設けられたＴ字形状の透明電極Ｘａと、から構成される。各行電極Ｙは、２次元表示画面の水平方向に伸張するバス電極Ｙｂと、かかるバス電極Ｙｂ上の各放電セルＰＣに対応した位置に各々接触して設けられたＴ字形状の透明電極Ｙａと、から構成される。透明電極Ｘａ及びＹａは例えばＩＴＯ等の透明導電膜からなり、バス電極Ｘｂ及びＹｂは例えば金属膜からなる。透明電極Ｘａ及バス電極Ｘｂからなる行電極Ｘ、並びに透明電極Ｙａ及バス電極Ｙｂからなる行電極Ｙは、図３に示す如く、その前面側がＰＤＰ５０の表示面となる前面透明基板１０の背面側に形成されている。この際、各行電極対（Ｘ、Ｙ）における透明電極Ｘａ及びＹａは、互いに対となる相手の行電極側に伸張しており、その幅広部の頂辺同士が所定幅の放電ギャップｇ１を介して互いに対向している。また、前面透明基板１０の背面側には、行電極対（Ｘ、Ｙ）とこの行電極対に隣接する行電極対（Ｘ、Ｙ）との間に、２次元表示画面の水平方向に伸張する黒色または暗色の光吸収層（遮光層）１１が形成されている。さらに、前面透明基板１０の背面側には、行電極対（Ｘ，Ｙ）を被覆するように誘電体層１２が形成されている。この誘電体層１２の背面側（行電極対が接触する面とは反対側の面）には、図３に示す如く、光吸収層１１とこの光吸収層１１に隣接するバス電極Ｘｂ及びＹｂとが形成されている領域に対応した部分に、嵩上げ誘電体層１２Ａが形成されている。
【００１８】
誘電体層１２及び嵩上げ誘電体層１２Ａの表面上には、酸化マグネシウム層１３が形成されている。酸化マグネシウム層１３は、電子線の照射によって励起されて波長２００〜３００ｎｍ内、特に、２３０〜２５０ｎｍ内にピークを有するＣＬ（カソードルミネッセンス）発光を行う二次電子放出材としての酸化マグネシウム結晶体（以下、ＣＬ発光ＭｇＯ結晶体と称する）を含むものである。このＣＬ発光ＭｇＯ結晶体は、マグネシウムを加熱して発生するマグネシウム蒸気を気相酸化して得られるものであり、例えば立方体の結晶体が互いに嵌り込んだ多重結晶構造、あるいは立方体の単結晶構造を有する。ＣＬ発光ＭｇＯ結晶体の平均粒径は、２０００オングストローム以上（ＢＥＴ法による測定結果）である。
【００１９】
平均粒径が２０００オングストローム以上の大きな粒径の気相法酸化マグネシウム単結晶体を形成しようとする場合には、マグネシウム蒸気を発生させる際の加熱温度を高くする必要がある。このため、マグネシウムと酸素が反応する火炎の長さが長くなり、この火炎と周囲との温度差が大きくなることによって、粒径の大きい気相法酸化マグネシウム単結晶体ほど、上述した如きＣＬ発光のピーク波長（例えば、２３５ｎｍ付近、２３０〜２５０ｎｍ内）に対応したエネルギー準位を有するものが多く形成されることになる。
【００２０】
また、一般的な気相酸化法に比べ、単位時間当たりに蒸発させるマグネシウムの量を増加させてマグネシウムと酸素との反応領域をより増大させ、より多くの酸素と反応することによって生成された気相法酸化マグネシウム単結晶体は、上述したＣＬ発光のピーク波長に対応したエネルギー準位を有するものとなる。
【００２１】
このようなＣＬ発光ＭｇＯ結晶体を、スプレー法や静電塗布法等によって、誘電体層１２の表面に付着させることにより酸化マグネシウム層１３が形成されている。なお、誘電体層１２の表面に蒸着又はスパッタ法により薄膜酸化マグネシウム層を形成し、その上にＣＬ発光ＭｇＯ結晶体を付着させて酸化マグネシウム層１３を形成するようにしても良い。
【００２２】
一方、前面透明基板１０と平行に配置された背面基板１４上には、各行電極対（Ｘ，Ｙ）における透明電極Ｘａ及びＹａに対向する位置において、列電極Ｄの各々が行電極対（Ｘ，Ｙ）と直交する方向に伸張して形成されている。背面基板１４上には、更に列電極Ｄを被覆する白色の列電極保護層１５が形成されている。この列電極保護層１５上には隔壁１６が形成されている。隔壁１６は、各行電極対（Ｘ，Ｙ）のバス電極Ｘｂ及びＹｂに対応した位置において各々２次元表示画面の横方向に伸張している横壁１６Ａと、互いに隣接する列電極Ｄ間の各中間位置において２次元表示画面の縦方向に伸張している縦壁１６Ｂとによって梯子形状に形成されている。更に、図２に示す如き梯子形状の隔壁１６がＰＤＰ５０の各表示ライン毎に形成されている。互いに隣接する隔壁１６の間には、図２に示す如き隙間ＳＬが存在する。また、梯子状の隔壁１６により、各々独立した放電空間Ｓ、透明電極Ｘａ及びＹａを含む放電セルＰＣが区画されている。放電空間Ｓ内には、キセノンガスを含む放電ガスが封入されている。各放電セルＰＣ内における横壁１６Ａの側面、縦壁１６Ｂの側面、及び列電極保護層１５の表面には、これらの面を全て覆うように蛍光体層１７が形成されている。この蛍光体層１７は、実際には、赤色発光を為す蛍光体、緑色発光を為す蛍光体、及び青色発光を為す蛍光体の３種類からなる。
【００２３】
なお、蛍光体層１７内には、例えば図５に示す如き形態にて、二次電子放出材としてのＭｇＯ結晶体（ＣＬ発光ＭｇＯ結晶体を含む）が含まれている。この際、少なくとも蛍光体層１７の表面上、すなわち放電空間Ｓと接する面上には、放電ガスと接触するようにＭｇＯ結晶体が蛍光体層１７から露出している。
【００２４】
ここで、各放電セルＰＣの放電空間Ｓと隙間ＳＬとの間は、図３に示す如く酸化マグネシウム層１３が横壁１６Ａに当接されることによって互いに閉じられている。また、図４に示す如く、縦壁１６Ｂは酸化マグネシウム層１３に当接されていないので、その間に隙間ｒが存在する。すなわち、２次元表示画面の横方向において互いに隣接する放電セルＰＣ各々の放電空間Ｓは、この隙間ｒを介して互いに連通しているのである。
【００２５】
駆動制御回路５６は、先ず、入力映像信号を各画素毎にその全ての輝度レベルを２５６階調にて表現する８ビットの画素データに変換し、この画素データに対して誤差拡散処理及びディザ処理からなる多階調化処理を施す。すなわち、先ず、誤差拡散処理では、上記画素データの上位６ビット分を表示データ、残りの下位２ビット分を誤差データとし、周辺画素各々に対応した画素データにおける誤差データを重み付け加算したものを、上記表示データに反映させることにより６ビットの誤差拡散処理画素データを得る。かかる誤差拡散処理によれば、原画素における下位２ビット分の輝度が周辺画素によって擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になる。次に、駆動制御回路５６は、この誤差拡散処理によって得られた６ビットの誤差拡散処理画素データに対してディザ処理を施す。ディザ処理では、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した上記誤差拡散処理画素データに各々、互いに異なる係数値からなるディザ係数を各々割り当てて加算することによりディザ加算画素データを得る。かかるディザ係数の加算によれば、上記の如き画素単位で眺めた場合には、ディザ加算画素データの上位４ビット分だけでも８ビットに相当する輝度を表現することが可能となる。そこで、駆動制御回路５６は、ディザ加算画素データの上位４ビット分を、図６に示す如き、全輝度レベルを１５階調にて表す４ビットの多階調化画素データＰＤSに変換する。そして、駆動制御回路５６は、多階調化画素データＰＤSを図６に示す如きデータ変換テーブルに従って１４ビットの画素駆動データＧＤに変換する。駆動制御回路５６は、かかる画素駆動データＧＤにおける第１〜第１４ビットを各々サブフィールドＳＦ１〜ＳＦ１４（後述する）の各々に対応させ、そのサブフィールドＳＦに対応したビット桁を画素駆動データビットとして１表示ライン分（ｍ個）ずつアドレスドライバ５５に供給する。
【００２６】
更に、駆動制御回路５６は、図７に示す如き発光駆動シーケンスに従って上記構造を有するＰＤＰ５０を駆動させるべき各種制御信号を、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５からなるパネルドライバに供給する。すなわち、駆動制御回路５６は、図７に示す如き１フィールド（１フレーム）表示期間内の先頭のサブフィールドＳＦ１では、２回のリセット行程（第１リセット行程）Ｒ、選択書込アドレス行程ＷW及びサスティン（維持放電）行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。サブフィールドＳＦ２〜ＳＦ１４各々では、選択消去アドレス行程ＷD及びサスティン行程（維持発光行程）Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。１フィールド表示期間内の最後尾のサブフィールドＳＦ１４に限り、サスティン行程Ｉの実行後、駆動制御回路５６は、消去行程Ｅに従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。
【００２７】
パネルドライバ、すなわち、Ｘ電極ドライバ５１、Ｙ電極ドライバ５３及びアドレスドライバ５５は、駆動制御回路５６から供給された各種制御信号に応じて、図８に示す如き各種駆動パルスを生成してＰＤＰ５０の列電極Ｄ、行電極Ｘ及びＹに供給する。
【００２８】
図８においては、図７に示されるサブフィールドＳＦ１〜ＳＦ１４の内の、先頭のサブフィールドＳＦ１と、それに続くサブフィールドＳＦ２、並びに最後尾のサブフィールドＳＦ１４での動作のみを抜粋して示すものである。
【００２９】
先ず、サブフィールドＳＦ１では同一のリセット行程Ｒが２回繰り返される。リセット行程Ｒ各々の前半部では、Ｙ電極ドライバ５３が、後述するサスティンパルス（維持パルス）に比して時間経過に伴う前縁部での電位推移が緩やかな波形を有する正極性のリセットパルスＲＰY1を全ての行電極Ｙ1〜Ｙnに印加する。なお、リセットパルスＲＰY1のピーク電位は、サスティンパルスのピーク電位よりも高電位である。又、この間、アドレスドライバ５５は、列電極Ｄ1〜Ｄmを接地電位（０ボルト）の状態に設定する。上記リセットパルスＲＰY1の印加に応じて、全ての放電セルＰＣ各々内の行電極Ｙ及び列電極Ｄ間において第１リセット放電が生起される。すなわち、リセット行程Ｒの前半部では、行電極Ｙが陽極側、列電極Ｄが陰極側となるように両電極間に電圧を印加することにより、行電極Ｙから列電極Ｄに向けて電流が流れる放電（以下、列側陰極放電と称する）を上記第１リセット放電として生起させるのである。かかる第１リセット放電に応じて、全ての放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成される。
【００３０】
更に、各リセット行程Ｒの前半部では、Ｘ電極ドライバ５１が、かかるリセットパルスＲＰY1と同一極性であり、且つ、上記リセットパルスＲＰY1の印加に伴う行電極Ｘ及びＹ間での面放電を防止し得るピーク電位を有するリセットパルスＲＰXを全ての行電極Ｘ1〜Ｘn各々に印加する。
【００３１】
そして、サブフィールドＳＦ１の各リセット行程Ｒの後半部では、Ｙ電極ドライバ５３が、時間経過に伴う前縁部での電位推移が緩やかな負極性のリセットパルスＲＰY2を発生し、これを全ての行電極Ｙ1〜Ｙnに印加する。又、リセット行程Ｒの後半部では、Ｘ電極ドライバ５１が、図８に示す如き正極性のピーク電位を有するベースパルスＢＰ+を行電極Ｘ1〜Ｘn各々に印加する。これら負極性のリセットパルスＲＰY2及び正極性のベースパルスＢＰ+の印加に応じて、全ての放電セルＰＣ内の行電極Ｘ及びＹ間において第２リセット放電が生起される。かかる第２リセット放電により、全放電セルＰＣ内の行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷の大半が消去される。これにより全放電セルＰＣは、消灯モードに初期化される。更に、上記リセットパルスＲＰY2の印加に応じて、全放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても微弱な放電が生起され、列電極Ｄ近傍に形成されていた正極性の壁電荷の一部が消去される。これにより、２回目のリセット行程Ｒの終了時には全放電セルＰＣの列電極Ｄ近傍に残留する壁電荷量が、次の選択書込アドレス行程ＷWにおいて正しく選択書込アドレス放電を生起させることが可能な量になる。
【００３２】
なお、リセットパルスＲＰY2及びベースパルスＢＰ+によって行電極Ｘ及びＹ間に印加される電圧は、上記第１リセット放電に応じて行電極Ｘ及びＹ各々の近傍に形成された壁電荷を考慮した上で、行電極Ｘ及びＹ間で確実に上記第２リセット放電を生起させることができる電圧である。又、リセットパルスＲＰY2における負のピーク電位は、後述する負極性の書込走査パルスＳＰWのピーク電位よりも高い電位、つまり０ボルトに近い電位に設定されている。すなわち、リセットパルスＲＰY2のピーク電位を書込走査パルスＳＰWのピーク電位よりも低くしてしまうと、行電極Ｙ及び列電極Ｄ間において強い放電が生起され、列電極Ｄ近傍に形成されていた壁電荷が大幅に消去されてしまい、選択書込アドレス行程ＷWでのアドレス放電が不安定となるからである。
【００３３】
次に、サブフィールドＳＦ１の選択書込アドレス行程ＷWでは、Ｙ電極ドライバ５３が、図８に示す如き負極性のピーク電位有するベースパルスＢＰ-を行電極Ｙ1〜Ｙnに同時に印加しつつ、負極性のピーク電位を有する書込走査パルスＳＰWを行電極Ｙ1〜Ｙn各々に順次択一的に印加して行く。Ｘ電極ドライバ５１は、この間、正極性のピーク電位を有するベースパルスＢＰ+を行電極Ｘ1〜Ｘnに印加し続ける。この際、ベースパルスＢＰ+及びベースパルスＢＰ-によって行電極Ｘ及びＹ間に印加される電圧は、放電セルＰＣの放電開始電圧よりも低い。
【００３４】
更に、この選択書込アドレス行程ＷWでは、アドレスドライバ５５が、先ず、サブフィールドＳＦ１に対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、放電セルＰＣを点灯モードに設定させるべき論理レベル１の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、放電セルＰＣを消灯モードに設定させるべき論理レベル０の画素駆動データビットに対してはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各書込走査パルスＳＰWの印加タイミングに同期して列電極Ｄ1〜Ｄmに印加して行く。この際、上記書込走査パルスＳＰWと同時に、点灯モードに設定させるべき高電圧の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には選択書込アドレス放電が生起される。更に、かかる選択書込アドレス放電の直後、この放電セルＰＣ内の行電極Ｘ及びＹ間にも微弱な放電が生起される。つまり、書込走査パルスＳＰWが印加された後、行電極Ｘ及びＹ間には上記ベースパルスＢＰ-及びベースパルスＢＰ+に応じた電圧が印加されるが、この電圧は各放電セルＰＣの放電開始電圧よりも低い電圧に設定されている為、かかる電圧の印加だけでは放電セルＰＣ内で放電が生起されることはない。ところが、上記選択書込アドレス放電が生起されると、この選択書込アドレス放電に誘発されて、ベースパルスＢＰ-及びベースパルスＢＰ+による電圧印加だけで、行電極Ｘ及びＹ間に放電が生起されるのである。かかる放電並びに上記選択書込アドレス放電により、この放電セルＰＣは、その行電極Ｙ近傍に正極性の壁電荷、行電極Ｘ近傍に負極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が各々形成された状態、すなわち、点灯モードに設定される。一方、上記書込走査パルスＳＰWと同時に、消灯モードに設定させるべき低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択書込アドレス放電は生起されず、それ故に行電極Ｘ及びＹ間に放電が生じることはない。よって、この放電セルＰＣは、その直前までの状態、すなわち、リセット行程Ｒにおいて初期化された消灯モードの状態を維持する。
【００３５】
次に、サブフィールドＳＦ１のサスティン行程Ｉにおいて、Ｙ電極ドライバ５３は、正極性のピーク電位を有するサスティンパルスＩＰを１パルス分だけ発生しこれを行電極Ｙ1〜Ｙn各々に同時に印加する。このサスティン行程Ｉにおいて、行電極Ｘ1〜Ｘnを接地電位（０ボルト）の状態に設定し、アドレスドライバ５５は、列電極Ｄ1〜Ｄmを接地電位（０ボルト）の状態に設定する。
【００３６】
サブフィールドＳＦ１のサスティン行程Ｉでは、上記サスティンパルスＩＰの印加に応じて、点灯モード状態にある放電セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。かかるサスティン放電に伴って蛍光体層１７から照射される光が前面透明基板１０を介して外部に照射されることにより、このサブフィールドＳＦ１の輝度重みに対応した表示発光が為される。又、かかるサスティンパルスＩＰの印加に応じて、点灯モード状態にある放電セルＰＣ内の行電極Ｙ及び列電極Ｄ間においても放電が生起される。かかる放電並びに上記サスティン放電により、放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には各々正極性の壁電荷が形成される。
【００３７】
そして、かかるサスティンパルスＩＰの印加後、Ｙ電極ドライバ５３は、図８に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスＣＰを行電極Ｙ1〜Ｙnに印加する。かかる壁電荷調整パルスＣＰの印加に応じて、上記の如きサスティン放電の生起された放電セルＰＣ内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルＰＣ内の壁電荷の量が、次の選択消去アドレス行程ＷDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
【００３８】
次に、サブフィールドＳＦ２〜ＳＦ１４各々の選択消去アドレス行程ＷOでは、Ｙ電極ドライバ５３が、正極性の所定のピーク電位を有するベースパルスＢＰ+を行電極Ｙ1〜Ｙn各々に印加しつつ、図８に示す如き負極性のピーク電位を有する消去走査パルスＳＰDを行電極Ｙ1〜Ｙn各々に順次択一的に印加して行く。なお、ベースパルスＢＰ+の電位は、この選択消去アドレス行程ＷOの実行期間中に亘り、行電極Ｘ及びＹ間での誤った放電を防止し得る電位に設定されている。又、選択消去アドレス行程ＷDの実行期間中に亘り、Ｘ電極ドライバ５１は、行電極Ｘ1〜Ｘn各々を接地電位（０ボルト）に設定する。又、この選択消去アドレス行程ＷDにおいて、アドレスドライバ５５は、先ず、そのサブフィールドＳＦに対応した画素駆動データビットをその論理レベルに応じたパルス電圧を有する画素データパルスＤＰに変換する。例えば、アドレスドライバ５５は、放電セルＰＣを点灯モードから消灯モードに遷移させるべき論理レベル１の画素駆動データビットが供給された場合にはこれを正極性のピーク電位を有する画素データパルスＤＰに変換する。一方、放電セルＰＣの現状態を維持させるべき論理レベル０の画素駆動データビットが供給された場合にはこれを低電圧(０ボルト)の画素データパルスＤＰに変換する。そして、アドレスドライバ５５は、かかる画素データパルスＤＰを１表示ライン分(ｍ個)ずつ、各消去走査パルスＳＰDの印加タイミングに同期して列電極Ｄ1〜Ｄmに印加して行く。この際、上記消去走査パルスＳＰDと同時に、高電圧で正極性の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間に選択消去アドレス放電が生起される。かかる選択消去アドレス放電により、この放電セルＰＣは、その行電極Ｙ及びＸ各々の近傍に正極性の壁電荷、列電極Ｄ近傍に負極性の壁電荷が各々形成された状態、すなわち、消灯モードに設定される。一方、上記消去走査パルスＳＰDと同時に、低電圧（０ボルト）の画素データパルスＤＰが印加された放電セルＰＣ内の列電極Ｄ及び行電極Ｙ間には上述した如き選択消去アドレス放電は生起されない。よって、この放電セルＰＣは、その直前までの状態（点灯モード、消灯モード）を維持する。
【００３９】
次に、サブフィールドＳＦ２〜ＳＦ１４各々のサスティン行程Ｉでは、Ｘ電極ドライバ５１及びＹ電極ドライバ５３が、そのサブフィールドの輝度重みに対応した回数（偶数回数）分だけ繰り返し、正極性のピーク電位を有するサスティンパルスＩＰを図８に示す如く行電極Ｘ及びＹ各々に交互に印加する。Ｘ電極ドライバ５１は、行電極Ｙ1〜Ｙn各々に印加されるサスティンパルスＩＰの印加期間には行電極Ｘ1〜Ｘnを接地電位の状態に設定する。Ｙ電極ドライバ５３は、行電極Ｘ1〜Ｘn各々に印加されるサスティンパルスＩＰの印加期間には行電極Ｙ1〜Ｙnを接地電位の状態に設定する。
【００４０】
サブフィールドＳＦ２〜ＳＦ１４各々のサスティン行程Ｉでは、図８に示す如きサスティンパルスＩＰが印加される度に、点灯モードに設定されている放電セルＰＣ内の行電極Ｘ及びＹ間においてサスティン放電が生起される。この際、かかるサスティン放電に伴って蛍光体層１７から照射される光が前面透明基板１０を介して外部に照射されることにより、そのサブフィールドＳＦの輝度重みに対応した回数分の表示発光が為される。
【００４１】
ここで、サブフィールドＳＦ２〜ＳＦ１４各々のサスティン行程Ｉにおいて、最終のサスティンパルスＩＰに応じてサスティン放電が生起された放電セルＰＣ内の行電極Ｙ近傍には負極性の壁電荷、行電極Ｘ及び列電極Ｄ各々の近傍には正極性の壁電荷が形成される。かかる最終サスティンパルスＩＰの印加後、Ｙ電極ドライバ５３は、図８に示す如く時間経過に伴う前縁部での電位推移が緩やかな負極性のピーク電位を有する壁電荷調整パルスＣＰを行電極Ｙ1〜Ｙnに印加する。かかる壁電荷調整パルスＣＰの印加に応じて、上記の如きサスティン放電の生起された放電セルＰＣ内で微弱な消去放電が生起され、その内部に形成されていた壁電荷の一部が消去される。これにより、放電セルＰＣ内の壁電荷の量が、次の選択消去アドレス行程ＷDにおいて正しく選択消去アドレス放電を生起させ得る量に調整される。
【００４２】
そして、最終のサブフィールドＳＦ１４の最後尾において、Ｙ電極ドライバ５３は、負極性のピーク電位を有する消去パルスＥＰを全ての行電極Ｙ1〜Ｙnに印加する。かかる消去パルスＥＰの印加に応じて、点灯モード状態にある放電セルＰＣのみに消去放電が生起される。かかる消去放電によって点灯モード状態にあった放電セルＰＣは消灯モードの状態に遷移する。
【００４３】
以上の如き駆動を、図６に示す如き１５通りの画素駆動データＧＤに基づいて実行する。かかる駆動によると、図６に示すように、輝度レベル０を表現する場合（第１階調）を除き、先ず、先頭のサブフィールドＳＦ１において各放電セルＰＣ内で書込アドレス放電が生起され（二重丸にて示す）、この放電セルＰＣは点灯モードに設定される。その後、サブフィールドＳＦ２〜ＳＦ１４各々の内の１のサブフィールドの選択消去アドレス行程ＷOのみで選択消去アドレス放電が生起され（黒丸にて示す）、その後、放電セルＰＣは消灯モードに設定される。つまり、各放電セルＰＣは、表現すべき中間輝度に対応した分だけ連続したサブフィールド各々で点灯モードに設定され、これらサブフィールドの各々に割り当てられている回数分だけサスティン放電に伴う発光を繰り返し生起する（白丸にて示す）。この際、１フィールド（又は１フレーム）表示期間内において生起されたサスティン放電の総数に対応した輝度が視覚される。よって、図６に示す如き第１〜第１５階調駆動による１５種類の発光パターンによれば、白丸にて示すサブフィールド各々で生起されたサスティン放電の合計回数に対応した１５階調分の中間輝度が表現される。かかる駆動によれば、１フィールド表示期間内において、その発光パターン（点灯状態、消灯状態）が互いに反転する領域が１画面内に混在することは無いので、このような状態で生じる疑似輪郭が防止される。
【００４４】
又、図８に示す如き駆動では、サブフィールドＳＦ２〜ＳＦ１４各々のサスティン行程Ｉにおいて印加すべきサスティンパルスＩＰの回数を偶数としている。よって、各サスティン行程Ｉの終了直後は、行電極Ｙ近傍に負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成された状態となるので、各サスティン行程Ｉに引き続き実施される選択消去アドレス行程ＷDでは、列電極Ｄ及び行電極Ｙ間において列電極Ｄを陽極側とした放電（以降、列側陽極放電と称する）が可能となる。従って、列電極Ｄに対しては正極性のパルスが印加されるだけとなり、アドレスドライバ５５の高コスト化を防げる。
【００４５】
なお、図７及び図８に示す駆動では、先頭サブフィールドＳＦ１にて、先ず全放電セルＰＣをリセット放電させることにより消灯モードに初期化し、黒表示（輝度レベル０）を行う場合を除き、各放電セルＰＣに対して書込アドレス放電を生起させてこれを点灯モードに遷移させるようにしている。この際、かかる駆動によって黒表示を行う場合、１フィールド表示期間を通して生起される放電は、先頭サブフィールドＳＦ１でのリセット放電だけとなる。よって、全放電セルをリセット放電させて点灯モードの状態に初期化してから、これを消灯モード状態に遷移させるべき選択消去アドレス放電を生起させる駆動を採用する場合に比して、１フィールド表示期間内で生起される放電回数が少なくなる。従って、かかる駆動によれば、暗い画像を表示する際のコントラスト、いわゆる暗コントラストを向上させることが可能となる。
【００４６】
又、図７及び図８に示す駆動では、先頭のサブフィールドＳＦ１のリセット行程Ｒにて列電極Ｄを陰極側、行電極Ｙを陽極側とした電圧を両電極間に印加することにより、行電極Ｙから列電極Ｄに向けて電流が流れる列側陰極放電を第１リセット放電として生起させるようにしている。よって、かかる第１リセット放電時には、放電ガス内の陽イオンが列電極Ｄへ向かう際に、図５に示す如き蛍光体層１７内に含まれている二次電子放出材料としてのＭｇＯ結晶体に衝突して、このＭｇＯ結晶体から二次電子を放出させる。特に、図１に示されるプラズマディスプレイ装置のＰＤＰ５０では、ＭｇＯ結晶体を図５に示す如く放電空間に露出させることにより、陽イオンとの衝突の確率を高め、二次電子を効率よく放電空間に放出させるようにしている。かかる二次電子によるプライミング作用により放電セルＰＣの放電開始電圧が低くなるので、比較的弱いリセット放電を生起させることが可能となる。よって、リセット放電の微弱化によりその放電に伴う発光輝度が低下するので、暗コントラストを向上させた表示が可能となる。
【００４７】
又、図８に示される駆動では、上記第１リセット放電を、図３に示す如き前面透明基板１０側に形成されている行電極Ｙ、及び背面基板１４側に形成されている列電極Ｄ間で生起させるようにしている。よって、共に前面透明基板１０側に形成されている行電極Ｘ及びＹ間でリセット放電を生起させる場合に比して、前面透明基板１０側から外部に放出される放電光が少なくなるので、更なる暗コントラストの向上を図ることができる。
【００４８】
又、図８に示される駆動では、輝度重みが最も小なるサブフィールドＳＦ１のサスティン行程Ｉでは、サスティンパルスＩＰを１回だけ印加することにより、サスティン放電の回数を１回だけにして、低輝度画像に対する表示再現性を高めている。なお、この１回分のサスティンパルスＩＰに応じて生起されたサスティン放電の終息後、行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が各々形成された状態となる。これにより、図８に示される駆動を実施する際には、サブフィールドＳＦ２の選択消去アドレス行程ＷDにおいて、列側陽極放電を選択消去アドレス放電として生起させることが可能となる。
【００４９】
又、図１に示されるＰＤＰ５０は、各放電セルＰＣ内の前面透明基板１０側に形成されている酸化マグネシウム層１３内のみならず、背面基板１４側に形成されている蛍光体層１７内にも、二次電子放出材料としてのＣＬ発光ＭｇＯ結晶体を含ませるようにしている。
【００５０】
以下に、かかる構成を採用したことによる作用効果について図９及び図１０を参照しつつ説明する。
【００５１】
なお、図９は、上述した如き酸化マグネシウム層１３及び蛍光体層１７各々の内の酸化マグネシウム層１３のみにＣＬ発光ＭｇＯ結晶体を含ませた、いわゆる従来のＰＤＰに図８に示す如きリセットパルスＲＰY1を印加した際に生起される列側陰極放電における放電強度の推移を表す図である。
【００５２】
一方、図１０は、酸化マグネシウム層１３及び蛍光体層１７の双方にＣＬ発光ＭｇＯ結晶体を含ませたＰＤＰ５０に対して、リセットパルスＲＰY1を印加した際に生起される列側陰極放電における放電強度の推移を表す図である。
【００５３】
図９に示されるように、従来のＰＤＰによると、リセットパルスＲＰY1の印加に応じて比較的強い列側陰極放電が１［ｍｓ］以上に亘って継続してしまうが、本実施例によるＰＤＰ５０によると、図１０に示す如く列側陰極放電が約0.04［ｍｓ］以内に終息する。すなわち、従来のＰＤＰに比して列側陰極放電における放電遅れ時間を大幅に短縮できるのである。
【００５４】
従って、図８に示す如き、パルスの前縁部での電位推移が緩やかな波形を有するリセットパルスＲＰY1をＰＤＰ５０の行電極Ｙに印加することによって列側陰極放電を生起させると、リセットパルスＲＰY1の電位がピーク電位に到る前にその放電が終息する。よって、行電極及び列電極間に印加される電圧が低い段階で、列側陰極放電が終息することになるので、図１０に示す如く、その放電強度も大幅に低下する。
【００５５】
すなわち、パルスの前縁部での電位推移が緩やかな波形を有する例えば図８に示す如きリセットパルスＲＰY1を、酸化マグネシウム層１３のみならず蛍光体層１７にもＣＬ発光ＭｇＯ結晶体が含まれているＰＤＰ５０に印加することにより、更に放電強度を弱めた列側陰極放電を生起させるようにしたのである。従って、このように放電強度が極めて弱い列側陰極放電をリセット放電として生起させることができるので、画像のコントラスト、特に暗い画像を表示する際の暗コントラストを高めることが可能となる。
【００５６】
なお、列側陰極放電としてのリセット放電を生起させるべく行電極Ｙに印加するリセットパルスＲＰY1における立ち上がり時の波形としては、図８に示されるが如き一定傾きのものに限定されるものではなく、例えば図１１に示す如き、時間経過に伴い徐々に傾きが変化するものであっても良い。
【００５７】
上記した実施例においては、各フレームの先頭のサブフィールドＳＦ１ではリセット行程Ｒが２回繰り返される。リセット行程Ｒでは、全ての放電セルＰＣ内の行電極Ｙと列電極Ｄとの間における第１リセット放電により行電極Ｙ近傍には負極性の壁電荷、列電極Ｄ近傍には正極性の壁電荷が形成され、更に、行電極Ｘ及びＹ間における第２リセット放電により行電極Ｘ及びＹ各々の近傍に形成されていた壁電荷の大半が消去される。このリセット行程Ｒが２回繰り返されることにより、全放電セルＰＣでは、プライミング粒子が多く生成されるので、その直後の選択書込アドレス行程ＷWにおける選択書込放電を安定化させることができる。
【００５８】
サブフィールドＳＦ１のリセット行程Ｒの繰り返し回数は上記の実施例における２回に限らず、複数回であれば良い。例えば、図１２に示すように、サブフィールドＳＦ１のリセット行程Ｒを４回繰り返しても良い。
【００５９】
また、リセット行程Ｒ毎にリセットパルスＲＰX，ＲＰY1，ＲＰY2各々の到達電圧値又はパルス幅を異ならせても良い。例えば、図１３に示すように、リセットパルスＲＰY1の到達電圧値が１回目のリセット行程ＲではＶy1、２回目のリセット行程ＲではＶy1より大のＶy2とされる。また、図１４に示すように、１回目のリセット行程Ｒの時間長Ｔａを２回目のリセット行程Ｒの時間長Ｔｂより長くすることにより、１回目のリセット行程ＲのリセットパルスＲＰX，ＲＰY1，ＲＰY2各々のパルス幅が２回目のリセット行程Ｒのそれらパルス幅より長くされる。こうすることにより、選択書込アドレス行程ＷWにおける選択書込放電をより安定化させることができる。
【００６０】
更に、サブフィールドＳＦ１のリセット行程Ｒの繰り返し回数については、輝度レベル（平均輝度レベル）に応じて設定するようにしても良い。平均輝度レベルが所定値以上の場合（維持放電によるプライミング粒子の生成量が多くなる場合）に比して所定値未満の場合（維持放電によるプライミング粒子の生成量が少なくなる黒画面表示などの場合）には、リセット行程Ｒの繰り返し回数を大とするようにしても良い。
【図面の簡単な説明】
【００６１】
【図１】本発明によるプラズマディスプレイ装置の概略構成を示す図である。
【図２】表示面側から眺めたＰＤＰの内部構造を模式的に示す正面図である。
【図３】図２に示されるＶ−Ｖ線上での断面を示す図である。
【図４】図２に示されるＷ−Ｗ線上での断面を示す図である。
【図５】蛍光体層内に含まれるＭｇＯ結晶体を模式的に表す図である。
【図６】各階調毎の発光パターンを示す図である。
【図７】図１に示されるプラズマディスプレイ装置において採用される発光駆動シーケンスの一例を示す図である。
【図８】図７に示される発光駆動シーケンスに従ってＰＤＰに印加される各種駆動パルスを示す図である。
【図９】酸化マグネシウム層のみにＣＬ発光ＭｇＯ結晶体を含ませた従来のＰＤＰに対してリセットパルスＲＰY1を印加した際に生起される列側陰極放電における放電強度の推移を表す図である。
【図１０】酸化マグネシウム層及び蛍光体層の双方にＣＬ発光ＭｇＯ結晶体を含ませたＰＤＰに対してリセットパルスＲＰY1を印加した際に生起される列側陰極放電における放電強度の推移を表す図である。
【図１１】リセットパルスＲＰY1の他の波形を表す図である。
【図１２】本発明の他の実施例としてＰＤＰに印加される各リセットパルスを示す図である。
【図１３】本発明の他の実施例としてＰＤＰに印加される各リセットパルスを示す図である。
【図１４】本発明の他の実施例としてＰＤＰに印加される各リセットパルスを示す図である。
【主要部分の符号の説明】
【００６２】
１３    酸化マグネシウム層
１７    蛍光体層
５０    ＰＤＰ
５１    Ｘ電極ドライバ
５３    Ｙ電極ドライバ
５５    アドレスドライバ
５６    駆動制御回路
【図１】
2008304756.tif 000003
【図２】
2008304756.tif 000004
【図３】
2008304756.tif 000005
【図４】
2008304756.tif 000006
【図５】
2008304756.tif 000007
【図６】
2008304756.tif 000008
【図７】
2008304756.tif 000009
【図８】
2008304756.tif 000010
【図９】
2008304756.tif 000011
【図１０】
2008304756.tif 000012
【図１１】
2008304756.tif 000013
【図１２】
2008304756.tif 000014
【図１３】
2008304756.tif 000015
【図１４】
2008304756.tif 000016