(57)【要約】【課題】半導体素子の検査時に、半導体素子の電源端子または接地端子に大電流が流れようとして、そこに繋がる検査治具に大電流が流れた場合、コストがかからず、検査治具の損傷や、電源電圧または接地電圧が変動することで検査が不安定になることを抑制する。【解決手段】半導体素子を検査する時、検査に使用しない端子６に接地電位を印加し、入力端子７に、短絡スイッチ８をＯＮする入力信号を入力して短絡スイッチ８をＯＮさせることで、検査に使用しない端子６と接地端子２とを短絡することで、半導体素子の接地端子２に流れようとする電流を、検査に使用しない端子６へと分散させることができる。上記手段により、検査時に半導体素子の接地端子に流れる電流の絶対値量を減少させることができ、ひいては検査治具の損傷を防ぎ、検査の不安定化を抑止することができる。【選択図】図１
2008304308.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子の電源端子に電源電圧を印加し、前記半導体素子の接地端子に接地電圧を印加して検査する際、前記半導体素子の検査に使用しない端子と前記接地端子とを短絡することで、前記接地端子に流れる電流を、前記検査に使用しない端子と前記接地端子とに分散させることを特徴とする半導体装置の検査方法。
【請求項２】
半導体素子の電源端子に電源電圧を印加し、前記半導体素子の接地端子に接地電圧を印加して検査する際、前記半導体素子の検査に使用しない端子と前記電源端子とを短絡することで、前記電源端子に流れる電流を、前記検査に使用しない端子と前記電源端子とに分散させることを特徴とする半導体装置の検査方法。
【請求項３】
半導体素子の電源端子に電源電圧を印加し、前記半導体素子の接地端子に接地電圧を印加して検査する半導体装置であって、
検査に使用しない端子を少なくとも１端子有し、前記検査に使用しない端子と前記接地端子との間に配設され、外部からの入力信号によってＯＮ／ＯＦＦする短絡スイッチ回路を少なくとも１組有し、前記短絡スイッチ回路をＯＮ／ＯＦＦする入力信号を印加するための入力端子を少なくとも１端子有し、
検査時、前記検査に使用しない端子に接地電位を印加し、前記入力端子に、前記短絡スイッチ回路をＯＮする入力信号を入力して前記短絡スイッチ回路をＯＮさせることで、前記検査に使用しない端子と前記接地端子とを短絡することを特徴とする半導体装置。
【請求項４】
半導体素子の電源端子に電源電圧を印加し、前記半導体素子の接地端子に接地電圧を印加して検査する半導体装置であって、
検査に使用しない端子を少なくとも１端子有し、前記検査に使用しない端子と前記接地端子との間に配設され、外部からの入力信号によってＯＮ／ＯＦＦする短絡スイッチ回路を少なくとも１組有し、前記短絡スイッチ回路をＯＮ／ＯＦＦする入力信号を供給するための出力端子と、前記接地端子に繋がる配線に電流が流れることによって、前記接地端子に繋がる配線のある１点と他の１点間の電位差が印加される入力端子と、一定の基準電圧が印加される入力端子とを有する電圧検知回路を少なくとも１組有し、
検査時、前記検査に使用しない端子に接地電位を印加し、前記電圧検知回路において、前記接地端子に繋がる配線のある１点と他の１点間の電位差が、前記一定の基準電圧以上の電圧値になると、前記電圧検知回路の出力端子から、前記短絡スイッチ回路をＯＮする信号を出力して前記短絡スイッチ回路をＯＮさせることで、前記検査に使用しない端子と前記接地端子とを短絡することを特徴とする半導体装置。
【請求項５】
半導体素子の電源端子に電源電圧を印加し、前記半導体素子の接地端子に接地電圧を印加して検査する半導体装置であって、
検査に使用しない端子を少なくとも１端子有し、前記検査に使用しない端子と前記接地端子との間に配設され、外部からの入力信号によってＯＮ／ＯＦＦする短絡スイッチ回路を少なくとも１組有し、前記短絡スイッチ回路をＯＮ／ＯＦＦする入力信号を供給するための出力端子を有する短絡スイッチ回路制御回路を前記半導体素子内に有し、
検査時に、前記検査に使用しない端子に接地電位を印加し、前記短絡スイッチ回路制御回路を動作させ、前記短絡スイッチ回路制御回路の出力端子から、前記短絡スイッチ回路をＯＮする信号を出力して前記短絡スイッチ回路をＯＮさせることで、前記検査に使用しない端子と半導体素子の接地端子とを短絡することを特徴とする半導体装置。
【請求項６】
半導体素子の電源端子に電源電圧を印加し、前記半導体素子の接地端子に接地電圧を印加して検査する半導体装置であって、
検査に使用しない端子を少なくとも１端子有し、前記検査に使用しない端子と前記電源端子との間に配設され、外部からの入力信号によってＯＮ／ＯＦＦする短絡スイッチ回路を少なくとも１組有し、前記短絡スイッチ回路をＯＮ／ＯＦＦする入力信号を印加するための入力端子を少なくとも１端子有し、
検査時、前記検査に使用しない端子に電源電位を印加し、前記入力端子に、前記短絡スイッチ回路をＯＮする入力信号を入力して前記短絡スイッチ回路をＯＮさせることで、前記検査に使用しない端子と前記電源端子とを短絡することを特徴とする半導体装置。
【請求項７】
半導体素子の電源端子に電源電圧を印加し、前記半導体素子の接地端子に接地電圧を印加して検査する半導体装置であって、
検査に使用しない端子を少なくとも１端子有し、前記検査に使用しない端子と前記電源端子との間に配設され、外部からの入力信号によってＯＮ／ＯＦＦする短絡スイッチ回路を少なくとも１組有し、前記短絡スイッチ回路をＯＮ／ＯＦＦする入力信号を供給するための出力端子と、前記電源端子に繋がる配線に電流が流れることによって、前記電源端子に繋がる配線のある１点と他の１点間の電位差が印加される入力端子と、一定の基準電圧が印加される入力端子とを有する電圧検知回路を少なくとも１組有し、
検査時、前記検査に使用しない端子に電源電位を印加し、前記電圧検知回路において、前記電源端子に繋がる配線のある１点と他の１点間の電位差が、前記一定の基準電圧以上の電圧値になると、前記電圧検知回路の出力端子から、前記短絡スイッチ回路をＯＮする信号を出力して前記短絡スイッチ回路をＯＮさせることで、前記検査に使用しない端子と前記電源端子とを短絡することを特徴とする半導体装置。
【請求項８】
半導体素子の電源端子に電源電圧を印加し、前記半導体素子の接地端子に接地電圧を印加して検査する半導体装置であって、
検査に使用しない端子を少なくとも１端子有し、前記検査に使用しない端子と前記電源端子との間に配設され、外部からの入力信号によってＯＮ／ＯＦＦする短絡スイッチ回路を少なくとも１組有し、前記短絡スイッチ回路をＯＮ／ＯＦＦする入力信号を供給するための出力端子を有する短絡スイッチ回路制御回路を前記半導体素子内に有し、
検査時に、前記検査に使用しない端子に電源電位を印加し、前記短絡スイッチ回路制御回路を動作させ、前記短絡スイッチ回路制御回路の出力端子から、前記短絡スイッチ回路をＯＮする信号を出力して前記短絡スイッチ回路をＯＮさせることで、前記検査に使用しない端子と半導体素子の電源端子とを短絡することを特徴とする半導体装置。
【請求項９】
半導体素子の電源端子に電源電圧を印加し、前記半導体素子の接地端子に接地電圧を印加して検査する半導体装置であって、
検査に使用しない端子を少なくとも２端子有し、前記検査に使用しない一方の端子と前記接地端子との間および前記検査に使用しない他方の端子と前記電源端子との間にそれぞれ配設され、外部からの入力信号によってＯＮ／ＯＦＦする短絡スイッチ回路を少なくとも２組有し、前記短絡スイッチ回路をＯＮ／ＯＦＦする入力信号を印加するための入力端子を少なくとも１端子有し、
検査時、前記検査に使用しない一方の端子に接地電位を印加し、かつ前記検査に使用しない他方の端子に電源電位を印加し、前記入力端子に、前記短絡スイッチ回路をＯＮする入力信号を入力して前記短絡スイッチ回路をＯＮさせることで、前記検査に使用しない一方の端子と前記接地端子とを短絡し、かつ前記検査に使用しない他方の端子と前記電源端子とを短絡することを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の検査についての半導体装置の検査方法および半導体装置に関する。
【背景技術】
【０００２】
半導体素子を検査するとき、半導体素子と検査装置を、検査治具を介して接続する。この状態で、検査時に半導体素子の電源端子や接地端子に大電流が流れた場合、以下の二点の問題が発生する。一点目は、半導体素子と検査装置を接続している検査治具に、検査治具の許容電流量を越える大電流が流れ、検査治具が損傷するという問題である。二点目は、検査中に半導体素子の電源端子、あるいは接地端子に大電流が流れることで、半導体素子の電源端子、あるいは接地端子にかかる電圧が変動して検査が不安定になるという問題である。
【０００３】
まず、一点目の問題を改善する一例として、特許文献１では、検査治具であるプローブカードのプローブ針に、ヒューズを電気的に接続している。特許文献１による上記問題の具体的な解決方法を以下に記載する。
【０００４】
プローブカードは、ウェハー上の半導体素子を検査する際に使用する検査治具である。ウェハー上の半導体素子と検査装置を、プローブカードを介して接続し、検査を実施している。この時、半導体素子の電源端子、接地端子、測定端子には、プローブ針が接触している。検査のときに検査装置から半導体素子へ送られる電流、または半導体素子から検査装置へ送られる電流は、必ずプローブ針を通過する。この構成で、半導体素子の電源端子や接地端子に接触するプローブ針に瞬時的に大電流が流れると、この電流がプローブ針の電流許容量を越えたとき、プローブ針の破壊や焼失、つまり検査治具の損傷が起き、検査ができなくなる問題があった。
【０００５】
上記検査治具の損傷を防ぐため、特許文献１では、プローブ針に、電気的に接続されたヒューズを有している。半導体素子の電源端子や接地端子に大電流が流れようとしても、大電流はヒューズを介するため、プローブ針に電流が到達する前にヒューズが切断される。これにより、半導体素子に流れる大電流を物理的に遮断することができ、ひいてはプローブ針の破壊、つまり検査治具の損傷を抑制することができる。
【０００６】
次に、二点目の問題を改善する従来の方法として、半導体素子の電源端子、あるいは接地端子の数を増やすことが挙げられる。上記のように、検査する半導体素子の電源端子、あるいは接地端子の数を増やすことで、検査中に半導体素子の電源端子、あるいは接地端子に流れる電流を、複数の電源端子、あるいは接地端子に分散させることができる。これにより、半導体素子の電源端子、あるいは接地端子に大電流が流れることによる、電源端子、あるいは接地端子にかかる電圧の変動を抑え、ひいては検査を安定化することができる。
【特許文献１】特開２００２−１２４５５２号公報（Ｐ２００２−１２４５５２Ａ）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
一点目の問題を解決するための上記従来手法では、過電流が流れようとしてヒューズが切断した時点で検査を続けることができなくなるため、検査効率の低下を招く。また、検査端子毎にヒューズ等の過電流防止素子が必要になるため、プローブカード上に搭載する素子数が増大し、これに伴ってプローブカード、すなわち検査治具の製作にかかるコストが増大するといった課題がある。
【０００８】
また、二点目の問題を解決するための上記従来手法では、半導体素子上に電源パッド、あるいは接地パッドを複数設置する事となり、これにより半導体素子の面積増大と、面積増大に伴う単価の増大という課題がある。
【０００９】
したがって、本発明の目的は、半導体素子の検査時に、半導体素子の電源端子または接地端子に大電流が流れようとして、そこに繋がる検査治具に大電流が流れた場合、コストをかけることなく、検査治具の損傷や、電源電圧または接地電圧が変動することで検査が不安定になることを抑制することができる半導体装置の検査方法および半導体装置を提供することである。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の第１の発明の半導体装置の検査方法は、半導体素子の電源端子に電源電圧を印加し、半導体素子の接地端子に接地電圧を印加して検査する際、半導体素子の検査に使用しない端子と接地端子とを短絡することで、接地端子に流れる電流を、検査に使用しない端子と接地端子とに分散させることを特徴とする。
【００１１】
上記の構成によれば、検査時に半導体素子の接地端子に流れる電流を、検査に使用しない端子と接地端子とに分散させ、過電流による検査治具の損傷を防ぎ、あるいは半導体装置の検査不安定を抑止することができる。
【００１２】
第２の発明の半導体装置の検査方法は、半導体素子の電源端子に電源電圧を印加し、半導体素子の接地端子に接地電圧を印加して検査する際、半導体素子の検査に使用しない端子と電源端子とを短絡することで、電源端子に流れる電流を、検査に使用しない端子と電源端子とに分散させることを特徴とする。
【００１３】
上記の構成によれば、検査時に半導体素子の電源端子に流れる電流を、検査に使用しない端子と電源端子とに分散させ、過電流による検査治具の損傷を防ぎ、あるいは半導体装置の検査不安定を抑止することができる。
【００１４】
第３の発明の半導体装置は、半導体素子の電源端子に電源電圧を印加し、半導体素子の接地端子に接地電圧を印加して検査する半導体装置であって、検査に使用しない端子を少なくとも１端子有し、検査に使用しない端子と接地端子との間に配設され、外部からの入力信号によってＯＮ／ＯＦＦする短絡スイッチ回路を少なくとも１組有し、短絡スイッチ回路をＯＮ／ＯＦＦする入力信号を印加するための入力端子を少なくとも１端子有し、検査時、検査に使用しない端子に接地電位を印加し、入力端子に、短絡スイッチ回路をＯＮする入力信号を入力して短絡スイッチ回路をＯＮさせることで、検査に使用しない端子と接地端子とを短絡することを特徴とする。
【００１５】
上記の構成によれば、半導体素子を検査する時、入力端子に、短絡スイッチ回路をＯＮする入力信号を入力して短絡スイッチ回路をＯＮさせることにより、検査に使用しない端子を接地端子と短絡する。検査に使用しない端子を接地端子と短絡している時は、検査に使用しない端子を検査装置あるいは検査治具等を通して接地電位に固定する。これにより、検査時に半導体素子の接地端子に流れる電流を、検査に使用しない端子と接地端子とに分散させ、過電流による検査治具の損傷を防ぎ、あるいは半導体装置の検査不安定を抑止することができる。
【００１６】
第４の発明の半導体装置は、半導体素子の電源端子に電源電圧を印加し、半導体素子の接地端子に接地電圧を印加して検査する半導体装置であって、検査に使用しない端子を少なくとも１端子有し、検査に使用しない端子と接地端子との間に配設され、外部からの入力信号によってＯＮ／ＯＦＦする短絡スイッチ回路を少なくとも１組有し、短絡スイッチ回路をＯＮ／ＯＦＦする入力信号を供給するための出力端子と、接地端子に繋がる配線に電流が流れることによって、接地端子に繋がる配線のある１点と他の１点間の電位差が印加される入力端子と、一定の基準電圧が印加される入力端子とを有する電圧検知回路を少なくとも１組有し、検査時、検査に使用しない端子に接地電位を印加し、電圧検知回路において、接地端子に繋がる配線のある１点と他の１点間の電位差が、一定の基準電圧以上の電圧値になると、電圧検知回路の出力端子から、短絡スイッチ回路をＯＮする信号を出力して短絡スイッチ回路をＯＮさせることで、検査に使用しない端子と接地端子とを短絡することを特徴とする。
【００１７】
上記の構成によれば、半導体素子を検査する時、電圧検知回路により、接地端子に繋がる配線のある１点と他の１点間の電位差が、一定の基準電圧以上の電圧値になることで、短絡スイッチ回路をＯＮさせることにより、検査に使用しない端子を接地端子と短絡する。検査に使用しない端子を接地端子と短絡している時は、検査に使用しない端子を検査装置あるいは検査治具等を通して接地電位に固定する。これにより、検査時に半導体素子の接地端子に流れる電流を、検査に使用しない端子と接地端子とに分散させ、過電流による検査治具の損傷を防ぎ、あるいは半導体装置の検査不安定を抑止することができる。
【００１８】
第５の発明の半導体装置は、半導体素子の電源端子に電源電圧を印加し、半導体素子の接地端子に接地電圧を印加して検査する半導体装置であって、検査に使用しない端子を少なくとも１端子有し、検査に使用しない端子と接地端子との間に配設され、外部からの入力信号によってＯＮ／ＯＦＦする短絡スイッチ回路を少なくとも１組有し、短絡スイッチ回路をＯＮ／ＯＦＦする入力信号を供給するための出力端子を有する短絡スイッチ回路制御回路を半導体素子内に有し、検査時に、検査に使用しない端子に接地電位を印加し、短絡スイッチ回路制御回路を動作させ、短絡スイッチ回路制御回路の出力端子から、短絡スイッチ回路をＯＮする信号を出力して短絡スイッチ回路をＯＮさせることで、検査に使用しない端子と半導体素子の接地端子とを短絡することを特徴とする。
【００１９】
上記の構成によれば、半導体素子を検査する時、短絡スイッチ回路制御回路により短絡スイッチ回路をＯＮさせることにより、検査に使用しない端子を接地端子と短絡する。検査に使用しない端子を接地端子と短絡している時は、検査に使用しない端子を検査装置あるいは検査治具等を通して接地電位に固定する。これにより、検査時に半導体素子の接地端子に流れる電流を、検査に使用しない端子と接地端子とに分散させ、過電流による検査治具の損傷を防ぎ、あるいは半導体装置の検査不安定を抑止することができる。
【００２０】
第６の発明の半導体装置は、半導体素子の電源端子に電源電圧を印加し、半導体素子の接地端子に接地電圧を印加して検査する半導体装置であって、検査に使用しない端子を少なくとも１端子有し、検査に使用しない端子と電源端子との間に配設され、外部からの入力信号によってＯＮ／ＯＦＦする短絡スイッチ回路を少なくとも１組有し、短絡スイッチ回路をＯＮ／ＯＦＦする入力信号を印加するための入力端子を少なくとも１端子有し、検査時、検査に使用しない端子に電源電位を印加し、入力端子に、短絡スイッチ回路をＯＮする入力信号を入力して短絡スイッチ回路をＯＮさせることで、検査に使用しない端子と電源端子とを短絡することを特徴とする。
【００２１】
上記の構成によれば、半導体素子を検査する時、入力端子に、短絡スイッチ回路をＯＮする入力信号を入力して短絡スイッチ回路をＯＮさせることにより、検査に使用しない端子を電源端子と短絡する。検査に使用しない端子を電源端子と短絡している時は、検査に使用しない端子を検査装置あるいは検査治具等を通して電源電位に固定する。これにより、検査時に半導体素子の電源端子に流れる電流を、検査に使用しない端子と電源端子とに分散させ、過電流による検査治具の損傷を防ぎ、あるいは半導体装置の検査不安定を抑止することができる。
【００２２】
第７の発明の半導体装置は、半導体素子の電源端子に電源電圧を印加し、半導体素子の接地端子に接地電圧を印加して検査する半導体装置であって、検査に使用しない端子を少なくとも１端子有し、検査に使用しない端子と電源端子との間に配設され、外部からの入力信号によってＯＮ／ＯＦＦする短絡スイッチ回路を少なくとも１組有し、短絡スイッチ回路をＯＮ／ＯＦＦする入力信号を供給するための出力端子と、電源端子に繋がる配線に電流が流れることによって、電源端子に繋がる配線のある１点と他の１点間の電位差が印加される入力端子と、一定の基準電圧が印加される入力端子とを有する電圧検知回路を少なくとも１組有し、検査時、検査に使用しない端子に電源電位を印加し、電圧検知回路において、電源端子に繋がる配線のある１点と他の１点間の電位差が、一定の基準電圧以上の電圧値になると、電圧検知回路の出力端子から、短絡スイッチ回路をＯＮする信号を出力して短絡スイッチ回路をＯＮさせることで、検査に使用しない端子と電源端子とを短絡することを特徴とする。
【００２３】
上記の構成によれば、半導体素子を検査する時、電圧検知回路により、電源端子に繋がる配線のある１点と他の１点間の電位差が、一定の基準電圧以上の電圧値になることで、短絡スイッチ回路をＯＮさせることにより、検査に使用しない端子を電源端子と短絡する。検査に使用しない端子を電源端子と短絡している時は、検査に使用しない端子を検査装置あるいは検査治具等を通して電源電位に固定する。これにより、検査時に半導体素子の電源端子に流れる電流を、検査に使用しない端子と電源端子とに分散させ、過電流による検査治具の損傷を防ぎ、あるいは半導体装置の検査不安定を抑止することができる。
【００２４】
第８の発明の半導体装置は、半導体素子の電源端子に電源電圧を印加し、半導体素子の接地端子に接地電圧を印加して検査する半導体装置であって、検査に使用しない端子を少なくとも１端子有し、検査に使用しない端子と電源端子との間に配設され、外部からの入力信号によってＯＮ／ＯＦＦする短絡スイッチ回路を少なくとも１組有し、短絡スイッチ回路をＯＮ／ＯＦＦする入力信号を供給するための出力端子を有する短絡スイッチ回路制御回路を半導体素子内に有し、検査時に、検査に使用しない端子に電源電位を印加し、短絡スイッチ回路制御回路を動作させ、短絡スイッチ回路制御回路の出力端子から、短絡スイッチ回路をＯＮする信号を出力して短絡スイッチ回路をＯＮさせることで、検査に使用しない端子と半導体素子の電源端子とを短絡することを特徴とする。
【００２５】
上記の構成によれば、半導体素子を検査する時、短絡スイッチ回路制御回路により短絡スイッチ回路をＯＮさせることにより、検査に使用しない端子を電源端子と短絡する。検査に使用しない端子を電源端子と短絡している時は、検査に使用しない端子を検査装置あるいは検査治具等を通して電源電位に固定する。これにより、検査時に半導体素子の電源端子に流れる電流を、検査に使用しない端子と電源端子とに分散させ、過電流による検査治具の損傷を防ぎ、あるいは半導体装置の検査不安定を抑止することができる。
【００２６】
第９の発明の半導体装置は、半導体素子の電源端子に電源電圧を印加し、半導体素子の接地端子に接地電圧を印加して検査する半導体装置であって、検査に使用しない端子を少なくとも２端子有し、検査に使用しない一方の端子と接地端子との間および検査に使用しない他方の端子と電源端子との間にそれぞれ配設され、外部からの入力信号によってＯＮ／ＯＦＦする短絡スイッチ回路を少なくとも２組有し、短絡スイッチ回路をＯＮ／ＯＦＦする入力信号を印加するための入力端子を少なくとも１端子有し、検査時、検査に使用しない一方の端子に接地電位を印加し、かつ検査に使用しない他方の端子に電源電位を印加し、入力端子に、短絡スイッチ回路をＯＮする入力信号を入力して短絡スイッチ回路をＯＮさせることで、検査に使用しない一方の端子と接地端子とを短絡し、かつ検査に使用しない他方の端子と電源端子とを短絡することを特徴とする。
【００２７】
上記の構成によれば、半導体素子を検査する時、入力端子に、短絡スイッチ回路をＯＮする入力信号を入力して短絡スイッチ回路をＯＮさせることにより、検査に使用しない一方の端子と接地端子とを短絡し、かつ検査に使用しない他方の端子と電源端子とを短絡する。検査に使用しない一方の端子を接地端子と短絡している時は、検査に使用しない一方の端子を検査装置あるいは検査治具等を通して接地電位に固定し、検査に使用しない他方の端子を電源端子と短絡している時は、検査に使用しない他方の端子を検査装置あるいは検査治具を通して電源電位に固定する。これにより、検査時に半導体素子の接地端子に流れる電流を、検査に使用しない一方の端子と接地端子とに分散させ、半導体素子の電源端子に流れる電流を、検査に使用しない他方の端子と電源端子とに分散させ、過電流による検査治具の損傷を防ぎ、あるいは半導体装置の検査不安定を抑止することができる。
【発明の効果】
【００２８】
本発明の半導体装置によれば、半導体素子を制御して、半導体素子の検査をすることで、検査時に検査装置から半導体素子の電源端子あるいは接地端子へ送られる電流、または半導体素子の電源端子あるいは接地端子から検査装置へ送られる電流を、電源端子あるいは接地端子と検査に使用しない端子とに分散させ、電源端子あるいは接地端子に流れる電流の絶対値を下げることができる。以上のことから、
（１）検査効率が低下することなく、かつ検査治具の製作にかかるコストの増大がなく、大電流による検査治具の損傷を抑止することができる。（上記従来手法の一点目の問題解決）
（２）半導体素子中の電源パッドあるいは接地パッドの数を増やすことなく、半導体素子の電源端子あるいは接地端子にかかる電圧の変動を抑えて検査を安定化することができる。（上記従来手法の二点目の問題解決）
【発明を実施するための最良の形態】
【００２９】
（実施の形態１）
本発明の実施の形態１について、図１を用いて説明する。実施の形態１は、半導体素子の接地端子に流れようとする大電流の絶対値量を減らすことができる発明の実施形態である。
【００３０】
図１において、１は検査する半導体素子の電源端子を示し、２は検査する半導体素子の接地端子を示す。検査時、半導体素子に電源を供給するため、検査装置から検査治具を介して半導体素子の接地端子２に接地電位を印加し、半導体素子の電源端子１に電源電圧を印加している。また、５は半導体素子の検査時に、検査信号を入力する端子を示し、６は半導体素子の検査時に、検査に使用しない端子を示し、１３は検査信号の入力に対する半導体素子の内部回路３の演算結果を出力する端子を示す。検査不使用端子６は少なくとも１端子有する。検査信号入力端子５と検査信号出力端子１３と検査不使用端子６は、Ｉ／Ｏ回路４を介して半導体素子の内部回路３に接続される。
【００３１】
さらに、外部からの入力信号によってＯＮ／ＯＦＦする短絡スイッチ回路を少なくとも１組有する。すなわち検査不使用端子６と接地端子２との間に短絡スイッチ８を設け、検査モード信号入力端子７の信号切替わりによって、短絡スイッチ８がＯＮして検査不使用端子６と接地端子２が短絡するように回路を構成する。入力端子７は少なくとも１端子有し、短絡スイッチ８をＯＮ／ＯＦＦする入力信号を印加する。
【００３２】
なお、短絡スイッチ８をＯＮしたとき、配線９−配線１０間のインピーダンスを可能な限り低くできるように短絡スイッチ８を構成し、短絡スイッチ８がＯＮする極性は、短絡スイッチ８の構成によって決まる。
【００３３】
上記構成の半導体素子を検査するとき、接地端子２に大電流が流れるケースは、以下の２通りである。
（１）内部回路３の接地端子に繋がる配線１２、またはＩ／Ｏ回路の接地端子に繋がる配線１１，１４から、接地端子２に向かって大電流が流れるケース
（２）接地端子２から、内部回路３の接地端子２に繋がる配線１２、またはＩ／Ｏ回路の接地端子に繋がる配線１１，１４に向かって大電流が流れるケース
上記のいずれかのケースで、半導体素子の接地端子２と、あるいは接地端子２に接続される検査治具へと大電流が流れようとしたとき、下記に示す本実施形態の回路動作によって、上記の大電流を抑えることができる。
【００３４】
上記構成の半導体素子を検査する際、ウェハー上の半導体素子と検査装置を、プローブカード等の検査治具を介して接続し、検査を実施する。この際、あらかじめ検査不使用端子６に、検査装置から検査治具を介して接地電位を印加し、さらに検査モード信号入力端子７に、検査装置から短絡スイッチ８をＯＮするための任意の信号レベルを入力して短絡スイッチ８をＯＮ状態にし、検査不使用端子６と接地端子２を短絡させておく。このとき、検査不使用端子６の状態が変化しても半導体素子の内部回路３が誤動作しないように内部回路３を制御しておく。
【００３５】
この状態で、半導体素子検査時、接地端子２に大電流が流れようとした場合、接地端子２と、検査装置から検査治具を介して接地電位が印加されている検査不使用端子６とが短絡されているため、電流を接地端子２と検査不使用端子６に分散することができる。上記の動作により、検査時、半導体素子の接地端子２に流れる電流の絶対値量を減少させることができ、ひいては検査治具の損傷を防ぎ、検査の不安定化を抑止することができる。なお、上記の実施形態は、接地端子２に流れようとする電流を分散できる検査不使用端子６の数が多いほど効果が大きくなる。
（実施の形態２）
本発明の実施の形態２について、図２を用いて説明する。実施の形態２は、半導体素子の接地端子に流れようとする大電流の絶対値量を減らすことができる発明の実施形態である。
【００３６】
図２において、１は検査する半導体素子の電源端子を示し、２は検査する半導体素子の接地端子を示す。検査時、半導体素子に電源を供給するため、検査装置から検査治具を介して半導体素子の接地端子２に接地電位を印加し、半導体素子の電源端子１に電源電圧を印加している。また、５は半導体素子の検査時に、検査信号を入力する端子を示し、６は半導体素子の検査時に、検査に使用しない端子を示し、１３は検査信号の入力に対する半導体素子の内部回路３の演算結果を出力する端子を示す。検査不使用端子６は少なくとも１端子有する。検査信号入力端子５と検査信号出力端子１３と検査不使用端子６は、Ｉ／Ｏ回路４を介して半導体素子の内部回路３に接続される。
【００３７】
さらに、外部からの入力信号によってＯＮ／ＯＦＦする短絡スイッチ回路を少なくとも１組有する。すなわち検査不使用端子６と接地端子２との間に短絡スイッチ８を設け、短絡スイッチ８のスイッチ切替え信号入力端子と、電圧検知回路１５の出力端子１８とを接続する。電圧検知回路１５の出力端子１８は、短絡スイッチ８をＯＮ／ＯＦＦする入力信号が供給される。
【００３８】
また、電圧検知回路１５は少なくとも１組有し、接地端子２に繋がる配線に電流が流れることによって、接地端子２に繋がる配線のある１点と他の１点間の電位差が印加される入力端子と、一定の基準電圧が印加される入力端子とを有する。この場合、接地端子２に電流が流れることによって生じる配線１６−配線１７間の電位差を検出し、配線１６−配線１７間の電位差が一定値以上の電圧値１９（以下、検知電圧値と記載）になったとき、電圧検知回路の出力端子１８に出力する信号レベルが反転するようになっている。電圧検知回路の出力端子１８から出力される信号切替わりによって、短絡スイッチ８がＯＮして配線９と配線１０が短絡し、これにより検査不使用端子６と接地端子２が短絡する。
【００３９】
なお、短絡スイッチ８をＯＮしたとき、配線９−配線１０間のインピーダンスを可能な限り低くできるように短絡スイッチ８を構成し、短絡スイッチ８がＯＮする極性は、短絡スイッチ８の構成によって決まり、電圧検知回路の出力端子１８から出力される信号の極性は電圧検知回路１５の構成によって決まり、電圧検知回路の出力端子１８から出力される信号レベルが反転する際の検知電圧値１９もまた、電圧検知回路１５の構成によって決まる。
【００４０】
上記構成の半導体素子を検査するとき、接地端子２に大電流が流れるケースは、以下の２通りである。
（１）内部回路３の接地端子に繋がる配線１２、またはＩ／Ｏ回路の接地端子に繋がる配線１１，１４から、接地端子２に向かって大電流が流れるケース
（２）接地端子２から、内部回路３の接地端子２に繋がる配線１２、またはＩ／Ｏ回路の接地端子に繋がる配線１１，１４に向かって大電流が流れるケース
上記のいずれかのケースで、半導体素子の接地端子２と、あるいは接地端子２に接続される検査治具へと大電流が流れようとしたとき、下記に示す本実施形態の回路動作によって、上記の大電流を抑えることができる。
【００４１】
上記構成の半導体素子を検査する際、ウェハー上の半導体素子と検査装置を、プローブカード等の検査治具を介して接続し、検査を実施する。この際、あらかじめ検査不使用端子６に、検査装置から検査治具を介して接地電位を印加する。また、
（配線１６−配線１７間の電位差）＜（検知電圧値１９）
のとき、短絡スイッチ８はＯＦＦ状態である。このとき、検査不使用端子６の状態が変化しても半導体素子の内部回路３が誤動作しないように内部回路３を制御しておく。
【００４２】
この状態で、半導体素子検査時、接地端子２に大電流が流れようとした場合、配線１６−配線１７間に電流が流れ、
（配線１６−配線１７間に流れる電流値）×（配線１６−配線１７間の抵抗値）
で決まる配線１６−配線１７間の電位差が、検知電圧値１９以上になったとき、電圧検知回路１５の出力端子１８から出力される信号レベルが反転して短絡スイッチ８がＯＮ状態になり、接地端子２と、検査装置から検査治具を介して接地電位が印加されている検査不使用端子６とが短絡され、接地端子２に流れようとする大電流を接地端子２と検査不使用端子６に分散することができる。上記の動作により、検査時、半導体素子の接地端子２に流れる電流の絶対値量を減少させることができ、ひいては検査治具の損傷を防ぎ、検査の不安定化を抑止することができる。なお、上記の実施形態は、接地端子２に流れようとする電流を分散できる検査不使用端子６の数が多いほど効果が大きくなる。
（実施の形態３）
本発明の実施の形態３について、図３を用いて説明する。実施の形態３は、半導体素子の接地端子２に流れようとする大電流の絶対値量を減らすことができる発明の実施形態である。
【００４３】
図３において、１は検査する半導体素子の電源端子を示し、２は検査する半導体素子の接地端子を示す。検査時、半導体素子に電源を供給するため、検査装置から検査治具を介して半導体素子の接地端子２に接地電位を印加し、半導体素子の電源端子１に電源電圧を印加している。また、５は半導体素子の検査時に、検査信号を入力する端子を示し、６は半導体素子の検査時に、検査に使用しない端子を示し、１３は検査信号の入力に対する半導体素子の内部回路３の演算結果を出力する端子を示す。検査不使用端子６は少なくとも１端子有する。検査信号入力端子５と検査信号出力端子１３と検査不使用端子６は、Ｉ／Ｏ回路４を介して半導体素子の内部回路３に接続される。
【００４４】
さらに、外部からの入力信号によってＯＮ／ＯＦＦする短絡スイッチ回路を少なくとも１組有する。すなわち検査不使用端子６と接地端子２との間に短絡スイッチ８を設け、短絡スイッチ８のスイッチ切替え信号入力端子と、内部回路に組み込まれる短絡スイッチ制御回路２０の出力端子２１とを接続する。短絡スイッチ制御回路２０の出力端子２１は、短絡スイッチ８をＯＮ／ＯＦＦする入力信号が供給される。
【００４５】
また、短絡スイッチ制御回路２０は、内部回路のレジスタ設定を切替えることによって、短絡スイッチ制御回路の出力端子２１に出力する信号レベルが反転するようになっている。短絡スイッチ制御回路の出力端子２１から出力される信号切替わりによって、短絡スイッチ８がＯＮして配線９と配線１０が短絡し、これにより検査不使用端子６と接地端子２が短絡する。
【００４６】
なお、短絡スイッチ８をＯＮしたとき、配線９−配線１０間のインピーダンスを可能な限り低くできるように短絡スイッチ８を構成し、短絡スイッチ８がＯＮする極性は、短絡スイッチ８の構成によって決まり、短絡スイッチ制御回路の出力端子２１から出力される信号の極性は短絡スイッチ制御回路２０の構成によって決まる。
【００４７】
上記構成の半導体素子を検査するとき、接地端子２に大電流が流れるケースは、以下の２通りである。
（１）内部回路３の接地端子に繋がる配線１２、またはＩ／Ｏ回路の接地端子に繋がる配線１１，１４から、接地端子２に向かって大電流が流れるケース
（２）接地端子２から、内部回路３の接地端子２に繋がる配線１２、またはＩ／Ｏ回路の接地端子に繋がる配線１１，１４に向かって大電流が流れるケース
上記のいずれかのケースで、半導体素子の接地端子２と、あるいは接地端子２に接続される検査治具へと大電流が流れようとしたとき、下記に示す本発明の回路動作によって、上記の大電流を抑えることができる。
【００４８】
上記構成の半導体素子を検査する際、ウェハー上の半導体素子と検査装置を、プローブカード等の検査治具を介して接続し、検査を実施する。この際、あらかじめ検査不使用端子６に、検査装置から検査治具を介して接地電位を印加し、さらに半導体装置の内部回路のレジスタ設定を切替えて短絡スイッチ制御回路の出力端子２１から出力される信号を反転させ、短絡スイッチ８をＯＮ状態にし、検査不使用端子６と接地端子２を短絡しておく。このとき、検査不使用端子６の状態が変化しても半導体素子の内部回路３が誤動作しないように内部回路３を制御しておく。
【００４９】
この状態で、半導体素子検査時、接地端子２に大電流が流れようとした場合、接地端子２と、検査装置から検査治具を介して接地電位が印加されている検査不使用端子６とが短絡されているため、電流を接地端子２と検査不使用端子６に分散することができる。上記の動作により、検査時、半導体素子の接地端子２に流れる電流の絶対値量を減少させることができ、ひいては検査治具の損傷を防ぎ、検査の不安定化を抑止することができる。なお、上記の実施形態は、接地端子２に流れようとする電流を分散できる検査不使用端子６の数が多いほど効果が大きくなる。
（実施の形態４）
本発明の実施の形態４について、図４を用いて説明する。実施の形態４は、半導体素子の電源端子に流れようとする大電流の絶対値量を減らすことができる発明の実施形態である。
【００５０】
図４において、１は検査する半導体素子の電源端子を示し、２は検査する半導体素子の接地端子を示す。検査時、半導体素子に電源を供給するため、検査装置から検査治具を介して半導体素子の接地端子２に接地電位を印加し、半導体素子の電源端子１に電源電圧を印加している。また、５は半導体素子の検査時に、検査信号を入力する端子を示し、６は半導体素子の検査時に、検査に使用しない端子を示し、１３は検査信号の入力に対する半導体素子の内部回路３の演算結果を出力する端子を示す。検査不使用端子６は少なくとも１端子有する。検査信号入力端子５と検査信号出力端子１３と検査不使用端子６は、Ｉ／Ｏ回路４を介して半導体素子の内部回路３に接続される。
【００５１】
さらに、外部からの入力信号によってＯＮ／ＯＦＦする短絡スイッチ回路を少なくとも１組有する。すなわち検査不使用端子６と電源端子１との間に短絡スイッチ８を設け、検査モード信号入力端子７の信号切替わりによって、短絡スイッチ８がＯＮして検査不使用端子６と電源端子１が短絡するように回路を構成する。
【００５２】
なお、短絡スイッチ８をＯＮしたとき、配線９−配線１０間のインピーダンスを可能な限り低くできるように短絡スイッチ８を構成し、短絡スイッチ８がＯＮする極性は、短絡スイッチ８の構成によって決まる。
【００５３】
上記構成の半導体素子を検査するとき、電源端子１に大電流が流れるケースは、以下の２通りである。
（１）内部回路３の電源端子に繋がる配線２２、またはＩ／Ｏ回路の電源端子に繋がる配線２３，２４から、電源端子１に向かって大電流が流れるケース
（２）電源端子１から、内部回路３の電源端子１に繋がる配線２２、またはＩ／Ｏ回路の電源端子に繋がる配線２３，２４に向かって大電流が流れるケース
上記のいずれかのケースで、半導体素子の電源端子１と、あるいは電源端子１に接続される検査治具へと大電流が流れようとしたとき、下記に示す本発明の回路動作によって、上記の大電流を抑えることができる。
【００５４】
上記構成の半導体素子を検査する際、ウェハー上の半導体素子と検査装置を、プローブカード等の検査治具を介して接続し、検査を実施する。この際、あらかじめ検査不使用端子６に、検査装置から検査治具を介して電源電位を印加し、さらに検査モード信号入力端子７に、検査装置から短絡スイッチ８をＯＮするための任意の信号レベルを入力して短絡スイッチ８をＯＮ状態にし、検査不使用端子６と電源端子１を短絡させておく。このとき、検査不使用端子６の状態が変化しても半導体素子の内部回路３が誤動作しないように内部回路３を制御しておく。
【００５５】
この状態で、半導体素子検査時、電源端子１に大電流が流れようとした場合、電源端子１と、検査装置から検査治具を介して電源電位が印加されている検査不使用端子６とが短絡されているため、電流を電源端子１と検査不使用端子６に分散することができる。上記の動作により、検査時、半導体素子の電源端子１に流れる電流の絶対値量を減少させることができ、ひいては検査治具の損傷を防ぎ、検査の不安定化を抑止することができる。なお、上記の実施形態は、電源端子１に流れようとする電流を分散できる検査不使用端子６の数が多いほど効果が大きくなる。
（実施の形態５）
本発明の実施の形態５について、図５を用いて説明する。実施の形態５は、半導体素子の電源端子に流れようとする大電流の絶対値量を減らすことができる発明の実施形態である。
【００５６】
図５において、１は検査する半導体素子の電源端子を示し、２は検査する半導体素子の接地端子を示す。検査時、半導体素子に電源を供給するため、検査装置から検査治具を介して半導体素子の接地端子２に接地電位を印加し、半導体素子の電源端子１に電源電圧を印加している。また、５は半導体素子の検査時に、検査信号を入力する端子を示し、６は半導体素子の検査時に、検査に使用しない端子を示し、１３は検査信号の入力に対する半導体素子の内部回路３の演算結果を出力する端子を示す。検査不使用端子６は少なくとも１端子有する。検査信号入力端子５と検査信号出力端子１３と検査不使用端子６は、Ｉ／Ｏ回路４を介して半導体素子の内部回路３に接続される。
【００５７】
さらに、外部からの入力信号によってＯＮ／ＯＦＦする短絡スイッチ回路を少なくとも１組有する。すなわち検査不使用端子６と電源端子１との間に短絡スイッチ８を設け、短絡スイッチ８のスイッチ切替え信号入力端子と、電圧検知回路１５の出力端子１８とを接続する。電圧検知回路１５の出力端子１８は、短絡スイッチ８をＯＮ／ＯＦＦする入力信号が供給される。
【００５８】
また、電圧検知回路１５は少なくとも１組有し、電源端子１に繋がる配線に電流が流れることによって、電源端子１に繋がる配線のある１点と他の１点間の電位差が印加される入力端子と、一定の基準電圧が印加される入力端子とを有する。この場合、電源端子１に電流が流れることによって生じる配線１６−配線１７間の電位差を検出し、配線１６−配線１７間の電位差が一定値以上の電圧値１９（以下、検知電圧値と記載）になったとき、電圧検知回路の出力端子１８に出力する信号レベルが反転するようになっている。電圧検知回路の出力端子１８から出力される信号切替わりによって、短絡スイッチ８がＯＮして配線９と配線１０が短絡し、これにより検査不使用端子６と電源端子１が短絡する。
【００５９】
なお、短絡スイッチ８をＯＮしたとき、配線９−配線１０間のインピーダンスを可能な限り低くできるように短絡スイッチ８を構成し、短絡スイッチ８がＯＮする極性は、短絡スイッチ８の構成によって決まり、電圧検知回路の出力端子１８から出力される信号の極性は電圧検知回路１５の構成によって決まり、電圧検知回路の出力端子１８ から出力される信号レベルが反転する際の検知電圧値１９もまた、電圧検知回路１５の構成によって決まる。
【００６０】
上記構成の半導体素子を検査するとき、電源端子１に大電流が流れるケースは、以下の２通りである。
（１）内部回路３の電源端子に繋がる配線２２、またはＩ／Ｏ回路の電源端子に繋がる配線２３，２４から、電源端子１に向かって大電流が流れるケース
（２）電源端子１から、内部回路３の電源端子１に繋がる配線２２、またはＩ／Ｏ回路の電源端子に繋がる配線２３，２４に向かって大電流が流れるケース
上記のいずれかのケースで、半導体素子の電源端子１と、あるいは電源端子１に接続される検査治具へと大電流が流れようとしたとき、下記に示す本発明の回路動作によって、上記の大電流を抑えることができる。
【００６１】
上記構成の半導体素子を検査する際、ウェハー上の半導体素子と検査装置を、プローブカード等の検査治具を介して接続し、検査を実施する。この際、あらかじめ検査不使用端子６に、検査装置から検査治具を介して電源電位を印加する。また、
（配線１６−配線１７間の電位差）＜（検知電圧値１９）
のとき、短絡スイッチ８はＯＦＦ状態である。このとき、検査不使用端子６の状態が変化しても半導体素子の内部回路３が誤動作しないように内部回路３を制御しておく。
【００６２】
この状態で、半導体素子検査時、電源端子１に大電流が流れようとした場合、配線１６-配線１７間に電流が流れ、
（配線１６−配線１７間に流れる電流値）×（配線１６−配線１７間の抵抗値）
で決まる配線１６−配線１７間の電位差が、検知電圧値１９以上になったとき、電圧検知回路１５の出力端子１８から出力される信号レベルが反転して短絡スイッチ８がＯＮ状態になり、電源端子１と、検査装置から検査治具を介して電源電位が印加されている検査不使用端子６とが短絡される、電源端子１に流れようとする大電流を電源端子１と検査不使用端子６に分散することができる。上記の動作により、検査時、半導体素子の電源端子１に流れる電流の絶対値量を減少させることができ、ひいては検査治具の損傷を防ぎ、検査の不安定化を抑止することができる。なお、上記の実施形態は、電源端子１に流れようとする電流を分散できる検査不使用端子６の数が多いほど効果が大きくなる。
（実施の形態６）
本発明の実施の形態６について、図６を用いて説明する。実施の形態６は、半導体素子の電源端子に流れようとする大電流の絶対値量を減らすことができる発明の実施形態である。
【００６３】
図６において、１は検査する半導体素子の電源端子を示し、２は検査する半導体素子の接地端子を示す。検査時、半導体素子に電源を供給するため、検査装置から検査治具を介して半導体素子の接地端子２に接地電位を印加し、半導体素子の電源端子１に電源電圧を印加している。また、５は半導体素子の検査時に、検査信号を入力する端子を示し、６は半導体素子の検査時に、検査に使用しない端子を示し、１３は検査信号の入力に対する半導体素子の内部回路３の演算結果を出力する端子を示す。検査不使用端子６は少なくとも１端子有する。検査信号入力端子５と検査信号出力端子１３と検査不使用端子６は、Ｉ／Ｏ回路４を介して半導体素子の内部回路３に接続される。
【００６４】
さらに、外部からの入力信号によってＯＮ／ＯＦＦする短絡スイッチ回路を少なくとも１組有する。すなわち検査不使用端子６と電源端子１との間に短絡スイッチ８を設け、短絡スイッチ８のスイッチ切替え信号入力端子と、内部回路に組み込まれる短絡スイッチ制御回路２０の出力端子２１とを接続する。短絡スイッチ制御回路２０の出力端子２１は、短絡スイッチ８をＯＮ／ＯＦＦする入力信号が供給される。
【００６５】
また、短絡スイッチ制御回路２０は、内部回路のレジスタ設定を切替えることによって、短絡スイッチ制御回路の出力端子２１に出力する信号レベルが反転するようになっている。短絡スイッチ制御回路の出力端子２１から出力される信号切替わりによって、短絡スイッチ８がＯＮして配線９と配線１０が短絡し、これにより検査不使用端子６と電源端子１が短絡する。
【００６６】
なお、短絡スイッチ８をＯＮしたとき、配線９−配線１０間のインピーダンスを可能な限り低くできるように短絡スイッチ８を構成し、短絡スイッチ８がＯＮする極性は、短絡スイッチ８の構成によって決まり、短絡スイッチ制御回路の出力端子２１から出力される信号の極性は短絡スイッチ制御回路２０の構成によって決まる。
【００６７】
上記構成の半導体素子を検査するとき、電源端子１に大電流が流れるケースは、以下の２通りである。
（１）内部回路３の電源端子に繋がる配線２２、またはI/O回路の電源端子に繋がる配線２３，２４から、電源端子１に向かって大電流が流れるケース
（２）電源端子１から、内部回路３の電源端子１に繋がる配線２２、またはI/O回路の電源端子に繋がる配線２３，２４に向かって大電流が流れるケース
上記のいずれかのケースで、半導体素子の電源端子１と、あるいは電源端子１に接続される検査治具へと大電流が流れようとしたとき、下記に示す本発明の回路動作によって、上記の大電流を抑えることができる。
【００６８】
上記構成の半導体素子を検査する際、ウェハー上の半導体素子と検査装置を、プローブカード等の検査治具を介して接続し、検査を実施する。この際、あらかじめ検査不使用端子６に、検査装置から検査治具を介して電源電位を印加し、さらに半導体装置の内部回路のレジスタ設定を切替えて短絡スイッチ制御回路の出力端子２１から出力される信号を反転させ、短絡スイッチ８をＯＮ状態にし、検査不使用端子６と電源端子１を短絡しておく。このとき、検査不使用端子６の状態が変化しても半導体素子の内部回路３が誤動作しないように内部回路３を制御しておく。
【００６９】
この状態で、半導体素子検査時、電源端子１に大電流が流れようとした場合、電源端子１と、検査装置から検査治具を介して電源電位が印加されている検査不使用端子６とが短絡されているため、電流を電源端子１と検査不使用端子６に分散することができる。上記の動作により、検査時、半導体素子の電源端子１に流れる電流の絶対値量を減少させることができ、ひいては検査治具の損傷を防ぎ、検査の不安定化を抑止することができる。なお、上記の実施形態は、電源端子１に流れようとする電流を分散できる検査不使用端子６の数が多いほど効果が大きくなる。
（実施の形態７）
本発明の実施の形態７について、図７を用いて説明する。実施の形態７は、半導体素子に検査不使用端子が２端子以上存在する場合、検査不使用端子を検査時にそれぞれ電源端子と接地端子として使用することで、半導体素子の電源端子に流れようとする大電流の絶対値量と、半導体素子の接地端子に流れようとする大電流の絶対値量の、両方を減少させることができる発明の実施形態である。
【００７０】
図７において、１は検査する半導体素子の電源端子を示し、２は検査する半導体素子の接地端子を示す。検査時、半導体素子に電源を供給するため、検査装置から検査治具を介して半導体素子の接地端子２に接地電位を印加し、半導体素子の電源端子１に電源電圧を印加している。また、５は半導体素子の検査時に、検査信号を入力する端子を示し、６，２５は半導体素子の検査時に、検査に使用しない端子を示し、１３は検査信号の入力に対する半導体素子の内部回路３の演算結果を出力する端子を示す。検査不使用端子６，２５は少なくとも２端子有する。検査信号入力端子５と検査信号出力端子１３と検査不使用端子６，２５は、Ｉ／Ｏ回路４を介して半導体素子の内部回路３に接続される。
【００７１】
さらに、外部からの入力信号によってＯＮ／ＯＦＦする短絡スイッチ回路を少なくとも２組有する。すなわち検査不使用端子６と接地端子２との間に短絡スイッチ８を設け、また、検査不使用端子２５と電源端子１との間に短絡スイッチ２６を設け、検査モード信号入力端子７の信号切替わりによって、短絡スイッチ８がＯＮして検査不使用端子６と接地端子２が短絡し、また、短絡スイッチ２６がＯＮして検査不使用端子２５と電源端子１が短絡するように回路を構成する。入力端子７は少なくとも１端子有し、短絡スイッチ８をＯＮ／ＯＦＦする入力信号を印加する。
【００７２】
なお、短絡スイッチ８をＯＮしたとき、配線９−配線１０間のインピーダンスを可能な限り低くできるように短絡スイッチ８を構成し、短絡スイッチ２６をＯＮしたとき、配線２７−配線２８間のインピーダンスを可能な限り低くできるように短絡スイッチ２６を構成し、短絡スイッチ８，２６がＯＮする極性は、短絡スイッチ８，２６の構成によって決まる。
【００７３】
上記構成において、半導体素子の電源端子１、あるいは接地端子２に大電流が流れようとしたとき、下記に示す本実施形態の回路動作によって、上記の大電流を抑えることができる。
【００７４】
上記構成の半導体素子を検査する際、ウェハー上の半導体素子と検査装置を、プローブカード等の検査治具を介して接続し、検査を実施する。この際、あらかじめ検査不使用端子６に、検査装置から検査治具を介して接地電位を印加し、また、検査不使用端子２５に、検査装置から検査治具を介して電源電位を印加し、さらに検査モード信号入力端子７に、検査装置から短絡スイッチ８，２６をＯＮするための任意の信号レベルを入力して短絡スイッチ８，２６をＯＮ状態にし、検査不使用端子６と接地端子２を短絡させ、また、検査不使用端子２５と電源端子１を短絡させておく。このとき、検査不使用端子６の状態が変化しても半導体素子の内部回路３が誤動作しないように内部回路３を制御しておく。
【００７５】
この状態で、半導体素子検査時、接地端子１に大電流が流れようとした場合、接地端子１と、検査装置から検査治具を介して接地電位が印加されている検査不使用端子６とが短絡されているため、電流を接地端子２と検査不使用端子６に分散することができる。また、検査時に電源端子１に大電流が流れようとする場合も同様で、電源端子１と、検査装置から検査治具を介して電源電位が印加されている検査不使用端子２５とが短絡されているため、電流を電源端子１と検査不使用端子２５に分散することができる。
【００７６】
上記の動作により、検査時、半導体素子の電源端子１あるいは接地端子２に流れる電流の絶対値量を減少させることができ、ひいては検査治具の損傷を防ぎ、検査の不安定化を抑止することができる。なお、上記の実施形態は、電源端子１あるいは接地端子２に流れようとする電流を分散できる検査不使用端子６あるいは検査不使用端子２５の数が多いほど効果が大きくなる。
【産業上の利用可能性】
【００７７】
本発明にかかる半導体装置の検査方法および半導体装置は、検査効率が低下することなく、かつ検査治具の製作にかかるコストの増大がなく、大電流による検査治具の損傷を抑止することができ、また半導体素子中の電源パッドあるいは接地パッドの数を増やすことなく、半導体素子の電源端子あるいは接地端子にかかる電圧の変動を抑えて検査を安定化することができるという効果を有し、半導体素子の検査に有用である。
【図面の簡単な説明】
【００７８】
【図１】本発明の実施の形態１の半導体装置の大電流保護回路の回路構成図である。
【図２】本発明の実施の形態２の半導体装置の大電流保護回路の回路構成図である。
【図３】本発明の実施の形態３の半導体装置の大電流保護回路の回路構成図である。
【図４】本発明の実施の形態４の半導体装置の大電流保護回路の回路構成図である。
【図５】本発明の実施の形態５の半導体装置の大電流保護回路の回路構成図である。
【図６】本発明の実施の形態６の半導体装置の大電流保護回路の回路構成図である。
【図７】本発明の実施の形態７の半導体装置の大電流保護回路の回路構成図である。
【符号の説明】
【００７９】
１  半導体素子の電源端子
２  半導体素子の接地端子
３  半導体素子の内部回路
４  半導体素子のＩ／Ｏ回路
５  半導体素子の検査信号入力端子
６  半導体素子の検査不使用端子
７  半導体素子の検査モード信号入力端子
８  短絡スイッチ
９  短絡スイッチに接続される配線
１０  短絡スイッチに接続される配線
１１  Ｉ／Ｏ回路の接地端子に繋がる配線
１２  内部回路の接地端子に繋がる配線
１３  半導体素子の検査信号出力端子
１４  Ｉ／Ｏ回路の接地端子に繋がる配線
１５  電圧検知回路
１６  電圧検知回路の電圧の基準となる端子に接続される配線
１７  電圧検知回路の入力端子に接続される配線
１８  電圧検知回路の出力端子
１９  電圧検知回路の基準電圧
２０  半導体素子の内部回路内に存在する短絡スイッチ制御回路
２１  短絡スイッチ制御回路の制御信号を出力する端子
２２  内部回路の電源端子に繋がる配線
２３  Ｉ／Ｏ回路の電源端子に繋がる配線
２４  Ｉ／Ｏ回路の電源端子に繋がる配線
２５  半導体素子の検査不使用端子
２６  短絡スイッチ
２７  短絡スイッチに接続される配線
２８  短絡スイッチに接続される配線
【図１】
2008304308.tif 000003
【図２】
2008304308.tif 000004
【図３】
2008304308.tif 000005
【図４】
2008304308.tif 000006
【図５】
2008304308.tif 000007
【図６】
2008304308.tif 000008
【図７】
2008304308.tif 000009