(57)【要約】  電流パルス発生器回路が、単一の半導体ダイへとモノリシックに集積され且つ高いパルス周波数を提供するように構成される。第１のＧａＮ  ＦＥＴトランジスタが、ブーストコンバータ内のキャパシタの充電を制御する。第２のＧａＮ  ＦＥＴトランジスタが、ブーストコンバータに接続された例えばレーザダイオードなどの負荷を通じたキャパシタの放電を制御する。どちらのＧａＮ  ＦＥＴトランジスタも、好ましくはエンハンスメントモードＧａＮ  ＦＥＴであり、ゲートドライバと共に単一の半導体ダイへと集積され得る。従来のブーストコンバータ回路におけるダイオードも、本発明ではＧａＮ  ＦＥＴトランジスタとして実装されることができ、これまた上記単一の半導体ダイに集積されることができる。
2021524715.tif 000002
【特許請求の範囲】
【請求項１】
入力ノード及び出力ノードに接続されたブースト回路であり、
ブースト制御信号を受信する入力を持つ第１のゲートドライバ回路、及び
前記第１のゲートドライバ回路の出力に接続されたゲート端子と、ドレイン端子と、ソース端子と、を持つ第１の電界効果トランジスタ（ＦＥＴ）、
を有するブースト回路と、
負荷ドライバノードに接続された負荷ドライバ回路であり、
負荷ドライバ制御信号を受信する入力を持つ第２のゲートドライバ回路、及び
前記第２のゲートドライバ回路の出力に接続されたゲート端子と、負荷ドライバノードに接続されたドレイン端子と、ソース端子と、を持つ第２のＦＥＴ、
を有する負荷ドライバ回路と、
を有する電流パルス発生器回路。
【請求項２】
前記第１及び第２のＦＥＴは、エンハンスメントモード窒化ガリウム電界効果トランジスタである、請求項１に記載の電流パルス発生器回路。
【請求項３】
前記ブースト回路及び前記負荷ドライバ回路は、単一の半導体チップ上に集積されている、請求項１に記載の電流パルス発生器回路。
【請求項４】
前記ブースト回路は更に、前記入力ノード及び前記出力ノードに接続されたダイオードを有する、請求項１に記載の電流パルス発生器回路。
【請求項５】
前記第１のＦＥＴの前記ドレイン端子は前記入力ノードに接続されている、請求項４に記載の電流パルス発生器回路。
【請求項６】
前記第１のＦＥＴの前記ドレイン端子は前記出力ノードに接続されている、請求項４に記載の電流パルス発生器回路。
【請求項７】
前記ブースト回路は更に第３のゲートドライバ回路を有し、前記ダイオードは、前記第３のゲートドライバ回路の出力に接続されたゲート端子と、前記入力ノードに接続されたソース端子と、前記出力ノードに接続されたドレイン端子と、を持つ第３のＦＥＴを有する、請求項４に記載の電流パルス発生器回路。
【請求項８】
当該電流パルス発生器回路はパルス発生器装置に含められており、前記パルス発生器装置は、
電圧源と、
前記電圧源及び前記入力ノードに接続されたインダクタと、
前記出力ノードに接続されたキャパシタと、
前記出力ノード及び前記負荷ドライバノードに接続された負荷と、
を有する、請求項１に記載の電流パルス発生器回路。
【請求項９】
制御信号を受信する入力を持つゲートドライバ回路と、
前記ゲートドライバ回路の出力に接続されたゲート端子と、入力ノードに接続されたドレイン端子と、ソース端子と、を持つ電界効果トランジスタ（ＦＥＴ）と、
負荷ドライバノードに接続されたダイオードと、
を有する電流パルス発生器回路。
【請求項１０】
前記ＦＥＴは、エンハンスメントモード窒化ガリウム電界効果トランジスタを有する、請求項９に記載の回路。
【請求項１１】
前記ＦＥＴ、前記ゲートドライバ回路、及び前記ダイオードは、単一の半導体チップ上に集積されている、請求項９に記載の回路。
【請求項１２】
前記ゲートドライバ回路は第１のゲートドライバ回路であり、前記ＦＥＴは第１のＦＥＴであり、当該回路は更に第２のゲートドライバ回路を有し、前記ダイオードは、前記第２のゲートドライバ回路の出力に接続されたゲート端子と、前記負荷ドライバノードに接続されたソース端子と、ドレイン端子と、を有する第２のＦＥＴである、請求項９に記載の回路。
【請求項１３】
当該回路はブーストコンバータ回路に含められており、前記ブーストコンバータ回路は、
電圧源と、
前記電圧源及び前記入力ノードに接続されたインダクタと、
前記入力ノード及び前記負荷ドライバノードに接続されたキャパシタと、
前記キャパシタ及び前記負荷ドライバノードに接続された負荷と、
を有する、請求項９に記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、パワー電流パルス発生器に関し、より具体的には、より高いパルス周波数及びより小さいフォームファクタを有するブーストコンバータに関する。
【背景技術】
【０００２】
典型的な電流パルス発生器回路は、蓄積キャパシタと、負荷と、例えばトランジスタなどの半導体デバイスで実装され得るものである放電デバイスとを含む。蓄積キャパシタが電気エネルギーを蓄え、そして、放電デバイスが、キャパシタによって負荷に供給される電流を制御する。キャパシタに蓄積されるエネルギーは、キャパシタ、放電デバイス、及び負荷によって形成される電流ループ内のインピーダンスによって制御又は制限され得る。キャパシタから負荷へと高エネルギーのパルスを生成するために、キャパシタは、しばしば、パルス発生器に接続される電源から利用可能なものよりも高い電圧まで充電される。そのような高電圧にキャパシタを充電するために、ブーストコンバータと呼ばれる回路は、より低電圧の電源からのエネルギーを蓄積するインダクタを含み、このエネルギーをキャパシタに伝達する。インダクタにおけるエネルギーの蓄積及びキャパシタへのエネルギーの伝達は、スイッチによって制御され、典型的に、トランジスタがスイッチとして作用することによって制御される。
【０００３】
図１Ａ−図１Ｂは、従来のブーストコンバータ及び電流パルス発生器の概略図を示している。図１Ａにおいて、従来のブーストコンバータ１００は、電圧源１０５、第１のインダクタ１１０、ダイオード１２０、キャパシタ１３０、第２のインダクタ１４０、負荷１３５、及び充電スイッチ１１５と駆動スイッチ１２５である２つのスイッチを含んでいる。
【０００４】
充電スイッチ１１５が閉じられ、駆動スイッチ１２５が開いているとき、電流がインダクタ１１０を通じて増加する。充電スイッチ１１５が開かれると、インダクタ１１０からのエネルギーが、ダイオード１２０を介してキャパシタ１３０を充電する。インダクタ１１０内の蓄積エネルギーは、キャパシタ１３０が電源電圧を超えて充電されることを可能にする。充電スイッチ１１５が開いていて、駆動スイッチ１２５が閉じられると、キャパシタ１３０が、インダクタ１４０及び負荷１３５を通じて放電する。充電スイッチ１１５とキャパシタ１３０との間のダイオード１２０は、充電スイッチ１１５が閉じている間にキャパシタ１３０が放電するのを防止する。これは、キャパシタ１３０が完全に放電することを防止し、それが代わって、ブーストコンバータ１００が、キャパシタ１３０をより速く再充電し、より高周波にパルス生成することを可能にする。これは、キャパシタ１３０が高いキャパシタンスを有し、充電するのに長い時間を要する場合に有用な特徴である。
【０００５】
図１Ｂにおいて、従来のブーストコンバータ１５０は、電圧源１５５、インダクタ１６０、ダイオード１７０、トランジスタ１７５、キャパシタ１８０、及び負荷１９０を含んでおり、負荷１９０は、この例では、この負荷は、抵抗１９４及びダイオード１９８として示されるレーザダイオードである。トランジスタ１７５は、ブーストコンバータ１００における充電スイッチ１１５のようなスイッチとして作用する。一部の実装では、非常に特定の量のエネルギー及び電流がキャパシタ１８０から負荷１９０に供給されなければならず、これは、キャパシタ１８０に蓄積されるエネルギーの注意深い制御を必要とする。インダクタ１６０とトランジスタ１７５との間のダイオード１７０が、キャパシタ１８０に、トランジスタ１７５を通じて放電させて、キャパシタ１８０上の電圧を標準初期状態にリセットするとともに、キャパシタ１８０から負荷１９０を通じて出力される電流のいっそう細かい制御を可能にする。
【０００６】
トランジスタ１７５が閉スイッチとして作用するとき、インダクタ１６０内で電流が増加する。トランジスタ１７５が開スイッチとして作用するとき、インダクタ１６０からのエネルギーが、ダイオード１７０を介してキャパシタ１８０を充電する。インダクタ１６０内の蓄積エネルギーは、キャパシタ１８０が電源電圧を超えて充電されることを可能にする。次いで、充電されたキャパシタが、負荷１９０を通じて放電する。
【０００７】
ブーストコンバータ１００及び１５０の一部の実装は、特定のサイズ制約及びパルス周波数制約を満たさなければならない。例えば、光検出・測距（ライダー）システムにおいては、より小さいレーザドライバが、より小さい領域内に、より多くのレーザを実装することを可能にし、それが、例えばレンズなどの光学コンポーネントのアライメントを単純化する。しかしながら、ブーストコンバータを通るいっそう高い電圧及び電流にスイッチングトランジスタが耐えることができなければならず、このことは、より大面積のパワートランジスタを必要とし得る。従来の縦型パワー金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）は、結合されるゲートドライバと同じ半導体ダイ上に集積されることができず、従って、その回路のために２つの異なる半導体ダイを必要とする。これは、従来のＭＯＳＦＥＴパワートランジスタを用いたパルス発生器をどれだけ小さくすることができるかを厳しく制限する。同様に、より高周波の、より小さい、正確なパルスは、ライダーシステムに関して、より高いフレームレート及びより良好な距離分解能を可能にするが、シリコンベースのトランジスタのスイッチング速度は制限されている。
【発明の概要】
【０００８】
本発明は、従来のブーストコンバータ及び電流パルス発生器の上述の欠点を、窒化ガリウム（ＧａＮ）ＦＥＴトランジスタスイッチを組み込んだブーストコンバータ回路を提供することによって解決し、これは、対応するゲートドライバとともに単一の半導体ダイへとモノリシックに集積されて、電流パルス発生器の面積を縮小させ得る。また、本発明に含められるＧａＮ  ＦＥＴの高いスイッチング速度は、高められたパルス周波数で動作する能力をブーストコンバータ回路に提供する。
【０００９】
本発明は、ここに記載されるように、ブーストコンバータ内のキャパシタの充電を制御するものであるＧａＮ  ＦＥＴに接続された第１のゲートドライバ回路を有する。第２のゲートドライバ回路が、ブーストコンバータに接続された負荷を通じたキャパシタの放電を制御するものである第２のＧａＮ  ＦＥＴトランジスタに接続される。どちらのＧａＮ  ＦＥＴトランジスタも、好ましくエンハンスメントモードＧａＮ  ＦＥＴであり、第１及び第２のゲートドライバ回路と組み合わせて単一の半導体チップへと集積され得る。従来のブーストコンバータ回路におけるダイオードも、本発明では、ＧａＮ  ＦＥＴトランジスタとして実装されることができ、これも、そのゲートドライバ回路と組み合わせて上記単一の半導体チップに集積される。結果として、本発明の電流パルス発生器回路全体が、有利なことに、単一の半導体ダイに集積されることができる。
【００１０】
更なる一実施形態において、回路は、ブーストコンバータ及びパワー電流パルス発生器の組合せでキャパシタの充電及び放電の双方を制御する単一のＧａＮ  ＦＥＴトランジスタのみを有する。
【００１１】
以下では、ここに記載される上述及び他の好適な特徴について、要素の実装及び組み合わせの様々な新規な細部を含めて、添付の図面を参照していっそう具体的に説明し、請求項にて指摘する。理解されるべきことには、それら特定の方法及び装置は、請求項の限定としてではなく、単なる例示として示される。当業者によって理解されるように、ここでの教示の原理及び特徴は、請求項の範囲から逸脱することなく、様々な数多の実施形態にて使用され得る。
【図面の簡単な説明】
【００１２】
以下に記載される詳細な説明が、似通った参照符号は全体を通して対応し合うものである図面と併せて使用されることで、本開示の特徴、目的、及び利点がよりいっそう明らかになる。
【図１Ａ】図１Ａ−図１Ｂは、従来のブーストコンバータ及び電流パルス発生器回路の概略図を示している。
【図１Ｂ】図１Ａ−図１Ｂは、従来のブーストコンバータ及び電流パルス発生器回路の概略図を示している。
【図２】一方がキャパシタの充電を制御し、他方が負荷を通じたキャパシタの放電を制御する、２つのＧａＮ  ＦＥＴを組み込んだ、本発明の例示的な一実施形態に従った電圧ブースト回路を有する電流パルス発生器を示している。
【図３】本発明の第１の実施形態に従った電圧ブースト回路を有する電流パルス発生器を示している。
【図４】電力消費を低減するために同期整流を備えた電圧ブースト回路を有する電流パルス発生器を示している。
【図５】図３及び図４に示した電流パルス発生器回路について、ＧａＮ  ＦＥＴドライバ電圧、キャパシタ電圧、並びにインダクタ及び負荷を通る電流の、一組のグラフを示している。
【図６】充電トランジスタが閉じられたときに充電トランジスタを通じてキャパシタを放電させるようにダイオードが位置付けられている電圧ブースト回路を有する電流パルス発生器を示している。
【図７】図６の電圧ブースト回路及び図４の同期整流回路を有する電流パルス発生器を示している。
【図８】図６及び図７に示したブースト回路及び電流パルス発生器について、ＧａＮ  ＦＥＴドライバ電圧、キャパシタ電圧、並びにインダクタ及び負荷を通る電流の、一組のグラフを示している。
【図９】充電スイッチ及び駆動スイッチの双方として作用するＧａＮ  ＦＥＴトランジスタを有する電流パルス発生器を含んだ本発明の一実施形態を示している。
【図１０】図９に示した電流パルス発生器について、ゲートドライバ制御信号、キャパシタ電圧、並びにインダクタ及び負荷を通る電流の、一組のグラフを示している。
【発明を実施するための形態】
【００１３】
以下の詳細な説明においては、特定の実施形態を参照する。これらの実施形態は、当業者がそれらを実施することができるように十分に詳細に記載されている。理解されるべきことには、他の実施形態も使用されることができ、また、様々な構造的、論理的、及び電気的な変更が為され得る。以下の詳細な説明に開示される特徴の組み合わせは、最も広い意味で本教示を実施することには必要でないことがあり、代わりに、単に、本教示の特に代表的な例を説明するために教示されるものである。
【００１４】
図２は、単一のモノリシックチップ２２０へと集積されたＧａＮ  ＦＥＴトランジスタを有した、本発明の例示的な一実施形態に従った電流パルス発生器２００を示している。ブースト回路２３０及び負荷ドライバ回路２５０を単一の半導体ダイ２２０上へのモノリシック集積は、電流パルス発生器２００の面積を大幅に減少させる。パルス発生器２００は、図１Ａ−図１Ｂに示したブーストコンバータ及び電流パルス発生器と類似しており、電圧源２０５、インダクタ２１０、単一の半導体ダイ２２０に集積された電流パルス発生器回路、負荷２８５、及びキャパシタ２９０を含んでいる。この例では、負荷２８５はレーザダイオードＤＬを含んでいるが、任意の適切な負荷が使用され得る。
【００１５】
パルス発生器チップ２２０は、ブースト回路２３０及び負荷ドライバ回路２５０を含む。ブースト回路２３０は、充電トランジスタ２４０及び対応するゲートドライバ２３５を含み、これらは、図１Ａに示した充電スイッチ１１５と同様にキャパシタ２９０の充電を制御する。ブースト回路２３０は、ノード２４５で充電制御信号を受信し、入力ノード２２５でインダクタ２１０に結合され、出力ノード２７５で負荷２８５及びキャパシタ２９０に結合される。一部の実施形態において、ブースト回路２３０は、ダイオードとして作用する他の制御されないスイッチ、又は他のオプションのレギュレーション回路を含む。負荷ドライバ回路２５０は、電流パルス発生器２００のパルス動作を制御し、駆動トランジスタ２６０及び対応するゲートドライバ２５５を含む。負荷ドライバトランジスタ２６０及び対応するゲートドライバ回路２５５は、図１Ａに示した駆動スイッチ１２５と同様に、キャパシタ２９０内のエネルギーの負荷２８５への放電を制御する。負荷ドライバ回路２５０は、ノード２６５で負荷ドライバ制御信号を受信し、負荷駆動ノード２８０で負荷２８５に結合される。
【００１６】
トランジスタ２４０及び２６０は、好ましくはエンハンスメントモードＧａＮ  ＦＥＴ半導体デバイスであり、これらが、それぞれ、それらのゲートドライバ２３５及び２５５と共に、単一の半導体ダイ２２０上にモノリシックに集積される。ＧａＮ  ＦＥＴは、大きい電流を担持し、高い電圧をサポートし、且つ従来のトランジスタよりも迅速にスイッチングすることができるので、トランジスタ２４０及び２６０は、パルス発生器２００が、例えばパワーＭＯＳＦＥＴなどの他のパワートランジスタを実装する同様のパルス発生器よりも高いパルス周波数を提供することを可能にする。
【００１７】
電圧源２０５がインダクタ２１０に結合され、インダクタ２１０は更に、入力ノード２２５で電流パルス発生器回路２２０及びブースト回路２３０に結合される。インダクタ２１０は、ブーストインダクタとして作用し、電圧源２０５単独で提供することができるものよりも高い電圧までキャパシタ２９０を充電するためにエネルギーを蓄積する。負荷２８５は、出力ノード２７５でキャパシタ２９０及び電流パルス発生器回路２２０内のブースト回路２３０に結合されるとともに、負荷駆動ノード２８０でパルス発生器回路２２０及びその中の負荷ドライバ回路２５０に結合される。キャパシタ２９０は、キャパシタンス値ＣＬを持ち、キャパシタ２９０上の電圧は、ＶＣＡＰとして表される。キャパシタ２９０は、グランド２１５に結合され、負荷２８５に提供されるパルスエネルギーを蓄積する。
【００１８】
本発明の回路にＧａＮ  ＦＥＴトランジスタ２４０、２６０を採用することは、対応するゲートドライバ回路２３５、２５５がトランジスタ２４０、２６０とモノリシックに集積され得るので、電力レベル及び信号レベルのコンポーネントが単一のダイ上で組み合わされることを可能にする。
【００１９】
充電トランジスタ２４０が閉スイッチとして作用し、且つ駆動トランジスタ２６０が開スイッチとして作用するとき、電圧源２０５からインダクタ２１０にエネルギーが蓄積される。充電トランジスタ２４０が開スイッチとして作用するとき、電圧源２０５からインダクタ２１０に蓄積されたエネルギーがキャパシタ２９０を充電する。インダクタ２１０に蓄積されたエネルギーは、キャパシタ２９０が、電源電圧単独で提供し得るものよりも高い電圧に充電されることを可能にする。充電トランジスタ２４０が開スイッチとして作用し、且つ駆動トランジスタ２６０が閉スイッチとして作用するとき、キャパシタ２９０が、負荷２８５及び駆動トランジスタ２６０を通じて放電する。
【００２０】
電流パルス発生器２００においてはキャパシタ２９０がグランドに接続されているが、キャパシタ２９０は代わりに、インダクタ２１０が結合されるのと同じ電圧源である電圧源２０５を含め、任意の固定電圧源に結合されてもよい。キャパシタ２９０が電圧源２０５に結合される実装では、駆動トランジスタ２６０が開スイッチとして作用することに応答して負荷２８５にかかる電圧はＶＢＵＳ＋ＶＣＡＰである。これは、キャパシタ２９０がグランドに結合される実装と比較して、最初のターンオン中に負荷２８５にかかる電圧を上昇させる。電圧源２０５は交流成分を持たないので、キャパシタ２９０をそれに結合することは、電流パルス発生器２００の共振挙動に影響を及ぼさない。これは、キャパシタ２９０の充放電サイクルに対するクランプとして作用し得る。
【００２１】
パルス発生器２００は、ブースト制御入力ノード２４５にてゲートドライバ２３５に適用されるブースト制御信号に基づいて多様な動作モードで動作されることができる。例えば、１つの動作モードにおいて、制御された平均電力をキャパシタ２９０に供給して略一定の電圧ＶＣＡＰを維持するために、ブースト制御信号は、固定幅又は可変幅の連続した一連のパルスを有し得る。別の動作モードでは、ブースト制御信号は、キャパシタ２９０を所望の電圧に充電するために、固定幅又は可変幅の有限数のパルスを有してもよく、その後、駆動トランジスタ２６０が、閉スイッチとして作用し、充電されたキャパシタ２９０に蓄積されたエネルギーを用いて負荷２８５を駆動する。
【００２２】
図３は、本発明の例示的な実施形態に従ったブースト回路３３０の概略図を示している。ブースト回路３３０は、図２の電流パルス発生器２００に示したブースト回路２３０の一実施形態であり、充電トランジスタ２４０が閉じられている間にキャパシタ２９０が放電することを防止するためのダイオード３７０を含んでいる。図１Ａを参照して前述したように、これは、キャパシタ２９０が完全に放電することを防止し、キャパシタ２９０の再充電を高速化する。充電トランジスタ２４０のドレイン端子が、入力ノード２２５及びダイオード３７０に接続され、ダイオード３７０は、更に出力ノード２７５に接続され、また、ブースト回路３３０及び負荷駆動回路２５０の残りの部分と一緒に、パルス発生器回路３２０の半導体ダイにモノリシックに集積され得る。
【００２３】
トランジスタ２４０及び２６０、それらそれぞれに対応するゲートドライバ２３５及び２５５、並びにダイオード３７０は、単一の半導体ダイ３２０上に集積されることができ、論理レベルの制御信号がパワー充電トランジスタ２４０を制御することを可能にする。パルス発生器２００は、特定の実装及び負荷２８５に従って蓄積エネルギー及び所望のＶＣＡＰを制御するために、特定のインダクタ充電時間、インダクタ値、及びキャパシタンス値に対してカスタマイズされることができる。ダイオード３７０は、充電トランジスタ２４０が閉じている間にキャパシタ２９０が放電することを防止し、それが、充電トランジスタ２４０が閉スイッチとして作用している間にキャパシタ２９０が完全に放電することを防止する。これは、パルス発生器２００が、より速くキャパシタ２９０を再充電し、よりすぐに再びパルスを発することを可能にし、パルス周波数を高める。
【００２４】
図４は、図３に示したブースト回路３３０のバリエーションであるブースト回路４３０の概略図を示している。ブースト回路４３０は、ブースト回路３３０と同様であるが、ダイオード３７０の代わりにエンハンスメントモードＧａＮ  ＦＥＴトランジスタ４７０を含んでいる。トランジスタ４７０は、同期整流を実装し、トランジスタ４７０での電圧降下をダイオード３７０と比較して低減させて、ブースト回路４３０の効率を高め、熱として消散される電力を低減させる。電力消費の低減は、電圧源としてバッテリを使用する実装及び温度制約を有する実装において特に有益である。
【００２５】
トランジスタ４７０のソース端子が、入力ノード２２５及び充電トランジスタ２４０のドレイン端子に結合される。トランジスタ４７０のドレイン端子が、出力ノード２７５に結合される。トランジスタ４７０のゲート端子が、図示していないゲートドライバ回路に結合され、ブースト制御電圧ＶＢＯＯＳＴ  ４７２を受信する。トランジスタ４７０及びその対応するゲートドライバ回路は、好ましくは、トランジスタ２４０及び２６０並びにそれらの対応するゲートドライバ回路と共に、単一の半導体ダイ４２０にモノリシックに集積される。
【００２６】
図５は、図３に示したブースト回路実施形態３３０又は図４に示したその変形実施形態４３０を含む電流パルス発生器２００について、ＧａＮ  ＦＥＴドライバ電圧、キャパシタ電圧、並びにインダクタ及び負荷を通る電流を示す一組のグラフである。グラフ５１０は、充電トランジスタ２４０用の駆動電圧ＶＣＨＡＲＧＥを示している。グラフ５２０は、駆動トランジスタ２６０用の駆動電圧ＶＤＲＩＶＥを示している。グラフ５３０は、インダクタ２１０を通る電流を示している。グラフ５４０は、キャパシタ２９０上の電圧ＶＣＡＰを示している。グラフ５５０は、負荷２８５を通る電流を示している。時間ｔ０にて、ＶＣＨＡＲＧＥが上昇して充電トランジスタ２４０を閉スイッチとして作用させ、ＶＤＲＩＶＥは駆動トランジスタ２６０を開スイッチとして作用させる。キャパシタ２９０上の電圧ＶＣＡＰは初期電圧ＶＩＮＩＴＩＡＬにあり、負荷２８５に電流は流れない。
【００２７】
インダクタ２１０を通る電流が時間ｔ１まで増加し、時間ｔ１にて、ＶＣＨＡＲＧＥが減少して充電トランジスタ２４０を開スイッチとして作用させる。これは、インダクタ２１０を通る電流を減少させるとともにキャパシタ２９０を充電し、キャパシタ２９０上の電圧ＶＣＡＰを時間ｔ２まで増加させる。時間ｔ２にて、インダクタ２１０を電流が流れなくなり、キャパシタ２９０上の電圧ＶＣＡＰが頭打ちとなる。時間ｔ３にて、ＶＤＲＩＶＥが上昇して駆動トランジスタ２６０を閉スイッチとして作用させ、キャパシタ２９０上の電圧ＶＣＡＰを放電させるとともに、負荷２８５及びインダクタ２１０に電流を流れさせる。時間ｔ４にて、キャパシタ２９０上の電圧ＶＣＡＰはゼロまで低下しており、インダクタ２１０及び負荷２８５を通る電流が減少し始める。これは、インダクタをして、キャパシタ２９０上の電圧ＶＣＡＰを初期状態電圧ＶＩＮＩＴＩＡＬに充電させる。
【００２８】
図６は、本発明の更なる実施形態に従ったブースト回路６３０の概略図を示している。ブースト回路６３０は、図２に示した電流パルス発生器２００に示されるブースト回路２３０の更なる一実施形態であり、充電トランジスタ２４０が閉スイッチとして作用するときに充電トランジスタ２４０を通じてキャパシタ２９０を放電させるためのダイオード６７０を含んでいる。図１Ｂを参照して前述したように、これは、キャパシタ２９０上の電圧ＶＣＡＰを標準初期状態にリセットし、キャパシタ２９０から負荷２８５に出力される電流のいっそう細かい制御を可能にする。ダイオード６７０は、入力ノード２２５と、出力ノード２７５及び充電トランジスタ２４０のドレイン端子とに結合される。
【００２９】
トランジスタ２４０及び２６０、それらそれぞれの対応するゲートドライバ回路２３５及び２５５、並びにダイオード６７０は、好ましくは、単一の半導体ダイ６２０上に集積され、電力レベル及び信号レベルのコンポーネントを単一のダイ上で組み合わせる。得られるパルス発生器２００は、特定の実装及び負荷２８５に従って蓄積エネルギー及び所望のＶＣＡＰを制御するために、特定のインダクタ充電時間、インダクタ値、及びキャパシタンス値に対してカスタマイズされることができる。ダイオード６７０は、インダクタ２１０と充電トランジスタ２４０との間に位置付けられ、充電トランジスタ２４０が閉スイッチとして作用するときに、充電トランジスタ２４０を通じてキャパシタ２９０を放電させる。これは、キャパシタ２９０上の電圧ＶＣＡＰを標準初期状態にリセットし、負荷２８５を通じてキャパシタ２９０からの出力される電流のいっそう細かい制御を可能にする。
【００３０】
図７は、図６に示したブースト回路６３０のバリエーションであるブースト回路７３０を有する本発明の更なる一実施形態の概略図である。ブースト回路７３０は、ブースト回路６３０と同様であるが、ダイオード６７０の代わりに更なるエンハンスメントモードＧａＮ  ＦＥＴトランジスタ７７０を含んでいる。トランジスタ７７０は、図４の実施形態においてのように同期整流を実装し、トランジスタ７７０での電圧降下をダイオード６７０と比較して低減させて、ブースト回路７３０の効率を高め、熱として消散される電力を低減させる。トランジスタ７７０のソース端子が入力ノード２２５に結合され、トランジスタ７７０のドレイン端子が、充電トランジスタ２４０のドレイン電極及び出力ノード２７５に結合される。トランジスタ７７０のゲート端子が、図示していないゲートドライバ回路に結合され、ブースト制御電圧ＶＢＯＯＳＴ  ７７２を受信する。トランジスタ７７０及びその対応するゲートドライバ回路は、好ましくは、トランジスタ２４０及び２６０並びにそれらの対応するゲートドライバ回路２３５及び２５５と共に、単一の半導体ダイ７２０にモノリシックに集積される。
【００３１】
図８は、図６に示したブースト回路実施形態６３０又は図７に示したその変形実施形態７３０を含む電流パルス発生器２００について、ＧａＮ  ＦＥＴドライバ電圧、キャパシタ電圧、並びにインダクタ及び負荷を通る電流の一組のグラフを示している。グラフ８１０は、充電トランジスタ２４０用の駆動電圧ＶＣＨＡＲＧＥを示している。グラフ８２０は、駆動トランジスタ２６０用の駆動電圧ＶＤＲＩＶＥを示している。グラフ８３０は、インダクタ２１０を通る電流を示している。グラフ８４０は、キャパシタ２９０上の電圧ＶＣＡＰを示している。グラフ８５０は、負荷２８５を通る電流を示している。時間ｔ０にて、ＶＣＨＡＲＧＥが上昇して充電トランジスタ２４０を閉スイッチとして作用させ、ＶＤＲＩＶＥは駆動トランジスタ２６０を開スイッチとして作用させる。キャパシタ２９０上の電圧ＶＣＡＰは初期電圧ＶＩＮＩＴＩＡＬにあり、負荷２８５に電流は流れない。充電トランジスタ２４０が閉スイッチとして作用することに応答して、キャパシタ２９０上の電圧ＶＣＡＰが初期電圧からゼロまで低下する。
【００３２】
インダクタ２１０を通る電流が時間ｔ１まで増加し、時間ｔ１にて、ＶＣＨＡＲＧＥが減少して充電トランジスタ２４０を開スイッチとして作用させる。これは、インダクタ２１０を通る電流を減少させるとともにキャパシタ２９０を充電し、キャパシタ２９０上の電圧ＶＣＡＰを時間ｔ２まで増加させる。時間ｔ２にて、インダクタ２１０を電流が流れなくなり、キャパシタ２９０上の電圧ＶＣＡＰが頭打ちとなる。時間ｔ３にて、ＶＤＲＩＶＥが上昇して駆動トランジスタ２６０を閉スイッチとして作用させ、キャパシタ２９０上の電圧ＶＣＡＰを放電させるとともに、負荷２８５及びインダクタ２１０に電流を流れさせる。時間ｔ４にて、キャパシタ２９０上の電圧ＶＣＡＰはゼロまで低下しており、インダクタ２１０及び負荷２８５を通る電流が減少し始める。これは、インダクタをして、キャパシタ２９０上の電圧ＶＣＡＰを初期状態電圧ＶＩＮＩＴＩＡＬに充電させる。
【００３３】
図９は、本発明の更なる実施形態に従ったブーストコンバータ９００の概略図を示している。ブーストコンバータ９００は、電圧源９０５、インダクタ９１０、ダイオード９７０、キャパシタ９９０、負荷９８５、及びパワー電流パルス発生器回路９２０を含んでおり、パワー電流パルス発生器回路９２０は、トランジスタ９４０及びその対応するゲートドライバ回路９３５を含んでいる。トランジスタ９４０は、エンハンスメントモードＧａＮ  ＦＥＴである。電圧源９０５がインダクタ９１０に結合され、インダクタ９１０は更に、入力ノード９２５でパルス発生器回路９２０及びトランジスタ９４０のドレイン端子に結合されるとともに、キャパシタ９９０に結合される。トランジスタ９４０のソース端子はグランド９１５に結合され、トランジスタ９４０のゲート端子は、制御信号ＣＴＬ９４５を受信するものであるゲートドライバ回路９３５に結合される。キャパシタ９９０は、この例では、フローティングのキャパシタであり、さらに、ダイオード９７０及び負荷９８５に結合され、これらが更にグランド９１５に結合される。
【００３４】
ダイオード９７０は、ダイオードとして示されているが、同期整流を実装するために更なるエンハンスメントモードＧａＮ  ＦＥＴに置き換えられてもよい。ダイオード９７０、トランジスタ９４０、及びゲートドライバ回路９４５は、好ましくは、単一の半導体ダイ９２０へとモノリシックに集積される。ブーストコンバータ９００では、トランジスタ９４０が、充電トランジスタ及び駆動トランジスタの双方として作用する。
【００３５】
図１０は、図９のブーストコンバータ９００における、制御信号ＣＴＬ９４５、キャパシタ９９０上の電圧ＶＣＡＰ１０９０、インダクタ９１０を通る電流１０１０、及び負荷９８５を通る電流１０８５を示す一組のグラフを示している。ＣＴＬ９４５がトランジスタ９４０を閉スイッチとして作用させるとき、電圧ＶＣＡＰ１０９０が減少し、負荷９８５に電流１０８５を流れさせるとともに、インダクタ９１０を通る電流１０１０が増加し、インダクタ９１０に電圧源９０５からのエネルギーを蓄積させる。ＣＴＬ９４５がトランジスタ９４０を開スイッチとして作用させるとき、電圧源９０５及びインダクタ９１０がキャパシタ９９０を充電するにつれて、インダクタ９１０を通る電流１０１０が減少し、キャパシタ９９０上の電圧ＶＣＡＰ１０９０を上昇させる。ＣＴＬ９４５がトランジスタ９４０を再び閉スイッチとして作用させるとき、キャパシタ９９０が負荷９８５を通じて放電し、キャパシタ９９０上の電圧ＶＣＡＰ１０９０を低下させ、負荷９８５を通る電流１０８５にパルスを発生させる。インダクタ９１０を通る電流１０１０が増加し、インダクタ９１０に電圧源９０５からのエネルギーを蓄積させる。
【００３６】
以上の説明及び図面は単に、ここに記載された特徴及び利点を達成する特定の実施形態の例示と見なされるべきものである。具体的なプロセス条件には変更及び代用が為され得る。例えば、ブーストコンバータは、キャパシタに蓄積されたエネルギーが負荷に放電される前に、単一の充電パルスで動作されてもよいし複数の充電パルスで動作されてもよい。従って、本発明の実施形態は、以上の説明及び図面によって限定されるものとして見なされるものではない。
【図１Ａ】
2021524715.tif 000003
【図１Ｂ】
2021524715.tif 000004
【図２】
2021524715.tif 000005
【図３】
2021524715.tif 000006
【図４】
2021524715.tif 000007
【図５】
2021524715.tif 000008
【図６】
2021524715.tif 000009
【図７】
2021524715.tif 000010
【図８】
2021524715.tif 000011
【図９】
2021524715.tif 000012
【図１０】
2021524715.tif 000013
【手続補正書】
【提出日】令和3年3月9日(2021.3.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電流パルス発生器集積回路であって、
当該電流パルス発生器集積回路のブースト入力端子及びブースト出力端子に接続されたブースト回路であり、
ブースト制御信号を受信する入力を持つ第１のゲートドライバ回路、及び
前記第１のゲートドライバ回路の出力に接続されたゲート端子と、ドレイン端子と、グランドに接続されたソース端子と、を持つ第１の電界効果トランジスタ（ＦＥＴ）、及び
当該電流パルス発生器集積回路の前記ブースト入力端子と、前記第１のＦＥＴの前記ドレイン端子と、に接続された同期整流器、
を有するブースト回路と、
当該電流パルス発生器集積回路の負荷ドライバ端子に接続された負荷ドライバ回路であり、
負荷ドライバ制御信号を受信する入力を持つ第２のゲートドライバ回路、及び
前記第２のゲートドライバ回路の出力に接続されたゲート端子と、当該電流パルス発生器集積回路の前記負荷ドライバ端子に接続されたドレイン端子と、グランドに接続されたソース端子と、を持つ第２のＦＥＴ、
を有する負荷ドライバ回路と、
を有し、
前記同期整流器は、ブースト制御電圧に接続されたゲート端子と、当該電流パルス発生器集積回路の前記ブースト入力端子に接続されたソース端子と、当該電流パルス発生器集積回路の前記ブースト出力端子及び前記第１のＦＥＴの前記ドレイン端子に接続されたドレイン端子と、を持つ第３のＦＥＴを有し、
前記ブースト回路と前記負荷ドライバ回路との双方が共に単一の半導体ダイ上にモノリシック集積されて当該電流パルス発生器集積回路を形成している、
電流パルス発生器集積回路。
【請求項２】
前記第１及び第２のＦＥＴは、エンハンスメントモード窒化ガリウム電界効果トランジスタである、請求項１に記載の電流パルス発生器集積回路。
【請求項３】
請求項１に記載の電流パルス発生器集積回路と、
電圧源と、
前記電圧源及び前記ブースト入力端子との間に接続されたインダクタと、
前記ブースト出力端子に接続されたキャパシタと、
前記ブースト出力端子及び前記電流パルス発生器集積回路の前記負荷ドライバ端子に接続された負荷と、
を有するパルス発生器装置。
【請求項４】
電流パルス発生器集積回路であり、
制御信号を受信する入力を持つゲートドライバ回路と、
前記ゲートドライバ回路の出力に接続されたゲート端子と、当該電流パルス発生器集積回路の第１端子に接続されたドレイン端子と、ソース端子と、を持つ電界効果トランジスタ（ＦＥＴ）と、
当該電流パルス発生器集積回路の第２端子に接続された整流素子と、
を有し、電流パルス発生器集積回路の前記ゲートドライバ回路、前記ＦＥＴ、及び前記整流素子が、単一の半導体ダイ上にモノリシック集積されている、電流パルス発生器集積回路と、
電圧源と、
前記電圧源と前記電流パルス発生器集積回路の前記第１端子との間に接続されたインダクタと、
前記電流パルス発生器集積回路の前記第１端子に接続された正端子と、前記電流パルス発生器集積回路の前記第２端子に接続された負端子と、を持つキャパシタと、
前記キャパシタ及び前記電流パルス発生器集積回路の前記第２端子に接続された負荷と、
を有するブーストコンバータ回路。
【請求項５】
前記ＦＥＴは、エンハンスメントモード窒化ガリウム電界効果トランジスタを有する、請求項４に記載のブーストコンバータ回路。
【請求項６】
前記電流パルス発生器集積回路の前記ＦＥＴは、前記キャパシタの充電及び放電の双方を制御する、請求項４に記載のブーストコンバータ回路。
【請求項７】
前記キャパシタは、フローティングのキャパシタである、請求項４に記載のブーストコンバータ回路。
【請求項８】
前記負荷はレーザダイオードである、請求項４に記載のブーストコンバータ回路。
【国際調査報告】
2021524715.tif 000014