(57)【要約】【課題】タングステン、モリブデン、銅またはニッケルで形成された外部端子を有する積層セラミック配線体と、その上に導電性ペーストにより形成された焼成膜配線とを具えたセラミック基板において、外部端子と導電性ペーストの焼成膜配線部との間の電気伝導性が高く、かつ導電性ペーストの焼成膜配線部と積層セラミック配線体のセラミック部との間の密着性にも優れた構成を廉価に提供する。【解決手段】比較的高価ではあるが低温でも焼結する第一の導電性ペーストを、積層セラミック配線体１０のセラミック部１３の一部に塗布し、これを焼成する。次に、第一の導電性ペーストの焼成膜１４の一部を被覆するように、比較的低廉ではあるが高温度の焼成を要する第二の導電性ペーストを塗布し、これを焼成する。その上で、当該第二の導電性ペーストの焼成膜１５を研磨または研削することで平坦化する。【選択図】図４
2008258329.tif 000002
【特許請求の範囲】
【請求項１】
外部端子が配置された積層セラミック配線体上に、導電性ペーストを用いて焼成膜配線を形成する工程を具え、
該焼成膜配線の形成工程は、
含有する導体粉の平均粒径が１μｍ未満の第一の導電性ペーストを、少なくとも前記積層セラミック配線体のセラミック部の一部に塗布する第一次塗布工程と、
当該塗布された第一の導電性ペーストを焼成する第一次焼成工程と、
当該第一の導電性ペーストの焼成膜の少なくとも一部を被覆するように、含有する導体粉の平均粒径が１μｍ以上の第二の導電性ペーストを塗布する第二次塗布工程と、
当該塗布された第二の導電性ペーストを焼成する第二次焼成工程と、
当該第二の導電性ペーストの焼成膜を平坦化する平坦化工程と、
を含むことを特徴とするセラミック基板の製造方法。
【請求項２】
前記外部端子はタングステン、モリブデン、銅およびニッケルを含む群から選択された材料で形成されていることを特徴とする請求項１に記載のセラミック基板の製造方法。
【請求項３】
前記第一および第二の導電性ペーストに含まれる導体粉が、銀を含有することを特徴とする請求項１または請求項２に記載のセラミック基板の製造方法。
【請求項４】
前記第一次焼成工程における焼成温度が５００℃未満であり、かつ、前記第二次焼成工程における焼成温度が５００℃以上であることを特徴とする請求項１ないし請求項３のいずれかに記載のセラミック基板の製造方法。
【請求項５】
前記第一次焼成工程における焼成が水素を含有しない雰囲気での焼成を含み、かつ、前記第二次焼成工程における焼成が水素を含有する雰囲気での焼成を含むことを特徴とする請求項１ないし請求項４のいずれかに記載のセラミック基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック基板の製造方法に関し、特に積層セラミック配線体と導電性ペーストにより形成された焼成膜配線を具備するセラミック基板の製造方法に関するものである。
【背景技術】
【０００２】
従来、内部に配線が埋め込まれ、外側にはデバイス実装時にこれと電気的接続を行うための金属製端子（外部端子）が配された所謂セラミック配線体が知られている。中でも、内部に複雑な配線回路を形成可能な積層セラミック配線体は、半導体素子その他の機能素子を集積したデバイスの実装に広く用いられている。
【０００３】
通常、積層セラミック配線体は同時焼成用導電性ペーストを塗布した複数枚のグリーンシートを積層し、それを焼成することで製造される。しかしこの際、焼成された積層セラミック配線体には、焼成時の収縮などに起因して反りが発生する場合がある。
【０００４】
このような反りは、たとえ僅かであってもデバイス実装後の寸法や信頼性に悪影響を及ぼす場合が多い。例えば、インクジェット記録ヘッドの構成部材としてこのような積層セラミック配線体を用いる場合などには、僅かな反りであっても、配線体上に実装されるデバイスとしての記録素子基板の傾斜を生むことがある。その結果、インクジェット記録装置に搭載された記録ヘッドのインク吐出方向が所期のものとならなくなり、記録品位を著しく低下させる虞がある。
【０００５】
そのため従来は、焼成後に積層セラミック配線体の両面を研磨し、反りを平坦化した後にデバイスを搭載する方法がよく用いられている。しかし、セラミックは非常に硬いため、研磨工程にかかるコストが問題となる。また同時に、セラミックの研磨においては欠けが発生しやすく、このことから研磨による平坦化の方法は製造の歩留りを低下させることがあった。
【０００６】
上記のような課題を解決するために、特許文献１には以下のような発明が開示されている。まず反りが発生した積層セラミック配線体の曲面上にはんだ等の溶融金属を流し込み、配線体上の外部端子のみに充分な高さの溶融金属を付着させ、これを凝固させた後にその上端部を研磨して、反りを吸収するための追加配線部を形成するものである。この発明によれば、セラミックを研磨せずとも実質的にデバイス搭載面を平坦化することが可能である。
【０００７】
ここで、反りを吸収するための追加配線部は、金属製の外部端子以外の部分であるセラミック部分には付着しない。このため、特許文献１で開示されている発明を適用すると、高密度に半導体素子が集積されたデバイスを実装することなどに対応して端子面積が小さくされた場合においては、追加配線部と外部端子との密着性および信頼性に問題が生じることがあった。
【０００８】
【特許文献１】特開平７−１４７３４８号公報
【特許文献２】特開２００５−３３０５２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで、本発明者は別の方法として以下のような技術を考察した。すなわち、反りが発生した積層セラミック配線体上の必要な面積に、導電性ペーストを反りの高さ以上に塗布し、これを焼成することで配線化した後、この焼成膜配線の上端部に研磨または研削を施すことによって平坦化を達成するものである。この技術によれば、セラミックの研磨が必要ない上に、金属部だけでなくセラミック部にも追加配線部を形成可能なため、密着性および信頼性に優れた配線体が提供可能である。
【００１０】
しかし本発明者がさらに鋭意検討した結果、導電性ペーストを用いた当該手法では、特に積層セラミック配線体の外部端子がタングステン、モリブデン、銅またはニッケルで形成されている場合に以下のような問題が生ずることを見出した。すなわち、導電性ペーストの焼成を酸化雰囲気でかつ高温で行うと、外部端子が酸化してしまい、外部端子と導電性ペーストの焼成膜配線部との間の電気伝導性が悪化してしまうことである。また逆に、端子の酸化を防止するため導電性ペーストの焼成を還元雰囲気で行った場合には、導電性ペーストに含有される密着剤が還元されることでその機能が充分発揮されなくなる。これにより、信頼性確保のために必要な導電性ペーストの焼成膜配線部と積層セラミック配線体のセラミック部との間で十分な密着力が得られなくなってしまう。
【００１１】
これらのような課題については、例えば特許文献２に開示されている金属微粒子を含有する導電性ナノペーストを用いる手法が考えられる。この導電性ナノペーストは低温でも焼結するため、これを導電性ペーストとして積層セラミック配線体に塗布し、酸化雰囲気かつ低温で焼成することで、外部端子の酸化を抑えつつ追加配線部を形成することが可能である。
【００１２】
しかしながら、特許文献２に開示されている金属微粒子に代表されるこれら導電性ナノペーストは概して非常に高価である。そのため積層セラミック配線体の反りを平坦化するために必要な量を使用すると、製造コストの面で非常に大きな問題が生じる。また、導電性ナノペーストに含まれる金属微粒子の含有率を、一般的な導電性ペーストの金属粉含有率程度にまで高くすることが困難である。これは、容易に凝集してしまう金属微粒子を均一に分散するために、樹脂や溶剤の含有率を高くする必要があるからである。そのため、導電性ナノペーストの膜厚減少率（塗布膜厚から焼成膜厚への膜厚減少率）は、一般的な導電性ペーストの膜厚減少率よりも非常に高くなってしまう場合がほとんどである。また、同様の理由から導電性ナノペーストの粘度は一般的な導電性ペーストの粘度よりも低くなる傾向があるため、導電性ナノペーストをスクリーン印刷等で微細なパターンを印刷塗布する場合、充分な高さに塗布することは困難である。
【００１３】
上記で述べた通り、コストの面からも技術的な面からも、積層セラミック配線体の反りを平坦化するために導電性ナノペーストのみを使用して追加配線部を形成することは現実的ではない。
【００１４】
本発明は、以上の問題を解決することを目的とするものである。
【課題を解決するための手段】
【００１５】
そのために、本発明は、外部端子が配置された積層セラミック配線体上に、導電性ペーストを用いて焼成膜配線を形成する工程を具え、
該焼成膜配線の形成工程は、
含有する導体粉の平均粒径が１μｍ未満の第一の導電性ペーストを、少なくとも前記積層セラミック配線体のセラミック部の一部に塗布する第一次塗布工程と、
当該塗布された第一の導電性ペーストを焼成する第一次焼成工程と、
当該第一の導電性ペーストの焼成膜の少なくとも一部を被覆するように、含有する導体粉の平均粒径が１μｍ以上の第二の導電性ペーストを塗布する第二次塗布工程と、
当該塗布された第二の導電性ペーストを焼成する第二次焼成工程と、
当該第二の導電性ペーストの焼成膜を平坦化する平坦化工程と、
を含むことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、タングステン、モリブデン、銅およびニッケルなどで外部端子が形成されていても、外部端子と導電性ペーストとの間の電気伝導性および、導電性ペーストの焼成膜配線部と積層セラミック配線体のセラミック部との密着性を十分に確保できる。しかも、比較的高価である第一の導電性ペーストの使用量を抑制することで、セラミック基板を廉価に提供できるようになる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明を詳細に説明する。
【００１８】
（製造方法の実施形態）
図１〜図４を用いて本発明の実施形態に係るセラミック基板の製造工程を説明する。
【００１９】
まず、図１に示すような断面構造を有する積層セラミック配線体１０を作製した。本実施形態においては、アルミナを主成分とするグリーンシートに、タングステン、モリブデンを含有する同時焼成用導電性ペーストを用いて配線を印刷し、そのグリーンシートを複数積層して同時焼成した積層セラミック配線体１０とした。外部端子は、ニッケルを表面の所定の位置に配置してなるものとした。図１においては、１１が内部配線、１２が外部端子、１３がセラミック部を示している。この積層セラミック配線体１０には、焼成時の収縮などに起因する反りが発生していた。この反り（デバイス実装面の高低差）は最大で４０〜５０μｍ程度であった。
【００２０】
次に、第一の導電性ペーストとして、含有する導体粉の平均粒径が１μｍ未満の第一の導電性ペーストを、少なくともセラミック部１３の一部にかかるように適宜塗布した。このように塗布しない場合、追加配線部とセラミック部１３との間の密着力を利用できず、追加配線部と外部端子１２との間の密着力のみで追加配線部と積層セラミック配線体を密着させることになるため、充分な密着信頼性が得られない場合がある（後述）。なお、第一の導電性ペーストの塗布箇所はセラミック部１３上のみに限られるものではなく、外部端子１２の全面を覆う必要もない。
【００２１】
その後、焼成温度を５００℃未満である４００℃とし、大気雰囲気下で第一次焼成を行い、図２に示す状態を得た。この焼成により形成される膜を第一の焼成膜１４と呼称する。
【００２２】
本実施例における第一の導電ペーストのような、含有する導体粉の平均粒径が１μｍ未満の導電性ペーストは、高価であるが比較的低温で焼成が可能である。従って焼成条件を最適化することで、問題となる外部端子１２の酸化を抑えながら焼成が可能となる。すなわち、本実施形態の焼成条件は、充分低温であるため外部端子１２の酸化が進みにくく、かつ、非還元雰囲気であるためセラミック部１３と第一の焼成膜１４との間に密着が得られるものであった。
【００２３】
次いで、第一の焼成膜１４の少なくとも一部分を被覆するように、含有する導体粉の平均粒径が１μｍ以上の第二の導電性ペーストを塗布した。この際、第二の導電性ペーストの塗布厚は、焼成後の膜厚が塗布厚よりも薄くなる（焼き減りする）ことを考慮し、積層セラミック配線体１０の反り量よりも充分厚くする。
【００２４】
そして、第二次焼成工程として、焼成温度を５００℃以上である９００℃とし、３ｖｏｌ％の水素を含有する還元雰囲気下で焼成を行い、図３に示す状態を得た。この工程により形成される膜を第二の焼成膜１５と呼称する。この焼成は還元雰囲気で行われるので外部端子１２の酸化はほとんど進まず、かつ第二の導電性ペーストが充分に焼結するものであった。
【００２５】
次いで、第二の焼成膜１５を研磨または研削によって平坦化し、平坦な導体面を形成することにより図４に示すセラミック基板１６を得た。なお、必要に応じて、外部端子１２、第一の焼成膜１４およびセラミック部１３についても部分的に研磨または研削を施してもよい。
【００２６】
（実施例）
以下、本発明を適用した好ましい実施例および比較例を挙げて、さらに具体的に説明する。
【００２７】
セラミック部が９６重量％アルミナで、外部端子がタングステンの積層セラミック配線体上に、表１に示したような各条件をもって追加配線部を形成し、実施例１〜４および比較例１〜４のセラミック基板を製造した。
【００２８】
なお、図５は実施例１〜４によるセラミック基板の縦断面を示す模式図であり、図４の一部に対応している。また、図６は比較例１〜４によるセラミック基板の縦断面を示す模式図である。
【００２９】
【表１】
2008258329.tif 000003
【００３０】
適用した導電性ペーストは以下の通りである。  
＜例示導電性ペースト１（第一の導電性ペースト）＞  
平均粒径１０ｎｍの銀粉と密着剤とを９０対１０の重量比率で含む粉末を、樹脂および溶剤で混練したペースト。密着剤としてホウ酸系ガラスを使用した。  
＜例示導電性ペースト２（第一の導電性ペースト）＞  
平均粒径１０ｎｍの銀粉と平均粒径１０ｎｍのパラジウム粉と密着剤とを、６３対２７対１０の重量比率で含む粉末を、樹脂および溶剤で混練したペースト。密着剤としてホウ酸系ガラスを使用した。  
＜例示導電性ペースト３（第二の導電性ペースト）＞  
平均粒径１０μｍの銀粉を樹脂および溶剤で混練したペースト。  
＜例示導電性ペースト４（第二の導電性ペースト）＞  
平均粒径１０μｍの銀粉と平均粒径１０μｍのパラジウム粉とを７０対３０の重量比率で含む粉末を、樹脂および溶剤で混練したペースト。
【００３１】
また、用いた焼成条件は以下の通りである。  
＜例示焼成条件１＞  
温度は５００℃かつ雰囲気は大気で焼成を行う焼成条件。  
＜例示焼成条件２＞  
温度は５００℃かつ雰囲気は大気で焼成を行い、次いで、温度は８００℃かつ雰囲気は３ｖｏｌ％水素＋９７ｖｏｌ％窒素で焼成を行う焼成条件。  
＜例示焼成条件３＞  
温度は８００℃かつ雰囲気は大気で焼成を行う焼成条件。
【００３２】
なお、各工程の詳細は以下の通りである。
【００３３】
＜実施例１〜４の場合＞
（１）第一次塗布工程：直径１００μｍの外部端子１２を有する積層セラミック配線体１０に第一の導電性ペーストをパターン２ｍｍ×２ｍｍ、塗布厚１５μｍで塗布した。
【００３４】
（２）第一次焼成工程：第一の導電性ペーストを焼成し、第一の焼成膜１４を形成した。
【００３５】
（３）第二次塗布工程：第二の導電性ペーストを第一の焼成膜１４上にパターン２ｍｍ×２ｍｍ、塗布厚１５０μｍで塗布した。
【００３６】
（４）第二次焼成工程：第二の導電性ペーストを焼成し、第二の焼成膜１５を形成した。
【００３７】
＜比較例１〜４の場合＞
（１）比較例用塗布工程：直径１００μｍの外部端子１２を有する積層セラミック配線体１０に第二の導電性ペーストをパターン２ｍｍ×２ｍｍ、塗布厚１５μｍで塗布した。
【００３８】
（２）比較例用焼成工程：第二の導電性ペーストを焼成し、第二の焼成膜１５を形成した。
【００３９】
表２および表３に、実施例１〜４および比較例１〜４における、積層セラミック配線体１０と追加配線部（実施例１〜４においては第一の焼成膜１４であり、比較例１〜４においては第二の焼成膜１５である）との間の密着強度並びに電気抵抗値の測定結果を示す。なお、表２に示した密着強度は、各焼成膜にはんだ付けした針金を積層セラミック配線体１０に対して垂直に引張り、焼成膜が積層セラミック配線体１０から剥離した時点での引張り強度として測定したものである。
【００４０】
【表２】
2008258329.tif 000004
【００４１】
【表３】
2008258329.tif 000005
【００４２】
表２および表３から明らかなように、本発明の実施例１〜４は、高コストである平均粒径が１μｍ未満の導体粉の使用量を微量に抑えながら、積層セラミック配線体と導体膜との間の密着性および電気伝導性を両立する高性能なセラミック基板となる。
【００４３】
すなわち、外部端子と導電性ペーストの焼成膜配線部との間の電気伝導性を充分に有し、同時に導電性ペーストの焼成膜配線部と積層セラミック配線体のセラミック部との間の密着性にも優れたセラミック基板ひいてはデバイス実装物を廉価に提供できることになる。
【００４４】
（その他）
なお、実施例で挙げたような数値は例示であって、本発明の範囲がそれらの例示に限られないことは勿論である。
【００４５】
また、本発明は、タングステン、モリブデン、銅およびニッケルを含む群から選択された材料を表面の所定の位置に配置してなる外部端子を有するセラミック配線体を用いる場合に好適なものである。すなわち、上記実施形態では外部端子をニッケルとし、実施例では外部端子をタングステンとしたが、他の材料で外部端子が形成されていてもよく、また２種以上のものがデバイス実装面上に混在して複数の外部端子として用いられているものでもよい。
【００４６】
さらに、本発明は、広く、半導体素子その他の機能素子を集積したデバイスを実装するためのセラミック基板およびその製造方法に適用して好適なものである。実装されるデバイスとしては、単なる半導体デバイスだけでなく、インクジェット記録ヘッドに用いられる記録素子基板であってもよい。この記録素子基板としては、インク吐出口と、これに連通する液路と、これに配された発熱体などの吐出エネルギ発生素子と、これを駆動するための機能素子とが多数集積配置されたものとすることができる。この場合は、記録素子基板の実装面が平坦で、寸法精度および信頼性の高いインクジェット記録ヘッドを廉価に提供できるようになる。
【図面の簡単な説明】
【００４７】
【図１】本発明の実施形態に係るセラミック基板の製造工程の説明図であり、反りを有する積層セラミック配線体の縦断面を模式的に示している。
【図２】本発明の実施形態に係るセラミック基板の製造工程の説明図であり、図１の積層セラミック配線体に第一の焼成膜を形成した状態を模式的に示している。
【図３】本発明の実施形態に係るセラミック基板の製造工程の説明図であり、図２の積層セラミック配線体に第二の焼成膜を形成した状態を模式的に示している。
【図４】本発明の実施形態に係るセラミック基板の製造工程の説明図であり、図３の積層セラミック配線体に形成した金属部を平坦化した状態を模式的に示している。
【図５】本発明を適用して形成された、実施例１〜４に係るセラミック基板の一部の縦断面を示す模式図である。
【図６】比較例１〜４に係るセラミック基板の一部の縦断面を示す模式図である。
【符号の説明】
【００４８】
１０  積層セラミック配線体
１１  内部配線
１２  外部端子
１３  セラミック部
１４  第一の焼成膜
１５  第二の焼成膜
１６  セラミック基板
【図１】
2008258329.tif 000006
【図２】
2008258329.tif 000007
【図３】
2008258329.tif 000008
【図４】
2008258329.tif 000009
【図５】
2008258329.tif 000010
【図６】
2008258329.tif 000011