(57)【要約】【課題】通常のウエハテストと同じ工程にて初期不良発生の疑いのある集積回路を高い確率にて除去でき、集積回路のコスト上昇なしに集積回路の品質を向上することのできる数積回路を提供する。【解決手段】ウエハプロセスによって形成される複数の表示装置駆動用ドライバ１が形成されたウエハにおいて、各表示装置駆動用ドライバ１におけるダスト検知用回路および該ダスト検知用回路における測定端子６，７が、該表示装置駆動用ドライバ１の周囲におけるスクライブライン上に形成される。上記表示装置駆動用ドライバ１上に設置された端子を使用して行う動作テストまたはストレステストと、ダスト検知用回路の測定端子６，７を使用して行うダスト検知テストとを、同工程のウエハテストにて行う。【選択図】図１
2008258271.tif 000002
【特許請求の範囲】
【請求項１】
ウエハプロセスによって形成される複数の集積回路が形成されたウエハにおいて、
上記各集積回路の間にはスクライブラインとなる領域が設けられており、
各集積回路におけるダスト検知用回路が、該集積回路の周囲におけるスクライブライン上に形成されており、
各集積回路における信号の入出力端子は上記集積回路の長辺側に沿って配置され、ダスト検知用回路における測定端子は上記集積回路の短辺側に沿った集積回路の内部もしくはスクライブライン上に配置されていることを特徴とする複数の集積回路が形成されたウエハ。
【請求項２】
上記ダスト検知用回路が、上記集積回路が有する配線層と同工程にて作成され、各々別の測定端子を有する第１の配線と第２の配線とで構成されており、
第１の配線と第２の配線とは、上記集積回路の長辺に沿ったスクライブライン上にて互いに接触しないように入れ子状態で配置されていることを特徴とする請求項１に記載の複数の集積回路が形成されたウエハ。
【請求項３】
上記ダスト検知用回路の測定端子は、上記集積回路の短辺に沿ったスクライブライン上に配置されていることを特徴とする請求項１に記載の複数の集積回路が形成されたウエハ
【請求項４】
上記集積回路は、表示用駆動素子であることを特徴とする請求項１に記載の複数の集積回路が形成されたウエハ。
【請求項５】
上記請求項１ないし４の何れかに記載の複数の集積回路が形成されたウエハのテスト方法であって、
上記集積回路上に設置された端子を使用して行う集積回路の動作テストまたはストレステストと、上記ダスト検知用回路の測定端子を使用して行うダスト検知テストとを、同工程で行う事を特徴とする複数の集積回路が形成されたウエハのテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置の駆動回路等に用いられる集積回路に関するものであり、特に、複数の集積回路が形成されたウエハの状態においてダスト検知を行なうことができる集積回路に関するものである。
【背景技術】
【０００２】
液晶ドライバ等の表示駆動用集積回路は、表示駆動出力が多いため、例えば特許文献１に示されるように、その形状は細長くレイアウトされており、そのほとんどの面積を表示駆動を行う出力回路が占めている。
【０００３】
近年、自家用車等の車内に液晶による表示を行う表示装置が搭載されることが多くなってきている。このような液晶表示パネルは、ナビゲーション装置はもちろん、自動車のスピード等を表示するインパネ部分にも使用されるようになってきている。このため、自動車等に搭載される液晶表示パネルに使用する駆動用ドライバ集積回路も、自動車で使用される他の部品と同様に、高い信頼性を要求されている。
【０００４】
このように高信頼性が要求される液晶ドライバでは、製造工程で集積回路に異物が付着しないように管理すると共に、製造工程で異物が付着した集積回路を出荷しないよう、ストレステストを行なっている。ストレステストとは、集積回路内部で配線同士の電位差ができるだけ高くなるようにして、配線間にある異物を検出する方法である。
【０００５】
すなわち、配線間に付着した異物は、完全に配線をショートしている場合には、電気的な測定で検知できる。しかしながら、薄い絶縁膜等が異物と配線との間にあり、完全にショートしていない場合には、上記異物は電気的な測定では検知できない。このように、配線間を完全にショートさせるに至らない異物を検知するには、上記のように配線同士間の電位差を高くし、ストレス電圧を印加する。このようなストレステストを行なうすることにより、異物と配線との間にある前記薄い絶縁膜が破壊され、上記異物による潜在的不良が顕在化される。ストレステストの後は、上記異物によるショートが電気的測定で検知できるものとなり、製造工程で異物が付着した集積回路をテスト工程で除去できる。
【０００６】
例えば、特許文献２においては、表示器用階調配線の配線を工夫することにより、各階調配線に大きなストレス電圧を印加できるようにする技術が開示されている。
【０００７】
また、液晶ドライバ等の半導体集積回路は、通常、シリコンウエハ上に多数のチップが同時に作り込まれ、これらをスクライブ工程にて個片に切り分けることにより、完成品となる個々の半導体チップが得られる。特許文献３には、ウエハのスクライブライン上に欠陥率測定用の配線パターンを配置し、これら配線間の抵抗等を測定することで、ウエハプロセスの工程ごとの欠陥率を測定する方法が開示されている。
【特許文献１】特許第２６６５２７５号公報（１９９２年８月３１日公開）
【特許文献２】特開２００１−２９０１２８公報（２００１年１０月１９日公開）
【特許文献３】特開平１−２６５５３３号公報（１９８９年１０月２３日）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献２のように、配線を工夫してストレス電圧を印加できるのは、一部の回路である。そして、ストレス電圧を印加可能な回路を増やすために、ストレステスト用の配線を増やせば、チップ面積が増大するといった問題が発生する。
【０００９】
また、特許文献３では、断線やショート等によるウエハプロセスの工程ごとの欠陥率
を検出することができるが、ウエハのスクライブライン上に配置した配線間の抵抗値を測定する場合には、上記ストレステストとは別の工程となり、テスト工数の増加を招いてコスト上昇を招くといった問題がある。
【００１０】
すなわち、ストレステストは、ウエハ上の個々のチップをテストするときに同時に実施するが、特許文献３の構成はスクライブライン全面にチェックパターンがあり、このチェックパターンでの測定を行うには、チップのテストとは別に、ウエハ毎にチェックパターンの測定を行う必要がある。このとき、チップ測定のプローブカード（測定用プローブが設置されたテスト用治具）を交換する、もしくは別のテスタで測定を行う等の、チップ測定で行わない手順が発生する。
【００１１】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、通常のウエハテストと同じ工程にて初期不良発生の疑いのある集積回路を高い確率にて除去でき、集積回路のコスト上昇なしに集積回路の品質を向上することにある。
【課題を解決するための手段】
【００１２】
本発明に係る複数の集積回路が形成されたウエハは、上記課題を解決するために、ウエハプロセスによって形成される複数の集積回路が形成されたウエハにおいて、上記各集積回路の間にはスクライブラインとなる領域が設けられており、各集積回路におけるダスト検知用回路が、該集積回路の周囲におけるスクライブライン上に形成されており、各集積回路における信号の入出力端子は上記集積回路の長辺側に沿って配置され、ダスト検知用回路における測定端子は上記集積回路の短辺側に沿った集積回路の内部もしくはスクライブライン上に配置されていることを特徴としている。
【００１３】
上記の構成によれば、集積回路の周辺を囲むスクライブライン上に、ダスト検知用回路が形成され、該ダスト検知用回路における測定端子は上記集積回路の短辺側に沿った集積回路の内部もしくはスクライブライン上に形成される。そして、各集積回路における信号の入出力端子は上記集積回路の長辺側に沿って配置される。このようなパッドの配置により、集積回路の短辺側にそって配置したダスト検知回路の測定端子を、集積回路の測定と同時にプロービングできる。この結果、集積回路の動作テストまたはストレステストと、ダスト検知回路によるダスト検知テストを一回のプロービングにより同時に測定できる。
【００１４】
また、上記の集積回路が形成されたウエハでは、上記ダスト検知用回路が、上記集積回路が有する配線層と同工程にて作成され、各々別の測定端子を有する第１の配線と第２の配線とで構成されており、第１の配線と第２の配線とは、上記集積回路の長辺に沿ったスクライブライン上にて互いに接触しないように入れ子状態で配置されている構成とすることができる。
【００１５】
上記の構成によれば、第１の配線と第２の配線との間に異物があった場合には、これらの配線がショートして微小電流が流れる。この電流は異物の抵抗が低いほど、また異物の個数が多いほど電流値が大きくなる。電流が大きいほど、集積回路内部の配線もショートする確率が高くなる。このため、ウエハテストでは、集積回路に対する上記動作テストやストレステストに加え、例えば、ダスト検知回路における測定間に流れるリーク電流の許容値を決めておき、許容値を超えたドライバを不良と判断するダスト検知テストを行うことができる。
【００１６】
また、上記の集積回路が形成されたウエハでは、上記ダスト検知用回路の測定端子は、上記集積回路の短辺に沿ったスクライブライン上に配置されている構成とすることができる。
【００１７】
また、上記の集積回路が形成されたウエハでは、上記集積回路は、表示用駆動素子である構成とすることができる。
【００１８】
本発明に係る複数の集積回路が形成されたウエハのテスト方法は、上記課題を解決するために、上記集積回路上に設置された端子を使用して行う集積回路の動作テストまたはストレステストと、上記ダスト検知用回路の測定端子を使用して行うダスト検知テストとを、同工程で行う事を特徴としている。
【発明の効果】
【００１９】
本発明に係る複数の集積回路が形成されたウエハは、以上のように、ウエハプロセスによって形成される複数の集積回路が形成されたウエハにおいて、上記各集積回路の間にはスクライブラインとなる領域が設けられており、各集積回路におけるダスト検知用回路が、該集積回路の周囲におけるスクライブライン上に形成されており、各集積回路における信号の入出力端子は上記集積回路の長辺側に沿って配置され、ダスト検知用回路における測定端子は上記集積回路の短辺側に沿った集積回路の内部もしくはスクライブライン上に配置されている構成である。
【００２０】
それゆえ、このようなパッドの配置により、集積回路の短辺側にそって配置したダスト検知回路の測定端子を、集積回路の測定と同時にプロービングできる。この結果、集積回路の動作テストまたはストレステストと、ダスト検知回路によるダスト検知テストを一回のプロービングにより同時に測定できる。
【００２１】
このため、初期不良発生の疑いのある集積回路を高い確率にて除去することが通常のウエハテストと同じ工程にて実現でき、集積回路のコスト上昇なしに、集積回路の品質を向上することができるといった効果を奏する。
【発明を実施するための最良の形態】
【００２２】
本発明の一実施形態について図１ないし図４に基づいて説明すると以下の通りである。図１に、本実施の形態に係る表示装置駆動用ドライバの概略構成を示す。
【００２３】
図１に示す表示装置駆動用ドライバ１は、細長い略長方形の形状をした半導体装置であり、ウエハプロセスによって作成される。図１では、ウエハ上において形成されている１つの表示装置駆動用ドライバ１とその周辺部分とを図示している。表示装置駆動用ドライバ１の周辺は、ウエハから個々の表示装置駆動用ドライバ１を切り出すためのスクライブラインとなっており、本実施の形態では、上記スクライブライン上にダスト検知回路が形成されている。
【００２４】
表示装置駆動用ドライバ１は、該ドライバの駆動出力信号を出力するための複数の出力パッド２と、該ドライバへ制御信号を入力するための複数の入力パッド３とを備えている。出力パッド２および入力パッド３は、表示装置駆動用ドライバ１の長辺側に沿って配置されており、表示装置駆動用ドライバ１の短辺には配置されていない
また、スクライブライン上に形成されるダスト検知回路は、１層につき２種類の配線４および５によって構成されている。配線４と配線５とは、表示装置駆動用ドライバ１の長辺に沿ったスクライブライン上において、互いに接触することなく入れ子状態で配置されている。すなわち、配線４と配線５とは、それぞれ複数の配線が平行に形成された構成であり、表示装置駆動用ドライバ１の長辺に沿ったスクライブライン上では、配線４と配線５とが交互に隣接するように配置されている。
【００２５】
また、配線４には端子６が接続されており、配線５には端子７が接続されている。端子６および７は、表示装置駆動用ドライバ１の短辺に沿ったスクライブライン上において配置されている。
【００２６】
配線４と配線５とは、表示装置駆動用ドライバ１における配線の形成工程において同時に形成される。例えば、表示装置駆動用ドライバ１にメタル配線を形成する工程において、同時にメタル配線によって配線４，５を形成しても良いし、表示装置駆動用ドライバ１にポリシリコン層や拡散層を形成する工程において、同時にポリシリコン層や拡散層によって配線４，５を形成しても良い。また、隣接する配線４と配線５との間のスペースは、表示装置駆動用ドライバ１が作成されるプロセスにおいて、許される最小のスペースとすることが好ましい。
【００２７】
図２は、図１に示す表示装置駆動用ドライバ１を、ウエハテストのプローブカードでプロービングした状態を示す。図２においては、８がドライバの駆動出力を測定するプローブピン、９がドライバの制御信号を与えるプローブピン、１０がダスト検知回路の測定端子６に電圧を与えるプローブピン、１１が検知回路の測定端子７に電圧を与えるプローブピンである。
【００２８】
上記ウエハテスト時には、テスタはプローブピン８および９により、表示装置駆動用ドライバ１に動作電圧や動作信号を与え、正しく動作するかの試験を行うと共に、ストレス電圧を与えてドライバ内部の異物検出を行う。
【００２９】
また、上記テストに加え、テスト端子１０とテスト端子１１の間に電圧を与えて、これらの端子間に流れる電流を測定して、ダスト検知テストを行う。すなわち、配線４および５の間に異物があった場合には、配線４，５がショートして微小電流が流れる。この電流は異物の抵抗が低いほど、また異物の個数が多いほど電流値が大きくなる。電流が大きいほど、ドライバ内部の配線もショートする確率が高くなる。このため、ウエハテストでは、表示装置駆動用ドライバ１に対する上記動作テストやストレステストに加え、ダスト検知回路におけるテスト端子１０，１１間に流れるリーク電流の許容値を決めておき、許容値を超えたドライバを不良と判断するダスト検知テストを行う。これにより、ドライバの潜在的不良を高確率で排除できる。
【００３０】
本実施の形態の表示装置駆動用ドライバ１では、スクライブライン上にダスト検知回路を設けることにより、チップ面積を増大させること無く、ダスト検知テストを行なうことができる。
【００３１】
また、本発明では、上記ダスト検出テストを、通常のチップテストと同時にウエハテストにおいて実行できることが特徴となっている。このためには、チップテストを行なうためのチップ内入出力パッドと、ダスト検知回路におけるテストパッドとの配置を工夫し、ダスト検知回路のパッドへのプロービングとチップテストのためのプロービングとが干渉しないようにすることが重要である。
【００３２】
このため、本実施の形態では、表示装置駆動用ドライバ１における出力パッド２および入力パッド３は、表示装置駆動用ドライバ１の長辺側に沿って配置される。そして、ダスト検知回路におけるパッド６および７は、表示装置駆動用ドライバ１の短辺に沿ったスクライブライン上において配置されている。これにより、出力パッド２および入力パッド３に対してプロービングするプローブピンと、パッド６および７に対してプロービングするプローブピンとが干渉することなく、ダスト検出テストと通常のチップテストとを同時にウエハテストにおいて実行できるようになる。
【００３３】
図１に示すダスト検知回路は、表示駆動用集積回路のように長方形で細長い形状の集積回路において特に有効である。なぜなら、細長い長方形形状は、同面積の正方形に近い形状より周囲長が長くなるため、集積回路の面積とダスト検知回路の面積との比が小さくなり、ダスト検知回路上でのダスト発生状況が、集積回路上でのダスト発生状況を反映し易くなるからである。
【００３４】
また、図１に示すダスト検知回路では、配線４，５による配線層を１層のみ設けた構成を例示している。しかしながら、表示装置駆動用ドライバ１のような半導体集積回路は、通常、多数の層を積層して形成されるものであり、配線層も複数有している。このため、ダスト検知回路においても、配線４，５で形成されるような配線層を、表示装置駆動用ドライバ１の配線層に合わせて複数有する構成としてもよい。このような場合、それぞれの配線層に対する測定端子を、例えばコンタクトホールを介してウエハ表面に露出させれば、複数の配線層のダストを同時に検知することができる。ここで、複数の配線層とは、例えばメタル層、ポリシリコン層、拡散層等を示す。
【００３５】
例えば、図３は、３層のメタル層とポリシリコン層と拡散層との計５層のダスト検知回路を設けたときのパッド構成例を示す図である。このようにダスト検知回路を複数層に設けた場合には、各辺に配置される測定端子も複数個になり、ダスト検知回路の測定用パッドをも表示装置駆動用ドライバ１の内部に配置すると、該測定用パッドのプローブを配置することが困難になる。これに対して、ダスト検知回路の測定用パッドを表示装置駆動用ドライバ１の短辺に沿ったスクライブライン上において配置すれば、該測定用パッドの配置スペースが確保し易くなる。
【００３６】
但し、上述したように、表示装置駆動用ドライバ１における出力パッド２および入力パッド３は、表示装置駆動用ドライバ１の長辺側に沿って配置され、短辺側には配置されないため、ダスト検知回路の測定用パッドの数が比較的少なく、表示装置駆動用ドライバ１の内部に配置可能であれば、該測定用パッドを表示装置駆動用ドライバ１の短辺側に沿って配置しても良い。
【００３７】
例えば、図４は、１層のメタル層とポリシリコン層と拡散層との計３層のダスト検知回路を設けたときのパッド構成例を示す図である。この例では、ダスト検知回路の測定用パッドを表示装置駆動用ドライバ１の短辺側に沿って配置可能となっている。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態を示すものであり、ダスト検知回路をウエハのスクライブライン上に配置した集積回路を示す図である。
【図２】図１の集積回路をウエハテストでプロービングした状態を示す図である。
【図３】複数層のダスト検知回路と集積回路とをウエハテストでプロービングした状態を示す図である。
【図４】複数層のダスト検知回路と集積回路とをウエハテストでプロービングした状態を示す図である。
【符号の説明】
【００３９】
１        表示装置駆動用ドライバ１（集積回路）
２        出力パッド
３        入力パッド
４        配線（ダスト検知回路、第１の配線）
５        配線（ダスト検知回路、第２の配線）
６，７    端子（ダスト検知回路の測定端子）
８〜１１  プローブピン
【図１】
2008258271.tif 000003
【図２】
2008258271.tif 000004
【図３】
2008258271.tif 000005
【図４】
2008258271.tif 000006