(57)【要約】【課題】スイッチング素子が形成された半導体チップの上面または下面のいずれの面を実装面として使用した場合においても、放熱性の劣化を抑制しつつ、耐圧を向上させることが可能なスイッチングモジュールを提供する。【解決手段】半導体チップ４６のエミッタ電極４６ｅの周囲には耐圧構造４７が形成され、半導体チップ４６と銅パターン１２との間に導電性スペーサ１４を介挿し、半導体チップ４６のエミッタ電極４６ｅを、ハンダ１５、導電性スペーサ１４およびハンダ１３を順次介して銅パターン１２に接続する。【選択図】      図１
2008300530.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１相分の上下アームを構成するスイッチング素子と、
上アームを構成するスイッチング素子の高電位側端子が対向するように前記スイッチング素子が配置された第１の実装パターンと、
下アームを構成するスイッチング素子の低電位側端子が対向するように前記スイッチング素子が配置された第２の実装パターンと、
前記下アームを構成するスイッチング素子の低電位側端子と前記第２の実装パターンとの間に配置された導電性スペーサとを備えることを特徴とするスイッチングモジュール。
【請求項２】
少なくとも１相分の上下アームを構成するスイッチング素子と、
上アームを構成するスイッチング素子の高電位側端子が対向するように前記スイッチング素子が配置された第１の実装パターンと、
下アームを構成するスイッチング素子の低電位側端子が対向するように前記スイッチング素子が配置された第２の実装パターンとを備え、
前記下アームを構成するスイッチング素子の高電位側端子に耐圧構造が形成されていることを特徴とするスイッチングモジュール。
【請求項３】
少なくとも１相分の上下アームを構成するスイッチング素子と、
上アームを構成するスイッチング素子の高電位側端子が対向するように前記スイッチング素子が配置された第１の実装パターンと、
下アームを構成するスイッチング素子の低電位側端子が対向するように前記スイッチング素子が配置された第２の実装パターンとを備え、
前記下アームを構成するスイッチング素子の低電位側端子および高電位側端子の双方に耐圧構造が形成されていることを特徴とするスイッチングモジュール。
【請求項４】
少なくとも１相分の上下アームを構成するスイッチング素子と、
上アームを構成するスイッチング素子の高電位側端子が対向するように前記スイッチング素子が配置された第１の実装パターンと、
下アームを構成するスイッチング素子の低電位側端子が対向するように前記スイッチング素子が配置された第２の実装パターンとを備え、
前記下アームを構成するスイッチング素子においては、前記高電位側端子に耐圧構造が形成され、前記上アームを構成するスイッチング素子においては、前記低電位側端子に耐圧構造が形成されていることを特徴とするスイッチングモジュール。
【請求項５】
前記下アームを構成するスイッチング素子の低電位側端子と前記第２の実装パターンとの間に配置された導電性スペーサとを備えることを特徴とする請求項２から４のいずれか１項記載のスイッチングモジュール。
【請求項６】
前記スイッチング素子の端部と前記第２の実装パターンとが重なる箇所の耐圧構造の幅が、前記スイッチング素子の端部と前記第２の実装パターンとが重ならない箇所の耐圧構造の幅よりも大きいことを特徴とする請求項２から５のいずれか１項記載のスイッチングモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はスイッチングモジュールに関し、特に、スイッチング素子とこれに逆並列に接続されたダーオードとを１アームとして構成された上下２アーム直列回路の実装方法に適用して好適なものである。
【背景技術】
【０００２】
商用交流電源などから得られた入力電力を半導体スイッチング素子にて所定の周波数の電力に変換して出力するために、インバータなどの電力変換装置が用いられている。
図９は、インバータを用いた電力変換装置の一例を示す図である。
図９において、三相交流電源１４１は、整流器１４２および平滑コンデンサＣ４を介してインバータ１４３に接続され、インバータ１４３はモータ１４４に接続されている。そして、三相交流電源１４１の各相は、コモンモードノイズを低減するために、接地コンデンサＣ１〜Ｃ３をそれぞれ介して接地されている。ここで、整流器１４２には、整流ダイオードＤ１〜Ｄ６が設けられるとともに、インバータ１４３には、スイッチング素子Ｍ１１〜Ｍ１６およびスイッチング素子Ｍ１１〜Ｍ１６にそれぞれ逆並列接続された帰還ダイオードＤ１１〜Ｄ１６が設けられている。
【０００３】
なお、スイッチング素子Ｍ１１〜Ｍ１６としては、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲートバイポーラトランジスタ）やパワーＭＯＳＦＥＴを用いることができる。
そして、三相交流電源１４１にて生成された交流電圧は整流器１４２および平滑コンデンサＣ４にて直流電圧に変換され、その直流電圧はインバータ１４３にて交流電圧に変換されてモータ１４４に供給される。
【０００４】
ここで、各スイッチング素子Ｍ１１〜Ｍ１６と各帰還ダイオードＤ１１〜Ｄ１６の組で基本回路（アーム）が構成され、インバータ１４３は、このアームを６個用いることで構成することができる。そして、各スイッチング素子Ｍ１１〜Ｍ１６とこれに逆並列に接続された各帰還ダイオードＤ１１〜Ｄ１６とを１アームとすると、スイッチング素子Ｍ１１、Ｍ１４にて上下２アーム直列回路を構成し、スイッチング素子Ｍ１２、Ｍ１５にて上下２アーム直列回路を構成し、スイッチング素子Ｍ１３、Ｍ１６にて上下２アーム直列回路を構成することができる。そして、これら３組の上下２アーム直列回路を３並列接続することでインバータ１４３を構成することができる。
【０００５】
なお、インバータモジュールは、上下２アーム分を１組（２ｉｎ１タイプ）とするか、あるいは６アーム分を１組（６ｉｎ１タイプ）として構成することができ、３相インバータでは、２アームの組を３並列接続するか、６アームの組をそのまま用いることができる。
また、インバータモジュールは、冷却のためにヒートシンク１４５上に設置され、このヒートシンク１４５は、安全性を確保するためアース電位に接続される。
【０００６】
図１０は、上下２アーム直列回路が搭載されたスイッチングモジュールの外観構成を示す斜視図である。
図１０において、冷却用の銅ベース１０１上には封止樹脂１０２が設けられ、負荷側に接続される出力電極１０３、直流の負側出力電極１０４、直流の正側出力電極１０５、上アーム側および下アーム側のＩＧＢＴのゲート／エミッタ端子１０６が封止樹脂１０２から取り出されている。ここで、銅ベース１０１は、図４のヒートシンク４５と接するように配置され、ヒートシンク４５と同電位になる。
【０００７】
図１１は、図１０のスイッチングモジュールに搭載されたＩＧＢＴの実装状態を示す平面図、図１２は、図１０のスイッチングモジュールに搭載されたＩＧＢＴの実装状態を示す断面図である。
図１１および図１２において、銅ベース１０１上には絶縁性基板１１１が搭載され、絶縁性基板１１１上には、互いに分離された銅パターン１１２、１１３が形成されている。そして、上アーム側の半導体チップ１１４は、ＩＧＢＴのエミッタが上側、コレクタが下側を向くようにして銅パターン１１２上に半田付けにて実装され、下アーム側の半導体チップ１１５は、ＩＧＢＴのエミッタが上側、コレクタが下側を向くようにして銅パターン１１３上に半田付けにて実装されている。そして、半導体チップ１１４の上側の端子と銅パターン１１３とをボンディングワイヤ１１６にて接続することで、半導体チップ１１４に搭載されたＩＧＢＴのエミッタと半導体チップ１１５に搭載されたＩＧＢＴのコレクタとを接続し、上下２アーム直列回路を形成することができる。
【０００８】
ここで、銅パターン１１２、１１３は絶縁性基板１１１を介して銅ベース１０１と向き合うため、銅パターン１１２、１１３と銅ベース１０１との間には浮遊容量が形成される。すなわち、上アーム側のＩＧＢＴのコレクタと銅ベース１０１との間および下アーム側のＩＧＢＴのコレクタと銅ベース１０１との間に浮遊容量が形成される。
【０００９】
図１３は、図９の２素子構成のインバータを用いた場合におけるコモンモード電流経路を示す図である。
図１３において、インバータモジュールは、アース電位と同電位のヒートシンク１４５上に実装され、上アーム側のＩＧＢＴのコレクタと銅ベース１０１との間および下アーム側のＩＧＢＴのコレクタと銅ベース１０１との間に形成される浮遊容量Ｃ５、Ｃ６もアース電位に接続される。そして、コモンモード電流は、浮遊容量C５、Ｃ６を通るコモンモード電流経路ＲＣを介して主に流れる。
【００１０】
ただし、ＩＧＢＴが実際にスイッチング動作した場合、浮遊容量Ｃ５では理想的には電位変動がないため充放電電流が流れることはなく、主として浮遊容量Ｃ６に流れる充放電電流がコモンモード電流となる。そして、このコモンモード電流に起因して生じる電位変動が伝導ノイズとして他の装置に伝わると、誤動作の原因となる。また、このコモンモード電流は通常は高周波電流であるため、このコモンモード電流が流れると、コモンモード電流経路ＲＣがループアンテナとなって不要な電磁波が放射ノイズとして放射され、他の装置の誤動作の原因となる。
【００１１】
ここで、伝導ノイズや放射ノイズはコモンモード電流の大きさに依存し、コモンモード電流の大きさはＩＧＢＴの浮遊容量に比例することから、ＩＧＢＴの浮遊容量が大きくなるに従って、伝導ノイズや放射ノイズも大きくなる。
このようなコモンモード電流に起因する伝導ノイズや放射ノイズの対策として、インバータモジュール外の部分について、配線とアース電極とのラミネート化や、接地コンデンサＣ１〜Ｃ３を設けるなどの方法がとられる。また、コモンモード電流を小さくすることで、放射ノイズを低減する方法も提案されている（特許文献１）。
さらに、本出願人による先願（特願２００５−３７８７４３）には、上アームの低電位側端子と下アームの高電位側端子とを接続する実装パターンの面積を小さくすることで、コモンモード電流量を低減し、伝導ノイズや放射ノイズを低減する方法が提案されている。
【００１２】
図１４は、先願のスイッチングモジュールの概略構成を示す断面図、図１５は、図１４のスイッチングモジュールの概略構成を示す平面図である。
図１４および図１５において、銅ベース１３０上には絶縁性基板１３１が搭載され、絶縁性基板１３１上には、互いに分離された銅パターン１３２、１３３、１３８が形成されている。また、半導体チップ１３４、１３５には、ＩＢＧＴとこれに逆並列に接続された帰還ダイオードとがそれぞれ形成されている。
【００１３】
そして、上アーム側の半導体チップ１３４は、ＩＧＢＴのエミッタが上側、コレクタが下側を向くようにして銅パターン１３２上に半田付けにて実装され、下アーム側の半導体チップ１３５は、ＩＧＢＴのコレクタが上側、エミッタが下側を向くようにして銅パターン１３３上に半田付けにて実装されている。そして、半導体チップ１３４の上側の端子と銅パターン１３８とをボンディングワイヤ１３６にて接続するとともに、半導体チップ１３５の上側の端子と銅パターン１３８とをボンディングワイヤ１３７にて接続することで、半導体チップ１３４に搭載されたＩＧＢＴのエミッタと半導体チップ１３５に搭載されたＩＧＢＴのコレクタとを接続し、上下２アーム直列回路を形成することができる。
【００１４】
ここで、銅パターン１３８は、ボンディングワイヤ１３６、１３７を接続するための最小限の面積に設定することで、図１３の浮遊容量Ｃ６を小さくすることができ、コモンモード電流量を低減することができる。
ここで、図９のスイッチング素子Ｍ１１〜Ｍ１６等に適用される半導体チップは、所望の耐圧を確保するための耐圧構造が採用されている（特許文献２）。なお、以下の説明では、スイッチング素子Ｍ１１〜Ｍ１６がＩＧＢＴの場合を例にとって説明する。
【００１５】
図１６（ａ）は、従来のスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す裏面図、図１６（ｂ）は、従来のスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す平面図である。
図１６において、半導体チップ４６には、スイッチング素子Ｍ１１〜Ｍ１６等に適用されるＩＧＢＴが形成され、半導体チップ４６の一方の面にはコレクタ電極４６ｃ、半導体チップ４６の他方の面には、エミッタ電極４６ｅおよびゲート電極４６ｇが形成されている。そして、エミッタ電極４６ｅの周囲には、所望の耐圧を確保するために、ガードリングなどの耐圧構造４７が形成されている。
【００１６】
図１７は、図１６のスイッチング素子の実装方法を示す断面図である。
図１７において、銅ベース１０上には絶縁性基板１１が搭載され、絶縁性基板１１上には、銅パターン１２が形成されている。そして、銅パターン１２上には、ＩＧＢＴのコレクタ面が銅パターン１２に対向するようにして半導体チップ４６が配置され、半導体チップ４６のコレクタ電極４６ｃはハンダ１３を介して銅パターン１２に接続されている。
そして、エミッタ電極４６ｅの周囲に耐圧構造４７を形成することにより、エミッタ電極４６ｅとハンダ１３との間の絶縁距離Ｌ５を確保することができ、所望の耐圧を確保することができる。
ここで、半導体チップ４６が実装される銅パターンには、ＩＧＢＴ以外にも、ダイオードチップ、ボンディングワイヤ、出力端子に接続される銅バーなどが実装されることから、ＩＧＢＴが形成された半導体チップ４６よりも広い面積が必要である。
【００１７】
図１８は、図１６のスイッチング素子の実装状態の一例を示す平面図である。
図１８において、半導体チップ４６が実装される銅パターン３２として、Ｌ字状のパターンを用いることができる。そして、半導体チップ４６は、その３辺が銅パターン３２の３辺に沿うように配置することができる。
そして、図１４および図１５のスイッチングモジュールを実現するには、ＩＧＢＴのコレクタ面が銅パターン３２に対向するようにして半導体チップ４６を銅パターン３２上に配置する必要がある。
【００１８】
図１９は、図１６のスイッチング素子のエミッタ面を図１８の銅パターンに対向配置した時の実装方法を示す断面図である。
図１９において、銅ベース３０上には絶縁性基板３１が搭載され、絶縁性基板３１上には、銅パターン３２が形成されている。そして、銅パターン３２上には、ＩＧＢＴのエミッタ面が銅パターン３２に対向するようにして半導体チップ４６が配置され、半導体チップ４６のエミッタ電極４６ｅはハンダ１３を介して銅パターン３２に接続されている。
【００１９】
ここで、半導体チップ４６の耐圧構造４７は、絶縁膜やポリイミドなどの保護膜で覆われていることから、ハンダ１３の濡れ性がよくない。このため、半導体チップ４６の外側に広がる銅パターン３２上には、保護膜を避けるようにしてハンダ１３が広がりながら、半導体チップ４６が銅パターン３２上に固定される。
【特許文献１】特開２００４−７８８８号公報
【特許文献２】特開２００７−２７３０８号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
しかしながら、半導体チップ４６の外側に広がる銅パターン３２上にハンダ１３が広がると、半導体チップ４６の端部にハンダ１３が到達し、コレクタ電極４６ｃとハンダ１３との間の絶縁距離Ｌ６が短くなることから、所望の耐圧を確保することが困難となり、図１４および図１５のスイッチングモジュールの耐圧が劣化するという問題あった。
また、半導体チップ４６の放熱性は、銅パターン３２との接触面積が大きいほど優れる。このため、ＩＧＢＴのエミッタ面が銅パターン３２に対向するようにして半導体チップ４６を銅パターン３２上に配置すると、耐圧構造４７およびゲート電極４６ｇの面積の分だけ銅パターン３２との接触面積が小さくなることから、半導体チップ４６の放熱性が劣化するという問題あった。
【００２１】
さらに、図１４および図１５のスイッチングモジュールを実現するには、上アーム側の半導体チップ４６をＩＧＢＴのエミッタが上側を向くように配置させるとともに、下アーム側の半導体チップ４６をＩＧＢＴのエミッタが下側を向くように配置させる必要があることから、同一のスイッチングモジュール内で半導体チップ４６の放熱性が不均一となるという問題あった。
そこで、本発明の目的は、スイッチング素子が形成された半導体チップの上面または下面のいずれの面を実装面として使用した場合においても、放熱性の劣化を抑制しつつ、耐圧を向上させることが可能なスイッチングモジュールを提供することである。
【課題を解決するための手段】
【００２２】
上述した課題を解決するために、請求項１記載のスイッチングモジュールによれば、少なくとも１相分の上下アームを構成するスイッチング素子と、上アームを構成するスイッチング素子の高電位側端子が対向するように前記スイッチング素子が配置された第１の実装パターンと、下アームを構成するスイッチング素子の低電位側端子が対向するように前記スイッチング素子が配置された第２の実装パターンと、前記下アームを構成するスイッチング素子の低電位側端子と前記第２の実装パターンとの間に配置された導電性スペーサとを備えることを特徴とする。
【００２３】
また、請求項２記載のスイッチングモジュールによれば、少なくとも１相分の上下アームを構成するスイッチング素子と、上アームを構成するスイッチング素子の高電位側端子が対向するように前記スイッチング素子が配置された第１の実装パターンと、下アームを構成するスイッチング素子の低電位側端子が対向するように前記スイッチング素子が配置された第２の実装パターンとを備え、前記下アームを構成するスイッチング素子の高電位側端子に耐圧構造が形成されていることを特徴とする。
【００２４】
また、請求項３記載のスイッチングモジュールによれば、少なくとも１相分の上下アームを構成するスイッチング素子と、上アームを構成するスイッチング素子の高電位側端子が対向するように前記スイッチング素子が配置された第１の実装パターンと、下アームを構成するスイッチング素子の低電位側端子が対向するように前記スイッチング素子が配置された第２の実装パターンとを備え、前記下アームを構成するスイッチング素子の低電位側端子および高電位側端子の双方に耐圧構造が形成されていることを特徴とする。
【００２５】
また、請求項４記載のスイッチングモジュールによれば、少なくとも１相分の上下アームを構成するスイッチング素子と、上アームを構成するスイッチング素子の高電位側端子が対向するように前記スイッチング素子が配置された第１の実装パターンと、下アームを構成するスイッチング素子の低電位側端子が対向するように前記スイッチング素子が配置された第２の実装パターンとを備え、前記下アームを構成するスイッチング素子においては、前記高電位側端子に耐圧構造が形成され、前記上アームを構成するスイッチング素子においては、前記低電位側端子に耐圧構造が形成されていることを特徴とする。
【００２６】
また、請求項５記載のスイッチングモジュールによれば、前記下アームを構成するスイッチング素子の低電位側端子と前記第２の実装パターンとの間に配置された導電性スペーサとを備えることを特徴とする。
また、請求項６記載のスイッチングモジュールによれば、前記スイッチング素子の端部と前記第２の実装パターンとが重なる箇所の耐圧構造の幅が、前記スイッチング素子の端部と前記第２の実装パターンとが重ならない箇所の耐圧構造の幅よりも大きいことを特徴とする。
【発明の効果】
【００２７】
以上説明したように、本発明によれば、下アームを構成するスイッチング素子の高電位側端子と、第２の実装パターンとの間の絶縁距離を大きくすることができ、下アームを構成するスイッチング素子の低電位側端子が対向するように第２の実装パターンに実装した場合においても、必要な絶縁距離を確保することができる。このため、スイッチング素子が形成された半導体チップの上面または下面のいずれの面を実装面として使用した場合においても、放熱性の劣化を抑制しつつ、必要な耐圧を確保することができ、コモンモード電流量を低減し、スイッチングモジュールから発生する伝導ノイズや放射ノイズを低減することが可能となるとともに、スイッチングモジュールを安定的に動作させることができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施形態に係るスイッチングモジュールについて図面を参照しながら説明する。
図１は、本発明の第１実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの実装方法を示す断面図である。
図１において、半導体チップ４６には、図９のスイッチング素子Ｍ１１〜Ｍ１６等に適用されるＩＧＢＴが形成され、半導体チップ４６の一方の面にはコレクタ電極４６ｃ、半導体チップ４６の他方の面には、図１６のエミッタ電極４６ｅおよびゲート電極４６ｇが形成されている。そして、エミッタ電極４６ｅの周囲には、所望の耐圧を確保するために、ガードリングなどの耐圧構造４７が形成されている。
【００２９】
一方、銅ベース１０上には絶縁性基板１１が搭載され、絶縁性基板１１上には、実装パターンとして銅パターン１２が形成されている。そして、銅パターン１２上には、ＩＧＢＴのエミッタ面が銅パターン１２に対向するようにして半導体チップ４６が配置されている。ここで、半導体チップ４６と銅パターン１２との間には、導電性スペーサ１４が介挿され、半導体チップ４６のエミッタ電極４６ｅは、ハンダ１５、導電性スペーサ１４およびハンダ１３を順次介して銅パターン１２に接続されている。なお、導電性スペーサ１４の材質は、導電性を示すものであれば種類を問わないものの、銅やアルミニウムなどのように、導通抵抗が小さく、熱伝導性の優れるものが好ましい。
【００３０】
これにより、半導体チップ４６と銅パターン１２との間の距離を導電性スペーサ１４にて増大させることが可能となり、耐圧構造４７がエミッタ面側に形成されている半導体チップ４６をエミッタ面が銅パターン１２に対向するように実装した場合においても、半導体チップ４６のコレクタ電極４６ｃとの間の絶縁距離Ｌ１を増大させることができる。このため、図１４および図１５に示すように、上アーム側の半導体チップ１３４をＩＧＢＴのエミッタが上側を向くように配置させるとともに、下アーム側の半導体チップ１３５をＩＧＢＴのエミッタが下側を向くように配置させた場合においても、必要な耐圧を確保することが可能となることから、図９のスイッチングモジュールのコモンモード電流量を低減し、スイッチングモジュールから発生する伝導ノイズや放射ノイズを低減することが可能となるとともに、スイッチングモジュールを安定的に動作させることができる。
【００３１】
なお、図１４および図１５のスイッチングモジュールを構成する場合、ＩＧＢＴのエミッタが下側を向くように配置させた半導体チップ１３４については、所望の耐圧を確保するために、導電性スペーサ１４を設ける必要があるが、ＩＧＢＴのエミッタが上側を向くように配置させた半導体チップ１３５については、導電性スペーサ１４を設けるようにしてもよいし、導電性スペーサ１４を設けないようにしてもよい。
【００３２】
図２は、本発明の第２実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す表裏図である。
図２において、半導体チップ１６には、図９のスイッチング素子Ｍ１１〜Ｍ１６等に適用されるＩＧＢＴが形成され、半導体チップ１６の一方の面にはコレクタ電極１６ｃ、半導体チップ１６の他方の面には、エミッタ電極１６ｅおよびゲート電極１６ｇが形成されている。そして、コレクタ電極１６ｃの周囲には、所望の耐圧を確保するために、ガードリングなどの耐圧構造１７が形成されている。
【００３３】
なお、コレクタ−エミッタ間電圧は数１００Ｖ〜数ｋＶ程度あるのに対して、エミッタ電極１６ｅとゲート電極１６ｇとの間の電位差は一般的に２０〜３０Ｖ程度であるため、エミッタ電極１６ｅの周囲の耐圧構造を除去した場合においても、必要な耐圧を確保することができる。
そして、図２の半導体チップ１６を実装する場合、図１７に示すように、ＩＧＢＴのエミッタ面が銅パターン１２に対向するように半導体チップ１６を銅パターン１２上に配置し、半導体チップ１６のエミッタ電極１６ｅを、ハンダ１３を介して銅パターン１２に接続することができる。
【００３４】
これにより、耐圧構造１７をコレクタ面側に設けることができ、半導体チップ１６をエミッタ面が銅パターン１２に対向するように実装した場合においても、耐圧構造１７の部分によって放熱が妨げられるのを防止しつつ、半導体チップ１６のコレクタ電極１６ｃとの間の絶縁距離を増大させることができる。このため、図１４および図１５に示すように、上アーム側の半導体チップ１３４をＩＧＢＴのエミッタが上側を向くように配置させるとともに、下アーム側の半導体チップ１３５をＩＧＢＴのエミッタが下側を向くように配置させた場合においても、放熱性の劣化を抑制しつつ、必要な耐圧を確保することが可能となることから、図９のスイッチングモジュールのコモンモード電流量を低減し、スイッチングモジュールから発生する伝導ノイズや放射ノイズを低減することが可能となるとともに、スイッチングモジュールを安定的に動作させることができる。
【００３５】
また、図２の半導体チップ１６を用いて図１４および図１５のスイッチングモジュールを構成した場合、ＩＧＢＴのエミッタが上側を向くように配置された半導体チップ１３４については、図１６の半導体チップ４６を用いた場合に比べて、ハンダ１３との接触面積が小さくなるのに対して、ＩＧＢＴのエミッタが下側を向くように配置された半導体チップ１３５については、図１６の半導体チップ４６を用いた場合に比べて、ハンダ１３との接触面積が大きくなることから、上下アーム間での冷却能力のバラツキを低減することができる。
【００３６】
また、図２の半導体チップ１６を用いて図１４および図１５のスイッチングモジュールを構成する場合、ＩＧＢＴのエミッタが上側を向くように配置された半導体チップ１３４については、図１の導電性スペーサ１４を設けることで、効果的に耐圧を向上させることができる。また、ＩＧＢＴのエミッタが下側を向くように配置された半導体チップ１３５については、図１の導電性スペーサ１４を設けるようにしてもよいし、図１の導電性スペーサ１４を設けないようにしてもよい。
また、図１４および図１５のスイッチングモジュールを構成する場合、ＩＧＢＴのエミッタが上側を向くように配置された半導体チップ１３４については、図１６の半導体チップ４６を使用し、ＩＧＢＴのエミッタが下側を向くように配置された半導体チップ１３５については、図２の半導体チップ１６を使用してもよい。
【００３７】
図３（ａ）は、本発明の第３実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す裏面図、図３（ｂ）は、本発明の第３実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す平面図である。
図３において、半導体チップ２６には、図９のスイッチング素子Ｍ１１〜Ｍ１６等に適用されるＩＧＢＴが形成され、半導体チップ２６の一方の面にはコレクタ電極２６ｃ、半導体チップ２６の他方の面には、エミッタ電極２６ｅおよびゲート電極２６ｇが形成されている。そして、コレクタ電極２６ｃおよびエミッタ電極２６ｅの周囲には、所望の耐圧を確保するために、ガードリングなどの耐圧構造２７ａ、２７ｂがそれぞれ形成されている。
【００３８】
図４（ａ）は、図３のスイッチング素子のコレクタ面を銅パターンに対向配置した時の実装方法を示す断面図、図４（ｂ）は、図３のスイッチング素子のエミッタ面を銅パターンに対向配置した時の実装方法を示す断面図である。
図４（ａ）において、図３の半導体チップ２６をエミッタが上側を向くように実装する場合、ＩＧＢＴのコレクタ面が銅パターン１２に対向するように半導体チップ２６を銅パターン１２上に配置し、半導体チップ２６のコレクタ電極２６ｃを、ハンダ１３を介して銅パターン１２に接続することができる。
【００３９】
また、図４（ｂ）において、図３の半導体チップ２６をエミッタが下側を向くように実装する場合、ＩＧＢＴのコレクタ面が銅パターン１２に対向するように半導体チップ２６を銅パターン１２上に配置し、半導体チップ２６のエミッタ電極２６ｅを、ハンダ１３を介して銅パターン１２に接続することができる。
これにより、耐圧構造２７ａ、２７ｂをコレクタ面およびエミッタ面の双方に設けることができ、半導体チップ２６をエミッタ面が銅パターン１２に対向するように実装した場合においても、半導体チップ２６のコレクタ電極２６ｃとの間の絶縁距離Ｌ２を増大させることが可能となるとともに、半導体チップ２６をコレクタ面が銅パターン１２に対向するように実装した場合においても、半導体チップ２６のエミッタ電極２６ｅとの間の絶縁距離Ｌ２を増大させることが可能となる。
【００４０】
このため、図１４および図１５に示すように、上アーム側の半導体チップ１３４をＩＧＢＴのエミッタが上側を向くように配置させるとともに、下アーム側の半導体チップ１３５をＩＧＢＴのエミッタが下側を向くように配置させた場合においても、必要な耐圧を確保することが可能となることから、図９のスイッチングモジュールのコモンモード電流量を低減し、スイッチングモジュールから発生する伝導ノイズや放射ノイズを低減することが可能となるとともに、スイッチングモジュールを安定的に動作させることができる。
【００４１】
図５（ａ）は、本発明の第４実施形態に係るスイッチングモジュールに適用されるスイッチング素子のコレクタ面を銅パターンに対向配置した時の実装方法を示す断面図、図５（ｂ）は、本発明の第４実施形態に係るスイッチングモジュールに適用されるスイッチング素子のエミッタ面を銅パターンに対向配置した時の実装方法を示す断面図である。
図５（ａ）において、図３の半導体チップ２６をエミッタが上側を向くように実装する場合、ＩＧＢＴのコレクタ面が銅パターン１２に対向するように半導体チップ２６が銅パターン１２上に配置される。ここで、半導体チップ２６と銅パターン１２との間には、導電性スペーサ１４が介挿され、半導体チップ２６のコレクタ電極２６ｃは、ハンダ１５、導電性スペーサ１４およびハンダ１３を順次介して銅パターン１２に接続される。
【００４２】
また、図５（ｂ）において、図３の半導体チップ２６をエミッタが下側を向くように実装する場合、ＩＧＢＴのコレクタ面が銅パターン１２に対向するように半導体チップ２６が銅パターン１２上に配置される。ここで、半導体チップ２６と銅パターン１２との間には、導電性スペーサ１４が介挿され、半導体チップ２６のエミッタ電極２６ｅは、ハンダ１５、導電性スペーサ１４およびハンダ１３を順次介して銅パターン１２に接続される。
【００４３】
これにより、耐圧構造２７ａ、２７ｂをコレクタ面およびエミッタ面の双方に設けた上で、半導体チップ２６と銅パターン１２との間の距離を導電性スペーサ１４にて増大させることが可能となる。このため、半導体チップ２６のコレクタ面またはエミッタ面のいずれを上に向けて配置した場合においても、半導体チップ２６の上面との間の絶縁距離を銅パターン１２との間の絶縁距離Ｌ３または導電性スペーサ１４との間の絶縁距離Ｌ３´のいずれか短い方で決定することが可能となり、必要な耐圧を確保しつつ、耐圧構造２７ａ、２７ｂの幅を短くすることができる。
【００４４】
この結果、図１４および図１５に示すように、上アーム側の半導体チップ１３４をＩＧＢＴのエミッタが上側を向くように配置させるとともに、下アーム側の半導体チップ１３５をＩＧＢＴのエミッタが下側を向くように配置させた場合においても、放熱性の劣化を抑制しつつ、必要な耐圧を確保することが可能となることから、図９のスイッチングモジュールのコモンモード電流量を低減し、スイッチングモジュールから発生する伝導ノイズや放射ノイズを低減することが可能となるとともに、スイッチングモジュールを安定的に動作させることができる。
【００４５】
図６は、本発明の第５実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの実装方法を示す断面図である。
図６において、銅ベース３０上には絶縁性基板３１が搭載され、絶縁性基板３１上には、銅パターン３２が形成されている。そして、銅パターン３２上には、ＩＧＢＴのエミッタ面が銅パターン３２に対向するようにして半導体チップ２６が配置され、半導体チップ２６のエミッタ電極２６ｅはハンダ１３を介して銅パターン３２に接続されている。
【００４６】
ここで、図１８に示すようなＬ字状の銅パターン３２を用いた場合、ａ方向にはハンダ１３が広がることから、コレクタ電極２６ｃとの間の絶縁距離がＬ２となるのに対して、ａ´方向にはハンダ１３の広がりがないことから、コレクタ電極２６ｃとの間の絶縁距離がＬ３となり、半導体チップ２６の位置によって絶縁距離Ｌ２、Ｌ３が異なるようになる。このため、半導体チップ２６が実装される実装パターンの形状や半導体チップ２６の実装位置に応じて、半導体チップ２６の耐圧構造２７ａ、２７ｂの幅を変化させることにより、放熱性の劣化を抑制しつつ、必要な耐圧を確保することができる。
【００４７】
図７（ａ）は、本発明の第６実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す裏面図、図７（ｂ）は、本発明の第６実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す平面図である。
図７において、半導体チップ３６には、図９のスイッチング素子Ｍ１１〜Ｍ１６等に適用されるＩＧＢＴが形成され、半導体チップ３６の一方の面にはコレクタ電極３６ｃ、半導体チップ３６の他方の面には、エミッタ電極３６ｅおよびゲート電極３６ｇが形成されている。そして、コレクタ電極３６ｃおよびエミッタ電極３６ｅの周囲には、所望の耐圧を確保するために、各辺と実装パターンとの位置関係に応じて幅の異なる耐圧構造３７ａ、３７ｂがそれぞれ形成されている。ここで、耐圧構造３７ａ、３７ｂの幅は、半導体チップ３６の端部と実装パターンとが重なる箇所については広くし、半導体チップ３６の端部と実装パターンとが重ならない箇所については狭くすることができる。
【００４８】
図８は、図７のスイッチング素子の実装方法を示す断面図である。
図８において、銅ベース３０上には絶縁性基板３１が搭載され、絶縁性基板３１上には、銅パターン３２が形成されている。そして、銅パターン３２上には、ＩＧＢＴのエミッタ面が銅パターン３２に対向するようにして半導体チップ３６が配置され、半導体チップ３６のエミッタ電極３６ｅはハンダ１３を介して銅パターン３２に接続されている。
【００４９】
これにより、耐圧構造３７ａ、３７ｂをコレクタ面およびエミッタ面の双方に設けた上で、半導体チップ３６の各辺ごとに必要な耐圧が確保できるように耐圧構造３７ａ、３７ｂの幅を変化させることができ、半導体チップ３６をエミッタ面が銅パターン３２に対向するように実装した場合においても、ハンダ１３の広がりに応じてコレクタ電極３６ｃとの間の絶縁距離Ｌ４を増大させることが可能となる。
【００５０】
このため、図１４および図１５に示すように、上アーム側の半導体チップ１３４をＩＧＢＴのエミッタが上側を向くように配置させるとともに、下アーム側の半導体チップ１３５をＩＧＢＴのエミッタが下側を向くように配置させた場合においても、放熱性の劣化を抑制しつつ、必要な耐圧を確保することが可能となることから、図９のスイッチングモジュールのコモンモード電流量を低減し、スイッチングモジュールから発生する伝導ノイズや放射ノイズを低減することが可能となるとともに、スイッチングモジュールを安定的に動作させることができる。
なお、上述した第６実施形態では、４辺に形成された耐圧構造３７ａ、３７ｂの１辺の幅のみを広くする方法について説明したが、半導体チップ３６が実装される実装パターンの形状や半導体チップ３６の実装位置に応じて、耐圧構造３７ａ、３７ｂの複数の辺の幅を広くするようにしてもよい。
【図面の簡単な説明】
【００５１】
【図１】本発明の第１実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの実装方法を示す断面図である。
【図２】本発明の第２実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す表裏図である。
【図３】図３（ａ）は、本発明の第３実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す裏面図、図３（ｂ）は、本発明の第３実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す平面図である。
【図４】図４（ａ）は、図３のスイッチング素子のコレクタ面を銅パターンに対向配置した時の実装方法を示す断面図、図４（ｂ）は、図３のスイッチング素子のエミッタ面を銅パターンに対向配置した時の実装方法を示す断面図である。
【図５】図５（ａ）は、本発明の第４実施形態に係るスイッチングモジュールに適用されるスイッチング素子のコレクタ面を銅パターンに対向配置した時の実装方法を示す断面図、図５（ｂ）は、本発明の第４実施形態に係るスイッチングモジュールに適用されるスイッチング素子のエミッタ面を銅パターンに対向配置した時の実装方法を示す断面図である。
【図６】本発明の第５実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの実装方法を示す断面図である。
【図７】図７（ａ）は、本発明の第６実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す裏面図、図７（ｂ）は、本発明の第６実施形態に係るスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す平面図である。
【図８】図７のスイッチング素子の実装方法を示す断面図である。
【図９】上下２アーム直列回路が搭載されたインバータを用いた電力変換装置の一例を示す図である。
【図１０】スイッチングモジュールの外観構成を示す斜視図である。
【図１１】図５のスイッチングモジュールに搭載されたＩＧＢＴの実装状態を示す平面図である。
【図１２】図５のスイッチングモジュールに搭載されたＩＧＢＴの実装状態を示す断面図である。
【図１３】図９の２素子構成のインバータを用いた場合におけるコモンモード電流経路を示す図である。
【図１４】先願のスイッチングモジュールの概略構成を示す断面図である。
【図１５】図１４のスイッチングモジュールの概略構成を示す平面図である。
【図１６】図１６（ａ）は、従来のスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す裏面図、図１６（ｂ）は、従来のスイッチングモジュールに適用されるスイッチング素子が形成される半導体チップの概略構成を示す平面図である。
【図１７】図１６のスイッチング素子の実装方法を示す断面図である。
【図１８】図１６のスイッチング素子の実装状態の一例を示す平面図である。
【図１９】図１６のスイッチング素子のエミッタ面を図１８の銅パターンに対向配置した時の実装方法を示す断面図である。
【符号の説明】
【００５２】
１０、３０  銅ベース
１１、３１  絶縁性基板
１２、３２  銅パターン
１３、１５  ハンダ
１４  導電性スペーサ
１６、２６、３６、４６  半導体チップ
１６ｃ、２６ｃ、３６ｃ、４６ｃ  コレクタ電極
１６ｅ、２６ｅ、３６ｅ、４６ｅ  エミッタ電極
１６ｇ、２６ｇ、３６ｇ、４６ｇ  ゲート電極
１７、２７ａ、２７ｂ、３７ａ、３７ｂ、４６  耐圧構造
【図１】
2008300530.tif 000003
【図２】
2008300530.tif 000004
【図３】
2008300530.tif 000005
【図４】
2008300530.tif 000006
【図５】
2008300530.tif 000007
【図６】
2008300530.tif 000008
【図７】
2008300530.tif 000009
【図８】
2008300530.tif 000010
【図９】
2008300530.tif 000011
【図１０】
2008300530.tif 000012
【図１１】
2008300530.tif 000013
【図１２】
2008300530.tif 000014
【図１３】
2008300530.tif 000015
【図１４】
2008300530.tif 000016
【図１５】
2008300530.tif 000017
【図１６】
2008300530.tif 000018
【図１７】
2008300530.tif 000019
【図１８】
2008300530.tif 000020
【図１９】
2008300530.tif 000021