(57)【要約】高周波シリアルデータストリーム（Ｄ）の中の開始バイトを検出するスキャン装置（１０）は、データストリーム（Ｄ）の中の開始バイトを検出するように設計された検出ユニット（１６）と、データストリーム（Ｄ）と同期された高周波クロック信号（Ｔ１）を供給するように設計されたクロック信号ジェネレータ（１８）と、を備え、クロック信号（Ｔ１）は、データストリーム（Ｄ）よりも高い周波数で供給され、検出ユニット（１６）は、論理検出回路（１９）が加算ブロックを含まない単純な論理回路（１９）により規定される。【選択図】図２
2021524700.tif 000002
【特許請求の範囲】
【請求項１】
高周波シリアルデータストリーム（Ｄ）の中の開始バイトを検出するスキャン装置（１０）であって、
前記データストリーム（Ｄ）の中の前記開始バイトを検出するように構成された検出ユニット（１６）と、
前記検出ユニット（１６）に前記データストリーム（Ｄ）と同期された高周波クロック信号（Ｔ１）を供給するように構成されたクロック信号ジェネレータ（１８）と、を備え、
前記クロック信号（Ｔ１）は、前記データストリーム（Ｄ）よりも高い周波数で供給され、
前記検出ユニット（１６）は、論理検出回路（１９）が加算ブロックを含まず、温度に影響されない回路（２０、２２、２４、２６、２８、３０、３２）だけで構成される独立した論理検出回路（１９）により規定される、スキャン装置（１０）。
【請求項２】
前記クロック信号ジェネレータ（１８）は、マイクロコントローラにより規定される、請求項１に記載のスキャン装置（１０）。
【請求項３】
前記検出ユニット（１６）は、集積回路により規定される、請求項１または２に記載のスキャン装置（１０）。
【請求項４】
前記検出ユニット（１６）は、前記クロック信号ジェネレータ（１８）にフィードバッククロック信号（Ｔ２）を供給するように構成される、請求項１から３までのいずれか１項に記載のスキャン装置（１０）。
【請求項５】
前記検出ユニット（１６）は、ｎ個のメモリ位置（２０ａ〜２０ｊ）を有するシフトレジスタ（２０）と、複数のルックアップテーブル（２２、２４、２６、２８）と、を備える、請求項１から４までのいずれか１項に記載のスキャン装置（１０）。
【請求項６】
前記複数のルックアップテーブル（２２、２４、２６、２８）は、前記シフトレジスタ（２０）の最大でｎ−１個のメモリ位置（２０ａ、２０ｂ、２０ｄ〜２０ｆ、２０ｈ〜２０ｊ）が評価可能であるように構成される、スキャン装置（１０）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波シリアルデータストリームの中の開始バイトを検出するスキャン装置、特に、絶対位置測定手段のためのスキャン装置に関し、データストリームの中の開始バイトを検出する検出ユニットとデータストリームに同期された高周波クロック信号を検出ユニットに供給するクロック信号ジェネレータとを備え、クロック信号は、データストリームよりも高い周波数で供給される。
【背景技術】
【０００２】
今日では、絶対測定値を生成する絶対位置測定手段が好んで使用され、この絶対測定値は、そのほとんどがシリアルインターフェースであるデジタルインターフェイスを介して次段の論理デバイスに送信される。さらに、事象を起動するために、次段の電子デバイスから位置測定手段にコマンドを送信することがしばしば必要で、このコマンドはシリアルデータインターフェースを介して送信される。位置測定手段と次段の電子デバイスとの間でデータ送信するシリアルデータインターフェースは、通常、ＢｉＳＳラインプロトコルを使用する開示されたＢｉＳＳインターフェースである。ここでは、例えば６．２５ＭＨzの高周波数を有するエンドレスデータストリームが、位置測定手段と次段の電子デバイスとの間で送信される。無負荷動作中は、マスタは無負荷データストリームをスレーブに継続的に送信して、インターフェースの静電気帯電を回避し、インターフェースのコモンモードフリーデータ線を確保する。通常、マスタは次段の電子デバイスであり、スレーブは位置測定手段である。ランダムな時点で、マスタは無負荷データストリームを中断し、データ送信の開始を通知する開始バイトを送信する。この開始バイトは、データストリームの中で次に送信されるデータの評価を可能にするために、スレーブのスキャン装置により検出されなければならない。
【０００３】
このようなスキャン装置を備えた位置測定手段は、例えば、特許文献１から知られている。スキャン装置は、クロック信号ジェネレータと同様な検出ユニットを含む。スキャン装置は、シリアルデータインターフェースを介して次段の電子デバイスから供給される高周波シリアルデータストリームの中の開始バイトを検出する。クロック信号ジェネレータは、データストリームに同期したクロック信号を検出ユニットに供給する。検出ユニットは、クロック信号のクロックレートでデータストリームをスキャンして、データストリーム内の開始バイトを検出する。
【０００４】
通常、スキャン装置は、いわゆるフィールドプログラマブルゲートアレイ（ＦＰＧＡ）によって規定される。ＦＰＧＡは、論理回路をプログラム可能な集積回路である。ＦＰＧＡは複雑なデジタル回路を実現すること可能であり、高周波シリアルデータストリームの開始バイト検出で要求されるデータストリームの超高速スキャンを実現できる。このスキャンは、信頼性の高い開始バイト検出を可能にするデータストリームの周波数よりも、かなり高い周波数で実行されることが必須である。多くの場合、スキャンは、データストリームの周波数の２倍で実行される。位置測定の適用分野によっては、約１１５℃に達する動作温度が生じ得る。このような高い動作温度でのスキャン装置での信頼の高い開始バイト検出を可能にするためには、特別な耐熱性ＦＰＧＡが必要だが、これは高価である。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】独国特許出願公開第１０２０１４２１２２８８号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明はこのような課題に鑑みてなされたものであり、その目的とするところは、高温で、高周波シリアルデータストリームの中の信頼性の高い開始バイト検出が可能である安価なスキャン装置を提供することにある。
【０００７】
この目的は、主請求項１の特徴を有する、高周波シリアルデータストリームの中の開始バイトを検出するスキャン装置によって達成される。
【課題を解決するための手段】
【０００８】
本発明によれば、スキャン装置の高周波検出ユニットは、加算ブロックを含まない独立した論理検出回路によって規定される。検出回路は、温度に影響されない回路素子のみを含む。特に、検出回路は、通常ＦＰＧＡに存在する温度依存性があるおよび／またはコストのかかる加算ブロックを含まない。本発明によるスキャン装置は、１１５℃に達する高温における信頼性の高い開始バイト検出を可能にし、それを安価な方法で実現することができる。
【０００９】
従来のマイクロコントローラは、通常、信頼性の高い開始バイト検出に必要な高いクロックレートでクロック信号を生成可能な集積されたクロックジェネレータを備える。したがって、クロック信号ジェネレータは、マイクロコントローラによって規定されることが好ましく、それによって、本発明によるスキャン装置の安価な構成が実現可能である。
【００１０】
本発明の好ましい実施形態によれば、検出ユニットは集積回路によって規定され、それによりスキャン装置は特にコンパクトで安価に実現し得る。
【００１１】
検出ユニットは、フィードバッククロック信号をクロック信号ジェネレータに供給するように構成されることが、より有用である。これは、データストリームとクロック信号との間の特に高精度な同期を可能にし、したがって、検出ユニットの特に信頼性の高い開始バイト検出を可能にする。
【００１２】
本発明の有利な実施形態によれば、検出ユニットは、ｎ個のメモリ位置を有するシフトレジスタと複数のルックアップテーブル（ＬＵＴ）とを備える。ここで、シフトレジスタは、開始バイト検出のためにデータストリームビットをバッファリングするデータバッファとして機能する。シフトレジスタは、各々の動作周期中にメモリ内容を１メモリ位置の分だけシフトするので、シリアルデータストリームの処理に好適である。ここで、最後に受信されたデータストリームビットは常時シフトレジスタに格納される。ここで、シフトレジスタのメモリ位置の番号ｎは、検出される開始バイトのビット数に対応する。シフトレジスタは、設定が簡単で高いクロックレートおよび高い温度で確実に動作できる。ＬＵＴは、シフトレジスタにバッファリングされたデータと、開始バイトで事前に決められたビットシーケンスと、を容易に比較し得る。ここで、ＬＵＴは、バッファリングされたデータの特定の部分を、対応する開始バイト部分とそれぞれ比較するように構成される。複数のＬＵＴの使用することで、より信頼性の高い開始バイト検出が可能になる。シフトレジスタおよび複数のＬＵＴを備える検出ユニットは、本発明によるスキャン装置の安価で信頼性の高い構成を可能にする。
【００１３】
本発明の特に好ましい実施形態によれば、ルックアップテーブルは、シフトレジスタの最大ｎ−１個のメモリ位置が評価可能であるように構成される。したがって、シフトレジスタにバッファリングされているすべてのデータストリームビットが、開始バイトを検出するための対応する開始バイトビットと比較されるわけではない。いくつかのビットはデータ送信の故障について許容するために意図的に無視される。これにより、データストリーム送信が一時的に誤動作をした場合であっても、信頼性の高い開始バイト検出を可能にする。
【００１４】
以下、本発明に係る高周波シリアルデータストリームの中の開始バイトを検出するスキャン装置の例示的な実施形態について、図面を参照して説明する。
【図面の簡単な説明】
【００１５】
【図１】本発明のスキャン装置の概略回路図を示す。
【図２】図１に記載のスキャン装置の検出ユニットの概略回路図を示す。
【発明を実施するための形態】
【００１６】
本発明によるスキャン装置１０は、例えば、詳細には示されていない位置測定手段で使用し得る。スキャン装置１０には、外部のマスタ装置１２、例えば、次段の電子デバイスから高周波シリアルデータストリームＤが供給される。本実施形態では、データストリームＤは、８ｂ１０ｂコードで符号化され、６．２５ＭＨzの周波数を有する。無負荷動作中は、マスタ装置１２は、エンドレス無負荷データストリームを、データストリームを介してスキャン装置１０に送信して、データ線の充電を回避する。このエンドレス無負荷データストリームは、例えば、ビットシーケンス０１０１０１０１０１のエンドレスシーケンスを有する。本例示的な実施形態において、未知の時点では、マスタ装置１２は、ビットシーケンス００１０１１１０１１を有する開始バイトを送信することで、次段のデータ送信を通知する。この開始バイトは、トリガ信号Ａを提供することによってデータ送信の開始を下段の外部データ評価装置１４に通知するために、スキャン装置１０によって検出されることが必須である。
【００１７】
スキャン装置１０は、検出ユニット１６とクロック信号ジェネレータ１８とを備える。本実施形態の検出ユニット１６は独立した集積回路によって規定される。本実施形態のクロック信号ジェネレータ１８はマイクロコントローラにより規定される。検出ユニット１６およびクロック信号ジェネレータのそれぞれには、データストリームＤが供給される。
【００１８】
クロック信号ジェネレータ１８は、データストリームＤに対して位相がシフトして同期するクロック信号Ｔ１を発生し、このクロック信号は検出ユニット１６に供給される。ここで、クロック信号Ｔ１は、データストリームＤの周波数の２倍、すなわち１２．５ＭＨzの周波数を有する。信頼性の高い開始バイト検出を保証するためには、より高い周波数が必要とされる。
【００１９】
検出ユニット１６は、クロック信号Ｔ１の動作周期、すなわち１２．５ＭＨzの周波数でデータストリームＤをスキャンし、データストリームＤの中の開始バイトを検出する。検出ユニット１６が開始バイトを検出している間、外部データ評価装置１４には、検出ユニット１６からトリガ信号Ａが供給される。また、検出ユニット１６は、クロック信号ジェネレータ１８にクロック信号Ｔ１の半分の周波数のフィードバッククロック信号Ｔ２を供給して、クロック信号Ｔ１とデータ流Ｄとの同期を向上させる。
【００２０】
この例示的な実施形態では、検出ユニット１６は、独立した論理検出回路１９により規定される。独立した論理検出回路１９は、１つのシフトレジスタ２０、４つのルックアップテーブル２２、２４、２６、２８、およびＡＮＤゲート素子３０と分周素子３だけで規定される。ここで、分周素子３２には、クロック信号Ｔ１が供給され、クロック信号Ｔ１の半分の周波数のフィードバッククロック信号Ｔ２を生成する。
【００２１】
シフトレジスタ２０は、１０個のメモリ位置２０ａ〜２０ｊを含み、受信データストリームビットをバッファリングする。シフトレジスタ２０には、データストリームＤとクロック信号Ｔ１が供給される。シフトレジスタ２０のメモリ位置２０ａ〜２０ｊには、各々の動作周期において、最後に受信された１０個のデータストリームビットがバッファリングされる。
【００２２】
第１ルックアップテーブル２２は、シフトレジスタ２０の最初の２つのメモリ位置２０ａ、２０ｂの内容を評価し、それらを最初の２つの開始バイトビット（００）と比較する。両方のメモリ位置２０ａ、２０ｂが各論理０を含むとき、第１ルックアップテーブル２２は論理１を出力する。
【００２３】
第２ルックアップテーブル２４は、シフトレジスタ２０の最後の３つのメモリ位置２０ｈ〜２０ｊの内容を評価し、それらを最後の３つの開始バイトビット（１１１）と比較する。３つのメモリ位置２０ｈ〜２０ｊの各々がすべて論理１を含むとき、第２ルックアップテーブル２は論理１を出力する。
【００２４】
第３ルックアップテーブル２６は、シフトレジスタ２０の残りの５つのメモリ位置２０ｃ〜２０ｇの中間の３つのメモリ位置２０ｄ〜２０ｆの内容を評価し、それらを対応する３つの開始バイトビット（０１１）と比較する。メモリ位置２０ｄが論理０を含み、メモリ位置２０ｅ、２０ｆがそれぞれ論理１を含むとき、第３ルックアップテーブル２６は論理１を出力する。
【００２５】
第４ルックアップテーブル２８は、最初の３つのルックアップテーブル２２、２４、２６の出力値を評価し、３つの出力値の少なくとも２つが論理１を含む場合に論理１を出力する。
【００２６】
第４ルックアップテーブル２８の出力値は、クロック信号Ｔ１と共に、ＡＮＤゲート素子３０に入力され、第４ルックアップテーブル２８の出力値が論理１を含むときに出力信号Ａが出力される。
【００２７】
１０個のメモリ素子２０ａ〜２０ｊのうち少なくとも５個のメモリ素子、すなわち単にメモリ位置２０ａ〜２０ｊの半分は、検出される開始バイトの対応する開始バイト部分に準拠しなければならない。これは、フォールトトレランスであって、特に信頼性の高い開始バイト検出を可能にする。ここで、高周波検出ユニットは、温度に影響されない素子のみで構成され、特に、本発明による検出ユニットは、いかなる加算ブロックも含まない。それにより、約１１５℃に達する高温であっても信頼性の高い開始バイト検出が保証され、それは、本発明による検出回路、すなわち、スキャン装置は、特に安価な方法により構成され得る。
【符号の説明】
【００２８】
１０    スキャン装置
１２    マスタ装置
１４    データ評価装置
１６    検出ユニット
１８    クロック信号ジェネレータ
２０    シフトレジスタ
２０ａ〜２０ｊ  メモリ位置
２２    第１ルックアップテーブル
２４    第２ルックアップテーブル
２６    第３ルックアップテーブル
２８    第４ルックアップテーブル
３０    ＡＮＤゲート素子
３２    分周素子
Ａ    トリガ信号
Ｄ    データストリーム
Ｔ１    クロック信号
Ｔ２    フィードバッククロック信号
【図１】
2021524700.tif 000003
【図２】
2021524700.tif 000004
【国際調査報告】
2021524700.tif 000005
2021524700.tif 000006
2021524700.tif 000007
2021524700.tif 000008