(57)【要約】製造段階又は製造後の段階の何れかの間に不揮発性メモリ内のトリムパラメータをアップデートするための技術が説明される。トリムパラメータは、通常モードの動作中にホストデバイスによるアクセスが不可能である、メモリデバイス内に設置されたレジスタ内に蓄積され得る。ホストデバイスによるトリムパラメータに対する製造後のアップデートは、トリムパラメータの設定のアップデートに関する情報を提供するための、ホストデバイスにとってアクセス可能である、メモリデバイス内に設置されたレジスタを創出することによって実現され得る。メモリデバイスは、ホストデバイスによるアクセスが不可能なレジスタ内に含まれるトリムパラメータをアップデートするために、ホストデバイスにとってアクセス可能なレジスタから該情報を読み出し得る。この方法では、ホストデバイスは、トリムパラメータへの直接アクセスを有しなくてもよいが、ホストデバイスによるアクセスが可能なレジスタのエントリをアップデートすることによって、トリムパラメータに対するアップデートを提供することが依然として可能であり得る。
2021509216.tif 000002
【特許請求の範囲】
【請求項１】
ホストデバイスにとってアクセス不可能な第１のレジスタの第１のエントリ内に蓄積された、メモリデバイス内で使用するためのトリムパラメータを識別することと、
前記トリムパラメータが修正可能であるか否かを判定するために、前記ホストデバイスにとってアクセス不可能な変換レジスタにアクセスすることと、
前記変換レジスタにアクセスすることに少なくとも部分的に基づいて、前記トリムパラメータを読み出すことと
を含む、方法。
【請求項２】
前記変換レジスタにアクセスすることに少なくとも部分的に基づいて、前記トリムパラメータと関連付けられた、前記ホストデバイスにとってアクセス可能な第２のレジスタの第２のエントリを識別することであって、前記トリムパラメータを読み出すことは、前記第２のレジスタの前記第２のエントリを読み出すことを更に含むこと
を更に含む、請求項１に記載の方法。
【請求項３】
前記変換レジスタにアクセスすることに少なくとも部分的に基づいて、前記ホストデバイスによるアクセスが可能な第２のレジスタ内に前記トリムパラメータが含まれないと判定することと、
前記トリムパラメータと、前記トリムパラメータと関連付けられた前記第１のレジスタの前記第１のエントリに対するアドレスとを第３のレジスタのエントリが含むか否かを判定するために、前記ホストデバイスにとってアクセス可能な前記第３のレジスタにアクセスすることであって、前記トリムパラメータを読み出すことは、前記第３のレジスタの前記エントリを読み出すことを更に含むことと
を更に含む、請求項１に記載の方法。
【請求項４】
前記変換レジスタ及び第３のレジスタにアクセスすることに少なくとも部分的に基づいて、前記ホストデバイスによるアクセスが可能な第２のレジスタ、及び前記ホストデバイスによるアクセスが可能な前記第３レジスタ内に前記トリムパラメータが含まれないと判定することであって、前記トリムパラメータを読み出すことは、前記第１のレジスタの前記第１のエントリを読み出すことを更に含むこと
を更に含む、請求項１に記載の方法。
【請求項５】
前記ホストデバイスにとってアクセス不可能な前記第１のレジスタ内に含まれる情報に少なくとも部分的に基づいて、前記トリムパラメータが前記ホストデバイスにより修正可能であると判定することであって、前記変換レジスタにアクセスすることは、前記トリムパラメータが修正可能であると判定することに少なくとも部分的に基づくこと
を更に含む、請求項１に記載の方法。
【請求項６】
前記トリムパラメータは、前記トリムパラメータの種類、若しくは前記トリムパラメータの動作条件、又はそれら両方を含む、請求項１に記載の方法。
【請求項７】
前記ホストデバイスと結合された前記メモリデバイスは、３次元クロスポイントメモリデバイスである、請求項１に記載の方法。
【請求項８】
前記トリムパラメータを読み出すことは、テストモードに入ることなくなされる、請求項１に記載の方法。
【請求項９】
トリムパラメータと、ホストデバイスによるアクセスが可能な第１のレジスタの第１のエントリ内に前記トリムパラメータを蓄積するためのコマンドとを前記ホストデバイスから受信することと、
前記トリムパラメータ及び前記コマンドを受信することに少なくとも部分的に基づいて、前記トリムパラメータを前記第１のレジスタの前記第１のエントリ内に書き込むことと、
前記トリムパラメータを書き込むことに少なくとも部分的に基づいて、前記ホストデバイスによるアクセスが不可能な第２のレジスタの第２のエントリを識別することであって、前記第１のレジスタの前記第１のエントリは、前記ホストデバイスにとってアクセス不可能である変換レジスタ内に含まれるマッピングに少なくとも部分的に基づいて、前記第２のレジスタの前記第２のエントリに関連付けられることと、
前記第２のエントリを識別することに少なくとも部分的に基づいて、前記第２のレジスタの前記第２のエントリ内の前記トリムパラメータをアップデートすることと
を含む、方法。
【請求項１０】
前記マッピングを含む前記変換レジスタであって、前記ホストデバイスによるアクセスが不可能な前記変換レジスタに少なくとも部分的に基づいて前記マッピングを判定することであって、前記変換レジスタのエントリは、前記第１のレジスタのエントリを前記第２のレジスタのエントリに一致させるように構成されること
を更に含む、請求項９に記載の方法。
【請求項１１】
前記変換レジスタは、前記第１のレジスタ及び前記第２のレジスタのエントリを割り当てるためにヒューズドバックアーキテクチャを使用する、請求項１０に記載の方法。
【請求項１２】
電力投入イベントを検出することであって、前記トリムパラメータをアップデートすることは、前記電力投入イベントを検出することに基づくこと
を更に含む、請求項９に記載の方法。
【請求項１３】
前記第２のレジスタ内に含まれる情報に少なくとも部分的に基づいて前記第２のレジスタの前記第２のエントリが修正可能であると判定することであって、前記トリムパラメータをアップデートすることは、前記第２のエントリが修正可能であると判定することに少なくとも部分的に基づくこと
を更に含む、請求項９に記載の方法。
【請求項１４】
メモリデバイスにより実施されたアクセス動作の数を識別することと、
実施されたアクセス動作の前記数を識別することに少なくとも部分的に基づいて、前記第２のレジスタの少なくとも１つのトリムパラメータを自動的にアップデートすることと
を更に含む、請求項９に記載の方法。
【請求項１５】
前記トリムパラメータは、前記トリムパラメータの種類、若しくは前記トリムパラメータの動作条件、又はそれら両方を含む、請求項９に記載の方法。
【請求項１６】
前記ホストデバイスと結合されたメモリデバイスは、３次元クロスポイントメモリデバイスである、請求項９に記載の方法。
【請求項１７】
前記トリムパラメータをアップデートすることは、テストモードに入ることなくなされる、請求項９に記載の方法。
【請求項１８】
トリムパラメータと、ホストデバイスにとってアクセス不可能である第１のレジスタの、前記トリムパラメータと関連付けられた第１のエントリのアドレスとを前記ホストデバイスから受信することと、
前記トリムパラメータと前記第１のレジスタの前記アドレスとを受信することに少なくとも部分的に基づいて、前記トリムパラメータと前記第１のエントリの前記アドレスとを、前記ホストデバイスによるアクセスが可能である第２のレジスタの第２のエントリ内に書き込むことと、
前記トリムパラメータを前記第２のレジスタの前記第２のエントリ内に書き込むことに少なくとも部分的に基づいて、前記トリムパラメータを前記第１のレジスタの前記第１のエントリ内に書き込むことと
を含む、方法。
【請求項１９】
前記トリムパラメータは、前記トリムパラメータの種類、若しくは前記トリムパラメータの動作条件、又はそれら両方を含む、請求項１８に記載の方法。
【請求項２０】
前記ホストデバイスが前記トリムパラメータを修正することを許容されていると判定することであって、前記トリムパラメータを前記第１のエントリ内に書き込むことは、前記ホストデバイスが前記トリムパラメータを修正することを許容されていると判定することに少なくとも部分的に基づくこと
を更に含む、請求項１８に記載の方法。
【請求項２１】
電力投入イベントを検出することであって、前記トリムパラメータを前記第１のレジスタの前記第１のエントリ内に書き込むことは、前記電力投入イベントを検出することに基づくこと
を更に含む、請求項１８に記載の方法。
【請求項２２】
不揮発性メモリセルを含むメモリアレイと、
ホストデバイスにとってアクセス不可能な第１のレジスタと、
前記ホストデバイスにとってアクセス不可能な変換レジスタと、
前記メモリアレイと結合されたコントローラであって、
前記第１のレジスタの第１のエントリ内に蓄積された前記メモリアレイのトリムパラメータを識別することと、
前記トリムパラメータが修正可能であるか否かを判定するために、前記変換レジスタにアクセスすることと、
前記変換レジスタにアクセスすることに少なくとも部分的に基づいて、前記トリムパラメータを読み出すことと
を動作可能である前記コントローラと
を含む、電子メモリ装置。
【請求項２３】
前記ホストデバイスにとってアクセス可能な第２のレジスタを更に含み、前記コントローラは、
前記変換レジスタにアクセスすることに少なくとも部分的に基づいて、前記トリムパラメータと関連付けられた前記第２のレジスタの第２のエントリを識別することであって、前記トリムパラメータを読み出すことは、前記第２のレジスタの前記第２のエントリを読み出すことを更に含むこと
を更に動作可能である、請求項２２に記載の電子メモリ装置。
【請求項２４】
前記ホストデバイスにとってアクセス可能な第２のレジスタと、
前記ホストデバイスにとってアクセス可能な第３のレジスタと
を更に含み、前記コントローラは、
前記変換レジスタにアクセスすることに少なくとも部分的に基づいて、前記第２のレジスタ内に前記トリムパラメータが含まれないと判定することと、
前記トリムパラメータと、前記トリムパラメータと関連付けられた前記第１のレジスタの前記第１のエントリに対するアドレスとを前記第３のレジスタのエントリが含むか否かを判定するために前記第３のレジスタにアクセスすることであって、前記トリムパラメータを読み出すことは、前記第３のレジスタの前記エントリを読み出すことを更に含むことと
を更に動作可能である、請求項２２に記載の電子メモリ装置。
【請求項２５】
前記ホストデバイスにとってアクセス可能な第２のレジスタと、
前記ホストデバイスにとってアクセス可能な第３のレジスタと
を更に含み、前記コントローラは、
前記変換レジスタ及び前記第３のレジスタにアクセスすることに少なくとも部分的に基づいて、前記ホストデバイスによるアクセスが可能な前記第２のレジスタ、及び前記第３のレジスタ内に前記トリムパラメータが含まれないと判定することであって、前記トリムパラメータを読み出すことは、前記第１のレジスタの前記第１のエントリを読み出すことを含むこと
を更に動作可能である、請求項２２に記載の電子メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
［クロスリファレンス］
特許に対する本出願は、本願の譲受人に与えられた２０１７年１２月２８日に出願の“Ｔｅｃｈｎｉｑｕｅｓ  ｔｏ  Ｕｐｄａｔｅ  ａ  Ｔｒｉｍ  Ｐａｒａｍｅｔｅｒ  ｉｎ  Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ”という名称のＱａｗａｍｉ等による米国特許出願番号１５／８５７，０５４の優先権を主張し、該出願は、参照によりその全体が本明細書に明白に組み込まれる。
【０００２】
以下は、一般的に、メモリアレイを動作することに関し、より具体的には、不揮発性メモリ内のトリムパラメータ（trim  parameter）をアップデートするための技術に関する。
【背景技術】
【０００３】
メモリデバイスは、コンピュータ、無線通信デバイス、カメラ、及びデジタル表示装置等の様々な電子デバイス内に情報を蓄積するために広く使用される。情報は、メモリデバイスの異なる状態をプログラミングすることによって蓄積される。例えば、バイナリデバイスは、論理“１”又は論理“０”によりしばしば示される２つの状態を有する。他のシステムでは、２つよりも多くの状態が蓄積され得る。蓄積された情報にアクセスするために、電子デバイスのコンポーネントは、メモリデバイス内の蓄積状態を読み出し得、又はセンシングし得る。情報を蓄積するために、電子デバイスのコンポーネントは、メモリデバイス内に状態を書き込み得、又はプログラミングし得る。
【０００４】
磁気ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、同期型ダイナミックＲＡＭ（ＳＤＲＡＭ）、強誘電体ＲＡＭ（ＦｅＲＡＭ）、磁気ＲＡＭ（ＭＲＡＭ）、抵抗変化ＲＡＭ（ＲＲＡＭ）、フラッシュメモリ、相変化メモリ（ＰＣＭ）、及び３Ｄ  ＸＰｏｉｎｔ（登録商標）（３ＤＸＰ）メモリ等を含む様々な種類のメモリデバイスが存在する。メモリデバイスは揮発性又は不揮発性であり得る。不揮発性メモリセルは、外部電源が存在しなくても長時間、それらの蓄積された論理状態を維持し得る。揮発性メモリセルは、外部電源により定期的にリフレッシュされない限り、それらの蓄積状態を時間と共に喪失し得る。
【０００５】
メモリデバイスの改善は、メトリックの中でもとりわけ、メモリセル密度の増加、読み出し／書き込み速度の増加、信頼性の増加、データ保持の増加、電力消費の削減、又は製造コストの削減を一般的に含み得る。メモリデバイスに対する様々な動作条件は、メモリデバイス内の幾つかのパラメータを微調整することによって、歩留まり、性能、又は信頼性が向上するように調節され得る。
【図面の簡単な説明】
【０００６】
【図１】本開示の実施形態に従った不揮発性メモリ内のトリムパラメータをアップデートするための技術をサポートする、メモリ内に電子データを蓄積するためのシステムの一例を説明する。
【図２】本開示の実施形態に従った不揮発性メモリ内のトリムパラメータをアップデートするための技術をサポートする例示的なメモリデバイスを説明する。
【図３】本開示の実施形態に従った不揮発性メモリ内のトリムパラメータをアップデートするための技術をサポートするメモリデバイスの一例を説明する。
【図４】本開示の実施形態に従った不揮発性メモリ内のトリムパラメータをアップデートするための技術をサポートするプロセスフロー図の一例を説明する。
【図５】本開示の実施形態に従った不揮発性メモリ内のトリムパラメータをアップデートするための技術をサポートするデバイスのブロック図を示す。
【図６】本開示の実施形態に従った不揮発性メモリ内のトリムパラメータをアップデートするための技術のための方法を説明する。
【図７】本開示の実施形態に従った不揮発性メモリ内のトリムパラメータをアップデートするための技術のための方法を説明する。
【図８】本開示の実施形態に従った不揮発性メモリ内のトリムパラメータをアップデートするための技術のための方法を説明する。
【発明を実施するための形態】
【０００７】
幾つかの電子メモリシステムでは、設計された後、製造された後、又はメモリデバイスが別のコンピューティングデバイスに装備又は実装された後にメモリデバイスの１つ以上のトリムパラメータを調節することが望ましいことがある。現在の電気的特性に基づいてトリムパラメータを調節することは、歩留まり、性能、信頼性、又はそれらの組み合わせを向上させ得る。例えば、メモリデバイスが経年劣化すると共に、その特性の内の幾つかは変化し得る。トリムパラメータは、時間経過した又は不正確な製造又は設計の特性よりも、むしろ現在の特性に基づいて性能を改善するようにアップデートされ得る。
【０００８】
製造段階又は製造後の段階の何れかの間にトリムパラメータの内の幾つかをアップデート又は微調整するための技術は、メモリデバイスが最適な条件で動作することを可能にする。トリムパラメータをアップデートするための技術は、メモリデバイスに新たな技術が導入される場合に、製造段階中における柔軟性をも提供し得る。テスト又は設計検証のサイクル中に、該技術は、新たな技術に最適な改善された動作条件がデフォルトの動作条件に優先することを許容し得る。該技術は、製造後の段階中に、メモリデバイスが動作し得る環境に照らしてトリムパラメータをアップデートすることによって、具体的な動作条件を対象とした様々な特性（例えば、より高い性能又は耐久性、より低い温度性能）をも可能にし得る。
【０００９】
トリムパラメータは、メモリデバイスに対する様々な動作条件を判定し得る。トリムパラメータは、メモリデバイス内に設置されたレジスタ（例えば、製造設定レジスタ）内に蓄積され得る、製造設定レジスタは、エントリのセットを有し得、エントリのセットの各エントリはトリムパラメータを含み得る。幾つかの場合、製造設定レジスタ内のトリムパラメータは、テストモードにアクセスすることを通じて、ホストデバイス（例えば、コンピューティングシステム内のプロセッサ、メモリデバイスの外部デバイス）によって直接アップデートされ得る。テストモードは、ホストデバイスが製造設定レジスタに直接アクセスすることによって動作条件を変更することを許容し得る。ホストデバイスによる製造設定レジスタへのこうした直接のアクセスは、メモリデバイスに対する許容可能な動作条件を超えてトリムパラメータを変更する、又はトレードシークレットとして確保されたメモリデバイスの動作の細目を漏洩するリスクをもたらし得る。
【００１０】
幾つかの場合、製造設定レジスタは、通常モードの動作中にホストデバイスによるアクセスが不可能であるように構成され得る。この方法では、ホストデバイスは、トリムパラメータを調節することを妨げられ得る。製造設定レジスタのアクセス不可能性は、他者がメモリデバイスの一部分を修正又はリバースエンジニアリングすることを妨げ得るが、この機構は、メモリデバイスの動作特性の変化と共にトリムパラメータを調節することを困難にもさせ得る。
【００１１】
ホストデバイス又はその他のユーザに製造設定レジスタへの直接アクセスを与えることなく、ホストデバイス又はメモリデバイスのその他のユーザがトリムパラメータをアップデートすることを許容するための技術が提供される。製造設定レジスタ内に蓄積されたトリムパラメータに対する製造後のアップデートは、ホストデバイスにとってアクセス可能である、メモリデバイス内に設置された別のレジスタ（例えば、ユーザ空間レジスタ）を創出することによって実現可能であり得る。ユーザ空間レジスタはエントリのセットを有し得、各エントリは、製造設定レジスタのエントリにマッピングされ得る。マッピング情報は、ホストデバイスによるアクセスが不可能である、メモリデバイス内の変換レジスタ内に蓄積され得る。
【００１２】
ホストデバイスは、トリムパラメータに対するアップデートをユーザ空間レジスタのエントリ内に蓄積し得る。メモリデバイスは、変換レジスタ内に蓄積されたマッピング情報に基づいて、ユーザ空間レジスタのエントリ内のアップデートを用いた修正対象である、製造設定レジスタ内の特定のトリムパラメータを識別し得る。それ故、ホストデバイスは、製造設定レジスタへの直接アクセスを有しなくてもよいが、ユーザ空間レジスタ内のエントリをアップデートすることによって、製造設定レジスタ内のトリムパラメータに対するアップデートを提供することが依然として可能であり得る。言い換えれば、ホストデバイスによるトリムパラメータの読み出し又はアップデートは、テストモードに入ることなく成し遂げられ得る。
【００１３】
幾つかの場合、変換レジスタにより定義されたものを超えるトリムパラメータの付加的なセットが製造後の段階中にホストデバイスによってアップデートされ得る。ホストデバイスによるアクセスが可能である異なるレジスタ（例えば、ユーザ指定アドレスレジスタ）がメモリデバイス内に創出され得る。ユーザ指定アドレスレジスタは、エントリのセットを含み得る。エントリのセットの各エントリは、トリムパラメータと、該トリムパラメータに対応する製造設定レジスタのエントリのアドレスとを蓄積するように構成され得る。
【００１４】
メモリデバイスは、ユーザ指定アドレスレジスタのエントリ内で指定されたアドレスに基づいて、ユーザ指定アドレスレジスタのエントリ内のアップデートを用いた修正対象である、製造設定レジスタ内の特定のトリムパラメータを識別し得る。それ故、ユーザ指定アドレスレジスタは、変換レジスタを用いて事前構成されていない製造設定レジスタのトリムパラメータをホストデバイスがアップデートすることを許容する。幾つかの実施形態では、ユーザ指定アドレスレジスタは、アドレスとトリムパラメータに対するアップデートとの両方を含むための専用レジスタであり、限られた数のエントリを有するように構成される。
【００１５】
上で紹介された開示の機構は、不揮発性メモリセル（例えば、３ＤＸＰメモリセル）のメモリアレイを含むメモリデバイスの文脈で以下で更に説明される。幾つかの実施形態では、メモリデバイス内の様々なレジスタを動作するための具体例がその後説明される。開示のこれら又はその他の機構は、不揮発性メモリ内のトリムパラメータをアップデートするための技術に関連する装置図、システム図、及びフローチャートによって更に説明され、それらを参照しながら更に説明される。
【００１６】
図１は、本開示の実施形態に従った不揮発性メモリ内のトリムパラメータをアップデートするための技術をサポートする電子メモリシステム１００を説明する。電子メモリシステム１００は、ホストデバイス１１０及びメモリデバイス１２０を含み得る。幾つかの場合。電子メモリシステム１００は、電子デバイス、モバイルコンピューティングデバイス、無線デバイス、画像処理ユニット、ハードドライブ、フラッシュメモリ、固体状態ドライブ、又はデータ蓄積システムの態様等の一例であり得る。ホストデバイス１１０は、相互接続部１３０を経由してメモリデバイス１２０と結合され得る。幾つかの場合、ホストデバイス１１０は、プロセッサ、コンピューティングデバイス、又はシステムオンチップ（ＳｏＣ）等であり得る。メモリデバイス１２０は、コントローラ１４０及びメモリアレイ１５０を含み得る。コントローラ１４０は、バス１６０を通じてメモリアレイ１５０と電子通信し得る。幾つかの実施形態では、メモリアレイ１５０は、色々なメモリ技術を利用するメモリセル（例えば、ＤＲＡＭ、ＦｅＲＡＭ、ＮＡＮＤ、フラッシュメモリ、ＭＲＡＭ、ＰＣＭ）を含む。
【００１７】
メモリデバイス１２０は、３Ｄ  ＸＰｏｉｎｔ（登録商標）（３ＤＸＰ）等の３次元アーキテクチャ内に配列されたＰＣＭセルのアレイを含むメモリアレイを含み得る。３ＤＸＰアーキテクチャ内のＰＣＭセル（３ＤＸＰメモリセルとも称され得る）は、閾値電圧の第１のセットと関連付けられた論理状態（例えば、論理１、ＳＥＴ状態）、又は閾値電圧の第２のセットと関連付けられた別の論理状態（例えば、論理０、ＲＥＳＥＴ状態）を表し得る。幾つかの実施形態では、各ＰＣＭセルは、選択デバイスを含み得、ＰＣＭＳメモリセルと称され得る。閾値電圧の第１のセットと閾値電圧の第２のセットとの間の電圧ウィンドウによって、ＳＥＴ状態はＲＥＳＴ状態から区別され得る。幾つかの実施形態では、ＳＥＴ状態とＲＥＳＴ状態との間を区別するために、メモリデバイスの動作中に電圧ウィンドウの中間点付近に分界電圧が配置される。トリムパラメータは、メモリデバイスが使用するための分界電圧の特定値を定義し得る。幾つかの場合、分界電圧は、電圧ウィンドウの変化に起因して、有限の量のサイクルイベント（例えば、３ＤＸＰメモリセル上で実施される書き込み及び消去動作）の後にアップデートされる必要があり得る。メモリデバイス１２０は、分界電圧の値を指定するトリムパラメータを、メモリデバイス１２０が使用するための新たな値にアップデートし得る。
【００１８】
メモリデバイス１２０のコントローラ１４０は、ホストデバイス１１０によるアクセスが不可能である、製造設定レジスタ及び変換レジスタを含み得る。幾つかの実施形態では、メモリデバイス１２０のコントローラ１４０は、ホストデバイス１１０によるアクセスが可能である、ユーザ空間レジスタ及びユーザ指定アドレスレジスタを含む。コントローラ１４０は、製造設定レジスタのエントリ内に蓄積された、メモリデバイス１２０内で使用するためのトリムパラメータを識別し得る。幾つかの場合、コントローラ１４０は、トリムパラメータと関連付けられたユーザ空間レジスタのエントリを識別し得、トリムパラメータをアップデートするために、ユーザ空間レジスタのエントリを読み出し得る。更に、コントローラ１４０は、トリムパラメータと関連付けられたユーザ指定アドレスレジスタのエントリを識別し得、トリムパラメータをアップデートするために、ユーザ指定アドレスレジスタのエントリを読み出し得る。
【００１９】
図２は、本開示の実施形態に従った例示的なメモリデバイス２００を説明する。メモリデバイス２００は、図１を参照しながら説明したメモリデバイス１２０の一例であり得る。メモリデバイス２００は、電子メモリ装置とも称され得る。図２は、メモリデバイス２００の様々なコンポーネント及び機構の説明的な表現である。そのようなものだとして、メモリデバイス２００のコンポーネント及び機構は、メモリアレイ２００内のそれらの実際の物理的位置ではなく、機能的な相互関係を説明するために示されると分かるべきである。図２の説明される例では、メモリデバイス２００は、３次元（３Ｄ）メモリアレイ２０２を含む。３Ｄメモリアレイ２０２は、図１を参照しながら説明したメモリアレイ１５０の一例であり得る。３Ｄメモリアレイ２０２は、異なる状態を蓄積するようにプログラム可能であり得るメモリセル２０５を含む。幾つかの実施形態では、各メモリセル２０５は、論理０及び論理１として示される２つの状態を蓄積するようにプログラム可能であり得る。幾つかの実施形態では、メモリセル２０５は、２つよりも多い論理状態を蓄積するように構成され得る。メモリセル２０５は、幾つかの実施形態では、３ＤＸＰメモリセルを含み得る。図２に含まれる幾つかの素子が数表示を用いてラベルが付されているが、描写された機構の視認性及び明確性を増加させるために、その他の対応する素子はラベルが付されていないが、それらは、同じであり、又は同様であると理解されるであろう。
【００２０】
幾つかの場合、メモリセル２０５（例えば、３ＤＸＰメモリセル）は相変化材料を含み得、相変化材料は、それと関連付けられた閾値を有し、すなわち、印加された電圧が閾値電圧を超えた後に電流が流れ得る。それ故、印加された電圧が閾値電圧よりも小さい場合、明白な量の電流は何ら流れなくてもよい。幾つかの実施形態では、電流の流れ又はその欠乏は、選択されたメモリセル内の蓄積された情報を読み出すためにセンスコンポーネント２２５によってセンシングされ得る。幾つかの実施形態では、材料はカルコゲナイド合金であり得る。
【００２１】
３Ｄメモリアレイ２０２は、相互に重ねて形成された２つ以上の２次元（２Ｄ）メモリアレイを含み得る。これは、２Ｄアレイと比較して、単一のダイ又は基板上に配置又は創出され得るメモリセルの数を増加させ得、それは、順次、産出コストを削減し得、若しくはメモリデバイスの性能を増加させ得、又はそれら両方であり得る。図２に描写した例に基づくと、メモリアレイ２０２は、メモリセル２０５の２つのレベルを含み、それ故、３Ｄメモリアレイとみなされ得るが、レベルの数は２つに限定されない。各レベルは、メモリセル２０５が各レベルに渡って相互に（丁度、重複して、又は凡そ）整列され得、メモリセルスタック２４５を形成し得るように整列又は位置付けられ得る。幾つかの場合、メモリセルスタック２４５は、両者に対するアクセス線を共有しつつ相互に重ねて敷設された複数の３ＤＸＰメモリセルを含み得る。
【００２２】
幾つかの実施形態では、メモリセル２０５の各行はアクセス線２１０に接続され、メモリセル２０５の各列はビット線２１５に接続される。アクセス線２１０及びビット線２１５は、相互に対して実質的に直角であり得、メモリセルのアレイを創出し得る。図２に示すように、メモリセルスタック２４５内の２つのメモリセル２０５は、ビット線２１５等の共通の導電線を共有し得る。すなわち、ビット線２１５は、上部のメモリセル２０５の底部電極、及び下部のメモリセル２０５の最上部電極と電子通信し得る。
【００２３】
その他の構成が可能であり得、例えば、第３の層は、下部の層とアクセス線２１０を共有し得る。一般的に、１つのメモリセル２０５は、アクセス線２１０及びビット線２１５等の２つの導電線の交点に設置され得る。この交点は、メモリセルのアドレスと称され得る。対象のメモリセル２０５は、通電したアクセス線２１０とビット線２１５との交点に設置されたメモリセル２０５であり得、すなわち、アクセス線２１０及びビット線２１５は、それらの交点におけるメモリセル２０５を読み出す又は書き込むために通電され得る。同じアクセス線２１０又はビット線２１５と電子通信する（例えば、接続された）他のメモリセル２０５は、非対象のメモリセル２０５と称され得る。
【００２４】
上で論じたように、メモリセル２０５と、アクセス線２１０又はビット線２１５とに電極が結合され得る。用語、電極は、電気伝導体を指し得、幾つかの場合、メモリセル２０５への電気的コンタクトとして用いられ得る。電極は、メモリデバイス２００の素子又はコンポーネント間の導電経路を提供するトレース、ワイヤ、導電線、又は導電層等を含み得る。幾つかの場合、メモリセル２０５は、２つの端子を有する３ＤＸＰメモリセルを含み得る。そのようなものだとして、３ＤＸＰメモリセルの一方の端子は、ワード線２１０に電気的に接続され得、３ＤＸＰメモリセルの他方の端子は、デジット線２１５に電気的に接続され得る。
【００２５】
読み出し及び書き込み等のアクセス動作は、アクセス線２１０及びデジット線２１５を活性化又は選択することによってメモリセル２０５上で実施され得る。幾つかの実施形態では、アクセス線２１０はワード線２１０としても知られ得、ビット線２１５はデジット線２１５としても知られ得る。ワード線及びビット線、又はそれらの類似物への言及は、理解又は動作を失うことなく交換可能である。ワード線２１０又はデジット線２１５を活性化又は選択することは、個別の線に電圧を印加することを含み得る。ワード線２１０及びデジット線２１５は、金属（例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、タングステン（Ｗ）、チタン（Ｔｉ））、金属合金、炭素、導電的にドープされた半導体等の導電性材料、又はその他の導電性材料、合金、若しくは化合物等で作られてもよい。
【００２６】
メモリセル２０５へのアクセスは、行デコーダ２２０及び列デコーダ２３０を通じて制御され得る。例えば、行デコーダ２２０は、メモリコントローラ２４０から行アドレスを受信し得、受信した行アドレスに基づいて適切なワード線２１０を活性化し得る。同様に、列デコーダ２３０は、メモリコントローラ２４０から列アドレスを受信し得、適切なデジット線２１５を活性化し得る。例えば、メモリアレイ２０２は、ＷＬ＿Ｔ１（又はＷＬ＿Ｂ１）〜ＷＬ＿ＴＭ（又はＷＬ＿ＢＭ）とラベルが付された複数のワード線２１０と、ＤＬ＿１〜ＤＬ＿Ｎとラベルが付された複数のデジット線２１５とを含み得、Ｍ及びＮはアレイのサイズに依存する。それ故、ワード線２１０及びデジット線２１５、例えば、ＷＬ＿Ｂ２及びＤＬ＿３を活性化することによって、それらの交点におけるメモリセル２０５がアクセスされ得る。
【００２７】
アクセスすると、メモリセル２０５は、メモリセル２０５の蓄積状態を判定するために、センスコンポーネント２２５によって読み出され得、又はセンシングされ得る。例えば、（対応するワード線２１０及びビット線２１５を使用して）メモリセル２０５に電圧が印加され得、もたらされる電流の存在は、印加された電圧とメモリセル２０５の閾値電圧とに依存し得る。幾つかの場合、１つよりも多くの電圧が印加され得る。また、印加された電圧が電流の流れをもたらさない場合、センスコンポーネント２２５によって電流が検出されるまでその他の電圧が印加され得る。電流の流れをもたらした電圧を評価することによって、メモリセル２０５の蓄積された論理状態が判定され得る。幾つかの場合、電流の流れが検出されるまで、電圧は、大きさがランプアップされ得る。他の場合、電流が検出されるまで、所定の電圧が順次印加され得る。同様に、メモリセル２０５に電流が印加され得、電流を創出するための電圧の大きさは、メモリセル２０５の電気抵抗又は閾値電圧に依存し得る。
【００２８】
センスコンポーネント２２５は、ラッチと称され得る、信号の差を検出及び増幅するために様々なトランジスタ又はアンプを含み得る。メモリセル２０５の検出された論理状態は、出力２３５として、列デコーダ２３０を通じてその後出力され得る。幾つかの場合、センスコンポーネント２２５は、列デコーダ２３０又は行デコーダ２２０の一部であり得る。又は、センスコンポーネント２２５は、列デコーダ２３０若しくは行デコーダ２２０に接続され得、又は列デコーダ２３０若しくは行デコーダ２２０と電子通信し得る。図２は、（破線のボックス内の）センスコンポーネント２２５−ａを配列する代替的な選択肢をも示す。センスコンポーネントは、その機能的な目的を失うことなく、列デコーダ又は行デコーダの何れかと関連付けられ得ると当業者は分かるであろう。
【００２９】
メモリセル２０５は、関連するワード線２１０及びデジット線２１５を同様に活性化することによってセットされ得、又は書き込まれ得、少なくとも１つの論理値がメモリセル２０５内に蓄積され得る。列デコーダ２３０又は行デコーダ２２０は、メモリセル２０５に書き込まれるデータ、例えば、入力／出力２３５を受け取り得る。カルコゲナイド合金を含む３ＤＸＰメモリセルの場合、メモリセル２０５は、プログラミングパルスを印加することによって、例えば、カルコゲナイド合金の結晶相を修正することによってデータを蓄積するように書き込まれ得る。
【００３０】
幾つかのメモリアーキテクチャでは、メモリセル２０５へのアクセスは、蓄積された論理状態を劣化又は破壊し得、元の論理状態をメモリセル２０５に戻すために、再書き込み又はリフレッシュ動作が実施され得る。ＤＲＡＭでは、例えば、コンデンサは、センシング動作中に部分的に又は完全に放電され得、蓄積された論理状態を破損し得る。そのため、該論理状態は、センシング動作後に再書き込みされ得る。また、単一のワード線２１０を活性化することは、行内の全てのメモリセルの放電をもたらし得、それ故、行内の幾つかの又は全てのメモリセル２０５は再書き込みされる必要があり得る。しかしながら、ＮＡＮＤ、ＰＣＭ、ＦｅＲＡＭ、又は３ＤＸＰメモリ等の不揮発性メモリでは、メモリセル２０５へのアクセスは、論理状態を破壊しなくてもよく、それ故、メモリセル２０５は、アクセス後に再書き込みを必要としなくてもよい。
【００３１】
メモリコントローラ２４０は、様々なコンポーネント、例えば、行デコーダ２２０、列デコーダ２３０、及びセンスコンポーネント２２５を通じて、メモリセル２０５の動作（例えば、読み出し、書き込み、再書き込み、リフレッシュ、放電）を制御し得る。幾つかの場合、行デコーダ２２０、列デコーダ２３０、及びセンスコンポーネント２２５の内の１つ以上は、メモリコントローラ２４０と共同設置され得る。メモリコントローラ２４０は、所望のワード線２１０及びデジット線２１５を活性化するために、行及び列のアドレス信号（例えば、電圧、電流、タイミング）を生成し得る。メモリコントローラ２４０はまた、メモリデバイス２００の動作中に使用される様々な電圧又は電流を生成及び制御し得る。
【００３２】
更に、メモリアレイ２０２内の１つの、複数の、又は全てのメモリセル２０５は同時にアクセスされ得、例えば、メモリアレイ２０２の複数の又は全てのセルは、全てのメモリセル２０５又はメモリセル２０５のグループが単一の論理状態にセットされるリセット動作中に同時にアクセスされ得る。また、メモリコントローラ２４０は、製造設定レジスタのエントリ内に蓄積された、メモリデバイス２２０内で使用するためのトリムパラメータを識別し得る。製造設定レジスタは、メモリデバイス２００の外部にあるホストデバイス（図示せず）によるアクセスが不可能であり得る。幾つかの場合、メモリコントローラ２４０は、トリムパラメータと関連付けられたユーザ空間レジスタのエントリを識別し、トリムパラメータをアップデートするためにユーザ空間レジスタのエントリを読み出す。ユーザ空間レジスタは、ホストデバイスによるアクセスが可能であり得る。更に、メモリコントローラ２４０は、トリムパラメータと関連付けられたユーザ指定アドレスレジスタのエントリを識別し得、トリムパラメータをアップデートするためにユーザ指定アドレスレジスタのエントリを読み出し得る。ユーザ指定アドレスレジスタは、ホストデバイスによるアクセスが可能であり得る。
【００３３】
図３は、本開示の実施形態に従った不揮発性メモリ内のトリムパラメータをアップデートするための技術をサポートするメモリデバイス３００の一例を説明する。メモリデバイス３００は、図１及び図２を参照しながら説明したメモリデバイス１２０又は２００の一例であり得る。メモリデバイス３００は、相互接続部３２０を経由してホストデバイス３１０と結合され得る。ホストデバイス３１０は、図１を参照しながら説明したホストデバイス１１０の一例であり得る。相互接続部３２０は、図１を参照しながら説明した相互接続部１３０の一例であり得る。メモリデバイスは、Ｉ／Ｏコントローラ３２５、メモリコントローラ３３０、メモリアレイ３３５、トリムパラメータマネージャ３４０、製造設定レジスタ３４５、ユーザ空間レジスタ３５０、変換レジスタ３５５、及びユーザ指定アドレスレジスタ３６０を含み得る。メモリデバイス３００のコンポーネントは、バス３６５を通じて相互に電子通信し得る。バス３６５は、図１を参照しながら説明したバス１６０の一例であり得る。
【００３４】
メモリデバイス３００の様々なレジスタはエントリのセットを含み得る。レジスタは、特定目的に専用のメモリの任意の部分の一例であり得る。例えば、メモリは、トリムパラメータ、アップデートされたトリムパラメータ、トリムパラメータに関連する情報、トリムパラメータに関連するメモリアドレス、又はそれらの組み合わせの蓄積に専用である。幾つかの場合、レジスタは、スタンドアローンのメモリアレイであり得る。幾つかの場合、レジスタは、より大きなメモリアレイの一部分であり得る。レジスタのエントリは、レジスタのメモリの一部分の一例であり得る。
【００３５】
例えば、幾つかの実施形態では、レジスタは表形式で構成され得、レジスタの各エントリは、該テーブルのフィールドに対応し得る。レジスタのエントリは、様々なレジスタのエントリのアドレス、トリムパラメータの識別（例えば、分界電圧、階段ＳＥＴパルスのタイミングのセット、書き込み動作と読み出し動作との間の時間遅延）、特定の電圧値、電流値、タイミング、若しくはそれらの組み合わせを指定する様々な動作条件等のデータを保持するように構成され得る。幾つかの実施形態では、レジスタの１ビットを表すメモリ素子は、高速なアクセス動作を可能にする１つよりも多いトランジスタの回路（例えば、４つのトランジスタを用いたスタティックランダムアクセスメモリセル、様々な論理ゲートの組み合わせ）を含み得る。幾つかの実施形態では、レジスタは、データを蓄積するためのメモリセルのアレイを含み得る。幾つかの実施形態では、メモリセルのアレイは、メモリアレイ３３５の一部分であり得る。
【００３６】
入力／出力（Ｉ／Ｏ）コントローラ３２５は、メモリコントローラ３３０とホストデバイス３１０との間のデータ通信を管理し得る。Ｉ／Ｏコントローラ３２５は、メモリデバイス３３０の部分ではない外部周辺装置をも管理し得る。幾つかの場合、Ｉ／Ｏコントローラ３２５は、外部周辺装置への物理的接続又はポートを表し得る。
【００３７】
メモリコントローラ３３０は、ホストデバイス３１０と共に動作するように構成され得る。メモリコントローラ３３０は、図１及び図２を参照しながら説明したコントローラ１４０又はメモリコントローラ２４０の一例であり得る。メモリコントローラ３３０はまた、Ｉ／Ｏコントローラ３２５、メモリアレイ３３５、トリムパラメータマネージャ３４０、製造設定レジスタ３４５、ユーザ空間レジスタ３５０、変換レジスタ３５５、ユーザ指定アドレスレジスタ３６０、又はそれらの組み合わせと共に動作するように構成され得る。幾つかの実施形態では、メモリコントローラ３３０は、メモリデバイス３００により実施されたアクセス動作（例えば、読み出し動作、書き込み動作）の数を識別し得る。メモリコントローラ３３０は、アクセス動作の数に基づいて、メモリデバイス３３０の電気的特性の内の幾つかの潜在的な変化に応答して、製造設定レジスタ３４５の１つ以上のトリムパラメータを自動的にアップデートし得る。
【００３８】
メモリアレイ３３５は、デジタル情報を蓄積するためのメモリセルの１つ以上のアレイを含み得る。メモリアレイ３３５は、図１及び図２を参照しながら説明したメモリアレイ１５０又は２０２の一例であり得る。メモリアレイ３３５は、メモリコントローラ３３０と共に動作するように構成され得る。幾つかの場合、メモリアレイ３３５は、メモリコントローラ３３０と同じダイ上に集積される。幾つかの場合、メモリアレイ３３５のメモリセルは、不揮発性若しくは揮発性のメモリセル、又は不揮発性及び揮発性のメモリセルの組み合わせを含み得る。幾つかの場合、メモリアレイ３３５は、色々なメモリ技術を利用するメモリセル（例えば、ＤＲＡＭ、ＦｅＲＡＭ、ＮＡＮＤ、フラッシュメモリ、ＭＲＡＭ、ＰＣＭ）を含む。幾つかの場合、メモリアレイ３３５は、３次元クロスポイントアーキテクチャ内に構成されたＰＣＭセル（例えば、３ＤＸＰメモリセル）を含む。３ＤＸＰメモリセルは、カルコゲナイド合金を含み得、アクセス線及びビット線に接続された２つの端子を有するように構成され得、アクセス線とビット線とのトポロジカルなクロスポイントにおいて３ＤＸＰメモリセルが形成される。
【００３９】
トリムパラメータマネージャ３４０は、製造設定レジスタ３４５へのアクセスをホストデバイス３１０に与えることなく、製造設定レジスタ３４５のトリムパラメータをアップデートするように構成され得る。トリムパラメータは、トリムパラメータの種類（例えば、電圧、電流）、若しくはトリムパラメータの動作条件（例えば、電圧若しくは電流の特定値）、又はそれら両方を含み得る。トリムパラメータマネージャ３４０は、トリムパラメータに対するアップデートが存在するか否かを判定し得る。トリムパラメータマネージャ３４０は、ホストデバイス３１０から受信した新たなトリムパラメータの設定を用いて、製造設定レジスタ３４５のトリムパラメータをアップデートし得る。
【００４０】
トリムパラメータマネージャ３４０は、アップデートされた１つ以上のトリムパラメータにアクセスし得、製造設定レジスタ３４５内に蓄積されたトリムパラメータに代わって、それらのアップデートされたトリムパラメータを使用し得る。トリムパラメータマネージャ３４０は、メモリコントローラ３３０と共に動作するように構成され得る。幾つかの場合、トリムパラメータマネージャ３４０は、メモリコントローラ３３０の一部として集積され得る。トリムパラメータマネージャ３４０は、製造設定レジスタ３４５、ユーザ空間レジスタ３５０、変換レジスタ３５５、ユーザ指定アドレスレジスタ３６０、又はそれらの組み合わせと共に動作するように構成され得る。
【００４１】
製造設定レジスタ３４５は、メモリデバイス３３０内での使用のためのトリムパラメータを蓄積するように構成され得る。幾つかの場合、製造設定レジスタ３４５は、リードオンリーメモリの一例であり得、製造設定レジスタ３４５内に蓄積されたデータは、メモリデバイス３００の通常モードの動作中に修正可能でなくてもよい。
【００４２】
製造設定レジスタ３４５は、メモリコントローラ３３０、トリムパラメータマネージャ３４０、又はそれら両方と共に動作し得る。製造設定レジスタ３４５はエントリのセットを含む。各エントリは、アドレスを用いて識別され得、トリムパラメータの種類（例えば、電圧、電流、タイミング、又はそれらの任意の組み合わせ）、若しくはトリムパラメータの動作条件、又はそれら両方を判定するトリムパラメータを含み得る。トリムパラメータの特定の条件（例えば、分界電圧の特定の電圧値）は、トリムパラメータの設定とも称され得る。トリムパラメータの設定の細目は、トレードシークレットであり得る。製造設定レジスタ３４５は、製品の歩留まり、性能、又は信頼性を判定し得るトリムパラメータのセットを含むように、製品（例えば、メモリデバイス）の設計段階中にコンパイルされ得る。製造設定レジスタ３４５は、メモリデバイス３００の通常モードの動作中、ホストデバイス３１０によるアクセスが不可能であり得る。
【００４３】
製造設定レジスタ３４５は、製造後の段階中に他者がトリムパラメータに対して直接調整又はアクセスすることを妨げるために、通常モードの動作中にホストデバイス３１０によるアクセスが不可能であるように構成され得る。製造設定レジスタ３４５内に蓄積されたトリムパラメータに対する製造後のアップデートは、アップデートされたトリムパラメータをホストデバイス３１０から受信及び蓄積するように構成された、メモリデバイス内に設置されたレジスタ（例えば、ユーザ空間レジスタ３５０、変換レジスタ３５５、ユーザ指定アドレスレジスタ３６０）を創出することによって実現可能であり得る。レジスタのこうした集まりは、ホストデバイス３１０が幾つかの指定されたトリムパラメータをアップデートすることを許容するが、ホストデバイス３１０がその他のトリムパラメータをアップデートすることを妨げるように構成され得る。レジスタの内の幾つか（例えば、ユーザ空間レジスタ３５０、ユーザ指定アドレスレジスタ３６０）は、トリムパラメータの設定をアップデートするために、ホストデバイス３１０にとってアクセス可能であり得る。
【００４４】
また、ユーザ空間レジスタ３５０と製造設定レジスタ３４５との間のマッピング情報は、ホストデバイス３１０によるアクセスが不可能であるレジスタの内の１つ（例えば、変換レジスタ３５５）内に蓄積され得る。この方法では、ホストデバイス３１０は、製造設定レジスタ３４５への直接アクセスを有しなくてもよいが、ユーザ空間レジスタ３５０又はユーザ指定アドレスレジスタ３６０内のエントリをアップデートすることによって、製造設定レジスタ３４５内のトリムパラメータに対するアップデートを提供することが依然として可能であり得る。幾つかの場合、ホストデバイス３１０は、トリムパラメータをアップデートする前にトリムパラメータの現在値を判定するために、ユーザ空間レジスタ３５０又はユーザ指定アドレスレジスタ３６０にアクセスし得る。そのようなものだとして、ホストデバイス３１０は、トリムパラメータにマッピングされたユーザ空間レジスタ３５０又はユーザ指定アドレスレジスタ３６０のエントリに対する読み出し／書き込みアクセスを有し得る。
【００４５】
ユーザ空間レジスタ３５０は、ホストデバイス３１０から受信された、メモリデバイス３００内での使用のためのトリムパラメータを蓄積するように構成され得る。ユーザ空間レジスタ３５０は、特定の種類のトリムパラメータに専用のエントリを用いて構成され得る。この方法では、ホストデバイス３１０は、ユーザ空間レジスタ３５０内に含まれるトリムのサブセットのみを修正する能力を有し得る。
【００４６】
ユーザ空間レジスタ３５０は、メモリコントローラ３３０、トリムパラメータマネージャ３４０、又はそれら両方と共に動作し得る。ユーザ空間レジスタ３５０はエントリのセットを含み、エントリのセットの各エントリは、トリムパラメータに対するアップデート（例えば、トリムパラメータの設定）を含み得る。ユーザ空間レジスタ３５０は、ホストデバイス３１０によるアクセスが可能であり得る。言い換えれば、ホストデバイス３１０は、メモリコントローラ３３０又はトリムパラメータマネージャ３４０を通じて、ユーザ空間レジスタ３５０の各エントリのコンテンツ（例えば、トリムパラメータの設定）を判定し得る。ユーザ空間レジスタ３５０の各エントリのコンテンツは、製造段階中に判定されたトリムパラメータの動作条件（例えば、テスト又は製造検証のサイクル中に判定された最適な動作条件）を含み得る。また、メモリデバイス３００の使用又は経年劣化に起因するメモリデバイス３００の電気的特性の潜在的な変化に照らしてメモリデバイス３００に対するより適した動作条件を提供し得る、トリムパラメータに対するアップデートされたトリムパラメータの設定を指定するために、ユーザ空間レジスタ３５０の各エントリのコンテンツは、製造後の段階中にホストデバイス３１０によってアップデートされ得る。幾つかの場合、メモリコントローラ３３０は、トリムパラメータと、ユーザ空間レジスタの第１のエントリ内に該トリムパラメータを蓄積するためのコマンドとをホストデバイス３１０からを受信する。続いて、メモリコントローラ３３０は、トリムパラメータ及びコマンドをホストデバイス３１０から受信することに基づいて、トリムパラメータをユーザ空間レジスタ３５０の第１のエントリ内に書き込み得る。
【００４７】
変換レジスタ３３５は、製造設定レジスタ３４５のエントリをユーザ空間レジスタ３５０のエントリにマッピングするように構成され得る。ホストデバイス３１０が製造設定レジスタ３４５にアクセスすることを妨げるために、メモリデバイス３００は、幾つかのトリムパラメータに専用の予め定義されたエントリを有するユーザ空間レジスタ３５０を含み得る。製造設定レジスタ３４５のエントリとユーザ空間レジスタ３５０のエントリとの間の関係を認識するために、変換レジスタ３５５は、こうしたエントリの間のマッピングを蓄積し得る。幾つかの場合、変換レジスタ３５５は、ホストデバイス３１０にとってアクセス不可能であり得、それによって、ホストデバイス３１０が製造設定レジスタ３４５にアクセスすることを同様に妨げ得る。
【００４８】
変換レジスタ３５５は、メモリコントローラ３３０、トリムパラメータマネージャ３４０、又はそれら両方と共に動作し得る。変換レジスタ３５５はエントリのセットを含む。変換レジスタ３５５の各エントリは、ユーザ空間レジスタ３５０のエントリと製造設定レジスタ３４５のエントリとの間のマッピングを含み得る。幾つかの場合、変換レジスタ３５０は、メモリデバイス内のルックアップテーブルである。変換レジスタ３５５の全体的なマッピング情報は、製造段階中にプログラミングされ得るヒューズネットワーク（図示せず）によりバックアップされ得る。ヒューズネットワーク内に蓄積されたマッピング情報は、該マッピング情報が電力なしに保持され得るように不揮発性であり得る。
【００４９】
メモリコントローラ３３０（又はトリムパラメータマネージャ３４０）は、変換レジスタ３５５のエントリを調査することによって、製造設定レジスタ３４５のエントリ（例えば、トリムパラメータの動作条件）がホストデバイス３１０によりアップデートされ得ると判定し得る。メモリコントローラ３３０（又はトリムパラメータマネージャ３４０）は、トリムパラメータが変換レジスタ３５５内に含まれることに基づいて、ユーザ空間レジスタ３５０からのアップデートされたトリムパラメータの設定を確認し得る。メモリコントローラ３３０は、変換レジスタ３５５内に含まれるマッピング情報に基づいて、製造設定レジスタ３４５内の対応するエントリを判定し得る。
【００５０】
ユーザ空間レジスタ３５０がアップデートされたトリムパラメータを含む場合、幾つかの場合、ホストデバイス３１０により指定された、アップデートされた動作条件を用いてメモリデバイス３００が動作し得るように、メモリコントローラは、製造設定レジスタ３４５内の対応するエントリのトリムパラメータの設定をアップデートし得る。製造設定レジスタ３４５のコンテンツに直接アクセスしようとする悪意ある試みに対するレジリエンスを提供するように、及び製造設定レジスタ３４５内に実装された想定外の害を及ぼす動作条件を妨げるように、ホストデバイス３１０（例えば、メモリデバイス３００に対する外部デバイス）は製造設定レジスタ３４５のコンテンツに直接アクセスしないと分かるべきである。
【００５１】
ユーザ指定アドレスレジスタ３６０は、ユーザ空間レジスタ３５０内に含まれないがホストデバイス３１０から受信した、メモリデバイス３００内での使用のためのトリムパラメータを蓄積するように構成される。ユーザ指定アドレスレジスタ３６０は、変換レジスタ３５５内でマッピングされていない、ホストデバイス３１０から受信したアップデートされたトリムパラメータを蓄積するように構成され得る。こうした種類のレジスタは、ユーザ空間レジスタ３５０及び変換レジスタ３５５と比較して付加的な柔軟性を提供する。有効なアップデートされたトリムパラメータを蓄積するために、ユーザ指定アドレスレジスタ３６０は、アップデートされたトリムパラメータと関連付けられた製造設定レジスタ３４５のアドレスをも蓄積し得る。ユーザ指定アドレスレジスタ３６０のエントリは、任意の種類のトリムパラメータを蓄積するように構成され得る。幾つかの場合、ユーザ指定アドレスレジスタ３６０は、ユーザ空間レジスタ３５０及び／又は変換レジスタ３５５と併せて使用され得る。幾つかの場合、ユーザ指定アドレスレジスタ３６０は、ユーザ空間レジスタ３５０及び／又は変換レジスタ３５５なしに使用され得る。
【００５２】
ユーザ指定アドレスレジスタ３６０を使用してトリムパラメータをアップデートするために、ホストデバイス３１０は、トリムパラメータと関連付けられたアドレス（例えば、特定の種類のトリムパラメータの特定のトリムパラメータと関連付けられた、製造設定レジスタ３４５のエントリのアドレス）を認識する必要があり得る。幾つかの場合、メモリデバイス３００と関連付けられたエントリは、メモリデバイス３００のアップデートのリクエスト上で又はその一部として、こうしたアドレスをホストデバイス３１０に提供し得る。幾つかの場合、該アドレスは、製造設定レジスタ３４５のエントリのアドレスであり得る。他の場合、該アドレスは、マッピングを含む変換レジスタ３５５のアドレスであり得、それによって製造設定レジスタ３４５についてのホストデバイスの認識を制限し得る。
【００５３】
幾つかの例では、ユーザ指定アドレスレジスタ３６０は、メモリコントローラ３３０、トリムパラメータマネージャ３４０、又はそれら両方と共に動作し得る。ユーザ指定アドレスレジスタ３６０はエントリのセットを含む。ユーザ指定アドレスレジスタ３６０は、ホストデバイス３１０によるアクセスが可能であり得る。言い換えれば、ホストデバイス３１０は、メモリコントローラ３３０又はトリムパラメータマネージャ３４０を通じて、ユーザ指定アドレスレジスタ３６０の各エントリのコンテンツを判定し得る。ユーザ指定アドレスレジスタ３６０の各エントリは、製造設定レジスタ３４５のエントリのアドレスと、該アドレスに対応するトリムパラメータに対するアップデートされたトリムパラメータの設定とを含み得る。幾つかの実施形態では、メモリコントローラ３３０は、トリムパラメータと、製造設定レジスタ３４５の第１のエントリのアドレスとをホストデバイス３１０から受信する。続いて、メモリコントローラ３３０は、トリムパラメータと、製造設定レジスタ３４５の第１のエントリのアドレスとを、ユーザ指定アドレスレジスタ３６０の第２のエントリ内に書き込み得る。
【００５４】
ユーザ指定アドレスレジスタ３６０の各エントリのコンテンツは、製造段階中に未指定であり得る。ユーザ指定アドレスレジスタ３６０の各エントリのコンテンツは、製造設定レジスタ３４５のエントリのアドレスと、該エントリのアドレスに対応するトリムパラメータに対するアップデートされたトリムパラメータの設定とを指定するために、製造後の段階中にホストデバイス３１０によってアップデートされ得る。ユーザ指定アドレスレジスタ３６０は、製造段階中にメモリデバイス３００の性能又は信頼性の決定要因として識別されていないトリムパラメータをホストデバイス３１０がアップデートすることを可能にし得ると分かるべきである。言い換えれば、ホストデバイス３１０は、ユーザ指定アドレスレジスタ３６０を通じて、製造段階中に識別されていないアクセス不可能なトリムパラメータをアップデートし得る。
【００５５】
幾つかの場合、トリムパラメータをアップデートすることは、ホストデバイスと関連付けられた動作条件に基づき得る。幾つかの場合、トリムパラメータをアップデートすることは、メモリセル若しくはメモリアレイの実施されたアクセス動作の数が閾値を満足すること、又はタイマが閾値を満足することに基づき得る。メモリアレイが経年劣化する又は使用されると共に、その動作条件は変化し得る。例えば、メモリデバイス３００のコンポーネント上のストレスは、動作特性に変化を生じさせる。幾つかの場合、メモリデバイス３００に対するシステムアップデートは、動作特性が変化したとしてもメモリデバイス３００が効率的に作動し続けるように構成され得る。メモリデバイス３００と関連付けられたエントリは、動作条件が変化することに基づいて、アップデートされたトリムパラメータを用いて、メモリデバイス３００に対するシステムアップデートを定期的に発行し得る。
【００５６】
図４は、本開示の実施形態に従った不揮発性メモリ内のトリムパラメータをアップデートするための技術をサポートするプロセスフロー４００の例示的な略図を説明する。プロセスフロー４００の機構は、デバイス（例えば、図１〜図３を参照しながら説明したメモリデバイス１２０、２００、若しくは３００）、又は図１〜図３を参照しながら説明したコントローラ１４０、メモリコントローラ２４０若しくは３３０、又はトリムパラメータマネージャ３４０等のメモリデバイスのコンポーネントによって実装又は実施され得る。３ＤＸＰメモリの動作を参照しながら説明されているが、プロセスフロー４００の態様及び機構は、異なるメモリ技術を用いるメモリデバイス（例えば、ＤＲＡＭ、ＦｅＲＡＭ、ＮＡＮＤ、フラッシュメモリ、ＭＲＡＭ、ＰＣＭ、ＰＣＭＳ）に実装され得る。
【００５７】
ブロック４０５において、メモリコントローラは、メモリデバイス内で使用するためのトリムパラメータを識別し得る。トリムパラメータは、メモリデバイスの様々な動作に対する、トリムパラメータの種類（例えば、電圧、電流）、若しくはトリムパラメータの動作条件（例えば、電圧若しくは電流の特定値）、又はそれら両方を含み得る。例として、トリムパラメータは、３ＤＸＰメモリセルに印加される階段ＳＥＴパルスに対するタイミングのセットを指定し得る。
【００５８】
トリムパラメータの付加的な例は、第１の状態（例えば、論理１、セット状態）と第２の状態（例えば、論理０、ＲＥＳＥＴ状態）との間を区別するための電圧ウィンドウの中間点付近に配置された分界電圧の値を指定するトリムパラメータ、又はメモリセル上で実施される書き込み動作とメモリセルにアクセスする読み出し動作との間の時間遅延を指定するトリムパラメータ等を含み得る。製造設定レジスタのエントリは、トリムパラメータに対する動作条件（例えば、トリムパラメータの設定）を含み得る。トリムパラメータの設定（例えば、階段ＳＥＴパルスに対する特定のタイミングのセット、分界電圧の特定値、時間遅延の特定値）は、メモリデバイスの製造段階（例えば、テスト又は設計検証のサイクル）中に判定され得る。メモリコントローラは、識別されたトリムパラメータを蓄積する製造設定レジスタのエントリをも識別し得る。製造設定レジスタは、ホストデバイスにとってアクセス不可能であり得る。
【００５９】
幾つかの場合、ブロック４０５の機能は、電力投入イベントに応答してなされ得る。メモリデバイスの電力が切断する又は低電力モードに移行する場合、メモリデバイスは、活発に使用されているそのトリムパラメータを消去し得る。メモリデバイスの電力が再び投入された場合、メモリデバイスは、そのトリムパラメータを再実装する必要があり得る。トリムパラメータがホストデバイスによりアップデートされることを許容するようにメモリデバイスが構成された場合、メモリデバイスは、適切なトリムパラメータに対する１つよりも多くのレジスタを確認するように構成され得る。
【００６０】
ブロック４１０において、メモリコントローラは、トリムパラメータがホストデバイスからのアップデートにより修正可能であるか否かを判定するために、変換レジスタにアクセスし得る。変換レジスタはエントリのセットを含み、エントリのセットの各エントリは、製造設定レジスタのエントリとユーザ空間レジスタのエントリとの間のマッピングを含み得る。ホストデバイスは、メモリデバイスが使用するためのアップデートされたトリムパラメータの設定をユーザ空間レジスタのエントリ内に有し得る。幾つかの例では、製造設定レジスタの第１のエントリ（例えば、階段ＳＥＴパルスのタイミングのセットの指定）とユーザ空間レジスタの第２のエントリとの間のマッピングを説明する変換レジスタ内のエントリは、トリムパラメータに対するアップデートされた動作条件（例えば、階段ＳＥＴパルスのタイミングのセットに対する条件の新たなセット）がユーザ空間レジスタ内に存在し得ることを指し示す。逆に、こうしたマッピングの不存在は、トリムパラメータに対するアップデートされた動作条件をユーザ空間レジスタが含まないことを指し示し得る。幾つかの場合、メモリコントローラは、トリムパラメータが修正可能であるか否かを判定するために、製造設定レジスタ内に蓄積された１つ以上のビットを確認し得る。該１つ以上のビットは、製造設定レジスタの特定のエントリ内に蓄積されたトリムパラメータが修正可能であるか否かを指し示すように構成され得る。
【００６１】
ブロック４１５において、製造設定レジスタの第１のエントリとユーザ空間レジスタの第２のエントリとの間のマッピングを変換レジスタが含む場合、メモリコントローラは、変換レジスタ内で指定されたエントリ内に蓄積されたトリムパラメータをユーザ空間レジスタが含むか否かを確認し得る。指定されたエントリ内に蓄積されたデータをユーザ空間レジスタが含む場合、メモリコントローラは、アップデートされたトリムパラメータの設定（例えば、階段ＳＥＴパルスに対するタイミングのアップデートされたセット）をユーザ空間レジスタの第２のエントリから読み出し得、又はユーザ空間レジスタの第２のエントリに書き込み得る。幾つかの場合、ホストデバイスは、トリムパラメータにマッピングされたユーザ空間レジスタのエントリと関連付けられたアドレスを読み出すことによって、トリムパラメータが何であるかを識別し得る。
【００６２】
随意に、ブロック４２０において、メモリデバイスが使用するためのアップデートされた動作条件（例えば、アップデートされたトリムパラメータの設定）をメモリコントローラが提供し得るように、メモリコントローラは、アップデートされたトリムパラメータの設定をユーザ空間レジスタから読み出すことに基づいて、製造設定レジスタ内のトリムパラメータをアップデートし得る。幾つかの場合、ユーザ空間レジスタから読み出されたトリムパラメータの設定が製造設定レジスタ内のトリムパラメータの設定と同じである（例えば、製造段階中に判定されているトリムパラメータに対する動作条件をホストデバイスがアップデートしていないことがある）場合には、メモリコントローラは、製造設定レジスタ内のトリムパラメータをアップデートしなくてもよい。
【００６３】
ブロック４５５において、メモリコントローラは、メモリデバイスが使用するための動作条件を指定するためのトリムパラメータ（例えば、階段ＳＥＴパルスに対するタイミングのアップデートされたセット、又は製造段階中に判定されているタイミングのセットの何れか）を使用し得る。例えば、ブロック４５５において、メモリコントローラは、メモリデバイスのアクティブなセッション中に使用される正確なトリムパラメータをメモリアレイ内に蓄積し得る。
【００６４】
ブロック４３０において、メモリコントローラは、ブロック４１０を参照しながら説明したそうしたマッピングを変換レジスタが含まないと判定した後に、ホストデバイスからのアップデートによってトリムパラメータが修正可能であるか否かを判定するために、ユーザ指定アドレスレジスタにアクセスし得る。ユーザ指定アドレスレジスタはエントリのセットを含み、エントリのセットの各エントリは、製造設定レジスタのアドレスと、該アドレスに対応するトリムパラメータに対するアップデートされたトリムパラメータの設定とを含み得る。幾つかの場合、メモリコントローラは、エントリのセットと関連付けられたアドレスの範囲を識別し得、アドレスの範囲は有効なトリムアップデートアドレス範囲内にあると判定し得る。
【００６５】
一例として、製造設定レジスタの第１のエントリのアドレスと、製造設定レジスタの該エントリに対応するトリムパラメータに対するアップデートとを説明するユーザ空間レジスタ内のエントリは、トリムパラメータに対するアップデートされた動作条件がユーザ空間レジスタ内に存在することを指し示す。逆に、ユーザ指定アドレスレジスタ内のこうしたエントリの不存在は、製造設定レジスタの第１のエントリのアドレスに対応するトリムパラメータに対するアップデートされた動作条件をユーザ指定アドレスレジスタが含まないことを指し示す。幾つかの場合、メモリコントローラは、変換レジスタ又はユーザ空間レジスタなしにユーザ指定アドレスレジスタにアクセスし得る。例えば、メモリデバイスは、変換レジスタ又はユーザ空間レジスタを含まなくてもよい。幾つかの場合、変換レジスタがトリムパラメータのマッピングを含んだとしても、メモリコントローラは、ユーザ指定アドレスレジスタにアクセスし得る。こうした場合、ユーザ空間レジスタは、製造設定レジスタ内に蓄積されたトリムパラメータよりも優先されるアップデートされたトリムパラメータを含み得、ユーザ指定アドレスレジスタは、それらの他のトリムパラメータよりも優先されるアップデートされたトリムパラメータを含み得る。
【００６６】
ブロック４３５において、製造設定レジスタのエントリのアドレスと、製造設定レジスタの該エントリに対応するトリムパラメータに対するアップデートとを説明するエントリをユーザ指定アドレスレジスタが含む場合、メモリコントローラは、エントリのアドレスとアップデートされたトリムパラメータの設定とをユーザ指定アドレスレジスタから読み出し得、又はユーザ指定アドレスレジスタに書き込み得る。幾つかの場合、ホストデバイスは、ユーザ指定アドレスレジスタのエントリ内で説明された製造設定レジスタのエントリのアドレスを読み出すことによって、トリムパラメータが何であるかを識別し得る。
【００６７】
随意に、ブロック４４０において、メモリデバイスが使用するためのアップデートされた動作条件（例えば、アップデートされたトリムパラメータの設定）をメモリコントローラが提供するように、メモリコントローラは、エントリのアドレスとアップデートされたトリムパラメータの設定とをユーザ指定アドレスレジスタから読み出すことに基づいて、製造設定レジスタ内のトリムパラメータをアップデートし得る。幾つかの場合、ユーザ指定アドレスレジスタから読み出されたトリムパラメータの設定が製造設定レジスタ内のトリムパラメータの設定と同じである場合には、メモリコントローラは、製造設定レジスタ内のトリムパラメータをアップデートしなくてもよい。
【００６８】
ブロック４５０において、製造設定レジスタの第１のエントリに対するマッピングを変換レジスタが含まず、製造設定レジスタの第１のエントリのアドレスと、製造設定レジスタの第１のエントリに対応するトリムパラメータに対するアップデートとを説明するエントリをユーザ指定アドレスレジスタが含まない場合、メモリコントローラは、製造設定レジスタからトリムパラメータ（例えば、製造段階中に判定された階段ＳＥＴパルスに対するタイミングのセットに対する条件）を読み出し得る。
【００６９】
メモリコントローラは、ブロック４３０、４３５、及び４４０を参照しながら説明した動作を実施するために、ブロック４１０、４１５及び４２０を参照しながら説明した動作をスキップし得る。幾つかの実施形態では、メモリコントローラは、ブロック４３０、４３５、及び４４０を参照しながら以下で説明する動作と共に、ブロック４１０、４１５、及び４２０を参照しながら説明した動作を実施し得る。幾つかの実施形態では、メモリコントローラは、製造設定レジスタ内に含まれる情報に基づいて、トリムパラメータがホストデバイスにより修正可能であると判定し得る。幾つかの実施形態では、製造設定レジスタの各エントリは、トリムパラメータがホストデバイスにより修正可能であるか否かを指し示すためのエキストラビットを含み得る。幾つかの実施形態では、製造設定のエントリ内の該情報は、トリムパラメータがホストデバイスにより修正可能であるか否かを判定すするために、変換レジスタ又はユーザ指定アドレスレジスタと併せて使用され得る。幾つかの実施形態では、メモリデバイスへの電力が不存在の場合、製造設定レジスタ内のトリムパラメータは、製造段階中に判定されたそれらの動作条件にリセットされ得る。メモリデバイスが電力投入イベントを検出した場合、メモリコントローラは、製造設定レジスタ内のトリムパラメータをアップデートするために、上で説明したプロセスフロー４００を実施し得る。
【００７０】
図５は、本開示の実施形態に従った不揮発性メモリ内のトリムパラメータをアップデートするための技術をサポートするトリムパラメータマネージャ５１５のブロック図５００を示す。トリムパラメータマネージャ５１５は、図３を参照しながら説明したトリムパラメータマネージャ３４０の一例であり得る。トリムパラメータマネージャ５１５は、図１〜図３を参照しながら説明したコントローラ１４０又はメモリコントローラ２４０若しくは３３０等のメモリコントローラによって実行され得る。トリムパラメータマネージャ５１５は、トリム設定コンポーネント５２０、読み出し／書き込みコンポーネント５２５、及び入力／出力コンポーネント５３０を含み得る。これらのモジュールの各々は、（例えば、１つ以上のバスを介して）相互に直接又は間接的に通信し得る。
【００７１】
トリム設定コンポーネント５２０は、ホストデバイスにとってアクセス不可能な第１のレジスタの第１のエントリ内に蓄積された、メモリデバイス内で使用するためのトリムパラメータを識別することと、トリムパラメータが修正可能であるか否かを判定するために、ホストデバイスにとってアクセス不可能な変換レジスタにアクセスすることと、トリムパラメータ及びコマンドを受信することに基づいて、第１のレジスタの第１のエントリ内にトリムパラメータを書き込むこととをし得る。トリム設定コンポーネント５２０は、トリムパラメータを書き込むことに基づいて、ホストデバイスによるアクセスが不可能な第２のレジスタの第２のエントリを識別することであって、第１のレジスタの第１のエントリは、ホストデバイスにとってアクセス不可能である変換レジスタ内に含まれるマッピングに基づいて、第２のレジスタの第２のエントリに関連付けられることをし得る。トリム設定コンポーネント５２０は、トリムパラメータと、該トリムパラメータと関連付けられた第１のレジスタの第１のエントリに対するアドレスとを第３のレジスタのエントリが含むか否かを判定するために、ホストデバイスにとってアクセス可能な第３のレジスタにアクセスすることであって、トリムパラメータを読み出すことは、第３のレジスタのエントリを読み出すことを更に含むことをし得る。トリム設定コンポーネント５２０は、変換レジスタ及び第３のレジスタにアクセスすることに基づいて、ホストデバイスによるアクセスが可能な第２のレジスタ、及びホストデバイスによるアクセスが可能な第３のレジスタ内に該トリムパラメータが含まれないと判定することであって、トリムパラメータを読み出すことは、第１のレジスタの第１のエントリを読み出すことを更に含むことをし得る。
【００７２】
トリム設定コンポーネント５２０は、ホストデバイスにとってアクセス不可能な第１のレジスタ内に含まれる情報に基づいて、トリムパラメータがホストデバイスにより修正可能であると判定することであって、変換レジスタにアクセスすることは、トリムパラメータが修正可能であると判定することに基づくことをし得る。トリム設定コンポーネント５２０は、第２のエントリを識別することに基づいて、第２のレジスタの第２のエントリ内のトリムパラメータをアップデートし得る。トリム設定コンポーネント５２０は、変換レジスタにアクセスすることに基づいて、トリムパラメータと関連付けられた、ホストデバイスにとってアクセス可能な第２のレジスタの第２のエントリを識別することであって、トリムパラメータを読み出すことは、第２のレジスタの第２のエントリを読み出すことを更に含むことをし得る。トリム設定コンポーネント５２０は、変換レジスタにアクセスすることに基づいて、ホストデバイスによるアクセスが可能な第２のレジスタに該トリムパラメータが含まれないと判定し得る。トリム設定コンポーネント５２０は、マッピングを含む変換レジスタであって、ホストデバイスによるアクセスが不可能である該変換レジスタに基づいてマッピングを判定することであって、変換レジスタのエントリは、第１のレジスタのエントリを第２のレジスタのエントリに一致させるように構成されることをし得る。
【００７３】
トリム設定コンポーネント５２０は、電力投入イベントを検出することであって、トリムパラメータをアップデートすることは、電力投入イベントを検出することに基づくことをし得る。トリム設定コンポーネント５２０は、第２のレジスタ内に含まれる情報に基づいて第２のレジスタの第２のエントリが修正可能であると判定することであって、トリムパラメータをアップデートすることは、第２のエントリが修正可能であると判定することに基づくことをし得る。トリム設定コンポーネント５２０は、メモリデバイスにより実施されたアクセス動作の数を識別することと、実施されたアクセス動作の数を識別することに基づいて、第２のレジスタの少なくとも１つのトリムパラメータを自動的にアップデートすることとをし得る。トリム設定コンポーネント５２０は、トリムパラメータをアップデートし得、テストモードに入ることなくなされる。トリム設定コンポーネント５２０は、トリムパラメータと第１のエントリのアドレスとを受信することに基づいて、トリムパラメータと第１のエントリのアドレスとを、ホストデバイスによるアクセスが可能である第２のレジスタの第２のエントリ内に書き込み得る。トリム設定コンポーネント５２０は、トリムパラメータを第２のレジスタの第２のエントリ内に書き込むことに基づいて、トリムパラメータを第１のレジスタの第１のエントリ内に書き込み得る。
【００７４】
読み出し／書き込みコンポーネント５２５は、変換レジスタにアクセスすることに基づいてトリムパラメータを読み出し得る。読み出し／書き込みコンポーネント５２５は、テストモードに入ることなくトリムパラメータを読み出し得る。
【００７５】
入力／出力コンポーネント５３０は、トリムパラメータと、ホストデバイスによるアクセスが可能な第１のレジスタの第１のエントリ内に該トリムパラメータを蓄積するためのコマンドとをホストデバイスから受信し得る。入力／出力コンポーネント５３０は、トリムパラメータと、該トリムパラメータと関連付けられた、ホストデバイスにとってアクセス不可能である第１のレジスタの第１のエントリのアドレスとをホストデバイスから受信し得る。
【００７６】
図６は、本開示の実施形態に従った不揮発性メモリ内のトリムパラメータをアップデートするための技術のための方法６００を説明するフローチャートを示す。方法６００の動作は、本明細書に説明されるように、メモリデバイス１２０又はそのコンポーネントによって実装され得る。例えば、方法６００の動作は、図１〜図３を参照しながら説明したようなコントローラ１４０又はメモリコントローラ２４０、３３０によって実施され得る。幾つかの実施形態では、メモリデバイス１２０は、以下で説明する機能を実施するために、該デバイスの機能的素子を制御するためのコードのセットを実行し得る。付加的に又は代替的に、メモリデバイス１２０は、以下で説明される機能の態様を専用のハードウェアを使用して実施し得る。
【００７７】
ブロック６０５において、メモリデバイス１２０は、ホストデバイスにとってアクセス不可能な第１のレジスタの第１のエントリ内に蓄積された、メモリデバイス内で使用するためのトリムパラメータを識別し得る。６０５の動作は、本明細書で説明した方法に従って実施され得る。幾つかの例では、６０５の動作の態様は、図５を参照しながら説明したようなトリム設定コンポーネントによって実施され得る。
【００７８】
ブロック６１０において、メモリデバイス１２０は、トリムパラメータが修正可能であるか否かを判定するために、ホストデバイスにとってアクセス不可能な変換レジスタにアクセスし得る。６１０の動作は、本明細書で説明した方法に従って実施され得る。幾つかの例では、６１０の動作の態様は、図５を参照しながら説明したようなトリム設定コンポーネントによって実施され得る。
【００７９】
ブロック６１５において、メモリデバイス１２０は、変換レジスタにアクセスすることに少なくとも部分的に基づいて、トリムパラメータを読み出し得、又は書き込み得る。幾つかの場合、メモリデバイス１２０は、変換レジスタにアクセスすることに少なくとも部分的に基づいてトリムパラメータを書き込み得る。６１５の動作は、本明細書で説明した方法に従って実施され得る。幾つかの例では、６１５の動作の態様は、図５を参照しながら説明したような読み出しコンポーネントによって実施され得る。
【００８０】
幾つかの場合、方法６００は、変換レジスタにアクセスすることに少なくとも部分的に基づいて、トリムパラメータと関連付けられた、ホストデバイスにとってアクセス可能な第２のレジスタの第２のエントリを識別することであって、トリムパラメータを読み出すことは、第２のレジスタの第２のエントリを読み出すことを更に含むことをも含み得る。幾つかの場合、方法６００は、変換レジスタにアクセスすることに少なくとも部分的に基づいて、ホストデバイスによるアクセスが可能な第２のレジスタ内に該トリムパラメータが含まれないと判定することと、トリムパラメータと、該トリムパラメータと関連付けられた第１のレジスタの第１のエントリに対するアドレスとを第３のレジスタのエントリが含むか否かを判定するために、ホストデバイスにとってアクセス可能な第３のレジスタにアクセスすることであって、トリムパラメータを読み出すことは、第３のレジスタのエントリを読み出すことを更に含むこととをも含み得る。
【００８１】
幾つかの場合、方法６００は、変換レジスタ及び第３のレジスタにアクセスすることに少なくとも部分的に基づいて、ホストデバイスによるアクセスが可能な第２のレジスタ、及びホストデバイスによるアクセスが可能な第３のレジスタ内に該トリムパラメータが含まれないと判定することであって、トリムパラメータを読み出すことは、第１のレジスタの第１のエントリを読み出すことを更に含むことをも含み得る。幾つかの場合、方法６００は、ホストデバイスにとってアクセス不可能な第１のレジスタ内に含まれる情報に少なくとも部分的に基づいて、トリムパラメータがホストデバイスにより修正可能であると判定することであって、変換レジスタにアクセスすることは、トリムパラメータが修正可能であると判定することに少なくとも部分的に基づくことをも含み得る。幾つかの場合、トリムパラメータは、トリムパラメータの種類、若しくはトリムパラメータの動作条件、又はそれら両方を含む。幾つかの場合、ホストデバイスと結合されたメモリデバイスは、３次元クロスポイントメモリデバイスである。幾つかの場合、トリムパラメータを読み出すことは、テストモードにはいることなくなされる。
【００８２】
幾つかの実施形態では、不揮発性メモリ内のトリムパラメータをアップデートするための技術のための装置が説明される。装置は、ホストデバイスにとってアクセス不可能な第１のレジスタの第１のエントリ内に蓄積された、メモリデバイス内で使用するためのトリムパラメータを識別するための手段と、トリムパラメータが修正可能であるか否かを判定するために、ホストデバイスにとってアクセス不可能な変換レジスタにアクセスするための手段と、変換レジスタにアクセスすることに少なくとも部分的に基づいてトリムパラメータを読み出すための手段とを含み得る。
【００８３】
幾つかの場合、装置は、変換レジスタにアクセスすることに少なくとも部分的に基づいて、トリムパラメータと関連付けられた、ホストデバイスにとってアクセス可能な第２のレジスタの第２のエントリを識別することであって、トリムパラメータを読み出すことは、第２のレジスタの第２のエントリを読み出すことを含むための手段を含み得る。幾つかの場合、装置は、変換レジスタにアクセスすることに少なくとも部分的に基づいて、ホストデバイスによるアクセスが可能な第２のレジスタ内に該トリムパラメータが含まれないと判定するための手段と、トリムパラメータと、該トリムパラメータと関連付けられた第１のレジスタに対するアドレスとを第３のレジスタのエントリが含むか否かを判定するために、ホストデバイスにとってアクセス可能な第３のレジスタにアクセスすることであって、トリムパラメータを読み出すことは、第３のレジスタのエントリを読み出すことを更に含むことのための手段とを含み得る。幾つかの場合、装置は、変換レジスタ及び第３のレジスタにアクセスすることに少なくとも部分的に基づいて、ホストデバイスによるアクセスが可能な第２のレジスタ、及びホストデバイスによるアクセスが可能な第３のレジスタ内に該トリムパラメータが含まれないと判定することであって、トリムパラメータを読み出すことは、第１のレジスタの第１のエントリを読み出すことを更に含むことのための手段を含み得る。幾つかの場合、装置は、ホストデバイスにとってアクセス不可能な第１のレジスタ内に含まれる情報に少なくとも部分的に基づいて、トリムパラメータがホストデバイスにより修正可能であると判定することであって、変換レジスタにアクセスすることは、トリムパラメータが修正可能であると判定することに少なくとも部分的に基づくことのための手段を含み得る。
【００８４】
図７は、本開示の実施形態に従った不揮発性メモリ内のトリムパラメータをアップデートするための技術のための方法７００を説明するフローチャートを示す。方法７００の動作は、本明細書に説明されるように、メモリデバイス１２０又はそのコンポーネントによって実装され得る。例えば、方法７００の動作は、図１〜図３を参照しながら説明したようなコントローラ１４０又はメモリコントローラ２４０、３３０によって実施され得る。幾つかの実施形態では、メモリデバイス１２０は、以下で説明する機能を実施するために、該デバイスの機能的素子を制御するためのコードのセットを実行し得る。付加的に又は代替的に、メモリデバイス１２０は、以下で説明される機能の態様を専用のハードウェアを使用して実施し得る。
【００８５】
ブロック７０５において、メモリデバイス１２０は、トリムパラメータと、ホストデバイスによるアクセスが可能な第１のレジスタの第１のエントリ内に該トリムパラメータを蓄積するためのコマンドとをホストデバイスから受信し得る。幾つかの場合、メモリデバイス１２０は、データと関連付けられた読み出しコマンド又は書き込みコマンドをホストデバイスから受信し得る。７０５の動作は、本明細書で説明した方法に従って実施され得る。幾つかの例では、７０５の動作の態様は、図５を参照しながら説明したような入力／出力コンポーネントによって実施され得る。
【００８６】
ブロック７１０において、メモリデバイス１２０は、トリムパラメータ及びコマンドを受信することに少なくとも部分的に基づいて、トリムパラメータを第１のレジスタの第１のエントリ内に書き込み得る。７１０の動作は、本明細書で説明した方法に従って実施され得る。幾つかの例では、７１０の動作の態様は、図５を参照しながら説明したようなトリム設定コンポーネントによって実施され得る。
【００８７】
ブロック７１５において、メモリデバイス１２０は、トリムパラメータを書き込むことに少なくとも部分的に基づいて、ホストデバイスによるアクセスが不可能な第２のレジスタの第２のエントリを識別することであって、第１のレジスタの第１のエントリは、ホストデバイスにとってアクセス不可能である変換レジスタ内に含まれるマッピングに少なくとも部分的に基づいて、第２のレジスタの第２のエントリに関連付けられることをし得る。７１５の動作は、本明細書で説明した方法に従って実施され得る。幾つかの例では、７１５の動作の態様は、図５を参照しながら説明したようなトリム設定コンポーネントによって実施され得る。
【００８８】
ブロック７２０において、メモリデバイス１２０は、第２のエントリを識別することに少なくとも部分的に基づいて、第２のレジスタの第２のエントリ内のトリムパラメータをアップデートし得る。本明細書で説明した方法に従って実施され得る。幾つかの例では、７２０の動作の態様は、図５を参照しながら説明したようなトリム設定コンポーネントによって実施され得る。
【００８９】
幾つかの場合、方法７００は、マッピングを含む変換レジスタであって、ホストデバイスによるアクセスが不可能な該変換レジスタに少なくとも部分的に基づいてマッピングを判定することであって、変換レジスタのエントリは、第１のレジスタのエントリを第２のレジスタのエントリに一致させるように構成されることをも含み得る。幾つかの場合、変換レジスタは、第１のレジスタ及び第２のレジスタのエントリを割り当てるためにヒューズドバックアーキテクチャを使用する。幾つかの場合、方法７００は、電力投入イベントを検知することであって、トリムパラメータをアップデートすることは、電力投入イベントを検知することに少なくとも部分的に基づくことをも含み得る。幾つかの場合、方法７００は、第２のレジスタ内に含まれる情報に少なくとも部分的に基づいて第２のレジスタの第２のエントリが修正可能であると判定することであって、トリムパラメータをアップデートすることは、第２のエントリが修正可能であると判定することに少なくとも部分的に基づくことをも含み得る。
【００９０】
幾つかの場合、方法７００は、メモリデバイスにより実施されたアクセス動作の数を識別することと、実施されたアクセス動作の数を識別することに少なくとも部分的に基づいて、第２のレジスタの少なくとも１つのトリムパラメータを自動的にアップデートすることとをも含み得る。幾つかの場合、トリムパラメータは、トリムパラメータの種類、若しくはトリムパラメータの動作条件、又はそれら両方を含む。幾つかの場合、ホストデバイスと結合されたメモリデバイスは、３次元クロスポイントメモリデバイスである。幾つかの場合、トリムパラメータをアップデートすることは、テストモードに入ることなくなされる。
【００９１】
幾つかの実施形態では、不揮発性メモリ内のトリムパラメータをアップデートするための技術のための装置が説明される。装置は、トリムパラメータと、ホストデバイスによるアクセスが可能な第１のレジスタの第１のエントリ内に該トリムパラメータを蓄積するためのコマンドとをホストデバイスから受信するための手段と、トリムパラメータ及びコマンドを受信することに少なくとも部分的に基づいて、トリムパラメータを第１のレジスタの第１のエントリ内に書き込むための手段と、トリムパラメータを書き込むことに少なくとも部分的に基づいて、ホストデバイスによるアクセスが不可能な第２のレジスタの第２のエントリを識別することであって、第１のレジスタの第１のエントリは、ホストデバイスにとってアクセス不可能である変換レジスタ内に含まれるマッピングに少なくとも部分的に基づいて、第２のレジスタの第２のエントリに関連付けられることのための手段と、第２のエントリを識別することに少なくとも部分的に基づいて、第２のレジスタの第２のエントリ内のトリムパラメータをアップデートするための手段とを含み得る。
【００９２】
幾つかの場合、装置は、マッピングを含む変換レジスタであって、ホストデバイスによるアクセスが不可能な該変換レジスタに少なくとも部分的に基づいてマッピングを判定することであって、変換レジスタのエントリは、第１のレジスタのエントリを第２のレジスタのエントリに一致させるように構成されることのための手段を含み得る。幾つかの場合、装置は、電力投入イベントを検知することであって、トリムパラメータをアップデートすることは、電力投入イベントを検知することに少なくとも部分的に基づくことのための手段を含み得る。
【００９３】
幾つかの場合、装置は、第２のレジスタ内に含まれる情報に少なくとも部分的に基づいて第２のレジスタの第２のエントリが修正可能であると判定することであって、トリムパラメータをアップデートすることは、第２のエントリが修正可能であると判定することに少なくとも部分的に基づくことのための手段を含み得る。幾つかの場合、装置は、メモリデバイスにより実施されたアクセス動作の数を識別するための手段と、実施されたアクセス動作の数を識別することに少なくとも部分的に基づいて、第２のレジスタの少なくとも１つのトリムパラメータを自動的にアップデートするための手段とを含み得る。
【００９４】
図８は、本開示の実施形態に従った不揮発性メモリ内のトリムパラメータをアップデートするための技術のための方法８００を説明するフローチャートを示す。方法８００の動作は、本明細書に説明されるように、メモリデバイス１２０又はそのコンポーネントによって実装され得る。例えば、方法８００の動作は、図１〜図３を参照しながら説明したようなコントローラ１４０又はメモリコントローラ２４０、３３０によって実施され得る。幾つかの実施形態では、メモリデバイス１２０は、以下で説明する機能を実施するために、該デバイスの機能的素子を制御するためのコードのセットを実行し得る。付加的に又は代替的に、メモリデバイス１２０は、以下で説明される機能の態様を専用のハードウェアを使用して実施し得る。
【００９５】
ブロック８０５において、メモリデバイス１２０は、トリムパラメータと、ホストデバイスにとってアクセス不可能である第１のレジスタの、該トリムパラメータと関連付けられた第１のエントリのアドレスとをホストデバイスから受信し得る。幾つかの場合、メモリデバイス１２０は、トリムパラメータと関連付けられた第１のレジスタの第１のアドレスと関連付けられた読み出しコマンド又は書き込みコマンドをホストデバイスから受信し得る。８０５の動作は、本明細書で説明した方法に従って実施され得る。幾つかの例では、８０５の動作の態様は、図５を参照しながら説明したような入力／出力コンポーネントによって実施され得る。
【００９６】
ブロック８１０において、メモリデバイス１２０は、トリムパラメータと第１のレジスタのアドレスとを受信することに少なくとも部分的に基づいて、トリムパラメータと第１のエントリのアドレスとを、ホストデバイスによるアクセスが可能である第２のレジスタの第２のエントリ内に書き込み得る。８１０の動作は、本明細書で説明した方法に従って実施され得る。幾つかの例では、８１０の動作の態様は、図５を参照しながら説明したようなトリム設定コンポーネントによって実施され得る。
【００９７】
ブロック８１５において、メモリデバイス１２０は、トリムパラメータを第２のレジスタの第２のエントリ内に書き込むことに少なくとも部分的に基づいて、トリムパラメータを第１のレジスタの第１のエントリ内に書き込み得る。８１５の動作は、本明細書で説明した方法に従って実施され得る。幾つかの例では、８１５の動作の態様は、図５を参照しながら説明したようなトリム設定コンポーネントによって実施され得る。
【００９８】
幾つかの場合、方法８００は、ホストデバイスがトリムパラメータを修正することを許容されていると判定することであって、トリムパラメータを第１のエントリ内に書き込むことは、ホストデバイスがトリムパラメータを修正することを許容されていると判定することに少なくとも部分的に基づくことをも含み得る。幾つかの場合、トリムパラメータは、トリムパラメータの種類、若しくはトリムパラメータの動作条件、又はそれら両方を含む。幾つかの場合、方法８００は、電力投入イベントを検出することであって、トリムパラメータを第１のレジスタの第１のエントリ内に書き込むことは、電力投入イベントを検出することに少なくとも部分的に基づくことをも含み得る。
【００９９】
幾つかの実施形態では、不揮発性メモリ内のトリムパラメータをアップデートするための技術のための装置が説明される。装置は、トリムパラメータと、ホストデバイスにとってアクセス不可能である第１のレジスタの、該トリムパラメータと関連付けられた第１のエントリのアドレスとをホストデバイスから受信するための手段と、トリムパラメータと第１のレジスタのアドレスとを受信することに少なくとも部分的に基づいて、トリムパラメータと第１のエントリのアドレスとを、ホストデバイスによるアクセスが可能である第２のレジスタの第２のエントリ内に書き込むための手段と、トリムパラメータを第２のレジスタの第２のエントリ内に書き込むことに少なくとも部分的に基づいて、トリムパラメータを第１のレジスタの第１のエントリ内に書き込むための手段とを含み得る。
【０１００】
幾つかの場合、装置は、ホストデバイスがトリムパラメータを修正することを許容されていると判定することであって、トリムパラメータを第１のエントリ内に書き込むことは、ホストデバイスがトリムパラメータを修正することを許容されていると判定することに少なくとも部分的に基づくことのための手段を含み得る。幾つかの場合、装置は、電力投入イベントを検出することであって、トリムパラメータを第１のレジスタの第１のエントリ内に書き込むことは、電力投入イベントを検出することに少なくとも部分的に基づくことの手段を含み得る。
【０１０１】
上で説明した方法は可能な実装を説明すること、動作及びステップは再配置され得、さもなければ修正され得ること、並びにその他の実装が可能であることに留意すべきである。更に、方法の内の２つ以上からの実施形態は組み合わせられ得る。
【０１０２】
本明細書で説明される情報及び信号は、様々な異なる科学技術及び技術の内の何れかを使用して表され得る。例えば、上の説明全体を通じて言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁界若しくは磁性粒子、光場若しくは光粒子、又はそれらの任意の組み合わせにより表され得る。幾つかの図面は、複数の信号を単一の信号として説明し得るが、バスが様々なビット幅を有し得る場合に、信号は複数の信号のバスを表し得ることを当業者は理解するであろう。
【０１０３】
用語“電子通信”及び“結合された（coupled）”は、コンポーネント間の電子流動をサポートするコンポーネント間の関係を指す。これは、コンポーネント間の直接接続を含み得、又は介在コンポーネントを含み得る。相互に電子通信する又は結合されたコンポーネントは、（例えば、通電された回路内の）電子若しくは信号を能動的に交換し得、又は（例えば、非通電の回路内の）電子若しくは信号を能動的に交換しないことがあるが、回路が通電されると電子若しくは信号を交換するように構成され得、動作可能であり得る。例として、スイッチ（例えば、トランジスタ）を介して物理的に接続された２つのコンポーネントは、スイッチの状態（すなわち、開放又は閉鎖）に関わらず電子通信し、又は結合され得る。
【０１０４】
本明細書で使用されるとき、用語“実質的に（substantially）”は、修飾される特徴（例えば、用語、実質的により修飾される動詞又は形容詞）は、絶対的である必要はないが、該特徴の利点を達成するのに十分に近いことを意味する。
【０１０５】
本明細書で使用されるとき、用語“電極”は、導電体を指し得、幾つかの場合、メモリアレイのメモリセル又はその他のコンポーネントへの電気的コンタクトとして用いられ得る。電極は、メモリデバイス１００の素子又はコンポーネント間の導電経路を提供するトレース、ワイヤ、導電線、又は導電層等を含み得る。
【０１０６】
カルコゲナイド材料は、元素Ｓ、Ｓｅ、及びＴｅの内の少なくとも１つを含む材料又は合金であり得る。カルコゲナイド材料は、Ｓ、Ｓｅ、Ｔｅ、Ｇｅ、Ａｓ、Ａｌ、Ｓｉ，Ｓｂ、Ａｕ、インジウム（Ｉｎ）、ガリウム（Ｇａ）、スズ（Ｓｎ）、ビスマス（Ｂｉ）、パラジウム（Ｐｄ）、コバルト（Ｃｏ）、酸素（Ｏ）、銀（Ａｇ）、ニッケル（Ｎｉ）、プラチナ（Ｐｔ）の合金を含み得る。例示的なカルコゲナイド材料及び合金は、Ｇｅ−Ｔｅ、Ｉｎ−Ｓｅ、Ｓｂ−Ｔｅ、Ｇａ−Ｓｂ、Ｉｎ−Ｓｂ、Ａｓ−Ｔｅ、Ａｌ−Ｔｅ、Ｇｅ−Ｓｂ−Ｔｅ、Ｔｅ−Ｇｅ−Ａｓ、Ｉｎ−Ｓｂ−Ｔｅ、Ｔｅ−Ｓｎ−Ｓｅ、Ｇｅ−Ｓｅ−Ｇａ、Ｂｉ−Ｓｅ−Ｓｂ、Ｇａ−Ｓｅ−Ｔｅ、Ｓｎ−Ｓｂ−Ｔｅ、Ｉｎ−Ｓｂ−Ｇｅ、Ｔｅ−Ｇｅ−Ｓｂ−Ｓ、Ｔｅ−Ｇｅ−Ｓｎ−Ｏ、Ｔｅ−Ｇｅ−Ｓｎ−Ａｕ、Ｐｄ−Ｔｅ−Ｇｅ−Ｓｎ、Ｉｎ−Ｓｅ−Ｔｉ−Ｃｏ、Ｇｅ−Ｓｂ−Ｔｅ−Ｐｄ、Ｇｅ−Ｓｂ−Ｔｅ−Ｃｏ、Ｓｂ−Ｔｅ−Ｂｉ−Ｓｅ、Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ、Ｇｅ−Ｓｂ−Ｓｅ−Ｔｅ、Ｇｅ−Ｓｎ−Ｓｂ−Ｔｅ、Ｇｅ−Ｔｅ−Ｓｎ−Ｎｉ、Ｇｅ−Ｔｅ−Ｓｎ−Ｐｄ、又はＧｅ−Ｔｅ−Ｓｎ−Ｐｔを含み得るが、これらに限定されない。ハイフンで連結された化学的組成の表記法は、本明細書で使用されるとき、特定の化合物又は合金に含まれる元素を指し示し、指し示された元素を含む全ての化学量論を表すことを意図する。例えば、Ｇｅ−Ｔｅは、ＧｅｘＴｅｙを含み得、ｘ及びｙは、任意の正の整数であり得る。可変抵抗材料の他の例は、例えば、遷移金属、アルカリ土類金属、及び／又は希土類金属等の２つ以上の金属を含む、二元金属酸化物材料又は混合原子価酸化物を含み得る。実施形態は、メモリセルのメモリ素子と関連付けられる１つ以上の特定の可変抵抗材料には限定されない。例えば、可変抵抗材料の他の例は、メモリ素子を形成するために使用され得、とりわけ、カルコゲナイド材料、巨大磁気抵抗材料、又はポリマーベースの材料を含み得る。
【０１０７】
メモリデバイス２００を含む本明細書で論じられるデバイスは、シリコン、ゲルマニウム、シリコン−ゲルマニウム合金、ヒ化ガリウム、窒化ガリウム等の半導体基板上に形成され得る。幾つかの場合、該基板は半導体ウエハである。その他の場合、該基板は、シリコンオングラス（ＳＯＧ）若しくはシリコンオンサファイア（ＳＯＰ）等のシリコンオンインシュレータ（ＳＯＩ）基板、又は別の基板上の半導体材料のエピタキシャル層であり得る。基板又は基板のサブ領域の導電性は、リン、ホウ素、又はヒ素を含むがそれらに限定されない様々な化学種を使用したドーピングを通じて制御され得る。ドーピングは、イオン注入により、又は任意のその他のドーピング手段により、基板の初期の形成又は成長の間に実施され得る。
【０１０８】
本明細書で論じられる１つ以上のトランジスタは、電界効果トランジスタ（ＦＥＴ）を表し得、ソース、ドレイン、及びゲートを含む３端子デバイスを含み得る。端子は、導電性材料、例えば金属を通じて他の電子素子に接続され得る。ソース及びドレインは、導電性であり得、高濃度にドープされた、例えば縮退した、半導体領域を含み得る。ソース及びドレインは、低濃度にドープされた半導体領域又はチャネルによって分離され得る。チャネルがｎ型（すなわち、主たるキャリアが電子）である場合、該ＦＥＴはｎ型ＦＥＴと称され得る。チャネルがｐ型（すなわち、主たるキャリアがホール）である場合、該ＦＥＴはｐ型ＦＥＴと称され得る。チャネルは、絶縁ゲート酸化物によって覆われ得る。チャネルの導電性は、ゲートに電圧を印加することによって制御され得る。例えば、正の電圧又は負の電圧をｎ型ＦＥＴ又はｐ型ＦＥＴに夫々印加することは、チャネルが導電性になる結果をもたらし得る。トランジスタの閾値電圧以上の電圧がトランジスタのゲートに印加された場合、トランジスタは“オン”に又は“活性化”され得る。トランジスタの閾値電圧未満の電圧がトランジスタのゲートに印加された場合、トランジスタは“オフ”に又は“不活性化”され得る。
【０１０９】
添付の図面に関連して本明細書に記載される説明は、例示的構成を説明し、実装され得る又は請求項の範囲内にある全ての例を表さない。本明細書で使用される用語“例示的（exemplary）”は、“好適”又は“その他の例よりも有利”ではなく“一例、実例、又は説明として役立つこと”を意味する。詳細な説明は、説明される技術の理解を提供する目的のための具体的詳細を含む。これらの技術は、しかしながら、これらの具体的詳細なしに実践され得る。幾つかの実例では、説明される例の内容を不明確にすることを避けるために、周知の構造体及びデバイスはブロック図の形式で示される。
【０１１０】
添付の図において、同様のコンポーネント又は機構は、同じ参照ラベルを有し得る。更に、同じ種類の様々なコンポーネントは、ダッシュと、同様のコンポーネント間で区別する第２のラベルとを参照ラベルに続けることによって区別され得る。明細書中にただ第１の参照ラベルが使用される場合、説明は、第２の参照ラベルに関係なく、同じ第１の参照ラベルを有する同様のコンポーネントの内の何れか１つに適用できる。
【０１１１】
本明細書に説明される情報及び信号は、様々な異なる科学技術及び技術の何れかを使用して表され得る。例えば、上の説明全体を通じて言及され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、及びチップは、電圧、電流、電磁波、磁界若しくは磁性粒子、光場若しくは光粒子、又はそれらの任意の組み合わせにより表され得る。
【０１１２】
本明細書の開示と関連して記述される様々な説明ブロック及びモジュールは、本明細書で説明される機能を実施するように設計された汎用プロセッサ、ＤＳＰ、ＡＳＩＣ、ＦＰＧＡ若しくはその他のプログラム可能論理デバイス、個別的なゲート若しくはトランジスタ論理、個別的なハードウェアコンポーネント、又はそれらの任意の組み合わせで実装又は実施され得る。汎用プロセッサは、マイクロプロセッサであり得るが、代わりに、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、又はステートマシーンであり得る。プロセッサはまた、コンピューティングデバイスの組み合わせ（例えば、ＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと連携した１つ以上のマイクロプロセッサ、又は任意のその他のこうした構成）として実装され得る。
【０１１３】
本明細書で説明される機能は、ハードウェア、プロセッサにより実行されるソフトウェア、ファームウェア、又はそれらの任意の組み合わせで実装され得る。プロセッサにより実行されるソフトウェアで実装される場合、機能は、コンピュータ可読媒体上の１つ以上の命令又はコードとして蓄積され得、又は送信され得る。その他の例及び実装は、開示及び添付の請求項の範囲内である。例えば、ソフトウェアの性質に起因して、上で説明した機能は、プロセッサにより実行されるソフトウェア、ハードウェア、ファームウェア、配線、又はこれらの任意の組み合わせを使用して実装できる。機能を実装する機構はまた、機能の（複数の）部分が異なる物理的場所で実装されるように分散されることを含む、様々な場所に物理的に配置され得る。また、請求項を含む本明細書で使用されるとき、項目のリスト（例えば、“少なくとも１つの”又は“の内の１つ以上”等の句により前置きされる項目のリスト）に使用されるような“又は”は、例えば、Ａ、Ｂ、又はＣの内の少なくとも１つのリストがＡ又はＢ又はＣ又はＡＢ又はＡＣ又はＢＣ又はＡＢＣ（すなわち、Ａ及びＢ及びＣ）を意味するように包含的リストを指し示す。また、本明細書で使用されるとき、句“基づいて”は、条件の閉集合への言及として解釈されないであろう。例えば、“条件Ａに基づいて”と説明される例示的ステップは、本開示の範囲から逸脱することなく、条件Ａ及び条件Ｂの両方に基づき得る。言い換えれば、本明細書で使用されるとき、句“基づいて”は、句“少なくとも部分的に基づいて”と同様の方法で解釈されるであろう。
【０１１４】
コンピュータ可読媒体は、ある場所から別の場所へのコンピュータプログラムの転送を容易にする任意の媒体を含む非一時的コンピュータ記憶媒体及び通信媒体の両方を含む。非一時的記憶媒体は、汎用又は専用のコンピュータによりアクセスできる任意の利用可能な媒体であり得る。例として、非限定的に、非一時的コンピュータ可読媒体は、ＲＡＭ、ＲＯＭ、電気的消去可能プログラム可能リードオンリーメモリ（ＥＥＰＲＯＭ）、コンパクトディスク（ＣＤ）ＲＯＭ若しくはその他の光ディスクストレージ、磁気ディスクストレージ若しくはその他の磁気ストレージデバイス、又は所望のプログラムコード手段を命令若しくはデータ構造の形式で搬送若しくは蓄積するのに使用でき、且つ汎用若しくは専用コンピュータ又は汎用若しくは専用プロセッサによりアクセスできる任意のその他の非一時的媒体を含み得る。また、任意の接続は、コンピュータ可読媒体として適切に称される。例えば、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線（ＤＳＬ）、又は赤外線、無線、及びマイクロ波等の無線技術を使用してウェブサイト、サーバ、又はその他の遠隔ソースからソフトウェアが送信される場合、同軸ケーブル、光ファイバケーブル、ツイストペア、デジタル加入者線（ＤＳＬ）、又は赤外線、無線、及びマイクロ波等の無線技術は媒体の定義に含まれる。本明細書で使用されるとき、磁気ディスク（disk）及び光学ディスク（disc）は、ＣＤ、レーザディスク、光ディスク、デジタル多目的ディスク（ＤＶＤ）、フロッピーディスク、及びブルーレイディスクを含み、光学ディスクがレーザでデータを光学的に再生する一方で、磁気ディスクはデータを磁気的に通常再生する。上の組み合わせもコンピュータ可読媒体の範囲内に含まれる。
【０１１５】
本明細書の説明は、当業者が開示を製作又は使用できるように提供される。開示への様々な修正が当業者に容易に分かるであろうし、本明細書で定義される包括的な原理は開示の範囲を逸脱することなくその他の変形に適用され得る。したがって、開示は、本明細書で説明された例示及び設計に限定されず、本明細書に開示された原理及び新規の機構と一致する最も広い範囲に一致すべきである。
【図１】
2021509216.tif 000003
【図２】
2021509216.tif 000004
【図３】
2021509216.tif 000005
【図４】
2021509216.tif 000006
【図５】
2021509216.tif 000007
【図６】
2021509216.tif 000008
【図７】
2021509216.tif 000009
【図８】
2021509216.tif 000010
【手続補正書】
【提出日】令和2年8月3日(2020.8.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
［クロスリファレンス］
特許に対する本出願は、２０１７年１２月２８日に出願の“Ｔｅｃｈｎｉｑｕｅｓ  ｔｏ  Ｕｐｄａｔｅ  ａ  Ｔｒｉｍ  Ｐａｒａｍｅｔｅｒ  ｉｎ  Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ”という名称のＱａｗａｍｉ等による米国特許出願番号１５／８５７，０５４の優先権を主張する２０１８年１２月１４日に出願の“Ｔｅｃｈｎｉｑｕｅｓ  ｔｏ  Ｕｐｄａｔｅ  ａ  Ｔｒｉｍ  Ｐａｒａｍｅｔｅｒ  ｉｎ  Ｎｏｎ−Ｖｏｌａｔｉｌｅ  Ｍｅｍｏｒｙ”という名称のＱａｗａｍｉ等によるＰＣＴ出願番号ＰＣＴ／ＵＳ２０１８／０６５７６９の優先権を主張し、該出願の各々は、本願の譲受人に与えられ、該出願の各々は、参照によりその全体が本明細書に明白に組み込まれる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
幾つかのメモリアーキテクチャでは、メモリセル２０５へのアクセスは、蓄積された論理状態を劣化又は破壊し得、元の論理状態をメモリセル２０５に戻すために、再書き込み又はリフレッシュ動作が実施され得る。ＤＲＡＭでは、例えば、コンデンサは、センシング動作中に部分的に又は完全に放電され得、蓄積された論理状態を破損し得る。そのため、該論理状態は、センシング動作後に再書き込みされ得る。また、単一のワード線２１０を活性化することは、行内の全てのメモリセル２０５の放電をもたらし得、それ故、行内の幾つかの又は全てのメモリセル２０５は再書き込みされる必要があり得る。しかしながら、ＮＡＮＤ、ＰＣＭ、ＦｅＲＡＭ、又は３ＤＸＰメモリ等の不揮発性メモリでは、メモリセル２０５へのアクセスは、論理状態を破壊しなくてもよく、それ故、メモリセル２０５は、アクセス後に再書き込みを必要としなくてもよい。
【国際調査報告】
2021509216.tif 000011
2021509216.tif 000012
2021509216.tif 000013