(57)【要約】      （修正有）【課題】ユーザの待ち時間を削減し、通信効率を高める二重ＣＰＵ変換システムを提供する。【解決手段】二重ＣＰＵ変換器システムは互いに電気的に接続され、そして各々がＣＰＵ、ＲＡＭ及びＲＯＭを有する電源モジュールと制御モジュールとを含む。電源オンの後、二つのモジュールは準備状態をスピードアップするため夫々のＲＡＭへ夫々のＲＯＭデータを読み出すことができる。外部Ｉ／Ｏがコマンドパラメータを記憶しようとする場合、二重ＣＰＵ変換器システムはどちらのモジュールがコマンドパラメータを記憶しようとしているかを判断でき、コマンドパラメータを夫々ＲＯＭに送る。従って二つのモジュール間の通信負荷は軽減できる。【選択図】図４
2008217261.tif 000002
【特許請求の範囲】
【請求項１】
第一ＣＰＵ、該第一ＣＰＵへ共に電気的に接続された第一ＲＡＭと第一ＲＯＭ；及び該波形電力モジュールに電気的に接続された第二ＣＰＵ、該第二ＣＰＵに共に電気的に接続された第二ＲＡＭ及び第二ＲＯＭを備えるＩ／Ｏ制御モジュール、を備える二重ＣＰＵ変換器システムであって、該二重ＣＰＵ変換器システムは外部Ｉ／Ｏの目標場所を判断するためのデータ分類ユニットを備えるシステム。
【請求項２】
該波形電力モジュール及び該Ｉ／Ｏ制御モジュールは該通信インタフェースを通して電気的に接続される、請求項１に記載の二重ＣＰＵ変換器システム。
【請求項３】
該波形電力モジュール及び該Ｉ／Ｏ制御モジュールは２本のピンを通して通信インタフェースに電気的に接続される、請求項２に記載の二重ＣＰＵ変換システム。
【請求項４】
該第一ＲＯＭ及び該第二ＲＯＭはＥＲＰＲＯＭである、請求項１に記載の二重ＣＰＵ変換器システム。
【請求項５】
該データ分類ユニットは該第二ＣＰＵに組込まれる、請求項１に記載の二重ＣＰＵ変換器システム。
【請求項６】
第一ＣＰＵ、該第一ＣＰＵに共に電気的に接続された第一ＲＡＭ及び第一ＲＯＭを備える波形電力モジュールの提供；
電源オンの後該第一ＲＯＭのデータを読み出す該波形電力モジュール、及び電源オン後，該第二ＲＯＭのデータを読み出すＩ／Ｏ制御モジュールからなる二重ＣＰＵ変換器システムの作動方法。
【請求項７】
請求項６に記載の方法であって、更に外部Ｉ／Ｏから送られたコマンドパラメータがＩ／Ｏ制御モジュール用かどうかをチェックすることからなる方法。
【請求項８】
請求項７に記載の方法であって、更に該コマンドパラメータが該Ｉ／Ｏ制御モジュール用の場合、該コマンドパラメータを該第二ＲＡＭ及び該Ｉ／Ｏ制御パラメータの該第二ＲＯＭへ該コマンドパラメータを記憶することからなる方法。
【請求項９】
請求項７に記載の方法であって、更に該コマンドパラメータが該Ｉ／Ｏ制御モジュール用でない場合、該波形電力モジュールの該第一ＲＡＭ及び該第一ＲＯＭへコマンドパラメータを記憶することからなる方法。
【請求項１０】
請求項９に記載の方法であって，更に該波形電力モジュールとＩ／Ｏ制御モジュールのと間の通信インタフェースを通して該波形電力モジュールへコマンドパラメータを送ることからなる方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は二重ＣＰＵ変換システム及びそのための方法に関し、特に電源投入工程をスピードアップし、ＣＰＵ通信負荷を軽減する二重ＣＰＵ変換システム及びそのための方法に関する。
【背景技術】
【０００２】
家庭用及び工業用電力は一般に一定電圧及び一定周波数を有する。変換器は一定電圧及び一定周波数の電力を可変電圧及び可変周波数の電力に変換する装置である。変換システムは最初に整流器を通してＡＣ電力をＤＣ電力に変換し、次にＤＣ電力を可変電圧及び可変周波数ＡＣ電力に変換する。変換機からのＡＣ電力出力は擬似正弦波であり、交流誘導モータの駆動に使用できる。
【０００３】
速度制御用途の他に、変換器は又エネルギ節約にも使用される。従って変換器は冷蔵庫、洗濯機、エアコン、工業機械のような家庭用及び工業用に広く使用され、ここでは変換器は最適エネルギ消費のためＡＣ電力の電圧及び周波数を有利に変化させることができる。
【０００４】
二重ＣＰＵシステムはデータアクセスのための一般に共有読出し専用メモリ（ＲＯＭ）とランダムアクセスメモリ（ＲＡＭ）を有する。二重ＣＰＵシステムは一次側の波形電力モジュールの第一ＣＰＵと二次側のＩ／Ｏ制御ユニットの第二ＣＰＵを備える。モジュール化のため波形電力モジュールは異なるＩ／Ｏ制御モジュールと共に使用されるべきで、二つのモジュールは夫々のパラメータにアクセスするためのそれら自身のＲＯＭを有する。
【０００５】
更にピンの数を節約するため、二重ＣＰＵシステムは一般に二つのモジュール間のデータ通信用の二つのピンを使用する。それはそれら二つのモジュールへのデータアクセスの効果的管理にとって重要な問題である。
【０００６】
図１は従来方式の二重ＣＰＵ変換器システムのブロック図を示す。二重ＣＰＵ変換システムは一次側の波形電力モジュール１０Ａと二次側のＩ／Ｏ制御モジュール１２Ａを備える。波形電力モジュール１０Ａは第一ＣＰＵ１００Ａ、第一ＲＡＭ１０２Ａ及び第一ＲＯＭ１０４Ａを備える。Ｉ／Ｏ制御モジュール１２Ａは第二ＣＰＵ１２０Ａと第二ＲＡＭ１２２Ａを備える。
【０００７】
図２は図１に示す従来方式の二重ＣＰＵ変換器システムの制御フローチャートを示す。電源オン（ステップ２０Ａ）の後、波形電力モジュール１０Ａは第一ＲＯＭ１０４Ａのデータを第一ＲＡＭ１０２（ステップ２２Ａ）へ読み出し、Ｉ／Ｏ制御モジュール１２Ａ用データをＩ／Ｏ制御モジュール１２Ａへ送る。波形電力モジュール１０Ａはデータ同期が終了しているかどうかをチェックする（ステップ２６Ａ）。波形電力モジュール１０Ａは初期化を行い（ステップ２８），データ同期が終了後，準備状態に入る（ステップ３０Ａ）。電源オンの後（ステップ４０Ａ）、Ｉ／Ｏ制御モジュール１２Ａはデータを波形電力モジュール１０Ａからその第二ＲＡＭへ送り（ステップ４２Ａ）、次にデータ同期が終了したかどうかをチェックする（ステップ４４Ａ）。Ｉ／Ｏ制御モジュール１２Ａは初期化を行い（ステップ４６Ａ）、そしてデータ同期が終了した後準備状態へ入る（ステップ５０Ａ）。他にＩ／Ｏ制御モジュール１２Ａは「ハロー」のようなメッセージを表示し、ユーザに待つことを知らせる（ステップ４８Ａ）。
【０００８】
図３は図１に示す従来の二重ＣＰＵ変換器システムにおける外部Ｉ／Ｏ用のコマンドパラメータ記憶のフローチャートを示す。外部Ｉ／Ｏがコマンドパラメータを記憶しようとする場合（ステップ６０Ａ）、Ｉ／Ｏ制御モジュール１２Ａは最初にその第二ＲＡＭ１２２Ａのコマンドパラメータを記憶する（ステップ６２Ａ）。次にＩ／Ｏ制御モジュール１２Ａは記憶されるべきコマンドパラメータを通信インターフェースを通して波形電力モジュール１０Ａへ送る（ステップ６４Ａ）。波形電力モジュール１０Ａは次にその第一ＲＯＭ１０４Ａへコマンドパラメータを記憶し（ステップ６６Ａ）、そしてコマンドパラメータの記憶は終了する（ステップ６８Ａ）。
【０００９】
しかし、上記の従来の二重ＣＰＵ変換器システムは以下の問題を有する。
コマンドパラメータは一つのモジュールの一つのＲＯＭだけに記憶される。従って二つのモジュールは電源オンの後、通信インターフェースを通してパラメータを変換する必要がある。待時間は５〜７秒続くこともあり、ある二重ＣＰＵ変換器システムは待時間の間に「ハロー」のようなメッセージ又は製品商標を表示する。これはユーザにとって不便である。
各パラメータはＲＯＭに記憶する前に通信インタフェースを通して別のモジュールへ送られる。ＣＰＵ通信負荷は増加する。
【発明の開示】
【００１０】
本発明の目的はユーザの待時間を削減するための二重ＣＰＵ変換器システム及びその方法を提供することである。
【００１１】
本発明の別の目的は通信効率を高めるための二重ＣＰＵ変換器システムとその方法を提供することである。
【００１２】
従って、本発明は波形電力モジュール及び波形電力モジュールへ電気的に接続されたＩ／Ｏ制御モジュールを備える二重ＣＰＵ変換器システムを提供することである。波形電力モジュールは第一ＣＰＵ、及び共に第一ＣＰＵへ電気的に接続された第一ＲＡＭと第一ＲＯＭを備える。Ｉ／Ｏ制御モジュールは第二ＣＰＵと共に、第二ＣＰＵに電気的に接続された第二ＲＡＭと第二ＲＯＭを備える．二重ＣＰＵ変換器システムは外部Ｉ／Ｏの目標場所を判断するためデータ分類ユニットを備える。
【００１３】
従って、本発明は
第一ＣＰＵ、及び共に第一ＣＰＵへ電気的に接続された第一ＲＡＭ及び第一ＲＯＭを備える、波形電力モジュールの提供；
波形電力モジュールへ電気的に接続され、第二ＣＰＵ，共に第二ＣＰＵへ電気的に接続された第二ＲＡＭ及び第二ＲＯＭを備えるＩ／Ｏ制御モジュールの提供；
電源オンの後、第一ＲＯＭのデータを読み取る波形電力モジュール、及び電源オンの後第二ＲＯＭのデータを読み取るＩ／Ｏ制御モジュール、を備える二重ＣＰＵ変換器システムを作動させる方法を提供する。
【発明を実施するための最良の形態】
【００１４】
図４は本発明による二重ＣＰＵ変換器システムのブロック図を示す。本発明による二重ＣＰＵ変換システムは一次側に波形電力モジュール１０と二次側にＩ／Ｏ制御モジュール１２を備える。波形電力モジュール１０は第一ＣＰＵ１００、第一ＲＡＭ１０２及び第一ＲＯＭ１０４を備える。Ｉ／Ｏ制御モジュール１２は第二ＣＰＵ、第二ＲＡＭ、及び第二ＲＯＭを備え，第二ＣＰＵ１２０は組込みデータ分類ユニット１２６を備える。
【００１５】
図５は図３に示す二重ＣＰＵ変換器システムの制御フローチャートを示す。電源オンの後（ステップ２０）、波形電力モジュール１０は第一ＲＯＭのデータを第一ＲＡＭへ読み出す（ステップ２２）。次に波形電力モジュール１０は初期化を行い（ステップ２４）、そして準備状態に入る（ステップ２６）。電源オンの後（ステップ４０）、Ｉ／Ｏ制御モジュール１２は第二ＲＯＭ１２４のデータを第二ＲＡＭ１２２へ読み出す（ステップ４２）、次にＩ／Ｏ制御モジュール１２は初期化を行い（ステップ４４）、そして準備状態に入る（ステップ４６）上記記述から見られるように、Ｉ／Ｏ制御モジュール１２は第二ＲＯＭ１２４を備え、第二ＲＯＭ１２４のデータを第二ＲＡＭ１２２へ直接読み出すことができる。通信インタフェースを通したパラメータの交換は電源オンの後は必要でなく、準備状態をスピードアップできる。
【００１６】
図６は図３に示す二重ＣＰＵ変換器システムの外部Ｉ／Ｏ用コマンドパラメータを記憶するフローチャートを示す。外部Ｉ／Ｏがコマンドパラメータを記憶する場合（ステップ６０）、Ｉ／Ｏ制御モジュールのデータ分類ユニット１２６はコマンドパラメータがＩ／Ｏ制御モジュール１２用であるかどうかを判断する（ステップ６２）、もし「真」であれば、コマンドパラメータは第二ＲＡＭ１２２及び第二ＲＯＭへ記憶される（ステップ６４）。もし「偽」であれば、Ｉ／Ｏ制御モジュール１２はコマンドパラメータを通信インタフェースを通して波形電力モジュール１０へ送る。（ステップ６６）。波形電力モジュール１０は第一ＲＯＭ１０４ヘコマンドパラメータを記憶し（ステップ６８），そして波形電力モジュール１０及びＩ／Ｏ制御モジュールのパラメータ更新を終了する（ステップ７０）。
【００１７】
上記ステップで、コマンドパラメータは、データ分類ユニット１２６の判断に基づき、波形電力モジュール１０又はＩ／Ｏ制御モジュール１２のいずれかのＲＯＭへ選択的に記憶される。従って第一ＲＯＭ１０４及び第二ＲＯＭ１２４はより小容量のチップを採用できる。キーパッド表示選択や多入力機能選択のようなＩ／Ｏ制御モジュール１２専用のいくつかのコマンドパラメータは波形電力モジュール１０へは記憶されない。ＣＰＵ通信負荷は軽減できる。更に二つのモジュールのデータベースは独立である。一つのモジュールのみパラメータ更新用の変更が必要で、これはソフトウェア保守及び工場での再作業を便利にする。
【００１８】
本発明はその好適な実施形態に関し記述したが、本発明はその詳細に限定されないことは理解されるだろう。色々な置換や変更が先の記述で示唆され、そしてその他にも当業者には思いつくだろう。従ってこのような置換や変更は付属の特許請求の範囲に規定されるような本発明の範囲内に包含されることを意図する。
【図面の簡単な説明】
【００１９】
新規であると考えられる本発明の特徴は付属の特許請求の範囲の特殊性で説明される。しかし本発明自身は付属図面と合わせ、本発明のいくつかの典型的実施形態を記述する本発明の以下の詳細記述を参照することにより最もよく理解されるだろう。
【図１】従来技術の二重ＣＰＵ変換器システムのブロック図を示す。
【図２】図１に示す従来技術の二重ＣＰＵ変換器システムの制御フローチャートを示す。
【図３】図１に示す従来技術の二重ＣＰＵ変換器システムの外部Ｉ／Ｏ用コマンドパラメータ記憶のフローチャートを示す。
【図４】本発明による二重ＣＰＵ変換器システムのブロック図を示す。
【図５】図３に示す二重ＣＰＵ変換器システムの制御フローチャートを示す。
【図６】図３に示す二重ＣＰＵ変換器システムの外部Ｉ／Ｏ用コマンドパラメータを記憶するフローチャートを示す。
【図１】
2008217261.tif 000003
【図２】
2008217261.tif 000004
【図３】
2008217261.tif 000005
【図４】
2008217261.tif 000006
【図５】
2008217261.tif 000007
【図６】
2008217261.tif 000008