(57)【要約】【解決手段】半導体デバイスを製造するための製造プロセスを制御するための方法であって、製造プロセスの性能を示す性能データを取得し、性能データは、製造プロセスの対象となる基板全体の性能パラメータの値を含み、性能データ及び製造プロセスの１つ又は複数の制御パラメータの動的挙動に関連する少なくとも１つの制御特性に基づいて製造プロセスのプロセス補正を決定し、決定するステップは、プロセス補正を適用するときの製造プロセスの予想される安定性にさらに基づく方法が開示される。【選択図】図３
2021534458.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスを製造するための製造プロセスを制御するための方法であって、
製造プロセスの性能を示す性能データを取得し、性能データは、製造プロセスの対象となる基板全体の性能パラメータの値を含み、
性能データ及び製造プロセスの１つ又は複数の制御パラメータの動的挙動に関連する少なくとも１つの制御特性に基づいて製造プロセスのプロセス補正を決定し、決定するステップは、プロセス補正を適用するときの製造プロセスの予想される安定性にさらに基づく、方法。
【請求項２】
ＰＩＤコントローラーを使用して、１つ又は複数の制御パラメータの動的挙動に基づいてプロセス補正を決定する、請求項１に記載の方法。
【請求項３】
制御特性が、１つ又は複数の制御パラメータの達成可能な補正範囲をさらに含む、請求項１に記載の方法。
【請求項４】
１つ又は複数の制御パラメータのそれぞれが対応する時変応答関数を有し、前記決定ステップが前記時変応答関数のそれぞれを考慮に入れる、請求項１に記載の方法。
【請求項５】
プロセス補正を決定するステップが、前記プロセス補正が安定性閾値を満たすかどうかを決定することを含む、請求項１に記載の方法。
【請求項６】
プロセス補正を決定するステップが、性能パラメータ及び期待される安定性に関してプロセス補正を同時最適化することを含む、請求項１に記載の方法。
【請求項７】
プロセス補正を決定するステップが、将来の不安定な動作を防止するため、及び／又は将来のイベントに反応するための残留制御の可能性を考慮することをさらに含む、請求項１に記載の方法。
【請求項８】
性能パラメータがエッジ配置エラー及び／又はその１つ又は複数の要因である、請求項１に記載の方法。
【請求項９】
性能パラメータが、基板上及び／又は基板上に形成されたフィーチャの傾斜関連パラメータ、及び／又はそれの要因である、請求項１に記載の方法。
【請求項１０】
前記１つ又は複数の要因が、オーバーレイ、クリティカルディメンション、クリティカルディメンションの均一性、線幅の粗さのうちの１つまたは複数を含む、請求項８に記載の方法。
【請求項１１】
プロセス補正は、それぞれが前記１つ又は複数の要因のうちの１つに対応する１つ又は複数の制御コンポーネントを制御することに関して実施される、請求項８又は９に記載の方法。
【請求項１２】
前記１つ又は複数の制御構成要素のそれぞれが、それが関連する製造プロセスの装置に関してさらに分割される、請求項１１に記載の方法。
【請求項１３】
前記１つ又は複数の制御パラメータは、製造プロセスで使用されるリソグラフィ装置に関連する１つ若しくは複数のパラメータ、及び／又は製造プロセスで使用される別の処理装置に関連する１つ若しくは複数のパラメータを含む、請求項１に記載の方法。
【請求項１４】
前記プロセス補正が、製造プロセスで使用されるリソグラフィ装置及び製造プロセスで使用される別の処理装置のための同時最適化されたプロセス補正を含む、請求項１に記載の方法。
【請求項１５】
製造プロセスのプロセス補正を決定するステップが、１又は複数の前記制御パラメータに関連する少なくとも１つの制御特性に基づいてプロセス補正を決定すること含む、請求項１に記載の方法。
【請求項１６】
適切な装置上で実行される場合、実施形態１乃至１９のいずれかの方法を実行するように動作可能なプログラム命令を含むコンピュータプログラム。
【請求項１７】
請求項１６のコンピュータプログラムを含む非一時的なコンピュータプログラムキャリア。
【発明の詳細な説明】
【技術分野】
【０００１】
〔関連アプリケーションへの相互参照〕
この出願は、２０１８年８月１６日に出願され、参照によりその全体が本明細書に組み込まれるＥＰ出願１８１８９３０５．８に基づく優先権を主張する。
【０００２】
本発明は、リソグラフィプロセスにおいて基板にパターンを適用することを含む製造プロセスを制御するための方法及び装置に関する。
【背景技術】
【０００３】
リソグラフィ装置は、基板に、通常は基板のターゲット部分に所望のパターンを適用する機械である。リソグラフィ装置は、例えば、集積回路（ＩＣ）の製造に使用することができる。その場合、マスク又はレチクルとも呼ばれるパターニングデバイスを使用して、ＩＣの個々の層上に形成される回路パターンを生成することができる。このパターンは、基板（例えば、シリコンウェーハ）上のターゲット部分（例えば、１つ又はいくつかのダイの一部を含む）に転写することができる。パターンの転写は、典型的には、基板上に提供された放射感応性材料（レジスト）の層への結像を介して行われる。一般に、単一の基板は、連続的にパターン化される隣接するターゲット部分のネットワークを含む。既知のリソグラフィ装置は、各パターン全体を一度にターゲット部分に露光することによって各ターゲット部分を照射するいわゆるステッパと、所与の方向（「スキャン」方向）に放射ビームによりパターンをスキャンするとともに基板をこの方向と平行又は逆平行にスキャンするようにして各目標部分が照射を受ける、いわゆるスキャナとが含まれる。パターンを基板にインプリントすることによって、パターン化デバイスから基板にパターンを転写することも可能である。
【０００４】
リソグラフィプロセスを監視するために、パターン化された基板のパラメータが測定される。パラメータには、例えば、パターン化された基板の中又は上に形成された連続する層の間のオーバーレイ誤差、及び現像された感光性レジストのクリティカルディメンション（ＣＤ）が含まれる。この測定は、製品基板及び／又は専用の計測ターゲットで実行できる。スキャン型電子顕微鏡やさまざまな専用ツールの使用など、リソグラフィプロセスで形成された微細構造の測定を行うためのさまざまな手法がある。高速かつ非侵襲的な特殊な検査ツールは、基板の表面上のターゲットに放射ビームが向けられ、散乱又は反射されたビームの特性が測定されるスキャトロメータである。２つの主要なタイプのスキャトロメータが知られている。分光スキャトロメータは、広帯域ラジアンビームを基板に向け、特定の狭い角度範囲に散乱された放射線のスペクトル（波長の関数としての強度）を測定する。角度分解スキャトロメータは、単色の放射ビームを使用し、角度の関数として散乱した放射の強度を測定する。
【０００５】
既知のスキャトロメータの例には、ＵＳ２００６０３３９２１Ａ１及びＵＳ２０１０２０１９６３Ａ１に記載されているタイプの角度分解スキャトロメータが含まれる。そのようなスキャトロメータによって使用されるターゲットは比較的大きく、例えば、４０ｐｍ  ｘ  ４０ｍｈｉのグレーティングであり、測定ビームはグレーティングよりも小さいスポットを生成する（つまり、グレーティングはアンダーフィルされる）。再構成による特徴形状の測定に加えて、回折に基づくオーバーレイは、公開された特許出願ＵＳ２００６０６６８５５Ａ１に記載されているような装置を使用して測定することができる。回折次数の暗視野イメージングを使用した回折ベースのオーバーレイ計測により、より小さなターゲットでのオーバーレイ測定が可能になる。暗視野画像計測の例は、国際特許出願ＷＯ２００９／０７８７０８及びＷＯ２００９／１０６２７９に見られ、これらの文章は、参照によりその全体が本明細書に組み込まれる。この技術のさらなる発展は、特許公報ＵＳ２０１１００２７７０４Ａ、ＵＳ２０１１００４３７９１Ａ、ＵＳ２０１１１０２７５３Ａ１、ＵＳ２０１２００４４４７０Ａ、ＵＳ２０１２０１２３５８１Ａ、ＵＳ２０１３０２５８３１０Ａ、ＵＳ２０１３０２７１７４０Ａ及びＷＯ２０１３１７８４２２Ａ１に記載されている。これらのターゲットは、照明スポットよりも小さく、ウェーハ上の製品構造に囲まれている場合がある。複合格子ターゲットを使用して、１つの画像で複数の格子を測定できる。これらすべての出願の内容も、参照により本明細書に組み込まれる。
【０００６】
基板へのパターンの適用やそのようなパターンの測定などのリソグラフィプロセスを実行する際には、プロセス制御方法を使用してプロセスを監視及び制御する。このようなプロセス制御技術は、通常、リソグラフィプロセスの制御のための補正を得るために実行される。そのようなプロセス制御方法を改善することが望ましい。
【発明の概要】
【０００７】
本発明の第１の態様では、半導体デバイスを製造するための製造プロセスを制御するための方法が提供され、この方法は、製造プロセスの性能を示す性能データを取得し、性能データは、製造プロセスの対象となる基板全体の性能パラメータの値を含み、性能データ及び製造プロセスの１つ又は複数の制御パラメータの動的挙動に関連する少なくとも１つの制御特性に基づいて製造プロセスのプロセス補正を決定し、決定するステップは、プロセス補正を適用するときの製造プロセスの予想される安定性にさらに基づく。
【０００８】
本発明の第２の態様では、半導体デバイスを製造するための製造プロセスを制御するための処理装置が提供され、処理装置は、第１の態様の方法を実行するように構成される。
【０００９】
本発明の第３の態様では、半導体デバイス製造装置であって、リソグラフィ装置と、エッチング装置と、第２の態様の処理装置とを含み、前記半導体デバイス製造装置は、半導体デバイスを製造するための製造プロセスにおいて基板に製品構造を提供するように構成される装置が提供される。
【００１０】
本発明の第４の態様では、適切な装置で実行されたときに第１の態様の方法を実行するように動作可能なプログラム命令を含むコンピュータプログラムが提供される。
【００１１】
本発明のさらなる態様、特徴および利点、ならびに本発明の様々な実施形態の構造および動作は、添付の図面を参照して以下に詳細に説明される。本発明は、本明細書に記載の特定の実施形態に限定されないことに留意すべきである。このような実施形態は、例示のみを目的として本明細書に提示されている。追加の実施形態は、本明細書に含まれる教示に基づいて、関連技術分野の当業者には明らかであろう。
【００１２】
次に、本発明の実施形態を、例として、以下の添付の図面を参照して説明する。
【図面の簡単な説明】
【００１３】
【図１】半導体デバイスの製造施設を形成する他の装置と一緒のリソグラフィ装置を示す。
【図２】半導体製造を最適化するための３つの主要技術間の協力を表すホリスティックリソグラフィの概略図を示す。
【図３】本発明の実施形態によるプロセス制御方法の概念的なフローである。
【図４】プロセス制御方法の制御コンポーネントの概念的なフローである。
【発明を実施するための形態】
【００１４】
本発明の実施形態を詳細に説明する前に、本発明の実施形態が実装され得る例示的な環境を提示することは有益である。
【００１５】
図１の２００は、大量のリソグラフィ製造プロセスを実施する工業生産施設の一部としてのリソグラフィ装置ＬＡを示す。この例では、製造プロセスは、半導体ウェーハなどの基板上の半導体製品（集積回路）の製造に適合されている。当業者は、このプロセスの変形において異なるタイプの基板を処理することにより、多種多様な製品を製造できることを理解するであろう。半導体製品の製造は、純粋に今日の商業的に重要な例として使用されている。
【００１６】
リソグラフィ装置（又は略して「リソツール」２００）内では、測定ステーションＭＥＡが２０２で示され、露光ステーションＥＸＰが２０４で示されている。制御ユニットＬＡＣＵは２０６で示されている。この例では、各基板が測定ステーションと露光ステーションを訪れ、パターンが適用される。光学リソグラフィ装置では、例えば、投影システムは、調整された放射及び投影システムを使用して、パターニングデバイスＭＡから基板上に製品パターンを転写するために使用される。これは、放射線に敏感なレジスト材料の層にパターンの画像を形成することによって行われる。
【００１７】
本明細書で使用される「投影システム」という用語は、使用される露光放射線又は液浸液の使用や真空の使用などの他の要因の場合に適切な、屈折、反射、反射屈折、磁気、電磁気及び静電光学システム、又はそれらの任意の組み合わせを含む任意のタイプの投影システムを包含すると広く解釈されるべきである。パターニングＭＡデバイスは、マスク又はレチクルとすることができ、パターニングデバイスによって透過又は反射される放射ビームにパターンを与える。よく知られている動作モードには、ステッピングモードとスキャンモードがある。よく知られているように、投影システムは、基板全体の多くのターゲット部分に所望のパターンを適用するために、さまざまな方法で基板及びパターニングデバイスのサポート及び位置決めシステムと協働することができる。固定パターンを有するレチクルの代わりに、プログラマブルパターニングデバイスを使用することができる。放射は、例えば、遠紫外線（ＤＵＶ）又は極端紫外線（ＥＵＶ）の波長帯の電磁放射を含み得る。本開示は、他のタイプのリソグラフィプロセス、例えばインプリントリソグラフィ及び例えば電子ビームによる直接書き込みリソグラフィにも適用可能である。
【００１８】
リソグラフィ装置制御ユニットＬＡＣＵは、様々なアクチュエータ及びセンサのすべての動き及び測定を制御して、基板Ｗ及びレチクルＭＡを受け取り、パターニング操作を実施する。ＬＡＣＵには、装置の操作に関連する望ましい計算を実装するための信号処理及びデータ処理機能も含まれる。実際には、制御ユニットＬＡＣＵは、それぞれが装置内のサブシステム又はコンポーネントのリアルタイムのデータ取得、処理及び制御を処理する多くのサブユニットのシステムとして実現される。
【００１９】
パターンが露光ステーションＥＸＰで基板に適用される前に、基板は、測定ステーションＭＥＡで処理され、その結果、様々な準備ステップを実行することができる。準備ステップは、レベルセンサーを使用して基板の表面高さをマッピングすること、及びアライメントセンサーを使用して基板上のアライメントマークの位置を測定することを含む。アライメントマークは、通常、規則的なグリッドパターンで配置される。ただし、マークの作成が不正確であるため、また処理中に基板が変形するため、マークは理想的なグリッドから外れる。したがって、装置が非常に高い精度で正しい位置に製品の特徴を印刷する場合、実際には、アライメントセンサーは、基板の位置と方向の測定に加えて、基板領域全体の多くのマークの位置を詳細に測定する必要がある。この装置は、それぞれが制御ユニットＬＡＣＵによって制御される位置決めシステムを備えた２つの基板テーブルを有する、いわゆるデュアルステージタイプのものとすることができる。１つの基板テーブル上の１つの基板が露光ステーションＥＸＰで露光されている間に、別の基板を測定ステーションＭＥＡで他の基板テーブルにロードして、様々な準備ステップを実行することができる。したがって、位置合わせマークの測定は非常に時間がかかり、２つの基板テーブルを設けると、装置のスループットを大幅に向上させることができる。位置センサＩＦが測定ステーションと露光ステーションにあるときに基板テーブルの位置を測定できない場合は、２番目の位置センサを使用して、両方のステーションで基板テーブルの位置を追跡できる。リソグラフィ装置ＬＡは、例えば、２つの基板テーブルと２つのステーション（露光ステーションと測定ステーション）とを有し、その間で基板テーブルを交換できる、いわゆるデュアルステージタイプのものであってよい。
【００２０】
生産設備内で、装置２００は、装置２００によるパターン化のために基板Ｗに感光性レジスト及び他のコーティングを塗布するためのコーティング装置２０８も含む「リソセル」又は「リソクラスタ」の一部を形成する。装置２００の出力側には、露光されたパターンを物理的なレジストパターンに現像するためのベーキング装置２１０及び現像装置２１２が設けられている。これらのすべての装置間で、基板処理システムが基板を支持し、基板をある装置から次の装置に移送する。これらの装置は、まとめてトラックと呼ばれることが多く、それ自体がリソグラフィ装置制御ユニットＬＡＣＵを介してリソグラフィ装置を制御する監視制御システムＳＣＳによってそれ自体が制御されるトラック制御ユニットの制御下にある。したがって、スループット及び処理効率を最大化するように異なる装置を操作することができる。監視制御システムＳＣＳは、各パターン化された基板を作成するために実行されるステップの定義を非常に詳細に提供するレシピ情報Ｒを受け取る。
【００２１】
パターンがリソセルに適用されて現像されると、パターン化された基板２２０は、２２２、２２４、２２６で示されるような他の処理装置に移される。典型的な製造施設では、さまざまな装置によってさまざまな処理ステップが実行される。例として、この実施形態の装置２２２はエッチングステーションであり、装置２２４はエッチング後アニーリングステップを実行する。さらなる物理的及び／又は化学的処理ステップが、さらなる装置２２６などで適用される。実際のデバイスを作成するには、材料の堆積、表面材料特性の変更（酸化、ドーピング、イオン注入など）、化学機械研磨（ＣＭＰ）など、さまざまな種類の操作が必要になる場合がある。装置２２６は、実際には、１つ又は複数の装置で実行される一連の異なる処理ステップを表すことができる。別の例として、リソグラフィ装置によって配置された前駆体パターンに基づいて複数のより小さなフィーチャを生成するために、自己整合された複数のパターニングを実施するための装置及び処理ステップが提供されてもよい。
【００２２】
よく知られているように、半導体デバイスの製造は、適切な材料とパターンを備えたデバイス構造を基板上に層ごとに構築するために、そのような処理を何度も繰り返すことを伴う。したがって、リソクラスタに到達する基板２３０は、新たに準備された基板であってもよく、又はこれらは、このクラスター又は別の装置で完全に以前に処理された基板であってもよい。同様に、必要な処理に応じて、退出装置２２６上の基板２３２は、同じリソクラスタでの後続のパターン化操作に戻されるか、別のクラスターでのパターン化操作に送られるか、又はダイシングとパッケージングのために最終製品として送られてもよい。
【００２３】
製品構造の各層は、異なる一連のプロセスステップを必要とし、各層で使用される装置２２６は、タイプが完全に異なる場合がある。さらに、装置２２６によって適用される処理ステップが名目上同じである場合でも、大規模な施設では、異なる基板上でステップ２２６を実行するために並行して動作するいくつかの同一と思われる機械が存在する場合がある。これらのマシン間でセットアップ又は障害のわずかな違いは、それらがさまざまな方法でさまざまな基板に影響を与えることを意味する。エッチング（装置２２２）などの各層に比較的共通のステップでさえ、名目上は同一であるが並行して動作してスループットを最大化するいくつかのエッチング装置によって実装されてもよい。実際には、さらに、異なる層は、エッチングされる材料の詳細、及び例えば異方性エッチングなどの特別な要件に応じて、異なるエッチングプロセス、例えば化学エッチング、プラズマエッチングを必要とする。
【００２４】
前のプロセス及び／又は後続のプロセスは、今述べたように、他のリソグラフィ装置で実行されてもよく、異なるタイプのリソグラフィ装置で実行されてもよい。例えば、解像度やオーバーレイなどのパラメータが非常に要求されるデバイス製造プロセスの一部の層は、要求の少ない他の層よりも高度なリソグラフィツールで実行できる。したがって、一部の層は液浸タイプのリソグラフィツールで露光され、他の層は「ドライ」ツールで露光される。一部の層はＤＵＶ波長で動作するツールで露光され、他の層はＥＵＶ波長放射を使用して露光される。
【００２５】
リソグラフィ装置によって露光される基板が正確かつ一貫して露光されるためには、露光された基板を検査して、後続の層の間のオーバーレイエラー、線の太さ、クリティカルディメンション（ＣＤ）などの特性を測定することが望ましい。したがって、リソセルＬＣが配置されている製造施設は、リソセルで処理された基板Ｗの一部又はすべてを受け取る計測システムも含む。計測結果は、監視制御システムＳＣＳに直接又は間接的に提供される。エラーが検出された場合、特に同じバッチの他の基板がまだ露光されるように十分に迅速かつ迅速に計測を実行できる場合は、後続の基板の露光に調整を加えることができる。また、すでに露光された基板を剥がして再加工して歩留まりを向上させるか、廃棄して、欠陥があることがわかっている基板でのさらなる処理を回避することができる。基板の一部のターゲット部分のみに欠陥がある場合、良好なターゲット部分に対してのみさらなる露光を実行することができる。
【００２６】
図１には、製造プロセスの所望の段階で製品のパラメータの測定を行うために提供される計測装置２４０も示されている。現代のリソグラフィ製造施設の計測ステーションの一般的な例は、スキャトロメータ、例えば暗視野スキャトロメータ、角度分解スキャトロメータ、又は分光スキャトロメータであり、装置２２２でのエッチングの前に成長した基板の特性を１２０で測定するために適用できる。計測装置２４０を使用して、例えば、オーバーレイ又はクリティカルディメンション（ＣＤ）などの重要な性能パラメータが、現像されたレジストの指定された精度要件を満たさないことが決定され得る。エッチング工程の前に、現像されたレジストを剥がし、リソクラスタを通して基板２２０を再処理する機会が存在する。装置２４０からの計測結果２４２は、監視制御システムＳＣＳ及び／又は制御ユニットＬＡＣＵ２０６が経時的に微調整を行うことにより、リソクラスタ内のパターン形成操作の正確な性能を維持するために使用でき、製品が使用外に製造されるリスク、及び再作業の必要性を最少にする。
【００２７】
さらに、計測装置２４０及び／又は他の計測装置（図示せず）を適用して、処理された基板２３２、２３４、及び入ってくる基板２３０の特性を測定することができる。計測装置は、処理された基板上で使用して、オーバーレイやＣＤなどの重要なパラメータを決定できる。
【００２８】
通常、リソグラフィ装置ＬＡにおけるパターニングプロセスは、基板Ｗ上の構造の寸法決定および配置の高精度を必要とする処理における最も重要なステップの１つである。この高精度を確実にするために、図３に概略的に示すように、３つのシステムをいわゆる
「全体的な」制御環境で組み合わせることができる。これらのシステムの１つは、計測ツールＭＥＴ（第２のシステム）及びコンピュータシステムＣＬ（第３のシステム）に（仮想的に）接続されているリソグラフィ装置ＬＡである。このような「全体的な」環境の鍵は、これら３つのシステム間の連携を最適化して、プロセスウィンドウ全体を強化し、厳密な制御ループを提供して、リソグラフィ装置ＬＡによって実行されるパターニングがプロセスウィンドウ内にとどまるようにすることである。プロセスウィンドウは、特定の製造プロセスが定義された結果（機能的な半導体デバイスなど）を生成するプロセスパラメータの範囲（たとえば、線量、フォーカス、オーバーレイ）を定義する。通常、その範囲内で、リソグラフィプロセスまたはパターニングプロセスのプロセスパラメータの変化が許容される。
【００２９】
コンピュータシステムＣＬは、パターン化される設計レイアウト（の一部）を使用して、使用する解像度向上技術を予測し、計算リソグラフィシミュレーションおよび計算を実行して、どのマスクレイアウト及びリソグラフィ装置設定が、パターニングプロセス（図３では、最初のスケールのＳＣＩの二重矢印で示されてる）の最大の全体的なプロセスウィンドウを達成するかを決定することができる。典型的には、解像度向上技術は、リソグラフィ装置ＬＡのパターニングの可能性に一致するように配置されている。コンピュータシステムＣＬを使用して、プロセスウィンドウ内のリソグラフィ装置ＬＡが現在動作している場所を検出して（例えば、計測ツールＭＥＴからの入力を使用して）、例えば、最適ではない処理（図３では、２番目のスケールＳＣ２の「０」を指す矢印で示される）欠陥が存在する可能性があるかどうかを予測することもできる。
【００３０】
計測ツールＭＥＴは、正確なシミュレーションおよび予測を可能にするためにコンピュータシステムＣＬに入力を提供し、そして可能性のあるドリフト、例えばリソグラフィ装置ＬＡのキャリブレーションステータス（図３では、３番目のスケールＳＣ３の複数の矢印で示されている）を識別するためにリソグラフィ装置ＬＡにフィードバックを提供することができる。
【００３１】
リソグラフィプロセスの制御は、通常、フィードバック又はフィードバックされた測定結果に基づいており、例えば、フィールド間（基板間フィンガープリント）又はフィールド内（保持されたフィンガープリント）モデルを使用してモデル化される。リソグラフィ制御は、通常、以前に形成された構造の（例えば）測定に基づいて、１つ又は複数の特定の制御自由度に対する１つまたは複数の設定点プロセス補正のオフライン計算を使用して実行される。セットポイントプロセス補正は、特定のプロセスパラメータのプロセス補正を含んでもよく、測定されたプロセスパラメータが仕様内（例えば、最適な設定値又は最適な値からの許容変動内（プロセスウィンドウなど））に留まるようにドリフト又はエラーを補償するための特定の自由度の設定のプロセス補正を含んでもよい。例えば、重要なプロセスパラメータはオーバーレイであり、オーバーレイエラーは、基板上に形成されている欠陥のある構造に現れる可能性がある。典型的なオーバーレイ制御ループでは、オーバーレイフィードバックメトトロジを使用することができる。そのようなメトトロジは、以前に露光された基板上のオーバーレイを測定することができる計測ステップを含む。次に、測定されたオーバーレイを使用して、リソグラフィプロセスのプロセス補正、例えば、オーバーレイエラーを補正するレチクルステージ若しくは基板ステージの一方又は両方の位置プロセス補正を決定することができる。次に、そのような位置プロセス補正は、スキャナによる直接作動のために、設定点プロセス補正としてスキャナに伝達される。
【００３２】
決定されたプロセス修正の精度に加えて、別の重要な側面は、プロセス修正を実装した後のプロセスの安定性である。したがって、プロセスコントローラは、プロセス補正（またはプロセス補正を組み込んだ制御レシピ）を適用するときにプロセスの安定性も考慮しながら、プロセス補正を決定することが提案されている。これを達成するために、空間的振る舞いに加えて、プロセス補正を決定する際に、プロセス補正の予想される動的ポテンシャル（時間的振る舞い）を考慮することが提案されている。これには、例えば、特定の空間スケールで達成可能なプロセス補正範囲（プロセス補正の粒度）などの他の要因に加えて、例えば、関連するプロセスの制御面の特定の動的機能、例えば、制御パラメータの反応時間（つまり、プロセスが制御パラメータ設定の変更にどれだけ速く反応できるか）に関する知識が必要である。
【００３３】
上記の説明、及び多くの典型的なＩＣ製造制御戦略は、リソグラフィ装置（スキャナ）の制御パラメーターを介して制御を実装する。ただし、エッチングツールなどの他の処理ツールも、製品のパフォーマンスに重要な役割を果たす可能性がある。リソグラフィツールの現在の制御機能のみを使用すると、動的処理ツールによって引き起こされるエラーの多くは未修正のままである。さらに、現在の制御技術は、制御ループ内のエッチング後検査（ＡＥＩ）フィンガープリントと現像後検査（ＡＤＩ）フィンガープリント（エッチング前）の違いを使用することによって制限される傾向がある。本明細書に記載の方法は、一実施形態では、プロセスの他の制御機能（積層ツール、現像ツール、及びエッチングツール制御パラメータなど）も考慮に入れることができると想定される。メトトロジ制御パラメータなどの他のプロセス制御パラメータを介して制御を実装することも、プロセス全体にプラスの影響を与える可能性がある。したがって、決定されたプロセス補正は、パフォーマンスパラメータ（例えばオーバーレイ、ＣＤＵ、ＬＷＲ、ＥＰＥのようなＫＰＩ（キーパフォーマンスパラメータ））に影響があるスキャナ制御パラメータ、エッチングツール制御パラメータ、メトトロジ制御パラメータ（例えば、サンプリングスキーム）、又は任意の他の制御パラメータ（例えば、トラック制御、積層制御など）のうちの１つ又は複数に関連する。決定されたプロセス補正は、一実施形態では、これらのタイプの制御パラメータのうちの２つ以上に対して同時最適化される。したがって、性能パラメータの時間変化する制御戦略は、（少なくとも）選択された処理ツール及び／又はリソグラフィ制御パラメータに基づいて考案され得ることが想定される。このように、制御戦略は、スキャナと処理ツールの制御特性の間の相乗効果から利益を得ることができる。例えば、スキャナ制御は、エッチング制御特性と比較して、より高い空間的／時間的周波数特性を有する傾向がある。さらに、特定の基板領域（エッジ領域など）では、エッチング制御がスキャナ制御よりも効果的である場合がある。
【００３４】
多くのプロセスが製品の特徴、位置合わせマーク、オーバーレイマークにパターンの非対称性を引き起こす可能性があるため、処理ツールの制御（エッチングツールなど）パラメータは重要である。これらの非対称性は、次の式によるオーバーレイ、ＣＤ、及びＬＷＲのエラーを通じてＥＰＥに影響を与える。
【数１】
2021534458.tif 000003
ここで、σＥＰＥ、σｏｖｅｒｌａｙ、σＰＢＡ、σＣＤＵ＿Ｌ、σＬｏｃａｌは、それぞれＥＰＥ、オーバーレイ、近似バイアス平均、ラインＣＤＵ、並びにレジスト及びフォトンストキャスティクス（主にＬＷＲに影響を与える）の標準偏差であり、μＥＰＥはＥＰＥの平均であり、ＨＲＯＰＣは光学的近接残差によるＣＤエラーの半値域である。
【００３５】
性能パラメータ（例えば、ＥＰＥ）プロセス補正を作動させるために変更することができる多くの（スキャナおよび処理装置）制御パラメータがある。これらには、例えば、スキャナ装置の場合：焦点、線量、光源のレーザー帯域幅、投影システムの収差の制御、および基板ステージの制御（オーバーレイ制御用）が含まれる。これらの変数の中には、ツールの設定値であるものと、ローカルで調整可能な変数であるものがある。ただし、これらの変数の影響は主にローカルＥＰＥで観察される。各制御パラメータはＥＰＥ要因に異なる影響を与える。主なＥＰＥ要因は、パフォーマンスパラメータ（オーバーレイ、ＣＤ／ＣＤＵ、及びＬＷＲ）である。基板ステージ制御と線量制御は、主にそれぞれオーバーレイとＣＤに影響を与える変数である。レーザー帯域幅制御は、ＬＷＲとの関係が予想されるイメージングのコントラストに影響を与える。フォーカスシステムとプロジェクションシステム（奇数）の収差制御は、それぞれＣＤとオーバーレイに影響を与える。これらの制御パラメータの（例えば、異なるペアの）複合効果も、特定のパフォーマンスパラメータとの異なる関係を示す。
【００３６】
したがって、特定の実施形態では、プロセスのプロセス補正を決定するときに、結果として生じる制御されたプロセスの期待される安定性を推定することによって、ＥＰＥを制御することが提案される。例えば、制御戦略は、安定性閾値を満たすプロセス修正のみが実施されるようなものであり得る。あるいは、ＥＰＥに同様の影響を与えると判断されたプロセス修正は、最も安定したものが選択されるように、期待される安定性によって特徴付けられる場合がある。そのような実施形態は、期待される安定性に基づいて（そしておそらくまた説明されるように残留制御を最大化するために）性能パラメータの制御仕様限界を満たすいくつかのプロセス補正からプロセス補正を選択することを含み得る。あるいは、管理仕様の制限を満たすプロセス修正を実装する管理レシピを変更して、管理制限が満たされていることを確認しながら、その安定性を最適化することもできる。あるいは、またはそれに加えて、プロセス修正（管理限界を満たす）と安定性のための共同最適化が実行される。
【００３７】
制御は、スキャナパラメータ、及び／又は他のプロセスパラメータなどの任意の適切な制御パラメータを介して実施することができる。特定の実施形態では、共最適化されたスキャナ制御が提案される。
【００３８】
一実施形態では、そのような制御は、制御層又はインターフェースとして実装される。このような制御層は、ＥＰＥフィンガープリントが管理限界を満たすことを保証するように動作可能である可能性がある。一実施形態によれば、制御層は、ｉ）ＥＰＥ（例えば、オーバーレイ、ＣＤ、ＣＤＵ、ＬＤＣＯ、ＬＷＲ）を示すパフォーマンスパラメータ値（例えばメトトロジデータ）、ｉｉ）空間的フィンガープリント情報、及びｉｉｉ）ダイナミクス（例えば、制御パラメータの予想される時間的動作）を含むデータを受け取る。一実施形態では、制御インターフェースは、関連する装置（例えば、エッチャー及び／又はスキャナ）の制御が制御（ＥＰＥ）構成要素に関して実施されるように匿名であり得る。制御コンポーネントは、例えば、オーバーレイコンポーネント、ＣＤコンポーネント、ＣＤＵコンポーネント、ＬＤＣＵコンポーネント、及びＬＷＲコンポーネントのうちの１つまたは複数を含み得る。
【００３９】
制御層は、半導体製造フローで使用されるそれぞれの装置の（既知の）制御特性に基づいて制御を分配する。制御特性は、特定の空間スケール（補正の粒度）全体で達成可能なプロセス補正範囲と、プロセス補正のダイナミックレンジ（補正の調整速度）を含む場合がある。
【００４０】
選択的な実施形態では、制御層は、残留制御ポテンシャルを最大化する制御ソリューション、つまり、（予想される又は予期しない）将来のプロセスの変動またはドリフトを修正するためのさらなる範囲を残すソリューションを優先するように構成される。したがって、将来の不安定な動作に対するさらなるプロセス修正が可能であることを保証することにより、将来の安定性を最適化するために、現在の安定性の一部を将来の制御の可能性と交換することができる。例えば、制御ソリューションは非常に高い期待の安定性を持っていると推定できるが、将来のイベントに反応する追加の容量がほとんどないように、すべての反応性の高い（高速）制御パラメータの制御が必要になる場合がある。そのような解決策は、わずかに最適ではない推定安定性を犠牲にして、追加のプロセス修正のより広い範囲を提供する代替案を支持して拒否される可能性がある。
【００４１】
選択的な実施形態では、制御層は、サンプリングスキームを決定し、メトトロジツールに分配することができ、これは、計測キームを使用して実装されるプロセス補正の期待される安定性に関して最適化される。そのような実施形態は、第１の測定周波数で（例えば、スキャトロメトリベースのツールを使用して）ＡＤＩ計測のサンプリングスキームを決定すること、及び／又は第２の測定周波数で（例えば、ＳＥＭタイプのツールを使用して）ＡＥＩ計測のサンプリングスキームを決定することを含み得る。
【００４２】
数学的には、制御層は、パフォーマンスパラメータ（ＥＰＥ又はそのコンポーネントなど）の予想される改善と、この改善の安定性（制御戦略が、ＥＰＥに影響を与えるプロセスの時間的及び空間的動作に対してどれほど堅牢であるかなど）に基づいて、制御パラメータの値を決定する。
【００４３】
あるいは、ＥＰＥの改善を目標とする代わりに、基板に提供される特徴の傾斜もまた、制御層の対象であり得る。次に、制御パラメータの値は、フィーチャの傾斜エラーを最小化するための安定した制御戦略目標を達成するために、制御層によって決定され得る。そのような傾斜誤差は、例えば、参照によりその全体が本明細書に組み込まれる国際特許出願ＷＯ２０１９０５２７４７Ａ１に開示されているように、基板の法線からのエッチング経路の逸脱であり得る。傾斜制御に適した制御パラメータは、例えば、エッチング装置（電界制御）、堆積装置、またはリソグラフィ装置（傾斜誤差を補償するように配置されたオーバーレイ制御）の制御パラメータであり得る。
【００４４】
異なる制御パラメータの組み合わせは、例えば、オーバーレイを最適化するためのオーバーレイコンポーネント、ＣＤを最適化するためのＣＤコンポーネント、及びＬＷＲを最適化するためのＬＷＲコンポーネントなど、制御コンポーネントごとに定義できる。一実施形態では、これらの制御コンポーネントは、図３に示されるように、異なるスキャナコンポーネントに分割され得る。したがって、最終的なＥＰＥ値は、これらのコンポーネントの関数になる。
【００４５】
図３は、一実施形態による概念的なプロセスフローである。性能パラメータ（例えば、ＥＰＥ）設定値３００および性能データ（例えば、測定されたＥＰＥ値などの計測データ）３０５は、ＰＩＤコントローラー３１０に供給される。ＰＩＤコントローラーは、この例ではスキャナオーバーレイコンポーネント３１５、スキャナＣＤコンポーネント３２５、スキャナＬＷＲコンポーネント３３５、処理装置オーバーレイコンポーネント３２０、処理装置ＣＤコンポーネント３３０、及び処理装置ＬＷＲコンポーネント３４０を含む制御コンポーネント３１５〜３４０を変更することによって、設定値３００と性能データ３０５との間のエラーを最小化するようにプロセスを制御する。制御構成要素間の利得加重は、オーバーレイ利得増幅器３４５、ＣＤ利得増幅器３５０およびＬＷＲ利得増幅器３５５によって設定される。決定された各プロセス補正の効果を組み合わせて、制御されたパフォーマンスパラメータ（ＥＰＥ）３６０（つまり、プロセス補正が適用されたパフォーマンスパラメータ）を推定する。この推定では、プロセス修正の予想される安定性も考慮される。プロセス補正は、最小限のＥＰＥに最適化されているが、時間の経過とともに比較的安定している。性能データ３０５は、ＥＰＥの製品上測定（例えば、ＳＥＭタイプのツールを使用する）を含み得、その後のプロセス補正は、ロットごと又は基板ごとに適用され得る。ＰＩＤコントローラー３１０の時定数および個々の制御パラメータは、使用例ならびにその機能およびプロセスの依存性に応じて較正され得る。
【００４６】
例えば、スキャナオーバーレイコンポーネント３１５は、リソグラフィ及び基板へのプロセスの影響を補正するためのスキャナ機能を最適化するリソグラフィスキャナオーバーレイオプティマイザを備えることができる。この制御インターフェースは、位置合わせとオーバーレイ補正セットの更新を通じて、目的のオーバーレイを維持するスキャナ機能を向上させる。オーバーレイ補正は、露光ごとの高次補正（ＣＰＥ）を介してスキャナに送ることができる。高次ＣＰＥ機能は、基板上の特定の領域で観察される、高い空間周波数のプロセスフィンガープリントによる欠陥を修正するのに特に有益である。アラインメント補正は、ローカルアラインメントモデリングによって支援される場合がある。このローカルアラインメント機能は、ウェーハ間のばらつきが大きい場合、又はプロセスフィンガープリントがウェーハエッジに影響を与える場合に特に役立つ。高次ＣＰＥ（ＨＯ−ＣＰＥ）オーバーレイ補正のアプリケーションとローカルアライメント戦略を組み合わせることで、高い空間周波数エラーを持つ基板領域でのオーバーレイパフォーマンスを向上させることができる。
【００４７】
対応するスキャナコンポーネント（例えば、コンポーネント３１５及び３２０）は、許容可能な空間的及び時間的解像度で基板上の性能を最適化するために同期されるべきである。
【００４８】
より具体的には、これらの制御コンポーネントのそれぞれは、特定のパフォーマンスパラメータの最終応答に対する個々の制御パラメータの結合された影響Ｙｎの観点から説明され、ここで、下付き文字ｎは、性能パラメータを示す（例えば、ｎ＝１はオーバーレイであり、ｎ＝２はＣＤであり、ｎ＝３はＬＷＲである）。５つの制御パラメータｉ＝１〜５の特定の例では、このような制御コンポーネントは次の形式をとることができる。
【数２】
2021534458.tif 000004
したがって、個々の制御パラメータの補正ポテンシャルａｎ−ｑｎを使用することにより、制御パラメータの合計影響Ｙ１〜Ｙ３を計算できる。例えば、特定の実施形態では、制御コンポーネントは、スキャナ制御コンポーネントであり得、パラメータｘ〜ｘ５は、スキャナ制御パラメータ、例えば、それぞれ：基板ステージ（位置、速度、加速度）、線量、焦点、投影システムの収差、レーザー帯域幅を含む。別の処理装置制御パラメータも同様に含まれ得る。
【００４９】
図４は、前段落の式によって記述された制御コンポーネントの概略図である。より具体的には、スキャナオーバーレイコンポーネント３１５の概略図である。この図は、パラメータｘ１〜ｘ５を介したスキャナの制御を示す。制御コンポーネントは、オーバーレイ設定値４００（つまり、Ｙ１）で始まり、修正された設定値４１０（つまり、Ｙ１’）で終わる。制御パラメーターｘ１〜ｘ５の個別の最適化に加えて、制御パラメーターの異なるペアの複合効果も最適化される。  ゲインアンプＧ１〜Ｇ１５は、さまざまな制御パラメータと制御パラメータのペア、つまり係数ａ１〜ｑ１の相対的な重みを設定する。
【００５０】
特に注目すべきは、各制御パラメーターｘｉが独自の時変応答関数ｘｉ＝ａｉｅ−ａｉｔｕｉ（ｔ）を有することである。したがって、この時変応答を使用して期待される安定性を推定し、制御戦略を決定するときにこの期待される安定性を使用することが提案される。これは、たとえば、ＰＩＤ（比例−積分−微分）コントローラー（例えば、ＰＩＤクローズループコントローラー）で時変応答関数を使用することによって実現できる。異なる制御パラメータは、その性質に応じて異なる時定数を持ち、個々の制御信号ｕｉ（ｔ）はそれぞれ次の形式を有する。
【数３】
2021534458.tif 000005
ここで、ＫＰ、ＫＩ、ＫＤはそれぞれ、比例定数、積分定数、微分定数である。ＥＰＥへの全体的な影響のＰＩＤコントローラーは、同じ関数に従うことができる。したがって、時間の経過に伴うパフォーマンスパラメータ（ＥＰＥなど）に対するプロセス修正の影響を計算できる。不安定な動作は、（落ち着いた場合）最終的なパフォーマンスパラメータに落ち着く前に、（例えば）修正されたパフォーマンスパラメータの振動として明らかになる。このような振動動作が明らかに長くなるほど、プロセス補正は不安定になる。したがって、パフォーマンスパラメータ値をすばやく決定するプロセス修正が優先される。
【００５１】
プロセスパラメータプロセス補正は、一実施形態では、すでに説明した方法で、フィードバック（例えば、計測学からの）に基づいて、設定値を好ましい値に近づけることができる。あるいは、またはさらに、プロセスパラメータプロセス補正は、「仕様内のダイ」最適化を含み得る。これは、基板全体に平均化された最適化を適用するのではなく、仕様の範囲内にあるダイの数を最大化することを目的としている（例えば、残差の最小二乗最小化に基づく最小二乗最適化）。
【００５２】
リソグラフィ装置に関連して使用される「放射」および「ビーム」という用語は、紫外線（ＵＶ）放射（例えば、約３６５、３５５、２４８、１９３、１５７または１２６ｎｍの波長を有する）及び極端紫外線（ＥＵＶ）放射（たとえば、５〜２０ｎｍの範囲の波長を持つ）を含むすべてのタイプの電磁放射及びイオンビームや電子ビームなどの粒子ビームを含む。
【００５３】
文脈が許す場合、「レンズ」という用語は、屈折、反射、磁気、電磁および静電光学部品を含む、様々なタイプの光学部品の任意の１つまたは組み合わせを指すことができる。
【００５４】
特定の実施形態の前述の説明は、本発明の一般的な性質を完全に明らかにするので、他の人は、当技術分野の技術の範囲内で知識を適用することにより、過度の実験なしに、本発明の一般的な概念から逸脱することなく、特定の実施形態などの様々な用途に容易に修正および／または適応することができる。したがって、そのような適合および修正は、本明細書に提示される教示およびガイダンスに基づいて、開示された実施形態の同等物の意味および範囲内にあることが意図されている。本明細書の用語または用語は、例示による説明を目的とするものであり、限定ではなく、本明細書の用語は、教示およびガイダンスに照らして当業者によって解釈されるべきであることが理解されるべきである。
【００５５】
本発明のさらなる実施形態は、以下の番号が付けられた実施形態のリストに開示されている。
１．半導体デバイスを製造するための製造プロセスを制御するための方法であって、
製造プロセスの性能を示す性能データを取得し、性能データは、製造プロセスの対象となる基板全体の性能パラメータの値を含み、
性能データ及び製造プロセスの１つ又は複数の制御パラメータに関連する少なくとも１つの制御特性に基づいて製造プロセスのプロセス補正を決定し、決定するステップは、プロセス補正を適用するときの製造プロセスの予想される安定性にさらに基づく、方法。
２．制御特性が、１つ又は複数の制御パラメータの動的挙動を含む、実施形態１に記載の方法。
３．ＰＩＤコントローラーを使用して、１つ又は複数の制御パラメータの動的挙動に基づいてプロセス補正を決定する、実施形態２に記載の方法。
４．制御特性が、１つ又は複数の制御パラメータの達成可能な補正範囲をさらに含む、実施形態２又は３に記載の方法。
５．１つ又は複数の制御パラメータのそれぞれが対応する時変応答関数を有し、前記決定ステップが前記時変応答関数のそれぞれを考慮に入れる、実施形態１乃至４のいずれか１つに記載の方法。
６．プロセス補正が、指定された範囲内に性能パラメータを維持しようとする、実施形態１乃至５のいずれか１つに記載の方法。
７．プロセス補正が、基板あたりの機能的な半導体デバイスの数を最大化しようとする、実施形態１乃至６のいずれか１つに記載の方法。
８．前記プロセス補正を決定するときに、製造プロセスの予想される安定性を推定するステップを含む、実施形態１乃至７のいずれか１つに記載の方法。
９．プロセス補正を決定するステップが、前記プロセス補正が安定性閾値を満たすかどうかを決定することを含む、実施形態１乃至８のいずれか１つに記載の方法。
１０．プロセス補正を決定するステップが、性能パラメータ及び期待される安定性に関してプロセス補正を同時最適化することを含む、実施形態１乃至９のいずれか１つに記載の方法。
１１．プロセス補正を決定するステップが、将来の不安定な動作を防止するため、及び／又は将来のイベントに反応するための残留制御の可能性を考慮することをさらに含む、実施形態１乃至１０のいずれか１つに記載の方法。
１２．性能パラメータがエッジ配置エラー及び／又はその１つ又は複数の要因である、実施形態１乃至１１のいずれか１つに記載の方法。
１３．前記１つ又は複数の要因が、オーバーレイ、クリティカルディメンション、クリティカルディメンションの均一性、線幅の粗さのうちの１つまたは複数を含む、実施形態１２に記載の方法。
１４．プロセス補正は、それぞれが前記１つ又は複数の要因のうちの１つに対応する１つ又は複数の制御コンポーネントを制御することに関して実施される、実施形態１２又は１３に記載の方法。
１５．前記１つ又は複数の制御構成要素のそれぞれが、それが関連する製造プロセスの装置に関してさらに分割される、実施形態１４に記載の方法。
１６．前記１つ又は複数の制御パラメータは、製造プロセスで使用されるリソグラフィ装置に関連する１つ若しくは複数のパラメータ、及び／又は製造プロセスで使用される別の処理装置に関連する１つ若しくは複数のパラメータを含む、実施形態１乃至１５のいずれか１つに記載の方法。
１７．前記プロセス補正が、製造プロセスで使用されるリソグラフィ装置及び製造プロセスで使用される別の処理装置のための同時最適化されたプロセス補正を含む、実施形態１乃至１６のいずれか１つに記載の方法。
１８．プロセス補正を決定するステップが、前記期待される安定性に基づいて、さらなる性能データを取得するための計測戦略を決定することを含む、実施形態１乃至１７のいずれか１つに記載の方法。
１９．製造プロセスのプロセス補正を決定するステップが、前記制御パラメータの１つ又は複数の組み合わせに関連する少なくとも１つの制御特性に基づいてプロセス補正を決定することをさらに含む、実施形態１乃至１８のいずれか１つに記載の方法。
２０．半導体デバイスを製造するための製造プロセスを制御するための処理デバイスであって、実施形態１乃至１９のいずれかの方法を実行するように構成された処理デバイス。
２１．  半導体デバイス製造装置であって、
リソグラフィ装置と、
実施形態２０の処理装置とを含み、
前記半導体デバイス製造装置は、半導体デバイスを製造するための製造プロセスにおいて基板に製品構造を提供するように構成される、装置。
２２．  適切な装置上で実行される場合、実施形態１乃至１９のいずれかの方法を実行するように動作可能なプログラム命令を含むコンピュータプログラム。
２３．  実施形態２２のコンピュータプログラムを含む非一時的なコンピュータプログラムキャリア。
２４．  性能パラメータが、基板上及び／又は基板上に形成されたフィーチャの傾斜関連パラメータ、及び／又はそれの要因である、実施形態１に記載の方法。
【００５６】
本発明の広さ及び範囲は、上記の例示的な実施形態のいずれによっても限定されるべきではなく、以下の特許請求の範囲およびそれらの均等物に従ってのみ定義されるべきである。
【図１】
2021534458.tif 000006
【図２】
2021534458.tif 000007
【図３】
2021534458.tif 000008
【図４】
2021534458.tif 000009
【国際調査報告】
2021534458.tif 000010
2021534458.tif 000011