(57)【要約】【課題】トンネル絶縁膜とフローティングゲート電極との間の楔状酸化膜の形成を抑制することが可能な半導体装置を提供する。【解決手段】半導体基板１０と、半導体基板上に形成されたトンネル絶縁膜２０と、トンネル絶縁膜上に形成された下層半導体膜３１と、不純物元素を含有した上層半導体膜３３と、下層半導体膜と上層半導体膜との間に形成され且つ上層半導体膜に含有された不純物元素の下層半導体膜への拡散を抑制するバリア絶縁膜３２とを含むフローティングゲート電極３０と、フローティングゲート電極上に形成された電極間絶縁膜４０と、電極間絶縁膜上に形成されたコントロールゲート電極５０とを備える。【選択図】      図５
2008258286.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成されたトンネル絶縁膜と、
前記トンネル絶縁膜上に形成された下層半導体膜と、不純物元素を含有した上層半導体膜と、前記下層半導体膜と前記上層半導体膜との間に形成され且つ前記上層半導体膜に含有された不純物元素の前記下層半導体膜への拡散を抑制するバリア絶縁膜とを含むフローティングゲート電極と、
前記フローティングゲート電極上に形成された電極間絶縁膜と、
前記電極間絶縁膜上に形成されたコントロールゲート電極と、
を備えたことを特徴とする半導体装置。
【請求項２】
前記バリア絶縁膜は、シリコン窒化膜、シリコン酸化膜又はシリコン酸窒化膜で形成されている
ことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記バリア絶縁膜は、０．６ｎｍ以上の厚さを有する
ことを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記フローティングゲート電極の側面及び前記コントロールゲート電極の側面に形成された酸化膜をさらに備えた
ことを特徴とする請求項１に記載の半導体装置。
【請求項５】
半導体基板上にトンネル絶縁膜を形成する工程と、
前記トンネル絶縁膜上に、下層半導体膜と、不純物元素を含有した上層半導体膜と、前記下層半導体膜と前記上層半導体膜との間に形成され且つ前記上層半導体膜に含有された不純物元素の前記下層半導体膜への拡散を抑制するバリア絶縁膜とを含むフローティングゲート電極膜を形成する工程と、
前記フローティングゲート電極膜上に電極間絶縁膜を形成する工程と、
前記電極間絶縁膜上にコントロールゲート電極膜を形成する工程と、
前記フローティングゲート電極膜、前記電極間絶縁膜及び前記コントロールゲート電極膜をパターニングしてフローティングゲート電極及びコントロールゲート電極を形成する工程と、
前記フローティングゲート電極の側面及び前記コントロールゲート電極の側面を酸化する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、ＮＡＮＤ型フラッシュメモリ等の不揮発性メモリの開発及び生産が盛んに進められている。不揮発性メモリのメモリセルトランジスタは、半導体基板上に形成されたトンネル絶縁膜と、トンネル絶縁膜上に形成されたフローティングゲート電極と、フローティングゲート電極上に形成された電極間絶縁膜と、電極間絶縁膜上に形成されたコントロールゲート電極とを備えている。通常、フローティングゲート電極及びコントロールゲート電極はポリシリコン等の半導体膜で形成されており、半導体膜にはリン（Ｐ）等の不純物元素がドーピングされている。
【０００３】
フローティングゲート電極及びコントロールゲート電極は、フローティングゲート電極膜、電極間絶縁膜及びコントロールゲート電極膜をパターニングすることで形成されるが、このパターニング工程においてフローティングゲート電極及びコントロールゲート電極の側面にエッチングダメージが生じる。通常は、このエッチングダメージを取り除くために、酸化性雰囲気で熱酸化処理を行う。
【０００４】
しかしながら、熱酸化処理の際に、酸化種がトンネル絶縁膜中を拡散し、トンネル絶縁膜とフローティングゲート電極との界面に楔状の酸化膜が形成されるという問題がある。フローティングゲート電極を構成する半導体膜にはリン等の不純物元素が含有されているため、この不純物元素によって増速酸化が進行する。そのため、不純物元素の濃度が高いと楔状酸化膜の膜厚が増大し、メモリセルトランジスタの特性や信頼性に深刻な影響を与えることとなる。
【特許文献１】特開２００１−１４４１９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、トンネル絶縁膜とフローティングゲート電極との間の楔状酸化膜の形成を抑制することが可能な半導体装置及びその製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明の第１の視点に係る半導体装置は、半導体基板と、前記半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された下層半導体膜と、不純物元素を含有した上層半導体膜と、前記下層半導体膜と前記上層半導体膜との間に形成され且つ前記上層半導体膜に含有された不純物元素の前記下層半導体膜への拡散を抑制するバリア絶縁膜とを含むフローティングゲート電極と、前記フローティングゲート電極上に形成された電極間絶縁膜と、前記電極間絶縁膜上に形成されたコントロールゲート電極と、を備える。
【０００７】
本発明の第２の視点に係る半導体装置の製造方法は、半導体基板上にトンネル絶縁膜を形成する工程と、前記トンネル絶縁膜上に、下層半導体膜と、不純物元素を含有した上層半導体膜と、前記下層半導体膜と前記上層半導体膜との間に形成され且つ前記上層半導体膜に含有された不純物元素の前記下層半導体膜への拡散を抑制するバリア絶縁膜とを含むフローティングゲート電極膜を形成する工程と、前記フローティングゲート電極膜上に電極間絶縁膜を形成する工程と、前記電極間絶縁膜上にコントロールゲート電極膜を形成する工程と、前記フローティングゲート電極膜、前記電極間絶縁膜及び前記コントロールゲート電極膜をパターニングしてフローティングゲート電極及びコントロールゲート電極を形成する工程と、前記フローティングゲート電極の側面及び前記コントロールゲート電極の側面を酸化する工程と、を備える。
【発明の効果】
【０００８】
本発明によれば、バリア絶縁膜により上層半導体膜に含有された不純物元素の下層半導体膜への拡散を抑制することができるため、トンネル絶縁膜とフローティングゲート電極との間の楔状酸化膜の形成を抑制することができ、半導体装置の特性や信頼性の低下を防止することが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態を図面を参照して説明する。
【００１０】
図１〜図５は、本発明の実施形態に係る半導体装置の製造工程を模式的に示した断面図である。具体的には、ＮＡＮＤ型フラッシュメモリ等の不揮発性メモリのメモリセルトランジスタの製造工程を模式的に示した断面図である。
【００１１】
まず、図１に示すように、シリコン基板（半導体基板）１０に、トンネル絶縁膜２０としてシリコン酸化膜を形成する。
【００１２】
次に、トンネル絶縁膜２０上にフローティングゲート電極膜３０を、以下のようにして形成する。まず、トンネル絶縁膜２０上に、下層半導体膜３１として、不純物元素がドーピングされていないポリシリコン膜を形成する。続いて、下層半導体膜３１上に、バリア絶縁膜３２としてシリコン窒化膜を形成する。例えば、下層半導体膜３１の上面をプラズマ窒化法によって窒化することで、シリコン窒化膜３２を形成することができる。さらに、バリア絶縁膜３２上に、上層半導体膜３３として、不純物元素がドーピングされたポリシリコン膜を形成する。不純物元素にはリン（Ｐ）を用い、ドーピング量は１×１０20atoms／ｃｍ3程度である。バリア絶縁膜３２を形成することにより、上層半導体膜３１に含有された不純物元素の下層半導体膜３３への拡散を抑制することが可能である。以上のようにして、下層半導体膜３１、バリア絶縁膜３２及び上層半導体膜３３を有するフローティングゲート電極膜３０が形成される。
【００１３】
次に、図２に示すように、フローティングゲート電極膜３０上に電極間絶縁膜４０を、以下のようにして形成する。まず、フローティングゲート電極膜３０上にシリコン酸化膜４１を堆積する。続いて、シリコン酸化膜４１上にシリコン窒化膜４２を堆積する。さらに、シリコン窒化膜４２をシリコン酸化膜４３堆積する。このようにして、シリコン酸化膜４１、シリコン窒化膜４２及びシリコン酸化膜４３が積層された電極間絶縁膜４０が形成される。
【００１４】
次に、図３に示すように、電極間絶縁膜４０上に、コントロールゲート電極膜５０として、不純物元素がドーピングされたポリシリコン膜を形成する。不純物元素にはリン（Ｐ）を用いる。さらに、コントロールゲート電極膜５０上に、上部絶縁膜６０として、シリコン窒化膜を形成する。
【００１５】
次に、図４に示すように、フォトリソグラフィ及びドライエッチングを用いて、フローティングゲート電極膜３０、電極間絶縁膜４０、コントロールゲート電極膜５０及び上部絶縁膜６０をパターニングする。これにより、トンネル絶縁膜２０、フローティングゲート電極３０、電極間絶縁膜４０及びコントロールゲート電極５０を有するゲート構造が得られる。
【００１６】
次に、図５に示すように、ドライエッチング工程においてフローティングゲート電極３０及びコントロールゲート電極５０の側面に生じたエッチングダメージを取り除くために、酸化性雰囲気で熱酸化処理を行う。この熱酸化処理により、フローティングゲート電極３０の側面にはシリコン酸化膜７１が形成され、コントロールゲート電極５０の側面にはシリコン酸化膜７２が形成される。
【００１７】
上記熱酸化処理の際に、下層半導体膜３１と上層半導体膜３３との間にバリア絶縁膜３２が形成されていないと、上層半導体膜３３に含有された不純物元素が下層半導体膜３１へ容易に拡散する。その結果、下層半導体膜３１には、上層半導体膜３３の不純物濃度と同程度の、高濃度の不純物元素が含有されることになる。このような高濃度の不純物元素により、トンネル絶縁膜２０と下層半導体膜３１との界面では増速酸化が進行し、膜厚の厚い楔状酸化膜が形成されてしまう。
【００１８】
本実施形態では、下層半導体膜３１と上層半導体膜３３との間にバリア絶縁膜３２が形成されているため、上層半導体膜３３に含有された不純物元素の下層半導体膜３１への拡散を大幅に抑制することができる。これにより、上記熱酸化処理を行った後、下層半導体膜３１に含有された不純物元素の濃度を上層半導体膜３３に含有された不純物元素の濃度よりも大幅に低くすることができる。その結果、トンネル絶縁膜２０と下層半導体膜３１との界面での楔状酸化膜の形成を抑制することができ、メモリセルトランジスタの特性や信頼性の低下を防止することができる。
【００１９】
図６は、バリア絶縁膜（シリコン窒化膜）３２の膜厚と、上記酸化性雰囲気での熱酸化処理を行った後の下層半導体膜３１の不純物濃度（Ｐ濃度）との関係の測定結果を示した図である。
【００２０】
図６に示すように、バリア絶縁膜３２の膜厚が０．６ｎｍ程度以上であると、下層半導体膜３１の不純物濃度が急激に減少する。したがって、バリア絶縁膜３２の膜厚は０．６ｎｍ以上であることが好ましい。また、バリア絶縁膜３２の膜厚が１．０ｎｍ程度以上になると、下層半導体膜３１の不純物濃度は１×１０18atoms／ｃｍ3程度以下となり、増速酸化による楔状酸化膜の形成を大幅に抑制することができる。したがって、バリア絶縁膜３２の膜厚は１．０ｎｍ以上であることがより好ましい。
【００２１】
また、下層半導体膜３１の不純物濃度が１×１０17atoms／ｃｍ3程度よりも低くなると、フローティングゲート電極として必要な十分な抵抗が得られ難くなる。したがって、バリア絶縁膜３２は、上層半導体膜３３から下層半導体膜３１への不純物元素の拡散を完全に遮断しない程度の膜厚を有していることが好ましい。具体的には、下層半導体膜３１の不純物濃度が１×１０17atoms／ｃｍ3程度以上となるように、バリア絶縁膜３２の膜厚を選定することが好ましい。
【００２２】
なお、上述した実施形態では、バリア絶縁膜３２としてシリコン窒化膜を用いたが、バリア絶縁膜３２としてシリコン酸化膜を用いてもよい。この場合にも、基本的な構成及び基本的な製造方法は、上述した実施形態と同様である。バリア絶縁膜３２として用いるシリコン酸化膜は、例えば、下層半導体膜３１の上面をオゾン及び過酸化水素水を用いたウェット酸化法によって酸化することで形成することができる。
【００２３】
バリア絶縁膜３２としてシリコン酸化膜を用いた場合にも、上述した実施形態（バリア絶縁膜３２としてシリコン窒化膜を用いた場合）と同様の効果を得ることができる。すなわち、バリア絶縁膜（シリコン酸化膜）３２によって、上層半導体膜３３に含有された不純物元素の下層半導体膜３１への拡散を大幅に抑制することができる。その結果、トンネル絶縁膜２０と下層半導体膜３１との界面での楔状酸化膜の形成を抑制することができ、メモリセルトランジスタの特性や信頼性の低下を防止することができる。
【００２４】
図７は、バリア絶縁膜（シリコン酸化膜）３２の膜厚と、酸化性雰囲気での熱酸化処理を行った後の下層半導体膜３１の不純物濃度（Ｐ濃度）との関係の測定結果を示した図である。
【００２５】
図７に示すように、バリア絶縁膜３２としてシリコン酸化膜を用いた場合にも、上述した実施形態（バリア絶縁膜３２としてシリコン窒化膜を用いた場合）の図６の特性とほぼ同様の特性が得られる。したがって、バリア絶縁膜３２としてシリコン酸化膜を用いた場合にも、上述した実施形態と同様に、バリア絶縁膜３２の膜厚は、０．６ｎｍ以上であることが好ましく、１．０ｎｍ以上であることがより好ましい。
【００２６】
また、バリア絶縁膜３２としてシリコン酸化膜を用いた場合にも、上述した実施形態と同様、バリア絶縁膜３２は、上層半導体膜３３から下層半導体膜３１への不純物元素の拡散を完全に遮断しない程度の膜厚を有していることが好ましい。具体的には、下層半導体膜３１の不純物濃度が１×１０17atoms／ｃｍ3程度以上となるように、バリア絶縁膜３２の膜厚を選定することが好ましい。
【００２７】
また、バリア絶縁膜３２としてシリコン酸窒化膜を用いてもよい。この場合にも、基本的な構成及び基本的な製造方法は、上述した実施形態と同様である。バリア絶縁膜３２として用いるシリコン酸窒化膜は、例えば、下層半導体膜３１の上面を酸窒化することで形成することができる。
【００２８】
バリア絶縁膜３２としてシリコン酸窒化膜を用いた場合にも、上述した実施形態（バリア絶縁膜３２としてシリコン窒化膜を用いた場合）と同様の効果を得ることができる。すなわち、バリア絶縁膜（シリコン酸窒化膜）３２によって、上層半導体膜３３に含有された不純物元素の下層半導体膜３１への拡散を大幅に抑制することができる。その結果、トンネル絶縁膜２０と下層半導体膜３１との界面での楔状酸化膜の形成を抑制することができ、メモリセルトランジスタの特性や信頼性の低下を防止することができる。
【００２９】
また、バリア絶縁膜３２としてシリコン窒化膜を用いた場合の特性（図６参照）と、バリア絶縁膜３２としてシリコン酸化膜を用いた場合の特性（図７参照）とがほぼ同様であることから、バリア絶縁膜３２としてシリコン酸窒化膜を用いた場合にも、図６や図７に示した特性とほぼ同様の特性が得られると考えられる。したがって、バリア絶縁膜３２としてシリコン酸窒化膜を用いた場合にも、バリア絶縁膜３２の膜厚は、０．６ｎｍ以上であることが好ましく、１．０ｎｍ以上であることがより好ましい。
【００３０】
また、バリア絶縁膜３２としてシリコン酸窒化膜を用いた場合にも、上述した実施形態と同様、バリア絶縁膜３２は、上層半導体膜３３から下層半導体膜３１への不純物元素の拡散を完全に遮断しない程度の膜厚を有していることが好ましい。具体的には、下層半導体膜３１の不純物濃度が１×１０17atoms／ｃｍ3程度以上となるように、バリア絶縁膜３２の膜厚を選定することが好ましい。
【００３１】
また、上述した実施形態では、上層半導体膜３３にドープされる不純物元素としてリン（Ｐ）を用いたが、不純物元素としてヒ素（Ａｓ）或いはボロン（Ｂ）を用いてもよい。この場合にも、上述した実施形態と同様の効果を得ることが可能である。
【００３２】
また、上述した実施形態では、下層半導体膜３１及び上層半導体膜３３としてポリシリコン膜を用いたが、アモルファスシリコン膜を用いてもよい。一般的に言えば、下層半導体膜３１及び上層半導体膜３３としてシリコン膜を用いることができる。また、下層半導体膜３１及び上層半導体膜３３として、シリコンゲルマニウム（ＳｉＧｅ）膜を用いることも可能である。これらの場合にも、上述した実施形態と同様の効果を得ることが可能である。
【００３３】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図２】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図３】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図４】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図５】本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
【図６】バリア絶縁膜（シリコン窒化膜）の膜厚と不純物濃度との関係を示した図である。
【図７】バリア絶縁膜（シリコン酸化膜）の膜厚と不純物濃度との関係を示した図である。
【符号の説明】
【００３５】
１０…シリコン基板      ２０…トンネル絶縁膜
３０…フローティングゲート電極      ３１…下層半導体膜
３２…バリア絶縁膜      ３３…上層半導体膜
４０…電極間絶縁膜      ４１…シリコン酸化膜
４２…シリコン窒化膜      ４３…シリコン酸化膜
５０…コントロールゲート電極      ６０…上部絶縁膜
７１、７２…シリコン酸化膜
【図１】
2008258286.tif 000003
【図２】
2008258286.tif 000004
【図３】
2008258286.tif 000005
【図４】
2008258286.tif 000006
【図５】
2008258286.tif 000007
【図６】
2008258286.tif 000008
【図７】
2008258286.tif 000009