(57)【要約】【課題】レギュレータ回路において、高温時に出力段トランジスタのリーク電流の増加により、出力電圧の安定化制御が機能しなくなる。【解決手段】オペアンプ２２によりゲート電位を制御される出力段トランジスタＴr１のドレインと接地電位との間に、抵抗Ｒ１，Ｒ２からなる抵抗直列接続体と、バイパストランジスタＴr２とを並列に接続する。Ｔr２とＴr１とは、種類、サイズ、構造、製造プロセス等を共通とし、同じ温度依存性かつ同じ大きさのオフリーク電流が流れるように構成される。Ｔr１のリーク電流をＴr２でバイパスすることで、高温時においてもＲ１，Ｒ２に流れる電流を一定に保ち、出力電圧ＶＯＵＴを設定値に維持するというレギュレータ回路２０の制御を正常に機能させる。【選択図】図１
2008217203.tif 000002
【特許請求の範囲】
【請求項１】
ソースに入力電圧を印加された出力トランジスタと、
前記出力トランジスタのドレインと接地電位との間に直列接続された第１の抵抗及び第２の抵抗と、
第１差動入力端子に基準電圧を印加され、第２差動入力端子に前記第１の抵抗と前記第２の抵抗との接続点の電位を印加され、出力端に前記出力トランジスタのゲートが接続された演算増幅器と、
前記第１の抵抗及び前記第２の抵抗とは並列に、前記ドレインと前記接地電位との間にダイオード接続されたバイパストランジスタと、
を有し、前記基準電圧に応じた出力電圧を前記ドレインと前記第１の抵抗との接続点から出力するレギュレータ回路であって、
前記バイパストランジスタは、前記出力トランジスタのオフリーク電流に応じた大きさのオフリーク電流を流すこと、
を特徴とするレギュレータ回路 。
【請求項２】
請求項１に記載のレギュレータ回路において、
前記出力トランジスタ及び前記バイパストランジスタは、互いの前記オフリーク電流の温度依存性が同等であること、
を特徴とするレギュレータ回路 。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力電圧を所定の出力電圧に変換するレギュレータ回路に関し、特に高温時の動作の安定化に関する。
【背景技術】
【０００２】
レギュレータ回路は、入力電圧の変動や出力する負荷電流の変動に関わらず基本的に一定の電圧を出力することができ、電子回路で従来より広く用いられている。図２は、従来のレギュレータ回路の回路図である。このレギュレータ回路は、出力段トランジスタ２、抵抗Ｒ１，Ｒ２、オペアンプ４、基準電圧回路６を含んで構成される。出力段トランジスタ２は、ソースに入力電圧ＶＩＮを印加され、ゲートにオペアンプ４の出力電圧を印加される。抵抗Ｒ１，Ｒ２は、出力段トランジスタ２のドレインと接地電位ＧＮＤとの間に直列接続される。オペアンプ４の反転入力端子は基準電圧回路６から基準電圧ＶＲＥＦを印加され、非反転入力端子はＲ１，Ｒ２の接続点ＮＲに接続される。出力段トランジスタ２のドレインと抵抗Ｒ１との接続点がレギュレータ回路の出力端子ＮＯＵＴとなり、ここからレギュレータ回路の出力電圧ＶＯＵＴが取り出される。
【０００３】
この構成において、オペアンプ４の２つの入力端子間の仮想短絡により、接続点ＮＲの電位は基本的にＶＲＥＦに設定される。これにより、Ｒ１，Ｒ２に流れる電流ＩＲの値は基本的には次式で与えられる。なお、消費電力低減のため通常、Ｒ２を高抵抗として、ＩＲは小さな値に設定される。
ＩＲ  ＝  ＶＲＥＦ／Ｒ２    ………（１）
【０００４】
出力端子ＮＯＵＴに負荷を接続していない状態では、出力段トランジスタ２のソース-ドレイン間電流ＩＤは、（１）式で表すＩＲに一致するように制御される。このとき、基本的に出力段トランジスタ２はほぼオフ状態であり、ソース-ドレイン間にオフ状態で流れるリーク電流（オフリーク電流）ＩＬＥＡＫがＩＤの一部を占める。
【０００５】
なお、オペアンプ４のオープンループゲインをＡ、また、
β  ＝  Ｒ２/(Ｒ１＋Ｒ２)  ………（２）
とすると、
ＶＯＵＴ  ＝  ＶＲＥＦ・Ａ/｛β(１＋Ａ)｝  ………（３）
であり、Ａが１より十分に大きい場合には、ＶＯＵＴは、
ＶＯＵＴ  ＝  ＶＲＥＦ/β  ………（３’）
で与えられる。
【特許文献１】特開２００６−３３０８６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
高温では、出力段トランジスタ２のオフリーク電流ＩＬＥＡＫが増加し、ＩＲが（１）式で示される値より大きくなると、オペアンプ４を介したフィードバック制御が機能しなくなり、ＶＯＵＴはＶＲＥＦに応じて設定される値を超える。リーク電流は温度上昇と共に指数関数的に増加し、温度が高くなるとＶＯＵＴはＶＩＮにまで上昇し得る。このように高温時には、レギュレータ回路が正常に動作しなくなるという問題があった。また、リーク電流はトランジスタのサイズと共に増加する。そのため例えば、出力段トランジスタのサイズを大きくして負荷電流の供給能力を高めたレギュレータ回路では、上記問題が顕著となり得る。ここで、ＩＲを大きく設定して上記問題の解決を図ることには、消費電力の増加の点で限界がある。
【０００７】
本発明は上記問題点を解決するためになされたものであり、消費電力を抑制しつつ、高温時においても正常な動作が可能なレギュレータ回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るレギュレータ回路は、ソースに入力電圧を印加された出力トランジスタと、前記出力トランジスタのドレインと接地電位との間に直列接続された第１の抵抗及び第２の抵抗と、第１差動入力端子に基準電圧を印加され、第２差動入力端子に前記第１の抵抗と前記第２の抵抗との接続点の電位を印加され、出力端に前記出力トランジスタのゲートが接続された演算増幅器と、前記第１の抵抗及び前記第２の抵抗とは並列に、前記ドレインと前記接地電位との間にダイオード接続されたバイパストランジスタと、を有し、前記基準電圧に応じた出力電圧を前記ドレインと前記第１の抵抗との接続点から出力するものであって、前記バイパストランジスタが、前記出力トランジスタのオフリーク電流に応じた大きさのオフリーク電流を流すものである。
【発明の効果】
【０００９】
本発明によれば、レギュレータ回路の出力端子にドレインを接続された出力トランジスタと、当該出力端子に接続されたバイパストランジスタとにオフリーク電流が流れる。例えば、温度が上昇すると、出力トランジスタのオフリーク電流は一般に増加するが、このときバイパストランジスタのオフリーク電流も増加する。また、両トランジスタのオフリーク電流は、レギュレータ回路の出力端子から見て向きが互いに反対である。すなわち、出力トランジスタのオフリーク電流の少なくとも一部を、バイパストランジスタのオフリーク電流により相殺することが可能となり、第１の抵抗及び第２の抵抗に流れる電流が（１）式で表されるＩＲを超えることを抑制できる。その結果、レギュレータ回路の出力電圧ＶＯＵＴの上昇を回避でき、高温時においてもレギュレータ回路の正常な動作が可能となる。この効果は、両トランジスタのオフリーク電流の温度依存性を同等とした場合に特に好適に実現される。また、オフリーク電流が相殺される分、第１の抵抗及び第２の抵抗に流れる電流の設定値ＩＲは小さくすることができ、消費電力の低減が図れる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態（以下実施形態という）について、図面に基づいて説明する。
【００１１】
図１は、実施形態であるレギュレータ回路の概略の回路図である。本レギュレータ回路２０は、１つの半導体チップ上に形成された集積回路（ＩＣ）であり、出力段トランジスタＴr１、抵抗Ｒ１，Ｒ２、オペアンプ２２、バイパストランジスタＴr２、基準電圧回路２４を含んで構成される。
【００１２】
出力段トランジスタＴr１は、ソースをレギュレータ回路２０の入力端子ＮＩＮに接続され、当該端子ＮＩＮから入力電圧ＶＩＮを印加される。またＴr１のドレインはＲ１の一方端に接続され、この接続点がレギュレータ回路２０の出力端子ＮＯＵＴとなる。Ｔr１のゲートは、オペアンプ２２の出力端に接続され、その出力電圧を印加される。Ｔr１は、ＮＯＵＴに接続される負荷に電流を供給する。例えば、本回路２０では、Ｔr１はＰチャネル型ＭＯＳトランジスタ（ｐＭＯＳ）で構成される。
【００１３】
抵抗Ｒ１，Ｒ２は、Ｔr１のドレインと接地電位ＧＮＤとの間に直列接続される。
【００１４】
オペアンプ２２は、反転入力端子を基準電圧回路２４の出力端に接続され、基準電圧回路２４から基準電圧ＶＲＥＦを印加される。一方、オペアンプ２２の非反転入力端子はＲ１，Ｒ２の接続点ＮＲに接続される。オペアンプ２２の出力端は既に述べたようにＴr１のゲートに接続される。
【００１５】
基準電圧回路２４は、例えば、ＶＩＮとＧＮＤとに基づいて動作し、温度補償された基準電圧ＶＲＥＦを生成してオペアンプ２２の反転入力端子へ印加する。
【００１６】
この構成において、オペアンプ２２は、ＶＲＥＦと、Ｒ１，Ｒ２で抵抗分割された出力電圧ＶＯＵＴとを検出、比較し出力電圧ＶＯＵＴを制御する。ちなみに、ＶＯＵＴは、上記（３）式又は（３'）式で与えられる。
【００１７】
バイパストランジスタＴr２は、Ｒ１，Ｒ２からなる抵抗の直列接続体に並列に、ＮＯＵＴにダイオード接続される。具体的には、Ｔr２のソース及びゲートはＮＯＵＴに接続され、ドレインはＧＮＤに接続される。
【００１８】
Ｔr２は、そのオフリーク電流ＩＬＲＡＫ２がＴr１のオフリーク電流ＩＬＥＡＫ１と大きさが同じになるように構成される。さらに、両トランジスタのオフリーク電流の大きさは、温度にかかわらず同じになるように構成される。すなわち両トランジスタは、オフリーク電流の温度依存性が同じになるように構成される。これは、例えば、Ｔr１とＴr２とを、種類、サイズ、構造、製造プロセス等について共通のトランジスタとして構成することで実現可能である。例えば、本回路２０ではＴr１をｐＭＯＳで構成していることに対応して、Ｔr２もｐＭＯＳで構成される。
【００１９】
本レギュレータ回路２０は、バイパストランジスタＴr２を出力段トランジスタＴr１に直列に接続しているので、出力端子ＮＯＵＴに負荷が接続されていない状態にてＴr１に流れるオフリーク電流ＩＬＥＡＫ１は、Ｔr２によってバイパスされ得る。すなわち、Ｔr１のＩＬＥＡＫは、ＮＩＮからＮＯＵＴに流れ込み、それに相当する量のＴr２のＩＬＥＡＫ２がＮＯＵＴからＧＮＤへ流れ出る。これにより、温度上昇によるＩＬＥＡＫ１の増加に起因するＴr１のソース-ドレイン間電流ＩＤの増加分は、ＩＬＥＡＫ２の増加により相殺され、抵抗Ｒ１，Ｒ２に流れる電流ＩＲは（１）式で表される値を維持可能である。つまり、本レギュレータ回路２０は、高温時においてもオペアンプ２２による制御が正常に行われ、ＶＯＵＴを（３）式又は（３'）式で示される設定値に良好に保つことが可能となる。
【００２０】
なお、Ｔr１のソース-ドレイン間電流ＩＤのうちＩＬＥＡＫ１は、温度に関係なくＴr２によりバイパスされる。つまり、Ｔr２によるバイパスが存在しない構成では、ＩＲは常温時等におけるＩＬＥＡＫ１を吸収可能なように或る程度余裕を持たせた値に設定する必要があったが、本構成では、ＩＲはＩＬＥＡＫ１を吸収しなくてよく、その分、ＩＲを小さく設定することが可能となる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態であるレギュレータ回路の概略の回路図である。
【図２】従来のレギュレータ回路の回路図である。
【符号の説明】
【００２２】
２０  レギュレータ回路、２２  オペアンプ、２４  基準電圧回路、Ｒ１，Ｒ２  抵抗、Ｔr１  出力段トランジスタ、Ｔr２  バイパストランジスタ。
【図１】
2008217203.tif 000003
【図２】
2008217203.tif 000004