(57)【要約】      （修正有）【課題】Ｄ／Ａ変換器の出力信号の直線性との乖離による誤差電圧を高精度に補正されたアナログ電圧を得ることができ、テスト時間を短縮できる任意波形発生器および半導体テスト装置を提供する。【解決手段】同一特性を有し共通のクロックで駆動される粗調整出力系統と微調整出力系統のＤ／Ａ変換器と、粗調整出力系統のＤ／Ａ変換器に入力されるデジタルデータを１クロック分遅らせるタイミング調整手段と、粗調整出力系統のＤ／Ａ変換器の出力誤差電圧を補正する校正データが粗調整出力系統のＤ／Ａ変換器の理論値に対するデジタルデータをアドレスと見立てて微調整出力系統のＤ／Ａ変換器に入力されるデジタルデータとなるように書き込まれたデータ補正部と、粗調整出力系統のＤ／Ａ変換器の出力電圧と微調整出力系統のＤ／Ａ変換器の出力電圧を加算出力する加算器とで構成する。【選択図】図１
2008304426.tif 000002
【特許請求の範囲】
【請求項１】
同一特性を有し共通のクロックで駆動される粗調整出力系統と微調整出力系統のＤ／Ａ変換器と、
粗調整出力系統のＤ／Ａ変換器に入力されるデジタルデータを１クロック分遅らせるタイミング調整手段と、
粗調整出力系統のＤ／Ａ変換器の出力誤差電圧を補正する校正データが粗調整出力系統のＤ／Ａ変換器の理論値に対するデジタルデータをアドレスと見立てて微調整出力系統のＤ／Ａ変換器に入力されるデジタルデータとなるように書き込まれたデータ補正部と、
粗調整出力系統のＤ／Ａ変換器の出力電圧と微調整出力系統のＤ／Ａ変換器の出力電圧を加算出力する加算器とで構成されたことを特徴とする任意波形発生器。
【請求項２】
前記加算器の微調整出力系統の増幅率が粗調整出力系統の増幅率よりも小さく設定されていることを特徴とする請求項１記載の任意波形発生器。
【請求項３】
任意波形発生器の出力がテストヘッドおよびパフォーマンスボードを介してＤＵＴに加えられる半導体テスト装置において、
前記任意波形発生器は、
同一特性を有し、共通のクロックで駆動される粗調整出力系統と微調整出力系統のＤ／Ａ変換器と、
粗調整出力系統のＤ／Ａ変換器に入力されるデジタルデータを１クロック分遅らせるタイミング調整手段と、
粗調整出力系統のＤ／Ａ変換器の出力誤差電圧を補正する校正データが粗調整出力系統のＤ／Ａ変換器の理論値に対するデジタルデータをアドレスと見立てて微調整出力系統のＤ／Ａ変換器に入力されるデジタルデータとなるように書き込まれたデータ補正部と、
粗調整出力系統のＤ／Ａ変換器の出力電圧と微調整出力系統のＤ／Ａ変換器の出力電圧を加算出力する加算器とで構成されたことを特徴とする半導体テスト装置。
【請求項４】
前記任意波形発生器の加算器の微調整出力系統の増幅率が粗調整出力系統の増幅率よりも小さく設定されていることを特徴とする請求項３記載の半導体テスト装置。
【請求項５】
前記任意波形発生器は、任意波形発生器からＤＵＴの入力端子までの任意の接続点における誤差電圧を含む校正を行うことを特徴とする請求項３または請求項４記載の半導体テスト装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、任意波形発生器および半導体テスト装置に関し、詳しくは、出力信号の校正に関するものである。
【背景技術】
【０００２】
たとえば液晶駆動用ＩＣのような多階調電圧を出力するように構成された被測定対象ＩＣ(以下ＤＵＴという)の試験を行う半導体テスト装置では、期待電圧として高精度の多階調電圧を出力する任意波形発生器が用いられている。
【０００３】
図６は、このような半導体テスト装置の一例を示すブロック図である。ＤＵＴ１は複数の出力ピンから多階調電圧を出力するように構成された液晶駆動用ＩＣであり、各出力ピンは複数の比較器２の一方の入力端子に接続されている。任意波形発生器３はＤＵＴ１から出力される多階調電圧に対応した期待電圧として高精度の多階調電圧を出力するように構成されたものであり、その出力端子は比較器２の他方の入力端子に接続されている。これら比較器２の出力端子は判定部４に接続されている。
【０００４】
ＤＵＴ１の出力ピンごとの出力電圧試験について説明する。ＤＵＴ１の各出力ピンは図７に示すようなデジタルデータＤｉｎに対応した多階調電圧Ｖｏｕｔを出力し、任意波形発生器３もＤＵＴ１の各出力ピンの出力電圧変化に同期するように多階調の期待電圧を出力する。比較器２はこれらＤＵＴ１と任意波形発生器３の出力電圧を比較し、これらの比較結果を判定部４に出力する。判定部４は、比較器２の比較結果に基づき、ＤＵＴ１の良否判定を行う。
【０００５】
図８はこのような多階調の期待電圧を出力する任意波形発生器３の構成図であって、Ｄ／Ａ変換器３１と出力調整部３２とで構成されている。
【０００６】
図９は図８のように構成される任意波形発生器３の出力特性例図である。Ｄ／Ａ変換器３１に入力されるデジタルデータＤｉｎに対応して出力されるアナログ電圧Ｖｏｕｔは、（Ａ）の理想直線Ａに示すように直線的に変化することが望ましいが、実際の出力は出力特性Ｂに示すように理想直線Ａに対して乖離した非直線的な特性を示すことが多い。
【０００７】
このような理想直線Ａに対する非直線的な特性の乖離は、アナログ電圧Ｖｏｕｔの出力設定分解能はデジタルデータＤｉｎの分解能である１ＬＳＢ単位であるものの、このデジタルデータＤｉｎの１ＬＳＢ毎の増減に対応するアナログ電圧Ｖｏｕｔの出力が必ずしも一律には増減しないことにより発生する。
【０００８】
アナログ電圧Ｖｏｕｔの出力が（Ｂ）に示すように理想直線Ａに対してデジタルデータＤｉｎの１ＬＳＢ分以上乖離していれば、乖離による誤差電圧を補正するようにデジタルデータＤｉｎの設定を変更することによってアナログ電圧Ｖｏｕｔの出力をＬＳＢ単位で校正することができる。
【０００９】
また、図８の構成においても、出力調整部３２によりある程度の非直線的な特性乖離の圧縮は行えるが、正確な直線性校正とはいえない。
【００１０】
【特許文献１】特開２００２−１３１３９８号公報
【００１１】
特許文献１には、高精度のＤ／Ａ変換器と低精度のＤ／Ａ変換器を用いることにより高精度の多階調電圧を発生するように構成された電圧発生器が記載されている。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
近年の半導体テスト装置によるＤＵＴの試験にあたっては、たとえば液晶表示素子の高階調度化に伴って、１ＬＳＢ以下の乖離についても高精度に誤差電圧が補正されたアナログ電圧Ｖｏｕｔの出力が求められている。
【００１３】
特許文献１に記載されている電圧発生器を用いることにより、乖離による誤差電圧が高精度に補正された出力信号が得られるが、高精度のＤ／Ａ変換器と低精度のＤ／Ａ変換器の出力タイミングをクロック単位で一致させることまでは言及していない。したがって、両者の出力信号が時間的にずれている場合には、両者の出力信号が安定するまで待機した後に判定結果を出力しなければならず、テスト時間の短縮化が困難になるという問題がある。
【００１４】
本発明は、このような従来の問題点に着目したものであり、その目的は、２系統のＤ／Ａ変換器の出力信号がクロック単位で時間的にずれることなく出力されてＤ／Ａ変換器の出力信号の直線性との乖離による誤差電圧を高精度に補正されたアナログ電圧を得ることができ、テスト時間を短縮できる任意波形発生器および半導体テスト装置を提供することにある。
【課題を解決するための手段】
【００１５】
このような課題を達成する請求項１の発明は、
同一特性を有し共通のクロックで駆動される粗調整出力系統と微調整出力系統のＤ／Ａ変換器と、
粗調整出力系統のＤ／Ａ変換器に入力されるデジタルデータを１クロック分遅らせるタイミング調整手段と、
粗調整出力系統のＤ／Ａ変換器の出力誤差電圧を補正する校正データが粗調整出力系統のＤ／Ａ変換器の理論値に対するデジタルデータをアドレスと見立てて微調整出力系統のＤ／Ａ変換器に入力されるデジタルデータとなるように書き込まれたデータ補正部と、
粗調整出力系統のＤ／Ａ変換器の出力電圧と微調整出力系統のＤ／Ａ変換器の出力電圧を加算出力する加算器とで構成されたことを特徴とする任意波形発生器である。
【００１６】
請求項２の発明は、請求項１記載の任意波形発生器において、前記加算器の微調整出力系統の増幅率が粗調整出力系統の増幅率よりも小さく設定されていることを特徴とする。
【００１７】
請求項３の発明は、任意波形発生器の出力がテストヘッドおよびパフォーマンスボードを介してＤＵＴに加えられる半導体テスト装置において、
前記任意波形発生器は、
同一特性を有し、共通のクロックで駆動される粗調整出力系統と微調整出力系統のＤ／Ａ変換器と、
粗調整出力系統のＤ／Ａ変換器に入力されるデジタルデータを１クロック分遅らせるタイミング調整手段と、
粗調整出力系統のＤ／Ａ変換器の出力誤差電圧を補正する校正データが粗調整出力系統のＤ／Ａ変換器の理論値に対するデジタルデータをアドレスと見立てて微調整出力系統のＤ／Ａ変換器に入力されるデジタルデータとなるように書き込まれたデータ補正部と、
粗調整出力系統のＤ／Ａ変換器の出力電圧と微調整出力系統のＤ／Ａ変換器の出力電圧を加算出力する加算器とで構成されたことを特徴とする。
【００１８】
請求項４の発明は、請求項３記載の半導体テスト装置において、前記任意波形発生器の加算器の微調整出力系統の増幅率が粗調整出力系統の増幅率よりも小さく設定されていることを特徴とする。
【００１９】
請求項５の発明は、請求項３または請求項４記載の半導体テスト装置において、前記任意波形発生器は、任意波形発生器からＤＵＴの入力端子までの任意の接続点における誤差電圧を含む校正を行うことを特徴とする。
【発明の効果】
【００２０】
これらにより、２系統のＤ／Ａ変換器の出力信号がクロック単位で時間的にずれることなく出力されるので、Ｄ／Ａ変換器の出力信号の直線性との乖離による誤差電圧を高精度に補正されたアナログ電圧を得ることができ、テスト時間を短縮できる任意波形発生器および半導体テスト装置が実現できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明について、図面を用いて説明する。図１は本発明に基づく任意波形発生器の一実施例を示すブロック図である。図１において、デジタルデータＤｉｎは、データラッチ部１０１を介してＤ／Ａ変換器１０２に入力される。Ｄ／Ａ変換器１０２から変換出力されるアナログ電圧は加算器１０３の一方の入力端子に入力される。またデジタルデータＤｉｎは、データ補正部１０４を介してＤ／Ａ変換器１０５にも入力される。Ｄ／Ａ変換器１０５から変換出力されるアナログ電圧は加算器１０３の他方の入力端子に入力される。
【００２２】
これらデータラッチ部１０１、Ｄ／Ａ変換器１０２、データ補正部１０４およびＤ／Ａ変換器１０５は、共通のクロックＣＬＫに基づいて同期駆動される。加算器１０３は、Ｄ／Ａ変換器１０２から変換出力されるアナログ電圧とＤ／Ａ変換器１０５から変換出力されるアナログ電圧を加算しアナログ電圧Ｖｏｕｔとして出力する。
【００２３】
図１の回路は、共通のクロックＣＬＫに基づいて同期駆動されていることから、Ｄ／Ａ変換器１０２の設定データはデータラッチ部１０１よりなるタイミング調整手段で１クロック分遅らせた状態で入力され、Ｄ／Ａ変換器１０５の設定データはデータ補正部１０４の読み出しにより１クロック分遅らせた状態で入力されるので、Ｄ／Ａ変換器１０２の設定データの誤差分はＤ／Ａ変換器１０５の設定データで補正されることになり、同じアルゴリズムで連続するデータを続けて送出することにより、ダイナミックに校正されたデータを連続的に送出することができる。
【００２４】
Ｄ／Ａ変換器１０２とＤ／Ａ変換器１０５は同一特性を有するものを用い、Ｄ／Ａ変換器１０２は粗調整出力系統として機能させ、Ｄ／Ａ変換器１０５は微調整出力系統として機能させる。これら粗調整出力系統と微調整出力系統を加算器１０３で加算するのにあたり、微調整出力系統の増幅率を粗調整出力系統の増幅率よりも低くして粗調整出力系統の出力電圧の分解能を高くする。
【００２５】
図２は加算器１０３の具体例を示す回路図である。Ｄ／Ａ変換器１０２の出力電圧は抵抗Ｒａ（＝Ｒ１）を介して演算増幅器ＯＰに入力され、Ｄ／Ａ変換器１０５の出力電圧は抵抗Ｒｂ（＝Ｒ２）を介して演算増幅器ＯＰに入力される。演算増幅器ＯＰの入力端子と出力端子間には帰還抵抗Ｒｃ（＝Ｒ１）が接続されている。ここで、抵抗Ｒ１とＲ２の抵抗値をたとえばＲ２＝１０×Ｒ１とすることにより、微調整出力系統の増幅率を粗調整出力系統の増幅率の１／１０倍に設定できる。このことにより、微調整出力系統は出力電圧可変範囲が粗調整出力系統に比べて小さくなるものの、粗調整出力系統よりも１／１０細かい精度で出力することができる。
【００２６】
これらＤ／Ａ変換器１０２とＤ／Ａ変換器１０５を同時に駆動させてアナログ出力を加算出力することにより、どの値のアナログ出力も高精度な出力電圧となる。そして、Ｄ／Ａ変換器１０２とＤ／Ａ変換器１０５として特性の等しいＤ／Ａ変換器を用いてデジタル側の入力タイミングを等しくすることによりアナログ出力電圧も同一タイミングになり、アナログ出力波形に対するタイミング誤差を最小にすることができ、高品質のきれいなアナログ出力波形が得られる。
【００２７】
粗調整出力系統のＤ／Ａ変換器１０２としては、たとえば以下のようなものを用いる。
デジタルデータ入力範囲                    ：０〜１００
デジタルデータに対するアナログ出力範囲    ：−５Ｖ〜＋５Ｖ
デジタルデータ１ＬＳＢあたりの分解能      ：１００ｍＶ
これらから、出力電圧０Ｖを設定するときのデジタルデータは５０、出力電圧１Ｖを設定するときのデジタルデータは６０となる。
【００２８】
そして、微調整出力系統のＤ／Ａ変換器１０５としては、たとえば以下のようなものを用いる。
デジタルデータ入力範囲                    ：０〜１００
デジタルデータに対するアナログ出力範囲    ：−０．５Ｖ〜＋０．５Ｖ
デジタルデータ１ＬＳＢあたりの分解能      ：１０ｍＶ
これらから、出力電圧０Ｖを設定するときのデジタルデータは５０、出力電圧０．１Ｖを設定するときのデジタルデータは６０となる。
【００２９】
具体的な動作について説明する。粗調整出力系統のＤ／Ａ変換器１０２の１ＬＳＢの分解能が１００ｍＶで、理論値で３．０ｖを出力するためのデジタルデータは８０とする。このようなＤ／Ａ変換器１０２における入力デジタルデータと出力アナログ電圧Ｖｏｕｔの実測値との関係が、８０で２．９４４ｖ、８１で３．０４４ｖになったとする。従来は、理論値３．０ｖに一番近い３．０４４ｖを公称３．０ｖ出力とし、８１をそのデジタル設定データとしていた。このときの理論値３．０ｖとの乖離による誤差電圧は、０．０４４ｖとなる。
【００３０】
本発明では、微調整出力系統のＤ／Ａ変換器１０５を用い、さらに細かい校正を行う。本実施例の場合、微調整出力系統のＤ／Ａ変換器１０５は、１ＬＳＢの分解能が粗調整出力系統のＤ／Ａ変換器１０２より１０倍細かい１０ｍＶまで設定できる。そこで、微調整出力系統のＤ／Ａ変換器１０５に入力されるデジタルデータを任意に増減させて、そのアナログ出力電圧を粗調整出力系統のＤ／Ａ変換器１０２のアナログ出力電圧に加算する。手法としては、デジタルデータを任意に増減させて、３．０４４ｖからさらに３．０００ｖに近くなるデジタルデータ値を取得する。この場合、最小１０ｍＶまで設定できることから、微調整出力系統のＤ／Ａ変換器１０５で最も３．０ｖに近くするためには４０ｍＶ減算すればよく、デジタルデータで−４を設定すればよい。したがって、微調整出力系統のＤ／Ａ変換器１０５のデジタル設定データは４６となる。
【００３１】
たとえばアナログ出力電圧３．０ｖを設定したいときには、粗調整出力系統のＤ／Ａ変換器１０２にはデジタルデータ８１を設定し、微調整出力系統のＤ／Ａ変換器１０５にはデジタルデータ４６を設定することにより、３．００４ｖのアナログ出力電圧を得ることができる。このときの理論値３．０ｖとの乖離は０．００４ｖとなり、高精度化が実現できる。
【００３２】
ここで、データ補正部１０４には、粗調整出力系統のＤ／Ａ変換器１０２の各設定値に対する校正データは粗調整出力系統のＤ／Ａ変換器１０２の理論値に対するデジタルデータをアドレスと見立てて、その出力値が校正データとなるように書き込んでいく。たとえば上記のように＋３．０ｖを設定するときは、Ｄ／Ａ変換器１０２＝８１、Ｄ／Ａ変換器１０５＝４６と書き込むようにする。
【００３３】
図３はＤ／Ａ変換器１０２とＤ／Ａ変換器１０５の各アナログ出力電圧加算による校正説明図、図４はこれら校正動作の関係をリスト化したものである。
【００３４】
理論電圧＋２．８ｖにおいて、粗調整出力系統のＤ／Ａ変換器１０２にデジタルデータ７９を設定したときのアナログ出力電圧を２．８５７ｖとし、微調整出力系統のＤ／Ａ変換器１０５にデジタルデータ４４を設定したときの単体のアナログ出力電圧を−０．０６ｖとすると、両電圧を加算することにより２．７９７ｖのアナログ出力電圧を得ることができ、理論電圧＋２．８ｖとの乖離による誤差電圧は０．００３ｖになる。
【００３５】
理論電圧＋２．９ｖにおいて、粗調整出力系統のＤ／Ａ変換器１０２にデジタルデータ８０を設定したときのアナログ出力電圧を２．９４４ｖとし、微調整出力系統のＤ／Ａ変換器１０５にデジタルデータ４６を設定したときの単体のアナログ出力電圧を−０．０４ｖとすると、両電圧を加算することにより２．９０４ｖのアナログ出力電圧を得ることができ、理論電圧＋２．９ｖとの乖離による誤差電圧は−０．００４ｖになる。
【００３６】
理論電圧＋３．０ｖにおいて、粗調整出力系統のＤ／Ａ変換器１０２にデジタルデータ８１を設定したときのアナログ出力電圧を３．０４４ｖとし、微調整出力系統のＤ／Ａ変換器１０５にデジタルデータ４６を設定したときの単体のアナログ出力電圧を−０．０４ｖとすると、両電圧を加算することにより３．００４ｖのアナログ出力電圧を得ることができ、理論電圧３．０ｖとの乖離による誤差電圧は−０．００４ｖになる。
【００３７】
理論電圧＋３．１ｖにおいて、粗調整出力系統のＤ／Ａ変換器１０２にデジタルデータ８２を設定したときのアナログ出力電圧を３．０９４ｖとし、微調整出力系統のＤ／Ａ変換器１０５にデジタルデータ６１を設定したときの単体のアナログ出力電圧を０．１１ｖとすると、両電圧を加算することにより３．２０４ｖのアナログ出力電圧を得ることができ、理論電圧３．１ｖとの乖離による誤差電圧は−０．００４ｖになる。
【００３８】
このようにデータ補正部１０４を設けてそこに補正データを書き込むことにより、本来ならソフトウェア処理として粗調整出力系統のＤ／Ａ変換器１０２のデジタルデータと微調整出力系統のＤ／Ａ変換器１０５の補正デジタルデータの両方を制御しなければならないところを、粗調整出力系統のＤ／Ａ変換器１０２のデジタルデータを入力するだけで、微調整出力系統のＤ／Ａ変換器１０５のデジタルデータも同時にあたえることができ、ソフトウェアの処理負荷を増大させることなく高精度のきれいな波形出力を得ることができる。
【００３９】
また、近年はＦＰＧＡのメモリ容量も大きくなり動作の高速化も進んでいることから、ＦＰＧＡのメモリ領域を使用することにより実装面積を確保することができ、高速動作も期待できる。
【００４０】
なお、上記実施例では、任意波形発生器の出力端子に電圧測定器を接続して出力端子までの誤差電圧を校正する例について説明したが、任意波形発生器を半導体テスト装置に組み込んで用いる場合には図５に示すように電圧測定器を半導体テスト装置の所望の点に接続して誤差電圧を測定することにより、所望の点における誤差電圧を校正できる。
【００４１】
図５は図１のように構成された任意波形発生器３を組み込んだ半導体テスト装置の具体例を示すブロック図である。任意波形発生器３の出力は、テストヘッド５およびパフォーマンスボード６を介してＤＵＴ１に加えられる。
【００４２】
ここで、電圧測定器７をテストヘッド５とパフォーマンスボード６の接続点に接続して接続点の電圧を測定することにより、任意波形発生器３からパフォーマンスボード６の入力端子までの誤差電圧を含む校正を行うことができ、電圧測定器７をパフォーマンスボード６とＤＵＴ１の接続点に接続して接続点の電圧を測定することにより、任意波形発生器３からＤＵＴ１の入力端子までの誤差電圧を含む校正を行うことができるので、任意波形発生器３のみではなく半導体テスト装置全体の測定精度を改善できる。
【００４３】
以上説明したように、本発明によれば、２系統のＤ／Ａ変換器の出力信号がクロック単位で時間的にずれることなく出力されるのでＤ／Ａ変換器の出力信号の直線性との乖離による誤差電圧を高精度に補正されたアナログ電圧を得ることができて、テスト時間を短縮できる任意波形発生器および半導体テスト装置が実現でき、液晶駆動用ＩＣなどの多階調電圧を出力するように構成されたＤＵＴの試験に好適である。
【図面の簡単な説明】
【００４４】
【図１】本発明に基づく任意波形発生器の一実施例を示すブロック図である。
【図２】図１で用いる加算器１０３の具体例を示す回路図である。
【図３】２系統のＤ／Ａ変換器の各アナログ出力電圧加算による校正説明図である。
【図４】図３の校正動作の関係をリスト化したものである。
【図５】本発明に基づく任意波形発生器３を組み込んだ半導体テスト装置の具体例を示すブロック図である。
【図６】従来の半導体テスト装置の一例を示すブロック図である。
【図７】多階調電圧の出力波形例図である。
【図８】多階調の期待電圧を出力する任意波形発生器の構成図である。
【図９】図８のように構成される任意波形発生器の出力特性例図である。
【符号の説明】
【００４５】
１  ＤＵＴ
２  比較器
３  任意波形発生器
４  判定部
５  テストヘッド
６  パフォーマンスボード
７  電圧測定器
１０１  データラッチ部
１０２  粗調整出力系統Ｄ／Ａ変換器
１０３  加算器
１０４  データ補正部
１０５  微調整出力系統Ｄ／Ａ変換器
【図１】
2008304426.tif 000003
【図２】
2008304426.tif 000004
【図３】
2008304426.tif 000005
【図４】
2008304426.tif 000006
【図５】
2008304426.tif 000007
【図６】
2008304426.tif 000008
【図７】
2008304426.tif 000009
【図８】
2008304426.tif 000010
【図９】
2008304426.tif 000011