(57)【要約】  本発明は、回路配線記憶方法、ＦＰＧＡシステム、および記憶媒体を提供する。回路配線記憶方法は、回路における各タイプの回路配線毎にそれぞれ回路配線モデルを構築するステップと、回路配線モデルに基づいて、回路における回路配線を記憶するステップと、を含み、同じタイプの回路配線において、複数の回路配線の起点デバイス、終点デバイス、回路配線に接続される起点ポートおよび終点ポートは、いずれも同じであり、回路配線モデルは、起点ポートの情報と、終点ポートの情報と、起点デバイスの情報と、終点デバイスの情報と、を含み、起点デバイスは、回路配線の起点に接続されるデバイスであり、終点デバイスは、前記回路配線の終点に接続されるデバイスである。これにより、回路配線の記憶に数多くのリソースが占有される従来の問題が解決される。また、本発明は、装置および記憶媒体を提供し、前述した方法を実施することにより、回路配線の記憶に消費されるメモリリソースを低下させることができる。【選択図】図１
2021534471.tif 000002
【特許請求の範囲】
【請求項１】
回路配線記憶方法であって、
回路における各タイプの回路配線毎にそれぞれ回路配線モデルを構築するステップと、
前記回路配線モデルに基づいて、前記回路における回路配線を記憶するステップと、を含み、
同じタイプの回路配線において、複数の回路配線の起点デバイス、終点デバイス、前記回路配線に接続される起点ポートおよび終点ポートは、いずれも同じであり、
前記回路配線モデルは、前記起点ポートの情報と、前記終点ポートの情報と、前記起点デバイスの情報と、前記終点デバイスの情報と、を含み、
前記起点デバイスは、前記回路配線の起点に接続されるデバイスであり、
前記終点デバイスは、前記回路配線の終点に接続されるデバイスである
ことを特徴とする回路配線記憶方法。
【請求項２】
請求項１に記載の回路配線記憶方法であって、
同じタイプの前記回路配線において、前記起点デバイスと前記終点デバイスとの相対位置が同じである
ことを特徴とする回路配線記憶方法。
【請求項３】
請求項２に記載の回路配線記憶方法であって、
前記起点デバイスと前記終点デバイスとの相対位置に関連する相対位置情報は、前記起点デバイスに対する前記終点デバイスの位置オフセット情報を含む
ことを特徴とする回路配線記憶方法。
【請求項４】
請求項２または３に記載の回路配線記憶方法であって、
いずれの回路配線における前記終点デバイスの情報は、当該回路配線における前記起点デバイスの情報、および当該回路配線における前記起点デバイスと前記終点デバイスとの相対位置により、取得される
ことを特徴とする回路配線記憶方法。
【請求項５】
請求項２または３に記載の回路配線記憶方法であって、
いずれの回路配線における前記起点デバイスの情報は、当該回路配線における前記終点デバイスの情報、および当該回路配線における前記起点デバイスと前記終点デバイスとの相対位置により、取得される
ことを特徴とする回路配線記憶方法。
【請求項６】
請求項２または３に記載の回路配線記憶方法であって、
前記回路配線モデルは、いずれのタイプの前記回路配線における前記起点ポートの情報と、前記終点ポートの情報と、前記起点デバイスと前記終点デバイスとの相対位置情報と、前記起点デバイスの情報と、を含む
ことを特徴とする回路配線記憶方法。
【請求項７】
請求項２または３に記載の回路配線記憶方法であって、
前記回路配線モデルは、いずれのタイプの前記回路配線における前記起点ポートの情報と、前記終点ポートの情報と、前記起点デバイスと前記終点デバイスとの相対位置情報と、前記終点デバイスの情報と、を含む
ことを特徴とする回路配線記憶方法。
【請求項８】
請求項２に記載の回路配線記憶方法であって、
前記回路における各タイプの回路配線毎にそれぞれ回路配線モデルを構築するステップを行う前に、
電子設計自動化ツールにおける前記回路のシミュレーションの具体レイアウトに基づいて、座標系を構築するステップをさらに含む
ことを特徴とする回路配線記憶方法。
【請求項９】
請求項８に記載の回路配線記憶方法であって、
前記回路配線モデルは、前記起点デバイスの座標情報が含まれる前記起点デバイスの情報を有する
ことを特徴とする回路配線記憶方法。
【請求項１０】
請求項９に記載の回路配線記憶方法であって、
前記起点デバイスの情報は、所定の規則に基づいて前記起点デバイスの横座標と縦座標を処理することにより取得された前記起点デバイスの座標を表す整数を含む
ことを特徴とする回路配線記憶方法。
【請求項１１】
請求項８に記載の回路配線記憶方法であって、
前記回路配線モデルは、前記終点デバイスの座標情報が含まれる前記終点デバイスの情報を有する
ことを特徴とする回路配線記憶方法。
【請求項１２】
請求項１１に記載の回路配線記憶方法であって、
前記起点デバイスの情報は、所定の規則に基づいて前記終点デバイスの横座標と縦座標を処理することにより取得された前記終点デバイスの座標を表す整数を含む
ことを特徴とする回路配線記憶方法。
【請求項１３】
請求項８から１２のいずれか一項に記載の回路配線記憶方法であって、
前記回路は、複数の回路モジュールを含み、
電子設計自動化ツールにおける前記回路のシミュレーションの具体レイアウトに基づいて、座標系を構築するステップは、
電子設計自動化ツールにおける前記回路のシミュレーションの具体レイアウトに基づいて、前記回路モジュールの配置に応じてグリッド座標系を構築するステップを含む
ことを特徴とする回路配線記憶方法。
【請求項１４】
請求項１３に記載の回路配線記憶方法であって、
前記回路モジュールは、複数のデバイスを含み、
電子設計自動化ツールにおける前記回路のシミュレーションの具体レイアウトに基づいて、座標系を構築するステップは、
電子設計自動化ツールにおける前記回路のシミュレーションの具体レイアウトに基づいて、前記デバイスの配置に応じてデバイス座標系を構築するステップを含む
ことを特徴とする回路配線記憶方法。
【請求項１５】
請求項１に記載の回路配線記憶方法であって、
各前記起点デバイスは、回路リードを介して少なくとも一つの前記終点デバイスに接続され、
各前記終点デバイスは、前記回路リードを介して一つの前記起点デバイスに接続される
ことを特徴とする回路配線記憶方法。
【請求項１６】
請求項１に記載の回路配線記憶方法であって、
同じタイプの複数の前記回路配線は、前記起点デバイスの数が同じであり、
同じタイプの複数の前記回路配線は、前記終点デバイスの数が同じである
ことを特徴とする回路配線記憶方法。
【請求項１７】
請求項１に記載の回路配線記憶方法であって、
前記回路配線モデルに基づいて、前記回路における回路配線を記憶するステップを行った後に、
前記デバイスに属する前記回路配線を構築する際に、前記回路配線モデルに基づいて前記デバイスの回路配線を構築するステップをさらに含む
ことを特徴とする回路配線記憶方法。
【請求項１８】
請求項１に記載の回路配線記憶方法であって、
前記回路は、フィールドプログラマブルロジックアレイＦＰＧＡチップ回路である
ことを特徴とする回路配線記憶方法。
【請求項１９】
ＦＰＧＡシステムであって、
プロセッサと、メモリと、通信バスと、を含み、
前記通信バスは、前記プロセッサと前記メモリとの間の接続通信を可能にするものであり、
前記プロセッサは、請求項１から１０のいずれか一項に記載の回路配線記憶方法のステップが行われるように前記メモリに記憶された一つまたは複数のコンピュータプログラムを実行する
ことを特徴とするＦＰＧＡシステム。
【請求項２０】
一つまたは複数のコンピュータプログラムが記憶された記憶媒体であって、
請求項１から１８のいずれか一項に記載の回路配線記憶方法のステップが行われるように、一つまたは複数の前記コンピュータプログラムが一つまたは複数のプロセッサにより実行される
ことを特徴とする記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ、フィールド・プログラマブル・ゲート・アレイ）分野に関する。具体的には、回路配線記憶方法、ＦＰＧＡシステムおよび記憶媒体に関するが、この限りではない。
【背景技術】
【０００２】
ＦＰＧＡは、プログラミングによりほぼすべてのタイプを実現できるデジタル回路またはデジタルシステムであり、大量のロジックブロック、メモリ、ＤＳＰ（ｄｉｇｉｔａｌ  ｓｉｇｎａｌ  ｐｒｏｃｅｓｓｏｒ、デジタル信号プロセッサ）からなる。ＦＰＧＡは、プログラマブル機能を有し、デジタル回路設計のプロセスを簡素化できる。
【０００３】
ＥＤＡ（Ｅｌｅｃｔｒｏｎｉｃ  Ｄｅｓｉｇｎ  Ａｕｔｏｍａｔｉｏｎ、電子設計自動化）ツールは、設計者がハードウェア記述言語または原理図によりソフトウェアプラットフォームで回路設計を実現するためのツールであり、最終的にビットストリームが生成され、プログラミングのダウンロードなどが実行されるまで、ロジックのコンパイル、包括的な最適化、レイアウト、ルーティング、およびシミュレーションを自動的に完了できる。また、ＥＤＡツールにより、設計者がプロセス全体の各段階の状況をより便利に確認し、タイムリーに調整し、最終的にツールにおいてＦＰＧＡチップ上の回路設計の配置および配線がシミュレートして表示される。ＥＤＡツールで設計することにより、回路設計の効率、信頼性、および操作性が大幅に向上し、設計者の労働強度が軽減され、回路設計の難度が低減する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明に係る態様により提供される回路配線記憶方法、ＦＰＧＡシステムおよび記憶媒体は、主に記憶回路の回路配線を記憶する方法が大量のメモリリソースを消費するという従来の問題を解決することを目的とする。
【課題を解決するための手段】
【０００５】
本発明のある態様によれば、回路における各タイプの回路配線毎にそれぞれ回路配線モデルを構築するステップと、前記回路配線モデルに基づいて、前記回路における回路配線を記憶するステップと、を含み、同じタイプの回路配線において、複数の回路配線の起点デバイス、終点デバイス、前記回路配線に接続される起点ポートおよび終点ポートは、いずれも同じであり、前記回路配線モデルは、前記起点ポートの情報と、前記終点ポートの情報と、前記起点デバイスの情報と、前記終点デバイスの情報と、を含み、前記起点デバイスは、前記回路配線の起点に接続されるデバイスであり、前記終点デバイスは、前記回路配線の終点に接続されるデバイスである回路配線記憶方法が提供される。
【０００６】
本発明の他の態様によれば、プロセッサと、メモリと、通信バスと、を含み、前記通信バスは、前記プロセッサと前記メモリとの間の接続通信を可能にするものであり、前記プロセッサは、上述した回路配線記憶方法のステップが行われるように、前記メモリに記憶された一つまたは複数のコンピュータプログラムを実行するＦＰＧＡシステムが提供される。
【０００７】
本発明のその他の態様によれば、一つまたは複数のコンピュータプログラムが記憶された記憶媒体であって、上述した回路配線記憶方法のステップが行われるように、一つまたは複数の前記コンピュータプログラムが一つまたは複数のプロセッサにより実行される記憶媒体が提供される。
【発明の効果】
【０００８】
本発明の態様は、下記の有益な効果を奏する。
本発明の実施例に係る回路配線記憶方法、ＦＰＧＡシステムおよび記憶媒体は、回路配線の記憶に数多くのメモリリソースが消費されるという従来問題を解決するために、回路における各タイプの回路配線毎にそれぞれ回路配線モデルを構築する。ここで、同じタイプの回路配線において、複数の回路配線の起点デバイス、終点デバイスおよび起点ポート、終点ポートは、いずれも同じであり、回路配線モデルは、あるタイプの回路配線に接続される起点ポートの情報、終点ポートの情報、起点デバイスの情報、および終点デバイスの情報を含む。つまり、本発明の態様において、一つの回路配線モデルは、一つのタイプの回路配線の関連情報を含み、回路配線モデルに基づいて回路における各回路配線を記憶する。これにより、従来の回路配線のすべての構造を記憶する方法に比べ、本態様では、回路配線のタイプに基づいて分類し、回路配線のタイプに基づいて回路配線を記憶することにより、数多くのメモリリソースが節約され、ユーザエクスペリエンスが向上する。
【０００９】
本発明の他の特徴および対応する有益な効果は、後述する。少なくとも一部の有益な効果は明細書の説明から明らかになることを理解されたい。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施例１に係る回路配線記憶方法のフローチャートである。
【図２】本発明の実施例１に係る回路配線の座標系における関連情報図である。
【図３】本発明の実施例２に係る回路配線記憶方法のフローチャートである。
【図４】本発明の実施例２に係る回路モジュールの座標系における関連情報図である。
【図５】本発明の実施例２に係るデバイスの座標系における関連情報図である。
【図６】本発明の実施例３に係るＦＰＧＡシステムのモジュール関連図。
【発明を実施するための形態】
【００１１】
以下、本発明の目的、技術的解決策、及び利点をより明確に説明するために、図面を参照しながら、本発明の実施例をさらに詳しく説明する。ここで、記載される具体的な実施例は、本発明を説明するためのものに過ぎず、本発明を限定するものではない。
【００１２】
回路設計の規模が大きくなるにつれて、回路に用いられる様々なレイアウトリソースや配線リソースも増加しており、特に配線リソースが爆発的に増加している。配線リソースの爆発的な増加により、ＥＤＡツールの数多くのメモリリソースが消費されるだけでなく、表現や運用する際にも数多くのメモリリソースが消費されるため、回路配線のモデリングが難しくなる。上述の事情に鑑み、本発明は、以下の対策案を提供する。
【００１３】
実施例１
従来技術において、ＥＤＡツールが回路リソースの回路配線を記憶する際に、通常、回路内のすべての回路配線の１本ずつの構造を記憶する。回路設計の規模が大きくなるにつれて、回路に用いられる様々なレイアウトリソースや配線リソースも増加しており、特に配線リソースが爆発的に増加している。このため、従来の回路配線を記憶する方法を用いると、数多くのメモリリソースが占有される。当該問題を解決するために、本実施例によれば、ＥＤＡツールに適用される回路配線保護方法が提案される。図１に示すように、回路配線記憶方法は、回路における各タイプの回路配線毎にそれぞれ回路配線モデルを構築するステップＳ１０１を含む。
【００１４】
理解できるように、ＥＤＡツールにおいて、回路配線の起点は、起点と呼ばれ、回路配線の終点は、終点と呼ばれ、起点デバイスは、回路配線の起点に接続されるデバイスであり、終点デバイスは、回路配線の終点に接続されるデバイスであり、起点ポートは、回路配線の起点に接続される起点デバイスのポートであり、終点ポートは、回路配線の終点に接続される終点デバイスのポートである。
【００１５】
一部の実施例において、同じタイプの回路配線は、起点デバイス、終点デバイス、および接続されるポートがいずれも同じである複数の回路配線であってもよい。つまり、回路には、起点デバイス、終点デバイス、起点ポート、および終点ポートがいずれも同じタイプである複数の回路配線があれば、複数の回路配線は同じタイプの回路配線である。すなわち、同じタイプの回路配線については、その起点に接続されるデバイスおよび当該デバイスのポート、終点に接続されるデバイスおよび当該デバイスのポートは、いずれも同じである。
【００１６】
例えば、ある回路には、二つのＤＱＳ（Ｂｉ−ｄｉｒｅｃｔｉｏｎａｌ  Ｄａｔａ  Ｓｔｒｏｂｅ、双方向性データストローブ信号）と二つのＣＩＭがあり、二つのＤＱＳおよび二つのＣＩＭをそれぞれＤＱＳ１、ＤＱＳ２およびＣＩＭ１、ＣＩＭ２とする。また、当該回路には、回路配線１と回路配線２があり、二つの回路配線をそれぞれｎｅｔ１、ｎｅｔ２とする。ｎｅｔ１の起点ポートは、ＤＱＳ１のＷＬ＿ＯＶポートであり、終点ポートは、ＣＩＭ１のＳ＿ＩＹ３ポートである。ｎｅｔ２の起点ポートは、ＤＱＳ２のＷＬ＿ＯＶポートであり、終点ポートは、ＣＩＭ２のＳ＿ＩＹ３ポートであり、ｎｅｔ１とｎｅｔ２の起点デバイス、起点ポート、終点デバイス、終点ポートがいずれも同じであるため、ｎｅｔ１とｎｅｔ２は、同じタイプに属する回路配線である。
【００１７】
長さが異なる回路配線については、伝送遅延などが異なるため、同じタイプの回路配線において、各回路配線の起点デバイス、終点デバイス、起点デバイスと終点デバイスとの相対位置、起点ポート、および終点ポートがいずれも同じであってもよい。つまり、回路には、起点デバイス、終点デバイス、起点デバイスと終点デバイスとの相対位置、起点ポート、および終点ポートがいずれも同じである回路配線があれば、これらの回路配線は同じタイプの回路配線である。
【００１８】
例えば、ある回路には、二つのデバイスＡ（Ａ１、Ａ２とする）、二つのデバイスＢ（Ｂ１、Ｂ２とする）、二つの回路配線（ｎｅｔ３、ｎｅｔ４とする）がある。ｎｅｔ３の起点ポートがＡ１のａポートであり、終点ポートがＢ１のｂポートであり、ｎｅｔ４の起点ポートがＡ２のａポートであり、終点ポートがＢ２のｂポートである。Ａ１がＢ１の右側に位置し、Ａ１とＢ１との距離がｄであり、Ａ２もＢ２の右側に位置し、Ａ２とＢ２との距離がｄである。このように、ｎｅｔ３およびｎｅｔ４は、起点デバイス、起点ポート、終点デバイス、終点ポート、起点デバイスと終点デバイスとの相対位置がいずれも同じであるため、両者は、同じタイプに属する回路配線である。
【００１９】
理解できるように、ＥＤＡツールには、特定機能を実現する回路、ＦＰＧＡチップ回路のような数多くの回路が記憶されている。ＥＤＡツール内に記憶されている回路には、上記のような同じタイプに属する少なくとも２つの回路配線が存在する場合が多い。そこで、回路配線の記憶に消費されるメモリリソースを減少させるために、本実施例において、ＥＤＡツール内に記憶されている回路における各タイプの回路配線毎にそれぞれ回路配線モデルを構築することができる。すなわち、一つの回路配線モデルは、一つのタイプの回路配線に対応する。ここで、ある回路配線モデルは、当該ある回路におけるあるタイプのすべての回路配線の関連情報を含み、当該回路配線モデルに基づいて、当該タイプのすべての回路配線を復元することができる。回路配線モデルは、いずれのタイプの回路配線に接続される起点ポートの（関連）情報と終点ポートの（関連）情報、および回路における当該タイプに属する回路配線の各回路配線の起点デバイスの（関連）情報と終点デバイスの（関連）情報を含んでもよい。
【００２０】
続いて、例えば、ｎｅｔ１とｎｅｔ２は、同じタイプに属する回路配線である。回路における当該タイプの回路配線がｎｅｔ１とｎｅｔ２しかない場合、ｎｅｔ１とｎｅｔ２に接続されるポートが同じであるため、これらに対応する回路配線モデルに含まれる情報は、起点デバイスＤＱＳ１と起点デバイスＤＱＳ２のＷＬ＿ＯＶポートの関連情報、終点デバイスＣＩＭ１と終点デバイスＣＩＭ２のＳ＿ＩＹ３ポートの関連情報、起点デバイスＤＱＳ１の関連情報、終点デバイスＣＩＭ１の関連情報、起点デバイスＤＱＳ２の関連情報、および終点デバイスＣＩＭ２の関連情報である。これにより、当該回路配線モデルは、回路におけるｎｅｔ１、ｎｅｔ２のようなタイプの回路配線の関連情報を記憶することができる。そして、当該回路配線モデルに基づいて、ｎｅｔ１とｎｅｔ２を復元することができる。
【００２１】
或いは、回路配線モデルは、これに対応するあるタイプの回路配線モデルの起点デバイスタイプおよび終点デバイスタイプを含んでもよい。続いて、例えば、ｎｅｔ１とｎｅｔ２は、同じタイプに属する回路配線である。回路における当該タイプの回路配線がｎｅｔ１とｎｅｔ２しかない場合、ｎｅｔ１とｎｅｔ２に接続されるポートが同じであるため、これらに対応する回路配線モデルに含まれる情報は、起点デバイスＤＱＳ１と起点デバイスＤＱＳ２のＷＬ＿ＯＶポートの関連情報、終点デバイスＣＩＭ１と終点デバイスＣＩＭ２のＳ＿ＩＹ３ポートの関連情報、起点デバイスＤＱＳのタイプ、終点デバイスＣＩＭのタイプ、起点デバイスＤＱＳ１の関連情報、終点デバイスＣＩＭ１の関連情報、起点デバイスＤＱＳ２の関連情報、および終点デバイスＣＩＭ２の関連情報である。
【００２２】
同じタイプの回路配線において、各回路配線の起点デバイス、終点デバイス、起点デバイスと終点デバイスとの相対位置、および接続されるポートがいずれも同じである場合、各回路配線の起点デバイスと終点デバイスとの相対位置がいずれも同じであるため、起点デバイスの関連情報および起点デバイスと終点デバイスとの相対位置に基づいて、終点デバイスの関連情報を取得することができ、或いは終点デバイスの関連情報および起点デバイスと終点デバイスとの相対位置に基づいて、起点デバイスの関連情報を取得することができる。このため、同じタイプの回路配線において、回路配線の起点デバイス、起点ポート、終点デバイス、終点ポート、起点デバイスと終点デバイスとの相対位置の５つの要素がいずれも同じである場合、回路配線を記憶するのに消費されるメモリリソースを低減させるために、回路配線モデルは、任意のタイプの回路配線の起点ポートの関連情報、終点ポートの関連情報、当該タイプの回路配線の起点デバイスと終点デバイスとの相対位置情報、回路における当該タイプに属する各回路配線の起点デバイスの関連情報を含み、或いは回路配線モデルは、任意のタイプの回路配線に接続される起点ポートの関連情報、終点ポートの関連情報、当該タイプに属する回路配線の起点デバイスと終点デバイスとの相対位置情報、回路中における当該タイプに属する各回路配線の終点デバイスの関連情報を含む。これにより、起点デバイスのポートの関連情報、終点デバイスのポートの関連情報、各回路配線の起点デバイスの関連情報（或いは終点デバイス関連情報）、および起点デバイスと終点デバイスとの相対位置情報に基づいて、各回路配線を復元することができる。
【００２３】
続いて、例えば、回路においてｎｅｔ３と同じタイプに属する回路配線がｎｅｔ４しかない場合、これらに対応して構築される回路配線モデルは、ｎｅｔ３の起点デバイスＡ１の関連情報、ｎｅｔ４の起点デバイスＡ２の関連情報、起点ポートａ、終点ポートｂ、および起点デバイスが終点デバイスの右側に位置し、両者の間の距離がｄである起点デバイスと終点デバイスとの相対位置を含む。これにより、起点デバイスと終点デバイスとの相対位置および起点デバイスＡ１に基づいて、終点デバイスＢ１を検出することができ、起点ポートａ、終点ポートｂ、起点デバイスＡ１、および終点デバイスＢ１に基づいて、ｎｅｔ３を復元することができる。同様に、ｎｅｔ４も復元することができる。
【００２４】
ここで、起点デバイスと終点デバイスとの相対位置情報は、起点デバイスを基点とし、起点デバイスに対する終点デバイスの位置オフセット情報であってもよく、終点デバイスを基点とし、終点デバイスに対する起点デバイスの位置オフセット情報であってもよい。
【００２５】
本実施例において、回路における各タイプの回路配線毎にそれぞれ回路配線モデルを構築する前に、電子設計自動化ツールにおける前記回路のシミュレーションの具体レイアウトに基づいて、座標系を構築することができる。これにより、回路における各デバイスが固有の座標を有し、座標に基づいて当該デバイスを検出することができる。ここで、回路の左下隅を原点とし、それぞれ右と上に（Ｘ，Ｙ）座標系を構築することができる。もちろん、座標系は、他の方法によっても構築できるが、本発明では特に制限されない。これにより、回路配線モデルに含まれる各回路配線の起点デバイスの関連情報は、当該起点デバイスの座標情報であってもよい。回路配線モデルに含まれる各回路配線の終点デバイスの関連情報は、当該終点デバイスの座標情報であってもよい。起点デバイスと終点デバイスとの相対位置情報は、起点デバイスと終点デバイスとの座標オフセットであってもよい。
【００２６】
例えば、図２は、ある回路である。図２に示すように、当該回路は、第１回路配線（ｎｅｔ５）２０１１と、第２回路配線（ｎｅｔ６）２０１２と、第３回路配線（ｎｅｔ７）２０１３と、を含む。第１回路配線２０１１の起点デバイス（ＳＲＢ１）２０２１の座標は、（１，１）であり、終点デバイス（ＣＬＭＡ１）２０３１の座標は、（４，５）であり、第２回路配線２０１２の起点デバイス（ＳＲＢ２）２０２２の座標は、（８，１）であり、終点デバイス（ＳＲＢ２）２０３２の座標は、（１１，５）であり、第３回路配線２０１３の起点デバイス（ＳＲＢ３）２０２３の座標は、（１，７）であり、終点デバイス（ＳＲＢ３）２０３３の座標は、（４，１１）である。第１回路配線２０１１、第２回路配線２０１２、および第３回路配線２０１３の終点ポートは、起点ポートに対して横方向において３、縦方向において４オフセットしたことが分かる。つまり、ｎｅｔ５、ｎｅｔ６、ｎｅｔ７は、同じタイプに属する回路配線である。
【００２７】
これを基に、起点デバイス（ＳＲＢ１）２０２１、起点デバイス（ＳＲＢ２）２０２２、および起点デバイス（ＳＲＢ３）２０２３の起点ポートを、ポート１と総称し、終点デバイス（ＳＲＢ１）２０３１、終点デバイス（ＳＲＢ２）２０３２の終点ポートを、ポート２と総称する。上述したタイプの回路配線モデルにおける情報は、起点デバイスの関連情報および／または終点デバイスＣＬＭＡの関連情報、起点ポート１の関連情報、終点ポート２の関連情報、起点デバイスと終点起点との相対位置情報（３，４）（すなわち、横方向において３、縦方向において４オフセットしたことを意味する）、および起点座標（１，１）、（８，１）、（１，７）を含む。当該回路モデルに基づいて、ｎｅｔ５、ｎｅｔ６、ｎｅｔ７を復元することができる。
【００２８】
ここで、回路配線の記憶に占有されるリソースを低減させるために、回路配線モデルにおける各回路配線の起点デバイス関連情報は、所定の規則に基づいて当該起点デバイスの横座標と縦座標を処理することにより取得された起点デバイスの座標を表す整数であってもよい。各回路配線の終点デバイス関連情報は、所定の規則に基づいて当該終点デバイスの横座標と縦座標を処理することにより取得された終点デバイスの座標を表す整数であってもよい。ここで、所定の規則は、必要に応じて柔軟に設定することができる。例えば、所定の規則は、Ｚ＝（Ｘ＜＜１６）＋Ｙであってもよく、ここで、Ｘは、横座標であり、Ｙは、縦座標であり、Ｚは、処理された後の値であり、回路配線モデルに記憶されるためのものである。
【００２９】
一部の実施例において、一つの回路配線モデルに対応する一つのタイプの回路配線の起点デバイス或いは終点デバイスの数は、必要に応じて柔軟に設定することができる。例えば、起点の唯一性を確保するために、回路配線モデルに対応するあるタイプの回路配線の起点デバイスの数は、１つであり、終点デバイスの数は、１つまたは少なくとも２つである。
【００３０】
ステップＳ１０２において、回路配線モデルに基づいて、回路における回路配線を記憶する。
【００３１】
本実施例において、回路配線モデルを構築した後に、回路配線モデルに基づいて回路における回路配線のすべての関連情報を記憶する。ここで、当該回路に対応するすべての回路配線モデルを中間ファイルに記憶することができる。
【００３２】
回路配線モデルに基づいて回路における回路配線を記憶した後に、回路におけるあるデバイスの回路配線をロードする必要がある場合、回路配線モデルに基づいて回路における当該デバイスの各回路配線の関連情報をロードすることができる。
【００３３】
本実施例により提供される回路配線記憶方法では、回路における各タイプの回路配線毎にそれぞれ回路配線モデルを構築する。ここで、同じタイプの回路配線において、複数の回路配線の起点デバイス、終点デバイス、起点ポートおよび終点ポートは、いずれも同じであり、回路配線モデルは、あるタイプの回路配線に接続される起点ポートの情報と、終点ポートの情報と、起点デバイスの情報と、終点デバイスの情報と、を含み、つまり、本実施例において、一つの回路配線モデルには、一つのタイプの回路配線の関連情報が含まれ、回路配線モデルに基づいて回路における各回路配線を記憶する。これにより、従来のすべての回路配線のすべての構造を記憶する方法に比べ、本実施例では、回路配線のタイプに基づいて分類し、回路配線のタイプに基づいて回路配線を記憶することにより、数多くのメモリリソースが節約され、ユーザエクスペリエンスが向上する。
【００３４】
実施例２
本発明をよりよく理解するために、本実施例をより具体的な例と組み合わせて説明する。図３に示すように、図３は、本発明の実施例２に係る回路配線記憶方法のフローチャートである。当該回路配線記憶方法は、ＥＤＡツールにおけるＦＰＧＡチップ回路のシミュレーションの具体レイアウトに基づいて、座標系を構築するステップＳ３０１を含む。
【００３５】
図４に示すように、図４は、ＥＤＡツールにおけるＦＰＧＡチップ回路全体のシミュレーションの具体レイアウトである。ＦＰＧＡチップ回路において、デバイスは、重複度が高い特性を有する。正方形で示される各ブロックには、複数のデバイスを有する回路モジュール４０１が含まれる。各回路モジュール４０１には、同じ回路モジュール４０１が含まれる可能性がある。各回路モジュール４０１の間に回路接続があることを理解されたい。本実施例において、すべての回路モジュール４０１の全体の左下隅で、座標原点（０，０）を構築し、それぞれ右と上に（Ｘ、Ｙ）座標系を構築し、一つの回路モジュール４０１を一つのグリッドポイントとしてグリッド座標系を構築する。これにより、各グリッドポイントは、独自のグリッドポイント座標を有する。
【００３６】
図５に示すように、図５は、図４に示したＦＰＧＡチップにおけるグリッドポイントの内部ネットリスト接続の構造を示す。同様に当該グリッドポイントの左下隅を原点（０，０）とし，右と上に（Ｘ、Ｙ）座標系（ここでデバイス座標系と称する）を構築する。これにより、グリッドポイント内部の各小さいデバイス（ｄｅｖｉｃｅ  ｉｎｓｔａｎｃｅ）も、独自の相対座標を有する。グリッドポイント座標とデバイス座標に基づいて、いずれのデバイスを識別することができる。複数の小さいデバイスは、起点デバイス１１や終点デバイス１２などであってもよい。
【００３７】
ステップＳ３０２において、ＦＰＧＡチップ回路における各種タイプの回路配線にそれぞれ回路配線モデルを構築する。
【００３８】
本実施例において、同じタイプの回路配線は、起点デバイス１１、終点デバイス１２、起点ポート、終点ポート、および起点デバイスと終点デバイスとの相対位置がいずれも同じである回路配線である。一つの回路配線モデルは、一つのタイプの回路配線に対応する。一つの回路配線モデルは、あるタイプの回路配線の起点デバイスの関連情報、終点デバイスの関連情報、起点ポートの関連情報、終点ポートの関連情報、起点デバイスと終点デバイスとの相対位置、およびＦＰＧＡチップ回路における当該タイプに属する各回路配線の起点デバイスの座標情報を含む。ここで、起点デバイスと終点デバイスとの相対位置は、起点デバイスに対する終点デバイスの座標オフセットであり、各回路配線の起点デバイスの座標情報は、所定の規則に基づいて当該起点デバイスの横座標と縦座標を処理することにより取得された起点デバイスの座標を表す整数である。ここで、一つの回路配線モデルにおいて、一つの起点デバイスが回路リードを介して複数の終点デバイスに接続されてもよいが、複数の起点デバイスが回路リードを介して一つの終点デバイスに接続されてはならない。すなわち、各起点デバイスは、回路リードを介して少なくとも一つの終点デバイスに接続され、各終点デバイスは、回路リードを介して一つの起点デバイスに接続される。これにより、基点の唯一性が保証され、起点デバイスの座標と座標オフセットに基づいて終点デバイスの座標を検出することができる。つまり、一つの回路モデルが対応するいずれの回路配線の起点デバイスの数は、一つであり、任意の回路配線の終点デバイスの数は、一つまたは少なくとも二つである。なお、同じタイプに属する各回路配線の起点デバイスの数が同じであり、終点デバイスの数が同じである。
【００３９】
ここで、回路配線モデルの記憶フォーマットは、以下である。
［ＮＥＴＶＩＥＷ  ＢＥＧＩＮ］
［ＤＲＩＶＥＲＲＥＦ  ＷＬ＿ＯＶ  （ＳＴＲＵＣＴＵＲＥＲＥＦ  （ＤＥＶＩＣＥＲＥＦ  ＤＱＳ））  ０  ０］
［ＬＯＡＤＲＥＦ  Ｓ＿ＩＹ３  （ＳＴＲＵＣＴＵＲＥＲＥＦ（ＤＥＶＩＣＥＲＥＦ  ＣＩＭ））  ４  ２］
［ＤＥＶＩＣＥ  ＢＥＧＩＮ］
８０６０９２８  ８０６１４１７  １０４２０２２４  １０４２０７１３  １２７７９５２０  １２７８０００９  １５１３８８１６  １５１３９３０５  １７４９８１１２  １７４９８６０１  ２０１１９５５２  ２０１２００４１  ２２４７８８４８  ２２４７９３３７  ２４８３８１４４  ２４８３８６３３  ２７１９７４４０  ２７１９７９２９  ２９５５６７３６  ２９５５７２２５  ３１９１６０３２  ３１９１６５２１  ３３４２８２５  ３４２７５３２８  ３４２７５８１７  ５７０１６３２  ５７０２１２１
［ＤＥＶＩＣＥ  ＥＮＤ］
［ＮＥＴＶＩＥＷ  ＥＮＤ］
【００４０】
上述は、完全な回路配線モデルのデータストレージである。ここで、［ＤＲＩＶＥＲＲＥＦ  ＷＬ＿ＯＶ  （ＳＴＲＵＣＴＵＲＥＲＥＦ  （ＤＥＶＩＣＥＲＥＦ  ＤＱＳ））  ０  ０］における「ＷＬ＿ＯＶ」は、当該タイプの回路配線の起点ポートであり、「ＤＱＳ」は、当該タイプの回路配線の起点デバイスであり、「０  ０」は、当該タイプの回路配線の基点に対する起点デバイスの座標オフセット（基点が起点デバイスであるため、「０  ０」になる）であり、［ＬＯＡＤＲＥＦ  Ｓ＿ＩＹ３  （ＳＴＲＵＣＴＵＲＥＲＥＦ（ＤＥＶＩＣＥＲＥＦ  ＣＩＭ））  ４  ２］における「Ｓ＿ＩＹ３」は、当該タイプの回路配線の終点ポートであり、「ＣＩＭ」は、当該タイプの回路配線の終点デバイスであり、「４  ２」は、当該タイプの回路配線の基点に対する終点デバイスの座標オフセット（基点が起点デバイスであるため、起点デバイスに対する終点デバイスの座標オフセットになる）であり、「８０６０９２８  ８０６１４１７  １０４２０２２４  １０４２０７１３  １２７７９５２０  １２７８０００９  １５１３８８１６  １５１３９３０５  １７４９８１１２  １７４９８６０１  ２０１１９５５２  ２０１２００４１  ２２４７８８４８  ２２４７９３３７  ２４８３８１４４  ２４８３８６３３  ２７１９７４４０  ２７１９７９２９  ２９５５６７３６  ２９５５７２２５  ３１９１６０３２  ３１９１６５２１  ３３４２８２５  ３４２７５３２８  ３４２７５８１７    ５７０１６３２  ５７０２１２１」における各整数は、当該タイプに属する各回路配線の起点デバイスの座標であり、ここで２７つの起点座標がある。このため、２７つの当該タイプに属する回路配線に相当する。上記の例は、当該回路配線モデルを用いる回路配線が２７つあることを示す。回路配線モデルは、ＤＱＳリソースのＷＬ＿ＯＶポートからＣＩＭリソースのＳ＿ＩＹ３ポートへ接続する回路配線である。これらの間の相対座標は、起点ポートＷＬ＿ＯＶが位置するデバイスを基点とし、起点デバイスに対する終点ポートＳ＿ＩＹ３が位置するデバイスの座標オフセットは、Ｘ座標オフセットが４であり、Ｙ座標オフセットが２である。
【００４１】
ステップＳ３０３において、回路配線モデルに基づいてＦＰＧＡチップ回路における回路配線を記憶する。
【００４２】
すべてのタイプの回路配線に対応する回路配線モデルを中間ファイルに記憶することにより、当該ファイルがＦＰＧＡチップ全体のすべての回路接続関係を記述することができる。ＥＤＡツールに回路配線をロードする場合、中間ファイルから配線モデルをロードして構築するだけで、ＦＰＧＡのすべての回路配線をＥＤＡツールにロードできる。
【００４３】
ＥＤＡツールで回路配線を用いる場合、いずれのデバイスのポートＡを指定し、デバイスがグリッド座標系に位置するため、ＦＰＧＡデバイス全体に相当する絶対座標を有する。また、ポートＡが構築時に自身特性を持つ回路配線モデルが既に記憶されたため、ポートＡに接続される回路配線を取得する必要がある場合、ポートＡは、自身が位置するデバイスの絶対座標と、回路配線モデルにおける起点および終点が位置するデバイス間の座標オフセットとに基づいて、回路配線モデルにおける他のノードに位置するデバイスのデバイス情報を検出し、ノード名に応じて、ノード名に対応するポート情報を取得し、必要な回路配線（ｄｅｖｉｃｅ  ｎｅｔ）を構築することができる。
【００４４】
本実施例により提供される回路配線記憶方法では、回路における各タイプの回路配線毎にそれぞれ回路配線モデルを構築する。ここで、同じタイプの回路配線において、複数の回路配線の起点デバイス、終点デバイス、起点ポートおよび終点ポートは、いずれも同じであり、回路配線モデルは、あるタイプの回路配線に接続される起点ポートの情報と、終点ポートの情報と、起点デバイスの情報と、終点デバイスの情報と、を含む。つまり、本実施例において、一つの回路配線モデルには、一つのタイプの回路配線の関連情報が含まれ、回路配線モデルに基づいて回路における各回路配線を記憶する。これにより、従来のすべての回路配線のすべての構造を記憶する方法に比べ、本実施例では、回路配線のタイプに基づいて分類し、回路配線のタイプに基づいて回路配線を記憶することにより、数多くのメモリリソースが節約され、ユーザエクスペリエンスが向上する。
【００４５】
実施例３
図６に示すように、本実施例により提供されるＦＰＧＡシステムは、プロセッサ６０１と、メモリ６０２と、通信バス６０３と、を含む。ここで、通信バス６０３は、プロセッサ６０１とメモリ６０２との間に接続通信を可能にするものである。プロセッサ６０１は、前記実施例１及び実施例２における回路配線記憶方法の少なくとも一つのステップが行われるように、メモリ６０２に記憶されている一つまたは複数のコンピュータプログラムを実行する。
【００４６】
本実施例により提供される記憶媒体は、情報（例えば、コンピュータ可読命令、データ構造、コンピュータプログラムモジュール又はその他のデータ）を記憶するための任意の方法又は技術において実施される揮発性又は非揮発性、取り外し可能又は取り外し不可能な媒体を含む。記憶媒体は、ＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ、ランダムアクセスメモリ）、ＲＯＭ（Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ、読み出し専用メモリ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  ｒｅａｄ  ｏｎｌｙ  ｍｅｍｏｒｙ、電気的に消去、書き換え可能な読み取り専用メモリ）、フラッシュメモリ又はその他のメモリ技術、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ  Ｄｉｓｃ  Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ、コンパクトディスク読み出し専用メモリ）、デジタル多機能ディスク（ＤＶＤ）又はその他の光ディスクメモリ、磁気ボックス、磁気テープ、磁気ディスク記憶装置又はその他の磁気記憶システム、或いは必要な情報を記憶可能であるとともに、コンピュータからアクセス可能なその他の媒体を含むが、この限りではない。
【００４７】
本実施例に係る記憶媒体は、一つまたは複数のコンピュータプログラムを記憶するために用いられる。上述した実施例１および実施例２における回路配線記憶方法にステップが行われるように、記憶される一つまたは複数のコンピュータプログラムは、プロセッサにより実行される。
【００４８】
本実施例により提供されるＦＰＧＡシステムおよび記憶媒体では、記憶媒体により一つまたは複数のコンピュータプログラムを記憶し、一つまたは複数のコンピュータプログラムにより回路における各タイプの回路配線毎にそれぞれ回路配線モデルを構築する。ここで、同じタイプの回路配線において、複数の回路配線の起点デバイス、終点デバイス、起点ポートおよび終点ポートは、いずれも同じであり、回路配線モデルは、あるタイプの回路配線に接続される起点ポートの情報と、終点ポートの情報と、起点デバイスの情報と、終点デバイスの情報と、を含む。つまり、本実施例において、一つの回路配線モデルは、一つのタイプの回路配線の関連情報を含み、回路配線モデルに基づいて回路における各回路配線を記憶する。これにより、従来のすべての回路配線のすべての構造を記憶する方法に比べ、本発明では、回路配線のタイプに基づいて分類し、回路配線のタイプに基づいて回路配線を記憶することにより、数多くのメモリリソースが節約され、ユーザエクスペリエンスが向上する。
【００４９】
当業者が理解できるように、上記に開示された方法における全部又は一部のステップ、装置における機能モジュール／ユニットは、ソフトウェア（コンピューティングシステムにより実行可能なコンピュータプログラムコードで実現される）、ファームウェア、ハードウェアおよびそれらの適切な組み合わせとして実施される。ハードウェアの実施様態において、上記の説明で説明した機能モジュール/ユニット間の分割は、必ずしも物理コンポーネントの分割に対応しているわけではない。例えば、一つの物理コンポーネントが複数の機能を持つことも、一つの機能又はステップが複数の物理コンポーネントによって連携して実行されることもある。一部又はすべての物理コンポーネントは、中央処理装置、デジタル信号プロセッサ、またはマイクロプロセッサなどのプロセッサによって実行されるソフトウェア、ハードウェア、又は特定用途向け集積回路などの集積回路として実行される。
【００５０】
上記の内容は、具体的な実施様態に基づいて本発明の実施例をさらに詳しく説明したものであり、本発明の具体的な実施がこれらの説明に限定されると考えることはできない。当業者は、本発明の精神から逸脱しない限り、若干の改良及び修正を加えることができる。これらの改良及び修正も本発明の保護の範囲と見なされる。
【００５１】
本願は、２０１９年０７月２２日に中国専利局に提出された、出願番号が２０１９１０６６２６２９．５であり、発明の名称が「回路配線記憶方法、装置および記憶媒体」である中国特許出願の優先権を主張するものであり、先願の内容をすべて組み込んでいる。
【図１】
2021534471.tif 000003
【図２】
2021534471.tif 000004
【図３】
2021534471.tif 000005
【図４】
2021534471.tif 000006
【図５】
2021534471.tif 000007
【図６】
2021534471.tif 000008
【国際調査報告】
2021534471.tif 000009
2021534471.tif 000010
2021534471.tif 000011
2021534471.tif 000012