(57)【要約】【課題】プロセスバラツキを受けることなく入力電圧を所定電圧シフトした出力電圧が得られるＶｔｈシフト回路を提供すること。【解決手段】高電位電源ＡＶＤに接続された定電流源１１と低電位電源ＡＶＳとの間には第１及び第２のトランジスタＴ１，Ｔ２が直列接続される。また、定電流源１１と低電位電源ＡＶＳとの間は第３〜第５のトランジスタＴ３〜Ｔ５が直列接続される。第１のトランジスタＴ１のゲートには入力電圧Ｖｉが供給され、第３のトランジスタＴ３はゲートとドレインを互いに接続した。第４のトランジスタＴ４はゲートとドレインを互いに接続し、かつ、第５のトランジスタＴ５のドレインを接続した。トランジスタＴ２及びトランジスタＴ５は、ゲートが互いに接続されるとともにトランジスタＴ２のドレインに接続されてカレントミラー回路を構成する。そして、接続されたトランジスタＴ４，Ｔ５のドレイン電圧を出力電圧Ｖｏとして出力する。【選択図】図１
2008258966.tif 000002
【特許請求の範囲】
【請求項１】
高電位電源に接続された定電流源と低電位電源との間の直列接続された第１及び第２のトランジスタと、
前記定電流源と前記低電位電源との間の直列接続された第３乃至第５のトランジスタと、を備え、
前記第１のトランジスタのゲートには入力電圧が供給され、
前記第３のトランジスタはゲートがその第３のトランジスタのドレインに接続され、
前記第４のトランジスタのゲートがその第４のトランジスタのドレインと前記第５のトランジスタのドレインに接続され、
前記第２及び第５のトランジスタは、ゲートが互いに接続されるとともに第２のトランジスタのドレインに接続されてカレントミラー回路を構成し、
互いに接続された前記第５のトランジスタ及び第４のトランジスタのドレイン電圧を出力電圧として出力すること、
を特徴とするＶｔｈシフト回路。
【請求項２】
高電位電源に接続された定電流源と低電位電源との間の直列接続された第１及び第２のトランジスタと、
前記定電流源と前記低電位電源との間の直列接続された第３乃至第５のトランジスタと、を備え、
前記第１のトランジスタのゲートには入力電圧が供給され、
前記第３のトランジスタはゲートがその第３のトランジスタのドレインに接続され、
前記第４のトランジスタのドレインと前記第５のトランジスタのドレインが接続され、
前記第２及び第５のトランジスタは、ゲートが互いに接続されるとともに第５のトランジスタのドレインに接続されてカレントミラー回路を構成し、
前記高電位電源と前記低電位電源との間に第２の定電流源と第６のトランジスタとが直列接続され、
前記第６のトランジスタのゲートには前記第２のトランジスタのドレインが接続され、
前記第２の定電流源と前記第６のトランジスタとの間のノードから出力電圧を出力し、その出力電圧を前記第４のトランジスタのゲートに帰還したこと、を特徴とするＶｔｈシフト回路。
【請求項３】
デジタル信号をデコードして複数の制御信号を生成するデコーダ回路と、
前記制御信号がそれぞれ入力される複数の電流出力部と、
前記複数の電流出力部は、前記制御信号により相補信号を生成する信号生成回路と、前記相補信号が入力される一対のトランジスタと、をそれぞれ備え、前記制御信号に基づいてオンしたトランジスタから流れる電流を合成して前記デジタル信号に対応する出力電流を負荷に供給するＤ／Ａ変換器において、
前記負荷の端子電圧に対応する電圧を生成する電圧生成回路と、
前記電圧生成回路の出力電圧を入力電圧とし、該入力電圧をシフトした出力電圧を出力する請求項１又は２に記載のＶｔｈシフト回路と、
を備え、
前記信号生成回路は、前記Ｖｔｈシフト回路の出力電圧を低電位レベルとして前記一対のトランジスタのゲートに信号を供給するようにした、ことを特徴とするＤ／Ａ変換器。
【請求項４】
前記信号生成回路は、前記制御信号が入力されるインバータ回路と、前記制御信号が入力されるバッファ回路とから構成され、
前記Ｖｔｈシフト回路の出力電圧を前記インバータ回路及びバッファ回路の低電位側電源端子に供給するようにした、ことを特徴とする請求項３に記載のＤ／Ａ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、Ｖｔｈシフト回路及びＤ／Ａ変換器に関するものである。
【背景技術】
【０００２】
図５は、従来の電流出力型デジタルアナログ変換器（電流出力型Ｄ／Ａ変換器）の回路図である。
電流出力型Ｄ／Ａ変換器５０のデコーダ回路５１にはデジタル信号Ｄｉｎとクロック信号ＣＬＫとが入力される。デコーダ回路５１は、デジタル信号Ｄｉｎをデコードしてそのデジタル信号Ｄｉｎのビット数ｎに対応する複数の制御信号Ｓ１を生成する。これら複数の制御信号Ｓ１は、それぞれ対応する電流出力部５２に入力される。
【０００３】
電流出力部５２のインバータ回路５３及びバッファ回路５４には制御信号Ｓ１が入力され、インバータ回路５３とバッファ回路５４の出力信号により、差動対を構成する一対のＰチャネルＭＯＳトランジスタＴＡ，ＴＢを、相補的にオンオフ制御する。複数の電流出力部５２は同様に構成されており、各電流出力部５２のトランジスタＴＡが抵抗Ｒ１に接続され、トランジスタＴＢが抵抗Ｒ２に接続されている。
【０００４】
一対のトランジスタＴＡ，ＴＢは、例えば、Ｈレベルの制御信号Ｓ１により、トランジスタＴＡがオンし、トランジスタＴＢがオフする。つまり、Ｈレベルの制御信号Ｓ１が入力される電流出力部５２のトランジスタＴＡがオンし、オンしたトランジスタＴＡの数に応じた電流が抵抗Ｒ１に流れる。制御信号Ｓ１のレベルはデジタル信号Ｄｉｎにより決定される。従って、デジタル信号Ｄｉｎに応じた電流が抵抗Ｒ１に流れる、つまりこのＤ／Ａ変換器は、デジタル信号Ｄｉｎに応じた電流を出力する。
【０００５】
インバータ回路５３及びバッファ回路５４の低電位側電源端子は、ＮチャネルＭＯＳトランジスタＴＣを介して低電位電源ＡＶＳに接続されている。トランジスタＴＣのゲート及びドレインは互いに接続されている。これにより、トランジスタＴＣのドレイン−ソース間の電圧は、トランジスタＴＣのゲート−ソース間電圧Ｖgsとなる。これは、差動対を構成するトランジスタＴＡ，ＴＢを飽和領域で動作させるためである。
【０００６】
トランジスタＴＡ，ＴＢを飽和領域で動作させることにより、出力される電圧が変化しても、Ｄ／Ａ変換器の出力インピーダンスは、変化しません。両トランジスタＴＡ，ＴＢが接続された電流源５５による電流が抵抗Ｒ１又はＲ２に流れる。これにより、デジタル信号Ｄｉｎの変化に対して直線的に変化する出力電流（抵抗Ｒ１，Ｒ２の端子電圧）を得ることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、Ｄ／Ａ変換器の外部条件(高電位電源ＡＶＤの電圧或いは、抵抗Ｒ１，Ｒ２の値)は、ユーザにより任意に設定される。Ｄ／Ａ変換器の出力トランジスタは、任意に設定された外部条件に対して、抵抗Ｒ１，Ｒ２の端子電圧が最大値となっても、飽和領域で動作しなければならない。しかしながら、従来のＤ／Ａ変換器５０は、トランジスタＴＣのゲート−ソース間電圧Ｖgsによりインバータ回路５３及びバッファ回路５４の電源端子電圧を生成している。このトランジスタＴＣのゲート−ソース間電圧Ｖgsは、プロセスバラツキの影響を受けるため、上記のように外部条件の変化に合わせて設定することができず、最大電圧を得ることができないという問題があった。
【０００８】
本発明は上記問題点を解決するためになされたものであって、その目的は、プロセスバラツキを受けることなく入力電圧を所定電圧シフトした出力電圧が得られるＶｔｈシフト回路、及びそのシフト回路を用いたＤ／Ａ変換器を提供することにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するため、請求項１に記載の発明は、高電位電源に接続された定電流源と低電位電源との間の直列接続された第１及び第２のトランジスタと、前記定電流源と前記低電位電源との間の直列接続された第３乃至第５のトランジスタと、を備え、前記第１のトランジスタのゲートには入力電圧が供給され、前記第３のトランジスタはゲートがその第３のトランジスタのドレインに接続され、前記第４のトランジスタのゲートがその第４のトランジスタのドレインと前記第５のトランジスタのドレインに接続され、前記第２及び第５のトランジスタは、ゲートが互いに接続されるとともに第２のトランジスタのドレインに接続されてカレントミラー回路を構成し、互いに接続された前記第５のトランジスタ及び第４のトランジスタのドレイン電圧を出力電圧として出力するＶｔｈシフト回路である。
【００１０】
この構成によれば、出力電圧は、入力電圧に対して、第１、第３、及び第４のトランジスタのゲート−ソース間電圧に応じて設定される。各トランジスタのゲート−ソース間電圧は、それぞれのトランジスタのしきい値電圧に対応するから、入力電圧に対してトランジスタのしきい値電圧分シフトした出力電圧が得られる。
【００１１】
請求項２に記載の発明は、高電位電源に接続された定電流源と低電位電源との間の直列接続された第１及び第２のトランジスタと、前記定電流源と前記低電位電源との間の直列接続された第３乃至第５のトランジスタと、を備え、前記第１のトランジスタのゲートには入力電圧が供給され、前記第３のトランジスタはゲートがその第３のトランジスタのドレインに接続され、前記第４のトランジスタのドレインと前記第５のトランジスタのドレインが接続され、前記第２及び第５のトランジスタは、ゲートが互いに接続されるとともに第５のトランジスタのドレインに接続されてカレントミラー回路を構成し、前記高電位電源と前記低電位電源との間に第２の定電流源と第６のトランジスタとが直列接続され、前記第６のトランジスタのゲートには前記第２のトランジスタのドレインが接続され、前記第２の定電流源と前記第６のトランジスタとの間のノードから出力電圧を出力し、その出力電圧を前記第４のトランジスタのゲートに帰還したＶｔｈシフト回路である。この構成によれば、第６のトランジスタがソース接地回路として機能し、出力インピーダンスが小さくなる。
【００１２】
請求項３に記載の発明は、デジタル信号をデコードして複数の制御信号を生成するデコーダ回路と、前記制御信号がそれぞれ入力される複数の電流出力部と、前記複数の電流出力部は、前記制御信号により相補信号を生成する信号生成回路と、前記相補信号が入力される一対のトランジスタと、をそれぞれ備え、前記制御信号に基づいてオンしたトランジスタから流れる電流を合成して前記デジタル信号に対応する出力電流を負荷に供給するＤ／Ａ変換器において、前記負荷の端子電圧に対応する電圧を生成する電圧生成回路と、前記電圧生成回路の出力電圧を入力電圧とし、該入力電圧をシフトした出力電圧を出力する請求項１又は２に記載のＶｔｈシフト回路と、を備え、前記信号生成回路は、前記Ｖｔｈシフト回路の出力電圧を低電位レベルとして前記一対のトランジスタのゲートに信号を供給するようにしたＤ／Ａ変換器である。
【００１３】
この構成によれば、Ｖｔｈシフト回路の出力電圧に基づいて一対のトランジスタのゲートに信号を供給することで、その一対のトランジスタを飽和領域にて動作させることができ、最大電圧まで出力することができるようになる。
【００１４】
請求項４に記載の発明は、請求項３に記載のＤ／Ａ変換器において、前記信号生成回路は、前記制御信号が入力されるインバータ回路と、前記制御信号が入力されるバッファ回路とから構成され、前記Ｖｔｈシフト回路の出力電圧を前記インバータ回路及びバッファ回路の低電位側電源端子に供給するようにした。この構成によれば、Ｖｔｈシフト回路の出力電圧に応じた低レベルの信号を一対のトランジスタに容易に供給することができる。
【発明の効果】
【００１５】
本発明によれば、プロセスバラツキを受けることなく入力電圧を所定電圧シフトした出力電圧が得られるＶｔｈシフト回路、及びそのＶｔｈシフト回路を用いたＤ／Ａ変換器を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の具体例を図面に従って説明する。
図１は、Ｖｔｈシフト回路の一例を示す回路図である。
このＶｔｈシフト回路１０は、入力電圧Ｖｉを、低電位側にトランジスタのしきい値電圧Ｖth分シフトした出力電圧Ｖｏを生成する。
【００１７】
入力電圧Ｖｉは、第１のトランジスタＴ１のゲートに供給される。トランジスタＴ１はＰチャネルＭＯＳトランジスタであり、そのソースは定電流源１１に接続されており、その定電流源は高電位電源ＡＶＤに接続されている。トランジスタＴ１のドレインは第２のトランジスタＴ２に接続されている。トランジスタＴ２はＮチャネルＭＯＳトランジスタであり、ソースが低電位電源ＡＶＳに接続され、ドレインがトランジスタＴ１に接続されている。
【００１８】
上記トランジスタＴ１，Ｔ２の直列回路に対し、トランジスタＴ３，Ｔ４，Ｔ５からなる直列回路が並列接続されている。詳しくは、定電流源１１の出力端子は、第３のトランジスタＴ３に接続されている。トランジスタＴ３はＰチャネルＭＯＳトランジスタであり、ソースが定電流源１１に接続され、ゲートとドレインが互いに接続され、そのドレインは第４のトランジスタＴ４に接続されている。トランジスタＴ４はＰチャネルＭＯＳトランジスタであり、ソースがトランジスタＴ３に接続され、ゲート及びドレインが互いに接続され、そのドレインが第５のトランジスタＴ５に接続されている。
【００１９】
トランジスタＴ５はＮチャネルＭＯＳトランジスタであり、ソースが低電位電源ＡＶＳに接続され、ドレインがトランジスタＴ４に接続されている。トランジスタＴ５のゲートはトランジスタＴ２のゲート及びドレインに接続されている。従って、トランジスタＴ２及びＴ５は、カレントミラー回路を構成する。そして、トランジスタＴ５のドレイン電圧が出力電圧Ｖｏとして出力される。このトランジスタＴ５のドレインはトランジスタＴ４のゲートに接続されている。
【００２０】
上記のように構成されたＶｔｈシフト回路１０において、トランジスタＴ２及びトランジスタＴ５はカレントミラー回路を構成するため、両トランジスタＴ２，Ｔ５に流れる電流Ｉ(T2)，Ｉ(T5)は等しく（＝Ｉ）なる。そして、トランジスタＴ１，Ｔ３，Ｔ４は、トランジスタＴ１の素子パラメータβ(T1)に対し、トランジスタＴ３，Ｔ４の素子パラメータβ(T3)，β(T4)が４倍となるように形成されている。尚、素子パラメータβは、チャネル幅Ｗとチャネル長Ｌの比に比例した値である。更に、各トランジスタＴ１，Ｔ３，Ｔ４は、それぞれのしきい値電圧Ｖth(T1)，Ｖth(T3)，Ｖth(T4)が等しくなるように形成されている。つまり、条件として、以下が設定されている。
【００２１】
Ｉ(T2)＝Ｉ(T5)＝Ｉ
β(T1)＝β，β(T3)＝β(T4)＝４β
Ｖth(T1)＝Ｖth(T3)＝Ｖth(T4)＝Ｖth
以上により、トランジスタＴ１とトランジスタＴ３，Ｔ４に流れる電流Ｉは、
Ｉ＝β／２×（Ｖgs(T1)−Ｖth）^2
Ｉ＝（４β）／２×（Ｖgs(T3)−Ｖth）^2
Ｉ＝（４β）／２×（Ｖgs(T4)−Ｖth）^2
となる。尚、「^2」は２乗を表す。
【００２２】
トランジスタＴ１，Ｔ３，Ｔ４のゲート−ソース間電圧Ｖgs(T1)，Ｖgs(T3)，Ｖgs(T4)は、
Ｖgs(T1)＝Ｖth＋√(２Ｉ／β)
Ｖgs(T3)＝Ｖth＋（１／２）×√(２Ｉ／β)
Ｖgs(T4)＝Ｖth＋（１／２）×√(２Ｉ／β)＝Ｖgs(T3)
となる。尚、「√」は平方根を表す。
【００２３】
オーバードライブ電圧√(２Ｉ／β)をαとすると、
Ｖgs(T1)＝Ｖth＋α
Ｖgs(T3)＝Ｖgs(T4)＝Ｖth＋α／２
上記により、出力電圧Ｖｏは、入力電圧ＶｉよりトランジスタＴ１のゲート−ソース間電圧Ｖgs(T1)だけ高い電位から、トランジスタＴ３，Ｔ４のゲート−ソース間電圧Ｖgs(T3)，Ｖgs(T3)低い電圧となる。つまり、
Ｖｉ＋Ｖgs(T1)−（Ｖgs(T3)＋Ｖgs(T4)）＝Ｖｏ
となるから、
Ｖｏ＝Ｖｉ＋｛Ｖth＋α｝−２×｛Ｖth＋α／２｝
＝Ｖｉ−Ｖth
となる。
【００２４】
このように、Ｖｔｈシフト回路１０は、入力電圧ＶｉからトランジスタＴ１（Ｔ３，Ｔ４）のしきい値電圧Ｖth分、降下した電圧Ｖｏを生成する。そして、上記各式には、高電位電源ＡＶＤが含まれていないため、高電位電源ＡＶＤの電圧に依らず、入力電圧Ｖｉから正しくしきい値電圧Ｖthシフトした出力電圧Ｖｏが得られる。
【００２５】
図２はＶｔｈシフト回路の他の例を示す回路図である。
このＶｔｈシフト回路２０は、図１に示すＶｔｈシフト回路１０に対し、定電流源２１とコンデンサＣ１とトランジスタＴ６が追加されている。
【００２６】
定電流源２１は高電位電源ＡＶＤに接続され、その定電流源２１の出力端子は第６のトランジスタＴ６に接続されている。トランジスタＴ６はＮチャネルＭＯＳトランジスタであり、ソースが低電位電源ＡＶＳに接続され、ドレインが定電流源２１に接続され、ゲートがトランジスタＴ２のドレインに接続されている。尚図２では、カレントミラー回路を構成するトランジスタＴ５のゲート及びドレインが互いに接続されている。そして、トランジスタＴ６のゲート−ドレイン間にコンデンサＣ１が接続されている。
【００２７】
このＶｔｈシフト回路２０においても、上記のＶｔｈシフト回路１０と同様に動作し、入力電圧ＶｉからトランジスタＴ１，Ｔ３，Ｔ４のしきい値電圧Ｖthシフトした出力電圧Ｖｏを得ることができる。更に、このＶｔｈシフト回路２０は、図１にＶｔｈシフト回路１０に比べて出力インピーダンスが小さくなっている。
【００２８】
図３は、上記Ｖｔｈシフト回路１０（又はＶｔｈシフト回路２０）を適用したデジタル−アナログ変換器（Ｄ／Ａ変換器）の回路図である。
このＤ／Ａ変換器３０は、デジタル信号Ｄｉｎとクロック信号ＣＬＫがデコーダ回路３１に入力される。デコーダ回路３１は、デコード機能及びラッチ機能を有しており、デジタル信号Ｄｉｎをデコードしてそのデジタル信号Ｄｉｎのビット数ｎに対応する複数の制御信号Ｓ１を生成するとともに、クロック信号ＣＬＫに応答して信号Ｓ１をラッチする。デコーダ回路３１は、複数の制御信号Ｓ１を、それぞれ対応する電流出力部３２に出力する。
【００２９】
複数の電流出力部３２は互いに同じ構成であるため、１つの電流出力部３２の構成を示す。制御信号Ｓ１は、電流出力部３２のインバータ回路３３及びバッファ回路３４に入力される。信号生成回路としてのインバータ回路３３の高電位側電源端子は高電位電源ＡＶＤに接続され、低電位側電源端子はＶｔｈシフト回路１０に接続されている。同様に図では省略しているが、信号生成回路としてのバッファ回路３４の高電位側電源端子は高電位電源ＡＶＤに接続され、低電位側電源端子はＶｔｈシフト回路１０に接続されている。インバータ回路３３は、制御信号Ｓ１を論理反転した信号Ｓ２ｘを出力する。バッファ回路３４は、制御信号Ｓ１と実質的に等しいレベルの信号Ｓ２を出力する。従って、信号Ｓ２ｘ，Ｓ２は、相補な信号である。これらの信号Ｓ２ｘ，Ｓ２は、それぞれトランジスタＴＡ，ＴＢのゲートに供給される。
【００３０】
トランジスタＴＡ，ＴＢはともにＰチャネルＭＯＳトランジスタであり、ソースが互いに接続されるとともに定電流源３５に接続されている。トランジスタＴＡのドレインは抵抗Ｒ１に接続され、トランジスタＴＢのドレインは抵抗Ｒ２に接続されている。
【００３１】
Ｖｔｈシフト回路１０は、基準電圧生成回路３６に接続されている。基準電圧生成回路３６は定電流源３７と抵抗Ｒ３とから構成されている。定電流源３７の第１端子は高電位電源ＡＶＤに接続され、定電流源３７の第２端子は抵抗Ｒ３の第１端子に接続され、抵抗Ｒ３の第２端子は低電位電源ＡＶＳに接続されている。定電流源３７は、電流出力部３２の定電流源３５の供給電流（例えば１０ｍＡ）と比例した電流（例えば１００μＡ）を流すように設定されている。そして、抵抗Ｒ３は、その抵抗Ｒ３と定電流源３７との間のノードＮ１が、抵抗Ｒ１，Ｒ２の端子電圧の最大値（例えば１Ｖ）となるようにその抵抗値（例えば１０ｋΩ）に設定されている。そして、このノードＮ１の電圧がＶｔｈシフト回路１０に対する入力電圧Ｖｉとして、そのＶｔｈシフト回路１０に供給される。
【００３２】
図４（ａ）は、本実施形態におけるトランジスタＴＡ，ＴＢの動作状態を示し、図４（ｂ）は、従来例におけるトランジスタＴＡ，ＴＢの動作状態を示す。従来例では、トランジスタによりインバータ回路５３及びバッファ回路５４の低電位側電源端子の電圧を生成している。このため、プロセスによってトランジスタＴＡ，ＴＢの動作がばらつく。そして、トランジスタＴＡ，ＴＢは縦軸が０以上の部分で飽和領域にて動作する。このため、出力電圧の最大値を例えば１Ｖに設定した場合、プロセスバラツキによって非飽和領域で動作することになる。
【００３３】
一方、本実施形態では、Ｖｔｈシフト回路１０が出力電圧に対してしきい値電圧Ｖth分シフトした電圧Ｖｏを生成しているため、プロセスによってトランジスタＴＡ，ＴＢの状態にバラツキを生じない。尚、図４（ａ）では、図４（ｂ）の特性を示す波形が１つに重なっている。このように本実施形態のＶｔｈシフト回路１０，２０を用いることで、プロセスバラツキの影響がしない回路設計が可能となる。
【００３４】
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１）高電位電源ＡＶＤに接続された定電流源１１と低電位電源ＡＶＳとの間には第１のトランジスタＴ１及び第２のトランジスタＴ２が直列接続される。また、定電流源１１と低電位電源ＡＶＳとの間は第３〜第５のトランジスタＴ３〜Ｔ５が直列接続される。第１のトランジスタＴ１のゲートには入力電圧Ｖｉが供給され、第３のトランジスタＴ３はゲートとドレインを互いに接続した。第４のトランジスタＴ４はゲートとドレインを互いに接続し、かつ、第５のトランジスタのドレインに接続した。トランジスタＴ２及びトランジスタＴ５は、ゲートが互いに接続されるとともにトランジスタＴ２のドレインに接続されてカレントミラー回路を構成する。そして、接続されたトランジスタＴ４，Ｔ５のドレイン電圧を出力電圧Ｖｏとして出力する。
【００３５】
この構成によれば、出力電圧Ｖｏは、入力電圧Ｖｉに対して、第１、第３、及び第４のトランジスタＴ１，Ｔ３，Ｔ４のゲート−ソース間電圧に応じた値となる。各トランジスタＴ１，Ｔ３，Ｔ４のゲート−ソース間電圧は、それぞれのトランジスタのしきい値電圧Ｖthに対応するから、入力電圧Ｖｉに対してトランジスタＴ１，Ｔ３，Ｔ４のしきい値電圧Ｖth分シフトした出力電圧Ｖｏを得ることができる。
【００３６】
（２）高電位電源ＡＶＤと低電位電源ＡＶＳとの間に第２の定電流源２１と第６のトランジスタＴ６とを直列接続し、トランジスタＴ６のゲートにトランジスタＴ２のドレイン電圧を供給し、第２の定電流源２１とトランジスタＴ６との間のノードから出力電圧Ｖｏを出力するようにした。この結果、トランジスタＴ６がソース接地回路として機能し、出力インピーダンスの小さいＶｔｈシフト回路２０が得られる。
【００３７】
（３）Ｄ／Ａ変換器３０は、Ｖｔｈシフト回路１０（２０）を備え、そのＶｔｈシフト回路１０（２０）の出力電圧Ｖｏに応じたレベルの信号Ｓ２ｘ，Ｓ２を一つのトランジスタＴＡ，ＴＢに供給するようにした。
【００３８】
この結果、Ｖｔｈシフト回路の出力電圧に基づいて一対のトランジスタのゲートに信号を供給することで、その一対のトランジスタを飽和領域にて動作させることができ、最大電圧まで出力することができるようになる。
【００３９】
尚、上記実施の形態は、以下の態様で実施してもよい。
・上記実施の形態では、シフト回路１０，２０をＤ／Ａ変換器３０に適用したが、その他の回路に適用するようにしてもよい。
【図面の簡単な説明】
【００４０】
【図１】Ｖｔｈシフト回路の回路図である。
【図２】Ｖｔｈシフト回路の回路図である。
【図３】Ｄ／Ａ変換器の回路図である。
【図４】（ａ）（ｂ）はトランジスタの動作説明図である。
【図５】従来のＤ／Ａ変換器の回路図である。
【符号の説明】
【００４１】
１０，２０  Ｖｔｈシフト回路
１１，１２  定電流源
Ｔ１〜Ｔ６  トランジスタ
Ｖｉ  入力電圧
Ｖｏ  出力電圧
Ｖth  しきい値電圧
ＡＶＤ  高電位電源
ＡＶＳ  低電位電源
【図１】
2008258966.tif 000003
【図２】
2008258966.tif 000004
【図３】
2008258966.tif 000005
【図４】
2008258966.tif 000006
【図５】
2008258966.tif 000007