(57)【要約】【課題】  チップサイズを増大させることなくサージ電圧を低減させ、高密度プロセスで製造可能なサーマルヘッドドライバ等を提供する。【解決手段】  発熱素子を駆動するためのサーマルヘッドドライバは、ストローブ信号の変化タイミングに同期して第１の画素データに基づいて第１の発熱素子を駆動する第１の出力ドライバと、ストローブ信号を遅延させた遅延ストローブ信号を出力する遅延回路と、遅延ストローブ信号の変化タイミングに同期して第２の画素データに基づいて第２の発熱素子を駆動する第２の出力ドライバとを含む。【選択図】      図２
2008155491.tif 000002
【特許請求の範囲】
【請求項１】
発熱素子を駆動するためのサーマルヘッドドライバであって、
ストローブ信号の変化タイミングに同期して第１の画素データに基づいて第１の発熱素子を駆動する第１の出力ドライバと、
前記ストローブ信号を遅延させた遅延ストローブ信号を出力する遅延回路と、
前記遅延ストローブ信号の変化タイミングに同期して第２の画素データに基づいて第２の発熱素子を駆動する第２の出力ドライバとを含むことを特徴とするサーマルヘッドドライバ。
【請求項２】
複数の発熱素子を駆動するためのサーマルヘッドドライバであって、
各ドライバブロックが、発熱素子を駆動する出力ドライバと、ストローブ信号を遅延させるための遅延回路とを有する複数のドライバブロックを含み、
前記複数のドライバブロックのうちの第１のドライバブロックが、
前記第１のドライバブロックに対応した発熱素子を、前記ストローブ信号と第１の画素データとに基づいて駆動し、
前記複数のドライバブロックのうちの第２のドライバブロックが、
前記第２のドライバブロックに対応した発熱素子を、前記ストローブ信号を遅延回路により遅延させた遅延ストローブ信号と第２の画素データとに基づいて駆動することを特徴とするサーマルヘッドドライバ。
【請求項３】
複数の発熱素子を駆動するためのサーマルヘッドドライバであって、
各ドライバブロックが、発熱素子を駆動する出力ドライバと、ストローブ信号を遅延させるための遅延回路とを有する複数のドライバブロックを含み、
各ドライバブロックが、
隣接するドライバブロックからのストローブ信号をそのまま、又は該ストローブ信号を遅延回路により遅延させて出力し、
前記複数のドライバブロックのうちの第１のドライバブロックが、
前記第１のドライバブロックに対応した発熱素子を、隣接するドライバブロックからのストローブ信号と第１の画素データとに基づいて駆動し、
前記複数のドライバブロックのうちの第２のドライバブロックが、
前記第２のドライバブロックに対応した発熱素子を、隣接するドライバブロックからのストローブ信号を遅延回路により遅延させた遅延ストローブ信号と第２の画素データとに基づいて駆動することを特徴とするサーマルヘッドドライバ。
【請求項４】
請求項２又は３において、
各ドライバブロックが、
所与のシフト方向に画素データがシフトされるシフトレジスタを構成するフリップフロップと、
前記フリップフロップに保持された画素データをラッチするためのラッチとを含み、
前記出力ドライバが、
前記ラッチの出力と前記ストローブ信号又は前記遅延ストローブ信号とに基づいて発熱素子を駆動することを特徴とするサーマルヘッドドライバ。
【請求項５】
請求項２乃至４のいずれかにおいて、
各ドライバブロックの前記遅延回路が、
隣接するドライバブロックからのストローブ信号が伝送される信号線がその入力に接続される遅延素子を含み、
前記第１のドライバブロックが、
前記第１のドライバブロックの遅延回路の出力が電気的に切断された状態で、前記信号線の信号をストローブ信号として隣接するドライバブロックに供給し、
前記第２のドライバブロックが、
前記信号線が電気的に切断された状態で、前記遅延ストローブ信号をストローブ信号として隣接するドライバブロックに供給することを特徴とするサーマルヘッドドライバ。
【請求項６】
請求項２乃至５のいずれかにおいて、
各ドライバブロックが、隣接するドライバブロックに順次前記ストローブ信号又は前記遅延ストローブ信号を供給する場合に、初段のドライバブロックが、ストローブ信号をそのまま隣接するドライバブロックに出力することを特徴とするサーマルヘッドドライバ。
【請求項７】
請求項５又は６において、
各ドライバブロックが、
前記遅延回路の出力又は前記信号線がマスタースライスによって電気的に切断されることで、出力ドライバに前記ストローブ信号又は遅延ストローブ信号を供給することを特徴とするサーマルヘッドドライバ。
【請求項８】
一端に所与の電源電圧が供給される複数の発熱抵抗素子と、
前記複数の発熱抵抗素子の各発熱抵抗素子の他端に各出力ドライバの出力が電気的に接続される請求項１乃至７のいずれか記載のサーマルヘッドドライバとを含むことを特徴とするサーマルヘッド。
【請求項９】
請求項１乃至７のいずれか記載のサーマルヘッドドライバを含むことを特徴とするサーマルヘッド。
【請求項１０】
請求項１乃至７のいずれか記載のサーマルヘッドドライバと、
印刷用紙の印刷対象部分を紙送り手段とを含むことを特徴とする電子機器。
【請求項１１】
請求項８又は９記載のサーマルヘッドと、
印刷用紙の印刷対象部分を紙送り手段とを含むことを特徴とする電子機器。
【請求項１２】
請求項１０又は１１記載の電子機器と、
前記電子機器に対して印刷データを供給する制御部とを含むことを特徴とする印刷システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サーマルヘッドドライバ、サーマルヘッド、電子機器及び印刷システムに関する。
【背景技術】
【０００２】
サーマルプリンタは、発熱体により得られた熱エネルギーを用いて媒体に印刷する方式のプリンタである。例えば物品を購入したときに渡されるレシートを印刷する目的のプリンタや、デジタルカメラ等で撮影した画像を印刷する目的のプリンタとして、このサーマルプリンタが採用されることがある。
【０００３】
図１２に、サーマルプリンタの原理の説明図を示す。
【０００４】
サーマルプリンタは、サーマルヘッド９００を含む。サーマルヘッド９００には、複数の発熱体が配列されており、サーマルヘッド９００に搭載されたサーマルヘッドドライバにより発熱させる発熱体が選択される。サーマルヘッド９００の発熱体の熱エネルギーがシート（感熱シート又は感熱紙）９１０に伝えられると、例えばシート９１０のインクが溶融（溶融型）、又は該インクが気化（昇華型）して用紙９２０に画像を印刷する。
【０００５】
発熱させる発熱体を例えば１ライン毎にサーマルヘッドドライバが選択して１ライン分の画像を印刷し、その後、用紙９２０の紙送りを行うことを繰り返す。こうすることで、１つの画像を用紙９２０に印刷させることができる。
【０００６】
サーマルヘッド９００の発熱体は発熱抵抗体により構成されており、サーマルヘッドドライバが、発熱抵抗体を選択し、選択した発熱抵抗体に電流を流す制御を行う。ところが、印刷画像の高精細化のために発熱体の数が増加し、１ライン毎に発熱体に流す電流量が大きくなる傾向にある。その結果、電源電圧のサージ電圧として現れ、ノイズを発生させる。このノイズは、サーマルヘッドドライバの誤動作の原因となっている。
【０００７】
例えば特許文献１には、このようなサージ電圧を抑える技術が開示されている。特許文献１には、複数のドライバＩＣ（Integrated Circuit）でサーマルヘッドの発熱抵抗体に電流を流す場合に、電流を流すタイミングを規定するストローブ信号をずらして各ドライバＩＣに供給するように構成された制御装置が開示されている。更に、ストローブ信号を遅延させる間に、次の行のデータを取り込むためのラッチ信号が入力されることを防止することで急激な電圧降下を防ぐ制御装置が開示されている。
【特許文献１】特開２００１−３０１２１１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１では、予めドライバＩＣ内に搭載されたストローブ遅延回路により遅延させたストローブ信号の種類が限定される。発熱抵抗体に同時に流れる電流量を減らすことでサージ電圧を低減できるため、予めドライバＩＣ内のストローブ遅延回路で生成される種類のストローブ信号では、十分にサージ電圧を低減させることができない場合がある。
【０００９】
また、サージ電圧は、専らサーマルヘッドの構成に依存し、ドライバＩＣ側だけではサージ電圧を低減できないことがある。例えばドライバＩＣの出力数（発熱抵抗体の数）が多くなると、ドライバＩＣのストローブ遅延回路で予め生成されたストローブ信号ではサージ電圧の低減ができないことがある。従って、サーマルヘッドドライバの互いに遅延しているストローブ信号の数は、該サーマルヘッドドライバが搭載されるサーマルヘッドに依存して決定できることが望ましい。
【００１０】
更に、近年、印刷画像の高精細化が要求される一方、サーマルプリンタの小型化及び低コスト化の要求も高い。そのため、サーマルヘッドを小型化するために、ＩＣ化されたサーマルヘッドドライバのチップサイズを縮小させる必要がある。しかしながら、サーマルヘッドドライバの製造プロセスを高密度プロセスにすると耐圧マージンが少なくなり、従来の製造プロセスでは問題がなかったサージ電圧が、この耐圧を超える可能性が出てきている。
【００１１】
本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、チップサイズを増大させることなくサージ電圧を低減させると共に、高密度プロセスで製造可能なサーマルヘッドドライバ、サーマルヘッド、電子機器及び印刷システムを提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を解決するために本発明は、
発熱素子を駆動するためのサーマルヘッドドライバであって、
ストローブ信号の変化タイミングに同期して第１の画素データに基づいて第１の発熱素子を駆動する第１の出力ドライバと、
前記ストローブ信号を遅延させた遅延ストローブ信号を出力する遅延回路と、
前記遅延ストローブ信号の変化タイミングに同期して第２の画素データに基づいて第２の発熱素子を駆動する第２の出力ドライバとを含むサーマルヘッドドライバに関係する。
【００１３】
また本発明は、
複数の発熱素子を駆動するためのサーマルヘッドドライバであって、
各ドライバブロックが、発熱素子を駆動する出力ドライバと、ストローブ信号を遅延させるための遅延回路とを有する複数のドライバブロックを含み、
前記複数のドライバブロックのうちの第１のドライバブロックが、
前記第１のドライバブロックに対応した発熱素子を、前記ストローブ信号と第１の画素データとに基づいて駆動し、
前記複数のドライバブロックのうちの第２のドライバブロックが、
前記第２のドライバブロックに対応した発熱素子を、前記ストローブ信号を遅延回路により遅延させた遅延ストローブ信号と第２の画素データとに基づいて駆動するサーマルヘッドドライバに関係する。
【００１４】
また本発明は、
複数の発熱素子を駆動するためのサーマルヘッドドライバであって、
各ドライバブロックが、発熱素子を駆動する出力ドライバと、ストローブ信号を遅延させるための遅延回路とを有する複数のドライバブロックを含み、
各ドライバブロックが、
隣接するドライバブロックからのストローブ信号をそのまま、又は該ストローブ信号を遅延回路により遅延させて出力し、
前記複数のドライバブロックのうちの第１のドライバブロックが、
前記第１のドライバブロックに対応した発熱素子を、隣接するドライバブロックからのストローブ信号と第１の画素データとに基づいて駆動し、
前記複数のドライバブロックのうちの第２のドライバブロックが、
前記第２のドライバブロックに対応した発熱素子を、隣接するドライバブロックからのストローブ信号を遅延回路により遅延させた遅延ストローブ信号と第２の画素データとに基づいて駆動するサーマルヘッドドライバに関係する。
【００１５】
上記のいずれかの発明によれば、サーマルヘッドドライバが搭載されるサーマルヘッドの特性に応じて、互いに異なるタイミングで発熱素子を駆動できるようになる。しかも、遅延回路の回路規模が非常に小さく、サーマルヘッドドライバのチップサイズの大幅な増加を抑えることができる。そして、チップサイズを増大させることなくサージ電圧を低減させることができるので、高密度プロセスで製造可能なサーマルヘッドドライバを提供できる。
【００１６】
また本発明に係るサーマルヘッドドライバでは、
各ドライバブロックが、
所与のシフト方向に画素データがシフトされるシフトレジスタを構成するフリップフロップと、
前記フリップフロップに保持された画素データをラッチするためのラッチとを含み、
前記出力ドライバが、
前記ラッチの出力と前記ストローブ信号又は前記遅延ストローブ信号とに基づいて発熱素子を駆動することができる。
【００１７】
また本発明に係るサーマルヘッドドライバでは、
各ドライバブロックの前記遅延回路が、
隣接するドライバブロックからのストローブ信号が伝送される信号線がその入力に接続される遅延素子を含み、
前記第１のドライバブロックが、
前記第１のドライバブロックの遅延回路の出力が電気的に切断された状態で、前記信号線の信号をストローブ信号として隣接するドライバブロックに供給し、
前記第２のドライバブロックが、
前記信号線が電気的に切断された状態で、前記遅延ストローブ信号をストローブ信号として隣接するドライバブロックに供給することができる。
【００１８】
本発明によれば、チップサイズを変更することなく、異なるタイミングで駆動される発熱素子の数を増減させることが可能となる。
【００１９】
また本発明に係るサーマルヘッドドライバでは、
各ドライバブロックが、隣接するドライバブロックに順次前記ストローブ信号又は前記遅延ストローブ信号を供給する場合に、初段のドライバブロックが、ストローブ信号をそのまま隣接するドライバブロックに出力することができる。
【００２０】
本発明によれば、サーマルヘッドドライバの回路規模をより縮小させることができるようになる。
【００２１】
また本発明に係るサーマルヘッドドライバでは、
各ドライバブロックが、
前記遅延回路の出力又は前記信号線がマスタースライスによって電気的に切断されることで、出力ドライバに前記ストローブ信号又は遅延ストローブ信号を供給することができる。
【００２２】
本発明によれば、チップサイズを変更することなく、異なるタイミングで駆動される発熱素子の数を増減させることが可能となる。
【００２３】
また本発明は、
一端に所与の電源電圧が供給される複数の発熱抵抗素子と、
前記複数の発熱抵抗素子の各発熱抵抗素子の他端に各出力ドライバの出力が電気的に接続される上記のいずれか記載のサーマルヘッドドライバとを含むサーマルヘッドに関係する。
【００２４】
また本発明は、
上記のいずれか記載のサーマルヘッドドライバを含むサーマルヘッドに関係する。
【００２５】
上記のいずれかの発明によれば、サージ電圧を低減させると共に、高密度プロセスで製造可能なサーマルヘッドドライバが適用されたサーマルヘッドを提供できるようになる。
【００２６】
また本発明は、
上記のいずれか記載のサーマルヘッドドライバと、
印刷用紙の印刷対象部分を紙送り手段とを含む電子機器に関係する。
【００２７】
また本発明は、
上記記載のサーマルヘッドと、
印刷用紙の印刷対象部分を紙送り手段とを含む電子機器に関係する。
【００２８】
上記のいずれかの発明によれば、サージ電圧を低減でき、ノイズによる誤動作を防止する電子機器を提供できる。
【００２９】
また本発明は、
上記記載の電子機器と、
前記電子機器に対して印刷データを供給する制御部とを含む印刷システムに関係する。
【００３０】
本発明によれば、サージ電圧を低減でき、ノイズによる誤動作を防止する印刷システムを提供できる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。
【００３２】
１．  サーマルヘッド
図１に、本実施形態におけるサーマルヘッドの構成例を示す。
【００３３】
本実施形態におけるサーマルヘッド１０は、セラミック板２０の上に、複数のサーマル抵抗素子（広義には発熱素子、発熱抵抗体）が形成されている。図１では、セラミック板２０の長辺の１つの縁部に、画素の間隔に合わせて複数のサーマル抵抗素子が配列されている。複数のサーマル抵抗素子の一端には、電源電圧ＶＨが供給されている。この電源電圧は、サーマルヘッド１０（セラミック板２０）の外部から供給される、例えば２４Ｖや１８Ｖといった高電圧である。また、サーマルヘッド１０は、第１〜第Ｍ（Ｍは２以上の整数）のサーマルヘッドドライバ３０１〜３０Ｍを含む。複数のサーマル抵抗素子の他端には、第１〜第Ｍのサーマルヘッドドライバ３０１〜３０Ｍの出力が電気的に接続される。
【００３４】
第１〜第Ｍのサーマルヘッドドライバ３０１〜３０Ｍの各サーマルヘッドドライバは、サーマル抵抗素子に接続される出力ドライバの出力を例えば接地電源電圧に設定することで、該サーマル抵抗素子に電流を流す（駆動する）ことができる。
【００３５】
２．  サーマルヘッドドライバ
次に、図１の第１〜第Ｍのサーマルヘッドドライバ３０１〜３０Ｍについて説明する。以下では、第１〜第Ｍのサーマルヘッドドライバ３０１〜３０Ｍの各サーマルヘッドドライバの構成がほぼ同様であるため、第１のサーマルヘッドドライバ３０１に適用される本実施形態におけるサーマルヘッドドライバを例に説明する。
【００３６】
本実施形態におけるサーマルヘッドドライバは、複数の出力ドライバを有し、出力ドライバ毎に、発熱素子を駆動するタイミングをずらすことができる。即ち、本実施形態におけるサーマルヘッドドライバは、複数のドライバブロックのうち、第１の発熱素子を駆動する第１の出力ドライバを有する第１のドライバブロックと、第２の発熱素子を駆動する第２の出力ドライバを有する第２のドライバブロックとを含む。第１の出力ドライバは、ストローブ信号の変化タイミングに同期して第１の画素データに基づいて第１の発熱素子を駆動する。更に、サーマルヘッドドライバは、ストローブ信号を遅延させた遅延ストローブ信号を出力する遅延回路を含み、第２の出力ドライバが、遅延ストローブ信号の変化タイミングに同期して第２の画素データに基づいて第２の発熱素子を駆動する。この結果、サーマルヘッドドライバが搭載されるサーマルヘッドの特性に応じて、サージ電圧を低減させることができる。
【００３７】
図２に、本実施形態におけるサーマルヘッドドライバの構成例を示す。
【００３８】
本実施形態におけるサーマルヘッドドライバ１００は、複数のドライバブロックＤＢ１〜ＤＢＮ（Ｎは２以上の整数）を含む。ドライバブロックＤＢｊ（１≦ｊ≦Ｎ、ｊは整数）は、出力ドライバＯＤｊと、遅延回路ＤＬｊと、ラッチＬＴｊと、フリップフロップＤＦＦｊとを含むことができる。
【００３９】
サーマルヘッドドライバ１００には、クロック信号ＣＬＫ、シリアルデータＳＩ、ラッチ信号ＬＡＴ及び反転ストローブ信号ＸＳＴＲＯＢＥが入力される。画素データはシリアルデータＳＩとして、クロック信号ＣＬＫに同期してシリアルに入力される。ラッチ信号ＬＡＴは、ラッチＬＴ１〜ＬＴＮに１ライン分の画素データを取り込むための信号である。反転ストローブ信号ＸＳＴＲＯＢＥは、負論理の信号であり、例えば正論理のストローブ信号が順次ドライバブロックＤＢ１〜ＤＢＮに供給される。
【００４０】
ドライバブロックＤＢ１〜ＤＢＮのフリップフロップＤＦＦ１〜ＤＦＦＮは、シリアルデータＳＩとして入力される画素データがシフト方向ＳＤＲにシフトされるシフトレジスタを構成する。シフトレジスタを構成する各フリップフロップは、クロック信号ＣＬＫの変化タイミングに同期して、前段のフリップフロップの出力を取り込むと共に、フリップフロップに取り込んだデータを出力する。
【００４１】
ラッチＬＴｊは、ラッチ信号ＬＡＴが例えばＨレベルのとき、フリップフロップＤＦＦｊに取り込んだデータをラッチ（保持）する。ラッチＬＴｊにラッチされたデータは、出力制御回路ＯＣｊに入力される。出力制御回路ＯＣｊは、出力ドライバＯＤ１の出力制御を行う出力制御信号ｃｎｔ１を生成する。
【００４２】
遅延回路ＤＬｊは、例えば１又は複数のバッファ回路（又はインバータ回路）により構成される遅延素子を含む。この遅延素子の入力には、隣接するドライバブロックＤＢｊ−１からのストローブ信号ＳＴＢｊ−１が入力される。そして、遅延回路ＤＬｊは、ストローブ信号ＳＴＢｊ−１を遅延させた遅延ストローブ信号ＤＳＴＢｊを生成する。出力制御回路ＯＣｊには、ストローブ信号ＳＴＢｊ−１又は遅延ストローブ信号ＤＳＴＢｊがストローブ信号ＳＴＢｊとして出力される。
【００４３】
図３（Ａ）〜図３（Ｃ）に、図１の遅延回路ＤＬｊの説明図を示す。
【００４４】
図３（Ａ）に示すとおり、ドライバブロックＤＢｊの遅延回路ＤＬｊの入力には、隣接するドライバブロックＤＢｊ−１からのストローブ信号ＳＴＢｊ−１が入力される。そして、遅延回路ＤＬｊは、ストローブ信号ＳＴＢｊ−１を遅延させた遅延ストローブ信号ＤＳＴＢｊを出力する。このとき、本実施形態では、ストローブ信号ＳＴＢｊ−１が伝送される信号線又は遅延回路ＤＬｊの出力が、マスタースライスにより、電気的に切断された状態でサーマルヘッドドライバ１００が製造される。
【００４５】
即ち、配線層を変更することで、図３（Ｂ）に示すように遅延回路ＤＬｊの出力が電気的に切断された状態で、ストローブ信号ＳＴＢｊ−１がそのままストローブ信号ＳＴＢｊとして出力制御回路ＯＣｊや隣接するドライバブロックＤＢｊ＋１に出力される。或いは、図３（Ｃ）に示すように、ストローブ信号ＳＴＢｊ−１が伝送される信号線が電気的に切断された状態で、遅延ストローブ信号ＤＳＴＢｊがストローブ信号ＳＴＢｊとして出力制御回路ＯＣｊや隣接するドライバブロックＤＢｊ＋１に出力される。
【００４６】
こうすることで、サーマルヘッドドライバ１００が搭載されるサーマルヘッドの特性に応じて、互いに異なるタイミングでサーマル抵抗素子を駆動できるようになる。しかも、遅延回路の回路規模が非常に小さく、サーマルヘッドドライバ１００のチップサイズの大幅な増加を抑えることができる。その上、チップサイズを変更することなく、異なるタイミングで駆動されるサーマル抵抗素子の数を増減させることが可能となる。
【００４７】
図２に戻って説明を続ける。
【００４８】
出力ドライバＯＤｊは、Ｎ型金属酸化膜半導体（Metal Oxide Semiconductor:ＭＯＳ）トランジスタ（以下、単にＭＯＳトランジスタと略す）により構成される。このＭＯＳトランジスタのドレインが、ドライバ出力ＤＯｊとなる。ドライバブロックＤＢ１〜ＤＢＮの出力ドライバＯＤ１〜ＯＤＮを構成するＭＯＳトランジスタのソースには、接地電源電圧ＧＮＤが供給される。出力ドライバＯＤｊを構成するＭＯＳトランジスタのゲートには、出力制御回路ＯＣｊからの出力制御信号ｃｎｔｊが供給される。図２では、出力制御信号ｃｎｔｊにより、出力ドライバＯＤｊを構成するＭＯＳトランジスタのソース・ドレイン間が電気的に導通することで、ドライバ出力ＤＯｊが接地電源電圧ＧＮＤに設定される。
【００４９】
ドライバブロックＤＢｊは、ドライバブロックＤＢｊ−１からのストローブ信号をそのまま、又はドライバブロックＤＢｊ−１からのストローブ信号を遅延させた遅延ストローブ信号を、隣接するドライバブロックＤＢｊ＋１に供給する。
【００５０】
出力制御回路ＯＣｊは、隣接するドライバブロックＤＢｊ−１からのストローブ信号ＳＴＢｊ−１、又は該ストローブ信号を遅延させた遅延ストローブ信号ＤＳＴＢｊと、ドライバブロックＤＢｊに対応した画素データ（ラッチＬＴｊにラッチされた画素データ）とに基づいて、出力制御信号ｃｎｔｊを生成する。
【００５１】
図４及び図５に、図２のサーマルヘッドドライバ１００の動作例のタイミング図を示す。
【００５２】
図４は、シフトレジスタを構成するフリップフロップＤＦＦ１〜ＤＦＦＮにシリアルデータＳＩとして入力された画像データが格納されるタイミングを示す。クロック信号ＣＬＫに同期してシリアルに画像データＰ１、Ｐ２、Ｐ３、・・・・、ＰＮがシリアルデータＳＩとして入力される。例えば画像データＰ１はドライバブロックＤＢ１のドライバ出力ＤＯ１に対応し、画像データＰ２はドライバブロックＤＢ２のドライバ出力ＤＯ２に対応し、・・・、画像データＰＮはドライバブロックＤＢＮのドライバ出力ＤＯＮに対応している。フリップフロップＤＦＦ１は、クロック信号ＣＬＫの変化点に同期してシリアルデータＳＩの画像データＰ１を取り込む。フリップフロップＤＦＦ２は、クロック信号ＣＬＫの変化点に同期してシリアルデータＳＩの画像データＰ２を取り込む。フリップフロップＤＦＦＮは、クロック信号ＣＬＫの変化点に同期してシリアルデータＳＩの画像データＰＮを取り込む。
【００５３】
図５は、ラッチＬＴ１〜ＬＴＮに保持された画像データを用いたドライバ出力のタイミングを示す。図５では、ドライバ出力ＤＯ１、ＤＯ２を示すが、他のドライバ出力も同様である。
【００５４】
ラッチ信号ＬＡＴがＨレベルのときに、フリップフロップＤＦＦ１に保持された画像データＰ１がラッチＬＴ１に取り込まれる。このとき、同様にフリップフロップＤＦＦ２〜ＤＦＦＮに保持された画像データＰ２〜ＰＮがラッチＬＴ２〜ＬＴＮに取り込まれる。従って、ラッチ信号ＬＡＴにより、１ライン分の画像データＰ１〜ＰＮをラッチＬＴ１〜ＬＴＮに取り込むことができる。
【００５５】
図２では、ストローブ信号ＳＴＢ０がストローブ信号ＳＴＢ１としてそのまま出力される。遅延回路ＤＬ２は、ストローブ信号ＳＴＢ１を遅延させた遅延ストローブ信号ＤＳＴＢ２を出力する。遅延ストローブ信号ＤＳＴＢ２は、ストローブ信号ＳＴＢ２として、隣接するドライバブロックＤＢ３に対して出力される。
【００５６】
ここで、図２に示すように、ドライバブロックＤＢ１の出力ドライバＯＤ１は、ストローブ信号ＳＴＢ１とラッチＬＴ１に保持された画像データＰ１とに基づいて、ドライバ出力ＤＯ１に接続されるサーマル抵抗素子を駆動することができる。より具体的には、ラッチＬＴ１に保持された画像データＰ１が「１」、且つストローブ信号ＳＴＢ１がＨレベルのとき、出力制御信号ｃｎｔ１がＨレベルとなり、出力ドライバＯＤ１のＭＯＳトランジスタのドレインは接地電源電圧ＧＮＤに設定される。従って、出力ドライバＯＤ１に接続されるサーマル抵抗素子に電流が流れる。
【００５７】
一方、画像データＰ１が「０」、又はストローブ信号ＳＴＢ１がＬレベルのとき、出力制御信号ｃｎｔ１がＬレベルのままで、出力ドライバＯＤ１のＭＯＳトランジスタのドレイン・ソース間は電気的に遮断される。その結果、出力ドライバＯＤ１に接続されるサーマル抵抗素子に電流が流れない。
【００５８】
また図２に示すように、ドライバブロックＤＢ２の出力ドライバＯＤ２は、ストローブ信号ＳＴＢ２とラッチＬＴ２に保持された画像データＰ２とに基づいて、ドライバ出力ＤＯ２に接続されるサーマル抵抗素子を駆動することができる。より具体的には、ラッチＬＴ２に保持された画像データＰ２が「１」、且つストローブ信号ＳＴＢ２がＨレベルのとき、出力制御信号ｃｎｔ２がＨレベルとなり、出力ドライバＯＤ２のＭＯＳトランジスタのドレインは接地電源電圧ＧＮＤに設定される。従って、出力ドライバＯＤ２に接続されるサーマル抵抗素子に電流が流れる。
【００５９】
一方、画像データＰ２が「０」、又はストローブ信号ＳＴＢ２がＬレベルのとき、出力制御信号ｃｎｔ２がＬレベルのままで、出力ドライバＯＤ２のＭＯＳトランジスタのドレイン・ソース間は電気的に遮断される。その結果、出力ドライバＯＤ２に接続されるサーマル抵抗素子に電流が流れない。
【００６０】
そして、ストローブ信号ＳＴＢ１、ＳＴＢ２の遅延差によって、ドライバ出力ＤＯ１、ＤＯ２も遅延差が生じる。その結果、ドライバ出力ＤＯ１に接続されるサーマル抵抗素子に流れる電流Ｉ１と、ドライバ出力ＤＯ２に接続されるサーマル抵抗素子に流れる電流Ｉ２とに時間差が生じる。図５では、ドライバ出力ＤＯ１、ＤＯ２について説明したが、他のドライバ出力についても時間差を設けることで、発生するサージ電圧を抑えることにより電源電圧ＶＨのレベルの変動と発生ノイズを抑えることが可能となる。
【００６１】
ドライバ出力ＤＯ１〜ＤＯＮのそれぞれが互いに異なるタイミングで、サーマル抵抗素子に電流を流すことで、サージ電圧を最小に抑えることができる。しかし、１ライン分の遅延時間に制約がある場合には、複数のタイミングのいずれかでドライバ出力ＤＯ１〜ＤＯＮに接続されるサーマル抵抗素子に流れる電流を流すタイミングをずらすようにしてもよい。この場合でも、サージ電圧を低減させることが可能となる。
【００６２】
２．１  変形例
なお、サーマルヘッドドライバ１００の各ドライバブロックは、図２の構成に限定されるものではない。
【００６３】
図６に、本実施形態の第１の変形例におけるサーマルヘッドドライバの他の構成例を示す。図６において、図２と同一部分には同一符号を付し、適宜説明を省略する。なお、図６では、サーマルヘッドドライバの構成のうち、図２と異なる部分のみを図示している。
【００６４】
第１の変形例におけるサーマルヘッドドライバ２００では、ストローブ信号ＳＴＢ０が入力されて順次各ドライバブロックに供給される場合に、初段のドライバブロックＤＢ１では遅延回路ＤＬ１がバイパスされてストローブ信号ＳＴＢ０がそのままストローブ信号ＳＴＢ１としてドライバブロックＤＢ２に出力される。即ち、各ドライバブロックが、隣接するドライバブロックに順次ストローブ信号又は遅延ストローブ信号を供給する場合に、初段のドライバブロックが、ストローブ信号をそのまま隣接するドライバブロックに出力する。
【００６５】
こうすることで、ドライバブロックＤＢ１の遅延回路ＤＬ１の遅延時間を省くことができ、ストローブ信号の１ラインの総遅延時間を少しでも短くできる。そして、各ドライバブロックＤＢ１〜ＤＢＮのドライバ出力のタイミングを互いにずらすことができる。
【００６６】
図７に、本実施形態の第２の変形例におけるサーマルヘッドドライバの構成例を示す。図７において、図２と同一部分には同一符号を付し、適宜説明を省略する。なお、図７では、サーマルヘッドドライバの構成のうち、図２と異なる部分のみを図示している。
【００６７】
第２の変形例におけるサーマルヘッドドライバ３００では、ストローブ信号ＳＴＢ０が入力されて順次各ドライバブロックに供給される場合に、１つのドライバブロック置きに、隣接するドライバブロックからのストローブ信号を遅延回路により遅延させる。例えばドライバブロックＤＢ１、ＤＢ３、ＤＢ５、・・・は、それぞれ隣接するドライバブロックからのストローブ信号をそのまま用いて出力制御を行うと共に、該ストローブ信号を次のドライバブロックに出力する。そして、ドライバブロックＤＢ２、ＤＢ４、ＤＢ６、・・・は、それぞれ隣接するドライバブロックからのストローブ信号を遅延させた遅延ストローブ信号を用いて出力制御を行うと共に、該遅延ストローブ信号を次のドライバブロックに出力する。
【００６８】
こうすることで、ドライバブロックＤＢ１〜ＤＢＮのドライバ出力のタイミングがすべて同時の場合に比べてサージ電圧のレベルを十分小さくできる。例えば、遅延回路による遅延時間が一定の場合、１ドライバブロック毎に遅延回路で隣接するドライバブロックからのストローブ信号を遅延させた場合に比べて、２ドライバブロック毎に遅延回路で隣接するドライバブロックからのストローブ信号を遅延させた場合のサージ電圧のレベル（サージ量）を約半分になる。更に、各ドライバブロックＤＢ１〜ＤＢＮのドライバ出力のタイミングを互いにずらす場合に比べて、１ラインの総遅延時間を約半分にできる。
【００６９】
なお、図７では１つのドライバブロック置きに遅延回路を挿入するようにしていたが、複数のドライバブロック置きに遅延回路を挿入してもよい。ドライバブロックＤＢ１〜ＤＢＮのドライバ出力のタイミングが複数種類であればよい。
【００７０】
図８に、本実施形態の第３の変形例におけるサーマルヘッドドライバの構成例を示す。図８において、図２と同一部分には同一符号を付し、適宜説明を省略する。
【００７１】
上述のようにドライバブロックＤＢ１に遅延回路ＤＬ１を設ける必要がない場合に、第３の変形例におけるサーマルヘッドドライバ４００では、ドライバブロックＤＢ１の遅延回路ＤＬ１が省略された構成を有している。こうすることで、サーマルヘッドドライバ４００の回路規模の削減を図ることができるようになる。
【００７２】
図１に示すサーマルヘッド１０は、第１〜第３の変形例のいずれかにおけるサーマルヘッドドライバを搭載することができる。
【００７３】
３．  電子機器
次に、本実施形態、第１〜第３の変形例のいずれかにおけるサーマルヘッドが適用される電子機器としてのプリンタ装置（サーマルプリンタ）と、該プリンタ装置が適用される印刷システムについて説明する。
【００７４】
図９に、本実施形態におけるプリンタ装置の説明図を示す。
【００７５】
図９は、本実施形態におけるプリンタ装置７００の縦断面の主要部分のみを示す縦断面図である。プリンタ装置７００内には、感熱紙がロール紙７１０としてセットされる用に構成されている。ロール紙７１０の印刷対象部分は、所与の紙送り機構（紙送り手段）により１ラインずつ紙送り方向７１２の方向に送り出される。そして、この印刷対象部分は、ハウジング７１４内で印刷ヘッド７２０の方に導かれる。印刷ヘッド７２０は、図１のサーマルヘッド１０を搭載する。ロール紙７１０の印刷対象部分が、印刷ヘッド７２０及びプラテン７２２の間を通過する際に、印刷ヘッド７２０により該印刷対象部分に所定の印刷が行われる。
【００７６】
紙送り機構は、印刷対象部分を更に紙送り方向７１２に送り出し、カッター７２４によりロール紙７１０が切断されて、切断後の用紙がレシート７３０として取り出し可能となる。
【００７７】
またハウジング７１４内には、印刷ヘッド７２０の前段に、用紙エンドセンサ７４０が設けられており、ロール紙７１０が紙送り方向７１２に送られる際にロール紙７１０の端を検知できる。
【００７８】
本実施形態におけるプリンタ装置によれば、サージ電圧を低減でき、ノイズによる誤動作を防止できる。
【００７９】
図１０に、図９のプリンタ装置７００が適用される印刷システムの構成例を示す。
【００８０】
本実施形態における印刷システム８００は、ホストコンピュータ８１０（広義には制御部）と、レシート７３０等を発行するプリンタ装置７００とを含む。ホストコンピュータ８１０は、本体８１２と、表示装置８１４と、キーボード８１６と、ポインティングデバイスとしてのマウス８１８とを含む。
【００８１】
図１１に、図１０のホストコンピュータ８１０の構成例のブロック図を示す。
【００８２】
ホストコンピュータ８１０では、ＣＰＵ（Central Processing Unit)８６０に、バスライン８６２を介して、プログラムデータ等が格納されたＲＯＭ（Read Only Memory）８６４、データ処理の作業エリアや印刷データがバッファリングされるＲＡＭ（Random Access Memory）８６６、プリンタ装置７００に印刷データや印刷コマンド等を送信する通信インタフェース８６８、表示装置８１４を駆動制御して表示データに対応する文字等を表示させるディスプレイコントローラ８７０、キーボード８１６から入力キーに対応するキー信号を取り込むキーボードコントローラ８７２、マウス８１８とのデータ等のやり取りを制御するマウスコントローラ８７４が接続されている。また、プリンタ装置７００は、通信インタフェース８６８からの印刷データ等を受信する通信インタフェース８８０を含む。
【００８３】
ＣＰＵ８６０は、ＲＯＭ８６４又はＲＡＭ８６６に格納されたプログラムに従って所定の印刷処理を実行し、印刷データをＲＡＭ８６６に展開したり、ＲＡＭ８６６の印刷データを、通信インタフェース８６８を介してプリンタ装置７００に転送したりすることができる。
【００８４】
本実施形態における印刷システムによれば、サージ電圧を低減でき、ノイズによる誤動作を防止できる。
【００８５】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、遅延回路ＤＬｊがドライバブロックＤＢｊ内になくてもよい。
【００８６】
また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。
【図面の簡単な説明】
【００８７】
【図１】本実施形態におけるサーマルヘッドの構成例を示す図。
【図２】本実施形態におけるサーマルヘッドドライバの構成例を示す図。
【図３】図３（Ａ）〜図３（Ｃ）は図１の遅延回路の説明図。
【図４】図２のサーマルヘッドドライバの動作例のタイミング図。
【図５】図２のサーマルヘッドドライバの動作例のタイミング図。
【図６】第１の変形例におけるサーマルヘッドドライバの他の構成例を示す図。
【図７】第２の変形例におけるサーマルヘッドドライバの他の構成例を示す図。
【図８】第３の変形例におけるサーマルヘッドドライバの他の構成例を示す図。
【図９】本実施形態におけるプリンタ装置の説明図。
【図１０】図９のプリンタ装置が適用される印刷システムの構成例を示す図。
【図１１】図１０のホストコンピュータの構成例のブロック図。
【図１２】サーマルプリンタの原理の説明図。
【符号の説明】
【００８８】
１０  サーマルヘッド、  ２０  セラミック板、
３０１〜３０Ｍ  第１〜第Ｍのサーマルヘッドドライバ、
１００、２００、３００、４００  サーマルヘッドドライバ、  ７００  プリンタ装置、
７１０  ロール紙、  ７１２  紙送り方向、  ７１４  ハウジング、
７２０  印刷ヘッド、  ７２２  プラテン、  ７２４  カッター、  ７３０  レシート、
８００  印刷システム、  ８１０  ホストコンピュータ、  ８１２  本体、
８１４  表示装置、  ８１６  キーボード、  ８１８  マウス、
ＣＬＫ  クロック信号、  ＤＢ１〜ＤＢＮ  ドライバブロック、
ＤＦＦ１〜ＤＦＦＮ  フリップフロップ、  ＤＬ１〜ＤＬＮ  遅延回路、
ＤＯ１〜ＤＯＮ  ドライバ出力、  ＤＳＴＢ１〜ＤＳＴＢＮ  遅延ストローブ信号、
ＬＴ１〜ＬＴＮ  ラッチ、  ＬＡＴ  ラッチ信号、  ＯＣ１〜ＯＣＮ  出力制御回路、
ＯＤ１〜ＯＤＮ  出力ドライバ、  ＳＴＢ０〜ＳＴＢＮ  ストローブ信号、
ＳＩ  シリアルデータ
【図１】
2008155491.tif 000003
【図２】
2008155491.tif 000004
【図３】
2008155491.tif 000005
【図４】
2008155491.tif 000006
【図５】
2008155491.tif 000007
【図６】
2008155491.tif 000008
【図７】
2008155491.tif 000009
【図８】
2008155491.tif 000010
【図９】
2008155491.tif 000011
【図１０】
2008155491.tif 000012
【図１１】
2008155491.tif 000013
【図１２】
2008155491.tif 000014