(57)【要約】  半導体構造におけるＩＩＩ族窒化物材料を多孔質化する方法が提供され、半導体構造は、１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有する第２のＩＩＩ族窒化物材料の表面層の下に、５×１０17ｃｍ-3を超える電荷担体密度を有する第１のＩＩＩ族窒化物材料の表面下構造を含む。本方法は、表面層を電解質に曝露するステップ、および表面下構造が電気化学エッチングによって多孔質化され、一方で表面層が多孔質化されないように、第１のＩＩＩ族窒化物材料と電解質の間に電位差を印加するステップ、を含む。半導体構造およびその使用がさらに提供される。
2021509534.tif 000002
【特許請求の範囲】
【請求項１】
半導体構造中のＩＩＩ属窒化物材料を多孔質化する方法であって、
１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有する第２のＩＩＩ族窒化物材料の表面層の下に、５×１０17ｃｍ-3を超える電荷担体密度を有する第１のＩＩＩ族窒化物材料の表面下構造を含む半導体構造中のＩＩＩ族窒化物材料を多孔質化するにあたり、
表面層を電解質に曝露するステップと、
表面下構造が電気化学エッチングによって多孔質化され、一方で表面層が多孔質化されないように、第１のＩＩＩ族窒化物材料と電解質の間に電位差を印加するステップと
を含む、方法。
【請求項２】
表面下構造が、表面層を通して電気化学エッチングによって多孔質化される、請求項１に記載の方法。
【請求項３】
表面層および表面下構造が、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮおよびＡｌＩｎＧａＮからなる群から選択されるＩＩＩ族窒化物材料を含む、請求項１または請求項２に記載の方法。
【請求項４】
表面下構造が、ｎ型ドープＩＩＩ族窒化物材料からなる、請求項１、２または３に記載の方法。
【請求項５】
表面下構造が、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）および酸素（Ｏ）のうち１以上でドープされる、請求項４に記載の方法。
【請求項６】
表面下構造における電荷担体密度が、表面層における電荷担体密度よりも、少なくとも５倍、または１０倍、または１００倍、または１０００倍、または１０，０００倍、または１００，０００倍、または１，０００，０００倍高い、先行する請求項のいずれかに記載の方法。
【請求項７】
表面層および表面下構造の両方における貫通転位密度が、少なくとも１×１０4ｃｍ-2、１×１０5ｃｍ-2、１×１０6ｃｍ-2、１×１０7ｃｍ-2、もしくは１×１０8ｃｍ-2であり、および／または１×１０9ｃｍ-2もしくは１×１０10ｃｍ-2未満である、先行する請求項のいずれかに記載の方法。
【請求項８】
表面層の厚みが、少なくとも１ｎｍ、もしくは１０ｎｍ、もしくは１００ｎｍであり、および／または１μｍ、もしくは５μｍ、もしくは１０μｍ未満である、先行する請求項のいずれかに記載の方法。
【請求項９】
表面層の外表面が、少なくとも３００μｍ、または少なくとも５００μｍ、または少なくとも１ｍｍ、または少なくとも１０ｍｍ、または少なくとも５ｃｍ、または少なくとも１５ｃｍ、または少なくとも２０ｃｍの最小横方向寸法を有する、先行する請求項のいずれかに記載の方法。
【請求項１０】
表面下構造が、少なくとも３００μｍ、または少なくとも５００μｍ、または少なくとも１ｍｍ、または少なくとも１０ｍｍ、または少なくとも５センチメートルの最小横方向寸法を有する、先行する請求項のいずれかに記載の方法。
【請求項１１】
半導体構造が、ＩＩＩ族窒化物材料から形成された層などの複数の表面下構造を含み、
５×１０17ｃｍ-3を超える電荷担体密度を有する構造が、電気化学エッチングによって多孔質化され、一方で、１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有する構造が多孔質化されないように、多孔質化されるべき表面下構造と電解質の間に電位差を印加するステップ
を含む、先行する請求項のいずれかに記載の方法。
【請求項１２】
表面下構造が、スタックに配置された複数の表面下層を形成し、表面下層が表面層から下方に逐次エッチングされる、請求項１１に記載の方法。
【請求項１３】
電気化学エッチング中に電解質と選択された表面下層の間の電位差を制御することによって、選択された表面下層の多孔度を制御するステップを含む、請求項１２に記載の方法。
【請求項１４】
表面下構造が第１の表面下層を形成し、半導体構造が、ＩＩＩ族窒化物材料の第２の表面下層であって、１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有する第２の表面下層、およびＩＩＩ族窒化物材料の第３の表面下層であって、５×１０17ｃｍ-3を超える電荷担体密度を有する第３の表面下層を含み、第２の表面下層が、第１および第３の表面下層の間に配置され、
第３の表面下層が電気化学エッチングによって多孔質化され、一方で、表面層および第２の表面下層が多孔質化されないように、第３の表面下層と電解質の間に電位差を印加する追加のステップを含む、先行する請求項のいずれかに記載の方法。
【請求項１５】
電気化学エッチング中に、表面層の二乗平均平方根粗さが５％未満変化するか、または変更されない、先行する請求項のいずれかに記載の方法。
【請求項１６】
半導体構造が、１インチ（２．５４ｃｍ）、または２インチ（５．０８ｃｍ）、または６インチ（１５．２４ｃｍ）、または８インチ（２０．３６ｃｍ）の直径を有するウエハーとして提供される、先行する請求項のいずれかに記載の方法。
【請求項１７】
半導体構造が、トレンチを用いてプレパターン形成されない、先行する請求項のいずれかに記載の方法。
【請求項１８】
半導体構造が、１ｃｍ、または５ｍｍ、または１ｍｍ、または６００μｍ、または４００μｍ、または２００μｍ未満で分けられたトレンチを用いてプレパターン形成されない、請求項１から１６のいずれかに記載の方法。
【請求項１９】
表面層が、電気化学エッチング中に電気絶縁層またはその他の保護層でコーティングされない、先行する請求項のいずれかに記載の方法。
【請求項２０】
請求項１から１９のいずれかに記載される方法によって形成される半導体構造。
【請求項２１】
半導体構造であって、
第１のＩＩＩ族窒化物材料の多孔質の表面下構造と、
第２のＩＩＩ族窒化物材料の表面層であって、１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有する表面層と
を含み、
表面層が、表面下構造を覆う、半導体構造。
【請求項２２】
表面層が表面下構造を完全に覆う、請求項２１に記載の構造。
【請求項２３】
表面層が、少なくとも１μｍ、または１０μｍ、または５０μｍ、または１００μｍ、または５００μｍ、または少なくとも１ｍｍ、または少なくとも１０ｍｍ、または少なくとも５ｃｍ、または少なくとも１５ｃｍ、または少なくとも２０ｃｍの最小横方向寸法を有する、請求項２１または２２に記載の構造。
【請求項２４】
表面下構造が、少なくとも５００ｎｍ、１μｍ、５μｍ、４５μｍ、９５μｍまたは１ｍｍ、または少なくとも１０ｍｍ、または５ｃｍ、または１５ｃｍ、または２０ｃｍの最小横方向寸法を有する、請求項２１、２２または２３に記載の構造。
【請求項２５】
半導体構造であって、
第１のＩＩＩ族窒化物材料の多孔質の表面下構造と、
第２のＩＩＩ族窒化物材料の表面層であって、１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有する表面層と
を含み、
表面下構造が構造全体で均一な多孔度を有し、表面層および表面下構造の両方が５５０μｍよりも長い最小横方向寸法を有する、半導体構造。
【請求項２６】
表面層が、少なくとも１ｍｍ、または少なくとも１０ｍｍ、または少なくとも５ｃｍ、または少なくとも１５ｃｍ、または少なくとも２０ｃｍの最小横方向寸法を有する、請求項２５に記載の構造。
【請求項２７】
表面層および表面下構造が、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮおよびＡｌＩｎＧａＮからなる群から選択されるＩＩＩ族窒化物材料を含む、請求項２１から２６のいずれかに記載の構造。
【請求項２８】
表面層および表面下構造の両方における貫通転位密度が、少なくとも１×１０4ｃｍ-2、１×１０5ｃｍ-2、１×１０6ｃｍ-2、１×１０7ｃｍ-2、もしくは１×１０8ｃｍ-2であり、および／または１×１０9ｃｍ-2、もしくは１×１０10ｃｍ-2未満である、請求項２１から２７のいずれかに記載の構造。
【請求項２９】
表面層の厚みが、少なくとも１ｎｍ、もしくは１０ｎｍ、もしくは１００ｎｍであり、および／または１μｍ、もしくは５μｍ、もしくは１０μｍ未満である、請求項２１から２８のいずれかに記載の構造。
【請求項３０】
多孔質の表面下構造が、１ｎｍ、もしくは２ｎｍ、もしくは１０ｎｍ、もしくは２０ｎｍを超える平均孔サイズであり、および／または５０ｎｍ、もしくは６０ｎｍ、もしくは７０ｎｍ未満の平均孔サイズを有する、請求項２１から２９のいずれかに記載の構造。
【請求項３１】
層のスタックの形態のＩＩＩ族窒化物材料から形成された複数の表面下層を含み、（表面層から離れる方にカウントして）奇数番号の表面下層が多孔質であって各層全体で均一な多孔度を有し、偶数番号の表面下層が非多孔質である、請求項２１から３０のいずれかに記載の構造。
【請求項３２】
奇数の表面下層がそれぞれ同一の多孔度を有し、偶数の層それぞれが非多孔質であり、その結果、構造が分布ブラッグ反射器（ＤＢＲ）として作用する、請求項３１に記載の構造。
【請求項３３】
少なくとも２つの奇数の表面下層が異なる多孔度を有する、請求項３１に記載の構造。
【請求項３４】
半導体構造がトレンチを用いてパターン形成されない、請求項２１から３３のいずれかに記載の構造。
【請求項３５】
半導体構造が、１ｃｍ、または５ｍｍ、または１ｍｍ、または６００μｍ、または４００μｍ、または２００μｍ未満で分けられたトレンチを用いてプレパターン形成されない、請求項２１から３３のいずれかに記載の構造。
【請求項３６】
表面層の最外面が、１平方マイクロメートルの面積にわたって、１０ｎｍ未満、または５ｎｍ未満、または２ｎｍ未満、または１ｎｍ未満、または０．５ｎｍ未満の二乗平均平方根粗さを有する、請求項２１から３５のいずれかに記載の構造。
【請求項３７】
表面層が電気絶縁層を用いてコーティングされない、請求項２２から３６のいずれかに記載の構造。
【請求項３８】
１以上の半導体デバイスの過成長のための基板としての請求項２０から３７のいずれかに記載の半導体構造の使用。
【請求項３９】
半導体デバイスがレーザーまたはＬＥＤである、請求項３８に記載の半導体構造の使用。
【請求項４０】
ミラーまたは分布ブラッグ反射器（ＤＢＲ）としての、請求項２０から３７のいずれかに記載の半導体構造の使用。
【請求項４１】
請求項２０から３７のいずれかに記載の半導体構造を、組み込むか、または取り付けられたデバイス。
【請求項４２】
半導体構造中のＧａＮを多孔質化する方法であって、１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有する第２のＧａＮ材料の表面層の下に、５×１０17ｃｍ-3を超える電荷担体密度を有する第１のＧａＮ材料から形成された表面下構造を含む半導体構造中のＧａＮを多孔質化するにあたり、
表面層を電解質に曝露するステップと、
表面下構造が電気化学エッチングによって多孔質化され、一方で表面層が多孔質化されないように、表面下構造と電解質の間に電位差を印加するステップと
を含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体材料、特に、ＩＩＩ族窒化物材料、半導体構造を多孔質化する方法、半導体構造の使用および半導体構造を組み込むか、または取り付けられたデバイスに関する。本発明は、半導体デバイスの製作において分布ブラッグ反射器（distributed Bragg reflectors:ＤＢＲs）および基板として使用するための多孔質半導体構造の製造にとって特に有利であり得る。
【背景技術】
【０００２】
「ＩＩＩ族窒化物」材料として知られる半導体材料のクラスは、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）および窒化アルミニウム（ＡｌＮ）を、その三元および四元合金とともに含む。ＩＩＩ族窒化物材料は、ソリッドステート照明およびパワーエレクトロニクスにおいて商業的成功を達成しただけでなく、量子光源および光−物質相互作用にとって特別な利点も示す。
【０００３】
種々のＩＩＩ族窒化物材料は、商業的に興味深いものであるが、窒化ガリウム（ＧａＮ）は、最も重要な新規半導体材料の１つとして広く見なされており、いくつかの適用にとって特に興味深い。
【０００４】
バルクＧａＮに孔を導入することは、その電気伝導率に負に影響を及ぼすことなく、その材料特性、例えば、その屈折率に大いに影響を及ぼし得るということは公知である。したがって、その多孔度を変更することによってＧａＮの光学特性を調整する可能性が、多孔質ＧａＮをオプトエレクトロニック適用にとって大いに興味深いものにする。
【０００５】
WO2011/094391A1には、電気化学エッチング法によってナノポーラスＧａＮを作製する可能性が開示されており、それによれば、ｎ型ドープＧａＮを電解質と接触させることおよびエッチング電位を印加することによって、ｎ型ドープＧａＮが、多孔度をもたらすようにエッチングされる。WO2011/094391A1（段落［００３１］）には、２つの型のＧａＮ構造のエッチングが記載されている。第１の型では、ｎ型ドープＧａＮの露出した層の表面が電解質と接触してエッチングされ、多孔質層を生成する。エッチングは層表面に対して垂直に進行し、WO2011/094391A1では垂直エッチングと呼ばれている。第２の型の構造では、ｎ型ドープＧａＮの層の上に、ドープされていないＧａＮの頂部層が形成される。したがって、ｎ型ドープＧａＮは、表面下層（sub-surface layer）を形成する。次いで、層はドライエッチングされるか、または劈開されて、層のエッジもしくはサイドウォールを露出するトレンチが形成され、これらのエッジが電解質に曝露され得る。次いで、エッチングは、その露出したエッジからｎ型層を通って選択的に進行し、ドープされた表面下層を多孔質化するが、覆っているドープされていない層は多孔質化しない。WO2011/094391A1では、これは、水平または横方向エッチングと呼ばれている。
【０００６】
ｎ型ＧａＮの電気化学エッチングは、種々の学術論文においてさらに記載されている。これらの先行技術文書のすべてはWO2011/094391A1の教示に従っており、エッチングは、露出されたｎ型ＧａＮ表面に「垂直に」、またはドープされていないＧａＮおよび／もしくは電気絶縁基層の２つの層の間に挟まれたｎ型ＧａＮ層のエッジに「水平に」実施され得るとしている。
【０００７】
Chen et al, Journal of Applied Physics, 112, 064303 (2012)は、ｎ型ＧａＮの垂直エッチングに関し、さらなるエッチングを防ぐための「エッチストップ」としての５００ｎｍ厚の下層のドープされていないＧａＮ層の使用が記載されている。Chen et alは、垂直エッチングが、ｎ型ＧａＮの表面に表面ピットを形成させたことをさらに注記している。
【０００８】
他方、C. Zhang, et al. ACS Photonics 2015, 2, 980には、ドープされていないＧａＮおよびｎ型ＧａＮの交互層からなる多層構造を水平にエッチングすることが開示されている。水平エッチングを可能にするために、まず、多層サンプルを５０μｍの間隔のトレンチを用いてリソグラフィーでパターン形成して、層のエッジまたはサイドウォールを露出させ、多孔質化の間にｎ型層中に水平に電解質を輸送することを可能にした。最上層のドープされていないＧａＮの頂部に保護層としてＳｉＯ2の電気絶縁層も形成した。
【０００９】
表面下層のエッジからの水平または横方向エッチングは、エッチング中の層へのおよび層からの電解質の拡散速度を含む因子によって制限され、これは、エッチングされ得る層のエッジからの距離に対して制限となり、したがって、水平エッチングによって多孔質化され得るサンプルの幅に対して（反対のエッジからエッチングされる場合）制限があるということを意味する。
【００１０】
先行技術の著者は、エッチングに先立つサンプルへのドライエッチング垂直トレンチによって、このサンプル側の制限に対処しており、その結果、サンプル層のエッジが一定間隔で露出される。これは、電解質が層エッジと接触し、サンプル構造中に水平にエッチングすることを可能にする。ドライエッチングトレンチとは、各サンプルが、隣接するトレンチの間に広がる複数のより小さいサンプルに効果的に分けられることを意味する。隣接するトレンチ間の距離は、水平エッチングが層に浸透することが可能である距離の２倍に自然に制限される（サンプルが両サイドから水平にエッチングされると仮定して）。C. Zhang, et alでは、例えば、水平エッチングのサンプル幅はトレンチ間で５０μｍの寸法に制限される。
【００１１】
この追加された処理ステップはウエハー処理の費用を増大し、得られる多孔質化構造の最大寸法も制限する。ドライエッチングトレンチによって半導体構造を小さいメサ（small mesas）に分割することが、得られた多孔質化構造を、特定の半導体デバイスの製作において使用するのに不適にすることもある。したがって、この技術は、大規模な実用的なオプトエレクトロニックデバイスのための、水平エッチング法の実行可能性およびその結果として得られる構造を制限し得る。
【００１２】
さらに、先行技術の水平エッチング法は、エッチングに先立って、半導体構造の頂部に比較的厚い誘電層を適用することを含む。この誘電層は、シリカ（ＳｉＯ2）から形成されることが多く、表面層を覆い、エッチング中に電解質がサンプルの表面層と接触することを防ぐ。この層は、トレンチのドライエッチング中に、または水平エッチングプロセス中に損傷から表面層を保護するためのマスクとして働く。この層の適用および必要に応じたその後の除去によって、さらなる処理ステップが導入され、材料設計が制約される。
【発明の概要】
【課題を解決するための手段】
【００１３】
本発明は、ここで参照されなければならない添付の独立クレームにおいて定義されるように、ＩＩＩ族窒化物材料や半導体構造を多孔質化する方法、半導体構造の使用および半導体構造を組み込むか、取り付けられたデバイスに関する。本発明の好ましいまたは有利な特徴は、従属クレームに記載されている。
【００１４】
本発明者らの刊行物Zhu, T. et al. Wafer-scale Fabrication of Non-polar Mesoporous GaN Distributed Bragg Reflectors via Electrochemical Porosification. Sci. Rep. 7, 45344; doi: 10.1038/srep45344 (2017)は、参照によりその全文で本明細書に組み込まれる。
【００１５】
本発明の第１の側面によれば、半導体構造におけるＩＩＩ族窒化物材料を多孔質化する方法が提供される。半導体構造は、１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度（charge carrier density）を有する第２のＩＩＩ族窒化物材料の表面層（surface layer）の下に、５×１０17ｃｍ-3を超える電荷担体密度を有する第１のＩＩＩ族窒化物材料の表面下構造（sub-surface structure）を含む。本方法は、表面層を電解質に曝露するステップ、および表面下構造が電気化学エッチングによって多孔質化され、一方で表面層が多孔質化されないように、表面下構造と電解質の間に電位差を印加するステップを含む。
【００１６】
本方法は、これとは別に、ＩＩＩ族窒化物材料を表面下多孔質化する方法、またはＩＩＩ族窒化物材料の表面下多孔質化の方法と呼ばれることもある。表面下ＩＩＩ族窒化物材料は、その電荷担体密度に応じて選択的に多孔質化され得るので、このような方法は、ＩＩＩ族窒化物材料を選択的に多孔質化する方法であり得る。
【００１７】
表面下構造は、表面層の下に所望の配置またはパターンで提供され得る。表面下構造は、表面層の下に表面下層（sub-surface layer）を形成することが好ましい。表面下構造は、表面層の下に連続する、または途切れのない表面下層を形成することが特に好ましい。
【００１８】
表面下構造は、有利には、表面層を通した電気化学エッチングによって多孔質化され得る。すなわち、方法は、層を通した多孔質化方法であり得る。
【００１９】
先行技術においてとは異なり、本方法では、エッチングされるべきＩＩＩ族窒化物材料を電解質に曝露することは必要ではない。WO2011/094391A1では、例えば、「水平」エッチングおよび「垂直」エッチングの両方とも、エッチングされるべき層のエッジまたは表面が、電解質に対して曝露されることを必要とする。ｎ型ドープＧａＮの頂部面が露出している場合には、層中に下方に「垂直」エッチングが生じる。ｎ型ドープ層のサイドウォールまたはエッジのみが電解質に対して曝露される場合には、これらの曝露されたエッジ中に内方に「水平」エッチングが生じる。
【００２０】
本方法は、１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有するＩＩＩ族窒化物材料の表面層を電解質に対して曝露することによって、エッチングを可能にする。しかし、表面下構造（エッチングされるべき材料）を電解質に対して曝露することは必要ではない。
【００２１】
表面層を電解質に曝露するステップは、別に、表面層を電解質と接触させることとして記載されることもある。表面層の上面、頂部面または最外面が、電解質に対して曝露されることが好ましい。表面層のみが電解質に対して曝露されることが特に好ましい。
【００２２】
先行技術では、名目上「ドープされていない」ＧａＮの表面層が、ＳｉＯ2などの誘電材料の層によってマスクされている場合には、表面層の頂部面は電解質に対して曝露されない。
【００２３】
表面層は、表面下構造の上面のみを覆う場合がある。言い換えれば、表面下構造は、表面層の下方もしくは真下に配置される場合があり、または表面層は、表面下構造の上方に配置される場合がある。表面下構造のサイドウォールまたはエッジは露出している場合があり、すなわち、表面層によって覆われない場合がある。
【００２４】
あるいは、表面下構造が表面層によって完全に覆われる場合もある。すなわち、表面下構造の上面およびサイドウォールの両方が、またはエッジが、表面層によって覆われる場合がある。したがって、表面下構造および表面層から形成された構造が、電解質中に完全に浸漬される場合に、表面層が、電解質に対して曝露される唯一の材料であり得る。
【００２５】
先行技術は、電気化学エッチングの進行を停止する「エッチストップ」（etch stop）としてのドープされていないＧａＮの使用を開示するが、本発明者らは、ＧａＮまたはその他のＩＩＩ族窒化物材料の表面層であって、１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有する表面層の使用によって、第２のＩＩＩ族窒化物材料の表面層を通る電気化学エッチングが起こることが可能となることを見い出した。言い換えれば、表面下構造を電解質と直接接触させることなく、表面層自体をエッチングすることなく、表面下構造は表面層を通したエッチングによって多孔質化され得る。
【００２６】
表面層の電荷担体密度ならびに表面下構造の電荷担体密度を制御することによって、本発明者らは、第１のＩＩＩ族窒化物材料の表面下構造を、表面層自体が多孔質化されることなく表面層を通して多孔質化できることを見い出した。エッチングプロセス中に表面層が損傷を受けるか、または粗面化することなく、表面下構造を電気化学的にエッチングできることが特に有利である。したがって、本発明の方法は、有利には、表面層上に例えば、ＳｉＯ2の保護的導電層を適用しなくても、複合体（例えば、多層体）ＩＩＩ族窒化物構造の選択的多孔質化を可能にし得る。これは、多孔質構造が使用され得る前に、先行技術によって必要とされる、頂部保護層を適用し、その後に除去するという時間と費用のかかる余分な処理ステップの必要性を排除し得る。
【００２７】
エッチング中に表面層が多孔質化されないように、表面層は、少なくとも５×１０14ｃｍ-3、もしくは１×１０15ｃｍ-3、もしくは５×１０15ｃｍ-3の電荷担体密度であり、および／または７×１０15ｃｍ-3、もしくは１×１０16ｃｍ-3、もしくは５×１０16ｃｍ-3、もしくは８×１０16ｃｍ-3未満の電荷担体密度を有し得る。
【００２８】
表面層の電荷担体密度が１×１０14ｃｍ-3未満である場合には、多孔質化されるべき表面下構造へ電流を運ぶために存在する十分な電荷担体がないので、表面層は、表面層を通した電気化学エッチングを可能にするには電気抵抗が高すぎる場合がある。
【００２９】
しかし、表面層の電荷担体密度が１×１０17ｃｍ-3を超える場合には、表面層は、電気化学的プロセス中に表面層がそれ自身多孔質化されるほど十分に導電性である場合がある。したがって、表面層が、多孔質化、表面の「孔食」および／または粗面化を起こすことがあり、これが、表面層が、さらなる処理、例えば、さらなるエピタキシャル過成長することを不適切にする。これは、表面層が意図的にドープされていない場合であっても、表面層中の不純物濃度が高すぎて、表面層が１×１０17ｃｍ-3を超える電荷担体密度を有する場合に起こり得る。
【００３０】
層の電荷担体密度および隣接層間の電荷担体密度のコントラストを制御することによって、電気化学エッチングによって多孔質化される層を予め決定することが可能である。
【００３１】
表面下構造は、電気化学エッチングによって多孔質化される場合に、少なくとも５×１０17ｃｍ-3、もしくは少なくとも１×１０18ｃｍ-3、もしくは少なくとも５×１０18ｃｍ-3、もしくは少なくとも１×１０19ｃｍ-3、もしくは少なくとも５×１０19ｃｍ-3、もしくは少なくとも１×１０20ｃｍ-3の電荷担体密度を有し、および／または１×１０21ｃｍ-3、もしくは５×１０21ｃｍ-3、もしくは１×１０22ｃｍ-3未満の電荷担体密度を有し得る。
【００３２】
本発明者らは、本発明の方法によれば、５×１０17ｃｍ-3を超える電荷担体密度を有する表面下構造は多孔質化され、一方で１×１０17ｃｍ-3未満の電荷担体密度を有する層は多孔質化されないことを見い出した。１×１０17ｃｍ-3から５×１０17ｃｍ-3の間では多孔質化が可能であるが、この範囲の外側の電荷担体密度を使用することにより、表面層と表面下構造の電気伝導率にコントラストを形成でき、表面下構造が選択的に多孔質化されることを促進する。
【００３３】
「ドープされていない」表面層への損傷を避けるために、先行技術の著者らは、そのサンプルの頂部面に保護的誘電層を適用することが必要であることを見い出している。
【００３４】
当業者ならば、事実上、すべての半導体材料が「ドーパント」原子と考えられ得る固有の不純物を含有するので、用語「ドープされていない」は、半導体技術において相対的に不正確であることは理解するであろう。半導体成長の種々の方法は、種々のレベルの不純物、従って、種々の固有の電荷担体の濃縮をもたらし得る。不純物レベルが高い場合には、得られる半導体材料は、その層が意図的にドープされていなかった場合であっても、１×１０17ｃｍ-3を超える電荷担体密度を有し得る。
【００３５】
したがって、先行技術の著者が、表面層の望ましくないエッチングを防ぐために保護的誘電層を適用することが必要であると見い出した理由は、その「ドープされていない」表面層が実際に１×１０17ｃｍ-3を超える電荷担体密度を有し、その結果、電位差の印加の際に、表面層がそれ自体エッチングされた、または部分的にエッチングされたからである。表面層の頂部に誘電層を適用することによって、その電荷担体濃度に関わらず、表面層は偶発的なエッチングから保護される。
【００３６】
表面層の外表面上に電気絶縁層が存在することで、表面層を通して下方の（複数の）表面下構造への電気伝導を防ぎ、その結果、表面層を通した電気化学エッチングを防ぐ。
【００３７】
先行技術において行われているような、誘電材料において表面層の外表面をコーティングすることは、エッチングを、層の露出しているエッジ中に水平に進行させる。先行技術の著者は、これを行うことによって、ｎ型ドープＧａＮ層のみが多孔質化され、一方で、「ドープされていない」ＧａＮ層は多孔質化されず、「エッチストップ」として作用したことを見い出した。
【００３８】
本発明の発明者らは、先行技術では、水平エッチングは、「ｎ型」層の露出しているエッジ中に選択的に進行するが、これは、これらの層が、最低電気抵抗の経路を提供するからであると仮説を立てている。したがって、先行技術の名目上「ドープされていない」ＧａＮ層が、実際には、１×１０17ｃｍ-3を超える電荷担体密度を有する場合であっても、これらの層が「ドープされていない」層よりも高い電荷担体密度を有し、従って、より高い電気伝導率を有する限り、水平エッチングは「ｎ型」層中に優先的に進行する。
【００３９】
電解質が表面層の露出している頂部面と接触している場合には、この「最低抵抗の経路」挙動はあり得ない。したがって、表面層の電荷担体濃度は、表面層を通したエッチングは起こり得るが、表面層自体への損傷またはその多孔質化を引き起こさないように制御されなくてはならない。
【００４０】
したがって、本発明の方法は、先行技術の方法で必要なものよりも少ない処理ステップを用いて、ＩＩＩ族窒化物材料を多孔質化する方法を有利に提供し、また、その方法はトレンチをプレエッチングする必要なく、大きなサンプルサイズを有利に多孔質化することができる。
【００４１】
表面層および表面下構造は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮおよびＡｌＩｎＧａＮからなる群から選択されるＩＩＩ族窒化物材料を含むことが好ましい。表面層および表面下構造は、同一ではあるが各層において異なる電荷担体密度を有するＩＩＩ族窒化物材料から形成されてもよいが、または各層は、異なるＩＩＩ族窒化物材料から形成されてもよい。
【００４２】
適したＩＩＩ族窒化物材料は、例えば、任意の極性結晶方位または非極性結晶方位を有し得る。適したＩＩＩ族窒化物材料は、任意の結晶構造、例えば、ウルツ鉱型または立方晶構造を有し、任意の結晶方位を有し得る。例えば、適したＩＩＩ族窒化物材料は、極性ｃ面、非極性ａ面またはさらに立方晶ＩＩＩ族窒化物材料を含み得る。
【００４３】
特に好ましい実施形態では、表面層は、１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有するＧａＮからなり、表面下構造は、５×１０17ｃｍ-3を超える電荷担体密度を有するｎ型ドープＧａＮからなる。
【００４４】
表面下構造は、ｎ型ドープＩＩＩ族窒化物材料からなることが好ましい。表面下構造は、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）および／または酸素（Ｏ）をドープされることが特に好ましい。
【００４５】
所与の層の電荷担体密度は、例えば、静電容量−電圧プロファイリング（capacitance-voltage profiling）または較正された走査静電容量顕微鏡法（calibrated scanning capacitance microscopy）によって当業者が容易に測定可能である。深度プロファイリングホール効果技術（depth profiling Hall effect technique）も適している場合がある。電荷担体密度は、別に、担体密度または担体濃度と呼ばれる場合もある。本明細書において電荷担体密度への言及は、室温での電荷担体密度を指す。
【００４６】
好ましい実施形態では、表面下構造は、第１のＩＩＩ族窒化物材料の平面の表面下層からなる。表面層および表面下構造は隣接した平面層を形成し、表面下層の上面が表面層の下面と接触し、またはそれらがＩＩＩ族窒化物材料の介在層によって分かれている。好ましくは、表面下層は、同一のＩＩＩ族窒化物材料または異なるＩＩＩ族窒化物材料から形成される複数の表面下層のうちの１つであり得る。
【００４７】
表面層および表面下構造は、エピタキシャル成長によって形成され得る。表面層および表面下構造は、分子線エピタキシー（ＭＢＥ）、有機金属化学気相成長（ＭＯＣＶＤ）（有機金属気相エピタキシー（ＭＯＶＰＥ）としても知られる）、ハイドライド気相エピタキシー（ＨＶＰＥ）、アンモノサーマルプロセス、または必要な電荷担体濃度を有するＩＩＩ族窒化物材料を成長させるのに適した、その他の従来のプロセスによって形成され得る。
【００４８】
表面層および（複数の）表面下構造は、電気絶縁基層または基板上で成長させることができる。基層は、好ましくは、多層構造の底部を形成するように構成され、表面層は、（複数の）表面下構造が表面層と基層の間に配置された、多層構造の頂部を形成する。電気絶縁基層は、サファイア、シリコン、シリコンカーバイド、ＬｉＡｌＯ3、ガラスまたはバルクＧａＮを含み得ることが好ましい。
【００４９】
電気化学エッチングは、種々の酸性または塩基性の電解質中で実施することができる。例えば、適した電解質として、シュウ酸、ＫＯＨ、ＮａＯＨ、ＨＦ、ＨＣｌおよびＨＮＯ3が挙げられる。
【００５０】
好ましくは、電解質は、表面層の露出面と１２０°以上の濡れ角または接触角を形成しなくてはならない。
【００５１】
サンプルを電気化学的にエッチングするために、電気化学的セルは、サンプル自体がアノードとして作用し、白金箔電極などの不活性電極がカソードとして働くように配置される。サンプルおよび白金電極が電源に接続され、電解質中にサンプルが浸漬または部分浸漬されて回路を形成する。
【００５２】
サンプルの電解質と表面下構造の間に電位差を印加するために、多孔質化されるべき表面下構造は、電源の端子と電気的に接続されるか、または電気的に接触していなければならない。
【００５３】
電気化学エッチングを実施するために、表面下構造と電解質の間に電位差（電圧）を印加するように電源が制御され、電解質およびサンプルを通って電流が流れるようにする。サンプルを通る電流の流れは、５×１０17ｃｍ-3を超える電荷担体密度を有する任意の表面下構造の電気化学エッチングを引き起こし、その結果、これらの層の多孔度が増大する。
【００５４】
表面下構造を選択的に多孔質化するためには、表面下構造および電解質の間に印加される電位差は、少なくとも４ボルト（ｖ）、もしくは６Ｖ、もしくは８Ｖ、もしくは１０Ｖ、もしくは１５Ｖであり、および／または２０Ｖ、もしくは２５Ｖ、もしくは３０Ｖ未満であることが好ましい。
【００５５】
電気化学エッチングは、連続モードで実施しても、パルスモードで実施してもよく、セル全体の電圧または電流を制御することによって制御してもよい。
【００５６】
反応中のエッチング電流を測定することによって、エッチング反応の進行をモニタリングできることは有利である。
【００５７】
エッチング後、脱イオン水ですすぎＮ2で乾燥させることによってサンプルを清浄化し、表面下構造の多孔質構造に影響を及ぼすことなく、残存する任意のエッチング化学物質および生成物の完全溶解を確実にできる。
【００５８】
表面下構造中の電荷担体密度は、表面層中の電荷担体密度よりも少なくとも５倍、または１０倍、または１００倍、または１０００倍、または１０，０００倍、または１００，０００倍、または１，０００，０００倍高いことが好ましい。異なる層間の電荷担体密度間差が大きいことは、電荷担体密度の「コントラスト」が大きいと考えることができ、エッチングプロセスの選択性を有利に増大し得ることができる。
【００５９】
表面層および表面下構造の両方における貫通転位密度（threading dislocation density）は、１×１０4ｃｍ-2から１×１０10ｃｍ-2の間であることが好ましい。特に好ましくは、表面層および表面下構造両方における貫通転位密度は、表面層および表面下構造において実質的に等しい。表面層および表面下構造の両方における貫通転位密度は、少なくとも１×１０4ｃｍ-2、１×１０5ｃｍ-2、１×１０6ｃｍ-2、１×１０7ｃｍ-2もしくは１×１０8ｃｍ-2であり、および／または１×１０9ｃｍ-2、もしくは１×１０10ｃｍ-2未満であることが好ましい。通常、半導体材料の生産者は、材料品質を改善する努力において材料の貫通転位密度を最小にしようとする。しかし、本発明において、表面層および表面下層間の十分な貫通転位密度は、表面層を通した電気化学エッチングを可能にするために必要であり得る。これは、表面下層への増大した電解質または電荷担体の輸送によるものであり得る。
【００６０】
表面層は、ＩＩＩ族窒化物材料の連続層であることが好ましい。すなわち、表面層は、正孔または大規模欠損を実質的に含まないことが好ましい。
【００６１】
好ましい実施形態では、表面下構造もまた、ＩＩＩ族窒化物材料の連続した表面下層であり得る。
【００６２】
表面層の厚みは、少なくとも１ｎｍ、もしくは１０ｎｍ、もしくは１００ｎｍであり、および／または１μｍ、もしくは５μｍ、もしくは１０μｍ未満であることが好ましい。好ましい実施形態では、表面層の厚みは５０ｎｍである。
【００６３】
表面下構造または表面下層の厚みは、少なくとも１ｎｍ、もしくは１０ｎｍ、もしくは１００ｎｍであり、および／または１μｍ、もしくは５μｍ、もしくは１０μｍ未満であることが好ましい。
【００６４】
特に好ましくは、連続した表面層の外表面は、少なくとも３００μｍ、または少なくとも６００μｍ、または少なくとも１ｍｍ、または少なくとも１０ｍｍ、または少なくとも５ｃｍ、または少なくとも１５ｃｍ、または少なくとも２０ｃｍの最小横方向寸法（minimun lateral dimension）を有する。
【００６５】
特に好ましくは、表面下構造は連続層であり、少なくとも３００μｍ、または少なくとも６００μｍ、または少なくとも１ｍｍ、または少なくとも１０ｍｍ、または少なくとも５ｃｍ、または少なくとも１５ｃｍ、または少なくとも２０ｃｍの最小横方向寸法を有することが特に好ましい。
【００６６】
層の最小横方向寸法とは、その最狭点での層の横方向幅を指す。本発明の好ましい実施形態において使用される層は、比較的大きくて薄い。そのため、層の横方向寸法は、層の「頂部」および「底」表面の寸法を指すと理解されなければならず、層の厚みは、その「高さ」、すなわち、その頂部と底表面の間の距離を指す。したがって、サンプルの頂部面は四角であり、サンプルの最小横方向寸法は、四角の反対のエッジの間の距離となる。この状態において「底」表面は、基板上の層のエピタキシャル成長の際に最初に形成される表面であると理解されなければならず、「頂部」表面は、「底」表面の反対の層の側に形成される表面である。
【００６７】
本発明の方法は、有利には、先行技術の水平エッチング技術を使用して可能である半導体構造よりも、かなり大きな半導体構造を多孔質化可能である。本発明の方法は、個々の各々の層の露出したエッジから水平にではなく、表面層を通した表面下構造の電気化学エッチングをもたらすので、本発明の有効性は、最大サンプル幅に制限されない。
【００６８】
本方法を使用して、層エッジを露出するためにウエハーに規則的なトレンチをまず形成することなく、２インチの半導体ウエハー全体の連続した表面下層を均一に多孔質化することが可能である。水平エッチングは、このような大きなウエハーの中心にまでエッチングできなかったので、これは、先行技術のエッチング法を用いた場合には可能ではない。水平エッチングは、ウエハーのエッジから数十または数百マイクロメーターの距離をエッチングすることに制限されるであろう。さらに、表面層を電気絶縁層で保護することなく、２インチの半導体ウエハー全体の連続した表面下層を均質に多孔質化することが可能である。これは、頂部面の保護を必要とする先行技術のエッチング法を用いた場合には可能ではない。
【００６９】
先行技術の水平エッチングの特徴は広く研究されており、サンプルエッジからのエッチングの速度において制限されるとわかっている。電解質および電荷輸送などの制限は、特定のサンプル幅を超えると、水平エッチングはどのような時間経過後であっても、サンプルの中心にまで到達できないということを意味する。長期間のサンプルエッジでの電流の濃縮は、層全体の均一でない多孔質化につながり、サンプルエッジに多孔度を濃縮し、サンプル中心には多孔質化がほとんど発生しないことになる。
【００７０】
これらの理由のために、先行技術の著者は、電解質が５０μｍほど毎にサンプルエッジに接近することを可能にするために、サンプル全体にわたる一定間隔のドライエッチングトレンチをサンプルに事前準備することに頼ってきた。これによって、電解質が表面下層の露出されたエッジに接近することが可能となり、その結果、水平エッチングが発生し得る。
【００７１】
本発明の発明者らは、層のエッジからだけではなく、表面層を通したエッチングによってこれらの問題を回避した。この方法は、有利には、エッジからではなく、表面下層全体に多孔度が均一に発生することを可能にする。これは、有利には、水平エッチングのみを行った場合と比較して、サンプルをエッチングするのに必要な時間を低減し、多孔質化の均一性を増大することができる。
【００７２】
特に有利には、層エッジへの接近は必要ではないので、本発明の方法では、層中にトレンチを作出することでサンプルを事前準備することを必要としない。したがって、本発明は、より少ない処理ステップしか必要とせず、規則的なトレンチを用いて層を分断する必要はなく、大きな連続する半導体層の多孔質化を可能にする。
【００７３】
さらに、本方法は、エッチングされるべき材料のエッジに接近する必要がないので、種々の表面下構造が多孔質化され得る。先行技術とは異なり、表面下構造が、サンプルのエッジまで拡張される必要はなく、またはエッチングプロセス中に電解質に対する曝露のためのサイドウォールの大きな表面積を示す必要はない。したがって、表面層の下の多孔質の表面下構造として、種々のパターンまたは構造の多孔質材料を形成することができる。
【００７４】
好ましくは、本方法は、表面下構造中に、平均孔サイズ（average pore size）が１ｎｍ、もしくは２ｎｍ、もしくは１０ｎｍ、もしくは２０ｎｍを超える孔であって、および／または５０ｎｍ、もしくは６０ｎｍ、もしくは７０ｎｍ未満の平均孔サイズを有する孔を生成し得る。
【００７５】
表面下構造の孔サイズと形態、および得られた多孔度パーセンテージは、有利には（複数の）表面下構造の電荷担体濃度を制御すること、およびエッチング中に電解質と（複数の）表面下構造間に印加される電位差を制御することによって制御され得る。
【００７６】
本方法は、好ましくは、表面下構造をミクロポーラスであるように多孔質化できる。すなわち、表面下構造は２ｎｍ未満の平均孔サイズを有する。あるいは、本方法は、表面下構造をメソポーラスであるように多孔質化できる。すなわち、表面下構造は２ｎｍから５０ｎｍの間の平均孔サイズを有する。あるいは、本方法は、表面下構造をマクロポーラスであるように多孔質化できる。すなわち、表面下構造は５０ｎｍを超える平均孔サイズを有する。
【００７７】
好ましい実施形態では、本方法は、複数の表面下構造を多孔質化するために使用され得る。したがって、本方法は、多孔質化されるべき表面下構造と電解質の間に電位差を印加するステップを含み、５×１０17ｃｍ-3を超える電荷担体密度を有する構造が電気化学エッチングによって多孔質化され、一方で、１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有する構造は多孔質化されない。
【００７８】
特に好ましい実施形態では、表面下構造は表面下層である場合があり、本方法を使用して複数の表面下層を多孔質化できる。半導体構造がＩＩＩ族窒化物材料から形成された複数の表面下層を含む場合には、本方法は、多孔質化されるべき表面下層と電解質の間に電位差を印加するステップを含み、５×１０17ｃｍ-3を超える電荷担体密度を有する層が電気化学エッチングによって多孔質化され、一方で、１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有する層は多孔質化されない。
【００７９】
５×１０17ｃｍ-3を超える電荷担体密度を有する層は、その上方の層を通した電気化学エッチングによって多孔質化され得る。
【００８０】
各層の電荷担体密度を制御することにより、電気化学エッチングプロセスでどの複数の表面下層を多孔質化するかを制御することが可能である。したがって、あらかじめ決めた層において異なった多孔度の特徴を達成するために、種々の多層構造を成長させることができる。
【００８１】
表面下構造または表面下層が、電気化学エッチングによって多孔質化される場合には、その電荷担体密度は５×１０17ｃｍ-3を超えなければならない。この閾値を超えると、得られる多孔質構造の多孔度は、おおよそ当初の表面下構造の電荷担体密度に応じて変化する。したがって、５×１０17ｃｍ-3を超える電荷担体密度を有する２つの表面下構造が提供される場合には、各々に同一の電位差が印加されるという条件では、より高い電荷担体密度を有する表面下構造が、別の表面下構造よりも大きな程度に多孔質化される。
【００８２】
好ましい実施形態では、表面下構造は、上下にスタックに配置された複数の表面下層を形成する。本発明の方法は、有利には、表面層から下方に逐次、表面下層をエッチングできる。すなわち、表面層に最も近い表面下層がまず多孔質化され、それに続いて、エッチングが表面下構造を通って下方の５×１０17ｃｍ-3を超える電荷担体密度を有する次の表面下層に進行し、順番にこれが多孔質化され、これが繰り返される。
【００８３】
特に有利には、この逐次エッチングは、ユーザーが、層の電気化学エッチング中に電解質と表面下層の間の電位差を制御することによって、特定の表面下層の多孔度を制御することを可能にできる。エッチング中のエッチング電流をモニタリングすることによって、有利にはユーザーが、多層の積み重ねを通してエッチングの進行を逐次モニタリングすることが可能になり、その結果、特定の層の電気化学エッチング中に電位差を制御することができる。
【００８４】
特に好ましい実施形態では、表面下構造は第１の表面下層であり、半導体構造はＩＩＩ族窒化物材料の第２の表面下層であって、１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有する第２の表面下層、およびＩＩＩ族窒化物材料の第３の表面下層であって、５×１０17ｃｍ-3を超える電荷担体密度を有する第３の表面下層を含み、第２の表面下層は、第１および第３の表面下層の間に配置される。本方法は第３の表面下層と電解質の間に電位差を印加する追加のステップを含み、第３の表面下層が電気化学エッチングによって多孔質化され、一方で、表面層および第２の表面下層が多孔質化されない。
【００８５】
第１の表面下層の多孔質化に加えて、第３の表面下層が、表面層、第１の表面下層および第２の表面下層を通した電気化学エッチングによって多孔質化され得る。
【００８６】
したがって、本発明の方法は、表面層、および１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有する任意の表面下層を通したエッチングによって、その電荷担体密度に基づいて複数の表面下層を選択的に表面下を多孔質化することを可能にする。特に有利には、本方法が、１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有する層を損傷したり粗面化または多孔質化することなく、５×１０17ｃｍ-3を超える電荷担体密度を有する表面下層を多孔質化できる。
【００８７】
好ましくは、表面層の二乗平均平方根粗さ（root mean square roughness）は電気化学エッチング中に変更されない。特に好ましくは、エッチング後の表面層の最外表面の二乗平均平方根粗さが、１平方マイクロメートルの面積にわたって１０ｎｍ未満、または５ｎｍ未満、または２ｎｍ未満、または１ｎｍ未満、または０．５ｎｍ未満である。すなわち、本発明の方法は「エピレディ」（epi-ready）表面を生産することができ、表面層の二乗平均平方根粗さが十分に低いので、中間的な処理ステップを必要とすることなく、表面層上でさらなるエピタキシャル成長を実施することができる。
【００８８】
好ましい実施形態では、表面層および（複数の）表面下層は、１インチ（２．５４ｃｍ）、または２インチ（５．０８ｃｍ）、または６インチ（１５．２４ｃｍ）、または８インチ（２０．３６ｃｍ）の直径を有するウエハーとして提供される。
【００８９】
本方法は、１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有する層を通した電気化学エッチングを提供するので、半導体構造の任意のサイドウォールやエッジから遠く離れている表面下構造または表面下層の領域をエッチングすることが可能である。
【００９０】
したがって、本方法は、有利には、半導体構造の最も近いサイドウォールまたはエッジから、少なくとも３００μｍ、または５００μｍ、または７５０μｍ、または１ｍｍ、または１ｃｍ、または５ｃｍ離れた表面下構造の領域をエッチングすることができる。このことは、エッチングできる距離に制限があり、層エッジから数十マイクロメートルまたは最大でも数百マイクロメートルまでをエッチングすることが可能な水平エッチングを用いた場合には可能ではない。
【００９１】
本方法は、特に好ましくは、表面層および表面下構造にトレンチを提供することなく実施される。
【００９２】
好ましくは、表面層は、電気化学エッチング中に電気絶縁層でコーティングされない。
【００９３】
好ましくは、サンプルは、電気化学エッチング中にＵＶ照明で照らされない。
【００９４】
本発明の第２の側面によれば、本発明の第１の側面として上記した方法によって形成された半導体構造が提供される。
【００９５】
本発明の第３の側面によれば、第１のＩＩＩ族窒化物材料の多孔質の表面下構造、および第２のＩＩＩ族窒化物材料の表面層であって、１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有する表面層を含み、表面下構造は、その構造全体で均一な多孔度を有し、表面層および表面下構造の両方は、５５０μｍよりも長い最小横方向寸法を有する半導体構造が提供される。
【００９６】
好ましい実施形態によれば、半導体構造は多層半導体構造であり得る。
【００９７】
本発明の第１の側面に関連して上記で論じたように、先行技術の水平エッチング法は、数百マイクロメートルよりも長い最小横方向寸法を有する表面下層を多孔質化することはできない。層中に垂直トレンチカットが施されたプレパターン形成された構造では、サンプルの最少横方向寸法は隣接するトレンチ間の距離であり得る。
【００９８】
さらに、水平エッチング法は、層全体にわたって均一な多孔度を有する多孔質の表面下層を作出しない場合がある。特に、表面下層の最小横方向寸法が比較的大きい場合、例えば２５０μｍである場合には、電解質の制限、および／またはエッジから層への電荷輸送における制限は、表面下層全体にわたって均一でない多孔度を作出し得る。このような水平エッチング法では、表面下層が電解質に曝露されると、表面下層の露出されたエッジの領域に、またはその付近の領域に高多孔度の領域を作出し、表面下層のエッジから離れるにつれ多孔度が減少する。この効果は大きな構造において特に顕著となり、電解質および／または電荷輸送の問題は、エッジから離れるほど顕著となる。
【００９９】
好ましくは、表面層および表面下構造は、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮおよびＡｌＩｎＧａＮからなる群から選択されるＩＩＩ族窒化物材料を含む。表面層および表面下構造は、同一のＩＩＩ族窒化物材料から形成されてもよく、異なるＩＩＩ族窒化物材料から形成されてもよい。
【０１００】
特に好ましい実施形態では、表面層は１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有するＧａＮからなり、表面下構造は多孔質ＧａＮからなる。
【０１０１】
好ましい実施形態では、表面下構造は、第１のＩＩＩ族窒化物材料の表面下層である。表面層および表面下層は隣接層であり、表面下層の上面が表面層の下部表面と接触しているか、またはそれらがＩＩＩ族窒化物材料の介在層によって分離されている。好ましくは、表面下層は、ＩＩＩ族窒化物材料から形成された複数の表面下層のうちの１つであり得る。
【０１０２】
好ましくは、表面層と表面下構造の両方、または表面下層における貫通転位密度は、１×１０4ｃｍ-2から１×１０10ｃｍ-2の間である。表面層と表面下構造の両方、または表面下層における貫通転位密度は、少なくとも１×１０4ｃｍ-2、１×１０5ｃｍ-2、１×１０6ｃｍ-2、１×１０7ｃｍ-2もしくは１×１０8ｃｍ-2であり、および／または１×１０9ｃｍ-2、もしくは１×１０10ｃｍ-2未満であることが特に好ましい。
【０１０３】
表面層の厚みは、好ましくは、少なくとも１ｎｍ、もしくは１０ｎｍ、もしくは１００ｎｍであり、および／または１μｍもしくは５μｍもしくは１０μｍ未満である。
【０１０４】
表面層は、好ましくは、第２のＩＩＩ族窒化物材料の連続層である。
【０１０５】
表面下構造または表面下層の厚みは、好ましくは、少なくとも１ｎｍ、もしくは１０ｎｍ、もしくは１００ｎｍであり、および／または１μｍ、もしくは５μｍ、もしくは１０μｍ、もしくは１００μｍ未満である。
【０１０６】
特に好ましくは、表面層の外表面は、少なくとも６００μｍ、または少なくとも１ｍｍ、または少なくとも１０ｍｍ、または少なくとも５ｃｍ、または少なくとも１５ｃｍ、または少なくとも２０ｃｍの最小横方向寸法を有する。
【０１０７】
表面下構造は、連続した表面下層であることが特に好ましい。表面下層は、少なくとも６００μｍ、または少なくとも１ｍｍ、または少なくとも１０ｍｍ、または少なくとも５ｃｍ、または少なくとも１５ｃｍ、または少なくとも２０ｃｍの最小横方向寸法を有することが好ましい。
【０１０８】
表面層は表面下構造の上面のみを覆う場合がある。言い換えれば、表面下構造は、表面層の下もしくは真下に配置される場合があり、または表面層は、表面下構造の上方に配置される場合がある。表面下構造のサイドウォールまたはエッジは、露出している場合、すなわち、表面層によって覆われない場合がある。
【０１０９】
あるいは、表面下構造が表面層によって完全に覆われる場合もある。すなわち、表面下構造の上面とサイドウォールの両方またはエッジが、表面層によって覆われる場合がある。
【０１１０】
好ましくは、多孔質の表面下構造は、１ｎｍ、もしくは２ｎｍ、もしくは１０ｎｍ、もしくは２０ｎｍを超える平均孔サイズであり、および／または５０ｎｍ、もしくは６０ｎｍ、もしくは７０ｎｍ未満の平均孔サイズを有する。多孔質の表面下構造はミクロポーラスであり得る。すなわち、２ｎｍ未満の平均孔サイズを有し得る。あるいは、多孔質の表面下構造はメソポーラスであり得る。すなわち、２ｎｍから５０ｎｍの間の平均孔サイズを有し得る。あるいは、多孔質の表面下構造はマクロポーラスであり得る。すなわち、５０ｎｍを超える平均孔サイズを有し得る。
【０１１１】
半導体構造は、ＩＩＩ族窒化物材料から形成された複数の積み重ねられた表面下層を含んでもよく、そこでは、奇数の表面下層が層全体にわたって均一な多孔度を有する多孔質であり、偶数の表面下層は非多孔質である。すなわち、表面下層は、複数の交互の多孔質／非多孔質層からなり得る。
【０１１２】
特に好ましくは、奇数の表面下層の各々は多孔質で同一の多孔度を有する場合があり、偶数の表面下層は各々が非多孔質であり得る。隣接層間の多孔度の差は、屈折率の差につながり、その結果、その構造は分布ブラッグ反射器（ＤＢＲ）として働き得る。層の厚みおよび／または多孔質層の多孔度を制御することによって、ＤＢＲのフォトニックストップバンド（photonic stopband）を所望の光の波長を反射するように調整できる。特に好ましくは、各表面下層の厚みは、ＤＢＲによって反射されるために、波長の４分の１、または４分の１の波長の倍数に等しくすることができる。
【０１１３】
本発明の半導体構造は、層を通した良好な電気伝導率を示し、表面層および（複数の）表面下層の厚みを変更することによって、そのスペクトル応答を調整する可能性を提供する。したがって、これらの構造は、電気的に駆動されたＶＣＳＥＬおよび量子光源のためのミクロキャビティー構造として使用可能であり得る。
【０１１４】
好ましい実施形態では、少なくとも２つの多孔質の表面下層は異なる多孔度を有する。
【０１１５】
半導体構造は、トレンチを用いてパターン化されないことが特に好ましい。言い換えれば、表面層および（複数の）表面下構造は、その全幅にわたって連続的であるか、または中断されていないものであり得る。
【０１１６】
好ましくは、表面層の上面、頂部面または最外面は、１平方マイクロメートルの面積にわたって１０ｎｍ未満、または５ｎｍ未満、または２ｎｍ未満、または１ｎｍ未満、または０．５ｎｍ未満の二乗平均平方根粗さを有する。ＧａＮのｃ面上で、例えば、二乗平均平方根粗さは、１μｍ×１μｍの面積にわたって１ｎｍ未満であり得る。
【０１１７】
半導体構造上で直接的なエピタキシャル過成長（epitaxial overgrowth）を可能にするために、低い二乗平均平方根粗さが望ましい。
【０１１８】
好ましくは、さらなるＩＩＩ族窒化物エピタキシャル層およびデバイス構造が、清浄化後、ＭＢＥ、ＭＯＣＶＤまたはＨＶＰＥなどの技術によって、半導体構造上に直接成膜され得る。この過成長後、高性能の光学的および電気的デバイスが構造上に製作され得る。適したデバイスとして、例えば、発光ダイオード（ＬＥＤ）、レーザーダイオード（ＬＤ）、高電子移動度トランジスタ（high electron mobility transisters:ＨＥＭＴ）、太陽電池および半導体ベースのセンサーデバイスを挙げることができる。
【０１１９】
表面層の頂部面、最外面または上面は、電気絶縁層でコーティングされないことが好ましい。言い換えれば、表面層の頂部面は露出していてもよい。
【０１２０】
本発明の第４の側面によれば、第１のＩＩＩ族窒化物材料の多孔質の表面下構造、および第２のＩＩＩ族窒化物材料の表面層を含み、表面層は１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有し、表面層は表面下構造を覆う半導体構造が提供される。
【０１２１】
表面層は、表面下構造を完全に覆うことが好ましい。表面下構造の上面およびすべてのサイドウォール、またはエッジが表面層によって覆われるように、表面下構造は表面層によって完全に覆われてもよい。
【０１２２】
半導体構造は、多層半導体構造であり得る。
【０１２３】
電解質がエッチングされるべき材料と接触することを必要とする先行技術のエッチング法を使用したのでは、表面層が表面下構造を完全に覆う半導体デバイスを形成することは可能ではないであろう。
【０１２４】
半導体構造は、絶縁基層、例えば、サファイア基板上で形成され、表面下構造の「底」表面または下面（すなわち、表面層から離れて直面する表面）が、基層またはさらなる表面下構造のいずれかと隣接する。したがって、表面下構造の底表面は、その周囲に対して曝露されない。
【０１２５】
表面下構造はどの部分も露出していないので、エッチングされるべき材料の一部が電解質に対して曝露されることを必要とする先行技術のエッチング法を使用して、このような半導体構造を形成することは可能ではないであろう。
【０１２６】
好ましくは、表面層の上面は、少なくとも１μｍ、または１０μｍ、または５０μｍ、または１００μｍ、または５００μｍ、または少なくとも１ｍｍ、または少なくとも１０ｍｍ、または少なくとも５ｃｍ、または少なくとも１５ｃｍ、または少なくとも２０ｃｍの最小横方向寸法を有する。
【０１２７】
表面下構造は表面層によって完全に覆われるので、表面下構造の横方向幅は、表面層の横方向幅よりも小さいであろう。しかし、表面層は極めて薄いので、数ナノメートルまたはマイクロメートルの差しかあり得ない。表面下構造は、連続した表面下層であることが好ましい。
【０１２８】
特に好ましくは、表面下構造は、少なくとも５００ｎｍ、１μｍ、５μｍ、４５μｍ、９５μｍ、または１ｍｍ、または少なくとも１０ｍｍ、または５ｃｍ、または１５ｃｍ、または２０ｃｍの最小横方向寸法を有する。
【０１２９】
例示的な好ましい実施形態では、多孔質ＧａＮの２０μｍ×２０μｍ×２０μｍの立方体は、１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有するＧａＮの表面層によって覆われる。立方体の底表面は、サファイア基板と接触しており、一方で、立方体のその他の５つの面は、ＧａＮ表面層によって覆われる。
【０１３０】
このような構造は、１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有するＧａＮの表面層によって完全に覆われた、１×１０14ｃｍ-3を超える電荷担体密度を有するＧａＮの２０μｍ×２０μｍ×２０μｍの立方体をエッチングすることによって、本発明の方法に従って形成され得る。本発明の方法は、立方体の内側の材料を多孔質化するために、ＩＩＩ族窒化物材料の表面層を通って電気化学エッチングが進行することを可能にする。これは、先行技術の水平エッチング法を使用すれば可能ではない。これらの方法では、エッチング中に多孔質化されるべき層が電解質に対して曝露されることを必要とするからである。
【０１３１】
第４の側面に従う多層半導体構造のさらなる特徴は、本発明の第３の側面に関連して上記で記載された通りである。
【０１３２】
本発明の第５の側面によれば、多層半導体構造を、１またはそれ以上の半導体デバイスの過成長のための基板として使用することが提供される。多層半導体構造は、上記の本発明の第２、第３または第４の側面に関連して記載された通りである。
【０１３３】
本発明の第６の側面によれば、多層半導体構造を、分布ブラッグ反射器（ＤＢＲ）として使用することが提供される。多層半導体構造は、上記の本発明の第２、第３または第４の側面に関連して記載された通りであり得る。
【０１３４】
上記のように、本発明の第１の側面に従う方法を使用して、非多孔質ＩＩＩ族窒化物材料および多孔質ＩＩＩ族窒化物材料の交互層を含む多層半導体構造を製作できる。隣接層間の多孔度の差は屈折率の差につながる可能性があり、その結果、その構造は、分布ブラッグ反射器（ＤＢＲ）として働き得る。層の厚みおよび多孔質層の多孔度を制御することによって、ＤＢＲのフォトニックストップバンドを所望の光の波長を反射するように調整できる。特に好ましくは、各表面下層の厚みは、ＤＢＲによって反射されるために、波長の４分の１、または４分の１の波長の倍数に等しくすることができる。
【０１３５】
特に好ましい実施形態では、非多孔質ＧａＮ／多孔質ＧａＮのＤＢＲは、有意な屈折率のコントラストを提供する可能性があり、このためＤＢＲの統合において典型的な問題となる、歪み管理や亀裂および転位生成の問題を心配することなく、ＤＢＲを製作することが容易である。例えば、エピタキシャルＩＩＩ族窒化物ＤＢＲの従来の製作は、非極性配向では極めて困難であるが、これは、非極性ＧａＮに対して格子整合する利用可能な同種の物がないからである（ｃ面ＧａＮは、低屈折率Ｉｎ0.18Ａｌ0.82Ｎによって格子整合され得る）。しかし、本発明は、亀裂のない、高反射率の非極性ＩＩＩ族窒化物ＤＢＲを提供し得る。
【０１３６】
本発明の多層半導体構造を、フォトニックデバイスの下のＤＢＲとして使用すれば、下方に向けられた光を反射することができ、したがって、フォトニックデバイスの光抽出効率を大幅に改善する。
【０１３７】
本発明の第７の側面によれば、多層半導体構造を組み込むか、または取り付けられたデバイスが提供される。多層半導体構造は、上記の本発明の第２、第３の側面に関連して、記載される通りであり得る。
【０１３８】
例示的デバイスとして、このような多層構造がミクロキャビティー構造を形成し得る、垂直キャビティ面発光レーザー（vertical-cavity surface-emitting lasers:ＶＣＳＥＬ）または他の量子光源（quantum light sources）を挙げることができる。このような多層半導体構造を組み込むことができるさらなるデバイスとして、単一光子源のためのＬＥＤおよびマイクロピラーキャビティー構造が挙げられる。
【０１３９】
本発明の第８の側面によれば、１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有する第２のＧａＮ材料の表面層の下に、５×１０17ｃｍ-3を超える電荷担体密度を有する第１のＧａＮ材料から形成される表面下構造を含む半導体構造において、ＧａＮを多孔質化する方法が提供される。本方法は、表面層を電解質に対して曝露するステップと、表面下構造と電解質の間に電位差を印加するステップとを含み、その結果、表面下構造が電気化学エッチングによって多孔質化され、一方で、表面層が多孔質化されない。
【０１４０】
本方法のさらなる特徴は、本発明の第１の側面に関連して上記で記載される通りである。
【図面の簡単な説明】
【０１４１】
本発明の特定の実施形態を、図面を参照してここで説明する：
【図１】図１は、電気化学エッチングの実験セットアップの概略図を示す図である。
【図２Ａ】図２Ａは、本発明の側面に従った、分布ブラッグ反射器（ＤＢＲ）を形成する多層半導体構造の概略図を示す図である。
【図２Ｂ】図２Ｂは、図２Ａの多層半導体構造の断面走査電子顕微鏡（ＳＥＭ）画像示す図である。
【図３Ａ】図３Ａは、図２Ｂのエッチングされたサンプルの上面図ノマルスキー光学画像（Nomarski optical image）を示す図である。
【図３Ｂ】図３Ｂは、図２Ｂに示されるサンプルのエッチングされていない領域の表面層の原子力顕微鏡（atomic force microscopy:ＡＦＭ）画像を示す図である。
【図３Ｃ】図３Ｃは、図２Ｂに示されるサンプルのエッチングされた領域の表面層の原子間力顕微鏡（ＡＦＭ）画像を示す図である。
【図４】図４は、本発明の好ましい実施形態による、ＧａＮ  ＤＢＲ構造の測定された反射スペクトルを示す図である。
【図５Ａ】図５Ａは、ＤＢＲを形成するエッチングされた半導体ウエハーの頂部面のＡＦＭ画像を示す図である。
【図５Ｂ】図５Ｂは、エッチングされていないＧａＮエピタキシャル層の頂部面のＡＦＭ画像を示す図である。
【図６】図６は、本発明の好ましい実施形態による、ＤＢＲを形成するエッチングされた２インチの半導体ウエハーの写真を示す図である。
【図７Ａ】図７Ａは、本発明の好ましい実施形態による、さまざまなＧａＮ  ＤＢＲ構造の写真を示す図である。
【図７Ｂ】図７Ｂは、図７ＡのＤＢＲ構造の測定された反射スペクトルを示す図である。
【図８Ａ】図８Ａは、本発明の好ましい実施形態による、ＧａＮ  ＤＢＲ基板上で過成長したＧａＮベースのＬＥＤの模式図を示す図である。
【図８Ｂ】図８Ｂは、図８Ａの過成長したＬＥＤ構造の断面ＳＥＭ画像を示す図である。
【図８Ｃ】図８Ｃは、下層の多孔質ＧａＮ  ＤＢＲがないＧａＮ  ＬＥＤ構造の写真を示す図である。
【図８Ｄ】図８Ｄは、本発明の好ましい実施形態による、多孔質ＧａＮ  ＤＢＲの頂部上に形成されたＧａＮ  ＬＥＤ構造の写真を示す図である。
【図８Ｅ】図８Ｅは、疑似基板としての多孔質ＧａＮ  ＤＢＲを有する、および有さないＬＥＤの、室温エレクトロルミネッセンス（ＥＬ）「内部量子効率」（ＩＱＥ）を示す図である。
【図９Ａ】図９Ａは、本発明の好ましい実施形態による、いくつかのＩＩＩ族窒化物材料を含む多層半導体構造の模式図を示す図である。
【図９Ｂ】図９Ｂは、図９Ａの多層半導体構造のＳＥＭ画像を示す図である。
【図９Ｃ】図９Ｃは、図９Ｂの多層半導体構造の拡大ＳＥＭ画像を示す図である。
【発明を実施するための形態】
【０１４２】
図１は、本発明の方法において使用可能な電気化学（ＥＣ）実験セットアップ配置の概略図を示す。図１に示されるように、実験セットアップは、アノードとして接続されたサンプル１１０、およびカソードとして接続された白金箔１２０を有する、２電極電気化学セル１００からなる。白金カソードおよび少なくともサンプルの表面層の一部分は、電解質中に浸漬することによって電解質１３０に対して曝露される。アノードとカソードの間に定電流ＤＣ電源１４０が接続され、回路を通して流れるエッチング電流をモニタリングし、記録するために電流計１５０が使用される。
【０１４３】
特に断りのない限り、本明細書において記載されるＥＣエッチング実験は、アノードとして半導体構造および対電極（カソード）として白金箔を用い、室温で行った。０．２５Ｍの濃度を有するシュウ酸を電解質として使用した。エッチングプロセスは、Ｋｅｉｔｈｌｅｙ  ２４００ソースメーターによって制御される定電圧モードで実施した。エッチング後、サンプルを脱イオン水ですすぎ、Ｎ２でブロー乾燥した。
【０１４４】
本発明の概要において上記で論じたように、当業者ならば、用語「ドープされていない」は、半導体技術において相対的に不正確であることは理解するであろう。事実上、すべての半導体材料は、「ドーパント」原子として考えられ得る固有の不純物を含有する。半導体成長の種々の方法は、種々のレベルの不純物、従って、種々の固有の電荷担体の濃縮をもたらし得る。
【０１４５】
したがって、「ドープされていない」と先行技術において呼ばれる半導体材料が、高い不純物レベルを有する可能性があり、その結果、それらが不純物のみから生じる１×１０17ｃｍ-3を超える天然の電荷担体密度を有することはあり得る。
【０１４６】
これを認めて、本発明の発明者らは、意図的なドーピングを行わずに作製されている半導体材料を指すために、用語「非意図的にドープされた」（non-intentionally-doped）（ＮＩＤ）を使用することを好む。半導体材料の不純物レベルは、それらが形成される方法、それらが形成される環境および半導体材料を形成するために使用される反応物の純度を含む因子に応じて当然変わる。
【０１４７】
本願において、用語「非意図的にドープされた」（ＮＩＤ）は、１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有すると測定されている、できる限り純粋であるように慎重に成長された半導体材料を指すと理解されなくてはならない。
【０１４８】
５×１０17ｃｍ-3を超える電荷担体密度を得るためにｎ型ドーパントを用いて意図的にドープされている半導体材料は、「ｎ＋」半導体材料と呼ばれることがある。
【０１４９】
図２Ａは、非意図的にドープされたＧａＮ（ＮＩＤ−ＧａＮ）と重度にドープされたｎ型ＧａＮ（ｎ＋−ＧａＮ）層の交互層からなる、エピタキシャル非極性サンプル構造の模式図を示す。ＮＩＤ−ＧａＮ層は、１×１０17ｃｍ-3未満の電荷担体密度を有し、一方で、ｎ＋−ＧａＮ層は、２．３×１０19ｃｍ-3の名目上のシリコンドーピング濃度を有する。交互ＮＩＤ−ＧａＮ／ｎ＋−ＧａＮ層の各々は、およそ１３６ｎｍの厚みを有する。
【０１５０】
サンプルは、ＮＩＤ−ＧａＮの最上の表面層および１０対の交互ＮＩＤ−ＧａＮ／ｎ＋−ＧａＮ層を含み、これらは、サファイア基板および下層の軽度にドープされたｎ型ＧａＮ（ｎ−ＧａＮ）およびＮＩＤ−ＧａＮの基層上に形成されている。ｎ−ＧａＮ層は２μｍの厚みを有し、サンプル全体での陽極酸化バイアスの均一な分布のために存在する。
【０１５１】
サンプルを、６×２インチのＴｈｏｍａｓ  Ｓｗａｎ製の緊密結合シャワーヘッド反応器（close-coupled showerhead reactor）中で、ｒ面サファイア基板上に有機金属気相エピタキシー（ＭＯＶＰＥ）によって成長させた。前駆体としてトリメチルガリウムおよびアンモニア、キャリアガスとして水素およびｎ型ドーピングのためのシランを使用した。。第１に、約４×１０9ｃｍ-2の名目上の転位密度および約５×１０5ｃｍ-1の基底面の積層欠陥密度を有する４μｍ厚のａ面ＧａＮ疑似基板を成長させた。ここでは、欠損低減のために単一ＳｉＮｘ中間層を使用した。別の５００ｎｍのドープされていないＧａＮ層を成長させた後、１０対の交互のｎ＋−ＧａＮおよびＮＩＤ−ＧａＮ層を成長させた。
【０１５２】
図２Ａのサンプルは、インジウムワイヤをサンプルのエッジに鑞着することによって、電気的に接触させた。次いで、およそ１ｃｍ×１ｃｍの大きさのサンプルの部分を電解質中に浸漬した。図１に示される実験セットアップを使用して、定電圧モードで６ＶのＤＣバイアスを用いてＥＣエッチングプロセスをサンプルに対して実施し、室温でＵＶ照明を用いずにエッチング電流シグナルをモニタリングすることおよび記録することによって制御した。
【０１５３】
ＥＣ多孔質化プロセスは、正のアノードバイアスの適用の際の正孔の局所注入による交互ｎ＋−ＧａＮ層の酸化で始まり、酸ベースの電解質中での酸化物層の局所溶解は、メソポーラス構造の形成をもたらす。陽極酸化プロセスの終了は、通常、およそ３０分後に、エッチング電流がベースラインレベルに低下する時に到達され、これは、すべてのｎ＋−ＧａＮ層がエッチングされ、メソポーラスＧａＮ層に変換されたことを示す。
【０１５４】
図２Ｂにおける断面走査電子顕微鏡（ＳＥＭ）画像は、多孔質ＤＢＲ構造２００の形態を示す。図２Ｂの断面は、当初のサンプルエッジから遠く離れた、エッチング後に劈開したエッジからとられた。これによって、エッチング溶液中に浸漬された全サンプル面積にわたって、多孔質化プロセスが極めて均一に進行したことが確認される。これによってまた、平均孔サイズがおよそ３０ｎｍであるので、エッチングされた層の形態が、実際にメソポーラスであるということも確認される。図２Ｂは、ＮＩＤ−ＧａＮ層が、ＥＣエッチングの間ほとんど無傷で留まっており、それら自体は多孔質化されないことを示す。ｎ＋−ＧａＮ層のみが選択的にエッチングされ、メソポーラスＧａＮ（ＭＰ−ＧａＮ）のメソポーラス層に変換される。
【０１５５】
１ｃｍ×１ｃｍのサンプルは、先行技術である水平エッチングによって多孔質化されたサンプルよりもかなり大きいが、これは、水平エッチングは、サンプル表面における規則的なトレンチなしには、このような大きなサンプルの中心に水平に浸透することができないであろうからである。さらに、３０分というエッチング時間は、水平エッチングがサンプルのバルク材料中にかなり進行するには不十分であろう。したがって、サンプルエッジから遠く離れてとられた図２Ｂの多孔質断面は、ｎ＋−ＧａＮ層が、サンプルエッジから水平にではなく、ＮＩＤ−ＧａＮの表面層を通してエッチングされていることを示す証拠である。
【０１５６】
図３Ａは、エッチングされたサンプルのノマルスキー光学画像の上面図を示し、これでは、ＥＣエッチング溶液中に浸漬されたサンプルの位置に対応する境界（白色矢印によって示されている）を見ることができる。多孔質構造を有する領域と有さない領域間の光学的コントラストは、多孔質化された層の変更された屈折率のために生じており、エッチングされた領域におけるかなり高い反射率につながっている。エッチングされた領域とエッチングされていない領域間のはっきりとした境界は、均一な反射率（従って、多孔度）が構造のエッジから遠く離れて達成されているので、表面層を通したエッチングが行われていることを示す証拠を提供する。
【０１５７】
ＮＩＤ−ＧａＮの表面層頂部のエッチング損傷の可能性を評価するために、原子間力顕微鏡（ＡＦＭ）画像を非多孔質および多孔質領域からとり、それぞれ図３Ｂおよび３Ｃに示す。多孔質領域に存在するいくつかの汚れ／小粒子は、ＥＣエッチング生成物、エッチング化学物質および／またはサンプル清浄化における混入物と関連している可能性があるが、これらを別にすれば、表面の形態の変化は観察されず、頂部ＧａＮ表面の二乗平均平方根粗さ（ＲＲＭＳ）は、１μｍ×１μｍの面積にわたって測定された１ｎｍ粗さ程度であり、エッチングされた領域とエッチングされていない領域の両方において類似している。したがって、表面下のＥＣ多孔質化は、ＧａＮ表面層の表面に損傷を与えず、エッチング後サンプルのＲＲＭＳは、さらなる半導体過成長を行うにあたって十分に低いと思われる。
【０１５８】
したがって、このような多孔質ＤＢＲは、他のヘテロ構造の再成長や、例えば、平面ミクロキャビティーを形成するための高品質誘電ＤＢＲの成膜のために、底部ミラーテンプレートとして使用できる。
【０１５９】
図２Ｂ〜３Ｃに例示される多孔質ＤＢＲ構造は、交互ＮＩＤ−ＧａＮ／ｎ＋−ＧａＮ層のエピタキシャル成長と、それに続くＥＣ多孔質化によって純粋に形成される。本発明の方法を使用することによって、サンプル表面をＳｉＯ2で保護したり、または規則的なトレンチを用いてサンプルにパターン形成する必要はない。また、ＵＶ照明を使用する必要もない。
【０１６０】
エッチングされたＧａＮ／ＭＰ−ＧａＮ  ＤＢＲの反射スペクトルを、室内光を使用したマイクロ反射セットアップを使用して測定し、約１μｍのスポットサイズを有する市販の銀鏡に対して正規化した。図４は、ＧａＮ／メソポーラス−ＧａＮ  ＤＢＲ構造の測定された反射スペクトルを示し、約５６４ｎｍを中心とするピーク反射率および９１ｎｍの半値全幅を有するストップバンドを有する。
【０１６１】
９６％より大きいピーク反射率は、非極性ＧａＮ／ＭＰ−ＧａＮ  ＤＢＲ構造で達成され、８０ｎｍより大きい極めて大きなスペクトル幅を有する。本発明者らは、測定されたピーク反射率は、シミュレート値よりもわずかに低いが、これは、メソポーラスＧａＮ層および層を通したエッチング経路の局所的不均一性に起因する可能性があり、これらは、ＮＩＤ−ＧａＮのわずかな多孔質化につながることを注記する。それにもかかわらず、本発明者らが知る限り、これは、非極性ＩＩＩ族窒化物ＤＢＲ構造からの最高のピーク反射率の報告であり、これまでに報告された構造と比較して、ストップバンド幅の２倍より大きい増大である。これは、（亀裂の形成および転位の生成を介して）大きな歪みと構造品質の劣化につながる重大な格子不整合を導入することがなければ、メソポーラスＧａＮ層を使用しすることでかなり大きな屈折率コントラストが達成され得るという事実に起因する。対照的に、窒化物ＤＢＲの製作のためのより普通の方法であって、屈折率コントラストを達成するためのＡｌ（Ｇａ）ＮおよびＩｎＡｌＮなどのＧａＮ上でのＡｌ含有エピタキシャル層の使用は、非極性構造のための少なくとも１つの面内方向において、必然的に大幅な歪みを導入することにつながる。
【０１６２】
別の実験では、同等なＤＢＲ構造を、２インチ（５．０８ｃｍ）の直径を有する円形半導体ウエハー上にエピタキシャル成長させた。次いで、図１〜２Ｂに関連して上記で記載されるように、ウエハーの一部分を電解質中に浸漬してエッチングした。６Ｖでの通常の２インチウエハーのエッチング時間は、６時間未満であった。
【０１６３】
メソポーラスＧａＮ  ＤＢＲのウエハー規模の製作は、貫通転位密度と相関するとわかった。本発明者らは、これらの貫通転位は、層を通したエッチング経路として作用し、表面層を通して、および多層構造を通して下方に、表面下エッチングを促進すると考えている。完全な貫通転位のみが、層を通したエッチング経路となると思われる。
【０１６４】
メソポーラスＧａＮ  ＤＢＲの２インチウエハー規模形成を達成するために、表面層および表面下層が、少なくとも１×１０4ｃｍ-2の最小貫通転位密度を有することが必要であり得る。
【０１６５】
貫通転位の存在のために、頂部ＮＩＤ−ＧａＮ表面から開始したＥＣプロセスは、貫通転位部位を通って、下方の多層構造中に進行すると思われる。エッチング液が５×１０17ｃｍ-3を超える電荷担体密度を有する表面下層に到達すると、ＥＣプロセスの伝導度選択的特性が原因で、エッチングは貫通転位からｎ＋−ＧａＮ層に外向きに進行する。
【０１６６】
図５Ａおよび５Ｂは、完了したウエハー規模ＤＢＲサンプルの頂部ＮＩＤ−ＧａＮ表面、および標準の成長したままのＧａＮエピタキシャル層のＡＦＭ画像を示す。多孔質ＤＢＲの表面形態は、成長したままのＧａＮエピタキシャル層とほとんど同一である。表面粗さ（５μｍ×５μｍスキャンにわたる二乗平均平方根粗さ）は、極めて類似しており、約０．４ｎｍで維持され得る。
【０１６７】
図６は、室内照明下でのエッチングされたままの２インチの半導体ウエハー６００の写真であり、ロゴが印刷されたカードの反射を示す。ウエハー−フラットに近い領域は透明でエッチングされていないが、エッチングされたＤＢＲ領域における強い反射は、ＥＣ多孔質化プロセスが均一であること、およびウエハー規模での高反射率非極性ＧａＮ／ＭＰ−ＧａＮ  ＤＢＲが実現したことを実証する。均一な多孔質化が２インチのウエハー全体にわたって起こったとすると、ウエハーエッジで生じる任意の横方向エッチングに加えて、ｎ＋−ＧａＮの表面下層は、ＮＩＤ−ＧａＮの表面層およびＮＩＤ−ＧａＮのすべての中間層を通って下方に電気化学的にエッチングされることが再び確認される。
【０１６８】
ＮＩＤ−ＧａＮ層の局所的な屈折率は、層を通したエッチングによって変更され得るが、測定された反射率値は理論値に極めて近く、このような層を通したエッチング経路の密度は十分に低く（約２×１０9ｃｍ-2）、ウエハー規模（約５ｃｍ径）での全体的な反射率は、わずかにしか影響を受けないと考えられる。
【０１６９】
材料の大部分は十分な反射率を示し、単一光子源のためのＬＥＤおよびマイクロピラーキャビティー構造などのデバイスの製作を、妥当な歩留まりで可能にするため、これらの事情によって影響を受けない。
【０１７０】
かなり低い密度の完全転位を有する改善されたＧａＮ疑似基板は、典型的な転位間隔が数ミクロンまたはそれより大きい場合であって、ウエハー規模製作が依然として可能であっても垂直エッチング経路の効果をさらに低減する場合でさえ、多孔質化を依然として示す。
【０１７１】
ＤＢＲの調整可能性は、ＮＩＤ−ＧａＮおよびｎ＋−ＧａＮ層の厚みを変更することによって簡単に達成できる。図７Ａおよび７Ｂは、種々のＧａＮ／多孔質ＧａＮ  ＤＢＲ構造の室内照明下での写真および測定された反射スペクトルを示す。単にＮＩＤ−ＧａＮおよびｎ＋−ＧａＮのエピタキシャル層厚を変更することによって、可視スペクトル全体にわたって高反射率（＞９６％）を有する、広く調整可能なストップバンドが実証される。ＧａＮおよび多孔質ＧａＮ層間の大きな屈折率のコントラストが原因で、ストップバンド幅も極めて広く維持される（＞８０ｎｍ）。
【０１７２】
特に好ましくは、本発明の多孔質ＧａＮ構造は、追加の半導体材料のさらなる過成長または成膜のための基板または「疑似基板」（pseudo-substrates）として使用可能であり得る。言い換えれば、有利には、種々のデバイスを形成するために、本発明の多孔質化半導体構造上に、ＩＩＩ族窒化物材料またはその他の半導体材料の追加の層を成膜または過成長することが可能である。ＤＢＲの上記の例によって示された優れた反射性特性は、例えば、本発明によって形成されたＤＢＲを、ＬＥＤなどのオプトエレクトロニックデバイスの過成長のための疑似基板として有望にする。
【０１７３】
特に有利には、本方法は、「エピレディ」表面を有する多孔質化半導体構造、すなわち、追加の半導体層がその構造上に直接エピタキシャル成長され得るに十分に低い粗さの上面を有する多孔質化半導体構造の調製を可能にする。
【０１７４】
例えば、本発明の実施形態に従う多孔質ＧａＮベースのＤＢＲ疑似基板は、ＩＩＩ族窒化物ＬＥＤ、レーザー、単一光子源の製造のために使用でき、また、ハイブリッドキャビティー構造およびデバイスの形成のために使用できる。
【０１７５】
図８Ａは、図２〜７に関連して上記で記載されるような、ＮＩＤ−ＧａＮ／ＭＰ−ＧａＮ  ＤＢＲ８５０上のＧａＮベースのＬＥＤ構造８００を示す。上記の方法に従うＤＢＲの形成後、発光ダイオード（ＬＥＤ）を形成するために、追加の半導体層が、公知のエピタキシャル技術に従ってＤＢＲ上でエピタキシャル成長される。したがって、ＤＢＲは、ＬＥＤの過成長のための疑似基板として作用する。
【０１７６】
過成長したＬＥＤ構造は単純なｐ−ｉ−ｎ構造を含み、７．５ｎｍ厚のＧａＮバリアで分けられた５周期の２．５ｎｍのＩｎＧａＮ量子井戸を含有する。活性領域の底部は、３×１０18ｃｍ-3の電荷担体密度を有するＳｉドープｎ型ＧａＮの５００ｎｍ厚の層によって被覆され、活性領域の上端は、Ｍｇドープｐ型ＧａＮの３００ｎｍ厚の層によって被覆されている。
【０１７７】
メサを形成するために、塩素ベースの誘電結合型プラズマエッチングを使用して、電気注入されたＬＥＤデバイスを製作した。Ｎ2中でアニーリングされたＴｉ／Ａｌ／Ｔｉ／Ａｕ金属スタックはｎ型接点として働き、Ｎ2／Ｏ2の混合物中でアニーリングされた薄いＮｉ／Ａｕ層は、ｐ型ＧａＮ層の頂部であってＴｉ／Ａｕのｐ型接点の下で半透明の電流拡散層として作用する。
【０１７８】
図８Ｂは、多孔質ＧａＮ  ＤＢＲ疑似基板８５０上で過成長したＬＥＤ構造８００の断面ＳＥＭ画像を示す。ＤＢＲの孔の形態は、過成長プロセスで保持されている。
【０１７９】
図８Ｃは、下層の多孔質ＧａＮ  ＤＢＲを伴わない同様のＬＥＤ構造８６０の写真を示し、一方で、図８Ｄは、上記で記載されるような多孔質ＧａＮ  ＤＢＲ８５０上に形成された同一のＬＥＤ構造８００を示す。比較すると、多孔質ＧａＮ  ＤＢＲ上で過成長したＬＥＤは、疑似基板としてＧａＮ  ＤＢＲを用いないＬＥＤよりもかなり明るい。光学発光の強度は、図８Ｄのデバイス全体で極めて均一であるとわかり、これは、転位およびＧａＮ材料不均一性によってのみ妨げられるが、このことは、過成長前のＤＢＲの不適切な清浄化に起因する可能性がある。
【０１８０】
図８Ｅは、疑似基板としての多孔質ＧａＮ  ＤＢＲを有するＬＥＤとこれを有さないＬＥＤの、電流密度の関数としての室温エレクトロルミネッセンス（ＥＬ）「内部量子効率」（internal quantum efficiency：ＩＱＥ）を示す。非多孔質ＤＢＲ上に形成されたＬＥＤは低ＩＱＥを示し、低電流密度で減少し、一方で、ＬＥＤ／多孔質ＧａＮ  ＤＢＲのＩＱＥは、かなり高いピーク効率を示し、１桁よりも高い電流密度で減少し始める。
【０１８１】
図９Ａは、本発明の好ましい実施形態による、ＧａＮ  ＨＥＭＴトランジスタ構造を形成する多層半導体構造の模式図である。その構造は、いくつかのＩＩＩ族窒化物材料を含む。
【０１８２】
図９Ａに示される構造は、公知の方法に従って、２インチのサファイアウエハー９１０上にＭＯＶＰＥによってエピタキシャル成長された。まず最初に、１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有するＮＩＤ−ＧａＮの層Ａをサファイア基板上に成膜し、続いて、５×１０17ｃｍ-3を超える電荷担体密度を有するＧａＮの５μｍ厚の層Ｂを成膜した。５×１０17ｃｍ-3を超える電荷担体密度を有するＧａＮの２５０ｎｍ厚の層Ｃ。層Ｃの電荷担体密度は、層Ｃを意図的により高い程度にドープすることによって、層Ｂの電荷担体密度よりも高くした。次いで、１×１０14ｃｍ-3から１×１０17ｃｍ-3の間の電荷担体密度を有するＮＩＤ−ＧａＮの５００ｎｍ厚の層Ｄを、層Ｃの頂部上に成膜した。層Ｄの上にＮＩＤ−ＡｌＮの１ｎｍ厚の層Ｅを成膜し、続いて、ＮＩＤ−Ａｌ0.25ＧａＮの２５ｎｍ厚の層ＦおよびＮＩＤ−ＧａＮの２ｎｍ厚の表面層Ｇを形成した。
【０１８３】
多層構造の側に電気接点を作製し、ウエハーを電解質中に浸漬し、上記で図１に関連して記載されるようにエッチングした。
【０１８４】
図９Ｂおよび９Ｃは、エッチング後ウエハーの断面のＳＥＭ画像である。ウエハーのエッジから遠く離れて断面図をとることで、ウエハーのエッジからの水平エッチングによってではなく、表面層を通したエッチングによって多孔質化が生じたことを実証した。上記で論じられた先行技術の方法の制限が原因で、２インチのウエハー全体の水平エッチングは可能ではない。
【０１８５】
図９Ｂおよび９Ｃからわかるように、層Ｅ、ＦおよびＧならびにＮＩＤ−ＧａＮ層Ｄは、その電荷担体密度が１×１０14ｃｍ-3から１×１０17ｃｍ-3の間であるので多孔質化されていない。しかし、下のＧａＮ層Ｃは、その高い電荷担体密度のために高度に多孔質化されており、層中には比較的大きな孔が分布していることがわかる。ＧａＮ層Ｂもまた、エッチングの前に５×１０17ｃｍ-3を超える電荷担体密度を有していたので多孔質化されている。しかし、層Ｂ中に形成された孔は、層Ｃ中のものよりもかなり小さい。これは、層Ｂの有するより低い電荷担体密度のためである。
【０１８６】
したがって、図９Ｂは、非意図的にドープされた表面層、ならびにＡｌＧａＮおよびＡｌＮのＮＩＤ層を通して電気化学エッチングが生じたことを示す。したがって、本発明の方法は、複数層からなる半導体構造中の種々の位置に存在する複数の表面下層を、多孔質化することが可能であり、ＩＩＩ族窒化物材料の当初の電荷担体密度に基づいて、異なる多孔度をもたらすことが可能であることは明らかである。
【図１】
2021509534.tif 000003
【図２Ａ−２Ｂ】
2021509534.tif 000004
【図３Ａ】
2021509534.tif 000005
【図３Ｂ−３Ｃ】
2021509534.tif 000006
【図４】
2021509534.tif 000007
【図５Ａ−５Ｂ】
2021509534.tif 000008
【図６】
2021509534.tif 000009
【図７Ａ−７Ｂ】
2021509534.tif 000010
【図８Ａ】
2021509534.tif 000011
【図８Ｂ】
2021509534.tif 000012
【図８Ｃ】
2021509534.tif 000013
【図８Ｄ】
2021509534.tif 000014
【図８Ｅ】
2021509534.tif 000015
【図９Ａ−９Ｂ】
2021509534.tif 000016
【図９Ｃ】
2021509534.tif 000017
【手続補正書】
【提出日】令和2年9月18日(2020.9.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体構造中のＩＩＩ属窒化物材料を多孔質化する方法であって、
１×１０１４ｃｍ−３から１×１０１７ｃｍ−３の間の電荷担体密度を有する第２のＩＩＩ族窒化物材料の表面層の下に、５×１０１７ｃｍ−３を超える電荷担体密度を有する第１のＩＩＩ族窒化物材料の表面下構造を含む半導体構造中のＩＩＩ族窒化物材料を多孔質化するにあたり、
表面層を電解質に曝露するステップと、
表面下構造が表面層を通して電気化学エッチングによって多孔質化され、一方で表面層が多孔質化されないように、第１のＩＩＩ族窒化物材料と電解質の間に電位差を印加するステップと
を含む、方法。
【請求項２】
表面層および表面下構造が、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮおよびＡｌＩｎＧａＮからなる群から選択されるＩＩＩ族窒化物材料を含む、請求項１に記載の方法。
【請求項３】
表面下構造における電荷担体密度が、表面層における電荷担体密度よりも、少なくとも５倍、または１０倍、または１００倍、または１０００倍、または１０，０００倍、または１００，０００倍、または１，０００，０００倍高い、請求項１に記載の方法。
【請求項４】
表面層および表面下構造の両方における貫通転位密度が、少なくとも１×１０４ｃｍ−２、１×１０５ｃｍ−２、１×１０６ｃｍ−２、１×１０７ｃｍ−２、もしくは１×１０８ｃｍ−２であり、および／または１×１０９ｃｍ−２もしくは１×１０１０ｃｍ−２未満である、請求項１に記載の方法。
【請求項５】
表面層の厚みが、少なくとも１ｎｍ、もしくは１０ｎｍ、もしくは１００ｎｍであり、および／または１μｍ、もしくは５μｍ、もしくは１０μｍ未満である、請求項１に記載の方法。
【請求項６】
表面層の外表面が、少なくとも３００μｍ、または少なくとも５００μｍ、または少なくとも１ｍｍ、または少なくとも１０ｍｍ、または少なくとも５ｃｍ、または少なくとも１５ｃｍ、または少なくとも２０ｃｍの最小横方向寸法を有し、
および／または、表面下構造が、少なくとも３００μｍ、または少なくとも５００μｍ、または少なくとも１ｍｍ、または少なくとも１０ｍｍ、または少なくとも５センチメートルの最小横方向寸法を有し、
好ましくは、半導体構造が、１インチ（２．５４ｃｍ）、または２インチ（５．０８ｃｍ）、または６インチ（１５．２４ｃｍ）、または８インチ（２０．３６ｃｍ）の直径を有するウエハーとして提供される、請求項１に記載の方法。
【請求項７】
半導体構造が複数の表面下構造を含み、前記表面下構造が、スタックに配置された複数の表面下層を形成し、表面下層が表面層から下方に逐次エッチングされる、請求項１に記載の方法。
【請求項８】
電気化学エッチング中に電解質と選択された表面下層の間の電位差を制御することによって、前記選択された表面下層の多孔度を制御するステップを含む、請求項７に記載の方法。
【請求項９】
半導体構造が、１ｃｍ、または５ｍｍ、または１ｍｍ、または６００μｍ、または４００μｍ、または２００μｍ未満で分けられたトレンチを用いてプレパターン形成されておらず、
表面層が、電気化学エッチング中に電気絶縁層またはその他の保護層でコーティングされない、請求項１に記載の方法。
【請求項１０】
半導体構造であって、
第１のＩＩＩ族窒化物材料の多孔質の表面下構造と、
第２のＩＩＩ族窒化物材料の表面層であって、１×１０１４ｃｍ−３から１×１０１７ｃｍ−３の間の電荷担体密度を有する表面層と
を含み、
表面下構造が構造全体で均一な多孔度を有し、表面層および表面下構造の両方が５５０μｍよりも長い最小横方向寸法を有する、半導体構造。
【請求項１１】
表面層が、少なくとも１ｍｍ、または少なくとも１０ｍｍ、または少なくとも５ｃｍ、または少なくとも１５ｃｍ、または少なくとも２０ｃｍの最小横方向寸法を有する、請求項１０に記載の構造。
【請求項１２】
表面層および表面下構造が、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮおよびＡｌＩｎＧａＮからなる群から選択されるＩＩＩ族窒化物材料を含む、請求項１０に記載の構造。
【請求項１３】
表面層および表面下構造の両方における貫通転位密度が、少なくとも１×１０４ｃｍ−２、１×１０５ｃｍ−２、１×１０６ｃｍ−２、１×１０７ｃｍ−２、もしくは１×１０８ｃｍ−２であり、および／または１×１０９ｃｍ−２、もしくは１×１０１０ｃｍ−２未満である、請求項１０に記載の構造。
【請求項１４】
表面層の厚みが、少なくとも１ｎｍ、もしくは１０ｎｍ、もしくは１００ｎｍであり、および／または１μｍ、もしくは５μｍ、もしくは１０μｍ未満である、請求項１０に記載の構造。
【請求項１５】
多孔質の表面下構造が、１ｎｍ、もしくは２ｎｍ、もしくは１０ｎｍ、もしくは２０ｎｍを超える平均孔サイズであり、および／または５０ｎｍ、もしくは６０ｎｍ、もしくは７０ｎｍ未満の平均孔サイズを有する、請求項１１に記載の構造。
【請求項１６】
層のスタックの形態のＩＩＩ族窒化物材料から形成された複数の表面下層を含み、（表面層から離れる方にカウントして）奇数番号の表面下層が多孔質であって各層全体で均一な多孔度を有し、偶数番号の表面下層が非多孔質であり、
少なくとも２つの奇数番号の表面下層が異なる多孔度を有する、請求項１０に記載の構造。
【請求項１７】
半導体構造が、１ｃｍ、または５ｍｍ、または１ｍｍ、または６００μｍ、または４００μｍ、または２００μｍ未満で分けられたトレンチを用いてパターン形成されない、請求項１０に記載の構造。
【請求項１８】
表面層の最外面が、１平方マイクロメートルの面積にわたって、１０ｎｍ未満、または５ｎｍ未満、または２ｎｍ未満、または１ｎｍ未満、または０．５ｎｍ未満の二乗平均平方根粗さを有する、請求項１０に記載の構造。
【請求項１９】
レーザーまたはＬＥＤのような、または、分布ブラッグ反射器（ＤＢＲ）としての、
１以上の半導体デバイスの過成長のための基板としての請求項１０に記載の半導体構造の使用。
【請求項２０】
請求項１０に記載の半導体構造を、組み込むか、または取り付けられたデバイス。
【国際調査報告】
2021509534.tif 000018
2021509534.tif 000019
2021509534.tif 000020