(57)【要約】【課題】マーキング検査装置が、マーキングの有無を検査する際の誤認を低減する。【解決手段】半導体装置は、同一の半導体ウエハ上に形成された複数種類のチップ１１０，１２０を有し、複数種類のチップは、各チップ間で同一のレイアウトパターンからなる検査領域３３０を少なくとも一つずつ有し、検査領域３３０は、マーキングの有無を検査される領域である。【選択図】図１
2008300439.tif 000002
【特許請求の範囲】
【請求項１】
同一の半導体ウエハ上に形成された複数種類のチップを有する半導体装置において、
前記複数種類のチップは、各チップ間で同一のレイアウトパターンからなる検査領域を少なくとも一つずつ有し、
前記検査領域は、マーキングの有無を検査される領域であることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置であって、
前記複数種類のチップのうちの一種類であるＴＥＧチップにおいて、
前記ＴＥＧチップが有する検査領域の内部にダミーレイアウトが形成されていることを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置であって、
前記チップは、マーキング領域を有し、
前記マーキング領域は、マーキングがされる領域であって、前記マーキング領域の周囲に凹部または凸部が形成されていることを特徴とする半導体装置。
【請求項４】
同一の半導体ウエハ上に形成された複数種類のチップを有する半導体装置の検査方法であって、
前記チップが不良か否かを判断する工程と、
不良と判断された前記チップに対し、マーキングをする工程と、
不良と判断された前記チップの検査領域の内部にマーキングされているかを検査する工程と、
を含み、
前記複数種類のチップは、各チップ間で同一のレイアウトパターンからなる検査領域を少なくとも一つずつ有し、
前記検査領域は、マーキングの有無を検査される領域である
ことを特徴とする半導体装置の検査方法。
【請求項５】
請求項１乃至３いずれかに記載の半導体装置が有する前記半導体ウエハ上に形成された複数種類のチップを個片化して得られる半導体チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、その検査方法および半導体チップに関する。
【背景技術】
【０００２】
従来、半導体ウエハ１枚あたり数百から数千個の半導体チップ（以下、チップと記す）が形成されており、これらチップの個々の電気的特性を評価し、チップの良否の判断が行われている。電気的特性評価を行うために、チップ内にはＴＥＧ（Ｔｅｓｔ  Ｅｌｅｍｅｎｔ  Ｇｒｏｕｐ）が配置される。電気的特性評価により不良と判断されたチップ上には、チップの良否を外観から判別できるように、マーキングがされる。そしてさらに、このマーキングがチップ上にされたことを確認する検査が行われている。
【０００３】
不良チップ上にマーキングされたかの検査は、電気的特性評価がされる前のチップのレイアウトを基準として、電気的特性評価によりマーキングされた後のチップのレイアウトから、マーキングの有無を認識することにより行われる。マーキングの有無の認識は、通常は目視ではなくプローバ等に搭載されているマーキング検査装置を用いて行われている。
【０００４】
特許文献1には、半導体ウエハ上の複数のチップの電気的特性を検査し、検査結果に基づいてマーキングをすることが記載されている。
特許文献２には、特性評価が行われて不良とされた半導体ペレットにインクマーキングをし、さらにその半導体ペレットにインク打点が存在するか否かを探索することが記載されている。
【特許文献１】特開２００３−２７３１７２号公報
【特許文献２】特開平１０−１８９６６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、近年の技術の発展とコスト削減により、チップの縮小化が進んでおり、ＴＥＧ等を配置するスペースがテストチップ内に確保できず、テストチップとＴＥＧチップとを別々に分離して形成する必要性が高まってきた。そのため、同一のウエハ上にテストチップとＴＥＧチップといった複数種類のチップが混在して形成されるようになった。
【０００６】
例えば、図３（ｂ）に示すようなレイアウトパターンのテストチップ２３０の他に、図３（ａ）に示すようなレイアウトパターンのＴＥＧチップ１３０が同一の半導体ウエハ上に混在するようになった。図３（ａ）に示すＴＥＧチップ１３０は、スクライブ線３１０、ＴＥＧ回路パターン３２１，３２２および３２３を有している。図３（ｂ）に示すテストチップ２３０は、スクライブ線３１０、レイアウトパターン部３２４を有している。また図３（ａ）および図３（ｂ）には、検査領域３３０を示す破線が示されているが、この破線はチップ上に実際に描かれているものではない。
【０００７】
このような半導体装置におけるマーキングの有無の検査は以下のようにして行われる。
まず、マーキング検査装置（以下、「検査装置」という）は、予めマーキング前のテストチップ２３０の検査領域３３０の内部のレイアウトパターン（図３（ｂ））を基準のレイアウトパターンとして認識しておく。次に、検査装置は、不良と判断されてマーキングされたＴＥＧチップ１３０の検査領域３３０のレイアウトパターン（図３（ａ））を認識する（マーキングは図示されていない）。そして、検査装置は、図３（ａ）に示す検査領域３３０のレイアウトパターンから、図３（ｂ）に示す検査領域３３０のレイアウトパターンをさしひいて、マーキングの有無を認識する。
【０００８】
そこで、上述のように二種類のチップが混在する場合のマーキング検査では、ＴＥＧチップ１３０の検査領域３３０の内部にマーキングがされているにも関わらず、検査装置がマーキングされていないと認識するという問題が生じるようになった。つまり、図３（ａ）に示す検査領域３３０のレイアウトパターンから、図３（ｂ）に示す検査領域３３０のレイアウトパターンをさしひいた場合、図３（ａ）に示す検査領域３３０内にＴＥＧ回路パターン３２２があるためマーキングを認識することができないことがあった。また逆に、図３（ｂ）に示す検査領域３３０内にレイアウトパターン部３２４がある場合も、レイアウトパターン部３２４があるためマーキングを認識することができないことがあった。すなわち、テストチップ２３０の検査領域３３０の内部のレイアウトパターンと、ＴＥＧチップ１３０の検査領域３３０の内部のレイアウトパターンが異なることにより、検査装置がマーキングの有無を誤認するという問題が生じるようになった。
【課題を解決するための手段】
【０００９】
本発明によれば、同一の半導体ウエハ上に形成された複数種類のチップを有する半導体装置において、
前記複数種類のチップは、各チップ間で同一のレイアウトパターンからなる検査領域を少なくとも一つずつ有し、
前記検査領域は、マーキングの有無を検査される領域であることを特徴とする半導体装置が提供される。
【００１０】
本発明によれば、同一の半導体ウエハ上に形成された複数種類のチップを有する半導体装置の検査方法であって、
前記チップが不良か否かを判断する工程と、
不良と判断された前記チップに対し、マーキングをする工程と、
不良と判断された前記チップの検査領域の内部にマーキングされているかを検査する工程と、
を含み、
前記複数種類のチップは、各チップ間で同一のレイアウトパターンからなる検査領域を少なくとも一つずつ有し、
前記検査領域は、マーキングの有無を検査される領域である
ことを特徴とする半導体装置の検査方法が提供される。
【００１１】
本発明によれば、上記の半導体装置が有する前記半導体ウエハ上に形成された複数種類のチップを個片化して得られる半導体チップが提供される。
【００１２】
前述したように複数種類のチップが同一の半導体ウエハ上に混在し、検査領域の内部のレイアウトパターンが各チップ間で異なることにより、検査装置がマーキングの有無を誤認するという問題があった。これに対し、発明によれば、半導体ウエハ上の複数種類のチップの検査領域内のレイアウトパターンが各チップ間で同一である。このため、複数種類のチップが混在していても検査装置はチップの検査領域の内部のマーキングを認識でき、マーキングの有無の誤認を低減することができる。
【発明の効果】
【００１３】
本発明によれば、検査装置のマーキングの有無の誤認を低減した半導体装置、その検査方法および半導体チップが提供される。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
【００１５】
（第１実施形態）
図１（ａ）および図１（ｂ）は本発明の半導体装置の一実施形態における各チップの上面のレイアウトパターンを示す図である。
図１（ａ）に示すＴＥＧチップ１１０は、ダミーレイアウト３２０、スクライブ線３１０、ＴＥＧ回路パターン３２１，３２２および３２３を有している。図１（ｂ）に示すテストチップ２１０は、スクライブ線３１０、レイアウトパターン部３２４を有している。また図１（ａ）および図１（ｂ）には、検査領域３３０を示す破線が示されているが、この破線はチップ上に実際に描かれているものではない。
【００１６】
半導体装置の半導体ウエハ上には、図１（ａ）および図１（ｂ）に示すようなチップが形成され、複数種類が混在している。ウエハ上のチップは、電気的特性評価、インクマーキング（以下、「マーキング」という）、およびマーキング検査を経る。その後、スクライブ線３１０において公知の方法によりダイシングされ、個片化されて半導体チップが得られる。良品の半導体チップは、パッケージングされ、またはパッケージングされずに半導体チップの状態で出荷される。
【００１７】
本実施形態において、同一のウエハ上には、テストチップ２１０とＴＥＧチップ１１０とが混在して形成されている。
テストチップ２１０とＴＥＧチップ１１０には、それぞれ検査領域３３０がある。
ＴＥＧチップ１１０の検査領域３３０の内部には、ダミーレイアウト３２０が形成されている。そのため、ＴＥＧチップ１１０とテストチップ２１０の検査領域３３０の内部のレイアウトパターンが同一になっている。
一方、ＴＥＧチップ１１０の検査領域３３０以外の他の領域には、ＴＥＧ回路パターン３２１，３２２および３２３が形成されている。そのため、ＴＥＧチップ１１０とテストチップ２１０の検査領域３３０以外の他の領域のレイアウトパターンが互いに異なっている。
【００１８】
レイアウトパターンとは、チップを上面から見たときのチップの最上層の外観の形状のことである。同一のレイアウトパターンとは、検査装置が外観において同一と認識できるものであればよく、例えば、チップを構成する材料が異なっていても、チップの内部の構造が異なっていてもよい。
【００１９】
検査領域３３０は、検査装置がマーキングの有無を認識する範囲である。検査領域３３０は、チップ上に任意に特定され、マーキングは、検査領域３３０の内部のいずれかにおいて行われる。ウエハ上のそれぞれのチップは、スクライブ線３１０によって区切られ、ダイシングにより個片化される。
【００２０】
ダミーレイアウト３２０は、ＴＥＧチップ１１０が有する検査領域３３０の内部に形成されている。ダミーレイアウト３２０とは、テストチップ２１０の検査領域３３０の内部にあるレイアウトパターン部３２４と同一のレイアウトパターンとなるように、ＴＥＧチップ１１０の検査領域３３０の内部に形成されているものをいう。これにより、テストチップ２１０とＴＥＧチップ１１０の検査領域３３０の内部のレイアウトパターンが同一となる。ダミーレイアウト３２０は、ＴＥＧチップ１１０の機能になんら影響を及ぼすものではない。ダミーレイアウト３２０としては、例えば、金属配線、絶縁膜などが挙げられる。
【００２１】
レイアウトパターン部３２４は、テストチップ２１０上に形成されている。検査領域３３０の内部に含まれ、検査領域３３０の内部のレイアウトパターンの一部を構成している。検査装置がマーキングの有無を検査する際に、外観において認識可能なレイアウトパターンであり、検査装置がマーキングの認識をする際に影響を及ぼしうるものである。レイアウトパターン部３２４の位置、形状、数および材料などは特に限定されず適宜設定することができる。
【００２２】
ＴＥＧ回路パターン３２１，３２２および３２３は、ＴＥＧチップ１１０上に形成されている。ＴＥＧ回路パターン３２１，３２２および３２３の位置、形状および数などは特に限定されず、適宜設定することができる。ウエハ上に形成されたチップの電気的特性評価を行うために形成されている。
【００２３】
本発明の検査方法は、以下の工程を含む。
（Ａ）チップが不良か否かを判断する工程。
（Ｂ）不良と判断された前記チップに対し、マーキングをする工程。
（Ｃ）不良と判断された前記チップの検査領域の内部にマーキングされているかを検査する工程。
【００２４】
次に、各工程について説明する。
まず、半導体ウエハ上に形成された半導体チップそれぞれについて公知の方法により、電気的特性評価が行われる。その後評価結果に基づいて不良と判断されたチップ上には、公知の方法により、チップの良否を外観から判別できるように、マーキングが行われる。マーキングの位置は、適宜設定することができ、検査領域の内部のいずれかにおいてされていればよい。そしてさらに、このマーキングがチップ上の検査領域の内部にされたことを確認する検査が行われる。
【００２５】
さらに、前述のマーキング検査について詳述する。
まず、検査装置は、予めマーキング前のテストチップ２１０の検査領域３３０の内部のレイアウトパターン（図１（ｂ））を基準のレイアウトパターンとして認識しておく。次に、検査装置は、不良と判断されてマーキングがされたＴＥＧチップ１１０の検査領域３３０のレイアウトパターン（図１（ａ））を認識する（マーキングは図示されていない）。そして、検査装置は、図１（ａ）に示す検査領域３３０のレイアウトパターンから、図１（ｂ）に示す検査領域３３０のレイアウトパターンをさしひいて、マーキングの有無を認識する。検査装置により、ＴＥＧチップ１１０の検査領域３３０の内部にマーキングがあることが認識されて、検査が終了する。
検査装置としては特に限定されず、チップを上から見たときの外観におけるレイアウトパターンを認識できるものであり、公知の装置を適宜用いることができる。
【００２６】
このようにして検査を行う場合、従来は、基準として認識した検査領域３３０のレイアウトパターン（図３（ｂ））とＴＥＧチップ１１０の検査領域３３０のレイアウトパターン（図３（ａ））とが異なっているため、ＴＥＧチップ１１０にマーキングを行っても、検査装置がマーキングを認識できないという問題があった。これに対し本実施形態における半導体装置では、両チップの検査領域のレイアウトパターンを同一にすることにより、複数種類のチップが混在していても検査領域内のマーキングを認識でき、マーキングの有無の誤認を低減することができる。さらに、検査装置のマーキングの有無の誤認により、検査の停止や半導体装置製造ラインの停止などによる生産性の低下を抑制できる。
【００２７】
（第２実施形態）
図２（ａ）および図２（ｂ）は本発明の半導体装置の一実施の形態におけるテストチップ２２０およびＴＥＧチップ１２０それぞれの上面のレイアウトパターンを示す図である。
本実施の形態における半導体装置は、図１を参照して説明した第１実施形態とほぼ同様の構成を有するが、各チップは、マーキング領域を有し、マーキング領域の周囲に凹部または凸部３４０が形成された点で、第１実施形態と異なる。なお、第１実施形態と同様の構成についての記載は省略する。
図２（ａ）および図２（ｂ）には、検査領域３３０の内部のマーキング領域の周囲に凹部または凸部３４０が形成されている。
【００２８】
マーキング領域とは、チップ上に実際に描かれるものではなく、マーキングが行われる領域をいう。マーキング領域は、凹部または凸部３４０に示された領域の内部であり、適宜設定することができる。
【００２９】
凹部または凸部３４０は、検査領域３３０の内部であって、マーキング領域の周囲に形成されている。凹部または凸部３４０は、マーキング領域をすべて囲うものでなくてもよく、マーキング領域の一部を構成するものでもよい。マーキング領域のうちのスクライブ線３１０側に形成されていてもよい。凹部は、層間膜、絶縁膜または金属などをマーキング領域の周囲に設けないことにより形成される。凸部は、層間膜、絶縁膜または金属などをマーキング領域の周囲に設けることにより形成される。凹部または凸部３４０は、公知の方法により形成され、凸部の高さ、または凹部の深さは適宜設定できる。凹部または凸部のいずれかであればよく、マーキングをした際に、隣接チップへのインクの広がりを防げるものであればよい。隣接チップへのインクの広がりを防ぐことにより、マーキングの誤認をさらに低減することができる。
【００３０】
本実施形態においても、第１実施形態と同様の効果が得られる。
【００３１】
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
【００３２】
本実施形態においては、同一ウエハ上に半導体チップとしてテストチップとＴＥＧチップの二種類のチップを有する場合を示したが、チップの種類は三種類以上でもよく、特に限定されるものではない。また、本実施形態においては、検査装置が基準として認識する検査領域３３０を、図１（ｂ）に示すものとしたが、基準として認識する検査領域３３０のレイアウトパターンは特に限定されない。また、それぞれのチップは検査領域３３０を複数有していてもよい。
【００３３】
本実施形態においては、基準としたテストチップ２１０、２２０および２３０の検査領域３３０の内部にレイアウトパターン部３２４があるものを示したが、他のレイアウトパターンでもよい。検査されるチップの検査領域３３０のレイアウトパターンと各チップ間で同じレイアウトパターンであればよく、レイアウトパターンの材料、色および模様などを特に限定するものではない。
【００３４】
本実施形態においては、インクマーキングについて説明したが、例えば、金属を変色させる、傷をつけるなど、他のマーキング方法でもよい。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施形態における半導体チップのレイアウトパターンを示す図である。
【図２】本発明の実施形態における半導体チップのレイアウトパターンを示す図である。
【図３】従来の半導体チップのレイアウトパターンを示す図である。
【符号の説明】
【００３６】
１１０  ＴＥＧチップ
１２０  ＴＥＧチップ
１３０  ＴＥＧチップ
２１０  テストチップ
２２０  テストチップ
２３０  テストチップ
３１０  スクライブ線
３２０  ダミーレイアウト
３２１  ＴＥＧ回路パターン
３２２  ＴＥＧ回路パターン
３２３  ＴＥＧ回路パターン
３２４  レイアウトパターン部
３３０  検査領域
３４０  凹部または凸部
【図１】
2008300439.tif 000003
【図２】
2008300439.tif 000004
【図３】
2008300439.tif 000005