(57)【要約】【課題】不良素子を含む複数のＭＥＭＳ可変容量素子が集積された可変容量システムの歩留まり及び信頼性を向上させる。【解決手段】可変容量素子の制御装置１００は、複数の可変容量素子を含む可変容量システム３００の制御を指示する指示手段１０８と、前記指示手段１０８の指示に基づいて、前記複数の可変容量素子を開状態又は閉状態に制御する第１制御手段１０２と、前記第１制御手段１０２によって制御された可変容量素子の容量を検知する容量検知手段１０４と、前記容量検知手段１０４によって検知された容量に基づいて、前記可変容量素子の不良を示す不良素子情報１２４を記憶する記憶手段１２０と、前記記憶手段１２０に記憶された不良素子情報１２４に基づいて、前記可変容量素子を開状態又は閉状態に制御する第２制御手段１０６と、を備えている。【選択図】図１
2008300646.tif 000002
【特許請求の範囲】
【請求項１】
複数の可変容量素子を含む可変容量システムの制御を指示する指示手段と、
前記指示手段の指示に基づいて、前記複数の可変容量素子を開状態又は閉状態に制御する第１制御手段と、
前記第１制御手段によって制御された可変容量素子の容量を検知する容量検知手段と、
前記容量検知手段によって検知された容量に基づいて、前記可変容量素子の不良を示す不良素子情報を記憶する記憶手段と、
前記記憶手段に記憶された不良素子情報に基づいて、前記可変容量素子を開状態又は閉状態に制御する第２制御手段と、を備えたことを特徴とする可変容量素子の制御装置。
【請求項２】
前記指示手段は、前記可変容量システムの容量を指示し、
前記第１制御手段は、前記複数の可変容量素子を開状態に制御し、
前記記憶手段は、前記容量検知手段によって容量が検知された可変容量素子の数を示す不良素子情報を記憶し、
前記第２制御手段は、前記指示手段によって指示された可変容量システムの容量及び前記記憶手段に記憶された不良素子情報に基づいて、開状態の可変容量素子を閉状態に制御する請求項１に記載の可変容量素子の制御装置。
【請求項３】
前記指示手段は、前記可変容量システムの容量を指示し、
前記第１制御手段は、前記複数の可変容量素子を開状態に制御し、
前記記憶手段は、前記容量検知手段によって容量が検知された可変容量素子を示す不良素子情報を記憶し、
前記第２制御手段は、前記指示手段によって指示された可変容量システムの容量及び前記記憶手段に記憶された不良素子情報に基づいて、開状態の可変容量素子であって前記記憶手段に記憶された不良素子情報に対応しない可変容量素子を閉状態に制御する請求項１に記載の可変容量素子の制御装置。
【請求項４】
複数の可変容量素子及び前記複数の可変容量素子に対応するレジスタを有する可変容量システムを制御する可変容量素子の制御装置であって、
前記可変容量素子の制御を指示する指示手段と、
前記指示手段の指示に基づいて、前記複数の可変容量素子を開状態又は閉状態に制御する第１制御手段及び第２制御手段と、
前記第１制御手段によって制御された可変容量素子の容量を検知する容量検知手段と、を備え、
前記第１制御手段は、前記容量検知手段によって検知された容量に基づいて、前記可変容量素子の不良を示す不良素子情報を前記レジスタに記憶し、
前記第２制御手段は、前記レジスタに記憶された不良素子情報に基づいて、前記可変容量素子を開状態又は閉状態に制御することを特徴とする可変容量素子の制御装置。
【請求項５】
前記指示手段は、前記可変容量素子の数よりも所定の割合未満の数の前記複数の可変容量素子の制御を指示する請求項１乃至４の何れか１項に記載の可変容量素子の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、可変容量素子の制御装置に関し、特に、ＭＥＭＳ（Micro-Electro-Mechanical Systems）可変容量素子及び複数のＭＥＭＳ可変容量素子が集積されたシステムを制御するための可変容量素子の制御装置に関する。
【背景技術】
【０００２】
近年のデバイスの微小化技術の進展に伴い、様々な製品にＭＥＭＳ可変容量素子等の微小なデバイスが用いられている。
【０００３】
静電型アクチュエータを利用したＭＥＭＳ可変容量素子の構造は、例えば、特許文献１に開示されている。ＭＥＭＳ可変容量素子の制御装置は、ＭＥＭＳ可変容量素子を閉状態（ＭＥＭＳ可変容量素子に容量が大きい状態）にするためには、静電型アクチュエータの上部電極と下部電極との間に電位差をかけ、これら電極間の静電引力が、上部電極が固着された梁のばね力を上回るようにする。
【０００４】
閉状態のＭＥＭＳ可変容量素子では、静電型アクチュエータの上部電極と下部電極とが絶縁膜を介して接した状態となる。このとき、ＦＮトンネル又はプール・フレンケル機構により、絶縁膜に電荷が注入され、トラップされる。この現象を、静電型アクチュエータのダイエレクトリック・チャージングという。
【０００５】
このとき、ダイエレクトリック・チャージングにより、絶縁膜にたまった電荷量が十分大きくなると、上部電極と下部電極との間の電位差を０Ｖとしても、絶縁膜中の電荷に上部電極が引き寄せられ、ＭＥＭＳ可変容量素子を閉状態から開状態（ＭＥＭＳ可変容量素子に容量が小さい状態）に制御することができなくなる場合がある。この現象を、ダイエレクトリック・チャージングによるスティクションという。
【０００６】
また、絶縁膜に印加される電界の向きと絶縁膜に注入される電荷の符号は、絶縁膜の種類やトラップの場所により異なるので、ダイエレクトリック・チャージングによるスティクションとは逆に、絶縁膜に注入された電荷の影響でＭＥＭＳ可変容量素子を閉状態に制御することができなくなる場合もある。
【０００７】
また、ＭＥＭＳ可変容量素子の製造上のばらつき等又は経年変化による劣化に起因する不良により、ＭＥＭＳ可変容量素子を制御することができなくなる場合もある。
【０００８】
ここで、単一のＭＥＭＳ可変容量素子において、製造上のばらつき等に起因する不良素子（製造時から所望の動作をしない素子）については、不良品としてスクリーニングすることができる。しかし、ダイエレクトリック・チャージングによるスティクション又は経年変化による劣化に起因する不良素子については、スクリーニングすることができないという問題がある。
【０００９】
さらに、複数のＭＥＭＳ可変容量素子が集積された可変容量システムにおいて、集積されたＭＥＭＳ可変容量素子の１つが不良素子であるために可変容量システム全体を不良品として扱う場合には、可変容量システムの歩留まり及び信頼性が低下するという問題がある。
【００１０】
さらに、可変容量システムの製造時のテストによって不良素子を検出する場合には、不良素子の数及び位置を不揮発性メモリに蓄える必要があり、可変容量システムの製造コストが増加するという問題があった。
【特許文献１】米国特許ＵＳ５５７８９７６号
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、不良素子を含む複数のＭＥＭＳ可変容量素子が集積された可変容量システムの歩留まり及び信頼性を向上させることである。
【課題を解決するための手段】
【００１２】
本発明の第１態様によれば、複数の可変容量素子を含む可変容量システムの制御を指示する指示手段と、前記指示手段の指示に基づいて、前記複数の可変容量素子を開状態又は閉状態に制御する第１制御手段と、前記第１制御手段によって制御された可変容量素子の容量を検知する容量検知手段と、前記容量検知手段によって検知された容量に基づいて、前記可変容量素子の不良を示す不良素子情報を記憶する記憶手段と、前記記憶手段に記憶された不良素子情報に基づいて、前記可変容量素子を開状態又は閉状態に制御する第２制御手段と、を備えたことを特徴とする可変容量素子の制御装置が提供される。
【００１３】
本発明の第２態様によれば、複数の可変容量素子及び前記複数の可変容量素子に対応するレジスタを有する可変容量システムを制御する可変容量素子の制御装置であって、前記可変容量素子の制御を指示する指示手段と、前記指示手段の指示に基づいて、前記複数の可変容量素子を開状態又は閉状態に制御する第１制御手段及び第２制御手段と、前記第１制御手段によって制御された可変容量素子の容量を検知する容量検知手段と、を備え、前記第１制御手段は、前記容量検知手段によって検知された容量に基づいて、前記可変容量素子の不良を示す不良素子情報を前記レジスタに記憶し、前記第２制御手段は、前記レジスタに記憶された不良素子情報に基づいて、前記可変容量素子を開状態又は閉状態に制御することを特徴とする可変容量素子の制御装置が提供される。
【発明の効果】
【００１４】
本発明によれば、不良素子を含む複数のＭＥＭＳ可変容量素子が集積されたシステムの歩留まり及び信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施例について図面を参照して説明する。なお、以下の実施例は、本発明の実施の一形態であって、本発明の範囲を限定するものではない。
【実施例１】
【００１６】
はじめに、本発明の実施例１について説明する。本発明の実施例１では、不良素子情報として、不良素子の数を検出する例について説明する。
【００１７】
図１は、本発明の実施例１に係る制御装置１００及び可変容量システム３００の構成を示すブロック図である。
【００１８】
本発明の実施例１に係る制御装置１００は、入力装置２００及び可変容量システム３００に接続され、第１制御手段１０２、容量検知手段１０４、第２制御手段１０６、指示手段１０８及び記憶手段１２０を備えている。入力装置２００は、オペレータからの指示を受け付けるハードウェア（例えば、キーボード又はマウス）である。
【００１９】
本発明の実施例１に係る可変容量システム３００は、複数のＭＥＭＳ可変容量素子３０１〜３０５が集積されたシステムである。ＭＥＭＳ可変容量素子３０１〜３０５の数は、複数個であればいくつでも良い。
【００２０】
第１制御手段１０２は、後述する不良素子検出処理において、指示手段１０８の指示内容に基づいて不良素子を検出するプロセッサである。
【００２１】
容量検知手段１０４は、各ＭＥＭＳ可変容量素子３０１〜３０５毎に上部電極と下部電極の間の容量を検知する容量検知センサである。
【００２２】
第２制御手段１０６は、後述する容量制御処理において、指示手段１０８の指示内容に基づいて、可変容量システム３００が所定の容量を示すように制御するプロセッサである。
【００２３】
指示手段１０８は、入力装置２００から入力されたテストコマンドに基づいて、第１制御手段１０２に後述する不良素子検出処理の開始を指示するとともに、第２制御手段１０６に後述する容量制御処理の開始を指示する。なお、指示手段１０８は、制御装置１００の電源が投入された場合に、同様の処理の開始を指示しても良い。ここで、指示手段１０８の指示内容は、制御対象となるＭＥＭＳ可変容量素子３０１〜３０５の数又は所望の容量を示す指示情報を含む。
【００２４】
記憶手段１２０は、第１制御手段１０２及び第２制御手段１０６のための制御プログラム１２２、各ＭＥＭＳ可変容量素子３０１〜３０５毎の不良を示す不良素子情報１２４並びに後述する制御素子情報１２６を記憶する。
【００２５】
不良素子情報１２４は、不良素子の数又は不良素子の位置を記憶する不良素子レジスタに記憶される。
【００２６】
次に、本発明の実施例１に係る不良素子検出処理及び容量制御処理について説明する。ここでは、可変容量システム３００が常に閉状態（ＭＥＭＳ可変容量素子に容量が大きい状態）にある不良素子のみを含む例を説明する。
【００２７】
閉状態の上部電極と下部電極の間の距離は開状態（ＭＥＭＳ可変容量素子に容量が小さい状態）の上部電極と下部電極の間の距離よりも短いので、閉状態の上部電極と下部電極の間の容量は開状態の上部電極と下部電極の間の容量よりも大きくなる。従って、上部電極と下部電極の間の容量を計測することにより、ＭＥＭＳ可変容量素子の状態（開状態又は閉状態）が分かる。
【００２８】
可変容量システム３００の可変容量素子の総数をｙ、入力装置２００から入力された指示情報（閉状態にする素子の数）をｎとすると、ｙ個のうちｎ個の素子を閉状態にする必要がある。例えば、入力装置２００から指示情報としてｎ＝３が与えられたときには、３つのＭＥＭＳ可変容量素子を閉状態に制御する必要がある。
【００２９】
不良素子（常に閉状態である素子）の数をｍ、閉状態に制御する必要がある制御素子の数をｘとすると、ｘ＝ｎ−ｍである。従って、制御素子の数ｘを求めるためには、不良素子の数ｍを検出する必要がある。
【００３０】
図２は、本発明の実施例１に係る不良素子検出処理における制御装置１００の処理手順を示すフローチャートである。
【００３１】
なお、本発明の実施例１に係る不良素子検出処理は、制御装置１００の電源が投入されたとき又は入力装置２００からテストコマンドが入力されたときに行われる。
【００３２】
はじめに、第１制御手段１０２は、記憶手段１２０の不良素子情報１２４をリセットする（Ｓ２０１）。
【００３３】
続いて、第１制御手段１０２は、全てのＭＥＭＳ可変容量素子３０１〜３０５を開状態に制御する（Ｓ２０２）。このとき、不良素子は閉状態であるが、その他の素子は開状態である。
【００３４】
続いて、容量検知手段１０４は、ＭＥＭＳ可変容量素子３０１〜３０５のうちの１つの素子の容量を検知する（Ｓ２０３）。
【００３５】
続いて、第１制御手段１０２は、Ｓ２０３の検知結果が「閉状態」を示す場合には（Ｓ２０４−ＹＥＳ）、記憶手段１２０の不良素子レジスタに記憶された不良素子の数を示す不良素子情報（不良素子数ｍ）１２４をインクリメントし（Ｓ２０５）、Ｓ２０６へ進む。
【００３６】
一方、Ｓ２０３の検知結果が「開状態」を示す場合には（Ｓ２０４−ＮＯ）、Ｓ２０６へ進む。
【００３７】
Ｓ２０３〜Ｓ２０５は、全てのＭＥＭＳ可変容量素子３０１〜３０５に対して行われるまで繰り返される（Ｓ２０６−ＮＯ）。
【００３８】
全てのＭＥＭＳ可変容量素子３０１〜３０５に対してＳ２０３〜Ｓ２０６が行われた場合には（Ｓ２０６−ＹＥＳ）、本発明の実施例１に係る不良素子検出処理が終了する。
【００３９】
なお、第１制御手段１０２は、Ｓ２０２において、全ての素子を閉状態に制御し、Ｓ２０６において、Ｓ２０３の検知結果が「開状態」を示す場合に、常に開状態にある不良素子の数を示す不良素子情報（不良素子数ｍ）１２４を記憶手段１２０の不良素子レジスタに記憶しても良い。
【００４０】
図３は、本発明の実施例１に係る容量制御処理における制御装置１００の処理手順を示すフローチャートである。
【００４１】
はじめに、指示手段１０８は、入力装置２００から入力されたオペレータの指示に基づいて、指示情報ｎを受け付ける（Ｓ３０１）。なお、入力装置２００から入力された指示情報が所望の容量である場合には、所望の容量を満たすＭＥＭＳ可変容量素子３０１〜３０５の数をｎとする。
【００４２】
続いて、第２制御手段１０６は、全ての素子を開状態に制御する（Ｓ３０２）。このとき、不良素子は閉状態であるが、その他の素子は開状態である。
【００４３】
続いて、第２制御手段１０６は、制御素子数ｘ（＝ｎ−ｍ）を算出し、制御素子情報１２６として記憶手段１２０に記憶する（Ｓ３０３）。
【００４４】
続いて、容量検知手段１０４は、各ＭＥＭＳ可変容量素子３０１〜３０５毎に素子容量を検知する（Ｓ３０４）。
【００４５】
続いて、第２制御手段１０６は、Ｓ３０４の検知結果が「開状態」を示す場合には（Ｓ３０５−ＹＥＳ）、Ｓ３０４において検知された素子を閉状態に制御する（Ｓ３０６）。
【００４６】
続いて、第２制御手段１０６は、制御素子情報（制御素子数ｘ）１２６をデクリメントし（Ｓ３０７）、Ｓ３０８へ進む。
【００４７】
一方、Ｓ３０４の検知結果が「閉状態」を示す場合には（Ｓ３０５−ＮＯ）、Ｓ３０８へ進む。
【００４８】
Ｓ３０４〜Ｓ３０７は、制御素子情報（制御素子数ｘ）１２６が０になるまで繰り返される（Ｓ３０８−ＮＯ）。
【００４９】
制御素子情報（制御素子数ｘ）１２６が０になった場合には（Ｓ３０８−ＹＥＳ）、本発明の実施例１に係る容量制御処理が終了する。
【００５０】
なお、指示手段１０６は、Ｓ３０１において、可変容量システム３００の素子数よりも所定の割合未満の数を指示情報ｎの上限としても良い。この場合には、指示情報ｎの上限は、可変容量システム３００の歩留まりを考慮して定められる。例えば、可変容量システム３００の素子数が５個である場合であって、可変容量システム３００の歩留まりが６０％である場合には、指示情報ｎの上限は３となる。
【００５１】
また、第２制御手段１０６は、Ｓ３０２において、全ての素子を閉状態に制御し、Ｓ３０６において、Ｓ３０４の検知結果が「閉状態」を示す場合に、Ｓ３０４において検知された素子を開状態に制御しても良い。
【００５２】
本発明の実施例１によれば、可変容量システム３００の容量が外部の制御装置１００によって制御されるので、プロセスに対する要求が互いに異なる可変容量システム３００と他の回路システムとを分離することができ、可変容量システム３００の歩留まり及び信頼性を向上させることができる。
【００５３】
また、本発明の実施例１によれば、全ての素子を開状態に制御した後で閉状態である素子の数を不良素子情報１２４として記憶手段１２０に記憶するので、製造後のダイエレクトリック・チャージングによるスティクション又は経年変化による劣化に起因する不良素子の数を検出することができる。
【００５４】
また、本発明の実施例１によれば、不良素子検出処理の検出結果に基づいて容量制御処理を行うので、製造後のダイエレクトリック・チャージングによるスティクション又は経年変化による劣化に起因する不良素子を含む可変容量システム３００においても所望の容量に制御することができる。
【００５５】
また、本発明の実施例１によれば、不良素子の数及び位置を記憶する不揮発性メモリが必要ないので、製造コストを低減させることができる。
【００５６】
また、本発明の実施例１によれば、指示手段１０６が受付可能な指示情報ｎの値が可変容量システム３００の歩留まりに応じて定められるので、可変容量システム３００の全てのＭＥＭＳ可変容量素子３０１〜３０５の正常状態を補償する必要がなく、製造コストを低減することができる。
【実施例２】
【００５７】
次に、本発明の実施例２について説明する。本発明の実施例１では、不良素子情報として不良素子の数を検出する例について説明したが、本発明の実施例２では、不良素子情報として不良素子の数及び位置を検出する例について説明する。なお、本発明の実施例１と同様の内容についての説明は省略する。
【００５８】
図４は、本発明の実施例２に係る不良素子検出処理における制御装置１００の処理手順を示すフローチャートである。
【００５９】
なお、本発明の実施例２に係る不良素子検出処理は、制御装置１００の電源が投入されたとき又は入力装置２００からテストコマンドが入力されたときに行われる。
【００６０】
はじめに、制御装置１００は、図２のＳ２０１〜Ｓ２０３と同様の処理を行う（Ｓ４０１）。このとき、不良素子は開状態であるが、その他の素子は開状態である。
【００６１】
続いて、第１制御手段１０２は、Ｓ４０１（図２のＳ２０３）の検知結果が「閉状態」を示す場合には（Ｓ４０２−ＹＥＳ）、不良素子の位置を示す不良素子情報（位置情報）１２４を記憶手段１２０の不良素子レジスタに記憶し（Ｓ４０３）、Ｓ４０４へ進む。例えば、第１制御手段１０２は、記憶手段１２０の不良素子レジスタに位置情報を記憶する。ここで、記憶手段１２０の不良素子レジスタに記憶された位置情報の数は不良素子の数である。
【００６２】
一方、Ｓ４０２（図２のＳ２０３）の検知結果が「開状態」を示す場合には（Ｓ４０２−ＮＯ）、Ｓ４０４へ進む。
【００６３】
Ｓ４０１〜Ｓ４０５は、全てのＭＥＭＳ可変容量素子３０１〜３０５に対して行われるまで繰り返される（Ｓ４０４−ＮＯ）。
【００６４】
全てのＭＥＭＳ可変容量素子３０１〜３０５に対してＳ４０１〜Ｓ４０５が行われた場合には（Ｓ４０４−ＹＥＳ）、本発明の実施例２に係る不良素子検出処理が終了する。
【００６５】
図５は、本発明の実施例２に係る容量制御処理における制御装置１００の処理手順を示すフローチャートである。
【００６６】
はじめに、制御装置１００は、図３のＳ３０１及びＳ３０２と同様の処理を行う（Ｓ５０１）。このとき、不良素子は閉状態であるが、その他の素子は開状態である。
【００６７】
続いて、第２制御手段１０６は、記憶手段１２０の不良素子レジスタに記憶された不良素子情報（位置情報）１２４を参照する（Ｓ５０２）。
【００６８】
続いて、第２制御手段１０６は、Ｓ５０１（図３のＳ３０１）の指示情報（ｎ）、Ｓ５０２において参照された不良素子情報（位置情報）１２４の数（ｍ）及びＳ５０２において参照された不良素子情報（位置情報）１２４に示された素子のうち正常な素子と同じグループに属する素子の数（ｋ）に基づいて制御素子数ｘ（＝ｎ−ｍ＋ｋ）を算出し、制御素子情報１２６として記憶手段１２０に記憶する（Ｓ５０３）。
【００６９】
続いて、第２制御手段１０６は、不良素子情報(位置情報)１２４に示されない素子のうち、制御素子情報（制御素子数ｘ）１２６に相当する数の素子を閉状態に制御し（Ｓ５０４）、本発明の実施例２に係る容量制御処理を終了する。
【００７０】
本発明の実施例２によれば、常に閉状態である不良素子を含む可変容量システム３００においても、実施例１と同様の効果を得ることができる。
【００７１】
また、本発明の実施例２によれば、不良素子検出処理において位置情報を参照するので、不良素子の数だけでなく、不良素子の位置を特定することができる。
【００７２】
また、本発明の実施例２によれば、容量制御処理において、位置情報を参照し、ＭＥＭＳ可変容量素子３０１〜３０５の容量を検知することなく制御するとともに、正常な素子と同じグループに属するｋ個の不良素子も含めて同時に制御するので、処理時間を短縮することができる。
【実施例３】
【００７３】
次に、本発明の実施例３について説明する。本発明の実施例１及び２では、それぞれ、常に閉状態又は開状態にある不良素子を含む可変容量システムを制御する例について説明したが、本発明の実施例３では、常に閉状態にある不良素子及び常に開状態にある不良素子を含む可変容量システムを制御する例について説明する。なお、本発明の実施例１及び２と同様の内容についての説明は省略する。
【００７４】
本発明の実施例３に係る制御装置１００では、指示手段１０８は、閉状態への容量制御処理又は開状態への容量制御処理を指示する。
【００７５】
記憶手段１２０は、常に閉状態にある不良素子の数及び位置を記憶する第１レジスタ及び常に開状態にある不良素子の数及び位置を記憶する第２レジスタを備えている。
【００７６】
図６は、本発明の実施例３に係る不良素子検出処理における制御装置１００の処理手順を示すフローチャートである。
【００７７】
はじめに、制御装置１００は、図２のＳ２０１〜Ｓ２０３と同様の処理を行う（Ｓ６０１）。このとき、常に閉状態にある不良素子は閉状態であるが、その他の素子は開状態である。
【００７８】
続いて、第１制御手段１０２は、Ｓ６０１（図２のＳ２０３）の検知結果が「閉状態」を示す場合には（Ｓ６０２−ＹＥＳ）、常に閉状態にある不良素子の位置を示す不良素子情報（位置情報）１２４を記憶手段１２０の第１レジスタに記憶し（Ｓ６０３）、Ｓ６０４へ進む。
【００７９】
一方、Ｓ６０１（図２のＳ２０３）の検知結果が「開状態」を示す場合には（Ｓ６０２−ＮＯ）、Ｓ６０４へ進む。
【００８０】
Ｓ６０１〜Ｓ６０３は、全てのＭＥＭＳ可変容量素子３０１〜３０５に対して行われるまで繰り返される（Ｓ６０４−ＮＯ）。
【００８１】
全てのＭＥＭＳ可変容量素子３０１〜３０５に対してＳ６０１〜Ｓ６０３が行われた場合には（Ｓ６０４−ＹＥＳ）、第１制御手段１０２は、全てのＭＥＭＳ可変容量素子３０１〜３０５を閉状態に制御する（Ｓ６０５）。このとき、常に開状態にある不良素子は開状態であるが、その他の素子は閉状態である。
【００８２】
続いて、容量検知手段１０４は、図２のＳ２０３と同様の処理を行う（Ｓ６０６）。
【００８３】
Ｓ６０６の検知結果が「開状態」を示す場合には（Ｓ６０７−ＹＥＳ）、常に開状態にある不良素子の位置を示す不良素子情報（位置情報）１２４を記憶手段１２０の第２レジスタに記憶し（Ｓ６０８）、Ｓ６０９へ進む。
【００８４】
一方、Ｓ６０６の検知結果が「閉状態」を示す場合には（Ｓ６０７−ＮＯ）、Ｓ６０９へ進む。
【００８５】
Ｓ６０６〜Ｓ６０８は、全てのＭＥＭＳ可変容量素子３０１〜３０５に対して行われるまで繰り返される（Ｓ６０９−ＮＯ）。
【００８６】
全てのＭＥＭＳ可変容量素子３０１〜３０５に対してＳ６０６〜Ｓ６０８が行われた場合には（Ｓ６０９−ＹＥＳ）、本発明の実施例３に係る不良素子検出処理が終了する。
【００８７】
なお、制御装置１００は、Ｓ６０１〜Ｓ６０４とＳ６０５〜Ｓ６０９を順不同に行っても良い。
【００８８】
図７は、本発明の実施例３に係る容量制御処理における制御装置１００の処理手順を示すフローチャートである。
【００８９】
はじめに、制御装置１００は、図３のＳ３０１及びＳ３０２と同様の処理を行う（Ｓ７０１）。このとき、不良素子は閉状態であるが、その他の素子は開状態である。
【００９０】
続いて、第２制御手段１０６は、記憶手段１２０の第１レジスタの不良素子情報（位置情報）１２４を参照する（Ｓ７０２）。
【００９１】
続いて、第２制御手段１０６は、記憶手段１２０の第２レジスタの不良素子情報（位置情報）１２４を参照する（Ｓ７０３）。
【００９２】
Ｓ７０１（図３のＳ３０１）の指示情報が閉状態への容量制御処理（閉状態にする素子の数）を示す場合には（Ｓ７０４−ＹＥＳ）、第２制御手段１０６は、Ｓ７０１（図３のＳ３０１）の指示情報（ｎ）及びＳ７０２において参照された記憶手段１２０の第１レジスタに記憶された不良素子情報（位置情報）１２４の数（ｍ１）に基づいて制御素子数ｘ（＝ｎ−ｍ１）を算出し、制御素子情報（制御素子数ｘ）１２６として記憶手段１２０に記憶する（Ｓ７０５）。
【００９３】
続いて、第２制御手段１０６は、記憶手段１２０の第１レジスタ及び第２レジスタの不良素子情報(位置情報)１２４に示されない素子のうち、制御素子情報（制御素子数ｘ）に相当する数の素子を閉状態に制御し（Ｓ７０６）、本発明の実施例３に係る容量制御処理を終了する。
【００９４】
一方、Ｓ７０１（図３のＳ３０１）の指示が開状態への容量制御処理（開状態にする素子の数）を示す場合には（Ｓ７０４−ＮＯ）、第２制御手段１０６は、全ての素子を閉状態に制御する（Ｓ７０７）。このとき、不良素子は開状態であるが、その他の素子は閉状態である。
【００９５】
続いて、Ｓ７０１（図３のＳ３０１）の指示情報（ｎ）及びＳ７０３において参照された記憶手段１２０の第２レジスタの不良素子情報（位置情報）１２４の数（ｍ２）に基づいて制御素子数ｘ（＝ｎ−ｍ２）を算出し、制御素子情報１２６として記憶手段１２０に記憶する（Ｓ７０８）。
【００９６】
続いて、第２制御手段１０６は、記憶手段１２０の第１レジスタ及び第２レジスタの不良素子情報(位置情報)１２４に示されない素子のうち、制御素子情報（制御素子数ｘ）に相当する数の素子を開状態に制御し（Ｓ７０９）、本発明の実施例３に係る容量制御処理を終了する。
【００９７】
本発明の実施例３によれば、常に閉状態にある不良素子及び常に開状態にある不良素子を含む可変容量システム３００においても、実施例１及び２と同様の効果を得ることができる。
【実施例４】
【００９８】
次に、本発明の実施例４について説明する。本発明の実施例１〜３では、制御装置内の不良素子情報に基づいて容量制御処理を行う例について説明したが、本発明の実施例４では、可変容量システム内の不良素子情報に基づいて容量制御処理を行う例について説明する。なお、本発明の実施例１〜３と同様の内容についての説明は省略する。
【００９９】
図８は、本発明の実施例４に係る制御装置１００及び可変容量システム３００の構成を示すブロック図である。
【０１００】
本発明の実施例４に係る可変容量システム３００は、複数のＭＥＭＳ可変容量素子３０１〜３０５及び各ＭＥＭＳ可変容量素子３０１〜３０５に対応するフラグ・レジスタ３１１〜３１５を備える。
【０１０１】
各フラグ・レジスタ３１１〜３１５は、それぞれ、正常な状態であること、常に閉状態であること及び常に開状態であることを示すための２ビットの容量を有する。
【０１０２】
記憶手段１２０は、第１制御手段１０２及び第２制御手段１０６のための制御プログラム１２２並びに制御素子情報１２６を記憶する。
【０１０３】
図９は、本発明の実施例４に係る不良素子検出処理における制御装置１００の処理手順を示すフローチャートである。
【０１０４】
はじめに、制御装置１００は、図２のＳ２０１〜Ｓ２０３と同様の処理を行う（Ｓ９０１）。このとき、常に閉状態にある不良素子は閉状態であるが、その他の素子は開状態である。
【０１０５】
続いて、第１制御手段１０２は、Ｓ９０１（図２のＳ２０３）の検知結果が「閉状態」を示す場合には（Ｓ９０２−ＹＥＳ）、常に閉状態にある不良素子に対応するフラグ・レジスタ（例えば、ＭＥＭＳ可変容量素子３０１が「閉状態」を示す場合には、フラグ・レジスタ３１１）に「閉状態」を示すフラグを立て（Ｓ９０３）、Ｓ９０４へ進む。
【０１０６】
一方、Ｓ９０１（図２のＳ２０３）の検知結果が「開状態」を示す場合には（Ｓ９０２−ＮＯ）、Ｓ９０４へ進む。
【０１０７】
Ｓ９０１〜Ｓ９０３は、全てのＭＥＭＳ可変容量素子３０１〜３０５に対して行われるまで繰り返される（Ｓ９０４−ＮＯ）。
【０１０８】
全てのＭＥＭＳ可変容量素子３０１〜３０５に対してＳＳ９０１〜９０３が行われた場合には（Ｓ９０４−ＹＥＳ）、第１制御手段１０２は、全てのＭＥＭＳ可変容量素子３０１〜３０５を閉状態に制御する（Ｓ９０５）。このとき、常に開状態にある不良素子は開状態であるが、その他の素子は閉状態である。
【０１０９】
続いて、容量検知手段１０４は、図２のＳ２０３と同様の処理を行う（Ｓ９０６）。
【０１１０】
Ｓ９０６の検知結果が「開状態」を示す場合には（Ｓ９０７−ＹＥＳ）、常に開状態にある不良素子に対応するフラグ・レジスタ（例えば、ＭＥＭＳ可変容量素子３０２が「開状態」を示す場合には、フラグ・レジスタ３１２）に「開状態」を示すフラグを立て（Ｓ９０３）、Ｓ９０４へ進む。
【０１１１】
一方、Ｓ９０６の検知結果が「閉状態」を示す場合には（Ｓ９０７−ＮＯ）、Ｓ９０９へ進む。すなわち、フラグが立てられていないフラグ・レジスタに対応する素子は正常な素子である。
【０１１２】
Ｓ９０６〜Ｓ９０８は、全てのＭＥＭＳ可変容量素子３０１〜３０５に対して行われるまで繰り返される（Ｓ９０９−ＮＯ）。
【０１１３】
全てのＭＥＭＳ可変容量素子３０１〜３０５に対してＳ９０６〜Ｓ９０８が行われた場合には（Ｓ９０９−ＹＥＳ）、本発明の実施例４に係る不良素子検出処理が終了する。
【０１１４】
なお、制御装置１００は、Ｓ９０１〜Ｓ９０４とＳ９０５〜Ｓ９０９を順不同に行っても良い。
【０１１５】
また、本発明の実施例４に係る不良素子検出処理において、第１制御手段１０２は、常に閉状態であることを示すフラグ又は常に開状態であることを示すフラグのいずれか一方を立てても良い。
【０１１６】
図１０は、本発明の実施例４に係る容量制御処理における制御装置１００の処理手順を示すフローチャートである。
【０１１７】
はじめに、制御装置１００は、図３のＳ３０１及びＳ３０２と同様の処理を行う（Ｓ１００１）。このとき、常に閉状態にある不良素子は閉状態であるが、その他の素子は開状態である。
【０１１８】
続いて、第２制御手段１０６は、フラグ・レジスタ３１１〜３１５を参照する（Ｓ１００２）。
【０１１９】
Ｓ１００１（図３のＳ３０１）の指示情報が閉状態への容量制御処理（閉状態にする素子の数）を示す場合には（Ｓ１００３−ＹＥＳ）、第２制御手段１０６は、Ｓ１００１（図３のＳ３０１）の指示情報（ｎ）及びＳ１００２において参照されたフラグ・レジスタ３１１〜３１５のうち「閉状態」を示すフラグが立てられたフラグ・レジスタの数（ｍ１）に基づいて制御素子数ｘ（＝ｎ−ｍ１）を算出し、制御素子情報１２６として記憶手段１２０に記憶する（Ｓ１００４）。
【０１２０】
続いて、第２制御手段１０６は、フラグが立てられていないフラグ・レジスタに対応する素子のうち、制御素子情報（制御素子数ｘ）１２６に相当する数の素子を閉状態に制御し（Ｓ１００５）、本発明の実施例４に係る容量制御処理を終了する。
【０１２１】
一方、Ｓ１００１（図３のＳ３０１）の指示が開状態への容量制御処理（開状態にする素子の数）を示す場合には（Ｓ１００３−ＮＯ）、第２制御手段１０６は、全ての素子を閉状態に制御する（Ｓ１００６）。このとき、常に開状態にある不良素子は開状態であるが、その他の素子は閉状態である。
【０１２２】
続いて、Ｓ１００１（図３のＳ３０１）の指示情報（ｎ）及びＳ１００２において参照されたフラグ・レジスタ３１１〜３１５のうち「開状態」を示すフラグが立てられたフラグ・レジスタの数（ｍ２）に基づいて制御素子数ｘ（＝ｎ−ｍ２）を算出し、制御素子情報１２６として記憶手段１２０に記憶する（Ｓ１００７）。
【０１２３】
続いて、第２制御手段１０６は、フラグが立てられていないフラグ・レジスタに対応する素子のうち、制御素子情報（制御素子数ｘ）１２６に相当する数の素子を開状態に制御し（Ｓ１００８）、本発明の実施例４に係る容量制御処理を終了する。
【０１２４】
本発明の実施例４によれば、不良素子において、可変容量システム３００のフラグ・レジスタ３１１〜３１５に不良素子情報を示すフラグを立てるので、本発明の実施例１〜実施例３よりも不良素子検出処理及び容量制御処理に要する処理時間を短縮することができる。
【図面の簡単な説明】
【０１２５】
【図１】本発明の実施例１に係る制御装置１００及び可変容量システム３００の構成を示すブロック図である。
【図２】本発明の実施例１に係る不良素子検出処理における制御装置１００の処理手順を示すフローチャートである。
【図３】本発明の実施例１に係る容量制御処理における制御装置１００の処理手順を示すフローチャートである。
【図４】本発明の実施例２に係る不良素子検出処理における制御装置１００の処理手順を示すフローチャートである。
【図５】本発明の実施例２に係る容量制御処理における制御装置１００の処理手順を示すフローチャートである。
【図６】本発明の実施例３に係る容量制御処理における制御装置１００の処理手順を示すフローチャートである。
【図７】本発明の実施例３に係る容量制御処理における制御装置１００の処理手順を示すフローチャートである。
【図８】本発明の実施例４に係る制御装置１００及び可変容量システム３００の構成を示すブロック図である。
【図９】本発明の実施例４に係る不良素子検出処理における制御装置１００の処理手順を示すフローチャートである。
【図１０】本発明の実施例４に係る容量制御処理における制御装置１００の処理手順を示すフローチャートである。
【符号の説明】
【０１２６】
１００  制御装置
１０２  第１制御手段
１０４  容量検知手段
１０６  第２制御手段
１０８  指示手段
１２０  記憶手段
２００  入力装置
３００  可変容量システム
３０１〜３０５  ＭＥＭＳ可変容量素子
【図１】
2008300646.tif 000003
【図２】
2008300646.tif 000004
【図３】
2008300646.tif 000005
【図４】
2008300646.tif 000006
【図５】
2008300646.tif 000007
【図６】
2008300646.tif 000008
【図７】
2008300646.tif 000009
【図８】
2008300646.tif 000010
【図９】
2008300646.tif 000011
【図１０】
2008300646.tif 000012