(57)【要約】【課題】ＳＯＩ基板としての特性を失うことなく、半導体層中の金属不純物を好適にゲッタリングすることのできるＳＯＩ基板の製造方法及びＳＯＩ基板を提供する。【解決手段】ＳＯＩ基板１は、支持基板として機能する単結晶のシリコン（Ｓｉ）基板１０と、該シリコン基板１０上表面全面に酸素イオン注入と高温熱処理で形成された、埋め込み絶縁膜として機能するシリコン酸化膜（ＳｉＯ２）２０と、該シリコン酸化膜２０上表面全面に形成された、半導体層として機能するシリコン（Ｓｉ）層３０とを有している。また、ＳＯＩ基板１は、そのシリコン酸化膜２０の一部に、シリコン層３０側に向けてのみ厚く形成された肉厚部２１を有しており、シリコン層３０中の肉厚部２１近傍には、シリコン層３０を構成する単結晶シリコンに歪みが生じている。【選択図】図１
2008300589.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板内部に埋め込み絶縁膜を有し、前記埋め込み絶縁膜を境界として前記半導体基板表面側及び裏面側をそれぞれ半導体層及び支持基板とするとともに、半導体デバイスを前記半導体層に作製する際に金属不純物を捕獲・固定するゲッタリングサイトが、前記半導体層に形成されたＳＯＩ基板であって、
前記ゲッタリングサイトは、前記埋め込み絶縁膜を前記半導体基板内部に形成する際に前記半導体層に導入した歪みであることを特徴とするＳＯＩ基板。
【請求項２】
前記埋め込み絶縁膜は、その膜厚の一部が前記半導体層側に向けて厚く形成されており、
前記歪みは、前記半導体層中の、前記半導体層側に向けて厚く形成された部分の近傍に生じていることを特徴とする請求項１に記載のＳＯＩ基板。
【請求項３】
前記半導体層側に厚く形成された部分は、当該ＳＯＩ基板の表面に達していることを特徴とする請求項２に記載のＳＯＩ基板。
【請求項４】
前記埋め込み絶縁膜は、その膜厚の一部が前記支持基板側に向けて厚く形成されており、
前記歪みは、前記支持基板中の、前記支持基板側に向けて厚く形成された部分の近傍に生じていることを特徴とする請求項２または３に記載のＳＯＩ基板。
【請求項５】
前記半導体層側に向けて厚く形成された部分と、前記支持基板側に向けて厚く形成された部分とは、前記埋め込み絶縁膜を挟んで対向していることを特徴とする請求項４に記載のＳＯＩ基板。
【請求項６】
前記埋め込み絶縁膜は、前記半導体基板における形成位置の一部が前記半導体層に向けて浅くなっており、
前記歪みは、前記半導体層中の、浅い位置に形成された部分の近傍に生じていることを特徴とする請求項１に記載のＳＯＩ基板。
【請求項７】
半導体基板に向けて酸素イオンを打ち込むことにより、前記半導体基板の内部に注入層を形成するイオン注入工程と、
前記注入層が形成された半導体基板を熱処理することにより、前記半導体基板の内部に埋め込み絶縁膜を形成し、この埋め込み絶縁膜を境界として前記半導体基板表面側及び裏面側をそれぞれ半導体層及び支持基板とするアニール工程とを備えるＳＯＩ基板の製造方法であって、
前記イオン注入工程にて打ち込む前記酸素イオンの、前記半導体基板の表面を基準とした到達深さを複数段階に異ならせることで、前記半導体層に歪みを導入することを特徴とする、ＳＯＩ基板の製造方法。
【請求項８】
前記イオン注入工程では、異なる複数の加速エネルギーにて前記半導体基板に向けて酸素イオンを打ち込むことを特徴とする、請求項７に記載のＳＯＩ基板の製造方法。
【請求項９】
前記イオン注入工程は、
第１加速エネルギーにて前記半導体基板に向けて酸素イオンを打ち込むことにより、前記半導体基板表面を基準とした第１深さに第１注入層を形成する第１イオン注入工程と、
前記第１加速エネルギーよりも大きい第２加速エネルギーにて前記半導体基板に向けて酸素イオンを打ち込むことにより、前記第１深さよりも深い第２深さに第２注入層を形成する第２イオン注入工程とを含んでおり、
前記アニール工程では、前記第１及び第２注入層が形成された半導体基板を熱処理することにより、前記半導体層に向けて一部の膜厚が厚い埋め込み絶縁膜を形成しており、
これらイオン注入工程及びアニール工程を通じて、前記半導体層側に向けて厚く形成された部分の近傍に前記歪みを導入することを特徴とする、請求項８に記載のＳＯＩ基板の製造方法。
【請求項１０】
前記第１イオン注入工程にて打ち込まれる酸素イオンを遮蔽する第１マスクを、当該第１マスクの一部を選択的に除去した所定の形状にて、前記半導体基板の表面に形成する第１マスク形成工程をさらに備え、
前記第１イオン注入工程では、前記第１マスクを介して酸素イオンを選択的に打ち込むことを特徴とする、請求項９に記載のＳＯＩ基板の製造方法。
【請求項１１】
前記イオン注入工程は、
前記第２加速エネルギーよりも大きい第３加速エネルギーにて前記半導体基板に向けて酸素イオンを打ち込むことにより、前記第２深さよりも深い第３深さに第３注入層を形成する第３イオン注入工程を含んでおり、
前記アニール工程では、前記第３注入層が形成された半導体基板を熱処理することにより、前記支持基板側に向けて一部の膜厚が厚い埋め込み絶縁膜を形成しており、
これらイオン注入工程及びアニール工程を通じて、前記支持基板側に向けて厚く形成された部分の近傍に前記歪みを導入することを特徴とする、請求項９または１０に記載のＳＯＩ基板の製造方法。
【請求項１２】
前記第３イオン注入工程にて打ち込まれる酸素イオンを遮蔽する第２マスクを、当該第２マスクの一部を選択的に除去した所定の形状にて、前記半導体基板の表面に形成する第２マスク形成工程をさらに備え、
前記第３イオン注入工程では、前記第２マスクを介して酸素イオンを選択的に打ち込むことを特徴とする、請求項１１に記載のＳＯＩ基板の製造方法。
【請求項１３】
前記第１及び第２マスク形成工程は、同一のマスク形成工程として実行され、
前記第１及び第２マスクは、同一のマスクとして形成されることを特徴とする、請求項１２に記載のＳＯＩ基板の製造方法。
【請求項１４】
前記第１イオン注入工程にて形成される前記第１注入層の第１深さを調整することで、前記アニール工程にて形成される埋め込み絶縁膜の、前記半導体層に向けて一部の膜厚が厚く形成される部分を、当該ＳＯＩ基板の表面に露出させることを特徴とする、請求項９〜１３のいずれか一項に記載のＳＯＩ基板の製造方法。
【請求項１５】
前記埋め込み絶縁膜の膜厚の一部が前記半導体層側に向けて厚く形成された半導体基板に対し、前記半導体デバイス毎に前記半導体層を電気的に分離する素子分離工程をさらに備えることを特徴とする、請求項９〜１３のいずれか一項に記載のＳＯＩ基板の製造方法。
【請求項１６】
前記素子分離工程では、前記埋め込み絶縁膜の前記半導体層側に向けて厚く形成された部分に対応する前記半導体基板の表面にＬＯＣＯＳ酸化膜を形成し、該ＬＯＣＯＳ酸化膜と前記埋め込み絶縁膜とを一体にすることで、前記半導体デバイス毎に前記半導体層を電気的に分離することを特徴とする、請求項１５に記載のＳＯＩ基板の製造方法。
【請求項１７】
前記ＬＯＣＯＳ酸化膜を形成するに先立ち、前記第１イオン注入工程にて形成される前記第１注入層の第１深さを調整することで、前記埋め込み絶縁膜の、前記半導体層に向けて一部の膜厚が厚く形成される部分の直上に残存する前記半導体層の厚さを調整することを特徴とする、請求項１６に記載のＳＯＩ基板の製造方法。
【請求項１８】
前記素子分離工程では、前記埋め込み絶縁膜の前記半導体層側に向けて厚く形成された部分が露出するまで前記半導体層に溝を形成するとともに該溝に埋め込み酸化膜を形成し、該埋め込み酸化膜と前記埋め込み絶縁膜とを一体にすることで、前記半導体デバイス毎に前記半導体層を電気的に分離することを特徴とする、請求項１５に記載のＳＯＩ基板の製造方法。
【請求項１９】
前記イオン注入工程は、同一の加速エネルギーにて前記半導体基板に向けて酸素イオンを打ち込んでおり、
前記イオン注入工程にて打ち込まれる酸素イオンの到達距離を変化させる第３マスクを前記半導体基板の表面に所定の形状にて形成する第３マスク形成工程を備え、
前記アニール工程では、前記注入層が形成された半導体基板を熱処理することにより、一部が前記半導体層に向けて浅い位置に形成された埋め込み絶縁膜を形成し、
これら第３マスク形成工程、イオン注入工程及びアニール工程を通じて、前記浅い位置に形成された部分の近傍に前記歪みを導入することを特徴とする、請求項７に記載のＳＯＩ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば単結晶シリコンからなる半導体基板に酸素イオンを高濃度に打ち込んだ（イオン注入）後、この酸素イオンが打ち込まれた半導体基板を熱処理することで、埋め込み酸化膜を内部に有するＳＯＩ基板を製造する、いわゆるＳＩＭＯＸ法によって製造されたＳＯＩ基板及びその製造方法に関する。
【背景技術】
【０００２】
この種のＳＯＩ基板及びその製造方法としては、従来、例えば特許文献１に記載の技術が知られている。この文献に記載の技術では、例えば単結晶シリコン（Ｓｉ）からなる半導体基板に対し、まず、その裏面側から例えばボロンを高濃度にイオン注入し、次に、その表面側から酸素イオンをイオン注入する。その後、ボロン及び酸素イオンが注入された半導体基板を熱処理することにより、半導体基板の裏面近傍に高濃度ボロン層を有するＳＯＩ基板を製造する。こうして製造されたＳＯＩ基板は、内部に形成された高濃度ボロン層によって、金属不純物をゲッタリングしている。
【０００３】
他に、例えば特許文献２に記載の技術も知られている。この文献に記載の技術では、例えば単結晶シリコン（Ｓｉ）からなる半導体基板内部に、埋め込み絶縁膜が形成されるものの、この埋め込み絶縁膜は部分的に形成されていない領域を有する。そして、この半導体基板の裏面側に結晶欠陥もしくは歪みが形成される。こうして製造された半導体基板は、裏面に形成された結晶欠陥もしくは歪みによって、重金属をゲッタリングしている。
【特許文献１】特開２００４−１１１４９８号公報
【特許文献２】特許２９９８３３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、ＳＯＩ基板内部において、半導体素子は、通常、表面側の半導体層に作り込まれる。そのため、表面側の半導体層中の金属不純物をゲッタリングすることが最も望まれる。
【０００５】
しかしながら、上記特許文献１に記載の技術においては、高濃度ボロン層は、支持基板内に形成されており、表面側の半導体層内に形成されていない。そのため、例えば鉄（Ｆｅ）やニッケル（Ｎｉ）など、埋め込み絶縁膜を透過する速度が著しく遅い金属不純物が、表面側の半導体層中にある場合、支持基板内に形成された高濃度ボロン層によってこれら金属不純物をゲッタリングすることはできない。
【０００６】
一方、上記特許文献２に記載の技術においては、埋め込み絶縁膜に部分的に形成されていない領域があるため、半導体層中の金属不純物は、この、部分的に形成されない領域を通過して支持基板側に移動することができる。すなわち、裏面に形成された結晶欠陥もしくは歪みによって金属不純物をゲッタリングすることは可能である。しかしながら、部分的に形成されない領域があるため、そもそもリーク電流や浮遊容量等を低減できるＳＯＩ基板の利点を失ってしまう。
【０００７】
本発明は、こうした実情に鑑みてなされたものであって、その目的は、ＳＯＩ基板としての特性を失うことなく、半導体層中の金属不純物を好適にゲッタリングすることのできるＳＯＩ基板及びその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
こうした目的を達成するため、請求項１に記載の発明では、半導体基板内部に埋め込み絶縁膜を有し、前記埋め込み絶縁膜を境界として前記半導体基板表面側及び裏面側をそれぞれ半導体層及び支持基板とするとともに、半導体デバイスを前記半導体層に作製する際に金属不純物を捕獲・固定するゲッタリングサイトが、前記半導体層に形成されたＳＯＩ基板であり、前記ゲッタリングサイトは、前記埋め込み絶縁膜を形成する際に前記半導体層に導入した歪みである。
【０００９】
ＳＯＩ基板としてのこのような構造では、半導体層中に導入した歪みがゲッタリングサイトとして機能するため、たとえ埋め込み絶縁膜を透過する速度が著しく遅い金属不純物に半導体層が汚染されたとしても、ゲッタリングサイトに早期に捕獲・固定されるようになる。また、背景技術の欄に記載したような従来技術とは異なり、埋め込み絶縁膜に部分的に形成されていない領域はなく、半導体層と支持基板とは埋め込み絶縁膜によって電気的に確実に絶縁されているため、ＳＯＩ基板本来の利点である、リーク電流や浮遊容量等の低減効果を失わない。したがって、ＳＯＩ基板としての上記構造によれば、ＳＯＩ基板としての特性を失うことなく、半導体層中の金属不純物を好適にゲッタリングすることができるようになる。ひいては、金属汚染に起因して生じる半導体デバイスの信頼性の低下を防止することができる。
【００１０】
具体的には、例えば上記請求項２に記載の発明では、前記埋め込み絶縁膜は、その膜厚の一部が前記半導体層側に向けて厚く形成されており、前記歪みは、前記半導体層中の、前記半導体層側に向けて厚く形成された部分の近傍に生じている。
【００１１】
また、上記請求項２に記載の構成において、例えば請求項３に記載の発明のように、前記半導体層側に厚く形成された部分は、当該ＳＯＩ基板の表面に達していることとしてもよい。これにより、素子分離工程を追加すること無しに半導体層に形成される半導体デバイスを素子分離することができるようになる。
【００１２】
一方、上記請求項２または３に記載の構成において、例えば請求項４に記載の発明では、前記埋め込み絶縁膜は、その膜厚の一部が前記支持基板側に向けて厚く形成されており、前記歪みは、前記支持基板中の、前記支持基板側に向けて厚く形成された部分の近傍に生じている。
【００１３】
ＳＯＩ基板としてのこのような構造では、支持基板中に導入された歪みがゲッタリングサイトとして機能するため、支持基板が金属不純物に汚染されたとしても、そうしたゲッタリングサイトに早期の捕獲・固定されるようになる。特に、支持基板中の金属不純物が、埋め込み絶縁膜を容易に通過できる例えば銅のような金属であるとき、支持基板側にゲッタリングサイトが形成されるため、そうした金属不純物が埋め込み絶縁膜を通過する前に予め捕獲・固定することができる。
なお、上記請求項４に記載の構成において、例えば請求項５に記載の発明のように、前記半導体層側に向けて厚く形成された部分と、前記支持基板側に向けて厚く形成された部分とは、前記埋め込み絶縁膜を挟んで対向していることとしてもよい。これにより、埋め込み絶縁膜のうちの同一部を表面側の半導体層側及び支持基板側に向けて厚く形成するだけでよいため、ゲッタリングサイトを容易に形成することができるようになる。
【００１４】
他方、上記請求項１に記載の構成において、例えば請求項６に記載の発明では、前記埋め込み絶縁膜は、前記半導体基板における形成位置の一部が前記半導体層に向けて浅くなっており、前記歪みは、前記半導体層中の、浅い位置に形成された部分の近傍に生じている。これによっても、先の請求項２に記載の発明に記載の発明に準じた効果を得ることができるようになる。
また、上記目的を達成するため、請求項７に記載の発明では、半導体基板に向けて酸素イオンを打ち込むことにより、前記半導体基板の内部に注入層を形成するイオン注入工程と、前記注入層が形成された半導体基板を熱処理することにより、前記半導体基板の内部に埋め込み絶縁膜を形成し、この埋め込み絶縁膜を境界として前記半導体基板表面側及び裏面側をそれぞれ半導体層及び支持基板とするアニール工程とを備えるＳＯＩ基板の製造方法として、前記イオン注入工程にて打ち込む前記酸素イオンの、前記半導体基板の表面を基準とした到達深さを複数段階に異ならせることで、前記半導体層に歪みを導入する。
【００１５】
ＳＯＩ基板の製造方法としてのこのような方法によって製造されるＳＯＩ基板によれば、上記請求項１に記載のＳＯＩ基板に準じた効果が得られるようになる。すなわち、酸素イオンの到達深さが複数段階に異なっているため、注入層さらには埋め込み絶縁膜に段差が生じる。この埋め込み絶縁膜の段差近傍において歪みが生じるため、歪みが半導体層中に導入されることになる。そして、半導体層中に導入された歪みは、半導体デバイスを半導体層に作製する際に有害となる金属不純物を捕獲・固定するゲッタリングサイトとして機能するため、たとえ埋め込み絶縁膜を透過する速度が著しく遅い金属不純物により半導体層が汚染されたとしても、ゲッタリングサイトに早期に捕獲・固定されるようになる。また、背景技術の欄に記載したような従来技術とは異なり、埋め込み絶縁膜に部分的に形成されていない領域はなく、半導体層と支持基板とは埋め込み絶縁膜によって電気的に確実に絶縁されているため、ＳＯＩ基板本来の利点である、リーク電流や浮遊容量等の低減効果を失わない。したがって、ＳＯＩ基板の製造方法としての上記方法によれば、ＳＯＩ基板としての特性を失うことなく、半導体層中の金属不純物を好適にゲッタリングすることのできるＳＯＩ基板を製造することができるようになる。
【００１６】
上記請求項７に記載の方法において、例えば請求項８に記載の発明のように、前記イオン注入工程において異なる複数の加速エネルギーにて前記半導体基板に向けて酸素イオンを打ち込むことにより、半導体基板の表面を基準とした到達深さを複数段階に異ならせることができる。
【００１７】
具体的には、上記請求項８に記載の方法において、例えば請求項９に記載の発明のように、前記イオン注入工程は、第１加速エネルギーにて前記半導体基板に向けて酸素イオンを打ち込むことにより、前記半導体基板表面を基準とした第１深さに第１注入層を形成する第１イオン注入工程と、前記第１加速エネルギーよりも大きい第２加速エネルギーにて前記半導体基板に向けて酸素イオンを打ち込むことにより、前記第１深さよりも深い第２深さに第２注入層を形成する第２イオン注入工程とを含んでおり、前記アニール工程では、前記第１及び第２注入層が形成された半導体基板を熱処理することにより、前記半導体層に向けて一部の膜厚が厚い埋め込み絶縁膜を形成しており、これらイオン注入工程及びアニール工程を通じて、前記半導体層側に向けて厚く形成された部分の近傍に前記歪みを導入することができる。
【００１８】
上記請求項９に記載の方法において、例えば請求項１０に記載の発明のように、前記第１イオン注入工程にて打ち込まれる酸素イオンを遮蔽する第１マスクを、当該第１マスクの一部を選択的に除去した所定の形状にて、前記半導体基板の表面に形成する第１マスク形成工程をさらに備え、前記第１イオン注入工程では、前記第１マスクを介して酸素イオンを選択的に打ち込むこととしてもよい。
【００１９】
上記請求項９または１０に記載の方法において、例えば請求項１１に記載の方法では、前記イオン注入工程は、前記第２加速エネルギーよりも大きい第３加速エネルギーにて前記半導体基板に向けて酸素イオンを打ち込むことにより、前記第２深さよりも深い第３深さに第３注入層を形成する第３イオン注入工程を含んでおり、前記アニール工程では、前記第３注入層が形成された半導体基板を熱処理することにより、前記支持基板側に向けて一部の膜厚が厚い埋め込み絶縁膜を形成しており、これらイオン注入工程及びアニール工程を通じて、前記支持基板側に向けて厚く形成された部分の近傍に前記歪みを導入することとした。
【００２０】
ＳＯＩ基板の製造方法としてのこのような方法によって製造されるＳＯＩ基板によれば、上記請求項４に記載のＳＯＩ基板に準じた効果が得られるようになる。すなわち、支持基板中に導入された歪みがゲッタリングサイトとして機能するため、支持基板が金属不純物で汚染されたとしても、そうしたゲッタリングサイトに早期の捕獲・固定されるようになる。特に、支持基板中を汚染した金属不純物が、埋め込み絶縁膜を容易に通過できる例えば銅のような金属であるとき、支持基板側にゲッタリングサイトが形成されるため、そうした金属が埋め込み絶縁膜を通過して半導体層に侵入する前に予め捕獲・固定することのできるＳＯＩ基板を製造することができる。
【００２１】
上記請求項１１に記載の方法において、例えば請求項１２に記載の発明のように、前記第３イオン注入工程にて打ち込まれる酸素イオンを遮蔽する第２マスクを、当該第２マスクの一部を選択的に除去した所定の形状にて、前記半導体基板の表面に形成する第２マスク形成工程をさらに備え、前記第３イオン注入工程では、前記第２マスクを介して酸素イオンを選択的に打ち込むこととしてもよい。
【００２２】
なお、こうした製法においては、例えば請求項１３に記載の発明のように、前記第１及び第２マスク形成工程を、同一のマスク形成工程として実行し、前記第１及び第２マスクを、同一のマスクとして形成することが望ましい。これにより、複数のマスク形成工程を単一のマスク形成工程にまとめるため、ＳＯＩ基板の製造時間の短縮を図ることができるようになる。ちなみに、同一のマスクを形成することから、上記請求項１３に記載の方法によれば、上記請求項５に記載のＳＯＩ基板が製造されることになる。
【００２３】
なお、例えば請求項１４に記載の発明のように、前記第１イオン注入工程にて形成される前記第１注入層の第１深さを調整することで、前記アニール工程にて形成される埋め込み絶縁膜の、前記半導体層に向けて一部の膜厚が厚く形成される部分を、当該ＳＯＩ基板の表面に露出させることとしてもよい。これにより、半導体デバイス毎に半導体層を電気的に分離する素子分離工程を備えなくても、半導体層にゲッタリングサイトが導入されるだけでなく、半導体層に作り込まれる半導体デバイス間の電気的な絶縁もなされたＳＯＩ基板が製造されるようになる。
【００２４】
もっとも、上記請求項９〜１３のいずれかに記載の方法において、例えば請求項１５に記載の発明では、前記埋め込み絶縁膜の膜厚の一部が前記半導体層側に向けて厚く形成された半導体基板に対し、前記半導体デバイス毎に前記半導体層を電気的に分離する素子分離工程をさらに備えることとしてもよい。これによっても、上記請求項１４と同様に、半導体層にゲッタリングサイトが導入されるだけでなく、半導体層に作り込まれる半導体デバイス間の電気的な絶縁もなされたＳＯＩ基板が製造されるようになる。
【００２５】
具体的には、例えば請求項１６に記載の発明のように、前記素子分離工程では、前記埋め込み絶縁膜の前記半導体層側に向けて厚く形成された部分に対応する前記半導体基板の表面にＬＯＣＯＳ酸化膜を形成し、該ＬＯＣＯＳ酸化膜と前記埋め込み絶縁膜とを一体にすることで、前記半導体デバイス毎に前記半導体層を電気的に分離することとしてもよい。特に、請求項１７に記載の発明のように、前記ＬＯＣＯＳ酸化膜を形成するに先立ち、前記第１イオン注入工程にて形成される前記第１注入層の第１深さを調整することで、前記埋め込み絶縁膜の、前記半導体層に向けて一部の膜厚が厚く形成される部分の直上に残存する前記半導体層の厚さを調整すれば、熱酸化するだけで、ＬＯＣＯＳ酸化膜と埋め込み絶縁膜とを一体にすることができるようになる。すなわち、当該ＳＯＩ基板の製造プロセスの簡素化を図ることができるようになる。
【００２６】
また、例えば請求項１８に記載の発明のように、前記素子分離工程では、前記埋め込み絶縁膜の前記半導体層側に向けて厚く形成された部分が露出するまで前記半導体層に溝を形成するとともに該溝に埋め込み酸化膜を形成し、該埋め込み酸化膜と前記埋め込み絶縁膜とを一体にすることで、前記半導体デバイス毎に前記半導体層を電気的に分離することとしてもよい。
【００２７】
一方、上記請求項７に記載の方法において、例えば請求項１９に記載の発明では、前記イオン注入工程は、同一の加速エネルギーにて前記半導体基板に向けて酸素イオンを打ち込んでおり、前記イオン注入工程にて打ち込まれる酸素イオンの到達距離を変化させる第３マスクを前記半導体基板の表面に所定の形状にて形成する第３マスク形成工程を備え、前記アニール工程では、前記注入層が形成された半導体基板を熱処理することにより、一部が前記半導体層に向けて浅い位置に形成された埋め込み絶縁膜を形成し、これら第３マスク形成工程、イオン注入工程及びアニール工程を通じて、前記浅い位置に形成された部分の近傍に前記歪みを導入することとした。ＳＯＩ基板の製造方法としてのこのような方法によって製造されるＳＯＩ基板によれば、上記請求項６に記載のＳＯＩ基板に準じた効果が得られるようになる。
【発明を実施するための最良の形態】
【００２８】
（第１の実施の形態）
以下、この発明に係る、ＳＯＩ基板及びその製造方法の第１の実施の形態について、図１〜図３を参照しつつ説明する。なお、図１は、この実施の形態に係るＳＯＩ基板の側面断面図であり、図２（ａ）及び（ｂ）は、この実施の形態に係るＳＯＩ基板の製造プロセスを模式的に示す側面断面図であり、図３（ａ）〜（ｃ）は、製造されたＳＯＩ基板に半導体デバイスを作製する作製プロセスを模式的に示す側面断面図である。
【００２９】
図１に示されるように、ＳＯＩ基板１は、基本的に、支持基板として機能する単結晶のシリコン（Ｓｉ）基板１０と、酸素イオン注入及び高温熱処理でシリコン基板１０上表面全面に形成された、埋め込み絶縁膜として機能するシリコン酸化膜（ＳｉＯ２）２０と、該シリコン酸化膜２０上表面全面に形成された、半導体層として機能するシリコン（Ｓｉ）層３０とを有している。なお、半導体デバイスは、シリコン層３０内部に作製される。
【００３０】
また、図１に示されるように、本実施の形態のＳＯＩ基板１は、そのシリコン酸化膜２０の一部に、シリコン層３０側に向けてのみ厚く形成された肉厚部２１を有している。ただし、肉厚部２１は、厚く形成されたとは言え、シリコン層３０の層厚よりも薄く形成されている。したがって、肉厚部２１は、その上表面がシリコン層３０に露出することはなく埋没している。なお、この肉厚部２１の形成方法については、図２を用いて後述する。さらに、そうした形成方法に起因して、シリコン層３０中の上記肉厚部２１近傍には、シリコン層３０を構成する単結晶シリコンに歪みが生じている。
【００３１】
こうしたＳＯＩ基板の製造に際しては、まず、準備工程として、単結晶シリコン（Ｓｉ）からなる半導体基板１００を準備する。
【００３２】
次に、半導体基板１００を熱酸化すると共に通常のフォトリソグラフィー技術を適用することにより、図２（ａ）に示すように、所定の形状を有する酸化膜マスク（第１マスク）１３０を形成する。ここで、酸化膜マスクの除去部１３０ａは後述する素子分離部に対応するように設定し、酸化膜マスク１３０は、後述の第２イオン注入工程において酸素イオンを打ち込む際の注入深さを考慮してその膜厚が例えば「１〜２［μｍ］」に設定されている。そのため、酸化膜マスク１３０は、十分な酸素イオンの遮蔽効果を有する。なお、酸化膜マスク１３０として熱酸化膜を用いたがこれに限らずＣＶＤ法により作製した酸化膜を使用してもよい。そして、半導体基板１００及び酸化膜マスク１３０全面に、例えば（第１）加速エネルギー「１８０ＫｅＶ」及びドーズ量「１×１０＾１９［個／平方ｃｍ］」にて、酸素イオンを打ち込み、半導体基板１００の表面から（第１）深さＤ１に第１注入層１２１を形成する。なお、この第１イオン注入工程において打ち込まれた酸素イオンにて構成される第１注入層１２１は、後述のアニール工程後、先の図１に示した肉厚部２１となる。
【００３３】
このように、第１イオン注入工程を終えると、次に、半導体基板１００上表面に形成された酸化膜マスク１３０を除去し、図２（ｂ）に示すように、半導体基板１００の上方（シリコン層３０側）から、例えば（第２）加速エネルギー「２００ＫｅＶ」及びドーズ量「１×１０＾１９［個／平方ｃｍ］」にて、酸素イオンを打ち込み（イオン注入）、半導体基板１００の表面から（第２）深さＤ２に第２注入層１２２を形成する。ちなみに、打ち込まれた酸素イオンが到達する深さＤ２は、基本的に、イオン注入条件（主に加速エネルギー）に応じて決まり、この工程では半導体基板１００全面に対して同一条件の下で酸素イオンを注入するため、図２（ｂ）に示すように、略同一となっている。なお、打ち込まれた酸素イオンにて構成される第２注入層１２２は、後述のアニール工程終了後、先の図１に示したシリコン酸化膜２０となる。
【００３４】
このように、第２イオン注入工程を終えると、次に、通常のＳＩＭＯＸ法においても実行されているように、例えば「１３００℃以上」の温度にて、およそ「２時間」熱処理を実行する。ちなみに、半導体基板１００表層部（シリコン層３０に相当）のうち、先の第１及び第２イオン注入工程において酸素イオンが通過した部分を構成するシリコンは、酸素イオンが通過したことに起因して非晶質化している。こうした高温熱処理を通じて、非晶質化したシリコンは再結晶されると共に、注入した酸素とシリコンが反応して安定なシリコン酸化膜２０及び肉厚部２１が半導体基板１００内部に形成されることになる（図１参照）。なお、酸素とシリコンが反応してシリコン酸化膜となる際に体積膨張するが、その際に肉厚部２１の側面に接するシリコンは酸化膜の引っ張り応力を受けて歪み、これが既述したゲッタリングサイトとして機能するようになる。
【００３５】
次に、このようにして製造されたＳＯＩ基板１のシリコン層３０に対し、半導体デバイスを作製する。まず、図３（ａ）及び（ｂ）に示されるように、半導体デバイス毎にシリコン層３０を電気的に分離する素子分離工程を実行する。
【００３６】
すなわち、図３（ａ）に示されるように、上記ＳＯＩ基板１の上表面全面に、例えば熱酸化を通じて、シリコン酸化膜１４０を所定の膜厚にて形成する。次に、こうして形成されたシリコン酸化膜１４０の上表面全面に対し、例えばＣＶＤ（化学気相成長）法等を通じて、耐酸化性を有するシリコン窒化膜１５０を所定の膜厚にて形成する。そして、通常のフォトリソグラフィー技術を適用して選択的に形成したフォトレジストマスク１６０により、シリコン窒化膜１５０のうちの上記肉厚部２１に対向する部分の窒化膜を除去する。その後、フォトレジストマスク１６０を除去し、熱酸化により、シリコン酸化膜１４０の露出した部分の下層のシリコンを選択的に酸化するいわゆるＬＯＣＯＳ酸化膜（図示略）を肉厚部２１と一体の酸化膜となるように形成することで、図３（ｂ）に示すような、シリコン層３０を各素子形成領域の別に電気的に分離されたＳＯＩ基板２とすることが出来る。このように、シリコン層３０のうち、シリコン酸化膜１４０下表面と肉厚部２１上表面との間に残存するシリコン部分の厚さは僅かであるため、ＬＯＣＯＳ酸化膜を薄く形成することができ、いわゆるバーズビークが生じにくくなる。そして、バーズビークが生じにくくなるため、シリコン層３０に占める素子形成可能領域が減少することを最小限に留めることができるようになる。次に、図３（ｃ）に示すように、通常の半導体デバイス工程で例えばＭＯＳトランジスタがシリコン層３０の素子形成領域に形成される。
【００３７】
以上説明した第１の実施の形態では、シリコン層３０を構成する単結晶シリコンに歪みが導入されることにより、これがゲッタリングサイトとして機能する。そのため、たとえシリコン酸化膜２０を透過する速度が著しく遅い重金属（例えば鉄（Ｆｅ）やニッケル（Ｎｉ））などの金属不純物でシリコン層３０が汚染されたとしても、ゲッタリングサイトに早期に捕獲・固定される。
また、背景技術の欄に記載したような従来技術とは異なり、シリコン酸化膜２０に部分的に形成されていない領域はなく、シリコン層３０とシリコン基板１０とはシリコン酸化膜２０によって電気的に確実に分断されているため、ＳＯＩ基板１本来の利点である、リーク電流や浮遊容量等の低減効果が失われない。
【００３８】
このように、シリコン層３０中の金属不純物を好適にゲッタリングすることができるため、シリコン層３０に作製される半導体デバイスの信頼性の低下を防止することができる。
【００３９】
なお、本発明に係るＳＯＩ基板及びその製造方法は、上記第１の実施の形態で例示した構成及び方法に限られるものではなく、本実施の形態を適宜変更した例えば次の形態として実行することもできる。
上記第１の実施の形態では、先の図３（ａ）及び（ｂ）に示したように、シリコン酸化膜１４０の熱酸化を通じて、該シリコン酸化膜１４０と肉厚部２１とを一体の酸化膜にし、シリコン層３０を各素子形成領域の別に電気的に分離していたが、これに限らない。他に例えば図４（ａ）〜（ｄ）に示すように、いわゆるＳＴＩ技術を通じて素子分離することとしてもよい。
【００４０】
詳しくは、まず、上記ＳＯＩ基板１（図１参照）を例えば熱酸化することにより、ＳＯＩ基板１の上表面全面に、シリコン酸化膜１４０を所定の膜厚にて形成する。こうして形成されたシリコン酸化膜１４０の上表面全面に対し、例えばＣＶＤ（化学気相成長）法等を通じて、シリコン窒化膜１５０を所定の膜厚にて形成する。そして、通常のフォトリソグラフィー技術を適用して、選択的に形成したフォトレジストマスク１６０によりシリコン窒化膜１５０、シリコン酸化膜１４０を選択的に除去し、フォトレジストマスク１６０除去後、シリコン窒化膜１５０をマスクとしてシリコン層３０のうちの上記肉厚部２１上表面と対向する部分をエッチングすることにより、浅い溝（ＳＴＩ）を形成する。ちなみに、ＳＴＩが形成されると、上記肉厚部２１上表面は、このＳＴＩを介して雰囲気に露出するようになる。なお、図４（ａ）に示すように、そうしたＳＴＩを形成するために必要となる、シリコン窒化膜１５０上表面に適宜の材料にて形成されるレジストマスク１６０の形成方法や、シリコン窒化膜１５０を形成する際に使用したＣＶＤ法などについては、一般的な技術を用いているため、ここでの詳細な説明を割愛する。
【００４１】
次に、シリコン層３０（単結晶シリコン）を熱酸化することにより、ＳＴＩの側壁を覆うシリコン酸化膜（図示略）を形成する。そうしたシリコン酸化膜を形成した後、例えばプラズマＣＶＤ法を通じて、埋め込み酸化膜１７０を形成する。この埋め込み酸化膜１７０は、図４（ｂ）に示すように、シリコン窒化膜１５０上表面を覆うだけでなく、上記ＳＴＩを埋め込んでもいる。
【００４２】
次に、埋め込み酸化膜１７０のうちの、シリコン窒化膜１５０上表面に形成された部分を、例えばＣＭＰ等を通じて研磨除去する。続いて、シリコン窒化膜１５０及びシリコン酸化膜１４０を、例えばウェットエッチングを通じて順次除去する。こうして、図４（ｃ）に示す、ＳＴＩを通じて素子分離領域が形成されたＳＯＩ基板２ａが完成することになる。なお、上記ＣＭＰやウエットエッチング等については一般に知られた技術を利用しているため、ここでの詳細な説明を割愛する。
【００４３】
さらに、このようにして、ＳＯＩ基板２ａが形成されると、図４（ｄ）に示すように、半導体デバイス形成工程が実行されるが、先の図３（ｃ）に示した半導体デバイス形成工程に準じているため、ここでの詳細な説明を割愛する。
【００４４】
もっとも、図３（ａ）及び（ｂ）並びに図４（ａ）〜（ｃ）に示した素子分離工程を割愛しても、こうした素子分離がなされたＳＯＩ基板２及び２ａを製造することもできる。詳しくは、先の図２（ａ）に示す第１イオン注入工程において注入される酸素イオンの深さＤ１を調整することで、肉厚部２１上に残存するシリコン部分の厚さを調整し、その後シリコン層３０を熱酸化して、肉厚部２１と一体の酸化膜となるように形成する。これによっても、上記変形例に準じた効果が得られるようになるとともに、当該ＳＯＩ基板の製造プロセスの簡素化を図ることができるようにもなる。
【００４５】
更に別の方法としては、深さＤ１を調整することで、アニール工程の実行後に、肉厚部２２の上表面を露出させる。これによれば、上記変形例に準じた効果が得られるようになるとともに、素子分離工程を割愛することができるようにもなる。
【００４６】
（第２の実施の形態）
以下、この発明に係る、ＳＯＩ基板及びその製造方法の第２の実施の形態について、図５及び図６を参照しつつ説明する。なお、図５は、この実施の形態に係るＳＯＩ基板の側面断面図であり、図６は、この実施の形態に係るＳＯＩ基板の製造プロセスの一部を模式的に示す側面断面図である。これら図５及び図６に示されるように、この第２の実施の形態も、先の図１〜図３に示した第１の実施の形態に準じた構成及び製造方法となっている。
【００４７】
詳しくは、図５に示すように、この実施の形態のＳＯＩ基板１ａは、シリコン酸化膜２０を内部に有しており、シリコン酸化膜２０は、その一部が厚く形成された肉厚部２３を有している。
【００４８】
この肉厚部２３は、シリコン層３０側に厚く形成された部分及びシリコン基板１０側に厚く形成された部分がそれぞれ、シリコン酸化膜２０を挟んで対向して形成されることにより、一体の肉厚部として構成されている。また、肉厚部２３のうちシリコン層３０側に厚く形成された部分は、厚く形成されたとは言え、図５に示されるように、シリコン層３０の層厚よりも薄く形成されており、肉厚部２３の上表面は雰囲気に露出することなくシリコン層３０に埋没している。また、肉厚部２３のうちシリコン基板１０側に厚く形成された部分も、厚く形成されたとは言え、図５に示されるように、シリコン基板１０の厚さよりも薄く形成されており、肉厚部２３の下表面も雰囲気に露出することなくシリコン基板１０に埋没している。なお、この肉厚部２３の形成方法については、図６を用いて後述する。また、そうした形成方法に起因して、シリコン層３０中の上記肉厚部２３近傍及びシリコン基板１０中の上記肉厚部２３近傍には、シリコン層３０及びシリコン基板１０を構成する単結晶シリコンに歪みが生じており、この歪みがゲッタリングサイトとして機能する。
【００４９】
こうしたＳＯＩ基板を製造するに際しては、まず、先の第１の実施の形態と同様に、準備工程を実行し、その後、図６に示す後述の第１イオン注入工程を実行する。この第１イオン注入工程を終えると、続けて、第２イオン注入工程及び第３イオン注入工程を実行し、さらにアニール工程を実行する。なお、本実施の形態の第１イオン注入工程は、特許請求の範囲に記載した第３イオン注入工程に、本実施の形態の第２及び第３イオン注入工程は、特許請求の範囲に記載した第１及び第２イオン注入工程にそれぞれ相当する。ちなみに、これら準備工程並びに第２及び第３イオン注入工程については、先の第１の実施の形態と全く同一である（先の図２（ａ）及び（ｂ）参照）ことから、ここでの重複する説明を割愛する。
【００５０】
詳しくは、上記準備工程を終えると、次に、第１イオン注入工程として、半導体基板１００及び酸化膜マスク１３０の上方（シリコン層３０側）からこれらの全面に対し、例えば（第３）加速エネルギー「２２０ＫｅＶ」及びドーズ量「１×１０＾１９［個／平方ｃｍ］」にて、酸素イオンを打ち込み、半導体基板１００の表面から（第３）深さＤ３に（第３）注入層１２３を形成する。
【００５１】
酸化膜マスク１３０の除去部１３０ａの直上から半導体基板１００に向けて打ち込まれた酸素イオンは、図６に示すように、後の第２イオン注入工程にて形成される注入層１２１よりも深層に、さらに、図６では図示を割愛しているが、後の第３イオン注入工程にて形成される注入層１２２よりも深層に到達する。なお、この第１イオン注入工程において打ち込まれた酸素イオンにて構成される注入層１２３及び第３イオン注入工程において打ち込まれた酸素イオンにて構成される注入層１２１は、第３イオン注入工程後に行われるアニール工程後、先の図５に示した肉厚部２３となる。また、そうしたアニール工程や、その後に実行される素子分離工程（図３（ａ）及び（ｂ）参照）並びにデバイス形成工程（図３（ｃ）参照）についても、先の第１の実施の形態で説明した各工程に準じているため、ここでの重複する説明を割愛する。
【００５２】
以上説明した第２の実施の形態によれば、上記第１の実施の形態に準じた効果に加え、さらに次のような効果を得ることができるようになる。
【００５３】
上記第２の実施の形態では、肉厚部２３は、シリコン層３０側に厚く形成された部分及びシリコン基板１０側に厚く形成された部分がそれぞれ、シリコン酸化膜２０を挟んで対向して形成されることにより、一体の肉厚部として構成されていることとした。また、シリコン層３０中の肉厚部２３近傍及びシリコン基板１０中の肉厚部２３近傍に、シリコン層３０及びシリコン基板１０を構成する単結晶シリコンに歪みが生じており、この歪みをゲッタリングサイトとして使用することとした。これにより、シリコン基板１０が金属物質に汚染されたとしても、こうしたゲッタリングサイトに早期の捕獲・固定されるようになる。特に、シリコン基板１０の金属不純物が、シリコン酸化膜２０を容易に通過してシリコン層３０に侵入することのできる例えば銅のような金属であるとき、境界であるシリコン酸化膜２０のシリコン基板１０側にゲッタリングサイトが形成されるため、そうした金属がシリコン酸化膜２０を通過してシリコン層３０に侵入する前に予め捕獲・固定することができるようになる。
【００５４】
なお、本発明に係るＳＯＩ基板及びその製造方法は、上記第２の実施の形態で例示した構成及び方法に限られるものではなく、本実施の形態を適宜変更した例えば次の形態として実行することもできる。
【００５５】
上記第２の実施の形態では、図６に示す第１イオン注入工程、先の図２（ａ）及び（ｂ）に示した第２及び第３イオン注入工程、並びに上記アニール工程の実行をもってＳＯＩ基板１ａが完成するものとしていたが、これに限らない。先の第１の実施の形態の変形例と同様に、これらの工程に加え、先の図３（ａ）及び（ｂ）に示す素子分離工程の実行をもってＳＯＩ基板が完成するものとしてもよい。すなわち、ＳＯＩ基板の製造方法として、素子分離工程を加えることとしてもよい。こうした製造方法を通じて製造されたＳＯＩ基板は、先の図３（ｂ）に対応する図として図７に示すように、当該ＳＯＩ基板２ｂの上表面に肉厚部２４が達しており、肉厚部２４の上表面が雰囲気に露出しているため、素子分離が確実になされている。
【００５６】
また、上記第２の実施の形態では、先の図３（ａ）及び（ｂ）に示したシリコン酸化膜１４０の熱酸化に準じて、シリコン酸化膜１４０と肉厚部２３とを一体の酸化膜にし、シリコン層３０を各素子形成領域の別に電気的に分離していたが、これに限らない。これも先の第１の実施の形態と同様に、先の図４（ａ）〜（ｄ）に示したいわゆるＳＴＩ技術を通じて素子分離することとしてもよい。
【００５７】
もっとも、素子分離工程を割愛しても、こうした素子分離がなされたＳＯＩ基板を製造することもできる。詳しくは、先の図２（ａ）に示す第２イオン注入工程において注入される酸素イオンの深さＤ１を調整することで、アニール工程の実行後に、肉厚部２３の上表面が雰囲気に露出するようにしてもよい。これによっても、上記変形例に準じた効果が得られるようになるとともに、素子分離工程を割愛することができるようにもなる。
【００５８】
また、上記第２の実施の形態では、第１イオン注入工程（図６参照）においても、第２イオン注入工程（図２（ａ）参照）においても、同一の酸化膜マスク１３０（第１マスク及び第２マスクに相当）を用いていた。そのため、シリコン層３０に向けて厚く形成された部分と、シリコン基板１０に向けて厚く形成された部分とが、シリコン酸化膜２０を挟んで対向するように形成されていた。しかし、酸化膜マスクについてはこれに限らず、第１イオン注入工程及び第２イオン注入工程の各別に、異なる位置に除去部を有する酸化膜マスクを形成することとしてもよい。すなわち、シリコン層３０に向けて厚く形成された部分と、シリコン基板１０に向けて厚く形成された部分が、シリコン酸化膜２０を挟んで対向しなくともよい。要は、シリコン基板１０に向けて厚く形成された部分があれば、上記第２の実施の形態に準じた効果を得ることはできる。ただし、互いに異なる位置に除去部を有するように第１マスク及び第２マスクを熱酸化を通じて形成しようとすると、特に第２マスクを形成するための熱酸化に起因して、シリコン層３０が消滅してしまうおそれがある。そのため、異なる位置に除去部を有するように第１マスク及び第２マスクを形成するに際しては、少なくとも第２マスクについては、熱酸化を通じて形成するのではなく、例えば既述のＣＶＤ法等を通じて形成する必要がある。
【００５９】
（第３の実施の形態）
以下、この発明に係る、ＳＯＩ基板及びその製造方法の第３の実施の形態について、図８及び図９を参照しつつ説明する。なお、図８は、この実施の形態に係るＳＯＩ基板の側面断面図であり、図９は、この実施の形態に係るＳＯＩ基板の製造プロセスの一部を模式的に示す側面断面図である。
【００６０】
図８に示されるように、ＳＯＩ基板３は、基本的に、支持基板として機能する単結晶のシリコン（Ｓｉ）基板１０と、該シリコン基板１０上表面全面に酸素イオン注入と高温熱処理で形成された、埋め込み絶縁膜として機能するシリコン酸化膜（ＳｉＯ２）２０と、該シリコン酸化膜２０上表面全面に形成された、半導体層として機能するシリコン（Ｓｉ）層３０とを有している。なお、半導体デバイスは、シリコン層３０内部に作製される。
また、図８に示されるように、ＳＯＩ基板３のシリコン酸化膜２０は、ＳＯＩ基板３における形成位置の一部がシリコン層３０に向けて浅くなっている部位２５を有する。ただし、部位２５は、シリコン層３０に向けて浅い位置に形成されているとは言え、その上表面がシリコン層３０に露出することはなく埋没している。なお、この部位２５の形成方法については、図９を用いて後述する。さらに、そうした形成方法に起因して、シリコン層３０中の上記部位２５近傍には、シリコン層３０を構成する単結晶シリコンに歪みが生じており、この歪みがゲッタリングサイトとして機能する。
【００６１】
こうしたＳＯＩ基板の製造に際しては、先の第１及び第２の実施の形態と同様に、まず、準備工程として、単結晶シリコン（Ｓｉ）からなる半導体基板１００を準備する。
【００６２】
次に、この半導体基板１００を熱酸化すると共に通常のフォトリソグラフィー技術を適用することにより、所定の形状を有する酸化膜マスク（第２マスク）１３１を形成する。具体的には、酸化膜マスク１３１は、半導体基板１００上表面の所定の位置にのみ残されており、半導体基板１００上表面のうちのこの酸化膜マスク１３１が形成された部分のみ露出されず、他の部分は露出している。なお、酸化膜マスク１３１は、後述の第４イオン注入工程において酸素イオンを打ち込む際の注入深さを考慮してその膜厚が設定されている。そのため、酸化膜マスク１３１は、該酸化膜マスク１３１を通過しようとする酸素イオンを遮蔽してしまうほどではないものの、その飛程を抑制する効果を有する。
【００６３】
次に、図９に示すように、先の第２イオン注入工程と同様に、酸化膜マスク１３１が形成された半導体基板１００全面に、例えば（第１）加速エネルギー「２００ＫｅＶ」及びドーズ量「１×１０＾１９［個／平方ｃｍ］」にて、酸素イオンを打ち込み（イオン注入）、半導体基板１００内部に第４注入層１２４及び第５注入層１２５を形成する。ちなみに、打ち込まれた酸素イオンが到達する深さは、基本的に、イオン注入条件（主に加速エネルギー）に応じて決まることは既述した通りであり、この工程では半導体基板１００全面に対して同一条件の下で酸素イオンを注入するため、図９に示すように、酸化膜マスク１３１の有無により、第４注入層１２４が形成される深さＤ４と第５注入層１２５が形成される深さＤ５とは異なっている。具体的には、図９に示すように、深さＤ４は、深さＤ５よりも浅くなっている。
【００６４】
なお、打ち込まれた酸素イオンにて構成される第４注入層１２４は、アニール工程終了後、先の図８に示したシリコン酸化膜２０となり、第５注入層１２５は、アニール工程終了後、先の図８に示した部位２５となる。こうしたアニール工程や、その後に実行される素子分離工程（図３（ａ）及び（ｂ）参照）並びにデバイス形成工程（図３（ｃ）参照）についても、先の第１及び第２の実施の形態で説明した各工程に準じているため、ここでの重複する説明を割愛する。
【００６５】
以上説明した第３の実施の形態によっても、上記第１の実施の形態に準じた効果を得ることができるようになる。
【図面の簡単な説明】
【００６６】
【図１】この発明に係るＳＯＩ基板の第１の実施の形態について、その断面構造を側面方向から示す側面断面図。
【図２】同第１の実施の形態のＳＯＩ基板の製造方法について、（ａ）及び（ｂ）は、その製造プロセスを模式的に示す側面断面図。
【図３】同第１の実施の形態のＳＯＩ基板について、（ａ）〜（ｃ）は、半導体デバイスを作製する作製プロセスを模式的に示す側面断面図。
【図４】同第１の実施の形態の変形例について、（ａ）〜（ｄ）は、その製造プロセスを示す側面断面図。
【図５】この発明に係るＳＯＩ基板の第２の実施の形態について、その断面構造を側面方向から示す側面断面図。
【図６】同第２の実施の形態のＳＯＩ基板の製造方法について、その製造プロセスを模式的に示す側面断面図。
【図７】同第２の実施の形態のＳＯＩ基板の変形例について、その断面構造を側面方向から示す側面断面図。
【図８】この発明に係るＳＯＩ基板の第３の実施の形態について、その断面構造を側面方向から示す側面断面図。
【図９】同第３の実施の形態のＳＯＩ基板の製造方法について、その製造プロセスを模式的に示す側面断面図。
【符号の説明】
【００６７】
１、１ａ、２、２ａ、３…ＳＯＩ基板、１０…シリコン基板（支持基板）、２０…シリコン酸化膜（埋め込み絶縁膜）、２１、２２、２３、２４…肉厚部、２５…浅い位置に形成された部位、３０…シリコン層（半導体層）、１００…半導体基板、１２１…第１注入層、１２２…第２注入層、１２３…第３注入層、１２４…第４注入層、１２５…第５注入層、１３０、１３１…酸化膜マスク、１３０ａ…貫通溝、１４０…シリコン酸化膜、１５０…シリコン窒化膜、１５０ａ…貫通溝、１６０…レジストマスク。
【図１】
2008300589.tif 000003
【図２】
2008300589.tif 000004
【図３】
2008300589.tif 000005
【図４】
2008300589.tif 000006
【図５】
2008300589.tif 000007
【図６】
2008300589.tif 000008
【図７】
2008300589.tif 000009
【図８】
2008300589.tif 000010
【図９】
2008300589.tif 000011