(57)【要約】【解決手段】  ベースの上にパッケージ材料層を形成し、パッケージ材料層を半固化させるステップ１と、パッケージ材料層の表面粘性に基づきマイクロデバイスのアレイをパッケージ材料層の表面に掴持するステップ２と、マイクロデバイスのアレイを共晶金属に合わせて接合するステップ３と、マイクロデバイスのアレイおよび共晶金属に共晶処理を行なうと共に、パッケージ材料の半固化状態を保つステップ４と、半固化パッケージ材料層とパッケージ基板に圧着を行い、パッケージ材料層がマイクロデバイスを覆うと共に、パッケージ材料を完全固化させるステップ５と、ベースを取り除くステップ６とを含む。半固化シリコーンでマイクロデバイスの掴持を行い、低温高真空圧着でマイクロデバイスの転写および密封を行うことで、技術が簡単且つスムーズで、マイクロデバイスの隙間のないパッケージが実現され、パッケージの品質向上、コスト削減ができる。【選択図】図１
2021501995.tif 000002
【特許請求の範囲】
【請求項１】
ベースを提供し、前記ベースの上にパッケージ材料層を形成すると共に、前記パッケージ材料層に対して第１の温度で半固化処理を行うステップであって、
前記第１の温度が前記パッケージ材料層の完全固化温度よりも低いことで、前記パッケージ材料層が粘性を具えることを確保する、ステップ（１）と、
マイクロデバイスのアレイを提供し、前記パッケージ材料層の表面粘性に基づいて、前記マイクロデバイスのアレイを前記パッケージ材料層の表面に掴持するステップ（２）と、
パッケージ基板を提供し、前記パッケージ基板の表面には前記マイクロデバイスのアレイに対応する共晶金属が備わっていて、前記マイクロデバイスのアレイを前記共晶金属に合わせて接合するステップ（３）と、
前記マイクロデバイスのアレイおよび前記共晶金属に対して第２の温度で共晶処理を行なうと共に、前記パッケージ材料の半固化状態を保つステップ（４）と、
半固化された前記パッケージ材料層および前記パッケージ基板に圧着を行なって、前記パッケージ材料層が前記マイクロデバイスを覆うようにすると共に、前記パッケージ材料に対して完全固化を行なうステップ（５）と、
前記ベースを取り除くステップ（６）と、を含む、ことを特徴とする、マイクロデバイスのパッケージ方法。
【請求項２】
前記パッケージ材料層は、シリコーンを含み、前記半固化処理に採用される前記第１の温度は、６０℃〜１５０℃の範囲内で選定される上、前記完全固化温度は１５０℃〜２００℃であることを特徴とする、請求項１に記載のマイクロデバイスのパッケージ方法。
【請求項３】
前記共晶金属は、ＡｇＳｎＣｕ合金およびＡｕＳｎ合金からなる群の中の一種を含み、前記第２の温度は、３５０℃以下であることを特徴とする、請求項１に記載のマイクロデバイスのパッケージ方法。
【請求項４】
前記マイクロデバイスのアレイと前記共晶金属との共晶処理時間は、１ｍｉｎ以下であり、且つ前記パッケージ材料は温度が３５０℃以下である場合、熱を受ける時間が１ｍｉｎ以下の条件下で半固化状態を保つことを特徴とする、請求項３に記載のマイクロデバイスのパッケージ方法。
【請求項５】
前記共晶金属は、ＩｎおよびＢｉＳｎ合金からなる群の中の一種を含み、前記第２の温度は、前記パッケージ材料の完全固化温度以下であることを特徴とする、請求項１に記載のマイクロデバイスのパッケージ方法。
【請求項６】
前記パッケージ材料層の厚さは、前記マイクロデバイスおよび前記共晶金属の総厚さよりも大きいことを特徴とする、請求項１に記載のマイクロデバイスのパッケージ方法。
【請求項７】
ステップ（２）において、前記マイクロデバイスのアレイは、サスペンション式構造が採用されていることで、前記パッケージ材料層の粘性を備える表面に掴持されやすいことを特徴とする、請求項１に記載のマイクロデバイスのパッケージ方法。
【請求項８】
前記サスペンション式構造は、
支持層と、
それぞれ前記支持層の表面にある複数の安定柱と、
マイクロデバイスのアレイであって、該アレイにおける各マイクロデバイスが若干個の安定柱により支持されているマイクロデバイスのアレイと、を含むことを特徴とする、請求項７に記載のマイクロデバイスのパッケージ方法。
【請求項９】
ステップ（５）において、
真空圧着の方式を採用して半固化された前記パッケージ材料層および前記パッケージ基板に圧着を行うことで、前記マイクロデバイスの表面が前記パッケージ材料層により完全に覆われることを確保し、前記パッケージ材料層を前記マイクロデバイスの間にある隙間に完全に充填させることを特徴とする、請求項１に記載のマイクロデバイスのパッケージ方法。
【請求項１０】
前記ベースは、ステンレスのベースであり、ステップ（６）において、前記ステンレスのベースを前記パッケージ材料から直接に外すことを特徴とする、請求項１に記載のマイクロデバイスのパッケージ方法。
【請求項１１】
ステップ（１）において、ベースを提供した後、前記ベースの上に剥離層および保護層を順次に形成するステップをさらに含み、そして前記保護層の上にパッケージ材料層を形成し、ステップ（６）において、まず前記剥離層に基づいてレーザー剥離方法を採用して前記ベースを取り除き、そして湿式エッチングを採用して前記保護層を取り除くことを特徴とする、請求項１に記載のマイクロデバイスのパッケージ方法。
【請求項１２】
前記ベースはサファイアベースを含み、前記剥離層はＧａＮを含み、前記保護層はＩＴＯ層を含むことを特徴とする、請求項１１に記載のマイクロデバイスのパッケージ方法。
【請求項１３】
前記マイクロデバイスのアレイは、ファインピッチ発光ダイオードアレイを含むことを特徴とする、請求項１に記載のマイクロデバイスのパッケージ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体の製造分野に関し、特にマイクロデバイスのパッケージ方法に関する。
【背景技術】
【０００２】
マイクロデバイス技術とは、基板上に高密度で集積されているサイズが微小なデバイスアレイを指すものである。現在、マイクロ発光ダイオード（Micro LED）技術は盛んに研究されつつあり、工業界では高品質のマイクロ発光ダイオードが市場に投入されることが期待されている。高品質のマイクロ発光ダイオードの製品は、市場における既存のＬＣＤ／ＯＬＥＤなどの従来のディスプレー製品に対して多大な影響を与える。
【０００３】
マイクロ発光ダイオードを製造するプロセスにおいて、まず、ドナーパッケージ基板の上にマイクロデバイスを形成し、そしてマイクロデバイスをアクセプターパッケージ基板の上に転写する。アクセプターパッケージ基板は例えばディスプレーである。マイクロデバイスを製造するプロセスにおける困難の１つは、どのようにマイクロデバイスをドナーパッケージ基板の上からアクセプターパッケージ基板の上に転写するかである。
【０００４】
従来のマイクロデバイスを転写する方法は、ウェーハ接合（Wafer Bonding）を介してマイクロデバイスを転写パッケージ基板からアクセプターパッケージ基板に転写する。転写する方法における１つの実施方法は、直接転写であり、すなわち、マイクロデバイスのアレイを転写パッケージ基板からアクセプターパッケージ基板に直接に接合してから、剥離またはエッチングを通して転写パッケージ基板を取り除く方法であるが、転写を作るために常に余ったエピタキシャル層を犠牲にする必要がある。他の１つの実施方法は、間接転写である。まず、転写媒体はマイクロデバイスのアレイを取り出し、転写媒体を接着してマイクロデバイスのアレイをアクセプターパッケージ基板に接合し、そして転写媒体を取り除く。転写媒体は耐高熱が求められる。
【０００５】
従来のマイクロデバイスの転写技術は、ファンデルワールス力、静電吸着、相変化転写、およびレーザーアブレーションという四大技術を含む。その中でファンデルワールス力、静電吸着、およびレーザーアブレーションの方式は、現在比較的多くの製造業者が発展を目指す方向である。異なる応用に対して、各種の転写方式がそれぞれの利点及び欠点を有している。マイクロデバイスのパッケージは、転写後にパッケージを全面に行なう必要があり、すなわち、主に通常の流体のパッケージの固化である。
【０００６】
シリコーンは、マイクロデバイスパッケージによく使われているパッケージ材料である。シリコーン材料は、大気による老化、紫外線による老化などに対する優れた耐性を具えるため、ハイエンド製品の応用では、シリコーンを用いたパッケージがすでに広く行なわれている。そして、シリコーンは短時間に瞬間高温に耐えることができる。マイクロデバイスのパッケージは、そのユニットが小さいため、単一のパッケージ本体を採用して組み合わせることができず、常に全面のパッケージを採用するが、通常の全面流体被覆パッケージは、マイクロデバイスとの間に、特にデバイスの直角の位置に微小な空隙が形成されやすいので、信頼度に影響を及ぼす。
【０００７】
上記に基づいて、技術プロセスが簡単でパッケージの欠陥を減少させることができるマイクロデバイスのパッケージ方法を提供する必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記した従来技術の欠点に鑑みて、本発明は、従来技術のパッケージプロセスにおいてより複雑でパッケージ欠陥が発生しやすい問題を解決するためのマイクロデバイスのパッケージ方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成すべく、本発明は、ベースを提供し、前記ベースの上にパッケージ材料層を形成すると共に、前記パッケージ材料層に対して第１の温度で半固化処理を行うステップであって、前記第１の温度が前記パッケージ材料層の完全固化温度よりも低いことで、前記パッケージ材料層が粘性を具えることを確保する、ステップ（１）と、マイクロデバイスのアレイを提供し、前記パッケージ材料層の表面粘性に基づいて、前記マイクロデバイスのアレイを前記パッケージ材料層の表面に掴持するステップ（２）と、パッケージ基板を提供し、前記パッケージ基板の表面には前記マイクロデバイスのアレイに対応する共晶金属が備わっていて、前記マイクロデバイスのアレイを前記共晶金属に合わせて接合するステップ（３）と、前記マイクロデバイスのアレイおよび前記共晶金属に対して第２の温度で共晶処理を行なうと共に、前記パッケージ材料の半固化状態を保つステップ（４）と、半固化された前記パッケージ材料層および前記パッケージ基板に圧着を行なって、前記パッケージ材料層が前記マイクロデバイスを覆うようにすると共に、前記パッケージ材料に対して完全固化を行なうステップ（５）と、前記ベースを取り除くステップ（６）と、を含む、マイクロデバイスのパッケージ方法を提供する。
【００１０】
前記パッケージ材料層は、シリコーンを含み、前記半固化処理に採用された前記第１の温度は、６０℃〜１５０℃の範囲内で選定される上、前記完全固化温度は、１５０℃〜２００℃であることが好ましい。
【００１１】
前記共晶金属は、ＡｇＳｎＣｕ合金およびＡｕＳｎ合金からなる群の中の一種を含み、前記第２の温度は、３５０℃以下であることが好ましい。
【００１２】
さらに、前記マイクロデバイスのアレイと前記共晶金属との共晶処理時間は、１ｍｉｎ以下であり、且つ前記パッケージ材料は温度が３５０℃以下である場合、熱を受ける時間が１ｍｉｎ以下の条件下で半固化状態を保つ。
【００１３】
前記共晶金属は、ＩｎおよびＢｉＳｎ合金からなる群の中の一種を含み、前記第２の温度は、前記パッケージ材料の完全固化温度以下であることが好ましい。
【００１４】
前記パッケージ材料層の厚さは、前記マイクロデバイスおよび前記共晶金属の総厚さよりも大きいことが好ましい。
【００１５】
ステップ（２）において、前記マイクロデバイスのアレイは、サスペンション式構造が採用されていることで、前記パッケージ材料層の粘性を備える表面に掴持されやすいことが好ましい。
【００１６】
さらに、前記サスペンション式構造は、支持層と、それぞれ前記支持層の表面にある複数の安定柱と、マイクロデバイスのアレイであって、該アレイにおける各マイクロデバイスが若干個の安定柱により支持されているマイクロデバイスのアレイと、を含む。
【００１７】
ステップ（５）において、真空圧着の方式を採用して半固化された前記パッケージ材料層および前記パッケージ基板に圧着を行うことで、前記マイクロデバイスの表面が前記パッケージ材料層により完全に覆われることを確保し、前記パッケージ材料層を前記マイクロデバイスの間にある隙間に完全に充填させることが好ましい。
【００１８】
前記ベースは、ステンレスのベースであり、ステップ（６）において、前記ステンレスのベースを前記パッケージ材料から直接に外すことが好ましい。
【００１９】
ステップ（１）において、ベースを提供した後、前記ベースの上に剥離層および保護層を順次に形成するステップをさらに含み、そして前記保護層の上にパッケージ材料層を形成し、ステップ（６）において、まず前記剥離層に基づいてレーザー剥離方法を採用して前記ベースを取り除き、そして湿式エッチングを採用して前記保護層を取り除くことが好ましい。
【００２０】
前記ベースはサファイアベースを含み、前記剥離層はＧａＮを含み、前記保護層はＩＴＯ層を含むことが好ましい。
【００２１】
前記マイクロデバイスのアレイは、ファインピッチ発光ダイオードアレイを含むことが好ましい。
【発明の効果】
【００２２】
上記したように、本発明のマイクロデバイスのパッケージ方法は、以下の有利な効果を有している。
【００２３】
本発明は、半固化されたシリコーンを用いてマイクロデバイスを掴持することを行うと共に、低温および高真空の圧着を利用してマイクロデバイスの転写および密封を行うことで、技術が簡単且つスムーズで、マイクロデバイスの隙間のないパッケージを実現することができ、パッケージの品質を高めることができる上、パッケージのコストを削減させることができる。
【００２４】
本発明は、共晶金属を用いて短時間の内に共晶を瞬間に昇温し、或いは、共晶温度がシリコーンの完全固化温度よりも低い共晶金属を採用して、シリコーンの半固化状態の安定性を保つことができる。
【００２５】
本発明は、無機の犠牲層を用いてシリコーンの圧着パッケージを行い、その後に湿式エッチングを利用して無機の犠牲層を取り除いて、シリコーンの完全性を完全に維持することができる。
【００２６】
本発明は、マイクロデバイスのマストランスファーおよび全面的に完全な隙のないパッケージを実現することができ、半導体のパッケージ分野に、広い応用の見通しがある。
【図面の簡単な説明】
【００２７】
【図１】本発明のマイクロデバイスのパッケージ方法が示されるステップのフローチャートである。
【図２】本発明の実施例１のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。
【図３】本発明の実施例１のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。
【図４】本発明の実施例１のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。
【図５】本発明の実施例１のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。
【図６】本発明の実施例１のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。
【図７】本発明の実施例１のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。
【図８】本発明の実施例１のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。
【図９】本発明の実施例２のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。
【図１０】本発明の実施例２のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。
【図１１】本発明の実施例２のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。
【図１２】本発明の実施例２のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。
【図１３】本発明の実施例２のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。
【図１４】本発明の実施例２のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。
【図１５】本発明の実施例２のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。
【図１６】本発明の実施例２のマイクロデバイスのパッケージ方法の各ステップにおいて呈する構成が示される模式図である。
【発明を実施するための形態】
【００２８】
以下は特定の具体的な実施例を通して本発明の実施方式を説明する。通常の知識を有する者は、本明細書に開示される内容により本発明の他の利点および効果を簡単に理解することができる。本発明は、他の異なる具体的な実施方式を通して実施または応用を施すことができ、本明細書における各項の細目は異なる観点および応用に基づいて、本発明の精神から外れない限り、各種の修飾または変更を実行することができる。
【００２９】
図１〜図１６を参照する。なお、本実施例において提供される図示は、模式の方式で基本的な考え方のみ説明する。図中は、本発明に関する部品のみ示しており、実際に実施するときの部品の数、形状、および寸方に従って描くものではない。実際に実施するときに各部品の形態、数量、および比例は、任意の変更にすることができ、且つその部品は構成形態がより複雑であり得る。
【００３０】
実施例１
図１〜図８に示されるように、本実施例は、マイクロデバイス１０３のパッケージ方法を提供しており、前記パッケージ方法は、以下のステップを含んでいる。
【００３１】
図１〜図３に示されるように、まず、ステップ（１）Ｓ１１を行ない、それはベース１０１を提供し、前記ベース１０１の上にパッケージ材料層１０２を形成すると共に、パッケージ材料層１０２に対して第１の温度で半固化処理を行なう。ここで、前記第１の温度はパッケージ材料層１０２の完全固化温度よりも低く、パッケージ材料層が粘性を具えることを確保する。
【００３２】
前記ベース１０１は、完全固化されたパッケージ材料と容易に分離できる材料を選定して作成するものであり、例えばステンレスのベース１０１である。
【００３３】
前記パッケージ材料層１０２の厚さは、前記マイクロデバイス１０３および前記共晶金属１０５の総厚さよりも大きい。例えば前記パッケージ材料層１０２の厚さは、１５〜１００μｍに選定され得る。
【００３４】
本実施例において、前記パッケージ材料層１０２はシリコーンであり、前記シリコーンの完全固化温度は、通常は１５０℃〜２００℃の範囲内にあり、この温度で、前記シリコーンの完全固化に必要な時間は約３０ｍｉｎ〜１２０ｍｉｎである。
【００３５】
前記シリコーンは、例えば回転塗布技術などを採用して、前記ベース１０１の表面に形成し、そして６０℃〜１５０℃の第１の温度、例えば８０℃、１００℃、または１２０℃などの温度で熱処理を行ない、熱処理の時間は１０ｍｉｎ〜３０ｍｉｎとすることができ、前記シリコーンを半固化状態にさせる。半固化状態でのシリコーンは可塑性を具え、且つその表面に一定程度の粘性を具える。
【００３６】
図１および図４〜図５に示されるように、その後、ステップ（２）Ｓ１２を行ない、それはマイクロデバイス１０３のアレイを提供し、パッケージ材料層１０２の表面粘性に基づいて、マイクロデバイス１０３のアレイを前記パッケージ材料層１０２の表面に掴持する。
【００３７】
本実施例において、前記マイクロデバイス１０３のアレイは、ファインピッチ発光ダイオードアレイである。勿論、他のマイクロデバイス１０３、例えばＭＯＳ部品、ＭＥＭＳ部品などは、本実施例のパッケージ方法を同様に採用して、パッケージを行なうことができ、ここで挙げられた例に限定されない。
【００３８】
本実施例において、前記マイクロデバイス１０３のアレイは、サスペンション式構造を採用して、前記パッケージ材料層１０２の粘性を備える表面に掴持されやすい。具体的に、前記サスペンション式構造は、支持層１０６と、それぞれ前記支持層１０６の表面にある複数の安定柱１０７と、マイクロデバイス１０３のアレイとを含み、該アレイにおける各マイクロデバイス１０３は、若干個の安定柱１０７により支持されている。なお、前記安定柱１０７は、前記マイクロデバイス１０３が安定に支持されることを確保する状態において、前記安定柱１０７の面積は、なるべく小さく設計され、これによりマイクロデバイス１０３が前記パッケージ材料により掴持されやすくなることに有利となる。
【００３９】
図１および図６に示されるように、次に、ステップ（３）Ｓ１３を行ない、それはパッケージ基板１０４を提供し、前記パッケージ基板１０４の表面には前記マイクロデバイス１０３のアレイに対応する共晶金属１０５が備わっていて、前記マイクロデバイス１０３のアレイにおける電極を前記共晶金属１０５に合わせて接合する。
【００４０】
図１に示されるように、その後、ステップ（４）Ｓ１４を行ない、それは前記マイクロデバイス１０３のアレイおよび前記共晶金属１０５に対して第２の温度で共晶処理を行なうと共に、前記パッケージ材料の半固化状態を保つ。
【００４１】
例として、前記共晶金属１０５は、ＡｇＳｎＣｕ合金およびＡｕＳｎ合金からなる群の内の一種を含み、前記第２の温度は、３５０℃以下である。本実施例において、前記共晶金属１０５は、ＡｇＳｎＣｕ合金が選定されている。
【００４２】
前記共晶金属１０５を短時間の内に共晶温度まで加熱し、通常は１５０℃〜３５０℃であり、前記マイクロデバイス１０３のアレイ上の電極、例えばＡｕ電極を前記共晶金属１０５と共晶混合させ、すべての処理時間が１ｍｉｎ以下であり、前記パッケージ材料は、温度が３５０℃以下、例えば１５０℃〜３５０℃であり、且つ熱を受ける時間が１ｍｉｎ以下である場合に、半固化状態を保って、後の圧着技術を行なうことに有利となる。
【００４３】
図１および図７に示されるように、その後、ステップ（５）Ｓ１５を行ない、それは半固化された前記パッケージ材料層１０２および前記パッケージ基板１０４に圧着を行なって、前記パッケージ材料層１０２が前記マイクロデバイス１０３を覆うようにすると共に、前記パッケージ材料に対して完全固化を行なう。
【００４４】
例として、真空圧着の方式を採用して半固化された前記パッケージ材料層１０２および前記パッケージ基板１０４に圧着を行なうことで、前記マイクロデバイス１０３の表面が前記パッケージ材料層１０２により完全に覆われることを確保し、前記パッケージ材料層１０２を前記マイクロデバイス１０３の間にある隙間に完全に充填させる。
【００４５】
例として、前記パッケージ材料に対して完全固化を行なう固化温度は、１５０℃〜２００℃である。
【００４６】
図１および図８に示されるように、最後に、ステップ（６）Ｓ１６を行ない、それは前記ベース１０１を取り除く。
【００４７】
例として、前記ステンレスのベース１０１を前記パッケージ材料から直接に外す。
【００４８】
本実施例は、半固化されたシリコーンを用いてマイクロデバイス１０３を掴持すること、及び低温および高真空の圧着を利用してマイクロデバイス１０３の転写および密封を行うことで、技術が簡単且つスムーズで、マイクロデバイス１０３の隙間のないパッケージを実現することができ、パッケージの品質を高めることができる上、パッケージのコストを削減させることができ、且つ、本実施例は、共晶金属１０５を用いて短時間の内に共晶を瞬間に昇温し、シリコーンの半固化状態の安定性を保つことができる。
【００４９】
実施例２
図９〜図１６に示されるように、本実施例は、マイクロデバイス２０３のパッケージ方法を提供しており、前記パッケージ方法は、以下のステップを含んでいる。
【００５０】
図９〜図１０に示されるように、まず、ステップ（１）を行ない、それはベース２０１を提供し、前記ベース２０１の上に剥離層２０８および保護層２０９を順次に形成し、そして前記保護層２０９の上にパッケージ材料層２０２を形成し、パッケージ材料層２０２に対して第１の温度で半固化処理を行なう。ここで、第１の温度はパッケージ材料層２０２の完全固化温度よりも低く、パッケージ材料層２０２が粘性を具えることを確保する。
【００５１】
例として、前記ベース２０１はサファイアベース２０１が選定され、前記剥離層２０８はＧａＮが選定され、前記保護層２０９はＩＴＯ層が選定される。前記ＧａＮおよびＩＴＯ層は、化学気相成長技術、スパッタリング技術などにより、前記サファイアベース２０１の表面に順次に形成する。
【００５２】
前記パッケージ材料層２０２の厚さは、前記マイクロデバイス２０３および前記共晶金属２０５の総厚さよりも大きい。例えば前記パッケージ材料層２０２の厚さは、１５〜１００μｍに選定され得る。
【００５３】
本実施例において、前記パッケージ材料層２０２はシリコーンであり、前記シリコーンの完全固化温度は、通常は１５０℃〜２００℃の範囲内にあり、この温度で、前記シリコーンの完全固化に必要な時間は約３０ｍｉｎ〜１２０ｍｉｎである。
【００５４】
前記シリコーンは、例えば回転塗布技術などを採用して、前記ベース２０１の表面に形成し、そして６０℃〜１５０℃の第１の温度、例えば８０℃、１００℃、または１２０℃などの温度に熱処理を行ない、熱処理の時間は１０ｍｉｎ〜３０ｍｉｎとすることができ、前記シリコーンを半固化状態にさせる。半固化状態でのシリコーンは可塑性を具え、且つその表面に一定程度の粘性を具える。
【００５５】
図１１〜図１２に示されるように、その後、ステップ（２）を行ない、それはマイクロデバイス２０３のアレイを提供し、パッケージ材料層２０２の表面粘性に基づいて、マイクロデバイス２０３のアレイを前記パッケージ材料層２０２の表面に掴持する。
【００５６】
本実施例において、前記マイクロデバイス２０３のアレイは、ファインピッチ発光ダイオードアレイである。勿論、他のマイクロデバイス２０３、例えばＭＯＳ部品、ＭＥＭＳ部品などは、本実施例のパッケージ方法を同様に採用して、パッケージを行なうことができ、ここで挙げられた例に限定されない。
【００５７】
本実施例において、前記マイクロデバイス２０３のアレイは、サスペンション式構造を採用して、前記パッケージ材料層２０２の粘性を備える表面に掴持されやすい。具体的に、前記サスペンション式構造は、支持層２０６と、それぞれ前記支持層２０６の表面にある複数の安定柱２０７と、マイクロデバイス２０３のアレイとを含み、該アレイにおける各マイクロデバイス２０３は、若干個の安定柱２０７により支持されている。なお、前記安定柱２０７は、前記マイクロデバイス２０３が安定に支持されることを確保する状態において、前記安定柱２０７の面積は、なるべく小さく設計され、これによりマイクロデバイス２０３が前記パッケージ材料により掴持されやすくなることに有利となる。
【００５８】
図１３に示されるように、次に、ステップ（３）を行ない、それはパッケージ基板２０４を提供し、前記パッケージ基板２０４の表面には前記マイクロデバイス２０３のアレイに対応する共晶金属２０５が備わっていて、前記マイクロデバイス２０３のアレイを前記共晶金属２０５に合わせて接合する。
【００５９】
そして、ステップ（４）を行ない、それは前記マイクロデバイス２０３のアレイおよび前記共晶金属２０５に対して第２の温度で共晶処理を行なうと共に、前記パッケージ材料の半固化状態を保つ。
【００６０】
例として、前記共晶金属２０５は、ＩｎおよびＢｉＳｎ合金からなる群の内の一種を含み、前記第２の温度は、前記パッケージ材料の完全固化温度以下であり、例えば前記ＩｎまたはＢｉＳｎ合金、およびマイクロデバイス２０３のＡｕ電極の共晶温度は、１８０℃以下であり、短時間の内に、例えば１ｍｉｎで共晶混合を行うことができ、よって、前記共晶金属２０５とマイクロデバイス２０３のＡｕ電極との共晶を行う場合に、前記パッケージ材料が半固化状態を保つことができ、後の圧着技術を行なうことに有利である。
【００６１】
図１４に示されるように、その後、ステップ（５）を行ない、それは半固化された前記パッケージ材料層２０２および前記パッケージ基板２０４に圧着を行なって、前記パッケージ材料層２０２が前記マイクロデバイス２０３を覆うようにすると共に、前記パッケージ材料に対して完全固化を行なう。
【００６２】
例として、真空圧着の方式を採用して半固化された前記パッケージ材料層２０２および前記パッケージ基板２０４に圧着を行なうことで、前記マイクロデバイス２０３の表面が前記パッケージ材料層２０２により覆われることを確保し、前記パッケージ材料層２０２を前記マイクロデバイス２０３の間にある隙間に完全に充填させる。
【００６３】
例として、前記パッケージ材料に対して完全固化を行なう固化温度は、１５０℃〜２００℃である。
【００６４】
図１５〜図１６に示されるように、最後に、ステップ（６）を行ない、それは前記ベース２０１、および、前記ベース２０１の上にある剥離層２０８および保護層２０９を取り除く。
【００６５】
例として、まず前記剥離層２０８に基づいて、レーザー剥離方法を採用して前記ベース２０１を取り除く。前記保護層２０９は前記剥離層２０８および前記パッケージ材料層２０２を隔離するように用いられることができ、レーザー剥離のときに前記パッケージ材料層２０２に対して保護を行ない、そして湿式エッチングを採用して前記保護層２０９および他の残留物質を取り除き、前記保護層２０９は湿式エッチングのときに前記パッケージ材料層２０２の完全性を確保することができる。
【００６６】
本実施例は、半固化されたシリコーンを用いてマイクロデバイス２０３を掴持することを行うと共に、低温および高真空の圧着を利用してマイクロデバイス２０３の転写および密封を行うことで、技術が簡単且つスムーズで、マイクロデバイス２０３の隙間なしのパッケージを実現することができ、パッケージの品質を高めることができる上、パッケージのコストを削減させることができる。本実施例は、共晶温度がシリコーンの完全固化温度よりも低い共晶金属２０５を採用して、シリコーンの半固化状態の安定性を保つことができる。本実施例は、無機の犠牲層を用いてシリコーンの圧着パッケージを行い、その後に湿式エッチングを利用して無機の犠牲層を取り除いて、シリコーンの完全性を完全に保持することができる。
【００６７】
上記したように、本発明のマイクロデバイスのパッケージ方法は、以下の有利な効果を有している。
【００６８】
本発明は、半固化されたシリコーンを用いてマイクロデバイスを掴持することを行うと共に、低温および高真空の圧着を利用してマイクロデバイスの転写および密封を行うことで、技術が簡単且つスムーズで、マイクロデバイスの隙間のないパッケージを実現することができ、パッケージの品質を高めることができる上、パッケージのコストを削減させることができる。
【００６９】
本発明は、共晶金属を用いて短時間の内に共晶を瞬間に昇温し、或いは、共晶温度がシリコーンの完全固化温度よりも低い共晶金属を採用して、シリコーンの半固化状態の安定性を保つことができる。
【００７０】
本発明は、無機の犠牲層を用いてシリコーンの圧着パッケージを行い、その後に湿式エッチングを利用して無機の犠牲層を取り除いて、シリコーンの完全性を完全に保持することができる。
【００７１】
本発明は、マイクロデバイスのマストランスファーおよび全面的に完全な隙のないパッケージを実現することができ、半導体のパッケージ分野に、広い応用の見通しがある。
【００７２】
よって、本発明は、従来の技術における種々の欠点を有効に克服して、高度な産業利用価値を具える。
【００７３】
上記した実施例は、本発明の原理およびその効果を例示的に説明するのみであり、本発明を限定するものではない。通常の知識を有する者であれば、本発明の精神および範疇に違反しない限り、上記した実施例に対して修飾または変更を実行することができる。従って、技術分野に属する通常の知識を有する者により、本発明が開示した精神および技術的思想から逸脱しない限りでなされた一切の同等な修飾または変更も、本発明の特許請求の範囲に包含されるべきである。
【符号の説明】
【００７４】
１０１、２０１  ベース
１０２、２０２  パッケージ材料層
１０３、２０３  マイクロデバイス
１０４、２０４  パッケージ基板
１０５、２０５  共晶金属
１０６、２０６  支持層
１０７、２０７  安定柱
２０８  剥離層
２０９  保護層
Ｓ１１〜Ｓ１６  ステップ
【図１】
2021501995.tif 000003
【図２】
2021501995.tif 000004
【図３】
2021501995.tif 000005
【図４】
2021501995.tif 000006
【図５】
2021501995.tif 000007
【図６】
2021501995.tif 000008
【図７】
2021501995.tif 000009
【図８】
2021501995.tif 000010
【図９】
2021501995.tif 000011
【図１０】
2021501995.tif 000012
【図１１】
2021501995.tif 000013
【図１２】
2021501995.tif 000014
【図１３】
2021501995.tif 000015
【図１４】
2021501995.tif 000016
【図１５】
2021501995.tif 000017
【図１６】
2021501995.tif 000018
【国際調査報告】
2021501995.tif 000019
2021501995.tif 000020
2021501995.tif 000021
2021501995.tif 000022