(57)【要約】  表示技術の分野に属する表示するための装置、ならびにその駆動方法および駆動装置を提供する。前記表示するための装置は、アレイ基板を含み、前記アレイ基板は、複数の画素ユニットを含み、各前記画素ユニットは、同じ色の第１サブ画素と第２サブ画素とを含み、前記第１サブ画素は、第１画素電極（０６１）と第１共通電極（０８１）とを含み、前記第２サブ画素は、第２画素電極（０６２）と第２共通電極（０８２）とを含み、第１段階では、前記第１画素電極（０６１）と前記第１共通電極（０８１）との電位差は、前記第２画素電極（０６２）と前記第２共通電極（０８２）との電位差より大きい。表示画面の低精細度の問題を最適化または解決し、表示画面の精細度を向上させた。
2021516354.tif 000002
【特許請求の範囲】
【請求項１】
アレイ基板を含み、前記アレイ基板は、複数の画素ユニットを含み、各前記画素ユニットは、同じ色の第１サブ画素と第２サブ画素とを含み、前記第１サブ画素は、第１画素電極と第１共通電極とを含み、前記第２サブ画素は、第２画素電極と第２共通電極とを含む表示装置であって、
第１段階では、前記第１画素電極と前記第１共通電極との電位差は、前記第２画素電極と前記第２共通電極との電位差より大きい、
表示装置。
【請求項２】
第２段階では、前記第１画素電極と前記第１共通電極との電位差は、前記第２画素電極と前記第２共通電極との電位差以上であり、
前記第１段階は、第１グレースケールを表示する段階であり、前記第２段階は、第２グレースケールを表示する段階であり、前記第１グレースケールは、前記第２グレースケールより小さい、
請求項１に記載の表示装置。
【請求項３】
前記第１段階では、前記第１画素電極と前記第１共通電極との電位差は、Ｖｇ以下であり、前記Ｖｇは、前記表示装置が表示を実行するときの最大グレースケール電圧であり、
前記第２段階では、前記第１画素電極と前記第１共通電極との電位差は、前記Ｖｇに等しい、
請求項２に記載の表示装置。
【請求項４】
前記第１段階では、前記第２画素電極と前記第２共通電極との電位差は０である、
請求項２に記載の表示装置。
【請求項５】
前記第１段階では、前記第１画素電極と前記第１共通電極との電位差の範囲は（０、Ｖｓ]であり、前記Ｖｓは、表示されたグレースケールが最大グレースケールの半分である場合に必要な電圧であり、
前記第２段階では、前記第１画素電極と前記第１共通電極との電位差の範囲は（Ｖｓ、Ｖｇ]であり、前記Ｖｇは、前記表示装置が表示を実行するときの最大グレースケール電圧である、
請求項２または４に記載の表示装置。
【請求項６】
前記第１グレースケールの範囲は（０、Ｐ／２]であり、前記第２グレースケールの範囲は（Ｐ／２、Ｐ]であり、Ｐは、前記表示装置が表示を実行するときの最大グレースケールである、
請求項２に記載の表示装置。
【請求項７】
前記第１サブ画素は、第１薄膜トランジスタ（ＴＦＴ）、第１データ線、および第１ゲート線をさらに含み、前記第１ＴＦＴの第１極は、前記第１データ線に接続され、前記第１ＴＦＴの第２極は、前記第１画素電極に接続され、前記第１ＴＦＴのゲートは、前記第１ゲート線に接続され、
前記第２サブ画素は、第２ＴＦＴ、第２データ線、および第２ゲート線をさらに含み、前記第２ＴＦＴの第１極は、前記第２データ線に接続され、前記第２ＴＦＴの第２極は、前記第２画素電極に接続され、前記第２ＴＦＴのゲートは、前記第２ゲート線に接続される、
請求項１または２に記載の表示装置。
【請求項８】
前記第１共通電極は第１共通電極線に接続され、前記第２共通電極は第２共通電極線に接続され、
前記第１サブ画素と前記第２サブ画素は、以下の条件のうちの少なくとも１つを満たし、すなわち、
前記第１共通電極線と前記第２共通電極線は、２つの異なる共通電極線であり、
前記第１データ線と前記第２データ線は、２つの異なるデータ線であり、
前記第１ゲート線と前記第２ゲート線は、２つの異なるゲート線である、
請求項７に記載の表示装置。
【請求項９】
前記第１データ線と前記第２データ線は、同じデータ線である、
請求項７に記載の表示装置。
【請求項１０】
前記第１ゲート線と前記第２ゲート線は、２つの異なるゲート線である、
請求項９に記載の表示装置。
【請求項１１】
前記第１ゲート線と前記第２ゲート線は、同じゲート線であり、
前記第１データ線と前記第２データ線は、２つの異なるデータ線である、
請求項７に記載の表示装置。
【請求項１２】
前記第１共通電極と前記第２共通電極の電圧は、以下の条件のうちの少なくとも１つを満たし、すなわち、
前記第１共通電極と前記第２共通電極とは、電圧の極性が逆であり、
前記第１共通電極と前記第２共通電極とは、電圧の絶対値が等しくない、
請求項１から１１のいずれか１項に記載の表示装置。
【請求項１３】
アレイ基板を含み、前記アレイ基板は、複数の画素ユニットを含み、各前記画素ユニットは、同じ色の第１サブ画素と第２サブ画素とを含み、前記第１サブ画素は、第１画素電極、第１データ線、及び第１共通電極を含み、前記第２サブ画素は、第２画素電極、第２データ線、及び第２共通電極を含む表示装置の駆動方法であって、
第１段階では、データ信号を前記第１データ線と前記第２データ線にロードし、共通電極信号を前記第１共通電極と前記第２共通電極にロードすることにより、前記第１画素電極と前記第１共通電極との電位差が、前記第２画素電極と前記第２共通電極との電位差より大きくなること、
を含む表示装置の駆動方法。
【請求項１４】
第２段階では、データ信号を前記第１データ線と前記第２データ線にロードし、共通電極信号を前記第１共通電極と前記第２共通電極にロードすることにより、前記第１画素電極と前記第１共通電極との電位差が、前記第２画素電極と前記第２共通電極との電位差以上になることと、
前記第１段階は、第１グレースケールを表示する段階であり、前記第２段階は、第２グレースケールを表示する段階であり、前記第１グレースケールは、前記第２グレースケールより小さいことと、
をさらに含む請求項１３に記載の方法。
【請求項１５】
前記第１共通電極と前記第２共通電極にロードされる共通電極信号の電圧は、以下の条件のうちの少なくとも１つを満たし、すなわち、
前記第１共通電極と前記第２共通電極にロードされる共通電極信号とは、電圧の極性が逆であり、
前記第１共通電極と前記第２共通電極にロードされる共通電極信号とは、電圧の絶対値が等しくない、
請求項１３または１４に記載の方法。
【請求項１６】
前記第１データ線と前記第２データ線は、２つの異なるデータ線であり、
前記データ信号を前記第１データ線と前記第２データ線にロードすることは、
同じ期間にデータ信号を前記第１データ線と前記第２データ線にロードすること、
を含む、
請求項１３または１４に記載の方法。
【請求項１７】
前記第１サブ画素は、第１ゲート線をさらに含み、前記第２サブ画素は、第２ゲート線をさらに含み、前記第１ゲート線と前記第２ゲート線は、２つの異なるゲート線であり、
前記第１段階と前記第２段階のうちの少なくとも１つの段階において、
第１走査期間に、第１ゲート走査信号を前記第１ゲート線にロードすることと、
第２走査期間に、第２ゲート走査信号を前記第２ゲート線にロードすることと、
をさらに含む、
請求項１４に記載の方法。
【請求項１８】
アレイ基板を含み、前記アレイ基板は、複数の画素ユニットを含み、前記画素ユニットは、第１サブ画素と第２サブ画素とを含み、前記第１サブ画素は、第１画素電極、第１データ線、及び第１共通電極を含み、前記第２サブ画素は、第２画素電極、第２データ線、及び第２共通電極を含む表示装置の駆動装置であって、
第１段階では、データ信号を前記第１データ線と前記第２データ線にロードし、共通電極信号を前記第１共通電極と前記第２共通電極にロードすることにより、前記第１画素電極と前記第１共通電極との電位差が、前記第２画素電極と前記第２共通電極との電位差より大きくなるための駆動モジュールを含む、
表示装置の駆動装置。
【請求項１９】
アレイ基板を含み、前記アレイ基板は、複数の画素ユニットを含み、前記画素ユニットは、第１サブ画素と第２サブ画素とを含み、前記第１サブ画素は、第１画素電極、第１データ線、及び第１共通電極を含み、前記第２サブ画素は、第２画素電極、第２データ線、及び第２共通電極を含む表示装置の駆動装置であって、
処理コンポーネント、メモリ、および前記メモリに記憶され、前記処理コンポーネント上で実行可能なコンピュータプログラムを含み、
前記処理コンポーネントが前記コンピュータプログラムを実行するとき、請求項１３から１７のいずれか１項に記載の表示装置の駆動方法を実現する、
表示装置の駆動装置。
【請求項２０】
指令が記憶されたコンピュータ可読記憶媒体であって、
前記コンピュータ可読記憶媒体がコンピュータ上で実行されるとき、請求項１３から１７のいずれか１項に記載の表示装置の駆動方法をコンピュータに実行させる、
コンピュータ可読記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、２０１８年０３月１６日に提出された出願番号２０１８１０２１８８４１.８、発明の名称「表示装置およびその駆動方法」の中国特許出願の優先権を主張し、その全ての内容は参照により本明細書に援用する。
【０００２】
本開示は表示技術の分野に属し、特に表示装置、ならびにその駆動方法および駆動装置に関するものである。
【背景技術】
【０００３】
従来の薄膜トランジスタ液晶ディスプレイ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ−ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ、ＴＦＴ−ＬＣＤ）は、主に、カラーフィルム基板、アレイ基板、およびカラーフィルム基板とアレイ基板との間の液晶層を含む。
【０００４】
関連技術において、ＴＦＴ−ＬＣＤのアレイ基板は、交差して配置された複数のデータ線、複数のゲート線、および複数の共通電極線を含み、データ線、ゲート線、および共通電極線は、アレイ基板を複数の画素ユニットに分割し、各画素ユニットは、１つのＴＦＴと１つの画素電極を含み、ＴＦＴは、ゲート線の制御の下で、データ線から供給されるデータ信号を画素電極にロードすることができる。
【０００５】
関連技術において、画素ユニットの輝度のレベルが低く、表示画像の精細度は比較的低い。
【発明の概要】
【課題を解決するための手段】
【０００６】
本開示の実施例は、表示装置、ならびにその駆動方法および駆動装置を提供する。技術案は以下の通りである。
【０００７】
一側面において、アレイ基板を含み、前記アレイ基板は、複数の画素ユニットを含み、各前記画素ユニットは、同じ色の第１サブ画素と第２サブ画素とを含み、前記第１サブ画素は、第１画素電極と第１共通電極とを含み、前記第２サブ画素は、第２画素電極と第２共通電極とを含む表示装置であって、
第１段階では、前記第１画素電極と前記第１共通電極との電位差は、前記第２画素電極と前記第２共通電極との電位差より大きい表示装置に関する。
【０００８】
選択肢の一つとして、第２段階では、前記第１画素電極と前記第１共通電極との電位差は、前記第２画素電極と前記第２共通電極との電位差以上であり、
前記第１段階は、第１グレースケールを表示する段階であり、前記第２段階は、第２グレースケールを表示する段階であり、前記第１グレースケールは、前記第２グレースケールより小さい。
【０００９】
選択肢の一つとして、前記第１段階では、前記第１画素電極と前記第１共通電極との電位差は、Ｖｇ以下であり、前記Ｖｇは、前記表示装置が表示を実行するときの最大グレースケール電圧であり、
前記第２段階では、前記第１画素電極と前記第１共通電極との電位差は、前記Ｖｇに等しい。
【００１０】
選択肢の一つとして、前記第１段階では、前記第２画素電極と前記第２共通電極との電位差は０である。
【００１１】
選択肢の一つとして、前記第１段階では、前記第１画素電極と前記第１共通電極との電位差の範囲は（０、Ｖｓ]であり、前記Ｖｓは、サブ画素によって表示されたグレースケールが最大グレースケールの半分である場合に必要な電圧であり、
前記第２段階では、前記第１画素電極と前記第１共通電極との電位差の範囲は（Ｖｓ、Ｖｇ]であり、前記Ｖｇは、前記表示装置が表示を実行するときの最大グレースケール電圧である。
【００１２】
選択肢の一つとして、前記第１グレースケールの範囲は（０、Ｐ／２]であり、前記第２グレースケールの範囲は（Ｐ／２、Ｐ]であり、Ｐは、前記表示装置が表示を実行するときの最大グレースケールである。
【００１３】
選択肢の一つとして、前記第１サブ画素は、第１薄膜トランジスタ（ＴＦＴ）、第１データ線、および第１ゲート線をさらに含み、前記第１ＴＦＴの第１極は、前記第１データ線に接続され、前記第１ＴＦＴの第２極は、前記第１画素電極に接続され、前記第１ＴＦＴのゲートは、前記第１ゲート線に接続され、
前記第２サブ画素は、第２ＴＦＴ、第２データ線、および第２ゲート線をさらに含み、前記第２ＴＦＴの第１極は、前記第２データ線に接続され、前記第２ＴＦＴの第２極は、前記第２画素電極に接続され、前記第２ＴＦＴのゲートは、前記第２ゲート線に接続される。
【００１４】
選択肢の一つとして、前記第１共通電極は第１共通電極線に接続され、前記第２共通電極は第２共通電極線に接続され、
前記第１サブ画素と前記第２サブ画素は、以下の条件のうちの少なくとも１つを満たし、すなわち、
前記第１共通電極線と前記第２共通電極線は、２つの異なる共通電極線であり、
前記第１データ線と前記第２データ線は、２つの異なるデータ線であり、
前記第１ゲート線と前記第２ゲート線は、２つの異なるゲート線である。
【００１５】
選択肢の一つとして、前記第１データ線と前記第２データ線は、同じデータ線である。
【００１６】
選択肢の一つとして、前記第１ゲート線と前記第２ゲート線は、２つの異なるゲート線である。
【００１７】
選択肢の一つとして、前記第１ゲート線と前記第２ゲート線は、同じゲート線であり、前記第１データ線と前記第２データ線は、２つの異なるデータ線である。
【００１８】
選択肢の一つとして、前記第１共通電極と前記第２共通電極とは、電圧の極性が逆であり、および／または、前記第１共通電極と前記第２共通電極とは、電圧の絶対値が等しくない。
【００１９】
別の側面において、アレイ基板を含み、前記アレイ基板は、複数の画素ユニットを含み、各前記画素ユニットは、同じ色の第１サブ画素と第２サブ画素とを含み、前記第１サブ画素は、第１画素電極、第１データ線、及び第１共通電極を含み、前記第２サブ画素は、第２画素電極、第２データ線、及び第２共通電極を含む表示装置の駆動方法であって、
第１段階では、データ信号を前記第１データ線と前記第２データ線にロードし、共通電極信号を前記第１共通電極と前記第２共通電極にロードすることにより、前記第１画素電極と前記第１共通電極との電位差が、前記第２画素電極と前記第２共通電極との電位差より大きくなること、
を含む表示装置の駆動方法。
【００２０】
選択肢の一つとして、前記方法は、
第２段階では、データ信号を前記第１データ線と前記第２データ線にロードし、共通電極信号を前記第１共通電極と前記第２共通電極にロードすることにより、前記第１画素電極と前記第１共通電極との電位差が、前記第２画素電極と前記第２共通電極との電位差以上になることと、
前記第１段階は、第１グレースケールを表示する段階であり、前記第２段階は、第２グレースケールを表示する段階であり、前記第１グレースケールは、前記第２グレースケールより小さいことと、をさらに含む。
【００２１】
選択肢の一つとして、前記第１共通電極と前記第２共通電極にロードされる共通電極信号の電圧は、以下の条件のうちの少なくとも１つを満たし、すなわち、前記第１共通電極と前記第２共通電極にロードされる共通電極信号とは、電圧の極性が逆であり、前記第１共通電極と前記第２共通電極にロードされる共通電極信号とは、電圧の絶対値が等しくない。
【００２２】
選択肢の一つとして、前記第１データ線と前記第２データ線は、２つの異なるデータ線であり、
前記データ信号を前記第１データ線と前記第２データ線にロードすることは、
同じ期間にデータ信号を前記第１データ線と前記第２データ線にロードすることを含む。
【００２３】
選択肢の一つとして、前記第１サブ画素は、第１ゲート線をさらに含み、前記第２サブ画素は、第２ゲート線をさらに含み、前記第１ゲート線と前記第２ゲート線は、２つの異なるゲート線であり、
前記第１段階と前記第２段階のうちの少なくとも１つの段階において、前記方法は、
第１走査期間に、第１ゲート走査信号を前記第１ゲート線にロードすることと、
第２走査期間に、第２ゲート走査信号を前記第２ゲート線にロードすることと、をさらに含む。
【００２４】
また別の側面において、アレイ基板を含み、前記アレイ基板は、複数の画素ユニットを含み、前記画素ユニットは、第１サブ画素と第２サブ画素とを含み、前記第１サブ画素は、第１画素電極、第１データ線、及び第１共通電極を含み、前記第２サブ画素は、第２画素電極、第２データ線、及び第２共通電極を含む表示装置の駆動装置であって、
第１段階では、データ信号を前記第１データ線と前記第２データ線にロードし、共通電極信号を前記第１共通電極と前記第２共通電極にロードすることにより、前記第１画素電極と前記第１共通電極との電位差が、前記第２画素電極と前記第２共通電極との電位差より大きくなるための駆動モジュールを含む、
表示装置の駆動装置に関する。
【００２５】
さらに別の側面において、アレイ基板を含み、前記アレイ基板は、複数の画素ユニットを含み、前記画素ユニットは、第１サブ画素と第２サブ画素とを含み、前記第１サブ画素は、第１画素電極、第１データ線、及び第１共通電極を含み、前記第２サブ画素は、第２画素電極、第２データ線、及び第２共通電極を含む表示装置の駆動装置であって、
処理コンポーネント、メモリ、および前記メモリに記憶され、前記処理コンポーネント上で実行可能なコンピュータプログラムを含み、前記処理コンポーネントが前記コンピュータプログラムを実行するとき、上述の側面に記載の表示装置の駆動方法を実現する、表示装置の駆動装置に関する。
【００２６】
さらに別の側面において、指令が記憶されたコンピュータ可読記憶媒体であって、前記コンピュータ可読記憶媒体がコンピュータ上で実行されるとき、上述の側面に記載の表示装置の駆動方法をコンピュータに実行させる、コンピュータ可読記憶媒体に関する。
【図面の簡単な説明】
【００２７】
本開示の実施例における技術案をより明確に説明するために、以下、実施例の説明で使用される図面を簡単に説明する。以下の説明における図面は、本開示のいくつかの実施例に過ぎない。当業者にとって、創造的な作業を行うことなく、これらの図面に基づいて他の図面を得ることもできる。
【００２８】
【図１】本開示の実施例による表示装置のアレイ基板の概略構成図である。
【図２】本開示の実施例による画素電極と共通電極との電位差の概略図である。
【図３】本開示の実施例による別の表示装置のアレイ基板の概略構成図である。
【図４】本開示の実施例によるまた別の表示装置のアレイ基板の概略構成図である。
【図５】本開示の実施例による表示装置の駆動方法のフローチャートである。
【図６】本開示の実施例による別の表示装置の駆動方法のフローチャートである。
【図７】本開示の実施例による表示装置の駆動装置の概略構造図である。
【図８】本開示の実施例による表示装置の駆動装置の概略構造図である。
【発明を実施するための形態】
【００２９】
本開示の目的、技術案および利点をより明確にするために、以下、図面を参照して本開示の実施形態をさらに詳しく説明する。
【００３０】
ＴＦＴ−ＬＣＤの画像表示の原理は、以下の通りであり、すなわち、カラーフィルム基板上の共通電極板およびアレイ基板上の画素電極にそれぞれ電圧を印加し、共通電極板と画素電極との間に形成される電界の大きさを制御することにより液晶分子の偏向角を制御し、光の透過量を制御して表示を実現する。
【００３１】
関連技術において、各画素ユニットのＴＦＴはゲート線とデータ線との交差部に配置され、ＴＦＴのソース電極はデータ線に接続され、ゲートはゲート線に接続され、ドレインは画素電極に接続される。各画素ユニットにおいて、共通電極線に共通電極リード線領域（ｐａｄ）が設けられ、共通電極リード線領域と当該画素ユニットのＴＦＴのドレインによって蓄積コンデンサが形成され、共通電極線を介して共通電極リード線領域にロードされた電圧を変更した後、画素電極と共通電極板との間に形成される電界の大きさを変更することができる。画像表示を行う際に、画面の色の変化を実現するために、画素ユニットごとに異なる輝度制御を行う必要がある。輝度のレベルが高いほど、表示画像は細かくなる。
【００３２】
しかしながら、関連技術において、各画素ユニットは１つの画素電極のみを含むため、画像表示を行う際に、同じ画素ユニットの液晶分子について、液晶分子のねじれ角度は同じであり、これにより、画素ユニットの輝度のレベルが低く、表示画面の精細度が低い。
【００３３】
本開示の実施例は、表示装置を提供し、当該表示装置は、アレイ基板を含み、当該アレイ基板は、複数の画素ユニットを含み、各画素ユニットは、同じ色の第１サブ画素と第２サブ画素とを含み、当該第１サブ画素は、第１画素電極と第１共通電極とを含み、当該第２サブ画素は、第２画素電極と第２共通電極とを含む。
【００３４】
ここで、第１段階では、第１画素電極と第１共通電極との電位差は、第２画素電極と第２共通電極との電位差より大きい。
【００３５】
本開示の実施例において、各サブ画素に含まれる共通電極は、共通電極線に接続された共通電極リード線領域（ｐａｄ）を指してもよく、共通電極リード線ブロックとも呼ばれる。当該共通電極は、サブ画素における蓄積コンデンサを形成するための１つの電極板であってもよく、例えば当該共通電極は、サブ画素におけるＴＦＴの第２極または画素電極と共に蓄積コンデンサを形成してもよい。したがって、サブ画素における共通電極の電圧を変更することにより、当該サブ画素における画素電極の電圧を変更することができ、さらに画素電極と共通電極板との間の電位差を変更することができる。つまり、各サブ画素に対して、画素電極と共通電極との電位差が変化すると、当該画素電極とカラーフィルム基板上の共通電極板との間の電位差も変化し、さらに液晶分子のねじれ角度を変化させることができ、最終的にはサブ画素によって表示されたグレースケールを変化させる。
【００３６】
本開示の実施例において、各画素ユニットが最終的に液晶分子にロードするデータ電圧は、当該２つの電位差の平均値と同等であってもよい。各サブ画素において画素電極と共通電極との電位差の調整粒度（すなわち、最小調整単位）がａであれば、各画素ユニットにおいて２つのサブ画素の画素電極と共通電極との電位差が等しくない場合、当該２つのサブ画素の電位差の平均値の調整粒度はａ/２に低下することができる。これにより、各画素ユニットの輝度に対する細かな調整を実現でき、画素ユニットの輝度の変化レベルを豊かにし、表示画面の精細度を向上させることができる。
【００３７】
例えば、各サブ画素において画素電極と共通電極との電位差の調整粒度は１Ｖ（ボルト）であり、第１サブ画素において第１画素電極と第１共通電極との電位差は３Ｖであり、第２サブ画素において第２画素電極と第２共通電極との電位差は２Ｖであると仮定すると、各画素ユニットが最終的に液晶分子にロードするデータ電圧は２.５Ｖであることができる。以上から、当該データ電圧の調整粒度が０.５Ｖに低下し、画素ユニットの輝度に対する細かな調整を実現したことが分かった。
【００３８】
同様に、各画素ユニットによって実際に表示されたグレースケールは、２つのサブ画素によって表示されたグレースケールの平均値であってもよいことがわかり、各サブ画素のグレースケールの調整粒度がｂであれば、２つのサブ画素の画素電極と共通電極との電位差が等しくない場合、２つのサブ画素によって表示されたグレースケールは等しくなく、このとき、当該２つのサブ画素によって表示されたグレースケールの平均値の調整粒度は、ｂ/２に低下することができる。例えば、現在、各画素ユニットのグレースケールの調整粒度は一般に１であるが、本開示の実施例による駆動装置によって、各画素ユニットのグレースケールの調整粒度を０.５に低下させることができ、これにより、各画素ユニットの輝度に対する細かな調整を実現し、表示画面の精細度を向上させることができる。
【００３９】
選択肢の一つとして、第２段階では、第１画素電極と第１共通電極との電位差は、第２画素電極と第２共通電極との電位差以上であってもよい。ここで、当該第１段階は、第１グレースケールを表示する段階であってもよく、当該第２段階は、第２グレースケールを表示する段階であってもよく、当該第１グレースケールは、第２グレースケールより小さくてもよい。
【００４０】
例示的に、第１段階では、第２画素電極と第２共通電極との電位差は０であってもよい。
【００４１】
例示的に、一実施形態において、第１段階では、第１画素電極と第１共通電極との電位差は、Ｖｇ以下であり、当該Ｖｇは、表示装置が表示を実行するときの最大グレースケール電圧である。第２段階では、第１画素電極と第１共通電極との電位差はＶｇに等しい。
【００４２】
別の実施形態において、第１段階では、第１画素電極と第１共通電極との電位差の範囲は（０、Ｖｓ]であり、当該Ｖｓは、サブ画素によって表示されたグレースケールが最大グレースケールの半分である場合に必要な電圧であり、第２段階では、第１画素電極と第１共通電極との電位差の範囲は（Ｖｓ、Ｖｇ]であり、Ｖｇは、サブ画素によって表示されたグレースケールが最大グレースケールである場合に必要な電圧であり、即ち表示装置が表示を実行するときの最大グレースケール電圧である。
【００４３】
例示的に、本開示の実施例において、当該第１グレースケールの範囲は（０、Ｐ／２]であり、当該第２グレースケールの範囲は（Ｐ／２、Ｐ]であり、Ｐは、表示装置が表示を実行するときの最大グレースケールである。表示装置の最大グレースケールが２５５であると仮定すると、当該第１グレースケールの範囲は（０、１２７.５]であり、第２グレースケールの範囲は（１２７.５、２５５]であることができる。
【００４４】
選択肢の一つとして、第１サブ画素は、第１ＴＦＴ、第１データ線、および第１ゲート線をさらに含むことができる。ここで、第１ＴＦＴの第１極は、第１データ線に接続され、第１ＴＦＴの第２極は、第１画素電極に接続され、第１ＴＦＴのゲートは、第１ゲート線に接続される。第２サブ画素は、第２ＴＦＴ、第２データ線、および第２ゲート線をさらに含むことができ、第２ＴＦＴの第１極は、第２データ線に接続され、第２ＴＦＴの第２極は、第２画素電極に接続され、第２ＴＦＴのゲートは、第２ゲート線に接続される。例示的に、本開示の実施例において、ＴＦＴの第１極はソースであり、ＴＦＴの第２極はドレインである。
【００４５】
本開示の実施例において、当該第１共通電極は第１共通電極線に接続され、当該第２共通電極は第２共通電極線に接続され、当該第１サブ画素と当該第２サブ画素は、以下の条件のうちの少なくとも１つを満たし、すなわち、
当該第１共通電極線と当該第２共通電極線は、２つの異なる共通電極線であり、
当該第１データ線と当該第２データ線は、２つの異なるデータ線であり、
当該第１ゲート線と当該第２ゲート線は、２つの異なるゲート線である。
【００４６】
例示的に、第１サブ画素における第１データ線と第２サブ画素における第２データ線は、同じデータ線であってもよい。
【００４７】
例示的に、第１サブ画素における第１ゲート線と第２サブ画素における第２ゲート線は、２つの異なるゲート線であってもよい。
【００４８】
例示的に、第１ゲート線と第２ゲート線は、同じゲート線であってもよく、第１データ線と第２データ線は、２つの異なるデータ線であってもよい。
【００４９】
例示的に、第１サブ画素における第１共通電極と第２サブ画素における第２共通電極とは、電圧の極性が逆であり、及び／または、第１サブ画素における第１共通電極と第２サブ画素における第２共通電極とは、電圧の絶対値が等しくない。つまり、第１サブ画素における第１共通電極と第２サブ画素における第２共通電極とは、電圧の極性が逆であってもよい。第１サブ画素における第１共通電極と第２サブ画素における第２共通電極とは、電圧の絶対値が等しくないようにしてもよい。第１サブ画素における第１共通電極と第２サブ画素における第２共通電極とは、電圧の極性が逆であり、かつ第１サブ画素における第１共通電極と第２サブ画素における第２共通電極とは、電圧の絶対値が等しくないようにしてもよい。
【００５０】
以上のように、本開示の実施例による表示装置は、アレイ基板を含み、当該アレイ基板に含まれる画素ユニットは、同じ色の第１サブ画素と第２サブ画素とを含み、第１サブ画素は、第１画素電極と第１共通電極とを含み、第２サブ画素は、第２画素電極と第２共通電極とを含む。第１段階では、第１画素電極と第１共通電極との電位差は、第２画素電極と第２共通電極との電位差より大きく、同じ画素ユニットの画素電極と共通電極との電位差が異なると、同じ画素ユニットの第１サブ画素１および第２サブ画素によって表示されたグレースケールも異なり、各画素ユニットによって実際に表示されたグレースケールは、当該第１サブ画素と第２サブ画素によって表示されたグレースケールの平均値である。当該平均値の調整粒度は各サブ画素のグレースケールの調整粒度より小さいため、各サブ画素の画素電極と共通電極との電位差を調整することにより、当該平均値に対するより細かい粒度の調整を実現でき、各画素ユニットの輝度の変化レベルを豊かにし、表示画面の精細度を向上させることができる。
【００５１】
そして、同じ画素ユニットの画素電極と共通電極との電位差が異なり、同じ画素ユニットの液晶分子について、異なる画素の液晶分子のねじれ角度が異なるため、同じ画素ユニットにおいて液晶分子の平均ねじれ角度の変化粒度がさらに細かくなる。これにより、同じ画素ユニットの輝度のレベルを高くすることができ、ひいては表示画面の精細度を向上させることができる。
【００５２】
図１は、本開示の実施例による表示装置のアレイ基板の概略構成図である。図１に示すように、当該アレイ基板は、互いに平行な複数の信号線０１と互いに平行な複数のデータ線０２とを含み、信号線０１のいずれかがデータ線０２のいずれかと交差する。複数の信号線０１は、千鳥状に配列された複数の共通電極線０３と複数のゲート線０４とを含む。複数の信号線０１および複数のデータ線０２は、アレイ配置された複数の表示領域０５を規定する。各表示領域０５には画素電極が配置され、各表示領域０５においてゲート線０４とデータ線０２との交差部にはＴＦＴが設けられ、ＴＦＴの第１極はデータ線０２に接続され、そのゲートはゲート線０４に接続され、その第２極は同じ表示領域内の画素電極に接続され、例えば、ビアホール０９を介して画素電極に接続することができる。図１では、各表示領域が１つのサブ画素に対応する。信号線０１とデータ線０２に囲まれた複数のサブ画素のうち、隣接するｎ個のサブ画素の色は同じであり、当該ｎ個の同じ色のサブ画素は、同一画素ユニットに属することができる。すなわち、当該表示装置における各画素ユニットは、ｎ個の同じ色のサブ画素を含み、ここで、ｎ≧２である。つまり、表示装置における複数の画素ユニットは、複数のグループに分割されてもよく、各グループの画素ユニットは、隣接する複数の異なる色の画素ユニットを含んでもよい。例えば、各グループの画素ユニットは、赤色の画素ユニット、緑色の画素ユニット、及び青色の画素ユニットを含むことができ、各画素ユニットは、同じ色の２つ（即ち、ｎ＝２）のサブ画素を含むことができる。
【００５３】
本開示の実施例において、ＴＦＴの第１極はソースであり、ＴＦＴの第２極はドレインである。
【００５４】
各表示領域内の共通電極線と同じ表示領域内のＴＦＴの第２極によって蓄積コンデンサが形成される。例えば、各サブ画素において、共通電極線０３に例えば共通電極リード線領域０８１および０８２などの共通電極リード線領域が設けられても良い。共通電極リード線領域は、同じ表示領域のＴＦＴの第２極と共に蓄積コンデンサを形成し、本開示の実施例において、当該共通電極リード線領域は共通電極とも呼ばれる。図１を参照すると、各共通電極線０３に複数の共通電極リード線領域が接続されることが分かる。各ビアホール０９のアレイ基板のベース基板への正投影は、１つの共通リード線領域の当該ベース基板への正投影内に位置してもよい。もちろん、ビアホール０９のベース基板への正投影は、共通リード線領域の当該ベース基板への正投影と重ならなくてもよく、本開示の実施例はこれに限定されない。
【００５５】
もちろん、各サブ画素の蓄積コンデンサは、共通電極線と同じ表示領域内のＴＦＴの第２極によって形成された蓄積コンデンサに限定されず、他の形態で蓄積コンデンサを形成してもよく、例えば、共通電極リード線は、同じ表示領域の画素電極と共に蓄積コンデンサを形成してもよく、または、共通電極リード線と画素電極は、同じ表示領域内のＴＦＴの第２極と共に蓄積コンデンサを形成してもよい。
【００５６】
本開示の実施例において、サブ画素は画素電極を含み、同じ画素ユニットに属する複数の画素電極は、同じ列に位置してもよく、同じ行に位置してもよい。各画素ユニットは、例示的に、赤色、青色、又は緑色の光などの１種類の色の光を発するために使用される。即ち、各画素ユニットに含まれる複数のサブ画素は、同じ色のサブ画素であってもよく、例えば、赤のサブ画素、緑のサブ画素、または青のサブ画素であっても良い。
【００５７】
図１は、各画素ユニットが第１サブ画素と第２サブ画素の２つのサブ画素を含むことを例示的に示している。ここで、第１サブ画素は、第１画素電極０６１、第１ＴＦＴ０７１、第１共通電極０８１、第１データ線、および第１ゲート線を含む。第２サブ画素は、第２画素電極０６２、第２ＴＦＴ０７２、第２共通電極０８２、第２データ線、および第２ゲート線を含む。
【００５８】
ここで、第１ＴＦＴ０７１の第１極は第１データ線に接続され、第１ＴＦＴ０７１の第２極は第１画素電極０６１に接続され、第１ＴＦＴ０７１のゲートは第１ゲート線に接続される。
【００５９】
第２ＴＦＴ０７２の第１極は第２データ線に接続され、第２ＴＦＴ０７２の第２極は第２画素電極０６２に接続され、第２ＴＦＴ０７２のゲートは第２ゲート線に接続される。第１サブ画素は、第１共通電極線をさらに含み、第１共通電極０８１は、当該第１共通電極線に接続されてもよい。第２サブ画素は、第２共通電極線をさらに含み、第２共通電極０８２は、当該第２共通電極線に接続されてもよい。
【００６０】
当該第１サブ画素と当該第２サブ画素は、以下の条件のうちの少なくとも１つを満たし、すなわち、
当該第１共通電極線と当該第２共通電極線は、２つの異なる共通電極線であり、
当該第１データ線と当該第２データ線は、２つの異なるデータ線であり、
当該第１ゲート線と当該第２ゲート線は、２つの異なるゲート線である。
【００６１】
例示的に、第２共通電極線と第１共通電極線は２つの異なる共通電極線である。例えば、図１に示すように、当該アレイ基板における第１画素ユニットは、第１行かつ第１列に位置する第１サブ画素と、第２行かつ第１列に位置する第２サブ画素とを含むことができる。当該第１サブ画素の第１共通電極線は上から１番目の共通電極線０３であり、第２サブ画素の第２共通電極線は上から２番目の共通電極線０３であり、当該２つのサブ画素の共通電極線は、異なる共通電極線である。
【００６２】
例示的に、第１サブ画素における第１データ線と第２サブ画素における第２データ線は、同じデータ線であってもよく、第１サブ画素における第１ゲート線と第２サブ画素における第２ゲート線は、同じゲート線であってもよい。つまり、図１を参照すると、第１ＴＦＴ０７１の第１極と第２ＴＦＴ０７２の第１極は同じデータ線０２に接続されることができ、第１ＴＦＴ０７１のゲートと第２ＴＦＴ０７２のゲートは同じゲート線０４に接続されることができる。
【００６３】
本開示の実施例において、データ線の電圧と共通電極線の電圧を重ねて、図１に示すように、第１画素電極０６１と第１共通電極０８１との電位差と、第２画素電極０６２と第２共通電極０８２との電位差が異なるようにする。第１画素電極０６１と第１共通電極０８１との電位差と、第２画素電極０６２と第２共通電極０８２との電位差が異なるため、第１サブ画素における液晶分子のねじれ角度と第２サブ画素における液晶分子のねじれ角度は異なり、ひいては各画素ユニットにおける一部の液晶分子のねじれ角度と、他の一部の液晶分子のねじれ角度が異なるようにする。これにより、各画素ユニットにおける液晶分子の平均ねじれ角度の変化粒度を小さくすることができるため、画素ユニットの輝度のレベルを高めて、表示画像の精細度を向上させる。
【００６４】
画素ユニットは、実際には、第１サブ画素と第２サブ画素との混光効果を表示することが理解でき、つまり、画素ユニットによって実際に表示されたグレースケールｐ０は、第１サブ画素によって表示されたグレースケールｐ１と第２サブ画素によって表示されたグレースケールｐ２の和の半分であり、即ち、ｐ０はｐ０＝（ｐ１＋ｐ２）/ ２を満たす。
【００６５】
第１段階では、第１画素電極０６１と第１共通電極０８１との電位差は、第２画素電極０６２と第２共通電極０８２との電位差より大きい。
【００６６】
選択肢の一つとして、第１段階では、第１共通電極０８１の電圧は、第２共通電極０８２の電圧より小さく、第１画素電極０６１の電圧は、第２画素電極０６２の電圧に等しくてもよい。これにより、当該第１画素電極０６１と第１共通電極０８１との電位差は、第２画素電極０６２と第２共通電極０８２との電位差より大きくてもよい。
【００６７】
選択肢の一つとして、第２段階では、第１画素電極０６１と第１共通電極０８１との電位差は、第２画素電極０６２と第２共通電極０８２との電位差以上であってもよい。
【００６８】
ここで、当該第１段階は、第１グレースケールを表示する段階であってもよく、当該第２段階は、第２グレースケールを表示する段階であってもよく、かつ当該第１グレースケールは、第２グレースケールより小さい。各画素ユニットによって表示されたグレースケールは、表示装置によって実際に表示された画面に従って決定されるため、各画素ユニットが位置する段階も当該実際に表示された画面に従って決定される。
【００６９】
例示的に、当該第１グレースケールの範囲は（０、Ｐ／２] であってもよく、当該第２グレースケールの範囲は（Ｐ／２、Ｐ] であってもよく、Ｐは、表示装置が表示を実行するときの最大グレースケールである。
【００７０】
本開示の実施例において、当該第１段階と第２段階のいずれかについて、第１画素電極０６１と第１共通電極０８１との電位差Ｖ１と、第２画素電極と第２共通電極０８２との電位差Ｖ２との差を柔軟に調整することができ、２つのサブ画素のグレースケールの平均値が、当該画素ユニットの実際に表示するグレースケールであることを保証すればよい。
【００７１】
例示的に、第１グレースケールを表示する第１段階では、実際に表示された画面に対応する画素ユニットのデータ電圧Ｖｄは、Ｖｄ≦Ｖｓを満たす。Ｖｓは、サブ画素によって表示されたグレースケールが最大グレースケールの半分である場合に必要な電圧である。そして、当該第１段階では、第１画素電極０６１と第１共通電極０８１との電位差は、Ｖｇ以下であり、当該Ｖｇは、表示装置が表示を行う際の最大グレースケール電圧である。このとき、当該第２画素電極０６２と第２共通電極０８２との電位差はＶｓ未満であってもよい。例えば、第２画素電極０６２と第２共通電極０８２との電位差は０であってもよく、このとき、第１サブ画素のみが発光し、第２サブ画素が発光しない。
【００７２】
第２グレースケールを表示する第２段階では、実際に表示された画面に対応する画素ユニットのデータ電圧Ｖｄは、Ｖｄ＞Ｖｓを満たす。そして、当該第２段階では、第１画素電極０６１と第１共通電極０８１との電位差Ｖ１は、Ｖｇに等しくてもよい。例示的に、Ｖｇは、８Ｖに等しくてもよい。このとき、当該第１サブ画素は、最大輝度、即ち最大グレーレベルｐを表示する。上述の画素ユニットによって実際に表示されたグレースケールｐ０の式：ｐ０＝（ｐ１＋ｐ２）/２から分かるように、第２サブ画素によって表示されたグレースケールｐ２は、ｐ２＝２ｐ０−ｐであるべきである。したがって、このとき、当該第２画素電極０６２と第２共通電極０８２との電位差Ｖ２は、表示されたグレースケールがｐ２であるときに必要な電圧であってもよい。
【００７３】
当該第２段階では、画素ユニットによって実際に表示されたグレースケールｐ０は、ｐ０＞Ｐ／２であるため、Ｐ２も０より大きいので、第２画素電極０６２と第２共通電極０８２との電位差は０より大きい。即ち、当該第２段階では、第１サブ画素と第２サブ画素がいずれも発光する。
【００７４】
例示的に、画素電極と共通電極との間の電位差が６Ｖであると仮定するとき、液晶は完全に偏向され、すなわち、最大グレースケール電圧Ｖｇ＝６Ｖとなる。第１段階では、図２を参照すると、７本のデータ線０２、４本の共通電極線０３、３本のゲート線０４があり、左から右への７本のデータ線にロードされるデータ信号の電圧は、それぞれ、３Ｖ、−３Ｖ、３Ｖ、−３Ｖ、３Ｖ、−３Ｖ、３Ｖである。上から下への４本の共通電極線にロードされる共通電極信号の電圧は、それぞれ、−３Ｖ、＋３Ｖ、−３Ｖ、＋３Ｖである。
【００７５】
１番目の画素ユニットＸＳ１の第１ＴＦＴの第１１極と第２ＴＦＴの第１極はいずれも左から１番目のデータ線に接続され、第１ＴＦＴのゲートと第２ＴＦＴのゲートはいずれも上から１番目のゲート線０４に接続され、第１共通電極０８１が上から１番目の共通電極線０３に接続され、第２共通電極０８２が上から２番目の共通電極線０３に接続されると仮定する。図２から分かるように、当該左から１番目のデータ線にロードされたデータ信号の電圧は３Ｖであり、上から１番目の共通電極線０３にロードされた共通電極信号の電圧はー３Ｖであり、上から２番目の共通電極線０３にロードされた共通電極信号の電圧は３Ｖである。
【００７６】
さて、１番目の画素ユニットＸＳ１について、当該画素ユニットＸＳ１の第１サブ画素における第１画素電極０６１と第１共通電極０８１との電位差Ｖ１は、３−（−３）＝６Ｖであり、第２サブ画素における第２画素電極０６２と第２共通電極０８２との電位差Ｖ２は、３−（＋３）＝０Ｖである。このとき、当該画素ユニットＸＳ１によって実際に表示されたグレースケールは、６Ｖに対応するグレースケール（即ち、最大グレースケールｐ）と０Ｖに対応するグレースケール（即ち、最低グレースケール０）の半分であり、つまり、このとき、当該画素ユニットＸＳ１によって表示されたグレースケールは、Ｐ／２である。
【００７７】
上記から分かるように、第１段階では、第１画素電極と第１共通電極との電位差は、第２画素電極と第２共通電極との電位差より大きく、２つの電位差は異なる。同様に、残りの画素ユニットにおける第１画素電極と第１共通電極との電位差は、第２画素電極と第２共通電極との電位差と異なるため、各画素ユニットの輝度のレベルを高くする。
【００７８】
選択肢の一つとして、第１サブ画素の共通電極電圧（即ち第１共通電極の電圧）と第２サブ画素の共通電極電圧（即ち第２共通電極の電圧）とは、極性が逆であり、絶対値が等しい。
【００７９】
同じ画素ユニットにおける２つの共通電極の電圧の極性が逆である場合、当該画素ユニットに接続されたデータ線は、電圧が小さいデータ信号を供給するだけで、大きな電位差を実現でき、これにより、アレイ基板の電力消費を低減することができる。例えば、第１共通電極の電圧が３Ｖであり、第２共通電極の電圧が−３Ｖであり場合、データ線は、電圧が３Ｖと−３Ｖの間で交互に変化するデータ信号を供給するだけで、１つのサブ画素の画素電極と共通電極との電位差が６Ｖになるようにすることができる。
【００８０】
選択肢の一つとして、第１段階では、第１サブ画素の第１画素電極と第１共通電極との電位差Ｖ１は、表示されたグレーレベルが２ｐ０であるときに必要な電圧であってもよく、第２サブ画素の第２画素電極と第２共通電極との電位差Ｖ２は０に等しく、すなわち、第２サブ画素によって表示されるグレースケールは０であってもよい。即ち、画素ユニットによって実際に表示されたグレースケールｐ０は、ｐ０＝（２ｐ０＋０）/２＝ｐ０である。
【００８１】
第１段階から第２段階に入るとき、例えば、実際に表示される画像に対応する画素ユニットのデータ電圧がＶｄ≦ＶｓからＶｄ＞Ｖｓに変化するとき、隣接する共通電極線のうちの一方の共通電極線にロードされた共通電極信号の電圧はＶ０のままに維持されることができ、データ線にロードされるデータ信号の電圧は、最大グレースケール電圧Ｖｇに従って決定されることができ、当該データ信号の電圧はＶｇ＋Ｖ０であってもよく、すなわち、画素ユニットにおける１つのサブ画素の電位差がＶｇであり、当該サブ画素によって表示されたグレースケールｐ１が最大グレースケールｐである。他方の共通電極線にロードされた共通電極信号の電圧は、画素ユニットによって実際に表示されたグレースケールｐ０に従って決定されることができる。画素ユニットによって実際に表示されたグレースケールｐ０の式：ｐ０＝（ｐ１＋ｐ２）/２から、他方のサブ画素によって表示されたグレースケールは、ｐ２＝２ｐ０−ｐを満たさなければならないと推定することができる。したがって、他方の共通電極線にロードされた共通電極信号の電圧は、Ｖｇ＋Ｖ０−Ｖｐであってもよく、Ｖｐは、表示されたグレースケールがｐ２である場合に必要な電圧であり、即ち他方のサブ画素の電位差はＶｐである。
【００８２】
例えば、サブ画素によって表示されたグレースケールが当該サブ画素の電位差（即ち画素電極と共通電極との電位差）に線形的に相関し、即ちＶｄがＶｄ＝（Ｖ１＋Ｖ２）/２を満たすと仮定すると、Ｖ２は、Ｖ２＝２Ｖｄ−Ｖｇを満たす。これにより、他方の共通電極線にロードされた共通電極信号の電圧は、Ｖｇ＋Ｖ０−（２Ｖｄ−Ｖｇ）＝２Ｖｇ−２Ｖｄ＋Ｖ０であると推定できる。Ｖｇ＝８Ｖ且つＶｄ＝６Ｖの場合、第１共通電極線にロードされた共通電極信号の電圧はＶ０＝−３Ｖに維持され、データ線にロードされたデータ信号の電圧は、８＋（−３）＝５Ｖであり、第２共通電極線にロードされた共通電極信号の電圧は、２×８−２×６ ＋（−３）＝１Ｖになる。即ち、上から下への４本の共通電極線にロードされた共通電極信号の電圧は、それぞれ−３Ｖ、＋１Ｖ、−３Ｖ、＋１Ｖである。さて、１番目の画素ユニットＸＳ１について、当該画素ユニットＸＳ１の第１サブ画素における第１画素電極と第１共通電極との電位差は、５−（−３）＝８Ｖであり、第２サブ画素における第２画素電極と第２共通電極との電位差は、５−（＋１）＝４Ｖである。
【００８３】
１番目の画素ユニットＸＳ１の充電には、第１画素電極と第１共通電極との電位差が所定のＶｇ＝８Ｖに達するまでに時間がかかる。この過程において、第１画素電極と第１共通電極との電位差は、第２画素電極と第２共通電極との電位差より大きい。第１画素電極と第１共通電極との電位差がＶｇに達した後、第２サブ画素の第２画素電極と第２共通電極との電位差は（２Ｖｄ−Ｖｇ）である。このようにして、当該画素ユニットは、Ｖｄ＝（Ｖｇ＋（２Ｖｄ−Ｖｇ））/２を表示する。すなわち、第１サブ画素を最大グレースケールまで充電し、実際に表示された画面のデータ電圧Ｖｄに従って第２サブ画素を充電することができる。同様に、残りの画素ユニットにおける第１画素電極と第１共通電極との電位差は、第２画素電極と第２共通電極との電位差と異なるため、各画素ユニットの輝度のレベルを高くする。
【００８４】
選択肢の一つとして、隣接する画素ユニットのデータ線の極性は逆である。すなわち、隣接する画素ユニットに接続されたデータ線にロードされたデータ信号の電圧の極性は逆である。例えば、図２に示す構造では、左から１番目のデータ線にロードされたデータ信号の電圧は３Ｖであり、２番目のデータ線にロードされたデータ信号の電圧は−３Ｖである。
【００８５】
選択肢の一つとして、隣接する２つの列または２つの行の第１サブ画素は、１本の共通電極線を共有し、あるいは、隣接する２つの列または２つの行の第２サブ画素は、１本の共通電極線を共有する。例えば、同じ画素ユニットの２つの共通電極が同じ列にあるとき、隣接する２つの列のサブ画素は１本の共通電極線を共有することができ、すなわち、同じ行にある複数のサブ画素は１本の共通電極線を共有することができる。同じ画素ユニットの２つの共通電極が同じ行にあるとき、隣接する２つの行のサブ画素は１本の共通電極線を共有することができ、すなわち、同じ列にある複数のサブ画素は１本の共通電極線を共有することができる。これにより、同じ画素ユニットの各サブ画素が異なる共通電極線にそれぞれ対応し、それぞれのサブ画素の画素電極と共通電極との電位差を独立に調整することが容易になる。
【００８６】
選択肢の一つとして、第１共通電極線および第２共通電極線にロードされた共通電極信号の電圧の少なくとも一方は、第１段階および第２段階で周期的に変化する。例えば、第１共通電極線にロードされた共通電極信号の電圧は、第１段階では−３Ｖであり、第２段階では３Ｖであり、あるいは、第２共通電極線にロードされた共通電極信号の電圧は、第１段階では３Ｖであり、第２段階では２Ｖである。
【００８７】
選択肢の一つとして、第１共通電極線にロードされた共通電極信号の電圧の絶対値と第２共通電極線にロードされた共通電極信号の電圧の絶対値との差は、第１段階および第２段階で等しくなくてもよい。例えば、第１段階では、第１共通電極線と第２共通電極線にロードされた共通電極信号の電圧の絶対値の差は６Ｖであってもよく、第２段階では、第１共通電極線と第２共通電極線にロードされた共通電極信号の電圧の絶対値の差は４Ｖであってもよい。
【００８８】
選択肢の一つとして、第１段階では、第１画素電極と第１共通電極との電位差と、第２画素電極と第２共通電極との電位差との差の範囲は（０、Ｖｇ]または（０、Ｖｃ]である。ここで、Ｖｃは、サブ画素によって表示されたグレースケールが２ｐ０であるときに必要な電圧であり、ｐ０は、画素ユニットによって実際に表示されたグレースケールである。例えば、Ｖｇ＝８Ｖであると仮定し、第１段階において、第１画素電極と第１共通電極との電位差は４Ｖであり、第２画素電極と第２共通電極との電位差は０Ｖであり、２つの電位差の差は４Ｖであり、Ｖｇより小さい。
【００８９】
選択肢の一つとして、第１画素電極と第１共通電極との電位差と、第２画素電極と第２共通電極との電位差との差の範囲は［２、Ｖｇ］であり、Ｖｇが８Ｖに等しいと仮定し、例えば、第１画素電極と第１共通電極との電位差と、第２画素電極と第２共通電極との電位差との差はＶｓであってもよく、または、第１画素電極と第１共通電極との電位差は、第２画素電極と第２共通電極との電位差の１.５倍から４倍である。例えば、第１段階では、第１画素電極と第１共通電極との電位差は６Ｖであり、第２画素電極と第２共通電極との電位差は１.５Ｖであり、第１画素電極と第１共通電極との電位差は 第２画素電極と第２共通電極との電位差の４倍である。
【００９０】
選択肢の一つとして、第２グレースケールを表示する第２段階では、実際に表示された画面に対応する画素ユニットのデータ電圧Ｖｄは、Ｖｄ＞Ｖｓを満たす。第１画素電極と第１共通電極との電位差の範囲は（Ｖｓ、Ｖｇ]であり、第２画素電極と第２共通電極との電位差の範囲は（Ｖｓ、Ｖｇ]または（０、Ｖｐ]である。Ｖｐは、サブ画素によって表示されたグレースケールが２ｐ０−ｐであるときに必要な電圧である。
【００９１】
つまり、第２グレースケールを表示するとき、第１サブ画素と第２サブ画素がいずれも発光し、画素ユニットは、実際には、第１サブ画素と第２サブ画素との混光効果を表示する。選択肢の一つとして、当該第２段階では、第１画素電極と第１共通電極との電位差Ｖ１は、第２画素電極と第２共通電極との電位差Ｖ２に等しくてもよく、このとき、２つのサブ画素の電位差の範囲は、いずれも（Ｖｓ、Ｖｇ]である。または、第１画素電極と第１共通電極との電位差Ｖ１は、Ｖｇであってもよく、即ち第１サブ画素によって表示されたグレースケールはｐであり、このとき第２画素電極と第２共通電極との電位差Ｖ２はＶｐである。
【００９２】
もちろん、本開示の実施例では、第１段階のみがあり得る。
【００９３】
例えば、図２を参照すると、４本の共通電極線０３、３本のゲート線０４があり、左から右への７本のデータ線にロードされるデータ信号の電圧は、それぞれ、３Ｖ、−３Ｖ、３Ｖ、−３Ｖ、３Ｖ、−３Ｖ、３Ｖである。上から下への４本の共通電極線にロードされる共通電極信号の電圧は、それぞれ、−３Ｖ、１Ｖ、−３Ｖ、１Ｖである。さて、１番目の画素ユニットＸＳ１について、当該画素ユニットＸＳ１の第１サブ画素における第１画素電極と第１共通電極との電位差は、３−（−３）＝６Ｖであり、第２サブ画素における第２画素電極と第２共通電極との電位差は、３−（１）＝２Ｖである。第１画素電極と第１共通電極との電位差は、第２画素電極と第２共通電極との電位差より大きく、２つの電位差は異なる。同様に、残りの画素ユニットにおける第１画素電極と第１共通電極との電位差は、第２画素電極と第２共通電極との電位差と異なるため、各画素ユニットの輝度のレベルを高くする。
【００９４】
例示的に、図３は、本開示の実施例による別の表示装置のアレイ基板の概略構成図である。当該アレイ基板はデュアルデータ線構造であり、当該アレイ基板に含まれる画素ユニットは、第１サブ画素と第２サブ画素の２つのサブ画素を含むことができる。図３に示すように、第１サブ画素は、第１画素電極０６１、第１ＴＦＴ０７１、第１共通電極０８１、第１データ線、および第１ゲート線を含み、第２サブ画素は、第２画素電極０６２、第２ＴＦＴ０７２、第２共通電極０８２、第２データ線、および第２ゲート線を含む。
【００９５】
ここで、第１ＴＦＴ０７１の第１極は第１データ線に接続され、第１ＴＦＴ０７１の第２極は第１画素電極０６１に接続され、第１ＴＦＴ０７１のゲートは第１ゲート線に接続される。
【００９６】
第２ＴＦＴ０７２の第１極は第２データ線に接続され、第２ＴＦＴ０７２の第２極は第２画素電極０６２に接続され、第２ＴＦＴ０７２のゲートは第２ゲート線に接続される。第１サブ画素は、第１共通電極線をさらに含み、第２サブ画素は、第２共通電極線をさらに含む。第１共通電極０８１は、当該第１共通電極線に接続されてもよく、第２共通電極０８２は、当該第２共通電極線に接続されてもよい。例示的に、第２共通電極線と第１共通電極線は、２つの異なる共通電極線である。
【００９７】
例示的に、第１サブ画素における第１データ線と第２サブ画素における第２データ線は２つの異なるデータ線であってもよく、第１サブ画素における第１ゲート線と第２サブ画素における第２ゲート線は同じゲート線であってもよい。つまり、第１ＴＦＴ０７１の第１極と第２ＴＦＴ０７２の第１極は、異なるデータ線０２に接続されることができ、第１ＴＦＴ０７１と第２ＴＦＴ０７２は、第１データ線と第２データ線との間に位置する。第１ＴＦＴ０７１のゲートと第２ＴＦＴ０７２のゲートは、同じゲート線０４に接続されることができる。
【００９８】
第１段階では、第１画素電極０６１と第１共通電極との電位差は、第２画素電極０６２と第２共通電極との電位差より大きい。
【００９９】
選択肢の一つとして、第２段階では、第１画素電極０６１と第１共通電極との電位差は、第２画素電極０６２と第２共通電極との電位差以上であってもよい。
【０１００】
例えば、第１段階では、第１画素電極０６１と第１共通電極との電位差の範囲は（０、Ｖｓ]である。第２段階では、第１画素電極０６１と第１共通電極との電位差の範囲は（Ｖｓ、Ｖｇ] であってもよく、第２画素電極と第２共通電極との電位差の範囲は（Ｖｓ、Ｖｇ] であってもよい。
【０１０１】
例示的に、表示装置が表示を実行するときの最大グレースケール電圧が２５６ビットのグレースケール電圧であると仮定し、第１段階では、グレースケールが０〜１２７のグレースケール画面、すなわちＶｄ≦Ｖｓが実現されるとき、データ信号を第１データ線にのみロードし、ひいては電圧信号を第１画素電極０６１に供給することができる。または、データ信号を第１データ線と第２データ線に同時にロードし、ひいては第１画素電極０６１と第２画素電極０６２を充電することができる。このとき、第１画素電極０６１と第１共通電極０８１との電位差Ｖ１の範囲は（０、Ｖｃ]または（０、Ｖｇ]であってもよい。ここで、第２画素電極０６２と第２共通電極０８２との電位差Ｖ２が０以上であるときに、当該第１画素電極０６１と第１共通電極との電位差Ｖ１の範囲は（０、Ｖｓ] であってもよく、すなわち当該第１サブ画素と第２サブ画素は同時に発光してもよい。
【０１０２】
第２段階では、グレースケールが０〜１２７のグレースケール画面、すなわちＶｄ＞Ｖｓが実現されるとき、第１データ線と第２データ線にそれぞれデータ信号をロードし、ひいては第１データ線を介して第１画素電極に電圧信号を供給することができ、第１画素電極０６１と第１共通電極０８１との電位差の範囲は（Ｖｓ、Ｖｇ] である。第２データ線を介して第２画素電極に電圧信号を供給することで、対応するグレースケールの画面の表示を画素ユニットに実現させる。例えば、第１画素電極０６１と第１共通電極０８１との電位差Ｖ１をＶ１＝Ｖｇとすることができ、第１サブ画素は最大輝度の画面の表示を実現し、即ち最大グレースケールｐを表示する。第２画素電極０６２と第２共通電極０８２との電位差Ｖ２を、２ｐ０−ｐのグレースケールを表示するために必要な電圧とし、第２サブ画素によって表示されたグレースケールは２ｐ０−ｐである。このようにして、画素ユニットによって実際に表示されたグレースケールｐ０は、ｐ０＝（ｐ＋２ｐ０−ｐ）/２＝ｐ０である。
【０１０３】
選択肢の一つとして、本開示の実施例において、第１データ線と第２データ線が２つの異なるデータ線であるときに、第１共通電極線と第２共通電極線にロードされた共通電極信号の電圧は等しくてもよく、すなわち、第１共通電極の電圧は第２共通電極の電圧と等しい。このとき、２本のデータ線にロードされたデータ信号の電圧を調整することにより、第１画素電極と第１共通電極との電位差は、第２画素電極と第２共通電極との電圧差以上になることができる。
【０１０４】
選択肢の一つとして、第１段階と第２段階のうちの少なくとも１つの段階では、例えば、第２段階では、第１画素電極０６１の電圧は第２画素電極０６２の電圧と等しい。
【０１０５】
または、第１段階と第２段階のうちの少なくとも１つの段階では、例えば、第１段階では、第１共通電極０８１の電圧は第２共通電極０８２の電圧と等しい。
【０１０６】
選択肢の一つとして、第２段階では、第１画素電極０６１と第１共通電極０８１との電位差は、第２画素電極０６２と第２共通電極０８２との電位差以上であってもよい。
【０１０７】
選択肢の一つとして、第１共通電極線および第２共通電極線にロードされた共通電極信号の電圧の少なくとも一方は、第１段階および第２段階で周期的に変化する。例えば、第１共通電極線にロードされた共通電極信号の電圧は、第１段階では−３Ｖであり、第２段階では３Ｖであり、あるいは、第２共通電極線にロードされた共通電極信号の電圧は、第１段階では３Ｖであり、第２段階では２Ｖである。
【０１０８】
選択肢の一つとして、第１共通電極線にロードされた共通電極信号の電圧の絶対値と第２共通電極線にロードされた共通電極信号の電圧の絶対値との差は、第１段階および第２段階で等しくなくてもよい。
【０１０９】
選択肢の一つとして、第１段階では、第１画素電極と第１共通電極との電位差と、第２画素電極と第２共通電極との電位差との差の範囲は（０、Ｖｓ]である。Ｖｓ＝４Ｖであると仮定し、例えば、第１段階において、第１画素電極と第１共通電極との電位差は４Ｖであり、第２画素電極と第２共通電極との電位差は０Ｖであり、２つの電位差の差は４Ｖである。
【０１１０】
選択肢の一つとして、第１画素電極と第１共通電極との電位差は、第２画素電極と第２共通電極との電位差の１.５倍から４倍である。例えば、第１段階では、第１画素電極と第１共通電極との電位差は６Ｖであり、第２画素電極と第２共通電極との電位差は１.５Ｖであり、第１画素電極と第１共通電極との電位差は、第２画素電極と第２共通電極との電位差の４倍である。
【０１１１】
例示的に、図４は、本開示の実施例によるまた別の表示装置のアレイ基板の概略構成図である。当該アレイ基板はデュアルゲート線構造であり、当該アレイ基板に含まれる画素ユニットは、第１サブ画素と第２サブ画素の２つのサブ画素を含むことができる。図４に示すように、第１サブ画素は、第１画素電極０６１、第１ＴＦＴ０７１、第１共通電極０８１、第１データ線、および第１ゲート線を含み、第２サブ画素は、第２画素電極０６２、第２ＴＦＴ０７２、第２共通電極０８２、第２データ線、および第２ゲート線を含む。
【０１１２】
ここで、第１ＴＦＴ０７１の第１極は第１データ線に接続され、第１ＴＦＴ０７１の第２極は第１画素電極０６１に接続され、第１ＴＦＴ０７１のゲートは第１ゲート線に接続される。
【０１１３】
第２ＴＦＴ０７２の第１極は第２データ線に接続され、第２ＴＦＴ０７２の第２極は第２画素電極０６２に接続され、第２ＴＦＴ０７２のゲートは第２ゲート線に接続される。第１サブ画素は、第１共通電極線をさらに含み、第２サブ画素は、第２共通電極線をさらに含む。第１共通電極０８１は、当該第１共通電極線に接続されてもよく、第２共通電極０８２は、当該第２共通電極線に接続されてもよい。例示的に、第２共通電極線と第１共通電極線は、２つの異なる共通電極線である。
【０１１４】
例示的に、第１サブ画素における第１データ線と第２サブ画素における第２データ線は同じデータ線であってもよく、第１サブ画素における第１ゲート線と第２サブ画素における第２ゲート線は２つの異なるゲート線であってもよく、第１ゲート線は第２ゲート線に隣接し、即ち第１ゲート線と第２ゲートは、第１画素電極０６１と第２画素電極０６２との間に位置する。つまり、第１ＴＦＴ０７１の第１極と第２ＴＦＴ０７２の第１極は、同じデータ線０２に接続されることができ、第１ＴＦＴ０７１のゲートと第２ＴＦＴ０７２のゲートは、異なるゲート線０４に接続されることができる。
【０１１５】
第１段階では、第１画素電極０６１と第１共通電極との電位差は、第２画素電極０６２と第２共通電極との電位差より大きい。
【０１１６】
選択肢の一つとして、第２段階では、第１画素電極０６１と第１共通電極との電位差は、第２画素電極０６２と第２共通電極との電位差以上であってもよい。
【０１１７】
例示的に、第１段階では、グレースケールが０〜１２７のグレースケール画像が実現されたときに、第１走査期間に第１ゲート走査信号を第１ゲート線にロードし、ひいては第１ゲート線を介して第１ゲート走査信号を第１サブ画素のＴＦＴ０７１のゲートにロードすることで、当該ＴＦＴ０７１がオンになる。第１データ線が第１画素電極０６１に電圧信号を供給することにより、当該第１画素電極０６１と第１共通電極０８１との電位差がＶｃになるようにする。このとき、第２共通電極０８２の電圧が０であれば、第２サブ画素の第２ゲート線は閉じてもよく、第２データ線は第２画素電極０６２を充電することができず、第２サブ画素の電位差が０であることに相当し、すなわち第２画素電極と第２共通電極との電位差が０である。または、第２共通電極０８２の電圧が０でなければ、当該第２ゲート線に第２ゲート走査信号をロードし、第２データ線にデータ信号をロードすることにより、第２データ線が、第２画素電極０６２の電圧を第２共通電極０８２の電圧と等しくなるように充電することができ、このとき、第２画素電極と第２共通電極との電位差が０である。
【０１１８】
当該第１画素電極０６１と第１共通電極０８１との電位差がＶｃであり、第２画素電極と第２共通電極との電位差が０であるとき、第１サブ画素によって表示されたグレースケールは２ｐ０であり、第２サブ画素によって表示されたグレースケールは０であり、画素ユニットによって実際に表示されたグレースケールはｐ０である。そして、当該第１段階では、第１サブ画素のみが発光し、第２サブ画素が発光しない。
【０１１９】
選択肢の一つとして、第１段階では、例えばグレースケールが１２８〜２５５のグレースケール画像が実現されたときに、第１走査期間に第１ゲート走査信号を第１ゲート線にロードし、第２走査期間に第１ゲート走査信号を第２ゲート線にロードする。さらに第１走査期間に、第１データ線を介して第１画素電極に電圧信号を供給することにより、第１画素電極の電圧が最大グレースケール電圧Ｖｇであり、第１サブ画素は最大輝度の画面の表示を実現し、すなわち、第１サブ画素によって表示されたグレースケールは最大グレースケールｐである。第２走査期間に、第２データ線を介して第２画素電極に電圧信号を供給することにより、第２画素電極と第２共通電極との電位差が、表示された電圧が表示されるグレースケール２ｐ０−ｐであるときに必要な電圧であり、即ち第１サブ画素によって表示されたグレースケールは２ｐ０−ｐであり、これにより、当該画素ユニットは、対応するグレースケールｐ０の画面の表示を実現できる。当該第２段階では、第１サブ画素および第２サブ画素がいずれも発光する。
【０１２０】
選択肢の一つとして、本開示の実施例において、第１ゲート線と第２ゲート線が２つの異なるゲート線であるとき、第１共通電極線と第２共通電極線にロードされた共通電極信号の電圧は等しくてもよく、すなわち、第１共通電極の電圧は第２共通電極の電圧と等しい。このとき、異なる走査期間に２本のゲート線をそれぞれオンにすることにより、第１画素電極と第２画素電極に異なる電圧をロードすることができ、ひいては第１画素電極と第１共通電極との電位差が第２画素電極と第２共通電極との電圧差以上になる。
【０１２１】
選択肢の一つとして、第１段階と第２段階のうちの少なくとも１つの段階では、例えば、第２段階では、第１画素電極０６１の電圧は第２画素電極０６２の電圧と等しい。
【０１２２】
または、第１段階と第２段階のうちの少なくとも１つの段階では、例えば、第１段階では、第１共通電極の電圧は第２共通電極の電圧と等しい。
【０１２３】
選択肢の一つとして、第２段階では、第１画素電極０６１と第１共通電極との電位差は、第２画素電極０６２と第２共通電極との電位差以上であってもよい。
【０１２４】
選択肢の一つとして、第１共通電極線および第２共通電極線にロードされた共通電極信号の電圧の少なくとも一方は、第１段階および第２段階で周期的に変化する。例えば、第１共通電極線にロードされた共通電極信号の電圧は、第１段階では−３Ｖであり、第２段階では３Ｖであり、あるいは、第２共通電極線にロードされた共通電極信号の電圧は、第１段階では３Ｖであり、第２段階では２Ｖである。
【０１２５】
選択肢の一つとして、第１共通電極線にロードされた共通電極信号の電圧の絶対値と第２共通電極線にロードされた共通電極信号の電圧の絶対値との差は、第１段階および第２段階で等しくなくてもよい。
【０１２６】
選択肢の一つとして、第１段階では、第１画素電極と第１共通電極との電位差と、第２画素電極と第２共通電極との電位差との差の範囲は（０、Ｖｓ]である。Ｖｓ＝４Ｖであると仮定し、例えば、第１段階において、第１画素電極と第１共通電極との電位差は４Ｖであり、第２画素電極と第２共通電極との電位差は０Ｖであり、２つの電位差の差は４Ｖである。
【０１２７】
選択肢の一つとして、第１画素電極と第１共通電極との電位差は、第２画素電極と第２共通電極との電位差の１.５倍から４倍である。例えば、第１段階では、第１画素電極と第１共通電極との電位差は６Ｖであり、第２画素電極と第２共通電極との電位差は１.５Ｖであり、第１画素電極と第１共通電極との電位差は、第２画素電極と第２共通電極との電位差の４倍である。
【０１２８】
選択肢の一つとして、第２段階では、第１画素電極と第１共通電極との電位差の範囲は（Ｖｓ、Ｖｇ]であり、第２画素電極と第２共通電極との電位差の範囲は（Ｖｓ、Ｖｇ]または（０、Ｖｐ]である。Ｖｐは、サブ画素によって表示されたグレースケールが２ｐ０−ｐであるときに必要な電圧である。
【０１２９】
以上のように、本開示の実施例による表示装置は、アレイ基板を含み、当該アレイ基板に含まれる画素ユニットは、第１サブ画素と第２サブ画素とを含み、第１サブ画素は、第１画素電極と第１共通電極とを含み、第２サブ画素は、第２画素電極と第２共通電極とを含む。第１段階では、第１画素電極と第１共通電極との電位差は、第２画素電極と第２共通電極との電位差より大きく、同じ画素ユニットの第１サブ画素と第２サブ画素によって表示されたグレースケールも異なり、各画素ユニットによって実際に表示されたグレースケールは、当該第１サブ画素と第２サブ画素によって表示されたグレースケールの平均値である。当該平均値の調整粒度は各サブ画素のグレースケールの調整粒度より小さいため、各サブ画素の画素電極と共通電極との電位差を調整することにより、当該平均値に対するより細かい粒度の調整を実現でき、各画素ユニットの輝度の変化レベルを豊かにし、表示画面の精細度を向上させることができる。
【０１３０】
そして、同じ画素ユニットの画素電極と共通電極との電位差が異なり、同じ画素ユニットの液晶分子について、異なる画素の液晶分子のねじれ角度が異なるため、同じ画素ユニットにおいて液晶分子の平均ねじれ角度の変化粒度がさらに細かくなる。これにより、同じ画素ユニットの輝度のレベルを高くすることができ、ひいては表示画面の精細度を向上させることができる。
【０１３１】
本開示の実施例による表示装置は、液晶パネル、電子ペーパー、携帯電話、タブレットコンピュータ、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲーションなど、表示機能を備えたあらゆる製品または部品であってもよい。
【０１３２】
本開示の実施例は表示装置の駆動方法を提供し、当該表示装置は図１、図２、または図４に示された表示装置であってもよい。当該表示装置はアレイ基板を含み、アレイ基板は複数の画素ユニットを含み、各画素ユニットは同じ色の第１サブ画素と第２サブ画素とを含み、第１サブ画素は第１画素電極、第１データ線及び第１共通電極を含み、第２サブ画素は第２画素電極、第２データ線及び第２共通電極を含む。図５に示すように、当該方法は以下のステップを含む。
【０１３３】
ステップ５０１において、第１段階では、データ信号を第１データ線と第２データ線にロードし、共通電極信号を第１共通電極と第２共通電極にロードすることにより、第１画素電極と第１共通電極との電位差が、第２画素電極と第２共通電極との電位差より大きくなる。
【０１３４】
以上のように、本開示の実施例による表示装置の駆動方法は、第１段階では、データ信号を第１データ線と第２データ線にロードし、共通電極信号を第１共通電極と第２共通電極にロードすることにより、第１画素電極と第１共通電極との電位差が、第２画素電極と第２共通電極との電位差より大きくなる。同じ画素ユニットの画素電極と共通電極との電位差が異なると、同じ画素ユニットの第１サブ画素１および第２サブ画素によって表示されたグレースケールも異なり、各画素ユニットによって実際に表示されたグレースケールは、当該第１サブ画素と第２サブ画素によって表示されたグレースケールの平均値である。当該平均値の調整粒度は各サブ画素のグレースケールの調整粒度より小さいため、各サブ画素の画素電極と共通電極との電位差を調整することにより、当該平均値に対するより細かい粒度の調整を実現でき、各画素ユニットの輝度の変化レベルを豊かにし、表示画面の精細度を向上させることができる。
【０１３５】
そして、同じ画素ユニットの画素電極と共通電極との電位差が異なり、同じ画素ユニットの液晶分子について、異なる画素の液晶分子のねじれ角度が異なるため、同じ画素ユニットにおいて液晶分子の平均ねじれ角度の変化粒度がさらに細かくなる。これにより、同じ画素ユニットの輝度のレベルを高くすることができ、ひいては表示画面の精細度を向上させることができる。
【０１３６】
本開示の実施例は別の表示装置の駆動方法を提供し、当該表示装置は図１、図２、または図４に示された表示装置であってもよい。図６に示すように、当該方法は以下のステップを含むことができる。
【０１３７】
ステップ６０１において、第１段階では、データ信号を第１データ線と第２データ線にロードし、共通電極信号を第１共通電極と第２共通電極にロードすることにより、第１画素電極と第１共通電極との電位差が、第２画素電極と第２共通電極との電位差より大きくなる。
【０１３８】
ステップ６０２において、第２段階では、データ信号を第１データ線と第２データ線にロードし、共通電極信号を第１共通電極と第２共通電極にロードすることにより、第１画素電極と第１共通電極との電位差が、第２画素電極と第２共通電極との電位差以上になる。
【０１３９】
ここで、当該第１段階は、第１グレースケールを表示する段階であってもよく、当該第２段階は、第２グレースケールを表示する段階であってもよく、当該第１グレースケールは、第２グレースケールより小さくてもよい。当該第１グレースケールの範囲は（０、Ｐ／２]であり、当該第２グレースケールの範囲は（Ｐ／２、Ｐ]であり、Ｐは、表示装置が表示を実行するときの最大グレースケールである。
【０１４０】
選択肢の一つとして、第１共通電極と第２共通電極にロードされた共通電極信号の電圧の極性が逆であり、および／または、第１共通電極と第２共通電極にロードされた共通電極信号の電圧の絶対値が等しくない。
【０１４１】
例示的に、図３に示すように、第１サブ画素における第１データ線と第２サブ画素における第２データ線は２つの異なるデータ線であり、相応的に、データ信号を第１データ線と第２データ線にロードすることは、以下のことを含むことができる。
【０１４２】
即ち、同じ期間にデータ信号を第１データ線と第２データ線にロードすることである。
【０１４３】
そして、第１サブ画素における第１ゲート線と第２サブ画素における第２ゲート線は同一のゲート線であってもよく、ゲート駆動信号を当該ゲート線にロードした後、第１サブ画素におけるＴＦＴと第２サブ画素におけるＴＦＴを同時にオンにすることができ、当該第１データ線は第１画素電極を充電でき、第２データ線は第２画素電極を充電できるので、同じ画素ユニットの第１画素電極と第２画素電極は異なるデータ線を介して同時に充電される。
【０１４４】
選択肢の一つとして、第１データ線と第２データ線にロードされるデータ信号の電圧は、異なっても同じでもよい。例えば、第１共通電極の電圧が第２共通電極の電圧と等しいとき、当該第１サブ画素の電位差と第２サブ画素の電位差が等しくないことを保証するために、当該第１データ線と第２データ線にロードされたデータ信号の電圧は異なり得る。第１共通電極の電圧と第２共通電極の電圧が等しくないとき、当該第１データ線と第２データ線にロードされたデータ信号の電圧は同じでもよく、これにより第１サブ画素の電位差と第２サブ画素の電位差が等しくないことも保証できる。
【０１４５】
例示的に、図４に示すように、第１サブ画素は、第１ゲート線をさらに含み、第２サブ画素は、第２ゲート線をさらに含み、第１ゲート線と第２ゲート線は、２つの異なるゲート線である。選択肢の一つとして、当該第１段階と前記第２段階のうちの少なくとも１つの段階において、前記方法は、
第１走査期間に、第１ゲート走査信号を第１ゲート線にロードすることと、第２走査期間に、第２ゲート走査信号を第２ゲート線にロードすることと、をさらに含むことができる。
【０１４６】
当該第１走査期間と第２走査期間は、２つの異なる期間であってもよい。
【０１４７】
当該第１段階では、選択可能な実施形態として、第１ゲート走査信号を第１ゲート線のみにロードし、信号を第２ゲート線にロードしないようにしてもよい。このとき、第１データ線は第１画素電極を充電でき、第２データ線は第２画素電極を充電できず、当該第２画素電極の電圧は０である。
【０１４８】
別の選択可能な実施形態として、当該第１段階の第１走査期間に、第１ゲート走査信号を第１ゲート線のみにロードし、信号を第２ゲート線にロードしないようにしてもよい。このとき、第１データ線は第１画素電極を充電できる。当該第１段階の第２走査期間に、第２ゲート走査信号を第２ゲート線のみにロードし、信号を第１ゲート線にロードしないようにしてもよい。このとき、第２データ線は第２画素電極を充電できる。これにより、異なるゲート線を介して異なる走査期間に第１画素電極と第２画素電極を充電することができる。
【０１４９】
当該第２段階では、当該第２段階の第１走査期間に、第１ゲート走査信号を第１ゲート線のみにロードし、信号を第２ゲート線にロードしないようにしてもよい。このとき、第１データ線は第１画素電極を充電できる。当該第２段階の第２走査期間に、第２ゲート走査信号を第２ゲート線のみにロードし、信号を第１ゲート線にロードしないようにしてもよい。このとき、第２データ線は第２画素電極を充電できる。例えば、第１走査期間に、第１画素電極を充電することにより、第１画素電極と第１共通電極との電位差をＶｇとし、最大グレースケールｐを当該第１サブ画素に表示させることができる。第２走査期間に、第２画素電極を充電することにより、第２画素電極と第２共通電極との電位差を表示されたグレースケールがｐ２＝２ｐ０−ｐであるときに必要な電圧Ｖｐとし、当該第２サブ画素によって表示されたグレースケールを２ｐ０−ｐとすることができる。
【０１５０】
上記のいずれかの実施例による表示装置の駆動方法は、表示される画面レベルや精細度に応じて、適切な共通電極、データ線などを選択して電圧をロードすることができる。
【０１５１】
例えば、選択肢の一つとして、第１段階と第２段階のうちの少なくとも１つの段階では、例えば、第２段階では、第１画素電極の電圧は第２画素電極の電圧と等しい。
【０１５２】
または、第１段階と第２段階のうちの少なくとも１つの段階では、例えば、第１段階では、第１共通電極の電圧は第２共通電極の電圧と等しい。
【０１５３】
選択肢の一つとして、第２段階では、第１画素電極と第１共通電極との電位差は、第２画素電極と第２共通電極との電位差以上であってもよい。
【０１５４】
選択肢の一つとして、第１共通電極線および第２共通電極線にロードされた共通電極信号の電圧の少なくとも一方は、第１段階および第２段階で周期的に変化する。例えば、第１共通電極線にロードされた共通電極信号の電圧は、第１段階では−３Ｖであり、第２段階では３Ｖであり、あるいは、第２共通電極線にロードされた共通電極信号の電圧は、第１段階では３Ｖであり、第２段階では２Ｖである。
【０１５５】
選択肢の一つとして、第１共通電極線にロードされた共通電極信号の電圧の絶対値と第２共通電極線にロードされた共通電極信号の電圧の絶対値との差は、第１段階および第２段階で等しくなくてもよい。
【０１５６】
選択肢の一つとして、第１段階では、実際に表示された画面に対応する画素ユニットのデータ電圧Ｖｄは、Ｖｄ≦Ｖｓを満たすときに、第１画素電極と第１共通電極との電位差と、第２画素電極と第２共通電極との電位差との差の範囲は（０、Ｖｇ）または（０、Ｖｃ]である。第２画素電極０６２と第２共通電極０８２との電位差が０以上であるときに、当該第１画素電極０６１と第１共通電極との電位差の範囲は（０、Ｖｓ] であってもよく、すなわち当該第１サブ画素と第２サブ画素は同時に発光してもよい。
【０１５７】
Ｖｇが８Ｖに等しいと仮定し、例えば、第１段階において、第１画素電極と第１共通電極との電位差は４Ｖであり、第２画素電極と第２共通電極との電位差は０Ｖであり、２つの電位差の差は４Ｖであり、Ｖｇより小さい。
【０１５８】
選択肢の一つとして、第１画素電極と第１共通電極との電位差は、第２画素電極と第２共通電極との電位差の１.５倍から４倍である。例えば、第１段階では、第１画素電極と第１共通電極との電位差は６Ｖであり、第２画素電極と第２共通電極との電位差は１.５Ｖであり、第１画素電極と第１共通電極との電位差は、第２画素電極と第２共通電極との電位差の４倍である。
【０１５９】
選択肢の一つとして、第２段階では、実際に表示された画面に対応する画素ユニットのデータ電圧Ｖｄは、Ｖｄ＞Ｖｓを満たすときに、第２画素電極と第２共通電極との電位差の範囲は（Ｖｓ、Ｖｇ]または（０、Ｖｐ]である。Ｖｐは、サブ画素によって表示されたグレースケールが２ｐ０−ｐであるときに必要な電圧である。
【０１６０】
以上のように、本開示の実施例による表示装置の駆動方法は、第１段階では、データ信号を第１データ線と第２データ線にロードし、共通電極信号を第１共通電極と第２共通電極にロードすることにより、第１画素電極と第１共通電極との電位差が、第２画素電極と第２共通電極との電位差より大きくなって、同じ画素ユニットの第１サブ画素１および第２サブ画素によって表示されたグレースケールも異なり、各画素ユニットによって実際に表示されたグレースケールは、当該第１サブ画素と第２サブ画素によって表示されたグレースケールの平均値である。当該平均値の調整粒度は各サブ画素のグレースケールの調整粒度より小さいため、各サブ画素の画素電極と共通電極との電位差を調整することにより、当該平均値に対するより細かい粒度の調整を実現でき、各画素ユニットの輝度の変化レベルを豊かにし、表示画面の精細度を向上させることができる。
【０１６１】
なお、上記のデータ線、ゲート線、共通電極線などにロードされる電圧の大きさはすべて例示的なものであり、特に明記しない限り、本開示の実施例は電圧の大きさを制限しない。
【０１６２】
図７は、本開示の実施例による表示装置の駆動装置の概略構造図であり、当該表示装置は図１、図２、または図４に示された装置であってもよい。当該表示装置はアレイ基板を含み、当該アレイ基板は複数の画素ユニットを含み、当該画素ユニットは第１サブ画素と第２サブ画素とを含み、当該第１サブ画素は第１画素電極、第１データ線及び第１共通電極を含み、当該第２サブ画素は第２画素電極、第２データ線及び第２共通電極を含む。図７に示すように、当該表示装置の駆動装置は、
【０１６３】
第１段階では、データ信号を当該第１データ線と当該第２データ線にロードし、共通電極信号を当該第１共通電極と当該第２共通電極にロードすることにより、当該第１画素電極と当該第１共通電極との電位差が、当該第２画素電極と当該第２共通電極との電位差より大きくなるための駆動モジュール７０１を含むことができる。
【０１６４】
選択肢の一つとして、当該駆動モジュール７０１は、第２段階では、データ信号を当該第１データ線と当該第２データ線にロードし、共通電極信号を当該第１共通電極と当該第２共通電極にロードすることにより、当該第１画素電極と当該第１共通電極との電位差が、当該第２画素電極と当該第２共通電極との電位差以上になるために使用されている。
【０１６５】
当該第１段階は、第１グレースケールを表示する段階であり、当該第２段階は、第２グレースケールを表示する段階であり、当該第１グレースケールは、当該第２グレースケールより小さい。
【０１６６】
選択肢の一つとして、当該駆動モジュール７０１によって当該第１共通電極と当該第２共通電極にロードされた共通電極信号の電圧は、以下の条件のうちの少なくとも１つを満たし、すなわち、
当該第１共通電極と当該第２共通電極にロードされる共通電極信号の電圧の極性が逆であり、
当該第１共通電極と当該第２共通電極にロードされる共通電極信号の電圧の絶対値が等しくない。
【０１６７】
選択肢の一つとして、当該第１データ線と当該第２データ線は、２つの異なるデータ線であり、当該駆動モジュール７０１によってデータ信号を当該第１データ線と当該第２データ線にロードすることは、
同じ期間にデータ信号を当該第１データ線と当該第２データ線にロードすることを含むことができる。
【０１６８】
選択肢の一つとして、当該第１サブ画素は、第１ゲート線をさらに含み、当該第２サブ画素は、第２ゲート線をさらに含み、当該第１ゲート線と当該第２ゲート線は、２つの異なるゲート線であり、当該第１段階と当該第２段階のうちの少なくとも１つの段階において、当該駆動モジュール７０１は、
第１走査期間に、第１ゲート走査信号を当該第１ゲート線にロードし、第２走査期間に、第２ゲート走査信号を当該第２ゲート線にロードするために使用されてもよい。
【０１６９】
説明の便利さおよび簡潔さのために、以上で説明された駆動装置および駆動モジュールの具体的な動作プロセスについて、前述した方法の実施例における対応するプロセスを参照することができ、ここでは説明を省略することが当業者には明らかである。
【０１７０】
図８は、本開示の実施例による表示装置の駆動装置の概略構造図であり、当該表示装置はアレイ基板を含み、当該アレイ基板は複数の画素ユニットを含み、当該画素ユニットは第１サブ画素と第２サブ画素とを含み、当該第１サブ画素は第１画素電極、第１データ線及び第１共通電極を含み、当該第２サブ画素は第２画素電極、第２データ線及び第２共通電極を含む。図８に示すように、当該駆動装置は、
処理コンポーネント８０１、メモリ８０２、および当該メモリ８０２に記憶され、当該処理コンポーネント上で実行可能なコンピュータプログラム８０２１を含むことができ、当該処理コンポーネント８０１が当該コンピュータプログラム８０２１を実行するとき、上述の方法の実施例による表示装置の駆動方法を実現する。
【０１７１】
選択肢の一つとして、当該駆動装置は、表示装置において個別に集積されたチップであってもよく、または、表示装置のシステムオンチップ（ｓｙｓｔｅｍ  ｏｎ  ｃｈｉｐ、ＳＯＣ）又はグラフィックカード上に集積されてもよい。さらに、または、当該駆動装置は、タイミングコントローラー（ｔｉｍｉｎｇ  ｃｏｎｔｒｏｌｌｅｒ、ＴＣＯＮ）であってもよく、または，ＴＣＯＮのマイクロコントローラーユニット（ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ  Ｕｎｉｔ、ＭＣＵ）上に集積されてもよい。
【０１７２】
本開示の実施例は、指令が記憶されたコンピュータ可読記憶媒体を提供し、当該コンピュータ可読記憶媒体がコンピュータ上で実行されるとき、上述の方法の実施例による表示装置の駆動方法をコンピュータに実行させる。
【０１７３】
上記の説明は、本開示の例示的な実施例であり、本開示を限定するものではない。本開示の精神および原理の範囲内でなされた変更、等効の置換、および改良は、本開示の範囲に含まれるものとする。
【符号の説明】
【０１７４】
701  駆動モジュール
801  処理コンポーネント
802  メモリ
8021  コンピュータプログラム
【図１】
2021516354.tif 000003
【図２】
2021516354.tif 000004
【図３】
2021516354.tif 000005
【図４】
2021516354.tif 000006
【図５】
2021516354.tif 000007
【図６】
2021516354.tif 000008
【図７】
2021516354.tif 000009
【図８】
2021516354.tif 000010
【国際調査報告】
2021516354.tif 000011
2021516354.tif 000012
2021516354.tif 000013
2021516354.tif 000014