(57)【要約】  本明細書に記載の技術は、期待値と、分散と、バリュー・アット・リスクと、条件付きバリュー・アット・リスク尺度とを含む、リスクを分析するために使用される量子回路を対象とする。態様は、量子ゲートを使用する選択された数の量子ビットによって表される量子状態に１つまたは複数の確率変数をマッピングすることによって第１の量子サブ回路を設けるために１つまたは複数の確率変数の不確定性をモデリングすることと、第１のアンシラ量子ビットと、１つまたは複数の他の量子ビットによって制御されるＹ回転とを含む第２の量子サブ回路にリスク尺度をエンコードすることとを含み得る。さらに他の態様は、リスク尺度に対応する確率値を抽出するために第１のサブ回路と第２のサブ回路とに基づいて振幅推定を行うことを含むことができ、確率値はアンシラ量子ビットにおいて１状態を測定する確率を表す。
2021531535.tif 000002
【特許請求の範囲】
【請求項１】
量子回路を動作させるためのシステムであって、
量子ゲートを使用する選択された数の量子ビットによって表される量子状態に１つまたは複数の確率変数をマッピングすることによって第１の量子サブ回路を設けるために前記１つまたは複数の確率変数の不確定性をモデリングするための不確定性モデリング・コンポーネントと、
第１のアンシラ量子ビットと、１つまたは複数の他の量子ビットによって制御されるＹ回転とを含む第２の量子サブ回路にリスク尺度をエンコードするリスク尺度エンコード・コンポーネントと、
前記リスク尺度に対応する確率値を抽出するために前記第１の量子サブ回路と前記第２の量子サブ回路とに基づいて振幅推定を行う振幅推定コンポーネントであって、前記確率値が前記アンシラ量子ビットにおいて１状態を測定する確率を表す、前記振幅推定コンポーネントとを含むシステム。
【請求項２】
前記リスク尺度エンコード・コンポーネントが、前記リスク尺度を期待値として求めるために多項式に対応する回転角を有する多制御量子ビット回転を使用して前記第２の量子ビットサブ回路を近似するために動作可能な、請求項１に記載のシステム。
【請求項３】
前記リスク尺度エンコード・コンポーネントが、前記リスク尺度を分散値として求めるために多項式に対応する回転角を有する多制御量子ビット回転を使用して前記第２の量子サブ回路を近似するために動作可能な、請求項１に記載のシステム。
【請求項４】
前記リスク尺度エンコード・コンポーネントが、バリュー・アット・リスク量を求めるように前記リスク尺度をエンコードするために動作可能な、請求項１ないし３のいずれかに記載のシステム。
【請求項５】
前記リスク尺度エンコード・コンポーネントが、多項式に対応する回転角を有する多制御量子ビット回転を使用して前記第２の量子サブ回路を近似するために動作可能な、請求項４に記載のシステム。
【請求項６】
前記リスク尺度エンコード・コンポーネントが、条件付きバリュー・アット・リスク量を求めるように前記リスク尺度をエンコードするために動作可能な、請求項１ないし５のいずれかに記載のシステム。
【請求項７】
前記リスク尺度エンコード・コンポーネントが、多項式に対応する回転角を有する多制御量子ビット回転を使用して前記第２の量子サブ回路を近似するために動作可能な、請求項６に記載のシステム。
【請求項８】
多項式関数を求めることによって前記第２の量子サブ回路を構築するためと、前記多項式関数を量子サブ回路Ｙ回転成分にマッピングするために動作可能な量子サブ回路構築コンポーネントをさらに含む、請求項３ないし７のいずれかに記載のシステム。
【請求項９】
量子回路を動作させるコンピュータ実装方法であって、
プロセッサに動作可能に結合されたデバイスによって、量子ゲートを使用する選択された数の量子ビットによって表される量子状態に１つまたは複数の確率変数をマッピングすることによって第１の量子サブ回路を設けるために前記１つまたは複数の確率変数の不確定性をモデリングすることと、
前記デバイスによって、第１のアンシラ量子ビットと、１つまたは複数の他の量子ビットによって制御されるＹ回転とを含む第２の量子サブ回路にリスク尺度をエンコードすることと、
前記デバイスによって、前記リスク尺度に対応する確率値を抽出するために前記第１のサブ回路と前記第２のサブ回路とに基づいて振幅推定を行うことであって、前記確率値が前記アンシラ量子ビットにおいて１状態を測定する確率を表す、前記振幅推定を行うこととを含むコンピュータ実装方法。
【請求項１０】
前記確率値に基づいて期待値または分散値を計算することをさらに含む、請求項９に記載のコンピュータ実装方法。
【請求項１１】
前記リスク尺度が確率レベルのバリュー・アット・リスク量を含み、前記コンピュータ実装方法は、振幅推定により得られる前記確率値が所与の閾値を上回る最小レベルを得るために二分探索を行うことをさらに含み、前記バリュー・アット・リスク量が前記最小レベルに対応する、請求項９または１０に記載のコンピュータ実装方法。
【請求項１２】
前記アンシラ量子ビットが、第１のアンシラ量子ビットを含み、前記リスク尺度が条件付きバリュー・アット・リスク量を含み、前記コンピュータ実装方法は、前記第２の量子サブ回路に第２のアンシラ量子ビットを加えることによって前記条件付きバリュー・アット・リスク量を推定することと、前記他の量子ビットと前記第２のアンシラ量子ビットとに作用する演算子を制御することとをさらに含む、請求項１１に記載のコンピュータ実装方法。
【請求項１３】
多項式関数に対応する回転角を有する多制御量子ビット回転によって前記多項式関数を求めることと、前記多項式関数を前記第２の量子サブ回路にマッピングすることとをさらに含む、請求項９ないし１２のいずれかに記載のコンピュータ実装方法。
【請求項１４】
前記第２の量子サブ回路を構築することが、所望の収束速度に基づいて前記多項式関数の次数を決定することを含む、請求項１３に記載のコンピュータ実装方法。
【請求項１５】
前記第２の量子サブ回路を構築することが、所望の回路深度に基づいて前記多項式関数の次数を決定することを含む、請求項１３に記載のコンピュータ実装方法。
【請求項１６】
量子回路を動作させるコンピュータ実装方法であって、
プロセッサに動作可能に結合されたデバイスによって、量子ゲートを使用する選択された数の量子ビットによって表される量子状態に１つまたは複数の確率変数をマッピングすることによって、前記１つまたは複数の確率変数の不確定性をモデリングする第１の量子サブ回路を設けることと、
前記デバイスによって、量子ゲートと第１のアンシラ量子ビットとを含む第２の量子サブ回路を構築することであって、多項式関数に対応する回転角を有する多制御量子ビット回転によって前記多項式関数を求めることと、前記多項式関数を前記第２の量子サブ回路のＹ回転成分にマッピングすることとを含む、前記第２の量子サブ回路を構築することと、
前記デバイスによってリスク尺度量を推定することであって、前記第２の量子サブ回路の前記ゲートにＹ回転を適用することと、前記第１のアンシラ量子ビットにおいて１状態を測定する推定確率値を求めることと、前記推定確率値に基づいて前記リスク尺度を求めることとを含む、前記リスク尺度量を推定することとを含むコンピュータ実装方法。
【請求項１７】
前記推定確率値に基づいて前記リスク尺度量を推定することが、振幅推定により得られる前記確率値が所与の閾値を上回る最小レベルを得るために二分探索を行うことをさらに含み、バリュー・アット・リスク量が前記最小レベルに対応する、請求項１６に記載のコンピュータ実装方法。
【請求項１８】
前記量子サブ回路を構築することが、前記第２の量子サブ回路に第２のアンシラ量子ビットを加えることをさらに含み、前記リスク尺度量を推定することが、前記第１のアンシラ量子ビットによって、前記他の量子ビットと前記第２のアンシラ量子ビットとに作用する演算子を制御することをさらに含む、請求項１６または１７に記載のコンピュータ実装方法。
【請求項１９】
量子回路を動作させるためのコンピュータ・プログラム製品であって、
処理回路によって読み取り可能であって、請求項９ないし１８のいずれかに記載の方法を実行するために前記処理回路による実行のための命令を記憶するコンピュータ可読記憶媒体を含む、コンピュータ・プログラム製品。
【請求項２０】
コンピュータ可読媒体に記憶され、デジタル・コンピュータの内部メモリにロード可能なコンピュータ・プログラムであって、前記プログラムがコンピュータ上で実行されると、請求項９ないし１８のいずれかに記載の方法を実行するためのソフトウェア・コード部分を含むコンピュータ・プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、量子コンピューティングに関し、より詳細には、リスク（例えば金融リスク）を推定するための量子回路の使用に関する。
【背景技術】
【０００２】
金融システムにおいてリスク管理は重要な役割を演じている。例えば、損失分布の変位値であるバリュー・アット・リスクが、広く使用されているリスク尺度である。法規により、銀行はバリュー・アット・リスクを使用してストレス・テストを行うことと、証券決済システムにおいて使用される担保に適用されるヘアカット（融資の担保と貸付金額との差）の計算も求められている。別のリスク尺度は、バリュー・アット・リスクを上回る損失の期待損失と定義される、条件付きバリュー・アット・リスク（期待ショートフォールと呼ばれることもある）である。
【０００３】
現在、ポートフォリオのバリュー・アット・リスクと条件付きバリュー・アット・リスクを求めるために、従来型コンピュータ・システム上で実行されるモンテカルロ・シミュレーションが使用されている。モンテカルロ・シミュレーションは、ポートフォリオ資産のモデルを作成し、モデル入力パラメータのＭ個の異なる実現値（サンプル）の総計値を計算することによって行われる。モンテカルロ・シミュレーションを使用したバリュー・アット・リスクの計算は、信頼区間の幅がＯ（Ｍ−１／２）のように増大するため、大量の計算量を必要とする。ポートフォリオの値の代表的分布を実現するには多くの異なる実行が必要であり、例えば、推定値を得るために夜間処理を必要とする場合がある。
【０００４】
量子コンピュータは、多くの問題を古典的アルゴリズムよりも効率的に解く可能性を示している。例えば、振幅推定は未知のパラメータを推定するために使用される量子アルゴリズムであり、Ｏ（Ｍ−１）として収束し、これはモンテカルロのような古典的アルゴリズムの２乗の高速化である。しかし、リスク分析は正確に計算するのがきわめて難しい。
【０００５】
したがって、当技術分野では上記の問題に対処する必要がある。
【発明の概要】
【０００６】
第１の態様から見ると、本発明は量子回路を動作させるためのシステムであって、量子ゲートを使用する選択された数の量子ビットによって表される量子状態に１つまたは複数の確率変数をマッピングすることによって、第１の量子サブ回路を設けるために１つまたは複数の確率変数の不確定性をモデリングする不確定性モデリング・コンポーネントと、第１のアンシラ（ancilla）量子ビットと、１つまたは複数の他の量子ビットによって制御されるＹ回転とを含む第２の量子サブ回路にリスク尺度をエンコードするリスク尺度エンコード・コンポーネントと、リスク尺度に対応する確率値を抽出するために第１の量子サブ回路と第２の量子サブ回路とに基づいて振幅推定を行う振幅推定コンポーネントとを含み、確率値はアンシラ量子ビットにおいて１状態を測定する確率を表すシステムを提供する。
【０００７】
他の態様から見ると、本発明は、量子回路を動作させるコンピュータ実装方法であって、プロセッサに動作可能に結合されたデバイスによって、量子ゲートを使用する選択された数の量子ビットによって表される量子状態に１つまたは複数の確率変数をマッピングすることによって第１の量子サブ回路を設けるために１つまたは複数の確率変数の不確定性をモデリングすることと、デバイスによって、第１のアンシラ量子ビットと、１つまたは複数の他の量子ビットによって制御されるＹ回転とを含む第２の量子サブ回路に、リスク尺度をエンコードすることと、デバイスによって、リスク尺度に対応する確率値を抽出するために第１のサブ回路と第２のサブ回路とに基づいて振幅推定を行うことであって、確率値がアンシラ量子ビットにおいて１状態を測定する確率を表す、振幅推定を行うこととを含むコンピュータ実装方法を提供する。
【０００８】
他の態様から見ると、本発明は、量子回路を動作させるコンピュータ実装方法であって、プロセッサに動作可能に結合されたデバイスによって、量子ゲートを使用する選択された数の量子ビットによって表される量子状態に１つまたは複数の確率変数をマッピングすることによって、１つまたは複数の確率変数の不確定性をモデリングする第１の量子サブ回路を設けることと、デバイスによって、量子ゲートと第１のアンシラ量子ビットとを含む第２の量子サブ回路を構築することであって、多項式関数に対応する回転角を有する多制御量子ビット回転によって、多項式関数を求めることと、多項式関数を第２の量子サブ回路のＹ回転成分にマッピングすることとを含む、第２の量子サブ回路を構築することと、デバイスによってリスク尺度量を推定することであって、第２の量子サブ回路のゲートにＹ回転を適用することと、第１のアンシラ量子ビットにおいて１状態を測定する推定確率値を求めることと、推定確率値に基づいてリスク尺度を求めることとを含む、リスク尺度量を推定することとを含むコンピュータ実装方法を提供する。
【０００９】
他の態様から見ると、本発明は、量子回路を動作させるためのコンピュータ・プログラム製品であって、処理回路によって読み取り可能であり、本発明のステップを実行するために方法を実行するための処理回路による実行のための命令を記憶するコンピュータ可読記憶媒体を含む、コンピュータ・プログラム製品を提供する。
【００１０】
他の態様から見ると、本発明は、コンピュータ可読媒体に記憶され、デジタル・コンピュータの内部メモリにロード可能なコンピュータ・プログラムであって、プログラムがコンピュータ上で実行されると、本発明のステップを実行するためのソフトウェア・コード部分を含むコンピュータ・プログラムを提供する。
【００１１】
以下に、本発明の１つまたは複数の実施形態の基本的理解を与えるための概要を示す。本概要は、主要または重要な要素を特定すること、または、特定の実施形態の範囲または特許請求の範囲を規定することを意図していない。その唯一の目的は、後述のより詳細な説明の前置きとして概念を簡略的な形で示すことである。
【００１２】
一実施形態によると、システムが、量子ゲートを使用する選択された数の量子ビットによって表される量子状態に１つまたは複数の確率変数をマッピングすることによって第１の量子サブ回路を設けるために１つまたは複数の確率変数の不確定性をモデリングするための不確定性モデリング・コンポーネントを含み得る。このシステムは、第１のアンシラ量子ビットと、１つまたは複数の他の量子ビットによって制御されるＹ回転とを含む第２の量子サブ回路にリスク尺度をエンコードするリスク尺度エンコード・コンポーネントと、リスク尺度に対応する確率値を抽出するために第１のサブ回路と第２のサブ回路とに基づいて振幅推定を行う振幅推定コンポーネントとをさらに含むことができ、確率値がアンシラ量子ビットにおいて１状態を測定する確率を表す。この技術は、量子状態に基づいて、従来のモンテカルロ法と比較して２乗またはほぼ２乗の高速化を実現する。
【００１３】
リスク尺度エンコード・コンポーネントは、リスク尺度を、期待値、または分散値、またはバリュー・アット・リスク量、または条件付きバリュー・アット・リスク量あるいはこれらの組合せとして求めるために多項式に対応する回転角を有する多制御量子ビット回転を使用する第２のサブ回路を近似することができる。これは、バリュー・アット・リスクの場合に２乗の高速化を実現し、期待値もしくは分散値または条件付きバリュー・アット・リスクあるいはこれらの組合せの場合は、選択された回路深度に基づいてＯ（Ｍ−２／３）とＯ（Ｍ−１）との間で高速化をトレードオフすることを可能にする。ここでＭはサンプル数に対応する。
【００１４】
別の実施形態によると、コンピュータ実装方法が提供される。このコンピュータ実装方法は、プロセッサに動作可能に結合されたデバイスによって、量子ゲートを使用する選択された数の量子ビットによって表される量子状態に１つまたは複数の確率変数をマッピングすることによって第１の量子サブ回路を設けるために、１つまたは複数の確率変数の不確定性をモデリングすることと、デバイスによって、第１のアンシラ量子ビットと、１つまたは複数の他の量子ビットによって制御されるＹ回転とを含む第２の量子サブ回路にリスク尺度をエンコードすることとを含み得る。この方法は、デバイスによって、リスク尺度に対応する確率値を抽出するために第１のサブ回路と第２のサブ回路とに基づいて振幅推定を行うことをさらに含むことができ、確率値がアンシラ量子ビットにおいて１状態を測定する確率を表す。量子アルゴリズムを使用した振幅推定による利点には、モンテカルロのような古典的アルゴリズムの最大で２乗の高速化での収束が含まれる。
【００１５】
この方法は、多項式関数に対応する回転角を有する多制御量子ビット回転によって多項式関数を求めることと、多項式関数を第２の量子サブ回路にマッピングすることとをさらに含み得る。利点には、多項式関数の次数がユーザ選択可能であり、それによってユーザが所望の回路深度と所望の収束速度との間でトレードオフを図ることができることが含まれる。
【００１６】
さらに別の実施形態によると、リスク分析尺度のためのリスク分析結果の推定を容易にするコンピュータ・プログラム製品を提供することができる。このコンピュータ・プログラム製品は、プログラム命令が具現化されたコンピュータ可読記憶媒体を含むことができ、プログラム命令は、プロセッサに、量子ゲートを使用する選択された数の量子ビットによって表される量子状態に１つまたは複数の確率変数をマッピングすることによって第１の量子サブ回路を設けるために１つまたは複数の確率変数の不確定性をモデルリングさせるように、プロセッサによって実行可能である。プロセッサに、第１のアンシラ量子ビットと、１つまたは複数の他の量子ビットによって制御されるＹ回転とを含む第２の量子サブ回路にリスク尺度をエンコードさせ、リスク尺度に対応する確率値を抽出するために第１のサブ回路と第２のサブ回路とに基づいて振幅推定を行わせる、さらに他の命令がプロセッサによって実行可能とすることができ、確率値はアンシラ量子ビットにおいて１状態を測定する確率を表す。
【００１７】
アンシラ量子ビットは第１のアンシラ量子ビットを含むことができ、リスク尺度は条件付きバリュー・アット・リスク量を含むことができ、さらに他の命令が、プロセッサに、第２のサブ回路に第２のアンシラ量子ビットを加え、他の量子ビットと第２のアンシラ量子ビットとに作用する演算子を制御することによって、条件付きバリュー・アット・リスク量を推定させることができる。１つの利点は、条件付きバリュー・アット・リスクを、従来の計算よりもはるかに高速な量子回路によって取得することができることである。
【００１８】
別の実施形態によると、コンピュータ実装方法が提供される。この方法は、プロセッサに動作可能に結合されたデバイスによって、量子ゲートを使用する選択された数の量子ビットによって表される量子状態に１つまたは複数の確率変数をマッピングすることによって１つまたは複数の確率変数の不確定性をモデリングする第１の量子サブ回路を設けることを含み得る。この方法は、デバイスによって、量子ゲートと第１のアンシラ量子ビットとを含む第２の量子サブ回路を構築することを含むことができ、構築は、多項式関数に対応する回転角を有する多制御量子ビット回転によって多項式関数を求めることと、多項式関数を第２の量子サブ回路のＹ回転成分にマッピングすることとをさらに含み得る。この方法は、デバイスによって、リスク尺度量を推定することをさらに含むことができ、推定は、第２の量子サブ回路のゲートにＹ回転を適用することと、第１のアンシラ量子ビットにおいて１状態を測定する推定確率値を求めることと、推定確率値に基づいてリスク尺度を求めることとを含む。この技術は、量子状態に基づいて、従来のモンテカルロ法と比較して最大で２乗の高速化を実現する。
【００１９】
さらに別の実施形態によると、リスク分析尺度のためのリスク分析量の推定を容易にするコンピュータ・プログラム製品を提供することができる。このコンピュータ・プログラム製品は、プログラム命令が具現化されたコンピュータ可読記憶媒体を含むことができ、プログラム命令は、プロセッサに、量子ゲートを使用する選択された数の量子ビットによって表される量子状態に１つまたは複数の確率変数をマッピングすることによって１つまたは複数の確率変数の不確定性をモデリングする第１の量子サブ回路を設けさせ、量子ゲートと第１のアンシラ量子ビットとを含む第２の量子サブ回路を構築させるように、プロセッサによって実行可能であり、構築は、多項式関数に対応する回転角を有する多制御量子ビット回転によって多項式関数を求めることと、多項式関数を第２の量子サブ回路のＹ回転成分にマッピングすることとを含む。さらに他の命令が、プロセッサにリスク尺度量を推定させることができ、推定は、第２の量子サブ回路の量子ゲートにＹ回転を適用することと、第１のアンシラ量子ビットにおいて１状態を測定する推定確率値を求めることと、推定確率値に基づいてリスク尺度を求めることとを含む。この技術は、量子コンピューティングに基づいて、従来のモンテカルロ法と比較して最大で２乗の高速化を実現する。
【００２０】
例示のみのために、添付図面を参照しながら本発明の実施形態について以下に説明する。
【図面の簡単な説明】
【００２１】
【図１】本明細書に記載の１つまたは複数の実施形態による技術の様々な態様を示す例示の非限定的システムを示すブロック図である。
【図２】本開示の１つまたは複数の例示の実施形態による、量子振幅推定のための量子回路を示す例示の図である。
【図３】本開示の１つまたは複数の例示の実施形態による、多項式に基づくＹ回転を有する量子回路を示す例示の図である。
【図４】本開示の１つまたは複数の例示の実施形態による、量子振幅推定のための量子回路を示す例示の図である。
【図５】本開示の１つまたは複数の例示の実施形態による、例示のリスク分析問題のための振幅推定回路のための量子回路を示す図である。
【図６】本開示の１つまたは複数の例示の実施形態による、例示のリスク分析問題のための振幅推定回路のための量子回路を示す図である。
【図７】図７の（ａ）ないし（ｄ）は、本開示の１つまたは複数の例示の実施形態による、様々な評価量子ビットの振幅推定の結果を示す例示の図である。
【図８】本開示の１つまたは複数の例示の実施形態による、サンプル数Ｍに関してモンテカルロ・シミュレーションの誤差と本明細書に記載の量子アルゴリズムとの収束の比較を示す例示の図である。
【図９ａ】本開示の１つまたは複数の例示の実施形態による、相関行列（図１１ａ）と、オリジナルのコンスタント・マチュリティ・トレジャリ（constant maturity treasury）レートで表したシフト成分とツイスト成分とバタフライ成分とを含む、例示のマチュリティ・トレジャリ・レートに基づくリスクの推定に関する例示の図である。
【図９ｂ】本開示の１つまたは複数の例示の実施形態による、相関行列（図１１ａ）と、オリジナルのコンスタント・マチュリティ・トレジャリ・レートで表したシフト成分とツイスト成分とバタフライ成分とを含む、例示のマチュリティ・トレジャリ・レートに基づくリスクの推定に関連する例示の図である。
【図１０ａ】本開示の１つまたは複数の実施形態による、主成分の固有値を示す、図９ａおよび図９ｂの例のリスク推定に関連する例示の図である。
【図１０ｂ】本開示の１つまたは複数の実施形態による、シフト主成分対ツイスト主成分との周辺分布を示す、図９ａおよび図９ｂのリスク推定に関連する例示の図である。
【図１１】本開示の１つまたは複数の例示の実施形態による、履歴コンスタント・マチュリティ・トレジャリ・レート（１年物対２年物）と、結果のシフトおよびツイストの主成分とを表す例示の図である。
【図１２ａ】本開示の１つまたは複数の例示の実施形態による、トレジャリ・レートの例で使用される履歴シフト・データのヒストグラムを示す例示の図である。
【図１２ｂ】本開示の１つまたは複数の例示の実施形態による、トレジャリ・レートの例で使用される履歴シフト・データのヒストグラムを示す例示の図である。
【図１３ａ】本開示の１つまたは複数の例示の実施形態による、図１２ａの分布をロードするために使用される量子回路を示す例示の図である。
【図１３ｂ】本開示の１つまたは複数の例示の実施形態による、図１２ｂの分布をロードするために使用される量子回路を示す例示の図である。
【図１４】本開示の１つまたは複数の例示の実施形態による、量子コンピュータのシミュレーションによるバリュー・アット・リスクの推定を示す例示の図である。
【図１５】本開示の１つまたは複数の実施形態による、リスクの測定の確率がノイズの増加につれてどのように低下するかを示す例示の図である。
【図１６ａ】本開示の１つまたは複数の実施形態による、リスクの測定の確率がノイズの増加につれてどのように低下するかを、緩和速度について示す例示の図である。
【図１６ｂ】本開示の１つまたは複数の実施形態による、リスクの測定の確率がノイズの増加につれてどのように低下するかを、クロストーク強度について示す例示の図である。
【図１７】本明細書に記載の１つまたは複数の実施形態による、量子回路を使用したリスク推定を容易にするコンポーネントの例示の非限定的システムを示す図である。
【図１８】本明細書に記載の１つまたは複数の実施形態による、量子回路を使用したリスク推定を容易にする例示の非限定的コンピュータ実装方法を示す流れ図である。
【図１９】本明細書に記載の１つまたは複数の実施形態を容易にすることが可能な例示の非限定的動作環境のブロック図を示す図である。
【発明を実施するための形態】
【００２２】
以下の詳細な説明は例示に過ぎず、本発明の実施形態または実施形態の適用もしくは用途、あるいはその両方を限定することを意図していない。また、上記の各項または「発明を実施するための形態」の項に示されているいかなる明示的または暗黙的情報によっても限定されることを意図していない。
【００２３】
以下、１つまたは複数の実施形態について図面を参照しながら説明するが、図面全体を通じて同様の要素を指すために同様の参照番号が使用されている。以下の説明では、１つまたは複数の実施形態をより完全に理解することができるように、説明のために多くの特定の詳細が記載されている。しかし、様々な場合において、１つまたは複数の実施形態はこれらの特定の詳細がなくても実践可能であることは明らかである。
【００２４】
また、本開示について、ある特定の例示のアーキテクチャに関して説明するが、本開示の範囲内で他のアーキテクチャ、構造、基板材料およびプロセス・フィーチャおよびステップを変更することができることを理解されたい。
【００２５】
本明細書において、本原理の「一実施形態」または「ある実施形態」およびこれらのその他の変形に言及する場合、その実施形態に関連して記載されている特定の特徴、構造、特性などが、本原理の少なくとも１つの実施形態に含まれることを意味する、したがって、本明細書全体の様々な個所に記載されている「一実施形態で」または「ある実施形態で」という表現の記載およびその他の変形は、必ずしもすべてが同じ実施形態を指しているとは限らない。簡潔にするために、それぞれの実施形態で採用される同様の要素の繰り返しの説明は省く。
【００２６】
一般に、問題は、金融機関が法規を遵守することを含む、金融目的のためにリスク分析を行う必要があるが、モンテカルロ・シミュレーションの現在の技術は計算コストがかかり、場合によっては、受容可能な誤差量内で推定値を計算するために夜間計算実行を必要とすることがあることである。誤差内に収めることは、サンプル数の平方根の逆数に対応する指数関数的問題である。本明細書に記載の解決策は、量子回路手法を使用することである。この手法によると、誤差はサンプル数に反比例し、これは従来のモンテカルロ法と比較して２乗の高速化となる。
【００２７】
したがって、本明細書に記載の技術は、量子コンピューティングを使用したリスク分析の実行を対象とする。一般に、量子コンピュータは情報をエンコードするために量子ビット（キュービット）を採用し、この場合、量子ビットは量子情報の基本単位である。量子回路は、量子ビット重ね合わせおよび量子ビットのエンタングルメントなどの量子力学的現象に基づく。
【００２８】
本明細書では、リスクを分析する量子アルゴリズムを実装するように構成された量子回路の使用について記載する。以下でわかるように、量子回路の使用は、従来型コンピュータ上で従来から使用されているモンテカルロ・シミュレーションよりも大幅に効率的にリスク分析を実現する。
【００２９】
図１に、リスク分析尺度に関連する数量を推定するために量子回路を使用するシステム１００を対象とする例示の全体的な枠組みを示す。システム１００は、一般に量子振幅推定を行う振幅推定コンポーネント１０６と、量子状態に損失／利益確率変数をマッピングする不確定性モデリング・コンポーネント１０８とに結合され、本明細書に記載のリスク推定値を求めることの一環として使用可能な、プロセッサ１０２とメモリ１０４とを含み得る。リスク尺度エンコード・コンポーネント１１０は、振幅推定コンポーネント１０６および不確定性モデリング・コンポーネント１０８からの情報を使用して所望のリスク推定値（量）を生成するように構成されている。これらのコンポーネントは、本明細書に記載のような量子回路１１４を設けるためにゲートとアンシラ量子ビットとを構成するために、量子回路構築コンポーネント１１２を使用することができる。
【００３０】
モデリング・コンポーネント１０８による不確定性の取り込みは、
【数１】
2021531535.tif 000003
と表すことができ、ここで、Ｒ演算子は量子振幅推定によって１回または複数回使用可能な第１のサブ回路を表す。リスク尺度エンコード・コンポーネント１１０は、関数ｆの適正な選択によりアンシラ量子ビットの振幅でのリスク尺度の量子エンコードを行う。この結果、すべての｜ｘ＞について
【数２】
2021531535.tif 000004
のように作用する別の演算子／サブ回路Ｆが得られる。振幅推定コンポーネント１０６は、振幅推定を使用して、状態Ａ｜０＞についてアンシラ量子ビットが状態｜１＞である確率を抽出し、これはＦでエンコードされたリスク尺度に対応する。本明細書に記載のようなサブ回路を結合することによって、Ａ＝ＦＲが得られる。
【００３１】
一態様では、期待値、分散、バリュー・アット・リスク、および条件付きバリュー・アット・リスクなどのリスク尺度の値を評価するために、量子振幅推定がゲート・ベースの量子コンピュータ上で実装される。また、本明細書では、回路深度を短縮するために量子振幅推定（アルゴリズム）の収束速度を犠牲にする方法についても詳述する。可能な最短回路深度（状態量子ビット数が多項式的に増大する）の結果として収束速度Ｏ（Ｍ−２／３）となり、これは速度Ｏ（Ｍ−１／２）で収束する古典的モンテカルロ・シミュレーションよりもすでに高速であることに留意されたい。回路深度を速く増大させるが増大が多項式的である場合、収束速度は最適値Ｏ（Ｍ−１）に急速に近づく。したがって、回路深度がゆっくりと増大しても、本明細書に記載の技術はモンテカルロ法と比較してほぼ２乗の高速化をもたらす。
【００３２】
一般に、振幅推定はランダム分布の特性を推定するために使用することができる。いくつかの正規化状態｜Ψ０＞ｎおよび｜Ψ１＞ｎについて
【数３】
2021531535.tif 000005
となるような、（ｎ＋１）個の量子ビットのレジスタに作用するユニタリ演算子Ａを考えてみる。ここでα∈［０，１］は未知である。状態｜Ψ０＞ｎおよび｜Ψ１＞ｎは、この検討システムの不確定性と状態とを反映し、一方、最後の量子ビットの振幅が対象リスク尺度をエンコードするために使用される。振幅推定は、α、すなわち最後の量子ビットにおいて｜１＞を測定する確率の効率的な推定を実現する。これは、Ａに基づく演算子Ｑと、Ａと、Ｑの特定の固有値を近似するための量子位相推定とを使用して行うことができる。
【００３３】
より形式的には、ｎ＋１個の量子ビットに作用する所与の回路Ａについて、振幅推定で使用される対応するＱ演算子は以下のように定義され、
【数４】
2021531535.tif 000006
ここで
【数５】
2021531535.tif 000007
は恒等演算子を示す。ｎ＝０の場合、本明細書で一実施例に関連して述べるように、Ｑを規定する反映はパウリＺ行列となり、ＱはＡΖＡ†Ｚに単純化する。さらに、Ａ＝Ｒｙ（θ）である場合、Ｑ＝Ｒｙ（２θ）となり、ここでＲｙは与えられた角度の単一量子ビットＹ回転を示す。
【００３４】
これはｍ個の追加量子ビットと、ＡおよびＡ†のＭ＝２ｍ回の適用を必要とする。ｍ個の量子ビットは、まず、アダマール・ゲートを適用することによって等しい重ね合わせとされる。次に、これらの量子ビットを使用してＱの異なるべき乗を制御し、逆量子フーリエ変換を適用した後、これらの量子ビットの状態を測定する。
【００３５】
図２に、振幅推定のためのこのような量子回路２２０を示す。図２では、Ｈでラベル付けされたボックスがアダマール・ゲートであり、
【数６】
2021531535.tif 000008
はｍ個の量子ビットに対する逆量子フーリエ変換を示す。Ｑの異なるべき乗はそのようにラベル付けされたボックス内にある。逆量子フーリエ変換の後の「メーター」は測定値に対応する。
【００３６】
上記の結果、整数ｙ∈｛０，．．．，Ｍ−１｝となり、これは従来のように推定器
【数７】
2021531535.tif 000009
にマッピングされる。推定器
【数８】
2021531535.tif 000010
は、
【数９】
2021531535.tif 000011
【数１０】
2021531535.tif 000012
を少なくとも
【数１１】
2021531535.tif 000013
の確率で満たす。これは、古典的モンテカルロ法の収束速度Ｏ（Ｍ−１／２）と比較して２乗の高速化を表している。
【００３７】
確率変数の期待値を近似するための振幅推定の使用に関して、以下の量子状態を考えてみる。
【００３８】
【数１２】
2021531535.tif 000014
ここで、状態｜ｉ＞ｎを測定する確率はｐｉ∈［０，１］であり、
【数１３】
2021531535.tif 000015
およびＮ＝２ｎである。状態｜ｉ＞ｎは、有界離散確率変数ＸのＮ個の可能な実現値のうちの１つであり、例えば離散化金利またはポートフォリオの値を表すことができる。
【００３９】
アンシラ量子ビットに作用するすべてのｉ∈｛０，．．．，Ｎ−１｝について、関数ｆ：｛０，．．．，Ｎ−１｝→［０，１］と、対応する演算子
【数１４】
2021531535.tif 000016
とを考えてみる。Ｆを｜Ψ＞ｎ｜０＞に適用すると以下の状態になる。
【００４０】
【数１５】
2021531535.tif 000017
【００４１】
この時点で、振幅推定を使用して最後の量子ビットにおいて｜１＞を測定する可能性を近似することができ、これは
【数１６】
2021531535.tif 000018
に等しく、したがって、
【数１７】
2021531535.tif 000019
すなわちｆ（ｘ）の期待値にも等しい。ｆ（ｉ）＝ｉ／（Ｎ−１）を選定することによって、
【数１８】
2021531535.tif 000020
の推定が可能になり、したがって、
【数１９】
2021531535.tif 000021
の推定が可能になる。ｆ（ｉ）＝ｉ２／（Ｎ−１）２を選定することによって、
【数２０】
2021531535.tif 000022
を効率的に推定することができ、これによって分散
【数２１】
2021531535.tif 000023
が得られる。
【００４２】
上記の一般技法を拡張して、バリュー・アット・リスク（ＶａＲ）および条件付きバリュー・アット・リスク（ＣＶａＲ）などのリスク尺度の値を評価することができる。所与の信頼レベルα∈［０，１］について、ＶａＲα（Ｘ）を、
【数２２】
2021531535.tif 000024
となるような最小値ｘ∈｛０，．．．，Ｎ−１｝と定義することができる。量子コンピュータ上でＶａＲα（Ｘ）を求めるために、ｉ≦ｌの場合は関数ｆｌ（ｉ）＝１を、それ以外の場合はｆｌ（ｉ）＝０を定義する。ここで、ｌ∈｛０，．．．，Ｎ−１｝である。Ｆｌ（すなわちｆｌに対応する演算子）を｜Ψ＞ｎ｜０＞に適用すると、以下の状態が得られる。
【００４３】
【数２３】
2021531535.tif 000025
【００４４】
最後の量子ビットの｜１＞を測定する確率は、
【数２４】
2021531535.tif 000026
である。したがって、ｌにわたる二分探索によって、最大でもｎステップで
【数２５】
2021531535.tif 000027
となる（すなわち、Ｘがｌα以下である確率は１−α以上である必要がある）ような最小レベルｌαを見つけることができる。最小レベルｌαはＶａＲα（Ｘ）に等しい。これにより、前述のようにＶａＲα（Ｘ）を精度Ｏ（Ｍ）−１で推定することができ、この場合もこれは古典的モンテカルロ法と比較して２乗の高速化となる。
【００４５】
ＣＶａＲα（Ｘ）は、｛０，．．，ｌα｝に限定されたＸの条件付き期待値であり、ｌα＝ＶａＲα（Ｘ）は前述のように計算される。ＣＶａＲを推定するには、関数
【数２６】
2021531535.tif 000028
に対応する演算子Ｆを｜Ψ＞ｎ｜０＞に適用し、その結果として以下の状態が得られる。
【００４６】
【数２７】
2021531535.tif 000029
【００４７】
最後の量子ビットについて｜１＞を測定する確率は
【数２８】
2021531535.tif 000030
に等しく、これは振幅推定を使用して近似することができる。しかし、ＶａＲ推定時に評価されたように
【数２９】
2021531535.tif 000031
は合計が１ではなく
【数３０】
2021531535.tif 000032
となることがわかっている。したがって、｜１＞を測定する確率を正規化して
【数３１】
2021531535.tif 000033
を求め、ｌαを乗じる（乗じない場合
【数３２】
2021531535.tif 000034
が推定されることになるため）。
【数３３】
2021531535.tif 000035
が推定値によって置き換えられるが、それでも古典的モンテカルロ法と比較して２乗の高速化が達成される。
【００４８】
このようにして、Ｘの期待値、分散、ＶａＲおよびＣＶａＲを計算することができる。しかし所与の関数ｇ：｛０，．．．，Ｎ−１｝→｛０，．．．，Ｎ’−１｝、Ｎ’＝２ｎ’−１、ｎ’∈Ｎについてｇ（Ｘ）の特性に関心がある場合は、第２のレジスタに対して上述のアルゴリズムを使用して演算子
【数３４】
2021531535.tif 000036
を適用することができる。あるいは、ｌ∈｛０，．．．，Ｎ’−１｝についてｇ（Ｘ）≦ｌに対する二分探索を効率的に行うことができる限り、ｆとｇとを組み合わせ、アルゴリズムを直接適用することによって第２のレジスタを回避することができる。
【００４９】
次に、本明細書に記載の量子回路に転じると、上述のアルゴリズムを量子回路にマッピングすることができる。式（３）に記載のような｜Ψ＞ｎの構築は、｛０，．．．，Ｎ−１｝にマッピングされた確率変数Ｘの確率分布を表す。最悪の場合、｜Ψ＞ｎの作成はＯ（２ｎ）個のゲートを必要とする。しかし、多くの分布、例えば対数凹分布の場合に、ｎにおける多項式複雑度を有する近似が可能である。
【００５０】
Ｒ｜０＞ｎ＝｜Ψ＞ｎとなるような所与の演算子Ｒを仮定する。前述のように、ｇ（ｘ）の特性に関心がある場合は、ｇに応じて、基本的算術演算を使用して演算子Ｇを構築することができる。算術演算のための多くの量子アルゴリズムと、古典的論理を量子回路に変換する手段とが存在する
【００５１】
振幅推定を使用した近似
【数３５】
2021531535.tif 000037
は、式（４）で定義されるｆ（ｘ）＝ｘ／（Ｎ−１）について演算子ＦをＲと組み合わせて演算子Ａを得ることに基づく。一般に、期待値またはＣＶａＲについてＦを表すことは困難であり、回転を適用する前に（離散化）関数ｆを量子ビットとして事前計算するのに指数関数的Ｏ（２ｎ）な数のゲートまたは追加のアンシラを必要とする。アンシラの数はＦの近似の所望の精度に依存する。
【００５２】
一態様では、より低速（ただし古典的収束速度よりは高速である）の収束速度という代償を払って、多項式的多数のゲートを使用してＦを近似することによって、この難点を克服することができる。なお、ＶａＲを推定するのに必要な演算子は構築がより容易であり、本明細書に記載のように最適収束速度を達成可能であることに留意されたい。
【００５３】
本明細書に記載のように、図３（図中のＲｙはＹ回転を示す）に示すような多制御Ｙ回転を使用して階数ｋの所与の多項式
【数３６】
2021531535.tif 000038
のための演算子
【数３７】
2021531535.tif 000039
を効率的に構築することができることに留意されたい。図３では、ｐ（ｘ）＝（ａｘ２＋ｂｘ＋ｃ）およびｘ∈｛０，１，２，３｝について
【数３８】
2021531535.tif 000040
を実現する量子回路が示されている。ｘ＝（２ｑ１＋ｑ０）および
【数３９】
2021531535.tif 000041
（ｑｉ（量子ビットｉの値）が０または１であるため、２乗しても何も変化させない）を利用すると、ｐ（ｘ）＝（４ａ＋ｂ）ｑ１＋４ａｑ０ｑｌ＋（ａ＋ｂ）ｑ０＋ｃ（ｘを与えられた式に置き換え、２進数を２乗しても値が変化しないことを利用することによる）となり、これを回路に直接マッピングすることができる。
【００５４】
例えばＯ（ｎ）個のゲートとＯ（ｎ）個のアンシラを使用して、またはＯ（ｎ２）個のゲートを使用しアンシラを使用せずに、ｎ−１個の制御量子ビットによる単一量子ビット演算を厳密に構成することができる。単一量子ビット演算は、Ｏ（ｎ  ｌｏｇ（１／ε））個のゲートを使用して精度ε＞０で近似することもできる。説明を簡単にするために、ここではＯ（ｎ）個のゲートとＯ（ｎ）個のアンシラとを使用して説明する。図３に示すｐの２進変数表現の結果として、高々ｎｋ個の項となり、ここでｎは検討量子ビットの数であり、ｋは多項式ｐの次数であり、Ｏ（ｎｋ＋１）個のゲートとＯ（ｎ）個のアンシラとを使用して演算子Ｐを構築することができる。
【００５５】
すべての解析関数ｆについて、多項式の階数の増大につれて近似誤差が指数関数的な速さでゼロに収束するような一連の多項式が存在する。したがって、簡単にするために、ｆは階数ｓの多項式であるものと仮定することができる。
【００５６】
ｓｉｎ２（ｐ（ｘ））＝ｆ（ｘ）となるような多項式ｐ（ｘ）を求めることにより、上記の説明は演算子Ｆを構築するやり方を提供する。期待値は線形であるため、一実装形態では、ユーザによって選定されるスケーリング・パラメータｃ∈（０，１］について
【数４０】
2021531535.tif 000042
を
【数４１】
2021531535.tif 000043
の代わりに推定し、次に結果を
【数４２】
2021531535.tif 000044
の推定器にマッピングし戻すことを選定することができる。この選定の背後にある論拠は、
【数４３】
2021531535.tif 000045
であることである。説明を容易にするために、ｆ（ｘ）＝ｘであるものとする。したがって、このプロセスは、
【数４４】
2021531535.tif 000046
が
【数４５】
2021531535.tif 000047
によって十分によく近似されるようなｐ（ｘ）を求めようとしている。これら２つの項を等しく設定し、ｐ（ｘ）を解くと、
【数４６】
2021531535.tif 000048
となり、ｐ（ｘ）を
【数４７】
2021531535.tif 000049
を中心とした式（８）のテイラー近似として選定する。式（８）は、
【数４８】
2021531535.tif 000050
を中心とした奇関数を定義し、したがってテイラー級数における偶数項はゼロに等しいことに留意されたい。階数（２ｒ＋１）、ｒ≧０（ここで整数ｒはユーザによる選定が可能）のテイラー近似の結果、以下による有界の誤差となる。
【００５７】
【数４９】
2021531535.tif 000051
【００５８】
この場合もｆが階数ｓの多項式であるものと仮定し、これをｐ（ｘ）に代入すると、その結果の多項式は階数ｓ（２ｒ＋１）を有し、対応する回路を構築するためのゲート数はＯ（ｎｓ（２ｒ＋１）＋１）のように増加する。対象の最小シナリオはｓ＝１およびｒ＝０であり、すなわちｆとｐは両方とも一次関数であり、その結果として、量子ビット数に対してゲート数が２乗に増加するＦの回路となる。
【００５９】
したがって、振幅推定を使用して
【数５０】
2021531535.tif 000052
を推定することにより、最大誤差
【数５１】
2021531535.tif 000053
が得られる。上式で、以下におけるより高次の項は無視される。この推定はｃｆ（ｘ）を使用するため、スケーリングされた誤差ｃεが解析され、ε＞０は
【数５２】
2021531535.tif 000054
の結果の推定誤差を示す。式（１０）をｃεに等しく設定し、これを書き換えると以下の式となる。
【００６０】
【数５３】
2021531535.tif 000055
左辺をｃに対して最大化、すなわち必要サンプル数Ｍを最小化することによって、求める誤差εが得られ、
【数５４】
2021531535.tif 000056
となる。式（１１）にｃ＊を代入すると、
【数５５】
2021531535.tif 000057
となる。これをサンプル数Ｍに対する推定誤差εの収束速度に変換すると、
【数５６】
2021531535.tif 000058
となる。ｒ＝０の場合、
【数５７】
2021531535.tif 000059
であり、これはすでに古典的収束速度を上回っている。ｒが増大する場合、収束速度は最適値Ｏ（Ｍ−１）に急速に近づく。
【００６１】
期待値の推定の場合は、
【数５８】
2021531535.tif 000060
となることに留意されたい。分散の場合も同じ考え方が当てはまるが、ｓｉｎ２（ｙ）≒ｙ２を使用する。この近似を適用して
【数５９】
2021531535.tif 000061
の値を推定し、次に
【数６０】
2021531535.tif 000062
の推定とともに、
【数６１】
2021531535.tif 000063
の値を評価する。この結果の収束速度はこの場合も
【数６２】
2021531535.tif 000064
である。
【００６２】
したがって、Ｅ［ｆ（Ｘ）］およびＶａｒ（ｆ（Ｘ））を従来可能であるよりも効率的に推定するように量子回路を構築することができる。ここでは、これをＶａＲおよびＣＶａＲに拡張することについてさらに説明する。
【００６３】
｛０，．．．，Ｎ−１｝上の確率変数Ｘおよび固定したｌ∈｛０，．．．，Ｎ−１｝に対応する｜Ψ＞ｎに対応する状態を考えてみる。ＶａＲを推定するには、すべてのｘ∈｛０，．．．，Ｎ−１｝について、｜ｘ＞ｎ｜０＞を、ｘ≦ｌの場合には｜ｘ＞ｎ｜１＞にマッピングし、それ以外の場合は｜ｘ＞ｎ｜０＞にマッピングする演算子Ｆｌが必要である。次に、式（６）に示すように、固定したｌについて、振幅推定を使用して
【数６３】
2021531535.tif 000065
を近似することができる。（ｎ＋１）個のアンシラを使用し、加算器回路を使用してＯ（ｎ）個のゲートを使用するＦｌを構築することができ、その結果の収束速度はＯ（Ｍ−１）となる。所与のレベルαについて、二分探索により高々ｎステップで
【数６４】
2021531535.tif 000066
となる最小のｌレベルを見つけることができ、ｌα＝ＶａＲα（Ｘ）となる。
【００６４】
ＣＶａＲを推定するには、式（６）に示すように、ｌの回路Ｆｌをアンシラ量子ビットに適用し、このアンシラ量子ビットを、期待値を推定するために使用される演算子Ｆの制御として使用するが、異なる正規化を使用する。上記の説明に基づくと、次に、期待値の場合と同じ回路深度と収束速度との間のトレードオフのある状態で、振幅推定を使用してＣＶａＲα（Ｘ）を近似することができる。
【００６５】
一例として、可能性のある金利上昇に直面した米国短期国債における金融リスクを測定することを考えてみる。上記からわかるように、本明細書に記載のモデルは、モンテカルロ法よりも改良された収束速度を実現する。
【００６６】
したがって、このモデルは、金利ｒで割り引かれるゼロ・クーポン債に基づく。１つのステップは、今日の債権の値を求めることであり、次の時間ステップでｒにδｒの上昇がある可能性があることを考える。額面価格ＶＦの債券の値は、
【数６５】
2021531535.tif 000067
であり、ここでｐおよび（１−ｐ）は、それぞれ、金利が一定である確率および上昇の確率を示す。このモデルは、二項木の最初のステップとすることができ、この二項木を内包オプションのある債権など、経路依存性のある証券の価格設定のために使用することができることに留意されたい。
【００６７】
式（１３）における単純明快なシナリオは、連邦公開市場委員会の発表の前日に１年物短期国債を購入しており、（１−ｐ）＝７０％の確率でフェデラル・ファンド・レートのδｒ＝０：２５％ポイントの上昇と、ｐ＝３０％の確率でポイントに変化がないことを期待している市場参加者に相当し得る。ここでは、振幅推定を使用し、ＶｌｏｗとＶｈｉｇｈ、すなわち、それぞれ金利上昇と上昇なしの場合のポートフォリオの値が、それぞれ＄０および＄１に対応するように、Ｖを［０，１］にマッピングすることによって、量子コンピュータ上でこの投資家の短期国債の値を計算する方法について説明する。
【００６８】
この例では、不確定性と目的とを表すのに単一量子ビットしか必要とせず、Ａ＝Ｒｙ（θｐ）であり、ここで
【数６６】
2021531535.tif 000068
であり、したがって
【数６７】
2021531535.tif 000069
となる。一次元の場合、振幅推定演算子Ｑ＝ＡＺＡ†Ｚ＝Ｒｙ（２θｐ）であることがわかり、ここでＺはσｚパウリ演算子を示す。具体的には、これは
【数６８】
2021531535.tif 000070
を意味し、これにより、パラメータ
【数６９】
2021531535.tif 000071
を近似するために振幅推定回路を効率的に構築することができる。単一期間二項木はきわめて単純なモデルであるが、このようなモデルを、経路依存資産を使用する多期間多項木に拡張するのは簡単である。したがって、このモデルは、任意の複雑度の対象シナリオのための最小ビルディング・ブロックを表す。
【００６９】
図４（図２の視覚的拡張版）は、図５および図６とともに、ｍ＝３の短期国債例のための振幅推定回路を示す。図４において、アダマール（Ｈ）ゲートを囲む破線ボックス４６０ａは図５の破線ボックス４６０ｂに対応し、図４の破線ボックス４６２ａ、４６４ａおよび４６６ａは図５の破線ボックス４６２ｂ、４６４ｂおよび４６６ｂに対応する。図４の変換ボックス４６８ａは、図６のボックス４６８ｂに対応する。
【００７０】
１つまたは複数の実施形態において、チップの限られた接続性を克服するために、交換（図５のブロック５５０）が使用される。Ｕ２およびＵ３の図６におけるブロックは、単一量子ビット回転を示す。この回路は、さらに最適化することもでき、例えばブロック５５０の交換の先頭の隣接する制御ＮＯＴ（ＣＮＯＴ）ゲートを省くこともできるが、ここでは例示のために示されていることに留意されたい。
【００７１】
ｐ＝［Ｘ］を推定するために、Ｍ＝２、４、８、１６個のサンプルにそれぞれ対応する異なる数の評価量子ビットｍ＝１、２、３、４を使用する振幅推定を適用する実験を行った。これは、最大で５個の量子ビットを使用し、（ＩＢＭ  Ｑ  Ｅｘｐｅｒｉｅｎｃｅを介してアクセス可能な）５個の量子ビットを備えたＩＢＭ（Ｒ）Ｑ５量子プロセッサ上で実装および実行可能である。本明細書で説明しているように、振幅推定の成功確率は
【数７０】
2021531535.tif 000072
を上回るが、必ずしも１００パーセントではなく、実際のハードウェアはさらなる誤差をもたらす。したがって、信頼性のある推定値を得るために、すべての回路が８１９２回（すなわちＩＢＭ  Ｑ  Ｅｘｐｅｒｉｅｎｃｅにおける最大ショット数）反復される。これは、一定したオーバーヘッドを意味し、このオーバーヘッドはアルゴリズムの比較では無視することができる。ＩＢＭ  Ｑ５量子プロセッサにコンパイルされたｍ＝３のための量子回路を図５および図６に示す。ＩＢＭ  Ｑ５量子プロセッサの接続性は、被制御Ｑ演算子の適用と逆量子フーリエ変換との間での回路の中央の２つの量子ビットの交換を必要とする。ＩＢＭは、世界の多くの地域で登録されているインターナショナル・ビジネス・マシーンズ・コーポレーションの商標である。
【００７２】
この量子アルゴリズムの結果を図７の（ａ）ないし（ｄ）に示し、これらの図では、最も頻度の高い推定器が実際の値ｐに近づくことと、このアルゴリズムの分解能がｍとともに上昇する様子がわかる。より具体的には、図７の（ａ）ないし（ｄ）は、それぞれ８１９２ショットによるｍ＝１，．．．，４についての振幅推定の結果を示す。明るいバーは最も頻度の高い推定の確率を示し、濃いバーはその他の推定の確率を示す。縦の破線は目標値３０％を示す。結果の対比を強調するために、２番目に頻度の高い値の確率を灰色の横破線で示す。振幅推定は、次に従来、
【数７１】
2021531535.tif 000073
にマッピングされる数ｙ∈｛０，．．．，Ｍ−１｝を最初に返すため、可能な値はＸ軸上に均等に分布していない。
【００７３】
本明細書に記載の量子アルゴリズムは、Ｍ＝１６個のサンプル（すなわち、ｍ＝４個の評価量子ビット）についてモンテカルロ法をすでにしのいでいる。図８に、サンプル数Ｍについてのモンテカルロ・シミュレーションとこの量子アルゴリズムの誤差の収束の比較を示す。Ｍ≧１６（ｍ≧４）について、この量子アルゴリズムの方がより大きい推定誤差で開始するが、その後はこの量子アルゴリズムの収束速度がより速くなり、誤差はモンテカルロ法の結果より少ないままである。濃い実線は、最大５個の量子ビットを使用した実際の実験の誤差を示す。破線は、それぞれ６個および７個の量子ビットを使用した実験で、推定誤差がさらに減少する様子を示している。
【００７４】
別の例に移り、ＶａＲに適用される振幅推定アルゴリズムに焦点を合わせることができる、額面価格がそれぞれ
【数７２】
2021531535.tif 000074
および
【数７３】
2021531535.tif 000075
の１年物米国短期国債と２年物米国中期国債からなるポートフォリオの日次リスクを計算するために量子アルゴリズム回路を使用することを考えてみる。このポートフォリオは
【数７４】
2021531535.tif 000076
に値し、ここでｃは２年物中期国債により６ヶ月ごとに支払われるクーポン・レートであり、ｒ１およびｒ２は、それぞれ１年物短期国債と２年物中期国債の最終利回りである。米国国債は通常、デフォルト・フリーと考えられる。したがって、キャッシュ・フローは事前にわかっており、金利の変動が第一リスク因子である。したがって、イールド・カーブを適切に把握すればこのポートフォリオにおけるリスクをモデリングするのに十分である。この研究において、発明人らは、ｒ１およびｒ２における不確定性をモデリングするためにコンスタント・マチュリティ・トレジャリ（ＣＭＴ）レートを使用する。
【００７５】
主成分分析により、最初の３つの主要成分、すなわち、それぞれシフト、ツイストおよびバタフライが分散の９６％を占めることが明らかになる。したがって、米国国債のポートフォリオをモデリングする場合は、これら３つの因子の分布を調べれば十分である。この次元縮小は、量子アルゴリズムに要する資源量も低減する。
【００７６】
図９ａに、相関行列を含むＣＭＴレートの日次変動を示す。この問題の次元を縮小するために、レート間の高い相関を利用することができる。図９ｂに、オリジナルのコンスタント・マチュリティ・トレジャリ・レートで表したシフト成分、ツイスト成分およびバタフライ成分を示す。図１０ａに、主成分の固有値を示し、番号は累積被説明分散を示す。図１０ｂに、シフト主成分対ツイスト主成分の周辺分布を示す。
【００７７】
ポートフォリオにおける日次リスクを調べるために、ｒ１＝ｒ１，０＋δｒｉと書く。ここでｒｉ，０は今日観察された最終利回りであり、確率変数δｒｉは、満期ｉのＣＭＴレートの１日の変動の履歴分布に従う。この例では、式（１４）において、
【数７５】
2021531535.tif 000077
、ｒ１，０＝１．８％、ｒ２，０＝２．２５％、およびｃ＝２．５％を設定する。δｒ１およびδｒ２の主成分分析を行い、シフトＳ成分およびツイストＴ成分を維持する。これは、この例では次元縮小はないが、主成分分析の使用を例示するために行う。
【００７８】
図１１に、履歴データ（履歴コンスタント・マチュリティ・トレジャリ・レート、１年物対２年物）と、結果の主成分、すなわち、シフト（長い方のベクトル）とツイスト（短い方のベクトル）を示す。ＳおよびＴは
【数７６】
2021531535.tif 000078
により、δｒｉに関係する。
【００７９】
シフトとツイストの相関係数は−１％である。したがって、これらは独立しているものとし、図１２ａおよび図１２ｂに示すように離散型分布をそれぞれに別々にフィットさせる。
【００８０】
次に量子コンピュータにおける不確定性表現に移ると、Ｓの分布を表すためにｑ０、ｑ１、ｑ２によって示される３つの量子ビットと、Ｔの分布を表すためにｑ３、ｑ４によって示される２つの量子ビットを使用することができる。
【００８１】
本明細書に記載のように、ＳおよびＴについて状態
【数７７】
2021531535.tif 000079
および
【数７８】
2021531535.tif 000080
によって確率分布がエンコードされ、したがって、これらはそれぞれ８つおよび４つの異なる値をとり得る。シフトが分散のうちのより大きい部分を説明するため、ＴよりもＳにより多くの量子ビットが使用される。より高い分解能で確率分布を表すために追加の量子ビットを使用してもよい。量子ビットは必然的に、２進エンコードにより整数を表し、以下のようにアフィン・マッピングが適用される。
Ｓ＝０．０６２６ｘ−０．２１８８      （１６）
Ｔ＝０．０２５０ｙ−０．０３７５      （１７）
ここで、ｘ∈｛０，．．．，７｝および∈｛０，．．．，３｝は、それぞれＳおよびＴの整数表現を示す。履歴データのほぼ完全な対称を仮定して、対称分布をそれにフィットさせる。演算子Ｒが、前述のアフィン・マッピングに沿ったＳおよびＴの分布を表す図１２ａおよび図１２ｂのドットで示す量子状態Ｒ｜０＞５を作成する。すなわち、図１２ａは履歴シフト・データ（バー）の８ビン・ヒストグラムとフィット分布（破線）を示し、図１２ｂは履歴ツイスト・データ（バー）の４ビン・ヒストグラムとフィット分布（破線）を示す。いずれの場合も、ラベルは対応する確率で発生する量子状態を示す。図１３ａおよび図１３ｂに、それぞれ図１２ａおよび図１２ｂの分布を量子コンピュータにロードするために使用される量子回路を示す。
【００８２】
別の一態様で、確率変数ｘとｙをポートフォリオ値に変換するための演算子Ｆを構築する方法を示す。式（１４）ないし式（１７）は、ｒ１およびｒ２の代わりにｘおよびｙで表したポートフォリオ値Ｖの定義を可能にする。説明を簡単にするために、中点ｘ＝３：５およびｙ＝１：５を中心としたＶの一次近似を使用することができる。
【００８３】
【数７９】
2021531535.tif 000081
金融の観点からは、Ｖの一次近似
【数８０】
2021531535.tif 000082
はポートフォリオをそのデュレーションの視点から調べることに相当する。回路深度の増大を犠牲にしてより高次の拡張、例えばコンベクシティを考慮することもできる。
【００８４】
ポートフォリオの近似された値
【数８１】
2021531535.tif 000083
を、目標セット［０，１］で関数ｆにマッピングするために、
【数８２】
2021531535.tif 000084
を計算する。ここで
【数８３】
2021531535.tif 000085
および
【数８４】
2021531535.tif 000086
であり、すなわち、最小値および最大値
【数８５】
2021531535.tif 000087
はｘおよびｙの検討値をとり得る。これにより以下のようになる。
ｆ（ｘ，ｙ）＝１−０．１３４９ｘ−０．０１８６ｙ      （１９）
図３に示す手法により、所与のスケーリング・パラメータｃ∈［０，１］についてｆに対応する演算子Ｆを構築することができる。
【００８５】
次に、理想的な量子コンピュータのシミュレーションの結果に移ると、精度と収束速度の挙動を示すために、異なる数ｍのサンプリング量子ビットについて２資産ポートフォリオをシミュレーションする。このタスクは２回繰り返され、１回は全対全接続性を備えたプロセッサについて、１回はＩＢＭ  Ｑ２０チップに対応する接続性を備えたプロセッサについて行う。これにより、現実的なチップ接続性によりもたらされるオーバーヘッドを強調する。
【００８６】
Ｍ＝２ｍ個のサンプルについて、期待値およびバリュー・アット・リスクに合計ｍ＋１２個の量子ビット、条件付きバリュー・アット・リスクにｍ＋１３個の量子ビットが必要である。これらの量子ビットのうちの５つの量子ビットが金利変動の分布を表すために使用され、１つの量子ビットが、振幅推定によって使用される式（４）における状態を作成するのに必要であり、６つのアンシラが被制御Ｑ演算子を実装するために必要である。条件付きバリュー・アット・リスクについては、本明細書に記載のレベルｌとの比較のためにもう１つのアンシラが必要である。
【００８７】
シフト分布とツイスト分布が量子コンピュータにロードされた後、図１３ａおよび図１３ｂに示す回路を使用し、演算子Ｆを適用して式（４）で定義されている状態を作成する。
【００８８】
リスクの量子推定を、＄０．２８８の厳密な９５％バリュー・アット・リスク・レベルと比較する。マッピングを考慮にいれると、この古典的バリュー・アット・リスクは、図１４の縦線で示す０．０９３に対応し、これは、ｍを増加させるとリスクの量子推定値がこの値に急速に近づくことも示している。
【００８９】
図１４に、完全な量子コンピュータのシミュレーションによって推定されたバリュー・アット・リスクを示す。サンプル量子ビット数ｍを増加させると、量子推定バリュー・アット・リスクは縦の実線で示す古典的値に近づく。破線は視線のガイドを意図したものである。星印は最確値を示す。
【００９０】
ｍ＝５個のサンプル量子ビットの場合、古典推定値と量子推定値との差は９％である。以下の表に示すように、バリュー・アット・リスクを計算するのに必要な単一量子ビット・ゲートと２量子ビット・ゲートの数は、サンプル量子ビットが追加されるごとにほぼ２倍になる。
【００９１】
【表１】
2021531535.tif 000088
その数は、Ｏ（Ｍ−１）の結果誤差とともにＯ（Ｍ）のように増大する。したがって上記の表は、全対全量子ビット接続性を特徴とするプロセッサ・アーキテクチャと、２０個の量子ビットを備えたＩＢＭ  Ｑ２０チップに対応する量子ビット接続性を有するアーキテクチャとについて、ｍの関数としてバリュー・アット・リスクを推定するためのゲートの数をまとめたものである。ｎ１ｑおよびｎｃｘは単一量子ビット・ゲートおよび２量子ビット・ゲートの数であることに留意されたい。
【００９２】
ＩＢＭ  Ｑ２０チップの接続性は、全対全接続性を有するチップと比較するとＣＮＯＴゲートの数を２．５に倍増大させる。
【００９３】
次に、ノイズのある量子コンピュータのシミュレーションの結果に移ると、２資産ポートフォリオのためのリスクの計算は長い回路を必要とする。しかし、振幅推定は正しい状態を最高の確率で返せば十分であり、すなわち、測定がその状態を１００％の確率で出す必要はない。正しい状態を特定することができなくなる前にどれだけの量の瑕疵を許容することができるかを調べるために、誤差のあるシミュレーションを実行する。２種類の誤差、すなわち、エネルギー緩和とクロストークを考慮し、後者は２量子ビット・ゲート（ＣＮＯＴゲート）についてのみ考慮する。これは、主要な誤差発生源を捉えるのに十分な近似である可能性が高い。単一量子ビット・ゲートの誤差とゲート時間は、一般に２量子ビット・ゲートよりも１桁小さい。また、上記の表に示すように、このアルゴリズムが必要とする単一量子ビット・ゲートと２量子ビット・ゲートの数は同じ桁数である。時間ｔ後、各量子ビットが｜０＞に緩和する確率１−ｅｘｐ（−γｔ）を有するような緩和速度γを使用して、エネルギー緩和をシミュレーションする。単一量子ビット・ゲートが瞬時に行われ、したがって誤差を免れるものと想定し、ＣＮＯＴゲートの存続期間を１００ｎｓに設定する。ＣＮＯＴゲートの生成器におけるＺＺ誤差項を追加することによって、このシミュレーションに量子ビット間クロストークも含める。
ｅｘｐ｛−ｉπ（ＺＸ＋αＺＺ）／４｝          （２０）
典型的な交差共鳴ＣＮＯＴゲート速度は５ＭＨｚ程度であり、一方、ＩＢＭ  Ｑチップ上のクロストークは−１００ｋＨｚ程度である。したがって、αの妥当な値、すなわちクロストークの強度を−２％と推定し、範囲［−３％，０％］にわたるその作用をシミュレーションする。
【００９４】
これらの誤差の作用は、ポートフォリオの期待値を計算することによって示すことができる。分布がゼロの周りで対称であり、区間［０，１］にマッピングされるため、値０．５を予測し、すなわち、ある日から翌日まで、ポートフォリオ値の変化を予測しない。正確に０．５を推定するのにｍ＝２個で十分であるため、このシミュレーションを、ｍ＝２個のサンプル量子ビットを使用して実行する。５０％を超える確率で０．５を特定することができればこのアルゴリズムは成功である。
【００９５】
この誤差モデルでは、４３８３個のゲートが必要であるにもかかわらず、本明細書（図１５、図１６ａおよび図１６ｂ）で示すように、緩和速度γ＜１０４Ｓ−１およびクロストーク強度｜α｜＜１％についてこれが達成される。図１５の破線で示すγ＝１０４Ｓ−１（Ｔ１＝１００μｓに大まかに基づく）およびα＝−２％での現在のハードウェア能力の高めの推定が、他の誤差発生源（不適切なゲート・キャリブレーションに起因する測定誤差およびユニタリ誤差など）が制御されている限り、このシミュレーションが近い将来可能となり得ることを示している。
【００９６】
図１５、図１６ａおよび図１６ｂに、２つの評価量子ビットを使用して２資産ポートフォリオの期待値を推定するための、ノイズのあるシミュレーションの結果を示す。完ぺきなシミュレーションは１００％の確率で０．５を返す。図からわかるように、０．５を測定する確率は、ノイズの増加とともに低下する。図１５は、クロストーク増大と緩和速度増大の両方の結果を示している。図１６ａは緩和速度のみを変化させた場合の限界結果を示し、図１６ｂは、異なるクロストーク強度についての限界結果を示す。破線は現在入手可能なハードウェアの推定状態を示す。
【００９７】
以上からわかるように、ここでは、例えば金融資産のポートフォリオのリスク分析のための量子回路の具体的な例示について説明している。この技術は、モンテカルロ・シミュレーションと比較して大幅な（２乗の）高速化をもたらす。最適回路深度が与えられれば、収束は場合によってはほぼリアルタイムの近似に近づき得る。この技術は、準分散などの他のリスク尺度にも及ぶようにきわめて高い柔軟性があるとともに単純である。
【００９８】
システムが、量子ゲートを使用する選択された数の量子ビットによって表される量子状態に１つまたは複数の確率変数をマッピングすることによって第１の量子サブ回路１１４（図１）を設けるために１つまたは複数の確率変数の不確定性をモデリングする、不確定性モデリング・コンポーネント１０８を含み得る。このシステムは、リスク尺度を第２の量子サブ回路１１４に（例えばコンポーネント１１２を介して）エンコードするリスク尺度エンコード・コンポーネント１１０をさらに含むことができ、第２の量子サブ回路は、第１のアンシラ量子ビットと、１つまたは複数の他の量子ビットによって制御されるＹ回転とを含む。このシステムは、リスク尺度に対応する確率値を抽出するために、第１のサブ回路と第２のサブ回路とに基づいて振幅推定を行う振幅推定コンポーネント１０６をさらに含むことができ、確率値はアンシラ量子ビットにおいて１状態を測定する確率を表す。
【００９９】
リスク尺度エンコード・コンポーネントは、リスク尺度を期待値として求めるために多項式に対応する回転角を有する多制御量子ビット回転を使用して第２のサブ回路を近似することができる。リスク尺度エンコード・コンポーネントは、リスク尺度を分散値として求めるために多項式に対応する回転角を有する多制御量子ビット回転を使用して第２のサブ回路を近似することができる。リスク尺度エンコード・コンポーネントは、バリュー・アット・リスク量を求めるためにリスク尺度をエンコードすることができる。リスク尺度エンコード・コンポーネントは、多項式に対応する回転角を有する多制御量子ビット回転を使用して第２のサブ回路を近似することができる。
【０１００】
リスク尺度エンコード・コンポーネントは、条件付きバリュー・アット・リスク量を求めるためにリスク尺度をエンコードすることができる。リスク尺度エンコード・コンポーネントは、多項式に対応する回転角を有する多制御量子ビット回転使用して第２のサブ回路を近似することができる。
【０１０１】
量子サブ回路構築コンポーネント１１２が、多項式関数を求め、多項式関数を量子サブ回路Ｙ回転成分にマッピングすることによって、第２の量子サブ回路を構築することができる。
【０１０２】
図１７は、本明細書に記載の量子リスク分析を実装するために使用可能なコンピュータ実装方法を示す図である。図１７は、上述のようなシステム・コンポーネント、またはコンピュータ・プログラム製品の動作、あるいはその両方として実装可能であることに留意されたい。
【０１０３】
動作１７０２は、プロセッサに動作可能に結合されたデバイスによって、量子ゲートを使用する選択された数の量子ビットによって表される量子状態に１つまたは複数の確率変数をマッピングすることによって、第１の量子サブ回路を設けるために、１つまたは複数の確率変数の不確定性をモデリングすることを示す。動作１７０４は、デバイスによって、第２の量子ビットサブ回路にリスク尺度をエンコードすることを示し、第２の量子サブ回路は、第１のアンシラ量子ビットと、１つまたは複数の他の量子ビットによって制御されるＹ回転とを含む。動作１７０６は、デバイスによって、リスク尺度に対応する確率値を抽出するために第１のサブ回路と第２のサブ回路とに基づいて振幅推定を行うことを示し、確率値はアンシラ量子ビットにおいて１状態を測定する確率を表す。
【０１０４】
態様は、確率値に基づいて期待値または分散値を計算することを含み得る。リスク尺度は、確率レベルのバリュー・アット・リスク量を含むことができ、態様は、振幅推定によって得られる確率値が所与の閾値を上回る最小レベルを得るために二分探索を行うことを含むことができ、バリュー・アット・リスク量は最小レベルに対応する。
【０１０５】
アンシラ量子ビットは第１のアンシラ量子ビットを含むことができ、リスク尺度は条件付きバリュー・アット・リスク量を含むことができ、さらに他の態様は、第２のサブ回路に第２のアンシラ量子ビットを加え、他の量子ビットと第２のアンシラ量子ビットとに作用する演算子を制御することによって、条件付きバリュー・アット・リスク量を推定することを含み得る。
【０１０６】
さらに他の態様は、多項式関数に対応する回転角を有する多制御量子ビット回転により多項式関数を求めることと、多項式関数を第２の量子サブ回路にマッピングすることとを含み得る。
【０１０７】
第２の量子サブ回路の構築は、所望の収束速度に基づいて多項式関数の次数を決定すること、または所望の回路深度に基づいて多項式関数の次数を決定することを含み得る。
【０１０８】
リスク分析尺度のためのリスク分析結果の推定を容易にするコンピュータ・プログラム製品であって、プログラム命令が具現化されたコンピュータ可読記憶媒体を含み、プログラム命令は、プロセッサに、量子ゲートを使用する選択された数の量子ビットによって表される量子状態に１つまたは複数の確率変数をマッピングすることによって第１の量子サブ回路を設けるために、１つまたは複数の確率変数の不確定性をモデリングさせるようにプロセッサによって実行可能な、コンピュータ・プログラム製品が提供され得る。他の命令が、プロセッサに、第１のアンシラ量子ビットと、１つまたは複数の他の量子ビットによって制御されるＹ回転とを含む第２の量子サブ回路にリスク尺度をエンコードさせ、リスク尺度に対応する確率値を抽出するために第１のサブ回路と第２のサブ回路とに基づいて振幅推定を行わせることができ、確率値はアンシラ量子ビットにおいて１状態を測定する確率を表す。
【０１０９】
リスク尺度は、確率レベルのバリュー・アット・リスク量を含むことができ、プログラム命令は、振幅推定によって得られる確率値が所与の閾値を上回る最小レベルを得るために二分探索を行うことによって確率値に基づいてリスク尺度をプロセッサに求めさせるようにプロセッサによってさらに実行可能とすることができ、バリュー・アット・リスク量は最小レベルに対応する。
【０１１０】
アンシラ量子ビットは第１のアンシラ量子ビットを含むことができ、リスク尺度は確率レベルの条件付きバリュー・アット・リスク量を含むことができる。さらに他のプログラム命令は、プロセッサに、第２のサブ回路に第２のアンシラ量子ビットを加え、他の量子ビットと第２のアンシラ量子ビットとに作用する演算子を制御することによって、条件付きバリュー・アット・リスク量を推定させることができる。
【０１１１】
さらに他のプログラム命令は、プロセッサに、多項式関数に対応する回転角を有する多制御量子ビット回転によって多項式関数を求め、多項式関数を第２の量子サブ回路にマッピングすることによって、第２の量子サブ回路を構築させることができる。
【０１１２】
図１８に動作として例示する他の態様は、プロセッサに動作可能に結合されたデバイスによって、量子ゲートを使用する選択された数の量子ビットによって表される量子状態に１つまたは複数の確率変数をマッピングすることによって１つまたは複数の確率変数の不確定性をモデリングする第１の量子サブ回路を設けること（動作１８０２）と、デバイスによって、量子ゲートと第１のアンシラ量子ビットとを含む第２の量子サブ回路を構築すること（動作１８０４）とを含むことができ、構築は、多項式関数に対応する回転角を有する多制御量子ビット回転によって多項式関数を求めることと、多項式関数を第２の量子サブ回路のＹ回転成分にマッピングすることとを含む。動作１８０６として示される他の態様は、デバイスによって、第２の量子サブ回路のゲートにＹ回転を適用することと、第１のアンシラ量子ビットにおいて１状態を測定する推定確率値を求めることと、推定確率値に基づいてリスク尺度を求めることとを含む、リスク尺度量を推定することを含み得る。
【０１１３】
図１８は、本明細書に記載のシステム・コンポーネントの動作と、実行されると例示の動作に対応する命令を有するコンピュータ・プログラム製品とに対応し得る。
【０１１４】
例えば、リスク分析尺度のためのリスク分析量の推定を容易にするコンピュータ・プログラム製品が提供され得る。このコンピュータ・プログラム製品は、プログラム命令が具現化されたコンピュータ可読記憶媒体を含むことができ、プログラム命令は、プロセッサに、量子ゲートを使用する選択された数の量子ビットによって表される量子状態に１つまたは複数の確率変数をマッピングすることによって１つまたは複数の確率変数の不確定性をモデリングする第１の量子サブ回路を設けさせ、量子ゲートと第１のアンシラ量子ビットとを含む第２の量子サブ回路を構築することであって、多項式関数に対応する回転角を有する多制御量子ビット回転によって多項式関数を求めることと、多項式関数を第２の量子サブ回路のＹ回転成分にマッピングすることとを含む構築を行わせ、リスク尺度量を推定することであって、第２の量子サブ回路の量子ゲートにＹ回転を適用することと、第１のアンシラ量子ビットにおいて１状態を測定する推定確率値を求めることと、推定確率値に基づいてリスク尺度を求めることとを含む推定を行わせるように、プロセッサによって実行可能である。
【０１１５】
さらに他のプログラム命令は、プロセッサに、振幅推定により得られる確率値が所与の閾値を上回る最小レベルを得るために二分探索を行うことによって推定確率値に基づいてリスク尺度量を推定させ、バリュー・アット・リスク量が最小レベルに対応する。
【０１１６】
さらに他のプログラム命令は、プロセッサに、第２の量子サブ回路に第２のアンシラ量子ビットを加えることによって第２の量子サブ回路を構築させ、第１のアンシラ量子ビットによって他の量子ビットと第２のアンシラ量子ビットとに作用する演算子を制御することによって、リスク尺度量を推定させる。
【０１１７】
本開示の主題の様々な態様に状況を与えるため、図１９および以下の説明は、開示の主題の様々な態様を実装可能な適切な環境の概要を示すことを意図している。図１９は、本明細書で開示されている１つまたは複数の実施形態を容易にすることができる例示の非限定的動作環境のブロック図を示す。簡潔にするために、本明細書に記載の他の実施形態で採用される同様の要素の繰り返しの説明は省く。
【０１１８】
図１９を参照すると、本開示の様々な態様を実装するのに適した動作環境１９００は、コンピュータ１９１２も含むことができる。コンピュータ１９１２は、処理ユニット１９１４と、システム・メモリ１９１６と、システム・バス１９１８も含むことができる。システム・バス１９１８は、システム・メモリ１９１６を含むがこれには限定されないシステム・コンポーネントを処理ユニット１９１４に結合する。処理ユニット１９１４は、様々な入手可能なプロセッサのいずれかとすることができる。処理ユニット１９１４として、デュアル・マイクロプロセッサおよびその他のマルチプロセッサ・アーキテクチャも採用することができる。システム・バス１９１８は、業界標準アーキテクチャ（Industrial Standard Architecture（ＩＳＡ））、マイクロ・チャネル・アーキテクチャ（Micro Channel Architecture（ＭＳＡ））、拡張ＩＳＡ（ＥＩＳＡ）、インテリジェント・ドライブ・エレクトロニクス（Intelligent Drive Electronics（ＩＤＥ））、ＶＥＳＡローカル・バス（ＶＬＢ）、ペリフェラル・コンポーネント・インターコネクト（Peripheral Component Interconnect（ＰＣＩ））、カード・バス、ユニバーサル・シリアル・バス（ＵＳＢ）、アドバンスト・グラフィックス・ポート（Advanced Graphics Port（ＡＧＰ））、Ｆｉｒｅｗｉｒｅ（ＩＥＥＥ１３９４）、およびスモール・コンピュータ・システム・インターフェース（ＳＣＳＩ）を含むがこれらには限定されない任意の様々な利用可能なバス・アーキテクチャを使用する、メモリ・バスまたはメモリ・コントローラ、周辺機器用バスもしくは外部バス、またはローカル・バスあるいはこれらの組合せを含む、数種類のバス構造のうちのいずれかとすることができる。
【０１１９】
システム・メモリ１９１６は、揮発性メモリ１９２０と不揮発性メモリ１９２２も含むことができる。起動時などにコンピュータ１９１２内の要素間で情報を伝送するための基本ルーチンを含むベーシック・インプット／アウトプット・システム（ＢＩＯＳ）が、不揮発性メモリ１９２２に記憶される。コンピュータ１９１２は、取り外し可能／取り外し不能な揮発性／不揮発性のコンピュータ記憶媒体も含むことができる。図１９は、例えば、ディスク・ストレージ１９２４を示している。ディスク・ストレージ１９２４は、磁気ディスク・ドライブ、フロッピィ・ディスク・ドライブ、テープ・ドライブ、Ｊａｚドライブ、Ｚｉｐドライブ、ＬＳ−１００ドライブ、フラッシュ・メモリ・カード、またはメモリ・スティックなどのデバイスも含み得るが、これらには限定されない。ディスク・ストレージ１９２４は、別個の記憶媒体または他の記憶媒体と組み合わせた記憶媒体を含むこともできる。システム・バス１９１８へのディスク・ストレージ１９２４の接続を容易にするために、典型的には、インターフェース１９２６などの取り外し可能または取り外し不能インターフェースが使用される。図１９は、適切な動作環境１９００において、ユーザと記載されている基本コンピュータ資源との間に介在するものとしての役割を果たすソフトウェアも図示している。このようなソフトウェアは、例えば、オペレーティング・システム１９２８も含み得る。オペレーティング・システム１９２８は、ディスク・ストレージ１９２４に記憶することができ、コンピュータ１９１２の資源を制御し、割り当てる役割を果たす。
【０１２０】
システム・アプリケーション１９３０は、例えばシステム・メモリ１９１６またはディスク・ストレージ１９２４に記憶されているプログラム・モジュール１９３２およびプログラム・データ１９３４を介してオペレーティング・システム１９２８による資源の管理を利用する。本開示は、様々なオペレーティング・システムまたはオペレーティング・システムの組合せとともに実装可能であることを理解されたい。ユーザは入力デバイス１９３６を介してコンピュータ１９１２にコマンドまたは情報を入力する。入力デバイス１９３６は、マウスなどのポインティング・デバイス、トラック・ボール、スタイラス、タッチ・パッド、キーボード、マイクロフォン、ジョイスティック、ゲーム・パッド、衛星放送受信アンテナ、スキャナ、ＴＶチューナ・カード、デジタル・カメラ、デジタル・ビデオ・カメラ、ウェブ・カメラなどを含むがこれらには限定されない。上記およびその他の入力デバイスは、インターフェース・ポート１９３８を介してシステム・バス１９１８により処理ユニット１９１４に接続する。インターフェース・ポート１９３８は、例えば、シリアル・ポート、パラレル・ポート、ゲーム・ポート、およびユニバーサル・シリアル・バス（ＵＳＢ）を含む。出力デバイス１９４０は、入力デバイス１９３６と同じ種類のポートのうちのいくつかを使用する。したがって、例えば、コンピュータ１９１２に入力を提供し、コンピュータ１９１２から出力デバイス１９４０に情報を出力するために、ＵＳＢポートを使用することができる。専用アダプタを必要とする出力デバイス１９０４は他にもあるが特に、モニタ、スピーカ、およびプリンタなどのいくつかの出力デバイス１９４０があることを例示するために、出力アダプタ１９４２が提供されている。出力アダプタ１９４２は、出力デバイス１９４０とシステム・バス１９１８との間に接続の手段を提供する、例えばビデオ・カードおよびサウンド・カードを含むがこれらには限定されない。リモート・コンピュータ１９４４などの他のデバイスまたはデバイスのシステムあるいはその両方も、入力機能と出力機能の両方を提供することに留意されたい。
【０１２１】
コンピュータ１９１２は、リモート・コンピュータ１９４４などの１つまたは複数のリモート・コンピュータへの論理接続を使用して、ネットワーク化環境で動作することができる。リモート・コンピュータ１９４４は、コンピュータ、サーバ、ルータ、ネットワークＰＣ、ワークステーション、マイクロプロセッサ使用機器、ピア・デバイスまたはその他の一般的なネットワーク・ノードなどとすることができ、典型的には、コンピュータ１９１２に関連して説明した要素の多くまたはすべても含み得る。簡潔にするために、リモート・コンピュータ１９４４とともにメモリ・ストレージ・デバイス１９４６のみが図示されている。リモート・コンピュータ１９４４は、ネットワーク・インターフェース１９４８を介してコンピュータ１９１２に論理的に接続され、次に、通信接続部１９５０を介して物理的に接続される。ネットワーク・インターフェース１９４８は、ローカル・エリア・ネットワーク（ＬＡＮ）、ワイド・エリア・ネットワーク（ＷＡＮ）、セルラ・ネットワークなどの、有線または無線あるいはその両方の通信ネットワークに対応する。ＬＡＮ技術は、ファイバ分散データ・インターフェース（ＦＤＤＩ）、銅線分散データ・インターフェース（ＣＤＤＩ）、Ｅｔｈｅｒｎｅｔ（Ｒ）、トークン・リングなどを含む。ＷＡＮ技術は、ポイント・ツー・ポイント・リンク、統合サービス・デジタル通信網（ＩＳＤＮ）およびその変形、パケット交換網、およびデジタル加入者回線（ＤＳＬ）などの回線交換ネットワークを含むがこれらには限定されない。通信接続部１９５０とは、ネットワーク・インターフェース１９４８をシステム・バス１９１８に接続するために採用されるハードウェア／ソフトウェアを指す。通信接続部１９５０は、図がわかりやすいようにコンピュータ１９１２内部に示されているが、コンピュータ１９１２の外部にあってもよい。ネットワーク・インターフェース１９４８への接続のためのハードウェア／ソフトウェアは、例示に過ぎないが、通常の電話級モデム、ケーブル・モデム、およびＤＳＬモデムを含むモデム、ＩＳＤＮアダプタ、およびＥｔｈｅｒｎｅｔ（Ｒ）カードなどの内蔵および外付け技術も含み得る。
【０１２２】
図１９は、量子回路／量子コンピュータ１９９０も示す。これは、図１の量子回路１１４に対応する。量子回路／量子コンピュータ１９９０は、バス１９１８を介して処理ユニット１９１４に結合されているものとして示されているが、量子回路／量子コンピュータ１９９０を処理ユニット１９１４に結合するために任意の適合するインターフェースを使用することができるものと理解される。
【０１２３】
本発明は、任意の可能な統合の技術詳細度のシステム、方法、装置、またはコンピュータ・プログラム製品あるいはこれらの組合せとすることができる。コンピュータ・プログラム製品は、プロセッサに本発明の態様を実施させるためのコンピュータ可読プログラム命令が記憶されたコンピュータ可読記憶媒体（または複数の媒体）を含み得る。コンピュータ可読記憶媒体は、命令実行デバイスによって使用される命令を保持し、記憶することができる有形デバイスとすることができる。コンピュータ可読記憶媒体は、例えば、電子ストレージ・デバイス、磁気ストレージ・デバイス、光学式ストレージ・デバイス、電磁ストレージ・デバイス、半導体ストレージ・デバイス、またはこれらの任意の適合する組合せであってよいが、これらには限定されない。コンピュータ可読記憶媒体のより具体的な例の非網羅的なリストには以下のものも含まれ得る。すなわち、可搬コンピュータ・ディスケット、ハードディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、可搬コンパクト・ディスク読み取り専用メモリ（ＣＤ−ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、メモリ・スティック、フロッピィ・ディスク、パンチカードまたは命令が記録された溝内の隆起構造などの機械的に符号化されたデバイス、およびこれらの任意の適合する組合せが含まれる。本明細書で使用されるコンピュータ可読記憶媒体とは、電波またはその他の自由に伝播する電磁波、導波路またはその他の伝送媒体を伝播する電磁波（例えば光ファイバ・ケーブルを通る光パルス）、またはワイヤを介して伝送される電気信号などの、一過性の信号自体であると解釈すべきではない。
【０１２４】
本明細書に記載のコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／処理デバイスに、または、ネットワーク、例えばインターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、または無線ネットワークあるいはこれらの組合せを介して外部コンピュータまたは外部ストレージ・デバイスにダウンロードすることができる。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、交換機、ゲートウェイ・コンピュータ、またはエッジ・サーバあるいはこれらの組合せを含み得る。各コンピューティング／処理デバイスにおけるネットワーク・アダプタ・カードまたはネットワーク・インターフェースが、ネットワークからコンピュータ可読プログラム命令を受信し、それらのコンピュータ可読プログラム命令を、それぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体への記憶のために転送する。本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、インストラクション・セット・アーキテクチャ（ＩＳＡ）命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路のための構成データまたは、Ｓｍａｌｌｔａｌｋ、Ｃ＋＋などのオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語、または同様のプログラム言語などの手続き型プログラミング言語を含む、１つまたは複数のプログラミング言語の任意の組合せで書かれたソース・コードまたはオブジェクト・コードとすることができる。コンピュータ可読プログラム命令は、スタンドアロン・ソフトウェア・パッケージとして全体がユーザのコンピュータ上でまたは一部がユーザのコンピュータ上で、または一部がユーザのコンピュータ上で一部がリモート・コンピュータ上で、または全体がリモート・コンピュータまたはサーバ上で実行されてもよい。後者の場合、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）またはワイド・エリア・ネットワーク（ＷＡＮ）を含む、任意の種類のネットワークを介してユーザのコンピュータに接続することができ、または接続は（例えば、インターネット・サービス・プロバイダを使用してインターネットを介して）外部コンピュータに対して行うことができる。実施形態によっては、本発明の態様を実行するために、例えばプログラマブル・ロジック回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラマブル・ロジック・アレイ（ＰＬＡ）を含む電子回路が、コンピュータ可読プログラム命令の状態情報を使用して電子回路をパーソナライズすることにより、コンピュータ可読プログラム命令を実行することができる。
【０１２５】
本明細書では本発明の態様について、本発明の実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品を示すフローチャート図またはブロック図あるいはその両方を参照しながら説明している。フローチャート図またはブロック図あるいはその両方の図の各ブロック、および、フローチャート図またはブロック図あるいはその両方の図のブロックの組合せは、コンピュータ可読プログラム命令によって実装可能であることはわかるであろう。これらのコンピュータ可読プログラム命令は、コンピュータまたはその他のプログラマブル・データ処理装置のプロセッサにより実行される命令が、フローチャートまたはブロック図あるいはその両方のブロックで規定されている機能／動作を実装する手段を形成するようなマシンを実現するように、汎用コンピュータ、専用コンピュータ、またはその他のプログラマブル・データ処理装置のプロセッサに供給することができる。これらのコンピュータ可読プログラム命令は、命令が記憶されたコンピュータ可読記憶媒体が、フローチャートまたはブロック図あるいはその両方のブロックで規定されている機能／動作の態様を実装する命令を含む製造品を含むように、コンピュータ、プログラマブル・データ処理装置、またはその他の装置あるいはこれらの組合せに対して特定の方式で機能するように指示することができるコンピュータ可読記憶媒体に記憶することもできる。コンピュータ可読プログラム命令は、コンピュータ、その他のプログラマブル装置またはその他のデバイス上で実行される命令がフローチャートまたはブロック図あるいはその両方のブロックで規定されている機能／動作を実装するように、コンピュータ、その他のプログラマブル装置、またはその他のデバイス上で一連の動作が実行されてコンピュータ実装プロセスを実現するようにするために、コンピュータ、その他のプログラマブル・データ処理装置、またはその他のデバイスにロードすることもできる。
【０１２６】
図面中のフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法およびコンピュータ・プログラム製品の可能な実装形態のアーキテクチャ、機能および動作を示す。なお、フローチャートまたはブロック図の各ブロックは、規定されている論理機能を実装するための１つまたは複数の実行可能命令を含む、命令のモジュール、セグメント、または部分を表し得る。別の一部の実装形態では、ブロックに記載されている機能は、図に記載されている順序とは異なる順序で行われてもよい。例えば、連続して示されている２つのブロックは、関与する機能に応じて、実際には実質的に並行して実行されてよく、またはそれらのブロックは場合によっては逆の順序で実行されてもよい。また、ブロック図またはフローチャート図あるいはその両方の図の各ブロック、およびブロック図またはフローチャート図あるいはその両方の図のブロックの組合せは、規定されている機能または動作を実行する専用ハードウェア・ベースのシステムによって実装可能であるか、または専用ハードウェアとコンピュータ命令との組合せとして機能するかまたは実施することができることに留意されたい。
【０１２７】
本主題について、コンピュータまたは複数のコンピュータ上で稼働するコンピュータ・プログラム製品のコンピュータ実行可能命令の一般的文脈で上述したが、当業者は、本開示は他のプログラム・モジュールと組み合わせて実装することもできることがわかるであろう。
【０１２８】
一般に、プログラム・モジュールは、特定のタスクを実行するか、または特定の抽象データ・タイプを実装するかあるいはその両方である、ルーチン、プログラム、コンポーネント、データ構造などを含む。また、当業者は、本発明のコンピュータ実装方法が、シングル・プロセッサまたはマルチプロセッサ・コンピュータ・システム、ミニコンピューティング・デバイス、メインフレーム・コンピュータなどの他のコンピュータ・システム構成、およびコンピュータ、ハンドヘルド・コンピューティング・デバイス（例えばＰＤＡ、電話）、マイクロプロセッサ・ベースまたはプログラマブル消費者向け電子機器または産業用電子機器などでも実践可能であることがわかるであろう。例示の態様は、通信ネットワークによって連結されたリモート処理デバイスによってタスクが実行される分散コンピューティング環境でも実践可能である。ただし、本開示の全部の態様ではないが一部の態様は、スタンドアロン・コンピュータ上で実践可能である。分散コンピューティング環境では、プログラム・モジュールは、ローカル・メモリ・ストレージ・デバイスとリモート・ストレージ・デバイスの両方に配置可能である。
【０１２９】
本出願で使用する「コンポーネント」、「システム」、「プラットフォーム」、「インターフェース」などの用語は、コンピュータ関連実体、または１つまたは複数の特定の機能を備えた実働マシンに関連する実体を指すか、または含むか、あるいはその両方であり得る。本明細書で開示されている実体は、ハードウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア、または実行時のソフトウェアとすることができる。例えば、コンポーネントは、プロセッサ上で実行されるプロセス、プロセッサ、オブジェクト、実行可能ファイル、実行のスレッド、プログラム、またはコンピュータ、あるいはこれらの組み合わせであり得るが、これらには限定されない。例として、サーバ上で実行されるアプリケーションとそのサーバの両方がコンポーネントであり得る。１つまたは複数のコンポーネントがプロセスまたは実行のスレッドあるいはその両方内に存在可能であり、コンポーネントは１つのコンピュータ上に局所的に存在するか、または２つ以上のコンピュータに分散されるか、あるいはその両方であってよい。別の実施例では、それぞれのコンポーネントが、様々なデータ構造が記憶された様々なコンピュータ可読媒体から実行され得る。コンポーネントは、１つまたは複数のデータ・パケット（例えば、ローカル・システム内、分散システム内、または他のシステムを有するインターネットなどのネットワークあるいはこれらの組合せにわたり、別のコンポーネントと信号を介して対話する１つのコンポーネントからのデータ）を有する信号に従うなどして、ローカル・プロセスまたはリモート・プロセスあるいはその両方を介して通信することができる。別の例として、コンポーネントは、プロセッサによって実行されるソフトウェア・アプリケーションまたはファームウェア・アプリケーションによって動作させられる、電気回路または電子回路によって動作させられる機械的部品によって提供される特定の機能を備えた装置とすることができる。そのような場合、プロセッサは、装置の内部または外部のプロセッサとすることができ、ソフトウェア・アプリケーションまたはファームウェア・アプリケーションの少なくとも一部を実行することができる。さらに別の例としては、コンポーネントは、機械的部品のない電子コンポーネントによって特定の機能を提供する装置とすることができ、電子コンポーネントは、電子コンポーネントの機能を少なくとも部分的に与えるソフトウェアまたはファームウェアを実行するプロセッサまたはその他の手段を含み得る。一態様では、コンポーネントは、例えばクラウド・コンピューティング・システム内の仮想マシンを介して電子コンポーネントをエミュレートすることができる。
【０１３０】
また、「または（or）」という用語は、排他的「または（or）」ではなく包含的「または（or）」を意味することが意図されている。すなわち、別に明記されているか文脈から明らかでない限り、「ＸがＡまたはＢを採用する」は、自然な包含的置換のいずれかを意味することが意図されている。すなわち、ＸがＡを採用するか、ＸがＢを採用するか、またはＸがＡとＢの両方を採用する場合、上記事例のいずれかの下で「ＸがＡまたはＢを採用する」が満たされる。また、別に明記されているか文脈から単数形であることが指示されていることが明らかでない限り、本明細書および添付図面で使用されている冠詞「ａ」および「ａｎ」は広く「１つまたは複数」を意味するものと解釈されるべきである。本明細書で使用されている「例」または「例示の」あるいはその両方の用語は、例、事例または例示となることを意味するために使用されている。疑義を避けるために、本明細書で開示されている主題はそのような例によって限定されない。さらに、本明細書で「例」または「例示の」あるいはその両方として記載されているいずれの態様または設計も、必ずしも他の態様または設計より好ましいかまたは有利であるものと解釈されるべきではなく、当業者に知られている同等の例示の構造および技術を排除することを意味していない。
【０１３１】
本明細書で採用されている「プロセッサ」という用語は、シングルコア・プロセッサ、ソフトウェア・マルチスレッド実行機能を備えたシングル・プロセッサ、マルチコア・プロセッサ、ソフトウェア・マルチスレッド実行機能を備えたマルチコア・プロセッサ、ハードウェア・マルチスレッド技術を備えたマルチコア・プロセッサ、パラレル・プラットフォーム、および分散共用メモリを備えたパラレル・プラットフォームを含むがこれらには限定されない、実質的にあらゆるコンピューティング処理ユニットまたはデバイスを指し得る。また、プロセッサは、本明細書に記載の機能を実行するように設計された、集積回路、特定用途向け集積回路（application specific integrated circuit（ＡＳＩＣ））、デジタル・シグナル・プロセッサ（digital signal processor（ＤＳＰ））、フィールド・プログラマブル・ゲート・アレイ（field programable gate array（ＦＰＧＡ））、プログラマブル・ロジック・コントローラ（programable logic controller（ＰＬＣ））、コンプレックス・プログラマブル・ロジック・デバイス（complex programmable logic device（ＣＰＬＤ））、ディスクリート・ゲートまたはトランジスタ・ロジック、ディスクリート・ハードウェア・コンポーネント、またはこれらの任意の組合せを指し得る。また、プロセッサは、ユーザ機器の空間利用を最適化するため、またはパフォーマンスを向上させるために、分子および量子ドット・ベースのトランジスタ、スイッチ、およびゲートなどであるがこれらには限定されないナノスケール・アーキテクチャを利用することができる。プロセッサは、コンピューティング処理ユニットの組合せとして実装することもできる。本開示では、「ストア」、「ストレージ」、「データ・ストア」、「データ・ストレージ」、「データベース」、およびコンポーネントの動作および機能に関連する実質的にあらゆるその他の情報記憶コンポーネントなどの用語を使用して、「メモリ・コンポーネント」、「メモリ」において具現化される実体、またはメモリを含むコンポーネントを指す。本明細書に記載のメモリまたはメモリ・コンポーネントあるいはその両方は、揮発性メモリまたは不揮発性メモリとすることができ、または揮発性と不揮発性の両方のメモリを含み得る。例として、限定的ではなく、不揮発性メモリは、読み取り専用メモリ（ＲＯＭ）、プログラマブルＲＯＭ（programable ROM（ＰＲＯＭ））、電気的プログラマブルＲＯＭ（electrically programable ROM（ＥＰＲＯＭ））、電気的消去可能ＲＯＭ（electrically erasable ROM（ＥＥＰＲＯＭ））、フラッシュ・メモリ、不揮発性ランダム・アクセス・メモリ（ＲＡＭ）（例えば強誘電ＲＡＭ（ＦｅＲＡＭ））を含み得る。揮発性メモリは、例えば外部キャッシュ・メモリとして機能することができるＲＡＭを含み得る。例として、限定的ではなく、ＲＡＭは、同期ＲＡＭ（synchronous RAM（ＳＲＡＭ））、ダイナミックＲＡＭ（dynamic RAM（ＤＲＡＭ））、同期ＤＲＡＭ（synchronous DRAM（ＳＤＲＡＭ））、ダブル・データ・レートＳＤＲＡＭ（double data rate SDRAM（ＤＤＲ  ＳＤＲＡＭ））、エンハンストＳＤＲＡＭ（enhanced SDRAM（ＥＳＤＲＡＭ））、シンクリンクＤＲＡＭ（Synchlink DRAM（ＳＬＤＲＡＭ））、ダイレクトＲａｍｂｕｓ  ＲＡＭ（ＤＲＲＡＭ）、ダイレクトＲａ��ｂｕｓダイナミックＲＡＭ（ＤＲＤＲＡＭ）、およびＲａｍｂｕｓダイナミックＲＡＭ（ＲＤＲＡＭ）などの多くの形態で入手可能である。また、本明細書のシステムまたはコンピュータ実装方法の開示のメモリ・コンポーネントは、上記および任意のその他の適合する種類のメモリを含むことを意図しているが、これらを含むことには限定されない。
【０１３２】
上記で説明した内容は、システムおよびコンピュータ実装方法の単なる例を含む。当然ながら、本開示を説明するために、コンポーネントまたはコンピュータ実装方法の考えられるあらゆる組合せを記載することは不可能であるが、当業者には、本開示の多くの他の組合せおよび置換が可能であることがわかる。また、発明を実施するための形態、特許請求の範囲、付属書および添付図面において「含んでいる（include）」、「有している（has）」、「保有している（possesses）」などの用語が使用されている限りにおいて、そのような用語は、「含む（comprising）」が請求項における移行語として採用されている場合に解釈されるように、「含む（comprising）」という用語と同様に包含的であることが意図されている。
【０１３３】
様々な実施形態の説明は例示のために示したものであり、網羅的であること、または開示されている実施形態に限定されることは意図されていない。記載されている実施形態の範囲から逸脱することなく、当業者には多くの修正および変形が明らかであろう。本明細書で使用されている用語は、本実施形態の原理、実際の適用、または市場に見られる技術に優る技術的改良を最もよく説明するため、または当業者が本明細書で開示されている実施形態を理解することができるようにするために選択されている。
【図１】
2021531535.tif 000089
【図２】
2021531535.tif 000090
【図３】
2021531535.tif 000091
【図４】
2021531535.tif 000092
【図５】
2021531535.tif 000093
【図６】
2021531535.tif 000094
【図７】
2021531535.tif 000095
【図８】
2021531535.tif 000096
【図９ａ】
2021531535.tif 000097
【図９ｂ】
2021531535.tif 000098
【図１０ａ】
2021531535.tif 000099
【図１０ｂ】
2021531535.tif 000100
【図１１】
2021531535.tif 000101
【図１２ａ】
2021531535.tif 000102
【図１２ｂ】
2021531535.tif 000103
【図１３ａ】
2021531535.tif 000104
【図１３ｂ】
2021531535.tif 000105
【図１４】
2021531535.tif 000106
【図１５】
2021531535.tif 000107
【図１６ａ】
2021531535.tif 000108
【図１６ｂ】
2021531535.tif 000109
【図１７】
2021531535.tif 000110
【図１８】
2021531535.tif 000111
【図１９】
2021531535.tif 000112
【手続補正書】
【提出日】令和3年5月10日(2021.5.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
量子回路を動作させるためのシステムであって、
量子ゲートを使用する選択された数の量子ビットによって表される量子状態に１つまたは複数の確率変数をマッピングすることによって第１の量子サブ回路を設けるために前記１つまたは複数の確率変数の不確定性をモデリングするための不確定性モデリング・コンポーネントと、
第１のアンシラ量子ビットと、１つまたは複数の他の量子ビットによって制御されるＹ回転とを含む第２の量子サブ回路にリスク尺度をエンコードするリスク尺度エンコード・コンポーネントと、
前記リスク尺度に対応する確率値を抽出するために前記第１の量子サブ回路と前記第２の量子サブ回路とに基づいて振幅推定を行う振幅推定コンポーネントであって、前記確率値が前記アンシラ量子ビットにおいて１状態を測定する確率を表す、前記振幅推定コンポーネントとを含むシステム。
【請求項２】
前記リスク尺度エンコード・コンポーネントが、前記リスク尺度を期待値として求めるために多項式に対応する回転角を有する多制御量子ビット回転を使用して前記第２の量子ビットサブ回路を近似するために動作可能な、請求項１に記載のシステム。
【請求項３】
前記リスク尺度エンコード・コンポーネントが、前記リスク尺度を分散値として求めるために多項式に対応する回転角を有する多制御量子ビット回転を使用して前記第２の量子サブ回路を近似するために動作可能な、請求項１に記載のシステム。
【請求項４】
前記リスク尺度エンコード・コンポーネントが、バリュー・アット・リスク量を求めるように前記リスク尺度をエンコードするために動作可能な、請求項１ないし３のいずれかに記載のシステム。
【請求項５】
前記リスク尺度エンコード・コンポーネントが、多項式に対応する回転角を有する多制御量子ビット回転を使用して前記第２の量子サブ回路を近似するために動作可能な、請求項４に記載のシステム。
【請求項６】
前記リスク尺度エンコード・コンポーネントが、条件付きバリュー・アット・リスク量を求めるように前記リスク尺度をエンコードするために動作可能な、請求項１ないし５のいずれかに記載のシステム。
【請求項７】
前記リスク尺度エンコード・コンポーネントが、多項式に対応する回転角を有する多制御量子ビット回転を使用して前記第２の量子サブ回路を近似するために動作可能な、請求項６に記載のシステム。
【請求項８】
多項式関数を求めることによって前記第２の量子サブ回路を構築するためと、前記多項式関数を量子サブ回路Ｙ回転成分にマッピングするために動作可能な量子サブ回路構築コンポーネントをさらに含む、請求項３ないし７のいずれかに記載のシステム。
【請求項９】
量子回路を動作させるコンピュータ実装方法であって、
プロセッサに動作可能に結合されたデバイスによって、量子ゲートを使用する選択された数の量子ビットによって表される量子状態に１つまたは複数の確率変数をマッピングすることによって第１の量子サブ回路を設けるために前記１つまたは複数の確率変数の不確定性をモデリングすることと、
前記デバイスによって、第１のアンシラ量子ビットと、１つまたは複数の他の量子ビットによって制御されるＹ回転とを含む第２の量子サブ回路にリスク尺度をエンコードすることと、
前記デバイスによって、前記リスク尺度に対応する確率値を抽出するために前記第１のサブ回路と前記第２のサブ回路とに基づいて振幅推定を行うことであって、前記確率値が前記アンシラ量子ビットにおいて１状態を測定する確率を表す、前記振幅推定を行うこととを含むコンピュータ実装方法。
【請求項１０】
前記確率値に基づいて期待値または分散値を計算することをさらに含む、請求項９に記載のコンピュータ実装方法。
【請求項１１】
前記リスク尺度が確率レベルのバリュー・アット・リスク量を含み、前記コンピュータ実装方法は、振幅推定により得られる前記確率値が所与の閾値を上回る最小レベルを得るために二分探索を行うことをさらに含み、前記バリュー・アット・リスク量が前記最小レベルに対応する、請求項９または１０に記載のコンピュータ実装方法。
【請求項１２】
前記アンシラ量子ビットが、第１のアンシラ量子ビットを含み、前記リスク尺度が条件付きバリュー・アット・リスク量を含み、前記コンピュータ実装方法は、前記第２の量子サブ回路に第２のアンシラ量子ビットを加えることによって前記条件付きバリュー・アット・リスク量を推定することと、前記他の量子ビットと前記第２のアンシラ量子ビットとに作用する演算子を制御することとをさらに含む、請求項１１に記載のコンピュータ実装方法。
【請求項１３】
多項式関数に対応する回転角を有する多制御量子ビット回転によって前記多項式関数を求めることと、前記多項式関数を前記第２の量子サブ回路にマッピングすることとをさらに含む、請求項９ないし１２のいずれかに記載のコンピュータ実装方法。
【請求項１４】
前記第２の量子サブ回路を構築することが、所望の収束速度に基づいて前記多項式関数の次数を決定することを含む、請求項１３に記載のコンピュータ実装方法。
【請求項１５】
前記第２の量子サブ回路を構築することが、所望の回路深度に基づいて前記多項式関数の次数を決定することを含む、請求項１３に記載のコンピュータ実装方法。
【請求項１６】
量子回路を動作させるコンピュータ実装方法であって、
プロセッサに動作可能に結合されたデバイスによって、量子ゲートを使用する選択された数の量子ビットによって表される量子状態に１つまたは複数の確率変数をマッピングすることによって、前記１つまたは複数の確率変数の不確定性をモデリングする第１の量子サブ回路を設けることと、
前記デバイスによって、量子ゲートと第１のアンシラ量子ビットとを含む第２の量子サブ回路を構築することであって、多項式関数に対応する回転角を有する多制御量子ビット回転によって前記多項式関数を求めることと、前記多項式関数を前記第２の量子サブ回路のＹ回転成分にマッピングすることとを含む、前記第２の量子サブ回路を構築することと、
前記デバイスによってリスク尺度量を推定することであって、前記第２の量子サブ回路の前記ゲートにＹ回転を適用することと、前記第１のアンシラ量子ビットにおいて１状態を測定する推定確率値を求めることと、前記推定確率値に基づいて前記リスク尺度を求めることとを含む、前記リスク尺度量を推定することとを含むコンピュータ実装方法。
【請求項１７】
前記推定確率値に基づいて前記リスク尺度量を推定することが、振幅推定により得られる前記確率値が所与の閾値を上回る最小レベルを得るために二分探索を行うことをさらに含み、バリュー・アット・リスク量が前記最小レベルに対応する、請求項１６に記載のコンピュータ実装方法。
【請求項１８】
前記量子サブ回路を構築することが、前記第２の量子サブ回路に第２のアンシラ量子ビットを加えることをさらに含み、前記リスク尺度量を推定することが、前記第１のアンシラ量子ビットによって、前記他の量子ビットと前記第２のアンシラ量子ビットとに作用する演算子を制御することをさらに含む、請求項１６または１７に記載のコンピュータ実装方法。
【請求項１９】
コンピュータ・プログラムであって、請求項９ないし１８のいずれか１項に記載の方法の各ステップをコンピュータに実行させるための、コンピュータ・プログラム。
【請求項２０】
請求項１９に記載のコンピュータ・プログラムを記録した、コンピュータ可読媒体。
【国際調査報告】
2021531535.tif 000113
2021531535.tif 000114
2021531535.tif 000115