(57)【要約】  本発明は、電子パッケージ及び端末を開示し、電子パッケージは、回路素子、接続プレート、接続半田、及びアンダーフィル層を含み、前記回路素子は、半田ボール疎領域、半田ボール密領域、及びエッジ領域を有し、前記半田ボール疎領域は前記回路素子の中央領域内に配置され、前記半田ボール密領域は前記半田ボール疎領域を囲んで前記半田ボール疎領域の外周に配置され、前記エッジ領域は前記半田ボール密領域を囲んで前記回路素子の外周に配置され、前記接続半田は、前記回路素子及び前記接続プレートの間に接続され、前記アンダーフィル層は、ディスペンス領域及び非ディスペンス領域を含み、前記非ディスペンス領域は前記半田ボール疎領域の全体を含む。本発明の複数の実施形態における技術的な解決手段を使用することにより、半田ボール疎領域内の半田ボールの温度変動信頼性及び機械的信頼性の両方が保証されることができる。
2021508939.tif 000002
【特許請求の範囲】
【請求項１】
回路素子、接続プレート、接続半田、及びアンダーフィル層を備え、
前記回路素子は、半田ボール疎領域、半田ボール密領域、及びエッジ領域を有し、前記半田ボール疎領域は前記回路素子の中央領域内に配置され、前記半田ボール密領域は前記半田ボール疎領域を囲んで前記半田ボール疎領域の外周に配置され、前記エッジ領域は前記半田ボール密領域を囲んで前記回路素子の外周に配置され、
前記接続半田は、前記回路素子及び前記接続プレートの間に接続され、
前記アンダーフィル層は、ディスペンス領域及び非ディスペンス領域を含み、前記非ディスペンス領域は前記半田ボール疎領域の全体を含む、
電子パッケージ。
【請求項２】
前記ディスペンス領域は、前記エッジ領域の全体及び前記半田ボール密領域の全体を含み、
前記ディスペンス領域は、前記エッジ領域の全体及び前記半田ボール密領域の一部を含み、前記半田ボール密領域の前記一部は、半田ボールの複数の最外周円が前記回路素子上に配置される領域を含む、
請求項１に記載の電子パッケージ。
【請求項３】
前記非ディスペンス領域は、円形領域であり、前記円形領域のエッジは、複数列の半田ボールによって前記回路素子のエッジから分離される、請求項１又は２に記載の電子パッケージ。
【請求項４】
前記非ディスペンス領域は、多角形である、請求項１又は２に記載の電子パッケージ。
【請求項５】
前記回路素子は、中央処理装置ＣＰＵコアである、請求項１から４のいずれか一項に記載の電子パッケージ。
【請求項６】
前記接続プレートは、プリント回路板ＰＣＢ、パッケージ基板、又はＣＰＵコアである、請求項１から５のいずれか一項に記載の電子パッケージ。
【請求項７】
前記接続プレート上であり、前記ディスペンス領域及び前記非ディスペンス領域の間の境界に対応する場所にシルクスクリーンが配置される、請求項１から６のいずれか一項に記載の電子パッケージ。
【請求項８】
前記接続プレート上であり、前記ディスペンス領域及び前記非ディスペンス領域の間の前記境界に対応する前記場所に溝が配置される、請求項１から７のいずれか一項に記載の電子パッケージ。
【請求項９】
前記アンダーフィル層の前記ディスペンス領域は、ノーフロー接着剤で充填される、請求項１から８のいずれか一項に記載の電子パッケージ。
【請求項１０】
前記アンダーフィル層の前記ディスペンス領域は、半田ペースト印刷の前にディスペンスが実行される領域である、請求項１から９のいずれか一項に記載の電子パッケージ。
【請求項１１】
前記接続プレートの表面は、予め形成されたアンダーフィラーでカバーされ、前記予め形成されたアンダーフィラーは前記ディスペンス領域と一致する、請求項１から１０のいずれか一項に記載の電子パッケージ。
【請求項１２】
請求項１から１１のいずれか一項に記載の電子パッケージを備える端末。
【請求項１３】
電子パッケージを処理するための方法であって、回路素子は、半田ボール疎領域、半田ボール密領域、及びエッジ領域を有し、前記半田ボール疎領域は前記回路素子の中央領域内に配置され、前記半田ボール密領域は前記半田ボール疎領域を囲んで前記半田ボール疎領域の外周に配置され、前記エッジ領域は前記半田ボール密領域を囲んで前記回路素子の外周に配置され、前記方法は、
前記接続プレートの予め設定された領域の外周の周りにブロッキング構造を配置する段階であり、前記予め設定された領域の前記回路素子上のへの投影が前記半田ボール疎領域の全体をカバーする、段階と、
接続半田を使用することにより、前記接続プレート及び前記回路素子を接続する段階と、
前記接続プレート及び前記回路素子の間の外周に接着剤をディスペンスする段階と、
を備える方法。
【請求項１４】
前記ブロッキング構造は、シルクスクリーン、溝、又は前記シルクスクリーン及びノーフロー接着剤の組み合わせを含む、請求項１３に記載の方法。
【請求項１５】
前記予め設定された領域は、リング、正方形、又は多角形である、請求項１３又は１４に記載の方法。
【請求項１６】
電子パッケージを処理するための方法であって、回路素子は、半田ボール疎領域、半田ボール密領域、及びエッジ領域を有し、前記半田ボール疎領域は前記回路素子の中央領域内に配置され、前記半田ボール密領域は前記半田ボール疎領域を囲んで前記半田ボール疎領域の外周に配置され、前記エッジ領域は前記半田ボール密領域を囲んで前記回路素子の外周に配置され、前記方法は、
接続プレートの予め設定された領域の外周の周りにプリディスペンス領域を配置する段階であり、前記予め設定された領域の前記回路素子上の投影が前記半田ボール疎領域の全体をカバーする、段階と、
接続半田を使用することにより、前記接続プレート及び前記回路素子を接続する段階と、
を備える方法。
【請求項１７】
前記プリディスペンス領域は、接着剤がプリディスペンスされる又はアンダーフィラーである領域を含む、請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子及び情報技術の分野に関し、特に、電子パッケージ、端末、及び電子パッケージの処理方法に関する。
【背景技術】
【０００２】
携帯電話、スマートウォッチ、及びタブレットコンピュータのような携帯型電子製品の中核要素として、アプリケーションプロセッサ（Ａｐｐｌｉｃａｔｉｏｎ  Ｐｒｏｃｅｓｓｏｒ、ＡＰ）は高い熱生成及び大きなサイズのような特徴を有する。
【０００３】
また、ＡＰ内の半田ボールの落下信頼度を保証するため、温度変動（温度衝撃及び温度サイクリングを含む）の信頼度が比較的低い低銀ＬＦ３５（Ｓｎ／Ａｇ１．２／Ｃｕ０．５／Ｎｉ０．０５）はんだが、半田ボール材料として通常使用され、再加工可能な高（ｈｉｇｈ）熱膨張係数（Ｃｏｅｆｆｉｃｉｅｎｔ  ｏｆ  Ｔｈｅｒｍａｌ  Ｅｘｐａｎｓｉｏｎ，ＣＴＥ）アンダーフィル（ｕｎｄｅｒｆｉｌｌ）がＡＰとプリント回路板（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ，ＰＣＢ）との間に充填される。この充填処理は、ディスペンスプロセスと称される。しかしながら、高ＣＴＥアンダーフィルの充填は、ＡＰの温度変動故障のリスクを増大し、半田ボールの温度変動信頼性を低減する。比較的高温のため、半田ボール上のはんだは熱膨張し、半田ボールの周りの高ＣＴＥアンダーフィルも熱膨張する。膨張により２つが互いに圧迫され、その結果、半田ボールは変形さらには破損する。その結果、半田ボールが故障、すなわち、温度変動故障が発生し、半田ボールの温度変動信頼性が低下する。特に、疎な半田ボールのＡＰ要素の中央位置において、高ＣＴＥアンダーフィルの比率がより高い。従って、高ＣＴＥアンダーフィルは、半田ボールにより大きな温度変動力を及ぼし、その結果、ＡＰ要素の中央領域内の半田ボールが故障する。図１内の白部分は、ＡＰの中央領域内で故障した半田ボールを示す。図１は、半田ボールが破損したことを示す。
【０００４】
先行技術において、比較的高い落下信頼度の要件を有する製品に対して、高ＣＴＥアンダーフィルは、通常、ＡＰ及びＰＣＢの間の間隙間に１００％充填される。しかしながら、高ＣＴＥアンダーフィルは、ＡＰの温度変動故障のリスクを増大する、すなわち、半田ボールの温度変動信頼性、特に、疎な半田ボールの要素の中央位置での温度変動信頼性を低減する。
【発明の概要】
【０００５】
本発明は、電子パッケージ、端末、及び電子パッケージを処理するための方法を提供し、それにより、半田ボール疎領域内の半田ボールの温度変動信頼性及び機械的信頼性の両方が保証されることができる。
【０００６】
第１の態様によると、本発明は、回路素子、接続プレート、接続半田、及びアンダーフィル層を含む電子パッケージを提供する。
【０００７】
前記回路素子は、半田ボール疎領域、半田ボール密領域、及びエッジ領域を有し、前記半田ボール疎領域は前記回路素子の中央領域内に配置され、前記半田ボール密領域は前記半田ボール疎領域を囲んで前記半田ボール疎領域の外周に配置され、前記エッジ領域は前記半田ボール密領域を囲んで前記回路素子の外周に配置され、前記接続半田は、前記回路素子及び前記接続プレートの間に接続され、前記アンダーフィル層は、ディスペンス領域及び非ディスペンス領域を含み、前記非ディスペンス領域は前記半田ボール疎領域の全体を含む。
【０００８】
本発明では、アンダーフィル層は、ディスペンス領域及び非ディスペンス領域を含み、ディスペンス領域は、電子パッケージの比較的高い機械的信頼性を保証するようエッジ領域の少なくとも一部を含み、それにより、電子パッケージは、機械的信頼性の要件を満たすことができる。また、非ディスペンス領域は、少なくとも半田ボール疎領域の全体を含む、すなわち、半田ボール疎領域ではディスペンスが実行されず、それにより電子パッケージの温度変動信頼性が改善されることができる。このように、比較的高い機械的信頼性が保証される場合に、本発明における電子パッケージは、温度変動信頼性を改善することができる。
【０００９】
任意選択の実装例では、前記ディスペンス領域は、前記エッジ領域の全体及び前記半田ボール密領域の全体を含み、又は前記ディスペンス領域は、前記エッジ領域の全体及び前記半田ボール密領域の一部を含み、前記半田ボール密領域の前記一部は、半田ボールの複数の最外周円が前記回路素子上に配置される領域を含む。
【００１０】
任意選択の実装例では、前記非ディスペンス領域は、円形領域であり、前記円形領域のエッジ及び前記回路素子のエッジは、複数列の半田ボールにより分離される。
【００１１】
ディスペンスの最中、ディスペンス材料の流動性が、通常、ディスペンス範囲を制御するために使用される。従って、ディスペンスの最中、ディスペンス材料は、実際の充填範囲からのずれを引き起こし得る。この実装では、前記半田ボール密領域の前記一部は、半田ボールの複数の最外周円が前記回路素子上に配置される領域を含む。このように、ずれを考慮する場合、ディスペンス領域は、少なくとも、最外周半田ボールが回路素子２０１に配置される領域をカバーし、それによりディスペンス領域が最小の場合に機械的信頼性が低下しないことを保証してよく、ディスペンス領域が最大の場合に、ディスペンス領域は半田ボール疎領域を含まない、すなわち、半田ボールの温度変動信頼性が可能な限り改善される。
【００１２】
任意選択の実装例では、非ディスペンス領域は多角形である。
【００１３】
任意選択の実装例では、回路素子は中央処理装置ＣＰＵコアである。
【００１４】
任意選択の実装例では、接続プレートは、プリント回路板ＰＣＢ、パッケージ基板、又はＣＰＵコアである。
【００１５】
任意選択の実装例では、前記接続プレート上であり、前記ディスペンス領域及び前記非ディスペンス領域の間の境界に対応する場所にシルクスクリーンが配置される。
【００１６】
任意選択の実装例では、前記接続プレート上であり、前記ディスペンス領域及び前記非ディスペンス領域の間の境界に対応する場所に溝が配置される。
【００１７】
任意選択の実装例では、ノーフロー接着剤は、アンダーフィル層のディスペンス領域に充填される。
【００１８】
任意選択の実装例では、回路素子のアンダーフィル層のディスペンス領域は、半田ペースト印刷の前にディスペンスが実行される領域である。
【００１９】
任意選択の実装例では、前記接続プレートの表面は、予め形成されたアンダーフィラーでカバーされ、前記予め形成されたアンダーフィラーは前記ディスペンス領域と一致する。
【００２０】
第２の態様によると、本発明は、上記の電子パッケージのいずれか１つを含む端末を提供する。
【００２１】
更に、本発明は、さらに、電子パッケージを処理するための２つの方法を提供する。
【００２２】
本発明にかかる方法を使用することにより、非ディスペンス領域の精密制御が保証され、電子パッケージの機械的信頼性及び温度変動信頼性が改善される。
【図面の簡単な説明】
【００２３】
【図１】ＡＰの中央領域内の故障した半田ボールの概略図である。
【００２４】
【図２】本発明の実施形態にかかる電子パッケージの概略構造図である。
【００２５】
【図３】本発明の実施形態にかかる電子パッケージのディスペンス領域の概略図である。
【００２６】
【図４】本発明の実施形態にかかる別の電子パッケージの概略構造図である。
【００２７】
【図５ａ】本発明の実施形態にかかる最大クリープひずみエネルギー密度の技術的効果の概略図である。
【００２８】
【図５ｂ】本発明の実施形態にかかる最大落下応力の効果比較の概略図である。
【００２９】
【図６】本発明の実施形態にかかる別の電子パッケージの概略構造図である。
【００３０】
【図７】本発明の実施形態にかかる電子パッケージのディスペンス領域の概略図である。
【発明を実施するための形態】
【００３１】
回路素子及び接続プレートが互いに接続されパッケージ化された後、回路素子及び接続プレートは電子パッケージと称される。ディスペンスは、機械的信頼性を保証するために電子パッケージ内に必要とされる。本発明の実施形態において、ディスペンス領域は、回路素子と接続プレートとの間のアンダーフィル層に配置され、非ディスペンス領域は少なくとも半田ボール疎領域を有する。このように、半田ボール疎領域内の半田ボールの温度変動信頼性が改善されることができる。また、機械的信頼性を保証するために、ディスペンス領域は、回路素子のエッジ領域の少なくとも一部を含み、それにより、半田ボールの温度変動信頼性及び機械的信頼性の両方が保証されることができる。
【００３２】
図２は、本発明の実施形態にかかる電子パッケージの概略構造図である。図２に示されるように、本発明のこの実施形態にかかる電子パッケージは、具体的には、回路素子２０１、接続プレート２０２、接続半田２０３、及びアンダーフィル層（不図示）含む。
【００３３】
回路素子は、中央演算処理装置（ｃｅｎｔｒａｌ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ，ＣＰＵ）コアであってよく、接続プレートは、ＰＣＢ、パッケージ基板、又はＣＰＵコアであってよい。半田ボールは、黒色の点として示され、接続半田２０３は、半田ボールの上部に配置される。密な半田ボールがある領域は、半田ボール密領域と称される。疎な半田ボールがある領域は、半田ボール疎領域と称され、半田ボール疎領域は、回路素子２０１の中央領域内に配置される。図２において回路素子２０１の４つのエッジが内向きに水平に延在する領域は、エッジ領域と称される。エッジ領域は、可変である、具体的には、エッジ領域は、少なくとも、回路素子２０１の４つのエッジの交点領域、すなわち、回路素子２０１の４隅が配置される領域を含む。エッジ領域は、４つのエッジの交点領域に基づくエッジに水平に延在してよい。一般的に、エッジ領域は、最大の機械的応力に抵抗する領域である。
【００３４】
半田ボール密領域は、エッジ領域と半田ボール疎領域との間に配置される領域であり、半田ボール疎領域を囲むことがわかる。
【００３５】
アンダーフィル層は、ディスペンス領域２０４１及び非ディスペンス領域２０４２を含む。ディスペンス領域２０４１は、図２における円形領域の外の領域である。ディスペンス領域２０４１は、接着剤を充填するのに使用される領域であり、接着剤は、高ＣＴＥアンダーフィルであってよく、又はノーフローアンダーフィル（ｎｏ−ｆｌｏｗ  ｕｎｄｅｒｆｉｌｌ）であってよい。ノーフローアンダーフィルは、低い流動性を有する。従って、ノーフローアンダーフィルは、ディスペンス材料として選択される。ディスペンスプロセスの最中、ディスペンス範囲は、効率的に制御されて、ノーフローアンダーフィルが、非ディスペンス領域に入るのを防止してよく、従って、ノーフローアンダーフィルが非ディスペンス領域内に存在しないことをより良好に保証することができ、それにより、半田ボールの温度変動信頼性を向上する。
【００３６】
エッジ領域内でディスペンスを実行することは、機械的信頼性を保証できることを考えると、例えば、エッジ領域内でディスペンスを実行することは落下応力を増大し得る。ディスペンス領域２０４１は、エッジ領域の少なくとも一部を含んでよく、現在のディスペンス領域はエッジ領域の全体を有してもよい。
【００３７】
非ディスペンス領域２０４２は、図２における円形領域の内の領域である。非ディスペンス領域は、接着剤で充填されない領域である。非ディスペンス領域２０４２は、少なくとも半田ボール疎領域の全体を有する。このように、接着剤は、非ディスペンス領域２０４２に充填される必要はなく、従って、非ディスペンス領域２０４２は、比較的高温下で高ＣＴＥアンダーフィルの熱膨張により影響されることがなく、それにより、半田ボールの温度変動信頼性が増強される。
【００３８】
図３は、図２に示されるディスペンス方式における電子パッケージの中間位置内の断面の概略図であり、影部分がディスペンス領域２０４１である。図３から、非ディスペンス領域２０４２は半田ボール疎領域の全体を含むことがわかる。
【００３９】
本発明の本実施形態では、回路素子のワーキング処理において、温度が、半田ボール疎領域内で比較的高く、その結果、半田ボールの温度変動信頼性が比較的低い。半田ボール疎領域の温度変動信頼性を改善するために、非ディスペンス領域２０４２は、半田ボール疎領域の全体を含んでよく、又は非ディスペンス領域２０４２は半田ボール疎領域の全体及び半田ボール密領域の一部を含んでよい。ディスペンスは、非ディスペンス領域２０４２で実行される必要はなく、接着剤の影響なく、半田ボールの温度変動信頼性が改善される。
【００４０】
例では、具体的には、ディスペンス領域２０４１は、エッジ領域の全体及び半田ボール密領域の一部を含んでよい。半田ボール密領域の一部は、半田ボールの複数の最外周円が回路素子２０１上に配置される領域を含む。言い換えれば、図２内のディスペンス領域２０４１は、半田ボールの４つの最外周円が回路素子２０１に配置される領域を含む。
【００４１】
ディスペンスの最中、ディスペンス範囲が、通常、ディスペンス材料の流動性によって制御される。従って、ディスペンスの最中、ディスペンス材料は、実際の充填範囲からのずれを引き起こし得る。一般的に、例えば、ずれ範囲は、半田ボールの列であってよい。従って、本発明の本実施形態では、ディスペンス領域２０４１は、半田ボールの４つの最外周円が回路素子２０１に配置される領域を含んでよく、ここで、回路素子２０１内の半田ボールの４つの最外周円は、それぞれ、外側から、第１円の半田ボール、第２円の半田ボール、第３円の半田ボール、及び第４円の半田ボールとしてマークされる。
【００４２】
このように、ずれが考慮される場合、ディスペンス領域は、少なくとも、半田ボールの３つの最外周円が回路素子２０１上に配置される領域をカバーしてよく、ディスペンス領域は、半田ボールの５つの最外周円が回路素子２０１上に配置される最大領域をカバーしてよく、それにより、ディスペンス領域が最小の場合に機械的信頼性は低下されず、ディスペンス領域が最大の場合に半田ボールの温度変動信頼性が改善されることができる。
【００４３】
非ディスペンス領域２０４２は、半田ボール疎領域の全体を含むだけでなく、半田ボール密領域の一部を含んでもよい。このように、ディスペンスは、半田ボール疎領域において実行される必要はなく、従って、半田ボール疎領域内の半田ボールの温度変動信頼性が改善されることができる。エッジ領域の全体及び半田ボール密領域の一部においてディスペンスを実行することは、機械的信頼性を保証する、すなわち落下応力を増大してよい。
【００４４】
例では、非ディスペンス領域２０４２は、半田ボール疎領域を含む円形領域であってよく、円形領域のエッジは、複数列の半田ボールにより回路素子２０１のエッジから分離される。
【００４５】
図２に示されるように、ディスペンス領域２０４１は、エッジ領域及び半田ボール密領域の一部を含む。非ディスペンス領域２０４２は、半田ボール疎領域を含む円形領域である。
【００４６】
円形領域のエッジは、４列の半田ボールにより、回路素子２０１のエッジから分離されてよいことに留意すべきである。
【００４７】
図４は、本発明の実施形態にかかる別の電子パッケージの概略構造図である。図４に示されるように、ディスペンス領域４０１は、エッジ領域の全体及び半田ボール密領域の一部を含み、非ディスペンス領域４０２は、半田ボール疎領域の全体を含むだけでなく、半田ボール密領域の一部も含む。ディスペンスは、半田ボール疎領域において実行される必要はなく、従って、半田ボール疎領域内の半田ボールの温度変動信頼性が改善されてよい。エッジ領域の全体及び半田ボール密領域の一部においてディスペンスを実行することは、機械的信頼性を保証する、すなわち落下応力を増大してよい。
【００４８】
本発明の本実施形態における例では、具体的には、ディスペンス領域４０１は、エッジ領域の全体及び半田ボール密領域の一部を含んでよい。半田ボール密領域の一部は、半田ボールの複数の最外周円が回路素子２０１上に配置される領域を含む。言い換えれば、図４内のディスペンス領域４０１は、半田ボールの４つの最外周円が回路素子２０１に配置される領域を含む。
【００４９】
図４に示されるディスペンス領域４０１と比較すると、図２に示されるディスペンス領域２０４１は、回路素子２０１の４隅におけるより大きいディスペンス範囲を有し、それにより、機械的信頼性が改善されることができる。
【００５０】
機械的信頼性は、最大落下応力により測定される。最大落下応力が大きいほど、機械的強度がより高いことを示す。半田ボールの温度変動信頼性は、最大クリープひずみエネルギー密度により測定される。最大クリープひずみエネルギー密度が低いほど、半田ボールの温度変動信頼性が高いことを示す。
【００５１】
本発明の本実施形態では、接続プレート２０２は、具体的にはＰＣＢであり、例として使用される。以下では、図５ａ及び図５ｂに示される効果、先行技術におけるディスペンス方式の効果の概略図を使用することにより、本発明の図２に示される実施形態におけるディスペンス方式、本発明の図４に示される実施形態におけるディスペンス方式を比較する。
【００５２】
先行技術では、ディスペンスは、回路素子２０１の全体について実行される。
【００５３】
本発明の図２に示される実施形態におけるディスペンス方式は、次のとおりである。ディスペンス領域２０４１は、エッジ領域及び半田ボール密領域の一部を含む。非ディスペンス領域２０４２は、半田ボール疎領域の全体及び半田ボール密領域の一部を含む円形領域であり、非ディスペンス領域２０４２のエッジは、４列の半田ボールにより回路素子２０１のエッジから分離される。
【００５４】
本発明の図４に示される実施形態におけるディスペンス方式は、次のとおりである。ディスペンス領域４０１は、エッジ領域及び半田ボール密領域の一部を含む。非ディスペンス領域４０２は、半田ボール疎領域の全体及び半田ボール密領域の一部を含む四辺形領域であり、非ディスペンス領域４０２のエッジは、４列の半田ボールにより回路素子２０１のエッジから分離される。
【００５５】
図５ａ及び図５ｂにおいて、Ａは先行技術におけるディスペンス方式を表し、Ｂは本発明の図４に示される実施形態におけるディスペンス方式を表し、Ｃは本発明の図２に示される実施形態におけるディスペンス方式を表す。また、図５ａ及び図５ｂにおいて、Ａ、Ｂ、及びＣはそれぞれ２つのデータを含み、２つのデータは、それぞれ、回路素子２０１側のデータ及びＰＣＢ側のデータである。詳細については、図の例を参照せよ。
【００５６】
図５ａは、回路素子２０１側及びＰＣＢ側の３つのディスペンス方式Ａ、Ｂ、及びＣに対応する最大クリープひずみエネルギー密度を示す。具体的には、図５ａに示されるように、ディスペンス方式Ａでは、回路素子２０１側の最大クリープひずみエネルギー密度は１．３１ＭＰａであり、ＰＣＢ側の最大クリープひずみエネルギー密度は１．０５ＭＰａである。ディスペンス方式Ｂでは、回路素子２０１側の最大クリープひずみエネルギー密度は０．４２ＭＰａであり、ＰＣＢ側の最大クリープひずみエネルギー密度は０．０２ＭＰａである。ディスペンス方式Ｃでは、回路素子２０１側の最大クリープひずみエネルギー密度は０．４４ＭＰａであり、ＰＣＢ側の最大クリープひずみエネルギー密度は０．１４ＭＰａである。
【００５７】
図５ｂは、回路素子２０１側及びＰＣＢ側の３つのディスペンス方式Ａ、Ｂ、及びＣに対応する最大落下応力を示す。具体的には、図５ａに示されるように、ディスペンス方式Ａでは、回路素子２０１側の最大落下応力は１７３．２ＭＰａであり、ＰＣＢ側の最大落下応力は８１．４１ＭＰａである。ディスペンス方式Ｂでは、回路素子２０１側の最大落下応力は１７９．７ＭＰａであり、ＰＣＢ側の最大落下応力は８１．２８ＭＰａである。ディスペンス方式Ｃでは、回路素子２０１側の最大落下応力は１７３．３ＭＰａであり、ＰＣＢ側の最大落下応力は８１．２９ＭＰａである。
【００５８】
図５ａに示される比較図に示されるように、本発明の図４に示される実施形態におけるディスペンス方式の最大クリープひずみエネルギー密度が、本発明の図２に示される実施形態におけるディスペンス方式の最大クリープひずみエネルギー密度より低いことがわかる。さらに、これは、本発明の図４に示される実施形態におけるディスペンス方式内の半田ボールの温度変動信頼性は、本発明の図２に示される実施形態におけるディスペンス方式内の半田ボールの温度変動信頼性より高いことを示す。従って、ディスペンス領域が大きいほど、最大クリープひずみエネルギー密度が高くなり、半田ボールの温度変動信頼性が低くなることを示すことがわかる。しかしながら、先行技術におけるディスペンス方式と比較すると、半田ボールの温度変動信頼性は、本発明の複数の実施形態におけるディスペンス方式、特に、本発明の図４に示される実施形態におけるディスペンス方式を使用することにより改善されることができる。
【００５９】
図５ｂに示される比較図に示されるように、３つのディスペンス方式Ａ、Ｂ、及びＣに対応する最大落下応力は、基本に同一である、すなわち、本発明の図４に示される実施形態におけるディスペンス方式も、本発明の図２に示される実施形態におけるディスペンス方式も、機械的信頼性を低減しない。
【００６０】
図５ａ及び図５ｂに示される比較図から、本発明の複数の実施形態におけるディスペンス方式は、半田ボールの温度変動の信頼度を改善するとともに、機械的信頼性を保証できることがわかる。
【００６１】
本発明の実施形態において、非ディスペンス領域は、半田ボール疎領域を含む多角形である。
【００６２】
図６は、本発明の実施形態にかかる別の電子パッケージの概略構造図である。図６に示されるように、ディスペンス領域６０１は、エッジ領域及び半田ボール密領域の一部を含む。非ディスペンス領域６０２は、半田ボール疎領域の全体及び半田ボール密領域の一部を含む多角形である。図６内の多角形は、具体的には正六角形であってよい。
【００６３】
この操作の目的は、高ＣＴＥアンダーフィルの高いＣＴＥの観点において、高い機械的リスクを有するデバイスの外周領域、すなわち、ディスペンス領域６０１においてのみディスペンスが実行されてよく、半田ボール疎領域ではディスペンスは実行されない。ディスペンスが実行されない半田ボール疎領域の形状は、長方形、円、多角形などであってよい。
【００６４】
以下では、特定の実施形態を参照して回路素子２０１及び接続プレート２０２を説明する。
【００６５】
本発明の別の実施形態では、回路素子２０１は、接続半田２０３を使用することにより接続プレート２０２に接続される。回路素子２０１は、高い熱生成及び大きなサイズのような特徴を有する。例では、回路素子２０１は、ＣＰＵコア（ダイ）であってよい。ダイは、ウェハから切断されたチップであり、完全な機能を有し、概して数ミリメートルのサイズである。金属線を接続するためのスコルダーパッド又は穴は、エッジに配置され、金属線は回路基板上の外部ピン又はスコルダーパッドに接続される。
【００６６】
例では、接続プレート２０２は、ＰＣＢであってよい。ＰＣＢは、重要な電子部品であり、電子パーツ及び部品のサポート本体であり、電子パーツ及び部品の電気的接続のためのキャリアである。
【００６７】
ダイは、接続半田２０３を使用することにより、ＰＣＢに接続されてよい。具体的には、半田ボール密領域及び半田ボール疎領域はダイ上に配置され、接続半田２０３は具体的には半田ボール上に配置される。
【００６８】
ダイの実行プロセスでは、半田ボール疎領域の温度は比較的高く、半田ボールの温度変動信頼性は比較的低い。ディスペンスは、本発明の本実施形態ではディスペンス領域及び非ディスペンス領域に基づいて実行されてよく、それにより、半田ボールの温度変動信頼性が改善されるとともにダイの機械的信頼性が保証される。
【００６９】
本発明の実施形態において、回路素子２０１は、ダイであってよい。接続プレート２０２は、パッケージ基板（基板）であってよい。パッケージ基板は、電気的接続、保護、サポート、放熱、及びチップへの組み付けのような機能を提供してよく、マルチピン化を実装し、パッケージ製品のサイズを低減し、電気性能及び放熱性能を改善し、超高密度又はマルチチップのモジュール化の目的を達成してよい。
【００７０】
ダイ及び基板は、接続半田２０３を使用することにより接続されてよい。具体的には、半田ボール密領域及び半田ボール疎領域はダイ上に配置され、接続半田２０３は具体的には半田ボール上に配置される。ダイの実行プロセスでは、半田ボール疎領域の温度は比較的高く、半田ボールの温度変動信頼性は比較的低い。ディスペンスは、本発明の本実施形態ではディスペンス領域及び非ディスペンス領域に基づいて実行されてよく、それにより、半田ボールの温度変動信頼性が改善されるとともにダイの機械的信頼性が保証される。
【００７１】
本発明の実施形態において、回路素子２０１は、ダイであってよく、接続プレート２０２もダイであってよい。
【００７２】
ダイは、接続半田２０３を使用することにより接続されてよい。具体的には、半田ボール密領域及び半田ボール疎領域はダイ上に配置され、接続半田２０３は具体的には半田ボール上に配置される。ダイの実行プロセスでは、半田ボール疎領域の温度は比較的高く、半田ボールの温度変動信頼性は比較的低い。ディスペンスは、本発明の本実施形態ではディスペンス領域及び非ディスペンス領域に基づいて実行されてよく、それにより、半田ボールの温度変動信頼性が改善されるとともにダイの機械的信頼性が保証される。
【００７３】
図７は、本発明の実施形態にかかる電子パッケージのディスペンス方式の概略図である。図７に示されるように、パッケージは、合計で５つの層を有し、すなわち、第１層が基板であり、第２層がメインコントロールダイであり、第３から第５層は下から上への２次ダイである。
【００７４】
第１層の基板は、半田ボール上の接続半田を使用することにより第２層のメインコントロールダイに接続される。それに応じて、第２層のメインコントロールダイは、半田ボール上の接続半田を使用することにより第３層の２次ダイに接続される。第３層の２次ダイは、半田ボール上の接続半田を使用することにより第４層の２次ダイに接続される。第４層の２次ダイは、半田ボール上の接続半田を使用することにより第５層の２次ダイに接続される。半田ボールの各層は、半田ボール疎領域及び半田ボール密領域を含み、図２に示されるアンダーフィル層は層間に含まれ、アンダーフィル層はディスペンス領域及び非ディスペンス領域を含む。
【００７５】
このように、第１層の基板は、第１層の基板と第２層のメインコントロールダイとの間の半田ボール、第２層のメインコントロールダイと第３層のサブダイとの間の半田ボール、第３層の２次ダイと第４層のサブダイとの間の半田ボール、及び第４層のサブダイと第５層のサブダイとの間の半田ボールを使用することにより、各層のダイに接続してよい。本発明の上記の複数の実施形態におけるディスペンス方式は、層間のディスペンスに使用されてよい。
【００７６】
図７は、各層が、本発明の図２に示される実施形態にかかるディスペンス方式を使用する場合の電子パッケージの中間位置内の断面の概略図であり、影部分がディスペンス領域である。図７に示されるように、第１層と第２層との間では、ディスペンス領域は１０１であり、非ディスペンス領域は１０２である。第２層と第３層との間では、ディスペンス領域は９０１であり、非ディスペンス領域は９０２である。第３層と第４層との間では、ディスペンス領域は８０１であり、非ディスペンス領域は８０２である。第４層と第５層との間では、ディスペンス領域は７０１であり、非ディスペンス領域は７０２である。
【００７７】
言い換えれば、実際のアプリケーションでは、電子パッケージは、複数の回路素子及び複数の接続プレートを含んでよい。複数の回路素子及び複数の接続プレートは積み重ねられ、回路素子及び接続プレートは半田ボールの接続半田を使用することにより接続される。本発明の複数の実施形態における技術的な解決手段は、アンダーフィル層に適用されてよい。ダイの実行プロセスでは、各層における半田ボール疎領域の温度は比較的高く、半田ボールの温度変動信頼性は比較的低い。ディスペンスは、本発明の本実施形態ではディスペンス領域及び非ディスペンス領域に基づいて実行されてよく、それにより、半田ボールの温度変動信頼性が改善されるとともに電子パッケージの全体の機械的信頼性が保証される。
【００７８】
本発明の実施形態において、端末がさらに開示される。端末は、上記の電子パッケージを含んでよい。
【００７９】
本発明は、さらに、電子パッケージを処理するための方法を提供し、回路素子は、半田ボール疎領域、半田ボール密領域、及びエッジ領域を有し、半田ボール疎領域は回路素子の中央領域内に配置され、半田ボール密領域は半田ボール疎領域を囲んで半田ボール疎領域の外周に配置され、エッジ領域は半田ボール密領域を囲んで回路素子の外周に配置される。方法は、接続プレートの予め設定された領域の外周の周りにブロッキング構造を配置する段階であり、予め設定された領域の回路素子上への投影が半田ボール疎領域の全体をカバーする、段階と、接続半田を使用することにより、接続プレート及び回路素子を接続する段階と、接続プレート及び回路素子の間の外周に接着剤をディスペンスする段階と、を含む。
【００８０】
ブロッキング構造は、接続プレートの予め設定された領域の外周の周りに配置され、その結果、接続プレートが回路素子に接続された後、ディスペンスプロセスは正確に制御されることができ、ブロッキング構造は接着剤が非ディスペンス領域に入るのを防止することができ、それにより、電子パッケージの機械的信頼性及び温度変動信頼性が向上する。
【００８１】
ブロッキング構造は、シルクスクリーン、溝、又はシルクスクリーン及びノーフロー接着剤の組み合わせを含む。
【００８２】
具体的には、接続プレートは、例えばＰＣＢである。ＰＣＢシルクスクリーンは、ディスペンス領域及び非ディスペンス領域がＰＣＢ内で接続される場所に配置されてよい。ＰＣＢは、絶縁材料及び導電配線を含む構造要素である。最終製品が製造される場合、集積回路、トランジスタ、ダイオード、受動要素（例えば、抵抗、コンデンサ、又はコネクタ）、及び他の電子部品がＰＣＢ上にインストールされる。シルクスクリーン層は、ＰＣＢの最上層であるテキスト層である。
【００８３】
本発明の本実施形態では、ＰＣＢシルクスクリーン遮断は、アンダーフィル層のディスペンスの最中に使用されてよい。ＰＣＢシルクスクリーンは、接着剤の流れを限定してよい。このように、ディスペンスは、遮断後に取得されるディスペンス領域において実行されてよく、ディスペンスは、アンダーフィル層の非ディスペンス領域において実行される必要はない。
【００８４】
任意で、溝が、接続プレートの予め設定された領域の外周の周りに配置され、それにより、溝が予め設定された領域を囲み、回路素子上の非ディスペンス領域の外周に対応する。ディスペンスは、溝内に接着剤を蓄えることにより、アンダーフィル層のディスペンス領域において実行される。
【００８５】
本発明の本実施形態では、アンダーフィル層のディスペンス領域に対応して、溝が接続プレート上に配置されてよい。ディスペンスがディスペンス領域において実行される場合、ディスペンス領域を超える接着剤は、溝に蓄えられてよく、それにより、接着剤は非ディスペンス領域に入らない。さらに、これは、非ディスペンス領域内で接着剤がないことを保証する。
【００８６】
任意で、シルクスクリーンが、まず、接続プレートの予め設定された領域の外周に配置されてよく、ノーフロー接着剤がシルクスクリーンに配置され、それにより、接着剤が非ディスペンス領域に入らないことが保証されることができる。
【００８７】
本発明の実施形態は、さらに、電子パッケージを処理するための別の方法を提供し、回路素子は、半田ボール疎領域、半田ボール密領域、及びエッジ領域を有し、半田ボール疎領域は回路素子の中央領域内に配置され、半田ボール密領域は半田ボール疎領域を囲んで半田ボール疎領域の外周に配置され、エッジ領域は半田ボール密領域を囲んで回路素子の外周に配置される。方法は、具体的には、接続プレートの予め設定された領域の外周の周りにプリディスペンス領域を配置する段階であり、予め設定された領域の回路素子上への投影が半田ボール疎領域の全体をカバーする、段階と、接続半田を使用することにより、接続プレート及び回路素子を接続する段階と、を含む。
【００８８】
プリディスペンス領域は、接続プレートの予め設定された領域の外周の周りに配置され、それにより、非ディスペンス領域の範囲の正確さが保証され、電子パッケージの機械的信頼性及び温度変動信頼性が改善される。
【００８９】
具体的には、プリディスペンス領域は、回路素子のアンダーフィル層のディスペンス領域に配置される。プリディスペンス領域は、半田ペースト印刷の前にディスペンスが実行される領域、又はアンダーフィラーであってよい。
【００９０】
一般的に、半田ペースト印刷がまず回路素子上で実行されて半田ボールを形成し、その後、電子パーツ及び部品が半田ボールに挿入される。アンダーフィル層のディスペンス領域でディスペンスが実行された後、電子パッケージが固化を通じて取得される。
【００９１】
例では、回路素子のアンダーフィル層にてディスペンス領域においてディスペンスが実行されてよく、それにより、接着剤が回路素子上で固化され、その後、半田ペースト印刷が実行されて半田ボールを形成し、それにより、回路素子が接続プレート２０２に接合され、電子パッケージが固化を通じて取得される。印刷プロセスは、高温になる。従って、回路素子上で固化される接着剤は、液体状態に変質され、接続プレート２０２に接続され得る。電子パッケージが固化を通じて取得された後、接着剤も固化され、ディスペンス領域におけるディスペンスプロセスを完了する。
【００９２】
任意で、接続プレート２０２はアンダーフィル層を用いてカバーされ、アンダーフィル層は予め形成されたアンダーフィラーを含み、予め形成されたアンダーフィラーはディスペンス領域と一致する。
【００９３】
回路素子上のアンダーフィル層のディスペンス領域においてディスペンスを直接実行するのを防ぐために、予め形成されたアンダーフィラーが、アンダーフィル層のディスペンス領域に基づいて予め生成されてよい。言い換えれば、予め形成されたアンダーフィラーはディスペンス領域と一致し、予め形成されたアンダーフィラーは固化されたディスペンス材料であってよい。その後、予め形成されたアンダーフィラーは接続プレート２０２をカバーする。このように、高温度の印刷プロセスにおいて、予め形成されたアンダーフィラーは液体状態に変質され、回路素子２０１に接続され得る。電子パッケージが固化を通じて取得された後、接着剤も固化され、ディスペンス領域におけるディスペンスプロセスを完了する。このように、接着剤がディスペンス領域内にディスペンスされる場合、接着剤は、非ディスペンス領域に入るのを防止され得る。
【００９４】
前述の記載事項は、本発明の単なる特定の実施例にすぎず、本発明の保護範囲を限定することを意図するものではない。本発明において開示された技術的範囲内において、当業者が容易に考え出すいかなる変形例又は置換例も、本発明の保護範囲に含まれることになる。したがって、本発明の保護範囲は、特許請求の範囲の保護範囲に従うものとする。
【図１】
2021508939.tif 000003
【図２】
2021508939.tif 000004
【図３】
2021508939.tif 000005
【図４】
2021508939.tif 000006
【図５ａ】
2021508939.tif 000007
【図５ｂ】
2021508939.tif 000008
【図６】
2021508939.tif 000009
【図７】
2021508939.tif 000010
【手続補正書】
【提出日】令和2年7月9日(2020.7.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
回路素子、接続プレート、接続半田、及びアンダーフィル層を備え、
前記回路素子は、半田ボール疎領域、半田ボール密領域、及びエッジ領域を有し、前記半田ボール疎領域は前記回路素子の中央領域内に配置され、前記半田ボール密領域は前記半田ボール疎領域を囲んで前記半田ボール疎領域の外周に配置され、前記エッジ領域は前記半田ボール密領域を囲んで前記回路素子の外周に配置され、
前記接続半田は、前記回路素子及び前記接続プレートの間に接続され、
前記アンダーフィル層は、ディスペンス領域及び非ディスペンス領域を含み、前記非ディスペンス領域は前記半田ボール疎領域の全体を含む、
端末。
【請求項２】
前記ディスペンス領域は、前記エッジ領域の全体及び前記半田ボール密領域の全体を含む、又は、
前記ディスペンス領域は、前記エッジ領域の全体及び前記半田ボール密領域の一部を含み、前記半田ボール密領域の前記一部は、半田ボールの複数の最外周円が前記回路素子上に配置される領域を含む、
請求項１に記載の端末。
【請求項３】
前記非ディスペンス領域は、円形領域であり、前記円形領域のエッジは、複数列の半田ボールにより前記回路素子のエッジから分離される、請求項１又は２に記載の端末。
【請求項４】
前記非ディスペンス領域は、多角形である、請求項１又は２に記載の端末。
【請求項５】
前記回路素子は、中央処理装置ＣＰＵコアである、請求項１から４のいずれか一項に記載の端末。
【請求項６】
前記接続プレートは、プリント回路板ＰＣＢ、パッケージ基板、又はＣＰＵコアである、請求項１から５のいずれか一項に記載の端末。
【請求項７】
前記接続プレート上であり、前記ディスペンス領域及び前記非ディスペンス領域の間の境界に対応する場所にシルクスクリーンが配置される、請求項１から６のいずれか一項に記載の端末。
【請求項８】
前記接続プレート上であり、前記ディスペンス領域及び前記非ディスペンス領域の間の境界に対応する場所に溝が配置される、請求項１から７のいずれか一項に記載の端末。
【請求項９】
前記アンダーフィル層の前記ディスペンス領域は、ノーフロー接着剤で充填される、請求項１から８のいずれか一項に記載の端末。
【請求項１０】
前記アンダーフィル層の前記ディスペンス領域は、半田ペースト印刷の前に予めディスペンスが実行される領域である、請求項１から９のいずれか一項に記載の端末。
【請求項１１】
前記接続プレートの表面は、予め形成されたアンダーフィラーでカバーされ、前記予め形成されたアンダーフィラーは前記ディスペンス領域と一致する、請求項１から１０のいずれか一項に記載の端末。
【請求項１２】
電子パッケージを処理するための方法であって、
回路素子は、半田ボール疎領域、半田ボール密領域、及びエッジ領域を有し、前記半田ボール疎領域は前記回路素子の中央領域内に配置され、前記半田ボール密領域は前記半田ボール疎領域を囲んで前記半田ボール疎領域の外周に配置され、前記エッジ領域は前記半田ボール密領域を囲んで前記回路素子の外周に配置され、前記方法は、
接続プレートの予め設定された領域の外周の周りにブロッキング構造を配置する段階であり、前記予め設定された領域の前記回路素子上への投影が前記半田ボール疎領域の全体をカバーする、段階と、
接続半田を使用することにより、前記接続プレート及び前記回路素子を接続する段階と、
前記接続プレート及び前記回路素子の間の外周に接着剤をディスペンスする段階と、
を備える、方法。
【請求項１３】
前記ブロッキング構造は、
シルクスクリーン、溝、又は前記シルクスクリーン及びノーフロー接着剤の組み合わせを含む、請求項１２に記載の方法。
【請求項１４】
前記予め設定された領域は、リング、正方形、又は多角形である、請求項１２又は１３に記載の方法。
【請求項１５】
電子パッケージを処理するための方法であって、
回路素子は、半田ボール疎領域、半田ボール密領域、及びエッジ領域を有し、前記半田ボール疎領域は前記回路素子の中央領域内に配置され、前記半田ボール密領域は前記半田ボール疎領域を囲んで前記半田ボール疎領域の外周に配置され、前記エッジ領域は前記半田ボール密領域を囲んで前記回路素子の外周に配置され、前記方法は、
接続プレートの予め設定された領域の外周の周りにプリディスペンス領域を配置する段階であり、前記予め設定された領域の前記回路素子上への投影が前記半田ボール疎領域の全体をカバーする、段階と、
接続半田を使用することにより、前記接続プレート及び前記回路素子を接続する段階と、
を備える、方法。
【請求項１６】
前記プリディスペンス領域は、接着剤がプリディスペンスされる領域又はアンダーフィラーを含む、請求項１５に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００９４
【補正方法】変更
【補正の内容】
【００９４】
前述の記載事項は、本発明の単なる特定の実施例にすぎず、本発明の保護範囲を限定することを意図するものではない。本発明において開示された技術的範囲内において、当業者が容易に考え出すいかなる変形例又は置換例も、本発明の保護範囲に含まれることになる。したがって、本発明の保護範囲は、特許請求の範囲の保護範囲に従うものとする。
本明細書によれば、以下の各項目に記載の構成もまた開示される。
［項目１］
回路素子、接続プレート、接続半田、及びアンダーフィル層を備え、
前記回路素子は、半田ボール疎領域、半田ボール密領域、及びエッジ領域を有し、前記半田ボール疎領域は前記回路素子の中央領域内に配置され、前記半田ボール密領域は前記半田ボール疎領域を囲んで前記半田ボール疎領域の外周に配置され、前記エッジ領域は前記半田ボール密領域を囲んで前記回路素子の外周に配置され、
前記接続半田は、前記回路素子及び前記接続プレートの間に接続され、
前記アンダーフィル層は、ディスペンス領域及び非ディスペンス領域を含み、前記非ディスペンス領域は前記半田ボール疎領域の全体を含む、
電子パッケージ。
［項目２］
前記ディスペンス領域は、前記エッジ領域の全体及び前記半田ボール密領域の全体を含み、
前記ディスペンス領域は、前記エッジ領域の全体及び前記半田ボール密領域の一部を含み、前記半田ボール密領域の前記一部は、半田ボールの複数の最外周円が前記回路素子上に配置される領域を含む、
項目１に記載の電子パッケージ。
［項目３］
前記非ディスペンス領域は、円形領域であり、前記円形領域のエッジは、複数列の半田ボールによって前記回路素子のエッジから分離される、項目１又は２に記載の電子パッケージ。
［項目４］
前記非ディスペンス領域は、多角形である、項目１又は２に記載の電子パッケージ。
［項目５］
前記回路素子は、中央処理装置ＣＰＵコアである、項目１から４のいずれか一項に記載の電子パッケージ。
［項目６］
前記接続プレートは、プリント回路板ＰＣＢ、パッケージ基板、又はＣＰＵコアである、項目１から５のいずれか一項に記載の電子パッケージ。
［項目７］
前記接続プレート上であり、前記ディスペンス領域及び前記非ディスペンス領域の間の境界に対応する場所にシルクスクリーンが配置される、項目１から６のいずれか一項に記載の電子パッケージ。
［項目８］
前記接続プレート上であり、前記ディスペンス領域及び前記非ディスペンス領域の間の前記境界に対応する前記場所に溝が配置される、項目１から７のいずれか一項に記載の電子パッケージ。
［項目９］
前記アンダーフィル層の前記ディスペンス領域は、ノーフロー接着剤で充填される、項目１から８のいずれか一項に記載の電子パッケージ。
［項目１０］
前記アンダーフィル層の前記ディスペンス領域は、半田ペースト印刷の前にディスペンスが実行される領域である、項目１から９のいずれか一項に記載の電子パッケージ。
［項目１１］
前記接続プレートの表面は、予め形成されたアンダーフィラーでカバーされ、前記予め形成されたアンダーフィラーは前記ディスペンス領域と一致する、項目１から１０のいずれか一項に記載の電子パッケージ。
［項目１２］
項目１から１１のいずれか一項に記載の電子パッケージを備える端末。
［項目１３］
電子パッケージを処理するための方法であって、回路素子は、半田ボール疎領域、半田ボール密領域、及びエッジ領域を有し、前記半田ボール疎領域は前記回路素子の中央領域内に配置され、前記半田ボール密領域は前記半田ボール疎領域を囲んで前記半田ボール疎領域の外周に配置され、前記エッジ領域は前記半田ボール密領域を囲んで前記回路素子の外周に配置され、前記方法は、
前記接続プレートの予め設定された領域の外周の周りにブロッキング構造を配置する段階であり、前記予め設定された領域の前記回路素子上のへの投影が前記半田ボール疎領域の全体をカバーする、段階と、
接続半田を使用することにより、前記接続プレート及び前記回路素子を接続する段階と、
前記接続プレート及び前記回路素子の間の外周に接着剤をディスペンスする段階と、
を備える方法。
［項目１４］
前記ブロッキング構造は、シルクスクリーン、溝、又は前記シルクスクリーン及びノーフロー接着剤の組み合わせを含む、項目１３に記載の方法。
［項目１５］
前記予め設定された領域は、リング、正方形、又は多角形である、項目１３又は１４に記載の方法。
［項目１６］
電子パッケージを処理するための方法であって、回路素子は、半田ボール疎領域、半田ボール密領域、及びエッジ領域を有し、前記半田ボール疎領域は前記回路素子の中央領域内に配置され、前記半田ボール密領域は前記半田ボール疎領域を囲んで前記半田ボール疎領域の外周に配置され、前記エッジ領域は前記半田ボール密領域を囲んで前記回路素子の外周に配置され、前記方法は、
接続プレートの予め設定された領域の外周の周りにプリディスペンス領域を配置する段階であり、前記予め設定された領域の前記回路素子上の投影が前記半田ボール疎領域の全体をカバーする、段階と、
接続半田を使用することにより、前記接続プレート及び前記回路素子を接続する段階と、
を備える方法。
［項目１７］
前記プリディスペンス領域は、接着剤がプリディスペンスされる又はアンダーフィラーである領域を含む、項目１６に記載の方法。
【国際調査報告】
2021508939.tif 000011
2021508939.tif 000012
2021508939.tif 000013
2021508939.tif 000014