(57)【要約】本発明は、負荷に電流を与える半導体パワースイッチの導通状態から非導通状態へ、又は、非導通状態から導通状態へのスイッチングを制御するデバイス及び方法に関し、デバイスは、半導体パワースイッチを駆動する入力信号を受信する。本発明は、半導体パワースイッチを通るドレインソース間電流の微分値を検知して、検知されたドレインソース間電流の微分値を示す電圧を取得し、検知されたドレインソース間電流の微分値を示す電圧を増幅し、所与の時間中、検知されたドレインソース間電流の微分値を示す電圧の増幅された値を入力信号に加える。
2021511003.tif 000002
【特許請求の範囲】
【請求項１】
負荷に電流を与える半導体パワースイッチの導通状態から非導通状態へ、又は、非導通状態から導通状態へのスイッチングを制御するデバイスであって、前記半導体パワースイッチを駆動する入力信号を受信し、前記デバイスは、
前記半導体パワースイッチを通るドレインソース間電流の微分値を検知し、検知されたドレインソース間電流の微分値を示す電圧を取得する手段と、
検知されたドレインソース間電流の微分値を示す電圧を増幅させる手段と、
所与の時間の間、検知されたドレインソース間電流の微分値を示す電圧の増幅された値を前記入力信号に加える手段と、
を備えることを特徴とする、デバイス。
【請求項２】
前記半導体パワースイッチを通るドレインソース間電流の微分値を検知する手段は、ロゴスキーコイルから構成されることを特徴とする、請求項１に記載のデバイス。
【請求項３】
前記所与の時間は、ゲート遷移時間、電圧遷移時間及び電流遷移時間の和に所定のマージンを加えたものであることを特徴とする、請求項１又は２に記載のデバイス。
【請求項４】
前記半導体パワースイッチは、降圧コンバータに含まれることを特徴とする、請求項１又は３に記載のデバイス。
【請求項５】
前記半導体パワースイッチは、ブーストコンバータに含まれることを特徴とする、請求項１又は３に記載のデバイス。
【請求項６】
前記半導体パワースイッチは、第１の半導体パワースイッチ及び第２の半導体パワースイッチを備えるハーフブリッジ構成に含まれ、各半導体パワースイッチの前記スイッチングは、導通状態から非導通状態へ、又は、非導通状態から導通状態への前記スイッチングを制御するそれぞれのデバイスによって制御されることを特徴とする、請求項１又は３に記載のデバイス。
【請求項７】
負荷に電流を与える半導体パワースイッチの導通状態から非導通状態へ、又は、非導通状態から導通状態へのスイッチングを制御する方法であって、前記方法は、
前記半導体パワースイッチを駆動する入力信号を受信するステップであって、前記デバイスは、
前記半導体パワースイッチを通るドレインソース間電流の微分値を検知し、検知されたドレインソース間電流の微分値を示す電圧を取得するステップと、
検知されたドレインソース間電流の微分値を示す電圧を増幅させるステップと、
所与の時間の間、検知されたドレインソース間電流の微分値を示す電圧の増幅された値を前記入力信号に加えるステップと、
を含むことを特徴とする、ステップ、
を含むことを特徴とする、方法。
【請求項８】
前記半導体パワースイッチを通る検知されたドレインソース間電流の微分値は、ロゴスキーコイルを用いて実行されることを特徴とする、請求項７に記載の方法。
【請求項９】
前記所与の時間は、ゲート遷移時間、電圧遷移時間及び電流遷移時間の和＋所定のマージンであることを特徴とする、請求項７又は８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、包括的には、負荷に電流を与える少なくとも一つのパワー半導体スイッチのスイッチングを制御するデバイス及び方法に関する。
【背景技術】
【０００２】
従来のゲートドライバ回路は、正の電圧に関してＶｃｃと呼ばれ、負の電圧に関してＶｅｅと呼ばれる正及び負の定電圧／電流電源を含み、それらは両方とも半導体スイッチの制御源に関係する。半導体スイッチの所望の状態に応じて、パワー半導体スイッチゲートは、スイッチ及び任意選択のゲート抵抗を通して電源に接続される。半導体スイッチのターンオンについては、正の電圧／電流源が、半導体スイッチのゲート電極に接続され、半導体スイッチのターンオフについては、負の電圧／電流源が、デバイスのゲート電極に接続される。
【０００３】
今日では、電力変換装置のスイッチング周波数が増加している。ＧａＮ及びＳｉＣデバイス等のワイドバンドギャップデバイスは、従来技術よりも速いスイッチング能力を有している。
【０００４】
ワイドバンドギャップパワー半導体デバイスは、例えば、１０Ｖ／ｎｓを超える速い速度でスイッチングすることができる。これによって、スイッチング損失は低減され、より高いスイッチング周波数の使用が可能になる。
【０００５】
例えば、設計浮遊インダクタンスがスイッチング損失を増加させ、トランジスタに過大な負荷をかけることが原因で、速いスイッチング速度は、パワー半導体トランジスタのドレイン〜ソースの間の電圧オーバーシュートを生み出す場合がある。オーバーシュートは、伝導ＥＭＩ及び放射ＥＭＩも生み出す場合がある。
【０００６】
ゲートドライバ回路に適用されるいくつかの技法を用いることによって、スイッチング速度（電圧及び電流の遷移率(transient rate)）及び／又は電圧オーバーシュート及びリンギングを低減することができる。
【０００７】
受動技法は、基本的に、受動素子を挿入することによってパワー半導体スイッチのスイッチング挙動を変更して、外部ゲート抵抗及び電圧／電流源値を変化させることに本質がある。これらの技法を用いて、半導体スイッチのスイッチング速度を調節することができる。しかしながら、ゲートドライバ回路の永続的な修正（modification)は、パワー半導体スイッチの性能に影響を与える。さらに、スイッチング特性は、パワー半導体スイッチの動作点によって決まる。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、ゲートドライバ回路に注入され、アクティブに制御されたフィードバック信号を用いて、ターンオン又はターンオフの間におけるスイッチングの終了時に低電圧オーバーシュートかつリンギングを提言した高速のスイッチングを可能にすることを目的とする。
【課題を解決するための手段】
【０００９】
このため、本発明は、負荷に電流を与える半導体パワースイッチの導通状態から非導通状態へ、又は、非導通状態から導通状態へのスイッチングを制御するデバイスであって、半導体パワースイッチを駆動するように意図される入力信号を受信し、デバイスは、
半導体パワースイッチを通るドレインソース間電流の微分値を検知し、検知されたドレインソース間電流の微分値を示す電圧を取得する手段と、
検知されたドレインソース間電流微分値を示す電圧を増幅させる手段と、
所与の時間の間、検知されたドレインソース間電流の微分値を示す電圧の増幅された値を入力信号に加える手段と、
を含むことを特徴とする、デバイスに関する。
【００１０】
本発明は、また、負荷に電流を与える半導体パワースイッチの導通状態から非導通状態へ、又は、非導通状態から導通状態へのスイッチングを制御する方法であって、方法は、
半導体パワースイッチを駆動する入力信号を受信するステップであって、
半導体パワースイッチを通るドレインソース間電流の微分値を検知し、検知されたドレインソース間電流の微分値を示す電圧を取得するステップと、
検知されたドレインソース間電流の微分値を示す電圧を増幅させるステップと、
所与の時間の間、検知されたドレインソース間電流の微分値を示す電圧の増幅された値を入力信号に加えるステップと、
を含むことを特徴とする、方法に関する。
【００１１】
したがって、本発明は、電流遷移速度及び／又は電圧オーバーシュートを低減する。
【００１２】
特定の特徴によれば、半導体パワースイッチを通るドレインソース間電流の微分値を検知する手段は、ロゴスキーコイルから構成される。
【００１３】
したがって、微分ブロックを必要とする電流センサと比較して、更なる回路は必要ない。さらに、ロゴスキーコイルは、非接触で微分値を測定することができ、スイッチの寄生インダクタンスに依存しない。
【００１４】
或る特定の特徴によれば、所与の時間は、ゲート遷移時間、電圧遷移時間及び電流遷移時間の和に所定のマージンを加えたものである。
【００１５】
したがって、電流センサは、遷移の間のみ、半導体パワースイッチを制御し、スイッチング期間の残りの間、スプリアスシュートが回避される。
【００１６】
特定の特徴によれば、半導体パワースイッチは、降圧コンバータに含まれる。
【００１７】
特定の特徴によれば、半導体パワースイッチは、ブーストコンバータに含まれる。
【００１８】
特定の特徴によれば、半導体パワースイッチは、第１の半導体パワースイッチ及び第２の半導体パワースイッチを備えるハーフブリッジ構成に含まれ、各半導体パワースイッチのスイッチングは、導通状態から非導通状態へ、又は、非導通状態から導通状態へのスイッチングを制御するそれぞれのデバイスによって制御される。
【００１９】
本発明の特徴は、例示の実施の形態の以下の説明を読むことによってより明らかになる。この説明は、添付図面に関して作成されたものである。
【図面の簡単な説明】
【００２０】
【図１】本発明を実施することができるハーフブリッジ構成のアーキテクチャの一例を示す図である。
【図２】本発明を実施することができる降圧コンバータのアーキテクチャの一例を示す図である。
【図３】本発明を実施することができるブーストコンバータのアーキテクチャの一例を示す図である。
【図４】本発明において用いられる電流微分センサの一例を示す図である。
【図５】本発明による、ゲート経路制御デバイスの電子回路の第１の例を示す図である。
【図６】本発明による、ゲート経路制御デバイスのフィードバック増幅器の電子回路の一例を示す図である。
【図７Ａ】本発明によって提供される信号のクロノグラムを示す図である。
【図７Ｂ】本発明によって提供される信号のクロノグラムを示す図である。
【図８】本発明が実施される場合又は実施されない場合の、オフにスイッチングしている間の、パワー半導体スイッチにおける電流及び電圧のクロノグラムを詳細に示す図である。
【図９】本発明が実施される場合又は実施されない場合の、オンにスイッチングしている間の、パワー半導体スイッチにおける電流及び電圧のクロノグラムを詳細に示す図である。
【図１０】本発明による、ゲート経路制御デバイスのアーキテクチャの第２の例を示す図である。
【図１１】ゲート経路制御デバイスの第２の例による、ゲート経路制御デバイスによって実行されるアルゴリズムを示す図である。
【発明を実施するための形態】
【００２１】
図１は、本発明を実施することができるハーフブリッジ構成のアーキテクチャの一例を示している。
【００２２】
図１の例において、電流微分値検知手段１０ａ、フィードバック増幅器１１ａ、ブランキング回路１２ａ、加算回路１３ａ及びバッファ１４ａから構成される第１のゲート経路制御デバイスは、パワー半導体スイッチＳ１のスイッチングを制御し、電流微分値検知手段１０ｂ、フィードバック増幅器１１ｂ、ブランキング回路１２ｂ、加算回路１３ｂ及びバッファ１４ｂから構成される第２のゲート経路制御デバイスは、パワー半導体スイッチＳ２のスイッチングを制御する。
【００２３】
本発明は、ＭＯＳＦＥＴ用途に基づく一例によって開示されているが、任意のユニポーラ（ＪＦＥＴ、ＩＧＦＥＴ、ＨＥＭＴ）又はバイポーラトランジスタ（ＢＪＴ又はＩＧＢＴ）まで拡大することは可能で、変更する必要があるのは電極の名称のみである。
【００２４】
本発明は、２段階においてパワーＭＯＳＦＥＴのスイッチングを実行する。第１の段階において、電圧遷移の間、ゲートソース間電圧の制御は、従来の入力信号、すなわち、矩形波信号のみによって実行される。これらの信号は、ＰＷ１及びＰＷ２と称される。電圧遷移の間のＰＷ１及びＰＷ２信号のみの使用は、高速遷移を有することによってスイッチング損失の低減を促進する。その後、第２の段階の間、すなわち、電流遷移の間、パワー半導体スイッチＳ１又はＳ２機能に応じて２つの異なる動作モードが行われる。
【００２５】
１つのモードは、導通パワー半導体スイッチに対して動作する。導通パワー半導体スイッチのゲートソース間電圧は、信号ＰＷ１又はＰＷ２と、フィードバック増幅器１１によって与えられる増幅されたフィードバック信号との組み合わせによって制御される。導通パワー半導体スイッチの正の電流勾配は、フィードバック増幅器出力における負の電圧を生成する。結果的に生成された信号は、電流微分値を制御し、したがって、遷移後の過電圧を制限する。
【００２６】
もう１つのモードは、同期整流に用いられるＭＯＳＦＥＴ及びその逆並列ダイオードのような受動デバイスを意図したものである。このモードにおいて、ゲートソース間電圧は、信号ＰＷ１又はＰＷ２によって負の電源値まで引き下げられる。フィードバック信号のみがゲートソース間電圧を修正することができる。
【００２７】
電流遷移後、両方のモードにおいて、フィードバック信号を用いて、パワー半導体スイッチを部分的に飽和させることによって、共振振動を減衰させる。パワー半導体スイッチは、寄生素子に蓄積されたエネルギーを吸収する可変抵抗器のように作用する。このエネルギーは、合計のスイッチングエネルギーと比較して小さいものとみなされるとともに、低減されたリンギングが、電磁摂動を著しく改善する。
【００２８】
参照信号ＰＷ１は、加算モジュール１３ａに与えられる。加算モジュール１３ａの出力は、バッファ１４ａに与えられ、バッファ１４ａの出力は、パワー半導体スイッチＳ１のゲートに与えられる。
【００２９】
パワー半導体スイッチＳ１のドレインは、バスの正の電源に接続され、その接続を通る電流は、電流微分値検知手段１０ａによって検知される。
【００３０】
電流微分値検出手段１０ａの出力は、フィードバック増幅器１１ａに与えられる。フィードバック増幅器１１ａの出力は、ブランキング回路１２ａに与えられ、ブランキング回路１２ａの出力は、加算モジュール１３ａに与えられる。
【００３１】
参照信号ＰＷ２は、加算モジュール１３ｂに与えられる。加算モジュール１３ｂの出力は、バッファ１４ｂに与えられ、バッファ１４ｂの出力は、パワー半導体スイッチＳ２のゲートに与えられる。
【００３２】
パワー半導体スイッチＳ２のドレインは、パワー半導体スイッチＳ１のソース及び負荷に接続される。
【００３３】
パワー半導体スイッチＳ２のソースは、バスの負の電源に接続され、その接続を通る電流は、電流微分値検知手段１０ｂによって検知される。
【００３４】
電流微分値検出手段１０ｂの出力は、フィードバック増幅器１１ｂに与えられる。フィードバック増幅器１１ｂの出力は、ブランキング回路１２ｂに与えられ、ブランキング回路１２ｂの出力は、加算モジュール１３ｂに与えられる。
【００３５】
図２は、本発明を実施することができる降圧コンバータのアーキテクチャの一例を示している。
【００３６】
図２の例において、電流微分値検知手段１０ａ、フィードバック増幅器１１ａ、ブランキング回路１２ａ、加算回路１３ａ及びバッファ１４ａから構成されるゲート経路制御デバイスは、ダイオードＤａ及び負荷に接続されるパワー半導体スイッチＳ１のスイッチングを制御する。
【００３７】
参照信号ＰＷ１は、加算モジュール１３ａに与えられる。加算モジュール１３ａの出力は、バッファ１４ａに与えられ、バッファ１４ａの出力は、パワー半導体スイッチＳ１のゲートに与えられる。
【００３８】
パワー半導体スイッチＳ１のドレインは、バスの正の電源に接続され、その接続を通る電流は、電流微分値検知手段１０ａによって検知される。
【００３９】
パワー半導体スイッチＳ１のソースは、ダイオードＤａのカソードに接続され、ダイオードＤａのアノードは、負の電源に接続される。
【００４０】
電流微分値検出手段１０ａの出力は、フィードバック増幅器１１ａに与えられる。フィードバック増幅器１１ａの出力は、ブランキング回路１２ａに与えられ、ブランキング回路１２ａの出力は、加算モジュール１３ａに与えられる。
【００４１】
図３は、本発明を実施することができるブーストコンバータのアーキテクチャの一例を示している。
【００４２】
図３の例において、電流微分値検知手段１０ｂ、フィードバック増幅器１１ｂ、ブランキング回路１２ｂ、加算回路１３ｂ及びバッファ１４ｂから構成されるゲート経路制御デバイスは、ダイオードＤｂ及び負荷に接続されるパワー半導体スイッチＳ２のスイッチングを制御する。
【００４３】
参照信号ＰＷ２は、加算モジュール１３ｂに与えられる。加算モジュール１３ｂの出力は、バッファ１４ｂに与えられ、バッファ１４ｂの出力は、パワー半導体スイッチＳ２のゲートに与えられる。
【００４４】
パワー半導体スイッチＳ２のドレインは、ダイオードのアノード及び負荷に接続され、ダイオードのカソードは、正の電源に接続される。
【００４５】
パワー半導体スイッチＳ２のソースは、バスの負の電源に接続され、その接続を通る電流は、電流微分値検知手段１０ｂによって検知される。
【００４６】
電流微分値検知手段１０ｂの出力は、フィードバック増幅器１１ｂに与えられる。フィードバック増幅器１１ｂの出力は、ブランキング回路１２ｂに与えられ、ブランキング回路１２ｂの出力は、加算モジュール１３ｂに与えられる。
【００４７】
図４は、本発明において用いられる電流微分センサの一例を示している。
【００４８】
図４の例において、電流微分センサは、ロゴスキーコイルである。ロゴスキーコイルは、高速電流パルスを測定する電気デバイスである。ロゴスキーコイルは、導線が一端からコイルの中心を通って他端に戻るワイヤの螺旋コイルからなり、それにより、両方の端子は、コイルの同じ端部上にある。次いで、組立体全体が、電流微分値が測定される直線の導体の周囲に巻き付けられる。磁性材料コアは用いられない。巻線密度、コイルの直径及び巻線の剛性は、外部場に対する耐性及び測定される導体の配置に対する感度を保つのに重要である。
【００４９】
図５は、本発明による、ゲート経路制御デバイスの電子回路の第１の例を示している。
【００５０】
フィードバック増幅器１１は、プッシュプル構成において接続される２個のトランジスタＱ５１及びＱ５２、４個の抵抗器Ｒ５１〜Ｒ５４並びに２個のコンデンサＣ５１及びＣ５２から構成される。
【００５１】
ロゴスキーコイル１０の第１の出力Ａは、コンデンサＣ５１及びＣ５２の第１の端子並びに抵抗器Ｒ５３及びＲ５４の第１の端子に接続される。
【００５２】
ロゴスキーコイル１０の第２の出力Ｂは、トランジスタＱ５１及びＱ５２のエミッタに接続される。
【００５３】
トランジスタＱ５１は、ＮＰＮトランジスタであり、トランジスタＱ５２は、ＰＮＰトランジスタである。
【００５４】
抵抗器Ｒ５３及びコンデンサＣ５１の第２の端子は、トランジスタＱ５１のベースに接続される。
【００５５】
抵抗器Ｒ５４及びコンデンサＣ５２の第２の端子は、トランジスタＱ５２のベースに接続される。
【００５６】
トランジスタＱ５１のコレクタは、抵抗器Ｒ５１の第１の端子に接続され、抵抗器Ｒ５１の第２の端子は、正の電源Ｖｃｃに接続される。
【００５７】
トランジスタＱ５２のコレクタは、抵抗器Ｒ５２の第１の端子に接続され、抵抗器Ｒ５２の第２の端子は、負の電源Ｖｅｅに接続される。
【００５８】
トランジスタＱ５１及びＱ５２のエミッタは、フィードバック増幅器１１の出力である。
【００５９】
フィードバック増幅器１１の出力は、ブランキング回路１２の入力に接続される。
【００６０】
ブランキング回路１２は、抵抗器Ｒ５６、コンデンサＣ５３、論理Ｘｏｒゲート及びスイッチＳ５０から構成される。
【００６１】
スイッチＳ５０の第１の端子は、ブランキング回路１２の入力に接続され、スイッチＳ５０の第２の端子は、ブランキング回路１２の出力に接続される。
【００６２】
スイッチＳ５０は、Ｘｏｒゲートの出力を通じて制御される。論理ゲートがスイッチＳ５０を直接制御するほど十分強力でない場合、バッファ段を追加することができる。
【００６３】
Ｘｏｒゲートの第１の入力は、参照信号ＰＷに接続される。
【００６４】
参照信号ＰＷは、抵抗器Ｒ５６の第１の端子に印加される。
【００６５】
抵抗器Ｒ５６の第２の端子は、Ｘｏｒゲートの第２の入力及びコンデンサＣ５３の第１の端子に接続される。コンデンサＣ５３の第２の端子は、負の電源Ｖｅｅに接続される。
【００６６】
コンデンサＣ５３及び抵抗器Ｒ５６は、例えば、ゲート遷移遅延、電圧遷移時間及び電流遷移時間の和に所定のマージンを加えたものに等しい、遅延を形成する。
【００６７】
ブランキング回路１２の出力は、抵抗器Ｒ５５から構成される加算モジュール１３の入力に接続される。
【００６８】
抵抗器Ｒ５５の第１の端子は、加算モジュール１３の入力に接続され、抵抗器Ｒ５５の第２の端子は、参照信号ＰＷに接続される。
【００６９】
加算モジュール１３の出力は、２個のトランジスタＱ５３及びＱ５４から構成されるバッファ１４の入力に接続される。
【００７０】
バッファ１４の入力は、トランジスタＱ５３及びＱ５４のベースに接続される。
【００７１】
トランジスタＱ５３は、ＮＰＮトランジスタであり、トランジスタＱ５４は、ＰＮＰトランジスタである。
【００７２】
トランジスタＱ５３のコレクタは、正の電源Ｖｃｃに接続される。
【００７３】
トランジスタＱ５４のコレクタは、負の電源Ｖｅｅに接続される。
【００７４】
トランジスタＱ５３及びＱ５４のエミッタは、バッファ１４の出力である。
【００７５】
バッファ１４の出力は、パワー半導体スイッチＳ１又はＳ２のゲートに接続される。
【００７６】
図６は、本発明による、ゲート経路制御デバイスのフィードバック増幅器の電子回路の一例を示している。
【００７７】
フィードバック増幅器１１は、２個のトランジスタＱ６１及びＱ６２、９個の抵抗器Ｒ６１〜Ｒ６９並びに５個のコンデンサＣ６１〜Ｃ６５から構成される。
【００７８】
ロゴスキーコイル１０の第１の出力Ａは、コンデンサＣ６１及びＣ６２の第１の端子並びに抵抗器Ｒ６３及びＲ６４の第１の端子に接続される。
【００７９】
ロゴスキーコイル１０の第２の出力Ｂは、抵抗器Ｒ６６、Ｒ６７及びＲ６９の第１の端子並びにコンデンサＣ６３、Ｃ６４及びＣ６５の第１の端子に接続される。
【００８０】
抵抗器Ｒ６３及びコンデンサＣ６１の第２の端子は、抵抗器Ｒ６５の第１の端子及びトランジスタＱ６１のベースに接続される。
【００８１】
トランジスタＱ６１は、ＮＰＮトランジスタであり、トランジスタＱ６２は、ＰＮＰトランジスタである。
【００８２】
抵抗器Ｒ６５の第２の端子は、正の電源Ｖｃｃに接続される。
【００８３】
抵抗器Ｒ６４及びコンデンサＣ６２の第２の端部は、トランジスタＱ６２のベース及び抵抗器Ｒ６８の第１の端子に接続される。
【００８４】
抵抗器Ｒ６８の第２の端子は、負の電源Ｖｅｅに接続される。
【００８５】
トランジスタＱ６１のコレクタは、抵抗器Ｒ６１の第１の端子に接続され、抵抗器Ｒ６１の第２の端子は、正の電源Ｖｃｃに接続される。
【００８６】
トランジスタＱ６２のコレクタは、抵抗器Ｒ６２の第１の端子に接続され、抵抗器Ｒ６２の第２の端子は、負の電源Ｖｅｅに接続される。
【００８７】
抵抗器Ｒ６９及ぶコンデンサＣ６５の第２の端子は、フィードバック増幅器１１の出力である。
【００８８】
図７Ａ及び図７Ｂは、本発明によって提供される信号のクロノグラムを示している。
【００８９】
図７Ａ及び７Ｂは、パワー半導体スイッチＳ１のドレインソース間電圧ＶＤＳＳ１、パワー半導体スイッチＳ２のドレインソース間電圧ＶＤＳＳ２、パワー半導体スイッチＳ１のドレインソース間電流ＩＤＳ１、パワー半導体スイッチＳ２のドレインソース間電流ＩＤＳ２、参照信号ＰＷ１及びＰＷ２、パワー半導体スイッチＳ１のゲートソース間電圧ＶＧＳＳ１、パワー半導体スイッチＳ２のゲートソース間電圧ＶＧＳＳ２、ブランキング回路１２ａの出力１２ａＯｕｔ、ブランキング回路１２ｂの出力１２ｂＯｕｔ、電流微分値検知手段１０ａの出力１０ａＯｕｔ、及び電流微分値検知手段１０ｂの出力１０ｂＯｕｔの時間の進展を示している。
【００９０】
図７Ｂの時点ｔ０以前では、参照信号ＰＷ２は、高レベルであり、参照信号ＰＷ１は低状態である。時点ｔ０以前では、パワー半導体スイッチＳ１のドレインソース間電圧ＶＤＳＳ１は、バス電圧Ｖｂｕｓ、すなわち、バスＶＤＤ及びＶＳＳの正及び負の電源の絶対値の和に等しく、パワー半導体スイッチＳ２のドレインソース間電圧ＶＤＳＳ２はヌルであり、パワー半導体スイッチＳ１のドレインソース間電流ＩＤＳ１はヌルであり、パワー半導体スイッチＳ２のドレインソース間電流ＩＤＳ２は、負荷に供給される電流であるＩ０に等しく、パワー半導体スイッチＳ１のゲートソース間電圧ＶＧＳＳ１は、負のレール電圧Ｖｅｅにあり、パワー半導体スイッチＳ２のゲートソース間電圧ＶＧＳＳ２は、高レベル（Ｖｃｃ）にあり、ブランキング回路１２ａの出力１２ａＯｕｔは、ヌルであり、ブランキング回路１２ｂの出力１２ｂＯｕｔは、ヌルであり、電流微分値検知手段１０ａの出力１０ａＯｕｔは、ヌルであり、電流微分値検知手段１０ｂの出力１０ｂＯｕｔは、ヌルである。
【００９１】
時点ｔ０において、参照信号ＰＷ２は、高状態から低状態に移り、ブランキング回路の出力１２ｂＯｕｔは、低状態から高状態に移る。
【００９２】
パワー半導体スイッチＳ１のドレインソース間電圧ＶＤＳＳ１は、バス電圧Ｖｂｕｓに等しく、パワー半導体スイッチＳ２のドレインソース間電圧ＶＤＳＳ２は、ヌルであり、パワー半導体スイッチＳ１のドレインソース間電流ＩＤＳ１は、ヌルであり、パワー半導体スイッチＳ２のドレインソース間電流ＩＤＳ２は、Ｉ０に等しく、パワー半導体スイッチＳ１のゲートソース間電圧ＶＧＳＳ１は、ヌルであり、パワー半導体スイッチＳ２のゲートソース間電圧ＶＧＳＳ２は、ヌルであり、ブランキング回路１２ａの出力１２ａＯｕｔは、ヌルであり、電流微分値検知手段１０ａの出力１０ａＯｕｔは、ヌルであり、電流微分値検知手段１０ｂの出力１０ｂＯｕｔは、ヌルである。
【００９３】
時点ｔ１において、参照信号ＰＷ１及びブランキング回路１２ａの出力における信号１２ａＯｕｔは高状態に移る。
【００９４】
パワー半導体スイッチＳ１のドレインソース間電圧ＶＤＳＳ１は、バス電圧から寄生インダクタンスにおける電圧降下を減算したものに等しく、パワー半導体スイッチＳ２のドレインソース間電圧ＶＤＳＳ２は、ヌルであり、パワー半導体スイッチＳ１のドレインソース間電流ＩＤＳ１は、増加し始め、パワー半導体スイッチＳ２のドレインソース間電流ＩＤＳ２は、減少し始め、パワー半導体スイッチがゲートを備える場合は、パワー半導体スイッチＳ１のゲートソース間電圧ＶＧＳＳ１は、ミラープラトー（Miller Plateau）電圧まで増加し、又は、パワー半導体スイッチ内のｄｉ／ｄｔにおける目標電流微分値を確実にする電圧まで増加し、パワー半導体スイッチＳ２のゲートソース間電圧ＶＧＳＳ２は、ヌルであり、ブランキング回路１２ａの出力１２ａＯｕｔは、ブランキング回路１２ｂの出力と同じように高く、電流微分値検知手段１０ａの出力１０ａＯｕｔは、負であり、電流微分値検知手段１０ｂの出力１０ｂＯｕｔは、負である。
【００９５】
時点ｔ２において、参照信号ＰＷ１及びブランキング回路１２ａの出力における信号１２ａＯｕｔは高状態である。
【００９６】
パワー半導体スイッチＳ１のドレインソース間電圧ＶＤＳＳ１は、バス電圧から寄生インダクタンスにおける電圧降下を減算したものに等しく、パワー半導体スイッチＳ２のドレインソース間電圧ＶＤＳＳ２は、ヌルであり、パワー半導体スイッチＳ１のドレインソース間電流ＩＤＳ１は、増加が止まり、パワー半導体スイッチＳ２のドレインソース間電流ＩＤＳ２は、減少が止まり、パワー半導体スイッチＳ１のゲートソース間電圧ＶＧＳＳ１は、正の電源電圧Ｖｃｃに向けて上昇し、パワー半導体スイッチＳ２のゲートソース間電圧ＶＧＳＳ２は、ヌルであり、ブランキング回路１２ａの出力１２ａＯｕｔは、ブランキング回路１２ｂの出力と同じように高く、電流微分値検知手段１０ａの出力１０ａＯｕｔは、正であり、電流微分値検知手段１０ｂの出力１０ｂＯｕｔは、正である。
【００９７】
時点ｔ２において、パワー半導体スイッチＳ１を通る電流は、出力電流＋パワー半導体スイッチＳ２の逆並列ダイオードの回復電流に達する。電流は、出力電流に戻り、既に正の参照信号に加えられた正のフィードバック電圧をもたらす。したがって、パワー半導体スイッチＳ１のゲート電圧は、正の電源電圧まで引き上げられる。パワー半導体スイッチＳ２においても、フィードバック電圧は正である。この電圧は、引き下げられた参照信号ＰＷ２に加えられ、パワー半導体スイッチＳ２のゲートの正の電圧をもたらす。パワー半導体スイッチＳ１及びＳ２の両方は、線形状態にある。この事例において、パワー半導体スイッチは、寄生インダクタンス及び静電容量で作られた発振回路を減衰させる可変抵抗器としてモデル化することができる。パワー半導体スイッチＳ２の逆並列ダイオードは、時点ｔ２において遮断され、パワー半導体スイッチＳ１を電圧降下させ、逆に、パワー半導体スイッチＳ１の電圧を上昇させることを可能にする。
【００９８】
時点ｔ３において、パワー半導体スイッチＳ２にわたる電圧は、バス電圧Ｖｂｕｓに達する。結果として、パワー半導体スイッチＳ１にわたる電圧は、ヌルである。電流は、パワー半導体スイッチＳ２に流れず、全ての負荷電流Ｉ０は、パワー半導体スイッチＳ１に流れる。パワー半導体スイッチＳ１のゲートソース間電圧ＶＧＳＳ１は、正の電源電圧Ｖｃｃに達する。パワー半導体スイッチＳ２のゲートソース間電圧ＶＧＳＳ２は、信号ＰＷ２によって負の電源電圧Ｖｅｅまで引き下げられる。電流微分値検知手段１０ｂの出力１０ｂＯｕｔは、ヌルである。結果として、ＰＷ２に加えられるフィードバックはない。パワー半導体スイッチＳ２において、時点ｔ３の直前のパワー半導体スイッチにおける電流勾配に直接関係するオーバーシュート電圧が生じる。この電流勾配の値は、ｔ１及びｔ２の間の間隔の間、パワー半導体スイッチＳ１によって制御される電流勾配に比例する。
【００９９】
ターンオフ段階が時点ｔ４において開始する。この時点において、参照信号ＰＷ１は、高状態から低状態に移り、ブランキング回路の出力１２ａＯｕｔは、低状態から高状態に移る。パワー半導体スイッチＳ１のゲートは、負の電源Ｖｅｅまで引き下げられる。パワー半導体スイッチＳ１のゲートソース間電圧は、負の電源Ｖｅｅに向かって減少する。他の信号の全ては、パワー半導体スイッチＳ１のゲートソース間電圧がミラープラトー電圧に達するまで、同じままである。
【０１００】
時点ｔ５において、電圧は、いかなるフィードバック補償もなしで、パワー半導体スイッチＳ１にわたって上昇する。パワー半導体スイッチＳ２においては、反対の電圧遷移が生じる。この電圧変化は、パワー半導体スイッチ静電容量において電流を誘導する。
【数１】
2021511003.tif 000003
【０１０１】
その後、時点ｔ６において、電流は減少し始め、フィードバック補償が、電流遷移を減速させるパワー半導体スイッチＳ１の参照信号ＰＷ１に加えられる。その間、ブランキング回路は、パワー半導体スイッチＳ２をターンオンするためパワー半導体スイッチＳ２に対するフィードバックを妨げて、レッグの短絡をもたらす。パワー半導体スイッチＳ２に与えられたＰＷ２信号が低レベルにあるので、ブランキング回路１２ａの出力１２ａＯｕｔは、全てのターンオフ段階の間、低のままである。パワー半導体スイッチＳ２のゲートソース間電圧ＶＧＳＳ２は、負の電源電圧まで引き下げられる。
【０１０２】
時点ｔ６において、パワー半導体スイッチＳ２にわたる電圧は、ヌルであり、パワー半導体スイッチＳ１にわたる電圧は、バス電圧Ｖｂｕｓに等しい。この時点において、電流は、パワー半導体スイッチＳ２において減少し始める可能性があり、結果として、パワー半導体スイッチＳ１において上昇する。この段階の電流勾配は、電流微分値検知手段１０の出力１０ｂＯｕｔにおいて正の電圧を誘導する。この電圧は、参照信号ＰＷ２の負の電圧に加えられる。したがって、パワー半導体スイッチＳ１のゲートソース間電圧ＶＧＳＳ１は、パワー半導体スイッチＳ１内の目標ｄｉ／ｄｔを確実にする電圧まで増加する。この時間間隔の間、スイッチ内の電流勾配は、フィードバックループによって調整される。
【０１０３】
ｔ６及びｔ７の間隔の間、パワー半導体スイッチＳ１における過電圧が生じる。この過電圧は、前述の間隔の間、パワー半導体スイッチ内の電流勾配によって特定される。
【０１０４】
ｔ７において、パワー半導体スイッチＳ１における電流は、ヌルであり、パワー半導体スイッチＳ２における電流は、負荷電流Ｉ０に達している。電流微分値検知手段１０の出力１０ｂＯｕｔは、ヌルである。パワー半導体スイッチＳ１のゲートソース間電圧ＶＧＳＳ１は、バスの負の電源Ｖｓｓまで引き下げられる。
【０１０５】
図８は、本発明が実施される場合又は実施されない場合の、オフにスイッチングしている間の、パワー半導体スイッチにおける電流及び電圧のクロノグラムを詳細に示している。
【０１０６】
ＶＤＳＳ’で示される曲線は、本発明が実施されない場合の、オフにスイッチングしている間の、パワー半導体スイッチのドレインソース間電圧を示しており、ＶＤＳＳで示される曲線は、本発明が実施される場合の、オフにスイッチングしている間の、パワー半導体スイッチのドレインソース間電圧を示している。
【０１０７】
ＩＤＳ’で示される曲線は、本発明が実施されない場合の、オフにスイッチングしている間の、パワー半導体スイッチのドレインソース間電流を示しており、ＩＤＳで示される曲線は、本発明が実施される場合の、オフにスイッチングしている間の、パワー半導体スイッチのドレインソース間電流を示している。
【０１０８】
ＶＧＳＳ’で示される曲線は、本発明が実施されない場合の、オフにスイッチングしている間の、パワー半導体スイッチのゲートソース間電圧を示しており、ＶＧＳＳで示される曲線は、本発明が実施される場合の、オフにスイッチングしている間の、パワー半導体スイッチのゲートソース間電圧を示している。
【０１０９】
図８で見ることができるように、本発明は、電流遷移速度及び／又は電圧オーバーシュートを低減する。
【０１１０】
図９は、本発明が実施される場合又は実施されない場合の、オンにスイッチングしている間の、パワー半導体スイッチにおける電流及び電圧のクロノグラムを詳細に示している。
【０１１１】
ＶＤＳＳ’で示される曲線は、本発明が実施されない場合の、オンにスイッチングしている間の、パワー半導体スイッチのドレインソース間電圧を示しており、ＶＤＳＳで示される曲線は、本発明が実施される場合の、オンにスイッチングしている間の、パワー半導体スイッチのドレインソース間電圧を示している。
【０１１２】
ＩＤＳ’で示される曲線は、本発明が実施されない場合の、オンスイッチングしている間の、パワー半導体スイッチのドレインソース間電流を示しており、ＩＤＳで示される曲線は、本発明が実施される場合の、オンにスイッチングしている間の、パワー半導体スイッチのドレインソース間電流を示している。
【０１１３】
ＶＧＳＳ’で示される曲線は、本発明が実施されない場合の、オンにスイッチングしている間の、パワー半導体スイッチのゲートソース間電圧を示しており、ＶＧＳＳで示される曲線は、本発明が実施される場合の、オンにスイッチングしている間の、パワー半導体スイッチのゲートソース間電圧を示している。
【０１１４】
図９で見ることができるように、本発明は、電流遷移速度及び／又は電圧オーバーシュートを低減する。
【０１１５】
図１０は、本発明による、ゲート経路制御デバイスのアーキテクチャの第２の例を示している。
【０１１６】
ゲート経路制御デバイスは、例えば、バス１０１によって合わせて接続されたコンポーネントに基づくアーキテクチャと、図１１に開示するようなプログラムによって制御されるプロセッサ１００とを有する。
【０１１７】
バス１０１は、プロセッサ１００を、リードオンリーメモリＲＯＭ１０２、ランダムアクセスメモリＲＡＭ１０３及び入出力Ｉ／Ｏ  ＩＦインターフェース１０５に連結する。
【０１１８】
メモリ１０３は、変数と、図１１に開示するようなアルゴリズムに関するプログラムの命令とを受け取るように意図されたレジスタを含む。
【０１１９】
プロセッサ１００は、入出力Ｉ／Ｏ  ＩＦ１０５を通じて、ドレインソース間電流の微分の測定値、入力信号ＰＷ１又はＰＷ２を受信する。
【０１２０】
リードオンリーメモリ又は場合によりフラッシュメモリ１０２は、図１１に開示するようなアルゴリズムに関するプログラムの命令を収容し、そうした命令は、参照モジュール１０２に電源が投入されると、ランダムアクセスメモリ１０３に転送される。
【０１２１】
ゲート経路制御デバイスは、ＰＣ（パーソナルコンピューター）、ＤＳＰ（デジタル信号プロセッサ）若しくはマイクロコントローラー等のプログラマブルコンピューティングマシンによる、命令若しくはプログラムのセットの実行により、ソフトウェアで実装するか、又は、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）若しくはＡＳＩＣ（特定用途向け集積回路）等、マシン若しくは専用コンポーネントにより、ハードウェアで実装することができる。
【０１２２】
言い換えれば、ゲート経路制御デバイスは、ゲート経路制御デバイスに、図１１に開示するようなアルゴリズムに関するプログラムを実行させる、回路、又は回路を備える装置を備える。
【０１２３】
図１１は、ゲート経路制御デバイスの第２の例による、ゲート経路制御デバイスによって実行されるアルゴリズムを示している。
【０１２４】
ステップＳ１１０において、ゲート経路制御デバイスは、半導体パワースイッチを駆動するように意図される入力信号を受信し、
ステップＳ１１１において、ゲート経路制御デバイスは、半導体パワースイッチを通るドレインソース間電流を検知し、検知されたドレインソース間電流を示す電圧を取得し、
ステップＳ１１２において、ゲート経路制御デバイスは、検知されたドレインソース電力を示す電圧を増幅させ、
ステップＳ１１３において、ゲート経路制御デバイスは、所与の時間中、検知されたドレインソース間電流を示す電圧の増幅された値を、入力信号に加える、
ことを含むことを特徴とする。
【０１２５】
当然のことながら、本発明の範囲から逸脱することなく、上記で説明した本発明の実施形態に対して多くの変更を行うことができる。
【図１】
2021511003.tif 000004
【図２】
2021511003.tif 000005
【図３】
2021511003.tif 000006
【図４】
2021511003.tif 000007
【図５】
2021511003.tif 000008
【図６】
2021511003.tif 000009
【図７Ａ】
2021511003.tif 000010
【図７Ｂ】
2021511003.tif 000011
【図８】
2021511003.tif 000012
【図９】
2021511003.tif 000013
【図１０】
2021511003.tif 000014
【図１１】
2021511003.tif 000015
【手続補正書】
【提出日】令和2年7月2日(2020.7.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
負荷に電流を与える半導体パワースイッチの導通状態から非導通状態へ、又は、非導通状態から導通状態へのスイッチングを制御するデバイスであって、前記半導体パワースイッチを駆動する入力信号を受信し、前記デバイスは、
前記半導体パワースイッチを通るドレインソース間電流の微分値を検知し、検知されたドレインソース間電流の微分値を示す電圧を取得する手段と、
検知されたドレインソース間電流の微分値を示す電圧を増幅させる手段と、
ゲート遷移時間、電圧遷移時間及び電流遷移時間の和に所定のマージンが加えられた所与の時間の間、前記入力信号と前記所与の時間だけ遅延した入力信号との排他的または論理演算を使用して、検知されたドレインソース間電流の微分値を示す電圧の増幅された値を前記入力信号に加える手段と、
を備えることを特徴とする、デバイス。
【請求項２】
前記半導体パワースイッチを通るドレインソース間電流の微分値を検知する手段は、ロゴスキーコイルから構成されることを特徴とする、請求項１に記載のデバイス。
【請求項３】
前記半導体パワースイッチは、降圧コンバータに含まれることを特徴とする、請求項１又は２に記載のデバイス。
【請求項４】
前記半導体パワースイッチは、ブーストコンバータに含まれることを特徴とする、請求項１又は２に記載のデバイス。
【請求項５】
前記半導体パワースイッチは、第１の半導体パワースイッチ及び第２の半導体パワースイッチを備えるハーフブリッジ構成に含まれ、各半導体パワースイッチの前記スイッチングは、導通状態から非導通状態へ、又は、非導通状態から導通状態への前記スイッチングを制御するそれぞれのデバイスによって制御されることを特徴とする、請求項１又は２に記載のデバイス。
【請求項６】
負荷に電流を与える半導体パワースイッチの導通状態から非導通状態へ、又は、非導通状態から導通状態へのスイッチングを制御する方法であって、前記方法は、
前記半導体パワースイッチを駆動する入力信号を受信するステップであって、
前記半導体パワースイッチを通るドレインソース間電流の微分値を検知し、検知されたドレインソース間電流の微分値を示す電圧を取得するステップと、
検知されたドレインソース間電流の微分値を示す電圧を増幅させるステップと、
ゲート遷移時間、電圧遷移時間及び電流遷移時間の和に所定のマージンが加えられた所与の時間の間、前記入力信号と前記所与の時間だけ遅延した入力信号との排他的または論理演算を使用して、検知されたドレインソース間電流の微分値を示す電圧の増幅された値を前記入力信号に加えるステップと、
を含むことを特徴とする、方法。
【請求項７】
前記半導体パワースイッチを通る検知されたドレインソース間電流の微分値は、ロゴスキーコイルを用いて実行されることを特徴とする、請求項６に記載の方法。
【国際調査報告】
2021511003.tif 000016
2021511003.tif 000017