(57)【要約】  量子計算中の熱および熱雑音を低減するべく極低温用途のための高熱伝導率基板に多数のマイクロ波減衰器を実装する技法が提供される。１つの実施形態では、極低温環境で使用するためのデバイスが提供され、当該デバイスは、規定閾値より大きい熱伝導率を有する基板と、基板上に作成され、−５０デシベル未満のクロストークを維持するために分離間隙を有して配置される複数の伝送ラインと、複数の伝送ラインに埋め込まれた１つまたは複数のマイクロ波減衰器とを含む。
2021532579.tif 000002
【特許請求の範囲】
【請求項１】
規定閾値より大きい熱伝導率を有する基板と、
前記基板上に作成された複数の伝送ラインであり、約−５０デシベル未満のクロストークを維持するために前記複数の伝送ライン間に分離間隙を有して配置される、前記複数の伝送ラインと、
前記複数の伝送ラインに埋め込まれた１つまたは複数のマイクロ波減衰器と
を含むデバイス。
【請求項２】
前記基板の少なくとも一部分のまわりに置かれ、前記複数の伝送ラインに接続される１つまたは複数のコネクタであり、前記１つまたは複数のコネクタのうちのあるコネクタが、５ｍｍ当たり１接続を超える密度を有する、前記１つまたは複数のコネクタ
をさらに含む、請求項１に記載のデバイス。
【請求項３】
前記基板が、サファイア、シリコン、およびガリウム砒素からなる群から選択された材料によって構成される、請求項１に記載のデバイス。
【請求項４】
前記複数の伝送ラインのうちの少なくとも１つの伝送ラインが、コプレーナ導波路である、請求項１に記載のデバイス。
【請求項５】
前記複数の伝送ラインのうちの少なくとも１つの伝送ラインが、マイクロストリップ形状から成る、請求項１に記載のデバイス。
【請求項６】
前記複数の伝送ラインのうちの少なくとも１つの伝送ラインが、ストリップライン形状から成る、請求項１に記載のデバイス。
【請求項７】
前記複数の伝送ラインの前記１つまたは複数のマイクロ波減衰器のうちの少なくとも１つに結合された合金
をさらに含む、請求項１に記載のデバイス。
【請求項８】
前記１つまたは複数のマイクロ波減衰器のうちの少なくとも１つと前記複数の伝送ラインとの間に結合された抵抗要素
をさらに含む、請求項１に記載のデバイス。
【請求項９】
前記１つまたは複数のマイクロ波減衰器が、ニクロム、コンスタンタン、およびマンガニンからなる群から選択された材料によって構成された合金を含む、請求項１に記載のデバイス。
【請求項１０】
規定値よりも大きい熱伝導率を有する材料から成る基板上に複数の伝送ラインを形成することであり、前記複数の伝送ラインが、−５０デシベル未満のクロストークを維持するために前記複数の伝送ライン間に分離間隙を有して配置される、前記形成することと、
前記複数の伝送ラインのそれぞれにマイクロ波減衰器を埋め込むことと
を含む方法。
【請求項１１】
前記基板のまわりに１つまたは複数のコネクタを結合させることであり、前記１つまたは複数のコネクタのうちのあるコネクタが、５ｍｍ当たり１接続を超える密度を有する、前記結合させること
をさらに含む、請求項１０に記載の方法。
【請求項１２】
前記基板上に前記複数の伝送ラインを形成することが、サファイア、シリコン、およびガリウム砒素からなる群から選択された材料によって構成された前記基板上に前記複数の伝送ラインを形成することを含む、請求項１０に記載の方法。
【請求項１３】
前記複数の伝送ラインを形成することが、前記複数の伝送ラインのうちの少なくとも１つの伝送ラインがコプレーナ導波路であるように前記複数の伝送ラインを形成することを含む、請求項１０に記載の方法。
【請求項１４】
前記複数の伝送ラインを形成することが、前記複数の伝送ラインのうちの少なくとも１つの伝送ラインがマイクロストリップ形状から成るように前記複数の伝送ラインを形成することを含む、請求項１０に記載の方法。
【請求項１５】
前記複数の伝送ラインを形成することが、前記複数の伝送ラインのうちの少なくとも１つの伝送ラインがストリップライン形状から成るように前記複数の伝送ラインを形成することを含む、請求項１０に記載の方法。
【請求項１６】
前記マイクロ波減衰器のうちの１つまたは複数に合金を施すこと
をさらに含む、請求項１０に記載の方法。
【請求項１７】
前記マイクロ波減衰器のうちの少なくとも１つと前記伝送ラインとの間に抵抗要素を結合させることであり、前記抵抗要素が、室温から極低温温度まで超電導転移なしに抵抗性を示す、前記結合させること
をさらに含む、請求項１０に記載の方法。
【請求項１８】
前記マイクロ波減衰器が、ニクロム、コンスタンタン、およびマンガニンからなる群から選択された材料によって構成される合金から形成される、請求項１０に記載の方法。
【請求項１９】
サファイア、シリコン、およびガリウム砒素からなる群から選択された材料を含む基板と、
前記基板上に作成された複数の伝送ラインであり、前記複数の伝送ライン間のクロストークが−５０デシベル未満となるように配置される、前記複数の伝送ラインと、
前記複数の伝送ラインのうちのある伝送ラインに埋め込まれた１つまたは複数のマイクロ波減衰器であり、前記１つまたは複数のマイクロ波減衰器のうちのあるマイクロ波減衰器の減衰値が、所望の減衰レベルに設定される、前記１つまたは複数のマイクロ波減衰器と
を含む構造体。
【請求項２０】
前記マイクロ波減衰器が、ニクロム、コンスタンタン、およびマンガニンからなる群から選択された材料によって構成された合金を含む、請求項１９に記載の構造体。
【請求項２１】
前記基板の少なくとも一部分のまわりに置かれ、前記複数の伝送ラインに接続される１つまたは複数のコネクタであり、前記１つまたは複数のコネクタのうちのあるコネクタが、５ｍｍ当たり１接続を超える密度を有する、前記１つまたは複数のコネクタ
をさらに含む、請求項１９に記載の構造体。
【請求項２２】
前記複数の伝送ラインのうちの少なくとも１つの伝送ラインが、コプレーナ導波路である、請求項２１に記載の構造体。
【請求項２３】
サファイア、シリコン、およびガリウム砒素からなる群から選択された材料を含む基板を形成することと、
前記基板上の複数のコプレーナ導波路であり、−５０デシベル未満のクロストークを達成するために前記複数のコプレーナ導波路間に規定の分離間隙を有して配置される、複数のコプレーナ導波路を形成することと、
前記複数のコプレーナ導波路の伝送ラインに１つまたは複数のマイクロ波減衰器を埋め込むことであり、前記１つまたは複数のマイクロ波減衰器のマイクロ波減衰器の寸法が、規定減衰レベルに基づく、前記埋め込むことと
を含む方法。
【請求項２４】
前記１つまたは複数のマイクロ波減衰器のうちの少なくとも１つと前記複数のコプレーナ導波路のうちの少なくとも１つとの間に合金を結合させることと、
前記１つまたは複数のマイクロ波減衰器のうちの前記少なくとも１つを前記基板に抵抗材料を介して結合させることと
をさらに含む、請求項２３に記載の方法。
【請求項２５】
メートル−ケルビン当たり１００ワットより大きい熱伝導率を有する基板を形成することと、
前記基板上の複数のコプレーナ導波路であり、−５０デシベル未満のクロストークを達成するために前記複数のコプレーナ導波路間に規定の分離間隙を有して配置される、複数のコプレーナ導波路を形成することと、
前記基板の少なくとも一部分のまわりに位置づけられ、複数の伝送ラインに接続される１つまたは複数のコネクタを形成することであり、前記１つまたは複数のコネクタのコネクタが、５ｍｍ当たり１接続を超える密度を有する、前記形成することと
を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
主題の開示は、一般に、極低温デバイスに関し、より詳細には、量子計算中の熱および熱雑音を低減するために高熱伝導率基板にマイクロ波減衰器を備えた多数の伝送ラインを有する極低温デバイスに関する。
【背景技術】
【０００２】
スーパーコンピュータ（例えば、量子コンピュータ）は、一般のコンピュータよりも大幅に高速におよびより効率的に情報を処理することができる強力なマシンである。量子物理学の原理を基礎にして、量子計算は、新しいタイプのアルゴリズムを実行し、従来のコンピューティングシステムよりも全体論的に情報を処理することができる。量子コンピュータは、新薬発見、人工システムの最適化、人工知能、および多数の他の用途に使用することができる。量子コンピュータは、量子物理学の原理である重ね合せおよびもつれに従って動作するキュービットの動作に基づく。重ね合せは、キュービットが１と０の両方の値を同時に表すことを意味する。もつれは、キュービットが互いに相関することができ、あるキュービットの状態が別のキュービットの状態に依存し得ることを意味する。これらの原理を使用して、キュービットは高度なスイッチとして働くことができる。単一のキュービットは、値０と１の両方を同時に（または並行して）および組み合わせて表すことができる。２つのキュービットは、４つの値（例えば、００、０１、１０、１１）を同時に（または並行して）表すことができる。同様に、３つのキュービットは２３の値を表すことができ、５０個のキュービットが２５０の値を同時に（または並行して）表すことができる。
【０００３】
量子ビットは、移動光子から微細加工電気回路にわたるいくつかの大きく異なるシステムで実現することができる。後者の場合、典型的なキュービットは数ギガヘルツ領域で動作する。これにより、キュービットは熱雑音の影響を受けやすくなる。キュービットを熱雑音から保護するために、キュービットは、例えば極低温希釈冷却機を使用して、わずか数ミリケルビンの温度に冷却される。量子ビットの制御および測定信号は、マイクロ波同軸ラインによって送り出される。ラインごとに多重化することができるキュービットの数に限界があるために、いくつかの入力ラインが、一般に、量子プロセッサを操作するのに必要とされる。量子コンピュータを効率的に操作するために、かなりの量の減衰が冷却の各段階で適用されて、キュービットを熱雑音から保護する。しかしながら、そのようなシステムの欠点は、各々に対して別個の減衰器を使用することが数個を超えるライン（例えば、５０個を超えるライン）では実用的でなくなることである。駆動ライン密度を増加させるには、小さい占有面積の減衰器が必要になる。さらに、マイクロ波ラインは、個別接続ではなく高密度接続を使用して、クライオスタットの各段階間で接続されなければならない。
【０００４】
異なるサイズおよびタイプの減衰器を使用することによって減衰させるいくつかの取り組みがなされてきた。現在、サブミニチュア・バージョンのＡ（ＳＭＡ）／サブミニチュア・プッシュオン（ＳＭＰ）減衰器が使用されている。しかしながら、これらの様式の減衰器は大きく（例えば、約５ミリメートル（ｍｍ）直径）、したがって、さらに多くの入力ラインが追加されるとき実用的でない。微小電気機械システム（ＭＥＭＳ）減衰器などの統合的解決策は、小さいが、組み合わせることが困難で、組み立てることが困難である。さらに、これらの既存の解決策は、低いクロストーク（例えば、伝送ライン間の信号漏洩）を維持しながら量子用途のために単一基板上で多数の減衰器を使用する統合的解決策を実現するという望ましい結果を達成しない。いくつかの解決策では、減衰器が互いに接近している場合、クロストークが高くなりすぎる。さらに、これらの解決策で使用される基板は、十分な熱平衡化（例えば、信号電力が減衰器によって低減されるとき発生する熱の採取）がなされず、それが、キュービットに影響を与えることがある。結局、これらのオプションは、ライン密度の増加を可能にする小型化されていない。
【発明の概要】
【０００５】
以下は、本発明の１つまたは複数の実施形態の基本的な理解を提供するために、発明の概要を提示する。この発明の概要は、重要なまたは決定的な要素を特定し、実施形態の範囲または特許請求の範囲を定めるものではない。その唯一の目的は、後で提示されるより詳細な説明の前置きとして簡単な形態で概念を提示することである。本明細書で説明される１つまたは複数の実施形態では、極低温デバイスに役立つシステム、方法、装置、またはコンピュータ・プログラム製品、あるいはその組合せが説明される。
【０００６】
一実施形態によれば、デバイスが提供される。１つの例では、デバイスは、規定閾値より大きい熱伝導率を有する基板を含む。１つまたは複数の実施態様では、複数の伝送ラインが、基板上に作成され、−５０デシベル（ｄＢ）未満のクロストークを維持するために複数の伝送ライン間に分離間隙を有して配置される。１つまたは複数の実施態様では、デバイスは、複数の伝送ラインに埋め込まれた１つまたは複数のマイクロ波減衰器を含む。そのようなデバイスの利点は、量子コンピュータの製造業者が、ライン間の低いクロストークを維持しながら小さい占有面積を使用してクライオスタットに設置できる駆動ラインの数を増加させることができることである。
【０００７】
いくつかの例では、マイクロ波減衰器は、ニクロム、コンスタンタン、およびマンガニンからなる群から選択された材料によって構成された合金より成る。そのようなデバイスの利点は、イノベーションによる極低温デバイスが、伝送ラインに所望のマイクロ波減衰器を維持しながら様々な温度の下で動作することができることである。
【０００８】
別の実施形態では、方法が提供される。１つの例では、この方法は、規定値よりも大きい熱伝導率を有する材料から成る基板上に複数の伝送ラインを形成することであり、複数の伝送ラインが、−５０ｄＢ未満のクロストークを維持するために複数の伝送ライン間に分離間隙を有して配置される、形成することを含む。１つまたは複数の実施態様では、この方法は、複数の伝送ラインのそれぞれにマイクロ波減衰器を埋め込むことを含む。そのような方法の利点は、量子コンピュータの製造業者が、閾値未満のクロストークを維持しながら小さい占有面積を使用して伝送ラインを増加させることによって操作することができるキュービットの数を増加させることができることである。
【０００９】
いくつかの例では、マイクロ波減衰器は、ニクロム、コンスタンタン、およびマンガニンからなる群から選択された材料によって構成された合金から形成することができる。そのような方法の利点は、本イノベーションによる極低温デバイスが、伝送ラインに所望のマイクロ波減衰器を維持しながら様々な温度の下で動作することができることである。
【００１０】
別の実施形態では、サファイア、シリコン、およびガリウム砒素からなる群から選択された材料を含む基板を含む構造体が提供される。１つまたは複数の実施態様では、構造体は、基板上に作成された複数の伝送ラインであり、複数の伝送ライン間のクロストークが−５０ｄＢ未満となるように配置される、複数の伝送ラインを含む。いくつかの実施形態では、構造体は、複数の伝送ラインの伝送ラインに埋め込まれた１つまたは複数のマイクロ波減衰器であって、１つまたは複数のマイクロ波減衰器のマイクロ波減衰器の減衰値が、所望の減衰レベルに設定される、１つまたは複数のマイクロ波減衰器を含む。そのような構造体の利点は、量子コンピュータの製造業者が、小さい占有面積を維持し閾値未満のクロストークを維持しながら伝送ラインを増加させることによって操作することができるキュービットの数を増加させることができることである。
【００１１】
いくつかの例では、構造体は、マイクロ波減衰器を基板に結合させる合金をさらに含む。そのような構造体の利点は、イノベーションによる極低温デバイスが、マイクロ波減衰器を基板に固定しながら様々な温度の下で動作することができることである。
【００１２】
別の実施形態では、サファイア、シリコン、およびガリウム砒素からなる群から選択された材料を含む基板を形成することを含む方法が提供される。１つまたは複数の実施態様では、この方法は、基板上の複数のコプレーナ導波路であり、−５０デシベル未満のクロストークを達成するために複数のコプレーナ導波路間に規定の分離間隙を有して配置される、複数のコプレーナ導波路を形成することをさらに含む。１つまたは複数の実施態様では、この方法は、複数のコプレーナ導波路の伝送ラインに１つまたは複数のマイクロ波減衰器を埋め込むことであり、１つまたは複数のマイクロ波減衰器のマイクロ波減衰器の寸法が、規定減衰レベルに基づく、埋め込むことをさらに含む。そのような方法の利点は、量子コンピュータの製造業者が、小さき占有面積を維持し閾値未満のクロストークを維持しながら伝送ラインを増加させることによって操作することができるキュービットの数を増加させることができることである。
【００１３】
いくつかの例では、この方法は、１つまたは複数あるうちの少なくとも１つのマイクロ波減衰器と、複数あるうちの少なくとも１つのコプレーナ導波路との間に合金を結合させることをさらに含む。１つまたは複数の実施態様では、この方法は、１つまたは複数のマイクロ波減衰器のうちの少なくとも１つを基板に抵抗材料を介して結合させることを含む。そのような方法の利点は、イノベーションによる極低温デバイスが、マイクロ波減衰器を基板に固定しながら極低温温度で動作することができることである。
【００１４】
別の実施形態では、メートル−ケルビン当たり１００ワットより大きい熱伝導率を有する基板を形成することを含む方法が提供される。１つまたは複数の実施態様では、この方法は、基板上の複数のコプレーナ導波路であり、−５０デシベル未満のクロストークを達成するために複数のコプレーナ導波路間に規定の分離間隙を有して配置される、複数のコプレーナ導波路を形成することをさらに含む。１つまたは複数の実施態様では、この方法は、基板の少なくとも一部分のまわりに位置づけられ、複数の伝送ラインに接続される１つまたは複数のコネクタを形成することであり、当該コネクタが、５ｍｍ当たり１接続を超える密度を有する、形成することをさらに含む。利点は、基板および伝送ラインが、その後、個々のコネクタではなく高密度マイクロ波コネクタに容易に接続することができることである。
【００１５】
本特許または出願ファイルには、カラーで作成された少なくとも１つの図面が含まれる。カラー図面によるこの特許または特許出願公開の写しは、請求および所要の手数料の納付により特許商標庁によって提供される。
【図面の簡単な説明】
【００１６】
【図１】本明細書に記載された１つまたは複数の実施形態による例示の非限定の希釈冷却システムを示す図である。
【図２】本明細書に記載された１つまたは複数の実施形態による例示の非限定の極低温デバイスを示す図である。
【図３】本明細書に記載された１つまたは複数の実施形態による例示の非限定の統合型マイクロ波減衰器を示す図である。
【図４】本明細書に記載された１つまたは複数の実施形態による例示の非限定の統合型マイクロ波減衰器を示す図である。
【図５】本明細書に記載された１つまたは複数の実施形態による伝送ラインの例示の非限定の構成を示す図である。
【図６】本明細書に記載された１つまたは複数の実施形態による図２の極低温デバイスの例示の非限定の拡大図である。
【図７】本明細書に記載された１つまたは複数の実施形態による極低温デバイスのテストからの例示の非限定のシミュレーション・データを示す図である。
【図８】本明細書に記載された１つまたは複数の実施形態による極低温デバイスの実装を容易にする例示の非限定のコンピュータ実装方法の流れ図である。
【図９】本明細書に記載された１つまたは複数の実施形態による極低温デバイスの実装を容易にする例示の非限定のコンピュータ実装方法の流れ図である。
【図１０】本明細書に記載された１つまたは複数の実施形態による極低温デバイスの実装を容易にする例示の非限定のコンピュータ実装方法の流れ図である。
【図１１】本明細書に記載された１つまたは複数の実施形態による例示の非限定の極低温デバイスを示す図である。
【発明を実施するための形態】
【００１７】
以下の詳細な説明は、単なる例示であり、実施形態または用途あるいはその両方、あるいは実施形態の使用を限定するものではない。さらに、前の「発明の概要」のセクションに、または「発明を実施するための形態」のセクションに提示されている明示または黙示の情報によって拘束されるものではない。
【００１８】
次に、１つまたは複数の実施形態が、図面を参照して説明され、同様に参照される数字は、全体を通して同様の要素を参照するために使用される。以下の記載では、説明の目的で、多数の特定の詳細が、１つまたは複数の実施形態のより完全な理解を提供するために述べられる。しかしながら、様々な場合において、１つまたは複数の実施形態は、これらの特定の詳細なしに実践できることは明らかである。
【００１９】
伝送ラインの減衰器の従来の実施態様に関する前記の問題を考えると、１つまたは複数の実施形態は、それらの問題のうちの１つまたは複数に解決策を与える多数の伝送ラインを備えた極低温デバイスを生成するために実施することができる。１つまたは複数の実施形態において、高熱伝導率基板上の多数の統合型マイクロ波減衰器を使用することによって、−５０ｄＢ未満のクロストークを維持する小型化の解決策が提供される。本明細書で使用される「高熱伝導率」という用語は、メートル−ケルビン当たり約１００ワットより大きい熱伝導率を意味する。小型化の解決策は、コスト効率と、より多くの入力ラインを使用してより多くのキュービットを処理することになるスケーラビリティと、組立ての容易さとを提供する。そのような極低温デバイスは、−５０ｄＢ未満のクロストークを維持しながら占有面積が低減されるので、スケーリングが改善されるという利点を有することができる。そのような極低温デバイスは、さらに、小さい空間での多数の伝送ラインの使用を可能にする小型化の解決策（例えば、５０個以上の伝送ラインを有する小さいチップ）を提供するという利点を有することができる。そのような極低温デバイスは、さらに、組立てを容易にするという利点を有することができ、様々な温度（例えば、室温から−４ケルビン（約華氏４５９．６７度（摂氏２３７．５９度））まで動作することができる。加えて、そのような極低温デバイスは、冷却プロセスの各段階で使用するように容易に構成することができ、様々な温度（例えば、サブゼロ近く、０ケルビン、華氏−４５９．６７度（摂氏−２７３．１５度））で動作することができる。
【００２０】
図１は、本明細書に記載された１つまたは複数の実施形態による例示の非限定の希釈冷却システム１００を示す。図示のように、希釈冷却システム１００は、入力ライン１０２、出力ライン１０４、３Ｋプレート１０６、スチル・プレート１０８、コールド・プレート１１０、１つまたは複数の極低温デバイス１１８、１２０、および１２２、ミキシング室、ならびに量子プロセッサ１２６を含む。いくつかの例では、入力ライン１０２および出力ライン１０４は、多数の伝送ラインを表す（図２で説明される）。入力ライン１０２および出力ライン１０４は、キュービット情報を、それぞれ、量子プロセッサ１２６におよび量子プロセッサ１２６から移送する。
【００２１】
冷却システム１００は、冷却の第１の段階１１２、第２の段階１１４、および第３の段階１１６を含む。いくつかの例では、極低温デバイス１１８、１２０、および１２２は、希釈冷却システム１００内の冷却の別個の段階１１２、１１４、および１１６で入力ライン１０２に結合される。いくつかの例では、極低温デバイス１１８は、３Ｋプレート１０６とスチル・プレート１０８とによって形成される冷却の第１の段階１１２を通過する入力ライン１０２に結合される。極低温デバイス１２０は、スチル・プレート１０８とコールド・プレート１１０とによって形成される冷却の第２の段階１１４を通過する入力ライン１０２に結合される。極低温デバイス１２２は、コールド・プレート１１０の下に形成される冷却の第３の段階１１６の入力ライン１０２に配置される。冷却の第３の段階は、ミキシング室１２４と量子プロセッサ１２６とを含む。冷却の第３の段階１１６は、希釈冷却システム１００の最も低温の段階である。いくつかの例では、極低温デバイス１２２は、ミキシング室１２４内の入力ライン１０２に結合される。いくつかの例では、極低温デバイス１１８、１２０、および１２２は、冷却の段階１１２、１１４、および１１６ごとに異なる構成を有することができる。
【００２２】
図２は、本明細書に記載された１つまたは複数の実施形態による例示の非限定の極低温デバイス２００を示す。図示のように、極低温デバイス２００は、第１のコネクタ２０４と、第２のコネクタ２１０と、基板２０６とを含む。いくつかの例では、複数の伝送ライン２２０が基板２０６上に製作される。追加として、いくつかの例では、伝送ライン２２０の信号電力を減衰させるために、複数の統合型マイクロ波減衰器２０８が伝送ライン２２０に結合される。
【００２３】
１つまたは複数の実施形態では、第１のコネクタ２０４および第２のコネクタ２１６は、高密度材料より成り、基板２０６の少なくとも一部分のまわりに位置づけられる。第１のコネクタ２０４は、１組の入力ライン２０２（例えば、同軸ケーブル）を、基板２０６上に製作されている対応する伝送ライン２２０に変換する。第２のコネクタ２１０は、伝送ライン２２０を、同軸ケーブルとすることができる対応する出力ライン２１４に変換する。いくつかの例では、コネクタ２０４およびコネクタ２１０は、スプリング・ピンから製作され伝送ライン２２０に結合される高密度コネクタとすることができる。いくつかの例では、コネクタ２０４およびコネクタ２１０は、高密度材料を使用して製作されたポゴ・ピンとすることができる。いくつかの実施形態では、コネクタ２０４および２１０は、複数の伝送ライン２２０のまわりに位置づけられ、それに接続され、コネクタ２０４および２１０は、５ｍｍ当たり１接続を超える密度を有する。コネクタ２０４および２１０により、極低温デバイス２００は、隣接する冷却の段階（例えば、図１の１１２、１１４、および１１６）で動作する他の極低温デバイスに接続することができる。
【００２４】
１つまたは複数の実施形態では、基板２０６は、高熱伝導率材料で構築される。本明細書で使用される「高熱伝導率」という用語は、閾値を表し、メートル−ケルビン当たり約１００ワットより大きい熱伝導率（κ＞メートル−ケルビン当たり１００ワット）を意味する。いくつかの例では、基板２０６は、例えば、５マイクロメートルから８００マイクロメートルの厚さを有することができる。次いで、いくつかの例では、様々な材料および厚さを使用して、様々な温度（例えば、室温から華氏−４５９．６７度（摂氏−２７３．１５度））での動作を可能にする基板２０６を構築することができる。基板２０６は、極低温温度で導電率を維持することができる高熱導電性材料で製作される。いくつかの例では、基板２０６は、シリコン（Ｓｉ）を使用して構築することができ、５ｍｍほどの小ささとすることができる。１つまたは複数の実施形態では、様々な材料、例えば、高熱伝導率を有するサファイア、ＧａＡｓ、アルミナ、または石英などを使用して、基板２０６を構築することができる。高熱伝導率材料を基板２０６に使用する利点は、−５０ｄＢ未満のクロストークを維持しながら、統合型マイクロ波減衰器２０８を有する多数の伝送ライン２２０を備えたより小さい表面（例えば、５ｍｍ基板２０６）を利用できることである。
【００２５】
１つまたは複数の実施形態では、伝送ライン２２０は高熱伝導率を有する基板２０６上に製作される。伝送ライン２２０はキュービットの伝送のためのものであり、１つのキュービットに対して１つの伝送ラインがある。いくつかの例では、伝送ライン２２０の数は１００個以上であることがある。いくつかの例では、伝送ライン２２０は、基板２０６上に形成され、−５０デシベル未満のクロストークを維持するために伝送ライン間に分離間隙を有して配置され得る。いくつかの例では、伝送ライン２２０は、低クロストーク（例えば、−５０ｄＢ未満）を有するコプレーナ導波路とすることができる。いくつかの例では、コプレーナ導波路（例えば、伝送ライン２２０）は、統合型マイクロ波減衰器２０８を接地するための接続部を含む。いくつかの例では、伝送ライン２２０は、伝送ライン２２０が冷却されるとき温度によって変わらない所定の減衰を有する。これらの伝送ライン２２０の密度は高く、クロストークは低く、その結果、コネクタ２０４および２１６を、基板２０６上の伝送ライン２２０に取り付けることができる。高密度伝送ライン２２０を有する利点は、クライオスタット内でより高い密度のケーブルを使用できることである。伝送ライン２２０にコプレーナ導波路を使用する利点は、統合型マイクロ波減衰器２０８を接地するために垂直相互接続アクセス（例えば、ビア）を必要としないことである。１つまたは複数の実施形態では、伝送ライン２２０は、マイクロストリップ材料（例えば、マイクロストリップ形状における）またはストリップライン材料（例えば、ストリップライン形状における）などの超電導材料を含む。
【００２６】
１つまたは複数の実施形態では、統合型マイクロ波減衰器２０８は、伝送ライン２２０に埋め込まれる。いくつかの例では、１つの伝送ライン当たり１つの統合型マイクロ波減衰器２０８がある。いくつかの例では、１つまたは複数の統合型マイクロ波減衰器２０８が、−５０ｄＢ未満のクロストークを維持するために単一の伝送ラインに埋め込まれてもよい。いくつかの例では、室温からサブゼロ温度で動作することができる合金などの高抵抗率材料を使用して、統合型マイクロ波減衰器２０８を伝送ライン２２０に固定する。いくつかの例では、合金は、ニクロム、コンスタンタン、およびマンガニン（例えば銅、ニッケル、およびマンガンからなる合金）からなる群から選択された材料によって構成される。いくつかの例では、ティー（Ｔ）構成による統合型マイクロ波減衰器が使用される（以下で図３において論じられる）。いくつかの例では、パイ（π）構成（図示せず）による統合型マイクロ波減衰器が、信号電力を制御するために伝送ラインで使用され、伝送ラインに埋め込まれ得る。
【００２７】
図３は、本明細書に記載された１つまたは複数の実施形態による例示の非限定の統合型マイクロ波減衰器３００を示す。図示のように、統合型マイクロ波減衰器３００は、複数の伝送ライン２２０（例えば、図２）の一伝送ライン３０８に埋め込まれる。いくつかの例では、伝送ライン３０８は、５０オームで動作している。１つまたは複数の実施形態では、統合型マイクロ波減衰器３００は、「Ｔ」設計とすることができ、２つのＲ１抵抗器３０２および３０４と、Ｒ２抵抗器３０６とを含み、Ｒ２抵抗器３０６は、接地構成要素３１２を含む。Ｒ２抵抗器３０６は、Ｒ１抵抗器３０２と３０４の両方に結合することができ、接地機能を備える。１つまたは複数の実施形態では、Ｒ１抵抗器３０２および３０４、ならびにＲ２抵抗器３０６のサイズは、以下に提供される式に基づく。
【数１】
2021532579.tif 000003
Ａ：ｄＢ単位の所望の減衰
Ｚ０：入力／出力ライン・インピーダンス、通常５０オーム
【００２８】
いくつかの実施態様では、統合型マイクロ波減衰器３００に要求される減衰のレベルは、伝送ライン３０８に対して低減される必要のある電力の量によって決定される。レベル減衰が決定された後、抵抗器（例えば、３０２、３０４、および３０６）の値を導出することができる。抵抗器のそれぞれの値が導出された後、必要とされる抵抗材料の量を決定することができる。
【００２９】
１つまたは複数の実施形態では、１つまたは複数の統合型マイクロ波減衰器３００が、抵抗材料（例えば、抵抗要素）を使用して伝送ライン２２０を介して基板２０６に結合され、抵抗要素は、室温から極低温温度まで超電導転移（例えば、ゼロ抵抗）なしに抵抗性を示す。いくつかの例では、統合型マイクロ波減衰器３００の形状は、減衰の値を使用して決定される。
【００３０】
いくつかの例では、抵抗材料は、室温から極低温温度まで安定した機能をもつ合金などの高抵抗率材料である。いくつかの例では、誘電体抵抗材料は、２７０Ｋ〜０．１Ｋ（例えば、極低温温度）の温度範囲で安定した抵抗率を有する高抵抗率材料のニッケル・クロム（ＮｉＣｒ）である。
【００３１】
１つまたは複数の実施形態では、合金の量および形状は、必要とされる抵抗率に基づいて決定される。以下の式を使用して、合金の寸法（例えば、量）および統合型マイクロ波減衰器３００の寸法を導き出すことができる。
【００３２】
例えば、ＮｉＣｒ抵抗のような合金を使用する抵抗要素は、Ｒ＝Ｒｓｌ／ｗとして定義され、ここで、Ｒｓはシート抵抗である。例えば、７５ナノメートルで堆積されたＮｉＣｒを使用すると、Ｒｓ＝２７Ωである。
【数２】
2021532579.tif 000004
【００３３】
図４は、本明細書に記載された１つまたは複数の実施形態による抵抗器の例示の非限定的な構成４００を示す。いくつかの例では、統合型マイクロ波減衰器４００は、２つのＲ１抵抗器４０２および４０４と、２つのＲ２抵抗器４０６および４０８とを使用するように構成される。いくつかの実施形態では、Ｒ２抵抗器４０６と４０８の両方は、並列に配置される。いくつかの例では、抵抗器Ｒ１の４０２および４０４と、Ｒ２抵抗器４０６および４０８とのサイズは、上述で提供された公式に基づく。
【００３４】
図５は、本明細書に記載された１つまたは複数の実施形態による伝送ラインの例示の非限定の構成５００を示す。図示のように、構成５００は、基板５０２と、その上に形成された伝送ライン５０６とを含む。いくつかの例では、図示のように、伝送ライン５０６は「Ｔ」の高さ５０８（例えば、厚さ）の値を有し、基板５０２は「Ｈ」の高さ５０４の値を有する。いくつかの例では、伝送ライン５０６は、伝送ライン５０６間に間隙５１０を有する。伝送ライン間の間隙５１０は、伝送ライン５０６間のクロストークを−５０ｄＢ未満に維持するためのものである。いくつかの例では、間隙５１０は、統合型マイクロ波減衰器３００のサイズおよび形状に基づいて調節することができる。いくつかの例では、伝送ライン５０６のインピーダンスは、統合型マイクロ波減衰器３００のサイズにかかわらず、伝送ライン５０６の幅５１２を調節することによって５０オームに保たれる。いくつかの例では、伝送ライン５０６の５０オームのインピーダンス・レベルを維持するために、高さ５０８の値、間隙５１０の値、および幅５１２の値が調節される。
【００３５】
図６は、本明細書に記載された１つまたは複数の実施形態による図２の極低温デバイス２００の例示の非限定の拡大図６００である。図示のように、極低温デバイス２００の拡大図６００は、伝送ライン６０２の例示的な構成を示す。伝送ライン６０２は、Ｄ１  ６０４およびＤ２  ６０６の分離を伴って形成される。いくつかの例では、伝送ライン６０２の構成は、統合型マイクロ波減衰器６１０のサイズと、統合型マイクロ波減衰器６１０を伝送ライン６０２に固定するために使用される材料（例えば、合金）とに基づくことができる。さらに、統合型マイクロ波減衰器６１０のサイズは、伝送ライン６０２の伝送電力の必要な減衰に応じて変わる。さらに、極低温デバイス６００が冷却のどの段階（図１、１００の１１２、１１４、または１１６）で動作しているかに応じて、統合型マイクロ波減衰器６１０のサイズ（例えば、Ｈ１値およびＷ１値）が変わることがあり、それによって、伝送ライン６０２の構成が変わる。
【００３６】
図７は、本明細書に記載された１つまたは複数の実施形態による極低温デバイス２００のテストからの例示の非限定のシミュレーション・データ７００を示す。図示のように、ライン７０２は、一実施形態による例示的な統合型マイクロ波減衰器３００を使用して生成されたテスト結果を示す。ライン７０４は、反射係数のテスト結果を示す。ライン７０６および７０８は、統合型マイクロ波減衰器３００を保持する２つの伝送ライン間のクロストーク・レベルを示す。
【００３７】
シミュレーションからの結果は、以下のことを示している。統合型マイクロ波減衰器３００は、０から２０ギガヘルツ（ＧＨｚ）のスペクトルにわたってライン７０２で示された一定レベルで機能している。統合型マイクロ波減衰器３００の−２０ｄＢのクロストーク・レベルは、許容可能で望ましいと考えられる。ライン７０４は、反射係数に焦点を当てており、入力電力が反射されて電源に戻るのではなく統合型マイクロ波減衰器３００によって消散されていることを示している。減衰より１０ｄＢから２０ｄＢ下回る−６０ｄＢと−４０ｄＢとの間のクロストークは、許容可能であると考えられる。ライン７０６および７０８は、統合型マイクロ波減衰器３００を保持する２つの伝送ライン間のクロストークに焦点を当てている。クロストーク・レベルは、周波数スペクトル全体に対して−５０ｄＢ未満であり、それゆえに、許容レベルである。
【００３８】
図８は、本明細書に記載された１つまたは複数の実施形態による極低温デバイス２００（図２）の実装を容易にする例示の非限定コンピュータ実装方法の流れ図を示す。いくつかの例では、流れ図８００は、動作環境１１００によって実施することができる。流れ図８００の動作は、図示されている順序とは異なる順序で実施できることを理解することができる。流れ図８００の動作は、図示されている順序とは異なる順序で実施できることも理解することができる。
【００３９】
非限定の例示の実施形態では、コンピューティング・デバイス（またはシステム）（例えば、コンピュータ）が提供され、１つまたは複数のプロセッサと、実行可能命令を格納する１つまたは複数のメモリを含み、実行可能命令は、１つまたは複数のプロセッサによって実行されたとき、図８の流れ図に示されるような非限定の方法を含む本明細書で説明される動作の実行を容易にすることができる。非限定の例として、１つまたは複数のプロセッサは、半導体製作を実行するように動作可能な１つまたは複数の機器に指示しまたはそれを制御することによってこの方法の実行を容易にすることができる。
【００４０】
動作８０２は、規定値よりも大きい熱伝導率を有する材料から成る基板２０６（図２）上に複数の伝送ライン２２０（図２）を形成する（例えばコンピュータによって）ことを示し、複数の伝送ライン２２０は、−５０デシベル未満のクロストークを維持するために複数の伝送ライン間に分離間隙５１０（図５）を有して配置される。動作８０４は、複数の伝送ライン２２０のそれぞれのものにマイクロ波減衰器２０８（図２）を埋め込む（例えば、コンピュータによって）ことを示す。
【００４１】
図９は、本明細書に記載された１つまたは複数の実施形態による極低温デバイス２００（図２）の実装を容易にする例示の非限定コンピュータ実装方法の流れ図を示す。いくつかの例では、流れ図９００は、動作環境１１００によって実施することができる。流れ図９００の動作は、図示されている順序とは異なる順序で実施できることを理解することができる。流れ図９００の動作は、図示されている順序とは異なる順序で実施できることも理解することができる。
【００４２】
非限定の例示の実施形態では、コンピューティング・デバイス（またはシステム）（例えば、コンピュータ）が提供され、１つまたは複数のプロセッサと、実行可能命令を格納する１つまたは複数のメモリを含み、実行可能命令は、１つまたは複数のプロセッサによって実行されたとき、図９の流れ図に示されるような非限定の方法を含む本明細書で説明される動作の実行を容易にすることができる。非限定の例として、１つまたは複数のプロセッサは、半導体製作を実行するように動作可能な１つまたは複数の機器に指示しまたはそれを制御することによってこの方法の実行を容易にすることができる。
動作９０２は、サファイア、シリコン、およびガリウム砒素からなる群から選択された材料を含む基板２０６（図２）を形成する（例えばコンピュータによって）ことを示す。動作９０４は、基板２０６上の複数のコプレーナ導波路２２０（図２）であり、−５０デシベル未満のクロストークを達成するために複数のコプレーナ導波路２２０間に規定の分離間隙５１０（図５）を有して配置される、複数のコプレーナ導波路２２０を形成する（例えば、コンピュータによって）ことを示す。動作９０６は、複数のコプレーナ導波路２２０の伝送ライン５０６（図５）にマイクロ波減衰器２０８（図２）を埋め込む（例えば、コンピュータによって）ことを示し、１つまたは複数のマイクロ波減衰器２０８のマイクロ波減衰器３００（図３）の寸法は規定減衰レベルに基づく。
【００４３】
図１０は、本明細書に記載された１つまたは複数の実施形態による極低温デバイス２００（図２）の実装を容易にする例示の非限定コンピュータ実装方法の流れ図を示す。いくつかの例では、流れ図１０００は、動作環境１１００によって実施することができる。流れ図１０００の動作は、図示されている順序とは異なる順序で実施できることを理解することができる。流れ図１０００の動作は、図示されている順序とは異なる順序で実施できることも理解することができる。
【００４４】
非限定の例示の実施形態では、コンピューティング・デバイス（またはシステム）（例えば、コンピュータ）が提供され、１つまたは複数のプロセッサと、実行可能命令を格納する１つまたは複数のメモリを含み、実行可能命令は、１つまたは複数のプロセッサによって実行されたとき、図１０の流れ図に示されるような非限定の方法を含む本明細書で説明される動作の実行を容易にすることができる。非限定の例として、１つまたは複数のプロセッサは、半導体製作を実行するように動作可能な１つまたは複数の機器に指示しまたはそれを制御することによってこの方法の実行を容易にすることができる。
【００４５】
動作１００２は、メートル−ケルビン当たり１００ワットより大きい熱伝導率を有する基板２０６（図２）を形成する（例えば、コンピュータによって）ことを示す。動作１００４は、基板２０６上の複数のコプレーナ導波路２２０（図２）であり、−５０デシベル未満のクロストークを達成するために複数のコプレーナ導波路２２０間に規定の分離間隙５１０（図５）を有して配置される、複数のコプレーナ導波路２２０を形成する（例えば、コンピュータによって）ことを示す。動作１００６は、複数のコプレーナ導波路２２０の伝送ライン５０６（図５）に１つまたは複数のマイクロ波減衰器２０８（図２）を埋め込む（例えば、コンピュータによって）ことを示す。
【００４６】
図１１は、本明細書に記載された１つまたは複数の実施形態による例示の非限定の極低温デバイス１１００を示す。図示のように、例示的な極低温デバイスは、複数の同軸ケーブル（例えば、図１の入力ライン２０２および出力ライン２１４）を有する２つの高密度コネクタ１１０２（例えば、図１のコネクタ２０４および２１０）を含む。一実施形態では、各コネクタ１１０２は、８つの同軸ケーブル１１０４を含む。高密度コネクタ１１０２は、統合型マイクロ波減衰器を有する伝送ライン（例えば、図１の伝送ライン２２０および統合型マイクロ波減衰器２０８）によって構成されたシリコン・ダイ基板１１０６（例えば、図１の基板２０６）に接続される。いくつかの例では、基板１１０６およびコネクタ１１０２は、銅ベースプレート１１０８上に形成される。
【００４７】
本イノベーションの実施形態は、任意の可能な技術的詳細レベルの統合におけるシステム、方法、装置、またはコンピュータ・プログラム製品、あるいはその組合せであり得る。コンピュータ・プログラム製品は、プロセッサに本イノベーションの態様を実行させるためのコンピュータ可読プログラム命令を有する１つのコンピュータ可読記憶媒体（または複数の媒体）を含むことができる。コンピュータ可読記憶媒体は、命令実行デバイスによる使用のための命令を保持および格納することができる有形のデバイスとすることができる。コンピュータ可読記憶媒体は、例えば、限定はしないが、電子ストレージ・デバイス、磁気ストレージ・デバイス、光学ストレージ・デバイス、電磁気ストレージ・デバイス、半導体ストレージ・デバイス、または前述のものの適切な組合せとすることができる。コンピュータ可読記憶媒体のより具体的な例の非網羅的なリストは、以下のもの、すなわち、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読出し専用メモリ（ＲＯＭ）、消去可能プログラマブル読出し専用メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、ポータブル・コンパクト・ディスク読出し専用メモリ（ＣＤ−ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、メモリ・スティック、フロッピー・ディスク、パンチカードまたは命令が記録された溝内の隆起構造などの機械的符号化デバイス、および前述のものの任意の適切な組合せをさらに含むことができる。本明細書で使用されるコンピュータ可読記憶媒体は、電波もしくは他の自由に伝播する電磁波、導波路もしくは他の伝送媒体を通って伝搬する電磁波（例えば、光ファイバ・ケーブルを通過する光パルス）、またはワイヤを通して伝送される電気信号などのそれ自体一過性信号であると解釈されるべきではない。
【００４８】
本明細書に記載されるコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／処理デバイスに、あるいはネットワーク、例えば、インターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、または無線ネットワーク、あるいはその組合せを介して外部コンピュータまたは外部ストレージ・デバイスにダウンロードされてもよい。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはその組合せを含むことができる。各コンピューティング／処理デバイスのネットワーク・アダプタ・カードまたはネットワーク・インタフェースは、ネットワークからコンピュータ可読プログラム命令を受け取り、コンピュータ可読プログラム命令を、それぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体に格納するために転送する。本イノベーションの様々な態様の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ）命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路のための構成データ、またはＳｍａｌｌｔａｌｋ、Ｃ＋＋などのようなオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語もしくは類似のプログラミング言語などの手続き型プログラミング言語を含む１つまたは複数のプログラミング言語の任意の組合せで書かれたソース・コードもしくはオブジェクト・コードのいずれかとすることができる。コンピュータ可読プログラム命令は、完全にユーザのコンピュータで、部分的にユーザのコンピュータで、スタンドアロン・ソフトウェア・パッケージとして、部分的にユーザのコンピュータおよび部分的にリモート・コンピュータで、または完全にリモート・コンピュータもしくはサーバで実行することができる。後者のシナリオでは、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）もしくはワイド・エリア・ネットワーク（ＷＡＮ）を含む任意のタイプのネットワークを介してユーザのコンピュータに接続されてもよく、または外部コンピュータへの接続がなされてもよい（例えば、インターネット・サービス・プロバイダを使用してインターネットを介して）。いくつかの実施形態では、例えば、プログラマブル論理回路、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラマブル論理アレイ（ＰＬＡ）を含む電子回路は、本イノベーションの態様を実行するために、コンピュータ可読プログラム命令の状態情報を利用して電子回路をカスタマイズすることによってコンピュータ可読プログラム命令を実行することができる。
【００４９】
本イノベーションの態様は、本イノベーションの実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品の流れ図またはブロック図あるいはその両方を参照して本明細書に記載されている。流れ図またはブロック図あるいはその両方の各ブロック、および流れ図またはブロック図あるいはその両方におけるブロックの組合せは、コンピュータ可読プログラム命令によって実施できることが理解されるであろう。これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラマブル・データ処理装置のプロセッサを介して実行される命令が流れ図またはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定された機能／動作を実施するための手段を作り出すように、汎用コンピュータ、専用コンピュータ、またはマシンを生み出すための他のプログラマブル・データ処理装置のプロセッサに提供され得る。これらのコンピュータ可読プログラム命令はまた、命令が格納されたコンピュータ可読記憶媒体が流れ図またはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定された機能／動作の態様を実現する命令を含む製品を含むように、コンピュータ、プログラマブル・データ処理装置、または他のデバイス、あるいはその組合せに対し、特定のやり方で機能するように指示することができるコンピュータ可読記憶媒体に格納されてもよい。コンピュータ可読プログラム命令はまた、コンピュータ、他のプログラマブル装置、または他のデバイスで実行される命令が流れ図またはブロック図あるいはその両方の１つまたは複数のブロックにおいて指定された機能／動作を実施するように、コンピュータ、他のプログラマブル・データ処理装置、または他のデバイスにロードされて、一連の動作行為をコンピュータ、他のプログラマブル装置、または他のデバイスに実行させて、コンピュータ実装プロセスを生み出すことができる。
【００５０】
図における流れ図およびブロック図は、本イノベーションの様々な実施形態による、システム、方法、およびコンピュータ・プログラム製品の可能な実施態様の構成、機能、および動作を示す。これに関しては、流れ図またはブロック図の各ブロックは、指定された論理機能を実施するための１つまたは複数の実行可能命令を含む命令のモジュール、セグメント、または一部分を表すことができる。いくつかの代替の実施態様では、ブロックに記された機能は、図に記された順序から外れて行われてもよい。例えば、連続して示された２つのブロックは、実際には、実質的に並行して実行されてもよく、またはブロックは、時には、含まれる機能に応じて逆の順序で実行されてもよい。ブロック図または流れ図あるいはその両方の各ブロック、およびブロック図または流れ図あるいはその両方のブロックの組合せは、指定された機能または動作を実行するかまたは専用ハードウェアとコンピュータ命令の組合せを実行する専用ハードウェア・ベース・システムで実施することができることにも留意されたい。
【００５１】
主題が、１つのコンピュータまたは複数のコンピュータあるいはその両方で実行されるコンピュータ・プログラム製品のコンピュータ実行可能命令の一般的状況において上述されたが、当業者は、本開示がまた、他のプログラム・モジュールと組み合わせて実施されてもよいことを認識されよう。一般に、プログラム・モジュールは、タスクの実行または抽象データ型の実施あるいはその両方を行うルーチン、プログラム、コンポーネント、データ構造などを含む。その上、当業者は、本発明のコンピュータ実装方法が、単一プロセッサまたはマルチプロセッサ・コンピュータ・システム、ミニコンピューティング・デバイス、メインフレーム・コンピュータ、ならびにコンピュータ、携帯型コンピューティング・デバイス（例えば、ＰＤＡ、電話）、マイクロプロセッサ・ベースまたはプログラマブルの家庭用電化製品または産業用電子機器などを含む、他のコンピュータ・システム構成により実践され得ることを理解するであろう。例証された態様は、さらに、通信ネットワークを通してリンクされるリモート処理デバイスによってタスクが実行される分散コンピューティング環境で実践することができる。しかしながら、本開示の態様のすべてではないにしても一部は、スタンドアロン・コンピュータで実践することができる。分散コンピューティング環境では、プログラム・モジュールはローカルとリモートの両方のメモリ・ストレージ・デバイスに配置することができる。
【００５２】
本出願において使用される「コンポーネント」、「システム」、「プラットフォーム」、「インタフェース」などの用語は、１つまたは複数の特定の機能をもつコンピュータ関連エンティティまたは操作可能なマシンに関連するエンティティを指すこと、またはそれらを含むこと、あるいはその両方が可能である。本明細書で開示されたエンティティは、ハードウェア、ハードウェアとソフトウェアの組合せ、ソフトウェア、または実行中のソフトウェアのいずれかとすることができる。例えば、コンポーネントは、限定はしないが、プロセッサ上で実行されるプロセス、プロセッサ、オブジェクト、実行ファイル、実行のスレッド、プログラム、またはコンピュータ、あるいはその組合せとすることができる。例として、サーバ上で実行されるアプリケーションとサーバの両方は、コンポーネントとすることができる。１つまたは複数のコンポーネントは、プロセス内または実行のスレッド内あるいはその両方に常駐することができ、コンポーネントは、１つのコンピュータ上に局在するか、または２つ以上のコンピュータ間に分散されるか、あるいはその両方が可能である。別の例では、それぞれのコンポーネントは、様々なデータ構造が格納されている様々なコンピュータ可読媒体から実行することができる。コンポーネントは、１つまたは複数のデータ・パケットを有する信号（例えば、ローカル・システム内で、分散システム内で、または信号を介する他のシステムを有するインターネットなどのネットワークの全体にわたって、あるいはその組合せで別のコンポーネントと対話する１つのコンポーネントからのデータ）に従うなどして、ローカル・プロセスまたはリモート・プロセスあるいはその両方を介して通信することができる。別の例として、コンポーネントは、プロセッサによって実行されるソフトウェアまたはファームウェア・アプリケーションによって操作される電気または電子回路によって操作される機械的部品によって提供される特定の機能もつ装置とすることができる。そのような場合、プロセッサは、装置の内部または外部に存在することができ、ソフトウェアまたはファームウェア・アプリケーションの少なくとも一部を実行することができる。さらなる別の例として、コンポーネントは、機械的部品のない電子コンポーネントにより特定の機能を提供する装置とすることができ、電子コンポーネントは、電子コンポーネントの機能を少なくとも部分的に与えるソフトウェアまたはファームウェアを実行するためのプロセッサまたはその他の手段を含むことができる。一態様では、コンポーネントは、例えばサーバ・コンピューティング・システム内で、仮想マシンを介して電子コンポーネントをエミュレートすることができる。
【００５３】
加えて、「または」という用語は、排他的「論理和」ではなく、包含的「論理和」を意味するように意図されている。すなわち、特に指示がない限り、または文脈から明らかでない限り、「ＸがＡまたはＢを使用する」は、自然な包含的置換のいずれかを意味するよう意図されている。すなわち、ＸがＡを使用するか、ＸがＢを使用するか、またはＸがＡとＢの両方を使用する場合、「ＸがＡまたはＢを使用する」が、前述の事例のいずれかの下で満たされる。その上、対象の明細書および添付の図面において使用される「１つの（ａ）」および「１つの（ａｎ）」という冠詞は、単数形を対象にすることが特に指定されない限り、または文脈から明らかでない限り、「１つまたは複数」を意味すると一般に解釈されるべきである。本明細書で使用される「例示の」または「例示的な」あるいはその両方の用語は、例、事例、または例証としての機能を意味するように利用される。疑念を避けるために、本明細書で開示される主題は、そのような例によって限定されない。加えて、「例示の」または「例示的な」あるいはその両方として本明細書に記載された態様または設計は、他の態様または設計よりも好ましいかまたは有利であると必ずしも解釈されず、当業者に知られている同等の例示的な構造および技法を排除するように意図されていない。
【００５４】
対象の明細書において使用されるとき、「プロセッサ」という用語は、限定はしないが、シングルコア・プロセッサと、ソフトウェア・マルチスレッド実行能力をもつシングルプロセッサと、マルチコア・プロセッサと、ソフトウェア・マルチスレッド実行能力をもつマルチコア・プロセッサと、ハードウェア・マルチスレッド技術をもつマルチコア・プロセッサと、並列プラットフォームと、分散共有メモリをもつ並列プラットフォームとを含む、実質的に任意のコンピューティング処理ユニットまたはデバイスを指すことができる。追加として、プロセッサは、集積回路、特定用途向け集積回路（ＡＳＩＣ）、デジタル信号プロセッサ（ＤＳＰ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、プログラマブル・ロジック・コントローラ（ＰＬＣ）、コンプレックス・プログラマブル・ロジック・デバイス（ＣＰＬＤ）、個別のゲートまたはトランジスタ論理、個別のハードウェア・コンポーネント、あるいは本明細書に記載された機能を実行するように設計されたそれらの任意の組合せを指すことができる。さらに、プロセッサは、空間利用を最適化するために、またはユーザ機器の性能を向上させるために、限定はしないが、分子および量子ドット・ベースのトランジスタ、スイッチ、およびゲートなどのナノスケール構成を利用することができる。プロセッサはまた、コンピューティング処理ユニットの組合せとして実装されてもよい。本開示では、「ストア」、「ストレージ」、「データ・ストア」、「データ・ストレージ」、「データベース」、およびコンポーネントの動作および機能に関連する実質的に任意のその他の情報ストレージ・コンポーネントなどの用語は、「メモリ・コンポーネント」、「メモリ」に具現化されたエンティティ、またはメモリを備えたコンポーネントを指すために利用される。本明細書に記載されたメモリまたはメモリ・コンポーネントあるいはその両方は、揮発性メモリまたは不揮発性メモリのいずれかとすることができ、あるいは揮発性メモリと不揮発性メモリの両方を含むことができることが理解されるべきである。限定ではなく例として、不揮発性メモリは、読出し専用メモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能ＲＯＭ（ＥＥＰＲＯＭ）、フラッシュ・メモリ、または不揮発性ランダム・アクセス・メモリ（ＲＡＭ）（例えば、強誘電体ＲＡＭ（ＦｅＲＡＭ））を含むことができる。揮発性メモリは、例えば、外部キャッシュ・メモリとして機能することができるＲＡＭを含むことができる。限定ではなく例として、ＲＡＭは、同期ＲＡＭ（ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、同期ＤＲＡＭ（ＳＤＲＡＭ）、ダブル・データ・レートＳＤＲＡＭ（ＤＤＲ  ＳＤＲＡＭ）、拡張ＳＤＲＡＭ（ＥＳＤＲＡＭ）、シンクリンクＤＲＡＭ（ＳＬＤＲＡＭ）、ダイレクト・ラムバスＲＡＭ（ＤＲＲＡＭ）、ダイレクト・ラムバス・ダイナミックＲＡＭ（ＤＲＤＲＡＭ）、およびラムバス・ダイナミックＲＡＭ（ＲＤＲＡＭ）などの多くの形態で利用可能である。追加として、本明細書のシステムまたはコンピュータ実装方法の開示されたメモリ・コンポーネントは、これらおよび他の���切なタイプのメモリを含むが、含むことに限定されないことが意図される。
【００５５】
上述したものは、システム、コンピュータ・プログラム製品、およびコンピュータ実装方法の単なる例を含む。当然、本開示を説明する目的で、コンポーネント、製品、またはコンピュータ実装方法、あるいはその組合せの考えられるすべての組合せを説明することは不可能であるが、当業者は、本開示の多くのさらなる組合せおよび置換が可能であることを認識することができる。さらに、「含む（ｉｎｃｌｕｄｅｓ）」、「有する（ｈａｓ）」、「所有する（ｐｏｓｓｅｓｓｅｓ）」などの用語が、「発明を実施するための形態」、特許請求の範囲、付録、および図面において使用される範囲で、そのような用語は、「備えている、含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」が特許請求におけるつなぎ言葉として使用されるときに解釈されるような「備えている、含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」という用語と同様の方法で包含的であるように意図される。様々な実施形態の説明が、例示の目的で提示されているが、網羅的であること、または開示された実施形態に限定されることは意図されていない。記載された実施形態の範囲から逸脱することなく、多くの変形および変更が当業者には明らかであろう。本明細書で使用された用語は、実施形態の原理、実際の用途、もしくは市場で見いだされる技術に対する技術的改善を最も良く説明するように、または当業者が本明細書で開示された実施形態を理解できるように選ばれた。
【図１】
2021532579.tif 000005
【図２】
2021532579.tif 000006
【図３】
2021532579.tif 000007
【図４】
2021532579.tif 000008
【図５】
2021532579.tif 000009
【図６】
2021532579.tif 000010
【図７】
2021532579.tif 000011
【図８】
2021532579.tif 000012
【図９】
2021532579.tif 000013
【図１０】
2021532579.tif 000014
【図１１】
2021532579.tif 000015
【手続補正書】
【提出日】令和3年10月6日(2021.10.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
規定閾値より大きい熱伝導率を有する基板と、
前記基板上に作成され、−５０デシベル未満のクロストークを維持するためにそれぞれの間に分離間隙を有して配置される、複数の伝送ラインと、
前記複数の伝送ラインに埋め込まれた１つまたは複数のマイクロ波減衰器と
を含むデバイス。
【請求項２】
前記基板のまわりの少なくとも一部分に置かれ、前記複数の伝送ラインに接続される１つまたは複数のコネクタをさらに含み、前記コネクタの少なくとも１つが、５ｍｍ当たり１接続を超える密度を有する、請求項１に記載のデバイス。
【請求項３】
前記基板が、サファイア、シリコン、およびガリウム砒素からなる群から選択された材料を含む、請求項１に記載のデバイス。
【請求項４】
前記複数の伝送ラインのうちの少なくとも１つが、コプレーナ導波路である、請求項１に記載のデバイス。
【請求項５】
前記複数の伝送ラインのうちの少なくとも１つが、マイクロストリップ形状またはストリップライン形状から成る、請求項１に記載のデバイス。
【請求項６】
前記基板は、メートル−ケルビン当たり１００ワットより大きい熱伝導率を有する、請求項１に記載のデバイス。
【請求項７】
前記マイクロ波減衰器のうちの少なくとも１つに結合された合金をさらに含む、請求項１に記載のデバイス。
【請求項８】
前記マイクロ波減衰器のうちの少なくとも１つと前記伝送ラインとの間に結合された抵抗要素をさらに含む、請求項１に記載のデバイス。
【請求項９】
前記マイクロ波減衰器が、ニクロム、コンスタンタン、およびマンガニンからなる群から選択された材料を含む、請求項１に記載のデバイス。
【請求項１０】
規定値よりも大きい熱伝導率を有する材料から成る基板上に、−５０デシベル未満のクロストークを維持するためにそれぞれの間に分離間隙を有して配置される、複数の伝送ラインを形成することと、
前記複数の伝送ラインのそれぞれにマイクロ波減衰器を埋め込むことと
を含む方法。
【請求項１１】
前記基板のまわりに１つまたは複数のコネクタを結合させることをさらに含み、前記コネクタの少なくとも１つが、５ｍｍ当たり１接続を超える密度を有する、請求項１０に記載の方法。
【請求項１２】
前記基板は、サファイア、シリコン、およびガリウム砒素からなる群から選択された材料を含む、請求項１０に記載の方法。
【請求項１３】
前記伝送ラインの少なくとも１つがコプレーナ導波路である、請求項１０に記載の方法。
【請求項１４】
前記伝送ラインの少なくとも１つがマイクロストリップ形状またはストリップライン形状から成る、請求項１０に記載の方法。
【請求項１５】
前記基板は、メートル−ケルビン当たり１００ワットより大きい熱伝導率を有する、請求項１０に記載の方法。
【請求項１６】
前記マイクロ波減衰器の少なくとも１つに合金を施すことをさらに含む、請求項１０に記載の方法。
【請求項１７】
前記マイクロ波減衰器のうちの少なくとも１つと前記伝送ラインとの間に抵抗要素を結合させることをさらに含み、前記抵抗要素は、室温から極低温温度まで超電導転移なしに抵抗性を示す、請求項１０に記載の方法。
【請求項１８】
前記マイクロ波減衰器が、ニクロム、コンスタンタン、およびマンガニンからなる群から選択された材料を含む、請求項１０に記載の方法。
【請求項１９】
サファイア、シリコン、およびガリウム砒素からなる群から選択された材料を含む基板と、
前記基板上に作成された複数の伝送ラインであり、前記複数の伝送ライン間のクロストークが−５０デシベル未満となるように配置される、前記複数の伝送ラインと、
前記伝送ラインに埋め込まれた１つまたは複数のマイクロ波減衰器であり、前記マイクロ波減衰器の減衰値が、所望の減衰レベルに設定される、前記１つまたは複数のマイクロ波減衰器と
を含む構造体。
【請求項２０】
サファイア、シリコン、およびガリウム砒素からなる群から選択された材料を含む基板を形成することと、
前記基板上の複数のコプレーナ導波路であり、−５０デシベル未満のクロストークを達成するために前記複数のコプレーナ導波路間に規定の分離間隙を有して配置される、複数のコプレーナ導波路を形成することと、
前記複数のコプレーナ導波路の伝送ラインに１つまたは複数のマイクロ波減衰器を埋め込むことであり、前記マイクロ波減衰器の寸法が、規定減衰レベルに基づく、前記埋め込むことと
を含む方法。
【国際調査報告】
2021532579.tif 000016
2021532579.tif 000017
2021532579.tif 000018