(57)【要約】アレイ基板、表示パネル及び表示装置が提供される。当該アレイ基板は、複数のピクセルユニットを含み、各ピクセルユニットは、蓄積コンデンサを含み、前記蓄積コンデンサは、少なくとも３つの互いに平行である電極板を含み、前記少なくとも３つの互いに平行である電極板は、第１電極板と、第２電極板と、第３電極板とを含み、前記第１電極板は、前記第２電極板に電気的に接続され、前記第３電極板は、前記第１電極板と前記第２電極板の間に設置され、且つ前記第１電極板及び前記第２電極板は、それぞれ前記第３電極板と互いに対向する部分を有する。
2021516353.tif 000002
【特許請求の範囲】
【請求項１】
アレイ基板であって、
複数のピクセルユニットを含み、
各ピクセルユニットは、蓄積コンデンサを含み、前記蓄積コンデンサは、少なくとも３つの互いに平行である電極板を含み、
前記少なくとも３つの互いに平行である電極板は、第１電極板と、第２電極板と、第３電極板とを含み、
前記第１電極板は、前記第２電極板に電気的に接続され、前記第３電極板は、前記第１電極板と前記第２電極板の間に設置され、且つ前記第１電極板及び前記第２電極板は、それぞれ前記第３電極板と互いに対向する部分を有することを特徴とするアレイ基板。
【請求項２】
前記第１電極板及び前記第２電極板のうち少なくとも一つの前記第３電極板と互いに対向する部分は、前記第３電極板の方向に向かって屈曲することを特徴とする請求項１に記載のアレイ基板。
【請求項３】
前記少なくとも３つの互いに平行である電極板は、第４電極板を更に含み、
前記第４電極板は、前記第１電極板に電気的に接続され、且つ前記第４電極板は、前記第１電極板と前記第３電極板の間に設置され、
前記第４電極板と前記第３電極板とは、互いに対向する部分を有することを特徴とする請求項１に記載のアレイ基板。
【請求項４】
前記各ピクセルユニットは、基板上に逐次設置された活性層と、ゲート電極絶縁層と、第１薄膜トランジスタＴＦＴのゲート電極と、層間絶縁層と、同じ層に設置された第１ＴＦＴのソース電極と第１ＴＦＴのドレイン電極と、パッシベーション層と、ピクセル電極とを含み、
前記第１ＴＦＴのドレイン電極と前記ピクセル電極とは、前記パッシベーション層の第１ビアホールを貫通して電気的に接続され、
前記活性層と前記第１電極板とは、一体構造であり、
前記ピクセル電極と前記第２電極板とは、一体構造であることを特徴とする請求項１乃至３のいずれか１項に記載のアレイ基板。
【請求項５】
前記第３電極板と前記第１ＴＦＴのドレイン電極とは、同じ層に設置されることを特徴とする請求項４に記載のアレイ基板。
【請求項６】
前記第３電極板と前記第１ＴＦＴのゲート電極とは、前記層間絶縁層の第２ビアホールを貫通して電気的に接続されることを特徴とする請求項４に記載のアレイ基板。
【請求項７】
第２ＴＦＴと、データラインと、ゲートラインとを更に含み、
前記第２ＴＦＴのソース電極は、前記データラインに接続され、前記第２ＴＦＴのゲート電極は、前記ゲートラインに接続され、且つ前記第２ＴＦＴのソース電極と、前記第２ＴＦＴのドレイン電極と、前記第１ＴＦＴのソース電極と、前記第１ＴＦＴのドレイン電極とは、同じ層に設置され、前記第２ＴＦＴのゲート電極と前記第１ＴＦＴのゲート電極とは、同じ層に設置され、
前記第２ＴＦＴのドレイン電極と前記第１ＴＦＴのゲート電極とは、前記層間絶縁層の第３ビアホールを貫通して電気的に接続されることを特徴とする請求項４に記載のアレイ基板。
【請求項８】
前記少なくとも３つの互いに平行である電極板が前記第１電極板に電気的に接続された第４電極板を更に含み、且つ前記第４電極板と前記第３電極板とが互いに対向する部分を有する場合、前記第４電極板と前記第１ＴＦＴのゲート電極とは、同じ層に設置されることを特徴とする請求項４に記載のアレイ基板。
【請求項９】
前記第４電極板と前記第１電極板とは、前記ゲート電極絶縁層の第４ビアホールを貫通して電気的に接続されることを特徴とする請求項８に記載のアレイ基板。
【請求項１０】
前記パッシベーション層と前記ピクセル電極の間に平坦化層が設置されており、前記平坦化層と前記第３電極板との互いに対向する部分に溝が設置されており、前記第２電極板は、前記平坦化層上に蒸着され、前記第２電極板は、前記溝の箇所で屈曲を形成し、及び／又は、
前記基板と前記第３電極板との互いに対向する部分に突起が設置されており、前記第１電極板は、前記基板上に蒸着され、前記第１電極板は、前記突起の箇所で屈曲を形成することを特徴とする請求項４に記載のアレイ基板。
【請求項１１】
アノードと、カソードと、前記アノードと前記カソードの間に設置された発光層とを更に含み、
前記ピクセル電極は、前記アノードであり、前記各ピクセルユニットの一側に前記発光層が設置されており、前記発光層は、有機発光層或いは量子ドット発光層であることを特徴とする請求項４に記載のアレイ基板。
【請求項１２】
請求項１乃至１１のいずれか１項に記載のアレイ基板を含む表示パネル。
【請求項１３】
請求項１２に記載の表示パネルを含む表示装置。 
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本出願は、２０１８年３月２８日に中国特許庁に提出された中国特許出願第２０１８２０４３３２１３．７号の優先権を主張し、その全ての内容が援用により本出願に取り込まれる。
【０００２】
本開示は、表示技術分野に関し、例えば、アレイ基板、表示パネル及び表示装置に関する。
【背景技術】
【０００３】
有機発光ダイオード(Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅｓ、ＯＬＥＤ)表示デバイス及び量子ドット電界発光ダイオード(Ｑｕａｎｔｕｍ  ｄｏｔｓ  Ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅｓ、ＱＬＥＤ)表示デバイスは、いずれも自発光型の表示機器であり、これらの自発光型の表示機器は、アノードとしてのピクセル電極と、カソードとしての共通電極と、ピクセル電極と共通電極の間に設けられた発光層とを含む。アノード及びカソードに適当な電圧が印加される時、発光層は発光することができる。
【発明の概要】
【０００４】
一側面において、複数のピクセルユニットを含み、各ピクセルユニットは、蓄積コンデンサを含み、前記蓄積コンデンサは、少なくとも３つの互いに平行である電極板を含み、前記少なくとも３つの互いに平行である電極板は、第１電極板と、第２電極板と、第３電極板とを含み、前記第１電極板は、前記第２電極板に電気的に接続され、前記第３電極板は、前記第１電極板と前記第２電極板の間に設置され、且つ前記第１電極板及び前記第２電極板は、それぞれ前記第３電極板と互いに対向する部分を有する、アレイ基板が提供される。
【０００５】
一部の実施例において、前記第１電極板及び前記第２電極板のうち少なくとも一つの前記第３電極板と互いに対向する部分は、前記第３電極板の方向に向かって屈曲する。
【０００６】
一部の実施例において、前記少なくとも３つの互いに平行である電極板は、第４電極板を更に含み、前記第４電極板は、前記第１電極板に電気的に接続され、且つ前記第４電極板は、前記第１電極板と前記第３電極板の間に設置され、前記第４電極板と前記第３電極板とは、互いに対向する部分を有する。
【０００７】
一部の実施例において、前記各ピクセルユニットは、基板上に逐次設置された活性層と、ゲート電極絶縁層と、第１薄膜トランジスタＴＦＴのゲート電極と、層間絶縁層と、同じ層に設置された第１ＴＦＴのソース電極と第１ＴＦＴのドレイン電極と、パッシベーション層と、ピクセル電極とを含み、
前記第１ＴＦＴのドレイン電極と前記ピクセル電極とは、前記パッシベーション層の第１ビアホールを貫通して電気的に接続され、前記活性層と前記第１電極板とは、一体構造であり、前記ピクセル電極と前記第２電極板とは、一体構造である。
【０００８】
一部の実施例において、前記アレイ基板において、前記第３電極板と前記第１ＴＦＴのドレイン電極とは、同じ層に設置される。
【０００９】
一部の実施例において、前記アレイ基板において、前記第３電極板と前記第１ＴＦＴのゲート電極とは、前記層間絶縁層の第２ビアホールを貫通して電気的に接続される。
【００１０】
一部の実施例において、前記アレイ基板は、第２ＴＦＴと、データラインと、ゲートラインとを更に含み、前記第２ＴＦＴのソース電極は、前記データラインに接続され、前記第２ＴＦＴのゲート電極は、前記ゲートラインに接続され、且つ前記第２ＴＦＴのソース電極と、前記第２ＴＦＴのドレイン電極と、前記第１ＴＦＴのソース電極と、前記第１ＴＦＴのドレイン電極とは、同じ層に設置され、前記第２ＴＦＴのゲート電極と前記第１ＴＦＴのゲート電極とは、同じ層に設置され、前記第２ＴＦＴのドレイン電極と前記第１ＴＦＴのゲート電極とは、前記層間絶縁層の第３ビアホールを貫通して電気的に接続される。
【００１１】
一部の実施例において、前記少なくとも３つの互いに平行である電極板が前記第１電極板に電気的に接続された第４電極板を更に含み、且つ前記第４電極板と前記第３電極板とが互いに対向する部分を有する場合、前記第４電極板と前記第１ＴＦＴのゲート電極とは、同じ層に設置される。
【００１２】
一部の実施例において、前記第４電極板と前記第１電極板とは、前記ゲート電極絶縁層の第４ビアホールを貫通して電気的に接続される。
【００１３】
一部の実施例において、前記パッシベーション層と前記ピクセル電極の間に平坦化層が設置されており、前記平坦化層と前記第３電極板との互いに対向する部分に溝が設置されており、前記第２電極板は、前記平坦化層上に蒸着され、前記第２電極板は、前記溝の箇所で屈曲を形成し、及び／又は、前記基板と前記第３電極板との互いに対向する部分に突起が設置されており、前記第１電極板は、前記基板上に蒸着され、前記第１電極板は、前記突起の箇所で屈曲を形成する。
【００１４】
一部の実施例において、前記アレイ基板は、アノードと、カソードと、前記アノードと前記カソードの間に設置された発光層とを更に含み、前記ピクセル電極は、前記アノードであり、前記各ピクセルユニットの一側に前記発光層が設置されており、前記発光層は、有機発光層或いは量子ドット発光層である。
【００１５】
別の一側面において、上記のようなアレイ基板を含む表示パネルが提供される。
【００１６】
別の一側面において、上記のような表示パネルを含む表示装置が提供される。
【図面の簡単な説明】
【００１７】
【図１】ＯＬＥＤディスプレイにおけるピクセルユニットの駆動回路の構造模式図である。
【図２】一部の実施例に係るアレイ基板の平面構造模式図である。
【図３Ａ】一部の実施例に係る図２における線ＡＡ’に沿って切り取られたアレイ基板の断面図である。
【図３Ｂ】一部の実施例に係る図２における線ＢＢ’に沿って切り取られたアレイ基板の断面図である。
【図３Ｃ】一部の実施例に係る図２における線ＣＣ’に沿って切り取られたアレイ基板の断面図である。
【図４】別の一部の実施例に係る図２における線ＡＡ’に沿って切り取られたアレイ基板の断面図である。
【図５】別の一部の実施例に係るアレイ基板の平面構造模式図である。
【図６】一部の実施例に係る図５における線ＤＤ’に沿って切り取られたアレイ基板の断面図である。
【発明を実施するための形態】
【００１８】
図１は、ＯＬＥＤディスプレイにおけるピクセルユニットの駆動回路の構造模式図である。図１に示すように、当該駆動回路は、ＯＬＥＤを駆動するように設置された薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）Ｔ１と、ＯＬＥＤをオン/オフ制御するように設置された薄膜トランジスタＴ２と、蓄積コンデンサＣとを含む。
【００１９】
薄膜トランジスタＴ２（スイッチＴＦＴとも称される）のゲート電極は、ゲートライン（Ｇａｔｅ  Ｌｉｎｅ）Ｇ１に接続され、薄膜トランジスタＴ２のソース電極は、データライン（Ｄａｔａ  Ｌｉｎｅ）Ｄ１に接続され、薄膜トランジスタＴ２のドレイン電極は、薄膜トランジスタＴ１（駆動ＴＦＴとも称される）のゲート電極に接続される。薄膜トランジスタＴ１のソース電極は、電源線Ｖｄｄに接続され、薄膜トランジスタＴ１のドレイン電極は、ピクセル電極（有機発光ダイオード（ＯＬＥＤ）ＯＬ１のアノード）に接続される。蓄積コンデンサＣの第１電極Ｃ１は、薄膜トランジスタＴ２のドレイン電極及び薄膜トランジスタＴ１のゲート電極に接続され、蓄積コンデンサＣの第２電極Ｃ２は、薄膜トランジスタＴ１のドレイン電極及びＯＬ１のアノードに接続される。
【００２０】
図１に示すＯＬＥＤディスプレイの駆動回路において、蓄積コンデンサＣの容量値が大きいほど、ＯＬＥＤディスプレイの表示画面への薄膜トランジスタＴ１の漏れ電流の影響が大きく、表示画面の画面品質が安定である。このため、蓄積コンデンサＣの容量値を増大させるのは、表示画面の安定性を向上させる方法になる。
【００２１】
蓄積コンデンサＣの容量値が増大すると、通常、蓄積コンデンサの２つの電極の対向面積を大きくするべきであるが、表示面積（表示パネルの表示領域の面積）が限られた条件の下で、当該方式では、容量値の増大効果に限界がある。
【００２２】
一部の実施例は、複数のピクセルユニットを含み、各ピクセルユニット上にそれぞれ蓄積コンデンサが設置されており、前記蓄積コンデンサは、少なくとも３つの互いに平行である電極板を含み、前記少なくとも３つの互いに平行である電極板は、第１電極板と、第２電極板と、第３電極板とを含み、前記第１電極板は、前記第２電極板に電気的に接続され、前記第３電極板は、前記第１電極板と前記第２電極板の間に設置され、且つ前記第１電極板と前記第３電極板とは、互いに対向する部分を有し、前記第２電極板と前記第３電極板とは、互いに対向する部分を有する、アレイ基板を提供する。
【００２３】
上記の実施例に係る前記アレイ基板において、ピクセル回路の蓄積コンデンサは、少なくとも３つの互いに平行である電極板を含み、第１電極板と第２電極板の間に設置された第３電極板は、それぞれ第１電極板及び第２電極板と互いに対向して、蓄積コンデンサに構成される。関連技術に比べて、蓄積コンデンサの占用面積を増加せずに、蓄積コンデンサの電極板の数を増加することで、電極板の間の距離を縮め、蓄積コンデンサの全体の容量値を増大させる。
【００２４】
図２は、一部の実施例に係るアレイ基板の平面構造模式図である。図３Ａは、一部の実施例に係る図２における線ＡＡ’に沿って切り取られたアレイ基板の断面図である。図２及び図３Ａを参照すると、アレイ基板は、複数のピクセルユニット１００を含み、各ピクセルユニット１００は、第１ＴＦＴ  １１０と、第２ＴＦＴ  １２０と、ピクセル電極１３０と、蓄積コンデンサとを含む。
【００２５】
以下、ＯＬＥＤディスプレイに応用されるアレイ基板を説明する。図１に示すのを結び付けて、ＯＬＥＤディスプレイのアレイ基板において、ピクセル電極１３０は、ＯＬＥＤのアノードである。
【００２６】
一部の実施例において、図２及び図３Ａを参照し、図１を結び付けてみると、アレイ基板は、ゲートライン（Ｇａｔｅ  Ｌｉｎｅ）１０１と、データライン（Ｄａｔａ  Ｌｉｎｅ）１０２と、電源線（Ｖｄｄ）１０３とを更に含む。第２ＴＦＴ  １２０のゲート電極は、ゲートライン１０１に接続され、第２ＴＦＴ  １２０のソース電極は、データライン１０２に接続され、第２ＴＦＴ  １２０のドレイン電極は、第１ＴＦＴ  １１０のゲート電極に接続される。第１ＴＦＴ  １１０のソース電極は、Ｖｄｄ１０３に接続され、第１ＴＦＴ  １１０のドレイン電極は、ピクセル電極（即ち、ＯＬＥＤのアノード）１３０に接続される。
【００２７】
図３Ａを参照すると、アレイ基板における上記の構成要素を含む各々のピクセルユニット１００は、基板１上に設置される。アレイ基板ＡＡ’の箇所の部分の断面を例として、各々のピクセルユニット１００は、基板１上に逐次設置された活性層２と、ゲート電極絶縁層３と、第１ＴＦＴ  １１０のゲート電極１１１と、層間絶縁層４と、第１ＴＦＴ  １１０のソース電極１１２（第１ＴＦＴ  １１０のソース電極１１２と第１ＴＦＴ  １１０のドレイン電極１１３とは、同じ層に設置される）と、パッシベーション層５と、ピクセル電極１３０とを含む。
【００２８】
一部の実施例において、基板１は、ガラス基板である。
【００２９】
一部の実施例において、各々のピクセルユニット１００は、蓄積コンデンサを更に含む。図２及び図３Ａを結び付けてみると、当該蓄積コンデンサは、第１電極板２１０と、第２電極板２２０と、第３電極板２３０とを含む。第１電極板２１０は、第２電極板２２０に電気的に接続され、第３電極板２３０は、第１電極板２１０と第２電極板２２０の間に設置され、且つ第１電極板２１０及び第２電極板２２０は、それぞれ第３電極板２３０と互いに対向する部分を有する。
【００３０】
２つの電極板を設置する蓄積コンデンサに比べて、図２及び図３Ａの実施例が提供するアレイ基板は、蓄積コンデンサの占用面積を増加せずに、電極板の数を増加して、電極板の間の距離を縮め、蓄積コンデンサの全体の容量値を増大させる。
【００３１】
一部の実施例において、図３Ａを結び付けてみると、活性層２と第１電極板２１０とは、一体構造であり、ピクセル電極１３０と第２電極板２２０とは、一体構造である。
【００３２】
一部の実施例において、第１ＴＦＴ  １１０のドレイン電極１１３とピクセル電極１３０とは、パッシベーション層５の第１ビアホール５１を貫通して接続され、第１ＴＦＴ  １１０のドレイン電極１１３は、更に活性層２に接続される。当該構造に基づいて、第１電極板２１０は、第１ＴＦＴ  １１０のドレイン電極１１３に接続され、第２電極板２２０も第１ＴＦＴ  １１０のドレイン電極１１３に接続される。このため、第１電極板２１０は、第２電極板２２０に電気的に接続される。第３電極板２３０は、第１電極板２１０と第２電極板２２０の間に設置され、且つそれぞれ第１電極板２１０及び第２電極板２２０と対向する。このため、第３電極板２３０及び第１電極板２１０により形成されるコンデンサと、第３電極板２３０及び第２電極板２２０により形成されるコンデンサとは、２つの並列接続されたコンデンサを形成し、並列接続された２つのコンデンサの容量値は、２層の電極板のみにより構成される蓄積コンデンサの容量値より大きい。
【００３３】
一部の実施例において、図３Ａに示すように、第３電極板２３０と第１ＴＦＴ  １１０のドレイン電極１１３とは、同じ層に設置される。
【００３４】
一部の実施例において、図２及び図３Ｂを結び付けてみると、一つのピクセルユニット１００において、第２ＴＦＴ  １２０のソース電極１２２と、第２ＴＦＴ  １２０のドレイン電極１２３と、第１ＴＦＴ  １１０のソース電極１１２と、第１ＴＦＴ  １１０のドレイン電極１１３とは、同じ層に設置され、第２ＴＦＴ  １２０のゲート電極１２１と第１ＴＦＴ  １１０のゲート電極１１１とは、同じ層に設置される。
【００３５】
一部の実施例において、図２及び図３Ｃに示すように、蓄積コンデンサが第１電極板２１０と、第２電極板２２０と第３電極板２３０とを含む場合、第３電極板２３０と第１ＴＦＴ  １１０のゲート電極１１１とは、層間絶縁層４の第２ビアホール４１を貫通して電気的に接続され、第２ＴＦＴ  １２０のドレイン電極１２３と第１ＴＦＴ  １１０のゲート電極１１１とは、層間絶縁層４の第３ビアホール４２を貫通して電気的に接続される。
【００３６】
図１、図２及び図３Ａを結び付けてみると、第３電極板２３０は、第１ＴＦＴ  １１０のゲート電極１１１に接続されて、蓄積コンデンサの一つの電極板Ｃ１に構成される。一方、電気的に接続された第１電極板２１０及び第２電極板２２０は、ピクセル電極１３０に接続されて、蓄積コンデンサの別の電極板Ｃ２に構成される。このため、３つの電極板を含むコンデンサは、ピクセルユニットにおける他の部材に接続される。
【００３７】
一部の実施例において、蓄積コンデンサの第１電極板と活性層とは、一体構造である。アレイ基板の製作を行う時、半導体を利用して活性層の製造を完成した後、活性層の一部に対してイオン化処理を行い、第１電極板の製造を完成する。蓄積コンデンサの第２電極板とピクセル電極とは、一体構造であり、ピクセル電極の製造により、同時に第２電極板の製造を完成する。
【００３８】
一部の実施例において、第３電極板と第１ＴＦＴのドレイン電極とは同じ層に設置されるため、第１ＴＦＴのドレイン電極を製作すると共に、第３電極板の製造を完成する。
【００３９】
このため、上記の実施例において、蓄積コンデンサの３つの電極板の製作過程が簡単、便利であり、複雑な製作工程を増やすことがない。
【００４０】
一部の実施例において、図３Ａに示すように、ピクセル電極１３０は、平坦化層６上に製作され、第１ビアホール５１は、更に平坦化層６を貫通する。
【００４１】
一部の実施例において、第１ＴＦＴ  １１０のゲート電極、第１ＴＦＴ  １１０のソース電極、第１ＴＦＴ  １１０のドレイン電極、第２ＴＦＴ  １２０のゲート電極、第２ＴＦＴ  １２０のソース電極及び第２ＴＦＴ  １２０のドレイン電極は、Ｃｕ、Ａｌ、Ｍｏ、Ｔｉ、Ｃｒ及びＷのうち一種の金属材料で製造されるか、或いは、これらの材料のうち少なくとも二種の材料の合金で製造される。
【００４２】
一部の実施例において、第１ＴＦＴ  １１０のゲート電極、第１ＴＦＴ  １１０のソース電極、第１ＴＦＴ  １１０のドレイン電極、第２ＴＦＴ  １２０のゲート電極、第２ＴＦＴ  １２０のソース電極及び第２ＴＦＴ  １２０のドレイン電極は、それぞれ単一層構造である。
【００４３】
一部の実施例において、第１ＴＦＴ  １１０のゲート電極、第１ＴＦＴ  １１０のソース電極、第１ＴＦＴ  １１０のドレイン電極、第２ＴＦＴ  １２０のゲート電極、第２ＴＦＴ  １２０のソース電極及び第２ＴＦＴ  １２０のドレイン電極は、それぞれ少なくとも二層を含む複数層構造である。
【００４４】
一部の実施例において、ゲート電極絶縁層３は、窒化ケイ素或酸化ケイ素で製造される。
【００４５】
一部の実施例において、ゲート電極絶縁層３は、単一層構造である。
【００４６】
一部の実施例において、ゲート電極絶縁層３は、少なくとも二層を含む複数層構造である。例えば、ゲート電極絶縁層は、酸化ケイ素層と、窒化ケイ素層とを含む。
【００４７】
一部の実施例において、パッシベーション層５は、窒化ケイ素又は酸化ケイ素で製造される。
【００４８】
一部の実施例において、パッシベーション層５は、単一層構造である。
【００４９】
一部の実施例において、パッシベーション層５は、少なくとも二層を含む複数層構造である。例えば、パッシベーション層５は、酸化ケイ素層と、窒化ケイ素層とを含む。
【００５０】
一部の実施例において、図３Ａを参照すると、ＯＬＥＤディスプレイにおけるアレイ基板上に、ＯＬＥＤのアノードと、カソード１４０と、アノードとカソード１４０の間に位置する発光層１５０とが更に設置されている。上記に基づいて、ＯＬＥＤのアノードは、上記のピクセル電極１３０である。
【００５１】
一部の実施例において、図３Ａを参照すると、ＯＬＥＤ表示パネルのアレイ基板上の各ピクセルユニットの一側に発光層１５０が設置されており、発光層１５０は、有機発光層である。
【００５２】
一部の実施例において、酸化インジウムスズＩＴＯでＯＬＥＤのアノードを製造する。
【００５３】
一部の実施例において、ＩＴＯ及びＡｇでＩＴＯ/Ａｇ/ＩＴＯ構造を製造してＯＬＥＤのアノードとする。
【００５４】
一部の実施例において、ＯＬＥＤのカソードは、Ａｌ又はＡｇで製造される。
【００５５】
一部の実施例において、蓄積コンデンサが第１電極板２１０と、第２電極板２２０と、第３電極板２３０との３つの電極板を含む場合、第１電極板２１０及び第２電極板２２０のうち少なくとも一つと、第３電極板との互いに対向する部分は、第３電極板２３０の方向に向かって屈曲する。
【００５６】
第１電極板及び第２電極板のうち少なくとも一つの対向する部分が第３電極板の方向に向かって屈曲するようにすることで、第３電極板と屈曲した電極板の間の距離を縮め、蓄積コンデンサの容量値を増加させる。
【００５７】
図４は、別の一部の実施例に係る図２における線ＡＡ’に沿って切り取られたアレイ基板の断面図である。図４に示すアレイ基板の構造において、図３Ａに示す構造と同じように、各々のピクセルユニット１００は、基板１上に逐次設置された活性層２と、ゲート電極絶縁層３と、第１ＴＦＴ  １１０のゲート電極１１１と、層間絶縁層４と、第１ＴＦＴ  １１０のソース電極１１２（第１ＴＦＴ  １１０のソース電極１１２と第１ＴＦＴ  １１０のドレイン電極１１３とは、同じ層に設置される）と、パッシベーション層５と、ピクセル電極１３０とを含む。各々のピクセルユニット１００は、蓄積コンデンサを更に含む。図２及び図４を結び付けてみると、当該蓄積コンデンサは、第１電極板２１０と、第２電極板２２０と、第３電極板２３０とを含む。第１電極板２１０は、第２電極板２２０に電気的に接続され、第３電極板２３０は、第１電極板２１０と第２電極板２２０の間に設置され、且つ第１電極板２１０及び第２電極板２２０は、それぞれ第３電極板２３０と互いに対向する部分を有する。
【００５８】
図４におけるアレイ基板と図３Ａに示すアレイ基板との実施構造は同一であり、活性層２と第１電極板２１０とは、一体構造であり、ピクセル電極１３０と第２電極板２２０とは、一体構造であり、第３電極板２３０と第１ＴＦＴ  １１０のドレイン電極１１３とは、同じ層に設置される。
【００５９】
上記の構造をベースに、図４を参照すると、パッシベーション層５とピクセル電極１３０の間に平坦化層６が更に設置されており、平坦化層６と第３電極板２３０との互いに対向する部分に溝６１が設置されており、第２電極板２２０は、平坦化層６上に蒸着され、第２電極板２２０は、溝６１の箇所で屈曲を形成する。
【００６０】
図４におけるアレイ基板の構造は、図３Ａに示すアレイ基板の構造に比べて、第２電極板２２０と第３電極板２３０との互いに対向する部分と第３電極板２３０の間の距離を縮め、蓄積コンデンサの容量値を向上させる。
【００６１】
一部の実施例において、基板１上の第３電極板２３０と互いに対向する部分に突起が設置されて、第１電極板２１０が基板１に蒸着される時、第１電極板２１０が突起の箇所で屈曲するようにする。これは、図３Ａに示すアレイ基板の構造に比べて、第１電極板２１０と第３電極板２３０との互いに対向する部分と第３電極板２３０の間の距離を縮め、蓄積コンデンサの容量値を向上させる。
【００６２】
図４に示すアレイ基板の構造において、第１ＴＦＴ  １１０、第２ＴＦＴ  １２０、ピクセル電極１３０、第１電極板２１０、第２電極板２２０及び第３電極板２３０の間の接続方式は、図３Ａに示すアレイ基板における上記の複数の構成要素の間の接続方式と同一である。
【００６３】
上記の実施例が提供する前記アレイ基板は、蓄積コンデンサが３つの電極板を含む場合を例として説明した。
【００６４】
一部の実施例において、蓄積コンデンサの含む電極板の数は３より大きい。
【００６５】
一部の実施例において、上記の実施例において蓄積コンデンサが第１電極板２１０と、第２電極板２２０と、第３電極板２３０とを含む上で、蓄積コンデンサは、第４電極板を更に含む。第４電極板は、第１電極板２１０に電気的に接続され、第４電極板は、第１電極板２１０と第３電極板２３０の間に設置され、第４電極板と第３電極板２３０とは、互いに対向する部分を有する。
【００６６】
上記の実施例において、第１電極板２１０と第３電極板２３０の間に第１電極板２１０に電気的に接続された一つの第４電極板を追加することで、２つの対向する電極板の間の距離を縮め、蓄積コンデンサの容量値を向上させる。
【００６７】
上記の実施例におけるアレイ基板の構造をベースに、一部の実施例において、蓄積コンデンサは、第５電極板を更に含む。第５電極板は、第２電極板２２０と第３電極板２３０の間に設置され、且つ第５電極板は第２電極板２２０に電気的に接続され、２つの対向する電極板の間の距離を縮め、蓄積コンデンサの容量値を向上させる。
【００６８】
一部の実施例において、図５及び図６に示すアレイ基板の構造は、上記の実施例におけるアレイ基板の構造と同一である。アレイ基板は、複数のピクセルユニット１００を含み、各ピクセルユニット１００は、第１ＴＦＴ  １１０と、第２ＴＦＴ  １２０と、ピクセル電極１３０と、蓄積コンデンサとを含む。
【００６９】
アレイ基板は、ゲートライン（Ｇａｔｅ  Ｌｉｎｅ）１０１と、データライン（Ｄａｔａ  Ｌｉｎｅ）１０２と、電源線（Ｖｄｄ）１０３とを更に含む。第２ＴＦＴ  １２０のゲート電極は、ゲートライン１０１に接続され、第２ＴＦＴ  １２０のソース電極は、データライン１０２に接続され、第２ＴＦＴ  １２０のドレイン電極は、第１ＴＦＴ  １１０のゲート電極に接続される。第１ＴＦＴ  １１０のソース電極は、Ｖｄｄ１０３に接続され、第１ＴＦＴ  １１０のドレイン電極は、ピクセル電極１３０に接続される。
【００７０】
図６を参照すると、アレイ基板における上記の構成要素を含む各々のピクセルユニット１００は、基板１に設置される。アレイ基板の線ＤＤ’に沿って切り取られた断面図を例として、各々のピクセルユニット１００において、基板１上に活性層２と、ゲート電極絶縁層３と、第１ＴＦＴ  １１０のゲート電極１１１と、層間絶縁層４と、第１ＴＦＴ  １１０のソース電極１１２（第１ＴＦＴ  １１０のドレイン電極１１３と第１ＴＦＴ  １１０のソース電極１１２とは、同じ層に設置される）と、パッシベーション層５と、ピクセル電極１３０とが逐次設置されている。
【００７１】
図６を参照すると、各々のピクセルユニット１００は、蓄積コンデンサを更に含む。図５及び図６を結び付けて、当該蓄積コンデンサは、第１電極板２１０と、第２電極板２２０と、第３電極板２３０と、第４電極板２４０とを含む。第１電極板２１０、第２電極板２２０及び第４電極板２４０は、電気的に接続され、第３電極板２３０は、第４電極板２４０と第２電極板２２０の間に設置され、第１電極板２１０、第２電極板２２０及び第４電極板２４０は、それぞれ第３電極板２３０と互いに対向する部分を有する。
【００７２】
一部の実施例において、活性層２と第１電極板２１０とは、一体構造であり、ピクセル電極１３０と第２電極板２２０とは、一体構造であり、第３電極板２３０と第１ＴＦＴ  １１０のドレイン電極１１３とは、同じ層に設置され、第４電極板２４０と第１ＴＦＴ  １１０のゲート電極１１１とは、同じ層に設置される。
【００７３】
一部の実施例において、図６を参照すると、パッシベーション層５とピクセル電極１３０の間に平坦化層６が更に設置されており、平坦化層６の第３電極板２３０と対向する部分に溝６１が設置されており、第２電極板２２０は平坦化層６上に蒸着され、第２電極板２２０は溝６１の箇所で屈曲を形成する。
【００７４】
一部の実施例において、図５及び図６を結び付けてみると、第１ＴＦＴ  １１０のドレイン電極１１３とピクセル電極１３０とは、パッシベーション層５の第１ビアホール５１を貫通して接続され、第１ＴＦＴ  １１０のドレイン電極１１３は、更に活性層２に接続され、第１電極板２１０は、第２電極板２２０に電気的に接続される。なお、第４電極板２４０と第１電極板２１０とは、ゲート電極絶縁層３の第４ビアホール３１を貫通して電気的に接続され、第１電極板２１０、第２電極板２２０及び第４電極板２４０は、電気的に接続される。
【００７５】
一部の実施例において、一つのピクセルユニット１００において、第２ＴＦＴ  １２０のソース電極１２２と、第２ＴＦＴ  １２０のドレイン電極１２３と、第１ＴＦＴ  １１０のソース電極１１２と、第１ＴＦＴ  １１０のドレイン電極１１３とは、同じ層に設置され、第２ＴＦＴ  １２０のゲート電極１２１と第１ＴＦＴ  １１０のゲート電極１１１とは、同じ層に設置される。第３電極板２３０と第１ＴＦＴ  １１０のゲート電極１１１とは、層間絶縁層４の第２ビアホール４１を貫通して電気的に接続され、第２ＴＦＴ  １２０のドレイン電極１２３と第１ＴＦＴ  １１０のゲート電極１１１とは、層間絶縁層４の第３ビアホール４２を貫通して電気的に接続される。
【００７６】
上記のアレイ基板の構造において、図１、図５及び図６を結び付けてみると、第３電極板２３０は第１ＴＦＴ  １１０のゲート電極１１１に接続されて、蓄積コンデンサの一つの電極板Ｃ１に構成される。一方、電気的に接続された第１電極板２１０、第２電極板２２０及び第４電極板２４０は、ピクセル電極１３０に接続されて、蓄積コンデンサの一つの電極板Ｃ２に構成される。このため、４つの電極板を含むコンデンサは、ピクセルユニットにおける他の部材に接続される。
【００７７】
図５及び図６の実施例において、第２電極板２２０と第３電極板２３０とが互いに対向する部分が第３電極板の方向に向かって屈曲するようにし、第３電極板２３０と第１電極板２１０の間に第４電極板を設置することで、図２乃至図４の実施例におけるアレイ基板に比べて、複数の電極板の間の距離を縮め、蓄積コンデンサの容量値を向上させる。
【００７８】
上記の実施例は、ＯＬＥＤ表示パネルにおけるアレイ基板を例として説明した。
【００７９】
一部の実施例において、上記のＯＬＥＤ表示パネルにおける前記アレイ基板は、ＱＬＥＤ表示パネルに応用される。
【００８０】
一部の実施例において、ＱＬＥＤ表示パネルのアレイ基板は、アノードと、カソードと、カソードとアノードの間に設置された発光層とを含む。ＯＬＥＤ表示パネルにおけるアレイ基板がＱＬＥＤ表示パネルに応用される時、各ピクセルユニットの一側に前記発光層が設置されており、前記発光層は、量子ドット発光層であり、ピクセル電極は、前記アノードである。
【００８１】
一部の実施例は、上記のようないずれか一実施例におけるアレイ基板を含む表示パネルを提供する。
【００８２】
一部の実施例は、上記のような表示パネルを含む表示装置を提供する。
【００８３】
上記の実施例における前記アレイ基板、表示パネル及び表示装置は、２つの電極を含む蓄積コンデンサの２つの電極の対向面積を増加して表示画面の安定性を向上させる方法に比べて、蓄積コンデンサの占用面積を増加せずに、コンデンサの電極板の数を増加することで、電極板の間の距離を縮め、蓄積コンデンサの全体の容量値を増大させる。
【図１】
2021516353.tif 000003
【図２】
2021516353.tif 000004
【図３Ａ】
2021516353.tif 000005
【図３Ｂ】
2021516353.tif 000006
【図３Ｃ】
2021516353.tif 000007
【図４】
2021516353.tif 000008
【図５】
2021516353.tif 000009
【図６】
2021516353.tif 000010
【国際調査報告】
2021516353.tif 000011
2021516353.tif 000012
2021516353.tif 000013
2021516353.tif 000014
2021516353.tif 000015
2021516353.tif 000016