(57)【要約】積層方向に沿って間隔をあけて設けられた絶縁層および金属層が含まれ、少なくとも１つの第１インダクタンス素子および少なくとも１つのキャパシタンス素子が形成された積層構造を備え、少なくとも２層の金属層のそれぞれに第１パターン付金属構造が設けられ、上記少なくとも２層の金属層における第１パターン付金属構造は電気的に接続されるように、第１インダクタンス素子を構成する第１多層平面螺旋状コイル構造が形成されているマルチプレクサ。
2021508167.tif 000002
【特許請求の範囲】
【請求項１】
積層方向に沿って金属層と絶縁層を交互に配置するように構成される少なくとも１層の絶縁層および複数層の金属層が含まれ、少なくとも１つの第１インダクタンス素子および少なくとも１つのキャパシタンス素子が形成された積層構造を備え、
少なくとも２層の前記金属層のそれぞれに第１パターン付金属構造が設けられ、前記少なくとも２層の前記金属層における第１パターン付金属構造が電気的に接続されるように、前記第１インダクタンス素子を構成する第１多層平面螺旋状コイル構造が形成されている、マルチプレクサ。
【請求項２】
前記第１多層平面螺旋状コイル構造の軸方向において、前記第１多層平面螺旋状コイル構造は、複数の第１単層平面螺旋状コイル構造を含み、隣接する２つの前記第１単層平面螺旋状コイル構造の間の第１誘電体構造の厚さは、前記第１単層平面螺旋状コイル構造の厚さよりも大きい、請求項１に記載のマルチプレクサ。
【請求項３】
前記積層構造に、少なくとも１つの第２インダクタンス素子がさらに形成され、
少なくとも２層の前記金属層のそれぞれに第２パターン付金属構造が設けられ、前記少なくとも２層の前記金属層における第２パターン付金属構造が電気的に接続されるように、前記第２インダクタンス素子を構成する第２螺旋状コイル構造が形成され、
前記第１多層平面螺旋状コイル構造の軸方向と前記第２螺旋状コイル構造の軸方向とが交差している、請求項１に記載のマルチプレクサ。
【請求項４】
前記第１多層平面螺旋状コイル構造の軸方向と前記第２螺旋状コイル構造の軸方向とが互いに垂直である、請求項３に記載のマルチプレクサ。
【請求項５】
前記第１インダクタンス素子が前記マルチプレクサの第１分岐路に設けられ、前記第２インダクタンス素子が前記マルチプレクサの第２分岐路に設けられている、請求項３に記載のマルチプレクサ。
【請求項６】
前記第２螺旋状コイル構造は多層螺旋状コイル構造である、請求項３に記載のマルチプレクサ。
【請求項７】
前記第２螺旋状コイル構造の軸方向において、前記第２螺旋状コイル構造は、複数の第２単層平面螺旋状コイル構造を含み、隣接する２つの前記第２単層平面螺旋状コイル構造の間の第２誘電体構造の厚さは、前記第２単層平面螺旋状コイル構造の厚さよりも大きい、請求項６に記載のマルチプレクサ。
【請求項８】
前記積層構造に、少なくとも１つの第３インダクタンス素子がさらに形成され、１層の前記金属層に位置する第３パターン付金属構造によって、前記第３インダクタンス素子を構成する第３単層平面螺旋状コイル構造が形成されている、請求項１または３に記載のマルチプレクサ。
【請求項９】
前記積層構造が位置する平面に垂直な方向において、隣接する２層の前記金属層における第４パターン付金属構造の重なり部分は、前記キャパシタンス素子を構成する、請求項１に記載のマルチプレクサ。
【請求項１０】
前記第１多層平面螺旋状コイル構造の軸方向において、前記第１多層平面螺旋状コイル構造は、複数の第１単層平面螺旋状コイル構造を含み、前記第１単層平面螺旋状コイル構造によって、少なくとも１つのコイル構造が形成されている、請求項１に記載のマルチプレクサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２０１８年１１月１６日に中国専利局に提出された出願番号が２０１８１１３６７７１６．Ｘおよび２０１８２１９０７５３１．９である中国特許出願に対して、優先権の利益を主張するものであり、上記発明の全ての内容を引用により本発明に援用する。
【０００２】
本発明の実施例は、マイクロ波通信電子装置の技術分野に関し、例えば、マルチプレクサ（Ｆｒｅｑｕｅｎｃｙ−ｓｐｌｉｔｔｉｎｇ  Ｆｉｌｔｅｒ）に関する。
【背景技術】
【０００３】
マルチプレクサは、アンテナおよび通信用電子機器の重要な構成部分であり、システムの性能を左右している。マルチプレクサは、通常、受信した信号を周波数ごとに対応したチャネルに割り当て、すなわち、その動作原理は、入力された広帯域信号を必要に応じて複数種の周波数帯域の異なる信号に分けて出力することにより、信号の受信および干渉の抑制を実現することである。
【０００４】
また、ユーザによる電子製品の小型化に対する要求の向上に伴い、電子製品の集積度は向上しつつあり、電子製品に含まれる電子部品の寸法に対してより高い要求が求められ、電子部品がどのように小型化と電子部品自体の電気的性能とを両立するかは、早急に解決すべき問題となる。インダクタンス素子は、マルチプレクサの損失を判断する決定的な要素として、その寸法および電気的性能がマルチプレクサの寸法および性能を直接に影響するため、マルチプレクサにおけるインダクタンス素子がどのように小型化と自体の電気的性能とを両立するかは、極めて重要となる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、第１インダクタンス素子の小型化の実現、更にマルチプレクサの小型化の実現に寄与するとともに、第１インダクタンス素子の寸法を正確に制御し、第１インダクタンス素子のインダクタンス値の精度を向上させることに寄与し、且つ、第１インダクタンス素子の電気伝導度の向上、第１インダクタンス素子の抵抗値の低減、マルチプレクサにおける第１インダクタンス素子のＱ値（品質係数）の向上、マルチプレクサの損失の低減に寄与するマルチプレクサを提供する。
【課題を解決するための手段】
【０００６】
本発明の実施例は、
積層方向に沿って金属層と絶縁層を交互に配置するように構成される少なくとも１層の絶縁層および複数層の金属層が含まれ、少なくとも１つの第１インダクタンス素子および少なくとも１つのキャパシタンス素子が形成された積層構造を備え、
少なくとも２層の前記金属層のそれぞれに第１パターン付金属構造が設けられ、前記少なくとも２層の前記金属層における前記第１パターン付金属構造が電気的に接続されるように、前記第１インダクタンス素子を構成する第１多層平面螺旋状コイル構造が形成されている、マルチプレクサを提供する。
【０００７】
一実施例において、前記第１多層平面螺旋状コイル構造の軸方向において、前記第１多層平面螺旋状コイル構造は、複数の第１単層平面螺旋状コイル構造を含み、隣接する２つの前記第１単層平面螺旋状コイル構造の間の第１誘電体構造の厚さは前記第１単層平面螺旋状コイル構造の厚さよりも大きい。
【０００８】
一実施例において、前記積層構造に、少なくとも１つの第２インダクタンス素子がさらに形成され、
少なくとも２層の前記金属層に第２パターン付金属構造が設けられ、前記少なくとも２層の前記金属層における前記第２パターン付金属構造が電気的に接続されるように、前記第２インダクタンス素子を構成する第２螺旋状コイル構造が形成され、
前記第１多層平面螺旋状コイル構造の軸方向と前記第２螺旋状コイル構造の軸方向とが交差している。
【０００９】
一実施例において、前記第１多層平面螺旋状コイル構造の軸方向と前記第２螺旋状コイル構造の軸方向とが互いに垂直である。
【００１０】
一実施例において、前記第１インダクタンス素子が前記マルチプレクサの第１分岐路に設けられ、前記第２インダクタンス素子が前記マルチプレクサの第２分岐路に設けられている。
【００１１】
一実施例において、前記第２螺旋状コイル構造は、多層螺旋状コイル構造である。
【００１２】
一実施例において、前記第２螺旋状コイル構造の軸方向において、前記第２螺旋状コイル構造は、複数の第２単層平面螺旋状コイル構造を含み、隣接する２つの前記第２単層平面螺旋状コイル構造の間の第２誘電体構造の厚さは、前記第２単層平面螺旋状コイル構造の厚さよりも大きい。
【００１３】
一実施例において、前記積層構造に、少なくとも１つの第３インダクタンス素子がさらに形成され、１層の前記金属層に位置する第３パターン付金属構造によって、前記第３インダクタンス素子を構成する第３単層平面螺旋状コイル構造が形成されている。
【００１４】
一実施例において、前記積層構造が位置する平面に垂直な方向において、隣接する２層の前記金属層における第４パターン付金属構造の重なり部分は、前記キャパシタンス素子を構成する。
【００１５】
一実施例において、前記第１多層平面螺旋状コイル構造の軸方向において、前記第１多層平面螺旋状コイル構造は、複数の第１単層平面螺旋状コイル構造を含み、前記第１単層平面螺旋状コイル構造によって、少なくとも１つのコイル構造が形成されている。
【発明の効果】
【００１６】
本発明の実施例は、積層方向に沿って金属層と絶縁層を交互に配置するように構成される少なくとも１層の絶縁層および複数層の金属層を含み、少なくとも１つの第１インダクタンス素子および少なくとも１つの第１キャパシタンス素子が形成された積層構造を備えるように構成されるマルチプレクサを提供する。少なくとも２層の金属層のそれぞれに第１パターン付金属構造が設けられ、第１パターン付金属構造が電気的に接続されるように、第１インダクタンス素子を構成する第１多層平面螺旋状コイル構造が形成されている。このように、積層構造における積層方向に沿って間隔をあけて設けられた絶縁層および金属層を用いて第１多層平面螺旋状コイル構造を形成し、すなわち、マルチプレクサにおける少なくとも１つの第１インダクタンス素子を形成し、小さい寸法内で大きいインダクタンス値を取得することに寄与し、すなわち、第１インダクタンス素子の小型化の実現、更にマルチプレクサの小型化の実現に寄与するとともに、半導体プロセスを用いてマルチプレクサにおける第１インダクタンス素子を製造することができ、第１インダクタンス素子の寸法を正確に制御し、第１インダクタンス素子のインダクタンス値の精度を向上させることに寄与するとともに、第１インダクタンス素子の電気伝導度の向上、第１インダクタンス素子の抵抗値の低減、マルチプレクサにおける第１インダクタンス素子のＱ値の向上、マルチプレクサの損失の低減に寄与する。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施例に係るマルチプレクサにおける第１インダクタンス素子の立体構造模式図である。
【図２】本発明の一実施例に係るマルチプレクサにおける第２インダクタンス素子の立体構造模式図である。
【図３】本発明の一実施例に係る別のマルチプレクサにおける第２インダクタンス素子の立体構造模式図である。
【図４】本発明の一実施例に係るマルチプレクサにおける第３インダクタンス素子の立体構造模式図である。
【図５】本発明の一実施例に係る別のマルチプレクサにおける第３インダクタンス素子の立体構造模式図である。
【発明を実施するための形態】
【００１８】
以下、図面および実施例を参照しながら、本発明について更に詳細に説明する。ここで説明する具体的な実施例が、本発明を解釈するためのものに過ぎず、本発明を限定するものではないことは理解できる。なお、説明しやすいために、図面において、本発明に関する部分のみを示し、全ての構造ではない。本明細書を通じて、同じまたは類似する符号は、同じまたは類似する構造、素子またはフローを表す。なお、矛盾しない限り、本発明における実施例および実施例における特徴は、互いに任意に組み合わせることができる。
【００１９】
本発明の実施例は、積層方向に沿って金属層と絶縁層を交互に配置するように構成される少なくとも１層の絶縁層および複数層の金属層を含み、少なくとも１つの第１インダクタンス素子および少なくとも１つのキャパシタンス素子が形成された積層構造を備えるマルチプレクサを提供する。少なくとも２層の金属層のそれぞれに第１パターン付金属構造が設けられ、上記少なくとも２層の金属層における第１パターン付金属構造が電気的に接続されるように、第１インダクタンス素子を構成する第１多層平面螺旋状コイル構造が形成されている。
【００２０】
マルチプレクサは、アンテナおよび通信用電子機器の重要な構成部分であり、システムの性能を左右している。マルチプレクサは、通常、受信した信号を周波数ごとに対応したチャネルに割り当て、すなわち、その動作原理は、入力された広帯域信号を必要に応じて複数種の周波数帯域の異なる信号に分けて出力することにより、信号の受信および干渉の抑制を実現することである。また、ユーザの電子製品の小型化に対する要求の向上に伴い、電子製品の集積度は次第に向上し、電子製品に含まれる電子部品の寸法に対してより高い要求が求められ、電子部品がどのように小型化と電子部品自体の電気的性能とを両立するかは、早急に解決すべき問題となる。インダクタンス素子は、マルチプレクサの損失を判断する決定的な要素として、その寸法および電気的性能は直接マルチプレクサの寸法および性能に影響するため、マルチプレクサにおけるインダクタンス素子がどのように小型化と自体の電気的性能とを両立するかは、極めて重要となる。
【００２１】
本発明の実施例に係るマルチプレクサは、積層方向に沿って間隔をあけて設けられた絶縁層および金属層を含み、少なくとも１つの第１インダクタンス素子および少なくとも１つの第１キャパシタンス素子が形成された積層構造を備える。少なくとも２層の金属層のそれぞれに第１パターン付金属構造が設けられ、第１パターン付金属構造が電気的に接続されるように、第１インダクタンス素子を構成する第１多層平面螺旋状コイル構造が形成されている。このように、積層構造における積層方向に沿って間隔をあけて設けられた絶縁層および金属層を用いて第１多層平面螺旋状コイル構造を形成し、すなわち、マルチプレクサにおける少なくとも１つの第１インダクタンス素子を形成し、小さい寸法内で大きいインダクタンス値を取得することに寄与し、すなわち、第１インダクタンス素子の小型化の実現、更にマルチプレクサの小型化の実現に寄与するとともに、半導体プロセスを用いてマルチプレクサにおける第１インダクタンス素子を製造することができ、第１インダクタンス素子の寸法を正確に制御し、第１インダクタンス素子のインダクタンス値の精度を向上させることに寄与するとともに、第１インダクタンス素子の電気伝導度の向上、第１インダクタンス素子の抵抗値の低減、マルチプレクサにおける第１インダクタンス素子のＱ値の向上、マルチプレクサの損失の低減に寄与する。
【００２２】
以下、本発明の実施例における図面を参照しながら、本発明の実施例における技術案について明確かつ完全に説明する。
【００２３】
図１は、本発明の一実施例に係るマルチプレクサにおける第１インダクタンス素子の立体構造模式図である。図１に示すように、マルチプレクサは、積層方向ＸＸ’に沿って金属層と絶縁層を交互に配置するように構成される少なくとも１層の絶縁層１および少なくとも２層の金属層２を含み、少なくとも１つの第１インダクタンス素子３１および少なくとも１つのキャパシタンス素子が形成された積層構造を備えている。図１に、積層構造により形成された１つの第１インダクタンス素子３１のみを例示されている。少なくとも２層の金属層２のそれぞれに第１パターン付金属構造２１が設けられ、図１に、２層の金属層２における第１パターン付金属構造２１が例されている。上記２層の金属層２における第１パターン付金属構造２１が電気的に接続されるように、第１インダクタンス素子３１を構成する第１多層平面螺旋状コイル構造４１が形成されている。
【００２４】
図１に示すように、積層構造は、積層方向ＸＸ’に沿って順次設けられた金属層２および絶縁層１を含み、絶縁層１は、隣接する金属層２における第１パターン付金属構造２１の電気的に接続する必要のない部分の電気的絶縁を実現するために使用し、第１パターン付金属構造２１が設けられた２つの金属層２の間の絶縁層１には、貫通孔構造１１が設けられ、該絶縁層１の上下金属層２に位置する第１パターン付金属構造２１は、貫通孔構造１１を介して電気的な接続されている。例示的には、メッキプロセス、スパッタプロセス、または１層の金属層２の堆積・エッチング等のプロセスを用いて第１パターン付金属構造２１を形成してもよく、メッキプロセスを用いて第１パターン付金属構造２１を形成してもよく、メッキプロセスにより、厚さの大きい金属膜層を形成することができ、第１インダクタンス素子３１のＱ値の向上に寄与する。また、絶縁層１を構成する材料が、ＰＩ、すなわち、ポリイミドを含むように設置してもよく、１層の絶縁層１を堆積してから、ドライエッチングプロセスまたはレーザエッチングプロセスにより、絶縁層１の所定の位置に貫通孔構造１１を形成してもよい。
【００２５】
マルチプレクサによく使用されるインダクタンス素子は多層同時焼成セラミック（Ｍｕｌｔｉｌａｙｅｒ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ、ＭＬＣＣ）であり、セラミック材料で構成され、電気伝導度が低く、製造プロセスが比較的粗いため、インダクタンス素子のＱ値は低く、インダクタンス素子の寸法を正確に制御することができず、インダクタンス素子の精度が低く、マルチプレクサの性能に影響を与え、インダクタンス素子の小型化およびマルチプレクサの小型化を実現しにくい。本発明の実施例に係るマルチプレクサは、積層構造における積層方向ＸＸ’に沿って間隔をあけて設けられた絶縁層１および金属層２を用いて第１多層平面螺旋状コイル構造４１を形成し、すなわち、マルチプレクサにおける少なくとも１つの第１インダクタンス素子３１を形成し、小さい寸法内で大きいインダクタンス値を取得することに寄与し、すなわち、第１インダクタンス素子３１の小型化の実現、更にマルチプレクサの小型化の実現に寄与するとともに、半導体プロセスを用いてマルチプレクサにおける第１インダクタンス素子３１を製造することができ、第１インダクタンス素子３１の寸法を正確に制御し、第１インダクタンス素子３１のインダクタンス値の精度を向上させることによりマルチプレクサ性能を向上させることに寄与するとともに、第１インダクタンス素子３１の電気伝導度の向上、第１インダクタンス素子３１の抵抗値の低減、マルチプレクサにおける第１インダクタンス素子３１のＱ値の向上、マルチプレクサの損失の低減に寄与する。
【００２６】
一実施例において、第１多層平面螺旋状コイル構造の軸方向において、第１多層平面螺旋状コイル構造は、複数の第１単層平面螺旋状コイル構造を含んでもよく、隣接する２つの第１単層平面螺旋状コイル構造の間の第１誘電体構造の厚さが第１単層平面螺旋状コイル構造の厚さよりも大きくなるように構成してもよい。図１に示すように、第１多層平面螺旋状コイル構造４１の軸方向ＸＸ’において、第１誘電体構造の厚さは絶縁層１の厚さであり、図１では貫通孔構造１１の高さであり、隣接する２つの第１単層平面螺旋状コイル構造４０１の間の第１誘電体構造の厚さが第１単層平面螺旋状コイル構造４０１の厚さよりも大きくなるように設定され、同じ厚さのインダクタンス素子に対して、第１単層平面螺旋状コイル構造の厚さが第１誘電体構造の厚さと同様であり、隣接する第１単層平面螺旋状コイル構造４０１の間の距離が増加し、隣接する第１単層平面螺旋状コイル構造４０１の間の距離が小さすぎることによる第１多層平面螺旋状コイル構造４１の軸方向ＸＸ’における隣接する第１単層平面螺旋状コイル構造４０１の間の結合作用が強すぎて第１インダクタンス素子３１の共振周波数に影響を与えるという問題を改善し、第１インダクタンス素子３１の共振周波数を向上させる。例示的には、第１誘電体構造を構成する材料はポリイミド（Ｐｏｌｙｉｍｉｄｅ、ＰＩ）であってもよく、すなわち、絶縁層１を構成する材料はＰＩである。
【００２７】
図１に示すように、第１多層平面螺旋状コイル構造４１の軸方向ＸＸ’において、第１多層平面螺旋状コイル構造４１は、複数の第１単層平面螺旋状コイル構造４０１を含み、第１単層平面螺旋状コイル構造４０１によって１つのコイル構造が形成されるが、第１単層平面螺旋状コイル構造４０１によって複数ターンコイル構造が形成されるように構成されてもよい。このように、同じ寸法内でより大きいインダクタンス値の第１インダクタンス素子３１を取得することができ、同様に第１インダクタンス素子３１の小型化の実現に寄与し、更にマルチプレクサの小型化を実現する。
【００２８】
図２は、本発明の一実施例に係るマルチプレクサにおける第２インダクタンス素子の立体構造模式図である。図２に示すように、図１に示す構造のマルチプレクサにおける第１インダクタンス素子において、積層構造に少なくとも１つの第２インダクタンス素子３２がさらに形成され、少なくとも２層の金属層２に第２パターン付金属構造２２が設けられている。図２に、２層の金属層２のそれぞれに第２パターン付金属構造２２が設けられ、２層の金属層２における第２パターン付金属構造２２が電気的に接続されるように、第２インダクタンス素子３２である第２螺旋状コイル構造４２が形成されることが例示されている。同様に、メッキプロセス、スパッタプロセスまたは１層の金属層２の堆積・エッチング等のプロセスにより、第２パターン付金属構造２２を形成し、１層の絶縁層１を堆積してから、ドライエッチングプロセスまたはレーザエッチングプロセスにより、絶縁層１の所定の位置に貫通孔構造１１を形成してもよい。
【００２９】
図１および図２に示すように、第１多層平面螺旋状コイル構造４１の軸方向ＸＸ’と第２螺旋状コイル構造４２の軸方向ＹＹ’とが交差するように構成されてもよい。２つのインダクタンス素子の軸方向が平行であると、２つのインダクタンス素子の間の結合作用が明らかであり、マルチプレクサの帯域外抑圧特性に深刻な影響を与え、第１多層平面螺旋状コイル構造４１の軸方向と第２螺旋状コイル構造４２の軸方向とが交差するように設置し、第１多層平面螺旋状コイル構造４１と第２螺旋状コイル構造４２との間の結合作用を効果的に低減し、第１インダクタンス素子３１および第２インダクタンス素子３２のインダクタンス値の精度を向上させることによりマルチプレクサの性能を向上させ、マルチプレクサにおける第１インダクタンス素子３１および第２インダクタンス素子３２のＱ値を向上させることによりマルチプレクサの損失を低減することに寄与するとともに、マルチプレクサの帯域外抑圧特性を最適化する。一実施例において、第１インダクタンス素子３１と第２インダクタンス素子３２との間の結合作用を最低限に低減し、マルチプレクサの帯域外抑圧特性を更に最適化するために、第１多層平面螺旋状コイル構造４１の軸方向ＸＸ’と第２螺旋状コイル構造４２の軸方向ＹＹ’とが互いに垂直であるように構成されてもよい。
【００３０】
一実施例において、図１および図２に示すように、第１インダクタンス素子３１をマルチプレクサの第１分岐路に設け、第２インダクタンス素子３２をマルチプレクサの第２分岐路に設けてもよい。例示的には、マルチプレクサの第１分岐路および第２分岐路は、ローパス分岐路、ハイパス分岐路またはバンドパス分岐路のうちの任意の２つの異なる分岐路であってもよく、すなわち、第１インダクタンス素子３１および第２インダクタンス素子３２を異なる分岐路に設け、第１多層平面螺旋状コイル構造４１の軸方向ＸＸ’と第２螺旋状コイル構造４２の軸方向ＹＹ’とが交差するように構成することにより、第１多層平面螺旋状コイル構造４１と第２平面螺旋状コイル構造との間の結合作用を効果的に低減し、マルチプレクサにおける異なる分岐路の間が互いに影響してマルチプレクサが処理待ちの信号を正確に処理することができず、マルチプレクサの帯域外抑圧特性を最適化することができないことを回避する。
【００３１】
一実施例において、図２に示すように、第２螺旋状コイル構造４２を多層螺旋状コイル構造としてもよい。このように、第１インダクタンス素子および第２インダクタンス素子のインダクタンス値の精度を向上させることによりマルチプレクサ性能を向上させ、マルチプレクサにおける第１インダクタンス素子および第２インダクタンス素子のＱ値を向上させることによりマルチプレクサの損失を低減し、マルチプレクサの帯域外抑圧特性を最適化することに寄与するとともに、小さい寸法内で大きいインダクタンス値の第１インダクタンス素子および第２インダクタンス素子を取得することに寄与し、すなわち、第１インダクタンス素子および第２インダクタンス素子の小型化を実現し、マルチプレクサの寸法を更に小さくし、マルチプレクサの小型化を実現することに寄与する。
【００３２】
図３は、本発明の一実施例に係る別のマルチプレクサにおける第２インダクタンス素子の立体構造模式図である。一実施例において、図３に示すように、第２螺旋状コイル構造４２の軸方向ＺＺ’において、第２螺旋状コイル構造４２は、複数の第２単層平面螺旋状コイル構造４０２を含み、隣接する２つの第２単層平面螺旋状コイル構造４０２の間の第２誘電体構造の厚さが第２単層平面螺旋状コイル構造４０２の厚さよりも大きくなるように構成されてもよく、隣接する第２単層平面螺旋状コイル構造４０２の間の第２誘電体構造の厚さは、鉛直方向における２つの第２単層平面螺旋状コイル構造４０２の間の距離ｄである。同様に、隣接する２つの第２単層平面螺旋状コイル構造４０２の間の第２誘電体構造の厚さが第２単層平面螺旋状コイル構造４０２の厚さよりも大きくなるように構成される。同じ厚さのインダクタンス素子に対して、第２単層平面螺旋状コイル構造の厚さが第２誘電体構造の厚さに等しくなるように構成し、隣接する第２単層平面螺旋状コイル構造４０２の間の距離を増加し、隣接する第２単層平面螺旋状コイル構造４０２の間の距離が小さすぎることによる第２螺旋状コイル構造４２の軸方向ＺＺ’において、隣接する第２単層平面螺旋状コイル構造４０２の間の結合作用が強すぎて第２インダクタンス素子３２の共振周波数に影響を与える問題を改善し、第２インダクタンス素子３２の共振周波数を向上させる。
【００３３】
なお、図２および図３に、２種類の第２インダクタンス素子が例示されている。本発明の実施例は、第２インダクタンス素子の具体的な形状および巻線方式を限定せず、第１多層平面螺旋状コイル構造４１の軸方向ＸＸ’と第２螺旋状コイル構造４２の軸方向ＹＹ’とが交差することを確保できれば良い。
【００３４】
図４は、本発明の実施例に係るマルチプレクサにおける第３インダクタンス素子の立体構造模式図である。図４に示すように、積層構造に少なくとも１つの第３インダクタンス素子３３が形成されてもよく、１層の金属層２に位置する第３パターン付金属構造２３によって第３単層平面螺旋状コイル構造４３が形成され、第３単層平面螺旋状コイル構造４３は第３インダクタンス素子３３である。単層平面螺旋状コイル構造によって構成された第３インダクタンス素子３３は、図１および図３に示す構造のインダクタンス素子と比べ、より小さいインダクタンス値を実現でき、第３インダクタンス素子３３を設置することにより、マルチプレクサの異なる大きさのインダクタンス値を有するインダクタンスに対する要求を満たすことができる。なお、本発明の実施例は、第３単層平面螺旋状コイル構造４３の具体的な形状を限定せず、図４または図５に示すように、半導体の製造プロセスの観点から、コイル構造を形成する金属配線の折り曲げ内角を１３５°とすることができる。また、図３〜図５に示すように、同様に、第３単層平面螺旋状コイル構造４３の軸方向ＶＶ’と第２螺旋状コイル構造４２の軸方向ＺＺ’とが交差するように構成してもよく、第３インダクタンス素子３３と第２インダクタンス素子３２との間の結合作用を低減し、マルチプレクサの帯域外抑圧特性を更に最適化するために、第３単層平面螺旋状コイル構造４３の軸方向ＶＶ’と第２螺旋状コイル構造４２の軸方向ＺＺ’とが互いに垂直であってもよい。
【００３５】
一実施例において、積層構造が位置する平面に垂直な方向において、隣接する２層の金属層における第４パターン付金属構造の重なり部分によってキャパシタンス素子を形成することができ、２つの第４パターン付金属構造の間に位置する絶縁層は、キャパシタンス構造の誘電体層として機能することができ、このように、金属層および絶縁層が積層設置された積層構造を用いることにより、インダクタンス素子とキャパシタンス素子とを同時に形成することができ、対応する絶縁層における孔により、インダクタンス素子と対応するキャパシタンス素子との間の対応関係を実現することができる。例示的には、マルチプレクサのハイパス分岐路に図１に示す構造の第１インダクタンス素子３１および図５に示す構造の第３インダクタンス素子３３が設けられ、ローパス分岐路に図２または図３に示す構造の第２インダクタンス素子３２および図４に示す構造の第３インダクタンス素子３３が設けられ、各インダクタンス素子が対応するキャパシタンス素子に電気的に接続されるように構成されてもよい。
【００３６】
なお、本発明の実施例は、マルチプレクサにおけるインダクタンス素子およびキャパシタンス素子の具体的な数と、インダクタンス素子とキャパシタンス素子との具体的な接続関係とを限定せず、当業者は、必要に応じてインダクタンス素子およびキャパシタンス素子の数と、両者の接続関係とを設定することができる。
【００３７】
本発明の実施例に係るマルチプレクサは、積層方向ＸＸ’に沿って間隔をあけて設けられた少なくとも１層の絶縁層１および複数層の金属層２を含み、少なくとも１つの第１インダクタンス素子３１および少なくとも１つの第１キャパシタンス素子を形成する積層構造を備える。少なくとも２層の金属層２のそれぞれにパターン付金属構造２１が設けられ、第１パターン付金属構造が電気的に接続されるように、第１インダクタンス素子３１を構成する第１多層平面螺旋状コイル構造４１が形成されている。このように、積層構造における積層方向ＸＸ’に沿って間隔をあけて設けられた絶縁層１および金属層２を用いて第１多層平面螺旋状コイル構造４１を形成し、すなわち、マルチプレクサにおける少なくとも１つの第１インダクタンス素子３１を形成し、小さい寸法内で大きいインダクタンス値を取得することに寄与し、すなわち、第１インダクタンス素子３１の小型化の実現、更にマルチプレクサの小型化の実現に寄与するとともに、半導体プロセスを用いてマルチプレクサにおける第１インダクタンス素子３１を製造することができ、第１インダクタンス素子３１の寸法を正確に制御し、第１インダクタンス素子３１のインダクタンス値の精度を向上することに寄与するとともに、第１インダクタンス素子３１の電気伝導度の向上、第１インダクタンス素子３１の抵抗値の低減、マルチプレクサにおける第１インダクタンス素子３１のＱ値の向上、マルチプレクサの損失の低減に寄与する。
【図１】
2021508167.tif 000003
【図２】
2021508167.tif 000004
【図３】
2021508167.tif 000005
【図４】
2021508167.tif 000006
【図５】
2021508167.tif 000007
【国際調査報告】
2021508167.tif 000008
2021508167.tif 000009
2021508167.tif 000010
2021508167.tif 000011
2021508167.tif 000012