(57)【要約】  電子制御ユニット（ＥＣＵ）（４００）が、第１及び第２の電圧レール（ＶＤＤ＿ＨＶ及びＶＤＤ＿ＭＶ）間で動作し、増幅器回路（３０４’）と、信号をバスピン（ＯＵＴｘ）に搬送し、接地への短絡及びバッテリーへの短絡の両方からバスピンを保護するために結合される、単一電流感知回路（４０２、４０４、４０６、４０８）を含む。単一電流感知回路は、信号をバスピンに渡すスイッチ回路（４０２）と、バスピンにおける出力電流に比例する第２の電流（ＩＭｒｅｖ）を供給する順方向電流感知回路（４０４）とを含む。順方向電流感知回路（４０４）は、バスピン上の電圧（ＯＵＴｘ）が所定の値を上回ると、第２の電流を実質的にゼロにする。単一電流感知回路はまた、順方向電流保護回路（４０６）と、第２の電流を受け取り、第２の電流がゼロであるときに第２の電圧への接続を閉じる逆方向電流スイッチング回路（４０８）とを含む。
2021516525.tif 000002
【特許請求の範囲】
【請求項１】
ハイサイドドライバのための電子制御ユニット（ＥＣＵ）であって、
第１の電圧を搬送する第１の電圧レールと前記第１の電圧よりも小さい第２の電圧を搬送する第２の電圧レールとの間の第２のスイッチングトランジスタに直列に結合される第１のスイッチングトランジスタを含む増幅器回路であって、前記第１及び第２のスイッチングトランジスタのそれぞれのゲートを制御するように結合される、前記増幅器回路、及び
前記ハイサイドドライバ上のバスピンを接地への短絡及びバッテリーへの短絡の両方から保護するために結合される単一電流感知回路、
を含み、
前記単一電流感知回路が、
前記第１のスイッチングトランジスタと前記第２のスイッチングトランジスタとの間に位置する入力ノードと、
通常動作の間、前記入力ノードから前記バスピンに電流を通すように結合されるスイッチ回路と、
前記入力ノード及び前記第１の電圧レールに結合される順方向電流感知回路であって、前記順方向電流感知回路が、第１の出力ノード上に第１の電流を、第２の出力ノード上に第２の電流を提供するように結合され、前記第１及び第２の電流の各々が前記バスピンにおける出力電流に比例し、前記バスピン上のバス電圧が所与の値を上回るとき、前記第１及び第２の電流が実質的にゼロである、前記順方向電流感知回路と、
前記第２の電流を受け取るように結合され、更に前記第２のスイッチングトランジスタの前記ゲートに結合される逆方向電流スイッチング回路であって、前記第２の電流出力がゼロであるとき前記第２のスイッチングトランジスタをオフにするように結合される、前記逆方向電流スイッチング回路と、
前記順方向電流感知回路、前記第１の電圧レール、及び、前記第２の電圧より小さい第３の電圧を提供する第３の電圧レールに結合される、順方向電流保護回路であって、更に接地への短絡に応答して前記スイッチ回路をオフにするように結合される、前記順方向電流保護回路と、
を含む、
ＥＣＵ。
【請求項２】
請求項１に記載のハイサイドドライバのためのＥＣＵであって、前記第２のスイッチングトランジスタがｐ型金属酸化物シリコン（ＰＭＯＳ）トランジスタであり、
前記逆方向電流スイッチング回路が、
前記第２の電流を受け取るように結合される第１のノード、
前記第１のノードと前記第３の電圧レールとの間に結合される第１の電流シンク、
前記第２のスイッチングトランジスタの前記ゲートと前記第３の電圧レールとの間に結合される第１のｎ型金属酸化物シリコン（ＮＭＯＳ）トランジスタであって、前記第１のノードと前記第１の電流シンクとの間の点に結合される、前記第１のＮＭＯＳトランジスタ、及び
前記第２のスイッチングトランジスタの前記ゲートと前記第３の電圧レールとの間に結合される第１の抵抗器、
を含む、ＥＣＵ。
【請求項３】
請求項２に記載のハイサイドドライバのためのＥＣＵであって、
前記スイッチ回路が、
前記第１の電圧レールと前記入力ノードとの間に第２の抵抗器と直列に結合される第１の電流源であって、第２のノード上に安定電圧を提供する、前記第１の電流源、及び
前記入力ノードと前記バスピンとの間に第３のＮＭＯＳトランジスタと直列に結合される第２のＮＭＯＳトランジスタであって、前記第２及び第３のＮＭＯＳトランジスタのそれぞれのゲートが、前記第２のノードに結合され、第１のダイオード及び第２のダイオードを介して前記第１及び第２のＮＭＯＳトランジスタの共通ソースに更に結合される、前記第２のＮＭＯＳトランジスタ、
を含む、
ＥＣＵ。
【請求項４】
請求項３に記載のハイサイドドライバのためのＥＣＵであって、前記順方向電流感知回路が、
第１のＰＭＯＳトランジスタ、第２のＰＭＯＳトランジスタ、第３のＰＭＯＳトランジスタであって、前記第１、第２、及び第３のＰＭＯＳトランジスタの各々が、前記第１の電圧レールに結合されるソースと、共に結合されるそれぞれのゲートとを有し、前記第１のＰＭＯＳトランジスタのドレインが、前記第１のＰＭＯＳトランジスタのゲートに結合され、前記第２のＰＭＯＳトランジスタのドレインが前記第１の電流を供給し、前記第３のＰＭＯＳトランジスタのドレインが前記第２の電流を供給する、前記第１、第２、及び第３のＰＭＯＳトランジスタ、
前記第１のＰＭＯＳトランジスタの前記ドレインと、前記第２及び第３のＮＭＯＳトランジスタの前記それぞれのソースの間に結合される第３のノードとの間に、第３のダイオード及び第５のＮＭＯＳトランジスタと直列に結合される第４のＮＭＯＳトランジスタであって、前記第５のＮＭＯＳトランジスタが、前記第２及び第３のＮＭＯＳトランジスタの前記それぞれのゲートに結合されるゲートを有する、前記第４のＮＭＯＳトランジスタ、及び
前記入力ノードに結合される非反転入力と、前記第３のダイオードと前記第５のＮＭＯＳトランジスタとの間の第４のノードに結合される反転入力と、前記第４のＮＭＯＳトランジスタのゲートに結合される出力とを有する第１の演算増幅器、
を含む、ＥＣＵ。
【請求項５】
請求項４に記載のハイサイドドライバのためのＥＣＵであって、前記順方向電流感知回路が、前記第４のノードと前記第３の電圧レールとの間に結合される第２の電流シンクを更に含む、ＥＣＵ。
【請求項６】
請求項４に記載のハイサイドドライバのためのＥＣＵであって、前記順方向電流保護回路が、
前記第１の電圧レールと前記第３のノードとの間に、第６のＮＭＯＳトランジスタ、第４のダイオード及び第７のＮＭＯＳトランジスタと直列に結合される第３の抵抗器であって、前記第６のＮＭＯＳトランジスタのゲートが、前記第１の演算増幅器の前記出力に結合され、前記第７のＮＭＯＳトランジスタのゲートが、前記第２のＮＭＯＳトランジスタの前記ゲートに結合される、前記第３の抵抗器、
前記第１の電圧レールと前記第３の電圧レールとの間の第３の電流シンク（Ｉｆ＿ｒｅｆ）に直列に結合される第４の抵抗器、及び
第２の演算増幅器であって、前記第３の抵抗器と前記第６のＮＭＯＳトランジスタとの間の第５のノードに結合される非反転入力、前記第４の抵抗器と前記第３の電流シンクとの間の第６のノードに結合される反転入力、及び、第５のダイオードを介して前記第２及び第３のＮＭＯＳトランジスタの前記それぞれのゲートに結合される出力を有する、前記第２の演算増幅器、
を含む、ＥＣＵ。
【請求項７】
請求項１に記載のハイサイドドライバのためのＥＣＵであって、前記増幅器回路が浮遊増幅器を含む、ＥＣＵ。
【請求項８】
請求項２に記載のハイサイドドライバのためのＥＣＵであって、前記増幅器回路が更に、
前記第１の電圧レールと前記第３の電圧レールとの間に、第４のＰＭＯＳトランジスタ（Ｍ２１）及び第２の電流シンクと直列に結合される第８のＮＭＯＳトランジスタ、
前記第１の電圧レールと前記第３の電圧レールとの間に第５のＰＭＯＳトランジスタと直列に結合される第２の電流源、及び
第６のＰＭＯＳトランジスタに直列に結合される第３の電流源、
を含み、
前記第３の電流源の端子が前記第１の電圧レールに結合され、前記第６のＰＭＯＳトランジスタのドレインが前記第２のスイッチングトランジスタの前記ゲートに結合され、前記第４のＰＭＯＳトランジスタが、前記第６のＰＭＯＳトランジスタのゲートに及び前記第４のＰＭＯＳトランジスタのドレインに結合されるゲートを有し、前記第１のスイッチングトランジスタの前記ゲートが前記第２の電流源と前記第５のＰＭＯＳトランジスタとの間のノードに結合されている、
ＥＣＵ。
【請求項９】
請求項１に記載のハイサイドドライバのためのＥＣＵであって、前記第１の電圧が約１４Ｖであり、前記第２の電圧が約７Ｖであり、前記第３の電圧が局地接地である、ＥＣＵ。
【請求項１０】
トランシーバチップであって、
複数のデコーダ、及び
複数のトランシーバ、
を含み、
前記複数のトランシーバの各々が、それぞれのチャネルを介して前記複数のデコーダのそれぞれのデコーダに結合されており、前記複数のトランシーバのトランシーバが、ハイサイドドライバのための電子制御ユニット（ＥＣＵ）を含み、
前記ＥＣＵが、
第１の電圧レールと第２の電圧レールとの間に第２のスイッチングトランジスタと直列に結合される第１のスイッチングトランジスタを含む増幅器回路であって、前記第１及び第２のスイッチングトランジスタのそれぞれのゲートを制御するように結合される、前記増幅器回路、及び
前記ＥＣＵ上のバスピンを接地への短絡及びバッテリーへの短絡の両方から保護するために結合される単一電流感知回路、
を含み、
前記単一電流感知回路が、
前記第１のスイッチングトランジスタと前記第２のスイッチングトランジスタとの間に位置する入力ノードと、
通常動作の間、前記入力ノードから前記バスピンに電流を通すように結合されるスイッチ回路と、
前記入力ノードに及び前記第１の電圧レールに結合される順方向電流感知回路であって、前記順方向電流感知回路が、第１の出力ノード上に第１の電流を、第２の出力ノード上に第２の電流を提供するように結合され、前記第１及び第２の電流の各々が前記バスピンにおける出力電流に比例し、前記バスピン上のバス電圧が或る選択された値を上回るとき、前記第１及び第２の電流が実質的にゼロである、前記順方向電流感知回路と、
前記第２の電流を受け取るように結合され、更に前記第２のスイッチングトランジスタの前記ゲートに結合される逆方向電流スイッチング回路であって、前記第２の電流出力がゼロであるとき前記第２のスイッチングトランジスタをオフにするように結合される、前記逆方向電流スイッチング回路と、
前記順方向電流感知回路、前記第１の電圧レール、及び、第３の電圧レールに結合される順方向電流保護回路であって、接地への短絡に応答して前記スイッチ回路をオフにするように更に結合される、前記順方向電流保護回路と、
を含む、
トランシーバチップ。
【請求項１１】
請求項１０に記載のトランシーバチップであって、前記第２のスイッチングトランジスタがｐ型金属酸化物シリコン（ＰＭＯＳ）トランジスタであり、
前記逆方向電流スイッチング回路が、
前記第２の電流を受け取るように結合される第１のノード、
前記第１のノードと前記第３の電圧レールとの間に結合される第１の電流シンク、
前記第２のスイッチングトランジスタのゲートと前記第３の電圧レールとの間に結合される第１のｎ型金属酸化物シリコン（ＮＭＯＳ）トランジスタであって、第１のＮＭＯＳトランジスタのゲートが、前記第１のノードと前記第１の電流シンクとの間の点に結合される、前記第１のＮＭＯＳトランジスタ、
前記第２のスイッチングトランジスタの前記ゲートと前記第３の電圧レールとの間に結合される第１の抵抗器、
を含む、
トランシーバチップ。
【請求項１２】
請求項１１に記載のトランシーバチップであって、前記増幅器回路が更に、
前記第１の電圧レールと前記第３の電圧レールとの間に、第４のＰＭＯＳトランジスタ（Ｍ２１）及び第２の電流シンクと直列に結合される第８のＮＭＯＳトランジスタ、
前記第１の電圧レールと前記第３の電圧レールとの間に第５のＰＭＯＳトランジスタと直列に結合される第２の電流源、及び
第６のＰＭＯＳトランジスタに直列に結合される第３の電流源、
を含み、
前記第３の電流源の端子が前記第１の電圧レールに結合され、前記第６のＰＭＯＳトランジスタのドレインが前記第２のスイッチングトランジスタの前記ゲートに結合され、第４のＰＭＯＳトランジスタが、前記第６のＰＭＯＳトランジスタのゲートに及び前記第４のＰＭＯＳトランジスタのドレインに結合されるゲートを有し、前記第１のスイッチングトランジスタのゲートが、前記第２の電流源と前記第５のＰＭＯＳトランジスタとの間のノードに結合されている、
トランシーバチップ。
【請求項１３】
請求項１０に記載のトランシーバチップであって、前記複数のトランシーバが周辺機器センサインタフェーストランシーバである、トランシーバチップ。
【請求項１４】
システムオンチップ（ＳＯＣ）であって、
第１の電圧を提供する第１の電圧レールと、前記第１の電圧より小さい第２の電圧を提供する第２の電圧レールと、前記第２の電圧より小さい第３の電圧を提供する第３の電圧レールとを提供するように結合される電力供給モジュール、
前記第２及び第３の電圧レールを受け取るように結合される第１の複数のトランシーバ、及び
前記第１、前記第２、及び前記第３の電圧レールを受け取るように結合される第２の複数のトランシーバ、
を含み、
前記第２の複数のトランシーバの各々が、それぞれのチャネルを介して複数のデコーダのそれぞれのデコーダに結合されており、前記第２の複数のトランシーバのトランシーバが、ハイサイドドライバのためのＥＣＵを含み、
前記ＥＣＵが、
前記第１の電圧レールと前記第２の電圧レールとの間に第２のスイッチングトランジスタと直列に結合される前記第１のスイッチングトランジスタを含む増幅器回路であって、前記第１及び前記第２のスイッチングトランジスタのそれぞれのゲートを制御するように結合されている前記増幅器回路と、
接地への短絡及びバッテリーへの短絡の両方から前記ＥＣＵ上の前記バスピンを保護するために結合される単一感知回路と、
を含み、
前記単一感知回路が、
前記第１のスイッチングトランジスタと前記第２のスイッチングトランジスタとの間に位置する前記入力ノードと、
通常動作の間、前記入力ノードから前記バスピンに電流を流すように結合されるスイッチ回路と、
前記入力ノードに及び前記第１の電圧レールに結合される順方向電流感知回路であって、前記順方向電流感知回路が、第１の電流及び前記第２の電流を提供するように結合され、前記第１及び前記第２の電流の各々が前記バスピンにおける出力電流に比例し、前記バスピン上のバス電圧が或る選択された値を上回るとき、前記第１及び前記第２の電流が実質的にゼロである、前記順方向電流感知回路と、
前記第２の電流を受け取るように結合され、更に前記第２のスイッチングトランジスタの前記ゲートに結合され、前記第２の電流がゼロであるとき前記第２のスイッチングトランジスタをオフにするように結合される、逆方向電流スイッチング回路と、
前記順方向電流感知回路、前記第１の電圧レール、及び前記第３の電圧レールに結合される順方向電流保護回路と、
を含み、
前記順方向電流保護回路が更に、接地への短絡に応答して前記スイッチ回路をオフにするように結合される、
ＳＯＣ。
【請求項１５】
請求項１４に記載のＳＯＣであって、前記第２のスイッチングトランジスタがｐ型金属酸化物シリコン（ＰＭＯＳ）トランジスタであり、
前記逆方向電流スイッチング回路が、
前記第２の電流を受け取るように結合される第１のノード、
前記第１のノードと前記第３の電圧レールとの間に結合される第１の電流シンク、
前記第２のスイッチングトランジスタのゲートと前記第３の電圧レールとの間に結合される第１のｎ型金属酸化物シリコン（ＮＭＯＳ）トランジスタであって、前記第１のＮＭＯＳトランジスタのゲートが、前記第１のノードと前記第１の電流シンクとの間の点に結合される、前記第１のＮＭＯＳトランジスタ、及び
前記第２のスイッチングトランジスタの前記ゲートと前記第３の電圧レールとの間に結合される第１の抵抗器、
を含む、ＳＯＣ。
【請求項１６】
請求項１５に記載のＳＯＣであって、前記増幅器回路が更に、
前記第１の電圧レールと前記第３の電圧レールとの間に、第４のＰＭＯＳトランジスタ（Ｍ２１）及び第２の電流シンクと直列に結合される第８のＮＭＯＳトランジスタ、
前記第１の電圧レールと前記第３の電圧レールとの間に第５のＰＭＯＳトランジスタと直列に結合される第２の電流源、及び
第６のＰＭＯＳトランジスタに直列に結合される第３の電流源、
を含み、
前記第３の電流源の端子が前記第１の電圧レールに結合され、前記第６のＰＭＯＳトランジスタのドレインが前記第２のスイッチングトランジスタのゲートに結合され、前記第４のＰＭＯＳトランジスタが、前記第６のＰＭＯＳトランジスタのゲートに、及び前記第４のＰＭＯＳトランジスタのドレインに結合されるゲートを有し、前記第１のスイッチングトランジスタのゲートが、前記第２の電流源と前記第５のゲートとの間のノードに結合されている、
ＳＯＣ。
【請求項１７】
請求項１４に記載のＳＯＣであって、前記第２の複数のトランシーバが周辺機器センサインタフェーストランシーバである、ＳＯＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、概して電子回路に関し、より詳細にはハイサイドドライバのための逆方向（reverse）電流保護を提供する回路に関する。
【背景技術】
【０００２】
周辺機器センサインタフェース（ＰＳＩ）は発展しつつあるオートモーティブ規格であり、ＰＳＩ５が現行版であり、ローカル相互接続ネットワーク（ＬＩＮ）の代替と考えられている。多数のオートモーティブ用途が、エアバッグ加速度センサ、超音波、動力伝達装置、制動応用例などのＰＳＩプロトコルを用いている。ＰＳＩトランシーバの電子制御ユニット（ＥＣＵ）は、ベース電圧などの電力と同期（ＳＹＮＣ）パルスをセンサに供給し、同期パルスは、センサからデータ収集を開始する。センサは、電流変調されたデータに応答し、ＥＣＵがこれを感知してデジタル波形に変換する。トランシーババスピン（出力）は、接地又はバッテリーのいずれかに短絡する可能性があり、障害保護のために双方向電流感知を必要とする。以下に説明するように、接地への短絡とバッテリーへの短絡に対する保護は従来は２つの異なる回路を用いており、これはチップのための面積の増加と電力消費の増加の両方につながる。保護回路のためのより小さなフットプリント及び一層低い電力消費が望まれる。
【発明の概要】
【０００３】
記載される例は、接地への短絡及びバッテリー保護への短絡の両方のための単一電流感知経路を提供し、両方の保護を提供するための２つ又はそれ以上の電流感知ループの使用を排除する。これにより、回路に必要な面積と、回路の動作に必要な電力の両方における効率が提供される。
【０００４】
一態様において、ハイサイドドライバのための電子制御ユニットが、第１の電圧を搬送する第１の電圧レールと、第１の電圧よりも小さい第２の電圧を搬送する第２の電圧レールとの間で第２のスイッチングトランジスタに直列に結合される第１のスイッチングトランジスタを含む増幅器回路と、ハイサイドドライバ上のバスピンを接地への短絡及びバッテリーへの短絡の両方から保護するように結合される単一電流感知回路とを含む。増幅器回路は、第１及び第２のスイッチングトランジスタのそれぞれのスイッチングトランジスタのゲートを制御するように結合される。単一電流検出回路は、第１のスイッチングトランジスタと第２のスイッチングトランジスタとの間に位置する入力ノードと、通常動作の間、入力ノードからバスピンに電流を通すように結合されるスイッチ回路と、入力ノードに及び第１の電圧レールに結合され、第１の出力ノードに第１の電流を、第２の出力ノードに第２の電流を供給するように結合される順方向電流検出回路と、第２の電流を受け取るように結合される逆方向電流スイッチング回路と、順方向電流検出回路、第１の電圧レール、及び第３の電圧レールに結合される順方向電流保護回路とを含む。第１の電流及び第２の電流の各々は、バスピンにおける出力電流にそれぞれ比例し、バスピン上のバス電圧が所与の値を上回ると、第１及び第２の電流が実質的にゼロになる。逆方向電流スイッチング回路は、更に第２のスイッチングトランジスタのゲートに結合され、第２の電流出力がゼロであるとき第２のスイッチングトランジスタをオフにするように結合される。順方向電流保護回路は、第２の電圧よりも小さい第３の電圧を提供し、更に、接地への短絡に応答してスイッチ回路をオフにするように結合される。
【０００５】
別の態様において、トランシーバチップが、複数のデコーダと、複数のトランシーバとを含む。複数のトランシーバの各々は、それぞれのチャネルを介して複数のデコーダのそれぞれのデコーダに結合される。複数のトランシーバの各々は、ハイサイドドライバのための電子制御ユニット（ＥＣＵ）を含む。ＥＣＵは、第１の電圧レールと第２の電圧レールとの間の第２のスイッチングトランジスタに直列に結合される第１のスイッチングトランジスタを含む増幅器回路と、ＥＣＵ上のバスピンを接地への短絡及びバッテリーへの短絡の両方から保護するように結合される単一電流感知回路とを含む。増幅器回路は、第１及び第２のスイッチングトランジスタのそれぞれのゲートを制御するように結合される。単一電流感知回路は、第１のスイッチングトランジスタと第２のスイッチングトランジスタとの間に位置する入力ノードと、通常動作の間、入力ノードからバスピンに電流を通すように結合されるスイッチ回路と、入力ノードに及び第１の電圧レールに結合される順方向電流感知回路と、第２の電流を受け取るように結合され、第２のスイッチングトランジスタのゲートに更に結合される逆方向電流スイッチング回路と、順方向電流感知回路に結合され、第１の電圧レール及び第３の電圧レールに結合される、順方向電流保護回路とを含む。順方向電流感知回路は、第１の出力ノードに第１の電流を、第２の出力ノードに第２の電流を提供するように結合され、第１の電流及び第２の出力ノードに第２の電流を提供するように結合され、バスピンにおける出力電流にそれぞれ比例し、バスピン上のバス電圧が選択された値を上回るとき第１及び第２の電流が実質的にゼロである。逆方向電流スイッチング回路は、第２の電流がゼロであるとき、第２のスイッチングトランジスタをオフにするように結合される。順方向保護回路は、接地への短絡に応答してスイッチ回路をオフにする。
【０００６】
更に別の態様において、システムオンチップ（ＳＯＣ）は、第１の電圧を提供する第１の電圧レールと、第１の電圧よりも小さい第２の電圧を提供する第２の電圧レールと、第２の電圧よりも小さい第３の電圧を提供する第３の電圧レールとを提供するように結合される電力供給モジュール；第２及び第３の電圧レールを受けとるように結合される第１の複数のトランシーバ；第１、第２、及び第３の電圧レールを受けとるように結合される第２の複数のトランシーバを含む。第２の複数のトランシーバの各々は、それぞれのチャネルを介して複数のデコーダのそれぞれのデコーダに結合されており、第２の複数のトランシーバのトランシーバが、ハイサイドドライバのためのＥＣＵを含み得る。ＥＣＵは、第１の電圧レールと第２の電圧レールとの間で第２のスイッチングトランジスタに直列に結合される第１のスイッチングトランジスタと、ＥＣＵ上のバスピンを接地への短絡及びバッテリーへの短絡の両方から保護するように結合される単一感知回路とを含む増幅器回路を含む。増幅器回路は、第１及び第２のスイッチングトランジスタのそれぞれのゲートを制御するように結合される。単一感知回路は、第１のスイッチングトランジスタと第２のスイッチングトランジスタとの間に位置する入力ノードと、通常動作の間、入力ノードからバスピンに電流を通すように結合されるスイッチ回路と、入力ノードに及び第１の電圧レールに結合される順方向電流感知回路と、第２の電流を受け取るように結合され、更に、第２のスイッチングトランジスタのゲートに結合される逆方向電流スイッチング回路と、順方向電流感知回路に、第１の電圧レール及び第３の電圧レールに結合される順方向電流保護回路とを含む。順方向電流感知回路は、第１の電流及び第２の電流を供給するように結合され、第１の電流及び第２の電流の各々が、バスピンにおける出力電流に比例し、バスピン上のバス電圧が選択値を上回るとき、第１及び第２の電流が実質的にゼロである。逆方向電流スイッチング回路は、第２の電流がゼロであるとき、第２のスイッチングトランジスタをオフにするように結合される。順方向電流保護回路は更に、接地への短絡に応答してスイッチ回路をオフにするように結合されている。
【図面の簡単な説明】
【０００７】
【図１】本記載の一実施例に従って感知回路を用い得るハイサイドドライバのためのＥＣＵの高レベルの概略を示す。
【０００８】
【図２】従来のハイサイドドライバのためのＥＣＵの幾分より詳細な概略を示す。
【０００９】
【図３Ａ】従来のハイサイドドライバのためのＥＣＵの実装を示す。
【図３Ｂ】従来のハイサイドドライバのためのＥＣＵの実装を示す。
【００１０】
【図４】本記載の一実施例に従った、ハイサイドドライバのためのＥＣＵの一部の実装を示す。
【００１１】
【図５】本記載の一実施例に従った、記載された保護回路を用い得るスタンドアロンＰＳＩ５トランシーバチップを含むシステムの高レベルの概略を示す。
【００１２】
【図６】本記載の一実施例に従った、記載された保護回路を用い得るＳＯＣを含むシステムの高レベルの概略を示す。
【発明を実施するための形態】
【００１３】
図面において、類似の参照符号は同様の要素を示す。本記載における「或る」又は「一つの」実施例への異なる言及は、必ずしも同じ実施例を意味するものではなく、そのような言及は少なくとも一つを意味し得る。更に、特定の特徴、構造、又は特性が一実施例と関連して記載されている場合、そのような特徴、構造、又は特性は、明示的に記載されているかどうかにかかわらず、他の実施例に関連して実施され得る。本明細書で用いられるように、「結合する」という語は「通信可能に結合される」（ワイヤレス接続を含み得る）として限定されない限り、間接的又は直接的な電気的接続である。そのため、第１のデバイスが第２のデバイスに結合する場合、その接続は、直接的な電気的接続を介するもの、又は他のデバイス及び接続を介する間接的電気的接続を介するものであり得る。
【００１４】
図１は、ハイサイドドライバのためのＥＣＵ１０２と、双方向信号線１１６を介してＥＣＵのバスピンＯＵＴｘに結合されるセンサ１０４とを含むオートモーティブシステム１００の高レベルの概略を示す。この図では一つのセンサのみが示されているが、典型的には多数のセンサがＥＣＵ１０２に結合される。一実施例のオートモーティブシステム１００は、例えばＰＳＩ５などのＰＳＩプロトコルを用いて動作するように設計されているが、オートモーティブシステム１００は他のオートモーティブプロトコルで動作することもできる。ＰＳＩ５プロトコルでは、双方向信号線１１６がセンサとデータ送信の両方に電力を供給する２ワイヤ接続である。ＥＣＵ１０２は、例えば５Ｖであり得るＶＣＣのレールと局地接地との間で動作する低電圧論理回路１０６を含む。ＥＣＵ１０２はまた、１４〜４０Ｖの範囲で典型的に「高い」電圧を有するレールＶＤＤ＿ＨＶと、一実施例において約７Ｖの電圧を有する「中間の」電圧を有するレールＶＤＤ＿ＭＶとの間で動作する高電圧同期パルス生成及び電流感知回路１０８を含む。
【００１５】
低電圧論理回路１０６は、同期パルス生成及び電流感知回路１０８に信号１１０を提供し、同期パルス生成及び電流感知回路１０８は、関連するセンサからデータ収集を開始するために同期パルスが提供されるべきであることを示すことができる。同期パルス生成及び電流感知回路１０８は、バスピンＯＵＴｘに信号１１２を提供する。信号１１２は例えば、オートモーティブシステム１００が作動しているときに７Ｖのベース電圧を提供し得る。信号１１０上のパルスの受信に応答して、同期パルス生成及び電流感知回路１０８は同期パルスを提供し、その一実施例は１２Ｖである。同期パルスはセンサ１０４からの応答をトリガし、これは、双方向信号線１１６上の電流変調を用いて信号１１４を提供し、センサの通常（静止）電流消費によって表される「低」レベルと、センサの増加した電流シンクによって生成される「高」レベルを有する。同期パルス生成及び電流感知回路１０８は電流の変化を検出し、デジタル信号を提供するように構成される。
【００１６】
双方向性信号線１１６は、オートモーティブシステムを介して数メートル走り得る。オートモーティブシステム１００の寿命の間、バスピンＯＵＴｘは、バッテリー又は接地のいずれかに不用意に短絡される可能性があるため、これらの条件のいずれかが発生した場合にはＥＣＵ１０２を保護しなければならない。図２は、図１を幾分詳細にしたものであるオートモーティブシステム２００を示す。ＥＣＵ２０２は、低電圧論理回路２０４、この例では浮遊増幅器である増幅器回路２０６、及び、順方向電流感知回路２０８と逆方向電流感知回路２１０の、２つの保護回路を含む。２つ又はそれ以上の別個の保護回路の使用は、これらの回路の各々がチップ上で大量の占有面積を使用し、走るためにかなりの電力消費を必要とする場合であっても、一般的である。ＰＳＩ５プロトコルでは、デバイスあたり複数のチャネルが存在するため、各チャネルには順方向電流感知回路と逆方向電流感知回路の両方が必要となり、各々大きな面積が必要で、２００ｍＡの範囲の電流が消費される。
【００１７】
図３Ａ及び図３Ｂは共に、ＥＣＵ２０２として用いられ得るハイサイドドライバ回路のためのＥＣＵ３００を示す。ＥＣＵ３００は、低電圧論理回路３０２、この場合も浮遊増幅器である増幅器回路３０４、順方向電流感知回路３０６、及び逆方向電流感知回路３０８を含む。低電圧論理回路３０２は、回路の低電圧部の上側レールと下側レールとの間のｎ型金属酸化物シリコン（ＮＭＯＳ）トランジスタＭａに直列に結合された抵抗器Ｒ５及びＲ６を含む分圧器を含む。ＮＭＯＳトランジスタＭａは、回路がアクティブであるときにイネーブル信号を受信する。抵抗器Ｒ５とＲ６との間で取られる電圧が、増幅器３１０の非反転入力に結合され、増幅器３１０の出力は、増幅器３１０の反転入力に、また、電流源３１２に結合される。電流源３１２は、スイッチＳ１を介してノード３１６に結合され、電流シンク３１４も、第２のスイッチＳ２を介してノード３１６に結合される。同期化信号が、低電圧論理回路３０２の出力が下側レール又は基準電圧Ｖｒｅｆのいずれかに等しくなるようにスイッチＳ１、Ｓ２を制御し、一方、コンデンサＣ１が、低電圧論理回路３０２の出力信号と下側レールとの間で結合され、信号が、下側レールの値とＶｒｅｆとの間で傾斜遷移を有することを確実にする。
【００１８】
低電圧論理回路３０２によって生成された信号は増幅器回路３０４に供給され、増幅器回路３０４は、図示の実施例では、高電圧レールＶＤＤ＿ＨＶ、中間電圧レールＶＤＤ＿ＭＶ、及び低電圧レールＶＤＤ＿ＬＶを受け取る浮遊増幅器回路である。電圧レールＶＤＤ＿ＨＶ、ＶＤＤ＿ＭＶ、及びＶＤＤ＿ＬＶは、それぞれ、第１、第２、及び第３の電圧レールと称され得る。一実施例において、高電圧レールＶＤＤ＿ＨＶは約１４Ｖの第１の電圧を搬送し、中間電圧レールＶＤＤ＿ＭＶは約７Ｖの第２電圧を搬送し、低電圧レールＶＤＤ＿ＬＶは下側電圧レールとも呼ばれる第３の電圧の局地接地を搬送する。図３Ａ〜図３Ｂに示す実施例では、無線周波数（ＲＦ）干渉を避けるために、増幅器回路３０４によって生成されたパルスに対して非常に制御された形状を有する必要がある。この必要性のために、受信した信号は、高電圧レールＶＤＤ＿ＨＶ、中間電圧レールＶＤＤ＿ＭＶ、及び低電圧レールＶＤＤ＿ＬＶの各々に結合されたパルス整形増幅器３１８の非反転入力上で受信される。ダイオードＤＨＶが、示された回路から上流に移動する電流からの保護を提供する。
【００１９】
パルス整形増幅器３１８は、ｐ型金属酸化物シリコン（ＰＭＯＳ）トランジスタＭ４のゲートに結合される反転出力と、ＮＭＯＳトランジスタＭ３のゲートに結合される非反転出力とを提供する。ＰＭＯＳトランジスタＭ４は、高電圧レールＶＤＤ＿ＨＶに結合されるソースを有し、ＮＭＯＳトランジスタＭ３は低電圧レールＶＤＤ＿ＬＶに結合されるソースを有する。ＰＭＯＳトランジスタＭ５とＮＭＯＳトランジスタＭ６は、ＰＭＯＳトランジスタＭ４とＮＭＯＳトランジスタＭ３のドレイン間で並列に結合され、ＰＭＯＳトランジスタＭ５のゲートは、電流源Ｖｂｐを介して高電圧レールＶＤＤ＿ＨＶに結合され、ＮＭＯＳトランジスタＭ６のゲートは、電流シンクＶｂｎを介して低電圧レールに結合される。ＰＭＯＳトランジスタＭ２は、ＶＤＤ＿ＨＶとＶＤＤ＿ＬＶとの間でＮＭＯＳトランジスタＭ１に直列に結合される。ＰＭＯＳトランジスタＭ２のゲートはＰＭＯＳトランジスタＭ４のドレインに結合され、ＮＭＯＳトランジスタＭ１のゲートはＮＭＯＳトランジスタＭ３のドレインに結合される。ノード３２０はＰＭＯＳトランジスタＭ２とＮＭＯＳトランジスタＭ１のドレインの間に存在し、ＮＭＯＳトランジスタＭｂとＰＭＯＳトランジスタＭｃのゲートを駆動するように結合され、また、抵抗器Ｒ７とＲ８を含む分圧器を介してパルス整形増幅器３１８の反転入力に結合されてフィードバックループを提供する。ＮＭＯＳトランジスタＭｂは、電流シンク３２２を介してＶＤＤ＿ＬＶに結合されるソースと、ＶＤＤ＿ＨＶに結合されるドレインとを有し、ＰＭＯＳトランジスタＭｃは、電流源３２４を介してＶＤＤ＿ＨＶに結合されるソースと、ＶＤＤ＿ＬＶに結合されるドレインとを有する。最後に、ＮＭＯＳスイッチングトランジスタＭｓｒが、高電圧レールＶＤＤ＿ＨＶと中間電圧レールＶＤＤ＿ＭＶとの間でＰＭＯＳスイッチングトランジスタＭｓｎに直列に結合される。ＮＭＯＳスイッチングトランジスタＭｓｒのゲートは、電流源３２４とＰＭＯＳトランジスタＭｃとの間のノード３２６に結合され、ＰＭＯＳスイッチングトランジスタＭｓｎのゲートは、ＮＭＯＳトランジスタＭｂと電流シンク３２２との間のノード３２８に結合される。ＮＭＯＳスイッチングトランジスタＭｓｒとＰＭＯＳスイッチングトランジスタＭｓｎのソースの間にあるノード３３０は、順方向電流感知回路３０６と逆方向電流感知回路３０８の両方に信号を提供する。通常動作の間、例えば、短絡回路が存在しないとき、増幅器回路３０４は、センサに電力を供給するために中間電圧レールＶＤＤ＿ＭＶで搬送される値に等しいベース電圧を提供する。増幅器回路３０４がパルス整形増幅器３１８への入力上のパルスを受信すると、増幅器回路３０４は、ＲＦ干渉を最小化するように設計された正確な形状を有するパルスを提供する。
【００２０】
順方向電流感知回路３０６内で、ＮＭＯＳトランジスタＭ７Ｆ及びＭ７Ｒが、ノード３３０とバスピンＯＵＴＸとの間で直列に結合される。電流源３３２は、ＶＤＤ＿ＨＶとノード３３０との間の抵抗器Ｒｇに直列に結合され、電流源３３２と抵抗器Ｒｇとの間のノードＮ２が、ＮＭＯＳトランジスタＭ７ＦとＭ７Ｒのゲートに結合される。ＮＭＯＳトランジスタＭ７Ｆ及びＭ７Ｒのゲートの、ノードＮ２上の安定電圧への結合により、接地への短絡時にＮＭＯＳトランジスタＭ７Ｆ及びＭ７Ｒが特にオフにならない限り、ノード３３０で受信した信号が確実にバスピンＯＵＴｘに渡されることが確実となる。
【００２１】
また、順方向電流感知回路３０６内では、演算増幅器ＯＡ２が、ＰＭＯＳトランジスタＭ８、Ｍ１０、及びＮＭＯＳトランジスタＭ９、Ｍ１６と共に、電流検知を実施し、演算増幅器Ｏｐｆが、第３及び第４の抵抗器Ｒ３、Ｒ４、ＮＭＯＳトランジスタＭ１１、Ｍ１２、ダイオードＤ３及び電流シンクＩｆ＿ｒｅｆと連携して、短絡対接地に対する保護を提供する。演算増幅器ＯＡ２の非反転入力は、送信信号を受信するためにノード３３０に結合され、その出力をＮＭＯＳトランジスタＭ１６のゲートに供給する。ＰＭＯＳトランジスタＭ８、及びＮＭＯＳトランジスタＭ１６、Ｍ９は、高電圧レールＶＤＤ＿ＨＶと第３のノードＮ３との間に直列に結合されており、ノードＮ３は、それぞれ、第１のダイオード及び第２のダイオードとみなすことができるバックツーバックダイオードＤｌ、Ｄ２を介して、ＮＭＯＳトランジスタＭ７Ｆ、Ｍ７Ｒのゲートに結合される。ＮＭＯＳトランジスタＭ１６のソースとＮＭＯＳトランジスタＭ９のドレインとの間に位置するノードＮ４は、演算増幅器ＯＡ２の反転入力に結合され、ＮＭＯＳトランジスタＭ９のゲートは、ＮＭＯＳトランジスタＭ７Ｆ、Ｍ７Ｒのゲートと共通して、ノードＮ２に結合される。ＰＭＯＳトランジスタＭ８はダイオード結合され、ＰＭＯＳトランジスタＭ８のゲートは、ＰＭＯＳトランジスタＭ１０のゲートに更に結合され、ＰＭＯＳトランジスタＭ１０はＶＤＤ＿ＨＶとノードＮ７との間に結合され、これは更なる処理のための電流Ｉｒｃｖを提供する。
【００２２】
接地への短絡から保護する順方向電流感知回路３０６の部分内では、抵抗器Ｒ３が、ＶＤＤ＿ＨＶとノードＮ３との間でＮＭＯＳトランジスタＭ１２及びＭ１１に直列に結合され、抵抗器Ｒ４が、ＶＤＤ＿ＨＶとＶＤＤ＿ＬＶとの間で電流シンクＩｆ＿ｒｅｆに直列に結合される。ＮＭＯＳトランジスタＭ１２のゲートは、演算増幅器ＯＡ２の出力に結合され、ＮＭＯＳトランジスタＭ１１のゲートがノードＮ２に結合され、抵抗器Ｒ３とＮＭＯＳトランジスタＭ１２のドレインとの間の第５のノードＮ５が、演算増幅器Ｏｐｆの非反転入力に結合される。第６のノードＮ６が、抵抗器Ｒ４と電流シンクＩｆ＿ｒｅｆとの間に存在し、演算増幅器Ｏｐｆの反転ノードに結合され、演算増幅器Ｏｐｆの出力は、ダイオードＤ３を介してノードＮ２に結合され、また、ＮＭＯＳトランジスタＭ７Ｆ及びＭ７Ｒのゲートに結合される。順方向電流感知回路の動作は、この回路にわずかな追加しか含まない図４に関して後述する。
【００２３】
逆方向電流感知回路３０８も、２つの演算増幅器ＯＡ１及びＯｐｒを含む。更に、逆方向電流感知回路３０８は、ＶＤＤ＿ＨＶとＶＤＤ＿ＭＶとの間でＮＭＯＳトランジスタＭ１５及びＰＭＯＳトランジスタＭ１４に直列に結合される抵抗器Ｒ１ｒと、ＶＤＤ＿ＨＶとＶＤＤ＿ＬＶとの間で電流シンクＩｒ＿ｒｅｆに直列に結合される抵抗器Ｒ２ｒとを含む。演算増幅器ＯＡ１の非反転入力は、出力信号をバスピンＯＵＴｘに提供するノード３３０に結合され、演算増幅器ＯＡ１の反転入力は、ＮＭＯＳトランジスタＭ１５のそれぞれのソースとＰＭＯＳトランジスタＭ１４との間に位置するノード３４８に結合され、演算増幅器ＯＡ１の出力は、ＮＭＯＳトランジスタＭ１５のゲートに結合される。抵抗器Ｒ１ｒとＮＭＯＳトランジスタＭ１５との間に位置するノード３４４が、演算増幅器Ｏｐｒの反転ノードに結合され、抵抗器Ｒ２ｒと電流シンクＩｒ＿ｒｅｆとの間に位置するノード３４６が、非反転入力Ｏｆｒに結合される。演算増幅器オパーの出力は、ダイオードＤ４を介して、ＰＭＯＳトランジスタＭ１４及びＭｓｎのゲートと共通して、ノード３２８に結合される。逆方向電流感知回路３０８の通常動作の間、ノード３４６上の電圧はノード３４４上の電圧よりも小さく、演算増幅器Ｏｐｒに低信号を出力させ、これは、ＰＭＯＳスイッチングトランジスタＭｓｎ上の低値を変化させず、ＰＭＯＳスイッチングトランジスタＭｓｎを通る電流を維持する。バッテリーへの短絡により逆方向電流が流れると、演算増幅器ＯＡ１はＮＭＯＳトランジスタＭ１５をＯＮにし、これによりノード３４４上の電圧が下がり、演算増幅器Ｏｐｒに高信号を出力させ、これによりＰＭＯＳスイッチングトランジスタＭｓｎをオフにするように作用し、電流がバスピンＯＵＴｘから中間電圧レールＶＤＤ＿ＭＶに流れることから保護する。
【００２４】
ＥＣＵ３００は良好に動作するが、回路は２つの別個の感知回路を用いて、接地への短絡及びバッテリーへの短絡に対する保護を提供する。これらの２つの検知回路は高電圧であり、単一ＰＳＩ５チャネルに対して電力消費を少なくとも２００ｍＡ増大させるとともに、回路のための面積を増大させる。多重チャネルを持つチップ又はＳＯＣの場合、電力消費は更に大きくなる。生じ得る別の問題は、同期パルスの立ち上がりエッジの間、高電圧レールＶＤＤ＿ＨＶから中間電圧レールＶＤＤ＿ＭＶへの交差電流（cross current）が誤った逆方向電流と誤解され得、誤って逆方向電流保護がトリガされる可能性があることである。バッテリーへの短絡から保護する必要性に対するもう一つの解決策は、バスピンＯＵＴｘと中間電圧レールＶＤＤ＿ＭＶとの間の差動電圧コンパレータを用いて逆方向電流条件を感知することである。ただし、この解決策は、差動電圧コンパレータも高電圧でなければならないため、面積も大幅に増加する。
【００２５】
図４は、バッテリーへの短絡を調整するための第２の感知回路の使用を排除し、接地への短絡及びバッテリーへの短絡の両方からバスピンＯＵＴｘを保護するため、すなわち、バスピンＯＵＴｘ上のバス電圧が高すぎ又は低すぎてもチップに害を及ぼさないことを保証するために単一電流感知回路を用いる、ハイサイドドライバ回路のためのＥＣＵ４００の一部を示す。ＥＣＵ３００に対して行われた変更を強調するために、低電圧論理回路３０２及びラインＡ−Ａ’の左側にある増幅器回路３０４の部分は、これらの回路が同じままであるので、この図には示されていない。示される増幅器回路３０４’の部分は、ＥＣＵ３００から修正されており、第８のＮＭＯＳトランジスタＭ２０、及び第４、第５、及び第６のＰＭＯＳトランジスタＭ２１、Ｍ２２、Ｍ２３、並びに、第２の電流シンクＣｓｉ２及び第２及び第３の電流源Ｃｓｏ２及びＣｓｏ３を含む。第８のＮＭＯＳトランジスタＭ２０は、ＶＤＤ＿ＨＶとＶＤＤ＿ＬＶとの間でＰＭＯＳトランジスタＭ２１及び第２の電流シンクＣｓｉ２に直列に結合される。第２の電流源Ｃｓｏ２は、ＶＤＤ＿ＨＶとＶＤＤ＿ＬＶとの間でＰＭＯＳトランジスタＭ２２に直列に結合され、第３の電流源Ｃｓｏ３はＰＭＯＳトランジスタＭ２３に直列に結合される。第３の電流源Ｃｓｏ３の一つの端子はＶＤＤ＿ＨＶに結合され、ＰＭＯＳトランジスタＭ２３のドレインは、第２のスイッチングトランジスタとも呼ばれるＰＭＯＳスイッチングトランジスタＭｓｎのゲートに結合される。ＰＭＯＳトランジスタＭ２１及びＭ２３のゲートは共に、及びＰＭＯＳトランジスタＭ２１のドレインに結合されて、電流ミラーを形成する。最後に、第１のスイッチングトランジスタとも呼ばれるＮＭＯＳスイッチングトランジスタＭｓｒのゲートは、第２の電流源Ｃｓｏ２とＰＭＯＳトランジスタＭ２２との間の点に結合される。
【００２６】
単一電流感知回路は４つのセクションを含み、各セクションは点線によって囲まれる。即ち、１）第１の電流源Ｉｓｇ、第２の抵抗器Ｒ２、第１及び第２のダイオードＤ１及びＤ２、並びに、共通のソースを有する第２及び第３のＮＭＯＳトランジスタＭ７Ｆ、Ｍ７Ｒを含、スイッチ回路４０２、２）第１の演算増幅器ＯＡ２、第３のダイオードＤ３、第４のＮＭＯＳトランジスタＭ１６、第５のＮＭＯＳトランジスタＭ９、及び、第１、第２、及び第３のＰＭＯＳトランジスタＭ８、Ｍ１０、Ｍｒｅｖを含む、順方向電流ＮＭＯＳトランジスタ４０６、３）第２の演算増幅器Ｏｐｆ、第３及び第４の抵抗器Ｒ３、Ｒ４、第４及び第５のダイオードＤ４、Ｄ５、第３の電流シンクＩｆ＿ｒｅｆ、第６のダイオードＭ１２、及び第７のＮＭＯＳトランジスタＭ１１を含む、順方向ダイオード４０４、並びに、４）第１の電流シンクＣｓｉ１、第１のＮＭＯＳトランジスタＭｓｗｉｔｃｈ、及び第１の抵抗器Ｒ１を含み、ＰＭＯＳスイッチングトランジスタＭｓｎのゲートに結合される、逆方向電流スイッチング回路４０８である。図示の実施例では、スイッチ回路４０２、順方向電流感知回路４０４、及び順方向電流保護回路４０６は、第４及び第５のＮＭＯＳトランジスタＭ１６及びＭ９の間の順方向電流感知回路４０４への第３のダイオードＤ３の追加、及び、第６及び第７のＮＭＯＳトランジスタＭ１２及びＭ１１の間の順方向電流保護回路４０６への第４のダイオードＤ４の追加を除いて、図３Ａ及び３Ｂにおけるそれらの対応する回路と同じデバイスを含み、同じように動作する。順方向電流感知回路４０４も、追加のＰＭＯＳトランジスタＭｒｅｖを含むように改変されており、そのゲートは、ＰＭＯＳトランジスタＭ８及びＭ１０のゲートに結合される。ＰＭＯＳトランジスタＭｒｅｖは、ＶＤＤ＿ＨＶに結合されるソースと、ノードＮ８を介して逆方向電流スイッチング回路４０８に電流ＩＭｒｅｖを供給するように結合されるドレインとを有する。
【００２７】
ＥＣＵ４００の通常動作の間、増幅器回路３０４’は、ＰＭＯＳトランジスタＭｓｎをオンにして、電圧ＶＤＤ＿ＭＶを提供することによって、ノード３３０でベース電圧を提供する。増幅器回路３０４’がパルス信号を供給すると、ＰＭＯＳスイッチングトランジスタＭｓｎがオフになり、ＮＭＯＳスイッチングトランジスタＭｓｒがＯＮになって、電圧ＶＤＤ＿ＨＶが供給される。図３Ａに示される増幅器回路３０４と、図４に増幅器回路３０４’として示される変形との両方は、低減されたノイズを提供するなどのオートモーティブ回路の特定の必要性を満たすような形状のパルスを提供する。しかしながら、本明細書に記載される単一感知回路と共に他の増幅器回路を用い得ることが理解されるであろう。記載された単一検知回路は、浮遊増幅器回路と共に用いられて示されているが、記載された単一検知回路は浮遊でない増幅器回路と共に用いることもできる。
【００２８】
出力信号、すなわちベース電圧及び／又は同期パルスは、入力ノードとも呼ばれるノード３３０からスイッチ回路４０２を介してバスピン出力に渡される。第２及び第３のＮＭＯＳトランジスタＭ７Ｆ、Ｍ７Ｒのゲートは、後述するように、これらのトランジスタのゲート上の電圧をこれらのトランジスタの閾値未満にされない限り、第２及び第３のＮＭＯＳトランジスタＭ７Ｆ、Ｍ７Ｒを完全にＯＮに保持する、第２のノードＮ２で提供される安定した電圧に結合される。出力信号は演算増幅器ＯＡ２の非反転入力にも供給されるが、演算増幅器ＯＡ２の出力は、第４のＮＭＯＳトランジスタＭ１６のゲートに供給される。ＰＭＯＳトランジスタＭ８及び第４及び第５のＮＭＯＳトランジスタＭ１６及びＭ９を用いて演算増幅器ＯＡ２の反転入力にフィードバック値が供給され、フィードバック値は、第４のノードＮ４から第４のＮＭＯＳトランジスタＭ１６と第５のＮＭＯＳトランジスタＭ９との間で取得される。第５のＮＭＯＳトランジスタＭ９及び第７のＮＭＯＳトランジスタＭ１１は第２のＮＭＯＳトランジスタＭ７Ｆに比例するサイズであり、例えば、第２のＮＭＯＳトランジスタＭ７Ｆがサイズ１０００×１を有する場合、第５のＮＭＯＳトランジスタＭ９及び第７のＮＭＯＳトランジスタＭ１１は、値１０×１を有し得、第２のＮＭＯＳトランジスタＭ７Ｆの１００分の１の電流をソースすることになる。ＥＣＵ４００の通常動作の間、順方向電流感知回路４０４の第４のＮＭＯＳトランジスタＭ１６及び第６のＮＭＯＳトランジスタＭ１２は、センサによって伝送されるデータによって生じる変動を含む、バスピンＯＵＴｘを通る電流を検出し、順方向電流感知回路４０４は、第１の電流としても知られる比例電流Ｉｒｃｖを、センサから送られるデータを感知するためのコンパレータを備える処理回路に供給する第１の出力ノードＮ７と、第２の電流としても知られる比例電流ＩＭｒｅｖを逆方向電流スイッチング回路４０８に供給する第２の出力ノードＮ８との両方に比例電流を供給する。バスピンＯＵＴｘ上の接地への短絡状態の間、演算増幅器Ｏｐｆは、ＮＭＯＳトランジスタＭスイッチがＯＮのままである一方、第２のＮＭＯＳトランジスタＭ７Ｆ上のゲートの電圧を制限することによって電流を調整する。
【００２９】
逆方向電流スイッチング回路４０８は、第１の電流シンクＣｓｉ１を介してＶＤＤ＿ＬＶに結合される第１のノードＮ９で比例電流ＩＭｒｅｖを受け取り、そのため、供給された電流は一定のレートでシンクされる。第１のＮＭＯＳトランジスタが、ＰＭＯＳスイッチングトランジスタＭｓｎのゲートとＶＤＤ＿ＬＶとの間に結合され、抵抗器Ｒ１が、第１のＮＭＯＳトランジスタと並列に、ＰＭＯＳスイッチングトランジスタＭｓｎとＶＤＤ＿ＬＶとの間に結合される。第１のＮＭＯＳトランジスタＭｓｗｉｔｃｈのゲートは、第１のノードＮ９と第１の電流シンクＣｓｉ１との間の点に結合される。ＥＣＵ４００の通常動作の間、第１のノードＮ９において提供される電流ＩＭｒｅｖは、第１の電流シンクＣｓｉ１によってシンクされる電流よりも大きく、第１のＮＭＯＳトランジスタＭｓｗｉｔｃｈのゲートはオンに保たれる。第１のＮＭＯＳトランジスタＭｓｗｉｔｃｈがＯＮの場合、ＰＭＯＳスイッチングトランジスタＭｓｎのゲートはＶＤＤ＿ＬＶに結合され、ＶＤＤ＿ＬＶは、ＰＭＯＳスイッチングトランジスタＭｓｎをＯＮに保つように機能する。しかしながら、バッテリーへの短絡が生じると、第１のノードＮ９における第２の電流ＩＭｒｅｖはゼロになる。これは、第１のＮＭＯＳトランジスタＭｓｗｉｔｃｈ上の電圧が低下して、第１の電流シンクＣｓｉ１が電流をシンクして第１のＮＭＯＳトランジスタＭｓｗｉｔｃｈをオフにすることを意味する。これにより、ＰＭＯＳスイッチングトランジスタＭｓｎのゲートが立ち上がり、ＰＭＯＳスイッチングトランジスタＭｓｎがオフになる。ＥＣＵ３００では、バッテリーへの短絡が生じると、逆方向電流がバスピンＯＵＴｘから第５のＮＭＯＳトランジスタＭ９及び第４のＮＭＯＳトランジスタＭ１６を通過して、第１出力ノードＮ７で電流が生じる可能性があることは注目に値する。しかしながら、第３のダイオードＤ３を追加すると、逆方向電流は許容されず、第１の出力ノードＮ７上の第１の電流Ｉｒｃｖと、ノードＮ８／Ｎ９上の第２の電流ＩＭｒｅｖとが、バッテリーへの短絡の間ゼロになる。このように、所望の逆方向電流スイッチング保護は、追加の検知回路を必要とせずに供給され、設計による空間及び電力が節約される。ノードＮ４を介して演算増幅器ＯＡ２の非反転入力に結合される電流シンクＩｏｆｆｓｅｔによって、追加の利点が提供され得る。この電流シンクによって提供されるオフセット電流は、回路が、バッテリーへの短絡と高電圧レールＶＤＤ＿ＨＶから中間電圧レールＶＤＤ＿ＭＶへの瞬時交差電流とを区別することを可能にする。すなわち、ノードＮ８を介する電流ＩＭｒｅｖは開ラインではゼロではなく、バッテリーへの短絡の間ゼロである。バッテリーへの短絡の間の電流制限レベルは、Ｉｏｆｆｓｅｔ値を用いて調整され得る。
【００３０】
図５は、記載されたＥＣＵをハイサイドドライバ回路に用い得るスタンドアロンＰＳＩ５トランシーバチップ５０２を含むシステム５００の高レベルの概略を示す。ＰＳＩ５トランシーバチップ５０２は、高電圧を提供するＶＤＤ＿ＨＶと、中間電圧を提供するＶＤＤ＿ＭＶと、局地接地などの低電圧を提供するＶＤＤ＿ＬＶとの３つの電力供給入力を受けとる。３つの電力供給入力はＰＳＩ５トランシーバ５０４のセットに結合され、それらはそれぞれのチャネル及びデコーダに結合される。ＰＳＩ５トランシーバチップ５０２のチャネルの各々からの出力は、受信したデータのソフトウェア処理を提供するデータモジュール５３０に提供される。図示の例ではＰＳＩ５トランシーバチップ５０２が４つのＰＳＩ５トランシーバ及び４つのチャネルを有するが、このチップが用いられる特定のシステムによって必要に応じて提供される任意の数のチャネルが存在し得ることが理解されよう。ＰＳＩ５トランシーバ５０６は第１のチャネル５１４に結合され、第１のチャネル５１４は、マンチェスタデコーダである第１のデコーダ５２２に結合され、ＰＳＩ５トランシーバ５０８は、第２のデコーダ５２４に結合される第２のチャネル５１６に結合され、ＰＳＩ５トランシーバ５１０は、第３のデコーダ５２６に結合される第３のチャネル５１８に結合され、ＰＳＩ５トランシーバ５１２は、第４のデコーダ５２８に結合される第４のチャネル５２０に結合される。
【００３１】
図６は、本記載の一実施例に従って説明された保護回路を用い得るＳＯＣ６０２を含むシステム６００の高レベルの概略を示す。ＳＯＣ６０２はオートモーティブバッテリー６０１に結合され、イグニッションがオンにされると、電力供給モジュール６０４が、高電圧レールＶＤＤ＿ＨＶ、中間電圧レールＶＤＤ＿ＭＶ及び低電圧レールＶＤＤ＿ＬＶを電力供給ラインに供給する。多数のトランシーバシステムをＳＯＣ６０２上に設けることができ、図示の例では、これらは、ＶＤＤ＿ＭＶ及びＶＤＤ＿ＬＶを受け取るＬＩＮトランシーバ６０６、同じくＶＤＤ＿ＭＶ及びＶＤＤ＿ＬＶを受け取るフレックス・レイ（ＦＲ）トランシーバ６０８、並びに、いずれもＶＤＤ＿ＨＶ、ＶＤＤ＿ＭＶ及びＶＤＤ＿ＬＶの３つ全てを受け取るコントローラエリアネットワーク（ＣＡＮ）トランシーバ６１０及びＰＳＩ５トランシーバ６１２を含む。スタンドアロンチップの場合と同様に、ＰＳＩ５トランシーバ６１２は４つのトランシーバ（別個には図示せず）を含み、トランシーバの各々がそれぞれのチャネル及びデコーダに結合される。デコーダの出力は、データソフトウェア処理６２２に提供される。
【００３２】
本明細書に記載されるように、革新的な回路が、ハイサイドドライバのバスピンを、接地への短絡及びバッテリーへの短絡の両方から保護する。記載された回路は、チップ上で使用する面積がより少なく、消費電力がより少ない。これは、回路が別個の検知回路を必要としないからである。記載されている保護回路は、ＰＳＩ５トランシーバのためのハイサイドドライブ又は他のハイサイドドライバと共に用いられ得る。スタンドアロンチップと、記載された回路を含むＳＯＣの両方も示されている。記載の保護回路を用いると、バッテリーへの短絡は１０ｍＡ未満の電流を通過させるように動作し得る。
【００３３】
本記載において、単数形の要素への言及は明示的にそのように述べられない限り、「一つのみ」を意味することを意図せず、むしろ「一つ以上」を意味することを意図する。
【００３４】
本発明の特許請求の範囲内で、説明した例示の実施例に改変が成され得、他の実施例が可能である。
【図１】
2021516525.tif 000003
【図２】
2021516525.tif 000004
【図３Ａ】
2021516525.tif 000005
【図３Ｂ】
2021516525.tif 000006
【図４】
2021516525.tif 000007
【図５】
2021516525.tif 000008
【図６】
2021516525.tif 000009
【国際調査報告】
2021516525.tif 000010