(57)【要約】本発明は、ベース基板（３）と、ベース基板（３）上に配置され、ベース基板（３）と直接接触する単一のカーボン層（２）であって、厳密に１ｎｍ〜５ｎｍの範囲の厚さを有する、カーボン層（２）と、カーボン層（２）上に配置された絶縁体層（４）と、絶縁体層（４）上に配置されたデバイスの層（５）と、を含む高周波エレクトロニクス及びマイクロエレクトロニクスの分野での用途のための基板（１）に関する。本発明は、そのような基板を製造するための方法にも関する。【選択図】  図１
2021532567.tif 000002
【特許請求の範囲】
【請求項１】
ベース基板（３）と、
前記ベース基板（３）上に配置され、前記ベース基板（３）と直接接触する単一のカーボン層（２）であって、厳密に１ｎｍ〜５ｎｍの範囲の厚さを有する、単一のカーボン層（２）と、
前記カーボン層（２）上に配置された絶縁体層（４）と、
前記絶縁体層（４）上に配置されたデバイスの層（５）と、
を含む、高周波エレクトロニクス及びマイクロエレクトロニクスの分野での用途のための基板（１）。
【請求項２】
前記ベース基板（３）が１００オームｃｍ未満の抵抗率を有する単結晶シリコン基板である、請求項１に記載の基板（１）。
【請求項３】
前記ベース基板（３）が１００又は１，０００オームｃｍを超える抵抗率を有する単結晶シリコン基板である、請求項１に記載の基板（１）。
【請求項４】
前記カーボン層（２）が１〜３ｎｍの範囲の厚さを有する、請求項１〜３のいずれか一項に記載の基板（１）。
【請求項５】
前記カーボン層（２）と前記絶縁体層（４）との間に配置され、これらと接触する接合層（７）をさらに含む、請求項１〜４のいずれか一項に記載の基板（１）。
【請求項６】
前記接合層（７）が１０ｎｍ未満の厚さを有する、請求項５に記載の基板（１）。
【請求項７】
前記接合層（７）が非晶質、多結晶シリコンで作られ、又は二酸化ケイ素で作られている、請求項５又は６に記載の基板（１）。
【請求項８】
前記絶縁体層（４）が二酸化ケイ素で作られている、請求項１〜７のいずれか一項に記載の基板（１）。
【請求項９】
デバイスの前記層（５）がシリコンを含む、請求項１〜８のいずれか一項に記載の基板（１）。
【請求項１０】
デバイスの前記層（５）が少なくとも１つの高周波デバイスを含む、請求項１〜９のいずれか一項に記載の基板（１）。
【請求項１１】
ベース基板（３）を、炭素を含有する前駆体ガスに曝露して、前記曝露された基板を、前記前駆体ガスを含まない炭素核種で飽和させ、前記ベース基板上に厳密に１ｎｍ〜５ｎｍの範囲の厚さを有する単一のカーボン層（２）を形成するステップと、
前記カーボン層（２）及び／又はソース基板（８）上に、ある厚さの絶縁体を形成するステップと、
前記ベース基板（３）と前記ソース基板（８）との間に絶縁体層（４）を形成するように、前記ベース基板（３）と前記ソース基板（８）とを組み立てるステップと、
デバイスの層（５）を形成するために前記ソース基板（８）を薄くするステップと、
を含む、高周波エレクトロニクス及びマイクロエレクトロニクスの分野での用途のための基板（１）を製造するための方法。
【請求項１２】
前記暴露ステップの後に、前記カーボン層（２）上に１０ｎｍ未満の厚さを有し、前記カーボン層（２）と接触する接合層（７）を形成するステップを含む、請求項１１に記載の方法。
【請求項１３】
前記接合層（７）を形成する前記ステップが、接合材料の堆積及び前記堆積させた接合材料の研磨を含む、請求項１２に記載の方法。
【請求項１４】
前記ソース基板（８）がシリコンで作られており、前記絶縁体層（４）を形成する前記ステップが、前記ソース基板（８）の酸化を含む、請求項１１〜１３のいずれか一項に記載の方法。
【請求項１５】
前記ソース基板（８）が高周波デバイスを含み、前記絶縁体層（４）を形成する前記ステップが前記ソース基板（８）上への二酸化ケイ素層の堆積を含む、請求項１１〜１３のいずれか一項に記載の方法。
【請求項１６】
前記ソース基板（８）を薄くする前記ステップが、物理的及び／又は化学的に薄くすることによって前記ソース基板の厚さの一部を徐々に減少させるステップを含む、請求項１１〜１５のいずれか一項に記載の方法。
【請求項１７】
前記ソース基板（８）を薄くするステップが、組み立てる前記ステップに先立って、前記ソース基板（８）に脆弱面を形成する第１のステップと、組み立てる前記ステップの後に、そのような脆弱面で前記ソース基板（８）を破壊する第２のステップと、を含む、請求項１１〜１５のいずれか一項に記載の方法。
【請求項１８】
前記カーボン層（２）が厳密に１〜３ｎｍの範囲の厚さを有する、請求項１１〜１７のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積された高周波デバイスのための基板に関する。本発明は、そのような基板を製造するための方法にも関する。
【背景技術】
【０００２】
集積デバイスは、通常、主にその製造のための支持体として使用される基板上に形成される。これらのデバイスの集積度及び期待される性能の向上により、それらの性能とそれらが形成される基板の特性との間の結合がさらに大きくなっている。これは、特に電気通信（携帯電話、Ｗｉ−Ｆｉ、Ｂｌｕｅｔｏｏｔｈなど）の分野で使用される、周波数が約３ｋＨｚ〜３００ＧＨｚの範囲の信号を処理するＲＦデバイスの場合に特に当てはまる。
【０００３】
デバイス／基板結合の例として、デバイス内を伝搬する高周波信号からの電磁場が基板の深部に浸透し、そこに含まれている可能性のある任意の電荷キャリアと相互作用する。その結果、結合損失によって信号エネルギーの少なくとも一部が無駄に消費され、クロストークによって構成要素間に影響が生じる可能性がある。
【０００４】
第２の例示的な結合によると、基板の電荷キャリアは、望ましくない高調波を生成する可能性があり、この高調波は、集積デバイス内を伝搬する信号と干渉し、その品質を低下させる可能性がある。
【０００５】
このような現象は、使用される「シリコンオンアイソレータ」タイプの基板が、支持体とデバイスの層との間に絶縁体の埋め込み層を含み、デバイスの層の上及び内部に集積デバイスが形成される場合に特に観察することができる。絶縁体にトラップされた電荷は、そのような絶縁体の層の下に導電面を形成する相補的な符号を有する電荷を支持体内に蓄積することになる。このような導電面では、可動電荷が有用層の構成要素によって生成される電磁場と強く相互作用することがある。したがって、支持体の抵抗率の大幅な低下が、そのような支持体が高抵抗の電気的特性を有する場合でさえ、絶縁体の埋め込み層の真下に位置する平面において観察することができる。
【０００６】
このような現象を防止又は制限するために、電荷トラッピング層、例えば、埋め込み絶縁体と絶縁体の真下の支持体との間に１〜５ミクロンの多結晶シリコンの層を挿入することが知られている。その場合、電荷キャリアは、トラッピング層自体又は下にある支持体から来る可能性があるため、多結晶を形成するグレインの接合部が電荷キャリアのトラップになる。したがって、絶縁体の下の導電面の出現及び支持体の抵抗率の低下が回避される。そのようなタイプの基板の製造は、例えば、文献仏国特許第２８６０３４１号、同２９３３２３３号、同２９５３６４０号、米国特許第２０１５１１５４８０号、同７２６８０６０号、又は同６５４４６５６号に開示されている。
【０００７】
米国特許第２０１５０１１５４８０号は、多結晶若しくは非晶質のＳｉＧｅ、Ｇｅ、又はＳｉＣ基本層のスタックの形態でトラッピング層を形成することを提案しており、各基本層は、場合により少なくとも約５ｎｍの厚さを有し、数オングストロームのパッシベーション層で覆われている。
【０００８】
米国特許第２０１６０７１９５９号は、抵抗性支持体上に数ナノメートルの厚さの薄い可能性のある絶縁体層と、２５ｎｍ〜７ミクロンの厚さを有するドープされたシリコンの非晶質層と、を含むシリコンオンインシュレータタイプの構造を記載している。炭素濃度は、１〜１０％である。
【０００９】
米国特許第２０１３０１６８８３５号は、支持基板を用意するステップと、支持基板上に高抵抗材料の層を形成するステップであって、高抵抗材料の層が１０〜５０ミクロンの厚さを有し、非晶質若しくは多結晶炭化ケイ素、多結晶若しくは非晶質ダイヤモンドのいずれかを含む、ステップと、高抵抗率材料の層上に絶縁体層を形成するステップと、ドナーウエハを絶縁体層の上面に組み立ててＳＯＩ基板を形成するステップと、を含む、シリコンオンインシュレータ基板を形成する方法を開示している。
【００１０】
多結晶又は非晶質半導体材料に基づくトラッピング層を設けるこの解決策は、極めて効果的であるが、特にトラッピング層が厚いか、又は基本層のスタックで構成されている場合には、比較的高価である。さらに、例えば数ミクロンの厚い層の形成は、この層が形成されるウエハを変形させたり、この層を特に粗くしたりする可能性があり、これは製造プロセスを特に困難にする。本解決策のこのコストは、低いＲＦ性能を必要とする集積デバイスに対して正当化するのは困難である。
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は、製造するのが簡単であり、高価ではないものの、トラッピング層を含まないシリコンオンインシュレータタイプの基板よりも高レベルの性能を有する、高周波エレクトロニクス及びマイクロエレクトロニクスの分野での用途のための基板を提供することを目的とする。
【課題を解決するための手段】
【００１２】
この目標を達成するために、本発明の目的は、
ベース基板と、
ベース基板上に配置され、ベース基板と直接接触する単一のカーボン層であって、厳密に１ｎｍ〜５ｎｍの範囲の厚さを有する、カーボン層と、
カーボン層上に配置された絶縁体層と、
絶縁体層上に配置されたデバイスの層と、
含む、高周波エレクトロニクス及びマイクロエレクトロニクスの分野での用途のための基板を提供することである。
【００１３】
厚さが非常に薄いカーボン層は、非常に簡単に、そして極めて驚くべきことに、非常に効率的に製造することができるトラッピング層を形成する。
【００１４】
本発明の他の有利で非限定的な特徴によると、以下が別々に、又は技術的に実現可能な任意の組合せで採用される。
【００１５】
ベース基板は、抵抗率が１００オームｃｍ未満の単結晶シリコン基板である。
【００１６】
ベース基板は、抵抗率が１００又は１，０００オームｃｍを超える単結晶シリコン基板である。
【００１７】
カーボン層の厚さは、１〜３ｎｍの範囲にある。
【００１８】
基板は、カーボン層と絶縁体層との間に配置された、それらと接触する接合層をさらに含む。
【００１９】
接合層の厚さは、１０ｎｍ未満である。
【００２０】
接合層は、非晶質、多結晶シリコン、又は二酸化ケイ素で作られている。
【００２１】
絶縁体層は、二酸化ケイ素で作られている。
【００２２】
デバイスの層は、シリコンを含む。
【００２３】
デバイスの層は、少なくとも１つの高周波デバイスを含む。
【００２４】
高周波エレクトロニクス及びマイクロエレクトロニクスの分野での用途のための基板を製造するための方法は、
ベース基板（３）を、炭素を含有する前駆体ガスに曝露して、曝露された基板を、前駆体ガスを含まない炭素核種で飽和させ、ベース基板上に厳密に１ｎｍ〜５ｎｍの範囲の厚さを有する単一のカーボン層（２）を形成するステップと、
ベース基板とソース基板との間に絶縁体層を形成するように、ベース基板とソース基板とを組み立てるステップと、
デバイスの層を形成するためにソース基板を薄くするステップと、
を含む。
【００２５】
本発明の他の有利で非限定的な特徴によると、以下が別々に、又は技術的に実現可能な任意の組合せで採用される。
【００２６】
本方法は、曝露ステップの後に、カーボン層上に１０ｎｍ未満の厚さを有し、カーボン層と接触する接合層を形成するステップを含む。
【００２７】
接合層を形成するステップは、接合材料の堆積及び堆積された接合材料の研磨を含む。
【００２８】
ソース基板は、シリコンで作られ、絶縁体層を形成するステップは、ソース基板の酸化を含む。
【００２９】
ソース基板は、高周波デバイスを含み、絶縁体層を形成するステップは、ソース基板上への二酸化ケイ素層の堆積を含む。
【００３０】
ソース基板を薄くするステップは、物理的及び／又は化学的に薄くすることによってソース基板の厚さの一部を徐々に減少させるステップを含む。
【００３１】
ソース基板を薄くするステップは、組み立てるステップに先立って、ソース基板に脆弱面を形成する第１のステップと、組み立てるステップの後に、そのような脆弱面でソース基板を破壊する第２のステップと、を含む。
【００３２】
カーボン層の厚さは、厳密に１〜３ｎｍの範囲を有する。
【００３３】
本発明のさらなる特徴及び利点は、添付の図を参照してなされる本発明の詳細な説明から明らかになるであろう。
【図面の簡単な説明】
【００３４】
【図１】本発明の第１の実施形態による基板を示す図である。
【図２】本発明の第２の実施形態による基板を示す図である。
【図３】本発明による基板の製造方法を示す図である。
【発明を実施するための形態】
【００３５】
図１は、本発明による高周波エレクトロニクス及びマイクロエレクトロニクスの分野での用途のための基板１の第１の実施形態を概略的に表す。
【００３６】
第１の実施形態の基板１は、ベース基板３と、ベース基板３上に配置され、ベース基板３と直接接触するカーボン層２であって、厳密に１ｎｍ〜５ｎｍ、優先的には１ｎｍ〜３ｎｍの範囲の厚さを有する、カーボン層２と、カーボン層２上に配置された絶縁体層４と、絶縁体層４上に配置されたデバイスの層５と、を含む。カーボン層２が設けられたベース基板３は、基板１の支持体９を形成する。
【００３７】
基板１は、標準的な寸法、例えば、直径２００ｍｍ又は３００ｍｍ、さらには４５０ｍｍの円板の形状を有することができる。これは、特に、基板、より具体的にはデバイスの層５がデバイスを担持しない場合に当てはまる。しかしながら、本発明は、これらの寸法又はこの形状に決して限定されない。
【００３８】
基板１が完成された又は半分完成された高周波デバイスの支持体を形成する場合、基板１は、したがって、長手方向の長方形又は正方形の断面を有する材料のブロックの形状を有し、その寸法は、数ミリメートル〜数センチメートルであり、集積デバイスの寸法と一致する。
【００３９】
ベース基板３の厚さは、数百ミクロンである。優先的には、ベース基板３は、１００又は１０００オームｃｍを超え、より優先的には、３０００オームｃｍを超える高い抵抗率を有する。ベース基板３内を移動し、したがって基板のＲＦ性能に影響を与える可能性のある電荷、正孔、又は電子の密度がこうして制限される。しかし、本発明は、そのような抵抗率を有するベース基板に限定されず、ベース基板が数百オームｃｍ、又は約１００オームｃｍ以下のより適合した抵抗率を有する場合にも有利なＲＦ性能を与える。
【００４０】
入手可能性及びコストの理由から、ベース基板３は、優先的にはシリコンで作られ、特に単結晶シリコンで作られている。これは、例えば、それ自体よく知られているように、１，０００オームｃｍを超えることがある抵抗率を有する、低い格子間酸素含有量を有するＣＺ基板であってもよい。ベース基板は、別の材料で作ることもでき、これは、例えば、サファイア、炭化ケイ素、シリコン−ゲルマニウム、ＩＩＩ−Ｖ材料などであってもよい。ベース基板はまた、抵抗率が１００オームｃｍ未満のより標準的な単結晶基板ＣＺであってもよい。
【００４１】
基板１は、ベース基板３上に、ベース基板３と直接接触して、厳密に１ｎｍ〜５ｎｍ、優先的には１〜３ｎｍの範囲の厚さを有する単一のカーボン層２も含む。カーボン層２は、前文で想起されたように、「シリコンオンアイソレータ」タイプの基板の支持体において一般的に観察される、絶縁体層の下での抵抗損失を制限することを目的としている。
【００４２】
本発明の範囲内で、「カーボン層」とは、炭素原子のみからなる層を意味する。ベース基板３の厚さ内でのそのような原子の移動又は拡散、或いはカーボン層２内でのベース基板３を構成する原子の少数の原子面上での拡散は、炭素リッチな、しかし場合により、他の核種、特にベース基板が作られている核種を含有する層の形成につながる可能性がある。
【００４３】
極めて驚くべきことに、そのようなカーボン層２は、非常に薄い厚さであっても、基板１のＲＦ性能を改善するため、特に、カーボン層２と絶縁体層４との界面における支持体９の抵抗率の低下を制限し、又は完全に回避するため、非常に効率的であることが観察された。例えば、１，０００オームｃｍを超える抵抗率を有するベース基板３上に堆積させた３ｎｍのカーボン層２は、カーボン層２を有さないベース基板と比較して、２次高調波歪みパラメータである、コプレーナ線路からの歪みを測定した場合に、２０ｄｂｍの性能を得ることを可能にする。このような特性測定は、ＳＯＩＴＥＣ社によって発行された２０１６年３月付けの「Ｗｈｉｔｅ  ｐａｐｅｒ−ＲＦ  ＳＯＩ  Ｃｈａｒａｃｔｅｒｉｓａｔｉｏｎ」という題名の文書に具体的に開示されている。
【００４４】
これは、そのような層が、電荷キャリアのトラップを形成するかなりの密度の欠陥を含むという事実に起因する。このような欠陥の密度は、シリコン、シリコンゲルマニウム、炭化ケイ素、又はその他の材料で作られた、同じ厚さを有する半導体材料の結晶層又は非晶質層で得られるものよりも数桁高い。
【００４５】
数ナノメートルの極端な薄さのために、カーボン層２は、多結晶及び非晶質材料で作られる従来技術の数ミクロンの厚さのトラッピング層と比較して、あまり複雑でなく、製造するのに安価でもある。
【００４６】
図１に示すように、基板１は、カーボン層２上に直接絶縁体層４を含む。基板は、絶縁体層４上に、絶縁体層４と接触しているデバイスの層５も含む。これらの２つの層の特徴は、本発明に必須ではない。例えば、絶縁体層４は、二酸化ケイ素若しくは窒化ケイ素で作られているか、又はそれを含むことができる。絶縁体層４はまた、そのような材料の積み重ねであってもよい。絶縁体層４の厚さは、１０ｎｍ〜１０ミクロンの範囲とすることができる。デバイスの層５は、通常、単結晶シリコンで作られているが、そこに形成されることが意図されたＲＦデバイスの性質に応じて、半導電性であるかどうかにかかわらず、任意の他の材料で作られてもよい。したがって、音波デバイスを形成するためには、デバイスの層５は、タンタル酸リチウム又はニオブ酸リチウムなどの絶縁体で作ることができる。デバイスの層の厚さは、１０ｎｍ〜１０ミクロンの範囲とすることができる。デバイスは、そのようなデバイスの層５が支持体９によって支えられている場合、そのような層５に形成することができるが、以下に開示するように、デバイスは、この層が支持体９に追加される前に、この層に形成することもできる。明らかに、デバイス層は、連続的であり、すなわち、デバイス層は、この基板が高密度の構成要素を収容することができるように、基板１の主面の大部分を覆っている。
【００４７】
図２は、本発明による基板１の第２の実施形態を概略的に示す。
【００４８】
第２の実施形態の基板１は、第１の実施形態の基板１と同じベース基板３、同じカーボン層２、同じ絶縁体層４、及び同じデバイスの層５を含む。簡潔にするために、第２の実施形態の基板１の説明は、繰り返されず、第１の実施形態の基板１の説明に関してなされた同じコメントは、第２の実施形態の基板１にも適用される。
【００４９】
図２に容易に見られるように、基板１は、カーボン層２と絶縁体層４との間に配置された、それらと接触している接合層７も含む。
【００５０】
そのような接合層７は、以下に詳細に開示されるように、基板の製造を容易にすることを目的としている。接合層７は、非晶質、多結晶シリコン、又は二酸化シリコンで作ることができるが、他の材料も考慮することができる。基板のＲＦ性能のレベルに対する接合層７の影響の可能性は二次的である。しかしながら、接合層７がそのような性能に影響を与えないように注意する必要がある。この目的のために、接合層７の厚さ及び導電率は、可能な限り制限される。好ましくは、接合層７は、１０ｎｍ未満の厚さを有する。半導電性材料で作られている場合、接合層７は、１立方センチメートルあたり１０Ｅ１４原子未満のドーパントの濃度を有する。接合層７は、抵抗性になるように炭素リッチであってもよい。
【００５１】
選択された実施形態が何であれ、基板１は、ベース基板３と絶縁体層２との間に、単一のカーボン層２以外に他の層を含まず、必要に応じて接合層７を含む。ＲＦ性能のレベル、特に絶縁体層２の下に位置する平面における支持体９の抵抗率は、本質的にカーボン層２によって提供される。
【００５２】
本発明の基板１の利点は、カーボン層２が、基板が曝される可能性のある熱処理に敏感ではないことである。カーボン層２は、最先端の多結晶又は非晶質トラッピング層の場合のように、再結晶化によってその電荷トラップ効果を失う可能性はほとんどない。したがって、基板１は、その製造の過程で、又はデバイスの層５内及び層５上でのＲＦデバイスの形成の過程で、例えば、ベース基板３及びデバイスの層５がシリコンで作られている場合は、１２００℃までの高温に曝すことができる。
【００５３】
ここで図３を参照して、本発明による例示的な製造方法を説明する。
【００５４】
一般的に言えば、基板１の製造は、支持体９を形成するための、カーボン層２（及び場合により接合層７）が設けられたベース基板３の前処理と、デバイスの層５の支持体９への転写と、を含む。
【００５５】
ベース基板３の前処理は、特に簡単であり、標準的な装置産業で達成可能である。ベース基板３は、従来の堆積チャンバ内か、さらにはガスを循環させてその雰囲気を制御することができるアニーリング炉のチャンバ内に提供される。それ自体よく知られているように、ベース基板３は、例えば、その表面から自然酸化物層を除去するために、炭素含有前駆体ガスに曝されるように堆積に先立って前処理されてもよい。
【００５６】
次いで、図３ａに概略的に表されているように、チャンバに、炭素を含有する前駆体ガス、例えば、Ｃ３Ｈ８を、約１０００℃の温度で、好ましくは、ベース基板３をこの前駆体ガスに曝してカーボン層２を形成するために１０００℃を超える温度で流す。前駆体ガスは、例えば、メタン（ＣＨ４）、エタン（Ｃ２Ｈ６）、プロパン（Ｃ３Ｈ８）、アセチレン（Ｃ２Ｈ２）、エチレン（Ｃ２Ｈ４）などを含んでもよく、又はそれらから構成されてもよい。温度の影響下で前駆体ガスによって放出された炭素核種は、ベース基板３の露出表面を形成する原子核種に結合する。この反応は、この表面が炭素で飽和すると自然に中断され得て、厳密に１〜５ｎｍ、さらには厳密に１〜３ｎｍの少数の原子面の厚さを有するカーボン層２が形成される。この露出時間は、カーボン層がベース基板３の露出面を覆い、厚さが厳密に１〜５ｎｍ、又は１〜３ｎｍとなるのに十分な時間である。露出時間は約数分であり、理想的には、そして非限定的には２〜１０分であり、この期間の終了時に、チャンバから炭素を含有する前駆体ガス又はその中断された流れをパージすることができる。前に論じたように、炭素原子がベース基板２の厚さの一部の原子面で拡散する可能性がある。同様に、ベース基板の原子核種も堆積させたカーボン層内に移動する可能性もある。いずれにせよ、そして形成される層の正確な性質が何であれ、炭素原子のみが堆積してカーボン層２を形成する。
【００５７】
本ステップの終了時に、図３ｂに示す支持体９が得られる。本支持体は、例えば、ソース基板８への分子接着によって組み立てられることが意図されている。或いは、この目的のために、カーボン層２の露出表面は、実際のところ、形成された直後に、カーボン層２のソース基板８への組み立てを可能にするのに十分に低い５ＡＲＭＳよりも小さい粗さを有するため、特に研磨によるいかなる特定の平滑化処理も必要としないことに留意されたい。特に薄いカーボン層は、支持体９の表面全体にわたって非常に均一な厚さを有することにも留意されたい。そのような均一な厚さ及びそのような低レベルの粗さは、より厚い層、特に１又は１０ミクロンを超える層では得ることができない。支持体９は、支持体９が熱処理を受けたときに、厚い層が異なる熱膨張係数を有する場合に厚い層に発生する可能性がある応力の影響によって、変形する可能性が低い。
【００５８】
カーボン層２は、ソース基板８の性質とは異なる性質を有するため、カーボン層２は、ソース基板８の前処理とはまた異なる前処理を必要とする表面を有することがある。したがって、製造方法を単純化するために、そして本方法の代替の解決策によると、本発明は、カーボン層２上に、表面をソース基板と同様に前処理することができる接合層７を形成することを提供することができる。これは、例えば、同一又は同様の組成を有する化学物質を同じ装置によって吐出して洗浄することであってもよい。そのような手法は、基板１の製造コストの低減に寄与する。
【００５９】
本製造方法の代替の解決策によると、カーボン層２上に接合層７を形成することが望まれる場合、第２の前駆体ガスを、炭素リッチの前駆体の代替として、又はその補完物として、決められた時間チャンバに導入して、ある厚さの接合材料を堆積させることができる。基板１の製造時間及びコストを可能な限り抑えるように、薄い厚さを堆積させるように注意しなければならない。この厚さは、例えば、数十ナノメートル〜数百ナノメートルの範囲とすることができる。第２の前駆体ガスは、多結晶又は非晶質シリコンで作られた接合層を形成するために、ＳｉＨ４で作ることができる。
【００６０】
そのような「インシチュ」の実施形態は、そのような実施形態により、カーボン層２を形成するステップと、接合層７が作られる接合材料の堆積と、を単一のステップで単一の装置上で組み合わせることが可能であるため、特に有利である。しかし、代替として、接合材料の堆積は、別の装置、例えば、酸化ケイ素材料を堆積させることを可能にする装置で実行することができる。接合材料の性質及びそのような材料をカーボン層２上に堆積させる装置が何であれ、上述したように厚さを数百ナノメートルに制限するように注意しなければならない。次いで、接合材料の厚さは、接合材料のソース基板８への組み立てを可能にするために、その表面が５ＡＲＭＳ未満で十分に滑らかになるように、例えば、機械的化学的研磨によって前処理される。これを図３ｃに示す。平滑化のそのようなステップは、接合層７を提供するための接合材料の厚さを薄くすることにつながり、接合層７の厚さは、基板のＲＦ性能にあまり影響を与えないように、好ましくは１０ｎｍを超えてはならない。本ステップが完了すると、図３ｄに示すように、厚さが１０ｎｍを超えない、それ自体がベース基板３上に直接配置されたカーボン層２上に直接配置された接合層７を含む支持体９が得られる。
【００６１】
選択された支持体９が接合層を含むかどうかにかかわらず、デバイスの層５の転写は、ソース基板８の面を支持体９に組み立てることによって実行される。ソース基板は、ＲＦデバイスを含んでもよく、又はソース基板は、デバイスのない材料のブロックによって形成されてもよい。
【００６２】
そのような組み立ては、基板８の表面と支持体９の表面とを互いに接触させる分子接着による接合に対応するのが有利である。
【００６３】
転写は、組み立てるステップに先立って、支持体９及び／又はソース基板８上に、ある厚さの絶縁体を形成するステップを含んでもよい。組み立てた後、１つ又は複数の厚さが絶縁体層４を形成する。絶縁体が堆積によって形成される場合、そのような堆積の後に研磨するステップが続いてもよい。そのような絶縁体は、例えば、酸化ケイ素又は窒化ケイ素を含むことができる。ソース基板がシリコンで作られ、デバイスを有さない場合、絶縁体層を形成するステップは、ソース基板の酸化を含んでもよい。図３ｅは、絶縁体層を有するソース基板８を示す。ソース基板８を支持体９と組み立てると、支持体９が接合層を含まない場合は図３ｆに示されるように、そして支持体９が接合層７を含む場合は図３ｇに示されるように、支持体９とソース基板８との間に絶縁体層４が配置されることになる。
【００６４】
このような組み立てを強化するために、図３ｆ及び図３ｇの構造を熱アニーリングに曝すことを考えることができる。アニーリングのステップは、本方法では、組み立てのステップの直後、及び／又は以下に開示される薄化のステップの後に実行することができる。上述したように、そのようなアニーリングは、製造方法が完了したときに得られる基板のＲＦ性能に影響を与えるリスクを冒すことなく、構造を高温に曝すことを含むことができる。
【００６５】
組み立てのステップの後、ドナー基板を薄くしてデバイスの層５を形成する。
【００６６】
薄くするステップは、物理的及び／又は化学的な薄化を介してソース基板の厚さの一部を徐々に減らすことによって実行することができる。
【００６７】
交互に、これは、ＳｍａｒｔＣｕｔ（商標）技術の原理による、ソース基板と支持体との組み立てに先立った、ソース基板にあらかじめ形成された脆弱面での破断とすることができる。
【００６８】
デバイスの層５を仕上げるステップ、並びに研磨のステップ、還元性又は中性雰囲気下での熱処理のステップ（垂直、水平オーブン又は高速熱処理装置での）、犠牲酸化が薄化のステップに続くことができる。
【００６９】
このような薄化後、必要に応じて仕上げ処理の後、支持体９が接合層を含まない場合は図３ｈに示すように、そして支持体９が接合層７を含む場合は図３ｉに示すように、本発明による基板１が得られる。
【００７０】
ソース基板８が単純な半導体基板である場合、すなわちソース基板８が集積デバイスを含まない場合は、こうして、デバイスの層５がブランクの半導体の層である、半導体オンアイソレータタイプの基板が得られる。次いで、この基板を使用して、集積デバイス、特に高周波集積回路を形成することができる。
【００７１】
ソース基板８がその表面に集積デバイスを形成するために前もって処理されている場合、そのような方法が完了すると、そのようなデバイスを含むデバイスの層５が得られる。
【００７２】
もちろん、本発明は、記載された実施形態に限定されず、特許請求の範囲に定義された本発明の範囲を離れることなく、代替の解決策を使用することができる。
【図１】
2021532567.tif 000003
【図２】
2021532567.tif 000004
【図３ａ−３ｉ】
2021532567.tif 000005
【国際調査報告】
2021532567.tif 000006
2021532567.tif 000007
2021532567.tif 000008
2021532567.tif 000009