(57)【要約】  半導体計量ツールにより、半導体ウェハのうちあるエリアを検査する。検査するエリアは、３Ｄ半導体構造の複数個のインスタンスを有し、それらが少なくとも一次元的に周期配列されたエリアとする。コンピュータシステムにより、その検査中に収集された計測結果に基づき、その３Ｄ半導体構造の個別インスタンスのモデルを生成する。そのコンピュータシステムにより、そのモデルの画像でありそのモデルの３Ｄ形状を示すものをレンダリングし、その画像を表示用の装置に供給する。
2021516448.tif 000002
【特許請求の範囲】
【請求項１】
半導体構造可視化方法であり、
半導体計量ツールにおいて、
半導体論理回路及び半導体記憶回路のうち少なくとも一方を備える半導体ウェハ上で、その半導体ウェハのエリアであり三次元（３Ｄ）半導体構造の複数個のインスタンスが少なくとも一次元的に周期配列されているエリアを検査し、
１個又は複数個のプロセッサと、当該１個又は複数個のプロセッサにより実行される命令群が格納されたメモリと、を備えるコンピュータシステムにおいて、
前記検査を踏まえ、前記３Ｄ半導体構造の個別インスタンスのモデルを生成し、
そのモデルの画像でありそのモデルの３Ｄ形状を示すものをレンダリングし、且つ
その画像を表示用の装置に供給する、
方法。
【請求項２】
請求項１に記載の方法であって、前記画像が、前記モデルの投影像であり二次元表示されうるものを含む方法。
【請求項３】
請求項１に記載の方法であって、前記画像が、前記モデルのスケルトンビューであり複数個の断面が輪郭線によりつながれたものを含み、そのスケルトンビューが二次元表示されうるものである方法。
【請求項４】
請求項１に記載の方法であって、前記画像が、
前記３Ｄ半導体構造の個別インスタンスの頂面及び底面のうち少なくとも一方と、
その３Ｄ半導体構造の個別インスタンスのユーザ可選択半透明断面であり前記頂面及び底面間にあるものと、
を含む方法。
【請求項５】
請求項１に記載の方法であって、前記画像が、前記モデルにおける前記３Ｄ形状の不確定性を示すものである方法。
【請求項６】
請求項１に記載の方法であって、前記画像が、前記３Ｄ形状又はその３Ｄ形状の断面の、公称形状からの逸脱具合を示すものである方法。
【請求項７】
請求項１に記載の方法であって、前記画像が、前記３Ｄ形状の継起諸部分を相次いで示すアニメーションを含むものである方法。
【請求項８】
請求項１に記載の方法であって、
前記画像レンダリングの際に、拡張現実又は仮想現実（ＡＲ／ＶＲ）画像をレンダリングし、且つ
前記画像供給の際に、そのＡＲ／ＶＲ画像を表示のためＡＲ／ＶＲ看取装置に送る、
方法。
【請求項９】
請求項８に記載の方法であり、前記ＡＲ／ＶＲ画像が前記モデルを第１視角からレンダリングした第１ＡＲ／ＶＲ画像である方法であって、更に、その第１ＡＲ／ＶＲ画像を表示のため前記ＡＲ／ＶＲ看取装置に送った後に、
視角の変更を求めるユーザ入力を受け取り、
そのユーザ入力に応じ、前記モデルの第２ＡＲ／ＶＲ画像を第２視角からレンダリングし、且つ
その第２ＡＲ／ＶＲ画像を表示のため前記ＡＲ／ＶＲ看取装置に送る、
方法。
【請求項１０】
請求項８に記載の方法であり、前記ＡＲ／ＶＲ画像が前記モデルの第１ＡＲ／ＶＲ画像であり、その外見がそのモデルのパラメタの値に対応しており、その値が前記検査中に収集された計測結果に基づき決定される方法であって、更に、その第１ＡＲ／ＶＲ画像を表示のため前記ＡＲ／ＶＲ看取装置に送った後に、
前記パラメタの値に対する変更を求めるユーザ入力を受け取り、
そのユーザ入力に応じ前記モデルに係る前記パラメタの値を変更し、
その変更後の値に対応する外見で以てそのモデルの第２ＡＲ／ＶＲ画像をレンダリングし、且つ
その第２ＡＲ／ＶＲ画像を表示のため前記ＡＲ／ＶＲ看取装置に送る、
方法。
【請求項１１】
請求項１に記載の方法であって、
前記画像が３Ｄ立体画像であり、且つ
前記画像供給の際にその画像を３Ｄ立体ビュワに送る、
方法。
【請求項１２】
請求項１に記載の方法であって、
前記３Ｄ半導体構造の前記複数個のインスタンスが、３Ｄメモリにおけるメモリホール群の周期配列を含み、且つ
その３Ｄ半導体構造の前記個別インスタンスが個別メモリホールを含む、
方法。
【請求項１３】
請求項１２に記載の方法であって、前記画像が、前記メモリホールの複数個の断面に関し、前記個別メモリホールが楕円形であることを示すものである方法。
【請求項１４】
請求項１３に記載の方法であって、前記画像が、前記複数個の断面に関し前記個別メモリホールのヘリシティを示すものであり、そのヘリシティが前記楕円形の向きの変化を示すものである方法。
【請求項１５】
請求項１２に記載の方法であって、前記画像が、複数個の断面に関し楕円形からの逸脱具合を示すものである方法。
【請求項１６】
請求項１２に記載の方法であって、前記画像が、前記個別メモリホールの傾斜を示すものである方法。
【請求項１７】
請求項１に記載の方法であって、
前記３Ｄ半導体構造の前記複数個のインスタンスがｆｉｎＦＥＴ群の周期配列を含み、且つ
その３Ｄ半導体構造の前記個別インスタンスが個別ｆｉｎＦＥＴ又は個別ｆｉｎＦＥＴの一部分を含む、
方法。
【請求項１８】
請求項１に記載の方法であって、
前記３Ｄ半導体構造の前記複数個のインスタンスがＤＲＡＭセル群のアレイを含み、且つ
その３Ｄ半導体構造の前記個別インスタンスが個別ＤＲＡＭセル又は個別ＤＲＡＭセルの一部分を含む、
方法。
【請求項１９】
請求項１に記載の方法であって、前記３Ｄ半導体構造の前記個別インスタンスのモデルを生成する際に、
その３Ｄ半導体構造の幾何モデルでありパラメタ化寸法によるものを取得し、且つ
前記検査中に収集された計測結果を用い、それらパラメタ化寸法の値を決定する、
方法。
【請求項２０】
請求項１に記載の方法であって、前記３Ｄ半導体構造の前記個別インスタンスのモデルを生成する際に、
その３Ｄ半導体構造の変動インスタンスに関し計測結果の集合を取得し、それら集合に個々の寸法値で以てラベル付けし、且つ
前記検査中に収集された計測結果及び前記集合を用い機械学習を実行することで、前記個別インスタンスに係る寸法の値を決定し、
前記モデル生成を、前記３Ｄ半導体構造のパラメタ化幾何モデルを用いることなく実行する方法。
【請求項２１】
請求項１に記載の方法であって、前記半導体ウェハのエリアを検査する際に、分光エリプソメトリ、単一波長エリプソメトリ、ビームプロファイルエリプソメトリ、ビームプロファイルリフレクトメトリ、単一波長リフレクトメトリ、角度分解リフレクトメトリ、分光リフレクトメトリ、スキャタロメトリ及びラマンスペクトロスコーピで構成される集合から選択された光学計量技術を実行する方法。
【請求項２２】
請求項１に記載の方法であって、前記半導体ウェハのエリアを検査する際に、小角Ｘ線散乱を実行する方法。
【請求項２３】
半導体検査システムであって、
半導体計量ツールと、
１個又は複数個のプロセッサと、
前記１個又は複数個のプロセッサにより実行される１個又は複数個のプログラムが格納されたメモリと、
を備え、前記１個又は複数個のプログラムが、
半導体ウェハのエリアであり三次元（３Ｄ）半導体構造の複数個のインスタンスが周期配列されているエリアの、前記半導体計量ツールによる検査を踏まえ、その３Ｄ半導体構造の個別インスタンスのモデルを生成させる命令、
そのモデルの画像でありそのモデルの３Ｄ形状を示すものをレンダリングさせる命令、並びに
その画像を表示用の装置に供給させる命令、
を含む半導体検査システム。
【請求項２４】
コンピュータシステムに備わる１個又は複数個のプロセッサにより実行される１個又は複数個のプログラムが格納された非一時的コンピュータ可読格納媒体であり、当該１個又は複数個のプログラムが、
半導体ウェハのエリアであり三次元（３Ｄ）半導体構造の複数個のインスタンスが周期配列されているエリアの、半導体計量ツールによる検査を踏まえ、その３Ｄ半導体構造の個別インスタンスのモデルを生成させる命令、
そのモデルの画像でありそのモデルの３Ｄ形状を示すものをレンダリングさせる命令、並びに
その画像を表示用の装置に供給させる命令、
を含む非一時的コンピュータ可読格納媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本件開示は半導体計量に関し、より具体的には半導体構造の三次元（３Ｄ）的性状を示す可視化物の生成に関する。
【背景技術】
【０００２】
様々な種類の計量、例えば種々の光学計量及び小角Ｘ線散乱（ＳＡＸＳ）を用いることで、三次元半導体構造の特性を解明することができる。しかしながら、もたらされる計測結果の不適切な可視化により、データが見逃され又は十分に察知されないこととなりうる。そうしたデータは、半導体製造プロセスをデバッグし、そのプロセスの歩留まり及び信頼性を改善し、或いは半導体デバイスの性能を予測するのに重要なものでありうる。不適切な可視化により参照データ、例えば限界寸法走査型電子顕微法（ＣＤ−ＳＥＭ）及び透過型電子顕微法（ＴＥＭ）で得たデータとの比較も困難になる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願公開第２００９／０２９６０７３号
【特許文献２】米国特許出願公開第２０１６／０３５０４４５号
【特許文献３】米国特許出願公開第２０１６／０３０７１１６号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従って、３Ｄ半導体構造を可視化する技術の改善が求められている。そうした構造の例としては、これに限定するものではないが、３Ｄメモリ（例．３Ｄフラッシュメモリ）におけるメモリホール、ｆｉｎＦＥＴ及びＤＲＡＭセルがある。
【課題を解決するための手段】
【０００５】
幾つかの実施形態に係る半導体構造可視化方法では、半導体計量ツールにおいて、半導体ウェハのあるエリアを検査する。その半導体ウェハは、半導体論理回路及び半導体記憶回路のうち少なくとも一方を含むものとすることができる。検査されるエリアは、３Ｄ半導体構造の複数個のインスタンス（構成物）を有し、それらが少なくとも一次元的に周期配列されているところである。本方法では、また、１個又は複数個のプロセッサと、当該１個又は複数個のプロセッサにより実行される命令群が格納されたメモリと、を備えるコンピュータシステムにおいて、前記検査を踏まえ、その３Ｄ半導体構造の個別インスタンスのモデルを生成する。本方法では、更に、そのコンピュータシステムにおいて、そのモデルの画像でありそのモデルの３Ｄ形状を示すものをレンダリング（描画）し、その画像を表示用の装置に供給する。
【０００６】
幾つかの実施形態に係る半導体検査システムは、半導体計量ツールと、コンピュータシステムとを有し、そのコンピュータシステムが、１個又は複数個のプロセッサと、当該１個又は複数個のプロセッサにより実行される１個又は複数個のプログラムが格納されたメモリと、を有する。当該１個又は複数個のプログラムには、上述した方法の全部又は一部分を実行するための命令群を含める。幾つかの実施形態に係る非一時的コンピュータ可読格納媒体は、コンピュータシステムにより実行されるよう構成された１個又は複数個のプログラムが格納されたものである。当該１個又は複数個のプログラムには、上述した方法の全部又は一部分を実行するための命令群を含める。
【０００７】
記載されている様々な実施形態のより良好な理解のためには、以下の図面と併せ後掲の詳細記述を参照すべきである。
【図面の簡単な説明】
【０００８】
【図１Ａ】メモリホールのＣＤプロファイルの変動をその深さに沿い表したグラフである。
【図１Ｂ】メモリホールの傾斜をその深さに沿い表したグラフである。
【図２】幾つかの実施形態に係る半導体構造可視化方法のフローチャートである。
【図３Ａ】幾つかの実施形態に従い、複数個のメモリホールを有する３Ｄ半導体メモリデバイスのモデル化スライスの等角投影画像を示す図である。
【図３Ｂ】幾つかの実施形態に従い、２個のｆｉｎＦＥＴのモデル化部分の等角投影画像を示す図である。
【図４Ａ】幾つかの実施形態に従い、ある視角からレンダリングされたモデル化メモリホールの画像を示す図である。
【図４Ｂ】幾つかの実施形態に従い、別の視角からレンダリングされたモデル化メモリホールの画像を示す図である。
【図４Ｃ】幾つかの実施形態に従い、別の視角からレンダリングされたモデル化メモリホールの画像を示す図である。
【図４Ｄ】幾つかの実施形態に従い、別の視角からレンダリングされたモデル化メモリホールの画像を示す図である。
【図５Ａ】幾つかの実施形態に従い、あるモデル化メモリホールの斜視外観画像を示す図である。
【図５Ｂ】幾つかの実施形態に従い、別のモデル化メモリホールの斜視外観画像を示す図である。
【図６】幾つかの実施形態に従い、モデル化メモリホールの斜視外観と、様々な深さにおけるそのモデルの断面と、を含む画像を示す図である。
【図７Ａ】幾つかの実施形態に従い、あるモデル化メモリホールのスケルトンビューを示す図である。
【図７Ｂ】幾つかの実施形態に従い、別のモデル化メモリホールのスケルトンビューを示す図である。
【図７Ｃ】幾つかの実施形態に従い、別のモデル化メモリホールのスケルトンビューを示す図である。
【図８Ａ】幾つかの実施形態に従い、メモリホールを有する半導体におけるモデル化ボリュームの不透明画像を示す図である。
【図８Ｂ】幾つかの実施形態に従い、メモリホールを有する半導体におけるモデル化ボリュームの半透明画像を示す図である。
【図９】幾つかの実施形態に従い、モデル化メモリホールの底面及びユーザ可選択断面を含む画像を示す図である。
【図１０】幾つかの実施形態に係る半導体検査システムのブロック図である。
【発明を実施するための形態】
【０００９】
図面及び明細書を通じ、類似する参照符号により対応する部分を参照する。
【００１０】
以下、添付図面にその例が描かれている様々な実施形態を詳細に参照する。以下の詳細記述では、記載されている様々な実施形態の一貫理解を図るべく、多数の具体的細部が説明されている。しかしながら、本件技術分野に習熟した者（いわゆる当業者）には明らかな通り、記載されている様々な実施形態を、それら具体的細部抜きで実施してもよい。その他の点としては、周知の方法、手順、部材、回路及びネットワークが詳述されていないが、これは諸実施形態の諸態様を不必要に曖昧化させないためである。
【００１１】
図１Ａに、メモリホールの限界寸法（ＣＤ）プロファイル（例．直径）の変動をその深さに沿い表したグラフ１００を示す。メモリホールは三次元（３Ｄ）半導体メモリ構造（例．３Ｄフラッシュメモリ）内を通り垂直に延びるものであり、その垂直方向（他図中のｚ軸）が深さに相当している。ＣＤプロファイルはナノメートル（ｎｍ）単位で計測される。グラフ１００はそのメモリホールの垂直断面に相当している。
【００１２】
図１Ｂに、メモリホールの傾斜をその深さに沿い表したグラフ１１０を示す。理想的には、このグラフに真っすぐな垂直線が現れるよう、その傾斜を０とすべきである。しかしながら、現実には、その表面にある孔に対し、メモリホールのどの所与深さでもオフセットを呈することとなろう。このオフセットをナノメートル単位で計測したものが傾斜である。所与深さにおける傾斜は、メモリホールの表面上の特定点（例．その中心、その周縁上の特定点等々）と、その深さにおける対応点と、の間のオフセットを計測することで、決定することができる。
【００１３】
それぞれある単一の次元に沿ってパラメタの変動を示す、というグラフ１００及び１１０の低次元性によって、それらにより運ばれる情報が制限される。何れのグラフ１００及び１１０でも、そのメモリホールの形状についての限定的指標しかもたらされない。よりロバストな可視化方法であり、メモリホールその他の半導体構造の３Ｄ形状感覚を提供することによりこの問題を解決する方法について、以下記述することにする。
【００１４】
図２に、幾つかの実施形態に係る半導体構造可視化方法２００のフローチャートを示す。本方法２００では３Ｄ形状を示す画像が作成されており、それによりグラフ１００及び１１０（図１Ａ及び図１Ｂ）の短所をなくしている。図３Ａ〜図８Ｂへの参照で以て本方法２００について述べ、またそれらの図で半導体構造の３Ｄ形状を示す画像の例を与えることにする（厳密にいえば、それらの画像により示されるのは半導体構造のモデルであり、後述の如くそれらのモデルは半導体計量の結果に基づき生成される）。本方法２００中の諸ステップを組み合わせたり分解したりしてもよい。
【００１５】
本方法２００では、半導体計量ツール（例．計量ツール１０３２，図１０）を用い、半導体ウェハのうちあるエリアが検査される（２０２）。その半導体ウェハは、半導体論理回路及び半導体記憶回路のうち少なくとも一方を有するものとする。検査時点でその回路が部分的にしか作成されていなくてもよい。検査されるエリアは、３Ｄ半導体構造の複数個のインスタンスを有していて、それらが少なくとも一次元的（例．単一次元的又は二次元的）に周期配列されているエリアである。このエリアを検査するため光学計量又は小角Ｘ線散乱（ＳＡＸＳ）を実行してもよい（２０４）。実行されうる光学計量技術の例のなかには、分光エリプソメトリ（楕円偏向法）、単一波長エリプソメトリ、ビームプロファイルエリプソメトリ、ビームプロファイルリフレクトメトリ（反射計測法）、単一波長リフレクトメトリ、角度分解リフレクトメトリ、分光リフレクトメトリ、スキャタロメトリ（散乱計測法）及びラマンスペクトロスコーピ（分光法）がある。実行されうるＳＡＸＳ技術の例のなかには、透過型ＳＡＸＳ、反射型ＳＡＸＳ及びかすめ入射ＳＡＸＳがある。
【００１６】
幾つかの実施形態では、その３Ｄ半導体構造が、３Ｄメモリ（例．３Ｄフラッシュメモリ）におけるメモリホール、フィン電界効果トランジスタ（ｆｉｎＦＥＴ）又はその一部分、或いはダイナミックランダムアクセスメモリ（ＤＲＡＭ）セル又はその一部分とされる。メモリホールの検査は、それが空っぽなとき（例．エッチング後だが充填前）、充填済のとき、或いはエッチング・完全充填間の何らかの中間工程にて行えばよい。同様に、他の諸構造の検査を、その製造プロセス中の様々な工程で行うことができる。従って、被検査エリアのなかに、３Ｄメモリにおけるメモリホール群の周期配列、ｆｉｎＦＥＴ群の周期配列、或いはＤＲＡＭセル群のアレイを含めることができる（２０６）。これに代え、他の３Ｄ半導体構造を検査してもよい。
【００１７】
ステップ２０２、２０４及び／又は２０６に後続する諸ステップ（即ちステップ２０８以降）は、その計量ツールに可通信結合されたコンピュータシステム（例．半導体検査システム１０００のコンピュータシステム，図１０）にて実行される。
【００１８】
検査ステップ２０２中に収集された計測結果に基づき、その３Ｄ半導体構造の個別インスタンスのモデルが生成される（２０８）。幾つかの実施形態では、その個別インスタンスが、ステップ２０６に従い、個別メモリホール、個別ｆｉｎＦＥＴ又はその一部分、或いは個別ＤＲＡＭセル又はその一部分とされ、或いはそれを含むものとされる。
【００１９】
幾つかの実施形態では、そのモデルを生成するため、その３Ｄ半導体構造の幾何モデルでありパラメタ化された寸法によるもの（即ちパラメタ化幾何モデル）が取得される（２１０）。その幾何モデルに、素材特性についての情報をも含めて、パラメタ化幾何／素材モデルとしてもよい。そのパラメタ化幾何モデル（例．幾何／素材モデル）は、通常、検査ステップ２０２より前に先行生成される。検査ステップ２０２中に収集された計測結果を用い、それらパラメタ化寸法の値が決定される（２１２）。その決定は、その幾何モデル（例．幾何／素材モデル）のパラメタ群に対する回帰を実行することで、行うことができる。例えば、そのパラメタ化幾何モデル（例．幾何／素材モデル）に関し対応するパラメタ値が決定済な実及び／又は模擬計測結果の訓練集合を用い訓練された、機械学習モデルを用いることで、その決定を行うことができる。
【００２０】
他の幾つかの実施形態では、そのモデルを生成するため、その３Ｄ半導体構造の変動インスタンスに関し（実及び／又は模擬）計測結果の集合が取得される（２１４）。各集合がそれぞれの寸法値で以てラベル付けされる。機械学習を実行する際に、検査ステップ２０２中に収集された計測結果及びその集合を用いることで、その個別インスタンスに係る寸法の値を決定可能となる（２１６）。その３Ｄ半導体構造のパラメタ化幾何モデルは用いない。
【００２１】
そのモデルの画像でありそのモデルの３Ｄ形状を示すものがレンダリングされる（２１８）。その画像が、例えば、１個又は複数個の表面及び／又は側面が隠され又は省略され、及び／又は、その画像に含める断面の個数が制約された結果、そのモデルの部分３Ｄ形状を示すものとなっていてもよい。或いは、その画像が、例えば拡張現実又は仮想現実（ＡＲ／ＶＲ）或いはホログラフィを用い、そのモデルのフル３Ｄ形状を示すものであってもよい。そのモデル及び画像をボクセル化することで、それらがボクセル（画素の３Ｄ等価物たる立体要素）を用い構築されるようにしてもよい。その画像が表示用の装置に供給される（２２４）。ある例では、その画像が、ステップ２０８〜２２４を実行するコンピュータシステムの表示画面（例．ディスプレイ１００８，図１０）へと供給される。別の例では、その画像が、別の電子デバイス（例．クライアントコンピュータ又はモバイル電子デバイスでありディスプレイ、ＡＲ／ＶＲビュワ、３Ｄ立体ビュワ、ホログラフィック表示システム等々を有するもの）へと表示のため伝送される。更に別の例によれば、その画像を３Ｄプリンタへと伝送し、そこでそのモデルの形状を有する物体を付加的に製造することで、そのモデルの３Ｄ形状を提示することができる。
【００２２】
幾つかの実施形態では、その画像が、二次元（２Ｄ）表示用の投影像を含むものとされる（２２０）。例えば、その投影像を、そのモデルの複数個の側面を示す軸測投影像（例．等角投影像、二等角投影像又は不等角投影像）とすることができる。即ち、その投影像の諸次元が共通スケールを共有するのでも異なるスケールを有するのでもよい。その投影像は、２Ｄ的に表示されつつ、そのモデルの３Ｄ形状を示すものとなる（但し、幾つかの側面及び／又は表面が目に見える側面及び／又は表面により遮られうるため、実施形態によっては３Ｄ形状全体にならない）。
【００２３】
図３Ａに、幾つかの実施形態に従い、複数個のメモリホール３０２−１〜３０２−７を有する３Ｄ半導体メモリデバイス（例．３Ｄフラッシュメモリ）のモデル化スライス（断片）３０４の等角投影画像３００を示す。スライス３０４は、複数個の層（例．一連の交番する酸化物（ＳｉＯ２）層及び窒化物（Ｓｉ３Ｎ４）層）を備え、それらを貫きメモリホール３０２が垂直に延びるものと、することができる。画像３００では、専ら、メモリホール３０２−１、３０２−４及び３０２−７の２Ｄ頂面が示される一方、メモリホール３０２−２、３０２−３、３０２−５及び３０２−６の破断描像が示されている。メモリホール３０２−３及び３０２−６の破断描像には、それらを断片化している平面に対し後方半分の３Ｄ形状が示されている。画像３００は、従って、ステップ２２０の画像の一例となる。メモリホール３０２−３及び３０２−６の３Ｄ形状は、輪郭線（図３Ａの如きそれ）、シェーディング（陰影付け）、カラーリング（着色）その他、３Ｄ物体の２Ｄ投影に適するグラフィカル技術を用い示せばよい。
【００２４】
図３Ｂに、幾つかの実施形態に従い、２個のｆｉｎＦＥＴのモデル化部分の等角投影画像３５０を示す。１個目のｆｉｎＦＥＴはチャネル３５２−１、２個目のｆｉｎＦＥＴはチャネル３５２−２を有している。それらチャネル３５２をギャップ３５４により仕切ることで、それら２個のｆｉｎＦＥＴが分離されている。図３Ａのメモリホール３０２−３及び３０２−６でそうであったように、それら構造の３Ｄ形状を、輪郭線（図３Ｂの如きそれ）、シェーディング、カラーリングその他、適切なグラフィカル技術を用い示すことができる。画像３５０はステップ２２０の画像の別例である。
【００２５】
画像３００及び３５０に示す通り、ステップ２１８及び２２４の画像により、半導体構造又はその諸部分の複数個のインスタンス（例．メモリホール３０２又はチャネル３５２の複数個のインスタンス）の３Ｄ形状を示すことができる。
【００２６】
幾つかの実施形態によれば、ユーザ入力２２６に応じ画像の視角を変化させることができる。図４Ａに、幾つかの実施形態に従い、第１視角からレンダリングされたモデル化メモリホールの画像４００Ａを示す。第１視角からの画像４００Ａには、そのメモリホールの頂面４０２及び前表面４０４が現れる。輪郭線（又はシェーディング、カラーリング等々）の使用によりそのメモリホールの３Ｄ形状が示されるところ、画像４００Ａには前表面４０４の３Ｄ湾曲が示されている。このメモリホールの底面４０６及び後表面は、この視角では遮られている。視角変更を明示したユーザ入力２２６の受領に応じ、方法２００を実行するコンピュータシステムが、変更後の視角からの新たな画像４００Ｂ、４００Ｃ又は４００Ｄをレンダリングし（２１８）、その新規画像４００Ｂ、４００Ｃ又は４００Ｄをユーザの装置へと表示のため供給する（２２４）（これに代え、ユーザ入力２２６に先立ちその新規画像をレンダリング及び格納しておき、そのユーザ入力２２６に応じ供給するのでもよい）。このプロセスを反復的に実行することで、ユーザが複数通りの視角からそのメモリホールを見ること（例．ひいては画像４００Ｂ、４００Ｃ及び／又は４００Ｄを見ること）が可能となる。例えば、ユーザが指定方向に沿いメモリホールの描像を回すことができる。画像４００Ｂは側面描像であり、前表面４０４の３Ｄ湾曲が示されているが頂面４０２、底面４０６及び後表面は示されていない。画像４００Ｃは底面描像であり、底面４０６のみが示されている。画像４００Ｄは頂面描像であり、頂面４０２のみが示されている。画像４００Ｃ及び４００Ｄは、３Ｄ形状を示すものではないためステップ２１８の画像の例とはならないが、僅かに回して側表面又はその一部を見せればそうなるであろう。
【００２７】
幾つかの実施形態によれば、画像がレンダリングされる視角を変化させるのに代え、モデルそれ自体をユーザ入力２２６に応じ変化させること（例．「ユーザ入力２２６」と付記されている矢印線の先端がステップ２１８ではなくステップ２０８に戻るようにすること）ができる。例えば、ユーザ入力２２６により、その個別インスタンスのモデルの一通り又は複数通りの寸法（例．距離）又は角度に対する変更を、明示することができる。モデルがそのユーザ入力２２６に応じ更新され、ステップ２０２の検査中に収集された計測結果にはもはや相当しなくなる。そして、その更新されたモデルの画像がレンダリングされ、表示のためユーザの装置へと送られる。この修正により、ユーザが、破損点に達するまで（例．近隣導電構造が短絡するまで）のマージンがその半導体構造にどの程度あるかを、調べることが可能となる。その更新されたモデルの画像に注釈を付すことで、そのモデルに対する（複数の）更新について表示（例．その寸法変更、一通り又は不複数通りの角度に対する変更等々について表示）してもよい。注釈はユーザ駆動とすればよい（例．ユーザ入力２２６に従い、明示された距離又は角度を表示すればよい）。
【００２８】
図５Ａに、幾つかの実施形態に従い、あるモデル化メモリホールの斜視外観画像５００を示す。画像４００Ａ（図４Ａ）と同様、画像５００には、そのメモリホールの頂面５０２と、前表面５０４の３Ｄ湾曲とが示されている。しかし、画像４００Ａのメモリホールが傾斜していなかった（即ちその傾斜が実質的に０でありそのメモリホールが垂直方向に沿い実質的に真っすぐであった）のとは違い、画像５００には傾斜も現れている。画像５００におけるメモリホールの上部はある斜め角で下方に傾いているが、それはそのメモリホールの中部にある曲がり目５０６までであり、そこでそのメモリホールは曲がって垂直方向に向かっている。そして、このメモリホールの下部は、実質的な傾き無しで下方に延びている。図１Ｂに関し論じた通り、傾斜が頂面に対するオフセットとして定義されているのであれば、その曲がり目５０６より下にある下部の傾斜は実質的に一定となる。
【００２９】
図５Ｂに、幾つかの実施形態に従い、別のモデル化メモリホールの斜視外観画像５５０を示す。画像４００Ａ（図４Ａ）及び５００（図５）と同様、画像５５０には、そのメモリホールの頂面５５２と、前表面５５４の３Ｄ湾曲とが示されている。画像５５０には、その頂面５５２が楕円形であることが示されている。前表面５５４の形状が示唆している通り、このメモリホールはその楕円形を保ちつつ下方に延びている。
【００３０】
３Ｄ半導体構造の個別インスタンスが個別メモリホールである幾つかの実施形態では、その画像により、その個別メモリホールが楕円形であることが、そのメモリホールの複数個の断面（例．水平断面）に関し示される。その画像によって、その個別メモリホールのヘリシティ及び／又はそのメモリホールの傾斜を、それら複数個の断面に関し示すこともできる。ヘリシティ（螺旋度・螺旋性）はその楕円形の向きの変化を示すものであり、その頂面に対するその楕円の長軸（或いは等価なことに短軸）の回動度合い（例．度又はラジアン単位で測ったそれ）として、定義することができる。例えば、図６には、幾つかの実施形態に従い、モデル化メモリホールの斜視描像（ここでは側面描像６０２）と、様々な深さにおけるそのメモリホールの断面６０６−１〜６０６−６と、を含む画像６００が示されている。側面描像６０２と個別の断面６０６との間の矢印線６０４は、その個別断面６０６に係る深さを示している。それら断面６０６により、様々な深さにおけるそのメモリホールのサイズ（例．ＣＤ）及び楕円的な形状が示されている。それら断面６０６は、様々な深さにおけるそのメモリホールのヘリシティも示しており、深さが増すにつれ断面６０６の楕円も回っている。図６中のメモリホールは実質的に無傾斜であるが、仮に傾斜があれば断面６０６により傾斜をも示すこと、例えばそれらの周りにある長方形内での位置・姿勢を変化させて頂面に対するオフセットを明示することでそうすることができよう。
【００３１】
幾つかの実施形態では、その画像により、楕円形からの逸脱具合が、それら複数個の断面に関し表示例えばハイライトされる。例えば、ある特定の断面６０６が精密には楕円でないことがありうる。その断面のうち楕円から逸脱している（例．楕円外にはみ出し又は楕円の縁に達し損ねている）部分を、（例．ある特定の色、形状又は塗りつぶしパターンで以て示し）ハイライトすることができる。より一般的には、その画像により、公称形状からのその３Ｄ形状又はその一部分（例．断面）の逸脱具合を、表示例えばハイライトすることができる。メモリホール及び楕円はその逸脱具合が表示されうる個別構造及び公称形状の一例に過ぎない。他の例もありうる。
【００３２】
幾つかの実施形態によれば、ある軸（例．深さ相当のｚ軸）沿いに並んで見えるよう諸断面を示すこと、またその軸が紙面に対し斜めに（即ちある斜め角で）交差して見えるようにすることができる。この配列によれば、それら断面を部分的に重ね合わせる（例．個別断面で後続の諸断面を部分的に遮る）ことができる。
【００３３】
幾つかの実施形態では、その画像がそのモデルのスケルトンビュー、即ち複数個の断面を輪郭線によりつないだもの（例．それら輪郭線が各断面の周縁上の対応する点に交わるもの）を、含むものとされる。スケルトンビューは、（断面及び輪郭線の個数制約故に３Ｄ形状全体ではないが）そのモデルの３Ｄ形状を示すものであり、それでいて２Ｄ的に表示することができる。図７Ａ〜図７Ｃに、幾つかの実施形態に従い、モデル化メモリホールのスケルトンビュー画像７００、７２０及び７４０を示す。
【００３４】
画像７００では、断面７０２−１〜７０２−５が輪郭線７０４−１及び７０４−２によりつながれている。それら断面７０２は楕円形であり、そのことがそれら断面７０２に係る楕円の長軸及び短軸により示されている。そのメモリホールの楕円的な形状、即ちその楕円率（例．長軸及び短軸の長さの比）により定量されるそれが、メモリホールのＣＤひいてはそのサイズがそうであるように、深さとの関係で一定に保たれている。このメモリホールはらせん状ではなく、諸断面７０２の楕円が深さとの関係で回っていない。しかしながら、メモリホールはまさに傾斜しており、輪郭線７０４−１及び７０４−２の湾曲により示す如く、その傾斜が深さとの関係で変動している。
【００３５】
画像７２０では、断面７２２−１〜７２２−５が輪郭線７２４−１及び７２４−２によりつながれている。その楕円的な形状、ひいては楕円率が深さとの関係で変化しており、短軸の長さが増して長軸になるに至っている。メモリホールのサイズ、ひいてはそのＣＤが、深さとの関係で激変している。とはいえそれら楕円は回っておらず、ヘリシティの欠如を示している。
【００３６】
画像７４０では、断面７４２−１〜７４２−４が輪郭線７４４−１及び７４４−２によりつながれている。それら断面７４２の楕円率及びＣＤは一定に保たれているが、メモリホールはヘリシティを呈しており、深さが増すにつれ諸断面７４２の楕円が回っている。それら楕円の軸が回っていることを看取できる。
【００３７】
このように、複数個の断面の使用により、図６及び図７Ａ〜図７Ｃに示した如く、３Ｄ形状に関する広範な情報を提供することができる。
【００３８】
図８Ａ及び図８Ｂに、幾つかの実施形態に従い、半導体におけるモデル化ボリューム（立体）８０２の画像８００及び８１０を示す。このボリューム８０２内にはメモリホール８０４−１、８０４−２及び８０４−３があり、それらを以てメモリホール群の周期的２Ｄ配列の一部分とすることができる。画像８００ではボリューム８０２が不透明なものとして示されている。画像８００には、メモリホール８０４−１の頂面、メモリホール８０４−２の頂面のうち一部分、並びにメモリホール８０４−３の頂面のうち一部分が、メモリホール８０４−３の垂直断面プロファイルと共に示されている。画像８１０ではボリューム８０２が半透明であり、３個あるメモリホール８０４−１、８０４−２及び８０４−３全ての３Ｄ形状が見えている。従って、どちらの画像８００及び８１０にも、少なくとも１個の半導体構造の少なくとも部分的な３Ｄ形状が（ステップ２０８にてモデル化された通り）示されているが、画像８１０には、画像８００よりもかなり多くの３Ｄ情報が示されている。
【００３９】
幾つかの実施形態では、その画像が、その３Ｄ半導体構造のモデル化個別インスタンスの頂面及び底面のうち少なくとも一方を含むものとされ、またその頂面・底面間にその３Ｄ半導体構造のモデル化個別インスタンスのユーザ可選択断面（例．垂直なｚ軸に対し垂直な水平断面）を含むものとされる。例えば、図９には、幾つかの実施形態に従い、モデル化メモリホールの底面９０２及びユーザ可選択断面９０４を含む画像９００が示されている。ユーザ可選択断面９０４は半透明なものとすることができる。そのユーザ可選択断面９０４の垂直方向位置を、ユーザ入力２２６に基づき変更することができる（例．新たな垂直方向位置を明示してのユーザ入力２２６に応じ、方法２００を実行するコンピュータにてステップ２１８及び２２０を反復することで、ユーザ可選択断面９０４がその新規明示垂直方向位置にある新たな画像をレンダリングし提示することができる）。複数個の断面（即ち頂面及び／又は底面並びにユーザ可選択断面）を提示することで、その画像を、（断面及び輪郭線の個数制約故に３Ｄ形状全体ではないが）そのモデルの３Ｄ形状を示すものとしつつ、２Ｄ表示向けの画像とすることができる。幾つかの実施形態によれば、この画像を、複数個のユーザ可選択断面を含むものとし、そのうち１個又は複数個（例．全て）を半透明なものとすることができる。
【００４０】
幾つかの実施形態では、その画像がＡＲ／ＶＲ画像又は３Ｄ立体画像とされ、或いはそれを含むものとされる（２２２）。ステップ２２４にてその画像が供給される装置を、従って、ＡＲ／ＶＲ看取装置（例．ＡＲ／ＶＲゴーグル、ＡＲグラス）又は３Ｄ立体ビュワとすることができる。
【００４１】
例えば、そのＡＲ／ＶＲ画像を、そのモデルを第１視角からレンダリングした第１ＡＲ／ＶＲ画像とする。本方法２００では、更に、その第１ＡＲ／ＶＲ画像を表示のためＡＲ／ＶＲ看取装置に送った後に、視角の変化を求めるユーザ入力２２６を受け付けるようにしている。そのユーザ入力に応じステップ２２２を反復することで、そのモデルの第２ＡＲ／ＶＲ画像を第２視角からレンダリングすることができる。その第２ＡＲ／ＶＲ画像が、ステップ２２４にて、表示のためＡＲ／ＶＲ看取装置に送られる。このようにすることで、ユーザは、ＡＲ／ＶＲにて画像の周りを有効に巡ることができる。
【００４２】
また例えば、そのＡＲ／ＶＲ画像を、そのモデルの第１ＡＲ／ＶＲ画像であり、そのモデルのパラメタ値に対応した外見を有し、そのパラメタ値がステップ２０２の検査中に収集された計測結果に基づき決定されている画像とする。本方法２００では、更に、その第１ＡＲ／ＶＲ画像を表示のためＡＲ／ＶＲ看取装置に送った後に、そのパラメタ値に対する変更を求めるユーザ入力２２６を受け付けるようにしている。そのユーザ入力に応じ、そのモデルに係るパラメタ値が変更され、ステップ２２２にて、そのモデルの第２ＡＲ／ＶＲ画像が、その変更後の値に対応する外見で以てレンダリングされる。その第２ＡＲ／ＶＲ画像が、ステップ２２４にて、表示のためＡＲ／ＶＲ看取装置に送られる。このようにすることで、ユーザは、その半導体構造の３Ｄ形状の潜在的変動を調べる（例．破損点に達するまでのマージンがその半導体構造にどの程度あるかを調べる）ことができる。
【００４３】
幾つかの実施形態では、本方法２００に従い生成される画像により、ステップ２１８のモデルに従いその３Ｄ形状に係る不確定性が示される（例．ハイライトされる）。例えば、そのＣＤに不確定度がある限りにおいて、関連するモデル化半導体構造インスタンスの辺（例．メモリホールの壁沿い）における不確定性領域を、当該関連モデル化半導体構造インスタンスの残りとは異なる色、陰影又は塗りつぶしパターンにて示すことで、その辺の精密な所在個所にその不確定性を表示することができる。ぼかし（例．縁のそれ）又はドットを用い不確定性を表示してもよい。その不確定性に従いアニメーションを表示させることで、その３Ｄ形状がある見込み範囲内で変化しうる（例．エッジの位置が変化しうる）ことを示してもよい。他の例もありうる。
【００４４】
上述の指標、例えば傾斜、楕円率、公称形状（例．楕円形）からの逸脱具合及びヘリシティは、本方法２００を用い生成される画像中に示しうる指標の例に過ぎない。それと併せ又は代えて他の指標（例．導関数指標、フーリエ変換を用い生成された指標等々）を示してもよい。
【００４５】
幾つかの実施形態では、本方法２００に従い生成される画像が、その３Ｄ形状の継起的諸部分を相次いで示すアニメーションを、含むものとされる。例えば、そのアニメーションによって、継起する諸断面、例えば深さが増し又は減っていく諸断面を、相次いで示すことができる。また例えば、そのアニメーションによって、継起する諸部分が視野内に入りそこから出ていく態で、その３Ｄ形状の回転が示される。
【００４６】
幾つかの実施形態によれば、そのモデルに係るデータを、そのモデルの画像上に重ね合わせることで、ステップ２２４にてユーザの装置に供給される画像に、その重ね合わせデータを含めることができる。そのデータに、そのモデルに係る１個又は複数個のパラメタ／指標の値を明示する数値を、含めることができる。そのデータに、電界又は歪を明示するベクトルを、含めることができる。他の例もありうる。
【００４７】
図３Ａ〜図８Ｂに示した画像は、本方法２００にて用いられうる３Ｄ可視化技術の例に過ぎない。他の例もありうる。幾つかの実施形態によれば、本方法２００により作成された画像を用い、半導体デバイスの性能を予測することができる。幾つかの実施形態によれば、本方法２００により作成された画像を用い、参照画像（例．ＣＤ−ＳＥＭ又はＴＥＭ画像）との比較を行うことができる。幾つかの実施形態によれば、本方法２００により作成された画像を用い、プロセス又はデザインの変更を識別することができる。
【００４８】
図１０は、幾つかの実施形態に係る半導体検査システム１０００のブロック図である。本半導体検査システム１０００は半導体計量ツール１０３２及びコンピュータシステムを有しており、そのコンピュータシステムが、１個又は複数個のプロセッサ１００２（例．ＣＰＵ及び／又はＧＰＵ）、随意的なユーザインタフェース１００６、メモリ１０１０、並びにそれら部材間を接続する及び１本又は複数本の通信バス１００４を有している。そのコンピュータシステムを、１個又は複数個のネットワーク１０３０を介し計量ツール１０３２に可通信結合させることができる。そのコンピュータシステムは、更に、計量ツール１０３２及び／又はリモートコンピュータシステム群との通信用に１個又は複数個のネットワークインタフェース（有線及び／又は無線，図示せず）を有するものとすることができる。幾つかの実施形態では、その計量ツール１０３２により光学計量及び／又はＳＡＸＳが実行される。
【００４９】
ユーザインタフェース１００６は、ディスプレイ１００８、及び／又は、１個又は複数個の入力デバイス（例．キーボード、マウス、ディスプレイ１００８のタッチ感応面等々）を、有するものとすることができる。そのディスプレイ１００８により、幾つかの実施形態に係る方法２００の画像を表示することができる。
【００５０】
メモリ１０１０は揮発性及び／又は不揮発性メモリを有している。メモリ１０１０（例．メモリ１０１０内の不揮発性メモリ）は、非一時的コンピュータ可読格納媒体を有している。メモリ１０１０は、必須ではないが、プロセッサ１００２に対し遠隔配置された１個又は複数個の格納デバイス、及び／又は、そのコンピュータシステム内に可除挿入される非一時的コンピュータ可読格納媒体を、有している。幾つかの実施形態では、様々な基本システムサービスを取り扱う手順及びハードウェア依存タスクを実行する手順を内包するオペレーティングシステム１０１２、モデル生成モジュール１０１４、モデル更新モジュール１０１６、画像レンダリングモジュール１０１８、画像伝送モジュール１０２０、並びに計量ツール１０３２から収集された計測結果のデータベース１０２２、といったモジュール及びデータ或いはそのサブセット又はスーパーセットが、メモリ１０１０（例．メモリ１０１０の非一時的コンピュータ可読格納媒体）に格納される。
【００５１】
従って、メモリ１０１０（例．メモリ１０１０の非一時的コンピュータ可読格納媒体）内には、計量ツール１０３２と連携し方法２００（図２）を実行するための命令群がある。メモリ１０１０内に格納されているモジュールは、それぞれ、本願記載の１個又は複数個の機能を実行するための命令群の集合に相当している。個別のモジュールが別々のソフトウェアプログラムとして実施される必要はない。それらモジュール、並びにそれらモジュールの様々なサブセットを、再配列例えば結合させてもよい。幾つかの実施形態では、先に指摘したモジュール群及び／又はデータ構造群のサブセット又はスーパーセットがメモリ１０１０に格納される。
【００５２】
図１０は、構造図式よりも、半導体検査システムに内在しうる様々な特徴の機能的記述を企図している。例えば、本半導体検査システム１０００におけるコンピュータシステムの機能を複数個のデバイス間で分かち合ってもよい。メモリ１０１０内に格納されているモジュール群の一部分を、そうするのに代えて、１個又は複数個のネットワークを介し本半導体検査システム１０００のコンピュータシステムと可通信結合されている１個又は複数個のコンピュータシステム内に、格納してもよい。
【００５３】
上掲の記述では、説明を目的として、具体的諸実施形態を参照して述べている。しかしながら、上掲の例証的議論は排除的な意図のものではなく、開示されている諸形態そのものへと諸請求項の技術的範囲を限定する意図もない。上掲の開示の範囲内で、様々な修正及び改変をなしうる。諸実施形態は、諸請求項の下地をなす諸原理及びそれらの実際的用途を最も好適に説明すること、ひいては想定されている特定の諸用途に見合う様々な修正付きでいわゆる当業者がそれら実施形態を好適に用いうるようにすることを、目的として選択されている。
【図１Ａ】
2021516448.tif 000003
2021516448.tif 000004
【図１Ｂ】
2021516448.tif 000005
【図２】
2021516448.tif 000006
【図３Ａ】
2021516448.tif 000007
【図３Ｂ】
2021516448.tif 000008
【図４Ａ】
2021516448.tif 000009
【図４Ｂ】
2021516448.tif 000010
【図４Ｃ】
2021516448.tif 000011
【図４Ｄ】
2021516448.tif 000012
【図５Ａ】
2021516448.tif 000013
【図５Ｂ】
2021516448.tif 000014
【図６】
2021516448.tif 000015
【図７Ａ】
2021516448.tif 000016
【図７Ｂ】
2021516448.tif 000017
【図７Ｃ】
2021516448.tif 000018
【図８Ａ】
2021516448.tif 000019
【図８Ｂ】
2021516448.tif 000020
【図９】
2021516448.tif 000021
【図１０】
2021516448.tif 000022
【国際調査報告】
2021516448.tif 000023
2021516448.tif 000024
2021516448.tif 000025