(57)【要約】  基板（１１２）と、基板（１１２）内に配置され、第１のウェル（１２２）及び第２のウェル（１２４）を含む第１の導電型のウェル領域と、基板（１１２）上に配置され、底部分が基板（１１２）まで延びる第３のウェル（１３２）と、第１のウェル（１２２）内に配置された第４のウェル（１３４）と、第２のウェル（１２４）内に配置された第１のドーピング領域（１４２）と、第３のウェル（１３２）内に配置された第２のドーピング領域（１５２）と、第４のウェル（１３４）内に配置された第３のドーピング領域（１５４）と、第４のウェル（１３４）内に配置された第４のドーピング領域（１４４）と、第４のウェル（１３４）の内側から第４のウェル（１３４）の外側まで延び、第４のウェル（１３４）の外側に位置する部分が第１のウェル（１２２）内に位置する第５のドーピング領域（１４６）と、第１のウェル（１２２）内に配置された第６のドーピング領域（１５６）と、第５のドーピング領域（１４６）の下方かつ第１のウェル（１２２）内に配置された第７のドーピング領域（１５７）とを備える過渡電圧抑制デバイス及びその製造方法。【選択図】図１
2021536127.tif 000002
【特許請求の範囲】
【請求項１】
第２の導電型である基板と、
前記基板上に配置され、第１のウェル及び第２のウェルを含む第１の導電型のウェル領域と、
前記基板上に配置された前記第２の導電型である第３のウェルであって、その底部が前記基板まで延び、前記第１の導電型と前記第２の導電型とが互いに反対の導電型である第３のウェルと、
前記第１のウェル内に配置され、前記第２の導電型である第４のウェルと、
前記第１のウェルと前記第２のウェルとの間に配置された第１の分離部分、及び前記第１のウェルと前記第３のウェルとの間に配置された第２の分離部分を備える分離構造であって、前記第１の分離部分が前記第１のウェルと前記第２のウェルとを互いに分離するように構成され、前記第２の分離部分が前記第１のウェルと前記第３のウェルとを互いに分離するように構成されている分離構造と、
第１の導電型であり、前記第２のウェル内に配置された第１のドーピング領域と、
前記第２の導電型であり、前記第３のウェル内に配置された第２のドーピング領域と、
前記第２の導電型であり、前記第４のウェル内に配置された第３のドーピング領域と、
前記第１の導電型であり、前記第４のウェル内に配置された第４のドーピング領域と、
前記第１の導電型であり、前記第４のウェルの内側から前記第４のウェルの外側まで延びる第５のドーピング領域であって、前記第５のドーピング領域のうちで前記第４のウェルの外側にある部分が前記第１のウェル内に位置する第５のドーピング領域と、
前記第２の導電型であり、前記第１のウェル内に配置された第６のドーピング領域と、
前記第２の導電型であり、前記第５のドーピング領域の下方かつ前記第１のウェル内に配置された第７のドーピング領域であって、前記第５のドーピング領域が前記第４のドーピング領域と前記第６のドーピング領域との間に配置され、前記第４のドーピング領域が前記第３のドーピング領域と前記第５のドーピング領域との間に配置された第７のドーピング領域と、
第１の金属接続ワイヤ及び第２の金属接続ワイヤを備え、前記基板上に位置する金属接続ワイヤ層であって、前記第１の金属接続ワイヤが前記第１のドーピング領域及び前記第６のドーピング領域に電気接続されて第１の電位端子としての役割を果たし、前記第２の金属接続ワイヤ層が前記第２のドーピング領域、前記第３のドーピング領域、及び前記第４のドーピング領域に電気接続されて第２の電位端子としての役割を果たす金属接続ワイヤ層と、
を備える、過渡電圧抑制デバイス。
【請求項２】
前記第１の電位端子は、入力／出力端子に電気接続されるように構成され、前記第２の電位端子は、接地に接続されるように構成される、請求項１に記載の過渡電圧抑制デバイス。
【請求項３】
前記デバイスは、前記基板上にエピタキシャル層を更に備え、前記第１の導電型のウェル領域は、前記エピタキシャル層内に配置され、前記エピタキシャル層は、前記第２の導電型であり、前記基板は、前記エピタキシャル層のドーピング濃度よりも高いドーピング濃度を有する、請求項１に記載の過渡電圧抑制デバイス。
【請求項４】
前記分離構造は、分離トレンチ内に絶縁材料を充填することによって形成される、請求項１に記載の過渡電圧抑制デバイス。
【請求項５】
前記第２の分離部分は、前記第３のウェルのウェル深さよりも深いか又はそれに等しいトレンチ深さを有する、請求項４に記載の過渡電圧抑制デバイス。
【請求項６】
前記第１のドーピング領域は、ダイオードＤ１のカソード領域として用いられ、前記第２のドーピング領域は、前記ダイオードＤ１のアノード領域として用いられ、前記第６のドーピング領域は、ＰＮＰトランジスタのエミッタ領域として用いられ、前記第５のドーピング領域は、前記ＰＮＰトランジスタのベース領域として、及びＮＰＮトランジスタのコレクタ領域及びツェナーダイオードＺ１のカソード領域として用いられ、前記第７のドーピング領域は、前記ＰＮＰトランジスタのコレクタ領域として、及び前記ＮＰＮトランジスタのベース領域及び前記ツェナーダイオードＺ１のアノード領域として用いられ、前記第４のドーピング領域は、前記ＮＰＮトランジスタのエミッタ領域として用いられ、前記第７のドーピング領域と前記第３のドーピング領域との間に等価寄生抵抗Ｒ１が形成され、前記第６のドーピング領域と前記第５のドーピング領域との間に等価ダイオードＤ２が形成され、前記ＰＮＰトランジスタ及び前記ＮＰＮトランジスタはシリコン制御整流器と同等である、請求項１に記載の過渡電圧抑制デバイス。
【請求項７】
前記デバイスは、前記第５のドーピング領域上に配置された絶縁構造を更に備える、請求項１に記載の過渡電圧抑制デバイス。
【請求項８】
前記第３のウェルは、５Ｅ１８ｃｍ-3から５Ｅ１９ｃｍ-3までの範囲内のドーピング濃度を有する、請求項１に記載の過渡電圧抑制デバイス。
【請求項９】
前記第１のウェル及び前記第２のウェルは、１Ｅ１４ｃｍ-3から１Ｅ１５ｃｍ-3までの範囲内のドーピング濃度を有し、前記エピタキシャル層は、１Ｅ１４ｃｍ-3から１Ｅ１５ｃｍ-3までのドーピング濃度を有する、請求項３に記載の過渡電圧抑制デバイス。
【請求項１０】
過渡電圧抑制デバイスを製造するための方法であって、
第２の導電型の基板上にマスク層を形成し、続いてリソグラフィを実施して前記マスク層をエッチングし、第２の導電型のウェル領域のドーピング窓を露出させる段階と、
前記第２の導電型のウェル領域の前記ドーピング窓を通して第２の導電型のイオンで前記基板をドーピングして前記基板の表面上に第２の領域を形成する段階と、
前記第２の領域内にドーピング遮蔽層としての酸化物層を成長させる段階と、
前記マスク層を除去し、前記基板の前記表面のうちで前記ドーピング遮蔽層によって覆われていない区域を第１の導電型のイオンでドーピングして第１の領域を形成する段階であって、前記第１の導電型と前記第２の導電型とが互いに反対の導電型である段階と、
前記ドーピング遮蔽層を除去し、前記第１の領域と前記第２の領域との間の界面から下向きに延びる第２の分離部分と、前記第１の領域を２つの部分に分割する第１の分離部分とを備える分離構造を形成する段階と、
前記第１の領域が拡散して前記第１の分離部分によって互いに離隔された第１のウェルと第２のウェルとを形成し、前記第２の領域が拡散して第３のウェルを形成するように熱ドライブインを実施する段階と、
リソグラフィ及びドーピングを実施することによって第４のウェル、第１のドーピング領域、第２のドーピング領域、第３のドーピング領域、第４のドーピング領域、第５のドーピング領域、第６のドーピング領域、及び第７のドーピング領域をそれぞれ形成する段階と、
前記第１のドーピング領域を前記第６のドーピング領域に電気接続して第１の電位端子として用いられる第１の金属接続ワイヤ、及び前記第２のドーピング領域と前記第３のドーピング領域と前記第４のドーピング領域とを互いに電気接続して第２の電位端子として用いられる第２の金属接続ワイヤを含む金属接続ワイヤ層を前記基板上に形成する段階と、
を含み、
前記第４のウェルは前記第２の導電型であり、前記第１のウェル内に形成され；前記第１のドーピング領域は前記第１の導電型であり、前記第２のウェル内に形成され；前記第２のドーピング領域は前記第２の導電型であり、前記第３のウェル内に形成され；前記第３のドーピング領域は前記第２の導電型であり、前記第４のウェル内に形成され；前記第４のドーピング領域は前記第１の導電型であり、前記第４のウェル内に形成され；前記第５のドーピング領域は前記第１の導電型であり、前記第４のウェルの内側から前記第４のウェルの外側まで延び、前記第５のドーピング領域のうちで前記第４のウェルの外側にある部分は前記第１のウェル内に位置し；前記第６のドーピング領域は前記第２の導電型であり、前記第１のウェル内に形成され；前記第７のドーピング領域は前記第２の導電型であり、前記第５のドーピング領域の下方かつ前記第１のウェル内に形成され；前記第５のドーピング領域は前記第４のドーピング領域と前記第６のドーピング領域との間に形成され、前記第４のドーピング領域は前記第３のドーピング領域と前記第５のドーピング領域との間に形成される、方法。
【請求項１１】
前記基板は、底部基板と、その上に配置されたエピタキシャル基板とを備え、前記底部基板は、前記エピタキシャル基板のドーピング濃度よりも高いドーピング濃度を有し、前記熱ドライブインを実施する段階において形成された前記第３のウェルは、前記底部基板まで延び、前記第１のウェル及び前記第２のウェルは、前記エピタキシャル基板内に形成され、前記基板上に前記金属接続ワイヤ層を形成する段階は、前記エピタキシャル基板上に前記金属接続ワイヤ層を形成する段階である、請求項１０に記載の過渡電圧抑制デバイスを製造するための方法。
【請求項１２】
前記第２の導電型の前記基板上に前記マスク層を形成する段階は、堆積によってシリコン窒化物層を形成する段階である、請求項１０に記載の過渡電圧抑制デバイスを製造するための方法。
【請求項１３】
前記第１の導電型はＮ型であり、前記第２の導電型はＰ型であり、リソグラフィ及びドーピングを実施することによって前記第４のウェル、前記第１のドーピング領域、前記第２のドーピング領域、前記第３のドーピング領域、前記第４のドーピング領域、前記第５のドーピング領域、前記第６のドーピング領域、及び前記第７のドーピング領域それぞれを形成する段階は、
第１の注入フォトマスクを用いることによってリソグラフィを実施し、イオンを注入し、続いてドライブインを実施して前記第４のウェルを形成する段階と、
第２の注入フォトマスクを用いることによってリソグラフィを実施し、イオンを注入して前記第２のドーピング領域、前記第３のドーピング領域、及び前記第６のドーピング領域を形成する段階と、
第３の注入フォトマスクを用いることによってリソグラフィを実施し、イオンを注入して前記第１のドーピング領域、前記第４のドーピング領域、及び前記第５のドーピング領域を形成する段階と、
第４の注入フォトマスクを用いることによってリソグラフィを実施し、イオンを注入して前記第７のドーピング領域を形成する段階と、
を含む、請求項１０に記載の過渡電圧抑制デバイスを製造するための方法。
【請求項１４】
前記第１の注入フォトマスクを用いることによってリソグラフィを実施してイオンを注入する段階が要する注入量は５Ｅ１２ｃｍ-2から５Ｅ１３ｃｍ-2までの範囲内にあり、前記第４の注入フォトマスクを用いることによってリソグラフィを実施してイオンを注入する段階が要する注入量は１Ｅ１４ｃｍ-2から５Ｅ１４ｃｍ-2までであることを特徴とする請求項１３に記載の、前記過渡電圧抑制デバイスを製造するための方法。
【請求項１５】
前記分離構造を形成する段階は、リソグラフィ及びエッチングを実施して前記第１の領域と前記第２の領域との間の界面に第２の分離トレンチを形成し、更に前記第１の領域を２つの部分へと分割する第１の分離トレンチを形成し、前記トレンチを絶縁材料で充填する段階を含むことを特徴とする請求項１０に記載の過渡電圧抑制デバイスを製造するための方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体製造の分野、具体的には過渡電圧抑制デバイス及びそれを製造するための方法に関する。
【背景技術】
【０００２】
機械及びシステム全体が予想外の電圧過渡及び電圧サージに見舞われ、それによって半導体デバイスが機械及びシステム全体で焼け又は壊れ、その結果、機械及びシステム全体に損傷が生じることが多い。このことから、ＰＮ接合を用いた非常に効果的な保護デバイスとしての過渡電圧抑制器（ＴＶＳ）が、ＥＳＤに対するその高速応答性及び高耐性の理由から様々なＩ／Ｏインターフェースに広く用いられている。現在、高精細マルチメディアインターフェース（ＨＤＭＩ）に代表される高速インターフェースの伝送速度は益々高速になり、５Ｇｂｐｓにまで達している。データの完全性を保証するために、インターフェースに配置されるＥＳＤ対策コンデンサに対する要件は極めて厳しい。加えて、実際のドライブチップ内のピン数は、数百にものぼる。ピンの各々は、ＥＳＤによる脅威に曝される。過度に大きい面積を占有することなく可能な限り多くのＩ／Ｏインターフェースを保護するために、ＴＶＳの組み込みに対する要件が厳しくなっている。
【０００３】
単一のアバランシェダイオードからなる従来のＴＶＳは、一般的には少なくとも数十ピコファラッドである比較的大きいキャパシタンスを有する。このキャパシタンス値は、ＥＳＤ性能の向上に比例して高くなる。高速インターフェースに対する高キャパシタンス値は、データ完全性に決定的な影響を及ぼすことになる。その解決策は、一般的に、低キャパシタンスを有するダイオードをＴＶＳのアバランシェダイオードに直列に接続して低キャパシタンスを有する一方向ＴＶＳを実現することである。
【０００４】
従来の過渡電圧抑制デバイスの構造では、チップの表面及び裏面は、接地用の金属電極を導入する必要がある。カプセル化する時に、表面及び裏面上のこれらの電極は、一般的に、複数の金属ワイヤによって短絡されかつ接地に同時に接続される。従って、金属ボンディングワイヤの長さが長くなり、それによって寄生抵抗及びそのインダクタンスの増加につながり、高周波数における動作時のチップ性能が低下する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記を踏まえて、新しい構造を有する過渡電圧抑制デバイス及びそれを製造するための方法を実現する必要がある。
【課題を解決するための手段】
【０００６】
第２の導電型である基板と、基板上に配置され、第１のウェル及び第２のウェルを含む第１の導電型のウェル領域と、基板上に配置された第２の導電型である第３のウェルであって、その底部が基板まで延び、第１の導電型と第２の導電型とが互いに反対の導電型である第３のウェルと、第１のウェル内に配置され、第２の導電型である第４のウェルと、第１のウェルと第２のウェルとの間に配置された第１の分離部分、及び第１のウェルと第３のウェルとの間に配置された第２の分離部分を含む分離構造であって、第１の分離部分が第１のウェルと第２のウェルとを互いに分離するように構成され、第２の分離部分が第１のウェルと第３のウェルとを互いに分離するように構成された分離構造と、第１の導電型であり、第２のウェル内に配置された第１のドーピング領域と、第２の導電型であり、第３のウェル内に配置された第２のドーピング領域と、第２の導電型であり、第４のウェル内に配置された第３のドーピング領域と、第１の導電型であり、第４のウェル内に配置された第４のドーピング領域と、第１の導電型であり、第４のウェルの内側から第４のウェルの外側まで延びる第５のドーピング領域であって、第５のドーピング領域のうちで第４のウェルの外側にある部分が第１のウェル内に位置する第５のドーピング領域と、第２の導電型であり、第１のウェル内に配置された第６のドーピング領域と、第２の導電型であり、第５のドーピング領域の下方かつ第１のウェル内に配置された第７のドーピング領域であって、第５のドーピング領域が第４のドーピング領域と第６のドーピング領域との間に配置され、第４のドーピング領域が第３のドーピング領域と第５のドーピング領域との間に配置された第７のドーピング領域と、第１の金属接続ワイヤ及び第２の金属接続ワイヤを含み、基板上に位置する金属接続ワイヤ層であって、第１の金属接続ワイヤが第１のドーピング領域及び第６のドーピング領域に電気接続されて第１の電位端子として用いられ、第２の金属接続ワイヤ層が第２のドーピング領域、第３のドーピング領域、及び第４のドーピング領域に電気接続されて第２の電位端子として用いられる金属接続ワイヤ層とを含む過渡電圧抑制デバイスが提供される。
【０００７】
過渡電圧抑制デバイスを製造するための方法が提供される。本方法は、第２の導電型の基板上にマスク層を形成し、続いてリソグラフィを実施してマスク層をエッチングし、第２の導電型のウェル領域のドーピング窓を露出させる段階と、第２の導電型のウェル領域のドーピング窓を通して第２の導電型のイオンで基板をドーピングして基板の表面上に第２の領域を形成する段階と、第２の領域内にドーピング遮蔽層としての酸化物層を成長させる段階と、マスク層を除去し、基板の表面のうちでドーピング遮蔽層によって覆われていない区域を第１の導電型のイオンでドーピングして第１の領域を形成する段階であって、第１の導電型と第２の導電型とが互いに反対の導電型である段階と、ドーピング遮蔽層を除去し、第１の領域と第２の領域との間の界面から下向きに延びる第２の分離部分と、第１の領域を２つの部分に分割する第１の分離部分とを含む分離構造を形成する段階と、第１の領域が拡散して第１の分離部分によって互いに離隔された第１のウェルと第２のウェルとを形成し、第２の領域が拡散して第３のウェルを形成するように熱ドライブインを実施する段階と、リソグラフィ及びドーピングを実施することによって第４のウェル、第１のドーピング領域、第２のドーピング領域、第３のドーピング領域、第４のドーピング領域、第５のドーピング領域、第６のドーピング領域、及び第７のドーピング領域をそれぞれ形成する段階と、第１のドーピング領域を第６のドーピング領域に電気接続して第１の電位端子としての役割を果たす第１の金属接続ワイヤ、及び第２のドーピング領域と第３のドーピング領域と第４のドーピング領域とを互いに電気接続して第２の電位端子としての役割を果たす第２の金属接続ワイヤを含む金属接続ワイヤ層を基板上に形成する段階とを含み、第４のウェルは第２の導電型であり、第１のウェル内に形成され、第１のドーピング領域は第１の導電型であり、第２のウェル内に形成され、第２のドーピング領域は第２の導電型であり、第３のウェル内に形成され、第３のドーピング領域は第２の導電型であり、第４のウェル内に形成され、第４のドーピング領域は第１の導電型であり、第４のウェル内に形成され、第５のドーピング領域は第１の導電型であり、第４のウェルの内側から第４のウェルの外側まで延び、第５のドーピング領域のうちで第４のウェルの外側にある部分は第１のウェル内に位置し、第６のドーピング領域は第２の導電型であり、第１のウェル内に形成され、第７のドーピング領域は第２の導電型であり、第５のドーピング領域の下方かつ第１のウェル内に形成され、第５のドーピング領域は第４のドーピング領域と第６のドーピング領域との間に形成され、第４のドーピング領域は第３のドーピング領域と第５のドーピング領域との間に形成されることを特徴とする。
【０００８】
上述の過渡電圧抑制デバイス及びその製造方法によると、第３のウェルが基板に接続されるので、第１のドーピング領域と、第２のウェルと、基板と、第３のウェルと、第２のドーピング領域とで構成されたダイオードＤ１に順バイアスが加えられる場合、漏洩電流をチップの表面上に配置された金属接続ワイヤ層を通して直接漏洩させることができ、それによって、基板の裏面上に配置される補助的な金属出線に起因する寄生抵抗及びインダクタンスがチップ性能に影響を及ぼすことが防止される。
【０００９】
本明細書において本開示の実施形態及び／又は実施例をより明白に説明及び例示するために、１又は２以上の図面を参照する場合がある。図面を例示するための追加的な詳細内容又は実施例は、本開示、現時点で説明する実施形態及び／又は実施例、及び現時点で考えられる本開示の最良のモードのうちのいずれかの範囲を限定するものと見なすべきではない。
【図面の簡単な説明】
【００１０】
【図１】実施形態による過渡電圧抑制デバイスを例示する構造図である。
【図２】図１の過渡電圧抑制デバイスの等価回路を示す概略図である。
【図３】実施形態による過渡電圧抑制デバイスを製造するための方法のフローチャートである。
【図４ａ】図３の方法を用いて製造される過渡電圧抑制デバイスの製造工程の間の断面図である。
【図４ｂ】図３の方法を用いて製造される過渡電圧抑制デバイスの製造工程の間の断面図である。
【図４ｃ】図３の方法を用いて製造される過渡電圧抑制デバイスの製造工程の間の断面図である。
【図４ｄ】図３の方法を用いて製造される過渡電圧抑制デバイスの製造工程の間の断面図である。
【発明を実施するための形態】
【００１１】
本開示の理解を容易にするために、本開示は、関連する図面に関して詳細に説明することにする。本開示の好ましい実施形態は、添付図面に示される。しかしながら、本開示は、様々な形態で実装することができ、本明細書で説明する実施形態に限定されない。対照的に、これらの実施形態を提示する目的は、本開示の内容をより完全にすることである。
【００１２】
別途定義しない限り、本明細書で用いる全ての技術用語及び科学用語は、本開示に関わる当業者によって一般的に理解されるものと同じ意味を有する。本明細書の本開示の詳述で用いられる用語は、特定の実施形態を説明することのみを目的としたものであり、本開示を限定することを意図したものではない。本明細書で用いる場合、用語「及び／又は」は、１又は２以上の関連の列記項目のありとあらゆる組み合わせを含む。
【００１３】
要素又は層が、他の要素又は層「の上にある」、「に隣接する」、「に接続される」、又は「に結合される」と記される場合、この要素は、他の要素の上に直接置く、他の要素に直接隣接する、直接接続する、又は直接結合することができ、又は介在する要素又は層が存在することができることを理解されたい。対照的に、要素が、他の要素「の上に直接置かれる」、「に直接隣接する」、「に直接接続される」、又は「に直接結合される」と記ｓれる場合、介在する要素又は層は存在しない。様々な要素、構成要素、領域、層、及び／又は区分を説明するために「第１」、「第２」、「第３」、及び同様のものを用いる場合があるが、これらの要素、構成要素、領域、層、及び／又は区分がこれらの用語によって限定されるべきではないことを理解されたい。これらの用語は、１つの要素、構成要素、領域、層、又は区分を別の要素、構成要素、領域、層、又は区分から区別するためにのみ用いるものである。従って、本開示の教示から逸脱することなく、第１の要素、構成要素、領域、層、又は区分を、第２の要素、構成要素、領域、層、又は区分によって表すこともできる。
【００１４】
本明細書では、図に示す１つの要素又は特徴部と他の要素又は特徴部との間の関係を説明する上で説明の便宜上「下」、「下方」、「下層」、「下部」、「上」、「上方」、及び同様のもの等の空間関係用語を用いる場合がある。これらの空間関係用語は、図に示す向きに加えて、使用時又は動作時のデバイスの異なる向きを含むことを意図したものであることを理解されたい。例えば、図のデバイスが逆さまにされた場合には、他の要素の「下」、「下方」、又は「下部」にあると説明した要素が、他の要素又は特徴部の「上」に向きが定められることになる。従って、例示的な用語である「下」及び「下方」は、「上」と「下」との両方の向きを含むことができる。デバイスは、別途向きを定める（９０度だけ又は他の向きに回転する）ことができ、本明細書で用いる空間記述表現は適宜解釈されたい。
【００１５】
本明細書で用いる用語の目的は、単に特定の実施形態を説明することあり、本開示の限定と解釈すべきではない。本明細書で用いる場合、文脈が明らかに別の方法で示さない限り、単数形態は、複数形態を含むことが意図される。また、本明細書で用いる場合、「〜から構成される」及び／又は「〜を備える」という用語は、説明する特徴、完全体、段階、動作、要素、及び／又は構成要素の存在を決定するが、１又は２以上の他の特徴、完全体、段階、動作、要素、構成要素、及び／又は群の存在又は追加を除外しないことも理解されたい。本明細書で用いる場合、「及び／又は」という用語は、関連の列記項目のあらゆる全ての組み合わせを含む。
【００１６】
ここでは、本開示の実施形態は、本開示の理想的な実施形態（及び中間構造）の断面図を参照しながら例示する。そのような方法で、例えば製造工程及び／又は公差に起因する形状変化を予測することができる。従って、本開示の実施形態は、本明細書で例示する領域の特定の形状に限定すべきではなく、これらの実施形態は、例えば製造工程に起因する形状偏差を含む。例えば、四角形として示される注入領域は、通常、その縁部に丸形の又は湾曲した特徴部を有する、及び／又は注入領域から非注入領域への２値変化以外の注入濃度勾配を有する。同様に、幾つかの注入では、注入による埋め込み領域の形成が、注入中に埋め込み領域と通過表面との間の領域を生じる場合がある。従って、図に示す領域は、実質的に例示的なものであり、その形状は、デバイスの領域の実際の形状を示すことを意図したものではなく、さらに本開示の範囲を限定することを意図したものではない。
【００１７】
本明細書で用いる半導体用語は、当業者によって一般的に用いられる技術用語である。例えば、Ｐ型不純物及びＮ型不純物に関して、高ドーピング濃度を有するＰ型を表すためにＰ＋型を、中ドーピング濃度を有するＰ型を表すためにＰ型を、低ドーピング濃度を有するＰ型を表すためにＰ−型を、高ドーピング濃度を有するＮ型を表すためにＮ＋型を、中ドーピング濃度を有するＮ型を表すためにＮ型を、低ドーピング濃度を有するＮ型を表すためにＮ−型を簡略的に用いることにする。
【００１８】
図１は、基板１１２と、第１のウェル１２２と、第２のウェル１２４と、第３のウェル１３２と、第４のウェル１３４と、第１の分離部分１７２と、第２の分離部分１７４と、第１のドーピング領域１４２と、第２のドーピング領域１５２と、第３のドーピング領域１５４と、第４のドーピング領域１４４と、第５のドーピング領域１４６と、第６のドーピング領域１５６と、第７のドーピング領域１５７と、第１の金属接続ワイヤ１６２と、第２の金属接続ワイヤ１６４とを含む、過渡電圧抑制デバイスを例示する構造図である。
【００１９】
基板１１２は、第２の導電型である。第１のウェル１２２、第２のウェル１２４、及び第３のウェル１３２は、基板１１２上に配置される。第３のウェル１３２の底部は、下向きに基板１１２まで延びる。第４のウェル１３４は、ウェル１２２内に配置される。
【００２０】
第１の分離部分１７２は、第１のウェル１２２と第２のウェル１２４との間に配置され、第２の分離部分１７４は、第１のウェル１２２と第３のウェル１３２との間に配置される。第１の分離部分１７２は、第１のウェル１２２と第２のウェル１２４とを互いに分離するように構成され、第２の分離部分１７４は、第１のウェル１２２と第３のウェル１３２とを互いに分離するように構成される。
【００２１】
第１のドーピング領域１４２は第１の導電型（のドーピング領域）であり、第２のウェル１２４内に配置される。第２のドーピング領域１５２は第２の導電型であり、第３のウェル１３２内に配置される。第３のドーピング領域１５４は第２の導電型であり、第４のウェル１３４内に配置される。第４のドーピング領域１４４は第１の導電型であり、第４のウェル１３４内に配置される。第５のドーピング領域１４６は第１の導電型であり、第４のウェル１３４の内側から第４のウェル１３４の外側まで延び、第５のドーピング領域１４６のうちで第４のウェル１３４の外側にある部分は第１のウェル１２２内に位置する。すなわち、第５のドーピング領域１４６の一部分は１３４内に位置し、第５のドーピング領域１４６のその他の部分は第４のウェル１３４の外側の第１のウェル１２２内に位置する。第６のドーピング領域１５６は第２の導電型であり、第１のウェル１２２内に配置される。第７のドーピング領域１５７は第２の導電型であり、第５のドーピング領域１４６の下方かつ第１のウェル１２２内に配置される。第５のドーピング領域１４６は、第４のドーピング領域１４４と第６のドーピング領域１５６との間に配置され、第４のドーピング領域１４４は、第３のドーピング領域１５４と第５のドーピング領域１４６との間に配置される。図１に示す実施形態では、第１の導電型はＮ型であり、第２の導電型はＰ型である。基板１１２は高ドーピングＰ型（Ｐ＋）基板である。第１のウェル１２２及び第２のウェル１２４はＮウェルであり、第３のウェル１３２及び第４のウェル１３４のウェル領域はＰウェルである。他の実施形態では、第１の導電型がＰ型であり、第２の導電型がＮ型であることも可能である。
【００２２】
基板上には金属接続ワイヤ層が形成される。金属接続ワイヤ層は、第１の金属接続ワイヤ１６２と第２の金属接続ワイヤ１６４とを含む。第１の金属接続ワイヤ１６２は、基板１１２上に位置し、第１のドーピング領域１４２及び第６のドーピング領域１５６に電気接続され、入力／出力端子（Ｉ／Ｏ端子）に電気接続されるように構成された第１の電位端子としての役割を果たす。第２の金属接続ワイヤ１６４は、基板１１２上に位置し、第２のドーピング領域１５２、第３のドーピング領域１５４、及び第４のドーピング領域１４４に電気接続され、接地（ＧＮＤ）のための第２の電位端子としての役割を果たす。
【００２３】
図２は、図１に記載の過渡電圧抑制デバイスの等価回路を示す概略図である。第１のドーピング領域１４２は、ダイオードＤ１のカソード領域として用いられる。第２のドーピング領域１５２は、ダイオードＤ１のアノード領域として用いられる。第６のドーピング領域１５６は、ＰＮＰトランジスタのエミッタ領域として用いられる。第５のドーピング領域１４６は、ＰＮＰトランジスタのベース領域として用いられる（更にＮＰＮトランジスタのコレクタ領域及びツェナーダイオードＺ１のカソード領域として用いられる）。第７のドーピング領域１５７は、ＰＮＰトランジスタのコレクタ領域として用いられる（更にＮＰＮトランジスタのベース領域及びツェナーダイオードＺ１のアノード領域として用いられる）。第４のドーピング領域１４４は、ＮＰＮトランジスタのエミッタ領域として用いられる。更に、第７のドーピング領域１５７と第３のドーピング領域１５４との間に等価寄生抵抗Ｒ１が形成され、第６のドーピング領域１５６と第５のドーピング領域１４６との間に等価ダイオードＤ２が形成される。ＰＮＰトランジスタ及びＮＰＮトランジスタは、シリコン制御整流器（ＳＣＲ）と等価である。
【００２４】
上述の過渡電圧抑制デバイスは、入力／出力端子Ｉ／Ｏから接地ＧＮＤへの回路に対する保護を実現することができる。入力／出力端子Ｉ／Ｏを通して正の瞬間インパルス信号が入力されると、ダイオードＤ１及びツェナーダイオードＺ１が逆バイアスされる。５Ｖの作動電圧（ＶＤＤ）の印加の下で利用されるＴＶＳ製品では、ツェナーダイオードＺ１の耐電圧が、一般的に６Ｖと７Ｖとの間に設定される。ダイオードＤ１の逆破壊耐電圧は非常に高く、その一方でツェナーダイオードＺ１の逆破壊耐電圧は比較的低いことから、最初に正のインパルス信号の作用下でＰＮＰトランジスタが起動することになり、ＰＮＰトランジスタのコレクタ電流が接地ＧＮＤに流れる。しかしながら、正孔電流が流れる区域内における等価寄生抵抗Ｒ１の存在に起因して、ＮＰＮトランジスタのエミッタとベースとの間に正の電位差が発生することになる。電位差がある一定の値（例えば０．７Ｖから０．８Ｖ）に達すると、ＮＰＮトランジスタが起動することになり、この場合ＰＮＰトランジスタとＮＰＮトランジスタとで構成されたシリコン制御整流器が完全に起動することになり、漏電性能が高くなる。入力／出力端子Ｉ／Ｏを通して負の瞬間インパルス信号が入力されると、ダイオードＤ１は順バイアスされ、ＰＮＰトランジスタのＰＮ接合部が逆バイアスされることから、信号は最初にダイオードＤ１を通り、最後に接地ＧＮＤに流れる。
【００２５】
上述の過渡電圧抑制デバイスによると、第３のウェルは基板に接続されることから、ダイオードＤ１が順バイアスされる時に、チップの表面上に配置された金属接続ワイヤ層を通して漏洩電流を直接引き出すことができ、それによって、基板の裏面上に配置される補助的な金属引き出し線に起因する寄生抵抗及びインダクタンスがチップ性能に影響を及ぼすのが回避される。更に、シリコン制御整流器の電流性能（大電流を漏洩させる能力）は通常のＰＩＮダイオード及びツェナーダイオードのものよりも高いことから、負のインパルスＥＳＤの電流性能を桁外れに改善することができる。
【００２６】
図１に示す実施形態では、過渡電圧抑制デバイスは、基板１１２上に配置されたエピタキシャル層１１４を更に含む。第１のウェル１２２及び第２のウェル１２４は、エピタキシャル層１１４内に配置される。エピタキシャル層１１４は、第２の導電型のエピタキシャル層である。基板１１２のドーピング濃度は、エピタキシャル層１１４のドーピング濃度よりも高い。図１に示す実施形態では、エピタキシャル層１１４はＰエピタキシャル層である。
【００２７】
図１に示す実施形態では、第１の導電型のウェル領域（すなわち、第１のウェル１２２及び第２のウェル１２４）は深いＮ型ウェル（ＤＮ）であり、第２の導電型のウェル領域（第３のウェル１３２を含む）は深いＰ型ウェル（ＤＰ）である。
【００２８】
図１に示す実施形態では、第１の分離部分１７２及び第２の分離部分１７４は、分離トレンチ内に絶縁材料を充填することによって形成された分離構造である。絶縁材料は、二酸化ケイ素、ポリシリコン、又は同様のもの、或いはこれらの組み合わせとすることができる。図１を参照すると、分離構造は、第２の分離部分１７４として単一トレンチ構造を採用することができる、又は第１の分離部分１７２として二重トレンチ構造、或いは多トレンチ構造さえも採用することができる。一般的に、２又は３以上のトレンチの分離効果は、単一トレンチのものよりも優れている。
【００２９】
一実施形態では、より優れた分離効果を得るために、第２の分離部分１７４は、第３のウェル１２６のウェル深さよりも深いか又はそれに等しい。
【００３０】
図１に示す実施形態では、第５のドーピング領域１４６上に絶縁構造が配置される。
【００３１】
また、上述の実施形態のうちのいずれか１つの過渡電圧抑制デバイスを製造するために用いることができる、過渡電圧抑制デバイスを製造するための方法を提供する必要がある。
【００３２】
図３は、一実施形態による過渡電圧抑制デバイスを製造するための方法のフローチャートである。方法は、以下の段階を含む。
【００３３】
段階Ｓ３１０において、基板上にマスクが形成され、リソグラフィが実施されてマスク層がエッチングされ、第２の導電型のウェル領域のドーピング窓が露出される。
【００３４】
図４ａ及び図４ｂを参照すると、基板上にマスク層１８２が形成された後に、マスク層１８２の表面がフォトレジスト１８４で被覆される。続いて、フォトレジスト１８４が露光及び現像されて第２の導電型のウェル領域のドーピング窓のパターンが形成される。次に、マスク層１８２のうちでフォトレジストによって覆われていない部分がエッチング除去されて第２の導電型のウェル領域のドーピング窓が露出される。
【００３５】
図４ａに示す実施形態では、基板１１２上にエピタキシャル層１１４が更に形成される。基板１１２のドーピング濃度は、エピタキシャル層１１４のドーピング濃度よりも高い。マスク層１８２は、エピタキシャル層１１４上に形成される。
【００３６】
図４ａに示す実施形態では、マスク層１８２はハードマスクである。一実施形態では、ハードマスクはシリコン窒化物層とすることができる。図４ａに示す実施形態では、ハードマスクが形成される前に、基板１１２の表面上に犠牲酸化物層１７１を形成することもできる。段階Ｓ３１０においてエッチングする時に相応する区域内の犠牲酸化物層１７１を除去する必要もある。一実施形態では、ハードマスクは、シリコン窒化物を堆積することによって形成することができ、犠牲酸化物層１７１は、酸化物層を熱成長させることによって形成することができる。
【００３７】
一実施形態では、基板１１２は半導体基板である。基板１１２の材料は、非ドーピング単結晶シリコン、不純物ドーピング単結晶シリコン、絶縁体上シリコン（ＳＯＩ）、絶縁体上積層シリコン（ＳＳＯＩ）、絶縁体上積層シリコン−ゲルマニウム（Ｓ−ＳｉＧｅＯＩ）、絶縁体上シリコン−ゲルマニウム（ＳｉＧｅＯＩ）、絶縁体上ゲルマニウム（ＳｉＧｅＯＩ）、又は同様のものとすることができる。
【００３８】
段階Ｓ３２０において、基板がドーピング窓を通して第２の導電型のイオンでドーピングされて基板表面上に第２の領域が形成される。
【００３９】
この実施形態では、第２の領域１３１は、図４ｂに示すようにＰ型不純物のイオンを注入するイオン注入工程によってエピタキシャル層１１４の表面上に形成される。
【００４０】
段階Ｓ３３０において、第２の領域内にドーピング遮蔽層としての役割を果たす酸化物層が成長される。
【００４１】
この実施形態では、酸化物層は、フォトレジスト１８４が除去された後にエピタキシャル層１１４の表面上に成長される。第２の導電型のウェル領域のドーピング窓の外側の領域はマスク層１８２（ほとんど酸化されることのない）によって覆われるので、図４ｃに示すように、ドーピング遮蔽層１７３は、第２の導電型のウェル領域のドーピング窓内にのみ形成することができる。
【００４２】
一実施形態では、段階Ｓ３３０において、エピタキシャル層１１４の表面上に３０００Åから５０００Åまでの範囲内の厚みを有する二酸化ケイ素が成長される。
【００４３】
段階Ｓ３４０において、マスク層が除去され、基板が第１の導電型のイオンでドーピングされて第１の領域が形成される。
【００４４】
この実施形態では、マスク層１８２が除去された後にＮ型不純物のイオンがイオン注入工程によって注入される。図４ｃを参照すると、ドーピング遮蔽層１７３は第２の導電型のウェル領域のドーピング窓内に形成されることから、第１の領域１２１は、第２の領域１３１の外側の区域内にのみ形成することができる。他の実施形態では、第１の領域１２１は、Ｐ型イオンを注入することによって形成することもでき、相応して第２の領域は、Ｎ型イオンを注入することによって形成することができることを理解することができよう。
【００４５】
段階Ｓ３５０において、ドーピング遮蔽層が除去され、分離構造が形成される。
【００４６】
一実施形態では、分離構造は、第１の領域１２１と第２の領域１３１との間の界面に形成された第２の分離部分と、第１の領域１２１を２つの部分に分割する第１の分離部分とを含む。
【００４７】
段階Ｓ３６０において、第１の領域及び第２の領域が拡散してウェル領域を形成するように熱ドライブインが実施される。
【００４８】
図４ｄを参照すると、熱ドライブインを実施することによって、第１の領域１２１は拡散して第１の分離部分１７２によって互いに離隔された第１のウェル１２２と第２のウェル１２４とを形成し、第２の領域１３１は拡散して第３のウェル１３２を形成する。図４ｄに示す実施形態では、第１の分離部分１７２及び第２の分離部分１７４は、分離トレンチ内に絶縁材料を充填することによって形成された分離構造である。絶縁材料は、二酸化ケイ素、ポリシリコン、又は同様のもの、或いはこれらの組み合わせとすることができる。図１を参照すると、分離構造は、第２の分離部分１７４として単一トレンチ構造を採用することができる、又は第１の分離部分１７２として二重トレンチ構造、或いは多トレンチ構造さえも採用することができる。一般的に、２又は３以上のトレンチの分離効果は、単一トレンチのものよりも優れている。
【００４９】
図４ｄに示す実施形態では、熱ドライブインの実施後、第３のウェル１３２の底部は基板１１２まで延びる。
【００５０】
段階Ｓ３７０において、第４のウェル及び第１のドーピング領域から第７のドーピング領域までがリソグラフィ及びドーピングの実施によって形成される。
【００５１】
図１を参照すると、第１のドーピング領域１４２は第１の導電型（のドーピング領域）であり、第２のウェル１２４内に配置され、第２のドーピング領域１５２は第２の導電型であり、第３のウェル１３２内に配置され、第３のドーピング領域１５４は第２の導電型であり、第４のウェル１３４内に配置され、第４のドーピング領域１４４は第１の導電型であり、第４のウェル１３４内に配置され、第５のドーピング領域１４６は第１の導電型であり、第４のウェル１３４の内側から第４のウェル１３４の外側まで延び、第５のドーピング領域１４６のうちで第４のウェル１３４の外側にある部分は第１のウェル１２２内に位置し、すなわち、第５のドーピング領域１４６の一部分は１３４内に位置し、第５のドーピング領域１４６の別の他の部分は第４のウェル１３４の外側かつ第１のウェル１２２内に位置し、第６のドーピング領域１５６は第２の導電型であり、第１のウェル１２２内に配置され、第７のドーピング領域１５７は第２の導電型であり、第５のドーピング領域１４６の下方かつ第１のウェル１２２内に配置され、第５のドーピング領域１４６は、第４のドーピング領域１４４と第６のドーピング領域１５６との間に配置され、第４のドーピング領域１４４は、第３のドーピング領域１５４と第５のドーピング領域１４６との間に配置される。
【００５２】
段階Ｓ３８０において、基板上に金属接続ワイヤ層が形成される。
【００５３】
金属接続ワイヤ層は、第１の金属接続ワイヤ１６２と第２の金属接続ワイヤ１６４とを含む。第１の金属接続ワイヤ１６２は、第１のドーピング領域１４２を第６のドーピング領域１５６に電気接続し、第１の電位端子としての役割を果たす。第２の金属接続ワイヤ１６４は、第２のドーピング領域１５２、第３のドーピング領域１５４、及び第４のドーピング領域１４４を互いに電気接続し、第２の電位端子としての役割を果たす。
【００５４】
過渡電圧抑制デバイスを製造するための上述の方法は、低キャパシタンスＴＶＳデバイスを形成するために熱ドライブインを採用し、それによって必要とされるエピタキシ数が少なくなり、低コスト及び簡単な工程管理がもたらされ、大量生産に適する。更に、ＤＰ（第３のウェル１３２を含む）及びＤＮ（第１のウェル１２２及び第２のウェル１２４を含む）の注入は、一つのフォトマスクのみで実施することができ、このフォトマスクは別のフォトマスクとしての役割を果たすことができる。
【００５５】
一実施形態では、第３のウェル１３２のドーピング濃度は、５Ｅ１８ｃｍ-3から５Ｅ１９ｃｍ-3までである。図１を参照すると、電流を漏洩させるためにダイオードＤ１が順バイアスされると、電子流は、入力／出力端子Ｉ／Ｏから第１のドーピング領域１４２、第２のウェル１２４、エピタキシャル層１１４、基板１１２、第３のウェル１３２、及び第２のドーピング領域１３２を通って接地ＧＮＤへと流れる。第３のウェル１３２（ＤＰ）は基板１２２（Ｐ＋）に接続されているので、高い濃度を有する第３のウェル１３２は、ダイオードＤ１の直列抵抗を低減する。式Ｐ＝Ｉ2Ｒから、電力Ｐが一定のままである場合、抵抗Ｒが小さいほど大きい電流Ｉが流れ得ることを理解できるでろう。
【００５６】
一実施形態では、エピタキシャル層１１４は第２のウェル１２４と基板１１２との間に配置されるので、ダイオードＤ１が逆バイアスされる場合、第２のウェル１２４及びエピタキシャル層１１４によって形成される逆ＰＮ接合部の濃度は低く、それによって十分な空乏化がたらされ、非常に小さい寄生キャパシタンスが生じる。一実施形態では、第１のウェル１２２及び第２のウェル１２４のドーピング濃度は１Ｅ１４ｃｍ-3から１Ｅ１５ｃｍ-3までであり、エピタキシャル層１１４のドーピング濃度は１Ｅ１４ｃｍ-3から１Ｅ１５ｃｍ-3までである。
【００５７】
一実施形態では、段階Ｓ３７０は、具体的に以下の段階を含む。
【００５８】
すなわち、第１の注入フォトマスクを用いることによってリソグラフィを実施し、Ｐ型イオンを注入し、次にドライブインを実施して第４のウェル１３４を形成する段階；続いてフォトレジストを除去し、第２の注入フォトマスクを用いることによってリソグラフを実施し、Ｐ型イオンを注入して第２のドーピング領域１５２、第３のドーピング領域１５４、及び第６のドーピング領域１５６を形成する段階；続いてフォトレジストを除去し、第３の注入フォトマスクを用いることによってリソグラフを実施し、Ｎ型イオンを注入して第１のドーピング領域１４２、第４のドーピング領域１４４、及び第５のドーピング領域１４６を形成する段階；続いてフォトレジストを除去し、第４の注入フォトマスクを用いることによってリソグラフを実施し、Ｐ型イオンを注入して第７のドーピング領域１５７を形成する段階である。
【００５９】
一実施形態では、段階Ｓ３８０は、リソグラフィ及びエッチングを実施して第１の領域１２１と第２の領域１３１との間の界面に第２の分離トレンチを形成し、更に第１の領域１２１を２つの部分へと分割する第１の分離トレンチを形成する段階、及びこれらのトレンチを絶縁材料で充填する段階を含む。
【００６０】
一実施形態では、リソグラフィの前に、段階Ｓ３５０において、最初に二酸化ケイ素の層が堆積される。続いて、分離トレンチに対するエッチング領域が被覆、露光、及び現像によって更に形成され、乾式エッチングが実施されて深いトレンチが形成される。次に、深いトレンチは絶縁材料で充填される。続いて、充填済みの絶縁材料が乾式エッチバックされてウェハの表面が平坦化される。深トレンチ分離技術を用いて、第３のウェル１３２と第１のウェル１２２とが互いに完全に分離され、それによって高温でのドライブイン工程において第３のウェル１３２の非常に高い濃度に起因する横拡散の増加によって引き起こされるチップの所要面積の増加が回避される。
【００６１】
一実施形態では、段階Ｓ３７０において、第７のドーピング領域１５７を形成するためのイオン注入の注入量は１Ｅ１４ｃｍ-2から５Ｅ１４ｃｍ-2までである。第４のウェル１３４を形成するためのイオン注入の注入量は５Ｅ１２ｃｍ-2から５Ｅ１３ｃｍ-2までである。第７のドーピング領域１５７に対する注入量は、イオン注入を調節することによって生じる。ＴＶＳ保護デバイスを様々なグレード（すなわち様々な作動電圧に適する）で実装するためにＳＣＲのトリガー電圧を正確に調節することができる。
【００６２】
一実施形態では、段階Ｓ３７０の後で段階Ｓ３８０の前に、本方法は、以下の段階を更に含む。
【００６３】
誘電体層が形成される。具体的には、堆積工程を用いることによって層間絶縁体（ＩＬＤ）を形成することができる。
【００６４】
コンタクトビアが形成され、導電性材料がコンタクトビアの中に充填される。具体的には、リソグラフィ実施後に誘電体層をエッチングすることによってコンタクトビアを形成することができる。導電性材料は、金属を含むがそれに限定されない、当業者に公知のあらゆる適切な導電性材料とすることができる。金属は、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｐｔ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、及びＡｌのうちの１又は２以上を含むことができる。一実施形態では、誘電体層は、乾式エッチング工程によってエッチングされる。
【００６５】
一実施形態では、段階Ｓ３８０において、金属接続ワイヤ層が誘電体層上に形成される。具体的には、金属層の堆積後に、リソグラフィを実施することができ、金属層をエッチングして金属相互接続ワイヤを形成することができる。一実施形態では、金属層は乾式エッチング工程によってエッチングされる。
【００６６】
一実施形態では、金属相互接続ワイヤが形成された後に、本方法は、不活性化層を形成する段階と、リソグラフィを実施して不活性化層をエッチングし、金属電極コンタクトを形成する段階とを更に含む。
【００６７】
一実施形態では、層間絶縁体は、熱化学蒸着（熱ＣＶＤ）工程又は高密プラズマ（ＨＤＰ）工程によって形成された酸化シリコンのドーピング材料又は非ドーピング材料の層、例えば非ドーピングシリコンガラス（ＵＳＧ）、リンケイ酸ガラス（ＰＳＧ）、又はホウリンケイ酸ガラス（ＢＰＳＧ）を含む酸化シリコン層とすることができる。加えて、層間絶縁体は、ホウ素又はリンでドーピングされたスピンオンガラス（ＳＯＧ）、リンでドーピングされたテトラエトキシシラン（ＰＴＥＯＳ）、又はホウ素でドーピングされたテトラエトキシシラン（ＢＴＥＯＳ）とすることもできる。
【００６８】
一実施形態では、堆積済みの層間絶縁体を、それが平坦な表面を有するように平坦化法（例えば化学機械研磨（ＣＭＰ））によって平坦化することもできる。
【００６９】
上述の実施形態は本開示の幾つかの実施構成のみを表しており、本説明は比較的具体的で詳細であるが、それを本開示の範囲に対する限定と解釈すべきではない。当業者は、本開示の設計概念から逸脱することなく幾つかの修正及び改善を加えることができ、これら全てが本開示の保護範囲内に収まることを指摘することができる。従って、本開示の保護範囲は、添付の特許請求によって決定される。
【図１】
2021536127.tif 000003
【図２】
2021536127.tif 000004
【図３】
2021536127.tif 000005
【図４ａ】
2021536127.tif 000006
【図４ｂ】
2021536127.tif 000007
【図４ｃ】
2021536127.tif 000008
【図４ｄ】
2021536127.tif 000009
【手続補正書】
【提出日】令和3年2月22日(2021.2.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】削除
【補正の内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
第１のドーピング領域１４２は第１の導電型であり、第２のウェル１２４内に配置される。第２のドーピング領域１５２は第２の導電型であり、第３のウェル１３２内に配置される。第３のドーピング領域１５４は第２の導電型であり、第４のウェル１３４内に配置される。第４のドーピング領域１４４は第１の導電型であり、第４のウェル１３４内に配置される。第５のドーピング領域１４６は第１の導電型であり、第４のウェル１３４の内側から第４のウェル１３４の外側まで延び、第５のドーピング領域１４６のうちで第４のウェル１３４の外側にある部分は第１のウェル１２２内に位置する。すなわち、第５のドーピング領域１４６の一部分は１３４内に位置し、第５のドーピング領域１４６のその他の部分は第４のウェル１３４の外側の第１のウェル１２２内に位置する。第６のドーピング領域１５６は第２の導電型であり、第１のウェル１２２内に配置される。第７のドーピング領域１５７は第２の導電型であり、第５のドーピング領域１４６の下方かつ第１のウェル１２２内に配置される。第５のドーピング領域１４６は、第４のドーピング領域１４４と第６のドーピング領域１５６との間に配置され、第４のドーピング領域１４４は、第３のドーピング領域１５４と第５のドーピング領域１４６との間に配置される。図１に示す実施形態では、第１の導電型はＮ型であり、第２の導電型はＰ型である。基板１１２は高ドーピングＰ型（Ｐ＋）基板である。第１のウェル１２２及び第２のウェル１２４はＮウェルであり、第３のウェル１３２及び第４のウェル１３４のウェル領域はＰウェルである。他の実施形態では、第１の導電型がＰ型であり、第２の導電型がＮ型であることも可能である。
【国際調査報告】
2021536127.tif 000010
2021536127.tif 000011
2021536127.tif 000012
2021536127.tif 000013