(57)【要約】  ＳＯＣシステムのビット単位書き込み装置が提供される。本装置は、スレーブデバイスインターフェースモジュール、復号化モジュール、及びマスターデバイスインターフェースモジュールを含む。スレーブデバイスインターフェースモジュールは、バスコントローラのマスターデバイスインターフェースにより送信される書き込み要求を受信し、この書き込み要求を復号化モジュールへ送信するように構成される。復号化モジュールは、スレーブデバイスインターフェースモジュールにより送信される書き込み要求を受信し、この書き込み要求を復号化し、復号化後の有効情報をマスターデバイスインターフェースモジュールへ送信するように構成される。マスターデバイスインターフェースモジュールは、復号化モジュールにより送信される有効情報を受信し、宛先アドレス内のデータを読み出し、新しいデータを取得するために、読み出されたデータのビット単位演算を行い、書き込み要求をバスコントローラのスレーブデバイスインターフェースへ送信し、取得された新しいデータを宛先アドレスに対応する周囲レジスタ内に書き込むように構成される。本システムは、命令ストレージスペースを効果的に低減し、これによりチップ面積を低減しチップコストを低減する。
2021508871.tif 000002
【特許請求の範囲】
【請求項１】
システムオンチップ（ＳＯＣ）システムのビット単位書き込み装置であって、前記ビット単位書き込み装置は、バスコントローラのマスターデバイスインターフェースと、前記バスコントローラのスレーブデバイスインターフェースとに通信可能に接続され、前記ビット単位書き込み装置は、
書き込み要求を受信し、前記書き込み要求を、宛先アドレス、ビット選択情報及びビット有効データを取得するために復号化するように構成された復号化モジュールと；
マスターデバイスインターフェースモジュールであって：
前記復号化モジュールから、前記宛先アドレス、前記ビット選択情報及び前記ビット有効データを受信し、
読み出されたデータを取得するために前記宛先アドレス内のデータを読み出し；
新しいデータを取得するためにビット選択情報及びビット有効データに従って前記読み出されたデータのビット単位演算を行い、
書き込み要求を前記バスコントローラの前記スレーブデバイスインターフェースへ送信し、前記取得された新しいデータを前記宛先アドレスに対応する周囲レジスタ内に書き込むように構成されたマスターデバイスインターフェースモジュールと、を含むビット単位書き込み装置。
【請求項２】
前記バスコントローラの前記マスターデバイスインターフェースにより送信される書き込み要求を受信するように構成されたスレーブデバイスインターフェースモジュールをさらに含み、前記書き込み要求はマッピングアドレス及び演算データを含む、請求項１に記載のビット単位書き込み装置。
【請求項３】
前記スレーブデバイスインターフェースモジュールはさらに、前記バスコントローラの前記マスターデバイスインターフェースにより送信される前記書き込み要求を制御するように構成される、請求項２に記載のビット単位書き込み装置。
【請求項４】
前記書き込み要求はさらに、ビット選択制御、書き込みビットデータの有効ビット制御及びビットデータ情報を含む、請求項２又は３に記載のビット単位書き込み装置。
【請求項５】
前記スレーブデバイスインターフェースモジュールはさらに、前記復号化モジュールから有効確認応答信号を受信して検出するように構成される、請求項２〜４のいずれか一項に記載のビット単位書き込み装置。
【請求項６】
前記復号化モジュールはさらに、前記受信された書き込み要求内の前記マッピングアドレスを、合意されたマッピング関係に従って、対応宛先アドレス及びビット選択情報へ変換するように構成される、請求項２〜５のいずれか一項に記載のビット単位書き込み装置。
【請求項７】
前記ビット選択情報は、前記マッピングアドレス内の下位ビットからの１つ又は複数のビットを含む、請求項２〜６のいずれか一項に記載のビット単位書き込み装置。
【請求項８】
前記復号化モジュールはさらに、前記マスターデバイスインターフェースモジュールから確認応答信号を受信して検出するように構成される、請求項１〜７のいずれか一項に記載のビット単位書き込み装置。
【請求項９】
前記マスターデバイスインターフェースモジュールはさらに、前記新しいデータを取得するために、前記読み出されたデータの指定ビットを前記ビット選択情報に従って前記復号化後のビット有効データへ修正するように構成される、請求項１〜８のいずれか一項に記載のビット単位書き込み装置。
【請求項１０】
前記マスターデバイスインターフェースモジュールはさらに、前記書き込み要求が完了した後に確認応答信号を前記復号化モジュールへ送信するように構成される、請求項１〜９のいずれか一項に記載のビット単位書き込み装置。
【請求項１１】
システムオンチップ（ＳｏＣ）システムのビット単位書き込み方法であって、
マスターデバイスから書き込み要求を受信すること；
宛先アドレス、ビット選択情報及びビット有効データを取得するために前記書き込み要求を復号化すること；
読み出されたデータを取得するために前記宛先アドレス内のデータを読み出すこと；
新しいデータを取得するために前記ビット選択情報及び前記ビット有効データに従って前記読み出されたデータのビット単位演算を行うこと；
書き込み要求をスレーブデバイスへ送信し、前記取得された新しいデータを前記宛先アドレスに対応する周辺レジスタ内に書き込むこと、を含むビット単位書き込み方法。
【請求項１２】
前記書き込み要求はマッピングアドレス及び演算データを含む、請求項１１に記載のビット単位書き込み方法。
【請求項１３】
宛先アドレス、ビット選択情報及びビット有効データを取得するために前記書き込み要求を復号化することはさらに、前記書き込み要求内の前記マッピングアドレスを、合意されたマッピング関係に従って対応宛先アドレス及びビット選択情報へ変換することを含む、請求項１２に記載のビット単位書き込み方法。
【請求項１４】
前記書き込み要求はさらに、ビット選択制御、書き込みビットデータの有効ビット制御及びビットデータ情報を含む、請求項１１又は１３に記載のビット単位書き込み方法。
【請求項１５】
宛先アドレス、ビット選択情報及びビット有効データを取得するために前記書き込み要求を復号化することはさらに、有効確認応答信号を送信することを含む、請求項１１〜１４のいずれか一項に記載のビット単位書き込み方法。
【請求項１６】
前記ビット選択情報は、前記マッピングアドレス内の下位ビットからの１つ又は複数のビットを含む、請求項１１〜１５のいずれか一項に記載のビット単位書き込み方法。
【請求項１７】
新しいデータを取得するためにビット選択情報及びビット有効データに従って前記読み出されたデータのビット単位演算を行うことはさらに、前記新しいデータを取得するために、前記読み出されたデータの指定ビットを前記ビット選択情報に従って前記復号化後の前記ビット有効データへ修正することを含む、請求項１１〜１６のいずれか一項に記載のビット単位書き込み方法。
【請求項１８】
書き込み要求をスレーブデバイスへ送信し、前記取得された新しいデータを前記宛先アドレスに対応する周辺レジスタ内に書き込むことはさらに、前記書き込み要求が完了した後に確認応答信号を送信することを含む、請求項１１〜１７のいずれか一項に記載のビット単位書き込み方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
[1]  本開示は、参照のためその開示を本明細書に援用する２０１７年１２月２８日出願の中国特許出願第２０１７１１４６５００４．７号からの優先権の便宜を主張する。
【背景技術】
【０００２】
背景
[2]  現在、モバイルインターネットの発展及びシステムオンチップ（ＳＯＣ）チップ設計技術のますますの成熟と共に、市場及び消費者は埋め込み型システム製品のより高い要件を有する。電池により給電されるポータブルスマートデバイス内のＳＯＣチップの面積を低減することが特に重要である。
【０００３】
[3]  ストレージモジュールにより占有される領域はチップ領域の大部分を占め、したがってストレージモジュールの面積を低減することは、アーキテクチャ、命令セット設計、及びソフトウェアとハードウェアとの間の作業の分割に対し難題を呈示する。従来システムでは、専用ハードウェアモジュールが、命令ストレージスペースを低減するためにいくつかのＳＯＣシステムにおいて設計される。頻繁に使用される複数の命令はハードウェアで実施される。しかし、従来システムはいくつかの技術的問題を有する。
【発明の概要】
【課題を解決するための手段】
【０００４】
開示の概要
[4]  本開示はＳＯＣシステムのビット単位書き込み装置（bitwise writing apparatus）を提供する。本装置は、バスコントローラのマスターデバイスインターフェースと、バスコントローラのスレーブデバイスインターフェースとに接続され、本装置は、スレーブデバイスインターフェースモジュール、復号化モジュール、及びマスターデバイスインターフェースモジュールを含み、スレーブデバイスインターフェースモジュールは、書き込み要求を受信し、書き込み要求を復号化モジュールへ送信するように構成され、復号化モジュールは、書き込み要求を復号化し、復号化後の有効情報をマスターデバイスインターフェースモジュールへ送信するように構成され、マスターデバイスインターフェースモジュールは、新しいデータを取得するために、読み出されたデータのビット単位演算（bitwise operation）を行うように構成され、スレーブデバイスインターフェースモジュールは、有効書き込み要求を制御及び受信するように構成される。
【図面の簡単な説明】
【０００５】
図面の簡単な説明
【図１】[5]本開示のいくつかの実施形態によるＳＯＣシステムの例示的ビット単位書き込み装置の概要図である。
【図２】[6]本開示のいくつかの実施形態によるＳＯＣシステムのビット単位書き込み装置とバスコントローラとの間の例示的接続の概要図である。
【図３】[7]本開示のいくつかの実施形態によるＳＯＣシステムのビット単位書き込み装置の例示的実施解決策のフローチャートである。
【図４】[8]本開示のいくつかの実施形態によるスレーブデバイスインターフェースモジュールの例示的実施解決策のフローチャートである。
【図５】[9]本開示のいくつかの実施形態による復号化モジュールの例示的実施解決策のフローチャートである。
【図６】[10]本開示のいくつかの実施形態によるマスターデバイスインターフェースモジュールの例示的実施解決策のフローチャートである。
【発明を実施するための形態】
【０００６】
詳細な説明
[11]  本開示の実施形態の目的、技術的解決策、及び利点をより明確にするために、本開示の実施形態における技術的解決策が本開示の実施形態において添付図面を参照して以下に説明される。明らかに、説明される実施形態は本開示の実施形態のすべてというよりむしろ単に一部である。本開示における実施形態に基づき、創造的努力無しに当業者により得られるすべての他の実施形態は本開示の保護範囲に入るべきである。
【０００７】
[12]  上述のように、従来システムに伴ういくつかの問題が存在する。第１に、現在のＳＯＣシステム内の同様なハードウェアモジュールにより実施され得る機能は限定される。第２に、これら機能はモジュールの内部の機能レジスタにより制御される。システムは、個々のビットの操作に関与するビットパターン又は２進数に対する演算である様々なビット単位演算をしばしば行う必要がある。様々なビット単位演算を行うために、内部制御レジスタは常時切り替えられる必要がある。この結果、命令スペースのオーバーヘッドが表面化することになる。
【０００８】
[13]  本開示は、ＳＯＣシステムのビット単位書き込み装置を提供することによりこれらの問題を克服する。図１は、本開示のいくつかの実施形態によるＳＯＣシステムの例示的ビット単位書き込み装置の概要図である。図１に示すように、ビット単位書き込み装置１は、ＳＯＣシステム内のバスコントローラ２へ接続され、バスコントローラ２を介しマスターデバイス（例えばＣＰＵ  ３）及び周辺装置４〜ｎへ接続される。ビット単位書き込み装置１は、バスコントローラ２、マスターデバイス、及び周辺装置４〜ｎとは独立している。
【０００９】
[14]  図２は、本開示のいくつかの実施形態によるＳＯＣシステムのビット単位書き込み装置とバスコントローラとの間の例示的接続の概要図である。図２に示すように、ビット単位書き込み装置１は、バスコントローラ２のマスターデバイスインターフェース２１及びバスコントローラ２のスレーブデバイスインターフェース２２に接続される。ビット単位書き込み装置１は、スレーブデバイスインターフェースモジュール１１、復号化モジュール１２、及びマスターデバイスインターフェースモジュール１３を含む。
【００１０】
[15]  スレーブデバイスインターフェースモジュール１１は、バスコントローラ２のマスターデバイスインターフェース２１により送信される書き込み要求を受信し、この書き込み要求を復号化モジュール１２へ送信するように構成される。書き込み要求はマッピングアドレス及び演算データを含む。
【００１１】
[16]  いくつかの実施形態では、スレーブデバイスインターフェースモジュール１１は、バスコントローラ２のマスターデバイスインターフェース２１により送信される有効書き込み要求を制御及び受信するように構成される。
【００１２】
[17]  復号化モジュール１２は、スレーブデバイスインターフェースモジュール１１から送信される書き込み要求を受信し、この書き込み要求を復号化し、そして復号化後の有効情報をマスターデバイスインターフェースモジュール１３へ送信するように構成される。復号化後の有効情報は宛先アドレス、ビット選択情報及びビット有効データを含む。
【００１３】
[18]  いくつかの実施形態では、復号化モジュール１２は、合意されたマッピング関係に従って、書き込み要求内のマッピングアドレスを対応宛先アドレスとビット選択情報とに変換するように構成される。
【００１４】
[19]  マスターデバイスインターフェースモジュール１３は、復号化モジュール１２から送信される有効情報を受信し、宛先アドレス内のデータを読み出し、新しいデータを取得するためにビット単位演算を読み出されたデータに対し行い、書き込み要求をスレーブデバイスインターフェース２２へ送信し、そして取得された新しいデータを宛先アドレスに対応する周囲レジスタ内に書き込むように構成される。
【００１５】
[20]  いくつかの実施形態では、マスターデバイスインターフェースモジュール１３は、新しいデータを取得するために、読み出されたデータの指定ビットをビット選択情報に従ってビット有効データへ修正するように構成される。
【００１６】
[21]  本開示において提供されるＳＯＣシステムのビット単位書き込み装置は、マスターデバイスとバスコントローラとの間に配置される独立した装置である。ビット単位書き込み装置のビット単位書き込み操作は、バス、マスターデバイス、又はスレーブデバイス内に配置されるものとは異なる実施のモードを有する。
【００１７】
[22]  ビット単位書き込み装置は以下の工程で実施される。ＣＰＵにより開始されるビット単位書き込み操作に関して、最初に、書き込み操作がバスコントローラへ送信され、次に、バスコントローラが要求をビット単位書き込み装置へ送信する。次に、ビット単位書き込み装置は、書き込み操作をバス上のビット単位書き込み操作へ変換するために書き込み操作を復号化する。他のデバイスからのその独立性のおかげで、この実施のモードは、既存システムへのより好都合な拡張を可能にする。
【００１８】
[23]  本開示のＳＯＣシステムのビット単位書き込み装置は、ＳＯＣシステムのソフトウェアが頻繁なビット単位書き込み操作を有するシステムにおいて適用され得る。ビット単位書き込み装置は、マッピングアドレスに対応する書き込み要求を受信する。マッピングアドレスに対応する書き込み要求が有効であるということを検知すると、ビット単位書き込み装置は、有効書き込み要求を復号化する。復号化後、ビット単位書き込み装置は、ビット単位書き込み操作を完了するために読み出し要求、ビット単位演算及び書き込み要求を開始する。ビット単位書き込み装置は、３つの命令（例えば読み出し要求、ビット単位演算及び書き込み要求）を、実施のための１つのビット単位書き込み要求へ変換し得る。したがって、少なくとも、頻繁なビット単位演算を有するＳＯＣシステムでは、ビット単位書き込み装置は、命令ストレージスペースを効果的に低減し、これによりハードウェア資源のコストを低減する目的を達成し得る。
【００１９】
[24]  図３は、本開示のいくつかの実施形態によるＳＯＣシステムのビット単位書き込み装置の例示的実施解決策のフローチャートである。図３によると、工程１では、スレーブデバイスインターフェースモジュール（例えばスレーブデバイスインターフェースモジュール１１）は、バスコントローラ（例えばバスコントローラ２）のマスターデバイスインターフェース（例えばマスターデバイスインターフェース２１）を介し、マスターデバイス（例えばＣＰＵ  ３）から書き込み要求を受信する。この要求はマッピングアドレスＡ及びオペランドＢを含む。
【００２０】
[25]  いくつかの実施形態では、スレーブデバイスインターフェースモジュールは、バスコントローラのマスターデバイスインターフェースにより送信される有効書き込み要求を維持及び制御するとともに、バスコントローラのマスターデバイスインターフェースにより送信される書き込み要求情報を受信する責任を負う。同時に、スレーブデバイスインターフェースモジュールは、受信情報に対しデータ処理を行い、処理された情報を復号化モジュール（例えばビット単位書き込み装置１の復号化モジュール１２）へ送信し、こうして復号化モジュールとのデータ通信を完了する責任を負う。
【００２１】
[26]  例えば、スレーブデバイスインターフェースモジュールは、バスコントローラのマスターデバイスインターフェースにより開始された１つの書き込み要求を受信する。要求アドレスはＳＯＣシステムのビット単位書き込み装置に属し、他のアドレスの要求はバスアービトレーションされる。
【００２２】
[27]  いくつかの実施形態では、スレーブデバイスインターフェースモジュールにより受信される書き込み要求は、通常の書き込みアドレス及び演算データではなく、書き込みアドレス、ビット選択制御、書き込みデータの有効ビット、及びビットデータ情報を含む。図４は、本開示のいくつかの実施形態によるスレーブデバイスインターフェースモジュールの例示的実施解決策のフローチャートである。
【００２３】
[28]  工程ａ１では、マスターデバイスの受信された書き込み要求信号が監視される。受信された書き込み要求信号が有効である（例えば１に等しい）ということが検知されれば、工程ａ２が行われる。受信された書き込み要求信号が有効でなければ（例えば０に等しければ）、スレーブデバイスインターフェースモジュールは、以降の受信された書き込み要求信号を連続的に監視する。
【００２４】
[29]  工程ａ２では、有効書き込み要求信号が検出された後、受信された書き込みアドレス及び演算データ（ｗ＿ｄｔ＿ａｄｒ）並びに要求信号（ｒｅｑ）が復号化モジュールへ送信され、要求信号（ｒｅｑ）は有効となるように設定される（例えば、１へ設定される）。
【００２５】
[30]  工程ａ３では、スレーブインターフェースモジュールは、復号化モジュールからの有効確認応答信号（ａｃｋ）が受信されるかどうかを監視する。有効確認応答信号が受信され、且つ有効確認応答信号（ａｃｋ）が有効である（例えば１に等しい）ということが検知されれば、要求信号（ｒｅｑ）はクリアされ（例えば、０へ設定され）、次に、工程ａ１が行われる。有効確認応答信号が有効でなければ（例えば０に等しければ）、スレーブインターフェースモジュールは、以降の有効確認応答信号が受信されるかどうかを監視し続ける。
【００２６】
[31]  図３に戻って参照すると、工程２では、復号化モジュールが書き込みアドレス及び演算データ（ｗ＿ｄｔ＿ａｄｒ）並びに要求信号（ｒｅｑ）を受信した後、復号化モジュールは、宛先アドレスＣと宛先アドレスＣに対応するビット選択Ｄとを生成するために、受信された書き込みアドレス及び演算データ（ｗ＿ｄｔ＿ａｄｒ）を復号化する。
【００２７】
[32]  いくつかの実施形態では、復号化モジュールは、スレーブデバイスインターフェースモジュールから受信される符号化情報を復号化し、そして復号化後の有効情報をマスターデバイスインターフェースモジュールへ送信する責任を負う。ビット単位書き込み装置の復号化モジュールを実施するモードは、従来の内部制御レジスタの復号化モードより優れている。従来システムでは、内部制御レジスタの構成ビット選択制御及びビット有効データは命令スペースを占拠する必要がある。しかし、開示されたビット単位書き込み装置の復号化モードでは、アドレス、ビット選択制御、及びビットデータ情報は、アドレス及び演算データをレジスタのマスタ制御インターフェースの現在の書き込み要求へ直接復号化することにより取得される。レジスタを構成する従来の復号化モードと比較して、開示されたビット単位書き込み装置により使用される直接復号化モードは、命令ストレージスペースを節約し得る。
【００２８】
[33]  図５は、本開示のいくつかの実施形態による復号化モジュールの例示的実施解決策のフローチャートである。
【００２９】
[34]  工程ｂ１では、スレーブデバイスインターフェースモジュールにより送信される要求信号（ｒｅｑ）が監視される。要求信号（ｒｅｑ）が有効であると（例えば１に等しいと）検出されれば、工程ｂ２が行われる。要求信号（ｒｅｑ）が有効でなければ（例えば０に等しければ）、復号化モジュールは、以降の要求信号（ｒｅｑ）を連続的に監視する。
【００３０】
[35]  工程ｂ２では、復号化は、宛先アドレスＣ、ビット選択Ｄ及びオペランドＢを取得するために、スレーブインターフェースモジュールから受信される書き込みアドレス及び演算データ（ｗ＿ｄｔ＿ａｄｒ）に従って行われる。
【００３１】
[36]  工程ｂ３では、復号化モジュールは、工程ｂ２において取得された宛先アドレスＣ、ビット選択Ｄ、及びオペランドＢをマスターデバイスインターフェースモジュールへ送信する。復号化モジュールはまた、読み出し要求信号（ｙｍ＿ｒｅｑ）をマスターデバイスインターフェースモジュールへ送信し、この読み出し要求信号（ｙｍ＿ｒｅｑ）は有効となるように設定される（例えば、１へ設定される）。
【００３２】
[37]  工程ｂ４では、復号化モジュールは、マスターデバイスインターフェースモジュールからの確認応答信号（ｙｍ＿ａｃｋ）が受信されるかどうかを監視する。確認応答信号（ｙｍ＿ａｃｋ）が受信され、確認応答信号（ｙｍ＿ａｃｋ）が有効である（例えば１に等しい）ということが検知されれば、工程ｂ５が行われる。確認応答信号（ｙｍ＿ａｃｋ）が有効でなければ（例えば０に等しければ）、復号化モジュールは、以降の確認応答信号が受信されるかどうかを監視し続ける。
【００３３】
[38]  工程ｂ５では、読み出し要求信号（ｙｍ＿ｒｅｑ）がクリアされ（例えば、０へ設定され）、次に、工程ｂ１が行われる。
【００３４】
[39]  合意されたマッピング関係に従って、復号化モジュールは、マッピングアドレスＡを、１）宛先アドレスＣ、及び２）宛先アドレスＣに対応する周辺レジスタ内のビット選択Ｄへマッピングする。次に、復号化モジュールは、マスターデバイスの書き込み要求情報を、マスターデバイスインターフェースモジュールへ提供される周囲ビット単位演算情報へ変換する。
【００３５】
[40]  例えば、復号化モジュールの復号化モードは次のように働く：書き込みアドレス及び演算データ（ｗ＿ｄｔ＿ａｄｒ）は、スレーブデバイスインターフェースモジュールにより受信されるアドレス信号（ｗ＿ａｄｒ）とデータ信号（ｗ＿ｄｔ）との両方に由来する。ビット選択Ｄは、アドレス信号（ｗ＿ａｄｒ）の下位ビットに由来する（例えば、バスが３２ビットデータ幅を有すれば、ビット選択Ｄは下位５ビットに由来する）。書き込みデータの有効ビットは、オペランドＢがデータ信号（ｗ＿ｄｔ）のどのビットに由来するかを判断するために使用されるアドレス信号（ｗ＿ａｄｒ）の下位２ビットであり得る。アドレス信号（ｗ＿ａｄｒ）の下位２ビットが０であれば、オペランドＢ（ビットデータ情報を表す）はデータ信号（ｗ＿ｄｔ）のビット０に由来する。アドレス信号（ｗ＿ａｄｒ）の下位２ビットが１であれば、オペランドＢはデータ信号（ｗ＿ｄｔ）のビット８に由来する。アドレス信号（ｗ＿ａｄｒ）の下位２ビットが２であれば、オペランドＢはデータ信号（ｗ＿ｄｔ）のビット１６に由来する。アドレス信号（ｗ＿ａｄｒ）の下位２ビットが３であれば、オペランドＢはデータ信号（ｗ＿ｄｔ）のビット２４に由来する。
【００３６】
[41]  図３に戻って参照すると、工程３では、マスターデバイスインターフェースモジュールは、データＦを取得するために宛先アドレスＣを読み出す要求を開始する。
【００３７】
[42]  工程４では、データＦのＤ位置におけるビットは新しいデータＧを生成するためにオペランドＢと交換される。
【００３８】
[43]  工程５では、宛先アドレスＣを書き込む要求が開始され、新しいデータＧが書き込みデータとして使用され、新しいデータＧは宛先アドレスＣに対応する周辺レジスタ内に書き込まれる。
【００３９】
[44]  いくつかの実施形態では、マスターデバイスインターフェースモジュール（例えば図２のマスターデバイスインターフェースモジュール１３）は最初に、読み出されたデータを取得するために、受信された復号化された情報に従って、バスコントローラのスレーブインターフェースへの読み出し要求を開始する。次に、マスターデバイスインターフェースモジュールは、復号化された情報に従って、復号化されたデータ及び読み出されたデータを処理し、書き込み要求をバスコントローラのスレーブインターフェースへ送信し、これによりビット単位書き込み操作を完了する。図６は、本開示のいくつかの実施形態によるマスターデバイスインターフェースモジュールの例示的実施解決策のフローチャートである。
【００４０】
[45]  工程ｃ１では、マスターデバイスインターフェースモジュールは、受信された読み出し要求信号（ｙｍ＿ｒｅｑ）が有効である（例えば１に等しい）かどうかを監視する。有効であれば、工程ｃ２が行われる。しかし、読み出し要求信号が有効でなければ（例えば０に等しければ）、マスターデバイスインターフェースモジュールは、受信された読み出し要求信号が有効であるかどうかを監視し続ける。
【００４１】
[46]  工程ｃ２では、読み出し要求信号（ｙｍ＿ｒｅｑ）が有効であるということが検知された後、読み出し要求パケットが、データＦを取得するために、復号化により取得された宛先アドレスＣに従ってバスへ送信される。
【００４２】
[47]  工程ｃ３では、読み出し要求が完了した後、データＦのＤ位置におけるビットは書き込みデータＧを取得するためにオペランドＢと交換される。
【００４３】
[48]  工程ｃ４では、データＧを宛先アドレスＣへ書き込む要求が、バスコントローラのスレーブデバイスインターフェースへ送信される。
【００４４】
[49]  工程ｃ５では、確認応答信号（ｙｍ＿ａｃｋ）が有効となるように設定され（例えば１へ設定され）、次に、工程ｃ１が行われる。
【００４５】
[50]  本開示の実施形態において提供されるＳＯＣシステムのビット単位書き込み装置では、スレーブデバイスインターフェースモジュールは、バスコントローラのマスターデバイスインターフェースにより送信される書き込み要求を受信し、受信されたアドレス及びデータを復号化モジュールへ送信する。復号化モジュールは、受信されたアドレス及びデータ情報を復号化し、次に、復号化後の有効情報をマスターデバイスインターフェースモジュールへ送信する。マスターデバイスインターフェースモジュールは最初に、読み出されたデータを取得するために、読み出し要求を、受信された復号化された情報に従ってバスコントローラのスレーブインターフェースモジュールへ送信し、次に、復号化された情報に従って、復号されたデータ及び読み出されたデータを処理し、書き込み要求をバスコントローラのスレーブインターフェースへ送信し、こうしてビット単位書き込み操作の機能を実施する。従来システムと比較して、本開示の実施形態は、マスターデバイスのビット単位書き込み操作が実施のための１つの書き込み要求へ変換されるやり方で復号化することにより、書き込み要求のアドレス及びデータを直接取得し得、したがって、効果的に、命令ストレージスペースを低減しチップコストを低減する。
【００４６】
[51]  本アプリケーションは、ビットが有効であるように設定することはビットが「１」に等しいということに対応するということを示すが、いくつかの実施形態に関しては、ビットが有効であるように設定することはまた、ビットが「０」に等しいということに対応する可能性があるということが理解される。
【００４７】
[52]  上記実施形態による方法内の処理のすべて又は一部は関連ハードウェアを指示するコンピュータプログラムにより実施され得るということが理解される。このプログラムは、コンピュータ可読ストレージ媒体内に格納され得る。実行中、プログラムは上記方法の実施形態の処理を含み得、ストレージ媒体は、磁気ディスク、光ディスク、読み出し専用メモリ（ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）などであり得る。
【００４８】
[53]  本開示のいくつかの特定実施形態が上に説明されるが、本開示の保護範囲はこれらの実施形態へ限定されない。本開示により開示される技術的範囲内で当業者により容易に考案され得るいかなる変形又は代替形態も本開示の保護範囲内に入るものとする。したがって、本開示の保護範囲は保護される特許請求の範囲に従うものとする。
【図１】
2021508871.tif 000003
【図２】
2021508871.tif 000004
【図３】
2021508871.tif 000005
【図４】
2021508871.tif 000006
【図５】
2021508871.tif 000007
【図６】
2021508871.tif 000008
【国際調査報告】
2021508871.tif 000009
2021508871.tif 000010