(57)【要約】本発明は第１電源Ｖｉｎ１に異常が発生すると、第１スイッチング素子の第１および第２半導体スイッチＱ１、Ｑ２のゲートに同時にオフ（Ｏｆｆ）信号が印加され、これと同時に第２スイッチング素子のＳＣＲスイッチ、ＦＥＴ両方向スイッチが順次ターンオンされるようにする駆動制御部を含むことを特徴とする。
2021516034.tif 000002
【特許請求の範囲】
【請求項１】
第１電源（Ｖｉｎ１）から供給される電源を無瞬断で供給できる第１スイッチング素子と、第２電源（Ｖｉｎ２）から供給される電源を無瞬断で供給できる第２スイッチング素子を含む過電流保護電源切替スイッチにおいて、
第１スイッチング素子はＦＥＴ両方向スイッチを含み、
第２スイッチング素子は互いに並列連結されるＦＥＴ両方向スイッチ、ＳＣＲスウィチを含み、
前記ＦＥＴ両方向スイッチは第１半導体スイッチ（Ｑ１）および第２半導体スイッチ（Ｑ２）を含み、第１半導体スイッチ（Ｑ１）のソースと第２半導体スイッチ（Ｑ２）のソースが互いに連結され、第１半導体スイッチ（Ｑ１）および第２半導体スイッチ（Ｑ２）のソースとドレインにはそれぞれダイオード（Ｄ１、Ｄ２）が逆方向並列連結され、
第１電源（Ｖｉｎ１）に異常が発生すると、第１スイッチング素子の第１および第２半導体スイッチ（Ｑ１、Ｑ２）のゲートに同時にオフ（Ｏｆｆ）信号が印加され、これと同時に第２スイッチング素子のＳＣＲスイッチ、ＦＥＴ両方向スイッチが順次ターンオンされるようにする駆動制御部を含むことを特徴とする、過電流保護電源切替スイッチ。
【請求項２】
前記駆動制御部は第２スイッチング素子のＳＣＲスイッチ、ＦＥＴ両方向スイッチが順次ターンオンされた後、ＳＣＲスイッチはターンオフされ、ＦＥＴ両方向スイッチはターンオンが維持されるようにすることを特徴とする、請求項１に記載の過電流保護電源切替スイッチ。
【請求項３】
第２スイッチング素子はリレースイッチをさらに含み、前記リレースイッチは第２スイッチング素子のＦＥＴ両方向スイッチ、ＳＣＲスイッチと並列連結されるようにし、
前記駆動制御部は第１電源（Ｖｉｎ１）に異常が発生すると、第１スイッチング素子の第１および第２半導体スイッチ（Ｑ１、Ｑ２）のゲートに同時にオフ（Ｏｆｆ）信号が印加され、これと同時に第２スイッチング素子のＳＣＲスイッチ、リレースイッチ、ＦＥＴ両方向スイッチが順次ターンオンされるようにすることを特徴とする、請求項１に記載の過電流保護電源切替スイッチ。
【請求項４】
前記駆動制御部は第２スイッチング素子のＳＣＲスイッチ、リレースイッチ、ＦＥＴ両方向スイッチが順次ターンオンされた後、ＳＣＲスイッチとリレースイッチはターンオフされ、ＦＥＴ両方向スイッチはターンオンが維持されるようにすることを特徴とする、請求項３に記載の過電流保護電源切替スイッチ。
【請求項５】
第２スイッチング素子のＦＥＴ両方向スイッチのターンオンが維持されて第２電源（Ｖｉｎ２）から出力側に電源が供給されている状態で、第１電源（Ｖｉｎ１）が所定の時間以上の間正常であるか過電流の解除が感知される場合、第１スイッチング素子のＦＥＴ両方向スイッチがターンオンされ、これと同時に第２スイッチング素子のＦＥＴ両方向スイッチはターンオフされることを特徴とする、請求項２または請求項４に記載の過電流保護電源切替スイッチ。
【請求項６】
第１スイッチング素子は少なくとも２個以上を具備し、
一つの第１スイッチング素子は第１電源（Ｖｉｎ１）の第１端子と出力側の第３端子の間に連結され、
他の一つの第１スイッチング素子は第１電源（Ｖｉｎ１）の第２端子と出力側の第４端子の間に連結されることを特徴とする、請求項１に記載の過電流保護電源切替スイッチ。
【請求項７】
第２スイッチング素子は少なくとも２個以上を具備し、
一つの第２スイッチング素子は第２電源（Ｖｉｎ２）の第１端子と出力側の第３端子の間に連結され、
他の一つの第２スイッチング素子は第２電源（Ｖｉｎ２）の第２端子と出力側の第４端子の間に連結されることを特徴とする、請求項６に記載の過電流保護電源切替スイッチ。
【請求項８】
第１および第２半導体スイッチ（Ｑ１、Ｑ２）は金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）または絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）であることを特徴とする、請求項１〜請求項４のいずれか一項に記載の過電流保護電源切替スイッチ。
【請求項９】
前記駆動制御部には第１スイッチング素子と第２スイッチング素子に同時にオン（Ｏｎ）信号が印加されることを防止するインターロック（Ｉｎｔｅｒｌｏｃｋ）回路が連結されることを特徴とする、請求項１〜請求項４のいずれか一項に記載の過電流保護電源切替スイッチ。
【請求項１０】
第１電源（Ｖｉｎ１）から供給される電源を無瞬断で供給できる第１スイッチング素子と、第２電源（Ｖｉｎ２）から供給される電源を無瞬断で供給できる第２スイッチング素子を含み、第１スイッチング素子はＦＥＴ両方向スイッチを含み、第２スイッチング素子は互いに並列連結されるＦＥＴ両方向スイッチ、ＳＣＲスウィチを含み、前記ＦＥＴ両方向スイッチは第１半導体スイッチ（Ｑ１）および第２半導体スイッチ（Ｑ２）を含み、第１半導体スイッチ（Ｑ１）のソースと第２半導体スイッチ（Ｑ２）のソースが互いに連結され、第１半導体スイッチ（Ｑ１）および第２半導体スイッチ（Ｑ２）のソースとドレインにはそれぞれダイオード（Ｄ１、Ｄ２）が逆方向並列連結される過電流保護電源切替スイッチのスイッチング方法において、
駆動制御部は第１電源（Ｖｉｎ１）に異常が発生すると、第１スイッチング素子の第１および第２半導体スイッチ（Ｑ１、Ｑ２）のゲートに同時にオフ（Ｏｆｆ）信号が印加され、これと同時に第２スイッチング素子のＳＣＲスイッチ、ＦＥＴ両方向スイッチが順次ターンオンされるようにする第１段階（Ｓ１００）；
前記駆動制御部は第１段階（Ｓ１００）で第２スイッチング素子のＳＣＲスイッチ、ＦＥＴ両方向スイッチが順次ターンオンされた後、ＳＣＲスイッチはターンオフされ、ＦＥＴ両方向スイッチはターンオンが維持されるようにする第２段階（Ｓ２００）；を含むことを特徴とする、過電流保護電源切替スイッチのスイッチング方法。
【請求項１１】
第２段階（Ｓ２００）でＦＥＴ両方向スイッチのターンオンが維持されて第２電源（Ｖｉｎ２）から出力側に電源が供給されている状態で、第１電源（Ｖｉｎ１）が所定の時間以上の間正常であるか過電流の解除が感知される場合、第１スイッチング素子のＦＥＴ両方向スイッチがターンオンされ、これと同時に第２スイッチング素子のＦＥＴ両方向スイッチはターンオフされる第３段階（Ｓ３００）；をさらに含むことを特徴とする、請求項１０に記載の過電流保護電源切替スイッチのスイッチング方法。
【請求項１２】
第２スイッチング素子はリレースイッチをさらに含み、前記リレースイッチは第２スイッチング素子のＦＥＴ両方向スイッチ、ＳＣＲスイッチと並列連結されるようにし、
第１段階（Ｓ１００）で前記駆動制御部は第１電源（Ｖｉｎ１）に異常が発生すると、第１スイッチング素子の第１および第２半導体スイッチ（Ｑ１、Ｑ２）のゲートに同時にオフ（Ｏｆｆ）信号が印加され、これと同時に第２スイッチング素子のＳＣＲスイッチ、リレースイッチ、ＦＥＴ両方向スイッチが順次ターンオンされるようにし、
第２段階（Ｓ２００）で前記駆動制御部は第１段階（Ｓ１００）で第２スイッチング素子のＳＣＲスイッチ、リレースイッチ、ＦＥＴ両方向スイッチが順次ターンオンされた後、ＳＣＲスイッチとリレースイッチはターンオフされ、ＦＥＴ両方向スイッチはターンオンが維持されるようにすることを特徴とする、請求項１１に記載の過電流保護電源切替スイッチのスイッチング方法。
【請求項１３】
請求項１０〜請求項１２のいずれか一項に記載された過電流保護電源切替スイッチのスイッチング方法を実行させるために媒体に保存された、コンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は過電流保護電源切替スイッチに関し、半導体製造工程で供給される電源が不安定な場合、安定した他の電源を無瞬断で供給できるようにする過電流保護電源切替スイッチに関する。より具体的には、本発明は半導体製造工程設備に供給される無停電電源供給装置（ＵＰＳ：Ｕｎｉｎｔｅｒｒｕｐｔｉｂｌｅ  Ｐｏｗｅｒ  Ｓｕｐｐｌｙ  Ｓｙｓｔｅｍ）の出力電源が負荷側の短絡事故によって不安定な場合、過電流から電源切替スイッチを保護し、安定した予備電源を無瞬断で供給する過電流保護電源切替スイッチに関する。
【背景技術】
【０００２】
電力系統には多様な電力品質問題が発生し得るが、このような電力品質問題は半導体の製造工程ごとに作業時間に影響を及ぼし得、これを復旧するのに時間が所要され得、半導体製造工程設備が止まると半導体製造工程上の数万枚の半導体ウェハーが汚染して廃棄され得るため、莫大な経済的損失を誘発することになる。
【０００３】
一般に、半導体製造工程では多様な電力品質問題に備えるために、複数の電源が供給され得るように主電源と予備電源を具備する。
【０００４】
主電源と予備電源は無停電電源供給装置または韓国電力の変電所から供給を受けることができるが、半導体製造工程ではより安定した電源を供給するために、主電源を無停電電源供給装置から供給を受け、予備電源は韓国電力の変電所から供給を受けることができ、予備電源に無停電電源供給装置を追加的にさらに連結してもよい
【０００５】
半導体製造工程では工程設備ごとにＰＬＣ（Ｐｒｏｇｒａｍｍａｂｌｅ  ｌｏｇｉｃ  ｃｏｎｔｒｏｌｌｅｒ）による制御動作が行われるが、前記ＰＬＣに供給される電源が不安定な場合、電源に敏感な工程設備の最適化された生産条件が影響を受けることになるため、このような影響を受けた生産条件が再び最適化されるように前記工程設備の再設定が必要となるという問題点がある。
【０００６】
主電源の電源の供給が不安定な場合、半導体製造工程設備の最適化された生産条件が影響を受けないように、主電源の電源の供給を遮断し、安定した予備電源から電源の供給が連結されるようにするために電源切替スイッチを使用しているが、従来の電源切替スイッチはリレー方式、半導体スイッチ方式がある。
【０００７】
リレー方式電源切替スイッチは機械的な切り替え方式であるため１０ｍｓ以上の長い時間を必要とし、半導体製造工程設備で使用されている一般的な半導体スイッチ方式電源切替スイッチはシリコン制御整流素子（ＳＣＲ：Ｓｉｌｉｃｏｎ  Ｃｏｎｔｒｏｌｌｅｄ  Ｒｅｃｔｉｆｉｅｒ）が使用されているが、ＳＣＲの場合は高速切り替えが可能であるが、非同期切替時には主電源が遮断されず予備電源と共に両方が同時に連結されて短絡（ｓｈｏｒｔ）することを防止するために転流（ｃｏｍｍｕｔａｔｉｏｎ）時間が必要であるため、１０ｍｓの瞬間停電が発生し、転流（ｃｏｍｍｕｔａｔｉｏｎ）感知のための負荷電流および電圧検出アルゴリズムが必要であり、システム制御複雑性が増大して平均無故障時間（ＭＴＢＦ：Ｍｅａｎ  Ｔｉｍｅ  Ｂｅｔｗｅｅｎ  Ｆａｉｌｕｒｅ）が低下するという問題点がある。
【０００８】
従来のリレー方式電源切替スイッチおよびＳＣＲを使う電源切替スイッチに比べて高速で動作する電源切替スイッチとして金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を使うことができるが、負荷段の短絡事故時には負荷段の電流ピーク値が上昇することになるため、主電源を遮断し予備電源を連結する場合、予備電源を連結するための電源切替スイッチに過電流が流れることになる。
【０００９】
ところが、ＭＯＳＦＥＴを使う電源切替スイッチは過電流が流れる場合焼損するか、ＭＯＳＦＥＴのソースとドレインが短絡してオフ（Ｏｆｆ）動作されない場合が発生し得るという問題点がある。
【００１０】
韓国公開特許公報第１０−２００８−０１０４１０２号の電源切替スイッチは、ＳＣＲを使うスイッチとリレーを使うスイッチを並列連結して構成することによって、負荷段の短絡事故時に電源切替スイッチの焼損を防止することはできるものの、主電源から補助電源に切り替える場合および補助電源から主電源に切り替える場合に、いずれもＳＣＲスイッチとリレースイッチの連結の遮断に時間がもう少し必要であるという点で、スイッチング動作を高速で遂行できないという問題点がある。
【００１１】
韓国公開特許公報第１０−２００８−０１０１９７３号の電源切替スイッチは、ＭＯＳＦＥＴを使うスイッチとリレーを使うスイッチを並列連結して構成することによって直流電源を切り替えているが、直流電源の連結のためにＭＯＳＦＥＴを使うスイッチとリレーを使うスイッチを順次オンにさせるため高速連結が可能であるものの、負荷段の電流ピーク値が上昇した状態で主電源から予備電源に切り替える場合、ＭＯＳＦＥＴを使うスイッチをオンにさせるとＭＯＳＦＥＴを使うスイッチに過電流が流れてＭＯＳＦＥＴを使うスイッチが焼損するか、オフ（Ｏｆｆ）動作されないという問題点があり、予備電源の連結を遮断するために、リレーを使うスイッチを遮断した後にＭＯＳＦＥＴを使うスイッチを遮断しなければならないため、リレーを使うスイッチの連結の遮断に時間がもう少し必要であるという点で、スイッチング動作を高速で遂行できないという問題点がある。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、前記の問題点を解決するためのもので、半導体製造工程設備に供給される無停電電源装置（ＵＰＳ：Ｕｎｉｎｔｅｒｒｕｐｔｉｂｌｅ  Ｐｏｗｅｒ  Ｓｕｐｐｌｙ  Ｓｙｓｔｅｍ）の出力電源が不安定な場合、安定した予備電源を無瞬断で供給するために、高速で動作可能な電源切替スイッチを提供することを目的とする。
【００１３】
また、本発明の他の目的は、並列連結された複数の負荷のうち少なくともいずれか一つの負荷で短絡事故が発生しても、残りの他の負荷に安定した予備電源を無瞬断で供給するために高速で動作可能な電源切替スイッチを提供することを目的とする。
【００１４】
また、本発明の他の目的は、並列連結された複数の負荷のうち少なくともいずれか一つの負荷で短絡事故が発生して過電流が発生しても、予備電源を無瞬断で供給するために高速で動作可能な過電流保護電源切替スイッチを提供することを目的とする。
【００１５】
また、本発明は非同期切替時に主電源が遮断されると同時に予備電源が連結されるので、主電源と予備電源が互いに短絡（ｓｈｏｒｔ）することを防止するための転流（ｃｏｍｍｕｔａｔｉｏｎ）感知のための負荷電流および電圧検出アルゴリズムが不要であるためシステム制御複雑性が増大することを防止し、平均無故障時間（ＭＴＢＦ：Ｍｅａｎ  Ｔｉｍｅ  Ｂｅｔｗｅｅｎ  Ｆａｉｌｕｒｅ）が低下することを防止することを目的とする。
【００１６】
また、本発明の他の目的は、従来の集中型形態の切替スイッチでとは異なり、半導体工程設備のＰＬＣ分電盤内の電磁接触器の正格電流約１０［Ａ］未満の範囲で、分散型形態の切替スイッチ方式で連結する超小型高速切替スイッチを提供することを目的とする。
【００１７】
また、本発明の他の目的は、自然対流冷却方式による放熱システムを採択することによって冷却ファンを除去してメンテナンスを容易とさせることを目的とする。
【００１８】
本発明が解決しようとする課題は前記目的でのみ制限されず、前記で明示的に示していない他の技術的課題は、以下の本発明の構成および作用を通じて本発明が属する技術分野で通常の知識を有する者が容易に理解できるであろう。
【課題を解決するための手段】
【００１９】
本発明では、前記課題を解決するために以下の構成を含む。
【００２０】
本発明は、第１電源Ｖｉｎ１から供給される電源を無瞬断で供給できる第１スイッチング素子と、第２電源Ｖｉｎ２から供給される電源を無瞬断で供給できる第２スイッチング素子を含む過電流保護電源切替スイッチに関し、第１スイッチング素子はＦＥＴ両方向スイッチを含み、第２スイッチング素子は互いに並列連結されるＦＥＴ両方向スイッチ、ＳＣＲスウィチを含み、前記ＦＥＴ両方向スイッチは第１半導体スイッチＱ１および第２半導体スイッチＱ２を含み、第１半導体スイッチＱ１のソースと第２半導体スイッチＱ２のソースが互いに連結され、第１半導体スイッチＱ１および第２半導体スイッチＱ２のソースとドレインにはそれぞれダイオードＤ１、Ｄ２が逆方向並列連結され、第１電源Ｖｉｎ１に異常が発生すると、第１スイッチング素子の第１および第２半導体スイッチＱ１、Ｑ２のゲートに同時にオフ（Ｏｆｆ）信号が印加され、これと同時に第２スイッチング素子のＳＣＲスイッチ、ＦＥＴ両方向スイッチが順次ターンオンされるようにする駆動制御部を含むことを特徴とする。
【００２１】
本発明の前記駆動制御部は、第２スイッチング素子のＳＣＲスイッチ、ＦＥＴ両方向スイッチが順次ターンオンされた後、ＳＣＲスイッチはターンオフされ、ＦＥＴ両方向スイッチはターンオンが維持されるようにすることを特徴とする。
【００２２】
本発明の第２スイッチング素子はリレースイッチをさらに含み、前記リレースイッチは第２スイッチング素子のＦＥＴ両方向スイッチ、ＳＣＲスイッチと並列連結されるようにし、前記駆動制御部は第１電源Ｖｉｎ１に異常が発生すると、第１スイッチング素子の第１および第２半導体スイッチＱ１、Ｑ２のゲートに同時にオフ（Ｏｆｆ）信号が印加され、これと同時に第２スイッチング素子のＳＣＲスイッチ、リレースイッチ、ＦＥＴ両方向スイッチが順次ターンオンされるようにすることを特徴とする。
【００２３】
本発明の前記駆動制御部は、第２スイッチング素子のＳＣＲスイッチ、リレースイッチ、ＦＥＴ両方向スイッチが順次ターンオンされた後、ＳＣＲスイッチとリレースイッチはターンオフされ、ＦＥＴ両方向スイッチはターンオンが維持されるようにすることを特徴とする。
【００２４】
本発明の第２スイッチング素子のＦＥＴ両方向スイッチのターンオンが維持されて第２電源Ｖｉｎ２から出力側に電源が供給されている状態で、第１電源Ｖｉｎ１が所定の時間以上の間正常であるか過電流の解除が感知される場合、第１スイッチング素子のＦＥＴ両方向スイッチがターンオンされ、これと同時に第２スイッチング素子のＦＥＴ両方向スイッチはターンオフされることを特徴とする。
【００２５】
本発明の第１スイッチング素子は少なくとも２個以上を具備し、一つの第１スイッチング素子は第１電源Ｖｉｎ１の第１端子と出力側の第３端子の間に連結され、他の一つの第１スイッチング素子は第１電源Ｖｉｎ１の第２端子と出力側の第４端子の間に連結されることを特徴とする。
【００２６】
本発明の第２スイッチング素子は少なくとも２個以上を具備し、一つの第２スイッチング素子は第２電源Ｖｉｎ２の第１端子と出力側の第３端子の間に連結され、他の一つの第２スイッチング素子は第２電源Ｖｉｎ２の第２端子と出力側の第４端子の間に連結されることを特徴とする。
【００２７】
本発明の第１および第２半導体スイッチＱ１、Ｑ２は金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）または絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）であることを特徴とする。
【００２８】
本発明の前記駆動制御部には、第１スイッチング素子と第２スイッチング素子に同時にオン（Ｏｎ）信号が印加されることを防止するインターロック（Ｉｎｔｅｒｌｏｃｋ）回路が連結されることを特徴とする。
【００２９】
また、本発明は、第１電源Ｖｉｎ１から供給される電源を無瞬断で供給できる第１スイッチング素子と、第２電源Ｖｉｎ２から供給される電源を無瞬断で供給できる第２スイッチング素子を含み、第１スイッチング素子はＦＥＴ両方向スイッチを含み、第２スイッチング素子は互いに並列連結されるＦＥＴ両方向スイッチ、ＳＣＲスウィチを含み、前記ＦＥＴ両方向スイッチは第１半導体スイッチＱ１および第２半導体スイッチＱ２を含み、第１半導体スイッチＱ１のソースと第２半導体スイッチＱ２のソースが互いに連結され、第１半導体スイッチＱ１および第２半導体スイッチＱ２のソースとドレインにはそれぞれダイオードＤ１、Ｄ２が逆方向並列連結される過電流保護電源切替スイッチのスイッチング方法に関し、駆動制御部は第１電源Ｖｉｎ１に異常が発生すると、第１スイッチング素子の第１および第２半導体スイッチＱ１、Ｑ２のゲートに同時にオフ（Ｏｆｆ）信号が印加され、これと同時に第２スイッチング素子のＳＣＲスイッチ、ＦＥＴ両方向スイッチが順次ターンオンされるようにする第１段階Ｓ１００；前記駆動制御部は第１段階Ｓ１００で第２スイッチング素子のＳＣＲスイッチ、ＦＥＴ両方向スイッチが順次ターンオンされた後、ＳＣＲスイッチはターンオフされ、ＦＥＴ両方向スイッチはターンオンが維持されるようにする第２段階Ｓ２００；を含むことを特徴とする。
【００３０】
本発明の第２段階Ｓ２００でＦＥＴ両方向スイッチのターンオンが維持されて第２電源Ｖｉｎ２から出力側に電源が供給されている状態で、第１電源Ｖｉｎ１が所定の時間以上の間正常であるか過電流の解除が感知される場合、第１スイッチング素子のＦＥＴ両方向スイッチがターンオンされ、これと同時に第２スイッチング素子のＦＥＴ両方向スイッチはターンオフされる第３段階Ｓ３００；をさらに含むことを特徴とする。
【００３１】
本発明の第２スイッチング素子はリレースイッチをさらに含み、前記リレースイッチは第２スイッチング素子のＦＥＴ両方向スイッチ、ＳＣＲスイッチと並列連結されるようにし、第１段階Ｓ１００で前記駆動制御部は第１電源Ｖｉｎ１に異常が発生すると、第１スイッチング素子の第１および第２半導体スイッチＱ１、Ｑ２のゲートに同時にオフ（Ｏｆｆ）信号が印加され、これと同時に第２スイッチング素子のＳＣＲスイッチ、リレースイッチ、ＦＥＴ両方向スイッチが順次ターンオンされるようにし、第２段階Ｓ２００で前記駆動制御部は第１段階Ｓ１００で第２スイッチング素子のＳＣＲスイッチ、リレースイッチ、ＦＥＴ両方向スイッチが順次ターンオンされた後、ＳＣＲスイッチとリレースイッチはターンオフされ、ＦＥＴ両方向スイッチはターンオンが維持されるようにすることを特徴とする。
【００３２】
また、本発明は前記過電流保護電源切替スイッチのスイッチング方法を実行させるために媒体に保存されたコンピュータプログラムであり得る。
【発明の効果】
【００３３】
本発明は半導体製造工程設備に供給される無停電電源供給装置（ＵＰＳ：Ｕｎｉｎｔｅｒｒｕｐｔｉｂｌｅ  Ｐｏｗｅｒ  Ｓｕｐｐｌｙ  Ｓｙｓｔｅｍ）の出力電源が不安定な場合、安定した予備電源を無瞬断で供給することが可能な効果がある。
【００３４】
また、本発明は並列連結された複数の負荷のうち少なくともいずれか一つの負荷で短絡事故が発生しても、残りの他の負荷に安定した予備電源を無瞬断で供給することが可能な効果がある。
【００３５】
また、本発明は並列連結された複数の負荷のうち少なくともいずれか一つの負荷で短絡事故が発生して過電流が発生しても、予備電源を無瞬断で供給することが可能な効果がある。
【００３６】
また、本発明は非同期切替時に主電源が遮断されると同時に予備電源が連結されるので、主電源と予備電源が互いに短絡（ｓｈｏｒｔ）することを防止するための転流（ｃｏｍｍｕｔａｔｉｏｎ）感知のための負荷電流および電圧検出アルゴリズムが不要であるためシステム制御複雑性が増大することを防止し、平均無故障時間（ＭＴＢＦ：Ｍｅａｎ  Ｔｉｍｅ  Ｂｅｔｗｅｅｎ  Ｆａｉｌｕｒｅ）が低下することを防止することが可能な効果がある。
【００３７】
また、本発明は半導体工程設備のＰＬＣ分電盤内の電磁接触器の正格電流約１０［Ａ］未満の範囲で、分散型形態の切替スイッチ方式で連結する超小型高速切替スイッチを提供することが可能な効果がある。
【００３８】
また、本発明は自然対流冷却方式による放熱システムを採択することによって冷却ファンを除去してメンテナンスを容易とさせることが可能な効果がある。
【００３９】
本発明による効果は前記効果にのみ制限されず、前記で明示的に示していない他の効果は、以下の本発明の構成および作用を通じて本発明が属する技術分野で通常の知識を有する者が容易に理解できるであろう。
【図面の簡単な説明】
【００４０】
【図１】本発明の過電流保護電源切替スイッチによって二重化電源から負荷側に電力が供給される構成を概略的に図示した図面。
【図２】本発明の過電流保護電源切替スイッチに使われるスイッチング素子の一実施例を図示した図面。
【図３】本発明の過電流保護電源切替スイッチに使われるスイッチング素子の他の実施例を図示した図面。
【図４】従来技術としてＳＣＲスイッチとリレースイッチが並列連結されたスイッチング素子を図示した図面。
【図５】従来技術としてＦＥＴ単方向スイッチとリレースイッチが並列連結されたスイッチング素子を図示した図面。
【発明を実施するための形態】
【００４１】
以下、本発明の好ましい実施例に係る全体の構成および作用について説明する。このような実施例は例示的なものであって、本発明の構成および作用を制限するものではなく、実施例で明示的に示していない他の構成および作用も以下の本発明の実施例を通じて本発明が属する技術分野で通常の知識を有する者が容易に理解できる場合は本発明の技術的思想と言える。
【００４２】
以下、発明の具体的な実施例に係る全体の構成および動作について説明する。
【００４３】
図１は、本発明の過電流保護電源切替スイッチによって二重化電源から負荷側に電力が供給される構成を概略的に図示する。
【００４４】
図１を参照すると、第１電源Ｖｉｎ１の第１端子１、第２端子を通じて少なくとも一つ以上の電源切替スイッチ１００が連結され、第２電源Ｖｉｎ２の第１端子５、第２端子６を通じて少なくとも一つ以上の電源切替スイッチ２００が連結され、駆動制御部３００とインターロック回路４００によって動作され得る。
【００４５】
前記複数の電源切替スイッチ１００、２００は第１電源Ｖｉｎ１または第２電源Ｖｉｎ２から出力電圧Ｖｏｕｔを第３端子、第４端子を通じて負荷側に供給するが、負荷側には複数の負荷が並列連結される。
【００４６】
第１電源Ｖｉｎ１と第２電源Ｖｉｎ２はそれぞれ主電源と予備電源であって、無停電電源供給装置（ＵＰＳ：Ｕｎｉｎｔｅｒｒｕｐｔｉｂｌｅ  Ｐｏｗｅｒ  Ｓｕｐｐｌｙ）または韓国電力の電源のうちいずれか一つであり、半導体工場では安定した電源の供給のために無停電電源供給装置を主電源に連結し、予備電源を韓国電力の電源に連結する場合が一般的であり、無停電電源供給装置を追加的な予備電源として連結する場合もある。
【００４７】
前記無停電電源供給装置には数十個の電源切替スイッチ１００、２００と数十個のＰＬＣが連結され得るが、前記電源切替スイッチ１００、２００は小容量であって、放熱ファンを必要としない自然対流冷却方式による放熱システムを採択することが好ましい。
【００４８】
特に、本発明の電源切替スイッチ１００、２００は、半導体工程設備のＰＬＣ分電盤内の電磁接触器の正格電流である約１０［Ａ］未満の電流を供給することによって分散型形態の超小型電源切替スイッチを構成して放熱ファンを除去することによって無騒音駆動が可能であり、放熱ファンの寿命による放熱ファンの取り換えが不要であるという点でメンテナンスが容易である。
【００４９】
従来の集中型形態の大容量電源切替スイッチでは、放熱ファンの寿命によってメンテナンスのために放熱ファンを取り換えるためには電源切替スイッチの動作を停止しなければならず、このため電源の供給が遮断されて半導体工程設備も動作を停止しなければならない。
【００５０】
また、従来の集中型形態の大容量電源切替スイッチでは、放熱ファンを取り換えて電源切替スイッチの動作が開始されても半導体工程設備の生産条件が再び最適化されるように前記工程設備を再設定することが必要となり、このために、数週間にわたり得る時間が必要とされるため、放熱ファンの取り換えのために半導体工程設備をも動作を停止しなければならないということは莫大な経済的損失を誘発し得る。
【００５１】
一方、本発明の電源切替スイッチ１００、２００の負荷側には複数の半導体工程設備である複数の負荷が並列連結されるのが一般的であるが、このような複数の負荷のうちいずれか一つの負荷に短絡事故が発生する瞬間、主電源である無停電電源供給装置の電圧が降下して残りの他の負荷に供給される電源が不安定となる。
【００５２】
ところが、並列連結された複数の負荷のうちいずれか一つの負荷に短絡事故が発生しても並列連結された残りの負荷には安定した電源が供給されなければならない場合があるが、このような場合に、電圧が降下して不安定な主電源の連結を遮断して安定した予備電源を連結すると、このような連結のための電源切替スイッチに過電流が流れることになる。
【００５３】
図４は、従来技術としてＳＣＲスイッチとリレースイッチが並列連結されたスイッチング素子を図示する。
【００５４】
図４を参照すると、ＳＣＲスイッチとリレースイッチが並列連結されたスイッチング素子は、負荷段の短絡事故時にスイッチング素子が焼損することを防止しながらオン（Ｏｎ）動作を高速で遂行することはできるものの、リレースイッチのオフ（Ｏｆｆ）動作を高速で遂行することができない。
【００５５】
図５は、従来技術としてＦＥＴ単方向スイッチとリレースイッチが並列連結されたスイッチング素子を図示する。
【００５６】
図５を参照すると、ＦＥＴ単方向スイッチとリレースイッチが並列連結されたスイッチング素子は、オン（Ｏｎ）動作を高速で遂行することはできるものの、負荷段の短絡事故時にＦＥＴ単方向スイッチが焼損したり短絡し得、リレースイッチのオフ（Ｏｆｆ）動作を高速で遂行することができない。
【００５７】
しかし、本発明の過電流保護電源切替スイッチは負荷段の短絡事故時に電源切替スイッチが焼損したり、短絡することを防止しつつ、オン（Ｏｎ）動作とオフ（Ｏｆｆ）動作を高速で遂行することができる。
【００５８】
図２は、本発明の過電流保護電源切替スイッチに使われるスイッチング素子の一実施例を図示する。
【００５９】
図２を参照すると、本発明の過電流保護電源切替スイッチに使われるスイッチング素子は、互いに並列連結されるＦＥＴ両方向スイッチ２１０、ＳＣＲスイッチ２２０を含み、前記ＦＥＴ両方向スイッチ２１０は第１半導体スイッチＱ１および第２半導体スイッチＱ２を含み、第１半導体スイッチＱ１のソースと第２半導体スイッチＱ２のソースが互いに連結され、第１半導体スイッチＱ１および第２半導体スイッチＱ２のソースとドレインにはそれぞれダイオードＤ１、Ｄ２が逆方向並列連結される。
【００６０】
前記ＳＣＲスイッチ２２０も両方向に導通が可能であるように、２個のＳＣＲサイリスタを逆方向並列連結してゲート信号によってオン（Ｏｎ）動作を遂行できるようにする。
【００６１】
本発明の一実施例は図２のスイッチング素子を図１の過電流保護電源切替スイッチに使う場合であって、第１電源Ｖｉｎ１から供給される電源を無瞬断で供給できる第１スイッチング素子１００と、第２電源Ｖｉｎ２から供給される電源を無瞬断で供給できる第２スイッチング素子２００を含む過電流保護電源切替スイッチにおいて、第１スイッチング素子１００はＦＥＴ両方向スイッチ２１０を含み、第２スイッチング素子２００は互いに並列連結されるＦＥＴ両方向スイッチ２１０、ＳＣＲスイッチ２２０を含んでいる。
【００６２】
前記ＦＥＴ両方向スイッチ２１０は第１半導体スイッチＱ１および第２半導体スイッチＱ２を含み、第１半導体スイッチＱ１のソースと第２半導体スイッチＱ２のソースが互いに連結され、第１半導体スイッチＱ１および第２半導体スイッチＱ２のソースとドレインにはそれぞれダイオードＤ１、Ｄ２が逆方向並列連結される。
【００６３】
本発明では、第１電源Ｖｉｎ１に異常が発生すると、第１スイッチング素子１００の第１および第２半導体スイッチＱ１、Ｑ２のゲートに同時にオフ（Ｏｆｆ）信号が印加され、これと同時に第２スイッチング素子２００のＳＣＲスイッチ２２０、ＦＥＴ両方向スイッチ２１０が順次ターンオンされるようにする駆動制御部３００を含む。
【００６４】
第１電源Ｖｉｎ１が主電源で、第２電源Ｖｉｎ２が予備電源である場合、第１電源Ｖｉｎ１はＵＰＳ電源であり、第２電源Ｖｉｎ２は韓国電力の電源であり得るが、このような場合、第１スイッチング素子１００はＦＥＴ両方向スイッチだけでも安定した動作を遂行することができる。
【００６５】
主電源である第１電源Ｖｉｎ１が供給される状況で、出力電圧Ｖｏｕｔの第３端子３、第４端子４に並列連結された複数の負荷のうちいずれか一つの負荷で短絡事故が発生すると、並列連結された他の負荷に供給される電源電圧が降下する可能性があるため、主電源である第１電源Ｖｉｎ１を遮断し予備電源である第２電源Ｖｉｎ２を供給することになる。
【００６６】
もちろん、短絡事故が発生した負荷においては火災などの２次的な事故が起きないように措置が取られるが、これは本発明で扱う部分ではなく、本発明では並列連結されたいずれか一つの負荷の短絡事故にもかかわらず、並列連結された他の負荷には負荷の特性上安定した電源が供給されなければならない場合である。
【００６７】
ＵＰＳ電源の場合、負荷で短絡事故が発生すると、容量の限界のため電圧が容易に降下し得るが、ＵＰＳ電源に比べて韓国電力の電源は負荷で短絡事故が発生しても電圧が容易には降下しない。
【００６８】
第１スイッチング素子１００のＦＥＴ両方向スイッチ２１０はオフ（Ｏｆｆ）動作を高速で遂行することによって、主電源である第１電源Ｖｉｎ１を高速で遮断することができ、第２スイッチング素子２００のＳＣＲスイッチ２２０はオン（Ｏｎ）動作を高速で遂行することによって予備電源である第２電源Ｖｉｎ２を供給することができる。
【００６９】
また、第２スイッチング素子２００のＳＣＲスイッチ２２０はオン（Ｏｎ）動作を高速で遂行できるだけでなく、負荷側の短絡事故によって流れ得る過電流によって焼損し難いという長所がある。
【００７０】
まず第２スイッチング素子２００のＳＣＲスイッチ２２０によって予備電源である第２電源Ｖｉｎ２の供給が行われ、次いで負荷に流れる過電流および短絡電流によって連結が切れたり、負荷に連結されて使われるフューズや遮断器が開放（ｏｐｅｎ）されて過電流状態が解除されると、第２スイッチング素子２００のＦＥＴ両方向スイッチ２１０がターンオンされ、以降は第２スイッチング素子２００のＦＥＴ両方向スイッチ２１０のターンオンが維持されて予備電源である第２電源Ｖｉｎ２の供給が行われ、ＳＣＲスイッチ２２０はターンオフされる。
【００７１】
ＳＣＲスイッチ２２０はゲート信号によってターンオン動作を高速で遂行することができるが、ターンオフ動作は高速で遂行することが難しいため、予備電源である第２電源Ｖｉｎ２の供給を遮断する役割は第２スイッチング素子２００のＦＥＴ両方向スイッチ２１０が担当することになる。すなわち第２スイッチング素子２００のＦＥＴ両方向スイッチ２１０のターンオンが維持される間にＳＣＲスイッチ２２０のオフ（Ｏｆｆ）動作は高速で動作する必要がないのである。
【００７２】
図３は、本発明の過電流保護電源切替スイッチに使われるスイッチング素子の他の実施例を図示する。
【００７３】
図３を参照すると、本発明の過電流保護電源切替スイッチに使われるスイッチング素子は、互いに並列連結されるＦＥＴ両方向スイッチ２１０、ＳＣＲスイッチ２２０、リレースイッチ２３０を含み、前記ＦＥＴ両方向スイッチ２１０は第１半導体スイッチＱ１および第２半導体スイッチＱ２を含み、第１半導体スイッチＱ１のソースと第２半導体スイッチＱ２のソースが互いに連結され、第１半導体スイッチＱ１および第２半導体スイッチＱ２のソースとドレインにはそれぞれダイオードＤ１、Ｄ２が逆方向並列連結される。
【００７４】
前記ＳＣＲスイッチ２２０も両方向に導通が可能であるように、２個のＳＣＲサイリスタを逆方向並列連結してゲート信号によってオン（Ｏｎ）動作を遂行できるようにする。
【００７５】
前記リレースイッチ２３０は前記ＳＣＲスイッチ２２０に比べて許容電流の容量が大きいという点で、より大きな過電流に備えるための構成である。
【００７６】
本発明の他の実施例は図３のスイッチング素子を図１の過電流保護電源切替スイッチに使う場合であって、第１電源Ｖｉｎ１から供給される電源を無瞬断で供給できる第１スイッチング素子１００と、第２電源Ｖｉｎ２から供給される電源を無瞬断で供給できる第２スイッチング素子２００を含む過電流保護電源切替スイッチにおいて、第１スイッチング素子１００はＦＥＴ両方向スイッチ２１０を含み、第２スイッチング素子２００は互いに並列連結されるＦＥＴ両方向スイッチ２１０、ＳＣＲスイッチ２２０、リレースイッチ２３０を含んでいる。
【００７７】
前記ＦＥＴ両方向スイッチ２１０は第１半導体スイッチＱ１および第２半導体スイッチＱ２を含み、第１半導体スイッチＱ１のソースと第２半導体スイッチＱ２のソースが互いに連結され、第１半導体スイッチＱ１および第２半導体スイッチＱ２のソースとドレインにはそれぞれダイオードＤ１、Ｄ２が逆方向並列連結される。
【００７８】
本発明では、第１電源Ｖｉｎ１に異常が発生すると、第１スイッチング素子１００の第１および第２半導体スイッチＱ１、Ｑ２のゲートに同時にオフ（Ｏｆｆ）信号が印加され、これと同時に第２スイッチング素子２００のＳＣＲスイッチ２２０、リレースイッチ２３０、ＦＥＴ両方向スイッチ２１０が順次ターンオンされるようにする駆動制御部３００を含む。
【００７９】
第１スイッチング素子１００のＦＥＴ両方向スイッチ２１０はオフ（Ｏｆｆ）動作を高速で遂行することによって主電源である第１電源Ｖｉｎ１を遮断することができ、第２スイッチング素子２００のＳＣＲスイッチ２２０はオン（Ｏｎ）動作を高速で遂行することによって予備電源である第２電源Ｖｉｎ２を供給することができる。
【００８０】
また、第２スイッチング素子２００のＳＣＲスイッチ２２０はオン（Ｏｎ）動作を高速で遂行することができるだけでなく、負荷側の短絡事故によって流れ得る過電流によって焼損し難いという長所がある。
【００８１】
前記リレースイッチ２３０は、前記ＳＣＲスイッチ２２０に比べて許容電流の容量が大きいという点でより大きな過電流に備えることができるという長所がある反面、高速動作が難しいという短所があるため、これを考慮してＳＣＲスイッチ２２０のオン（Ｏｎ）動作が高速で遂行された後に前記リレースイッチ２３０のオン（Ｏｎ）動作が遂行されることになる。
【００８２】
すなわち、高速のオン（Ｏｎ）動作は前記ＳＣＲスイッチ２２０が担当するようにし、許容電流の大きな容量は前記リレースイッチ２３０が担当するようにするものである。
【００８３】
まず第２スイッチング素子２００の前記ＳＣＲスイッチ２２０と前記リレースイッチ２３０によって予備電源である第２電源Ｖｉｎ２の供給が行われ、次いで負荷に流れる過電流および短絡電流によって連結が切れたり、負荷に連結されて使われるフューズや遮断器が開放（ｏｐｅｎ）されて過電流状態が解除されると、第２スイッチング素子２００の前記ＦＥＴ両方向スイッチ２１０がターンオンされ、以降は第２スイッチング素子２００のＦＥＴ両方向スイッチ２１０のターンオンが維持されて予備電源である第２電源Ｖｉｎ２の供給が行われ、前記ＳＣＲスイッチ２２０と前記リレースイッチ２３０はターンオフされる。
【００８４】
前記ＳＣＲスイッチ２２０はゲート信号によってターンオン動作を高速で遂行することができるが、ターンオフ動作は高速で遂行することが難しく、前記リレースイッチ２３０も許容電流の容量は大きいがターンオフ動作を高速で遂行することが難しいため、予備電源である第２電源Ｖｉｎ２の供給を遮断するターンオフ動作は第２スイッチング素子２００の前記ＦＥＴ両方向スイッチ２１０が担当することになる。すなわち、第２スイッチング素子２００のＦＥＴ両方向スイッチ２１０のターンオンが維持される間に前記ＳＣＲスイッチ２２０と前記リレースイッチ２３０のオフ（Ｏｆｆ）動作は高速で動作する必要がないのである。
【００８５】
すなわち、高速のオン（Ｏｎ）動作は前記ＳＣＲスイッチ２２０が担当するようにし、許容電流の大きな容量は前記リレースイッチ２３０が担当するようにするものであり、高速のオフ（Ｏｆｆ）動作は前記ＦＥＴ両方向スイッチ２１０が担当するようにするものである。
【００８６】
前記駆動制御部３００は第１電源Ｖｉｎ１に異常が発生すると、第１スイッチング素子１００が含むＦＥＴ両方向スイッチ２１０の第１半導体スイッチＱ１および第２半導体スイッチＱ２のゲートに同時にオフ（Ｏｆｆ）信号を印加し、これと同時に第２スイッチング素子２００に同時にオン（Ｏｎ）信号を印加する。
【００８７】
この時、第１スイッチング素子１００のＦＥＴ両方向スイッチ２１０の第１半導体スイッチＱ１および第２半導体スイッチＱ２のゲートに同時にオフ（Ｏｆｆ）信号を印加した後、実際にオフ（Ｏｆｆ）となるまでは若干の遅延時間が必要であり、これは回路が短絡（ｓｈｏｒｔ）することを防止するためのものであって、第１スイッチング素子１００の第１半導体スイッチＱ１および第２半導体スイッチＱ２が実際にオフ（Ｏｆｆ）となった後に第２スイッチング素子２００にオン（Ｏｎ）信号を印加することが好ましく、このような遅延時間は数ｕｓに過ぎないため、高速の動作時間を有する本発明の電源切替スイッチにおいては無視できる時間である。
【００８８】
同様に、第２スイッチング素子２００のＦＥＴ両方向スイッチ２１０の第１半導体スイッチＱ１および第２半導体スイッチＱ２のゲートにオフ（Ｏｆｆ）信号を印加した後、実際にオフ（Ｏｆｆ）となるまでは若干の遅延時間が必要である。
【００８９】
また、第１スイッチング素子１００と第２スイッチング素子２００に同時にオン（Ｏｎ）信号が印加されることを防止できるように、前記駆動制御部３００にはインターロック（Ｉｎｔｅｒｌｏｃｋ）回路４００が連結されることが好ましい。
【００９０】
図面に図示されてはいないが、電源感知部を具備して第１電源Ｖｉｎ１および第２電源Ｖｉｎ２に異常が発生するかをモニタリングし、第１電源Ｖｉｎ１に異常が発生し第２電源Ｖｉｎ２に異常がなければ、例えば、第１電源Ｖｉｎ１で所定時間の間所定の瞬間電圧降下が発生し第２電源Ｖｉｎ２が正常な場合、第１電源Ｖｉｎ１から第２電源Ｖｉｎ２に切替動作が遂行される。
【００９１】
負荷側にも負荷の短絡事故を感知するために電流感知部を具備して負荷側の電流ピーク値を感知することが好ましい。
【００９２】
また、第１電源Ｖｉｎ１から第２電源Ｖｉｎ２に切替動作が遂行された後、所定時間の間第１電源Ｖｉｎ１が正常であるか過電流の解除が感知されると、第２電源Ｖｉｎ２から第１電源Ｖｉｎ１に復帰することになる。
【００９３】
すなわち、本発明は二重化電源を連結するためのものであって、２個以上の二重化電源のうち良質の電源を負荷に供給することによって、電源の変動に敏感な半導体工程設備側に安定した電源を供給することになる。
【００９４】
本発明の第１スイッチング素子１００および第２スイッチング素子２００の動作をより具体的に説明すると、第１半導体スイッチＱ１および第２半導体スイッチＱ２は互いに逆方向直列連結された状態で同時にオン（Ｏｎ）またはオフ（Ｏｆｆ）信号が印加されているところ、第１半導体スイッチＱ１および第２半導体スイッチＱ２が同時に導通することはなく、第１半導体スイッチＱ１および第２半導体スイッチＱ２それぞれのソースとドレインに逆方向並列連結されているダイオードＤ１、Ｄ２を通じて電源が半導体工程設備側に印加されることになる。
【００９５】
すなわち、第１半導体スイッチＱ１および第２半導体スイッチＱ２は、互いに逆方向直列連結された状態でゲートに同時にオン（Ｏｎ）信号が印加され、交流電源が印加される状態で交流電源である第１電源Ｖｉｎ１が（＋）になると、第１半導体スイッチＱ１、ダイオードＤ２が導通して第１電源Ｖｉｎ１が端子３（３）および端子４（４）に出力電圧Ｖｏｕｔを印加し、交流電源である第１電源Ｖｉｎ１が（−）になると、ダイオードＤ１、第２半導体スイッチＱ２を通じて第１電源Ｖｉｎ１が端子３（３）および端子４（４）に出力電圧Ｖｏｕｔを印加することになる。
【００９６】
交流電源である第１電源Ｖｉｎ１に異常が発生せずに安定した電源の供給が継続して遂行される場合、第１スイッチング素子１００の第１半導体スイッチＱ１および第２半導体スイッチＱ２は継続してオン（Ｏｎ）状態を維持してスイッチング動作が遂行されないため、スイッチング動作から起因するサージ電圧の頻繁な発生およびスイッチング動作と容量性負荷による電圧飽和現象の頻繁な発生が防止され得る。
【００９７】
前記駆動制御部３００は第１電源Ｖｉｎ１から半導体工程設備側に供給される電源に異常が感知される場合、第１スイッチング素子１００の第１および第２半導体スイッチＱ１、Ｑ２のゲートに同時にオフ（Ｏｆｆ）信号が印加され、これと同時に第２スイッチング素子２００のＳＣＲスイッチ２２０、ＦＥＴ両方向スイッチ２１０が順次ターンオンされるようにする第１段階を遂行するＳ１００。
【００９８】
前記駆動制御部３００は第１段階Ｓ１００で第２スイッチング素子２００のＳＣＲスイッチ２２０、ＦＥＴ両方向スイッチ２１０が順次ターンオンされた後、ＳＣＲスイッチ２２０はターンオフされ、ＦＥＴ両方向スイッチ２１０はターンオンが維持されるようにする第２段階を遂行するＳ２００。
【００９９】
まず第２スイッチング素子２００のＳＣＲスイッチ２２０によって予備電源である第２電源Ｖｉｎ２の供給が行われ、次いで負荷に流れる過電流および短絡電流によって連結が切れたり、負荷に連結されて使われるフューズや遮断器が開放（ｏｐｅｎ）されて過電流状態が解除されると、第２スイッチング素子２００のＦＥＴ両方向スイッチ２１０がターンオンされ、以降は第２スイッチング素子２００のＦＥＴ両方向スイッチ２１０のターンオンが維持されて予備電源である第２電源Ｖｉｎ２の供給が行われ、ＳＣＲスイッチ２２０はターンオフされる。
【０１００】
前記駆動制御部３００は第２段階Ｓ２００でＦＥＴ両方向スイッチ２１０のターンオンが維持されて第２電源Ｖｉｎ２から出力側に電源が供給されている状態で、第１電源Ｖｉｎ１が所定の時間以上の間正常であるか過電流の解除が感知される場合、第１スイッチング素子１００のＦＥＴ両方向スイッチ２１０がターンオンされ、これと同時に第２スイッチング素子２００のＦＥＴ両方向スイッチ２１０はターンオフされる第３段階を遂行するＳ３００。
【０１０１】
交流電源である第１電源Ｖｉｎ１から半導体工程設備側に供給される電源が遮断され、交流電源である第２電源Ｖｉｎ２から半導体工程設備側に供給される電源が連結された後、前記駆動制御部３００は交流電源である第１電源Ｖｉｎ１から半導体工程設備側に供給される電源が所定の時間以上の間正常であるか過電流の解除が感知される場合、第１スイッチング素子１００の第１および第２半導体スイッチＱ１、Ｑ２のゲートに同時にオン（Ｏｎ）信号を印加し、これと同時に、第２スイッチング素子２００の第１および第２半導体スイッチＱ１、Ｑ２のゲートに同時にオフ（Ｏｆｆ）信号が印加されるようにする。
【０１０２】
また、本発明の第２スイッチング素子２００はリレースイッチ２３０をさらに含み、前記リレースイッチ２３０は第２スイッチング素子２００のＦＥＴ両方向スイッチ２１０、ＳＣＲスイッチ２２０と互いに並列連結されるようにすることができる。
【０１０３】
本発明の第２スイッチング素子２００がリレースイッチ２３０をさらに含む場合、第１段階Ｓ１００で前記駆動制御部３００は第１電源Ｖｉｎ１に異常が発生すると、第１スイッチング素子１００の第１および第２半導体スイッチＱ１、Ｑ２のゲートに同時にオフ（Ｏｆｆ）信号が印加され、これと同時に第２スイッチング素子２００のＳＣＲスイッチ２２０、リレースイッチ２３０、ＦＥＴ両方向スイッチ２１０が順次ターンオンされるようにし、第２段階Ｓ２００で前記駆動制御部３００は第１段階Ｓ１００で第２スイッチング素子２００のＳＣＲスイッチ２２０、リレースイッチ２３０、ＦＥＴ両方向スイッチ２１０が順次ターンオンされた後、ＳＣＲスイッチ２２０とリレースイッチ２３０はターンオフされ、ＦＥＴ両方向スイッチ２１０はターンオンが維持されるようにすることになる。
【０１０４】
まず第２スイッチング素子２００の前記ＳＣＲスイッチ２２０と前記リレースイッチ２３０によって予備電源である第２電源Ｖｉｎ２の供給が行われ、次いで負荷に流れる過電流および短絡電流によって連結が切れたり、負荷に連結されて使われるフューズや遮断器が開放（ｏｐｅｎ）されて過電流状態が解除されると、第２スイッチング素子２００の前記ＦＥＴ両方向スイッチ２１０がターンオンされ、以降は第２スイッチング素子２００のＦＥＴ両方向スイッチ２１０のターンオンが維持されて予備電源である第２電源Ｖｉｎ２の供給が行われ、前記ＳＣＲスイッチ２２０と前記リレースイッチ２３０はターンオフされる。
【０１０５】
本発明では、第１スイッチング素子１００の第１、第２半導体スイッチＱ１、Ｑ２のゲートに同時にオン（Ｏｎ）信号が印加されるか、同時にオフ（Ｏｆｆ）信号が印加されるという点で両方向に導通が可能であるため、負荷側から電源側に逆潮流の問題が発生する可能性があるが、このような逆潮流を防止するための構成は一般的に電源側に別途に設けているので、本発明では負荷側から発生する逆潮流は問題とならない。
【０１０６】
ただし、本発明では第１電源Ｖｉｎ１と第２電源Ｖｉｎ２が同期化されていない状態で第１スイッチング素子１００にオン（Ｏｎ）信号を印加しつつ、同時に第２スイッチング素子２００にオフ（Ｏｆｆ）信号が印加される場合、遅延性負荷が連結されると第１電源Ｖｉｎ１と第２電源Ｖｉｎ２が互いに短絡する場合が発生し得る。
【０１０７】
これを防止するために、本発明の好ましい実施例では第１スイッチング素子１００を少なくとも２個以上を具備し、一つの第１スイッチング素子１００は第１電源Ｖｉｎ１の第１端子１と半導体工程設備側の第３端子３の間に連結され、他の一つの第１スイッチング素子１００は第１電源Ｖｉｎ１の第２端子２と半導体工程設備側の第４端子４の間に連結されるようにする。
【０１０８】
第２スイッチング素子２００も少なくとも２個以上を具備し、一つの第２スイッチング素子２００は第２電源Ｖｉｎ２の第１端子５と半導体工程設備側の第３端子３の間に連結され、他の一つの第２スイッチング素子２００は第２電源Ｖｉｎ２の第２端子６と半導体工程設備側の第４端子４の間に連結されるようにする。
【０１０９】
すなわち、本発明は従来の半導体スイッチ方式電源切替スイッチであるシリコン制御整流素子（ＳＣＲ：Ｓｉｌｉｃｏｎ  Ｃｏｎｔｒｏｌｌｅｄ  Ｒｅｃｔｉｆｉｅｒ）を使うＳＴＳ（Ｓｔａｔｉｃ  Ｔｒａｎｓｆｅｒ  Ｓｗｉｔｃｈｅｓ）方式電源切替スイッチとは異なって、非同期切替時にも短絡（ｓｈｏｒｔ）することを防止するための転流（ｃｏｍｍｕｔａｔｉｏｎ）時間が不要であり、このため、転流（ｃｏｍｍｕｔａｔｉｏｎ）感知のための負荷電流および電圧検出アルゴリズムが不要となり、システム制御の複雑性が低減して平均無故障時間（ＭＴＢＦ：Ｍｅａｎ  Ｔｉｍｅ  Ｂｅｔｗｅｅｎ  Ｆａｉｌｕｒｅ）が増大する。
【０１１０】
また、本発明では第１電源Ｖｉｎ１と第２電源Ｖｉｎ２が同期化された場合と同期化されていない場合のいずれも、第１スイッチング素子１００にオン（Ｏｎ）信号を印加しつつ同時に第２スイッチング素子２００にオフ（Ｏｆｆ）信号が印加することができる。
【０１１１】
一方、本発明では、第１スイッチング素子１００と第２スイッチング素子２００に使われるＦＥＴ両方向スイッチ２１０の第１および第２半導体スイッチＱ１、Ｑ２を金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）または絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）で構成することによって、ゲートにオン（Ｏｎ）信号とオフ（Ｏｆｆ）信号の印加時に応答時間が数ｕｓ以下で動作可能であるため、第１および第２半導体スイッチＱ１、Ｑ２のゲートにオフ（Ｏｆｆ）信号を印加すると、数ｕｓ以下の応答時間内にすかさず第１および第２半導体スイッチＱ１、Ｑ２がターンオフされ得る。
【０１１２】
また、本発明では第１スイッチング素子１００と第２スイッチング素子２００のＦＥＴ両方向スイッチ２１０に使われる第１および第２半導体スイッチＱ１、Ｑ２を金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）または絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）で構成することによって、第１スイッチング素子１００のゲートにオフ（Ｏｆｆ）信号を印加すると同時に第２スイッチング素子２００のゲートにオン（Ｏｎ）信号を印加する切替動作をすることができ、その反対に第１スイッチング素子１００のゲートにオン（Ｏｎ）信号を印加すると同時に第２スイッチング素子２００のゲートにオフ（Ｏｆｆ）信号を印加する切替動作をすることができるようになる。
【０１１３】
すなわち、高速のオフ（Ｏｆｆ）動作は前記ＦＥＴ両方向スイッチ２１０が担当するようにし、高速のオン（Ｏｎ）動作は前記ＳＣＲスイッチ２２０が担当するようにし、許容電流の大きな容量は前記ＳＣＲスイッチ２２０または前記リレースイッチ２３０が担当するようにすることによって、本発明の電源切替スイッチは高速で動作しつつ、過電流が流れても安定的に動作できるようになる。
【０１１４】
また、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）または絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）の他にも、オン（Ｏｎ）およびオフ（Ｏｆｆ）制御が可能なスイッチング特性を有する電力用半導体であれば、すなわちゲートにオン（Ｏｎ）信号とオフ（Ｏｆｆ）信号の印加時に応答時間が数ｕｓ以下で動作可能であれば、本発明のＦＥＴ両方向スイッチ２１０に使うことができる。
【０１１５】
また、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）または絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）で構成される第１および第２半導体スイッチＱ１、Ｑ２にそれぞれ逆方向並列でダイオードＤ１、Ｄ２が連結されているが、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の場合にはその内部に逆方向並列連結された寄生ダイオードがすでに形成されているので、このような寄生ダイオードを前記逆方向並列連結されるダイオードＤ１、Ｄ２として動作するようにしてもよい
【符号の説明】
【０１１６】
１、２：第１電源Ｖｉｎ１の第１端子、第２端子
３、４：出力電圧Ｖｏｕｔの第３端子、第４端子
５、６：第２電源Ｖｉｎ２の第１端子、第２端子
１００：第１スイッチング素子
２００：第２スイッチング素子
２１０：ＦＥＴ両方向スイッチ
２２０：ＳＣＲスイッチ
２３０：リレースイッチ
２４０：ＦＥＴ単方向スイッチ
３００：駆動制御部
４００：インターロック回路
Ｑ１：第１半導体スイッチ
Ｑ２：第２半導体スイッチ
Ｄ１、Ｄ２：ダイオード
【図１】
2021516034.tif 000003
【図２】
2021516034.tif 000004
【図３】
2021516034.tif 000005
【図４】
2021516034.tif 000006
【図５】
2021516034.tif 000007
【国際調査報告】
2021516034.tif 000008
2021516034.tif 000009
2021516034.tif 000010
2021516034.tif 000011