(57)【要約】  基準電圧源回路（１００）は、特定用途向け集積回路に基準電圧（ＶＢＧ）を供給するために使用される。基準電圧源回路（１００）は、動作電圧を印加するための電圧入力と、接地接続と、基準電圧（ＶＢＧ）を供給するための電圧出力と、パワーオンリセット信号（ＲＳＴ）を供給するための信号出力とを備える。基準電圧源回路（１００）は、絶対温度に比例する電流を生成するために、電圧入力と接地接続部との間に接続されたＩＰＴＡＴ回路を含み、基準電圧源回路は、基準電圧が目標値に到達し、さらに動作電圧の電圧値およびプルダウン抵抗値により決定される最小電流強度に到達しまたはそれを超える電流量を有する電流がＩＰＴＡＴ回路に流れた場合にのみ、パワーオンリセット信号（ＲＳＴ）を提供するように構成されている。
2021510879.tif 000002
【特許請求の範囲】
【請求項１】
特定用途向け集積回路に基準電圧（ＶＢＧ）を供給するために、動作電圧を印加するための電圧入力部と、接地接続部と、基準電圧（ＶＢＧ）を供給するための電圧出力部と、パワーオンリセット信号（ＲＳＴ）を供給するための信号出力部とを備える基準電圧源回路（１００）であって、
当該基準電圧源回路（１００）は、絶対温度に比例する電流を生成するために前記電圧入力部と前記接地接続部との間に接続されたＩＰＴＡＴ回路を備え、
前記基準電圧源回路（１００）は、前記基準電圧が目標値に到達し、さらに前記動作電圧の電圧値およびプルダウン抵抗値により決定される最小電流強度に到達しまたは当該最小電流強度を超えた電流強度の電流がＩＰＴＡＴ回路に流れた場合にのみ、パワーオンリセット信号（ＲＳＴ）を供給するように構成されている、ことを特徴とする基準電圧源回路（１００）。
【請求項２】
請求項１に記載の基準電圧源回路（１００）であって、
前記ＩＰＴＡＴ回路は、異なる電流−電圧特性を有する第１および第２のバイポーラトランジスタ（Ｑ１、Ｑ２）を備えており、前記第１のバイポーラトランジスタ（Ｑ１）が前記第２のバイポーラトランジスタ（Ｑ２）よりも大きく、
ＩＰＴＡＴ回路抵抗器（Ｒ１）では、前記第１のバイポーラトランジスタ（Ｑ１）のエミッタが前記ＩＰＴＡＴ回路抵抗器（Ｒ１）を介して前記接地接続部に接続され、かつ、前記第２のバイポーラトランジスタ（Ｑ２）のエミッタが前記接地接続部に直接に接続されており、
前記第１のバイポーラトランジスタ（Ｑ１）を流れる電流を、前記第２のバイポーラトランジスタ（Ｑ２）を含む第１の電流経路にコピーする第１のカレントミラー（Ｍ１、Ｍ２）と、第２のカレントミラー（Ｍ３、Ｍ５）と、第４のＭＯＳトランジスタ（Ｍ４）と、第６のバイポーラトランジスタ（Ｑ６）とが備えられ、
前記第４のＭＯＳトランジスタのドレイン端子が前記電圧入力部に接続され、前記第４のＭＯＳトランジスタのゲート端子が前記第２のバイポーラトランジスタのコレクタに接続され、前記第４のＭＯＳトランジスタのソース端子が前記第１、第２および第６のバイポーラトランジスタのベースに接続されており、
当該基準電圧源回路（１００）は、さらに、前記電圧入力部と前記接地接続部との間に第２の電流経路を備え、
前記第６のバイポーラトランジスタ（Ｑ６）のエミッタが前記接地接続部に接続され、前記第６のバイポーラトランジスタ（Ｑ６）のコレクタが前記第６のバイポーラトランジスタ（Ｑ６）のベースに接続され、前記第２の電流経路が、プルダウン抵抗値を有するプルダウン抵抗器（Ｒ３）を含み、前記第２のカレントミラー（Ｍ３、Ｍ５）が、前記第４のＭＯＳトランジスタ（Ｍ４）を流れる電流を前記第２の電流経路にコピーし、前記第４のＭＯＳトランジスタを流れる電流が前記第１および第２のバイポーラトランジスタ（Ｑ１、Ｑ２）が導通する程に高い場合にプルダウン抵抗器を介した電圧降下がさらに増大しないように、プルダウン抵抗値（Ｒ３）が選択されている、
基準電圧源回路（１００）。
【請求項３】
請求項２に記載の基準電圧源回路（１００）であって、前記電圧入力部と前記接地接続部との間の第３の電流経路と第３のカレントミラー（Ｍ１、Ｍ６）とをさらに備え、前記第３の電流経路が第３のバイポーラトランジスタ（Ｑ３）を含み、前記第３のカレントミラー（Ｍ１、Ｍ６）が、前記第１のバイポーラトランジスタ（Ｑ１）を流れるさらなる電流を前記第３の電流経路に増大させてコピーし、前記第４のＭＯＳトランジスタ（Ｍ４）のソース端子が前記第３のバイポーラトランジスタ（Ｑ３）のベースに接続されている、基準電圧源回路（１００）。
【請求項４】
請求項３に記載の基準電圧源回路（１００）であって、前記第２の電流経路でカレントミラー（Ｍ３、Ｍ５）とプルダウン抵抗器（Ｒ３）との間に配置された第１ノードに接続された第１のシュミットトリガ（Ｘ１）と、前記第３の電流経路で前記第３のカレントミラー（Ｍ１、Ｍ６）と前記第３のバイポーラトランジスタ（Ｑ３）との間に配置された第２ノードに接続された第２のシュミットトリガ（Ｘ２）とを備える基準電圧源回路（１００）。
【請求項５】
請求項４に記載の基準電圧源回路（１００）であって、ＮＡＮＤゲートをさらに備え、前記第１および第２のシュミットトリガ（Ｘ１、Ｘ２）の出力部が前記ＮＡＮＤゲートの入力部に接続されており、前記ＮＡＮＤゲートの出力部がパワーオンリセット信号（ＲＳＴ）を提供するための信号出力部に接続されている、基準電圧源回路（１００）。
【請求項６】
請求項３、４または５に記載の基準電圧源回路（１００）であって、前記電圧入力部と前記接地接続部との間の第４の電流経路と、第４のカレントミラー（Ｍ１、Ｍ８）とをさらに備え、前記第４の電流経路が、直列に接続されたさらなる抵抗器（Ｒ４）および第４のバイポーラトランジスタ（Ｑ４）を含み、前記第４のバイポーラトランジスタ（Ｑ４）のベースとコレクタとが互いに接続されており、前記第４のカレントミラー（Ｍ１、Ｍ８）がさらなる電流を前記第４の電流経路にコピーし、さらに前記第４の電流経路で前記第４のカレントミラー（Ｍ１、Ｍ８）と前記さらなる抵抗器（Ｒ４）との間に配置されて参照電圧（ＶＢＧ）を提供するための当該電圧出力部に接続されたさらなるノードを備える、基準電圧源回路（１００）。
【請求項７】
請求項６に記載の基準電圧源回路（１００）であって、前記第４の電流経路を流れる当該さらなる電流のコピーを減衰させて前記第３の電流経路にコピーする第５のカレントミラー（Ｍ９、Ｍ７）をさらに備える基準電圧源回路（１００）。
【請求項８】
請求項１から７までのいずれか１項に記載の基準電圧源回路であって、動作電圧をフィルタリングするためのＲＣフィルタをさらに備え、該ＲＣフィルタが前記電圧入力部に接続されている、基準電圧源回路。
【請求項９】
請求項１から８までのいずれか１項に記載の基準電圧源回路であって、前記パワーオンリセット信号を遅延させるタイミング素子をさらに備える基準電圧源回路。
【請求項１０】
請求項１から９までのいずれか１項に記載の基準電圧源回路上に集積回路を備える車両。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワーオンリセット信号を組み合わせた基準電圧源回路に関する。
【背景技術】
【０００２】
特定用途向け集積回路（ＡＳＩＣ）および他の回路では、電圧調整器、比較器、内部リセット監視、基準電流の推定、および他の目的に使用される電圧基準がしばしば必要とされる。電圧基準を提供するためにはバンドギャップ原理を使用することができる。バンドギャップ原理にしたがって機能する従来技術による汎用の基準電圧源回路の一例を図１に示す。この基準電圧源回路は、動作電圧が印加される電圧入力部に接続されたカレントミラー回路に基づいている。この場合、カレントミラーは、同一構成のＭＯＳトランジスタＭ１、Ｍ２を含み、これらのトランジスタのゲートは互いに接続されている。第１のＭＯＳトランジスタＭ１の場合、ゲートはドレイン端子にも接続されている。この第１のＭＯＳトランジスタＭ１のドレイン端子は第１のバイポーラトランジスタＱ１のコレクタに直接に接続されている。第１バイポーラトランジスタＱ１のエミッタは第１抵抗を介して接地部に接続されている。第１バイポーラトランジスタＱ１のベースは第２バイポーラトランジスタＱ２のベースに接続されている。第２バイポーラトランジスタＱ２のベースもコレクタに接続されている。第２バイポーラトランジスタＱ２のコレクタは、第２抵抗Ｒ２を介してＭＯＳトランジスタＭ２のドレイン端子に接続されている。この回路は、ＭＯＳトランジスタＭ２のドレイン端子に基準電圧ＵＢＧを供給する。
【０００３】
カレントミラーによって、既存の電流と同一の電流、または既存の電流に対して一定の比率の電流を生成することが可能である。後者の変形例では、例えば、構造が同一であるか、または同様に形成されているが、面積は同じではないバイポーラトランジスタまたはＭＯＳトランジスタが使用される。したがって、活性領域、エミッタ領域またはゲート領域の面積比によって、単にこれらの領域を介して電流の比を決定することができる。
【０００４】
２つのバイポーラトランジスタは同一構造、すなわち、同一または設計上同一である。しかしながら、面積は同じではない。バイポーラトランジスタＱ１の面積はバイポーラトランジスタＱ２の面積よりもｎ倍だけ大きい。ここで、ｎは１より大きい自然数である。したがって、ｎは、Ｑ１／Ｑ２のサイズ比である。
【０００５】
ＩＰＴＡＴ回路抵抗Ｒ１によるバイポーラトランジスタＱ１の電流負帰還と共に、バイポーラトランジスタＱ１、Ｑ２に対して異なる電流−電圧特性ＩＣ１（ＵＢ）およびＩＣ２（ＵＢ）が生じる。Ｍ１およびＭ２からなるカレントミラーは、ベース電圧ＵＢおよびコレクタ電流ＩＣ１およびＩＣ２の両方が同じとなるバイポーラトランジスタの両方の動作点を設定する。この場合、Ｑ２のベース−エミッタ間電圧ＵＢＥ２は、ΔＵＢＥ＝ｋＴ／ｑ×ｌｎ（ｎ）だけＱ１のベース−エミッタ間電圧ＵＢＥ１よりも大きい。ここで、ｋはボルツマン定数であり、Ｔは絶対温度であり、ｑは電子の電荷である。電圧差ΔＵＢＥは、ＩＰＴＡＴ回路抵抗Ｒ１の選択と共に、Ｑ１のコレクタ電流ＩＣ１もしくはＱ２のコレクタ電流ＩＣ２、および、Ｍ１のドレイン−ソース間電流ＩＤＳ１もしくはＭ２のドレイン−ソース間電流ＩＤＳ２をＩＣ１＝ＩＣ２＝ＩＤＳ１＝ＩＤＳ２＝ＩＰＴＡＴ＝１／Ｒ１×ｋＴ／ｑ×ｌｎ（ｎ）で確定させる。電流ＩＰＴＡＴは温度に強く依存する。電流ＩＰＴＡＴ（英語：ｐｒｏｐｏｒｔｉｏｎａｌ  ｔｏ  ａｂｓｏｌｕｔｅ  ｔｅｍｐｅｒａｔｕｒｅ：ＰＴＡＴ）は絶対温度に比例する。多くの用途、例えば自動車分野で一般的である−４０℃〜１５０℃の温度範囲内で、この電流は２倍に増加する。しかしながら、同時に、バイポーラトランジスタＱ１およびＱ２のベース−エミッタ間電圧も温度依存性が高く、前記の一般的な温度範囲で半減する。ベース−エミッタ間電圧の温度曲線とコレクタ電流の温度曲線はいずれもほぼ直線的である。したがって、抵抗器Ｒ２の適切な選択により、（抵抗器Ｒ２を流れるコレクタ電流ＩＣ２による）Ｒ２を介した電圧降下ＵＲ２とベース−エミッタ電圧ＵＢＥ２との合計ＵＢＧが一次近似で温度に依存しないことを保証することができる。この合計電圧ＵＢＧをバンドギャップ電圧と呼ぶ。バンドギャップ電圧は、使用される半導体技術にかかわらず、約１．２５Ｖである。このバンドギャップ基準電圧源回路は、ＩＣ１＝ＩＣ２との条件を電流０に対しても満たすので、起動回路が必要となる。
【０００６】
図１に示す基準電圧源回路は、特定の動作電圧からしか正しく動作することができない。上述した動作点を設定することができる程に動作電圧が十分に高いときにはじめて基準電圧ＵＢＧ＝ＵＲ２＋ＵＢＥ２を達成することができる。このためには、ＭＯＳトランジスタＭ２のドレイン−ソース間電圧ＵＤＳ２を約２００ｍＶ（ドレイン−ソース間飽和電圧）以上に設定することができるようにする必要もある。したがって、図１に示す基準電圧源回路は、約１．５Ｖの動作電圧でようやく障害なしに動作することができる。
【０００７】
基本的には、基準電圧が、最小限に必要な特定の動作電圧を超えるとようやく有効であるといえる。それよりも低い場合には動作電圧は低すぎ、電圧調整器および／または比較器などの後段の回路のための電圧基準として使用することができない。上昇または降下する動作電圧は、基準電圧が目標値をとることができない電圧範囲をいずれの場合にも通過する。
【０００８】
実際には、いつ基準電圧源回路が正しく動作しているのかを決定できるようにする必要がある。このためには、少なくとも、提供された動作電圧が要求される最小値に達したかどうかを監視しなければならない。しかしながら、最小動作電圧に到達することは、基準電圧源回路の正しい動作のための必要条件であるにすぎず、十分な条件ではないので、間接的な指標にすぎない。
【０００９】
パワーオンリセット回路は、供給される動作電圧が十分に高いときに信号を発するために使用できる。このことは、しばしば基準電圧源回路の利用可能性に関連するので、動作可能状態を知らせる動作電圧しきい値を任意に高く設定することができない。
【００１０】
利用可能性は、安全なマージンに対して考慮されなければならない。両方の回路が互いに独立して動作するので、動作電圧が上昇または降下している間にパワーオンリセット回路のパワーオンリセット信号が誤って発行される恐れがある。例えば、動作電圧の特定の上昇率およびレベルで、内部電圧の先行する時間波形に依存して、基準電圧源回路の基準電圧が低すぎるにもかかわらず、パワーオンリセット回路のパワーオンリセット信号が誤って発行される可能性がある。これにより、ＡＳＩＣの他の回路部分に誤動作が生ずる可能性がある。パワーオンリセット回路を追加するには追加の供給電流が必要となる。
【００１１】
残念ながら、実際には、システムの始動時または終了時に生じる問題は、回路シミュレータではしばしば見つからないことがわかっている。これらの問題は、しばしば、当該ＡＳＩＣのエンジニアリング・サンプルが入手可能な場合にのみ顕在化するようになり、しかも残念ながら、偶然にしか見つけられないこともある。起動または終了時に誤った状態をとるパワーオンリセット信号は、ＡＳＩＣを再設計する一般的な要因となる。
【００１２】
バンドギャップ原理に基づく従来技術によるパワーオンリセット回路は、動作電圧が上昇または降下して特定の目標値を超えるか、または目標値未満となったときに、多かれ少なかれ正確に信号を発することができる。このパワーオンリセットしきい値は、利用可能な動作電圧が基準電圧源回路を動作させるのに十分であるかどうかを示すことができる。しかしながら、最終的には、実際の基準電圧源回路とパワーオンリセットを生成する回路という２つの別々に動作する回路を組み合わせることになる。しかしながら、このことは、基準電圧源回路に必要とされる最大動作電圧と最小パワーオンリセットしきい値との間の安全マージンの有効性および大きさを考慮することから生じる危険性をはらんでいる。パワーオンリセットしきい値の動的効果および最終的な精度は、この安全マージンのさらなる拡大を必要とすることもある。
【発明の概要】
【００１３】
本発明によれば、請求項１に記載の基準電圧源回路が提案される。基準電圧源回路は、特定用途向け集積回路に基準電圧を供給するために使用される。基準電圧源回路は、動作電圧を印加するための電圧入力部と、接地接続部と、基準電圧を供給するための電圧出力部と、パワーオンリセット信号を供給するための信号出力部とを含む。基準電圧源回路は、絶対温度に比例する電流を生成するために電圧入力と接地接続部との間に接続されたＩＰＴＡＴ回路を含む。この場合、基準電圧源回路は、基準電圧が目標値に達した場合、および、動作電圧の電圧値およびプルダウン抵抗値により決定される最小電流強度に到達しまたはこれを超える電流強度を有する電流がＩＰＴＡＴ回路にさらに流れた場合にのみパワーオンリセット信号を提供するように構成されている。
【００１４】
本発明によれば、基準電圧およびパワーオンリセット信号の生成は１つの回路において結合される。したがって、パワーオンリセット信号は、ＩＰＴＡＴ回路に電流が流れたときに、基準電圧源回路の基準電圧が目標値に達したことに応じて生成することができる。したがって、本発明のパワーオンリセット信号は電圧基準の動作準備完了を確実に示す。
【００１５】
したがって、設定された基準電圧は同時にパワーオンリセットしきい値を形成するので、基準電圧とパワーオンリセットしきい値とにズレが生ずることが防止される。基準電圧の調整は、同時にパワーオンリセットしきい値の調整でもある。基準電圧源回路が障害なしに動作するために必要な最小動作電圧に到達することは、基準電圧源回路の正しい起動についての直接的なステートメントを行うことも可能にする。動作電圧の上昇および降下時に、パワーオンリセット信号の信号経路には、基準電圧が目標値に達していなくても、パワーオンリセット信号が動作準備完了を信号伝達することができる高インピーダンスノードがない。
【００１６】
好ましい実施形態では、ＩＰＴＡＴ回路は、異なる電流−電圧特性を有する第１および第２のバイポーラトランジスタを備え、第１のバイポーラトランジスタは第２のバイポーラトランジスタよりも大きく、ＩＰＴＡＴ回路抵抗器と、第１のバイポーラトランジスタを流れる電流を第２のバイポーラトランジスタを備える第１の電流経路にコピーする第１のカレントミラーと、電圧入力部に接続された第２のカレントミラーと、第６のバイポーラトランジスタおよび第４のＭＯＳトランジスタとを備える。第４のＭＯＳトランジスタのドレイン端子は第２のカレントミラーに接続されており、第４のＭＯＳトランジスタのゲート端子は第２のバイポーラトランジスタのコレクタに接続されており、第４のＭＯＳトランジスタのソース端子は第１、第２および第６のバイポーラトランジスタのベースに接続されている。第６のバイポーラトランジスタのエミッタは接地接続部に接続されており、第６のバイポーラトランジスタのコレクタは第６のバイポーラトランジスタのベースに接続されている。第１のバイポーラトランジスタのエミッタは第１の抵抗を介して接地接続部に接続されており、第２のバイポーラトランジスタのエミッタは接地接続部に直接に接続されている。基準電圧源回路は、電圧入力部と接地接続部との間に第２の電流経路をさらに備え、第２の電流経路は、プルダウン抵抗値を有するプルダウン抵抗器を備え、第２のカレントミラーは、第４のＭＯＳトランジスタを流れる電流を第２の電流経路上にコピーし、プルダウン抵抗値は、第４のＭＯＳトランジスタを流れる電流が、第１および第２のバイポーラトランジスタが導通する程度に多い場合に、抵抗器を介した電圧降下がさらに増大しないように選択されている。
【００１７】
好ましい実施形態では、電流がＩＰＴＡＴ回路に十分に流れない（ＬＯＷレベル）場合、プルダウン抵抗器がノードを接地に確実に引き寄せる。この場合、プルダウン抵抗の大きさは、回路に応じて十分な電流量を決定する。
【００１８】
基準電圧源回路は、さらに、電圧入力部と接地接続部との間の第３の電流経路と、第３のカレントミラーとを備えることができる。この場合、第３の電流経路は第３のバイポーラトランジスタを備えることができ、第３のカレントミラーは、第１のバイポーラトランジスタを流れるさらなる電流を第３の電流経路に増大させてコピーすることができる。第４のＭＯＳトランジスタのソース端子は、第３のバイポーラトランジスタのベースに接続することができる。
【００１９】
第３のバイポーラトランジスタが導通可能なさらなる電流の電流量は、第４のＭＯＳトランジスタのソース端子と第３のバイポーラトランジスタのベースとの結合によって、ＩＰＴＡＴ回路を流れることができる、絶対温度に比例する電流量に制限されている。さらなる電流の増大されたコピーは常にこの電流量よりも大きいので、電流の増大されたコピーがピンチオフされない限り、基準電圧が目標値に達したことの指標として使用可能な電圧を第３のバイポーラトランジスタのコレクタに印加することができる。
【００２０】
したがって、基準電圧源回路は、絶対温度に比例する電流量を正確に伝送することができるプルダウン電流源を備えることができる。
【００２１】
基準電圧源回路は、第２の電流経路でカレントミラーとプルダウン抵抗器との間に配置することができるノードに接続された第１のシュミットトリガと、第３の電流経路でさらなるノードに接接続することができる第２のシュミットトリガを備える。この場合、さらなるノードは、第３のカレントミラーと第３のバイポーラトランジスタとの間に配置することができる。
【００２２】
電流がＩＰＴＡＴ回路に十分に流れることができる程に動作電圧が十分に高い場合、電流のコピーはプルダウン抵抗に最大電圧降下を引き起こし、第１のシュミットトリガの入力部は、電流のコピーによって正の動作電圧（ＨＩＧＨレベル）に向かって引き寄せられ、この第１のシュミットトリガの出力はＨＩＧＨレベルを供給する。
【００２３】
さらなる電流の増大されたコピーは、さらなる電流のこのコピーが、第２のシュミットトリガの入力を接地部の方へ引き込むプルダウン電源が供給できる電流のコピーよりも大きい場合に、この第２のシュミットトリガの入力部を正の動作電圧（ＨＩＧＨレベル）の方へ引き寄せるために使用することもできる。
【００２４】
これはまさに基準電圧が目標値に達した場合である。
【００２５】
基準電圧源回路は、さらにＮＡＮＤゲートを備えることができ、第１および第２のシュミットトリガの出力部はＮＡＮＤゲートの入力部に接続することができ、ＮＡＮＤゲートの出力部はパワーオンリセット信号（ＲＳＴ）を提供するための信号出力部に接続することができる。
【００２６】
ＮＡＮＤゲートは、２つのシュミットトリガの出力信号をリンクする。このようにして、印加された動作電圧が、基準電圧が目標値に達する程に高い場合にはじめて確実にＬＯＷレベル（リセットなし）をとるパワーオンリセット信号が生成される。
【００２７】
第１および第２のシュミットトリガの入力部にそれぞれＨＩＧＨレベルが印加されている場合には、信号出力に正確にＬＯＷレベルが印加されている。パワーオンリセット信号は、基準電圧がちょうど目標値に達した場合にローレベルに設定され、付加的にＩＰＴＡＴ回路には十分な電流強度を有する電流が流る。
【００２８】
基準電圧源回路は、電圧入力部と接地接続部との間の第４の電流経路と、第４のカレントミラーとをさらに備えることができる。第４の電流経路は、直列に接続されたさらなる抵抗器および第４のバイポーラトランジスタを備えることができる。第４のバイポーラトランジスタのベースおよびコレクタは互いに接続することができる。第４のカレントミラーは、さらなる電流を第４の電流経路にコピーするように構成することができる。基準電圧源回路は、さらに、第４の電流経路上にもう１つのノードを備えることができ、このノードは第４のカレントミラーとさらなる抵抗器との間に配置され、基準電圧を提供するために電圧出力部に接続されている。
【００２９】
基準電圧源回路は、さらに第５のカレントミラーを含むことができ、このカレントミラーは、第４の電流経路を流れるさらなる電流のコピーを減衰させて第３の電流経路にコピーするように構成することができる。
【００３０】
動作電圧をフィルタリングするために、ＲＣフィルタを電圧入力部に接続することができる。
【００３１】
有利には、パワーオンリセット信号を遅延させるためにタイミング素子を使用することができる。
【００３２】
本発明による基準電圧回路上の集積回路は、例えば車両に使用することができる。
【００３３】
本発明の有利な構成が従属請求項に明記され、明細書に記載されている。
【００３４】
以下、図面を参照して本発明の例示的な実施形態を詳細に説明する。
【図面の簡単な説明】
【００３５】
【図１】従来技術によるバンドギャップ基準電圧源回路を示す図である。
【図２】本発明の例示的な実施形態によるパワーオンリセット信号を組み合わせた基準電圧源回路を示す図である。
【発明を実施するための形態】
【００３６】
本発明の例示的な実施形態が、特定用途向け集積回路（ＡＳＩＣ）に基準電圧を供給するための基準電圧源回路１００として示されている。この実施形態の基準電圧源回路１００は、動作電圧を印加するための電圧入力部と、基準電圧ＶＢＧを供給するための電圧出力部とを備える。さらに基準電圧源回路は、パワーオンリセット信号ＲＳＴを供給するための信号出力を含む。基準電圧源回路は、基準電圧が目標値に達した場合にのみパワーオンリセット信号ＲＳＴを供給するように構成されている。
【００３７】
例示的な実施形態では、動作電圧をフィルタリングするためにＲＣフィルタが電圧入力に接続されている。しかしながら、ＲＣフィルタは、本発明から逸脱することなく省略することができる。
【００３８】
図２は、本発明の一実施形態による基準電圧源回路を示す。
【００３９】
基準電圧源回路は、絶対温度に比例する電流を生成するために、電圧入力部と接地接続部との間に接続されたＩＰＴＡＴ回路を含む。
【００４０】
例示的な実施形態では、さらに基準電圧源回路は２つのシュミットトリガＸ１、Ｘ２およびＮＡＮＤゲートＸ３を含む。一方のシュミットトリガＸ１の１つの入力部は、ノード、すなわち第１ノードに接続されている。他方のシュミットトリガＸ２の１つの入力部は、別のノード、すなわち第２ノードに接続されている。シュミットトリガＸ１、Ｘ２の出力部はＮＡＮＤゲートＸ３の入力部に接続されている。ＮＡＮＤゲートＸ３の１つの出力部は信号出力部に接続されている。
【００４１】
本発明の例示的な実施形態のＩＰＴＡＴ回路は、ＩＰＴＡＴ回路抵抗器Ｒ１と、第１、第２、第３および第４のＭＯＳトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４とを備える。さらにＩＰＴＡＴ回路は、第１、第２および第６のバイポーラトランジスタＱ１、Ｑ２およびＱ６を含む。第１および第２のバイポーラトランジスタＱ１、Ｑ２のサイズは異なる。サイズ比は、好ましくは有理数であり、より好ましくは自然数である。第１および第２のＭＯＳトランジスタＭ１、Ｍ２は同じ構成を有する。
【００４２】
第２のバイポーラトランジスタＱ２のエミッタは、例示的な実施形態では接地部に直接に接続されている。例示的な実施形態では、第１のバイポーラトランジスタＱ１のエミッタは、ＩＰＴＡＴ回路抵抗器Ｒ１を介して接地に接続されている。第１のＭＯＳトランジスタＭ１のソース端子、第２のＭＯＳトランジスタＭ２のソース端子、および第３のＭＯＳトランジスタＭ３のソース端子は、例示的な実施形態では動作電圧入力部に接続されている。この実施形態では、第１のＭＯＳトランジスタＭ１のドレイン端子は、第１のバイポーラトランジスタＱ１のコレクタに接続されている。例示的な実施形態では、第２のＭＯＳトランジスタＭ２のドレイン端子は、第２のバイポーラトランジスタＱ２のコレクタに直接に接続される。この実施形態では、第３のＭＯＳトランジスタＭ３のドレイン端子は、第４のＭＯＳトランジスタＭ４のドレイン端子に接続されている。
【００４３】
第１のＭＯＳトランジスタＭ１のゲートおよび第２のＭＯＳトランジスタＭ２のゲートは、例示的な実施形態では第３ノードに接続されている。第１のＭＯＳトランジスタＭ１のドレイン端子は第３ノードに接続されており、第３のＭＯＳトランジスタＭ３のドレイン接続は第３のＭＯＳトランジスタＭ３のゲートに接続されている。第１のバイポーラトランジスタＱ１のベースおよび第２のバイポーラトランジスタＱ２のベースは、例示的な実施形態では第４ノードに接続されている。この実施形態では、第４のＭＯＳトランジスタＭ４のソース端子が第４ノードに接続されており、第４のＭＯＳトランジスタＭ４のゲートが第２のバイポーラトランジスタＱ２のコレクタに接続されている。
【００４４】
例示的な実施形態の例示的な構成では、基準電圧源回路は、第３のＭＯＳトランジスタＭ３と、第２のカレントミラーを形成する第５のＭＯＳトランジスタＭ５と、プルダウン抵抗Ｒ３とを有する第２の電流経路をさらに備える。第５のＭＯＳトランジスタＭ５のソース端子は動作電圧入力部に接続されている。第５のＭＯＳトランジスタＭ５のゲートは第３のＭＯＳトランジスタＭ３のゲートに接続されている。第５のＭＯＳトランジスタＭ５のドレイン端子は第１ノードに接続されている。プルダウン抵抗Ｒ３は、第１ノードと接地との間に接続されている。ＩＰＴＡＴ回路を流れる電流の電流強度は、第１ノードに電圧が蓄積できるように、動作電圧の電圧値およびプルダウン抵抗Ｒ３のプルダウン抵抗値に依存する最小電流強度を超える必要がある。
【００４５】
例示的な実施形態の例示的な任意の構成では、基準電圧源回路は、第３のバイポーラトランジスタＱ３、第６のＭＯＳトランジスタＭ６、および第７のＭＯＳトランジスタＭ７を有する第３の電流経路をさらに備える。この実施形態では、第６のＭＯＳトランジスタＭ６のソース端子は動作電圧入力に接続されている。第６のＭＯＳトランジスタＭ６は、第１のＭＯＳトランジスタＭ１と第２のカレントミラーを構成する。この実施形態では、第６のＭＯＳトランジスタＭ６のドレイン端子は、第７のＭＯＳトランジスタＭ７のソース端子に接続されている。この実施形態では、第７のＭＯＳトランジスタＭ７のドレイン端子は第２ノードに接続されている。第３バイポーラトランジスタＱ３のコレクタも第２ノードに接続されている。この実施形態では、第３バイポーラトランジスタＱ３のエミッタは、接地に接続されている。第３のバイポーラトランジスタＱ３のベースは、この実施形態では第４ノードに接続されている。
【００４６】
基準電圧源回路は、選択可能なさらなる構成では、さらに別のノード、すなわち第５ノード、第３の抵抗器Ｒ４、第４のバイポーラトランジスタＱ４、ならびに第８および第９のＭＯＳトランジスタＭ８、Ｍ９を有する第４の電流経路を含む。第８のＭＯＳトランジスタＭ８のソース端子は動作電圧入力に接続することができる。第８のＭＯＳトランジスタＭ８のゲートは第３ノードに接続することができる。第８のＭＯＳトランジスタＭ８は、第１のＭＯＳトランジスタＭ１と第４のカレントミラーを構成する。第８のＭＯＳトランジスタＭ８のドレイン端子は、第９のＭＯＳトランジスタＭ９のソース端子に接続することができる。第９のＭＯＳトランジスタＭ９のゲートは、第７のＭＯＳトランジスタＭ７のゲートに接続することができる。第７のＭＯＳトランジスタＭ７は、第９のＭＯＳトランジスタＭ９と第５のカレントミラーを構成する。第９のＭＯＳトランジスタＭ９のドレイン端子は第５ノードに接続することができる。第４のバイポーラトランジスタＱ４のコレクタは、第３の抵抗Ｒ４を介して第５ノードに接続することができる。第４バイポーラトランジスタＱ４のベースは、第４バイポーラトランジスタＱ４のコレクタに接続することができる。第４バイポーラトランジスタＱ４のエミッタは接地に接続することができる。基準電圧出力ＶＢＧおよび第９のＭＯＳトランジスタＭ９のゲートは第５ノードに接続することができる。
【００４７】
さらに別の選択可能な構成では、基準電圧源回路は、第４の抵抗器Ｒ５、第５および第６のバイポーラトランジスタＱ５、Ｑ６、ならびに第１０および第１１のＭＯＳトランジスタＭ１０、Ｍ１１をさらに備える。第１１のＭＯＳトランジスタＭ１１のドレイン端子は動作電圧入力部に直接に接続されており、第１０のＭＯＳトランジスタＭ１０のドレイン端子は第４の抵抗Ｒ５を介して動作電圧入力に接続されている。第１０および第１１のＭＯＳトランジスタＭ１０、Ｍ１１のソース端子は、それぞれ第５および第６のバイポーラトランジスタＱ５、Ｑ６のコレクタに接続されている。第５および第６バイポーラトランジスタＱ５、Ｑ６のエミッタは接地に接続されている。第５バイポーラトランジスタＱ５のベースは第５バイポーラトランジスタＱ５のコレクタに接続されており、第６バイポーラトランジスタＱ６のベースは第６バイポーラトランジスタＱ６のコレクタに接続されている。第６のバイポーラトランジスタＱ６のベースは、依然として第４ノードに接続されている。
【００４８】
本発明による基準電圧源回路を有する集積回路は、例えば車両に使用できる。
【００４９】
本発明の例示的な実施形態では、基準電圧源回路は、基準電圧源回路に提供された動作電圧が基準電圧目標値にちょうど到達するように十分に高いときに、自身の固有のパワーオンリセット信号により確実に信号を発する。この例示的な実施形態では、このために、第２の内部または外部の基準電圧も、別個のパワーオンリセット回路も不要である。
【００５０】
図２で提案される基準電圧源回路の例示的な実施形態の機能を以下により詳細に説明する。２つのバイポーラトランジスタＱ１およびＱ２、ＩＰＴＡＴ回路抵抗Ｒ１、ならびにＭ１およびＭ２から形成されたカレントミラーにより、コレクタ電流ＩＣ１、ＩＣ２、およびドレイン−ソース電流ＩＤＳ１、ＩＤＳ２は、図１の回路の場合と同様に、次のとおり絶対温度に比例するという効果を有する。
ＩＣ１＝ＩＣ２＝ＩＤＳ１＝ＩＤＳ２＝ＩＰＴＡＴ＝１／Ｒ１×ｋＴ／ｑ×ｌｎ（ｎ）。
【００５１】
Ｑ１およびＱ２のベース電圧ＵＢはＭ４によって規制される。電流ＩＰＴＡＴが小さすぎると、Ｑ１のコレクタ電流ＩＣ１は、ｎ倍だけ面積が大きいことにより、Ｑ２のコレクタ電流ＩＣ１よりも大きくなり、Ｍ４のゲートがＭＯＳトランジスタＭ２によってプルアップされ、電流ＩＰＴＡＴが増加する。電流ＩＰＴＡＴが高すぎると、（ＩＰＴＡＴ回路抵抗Ｒ１によって引き起こされる）Ｑ１からの電流負帰還に基づいてコレクタ電流ＩＣ１がＱ２よりも低くなり、Ｍ４のゲートはバイポーラトランジスタＱ２によってプルダウンされ、電流ＩＰＴＡＴは減少する。同じ寸法決めの場合には、図１の回路とほぼ同一のベース電圧ＵＢが設定される。
【００５２】
Ｍ８により、電流ＩＰＴＡＴはＲ４およびＱ４にも流れ、ＩＲ４＝ＩＣ４＝ＩＰＴＡＴ（ＩＢ４は無視される）、となる。Ｑ２とＱ４は同じなので、ＩＣ２＝ＩＣ４により同じベース−エミッタ間電圧ＵＢＥ２＝ＵＢＥ４（ＩＢ４を無視したとき）を有する。図１の回路と同様に、抵抗器Ｒ４を見つけることができ、抵抗器Ｒ４を介した電圧降下ＵＲ４（抵抗器Ｒ４に流れるコレクタ電流ＩＣ４＝ＩＰＴＡＴに基づく）とベース−エミッタ間電圧ＵＢＥ４との合計は第１近似では温度に依存しない。この場合にも、使用される半導体技術にかかわらず、出力ピンＶＢＧで約１．２５Ｖのバンドギャップ電圧が再び得られる。
【００５３】
スタートアップ回路
基準電圧源回路を始動するためにはスタートアップ回路が有利である。スタートアップ回路は、抵抗Ｒ５、ＭＯＳトランジスタＭ１０、Ｍ１１およびバイポーラトランジスタＱ５、Ｑ６によって形成されている。動作電圧が十分に高くなるとすぐに、抵抗Ｒ５とＭＯＳトランジスタＭ１０とＱ５とに電流ＩＤＳ１０が流れる。Ｍ１０とＭ１１の特性が同じで、Ｑ５とＱ６の特性が同じである（Ｑ１、Ｑ２、Ｑ３のベース電流を無視した）場合、ＭＯＳトランジスタＭ１１とＱ６にも同じ電流が流れる（ＩＤＳ１１＝ＩＤＳ１０）。
【００５４】
抵抗器Ｒ５は、全温度範囲にわたって、ＩＤＳ１１＜＜ＩＰＴＡＴが適用されるように寸法決めされる必要がある。
【００５５】
Ｑ１およびＱ２のベースはＱ６のベースに接続されているので、コレクタ電流ＩＣ１およびＩＣ２もバイポーラトランジスタＱ１およびＱ２を流れる。動作電圧が低すぎることに起因して電流ＩＣ１およびＩＣ２が上述の電流ＩＰＴＡＴよりも小さく、バイポーラトランジスタＱ１およびＱ２がまだ動作点に到達していない場合には、Ｑ１のコレクタ電流ＩＣ１は、ｎ倍だけ面積が大きいことにより、Ｑ２のそれよりも大きく、Ｍ４のゲートがＭＯＳトランジスタＭ２によってプルアップされ、電流ＩＰＴＡＴは、上述の動作点が設定され、約１．２５Ｖのバンドギャップ電圧が生じるまで上昇し続ける。
【００５６】
パワーオンリセット信号の生成
ＭＯＳトランジスタＭ４は、第６のバイポーラトランジスタＱ６のコレクタ電流と、第１、第２、第３および第６のバイポーラトランジスタＱ１、Ｑ２、Ｑ３、Ｑ６のベース電流とを供給する必要がある。これは、動作電圧が、第３および第４のＭＯＳトランジスタＭ３、Ｍ４、および第１、第２および第６のバイポーラトランジスタＱ１、Ｑ２およびＱ６のベース−エミッタ間経路が導通する程度に高い場合にのみ可能である。第４のＭＯＳトランジスタＭ４によって供給される電流は、第３および第５のＭＯＳトランジスタＭ３、Ｍ５によって形成されるカレントミラーに基づいて流れ、Ｍ３およびＭ５の状態が同じ場合にはプルダウン抵抗Ｒ３（ＩＲ３＝ＩＤＳ５＝ＩＤＳ３）にも流れる。動作電圧が上昇すると、最初はプルダウン抵抗Ｒ３を介した電圧降下も増大する。バイポーラトランジスタＱ１およびＱ２が動作点に達するとすぐに、プルダウン抵抗Ｒ３を介した電圧降下はそれ以上に増大しない。プルダウン抵抗Ｒ３を介した電圧降下も、第５のＭＯＳトランジスタＭ５のドレイン−ソース飽和電圧未満とならない程度までしか増大し得ず、第５のＭＯＳトランジスタＭ５は依然として電流源として動作することができる。
【００５７】
したがって、プルダウン抵抗Ｒ３を介した電圧降下は動作電圧に近づくことができる。プルダウン抵抗Ｒ３の抵抗値は、第４のＭＯＳトランジスタＭ４によって供給される電流がバイポーラトランジスタＱ１およびＱ２が導通し始め、ゲート電圧調整が始まるのに十分である場合、プルダウン抵抗Ｒ３を介した電圧降下がシュミットトリガＸ１の出力部に論理ハイ信号を生じさせることがわかる。
【００５８】
Ｑ６のベースはＱ１およびＱ２のベースに接続されているので、Ｑ６のコレクタ電流ＩＣ６もＱ１およびとＱ２のコレクタ電流に対応する（ＩＣ６＝ＩＣ１＝ＩＣ２＝ＩＰＴＡＴ）。したがって、（Ｑ１、Ｑ２、Ｑ３およびＱ６のベース電流を無視して）電流ＩＰＴＡＴもＭＯＳトランジスタＭ４、Ｍ３、Ｍ５、およびプルダウン抵抗Ｒ３を流れる（ＩＲ３＝ＩＤＳ５＝ＩＤＳ３＝ＩＤＳ４＝ＩＣ６＝ＩＰＴＡＴ）。これに対し、Ｒ３を介した電圧降下にも、ＩＰＴＡＴの温度依存性により、同様に温度依存性がある。したがって、高温時にＱ６のコレクタ電流を制限する抵抗Ｒ６をＱ６のコレクタ経路に挿入することが有利である。これにより、プルダウン抵抗Ｒ３の値の範囲を大きくすることができる。この場合Ｑ６のベースは依然としてＭ１１のソース端子に接続され、Ｑ６のコレクタは抵抗Ｒ６を介してＭ１１のソース端子に接続される。
【００５９】
動作電圧が低すぎる場合には、プルダウン抵抗Ｒ３は、一方のシュミットトリガＸ１の入力部を接地に確実に引き込み、その出力部は論理ロー信号を伝送する。次に、後段のＮＡＮＤゲートＸ３では、出力部に論理ハイ信号を伝送する。ＮＡＮＤゲートＸ３の出力はパワーオンリセット信号ＲＳＴである。パワーオンリセット信号ＲＳＴは、他方のシュミットトリガＸ２も出力部にハイ信号を伝送する場合にようやくローになることができる。このためには、第８、第９のＭＯＳトランジスタＭ８、Ｍ９が導通し、ドレイン−ソース間電流ＩＤＳ８、ＩＤＳ９、およびコレクタ電流ＩＣ４がＩＣ１＝ＩＣ２＝ＩＰＴＡＴに相当するように動作電圧を高くする必要がある。これは、第８のＭＯＳトランジスタＭ８のドレイン−ソース飽和電圧未満とならず、第８のＭＯＳトランジスタＭ８が損なわれることなく電流源として動作することができる場合、第９のＭＯＳトランジスタＭ９の特性ＩＤＳ９（ＵＧＳ９）に対応してドレイン−ソース間電流ＩＤＳ９＝ＩＰＴＡＴを導くことができるように第９のＭＯＳトランジスタＭ９のゲート−ソース電圧を設定することができる場合、および、第４のバイポーラトランジスタＱ４が特性ＩＣ４（ＵＢＥ４）に対応してコレクタ−電流ＩＣ４＝ＩＰＴＡＴを導くことができる場合である。１よりもわずかに大きいファクタα（例えば、α＝１．１またはα＝１．２）により、電流源Ｍ６は電流源Ｑ３よりもわずかに強く、これにより、電流ＩＰＴＡＴがＭ８、Ｍ９、Ｒ４およびＱ４を通じて流れることができるとすぐに、また、第６のＭＯＳトランジスタＭ６のドレイン−ソース飽和電圧未満とならずに第６のＭＯＳトランジスタＭ６も妨害なしに電流源として動作し得て電流ＩＤＳ６＝α×ＩＰＴＡＴ＞ＩＣ３＝ＩＰＴＡＴを提供することができるようになるとすぐに、他方のシュミットトリガＸ２の入力部は、Ｍ６により、動作電圧に近い値に引き込まれる。これは、おおよそ、基準電圧ＶＢＧが目標値である１．２５Ｖに達した場合に起こる。ファクタβ＞１（例えば、β＝２またはβ＝４）では、この切換点は、目標値からさらに小さな間隔までシフトすることができる。なぜならば、これにより（係数βが増加した場合には）、Ｍ７のゲート−ソース間電圧と比較してＭ９のゲート−ソース電圧を減少させることができるので、Ｍ６のドレイン−ソース間電圧を同時に減少させることができるからである。Ｍ６のドレイン−ソース間電圧は、Ｍ７のゲート−ソース間電圧およびＭ９のゲート−ソース間電圧によって影響される。Ｍ７とＭ９のゲートは互いに接続されているので、Ｍ６のドレイン−ソース間電圧とＭ７のゲート−ソース間電圧との合計は、Ｍ８のドレイン−ソース間電圧とＭ９のゲート−ソース間電圧との合計に対応している（ＵＤＳ６＋ＵＧＳ７＝ＵＤＳ８＋ＵＧＳ９）。Ｍ８のドレイン−ソース間飽和電圧未満であることにより、電流ＩＰＴＡＴがＭ８、Ｍ９、Ｒ４、およびＱ４を流れることができない場合には、電流α×ＩＰＴＡＴは、ＵＤＳ６＋ＵＧＳ７＝ＵＤＳ８＋ＵＧＳ９であることにより、Ｍ６によって提供できず、この場合、Ｍ８のドレイン−ソース間飽和電圧未満となり、Ｍ８は、障害なしに電流源として機能することができない。ドレイン−ソース間��和電圧は、適切に寸法決めされている場合には、約２００ｍＶとすることができる。
【００６０】
このように、ここで提案した基準電圧源回路は、印加された動作電圧に応じて基準電圧の目標値に低レベルで到達した場合に、パワーオンリセット信号ＲＳＴを使用して、動作準備完了を信号伝達する。動作電圧が低すぎる場合、ＲＳＴ信号は確実にハイである。
【００６１】
これは、ＮＡＮＤゲートおよびシュミットトリガを動作させるのに十分な動作電圧から適用される。すなわち、例えば、２つのしきい値電圧のうちどちらが大きいかに応じて、ＰＭＯＳトランジスタまたはＮＭＯＳトランジスタのしきい値電圧を超える動作電圧から適用される。この下限からパワーオンリセット信号が有効になるが、当該下限は、実際には不利ではなく、特にデジタル回路またはＡＳＩＣのデジタル部分にとって全く十分なものである。しかしながら、パワーオンリセット信号ＲＳＴは、ＭＯＳトランジスタと抵抗とからなる下流側のインバータによって、０Ｖの動作電圧から既に有効である信号に容易に変換することができる。この信号が単一の論理ゲート（例えば、インバータ、ＯＲゲート、またはＡＮＤゲート）を通過するとすぐに、信号が有効となる動作電圧については再びＰＭＯＳトランジスタまたはＰＭＯＳトランジスタのしきい値電圧の下限が、２つのしきい値電圧のどちらが大きいかに応じて、有効になる。
【００６２】
この電圧基準の温度応答は、ＩＰＴＡＴ回路抵抗器Ｒ１または第３の抵抗器Ｒ４を介して調整することができる。パワーオンリセット閾値の別個の調整は不要である。ここで提案される基準電圧源回路は、基準電圧目標値に到達したことを常に確実に信号伝達される。
【００６３】
抵抗器Ｒ４は、分圧器を形成する２つの抵抗器Ｒ４ＡおよびＲ４Ｂの直列接続に分割することができる。Ｍ７およびＭ９のゲートは、この分圧器の出力部（すなわち、Ｒ４ＡとＲ４Ｂとの間）に接続することができる。このようにして、この分圧器を適切な寸法決めした場合、基準電圧は、より低い動作電圧で既に目標値に達することができる。
【００６４】
ＭＯＳトランジスタＭ１、Ｍ２、Ｍ６およびＭ８、および／またはバイポーラトランジスタＱ１およびＱ２にもカスコードトランジスタを使用することができる。これにより
、動作電圧抑制率を有利に増大させることができる。
【００６５】
Ｑ１／Ｑ２のサイズ比は、ｎ／ｍに等しくなるように選択することができる。ここで、ｎおよびｍは、ｍ＞１およびｎ＞１の自然数である。バイポーラトランジスタＱ３、Ｑ５およびＱ６にはサイズファクタ１が与えられる。Ｑ４にはサイズファクタｍが与えられる。このようにして、バイポーラトランジスタＱ３、Ｑ５、Ｑ６のコレクタ電流は、バイポーラトランジスタＱ１、Ｑ２、Ｑ４のコレクタ電流に比べて低減され、回路の総消費電力を低減することができる。
【００６６】
この基準電圧源回路の消費電流は、１桁のμＡの範囲内であることができるので、数１０〜１００ｋΩの範囲の直列抵抗のＲＣフィルタを動作電圧の入力フィルタとして使用することができる。
【００６７】
タイミング要素は、動作電圧のより小さく、動作電圧が小さく短時間に急変した場合にも定義されているパワーオンリセットフェーズを実施するために、ＲＳＴ信号の立ち下がりエッジを遅延させることができる。
【００６８】
本発明は、特定用途向けおよび他の集積回路の起動および終了における非常に繰り返し生じる一般的な問題を解決するために役立つ。
【００６９】
本発明の例示的な実施形態では、基準電圧源回路は、提供される動作電圧がいつ十分な高さとなり基準電圧目標値に達したかを自身の固有のパワーオンリセット信号を介して確実に知らせる。この例示的な実施形態では、このために第２の内部または外部基準電圧も、別個のパワーオンリセット回路も不要である。
【図１】
2021510879.tif 000003
【図２】
2021510879.tif 000004
【国際調査報告】
2021510879.tif 000005
2021510879.tif 000006
2021510879.tif 000007
2021510879.tif 000008