(57)【要約】発光デバイスは、第１、第２および第３ＬＥＤサブユニットと、第１ＬＥＤサブユニット上に配置され、ＬＥＤサブユニットに電気的に接続され、ＬＥＤサブユニットのそれぞれに電気的に接続される共通電極パッドおよび、ＬＥＤサブユニットのそれぞれの１つに接続される第１、第２および第３電極パッドを含む、電極パッドとを含み、共通電極パッド、第２電極パッドおよび第３電極パッドは、第１ＬＥＤサブユニットを貫通するホールを介して第２ＬＥＤサブユニットおよび第３ＬＥＤサブユニットに電気的に接続され、第１、第２および第３ＬＥＤサブユニットは、独立して駆動されるように構成され、第１ＬＥＤサブユニットで発生する光は、第２および第３ＬＥＤサブユニットを介して外部に放射されるように構成され、第２ＬＥＤサブユニットで発生する光は、第３ＬＥＤサブユニットを介して外部に放射されるように構成される。【選択図】図２
2021504753.tif 000002
【特許請求の範囲】
【請求項１】
ディスプレイ用の発光デバイスであって、
第１ＬＥＤサブユニットと、
前記第１ＬＥＤサブユニットに隣接して配置される第２ＬＥＤサブユニットと、
前記第２ＬＥＤサブユニットに隣接して配置される第３ＬＥＤサブユニットと、
前記第１ＬＥＤサブユニット上に配置され、前記第１、第２および第３ＬＥＤサブユニットに電気的に接続される電極パッドであって、前記電極パッドは、前記第１、第２および第３ＬＥＤサブユニットのそれぞれに電気的に接続される共通電極パッドと、前記第１、第２および第３ＬＥＤサブユニットのそれぞれの１つに接続される第１、第２および第３電極パッドとを備える、前記電極パッドと、
前記電極パッドと第１ＬＥＤサブユニットとの間に配置される第１反射電極とを備え、
前記共通電極パッド、第２電極パッドおよび第３電極パッドは、前記第１ＬＥＤサブユニットを貫通するホールを介して前記第２ＬＥＤサブユニットおよび第３ＬＥＤサブユニットに電気的に接続され、
前記第１ＬＥＤサブユニット、第２ＬＥＤサブユニットおよび第３ＬＥＤサブユニットは、独立して駆動されるように構成され、
前記第１ＬＥＤサブユニットで発生する光は、前記第２ＬＥＤサブユニットおよび第３ＬＥＤサブユニットを介して発光デバイスの外部に放射されるように構成され、
前記第２ＬＥＤサブユニットで発生する光は、前記第３ＬＥＤサブユニットを介して発光デバイスの外部に放射されるように構成される、ディスプレイ用の発光デバイス。
【請求項２】
前記第１、第２および第３ＬＥＤサブユニットは、第１ＬＥＤスタック、第２ＬＥＤスタックおよび第３ＬＥＤスタックをそれぞれ備え、
前記第１、第２および第３ＬＥＤスタックが、赤色光、緑色光および青色光をそれぞれ放射するように構成される、請求項１に記載の発光デバイス。
【請求項３】
前記第１反射電極は、前記電極パッドおよび第１ＬＥＤサブユニットの間に配置され、前記第１ＬＥＤサブユニットとオーミック接触し、
前記共通電極パッドは、前記第１反射電極に接続される、請求項１に記載の発光デバイス。
【請求項４】
前記第１反射電極が、前記第１ＬＥＤサブユニットの上部表面とオーミック接触するオーミック接触層と、オーミック接触層を覆う反射層とを備える、請求項３に記載の発光デバイス。
【請求項５】
前記第１反射電極は、実質的に環状の部材によって設けられる中空部分を有し、
前記共通電極パッドは、実質的に環状の部材の中空部分を貫通する、請求項４に記載の発光デバイス。
【請求項６】
前記第２ＬＥＤサブユニットと第３ＬＥＤサブユニットとの間に介在し、前記第２ＬＥＤサブユニットの下部表面とオーミック接触する第２透明電極と、
前記第３ＬＥＤサブユニットの上部表面とオーミック接触する第３透明電極とを追加的に備え、
前記共通電極パッドは、前記第２透明電極および第３透明電極に電気的に接続される、請求項４に記載の発光デバイス。
【請求項７】
前記共通電極パッドは、前記第２透明電極の上部表面および第３透明電極の上部表面に接続される、請求項６に記載の発光デバイス。
【請求項８】
前記第１ＬＥＤサブユニットおよび第３ＬＥＤサブユニットのそれぞれは、第１導電型半導体層と、第１導電型半導体層の部分的な領域上に配置される第２導電型半導体層とを備え、
前記第１電極パッドおよび第３電極パッドは、前記第１ＬＥＤサブユニットおよび第３ＬＥＤサブユニットの第１導電型半導体層にそれぞれ電気的に接続される、請求項７に記載の発光デバイス。
【請求項９】
前記第１ＬＥＤサブユニットの第１導電型半導体層上に配置される第１オーミック電極を追加的に備え、
前記第１電極パッドは、前記第１オーミック電極に接続される、請求項８に記載の発光デバイス。
【請求項１０】
前記第３電極パッドは、前記第３ＬＥＤサブユニットの第１導電型半導体層に直接的に接続される、請求項９に記載の発光デバイス。
【請求項１１】
前記第３透明電極と第２ＬＥＤサブユニットとの間に配置される第１カラーフィルタと、
前記第１および第２ＬＥＤサブユニットの間に配置される第２カラーフィルタと、を追加的に備える、請求項８に記載の発光デバイス。
【請求項１２】
前記第１カラーフィルタおよび第２カラーフィルタは、互いに異なる屈折率を有する絶縁層を備える、請求項１１に記載の発光デバイス。
【請求項１３】
前記共通電極パッドおよび第３電極パッドが、前記第２ＬＥＤサブユニットを貫通するホールを介して前記第３ＬＥＤサブユニットに電気的に接続される、請求項１に記載の発光デバイス。
【請求項１４】
前記第３ＬＥＤサブユニットが、その上に配置される基板を追加的に備える、請求項１に記載の発光デバイス。
【請求項１５】
前記基板は、サファイア基板または窒化ガリウム基板を備える、請求項１４に記載の発光デバイス。
【請求項１６】
前記第１ＬＥＤサブユニットと電極パッドとの間に配置される絶縁層を追加的に備え、
前記電極パッドは、前記絶縁層を介して前記第１、第２および第３ＬＥＤサブユニットに電気的に接続される、請求項１に記載の発光デバイス。
【請求項１７】
前記絶縁層は、分布ブラッグ反射器および遮光材料のうちの１つ以上を備える、請求項１６に記載の発光デバイス。
【請求項１８】
前記第１ＬＥＤサブユニットは、赤色、緑色および青色光のうちの１つを放射するように構成され、
前記第２ＬＥＤサブユニットは、赤色、緑色および青色光のうち、前記第１ＬＥＤサブユニットから放射される光とは異なる１つを放射するように構成され、
前記第３ＬＥＤサブユニットは、赤色、緑色および青色光のうち、前記第１および第２ＬＥＤサブユニットから放射される光とは異なる１つを放射するように構成される、請求項１に記載の発光デバイス。
【請求項１９】
ディスプレイ装置であって、
回路基板と、
前記回路基板上に配列される複数の発光デバイスであって、前記発光デバイスの少なくともいくつかは、請求項１に記載の発光デバイスを備える、複数の発光デバイスと、を備え、
電極パッドが、前記回路基板に電気的に接続される、ディスプレイ装置。
【請求項２０】
前記発光デバイスのそれぞれが、第３ＬＥＤサブユニットに結合される基板を備え、
前記発光デバイスの基板は、互いに離隔する、請求項１９に記載のディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の例示的な実施形態は、一般的に、ディスプレイ装置に関し、特に、発光ダイオード（ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ：ＬＥＤ）ユニットピクセルを有するディスプレイ装置、ディスプレイ用の発光デバイスおよびディスプレイ装置に関し、同時に、複数のＬＥＤの積層構造を有するディスプレイ用の発光デバイスおよびこれを有するディスプレイ装置に関する。
【背景技術】
【０００２】
発光ダイオードは、ディスプレイ装置、車両ランプおよび一般照明のような多様な分野で無機光源として用いられてきた。長い寿命、低電力消費および高応答速度の利点から、発光ダイオードは通常の光源を急速に代替している。
【０００３】
一方、関連技術分野による発光ダイオードは、ディスプレイ装置においてバックライト光源として主に用いられてきた。しかし、最近、発光ダイオードを用いてイメージを直接実現する次世代ディスプレイとしてマイクロＬＥＤディスプレイが開発されている。
【０００４】
一般的に、ディスプレイ装置は、青色、緑色および赤色の混合された色を用いることにより多様な色を実現する。ディスプレイ装置は、多様な色のイメージを実現するための複数のピクセルを含み、各ピクセルは、青色、緑色および赤色のサブピクセルを含む。特定のピクセルの色はサブピクセルの色により決定され、イメージはこれらピクセルの組み合わせによって実現される。
【０００５】
マイクロＬＥＤディスプレイの場合、各サブピクセルに相当するマイクロＬＥＤが二次元平面上に配列される。そのため、多数のマイクロＬＥＤが１つの基板上に配置されることが求められる。しかし、マイクロＬＥＤは１０，０００μｍ２以下の表面積を有する非常に小さい大きさを有し、そのため、この小さい大きさによって多様な問題が発生する。特に、小さい大きさを有する発光ダイオードを取り扱いにくく、特に発光ダイオードをディスプレイパネルに数十万または数百万個以上実装することが困難であり、実装されたマイクロＬＥＤのうち欠陥のあるＬＥＤを良質のＬＥＤに取り替えることが困難である。
【０００６】
加えて、サブピクセルが二次元平面上に配列されるため、青色、緑色および赤色のサブピクセルを含む１つのピクセルによって占有される面積が相対的に増加する。そのため、サブピクセルを限られた面積内に配列するためには、各サブピクセルの面積を減少させることが必要になるので、発光面積における減少により明るさが低下することがある。
【０００７】
本背景技術の欄に開示された前記情報は単に本発明の概念の背景を理解するためのものであり、そのため、先行技術を構成しない情報を含むことができる。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよびこれを用いたディスプレイは、ピクセル面積を増加させることなく、各サブピクセルの発光面積を増加させることができる。
【０００９】
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよび発光ダイオード、例えば、マイクロＬＥＤを用いたディスプレイは、単一ビアが各ＬＥＤスタックの１つ以上の半導体層に接続可能な安定したＬＥＤ構造および単純化された製造工程によって、高い信頼性を提供する。
【００１０】
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよび発光ダイオード、例えば、マイクロＬＥＤを用いたディスプレイは、ピクセルを個別的に実装する煩わしい工程を省くために同時に製造可能なピクセルを提供する。
【００１１】
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよび発光ダイオード、例えば、マイクロＬＥＤを用いたディスプレイは、アクティブマトリクス方式で駆動可能である。
【００１２】
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよび発光ダイオード、例えば、マイクロＬＥＤを用いたディスプレイは、実装工程時間を短縮させることができる。
【００１３】
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよび発光ダイオード、例えば、マイクロＬＥＤを用いたディスプレイは、減少する波長を有する光を放射するように第１、第２および第３ＬＥＤスタックを互いの上に配列することにより、ＬＥＤスタック間の光干渉を防止することができる。例えば、第１、第２および第３ＬＥＤスタックは、赤色光、緑色光および青色光をそれぞれ放射することができる。
【００１４】
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよび発光ダイオード、例えば、マイクロＬＥＤを用いたディスプレイは、隣接したＬＥＤスタックから放射される光による二次光の発生を防止するためにＬＥＤスタックの間に一般的に形成される、カラーフィルタをＬＥＤスタックの間に配列せず、ＬＥＤスタック間の二次光の発生を抑制することができる。
【００１５】
本発明の概念のさらなる特徴は以下の説明で提示され、部分的にかかる説明から明らかになるか、または本発明の概念を実施することにより学習されるであろう。
【課題を解決するための手段】
【００１６】
例示的な実施例によるディスプレイ装置は、薄膜トランジスタ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）基板と、ＴＦＴ基板上に配置される第１ＬＥＤサブユニットと、第１ＬＥＤサブユニット上に配置される第２ＬＥＤサブユニットと、第２ＬＥＤサブユニット上に配置される第３ＬＥＤサブユニットと、ＴＦＴ基板と第１ＬＥＤサブユニットとの間に配置される電極パッドと、第１、第２および第３ＬＥＤサブユニットを電極パッドのそれぞれの１つに接続するコネクタとを含み、第１ＬＥＤサブユニット、第２ＬＥＤサブユニットおよび第３ＬＥＤサブユニットは、独立して駆動されるように構成され、第１ＬＥＤサブユニットから発生する光は、第２ＬＥＤサブユニットおよび第３ＬＥＤサブユニットを貫通することにより、ディスプレイ装置の外部に放射されるように構成され、第２ＬＥＤサブユニットから発生する光は、第３ＬＥＤサブユニットを貫通することにより、ディスプレイ装置の外部に放射されるように構成される。
【００１７】
第１、第２および第３ＬＥＤサブユニットは、第１ＬＥＤスタック、第２ＬＥＤスタックおよび第３ＬＥＤスタックをそれぞれ含むことができ、第１、第２および第３ＬＥＤスタックは、赤色光、緑色光および青色光をそれぞれ放射するように構成される。
【００１８】
ディスプレイ装置は、ＴＦＴ基板と第１ＬＥＤサブユニットとの間に配置され、第１ＬＥＤサブユニットの下部表面と接触する第１反射電極を含むことができ、コネクタは、第１反射電極を電極パッドのうち第１電極パッドに接続する第１下部コネクタを含むことができる。
【００１９】
コネクタは、第１ＬＥＤサブユニットの上部表面を電極パッドのうち第２電極パッドに接続する第１上部コネクタを追加的に含んでもよい。
【００２０】
ディスプレイ装置は、第１ＬＥＤサブユニットと第２ＬＥＤサブユニットとの間に介在し、第２ＬＥＤサブユニットの下部表面とオーミック接触する第２透明電極と、第２ＬＥＤサブユニットと第３ＬＥＤサブユニットとの間に介在し、第３ＬＥＤサブユニットの下部表面とオーミック接触する第３透明電極とを追加的に含んでもよく、コネクタは、第２透明電極を電極パッドのうち第１電極パッドに接続する第２下部コネクタと、第２ＬＥＤサブユニットの上部表面を電極パッドのうち第３電極パッドに接続する第２上部コネクタと、第３透明電極を電極パッドのうち第１電極パッドに接続する第３下部コネクタと、第３ＬＥＤサブユニットの上部表面を電極パッドのうち第４電極パッドに接続する第３上部コネクタとを追加的に含んでもよい。
【００２１】
第１下部コネクタは、第１反射電極の上部表面に接続され、第２下部コネクタは、第２透明電極の上部表面に接続され、第３下部コネクタは、第３透明電極の上部表面に接続される。
【００２２】
第１上部コネクタは、第１ＬＥＤサブユニットの上部表面に接続され、第２上部コネクタは、第２ＬＥＤサブユニットの上部表面に接続され、第３上部コネクタは、第３ＬＥＤサブユニットの上部表面に接続され、上部コネクタのうちの少なくとも１つは、実質的に環状であってもよい。
【００２３】
コネクタは、第２上部コネクタおよび第３上部コネクタを電極パッドのうち第３電極パッドおよび第４電極パッドにそれぞれ接続する中間コネクタを追加的に含んでもよい。
【００２４】
各コネクタは、第１、第２および第３ＬＥＤサブユニットのうちの１つ以上を貫通することができる。
【００２５】
第１下部コネクタ、第２下部コネクタおよび第３下部コネクタは、電極パッドのうち第１電極パッドに接続され、第１上部コネクタ、第２上部コネクタおよび第３上部コネクタは、電極パッドのうち互いに異なる電極パッドにそれぞれ接続される。
【００２６】
第１下部コネクタ、第２下部コネクタおよび第３下部コネクタは、垂直方向に互いに積層され、第１上部コネクタ、第２上部コネクタおよび第３上部コネクタは、垂直方向および側面方向に互いに離隔可能である。
【００２７】
ディスプレイ装置は、第１ＬＥＤサブユニットと第２ＬＥＤサブユニットとの間に介在し、第２ＬＥＤサブユニットの下部表面とオーミック接触する第２透明電極と、第２ＬＥＤサブユニットと第３ＬＥＤサブユニットとの間に介在し、第３ＬＥＤサブユニットの下部表面とオーミック接触する第３透明電極とを追加的に含んでもよく、コネクタは、第２透明電極を電極パッドのうち第３電極パッドに接続する第２下部コネクタと、第２ＬＥＤサブユニットの上部表面を電極パッドのうち第２電極パッドに接続する第２上部コネクタと、第３透明電極を電極パッドのうち第４電極パッドに接続する第３下部コネクタと、第３ＬＥＤサブユニットの上部表面を電極パッドのうち第２電極パッドに接続する第３上部コネクタとをさらに含んでもよいし、第１下部コネクタ、第２下部コネクタおよび第３下部コネクタは、互いに分離されて、電極パッドのうち第１、第３および第４電極パッドにそれぞれ接続され、第１上部コネクタ、第２上部コネクタおよび第３上部コネクタは、電極パッドのうち第２電極パッドに電気的に接続される。
【００２８】
第１下部コネクタ、第２下部コネクタおよび第３下部コネクタは、垂直方向および側面方向に互いに離隔可能であり、第１上部コネクタ、第２上部コネクタおよび第３上部コネクタは、垂直方向に積層される。
【００２９】
ディスプレイ装置は、第１ＬＥＤサブユニットと第２ＬＥＤサブユニットとの間に介在し、第１ＬＥＤサブユニットから発生する光を透過させ、第２ＬＥＤサブユニットから発生する光を反射させるように構成される第１カラーフィルタと、第２ＬＥＤサブユニットと第３ＬＥＤサブユニットとの間に介在し、第１および第２ＬＥＤサブユニットから発生する光を透過させ、第３ＬＥＤサブユニットから発生する光を反射させるように構成される第２カラーフィルタとを追加的に含んでもよい。
【００３０】
ディスプレイ装置は、ＴＦＴ基板と第１ＬＥＤサブユニットとの間に介在する第１ボンディング層と、第１ＬＥＤサブユニットと第２ＬＥＤサブユニットとの間に介在する第２ボンディング層と、第２ＬＥＤサブユニットと第３ＬＥＤサブユニットとの間に介在する第３ボンディング層とを追加的に含んでもよく、第２ボンディング層は、第１ＬＥＤサブユニットから発生する光を透過させるように構成され、第３ボンディング層は、第１および第２ＬＥＤサブユニットから発生する光を透過させるように構成される。
【００３１】
ディスプレイ装置は、アクティブマトリクス方式で駆動されるように構成される。
【００３２】
第３下部コネクタおよび第３上部コネクタは、平面図で第３ＬＥＤサブユニットによって露出してもよい。
【００３３】
第１反射電極は、第１ＬＥＤサブユニットと電極パッドとの間に配置される。
【００３４】
第１、第２および第３ＬＥＤサブユニットは、約１０，０００μｍ２未満の表面積を有するマイクロＬＥＤを含むことができる。
【００３５】
第１ＬＥＤサブユニットは、赤色、緑色および青色光のうちの１つを放射するように構成され、第２ＬＥＤサブユニットは、赤色、緑色および青色光のうち、第１ＬＥＤサブユニットから放射される光とは異なる１つの光を放射するように構成され、第３ＬＥＤサブユニットは、赤色、緑色および青色光のうち、第１および第２ＬＥＤサブユニットから放射される光とは異なる１つの光を放射するように構成される。
【００３６】
例示的な実施例による発光デバイスは、第１ＬＥＤサブユニットと、第１ＬＥＤサブユニットに隣接して配置される第２ＬＥＤサブユニットと、第２ＬＥＤサブユニットに隣接して配置される第３ＬＥＤサブユニットと、第１ＬＥＤサブユニット上に配置され、第１、第２および第３ＬＥＤサブユニットに電気的に接続される電極パッドであって、電極パッドは、第１、第２および第３ＬＥＤサブユニットのそれぞれに電気的に接続される共通電極パッドと、第１、第２および第３ＬＥＤサブユニットのそれぞれの１つに接続される第１、第２および第３電極パッドと、を含む、電極パッドとを含み、共通電極パッド、第２電極パッドおよび第３電極パッドは、第１ＬＥＤサブユニットを貫通するホールを介して第２ＬＥＤサブユニットおよび第３ＬＥＤサブユニットに電気的に接続され、第１ＬＥＤサブユニット、第２ＬＥＤサブユニットおよび第３ＬＥＤサブユニットは、独立して駆動されるように構成され、第１ＬＥＤサブユニットで発生する光は、第２ＬＥＤサブユニットおよび第３ＬＥＤサブユニットを介して発光デバイスの外部に放射されるように構成され、第２ＬＥＤサブユニットで発生する光は、第３ＬＥＤサブユニットを介して発光デバイスの外部に放射されるように構成される。
【００３７】
第１、第２および第３ＬＥＤサブユニットは、第１ＬＥＤスタック、第２ＬＥＤスタックおよび第３ＬＥＤスタックをそれぞれ含むことができ、第１、第２および第３ＬＥＤスタックは、赤色光、緑色光および青色光をそれぞれ放射するように構成される。
【００３８】
発光デバイスは、電極パッドと第１ＬＥＤサブユニットとの間に配置され、第１ＬＥＤサブユニットとオーミック接触する第１反射電極を追加的に含んでもよいし、共通電極パッドは、第１反射電極に接続される。
【００３９】
第１反射電極は、第１ＬＥＤサブユニットの上部表面とオーミック接触するオーミック接触層と、オーミック接触層を覆う反射層とを含むことができる。
【００４０】
第１反射電極は、実質的に環状の部材によって設けられる中空部分を有してもよく、共通電極パッドは、実質的に環状の部材の中空部分を貫通することができる。
【００４１】
発光デバイスは、第２ＬＥＤサブユニットと第３ＬＥＤサブユニットとの間に介在し、第２ＬＥＤサブユニットの下部表面とオーミック接触する第２透明電極と、第３ＬＥＤサブユニットの上部表面とオーミック接触する第３透明電極とを追加的に含んでもよく、共通電極パッドは、第２透明電極および第３透明電極に電気的に接続される。
【００４２】
共通電極パッドは、第２透明電極の上部表面および第３透明電極の上部表面に接続される。
【００４３】
第１ＬＥＤサブユニットおよび第３ＬＥＤサブユニットのそれぞれは、第１導電型半導体層と、第１導電型半導体層の部分的な領域上に配置される第２導電型半導体層とを含むことができ、第１電極パッドおよび第３電極パッドは、第１ＬＥＤサブユニットおよび第３ＬＥＤサブユニットの第１導電型半導体層にそれぞれ電気的に接続される。
【００４４】
発光デバイスは、第１ＬＥＤサブユニットの第１導電型半導体層上に配置される第１オーミック電極を追加的に含んでもよく、第１電極パッドは、第１オーミック電極に接続される。
【００４５】
第３電極パッドは、第３ＬＥＤサブユニットの第１導電型半導体層に直接接続されてもよい。
【００４６】
発光デバイスは、第３透明電極と第２ＬＥＤサブユニットとの間に配置される第１カラーフィルタと、第１および第２ＬＥＤサブユニットの間に配置される第２カラーフィルタとを追加的に含んでもよい。
【００４７】
第１カラーフィルタおよび第２カラーフィルタは、互いに異なる屈折率を有する絶縁層を含むことができる。
【００４８】
共通電極パッドおよび第３電極パッドは、第２ＬＥＤサブユニットを貫通するホールを介して第３ＬＥＤサブユニットに電気的に接続される。
【００４９】
発光デバイスは、第３ＬＥＤサブユニットがその上に配置される基板を追加的に含んでもよい。
【００５０】
基板は、サファイア基板または窒化ガリウム基板を含むことができる。
【００５１】
発光デバイスは、第１ＬＥＤサブユニットと電極パッドとの間に配置される絶縁層を追加的に含んでもよいし、電極パッドは、絶縁層を介して第１、第２および第３ＬＥＤサブユニットに電気的に接続される。
【００５２】
絶縁層は、分布ブラッグ反射器および遮光材料のうちの１つ以上を含むことができる。
【００５３】
ディスプレイ装置は、回路基板と、回路基板上に配列される複数の発光デバイスであって、発光デバイスの少なくともいくつかは、例示的な実施例による発光デバイスを含む、複数の発光デバイスとを含むことができ、電極パッドは、回路基板に電気的に接続される。
【００５４】
発光デバイスのそれぞれは、第３ＬＥＤサブユニットに結合される基板を含むことができ、発光デバイスの基板は、互いに離隔可能である。
【００５５】
例示的な実施例による発光デバイスは、基板と、基板上に配置される第１ＬＥＤサブユニットと、第１ＬＥＤサブユニット上に配置される第２ＬＥＤサブユニットと、第２ＬＥＤサブユニット上に配置される第３ＬＥＤサブユニットと、第１、第２および第３ＬＥＤサブユニットに電気的に接続される電極パッドであって、電極パッドは、単一スルーホールビアによって第１、第２および第３ＬＥＤサブユニットのそれぞれに電気的に接続される共通電極パッドと、第１、第２および第３ＬＥＤサブユニットのそれぞれの１つに接続される第１、第２および第３電極パッドと、を含む、電極パッドとを含む。
【００５６】
電極パッドは、基板と第１ＬＥＤサブユニットとの間に配置され、スルーホールビアは、第１、第２および第３ＬＥＤサブユニットのそれぞれに接続される複数のコネクタを含むことができ、コネクタは、スルーホールビアの幅より大きい幅を有する第１部分を含むことができる。
【００５７】
第１ＬＥＤサブユニットは、その下部表面上に配置される反射電極を含むことができ、反射電極は、対応するコネクタの第１部分と接触可能である。
【００５８】
第１、第２および第３ＬＥＤサブユニットは、電極パッドと基板との間に配置され、スルーホールビアは、電極パッドから基板までの方向で狭くなる幅を有してもよい。
【００５９】
第３ＬＥＤサブユニットは、その上部表面上に配置される反射電極を含むことができ、共通電極パッドは、反射電極に直接接触可能である。
【００６０】
前述した一般的な説明および以下の詳細な説明はすべて例示的かつ説明的であり、請求の範囲に記載の本発明に関するさらなる説明を提供するように意図されたものと理解されなければならない。
【発明の効果】
【００６１】
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよびこれを用いたディスプレイは、ピクセル面積を増加させることなく、各サブピクセルの発光面積を増加させることができる。
【００６２】
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよび発光ダイオード、例えば、マイクロＬＥＤを用いたディスプレイは、単一ビアが各ＬＥＤスタックの１つ以上の半導体層に接続可能な安定したＬＥＤ構造および単純化された製造工程によって、高い信頼性を提供する。
【００６３】
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよび発光ダイオード、例えば、マイクロＬＥＤを用いたディスプレイは、ピクセルを個別的に実装する煩わしい工程を省くために同時に製造可能なピクセルを提供する。
【００６４】
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよび発光ダイオード、例えば、マイクロＬＥＤを用いたディスプレイは、アクティブマトリクス方式で駆動可能である。
【００６５】
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよび発光ダイオード、例えば、マイクロＬＥＤを用いたディスプレイは、実装工程時間を短縮させることができる。
【００６６】
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよび発光ダイオード、例えば、マイクロＬＥＤを用いたディスプレイは、減少する波長を有する光を放射するように第１、第２および第３ＬＥＤスタックを互いの上に配列することにより、ＬＥＤスタック間の光干渉を防止することができる。例えば、第１、第２および第３ＬＥＤスタックは、赤色光、緑色光および青色光をそれぞれ放射することができる。
【００６７】
本発明の原理およびいくつかの例示的な実施形態により構成される発光ダイオードおよび発光ダイオード、例えば、マイクロＬＥＤを用いたディスプレイは、隣接したＬＥＤスタックから放射される光による二次光の発生を防止するためにＬＥＤスタックの間に一般的に形成される、カラーフィルタをＬＥＤスタックの間に配列せず、ＬＥＤスタックの間の二次光の発生を抑制することができる。
【図面の簡単な説明】
【００６８】
本発明のさらなる理解を提供するために含まれて本明細書に組み込まれ、本明細書の一部を構成する添付図面は、本発明の例示的な実施例を示し、以下の詳細な説明とともに本発明の概念を説明する役割をする。
【００６９】
【図１】例示的な実施例によるディスプレイ装置の概略平面図である。
【図２】図１のＡ−Ａ線に沿った概略断面図である。
【図３Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図３Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図４Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図４Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図５Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図５Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図６Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図６Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図７Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図７Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図８Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図８Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図９Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図９Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図１０Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図１０Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図１１Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図１１Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図１２Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図１２Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図１３Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図１３Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図１４Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図１４Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図１５Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図１５Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図１６Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図１６Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図１７】他の例示的な実施例によるディスプレイ装置の概略平面図である。
【図１８】図１７のＢ−Ｂ線に沿った概略断面図である。
【図１９】例示的な実施例によるディスプレイ装置の概略回路図である。
【図２０】例示的な実施例によるディスプレイ装置の概略平面図である。
【図２１Ａ】例示的な実施例による発光デバイスの概略平面図である。
【図２１Ｂ】図２１ＡのＡ−Ａ線に沿った概略断面図である。
【図２２】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図２３】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図２４】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図２５】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図２６Ａ】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図２６Ｂ】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図２７Ａ】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図２７Ｂ】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図２８Ａ】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図２８Ｂ】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図２９】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図３０Ａ】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図３０Ｂ】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図３１Ａ】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図３１Ｂ】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図３２Ａ】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図３２Ｂ】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図３３Ａ】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図３３Ｂ】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図３４Ａ】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図３４Ｂ】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図３５Ａ】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図３５Ｂ】例示的な実施例による発光デバイスを製造する方法を示す概略的な平面図および断面図である。
【図３６】例示的な実施例によるディスプレイ用の発光ダイオードスタックの概略断面図である。
【図３７Ａ】例示的な実施例によるディスプレイ用の発光ダイオードスタックを製造する方法を示す概略断面図である。
【図３７Ｂ】例示的な実施例によるディスプレイ用の発光ダイオードスタックを製造する方法を示す概略断面図である。
【図３７Ｃ】例示的な実施例によるディスプレイ用の発光ダイオードスタックを製造する方法を示す概略断面図である。
【図３７Ｄ】例示的な実施例によるディスプレイ用の発光ダイオードスタックを製造する方法を示す概略断面図である。
【図３７Ｅ】例示的な実施例によるディスプレイ用の発光ダイオードスタックを製造する方法を示す概略断面図である。
【図３８】例示的な実施例によるディスプレイ装置の概略回路図である。
【図３９】例示的な実施例によるディスプレイ装置の概略平面図である。
【図４０】図３９のディスプレイ装置の１つのピクセルの拡大平面図である。
【図４１】図４０のＡ−Ａ線に沿った概略断面図である。
【図４２】図４０のＢ−Ｂ線に沿った概略断面図である。
【図４３Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。
【図４３Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。
【図４３Ｃ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。
【図４３Ｄ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。
【図４３Ｅ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。
【図４３Ｆ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。
【図４３Ｇ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。
【図４３Ｈ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。
【図４３Ｉ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。
【図４３Ｊ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。
【図４３Ｋ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。
【図４４】他の例示的な実施例によるディスプレイ装置の概略回路図である。
【図４５】他の例示的な実施例によるディスプレイ装置の概略平面図である。
【図４６】例示的な実施例によるディスプレイ用の発光ダイオードスタックの概略断面図である。
【図４７Ａ】例示的な実施例によるディスプレイ用の発光ダイオードスタックを製造する方法を示す概略断面図である。
【図４７Ｂ】例示的な実施例によるディスプレイ用の発光ダイオードスタックを製造する方法を示す概略断面図である。
【図４７Ｃ】例示的な実施例によるディスプレイ用の発光ダイオードスタックを製造する方法を示す概略断面図である。
【図４７Ｄ】例示的な実施例によるディスプレイ用の発光ダイオードスタックを製造する方法を示す概略断面図である。
【図４７Ｅ】例示的な実施例によるディスプレイ用の発光ダイオードスタックを製造する方法を示す概略断面図である。
【図４８】例示的な実施例によるディスプレイ装置の概略回路図である。
【図４９】例示的な実施例によるディスプレイ装置の概略平面図である。
【図５０】図４９のディスプレイ装置の１つのピクセルの拡大平面図である。
【図５１】図５０のＡ−Ａ線に沿った概略断面図である。
【図５２】図５０のＢ−Ｂ線に沿った概略断面図である。
【図５３Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。
【図５３Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。
【図５３Ｃ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。
【図５３Ｄ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。
【図５３Ｅ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。
【図５３Ｆ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。
【図５３Ｇ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。
【図５３Ｈ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。
【図５３Ｉ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。
【図５３Ｊ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。
【図５３Ｋ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略断面図である。
【図５４】他の例示的な実施例によるディスプレイ装置の概略回路図である。
【図５５】他の例示的な実施例によるディスプレイ装置の概略平面図である。
【図５６】例示的な実施例によるディスプレイ装置の概略平面図である。
【図５７】例示的な実施例によるディスプレイ用の発光ダイオードピクセルの概略断面図である。
【図５８】例示的な実施例によるディスプレイ装置の概略回路図である。
【図５９Ａ】例示的な実施例によるディスプレイ装置の１つのピクセルの平面図および底面図である。
【図５９Ｂ】例示的な実施例によるディスプレイ装置の１つのピクセルの平面図および底面図である。
【図６０Ａ】図５９ＡのＡ−Ａ線に沿った概略断面図である。
【図６０Ｂ】図５９ＡのＢ−Ｂ線に沿った概略断面図である。
【図６０Ｃ】図５９ＡのＣ−Ｃ線に沿った概略断面図である。
【図６０Ｄ】図５９ＡのＤ−Ｄ線に沿った概略断面図である。
【図６１Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図６１Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図６２Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図６２Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図６３Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図６３Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図６４Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図６４Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図６５Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図６５Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図６６Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図６６Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図６７Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図６７Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図６８Ａ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図６８Ｂ】例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。
【図６９】他の例示的な実施例によるディスプレイ用の発光ダイオードピクセルの概略断面図である。
【図７０】例示的な実施例によるディスプレイ装置の１つのピクセルの拡大平面図である。
【図７１Ａ】図７０のＧ−Ｇ線に沿った断面図である。
【図７１Ｂ】図７０のＨ−Ｈ線に沿った断面図である。
【図７２】例示的な実施例によるディスプレイ用の発光ダイオード（ＬＥＤ）スタックの概略断面図である。
【図７３Ａ】例示的な実施例によるディスプレイ用の発光ダイオードスタックを製造するための方法を示す概略断面図である。
【図７３Ｂ】例示的な実施例によるディスプレイ用の発光ダイオードスタックを製造するための方法を示す概略断面図である。
【図７３Ｃ】例示的な実施例によるディスプレイ用の発光ダイオードスタックを製造するための方法を示す概略断面図である。
【図７３Ｄ】例示的な実施例によるディスプレイ用の発光ダイオードスタックを製造するための方法を示す概略断面図である。
【図７３Ｅ】例示的な実施例によるディスプレイ用の発光ダイオードスタックを製造するための方法を示す概略断面図である。
【図７３Ｆ】例示的な実施例によるディスプレイ用の発光ダイオードスタックを製造するための方法を示す概略断面図である。
【図７４】例示的な実施例によるディスプレイ装置の概略回路図である。
【図７５】例示的な実施例によるディスプレイ装置の概略平面図である。
【図７６】図７５のディスプレイ装置の１つのピクセルの拡大平面図である。
【図７７】図７６のＡ−Ａ線に沿った概略断面図である。
【図７８】図７６のＢ−Ｂ線に沿った概略断面図である。
【図７９Ａ】例示的な実施例によるディスプレイ装置を製造するための方法を示す概略平面図である。
【図７９Ｂ】例示的な実施例によるディスプレイ装置を製造するための方法を示す概略平面図である。
【図７９Ｃ】例示的な実施例によるディスプレイ装置を製造するための方法を示す概略平面図である。
【図７９Ｄ】例示的な実施例によるディスプレイ装置を製造するための方法を示す概略平面図である。
【図７９Ｅ】例示的な実施例によるディスプレイ装置を製造するための方法を示す概略平面図である。
【図７９Ｆ】例示的な実施例によるディスプレイ装置を製造するための方法を示す概略平面図である。
【図７９Ｇ】例示的な実施例によるディスプレイ装置を製造するための方法を示す概略平面図である。
【図７９Ｈ】例示的な実施例によるディスプレイ装置を製造するための方法を示す概略平面図である。
【図８０】例示的な実施例による発光積層構造の概略断面図である。
【図８１Ａ】例示的な実施例による発光積層構造の断面図である。
【図８１Ｂ】例示的な実施例による発光積層構造の断面図である。
【図８２】例示的な実施例による配線部を含む発光積層構造の断面図である。
【図８３】例示的な実施例による発光積層構造の断面図である。
【図８４】例示的な実施例によるディスプレイデバイスの平面図である。
【図８５】図８４の部分Ｐ１の拡大平面図である。
【図８６】例示的な実施例によるディスプレイデバイスの構造図である。
【図８７】パッシブタイプのディスプレイデバイスの１つのピクセルの回路図である。
【図８８】アクティブタイプのディスプレイデバイスの１つのピクセルの回路図である。
【図８９】例示的な実施例によるピクセルの平面図である。
【図９０Ａ】図８９のＩ−Ｉ’線に沿った断面図である。
【図９０Ｂ】図８９のＩＩ−ＩＩ’線に沿った断面図である。
【図９１Ａ】例示的な実施例による第１〜第３エピタキシャルスタックを基板上に積層する工程を示す、図８９のＩ−Ｉ’線に沿った断面図である。
【図９１Ｂ】例示的な実施例による第１〜第３エピタキシャルスタックを基板上に積層する工程を示す、図８９のＩ−Ｉ’線に沿った断面図である。
【図９１Ｃ】例示的な実施例による第１〜第３エピタキシャルスタックを基板上に積層する工程を示す、図８９のＩ−Ｉ’線に沿った断面図である。
【図９２】基板上にピクセルを製造する方法を順次に示す平面図である。
【図９３Ａ】図９２のＩ−Ｉ’線に沿った断面図である。
【図９３Ｂ】図９２のＩＩ−ＩＩ’線に沿った断面図である。
【図９４】基板上にピクセルを製造する方法を順次に示す平面図である。
【図９５Ａ】図９４のＩ−Ｉ’線に沿った断面図である。
【図９５Ｂ】図９４のＩＩ−ＩＩ’線に沿った断面図である。
【図９６】基板上にピクセルを製造する方法を順次に示す平面図である。
【図９７Ａ】図９６のＩ−Ｉ’線に沿った断面図である。
【図９７Ｂ】図９６のＩＩ−ＩＩ’線に沿った断面図である。
【図９８】基板上にピクセルを製造する方法を順次に示す平面図である。
【図９９Ａ】図９８のＩ−Ｉ’線に沿った断面図である。
【図９９Ｂ】図９８のＩＩ−ＩＩ’線に沿った断面図である。
【図１００】基板上にピクセルを製造する方法を順次に示す平面図である。
【図１０１Ａ】図１００のＩ−Ｉ’線に沿った断面図である。
【図１０１Ｂ】図１００のＩＩ−ＩＩ’線に沿った断面図である。
【図１０２】基板上にピクセルを製造する方法を順次に示す平面図である。
【図１０３Ａ】図１０２のＩ−Ｉ’線に沿った断面図である。
【図１０３Ｂ】図１０２のＩＩ−ＩＩ’線に沿った断面図である。
【図１０４】基板上にピクセルを製造する方法を順次に示す平面図である。
【図１０５Ａ】図１０４のＩ−Ｉ’線に沿った断面図である。
【図１０５Ｂ】図１０４のＩＩ−ＩＩ’線に沿った断面図である。
【図１０６】例示的な実施例によるディスプレイ装置の概略平面図である。
【図１０７Ａ】図１０６のディスプレイ装置の断面図である。
【図１０７Ｂ】例示的な実施例によるディスプレイ装置の概略回路図である。
【図１０８Ａ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１０８Ｂ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１０８Ｃ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１０８Ｄ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１０８Ｅ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１０９Ａ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１０９Ｂ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１０９Ｃ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１０９Ｄ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１０９Ｅ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１１０Ａ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１１０Ｂ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１１０Ｃ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１１０Ｄ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１１１Ａ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１１１Ｂ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１１１Ｃ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１１１Ｄ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１１２Ａ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１１２Ｂ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１１２Ｃ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１１２Ｄ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１１３Ａ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１１３Ｂ】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１１４】例示的な実施例によるディスプレイ装置の製造方法を示す概略的な平面図および断面図である。
【図１１５Ａ】例示的な実施例による金属ボンディング材料の概略断面図である。
【図１１５Ｂ】例示的な実施例による金属ボンディング材料の概略断面図である。
【図１１５Ｃ】例示的な実施例による金属ボンディング材料の概略断面図である。
【発明を実施するための形態】
【００７０】
以下の説明において、説明の目的のために、本発明の多様な例示的な実施例または実施形態の完全な理解を提供するために数多い特定の細部事項が説明される。本明細書に使われる「実施例」および「実施形態」は、本明細書に開示された本発明の概念の１つ以上を利用するデバイスまたは方法の非制限的な例を示す相互入替可能な単語である。しかし、多様な例示的な実施例がこれら特定の細部事項を利用しないで、１つ以上の等価配列体を用いて実施できることが明確に分かる。他の例において、公知の構造およびデバイスは、多様な例示的な実施例を不必要にあいまいにすることを避けるために、ブロック図の形態で示される。また、多様な例示的な実施例が互いに異なってもよいが、排他的である必要はない。例えば、例示的な実施例の特定の形状、構成および特徴は、本発明の概念を逸脱しない限度内で他の例示的な実施例で使用または実現可能である。
【００７１】
別途に明示されない限り、図示の例示的な実施例は、本発明の概念が実際に実現できるいくつかの方式の変化する細部事項の例示的な特徴を提供するものと理解されなければならない。そのため、別途に明示されない限り、多様な実施例の特徴部、構成要素、モジュール、層、膜、パネル、領域および／または態様など（以下、個別的または集合的に「要素」と称される）は、本発明の概念を逸脱しない限度内で異なって組み合わされ、分離され、相互に入れ替えられ、そして／または再配列される。
【００７２】
添付した図面における断面ハッチングおよび／または陰影の使用は、一般的に隣接する要素間の境界を明確化するために提供される。このように、断面ハッチングまたは陰影の存在だけでなく不在も、明示されない限り、要素の特定の材料、材料特性、寸法、比率、例示された要素間の共通性および／または任意の他の特徴、属性、特性などに対する何らかの選好または要求を意味し示すものではない。また、添付した図面において、要素の大きさおよび相対的な大きさは、明確性および／または説明的な目的のために誇張されることがある。例示的な実施例が異なって実現可能な場合、特定の工程順序は説明された順序と異なって行われてもよい。例えば、２つの連続して説明された工程は、実質的に同時に行われるか、または説明された順序と反対の順序で行われてもよい。さらに、同一の参照符号は、同一の要素を表す。
【００７３】
層のような要素が他の要素または層「上にあるか」、「それに接続される」か、または「それに結合される」ものと言及されたとき、前記要素は、直接的に他の要素または層上にあるか、それに接続されるか、それに結合されてもよく、または介在要素または層が存在してもよい。しかし、要素または層が他の要素または層「上に直接あるか」、「それに直接接続されるか」または「それに直接結合される」ものと言及されたとき、介在要素または層が存在しない。このために、「接続された」という用語は、介在要素がある状態でまたはない状態で、物理的な、電気的なおよび／または流体的な接続を指し示すことができる。また、Ｄ１軸、Ｄ２軸およびＤ３軸は、ｘ、ｙおよびｚ軸のような直交座標系の３つの軸に限定されず、より広い意味で解釈できる。例えば、Ｄ１軸、Ｄ２軸およびＤ３軸は、互いに直角であってもよく、または互いに直角でない互いに異なる方向を示すことができる。本開示の目的のために、「Ｘ、ＹおよびＺのうちの１つ以上」および「Ｘ、ＹおよびＺからなるグループより選択された１つ以上」は、Ｘのみ、Ｙのみ、Ｚのみまたは、例えば、ＸＹＺ、ＸＹＹ、ＹＺおよびＺＺのような、Ｘ、ＹおよびＺのうちの２つ以上の任意の組み合わせとして解釈できる。本明細書に使われる用語「および／または」は、関連するリストされた物品のうちの１つ以上の任意およびすべての組み合わせを含む。
【００７４】
本明細書では、たとえ、用語「第１」、「第２」などが多様な形態の要素を説明するために使われるが、これらの要素がこれらの用語によって限定されてはならない。これらの用語は、１つの要素を他の１つの要素と区別するために使われる。そのため、以下に述べる第１要素は、本開示の教示を逸脱しない限度内で第２要素と名付けられてもよい。
【００７５】
「下に」、「の下に」、「真下に」、「下部の」、「上に」、「上部の」、「上方に」、「より高い」（例えば、「側壁」におけるように）「側部」などのような空間的に相対的な用語は、説明的な目的のために、そして、それによって、図面に示されるような１つの要素と他の要素との関係を説明するために、本明細書で使われる。空間的に相対的な用語は、図面に示された方位に付加して、使用、動作および／または製造中の装置の互いに異なる方位を含むように意図される。例えば、図面における装置をひっくり返すと、他の要素または特徴部「の下に」または「下に」として説明された要素は、他の要素または特徴部の「上に」配向されるであろう。そのため、「の下に」という例示的な用語は、上および下の方位をすべて含むことができる。また、装置は異なって配向されてもよく（例えば、９０゜回転するか他の方位に配向されてもよく）、このように、本明細書で使われる空間的に相対的な叙述語は対応的に解釈できる。
【００７６】
本明細書で使われる専門用語は、特定の実施例を説明するためのものであり、限定的ではない。本明細書で使われる単数形態は、文脈上明らかに異なって指示しない限り、複数の形態をさらに含む。また、本明細書で使われる「備える」、「備えている」、「含む」および／または「含んでいる」という用語は、言及された特徴、整数、段階、動作、要素、構成要素および／またはそのグループの存在を明示するが、１つ以上の他の特徴、整数、段階、動作、要素、構成要素および／またはそのグループの存在または付加を排除しない。さらに、本明細書で使われる用語「実質的に」、「約」およびその他の類似する用語は、程度を示す用語ではない近似度を示す用語として使われ、このように、当業界における通常の知識を有する者によって認識可能な、測定された、計算された、そして／または提供された値の固有の偏差を説明するために使われる。
【００７７】
多様な例示的な実施例は、理想化された例示的な実施例および／または中間構造体の概略例示図である断面および／または分解例示図を参照して以下に説明される。このように、例えば、製造方法および／または公差の結果として例示図の形状からの変形が予想できる。そのため、本明細書に開示された例示的な実施例は、必ずしも特定の図示の領域の形状に限定されると解釈されてはならず、例えば、製造に起因して発生する形状における偏差を含むと解釈されなければならない。この方式により、図面に示された領域は本質的に概略的であってもよく、この領域の形状はデバイスの領域の実形状を反映しなくてもよいし、このように、必ずしも限定的な意味を有するものとは意図されない。
【００７８】
別途に定義されない限り、本明細書で使われる（技術的または科学的な用語を含む）すべての用語は、本開示の属する技術分野における通常の知識を有する者によって通常理解されるのと同じ意味を有する。通常使われる辞書で定義されたような用語は、関連技術の脈絡でその意味と一致する意味を有すると解釈されなければならず、本明細書で明示的に定義されない限り、理想的または過度に形式的な観点で解釈されてはならない。
【００７９】
本明細書で使われる、例示的な実施例による発光デバイスまたは発光ダイオードは、当業界で公知のように、約１０，０００μｍ２未満の表面積を有するマイクロＬＥＤを含むことができる。他の例示的な実施例において、マイクロＬＥＤは、特定の応用例によって、約４，０００μｍ２未満または約２，５００μｍ２未満の表面積を有することができる。
【００８０】
図１は、例示的な実施例によるディスプレイ装置の概略平面図である。図２は、図１のＡ−Ａ線に沿った概略断面図である。
【００８１】
図１および図２を参照すれば、ディスプレイ装置は、基板５１と、電極パッド５３ａ、５３ｂ、５３ｃおよび５３ｄと、第１ＬＥＤスタック２３と、第２ＬＥＤスタック３３と、第３ＬＥＤスタック４３と、第１反射電極２５と、第２透明電極３５と、第３透明電極４５と、第１カラーフィルタ３７と、第２カラーフィルタ４７と、第１ボンディング層５５と、第２ボンディング層６５と、第３ボンディング層７５とを含むことができる。加えて、ディスプレイ装置は、複数のコネクタ５９ａ、５９ｂ、５９ｃ、５９ｄ、６９ｂ、６９ｃ、６９ｄ、７９ｃおよび７９ｄと、絶縁層５７、６７および７７とを含むことができる。本明細書で使われるコネクタは、層のような２つの要素を電気的にそして／または機械的に接続する役割をする、スルーホール、ビア、ワイヤ、ライン、導電性材料などを含む、任意の類型の構造であってもよい。
【００８２】
基板５１は、ＬＥＤスタック２３、３３および４３を支持する。また、基板５１は、内部回路を有することができる。例えば、基板５１は、薄膜トランジスタが内部に形成されるシリコン基板であってもよい。ＴＦＴ基板は、ディスプレイ装置をアクティブマトリクス方式で駆動するために、ＬＣＤディスプレイ分野のような、ディスプレイ分野で広く用いられてきた。ＴＦＴ基板は、当業界で公知であるので、ＴＦＴ基板の構造に関する詳細な説明は省略する。
【００８３】
たとえ図１および図２が基板５１上に配置される１つの単位ピクセルを示すが、複数の単位ピクセルが基板５１上に配列されてもよく、複数の単位ピクセルは、アクティブマトリクス方式で駆動可能である。
【００８４】
電極パッド５３ａ、５３ｂ、５３ｃおよび５３ｄは、基板５１上で露出する。電極パッド５３ａ、５３ｂ、５３ｃおよび５３ｄのそれぞれが、基板５１上に配置される単位ピクセルのサブピクセルのうちの１つに接続されるが、電極パッド５３ｄは、３つのサブピクセルのそれぞれに接続される。電極パッド５３ａ、５３ｂ、５３ｃおよび５３ｄのそれぞれは、基板５１の内部回路に接続される。
【００８５】
第１ＬＥＤスタック２３、第２ＬＥＤスタック３３および第３ＬＥＤスタック４３は、それぞれｎ型半導体層と、ｐ型半導体層と、その間に介在する活性層とを含む。活性層は、多重量子井戸構造を有してもよい。
【００８６】
基板５１に近いほど、より長い波長の光がＬＥＤスタックから放射される。例えば、第１ＬＥＤスタック２３は、赤色光を放射するように構成される無機発光ダイオードであってもよく、第２ＬＥＤスタック３３は、緑色光を放射するように構成される無機発光ダイオードであってもよいし、第３ＬＥＤスタック４３は、青色光を放射するように構成される無機発光ダイオードであってもよい。第１ＬＥＤスタック２３は、ＧａＩｎＰ系井戸層を含むことができ、第２ＬＥＤスタック３３および第３ＬＥＤスタック４３は、ＧａＩｎＮ系井戸層を含むことができる。しかし、本発明の概念がこれに限定されるものではなく、ピクセルがマイクロＬＥＤを含む場合、第１ＬＥＤスタック２３は、赤色、緑色および青色光のうちのいずれか１つを放射することができ、第２および第３ＬＥＤスタック３３および４３は、マイクロＬＥＤの小さなフォームファクタによって、動作に不利な影響を及ぼすことなく、赤色、緑色および青色光のうちの他の１つを放射することができる。
【００８７】
ＬＥＤスタック２３、３３および４３のそれぞれの表面は、それぞれｎ型半導体層およびｐ型半導体層であってもよい。以下、第１〜第３ＬＥＤスタック２３、３３および４３のそれぞれの上部表面および下部表面は、それぞれｎ型およびｐ型として説明される。しかし、本発明の概念がこれに限定されるものではなく、ＬＥＤスタックのそれぞれの上部表面および下部表面の類型は反転するか、または多様に変形可能である。
【００８８】
第３ＬＥＤスタック４３の上部表面がｎ型のとき、第３ＬＥＤスタック４３の上部表面は、化学的エッチングなどにより表面テクスチャリングされて粗面化された表面を形成することができる。第１ＬＥＤスタック２３および第２ＬＥＤスタック３３の上部表面も、表面テクスチャリングが施される。しかし、第２ＬＥＤスタック３３が緑色光を放射するとき、緑色光が赤色光および青色光より高い可視性を有するため、第１ＬＥＤスタック２３および第３ＬＥＤスタック４３の発光効率を第２ＬＥＤスタック３３のそれより大きい程度に増加させることが好ましい。このように、第１ＬＥＤスタック２３および第３ＬＥＤスタック４３は、第２ＬＥＤスタック３３を表面テクスチャリングせずに光取り出し効率を向上させるために、表面テクスチャリングされる。この方式により、赤色光、緑色光および青色光の光度が実質的に類似のレベルを有するようにバランス化されて（ｂａｌａｎｃｅｄ）調節可能である。
【００８９】
第１ＬＥＤスタック２３は、支持基板５１に近接して配置され、第２ＬＥＤスタック３３は、第１ＬＥＤスタック２３上に配置され、第３ＬＥＤスタック４３は、第２ＬＥＤスタック３３上に配置される。第１ＬＥＤスタック２３が第２および第３ＬＥＤスタック３３および４３より長い波長を有する光を放射可能なため、第１ＬＥＤスタック２３から発生する光は、第２および第３ＬＥＤスタック３３および４３を介して透過して外部に放射される。加えて、第２ＬＥＤスタック３３が第３ＬＥＤスタック４３より長い波長を有する光を放射可能なため、第２ＬＥＤスタック３３から発生する光は、第３ＬＥＤスタック４３を介して透過して外部に放射される。
【００９０】
第１反射電極２５は、第１ＬＥＤスタック２３のｐ型半導体層とオーミック接触し、第１ＬＥＤスタック２３から発生する光を反射させる。例えば、第１反射電極２５は、オーミック接触層２５ａと、反射層２５ｂとを含むことができる。
【００９１】
オーミック接触層２５ａによる光の吸収を防止するために、オーミック接触層２５ａは、所定の面積内に形成される。例えば、オーミック接触層２５ａは、第１ＬＥＤスタック２３の周縁近傍に配置され、実質的に環状に配列される。第１ＬＥＤスタック２３に対するオーミック接触層２５ａの接触面積は、２５％以下であるか、またはいくつかの例示的な実施例において１０％以下であってもよい。オーミック接触層２５ａの接触面積が比較的小さいが、第１ＬＥＤスタック２３の面積が大きさにおいて約２００μｍ以下の場合、電流が第１ＬＥＤスタック２３内で均一に分布できる。オーミック接触層２５ａは、透明導電性酸化物、またはＡｕ（Ｚｎ）またはＡｕ（Ｂｅ）のような金（Ａｕ）合金で形成される。
【００９２】
反射層２５ｂは、オーミック接触層２５ａおよび第１ＬＥＤスタック２３の下部表面を覆うことができる。しかし、図１に示すように、反射層２５ｂは、コネクタ５９ａ、５９ｂ、５９ｃおよび５９ｄが形成される箇所周囲の領域で第１ＬＥＤスタック２３の下部表面を露出させる。より具体的には、反射層２５ｂは、オーミック接触層２５ａによって取り囲まれた領域で第１ＬＥＤスタック２３の下部表面を露出させてもよい。反射層２５ｂは、Ａｌ、Ａｇなどで形成される反射性金属層を含むことができる。加えて、反射層２５ｂは、反射性金属層の接着力を向上させるために、反射性金属層の上部および下部表面上でＴｉ、Ｔａ、Ｎｉ、Ｃｒなどで形成される金属接着層を含むことができる。反射層２５ｂは、第１ＬＥＤスタック２３から発生する光、例えば、赤色光に対して高い反射率を有する金属層で形成される。一方、反射層２５ｂは、第２ＬＥＤスタック３３または第３ＬＥＤスタック４３から発生する光、例えば、緑色光または青色光に対して相対的に低い反射率を有してもよい。そのため、反射層２５ｂは、支持基板５１に向かって放射される第２および第３ＬＥＤスタック３３および４３から発生する光を吸収することにより、光干渉を減少させることができる。金（Ａｕ）は、赤色光に対して高い反射率を有し、緑色光または青色光に対して低い反射率を有し、そのため、第１ＬＥＤスタック２３上に配置される反射層２５ｂを形成するために使用できる。
【００９３】
第２透明電極３５は、第２ＬＥＤスタック３３のｐ型半導体層とオーミック接触する。第２透明電極３５は、赤色光および緑色光に対して透過性である金属層または導電性酸化物層で形成される。第３透明電極４５は、第３ＬＥＤスタック４３のｐ型半導体層とオーミック接触する。第３透明電極４５は、赤色光、緑色光および青色光に透過性である金属層または導電性酸化物層で形成される。第２透明電極３５および第３透明電極４５は、電流分散を助けるために各ＬＥＤスタックのｐ型半導体層とオーミック接触可能である。第２および第３透明電極３５および４５のために使用される導電性酸化物層の例は、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯ、ＩＺＯなどを含むことができる。
【００９４】
第１カラーフィルタ３７は、第１ＬＥＤスタック２３と第２ＬＥＤスタック３３との間に配置される。加えて、第２カラーフィルタ４７は、第２ＬＥＤスタック３３と第３ＬＥＤスタック４３との間に配置される。第１カラーフィルタ３７は、第１ＬＥＤスタック２３から発生する光を透過させることができ、第２ＬＥＤスタック３３から発生する光を反射させる。第２カラーフィルタ４７は、第１および第２ＬＥＤスタック２３および３３から発生する光を透過させることができ、第３ＬＥＤスタック４３から発生する光を反射させることができる。このように、第１ＬＥＤスタック２３から発生する光は、第２ＬＥＤスタック３３および第３ＬＥＤスタック４３を介して外部に放射され、第２ＬＥＤスタック３３から発生する光は、第３ＬＥＤスタック４３を介して外部に放射される。また、第２ＬＥＤスタック３３から発生する光が第１ＬＥＤスタック２３に入射して損失するのを防止することが可能であるか、または第３ＬＥＤスタック４３から発生する光が第２ＬＥＤスタック３３に入射して損失するのを防止することが可能である。
【００９５】
いくつかの例示的な実施例において、第１カラーフィルタ３７はさらに、第３ＬＥＤスタック４３から発生する光を反射させることができる。
【００９６】
第１および第２カラーフィルタ３７および４７は、例えば、低波長領域の光、例えば、長波長領域の光のみを通過させるローパスフィルタ、所定の波長領域の光のみを通過させるバンドパスフィルタ、または所定の波長領域の光のみを遮断するバンドストップフィルタであってもよい。さらに具体的には、第１および第２カラーフィルタ３７および４７は、互いに異なる屈折率を有する絶縁層を交互に積層することにより形成可能である。例えば、カラーフィルタは、ＴｉＯ２とＳｉＯ２を交互に積層することにより形成可能である。第１および第２カラーフィルタ３７および４７は、分布ブラッグ反射器（ＤＢＲ）を含むことができる。分布ブラッグ反射器の阻止帯域は、ＴｉＯ２およびＳｉＯ２の厚さを調節することにより制御可能である。ローパスフィルタおよびバンドパスフィルタも、互いに異なる屈折率を有する絶縁層を交互に積層することにより形成可能である。
【００９７】
第１ボンディング層５５は、第１ＬＥＤスタック２３を基板５１に結合する。図示のように、第１反射電極２５は、第１ボンディング層５５と接触可能である。第１ボンディング層５５は、透過性であるか、不透過性であってもよい。
【００９８】
第２ボンディング層６５は、第２ＬＥＤスタック３３を第１ＬＥＤスタック２３に結合する。図示のように、第２ボンディング層６５は、第１ＬＥＤスタック２３および第１カラーフィルタ３７と接触可能である。第２ボンディング層６５は、第１ＬＥＤスタック２３から発生する光を透過させる。第２ボンディング層６５は、例えば、光透過特性を有するスピンオンガラス（ｓｐｉｎ−ｏｎ−ｇｌａｓｓ）で形成される。
【００９９】
第３ボンディング層７５は、第３ＬＥＤスタック４３を第２ＬＥＤスタック３３に結合する。図示のように、第３ボンディング層７５は、第２ＬＥＤスタック３３および第２カラーフィルタ４７と接触可能である。しかし、本発明の概念がこれに限定されるものではなく、透明導電層が第２ＬＥＤスタック３３上に配置されてもよい。第３ボンディング層７５は、第１ＬＥＤスタック２３および第２ＬＥＤスタック３３から発生する光を透過させる。第３ボンディング層７５は、例えば、光透過特性を有するスピンオンガラス（ｓｐｉｎ−ｏｎ−ｇｌａｓｓ）で形成される。
【０１００】
ボンディング層５５、６５および７５は、ボンディングされる２つの物体のそれぞれの上に透明有機層または透明無機層を形成した後、物体を互いにボンディングすることにより形成される。有機層の例は、ＳＵ８、ポリ（メチルメタクリレート）（ｐｏｌｙ（ｍｅｔｈｙｌ  ｍｅｔｈａｃｒｙｌａｔｅ））（ＰＭＭＡ）、ポリイミド、パリレン（ｐａｒｙｌｅｎｅ）、ベンゾシクロブテン（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ：ＢＣＢ）などを含むことができる。無機層の例は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘなどを含むことができる。有機層は、高真空および高圧でボンディングされてもよい。無機層の表面は、例えば、化学機械的研磨（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）により平坦化され、その後、表面エネルギーがプラズマなどによって低くなって高真空でボンディングが行われるようにする。
【０１０１】
第１−１コネクタ５９ｄは、第１反射電極２５と電極パッド５３ｄとを互いに電気的に接続する。このように、第１−１コネクタ５９ｄは、第１ＬＥＤスタック２３の下部表面に電気的に接続される。図示のように、第１−１コネクタ５９ｄは、第１ＬＥＤスタック２３を貫通することができる。しかし、本発明の概念がこれに限定されるものではなく、第１−１コネクタ５９ｄは、第１ＬＥＤスタック２３の側面上に形成されてもよい。絶縁層５７が第１−１コネクタ５９ｄと第１ＬＥＤスタック２３との間に介在し、第１−１コネクタ５９ｄが第１ＬＥＤスタック２３の上部表面に短絡するのを防止する。
【０１０２】
第１−２コネクタ５９ａは、第１ＬＥＤスタック２３の上部表面および基板５１上の電極パッド５３ａを互いに電気的に接続する。第１−２コネクタ５９ａは、第１ＬＥＤスタック２３の上部表面に接続され、第１ＬＥＤスタック２３を貫通して電極パッド５３ａに接続される。絶縁層５７が第１ＬＥＤスタック２３と第１−２コネクタ５９ａとの間に介在し、第１−２コネクタ５９ａが第１ＬＥＤスタック２３の下部表面に短絡するのを防止することができる。
【０１０３】
第１−３コネクタ５９ｂおよび第１−４コネクタ５９ｃは、第１ＬＥＤスタック２３を貫通して電極パッド５３ｂおよび５３ｃのそれぞれに接続される。第１−３コネクタ５９ｂおよび第１−４コネクタ５９ｃは、第１ＬＥＤスタック２３とコネクタ５９ｂおよび５９ｃとの間に介在する絶縁層５７によって、第１ＬＥＤスタック２３から絶縁される。
【０１０４】
第１−３コネクタ５９ｂおよび第１−４コネクタ５９ｃは、中間コネクタとして機能することができ、またはこれらの構成は、いくつかの例示的な実施例で省略可能である。
【０１０５】
第２−１コネクタ６９ｄは、第２透明電極３５を電極パッド５３ｄに電気的に接続するように配置される。第２−１コネクタ６９ｄは、第２透明電極３５を介して第２ＬＥＤスタック３３の下部表面に電気的に接続される。図示のように、第２−１コネクタ６９ｄは、第２ＬＥＤスタック３３を貫通することができる。しかし、本発明の概念がこれに限定されるものではなく、第２−１コネクタ６９ｄは、第２ＬＥＤスタック３３の側面上に形成されてもよい。絶縁層６７が第２−１コネクタ６９ｄと第２ＬＥＤスタック３３との間に介在し、第２−１コネクタ６９ｄが第２ＬＥＤスタック３３の上部表面に短絡するのを防止する。
【０１０６】
図２に示すように、第２−１コネクタ６９ｄは、第１−１コネクタ５９ｄに接続されて電極パッド５３ｄに電気的に接続される。この場合、第１−１コネクタ５９ｄは、中間コネクタとして機能することができる。加えて、図２に示すように、第２−１コネクタ６９ｄは、垂直方向に第１−１コネクタ５９ｄ上に積層される。
【０１０７】
第２−２コネクタ６９ｂは、第２ＬＥＤスタック３３の上部表面を電極パッド５３ｂに電気的に接続するように配置される。第２−２コネクタ６９ｂは、第２ＬＥＤスタック３３の上部表面に接続され、第２ＬＥＤスタック３３を貫通することができる。図示のように、第２−２コネクタ６９ｂは、第１−３コネクタ５９ｂに接続されて電極パッド５３ｂに電気的に接続される。第２−２コネクタ６９ｂは、電極パッド５３ｂに直接接続されてもよい。この場合、第１−３コネクタ５９ｂは省略される。
【０１０８】
絶縁層６７は、第２ＬＥＤスタック３３と第２−２コネクタ６９ｂとの間に介在し、第２−２コネクタ６９ｂが第２ＬＥＤスタック３３の下部表面に短絡するのを防止することができる。
【０１０９】
第２−３コネクタ６９ｃは、第２ＬＥＤスタック３３を貫通するように配置される。第２−３コネクタ６９ｃは、電極パッド５３ｃに電気的に接続され、例えば、第１−４コネクタ５９ｃに接続される。第２−３コネクタ６９ｃは、第２ＬＥＤスタック３３と第２−３コネクタ６９ｃとの間に介在する絶縁層６７によって、第２ＬＥＤスタック３３から絶縁される。
【０１１０】
第２−３コネクタ６９ｃは、中間コネクタとして機能することができ、またはこれらの構成は、いくつかの例示的な実施例で省略可能である。
【０１１１】
第３−１コネクタ７９ｄは、第３透明電極４５および電極パッド５３ｄを互いに接続するように配置される。第３−１コネクタ７９ｄは、第３透明電極４５を介して第３ＬＥＤスタック４３の下部表面に電気的に接続される。図示のように、第３−１コネクタ７９ｄは、第３ＬＥＤスタック４３を貫通することができる。しかし、本発明の概念がこれに限定されるものではなく、第３−１コネクタ７９ｄは、第３ＬＥＤスタック４３の側面上に形成されてもよい。絶縁層７７が第３−１コネクタ７９ｄと第３ＬＥＤスタック４３との間に介在し、第３−１コネクタ７９ｄが第３ＬＥＤスタック４３の上部表面に短絡するのを防止する。
【０１１２】
図２に示すように、第３−１コネクタ７９ｄは、第２−１コネクタ６９ｄに接続されて電極パッド５３ｄに電気的に接続される。この場合、第２−１コネクタ６９ｄおよび第１−１コネクタ５９ｄは、中間コネクタとして機能することができる。加えて、図２に示すように、第３−１コネクタ７９ｄは、垂直方向に第２−１コネクタ６９ｄ上に積層される。そのため、第１−１コネクタ５９ｄ、第２−１コネクタ６９ｄおよび第３−１コネクタ７９ｄは、互いに電気的に接続されて垂直方向に積層される。コネクタは、光の放射方向に配置されて光を吸収する。コネクタが側面方向に互いに離隔するように配置される場合、発光面積が減少して増加した光損失を誘発することがある。しかし、例示的な実施例によるコネクタは、垂直方向に積層されて、第１ＬＥＤスタック２３および第２ＬＥＤスタック３３から発生する光の損失をコネクタによって減少させる。
【０１１３】
第３−２コネクタ７９ｃは、第３ＬＥＤスタック４３の上部表面および電極パッド５３ｃを互いに接続するように配置される。第３−２コネクタ７９ｃは、第３ＬＥＤスタック４３の上部表面に接続され、第３ＬＥＤスタック４３を貫通することができる。図示のように、第３−２コネクタ７９ｃは、第２−３コネクタ６９ｃに接続されて電極パッド５３ｃに電気的に接続される。第３−２コネクタ７９ｃは、電極パッド５３ｃに直接接続されてもよい。この場合、第２−３コネクタ６９ｃは省略可能である。
【０１１４】
一方、絶縁層７７は、第３ＬＥＤスタック４３と第３−２コネクタ７９ｃとの間に介在し、第３−２コネクタ７９ｃが第３ＬＥＤスタック４３の下部表面に短絡するのを防止することができる。
【０１１５】
図示のように、第３−２コネクタ７９ｃ、第２−３コネクタ６９ｃおよび第１−４コネクタ５９ｃは、垂直方向に積層され、これは光損失を減少させることができる。
【０１１６】
第１ＬＥＤスタック２３、第２ＬＥＤスタック３３および第３ＬＥＤスタック４３からその側面への光放射によるピクセル間の光干渉を防止するために、光反射層または光遮断材料層が第１〜第３ＬＥＤスタック２３、３３および４３の側面を覆うように形成される。光反射層の例は、分布ブラッグ反射器、または絶縁層上に蒸着された反射性金属層または高反射性有機層を有するＳｉＯ２で形成される絶縁層を含むことができる。遮光層として、例えば、黒色エポキシが使用できる。遮光材料は、発光素子間の光干渉を防止してイメージのコントラスト比を増加させる。
【０１１７】
例示的な実施例により、第１ＬＥＤスタック２３は、電極パッド５３ｄおよび５３ａに電気的に接続され、第２ＬＥＤスタック３３は、電極パッド５３ｄおよび５３ｂに電気的に接続され、第３ＬＥＤスタック４３は、電極パッド５３ｄおよび５３ｃに電気的に接続される。このように、第１ＬＥＤスタック２３、第２ＬＥＤスタック３３および第３ＬＥＤスタック４３のアノードは、電極パッド５３ｄに共通に電気的に接続され、そのカソードは、互いに異なる電極パッド５３ａ、５３ｂおよび５３ｃにそれぞれ電気的に接続される。そのため、第１〜第３ＬＥＤスタック２３、３３および４３は、独立して駆動可能である。また、これらのＬＥＤスタック２３、３３および４３は、薄膜トランジスタ基板５１上に配置され、基板５１の内部回路に電気的に接続されてアクティブマトリクス方式で駆動可能である。
【０１１８】
図３Ａ、図３Ｂ、図４Ａ、図４Ｂ、図５Ａ、図５Ｂ、図６Ａ、図６Ｂ、図７Ａ、図７Ｂ、図８Ａ、図８Ｂ、図９Ａ、図９Ｂ、図１０Ａ、図１０Ｂ、図１１Ａ、図１１Ｂ、図１２Ａ、図１２Ｂ、図１３Ａ、図１３Ｂ、図１４Ａ、図１４Ｂ、図１５Ａ、図１５Ｂ、図１６Ａおよび図１６Ｂは、本開示の例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図および概略断面図である。図中、各平面図は、図１の平面図に対応し、各断面図は、図１のＡ−Ａ線に沿ったものである。
【０１１９】
まず、図３Ａおよび図３Ｂを参照すれば、第１ＬＥＤスタック２３が第１基板２１上に成長する。第１基板２１は、例えば、ＧａＡｓ基板であってもよい。加えて、第１ＬＥＤスタック２３は、ＡｌＧａＩｎＰ系半導体層で形成され、ｎ型半導体層と、活性層と、ｐ型半導体層とを含む。
【０１２０】
オーミック接触層２５ａおよび反射層２５ｂが第１ＬＥＤスタック２３上に形成されて第１反射電極２５を形成する。オーミック接触層２５ａは、リフトオフ法などを利用して形成され、第１ＬＥＤスタック２３の周縁近傍に配置されるように形成される。図示のように、オーミック接触層２５ａは、実質的に環状を有するように形成される。
【０１２１】
反射層２５ｂは、オーミック接触層２５ａを覆いかつ、第１ＬＥＤスタック２３を覆う。反射層２５ｂは、第１ＬＥＤスタック２３の各周縁を露出させるように形成される。より具体的には、反射層２５ｂは、オーミック接触層２５ａを有する第１ＬＥＤスタック２３を露出させる開口部２５ｈを有してもよい。反射層２５ｂは、例えば、金（Ａｕ）で形成され、リフトオフ法などを利用して形成される。
【０１２２】
図４Ａおよび図４Ｂを参照すれば、第２ＬＥＤスタック３３が第２基板３１上に成長し、第２透明電極３５および第１カラーフィルタ３７が第２ＬＥＤスタック３３上に形成される。第２ＬＥＤスタック３３は、窒化ガリウム系半導体層で形成され、ＧａＩｎＮ系井戸層を含むことができる。窒化ガリウム系半導体層がその上に成長できる第２基板３１は、第１基板２１とは異なる。ＧａＩｎＮの組成比は、第２ＬＥＤスタック３３が緑色光を放射できるように決定されてもよい。一方、第２透明電極３５は、ｐ型半導体層とオーミック接触する。
【０１２３】
図５Ａおよび図５Ｂを参照すれば、第３ＬＥＤスタック４３が第３基板４１上に成長し、第３透明電極４５および第２カラーフィルタ４７が第３ＬＥＤスタック４３上に形成される。第３ＬＥＤスタック４３は、窒化ガリウム系半導体層で形成され、ＧａＩｎＮ系井戸層を含むことができる。窒化ガリウム系半導体層がその上に成長できる第３基板４１は、第１基板２１とは異なる。ＧａＩｎＮの組成比は、第３ＬＥＤスタック４３が青色光を放射できるように決定されてもよい。一方、第３透明電極４５は、ｐ型半導体層とオーミック接触する。
【０１２４】
第１カラーフィルタ３７および第２カラーフィルタ４７は、図１を参照して説明したものと実質的に同一であり、そのため、重複を避けるためにその詳細な説明は省略する。
【０１２５】
図６Ａおよび図６Ｂを参照すれば、電極パッド５３ａ、５３ｂ、５３ｃおよび５３ｄが基板５１上に形成される。基板５１は、その内部に薄膜トランジスタを有する、Ｓｉで形成される基板であってもよい。１つのピクセル区域に相当する各電極パッド５３ａ、５３ｂ、５３ｃおよび５３ｄが基板５１の４つの周縁領域のそれぞれに配置される。
【０１２６】
第１ＬＥＤスタック２３、第２ＬＥＤスタック３３、第３ＬＥＤスタック４３および電極パッド５３ａ、５３ｂ、５３ｃおよび５３ｄは、互いに異なる基板上で個別的に形成され、その形成順序は特に限定されない。
【０１２７】
図７Ａおよび図７Ｂを参照すれば、第１ＬＥＤスタック２３は、第１ボンディング層５５を経由して基板５１上に結合される。第１ボンディング層５５は、基板５１上に配置され、第１反射電極２５は、基板５１に向かうように配置されて第１ボンディング層５５にボンディングされる。代案的に、ボンディング材料層が基板５１および第１ＬＥＤスタック２３のそれぞれの上に形成され、その後、第１ＬＥＤスタック２３は、ボンディング材料層を互いにボンディングすることにより基板５１に結合されてもよい。一方、第１基板２１は、化学的なエッチングなどにより第１ＬＥＤスタック２３から除去可能である。このように、第１ＬＥＤスタック２３のｎ型半導体層が上部表面上で露出する。露出するｎ型半導体層は、表面テクスチャリングが施される。
【０１２８】
図８Ａおよび図８Ｂを参照すれば、第１ＬＥＤスタック２３がパターニングされて、第１反射電極２５の一部を露出させる。反射層２５ｂの損傷を避けるために、オーミック接触層２５ａが露出してもよい。また、第１ＬＥＤスタック２３および第１ボンディング層５５がパターニングされて、電極パッド５３ａ、５３ｂ、５３ｃおよび５３ｄを露出させるための開口部を形成する。
【０１２９】
図９Ａおよび図９Ｂを参照すれば、絶縁層５７が形成されて、開口部内で第１ＬＥＤスタック２３の側面を覆う。絶縁層５７はさらに、第１ＬＥＤスタック２３の上部表面を部分的に覆うことができる。絶縁層５７は、第１反射電極２５および電極パッド５３ａ、５３ｂ、５３ｃおよび５３ｄを露出させるように形成される。
【０１３０】
図１０Ａおよび図１０Ｂを参照すれば、露出する電極パッド５３ａ、５３ｂ、５３ｃおよび５３ｄにそれぞれ接続可能なコネクタ５９ａ、５９ｂ、５９ｃおよび５９ｄが形成される。第１−１コネクタ５９ｄは、第１反射電極２５そしてまた電極パッド５３ｄに接続される。そのため、第１ＬＥＤスタック２３の下部表面と電極パッド５３ｄは、第１−１コネクタ５９ｄによって互いに電気的に接続される。加えて、第１−２コネクタ５９ａが第１ＬＥＤスタック２３の上部表面そしてまた電極パッド５３ａに接続される。そのため、第１ＬＥＤスタック２３の上部表面と電極パッド５３ａは、第１−２コネクタ５９ａによって互いに電気的に接続される。第１−３コネクタ５９ｂおよび第１−４コネクタ５９ｃは、絶縁層５７によって第１ＬＥＤスタック２３から絶縁される。
【０１３１】
図１１Ａおよび図１１Ｂを参照すれば、図４Ａおよび図４Ｂの第２ＬＥＤスタック３３は、第１−１、第１−２、第１−３および第１−４コネクタ５９ｄ、５９ａ、５９ｂおよび５９ｃがその上に形成される第１ＬＥＤスタック２３上に、第２ボンディング層６５を経由して結合される。第１カラーフィルタ３７は、第２ボンディング層６５にボンディングされ、第１ＬＥＤスタック２３に向かうように配置される。第２ボンディング層６５は、第１ＬＥＤスタック２３上に予め配置されてもよい。第１カラーフィルタ３７は、第２ボンディング層６５にボンディングされ、第２ボンディング層６５に向かうように配置される。代案的に、ボンディング材料層が第１ＬＥＤスタック２３および第１カラーフィルタ３７のそれぞれの上に形成されてもよく、ボンディング材料層は、互いにボンディングされて第２ＬＥＤスタック３３を第１ＬＥＤスタック２３に結合する。一方、第２基板３１は、レーザリフトオフ、化学的リフトオフ法などを利用して第２ＬＥＤスタック３３から分離される。そのため、第２ＬＥＤスタック３３のｎ型半導体層が露出する。露出するｎ型半導体層は、化学的エッチングなどにより表面テクスチャリングが施される。しかし、第２ＬＥＤスタック３３上での表面テクスチャリング段階は、いくつかの例示的な実施例で省略可能である。
【０１３２】
図１２Ａおよび１２Ｂを参照すれば、第２ＬＥＤスタック３３がパターニングされて、第２透明電極３５を露出させ、露出した第２透明電極３５、第１カラーフィルタ３７および第２ボンディング層６５はエッチングされて、第１−１コネクタ５９ｄを露出させるための開口部を形成する。また、第１−３コネクタ５９ｂおよび第１−４コネクタ５９ｃを露出させるための開口部がともに形成されてもよい。
【０１３３】
図１３Ａおよび図１３Ｂを参照すれば、露出した開口部の側面を覆う絶縁層６７が形成される。絶縁層６７は、第２透明電極３５を露出させ、また、第１−１コネクタ５９ｄ、第１−３コネクタ５９ｂおよび第１−４コネクタ５９ｃを露出させる。
【０１３４】
第２−１コネクタ６９ｄ、第２−２コネクタ６９ｂおよび第２−３コネクタ６９ｃが開口部内に形成される。第２−１コネクタ６９ｄは、第２透明電極３５および第１−１コネクタ５９ｄを互いに電気的に接続し、絶縁層６７によって第２ＬＥＤスタック３３の上部表面から絶縁される。第２−２コネクタ６９ｂは、第２ＬＥＤスタック３３の上部表面および第１−３コネクタ５９ｂに接続される。第２−２コネクタ６９ｂは、第１−３コネクタ５９ｂを介して電極パッド５３ｂに電気的に接続される。第２−２コネクタ６９ｂは、絶縁層６７によって第２ＬＥＤスタック３３の下部表面および第２透明電極３５から絶縁される。
【０１３５】
一方、第２−３コネクタ６９ｃは、第１−４コネクタ５９ｃに接続され、絶縁層６７によって第２ＬＥＤスタック３３および第２透明電極３５から絶縁される。
【０１３６】
図１４Ａおよび図１４Ｂを参照すれば、図５Ａおよび図５Ｂの第３ＬＥＤスタック４３が、第２−１、第２−２および第２−３コネクタ６９ｄ、６９ｂおよび６９ｃがその上に形成される第２ＬＥＤスタック３３上に、第３ボンディング層７５を経由して結合される。第２カラーフィルタ４７は、第３ボンディング層７５にボンディングされて第２ＬＥＤスタック３３に向かうように配置される。第３ボンディング層７５は、第２ＬＥＤスタック３３上に予め配置され、第２カラーフィルタ４７は、第３ボンディング層７５にボンディングされてもよいし、第３ボンディング層７５に向かうように配置される。代案的に、ボンディング材料層が第２ＬＥＤスタック３３および第２カラーフィルタ４７のそれぞれの上に形成されてもよく、ボンディング材料層は、互いにボンディングされて第３ＬＥＤスタック４３を第２ＬＥＤスタック３３にボンディングする。一方、第３基板４１は、レーザリフトオフ、化学的リフトオフ法などを利用して第３ＬＥＤスタック４３から分離される。このように、第３ＬＥＤスタック４３のｎ型半導体層が露出する。露出したｎ型半導体層は、化学的エッチングなどにより表面テクスチャリングが施される。
【０１３７】
図１５Ａおよび図１５Ｂを参照すれば、第３ＬＥＤスタック４３がパターニングされて、第３透明電極４５を露出させ、露出した第３透明電極４５、第２カラーフィルタ４７および第３ボンディング層７５はエッチングされて、第２−１コネクタ６９ｄを露出させるための開口部を形成する。また、第２−３コネクタ６９ｃを露出させるための開口部がともに形成されてもよい。
【０１３８】
図１６Ａおよび図１６Ｂを参照すれば、露出した開口部の側面を覆う絶縁層７７が形成される。絶縁層７７は、第３透明電極４５を露出させ、また、第２−１コネクタ６９ｄおよび第２−３コネクタ６９ｃを露出させる。
【０１３９】
第３−１コネクタ７９ｄおよび第３−２コネクタ７９ｃが開口部内に形成される。第３−１コネクタ７９ｄは、第３透明電極４５および第２−１コネクタ６９ｄを互いに電気的に接続し、絶縁層７７によって第３ＬＥＤスタック４３の上部表面から絶縁される。第３−２コネクタ７９ｃは、第３ＬＥＤスタック４３の上部表面および第２−３コネクタ６９ｃに接続される。第３−２コネクタ７９ｃは、第２−３コネクタ６９ｃおよび第１−４コネクタ５９ｃを介して電極パッド５３ｃに電気的に接続される。第３−２コネクタ７９ｃは、絶縁層７７によって第３ＬＥＤスタック４３の下部表面および第３透明電極４５から絶縁される。
【０１４０】
例示的な実施例により、互いに共通に電気的に接続される第１〜第３ＬＥＤスタック２３、３３および４３のアノードと、独立に接続されるそのカソードとを有する単位ピクセルが提供される。
【０１４１】
１つの単位ピクセルを製造する方法を例示的な実施例により説明したが、ディスプレイ装置は、基板５１上にマトリクス状に配列される複数の単位ピクセルを含むことができる。単位ピクセルは、互いに離隔する。この場合、単位ピクセルにそれぞれ対応する第１〜第３ＬＥＤスタック２３、３３および４３の領域は、基板２１、３１および４１上で互いに予め分離されてもよい。代案的に、各ＬＥＤスタック２３、３３および４３が基板５１上にボンディングされた後にパターニングされるとき、ＬＥＤスタックの領域は、各ピクセル領域に対応する領域に分離されてもよい。したがって、例示的な実施例により、基板５１上に複数の単位ピクセルを有するディスプレイ装置は、小さい大きさを有するピクセルを個別的に実装する必要性を省くことができる。
【０１４２】
また、ピクセル間の光干渉を防止するために、ピクセルの側面を覆う光反射層または光遮断材料層が追加されてもよい。光反射層の例は、分布ブラッグ反射器、または絶縁層上に蒸着される反射性金属層または高反射有機層を有するＳｉＯ２で形成される絶縁層を含むことができる。光遮断層として、例えば、黒色エポキシが使用できる。光遮断材料は、発光素子間の光干渉を防止してイメージのコントラスト比を増加させる。
【０１４３】
図１７は、他の例示的な実施例によるディスプレイ装置の概略平面図である。図１８は、図１７のＢ−Ｂ線に沿った概略断面図である。
【０１４４】
図１７および図１８を参照すれば、例示的な実施例によるディスプレイ装置は、第１〜第３ＬＥＤスタック２３、３３および４３のカソードが互いに共通に電気的に接続され、そのアノードは個別的に接続されることを除けば、図１および図２を参照して説明したディスプレイ装置と概ね類似している。
【０１４５】
特に、第１−１コネクタ１５９ｄは、第１反射電極２５を電極パッド１５３ｄに電気的に接続する。第２−１コネクタ１６９ａは、第２透明電極３５を電極パッド１５３ａに電気的に接続し、第３−１コネクタ１７９ｂは、第３透明電極４５を電極パッド１５３ｂに電気的に接続する。
【０１４６】
加えて、第１−２コネクタ１５９ｃは、第１ＬＥＤスタック２３の上部表面および電極パッド１５３ｃに接続される。第２−２コネクタ１６９ｃは、第２ＬＥＤスタック３３の上部表面および第１−２コネクタ１５９ｃに接続される。第３−２コネクタ１７９ｃは、第３ＬＥＤスタック４３の上部表面および第２−２コネクタ１６９ｃに接続される。図示のように、第１−２、第２−２および第３−２コネクタ１５９ｃ、１６９ｃおよび１７９ｃは、垂直方向に積層される。加えて、第３−２コネクタ１７９ｃは、中間コネクタ１６９ｂおよび１５９ｂを介して電極パッド１５３ｂに接続され、コネクタ１５９ｂ、１６９ｂおよび１７９ｂも、垂直方向に積層される。
【０１４７】
図１９は、例示的な実施例によるディスプレイ装置の概略回路図である。
【０１４８】
図１９を参照すれば、例示的な実施例による駆動回路は、２つ以上のトランジスタＴｒ１およびＴｒ２およびキャパシタを含む。電源が選択ラインＶｒｏｗ１〜Ｖｒｏｗ３に接続され、データ電圧がデータラインＶｄａｔａ１〜Ｖｄａｔａ３に印加されるとき、電圧が対応する発光ダイオードに印加される。電荷がデータラインＶｄａｔａ１〜Ｖｄａｔａ３の値に応じて対応するキャパシタに充電される。トランジスタＴｒ２のターンオン状態がキャパシタの充電された電圧によって保持されるので、キャパシタの電圧は電源が遮断されても保持可能であり、電圧が発光ダイオードＬＥＤ１〜ＬＥＤ３に印加される。また、発光ダイオードＬＥＤ１〜ＬＥＤ３内で流れる電流は、データラインＶｄａｔａ１〜Ｖｄａｔａ３の値に応じて変更可能である。電流が電流供給源Ｖｄｄを介して持続的に供給され、そのため、連続的な発光が可能である。
【０１４９】
トランジスタＴｒ１およびＴｒ２およびキャパシタは、基板５１内に形成される。ここで、発光ダイオードＬＥＤ１〜ＬＥＤ３は、１つのピクセルとして積層される第１〜第３ＬＥＤスタック２３、３３および４３にそれぞれ対応する。第１〜第３ＬＥＤスタックのアノードは、トランジスタＴｒ２に接続され、そのカソードは、接地される。例示的な実施例により、第１〜第３ＬＥＤスタック２３、３３および４３は、互いに共通に接続されて接地される。
【０１５０】
図１９が例示的な実施例によるアクティブマトリクス駆動用回路図を示すが、本発明の概念がこれに限定されるものではなく、他の回路が使用されてもよい。加えて、発光ダイオードＬＥＤ１〜ＬＥＤ３の各アノードが互いに異なるトランジスタＴｒ２に接続されるものと説明され、そのカソードが接地されるものと説明されるが、いくつかの例示的な実施例において、第１〜第３ＬＥＤスタック２３、３３および４３のアノードは、共通に接続され、そのカソードのそれぞれは、互いに異なるトランジスタに接続されてもよい。
【０１５１】
図２０は、例示的な実施例によるディスプレイ装置の概略平面図である。
【０１５２】
図２０を参照すれば、ディスプレイ装置は、回路基板２０１と、複数の発光デバイス２００とを含む。
【０１５３】
回路基板２０１は、パッシブマトリクス駆動またはアクティブマトリクス駆動のための回路を含むことができる。例示的な実施例において、回路基板２０１は、ワイヤおよび抵抗をその内部に含むことができる。他の例示的な実施例において、回路基板２０１は、ワイヤ、トランジスタおよびキャパシタを含むことができる。回路基板２０１はさらに、その上部側にパッドを有し、その内部に配置される回路が電気的に接続されることを許容することができる。
【０１５４】
複数の発光デバイス２００が回路基板２０１上に配列される。各発光デバイス２００は、１つのピクセルを構成する。発光デバイス２００は、電極パッド２８１ａ、２８１ｂ、２８１ｃおよび２８１ｄを有し、電極パッド２８１ａ、２８１ｂ、２８１ｃおよび２８１ｄは、回路基板２０１に電気的に接続される。発光デバイス２００はさらに、上部表面上で基板２４１を含むことができる。発光デバイス２００が互いに離隔することにより、発光デバイス２００の上部表面上に配置される基板２４１も、互いに離隔する。
【０１５５】
発光デバイス２００の具体的な構成を図２１Ａおよび図２１Ｂを参照して詳細に説明する。図２１Ａは、例示的な実施例による発光デバイス２００の概略平面図であり、図２１Ｂは、図２１ＡのＡ−Ａ線に沿った断面図である。電極パッド２８１ａ、２８１ｂ、２８１ｃおよび２８１ｄが上部側に配列されるものとして示されるが、本発明の概念がこれに限定されるものではなく、発光デバイス２００は、図２０の回路基板２０１上にフリップボンディングされ、この場合、電極パッド２８１ａ、２８１ｂ、２８１ｃおよび２８１ｄは、下部側に配列される。
【０１５６】
図２１Ａおよび図２１Ｂを参照すれば、発光デバイス２００は、基板２４１と、電極パッド２８１ａ、２８１ｂ、２８１ｃおよび２８１ｄと、第１ＬＥＤスタック２２３と、第２ＬＥＤスタック２３３と、第３ＬＥＤスタック２４３と、絶縁層２７１と、第１反射電極２２８と、第２透明電極２３５と、第３透明電極２４５と、第１オーミック電極２２６と、第１カラーフィルタ２４７と、第２カラーフィルタ２６７と、第１ボンディング層２４９と、第２ボンディング層２６９と、上部絶縁層２７３とを含む。
【０１５７】
基板２４１は、ＬＥＤスタック２２３、２３３および２４３を支持することができる。また、基板２４１は、第３ＬＥＤスタック２４３を成長させるための成長基板であってもよい。例えば、基板２４１は、サファイア基板または窒化ガリウム基板、特に、パターニングされたサファイア基板であってもよい。第１、第２および第３ＬＥＤスタックは、第３ＬＥＤスタック２４３、第２ＬＥＤスタック２３３および第１ＬＥＤスタック２２３の順に基板２４１上に配列される。単一の第３ＬＥＤスタックが１つの基板２４１上に配置され、そのため、発光デバイス２００は、単一ピクセルの単一チップ構造を有する。いくつかの例示的な実施例において、基板２４１は省略可能であり、第３ＬＥＤスタック２４３の下部表面が露出してもよい。この場合、粗面化された表面が表面テクスチャリングによって第３ＬＥＤスタック２４３の下部表面上に形成される。
【０１５８】
第１ＬＥＤスタック２２３、第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３は、それぞれ第１導電型半導体層２２３ａ、２３３ａまたは２４３ａと、第２導電型半導体層２２３ｂ、２３３ｂまたは２４３ｂと、その間に介在する活性層とを含む。特に、活性層は、多重量子井戸構造を有してもよい。
【０１５９】
基板２４１に近いほど、より短い波長の光がＬＥＤスタックから放射される。例えば、第１ＬＥＤスタック２２３は、赤色光を放射する無機発光ダイオードであってもよく、第２ＬＥＤスタック２３３は、緑色光を放射する無機発光ダイオードであってもよいし、第３ＬＥＤスタック２４３は、青色光を放射する無機発光ダイオードであってもよい。第１ＬＥＤスタック２２３は、ＧａＩｎＰ系井戸層を含むことができ、第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３は、ＧａＩｎＮ系井戸層を含むことができる。しかし、本発明の概念がこれに限定されるものではなく、発光デバイス２００がマイクロＬＥＤを含む場合、第１ＬＥＤスタック２２３は、赤色、緑色および青色光のうちのいずれか１つを放射することができ、第２および第３ＬＥＤスタック２３３および２４３は、マイクロＬＥＤの小さなフォームファクタによって、動作に不利な影響を及ぼすことなく、赤色、緑色および青色光のうちの他の１つを放射することができる。
【０１６０】
それぞれのＬＥＤスタック２２３、２３３および２４３の第１導電型半導体層２２３ａ、２３３ａおよび２４３ａは、ｎ型半導体層であってもよく、それぞれのＬＥＤスタック２２３、２３３および２４３の第２導電型半導体層２２３ｂ、２３３ｂおよび２４３ｂは、ｐ型半導体層であってもよい。第１ＬＥＤスタック２２３の上部表面は、ｐ型半導体層２２３ｂであってもよく、第２ＬＥＤスタック２３３の上部表面は、ｎ型半導体層２３３ａであってもよいし、第３ＬＥＤスタック２４３の上部表面は、ｐ型半導体層２４３ｂであってもよい。より具体的には、例示的な実施例により、半導体層の順序は、第２ＬＥＤスタック２３３でのみ逆になる。第１ＬＥＤスタック２２３および第３ＬＥＤスタック２４３は、テクスチャリングされた表面を有する第１導電型半導体層２２３ａおよび２４３ａを有して光取り出し効率を向上させることができる。第２ＬＥＤスタック２３３も、テクスチャリングされた表面を有する第１導電型半導体層２３３ａを有することができる。しかし、第１導電型半導体層２３３ａが第２導電型半導体層２３３ｂより基板２４１からより遠く配置されるので、表面テクスチャリングは比較的効果が低い。より具体的には、第２ＬＥＤスタック２３３が緑色光を放射するとき、緑色光は、赤色光または青色光より高い可視性を有する。そのため、第１ＬＥＤスタック２２３および第３ＬＥＤスタック２４３の発光効率を、第２ＬＥＤスタック２３３の発光効率よりも増加させることが好ましい。この方式により、赤色光、緑色光および青色光の光度は、第１ＬＥＤスタック２２３および第３ＬＥＤスタック２４３に表面テクスチャリングを適用することにより、類似のレベルに保持されるように調節されるか、バランス化できて、表面テクスチャリングされていない、または小さい程度に表面テクスチャリングされた第２ＬＥＤスタック２３３を用いながら光取り出し効率を向上させることができる。
【０１６１】
第１ＬＥＤスタック２２３および第３ＬＥＤスタック２４３において、第２導電型半導体層２２３ｂおよび２４３ｂは、第１導電型半導体層２２３ａおよび２４３ａの一部領域上に配置され、そのため、第１導電型半導体層２２３ａおよび２４３ａは部分的に露出する。代案的に、第２ＬＥＤスタック２３３の場合、第１導電型半導体層２３３ａおよび第２導電型半導体層２３３ｂは、完全に重なってもよい。
【０１６２】
第１ＬＥＤスタック２２３は、基板２４１から離隔して配置され、第２ＬＥＤスタック２３３は、第１ＬＥＤスタック２２３の下に配置され、第３ＬＥＤスタック２４３は、第２ＬＥＤスタック２３３の下に配置される。第１ＬＥＤスタック２２３が第２および第３ＬＥＤスタック２３３および２４３より長い波長を有する光を放射可能なため、第１ＬＥＤスタック２２３から発生する光は、第２および第３ＬＥＤスタック２３３および２４３および基板２４１を介して外部に放射される。また、第２ＬＥＤスタック２３３が第３ＬＥＤスタック２４３より長い波長を有する光を放射可能なため、第２ＬＥＤスタック２３３から発生する光は、第３ＬＥＤスタック２４３および基板２４１を介して外部に放射される。しかし、本発明の概念がこれに限定されるものではない。例えば、発光デバイス２００がマイクロＬＥＤを含む場合、第１ＬＥＤスタック２２３は、赤色、緑色および青色光のうちのいずれか１つを放射することができ、第２および第３ＬＥＤスタック２３３および２４３は、マイクロＬＥＤの小さなフォームファクタによって、動作に不利な影響を及ぼすことなく、赤色、緑色および青色光のうちの他の１つを放射することができる。
【０１６３】
絶縁層２７１は、第１ＬＥＤスタック２２３上に配置され、第１ＬＥＤスタック２２３の第２導電型半導体層２２３ｂを露出させるための開口部を有する。絶縁層２７１は、例えば、実質的に環状を有する開口部を有してもよい。絶縁層２７１は、第１ＬＥＤスタック２２３より低い屈折率を有する透明な絶縁層であってもよい。
【０１６４】
第１反射電極２２８は、第１ＬＥＤスタック２２３の第２導電型半導体層２２３ｂとオーミック接触し、第１ＬＥＤスタック２２３で発生する光を基板２４１に向かって反射させる。第１反射電極２２８は、絶縁層２７１上に配置され、絶縁層２７１の開口部を介して第１ＬＥＤスタック２２３に接続される。
【０１６５】
第１反射電極２２８は、オーミック接触層２２８ａと、反射層２２８ｂとを含むことができる。オーミック接触層２２８ａは、第２導電型半導体層２２３ｂ、例えば、ｐ型半導体層と部分的に接触する。オーミック接触層２２８ａは、所定の面積内に形成されてオーミック接触層２２８ａが光を吸収するのを防止することができる。オーミック接触層２２８ａは、絶縁層２７１の開口部内で露出する第２導電型半導体層２２３ｂ上に形成される。オーミック接触層２２８ａは、実質的に環状を有するように形成される。オーミック接触層２２８ａは、透明導電性酸化物、例えば、Ａｕ（Ｚｎ）またはＡｕ（Ｂｅ）のようなＡｕ合金で形成される。
【０１６６】
反射層２２８ｂは、オーミック接触層２２８ａおよび絶縁層２７１を覆う。反射層２２８ｂが絶縁層２７１を覆うとき、第１ＬＥＤスタック２２３は、比較的高い屈折率を有する第１ＬＥＤスタック２２３、比較的低い屈折率を有する絶縁層２７１および反射層２２８ｂの積層構造を有することができ、このような積層構造は、全方位反射器を形成することができる。反射層２２８ｂは、Ａｌ、ＡｇまたはＡｕのような反射性金属層を含むことができる。また、反射層２２８ｂは、反射性金属層の上部および下部表面上でＴｉ、Ｔａ、ＮｉまたはＣｒのような接着性金属層を含み、反射性金属層の接着力を向上させることができる。金（Ａｕ）は、赤色光に対する高い反射率および青色光または緑色光に対する低い反射率によって、第１ＬＥＤスタック２２３内に形成される反射層２２８ｂに特に適当である。反射層２２８ｂは、第１ＬＥＤスタック２２３の面積の約５０％以上を覆うことができ、また、光効率を向上させるために面積の大部分を覆うことができる。
【０１６７】
オーミック接触層２２８ａおよび反射層２２８ｂは、金（Ａｕ）を含む金属層で形成される。反射層２２８ｂは、第１ＬＥＤスタック２２３で発生する光、例えば、赤色光に対して高い反射率を有する金属層で形成される。反射層２２８ｂは、第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３で発生する光、例えば、緑色光または青色光に対して相対的に低い反射率を有することができ、よって、第２および第３ＬＥＤスタック２３３および２４３で発生して反射層２２８ｂ上に入射する光は吸収されて光干渉を減少させることができる。
【０１６８】
第１オーミック電極２２６が露出した第１導電型半導体層２２３ａ上に配置され、第１導電型半導体層２２３ａとオーミック接触する。第１オーミック電極２２６はさらに、金（Ａｕ）を含む金属層で形成される。
【０１６９】
第２透明電極２３５は、第２ＬＥＤスタック２３３の第２導電型半導体層２３３ｂとオーミック接触する。図示のように、第２透明電極２３５は、第２ＬＥＤスタック２３３と第３ＬＥＤスタック２４３との間で第２ＬＥＤスタック２３３の下部表面と接触する。第２透明電極２３５は、赤色光および緑色光に透過性である金属層または導電性酸化物層で形成される。
【０１７０】
加えて、第３透明電極２４５は、第３ＬＥＤスタック２４３の第２導電型半導体層２４３ｂとオーミック接触する。第３透明電極２４５は、第２ＬＥＤスタック２３３と第３ＬＥＤスタック２４３との間に配置され、第３ＬＥＤスタック２４３の上部表面と接触する。第３透明電極２４５は、赤色光および緑色光に透過性である金属層または導電性酸化物層で形成される。第３透明電極２４５は、いくつかの例示的な実施例により、青色光に対しても透過性であってもよい。第２透明電極２３５および第３透明電極２４５は、各ＬＥＤスタックのｐ型半導体層とのオーミック接触によって電流分散を助けることができる。第２および第３透明電極２３５および２４５のために使用される導電性酸化物層の例は、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯ、ＩＺＯなどを含む。
【０１７１】
第１カラーフィルタ２４７は、第３透明電極２４５と第２ＬＥＤスタック２３３との間に配置され、第２カラーフィルタ２６７は、第２ＬＥＤスタック２３３と第１ＬＥＤスタック２２３との間に配置される。第１カラーフィルタ２４７は、第１および第２ＬＥＤスタック２２３および２３３で発生する光を透過させることができ、第３ＬＥＤスタック２４３で発生する光を反射させることができる。第２カラーフィルタ２６７は、第１ＬＥＤスタック２２３で発生する光を透過させることができ、第２ＬＥＤスタック２３３で発生する光を反射させることができる。したがって、第１ＬＥＤスタック２２３で発生する光は、第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３を介して外部に放射され、第２ＬＥＤスタック２３３で発生する光は、第３ＬＥＤスタック２４３を介して外部に放射される。また、第２ＬＥＤスタック２３３で発生する光は、第１ＬＥＤスタック２２３上に入射して損失することが防止され、第３ＬＥＤスタック２４３で発生する光は、第２ＬＥＤスタック２３３上に入射して損失することが防止されることが可能である。
【０１７２】
いくつかの例示的な実施例において、第２カラーフィルタ２６７は、第３ＬＥＤスタック２４３で発生する光を反射させることができる。
【０１７３】
第１および第２カラーフィルタ２４７および２６７は、例えば、長波長帯域のみを通過させるローパスフィルタ、所定の波長帯域のみを通過させるバンドパスフィルタまたは所定の波長帯域のみを遮断するバンドストップフィルタのような、低周波数範囲であってもよい。特に、第１および第２カラーフィルタ２４７および２６７は、互いに異なる屈折率を有する絶縁層を交互に積層することにより可能であり、例えば、ＴｉＯ２絶縁層およびＳｉＯ２絶縁層を交互に積層することにより形成可能である。特に、第１および第２カラーフィルタ２４７および２６７は、分布ブラッグ反射器（ＤＢＲ）を含むことができる。分布ブラッグ反射器の阻止帯域は、ＴｉＯ２およびＳｉＯ２層の厚さを調節することにより制御可能である。ローパスフィルタおよびバンドパスフィルタも、互いに異なる屈折率を有する絶縁層を交互に積層することにより形成可能である。
【０１７４】
第１ボンディング層２４９は、第２ＬＥＤスタック２３３を第３ＬＥＤスタック２４３に結合する。第１ボンディング層２４９は、第１カラーフィルタ２４７を覆い、第２透明電極２３５にボンディングされる。例えば、第１ボンディング層２４９は、透明有機層または透明無機層であってもよい。有機層の例は、ＳＵ８、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ポリイミド、パリレンおよびベンゾシクロブテン（ＢＣＢ）を含み、無機層の例は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘなどを含む。有機層は、高真空および高圧でボンディングされてもよく、無機層は、例えば、化学機械的研磨工程により表面を平坦化した後、プラズマなどを用いて表面エネルギーが低下した状態で、高真空下でボンディングされてもよい。
【０１７５】
第２ボンディング層２６９は、第２ＬＥＤスタック２３３を第１ＬＥＤスタック２２３に結合する。図示のように、第２ボンディング層２６９は、第２カラーフィルタ２６７を覆うことができ、第１ＬＥＤスタック２２３と接触可能である。しかし、本発明の概念がこれに限定されるものではなく、透明電極層のようなもう１つの層が第１ＬＥＤスタック２２３の下部表面上にさらに配置されてもよい。第２ボンディング層２６９は、上記の第１ボンディング層２４９と実質的に同一の材料で形成されてもよい。
【０１７６】
上部絶縁層２７３は、第１、第２および第３ＬＥＤスタック２２３、２３３および２４３の側面および上部部分を覆う。上部絶縁層２７３は、ＳｉＯ２、Ｓｉ３Ｎ４、ＳＯＧなどで形成される。代案的に、上部絶縁層２７３は、隣接した発光デバイスとの光干渉を防止するために、光反射材料または光遮断材料を含むことができる。例えば、上部絶縁層２７３は、赤色光、緑色光および青色光を反射させる分布ブラッグ反射器、またはその上に蒸着された反射性金属層または高反射性有機層を有するＳｉＯ２層を含むことができる。代案的に、上部絶縁層２７３は、例えば、光遮断材料として黒色エポキシを含むことができる。光遮断材料は、発光デバイス間の光干渉を防止することでイメージのコントラストを増加させる。
【０１７７】
上部絶縁層２７３は、第１オーミック電極２２６、第１反射電極２２８、第２および第３透明電極２３５および２４５および第２および第３ＬＥＤスタック２３３および２４３を露出させるための開口部を有する。ホールが第１ＬＥＤスタック２２３および第２ＬＥＤスタック２３３を貫通するように形成され、上部絶縁層２７３は、ホールの底面を露出させながらホールの側壁を覆うことができる。
【０１７８】
電極パッド２８１ａ、２８１ｂ、２８１ｃおよび２８１ｄは、第１ＬＥＤスタック２２３の上部に配置され、第１、第２および第３ＬＥＤスタック２２３、２３３および２４３に電気的に接続される。電極パッド２８１ａ、２８１ｂ、２８１ｃおよび２８１ｄは、上部絶縁層２７３上に配置され、ホールｈ１、ｈ２、ｈ３、ｈ４およびｈ５を介して露出した第１オーミック電極２２６、第１反射電極２２８、第２および第３透明電極２３５および２４５および第２および第３ＬＥＤスタック２３３および２４３に接続される。
【０１７９】
例えば、第１電極パッド２８１ａは、上部絶縁層２７３を貫通するホールｈ４を介して第１オーミック電極２２６に接続される。第１電極パッド２８１ａは、第１ＬＥＤスタック２２３の第１導電型半導体層２２３ａに電気的に接続される。
【０１８０】
第２電極パッド２８１ｂは、上部絶縁層２７３および第１ＬＥＤスタック２２３を貫通するホールｈ３を介して第２ＬＥＤスタック２３３の第１導電型半導体層２３３ａに接続される。
【０１８１】
第３電極パッド２８１ｃは、上部絶縁層２７３、第１ＬＥＤスタック２２３および第２ＬＥＤスタック２３３を貫通するホールｈ２を介して第３ＬＥＤスタック２４３の第１導電型半導体層２４３ａに電気的に接続される。ホールｈ２は、第３ＬＥＤスタック２４３の第２導電型半導体層２４３ｂおよび活性層を貫通することができる。
【０１８２】
一方、共通電極パッド２８１ｄは、ホールｈ１およびｈ５を介して第１反射電極２２８、第２透明電極２３５および第３透明電極２４５に共通に接続される。ホールｈ１は、第１ＬＥＤスタック２２３および第２ＬＥＤスタック２３３を貫通して第２透明電極２３５および第３透明電極２４５を露出させ、ホールｈ５は、第１反射電極２２８を露出させる。したがって、共通電極パッド２８１ｄは、第１ＬＥＤスタック２２３の第２導電型半導体層２２３ｂ、第２ＬＥＤスタック２３３の第２導電型半導体層２３３ｂおよび第３ＬＥＤスタック２４３の第２導電型半導体層２４３ｂに共通に電気的に接続される。加えて、図２１Ｂに示すように、共通電極パッド２８１ｄは、第１反射電極２２８によって取り囲まれた中空部分を貫通するホールｈ１を介して第３ＬＥＤスタック２４３に接続される。
【０１８３】
例示的な実施例により、第１ＬＥＤスタック２２３は、電極パッド２８１ｄおよび２８１ａに電気的に接続され、第２ＬＥＤスタック２３３は、電極パッド２８１ｄおよび２８１ｂに電気的に接続され、第３ＬＥＤスタック２４３は、電極パッド２８１ｄおよび２８１ｃに電気的に接続される。したがって、第１ＬＥＤスタック２２３、第２ＬＥＤスタック２３３および第３ＬＥＤスタック２４３のアノードは、電極パッド２８１ｄに共通に電気的に接続され、そのカソードは、第１、第２および第３電極パッド２８１ａ、２８１ｂおよび２８１ｃにそれぞれ電気的に接続される。そのため、第１、第２および第３ＬＥＤスタック２２３、２３３および２４３は、独立して駆動可能である。
【０１８４】
図２２、図２３、図２４、図２５、図２６Ａ、図２６Ｂ、図２７Ａ、図２７Ｂ、図２８Ａ、図２８Ｂ、図２９、図３０Ａ、図３０Ｂ、図３１Ａ、図３１Ｂ、図３２Ａ、図３２Ｂ、図３３Ａ、図３３Ｂ、図３４Ａ、図３４Ｂ、図３５Ａおよび図３５Ｂは、例示的な実施例による発光デバイス２００を製造する方法を示す概略平面図および断面図である。図中、各平面図は、図２１Ａの平面図に対応し、各断面図は、図２１ＡのＡ−Ａ線に沿ったものである。
【０１８５】
まず、図２２を参照すれば、第１ＬＥＤスタック２２３が第１基板２２１上に成長する。第１基板２２１は、例えば、ＧａＡｓ基板であってもよい。第１ＬＥＤスタック２２３は、ＡｌＧａＩｎＰ系半導体層で形成され、第１導電型半導体層２２３ａと、活性層と、第２導電型半導体層２２３ｂとを含む。第１導電型は、ｎ型であってもよく、第２導電型は、ｐ型であってもよい。
【０１８６】
図２３を参照すれば、第２ＬＥＤスタック２３３が第２基板２３１上に成長し、第２透明電極２３５が第２ＬＥＤスタック２３３上に形成される。第２ＬＥＤスタック２３３は、窒化ガリウム系半導体層で形成され、第１導電型半導体層２３３ａと、活性層と、第２導電型半導体層２３３ｂとを含むことができる。活性層は、ＧａＩｎＮ井戸層を含むことができる。第１導電型は、ｎ型であってもよく、第２導電型は、ｐ型であってもよい。
【０１８７】
第２基板２３１は、窒化ガリウム系半導体層がその上に成長できる基板であり、第１基板２２１とは異なる。ＧａＩｎＮ井戸層の組成比は、第２ＬＥＤスタック２３３が、例えば、緑色光を放射するように決定されてもよい。第２透明電極２３５は、第２導電型半導体層２３３ｂとオーミック接触する。第２透明電極２３５は、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯまたはＩＺＯのような導電性酸化物層で形成される。
【０１８８】
図２４を参照すれば、第３ＬＥＤスタック２４３が第３基板２４１上に成長し、第３透明電極２４５および第１カラーフィルタ２４７が第３ＬＥＤスタック２４３上に形成される。第３ＬＥＤスタック２４３は、窒化ガリウム系半導体層で形成され、第１導電型半導体層２４３ａと、活性層と、第２導電型半導体層２４３ｂとを含む。活性層はさらに、ＧａＩｎＮ井戸層を含むことができる。第１導電型は、ｎ型であってもよく、第２導電型は、ｐ型であってもよい。
【０１８９】
第３基板２４１は、窒化ガリウム系半導体層がその上に成長できる基板であり、第１基板２２１とは異なる。ＧａＩｎＮ井戸層の組成比は、第３ＬＥＤスタック２４３が、例えば、青色光を放射するように決定されてもよい。第３透明電極２４５は、第２導電型半導体層２４３ｂとオーミック接触する。第３透明電極２４５は、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯまたはＩＺＯのような導電性酸化物層で形成される。
【０１９０】
第１カラーフィルタ２４７は、図２１Ａおよび図２１Ｂを参照して説明したものと実質的に同一であるので、重複を避けるためにその詳細な説明は省略する。
【０１９１】
図２５を参照すれば、図２３の第２ＬＥＤスタック２３３が図２４の第３ＬＥＤスタック２４３上にボンディングされる。
【０１９２】
第１カラーフィルタ２４７および第２透明電極２３５は、互いに向かい合うようにボンディングされる。例えば、ボンディング材料層が第１カラーフィルタ２４７および第２透明電極２３５上にそれぞれ形成され、第１カラーフィルタ２４７および第２透明電極２３５をボンディングすることにより、第１ボンディング層２４９が形成される。ボンディング材料層は、例えば、透明有機層または透明無機層であってもよい。有機層の例は、ＳＵ８、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ポリイミド、パリレン、ベンゾシクロブテン（ＢＣＢ）などを含み、無機層の例は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘなどを含む。有機層は、高真空および高圧でボンディングされてもよく、無機層は、例えば、化学機械的研磨工程により表面を平坦化した後、プラズマなどを用いて表面エネルギーが低下した状態で、高真空下でボンディングされてもよい。
【０１９３】
しかる後、第２基板２３１がレーザリフトオフまたは化学的リフトオフのような手法を利用して第２ＬＥＤスタック２３３から除去される。したがって、第２ＬＥＤスタック２３３の第１導電型半導体層２３３ａが上部から露出する。露出した第１導電型半導体層２３３ａの表面はテクスチャリングされる。
【０１９４】
一方、第１ＬＥＤスタック２２３を第２ＬＥＤスタック２３３に結合する前に、反射電極およびオーミック電極が第１ＬＥＤスタック２２３上に先に形成され、基板２２１がキャリア基板を用いて除去される。これを図２６Ａ、図２６Ｂ、図２７Ａ、図２７Ｂ、図２８Ａ、図２８Ｂおよび図２９を参照して以下でより詳細に説明する。
【０１９５】
図２６Ａおよび図２６Ｂを参照すれば、図２２の第１ＬＥＤスタック２２３の第２導電型半導体層２２３ｂがパターニングされて、第１導電型半導体層２２３ａを露出させる。発光デバイス領域は、図２６Ａに示すような実質的に長方形状を有してもよい。第２導電型半導体層２２３ｂは、１つの発光デバイス領域内の４つの角付近で除去される。図２６Ａに示すように、第２導電型半導体層２２３ｂは、３つの角付近ですべて除去されてもよく、第２導電型半導体層２２３ｂを貫通するホールが１つの角付近に形成されてもよい。１つの発光デバイス領域が示されるが、複数の発光デバイス領域が基板２４１上に提供されてもよいし、いくつかの例示的な実施例により、第２導電型半導体層２２３ｂが各発光デバイス領域でパターニングされてもよい。
【０１９６】
図２７Ａおよび図２７Ｂを参照すれば、第１オーミック電極２２６は、１つの角付近に形成される。第１オーミック電極２２６は、第１導電型半導体層２２３ａとオーミック接触する。
【０１９７】
しかる後、第１オーミック電極２２６および第１ＬＥＤスタック２２３を覆う絶縁層２７１が形成されパターニングされて、第２導電型半導体層２２３ｂを露出させる開口部を形成する。例えば、ＳｉＯ２が第１ＬＥＤスタック２２３上に形成され、フォトレジストが塗布され、その後、フォトレジストパターンがフォトリソグラフィーおよび現像（ｄｅｖｅｌｏｐｍｅｎｔ）を利用して形成される。次いで、ＳｉＯ２がフォトレジストパターンをエッチングマスクとして用いてパターニングされて、開口部を有する絶縁層２７１を形成する。
【０１９８】
開口部は、第２導電型半導体層２２３ｂを貫通するホールの周囲に形成され、実質的に環状を有するホールを取り囲むことができる。
【０１９９】
しかる後、オーミック接触層２２８ａが絶縁層２７１の開口部内に形成される。オーミック接触層２２８ａは、リフトオフ法などを利用して形成される。オーミック接触層２２８ａは、開口部の形状に沿って実質的に環状を有するように形成される。
【０２００】
図２８Ａおよび図２８Ｂを参照すれば、オーミック接触層２２８ａが形成された後、オーミック接触層２２８ａおよび絶縁層２７１を覆う反射層２２８ｂが形成される。反射層２２８ｂは、リフトオフ法などを利用して形成される。第１反射電極２２８は、オーミック接触層２２８ａおよび反射層２２８ｂによって形成される。
【０２０１】
第１反射電極２２８は、図示のように、１つの長方形の発光デバイス領域において４つの角部分が除去された形状を有してもよい。特に、１つの角部分で、第１反射電極２２８は、第２導電型半導体層２２３ｂ内に形成されるホールの上部で中空部分を有してもよい。１つの発光デバイス領域が示されるが、複数の発光デバイス領域が基板２２１上に提供されてもよいし、いくつかの例示的な実施例により、第１反射電極２２８が各発光デバイス領域内に形成されてもよい。
【０２０２】
図２９を参照すれば、キャリア基板２５１が、図２８Ａおよび図２８Ｂの第１ＬＥＤスタック２２３上にボンディングされる。第１反射電極２２８は、キャリア基板２５１に向かうように配置され、第１ＬＥＤスタック２２３は、接着層２５３を用いてキャリア基板２５１にボンディングされてもよい。その後、基板２２１が第１ＬＥＤスタック２２３から除去される。したがって、第１導電型半導体層２２３ａが露出する。露出した第１導電型半導体層２２３ａの表面が光取り出し効率を向上させるためにテクスチャリングされて、粗面化された表面または光取り出し構造が第１導電型半導体層２２３ａの表面上に形成される。
【０２０３】
以下、図２５を参照して、第１ＬＥＤスタック２２３を第２ＬＥＤスタック２３３上にボンディングすることにより、発光デバイス２００を製造する方法を説明する。
【０２０４】
図３０Ａおよび図３０Ｂを参照すれば、まず、第２カラーフィルタ２６７が、図２５の第２ＬＥＤスタック２３３の露出した第１導電型半導体層２３３ａ上に形成される。第２カラーフィルタ２６７は、図２１Ａおよび図２１Ｂを参照して説明したものと実質的に同一であるので、その詳細な説明は省略する。
【０２０５】
第１ＬＥＤスタック２２３が第２ＬＥＤスタック２３３上にボンディングされる。第２カラーフィルタ２６７と第１ＬＥＤスタック２２３は、互いに向かい合うようにボンディングされてもよい。例えば、ボンディング材料層が第２カラーフィルタ２６７および第１ＬＥＤスタック２２３上にそれぞれ形成され、第２カラーフィルタ２６７および第１ＬＥＤスタック２２３をボンディングすることにより、第２ボンディング層２６９が形成される。ボンディング材料層は、上記のように、透明有機層または透明無機層であってもよい。
【０２０６】
次いで、キャリア基板２５１および接着層２５３が除去される。したがって、第１反射電極２２８が露出する。
【０２０７】
図３１Ａおよび図３１Ｂを参照すれば、絶縁層２７１がパターニングされて、第１反射電極２２８の周囲で第１ＬＥＤスタック２２３を露出させ、次いで、第１ＬＥＤスタック２２３、第２ボンディング層２６９および第２カラーフィルタ２６９が順次にパターニングされて、第２ＬＥＤスタック２３３の第１導電型半導体層２３３ａが貫通して露出するホールｈ１、ｈ２およびｈ３を形成する。また、第２ＬＥＤスタック２３３がパターニングされて、ホールｈ１およびｈ２が第２ＬＥＤスタック２３３を貫通することにより、第２透明電極２３５を露出させる。ホールｈ３は保持されて、第２ＬＥＤスタック２３３の第１導電型半導体層２３３ａを露出させる。
【０２０８】
加えて、絶縁層２７１、第１ＬＥＤスタック２２３、第２ボンディング層２６９、第２カラーフィルタ２６７および第２ＬＥＤスタック２３３が順次に除去されて、第２透明電極２３５が発光デバイス領域の周縁部分で露出する。
【０２０９】
図３２Ａおよび図３２Ｂを参照すれば、第２透明電極２３５、第１ボンディング層２４９および第１カラーフィルタ２４７が除去されて、ホールｈ１およびｈ２を介して第３透明電極２４５を露出させる。第２透明電極２３５の上部表面がホールｈ１内で部分的に露出する。
【０２１０】
加えて、第２透明電極２３５、第１ボンディング層２４９および第１カラーフィルタ２４７も、発光デバイス領域の周縁部分で除去されて、第３透明電極２４５を露出させる。
【０２１１】
図３３Ａおよび図３３Ｂを参照すれば、第３透明電極２４５および第２導電型半導体層２４３ｂがパターニングされて、ホールｈ２を介して第３ＬＥＤスタック２４３の第１導電型半導体層２４３ａを露出させる。ホールｈ１は保持されて、第３透明電極２４５を露出させる。
【０２１２】
また、基板２４１が発光デバイス領域の周縁部分で露出するように、第３透明電極２４５および第３ＬＥＤスタック２４３が除去される。基板２４１の露出した領域は、発光デバイスを分割するためのダイシング領域（ｄｉｃｉｎｇ  ｒｅｇｉｏｎｓ）であってもよい。
【０２１３】
図３３Ｂに示すように、ホールｈ１は、第１反射電極２２８の中空部分を貫通するように形成され、第２透明電極２３５および第３透明電極２４５を露出させる。ホールｈ２は、第１および第２ＬＥＤスタック２２３および２３３のすべてを貫通し、第２導電型半導体層２４３ｂを貫通することにより、第１導電型半導体層２４３ａを露出させる。ホールｈ３は、第１ＬＥＤスタック２２３を貫通し、第２ＬＥＤスタック２３３の第１導電型半導体層２３３ａを露出させる。
【０２１４】
図３４Ａおよび図３４Ｂを参照すれば、上部絶縁層２７３が第１、第２および第３ＬＥＤスタック２２３、２３３および２４３の側面および上部領域を覆うように形成される。上部絶縁層２７３は、ＳｉＯ２、Ｓｉ３Ｎ４、ＳＯＧなどの単一層または多重層で形成されてもよい。代案的に、上部絶縁層２７３は、光反射材料または光遮断材料を含み、隣接した発光デバイス間の光干渉を防止することができる。例えば、上部絶縁層２７３は、赤色光、緑色光および青色光を反射させる分布ブラッグ反射器、またはその上に蒸着された反射性金属層または高反射性有機層を有するＳｉＯ２層を含むことができる。代案的に、上部絶縁層２７３は、例えば、光遮断材料として黒色エポキシを含むことができる。光遮断材料は、発光デバイス間の光干渉を防止することでイメージのコントラストを増加させることができる。分布ブラッグ反射器は、例えば、ＳｉＯ２およびＴｉＯ２層を交互に蒸着することにより形成される。
【０２１５】
しかる後、上部絶縁層２７３がフォトリソグラフィーおよびエッチング法を利用してパターニングされて、ホールｈ１、ｈ２およびｈ３内に開口部を形成し、ホールｈ４およびｈ５がさらに形成される。上部絶縁層２７３は、ホールｈ１内で第２透明電極２３５および第３透明電極２４５を露出させ、第１ＬＥＤスタック２２３および第２ＬＥＤスタック２３３の側面を覆う。また、上部絶縁層２７３は、第１導電型半導体層２４３ａを露出させながらホールｈ２内の側壁を覆う。さらに、上部絶縁層２７３は、ホールｈ３内で第２ＬＥＤスタック２３３の第１導電型半導体層２３３ａを露出させる。一方、ホールｈ４は、上部絶縁層２７３および絶縁層２７１を貫通して第１オーミック電極２２６を露出させ、ホールｈ５は、上部絶縁層２７３を貫通して第１反射電極２２８を露出させる。ホールｈ５は、図３４Ａに示すように実質的に環状を有するように形成される。
【０２１６】
図３５Ａおよび図３５Ｂを参照すれば、電極パッド２８１ａ、２８１ｂ、２８１ｃおよび２８１ｄが上部絶縁層２７３上に形成される。電極パッド２８１ａ、２８１ｂ、２８１ｃおよび２８１ｄは、第１電極パッド２８１ａと、第２電極パッド２８１ｂと、第３電極パッド２８１ｃと、共通電極パッド２８１ｄとを含む。
【０２１７】
共通電極パッド２８１ｄは、ホールｈ１を介して第２透明電極２３５および第３透明電極２４５に接続され、ホールｈ５を介して第１反射電極２２８に接続される。したがって、共通電極パッド２８１ｄが第１、第２および第３ＬＥＤスタック２２３、２３３および２４３のアノードに共通に電気的に接続される。
【０２１８】
第１電極パッド２８１ａは、ホールｈ４を介して第１オーミック電極２２６に接続され、第１ＬＥＤスタック２２３のカソード、例えば、第１導電型半導体層２２３ａに電気的に接続される。一方、第２電極パッド２８１ｂは、ホールｈ３を介して第２ＬＥＤスタック２３３のカソード、例えば、第１導電型半導体層２３３ａに電気的に接続され、第３電極パッド２８１ｃは、ホールｈ２を介して第３ＬＥＤスタック２４３のカソード、例えば、第１導電型半導体層２４３ａに電気的に接続される。
【０２１９】
一方、電極パッド２８１ａ、２８１ｂ、２８１ｃおよび２８１ｄは、互いに電気的に分離されて、第１、第２および第３ＬＥＤスタック２２３、２３３および２４３のそれぞれが２つの電極パッドに電気的に接続され、独立して駆動されるように適合化される。
【０２２０】
後続して、例示的な実施例による発光デバイス２００は、基板２４１を発光デバイス領域に分割することにより提供される。図３５Ａに示すように、電極パッド２８１ａ、２８１ｂ、２８１ｃおよび２８１ｄは、各発光デバイス２００の４つの角に配置される。加えて、電極パッド２８１ａ、２８１ｂ、２８１ｃおよび２８１ｄは、実質的に長方形状を有してもよいが、これに限定されるものではない。
【０２２１】
基板２４１が分割されるものと説明したが、いくつかの例示的な実施例により、露出した第１導電型半導体層２４３ａの表面がテクスチャリングできるように基板２４１が除去可能である。基板２４１は、第１ＬＥＤスタック２２３を第２ＬＥＤスタック２３３上にボンディングした後に除去可能であるか、または電極パッド２８１ａ、２８１ｂ、２８１ｃおよび２８１ｄを形成した後に除去可能である。
【０２２２】
例示的な実施例により、発光デバイスは、第１、第２および第３ＬＥＤスタック２２３、２３３および２４３の共通に電気的に接続されるアノードを含み、そのカソードは、独立に接続される。しかし、本発明の概念がこれに限定されるものではなく、例えば、第１、第２および第３ＬＥＤスタック２２３、２３３および２４３のアノードが電極パッドに独立に接続され、そのカソードは、共通に電気的に接続されてもよい。
【０２２３】
発光デバイス２００は、第１、第２および第３ＬＥＤスタック２２３、２３３および２４３を含み、赤色、緑色および青色光を放射することができ、そのため、ディスプレイ装置において単一ピクセルとして使用可能である。図２０を参照して説明したように、ディスプレイ装置は、回路基板２０１上に複数の発光デバイス２００を整列することにより提供される。発光デバイス２００が第１、第２および第３ＬＥＤスタック２２３、２３３および２４３を含むので、１つのピクセル内のサブピクセルの面積が増加できる。また、第１、第２および第３ＬＥＤスタック２２３、２３３および２４３は、１つの発光デバイス２００を実装することにより実装され、それによって、実装工程の数を減少させる。
【０２２４】
図２０を参照して説明したように、回路基板２０１上に実装された発光デバイス２００は、パッシブマトリクス方法またはアクティブマトリクス方法によって駆動できる。
【０２２５】
図３６は、例示的な実施例によるディスプレイ用の発光ダイオードスタックの概略断面図である。
【０２２６】
図３６を参照すれば、発光ダイオードスタック１０００は、支持基板１５１０と、第１ＬＥＤスタック１２３０と、第２ＬＥＤスタック１３３０と、第３ＬＥＤスタック１４３０と、反射電極１２５０と、オーミック電極（ｏｈｍｉｃ  ｅｌｅｃｔｒｏｄｅ）１２９０と、第２−ｐ透明電極１３５０と、第３−ｐ透明電極１４５０と、絶縁層１２７０と、第１カラーフィルタ１３７０と、第２カラーフィルタ１４７０と、第１ボンディング層１５３０と、第２ボンディング層１５５０と、第３ボンディング層１５７０とを含む。また、第１ＬＥＤスタック１２３０は、オーミック接触（ｏｈｍｉｃ  ｃｏｎｔａｃｔ）のためのオーミック接触部分１２３０ａを含むことができる。
【０２２７】
支持基板１５１０は、半導体スタック１２３０、１３３０および１４３０を支持する。支持基板１５１０は、その表面上にまたはその内部に回路を含むことができるが、本発明の概念がこれに限定されるものではない。支持基板１５１０は、例えば、Ｓｉ基板またはＧｅ基板を含むことができる。
【０２２８】
第１ＬＥＤスタック１２３０、第２ＬＥＤスタック１３３０および第３ＬＥＤスタック１４３０のそれぞれは、ｎ型半導体層と、ｐ型半導体層と、その間に介在する活性層とを含む。活性層は、多重量子井戸構造（ｍｕｌｔｉ−ｑｕａｎｔｕｍ  ｗｅｌｌ  ｓｔｒｕｃｔｕｒｅ）を有してもよい。
【０２２９】
例えば、第１ＬＥＤスタック１２３０は、赤色光を放射するように構成された無機発光ダイオードであってもよく、第２ＬＥＤスタック１３３０は、緑色光を放射するように構成された無機発光ダイオードであってもよいし、第３ＬＥＤスタック１４３０は、青色光を放射するように構成された無機発光ダイオードであってもよい。第１ＬＥＤスタック１２３０は、ＧａＩｎＰ系井戸層（ＧａＩｎＰ−ｂａｓｅｄ  ｗｅｌｌ  ｌａｙｅｒ）を含むことができ、第２ＬＥＤスタック１３３０および第３ＬＥＤスタック１４３０のそれぞれは、ＧａＩｎＮ系井戸層（ＧａＩｎＮ−ｂａｓｅｄ  ｗｅｌｌ  ｌａｙｅｒ）を含むことができる。
【０２３０】
同時に、第１〜第３ＬＥＤスタック１２３０、１３３０および１４３０のそれぞれの両面は、それぞれｎ型半導体層およびｐ型半導体層である。図示の例示的な実施例において、第１〜第３ＬＥＤスタック１２３０、１３３０および１４３０のそれぞれは、ｎ型上部表面およびｐ型下部表面を有する。第３ＬＥＤスタック１４３０がｎ型上部表面を有するので、粗面化された表面（ｒｏｕｇｈｅｎｅｄ  ｓｕｒｆａｃｅ）が第３ＬＥＤスタック１４３０の上部表面上に化学的エッチングにより形成される。しかし、本発明の概念がこれに限定されるものではなく、それぞれのＬＥＤスタックの上部および下部表面の半導体タイプは、代案的に配列されてもよい。
【０２３１】
第１ＬＥＤスタック１２３０は、支持基板１５１０近傍に配置され、第２ＬＥＤスタック１３３０は、第１ＬＥＤスタック１２３０上に配置され、第３ＬＥＤスタック１４３０は、第２ＬＥＤスタック１３３０上に配置される。第１ＬＥＤスタック１２３０が第２および第３ＬＥＤスタック１３３０および１４３０より長い波長を有する光を放射するので、第１ＬＥＤスタック１２３０から発生する光は、第２および第３ＬＥＤスタック１３３０および１４３０を介して外部に放射される。また、第２ＬＥＤスタック１３３０が第３ＬＥＤスタック１４３０より長い波長を有する光を放射するので、第２ＬＥＤスタック１３３０から発生する光は、第３ＬＥＤスタック１４３０を介して外部に放射される。
【０２３２】
反射電極１２５０は、第１ＬＥＤスタック１２３０のｐ型半導体層とオーミック接触を形成し、第１ＬＥＤスタック１２３０から発生する光を反射させる。例えば、反射電極１２５０は、オーミック接触層１２５０ａと、反射層１２５０ｂとを含むことができる。
【０２３３】
オーミック接触層１２５０ａは、第１ＬＥＤスタック１２３０のｐ型半導体層と部分的に接触する。オーミック接触層１２５０ａによる光の吸収を防止するために、オーミック接触層１２５０ａがｐ型半導体層と接触する領域は、ｐ型半導体層の全体面積の５０％を超えなくてもよい。反射層１２５０ｂは、オーミック接触層１２５０ａおよび絶縁層１２７０を覆う。図３６に示すように、反射層１２５０ｂは、実質的に全体オーミック接触層１２５０ａを覆うことができるが、これに限定されるものではない。代案的に、反射層１２５０ｂは、オーミック接触層１２５０ａの一部分を覆うことができる。
【０２３４】
反射層１２５０ｂが絶縁層１２７０を覆うので、比較的高い屈折率を有する第１ＬＥＤスタック１２３０と、比較的低い屈折率を有する絶縁層１２７０および反射層１２５０ｂの積層構造によって全方位反射器（ｏｍｎｉｄｉｒｅｃｔｉｏｎａｌ  ｒｅｆｌｅｃｔｏｒ）が形成される。反射層１２５０ｂは、第１ＬＥＤスタック１２３０の面積の５０％以上または第１ＬＥＤスタック１２３０の大部分を覆い、それによって、発光効率を向上させることができる。
【０２３５】
オーミック接触層１２５０ａおよび反射層１２５０ｂは、金（Ａｕ）を含み得る金属層であってもよい。反射層１２５０ｂは、第１ＬＥＤスタック１２３０から発生する光、例えば、赤色光に対して比較的高い反射率を有する金属で形成される。他方、反射層１２５０ｂは、第２ＬＥＤスタック１３３０および第３ＬＥＤスタック１４３０から発生する光、例えば、緑色光または青色光に対して比較的低い反射率を有する金属で形成され、第２および第３ＬＥＤスタック１３３０および１４３０から発生して支持基板１５１０に向かって進行する光の干渉を減少させることができる。
【０２３６】
絶縁層１２７０は、支持基板１５１０と第１ＬＥＤスタック１２３０との間に介在し、第１ＬＥＤスタック１２３０を露出させる開口部を有する。オーミック接触層１２５０ａは、絶縁層１２７０の開口部内で第１ＬＥＤスタック１２３０に接続される。
【０２３７】
オーミック電極１２９０は、第１ＬＥＤスタック１２３０の上部表面上に配置される。オーミック電極１２９０のオーミック接触抵抗を減少させるために、オーミック接触部分１２３０ａは、第１ＬＥＤスタック１２３０の上部表面から突出してもよい。オーミック電極１２９０は、オーミック接触部分１２３０ａ上に配置される。
【０２３８】
第２−ｐ透明電極１３５０は、第２ＬＥＤスタック１３３０のｐ型半導体層とオーミック接触を形成する。第２−ｐ透明電極１３５０は、赤色光および緑色光に透過性である金属層または導電性酸化物層を含むことができる。
【０２３９】
第３−ｐ透明電極１４５０は、第３ＬＥＤスタック１４３０のｐ型半導体層とオーミック接触を形成する。第３−ｐ透明電極１４５０は、赤色光、緑色光および青色光に透過性である金属層または導電性酸化物層を含むことができる。
【０２４０】
反射電極１２５０、第２−ｐ透明電極１３５０および第３−ｐ透明電極１４５０は、対応するＬＥＤスタックのｐ型半導体層とのオーミック接触による電流拡散を助けることができる。
【０２４１】
第１カラーフィルタ１３７０は、第１ＬＥＤスタック１２３０と第２ＬＥＤスタック１３３０との間に介在してもよい。第２カラーフィルタ１４７０は、第２ＬＥＤスタック１３３０と第３ＬＥＤスタック１４３０との間に介在してもよい。第１カラーフィルタ１３７０は、第２ＬＥＤスタック１３３０から発生する光を反射させながら、第１ＬＥＤスタック１２３０から発生する光を透過させる。第２カラーフィルタ１４７０は、第３ＬＥＤスタック１４３０から発生する光を反射させながら、第１および第２ＬＥＤスタック１２３０および１３３０から発生する光を透過させる。このように、第１ＬＥＤスタック１２３０から発生する光は、第２ＬＥＤスタック１３３０および第３ＬＥＤスタック１４３０を介して外部に放射され、第２ＬＥＤスタック１３３０から発生する光は、第３ＬＥＤスタック１４３０を介して外部に放射される。また、第２ＬＥＤスタック１３３０から発生する光は、第１ＬＥＤスタック１２３０に流入することが防止可能であり、第３ＬＥＤスタック１４３０から発生する光は、第２ＬＥＤスタック１３３０に流入することが防止可能であり、それによって、光損失を防止する。
【０２４２】
いくつかの例示的な実施例において、第１カラーフィルタ１３７０は、第３ＬＥＤスタック１４３０から発生する光を反射させることができる。
【０２４３】
第１および第２カラーフィルタ１３７０および１４７０は、例えば、低周波数帯域で、すなわち長波長帯域で、光を透過させるローパスフィルタ、所定の波長帯域で光を透過させるバンドパスフィルタ、または所定の波長帯域で光の通過を防止するバンドストップフィルタであってもよい。特に、第１および第２カラーフィルタ１３７０および１４７０のそれぞれは、分布ブラッグ反射器（ＤＢＲ）を含むことができる。分布ブラッグ反射器は、互いに異なる屈折率を有する絶縁層、例えば、ＴｉＯ２およびＳｉＯ２を交互に積層することにより形成可能である。同時に、分布ブラッグ反射器の阻止帯域は、ＴｉＯ２およびＳｉＯ２層の厚さを調節することにより制御可能である。ローパスフィルタおよびバンドパスフィルタも、互いに異なる屈折率を有する絶縁層を交互に積層することにより形成可能である。
【０２４４】
第１ボンディング層１５３０は、第１ＬＥＤスタック１２３０を支持基板１５１０に結合する。図３６に示すように、反射電極１２５０は、第１ボンディング層１５３０に隣接していてもよい。第１ボンディング層１５３０は、光透過性または不透明層であってもよい。
【０２４５】
第２ボンディング層１５５０は、第２ＬＥＤスタック１３３０を第１ＬＥＤスタック１２３０に結合する。図３６に示すように、第２ボンディング層１５５０は、第１ＬＥＤスタック１２３０および第１カラーフィルタ１３７０に隣接していてもよい。オーミック電極１２９０は、第２ボンディング層１５５０によって覆われてもよい。第２ボンディング層１５５０は、第１ＬＥＤスタック１２３０から発生する光を透過させる。第２ボンディング層１５５０は、例えば、光透過性スピンオンガラス（ｌｉｇｈｔ  ｔｒａｎｓｍｉｓｓｉｖｅ  ｓｐｉｎ−ｏｎ−ｇｌａｓｓ）で形成されてもよい。
【０２４６】
第３ボンディング層１５７０は、第３ＬＥＤスタック１４３０を第２ＬＥＤスタック１３３０に結合する。図３６に示すように、第３ボンディング層１５７０は、第２ＬＥＤスタック１３３０および第２カラーフィルタ１４７０に隣接していてもよい。しかし、本発明の概念がこれに限定されるものではない。例えば、透明導電層が第２ＬＥＤスタック１３３０上に配置されてもよい。第３ボンディング層１５７０は、第１ＬＥＤスタック１２３０および第２ＬＥＤスタック１３３０から発生する光を透過させる。第３ボンディング層１５７０は、例えば、光透過性スピンオンガラスで形成されてもよい。
【０２４７】
図３７Ａ、図３７Ｂ、図３７Ｃ、図３７Ｄおよび図３７Ｅは、例示的な実施例によるディスプレイ用の発光ダイオードスタックを製造する方法を示す概略断面図である。
【０２４８】
図３７Ａを参照すれば、第１ＬＥＤスタック１２３０が第１基板１２１０上に成長する。第１基板１２１０は、例えば、ＧａＡｓ基板であってもよい。第１ＬＥＤスタック１２３０は、ＡｌＧａＩｎＰ系半導体層で形成され、ｎ型半導体層と、活性層と、ｐ型半導体層とを含む。
【０２４９】
絶縁層１２７０が第１ＬＥＤスタック１２３０上に形成され、開口部を形成するようにパターニングされる。例えば、ＳｉＯ２層が第１ＬＥＤスタック１２３０上に形成され、フォトレジストがＳｉＯ２層上に蒸着され、フォトレジストパターンを形成するようにフォトリソグラフィーおよび現像（ｄｅｖｅｌｏｐｍｅｎｔ）が続く。その後、ＳｉＯ２層がエッチングマスクとして用いられるフォトレジストパターンを介してパターニングされ、それによって、絶縁層１２７０を形成する。
【０２５０】
しかる後、オーミック接触層１２５０ａが絶縁層１２７０の開口部内に形成される。オーミック接触層１２５０ａは、リフトオフ工程などにより形成される。オーミック接触層１２５０ａが形成された後に、反射層１２５０ｂがオーミック接触層１２５０ａおよび絶縁層１２７０を覆うように形成される。反射層１２５０ｂは、リフトオフ工程などにより形成される。反射層１２５０ｂは、図３７Ａに示すように、オーミック接触層１２５０ａの一部分またはその全体を覆うことができる。オーミック接触層１２５０ａおよび反射層１２５０ｂは、反射電極１２５０を形成する。
【０２５１】
反射電極１２５０は、第１ＬＥＤスタック１２３０のｐ型半導体層とオーミック接触を形成するので、以下、第１−ｐ反射電極１２５０として称される。
【０２５２】
図３７Ｂを参照すれば、第２ＬＥＤスタック１３３０が第２基板１３１０上に成長し、第２−ｐ透明電極１３５０および第１カラーフィルタ１３７０が第２ＬＥＤスタック１３３０上に形成される。第２ＬＥＤスタック１３３０は、ＧａＮ系半導体層で形成され、ＧａＩｎＮ井戸層を含むことができる。第２基板１３１０は、ＧａＮ系半導体層がその上に成長できる基板であり、第１基板１２１０とは異なる。第２ＬＥＤスタック１３３０のためのＧａＩｎＮの組成比は、第２ＬＥＤスタック１３３０が緑色光を放射するように決定されてもよい。第２−ｐ透明電極１３５０は、第２ＬＥＤスタック１３３０のｐ型半導体層とオーミック接触を形成する。
【０２５３】
図３７Ｃを参照すれば、第３ＬＥＤスタック１４３０が第３基板１４１０上に成長し、第３−ｐ透明電極１４５０および第２カラーフィルタ１４７０が第３ＬＥＤスタック１４３０上に形成される。第３ＬＥＤスタック１４３０は、ＧａＮ系半導体層で形成され、ＧａＩｎＮ井戸層を含むことができる。第３基板１４１０は、ＧａＮ系半導体層がその上に成長できる基板であり、第１基板１２１０とは異なる。第３ＬＥＤスタック１４３０のためのＧａＩｎＮの組成比は、第３ＬＥＤスタック１４３０が青色光を放射するように決定されてもよい。第３−ｐ透明電極１４５０は、第３ＬＥＤスタック１４３０のｐ型半導体層とオーミック接触を形成する。
【０２５４】
第１カラーフィルタ１３７０および第２カラーフィルタ１４７０は、図３６を参照して説明したものと実質的に同一であるので、重複を避けるために繰り返しの説明は省略される。
【０２５５】
このように、第１ＬＥＤスタック１２３０、第２ＬＥＤスタック１３３０および第３ＬＥＤスタック１４３０は、互いに異なる基板上に成長してもよいし、その形成順序は特定の順序に限定されない。
【０２５６】
図３７Ｄを参照すれば、第１ＬＥＤスタック１２３０が第１ボンディング層１５３０を経由して支持基板１５１０に結合される。第１ボンディング層１５３０は、支持基板１５１０上に予め形成されてもよく、反射電極１２５０は、支持基板１５１０に向かうように第１ボンディング層１５３０にボンディングされてもよい。第１基板１２１０は、化学的エッチングなどにより第１ＬＥＤスタック１２３０から除去される。したがって、第１ＬＥＤスタック１２３０のｎ型半導体層の上部表面が露出する。
【０２５７】
しかる後、オーミック電極１２９０が第１ＬＥＤスタック１２３０の露出する領域に形成される。オーミック電極１２９０のオーミック接触抵抗を減少させるために、オーミック電極１２９０は熱処理が施される。オーミック電極１２９０は、ピクセル領域に対応するようにそれぞれのピクセル領域に形成される。
【０２５８】
図３７Ｅを参照すれば、第２ＬＥＤスタック１３３０は、第２ボンディング層１５５０を経由して、オーミック電極１２９０がその上部に形成される第１ＬＥＤスタック１２３０に結合される。第１カラーフィルタ１３７０は、第１ＬＥＤスタック１２３０に向かうように第２ボンディング層１５５０にボンディングされる。第２ボンディング層１５５０は、第１カラーフィルタ１３７０が第２ボンディング層１５５０に向かって第２ボンディング層１５５０にボンディングできるように、第１ＬＥＤスタック１２３０上に予め形成されてもよい。第２基板１３１０は、レーザリフトオフまたは化学的リフトオフ工程により第２ＬＥＤスタック１３３０から分離される。
【０２５９】
しかる後、図３６および図３７Ｃを参照すれば、第３ＬＥＤスタック１４３０は、第３ボンディング層１５７０を経由して第２ＬＥＤスタック１３３０に結合される。第２カラーフィルタ１４７０は、第２ＬＥＤスタック１３３０に向かうように第３ボンディング層１５７０にボンディングされる。第３ボンディング層１５７０は、第２カラーフィルタ１４７０が第３ボンディング層１５７０に向かって第３ボンディング層１５７０にボンディングできるように、第２ＬＥＤスタック１３３０上に予め配置されてもよい。第３基板１４１０は、レーザリフトオフまたは化学的リフトオフ工程により第３ＬＥＤスタック１４３０から分離される。このように、ディスプレイ用の発光ダイオードスタックが図３６に示すように形成され、外部に露出する第３ＬＥＤスタック１４３０のｎ型半導体層を有する。
【０２６０】
例示的な実施例によるディスプレイ装置は、ピクセルユニット内で支持基板１５１０上の第１〜第３ＬＥＤスタック１２３０、１３３０および１４３０のスタックをパターニングすることにより提供され、次いで、第１〜第３ＬＥＤスタックがインターコネクションにより互いに接続される。以下、例示的な実施例によるディスプレイ装置を説明する。
【０２６１】
図３８は、例示的な実施例によるディスプレイ装置の概略回路図であり、図３９は、例示的な実施例によるディスプレイ装置の概略平面図である。
【０２６２】
図３８および図３９を参照すれば、例示的な実施例によるディスプレイ装置は、パッシブマトリクス方式（ｐａｓｓｉｖｅ  ｍａｔｒｉｘ  ｍａｎｎｅｒ）で動作できる。
【０２６３】
例えば、図３６のディスプレイ用の発光ダイオードスタックが垂直方向に積層された第１〜第３ＬＥＤスタック１２３０、１３３０および１４３０を含むので、１つのピクセルは、３つの発光ダイオードＲ、ＧおよびＢを含むことができる。第１発光ダイオードＲは、第１ＬＥＤスタック１２３０に相当することができ、第２発光ダイオードＧは、第２ＬＥＤスタック１３３０に相当することができ、第３発光ダイオードＢは、第３ＬＥＤスタック１４３０に相当することができる。
【０２６４】
図３８および図３９で、１つのピクセルは、第１〜第３発光ダイオードＲ、ＧおよびＢを含み、そのそれぞれは、サブピクセルに対応する。第１〜第３発光ダイオードＲ、ＧおよびＢのアノードは、共通ライン、例えば、データラインに接続され、そのカソードは、異なるライン、例えば、スキャンラインに接続される。より具体的には、第１ピクセルにおいて、第１〜第３発光ダイオードＲ、ＧおよびＢのアノードは、データラインＶｄａｔａ１に共通に接続され、そのカソードは、スキャンラインＶｓｃａｎ１−１、Ｖｓｃａｎ１−２およびＶｓｃａｎ１−３にそれぞれ接続される。このように、各ピクセルにおいて発光ダイオードＲ、ＧおよびＢは、独立して駆動可能である。
【０２６５】
また、発光ダイオードＲ、ＧおよびＢのそれぞれは、パルス幅変調によってまたは電流の大きさを変更することにより駆動可能であり、それによって、各サブピクセルの明るさを制御する。
【０２６６】
図３９を参照すれば、複数のピクセルが図３６の発光ダイオードスタック１０００をパターニングすることにより形成され、各ピクセルは、反射電極１２５０およびインターコネクションライン１７１０、１７３０および１７５０に接続される。図３８に示すように、反射電極１２５０は、データラインＶｄａｔａとして使用可能であり、インターコネクションライン１７１０、１７３０および１７５０は、スキャンラインとして形成可能である。
【０２６７】
ピクセルは、各ピクセルの発光ダイオードＲ、ＧおよびＢのアノードが反射電極１２５０に共通に接続され、そのカソードが互いに分離されたインターコネクションライン１７１０、１７３０および１７５０に接続される、マトリクス状に配列される。ここで、インターコネクションライン１７１０、１７３０および１７５０は、スキャンラインＶｓｃａｎとして使用可能である。
【０２６８】
図４０は、図３９のディスプレイ装置の１つのピクセルの拡大平面図であり、図４１は、図４０のＡ−Ａ線に沿った概略断面図であり、図４２は、図４０のＢ−Ｂ線に沿った概略断面図である。
【０２６９】
図３９、図４０、図４１および図４２を参照すれば、各ピクセルにおいて、反射電極１２５０の一部分、第１ＬＥＤスタック１２３０の上部表面上に形成されるオーミック電極１２９０（図４３Ｈ参照）、第２−ｐ透明電極１３５０の一部分（さらに図４３Ｈ参照）、第２ＬＥＤスタック１３３０の上部表面の一部分（図４３Ｊ参照）、第３−ｐ透明電極１４５０の一部分（図４３Ｈ参照）、および第３ＬＥＤスタック１４３０の上部表面が外部に露出する。
【０２７０】
第３ＬＥＤスタック１４３０は、その上部表面上で粗面化された表面１４３０ａを有してもよい。粗面化された表面１４３０ａは、図４１に示すように、第３ＬＥＤスタック１４３０の上部表面の全体上部に形成されるか、またはそのいくつかの領域に形成される。
【０２７１】
下部絶縁層１６１０は、各ピクセルの側面を覆うことができる。下部絶縁層１６１０は、ＳｉＯ２のような光透過性材料で形成される。この場合、下部絶縁層１６１０は、第３ＬＥＤスタック１４３０の全体上部表面を覆うことができる。代案的に、下部絶縁層１６１０は、分布ブラッグ反射器を含み、第１〜第３ＬＥＤスタック１２３０、１３３０および１４３０の側面に向かって進行する光を反射させることができる。この場合、下部絶縁層１６１０は、第３ＬＥＤスタック１４３０の上部表面を部分的に露出させる。
【０２７２】
下部絶縁層１６１０は、第３ＬＥＤスタック１４３０の上部表面を露出させる開口部１６１０ａと、第２ＬＥＤスタック１３３０の上部表面を露出させる開口部１６１０ｂと、第１ＬＥＤスタック１２３０のオーミック電極１２９０を露出させる開口部１６１０ｃ（図４３Ｈ参照）と、第３−ｐ透明電極１４５０を露出させる開口部１６１０ｄと、第２−ｐ透明電極１３５０を露出させる開口部１６１０ｅと、第１−ｐ反射電極１２５０を露出させる開口部１６１０ｆとを含むことができる。
【０２７３】
インターコネクションライン１７１０および１７５０は、支持基板１５１０上で第１〜第３ＬＥＤスタック１２３０、１３３０および１４３０近傍に形成され、第１−ｐ反射電極１２５０から絶縁されるように下部絶縁層１６１０上に配置される。接続部分１７７０ａは、第３−ｐ透明電極１４５０を反射電極１２５０に接続し、接続部分１７７０ｂは、第２−ｐ透明電極１３５０を反射電極１２５０に接続して、第１ＬＥＤスタック１２３０、第２ＬＥＤスタック１３３０および第３ＬＥＤスタック１４３０のアノードが反射電極１２５０に共通に接続される。
【０２７４】
接続部分１７１０ａは、第３ＬＥＤスタック１４３０の上部表面をインターコネクションライン１７１０に接続し、接続部分１７５０ａは、第１ＬＥＤスタック１２３０のオーミック電極１２９０をインターコネクションライン１７５０に接続する。
【０２７５】
上部絶縁層１８１０は、第３ＬＥＤスタック１４３０の上部表面を覆うようにインターコネクションライン１７１０および１７３０および下部絶縁層１６１０上に配置される。上部絶縁層１８１０は、第２ＬＥＤスタック１３３０の上部表面を部分的に露出する開口部１８１０ａを有してもよい。
【０２７６】
インターコネクションライン１７３０は、上部絶縁層１８１０上に配置され、接続部分１７３０ａは、第２ＬＥＤスタック１３３０の上部表面をインターコネクションライン１７３０に接続することができる。接続部分１７３０ａは、インターコネクションライン１７５０の上部部分を貫通することができ、上部絶縁層１８１０によってインターコネクションライン１７５０から絶縁される。
【０２７７】
図示の例示的な実施例による各ピクセルの電極がデータラインおよびスキャンラインに接続されるものと説明されるが、多様な実施形態が可能である。同時に、インターコネクションライン１７１０および１７５０が下部絶縁層１６１０上に形成され、インターコネクションライン１７３０が上部絶縁層１８１０上に形成されるものと説明されるが、本発明の概念がこれに限定されるものではない。例えば、インターコネクションライン１７１０、１７３０および１７５０のそれぞれは、下部絶縁層１６１０上に形成され、インターコネクションライン１７３０を露出させるための開口部を有し得る上部絶縁層１８１０によって覆われてもよい。この構造において、接続部分１７３０ａは、第２ＬＥＤスタック１３３０の上部表面を上部絶縁層１８１０の開口部を介してインターコネクションライン１７３０に接続することができる。
【０２７８】
代案的に、インターコネクションライン１７１０、１７３０および１７５０は、支持基板１５１０の内部に形成され、下部絶縁層１６１０上の接続部分１７１０ａ、１７３０ａおよび１７５０ａは、オーミック電極１２９０、第２ＬＥＤスタック１３３０の上部表面および第３ＬＥＤスタック１４３０の上部表面をインターコネクションライン１７１０、１７３０および１７５０に接続することができる。
【０２７９】
図４３Ａ〜図４３Ｋは、例示的な実施例による図４０のピクセルを含むディスプレイ装置を製造する方法を示す概略平面図である。
【０２８０】
まず、図３６を参照して説明した発光ダイオードスタック１０００が用意される。
【０２８１】
しかる後、図４３Ａを参照すれば、粗面化された表面１４３０ａが第３ＬＥＤスタック１４３０の上部表面上に形成される。粗面化された表面１４３０ａは、第３ＬＥＤスタック１４３０の上部表面上に形成され、各ピクセル領域に対応することができる。粗面化された表面１４３０ａは、化学的エッチング、例えば、光−増強化学的エッチング（ｐｈｏｔｏ−ｅｎｈａｎｃｅｄ  ｃｈｅｍｉｃａｌ  ｅｔｃｈｉｎｇ：ＰＥＣ）などにより形成される。
【０２８２】
粗面化された表面１４３０ａは、後続の工程でエッチングされる第３ＬＥＤスタック１４３０の領域を考慮して各ピクセル領域内に部分的に形成されてもよいが、これに限定されるものではない。代案的に、粗面化された表面１４３０ａは、第３ＬＥＤスタック１４３０の全体上部表面上部に形成されてもよい。
【０２８３】
図４３Ｂを参照すれば、各ピクセルにおいて第３ＬＥＤスタック１４３０の周辺領域がエッチングによって除去されて、第３−ｐ透明電極１４５０を露出させる。図４３Ｂに示すように、第３ＬＥＤスタック１４３０は、長方形状または正方形状を有するように残留してもよい。第３ＬＥＤスタック１４３０は、その周縁に沿って複数の陥没部を有してもよい。
【０２８４】
図４３Ｃを参照すれば、第２ＬＥＤスタック１３３０の上部表面は、第３ＬＥＤスタック１４３０の１つの陥没部以外の区域で露出した第３−ｐ透明電極１４５０を除去することにより露出する。したがって、第２ＬＥＤスタック１３３０の上部表面は、第３ＬＥＤスタック１４３０の周囲で、そして第３−ｐ透明電極１４５０が内部に部分的に残留する陥没部を除いた他の陥没部で露出する。
【０２８５】
図４３Ｄを参照すれば、第２−ｐ透明電極１３５０が第３ＬＥＤスタック１４３０の他の１つの陥没部以外の区域で露出した第２ＬＥＤスタック１３３０を除去することにより露出する。
【０２８６】
図４３Ｅを参照すれば、オーミック電極１２９０は、第３ＬＥＤスタック１４３０のさらに他の１つの陥没部以外の区域で露出した第２−ｐ透明電極１３５０を除去することにより、第１ＬＥＤスタック１２３０の上部表面とともに露出する。この場合、オーミック電極１２９０は、１つの陥没部で露出してもよい。したがって、第１ＬＥＤスタック１２３０の上部表面は、第３ＬＥＤスタック１４３０の周囲で露出し、オーミック電極１２９０の上部表面は、第３ＬＥＤスタック１４３０内に形成された陥没部のうちの１つ以上内で露出する。
【０２８７】
図４３Ｆを参照すれば、反射電極１２５０は、１つの陥没部内で露出したオーミック電極１２９０以外の第１ＬＥＤスタック１２３０の露出した部分を除去することにより露出する。反射電極１２５０は、第３ＬＥＤスタック１４３０の周囲で露出する。
【０２８８】
図４３Ｇを参照すれば、線形インターコネクションラインが反射電極１２５０をパターニングすることにより形成される。ここで、支持基板１５１０が露出してもよい。反射電極１２５０は、マトリクスに配列されたピクセルのうちの１つの行（ｒｏｗ）内に配列されたピクセルを互いに接続することができる（図３９参照）。  図４３Ｈを参照すれば、下部絶縁層１６１０（図４１および図４２参照）は、ピクセルを覆うように形成される。下部絶縁層１６１０は、反射電極１２５０および第１〜第３ＬＥＤスタック１２３０、１３３０および１４３０の側面を覆う。また、下部絶縁層１６１０は、第３ＬＥＤスタック１４３０の上部表面を少なくとも部分的に覆うことができる。下部絶縁層１６１０がＳｉＯ２層のような透明層であれば、下部絶縁層１６１０は、第３ＬＥＤスタック１４３０の全体上部表面を覆うことができる。代案的に、下部絶縁層１６１０が分布ブラッグ反射器を含むとき、下部絶縁層１６１０は、光が外部に放射できるように、第３ＬＥＤスタック１４３０の上部表面を少なくとも部分的に露出させてもよい。
【０２８９】
下部絶縁層１６１０は、第３ＬＥＤスタック１４３０を露出させる開口部１６１０ａと、第２ＬＥＤスタック１３３０を露出させる開口部１６１０ｂと、オーミック電極１２９０を露出させる開口部１６１０ｃと、第３−ｐ透明電極１４５０を露出させる開口部１６１０ｄと、第２−ｐ透明電極１３５０を露出させる開口部１６１０ｅと、反射電極１２５０を露出させる開口部１６１０ｆとを含むことができる。１つ以上の開口部１６１０ｆが反射電極１２５０を露出させるように形成される。
【０２９０】
図４３Ｉを参照すれば、インターコネクションライン１７１０および１７５０および接続部分１７１０ａ、１７５０ａ、１７７０ａおよび１７７０ｂが形成される。これらは、リフトオフ工程などにより形成される。インターコネクションライン１７１０および１７５０は、下部絶縁層１６１０によって反射電極１２５０から絶縁される。接続部分１７１０ａは、第３ＬＥＤスタック１４３０をインターコネクションライン１７１０に電気的に接続し、接続部分１７５０ａは、第１ＬＥＤスタック１２３０がインターコネクションライン１７５０に電気的に接続されるように、オーミック電極１２９０をインターコネクションライン１７５０に電気的に接続する。接続部分１７７０ａは、第３−ｐ透明電極１４５０を第１−ｐ反射電極１２５０に電気的に接続し、接続部分１７７０ｂは、第２−ｐ透明電極１３５０を第１−ｐ反射電極１２５０に電気的に接続する。
【０２９１】
図４３Ｊを参照すれば、上部絶縁層１８１０（図４１および図４２参照）は、インターコネクションライン１７１０および１７５０および接続部分１７１０ａ、１７５０ａ、１７７０ａおよび１７７０ｂを覆う。上部絶縁層１８１０はさらに、第３ＬＥＤスタック１４３０の全体上部表面を覆うことができる。上部絶縁層１８１０は、第２ＬＥＤスタック１３３０の上部表面を露出させる開口部１８１０ａを有する。上部絶縁層１８１０は、例えば、シリコン酸化物またはシリコン窒化物で形成され、分布ブラッグ反射器を含むことができる。上部絶縁層１８１０が分布ブラッグ反射器を含むとき、上部絶縁層１８１０は、光が外部に放射できるように、第３ＬＥＤスタック１４３０の上部表面の少なくとも一部を露出させてもよい。
【０２９２】
図４３Ｋを参照すれば、インターコネクションライン１７３０および接続部分１７３０ａが形成される。インターコネクションライン１７５０および接続部分１７５０ａがリフトオフ工程などにより形成される。インターコネクションライン１７３０は、上部絶縁層１８１０上に配置され、反射電極１２５０およびインターコネクションライン１７１０および１７５０から絶縁される。接続部分１７３０ａは、第２ＬＥＤスタック１３３０をインターコネクションライン１７３０に電気的に接続する。接続部分１７３０ａは、インターコネクションライン１７５０の上部部分を貫通することができ、上部絶縁層１８１０によってインターコネクションライン１７５０から絶縁される。
【０２９３】
このように、図４０に示すようなピクセル領域が形成される。また、図３９に示すように、複数のピクセルが支持基板１５１０上に形成され、パッシブマトリクス方式で動作するように反射電極１２５０とインターコネクションライン１７１０、１７３０および１７５０によって互いに接続される。
【０２９４】
上記のディスプレイ装置がパッシブマトリクス方式で動作するように構成されるものと説明されたが、本発明の概念がこれに限定されるものではない。より具体的には、いくつかの例示的な実施例によるディスプレイ装置は、図３６に示す発光ダイオードスタックを用いてパッシブマトリクス方式で動作するように多様な方式で製造できる。
【０２９５】
例えば、インターコネクションライン１７３０が上部絶縁層１８１０上に形成されるものとして示されるが、インターコネクションライン１７３０は、下部絶縁層１６１０上でインターコネクションライン１７１０および１７５０とともに形成され、接続部分１７３０ａは、第２ＬＥＤスタック１３３０をインターコネクションライン１７３０に接続するように上部絶縁層１８１０上に形成される。代案的に、インターコネクションライン１７１０、１７３０および１７５０は、支持基板１５１０の内部に配置されてもよい。
【０２９６】
図４４は、他の例示的な実施例によるディスプレイ装置の概略回路図である。図示の例示的な実施例によるディスプレイ装置は、アクティブマトリクス方式で駆動可能である。
【０２９７】
図４４を参照すれば、例示的な実施例による駆動回路は、２つ以上のトランジスタＴｒ１およびＴｒ２およびキャパシタを含む。電源が選択ラインＶｒｏｗ１〜Ｖｒｏｗ３に接続され、電圧がデータラインＶｄａｔａ１〜Ｖｄａｔａ３に印加されるとき、電圧は対応する発光ダイオードに印加される。また、対応するキャパシタは、データラインＶｄａｔａ１〜Ｖｄａｔａ３の値に応じて充電される。トランジスタＴｒ２のターンオン状態がキャパシタの充電された電圧によって保持できるので、キャパシタの電圧は、選択ラインＶｒｏｗ１に供給される電源が遮断されるときにも保持されて発光ダイオードＬＥＤ１〜ＬＥＤ３に印加される。なお、発光ダイオードＬＥＤ１〜ＬＥＤ３内で流れる電流は、データラインＶｄａｔａ１〜Ｖｄａｔａ３の値に応じて変化可能である。電流は、光が連続的に放射できるように、電流供給源Ｖｄｄを介して連続的に供給される。
【０２９８】
トランジスタＴｒ１およびＴｒ２およびキャパシタは、支持基板１５１０の内部に形成される。例えば、シリコン基板上に形成された薄膜トランジスタは、アクティブマトリクス駆動のために使用できる。
【０２９９】
発光ダイオードＬＥＤ１〜ＬＥＤ３は、１つのピクセル内に積層された第１〜第３ＬＥＤスタック１２３０、１３３０および１４３０にそれぞれ対応することができる。第１〜第３ＬＥＤスタックのアノードは、トランジスタＴｒ２に接続され、そのカソードは、接地に接続される。
【０３００】
図４４が例示的な実施例によるアクティブマトリクス駆動のための回路を示すが、他の多様な類型の回路が使用できる。同時に、発光ダイオードＬＥＤ１〜ＬＥＤ３のアノードが互いに異なるトランジスタＴｒ２に接続されるものと説明され、そのカソードが接地に接続されるものと説明されるが、本発明の概念がこれに限定されるものではなく、発光ダイオードのアノードは、電流供給源Ｖｄｄに接続され、そのカソードは、互いに異なるトランジスタに接続されてもよい。
【０３０１】
図４５は、他の例示的な実施例によるディスプレイ装置のピクセルの概略平面図である。本明細書で説明されるピクセルは、支持基板１５１１上に配列された複数のピクセルのうちの１つであってもよい。
【０３０２】
図４５を参照すれば、図示の例示的な実施例によるピクセルは、支持基板１５１１がトランジスタおよびキャパシタを含む薄膜トランジスタパネルであり、反射電極が第１ＬＥＤスタックの下部領域に配置されることを除けば、図３９〜図４２を参照して説明したピクセルと実質的に類似している。
【０３０３】
第３ＬＥＤスタックのカソードは、接続部分１７１１ａを介して支持基板１５１１に接続される。例えば、図４５に示すように、第３ＬＥＤスタックのカソードは、支持基板１５１１への電気的な接続により接地に接続される。第２ＬＥＤスタックおよび第１ＬＥＤスタックのカソードも、接続部分１７３１ａおよび１７５１ａを経由した支持基板１５１１への電気的な接続により接地に接続される。
【０３０４】
反射電極は、支持基板１５１１の内部のトランジスタＴｒ２（図４４参照）に接続される。第３−ｐ透明電極および第２−ｐ透明電極はさらに、接続部分１７７１ａおよび１７３１ｂを介して支持基板１５１１の内部のトランジスタＴｒ２（図４４参照）に接続される。
【０３０５】
この方式により、第１〜第３ＬＥＤスタックは、互いに接続され、それによって、図４４に示すように、アクティブマトリクス駆動のための回路を構成する。
【０３０６】
図４５が例示的な実施例によるアクティブマトリクス駆動のためのピクセルの電気的な接続を示すが、本発明の概念がこれに限定されるものではなく、ディスプレイ装置用回路は、多様な方式でのアクティブマトリクス駆動のための多様な回路に変形可能である。
【０３０７】
同時に、図３６の反射電極１２５０、第２−ｐ透明電極１３５０および第３−ｐ透明電極１４５０が第１ＬＥＤスタック１２３０、第２ＬＥＤスタック１３３０および第３ＬＥＤスタック１４３０のそれぞれの対応するｐ型半導体層とオーミック接触を形成するものと説明され、オーミック電極１２９０が第１ＬＥＤスタック１２３０のｎ型半導体層とオーミック接触を形成するが、第２ＬＥＤスタック１３３０および第３ＬＥＤスタック１４３０のそれぞれのｎ型半導体層は、別途のオーミック接触層が提供されない。ピクセルが２００μｍ以下の小さい大きさを有するとき、ｎ型半導体層で別途のオーミック接触層の形成なくても、電流拡散（ｃｕｒｅｎｔ  ｓｐｒｅａｄｉｎｇ）における困難が少ない。しかし、いくつかの実施例によれば、電流拡散を確保するために、ＬＥＤスタックのそれぞれのｎ型半導体層上に透明電極層が配置される。
【０３０８】
また、第１〜第３ＬＥＤスタック１２３０、１３３０および１４３０がボンディング層１５３０、１５５０および１５７０を介して互いに結合されるが、本発明の概念がこれに限定されるものではなく、第１〜第３ＬＥＤスタック１２３０、１３３０および１４３０は、多様な順序で、そして多様な構造を用いて互いに接続される。
【０３０９】
例示的な実施例によれば、ディスプレイ用の発光ダイオードスタック１０００を用いてウエハレベルで複数のピクセルを形成することが可能なため、発光ダイオードの個別的な実装に対する必要性が省かれる。加えて、例示的な実施例による発光ダイオードスタックは、第１〜第３ＬＥＤスタック１２３０、１３３０および１４３０が垂直方向に積層されて、限られたピクセル面積内でサブピクセル用面積を確保する構造を有する。さらに、例示的な実施例による発光ダイオードスタックは、第１ＬＥＤスタック１２３０、第２ＬＥＤスタック１３３０および第３ＬＥＤスタック１４３０から発生する光がそれを介して外部に放射されることを許容し、それによって、光損失を減少させる。
【０３１０】
図４６は、例示的な実施例によるディスプレイ用の発光ダイオードスタックの概略断面図である。
【０３１１】
図４６を参照すれば、発光ダイオードスタック２０００は、支持基板２５１０と、第１ＬＥＤスタック２２３０と、第２ＬＥＤスタック２３３０と、第３ＬＥＤスタック２４３０と、反射電極２２５０と、オーミック電極２２９０と、第２−ｐ透明電極２３５０と、第３−ｐ透明電極２４５０と、絶縁層２２７０と、第１ボンディング層２５３０と、第２ボンディング層２５５０と、第３ボンディング層２５７０とを含む。また、第１ＬＥＤスタック２２３０は、オーミック接触のためのオーミック接触部分２２３０ａを含むことができる。
【０３１２】
一般的に、第２ＬＥＤスタックから放射される光によって第１ＬＥＤスタックから光が発生し、第３ＬＥＤスタックから放射される光によって第２ＬＥＤスタックから光が発生することがある。このように、カラーフィルタが第２ＬＥＤスタックと第１ＬＥＤスタックとの間および第３ＬＥＤスタックと第２ＬＥＤスタックとの間に介在してもよい。
【０３１３】
しかし、カラーフィルタが光の干渉を防止できるが、カラーフィルタを形成することは製造の複雑性を増加させる。例示的な実施例によるディスプレイ装置は、ＬＥＤスタックの間にカラーフィルタを配列せず、ＬＥＤスタックの間での二次光の発生を抑制することができる。
【０３１４】
したがって、いくつかの例示的な実施例において、ＬＥＤスタック間の光の干渉は、ＬＥＤスタックそれぞれのバンドギャップを制御することにより減少可能であり、これは以下でより詳細に説明される。
【０３１５】
支持基板２５１０は、半導体スタック２２３０、２３３０および２４３０を支持する。支持基板２５１０は、その表面上にまたはその内部に回路を含むことができるが、本発明の概念がこれに限定されるものではない。支持基板２５１０は、例えば、Ｓｉ基板、Ｇｅ基板、サファイア基板、パターニングされたサファイア基板、ガラス基板またはパターニングされたガラス基板を含むことができる。
【０３１６】
第１ＬＥＤスタック２２３０、第２ＬＥＤスタック２３３０および第３ＬＥＤスタック２４３０のそれぞれは、ｎ型半導体層と、ｐ型半導体層と、その間に介在する活性層とを含む。活性層は、多重量子井戸構造を有してもよい。
【０３１７】
第１ＬＥＤスタック２２３０から発生する光Ｌ１は、第２ＬＥＤスタック２３３０から発生する光Ｌ２より長い波長を有し、第２ＬＥＤスタック２３３０から発生する光Ｌ２は、第３ＬＥＤスタック２４３０から発生する光Ｌ３より長い波長を有する。
【０３１８】
第１ＬＥＤスタック２２３０は、赤色光を放射するように構成される無機発光ダイオードであってもよく、第２ＬＥＤスタック２３３０は、緑色光を放射するように構成される無機発光ダイオードであってもよいし、第３ＬＥＤスタック２４３０は、青色光を放射するように構成される無機発光ダイオードであってもよい。第１ＬＥＤスタック２２３０は、ＧａＩｎＰ系井戸層を含むことができ、第２ＬＥＤスタック２３３０および第３ＬＥＤスタック２４３０のそれぞれは、ＧａＩｎＮ系井戸層を含むことができる。
【０３１９】
図４６の発光ダイオードスタック２０００が３つのＬＥＤスタック２２３０、２３３０および２４３０を含むものとして示されるが、本発明の概念は積層された特定の数のＬＥＤスタックに限定されない。例えば、黄色光を放射するためのＬＥＤスタックが、第１ＬＥＤスタック２２３０と第２ＬＥＤスタック２３３０との間にさらに追加されてもよい。
【０３２０】
第１〜第３ＬＥＤスタック２２３０、２３３０および２４３０のそれぞれの両面は、それぞれｎ型半導体層およびｐ型半導体層である。図４６で、第１〜第３ＬＥＤスタック２２３０、２３３０および２４３０のそれぞれは、ｎ型上部表面およびｐ型下部表面を有するものと説明される。第３ＬＥＤスタック２４３０がｎ型上部表面を有するので、粗面化された表面が化学的エッチングなどにより第３ＬＥＤスタック２４３０の上部表面上に形成される。しかし、本発明の概念がこれに限定されるものではなく、それぞれのＬＥＤスタックの上部および下部表面の半導体タイプは、代案的に形成されてもよい。
【０３２１】
第１ＬＥＤスタック２２３０は、支持基板２５１０近傍に配置され、第２ＬＥＤスタック２３３０は、第１ＬＥＤスタック２２３０上に配置され、第３ＬＥＤスタック２４３０は、第２ＬＥＤスタック上に配置される。第１ＬＥＤスタック２２３０が第２および第３ＬＥＤスタック２３３０および２４３０より長い波長を有する光を放射するので、第１ＬＥＤスタック２２３０から発生する光Ｌ１は、第２および第３ＬＥＤスタック２３３０および２４３０を介して外部に放射される。また、第２ＬＥＤスタック２３３０が第３ＬＥＤスタック２４３０より長い波長を有する光を放射するので、第２ＬＥＤスタック２３３０から発生する光Ｌ２は、第３ＬＥＤスタック２４３０を介して外部に放射される。第３ＬＥＤスタック２４３０内で発生する光Ｌ３は、第３ＬＥＤスタック２４３０から直接外部に放射される。
【０３２２】
例示的な実施例において、第１ＬＥＤスタック２２３０のｎ型半導体層は、第１ＬＥＤスタック２２３０の活性層のバンドギャップより広く、第２ＬＥＤスタック２３３０の活性層のバンドギャップより狭いバンドギャップを有してもよい。したがって、第２ＬＥＤスタック２３３０から発生する光の一部分は、第１ＬＥＤスタック２２３０の活性層に到達する前に、第１ＬＥＤスタック２２３０のｎ型半導体層によって吸収できる。このように、第１ＬＥＤスタック２２３０の活性層内で発生する光の光度は、第２ＬＥＤスタック２３３０から発生する光によって減少できる。
【０３２３】
同時に、第２ＬＥＤスタック２３３０のｎ型半導体層は、第１ＬＥＤスタック２２３０および第２ＬＥＤスタック２３３０のそれぞれの活性層のバンドギャップより広く、第３ＬＥＤスタック２４３０の活性層のバンドギャップより狭いバンドギャップを有する。したがって、第３ＬＥＤスタック２４３０から発生する光の一部分は、第２ＬＥＤスタック２３３０の活性層に到達する前に、第２ＬＥＤスタック２３３０のｎ型半導体層によって吸収できる。このように、第２ＬＥＤスタック２３３０または第１ＬＥＤスタック２２３０で発生する光の光度は、第３ＬＥＤスタック２４３０から発生する光によって減少できる。
【０３２４】
第３ＬＥＤスタック２４３０のｐ型半導体層およびｎ型半導体層は、第１ＬＥＤスタック２２３０および第２ＬＥＤスタック２３３０の活性層より広いバンドギャップを有し、それによって、第１および第２ＬＥＤスタック２２３０および２３３０から発生する光を、それを介して透過させる。
【０３２５】
例示的な実施例によれば、第１および第２ＬＥＤスタック２２３０および２３３０のｎ型半導体層またはｐ型半導体層のバンドギャップを調節することにより、ＬＥＤスタック２２３０、２３３０および２４３０間の光の干渉を減少させることが可能であり、これはカラーフィルタのような他の構成要素に対する必要性を省くことができる。例えば、第２ＬＥＤスタック２３３０から発生して外部に放射される光の光度は、第２ＬＥＤスタック２３３０から発生する光によって第１ＬＥＤスタック２２３０から発生する光の光度の約１０倍以上であってもよい。同じく、第３ＬＥＤスタック２４３０から発生して外部に放射される光の光度は、第３ＬＥＤスタック２４３０から発生する光によって誘発される第２ＬＥＤスタック２３３０から発生する光の光度の約１０倍以上であってもよい。この場合、第３ＬＥＤスタック２４３０から発生して外部に放射される光の光度は、第３ＬＥＤスタック２４３０から発生する光によって誘発される第１ＬＥＤスタック２２３０から発生する光の光度の約１０倍以上であってもよい。したがって、光の干渉によって誘発される色不純（ｃｏｌｏｒ  ｃｏｎｔａｍｉｎａｔｉｏｎ）のないディスプレイ装置を実現することが可能である。
【０３２６】
反射電極２２５０は、第１ＬＥＤスタック２２３０のｐ型半導体層とオーミック接触を形成し、第１ＬＥＤスタック２２３０から発生する光を反射させる。例えば、反射電極２２５０は、オーミック接触層２２５０ａと、反射層２２５０ｂとを含むことができる。
【０３２７】
オーミック接触層２２５０ａは、第１ＬＥＤスタック２２３０のｐ型半導体層と部分的に接触する。オーミック接触層２２５０ａによる光の吸収を防止するために、オーミック接触層２２５０ａがｐ型半導体層と接触する領域は、ｐ型半導体層の全体面積の約５０％を超えなくてもよい。反射層２２５０ｂは、オーミック接触層２２５０ａおよび絶縁層２２７０を覆う。図４６に示すように、反射層２２５０ｂは、実質的に全体オーミック接触層２２５０ａを覆うことができるが、これに限定されるものではない。代案的に、反射層２２５０ｂは、オーミック接触層２２５０ａの一部分を覆うことができる。
【０３２８】
反射層２２５０ｂが絶縁層２２７０を覆うので、全方位反射器は、比較的高い屈折率を有する第１ＬＥＤスタック２２３０と比較的低い屈折率を有する絶縁層２２７０の積層構造、および反射層２２５０ｂによって形成される。反射層２２５０ｂは、第１ＬＥＤスタック２２３０の面積の約５０％以上または第１ＬＥＤスタック２２３０の大部分を覆うことができ、それによって、発光効率を向上させることができる。
【０３２９】
オーミック接触層２２５０ａおよび反射層２２５０ｂは、金（Ａｕ）を含み得る金属層で形成される。反射層２２５０ｂは、第１ＬＥＤスタック２２３０から発生する光、例えば、赤色光に対して比較的高い反射率を有する金属を含むことができる。他方、反射層２２５０ｂは、第２ＬＥＤスタック２３３０および第３ＬＥＤスタック２４３０から発生する光、例えば、緑色光または青色光に対して比較的低い反射率を有する金属を含み、第２および第３ＬＥＤスタック２３３０および２４３０から発生して支持基板２５１０に向かって進行する光の干渉を減少させることができる。
【０３３０】
絶縁層２２７０は、支持基板２５１０と第１ＬＥＤスタック２２３０との間に介在し、第１ＬＥＤスタック２２３０を露出させる開口部を有する。オーミック接触層２２５０ａは、絶縁層２２７０の開口部内で第１ＬＥＤスタック２２３０に接続される。
【０３３１】
オーミック電極２２９０は、第１ＬＥＤスタック２２３０の上部表面上に配置される。オーミック電極２２９０のオーミック接触抵抗を減少させるために、オーミック接触部分２２３０ａが第１ＬＥＤスタック２２３０の上部表面から突出してもよい。オーミック電極２２９０は、オーミック接触部分２２３０ａ上に配置される。
【０３３２】
第２−ｐ透明電極２３５０は、第２ＬＥＤスタック２３３０のｐ型半導体層とオーミック接触を形成する。第２−ｐ透明電極２３５０は、赤色光および緑色光に透過性である金属層または導電性酸化物層で形成される。
【０３３３】
第３−ｐ透明電極２４５０は、第３ＬＥＤスタック２４３０のｐ型半導体層とオーミック接触を形成する。第３−ｐ透明電極２４５０は、赤色光、緑色光および青色光に透過性である金属層または導電性酸化物層で形成される。
【０３３４】
反射電極２２５０、第２−ｐ透明電極２３５０および第３−ｐ透明電極２４５０は、対応するＬＥＤスタックのｐ型半導体層とのオーミック接触により電流拡散を助けることができる。
【０３３５】
第１ボンディング層２５３０は、第１ＬＥＤスタック２２３０を支持基板２５１０に結合する。図４６に示すように、反射電極２２５０は、第１ボンディング層２５３０に隣接していてもよい。第１ボンディング層２５３０は、光透過性または不透明層であってもよい。
【０３３６】
第２ボンディング層２５５０は、第２ＬＥＤスタック２３３０を第１ＬＥＤスタック２２３０に結合する。図４６に示すように、第２ボンディング層２５５０は、第１ＬＥＤスタック２２３０および第２−ｐ透明電極２３５０に隣接していてもよい。オーミック電極２２９０は、第２ボンディング層２５５０によって覆われてもよい。第２ボンディング層２５５０は、第１ＬＥＤスタック２２３０から発生する光を透過させる。第２ボンディング層２５５０は、光透過性ボンディング材料、例えば、光透過性有機ボンディング剤、または光透過性スピンオンガラスで形成されてもよい。光透過性有機ボンディング剤の例は、ＳＵ８、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ポリイミド、パリレン（Ｐａｒｙｌｅｎｅ）、ベンゾシクロブテン（ＢＣＢ）などを含むことができる。同時に、第２ＬＥＤスタック２３３０は、プラズマボンディングなどによって第１ＬＥＤスタック２２３０にボンディングされてもよい。
【０３３７】
第３ボンディング層２５７０は、第３ＬＥＤスタック２４３０を第２ＬＥＤスタック２３３０に結合する。図４６に示すように、第３ボンディング層２５７０は、第２ＬＥＤスタック２３３０および第３−ｐ透明電極２４５０に隣接していてもよい。しかし、本発明の概念がこれに限定されるものではない。例えば、透明導電層が第２ＬＥＤスタック２３３０上に配置されてもよい。第３ボンディング層２５７０は、第１ＬＥＤスタック２２３０および第２ＬＥＤスタック２３３０から発生する光を透過させ、例えば、光透過性スピンオンガラスで形成されてもよい。
【０３３８】
第２ボンディング層２５５０および第３ボンディング層２５７０のそれぞれは、第３ＬＥＤスタック２４３０から発生する光と第２ＬＥＤスタック２３３０から発生する光を透過させることができる。
【０３３９】
図４７Ａ〜図４７Ｅは、例示的な実施例によるディスプレイ用の発光ダイオードスタックを製造する方法を示す概略断面図である。
【０３４０】
図４７Ａを参照すれば、第１ＬＥＤスタック２２３０が第１基板２２１０上に成長する。第１基板２２１０は、例えば、ＧａＡｓ基板であってもよい。第１ＬＥＤスタック２２３０は、ＡｌＧａＩｎＰ系半導体層で形成され、ｎ型半導体層と、活性層と、ｐ型半導体層とを含む。いくつかの例示的な実施例において、ｎ型半導体層は、第２ＬＥＤスタック２３３０から発生する光を吸収できるエネルギーバンドギャップを有してもよく、ｐ型半導体層は、第２ＬＥＤスタック２３３０から発生する光を吸収できるエネルギーバンドギャップを有してもよい。
【０３４１】
絶縁層２２７０は、第１ＬＥＤスタック２２３０上に形成され、その内部に開口部を形成するようにパターニングされる。例えば、ＳｉＯ２層が第１ＬＥＤスタック２２３０上に形成され、フォトレジストがＳｉＯ２層上に蒸着され、フォトレジストパターンを形成するようにフォトリソグラフィーおよび現像が続く。その後、ＳｉＯ２層がエッチングマスクとして用いられたフォトレジストパターンを介してパターニングされ、それによって、開口部を有する絶縁層２２７０を形成する。
【０３４２】
しかる後、オーミック接触層２２５０ａが絶縁層２２７０の開口部内に形成される。オーミック接触層２２５０ａは、リフトオフ工程などにより形成される。オーミック接触層２２５０ａが形成された後に、反射層２２５０ｂがオーミック接触層２２５０ａおよび絶縁層２２７０を覆うように形成される。反射層２２５０ｂは、リフトオフ工程などにより形成される。反射層２２５０ｂは、オーミック接触層２２５０ａの一部分またはその全体を覆うことができる。オーミック接触層２２５０ａおよび反射層２２５０ｂは、反射電極２２５０を形成する。
【０３４３】
反射電極２２５０は、第１ＬＥＤスタック２２３０のｐ型半導体層とオーミック接触を形成するので、以下、第１−ｐ反射電極２２５０と称される。
【０３４４】
図４７Ｂを参照すれば、第２ＬＥＤスタック２３３０が第２基板２３１０上に成長し、第２−ｐ透明電極２３５０が第２ＬＥＤスタック２３３０上に形成される。第２ＬＥＤスタック２３３０は、ＧａＮ系半導体層で形成され、ＧａＩｎＮ井戸層を含むことができる。第２基板２３１０は、ＧａＮ系半導体層がその上に成長できる基板であり、第１基板２２１０とは異なる。第２ＬＥＤスタック２３３０のためのＧａＩｎＮの組成比は、第２ＬＥＤスタック２３３０が緑色光を放射するように決定されてもよい。第２−ｐ透明電極２３５０は、第２ＬＥＤスタック２３３０のｐ型半導体層とオーミック接触を形成する。第２ＬＥＤスタック２３３０は、ｎ型半導体層と、活性層と、ｐ型半導体層とを含むことができる。いくつかの例示的な実施例において、第２ＬＥＤスタック２３３０のｎ型半導体層は、第３ＬＥＤスタック２４３０から発生する光を吸収できるエネルギーバンドギャップを有してもよく、第２ＬＥＤスタック２３３０のｐ型半導体層は、第３ＬＥＤスタック２４３０から発生する光を吸収できるエネルギーバンドギャップを有してもよい。
【０３４５】
図４７Ｃを参照すれば、第３ＬＥＤスタック２４３０が第３基板２４１０上に成長し、第３−ｐ透明電極２４５０が第３ＬＥＤスタック２４３０上に形成される。第３ＬＥＤスタック２４３０は、ＧａＮ系半導体層で形成され、ＧａＩｎＮ井戸層を含むことができる。第３基板２４１０は、ＧａＮ系半導体層がその上に成長できる基板であり、第１基板２２１０とは異なる。第３ＬＥＤスタック２４３０のためのＧａＩｎＮの組成比は、第３ＬＥＤスタック２４３０が青色光を放射するように決定されてもよい。第３−ｐ透明電極２４５０は、第３ＬＥＤスタック２４３０のｐ型半導体層とオーミック接触を形成する。
【０３４６】
このように、第１ＬＥＤスタック２２３０、第２ＬＥＤスタック２３３０および第３ＬＥＤスタック２４３０は、互いに異なる基板上に成長し、その形成順序は特定の順序に限定されない。
【０３４７】
図４７Ｄを参照すれば、第１ＬＥＤスタック２２３０が第１ボンディング層２５３０を経由して支持基板２５１０に結合される。第１ボンディング層２５３０は、支持基板２５１０上に予め形成されてもよく、反射電極２２５０は、支持基板２５１０に向かうように第１ボンディング層２５３０にボンディングされてもよい。第１基板２２１０は、化学的エッチングなどにより第１ＬＥＤスタック２２３０から除去される。したがって、第１ＬＥＤスタック２２３０のｎ型半導体層の上部表面が露出する。
【０３４８】
しかる後、オーミック電極２２９０が第１ＬＥＤスタック２２３０の露出した領域内に形成される。オーミック電極２２９０のオーミック接触抵抗を減少させるために、オーミック電極２２９０は熱処理が施される。オーミック電極２２９０は、ピクセル領域に対応するように各ピクセル領域内に形成される。
【０３４９】
図４７Ｅを参照すれば、第２ＬＥＤスタック２３３０は、オーミック電極２２９０がその上に形成される第１ＬＥＤスタック２２３０に第２ボンディング層２５５０を経由して結合される。第２−ｐ透明電極２３５０は、第１ＬＥＤスタック２２３０に向かうように第２ボンディング層２５５０にボンディングされる。第２ボンディング層２５５０は、第２−ｐ透明電極２３５０が第２ボンディング層２５５０に向かって第２ボンディング層２５５０にボンディングできるように、第１ＬＥＤスタック２２３０上に予め形成されてもよい。第２基板２３１０は、レーザリフトオフまたは化学的リフトオフ工程により第２ＬＥＤスタック２３３０から分離される。
【０３５０】
しかる後、図４６および図４７Ｃを参照すれば、第３ＬＥＤスタック２４３０が第３ボンディング層２５７０を経由して第２ＬＥＤスタック２３３０に結合される。第３−ｐ透明電極２４５０は、第２ＬＥＤスタック２３３０に向かうように第３ボンディング層２５７０にボンディングされる。第３ボンディング層２５７０は、第３−ｐ透明電極２４５０が第３ボンディング層２５７０に向かって第３ボンディング層２５７０にボンディングできるように、第２ＬＥＤスタック２３３０上に予め形成されてもよい。第３基板２４１０は、レーザリフトオフまたは化学的リフトオフ工程により第３ＬＥＤスタック２４３０から分離される。このように、外部に露出した第３ＬＥＤスタック２４３０のｎ型半導体層を有する、図４６に示すような、ディスプレイ用の発光ダイオードスタックが形成される。
【０３５１】
ディスプレイ装置は、ピクセルユニット内で支持基板２５１０上に配置される第１〜第３ＬＥＤスタック２２３０、２３３０および２４３０のスタックをパターニングすることにより形成され、次いで、第１〜第３ＬＥＤスタック２２３０、２３３０および２４３０がインターコネクションにより互いに接続される。しかし、本発明の概念がこれに限定されるものではない。例えば、ディスプレイ装置は、第１〜第３ＬＥＤスタック２２３０、２３３０および２４３０のスタックを個別ユニットに分割し、第１〜第３ＬＥＤスタック２２３０、２３３０および２４３０を印刷回路基板のような他の支持基板に伝達することにより製造できる。
【０３５２】
図４８は、例示的な実施例によるディスプレイ装置の概略回路図である。図４９は、例示的な実施例によるディスプレイ装置の概略平面図である。
【０３５３】
図４８および図４９を参照すれば、例示的な実施例によるディスプレイ装置は、パッシブマトリクス方式で駆動されるように実現できる。
【０３５４】
図４６に示すディスプレイ用の発光ダイオードスタックは、垂直に積層された第１〜第３ＬＥＤスタック２２３０、２３３０および２４３０を含む構造を有する。１つのピクセルが３つの発光ダイオードＲ、ＧおよびＢを含むので、第１発光ダイオードＲは、第１ＬＥＤスタック２２３０に相当することができ、第２発光ダイオードＧは、第２ＬＥＤスタック２３３０に相当することができ、第３発光ダイオードＢは、第３ＬＥＤスタック２４３０に相当することができる。
【０３５５】
図４８および図４９を参照すれば、１つのピクセルは、第１〜第３発光ダイオードＲ、ＧおよびＢを含み、そのそれぞれは、サブピクセルに対応することができる。第１〜第３発光ダイオードＲ、ＧおよびＢのアノードは、共通ライン、例えば、データラインに接続され、そのカソードは、異なるライン、例えば、スキャンラインに接続される。例えば、第１ピクセルにおいて、第１〜第３発光ダイオードＲ、ＧおよびＢのアノードは、データラインＶｄａｔａ１に共通に接続され、そのカソードは、スキャンラインＶｓｃａｎ１−１、Ｖｓｃａｎ１−２およびＶｓｃａｎ１−３にそれぞれ接続される。このように、各ピクセル内の発光ダイオードＲ、ＧおよびＢは、独立して駆動可能である。
【０３５６】
同時に、発光ダイオードＲ、ＧおよびＢのそれぞれは、パルス幅変調によってまたは電流の大きさを変更することにより駆動され、各サブピクセルの明るさを制御することができる。
【０３５７】
図４９を参照すれば、複数のピクセルが図４６のスタックをパターニングすることにより形成され、ピクセルのそれぞれは、反射電極２２５０およびインターコネクションライン２７１０、２７３０および２７５０に接続される。図４８に示すように、反射電極２２５０は、データラインＶｄａｔａとして使用可能であり、インターコネクションライン２７１０、２７３０および２７５０は、スキャンラインとして形成可能である。
【０３５８】
ピクセルは、各ピクセルの発光ダイオードＲ、ＧおよびＢのアノードが反射電極２２５０に共通に接続され、そのカソードが互いに分離されたインターコネクションライン２７１０、２７３０および２７５０に接続される、マトリクス状に配列される。ここで、インターコネクションライン２７１０、２７３０および２７５０は、スキャンラインＶｓｃａｎとして使用可能である。
【０３５９】
図５０は、図４９のディスプレイ装置の１つのピクセルの拡大平面図である。図５１は、図５０のＡ−Ａ線に沿った概略断面図であり、図５２は、図５０のＢ−Ｂ線に沿った概略断面図である。
【０３６０】
図４９〜図５２を参照すれば、各ピクセルにおいて、反射電極２２５０の一部分、第１ＬＥＤスタック２２３０の上部表面上に形成されたオーミック電極２２９０（図５３Ｈ参照）、第２−ｐ透明電極２３５０の一部分（図５３Ｈ参照）、第２ＬＥＤスタック２３３０の上部表面の一部分（図５３Ｊ参照）、第３−ｐ透明電極２４５０の一部分（図５３Ｈ参照）、および第３ＬＥＤスタック２４３０の上部表面が外部に露出する。
【０３６１】
第３ＬＥＤスタック２４３０は、その上部表面上に粗面化された表面２４３０ａを有してもよい。粗面化された表面２４３０ａは、第３ＬＥＤスタック２４３０の上部表面の全体上部に形成されるか、またはそのいくつかの領域に形成されてもよい。
【０３６２】
下部絶縁層２６１０は、各ピクセルの側面を覆うことができる。下部絶縁層２６１０は、ＳｉＯ２のような光透過性材料で形成される。この場合、下部絶縁層２６１０は、第３ＬＥＤスタック２４３０の実質的に全体上部表面を覆うことができる。代案的に、下部絶縁層２６１０は、分布ブラッグ反射器を含み、第１〜第３ＬＥＤスタック２２３０、２３３０および２４３０の側面に向かって進行する光を反射させることができる。この場合、下部絶縁層２６１０は、第３ＬＥＤスタック２４３０の上部表面を部分的に露出させてもよい。また、代案的に、下部絶縁層２６１０は、光を吸収する黒色系絶縁層（ｂｌａｃｋ−ｂａｓｅｄ  ｉｎｓｕｌａｔｉｏｎ  ｌａｙｅｒ）であってもよい。さらに、電気的にフローティングされた金属反射層が下部絶縁層２６１０上にさらに形成され、第１〜第３ＬＥＤスタック２２３０、２３３０および２４３０の側面を介して放射される光を反射させることができる。
【０３６３】
下部絶縁層２６１０は、第３ＬＥＤスタック２４３０の上部表面を露出させる開口部２６１０ａと、第２ＬＥＤスタック２３３０の上部表面を露出させる開口部２６１０ｂと、第１ＬＥＤスタック２２３０のオーミック電極２２９０を露出させる開口部２６１０ｃ（図５３Ｈ参照）と、第３−ｐ透明電極２４５０を露出させる開口部２６１０ｄと、第２−ｐ透明電極２３５０を露出させる開口部２６１０ｅと、第１−ｐ反射電極２２５０を露出させる開口部２６１０ｆとを含むことができる。
【０３６４】
インターコネクションライン２７１０および２７５０は、支持基板２５１０上で第１〜第３ＬＥＤスタック２２３０、２３３０および２４３０近傍に形成され、第１−ｐ反射電極２２５０から絶縁されるように下部絶縁層２６１０上に配置される。接続部分２７７０ａは、第３−ｐ透明電極２４５０を反射電極２２５０に接続し、接続部分２７７０ｂは、第２−ｐ透明電極２３５０を反射電極２２５０に接続して、第１ＬＥＤスタック２２３０、第２ＬＥＤスタック２３３０および第３ＬＥＤスタック２４３０のアノードが反射電極２２５０に共通に接続される。
【０３６５】
接続部分２７１０ａは、第３ＬＥＤスタック２４３０の上部表面をインターコネクションライン２７１０に接続し、接続部分２７５０ａは、第１ＬＥＤスタック２２３０上のオーミック電極２２９０をインターコネクションライン２７５０に接続する。
【０３６６】
上部絶縁層２８１０がインターコネクションライン２７１０および２７３０および下部絶縁層２６１０上に配置され、第３ＬＥＤスタック２４３０の上部表面を覆うことができる。上部絶縁層２８１０は、第２ＬＥＤスタック２３３０の上部表面を部分的に露出させる開口部２８１０ａを有してもよい。
【０３６７】
インターコネクションライン２７３０は、上部絶縁層２８１０上に配置され、接続部分２７３０ａは、第２ＬＥＤスタック２３３０の上部表面をインターコネクションライン２７３０に接続することができる。接続部分２７３０ａは、インターコネクションライン２７５０の上部部分を貫通することができ、上部絶縁層２８１０によってインターコネクションライン２７５０から絶縁される。
【０３６８】
各ピクセルの電極がデータラインおよびスキャンラインに接続されるものと説明されるが、本発明の概念がこれに限定されるものではない。また、インターコネクションライン２７１０および２７５０が下部絶縁層２６１０上に形成されるものと説明され、インターコネクションライン２７３０が上部絶縁層２８１０上に形成されるものと説明されたが、本発明の概念がこれに限定されるものではない。例えば、すべてのインターコネクションライン２７１０、２７３０および２７５０が下部絶縁層２６１０上に形成され、インターコネクションライン２７３０を露出させる開口部を有し得る上部絶縁層２８１０によって覆われてもよい。この方式により、接続部分２７３０ａが第２ＬＥＤスタック２３３０の上部表面を上部絶縁層２８１０の開口部を介してインターコネクションライン２７３０に接続することができる。
【０３６９】
代案的に、インターコネクションライン２７１０、２７３０および２７５０が支持基板２５１０の内部に形成されてもよく、下部絶縁層２６１０上の接続部分２７１０ａ、２７３０ａおよび２７５０ａは、オーミック電極２２９０、第１ＬＥＤスタック２２３０の上部表面および第３ＬＥＤスタック２４３０の上部表面をインターコネクションライン２７１０、２７３０および２７５０に接続することができる。
【０３７０】
例示的な実施例によれば、第１ＬＥＤスタック２２３０から発生する光Ｌ１は、第２および第３ＬＥＤスタック２３３０および２４３０を介して外部に放射され、第２ＬＥＤスタック２３３０から発生する光Ｌ２は、第３ＬＥＤスタック２４３０を介して外部に放射される。また、第３ＬＥＤスタック２４３０から発生する光Ｌ３の一部分は、第２ＬＥＤスタック２３３０に進入し、第２ＬＥＤスタック２３３０から発生する光Ｌ２の一部分は、第１ＬＥＤスタック２２３０に進入することがある。さらに、光Ｌ３によって第２ＬＥＤスタック２３３０から二次光が発生し、光Ｌ２によって第１ＬＥＤスタック２２３０から二次光が発生することがある。しかし、このような二次光は低い光度を有することができる。
【０３７１】
図５３Ａ〜図５３Ｋは、例示的な実施例によるディスプレイ装置を製造する方法を示す概略平面図である。以下の説明は、図５０のピクセルを参照して与えられる。
【０３７２】
まず、図４６に示す発光ダイオードスタック２０００が用意される。
【０３７３】
図５３Ａを参照すれば、粗面化された表面２４３０ａが第３ＬＥＤスタック２４３０の上部表面上に形成される。粗面化された表面２４３０ａは、各ピクセル領域に対応するように第３ＬＥＤスタック２４３０の上部表面上に形成される。粗面化された表面２４３０ａは、化学的エッチング、例えば、光−増強化学的エッチング（ＰＥＣ）などにより形成される。
【０３７４】
粗面化された表面２４３０ａは、後続の工程でエッチングされる第３ＬＥＤスタック２４３０の領域を考慮して各ピクセル領域で部分的に形成されてもよいが、これに限定されるものではない。代案的に、粗面化された表面２４３０ａは、第３ＬＥＤスタック２４３０の全体上部表面上部に形成される。
【０３７５】
図５３Ｂを参照すれば、各ピクセルにおいて第３ＬＥＤスタック２４３０の周囲領域はエッチングによって除去されて、第３−ｐ透明電極２４５０を露出させる。図５３Ｂに示すように、第３ＬＥＤスタック２４３０は、長方形状または正方形状を有するように残留してもよい。第３ＬＥＤスタック２４３０は、その周縁に沿って形成された複数の陥没部を有してもよい。
【０３７６】
図５３Ｃを参照すれば、第２ＬＥＤスタック２３３０の上部表面は、１つの陥没部以外の他の区域で露出した第３−ｐ透明電極２４５０を除去することにより露出する。したがって、第２ＬＥＤスタック２３３０の上部表面は、第３ＬＥＤスタック２４３０の周囲で、そして第３−ｐ透明電極２４５０が部分的に残留する陥没部以外の他の陥没部で露出する。
【０３７７】
図５３Ｄを参照すれば、第２−ｐ透明電極２３５０は、１つの陥没部以外の区域で露出する第２ＬＥＤスタック２３３０を除去することにより露出する。
【０３７８】
図５３Ｅを参照すれば、オーミック電極２２９０は、１つの陥没部以外の区域で露出する第２−ｐ透明電極２３５０を除去することにより、第１ＬＥＤスタック２２３０の上部表面とともに露出する。ここで、オーミック電極２２９０は、１つの陥没部で露出してもよい。したがって、第１ＬＥＤスタック２２３０の上部表面が第３ＬＥＤスタック２４３０の周囲で露出し、オーミック電極２２９０の上部表面は、第３ＬＥＤスタック２４３０に形成される陥没部のうちの１つ以上で露出する。
【０３７９】
図５３Ｆを参照すれば、反射電極２２５０は、１つの陥没部以外の領域で第１ＬＥＤスタック２２３０の露出する部分を除去することにより露出する。このように、反射電極２２５０は、第３ＬＥＤスタック２４３０の周囲で露出する。
【０３８０】
図５３Ｇを参照すれば、線形インターコネクションラインが反射電極２２５０をパターニングすることにより形成される。ここで、支持基板２５１０が露出してもよい。反射電極２２５０は、マトリクスに配列されるピクセルのうちの１つの行に配列されるピクセルを互いに接続することができる（図４９参照）。
【０３８１】
図５３Ｈを参照すれば、下部絶縁層２６１０（図５１および図５２参照）がピクセルを覆うように形成される。下部絶縁層２６１０は、反射電極２２５０、および第１〜第３ＬＥＤスタック２２３０、２３３０および２４３０の側面を覆う。加えて、下部絶縁層２６１０は、第３ＬＥＤスタック２４３０の上部表面を部分的に覆うことができる。下部絶縁層２６１０がＳｉＯ２層のような透明層であれば、下部絶縁層２６１０は、第３ＬＥＤスタック２４３０の実質的に全体上部表面を覆うことができる。代案的に、下部絶縁層２６１０は、分布ブラッグ反射器を含むことができる。この場合、下部絶縁層２６１０は、第３ＬＥＤスタック２４３０の上部表面を部分的に露出させて、光が外部に放射できるようにする。
【０３８２】
下部絶縁層２６１０は、第３ＬＥＤスタック２４３０を露出させる開口部２６１０ａと、第２ＬＥＤスタック２３３０を露出させる開口部２６１０ｂと、オーミック電極２２９０を露出させる開口部２６１０ｃと、第３−ｐ透明電極２４５０を露出させる開口部２６１０ｄと、第２−ｐ透明電極２３５０を露出させる開口部２６１０ｅと、反射電極２２５０を露出させる開口部２６１０ｆとを含むことができる。反射電極２２５０を露出させる開口部２６１０ｆは、単数または複数で形成されてもよい。
【０３８３】
図５３Ｉを参照すれば、インターコネクションライン２７１０および２７５０および接続部分２７１０ａ、２７５０ａ、２７７０ａおよび２７７０ｂがリフトオフ工程などにより形成される。インターコネクションライン２７１０および２７５０は、下部絶縁層２６１０によって反射電極２２５０から絶縁される。接続部分２７１０ａは、第３ＬＥＤスタック２４３０をインターコネクションライン２７１０に電気的に接続し、接続部分２７５０ａは、オーミック電極２２９０をインターコネクションライン２７５０に電気的に接続して、第１ＬＥＤスタック２２３０がインターコネクションライン２７５０に電気的に接続される。接続部分２７７０ａは、第３−ｐ透明電極２４５０を第１−ｐ反射電極２２５０に電気的に接続し、接続部分２７７０ｂは、第２−ｐ透明電極２３５０を第１−ｐ反射電極２２５０に電気的に接続する。
【０３８４】
図５３Ｊを参照すれば、上部絶縁層２８１０（図５１および図５２参照）がインターコネクションライン２７１０および２７５０および接続部分２７１０ａ、２７５０ａ、２７７０ａおよび２７７０ｂを覆う。上部絶縁層２８１０はさらに、第３ＬＥＤスタック２４３０の実質的に全体上部表面を覆うことができる。上部絶縁層２８１０は、第２ＬＥＤスタック２３３０の上部表面を露出させる開口部２８１０ａを有する。上部絶縁層２８１０は、例えば、シリコン酸化物またはシリコン窒化物で形成され、分布ブラッグ反射器を含むことができる。上部絶縁層２８１０が分布ブラッグ反射器を含むとき、上部絶縁層２８１０は、第３ＬＥＤスタック２４３０の上部表面の少なくとも一部を露出させて、光が外部に放射できるようにする。
【０３８５】
図５３Ｋを参照すれば、インターコネクションライン２７３０および接続部分２７３０ａが形成される。インターコネクションライン２７５０および接続部分２７５０ａは、リフトオフ工程などにより形成される。インターコネクションライン２７３０は、上部絶縁層２８１０上に配置され、反射電極２２５０およびインターコネクションライン２７１０および２７５０から絶縁される。接続部分２７３０ａは、第２ＬＥＤスタック２３３０をインターコネクションライン２７３０に電気的に接続する。接続部分２７３０ａは、インターコネクションライン２７５０の上部部分を貫通することができ、上部絶縁層２８１０によってインターコネクションライン２７５０から絶縁される。
【０３８６】
このように、図５０に示すピクセル領域が形成される。同時に、図４９に示すように、複数のピクセルが支持基板２５１０上に形成され、反射電極２２５０およびインターコネクションライン２７１０、２７３０および２７５０によって互いに接続されてパッシブマトリクス方式で動作できる。
【０３８７】
上記の説明がパッシブマトリクス方式で動作できるディスプレイ装置を製造する方法を説明したが、本発明の概念がこれに限定されるものではない。より具体的には、例示的な実施例によるディスプレイ装置は、図４６に示す発光ダイオードスタックを用いてパッシブマトリクス方式で動作するように多様な方式で製造できる。
【０３８８】
例えば、インターコネクションライン２７３０が上部絶縁層２８１０上に形成されるものと説明されるが、インターコネクションライン２７３０は、下部絶縁層２６１０上にインターコネクションライン２７１０および２７５０とともに形成されてもよいし、接続部分２７３０ａは、上部絶縁層２８１０上に形成されて第２ＬＥＤスタック２３３０をインターコネクションライン２７３０に接続することができる。代案的に、インターコネクションライン２７１０、２７３０および２７５０は、支持基板２５１０の内部に配置されてもよい。
【０３８９】
図５４は、他の例示的な実施例によるディスプレイ装置の概略回路図である。図５４の回路図は、アクティブマトリクス方式で駆動されるディスプレイ装置に関する。
【０３９０】
図５４を参照すれば、例示的な実施例による駆動回路は、２つ以上のトランジスタＴｒ１およびＴｒ２およびキャパシタを含む。電源が選択ラインＶｒｏｗ１〜Ｖｒｏｗ３に接続され、電圧がデータラインＶｄａｔａ１〜Ｖｄａｔａ３に印加されるとき、電圧は対応する発光ダイオードに印加される。同時に、対応するキャパシタは、データラインＶｄａｔａ１〜Ｖｄａｔａ３の値に応じて充電される。トランジスタＴｒ２のターンオン状態がキャパシタの充電された電圧によって保持できるので、キャパシタの電圧は、選択ラインＶｒｏｗ１に供給される電源が遮断されても、保持されて発光ダイオードＬＥＤ１〜ＬＥＤ３に印加される。同時に、発光ダイオードＬＥＤ１〜ＬＥＤ３内で流れる電流は、データラインＶｄａｔａ１〜Ｖｄａｔａ３の値に応じて変更可能である。電流は電流供給源Ｖｄｄを介して連続的に供給され、そのため、光が連続的に放射できる。
【０３９１】
トランジスタＴｒ１およびＴｒ２およびキャパシタは、支持基板２５１０の内部に形成される。例えば、シリコン基板上に形成された薄膜トランジスタがアクティブマトリクス駆動のために使用できる。
【０３９２】
ここで、発光ダイオードＬＥＤ１〜ＬＥＤ３は、１つのピクセル内に積層された第１〜第３ＬＥＤスタック２２３０、２３３０および２４３０にそれぞれ対応することができる。第１〜第３ＬＥＤスタック２２３０、２３３０および２４３０のアノードは、トランジスタＴｒ２に接続され、そのカソードは、接地に接続される。
【０３９３】
たとえ図５４が例示的な実施例によるアクティブマトリクス駆動のための回路を示すが、他の類型の回路が多様に使用できる。加えて、発光ダイオードＬＥＤ１〜ＬＥＤ３のアノードは、互いに異なるトランジスタＴｒ２に接続されるものと説明され、そのカソードが接地に接続されるものと説明されるが、いくつかの例示的な実施例において、発光ダイオードのアノードは、電流供給源Ｖｄｄに接続され、そのカソードは、互いに異なるトランジスタに接続される。
【０３９４】
図５５は、他の例示的な実施例によるディスプレイ装置の概略平面図である。以下の説明は、支持基板２５１１上に配列される複数のピクセルのうちの１つのピクセルを参照して与えられる。
【０３９５】
図５５を参照すれば、例示的な実施例によるピクセルは、支持基板２５１１がトランジスタおよびキャパシタを含む薄膜トランジスタパネルであり、反射電極２２５０が第１ＬＥＤスタック２２３０の下部領域に配置されることを除けば、図４９〜図５２を参照して説明されたピクセルと実質的に類似している。
【０３９６】
第３ＬＥＤスタック２４３０のカソードは、接続部分２７１１ａを介して支持基板２５１１に接続される。例えば、図５４に示すように、第３ＬＥＤスタック２４３０のカソードは、支持基板２５１１への電気的な接続により接地に接続される。第２ＬＥＤスタック２３３０および第１ＬＥＤスタック２２３０のカソードはさらに、接続部分２７３１ａおよび２７５１ａを経由した支持基板２５１１への電気的な接続により接地に接続される。
【０３９７】
反射電極は、支持基板２５１１の内部でトランジスタＴｒ２（図５４参照）に接続される。第３−ｐ透明電極および第２−ｐ透明電極はさらに、接続部分２７１１ｂおよび２７３１ｂを介して支持基板２５１１の内部でトランジスタＴｒ２（図５４参照）に接続される。
【０３９８】
この方式により、第１〜第３ＬＥＤスタックは、互いに接続され、それによって、図５４に示すように、アクティブマトリクス駆動のための回路を形成する。
たとえ図５５が例示的な実施例によるアクティブマトリクス駆動のための電気接続部を有するピクセルを示すが、本発明の概念がこれに限定されるものではなく、ディスプレイ装置用回路は、アクティブマトリクス駆動のための多様な回路に多様な方式で変形可能である。
【０３９９】
同時に、図４６の反射電極２２５０、第２−ｐ透明電極２３５０および第３−ｐ透明電極２４５０は、第１ＬＥＤスタック２２３０、第２ＬＥＤスタック２３３０および第３ＬＥＤスタック２４３０のそれぞれのｐ型半導体層とオーミック接触を形成するものと説明され、オーミック電極２２９０は、第１ＬＥＤスタック２２３０のｎ型半導体層とオーミック接触を形成するものと説明され、第２ＬＥＤスタック２３３０および第３ＬＥＤスタック２４３０のそれぞれのｎ型半導体層は、別途のオーミック接触層が提供されない。ピクセルが２００μｍ以下の小さい大きさを有するとき、ｎ型半導体層内に別途のオーミック接触層を形成しなくても、電流拡散における困難が少ないが、いくつかの実施例により、電流拡散を確保するために、透明電極層がＬＥＤスタックのそれぞれのｎ型半導体層上に配置される。
【０４００】
同時に、図４６が第１〜第３ＬＥＤスタック２２３０、２３３０および２４３０のボンディング層を経由した互いへの結合を示すが、本発明の概念がこれに限定されるものではなく、第１〜第３ＬＥＤスタック２２３０、２３３０および２４３０は、多様な順序で多様な構造を用いて互いに接続される。
【０４０１】
例示的な実施例によれば、ディスプレイ用の発光ダイオードスタック２０００を用いてウエハレベルで複数のピクセルを形成することが可能なため、発光ダイオードの個別的な実装に対する必要性が省かれる。また、例示的な実施例による発光ダイオードスタックは、第１〜第３ＬＥＤスタック２２３０、２３３０および２４３０が垂直方向に積層された構造を有し、そのため、サブピクセルのための面積が限られたピクセル区域内で確保できる。さらに、例示的な実施例による発光ダイオードスタックは、第１ＬＥＤスタック２２３０、第２ＬＥＤスタック２３３０および第３ＬＥＤスタック２４３０から発生する光がそれを介して外部に放射されることを許容し、それによって、光損失を減少させる。
【０４０２】
図５６は、例示的な実施例によるディスプレイ装置の概略平面図であり、図５７は、例示的な実施例によるディスプレイ用の発光ダイオードピクセルの概略断面図である。
【０４０３】
図５６および図５７を参照すれば、ディスプレイ装置は、回路基板３５１０と、複数のピクセル３０００とを含む。ピクセル３０００のそれぞれは、基板３２１０と、基板３２１０上に配置された第１〜第３サブピクセルＲ、ＧおよびＢとを含む。
【０４０４】
回路基板３５１０は、パッシブ回路またはアクティブ回路を含むことができる。パッシブ回路は、例えば、データラインおよびスキャンラインを含むことができる。アクティブ回路は、例えば、トランジスタおよびキャパシタを含むことができる。回路基板３５１０は、その表面上にまたはその内部に回路を有することができる。回路基板３５１０は、例えば、ガラス基板、サファイア基板、Ｓｉ基板またはＧｅ基板を含むことができる。
【０４０５】
基板３２１０は、第１〜第３サブピクセルＲ、ＧおよびＢを支持する。基板３２１０は、複数のピクセル３０００の上部で連続的であり、サブピクセルＲ、ＧおよびＢを回路基板３５１０に電気的に接続する。例えば、基板３２１０は、ＧａＡｓ基板であってもよい。
【０４０６】
第１サブピクセルＲは、第１ＬＥＤスタック３２３０を含み、第２サブピクセルＧは、第２ＬＥＤスタック３３３０を含み、第３サブピクセルＢは、第３ＬＥＤスタック３４３０を含む。第１サブピクセルＲは、第１ＬＥＤスタック３２３０が光を放射することを許容するように構成され、第２サブピクセルＧは、第２ＬＥＤスタック３３３０が光を放射することを許容するように構成され、第３サブピクセルＢは、第３ＬＥＤスタック３４３０が光を放射することを許容するように構成される。第１〜第３ＬＥＤスタック３２３０、３３３０および３４３０は、独立して駆動可能である。
【０４０７】
第１ＬＥＤスタック３２３０、第２ＬＥＤスタック３３３０および第３ＬＥＤスタック３４３０は、垂直方向に互いに重なるように積層される。ここで、図５７に示すように、第２ＬＥＤスタック３３３０は、第１ＬＥＤスタック３２３０の一部分内に配置される。例えば、第２ＬＥＤスタック３３３０は、第１ＬＥＤスタック３２３０上で一側に向かって配置される。第３ＬＥＤスタック３４３０は、第２ＬＥＤスタック３３３０の一部分内に配置される。例えば、第３ＬＥＤスタック３４３０は、第２ＬＥＤスタック３３３０上で一側に向かって配置される。たとえ図５７が第３ＬＥＤスタック３４３０が右側に向かって配置されたことを示しているが、本発明の概念がこれに限定されるものではない。代案的に、第３ＬＥＤスタック３４３０は、第２ＬＥＤスタック３３３０の左側に向かって配置されてもよい。
【０４０８】
第１ＬＥＤスタック３２３０から発生する光Ｒは、第２ＬＥＤスタック３３３０によって覆われない領域を介して放射され、第２ＬＥＤスタック３３３０から発生する光Ｇは、第３ＬＥＤスタック３４３０によって覆われない領域を介して放射される。より具体的には、第１ＬＥＤスタック３２３０から発生する光は、第２ＬＥＤスタック３３３０および第３ＬＥＤスタック３４３０を貫通せずに外部に放射され、第２ＬＥＤスタック３３３０から発生する光は、第３ＬＥＤスタック３４３０を貫通せずに外部に放射される。
【０４０９】
光Ｒが通過して放射される第１ＬＥＤスタック３２３０の領域、光Ｇが通過して放射される第２ＬＥＤスタック３３３０の領域、および第３ＬＥＤスタック３３４０の領域は、互いに異なる面積を有してもよいし、ＬＥＤスタック３２３０、３３３０および３４３０のそれぞれから放射される光の光度は、その面積を調節することにより調節可能である。
【０４１０】
しかし、本発明の概念がこれに限定されるものではない。代案的に、第１ＬＥＤスタック３２３０から発生する光は、第２ＬＥＤスタック３３３０を貫通した後にまたは第２ＬＥＤスタック３３３０および第３ＬＥＤスタック３４３０を貫通した後に外部に放射され、第２ＬＥＤスタック３３３０から発生する光は、第３ＬＥＤスタック３４３０を貫通した後に外部に放射される。
【０４１１】
第１ＬＥＤスタック３２３０、第２ＬＥＤスタック３３３０および第３ＬＥＤスタック３４３０のそれぞれは、第１導電型（例えば、ｎ型）半導体層と、第２導電型（例えば、ｐ型）半導体層と、その間に介在する活性層とを含むことができる。活性層は、多重量子井戸構造を有してもよい。第１〜第３ＬＥＤスタック３２３０、３３３０および３４３０は、互いに異なる波長を有する光を放射するために互いに異なる活性層を含むことができる。例えば、第１ＬＥＤスタック３２３０は、赤色光を放射するように構成される無機発光ダイオードであってもよく、第２ＬＥＤスタック３３３０は、緑色光を放射するように構成される無機発光ダイオードであってもよいし、第３ＬＥＤスタック３４３０は、青色光を放射するように構成される無機発光ダイオードであってもよい。このために、第１ＬＥＤスタック３２３０は、ＡｌＧａＩｎＰ系井戸層を含むことができ、第２ＬＥＤスタック３３３０は、ＡｌＧａＩｎＰまたはＡｌＧａＩｎＮ系井戸層を含むことができ、第３ＬＥＤスタック３４３０は、ＡｌＧａＩｎＮ系井戸層を含むことができる。しかし、本発明の概念がこれに限定されるものではない。第１ＬＥＤスタック３２３０、第２ＬＥＤスタック３３３０および第３ＬＥＤスタック３４３０から発生する光の波長は変化可能である。例えば、第１ＬＥＤスタック３２３０、第２ＬＥＤスタック３３３０および第３ＬＥＤスタック３４３０は、緑色光、赤色光および青色光をそれぞれ放射するか、または緑色光、青色光および赤色光をそれぞれ放射することができる。
【０４１２】
同時に、分布ブラッグ反射器が基板３２１０と第１ＬＥＤスタック３２３０との間に介在し、基板３２１０による吸収による第１ＬＥＤスタック３２３０から発生する光の損失を防止することができる。例えば、ＡｌＡｓおよびＡｌＧａＡｓ半導体層を互いに交互に積層するより形成される分布ブラッグ反射器がそれらの間に介在してもよい。
【０４１３】
図５８は、例示的な実施例によるディスプレイ装置の概略回路図である。
【０４１４】
図５８を参照すれば、例示的な実施例によるディスプレイ装置は、アクティブマトリクス方式で駆動可能である。このように、回路基板は、アクティブ回路を含むことができる。
【０４１５】
例えば、駆動回路は、２つ以上のトランジスタＴｒ１およびＴｒ２およびキャパシタを含むことができる。電源が選択ラインＶｒｏｗ１〜Ｖｒｏｗ３に接続され、電圧がデータラインＶｄａｔａ１〜Ｖｄａｔａ３に印加されるとき、電圧は対応する発光ダイオードに印加される。なお、対応するキャパシタは、データラインＶｄａｔａ１〜Ｖｄａｔａ３の値に応じて充電される。トランジスタＴｒ２のターンオン状態がキャパシタの充電された電圧によって保持できるので、キャパシタの電圧は、選択ラインＶｒｏｗ１に供給される電源が遮断されるときにも保持されて発光ダイオードＬＥＤ１〜ＬＥＤ３に印加される。また、発光ダイオードＬＥＤ１〜ＬＥＤ３内で流れる電流は、データラインＶｄａｔａ１〜Ｖｄａｔａ３の値に応じて変更可能である。電流は電流供給源Ｖｄｄを介して連続的に供給され、そのため、光が連続的に放射できる。
【０４１６】
トランジスタＴｒ１およびＴｒ２およびキャパシタは、支持基板３５１０の内部で形成される。ここで、発光ダイオードＬＥＤ１〜ＬＥＤ３は、１つのピクセル内に積層された第１〜第３ＬＥＤスタック３２３０、３３３０および３４３０にそれぞれ対応することができる。第１〜第３ＬＥＤスタック３２３０、３３３０および３４３０のアノードは、トランジスタＴｒ２に接続され、そのカソードは、接地に接続される。第１〜第３ＬＥＤスタック３２３０、３３３０および３４３０のカソードは、例えば、接地に共通に接続される。
【０４１７】
たとえ図５８が例示的な実施例によるアクティブマトリクス駆動のための回路を示すが、他の類型の回路がさらに使用されてもよい。また、発光ダイオードＬＥＤ１〜ＬＥＤ３のアノードが異なるトランジスタＴｒ２に接続されるものと説明され、そのカソードが接地に接続されるものと説明されるが、いくつかの例示的な実施例において、発光ダイオードのアノードは、共通に接続され、そのカソードは、互いに異なるトランジスタに接続されてもよい。
【０４１８】
たとえアクティブマトリクス駆動のためのアクティブ回路が説明されたが、本発明の概念がこれに限定されるものではなく、例示的な実施例によるピクセルは、パッシブマトリクス方式で駆動可能である。このように、回路基板３５１０は、その上に配列されたデータラインおよびスキャンラインを含むことができ、サブピクセルのそれぞれは、データラインおよびスキャンラインに接続される。例示的な実施例において、第１〜第３ＬＥＤスタック３２３０、３３３０および３４３０のアノードは、互いに異なるデータラインに接続され、そのカソードは、スキャンラインに共通に接続される。他の例示的な実施例において、第１〜第３ＬＥＤスタック３２３０、３３３０および３４３０のアノードは、互いに異なるスキャンラインに接続され、そのカソードは、共通にデータラインに接続される。
【０４１９】
同時に、ＬＥＤスタック３２３０、３３３０および３４３０のそれぞれは、パルス幅変調によってまたは電流の大きさを変更することにより駆動可能であり、それによって、各サブピクセルの明るさを制御することができる。また、明るさは、第１〜第３ＬＥＤスタック３２３０、３３３０および３４３０の面積と、光Ｒ、ＧおよびＢが通過して放射されるＬＥＤスタック３２３０、３３３０および３４３０の領域の面積とを調節することにより調節可能である。例えば、低い可視性（ｖｉｓｉｂｉｌｉｔｙ）を有する光を放射するＬＥＤスタック、例えば、第１ＬＥＤスタック３２３０は、第２ＬＥＤスタック３３３０または第３ＬＥＤスタック３４３０より大きい面積を有し、そのため、同一の電流密度下でより高い光度を有する光を放射することができる。同時に、第２ＬＥＤスタック３３３０の面積が第３ＬＥＤスタック３４３０の面積より大きいので、第２ＬＥＤスタック３３３０は、同一の電流密度下で第３ＬＥＤスタック３４３０よりも高い光度を有する光を放射することができる。この方式により、光出力は、第１ＬＥＤスタック３２３０、第２ＬＥＤスタック３３３０および第３ＬＥＤスタック３４３０の面積を調節することにより、第１〜第３ＬＥＤスタック３２３０、３３３０および３４３０から放射された光の可視性に基づいて調節可能である。
【０４２０】
図５９Ａおよび図５９Ｂは、例示的な実施例によるディスプレイ装置の１つのピクセルの平面図および底面図であり、図６０Ａ、図６０Ｂ、図６０Ｃおよび図６０Ｄは、それぞれ図５９ＡのＡ−Ａ、Ｂ−Ｂ、Ｃ−ＣおよびＤ−Ｄ線に沿った概略断面図である。
【０４２１】
ディスプレイ装置において、ピクセルは、回路基板３５１０上に配列され（図５６参照）、ピクセルのそれぞれは、基板３２１０と、サブピクセルＲ、ＧおよびＢとを含む。基板３２１０は、複数のピクセルの上部で連続的であり得る。以下、例示的な実施例によるピクセルの構成が説明される。
【０４２２】
図５９Ａ、図５９Ｂ、図６０Ａ、図６０Ｂ、図６０Ｃおよび図６０Ｄを参照すれば、ピクセルは、基板３２１０と、分布ブラッグ反射器３２２０と、絶縁層３２５０と、スルーホールビア３２７０ａ、３２７０ｂおよび３２７０ｃと、第１ＬＥＤスタック３２３０と、第２ＬＥＤスタック３３３０と、第３ＬＥＤスタック３４３０と、第１−１オーミック電極３２９０ａと、第１−２オーミック電極３２９０ｂと、第２−１オーミック電極３３９０と、第２−２オーミック電極３３５０と、第３−１オーミック電極３４９０と、第３−２オーミック電極３４５０と、第１ボンディング層３５３０と、第２ボンディング層３５５０と、上部絶縁層３６１０と、コネクタ３７１０、３７２０および３７３０と、下部絶縁層３７５０と、電極パッド３７７０ａ、３７７０ｂ、３７７０ｃおよび３７７０ｄとを含む。
【０４２３】
サブピクセルＲ、ＧおよびＢのそれぞれは、ＬＥＤスタック３２３０、３３３０および３４３０と、オーミック電極とを含む。同時に、第１〜第３サブピクセルＲ、ＧおよびＢのアノードは、電極パッド３７７０ａ、３７７０ｂおよび３７７０ｃにそれぞれ電気的に接続され、そのカソードは、電極パッド３７７０ｄに電気的に接続され、それによって、第１〜第３サブピクセルＲ、ＧおよびＢが独立して駆動されることを許容する。
【０４２４】
基板３２１０は、ＬＥＤスタック３２３０、３３３０および３４３０を支持する。基板３２１０は、ＡｌＧａＩｎＰ系半導体層がその上に成長できる成長基板（ｇｒｏｗｔｈ  ｓｕｂｓｔｒａｔｅ）、例えば、ＧａＡｓ基板であってもよい。特に、基板３２１０は、ｎ型導電性を示す半導体基板であってもよい。
【０４２５】
第１ＬＥＤスタック３２３０は、第１導電型半導体層３２３０ａおよび第２導電型半導体層３２３０ｂを含み、第２ＬＥＤスタック３３３０は、第１導電型半導体層３３３０ａおよび第２導電型半導体層３３３０ｂを含み、第３ＬＥＤスタック３４３０は、第１導電型半導体層３４３０ａおよび第２導電型半導体層３４３０ｂを含む。活性層が第１導電型半導体層３２３０ａ、３３３０ａまたは３４３０ａと第２導電型半導体層３２３０ｂ、３３３０ｂまたは３４３０ｂとの間に介在してもよい。
【０４２６】
例示的な実施例によれば、第１導電型半導体層３２３０ａ、３３３０ａおよび３４３０ａのそれぞれは、ｎ型半導体層であってもよく、第２導電型半導体層３２３０ｂ、３３３０ｂおよび３４３０ｂのそれぞれは、ｐ型半導体層であってもよい。粗面化された表面が表面テクスチャリング（ｓｕｒｆａｃｅ  ｔｅｘｔｕｒｉｎｇ）によって第１導電型半導体層３２３０ａ、３３３０ａおよび３４３０ａのそれぞれの上部表面上に形成される。しかし、本発明の概念がこれに限定されるものではなく、第１および第２導電型は、逆に変更可能である。
【０４２７】
第１ＬＥＤスタック３２３０は、支持基板３５１０近傍に配置され、第２ＬＥＤスタック３３３０は、第１ＬＥＤスタック３２３０上に配置され、第３ＬＥＤスタック３４３０は、第２ＬＥＤスタック３３３０上に配置される。第２ＬＥＤスタック３３３０が第１ＬＥＤスタック３２３０上の一部領域に配置され、第１ＬＥＤスタック３２３０が第２ＬＥＤスタック３３３０と部分的に重なる。第３ＬＥＤスタック３４３０が第２ＬＥＤスタック３３３０上の一部領域に配置され、第２ＬＥＤスタック３３３０が第３ＬＥＤスタック３４３０と部分的に重なる。したがって、第１ＬＥＤスタック３２３０から発生する光は、第２および第３ＬＥＤスタック３３３０および３４３０を貫通せずに外部に放射される。また、第２ＬＥＤスタック３３３０から発生する光は、第３ＬＥＤスタック３４３０を貫通せずに外部に放射される。
【０４２８】
第１ＬＥＤスタック３２３０、第２ＬＥＤスタック３３３０および第３ＬＥＤスタック３４３０の材料は、図５７を参照して説明したものと実質的に同一であるので、その詳細な説明は重複を避けるために省略される。
【０４２９】
分布ブラッグ反射器３２２０が基板３２１０と第１ＬＥＤスタック３２３０との間に介在する。分布ブラッグ反射器３２２０は、基板３２１０上に成長した半導体層を含むことができる。例えば、分布ブラッグ反射器３２２０は、ＡｌＡｓ層およびＡｌＧａＡｓ層を交互に積層することにより形成可能である。分布ブラッグ反射器３２２０は、基板３２１０を第１ＬＥＤスタック３２３０の第１導電型半導体層３２３０ａに電気的に接続する半導体層を含むことができる。
【０４３０】
スルーホールビア３２７０ａ、３２７０ｂおよび３２７０ｃが基板３２１０を介して形成される。スルーホールビア３２７０ａ、３２７０ｂおよび３２７０ｃは、第１ＬＥＤスタック３２３０を貫通するように形成される。スルーホールビア３２７０ａ、３２７０ｂおよび３２７０ｃは、導電性ペーストでまたはメッキによって形成される。
【０４３１】
絶縁層３２５０は、スルーホールビア３２７０ａ、３２７０ｂおよび３２７０ｃと基板３２１０および第１ＬＥＤスタック３２３０を介して形成されたスルーホールの内壁との間に配置され、第１ＬＥＤスタック３２３０と基板３２１０との間の短絡（ｓｈｏｒｔ  ｃｉｒｃｕｉｔ）を防止する。
【０４３２】
第１−１オーミック電極３３９０ａは、第１ＬＥＤスタック３２３０の第１導電型半導体層３２３０ａとオーミック接触を形成する。第１−１オーミック電極３２９０ａは、例えば、Ａｕ−ＴｅまたはＡｕ−Ｇｅ合金で形成される。
【０４３３】
第１−１オーミック電極３２９０ａを形成するために、第２導電型半導体層３２３０ｂおよび活性層が第１導電型半導体層３２３０ａを露出させるように部分的に除去されてもよい。第１−１オーミック電極３２９０ａは、第２ＬＥＤスタック３３３０が配置された領域から離隔して配置される。また、第１−１オーミック電極３２９０は、パッド領域および延長部を含むことができ、コネクタ３７１０は、図５９Ａに示すように、第１−１オーミック電極３２９０のパッド領域に接続される。
【０４３４】
第１−２オーミック電極３３９０ｂは、第１ＬＥＤスタック３２３０の第２導電型半導体層３２３０ｂとオーミック接触を形成する。図５９Ａに示すように、第１−２オーミック電極３２９０ｂは、電流拡散を助けるために第１−１オーミック電極３２９０ａを部分的に取り囲むように形成される。第１−２オーミック電極３２９０ｂは、延長部を含まなくてもよい。第１−２オーミック電極３２９０ｂは、例えば、Ａｕ−ＺｎまたはＡｕ−Ｂｅ合金で形成される。また、第１−２オーミック電極３２９０ｂは、単一層または多重層構造を有してもよい。
【０４３５】
第１−２オーミック電極３２９０ｂは、スルーホールビア３２７０ａが第２導電型半導体層３２３０ｂに電気的に接続できるようにスルーホールビア３２７０ａに接続される。
【０４３６】
第２−１オーミック電極３３９０は、第２ＬＥＤスタック３３３０の第１導電型半導体層３３３０ａとオーミック接触を形成する。第２−１オーミック電極３３９０はさらに、パッド領域および延長部を含むことができる。図５９Ａに示すように、コネクタ３７１０は、第２−１オーミック電極３３９０を第１−１オーミック電極３２９０ａに電気的に接続することができる。第２−１オーミック電極３３９０は、第３ＬＥＤスタック３４３０が配置される領域から離隔して配置される。
【０４３７】
第２−２オーミック電極３３５０は、第２ＬＥＤスタック３３３０の第２導電型半導体層３３３０ｂとオーミック接触を形成する。第２−２オーミック電極３３５０は、反射層３３５０ａと、バリア層３３５０ｂとを含むことができる。反射層３３５０ａは、第２ＬＥＤスタック３３３０から発生する光を反射させて、第２ＬＥＤスタック３３３０の発光効率を向上させる。バリア層３３５０ｂは、反射層３３５０ａを提供する連結パッドとして作用することができ、コネクタ３７２０に連結される。第２−２オーミック電極３３５０が本例示的な実施例で金属層を含むものと説明されるが、本発明の概念がこれに限定されるものではない。例えば、第２−２オーミック電極３３５０は、導電性酸化物半導体層のような透明導電性酸化物で形成されてもよい。
【０４３８】
第３−１オーミック電極３４９０は、第３ＬＥＤスタック３４３０の第１導電型半導体層３４３０ａとオーミック接触を形成する。第３−１オーミック電極３４９０はさらに、パッド領域および延長部を含むことができ、コネクタ３７１０は、図５９Ａに示すように、第３−１オーミック電極３４９０を第１−１オーミック電極３２９０ａに接続する。
【０４３９】
第３−２オーミック電極３４５０は、第３ＬＥＤスタック３４３０の第２導電型半導体層３４３０ｂとオーミック接触を形成することができる。第３−２オーミック電極３４５０は、反射層３４５０ａと、バリア層３４５０ｂとを含むことができる。反射層３４５０ａは、第３ＬＥＤスタック３４３０から発生する光を反射させて、第３ＬＥＤスタック３４３０の発光効率を向上させる。バリア層３４５０ｂは、反射層３４５０ａを提供する連結パッドとして作用することができ、コネクタ３７３０に連結される。第３−２オーミック電極３４５０が金属層を含むものと説明されるが、本発明の概念がこれに限定されるものではない。代案的に、第３−２オーミック電極３４５０は、導電性酸化物半導体層のような透明導電性酸化物で形成されてもよい。
【０４４０】
第１−２オーミック電極３２９０ｂ、第２−２オーミック電極３３５０および第３−２オーミック電極３４５０は、対応するＬＥＤスタックのｐ型半導体層とオーミック接触を形成して電流拡散を助けることができ、第１−１オーミック電極３２９０ａ、第２−１オーミック電極３３９０および第３−１オーミック電極３４９０は、対応するＬＥＤスタックのｎ型半導体層とオーミック接触を形成して電流拡散を助けることができる。
【０４４１】
第１ボンディング層３５３０は、第２ＬＥＤスタック３３３０を第１ＬＥＤスタック３２３０に結合する。図示のように、第２−２オーミック電極３３５０は、第１ボンディング層３５３０に隣接していてもよい。第１ボンディング層３５３０は、光透過性層または不透明層であってもよい。第１ボンディング層３５３０は、有機材料または無機材料で形成されてもよい。有機材料の例は、ＳＵ８、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ポリイミド、パリレン、ベンゾシクロブテン（ＢＣＢ）などを含むことができ、無機材料の例は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘなどを含むことができる。有機材料層は、高真空下でボンディングされてもよいし、無機材料層は、例えば、化学機械的研磨により第１ボンディング層の表面を平坦化し、次いで、プラズマ処理により表面エネルギーを調整した後、高真空下でボンディングされてもよい。第１ボンディング層３５３０は、スピンオンガラスで形成されるか、またはＡｕＳｎなどで形成された金属ボンディング層であってもよい。金属ボンディング層のために、絶縁層が第１ＬＥＤスタック３２３０上に配置され、第１ＬＥＤスタック３２３０と金属ボンディング層との間に電気的な絶縁を確保することができる。また、反射層が第１ボンディング層３５３０と第１ＬＥＤスタック３２３０との間に追加的に配置され、第１ＬＥＤスタック３２３０から発生する光が第２ＬＥＤスタック３３３０に進入するのを防止することができる。
【０４４２】
第２ボンディング層３５５０は、第２ＬＥＤスタック３３３０を第３ＬＥＤスタック３４３０に結合する。第２ボンディング層３５５０は、第２ＬＥＤスタック３３３０と第３−２オーミック電極３４５０との間に介在し、第２ＬＥＤスタック３３３０を第３−２オーミック電極３４５０にボンディングすることができる。第２ボンディング層３５５０は、第１ボンディング層３５３０と実質的に同一のボンディング材料で形成される。また、絶縁層および／または反射層が第２ＬＥＤスタック３３３０と第２ボンディング層３５５０との間に追加的に配置されてもよい。
【０４４３】
第１ボンディング層３５３０および第２ボンディング層３５５０が光透過性材料で形成され、第２−２オーミック電極３３５０および第３−２オーミック電極３４５０が透明酸化物材料で形成されるとき、第１ＬＥＤスタック３２３０から発生する光の一部は、第１ボンディング層３５３０および第２−２オーミック電極３３５０を貫通した後に第２ＬＥＤスタック３３３０を介して放射され、第２ボンディング層３５５０および第３−２オーミック電極３４５０を貫通した後に第３ＬＥＤスタック３４３０を介してさらに放射されてもよい。同時に、第２ＬＥＤスタック３３３０から発生する光の一部は、第２ボンディング層３５５０および第３−２オーミック電極３４５０を貫通した後に第３ＬＥＤスタック３４３０を介して放射されてもよい。
【０４４４】
この場合、第１ＬＥＤスタック３２３０から発生する光は、第２ＬＥＤスタック３３３０を貫通する間、第２ＬＥＤスタック３３３０に吸収されることが防止されなければならない。このように、第１ＬＥＤスタック３２３０から発生する光は、第２ＬＥＤスタック３３３０より小さいバンドギャップを有してもよく、そのため、第２ＬＥＤスタック３３３０から発生する光より長い波長を有してもよい。
【０４４５】
同時に、第２ＬＥＤスタック３３３０から発生する光が第３ＬＥＤスタック３４３０を貫通する間、第３ＬＥＤスタック３４３０によって吸収されるのを防止するために、第２ＬＥＤスタック３３３０から発生する光は、第３ＬＥＤスタック３４３０から発生する光より長い波長を有してもよい。
【０４４６】
第１ボンディング層３５３０と第２ボンディング層３５５０が不透明材料で形成されるとき、反射層は、第１ＬＥＤスタック３２３０と第１ボンディング層３５３０との間および第２ＬＥＤスタック３３３０と第２ボンディング層３５５０との間にそれぞれ介在し、第１ＬＥＤスタック３２３０から発生して第１ボンディング層３５３０に進入する光、および第２ＬＥＤスタック３３３０から発生して第２ボンディング層３５５０に進入する光を反射させる。反射した光は、第１ＬＥＤスタック３２３０および第２ＬＥＤスタック３３３０を介して放射される。
【０４４７】
上部絶縁層３６１０は、第１〜第３ＬＥＤスタック３２３０、３３３０および３４３０を覆うことができる。特に、上部絶縁層３６１０は、第２ＬＥＤスタック３３３０および第３ＬＥＤスタック３４３０の側面を覆うことができ、また、第１ＬＥＤスタック３２３０の側面を覆うことができる。
【０４４８】
上部絶縁層３６１０は、第１〜第３スルーホールビア３２７０ａ、３２７０ｂおよび３２７０ｃを露出させる開口部と、第２ＬＥＤスタック３３３０の第１導電型半導体層３３３０ａ、第３ＬＥＤスタック３４３０の第１導電型半導体層３４３０ａ、第２−２オーミック電極３３５０および第３−２オーミック電極３４５０を露出させる開口部とを有する。
【０４４９】
上部絶縁層３６１０は、任意の絶縁物質、例えば、シリコン酸化物またはシリコン窒化物で形成されてもよいが、これに限定されるものではない。
【０４５０】
コネクタ３７１０は、第１−１オーミック電極３２９０ａ、第２−１オーミック電極３３９０および第３−１オーミック電極３４９０を互いに電気的に接続する。コネクタ３７１０は、上部絶縁層３６１０上に形成され、第３ＬＥＤスタック３４３０の第２導電型半導体層３４３０ｂ、第２ＬＥＤスタック３３３０の第２導電型半導体層３３３０ｂおよび第１ＬＥＤスタック３２３０の第２導電型半導体層３２３０ｂから絶縁される。
【０４５１】
コネクタ３７１０は、第２−１オーミック電極３３９０および第３−１オーミック電極３４９０と実質的に同一の材料で形成され、そのため、第２−１オーミック電極３３９０および第３−１オーミック電極３３９０とともに形成される。代案的に、コネクタ３７１０は、第２−１オーミック電極３３９０または第３−１オーミック電極３４９０とは異なる導電性材料で形成され、そのため、第２−１オーミック電極３３９０および／または第３−１オーミック電極３４９０とは異なる工程で個別に形成されてもよい。
【０４５２】
コネクタ３７２０は、第２−１オーミック電極３３５０、例えば、バリア層３３５０ｂを第２スルーホールビア３２７０ｂに電気的に接続することができる。コネクタ３７３０は、第３−１オーミック電極、例えば、バリア層３４５０ｂを第３スルーホールビア３２７０ｃに電気的に接続する。コネクタ３７２０は、上部絶縁層３６１０によって第１ＬＥＤスタック３２３０から電気的に絶縁される。コネクタ３７３０は、上部絶縁層３６１０によって第２ＬＥＤスタック３３３０および第１ＬＥＤスタック３２３０から電気的に絶縁される。
【０４５３】
コネクタ３７２０および３７３０は、同一の工程により併せて形成される。コネクタ３７２０および３７３０はさらに、コネクタ３７１０とともに形成される。また、コネクタ３７２０および３７３０は、第２−１オーミック電極３３９０および第３−１オーミック電極３４９０と実質的に同一の材料で形成され、ともに形成されてもよい。代案的に、コネクタ３７２０および３７３０は、第２−１オーミック電極３３９０または第３−１オーミック電極３４９０とは異なる導電性材料で形成され、そのため、第２−１オーミック電極３３９０および／または第３−１オーミック電極３４９０とは異なる工程により個別に形成されてもよい。
【０４５４】
下部絶縁層３７５０は、基板３２１０の下部表面を覆う。下部絶縁層３７５０は、基板３２１０の下部側で第１〜第３スルーホールビア３２７０ａ、３２７０ｂおよび３２７０ｃを露出させる開口部を含むことができ、また、基板３２１０の下部表面を露出させる開口部を含むことができる。
【０４５５】
電極パッド３７７０ａ、３７７０ｂ、３７７０ｃおよび３７７０ｄは、基板３２１０の下部表面上に配置される。電極パッド３７７０ａ、３７７０ｂおよび３７７０ｃは、絶縁層３７５０の開口部を介してスルーホールビア３２７０ａ、３２７０ｂおよび３２７０ｃに接続され、電極パッド３７７０ｄは、基板３２１０に接続される。
【０４５６】
電極パッド３７７０ａ、３７７０ｂおよび３７７０ｃは、各ピクセルの第１〜第３ＬＥＤスタック３２３０、３３３０および３４３０にそれぞれ電気的に接続されるように、各ピクセルに提供される。電極パッド３７７０ｄがさらに各ピクセルに提供されてもよいが、基板３２１０は、複数のピクセルの上部に連続的に配置され、これは各ピクセルに電極パッド３７７０ｄを提供する必要性を省くことができる。
【０４５７】
電極パッド３７７０ａ、３７７０ｂ、３７７０ｃおよび３７７０ｄは、回路基板３５１０にボンディングされ、それによって、ディスプレイ装置を提供する。
【０４５８】
次に、例示的な実施例によるディスプレイ装置を製造する方法が説明される。
【０４５９】
図６１Ａ〜図６８Ｂは、例示的な実施例によるディスプレイ装置を製造する方法を示す概略的な平面図および断面図である。それぞれの断面図は、対応するそれぞれの平面図に示された線に沿ったものである。
【０４６０】
図６１Ａおよび図６１Ｂを参照すれば、第１ＬＥＤスタック３２３０が基板３２１０上に成長する。基板３２１０は、例えば、ＧａＡｓ基板であってもよい。第１ＬＥＤスタック３２３０は、ＡｌＧａＩｎＰ系半導体層で形成され、第１導電型半導体層３２３０ａと、活性層と、第２導電型半導体層３２３０ｂとを含む。分布ブラッグ反射器３２２０は、第１ＬＥＤスタック３２３０の成長前に形成されてもよい。分布ブラッグ反射器３２２０は、例えば、ＡｌＡｓ／ＡｌＧａＡｓ層を繰り返し積層することにより形成されるスタック構造を有してもよい。
【０４６１】
その後、溝がフォトリソグラフィーおよびエッチングにより第１ＬＥＤスタック３２３０および基板３２１０上に形成される。溝は、図６１Ｂに示すように、基板３２１０を貫通するように形成されるか、または基板３２１０内で所定の深さに形成されてもよい。
【０４６２】
しかる後、絶縁層３２５０が溝の側壁を覆うように形成され、スルーホールビア３２７０ａ、３２７０ｂおよび３２７０ｃが溝を満たすように形成される。スルーホールビア３２７０ａ、３２７０ｂおよび３２７０ｃは、例えば、溝の側壁を覆う絶縁層を形成し、メッキにより溝を導電性材料層または導電性ペーストで満たし、化学機械的研磨により第１ＬＥＤスタック３２３０の上部表面から絶縁層および導電性材料層を除去することにより形成できる。
【０４６３】
図６２Ａおよび図６２Ｂを参照すれば、第２ＬＥＤスタック３３３０および第２−２オーミック電極３３５０が第１ボンディング層３５３０を経由して第１ＬＥＤスタック３２３０に結合される。
【０４６４】
第２ＬＥＤスタック３３３０が第２基板上に成長し、第２−２オーミック電極３３５０が第２ＬＥＤスタック３３３０上に形成される。第２ＬＥＤスタック３３３０は、ＡｌＧａＩｎＰ系またはＡｌＧａＩｎＮ系半導体層で形成され、第１導電型半導体層３３３０ａと、活性層と、第２導電型半導体層３３３０ｂとを含むことができる。第２基板は、ＡｌＧａＩｎＰ系半導体層がその上に成長できる基板、例えば、ＧａＡｓ基板またはＡｌＧａＩｎＮ系半導体層がその上に成長できる基板、例えば、サファイア基板であってもよい。第２ＬＥＤスタック３３３０のためのＡｌ、ＧａおよびＩｎの組成比は、第２ＬＥＤスタック３３３０が緑色光を放射できるように決定されてもよい。第２−２オーミック電極３３５０は、第２導電型半導体層３３３０ｂ、例えば、ｐ型半導体層とオーミック接触を形成する。第２−２オーミック電極３３５０は、第２ＬＥＤスタック３３３０から発生する光を反射させる反射層３３５０ａと、バリア層３３５０ｂとを含むことができる。
【０４６５】
第２−２オーミック電極３３５０は、第１ＬＥＤスタック３２３０に向かうように配置され、第１ボンディング層３５３０によって第１ＬＥＤスタック３２３０に結合される。その後、第２基板は、化学的エッチングまたはレーザリフトオフにより、第１導電型半導体層３３３０ａを露出させるように第２ＬＥＤスタック３３３０から除去される。粗面化された表面が露出した第１導電型半導体層３３３０ａ上に表面テクスチャリングによって形成される。
【０４６６】
例示的な実施例により、絶縁層および反射層は、第１ボンディング層３５３０の形成前に、第１ＬＥＤスタック３２３０上に追加的に形成されてもよい。
【０４６７】
図６３Ａおよび図６３Ｂを参照すれば、第３ＬＥＤスタック３４３０および第３−２オーミック電極３４５０は、第２ボンディング層３５５０を経由して第２ＬＥＤスタック３３３０に結合される。
【０４６８】
第３ＬＥＤスタック３４３０は、第３基板上に成長し、第３−２オーミック電極３４５０は、第３ＬＥＤスタック３４３０上で形成される。第３ＬＥＤスタック３４３０は、ＡｌＧａＩｎＮ系半導体層で形成され、第１導電型半導体層３４３０ａと、活性層と、第２導電型半導体層３４３０ｂとを含むことができる。第３基板は、ＧａＮ系半導体層がその上に成長できる基板であり、第１基板３２１０とは異なる。第３ＬＥＤスタック３４３０のためのＡｌＧａＩｎＮの組成比は、第３ＬＥＤスタック３４３０が青色光を放射できるように決定されてもよい。第３−２オーミック電極３４５０は、第２導電型半導体層３４３０ｂ、例えば、ｐ型半導体層とオーミック接触を形成する。第３−２オーミック電極３４５０は、第３ＬＥＤスタック３４３０から発生する光を反射させる反射層３４５０ａと、バリア層３４５０ｂとを含むことができる。
【０４６９】
第３−２オーミック電極３４５０は、第２ＬＥＤスタック３３３０に向かうように配置され、第２ボンディング層３５５０によって第２ＬＥＤスタック３３３０に結合される。その後、第３基板は、化学的エッチングまたはレーザリフトオフにより、第１導電型半導体層３４３０ａを露出させるように第３ＬＥＤスタック３４３０から除去される。粗面化された表面が露出した第１導電型半導体層３４３０ａ上に表面テクスチャリングによって形成される。
【０４７０】
例示的な実施例により、絶縁層および反射層が、第２ボンディング層３５５０の形成前に、第２ＬＥＤスタック３３３０上に追加的に形成されてもよい。
【０４７１】
図６４Ａおよび図６４Ｂを参照すれば、それぞれのピクセル領域において、第３ＬＥＤスタック３４３０は、第３サブピクセルＢ以外の第３ＬＥＤスタック３４３０を除去するようにパターニングされる。第３サブピクセルＢの領域において、湾入部（ｉｎｄｅｎｔａｔｉｏｎ）を介してバリア層３４５０ｂを露出させるように、第３ＬＥＤスタック３４３０上に湾入部が形成される。
【０４７２】
その後、第３サブピクセルＢ以外の領域において、第３−２オーミック電極３４５０および第２ボンディング層３５５０が除去されて、第２ＬＥＤスタック３３３０を露出させる。このように、第３−２オーミック電極３４５０は、第３サブピクセルＢの領域近傍に制限的に配置される。
【０４７３】
各ピクセル領域において、第２ＬＥＤスタック３３３０がパターニングされて、第２サブピクセルＧ以外の領域で第２ＬＥＤスタック３３３０を除去する。第２サブピクセルＧの領域において、第２ＬＥＤスタック３３３０は、第３ＬＥＤスタック３４３０と部分的に重なる。
【０４７４】
第２ＬＥＤスタック３３３０をパターニングすることにより、第２−２オーミック電極３３５０が露出する。第２ＬＥＤスタック３３３０は、湾入部を含むことができ、第２−２オーミック電極３３５０、例えば、バリア層３３５０ｂが湾入部を介して露出してもよい。
【０４７５】
その後、第２−２オーミック電極３３５０および第１ボンディング層３５３０が除去されて、第１ＬＥＤスタック３２３０を露出させる。このように、第２−２オーミック電極３３５０は、第２サブピクセルＧの領域近傍に配置される。他方、第１〜第３スルーホールビア３２７０ａ、３２７０ｂおよび３２７０ｃはさらに、第１ＬＥＤスタック３２３０とともに露出する。
【０４７６】
各ピクセル領域において、第１ＬＥＤスタック３２３０の第２導電型半導体層３２３０ｂをパターニングすることにより、第１導電型半導体層３２３０ａが露出する。図６４Ａに示すように、第１導電型半導体層３２３０ａは、延伸された形状に露出してもよいし、これに限定されるものではない。
【０４７７】
また、ピクセル領域は、第１ＬＥＤスタック３２３０をパターニングすることにより互いに分割される。このように、第１サブピクセルＲの領域が形成される。ここで、分布ブラッグ反射器３２２０がさらに分割されてもよい。代案的に、分布ブラッグ反射器３２２０は、分割されずに複数のピクセルの上部に連続的に配置されてもよい。また、第１導電型半導体層３２３０ａも、複数のピクセルの上部に連続的に配置されてもよい。
【０４７８】
図６５Ａおよび図６５Ｂを参照すれば、第１−１オーミック電極３２９０ａおよび第２−２オーミック電極３２９０ｂが第１ＬＥＤスタック３２３０上に形成される。第１−１オーミック電極３２９０ａは、例えば、露出した第１導電型半導体層３２３０ａ上でＡｕ−ＴｅまたはＡｕ−Ｇｅ合金で形成される。第１−２オーミック電極３２９０ｂは、例えば、第２導電型半導体層３２３０ｂ上でＡｕ−ＢｅまたはＡｕ−Ｚｎ合金で形成される。第１−２オーミック電極３２９０ｂは、第１−１オーミック電極３２９０ａの前に形成されるか、またはその逆であってもよい。第１−２オーミック電極３２９０ｂは、第１スルーホールビア３２７０ａに接続される。他方、第１−１オーミック電極３２９０ａは、パッド領域と、パッド領域から第１スルーホールビア３２７０ａに向かって延びる延長部とを含むことができる。
【０４７９】
電流拡散のために、第１−２オーミック電極３２９０ｂが第１−１オーミック電極３２９０ａを少なくとも部分的に取り囲むように配置される。たとえ第１−１オーミック電極３２９０ａおよび第１−２オーミック電極３２９０ｂのそれぞれが図６５Ａで延伸された形状を有するものとして示されるが、本発明の概念がこれに限定されるものではない。代案的に、第１−１オーミック電極３２９０ａおよび第１−２オーミック電極３２９０ｂのそれぞれは、例えば、円形状を有してもよい。
【０４８０】
図６６Ａおよび図６６Ｂを参照すれば、上部絶縁層３６１０が第１〜第３ＬＥＤスタック３２３０、３３３０および３４３０を覆うように形成される。上部絶縁層３６１０は、第１−１オーミック電極３３９０ａおよび第１−２オーミック電極３２９０ｂを覆うことができる。上部絶縁層３６１０は、第１〜第３ＬＥＤスタック３２３０、３３３０および３４３０の側面および分布ブラッグ反射器３２２０の側面をさらに覆うことができる。
【０４８１】
上部絶縁層３６１０は、第１−１オーミック電極３２９０ａを露出させる開口部３６１０ａと、バリア層３３５０ｂおよび３４５０ｂを露出させる開口部３６１０ｂおよび３６１０ｃと、第２および第３スルーホールビア３２７０ｂおよび３２７０ｃを露出させる開口部３６１０ｄおよび３６１０ｅと、第２ＬＥＤスタック３３３０および第３ＬＥＤスタック３４３０の第１導電型半導体層３３３０ａおよび３４３０ａを露出させる開口部３６１０ｆおよび３６１０ｇとを有することができる。
【０４８２】
図６７Ａおよび図６７Ｂを参照すれば、第２−１オーミック電極３３９０、第３−１オーミック電極３４９０およびコネクタ３７１０、３７２０および３７３０が形成される。第２−１オーミック電極３３９０は、第１導電型半導体層３３３０ａとオーミック接触を形成するように開口部３６１０ｆ内に形成され、第３−１オーミック電極３４９０は、第１導電型半導体層３４３０ａとオーミック接触を形成するように開口部３６１０ｇ内に形成される。
【０４８３】
コネクタ３７１０は、第２−１オーミック電極３３９０および第３−１オーミック電極３４９０を第１−１オーミック電極３２９０ａに電気的に接続する。コネクタ３７１０は、例えば、開口部３６１０ａ内で露出する第１−１オーミック電極３２９０ａに接続される。コネクタ３７１０は、第２導電型半導体層３２３０ｂ、３３３０ｂおよび３４３０ｂから絶縁されるように上部絶縁層３６１０上に形成される。
【０４８４】
コネクタ３７２０は、第２−２オーミック電極３３５０を第２スルーホールビア３２７０ｂに電気的に接続し、コネクタ３７３０は、第３−２オーミック電極３４５０を第３スルーホールビア３２７０ｃに電気的に接続する。コネクタ３７２０および３７３０は、上部絶縁層３６１０上に配置され、第１〜第３ＬＥＤスタック３２３０、３３３０および３４３０に対する短絡を防止する。
【０４８５】
第２−１オーミック電極３３９０、第３−１オーミック電極３４９０およびコネクタ３７１０、３７２０および３７３０は、同一の工程により実質的に同一の材料で形成される。しかし、本発明の概念がこれに限定されるものではない。代案的に、第２−１オーミック電極３３９０、第３−１オーミック電極３４９０およびコネクタ３７１０、３７２０および３７３０は、互いに異なる工程により互いに異なる材料で形成されてもよい。
【０４８６】
その後、図６８Ａおよび図６８Ｂを参照すれば、下部絶縁層３７５０が基板３２１０の下部表面上に形成される。下部絶縁層３７５０は、第１〜第３スルーホールビア３２７０ａ、３２７０ｂおよび３２７０ｃを露出させる開口部を有し、また、基板３２１０の下部表面を露出させる開口部を有することができる。
【０４８７】
電極パッド３７７０ａ、３７７０ｂ、３７７０ｃおよび３７７０ｄは、下部絶縁層３７５０上に形成される。電極パッド３７７０ａ、３７７０ｂおよび３７７０ｃは、第１〜第３スルーホールビア３２７０ａ、３２７０ｂおよび３２７０ｃにそれぞれ接続され、電極パッド３７７０ｄは、基板３２１０に接続される。
【０４８８】
したがって、電極パッド３７７０ａは、第１スルーホールビア３２７０ａを介して第１ＬＥＤスタック３２３０の第２導電型半導体層３２３０ｂに電気的に接続され、電極パッド３７７０ｂは、第２スルーホールビア３２７０ｂを介して第２ＬＥＤスタック３３３０の第２導電型半導体層３３３０ｂに電気的に接続され、電極パッド３７７０ｃは、第３スルーホールビア３２７０ｃを介して第３ＬＥＤスタック３４３０の第２導電型半導体層３４３０ｂに電気的に接続される。第１〜第３ＬＥＤスタック３２３０、３３３０および３４３０の第１導電型半導体層３２３０ａ、３３３０ａおよび３４３０ａは、共通に電極パッド３７７０ｄに電気的に接続される。
【０４８９】
この方式により、例示的な実施例によるディスプレイ装置は、基板３２１０の電極パッド３７７０ａ、３７７０ｂ、３７７０ｃおよび３７７０ｄを、図５６に示す回路基板３５１０にボンディングすることにより形成できる。前述のように、回路基板３５１０は、アクティブ回路またはパッシブ回路を含むことができ、これによって、ディスプレイ装置は、アクティブマトリクス方式またはパッシブマトリクス方式で駆動可能である。
【０４９０】
図６９は、他の例示的な実施例によるディスプレイ用の発光ダイオードピクセルの断面図である。
【０４９１】
図６９を参照すれば、例示的な実施例によるディスプレイ装置の発光ダイオードピクセル３００１は、第２ＬＥＤスタック３３３０が第１ＬＥＤスタック３２３０の大部分を覆い、第３ＬＥＤスタック３４３０が第２ＬＥＤスタック３３３０の大部分を覆うことを除けば、図５７のディスプレイ装置の発光ダイオードピクセル３０００と概ね類似している。この方式により、第１サブピクセルＲから発生する光は、第２ＬＥＤスタック３３３０および第３ＬＥＤスタック３４３０を実質的に貫通した後に外部に放射され、第２ＬＥＤスタック３３３０から発生する光は、第３ＬＥＤスタック３４３０を実質的に貫通した後に外部に放射される。
【０４９２】
第１ＬＥＤスタック３２３０は、第２ＬＥＤスタック３３３０および第３ＬＥＤスタック３４３０より長い波長を有する光を放射するように、第２ＬＥＤスタック３３３０および第３ＬＥＤスタック３４３０より狭いバンドギャップを有する活性層を含むことができ、第２ＬＥＤスタック３３３０は、第３ＬＥＤスタック３４３０より長い波長を有する光を放射するように、第３ＬＥＤスタック３４３０より狭いバンドギャップを有する活性層を含むことができる。
【０４９３】
図７０は、例示的な実施例によるディスプレイ装置の１つのピクセルの拡大平面図であり、図７１Ａおよび図７１Ｂは、それぞれ図７０のＧ−ＧおよびＨ−Ｈ線に沿った断面図である。
【０４９４】
図７０、図７１Ａおよび図７１Ｂを参照すれば、例示的な実施例によるピクセルは、第２ＬＥＤスタック３３３０が第１ＬＥＤスタック３２３０の大部分を覆い、第３ＬＥＤスタック３４３０が第２ＬＥＤスタック３３３０の大部分を覆うことを除けば、図５９、図６０Ａ、図６０Ｂおよび図６０Ｃのピクセルと概ね類似している。第１〜第３スルーホールビア３２７０ａ、３２７０ｂおよび３２７０ｃは、第２ＬＥＤスタック３３３０および第３ＬＥＤスタック３４３０の外部に配置される。
【０４９５】
同時に、第１−１オーミック電極３２９０ａの一部分と第２−１オーミック電極３３９０の一部分は、第３ＬＥＤスタック３４３０の下に配置される。このように、第１−１オーミック電極３２９０ａは、第２ＬＥＤスタック３３３０が第１ＬＥＤスタック３２３０に結合される前に形成されてもよいし、第２−１オーミック電極３３９０はさらに、第３ＬＥＤスタック３４３０が第２ＬＥＤスタック３３３０に結合される前に形成されてもよい。
【０４９６】
また、第１ＬＥＤスタック３２３０から発生する光は、第２ＬＥＤスタック３３３０および第３ＬＥＤスタック３４３０を実質的に貫通した後に外部に放射され、第２ＬＥＤスタック３３３０から発生する光は、第３ＬＥＤスタック３４３０を実質的に貫通した後に外部に放射される。したがって、第１ボンディング層３５３０および第２ボンディング層３５５０は、光透過性材料で形成され、第２−２オーミック電極３３５０および第３−２オーミック電極３４５０は、透明導電層で構成される。
【０４９７】
他方、図７１Ａおよび図７１Ｂに示すように、湾入部が第３−２オーミック電極３４５０を露出させるように第３ＬＥＤスタック３４３０上に形成され、湾入部が第２−２オーミック電極３３５０を露出させるように第３ＬＥＤスタック３４３０および第２ＬＥＤスタック３３３０上に連続的に形成されてもよい。第２−２オーミック電極３３５０および第３−２オーミック電極３４５０は、コネクタ３７２０および３７３０を介して第２スルーホールビア３２７０ｂおよび第３スルーホールビア３２７０ｃにそれぞれ電気的に接続される。
【０４９８】
また、湾入部は、第２ＬＥＤスタック３３３０の第１導電型半導体層３３３０ａ上に形成された第２−１オーミック電極３３９０を露出させるように第３ＬＥＤスタック３４３０上に形成され、湾入部は、第１ＬＥＤスタック３２３０の第１導電型半導体層３２３０ａ上に形成された第１−１オーミック電極３２９０ａを露出させるように第３ＬＥＤスタック３４３０および第２ＬＥＤスタック３３３０上に連続的に形成される。コネクタ３７１０は、第１−１オーミック電極３２９０ａおよび第２−１オーミック電極３３９０を第３−１オーミック電極３４９０に接続することができる。第３−１オーミック電極３４９０は、コネクタ３７１０とともに形成され、第１−１オーミック電極３２９０ａおよび第２−１オーミック電極３３９０のパッド領域に接続される。
【０４９９】
第１−１オーミック電極３２９０ａおよび第２−１オーミック電極３３９０は、第３ＬＥＤスタック３４３０の下に部分的に配置されるが、本発明の概念がこれに限定されるものではない。例えば、第３ＬＥＤスタック３４３０の下に配置された第１−１オーミック電極３２９０ａおよび第２−１オーミック電極３３９０の部分は省略可能である。また、第２−１オーミック電極３３９０は省略可能であり、コネクタ３７１０は、第１導電型半導体層３３３０ａとオーミック接触を形成することができる。
【０５００】
例示的な実施例によれば、複数のピクセルがウエハボンディングによりウエハレベルで形成され、そのため、発光ダイオードを個別的に実装する工程が省かれるか、または実質的に減少可能である。
【０５０１】
また、スルーホールビア３２７０ａ、３２７０ｂおよび３２７０ｃが基板３２１０内に形成され、電流経路として用いられるため、基板３２１０は除去される必要がない。したがって、第１ＬＥＤスタック３２３０の成長のために用いられる成長基板は、第１ＬＥＤスタック３２３０から除去されずに基板３２１０として使用可能である。
【０５０２】
図７２は、例示的な実施例によるディスプレイ用の発光ダイオード（ＬＥＤ）スタックの概略断面図である。
【０５０３】
図７２を参照すれば、ディスプレイ用の発光ダイオードスタック４０００は、支持基板４０５１と、第１ＬＥＤスタック４０２３と、第２ＬＥＤスタック４０３３と、第３ＬＥＤスタック４０４３と、反射電極４０２５と、オーミック電極４０２６と、第１絶縁層４０２７と、第２絶縁層４０２８と、インターコネクションライン４０２９と、第２−ｐ透明電極４０３５と、第３−ｐ透明電極４０４５と、第１カラーフィルタ４０３７と、第２カラーフィルタ４０４７と、親水性材料層４０５２、４０５４および４０５６と、第１ボンディング層（下部ボンディング層）４０５３と、第２ボンディング層（中間ボンディング層）４０５５と、第３ボンディング層（上部ボンディング層）４０５７とを含むことができる。
【０５０４】
支持基板４０５１は、半導体スタック４０２３、４０３３および４０４３を支持する。支持基板４０５１は、その表面上にまたはその内部に回路を有することができるが、これに限定されるものではない。支持基板４０５１は、例えば、ガラス、サファイア基板、Ｓｉ基板またはＧｅ基板を含むことができる。
【０５０５】
第１ＬＥＤスタック４０２３、第２ＬＥＤスタック４０３３および第３ＬＥＤスタック４０４３は、それぞれ第１導電型半導体層４０２３ａ、４０３３ａおよび４０４３ａと、第２導電型半導体層４０２３ｂ、４０３３ｂおよび４０４３ｂと、第１導電型半導体層と第２導電型半導体層との間に介在する活性層とを含む。活性層は、多重量子井戸構造を有してもよい。
【０５０６】
第１ＬＥＤスタック４０２３は、赤色光を放射する無機ＬＥＤであってもよく、第２ＬＥＤスタック４０３３は、緑色光を放射する無機ＬＥＤであってもよいし、第３ＬＥＤスタック４０４３は、青色光を放射する無機ＬＥＤであってもよい。第１ＬＥＤスタック４０２３は、ＧａＩｎＰ系井戸層を含むことができ、第２ＬＥＤスタック４０３３および第３ＬＥＤスタック４０４３は、ＧａＩｎＮ系井戸層を含むことができる。しかし、本発明の概念がこれに限定されるものではなく、ＬＥＤスタックがマイクロＬＥＤを含む場合、第１ＬＥＤスタック４０２３は、赤色、緑色および青色光のうちのいずれか１つを放射することができ、第２および第３ＬＥＤスタック４０３３および４０４３は、その小さなフォームファクタによって、動作に不利な影響を及ぼすか、カラーフィルタを必要とすることなく、赤色、緑色および青色光のうちの他の１つを放射することができる。
【０５０７】
各ＬＥＤスタック４０２３、４０３３または４０４３の対向する表面は、それぞれｎ型半導体層およびｐ型半導体層である。図示の例示的な実施例は、第１〜第３ＬＥＤスタック４０２３、４０３３および４０４３それぞれの第１導電型半導体層４０２３ａ、４０３３ａおよび４０４３ａがｎ型であり、その第２導電型半導体層４０２３ｂ、４０３３ｂおよび４０４３ｂがｐ型である場合を示す。粗面化された表面が第１〜第３ＬＥＤスタック４０２３、４０３３および４０４３の上部表面上に形成される。しかし、本発明の概念がこれに限定されるものではなく、ＬＥＤスタックのそれぞれの上部表面および下部表面の半導体タイプは反転してもよい。
【０５０８】
第１ＬＥＤスタック４０２３は、支持基板４０５１に近接して配置され、第２ＬＥＤスタック４０３３は、第１ＬＥＤスタック４０２３上に配置され、第３ＬＥＤスタック４０４３は、第２ＬＥＤスタック４０３３上に配置される。第１ＬＥＤスタック４０２３が第２および第３ＬＥＤスタック４０３３および４０４３の波長より長い波長の光を放射するので、第１ＬＥＤスタック４０２３で発生する光は、第２および第３ＬＥＤスタック４０３３および４０４３を介して透過して外部に放射される。加えて、第２ＬＥＤスタック４０３３が第３ＬＥＤスタック４０４３の波長より長い波長の光を放射するので、第２ＬＥＤスタック４０３３で発生する光は、第３ＬＥＤスタック４０４３を介して透過して外部に放射される。
【０５０９】
反射電極４０２５は、第１ＬＥＤスタック４０２３の第２導電型半導体層とオーミック接触し、第１ＬＥＤスタック４０２３で発生する光を反射させる。例えば、反射電極４０２５は、オーミック接触層４０２５ａと、反射層４０２５ｂとを含むことができる。
【０５１０】
オーミック接触層４０２５ａは、第２導電型半導体層、すなわち、ｐ型半導体層と部分的に接触する。オーミック接触層４０２５ａによる光吸収を防止するために、オーミック接触層４０２５ａがｐ型半導体層と接触する面積は、ｐ型半導体層の全体面積の約５０％を超えなくてもよい。反射層４０２５ｂは、オーミック接触層４０２５ａを覆いかつ、第１絶縁層４０２７を覆う。図示のように、反射層４０２５ｂは、オーミック接触層４０２５ａの全体またはオーミック接触層４０２５ａの一部分を実質的に覆うことができる。
【０５１１】
反射層４０２５ｂは、第１絶縁層４０２７を覆うことで、全方位反射器が相対的に高い屈折率を有する第１ＬＥＤスタック４０２３と、相対的に低い屈折率を有する第１絶縁層４０２７、および反射層４０２５ｂのスタックによって形成される。反射層４０２５ｂは、第１ＬＥＤスタック４０２３の面積の５０％以上または第１ＬＥＤスタック４０２３の領域の大部分を覆い、それによって、光効率を向上させる。
【０５１２】
オーミック接触層４０２５ａおよび反射層４０２５ｂは、金（Ａｕ）を含む金属層で形成される。オーミック接触層４０２５ａは、例えば、Ａｕ−Ｚｎ合金またはＡｕ−Ｂｅ合金で形成される。反射層４０２５ｂは、第１ＬＥＤスタック４０２３で発生する光、例えば、赤色光に対して高い反射率を有する、アルミニウム（Ａｌ）、銀（Ａｇ）または金（Ａｕ）のような金属層で形成される。特に、金（Ａｕ）は、第２ＬＥＤスタック４０３３および第３ＬＥＤスタック４０４３で発生する光、例えば、緑色光または青色光に対して相対的に低い反射率を有してもよく、そのため、第２および第３ＬＥＤスタック４０３３および４０４３で発生して支持基板４０５１に向かって進行する光を吸収することにより、光干渉を減少させることができる。
【０５１３】
第１絶縁層４０２７は、支持基板４０５１と第１ＬＥＤスタック４０２３との間に配置され、第１ＬＥＤスタック４０２３を露出させる開口部を有する。オーミック接触層４０２５ａは、第１絶縁層４０２３の開口部内で第１ＬＥＤスタック４０２３に接続される。
【０５１４】
オーミック電極４０２６は、第１ＬＥＤスタック４０２３の第１導電型半導体層４０２３ａとオーミック接触する。オーミック電極４０２６は、第２導電型半導体層４０２３ｂを部分的に除去することにより、露出する第１導電型半導体層４０２３ａ上に配置される。図７２が１つのオーミック電極４０２６を例示するが、複数のオーミック電極４０２６が支持基板４０５１上の複数の領域上に整列される。オーミック電極４０２６は、例えば、Ａｕ−Ｔｅ合金またはＡｕ−Ｇｅ合金で形成される。
【０５１５】
第２絶縁層４０２８は、支持基板４０５１と反射電極４０２５との間に配置されて反射電極４０２５を覆う。第２絶縁層４０２８は、オーミック電極４０２６を露出させる開口部を有する。第２絶縁層４０２８は、ＳｉＯ２またはＳＯＧで形成される。
【０５１６】
インターコネクションライン４０２９は、第２絶縁層４０２８と支持基板４０５１との間に配置され、第２絶縁層４０２８の開口部を介してオーミック電極４０２６に接続される。インターコネクションライン４０２６は、支持基板４０５１上で複数のオーミック電極４０２６を互いに接続することができる。
【０５１７】
第２−ｐ透明電極４０３５は、第２ＬＥＤスタック４０３３の第２導電型半導体層４０３３ｂ、すなわち、ｐ型半導体層とオーミック接触する。第２−ｐ透明電極４０３５は、赤色光および緑色光に透過性である金属層または導電性酸化物層で形成される。
【０５１８】
第３−ｐ透明電極４０４５は、第３ＬＥＤスタック４０４３の第２導電型半導体層４０４３ｂ、すなわち、ｐ型半導体層とオーミック接触する。第３−ｐ透明電極４０４５は、赤色光、緑色光および青色光に透過性である金属層または導電性酸化物層で形成される。
【０５１９】
反射電極４０２５、第２−ｐ透明電極４０３５および第３−ｐ透明電極４０４５は、各ＬＥＤスタックのｐ型半導体層とオーミック接触して電流拡散を助けることができる。
【０５２０】
第１カラーフィルタ４０３７は、第１ＬＥＤスタック４０２３と第２ＬＥＤスタック４０３３との間に配置される。加えて、第２カラーフィルタ４０４７は、第２ＬＥＤスタック４０３３と第３ＬＥＤスタック４０４３との間に配置される。第１カラーフィルタ４０３７は、第１ＬＥＤスタック４０２３で発生する光を透過させ、第２ＬＥＤスタック４０３３で発生する光を反射させる。第２カラーフィルタ４０４７は、第１および第２ＬＥＤスタック４０２３および４０３３で発生する光を透過させ、第３ＬＥＤスタック４０４３で発生する光を反射させる。したがって、第１ＬＥＤスタック４０２３で発生する光は、第２ＬＥＤスタック４０３３および第３ＬＥＤスタック４０４３を介して外部に放射され、第２ＬＥＤスタック４０３３で発生する光は、第３ＬＥＤスタック４０４３を介して外部に放射される。また、第２ＬＥＤスタック４０３３で発生する光が第１ＬＥＤスタック４０２３上に入射して損失するか、第３ＬＥＤスタック４０４３で発生する光が第２ＬＥＤスタック４０３３上に入射して損失するのを防止することが可能である。
【０５２１】
いくつかの例示的な実施例により、第１カラーフィルタ４０３７はさらに、第３ＬＥＤスタック４０４３で発生する光を反射させることができる。いくつかの例示的な実施例により、ＬＥＤスタックがマイクロＬＥＤを含む場合、カラーフィルタがマイクロＬＥＤの小さなフォームファクタによって、省略可能である。
【０５２２】
第１および第２カラーフィルタ４０３７および４０４７は、例えば、低周波領域、すなわち、長波長領域のみを通過させるローパスフィルタ、所定の波長帯域のみを通過させるバンドパスフィルタ、または所定の波長帯域のみを遮断するバンドストップフィルタであってもよい。特に、第１および第２カラーフィルタ４０３７および４０４７は、互いに異なる屈折率を有する絶縁層を交互に積層することにより形成可能であり、例えば、ＴｉＯ２とＳｉＯ２、Ｔａ２Ｏ５とＳｉＯ２、Ｎｂ２Ｏ５とＳｉＯ２、ＨｆＯ２とＳｉＯ２、またはＺｒＯ２とＳｉＯ２を交互に積層することにより形成可能である。また、第１および／または第２カラーフィルタ４０３７および／または４０４７は、分布ブラッグ反射器（ＤＢＲ）を含むことができる。分布ブラッグ反射器は、互いに異なる屈折率を有する絶縁層を交互に積層することにより形成可能である。また、分布ブラッグ反射器の阻止帯域は、ＴｉＯ２およびＳｉＯ２の厚さを調節することにより制御可能である。
【０５２３】
第１ボンディング層４０５３は、第１ＬＥＤスタック４０２３を支持基板４０５１に結合する。図示のように、インターコネクションライン４０２９は、第１ボンディング層４０５３と接触可能である。また、インターコネクションライン４０２９は、第２絶縁層４０２８のいくつかの領域の下部に配置され、インターコネクションライン４０２９を有しない第２絶縁層４０２８の領域は、第１ボンディング層４０５３と接触可能である。第１ボンディング層４０５３は、光透過性であるか、光不透過性であってもよい。特に、ディスプレイ装置のコントラストは、黒色エポキシのような光を吸収する接着層を第１ボンディング層４０５３として用いることにより向上することができる。
【０５２４】
第１ボンディング層４０５３は、支持基板４０５１と直接接触可能であるが、図示のように、親水性材料層４０５２が支持基板４０５１と第１ボンディング層４０５３との間の界面に配置されてもよい。親水性材料層４０５２は、支持基板４０５１の表面を親水性に変化させて、第１ボンディング層４０５３の接着力を改善することができる。本明細書で使用される、ボンディング層および親水性材料層は、集合的にバッファ層として称される。
【０５２５】
第１ボンディング層４０５３は、親水性材料層に対して強い接着力を有するが、疎水性材料層に対しては弱い接着力を有する。そのため、接着力が弱い部分で剥離が発生することがある。例示的な実施例による親水性材料層４０５２は、疎水性表面を親水性に変化させて、第１ボンディング層４０５３の接着力を向上させて剥離の発生を防止することができる。
【０５２６】
親水性材料層４０５２はさらに、例えば、ＳｉＯ２などを支持基板４０５１の表面上に蒸着することにより形成され、また、表面を改質するために、支持基板４０５１の表面をプラズマで処理することにより形成される。表面改質された層は、表面エネルギーを増加させて疎水性特性を親水性特性に変化させる。第２絶縁層４０２８が疎水性特性を有する場合、親水性材料層は、第２絶縁層４０２８上にも配置され、第１ボンディング層４０５２は、第２絶縁層４０２８上の親水性材料層と接触可能である。
【０５２７】
第２ボンディング層４０５５は、第２ＬＥＤスタック４０３３を第１ＬＥＤスタック４０２３に結合する。第２ボンディング層４０５５は、第１ＬＥＤスタック４０２３と第１カラーフィルタ４０３７との間に配置され、第１カラーフィルタ４０３７と接触可能である。第２ボンディング層４０５５は、第１ＬＥＤスタック４０２３で発生する光を透過させることができる。親水性材料層４０５４は、第１ＬＥＤスタック４０２３と第２ボンディング層４０５５との間の界面に配置される。第１ＬＥＤスタック４０２３の第１導電型半導体層４０２３ａは、一般的に、疎水性特性を示す。そのため、第２ボンディング層４０５５が第１導電型半導体層４０２３ａと直接接触する場合、第２ボンディング層４０５５と第１導電型半導体層４０２３ａとの間の界面で剥離が発生しやすい。
【０５２８】
例示的な実施例による親水性材料層４０５４は、第１ＬＥＤスタック４０２３の表面を、疎水性特性を有するものから親水性特性を有するものに変更させ、そのため、第２ボンディング層４０５５の接着力を向上させて剥離の発生を減少させるか、防止する。親水性材料層４０５４は、ＳｉＯ２を蒸着するか、または前述のように第１ＬＥＤスタック４０２３の表面をプラズマに改質することにより形成される。
【０５２９】
第２ボンディング層４０５５と接触する第１カラーフィルタ４０３７の表面層は、親水性材料層、例えば、ＳｉＯ２であってもよい。第１カラーフィルタ４０３７の表面層が親水性でない場合、親水性材料層が第１カラーフィルタ４０３７上に形成され、第２ボンディング層４０５５は、親水性材料層と接触可能である。
【０５３０】
第３ボンディング層４０５７は、第３ＬＥＤスタック４０４３を第２ＬＥＤスタック４０３３に結合する。第３ボンディング層４０５７は、第２ＬＥＤスタック４０３３と第２カラーフィルタ４０４７との間に配置され、第２カラーフィルタ４０４７と接触可能である。第３ボンディング層４０５７は、第１ＬＥＤスタック４０２３および第２ＬＥＤスタック４０３３で発生する光を透過させる。親水性材料層４０５６が第２ＬＥＤスタック４０３３と第３ボンディング層４０５７との間の界面に配置される。第２ＬＥＤスタック４０３３は、疎水性特性を示すことができ、結果として、第３ボンディング層４０５７が第２ＬＥＤスタック４０３３に直接接触する場合、第３ボンディング層４０５７と第２ＬＥＤスタック４０３３との間の界面で剥離が発生しやすい。
【０５３１】
例示的な実施例による親水性材料層４０５６は、第２ＬＥＤスタック４０３３の表面を疎水性特性から親水性特性に変更させ、そのため、第３ボンディング層４０５７の接着力を向上させて剥離の発生を防止する。親水性材料層４０５６は、ＳｉＯ２を蒸着するか、または前述のように第２ＬＥＤスタック４０３３の表面をプラズマに改質することにより形成される。
【０５３２】
第３ボンディング層４０５７と接触する第２カラーフィルタ４０４７の表面層は、親水性材料層、例えば、ＳｉＯ２であってもよい。第２カラーフィルタ４０４７の表面層が親水性でない場合、親水性材料層が第２カラーフィルタ４０４７上に形成され、第３ボンディング層４０５７は、親水性材料層と接触可能である。
【０５３３】
第１〜第３ボンディング層４０５３、４０５５および４０５７は、光透過性ＳＯＣで形成されてもよいが、これに限定されるものではなく、他の透明な有機材料層または透明な無機材料層が使用されてもよい。有機材料層の例は、ＳＵ８、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ポリイミド、パリレン、ベンゾシクロブテン（ＢＣＢ）などを含むことができ、無機材料層の例は、Ａｌ２Ｏ３、ＳｉＯ２、ＳｉＮｘなどを含むことができる。有機材料層は、高真空および高圧でボンディングされてもよく、無機材料層は、例えば、化学機械的研磨工程で表面を平坦化し、プラズマなどを用いて表面エネルギーを変化させた後、変化した表面エネルギーを用いることにより、ボンディングされてもよい。
【０５３４】
図７３Ａ〜図７３Ｆは、例示的な実施例によるディスプレイ用の発光ダイオードスタック４０００を製造する方法を示す概略断面図である。
【０５３５】
図７３Ａを参照すれば、まず、第１ＬＥＤスタック４０２３が第１基板４０２１上に成長する。第１基板４０２１は、例えば、ＧａＡｓ基板であってもよい。第１ＬＥＤスタック４０２３は、ＡｌＧａＩｎＰ系半導体層で形成され、第１導電型半導体層４０２３ａと、活性層と、第２導電型半導体層４０２３ｂとを含む。
【０５３６】
次に、第２導電型半導体層４０２３ｂが部分的に除去されて、第１導電型半導体層４０２３ａを露出させる。図７３Ａが単に１つのピクセル領域を示すが、第１導電型半導体層４０２３ａは、ピクセル領域のそれぞれに対して部分的に露出する。
【０５３７】
第１絶縁層４０２７が第１ＬＥＤスタック４０２３上に形成され、開口部を形成するようにパターニングされる。例えば、ＳｉＯ２が第１ＬＥＤスタック４０２３上に形成され、フォトレジストが塗布され、フォトレジストパターンがフォトリソグラフィーおよび現像により形成される。次に、内部に開口部が形成される第１絶縁層４０２７がフォトレジストパターンをエッチングマスクとして用いてＳｉＯ２をパターニングすることにより形成される。第１絶縁層４０２７の開口部のうちの１つは、第１導電型半導体層４０２３ａ上に配置され、他の開口部は、第２導電型半導体層４０２３ｂ上に配置されてもよい。
【０５３８】
その後、オーミック接触層４０２５ａおよびオーミック電極４０２６が第１絶縁層４０２７の開口部内に形成される。オーミック接触層４０２５ａおよびオーミック電極４０２６は、リフトオフ法を利用して形成される。オーミック接触層４０２５ａが先に形成されてからオーミック電極４０２６が形成され、またはその逆であってもよい。加えて、例示的な実施例により、オーミック電極４０２６およびオーミック接触層４０２５ａが同一の材料層で同時に形成されてもよい。
【０５３９】
オーミック接触層４０２５ａが形成された後、オーミック接触層４０２５ａおよび第１絶縁層４０２７を覆う反射層４０２５ｂが形成される。反射層４０２５ｂは、リフトオフ法を利用して形成される。反射層４０２５ｂはさらに、オーミック接触層４０２５ａの一部分を覆うことができ、また、図示のようにオーミック接触層４０２５ａの実質的に全体を覆うこともできる。反射電極４０２５が、オーミック接触層４０２５ａと、反射層４０２５ｂとによって形成される。
【０５４０】
反射電極４０２５は、第１ＬＥＤスタック４０２３のｐ型半導体層とオーミック接触可能であり、そのため、以下、第１ｐ型反射電極４０２５として称される。反射電極４０２５は、オーミック電極４０２６から離隔し、そのため、第１導電型半導体層４０２３ａから電気的に絶縁される。
【０５４１】
反射電極４０２５を覆いオーミック電極４０２６を露出させる開口部を有する第２絶縁層４０２８が形成される。第２絶縁層４０２８は、例えば、ＳｉＯ２またはＳＯＧで形成される。
【０５４２】
しかる後、インターコネクションライン４０２９が第２絶縁層４０２８上に形成される。インターコネクションライン４０２９は、第２絶縁層４０２８の開口部を介してオーミック電極４０２６に接続され、そのため、第１導電型半導体層４０２３ａに電気的に接続される。
【０５４３】
インターコネクションライン４０２９が第２絶縁層４０２８の全体表面を覆うものとして図７３Ａに示されるが、インターコネクションライン４０２９は、第２絶縁層４０２８上に部分的に配置され、第２絶縁層４０２８の上部表面は、インターコネクションライン４０２９の周囲で露出してもよい。
【０５４４】
図示の例示的な実施例が１つのピクセル領域を示すが、基板４０２１上に配置される第１ＬＥＤスタック４０２３は、複数のピクセル領域を覆うことができ、インターコネクションライン４０２９は、複数の領域上に形成されるオーミック電極４０２６に共通に接続されてもよい。また、複数のインターコネクションライン４０２９が基板４０２１上に形成されてもよい。
【０５４５】
図７３Ｂを参照すれば、第２ＬＥＤスタック４０３３が第２基板４０３１上に成長し、第２−ｐ透明電極４０３５および第１カラーフィルタ４０３７が第２ＬＥＤスタック４０３３上に形成される。第２ＬＥＤスタック４０３３は、窒化ガリウム系第１導電型半導体層４０３３ａと、第２導電型半導体層４０３３ｂと、その間に配置される活性層とを含むことができ、活性層は、ＧａＩｎＮ井戸層を含むことができる。第２基板４０３１は、窒化ガリウム系半導体層がその上に成長できる基板であり、第１基板４０２１とは異なる。ＧａＩｎＮの組成比は、第２ＬＥＤスタック４０３３が緑色光を放射できるように決定されてもよい。第２−ｐ透明電極４０３５は、第２導電型半導体層４０３３ｂとオーミック接触する。
【０５４６】
第１カラーフィルタ４０３７は、第２−ｐ透明電極４０３５上に形成され、その細部は図７２を参照して説明したものと実質的に同一であるので、その詳細な説明は重複を避けるために省略する。
【０５４７】
図７３Ｃを参照すれば、第３ＬＥＤスタック４０４３が第３基板４０４１上に成長し、第３−ｐ透明電極４０４５および第２カラーフィルタ４０４７が第３ＬＥＤスタック４０４３上に形成される。第３ＬＥＤスタック４０４３は、窒化ガリウム系第１導電型半導体層４０４３ａと、第２導電型半導体層４０４３ｂと、その間に配置される活性層とを含むことができ、活性層は、ＧａＩｎＮ井戸層を含むことができる。第３基板４０４１は、窒化ガリウム系半導体層がその上に成長できる基板であり、第１基板４０２１とは異なる。ＧａＩｎＮの組成比は、第３ＬＥＤスタック４０４３が青色光を放射するように決定されてもよい。第３−ｐ透明電極４０４５は、第２導電型半導体層４０４３ｂとオーミック接触する。
【０５４８】
第２カラーフィルタ４０４７は、図７２を参照して説明したものと実質的に同一であるので、重複を避けるためにその詳細な説明は省略する。
【０５４９】
一方、第１ＬＥＤスタック４０２３、第２ＬＥＤスタック４０３３および第３ＬＥＤスタック４０４３が互いに異なる基板上に成長するので、その形成順序は特に限定されない。
【０５５０】
図７３Ｄを参照すれば、次に、第１ＬＥＤスタック４０２３が第１ボンディング層４０５３を介して支持基板４０５１上に結合される。ボンディング材料層は、支持基板４０５１および第２絶縁層４０２８上に配置され、互いにボンディングされて第１ボンディング層４０５３を形成することができる。インターコネクションライン４０２９は、支持基板４０５１に向かうように配置される。
【０５５１】
一方、支持基板４０５１の表面が疎水性特性を有する場合、親水性材料層４０５２が支持基板４０５１上に先に形成される。親水性材料層４０５２はさらに、ＳｉＯ２のような材料層を支持基板４０５１の表面上に蒸着することにより、または表面エネルギーを増加させるために支持基板４０５１の表面をプラズマなどで処理することにより形成される。支持基板４０５１の表面は、プラズマ処理によって改質され、高い表面エネルギーを有する表面改質層が支持基板４０５１の表面上に形成される。第１ボンディング層４０５３は、親水性材料層４０５２にボンディングされてもよく、そのため、第１ボンディング層４０５３の接着力は向上する。
【０５５２】
第１基板４０２１が化学的エッチング法を利用して第１ＬＥＤスタック４０２３から除去される。したがって、第１ＬＥＤスタック４０２３の第１導電型半導体層が頂部表面上で露出する。第１導電型半導体層４０２３ａの露出した表面は、光取り出し効率を増加させるためにテクスチャリングされ、そのため、粗面化された表面などのような光取り出し構造が第１導電型半導体層４０２３ａの表面上に形成される。
【０５５３】
図７３Ｅを参照すれば、第２ＬＥＤスタック４０３３が第２ボンディング層４０５５を介して第１ＬＥＤスタック４０２３に結合される。第１カラーフィルタ４０３７は、第１ＬＥＤスタック４０２３に向かうように配置され、第２ボンディング層４０５５にボンディングされる。ボンディング材料層は、第１ＬＥＤスタック４０２３および第１カラーフィルタ４０３７上に配置され、互いにボンディングされて第２ボンディング層４０５５を形成する。
【０５５４】
一方、第２ボンディング層４０５５が形成される前に、親水性材料層４０５４が第１ＬＥＤスタック４０２３上に先に形成されてもよい。親水性材料層４０５４は、第１ＬＥＤスタック４０２３の表面を、疎水性特性を有するものから親水性特性に変化させて、第２ボンディング層４０５５の接着力を向上させる。親水性材料層４０５４はさらに、ＳｉＯ２のような材料層を蒸着することにより、または表面エネルギーを増加させるために第１ＬＥＤスタック４０２３の表面をプラズマなどで処理することにより形成される。第１ＬＥＤスタック４０２３の表面は、プラズマ処理によって改質され、高い表面エネルギーを有する表面改質層が第１ＬＥＤスタック４０２３の表面上に形成される。第２ボンディング層４０５５は、親水性材料層４０５４にボンディングされてもよく、そのため、第２ボンディング層４０５５の接着力は向上する。
【０５５５】
第２基板４０３１は、レーザリフトオフまたは化学的リフトオフのような法を利用して第２ＬＥＤスタック４０３３から分離される。加えて、光取り出しを向上させるために、粗面化された表面が表面テクスチャリングを利用して第１導電型半導体層４０３３ａの露出した表面上に形成される。
【０５５６】
図７３Ｆを参照すれば、親水性材料層４０５６がその後に第２ＬＥＤスタック４０３３上に形成される。親水性材料層４０５６は、第２ＬＥＤスタック４０３３の表面を親水性特性に変化させて、第３ボンディング層４０５７の接着力を向上させる。親水性材料層４０５６はさらに、ＳｉＯ２のような材料層を蒸着することにより、または表面エネルギーを増加させるために第２ＬＥＤスタック４０３３の表面をプラズマなどで処理することにより形成される。しかし、第２ＬＥＤスタック４０３３の表面が親水性特性を有する場合、親水性材料層４０５６は省略可能である。
【０５５７】
次に、図７２および図７３Ｃを参照すれば、第３ＬＥＤスタック４０４３が第３ボンディング層４０５７を介して第２ＬＥＤスタック４０３３に結合される。第２カラーフィルタ４０４７は、第２ＬＥＤスタック４０３３に向かうように配置され、第３ボンディング層４０５７にボンディングされる。ボンディング材料層は、第２ＬＥＤスタック４０３３（または親水性材料層４０５６）および第３カラーフィルタ４０４７上に配置され、互いにボンディングされて第３ボンディング層４０５７を形成する。
【０５５８】
第３基板４０４１は、レーザリフトオフまたは化学的リフトオフのような手法を利用して第３ＬＥＤスタック４０４３から分離される。したがって、図７２に示すように、第３ＬＥＤスタック４０４３の第１導電型半導体層４０４３ａが露出するディスプレイ用ＬＥＤスタックが提供される。加えて、粗面化された表面が表面テクスチャリングによって第１導電型半導体層４０４３ａの露出した表面上に形成される。
【０５５９】
支持基板４０５１上に配置される第１〜第３ＬＥＤスタック４０２３、４０３３および４０４３のスタックは、ピクセル単位でパターニングされ、パターニングされたスタックは、インターコネクションラインを用いて互いに接続されて、ディスプレイ装置を提供することを可能にする。以下、例示的な実施例によるディスプレイ装置を説明する。
【０５６０】
図７４は、例示的な実施例によるディスプレイ装置の概略回路図であり、図７５は、例示的な実施例によるディスプレイ装置の概略平面図である。
【０５６１】
図７４および図７５を参照すれば、例示的な実施例によるディスプレイ装置は、パッシブマトリクス方式で駆動されるように実現できる。
【０５６２】
例えば、図７２を参照して説明したディスプレイ用ＬＥＤスタックは、第１〜第３ＬＥＤスタック４０２３、４０３３および４０４３が垂直方向に積層される構造を有するので、１つのピクセルが３つの発光ダイオードＲ、ＧおよびＢを含む。ここで、第１発光ダイオードＲは、第１ＬＥＤスタック４０２３に相当することができ、第２発光ダイオードＧは、第２ＬＥＤスタック４０３３に相当することができ、第３発光ダイオードＢは、第３ＬＥＤスタック４０４３に相当することができる。
【０５６３】
図７４および図７５で、１つのピクセルは、第１〜第３発光ダイオードＲ、ＧおよびＢを含み、各発光ダイオードは、サブピクセルに対応する。第１〜第３発光ダイオードＲ、ＧおよびＢのアノードは、共通ライン、例えば、データラインに接続され、そのカソードは、他のライン、例えば、スキャンラインに接続される。第１ピクセルに対して、例えば、第１〜第３発光ダイオードＲ、ＧおよびＢのアノードは、データラインＶｄａｔａ１に共通に接続され、そのカソードは、スキャンラインＶｓｃａｎ１−１、Ｖｓｃａｎ１−２およびＶｓｃａｎ１−３にそれぞれ接続される。したがって、同一のピクセル内の発光ダイオードＲ、ＧおよびＢは、個別的に駆動できる。
【０５６４】
加えて、発光ダイオードＲ、ＧおよびＢのそれぞれは、パルス幅変調を利用することにより、または電流強度を変更することにより駆動されて、各サブピクセルの明るさを調節することを可能にする。
【０５６５】
図７５をさらに参照すれば、複数のピクセルが、図７２を参照して説明したスタックをパターニングすることにより形成され、それぞれのピクセルは、反射電極４０２５およびインターコネクションライン４０７１、４０７３および４０７５に接続される。図７４に示すように、反射電極４０２５は、データラインＶｄａｔａとして使用可能であり、インターコネクションライン４０７１、４０７３および４０７５は、スキャンラインとして形成可能である。ここで、インターコネクションライン４０７５は、インターコネクションライン４０２９によって形成される。反射電極４０２５は、複数のピクセルの第１〜第３ＬＥＤスタック４０２３、４０３３および４０４３の第１導電型半導体層４０２３ａ、４０３３ａおよび４０４３ａを互いに電気的に接続することができ、インターコネクションライン４０２９は、反射電極４０２５に実質的に垂直に配置され、複数のピクセルの第１導電型半導体層４０２３ａを互いに電気的に接続することができる。
【０５６６】
ピクセルは、マトリクス状に配列され、各ピクセルの発光ダイオードＲ、ＧおよびＢのアノードは、反射電極４０２５に共通に接続され、そのカソードは、互いに離隔したインターコネクションライン４０７１、４０７３および４０７５にそれぞれ接続される。ここで、インターコネクションライン４０７１、４０７３および４０７５は、スキャンラインＶｓｃａｎとして使用可能である。
【０５６７】
図７６は、図７５のディスプレイ装置の１つのピクセルの拡大平面図であり、図７７は、図７６のＡ−Ａ線に沿った概略断面図であり、図７８は、図７６のＢ−Ｂ線に沿った概略断面図である。
【０５６８】
図７５〜図７８を再度参照すれば、各ピクセルにおいて、反射電極４０２５の一部分、第２−ｐ透明電極４０３５の一部分、第２ＬＥＤスタック４０３３の上部表面の一部分、第３−ｐ透明電極４０４５の一部分および第３ＬＥＤスタック４０４３の上部表面が外部に露出する。
【０５６９】
第３ＬＥＤスタック４０４３は、その上部表面上に形成される粗面化された表面４０４３ｒを有することができる。粗面化された表面４０４３ｒはさらに、第３ＬＥＤスタック４０４３の上部表面の全体または第３ＬＥＤスタック４０４３の上部表面の一部分上に形成されてもよい。
【０５７０】
下部絶縁層４０６１が各ピクセルの側面を覆うことができる。下部絶縁層４０６１は、ＳｉＯ２のような光透過性材料で形成され、この場合、下部絶縁層４０６１はさらに、第３ＬＥＤスタック４０４３の上部表面の実質的に全体を覆うことができる。代案的に、例示的な実施例による下部絶縁層４０６１は、光反射層または光吸収層を含み、光が第１〜第３ＬＥＤスタック４０２３、４０３３および４０４３から側面に進行するのを防止することができ、この場合、下部絶縁層４０６１は、第３ＬＥＤスタック４０４３の上部表面を少なくとも部分的に露出させる。下部絶縁層４０６１は、例えば、分布ブラッグ反射器または金属性反射層や透明絶縁層上の有機反射層を含むことができ、また、黒色エポキシのような光吸収層を含むことができる。黒色エポキシのような光吸収層は、光がピクセルの外部に放射されるのを防止してディスプレイ装置におけるピクセル間のコントラスト比を向上させることができる。
【０５７１】
下部絶縁層４０６１は、第３ＬＥＤスタック４０４３の上部表面を露出させる開口部４０６１ａと、第２ＬＥＤスタック４０３３の上部表面を露出させる開口部４０６１ｂと、第３−ｐ透明電極４０４５を露出させる開口部４０６１ｃと、第２−ｐ透明電極４０３５を露出させる開口部４０６１ｄと、第１ｐ型反射電極４０２５を露出させる開口部４０６１ｅとを有することができる。第１ＬＥＤスタック４０２３の上部表面は、外部に露出しなくてもよい。
【０５７２】
インターコネクションライン４０７１およびインターコネクションライン４０７３は、第１〜第３ＬＥＤスタック４０２３、４０３３および４０４３の付近で支持基板４０５１上に形成され、下部絶縁層４０６１上に配置されて第１ｐ型反射電極４０２５から絶縁される。コネクタ４０７７ａｂは、第２−ｐ透明電極４０３５および第３−ｐ透明電極４０４５を反射電極４０２５に接続する。したがって、第１ＬＥＤスタック４０２３、第２ＬＥＤスタック４０３３および第３ＬＥＤスタック４０４３のアノードは、反射電極４０２５に共通に接続される。
【０５７３】
インターコネクションライン４０７５または４０２９は、反射電極４０２５の下で反射電極４０２５に実質的に垂直に配置されてもよいし、オーミック電極４０２６に接続されて、第１導電型半導体層４０２３ａに電気的に接続される。オーミック電極４０２６は、第１ＬＥＤスタック４０２３の下で第１導電型半導体層４０２３ａに接続される。オーミック電極４０２６は、図７６に示すように、第３ＬＥＤスタック４０４３の粗面化された表面４０４３ｒの下部領域の外部に配置され、そのため、光損失が減少できる。
【０５７４】
コネクタ４０７１ａは、第３ＬＥＤスタック４０４３の上部表面をインターコネクションライン４０７１に接続し、コネクタ４０７３ａは、第２ＬＥＤスタック４０３３の上部表面をインターコネクションライン４０７３に接続する。
【０５７５】
上部絶縁層４０８１は、インターコネクションライン４０７１および４０７３および下部絶縁層４０６１上に配置されてインターコネクションライン４０７１、４０７３および４０７５を保護することができる。上部絶縁層４０８１は、インターコネクションライン４０７１、４０７３および４０７５を露出させる開口部を有してもよいし、ボンディングワイヤなどが開口部を介してそれに接続される。
【０５７６】
例示的な実施例により、第１〜第３ＬＥＤスタック４０２３、４０３３および４０４３のアノードは、反射電極４０２５に共通に電気的に接続され、そのカソードは、インターコネクションライン４０７１、４０７３および４０７５にそれぞれ電気的に接続される。したがって、第１〜第３ＬＥＤスタック４０２３、４０３３および４０４３は、独立して駆動可能である。しかし、本発明の概念がこれに限定されるものではなく、電極と配線との接続は多様に変形可能である。
【０５７７】
図７９Ａ〜図７９Ｈは、例示的な実施例によるディスプレイ装置を製造するための方法を示す概略平面図である。以下、図７６のピクセルを製造するための方法を説明する。
【０５７８】
まず、図７２を参照して説明した発光ダイオードスタック４０００が用意される。
【０５７９】
次に、図７９Ａを参照すれば、粗面化された表面４０４３ｒが第３ＬＥＤスタック４０４３の上部表面上に形成される。粗面化された表面４０４３ｒは、第３ＬＥＤスタック４０４３の上部表面上で各ピクセル領域に対応するように形成される。粗面化された表面４０４３ｒは、化学的エッチング法、例えば、光−増強化学的エッチング（ＰＥＣ）法を利用して形成される。
【０５８０】
粗面化された表面４０４３ｒは、第３ＬＥＤスタック４０４３が後にエッチングされる領域を考慮して各ピクセル領域内に部分的に形成される。特に、粗面化された表面４０４３ｒは、オーミック電極４０２６が粗面化された表面４０４３ｒの外部に配置されるように形成される。しかし、本発明の概念がこれに限定されるものではなく、粗面化された表面４０４３ｒは、第３ＬＥＤスタック４０４３の上部表面の実質的に全体にわたって形成されてもよい。
【０５８１】
図７９Ｂを参照すれば、その後、第３ＬＥＤスタック４０４３の周辺領域が各ピクセル領域でエッチングされて、第３−ｐ透明電極４０４５を露出させる。第３ＬＥＤスタック４０４３は、図示のように、実質的に長方形または正方形状を有するように残されることがあるが、２つ以上の陥没部が周縁に沿って形成されてもよい。加えて、図示のように、１つの陥没部は、他の１つの陥没部より大きく形成されてもよい。
【０５８２】
図７９Ｃを参照すれば、その後、露出した第３−ｐ透明電極４０４５は、相対的に大きな陥没部内で露出した第３−ｐ透明電極４０４５の一部分を除いて除去されて、第２ＬＥＤスタック４０３３の上部表面を露出させる。第２ＬＥＤスタック４０３３の上部表面は、第３ＬＥＤスタック４０４３の周囲で露出し、また、他の１つの陥没部内で露出する。第３−ｐ透明電極４０４５が露出する領域および第２ＬＥＤスタック４０３３が露出する領域は、相対的に大きな陥没部内に形成される。
【０５８３】
図７９Ｄを参照すれば、相対的に小さな陥没部内に形成される第２ＬＥＤスタック４０３３を除いて残りの領域で露出する第２ＬＥＤスタック４０３３が除去されて、第２−ｐ透明電極４０３５を露出させる。第２−ｐ透明電極４０３５は、第３ＬＥＤスタック４０４３の周囲で露出し、第２−ｐ透明電極４０３５はさらに、相対的に大きな陥没部内で露出する。
【０５８４】
図７９Ｅを参照すれば、その後、相対的に大きな陥没部内で露出する第２−ｐ透明電極４０３５を除いて、第３ＬＥＤスタック４０４３の周囲で露出する第２−ｐ透明電極４０３５が除去されて、第１ＬＥＤスタック４０２３の上部表面を露出させる。
【０５８５】
図７９Ｆを参照すれば、第３ＬＥＤスタック４０４３の周囲で露出した第１ＬＥＤスタック４０２３が連続除去され、第１絶縁層４０２７は除去されて、反射電極４０２５を露出させる。したがって、反射電極４０２５は、第３ＬＥＤスタック４０４３の周囲で露出する。露出した反射電極４０２５は、垂直方向で実質的に延伸された形状を有するようにパターニングされて、線形インターコネクションラインを形成する。パターニングされた反射電極４０２５は、垂直方向に複数のピクセル領域の上部に配置され、水平方向に隣り合うピクセルから離隔する。
【０５８６】
図示の例示的な実施例において、反射電極４０２５が第１ＬＥＤスタック４０２３を除去した後にパターニングされるものと説明されるが、反射電極４０２５は、反射電極４０２５が基板４０２１上に形成されるとき、パターニングされた形状を有するように、予め形成されてもよい。この場合、第１ＬＥＤスタック４０２３を除去した後に反射電極４０２５をパターニングする必要がない。
【０５８７】
反射電極４０２５をパターニングすることにより、第２絶縁層４０２８が露出してもよい。インターコネクションライン４０２９は、反射電極４０２５に垂直に配置され、第２絶縁層４０２８によって反射電極４０２５から絶縁される。
【０５８８】
図７９Ｇを参照すれば、その後、ピクセルを覆う下部絶縁層４０６１（図８３および図８４参照）が形成される。下部絶縁層４０６１は、反射電極４０２５を覆い、第１〜第３ＬＥＤスタック４０２３、４０３３および４０４３の側面を覆う。加えて、下部絶縁層４０６１は、第３ＬＥＤスタック４０４３の上部表面を少なくとも部分的に覆うことができる。下部絶縁層４０６１がＳｉＯ２のような透明層の場合、下部絶縁層４０６１はさらに、第３ＬＥＤスタック４０４３の上部表面の実質的に全体を覆うことができる。代案的に、下部絶縁層４０６１はさらに、反射層または光吸収層を含むことができ、この場合、下部絶縁層４０６１は、第３ＬＥＤスタック４０４３の上部表面を少なくとも部分的に露出させて、光が外部に放射されるようにする。
【０５８９】
下部絶縁層４０６１は、第３ＬＥＤスタック４０４３を露出させる開口部４０６１ａと、第２ＬＥＤスタック４０３３を露出させる開口部４０６１ｂと、第３−ｐ透明電極４０４５を露出させる開口部４０６１ｃと、第２−ｐ透明電極４０３５を露出させる開口部４０６１ｄと、反射電極４０２５を露出させる開口部４０６１ｅとを有することができる。反射電極４０２５を露出させる１つまたは複数の開口部４０６１ｅが形成されてもよい。
【０５９０】
図７９Ｈを参照すれば、その後、インターコネクションライン４０７１および４０７３およびコネクタ４０７１ａ、４０７３ａおよび４０７７ａｂがリフトオフ法によって形成される。インターコネクションライン４０７１および４０７３は、下部絶縁層４０６１によって反射電極４０２５から絶縁される。コネクタ４０７１ａは、第３ＬＥＤスタック４０４３をインターコネクションライン４０７１に電気的に接続し、コネクタ４０７３ａは、第２ＬＥＤスタック４０３３をインターコネクションライン４０７３に接続する。コネクタ４０７７ａｂは、第３−ｐ透明電極４０４５および第２−ｐ透明電極４０３５を第１ｐ型反射電極４０２５に電気的に接続する。
【０５９１】
インターコネクションライン４７０１および４０７３は、反射電極４０２５に実質的に垂直に配置され、複数のピクセルを互いに接続することができる。
【０５９２】
次に、上部絶縁層４０８１（図８３および図８４参照）がインターコネクションライン４０７１および４０７３およびコネクタ４０７１ａ、４０７３ａおよび４０７７ａｂを覆う。上部絶縁層４０８１はさらに、第３ＬＥＤスタック４０４３の上部表面の実質的に全体を覆うことができる。上部絶縁層４０８１は、例えば、シリコン酸化物膜またはシリコン窒化物膜で形成され、また、分布ブラッグ反射器を含むことができる。加えて、上部絶縁層４０８１は、その上に透明絶縁膜および反射性金属層または多層構造の有機反射層を含んで光を反射させることができるか、または黒色系エポキシのような光吸収層を含み、光を遮断することができる。
【０５９３】
上部絶縁層４０８１が光を反射させるか遮断する場合、光を外部に放射するために、第３ＬＥＤスタック４０４３の上部表面を少なくとも部分的に露出させることが必要である。一方、外部からの電気的な接続を許容するために、上部絶縁層４０８１が部分的に除去されて、インターコネクションライン４０７１、４０７３および４０７５を部分的に露出させる。また、上部絶縁層４０８１も省略可能である。
【０５９４】
上部絶縁層４０８１が形成されることにより、図７６に示すピクセル領域が提供される。また、図７５に示すように、複数のピクセルが支持基板４０５１上に形成され、これらのピクセルは、第１ｐ型反射電極４０２５およびインターコネクションライン４０７１、４０７３および４０７５によって互いに接続され、パッシブマトリクス方式で駆動可能である。
【０５９５】
図示の例示的な実施例では、パッシブマトリクス方式で駆動可能なディスプレイ装置を製造するための方法が説明されるが、本発明の概念がこれに限定されるものではなく、図７２に示す発光ダイオードスタックを含むディスプレイ装置は、多様な方式で駆動されるように構成される。
【０５９６】
例えば、インターコネクションライン４０７１および４０７３が下部絶縁層４０６１上にともに形成されるものと説明されるが、インターコネクションライン４０７１が下部絶縁層４０６１上に形成され、インターコネクションライン４０７３は、上部絶縁層４０８１上に形成されてもよい。
【０５９７】
一方、図７２では、反射電極４０２５、第２−ｐ透明電極４０３５および第３−ｐ透明電極４０４５が第１ＬＥＤスタック４０２３、第２ＬＥＤスタック４０３３および第３ＬＥＤスタック４０４３の第２導電型半導体層４０２３ｂ、４０３３ｂおよび４０４３ｂとそれぞれオーミック接触するものと説明され、オーミック電極４０２６が第１ＬＥＤスタック４０２３の第１導電型半導体層４０２３ａとオーミック接触するものと説明されるが、オーミック接触層は、第２ＬＥＤスタック４０３３および第３ＬＥＤスタック４０４３の第１導電型半導体層４０３３ａおよび４０４３ａに別途に提供されない。ピクセルの大きさが２００マイクロメートル以下と小さい場合、いくつかの例示的な実施例により、ｎ型である第１導電型半導体層４０３３ａおよび４０４３ａに別途のオーミック接触層が形成されない場合にも、電流拡散における困難はない。しかし、電流拡散のために、透明電極層が第２および第３ＬＥＤスタック４０３３および４０４３のｎ型半導体層上に配置される。
【０５９８】
例示的な実施例により、複数のピクセルがディスプレイ用の発光ダイオードスタック４０００を用いることによりウエハレベルで形成され、そのため、発光ダイオードを個別的に実装する工程が省かれる。また、発光ダイオードスタックは、第１〜第３ＬＥＤスタック４０２３、４０３３および４０４３が垂直に積層される構造を有するので、サブピクセルの面積が限られたピクセル面積内で確保できる。加えて、第１ＬＥＤスタック４０２３、第２ＬＥＤスタック４０３３および第３ＬＥＤスタック４０４３で発生する光がこれらのＬＥＤスタックを介して透過して外部に放射されるので、光損失を減少させることが可能である。
【０５９９】
しかし、本発明の概念がこれに限定されるものではなく、それぞれのピクセルが互いに分離された発光デバイスも提供可能であり、これらの発光デバイスは、回路基板上に個別的に実装されてディスプレイ装置を提供することを可能にする。
【０６００】
加えて、オーミック電極４０２６が第２導電型半導体層４０２３ｂに隣接して第１導電型半導体層４０２３ａ上に形成されるものと説明されるが、オーミック電極４０２６は、第２導電型半導体層４０２３ｂに対向して第１導電型半導体層４０２３ａの表面上に形成されてもよい。この場合、第３ＬＥＤスタック４０４３および第２ＬＥＤスタック４０３３は、オーミック電極４０２６を露出させるようにパターニングされ、インターコネクションライン４０２９の代わりに、オーミック電極４０２６を回路基板に接続する別途のインターコネクションラインが提供される。
【０６０１】
図８０は、例示的な実施例による発光積層構造の断面図である。
【０６０２】
図８０を参照すれば、例示的な実施例による発光積層構造は、複数の順次に積層されるエピタキシャルスタックを含む。複数のエピタキシャルスタックは、基板５０１０上に提供される。
【０６０３】
基板５０１０は、実質的に上部表面および下部表面を有する板状を有する。
【０６０４】
複数のエピタキシャルスタックが基板５０１０の上部表面上に実装され、基板５０１０は、多様な形態で提供可能である。基板５０１０は、絶縁材料で形成される。基板５０１０の材料の例は、ガラス、石英、シリコン、有機ポリマー、有機／無機複合体などを含む。しかし、基板５０１０の材料はこれに限定されず、絶縁特性を有する限り、特に限定されない。例示的な実施例において、基板５０１０は、それぞれのエピタキシャルスタックに発光信号および共通電圧を提供可能な配線部を追加的に含んでもよい。例示的な実施例において、配線部に加えて、基板５０１０は、薄膜トランジスタを含む駆動素子をさらに含んでもよいし、この場合、それぞれのエピタキシャルスタックは、アクティブマトリクス方式で駆動可能である。このために、基板５０１０は、印刷回路基板５０１０として、またはガラス、シリコン、石英、有機ポリマーまたは有機／無機複合体上に形成される配線部および／または駆動素子を有する複合基板として提供可能である。
【０６０５】
複数のエピタキシャルスタックが基板５０１０の上部表面上に順次に積層され、それぞれ発光する。
【０６０６】
例示的な実施例において、それぞれ互いに異なる波長帯域の光を放射する２つ以上のエピタキシャルスタックが提供される。すなわち、互いに異なるエネルギーバンドをそれぞれ有する複数のエピタキシャルスタックが提供される。例示的な実施例において、基板５０１０上のエピタキシャルスタックは、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０を含む３つの順次に積層される層が提供されるものとして示される。
【０６０７】
各エピタキシャルスタックは、多様な波長帯域のうち可視光帯域の色光（ｃｏｌｏｒ  ｌｉｇｈｔ）を放射することができる。最下部エピタキシャルスタックから放射される光は、最も低いエネルギーバンドを有する最も長い波長の色光であり、放射される色光の波長は、下側から上側に向かう順に短くなる。頂部（ｔｏｐ）に配置されるエピタキシャルスタックから放射される光は、最も高いエネルギーバンドを有する最も短い波長の色光である。例えば、第１エピタキシャルスタック５０２０は、第１色光Ｌ１を放射することができ、第２エピタキシャルスタック５０３０は、第２色光Ｌ２を放射することができ、第３エピタキシャルスタック５０４０は、第３色光Ｌ３を放射することができる。第１〜第３色光Ｌ１、Ｌ２およびＬ３は、互いに異なる色光に対応する。第１〜第３色光Ｌ１、Ｌ２およびＬ３は、順次に減少する波長を有する互いに異なる波長帯域の色光であってもよい。すなわち、第１〜第３色光Ｌ１、Ｌ２およびＬ３は、互いに異なる波長帯域を有することができ、色光は、第１色光Ｌ１〜第３色光Ｌ３の順により高いエネルギーのより短い波長帯域であってもよい。しかし、本発明の概念がこれに限定されるものではなく、発光積層構造がマイクロＬＥＤを含む場合、最下部エピタキシャルスタックは、任意のエネルギーバンドを有する光の色を放射することができ、その上に配置されるエピタキシャルスタックは、マイクロＬＥＤの小さなフォームファクタによって、最下部エピタキシャルスタックのエネルギーバンドとは異なるエネルギーバンドを有する光の色を放射することができる。
【０６０８】
例示的な実施例において、第１色光Ｌ１は、赤色光であってもよく、第２色光Ｌ２は、緑色光であってもよいし、第３色光Ｌ３は、青色光であってもよい。
【０６０９】
各エピタキシャルスタックは、基板５０１０の前方方向に光を放射する。特に、１つのエピタキシャルスタックから放射される光は、光路（ｌｉｇｈｔ  ｐａｔｈ）内に位置する他のエピタキシャルスタックを貫通して前方方向に進行する。前方方向は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０が積層される方向に相当することができる。
【０６１０】
以下、前述した前方方向および後方方向に加えて、基板５０１０の「前方」方向を「上部」方向と称し、基板５０１０の「後方」方向を「下部」方向と称することとする。もちろん、「上部」または「下部」という用語は、相対的な方向を示し、発光積層構造の配置および方向によって変化可能である。
【０６１１】
各エピタキシャルスタックは、上部方向に光を放射し、各エピタキシャルスタックは、下部にあるエピタキシャルスタックから放射される光の大部分を透過させる。特に、第１エピタキシャルスタック５０２０から放射される光は、第２エピタキシャルスタック５０３０および第３エピタキシャルスタック５０４０を貫通して前方方向に進行し、第２エピタキシャルスタック５０３０から放射される光は、第３エピタキシャルスタック５０４０を貫通して前方方向に進行する。このために、最下部エピタキシャルスタック以外のエピタキシャルスタックのうちの少なくともいくつか、または好ましくは、すべて光学的に透過性である材料を含むことができる。本明細書で使用される「光学的に透過性である」材料は、全光を透過させる透明材料だけでなく、所定の波長の光を透過させるか、所定の波長の光の一部を透過させる材料も含む。例示的な実施例において、各エピタキシャルスタックは、その下に配置されるエピタキシャルスタックから放射される光の約６０％以上、他の例示的な実施例において約８０％以上、またはさらに他の例示的な実施例において約９０％以上を透過させることができる。
【０６１２】
例示的な実施例による発光積層構造において、それぞれのエピタキシャルスタックに発光信号を印加するための信号ラインは、独立に接続され、よって、それぞれのエピタキシャルスタックは、独立して駆動可能であり、発光積層構造は、各エピタキシャルスタックから光が放射されるかによって多様な色を実現することができる。加えて、互いに異なる波長の光を放射するためのエピタキシャルスタックは、互いの上に垂直に重なり、そのため、狭い面積内に形成される。
【０６１３】
図８１Ａおよび図８１Ｂは、例示的な実施例による発光積層構造を示す断面図である。
【０６１４】
図８１Ａを参照すれば、例示的な実施例による発光積層構造において、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のそれぞれは、間に介在する接着層またはバッファ層を経由して基板５０１０上に提供される。
【０６１５】
接着層５０６１は、基板５０１０および第１エピタキシャルスタック５０２０を基板５０１０上に接着させる。接着層５０６１は、導電性または非導電性材料を含むことができる。接着層５０６１は、その下部に提供される基板５０１０に電気的に接続される必要があるとき、いくつかの区域で導電性を有することができる。接着層５０６１は、透明または不透明材料を含むことができる。例示的な実施例において、不透明材料が基板５０１０に提供され、基板５０１０がその上に形成される配線部などを有するとき、接着層５０６１は、不透明材料、例えば、光吸収材料を含むことができる。接着層５０６１を形成する光吸収材料としては、例えば、エポキシ系ポリマー接着剤を含む多様なポリマー接着剤が使用できる。
【０６１６】
バッファ層は、２つの隣接した層を互いに接着させる構成要素として作用すると同時に、２つの隣接した層間のストレスまたは衝撃を緩和させる役割もする。バッファ層は、２つの隣接したエピタキシャルスタックの間に提供されて、２つの隣接したエピタキシャルスタックを互いに接着させると同時に、２つの隣接したエピタキシャルスタックに影響を及ぼしうるストレスまたは衝撃を緩和させる役割もする。
【０６１７】
バッファ層は、第１および第２バッファ層５０６３および５０６５を含む。第１バッファ層５０６３は、第１および第２エピタキシャルスタック５０２０および５０３０の間に提供され、第２バッファ層５０６５は、第２および第３エピタキシャルスタック５０３０および５０４０の間に提供される。
【０６１８】
バッファ層は、ストレスまたは衝撃を緩和させることができる材料、例えば、外部からのストレスまたは衝撃があるとき、ストレスまたは衝撃を吸収可能な材料を含む。バッファ層は、このような目的のために特定の弾性を有することができる。バッファ層はさらに、接着力を有する材料を含むことができる。加えて、第１および第２バッファ層５０６３および５０６５は、非導電性材料および光学的に透過性である材料を含むことができる。例えば、光学用透明接着剤（ｏｐｔｉｃａｌｌｙ  ｃｌｅａｒ  ａｄｈｅｓｉｖｅ）が第１および第２バッファ層５０６３および５０６５のために使用できる。
【０６１９】
第１および第２バッファ層５０６３および５０６５を形成するための材料は、光学的に透明であり、各エピタキシャルスタックを安定的に付着させながらストレスまたは衝撃を緩衝できる限り、特に限定されない。例えば、第１および第２バッファ層５０６３および５０６５は、ＳＵ−８、多様なレジスト、パリレン、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ベンゾシクロブテン（ＢＣＢ）、スピンオンガラス（ｓｐｉｎ  ｏｎ  ｇｌａｓｓ：ＳＯＧ）などのようなエポキシ系ポリマーを含む有機材料、およびシリコン酸化物、アルミニウム酸化物などのような無機材料で形成される。必要な場合、導電性酸化物がバッファ層として使用されてもよいし、この場合、導電性酸化物は、他の構成要素から絶縁されなければならない。有機材料がバッファ層として使用される場合、有機材料は、接着面に塗布された後、真空状態で高温高圧でボンディングされてもよい。無機材料がバッファ層として使用される場合、無機材料は、接着表面に蒸着された後、化学機械的平坦化（ＣＭＰ）などにより平坦化され、その後、表面はプラズマ処理が処された後、高真空下でボンディングによってボンディングされる。
【０６２０】
図８１Ｂを参照すれば、第１および第２バッファ層５０６３および５０６５のそれぞれは、互いに隣接した２つのエピタキシャルスタックを接着するための接着力向上層５０６３ａまたは５０６５ａと、２つの隣接したエピタキシャルスタック間のストレスまたは衝撃を緩和させるための衝撃吸収層５０６３ｂまたは５０６５ｂとを含むことができる。
【０６２１】
２つの隣接したエピタキシャルスタック間の衝撃吸収層５０６３ｂおよび５０６５ｂは、２つの隣接したエピタキシャルスタックのうちの少なくとも１つがストレスまたは衝撃に露出するとき、ストレスまたは衝撃を吸収する役割をする。
【０６２２】
衝撃吸収層５０６３ｂおよび５０６５ｂを形成する材料は、シリコン酸化物、シリコン窒化物、アルミニウム酸化物などを含むことができるが、これに限定されるものではない。例示的な実施例において、衝撃吸収層５０６３ｂおよび５０６５ｂは、シリコン酸化物を含むことができる。
【０６２３】
例示的な実施例において、ストレスまたは衝撃吸収に加えて、衝撃吸収層５０６３ｂおよび５０６５ｂは、２つの隣接したエピタキシャルスタックを接着するために所定の接着力を有することができる。特に、衝撃吸収層５０６３ｂおよび５０６５ｂは、エピタキシャルスタックへの接着を容易にするために、エピタキシャルスタックの表面エネルギーと類似しているか、同等の表面エネルギーを有する材料を含むことができる。例えば、エピタキシャルスタックの表面にプラズマ処理などにより親水性が付与される場合、親水性エピタキシャルスタックに対する接着性を向上させるために、シリコン酸化物のような親水性材料が衝撃吸収層として使用可能である。
【０６２４】
接着力向上層５０６３ａまたは５０６５ａは、２つの隣接したエピタキシャルスタックを強固に接着させる役割をする。接着力向上層５０６３ａまたは５０６５ａを形成するための材料の例は、ＳＯＧ、ＳＵ−８、多様なレジスト、パリレン、ポリ（メチルメタクリレート）（ＰＭＭＡ）、ベンゾシクロブテン（ＢＣＢ）などのようなエポキシ系ポリマーを含むが、これに限定されるものではない。例示的な実施例において、接着力向上層５０６３ａまたは５０６５ａは、ＳＯＧを含むことができる。
【０６２５】
例示的な実施例において、第１バッファ層５０６３は、第１接着力向上層５０６３ａおよび第１衝撃吸収層５０６３ｂを含むことができ、第２バッファ層５０６５は、第２接着力向上層５０６５ａおよび第２衝撃吸収層５０６５ｂを含むことができる。例示的な実施例において、接着力向上層および衝撃吸収層のそれぞれは、１つの層として提供されてもよいが、これに限定されるものではなく、他の例示的な実施例において、接着力向上層および衝撃吸収層のそれぞれは、複数の層として提供されてもよい。
【０６２６】
例示的な実施例において、接着力向上層および衝撃吸収層を積層する順序は、多様に変更可能である。例えば、衝撃吸収層が接着力向上層上に積層されるか、または、逆に、接着力向上層が衝撃吸収層上に積層されてもよい。加えて、第１バッファ層５０６３および第２バッファ層５０６５において接着力向上層と衝撃吸収層を積層する順序は異なってもよい。例えば、第１バッファ層５０６３では、第１衝撃吸収層５０６３ｂおよび第１接着力向上層５０６３ａが順次に積層され、第２バッファ層５０６５では、第２接着力向上層５０６５ａおよび第２衝撃吸収層５０６５ｂが順次に積層されてもよい。図８１Ｂは、第１衝撃吸収層５０６３ｂが第１バッファ層５０６３において第１接着力向上層５０６３ａ上に積層され、第２衝撃吸収層５０６５ｂが第２バッファ層５０６５において第２接着力向上層５０６５ａ上に積層される、例示的な実施例を示す。
【０６２７】
例示的な実施例において、第１バッファ層５０６３および第２バッファ層５０６５の厚さは、互いに実質的に同一であるか、互いに異なってもよい。第１バッファ層５０６３および第２バッファ層５０６５の厚さは、エピタキシャルスタックの積層工程でエピタキシャルスタックに対する衝撃量を考慮して決定可能である。例示的な実施例において、第１バッファ層５０６３の厚さは、第２バッファ層５０６５の厚さより大きくてよい。特に、第１バッファ層５０６３における第１衝撃吸収層５０６３ｂの厚さは、第２バッファ層５０６５における第２衝撃吸収層５０６５ｂの厚さより大きくてよい。
【０６２８】
例示的な実施例による発光積層構造は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０が順次に積層される工程により製造され、よって、第２エピタキシャルスタック５０３０は、第１エピタキシャルスタック５０２０が積層された後に積層され、第３エピタキシャルスタック５０４０は、第１および第２エピタキシャルスタック５０２０および５０３０がすべて積層された後に積層される。したがって、工程中に第１エピタキシャルスタック５０２０に印加可能なストレスまたは衝撃の量は、第２エピタキシャルスタック５０３０に印加可能なストレスまたは衝撃の量より大きくかつ増加した頻度を有する。特に、第２エピタキシャルスタック５０３０は、その下のスタックが浅い厚さを有する状態で積層されるため、第２エピタキシャルスタック５０３０は、相対的に大きな厚さの下のスタック上に積層される第３エピタキシャルスタック５０４０に加えられるストレスまたは衝撃よりも大きい量のストレスまたは衝撃が施される。例示的な実施例において、第１バッファ層５０６３の厚さは、前述したストレスまたは衝撃の差を補償するために、第２バッファ層５０６５の厚さよりも大きい。
【０６２９】
図８２は、例示的な実施例による発光積層構造の断面図である。
【０６３０】
図８２を参照すれば、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のそれぞれは、それらの間に介在する接着層５０６１および第１および第２バッファ層５０６３および５０６５を経由して基板５０１０上に提供される。
【０６３１】
第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のそれぞれは、順次に配置されるｐ型半導体層５０２５、５０３５および５０４５と、活性層５０２３、５０３３および５０４３と、ｎ型半導体層５０２１、５０３１および５０４１とを含む。
【０６３２】
第１エピタキシャルスタック５０２０のｐ型半導体層５０２５、活性層５０２３およびｎ型半導体層５０２１は、赤色光を放射する半導体材料を含むことができる。
【０６３３】
赤色光を放射する半導体材料の例は、アルミニウムガリウム砒化物（ＡｌＧａＡｓ）、ガリウム砒化リン化物（ＧａＡｓＰ）、アルミニウムガリウムインジウムリン化物（ＡｌＧａＩｎＰ）、ガリウムリン化物（ＧａＰ）などを含むことができる。しかし、赤色光を放射する半導体材料はこれに限定されず、多様な他の材料が使用されてもよい。
【０６３４】
第１ｐ型接触電極５０２５ｐが第１エピタキシャルスタック５０２０のｐ型半導体層５０２５の下に提供される。第１エピタキシャルスタック５０２０の第１ｐ型接触電極５０２５ｐは、単一層または多層金属であってもよい。例えば、第１ｐ型接触電極５０２５ｐは、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｔｉ、Ｓｎ、Ｎｉ、Ｃｒ、Ｗ、Ｃｕなどのような金属またはその合金を含む多様な材料を含むことができる。第１ｐ型接触電極５０２５ｐは、高い反射率を有する金属を含むことができ、よって、第１ｐ型接触電極５０２５ｐは、高い反射率を有する金属に形成されるので、上部方向で第１エピタキシャルスタック５０２０から放射される光の発光効率を増加させることが可能である。
【０６３５】
第１ｎ型接触電極５０２１ｎが第１エピタキシャルスタック５０２０のｎ型半導体層５０２１の上部部分上に提供される。第１エピタキシャルスタック５０２０の第１ｎ型接触電極５０２１ｎは、単一層または多層金属であってもよい。例えば、第１ｎ型接触電極５０２１ｎは、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｔｉ、Ｓｎ、Ｎｉ、Ｃｒ、Ｗ、Ｃｕなどのような金属またはその合金を含む多様な材料で形成される。しかし、第１ｎ型接触電極５０２１ｎの材料は、上述したものに限定されず、よって、他の導電性材料が使用されてもよい。
【０６３６】
第２エピタキシャルスタック５０３０は、順次に配置されるｎ型半導体層５０３１と、活性層５０３３と、ｐ型半導体層５０３５とを含む。ｎ型半導体層５０３１、活性層５０３３およびｐ型半導体層５０３５は、緑色光を放射する半導体材料を含むことができる。緑色光を放射するための材料の例は、インジウムガリウム窒化物（ＩｎＧａＮ）、ガリウム窒化物（ＧａＮ）、ガリウムリン化物（ＧａＰ）、アルミニウムガリウムインジウムリン化物（ＡｌＧａＩｎＰ）およびアルミニウムガリウムリン化物（ＡｌＧａＰ）を含む。しかし、緑色光を放射する半導体材料はこれに限定されず、多様な他の材料が使用されてもよい。
【０６３７】
第２ｐ型接触電極５０３５ｐが第２エピタキシャルスタック５０３０のｐ型半導体層５０３５の下に提供される。第２ｐ型接触電極５０３５ｐは、第１エピタキシャルスタック５０２０と第２エピタキシャルスタック５０３０との間に、または具体的には、第１バッファ層５０６３と第２エピタキシャルスタック５０３０との間に提供される。
【０６３８】
第２ｐ型接触電極５０３５ｐのそれぞれは、透明導電性酸化物（ＴＣＯ）を含むことができる。透明導電性酸化物は、スズ酸化物（ＳｎＯ）、インジウム酸化物（ＩｎＯ２）、亜鉛酸化物（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウムスズ亜鉛酸化物（ＩＴＺＯ）などを含むことができる。透明導電性化合物は、蒸発器、スパッタなどのような化学気相蒸着（ＣＶＤ）、物理気相蒸着（ＰＶＤ）により蒸着される。第２ｐ型接触電極５０３５ｐは、後述する作製工程でエッチングストッパとして機能するために十分な厚さを有し、例えば、透明度が満足する程度に約５００１Å〜約２μｍの厚さを有して提供できる。
【０６３９】
第３エピタキシャルスタック５０４０は、順次に配置されるｐ型半導体層５０４５と、活性層５０４３と、ｎ型半導体層５０４１とを含む。ｐ型半導体層５０４５、活性層５０４３およびｎ型半導体層５０４１は、青色光を放射する半導体材料を含むことができる。青色光を放射する材料の例は、ガリウム窒化物（ＧａＮ）、インジウムガリウム窒化物（ＩｎＧａＮ）、亜鉛セレン化物（ＺｎＳｅ）などを含むことができる。しかし、青色光を放射する半導体材料はこれに限定されず、多様な他の材料が使用されてもよい。
【０６４０】
第３ｐ型接触電極５０４５ｐが第３エピタキシャルスタック５０４０のｐ型半導体層５０４５の下に提供される。第３ｐ型接触電極５０４５ｐは、第２エピタキシャルスタック５０３０と第３エピタキシャルスタック５０４０との間に、または具体的には、第２バッファ層５０６５と第３エピタキシャルスタック５０４０との間に提供される。
【０６４１】
第２エピタキシャルスタック５０３０のｐ型半導体層５０３５と第３エピタキシャルスタック５０４０のｐ型半導体層５０４５との間の第２ｐ型接触電極５０３５ｐおよび第３ｐ型接触電極５０４５ｐは、第２エピタキシャルスタック５０３０および第３エピタキシャルスタック５０４０によって共有される共有電極である。
【０６４２】
第２ｐ型接触電極５０３５ｐと第３ｐ型接触電極５０４５ｐとが少なくとも部分的に互いに接触し、物理的にそして電気的に互いに接続されるため、信号が第２ｐ型接触電極５０３５ｐまたは第３ｐ型接触電極５０４５ｐの少なくとも一部分に印加されるとき、同一の信号が第２エピタキシャルスタック５０３０のｐ型半導体層５０３５および第３エピタキシャルスタック５０４０のｐ型半導体層５０４５に同時に印加される。例えば、第２ｐ型接触電極５０３５ｐおよび第３ｐ型接触電極５０４５ｐのうちの１つに共通電圧が印加されると、共通電圧は、第２ｐ型接触電極５０３５ｐおよび第３ｐ型接触電極５０４５ｐのすべてを介して第２および第３エピタキシャルスタック５０３０および５０４０のそれぞれのｐ型半導体層に印加される。
【０６４３】
図示の例示的な実施例において、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のｎ型半導体層５０２１、５０３１および５０４１およびｐ型半導体層５０２５、５０３５および５０４５がそれぞれ単一層として示されるが、これらの層は、多層であってもよく、超格子層を含んでもよい。加えて、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０の活性層５０２３、５０３３および５０４３は、単一量子井戸構造または多重量子井戸構造を含むことができる。
【０６４４】
例示的な実施例において、共有電極である第２および第３ｐ型接触電極５０３５ｐおよび５０４５ｐは、第２および第３エピタキシャルスタック５０３０および５０４０を実質的に覆う。第２および第３ｐ型接触電極５０３５ｐおよび５０４５ｐは、下のエピタキシャルスタックからの光を透過させるために透明導電性材料を含むことができる。例えば、第２および第３ｐ型接触電極５０３５ｐおよび５０４５ｐのそれぞれは、透明導電性酸化物（ＴＣＯ）を含むことができる。透明導電性酸化物は、スズ酸化物（ＳｎＯ）、インジウム酸化物（ＩｎＯ２）、亜鉛酸化物（ＺｎＯ）、インジウムスズ酸化物（ＩＴＯ）、インジウムスズ亜鉛酸化物（ＩＴＺＯ）などを含むことができる。透明導電性化合物は、蒸発器、スパッタなどのような化学気相蒸着（ＣＶＤ）、物理気相蒸着（ＰＶＤ）によって蒸着される。第２および第３ｐ型接触電極５０３５ｐおよび５０４５ｐは、後述する作製工程でエッチングストッパとして機能するために、十分な厚さ、例えば、透明度が満足する程度に約５００１Å〜約２μｍの厚さが提供できる。
【０６４５】
例示的な実施例において、共通ラインは、第１〜第３ｐ型接触電極５０２５ｐ、５０３５ｐおよび５０４５ｐに接続される。この場合、共通ラインは、共通電圧が印加されるラインである。また、発光信号ラインは、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のｎ型半導体層５０２１、５０３１および５０４１にそれぞれ接続される。共通電圧ＳＣが共通ラインを介して第１ｐ型接触電極５０２５ｐ、第２ｐ型接触電極５０３５ｐおよび第３ｐ型接触電極５０４５ｐに印加され、発光信号は、発光信号ラインを介して第１エピタキシャルスタック５０２０のｎ型半導体層５０２１、第２エピタキシャルスタック５０３０のｎ型半導体層５０３１および第３エピタキシャルスタック５０４０のｎ型半導体層５０４１に印加され、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０の発光を制御する。発光信号は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０にそれぞれ対応する第１〜第３発光信号ＳＲ、ＳＧおよびＳＢを含む。例示的な実施例において、第１発光信号ＳＲは、赤色光に対応する信号であってもよく、第２発光信号ＳＧは、緑色光に対応する信号であってもよいし、第３発光信号ＳＢは、青色光に対応する信号であってもよい。
【０６４６】
上述した図示の例示的な実施例において、共通電圧が第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のｐ型半導体層５０２５、５０３５および５０４５に印加され、発光信号が第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のｎ型半導体層５０２１、５０３１および５０４１に印加されるものと説明されるが、本発明の概念がこれに限定されるものではない。他の例示的な実施例において、共通電圧は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のｎ型半導体層５０２１、５０３１および５０４１に印加され、発光信号は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のｐ型半導体層５０２５、５０３５および５０４５に印加される。
【０６４７】
この方式により、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０は、それぞれのエピタキシャルスタックに印加される発光信号によって駆動される。特に、第１エピタキシャルスタック５０２０は、第１発光信号ＳＲによって駆動され、第２エピタキシャルスタック５０３０は、第２発光信号ＳＧによって駆動され、第３エピタキシャルスタック５０４０は、第３発光信号ＳＢによって駆動される。この場合、第１、第２および第３駆動信号ＳＲ、ＳＧおよびＳＢは、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０に独立して印加され、結果として、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のそれぞれは、独立して駆動される。発光積層構造は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０から上方に放射される第１〜第３色光を組み合わせることにより、多様な色の光を最終的に提供することができる。
【０６４８】
例示的な実施例による発光積層構造は、互いに離隔した互いに異なる平面上で互いに異なる色光を実現するよりは、互いに異なる色光の部分が重なった領域上に提供される方式で色を実現可能で、発光素子の簡素化および集積化を有利な方式で提供することができる。通常の発光素子においては、フルカラーを実現するために、赤色、緑色および青色光のような互いに異なる色を放射する発光素子が一般的に平面上で互いに離隔して配置され、これはそれぞれの発光素子が平面上に配列されるため、相対的に大きな面積を占める。しかし、例示的な実施例による発光積層構造においては、１つの領域で重なる互いに異なる色光を放射する発光素子の部分を有する積層構造を提供することにより、通常の発光素子に比べて著しく小さい面積内でフルカラーを実現することが可能である。したがって、小さい面積内でも高解像度デバイスを製造することが可能である。
【０６４９】
また、例示的な実施例による発光積層構造は、製造中に発生しうる欠陥を著しく減少させる。特に、発光積層構造は、第１〜第３エピタキシャルスタックの順に積層することにより製造され、この場合、第２エピタキシャルスタックは、第１エピタキシャルスタックが積層された状態で積層され、第３エピタキシャルスタックは、第１および第２エピタキシャルスタックのすべてが積層された状態で積層される。しかし、第１〜第３エピタキシャルスタックは、先に別途の仮基板上で製造された後、基板上に搬送されることにより積層されるので、基板上に搬送し、仮基板を除去する段階の途中に欠陥が発生することがあり、第１〜第３エピタキシャルスタックおよび第１〜第３エピタキシャルスタック上の他の構成要素がストレスまたは衝撃に露出することがある。しかし、例示的な実施例による発光積層構造は、隣接したエピタキシャルスタックの間にバッファ層またはストレスまたは衝撃吸収層を含むので、処理中に発生しうる欠陥が減少できる。
【０６５０】
加えて、通常の発光デバイスは、特にマイクロＬＥＤとして実現されるとき、複雑な構造を有し、複雑な製造工程を必要とし、これは、発光素子のそれぞれに対して、それぞれのマイクロＬＥＤの個別的な準備、およびその後のインターコネクションラインなどによる接続のような個別的なコンタクトの形成を必要とする。しかし、例示的な実施例によれば、マイクロＬＥＤ積層構造は、単一基板５０１０上に多層のエピタキシャルスタックを順次に積層した後、多層エピタキシャルスタック上にコンタクトを形成し、最小工程によりラインで接続することにより形成される。また、個別の色のマイクロＬＥＤが個別的に製造されて個別的に実装されるため、複数の発光素子の代わりに、単一スタック構造のみが例示的な実施例により実装される。したがって、製造方法が著しく単純化される。
【０６５１】
例示的な実施例による発光積層構造は、高純度および高効率の色光を提供するために多様な構成要素を追加的に使用してもよい。例えば、例示的な実施例によるマイクロＬＥＤ積層構造は、短波長の光が相対的に長波長の光を放射するエピタキシャルスタックに向かって進行することを遮断するために、波長パスフィルタを含むことができる。
【０６５２】
以下の例示的な実施例では、重複する説明を避けるために、前述した例示的な実施例との相違点が主に説明される。
【０６５３】
図８３は、例示的な実施例による所定の波長に対するパスフィルタを含む発光積層構造の断面図である。
【０６５４】
図８３を参照すれば、例示的な実施例による発光積層構造において、第１波長パスフィルタ５０７１が第１エピタキシャルスタック５０２０と第２エピタキシャルスタック５０３０との間に提供される。
【０６５５】
第１波長パスフィルタ５０７１は、特定の波長の光を選択的に透過させ、第１エピタキシャルスタック５０２０から放射される第１色光を透過させながら、第１色光以外の光を遮断するか、反射させることができる。したがって、第１エピタキシャルスタック５０２０から放射される第１色光は、上部方向に進行できるのに対し、第２および第３エピタキシャルスタック５０３０および５０４０から放射される第２および第３色光は、第１エピタキシャルスタック５０２０に向かう進行が遮断され、第１波長パスフィルタ５０７１によって反射するか、遮断することができる。
【０６５６】
第２および第３色光は、第１色光より相対的に短い波長を有し得る高エネルギー光であり、第１エピタキシャルスタック５０２０に進入するとき、第１エピタキシャルスタック５０２０での付加的な光放射であってもよい。例示的な実施例において、第２および第３色光は、第１波長パスフィルタ５０７１によって第１エピタキシャルスタック５０２０に進入することが遮断される。
【０６５７】
例示的な実施例において、第２波長パスフィルタ５０７３が第２エピタキシャルスタック５０３０と第３エピタキシャルスタック５０４０との間に提供される。第２波長パスフィルタ５０７３は、第１および第２エピタキシャルスタック５０２０および５０３０から放射される第１色光および第２色光を透過させながら、第１および第２色光以外の光は遮断するか、反射させる。したがって、第１および第２エピタキシャルスタック５０２０および５０３０から放射される第１および第２色光は、上部方向に進行できるのに対し、第３エピタキシャルスタック５０４０から放射される第３色光は、第１および第２エピタキシャルスタック５０２０および５０３０に向かう方向への進行が許容されず、第２波長パスフィルタ５０７３によって反射するか、遮断される。
【０６５８】
前述のように、第３色光は、第１および第２色光より短い波長を有する相対的に高エネルギー光であり、第１および第２エピタキシャルスタック５０２０および５０３０に進入するとき、第３色光は、第１および第２エピタキシャルスタック５０２０および５０３０での付加的な放射を誘発することができる。例示的な実施例において、第２波長パスフィルタ５０７３は、第３色光が第１および第２エピタキシャルスタック５０２０および５０３０に進入するのを防止する。
【０６５９】
第１および第２波長パスフィルタ５０７１および５０７３は、多様な形態に形成可能であり、互いに異なる屈折率を有する絶縁膜を交互に積層することにより形成可能である。例えば、透過する光の波長は、ＳｉＯ２およびＴｉＯ２を交互に積層し、ＳｉＯ２およびＴｉＯ２の積層厚さおよび回数を調節することにより決定可能である。互いに異なる屈折率を有する絶縁膜は、ＳｉＯ２、ＴｉＯ２、ＨｆＯ２、Ｎｂ２Ｏ５、ＺｒＯ２、Ｔａ２Ｏ５などを含むことができる。
【０６６０】
第１および第２波長パスフィルタ５０７１および５０７３が互いに異なる屈折率を有する無機絶縁膜を積層して形成される場合、製造工程中のストレスまたは衝撃による欠陥、例えば、剥離またはクラックが発生することがある。しかし、例示的な実施例により、このような欠陥は、衝撃を緩和させるためにバッファ層を提供することにより著しく減少できる。
【０６６１】
例示的な実施例による発光積層構造は、高効率の均一な光を提供するために多様な構成要素を追加的に使用してもよい。例えば、例示的な実施例による発光積層構造は、出光面に多様な凹凸（ｉｒｒｅｇｕｌａｒｉｔｉｅｓ）（または粗面化された表面）を有してもよい。例えば、例示的な実施例による発光積層構造は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のうちの少なくとも１つのｎ型半導体層の上部表面上に形成される凹凸を有してもよい。
【０６６２】
例示的な実施例において、各エピタキシャルスタックの凹凸は、選択的に形成可能である。例えば、凹凸が第１エピタキシャルスタック５０２０上に提供されるか、凹凸が第１および第３エピタキシャルスタック５０２０および５０４０上に提供されるか、または凹凸が第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０上に提供されてもよい。エピタキシャルスタックそれぞれの凹凸は、エピタキシャルスタックそれぞれの放射表面に対応するｎ型半導体層上に提供されてもよい。
【０６６３】
凹凸は、発光効率を高めるために提供され、多角形ピラミッド、半球または任意の配列体で表面粗さを有する平面のような多様な形態で提供されてもよい。凹凸は、多様なエッチング工程により、またはパターニングされたサファイア基板を用いてテクスチャリングされる。
【０６６４】
例示的な実施例において、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０からの第１〜第３色光は、互いに異なる光度を有してもよく、このような光度の差は可視性の差につながる。発光効率は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０の出光面上に凹凸を選択的に形成することにより向上することができ、これは第１〜第３色光間の可視性の差を減少させる。赤色および／または青色に対応する色光は、緑色より低い可視性を有することができ、この場合、第１エピタキシャルスタック５０２０および／または第３エピタキシャルスタック５０４０は、可視性の差を減少させるためにテクスチャリングされる。特に、最下部発光スタックが赤色光を放射するとき、光度は小さくてよい。このような状況で、光効率は、その上部表面に凹凸を形成することにより増加できる。
【０６６５】
上述した構造を有する発光積層構造は、多様な色を表現できる発光素子であり、そのため、ディスプレイデバイスにおいてピクセルとして使用可能である。以下の例示的な実施例において、ディスプレイデバイスは、例示的な実施例による発光積層構造を含むものと説明される。
【０６６６】
図８４は、例示的な実施例によるディスプレイデバイスの平面図であり、図８５は、図８４の部分Ｐ１を示す拡大平面図である。
【０６６７】
図８４および図８５を参照すれば、例示的な実施例によるディスプレイデバイス５１１０は、テキスト、ビデオ、写真、二次元または三次元イメージなどのような任意の視覚的情報をディスプレイすることができる。
【０６６８】
ディスプレイデバイス５１１０は、長方形のような直線面を含む閉多角形、曲面を含む円、楕円など、直線面と曲面との組み合わせを含む半円または半楕円を含む多様な形状で提供可能である。例示的な実施例において、ディスプレイデバイスは、実質的に長方形状を有するものと説明される。
【０６６９】
ディスプレイデバイス５１１０は、イメージをディスプレイするための複数のピクセル５１１０を有する。ピクセル５１１０のそれぞれは、イメージをディスプレイするための最小単位であってもよい。各ピクセル５１１０は、上述した構造を有する発光積層構造を含み、白色光および／または色光を放射することができる。
【０６７０】
例示的な実施例において、各ピクセルは、赤色光を放射する第１ピクセル５１１０Ｒと、緑色光を放射する第２ピクセル５１１０Ｇと、青色光を放射する第３ピクセル５１１０Ｂとを含む。第１〜第３ピクセル５１１０Ｒ、５１１０Ｇおよび５１１０Ｂは、前述した発光積層構造の第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０にそれぞれ対応することができる。
【０６７１】
ピクセル５１１０は、マトリクスに配列される。本明細書で使用される、「マトリクス」に配列されるピクセルは、ピクセル５１１０が行または列に沿って一列に配列されるときだけでなく、ピクセル５１１０が、例えば、ジグザグ状に配列されるように、細部的に特定の変形を有する状態で一般的に行および列に沿うような、任意の繰り返しパターンに配列されるときも意味する。
【０６７２】
図８６は、例示的な実施例によるディスプレイデバイスの構造図である。
【０６７３】
図８６を参照すれば、例示的な実施例によるディスプレイデバイス５１１０は、タイミングコントローラ５３５０と、スキャンドライバ５３１０と、データドライバ５３３０と、配線部と、ピクセルとを含む。ピクセルが複数のピクセルを含む場合、各ピクセルは、配線部を介してスキャンドライバ５３１０、データドライバ５３３０などに個別的に接続される。
【０６７４】
タイミングコントローラ５３５０は、外部から（例えば、イメージデータを伝送するためのシステムから）ディスプレイデバイスを駆動するために必要な多様な制御信号およびイメージデータを受信する。タイミングコントローラ５３５０は、受信されたイメージデータを再配列し、イメージデータをデータドライバ５３３０に伝送する。また、タイミングコントローラ５３５０は、スキャンドライバ５３１０およびデータドライバ５３３０を駆動するために必要なスキャン制御信号およびデータ制御信号を生成し、生成されたスキャン制御信号およびデータ制御信号をスキャンドライバ５３１０およびデータドライバ５３３０に出力する。
【０６７５】
スキャンドライバ５３１０は、タイミングコントローラ５３５０からスキャン制御信号を受信し、対応するスキャン信号を生成する。データドライバ５３３０は、タイミングコントローラ５３５０からデータ制御信号およびイメージデータを受信し、対応するデータ信号を生成する。
【０６７６】
配線部は、複数の信号ラインを含む。配線部は、スキャンドライバ５３１０とピクセルとを接続するスキャンライン５１３０と、データドライバ５３３０とピクセルとを接続するデータライン５１２０とを含む。スキャンライン５１３０は、それぞれのピクセルに接続され、これによって、それぞれのピクセルに対応するスキャンライン５１３０は、第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂ（以下、「５１３０」と通称する）と表記される。
【０６７７】
また、配線部は、タイミングコントローラ５３５０とスキャンドライバ５３１０、タイミングコントローラ５３５０とデータドライバ５３３０、または他の構成要素の間を接続して信号を伝送するラインをさらに含む。
【０６７８】
スキャンライン５１３０は、スキャンドライバ５３１０で生成されたスキャン信号をピクセルに提供する。データドライバ５３３０で生成されたデータ信号は、データライン５１２０に出力される。
【０６７９】
ピクセルは、スキャンライン５１３０およびデータライン５１２０に接続される。ピクセルは、スキャン信号がスキャンライン５１３０から供給されるとき、データライン５１２０から入力されるデータ信号に応答して選択的に発光する。例えば、各フレーム区間の間、各ピクセルは、入力データ信号に対応する輝度で発光する。ブラック輝度に対応するデータ信号が供給されるピクセルは、対応するフレーム区間に光を放射しないことにより、ブラックをディスプレイする。
【０６８０】
例示的な実施例において、ピクセルは、パッシブタイプまたはアクティブタイプで駆動可能である。ディスプレイデバイスがアクティブタイプで駆動されるとき、ディスプレイデバイスは、スキャン信号およびデータ信号に付加して第１および第２ピクセル電源が供給される。
【０６８１】
図８７は、パッシブタイプのディスプレイデバイスの１つのピクセルの回路図である。ピクセルは、Ｒ、ＧおよびＢピクセルのうちの１つであってもよいし、第１ピクセル５１１０Ｒが例として示される。第２および第３ピクセルは、第１ピクセルと実質的に同一の方式で駆動可能なため、第２および第３ピクセルに対する回路図は省略される。
【０６８２】
図８７を参照すれば、第１ピクセル５１１０Ｒは、スキャンライン５１３０とデータライン５１２０との間に接続される発光素子５１５０を含む。発光素子５１５０は、第１エピタキシャルスタック５０２０に対応することができる。第１エピタキシャルスタック５０２０は、ｐ型半導体層とｎ型半導体層との間に閾値電圧以上の電圧が印加されるとき、印加された電圧の大きさに対応する輝度で光を放射する。特に、第１ピクセル５１１０Ｒの発光は、第１スキャンライン５１３０Ｒに印加されるスキャン信号および／またはデータライン５１２０に印加されるデータ信号の電圧を制御することにより制御可能である。
【０６８３】
図８８は、アクティブタイプのディスプレイデバイスの第１ピクセルの回路図である。
【０６８４】
ディスプレイデバイスがアクティブタイプの場合、第１ピクセル５１１０Ｒは、スキャン信号およびデータ信号に付加して第１および第２ピクセル電源ＥＬＶＤＤおよびＥＬＶＳＳがさらに供給されてもよい。
【０６８５】
図８８を参照すれば、第１ピクセル５１１０Ｒは、発光素子１５０と、それに接続されるトランジスタ部とを含む。発光素子１５０は、第１エピタキシャルスタック５０２０に対応することができ、発光素子１５０のｐ型半導体層は、トランジスタ部を経由して第１ピクセル電源ＥＬＶＤＤに接続され、ｎ型半導体層は、第２ピクセル電源ＥＬＶＳＳに接続される。第１ピクセル電源ＥＬＶＤＤおよび第２ピクセル電源ＥＬＶＳＳは、互いに異なる電位を有してもよい。例えば、第２ピクセル電源ＥＬＶＳＳは、少なくとも発光素子の閾値電圧だけ第１ピクセル電源ＥＬＶＤＤより低い電位を有してもよい。これら発光素子のそれぞれは、トランジスタ部によって制御される駆動電流に対応する輝度で発光する。
【０６８６】
例示的な実施例により、トランジスタ部は、第１および第２トランジスタＭ１およびＭ２およびストレージキャパシタＣｓｔを含む。しかし、本発明の概念がこれに限定されるものではなく、トランジスタ部の構造は変化可能である。
【０６８７】
第１トランジスタＭ１（例えば、スイッチングトランジスタ）のソース電極は、データライン５１２０に接続され、ドレイン電極は、第１ノードＮ１に接続される。また、第１トランジスタＭ１のゲート電極は、第１スキャンライン５１３０Ｒに接続される。第１トランジスタＭ１をターンオン可能な電圧のスキャン信号が第１スキャンライン５１３０Ｒからデータライン５１２０に供給されると、第１トランジスタＭ１がターンオンされて第１ノードＮ１を電気的に接続する。対応するフレームのデータ信号は、データライン５１２０に供給され、よって、データ信号が第１ノードＮ１に伝送される。第１ノードＮ１に伝送されたデータ信号は、ストレージキャパシタＣｓｔに充電される。
【０６８８】
第２トランジスタＭ２のソース電極は、第１ピクセル電源ＥＬＶＤＤに接続され、ドレイン電極は、発光素子のｎ型半導体層に接続される。第２トランジスタＭ２のゲート電極は、第１ノードＮ１に接続される。第２トランジスタＭ２は、第１ノードＮ１の電圧に対応して発光素子に供給される駆動電流量を制御する。
【０６８９】
ストレージキャパシタＣｓｔの１つの電極は、第１ピクセル電源ＥＬＶＤＤに接続され、他の１つの電極は、第１ノードＮ１に接続される。ストレージキャパシタＣｓｔは、第１ノードＮ１に供給されるデータ信号に対応する電圧を充電し、次のフレームのデータ信号が供給されるまで充電された電圧を保持する。
【０６９０】
図８８は、２つのトランジスタを含むトランジスタ部を示す。しかし、本発明の概念がこれに限定されるものではなく、トランジスタ部の構造に多様な変形が可能である。例えば、トランジスタ部は、より多いトランジスタ、キャパシタなどを含むことができる。加えて、第１および第２トランジスタ、ストレージキャパシタおよびラインの特定の構造が示されないものの、第１および第２トランジスタ、ストレージキャパシタおよびラインは特に限定されず、多様に提供可能である。
【０６９１】
ピクセルは、本発明の概念の範囲内で多様な構造で実現できる。以下、例示的な実施例によるピクセルをパッシブマトリクスタイプのピクセルを参照して説明する。
【０６９２】
図８９は、例示的な実施例によるピクセルの平面図であり、図９０Ａおよび図９０Ｂは、それぞれ図８９のＩ−Ｉ’およびＩＩ−ＩＩ’線に沿った断面図である。
【０６９３】
図８９、図９０Ａおよび図９０Ｂを参照すれば、平面図からみて、例示的な実施例によるピクセルは、複数のエピタキシャルスタックが積層される発光領域と、発光領域を取り囲む周辺領域とを含む。複数のエピタキシャルスタックは、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０を含む。
【０６９４】
平面図からみて、例示的な実施例によるピクセルは、複数のエピタキシャルスタックが積層される発光領域を有する。発光領域の少なくとも一側には、配線部を第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０に接続するためのコンタクトが提供される。コンタクトは、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０に共通電圧を印加するための第１および第２共通コンタクト５０５０ＧＣおよび５０５０ＢＣと、第１エピタキシャルスタック５０２０に発光信号を提供するための第１コンタクト５０２０Ｃと、第２エピタキシャルスタック５０３０に発光信号を提供するための第２コンタクト５０３０Ｃと、第３エピタキシャルスタック５０４０に発光信号を提供するための第３コンタクト５０４０Ｃとを含む。
【０６９５】
例示的な実施例において、積層構造は、共通電圧が印加される第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０の半導体層の極性に応じて変化可能である。すなわち、第１および第２共通コンタクト５０５０ＧＣおよび５０５０ＢＣに関連し、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のそれぞれに共通電圧を印加するために提供される接触電極が存在する場合、このような接触電極は、「第１〜第３共通接触電極」として言及され、第１〜第３接触電極は、共通電圧がｐ型半導体層に印加されるとき、それぞれ「第１〜第３ｐ型接触電極」であってもよい。共通電圧がｎ型半導体層に印加される例示的な実施例において、第１〜第３共通接触電極は、それぞれ第１〜第３ｎ型接触電極であってもよい。以下、共通電圧がｐ型半導体層に印加されるものと説明し、そのため、第１〜第３共通接触電極は、それぞれ第１〜第３ｐ型接触電極に相当するものと説明する。
【０６９６】
例示的な実施例において、平面図からみて、第１および第２共通コンタクト５０５０ＧＣおよび５０５０ＢＣおよび第１〜第３コンタクト５０２０Ｃ、５０３０Ｃおよび５０４０Ｃは、多様な位置に提供可能である。例えば、発光積層構造が実質的に正方形状を有する場合、第１および第２共通コンタクト５０５０ＧＣおよび５０５０ＢＣおよび第１〜第３コンタクト５０２０Ｃ、５０３０Ｃおよび５０４０Ｃは、正方形の各角に相当する領域に配置される。しかし、第１および第２共通コンタクト５０５０ＧＣおよび５０５０ＢＣおよび第１〜第３コンタクト５０２０Ｃ、５０３０Ｃおよび５０４０Ｃの位置はこれに限定されず、発光積層構造の形状によって多様な変形が適用可能である。
【０６９７】
複数のエピタキシャルスタックは、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０を含む。第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のそれぞれに発光信号を提供するための第１〜第３発光信号ライン、および第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のそれぞれに共通電圧を提供するための共通ラインと接続される。例示的な実施例において、第１〜第３発光信号ラインは、第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂに相当することができ、共通ラインは、データライン５１２０に相当することができる。したがって、第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂおよびデータライン５１２０は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０にそれぞれ接続される。
【０６９８】
例示的な実施例において、第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂは、実質的に第１方向（例えば、図示の横方向）に延びてもよい。データライン５１２０は、実質的に第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂと交差する第２方向（例えば、図示の縦方向）に延びてもよい。しかし、第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂおよびデータライン５１２０の延長方向はこれに限定されず、ピクセルの配列によって多様な変形が適用可能である。
【０６９９】
データライン５１２０および第１ｐ型接触電極５０２５ｐは、実質的に第１エピタキシャルスタック５０２０のｐ型半導体層に共通電圧を同時に提供しながら、第１方向と交差する第２方向に延びる。したがって、データライン５１２０と第１ｐ型接触電極５０２５ｐは、実質的に同一の構成要素であってもよい。以下、第１ｐ型接触電極５０２５ｐは、データライン５１２０と称され、その逆であってもよい。
【０７００】
第１ｐ型接触電極５０２５ｐと第１エピタキシャルスタック５０２０との間のオーミック接触のためのオーミック電極５０２５ｐ’が第１ｐ型接触電極５０２５ｐが提供される発光領域上に提供される。
【０７０１】
第１スキャンライン５１３０Ｒは、第１コンタクトホールＣＨ１を介して第１エピタキシャルスタック５０２０に接続され、データライン５１２０は、オーミック電極５０２５ｐ’を経由して接続される。第２スキャンライン５１３０Ｇは、第２コンタクトホールＣＨ２を介して第２エピタキシャルスタック５０３０に接続され、データライン５１２０は、第４ａおよび第４ｂコンタクトホールＣＨ４ａおよびＣＨ４ｂを介して接続される。第３スキャンライン５１３０Ｂは、第３コンタクトホールＣＨ３を介して第３エピタキシャルスタック５０４０に接続され、データライン５１２０は、第５ａおよび第５ｂコンタクトホールＣＨ５ａおよびＣＨ５ｂを介して接続される。
【０７０２】
バッファ層、接触電極、波長パスフィルタなどが基板５０１０と第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０との間にそれぞれ提供される。以下、例示的な実施例によるピクセルを積層順に説明する。
【０７０３】
例示的な実施例により、第１エピタキシャルスタック５０２０が間に介在する接着層５０６１を経由して基板５０１０上に提供される。第１エピタキシャルスタック５０２０には、ｐ型半導体層、活性層およびｎ型半導体層が下側から上側に順次に配置される。
【０７０４】
第１絶縁膜５０８１が第１エピタキシャルスタック５０２０の下部表面、すなわち、基板５０１０に向かう表面上に積層される。複数のコンタクトホールが第１絶縁膜５０８１内に形成される。コンタクトホールには、第１エピタキシャルスタック５０２０のｐ型半導体層と接触するオーミック電極５０２５ｐ’が提供される。オーミック電極５０２５ｐ’は、多様な材料を含むことができる。例示的な実施例において、ｐ型オーミック電極５０２５ｐ’に対応するオーミック電極５０２５ｐ’は、Ａｕ／Ｚｎ合金またはＡｕ／Ｂｅ合金を含むことができる。この場合、オーミック電極５０２５ｐ’の材料は、Ａｇ、Ａｌ、Ａｕなどより反射率が低いため、追加的な反射電極がさらに配置されてもよい。追加的な反射電極として、Ａｇ、Ａｕなどが使用され、Ｔｉ、Ｎｉ、Ｃｒ、Ｔａなどが隣接した構成要素への接着のための接着層として配置される。この場合、接着層は、Ａｇ、Ａｕなどを含む反射電極の上部および下部表面上に薄く蒸着される。
【０７０５】
第１ｐ型接触電極５０２５ｐおよびデータライン５１２０は、オーミック電極５０２５ｐ’と接触する。第１ｐ型接触電極５０２５ｐ（データライン５１２０としても機能する）は、第１絶縁膜５０８１と接着層５０６１との間に提供される。
【０７０６】
平面図からみて、第１ｐ型接触電極５０２５ｐは、第１ｐ型接触電極５０２５ｐが第１エピタキシャルスタック５０２０と重なるか、より具体的には、第１エピタキシャルスタック５０２０の発光領域の大部分またはすべてを覆いかつ、発光領域と重なる形態で提供されてもよい。第１ｐ型接触電極５０２５ｐは、反射性材料を含み、第１ｐ型接触電極５０２５ｐが第１エピタキシャルスタック５０２０からの光を反射させることができる。第１絶縁膜５０８１も、反射特性を有するように形成され、第１エピタキシャルスタック５０２０からの光の反射を助けることができる。例えば、第１絶縁膜５０８１は、全方位反射器（ＯＤＲ）構造を有することができる。
【０７０７】
また、第１ｐ型接触電極層５０２５ｐの材料は、第１エピタキシャルスタック５０２０から放射される光に対して高い反射率を有する金属から選択され、第１エピタキシャルスタック５０２０から放射される光の反射率を最大化する。例えば、第１エピタキシャルスタック５０２０が赤色光を放射する場合、赤色光に対して高い反射率を有する金属、例えば、Ａｕ、Ａｌ、Ａｇなどが第１ｐ型接触電極層５０２５ｐの材料として使用可能である。Ａｕは、第２および第３エピタキシャルスタック５０３０および５０４０から放射される光（例えば、緑色光および青色光）に対して高い反射率を有さず、そのため、第２および第３エピタキシャルスタック５０３０および５０４０から放射される光による色混合を減少させることができる。
【０７０８】
第１波長パスフィルタ５０７１および第１ｎ型接触電極５０２１ｎが第１エピタキシャルスタック５０２０の上部表面上に提供される。例示的な実施例において、第１ｎ型接触電極５０２１ｎは、例えば、Ａｕ／Ｔｅ合金またはＡｕ／Ｇｅ合金を含む多様な金属および金属合金を含むことができる。
【０７０９】
第１波長パスフィルタ５０７１は、第１エピタキシャルスタック５０２０の上部表面上に提供されて、第１エピタキシャルスタック５０２０の実質的にすべての発光領域を覆う。
【０７１０】
第１ｎ型接触電極５０２１ｎは、第１コンタクト５０２０Ｃに対応する領域に提供され、導電性材料を含むことができる。第１波長パスフィルタ５０７１にはコンタクトホールが提供され、コンタクトホールを介して第１ｎ型接触電極５０２１ｎが第１エピタキシャルスタック５０２０の上部表面上のｎ型半導体層と接触する。
【０７１１】
第１バッファ層５０６３は、第１エピタキシャルスタック５０２０上に提供され、第２ｐ型接触電極５０３５ｐおよび第２エピタキシャルスタック５０３０は、第１バッファ層５０６３上に順次に提供される。第２エピタキシャルスタック５０３０には、ｐ型半導体層、活性層およびｎ型半導体層が下側から上側に順次に配置される。
【０７１２】
例示的な実施例において、第２エピタキシャルスタック５０３０の第１コンタクト５０２０Ｃに対応する領域が除去されて、第１ｎ型接触電極５０２１ｎの上部表面の一部分を露出させる。また、第２エピタキシャルスタック５０３０は、第２ｐ型接触電極５０３５ｐより小さい面積を有してもよい。第１共通コンタクト５０５０ＧＣに対応する領域が第２エピタキシャルスタック５０３０から除去されて、第２ｐ型接触電極５０３５ｐの上部表面の一部分を露出させる。
【０７１３】
第２波長パスフィルタ５０７３、第２バッファ層５０６５および第３ｐ型接触電極５０４５ｐが第２エピタキシャルスタック５０３０上に順次に提供される。第３エピタキシャルスタック５０４０が第３ｐ型接触電極５０４０ｐ上に提供される。第３エピタキシャルスタック５０４０には、ｎ型半導体層、活性層およびｐ型半導体層が下側から上側に順次に配置される。
【０７１４】
第３エピタキシャルスタック５０４０は、第２エピタキシャルスタック５０３０より小さい面積を有してもよい。第３エピタキシャルスタック５０４０は、第３ｐ型接触電極５０４５ｐより小さい面積を有してもよい。第２共通コンタクト５０５０ＢＣに対応する領域が第３エピタキシャルスタック５０４０から除去されて、第３ｐ型接触電極５０４５ｐの上部表面の一部分を露出させる。
【０７１５】
第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０の積層構造を覆う第２絶縁膜５０８３が第３エピタキシャルスタック５０４０上に提供される。第２絶縁膜５０８３は、多様な有機／無機絶縁材料を含むことができるが、これに限定されるものではない。例えば、第２絶縁膜５０８３は、シリコン窒化物およびシリコン酸化物を含む無機絶縁材料、またはポリイミドを含む有機絶縁材料を含むことができる。
【０７１６】
第１コンタクトホールＣＨ１は、第２絶縁膜５０８３内に形成されて、第１コンタクト５０２０Ｃ内に提供される第１ｎ型接触電極５０２１ｎの上部表面を露出させる。第１スキャンラインは、第１コンタクトホールＣＨ１を介して第１ｎ型接触電極５０２１ｎに接続される。
【０７１７】
第３絶縁膜５０８５が第２絶縁膜５０８３上に提供される。第３絶縁膜５０８５は、第２絶縁膜５０８３と実質的に同一または異なる材料を含むことができる。第３絶縁膜５０８５は、多様な有機／無機絶縁材料を含むことができるが、これに限定されるものではない。
【０７１８】
第２および第３スキャンライン５１３０Ｇおよび５１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢは、第３絶縁膜５０８５上に提供される。
【０７１９】
第３絶縁膜５０８５には、第２コンタクト５０３０Ｃにおいて第２エピタキシャルスタック５０３０の上部表面を露出させるための、すなわち、第２エピタキシャルスタック５０３０のｎ型半導体層を露出させるための第２コンタクトホールＣＨ２と、第３コンタクト５０４０Ｃにおいて第３エピタキシャルスタック５０４０の上部表面を露出させるための、すなわち、第３エピタキシャルスタック５０４０のｎ型半導体層を露出させるための第３コンタクトホールＣＨ３と、第１共通コンタクト５０５０ＧＣにおいて第１ｐ型接触電極５０２５ｐの上部表面および第２ｐ型接触電極５０３５ｐの上部表面を露出させるための第４ａおよび第４ｂコンタクトホールＣＨ４ａおよびＣＨ４ｂと、第２共通コンタクト５０５０ＢＣにおいて第１ｐ型接触電極５０２５ｐの上部表面および第３ｐ型接触電極５０４５ｐの上部表面を露出させるための第５ａおよび第５ｂコンタクトホールＣＨ５ａおよびＣＨ５ｂとが提供される。
【０７２０】
第２スキャンライン５１３０Ｇは、第２コンタクトホールＣＨ２を介して第２エピタキシャルスタック５０３０のｎ型半導体層に接続される。第３スキャンライン５１３０Ｂは、第３コンタクトホールＣＨ３を介して第３エピタキシャルスタック５０４０のｎ型半導体層に接続される。
【０７２１】
データライン５１２０は、第４ａおよび第４ｂコンタクトホールＣＨ４ａおよびＣＨ４ｂおよび第１ブリッジ電極ＢＲＧを介して第２ｐ型接触電極５０３５ｐに接続される。データライン５１２０はさらに、第５ａおよび第５ｂコンタクトホールＣＨ５ａおよびＣＨ５ｂおよび第２ブリッジ電極ＢＲＢを介して第３ｐ型接触電極５０４５ｐに接続される。
【０７２２】
例示的な実施例において、第２および第３スキャンライン５１３０Ｇおよび５１３０Ｂは、互いに直接接触する第２および第３エピタキシャルスタック５０３０および５０４０のｎ型半導体層に電気的に接続されるものとして示されている。しかし、他の例示的な実施例において、第２および第３ｎ型接触電極が第２および第３スキャンライン５１３０Ｇおよび５１３０Ｂと第２および第３エピタキシャルスタック５０３０および５０４０のｎ型半導体層との間にさらに提供されてもよい。
【０７２３】
例示的な実施例により、凹凸が第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０の上部表面上に、すなわち、第１〜第３エピタキシャルスタックのｎ型半導体層の上部表面上に選択的に提供可能である。各凹凸は、発光領域に対応する部分にのみ提供され、または各半導体層の全体上部表面にわたって提供されてもよい。
【０７２４】
加えて、例示的な実施例において、実質的に非透過性の膜がピクセルの側面に対応する第２および／または第３絶縁膜５０８３および５０８５の側面上にさらに提供されてもよい。非透過性の膜は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０からの光がピクセルの側面を介して放射されるのを防止するために提供される、光吸収性または反射性材料を含む光遮断膜である。
【０７２５】
例示的な実施例において、光学的に非透過性の膜は、単一または多層金属として形成されてもよい。例えば、光学的に非透過性の膜は、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｔｉ、Ｓｎ、Ｎｉ、Ｃｒ、Ｗ、Ｃｕなどの金属またはその合金を含む多様な材料で形成される。
【０７２６】
光学的に非透過性の膜は、金属またはその合金のような材料で形成される別途の層として第２絶縁膜５０８３の側面上に提供される。
【０７２７】
光学的に非透過性の膜は、第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢのうちの少なくとも１つから側方向に延びる形態で提供されてもよい。この場合、第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢのうちの１つから延びる光学的に非透過性の膜は、他の導電性構成要素に電気的に接続されない限度内で提供される。
【０７２８】
加えて、第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢとは別途に形成される実質的に非透過性の膜が、同一の層上に、そして第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢのうちの少なくとも１つを形成する同一の工程中に実質的に同一の材料を用いて提供される。この場合、非透過性の膜は、第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢから電気的に絶縁される。
【０７２９】
代案的に、光学的に非透過性のフィルムが別途に提供されないとき、第２および第３絶縁膜５０８３および５０８５が光学的に非透過性の膜として機能することができる。第２および第３絶縁膜５０８３および５０８５が光学的に非透過性の膜として使用されるとき、第２および第３絶縁膜５０８３および５０８５は、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０の上部部分（前方方向）に対応する領域に提供されないことにより、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０から放射される光が前方方向に進行することを許容する。
【０７３０】
実質的に非透過性の膜は、光を吸収するか、反射させることにより、光の透過を遮断する限り、特に限定されない。例示的な実施例において、非透過性の膜は、分布ブラッグ反射器（ＤＢＲ）誘電体ミラー、絶縁膜上に形成される金属反射膜、または黒色の有機ポリマー膜であってもよい。金属反射膜が非透過性膜として使用される場合、金属反射膜は、他のピクセル内の構成要素から電気的に分離されるフローティング状態であってもよい。
【０７３１】
ピクセルの側面上に非透過性膜を提供することにより、特定のピクセルから放射される光が隣接したピクセルに影響を及ぼすか、または隣接したピクセルから放射される光と色が混合される現象を防止することができる。
【０７３２】
上記のような構造を有するピクセルは、基板５０１０上に第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０を順次に積層し、順次にパターニングして製造され、これについて以下に説明する。
【０７３３】
図９１Ａ〜図９１Ｃは、第１〜第３エピタキシャルスタックを基板上に積層する工程を示す、図８９のＩ−Ｉ’線に沿った断面図である。
【０７３４】
図９１Ａを参照すれば、第１エピタキシャルスタック５０２０が基板５０１０上に形成される。
【０７３５】
第１エピタキシャルスタック５０２０およびオーミック電極５０２５ｐ’は、第１仮基板５０１０ｐ上に形成される。例示的な実施例において、第１仮基板５０１０ｐは、第１エピタキシャルスタック５０２０を形成するためのＧａＡｓ基板のような半導体基板であってもよい。第１エピタキシャルスタック５０２０は、ｎ型半導体層、活性層およびｐ型半導体層を第１仮基板５０１０ｐ上に積層する方式で作製される。その上に形成されるコンタクトホールを有する第１絶縁膜５０８１が第１仮基板５０１０ｐ上に形成され、オーミック電極５０２５ｐ’が第１絶縁膜５０８１のコンタクトホール内に形成される。
【０７３６】
オーミック電極５０２５ｐ’は、第１仮基板５０１０ｐ上に第１絶縁膜５０８１を形成し、フォトレジストを塗布し、フォトレジストをパターニングし、パターニングされたフォトレジスト上にオーミック電極５０２５ｐ’材料を蒸着した後、フォトレジストパターンをリフトオフすることにより形成される。しかし、オーミック電極５０２５ｐ’を形成する方法はこれに限定されない。例えば、オーミック電極５０２５ｐ’は、第１絶縁膜５０８１を形成し、第１絶縁膜５０８１をフォトリソグラフィーによりパターニングし、オーミック電極膜５０２５ｐ’をオーミック電極膜５０２５ｐ’材料で形成した後、オーミック電極膜５０２５ｐ’をフォトリソグラフィーによりパターニングすることにより形成される。
【０７３７】
（データライン５１２０としても機能する）第１ｐ型接触電極層５０２５ｐは、オーミック電極５０２５ｐ’がその上に形成される第１仮基板５０１０ｐ上に形成される。第１ｐ型接触電極層５０２５ｐは、反射性材料を含むことができる。第１ｐ型接触電極層５０２５ｐは、例えば、金属性材料を蒸着した後、フォトリソグラフィーを利用してパターニングすることにより形成される。
【０７３８】
第１仮基板５０１０ｐ上に形成される第１エピタキシャルスタック５０２０は、間に介在する接着層５０６１を経由して基板５０１０に反転して付着する。
【０７３９】
第１エピタキシャルスタック５０２０が基板５０１０に付着した後、第１仮基板５０１０ｐが除去される。第１仮基板５０１０ｐは、ウェットエッチング、ドライエッチング、物理的除去、レーザリフトオフなどのような多様な方法により除去可能である。
【０７４０】
図９１Ｂを参照すれば、第１仮基板５０１０ｐが除去された後、第１ｎ型接触電極５０２１ｎ、第１波長パスフィルタ５０７１および第１接着力向上層５０６３ａが第１エピタキシャルスタック５０２０上に形成される。第１ｎ型接触電極５０２１ｎは、導電性材料を蒸着した後、フォトリソグラフィー工程によりパターニングすることにより形成される。第１波長パスフィルタ５０７１は、互いに異なる屈折率を有する絶縁膜を交互に積層することにより形成可能である。
【０７４１】
第１仮基板５０１０ｐの除去後、凹凸が第１エピタキシャルスタック５０２０の上部表面（ｎ型半導体層）上に形成される。凹凸は、多様なエッチング工程を利用したテクスチャリングによって形成される。例えば、凹凸は、マイクロフォト工程を利用したドライエッチング、結晶特性を利用したウェットエッチング、サンドブラスティングのような物理的方法を利用したテクスチャリング、イオンビームエッチング、ブロックコポリマーのエッチング速度の差によるテクスチャリングなどのような多様な方法で形成可能である。
【０７４２】
第２エピタキシャルスタック５０３０、第２ｐ型接触電極層５０３５ｐおよび第１衝撃吸収層５０６３ｂが別途の第２仮基板５０１０ｑ上に形成される。
【０７４３】
第２仮基板５０１０ｑは、サファイア基板であってもよい。第２エピタキシャルスタック５０３０は、ｎ型半導体層、活性層およびｐ型半導体層を第２仮基板５０１０ｑ上に形成することにより作製できる。
【０７４４】
第２仮基板５０１０ｑ上に形成された第２エピタキシャルスタック５０３０は、第１エピタキシャルスタック５０２０上に反転して付着する。この場合、第１接着力向上層５０６３ａおよび第１衝撃吸収層５０６３ｂは、互いに向かい合うように配置された後に結合される。例示的な実施例において、第１接着力向上層５０６３ａおよび第１衝撃吸収層５０６３ｂは、それぞれＳＯＧおよびシリコン酸化物のような多様な材料を含むことができる。
【０７４５】
付着後、第２仮基板５０１０ｑが除去される。第２仮基板５０１０ｑは、ウェットエッチング、ドライエッチング、物理的除去、レーザリフトオフなどのような多様な方法により除去可能である。
【０７４６】
例示的な実施例により、第２仮基板５０１０ｑ上に形成された第２エピタキシャルスタック５０３０を基板５０１０上に付着させる工程で、そして第２仮基板５０１０ｑを第２エピタキシャルスタック５０３０から除去する工程で、第１エピタキシャルスタック５０２０、第２エピタキシャルスタック５０３０、第１波長パスフィルタ５０７１および第２ｐ型接触電極５０３５ｐに印加される衝撃は、第１バッファ層５０６３によって、特に、第１バッファ層５０６３内の第１衝撃吸収層５０６３ｂによって吸収および／または緩和される。これは、第１エピタキシャルスタック５０２０、第２エピタキシャルスタック５０３０、第１波長パスフィルタ５０７１および第２ｐ型接触電極５０３５ｐで、そうでなければ、発生しうるクラッキング（ｃｒａｃｋｉｎｇ）および剥離を最小化する。より具体的には、第１波長パスフィルタ５０７１が第１エピタキシャルスタック５０２０の上部表面上に形成されるとき、第１波長パスフィルタ５０７１が第２エピタキシャルスタック５０３０側上に形成されるときと比較して剥離が発生する可能性が著しく減少する。第１波長パスフィルタ５０７１が第２エピタキシャルスタック５０３０の上部表面上に形成された後、第１エピタキシャルスタック５０２０側に付着するとき、第２仮基板５０１０ｑを除去する工程で発生する衝撃によって、第１波長パスフィルタ５０７１の剥離欠陥が発生することがある。しかし、例示的な実施例により、第１エピタキシャルスタック５０２０側上に形成される第１波長パスフィルタ５０７１に加えて、第１衝撃吸収層５０６３ｂによる衝撃吸収効果が剥離のような欠陥の発生を防止することができる。
【０７４７】
図９１Ｃを参照すれば、第２波長パスフィルタ５０７３および第２接着力向上層５０６５ａが、第２仮基板５０１０ｑが除去された第２エピタキシャルスタック５０３０上に形成される。
【０７４８】
第２波長パスフィルタ５０７３は、互いに異なる屈折率を有する絶縁膜を交互に積層することにより形成可能である。
【０７４９】
凹凸が、第２仮基板の除去後、第２エピタキシャルスタック５０３０の上部表面（ｎ型半導体層）上に形成される。凹凸は、多様なエッチング工程によりテクスチャリングされるか、第２仮基板のためのパターニングされたサファイア基板を用いることにより形成される。
【０７５０】
第３エピタキシャルスタック５０４０、第３ｐ型接触電極層５０４５ｐおよび第２衝撃吸収層５０６５ｂが別途の第３仮基板５０１０ｒ上に形成される。
【０７５１】
第３仮基板５０１０ｒは、サファイア基板であってもよい。第３エピタキシャルスタック５０４０は、ｎ型半導体層、活性層およびｐ型半導体層を第３仮基板５０１０ｒ上に形成することにより作製できる。
【０７５２】
第３仮基板５０１０ｒ上に形成された第３エピタキシャルスタック５０４０は、第２エピタキシャルスタック５０３０上に反転して付着する。この場合、第２接着力向上層５０６５ａおよび第２衝撃吸収層５０６５ｂは、互いに向かい合うように配置された後に結合される。例示的な実施例において、第２接着力向上層５０６５ａおよび第２衝撃吸収層５０６５ｂは、それぞれＳＯＧおよびシリコン酸化物のような多様な材料を含むことができる。
【０７５３】
付着後、第３仮基板５０１０ｒが除去される。第３仮基板５０１０ｒは、ウェットエッチング、ドライエッチング、物理的除去、レーザリフトオフなどのような多様な方法により除去可能である。
【０７５４】
例示的な実施例により、第３仮基板５０１０ｒ上に形成された第３エピタキシャルスタック５０４０を基板５０１０上に付着させる工程で、そして第３仮基板５０１０ｒを第３エピタキシャルスタック５０４０から除去する工程で、第２および第３エピタキシャルスタック５０３０および５０４０、第２波長パスフィルタ５０７３および第３ｐ型接触電極５０４５ｐに印加される衝撃は、第２バッファ層５０６５によって、特に、第２バッファ層５０６５内の第２衝撃吸収層５０６５ｂによって吸収および／または緩和される。
【０７５５】
したがって、第１〜第３エピタキシャルスタック５０２０、５０３０および５０４０のすべてが基板５０１０上に積層される。
【０７５６】
凹凸が、第３仮基板の除去後、第３エピタキシャルスタック５０４０の上部表面（ｎ型半導体層）上に形成される。凹凸は、多様なエッチング工程によりテクスチャリングされるか、第３仮基板５０１０ｒのためのパターニングされたサファイア基板を用いることにより形成されてもよい。
【０７５７】
以下、例示的な実施例による積層型エピタキシャルスタックをパターニングしてピクセルを製造する方法を説明する。
【０７５８】
図９２、図９４、図９６、図９８、図１００、図１０２および図１０４は、例示的な実施例により基板上にピクセルを製造する方法を順次に示す平面図である。
【０７５９】
図９３Ａ、図９３Ｂ、図９５Ａ、図９５Ｂ、図９７Ａ、図９７Ｂ、図９９Ａ、図９９Ｂ、図１０１Ａ、図１０１Ｂ、図１０３Ａ、図１０３Ｂ、図１０５Ａおよび図１０５Ｂは、それぞれ対応する図のＩ−Ｉ’線およびＩＩ−ＩＩ’線に沿った図である。
【０７６０】
図９２、図９３Ａおよび図９３Ｂを参照すれば、まず、第３エピタキシャルスタック５０４０がパターニングされる。発光領域を除いた第３エピタキシャルスタック５０４０の大部分が除去され、特に、第１および第２コンタクト５０２０Ｃおよび５０３０Ｃおよび第１および第２共通コンタクト５０５０ＧＣおよび５０５０ＢＣに対応する部分が除去される。第３エピタキシャルスタック５０４０は、フォトリソグラフィーを利用したウェットエッチングまたはドライエッチングのような多様な方法により除去可能であり、第３ｐ型接触電極５０４５ｐは、エッチングストッパとして機能することができる。
【０７６１】
図９４、図９５Ａおよび図９５Ｂを参照すれば、第３ｐ型接触電極５０４５ｐ、第２バッファ層５０６５および第２波長パスフィルタ５０７３が発光領域を除いた領域から除去される。このように、第２エピタキシャルスタック５０３０の上部表面の一部分が第２コンタクト５０３０Ｃで露出する。
【０７６２】
第３ｐ型接触電極５０４５ｐ、第２バッファ層５０６５および第２波長パスフィルタ５０７３は、フォトリソグラフィーを利用したウェットエッチングまたはドライエッチングのような多様な方法により除去可能である。
【０７６３】
図９６、図９７Ａおよび図９７Ｂを参照すれば、第２エピタキシャルスタック５０３０の一部分が除去されて、第２共通コンタクト５０５０ＧＣにおいて第２ｐ型接触電極５０３５ｐの上部表面の一部分を外部に露出させる。第３ｐ型接触電極５０４５ｐは、エッチング中にエッチングストッパとして機能する。
【０７６４】
次に、第２ｐ型接触電極５０３５ｐ、第１バッファ層５０６３および第１波長パスフィルタ５０７１の部分がエッチングされる。したがって、第１ｎ型接触電極５０２１ｎの上部表面は、第１コンタクト５０２０Ｃで露出し、第１エピタキシャルスタック５０２０の上部表面は、発光領域以外の部分で露出する。
【０７６５】
第２エピタキシャルスタック５０３０、第２ｐ型接触電極５０３５ｐ、第１バッファ層５０６３および第１波長パスフィルタ５０７１は、フォトリソグラフィーを利用したウェットエッチングまたはドライエッチングのような多様な方法により除去可能である。
【０７６６】
図９８、図９９Ａおよび図９９Ｂを参照すれば、第１エピタキシャルスタック５０２０および第１絶縁膜５０８１が発光領域を除いた領域でエッチングされる。第１ｐ型接触電極５０２５ｐの上部表面が第１および第２共通コンタクト５０５０ＧＣおよび５０５０ＢＣで露出する。
【０７６７】
図１００、図１０１Ａおよび図１０２Ｂを参照すれば、第２絶縁膜５０８３が基板５０１０の前方側上に形成され、第１〜第３コンタクトホールＣＨ１、ＣＨ２およびＣＨ３と、第４ａおよび第４ｂコンタクトホールＣＨ４ａおよびＣＨ４ｂと、第５ａおよび第５ｂコンタクトホールＣＨ５ａおよびＣＨ５ｂとが形成される。
【０７６８】
蒸着後、第２絶縁膜５０８３は、フォトリソグラフィーを利用したウェットエッチングまたはドライエッチングのような多様な方法によりパターニングされる。
【０７６９】
図１０２、図１０３Ａおよび図１０３Ｂを参照すれば、第１スキャンライン５１３０Ｒがパターニングされた第２絶縁膜５０８３上に形成される。第１スキャンライン５１３０Ｒは、第１コンタクト５０２０Ｃにおいて第１コンタクトホールＣＨ１を介して第１ｎ型接触電極５０２１ｎに接続される。
【０７７０】
第１スキャンライン５１３０Ｒは、多様な方式で形成可能である。例えば、第１スキャンライン５１３０Ｒは、複数のマスクシートを用いたフォトリソグラフィーにより形成される。
【０７７１】
次に、第３絶縁膜５０８５が基板５０１０の前方側上に形成され、第２および第３コンタクトホールＣＨ２およびＣＨ３と、第４ａおよび第４ｂコンタクトホールＣＨ４ａおよびＣＨ４ｂと、第５ａおよび第５ｂコンタクトホールＣＨ５ａおよびＣＨ５ｂとが形成される。
【０７７２】
蒸着後、第３絶縁膜５０８５は、フォトリソグラフィーを利用したウェットエッチングまたはドライエッチングのような多様な方法によりパターニングされる。
【０７７３】
図１０４、図１０５Ａおよび図１０５Ｂを参照すれば、第２スキャンライン５１３０Ｇ、第３スキャンライン５１３０Ｂ、第１ブリッジ電極ＢＲＧおよび第２ブリッジ電極ＢＲＢがパターニングされた第３絶縁膜５０８５上に形成される。
【０７７４】
第２スキャンライン５１３０Ｇは、第２コンタクト５０３０Ｃにおいて第２コンタクトホールＣＨ２を介して第２エピタキシャルスタック５０３０のｎ型半導体層に接続される。第３スキャンライン５１３０Ｂは、第３コンタクト５０４０Ｃにおいて第３コンタクトホールＣＨ３を介して第４エピタキシャルスタック５０４０のｎ型半導体層に接続される。第１ブリッジ電極ＢＲＧは、第１共通コンタクト５０５０ＧＣにおいて第４ａおよび第４ｂコンタクトホールＣＨ４ａおよびＣＨ４ｂを介して第１ｐ型接触電極５０２５ｐに接続される。第２ブリッジ電極ＢＲＢは、第２共通コンタクト５０５０ＢＣにおいて第５ａおよび第５ｂコンタクトホールＣＨ５ａおよびＣＨ５ｂを介して第１ｐ型接触電極５０２５ｐに接続される。
【０７７５】
第２スキャンライン５１３０Ｇ、第３スキャンライン５１３０Ｂおよびブリッジ電極５１２０ｂは、多様な方式で、例えば、複数のマスクシートを用いるフォトリソグラフィーにより第３絶縁膜５０８５上に形成されてもよい。
【０７７６】
第２スキャンライン５１３０Ｇ、第３スキャンライン５１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢは、第３絶縁膜５０８５がその上に形成された基板５０１０上にフォトレジストを塗布した後、フォトレジストをパターニングし、パターニングされたフォトレジスト上に第２スキャンライン、第３スキャンラインおよびブリッジ電極の材料を蒸着した後、フォトレジストパターンをリフトオフすることにより形成される。
【０７７７】
例示的な実施例により、配線部の第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢを形成する順序は特に限定されず、多様な順序が使用可能である。例えば、第２スキャンライン５１３０Ｇ、第３スキャンライン５１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢは、同一の段階で第３絶縁膜５０８５上に形成されるものとして示されるが、異なる順序で形成されてもよい。例えば、第１スキャンライン５１３０Ｒおよび第２スキャンライン５１３０Ｇが同一の段階で先に形成され、次いで、追加の絶縁膜およびその後に第３スキャンライン５１３０Ｂが形成されてもよい。代案的に、第１スキャンライン５１３０Ｒおよび第３スキャンライン５１３０Ｂが同一の段階で先に形成され、次いで、追加の絶縁膜の形成およびその後に第２スキャンライン５１３０Ｇの形成が後に続いてもよい。また、第１および第２ブリッジ電極ＢＲＧおよびＢＲＢは、第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂを形成する段階のうち任意の段階で併せて形成されてもよい。
【０７７８】
加えて、例示的な実施例において、それぞれのエピタキシャルスタック５０２０、５０３０および５０４０のコンタクトの位置は異なって形成されてもよいし、この場合、第１〜第３スキャンライン５１３０Ｒ、５１３０Ｇおよび５１３０Ｂおよび第１および第２ブリッジ電極ＢＲＧおよびＢＲＢの位置も変更可能である。
【０７７９】
例示的な実施例において、光学的に非透過性の膜が、ピクセルの側面に対応する第４絶縁膜上で、第２絶縁膜５０８３または第３絶縁膜５０８５上にさらに提供されてもよい。光学的に非透過性の膜は、ＤＢＲ誘電体ミラー、絶縁膜上の金属反射膜または有機ポリマー膜で形成される。金属反射膜が光学的に非透過性の膜として使用される場合、金属反射膜は、他のピクセル内の構成要素から電気的に絶縁されるフローティング状態で製造される。例示的な実施例において、光学的に非透過性の膜は、互いに異なる屈折率を有する２つ以上の絶縁膜を蒸着することにより形成される。例えば、光学的に非透過性の膜は、低い屈折率を有する材料と高い屈折率を有する材料を順次に積層することにより形成可能であるか、代案的に、互いに異なる屈折率を有する絶縁膜を交互に積層することにより形成可能である。互いに異なる屈折率を有する材料は特に限定されないが、その例は、ＳｉＯ２およびＳｉＮｘを含む。
【０７８０】
上述のように、例示的な実施例によるディスプレイ装置において、複数のエピタキシャルスタックを順次に積層した後、複数のエピタキシャルスタックで配線部を有するコンタクトを同時に形成することが可能である。
【０７８１】
図１０６は、実施例によるディスプレイ装置の概略平面図であり、図１０７Ａは、図１０６の部分断面図であり、図１０７Ｂは、概略回路図である。
【０７８２】
図１０６および図１０７Ａを参照すれば、ディスプレイ装置は、基板６０２１と、複数のピクセルと、第１ＬＥＤスタック６１００と、第２ＬＥＤスタック６２００と、第３ＬＥＤスタック６３００と、多層構造を有する絶縁層（またはバッファ層）６１３０と、第１カラーフィルタ６２３０と、第２カラーフィルタ６３３０と、第１接着層６１４１と、第２接着層６１６１と、第３接着層６２６１と、バリア６３５０とを含むことができる。また、ディスプレイ装置は、多様な電極パッドおよびコネクタを含むことができる。
【０７８３】
基板６０２１は、半導体スタック６１００、６２００および６３００を支持する。また、基板６０２１は、内部に回路を有することができる。例えば、基板６０２１は、薄膜トランジスタが内部に形成されるシリコン基板であってもよい。ＴＦＴ基板は、ＬＣＤディスプレイ分野などのようなディスプレイ分野のアクティブマトリクス駆動のために広く使用される。ＴＦＴ基板の構成は、当業界で公知であるので、それに関する詳細な説明は省略する。複数のピクセルがアクティブマトリクス方式で駆動可能であるが、本発明の概念がこれに限定されるものではない。他の例示的な実施例において、基板６０２１は、データラインおよびスキャンラインを含むパッシブ回路を含むことができ、そのため、複数のピクセルがパッシブマトリクス方式で駆動可能である。
【０７８４】
複数のピクセルが基板６０２１上に配列される。ピクセルは、バリア６３５０によって互いに離隔可能である。バリア６３５０は、光反射材料または光吸収材料で形成される。バリア６３５０は、反射または吸収によって隣り合うピクセル領域に向かって進行する光を遮断してピクセル間の光干渉を防止することができる。光反射材料の例は、ホワイト感光性半田レジスト（ＰＳＲ）のような光反射材料を含むことができ、光吸収材料の例は、黒色エポキシなどを含むことができる。
【０７８５】
各ピクセルは、第１〜第３ＬＥＤスタック６１００、６２００および６３００を含む。第２ＬＥＤスタック６２００は、第１ＬＥＤスタック６１００上に配置され、第３ＬＥＤスタック６３００は、第２ＬＥＤスタック６２００上に配置される。
【０７８６】
第１ＬＥＤスタック６１００は、ｎ型半導体層６１２３およびｐ型半導体層６１２５を含み、第２ＬＥＤスタック６２００は、ｎ型半導体層６２２３およびｐ型半導体層６２２５を含み、第３ＬＥＤスタック６３００は、ｎ型半導体層６３２３およびｐ型半導体層６３２５を含む。加えて、第１〜第３ＬＥＤスタック６１００、６２００および６３００は、それぞれｎ型半導体層６１２３、６２２３または６３２３およびｐ型半導体層６１２５、６２２５または６３２５の間に介在する活性層を含む。活性層は、特に、多重量子井戸構造を有してもよい。
【０７８７】
ＬＥＤスタックが基板６０２１により近く位置することにより、ＬＥＤスタックは、より長い波長の光を放射することができる。例えば、第１ＬＥＤスタック６１００は、赤色光を放射する無機発光ダイオードであってもよく、第２ＬＥＤスタック６２００は、緑色光を放射する無機発光ダイオードであってもよいし、第３ＬＥＤスタック６３００は、青色光を放射する無機発光ダイオードであってもよい。例えば、第１ＬＥＤスタック６１００は、ＡｌＧａＩｎＰ系井戸層を含むことができ、第２ＬＥＤスタック６２００は、ＡｌＧａＩｎＰ系またはＡｌＧａＩｎＮ系井戸層を含むことができ、第３ＬＥＤスタック６３００は、ＡｌＧａＩｎＮ系井戸層を含むことができる。しかし、本発明の概念がこれに限定されるものではない。特に、ＬＥＤスタックがマイクロＬＥＤを含む場合、基板６０２１により近く配置されるＬＥＤスタックは、より短い波長を有する光を放射することができ、その上に配置されるＬＥＤスタックは、マイクロＬＥＤの小さなフォームファクタによって、動作に不利な影響を及ぼすか、カラーフィルタを必要とすることなく、より長い波長を有する光を放射することができる。
【０７８８】
第１〜第３ＬＥＤスタック６１００、６２００および６３００それぞれの上部表面は、ｎ型であってもよく、その下部表面は、ｐ型であってもよい。しかし、いくつかの例示的な実施例により、ＬＥＤスタックそれぞれの上部表面および下部表面の半導体タイプは反転してもよい。
【０７８９】
第３ＬＥＤスタック６３００の上部表面がｎ型のとき、第３ＬＥＤスタック６３００の上部表面は、化学的エッチングにより表面テクスチャリングされて粗面化された表面（または凹凸）を形成することができる。第１ＬＥＤスタック６１００および第２ＬＥＤスタック６２００の上部表面も、表面テクスチャリングによって粗面化される。一方、第２ＬＥＤスタック６２００が緑色光を放射するとき、緑色光が赤色光または青色光より高い可視性を有するので、第２ＬＥＤスタック６２００の発光効率に比べて第１ＬＥＤスタック６１００および第３ＬＥＤスタック６３００の発光効率を増加させることが好ましい。そのため、光取り出し効率を向上させるために、表面テクスチャリングが第１ＬＥＤスタック６１００および第３ＬＥＤスタック６３００に適用可能であり、第２ＬＥＤスタック６２００は、表面テクスチャリングなしに用いられ、赤色、緑色および青色光の光度を類似のレベルに調節することができる。
【０７９０】
第１ＬＥＤスタック６１００で発生する光は、第２および第３ＬＥＤスタック６２００および６３００を介して透過して外部に放射される。また、第２ＬＥＤスタック６２００が第３ＬＥＤスタック６３００より長い波長で光を放射するので、第２ＬＥＤスタック６２００で発生する光は、第３ＬＥＤスタック６３００を介して透過して外部に放射される。
【０７９１】
第１カラーフィルタ６２３０は、第１ＬＥＤスタック６１００と第２ＬＥＤスタック６２００との間に配置される。加えて、第２カラーフィルタ６３３０は、第２ＬＥＤスタック６２００と第３ＬＥＤスタック６３００との間に配置される。第１カラーフィルタ６２３０は、第１ＬＥＤスタック６１００で発生する光を透過させ、第２ＬＥＤスタック６２００で発生する光を反射させる。第２カラーフィルタ６３３０は、第１および第２ＬＥＤスタック６１００および６２００で発生する光を透過させ、第３ＬＥＤスタック６３００で発生する光を反射させる。そのため、第１ＬＥＤスタック６１００で発生する光は、第２ＬＥＤスタック６２００および第３ＬＥＤスタック６３００を介して外部に放射され、第２ＬＥＤスタック６２００で発生する光は、第３ＬＥＤスタック６３００を介して外部に放射される。また、第２ＬＥＤスタック６２００で発生する光が第１ＬＥＤスタック６１００上に入射して損失するか、第３ＬＥＤスタック６３００で発生する光が第２ＬＥＤスタック６２００上に入射して損失するのを防止することが可能である。
【０７９２】
いくつかの例示的な実施例において、第１カラーフィルタ６２３０は、第３ＬＥＤスタック６３００で発生する光を反射させることができる。
【０７９３】
第１および第２カラーフィルタ６２３０および６３３０は、例えば、低周波領域、すなわち、長波長領域のみを通過させるローパスフィルタ、所定の波長帯域のみを通過させるバンドパスフィルタ、または所定の波長帯域のみを遮断するバンドストップフィルタであってもよい。特に、第１および第２カラーフィルタ６２３０および６３３０は、互いに異なる屈折率を有する絶縁層を交互に積層することにより形成可能である。例えば、第１および第２カラーフィルタ６２３０および６３３０は、ＴｉＯ２とＳｉＯ２を交互に積層することにより形成可能である。特に、第１および第２カラーフィルタ６２３０および６３３０は、分布ブラッグ反射器（ＤＢＲ）を含むことができる。分布ブラッグ反射器の停止帯域は、ＴｉＯ２およびＳｉＯ２の厚さを調節することにより制御可能である。ローパスフィルタおよびバンドパスフィルタも、互いに異なる屈折率を有する絶縁層を交互に積層することにより形成可能である。
【０７９４】
第１接着層６１４１は、基板６０２１と第１ＬＥＤスタック６１００との間に配置され、第１ＬＥＤスタック６１００を基板６０２１にボンディングする。第２接着層６１６１は、第１ＬＥＤスタック６１００と第２ＬＥＤスタック６２００との間に配置され、第２ＬＥＤスタック６２００を第１ＬＥＤスタック６１００にボンディングする。また、第３接着層６２６１は、第２ＬＥＤスタック６２００と第３ＬＥＤスタック６３００との間に配置され、第３ＬＥＤスタック６３００を第２ＬＥＤスタック６２００にボンディングする。
【０７９５】
図示のように、第２接着層６１６１は、第１ＬＥＤスタック６１００と第１カラーフィルタ６２３０との間に配置され、第１カラーフィルタ６２３０と接触可能である。第２接着層６１６１は、第１ＬＥＤスタック６１００で発生する光を透過させる。
【０７９６】
第３接着層６２６１は、第２ＬＥＤスタック６２００と第２カラーフィルタ６３３０との間に配置され、第２カラーフィルタ６３３０と接触可能である。第２接着層６１６１は、第１ＬＥＤスタック６１００および第２ＬＥＤスタック６２００で発生する光を透過させる。
【０７９７】
第１〜第３接着層６１４１、６１６１および６２６１のそれぞれは、パターニング可能な接着材料で形成される。これらの接着層６１４１、６１６１および６２６１は、例えば、エポキシ、ポリイミド、ＳＵ８、スピンオンガラス（ＳＯＧ）、ベンゾシクロブテン（ＢＣＢ）などを含むことができるが、これに限定されるものではない。
【０７９８】
金属ボンディング材料が各接着層６１４１、６１６１および６２６１内に配置され、これについて、以下でより詳細に説明する。
【０７９９】
絶縁層６１３０は、第１接着層６１４１と第１ＬＥＤスタック６１００との間に配置される。絶縁層６１３０は、多層構造を有し、第１ＬＥＤスタック６１００と接触する第１絶縁層６１３１と、第１接着層６１４１と接触する第２絶縁層６１３５とを含むことができる。第１絶縁層６１３１は、シリコン窒化膜（ＳｉＮｘ層）で形成され、第２絶縁層６１３５は、シリコン酸化膜（ＳｉＯ２層）で形成される。シリコン窒化膜は、ＧａＰ系半導体層に強い接着力を有し、ＳｉＯ２層は、第１接着層６１４１に強い接着力を有するので、第１ＬＥＤスタック６１００は、シリコン窒化膜およびＳｉＯ２層を積層することにより、基板６０２１上に安定して固定できる。
【０８００】
例示的な実施例により、分布ブラッグ反射器が第１絶縁層６１３１と第２絶縁層６１３５との間にさらに配置されてもよい。分布ブラッグ反射器は、第１ＬＥＤスタック６１００で発生する光が基板６０２１内に吸収されるのを防止して光効率を向上させる。
【０８０１】
図１０７Ａで、第１接着層６１４１がバリア６３５０によって各ピクセル単位に分割されるものとして図示および説明されたが、いくつかの例示的な実施例において、第１接着層６１４１は、複数のピクセルにわたって連続的であり得る。絶縁層６１３０も、複数のピクセルにわたって連続的であり得る。
【０８０２】
第１〜第３ＬＥＤスタック６１００、６２００および６３００は、電極パッド、コネクタおよびオーミック電極を用いて基板６０２１内の回路に電気的に接続され、そのため、例えば、図１０７Ｂに示すような回路が実現できる。電極パッド、コネクタおよびオーミック電極は、以下でより詳細に説明する。
【０８０３】
図１０７Ｂは、例示的な実施例によるディスプレイ装置の概略回路図である。
【０８０４】
図１０７Ｂを参照すれば、例示的な実施例による駆動回路は、２つ以上のトランジスタＴｒ１およびＴｒ２およびキャパシタを含むことができる。電源が選択ラインＶｒｏｗ１〜Ｖｒｏｗ３に接続され、データ電圧がデータラインＶｄａｔａ１〜Ｖｄａｔａ３に印加されるとき、電圧が対応する発光ダイオードに印加される。また、データラインＶｄａｔａ１〜Ｖｄａｔａ３の値に応じて対応するキャパシタに電荷が充電される。トランジスタＴｒ２のターンオン状態は、キャパシタの充電電圧によって保持可能であり、そのため、選択ラインＶｒｏｗ１への電源が遮断されても、キャパシタの電圧は保持可能であり、電圧が発光ダイオードＬＥＤ１〜ＬＥＤ３に印加される。さらに、発光ダイオードＬＥＤ１〜ＬＥＤ３を介して流れる電流は、データラインＶｄａｔａ１〜Ｖｄａｔａ３の値に応じて変更可能である。電流が電流供給源Ｖｄｄを介して常に供給され、そのため、連続的な発光が可能である。
【０８０５】
トランジスタＴｒ１およびＴｒ２およびキャパシタは、基板６０２１内に形成される。ここで、発光ダイオードＬＥＤ１〜ＬＥＤ３は、１つのピクセル内に積層された第１〜第３ＬＥＤスタック６１００、６２００および６３００にそれぞれ対応することができる。第１〜第３ＬＥＤスタック６１００、６２００および６３００のアノードは、トランジスタＴｒ２に接続され、そのカソードは、接地される。第１〜第３ＬＥＤスタック６１００、６２００および６３００は、共通に電気的に接地される。
【０８０６】
図１０７Ｂは、アクティブマトリクス駆動のための回路図を例示的に示すが、アクティブマトリクス駆動のための他の回路が使用されてもよい。加えて、例示的な実施例により、パッシブマトリクス駆動も実現できる。
以下、ディスプレイ装置の製造方法を詳細に説明する。
【０８０７】
図１０８Ａ〜図１１４は、例示的な実施例によるディスプレイ装置を製造する方法を示す概略的な平面図および断面図である。各図中、断面図は、対応する平面図に示された線に沿ったものである。
【０８０８】
まず、図１０８Ａを参照すれば、第１ＬＥＤスタック６１００が第１基板６１２１上に成長する。第１基板６１２１は、例えば、ＧａＡｓ基板であってもよい。第１ＬＥＤスタック６１００は、ＡｌＧａＩｎＰ系半導体層で形成され、ｎ型半導体層６１２３と、活性層と、ｐ型半導体層６１２５とを含む。第１ＬＥＤスタック６１００は、例えば、Ａｌ、ＧａおよびＩｎの組成を有し、赤色光を放射することができる。
【０８０９】
ｐ型半導体層６１２５および活性層がエッチングされて、ｎ型半導体層６１２３を露出させる。ｐ型半導体層６１２５および活性層は、フォトリソグラフィーおよびエッチング法を利用してパターニングされる。図１０８Ａで、１つのピクセル領域に対応する部分が示されるが、第１ＬＥＤスタック６１００は、基板６１２１上で複数のピクセル領域にわたって形成され、ｎ型半導体層６１２３は、各ピクセル領域に対応して露出する。
【０８１０】
図１０８Ｂを参照すれば、オーミック接触層６１２７および６１２９が形成される。オーミック接触層６１２７および６１２９は、ピクセル領域ごとに形成される。オーミック接触層６１２７は、ｎ型半導体層６１２３とオーミック接触し、オーミック接触層６１２９は、ｐ型半導体層６１２５とオーミック接触する。例えば、オーミック接触層６１２７は、ＡｕＴｅまたはＡｕＧｅを含むことができ、オーミック接触層６１２９は、ＡｕＢｅまたはＡｕＺｎを含むことができる。
【０８１１】
図１０８Ｃを参照すれば、絶縁層６１３０が第１ＬＥＤスタック６１００上に形成される。絶縁層６１３０は、多層構造を有し、オーミック接触層６１２７および６１２９を露出させる開口部を有するようにパターニングされる。絶縁層６１３０は、第１絶縁層６１３１および第２絶縁層６１３５を含むことができ、また、分布ブラッグ反射器６１３３を含むことができる。第２絶縁層６１３５は、分布ブラッグ反射器６１３３の一部として分布ブラッグ反射器６１３３内に組み込まれる。
【０８１２】
第１絶縁層６１３１は、例えば、シリコン窒化膜を含むことができ、第２絶縁層６１３５は、シリコン酸化膜を含むことができる。シリコン窒化膜は、ＡｌＧａＩｎＰ系半導体層に対して良好な接着特性を示すものの、シリコン酸化膜は、ＡｌＧａＩｎＰ系半導体層に対して不良な接着特性を有する。シリコン酸化膜は、後述のように、第１接着層６１４１に対して良好な接着性を有し、シリコン窒化膜は、第１接着層６１４１に対して不良な接着特性を有する。シリコン窒化膜とシリコン酸化膜は、互いに相補的なストレス特性を示すので、シリコン窒化膜とシリコン酸化膜を併用することにより、工程安定性を向上させて欠陥の発生を防止することができる。
【０８１３】
オーミック接触層６１２７および６１２９が先に形成され、絶縁層６１３０がその後に形成されるものと説明するが、いくつかの例示的な実施例によれば、絶縁層６１３０が先に形成され、オーミック接触層６１２７および６１２９がｎ型半導体層６１２３およびｐ型半導体層６１２５を露出させる絶縁層６１３０の開口部内に形成される。
【０８１４】
図１０８Ｄを参照すれば、後続して、第１電極パッド６１３７、６１３８、６１３９および６１４０が形成される。第１電極パッド６１３７および６１３９は、絶縁層６１３０の開口部を介してオーミック接触層６１２７および６１２９にそれぞれ接続される。第１電極パッド６１３８および６１４０は、絶縁層６１３０上に配置され、第１ＬＥＤスタック６１００から絶縁される。後述のように、第１電極パッド６１３８および６１４０は、第２ＬＥＤスタック６２００および第３ＬＥＤスタック６３００のｐ型半導体層６２２５および６３２５にそれぞれ電気的に接続される。第１電極パッド６１３７、６１３８、６１３９および６１４０は、多層構造を有してもよいし、特に、その上部表面上にバリア金属層を含むことができる。
【０８１５】
図１０８Ｅを参照すれば、その後、第１接着層６１４１が第１電極パッド６１３７、６１３８、６１３９および６１４０上に形成される。第１接着層６１４１は、第２絶縁層６１３５と接触可能である。
【０８１６】
第１接着層６１４１は、第１電極パッド６１３７、６１３８、６１３９および６１４０を露出させる開口部を有するようにパターニングされる。このように、第１接着層６１４１は、パターニング可能な材料で形成され、例えば、エポキシ、ポリイミド、ＳＵ８、ＳＯＧ、ＢＣＢなどで形成される。
【０８１７】
実質的にボール形状を有する金属ボンディング材料６１４３が第１接着層６１４１の開口部内に形成される。金属ボンディング材料６１４３は、例えば、ＡｕＳｎ、Ｓｎなどのようなインジウムボールまたは半田ボールで形成される。実質的にボール形状を有する金属ボンディング材料６１４３は、第１接着層６１４１の表面と実質的に同一の高さまたは第１接着層６１４１の表面より高い高さを有することができる。しかし、各金属ボンディング材料の体積は、第１接着層６１４１内の開口部の体積より小さくてよい。
【０８１８】
図１０９Ａを参照すれば、後続して、基板６０２１および第１ＬＥＤスタック６１００がボンディングされる。電極パッド６０２７、６０２８、６０２９および６０３０は、第１電極パッド６１３７、６１３８、６１３９および６１４０に対応して基板６０２１上に配置され、金属ボンディング材料６１４３は、第１電極パッド６１３７、６１３８、６１３９および６１４０を電極パッド６０２７、６０２８、６０２９および６０３０とボンディングする。また、第１接着層６１４１は、基板６０２１と絶縁層６１３０とをボンディングする。
【０８１９】
基板６０２１は、アクティブマトリクス駆動のための、薄膜トランジスタがその上に形成されるガラス基板、ＣＭＯＳトランジスタがその上に形成されるＳｉ基板などであってもよい。
【０８２０】
第１電極パッド６１３７および６１３９がオーミック接触層６１２７および６１２９から離隔するものとして示されるが、第１電極パッド６１３７および６１３９は、絶縁層６１３０を介してオーミック接触層６１２７および６１２９にそれぞれ電気的に接続される。
【０８２１】
第１接着層６１４１および金属ボンディング材料６１４３が第１基板６１２１側に形成されるものと説明されるが、第１接着層６１４１および金属ボンディング材料６１４３は、基板６０２１側に形成されるか、または接着層が第１基板６１２１側と基板６０２１側にそれぞれ形成され、これらの接着層が互いにボンディングされてもよい。
【０８２２】
金属ボンディング材料６１４３が第１電極パッド６１３７、６１３８、６１３９および６１４０と基板６０２１上の電極パッド６０２７、６０２８、６０２９および６０３０との間でこれらのパッドによって加圧され、そのため、上部表面および下部表面が変形して電極パッドの形状によって平らな形状を有する。金属ボンディング材料６１４３が第１接着層６１４１の開口部内で変形するので、金属ボンディング材料６１４３は、第１接着層６１４１と密着接触するように第１接着層６１４１の開口部を実質的に完全に満たすか、空き空間が第１接着層６１４１の開口部内に形成されてもよい。第１接着層６１４１は、加熱および加圧条件下で垂直方向に収縮され、水平方向に膨張可能であり、そのため、開口部の内部壁の形状が変形可能である。
【０８２３】
金属ボンディング材料６１４３および第１接着層６１４１の形状を、図１１５Ａ、図１１５Ｂおよび図１１５Ｃを参照して以下に説明する。
【０８２４】
図１０９Ｂを参照すれば、第１基板６１２１が除去され、ｎ型半導体層６１２３が露出する。第１基板６１２１は、ウェットエッチング法などを利用して除去可能である。表面テクスチャリングによって粗面化された表面が露出したｎ型半導体層６１２３の表面上に形成される。
【０８２５】
図１０９Ｃを参照すれば、第１ＬＥＤスタック６１００および絶縁層６１３０を貫通するホールＨ１がハードマスクなどを用いて形成される。ホールＨ１は、第１電極パッド６１３７、６１３８および６１４０をそれぞれ露出させてもよい。ホールＨ１は、第１電極パッド６１３９上には形成されず、そのため、第１電極パッド６１３９は、第１ＬＥＤスタック６１００を介して露出しない。
【０８２６】
しかる後、絶縁層６１５３が形成され、第１ＬＥＤスタック６１００の表面およびホールＨ１の側壁を覆う。絶縁層６１５３がパターニングされて、ホールＨ１内で第１電極パッド６１３７、６１３８、６１３９および６１４０を露出させる。絶縁層６１５３は、シリコン窒化膜またはシリコン酸化膜を含むことができる。
【０８２７】
図１０９Ｄを参照すれば、ホールＨ１を介して第１電極パッド６１３７、６１３８および６１４０にそれぞれ電気的に接続される第１コネクタ６１５７、６１５８および６１６０が形成される。
【０８２８】
第１−１コネクタ６１５７は、第１電極パッド６１３７に接続され、第１−２コネクタ６１５８は、第１電極パッド６１３８に接続され、第１−３コネクタ６１６０は、第１電極パッド６１４０に接続される。第１電極パッド６１４０は、第１ＬＥＤスタック６１００のｎ型半導体層６１２３に電気的に接続され、そのため、第１コネクタ６１５７はさらに、ｎ型半導体層６１２３に電気的に接続される。第１−２コネクタ６１５８および第１−３コネクタ６１６０は、第１ＬＥＤスタック６１００から電気的に絶縁される。
【０８２９】
図１０９Ｅを参照すれば、その後、第２接着層６１６１が第１コネクタ６１５７、６１５８および６１６０上に形成される。第２接着層６１６１は、絶縁層６１５３と接触可能である。
【０８３０】
第２接着層６１６１は、第１コネクタ６１５７、６１５８および６１６０を露出させる開口部を有するようにパターニングされる。このように、第２接着層６１６１は、第１接着層６１４１と類似してパターニング可能な材料で形成され、例えば、エポキシ、ポリイミド、ＳＵ８、ＳＯＧ、ＢＣＢなどで形成される。
【０８３１】
実質的にボール形状を有する金属ボンディング材料６１６３が第２接着層６１６１の開口部内に形成される。金属ボンディング材料６１６３の材料および形状は、前述した金属ボンディング材料６１４３のそれと類似しているので、それに関する詳細な説明は省略する。
【０８３２】
図１１０Ａを参照すれば、第２ＬＥＤスタック６２００が第２基板６２２１上に成長し、第２透明電極６２２９が第２ＬＥＤスタック６２００上に形成される。
【０８３３】
第２基板６２２１は、第２ＬＥＤスタック６２００を成長させることができる基板、例えば、サファイア基板またはＧａＡｓ基板であってもよい。
【０８３４】
第２ＬＥＤスタック６２００は、ＡｌＧａＩｎＰ系半導体層またはＡｌＧａＩｎＮ系半導体層で形成される。第２ＬＥＤスタック６２００は、ｎ型半導体層６２２３と、ｐ型半導体層６２２５と、活性層とを含むことができ、活性層は、多重量子井戸構造を有してもよい。活性層において井戸層の組成比は、第２ＬＥＤスタック６２００が、例えば、緑色光を放射するように決定されてもよい。
【０８３５】
第２透明電極６２２９は、ｐ型半導体層とオーミック接触する。第２透明電極６２２９は、赤色光および緑色光に透過性である金属層または導電性酸化物層で形成される。導電性酸化物層の例は、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯ、ＩＺＯなどを含むことができる。
【０８３６】
図１１０Ｂを参照すれば、第２透明電極６２２９、ｐ型半導体層６２２５および活性層がパターニングされて、ｎ型半導体層６２２３を部分的に露出させる。ｎ型半導体層６２２３は、第２基板６２２１上の複数のピクセル領域に対応する複数の領域で露出する。
【０８３７】
ｎ型半導体層６２２３は、第２透明電極６２２９が形成された後に露出するものと説明されたが、いくつかの例示的な実施例では、ｎ型半導体層６２２３が先に露出した後、第２透明電極６２２９が形成される。
【０８３８】
図１１０Ｃを参照すれば、第１カラーフィルタ６２３０が第２透明電極６２２９上に形成される。第１カラーフィルタ６２３０は、第１ＬＥＤスタック６１００で発生する光を透過させ、第２ＬＥＤスタック６２００で発生する光を反射させるように形成される。
【０８３９】
しかる後、絶縁層６２３１が第１カラーフィルタ６２３０上に形成される。絶縁層６２３１は、ストレスを制御するために形成され、例えば、シリコン窒化膜（ＳｉＮｘ）またはシリコン酸化膜（ＳｉＯ２）で形成される。絶縁層６２３１は、第１カラーフィルタ６２３０が形成される前に先に形成されてもよい。
【０８４０】
ｎ型半導体層６２２３および第２透明電極６２２９を露出させる開口部が、絶縁層６２３１および第１カラーフィルタ６２３０をパターニングすることにより形成される。
【０８４１】
第１カラーフィルタ６２３０は、ｎ型半導体層６２２３が露出した後に形成されるものと説明されるが、いくつかの例示的な実施例により、第１カラーフィルタ６２３０が先に形成された後、第１カラーフィルタ６２３０、第２透明電極６２２９、ｐ型半導体層６２２５および活性層がパターニングされて、ｎ型半導体層６２２３を露出させてもよい。その後、絶縁層６２３１が形成されて、ｐ型半導体層６２２５および活性層の側面を覆うことができる。
【０８４２】
図１１０Ｄを参照すれば、後続して、第２電極パッド６２３７、６２３８および６２４０が第１カラーフィルタ６２３０または絶縁層６２３１上に形成される。第２電極パッド６２３７は、第１カラーフィルタ６２３０の開口部を介してｎ型半導体層６２２３に電気的に接続され、第２電極パッド６２３８は、第１カラーフィルタ６２３０の開口部を介して第２透明電極６２２９に電気的に接続される。第２電極パッド６２４０は、第１カラーフィルタ６２３０上に配置され、第２ＬＥＤスタック６２００から絶縁される。
【０８４３】
図１１１Ａを参照すれば、図１１０Ｄを参照して説明した第２ＬＥＤスタック６２００および第２電極パッド６２３７、６２３８および６２４０が、図１０９Ｅを参照して説明した第２接着層６１６１および金属ボンディング材料６１６３上に結合される。金属ボンディング材料６１６３は、第１コネクタ６１５７、６１５８および６１６０と第２電極パッド６２３７、６２３８および６２４０とをそれぞれボンディングすることができ、第２接着層６１６１は、絶縁層６２３１と絶縁層６１５３とをボンディングすることができる。第２接着層６１６１および金属ボンディング材料６１６３を用いたボンディングは、図１０９Ａを参照して説明したものと類似しているので、それに関する詳細な説明は省略する。
【０８４４】
第２基板６２２１が第２ＬＥＤスタック６２００から分離され、第２ＬＥＤスタック６２００の表面が露出する。第２基板６２２１は、エッチング、レーザリフトオフなどのような手法を利用して分離される。表面テクスチャリングによって粗面化された表面が露出した第２ＬＥＤスタック６２００の表面、すなわち、ｎ型半導体層６２２３の表面上に形成される。
【０８４５】
第２接着層６１６１および金属ボンディング材料６１６３が第１ＬＥＤスタック６１００上に形成されて第２ＬＥＤスタック６２００をボンディングするものと説明されるが、いくつかの例示的な実施例により、第２接着層６１６１および金属ボンディング材料６１６３は、第２ＬＥＤスタック６２００側に形成されてもよい。また、接着層が第１ＬＥＤスタック６１００および第２ＬＥＤスタック６２００上にそれぞれ形成され、これらの接着層は互いにボンディングされてもよい。
【０８４６】
図１１１Ｂを参照すれば、第２ＬＥＤスタック６２００、第２透明電極６２２９、第１カラーフィルタ６２３０および絶縁層６２３１を貫通するホールＨ２がハードマスクなどを用いて形成される。ホールＨ２は、第２電極パッド６２３７および６２４０をそれぞれ露出させてもよい。ホールＨ２は、第２電極パッド６２３８上には形成されないので、第２電極パッド６２３８は、第２ＬＥＤスタック６２００を介して露出しない。
【０８４７】
しかる後、絶縁層６２５３が形成されて、第２ＬＥＤスタック６２００の表面およびホールＨ２の側壁を覆う。絶縁層６２５３がパターニングされて、ホールＨ２内で第２電極パッド６２３７および６２４０を露出させる。絶縁層６２５３は、シリコン窒化膜またはシリコン酸化膜を含むことができる。
【０８４８】
図１１１Ｃを参照すれば、ホールＨ２を介して第２電極パッド６２３７および６２４０にそれぞれ電気的に接続される第２コネクタ６２５７および６２６０が形成される。第２−１コネクタ６２５７は、第２電極パッド６２３７に接続され、よって、ｎ型半導体層６２２３に電気的に接続される。第２−２コネクタ６２６０は、第２ＬＥＤスタック６２００から絶縁され、第１ＬＥＤスタック６１００から絶縁される。
【０８４９】
また、第２−１コネクタ６２５７は、第１−１コネクタ６１５７を介して電極パッド６０２７に電気的に接続され、第２−２コネクタ６２６０は、第１−３コネクタ６１６０を介して電極パッド６０３０に電気的に接続される。第２−１コネクタ６２５７は、第１−１コネクタ６１５７に垂直方向に積層され、第２−２コネクタ６２６０は、第１−３コネクタ６１６０に垂直方向に積層される。しかし、本発明の概念がこれに限定されるものではない。
【０８５０】
図１１１Ｄを参照すれば、その後、第３接着層６２６１が第２コネクタ６２５７および６２６０上に形成される。第３接着層６２６１は、絶縁層６２５３と接触可能である。
【０８５１】
第３接着層６２６１は、第２コネクタ６２５７および６２６０を露出させる開口部を有するようにパターニングされる。このように、第３接着層６２６１は、第１接着層６１４１と類似してパターニング可能な材料で形成され、例えば、エポキシ、ポリイミド、ＳＵ８、ＳＯＧ、ＢＣＢなどで形成される。
【０８５２】
実質的にボール形状を有する金属ボンディング材料６２６３が第３接着層６２６１の開口部内に形成される。金属ボンディング材料６２６３の材料および形状は、前述した金属ボンディング材料６１４３のそれと類似しているので、それに関する詳細な説明は省略する。
【０８５３】
図１１２Ａを参照すれば、第３ＬＥＤスタック６３００が第３基板６３２１上に成長し、第３透明電極６３２９が第３ＬＥＤスタック６３００上に形成される。
【０８５４】
第３基板６３２１は、第３ＬＥＤスタック６３００を成長させることができる基板、例えば、サファイア基板であってもよい。第３ＬＥＤスタック６３００は、ＡｌＧａＩｎＮ系半導体層で形成される。第３ＬＥＤスタック６３００は、ｎ型半導体層６３２３と、ｐ型半導体層６３２５と、活性層とを含むことができ、活性層は、多重量子井戸構造を有してもよい。活性層において井戸層の組成比は、第３ＬＥＤスタック６３００が、例えば、青色光を放射するように決定されてもよい。
【０８５５】
第３透明電極６３２９は、ｐ型半導体層６３２５とオーミック接触する。第３透明電極６３２９は、赤色光、緑色光および青色光に透過性である金属層または導電性酸化物層で形成される。導電性酸化物層の例は、ＳｎＯ２、ＩｎＯ２、ＩＴＯ、ＺｎＯ、ＩＺＯなどを含むことができる。
【０８５６】
図１１２Ｂを参照すれば、第３透明電極６３２９、ｐ型半導体層６３２５および活性層がパターニングされて、ｎ型半導体層６３２３を部分的に露出させる。ｎ型半導体層６３２３は、第３基板６３２１上の複数のピクセル領域に対応する複数の領域で露出する。
【０８５７】
ｎ型半導体層６３２３は、第３透明電極６３２９が形成された後に露出するものと説明されるが、いくつかの例示的な実施例により、ｎ型半導体層６３２３は、第３透明電極６３２９が形成される前に露出してもよい。
【０８５８】
図１１２Ｃを参照すれば、第２カラーフィルタ６３３０が第３透明電極６３２９上に形成される。第２カラーフィルタ６３３０は、第１ＬＥＤスタック６１００および第２ＬＥＤスタック６２００で発生する光を透過させ、第３ＬＥＤスタック６３００で発生する光を反射させるように形成される。
【０８５９】
しかる後、絶縁層６３３１が第２カラーフィルタ６３３０上に形成される。絶縁層６３３１は、ストレスを制御するために形成され、例えば、シリコン窒化膜（ＳｉＮｘ）またはシリコン酸化膜（ＳｉＯ２）で形成される。絶縁層６３３１は、第２カラーフィルタ６３３０が形成される前に先に形成されてもよい。一方、ｎ型半導体層６３２３および第２透明電極６３２９を露出させる開口部が絶縁層６３３１および第２カラーフィルタ６３３０をパターニングすることにより形成される。
【０８６０】
第２カラーフィルタ６３３０は、ｎ型半導体層６３２３が露出した後に形成されるものと説明されたが、いくつかの例示的な実施例により、第２カラーフィルタ６３３０が先に形成された後、第２カラーフィルタ６３３０、第３透明電極６３２９、ｐ型半導体層６３２５および活性層がパターニングされて、その後、ｎ型半導体層６３２３を露出させてもよい。その後、絶縁層６３３１が形成されて、ｐ型半導体層６３２５および活性層の側面を覆うことができる。
【０８６１】
図１１２Ｄを参照すれば、後続して、第３電極パッド６３３７および６３４０が第２カラーフィルタ６３３０または絶縁層６３３１上に形成される。第３電極パッド６３３７は、第２カラーフィルタ６３３０の開口部を介してｎ型半導体層６３２３に電気的に接続され、第３電極パッド６３４０は、第２カラーフィルタ６３３０の開口部を介して第３透明電極６３２９に電気的に接続される。
【０８６２】
図１１３Ａを参照すれば、図１１２Ｄを参照して説明した第３ＬＥＤスタック６３００および第３電極パッド６３３７および６３４０が、図１１１Ｅを参照して説明した金属ボンディング材料６２６３によって第３接着層６２６１に結合される。金属ボンディング材料６２６３は、第２コネクタ６２５７および６２６０と第３電極パッド６３３７および６３４０とをそれぞれボンディングすることができ、第３接着層６２６１は、絶縁層６３３１と絶縁層６２５３とをボンディングすることができる。第３接着層６２６１および金属ボンディング材料６２６３を用いたボンディングは、図１０９Ａを参照して説明したものと類似しているので、それに関する詳細な説明は省略する。
【０８６３】
第３基板６３２１は、第３ＬＥＤスタック６３００から分離され、第３ＬＥＤスタック６３００の表面が露出する。第３基板６３２１は、レーザリフトオフ、化学的リフトオフなどのような手法を利用して分離される。表面テクスチャリングによって粗面化された表面が露出した第３ＬＥＤスタック６３００の表面、すなわち、ｎ型半導体層６３２３の表面上に形成される。
【０８６４】
第３接着層６２６１および金属ボンディング材料６２６３が第２ＬＥＤスタック６２００上に形成されて第３ＬＥＤスタック６３００をボンディングするものと説明されるが、いくつかの例示的な実施例により、第３接着層６２６１および金属ボンディング材料６２６３は、第３ＬＥＤスタック６３００側に形成される。また、接着層が第２ＬＥＤスタック６２００および第３ＬＥＤスタック６３００上にそれぞれ形成され、これらの接着層は互いにボンディングされてもよい。
【０８６５】
図１１３Ｂを参照すれば、後続して、隣接したピクセル間の領域がその後にエッチングされてピクセルを分離し、絶縁層６３４１が形成される。絶縁層６３４１は、各ピクセルの側面および上部表面を覆うことができる。隣接したピクセル間の領域は、基板６０２１を露出させるように除去可能であるが、本発明の概念がこれに限定されるものではない。例えば、第１接着層６１４１は、分離されずに複数のピクセル領域にわたって連続的に形成され、絶縁層６１３０も連続的であり得る。
【０８６６】
図１１４を参照すれば、後続して、バリア６３５０がピクセル領域間の分離領域内に形成される。バリア６３５０は、光反射層または光吸収層で形成され、そのため、ピクセル間の光干渉が防止できる。光反射層は、例えば、ホワイトＰＳＲ、分布ブラッグ反射器、ＳｉＯ２のような絶縁層、その上に蒸着された反射性金属層、または高反射性有機層を含むことができる。光遮断層として、例えば、黒色エポキシが使用できる。
【０８６７】
そのため、複数のピクセルが基板６０２１上に配列される、例示的な実施例によるディスプレイ装置が提供される。各ピクセルにおいて、第１〜第３ＬＥＤスタック６１００、６２００および６３００は、電極パッド６０２７、６０２８、６０２９および６０３０を介して入力される電源によって独立して駆動可能である。
【０８６８】
図１１５Ａ、図１１５Ｂおよび図１１５Ｃは、金属ボンディング材料６１４３、６１６３および６２６３の概略断面図である。
【０８６９】
図１１５Ａを参照すれば、金属ボンディング材料６１４３、６１６３および６２６３は、第１〜第３接着層６１４１、６１６１および６２６１内の開口部内に配置される。金属ボンディング材料６１４３、６１６３および６２６３の下部表面は、電極パッド６０３０またはコネクタ６１６０または６２６０と接触し、そのため、金属ボンディング材料６１４３、６１６３および６２６３は、電極パッドまたはコネクタの上部表面の形状によって実質的に平坦な形状を有することができる。金属ボンディング材料６１４３、６１６３および６２６３の上部表面は、電極パッド６１４０、６２４０および６３４０の形状によって実質的に平坦な形状を有することができる。金属ボンディング材料６１４３、６１６３および６２６３の側面は、実質的に湾曲した形状を有することができる。金属ボンディング材料６１４３、６１６３および６２６３の中央部分は、外部に凸状の形状を有してもよい。
【０８７０】
接着層６１４１、６１６１および６２６１の開口部の内壁も、実質的に開口部の内側に凸状の形状を有することができ、金属ボンディング材料６１４３、６１６３および６２６３の側面は、接着層６１４１、６１６１および６２６１の側面と接触可能である。しかし、金属ボンディング材料６１４３、６１６３および６２６３の体積が接着層６１４１、６１６１および６２６１の開口部の体積より小い場合、空き空間が図示のように開口部内に形成されてもよい。
【０８７１】
図１１５Ｂを参照すれば、例示的な実施例による金属ボンディング材料６１４３、６１６３および６２６３および接着層６１４１、６１６１および６２６１の形状は、図１１５Ａを参照して説明したものと実質的に類似しているが、側面の凸の部分が加熱によって相対的に低い位置に配置されるという点から相違がある。
【０８７２】
図１１５Ｃを参照すれば、例示的な実施例による金属ボンディング材料６１４３、６１６３および６２６３の形状は、図１２１Ｂを参照して説明したものと類似しているが、接着層６１４１、６１６１および６２６１の開口部の内壁の形状とは異なる。特に、開口部の内壁は、金属ボンディング材料によって凹状に形成される。
【０８７３】
特定の例示的な実施例および実施形態が本明細書で説明されたが、他の実施例および変形例もかかる説明から明らかになろう。したがって、本発明の概念はこのような実施例に限定されず、当業界における通常の知識を有する者にとって自明なように、添付した請求の範囲のより広い範囲および多様な自明な変形例と等価の配列体に限定される。
【図１】
2021504753.tif 000003
【図２】
2021504753.tif 000004
【図３Ａ】
2021504753.tif 000005
【図３Ｂ】
2021504753.tif 000006
【図４Ａ】
2021504753.tif 000007
【図４Ｂ】
2021504753.tif 000008
【図５Ａ】
2021504753.tif 000009
【図５Ｂ】
2021504753.tif 000010
【図６Ａ】
2021504753.tif 000011
【図６Ｂ】
2021504753.tif 000012
【図７Ａ】
2021504753.tif 000013
【図７Ｂ】
2021504753.tif 000014
【図８Ａ】
2021504753.tif 000015
【図８Ｂ】
2021504753.tif 000016
【図９Ａ】
2021504753.tif 000017
【図９Ｂ】
2021504753.tif 000018
【図１０Ａ】
2021504753.tif 000019
【図１０Ｂ】
2021504753.tif 000020
【図１１Ａ】
2021504753.tif 000021
【図１１Ｂ】
2021504753.tif 000022
【図１２Ａ】
2021504753.tif 000023
【図１２Ｂ】
2021504753.tif 000024
【図１３Ａ】
2021504753.tif 000025
【図１３Ｂ】
2021504753.tif 000026
【図１４Ａ】
2021504753.tif 000027
【図１４Ｂ】
2021504753.tif 000028
【図１５Ａ】
2021504753.tif 000029
【図１５Ｂ】
2021504753.tif 000030
【図１６Ａ】
2021504753.tif 000031
【図１６Ｂ】
2021504753.tif 000032
【図１７】
2021504753.tif 000033
【図１８】
2021504753.tif 000034
【図１９】
2021504753.tif 000035
【図２０】
2021504753.tif 000036
【図２１Ａ】
2021504753.tif 000037
【図２１Ｂ】
2021504753.tif 000038
【図２２】
2021504753.tif 000039
【図２３】
2021504753.tif 000040
【図２４】
2021504753.tif 000041
【図２５】
2021504753.tif 000042
【図２６Ａ】
2021504753.tif 000043
【図２６Ｂ】
2021504753.tif 000044
【図２７Ａ】
2021504753.tif 000045
【図２７Ｂ】
2021504753.tif 000046
【図２８Ａ】
2021504753.tif 000047
【図２８Ｂ】
2021504753.tif 000048
【図２９】
2021504753.tif 000049
【図３０Ａ】
2021504753.tif 000050
【図３０Ｂ】
2021504753.tif 000051
【図３１Ａ】
2021504753.tif 000052
【図３１Ｂ】
2021504753.tif 000053
【図３２Ａ】
2021504753.tif 000054
【図３２Ｂ】
2021504753.tif 000055
【図３３Ａ】
2021504753.tif 000056
【図３３Ｂ】
2021504753.tif 000057
【図３４Ａ】
2021504753.tif 000058
【図３４Ｂ】
2021504753.tif 000059
【図３５Ａ】
2021504753.tif 000060
【図３５Ｂ】
2021504753.tif 000061
【図３６】
2021504753.tif 000062
【図３７Ａ】
2021504753.tif 000063
【図３７Ｂ】
2021504753.tif 000064
【図３７Ｃ】
2021504753.tif 000065
【図３７Ｄ】
2021504753.tif 000066
【図３７Ｅ】
2021504753.tif 000067
【図３８】
2021504753.tif 000068
【図３９】
2021504753.tif 000069
【図４０】
2021504753.tif 000070
【図４１】
2021504753.tif 000071
【図４２】
2021504753.tif 000072
【図４３Ａ】
2021504753.tif 000073
【図４３Ｂ】
2021504753.tif 000074
【図４３Ｃ】
2021504753.tif 000075
【図４３Ｄ】
2021504753.tif 000076
【図４３Ｅ】
2021504753.tif 000077
【図４３Ｆ】
2021504753.tif 000078
【図４３Ｇ】
2021504753.tif 000079
【図４３Ｈ】
2021504753.tif 000080
【図４３Ｉ】
2021504753.tif 000081
【図４３Ｊ】
2021504753.tif 000082
【図４３Ｋ】
2021504753.tif 000083
【図４４】
2021504753.tif 000084
【図４５】
2021504753.tif 000085
【図４６】
2021504753.tif 000086
【図４７Ａ】
2021504753.tif 000087
【図４７Ｂ】
2021504753.tif 000088
【図４７Ｃ】
2021504753.tif 000089
【図４７Ｄ】
2021504753.tif 000090
【図４７Ｅ】
2021504753.tif 000091
【図４８】
2021504753.tif 000092
【図４９】
2021504753.tif 000093
【図５０】
2021504753.tif 000094
【図５１】
2021504753.tif 000095
【図５２】
2021504753.tif 000096
【図５３Ａ】
2021504753.tif 000097
【図５３Ｂ】
2021504753.tif 000098
【図５３Ｃ】
2021504753.tif 000099
【図５３Ｄ】
2021504753.tif 000100
【図５３Ｅ】
2021504753.tif 000101
【図５３Ｆ】
2021504753.tif 000102
【図５３Ｇ】
2021504753.tif 000103
【図５３Ｈ】
2021504753.tif 000104
【図５３Ｉ】
2021504753.tif 000105
【図５３Ｊ】
2021504753.tif 000106
【図５３Ｋ】
2021504753.tif 000107
【図５４】
2021504753.tif 000108
【図５５】
2021504753.tif 000109
【図５６】
2021504753.tif 000110
【図５７】
2021504753.tif 000111
【図５８】
2021504753.tif 000112
【図５９Ａ】
2021504753.tif 000113
【図５９Ｂ】
2021504753.tif 000114
【図６０Ａ】
2021504753.tif 000115
【図６０Ｂ】
2021504753.tif 000116
【図６０Ｃ】
2021504753.tif 000117
【図６０Ｄ】
2021504753.tif 000118
【図６１Ａ】
2021504753.tif 000119
【図６１Ｂ】
2021504753.tif 000120
【図６２Ａ】
2021504753.tif 000121
【図６２Ｂ】
2021504753.tif 000122
【図６３Ａ】
2021504753.tif 000123
【図６３Ｂ】
2021504753.tif 000124
【図６４Ａ】
2021504753.tif 000125
【図６４Ｂ】
2021504753.tif 000126
【図６５Ａ】
2021504753.tif 000127
【図６５Ｂ】
2021504753.tif 000128
【図６６Ａ】
2021504753.tif 000129
【図６６Ｂ】
2021504753.tif 000130
【図６７Ａ】
2021504753.tif 000131
【図６７Ｂ】
2021504753.tif 000132
【図６８Ａ】
2021504753.tif 000133
【図６８Ｂ】
2021504753.tif 000134
【図６９】
2021504753.tif 000135
【図７０】
2021504753.tif 000136
【図７１Ａ】
2021504753.tif 000137
【図７１Ｂ】
2021504753.tif 000138
【図７２】
2021504753.tif 000139
【図７３Ａ】
2021504753.tif 000140
【図７３Ｂ】
2021504753.tif 000141
【図７３Ｃ】
2021504753.tif 000142
【図７３Ｄ】
2021504753.tif 000143
【図７３Ｅ】
2021504753.tif 000144
【図７３Ｆ】
2021504753.tif 000145
【図７４】
2021504753.tif 000146
【図７５】
2021504753.tif 000147
【図７６】
2021504753.tif 000148
【図７７】
2021504753.tif 000149
【図７８】
2021504753.tif 000150
【図７９Ａ】
2021504753.tif 000151
【図７９Ｂ】
2021504753.tif 000152
【図７９Ｃ】
2021504753.tif 000153
【図７９Ｄ】
2021504753.tif 000154
【図７９Ｅ】
2021504753.tif 000155
【図７９Ｆ】
2021504753.tif 000156
【図７９Ｇ】
2021504753.tif 000157
【図７９Ｈ】
2021504753.tif 000158
【図８０】
2021504753.tif 000159
【図８１Ａ】
2021504753.tif 000160
【図８１Ｂ】
2021504753.tif 000161
【図８２】
2021504753.tif 000162
【図８３】
2021504753.tif 000163
【図８４】
2021504753.tif 000164
【図８５】
2021504753.tif 000165
【図８６】
2021504753.tif 000166
【図８７】
2021504753.tif 000167
【図８８】
2021504753.tif 000168
【図８９】
2021504753.tif 000169
【図９０Ａ】
2021504753.tif 000170
【図９０Ｂ】
2021504753.tif 000171
【図９１Ａ】
2021504753.tif 000172
【図９１Ｂ】
2021504753.tif 000173
【図９１Ｃ】
2021504753.tif 000174
【図９２】
2021504753.tif 000175
【図９３Ａ】
2021504753.tif 000176
【図９３Ｂ】
2021504753.tif 000177
【図９４】
2021504753.tif 000178
【図９５Ａ】
2021504753.tif 000179
【図９５Ｂ】
2021504753.tif 000180
【図９６】
2021504753.tif 000181
【図９７Ａ】
2021504753.tif 000182
【図９７Ｂ】
2021504753.tif 000183
【図９７Ｃ】
2021504753.tif 000184
【図９７Ｄ】
2021504753.tif 000185
【図９８】
2021504753.tif 000186
【図９９Ａ】
2021504753.tif 000187
【図９９Ｂ】
2021504753.tif 000188
【図１００】
2021504753.tif 000189
【図１０１Ａ】
2021504753.tif 000190
【図１０１Ｂ】
2021504753.tif 000191
【図１０２】
2021504753.tif 000192
【図１０３Ａ】
2021504753.tif 000193
【図１０３Ｂ】
2021504753.tif 000194
【図１０３Ｃ】
2021504753.tif 000195
【図１０３Ｄ】
2021504753.tif 000196
【図１０４】
2021504753.tif 000197
【図１０５Ａ】
2021504753.tif 000198
【図１０５Ｂ】
2021504753.tif 000199
【図１０６】
2021504753.tif 000200
【図１０７Ａ】
2021504753.tif 000201
【図１０７Ｂ】
2021504753.tif 000202
【図１０８Ａ】
2021504753.tif 000203
【図１０８Ｂ】
2021504753.tif 000204
【図１０８Ｃ】
2021504753.tif 000205
【図１０８Ｄ】
2021504753.tif 000206
【図１０８Ｅ】
2021504753.tif 000207
【図１０９Ａ】
2021504753.tif 000208
【図１０９Ｂ】
2021504753.tif 000209
【図１０９Ｃ】
2021504753.tif 000210
【図１０９Ｄ】
2021504753.tif 000211
【図１０９Ｅ】
2021504753.tif 000212
【図１１０Ａ】
2021504753.tif 000213
【図１１０Ｂ】
2021504753.tif 000214
【図１１０Ｃ】
2021504753.tif 000215
【図１１０Ｄ】
2021504753.tif 000216
【図１１１Ａ】
2021504753.tif 000217
【図１１１Ｂ】
2021504753.tif 000218
【図１１１Ｃ】
2021504753.tif 000219
【図１１１Ｄ】
2021504753.tif 000220
【図１１２Ａ】
2021504753.tif 000221
【図１１２Ｂ】
2021504753.tif 000222
【図１１２Ｃ】
2021504753.tif 000223
【図１１２Ｄ】
2021504753.tif 000224
【図１１３Ａ】
2021504753.tif 000225
【図１１３Ｂ】
2021504753.tif 000226
【図１１４】
2021504753.tif 000227
【図１１５Ａ】
2021504753.tif 000228
【図１１５Ｂ】
2021504753.tif 000229
【図１１５Ｃ】
2021504753.tif 000230
【国際調査報告】
2021504753.tif 000231
2021504753.tif 000232
2021504753.tif 000233