(57)【要約】  高電圧、高速駆動回路は、ドレイン端子、ゲート端子、およびソース端子を含むＦＥＴ増幅デバイスを有するソース接地増幅器を備え、ＦＥＴ増幅デバイスはそのゲート端子において制御信号を受け取り、増幅された制御信号をそのドレイン端子から出力する。駆動回路はまた、ドレイン端子、ゲート端子、およびソース端子を含む自己バイアス方式ＦＥＴ負荷デバイスを有する能動負荷を備え、ＦＥＴ負荷デバイスのドレイン端子は電源に接続されており、ＦＥＴ負荷デバイスのソース端子はＦＥＴ増幅デバイスのドレイン端子に接続されており、ＦＥＴ負荷デバイスのソース端子とゲート端子とは自己バイアスラインにより互いに電気的に接続されている。能動負荷は、自己バイアスラインの中に設けられた、高インピーダンスかつ低容量を提供する負荷抵抗を有する。【選択図】図１
2021507595.tif 000002
【特許請求の範囲】
【請求項１】
ドレイン端子、ゲート端子、およびソース端子を含む電界効果トランジスタ（ＦＥＴ）増幅デバイスを有するソース接地増幅器であって、前記ＦＥＴ増幅デバイスはそのゲート端子で制御信号を受け取り、増幅された制御信号をそのドレイン端子から出力するソース接地増幅器と、
ドレイン端子、ゲート端子、およびソース端子を含むＦＥＴ負荷デバイスを有する能動負荷であって、前記ＦＥＴ負荷デバイスのドレイン端子は電源に接続されており、前記ＦＥＴ負荷デバイスのソース端子は前記ＦＥＴ増幅デバイスのドレイン端子に接続されており、前記ＦＥＴ負荷デバイスのソース端子およびゲート端子は自己バイアスラインによって電気的に接続されており、前記能動負荷は前記自己バイアスラインに設けられた負荷抵抗を含む能動負荷と
を備える駆動回路。
【請求項２】
請求項１に記載の駆動回路において、
前記ＦＥＴ増幅デバイスおよび前記ＦＥＴ負荷デバイスは、デプレッション形デバイスである、駆動回路。
【請求項３】
請求項１に記載の駆動回路において、
前記ＦＥＴ増幅デバイスおよび前記ＦＥＴ負荷デバイスは、ＧａＮデバイスである、駆動回路。
【請求項４】
請求項３に記載の駆動回路において、
前記ＧａＮデバイスはＮ型デバイスである、駆動回路。
【請求項５】
請求項１に記載の駆動回路において、
前記増幅された制御信号はスイッチを制御する、駆動回路。
【請求項６】
請求項１に記載の駆動回路において、
前記制御信号は矩形波である、駆動回路。
【請求項７】
請求項１に記載の駆動回路において、
前記能動負荷は、高インピーダンスを提供する低周波応答を有する、駆動回路。
【請求項８】
請求項１に記載の駆動回路において、
前記能動負荷は、低容量を提供する高周波応答を有する、駆動回路。
【請求項９】
制御信号を受け取る入力と、増幅された制御信号を提供する出力と、を有する増幅器サブ回路と、
ドレイン端子、ゲート端子、およびソース端子を含む電界効果トランジスタ（ＦＥＴ）デバイスを有する能動負荷であって、前記ＦＥＴデバイスのドレイン端子は電源に接続されており、前記ＦＥＴデバイスのソース端子は前記増幅器サブ回路の前記出力に接続されており、前記ＦＥＴデバイスのソース端子およびゲート端子は自己バイアスラインにより電気的に接続されており、前記能動負荷は前記自己バイアスラインに設けられた負荷抵抗を含む、能動負荷と
を備える駆動回路。
【請求項１０】
請求項９に記載の駆動回路において、
前記ＦＥＴデバイスはデプレッション形デバイスである、駆動回路。
【請求項１１】
請求項９に記載の駆動回路において、
前記ＦＥＴデバイスはＧａＮデバイスである、駆動回路。
【請求項１２】
請求項１１に記載の駆動回路において、
前記ＧａＮデバイスはＮ型デバイスである、駆動回路。
【請求項１３】
請求項９に記載の駆動回路において、
前記増幅された制御信号はスイッチを制御する、駆動回路。
【請求項１４】
請求項９に記載の駆動回路において、
前記制御信号は矩形波である、駆動回路。
【請求項１５】
請求項９に記載の駆動回路において、
前記能動負荷は、高インピーダンスを提供する低周波応答を有する、駆動回路。
【請求項１６】
請求項９に記載の駆動回路において、
前記能動負荷は、低容量を提供する高周波応答を有する、駆動回路。
【請求項１７】
スイッチを制御する駆動回路であって、
ドレイン端子、ゲート端子、およびソース端子を含む電界効果トランジスタ（ＦＥＴ）増幅デバイスを有するソース接地増幅器であって、前記ＦＥＴ増幅デバイスは、そのゲート端子において矩形波制御信号を受け取り、増幅された矩形波制御信号をそのドレイン端子から出力して前記スイッチに送出する、ソース接地増幅器と、
ドレイン端子、ゲート端子、およびソース端子を含むＦＥＴ負荷デバイスを有する能動負荷であって、前記ＦＥＴ負荷デバイスのドレイン端子は電源に接続されており、前記ＦＥＴ負荷デバイスのソース端子は前記ＦＥＴ増幅デバイスのドレイン端子に接続されており、前記ＦＥＴ負荷デバイスのソース端子とゲート端子とは自己バイアスラインにより電気的に接続されており、前記能動負荷は前記自己バイアスラインに設けられた負荷抵抗を有する、能動負荷と
を備え、
前記能動負荷は、高インピーダンスを提供する低周波応答を有し、かつ、低容量を提供する高周波応答を有する
駆動回路。
【請求項１８】
請求項１７に記載の駆動回路において、
前記ＦＥＴ増幅デバイスおよび前記ＦＥＴ負荷デバイスは、デプレッション形デバイスである、駆動回路。
【請求項１９】
請求項１７に記載の駆動回路において、
前記ＦＥＴ増幅デバイスおよび前記ＦＥＴ負荷デバイスは、ＧａＮデバイスである、駆動回路。
【請求項２０】
請求項１９に記載の駆動回路において、
前記ＧａＮデバイスはＮ型デバイスである、駆動回路。
【発明の詳細な説明】
【背景技術】
【０００１】
技術分野
［０００１］本開示は、一般にソース接地増幅器および能動負荷を有する駆動回路に関し、特に、電界効果トランジスタ（ＦＥＴ）増幅器を有するソース接地増幅器と、自己バイアス方式ＦＥＴ負荷デバイスを有する能動負荷と、高インピーダンスかつ低容量を提供する自己バイアスライン上の抵抗とを含むＧａＮ駆動回路に関する。
【０００２】
議論
［０００２］ＲＦ信号を増幅するための１以上のＦＥＴデバイスが採用されたパワー増幅器がよく知られている。パワー増幅器は、非限定的な例において低雑音増幅器（ＬＮＡ）、中間周波（ＩＦ）増幅器、局部発振（ＬＯ）増幅器などを含む多くの適用がある。ＦＥＴデバイスは、トランジスタの分野においてはよく知られており、ＨＥＭＴ，ＭＯＳＦＥＴ，ＭＩＳＦＥＴ，ＦｉｎＦＥＴなどのような様々な周知の種類に作製され、水平方向のデバイスあるいは垂直方向のデバイスとして集積することが可能である。典型的なＦＥＴデバイスは、シリコン、ガリウム砒素（ＧａＡｓ）、インジウムガリウム砒素（ＩｎＧａＡｓ）、窒化ガリウム（ＧａＮ）、リン化インジウム（ＩｎＰ）などの各種半導体層を有する。半導体層は、時に、層内のキャリア密度を高くするためにホウ素などの各種不純物でドーピングされ、層におけるドーピングレベルが高くなるほど、その特定の半導体材料の伝導率は高くなる。ＦＥＴデバイスはまた、ソース端子、ドレイン端子、およびゲート端子を含み、１以上の半導体層はチャネル層に割り当てられて、ソース端子およびドレイン端子と電気的に接続している。ソース端子に与えられる電位によって、Ｎ型またはＰ型のキャリアがチャネル層を介してドレイン端子へ流れる。ゲート端子に印加された電気信号は、チャネル層のキャリアを変調させる電界を生成し、ゲート電圧のわずかな変化がチャネル層におけるキャリア密度の大きな変化を生み出し、電流の流れをソース端子からドレイン端子へと変える。いくつかのＦＥＴデバイスは、ゲートバイアスがゼロボルトでオン、負のゲートバイアス電位でオフとなるデプレッション形デバイスである。
【０００３】
［０００３］ＦＥＴスイッチあるいは他のデバイスのゲート端子を制御するゲート駆動回路はしばしばパワー増幅器を採用する。いくつかのアプリケーションでは、駆動回路は高電圧、高速回路であることが必要であり、非常に高速なパルスのエッジ、つまり、非常に高速な立ち上がり時間を備え、スイッチのオンとオフを高速で切り替える大きな電圧スイングの入力電圧範囲を有する矩形波信号のスイッチ制御信号を生成することができる。従来の駆動回路のスピードを、高速、高電圧アプリケーションのために向上させることができる。
【発明の概要】
【課題を解決するための手段】
【０００４】
［０００４］本開示は、スイッチ制御動作が可能である高電圧、高速ＧａＮ駆動回路に係る。駆動回路は、ドレイン端子、ゲート端子、およびソース端子を含むＦＥＴ増幅デバイスを有するソース接地増幅器を備え、ＦＥＴ増幅デバイスは矩形波制御信号をゲート端子で受け取り、増幅された矩形波制御信号をドレイン端子から出力する。駆動回路は、また、ドレイン端子、ゲート端子、およびソース端子を含む自己バイアス方式ＦＥＴ負荷デバイスを有する能動負荷を備え、自己バイアス方式ＦＥＴ負荷デバイスのドレイン端子は電源に接続され、自己バイアス方式ＦＥＴ負荷デバイスのソース端子はＦＥＴ増幅デバイスのドレイン端子に接続され、自己バイアス方式ＦＥＴ負荷デバイスのソース端子とゲート端子とは自己バイアスラインによって互いに電気的に接続している。能動負荷は、自己バイアスラインに設けられた負荷抵抗を有しており、高インピーダンスおよび低容量を提供する能動負荷の低周波応答および高周波応答をもたらす。
【０００５】
［０００５］本開示の追加の構成は、添付図面を考慮することで、以下の記載および添付の特許請求の範囲から明らかとなる。
【図面の簡単な説明】
【０００６】
【図１】図１は、能動負荷およびソース接地増幅器を有する高電圧、高速駆動回路の模式図である。
【発明を実施するための形態】
【０００７】
［０００７］以下の本開示に係る実施形態では、自己バイアス能動負荷を有するＧａＮ駆動回路について説明するが、これは単なる例示であり、本発明、および本発明の適用あるいは実施に関して何らの制限をするものでもない。
【０００８】
［０００８］図１は、ＦＥＴデバイス１４と、自己バイアス方式ＦＥＴデバイス１８を含む能動負荷１６とを有するソース接地増幅器１２を備えた駆動回路１０の模式図である。この非限定的な実施形態において、ＦＥＴデバイス１４、１８は、Ｎ型デプレッション形ＧａＮ  ＦＥＴデバイスであり、駆動回路１０は高インピーダンスＧａＮ  ＦＥＴデバイスなどのスイッチ５０を制御し、駆動回路１０がゲート駆動回路として働く。しかしながら、駆動回路１０は、他のデバイス、例えば、二段増幅器を制御することができる。さらに、増幅器１２は、本明細書の説明の目的に適合するいかなる増幅器を用いることもでき、ＦＥＴデバイスを含むあるいは含まない多段増幅器を有していてもよい。
【０００９】
［０００９］増幅される対象の制御信号は、キャパシタ２２、抵抗２４、および電源３０を備えるＲＣ回路を介して、ライン２０上のＦＥＴデバイス１４のゲート端子Ｇにおけるバイアスとして与えられる。制御信号は、本明細書に係る説明の目的に適合するいかなる制御信号であってもよく、例えば、矩形波デジタル信号など、各矩形波パルスがビットを表す信号が挙げられる。制御信号の増幅出力は、キャパシタ２８からスイッチ５０までのライン２６上のＦＥＴデバイス１４を介してドレイン端子Ｄに与えられ、ＦＥＴデバイス１４のソース端子Ｓは基準電位に接続されている。ある実施形態では、矩形波制御信号は、ＦＥＴデバイス１４によって増幅されて、速い立ち上がりエッジおよび立下りエッジを有し、かつ、入力制御信号に近いスルーレートを有する、より大きな矩形波信号となる。
【００１０】
［００１０］能動負荷１６のインピーダンスは増幅器１２からのドレイン電流と掛け合わせられて出力信号を形成する。能動負荷１６と、これにプラスされる相対的に小さい外部抵抗は最小の電圧降下を有するので、最小の頭上スペースおよび電力が消費される。ＦＥＴデバイス１８のドレイン端子Ｄは電源３４に接続され、ＦＥＴデバイス１８のソース端子ＳはＦＥＴデバイス１４のドレイン端子Ｄに接続されている。ＦＥＴデバイス１８のソース端子Ｓおよびゲート端子Ｇは自己バイアスライン４０によって互いにつながっているので、ＦＥＴデバイス１８は自己バイアス方式であり、抵抗３８はライン４０に設けられる。制御信号が小さい場合、ＦＥＴデバイス１４はデプレッション形であるので伝導し、電流がＦＥＴデバイス１４、１８を流れ、制御信号がＦＥＴデバイス１４によって増幅される。自己バイアスライン４０に抵抗３８が含まれていることによって、抵抗３８での電圧降下が与えられ、抵抗３８における電圧降下を適切に測定して適切な抵抗の選択により一定のパフォーマンスを得ることが可能であるので、ＦＥＴデバイス１４の伝導を非常に速くすることを可能とするための大きな電圧スイング範囲を提供することができる。
【００１１】
［００１１］自己バイアスライン４０に抵抗３８が含まれることによって、ライン３６から負荷１６を見た低周波応答は高インピーダンスを与え、これは、高いゲインを提供し、かつ、ライン３６から負荷１６を見た高周波応答は低容量を与え、これは、広帯域応答およびより高速な矩形波のエッジの遷移、つまり、より高いスルーレートを提供する。このような特徴を示す能動負荷１６における低周波応答および高周波応答の導出は以下のように記載され、ｇｍはＦＥＴデバイス１８のトランスコンダクタンス、Ｒは抵抗３８の抵抗値、ｒ０はＦＥＴデバイス１８の固有インピーダンス、ｖｘは能動負荷１６を見た複素電圧、ｉｘは能動負荷１６を見た場合の複素電流、｜ｖｘ／ｉｘ｜は能動負荷１６を見た場合のインピーダンス、ｖｇはＦＥＴデバイス１８のゲート端子電圧、ｖｓはＦＥＴデバイス１８のソース端子電圧、ｖｇｓはＦＥＴデバイス１８のゲート／ソース端子電圧（自己バイアス）、ＣｄｓはＦＥＴデバイス１８のドレイン／ソース端子容量、およびωは角周波数を示す。本明細書において抵抗３８を自己バイアスライン４０に設ける利点は一般にｇｍＲを掛け合わせた効果によって得られる。
【００１２】
［００１２］低周波応答の導出は以下の式（１）−（５）に示され、抵抗３８は、ｇｍＲ倍で増加するインピーダンスｒ０による影響を受け、これにより負荷インピーダンスは増加することがわかる。
【数１】
2021507595.tif 000003
【００１３】
［００１３］高周波応答の導出は以下の式（６）−（１５）に示され、抵抗３８は、ｇｍＲ倍で容量Ｃｄｓが低下する影響を受けることがわかる。
【数２】
2021507595.tif 000004
【００１４】
［００１４］以上の説明は本開示における実施形態の例示を単に記載したものである。本発明は説明した実施の形態に限定されるものではなく、請求項に記載した発明の範囲において当業者が想定し得る各種の変形を行うことが可能である。
【図１】
2021507595.tif 000005
【国際調査報告】
2021507595.tif 000006
2021507595.tif 000007