(57)【要約】チップ表面ベース・デバイス構造は、結晶基板に対して物理的に結合された第１の超電導材料であり、結晶基板が、第２の超電導材料に対して物理的に結合され、第２の超電導材料が、第２の結晶基板に対して物理的に結合された、第１の超電導材料を備え、また一実施態様において、チップ表面ベース・デバイス構造は、結晶基板のビア中に位置付けられた縦型ジョセフソン接合であり、第１の超電導材料、トンネル障壁、および第２の超電導材料を含む、縦型ジョセフソン接合を備え、また一実施態様において、チップ表面ベース・デバイス構造は、縦型ジョセフソン接合および第１の超電導材料と第２の超電導材料との間に形成されたキャパシタを備えたトランスモン・キュービットを備える、縦型トランスモン・キュービット・デバイス。
2021518654.tif 000002
【特許請求の範囲】
【請求項１】
チップ表面ベース・デバイス構造であって、
結晶基板に対して物理的に結合された第１の超電導材料であり、前記結晶基板が、第２の超電導材料に対して物理的に結合され、前記第２の超電導材料が、第２の結晶基板に対して物理的に結合された、前記第１の超電導材料と、
前記結晶基板のビア中に位置付けられた縦型ジョセフソン接合であり、前記第１の超電導材料、トンネル障壁、および前記第２の超電導材料を含む、前記縦型ジョセフソン接合と、
前記縦型ジョセフソン接合および前記第１の超電導材料と前記第２の超電導材料との間に形成されたキャパシタを備えたトランスモン・キュービットと、
を備えた、チップ表面ベース・デバイス構造。
【請求項２】
前記第２の超電導材料の少なくとも一部が、前記トランスモン・キュービットの外側に位置付けられ、情報転送回路として使用される、請求項１に記載のチップ表面ベース・デバイス構造。
【請求項３】
前記トランスモン・キュービットの外側に位置付けられた前記第２の超電導材料の前記少なくとも一部が、前記結晶基板により覆われた、請求項２に記載のチップ表面ベース・デバイス構造。
【請求項４】
前記トランスモン・キュービットに連通結合された前記第２の超電導材料中の情報転送回路をさらに備えた、請求項１に記載のチップ表面ベース・デバイス構造。
【請求項５】
前記トランスモン・キュービットを１つもしくは複数の他のキュービットまたは入力、出力、もしくは読み出し回路あるいはその両方に電気結合する情報転送回路をさらに備え、
前記情報転送回路が、前記第２の超電導材料上に形成された、請求項１に記載のチップ表面ベース・デバイス構造。
【請求項６】
前記情報転送回路が、共振バスを備え、前記トランスモン・キュービットが、第２のキャパシタを用いて前記共振バスに連通結合された、請求項２に記載のチップ表面ベース・デバイス構造。
【請求項７】
前記共振バスが、前記結晶基板により覆われた、請求項６に記載のチップ表面ベース・デバイス構造。
【請求項８】
第１の超電導材料を結晶基板に対して物理的に結合することと、
第２の結晶基板に対して物理的に結合された第２の超電導材料に対して、前記結晶基板を物理的に結合することと、
前記第１の超電導材料、トンネル障壁、および前記第２の超電導材料を含む、縦型ジョセフソン接合を、前記結晶基板のビア中に構成することと、
前記縦型ジョセフソン接合および前記第１の超電導材料と前記第２の超電導材料との間に形成されたキャパシタを備えたトランスモン・キュービットを構成することと、
を含む方法。
【請求項９】
前記結晶基板の縁部が前記第２の超電導材料の縁部内に位置付けられるように、前記結晶基板の一部を除去することをさらに含む、請求項８に記載の方法。
【請求項１０】
前記第１の超電導材料の縁部が前記結晶基板の前記縁部と同一平面になるように、前記第１の超電導材料の一部を除去することをさらに含む、請求項８に記載の方法。
【請求項１１】
前記第１の超電導材料の縁部が前記結晶基板の縁部内に位置付けられるように、前記第１の超電導材料の一部を除去することをさらに含む、請求項８に記載の方法。
【請求項１２】
前記第１の超電導材料の縁部が前記第２の超電導材料の縁部を通り越して延びるように、前記第１の超電導材料の一部を除去することをさらに含む、請求項８に記載の方法。
【請求項１３】
前記第１の超電導材料または前記第２の超電導材料の第１の面に共振器を電気結合することをさらに含む、請求項８に記載の方法。
【請求項１４】
前記第１の超電導材料および前記第２の超電導材料から成る群の複数の面に複数の共振器を電気結合することをさらに含む、請求項８に記載の方法。
【請求項１５】
前記縦型ジョセフソン接合の外側に位置付けられた前記第２の超電導材料の一部が、空気に曝される、請求項８に記載の方法。
【請求項１６】
チップ表面ベース・デバイス構造であって、
結晶基板のビア中に形成された縦型ジョセフソン接合であり、第２の超電導材料に対して物理的に結合されたトンネル障壁に対して物理的に結合された第１の超電導材料を含む、前記縦型ジョセフソン接合と、
前記縦型ジョセフソン接合および前記第１の超電導材料と前記第２の超電導材料との間に形成されたキャパシタを備えたトランスモン・キュービットと、
を備えた、チップ表面ベース・デバイス構造。
【請求項１７】
前記チップ表面ベース・デバイス構造の前記トランスモン・キュービットに電気結合されてアドレス指定する読み出し共振器をさらに備えた、請求項１６に記載のチップ表面ベース・デバイス構造。
【請求項１８】
別の超電導キュービットと、
前記トランスモン・キュービットおよび前記別の超電導キュービットを電気結合する共振バスと、
をさらに備えた、請求項１６に記載のチップ表面ベース・デバイス構造。
【請求項１９】
前記第１の超電導材料および前記結晶基板により形成され、前記トランスモン・キュービットからのクロス・トークから分離された第２のトランスモン・キュービットをさらに備えた、請求項１６に記載のチップ表面ベース・デバイス構造。
【請求項２０】
前記トランスモン・キュービットおよび前記第２のトランスモン・キュービットを電気結合する共振バスをさらに備えた、請求項１９に記載のチップ表面ベース・デバイス構造。
【請求項２１】
第２の超電導材料に対して物理的に結合されたトンネル障壁に対して物理的に結合された第１の超電導材料を含む縦型ジョセフソン接合を、結晶基板のビア中に構成することと、
前記縦型ジョセフソン接合および前記第１の超電導材料と前記第２の超電導材料との間に形成されたキャパシタを備えたトランスモン・キュービットを構成することと、
を含む方法。
【請求項２２】
前記縦型ジョセフソン接合の外側に位置付けられた前記第２の超電導材料の一部を前記結晶基板で覆うことをさらに含む、請求項２１に記載の方法。
【請求項２３】
前記第１の超電導材料の縁部が前記結晶基板の縁部を通り越して延びるように、前記第１の超電導材料を構成することをさらに含む、請求項２１に記載の方法。
【請求項２４】
複数の他の超電導キュービットおよび複数の共振バスをさらに備え、各共振バスが、前記トランスモン・キュービットを前記複数の他の超電導キュービットのうちの１つもしくは複数または入力、出力、もしくは読み出し回路あるいはその両方に電気結合する、請求項２１に記載の方法。
【請求項２５】
チップ表面ベース・デバイス構造であって、
シリコン・オン・メタル（ＳＯＭ）ベースのビア中に形成された縦型ジョセフソン接合であり、前記ＳＯＭが、超電導体である、前記縦型ジョセフソン接合と、
前記縦型ジョセフソン接合および前記ＳＯＭの前記超電導体の一部と第２の超電導材料との間に形成されたキャパシタを備えたトランスモン・キュービットと、
を備えた、チップ表面ベース・デバイス構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には超電導デバイスに関し、より詳細には、縦型ジョセフソン接合（verticalJosephson junction）を備えた縦型トランスモン・キュービット・デバイス（verticaltransmon qubit device）の製造に関する。
【背景技術】
【０００２】
量子コンピューティングは一般的に、演算および情報処理機能の実行を目的とした量子力学的現象の利用である。量子コンピューティングは、一般的にトランジスタを用いて２進数の値で動作する古典的コンピューティングに対比して考えることができる。すなわち、古典的コンピュータが０または１のビット値で動作し得る一方、量子コンピュータは、０および１の重ね合わせを含む量子ビットで動作し、複数の量子ビットをエンタングル可能であるとともに、干渉を利用する。
【０００３】
量子コンピューティングのハードウェアは、古典的コンピューティングのハードウェアと異なる可能性がある。特に、超電導量子回路は一般的に、半導体デバイス中に製造可能なジョセフソン接合に依拠する。ジョセフソン接合は一般的に、超電導電流（supercurrent）のジョセフソン効果をもたらすものであるが、この場合の電流は、電圧の印加なく、ジョセフソン接合を横切って無制限に流れ得る。ジョセフソン接合は、たとえばトンネル障壁によって、２つの超電導体（superconductors：抵抗なく電気を通す材料であり超伝導体ともいう）を弱く結合させることにより形成可能である。
【０００４】
ジョセフソン接合を量子コンピューティングに利用可能な方法として、ジョセフソン接合の超電導回路への埋め込みにより量子ビット（キュービット）を構成する方法が挙げられる。ジョセフソン接合は、シャント・キャパシタとの並列配置によって、キュービットの構成に使用可能である。このようなジョセフソン接合のシャント・キャパシタとの並列配置は、キュービット中のジョセフソン・エネルギーの帯電エネルギーに対する典型比が１０より大きくなるようにシャント・キャパシタが大きいキャパシタンスを有する場合に、トランスモン（フレーズ伝送線シャント・プラズマ振動キュービット（phrase transmission line shunted plasma oscillation qubit）の短縮形）と称することがある。キュービット中のジョセフソン・エネルギーの帯電エネルギーに対する比が小さいいくつかのシナリオにおいてはトランスモンと称さない場合もあるが、本明細書においては、トランスモンによって、ジョセフソン接合のシャント・キャパシタとの如何なる並列配置をも表し得る。トランスモン・キュービットではない他の超電導キュービットも存在する。
【０００５】
トランスモンは一般的に、他のいくつかの種類のキュービットと比較して、電荷ノイズに対する感度が低い。電荷ノイズに対するトランスモンの感度が低くなり得るメカニズムとして、ジョセフソン・エネルギーの帯電エネルギーに対する比の増大が挙げられる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許出願第１５／９３４，４００号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
従来技術のいくつかのトランスモン・キュービットに関する問題として、比較的大きい空間を占有する点が挙げられる。具体的には、いくつかのトランスモン・キュービットに用いられる平面キャパシタが大きい面積を占める。このようなトランスモン・キュービットの小型化は、表面損失および誘電損失の両者により制限される。
【０００８】
そして、いくつかの種類の従来技術のジョセフソン接合についても、これらのジョセフソン接合からのトランスモンの製造への適用に際して、問題がある。低損失かつ低臨界電流の種類のジョセフソン接合は、斜め蒸着アルミニウム、酸化アルミニウム、およびアルミニウム（Ａｌ−ＡｌＯｘ−Ａｌ）により構成可能である。ただし、このようなジョセフソン接合に関する問題として、ジョセフソン接合が形成されたら、結果としてのデバイスが低温およびプロセスの制約を受ける点が挙げられる。
【課題を解決するための手段】
【０００９】
以下は、本発明の１つまたは複数の実施形態の基本的な理解を可能にする概要を提示する。この概要は、主要または重要な要素の識別を意図したものでもなければ、特定の実施形態または特許請求の範囲の如何なる範囲の規定を意図したものでもない。その唯一の目的は、以下に提示するより詳細な説明への導入として、簡単な形態の概念を提示することである。本明細書に記載の１つまたは複数の実施形態においては、縦型トランスモン・キュービット・デバイスをもたらすデバイス、システム、チップ表面ベース・デバイス構造、コンピュータ実装方法、装置、またはコンピュータ・プログラム製品、あるいはその組合せを説明する。
【００１０】
一実施形態によれば、チップ表面ベース・デバイス構造が提供される。一例において、このチップ表面ベース・デバイス構造は、結晶基板に対して物理的に結合された第１の超電導材料であり、結晶基板が、第２の超電導材料に対して物理的に結合され、第２の超電導材料が、第２の結晶基板に対して物理的に結合された、第１の超電導材料を備える。１つまたは複数の実施態様において、このチップ表面ベース・デバイス構造は、結晶基板のビア中に位置付けられた縦型ジョセフソン接合であり、第１の超電導材料、トンネル障壁、および第２の超電導材料を含む、縦型ジョセフソン接合をさらに備え得る。また、１つまたは複数の実施態様において、このチップ表面ベース・デバイス構造は、縦型ジョセフソン接合および第１の超電導材料と第２の超電導材料との間に形成されたキャパシタを備えたトランスモン・キュービットを備え得る。
【００１１】
いくつかの例において、このチップ表面ベース・デバイス構造は、トランスモン・キュービットに連通結合された第２の超電導材料中の情報転送回路（information transfer circuit）をさらに備える。このようなチップ表面ベース・デバイス構造の利点として、トランスモン・キュービットおよび情報転送回路が（演算を目的とした意図的な結合を除いて）互いに分離され得るため、量子情報がトランスモン・キュービットから気付かずに漏洩することがない。
【００１２】
別の実施形態においては、方法が提供される。一例において、この方法は、第１の超電導材料を結晶基板に対して物理的に結合することを含む。この方法は、第２の結晶基板に対して物理的に結合された第２の超電導材料に対して、結晶基板を物理的に結合することをさらに含み得る。この方法は、第１の超電導材料、トンネル障壁、および第２の超電導材料を含む、縦型ジョセフソン接合を、結晶基板のビア中に構成することをさらに含み得る。この方法は、縦型ジョセフソン接合および第１の超電導材料と第２の超電導材料との間に形成されたキャパシタを備えたトランスモン・キュービットを構成することをさらに含み得る。このような方法の利点として、他種のキャパシタと比較してシャント・キャパシタの実装面積が小さくなったことによりスケーリングが改善されたトランスモン・キュービットの製造に使用可能と考えられる。
【００１３】
いくつかの例において、この方法は、結晶基板の縁部が第２の超電導材料の縁部内に位置付けられるように、結晶基板の一部を除去することをさらに含み得る。このような方法の利点として、このように狭隘な超電導材料により、外部回路への結合が抑えられると考えられる。
【００１４】
別の実施形態においては、チップ表面ベース・デバイス構造が提供される。一例において、このチップ表面ベース・デバイス構造は、結晶基板のビア中に形成された縦型ジョセフソン接合であり、第２の超電導材料に対して物理的に結合されたトンネル障壁に対して物理的に結合された第１の超電導材料を含む、縦型ジョセフソン接合を備える。１つまたは複数の実施態様において、このチップ表面ベース・デバイス構造は、縦型ジョセフソン接合および第１の超電導材料と第２の超電導材料との間に形成されたキャパシタを備えたトランスモン・キュービットをさらに備え得る。このようなチップ表面ベース・デバイス構造の利点として、他種のキャパシタと比較した場合のキャパシタの実装面積の縮小によるスケーリングを可能にすると考えられる。
【００１５】
いくつかの例において、このチップ表面ベース・デバイス構造は、第１の超電導材料および結晶基板により形成され、トランスモン・キュービットからのクロス・トークから分離された第２のトランスモン・キュービットをさらに備える。このようなチップ表面ベース・デバイス構造の利点として、トランスモン・キュービットおよび第２のトランスモン・キュービットが十分に制御されるとともに、２つのキュービット間で不要な量子情報の転送が発生しない。このようなチップ表面ベース・デバイス構造の利点として、トランスモン・キュービットおよび他の超電導キュービットが十分に制御されるとともに、２つのキュービット間で不要な量子情報の転送が発生しない（すなわち、他の超電導キュービットがトランスモン・キュービットからのクロス・トークから分離される）。
【００１６】
別の実施形態においては、方法が提供される。一例において、この方法は、第２の超電導材料に対して物理的に結合されたトンネル障壁に対して物理的に結合された第１の超電導材料を含む縦型ジョセフソン接合を、結晶基板のビア中に構成することを含む。この方法は、縦型ジョセフソン接合および第１の超電導材料と第２の超電導材料との間に形成されたキャパシタを備えたトランスモン・キュービットを構成することをさらに含み得る。このような方法の利点として、他種のキャパシタと比較してキャパシタの実装面積が小さくなったことによりスケーリングが改善されたトランスモン・キュービットの製造に使用可能と考えられる。
【００１７】
いくつかの例において、この方法は、縦型ジョセフソン接合の外側に位置付けられた第２の超電導材料の一部を結晶基板で覆うことをさらに含み得る。このように第２の超電導材料の一部を基板で覆うことの利点として、第２の超電導材料の当該部分が酸化から保護されることが考えられる。
【００１８】
別の実施形態においては、チップ表面ベース・デバイス構造が提供される。一例において、このチップ表面ベース・デバイス構造は、シリコン・オン・メタル（ＳＯＭ）ベースのビア中に形成された縦型ジョセフソン接合であり、ＳＯＭが、超電導体である、縦型ジョセフソン接合を備える。１つまたは複数の実施態様において、このチップ表面ベース・デバイス構造は、縦型ジョセフソン接合およびＳＯＭの超電導体の一部と第２の超電導材料との間に形成されたキャパシタを備えたトランスモン・キュービットをさらに備え得る。このようなチップ表面ベース・デバイス構造の利点として、他種のキャパシタと比較した場合のキャパシタの実装面積の縮小によるスケーリングを可能にすると考えられる。
【図面の簡単な説明】
【００１９】
【図１】本明細書に記載の１つまたは複数の実施形態に係る、縦型ジョセフソン接合を備えた例示的かつ非限定的なチップ表面ベース・デバイス構造を示す図である。
【図２】本明細書に記載の１つまたは複数の実施形態に係る、一部の材料を除去した後の図１の例示的かつ非限定的なチップ表面ベース・デバイス構造を示す図である。
【図３】本明細書に記載の１つまたは複数の実施形態に係る、一部の材料を除去して縦型トランスモン・キュービットを構成した後の図２の例示的かつ非限定的なチップ表面ベース・デバイス構造を示す図である。
【図４】本明細書に記載の１つまたは複数の実施形態に係る、一部の材料を除去して別の縦型トランスモン・キュービットを構成した後の図２の例示的かつ非限定的なチップ表面ベース・デバイス構造を示す図である。
【図５】本明細書に記載の１つまたは複数の実施形態に係る、一部の材料を除去して別の縦型トランスモン・キュービットを構成した後の図３の例示的かつ非限定的なチップ表面ベース・デバイス構造を示す図である。
【図６】本明細書に記載の１つまたは複数の実施形態に係る、図４の例示的かつ非限定的なチップ表面ベース・デバイス構造の上面図である。
【図７】本明細書に記載の１つまたは複数の実施形態に係る、図４の例示的かつ非限定的なチップ表面ベース・デバイス構造の別の上面図である。
【図８】本明細書に記載の１つまたは複数の実施形態に係る、一部の材料を除去して別の縦型トランスモン・キュービットを構成した後の図１の例示的かつ非限定的なチップ表面ベース・デバイス構造を示す図である。
【図９】本明細書に記載の１つまたは複数の実施形態に係る、図８の例示的かつ非限定的なチップ表面ベース・デバイス構造の上面図である。
【図１０】本明細書に記載の１つまたは複数の実施形態に係る、図８の例示的かつ非限定的なチップ表面ベース・デバイス構造の上面図である。
【図１１】本明細書に記載の１つまたは複数の実施形態に係る、一部の材料の追加および除去の両者を行って別の縦型トランスモン・キュービットを構成した後の図１の例示的かつ非限定的なチップ表面ベース・デバイス構造を示す図である。
【図１２】本明細書に記載の１つまたは複数の実施形態に係る、図１１の縦型トランスモン・キュービットを構成する過程で一部の材料を最初に除去した後の図１の例示的かつ非限定的なチップ表面ベース・デバイス構造を示す図である。
【図１３】本明細書に記載の１つまたは複数の実施形態に係る、一部の材料を除去した後の図１２の例示的かつ非限定的なチップ表面ベース・デバイス構造を示す図である。
【図１４】本明細書に記載の１つまたは複数の実施形態に係る、一部の材料を追加した後の図１３の例示的かつ非限定的なチップ表面ベース・デバイス構造を示す図である。
【図１５】本明細書に記載の１つまたは複数の実施形態に係る、一部の材料を除去した後の図１４の例示的かつ非限定的なチップ表面ベース・デバイス構造を示す図である。
【図１６】本明細書に記載の１つまたは複数の実施形態に係る、一部の材料を追加した後の図１５の例示的かつ非限定的なチップ表面ベース・デバイス構造を示す図である。
【図１７】本明細書に記載の１つまたは複数の実施形態に係る、図１１の例示的かつ非限定的なチップ表面ベース・デバイス構造の上面図である。
【図１８】本明細書に記載の１つまたは複数の実施形態に係る、図１１の例示的かつ非限定的なチップ表面ベース・デバイス構造の別の上面図である。
【図１９】本明細書に記載の１つまたは複数の実施形態に係る、縦型トランスモン・キュービット・デバイスの実現を容易化する例示的かつ非限定的なコンピュータ実装方法のフロー図である。
【図２０】本明細書に記載の１つまたは複数の実施形態に係る、縦型ジョセフソン接合超電導デバイスの実現を容易化する例示的かつ非限定的なコンピュータ実装方法の別のフロー図である。
【図２１】本明細書に記載の１つまたは複数の実施形態をもたらし得る例示的かつ非限定的な動作環境のブロック図である。
【発明を実施するための形態】
【００２０】
以下の詳細な説明は、ほんの一例に過ぎず、実施形態または実施形態の適用もしくは使用あるいはその両方を制限することを意図したものではない。さらに、前述の背景もしくは概要の項または詳細な説明の項に提示の如何なる明示的または暗示的な情報による制約の意図もない。
【００２１】
以下、図面を参照して１つまたは複数の実施形態を説明するが、全体を通して、同じ要素の参照には同じ参照番号が用いられる。以下の記述においては、説明を目的として、多くの具体的詳細を示すことにより、１つまたは複数の実施形態をより深く理解できるようにする。ただし、種々のケースにおいて、これらの具体的詳細なく１つまたは複数の実施形態を実現可能であることは明らかである。
【００２２】
従来技術のトランスモン・キュービットに関する上記問題を所与として、本開示は、縦型ジョセフソン接合を備えたトランスモン・キュービットの形態で、これらの問題の少なくとも一部に対する解決手段を生み出すように実現可能である。本明細書において使用されるとき、トランスモン・キュービット（または、ジョセフソン接合）を記述するいくつかの実施形態は、縦型トランスモン・キュービット（または、縦型ジョセフソン接合）を表し得る。このような縦型トランスモン・キュービットは、回路への直接組み込みの利点を有し得る。また、このような縦型トランスモン・キュービットは、他のいくつかの縦型トランスモン・キュービットと比較して、トランスモン・デコヒーレンスが抑えられているため、キュービット特性が向上する。このような縦型トランスモン・キュービットは、非常に低損失の環境中に埋め込まれる利点を有し得る。このような縦型トランスモン・キュービットは、キャパシタ実装面積の縮小によるスケーリングを可能にする利点を有し得る。また、トランスモンと関連付けられたキャパシタは、ジョセフソン接合と並列である（すなわち、シャントする）ことから、シャント・キャパシタとも称し得る。このような縦型トランスモン・キュービットは、斜め蒸着プロセスを用いて形成された縦型トランスモン・キュービットに対して、周波数変動が向上する利点を有し得る。
【００２３】
このような縦型トランスモン・キュービットは、チップ製造手法と互換性がある製造（または、プロセス）フローが関連するため、キュービット接合の製造のスケーリングが可能になる利点を有し得る。このような縦型トランスモン・キュービットは、電界分布を当該縦型トランスモン・キュービット内に制限するため、関連するシャント・キャパシタの均一な電界分布を維持しつつ（すなわち、局所的な電界の集中を回避しつつ）、占有体積を抑えられる利点を有し得る。このような縦型トランスモン・キュービットは、縦型トランスモン・キュービットを共振器に容量結合する複数の手法を可能にする利点を有し得る。
【００２４】
図１は、本明細書に記載の１つまたは複数の実施形態に係る、縦型ジョセフソン接合を備えた例示的かつ非限定的なチップ表面ベース・デバイス構造を示している。チップ表面ベース・デバイス構造１００は、基板１０２、超電導体１０４、基板１０６Ａ、基板１０６Ｂ、超電導体１０８、トンネル障壁１１０、超電導体１１２、および超電導体１１４を備える。例示的な材料および例示的な製造技術の詳細については、後述するとともに、２０１８年３月２３日に出願された関連する米国特許出願第１５／９３４，４００号に記載されている。
【００２５】
いくつかの例において、基板１０２および基板１０６は、約５００マイクロメートル（μｍ）〜８００μｍの初期厚さを有し得る。そして、いくつかの例においては、最大約５００℃の温度において、種々の材料を使用可能である。いくつかの例においては、アルミニウム（Ａｌ）等の低融点の材料を使用可能であるが、これらの材料は、約３００℃で変形し始める。
【００２６】
当然のことながら、チップ表面ベース・デバイス構造１００のいくつかの類似構成要素が互いに接触する。たとえば、超電導体１０４および超電導体１０８が接触し、超電導体１１２および超電導体１１４が接触する。当然のことながら、これは、ロジック的な描写である。いくつかの実施形態において、これらの接触している超電導体は、同じ材料が可能であり、また、１回のステップで堆積可能である。他の実施形態において、これらの接触している超電導体は、別個のステップで堆積された異なる（または、依然として同じ）材料が可能である。
【００２７】
チップ表面ベース・デバイス構造１００の縦型ジョセフソン接合は、トンネル障壁１１０を備え、超電導体１０８が（任意選択として、超電導体１０４との組合せにより）縦型ジョセフソン接合の第１の容量板として機能し、超電導体１１２が（任意選択として、超電導体１１４との組合せにより）縦型ジョセフソン接合の第２の容量板として機能する。いくつかの例において、第１の容量板の超電導体の厚さおよび第２の容量板の超電導体の厚さは、略同じである。この厚さとしては、１００ｎｍ超が可能である。
【００２８】
同じ超電導材料が第１の容量板および第２の容量板の両者に用いられる例においては、トンネル障壁の両側の超電導ギャップを等しくすることができ、これは、縦型ジョセフソン接合の臨界電流の決定に利用され得る。縦型ジョセフソン接合の臨界電流の値は、使用材料、トンネル障壁１１０の厚さ、および接合中の材料の表面積に基づき得る。関連する臨界電流の両者間での再現性がより高い複数の縦型ジョセフソン接合を形成することは、使用する材料の種類、材料の厚さ、および縦型ジョセフソン接合の開口のサイズに基づき得る。
【００２９】
縦型ジョセフソン接合と関連付けられた別の測定基準としては、磁界が侵入しない縦型ジョセフソン接合の材料の厚さが可能である。ある層の材料としてＡｌが用いられる場合、そのような材料の厚さは、１００〜２００ｎｍであってもよい。別の使用材料としてはタングステン（Ｗ）が可能であり、磁界の侵入への適用に際しては、Ａｌと異なる特性を有する。
【００３０】
縦型ジョセフソン接合は、基板１０６Ａおよび基板１０６Ｂを含む基板層のビアに形成可能であり、元々は、超電導体１０８、トンネル障壁１１０、および超電導体１１２が位置付けられた基板を含んでいた可能性がある。ビアは一般的に、２つの他の層間の導電接続を形成可能なチップ・ベース表面の層を通る開口を含み得る。このビアは、基板のエッチングにより形成可能である。いくつかの例においては、深さ１００〜２００ｎｍのビアをエッチングするように、エッチング・リソグラフィを実現可能である。いくつかの例においては、ビアの高さと幅との１：１のアスペクト比を達成可能である。
【００３１】
当然のことながら、チップ表面ベース・デバイス構造１００は、本開示の技術に係る、縦型トランスモン・キュービットにおいて利用可能な縦型ジョセフソン接合の複数の実施形態のうちの１つを提示する。たとえば、トンネル障壁１１０が超電導体１０４と接触するように超電導体１０８を省略した縦型ジョセフソン接合の一実施形態が存在し得る。たとえば、超電導体１１２を省略する（これに依って超電導体１０８を厚くする）ことで、超電導体１０４の反対端におけるビア中の場所であるビアの「頂部」にトンネル障壁が存在する縦型ジョセフソン接合の一実施形態も存在し得る。
【００３２】
いくつかの例において、トンネル障壁１１０は、スパッタリング手法、蒸着手法、原子層堆積（ＡＬＤ）手法、または超電導体１０４もしくは超電導体１０８の化学修飾（たとえば、酸化）を用いてチップ表面ベース・デバイス構造１００上に堆積可能である。いくつかの例において、トンネル障壁１１０としては、酸化アルミニウム（Ａｌ２Ｏ３）、非超電導金属（典型的金属と称する場合もある）、酸化物、または窒化物が可能である。いくつかの例において、トンネル障壁１１０は、超電導体１０４または超電導体１０８の露出面（エッチング後）の酸化によって形成可能である。一般的に、トンネル障壁層としては、非導電材料の薄層が可能である。
【００３３】
チップ表面ベース・デバイス構造１００においては、超電導体１０４および超電導体１０８（ならびに、超電導体１１２および超電導体１１４）が互いに接触または近接している。一般的に、この構成または類似構成において互いに隣り合って配置された２つの超電導体は、単一の超電導体として振る舞い、これら２つの超電導体が互いに異なる材料で構成された場合であっても、単一の超電導層を示すことになる。
【００３４】
チップ表面ベース・デバイス構造１００は、埋設メタル・フローと考えられる。いくつかの例においては、超電導体１０４の一部が基板１０２上に堆積され、超電導体１０４の一部が基板１０６上に堆積される。そして、超電導体１０４のこれら２つの部分の一体的結合により、基板１０２を超電導体１０４、基板１０６に接続可能である。言い換えると、超電導体１０４の各部を基板１０２および基板１０６上にそれぞれ堆積させた後、超電導体１０４の第１の部分の露出面を超電導体１０４の第２の部分の露出面に結合可能である。いくつかの例において、結合は、低温アニーリングまたは別の接着手法により達成可能である。シリコン・オン・メタル（ＳＯＭ）等、チップ表面ベース・デバイス構造の構成を称し得る他の用語が存在する。
【００３５】
そして、基板１０６Ａおよび基板１０６Ｂを含む上側基板層は、基板１０６、超電導体１０４、および基板１０２の一体的な結合の前後いずれかに、約１００〜２００ｎｍの厚さまで研磨することができる。この１００〜２００ｎｍの厚さは、（製造業者が成長させたもの等）当該厚さの結晶シリコン・ウェハを取得すること、または、１００〜２００ｎｍよりも大きい厚さの結晶シリコン・ウェハを取得し、基板、超電導体、および第２の基板を結合した後、厚さが１００〜２００ｎｍとなるように結晶シリコンの一部を除去することによって得られる。
【００３６】
いくつかの例において、超電導体１０４のほか、本明細書に記載の他の超電導体としては、チタン（Ｔｉ）、タンタル（Ｔａ）、窒化チタン（ＴｉＮ）が可能である。他の例において、超電導体１０８のほか、本明細書に記載のいくつかの超電導体としては、ニオブ（Ｎｂ）またはアルミニウム（Ａｌ）が可能である。特定の材料の特性およびチップ表面ベース・デバイス構造のある層に関わる熱処理の量等、チップ表面ベース・デバイス構造中の材料の配置に関する条件が材料の選定に影響を及ぼし得る。
【００３７】
チップ表面ベース・デバイス構造１００の側断面図は、基板１０６Ａおよび基板１０６Ｂが分離されていることを示す。ただし、当然のことながら、この基板層には、この側断面図に示す孔が形成されており、基板１０６Ａおよび基板１０６Ｂが依然として接続されている（たとえば、上方からは、この基板の中央に孔が形成されたように見える）。側断面図における他の材料も同様に取り付け可能であるが、側断面図においては、分離されたように見える。
【００３８】
いくつかの例においては、基板１０２、基板１０６Ａ、および基板１０６Ｂのほか、本明細書に記載の他の基板のうちの１つまたは複数として、結晶シリコン（Ｓｉ）が可能である。結晶Ｓｉの使用は、本明細書に記載の縦型ジョセフソン接合と関連付けられたキュービットのコヒーレンス時間を改善可能である。また、いくつかの例においては、高抵抗性結晶Ｓｉを利用可能であり、コヒーレンス時間をさらに改善可能である。いくつかの例においては、この結晶Ｓｉを成長可能である。
【００３９】
いくつかの例において、これらの種々の超電導体（すなわち、超電導体１０４、超電導体１０８、超電導体１１２、および超電導体１１４）は、互いに異なる種類の材料を含み得る。他の例においては、これらの種々の超電導体のうちの２つ以上として、同じ種類の材料が可能である。一実施形態においては、超電導体１０４としてＴｉ、超電導体１０８としてＴａ、超電導体１１２としてＴａ（超電導体１０８と同じ）、および超電導体１１４としてＴｉＮが可能である。いくつかの例において、超電導体１１２は、超電導体１０４または超電導体１０８あるいはその両方よりも厚く堆積されるが、この厚さの増大によって、後で超電導体１０８の層の一部または全部を除去する際のより良い制御が容易化され得る。
【００４０】
図２は、本明細書に記載の１つまたは複数の実施形態に係る、一部の材料を除去した後の図１の例示的かつ非限定的なチップ表面ベース・デバイス構造を示している。このような一部の材料の除去は、図１の縦型ジョセフソン接合から縦型トランスモン・キュービットを形成するプロセスにおいて実行されるようになっていてもよい。
【００４１】
図２においては、基板１０６Ａの一部を除去して、基板２０６Ａを生成している。チップ表面ベース・デバイス構造２００においては、基板１０６Ｂの一部を除去して、基板２０６Ｂを生成している。超電導体１１４の一部を除去して超電導体２１４を生成しているが、これは、天板とも称し得る。図２および他の場所で示すように、材料の除去を達成するため、エッチング（エッチング・リソグラフィ等）を使用可能である。いくつかの例において、チップ表面ベース・デバイス構造２００は、マスク・反応性イオン・エッチング（ＲＩＥ）手法を用いて、チップ表面ベース・デバイス構造１００から形成される。
【００４２】
図３は、本明細書に記載の１つまたは複数の実施形態に係る、一部の材料を除去して縦型トランスモン・キュービット３５０を構成した後の図２の例示的かつ非限定的なチップ表面ベース・デバイス構造を示している。チップ表面ベース・デバイス構造３００においては、超電導体１０４の一部を除去して、超電導体３０４Ａ、超電導体３０４Ｂ，および超電導体３０４Ｃを生成している。このため、チップ表面ベース・デバイス構造３００は、超電導体３０４Ｂ（底板とも称する）、基板２０６Ａ、基板２０６Ｂ、超電導体１０８、トンネル障壁１１０、超電導体１１２、および超電導体２１４を備えた縦型トランスモン・キュービットを備える。いくつかの例において、チップ表面ベース・デバイス構造３００は、マスク・ＲＩＥ手法を用いて、チップ表面ベース・デバイス構造２００から形成される。
【００４３】
一例において、超電導体２１４は、約７．５ミクロン（μｍ）の幅を有し得る。超電導体１１２、トンネル障壁１１０、および超電導体１０８は、約１００ナノメートル（ｎｍ）の幅を有し得る。基板２０６Ａおよび基板２０６Ｂは、約１００ｎｍの高さを有し得る。また、超電導体３０４Ａと超電導体３０４ＡＢとの間および超電導体３０４Ｂと超電導体３０４Ｃとの間の間隔としては、約１０μｍの距離が可能である。これらの例示的な寸法を用いると、チップ表面ベース・デバイス構造３００のトランスモンは、約６０フェムトファラド（ｆＦ）のキャパシタンスＣ、それぞれ約１００ｎｍの縦型ジョセフソン接合の高さおよび幅、約１１．７のＳｉの誘電率（εＳｉ）、ならびに約７．５μｍのトランスモンの横方向サイズといった測定基準を有することになる。
【００４４】
また、基板２０６Ａおよび基板２０６Ｂは、対応する縦型ジョセフソン接合の幅で、５０〜３００ｎｍまたは２０〜５００ｎｍの厚さを有し得る。ここで、キャパシタンスは、キャパシタンス＝（プレートの誘電率×面積／間隔）×真空の誘電率、として決定可能である。そして、真空の誘電率は８．８５×１０−１２Ｆ／ｍである。その後、所与のキャパシタンスに対して、プレートまたはプレート・エリアの対応する間隔を決定可能である。この推定値は、グランドに対する寄生キャパシタンスでも縦型ジョセフソン接合の固有キャパシタンスでもなく、シャント・キャパシタのプレートによってトランスモンのキャパシタンスが支配されるという仮定に依拠する。
【００４５】
本例のトランスモンがより小型であることから、これらの寸法および測定基準は、相対的に典型的なトランスモンの利点をもたらす。このより小型のトランスモンとは対照的に、典型的トランスモンは、７００μｍの横方向サイズを有し得るが、これは、本例のトランスモンの横方向サイズよりも２桁近く大きい。
【００４６】
図４は、本明細書に記載の１つまたは複数の実施形態に係る、一部の材料を除去して別の縦型トランスモン・キュービット４５０を構成した後の図２の例示的かつ非限定的なチップ表面ベース・デバイス構造を示している。チップ表面ベース・デバイス構造３００とチップ表面ベース・デバイス構造４００との違いとして、チップ表面ベース・デバイス構造４００においては、上側超電導体層（超電導体４１４（天板とも称する））ならびに上側基板層（基板４０６Ａおよび基板４０６Ｂ）の一部の材料が超電導体３０４Ｂに対して除去されることにより、超電導体３０４Ｂの縁部が、基板４０６Ａ、基板４０６Ｂ、および超電導体４１４の対応する縁部を通り越して延出している。
【００４７】
いくつかの例において、超電導体３０４Ｂは、片面結合を有することも可能であり、いくつかの例においては、多面結合を有することも可能である。図示のように、チップ表面ベース・デバイス構造４００の縦型ジョセフソン接合は、約１００〜２００ｎｍの高さを有し得るため、関連する底板（超電導体３０４Ｂ）から共振器まで間隔としては、数ミクロンの範囲が可能である。縦型ジョセフソン接合（超電導体４１４）の天板は、チップ表面ベース・デバイス構造３００の対応する天板に対して狭隘化することにより、外部回路への結合を抑えることができる。
【００４８】
図５は、本明細書に記載の１つまたは複数の実施形態に係る、一部の材料を除去して別の縦型トランスモン・キュービット５５０を構成した後の図３の例示的かつ非限定的なチップ表面ベース・デバイス構造を示している。チップ表面ベース・デバイス構造３００とチップ表面ベース・デバイス構造５００との違いとして、チップ表面ベース・デバイス構造５００においては、上側超電導体層（超電導体５１４（天板とも称する））の一部の材料が超電導体３０４Ｂ、基板２０６Ａ、および基板２０６Ｂに対して除去されることにより、超電導体３０４Ｂ、基板２０６Ａ、および基板２０６Ｂの縁部が、超電導体５１４の対応する縁部を通り越して延出している。
【００４９】
図６は、本明細書に記載の１つまたは複数の実施形態に係る、図４の例示的かつ非限定的なチップ表面ベース・デバイス構造の上面図である。破線６１６は、チップ表面ベース・デバイス構造６００に対するチップ表面ベース・デバイス構造４００の側断面図の場所を示している。チップ表面ベース・デバイス構造４００がチップ表面ベース・デバイス構造の側面図を示す一方、チップ表面ベース・デバイス構造６００は、このチップ表面ベース・デバイス構造の対応する上面図を示している。チップ表面ベース・デバイス構造６００によれば、（チップ表面ベース・デバイス構造７００の縦型トランスモン・キュービットの長方形状とは対照的に）縦型トランスモン・キュービットが円形状に形成されている。
【００５０】
チップ表面ベース・デバイス構造６００は、円形のキャパシタ・パッド形状を特徴とする。超電導体３０４Ｂが円形状に形成された一実施形態においては、超電導体６０４Ｂが超電導体３０４Ｂを含む。超電導体４１４が円形状に構成された一実施形態においては、超電導体６１４が超電導体４１４を含む。同様に、このチップ表面ベース・デバイス構造６００の上面図において、基板１０２が実質的に円形状で露出している一実施形態においては、基板６０２が基板１０２を含む（ただし、この図においては露出していない基板６０２の部分が存在し、基板６０２は、チップ表面ベース・デバイス構造６００の全体にわたって延伸可能である）。
【００５１】
チップ表面ベース・デバイス構造６００においては、超電導体３０４Ａおよび超電導体３０４Ｃが外部回路への結合器として機能し得る。また、同じ回路を通じて、複数のキュービットが接続可能である。
【００５２】
本明細書においては、円形状および長方形状（または、正方形状）を記載しているが、当然のことながら、好適な形状としては、実質的な円形、実質的な楕円形、実質的な長方形、または実質的な正方形が可能であり、他の形状を利用する他の実施形態も存在し得る。
【００５３】
超電導体６０４Ｄおよび超電導体６０４Ｅは、図４の断面図を考慮した場合には見えない任意の超電導体を含む。
【００５４】
図６（および、上面図を示す類似の図面）において、超電導体３０４Ａおよび超電導体３０４Ｃは、マイクロ波相互接続または共振器（場合により、マイクロ波共振器または共振バスとも称する）として機能する。すなわち、超電導体３０４Ａ、超電導体３０４Ｂ，および超電導体３０４Ｃをチップ表面ベース・デバイス構造の下側超電導体層と考え得るため、この下側超電導体層は、縦型トランスモン・キュービットへの連通アクセスに利用可能である。種々の例においては、縦型トランスモン・キュービットが縦型ジョセフソン接合および２つのキャパシタ・パッド（場合により、それぞれを上側キャパシタ・パッドおよび下側キャパシタ・パッドと称する）を備え、これら２つのキャパシタ・パッドのいずれかを用いて、連通結合も構成可能である。
【００５５】
共振器とキュービットとの間の結合は、共振器とキュービットとの間にキャパシタを配置することの影響を受ける。共振器は、トランスモンの測定、トランスモンの制御、トランスモンへの結合、またはトランスモンの他のトランスモンへの結合、あるいはその組合せを可能にし得る。
【００５６】
図７は、本明細書に記載の１つまたは複数の実施形態に係る、図４の例示的かつ非限定的なチップ表面ベース・デバイス構造の別の上面図である。チップ表面ベース・デバイス構造４００がチップ表面ベース・デバイス構造の側面図を示す一方、チップ表面ベース・デバイス構造７００は、このチップ表面ベース・デバイス構造の対応する上面図を示している。チップ表面ベース・デバイス構造７００によれば、（チップ表面ベース・デバイス構造６００の縦型トランスモン・キュービットの円形状とは対照的に）縦型トランスモン・キュービットが長方形状に形成されている。
【００５７】
チップ表面ベース・デバイス構造７００は、長方形のキャパシタ・パッド形状を特徴とする。超電導体３０４Ｂが長方形状（または、正方形状）に形成された一実施形態においては、超電導体７０４Ｂが超電導体３０４Ｂを含む。超電導体４１４が長方形状に構成された一実施形態においては、超電導体７１４が超電導体４１４を含む。同様に、このチップ表面ベース・デバイス構造７００の上面図において、基板１０２が実質的に長方形状で露出している一実施形態においては、基板７０２が基板１０２を含む（ただし、この図においては露出していない基板７０２の部分が存在し、基板７０２は、チップ表面ベース・デバイス構造７００の全体にわたって延伸可能である）。
【００５８】
この構成を所与として、チップ表面ベース・デバイス構造７００は、エッチング島状レイアウトを有するものと考えられる。チップ表面ベース・デバイス構造の構成を称し得る他の用語が存在する。
【００５９】
図８は、本明細書に記載の１つまたは複数の実施形態に係る、一部の材料を除去して別の縦型トランスモン・キュービットを構成した後の図１の例示的かつ非限定的なチップ表面ベース・デバイス構造を示している。チップ表面ベース・デバイス構造８００は、チップ表面ベース・デバイス構造３００に類似するが、チップ表面ベース・デバイス構造８００においては、（エッチング除去していないために）基板８０６Ｃおよび基板８０６Ｄが存在する。基板８０６Ｃおよび基板８０６Ｄを有することにより、超電導体３０４Ａおよび超電導体３０４Ｂは、空気に曝されなくなるため、チップ表面ベース・デバイス構造３００に対する酸化からの保護が向上する。このチップ表面ベース・デバイス構造８００における構成により、たとえばチップ表面ベース・デバイス構造５００における構成と比較して、共振器に対する金属−空気の寄与が修正され得る。
【００６０】
図９は、本明細書に記載の１つまたは複数の実施形態に係る、図８の例示的かつ非限定的なチップ表面ベース・デバイス構造の上面図である。破線９１６は、チップ表面ベース・デバイス構造９００に対するチップ表面ベース・デバイス構造８００の側断面図の場所を示している。チップ表面ベース・デバイス構造８００がチップ表面ベース・デバイス構造の側面図を示す一方、チップ表面ベース・デバイス構造９００は、このチップ表面ベース・デバイス構造の対応する上面図を示している。チップ表面ベース・デバイス構造９００によれば、（チップ表面ベース・デバイス構造１０００の縦型トランスモン・キュービットの長方形状とは対照的に）縦型トランスモン・キュービットが円形状に形成されている。
【００６１】
チップ表面ベース・デバイス構造９００は、円形のキャパシタ・パッド形状を特徴とする。基板１０６Ａおよび基板１０６Ｂが円形状に形成された一実施形態においては、基板９０６Ａが両基板１０６Ａおよび１０６Ｂを含む。側面視では、基板１０６Ａおよび基板１０６Ｂが縦型ジョセフソン接合により分離されているように見える。ただし、上面視では、基板９０６Ａにより表される通り、接続されているように見える。超電導体４１４が円形状に構成された一実施形態においては、超電導体９１４が超電導体４１４を含む。同様に、基板１０２が実質的に円形状に構成された一実施形態においては、基板９０２が基板１０２を含む。
【００６２】
基板９０６Ｄおよび基板９０６Ｅは、図８の断面図を考慮した場合には見えない任意の基板を含む。チップ表面ベース・デバイス構造９００においては、同じ回路を通じて、複数のキュービットが接続可能である。
【００６３】
図１０は、本明細書に記載の１つまたは複数の実施形態に係る、図１０の例示的かつ非限定的なチップ表面ベース・デバイス構造の上面図である。破線１０１６は、チップ表面ベース・デバイス構造１０００に対するチップ表面ベース・デバイス構造８００の側断面図の場所を示している。チップ表面ベース・デバイス構造８００がチップ表面ベース・デバイス構造の側面図を示す一方、チップ表面ベース・デバイス構造１０００は、このチップ表面ベース・デバイス構造の対応する上面図を示している。チップ表面ベース・デバイス構造１０００によれば、（チップ表面ベース・デバイス構造９００の縦型トランスモン・キュービットの円形状とは対照的に）縦型トランスモン・キュービットが長方形状に形成されている。
【００６４】
チップ表面ベース・デバイス構造１０００は、長方形のキャパシタ・パッド形状を特徴とする。基板１０６Ａおよび基板１０６Ｂが長方形状（または、正方形状）に形成された一実施形態においては、基板１００６Ａが両基板１０６Ａおよび１０６Ｂを含む。側面視では、基板１０６Ａおよび基板１０６Ｂが縦型ジョセフソン接合により分離されているように見える。ただし、上面視では、基板１００６Ａにより表される通り、それらは接続されているように見える。超電導体４１４が長方形状（または、正方形状）に構成された一実施形態においては、超電導体１０１４が超電導体４１４を含む。同様に、基板１０２が実質的に長方形状（または、正方形状）に構成された一実施形態においては、基板１００２が基板１０２を含む。
【００６５】
この構成を所与として、チップ表面ベース・デバイス構造１０００は、エッチング島状レイアウトを有するものと考えられる。
【００６６】
図１１は、本明細書に記載の１つまたは複数の実施形態に係る、一部の材料の追加および除去の両者を行って別の縦型トランスモン・キュービット１１２０を構成した後の図１の例示的かつ非限定的なチップ表面ベース・デバイス構造を示している。チップ表面ベース・デバイス構造１１００とチップ表面ベース・デバイス構造３００との違いとして、チップ表面ベース・デバイス構造１１００においては、チップ表面ベース・デバイス構造３００の超電導体２１４よりも幅広に超電導体１１１４が延びている。すなわち、超電導体１１１４（天板とも称する）は、超電導体３０４Ｂよりも幅広に延びている。いくつかの例において、超電導体１１１４は、超電導体３０４Ａと超電導体３０４Ｂとの間隔および超電導体３０４Ｂと超電導体３０４Ｃとの間隔の両者を通り越して延びるように延伸可能である。いくつかの例において、超電導体１１１４は、超電導体３０４Ａおよび超電導体３０４Ｂの一方または両方の少なくとも一部の上方で延びている。
【００６７】
他の天板に対して超電導体１１１４を長くすることにより、（超電導体２０６Ａおよび超電導体２０６Ｂのビア１１１８に形成された）関連する縦型ジョセフソン接合１１１６から離れて、天板の伸長が結合を可能にし得る。他の実施形態においては、天板が長くなる一方、外側の回路島部を含み得る下側の超電導体（すなわち、超電導体３０４Ａおよび超電導体３０４Ｃ）とは重ならない。
【００６８】
いくつかの例において、超電導体３０４Ａ（または、３０４Ｃ）としては、トランスモン・キュービット１１２０（または、３５０、４５０、５５０）に連通結合された情報転送回路の一部が可能である。異なる例において、情報転送回路は、入力、出力、もしくは読み出し回路、または１つもしくは複数の共振バスを含んでいてもよい。
【００６９】
いくつかの例においては、第２の超電導材料３０４Ａ（または、３０４Ｃ）の少なくとも一部をトランスモン・キュービットの外側に位置付け可能であり、共振バス３０４Ａ（または、３０４Ｃ）として用いられる。いくつかの例においては、トランスモン・キュービットの外側に位置付けられた第２の超電導材料の少なくとも一部を（たとえば、図８の結晶基板８０６Ｃが超電導体３０４Ａの一部を覆う様子と同様に）結晶基板により覆うことができる。
【００７０】
いくつかの例において、共振バス３０４Ｃは、トランスモン・キュービットを第２のトランスモン・キュービット、入力、出力、もしくは読み出し回路、または第２の共振バス３０４Ａに電気結合することができ、共振バス３０４Ｃが第２の超電導材料（たとえば、超電導体３０４Ｂ）上に形成される。いくつかの例において、共振バス３０４Ａ（または、３０４Ｂ）は、（たとえば、図８の結晶基板８０６Ｃが超電導体３０４Ａの一部を覆う様子と同様に）結晶基板により覆うことができる。
【００７１】
いくつかの例において、共振バス３０４Ｃは、トランスモン・キュービットをもう１つの超電導キュービット、入力、出力、もしくは読み出し回路、または第２の共振バス３０４Ａに電気結合することができ、共振バス３０４Ｃが第２の超電導材料（たとえば、超電導体３０４Ｂ）上に形成される。いくつかの例において、共振バス３０４Ａ（または、３０４Ｂ）は、（たとえば、図８の結晶基板８０６Ｃが超電導体３０４Ａの一部を覆う様子と同様に）結晶基板により覆うことができる。
【００７２】
図１２は、本明細書に記載の１つまたは複数の実施形態に係る、図１１の縦型トランスモン・キュービット１１２０を構成する過程で一部の材料を最初に除去した後の図１の例示的かつ非限定的なチップ表面ベース・デバイス構造を示している。当然のことながら、チップ表面ベース・デバイス構造１２００は、チップ表面ベース・デバイス構造２００に類似するが、超電導体２１４が存在しない。さらに、当然のことながら、超電導体１１４を省略したチップ表面ベース・デバイス構造等、チップ表面ベース・デバイス構造１００と異なるチップ表面ベース・デバイス構造から開始することにより、チップ表面ベース・デバイス構造１２００が形成される実施形態が存在し得る。いくつかの例において、チップ表面ベース・デバイス構造１２００は、マスク・ＲＩＥ手法を用いて、チップ表面ベース・デバイス構造１００から形成される。
【００７３】
図１３は、本明細書に記載の１つまたは複数の実施形態に係る、一部の材料を除去した後の図１２の例示的かつ非限定的なチップ表面ベース・デバイス構造を示している。当然のことながら、チップ表面ベース・デバイス構造１３００は、チップ表面ベース・デバイス構造３００に類似するが、超電導体２１４が存在しない。チップ表面ベース・デバイス構造１３００がチップ表面ベース・デバイス構造１２００と異なる点として、チップ表面ベース・デバイス構造１３００においては、チップ表面ベース・デバイス構造１２００に対して、超電導体１０４の一部の除去により、超電導体３０４Ａ、超電導体３０４Ｂ、および超電導体３０４Ｃを生成している。また、超電導体３０４Ａと超電導体３０４Ｂと間隔および超電導体３０４Ｂと超電導体３０４Ｃとの間隔は、チップ表面ベース・デバイス構造３００においてよりもチップ表面ベース・デバイス構造１３００において大きくなっていてもよい。いくつかの例において、チップ表面ベース・デバイス構造１３００は、マスク・ＲＩＥ手法を用いて、チップ表面ベース・デバイス構造１２００から形成される。
【００７４】
図１４は、本明細書に記載の１つまたは複数の実施形態に係る、一部の材料を追加した後の図１３の例示的かつ非限定的なチップ表面ベース・デバイス構造を示している。チップ表面ベース・デバイス構造１３００に対して、チップ表面ベース・デバイス構造１４００において追加された材料は、犠牲材料１４１６である。犠牲材料１４１６の追加によって、最終的に超電導体１１１４を追加するプラットフォームを設けた後、犠牲材料１４１６を最終的に除去する。
【００７５】
いくつかの例において、犠牲材料１４１６は、酸化物を含み得る。他の例においては、後で完全に除去される犠牲材料を使用するのではなく、犠牲材料の追加または代替としてエピタキシャル・シリコンを使用可能であり、縦型トランスモン・キュービットを備える結果としてのチップ表面ベース・デバイス構造には、少なくとも任意のエピタキシャル・シリコンが残留することになる。
【００７６】
図１５は、本明細書に記載の１つまたは複数の実施形態に係る、一部の材料を除去した後の図１４の例示的かつ非限定的なチップ表面ベース・デバイス構造を示している。チップ表面ベース・デバイス構造１５００においては、チップ表面ベース・デバイス構造１４００に対して、犠牲材料１４１６の一部の除去により、犠牲材料１５１６Ａおよび犠牲材料１５１６Ｂを生成している。言い換えると、基板２０６Ａ、基板２０６Ｂ、および超電導体１１２の最上部の高さまで、犠牲材料を除去している。犠牲材料１５１６Ａがシリコンを含む例においては、材料の除去にＣＭＰを使用可能である。犠牲材料１５１６Ａが酸化物を含む例においては、材料の除去にＲＩＥを使用可能である。
【００７７】
図１６は、本明細書に記載の１つまたは複数の実施形態に係る、一部の材料を追加した後の図１５の例示的かつ非限定的なチップ表面ベース・デバイス構造を示している。チップ表面ベース・デバイス構造１６００においては、チップ表面ベース・デバイス構造１５００に対して、超電導体１１１４を追加している。犠牲材料１５１６Ａおよび犠牲材料１５１６Ｂは、超電導体１１１４がチップ表面ベース・デバイス構造１６００に追加されている間に超電導体１１１４を載置可能な支持部を提供する。
【００７８】
その後、犠牲材料１５１６Ａおよび犠牲材料１５１６Ｂの除去によって、図１１のチップ表面ベース・デバイス構造１１００を生成可能である。いくつかの例において、犠牲材料１５１６Ａおよび犠牲材料１５１６Ｂは、フッ化水素（ＨＦ）等を用いた気相エッチングにより除去可能である。
【００７９】
図１７は、本明細書に記載の１つまたは複数の実施形態に係る、図１１の例示的かつ非限定的なチップ表面ベース・デバイス構造の上面図である。チップ表面ベース・デバイス構造１１００がチップ表面ベース・デバイス構造の側断面図を示す一方、チップ表面ベース・デバイス構造１７００は、このチップ表面ベース・デバイス構造の対応する上面図を示している。図１７の上面図に対する図１１の側断面図の位置を線１７１６で示している。チップ表面ベース・デバイス構造１７００によれば、（チップ表面ベース・デバイス構造１８００の縦型トランスモン・キュービットの長方形状とは対照的に）縦型トランスモン・キュービットが円形状に形成されている。超電導体１１１４が円形状に形成された一実施形態においては、超電導体１７１４が超電導体１１１４を含む。
【００８０】
チップ表面ベース・デバイス構造１７００は、円形のキャパシタ・パッド形状を特徴とする。チップ表面ベース・デバイス構造１７００においては、同じ回路を通じて、複数のキュービットが接続可能である。
【００８１】
図１８は、本明細書に記載の１つまたは複数の実施形態に係る、図１１の例示的かつ非限定的なチップ表面ベース・デバイス構造の別の上面図である。チップ表面ベース・デバイス構造１１００がチップ表面ベース・デバイス構造の側面図を示す一方、チップ表面ベース・デバイス構造１８００は、このチップ表面ベース・デバイス構造の対応する上面図を示している。チップ表面ベース・デバイス構造１８００によれば、（チップ表面ベース・デバイス構造１７００の縦型トランスモン・キュービットの円形状とは対照的に）縦型トランスモン・キュービットが長方形状に形成されている。超電導体１１１４が円形状に形成された一実施形態においては、超電導体１８１４が超電導体１１１４を含む。
【００８２】
チップ表面ベース・デバイス構造１８００は、長方形のキャパシタ・パッド形状を特徴とする。この構成を所与として、チップ表面ベース・デバイス構造１８００は、エッチング島状レイアウトを有するものと考えられる。
【００８３】
図１９は、本明細書に記載の１つまたは複数の実施形態に係る、縦型トランスモン・キュービット・デバイスの実現を容易化する例示的かつ非限定的なコンピュータ実装方法のフロー図である。いくつかの例において、フロー図１９００は、コンピュータ２１１２により実現可能である。当然のことながら、フロー図１９００の動作は、図示と異なる順序で実現可能である。
【００８４】
非限定的かつ例示的な実施形態においては、１つまたは複数のプロセッサと、当該１つまたは複数のプロセッサにより実行された場合に、図１９のフロー図に示す非限定的な方法を含めて、本明細書に記載の動作の実行を容易化し得る実行可能命令を格納した１つまたは複数のメモリとを備えたコンピュータ機器（または、システム）（たとえば、コンピュータ２１１２）が提供される。非限定的な一例として、１つまたは複数のプロセッサは、半導体製造を実行するように動作可能な１つまたは複数の装置を指示または制御することによって、上記方法の実行を容易化することができる。
【００８５】
図１９に示すような方法の利点として、他種のキャパシタと比較してキャパシタの実装面積が小さくなったことによりスケーリングが可能な縦型トランスモン・キュービット・デバイスの製造に使用可能と考えられる。
【００８６】
動作１９０２は、（たとえば、コンピュータ２１１２によって）第１の超電導材料を結晶基板に対して物理的に結合することを示す。本明細書で使用するとき、２つの材料を物理的に結合することは、これらの材料を機械的または化学的に結合することを表すとともに、電気信号を転送し合うように２つの物体を構成することを含み得る電気的結合からは識別可能である。いくつかの例において、この物理的結合構成は、種々の材料が互いに積み重ねられるものとして表すことができるとともに、ＳＯＭベースを含み得る。動作１９０４は、第２の結晶基板に対して物理的に結合された第２の超電導材料に対して、（たとえば、コンピュータ２１１２によって）結晶基板を物理的に結合することを示す。
【００８７】
いくつかの例において、この動作は、基板の縁部が第２の超電導材料の縁部内に位置付けられるように、基板の一部を除去することを含む。たとえば、チップ表面ベース・デバイス構造４００において、基板としては基板４０６Ａおよび基板４０６Ｂが可能であり、第２の超電導材料としては超電導体３０４Ｂが可能である。本例においては、基板４０６Ａまたは基板４０６Ｂよりもトランスモンから離れて、超電導体３０４Ｂが水平方向に延びていることが分かる。このため、トランスモンから離れて延びる基板４０６Ａおよび基板４０６Ｂの縁部は、トランスモンから離れて延びる超電導体３０４Ｂの縁部内に位置付けられる。
【００８８】
いくつかの例において、この動作は、超電導材料の縁部が基板の縁部と同一平面になるように、超電導材料の一部を除去することを含む。たとえば、チップ表面ベース・デバイス構造４００において、基板としては基板４０６Ａおよび基板４０６Ｂが可能であり、超電導材料としては超電導体４１４が可能である。本例においては、超電導体４１４が基板４０６Ａまたは基板４０６Ｂと同じ量だけトランスモンから水平方向に延びていることが分かる。このため、トランスモンから離れて延びる超電導体４１４の縁部は、トランスモンから離れて延びる基板４０６Ａおよび基板４０６Ｂの縁部と同一平面である。
【００８９】
いくつかの例において、この動作は、超電導材料の縁部が基板の縁部内に位置付けられるように、超電導材料の一部を除去することを含む。たとえば、チップ表面ベース・デバイス構造５００において、基板としては基板２０６Ａおよび基板２０６Ｂが可能であり、超電導材料としては超電導体５１４が可能である。本例においては、超電導体５１４よりもトランスモンから離れて、基板２０６Ａおよび基板２０６Ｂが水平方向に延びていることが分かる。このため、トランスモンから離れて延びる超電導体５１４の縁部は、トランスモンから離れて延びる基板２０６Ａおよび基板２０６Ｂの縁部内に位置付けられる。
【００９０】
動作１９０６は、第１の超電導材料、トンネル障壁、および第２の超電導材料を含む、縦型ジョセフソン接合を、（たとえば、コンピュータ２１１２によって）結晶基板のビア中に構成することを示す。
【００９１】
たとえば、チップ表面ベース・デバイス構造１００において、縦型ジョセフソン接合は、超電導体１０８、（この場合のトンネル障壁として機能する）トンネル障壁１１０、および超電導体１１２を備え得る。この縦型ジョセフソン接合は、基板１０６Ａおよび基板１０６Ｂのビア中に形成されている（ビアが形成されて基板１０６Ａおよび基板１０６Ｂが残る前の基板の連続部であった可能性もある）。
【００９２】
動作１９０８は、（たとえば、コンピュータ２１１２によって）縦型ジョセフソン接合および第１の超電導材料と第２の超電導材料との間に形成されたキャパシタを備えたトランスモン・キュービットを構成することを示す。
【００９３】
いくつかの例において、縦型ジョセフソン接合およびキャパシタを備えた縦型トランスモン・キュービットを構成することは、超電導材料および基板から、第２の超電導材料中の空間によって縦型トランスモン・キュービットからのクロス・トークから分離された第２の縦型トランスモン・キュービットを構成することを含む。すなわち、チップ表面ベース・デバイス構造１００等のチップ表面ベース・デバイス構造は、複数の縦型トランスモン・キュービットを備えることができ、これら複数の縦型トランスモン・キュービットは、互いのクロス・トークから分離可能である。チップ表面ベース・デバイス構造が複数の縦型トランスモン・キュービットを備えるか、または、複数の縦型トランスモン・キュービットが存在するいくつかの例においては、共振バスが縦型トランスモン・キュービットと第２の縦型トランスモン・キュービットとを結合可能である。
【００９４】
いくつかの例においては、共振バスが第２の超電導材料に結合される。たとえば、この第２の超電導材料は、チップ表面ベース・デバイス構造３００の超電導体３０４Ａまたは超電導体３０４Ｃを含むことができ、共振バスは、超電導体３０４Ａもしくは超電導体３０４Ｃの一部であること、または、超電導体３０４Ａもしくは超電導体３０４Ｃへの結合が可能である。
【００９５】
いくつかの例においては、第１の超電導材料が共振バスを含む。たとえば、チップ表面ベース・デバイス構造１００においては、縦型ジョセフソン接合が分離されると、縦型ジョセフソン接合から離れた超電導体１１４の一部が残って、この部分が共振バスとして機能し得る。
【００９６】
同様に、いくつかの例においては、共振バスが超電導材料に結合されており、チップ表面ベース・デバイス構造１００を一例として使用すれば、縦型ジョセフソン接合が分離されると、縦型ジョセフソン接合から離れた超電導体１１４の一部が残って、この部分が共振バスとして機能し得る。
【００９７】
いくつかの例においては、共振バスが縦型トランスモン・キュービットに結合され、第２の共振バスも縦型トランスモン・キュービットに結合される。たとえば、図６においては、超電導体３０４Ａおよび超電導体３０４Ｃの両者が共振バスとして機能し得る。このため、超電導体３０４Ａとしては、縦型トランスモン・キュービットに結合された共振バスが可能であり、超電導体３０４Ｃとしては、縦型トランスモン・キュービットに結合された第２の共振バスが可能である。いくつかの例においては、３つ以上の共振バスが縦型トランスモン・キュービットに結合可能である。
【００９８】
いくつかの例においては、チップ表面ベース・デバイス構造の第２の縦型トランスモン・キュービットへの結合なく、読み出し共振器が縦型トランスモン・キュービットに結合されてアドレス指定する。チップ表面ベース・デバイス構造は、複数の縦型トランスモン・キュービットを備え得る。チップ表面ベース・デバイス構造が複数の縦型トランスモン・キュービットを備え得る場合は、これらの縦型トランスモン・キュービットのうちの１つにだけ、特定の読み出し共振器が結合され得る。たとえば、チップ表面ベース・デバイス構造６００においては、超電導体３０４Ａが読み出し共振器として機能し、１つの縦型トランスモン・キュービットに結合され得る。
【００９９】
いくつかの例において、上記縦型トランスモン・キュービットは、縦型トランスモン・キュービットを備える。縦型トランスモン・キュービットとしては一般的に、縦型ジョセフソン接合を備えた縦型トランスモン・キュービットが可能である。縦型ジョセフソン接合は、たとえばチップ表面ベース・デバイス構造１００に存在し、超電導体１０８、トンネル障壁１１０、および超電導体１１２を備える。
【０１００】
いくつかの例において、この動作は、超電導材料が片面結合を含むように、共振器を超電導材料の第１の面に結合することを含み得る。片面結合は一般的に、１つの共振器の縦型トランスモン・キュービットへの結合を含む。チップ表面ベース・デバイス構造６００において、超電導体３０４Ａが共振器として機能し、超電導体３０４Ｃが省略された場合は、超電導体３０４Ａが片面結合器として機能することにより、片面結合を構成する。
【０１０１】
いくつかの例において、この動作は、超電導材料が多面結合を含む（すなわち、複数の共振器が第１の超電導材料の複数の面に対して電気的に結合される）ように、第１の共振器を超電導材料の第１の面に結合することと、第２の共振器を超電導材料の第２の面に結合することとを含む。多面結合は一般的に、複数の共振器の１つの縦型トランスモン・キュービットへの結合を含む。チップ表面ベース・デバイス構造６００において、超電導体３０４Ａおよび超電導体３０４Ｃの両者がそれぞれ共振器として機能する場合、チップ表面ベース・デバイス構造６００は、多面結合を有し得る。
【０１０２】
いくつかの例においては、縦型ジョセフソン接合の外側に位置付けられた第２の超電導材料の一部が空気に曝される。たとえば、チップ表面ベース・デバイス構造３００において、縦型ジョセフソン接合の外側に位置付けられた超電導材料の部分としては、超電導体３０４Ａおよび超電導体３０４Ｃが可能である。超電導体３０４Ａおよび超電導体３０４Ｃは、基板等の別の材料により覆われていないため、空気に曝されると考えられる。この構成は、チップ表面ベース・デバイス構造８００と対照的であって、超電導体３０４Ａおよび超電導体３０４Ｃがそれぞれ基板８０６Ｃおよび基板８０６Ｄにより覆われることから、空気に曝されないと考えられる。
【０１０３】
いくつかの例において、この動作は、縦型ジョセフソン接合の外側に位置付けられた第２の超電導材料の部分が基板により覆われるように、縦型ジョセフソン接合の外側に位置付けられた第２の超電導材料の部分を基板で覆うことを含む。たとえば、チップ表面ベース・デバイス構造８００において、第２の超電導材料の当該部分としては、超電導体３０４Ａおよび超電導体３０４Ｃが可能である。チップ表面ベース・デバイス構造に見られるように、超電導体３０４Ａおよび超電導体３０４Ｃはそれぞれ、基板８０６Ｃおよび基板８０６Ｄにより覆われる。超電導体３０４Ａおよび超電導体３０４Ｃをそれぞれ基板８０６Ｃおよび基板８０６Ｄで覆うことによって、超電導体３０４Ａおよび超電導体３０４Ｃの上側界面が変化し、空気への曝露の結果としての酸化に対して超電導体３０４Ａおよび超電導体３０４Ｃを保護可能である。
【０１０４】
図２０は、本明細書に記載の１つまたは複数の実施形態に係る、縦型トランスモン・キュービット・デバイスの実現を容易化する例示的かつ非限定的なコンピュータ実装方法のフロー図である。いくつかの例において、フロー図２０００は、コンピュータ２１１２により実現可能である。当然のことながら、フロー図２０００の動作は、図示と異なる順序で実現可能である。
【０１０５】
非限定的かつ例示的な実施形態においては、１つまたは複数のプロセッサと、当該１つまたは複数のプロセッサにより実行された場合に、図２０のフロー図に示す非限定的な方法を含めて、本明細書に記載の動作の実行を容易化し得る実行可能命令を格納した１つまたは複数のメモリとを備えたコンピュータ機器（または、システム）（たとえば、コンピュータ２１１２）が提供される。非限定的な一例として、１つまたは複数のプロセッサは、半導体製造を実行するように動作可能な１つまたは複数の装置を指示または制御することによって、上記方法の実行を容易化することができる。
【０１０６】
図２０に示すような方法の利点として、他種のキャパシタと比較してキャパシタの実装面積が小さくなったことによりスケーリングが可能な縦型トランスモン・キュービット・デバイスの製造に使用可能と考えられる。
【０１０７】
動作２００２は、第２の超電導材料に対して物理的に結合されたトンネル障壁に対して物理的に結合された第１の超電導材料を含む縦型ジョセフソン接合を、（たとえば、コンピュータ２１１２によって）結晶基板のビア中に構成することを示す。本明細書で使用するとき、２つの材料を物理的に結合することは、これらの材料を機械的または化学的に結合することを表すとともに、電気信号を転送し合うように２つの物体を構成することを含み得る電気的結合からは識別可能である。いくつかの例において、この物理的結合構成は、種々の材料が互いに積み重ねられるものとして表すことができるとともに、ＳＯＭベースを含み得る。
【０１０８】
たとえば、チップ表面ベース・デバイス構造１００において、縦型ジョセフソン接合は、超電導体１０８、（この場合のトンネル障壁として機能する）トンネル障壁１１０、および超電導体１１２を備え得る。この縦型ジョセフソン接合は、基板１０６Ａおよび基板１０６Ｂのビア中に形成されている（ビアが形成されて基板１０６Ａおよび基板１０６Ｂが残る前の基板の連続部であった可能性もある）。
【０１０９】
いくつかの例において、この動作は、基板の縁部が第２の超電導材料の縁部内に位置付けられるように、基板の一部を除去することを含む。たとえば、チップ表面ベース・デバイス構造４００において、基板としては基板４０６Ａおよび基板４０６Ｂが可能であり、第２の超電導材料としては超電導体３０４Ｂが可能である。本例においては、基板４０６Ａまたは基板４０６Ｂよりもトランスモンから離れて、超電導体３０４Ｂが水平方向に延びていることが分かる。このため、トランスモンから離れて延びる基板４０６Ａおよび基板４０６Ｂの縁部は、トランスモンから離れて延びる超電導体３０４Ｂの縁部内に位置付けられる。
【０１１０】
いくつかの例において、この動作は、超電導材料の縁部が基板の縁部と同一平面になるように、超電導材料の一部を除去することを含む。たとえば、チップ表面ベース・デバイス構造４００において、基板としては基板４０６Ａおよび基板４０６Ｂが可能であり、超電導材料としては超電導体４１４が可能である。本例においては、超電導体４１４が基板４０６Ａまたは基板４０６Ｂと同じ量だけトランスモンから水平方向に延びていることが分かる。このため、トランスモンから離れて延びる超電導体４１４の縁部は、トランスモンから離れて延びる基板４０６Ａおよび基板４０６Ｂの縁部と同一平面である。
【０１１１】
いくつかの例において、この動作は、超電導材料の縁部が基板の縁部内に位置付けられるように、超電導材料の一部を除去することを含む。たとえば、チップ表面ベース・デバイス構造５００において、基板としては基板２０６Ａおよび基板２０６Ｂが可能であり、超電導材料としては超電導体５１４が可能である。本例においては、超電導体５１４よりもトランスモンから離れて、基板２０６Ａおよび基板２０６Ｂが水平方向に延びていることが分かる。このため、トランスモンから離れて延びる超電導体５１４の縁部は、トランスモンから離れて延びる基板２０６Ａおよび基板２０６Ｂの縁部内に位置付けられる。
【０１１２】
動作２００４は、（たとえば、コンピュータ２１１２によって）縦型ジョセフソン接合および第１の超電導材料と第２の超電導材料との間に形成されたキャパシタを備えたトランスモン・キュービットを構成することを示す。
【０１１３】
いくつかの例において、縦型ジョセフソン接合およびキャパシタを備えた縦型トランスモン・キュービットを構成することは、超電導材料および基板から、第２の超電導材料中の空間によって縦型トランスモン・キュービットからのクロス・トークから分離された第２の縦型トランスモン・キュービットを構成することを含む。すなわち、チップ表面ベース・デバイス構造１００等のチップ表面ベース・デバイス構造は、複数の縦型トランスモン・キュービットを備えることができ、これら複数の縦型トランスモン・キュービットは、互いのクロス・トークから分離可能である。チップ表面ベース・デバイス構造が複数の縦型トランスモン・キュービットを備えるか、または、複数の縦型トランスモン・キュービットが存在するいくつかの例においては、共振バスが縦型トランスモン・キュービットと第２の縦型トランスモン・キュービットとを結合可能である。
【０１１４】
いくつかの例においては、共振バスが第２の超電導材料に結合される。たとえば、この第２の超電導材料は、チップ表面ベース・デバイス構造３００の超電導体３０４Ａまたは超電導体３０４Ｃを含むことができ、共振バスは、超電導体３０４Ａまたは超電導体３０４Ｃへの結合が可能である。
【０１１５】
いくつかの例においては、第１の超電導材料が共振バスを含む。たとえば、チップ表面ベース・デバイス構造１００においては、縦型ジョセフソン接合が分離されると、縦型ジョセフソン接合から離れた超電導体１１４の一部が残って、この部分が共振バスとして機能し得る。
【０１１６】
同様に、いくつかの例においては、共振バスが超電導材料に結合されており、チップ表面ベース・デバイス構造１００を一例として使用すれば、縦型ジョセフソン接合が分離されると、縦型ジョセフソン接合から離れた超電導体１１４の一部が残って、この部分が共振バスとして機能し得る。
【０１１７】
いくつかの例においては、共振バスが縦型トランスモン・キュービットに結合され、第２の共振バスも縦型トランスモン・キュービットに結合される。たとえば、図６においては、超電導体３０４Ａおよび超電導体３０４Ｃの両者が共振バスとして機能し得る。このため、超電導体３０４Ａとしては、縦型トランスモン・キュービットに結合された共振バスが可能であり、超電導体３０４Ｃとしては、縦型トランスモン・キュービットに結合された第２の共振バスが可能である。いくつかの例においては、３つ以上の共振バスが縦型トランスモン・キュービットに結合可能である。
【０１１８】
いくつかの例においては、チップ表面ベース・デバイス構造の第２の縦型トランスモン・キュービットへの結合なく、読み出し共振器が縦型トランスモン・キュービットに結合されてアドレス指定する。チップ表面ベース・デバイス構造は、複数の縦型トランスモン・キュービットを備え得る。チップ表面ベース・デバイス構造が複数の縦型トランスモン・キュービットを備え得る場合は、これらの縦型トランスモン・キュービットのうちの１つにだけ、特定の読み出し共振器が結合され得る。たとえば、チップ表面ベース・デバイス構造６００においては、超電導体３０４Ａが読み出し共振器として機能し、１つの縦型トランスモン・キュービットに結合され得る。
【０１１９】
いくつかの例において、上記縦型トランスモン・キュービットは、縦型トランスモン・キュービットを備える。縦型トランスモン・キュービットとしては一般的に、縦型ジョセフソン接合を備えた縦型トランスモン・キュービットが可能である。縦型ジョセフソン接合は、たとえばチップ表面ベース・デバイス構造１００に存在し、超電導体１０８、トンネル障壁１１０、および超電導体１１２を備える。
【０１２０】
いくつかの例において、この動作は、超電導材料が片面結合を含むように、共振器を超電導材料の第１の面に結合することを含み得る。片面結合は一般的に、１つの共振器の縦型トランスモン・キュービットへの結合を含む。チップ表面ベース・デバイス構造６００において、超電導体３０４Ａが共振器として機能し、超電導体３０４Ｃが省略された場合は、超電導体３０４Ａが片面結合器として機能することにより、片面結合を構成する。
【０１２１】
いくつかの例において、この動作は、超電導材料が多面結合を含むように、第１の共振器を超電導材料の第１の面に結合することと、第２の共振器を超電導材料の第２の面に結合することとを含む。多面結合は一般的に、複数の共振器の１つの縦型トランスモン・キュービットへの結合を含む。チップ表面ベース・デバイス構造６００において、超電導体３０４Ａおよび超電導体３０４Ｃの両者がそれぞれ共振器として機能する場合、チップ表面ベース・デバイス構造６００は、多面結合を有し得る。
【０１２２】
いくつかの例においては、縦型ジョセフソン接合の外側に位置付けられた第２の超電導材料の一部が空気に曝される。たとえば、チップ表面ベース・デバイス構造３００において、縦型ジョセフソン接合の外側に位置付けられた超電導材料の部分としては、超電導体３０４Ａおよび超電導体３０４Ｃが可能である。超電導体３０４Ａおよび超電導体３０４Ｃは、基板等の別の材料により覆われていないため、空気に曝されると考えられる。この構成は、チップ表面ベース・デバイス構造８００と対照的であって、超電導体３０４Ａおよび超電導体３０４Ｃがそれぞれ基板８０６Ｃおよび基板８０６Ｄにより覆われることから、空気に曝されないと考えられる。
【０１２３】
いくつかの例において、この動作は、縦型ジョセフソン接合の外側に位置付けられた第２の超電導材料の部分が基板により覆われるように、縦型ジョセフソン接合の外側に位置付けられた第２の超電導材料の部分を基板で覆うことを含む。たとえば、チップ表面ベース・デバイス構造８００において、第２の超電導材料の当該部分としては、超電導体３０４Ａおよび超電導体３０４Ｃが可能である。チップ表面ベース・デバイス構造に見られるように、超電導体３０４Ａおよび超電導体３０４Ｃはそれぞれ、基板８０６Ｃおよび基板８０６Ｄにより覆われる。超電導体３０４Ａおよび超電導体３０４Ｃをそれぞれ基板８０６Ｃおよび基板８０６Ｄで覆うことによって、超電導体３０４Ａおよび超電導体３０４Ｃの上側界面が変化し、空気への曝露の結果としての酸化に対して超電導体３０４Ａおよび超電導体３０４Ｃを保護可能である。
【０１２４】
本開示の主題の種々の態様の背景を与えるため、図２１および以下の記述は、本開示の主題の種々の態様を実現し得る好適な環境の概要を提供することが意図される。たとえば、図１２および図１３の縦型ジョセフソン接合超電導デバイスの実現を容易化する例示的かつ非限定的なコンピュータ実装方法の態様の実現には、動作環境２１００を使用可能である。
【０１２５】
図２１は、本明細書に記載の１つまたは複数の実施形態をもたらし得る例示的かつ非限定的な動作環境のブロック図である。本明細書に記載の他の実施形態において採用される同じ要素の繰り返し説明は、簡素化のため省略する。図２１を参照して、本開示の種々の態様を実現する好適な動作環境２１００はまた、コンピュータ２１１２を具備し得る。また、コンピュータ２１１２は、処理ユニット２１１４、システム・メモリ２１１６、およびシステム・バス２１１８を具備し得る。システム・バス２１１８は、システム・メモリ２１１６を含むシステム構成要素を処理ユニット２１１４に結合するが、システム構成要素はこれに限定されない。処理ユニット２１１４としては、種々の利用可能なプロセッサのいずれかが可能である。また、処理ユニット２１１４としては、デュアル・マイクロプロセッサ等のマルチプロセッサ・アーキテクチャも採用可能である。システム・バス２１１８としては、メモリ・バスもしくはメモリ・コントローラ、周辺機器用バスもしくは外部バス、または業界標準アーキテクチャ（ＩＳＡ）、マイクロ・チャネル・アーキテクチャ（ＭＣＡ）、拡張ＩＳＡ（ＥＩＳＡ）、インテリジェント・ドライブ・エレクトロニクス（ＩＤＥ），ＶＥＳＡローカル・バス（ＶＬＢ）、周辺機器相互接続（ＰＣＩ）、カード・バス、ユニバーサル・シリアル・バス（ＵＳＢ）、アドバンスト・グラフィックス・ポート（ＡＧＰ）、ファイアワイヤ（ＩＥＥＥ１３９４）、小型コンピュータ用周辺機器インターフェース（ＳＣＳＩ）、およびこれらに限定されない任意の多様な利用可能バス・アーキテクチャを用いたローカル・バス、あるいはその組合せ等、複数種のバス構造のいずれかが可能である。
【０１２６】
また、システム・メモリ２１１６には、揮発性メモリ２１２０および不揮発性メモリ２１２２をも含み得る。起動中等にコンピュータ２１１２内の要素間で情報を転送する基本ルーチンを含む基本入出力システム（ＢＩＯＳ）は、不揮発性メモリ２１２２に格納される。非限定的な一例として、不揮発性メモリ２１２２には、リードオンリー・メモリ（ＲＯＭ）、プログラム可能ＲＯＭ（ＰＲＯＭ）、電気的プログラム可能ＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラム可能ＲＯＭ（ＥＥＰＲＯＭ）、フラッシュ・メモリ、または不揮発性ランダム・アクセス・メモリ（ＲＡＭ）（たとえば、強誘電性ＲＡＭ（ＦｅＲＡＭ））を含み得る。また、揮発性メモリ２１２０には、外部キャッシュ・メモリとして作用するランダム・アクセス・メモリ（ＲＡＭ）を含み得る。非限定的な一例として、ＲＡＭは、スタティックＲＡＭ（ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、同期ＤＲＡＭ（ＳＤＲＡＭ）、ダブル・データ・レートＳＤＲＡＭ（ＤＤＲ  ＳＤＲＡＭ）、エンハンストＳＤＲＡＭ（ＥＳＤＲＡＭ）、シンクリンクＤＲＡＭ（ＳＬＤＲＡＭ）、ダイレクト・ラムバスＲＡＭ（ＤＲＲＡＭ）、ダイレクト・ラムバス・ダイナミックＲＡＭ（ＤＲＤＲＡＭ）、およびラムバス・ダイナミックＲＡＭ等の多くの形態で利用可能である。
【０１２７】
また、コンピュータ２１１２は、リムーバブル／非リムーバブルな揮発性／不揮発性コンピュータ記憶媒体を具備し得る。図２１は、たとえばディスク・ストレージ２１２４を示している。また、ディスク・ストレージ２１２４には、磁気ディスク・ドライブ、フロッピー（Ｒ）・ディスク・ドライブ、テープ・ドライブ、Ｊａｚドライブ、Ｚｉｐドライブ、ＬＳ−１００ドライブ、フラッシュ・メモリ・カード、またはメモリ・スティック等のデバイスを含み得るが、これらに限定されない。また、ディスク・ストレージ２１２４には、コンパクト・ディスクＲＯＭデバイス（ＣＤ−ＲＯＭ）、ＣＤ記録可能ドライブ（ＣＤ−Ｒドライブ）、ＣＤ書き換え可能ドライブ（ＣＤ−ＲＷドライブ）、またはデジタルバーサタイルディスクＲＯＭドライブ（ＤＶＤ−ＲＯＭ）等の光ディスク・ドライブを含む他の記憶媒体と別個または併用の記憶媒体を含み得るが、これらに限定されない。ディスク・ストレージ２１２４のシステム・バス２１１８への接続を容易化するため、インターフェース２１２６等のリムーバブルまたは非リムーバブル・インターフェースが典型的に用いられる。また、図２１は、ユーザと好適な動作環境２１００に記載の基本コンピュータ・リソースとの間の中間手段として作用するソフトウェアを示している。また、このようなソフトウェアには、たとえばオペレーティング・システム２１２８を含み得る。ディスク・ストレージ２１２４に格納可能なオペレーティング・システム２１２８は、コンピュータ２１１２のリソースの制御および割り当てを行うように作用する。
【０１２８】
システム・アプリケーション２１３０は、たとえばシステム・メモリ２１２６またはディスク・ストレージ２１２４に格納されたプログラム・モジュール２１３２およびプログラム・データ２１３４を通じたオペレーティング・システム２１２８によるリソースの管理を利用する。当然のことながら、本開示は、種々のオペレーティング・システムまたはオペレーティング・システムの組合せにより実現可能である。ユーザは、入力装置２１３６を通じて、コマンドまたは情報をコンピュータ２１１２に入力する。入力装置２１３６には、マウス等のポインティング・デバイス、トラックボール、スタイラス、タッチ・パッド、キーボード、マイク、ジョイスティック、ゲーム・パッド、サテライト・ディッシュ、スキャナ、ＴＶチューナ・カード、デジタル・カメラ、デジタル・ビデオ・カメラ、ウェブ・カメラ等を含むが、これらに限定されない。上記および他の入力装置がインターフェース・ポート２１３８を介し、システム・バス２１１８を通じて処理ユニット２１１４に接続される。インターフェース・ポート２１３８には、たとえばシリアル・ポート、パラレル・ポート、ゲーム・ポート、およびユニバーサル・シリアル・バス（ＵＳＢ）を含む。出力装置２１４０は、入力装置２１３６と同じ種類のポートのうちのいくつかを使用する。このため、たとえばＵＳＢポートの使用によって、入力をコンピュータ２１１２に与えるとともに、情報をコンピュータ２１１２から出力装置２１４０に出力することができる。いくつかある出力装置２１４０の中でも、特殊なアダプタを必要とするモニタ、スピーカ、およびプリンタ等の出力装置２１４０が存在することを示すため、出力アダプタ２１４２を設けている。一例として、出力アダプタ２１４２には、出力装置２１４０とシステム・バス２１１８との間の接続手段を提供するビデオおよびサウンド・カードを含むが、これらに限定されない。リモート・コンピュータ２１４４等、他のデバイスまたはデバイスのシステムあるいはその両方が入出力両機能を提供することに留意するものとする。
【０１２９】
コンピュータ２１１２は、リモート・コンピュータ２１４４等の１つまたは複数のリモート・コンピュータへのロジック接続を用いたネットワーク化環境において動作し得る。リモート・コンピュータ２１４４としては、コンピュータ、サーバ、ルータ、ネットワークＰＣ、ワークステーション、マイクロプロセッサベースの電化製品、ピア・デバイスまたは他の共通ネットワーク・ノード等が可能であり、典型的には、コンピュータ２１１２に対して記載した要素の多くまたはすべてを含み得る。簡素化のため、リモート・コンピュータ２１４４には、メモリ記憶装置２１４６のみを示している。リモート・コンピュータ２１４４は、ネットワーク・インターフェース２１４８を通じてコンピュータ２１１２にロジック接続された後、通信接続２１５０を介して物理的に接続される。ネットワーク・インターフェース２１４８には、ローカル・エリア・ネットワーク（ＬＡＮ）、ワイド・エリア・ネットワーク（ＷＡＮ）、セルラー・ネットワーク等の有線または無線通信ネットワークあるいはその両方を包含する。ＬＡＮ技術には、光ファイバ分散データ・インターフェース（ＦＤＤＩ）、銅線分散データ・インターフェース（ＣＤＤＩ）、イーサネット（Ｒ）、トークン・リング等を含む。ＷＡＮ技術には、ポイント・ツー・ポイント・リンク、総合デジタル通信網（ＩＳＤＮ）等の回路交換網およびその変形、パケット交換網、およびデジタル加入者線（ＤＳＬ）を含むが、これらに限定されない。通信接続２１５０は、ネットワーク・インターフェース２１４８をシステム・バス２１１８に接続するために採用されたハードウェア／ソフトウェアを表す。通信接続２１５０は、図示の明瞭化のため、コンピュータ２１１２の内側に示しているが、コンピュータ２１１２の外部に置くことも可能である。また、ネットワーク・インターフェース２１４８への接続のためのハードウェア／ソフトウェアには、典型的電話用モデム、ケーブル・モデム、およびＤＳＬモデム等のモデム、ＩＳＤＮアダプタ、およびイーサネット（Ｒ）・カード等の内部および外部技術を含み得るが、これらは例示を目的としているに過ぎない。
【０１３０】
本発明は、考え得る任意の技術的詳細統合レベルにおけるシステム、方法、装置、またはコンピュータ・プログラム製品、あるいはその組合せが可能である。コンピュータ・プログラム製品は、本発明の態様をプロセッサに実行させるコンピュータ可読プログラム命令が格納された（１つまたは複数の）コンピュータ可読記憶媒体を具備し得る。コンピュータ可読記憶媒体としては、命令実行デバイスが使用する命令を保持および格納し得る有形デバイスが可能である。コンピュータ可読記憶媒体としては、たとえば電子記憶装置、磁気記憶装置、光学記憶装置、電磁記憶装置、半導体記憶装置、またはこれらの任意の好適な組合せが可能であるが、これらに限定されない。また、コンピュータ可読記憶媒体のより具体的な例の非網羅的な一覧には、携帯型コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、リードオンリー・メモリ（ＲＯＭ）、消去可能プログラム可能リードオンリー・メモリ（ＥＰＲＯＭもしくはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、携帯型コンパクト・ディスク・リードオンリー・メモリ（ＣＤ−ＲＯＭ）、デジタルバーサタイルディスク（ＤＶＤ）、メモリ・スティック、フロッピー（Ｒ）・ディスク、パンチカードもしくは命令が記録された溝中の隆起構造等の機械的符号化デバイス、ならびにこれらの任意の好適な組合せを含み得る。本明細書で使用するとき、コンピュータ可読記憶媒体は、電波等の自由伝搬電磁波、導波路等の送信媒体を伝搬する電磁波（たとえば、光ファイバ・ケーブルを通過する光パルス）、またはワイヤを通じて送信される電気信号等、本質的に一時的な信号としては解釈されないものとする。
【０１３１】
本明細書に記載のコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体から各コンピュータ／処理機器にダウンロードすることも可能であるし、たとえばインターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、または無線ネットワーク、あるいはその組合せを介して外部コンピュータまたは外部記憶装置にダウンロードすることも可能である。ネットワークには、送信銅ケーブル、送信光ファイバ、無線送信、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはその組合せを含み得る。各コンピュータ／処理機器のネットワーク・アダプタ・カードまたはネットワーク・インターフェースは、ネットワークからコンピュータ可読プログラム命令を受信し、当該コンピュータ可読プログラム命令を転送して、各コンピュータ／処理機器内のコンピュータ可読記憶媒体に格納する。本発明の動作を実行するコンピュータ可読プログラム命令としては、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ）命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路の設定データ、あるいはＳｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋等のオブジェクト指向プログラミング言語ならびに「Ｃ」プログラミング言語もしくは類似のプログラミング言語等の手続き型プログラミング言語を含む１つまたは複数のプログラミング言語の任意の組合せで記述されたソース・コードまたはオブジェクト・コードが可能である。コンピュータ可読プログラム命令は、独立型ソフトウェア・パッケージとして全部または一部をユーザのコンピュータ上で実行することも可能であるし、一部をユーザのコンピュータ上、一部をリモート・コンピュータ上で実行することも可能であるし、全部をリモート・コンピュータまたはサーバ上で実行することも可能である。後者のシナリオでは、ローカル・エリア・ネットワーク（ＬＡＮ）またはワイド・エリア・ネットワーク（ＷＡＮ）等、任意の種類のネットワークを通じてリモート・コンピュータをユーザのコンピュータに接続することも可能であるし、（たとえば、インターネット・サービス・プロバイダを用いることによりインターネットを通じて）外部コンピュータに接続することも可能である。いくつかの実施形態においては、本発明の態様を実行するため、コンピュータ可読プログラム命令の状態情報を利用して電子回路をカスタマイズすることにより、たとえばプログラマブルロジック回路、フィールドプログラマブル・ゲート・アレイ（ＦＰＧＡ）、またはプログラマブル・ロジック・アレイ（ＰＬＡ）を含む電子回路がコンピュータ可読プログラム命令を実行可能である。
【０１３２】
本明細書においては、本発明の実施形態に係る方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャート図またはブロック図あるいはその両方を参照して、本発明の態様を説明している。フローチャート図またはブロック図あるいはその両方の各ブロックならびにフローチャート図またはブロック図あるいはその両方のブロックの組合せは、コンピュータ可読プログラム命令により実装可能であることが了解される。これらのコンピュータ可読プログラム命令は、コンピュータ等のプログラム可能データ処理装置のプロセッサを介した実行によって、フローチャート図またはブロック図あるいはその両方の１つまたは複数のブロックに規定の機能／動作を実装する手段を生成するように、汎用コンピュータ、専用コンピュータ、または他のプログラム可能データ処理装置のプロセッサに提供されてマシンを構成可能である。また、これらのコンピュータ可読プログラム命令は、命令が格納されたコンピュータ可読記憶媒体が、フローチャート図またはブロック図あるいはその両方の１つまたは複数のブロックに規定の機能／動作の態様を実装する命令を含む製造品を含むように、コンピュータ、プログラム可能データ処理装置、または他の機器、あるいはその組合せに対して特定の様態で機能するように指示し得る当該コンピュータ可読記憶媒体に格納可能である。また、コンピュータ可読プログラム命令は、コンピュータ、他のプログラム可能装置、または他の機器上での実行によって、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックに規定の機能／動作を実装するように、コンピュータ、他のプログラム可能データ処理装置、または他の機器へのロードによって、一連の動作をコンピュータ、他のプログラム可能装置、または他の機器上で実行させることにより、コンピュータ実装プロセスを構成可能である。
【０１３３】
図中のフローチャートおよびブロック図は、本発明の種々の実施形態に係るシステム、方法、およびコンピュータ・プログラム製品の考え得る実施態様のアーキテクチャ、機能、および動作を示している。この点、フローチャートまたはブロック図の各ブロックは、特定のロジック機能を実装する１つまたは複数の実行可能命令を含む命令のモジュール、セグメント、または一部を表し得る。いくつかの代替実施態様において、ブロックに記載の機能は、図面に記載の順序から外れて発生し得る。たとえば、連続して示す２つのブロックは実際のところ、関与する機能に依って、実質的に同時に実行することも可能であるし、場合により逆の順序で実行することも可能である。また、ブロック図またはフローチャート図あるいはその両方の各ブロックならびにブロック図またはフローチャート図あるいはその両方のブロックの組合せは、特定の機能または動作を実行する専用ハードウェアベースのシステムにより実装することも可能であるし、専用ハードウェアおよびコンピュータ命令の組合せを実行することも可能である。
【０１３４】
１つまたは複数のコンピュータあるいはその両方で動作するコンピュータ・プログラム製品のコンピュータ実行可能命令の一般的背景にて主題を上述したが、当業者であれば、本開示が他のプログラム・モジュールとの組合せまたは組合せによる実装が可能であることが認識されよう。一般的に、プログラム・モジュールとしては、特定のタスクの実行または特定の抽象データ型の実装あるいはその両方を行うルーチン、プログラム、コンポーネント、データ構造等が挙げられる。さらに、当業者には当然のことながら、本発明に係るコンピュータ実装方法は、シングルプロセッサまたはマルチプロセッサ・コンピュータ・システム、ミニコンピュータ機器、メインフレーム・コンピュータのほか、コンピュータ、手持ち式コンピュータ機器（たとえば、ＰＤＡ、電話）、マイクロプロセッサベースまたはプログラム可能な家電製品または産業用電子装置等、他のコンピュータ・システム構成により実現可能である。また、図示の態様は、通信ネットワークを通じてつながったリモート処理機器によりタスクが実行される分散コンピューティング環境において実現可能である。ただし、本開示のすべての態様ではないとしても、その一部を独立型コンピュータ上で実現可能である。分散コンピューティング環境においては、ローカルおよびリモートの両メモリ記憶装置にプログラム・モジュールを配置可能である。
【０１３５】
本願において使用する用語「コンポーネント（ｃｏｍｐｏｎｅｎｔ）」、「システム（ｓｙｓｔｅｍ）」、「プラットフォーム（ｐｌａｔｆｏｒｍ）」、「インターフェース（ｉｎｔｅｒｆａｃｅ）」等は、コンピュータ関連エンティティまたは１つもしくは複数の特定の機能を備えた演算マシンと関連するエンティティを表すことまたは含むこと、あるいはその両方が可能である。本明細書に開示のエンティティとしては、ハードウェア、ハードウェアとソフトウェアとの組合せ、ソフトウェア、または実行中のソフトウェアが可能である。たとえば、コンポーネントとしては、プロセッサ上で動作するプロセス、プロセッサ、オブジェクト、実行ファイル、実行スレッド、プログラム、またはコンピュータ、あるいはその組合せが可能であるが、これらに限定されない。一例としては、サーバ上で動作するアプリケーションおよびサーバの両者がコンポーネントとなり得る。１つまたは複数のコンポーネントがプロセスまたは実行スレッドあるいはその両方に存在可能であり、コンポーネントは、１つのコンピュータ上での限定または２つ以上のコンピュータ間の分散あるいはその両方が可能である。別の例においては、種々のデータ構造が格納された種々のコンピュータ可読媒体から、各コンポーネントを実行可能である。コンポーネントは、１つまたは複数のデータ・パケット（ローカル・システム、分散システムの別のコンポーネントまたはインターネット等のネットワーク全体で信号を介した他のシステム、あるいはその両方と相互作用する１つのコンポーネントからのデータ）を有する信号等、ローカルまたはリモートあるいは両方のプロセスを介して通信可能である。別の例として、コンポーネントとしては、プロセッサが実行するソフトウェアまたはファームウェア・アプリケーションにより動作する電気または電子回路により動作する機械的部分が与える特定の機能を備えた装置が可能である。このような場合、プロセッサは、装置の内部に置くことも可能であるし、外部に置くことも可能であり、ソフトウェアまたはファームウェア・アプリケーションの少なくとも一部を実行可能である。さらに別の例として、コンポーネントとしては、機械的部分のない電子コンポーネントを通じて特定の機能を与える装置が可能であり、電子コンポーネントには、その機能の少なくとも一部を与えるソフトウェアまたはファームウェアを実行するプロセッサ等の手段を含み得る。一態様において、コンポーネントは、たとえばクラウド・コンピューティング・システム内で、仮想マシンを介して電子コンポーネントをエミュレート可能である。
【０１３６】
また、用語「または（ｏｒ）」は、排他的な「または（ｏｒ）」ではなく、両立的な「または（ｏｒ）」を意味することが意図される。すなわち、別段の指定もなく、文脈から明らかでもない限り、「ＸがＡまたはＢを採用する（Ｘ  ｅｍｐｌｏｙｓ  Ａ  ｏｒ  Ｂ）」は、自然な両立的順列のいずれかを意味することが意図される。すなわち、ＸがＡを採用する、ＸがＢを採用する、またはＸがＡおよびＢの両者を採用する場合、「ＸがＡまたはＢを採用する（Ｘ  ｅｍｐｌｏｙｓ  Ａ  ｏｒ  Ｂ）」は、これらの事例のいずれかにおいて満たされる。さらに、単数形を示す別段の指定もなく、文脈から明らかでもない限り、本明細書および添付の図面において使用する冠詞「ある（ａ）」および「一（ａｎ）」は一般的に、「１つまたは複数（ｏｎｅ  ｏｒ  ｍｏｒｅ）」を意味するものとして解釈されるものとする。本明細書で使用するとき、用語「例（ｅｘａｍｐｌｅ）」または「例示（ｅｘｅｍｐｌａｒｙ）」あるいはその両方は、一例として役立つことを意味するのに利用される。誤解を避けるため、本明細書に開示の主題は、このような例により制限されない。また、「例」または「例示」あるいはその両方として本明細書に記載の如何なる態様も設計も、他の態様または設計より好適または有利なものとして必ずしも解釈されず、また、当業者に既知の同等の例示的な構造および技術を除外するものでもない。
【０１３７】
本明細書における採用の通り、用語「プロセッサ（ｐｒｏｃｅｓｓｏｒ）」は、実質的に任意のコンピュータ処理ユニットまたは機器を表すことができ、シングルコア・プロセッサ、ソフトウェアのマルチスレッド実行が可能なシングルプロセッサ、マルチコア・プロセッサ、ソフトウェアのマルチスレッド実行が可能なマルチコア・プロセッサ、ハードウェア・マルチスレッド技術を備えたマルチコア・プロセッサ、並列プラットフォーム、および分散共有メモリを備えた並列プラットフォームが挙げられるが、これらに限定されない。また、プロセッサは、本明細書に記載の機能を実行するように設計された集積回路、特定用途向け集積回路（ＡＳＩＣ）、デジタル・シグナル・プロセッサ（ＤＳＰ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、プログラマブル・ロジック・コントローラ（ＰＬＣ）、複合プログラマブル・ロジック・デバイス（ＣＰＬＤ）、離散ゲートもしくはトランジスタ・ロジック、離散ハードウェア・コンポーネント、またはこれらの任意の組合せを表し得る。さらに、プロセッサは、空間使用の最適化またはユーザ装置の性能の向上のため、ナノスケールのアーキテクチャとして、分子および量子ドットベースのトランジスタ、スイッチ、およびゲートを利用可能であるが、これらに限定されない。また、プロセッサは、コンピュータ処理ユニットの組合せとして実現可能である。本開示において、「ストア（ｓｔｏｒｅ）」、「ストレージ（ｓｔｏｒａｇｅ）」、「データ・ストア（ｄａｔａ  ｓｔｏｒｅ）」、「データ・ストレージ（ｄａｔａ  ｓｔｏｒａｇｅ）」、「データベース（ｄａｔａｂａｓｅ）」等の用語、ならびにコンポーネントの動作および機能に関連する実質的にその他の任意の情報記憶コンポーネントは、「メモリ」またはメモリを備えたコンポーネントにおいて具現化された「メモリ・コンポーネント」エンティティを表すのに利用される。当然のことながら、本明細書に記載のメモリまたはメモリ・コンポーネントあるいはその両方としては、揮発性メモリまたは不揮発性メモリのいずれかとすることも可能であるし、揮発性および不揮発性の両メモリを含むことも可能である。非限定的な一例として、不揮発性メモリには、リードオンリー・メモリ（ＲＯＭ）、プログラム可能ＲＯＭ（ＰＲＯＭ）、電気的プログラム可能ＲＯＭ（ＥＰＲＯＭ）、電気的消去可能ＲＯＭ（ＥＥＰＲＯＭ）、フラッシュ・メモリ、または不揮発性ランダム・アクセス・メモリ（ＲＡＭ）（たとえば、強誘電性ＲＡＭ（ＦｅＲＡＭ））を含み得る。揮発性メモリには、たとえば外部キャッシュ・メモリとして動作可能なＲＡＭを含み得る。非限定的な一例として、ＲＡＭは、同期ＲＡＭ（ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、同期ＤＲＡＭ（ＳＤＲＡＭ）、ダブル・データ・レートＳＤＲＡＭ（ＤＤＲ  ＳＤＲＡＭ）、エンハンストＳＤＲＡＭ（ＥＳＤＲＡＭ）、シンクリンクＤＲＡＭ（ＳＬＤＲＡＭ）、ダイレクト・ラムバスＲＡＭ（ＤＲＲＡＭ）、ダイレクト・ラムバス・ダイナミックＲＡＭ（ＤＲＤＲＡＭ）、およびラムバス・ダイナミックＲＡＭ（ＲＤＲＡＭ）等の多くの形態で利用可能である。また、本明細書におけるシステムまたはコンピュータ実装方法の開示のメモリ・コンポーネントは、上記およびその他の任意の好適な種類のメモリを非限定的に含むことが意図される。
【０１３８】
上述の内容は、システムおよびコンピュータ実装方法の一例に過ぎない。当然のことながら、本開示の説明を目的として、コンポーネントまたはコンピュータ実装方法の考え得るすべての組合せを記載することはできないが、当業者であれば、本開示の別の多くの組合せおよび順列が可能であることが認識されよう。さらに、詳細な説明、特許請求の範囲、付属書、および図面において用語「含む（ｉｎｃｌｕｄｅｓ）」、「有する（ｈａｓ）」、「保有する（ｐｏｓｓｅｓｓｅｓ）」等が使用される範囲において、このような用語は、用語「備える（ｃｏｍｐｒｉｓｉｎｇ）」が請求項において移行語として採用される場合の解釈と同様に、包括的であることが意図される。
【０１３９】
以上、例示を目的として種々の実施形態の説明を提示したが、これらは、何ら網羅的であることも、開示の実施形態への限定であることも意図したものではない。当業者には、上記実施形態の範囲から逸脱することなく、多くの改良および変形が明らかとなるであろう。本明細書に使用の専門用語は、実施形態の原理、実際の適用、もしくは市場に見られる技術の技術的改良の最良の説明のため、または、本明細書に開示の実施形態の当業他者による理解を可能にするために選定している。
【図１】
2021518654.tif 000003
【図２】
2021518654.tif 000004
【図３】
2021518654.tif 000005
【図４】
2021518654.tif 000006
【図５】
2021518654.tif 000007
【図６】
2021518654.tif 000008
【図７】
2021518654.tif 000009
【図８】
2021518654.tif 000010
【図９】
2021518654.tif 000011
【図１０】
2021518654.tif 000012
【図１１】
2021518654.tif 000013
【図１２】
2021518654.tif 000014
【図１３】
2021518654.tif 000015
【図１４】
2021518654.tif 000016
【図１５】
2021518654.tif 000017
【図１６】
2021518654.tif 000018
【図１７】
2021518654.tif 000019
【図１８】
2021518654.tif 000020
【図１９】
2021518654.tif 000021
【図２０】
2021518654.tif 000022
【図２１】
2021518654.tif 000023
【国際調査報告】
2021518654.tif 000024
2021518654.tif 000025