(57)【要約】  単結晶シリコンの基板ウェーハと、基板ウェーハの表側に位置する単結晶シリコンの層とを含む、単結晶シリコンの半導体ウェーハであって、前記基板ウェーハは結晶方位を有し、エピタキシャル層の表面を１６個のセクタに分割し、エッジ除外部が１ｍｍである状態での、半導体ウェーハの平均化された表側ベースのＺＤＤが、−３０ｎｍ／ｍｍ２以上０ｎｍ／ｍｍ２以下であり、エッジ除外部が１ｍｍであり、７２個のセクタの各々の長さが３０ｍｍである状態での、半導体ウェーハのＥＳＦＱＲｍａｘが、１０ｎｍ以下である、単結晶シリコンの半導体ウェーハ。【特許請求の範囲】
【請求項１】
単結晶シリコンの基板ウェーハと、前記基板ウェーハの表側に位置する単結晶シリコンの層とを含む、単結晶シリコンの半導体ウェーハであって、前記基板ウェーハは結晶方位を有し、
前記エピタキシャル層の表面を１６個のセクタに分割し、エッジ除外部が１ｍｍである状態での、前記半導体ウェーハの平均化された表側ベースのＺＤＤが、−３０ｎｍ／ｍｍ２以上０ｎｍ／ｍｍ２以下であり、
エッジ除外部が１ｍｍであり、７２個のセクタの各々の長さが３０ｍｍである状態での、前記半導体ウェーハのＥＳＦＱＲｍａｘが、１０ｎｍ以下である、単結晶シリコンの半導体ウェーハ。
【請求項２】
前記結晶方位は｛１００｝方位である、請求項１に記載の単結晶シリコンの半導体ウェーハ。
【請求項３】
前記結晶方位は｛１１０｝方位である、請求項１または２に記載の単結晶シリコンの半導体ウェーハ。
【請求項４】
前記半導体ウェーハの直径が３００ｍｍ以上であることを特徴とする、請求項１〜３のいずれか１項に記載の単結晶シリコンの半導体ウェーハ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、単結晶シリコンの基板ウェーハと、基板ウェーハの上に位置する単結晶シリコンの層とを含む、単結晶シリコンの半導体ウェーハを提供し、それは以下に、エピタキシャル層を有するシリコンの半導体ウェーハ（シリコンエピタキシャルウェーハ）と呼ばれる。
【背景技術】
【０００２】
そのようなエピタキシャル層を有するシリコンの半導体ウェーハの生成は、基板ウェーハ上にエピタキシャル層を気相堆積（化学気相成長（chemical vapor deposition：ＣＶＤ））によって堆積させることを含む。特に好適なＣＶＤは、単一ウェーハ反応装置内で標準気圧（大気圧）下で行なわれるＣＶＤである。
【０００３】
ＵＳ５３５５８３１は、そのようなプロセスのための典型的なプロセスパラメータを開示しており、それは例示として見なされ得る。
【０００４】
要求の厳しい用途は、特に均一なエッジ形状を有する、エピタキシャル層を有するシリコンの半導体ウェーハを必要とする。これについての前提条件は、エピタキシャル層の厚さが特に均一であるということである。
【０００５】
ＵＳ２００７／０２２７４４１  Ａ１は、そのようなシリコンの半導体ウェーハのエッジ領域におけるエピタキシャル層の厚さの周期的変動を指摘している。理由は、エピタキシャル層が成長する成長速度の違いである。異なる成長速度は、半導体ウェーハの結晶方位と相関している。エッジ領域におけるエピタキシャル層の厚さを均質化するために、ＵＳ２００７／０２２７４４１  Ａ１は、厚さ変動の周期によってサセプタの構造を変更することを提案している。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
この提案は問題を軽減できるものの、電子部品の製造業者らからの将来の期待に関しては不適切である。
【０００７】
本発明の目的は、要望をより良好に満たす提案を行なうことである。
【課題を解決するための手段】
【０００８】
この目的は、単結晶シリコンの基板ウェーハと、基板ウェーハの表側に位置する単結晶シリコンの層とを含む、単結晶シリコンの半導体ウェーハであって、前記基板ウェーハは結晶方位を有し、エピタキシャル層の表面を１６個のセクタに分割し、エッジ除外部が１ｍｍである状態での、半導体ウェーハの平均化された表側ベースのＺＤＤが、−３０ｎｍ／ｍｍ２以上０ｎｍ／ｍｍ２以下であり、エッジ除外部が１ｍｍであり、７２個のセクタの各々の長さが３０ｍｍである状態での、半導体ウェーハのＥＳＦＱＲｍａｘが、１０ｎｍ以下である、単結晶シリコンの半導体ウェーハによって達成される。
【０００９】
ＺＤＤおよびＥＳＦＱＲは、半導体ウェーハのエッジ形状を特徴付けるパラメータであり、それらはまた、ＳＥＭＩ規格（ＺＤＤ（ＳＥＭＩ  Ｍ６８−１０１５）、ＥＳＦＱＲ（ＳＥＭＩ  Ｍ６７−１０１５））によって扱われている。表側ベースのＺＤＤは、表面のエッジ近傍平均曲率（average near-edge curvature）を示す。ＥＳＦＱＲｍａｘは、ＥＳＦＱＲが最大であるセクタのＥＳＦＱＲを示す。
【００１０】
エピタキシャル層を有するこの発明の半導体ウェーハは、エピタキシャル層のエッジ形状の角度依存性変動を実質的に示さない。なぜなら、その生成は、そのような変動が生じないようにすることを想定しているためである。慣習的な手順から離れて、エピタキシャル層は、基板ウェーハの結晶方位を定める基板層の表側の主面のみを実質的に覆い、異なる結晶方位を有する表側の領域を実質的に覆わない。なぜなら、基板層のエッジに設けられた酸化物層が、そのような領域にエピタキシャル層が堆積されることを大いに防止するためである。表側ベースのＺＤＤ（中央基準平面からエピタキシャル層の表面へ直交する高さの二階微分）に換算して表わされ、ＺＤＤが求められるセクタの平均ＺＤＤとして表わされた、エピタキシャル層を有する半導体ウェーハのエッジ形状は、エピタキシャル層の表面を１６個のセクタに分割し、１ｍｍのエッジ除外部を観察する状態で、−３０ｎｍ／ｍｍ２以上０ｎｍ／ｍｍ２以下である。裏側の酸化物層は加えて、エピタキシャル層が表側に堆積されている間に材料が裏側に堆積され、よってＥＳＦＱＲを悪化させることを防止する。したがって、エッジ除外部が１ｍｍであり、７２個のセクタの各々の長さが３０ｍｍである状態での、半導体ウェーハのＥＳＦＱＲｍａｘは、１０ｎｍ以下である。
【００１１】
この発明の半導体ウェーハの直径は、好ましくは３００ｍｍ以上、より好ましくは３００ｍｍである。
【００１２】
この発明の半導体ウェーハの生成は好ましくは、
単結晶シリコンの基板ウェーハの提供、
基板ウェーハ上での酸化物層の生成、
基板ウェーハの裏側で、およびエッジ領域の表面上で、酸化物層を部分的に除去してその範囲を制限する、基板ウェーハの非対称的両側研磨、
基板ウェーハの表側でのＣＭＰ、
基板ウェーハの表側への単結晶シリコンのエピタキシャル層の堆積、および、
基板ウェーハからの酸化物層の除去、
というステップを含む。
【００１３】
この発明によれば、基板ウェーハのエッジおよび裏側の領域は酸化物層でマスクされ、ＣＭＰ（chemical mechanical polishing：化学機械研磨）ステップは、大部分が均一な結晶方位を有する主面からなる基板ウェーハの鏡面研磨された表側を作成する。基板ウェーハの表側の主面の結晶方位は好ましくは、｛１００｝方位、または｛１１０｝方位である。次に、エピタキシャル層が表側に堆積される。ここで、エピタキシャル層の厚さの角度依存性変動はほとんど起こらない。そのような変動は、エピタキシャル層が、異なる結晶方位で、およびそれに関連する異なる堆積速度で表面上に堆積することから生じる。酸化物層の存在は、その上にエピタキシャル層が堆積することを防止する。
【００１４】
非対称的両側研磨はここでは、材料が裏側よりも表側でより迅速に除去され、終了時に酸化物層が表側から完全に研磨されて除去されているものの裏側に依然として存在する、両側研磨を意味する。たとえば、ＥＰ  ０  ８５７  ５４２  Ａ１は、材料の非対称的除去がどのように引き起こされ得るかを記載している。
【００１５】
酸化物層は二酸化シリコンの層であり、好ましくはＣＶＤによって、より好ましくはＡＰ−ＣＶＤ（常圧ＣＶＤ）によって生成される。これに代えて、酸化物層は、ＬＰ−ＣＶＤ（低圧ＣＶＤ）によって、または熱によっても生成され得る。酸化物層の厚さは好ましくは、５ｎｍ以上１００ｎｍ以下である。基板ウェーハは最初、酸化物層によって十分に覆われる。次に、基板ウェーハに非対称的ＤＳＰ研磨を行ない、その過程で、基板ウェーハの表側の酸化物層が除去されるが、酸化物は裏側でおよびエッジの領域で保たれる。これに、基板ウェーハの表側の片側ＣＭＰ研磨が続く。この手順の結果は、基板ウェーハのＣＭＰ研磨領域に酸化物層がもはや存在しないということである。
【００１６】
酸化物層がない基板ウェーハの表側に、エピタキシャル層が堆積される。エピタキシャル層の堆積に先立って、自然酸化物が、水素を用いた表側の処理（Ｈ２ベーク）によって除去されてもよい。エピタキシャル層の堆積時、基板ウェーハは、表側が堆積ガスに露出されるように、ＣＶＤ反応装置のサセプタ上に位置する。表側の結晶方位は実質的に均一であり、好ましくは｛１００｝結晶方位または｛１１０｝結晶方位であるため、エピタキシャル層は、基板ウェーハの表側で、実質的に均一な堆積速度で成長する。したがって、エピタキシャル層の厚さは、本質的に均一である。エッジ領域におけるエピタキシャル層の厚さの角度依存性変動は、実質的に検出できない。なぜなら、酸化物層は、その原因であるエッジ領域におけるエピタキシャル堆積に対する障壁であるためである。
【００１７】
シリコンのエピタキシャル層の厚さは、好ましくは１〜１５μｍ、より好ましくは１〜７μｍである。堆積温度は好ましくは、９００℃〜１２５０℃の範囲にある。堆積ガスは、シリコン源としてのシラン、好ましくはトリクロロシランと、水素とを含む。
【００１８】
エピタキシャル層が堆積された後で、酸化物層は、好ましくはフッ化水素およびオプションで塩化水素および／またはフッ化アンモニウムを含む化学薬品による湿式化学経路によって除去される。フッ化水素の濃度は好ましくは、０．２重量％〜４９重量％である。湿式化学ステップは洗浄シーケンスの一部であってもよく、その過程で、半導体ウェーハは、さらなる化学薬品を用いて、たとえばオゾン水を用いて、および／またはＳＣ１溶液を用いて処理される。これから離れて、酸化物層はまた、乾式条件下で、たとえばプラズマエッチングまたは反応性イオンエッチング（reactive ion etching：ＲＩＥ）によって除去され得る。
【発明を実施するための形態】
【００１９】
実施例：
ＣＶＤ反応装置内で、直径３００ｍｍで表側が｛１００｝方位である単結晶シリコンの基板ウェーハに、酸化物層を十分にコーティングした。その後、基板ウェーハに、まず、（硬い（材料をより多く除去する）研磨布を表側で使用し、柔らかい（材料をより少なく除去する）研磨布を裏側で使用する）ＤＳＰによる研磨を行ない、次に、ＣＭＰによる表側の研磨を行なって、基板ウェーハを洗浄した。
【００２０】
これに続き、アプライド・マテリアルズ（Applied Materials）のセンチュラ（Centura）（登録商標）単一ウェーハ反応装置内で、基板ウェーハの表側に、単結晶シリコンのエピタキシャル層をＣＶＤによって堆積させた。エピタキシャル層の厚さは、２．８μｍであった。
【００２１】
次に、結果として生じたエピタキシャルコーティングした半導体ウェーハのエッジおよび裏側から、酸化物層を、フッ化水素を含む浴で除去した。
【００２２】
半導体ウェーハを洗浄して乾かし、エッジ形状の測定を行なった。エッジ除外部が１ｍｍであり、エピタキシャル層を１６個のセクタに分割した状態で、ＫＬＡテンコール（Tencor）のウェーファサイト（Wafersight）器具で測定された、平均の表側ベースのＺＤＤは、−２７ｎｍ／ｍｍ２であった。エッジ除外部が１ｍｍであり、７２個のセクタの各々の長さが３０ｍｍである状態で、ＥＳＦＱＲｍａｘは、８ｎｍであった。
【００２３】
比較例：
実施例からの特性を有する、さらに別の単結晶シリコンの基板ウェーハに、実施例と同様に単結晶シリコンのエピタキシャル層をコーティングした。しかしながら、酸化物層の生成は省略された。これを省略したことは、結果として生じた半導体ウェーハのエッジ形状に明らかな悪影響を与え、対応する表側ベースの平均ＺＤＤの値は−１２０ｎｍ／ｍｍ２、対応するＥＳＦＱＲｍａｘは２３ｎｍであった。
【国際調査報告】
2021510459.tif 000002
2021510459.tif 000003
2021510459.tif 000004
2021510459.tif 000005