(57)【要約】標準セルの電源グリッド接続をレイアウトするシステム及び方法が開示される。様々な実施形態では、標準セルは、金属０内の電源ポスト及び接地ポストを含む。金属０ポストは、上方の金属層へのビアを含まない。標準セルのいくつかのバリエーションは、金属０において標準セルの境界エッジまでルーティングされた電源ポスト及び接地ポストを有する。レイアウトルールは、このタイプのルーティングを可能にするように変更される。金属０内の電源ポスト及び接地ポストは、隣接セルの金属０内の電源ポスト及び接地ポストに接合（abutment）することによって接続されている。配置配線ツールは、セルを配置した後に追加のルーティングステップを実行する必要がない。他のバリエーションの場合、電源ポスト及び接地ポストは、境界エッジにルーティングされず、配置配線ツールは、金属０内の電源接続及び接地接続を、標準セルと隣接セルとの間にルーティングする。【選択図】図１
2021504941.tif 000002
【特許請求の範囲】
【請求項１】
セルレイアウトであって、
第１金属層内の１つ以上の入力ノードと、
前記第１金属層内の１つ以上の出力ノードと、
前記第１金属層の下方の第２金属層内の電源ポストであって、前記電源ポストは、上方の金属層へのビアを含まない、電源ポストと、を備える、
セルレイアウト。
【請求項２】
前記電源ポストは、前記第２金属層内でセルの境界エッジまでルーティングされている、
請求項１のセルレイアウト。
【請求項３】
前記電源ポストは、前記第２金属層において、隣接セルの電源ポストに接合することによって接続されている、
請求項１のセルレイアウト。
【請求項４】
前記１つ以上の入力ノードと、前記１つ以上の出力ノードと、電源接続及び接地接続と、の合計よりも少ない数の金属ゲートをさらに備える、
請求項１のセルレイアウト。
【請求項５】
前記電源ポストは、隣接セル内のグローバル電源接続のトラックの上方又は下方の前記第２金属層のトラックに配置されており、
前記グローバル電源接続は、前記第２金属層の上方の第３金属層で行われる、
請求項１のセルレイアウト。
【請求項６】
前記第２金属層内の接地基準ポストをさらに備え、
前記接地基準ポストは、上方の金属層へのビアを含まない、
請求項１のセルレイアウト。
【請求項７】
前記接地基準ポストは、前記第２金属層内で前記セルの境界エッジまでルーティングされている、
請求項６のセルレイアウト。
【請求項８】
前記第２金属層は、製造プロセスの最下の金属層である、
請求項１のセルレイアウト。
【請求項９】
セルの第１金属層において１つ以上の入力ノードを形成することと、
前記セルの前記第１金属層において１つ以上の出力ノードを形成することと、
前記第１金属層の下方の第２金属層において電源ポストを形成することであって、前記電源ポストは、上方の金属層へのビアを含まない、ことと、を含む、
方法。
【請求項１０】
前記第２金属層内の前記電源ポストを前記セルの境界エッジまでルーティングすることをさらに含む、
請求項９の方法。
【請求項１１】
前記第２金属層内の前記電源ポストを、接合することによって、隣接セルの電源ポストに接続することをさらに含む、
請求項９の方法。
【請求項１２】
前記１つ以上の入力ノードと、前記１つ以上の出力ノードと、電源接続及び接地接続と、の合計に満たない数の金属ゲートを前記セルに配置することをさらに含む、
請求項９の方法。
【請求項１３】
前記電源ポストを、隣接セル内のグローバル電源接続のトラックの上方又は下方の前記第２金属層のトラックに形成することをさらに含み、
前記グローバル電源接続は、前記第２金属層の上方の第３金属層で行われる、
請求項９の方法。
【請求項１４】
接地基準ポストを前記第２金属層に形成することをさらに含み、
前記接地基準ポストは、上方の金属層へのビアを含まない、
請求項９の方法。
【請求項１５】
前記接地基準ポストを、前記第２金属層内で前記セルの境界エッジまでルーティングすることをさらに含む、
請求項１４の方法。
【請求項１６】
前記第２金属層は、製造プロセスの最下の金属層である、
請求項９に記載の方法。
【請求項１７】
複数の命令を記憶するコンピュータ可読記憶媒体であって、
前記複数の命令は、実行されると、
第１金属層内の１つ以上の入力ノードと、
前記第１金属層内の１つ以上の出力ノードと、
前記第１金属層の下方の第２金属層内の電源ポストであって、前記電源ポストは、上方の金属層へのビアを含まない、電源ポストと、
を備えるセルの集積回路レイアウトを生成する、
コンピュータ可読記憶媒体。
【請求項１８】
前記電源ポストは、前記第２金属層内で前記セルの境界エッジまでルーティングされている、
請求項１７のコンピュータ可読記憶媒体。
【請求項１９】
前記電源ポストは、前記第２金属層において、隣接セルの電源ポストに接合することによって接続されている、
請求項１７のコンピュータ可読記憶媒体。
【請求項２０】
前記セルは、前記１つ以上の入力ノードと、前記１つ以上の出力ノードと、電源接続及び接地接続と、の合計よりも少ない数の金属ゲートを備える、
請求項１７のコンピュータ可読記憶媒体。
【発明の詳細な説明】
【背景技術】
【０００１】
半導体製造プロセスが進歩し、オンダイ幾何学的寸法が縮小するにつれて、半導体チップは、スペースの消費をより少なくしながら、より多くの機能及び性能を提供する。多くの進歩がなされてきたが、潜在的な利益を制限する処理及び集積回路設計の現代の技術では、設計上の問題が依然として生じる。例えば、容量結合、エレクトロマイグレーション、リーク電流、プロセス歩留まりは、デバイスの配置及び半導体チップのダイ全体に亘る信号のルーティングに影響を与えるいくつかの問題である。したがって、これらの問題は、設計の完成を遅らせ、製品化までの時間に影響を与える可能性がある。
【０００２】
半導体チップの設計サイクルを短縮するために、手動のフルカスタム設計が可能な限り自動化される。設計者は、Ｖｅｒｉｌｏｇ、ＶＨＤＬ等の高レベル記述言語で機能ユニット又は複合ゲートの記述を提供する。合成ツールは、論理記述を受信し、論理ネットリストを提供する。論理ネットリストは、物理レイアウトを提供するための配置配線（ＰＮＲ）ツールによって使用される。配置配線ツールは、セルレイアウトライブラリを使用して物理レイアウトを提供する。
【０００３】
セルレイアウトライブラリは、半導体チップで使用される様々な機能を提供するための複数の標準セルレイアウトを含む。場合によっては、標準セルレイアウトは、手動で生成される。したがって、新たな標準セルレイアウト又は変更される元の標準セルレイアウトの各々は、手動で生成される。他の場合には、配置配線ツールによって使用されるルールを調整して、セルの生成が自動化される。しかし、自動化されたプロセスは、性能、消費電力、シグナルインテグリティ、プロセス歩留まり、内部クロス結合接続（internal cross coupled connections）を含むローカル及び外部の両方の信号ルーティング、他のセルに一致するセルの高さ及び幅の寸法、ピンアクセス、電源レールの設計等に向けられた各ルールを満たさない場合がある。したがって、設計者は、これらのセルを手動で生成して、複数の特性の結果を改善したり、配置配線ツールのルールを書き換えたりする。
【０００４】
概して、標準セルレイアウトは、ＶＤＤ電源レールとも呼ばれる電源電圧接続用の少なくとも１つの電源レールと、ＶＳＳ電源レールとも呼ばれる接地接続用の１つの電源レールと、を使用する。場合によっては、電源レール及び接地レールは、対応するビアに加えて、複数の金属層（例えば、水平金属０、垂直金属１、水平金属２、垂直金属３等）を利用する比較的長いワイヤを使用する。他の場合には、電源接続及び接地接続を行うために、標準セル内で固定位置ポスト（fixed location posts）が使用される。
【０００５】
電源接続及び接地接続が生成される前に、レイアウトセルライブラリ内の一部のレイアウトセルライブラリを拡大して、接続用のスペースを生成し、複数の設計ルールチェック（ＤＲＣ）を満たす必要がある。セルレイアウトを拡大すると、これらのセルによって消費されるオンダイ面積が増加する。チップ設計のかなりの部分がこれらのセルを使用すると、全体的なチップ面積が大幅に増加する。
【０００６】
上記を考慮すると、標準セルの電力グリッド接続をレイアウトするための効率的な方法及びシステムが望まれる。
【０００７】
本明細書で説明する方法及びメカニズムの利点は、添付の図面と併せて以下の説明を参照することによって、より良く理解することができる。
【図面の簡単な説明】
【０００８】
【図１】インバータの標準セルレイアウトの平面図の一般化された図である。
【図２】隣接する複合論理ゲートを備えて配置されたインバータの標準セルレイアウトの平面図の一般化された図である。
【図３】金属１及び金属２の電源接続及び接地接続を有するインバータの標準セルレイアウトの平面図の一般化された図である。
【図４】インバータの標準セルレイアウトの平面図の一般化された図である。
【図５】標準セルレイアウト用の電力グリッド接続を生成する方法の一般化された図である。
【図６】標準セルレイアウト用の電力グリッド接続を生成する方法の一般化された図である。
【発明を実施するための形態】
【０００９】
本発明は、様々な変更及び代替形態を受け入れることができるが、特定の実施形態を例として図面に示し、本明細書で詳細に説明する。しかしながら、図面及びその詳細な説明は、本発明を開示された特定の形態に限定することを意図するものではなく、逆に、本発明は、本発明は、添付の特許請求の範囲によって定義される本発明の範囲内にある全ての変更、均等物及び代替物を包含するものであることを理解されたい。
【００１０】
以下の説明では、本明細書に提示される方法及びメカニズムの十分な理解を提供するために、多くの具体的な詳細が示されている。しかしながら、当業者は、様々な実施形態がこれらの具体的な詳細無しに実施され得ることを認識すべきである。いくつかの例では、周知の構造、コンポーネント、信号、コンピュータプログラム命令及び技術は、本明細書に記載されたアプローチを曖昧にすることを避けるために、詳細に示されていない。説明を簡単且つ明確にするために、図に示される要素が必ずしも縮尺通りに描かれていないことが理解されるであろう。例えば、いくつかの要素の寸法は、他の要素と比較して誇張されている場合がある。
【００１１】
標準セルの電力グリッド接続をレイアウトするシステム及び方法が考えられる。様々な実施形態では、セルは、金属１内の１つ以上の入力ノードと、金属１内の１つ以上の出力ノードと、金属１内のポストの下方の金属０内の電源ポスト及び接地基準ポストの各々と、を含む。一実施形態では、セルは、セルレイアウトライブラリの標準セルである。別の実施形態では、セルは、チップ設計の特定の領域のために生成されたカスタムセルである。電源ポスト及び接地ポストは、上方の金属層へのビアを含まない。いくつかの実施形態では、金属０内の電源ポスト及び接地ポストは、セルの境界エッジにルーティングされる。レイアウトルールは、このタイプのルーティングを可能にするように変更される。金属０内の電源ポスト及び接地ポストは、接合（abutment）によって、隣接セルの金属０内の電源ポスト及び接地ポストに接続される。配置配線ツールは、セルを配置した後にさらなるルーティング工程を実行する必要がない。
【００１２】
他の実施形態では、電源接続及び接地接続は、金属０でセルの境界エッジから閾値距離までルーティングされる。配置配線ツールは、セルを、当該セル内の金属０内の電源ポスト及び接地ポストのトラック（tracks）と位置合わせされた金属０内の電源ポスト及び接地ポストを有する隣接セルの隣に配置する。配置配線ツールは、配置後にセルと隣接セルとの間で、金属２ではなく金属０をルーティングする。様々な実施形態では、上方の金属層へのビアを有しない金属０の電源ポスト及び接地ポストを有するように選択されたセルは、１つ以上の入力ノードと、１つ以上の出力ノードと、電源接続及び接地接続と、の合計よりも少ない数の金属ゲートを有するセルを含む。
【００１３】
図１を参照すると、セルレイアウト１０２及びセルレイアウト１０４の平面図の一般化されたブロック図が示されている。ここで、図示の便宜上、セルレイアウト１０２，１０４には活性領域が示されていない。図示した実施形態では、電源接続及び接地接続用の金属１（すなわち、Ｍ１）ポストが配置されていないインバータ用のセルレイアウト１０２が、左側に示されている。セルレイアウト１０２は、金属１（Ｍ１）１５０において「ＩＮ」というラベルが付された入力ピンと、Ｍ１  １５０において「ＯＵＴ」というラベルが付された出力ピンと、金属０（Ｍ０）１３０において「ＶＤＤ」というラベルが付された電源ピンと、Ｍ０  １３０において「ＧＮＤ」というラベルが付された接地基準ピンと、を有する。セルレイアウト１０２は、Ｍ１  １５０において、電源接続及び接地接続用のポストを含まない。
【００１４】
右側に示すセルレイアウト１０４は、電源接続及び接地接続用の金属１（Ｍ１）ポストが配置されていないインバータの別の実施形態である。セルレイアウト１０４は、セルレイアウト１０２と同数の垂直金属ゲート１１０を利用する。いくつかの実施形態では、セルレイアウト１０２，１０４は、セルレイアウトライブラリの一部である。他の実施形態では、セルレイアウト１０２，１０４は、チップ設計の特定領域用のカスタムレイアウトセルである。電源接続及び接地接続用の金属１（Ｍ１）ポストの非効率的な配置を有するインバータのセルレイアウトは、後述する（図３の）標準セルレイアウト３００に示されており、この標準セルレイアウトは、Ｍ１  １５０にポストを追加するための領域を提供するための追加の金属ゲート１１０を有する。
【００１５】
図示した実施形態では、セルレイアウト１０２及びセルレイアウト１０４の各々は、上方の金属層へのビアを含まない、金属０  １３０内のポストを有する。隣接セルを有するフロアプラン内のセルレイアウト１０２，１０４のグローバルルーティングは、通常、金属２  １７０を使用するのではなく、金属０  １３０を使用する。セルレイアウト１０２が、隣接セルとの電源接続のためのルーティングを含むにも関わらず、セルレイアウト１０４は、セルレイアウト１０２と同量のオンダイ面積を有している。通常、垂直金属１（Ｍ１）１５０は、隣接セルとの電源接続及び接地接続を生成するために水平金属２（Ｍ２）１７０への柔軟な接続を提供するためのルーティングに使用される。しかしながら、ここでは、セルレイアウト１０４は、電源接続のために、金属１  １５０の垂直ポスト又は金属２  １７０の水平ポストの何れも使用しない。セルレイアウト１０４の場合、セルレイアウト１０４のＭ０  １３０内の電源ポストは、インバータのセルレイアウト１０４の境界エッジまで延在（拡張）し、Ｍ０内での隣接セルへのルーティングを可能にする。Ｍ０拡張部１３２を使用することにより、一実施形態では、Ｍ０  １３０におけるルーティングが、隣接セルのＭ０  １３０内の電力基準ポストとの接合によって達成される。
【００１６】
レイアウト設計ルールチェック（ＤＲＣ）は、Ｍ０拡張部１３２を使用できるように修正される。レイアウトを実行するソフトウェアレイアウトツールは、ＤＲＣを修正する。配置配線ツールは、セルが互いに接合するようにセルを配置するが、セル内のレイアウトを検証しない。通常、金属０  １３０の水平ルートは、セル境界エッジ、及び、セル境界エッジから少なくとも０以外の閾値距離の前に終了する。
【００１７】
セルレイアウト１０４は、インバータのレイアウト技術を示しているが、このレイアウト技術を、電源接続が追加される場合にオンダイ面積が増大するのを抑制するために、他の標準セルに使用することができる。例えば、レイアウト技術を、金属ゲート１１０の数よりも多いピンカウントを含むレイアウトを有するレイアウトライブラリの任意の標準セルに使用することができる。換言すれば、レイアウト技術を、１つ以上の入力ノードと、１つ以上の出力ノードと、電源接続及び接地接続との合計に満たない数の金属ゲートを有する任意の標準セルに使用することができる。
【００１８】
セルレイアウト１０２，１０４の各々の上部には、ｐ型金属酸化物半導体（ＰＭＯＳ）電界効果トランジスタ（ＦＥＴ）（ｐｆｅｔｓ）が配置されている。ｎ型ＭＯＳ  ＦＥＴＳ（ｎｆｅｔｓ）は、セルレイアウト１０２，１０４の各々の下部に配置されている。したがって、セルレイアウト１０２及びセルレイアウト１０４の各々は、上部において「ＶＤＤ」というラベルが付された電力ピンと、下部において「ＧＮＤ」というラベルが付された接地ピンと、を使用する。いくつかの実施形態では、標準セルレイアウト１００のデバイスは、液浸リソグラフィ技術、ダブルパターニング技術、極端紫外線リソグラフィ（ＥＵＶ）技術、及び、自己組織化（ＤＳＡ）リソグラフィ技術の何れかによって製造される。いくつかの実施形態では、ＥＵＶ技術は、他の技術と比較して、ビア及び接触モジュールに対してより多くの柔軟性を提供する。
【００１９】
様々な実施形態では、セルレイアウト１０２，１０４内のデバイス（トランジスタ）は、非平面デバイス（トランジスタ）である。非平面トランジスタは、短チャネル効果を低減するために半導体処理において最近開発されたものである。トライゲートトランジスタ、フィン電界効果トランジスタ（ＦＥＴ）及びゲートオールアラウンド（ＧＡＡ）トランジスタは、非平面トランジスタの例である。図示したように、セルレイアウト１０２，１０４は、垂直方向の金属ゲート１１０と、ソース領域及びドレイン領域用の垂直方向のトレンチシリサイドコンタクト１２０と、ローカル相互接続用の水平方向の金属０（Ｍ０）１３０と、金属ゲート１１０を金属０  １３０に接続するためのコンタクト１４０と、トレンチシリサイドコンタクト１２０を金属０  １３０に接続するためのコンタクト１４２と、を使用する。
【００２０】
様々な実施形態では、金属ゲート１１０において窒化チタン（ＴｉＮ）が使用される。製造プロセスにおいて、金属ゲート１１０は、蒸着に続く化学機械研磨ステップによって、非平面トランジスタのナノワイヤの周囲に設けられる。また、セルレイアウト１０２，１０４は、垂直方向のローカル相互接続に金属１（Ｍ１）１５０を使用し、水平相互接続金属０  １３０を垂直相互接続金属１  １５０に接続するためのビア１５２を使用する。ビア１６０は、垂直金属１  １５０を水平金属２  １７０に接続するために使用される。しかしながら、セルレイアウト１０２，１０４は、ビア１６０又は金属２  １７０を使用しない。
【００２１】
上述したように、セルレイアウト１０２は、金属１（Ｍ１）１５０の入力ピン「ＩＮ」と、Ｍ１  １５０の出力ピン「ＯＵＴ」と、金属０（Ｍ０）１３０の電源電圧ピン「ＶＤＤ」と、Ｍ０  １３０の接地基準ピン「ＧＮＤ」と、の４つのピンを有する。セルレイアウト１０２は、３つの金属ゲート１１０を有する。金属ゲート１１０に対するピンの合計の割合は、３つの金属ゲート１１０に対して４つのピンであることから、１よりも大きい。電力基準ピンを隣接セルにルーティングすることは、依然として、セルレイアウト１０２に必要とされている。通常、電力基準ピンは、Ｍ１  １５０内にルーティングされる。例えば、ソフトウェア配置配線ツールは、チップ設計のダイの上にセルレイアウト１０２のコピーを配置し、その後、ＶＤＤ用に金属１  １５０内に垂直ポストを配置し、金属１  １５０の垂直電源ポストを水平金属２  １７０に接続するためのビア１６０を配置し、次いで、電力水平金属２  １７０を、隣接セルの電力水平金属２  １７０にルーティングする。同様のステップは、接地基準接続用に、配置配線ツールによって実行される。しかしながら、セルレイアウト１０２等の標準セルは、余分な金属ゲート１１０を追加して余分な垂直Ｍ１チャネルを生成することによってレイアウト及びオンダイ面積を拡大することなく、電源ポストを金属１  １５０に追加するのに十分な垂直金属１（Ｍ１）チャネルを有していない。
【００２２】
セルレイアウト１０４は、セルレイアウト１０２と同様に、金属１（Ｍ１）１５０の入力ピン「ＩＮ」と、Ｍ１  １５０の出力ピン「ＯＵＴ」と、セル境界まで延在する金属０（Ｍ０）１３０の電源電圧ピン「ＶＤＤ」と、セル境界まで延在するＭ０  １３０の接地基準ピン「ＧＮＤ」と、を含む４つのピンを有する。また、セルレイアウト１０４は、３つの金属ゲート１１０を有する。金属ゲート１１０に対するピンの合計の割合は、３つの金属ゲート１１０に対して４つのピンであることから、１よりも大きい。電力基準ポストを隣接セルにルーティングするために水平金属１  １７０を使用するのではなく、セルレイアウト１０４の電力基準ポストを隣接セルにルーティングすることは、Ｍ０ポスト１３２をセル境界まで延在することによって行われる。
【００２３】
Ｍ１  １５０の電源ポストは、「ＶＤＤ」及び「ＧＤＤ」というラベルが付された電力基準ピンをルーティングするためにセルレイアウト１０４に追加されないので、セルレイアウト１０４のオンダイ面積を拡大してＭ１  １５０の電源ポストを含むために、追加の金属ゲート１１０が追加されない。電源を金属２  １７０の水平ポストに接続するために金属１  １５０の垂直ポストが追加される場合、追加の金属ゲート１１０が、設計ルールを満たすために追加される。設計ルールは、金属１  １５０の垂直ポストが、セル境界エッジの閾値距離内に存在することを防止する。さらに、金属１  １５０の垂直ポストは、垂直金属ゲート１１０の閾値距離内に存在する必要がある。設計ルールは、製造プロセスによって設定される。追加の金属ゲート１１０は、金属１  １５０の垂直ポストとセル境界エッジとの間に追加の距離を与える。金属０  １３０の水平ポストの拡張部を使用するルーティングのタイプは、（図２の）セルレイアウト２００に示されている。
【００２４】
図２を参照すると、セルレイアウト２００の平面図の一般化されたブロック図が示されている。上述したレイアウト要素には、同じ符号が付されている。セルレイアウト１０２，１０４と同様に、電源接続用のポスト位置は上部に存在し、接地接続用のポスト接続は下部に存在する。図示するように、セルレイアウト２００は、左側にインバータを含み、右側に隣接セルとして様々な複合ゲートの何れかを含む。様々な実施形態では、インバータ及び隣接セルの各々は、セルレイアウトライブラリ内の標準セルである。他の実施形態では、インバータ及び隣接セルのうち１つ以上は、セルレイアウトライブラリとは別のカスタム設計セルである。
【００２５】
ここで、レイアウト２００では、インバータ及び隣接セルの各々は、金属０  １３０の水平ポストにおいて互いに位置合わせされた電源トラック及び接地基準トラックを有する。様々な実施形態では、ソフトウェア配置配線ツールは、インバータを、チップ設計のダイ上の複合ゲートの左側に配置する。一実施形態では、インバータは、電源接続及び接地接続用の水平Ｍ０拡張部１３２を既に有している。レイアウトツールによって実行されるレイアウト設計ルールチェック（ＤＲＣ）は、Ｍ０拡張部１３２の使用を可能にするように修正される。ソフトウェア配置配線ツールがインバータを左側に配置したとき、電源接続及び接地接続は、左側のインバータと右側の複合ゲートとの間の接合によって行われる。
【００２６】
別の実施形態では、インバータのセルレイアウトは、電源接続及び接地接続用の水平Ｍ０拡張部１３２を含まない。しかしながら、金属０  １３０の水平電源トラック及び接地トラックは、複合ゲート内の金属０  １３０の水平電源トラック及び接地トラックと位置合わせされている。したがって、配置配線ツールは、インバータを複合ゲートの左側に配置し、インバータの電源接続と複合ゲートとの間に、水平金属２  １７０ではなく、金属０  １３０の追加の水平ルートを追加するように修正される。さらに、配置配線ツールは、インバータの摂津接続と複合ゲートとの間に、水平金属２  １７０ではなく、金属０  １３０の追加の水平ルートを追加する。
【００２７】
いくつかの実施形態では、レイアウトルールによって、電源接続を、セルレイアウト２００に示す現在使用されている金属０  １３０の水平トラックの下方の水平トラックに配置することを可能にする。また、いくつかの実施形態では、レイアウトルールによって、接地接続を、セルレイアウト２００に示す現在使用されている金属０  １３０の水平トラックの上方の水平トラックに配置することを可能にする。したがって、電源接続及び接地接続を配置するために、インバータセルレイアウトの４つの異なるバリエーションが可能である。しかしながら、レイアウトセルライブラリ内のセルには、セル境界エッジに到達するために利用可能な金属０のトラックを有していないセルがある。電源接続及び接地接続を、金属２  １５０のポスト等の上方の金属層においてルーティングする必要がある。
【００２８】
セルレイアウトライブラリでは、金属２  １５０のポストを使用するインバータの追加のセルレイアウトも使用される。したがって、電源接続及び接地接続の配置のために、インバータセルレイアウトの第５バリエーションが可能である。一実施形態では、配置配線ツールの配置ルールを変更して、インバータセルの５つのバリエーションのうち何れを特定の複合ゲートに隣接して配置するかを、複合ゲートの電源接続及び接地接続に基づいて決定する。電源接続及び接地接続用の追加の利用可能な金属０  １３０のトラックの数が２よりも多い他の実施形態では、インバータセルレイアウトの可能なバリエーションの数が増加する。
【００２９】
決定されると、配置配線ツールは、電源接続及び接地接続がインバータと複合ゲートとの間で位置合わせされるように、複合ゲートの左側に配置されるインバータセルの複数のバリエーションのうち何れかを選択する。一実施形態では、インバータのセルレイアウトは、金属０の水平拡張部１３２を使用し、ルーティングは、接合によって実行される。別の実施形態では、インバータのセルレイアウトは、金属０の水平拡張部１３２を使用せず、ルーティングは、水平金属２  １７０ではなく、金属０  １３０の追加の水平ルートを、インバータの電源接続と複合ゲートとの間に追加する配置配線ツールによって実行される。
【００３０】
上述したように、上記のレイアウト技術及び配置配線技術はインバータについて説明しているが、これらの技術は、レイアウトライブラリの他の標準セルにも使用することができる。例えば、これらの技術は、金属ゲート１１０数よりも多い数のピンを有する他の標準セルにも使用することができる。１よりも大きい割合を有するレイアウトセルライブラリ内の標準セルの他の例は、２入力ブールＮＡＮＤゲート及び２入力ブールＮＯＲゲートである。一例では、３つの論理ゲートが存在し、各ゲートは、電源接続及び接地接続の配置に関する４つの組み合わせを有する。したがって、レイアウトライブラリでは１２の異なる標準セルレイアウトがサポートされており、各標準セルレイアウトでは、電源接続用に金属２  １７０の水平ポストではなく、金属０  １３０の水平ポストが使用される。
【００３１】
図３を参照すると、マルチセルレイアウト３００の平面図の一般化されたブロック図が示されている。上述したレイアウト要素には、同じ符号が付されている。セルレイアウト１０２，１０４，２００と同様に、電源接続用のポスト位置は上部に存在し、接地接続用のポスト接続は下部に存在する。セルレイアウト１０２，１０４，２００におけるインバータのセルレイアウトとは対照的に、セルレイアウト３００は、金属２  １７０の水平ポストにおいて電源トラック及び接地基準トラックを有する。ビア１６０は、金属１  １５０の垂直電源ポストを、隣接セル（図示省略）の水平金属２  １７０内の別の電源ポストにルーティング可能な金属２  １７０の水平ポストに接続するために使用される。ビア１６０は、接地接続に関して同様に使用される。
【００３２】
金属０  １３０の拡張部を使用せずに、及び、配置配線ツールの修正を使用せずに、追加の金属ゲート１１０を配置して、電源接続及び接地接続をルーティングするための金属１（Ｍ１）１５０のトラック用のスペースを生成する。図示するように、セルレイアウト３００は、上記のセルレイアウト１０２，１０４，２００のインバータと比較して、距離３０２だけ面積が増加する。距離３０２は、追加の金属ゲート１１０の左端と元の最も左型の金属ゲート１１０との間の距離である。追加のトレンチシリサイドコンタクト１２０も配置される。追加の金属ゲート１１０は、金属１  １５０の垂直ポストと金属ゲート１１０との間の最小距離を規定する製造プロセスに基づくＤＲＣを満たす。距離３０４は、セルレイアウト３００の境界エッジ３０６と金属０  １３０の水平トラックの端部との間の閾値距離を示す。
【００３３】
図４を参照すると、セルレイアウト４００の平面図の一般化されたブロック図が示されている。上述したレイアウト要素には、同じ符号が付されている。セルレイアウト１０２，１０４と同様に、電源接続用のポスト位置は上部に存在し、接地接続用のポスト接続は下部に存在する。図示するように、セルレイアウト４００は、左側にインバータを含み、右側に隣接セルとして様々な複合ゲートの何れかを含む。様々な実施形態では、インバータ及び隣接セルの各々は、セルレイアウトライブラリの標準セルである。他の実施形態では、インバータ及び隣接セルのうち１つ以上は、セルレイアウトライブラリとは別のカスタム設計セルである。ここで、レイアウト４００では、インバータ及び隣接セルは、金属０  １３０の水平ポストにおいて互いに位置合わせされた電源トラック及び接地基準トラックを有する。例えば、「電源トラック１」及び「接地トラック１」というラベルが付されたトラックは、インバータ及び複合ゲートの位置合わせを示す。
【００３４】
様々な実施形態では、ソフトウェア配置配線ツールは、インバータを、チップ設計のダイ上の複合ゲートの左側に配置する。一実施形態では、インバータは、電源接続及び接地接続用の水平Ｍ０拡張部１３２を既に有している。レイアウトツールによって実行されるレイアウト設計ルールチェック（ＤＲＣ）は、Ｍ０拡張部１３２の使用を可能にするように修正される。図示するように、セルレイアウト４００は、電源接続及び接地接続をルーティングするための他の２つの他のトラックを含む。一実施形態では、インバータの別の変形例は、「電源トラック２」及び「接地トラック２」というラベルが付された他のトラックを、電源接続及び接地接続のために使用する。上述したように、電源接続及び接地接続の配置のための、インバータセルレイアウトの複数の異なるバリエーションが存在し得る。
【００３５】
図５を参照すると、セルレイアウト用の電力グリッド接続を生成する方法５００の一実施形態が示されている。説明のために、本実施形態におけるステップ（図６と同様に）を順番に示す。しかしながら、他の実施形態では、いくつかのステップが、図示した順序と異なる順序で発生し、いくつかのステップが同時に行われ、いくつかのステップが他のステップと組み合わされ、いくつかのステップが存在しない。
【００３６】
電源接続及び接地接続用に金属０を使用するのに適したセルが決定される（ブロック５０２）。一実施形態では、標準セル又はカスタムセルは、１つ以上の入力ノードと、１つ以上の出力ノードと、セルの電源接続及び接地接続と、の合計よりも少ない数の金属ゲートを有する場合に、適格である。いくつかの実施形態では、適格なセルは、インバータ、２入力ブールＮＡＮＤゲート、２入力ブールＮＯＲゲートのうち１つ以上を含む。
【００３７】
金属０内の電源接続及び接地接続をルーティングするために、適格なセル毎にいくつかのバリエーションが決定される（ブロック５０４）。様々な実施形態では、電源接続及び接地接続用の金属０（Ｍ０）のポストの各々は、ルーティング用の複数の利用可能なトラックを有する。バリエーションの数は、利用可能なトラックを用いて電源接続及び接地接続をルーティングするのに使用する組み合わせの数に等しい。例えば、適格なセル内に電源用の金属０の２つの利用可能なトラックが存在し、適格なセル内に接地基準用の金属０の２つの利用可能なトラックが存在する場合、金属０の電源接続及び接地接続をルーティングするために、適切なセルに関する４つの可能なバリエーションが存在する。
【００３８】
適切なセルの各々のバリエーション毎に、金属０内の電源接続及び接地接続が、セルの境界エッジにルーティングされる（ブロック５０６）。一実施形態では、セルレイアウトライブラリは、新たな標準セルで更新される。次のステップは、チップ設計のフロアプランニングに関する。配置配線ツールを使用して、ライブラリから標準セルを選択し、標準セルを隣接セルの隣に配置し、電源接続及び接地接続をグローバルにルーティングする。適切なセルのバリエーションが、チップフロアプランでの配置に必要ない場合（条件ブロック５０８：Ｎｏ）、電源接続及び接地接続用の金属０以外の他の金属層を使用するセルを用いて、配置及びルーティングが完了する（ブロック５１０）。例えば、いくつかの実施形態では、金属２（Ｍ２）層が、電源接続及び接地接続に使用される。
【００３９】
何れかの適格なセルのバリエーションが、チップフロアプランでの配置に必要な場合（条件ブロック５０８で：Ｙｅｓ）、複数のバリエーションのうち１つが、フロアプランの隣接セルに基づいて選択される（ブロック５１２）。適格なセルの選択されたバリエーションは、隣接セルの隣に配置され、配置配線ツールは、電力及び接地のさらなるルーティングを行わずに、次のセル配置に移動する（ブロック５１４）。電源接続及び接地接続は、選択された適格なセルとこれに隣接するセルとの接合によって、金属０で形成される。
【００４０】
図６を参照すると、標準セルレイアウト用の電力グリッドを生成する別の方法６００の実施形態が示されている。電源接続及び接地接続用に金属０を使用するのに適したセルが決定される（ブロック６０２）。上述したように、一実施形態では、標準セル又はカスタムセルは、１つ以上の入力ノードと、１つ以上の出力ノードと、標準セルの電源接続及び接地接続と、の合計よりも少ない数の金属ゲートを有する場合に、適格である。いくつかの実施形態では、適格なセルは、インバータ、２入力ブールＮＡＮＤゲート、２入力ブールＮＯＲゲートのうち１つ以上を含む。様々な実施形態では、チップフロアプランのインバータ、２入力ブールＮＡＮＤゲート、２入力ブールＮＯＲゲートに関する標準セルの使用回数は、多くの設計においてかなりの数になる場合がある。
【００４１】
金属０の電源接続及び接地接続をルーティングするために、適格なセル毎にいくつかのバリエーションが決定される（ブロック６０４）。上述したように、バリエーションの数は、利用可能なトラックを用いて電源接続及び接地接続をルーティングするのに使用する組み合わせの数に等しい。一例では、適格なセル内に電源用の金属０の２つの利用可能なトラックが存在し、適格なセル内に設置基準用の金属０の２つの利用可能なトラックが存在する場合、金属０の電源接続及び接地接続をルーティングするために、適切なセルに関する４つの可能なバリエーションが存在する。
【００４２】
適切なセルの各々のバリエーション毎に、金属０内の電源接続及び接地接続が、セルの境界エッジから閾値距離までルーティングされる（ブロック６０６）。一実施形態では、セルレイアウトライブラリは、新たな標準セルで更新される。次のステップでは、配置配線ツールが、ライブラリから標準セルを選択し、標準セルを隣接セルの隣に配置し、電源接続及び接地接続をグローバルにルーティングする。適格なセルのバリエーションが、チップフロアプランでの配置に必要ない場合（条件ブロック６０８：Ｎｏ）、電源接続及び接地接続用の金属０以外の他の金属層を使用するセルを用いて、配置及びルーティングが完了する（ブロック６１０）。例えば、いくつかの実施形態では、金属２（Ｍ２）層が、電源接続及び接地接続に使用される。
【００４３】
何れかの適格なセルのバリエーションが、チップフロアプランでの配置に必要な場合（条件ブロック６０８：Ｙｅｓ）、複数のバリエーションのうち１つが、フロアプランの隣接セルに基づいて選択される（ブロック６１２）。適格なセルの選択されたバリエーションは、隣接セルの隣に配置され、配置配線ツールは、適格なセルと隣接セルとの間の金属０の接続をルーティングし、次のセル配置に移動する（ブロック６１４）。
【００４４】
上記の実施形態のうち１つ以上がソフトウェアを含むことに留意されたい。このような実施形態では、方法及び／又はメカニズムを実施するプログラム命令は、コンピュータ可読媒体に伝達又は記憶される。プログラム命令を記憶するように構成された多くのタイプの媒体が利用可能であり、これらには、ハードディスク、フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭ、ＤＶＤ、フラッシュメモリ、プログラム可能ＲＯＭ（ＰＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）及び他の様々な形態の揮発性又は不揮発性記憶装置が含まれる。一般的に言えば、コンピュータアクセス可能な記憶媒体は、命令及び／又はデータをコンピュータに提供するために使用中にコンピュータがアクセス可能な記憶媒体を含む。例えば、コンピュータアクセス可能な記憶媒体は、例えば磁気又は光学媒体（例えば、ディスク（固定若しくは取り外し可能）、テープ、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−Ｒ、ＤＶＤ−ＲＷ、Ｂｌｕ−Ｒａｙ（登録商標））等の記憶媒体を含む。記憶媒体は、ＲＡＭ（例えば、同期型ダイナミックＲＡＭ（ＳＤＲＡＭ）、ダブルデータレート（ＤＤＲ、ＤＤＲ２、ＤＤＲ３等）ＳＤＲＡＭ、低電力ＤＤＲ（ＬＰＤＤＲ２等）ＳＤＲＡＭ、ラムバスＤＲＡＭ（ＲＤＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）等）、ＲＯＭ、フラッシュメモリ、ＵＳＢインタフェース等の周辺インタフェースを介してアクセス可能な不揮発性メモリ（例えば、フラッシュメモリ）等の揮発性又は不揮発性記憶媒体をさらに含む。記憶媒体は、微小電気機械システム（ＭＥＭＳ）、並びに、ネットワーク及び／又は無線リンク等の通信媒体を介してアクセス可能な記憶媒体を含む。
【００４５】
また、様々な実施形態では、プログラム命令は、Ｃ等の高レベルプログラミング言語、Ｖｅｒｉｌｏｇ、ＶＨＤＬ等の設計言語（ＨＤＬ）、又は、ＧＤＳ  ＩＩストリームフォーマット（ＧＤＳＩＩ）等のデータベースフォーマットにおけるハードウェア機能の動作レベル記述又はレジスタ転送レベル（ＲＴＬ）記述を含む。場合によっては、記述は合成ツールによって読み取られ、合成ツールは、記述を合成して、ゲートのリストを含むネットリストを合成ライブラリから生成する。ネットリストは、システムを含むハードウェアの機能を表すゲートのセットを含む。次に、ネットリストを配置してルーティングし、マスクに適用される幾何学的形状を記述するデータセットを生成する。次いで、マスクを様々な半導体製造工程で使用して、システムに対応する１つ以上の半導体回路を製造する。或いは、コンピュータアクセス可能な記憶媒体上の命令は、必要に応じて、ネットリスト（合成ライブラリを伴う若しくは伴わない）又はデータセットである。さらに、命令は、Ｃａｄｅｎｃｅ（登録商標）、ＥＶＥ（登録商標）及びＭｅｎｔｏｒ  Ｇｒａｐｈｉｃｓ（登録商標）等のベンダからのハードウェアベースタイプのエミュレータによるエミュレーションの目的で利用される。
【００４６】
上記の実施形態をかなり詳細に説明したが、上記の開示が十分に理解されれば、当業者には多くの変形及び修正が明らかになるであろう。添付の特許請求の範囲は、このような全ての変形及び修正を包含するように解釈されることを意図している。
【図１】
2021504941.tif 000003
【図２】
2021504941.tif 000004
【図３】
2021504941.tif 000005
【図４】
2021504941.tif 000006
【図５】
2021504941.tif 000007
【図６】
2021504941.tif 000008
【国際調査報告】
2021504941.tif 000009
2021504941.tif 000010
2021504941.tif 000011
2021504941.tif 000012
2021504941.tif 000013