(57)【要約】  本開示は、ＣＭＯＳセンサなどのアクティブピクセルセンサに関する。各ピクセルのサンプル段は、緩衝増幅器とストレージノードとの間の直列の第１のサンプルスイッチおよび第２のサンプルスイッチを備えることができる。第１のサンプルスイッチは列サンプルラインに接続され、第２のサンプルスイッチは行サンプルラインに接続されており、これにより、露光信号は、列サンプル信号と行サンプル信号の両方がアクティブであるときにのみ、ストレージノードに渡される。
2021528898.tif 000002
【特許請求の範囲】
【請求項１】
装置であって、
行および列に構成されている複数のピクセル、各々が異なる列のピクセルに接続されている複数の列サンプルライン、ならびに、各々が異なる行のピクセルに接続された複数の行サンプルラインを備え、
各ピクセルは、
積分期間中に前記ピクセルに入射する放射を表す露光信号を生成するように構成されているフォトセンサと、
前記フォトダイオードから前記露光信号を受信するように構成されているセンスノードと、
前記センスノードから前記露光信号を受信するように構成されている緩衝増幅器と、
前記緩衝増幅器から出力される前記露光信号を記憶するように構成されているストレージノードと、
前記緩衝増幅器と前記ストレージノードとの間に配置され、前記露光信号が前記ストレージノードに渡されるか否かを選択するように構成されているサンプル段と、
前記ピクセルからの前記露光信号の読み出しを可能にするように構成されている読み出し段とを備え、
各ピクセルの前記サンプル段は、
前記ピクセルの前記緩衝増幅器と前記ストレージノードとの間で直列にされる第１のサンプルスイッチおよび第２のサンプルスイッチを備え、前記第１のサンプルスイッチは、前記ピクセルの前記列サンプルラインに接続されており、前記第２のサンプルスイッチは、前記ピクセルの前記行サンプルラインに接続されており、これにより、前記露光信号は、前記列サンプルラインの列選択信号と前記行サンプルラインの行選択信号の両方がアクティブであるときにのみ前記ストレージノードに渡される、装置。
【請求項２】
各ピクセルは、前記センスノードに接続されたリセット構造をさらに備え、前記リセット構造は、前記ピクセルへのリセット信号がアクティブであるときに前記フォトセンサおよび前記センスノードをリセットするように構成されている、請求項１に記載の装置。
【請求項３】
複数のリセットラインをさらに備え、各リセットラインは異なる行のピクセルに接続されており、各ピクセルについて、直列において前記ストレージノードに最も近いサンプルスイッチが前記行サンプルラインに接続され、直列において前記緩衝増幅器に最も近いサンプルスイッチが、前記列サンプルラインに接続されている、請求項２に記載の装置。
【請求項４】
各ピクセルの前記フォトセンサが、部分的にピン留めされたフォトダイオードである、先行する請求項のいずれか１項に記載の装置。
【請求項５】
各ピクセルの前記緩衝増幅器は、前記センスノードにおける前記露光信号に応答するソースフォロワとして構成されているトランジスタを備え、前記第１のサンプルスイッチおよび前記第２のサンプルスイッチは、前記緩衝増幅器の出力と前記ストレージノードとの間にある直列のトランジスタである、先行する請求項のいずれか１項に記載の装置。
【請求項６】
各ピクセルの前記緩衝増幅器は、前記ピクセル内のバイアス構造によってバイアス電流を与えられ、前記バイアス構造は、前記ピクセルの外部からのバイアスオン信号によってアクティブ化されたときに前記緩衝増幅器への前記バイアス電流をオンにするように構成されているバイアススイッチを含む、先行する請求項のいずれか１項に記載の装置。
【請求項７】
各ピクセルの前記バイアス構造が、前記ピクセルの前記緩衝増幅器に前記バイアス電流を提供するために、前記ピクセルの外部の対応するトランジスタに接続されたカレントミラーを形成するバイアストランジスタを含む、請求項６に記載の装置。
【請求項８】
各ピクセルの前記ストレージノードはＮＭＯＳキャパシタ、ＭＩＭキャパシタ、および金属フリンジキャパシタのうちの１つまたは複数を含む、先行する請求項のいずれか１項に記載の装置。
【請求項９】
前記緩衝増幅器から出力される前記露光信号を記憶するように構成されている第２のストレージノードと、前記緩衝増幅器と前記第２のストレージノードの間に配置され、前記露光信号が前記第２のストレージノードに渡されるか否かを選択するように構成されている第２のサンプル段とをさらに備え、前記読み出し段は、前記ストレージノードと前記第２のストレージノードの両方からの前記露光信号を前記ピクセルから読み出すことを可能にするように構成されている、先行する請求項のいずれか１項に記載の装置。
【請求項１０】
前記装置は、前記ピクセルが前記ピクセルの複数の相互に排他的なサブセットを含むように構成されており、前記列選択信号および前記行選択信号を生成し、ならびに、請求項２に従属する場合は前記リセット信号をも生成するように構成されており、これにより、前記ストレージノードからの読み出しに関して前記露光信号が各サブセットの前記ピクセルについて異なる積分期間を表す、先行する請求項のいずれか１項に記載の装置。
【請求項１１】
前記緩衝増幅器から前記ストレージノードへの前記露光信号の転送が、前記サブセットの各々のすべてのピクセルについて実質的に同時に、しかしサブセットごとに異なる時間に停止するように、前記列選択信号および前記行選択信号を生成するように構成されている、請求項１０に記載の装置。
【請求項１２】
前記ピクセルのサブセットの積分期間が重複しないように構成されている、請求項１０または１１に記載の装置。
【請求項１３】
ピクセルの各サブセットが他のサブセットの各々とインターリーブされるように構成されている、請求項１０〜１２のいずれか１項に記載の装置。
【請求項１４】
ピクセルの各サブセットが、実質的に前記複数のピクセルの全体にわたって延在する、請求項１０〜１３のいずれか１項に記載の装置。
【請求項１５】
前記緩衝増幅器から前記ストレージノードへの各ピクセルの前記露光信号の転送が、前記列選択信号が非アクティブになる前に前記行選択信号が非アクティブになることによって停止するように構成されている、請求項１０〜１４のいずれか１項に記載の装置。
【請求項１６】
前記露光信号の前記ピクセルからの読み出しが、前記ピクセルのすべてのサブセットの前記露光信号がそれぞれの前記ストレージノードに転送されるまで延期されるように構成されている、請求項１０〜１５のいずれか１項に記載の装置。
【請求項１７】
少なくとも、ピクセルを選択するための前記列選択および前記行選択信号がアクティブであるときに、ピクセルの前記バイアスオン信号が前記ピクセルに対してアクティブになるように構成されている、請求項５〜１６のいずれか１項に記載の装置。
【請求項１８】
前記装置の動作中に、前記バイアスオン信号が前記ピクセルの少なくとも３分の１に対して、常に非アクティブであるように構成されている、請求項１７に記載の装置。
【請求項１９】
行および列に構成されている複数のピクセルを含むアクティブピクセルセンサを動作させる方法であって、各ピクセルは、フォトセンサから露光信号を受信するように構成されているセンスノードと、前記露光信号を記憶するためのストレージノードとの間の直列の第１のスイッチおよび第２のスイッチを備え、前記方法は、
前記ピクセルの複数の相互に排他的なサブセットを規定することと、
各サブセットについて、前記サブセットのすべてのピクセルからの前記露光信号が、実質的に同じ積分期間終了時点において前記ピクセルのそれぞれの前記ストレージノードに転送されるように、前記第１のスイッチおよび前記第２のスイッチを制御することであって、各サブセットの前記積分期間終了時点は異なる、制御することと、
すべての前記サブセットの前記積分期間終了時点の後にのみ、各前記サブセットの前記露光信号を読み出すこととを含む、方法。
【請求項２０】
ピクセルの各列の前記第１のスイッチは、制御のために対応する列サンプルラインに共通に接続されており、ピクセルの各行の前記第２のスイッチは、制御のために対応する行サンプルラインに共通に接続されている、請求項１９に記載の方法。
【請求項２１】
前記アクティブピクセルセンサが複数のリセットラインをさらに含み、ピクセルの各行がリセットのために対応するリセットラインに共通に接続されており、直列において前記ストレージノードに最も近い各ピクセルの直列スイッチが前記ピクセルの前記行サンプルラインに接続され、前記第１のスイッチおよび前記第２のスイッチを制御することは、前記ストレージノードから最も遠い直列スイッチをオフにする前に、直列において前記ストレージノードに最も近い直列スイッチをオフにすることによって、各ピクセルの前記積分終了時間を規定することを含む、請求項２０に記載の方法。
【請求項２２】
前記ピクセルの前記サブセットがインターリーブされている、請求項１９〜２１のいずれか１項に記載の方法。
【請求項２３】
一連の連続する画像フレームを形成することをさらに含み、各画像フレームは、前記ピクセルのサブセットのうちの異なる１つから前記読み出される露光信号を使用して形成される、請求項１９〜２２のいずれか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像センサ、特に、ＣＭＯＳセンサなどのアクティブピクセル画像センサに関する。
【背景技術】
【０００２】
導入
国際公開第２００８／１３８５４３号は、ピクセルが複数のインターリーブされたピクセルサブセットにグループ化されている画像キャプチャデバイスを記載している。デバイスは、各ピクセルサブセットを順番に使用することによって、複数の時間的に分離された低解像度画像をキャプチャするように構成され、ピクセルサブセットは、例えば、連続的に動画として見ることができる。この技法は、一般的にＧ．Ｂｕｂ  ｅｔ  ａｌ．，Ｎａｔｕｒｅ  Ｍｅｔｈｏｄｓ  ７，２０９−２１１（２０１０）により記載されており、当該文献において、これは時間ピクセル多重化と呼ばれている。
【０００３】
国際公開第２０１２／０１３９１８号は、国際公開第２００８／１３８５４３号に記載されているものと同様のサブピクセル方式を実装することを目的とするＣＭＯＳアクティブピクセルセンサデバイスを記載している。各ピクセルへの入力として、シャッタ信号（ＳＨＵＴＴＥＲ）、列入力信号（ＣＯＬ＿ＩＮ）、および行入力信号（ＲＯＷ＿ＩＮ）を有するＣＭＯＳ画像センサピクセル回路が記載されている。本出願の図１として再現される国際公開第２０１２／０１３９１８号の図５は、これら３つの信号をＡＮＤゲートＵ１への入力として示している。しかしながら、国際公開第２０１２／０１３９１８号の図８および図９に記載および図示されているより詳細な構成では、フルＡＮＤゲートを使用せずにシャッタ信号、列選択信号および行選択信号を組み合わせた回路構成が提供される。
【０００４】
本発明の図１に示す従来の配置では、Ｄ１はピクセルの照明の結果として生成された電荷を収集するフォトダイオードであり、トランジスタＱ２は、フォトダイオード上の電荷が選択された時間間隔中にソースフォロワトランジスタＱ３のゲートへと読み出されることを可能にする転送スイッチとして機能し、ソースフォロワトランジスタＱ３から、別の選択された時点において行選択信号（ＲＯＷ  ＳＥＬＥＣＴ）およびトランジスタＱ４を使用して信号を読み出すことができる。フォトダイオード上の電荷を読み出した後、ＲＳＴ信号が、リセットスイッチトランジスタＱ１を使用してピクセルがリセットされることを可能にする。
【０００５】
国際公開第２０１２／０１３９１８号に示されている回路構成には様々な潜在的な問題がある。例えば、本発明の図１に示すような説明した回路では、Ｑ１およびＱ２トランジスタを最適化することが難しく、過度のノイズが発生する。ＣＭＯＳ画像センサの従来の４Ｔピクセルでは、Ｄ１およびＱ２はピン留め層の下に配置されるが、これは図１の構成では不可能である。したがって、フローティング拡散またはフォトダイオードＤ１の静電容量が高くなり、これにより、変換利得が小さくなり、ｋＴＣノイズが高くなる。さらに、図１のピクセル信号はシリコンに保存され、したがって、ピクセルは寄生光感度の影響を受ける。
【０００６】
さらに、図に示すようにフルＡＮＤゲートを実装すると、かさばるＰＭＯＳ回路を含めなければ問題があり、この実装により、通常、ピクセルのアクティブな電荷収集領域が減少し、また、追加のｎ型ドープウェルが必要になるため、光電荷の収集効率が低下する可能性もある。
【０００７】
実際、国際公開第２０１２／０１３９１８号明細書の他の図は、複数のトランジスタの様々な構成を使用してＡＮＤゲートの効果を再現しようと試みており、図９の配置はさらなるＮＯＴ（ＲＯＷ＿ＩＮ）およびＮＯＴ（ＣＯＬ＿ＩＮ）信号も必要とする。ＣＯＬ＿ＩＮ信号およびＲＯＷ＿ＩＮ信号に加えて、少なくともＳＨＵＴＴＥＲ信号が必要になると、デバイスのレイアウトおよびプログラミングも複雑になる。
【０００８】
関連する従来技術の制限および欠点に対処するアクティブピクセルセンサを提供することが望ましい。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
発明の概要
したがって、本発明は、転送が実行されるために列サンプル信号と行サンプル信号の両方がアクティブである必要があるように構成されている、露光信号をピクセルのストレージノードに読み出すために列サンプル信号と行サンプル信号の両方を各ピクセルに提供することができる、アクティブピクセル画像センサデバイスを提供する。これは、ストレージノードの前に、例えば、センスノード、緩衝増幅器、および／またはストレージノードに露光信号を提供するために使用される他の要素の後に、直列の行サンプルスイッチと列サンプルスイッチを使用して実装することができる。好ましくは、直列においてストレージノードに最も近いサンプルスイッチは、転送の終わりに、対応する信号を非アクティブ状態に設定することによって最初にオフにされ、それによって、直列においてストレージノードから最も遠いサンプルスイッチがオフにされる前に、ストレージノードへの信号の書き込みが終了する。その結果、列サンプル信号および行サンプル信号以上にさらなるシャッタ信号は必要ない。
【００１０】
アクティブピクセルセンサの通常の用語によれば、ピクセルの行は、リセット（ＲＥＳＥＴ）信号をアクティブにすることによってリセットされる。これに基づいて、直列においてストレージノードに最も近いサンプルスイッチは、好ましくは行サンプルスイッチであり、ストレージノードの前の直列においてさらに離れたサンプルスイッチは、列サンプルスイッチである。タイミング信号の制約により、連続する積分期間にわたってピクセルの行を切り替えることが望ましく、したがって、その行の積分期間の直後に行リセットが発生する可能性があるため、列サンプルスイッチの前に行サンプルスイッチを使用してピクセルの選択を解除することによって、そのピクセルの後続のリセット時間を長くすることが可能になる。
【００１１】
無論、「行」および「列」という用語、ならびに本明細書において一般的に使用される関連する幾何学的概念は、説明されたデバイスの幾何学的または機能およびそれらの動作に実質的に影響を与えることなく交換され得る。したがって、これらおよび同様の用語は、それに応じて理解されるべきであり、例えば、記載されたデバイスの開示または動作に実質的に影響を与えることなく、行と列との方向の交換を可能にする。
【００１２】
デバイスのピクセルは、論理的に複数の相互に排他的なサブセットに分割することができ（すなわち、いずれのピクセルも複数のサブセットに属しない）、サブセットは、いずれか１つのサブセットのすべてのピクセルを、行および列サンプル信号およびスイッチによって実質的に同時にアドレス指定することができるように構成されている。このようにして、いずれか１つのサブセットのすべてのピクセルからの露光信号を、実質的に同時にピクセルストレージノードに読み出すことができ、これにより、各ピクセルサブセットは、異なる積分期間終了時点によってサブフレームをキャプチャすることができる。この手法は、時間ピクセル多重化（ＴＰＭ）と呼ばれる場合があり、Ｇ．Ｂｕｂ  ｅｔ  ａｌ．，Ｎａｔｕｒｅ  Ｍｅｔｈｏｄｓ  ７，２０９−２１１（２０１０）参照、積分期間と積分期間との間または積分期間中に各部分画像のための読み出しサイクルが必要ないため、複数のサブフレームが時間的に非常に近くに配置されることを可能にする。
【００１３】
しかしながら、ピクセルの複数のサブセットすべての読み出しは、すべてのサブセットの露光が完了するまで延期されるため、各ピクセルの寄生光感度（ＰＬＳ）を低くする必要があり得、これは、露光信号を電荷としてではなく電圧として記憶するために、ＮＭＯＳキャパシタ、ＭＩＭ（金属−絶縁体−金属）キャパシタ、または金属フリンジキャパシタなどのキャパシタ構造をピクセルのストレージノードにおいて提供することによって、本発明の実施形態において部分的に達成することができる。
【００１４】
時間ピクセル多重化は、複数のサブフレームの放射検知が時間的に近接して必要とされる場合、例えば、各ピクセルサブセットの積分終了時間が約１０ミリ秒未満、任意選択的に、例えば、１００ナノ秒未満とはるかにより短い場合に特に重要である。これらの比較的高速の動作では、センスノードから露光信号を読み出すために必要な緩衝増幅器に適用されるバイアス電流は、露光信号を十分に迅速に読み出すために高い必要があり、この目的のために、緩衝増幅器へのバイアス電流を迅速にオン／オフすることを可能にするためのバイアススイッチを、各ピクセルに設けることができる。また、高速動作に起因して、行のピクセルがストレージノードに露光信号を書き込むために選択されるとき、行の各ピクセルへのリセット信号をオフにすることができ、それにより、後述するような少なくともいくつかのピクセルサブセット構成において、ピクセルに２つのリセット期間（またはいくつかのピクセルサブセット構成については３つ以上のリセット期間）を効果的に与え、フォトセンサ構造、通常はフォトダイオード、の完全なリセットを確実にする。
【００１５】
したがって、本発明は、行および列に構成されている複数のピクセル、各々が異なる列のピクセルに接続された複数の列サンプルライン、および各々が異なる行のピクセルに接続されている複数の行サンプルラインを備える装置、例えば、アクティブピクセル画像センサデバイスを提供する。
【００１６】
このとき、各ピクセルは、通常、積分期間中にピクセルに入射する放射を表す露光信号を生成するように構成されているフォトダイオードなどの光センサと、フォトダイオードから露光信号を受信するように構成されているセンスノードと、センスノードから露光信号を受信するように構成されている緩衝増幅器と、緩衝増幅器から出力された露光信号を記憶するように構成されているストレージノードと、例えば、露光信号を記憶するように構成されている上記のストレージノードまたは別のノード等から、ピクセルからの露光信号の読み出しを提供するように構成されている読み出し段とを備える。
【００１７】
各ピクセルはさらに、緩衝増幅器とストレージノードとの間に配置されているサンプル段を与えられており、サンプル段は、例えば、下記にさらに論じられている適切なタイミング信号に従って、露光信号がストレージノードに渡されるタイミングを制御するように構成されている。他のバッファ、増幅器、スイッチング、ストレージ、および同様の段および構成要素も、センスノードと読み出し段の間の信号経路内に設けられてもよいことに留意されたい。
【００１８】
特に、各ピクセルのサンプル段は、ストレージノードの前（および通常は緩衝増幅器の後）に直列の第１のサンプルスイッチおよび第２のサンプルスイッチを含み得、第１のサンプルスイッチはピクセルの列サンプルラインに接続されており、第２のサンプルスイッチはピクセルの行サンプルラインに接続されており、これにより、列サンプルラインの列サンプル（ＣＯＬＵＭＮ  ＳＡＭＰＬＥ）信号と行サンプルラインの行サンプル（ＲＯＷ  ＳＡＭＰＬＥ）信号の両方が「オン」またはアクティブのときにのみ、露光信号がストレージノードに渡される。
【００１９】
各ピクセルは、センスノードに接続されたリセット構造をさらに備えることができ、リセット構造は、ピクセルへのリセット信号がアクティブであるときにフォトセンサおよびセンスノードをリセットするように構成されている。このとき、装置は、複数のリセットラインをさらに備えることができ、各リセットラインは、異なる行のピクセルに接続されている。
【００２０】
この場合、各ピクセルについて、直列においてストレージノードに最も近いサンプルスイッチを行サンプルラインに接続することができ、直列において緩衝増幅器に最も近いサンプルスイッチを列サンプルラインに接続することができる。ピクセルの積分期間を終了するには、最初にストレージノードに最も近い直列スイッチをオフにして、さもなければ他の直列スイッチから生じる可能性のあるノイズを減らすことが好ましく、例えば、ピクセル行をより迅速にリセットすることができるように、ＲＯＷ  ＳＡＭＰＬＥ信号が、ＣＯＬＵＭＮ  ＳＡＭＰＬＥ信号よりも迅速に非アクティブにされることが望ましくあり得る。
【００２１】
各ピクセルのフォトセンサは、部分的にピン留めされたフォトダイオードであり得、それにより、フォトダイオードの静電容量が低減し、それにより、変換利得が増加する。利得が高いと通常、低ノイズ、特に、典型的にはこのタイプの画像センサの制限ノイズであるｋＴＣノイズが生じる。ピン留めフォトダイオードがフォトセンサ構造に使用される場合、追加の転送ゲートは通常、フォトセンサとセンスノードとの間に提供される。
【００２２】
各ピクセルの上記の緩衝増幅器は、典型的には、センスノードにおける露光信号に応答するソースフォロワ構成に構成されているトランジスタを備えることができ、第１のサンプルスイッチおよび第２のサンプルスイッチは、緩衝増幅器の出力とストレージノードとの間にある直列のトランジスタであり得る。
【００２３】
各ピクセルの緩衝増幅器は、ピクセル内のバイアス構造によってバイアス電流を与えることができ、バイアス構造は、ピクセルの外部からのバイアスオン（ＢＩＡＳ  ＯＮ）信号によってアクティブ化されたときに緩衝増幅器へのバイアス電流をオンにするように構成されているバイアススイッチを含む。このようにして、オンにしたときのバイアス電流レベルの乱れおよび不安定性を最小限に抑えながら、ピクセルの総消費電力を削減するために、必要がないときにバイアス電流をオフにすることができる。通常、各ピクセルのバイアス構造は、ピクセルの緩衝増幅器にバイアス電流を供給するためのカレントミラーを形成するために、ピクセルの外部の対応するトランジスタに接続されているバイアストランジスタを含むことに留意されたい。
【００２４】
各ピクセルの上記のストレージノードはＮＭＯＳキャパシタ、ＭＩＭキャパシタ、および金属フリンジキャパシタのうちの１つまたは複数を含むことができる。フローティング拡散ノードを使用するのではなく、ディスクリートキャパシタ構造を提供することは、ピクセルの一部を入射光子から遮蔽するための特別なまたは非標準のプロセスステップを必要とせずに、寄生光感度を改善するのに有利である。
【００２５】
上記のピクセルアレイを含むデバイスを制御するために使用されるシグナリングは、通常、デバイス上のレジスタにロードされる命令によって提供されるが、他の制御技法、例えば、プログラム可能なデコーダを備えたカウンタが使用されてもよい。したがって、デバイスの制御は、デバイス自体のメモリ、または、マイクロコントローラおよび／もしくは関連するデジタルメモリなどの１つもしくは複数の関連する電子デバイスのいずれかにおいて提供される命令および／またはデータを使用して指示され得る。したがって、ピクセルおよびデバイスの他の部分を特定の方法で動作させるか、またはこれに適切な制御信号を提供するための装置またはデバイスの構成、配置、または動作が本明細書で論じられる場合、これは、適切なソフトウェアコードおよび／またはデータをこのような方法、および、他の方法で提供することを含むように意図されている。
【００２６】
記載されているピクセルセンサデバイスまたは装置は、ピクセルがピクセルの複数の相互に排他的なサブセットを含むように構成することができ、ストレージノードからの読み出しに関して露光信号が各サブセットのピクセルについて異なる積分期間を表すように、ＣＯＬＵＭＮ  ＳＡＭＰＬＥ信号およびＲＯＷ  ＳＡＭＰＬＥ信号を生成するように構成することができる。
【００２７】
特に、ＣＯＬＵＭＮ  ＳＡＭＰＬＥ信号およびＣＯＬＵＭＮ  ＲＯＷ信号は、ストレージノードへの露光信号の転送が特定のサブセットのすべてのピクセルに対してほぼ同じ時点に、ただし、各サブセットに対してそのような異なる時点において停止または中止するように生成することができる。このようにして、時間ピクセル多重化を効率的に実装することができる。
【００２８】
上記の信号をＲＥＳＥＴ信号と組み合わせて使用すると、サブセットの積分期間が連続し、任意選択的に重複しないように、装置を構成することができる。
【００２９】
ピクセルのサブセットは、様々な方法で構成することができる。例えば、ピクセルの各サブセットは、他のサブセットの各々とインターリーブされてもよく、および／またはピクセルの各サブセットは、デバイスのアクティブ領域の全体を実質的にカバーするように構成されてもよい。
【００３０】
緩衝増幅器からストレージノードへの各ピクセルの露光信号の転送は、ストレージノードにより近いサンプルスイッチ（好ましくは列サンプルスイッチ）が、直列においてストレージノードから遠いサンプルスイッチよりも前にオフになることによって終了し得る。サンプルスイッチが逆の順序でオフになる場合、スイッチングプロセスからの漂遊信号が、ストレージノードに記憶されている露光信号を汚染する可能性が高くなる。
【００３１】
時間的に近接しているピクセルサブセットを使用して部分画像を形成するために、各サブセットまたはさらにはすべてのサブセットの積分時間と比較して長い動作である可能性があるすべてのサブセットの露光信号の読み出しは、すべてのサブセットの露光信号がそれぞれのストレージノードに転送されるまで延期され得る。
【００３２】
装置は、少なくともそのピクセルを選択するためのＣＯＬＵＭＮ  ＳＡＭＰＬＥ信号およびＲＯＷ  ＳＡＭＰＬＥ信号がアクティブであるときに、各ピクセルに対してアクティブになるように、上記のＢＩＡＳ  ＯＮ信号を制御するように構成することができる。しかしながら、ピクセルにおける消費電力を節約するようＢＩＡＳ  ＯＮ信号を使用するために、安定性および同様の考慮事項と一致して、任意の特定のピクセルに対してＢＩＡＳ  ＯＮ信号を可能な限り非アクティブにする必要がある。この目的のために、ＢＩＡＳ  ＯＮ信号は、任意の一時点においてピクセルの少なくとも半分近くにわたって非アクティブである状態で、現在のピクセルサブセットはピクセルの残りの半分内に含まれ得、または、より一般的には任意の一時点においてピクセルの少なくとも３分の１に対して非アクティブであり得る。無論、読み出しフェーズ中など、ＢＩＡＳ  ＯＮ信号がすべてのピクセルに対して非アクティブであり得る長い期間が存在し得る。
【００３３】
本発明はまた、本明細書で論じられるように、上記装置に対応する方法、および記載された装置を制御する方法を提供する。例えば、本発明は、行および列に構成されている複数のピクセルを含むアクティブピクセルセンサを動作させる方法を提供し、各ピクセルは、フォトセンサから露光信号を受信するように構成されているセンスノードと、露光信号を記憶するためのストレージノードとの間の直列の第１のスイッチおよび第２のスイッチを備え、方法は、ピクセルの複数の相互に排他的なサブセットを規定することと、各サブセットについて、サブセットのすべてのピクセルの露光信号が、同じまたは（例えば、わずかなタイミング差を被り）実質的に同じ積分期間終了時点において対応するストレージノードに転送されるように、第１のスイッチおよび第２のスイッチを制御することであって、各サブセットの積分期間終了時点は異なる、制御することと、すべてのサブセットの積分期間終了時点の後にのみ、各サブセットの露光信号を読み出すこととを含む。
【００３４】
時間ピクセル多重化を実装するために、ピクセルの各列の第１のスイッチは、制御のために対応する列サンプルラインに共通に接続することができ、ピクセルの各行の第２のスイッチは、制御のために対応する行サンプルラインに共通に接続することができる。
【００３５】
アクティブピクセルセンサは、複数のリセットラインをさらに備えることができ、ピクセルの各行は、リセットのための対応するリセットラインに共通に接続される。次に、直列においてストレージノードに最も近い各ピクセルの直列スイッチをそのピクセルの行サンプルラインに接続することができ、このとき、第１のスイッチおよび第２のスイッチを制御することは、ストレージノードから最も遠い直列スイッチをオフにする前に、直列においてストレージノードに最も近い直列スイッチをオフにすることによって、各ピクセルの積分終了時間を規定することを含むことができる。
【００３６】
説明されている装置および方法は、一連の連続画像フレームを形成するために使用することができ、各画像フレームは、ピクセルの複数のサブセットのうちの異なるサブセットからの露光信号を使用して形成され、これらはすべて、アクティブピクセルセンサの２回の連続する読み出し動作の間に取得される。
【００３７】
本発明はまた、本明細書に記載のようにデバイスを動作させるように構成されている、説明されているアクティブピクセルセンサデバイスを動作させるための適切なプログラム命令、およびそのようなプログラム命令を担持する１つまたは複数のコンピュータ可読媒体を提供する。
【００３８】
図面の簡単な説明
次に、本発明の実施形態が、例としてのみ、添付の図面を参照しながら説明される。
【図面の簡単な説明】
【００３９】
【図１】従来技術に見られるアクティブピクセルセンサのピクセル回路を示す図である。
【図２】本発明によるアクティブピクセルセンサデバイスまたは装置のピクセル、ならびに関連するオフピクセル回路およびピクセル接続線のいくつかのレイアウトを示す図である。
【図３】本発明の実施形態において、ピクセルサブセットがどのように配置またはインターリーブされ得るかの例を提供する図である。
【図４ａ】記載されている装置の適切な制御または動作によって、異なるピクセルサブセットに対して異なる積分期間（露光期間）がどのように提供され得るかを示す図である。
【図４ｂ】記載されている装置の適切な制御または動作によって、異なるピクセルサブセットに対して異なる積分期間（露光期間）がどのように提供され得るかを示す図である。
【図５】図２の装置での使用に適したアクティブピクセルの回路構造を示す図である。
【図６】図６のピクセルの回路構造がＣＭＯＳセンサ上でどのようにより詳細に実装され得るかを示す図である。
【図７】前出の図のピクセルおよびデバイスを駆動するための信号タイミングの例を示す図である。
【図８】前出の図のピクセルおよびデバイスを駆動するための信号タイミングの例を示す図である。
【図９】ピクセルのサブセットが６つあり、列方向に３つのサブセット、行方向に２つのサブセットがある同様の信号タイミングの例を示す図である。
【図１０】図６と同様であるが、ピクセルから読み出す前に２つの異なる積分期間からの露光信号の記憶を可能にするために、サンプル段およびストレージノードが並列に重複されている図である。
【発明を実施するための形態】
【００４０】
実施形態の詳細な説明
ここで図２を参照すると、本発明を具体化する複数のピクセル１２を備えるアクティブピクセル画像センサデバイス１０が概略的に示されている。特に、デバイスは、少なくとも部分的にＣＭＯＳプロセスを使用して製造されたＣＭＯＳデバイスまたは集積回路であり得る。
【００４１】
図２および図３には、説明を簡単にするために４×４ピクセルの直線格子が示されているが、実際には、例えば１０００×１０００ピクセル、またはその他の適切なサイズのピクセルアレイなど、はるかに大きい格子を提供することができる。各ピクセルは、そのピクセル、特にそのフォトセンサ構造に入射する可視光および／または赤外光などの放射に対して感受性があり、したがって露光期間中にその放射を表す露光信号を出力するフォトダイオードまたはフォトトランジスタ（これらの図には示されていない）などのフォトセンサ構造を含む。露光期間は、リセット、サンプリング、読み出し、および必要に応じて他の適切な動作などのピクセルの制御動作の適切なタイミングによって制御することができる。露光期間は、そのピクセルの積分期間と呼ばれることがある。
【００４２】
すべてのピクセルからの信号は、デバイス上で、部分的にアクティブピクセル上に、また部分的にアクティブピクセル外に提供される、適切な読み出し回路を使用して読み出される。図２に示されるように、この読み出し回路は、典型的には、現在の関連する行選択ライン１６にＲＯＷ  ＳＥＬＥＣＴ信号を印加することによって読み出しのために特定の行を選択するように構成されている行選択回路１４と、行選択回路１４が次に読み出しのために次の行を選択する前に、列読み出しライン２０を使用して、選択された行の各ピクセルからの露光信号を同時に読み出すように構成されている列読み出し回路１８とを備えることができる。
【００４３】
このようにして、すべてのピクセル１２からの露光信号は、デバイス１０に入射する放射を表す画像を形成するために、デバイスの出力２２に渡すことができる。大型のＣＭＯＳ画像センサデバイスのすべての行の読み出しは、通常、数ミリ秒かかる場合があるが、これは、読み出す必要のあるピクセル数などの要因に大きく依存し得る。露光信号は、通常、デバイス上またはデバイス外のいずれかでデジタル化することができる。
【００４４】
多くの従来技術のセンサデバイスにおいて、特定のピクセルの行が、その行の積分期間の終了後で、ただし、まだ読み出されていない後続の行の積分期間の終了前に読み取られるロールシャッタ方式が使用される。したがって、連続する行の積分期間はずらされ、これにより、読み出し回路を継続的に使用して、ピクセル信号の連続する行を読み出すことができる。これにより、各ピクセルの積分期間を長くすることができるが、結果として各行からの信号が異なる積分期間を表すことになり、例えば、画像の一部が単一フレームの合計読み出し時間に対して急速に移動している場合に画像の歪みが発生することになる。
【００４５】
代わりに、すべての行の積分期間を少なくともほぼ一致させることが望ましい場合は、ロール読み出し方式を使用することはできない。代わりに、いくつかの従来技術のＣＭＯＳ画像センサデバイスのピクセルは、グローバルシャッタ信号を使用して積分期間を終了するようにトリガすることができ、すべてのピクセルの積分期間をほぼ同時に終了することができる。グローバルシャッタ方式では、すべてのピクセルの次の積分期間の開始は、すべてのピクセルの前の読み出しサイクルが完了するまで待つ必要がある。
【００４６】
図２のデバイスの特定のピクセルの積分期間の開始は、そのピクセルのリセット（ＲＳＴ）信号を使用することによってトリガすることができる。リセット信号ライン（明瞭にするために図２からは省略されている）は通常、ピクセルの各行（または場合によっては各列）に沿って延伸して設けられており、たとえそのリセット時間に基づいて出力露光信号を提供するために特定の時点にリセットされたすべてのピクセルが使用される必要がなくとも、各行（または各列）のすべてのピクセルを同時にリセットすることができるようになる。本発明のいくつかの実施形態では、すべての行または列からのセンサデバイスのすべてのピクセルを、実質的に同時にリセットすることができるが、より典型的には、リセット信号は、以下でより詳細に説明するように、ずれた積分期間開始時点を提供するために、行の複数のインターリーブされたサブセットの各々の間で循環する。
【００４７】
図２の構成では、各ピクセルは、そのピクセルのフォトセンサ構造によって出力される露光信号が、列サンプル回路３０および行サンプル回路３４によってそうするようにシグナリングされた場合にのみ、ピクセルからのその後の読み出しのために記憶されるように構成される。列サンプル回路３０は、列選択ライン３２を使用してピクセルの特定の列を選択するように動作可能であり、行サンプル回路３４は、行選択ライン３６を使用してピクセルの特定の行を選択するように動作可能である。選択された複数の列選択ライン選択された複数の行選択ラインに同時に起動信号を提供することにより、一致する行および列に対応するピクセルのサブセットが選択される。
【００４８】
センサの各ピクセルは、その後の読み出しのためにフォトセンサ構造からの露光信号を記憶することによって、そのようなサブセットの選択に応答するように構成される。ピクセルの同じサブセットシグナリングが非アクティブ化されると、後続の読み出しのために露光信号を記憶するプロセスが終了することにより、そのピクセルの積分期間の終了がトリガされる。
【００４９】
したがって、これらのシグナリングパターンを変更して、ピクセルの複数のサブセットの各々を順次選択することにより、読み出しのための露光信号の記憶とそれらのサブセットのピクセルの積分期間終了時点の両方が順次シグナリングされる。
【００５０】
次に、複数のピクセルサブセットのすべての積分期間の終了に続いて、読み出しフェーズを開始することができ、読み出しフェーズにおいて、上記の読み出し回路が、すべてのピクセルから露光信号を読み出すために使用される。各ピクセルサブセットが異なる積分期間を有するため、複数のピクセルサブセットは、複数の画像フレームの対応するセットを構築するために使用されることができ、セットの各画像フレームは異なる積分期間を有する。
【００５１】
図２の列サンプルおよび行サンプル回路およびラインを使用して選択することができるピクセル１２のサブセットの１つの特定の例示的なシーケンスが図３に示されており、第１のサブセットのピクセルは「１」とラベル付けされ、第２のサブセットのピクセルは「２」とラベル付けされており、以下同様である。この場合、そのようなサブセット方式は通常、図３に示されているよりもはるかに多くのピクセルを有するセンサの実質的に全体にわたって拡張および反復されることを念頭に置くと、各サブセットがセンサのアクティブ領域の実質的にすべてからのピクセルを含むように、ピクセルをサブセットに分割することができることがわかる。同様に、各サブセットのピクセルが他のサブセットのピクセルとインターリーブされるように、ピクセルをサブセットに分割することができる。
【００５２】
所望に応じて、他の様々なピクセルサブセット構成を実装することができ、例えば、各々がアクティブ領域の４分の１のセグメントをカバーする４つのサブセットなど、複数の異なるサブセットの各々が、実質的にセンサのアクティブ領域の異なるセグメントにわたって延在する。
【００５３】
図２のデバイスは、画像フレームのセットを出力するために特に使用され得、セットの各フレームは、ピクセルの異なるサブセットを含み、フレームは、好ましくは短く、近密に離間された積分期間を有する。例えば、積分期間は、各々、約１０マイクロ秒未満、約１マイクロ秒未満、または約１００ナノ秒未満の持続時間を有することができ、積分期間は、例えば、積分期間の間に間隔がない、または、１つの積分期間の終了と次の積分期間の開始との間の時間の空白が約１０マイクロ秒未満、約１マイクロ秒未満、または約１００ナノ秒未満など、本質的に連続的であり得るか、または最小限に間隔され得る。
【００５４】
すべてのピクセルサブセットが同時にリセットされ、すべてのサブセットの積分期間が終了するまで再度リセットされない場合、４つの異なるピクセルサブセットについて図４ａに示すように、セットのすべての出力フレームの積分期間開始時点は同じであるが、積分期間終了時点は異なり得る。ただし、以下でより詳細に説明するようにリセット信号を適切に制御することにより、図４ｂに示すように、各サブセットはまた、開始時点が異なってもよい。このように、複数のサブセットの積分期間は連続的かつ非重複であり得るが、積分時間の様々な他の構成を、適切なシグナリングを使用して与えることができ、例えば、連続的なサブセットの積分時間は重複、非重複、または時間的に間隔を空けられる。
【００５５】
図５は、図２または図３のピクセルが一般的にどのように実装され得るかを示し、図６は、従来技術のＣＭＯＳアクティブピクセルセンサを知っている当業者によく知られている、より特定的な構造タイプを使用してそのようなピクセルがどのように実装され得るかを示す。
【００５６】
最初に図５を参照すると、センサデバイスの複数のピクセル１２の各々は、積分期間中にピクセルに入射する放射を表す露光信号を生成するように構成されている光センサ構造４０を備える。フォトセンサ４０は、通常、フォトダイオードまたはフォトトランジスタを使用して提供され得る。フォトダイオードが使用される場合、これは、ピン留めされたフォトダイオードの場合は追加の転送ゲートなど、適切な関連構造を提供することを条件として、所望に応じてピン留めされた、部分的にピン留めされた、またはピン留めされていないフォトダイオードを使用して提供され得る。ピン留めまたは部分的にピン留めされたフォトダイオードを使用して、フォトセンサの静電容量を減らし、信号対雑音比を改善することができる。本発明の実施形態による使用に適したピン留めおよび部分的にピン留めされたフォトダイオード装置は、それぞれＥ  Ｒ  Ｆｏｓｓｕｍ，ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  ｔｈｅ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅｓ  Ｓｏｃｉｅｔｙ，ｖｏｌ．２，ｎｏ．３，Ｍａｙ  ２０１４および米国特許第６，０５１，４４７号に記載されている。
【００５７】
フォトセンサ構造４０、および必要に応じて任意の転送ゲートなどによって出力される露光信号は、センスノード４２に渡される。センスノードは、通常、フォトセンサ構造４０がピン留めされている場合、フローティング拡散によって、または単にフォトセンサ構造と緩衝増幅器４４との間の接続によって提供され得る。緩衝増幅器４４が、センスノードから露光信号を受信する。緩衝増幅器は、センスノード４２における露光信号を増幅器の出力にバッファリングするように機能し、増幅器は次いで、ピクセルからの読み出しを保留して露光信号を記憶するためのストレージノード４６に接続される。ストレージノードは、例えば、ＮＭＯＳキャパシタ、またはＭＩＭキャパシタなどの適切なキャパシタによって提供され得る。
【００５８】
緩衝増幅器４４とストレージノードとの間に、サンプル段４８が提供される。サンプル段４８の機能は、緩衝増幅器４４の出力における露光信号がいつストレージノード４６に接続されるかを選択的に制御することである。このようにして、ピクセルのリセットに続いて、緩衝増幅器４４がストレージノード４６に接続されているか否かは、露光信号がそのリセットサイクルの間ストレージノード４６に記憶されているか否かを決定するために使用されることができる。
【００５９】
特に、サンプル段４８は、典型的には、互いに直列であり、緩衝増幅器４４とストレージノード４６との間で直列である第１のスイッチ５０および第２のスイッチ５２を備える。スイッチ５０、５２は、それぞれの信号Ｓ１および信号Ｓ２によって駆動される。これらの信号の１つは、ピクセルに接続されている、図２および図３に関連して上で論じられた列サンプルライン３２によって提供され、１つは行サンプルライン３６によって提供される。列サンプルラインまたは行サンプルラインのいずれかを、ストレージノードにより近いスイッチに接続することができるが、いくつかの実施形態では、行サンプルラインがそのように接続されている。現在選択されているピクセルの積分期間は、Ｓ１、Ｓ２スイッチのいずれかをオフにすることによって終了することができるが、この理由はこれによってストレージノード４６が緩衝増幅器４４から切断されるからである。しかしながら、第２のＳ２スイッチを最初にオフにすることが、第１のＳ１スイッチをオフにすることによる露光信号のノイズを低減するため、有利である。各リセットラインがピクセルの行に沿って延伸する場合、信号タイミングの制約により、現在の行が別のリセットを受ける前に、現在アクティブな行サンプルラインを迅速にオフにする必要があり得るが、現在の列の信号タイミング制約は通常それほど厳しくない。
【００６０】
ピクセルの露光信号がストレージノード４６に書き込まれ、サンプル段を使用したそのピクセルの選択を停止することによって積分期間の終了がもたらされた後、露光信号はその後、すでに上で説明したように、ピクセル上では読み出し回路５６を使用して、および、ピクセル外にあるデバイスの関連回路を使用して、すべてのピクセルサブセットについて読み出しフェーズ中に読み出される。
【００６１】
緩衝増幅器４４は、デバイス内の電流の重要なドレインであり、特に、積分期間が短いために（例えば、０．１〜１０ミリ秒程度）、センスノードにおける露光信号を迅速に、かつストレージノード４６への過度のノイズなしに読み出す必要がある場合にそうである。したがって、図５の緩衝増幅器４４は、ピクセル外から受信されるバイアス（ＢＩＡＳ）信号に基づいて緩衝増幅器４４に正しいバイアス電流を提供するように構成されているバイアスデバイス６２を備えるバイアス構造６０を備えている。
【００６２】
すべてのピクセルの緩衝増幅器４４に必要な電流バイアスを連続的に維持するには、デバイス全体にわたって大きい電流が必要になる。他方、デバイス全体のピクセル間のパフォーマンスの均一性を維持するために、各ピクセルのＢＩＡＳ電流信号は、通常、電流源、および、すべてのピクセルに共通のカレントミラーの第１の側（カレントミラーの第２の側はバイアスデバイス６２によって各ピクセル内に別個に提供される）を使用して提供され、この共通の電流源を急速にオンおよびオフにすることは、例えば、結果として生じる電流スイングおよび他の不安定性のために望ましくない。
【００６３】
したがって、図５に示される実装態様は、バイアス構造６０内に、ＢＩＡＳＯＮ信号を使用して動作される追加のバイアススイッチ６４も含む。緩衝増幅器の動作に正しいバイアスが必要な場合、ＢＩＡＳＯＮ信号をアクティブ状態に変更してバイアススイッチ６４をオンにし、それによって緩衝増幅器４４をバイアスデバイス６２に接続することができる。このようにして、バイアスデバイス６２は、連続的に、または少なくともオンとオフの切り替えを少なくして動作させることができるが、各ピクセルの緩衝増幅器４４における実際のバイアス電流は、必要な場合にのみ選択的に提供することができる。
【００６４】
ＢＩＡＳＯＮ信号は様々な方法で提供され得るが、典型的には、ピクセルの各列または各行に対して別個のバイアススイッチラインが提供され得る。例えば、各バイアススイッチラインがピクセルの列に沿って延伸する場合、特定の列のＢＩＡＳＯＮ信号は、ピクセルのその列の列サンプルラインもアクティブである場合にのみアクティブになり得るが、より複雑なシグナリング方式が使用されてもよい。
【００６５】
図５に示されるピクセルはまた、リセット信号ＲＳＴの制御下で、Ｓ１およびＳ２信号を使用して選択される現在のピクセルサブセットのそれらのピクセルの積分時間の開始を決定するように動作するリセット構造７０を含む。図５のリセット構造７０はまた、ＲＳＴ信号がアクティブになると、フォトセンサ構造に蓄積された露光信号が排出されるか、または他の様態で相殺されるように、センスノード４２に接続され、それによって、新しい積分期間が開始することを可能にする。
【００６６】
図５の構成は、ピクセルのすべての可能な要素を含むことを意図していないことに留意されたい。例えば、ピクセルが、本明細書に示されていない、または議論されていないさらなるスイッチング、増幅器、信号記憶、制御、読み出し、および他の要素を含むデバイスが提供されてもよい。例えば、１つまたは複数のさらなるストレージノード４６が、これらのストレージノードへの露光信号の入力およびこれらのストレージノードからの露光信号の出力を可能にする適切なスイッチングとともに、ストレージノード４６と直列または並列に提供されてもよい。そのようなさらなるストレージノードは、ピクセルが異なる積分期間からの複数の露光信号を記憶することを可能にするために、および／または、相関二重サンプリングプロセスなどにおいて１つまたは複数の露光信号の基準として使用される、典型的にはピクセルリセット中もしくは直後に取得されるベースライン信号を記憶するために使用され得る。
【００６７】
ＣＭＯＳアクティブピクセルセンサの従来の実装態様からよく知られている構造を使用して、図５のピクセル回路をより詳細に実装する方法の例を、ＦＥＴとして実装されたトランジスタを使用して図６に示す。ＮＭＯＳトランジスタは、光センサにおける収集を目的とした光生成電荷を収集する傾向がある、下にあるｎドープ領域の必要性を回避するため、そのようなピクセルにおいて優先的に使用され得る。
【００６８】
図５のフォトセンサ構造は、回路接地とソースフォロワＮＭＯＳトランジスタ１０４のゲートとの間に接続されている、部分的にピン留めされたフォトダイオード１０２によって、図６の構成内に提供される。ソースフォロワトランジスタは、図５の緩衝増幅器４４を提供し、トランジスタのドレインは、ＶＤＤに接続されている。
【００６９】
図５のリセット構造７０は、図６の構成において、ＶＲＥＳＥＴ電圧（これはＶＤＤであり得る）とフォトダイオード１０２の別の出力との間に接続された別のＮＭＯＳトランジスタ１０６によって提供される。リセットトランジスタ１０６のゲートは、リセット信号ＲＳＴによって駆動される。したがって、センスノード４２は、この回路において、フォトダイオード１０２、緩衝増幅器トランジスタ１０４、およびリセットトランジスタ１０６の間の電気的接続領域および拡散領域によって提供される。
【００７０】
トランジスタ１０４によって提供される緩衝増幅器は、そのゲートによって（図示のＢＩＡＳ信号を使用して）複数のピクセルに共通のカレントミラーの残りの半分に接続され、ソースおよびドレインがバイアススイッチトランジスタ１１０と回路接地との間に接続されたバイアスミラートランジスタ１０８を備えるバイアス構造を使用してバイアスされる。バイアススイッチトランジスタ１１０はそのゲートにおいて、バイアスミラートランジスタ１０８によって供給されるバイアス電流をソースフォロワトランジスタ１０４に対してオンおよびオフに切り替えるために、上記のＢＩＡＳＯＮ信号によってそのゲートで制御され、それにより、センスノード４２からストレージノード４６への露光信号を読み出しが必要ないときの電力消費を節約する。
【００７１】
積分期間中およびその終わりまでのセンスノード４２上の露光信号は、ＣＯＬＵＭＮ  ＳＡＭＰＬＥ信号を提供するピクセルの列サンプルラインに結合されたゲートを有する第１のサンプルＮＭＯＳトランジスタ１１０、および、ＲＯＷ  ＳＡＭＰＬＥ信号を提供するピクセルの行サンプルラインに結合されたゲートを有する第２のサンプルＮＭＯＳトランジスタ１１１を備えるサンプル段４８を使用して、ソースフォロワトランジスタ１０４を通じてストレージノード４６に読み出すことができる。これらの２つのサンプルトランジスタのソースおよびドレインは、ソースフォロワトランジスタ１０４のドレインとストレージノード４６との間に直列に接続され、これにより、センスノード４２からの露光信号は、ＲＯＷ  ＳＡＭＰＬＥ信号とＣＯＬＵＭＮ  ＳＡＭＰＬＥ信号の両方がアクティブである場合にのみストレージノード４６に印加される。
【００７２】
サンプル段４８と読み出しトランジスタ１１２との間に接続されたストレージノード４６は、同じく接地に接続されたストレージキャパシタ１１４を備える。この目的のために、ＮＭＯＳキャパシタ、またはＭＩＭ（金属−絶縁体−金属）キャパシタ、金属フリンジキャパシタ、または上記の２つ以上の組み合わせ、または別の組み合わせもしくは構造などの別のキャパシタ構造が使用されてもよい。
【００７３】
露光信号は、ストレージノード４６から読み出しトランジスタ１１２のゲートへの接続によって、必要とされるときにストレージキャパシタ１１４から読み出すことができ、トランジスタ１１２はＶＤＤに接続されたドレインと行選択トランジスタ１１６を通じて出力されるピクセル信号に接続されたソースとを有し、行選択トランジスタ１１６のゲートはＲＯＷ  ＳＥＬＥＣＴ信号によって駆動される。
【００７４】
図７および図８は、上記のセンサのピクセルのアレイへのシグナリングを使用して、ピクセルが各々異なる積分期間を有するサブセットにグループ化される、記載されている時間ピクセル多重化を実行する方法を示している。このシグナリングは、動作原理をよりよく説明するために、タイミングの微調整および種々の信号間のガード期間などの完全な詳細なしで単純化された様式で示されている。
【００７５】
この目的のために、図７は、より大きいアレイの４つのピクセルのみを示している。これらの４つのピクセルは各々、４つのサブセットの異なる１つに属しており、したがって、対応して１、２、３、４とラベル付けされている。ピクセルの上位行および下位行のリセット（ＲＳＴ）信号は、ＲＳＴ＜１＞およびＲＳＴ＜０＞として示されている。図７のＲＯＷ  ＳＡＭＰＬＥ信号は同様にＷＲＴＸ＜１＞およびＷＲＴＸ＜０＞として示されており、一方、図７の左右の列のＣＯＬＵＭＮ  ＳＡＭＰＬＥ信号はＷＲＴＹ＜１＞およびＷＲＴＹ＜０＞として示されている。上位行および下位行の図７のＲＯＷ  ＳＥＬＥＣＴ信号はＲＥＡＤ＜１＞およびＲＥＡＤ＜０＞として示されており、左右の列の図６のＢＩＡＳＯＮ信号はＢＩＡＳＯＮ＜１＞およびＢＩＡＳＯＮ＜０＞として示されている。
【００７６】
これらの様々な信号を調整して時間ピクセル多重化を提供する１つの方法を図８に示す。第１のリセット期間Ｒ１において、リセット信号ＲＳＴ＜０＞が、共通の行上にあるサブセット１および３のすべてのピクセルに送信される。このリセット期間Ｒ１の終わりに、ＷＲＴＹ＜１＞およびＷＲＴＸ＜０＞信号がアクティブにされて、サブセット１のピクセルのみが選択され、これにより、これらのピクセルの緩衝増幅器４４がストレージノード４６に接続される。このようにして、タイミング図の上部に示されているように、積分期間１が開始される。リセット信号ＲＳＴ＜０＞に続いてピクセルサブセット１および３のフォトセンサ構造上で露光信号が発生すると、ピクセルサブセット１の露光信号のみがそれぞれのストレージノードに転送される。したがって、ＷＲＴＸ＜０＞信号をオフにすることによって積分期間１が終了すると、サブセット１のピクセルの露光信号のみがそれぞれのストレージノードに記憶される。
【００７７】
積分期間１の間、ＲＳＴ＜０＞信号は無論、非アクティブであるが、代わりにＲＳＴ＜１＞信号がアクティブであり、したがって、サブセット２および４のピクセルにリセット信号が印加される。次に、第１の積分期間の終わりに、ＲＳＴ＜１＞信号が非アクティブにされ、ＷＲＴＸ＜１＞信号がアクティブ化されて、ＷＲＴＹ＜１＞信号と組み合わせてサブセット２のピクセルが選択され、ピクセルサブセット２の積分期間２が開始される。
【００７８】
その後、積分期間１および２が繰り返されるが、ＷＲＴＹ＜１＞信号の代わりにＷＲＴＹ＜０＞信号がアクティブになり、ピクセルサブセット３および４が選択される。その終了時に、４つのピクセルサブセットすべての積分期間が完了し、それぞれの露光信号がストレージノードに記憶される。その後、すべてのピクセルサブセットの読み出しフェーズを開始することができる。図８に示されているＲＥＡＤ＜０＞およびＲＥＡＤ＜１＞信号は、別個の積分期間１〜４と同様の長さであるが、これは説明の便宜上のものである。実際には、各積分期間またはリセット期間は１００ｎｓ長程度であり得、一方、各読み出しパルスは通常、約２マイクロ秒長であり得る。
【００７９】
図８のＷＲＴＸ信号およびＷＲＴＹ信号はリセット信号の境界において上昇するように示されているが、実際には、これらの信号は各々、それぞれのリセット境界の前後で上昇し得る。これは、ピクセルの積分期間の開始を決定するのがこの立ち上がりタイミングではなく、ピクセルのリセット期間の終わりであるためである。ただし、ＷＲＴＸおよびＷＲＴＹ信号は、同じピクセルの任意の後続のリセット信号の前に少なくともわずかに低下する必要がある。これは、そうしないと、そのようなリセット信号が劣化するか、または、積分期間から露光信号を除去するためである。
【００８０】
積分期間１および２中、ＢＩＡＳＯＮ＜１＞信号がアクティブであり、これにより、ピクセルサブセット１および２の緩衝増幅器が正しく動作して、これら２つの積分期間中にストレージノードに露光信号を伝えることが保証され、ＢＩＡＳＯＮ＜０＞信号は同様に、積分期間中にピクセルサブセット３および４の緩衝増幅器の正しい動作を可能にする。リセット信号ラインに垂直に延伸するバイアススイッチラインを提供することにより（したがって、リセット信号ラインが行に沿って延伸する場合、バイアススイッチラインは列に沿って延伸する、またはその逆になる）、バイアスオン信号がより低い速度で切り替わることができる、それにより、ピクセルにおけるバイアス信号の安定性をさらに改善するのに役立つことがわかる。
【００８１】
図９は、図７にすでに示したように配置された６つのピクセルサブセットを使用して時間ピクセル多重化を実装するためにどのようにシグナリング方式を拡張することができるかを示しているが、信号ＲＳＴ＜２＞、ＷＲＴＸ＜２＞、およびＲＥＡＤ＜２＞のピクセルの行が追加されている（ただし、簡潔にするために、ＲＥＡＤ信号は図９から省略されていることに留意されたい）。
【００８２】
すでに上で述べたように、説明されているピクセル構成は、例えば、図５および６に示されるサンプル段およびストレージノードに直列および／または並列に、さらなるサンプル段および／またはストレージノードを追加するために、いくつかの方法で変えることができる。図１０は、例えば、ピクセルが、緩衝増幅器４４から出力される露光信号を記憶するように構成されている第２のストレージノード１２０と、緩衝増幅器と第２のストレージノードとの間に配置され、露光信号が第２のストレージノード１２０に渡されるか否かを選択するように構成されている第２のサンプル段１２２とをどのように備えることができるかを示し、読み出し段は、ストレージノードと第２のストレージノードの両方からの露光信号をピクセルから読み出すことを提供するするように構成される。
【００８３】
第２のサンプル段１２２を適切に制御するために、図においてＣＳ２およびＲＳ２として示されるそれぞれの第２のＣＯＬＵＭＮ  ＳＡＭＰＬＥおよびＲＯＷ  ＳＡＭＰＬＥ信号を提供するために、デバイス内に第２の列サンプルラインおよび第２の行サンプルラインが必要であり、第１のサンプル段４８の、図５のＳ１およびＳ２信号が、ＣＳ１およびＲＳ１として示されている。このようにして、２つの異なる積分期間の露光信号を後続の読み出しのために各ピクセルに記憶することができるか、または、ストレージノードとサンプル段との対の１つを使用して、例えば、一般に相関二重サンプリングと呼ばれる手法を使用して、他方のベースライン比較を可能にするためにベースラインまたはリセット信号を記憶することができる。
【００８４】
さらに、別個の露光信号（そのうちの１つはベースラインまたはリセット信号であり得る）を読み出すために、図１０のピクセルを実装するデバイスは、ＳＥＬＥＣＴ１およびＳＥＬＥＣＴ２と示される、各行からの読み出しのための重複する行選択ラインを備えている。代替として、図２、図５、および図６のデバイスのように、単一の行選択ラインが提供され得、代わりに各列に２つの列読み出し行が与えられる。
【００８５】
無論、サンプル段およびストレージノードの２つの並列グループが図１０に示されているが、単一のデバイスのピクセル内に３つ以上のグループが実装されてもよい。
【００８６】
他の変形例では、緩衝増幅器とストレージノードとの間に配置されているサンプル段が記載されているか、またはそのようなサンプル段とストレージノードとが並列であるが、説明されているストレージノードの前または後に露光信号を直列に記憶するための他のストレージノード、ならびに、そのようなストレージノード間で露光信号を転送するように構成されている他のスイッチおよび段があってもよい。例えば、そのようなストレージノードへの入力およびそのようなストレージノードからの出力のための１つまたは複数のさらなるストレージノードおよび適切なスイッチング装置を提供することによって、リセット時またはリセット直後のセンサノードからの信号を記憶して、（例えば、相関二重サンプリングにおいて使用するために）積分期間からの露光信号のベースラインを提供することができる。
【００８７】
当業者には、本発明の範囲から逸脱することなく、記載された実施形態に対して様々な他の修正を行うことができることが明らかであろう。
【図１】
2021528898.tif 000003
【図２】
2021528898.tif 000004
【図３】
2021528898.tif 000005
【図４ａ】
2021528898.tif 000006
【図４ｂ】
2021528898.tif 000007
【図５】
2021528898.tif 000008
【図６】
2021528898.tif 000009
【図７】
2021528898.tif 000010
【図８】
2021528898.tif 000011
【図９】
2021528898.tif 000012
【図１０】
2021528898.tif 000013
【国際調査報告】
2021528898.tif 000014
2021528898.tif 000015
2021528898.tif 000016