(57)【要約】  電荷共有によるエイリアス除去のための例示的な装置が開示される。装置は、フィルタサンプリングネットワーク、デジタルアナログ変換器、および電荷共有スイッチを含む。フィルタサンプリングネットワークは、キャパシタと第1のスイッチとを含み、第1のスイッチは、入力ノードとキャパシタとの間に結合される。フィルタサンプリングネットワークは、第1のスイッチを介して、キャパシタを入力ノードに接続するかまたは入力ノードから切断するように構成される。デジタルアナログ変換器は、キャパシタアレイと第2のスイッチとを含み、第2のスイッチは、入力ノードとキャパシタアレイとの間に結合される。キャパシタアレイは、第2のスイッチと電荷共有ノードとの間に結合される。デジタルアナログ変換器は、第2のスイッチを介して、キャパシタアレイを入力ノードに接続するかまたは入力ノードから切断するように構成される。電荷共有スイッチは、電荷共有ノードとキャパシタとの間に結合され、キャパシタをデジタルアナログ変換器に接続するかまたはデジタルアナログ変換器から切断するように構成される。
2021507598.tif 000002
【特許請求の範囲】
【請求項１】
入力ノードと、
電荷共有ノードと、
キャパシタおよび第1のスイッチを含むフィルタサンプリングネットワークであって、前記第1のスイッチが前記入力ノードと前記キャパシタとの間に結合され、前記フィルタサンプリングネットワークが前記第1のスイッチを介して前記キャパシタを前記入力ノードに接続するかまたは前記入力ノードから切断するように構成される、フィルタサンプリングネットワークと、
キャパシタアレイおよび第2のスイッチを含むデジタルアナログ変換器であって、前記第2のスイッチが前記入力ノードと前記キャパシタアレイとの間に結合され、前記キャパシタアレイが前記第2のスイッチと前記電荷共有ノードとの間に結合され、前記デジタルアナログ変換器が前記第2のスイッチを介して前記キャパシタアレイを前記入力ノードに接続するかまたは前記入力ノードから切断するように構成される、デジタルアナログ変換器と、
前記電荷共有ノードと前記キャパシタとの間に結合された電荷共有スイッチであって、前記キャパシタを前記デジタルアナログ変換器に接続するかまたは前記デジタルアナログ変換器から切断するように構成される、電荷共有スイッチと
を備える、装置。
【請求項２】
前記入力ノードが、アナログ信号を受けるように構成され、
前記フィルタサンプリングネットワークが、前記第1のスイッチを介して前記キャパシタを前記入力ノードに接続することに基づいて、前記キャパシタを使用して前記アナログ信号の第1の電圧をサンプリングするように構成され、前記第1の電圧が前記アナログ信号の第1のサンプルを表し、
前記デジタルアナログ変換器が、前記第2のスイッチを介して前記キャパシタアレイを前記入力ノードに接続することに基づいて、前記キャパシタアレイを使用して前記アナログ信号の第2の電圧をサンプリングするように構成され、前記第2の電圧が前記アナログ信号の第2のサンプルを表し、
前記電荷共有スイッチが、前記キャパシタを前記キャパシタアレイに接続することに基づいて、前記電荷共有ノードにおいて平均電圧を生成するように構成され、前記平均電圧が前記第1のサンプルおよび前記第2のサンプルの平均を表す、請求項1に記載の装置。
【請求項３】
前記フィルタサンプリングネットワーク、前記デジタルアナログ変換器、および前記電荷共有スイッチが、前記平均電圧に基づいて前記電荷共有ノードにおいてエイリアス除去を共同で提供するように構成される、請求項2に記載の装置。
【請求項４】
前記アナログ信号が、差動アナログ信号のペアのうちの1つの信号を含む、請求項2に記載の装置。
【請求項５】
前記キャパシタのキャパシタンスが、前記キャパシタアレイの別のキャパシタンスと異なり、
前記電荷共有スイッチが、前記キャパシタを前記キャパシタアレイに前記接続することに基づいて、前記電荷共有ノードにおいて前記平均電圧として加重平均電圧を生成するように構成され、前記加重平均電圧が、前記キャパシタの前記キャパシタンスおよび前記キャパシタアレイの前記別のキャパシタンスに基づいて前記第1のサンプルおよび前記第2のサンプルの加重平均を表す、請求項2に記載の装置。
【請求項６】
前記フィルタサンプリングネットワークに結合されたプロセッサをさらに備え、
前記キャパシタが、プログラマブルキャパシタを備え、
前記プロセッサが、前記プログラマブルキャパシタのキャパシタンスを調整するように構成される、請求項1に記載の装置。
【請求項７】
前記電荷共有ノードに結合された比較器と、
前記比較器と前記デジタルアナログ変換器との間に結合された逐次近似レジスタと
をさらに備え、
前記デジタルアナログ変換器、前記比較器、および前記逐次近似レジスタが共同で、
前記電荷共有ノードにおける平均電圧を近似するために二分探索を実行することと、
前記二分探索に基づいて、前記電荷共有ノードにおける前記平均電圧を表す2進数を生成することと
を行うように構成される、請求項1に記載の装置。
【請求項８】
前記デジタルアナログ変換器、前記比較器、および前記逐次近似レジスタが共同で、変換位相信号に基づいて前記二分探索を実行するように構成され、
前記フィルタサンプリングネットワークが、前記二分探索が前の平均電圧上で実行されていることを前記変換位相信号が示す時間の一部の間に前記第1のスイッチを介して、前記キャパシタを前記入力ノードに接続するように構成される、請求項7に記載の装置。
【請求項９】
アナログデジタル変換器をさらに備え、
前記アナログデジタル変換器が、前記入力ノード、前記電荷共有ノード、前記フィルタサンプリングネットワーク、前記デジタルアナログ変換器、前記電荷共有スイッチ、前記比較器、および前記逐次近似レジスタを含み、
前記アナログデジタル変換器が、全サンプリング周期に従って前記入力ノードにおいてアナログ信号をサンプリングするように構成され、
前記フィルタサンプリングネットワークが、第1のサンプリング位相信号に基づいて前記第1のスイッチを介して、前記キャパシタを前記入力ノードに接続するかまたは前記入力ノードから切断するように構成され、
前記デジタルアナログ変換器が、第2のサンプリング位相信号に基づいて前記第2のスイッチを介して、前記キャパシタアレイを前記入力ノードに接続するかまたは前記入力ノードから切断するように構成され、
前記電荷共有スイッチが、電荷共有位相信号に基づいて、前記キャパシタを前記キャパシタアレイに接続するかまたは前記キャパシタアレイから切断するように構成され、
前記第1のサンプリング位相信号、前記第2のサンプリング位相信号、および前記電荷共有位相信号が、それぞれ、前記全サンプリング周期内の異なる時間において、前記第1のスイッチ、前記第2のスイッチ、および前記電荷共有スイッチを閉じる、請求項7に記載の装置。
【請求項１０】
別のフィルタサンプリングネットワークをさらに備え、
前記別のフィルタサンプリングネットワークが別のキャパシタおよび第3のスイッチを含み、前記第3のスイッチが前記入力ノードと前記別のキャパシタとの間に結合され、前記別のキャパシタが前記第3のスイッチと前記電荷共有スイッチとの間に結合され、前記フィルタサンプリングネットワークが前記第3のスイッチを介して前記別のキャパシタを前記入力ノードに接続するかまたは前記入力ノードから切断するように構成され、
前記電荷共有スイッチが、前記キャパシタと前記別のキャパシタの両方を、前記キャパシタアレイに接続するかまたは前記キャパシタアレイから切断するように構成される、請求項1に記載の装置。
【請求項１１】
前記デジタルアナログ変換器が別のキャパシタアレイおよび第3のスイッチを含み、前記第3のスイッチが前記入力ノードと前記別のキャパシタアレイとの間に結合され、前記別のキャパシタアレイが前記第3のスイッチと前記電荷共有ノードとの間に結合され、前記デジタルアナログ変換器が前記第3のスイッチを介して前記別のキャパシタアレイを前記入力ノードに接続するかまたは前記入力ノードから切断するように構成され、
前記電荷共有スイッチが、前記キャパシタを、前記キャパシタアレイと前記別のキャパシタアレイの両方に接続するかまたは前記キャパシタアレイと前記別のキャパシタアレイの両方から切断するように構成される、請求項1に記載の装置。
【請求項１２】
前記第1のスイッチが、前記キャパシタの下部プレートに結合され、
前記第2のスイッチが、前記キャパシタアレイの複数のキャパシタの下部プレートにそれぞれ結合された複数のスイッチを備え、
前記電荷共有ノードが、前記キャパシタアレイの前記複数のキャパシタの上部プレートに結合され、
前記電荷共有スイッチが、前記キャパシタの上部プレートと前記電荷共有ノードとの間に結合される、請求項1に記載の装置。
【請求項１３】
前記第1のスイッチが、前記キャパシタの上部プレートに結合され、
前記第2のスイッチが、前記キャパシタアレイの複数のキャパシタの上部プレートにそれぞれ結合された複数のスイッチを備え、
前記電荷共有ノードが、前記キャパシタアレイの前記複数のキャパシタの下部プレートに結合され、
前記電荷共有スイッチが、前記キャパシタの下部プレートと前記電荷共有ノードとの間に結合される、請求項1に記載の装置。
【請求項１４】
アナログ信号を受けるように構成された入力ノードと、
電荷共有ノードと、
前記アナログ信号の1つまたは複数のサンプルを収集するためのフィルタサンプリング手段であって、前記入力ノードに結合された、手段と、
キャパシタアレイおよびスイッチを含むデジタルアナログ変換器であって、前記スイッチが前記入力ノードと前記キャパシタアレイとの間に結合され、前記キャパシタアレイが前記スイッチと前記電荷共有ノードとの間に結合され、前記デジタルアナログ変換器が前記キャパシタアレイおよび前記スイッチを介して前記アナログ信号の別のサンプルを収集するように構成される、デジタルアナログ変換器と、
複数のサンプルを平均化するための電荷共有手段であって、前記電荷共有手段が前記電荷共有ノードと前記フィルタサンプリング手段との間に結合され、前記電荷共有手段が、前記1つまたは複数のサンプルおよび前記別のサンプルに基づいて前記アナログ信号の平均サンプルを前記電荷共有ノードにおいて生成するように構成される、手段と
を備える、装置。
【請求項１５】
前記フィルタサンプリング手段が、
前記1つまたは複数のサンプルを記憶するための容量性手段と、
前記容量性手段を前記入力ノードに接続するかまたは前記入力ノードから切断するためのスイッチ手段と
を含む、請求項14に記載の装置。
【請求項１６】
前記容量性手段に結合されたプロセッサをさらに備え、
前記プロセッサが、ジャマーを前記電荷共有ノードにおいて減衰させるために、前記ジャマーの特定の周波数に基づいて前記容量性手段のキャパシタンスを調整するように構成される、請求項15に記載の装置。
【請求項１７】
前記容量性手段が、1つまたは複数の重み付きサンプルを収集するために1つまたは複数の重みを有する前記1つまたは複数のサンプルを記憶するための重み付き手段を含み、
前記デジタルアナログ変換器が、別の重み付きサンプルを収集するために別の重みを有する前記別のサンプルを記憶するように構成され、前記別の重みおよび前記1つまたは複数の重みが少なくとも2つの異なる重みを含み、
前記電荷共有手段が、前記1つまたは複数の重み付きサンプルおよび前記別の重み付きサンプルに基づいて、前記アナログ信号の加重平均サンプルを、前記電荷共有ノードにおいて生成するように構成される、請求項15に記載の装置。
【請求項１８】
前記フィルタサンプリング手段が、1つまたは複数のサンプリング位相信号に基づいて前記アナログ信号の前記1つまたは複数のサンプルを収集するように構成され、
前記デジタルアナログ変換器が、別のサンプリング位相信号に基づいて前記アナログ信号の前記別のサンプルを収集するように構成され、
前記電荷共有手段が、電荷共有位相信号に基づいて、前記フィルタサンプリング手段を前記電荷共有ノードに接続するように構成され、
前記1つまたは複数のサンプリング位相信号および前記別のサンプリング位相信号が、前記1つまたは複数のサンプルおよび前記別のサンプルが異なる時間において収集されることを示し、
前記電荷共有位相信号が、前記1つまたは複数のサンプルおよび前記別のサンプルが収集された後に前記平均サンプルが生成されることを示す、請求項14に記載の装置。
【請求項１９】
前記電荷共有ノードに結合された比較器と、
前記比較器と前記デジタルアナログ変換器との間に結合された逐次近似レジスタと
をさらに備え、
前記デジタルアナログ変換器、前記比較器、および前記逐次近似レジスタが共同で、
前記電荷共有ノードにおける前記平均サンプルを近似するために二分探索を実行することと、
前記二分探索に基づいて、前記電荷共有ノードにおける前記平均サンプルを表す2進数を生成することと
を行うように構成される、請求項14に記載の装置。
【請求項２０】
前記フィルタサンプリング手段が、前記二分探索が前の平均サンプル上で実行される時間の一部の間に前記1つまたは複数のサンプルを生成するように構成される、請求項19に記載の装置。
【請求項２１】
電荷共有によるエイリアス除去ための方法であって、
入力ノードにおいてアナログ信号の第1のサンプルを収集するためにキャパシタを前記入力ノードに接続するステップと、
前記アナログ信号の第2のサンプルを収集するために、デジタルアナログ変換器のキャパシタアレイを前記入力ノードに接続するステップと、
電荷共有ノードにおいて平均電圧を生成するために、前記キャパシタを前記デジタルアナログ変換器に、前記電荷共有ノードにおいて接続するステップであって、前記平均電圧が、前記第1のサンプルおよび前記第2のサンプルの平均を表す、ステップと、
前記平均電圧のデジタル表現を生成するステップと
を含む、方法。
【請求項２２】
前記アナログ信号の第3のサンプルを収集するために別のキャパシタを前記入力ノードに接続するステップをさらに含み、
前記キャパシタの前記接続および前記デジタルアナログ変換器の前記接続が、前記電荷共有ノードにおいて前記平均電圧を生成するために前記キャパシタ、前記デジタルアナログ変換器、および前記別のキャパシタを一緒に接続するステップをさらに含み、前記平均電圧が、前記第1のサンプル、前記第2のサンプル、および前記第3のサンプルの平均を表す、請求項21に記載の方法。
【請求項２３】
前記アナログ信号の第4のサンプルを収集するために、前記デジタルアナログ変換器の別のキャパシタアレイを前記入力ノードに接続するステップと、
前記キャパシタ、前記デジタルアナログ変換器、および前記別のキャパシタを一緒に前記接続するステップに基づいて、前記電荷共有ノードにおいて前記平均電圧を生成するステップであって、前記平均電圧が、前記第1のサンプル、前記第2のサンプル、前記第3のサンプル、および前記第4のサンプルの平均を表す、ステップと
をさらに含む、請求項22に記載の方法。
【請求項２４】
前記電荷共有ノードにおける前の平均電圧上で二分探索を実行するステップをさらに含み、
前記キャパシタを前記入力ノードに前記接続するステップが、前記二分探索が実行される時間の一部の間に発生する、請求項21に記載の方法。
【請求項２５】
前記平均電圧が、前記第1のサンプルおよび前記第2のサンプルの加重平均を表す、請求項21に記載の方法。
【請求項２６】
入力ノードと、
電荷共有ノードと、
入力および出力を含む比較器であって、前記比較器の前記入力が前記電荷共有ノードに結合される、比較器と、
前記比較器の前記出力に結合された逐次近似レジスタと、
キャパシタおよび第1のスイッチを含むフィルタサンプリングネットワークであって、前記第1のスイッチが前記入力ノードと前記キャパシタとの間に結合され、前記フィルタサンプリングネットワークが第1のサンプリング位相信号に基づいて前記第1のスイッチを介して前記キャパシタを前記入力ノードに接続するかまたは前記入力ノードから切断するように構成される、フィルタサンプリングネットワークと、
前記逐次近似レジスタに結合されたデジタルアナログ変換器であって、前記デジタルアナログ変換器がキャパシタアレイおよび第2のスイッチを含み、前記第2のスイッチが前記入力ノードと前記キャパシタアレイとの間に結合され、前記キャパシタアレイが前記第2のスイッチと前記電荷共有ノードとの間に結合され、前記デジタルアナログ変換器が第2のサンプリング位相信号に基づいて前記第2のスイッチを介して前記キャパシタアレイを前記入力ノードに接続するかまたは前記入力ノードから切断するように構成される、デジタルアナログ変換器と、
前記電荷共有ノードと前記キャパシタとの間に結合された電荷共有スイッチであって、電荷共有位相信号に基づいて前記キャパシタを前記デジタルアナログ変換器に接続するかまたは前記デジタルアナログ変換器から切断するように構成される、電荷共有スイッチとを備える、装置。
【請求項２７】
別の入力ノードと、
別の電荷共有ノードと、
別の電荷共有スイッチと
をさらに備え、
前記比較器が、前記別の電荷共有ノードに結合された別の入力を含み、
前記フィルタサンプリングネットワークが別のキャパシタおよび第3のスイッチを含み、前記第3のスイッチが前記別の入力ノードと前記別のキャパシタとの間に結合され、前記別のキャパシタが前記第3のスイッチと前記別の電荷共有スイッチとの間に結合され、前記フィルタサンプリングネットワークが前記第1のサンプリング位相信号に基づいて前記第3のスイッチを介して前記別のキャパシタを前記別の入力ノードに接続するかまたは前記別の入力ノードから切断するように構成され、
前記デジタルアナログ変換器が別のキャパシタアレイおよび第4のスイッチを含み、前記第4のスイッチが前記別の入力ノードと前記別のキャパシタアレイとの間に結合され、前記別のキャパシタアレイが前記第4のスイッチと前記別の電荷共有ノードとの間に結合され、前記デジタルアナログ変換器が前記第2のサンプリング位相信号に基づいて前記第4のスイッチを介して前記別のキャパシタアレイを前記別の入力ノードに接続するかまたは前記別の入力ノードから切断するように構成され、
前記別の電荷共有スイッチが前記別の電荷共有ノードと前記別のキャパシタとの間に結合され、前記別の電荷共有スイッチが、前記電荷共有位相信号に基づいて前記別のキャパシタを前記デジタルアナログ変換器に接続するかまたは前記デジタルアナログ変換器から切断するように構成される、請求項26に記載の装置。
【請求項２８】
プロセッサをさらに備え、
前記電荷共有スイッチが、前記キャパシタの前記デジタルアナログ変換器への接続に基づいて、前記電荷共有ノードにおいて平均電圧を生成するように構成され、
前記逐次近似レジスタが、前記電荷共有ノードにおいて前記平均電圧を表す別々の電圧を生成するように構成され、
前記プロセッサが、前記別々の電圧を受けるように構成される、請求項26に記載の装置。
【請求項２９】
前記キャパシタのキャパシタンスが、前記キャパシタアレイの別のキャパシタンスと異なり、
前記電荷共有スイッチが、前記キャパシタの前記デジタルアナログ変換器への前記接続に基づいて、前記キャパシタンスおよび前記別のキャパシタンスに基づいて前記電荷共有ノードにおいて前記平均電圧として加重平均電圧を生成するように構成される、請求項28に記載の装置。
【請求項３０】
前記フィルタサンプリングネットワーク、前記デジタルアナログ変換器、および前記電荷共有スイッチが共同で、2タップの有限インパルス応答フィルタを実装するように構成され、
前記2タップの有限インパルス応答フィルタの係数が、前記キャパシタのキャパシタンスに基づく、請求項26に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、それらの開示全体が参照により本明細書に組み込まれている、2017年12月18日に出願された米国仮出願第62/607,309号の優先権を主張する、2018年6月15日に出願された米国実用新案出願第16/010,117号の利益を主張する。
【０００２】
本開示は、一般に、アナログデジタル変換に関し、より詳細には、エイリアス除去を提供するためにアナログデジタル変換器内のサンプルを平均化することに関する。
【背景技術】
【０００３】
電子デバイスは、無線周波数(RF)信号を使用して、ユーザが友人と話すこと、情報をダウンロードすること、写真を共有すること、家庭用デバイスを遠隔制御すること、全地球測位情報を受信すること、または無線局を聴取することを可能にする。これらの無線周波数信号はアナログ信号であり、それは、電子デバイス間を物理的に移動して、デジタルに符号化された通信データを伝達することができる。電子デバイスは、アナログデジタル変換器を使用してアナログ信号をデジタル信号に変換し、そのことで、通信データを抽出することが可能になる。アナログデジタル変換器は、いくつかサンプリング周波数においてアナログ信号をサンプリングすることによって変換を実行する。典型的には、サンプリング周波数は、(たとえば、ナイキストレートに従って)アナログ信号の周波数の2倍よりも大きく、そのことで、アナログ信号がデジタル領域内で正確に表されることが可能になる。
【０００４】
しかしながら、時々、ジャマー(jammer)としても知られている、環境内の不要な信号が電子デバイスによって検出され、所望の通信信号と干渉することがある。ジャマーの例は、他の、動作環境内に存在する無関係の信号、および所望の通信信号と関係付けられた高調波または他のスプリアスの信号を含む。これらのジャマーが、アナログデジタル変換器のサンプリング周波数の半分以上である周波数を有する場合、ジャマーは、電子デバイスのダイナミックレンジを減少させ、アナログデジタル変換器内にエイリアシングを生じることがある。エイリアシングは、アナログデジタル変換器がジャマーをアンダーサンプリングし、それによって、得られたデジタル出力が、ジャマーを復元するために使用することができない(たとえば、サンプリング周波数がジャマーの周波数の2倍以下である)場合に生じる。エイリアシングによって、ジャマーのデジタル表現は、より低い周波数を含み、そのことで、所望の通信信号と干渉することがある。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
いくつかの通信システム設計は、ジャマーを減衰させて除去するために除去回路またはフィルタ処理回路を使用する。しかしながら、ジャマーの強度に応じて、この回路はサイズが大きくなってかなりの量の電力を必要とするか、またはあまりに高価になることがある。他の設計は、エイリアシングを防止するためにアナログデジタル変換器のサンプリングレートを増加させる場合がある。しかしながら、高いサンプリングレートは、追加の電力を必要とし、アナログデジタル変換器の設計の複雑さを高めることがある。全体的に、エイリアス除去を提供しながら、同時に、電力を節約して電子デバイス内の利用可能な空間を効率的に使用する電子デバイスを設計することは、困難な課題となる。
【課題を解決するための手段】
【０００６】
電荷共有(charge sharing)によるエイリアス除去(alias rejection)を実装する装置が開示される。説明する技法は、アナログ信号をフィルタ処理して間引くために、アナログデジタル変換器内の複数のキャパシタおよびスイッチを利用する。2つ以上のキャパシタにわたって電荷を共有することによって、アナログ信号の複数のサンプルが平均化される。デジタル出力は、高周波数ジャマーを減衰させることによってエイリアス除去を提供する平均サンプルに基づいて生成される。キャパシタンスを調整することによって、エイリアス除去は、アナログデジタル変換器のサンプリングレートを変更することなく、多様な異なる周波数を減衰させるように同調され得る。説明する技法は、アナログデジタル変換器の全サンプリングレートを増大させることなくエイリアス除去を提供することによって、電力を節約することができる。アナログデジタル変換器内の既存のキャパシタおよびスイッチを利用することができ、それによって、コストをさらに節約し、アナログデジタル変換器内の空間を効率的に利用され得る。加えて、これらの技法は、一般に、アナログデジタル変換器のサンプルホールド位相に適用されるので、アナログデジタル変換器内の変換プロセスは、比較的不変のままであり得る。
【０００７】
例示的な一態様では、装置が説明される。装置は、入力ノード、電荷共有ノード、フィルタサンプリングネットワーク、デジタルアナログ変換器、および電荷共有スイッチを含む。フィルタサンプリングネットワークは、キャパシタおよび第1のスイッチを含む。第1のスイッチは、入力ノードとキャパシタとの間に結合される。フィルタサンプリングネットワークは、第1のスイッチを介して、キャパシタを入力ノードに接続するかまたは入力ノードから切断するように構成される。デジタルアナログ変換器は、キャパシタアレイと第2のスイッチとを含む。第2のスイッチは、入力ノードとキャパシタアレイとの間に結合される。キャパシタアレイは、第2のスイッチと電荷共有ノードとの間に結合される。デジタルアナログ変換器は、第2のスイッチを介して、キャパシタアレイを入力ノードに接続するかまたは入力ノードから切断するように構成される。電荷共有スイッチは、電荷共有ノードとキャパシタとの間に結合される。電荷共有スイッチは、キャパシタをデジタルアナログ変換器に接続するかまたはデジタルアナログ変換器から切断するように構成される。
【０００８】
例示的な一態様では、装置が説明される。装置は、入力ノードと電荷共有ノードとを含む。入力ノードは、アナログ信号を受けるように構成される。装置は、アナログ信号の1つまたは複数のサンプルを収集するためのフィルタサンプリング手段も含む。フィルタサンプリング手段は、入力ノードに結合される。加えて、装置は、デジタルアナログ変換器を含む。デジタルアナログ変換器は、キャパシタアレイとスイッチとを含む。スイッチは、入力ノードとキャパシタアレイとの間に結合される。キャパシタアレイは、スイッチと電荷共有ノードとの間に結合される。デジタルアナログ変換器は、アナログ信号の別のサンプルを、キャパシタアレイおよびスイッチを介して収集するように構成される。装置は、複数のサンプルを平均化するための電荷共有手段をさらに含む。電荷共有手段は、電荷共有ノードとフィルタサンプリング手段との間に結合される。電荷共有手段は、1つまたは複数のサンプルおよび前記別のサンプルに基づいて、アナログ信号の平均サンプルを、電荷共有ノードにおいて生成するように構成される。
【０００９】
例示的な一態様では、電荷共有によるエイリアス除去のための方法が説明される。方法は、入力ノードにおいてアナログ信号の第1のサンプルを収集するために、キャパシタを入力ノードに接続するステップを含む。方法は、アナログ信号の第2のサンプルを収集するために、デジタルアナログ変換器のキャパシタアレイを入力ノードに接続するステップも含む。電荷共有ノードにおいて、方法は、電荷共有ノードにおいて平均電圧を生成するために、キャパシタをデジタルアナログ変換器に接続するステップを含む。平均電圧は、第1のサンプルおよび第2のサンプルの平均を表す。加えて、方法は、平均電圧のデジタル表現を生成するステップを含む。
【００１０】
例示的な一態様では、装置が説明される。装置は、入力ノード、電荷共有ノード、比較器、逐次近似レジスタ(successive approximation register)、フィルタサンプリングネットワーク、デジタルアナログ変換器、および電荷共有スイッチを含む。比較器は、入力と出力とを含む。比較器の入力は、電荷共有ノードに結合される。逐次近似レジスタは、比較器の出力に結合される。フィルタサンプリングネットワークは、キャパシタと第1のスイッチとを含む。第1のスイッチは、入力ノードとキャパシタとの間に結合される。フィルタサンプリングネットワークは、第1のサンプリング位相信号に基づいて第1のスイッチを介して、キャパシタを入力ノードに接続するかまたは入力ノードから切断するように構成される。デジタルアナログ変換器は、逐次近似レジスタに結合される。デジタルアナログ変換器は、キャパシタアレイと第2のスイッチとを含む。第2のスイッチは、入力ノードとキャパシタアレイとの間に結合される。キャパシタアレイは、第2のスイッチと電荷共有ノードとの間に結合される。デジタルアナログ変換器は、第2のサンプリング位相信号に基づいて第2のスイッチを介して、キャパシタアレイを入力ノードに接続するかまたは入力ノードから切断するように構成される。電荷共有スイッチは、電荷共有ノードとキャパシタとの間に結合される。電荷共有スイッチは、電荷共有位相信号に基づいて、キャパシタをデジタルアナログ変換器に接続するかまたはデジタルアナログ変換器から切断するように構成される。
【図面の簡単な説明】
【００１１】
【図１】電荷共有によるエイリアス除去に対する例示的な環境を示す図である。
【図２】電荷共有によるエイリアス除去のためのワイヤレストランシーバの一部分の例示的な実装形態を示す図である。
【図３】電荷共有によるエイリアス除去のためのアナログデジタル変換器の例示的な実装形態を示す図である。
【図４−１】電荷共有によるエイリアス除去のためのサンプルホールド回路の一部分の例示的な実装形態を示す図である。
【図４−２】電荷共有によるエイリアス除去のためのサンプルホールド回路の別の部分の別の例示的な実装形態を示す図である。
【図５】電荷共有によるエイリアス除去のための例示的なタイミング信号のセットを示す図である。
【図６】電荷共有によるエイリアス除去のためのサンプルホールド回路の別の例示的な実装形態を示す図である。
【図７】電荷共有によるエイリアス除去のための例示的なタイミング信号の別のセットを示す図である。
【図８】電荷共有によるエイリアス除去に対する例示的な通信信号を示す図である。
【図９】電荷共有によるエイリアス除去に対する例示的なジャマーを示す図である。
【図１０】電荷共有によるエイリアス除去のための例示的なプロセスを示すフロー図である。
【発明を実施するための形態】
【００１２】
電子デバイスは、ワイヤレス通信をサポートするためにアナログデジタル変換器を使用する。しかしながら、高周波数ジャマーは、受信機のダイナミックレンジを低下させることがある。例示的なジャマーは、他の、動作環境内に存在する無関係の信号、または所望の通信信号と関係付けられた高調波または他のスプリアスの信号を含む。いくつかの技法は、ジャマーを減衰させるかまたは除去するために除去回路またはフィルタ処理回路を使用する。しかしながら、ジャマーの強度に応じて、回路は、サイズが大きくなってかなりの量の電力を必要とするか、または高価になることがある。他の技法は、ジャマーをエイリアシングすることを防止するために、高いクロック速度においてアナログデジタル変換器(ADC)を動作させる。一般に、エイリアシングは、アナログデジタル変換器がアナログ信号をアンダーサンプリングし、それによって、得られたデジタル出力が、アナログ信号を復元するために使用することができない(たとえば、得られた出力がエイリアシングされたジャマー信号を含む)場合に生じる。しかしながら、高いサンプリングレートは、追加の電力を必要とし、アナログデジタル変換器の設計の複雑さを高めることがある。
【００１３】
対照的に、電荷共有によるエイリアス除去のための例示的な手法が、本明細書で説明される。説明する技法は、アナログ信号をフィルタ処理して間引くために、アナログデジタル変換器内の複数のキャパシタおよびスイッチを利用する。2つ以上のキャパシタにわたって電荷を共有することによって、アナログ信号の複数のサンプルが平均化される。デジタル出力は、高周波数ジャマーを減衰させることによってエイリアス除去を提供する、平均サンプルに基づいて生成される。キャパシタンスを調整することによって、エイリアス除去は、アナログデジタル変換器のサンプリングレートを変更することなく、多様な異なる周波数を減衰させるように同調され得る。説明する技法は、アナログデジタル変換器の全サンプリングレートを増大させることなくエイリアス除去を提供することによって、電力を節約することができる。アナログデジタル変換器内の既存のキャパシタおよびスイッチを利用することができ、それによって、コストをさらに節約し、アナログデジタル変換器内の空間を効率的に利用され得る。加えて、これらの技法は、一般に、アナログデジタル変換器のサンプルホールド位相に適用されるので、アナログデジタル変換器内の変換プロセスは、比較的不変のままであり得る。
【００１４】
図1は、電荷共有によるエイリアス除去に対する例示的な環境100を示す。例示的な環境100では、コンピューティングデバイス102は、ワイヤレス通信リンク106(ワイヤレスリンク106)を通して基地局104と通信する。この例では、コンピューティングデバイス102は、スマートフォンとして実装される。しかしながら、コンピューティングデバイス102は、モデム、セルラー基地局、ブロードバンドルータ、アクセスポイント、セルラーフォン、ゲーミングデバイス、ナビゲーションデバイス、メディアデバイス、ラップトップコンピュータ、デスクトップコンピュータ、タブレットコンピュータ、サーバ、ネットワークアタッチトストレージ(NAS: network-attached storage)デバイス、スマート家電、ビークルベース通信システム、無線装置など、任意の好適なコンピューティングデバイスまたは電子デバイスとして実装され得る。
【００１５】
基地局104は、任意の好適なタイプのワイヤレスリンクとして実装され得るワイヤレスリンク106を介してコンピューティングデバイス102と通信する。セルラーネットワークのタワーとして示されているが、基地局104は、衛星、ケーブルテレビジョンヘッドエンド、地上波テレビジョン放送タワー、アクセスポイント、ピアツーピアデバイス、メッシュネットワークノード、光ファイバー線など、別のデバイスとして表してもよく、または実装されてもよい。それゆえ、コンピューティングデバイス102は、ワイヤード接続、ワイヤレス接続、またはそれらの組合せを介して基地局104と、または別のデバイスと通信してもよい。
【００１６】
ワイヤレスリンク106は、基地局104からコンピューティングデバイス102に伝達されるダウンリンクのデータまたは制御情報と、コンピューティングデバイス102から基地局104に伝達されるアップリンクの他のデータまたは制御情報とを含むことができる。ワイヤレスリンク106は、第3世代パートナーシッププロジェクトロングタームエボリューション(3GPP LTE)、第5世代(5G)、IEEE 802.11、IEEE 802.16、Bluetooth(登録商標)など、任意の好適な通信プロトコルまたは通信規格を使用して実装され得る。
【００１７】
コンピューティングデバイス102は、プロセッサ108とコンピュータ可読記憶媒体110(CRM110)とを含む。プロセッサ108は、CRM110によって記憶されるプロセッサ実行可能コードを実行するアプリケーションプロセッサまたはマルチコアプロセッサなど、任意のタイプのプロセッサを含み得る。CRM110は、揮発性メモリ(たとえば、ランダムアクセスメモリ(RAM))、不揮発性メモリ(たとえば、フラッシュメモリ)、光媒体、磁気媒体(たとえば、ディスクまたはテープ)など、任意の好適なタイプのデータ記憶媒体を含み得る。本開示のコンテキストでは、CRM110は、命令112、データ114、およびコンピューティングデバイス102の他の情報を記憶するように実装され、したがって、一時的伝搬信号を含まない。
【００１８】
コンピューティングデバイス102はまた、入力/出力ポート116(I/Oポート116)とディスプレイ118とを含み得る。I/Oポート116は、データの交換、または他のデバイス、ネットワークもしくはユーザとの相互作用を可能にする。I/Oポート116は、シリアルポート(たとえば、ユニバーサルシリアルバス(USB)ポート)、パラレルポート、オーディオポート、赤外(IR)ポートなどを含み得る。ディスプレイ118は、オペレーティングシステム、プログラム、またはアプリケーションと関係付けられたユーザインターフェースなど、コンピューティングデバイス102のグラフィックスを提示する。代替または追加として、ディスプレイ118は、そこを通してコンピューティングデバイス102の画像コンテンツが提示される、ディスプレイポートまたはバーチャルインターフェースとして実装され得る。
【００１９】
コンピューティングデバイス102のワイヤレストランシーバ120は、それぞれのネットワークおよびネットワークに接続される他の電子デバイスへの接続性を提供する。加えて、コンピューティングデバイス102は、ローカルネットワーク、イントラネット、またはインターネット上で通信するためのイーサネットまたは光ファイバーインターフェースなどのワイヤードトランシーバを含み得る。ワイヤレストランシーバ120は、ワイヤレスLAN(WLAN)、ピアツーピア(P2P)ネットワーク、メッシュネットワーク、セルラーネットワーク、ワイヤレスワイドエリアネットワーク(WWAN)、および/またはワイヤレスパーソナルエリアネットワーク(WPAN)など、任意の好適なワイヤレスネットワーク上の通信を容易にし得る。例示的な環境100のコンテキストでは、ワイヤレストランシーバ120は、コンピューティングデバイス102が、基地局104およびそれに接続されたネットワークと通信することを可能にする。
【００２０】
ワイヤレストランシーバ120は、アンテナ136を介して信号を送受信するための回路および論理を含む。ワイヤレストランシーバ120の構成要素は、通信信号を調節するために、増幅器、混合器、スイッチ、デジタルアナログ変換器、フィルタなどを含むことができる。ワイヤレストランシーバ120は、合成、符号化、変調、復号、復調などの同相/直角位相(I/Q)動作を実行するための論理も含み得る。場合によっては、ワイヤレストランシーバ120の構成要素は、個別の送信機および受信機のエンティティとして実装される。追加または代替として、ワイヤレストランシーバ120は、それぞれの送信動作および受信動作(たとえば、個別の送信チェーンおよび受信チェーン)を実装するために、複数のまたは異なるセクションを使用して実現され得る。
【００２１】
図1に示すように、ワイヤレストランシーバ120は、モデム122と、少なくとも1つのアナログフィルタ124と、少なくとも1つのアナログデジタル変換器126とを含む。モデム122またはより一般的にはプロセッサは、ワイヤレストランシーバ120を制御し、ワイヤレス通信が実行されることを可能にする。モデム122は、利得補正、スキュー補正、周波数変換などを実行するためにベースバンド回路を含むことができる。モデム122は、ワイヤレス通信のための通信インターフェースを介してコンピューティングデバイス102に供給され得るデータを生成するために、ワイヤレストランシーバ120から受けられたデジタル信号を処理することができる。
【００２２】
アナログフィルタ124は、アンテナ136を介してワイヤレストランシーバ120によって受信されたアナログ信号をフィルタ処理する。アナログフィルタ124は、表面音波(SAW:surface acoustic wave)フィルタ、バルク音波(BAW:bulk acoustic wave)フィルタ、機械的フィルタ、結晶フィルタ、セラミックフィルタ、集中定数素子フィルタなどを含む、多様な異なるフィルタによって実装され得る。アナログフィルタ124は、ローパス、バンドパス、またはハイパスのフィルタとして設計され得る。アナログフィルタ124はまた、無線周波数、中間周波数、またはベースバンド周波数におけるアナログ信号をフィルタ処理するように設計され得る。
【００２３】
アナログデジタル変換器126は、アナログフィルタ124に結合され、アナログフィルタ124から受けられたアナログ信号に基づいてデジタル信号を生成する。図1に示すように、アナログデジタル変換器126は、逐次近似レジスタ(SAR)128、比較器130、デジタルアナログ変換器(DAC)132、およびサンプルホールド回路(S/H)134を含む、逐次近似レジスタのアナログデジタル変換器として実装され得る。サンプルホールド回路134は、アナログ信号をサンプリングするために、デジタルアナログ変換器132の少なくとも一部分を含むことができる。
【００２４】
アナログデジタル変換プロセスは、一般に、サンプリング位相(たとえば、捕捉位相)と変換位相とを含む。サンプリング位相に対して、サンプルホールド回路134は、複数のサンプルに基づいてアナログ信号の平均サンプルを生成する。変換位相に対して、デジタルアナログ変換器132、比較器130、および逐次近似レジスタ128は共同で、平均サンプルのデジタル表現または近似を生成するために二分探索(たとえば、一連の逐次近似)を実行する。一般に、デジタル表現またはデジタル出力は、平均サンプルに比例するNビットの2進数を含み、ここでNは正の整数を表す。デジタル出力は、平均サンプルをデジタルに表す別々の電圧を含むこともできる。サンプルホールド回路134は、図3を参照しながらより詳細に説明するように、電荷共有によるエイリアス除去を少なくとも部分的に実装することができる。説明する技法は、一般に、サンプルホールド回路134に対応するので、変換プロセス(たとえば、比較器130、逐次近似レジスタ128、およびデジタルアナログ変換器132の動作)は、比較的不変のままであり得る。
【００２５】
図2は、電荷共有によるエイリアス除去のためのワイヤレストランシーバ120の一部分の例示的な実装形態を示す。図示の構成では、ワイヤレストランシーバ120の受信機チェーンは、アナログフィルタ124に結合された入力ノード202とモデム122に結合された出力ノード204とを有するアナログデジタル変換器126を含む。入力ノード202を介して、アナログデジタル変換器126は、アナログフィルタ124からアナログ信号206を受ける。アナログ信号206は、ワイヤレストランシーバ120の同相または直角位相のチャネルに対して差動アナログ信号を含むことができる。
【００２６】
アナログフィルタ124は、アンテナ136を介して受信されるダウンリンク信号に基づいてアナログ信号206を生成することができる。図示されていないが、アナログフィルタ124は、アンテナ136に結合される。低雑音増幅器または混合器など、ワイヤレストランシーバ120の他の構成要素も、アナログフィルタ124とアンテナ136との間に結合され得る。アナログ信号206に基づいて、アナログデジタル変換器126は、アナログ信号206のデジタル近似であるデジタル信号208を生成する。モデム122は、コンピューティングデバイス102(図示せず)に通信データを供給するために、デジタル信号208を受けて処理する。モデム122は、アナログデジタル変換器126に供給されるフィルタ同調信号210を生成することもできる。フィルタ同調信号210は、少なくとも1つのジャマー(たとえば、少なくとも1つの指定された周波数)を減衰させるかまたは除去するためにアナログデジタル変換器を初期化またはセットアップする。
【００２７】
電荷共有によるエイリアス除去の技法を使用して、アナログデジタル変換器126は、フィルタとして動作して、ジャマーを除去するかまたは減衰させることができる。これによって、アナログフィルタ124の設計が緩和されることが可能になり、コンピューティングデバイス102内の電力を節約することができる。いくつかの実装形態では、アナログデジタル変換器126は、アナログフィルタ124の使用を取り除くことができ、アナログフィルタ124は、ワイヤレストランシーバ120内の電力および面積を節約するために除去され得る。他の実装形態では、アナログデジタル変換器126のエイリアス除去能力は、アナログフィルタ124の応答212、アナログデジタル変換器126の応答214、およびワイヤレストランシーバ120の組み合わされた応答218(図2の下半分に示す)に関してさらに説明するように、アナログフィルタ124を補完することができる。
【００２８】
図示の応答212に示すように、アナログフィルタ124は、単極ローパスフィルタである。一方で、アナログデジタル変換器126の応答214は、少なくとも1つのノッチ216を含む、より高次のフィルタと関係付けられる。出力ノード204において、組み合わされた応答218は、応答212と応答214との重ね合わせ(たとえば、アナログフィルタ124およびアナログデジタル変換器126の組み合わされたフィルタ処理性能)を示す。組み合わされた応答218と応答212との比較において、アナログデジタル変換器126は、いくつか周波数において、組み合わされた応答218の振幅が応答212より数デシベル(dB)程度低く(たとえば、5dB、10dBまたは20dB)なることをもたらすように示されている。それゆえ、アナログフィルタ124の応答212が、ジャマーを除去するために目標とされる量の減衰をもたらさない場合、説明する技法は、アナログデジタル変換器126がエイリアシングを防止するために追加の量の減衰をもたらすことを可能にし得る。
【００２９】
アナログデジタル変換器126の応答214は同調可能であり、異なるジャマー周波数または2つ以上のジャマー周波数を減衰させるように調整され得る。たとえば、モデム122は、その周波数におけるジャマーが減衰するようにノッチ216の周波数位置を調整する(たとえば、増加するまたは減衰する)ように、フィルタ同調信号210を生成することができる。これは、サンプルホールド回路134によって平均化されるサンプルの品質を調整することによって達成され得る。加えて、サンプルのうちの1つまたは複数を収集するキャパシタのキャパシタンスが、フィルタ係数(たとえば、異なるサンプルの重み)およびそれゆえノッチ216の周波数位置を調整するように調整され得る。したがって、平均サンプルは、加重平均を表すことができ、それによって、重みまたはフィルタ係数は、複数のサンプルにわたって同じであっても異なってもよい。説明する技法を使用して、アナログデジタル変換器126は、有限インパルス応答(FIR)フィルタ、無限インパルス応答(IIR)フィルタ、または一般的にMタップフィルタを実装することができ、ここでMは2以上の正の整数を表す。
【００３０】
図3は、電荷共有によるエイリアス除去のためのアナログデジタル変換器126の例示的な実装形態を示す。アナログデジタル変換器126は、入力ノード202-1および202-2のそれぞれを通る2つの差動経路を含む。入力ノード202-1および202-2において、アナログデジタル変換器126は、アナログ信号206-1および206-2をそれぞれ受ける。アナログ信号206-1および206-2は、図2に示すアナログ信号206の差動ペアである。一般に、入力ノード202-1と比較器130との間および202-2と比較器130との間に示される差動経路は同様である。
【００３１】
サンプルホールド回路134-1および134-2は、それぞれ、入力ノード202-1および202-2に結合される。サンプルホールド回路134-1は、少なくとも1つのフィルタサンプリングネットワーク302-1、少なくとも一部分のデジタルアナログ変換器(DAC)132-1、電荷共有ノード304-1、および電荷共有スイッチ306-1を含む。フィルタサンプリングネットワーク302-1は入力ノード202-1に結合され、デジタルアナログ変換器132-1は入力ノード202-1と電荷共有ノード304-1との間に結合され、電荷共有スイッチ306-1は電荷共有ノード304-1とフィルタサンプリングネットワーク302-1との間に結合される。同様に、サンプルホールド回路134-2は、少なくとも1つのフィルタサンプリングネットワーク302-2、少なくとも一部分のデジタルアナログ変換器(DAC)132-2、電荷共有ノード304-2、および電荷共有スイッチ306-2を含む。フィルタサンプリングネットワーク302-2は入力ノード202-2に結合され、デジタルアナログ変換器132-2は入力ノード202-2と電荷共有ノード304-2との間に結合され、電荷共有スイッチ306-2は電荷共有ノード304-2とフィルタサンプリングネットワーク302-2との間に結合される。
【００３２】
フィルタサンプリングネットワーク302-1および302-2ならびにデジタルアナログ変換器132-1および132-2は、ともに、スイッチおよびキャパシタのネットワークを含み、そのネットワークは、図4-1および図4-2に関してさらに説明される。この例では、デジタルアナログ変換器132-1および132-2は、N-1ビットのデジタルアナログ変換器として実装される。説明の目的で、フィルタサンプリングネットワーク302-1および302-2ならびにデジタルアナログ変換器132-1および132-2は、差動経路のそれぞれに対する個別構成要素として示される。しかしながら、各々が異なる差動経路にそれぞれ結合される異なる部分を有する、単一のフィルタサンプリングネットワーク302および単一のデジタルアナログ変換器132が実装され得ることを理解されたい。いくつかの実装形態では、フィルタサンプリングネットワーク302またはデジタルアナログ変換器132の中のキャパシタは、差動経路のいずれかに動的に割り振られ得る(たとえば、キャパシタのうちのいくつかは、フィルタ同調信号210に基づいて入力ノード202-1または入力ノード202-2に結合され得る)。
【００３３】
電荷共有ノード304-1および304-2において、サンプルホールド回路134-1および134-2は、それぞれ、キャパシタ130の入力に結合される。アナログデジタル変換器126は、サンプルホールド回路134-1および134-2ならびに比較器130に結合されるタイミング回路316も含む。比較器130の出力は、逐次近似レジスタ(SAR)128に結合される。逐次近似レジスタ128はまた、アナログデジタル変換器126の出力ノード204ならびにデジタルアナログ変換器132-1および132-2に結合される。
【００３４】
アナログデジタル変換器126の動作は、アナログ信号206をサンプリングすること、電荷共有ノード304-1および304-2においてアナログ信号206の平均サンプルを生成するために電荷を共有すること、ならびにデジタル信号208を生成するために平均サンプルを変換することを含む。これらの動作のタイミングは、図5および図7に示す入力クロック信号に従って実行される。入力クロック信号は、アナログデジタル変換器126の全体的なサンプリング周波数またはサンプリング周期を指定する。各サンプリング周期の終わりにおいて、アナログデジタル変換器126は、電荷共有ノード304-1および304-2における平均電圧をデジタルに表す。
【００３５】
アナログデジタル変換プロセスのタイミングは、タイミング回路316によって生成される、少なくとも2つのサンプリング位相信号308と、少なくとも1つの電荷共有位相信号310と、少なくとも1つの変換位相信号312とに基づく。サンプリング位相信号308は、アナログデジタル変換器126の全サンプリング周期内にアナログ信号206の複数のサンプルを、サンプルホールド回路134-1および134-2に収集させる。電荷共有位相信号310および変換位相信号312は、それぞれ、アナログデジタル変換器126の全サンプリング周期内に、1つの電荷共有動作および1つの変換動作を生じさせる。一般に、これらの動作は、差動経路の両方に適用される。しかしながら、明快のために、動作は、以下で、特定の差動経路を参照することなく説明されるが、説明は、差動経路の一方または両方に適用され得る。
【００３６】
サンプリング位相信号308に基づいて、サンプルホールド回路134は、フィルタサンプリングネットワーク302およびデジタルアナログ変換器132を使用して、アナログ信号206の少なくとも2つのサンプルを収集する。たとえば、第1のサンプリング位相信号308は、第1の時間においてアナログ信号206の第1のサンプルを、フィルタサンプリングネットワーク302に記憶させることができ、第2のサンプリング位相信号308は、第2の時間においてアナログ信号206の第2のサンプルを、デジタルアナログ変換器132に記憶させることができる。いくつかの実装形態では、サンプルホールド回路134は、図6に関して説明するように、複数のフィルタサンプリングネットワーク302を使用して、またはデジタルアナログ変換器132を使用して、アナログ信号206の3つ以上のサンプルを記憶することができる。サンプルが収集される持続時間の間に、電荷共有スイッチ306が開かれ、それによって、フィルタサンプリングネットワーク302が電荷共有ノード304から切断される。
【００３７】
サンプルが収集された後、電荷共有位相信号310は、電荷共有スイッチ306を閉じさせ、それによって、フィルタサンプリングネットワーク302がデジタルアナログ変換器132に接続される。電荷共有スイッチ306が閉じている間に、電荷は、電荷共有ノード304においてフィルタサンプリングネットワーク302とデジタルアナログ変換器132との間で共有される。電荷共有によって、アナログ信号206の平均サンプルが、平均電圧によって電荷共有ノード304において表される。この例では、平均サンプルは、第1のサンプルおよび第2のサンプルの平均を表す。上記で説明したように、平均サンプルは、加重平均基づくことができる。電荷共有は、間引きプロセスを実行し、それによって、サンプルホールド回路134によって収集された複数のサンプルが、単一のサンプル(たとえば、平均サンプル)に低減される。
【００３８】
電荷共有が発生した後、電荷共有スイッチ306が開き、変換位相信号312は、比較器130、逐次近似レジスタ128、およびデジタルアナログ変換器132に、電荷共有ノード304において供給される平均サンプルに基づいて二分探索を共同で実行させる。たとえば、比較器130は、電荷共有ノード304-1および304-2において供給される平均サンプルを比較する。比較に基づいて、逐次近似レジスタ128は、デジタルコード314-1および314-2(たとえば、N-1ビットのデジタル信号)を生成し、デジタルコードは、デジタルアナログ変換器132-1および132-2に、基準電圧のほんの一部だけ電荷共有ノード304-1および304-2におけるそれぞれの電圧を調整させる。各比較動作は、逐次近似レジスタ128が、平均サンプルをデジタルに近似する2進数のビットのうちの1つ(たとえば、最上位ビット、中央ビット、または最下位ビット)を決定することを可能にする。変換の完了時に、逐次近似レジスタ128は、デジタル信号208の1つのサンプルを表すNビットを出力ノード204に供給する。プロセスは、上記で説明したように継続して、デジタル信号208の複数のサンプルを生成することができる。
【００３９】
一般に、変換動作(たとえば、逐次近似レジスタ128と関係付けられた論理)は、電荷共有によって、比較的不変のままである。これは、変換が、依然として、アナログデジタル変換器126の全サンプリング周波数において発生するからである。電荷共有は、電荷共有ノード304に、サンプルホールド回路134によって収集された複数の個々のサンプルの代わりに、単一の平均サンプルを比較器130に供給させる。サンプルホールド回路134は、より高いサンプリングレートでアナログ信号206をサンプリングするが、サンプルホールド回路134は、受動素子を使用してサンプルを記憶する。したがって、アナログデジタル変換器126の電力消費は、比較的不変のままであり得る(たとえば、サンプルホールド回路134のサンプリングレートは、アナログデジタル変換器126の電力消費に著しい影響を及ぼさない)。結果として、これらの技法は、アナログデジタル変換器126が、より高い全サンプリング周波数において動作する従来のアナログデジタル変換器より少ない電力を使用してエイリアス除去を提供することを可能にする。
【００４０】
フィルタサンプリングネットワーク302の使用はまた、サンプルホールド回路134が、変換位相が発生する時間の一部分の間に少なくとも1つのサンプルを記憶することを可能にする。変換位相の間に、フィルタサンプリングネットワーク302は、電荷共有スイッチ306を介して電荷共有ノード304から切断される。したがって、フィルタサンプリングネットワーク302は、デジタルアナログ変換器132および電荷共有ノード304が二分探索を実行するために使用される間に、次のサンプルを記憶することができる。このようにして、説明する技法は、全サンプリング周期の効率的な使用を可能にし、アナログデジタル変換器126の全サンプリング周期を比較的不変に保ちながら、追加のサンプルが記憶されることを可能にする。
【００４１】
いくつかの実装形態では、フィルタサンプリングネットワーク302は、アナログデジタル変換器126内にすでに存在する補助キャパシタを使用して実装される。これらの補助キャパシタは、たとえば、電源電圧に基づいて二分探索のための基準電圧を生成する(たとえば、電源電圧をスケーリングする)ために使用され得る。既存のキャパシタを利用することで、アナログデジタル変換器126の面積およびコストを節約することができる。図3に示すサンプルホールド回路134の異なる部分が、図4-1および図4-2に関してさらに説明される。
【００４２】
図4-1は、電荷共有によるエイリアス除去のためのサンプルホールド回路134の一部分の例示的な実装形態を示す。図示の部分では、サンプルホールド回路134は、フィルタサンプリングネットワーク302-1または302-2、電荷共有ノード304-1または304-2、電荷共有スイッチ306-1または306-2、およびスイッチ412を含む。フィルタサンプリングネットワーク302は、少なくとも1つのキャパシタ402とスイッチアレイ404とを含む。キャパシタ402は、スイッチアレイ404に結合されたプレート406-1と、電荷共有スイッチ306に結合された別のプレート406-2とを含む。場合によっては、キャパシタ402は、フィルタ同調信号210を介して調整可能なキャパシタンスを有し得るプログラマブルキャパシタとして実装される。図示の構成では、スイッチアレイ404は、入力ノード202およびコモンモードノード410にそれぞれ結合された、第1のスイッチ408-1および第2のスイッチ408-2を含む。コモンモード電圧は、コモンモードノード410において供給される。第1のスイッチ408-1は、第1のサンプリング位相信号(φ1)308-1を介して制御され、第2のスイッチ408-2は、電荷共有位相(φc)信号310を介して制御される。スイッチ412は、キャパシタ402のプレート406-2とコモンモードノード410との間に結合される。スイッチ412の状態は、第1のサンプリング位相信号308-1によって制御される。
【００４３】
フィルタサンプリングネットワーク302は、スイッチ408-1を介して、キャパシタ402を入力ノード202に接続するかまたは入力ノード202から切断する。キャパシタ402を使用してアナログ信号206をサンプリングするために、キャパシタ402のプレート406-1は、スイッチ408-1を介して入力ノード202に接続され、キャパシタ402のプレート406-2は、スイッチ412を介してコモンモードノード410に接続される。サンプルをホールドするために、スイッチ408-1および412は、それぞれ、キャパシタ402を入力ノード202およびコモンモードノード410から切断する。電荷共有位相信号310が、電荷共有スイッチ306およびスイッチ408-2に、キャパシタ402を電荷共有ノード304およびコモンモードノード410にそれぞれ接続させるまで、サンプルは、キャパシタ402によってホールドされる。したがって、これは、キャパシタ402上の電荷がデジタルアナログ変換器132と共有されることをもたらし、これについて、図4-2に関してさらに説明する。
【００４４】
図4-2は、電荷共有によるエイリアス除去のためのサンプルホールド回路134の別の部分の例示的な実装形態を示す。図示の部分では、サンプルホールド回路134は、デジタルアナログ変換器132-1または132-2、電荷共有ノード304-1または304-2、電荷共有スイッチ306-1または306-2、およびスイッチ414を含む。デジタルアナログ変換器132は、キャパシタアレイ416と複数のスイッチアレイ418-1、418-2...418-Pとを含み、ここでPは正の整数を表す。キャパシタアレイ416は、複数のキャパシタ420-1、420-2...420-Pを含む。複数のキャパシタ420-1、420-2...420-Pの各々は、異なるスイッチアレイ418-1、418-2...418-Pに接続される。N-1ビットのデジタルアナログ変換器132を実装するために、デジタルアナログ変換器132は、キャパシタアレイ416内の2N-2個のキャパシタ420と2N-2個のスイッチアレイ418とを含む。各キャパシタ420は、それぞれのスイッチアレイ418に結合されたプレート406-1と、電荷共有ノード304に結合されたプレート406-2とを含む。
【００４５】
スイッチアレイ418は、キャパシタ420のプレート406-1と入力ノード202との間に結合された第1のスイッチ422-1を含む。第1のスイッチ422-1の状態は、第2のサンプリング位相信号(φ2)308-2によって制御される。第2のサンプリング位相信号308-2は、図4-1の第1のサンプリング位相信号308-1とは異なり、それによって、デジタルアナログ変換器132が、フィルタサンプリングネットワーク302と異なる時間にアナログ信号をサンプリングすることが可能になる。スイッチアレイ418はまた、第2のスイッチ422-2、第3のスイッチ422-3および第4のスイッチ422-4を含み、それらは、それぞれ、コモンモード(CM)ノード410、正の(+)基準ノード424、および負の(-)基準ノード426に結合される。第2のスイッチ422-2の状態は、電荷共有位相信号310によって制御される。異なる基準電圧が、正の基準ノード424および負の基準ノード426に供給され、それによって、図3の差動経路のいずれかに対する二分探索の間にキャパシタ420が使用されることが可能になる。第3のスイッチ422-3および第4のスイッチ422-4の状態は、逐次近似レジスタ128によって生成されるデジタルコード314によって制御される。スイッチ414は、キャパシタアレイ416内のキャパシタ420のプレート406-2とコモンモードノード410との間に結合される。スイッチ414の状態は、第2のサンプリング位相信号308-2によって制御される。
【００４６】
デジタルアナログ変換器132は、キャパシタアレイ416を入力ノード202に接続するかまたは入力ノード202から切断する。キャパシタアレイ416を使用してアナログ信号206をサンプリングするために、複数のスイッチアレイ418のそれぞれの第1のスイッチ422-1は、キャパシタアレイ416内の複数のキャパシタ420のそれぞれのプレート406-1を入力ノード202に接続する。加えて、スイッチ414は、複数のキャパシタ420のそれぞれのプレート406-2をコモンモード(CM)ノード410に接続する。サンプルをホールドするために、それぞれの第1のスイッチ422-1およびスイッチ414は、キャパシタアレイ416を、入力ノード202およびコモンモードノード410からそれぞれ切断する。電荷共有位相信号306およびそれぞれの第2のスイッチ422-2が、キャパシタアレイ416をフィルタサンプリングネットワーク302およびコモンモードノード410にそれぞれ接続するまで、サンプルは、キャパシタアレイ416によってホールドされる。
【００４７】
図4-1および図4-2では、プレート406-1および406-2は、それぞれ、下部プレートおよび上部プレートを指すことができ、それによって、下部プレートサンプリングが、キャパシタ402とキャパシタアレイ416のキャパシタ420との上で実行される。代替として、プレート406-1および406-2は、それぞれ、上部プレートおよび下部プレートを指すことができ、それによって、上部プレートサンプリングが、キャパシタ402とキャパシタアレイ416のキャパシタ420との上で実行される。図4-1および図4-2に示す例示的なサンプリング位相信号308および電荷共有位相信号310は、図5に関してさらに説明される。
【００４８】
図5は、電荷共有によるエイリアス除去のための例示的なタイミング信号のセットを示す。入力クロック信号502に従って、アナログデジタル変換器126のサンプリング、電荷共有、および変換の動作が、全サンプリング周期504内に発生する。全サンプリング周期504の間に、アナログ信号206の複数のサンプルが、前のサンプルが変換される間に、サンプルホールド回路134を介して記憶される。2つのアナログデジタル変換動作が、「1」または「2」の識別子を介して図5内で識別される。図5では、サンプリング位相信号308および電荷共有位相信号310の高い値が、それぞれ、サンプリングまたは電荷共有が実行されていること(たとえば、スイッチの閉状態)を示す。変換位相信号312の高い値が、二分探索が実行されていることを示す。
【００４９】
時間T1において、第2のアナログデジタル変換動作に対するサンプリングが始まる一方で、時間T1の前に記憶され共有されたサンプルのセットを使用して、二分探索が、第1のアナログデジタル変換動作に対して実行される。第1のサンプリング位相信号308-1は、アナログ信号206の第1の電圧がキャパシタ402を使用してサンプリングされることをもたらす。この電圧は、アナログ信号206の第1のサンプルを表す。
【００５０】
時間T2において、第2のサンプリング位相信号308-2は、デジタルアナログ変換器132に、キャパシタアレイ416を入力ノード202に接続させる。結果として、アナログ信号206の第2の電圧は、キャパシタアレイ416を使用してサンプリングされる。この電圧は、アナログ信号206の第2のサンプルを表す。
【００５１】
時間T3において、電荷共有位相信号310は、電荷共有スイッチ306に、フィルタサンプリングネットワーク302のキャパシタ402を電荷共有ノード304においてデジタルアナログ変換器132のキャパシタアレイ416に接続させる。このようにして、キャパシタ402およびキャパシタアレイ416の上の電荷は共有され、それによって、電荷共有ノード304における電圧が、アナログ信号206の平均サンプル(たとえば、第1のサンプルおよび第2のサンプルの平均)を表すようになる。
【００５２】
時間T4において、変換位相信号312は、アナログデジタル変換器126に、電荷共有ノード304における平均電圧を近似する二分探索を実行させる。二分探索は、単一のサンプル(たとえば、第1のサンプルまたは第2のサンプル)の代わりに平均サンプルを使用して実行されるので、図9に関してさらに説明するように、より高い周波数のジャマーが減衰される。
【００５３】
いくつかの実装形態では、サンプルホールド回路134は、複数のフィルタサンプリングネットワーク302を含むことができるか、またはデジタルアナログ変換器132は、複数のキャパシタアレイ416を含むことができる。これらの追加の構成要素は、図6および図7に関してさらに詳細に説明するように、アナログ信号206の追加のサンプルが収集されて平均化されることを可能にする。
【００５４】
図6は、電荷共有によるエイリアス除去のためのサンプルホールド回路134の別の例示的な実装形態を示す。図示の構成では、サンプルホールド回路134は、デジタルアナログ変換器132-1および132-2内に、2つのフィルタサンプリングネットワーク302-1および302-3と2つのキャパシタアレイ416-1および416-2とを含む。場合によっては、キャパシタアレイ416-1または416-2のうちの1つは、変換位相の間に差動オフセットキャンセルを提供することができる。たとえば、キャパシタアレイ416-2は、2つの電荷共有ノード304-1と304-2との間の知られているオフセットを考慮するために、電荷共有ノード304-1および304-2のいずれかにおける電圧を、所定の量だけオフセットすることができる。
【００５５】
3つ以上のサンプルが収集されることを可能にするために、4つのサンプリング位相信号308-1、308-2、308-3および308-4は、それぞれ、フィルタサンプリングネットワーク302-1、フィルタサンプリングネットワーク302-3、キャパシタアレイ416-1およびキャパシタアレイ416-2に、異なる時間においてアナログ信号206をサンプリングさせる。この場合には、図7に示すように、アナログデジタル変換器の全サンプリング周期504の間に、4つのサンプルが収集されて平均化される。
【００５６】
図7は、電荷共有によるエイリアス除去のための例示的なタイミング信号の別のセットを示す。図5と同様に、サンプリング位相信号308-1、308-2、308-3および308-4は、異なる時間にアナログ信号206の4つのサンプルを収集する。その後、電荷共有位相信号310は、これらのサンプルが電荷共有ノード304において平均化されることをもたらす。図7に示すように、フィルタサンプリングネットワーク302-1および302-3に対応するサンプリング位相信号308-1および308-2は、アナログデジタル変換器126が前に収集された平均サンプルを変換する間に発生することができる。
【００５７】
図7に示すサンプリング時間はまた、全サンプリング周期504が異なるサンプリング時間にわたって均一にまたは不均一に広げられるように、変えることができる。言い換えれば、サンプリング時間は、全サンプリング周期504にわたって一定の間隔で(たとえば、半周期間隔でまたは1/4周期間隔で)、または一定でない間隔(たとえば、周期の半分において1つのサンプル、周期の1/3において別のサンプル、または周期の1/16において追加のサンプル)で発生することができる。これは、(図2の)アナログデジタル変換器126の応答214を同調することにおいて、追加の自由度を提供する。これらのサンプリング位相信号308の量およびタイミングはまた、フィルタ同調信号210を介して動的に調整され得る。たとえば、フィルタ同調信号210は、異なるジャマーを減衰させるために異なる数のフィルタサンプリングネットワークをアクティブにさせることができる。図8および図9に関してさらに説明するように、電荷共有によって、エイリアス除去が、通信信号(たとえば、より低い周波数の信号)に著しい影響を及ぼすことなく達成され得る。
【００５８】
図8は、電荷共有によるエイリアス除去に対する例示的な通信信号804を示す。グラフ802は、全サンプリング周期504にわたる通信信号804の振幅を示す。この例では、通信信号804は、ダウンリンク信号などの低周波数信号を含む。通信信号804は、アナログデジタル変換器126の全サンプリング周波数よりかなり低い周波数を有する。この場合には、サンプルホールド回路134は、4つのサンプル806-1、806-2、806-3および806-4を記憶するように構成され、その例示的な実装形態が、図6に示される。4つのサンプルは、それぞれ、時間T1、T2、T3およびT4において収集される。通信信号804は、サンプルホールド回路134の効果的なサンプリングレートと比較して、比較的低い周波数を有するので、通信信号804の振幅は、複数のサンプル806にわたって比較的一定のままである。したがって、電荷共有から生成される平均サンプルは、個々のサンプル806の各々に比較的近い。このようにして、通信信号804のサンプリングは、概して、影響を受けない。
【００５９】
図9は、電荷共有によるエイリアス除去に対する例示的なジャマー904-1〜904-4を示す。グラフ902は、全サンプリング周期504にわたるジャマー904-1〜904-4の振幅を示す。この例では、ジャマー904-1〜904-4は、アナログデジタル変換器126の全サンプリング周波数以上の周波数を有する高周波数信号である。この場合には、ジャマー904-1〜904-4は、それぞれ、全サンプリング周波数に等しい、全サンプリング周波数の2倍の、全サンプリング周波数の3倍の、および全サンプリング周波数の5倍の周波数を有する。
【００６０】
サンプルホールド回路134は、それぞれの時間T1、T2、T3およびT4において4つのサンプル806-1、806-2、806-3および806-4を収集するようにセットアップされる。これらのサンプル806が電荷共有動作の間に共有されるとき、サンプル806は、互いに効果的にキャンセルする。たとえば、ジャマー904-1のサンプル806-1および806-3は、等しくかつ互いに反対側にあり、それによって、ジャマー904-1を除去することが可能になる。別の例として、サンプル806-2および806-4は、公称振幅906において発生し、それはDCトーンとして現れる。これらの概念は、他のジャマー904-2〜904-4に適用され得る。
【００６１】
通信信号804およびジャマー904は、図8および図9に個別の信号として示されているが、アナログ信号206は、これらの信号の一方または両方を含むことができる。したがって、電荷共有によるエイリアス除去のための技法は、アナログデジタル変換器126が、通信信号804に著しい影響を及ぼすことなく、ジャマー904をフィルタ処理する(たとえば、減衰させる)ことを可能にする。
【００６２】
図10は、電荷共有によるエイリアス除去のための例示的なプロセス1000を示すフロー図である。プロセス1000は、実行され得る動作を指定するブロック1002〜1008のセットの形態で説明される。しかしながら、動作は、必ずしも図10に示すかまたは本明細書で説明する順序に限定されるとは限らない。なぜなら、動作は、代替の順序で、または完全にもしくは部分的に重複して実施されてもよいからである。示されるプロセス1000のブロックによって表される動作は、(たとえば、図1または図2の)アナログデジタル変換器126または(たとえば、図1、図3、図4または図6の)サンプルホールド回路134によって実行され得る。より具体的には、プロセス1000の動作は、図3、図4-1、図4-2または図6に示すように、フィルタサンプリングネットワーク302、デジタルアナログ変換器のキャパシタアレイ614、および電荷共有スイッチ306によって実行され得る。
【００６３】
ブロック1002において、キャパシタは、入力ノードにおいてアナログ信号の第1のサンプルを収集するために入力ノードに接続される。たとえば、フィルタサンプリングネットワーク302-1または302-2のキャパシタ402は、図4-1に示すように、スイッチ408-1を介して入力ノード202-1または202-2に接続される。この接続のタイミングは、フィルタサンプリングネットワーク302に、アナログ信号206の第1のサンプルを収集させる第1のサンプリング位相信号308-1に基づく。
【００６４】
ブロック1004において、デジタルアナログ変換器のキャパシタアレイは、アナログ信号の第2のサンプルを収集するために、入力ノードに接続される。たとえば、デジタルアナログ変換器132-1または132-2のキャパシタアレイ416は、図4-2に示すように、入力ノード202に接続される。この接続のタイミングは、デジタルアナログ変換器132に、アナログ信号206の第2のサンプルを収集させる第2のサンプリング位相信号308-2に基づく。
【００６５】
ブロック1006において、キャパシタは、電荷共有ノードにおいて平均電圧を生成するために、電荷共有ノードにおいてデジタルアナログ変換器に接続される。平均電圧は、第1のサンプルおよび第2のサンプルの平均を表す。たとえば、図3の電荷共有スイッチ306-1または306-2は、電荷共有ノード304-1または304-2において、フィルタサンプリングネットワーク302をデジタルアナログ変換器132-1または132-2に接続する。この接続のタイミングは、キャパシタ402およびキャパシタアレイ416の上の電荷が共有されることをもたらす電荷共有位相信号310に基づく。電荷共有によって、電荷共有ノード304における平均電圧は、第1のサンプルおよび第2のサンプルの平均を表す。場合によっては、平均電圧は、加重平均を表す。
【００６６】
ブロック1008において、平均電圧のデジタル表現が生成される。たとえば、デジタル信号208のデジタルサンプルを表すNビットの2進数が、逐次近似レジスタ128を介して生成され得る。特に、比較器130、逐次近似レジスタ128、およびデジタルアナログ変換器132は、平均サンプルをデジタルに近似するために二分探索を共同で実行することができる。二分探索のタイミングは、変換位相信号312に基づいて実行される。
【００６７】
コンテキストが別段に規定しない限り、本明細書における単語「または」の使用は、「包含的または」の使用、または単語「または」によって関連付けられる1つまたは複数の項目の包含もしくは適用を容認する用語と見なされてもよい(たとえば、句「AまたはB」は、「A」だけを容認する、「B」だけを容認する、または「A」と「B」の両方を容認するものとして解釈されてもよい)。さらに、添付の図面に示す項目および本明細書で説明する用語は、1つまたは複数の項目または用語を示し得、したがって、参照は、本明細書における項目および用語の単一のまたは複数の形態に対して互換的に行われてもよい。最後に、主題は、構造的特徴または方法論的動作に固有の言語で記述されているが、添付の特許請求の範囲において定義される主題は、必ずしも特徴が配置される機構または動作が実行される順序に限定されるとは限らないことを含めて、必ずしも上記で説明した特定の特徴または動作に限定されるとは限らないことを理解されたい。
【符号の説明】
【００６８】
100  環境
102  コンピューティングデバイス
104  基地局
106  ワイヤレス通信リンク
108  プロセッサ
110  コンピュータ可読記憶媒体(CRM)
112  命令
114  データ
116  入力/出力ポート(I/Oポート)
118  ディスプレイ
120  ワイヤレストランシーバ
122  モデム
124  アナログフィルタ
126  アナログデジタル変換器
128  逐次近似レジスタ(SAR)
130  比較器
132  デジタルアナログ変換器(DAC)
132-1  デジタルアナログ変換器(DAC)
132-2  デジタルアナログ変換器(DAC)
134  サンプルホールド回路(S/H)
134-1  サンプルホールド回路
134-2  サンプルホールド回路
136  アンテナ
202  入力ノード
202-1  入力ノード
202-2  入力ノード
204  出力ノード
206  アナログ信号
206-1  アナログ信号
206-2  アナログ信号
208  デジタル信号
210  フィルタ同調信号
212  応答
214  応答
216  ノッチ
218  組み合わされた応答
302  フィルタサンプリングネットワーク
302-1  フィルタサンプリングネットワーク
302-2  フィルタサンプリングネットワーク
302-3  フィルタサンプリングネットワーク
304-1  電荷共有ノード
304-2  電荷共有ノード
306-1  電荷共有スイッチ
306-2  電荷共有スイッチ
308  サンプリング位相信号
308-1  第1のサンプリング位相信号
308-2  第2のサンプリング位相信号
308-3  サンプリング位相信号
308-4  サンプリング位相信号
310  電荷共有位相信号
312  変換位相信号
314  デジタルコード
314-1  デジタルコード
314-2  デジタルコード
316  タイミング回路
402  キャパシタ
404  スイッチアレイ
406-1  プレート
406-2  プレート
408-1  第1のスイッチ
408-2  第2のスイッチ
410  コモンモードノード
412  スイッチ
414  スイッチ
416  キャパシタアレイ
416-1  キャパシタアレイ
416-2  キャパシタアレイ
418  スイッチアレイ
418-1  スイッチアレイ
418-2  スイッチアレイ
418-P  スイッチアレイ
420-1  キャパシタ
420-2  キャパシタ
420-P  キャパシタ
422-1  第1のスイッチ
422-2  第2のスイッチ
422-3  第3のスイッチ
422-4  第4のスイッチ
424  正の(+)基準ノード
426  負の(-)基準ノード
502  入力クロック信号
504  全サンプリング周期
802  グラフ
804  通信信号
806-1  サンプル
806-2  サンプル
806-3  サンプル
806-4  サンプル
902  グラフ
904-1  ジャマー
904-2  ジャマー
904-3  ジャマー
904-4  ジャマー
906  公称振幅
1000  プロセス
【図１】
2021507598.tif 000003
【図２】
2021507598.tif 000004
【図３】
2021507598.tif 000005
【図４−１】
2021507598.tif 000006
【図４−２】
2021507598.tif 000007
【図５】
2021507598.tif 000008
【図６】
2021507598.tif 000009
【図７】
2021507598.tif 000010
【図８】
2021507598.tif 000011
【図９】
2021507598.tif 000012
【図１０】
2021507598.tif 000013
【国際調査報告】
2021507598.tif 000014
2021507598.tif 000015
2021507598.tif 000016