(57)【要約】  本発明は、光電検出器及びその製造方法、イメージセンサを提供し、光電検出器は、複数の画素回路及び共通電極接続部材が形成され、正面に複数の第１配線板が形成され、第１配線板がこれに対応する画素回路に電気的接続される第１基板と、複数の画素ユニットと、各画素ユニットを互いに仕切る仕切り壁であって導電体及び導電体と画素ユニットとの間に位置する側壁を含む仕切り壁とが形成され、正面に複数の第２配線板が形成され、第２配線板がこれに対応する画素ユニットの第１端極に電気的に接続され、裏面に透明電極層が形成され、それぞれの画素ユニットの第２端極が透明電極層に電気的に接続される第２基板と、を備え、第２配線板は、これに対応する第１配線板対応に接合されて電気的接続され、透明電極層は、導電体を介して共通電極接続部材に電気的接続される。それにより、画素ユニットのサイズを大幅に減少させることができる。【選択図】図３
2021512507.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素回路及び共通電極接続部材が形成され、正面に複数の第１配線板が形成され、前記第１配線板がこれに対応する前記画素回路に電気的に接続される第１基板と、
複数の画素ユニットと、各前記画素ユニットを互いに仕切る仕切り壁であって導電体及び前記導電体と前記画素ユニットとの間に位置する側壁を含む仕切り壁とが形成され、正面に複数の第２配線板が形成され、前記第２配線板がこれに対応する前記画素ユニットの第１端極に電気的に接続され、裏面に透明電極層が形成され、それぞれの前記画素ユニットの第２端極が前記透明電極層に電気的に接続される第２基板と、を備え、
前記第２配線板は、これに対応する前記第１配線板に接合されて電気的に接続され、前記透明電極層は、前記導電体を介して前記共通電極接続部材に電気的に接続される、ことを特徴とする光電検出器。
【請求項２】
前記第１配線板は、第１導電層、又は、第１誘電体層及び前記第１誘電体層内に位置する第１導電性パッドを含む、ことを特徴とする請求項１に記載の光電検出器。
【請求項３】
前記第１導電層は、導電性接着剤、導電性テープ及び金属層のうちの少なくとも１種を含む、ことを特徴とする請求項２に記載の光電検出器。
【請求項４】
前記第２配線板は、第２導電層、又は、第２誘電体層及び前記第２誘電体層内に位置する第２導電性パッドを含む、ことを特徴とする請求項１に記載の光電検出器。
【請求項５】
前記第２導電層は導電性接着剤、導電性テープ及び金属層のうちの少なくとも１種を含む、ことを特徴とする請求項４に記載の光電検出器。
【請求項６】
前記第１配線板及び前記第２配線板の少なくとも１種の材質は、金、銀、白金、銅、アルミニウム、ニッケル、コバルトもしくこれらのいずれかの合金、又は、導電性コロイドから選ばれる、ことを特徴とする請求項１に記載の光電検出器。
【請求項７】
前記第２配線板は、これに対応する前記第１配線板に密着して接続される、ことを特徴とする請求項１に記載の光電検出器。
【請求項８】
前記第２配線板は、これに対応する前記画素ユニットの第１端極に直接接続される、ことを特徴とする請求項１に記載の光電検出器。
【請求項９】
前記第２基板の裏面に近接する前記導電体の端面が、前記第２基板の裏面よりも低い、ことを特徴とする請求項１に記載の光電検出器。
【請求項１０】
前記仕切り壁の横断面の線幅は、０．１μｍ〜５μｍである、ことを特徴とする請求項１に記載の光電検出器。
【請求項１１】
前記側壁は、単層側壁、又は多層側壁である、ことを特徴とする請求項１に記載の光電検出器。
【請求項１２】
前記多層側壁は、第１側壁及び第２側壁を含み、
前記第１側壁は、前記画素ユニットの側壁を覆い、且つ前記第２配線板の側壁を覆うように延在し、
前記第２側壁は、前記第１側壁を覆い、且つ前記第１配線板の側壁を覆うように延在する、ことを特徴とする請求項１１に記載の光電検出器。
【請求項１３】
前記側壁の材質は、半導体酸化物及び半導体窒化物から選ばれる少なくとも１種であり、
前記導電体の材質は、アルミニウム、銅、タングステン、チタン、コバルト、ニッケル、銀、金、白金、及びこれらのいずれかの合金から選ばれる少なくとも１種である、ことを特徴とする請求項１に記載の光電検出器。
【請求項１４】
前記第２基板の材質は、シリコン半導体、ゲルマニウム半導体、テルル化カドミウム水銀、テルル化カドミウム亜鉛、テルル化インジウム、ヒ化ガリウム、リン化インジウム、アルミニウムガリウムヒ素及びガリウムヒ素から選ばれる少なくとも１種又は半導体合金である、ことを特徴とする請求項１に記載の光電検出器。
【請求項１５】
前記画素ユニットは、画素基板と、前記画素基板に形成されたＰＮ接合検出部材と、を備える、ことを特徴とする請求項１に記載の光電検出器。
【請求項１６】
前記透明電極層を覆う反射防止層をさらに備える、ことを特徴とする請求項１に記載の光電検出器。
【請求項１７】
複数の画素回路及び共通電極接続部材が形成され、正面に第１配線板材料層が形成され、各前記画素回路が前記第１配線板材料層に電気的に接続される第１基板を提供するステップと、
画素層が形成され、正面に第２配線板材料層が形成され、前記画素層が前記第２配線板材料層に電気的に接続される第２基板を提供するステップと、
前記第２配線板材料層と前記第１配線板材料層を接合して接続するステップと、
前記第２基板、前記第２配線板材料層及び前記第１配線板材料層をエッチングしてビアホールを形成し、導電体及び前記導電体と前記画素ユニットの間に位置する側壁を含む仕切り壁を、前記ビアホール内に形成し、前記ビアホールにより前記画素層、前記第２配線板材料層及び前記第１配線板材料層を分割して複数の画素ユニット、複数の第２配線板及び複数の第１配線板を形成するステップと、
前記画素ユニット及び前記仕切り壁を覆う透明電極層を前記第２基板の裏面に形成するステップと、を含む、ことを特徴とする光電検出器の製造方法。
【請求項１８】
前記第２基板、前記第２配線板材料層及び前記第１配線板材料層をエッチングして前記ビアホールを形成し、前記ビアホール内に前記仕切り壁を形成するステップは、
前記第２基板、前記第２配線板材料層及び前記第１配線板材料層を前記第１基板の正面までエッチングしてビアホールを形成するステップと、
前記画素ユニット、前記第２配線板及び前記第１配線板の側壁を覆う側壁を前記ビアホール内に形成するステップと、
前記ビアホール内に導電体を充填するステップと、を含む、ことを特徴とする請求項１７に記載の光電検出器の製造方法。
【請求項１９】
前記第２基板、前記第２配線板材料層及び前記第１配線板材料層をエッチングして前記ビアホールを形成し、前記ビアホール内に前記仕切り壁を形成するステップは、
前記第２基板及び前記第２配線板材料層を前記第１配線板材料層の表面までエッチングしてビアホールを形成し、前記ビアホールにより前記画素層及び前記第２配線板材料層を分割して複数の画素ユニットと複数の第２配線板を形成するステップと、
前記画素ユニット及び前記第２配線板の側壁を覆う第１側壁を前記ビアホール内に形成するステップと、
前記ビアホール内において露出した前記第１配線板材料層を前記第１基板の正面までエッチングして前記ビアホールの深さを増大し、前記ビアホールによりさらに前記第１配線板材料層を分割して複数の第１配線板を形成するステップと、
前記第１側壁及び前記第１配線板の側壁を覆う第２側壁を前記ビアホール内に形成するステップと、
前記ビアホール内に導電体を充填するステップと、を含む、ことを特徴とする請求項１７に記載の光電検出器の製造方法。
【請求項２０】
前記第２基板、前記第２配線板材料層及び前記第１配線板材料層をエッチングして前記ビアホールを形成し、前記ビアホール内に前記仕切り壁を形成するステップは、前記ビアホール内に導電体を充填した後、
前記導電体を、前記第２基板の裏面に近接する端面が前記第２基板の裏面よりも低くなるようにエッチングバックするステップをさらに含む、ことを特徴とする請求項１８又は１９に記載の光電検出器の製造方法。
【請求項２１】
電気めっきプロセス又は堆積プロセスで前記ビアホール内に導電体を充填する、ことを特徴とする請求項１８又は１９に記載の光電検出器の製造方法。
【請求項２２】
前記第１配線板材料層は、第１導電層、又は、第１誘電体層及び前記第１誘電体層内に位置する複数の第１導電性パッドを含み、
前記第１導電性パッドがこれに対応する前記画素回路に電気的に接続され、
前記第２配線板材料層は、第２導電層、又は、第２誘電体層及び前記第２誘電体層内に位置する複数の第２導電性パッドを含む、ことを特徴とする請求項１７に記載の光電検出器の製造方法。
【請求項２３】
前記第１配線板材料層は、前記第１基板の全面、又は前記第１基板の接合エリアの正面だけを覆う、ことを特徴とする請求項２２に記載の光電検出器の製造方法。
【請求項２４】
前記第２配線板材料層と前記第１配線板材料層は、金属接着工程、混合接着工程、又は導電性接着プロセスにより接合して接続される、ことを特徴とする請求項１７に記載の光電検出器の製造方法。
【請求項２５】
前記透明電極層上に反射防止層を形成するステップをさらに含む、ことを特徴とする請求項１７に記載の光電検出器の製造方法。
【請求項２６】
イメージセンサであって、
複数の画素回路及び共通電極接続部材が形成され、正面に複数の第１配線板が形成され、前記第１配線板がこれに対応する前記画素回路に電気的に接続される第１基板と、
複数の画素ユニットと、各前記画素ユニットを互いに仕切る仕切り壁であって導電体及び前記導電体と前記画素ユニットとの間に位置する側壁を含む仕切り壁とが形成され、正面に複数の第２配線板が形成され、前記第２配線板がこれに対応する前記画素ユニットの第１端極に電気的に接続され、裏面に透明電極層が形成され、それぞれの前記画素ユニットの第２端極が前記透明電極層に電気的に接続される第２基板と、を備え、
前記第２配線板は、これに対応する前記第１配線板に接合されて電気的に接続され、前記透明電極層は、前記導電体を介して前記共通電極接続部材に電気的に接続される、ことを特徴とするイメージセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造の技術分野に関し、特に、光電検出器及びその製造方法、イメージセンサに関する。
【背景技術】
【０００２】
光電子効果に基づく光電検出・画像形成デバイスは、受けた外部放射線によって、照射対象となる半導体光電材料に光電子信号を生成させ、信号増幅及び処理を通じて検出信号又は画像を取得するものである。この光電検出・画像形成デバイスは、産業、自動車や国民経済のさまざまな分野で広く使用されている。近赤外線帯域では、この光電検出・画像形成デバイスは主に放射線の測定及び検出、産業用自動制御、測光などに使用され、赤外線帯域（８５０ｎｍから１２μｍの波長）では、主に赤外線画像形成、赤外線リモートセンシング、赤外線ガイドなどの分野に使用される。
【０００３】
図１を参照すると、従来技術による赤外線光電検出・画像形成デバイスの断面模式図である。図１に示すように、従来技術の光電検出・画像形成デバイス１００は、主に、通常シリコンベースのＣＭＯＳから構成される画素回路１１１を有する第１基板１１０と、化合物半導体ベースの光電感知画素ユニット１２１を有する第２基板１２０と、を備え、前記第１基板１１０と前記第２基板１２０は、マイクロはんだ接合部１３０（前記画素回路に接続された第１マイクロはんだ接合部１３１と前記画素ユニット１２１に接続された第２マイクロはんだ接合部１３２を含む）を介して溶接されることで、前記画素回路１１１と前記画素ユニット１２１を電気的に接続し、それにより、異種半導体マイクロシステムを集積させた光電検出・画像形成デバイスシステムを形成する。
【０００４】
このように形成された光電検出・画像形成デバイス１００は、マイクロはんだ接合部１３０の溶接プロセスの技術的ボトルネックの影響を受け、画素ユニット１２１のサイズが非常に大きい。また、各画素ユニット１２１上のマイクロはんだ接合部１３０の違いは、画素ユニット１２１の接触やオン抵抗に反映されるため、画素ユニット１２１の間の取得した信号の差異やそれによる固定パターンノイズ（Ｆｉｘｅｄ  ｐａｔｔｅｒｎ  ｎｏｉｓｅ）を引き起こしやすい。また、画素ユニットのサイズが縮小されると、化合物半導体に基づく光電感知画素ユニット１２１によって生成される感知光電子ドリフトによって、画素ユニット間のソース信号干渉がますます深刻になる。
【０００５】
現在の主流の光電検出・画像形成デバイスのＳＰＷａＰ３規格によると、Ｓすなわちｓｉｚｅは非常に重要な指標であり、如何に光電検出・画像形成デバイスのサイズを小さくするかは、従来から当業者にとって難問である。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、従来技術での光電検出・画像形成デバイスがマイクロはんだ接合部の溶接プロセスの技術的ボトルネックの影響を受け、画素ユニットのサイズが減少しにくいという課題を解決するように、光電検出器及びその製造方法、イメージセンサを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記技術的課題を解決するために、本発明は、
複数の画素回路及び共通電極接続部材が形成され、正面に複数の第１配線板が形成され、前記第１配線板が対応する前記画素回路に電気的接続される第１基板と、
複数の画素ユニットと、各前記画素ユニットを互いに仕切る仕切り壁であって導電体及び前記導電体と前記画素ユニットとの間に位置する側壁を含む仕切り壁とが形成され、正面に複数の第２配線板が形成され、前記第２配線板がこれに対応する前記画素ユニットの第１端極に電気的に接続され、裏面に透明電極層が形成され、それぞれの前記画素ユニットの第２端極が前記透明電極層に電気的に接続される第２基板と、を備え、
前記第２配線板は、これに対応する前記第１配線板接合に接合されて電気的接続され、前記透明電極層は、前記導電体を介して前記共通電極接続部材に電気的接続される光電検出器を提供する。
【０００８】
好ましくは、前記光電検出器では、前記第１配線板は、第１導電層、又は、第１誘電体層及び前記第１誘電体層に位置する第１導電性溶接パッドを含む。
【０００９】
好ましくは、前記光電検出器では、前記第１導電層は、導電性接着剤、導電性テープ及び金属層のうちの少なくとも１つを含む。
【００１０】
好ましくは、前記光電検出器では、前記第２配線板は、第２導電層、又は、第２誘電体層及び前記第２誘電体層に位置する第２導電性溶接パッドを含む。
【００１１】
好ましくは、前記光電検出器では、前記第２導電層は、導電性接着剤、導電性テープ及び金属層のうちの少なくとも１つを含む。
【００１２】
好ましくは、前記光電検出器では、前記第１配線板及び前記第２配線板の少なくとも１つの材質は、金、銀、白金、銅、アルミニウム、ニッケル、コバルトもしくこれらのいずれかの合金、又は、導電性コロイドから選ばれる。
【００１３】
好ましくは、前記光電検出器では、前記第２配線板は、これに対応する前記第１配線板に密着して接続される。
【００１４】
好ましくは、前記光電検出器では、前記第２配線板は、これに対応する前記画素ユニットの第１端極に直接接続される。
【００１５】
好ましくは、前記光電検出器では、前記第２基板の裏面に近接する前記導電体の端面が、前記第２基板の裏面よりも低い。
【００１６】
好ましくは、前記光電検出器では、前記仕切り壁の横断面の線幅は、０．１μｍ〜５μｍである。
【００１７】
好ましくは、前記光電検出器では、前記側壁は、単層側壁、又は多層側壁である。
【００１８】
好ましくは、前記光電検出器では、前記多層側壁は、第１側壁及び第２側壁を含み、前記第１側壁は、前記画素ユニットの側壁を覆い、且つ前記第２配線板の側壁を覆うように延在し、前記第２側壁は、前記第１側壁を覆い、且つ前記第１配線板の側壁を覆うように延在する。
【００１９】
好ましくは、前記光電検出器では、前記側壁の材質は、半導体酸化物及び半導体窒素化物から選ばれる少なくとも１種であり、前記導電体の材質は、アルミニウム、銅、タングステン、チタン、コバルト、ニッケル、銀、金、白金、及びこれらのいずれかの合金から選ばれる少なくとも１種である。
【００２０】
好ましくは、前記光電検出器では、前記第２基板の材質は、シリコン半導体、ゲルマニウム半導体、テルル化カドミウム水銀、テルル化カドミウム亜鉛、テルル化インジウム、ヒ化ガリウム、リン化インジウム、アルミニウムガリウムヒ素及びガリウムヒ素から選ばれる少なくとも１種又は半導体合金である。
【００２１】
好ましくは、前記光電検出器では、前記画素ユニットは、画素基板と、前記画素基板に形成されたＰＮ接合検出部材と、を備える。
【００２２】
好ましくは、前記光電検出器では、前記光電検出器は、前記透明電極層を覆う反射防止層を、さらに含む。
【００２３】
本発明は、
複数の画素回路及び共通電極接続部材が形成され、正面に第１配線板材料層が形成され、各前記画素回路が前記第１配線板材料層に電気的に接続される第１基板を提供するステップと、
画素層が形成され、正面に第２配線板材料層が形成され、前記画素層が前記第２配線板材料層に電気的に接続される第２基板を提供するステップと、
前記第２配線板材料層と前記第１配線板材料層を接合して接続するステップと、
前記第２基板、前記第２配線板材料層及び前記第１配線板材料層をエッチングしてビアホールを形成し、導電体及び前記導電体と前記画素ユニットの間に位置する側壁を含む仕切り壁を、前記ビアホール内に形成し、前記ビアホールにより前記画素層、前記第２配線板材料層及び前記第１配線板材料層を分割して複数の画素ユニット、複数の第２配線板及び複数の第１配線板を形成するステップと、
前記画素ユニット及び前記仕切り壁を覆う透明電極層を前記第２基板の裏面に形成するステップと、を含む光電検出器の製造方法をさらに提供する。
【００２４】
好ましくは、前記光電検出器の製造方法では、前記第２基板、前記第２配線板材料層及び前記第１配線板材料層をエッチングして前記ビアホールを形成し、前記仕切り壁を前記ビアホール内に形成するステップは、
前記第２基板、前記第２配線板材料層及び前記第１配線板材料層を前記第１基板の正面までエッチングしてビアホールを形成するステップと、
前記画素ユニット、前記第２配線板及び前記第１配線板の側壁を覆う側壁を前記ビアホール内に形成するステップと、
前記ビアホール内に導電体を充填するステップと、を含む。
【００２５】
好ましくは、前記光電検出器の製造方法では、前記第２基板、前記第２配線板材料層及び前記第１配線板材料層をエッチングして前記ビアホールを形成し、前記仕切り壁を前記ビアホール内に形成するステップは、
前記第２基板及び前記第２配線板材料層を前記第１配線板材料層の表面までエッチングしてビアホールを形成し、前記ビアホールにより前記画素層及び前記第２配線板材料層を分割して複数の画素ユニットと複数の第２配線板を形成するステップと、
前記画素ユニット及び前記第２配線板の側壁を覆う第１側壁を前記ビアホール内に形成するステップと、
前記ビアホール内において露出した前記第１配線板材料層を前記第１基板の正面までエッチングして前記ビアホールの深さを増大し、前記ビアホールによりさらに前記第１配線板材料層を分割して複数の第１配線板を形成するステップと、
前記第１側壁及び前記第１配線板の側壁を覆う第２側壁を前記ビアホール内に形成するステップと、
前記ビアホール内に導電体を充填するステップと、を含む。
【００２６】
好ましくは、前記光電検出器の製造方法では、前記ビアホール内に導電体を充填した後、前記第２基板、前記第２配線板材料層及び前記第１配線板材料層をエッチングして前記ビアホールを形成し、前記仕切り壁を前記ビアホール内に形成するステップは、
前記導電体を、前記第２基板の裏面に近接する端面が前記第２基板の裏面よりも低くなるようにエッチングバックするステップをさらに含む。
【００２７】
好ましくは、前記光電検出器の製造方法では、電気めっきプロセス又は堆積プロセスで前記ビアホール内に導電体を充填する。
【００２８】
好ましくは、前記光電検出器の製造方法では、前記第１配線板材料層は、第１導電層、又は第１誘電体層及び前記第１誘電体層内に位置する複数の第１導電性溶接パッドを含み、前記第１導電性溶接パッドがこれに対応する前記画素回路に電気的接続され、前記第２配線板材料層は、第２導電層、又は第２誘電体層及び前記第２誘電体層内に位置する複数の第２導電性溶接パッドを含む。
【００２９】
好ましくは、前記光電検出器の製造方法では、前記第１配線板材料層は、前記第１基板の全面、又は前記第１基板の接合エリアの正面だけを覆う。
【００３０】
好ましくは、前記光電検出器の製造方法では、前記第２配線板材料層と前記第１配線板材料層は、金属接着工程、混合接着工程又は導電性接着プロセスにより接合して接続される。
【００３１】
好ましくは、前記光電検出器の製造方法では、前記光電検出器の製造方法は、
前記透明電極層上に反射防止層を形成するステップをさらに含む。
【００３２】
本発明は、
複数の画素回路及び共通電極接続部材が形成され、正面に複数の第１配線板が形成され、前記第１配線板がこれに対応する前記画素回路に電気的接続される第１基板と、
複数の画素ユニットと、各前記画素ユニットを互いに仕切る仕切り壁であって導電体及び前記導電体と前記画素ユニットとの間に位置する側壁を含む仕切り壁とが形成され、正面に複数の第２配線板が形成され、前記第２配線板がこれに対応する前記画素ユニットの第１端極に電気的に接続され、裏面に透明電極層が形成され、それぞれの前記画素ユニットの第２端極が前記透明電極層に電気的に接続される第２基板と、を備え、
前記第２配線板は、これに対応する前記第１配線板に接合されて電気的接続され、前記透明電極層は、前記導電体を介して前記共通電極接続部材に電気的に接続されるイメージセンサをさらに提供する。
【発明の効果】
【００３３】
本発明は、従来技術に比べて以下の利点を有する。
従来技術のマイクロはんだ接合部による接続と比較して、本発明の光電検出器では、画素ユニットと画素回路が第１配線板と第２配線板を介して電気的に接続され、このような接続方法は面間接続であり、マイクロはんだ接合部による接続方法におけるサイズについての制限を克服し、画素ユニットのサイズを小さくすることができる。さらに、画素回路と第１配線板の電気接続、及び画素ユニットと第２配線板の電気接続により、マイクロはんだ接合部による接続方法でのそれぞれの画素ユニットの接触やオン抵抗も大幅に削減され、それにより、固定パターンノイズを低減できる。なお、本発明の光電検出器では、それぞれの画素ユニットが仕切り壁により分離されており、プロセスの観点から、画素ユニットと画素回路との位置合わせ精度を大幅に向上させることができる。それぞれの画素ユニットは、透明電極層を介して第１基板内の共通電極接続部材に電気的に接続され、それにより、各画素ユニットは、同じ／実質的に同じ距離をもって共通電位に接続でき、各画素ユニット間の信号の違いを削減させ、前記光電検出器の安定性と品質を向上させることができる。
【００３４】
さらに、導電体の端面が第２基板の裏面よりも低いため、導電体に照射された光が隣接する画素に反射して画像形成品質に影響を与えることを防止できる。
本発明の光電検出器の製造方法では、第１配線板材料層と第２配線板材料層とを結合することにより、画素ユニットと画素回路とを電気的に接続し、材料層の厚みを比較的薄くできるので、後続の２つの材料層の結合には影響することがなく、このため、画素ユニットのサイズを大幅に縮小できる。なお、画素層を含む第２基板と画素回路を含む第１基板を結合した後、それぞれの画素層を個々の画素ユニットに分割するための仕切り壁が形成され、このようにして、画素ユニットと画素回路を位置合わせするという従来技術の工程を省略し、位置合わせの精度を大幅に向上させる。
【００３５】
さらに、第１配線板材料層と第２配線板材料層は金属とすることができ、且つ接続はバンディングにより行うことができ、プロセスが非常に簡単である。
【図面の簡単な説明】
【００３６】
【図１】従来技術の光電検出・画像形成デバイスの局部断面模式図である。
【図２】本発明の実施例の光電検出器の局部上面模式図である。
【図３】図２に示す光電検出器のＡ〜Ａ’に沿う局部断面模式図である。
【図４】本発明の実施例の光電検出器の製造方法の模式的フローチャートである。
【図５】本発明の実施例の光電検出器の製造方法による第１基板の局部断面模式図である。
【図６】本発明の実施例の光電検出器の製造方法による第２基板の局部断面模式図である。
【図７】本発明の実施例の光電検出器の製造方法で第２配線板材料層と第１配線板材料層を密着して接続した後の局部断面模式図である。
【図８】本発明の実施例の光電検出器の製造方法で仕切り壁が形成された後の断面模式図である。
【発明を実施するための形態】
【００３７】
以下、図面及び具体的な実施例を参照しながら、本発明で提案される光電検出器及びその製造方法、イメージセンサについてさらに詳細に説明する。以下の説明及び特許請求の範囲に基づいて、本発明の効果及び特徴がより明瞭になる。なお、図面は、いずれも、非常に簡略化した形態で不正確な比例となっていないが、本発明の実施例を容易且つ明瞭に補助説明するためのものに過ぎない。
【００３８】
まず、図３を参照し、本発明の実施例の光電検出器の断面模式図である。図３に示すように、本願の実施例では、前記光電検出器２００は、複数の画素回路２１１及び共通電極接続部材２１２が内部に形成され、正面には複数の第１配線板２１３が形成され、前記第１配線板２１３が対応する前記画素回路２１１に電気的接続される第１基板２１０と、複数の画素ユニット２２１及び各前記画素ユニット２２１を互いに仕切る仕切り壁２２２が内部に形成され、前記仕切り壁２２２が導電体２２２１、及び前記導電体２２２１と前記画素ユニット２２１との間に位置する側壁２２２０を含み、正面には複数の第２配線板２２３が形成され、前記第２配線板２２３が対応する前記画素ユニット２２１の第１端極２２１０に電気的接続され、裏面には透明電極層２２４が形成され、それぞれの前記画素ユニット２２１の第２端極２２１１が前記透明電極層２２４に電気的接続される第２基板２２０と、を備え、前記第２配線板２２３は、対応する前記第１配線板２１３に接合され且つ電気的接続され、前記透明電極層２２４は、前記導電体２２２１を介して前記共通電極接続部材２１２に電気的に接続される。
【００３９】
本願の実施例では、画素ユニット２２１と画素回路２１１が第１配線板２１３と第２配線板２２３を介して電気的接続され、このような接続方法は、面間接続であり、マイクロはんだ接合部による接続方法におけるサイズについての制限を克服し、画素ユニット２２１のサイズを小さくすることができる。また、画素回路２１１と第１配線板２１３の電気的接続、画素ユニット２２１と第２配線板２２３の電気的接続により、マイクロはんだ接合部による接続方法で、それぞれの画素ユニット２２１の接触やオン抵抗も大幅に削減され、それにより、固定パターンノイズを低減できる。なお、本願の実施例の光電検出器２００では、それぞれの画素ユニットが仕切り壁２２２により分離されており、プロセスの観点から、画素ユニット２２１と画素回路２１１との位置合わせ精度を大幅に向上させることができる。それぞれの画素ユニット２２１は、透明電極層２２４を介して第１基板２１０内の共通電極接続部材２１２に電気的接続され、それにより、各前記画素ユニット２２１は、同じ／実質的に同じ距離をもって共通電位に接続でき、各前記画素ユニット２２１間の信号の違いを削減させ、前記光電検出器２００の安定性と品質を向上させることができる。
【００４０】
前記第１基板２１０及び前記第２基板２２０の材質は、半導体から選ばれる。好ましくは、前記第２基板２２０の材質は、シリコン半導体、ゲルマニウム半導体、テルル化カドミウム水銀、テルル化カドミウム亜鉛、テルル化インジウム、ヒ化ガリウム、リン化インジウム、アルミニウムガリウムヒ素及びガリウムヒ素から選ばれる少なくとも１種又は半導体合金である。本願の実施例では、前記光電検出器２００は、検出波長が８５０ｎｍ〜１２０００ｎｍの電磁波に用いることができる。前記第２基板２２０の材質は、前記光電検出器２００が検出波長が８５０ｎｍ〜４０００ｎｍの電磁波に用いられると、ゲルマニウム半導体又はゲルマニウム含有合金から選ばれ、前記光電検出器２００が検出波長が６０００ｎｍ〜１２０００ｎｍの電磁波に用いられると、テルル化カドミウム水銀又はリン化インジウムを含む化合物半導体から選ばれる。他の実施例では、前記第２基板２２０の材質は、検出波長範囲に応じて適当な材料を選択でき、検出波長範囲が赤外波帯に限られない。
【００４１】
本願の実施例では、前記画素ユニット２２１は、具体的には、三原色画素のうちの赤色画素、緑色画素又は青色画素であってもよく、四原色画素のうちの白色画素などであってもよく、本願は、これについて限定しない。前記画素ユニット２２１は、具体的には、画素基板２２１ａと、前記画素基板２２１ａ内に形成されたＰＮ接合検出部材２２１ｂと、を備えることができる。前記第１端極２２１０及び前記第２端極２２１１は、具体的には、前記画素基板２２１ａの両端に位置してもよく、前記第１端極２２１０は、さらに、前記ＰＮ接合検出部材２２１ｂの端部に位置してもよい。前記ＰＮ接合検出部材２２１ｂは、前記画素基板２２１ａにドーピングすることによって形成されてもよく、具体的には、従来のいずれかのドーピングプロセスによって形成されてもよく、本願は、これについて限定しない。当然ながら、前記ＰＮ接合検出部材２２１ｂは、エピタキシャルプロセスによって形成されてもよい。
【００４２】
さらに、前記画素ユニット２２１の横断面の線幅は、１μｍ〜１００μｍであり、たとえば、２μｍ、５μｍ、１０μｍ、２０μｍ、３０μｍ、５０μｍ又は７０μｍなどであり得、前記画素ユニット２２１の縦断面の線幅は、１μｍ〜１０００μｍであり、たとえば、２０μｍ、５０μｍ、１００μｍ、２００μｍ、５００μｍ又は７００μｍなどであり得る。ここで、前記画素ユニット２２１の横断面の線幅が半導体プロセスのみで制限されるが、従来の半導体プロセスがｎｍレベルを実現でき、従って、前記画素ユニット２２１の横断面の線幅及び縦断面の線幅が必要に応じて設定することができる。
【００４３】
前記仕切り壁２２２の横断面の線幅は、０．１μｍ〜５μｍであり、たとえば、０．２μｍ、０．５μｍ、１μｍ、１．５μｍ、２．５μｍ又は４μｍなどであり得る。ここで、前記仕切り壁２２２の横断面の線幅は、前記画素ユニット２２１の横断面の線幅にマッチングするように設定することができ、プロセスの実現を容易にするために、前記画素ユニット２２１の横断面の線幅の１／１０以上であり得る。本願の実施例では、前記仕切り壁２２２の線幅は、進んだエッチングプロセスで限定され、サブミクロンレベルを実現でき、画素ピッチ（ｐｉｘｅｌ  ｐｉｔｃｈ）を大幅に減少させ、画素ユニット２２１の縮小に寄与する。
【００４４】
それに応じて、図２及び図３を組み合わせて参照することができ、図２は、本発明の実施例の光電検出器の局部上面模式図である。前記仕切り壁２２２によって、各前記画素ユニット２２１が互いに仕切られている。ここで、各前記画素ユニット２２１を仕切る前記仕切り壁２２２が接続される。さらに、前記仕切り壁２２２は、外周領域において長方（体）形であり、異なる必要を満たし、たとえば、周辺回路の接続必要を満たすように、外周領域での前記第２基板２２０を複数のブロックに分離することができる。
【００４５】
本願の実施例では、前記画素ユニット２２１を取り囲む前記仕切り壁２２２では、周方向に沿って、前記仕切り壁２２２の少なくとも一部の導電体２２２１が前記共通電極接続部材２１２に電気的接続され、たとえば、直接接続されるか、又は導電性接続部品を介して間接接続される。具体的には、前記共通電極接続部材２１２は、複数のディスクリート部品を備えることができ、それぞれの前記画素回路２１１側に少なくとも１つの前記ディスクリート部品があり、それぞれの前記画素ユニット２２１の各側壁にいずれも一部の前記仕切り壁２２２が覆われ、それぞれの一部の前記仕切り壁２２２がいずれも前記側壁２２２０と、前記側壁２２２０内（ここで、すなわち、環状を呈する前記側壁２２２０の一側）に位置する前記導電体２２２１と、を含み、それぞれの前記画素ユニット２２１の少なくとも１つの側壁に覆われた一部の前記仕切り壁２２２内の前記導電体２２２１が１つの前記ディスクリート部品に電気的に接続される。それにより、各前記画素ユニット２２１がいずれも同じ／実質的に同じ距離をもって共通電位に接続でき、各前記画素ユニット２２１間の信号の違いを削減させ、前記光電検出器２００の安定性と品質を向上させることができる。
【００４６】
引き続き、図３を参照して、本願の実施例では、前記側壁２２２０は、前記画素ユニット２２１の側壁を覆い、前記第１配線板２１３の側壁を覆うまで前記画素ユニット２２１の第２端極２２１１から延在する。すなわち、前記側壁２２２０を介して各前記画素ユニット２２１、各前記第２配線板２２３及び各前記第１配線板２１３が分離される。さらに、前記導電体２２２１が前記側壁２２２０内に位置し、それにより、前記側壁２２２０を介して、前記導電体２２２１が前記画素ユニット２２１、前記第２配線板２２３及び前記第１配線板２１３と分離される。
【００４７】
前記側壁２２２０の材質は、半導体酸化物及び半導体窒素化物から選ばれる少なくとも１種である。
【００４８】
前記側壁２２２０は、単層側壁であってもよく、多層側壁であってもよい。前記多層側壁は、第１側壁（図示せず）と、前記第１側壁内に位置する第２側壁（図示せず）と、を含み、前記第１側壁は、前記画素ユニット２２１の側壁を覆い、前記第２配線板２２３の側壁を覆うまで延在し、前記第２側壁は、前記第１側壁を覆い、前記第１配線板２１３の側壁を覆うまで延在する。前記第１側壁によって、前記画素ユニット２２１が汚染されないように保護でき、それにより、前記光電検出器２００の品質を向上させる。
【００４９】
本願の実施例では、前記第２基板２２０の裏面に近い前記導電体２２２１の端面が、前記第２基板２２０の裏面よりも低い。さらに、前記画素ユニット２２１の第２端極２２１１に近い一側には、前記導電体２２２１の表面が前記側壁２２２０の表面よりも低い（すなわち、前記画素ユニット２２１の第２端極２２１１に近い前記仕切り壁２２２の一側は、前記導電体２２２１箇所が前記第１端極２２１０へ凹む）。導電体の端面が第２基板の裏面よりも低いため、導電体に照射された光が隣接する画素に反射して画像形成品質に影響を与えることを防止できる。
【００５０】
本願の実施例では、前記導電体２２２１が前記共通電極接続部材２１２に電気的接続され、さらに前記透明電極層２２４に電気的接続され、前記導電体２２２１を介して前記透明電極層２２４と前記共通電極接続部材２１２の電気的接続を実現できる。前記導電体２２２１が前記共通電極接続部材２１２及び前記透明電極層２２４に直接接続されてもよく、導電性接続部品を介して間接接続されてもよい。たとえば、前記導電体２２２１と前記透明電極層２２４の電気的接続を良好に実現できるように、前記導電体２２２１のトップ端面（前記透明電極層２２４に近い端面）上に他の導電部材を追加してもよく、両者間の良好な電気的接続を実現するように、前記共通電極接続部材２１２と前記導電体２２２１との間に他の導電部材を追加してもよい。
【００５１】
さらに、前記導電体２２２１は、各前記画素ユニット２２１の間のクロストークをさらに削減させ、前記光電検出器２００の品質を向上させることができる。前記導電体２２２１の材質は、アルミニウム、銅、タングステン、チタン、コバルト、ニッケル、銀、金及び白金から選ばれる少なくとも１種又はこれらのいずれかの合金である。具体的には、前記導電体２２２１の材質は、アルミニウム、銅、タングステン、チタン、コバルト、ニッケル、銀、金、白金、アルミニウム合金、銅合金、タングステン合金、チタン合金、コバルト合金、ニッケル合金、銀合金、金合金又は白金合金などから選ばれ、たとえば、前記導電体２２２１の材質は、窒化チタンであってもよい。
【００５２】
本願の実施例では、前記第１配線板２１３は、第１導電層を含むか、又は第１誘電体層と、前記第１誘電体層に位置する第１導電性溶接パッドを含み、すなわち、前記第１配線板２１３は、全体が導電性構造であってもよく、一部の導電性構造及び一部の非導電性構造を含んでもよく、前記第２配線板２２３は、第２導電層を含むか、又は第２誘電体層と、前記第２誘電体層に位置する第２導電性溶接パッドを含み、すなわち、前記第２配線板２２３は、全体が導電性構造であってもよく、一部の導電性構造及び一部の非導電性構造を含んでもよい。前記第１配線板２１３及び前記第２配線板２２３のうちの一方が導電層である（すなわち、全体が導電性構造である）場合、前記第１配線板２１３と前記第２配線板２２３の接合過程に、接合位置合わせの課題を回避できる。前記第１配線板２１３及び前記第２配線板２２３の両者がいずれも誘電体層及び導電性溶接パッドを含む場合、前記第１配線板２１３と前記第２配線板２２３が電気的接続を実現できるように、結合・位置合わせを重視すべきである。
【００５３】
前記第１導電層は、導電性接着剤、導電性テープ及び金属層のうちの少なくとも１つを含み、前記第２導電層は、導電性接着剤、導電性テープ及び金属層のうちの少なくとも１つを含む。
【００５４】
具体的には、前記第１配線板２１３及び前記第２配線板２２３の少なくとも１つの材質は、金、銀、白金、銅、アルミニウム、ニッケル、コバルト、又は金、銀、白金、銅、アルミニウム、ニッケル、コバルトのいずれかの合金から選ばれ、又は前記第１配線板２１３及び前記第２配線板２２３の少なくとも１つの材質は、導電性コロイドから選ばれる。好ましくは、前記第１配線板２１３及び前記第２配線板２２３のうちの一方の材質は、金から選ばれ、他方の材質は、銀、白金、銅、アルミニウム、ニッケル、コバルト、又はこれらのいずれかの合金から選ばれ、それにより、良好な接合効果を確保できるとともに、接合プロセスの課題を制御でき、光電検出器全体が高い品質と信頼性を有するようにする。さらに好ましくは、前記第１配線板２１３の材質は、金から選ばれ、前記第２配線板２２３の材質は、銀、白金、銅、アルミニウム、ニッケル、コバルト又はこれらのいずれかの合金から選ばれ、それにより、良好な接合効果を確保できるとともに、接合プロセスの課題を制御でき、さらに、プロセス汚染を良好に回避できる。
【００５５】
本願の実施例では、前記第２配線板２２３が対応する前記第１配線板２１３に密着して接続され、前記第２配線板２２３が対応する前記画素ユニット２２１の第１端極に接続される。前記第２配線板２２３と前記第１配線板２１３の接合は、接着工程によって実現されてもよく、導電性接着プロセスによって実現されてもよく、それにより、前記画素ユニット２２１と前記画素回路２１１との間の電気的接続も実現する。接着工程によって実現される場合、低いバンディング温度を用いることができるとともに、前記第２配線板２２３と前記第１配線板２１３の接続信頼性も確保できる。
【００５６】
本願の実施例では、前記光電検出器は、前記透明電極層２２４を覆う反射防止層２２５をさらに備えることができる。前記透明電極層２２４の材質は、酸化インジウムスズ又は酸化インジウム亜鉛などから選ばれることができ、前記反射防止層２２５の材質は、フッ化マグネシウム、酸化チタン、硫化鉛又はセレン化鉛などから選ばれることができる。
【００５７】
それに応じて、本実施例は、光電検出器の製造方法をさらに提供し、図４を参照すると、本発明の実施例の光電検出器の製造方法の模式的フローチャートである。図４に示すように、本願の実施例では、前記光電検出器の製造方法は、主に、
複数の画素回路及び共通電極接続部材が形成され、正面には第１配線板材料層が形成され、各前記画素回路が前記第１配線板材料層に電気的接続される第１基板を提供するステップＳ１０と、
画素層が形成され、正面には第２配線板材料層が形成され、前記画素層が前記第２配線板材料層に電気的接続される第２基板を提供するステップＳ１１と、
前記第２配線板材料層と前記第１配線板材料層を接合して接続するステップＳ１２と、
前記第２基板、前記第２配線板材料層及び前記第１配線板材料層をエッチングしてビアホールを形成し、導電体及び前記導電体と前記画素ユニットの間に位置する側壁を含む仕切り壁を、前記ビアホール内に形成し、前記ビアホールにより前記画素層、前記第２配線板材料層及び前記第１配線板材料層を分割して複数の画素ユニット、複数の第２配線板及び複数の第１配線板を形成するステップＳ１３と、
前記画素ユニット及び前記仕切り壁を覆う透明電極層を前記第２基板の裏面に形成するステップＳ１４と、を含む。
【００５８】
本願の実施例では、ステップＳ１２、ステップＳ１３及びステップＳ１４が順に実行され、且つステップＳ１２、ステップＳ１３及びステップＳ１４がステップＳ１０及びステップＳ１１の後に位置し、ステップＳ１０及びステップＳ１１が同時に実行されてもよく、又はステップＳ１０がステップＳ１１の前に実行されてもよく、又はステップＳ１１がステップＳ１０の前に実行されてもよい。ここで、ステップＳ１０、ステップＳ１１、ステップＳ１２、ステップＳ１３及びステップＳ１４が順に実行されることを例として、説明する。
【００５９】
まず、図５を参照でき、複数の画素回路２１１及び共通電極接続部材２１２が内部に形成され、正面には第１配線板材料層２１３ａが形成され、各前記画素回路２１１が前記第１配線板材料層２１３ａに電気的に接続される第１基板２１０を提供する。
【００６０】
前記第１配線板材料層２１３ａは、具体的には、堆積プロセス、たとえば、物理蒸着プロセス（ＰＶＤ）によって形成することができる。さらに、前記第１配線板材料層２１３ａは、前記第１基板２１０の全面を覆ってもよく、又は前記第１基板２１０の接合エリア（ここで、前記第２基板２２０に接合される前記第１基板２１０の領域）の正面だけを覆ってもよい。
【００６１】
前記第１配線板材料層２１３ａが前記第１基板２１０の全面を覆う場合、次にステップＳ１３を実行するとき、前記第１基板２１０の外周領域（ここで、すなわち、非接合エリア）の正面を覆う第１配線板材料層を同時に除去し、前記第１基板２１０の接合エリアの正面を覆う前記第１配線板材料層２１３ａに対してパターニングを行い、前記第１配線板材料層２１３ａを分割して複数の第１配線板を形成することを実現することができる。
【００６２】
前記第１配線板材料層２１３ａが前記第１基板２１０の接合エリアの正面だけを覆う場合、まず、前記第１基板２１０の全面を覆う第１配線板材料層を形成し、前記第１基板２１０の全面を覆う第１配線板材料層に対してパターニングプロセスを実行し、前記第１基板２１０の外周領域（ここで、すなわち、非接合エリア）の正面を覆う第１配線板材料層を除去し、それにより、前記第１基板２１０の接合エリアの正面だけを覆う前記第１配線板材料層２１３ａを形成することができる。
【００６３】
前記第１配線板材料層２１３ａの材質は、金、銀、白金、銅、アルミニウム、ニッケル、コバルト又はこれらのいずれかの合金（たとえば、金合金、銀合金、白金合金、銅合金、アルミニウム合金、ニッケル合金又はコバルト合金）から選ばれ、又は導電性コロイドから選ばれる。本願の実施例では、前記第１配線板材料層２１３ａは、第１導電層を含むか、又は第１誘電体層及び前記第１誘電体層内に位置する複数の第１導電性溶接パッドを含み、前記第１導電性溶接パッドが対応する前記画素回路２１１に電気的に接続される。具体的には、前記第１配線板材料層２１３は、全体が導電層構造であってもよく、導電性構造が前記画素回路２１１における対応する位置に含まれ、対応する前記画素回路２１１に電気的に接続されてもよい。前記画素回路２１１は、従来の半導体プロセスで形成することができ、通常の機能を有することができ、たとえば信号収集・増幅などの機能を実現できる。前記共通電極接続部材２１２は、具体的には、金属製接合部材であり得る。
【００６４】
続いて、図６に示すように、画素層２２１２が内部に形成され、正面には第２配線板材料層２２３ａが形成され、前記画素層２２１２が前記第２配線板材料層２２３ａに電気的に接続される第２基板２２０を提供する。前記第２基板２２０の材質は、シリコン半導体、ゲルマニウム半導体、テルル化カドミウム水銀、テルル化カドミウム亜鉛、テルル化インジウム、ヒ化ガリウム、リン化インジウム、アルミニウムガリウムヒ素及びガリウムヒ素から選ばれる少なくとも１種又は半導体合金である。前記画素層２２１２は、前記第２基板２２０にドーピングすることによって形成することができる。前記第２配線板材料層２２３ａの材質は、金、銀、白金、銅、アルミニウム、ニッケル、コバルト又はこれらのいずれかの合金（たとえば、金合金、銀合金、白金合金、銅合金、アルミニウム合金、ニッケル合金又はコバルト合金）から選ばれるか、又は導電性コロイドから選ばれることができる。前記第２配線板材料層２２３ａは、具体的には、堆積プロセス、たとえば、物理蒸着プロセス（ＰＶＤ）によって形成することができる。本願の実施例では、前記第２配線板材料層２２３ａは、第２導電層を含むか、又は第２誘電体層及び前記第２誘電体層に位置する複数の第２導電性溶接パッドを含み、前記第２導電性溶接パッドが前記画素層に電気的に接続される。具体的には、前記第２配線板材料層２２３ａは、全体が導電層構造であってもよく、導電性構造が、形成される画素ユニットに対応する位置に含まれ、対応する画素ユニットに電気的に接続されてもよい。
【００６５】
続いて、図７に示すように、前記第２配線板材料層２２３ａが前記第１配線板材料層２１３ａに接合して接続される。具体的には、接着工程又は導電性接着プロセスを用いて前記第２配線板材料層２２３ａと前記第１配線板材料層２１３ａの接合接続を実現できる。ここで、前記第２配線板材料層２２３ａと前記第１配線板材料層２１３ａが金属接着工程又は混合接着工程により密着接続を実現できる。前記第２配線板材料層２２３ａと前記第１配線板材料層２１３ａの材質によって、接着工程に異なるプロセス温度を用いることができ、たとえば、前記プロセス温度が１００℃〜５００℃を用いることができ、本願は、これについて限定しない。
【００６６】
具体的には、前記第２配線板材料層２２３ａと前記第１配線板材料層２１３ａの材質が同じであり、たとえば、いずれも銅である場合、接着工程の温度が２５０℃〜４００℃を用いることができ、好ましくは、接着工程を行う前、前記第２配線板材料層２２３ａと前記第１配線板材料層２１３ａに対して湿式洗浄及び原位置ガス保護を用いて酸化層（酸化銅層）を除去し、それにより、後続の接着工程の品質を向上させる。また例えば、前記第２配線板材料層２２３ａと前記第１配線板材料層２１３ａの材質がいずれも金である場合、接着工程の温度が２５０℃〜４００℃を用いることができ、好ましくは、接着工程を行う前、前記第２配線板材料層２２３ａと前記第１配線板材料層２１３ａに対して酸素プラズマ又は紫外光照射を用いて有機除去を行い、それにより、後続の接着工程の品質を向上させる。また例えば、前記第２配線板材料層２２３ａと前記第１配線板材料層２１３ａの材質がいずれもアルミニウムである場合、接着工程の温度が４００℃〜４８０℃を用いることができ、好ましくは、接着工程を行う前、前記第２配線板材料層２２３ａと前記第１配線板材料層２１３ａに対して分解されたアルゴン原子を用いて原位置洗浄を行って酸化層を除去し、それにより、後続の接着工程の品質を向上させる。さらに例えば、前記第２配線板材料層２２３ａと前記第１配線板材料層２１３ａの材質がいずれもチタンである場合、接着工程の温度が３００℃〜４００℃を用いることができ、好ましくは、接着工程を行う前、前記第２配線板材料層２２３ａと前記第１配線板材料層２１３ａに対して小範囲洗浄を用いて有機除去を行い、それにより、後続の接着工程の品質を向上させる。
【００６７】
また、前記第２配線板材料層２２３ａと前記第１配線板材料層２１３ａの材質が異なってもよく、たとえば、それぞれ金及びインジウムである場合、接着工程の温度が１８０℃〜２１０℃を用いることができ、好ましくは、接着工程を行う前、材質が金の第２配線板材料層２２３ａ又は前記第１配線板材料層２１３ａに対して有機灰化処理を行い、それにより、後続の接着工程の品質を向上させる。また例えば、前記第２配線板材料層２２３ａと前記第１配線板材料層２１３ａの材質がそれぞれ銅及び錫であり、又はそれぞれ銅錫銀及び銅である場合、接着工程の温度が２４０℃〜２７０℃を用いることができ、好ましくは、接着工程を行う前、材質が銅の前記第２配線板材料層２２３ａ又は前記第１配線板材料層２１３ａに対して酸化除去プロセスを行い、それにより、後続の接着工程の品質を向上させる。また例えば、前記第２配線板材料層２２３ａと前記第１配線板材料層２１３ａの材質がそれぞれ金及び錫である場合、接着工程の温度が２８０℃〜３１０℃を用いることができ、好ましくは、接着工程を行う前、材質が金の前記第２配線板材料層２２３ａ又は前記第１配線板材料層２１３ａに対して有機灰化処理を行い、それにより、後続の接着工程の品質を向上させる。また例えば、前記第２配線板材料層２２３ａと前記第１配線板材料層２１３ａの材質がそれぞれ金及びゲルマニウムである場合、接着工程の温度が３８０℃〜４００℃を用いることができ、好ましくは、接着工程を行う前、材質が金の前記第２配線板材料層２２３ａ又は前記第１配線板材料層２１３ａに対して有機灰化処理を行い、それにより、後続の接着工程の品質を向上させる。また例えば、前記第２配線板材料層２２３ａと前記第１配線板材料層２１３ａの材質がそれぞれ金及びシリコンである場合、接着工程の温度が３９０℃〜４１５℃を用いることができ、好ましくは、接着工程を行う前、材質が金の前記第２配線板材料層２２３ａ又は前記第１配線板材料層２１３ａに対して有機灰化処理を行い、それにより、後続の接着工程の品質を向上させる。さらに例えば、前記第２配線板材料層２２３ａと前記第１配線板材料層２１３ａの材質がそれぞれアルミニウム及びゲルマニウムである場合、接着工程の温度が４３０℃〜４５０℃を用いることができ、且つ直接接着工程を行うことができる。さらに例えば、前記第２配線板材料層２２３ａと前記第１配線板材料層２１３ａの材質がそれぞれ錫及び鉛である場合、接着工程の温度が１８０℃〜２００℃を用いることができ、且つ直接接着工程を行うことができる。
【００６８】
ここで、前記第２配線板材料層２２３ａと前記第１配線板材料層２１３ａの材質選択、接着工程の温度設定及び接着工程前の異なる処理によって、前記第２配線板材料層２２３ａと前記第１配線板材料層２１３ａの接合信頼性を確保するとともに、他のデバイスへの影響も回避でき、形成される光電検出器の品質と信頼性を向上させる。
【００６９】
図８を参照すると、続いて、前記第２基板２２０、前記第２配線板材料層２２３ａ及び前記第１配線板材料層２１３ａをエッチングしてビアホールを形成し、導電体２２２１及び前記導電体２２２１と前記画素ユニット２２１との間に位置する側壁２２２０を含む仕切り壁２２２を前記ビアホール内に形成し、前記ビアホールにより前記画素層２２１２、前記第２配線板材料層２２３ａ及び前記第１配線板材料層２１３ａを分割して複数の画素ユニット２２１、複数の第２配線板２２３及び複数の第１配線板２１３を形成する。
【００７０】
本願の実施例では、前記ビアホールは、ワンステップのエッチングプロセスによって形成されてもよく、ツーステップのエッチングプロセスによって形成されてもよい。
【００７１】
ワンステップのエッチングプロセスによって前記ビアホールを形成する場合、前記第２基板２２０、前記第２配線板材料層２２３ａ及び前記第１配線板材料層２１３ａをエッチングして前記ビアホールを形成し、前記仕切り壁２２２を前記ビアホール内に形成するステップは、具体的には以下を含む。
まず、前記第２基板２２０、前記第２配線板材料層２２３ａ及び前記第１配線板材料層２１３ａを前記第１基板２１０の正面までエッチングしてビアホールを形成し、前記ビアホールにより前記画素層２２１２、前記第２配線板材料層２２３ａ及び前記第１配線板材料層２１３ａを分割して複数の画素ユニット２２１、複数の第２配線板２２３及び複数の第１配線板２１３を形成する。
【００７２】
続いて、前記画素ユニット２２１、前記第２配線板２２３及び前記第１配線板の側壁２１３を覆う側壁２２２０を前記ビアホール内に形成する。前記側壁２２２０は、具体的には、まず、前記ビアホールの側壁及び底壁を覆い、前記第２基板２２０の裏面を覆うまで延在した、好ましくは、厚みが１０００オングストローム〜５０００オングストロームの酸化層を堆積させ、続いて、前記ビアホールの底壁を覆う酸化層及び前記第２基板２２０の裏面を覆う酸化層を（エッチングプロセスによって）除去して形成することができる。
【００７３】
次に、前記ビアホール内に導電体２２２１を充填する。本願の実施例では、前記ビアホール内に前記導電体２２２１を充填した後、さらに前記導電体２２２１をエッチングバックして、前記第２基板２２０に近い前記導電体２２２１の裏面の端面が前記第２基板２２０の裏面よりも低いようにすることができる。
【００７４】
具体的には、まず、前記ビアホールに充填され、前記第２基板２２０の裏面を覆うまで延在する金属層（たとえば銅層）を電気めっきプロセスによって形成し、続いて、平坦化プロセス又は平坦化プロセスとエッチングプロセスの組み合わせによって、前記第２基板２２０の裏面を覆う金属層を除去し、前記ビアホール内の一部の厚みの金属層を除去し、それにより、前記導電体２２２１を形成することができる。さらに好ましくは、原子層堆積（ＡＬＤ）プロセスによって前記ビアホール内に金属窒化層（ＴｉＮ）を前記導電体２２２１として形成し、ＡＬＤプロセスを用いると、対応する平坦化プロセスを行う必要がなく、ＡＬＤプロセス後、エッチングバックプロセスを行って、前記第２基板２２０の裏面を覆う金属窒化層を除去した後、直接透明電極層に接続する。
【００７５】
ツーステップのエッチングプロセスによって前記ビアホールを形成する場合、前記第２基板２２０、前記第２配線板材料層２２３ａ及び前記第１配線板材料層２１３ａをエッチングして前記ビアホールを形成し、前記仕切り壁２２２を前記ビアホール内に形成するステップは、具体的には以下を含む。
まず、前記第２基板２２０及び前記第２配線板材料層２２３ａを前記第１配線板材料層２１３ａの表面まで乾式エッチングしてビアホールを形成し、前記ビアホールにより前記画素層２２１２及び前記第２配線板材料層２２３ａを分割して複数の画素ユニット２２１及び複数の第２配線板２２３を形成する。
【００７６】
次に、前記画素ユニット２２１及び前記第２配線板２２３の側壁を覆う第１側壁（図示せず）を前記ビアホール内に形成する。前記第１側壁は、具体的には、まず、前記ビアホールの側壁及び底壁を覆い、前記第２基板２２０の裏面を覆うまで延在した、好ましくは、厚みが１００オングストローム〜３０００オングストロームの酸化層を堆積させ、続いて、前記ビアホールの底壁を覆う酸化層及び前記第２基板２２０の裏面を覆う酸化層を（エッチングプロセスによって）除去して形成することができる。前記第１側壁によって前記画素ユニット２２１を保護し、前記第１配線板材料層２１３ａをエッチングするとき、前記画素ユニット２２１へ汚染をもたらすことを回避する。
【００７７】
続いて、前記ビアホール内の露出した前記第１配線板材料層２１３ａを前記第１基板２１０の正面までエッチングして前記ビアホールの深さを増大し、前記ビアホールによりさらに前記第１配線板材料層２１３ａを分割して複数の第１配線板２１３を形成する。
【００７８】
次に、前記第１側壁及び前記第１配線板２１３の側壁を覆う第２側壁を前記ビアホール内に形成する。前記第２側壁は、具体的には、まず、前記ビアホールの側壁及び底壁を覆い、前記第２基板２２０の裏面を覆うまで延在した、好ましくは、厚みが１００オングストローム〜３０００オングストロームの酸化層を堆積させ、続いて、前記ビアホールの底壁を覆う酸化層及び前記第２基板２２０の裏面を覆う酸化層を（エッチングプロセスによって）除去して形成することができ、前記第１側壁及び前記第２側壁が前記側壁２２２０を構成する。
【００７９】
最後に、前記ビアホール内に導電体２２２１を充填する。本願の実施例では、前記ビアホール内に前記導電体２２２１を充填した後、さらに前記導電体２２２１をエッチングバックして、前記第２基板２２０の裏面に近い前記導電体２２２１の端面が前記第２基板２２０の裏面よりも低いようにすることができる。具体的には、まず、前記ビアホールに充填され、前記第２基板２２０の裏面を覆うまで延在する金属層（たとえば銅層）を電気めっきプロセスによって形成し、続いて、平坦化プロセス又は平坦化プロセスとエッチングプロセスの組み合わせによって、前記第２基板２２０の裏面を覆う金属層を除去し、前記ビアホール内の一部の厚みの金属層を除去し、それにより、前記導電体２２２１を形成することができる。さらに好ましくは、原子層堆積（ＡＬＤ）プロセスによって前記ビアホール内に金属窒化層（ＴｉＮ）を前記導電体２２２１として形成し、ＡＬＤプロセスを用いると、対応する平坦化プロセスを行う必要がなく、ＡＬＤプロセス後、エッチングバックプロセスを行って前記第２基板２２０の裏面を覆う金属窒化層を除去した後、直接透明電極層に接続する。
【００８０】
本願の実施例では、前記仕切り壁２２２を形成した後、続いて、図３に示すように、前記導電体２２２１を介して前記共通電極接続部材２１２に電気的に接続される透明電極層２２４を前記第２基板２２０の裏面に形成する。ここで、前記透明電極層２２４が前記導電体２２２１に直接接続され、前記導電体２２２１が前記共通電極接続部材２１２に直接接続され、前記透明電極層２２４の材質は、透明導電性材料から選ばれ、たとえば、酸化インジウムスズであり得る。
【００８１】
さらに、前記透明電極層２２４上に反射防止層２２５を形成することによって、前記光電検出器２００の信頼性を向上させることができる。前記反射防止層２２５の材質は、フッ化マグネシウム、酸化チタン、硫化鉛又はセレン化鉛などから選ばれることができる。
【００８２】
よって、本発明の光電検出器では、画素ユニットと画素回路が第１配線板と第２配線板を介して電気的接続され、このような接続方法が面間接続であり、マイクロはんだ接合部による接続方法におけるサイズについての制限を克服し、画素ユニットのサイズを小さくすることができる。さらに、画素回路と第１配線板の電気的接続、及び画素ユニットと第２配線板の電気的接続により、マイクロはんだ接合部による接続方法でのそれぞれの画素ユニットの接触やオン抵抗も大幅に削減され、それにより、固定パターンノイズを低減できる。なお、本発明の光電検出器では、仕切り壁によってそれぞれの画素ユニットを分離させ、仕切る壁の線幅は、進んだエッチングプロセスで限定され、サブミクロンレベルを実現でき、画素ピッチ（ｐｉｘｅｌ  ｐｉｔｃｈ）を大幅に減少させ、画素ユニットの縮小に寄与し、プロセスの観点から、画素ユニットと画素回路の位置合わせ精度を大幅に向上させることができる。それぞれの画素ユニットは、透明電極層を介して第１基板内の共通電極接続部材に電気的に接続され、それにより、各前記画素ユニットは、同じ／実質的に同じ距離をもって共通電位に接続でき、各前記画素ユニット間の信号の違いを削減させ、前記光電検出器の安定性と品質を向上させることができる。
【００８３】
さらに、導電体の端面が第２基板の裏面よりも低いため、導電体に照射された光が隣接する画素に反射して画像形成品質に影響を与えることを防止できる。
【００８４】
本発明の光電検出器の製造方法では、第１配線板材料層と第２配線板材料層を結合することにより、画素ユニットと画素回路とを電気的に接続し、材料層の厚みを比較的薄くできるので、後続の２つの材料層の結合には影響することがなく、このため、画素ユニットのサイズを大幅に縮小できる。なお、画素層を含む第２基板と画素回路を含む第１基板を結合した後、それぞれの画素層を個々の画素ユニットに分割するための仕切り壁が形成され、画素ユニットと画素回路を位置合わせするという従来技術の工程を省略し、位置合わせ精度を大幅に向上させることができる。
【００８５】
さらに、第１配線板材料層及び第２配線板材料層は、金属とすることができ、且つ接続はバンディングにより行うことができ、プロセスが非常に簡単である。
【００８６】
以上の光電検出器の原理に基づいて、本発明は、
複数の画素回路及び共通電極接続部材が内部に形成され、正面には複数の第１配線板が形成され、前記第１配線板が対応する前記画素回路に電気的接続される第１基板と、
複数の画素ユニット及び各前記画素ユニットを互いに仕切る仕切り壁が内部に形成され、前記仕切り壁が導電体、及び前記導電体と前記画素ユニットとの間に位置する側壁を含み、正面には複数の第２配線板が形成され、前記第２配線板が対応する前記画素ユニットの第１端極に電気的接続され、裏面には透明電極層が形成され、それぞれの前記画素ユニットの第２端極が前記透明電極層に電気的接続される第２基板と、を備え、
前記第２配線板は、対応する前記第１配線板に接合され且つ電気的接続され、前記透明電極層は、前記導電体を介して前記共通電極接続部材に電気的に接続される、イメージセンサをさらに提供する。
【００８７】
イメージセンサ及び光電検出器は、処理する信号や適用される分野によって、画素ユニットの材料、第１基板における回路を変える。
【００８８】
上記説明は、本発明の好適な実施例を説明するものに過ぎず、本発明の範囲に対するいかなる限定ではなく、当業者であれば、上記開示内容に基づいて行われたいかなる変更や修飾が、いずれも特許請求の範囲の保護範囲に属する。
【符号の説明】
【００８９】
１００  光電検出・画像形成デバイス
１１０  第１基板
１１１  画素回路
１２０  第２基板
１２１  画素ユニット
１３０  マイクロはんだ接合部
１３１  第１マイクロはんだ接合部
１３２  第２マイクロはんだ接合部
２００  光電検出器
２１０  第１基板
２１１  画素回路
２１２  共通電極接続部材
２１３  第１配線板
２１３ａ  第１配線板材料層
２２０  第２基板
２２１  画素ユニット
２２１ａ  画素基板
２２１ｂ  ＰＮ接合検出部材
２２１０  第１端極
２２１１  第２端極
２２１２  画素層
２２２  仕切り壁
２２２０  側壁
２２２１  導電体
２２２２  収容空間
２２３  第２配線板
２２３ａ  第２配線板材料層
２２４  透明電極層
２２５  反射防止層
【図１】
2021512507.tif 000003
【図２】
2021512507.tif 000004
【図３】
2021512507.tif 000005
【図４】
2021512507.tif 000006
【図５】
2021512507.tif 000007
【図６】
2021512507.tif 000008
【図７】
2021512507.tif 000009
【図８】
2021512507.tif 000010
【国際調査報告】
2021512507.tif 000011
2021512507.tif 000012
2021512507.tif 000013
2021512507.tif 000014