(57)【要約】液晶筆記デバイスは、コレステリック液晶及びポリマーの分散系と、画像を形成するためにコレステリック液晶のテクスチャを変化させる圧力をユーザが加える可撓性基板と、複数の導電層であり該導電層の間に分散系が間に配置される複数の導電層と、フォーカルコーニックテクスチャを形成し、画像を消去する消去電圧波形を導電層にわたって印加するように構成されている電子機器とを含む。消去電圧波形は、ｉ）消去電圧ＶＥにある消去部分であって、消去電圧ＶＥは、少なくとも、コレステリック液晶のプレーナ・トゥ・ホメオトロピック遷移開始電圧（ＶＰＨ０）程度の高さを有する、消去部分と、ｉｉ）少なくとも１０ｍｓである時間ｔｄにわたって存続する低速放電部分とを含む。【選択図】  図１０【特許請求の範囲】
【請求項１】
液晶筆記デバイスであって、
コレステリック液晶及びポリマーの分散系と、
画像を形成するために前記コレステリック液晶のテクスチャを変化させる圧力をユーザが加える可撓性基板と、
複数の導電層であり該導電層の間に前記分散系が配置される複数の導電層と、
フォーカルコーニックテクスチャを形成し前記画像を消去する消去電圧波形を前記導電層にわたって印加するように構成されている電子機器であり、
前記消去電圧波形が、
ｉ）消去電圧ＶＥにある消去部分であり、前記消去電圧ＶＥが、少なくとも、前記コレステリック液晶のプレーナ・トゥ・ホメオトロピック遷移開始電圧（ＶＰＨ０）程度の高さを有する、消去部分と、
ｉｉ）少なくとも１０ｍｓである時間ｔｄにわたって存続する低速放電部分と、
を含む、電子機器と、
を備える、液晶筆記デバイス。
【請求項２】
前記時間ｔｄが、少なくとも２５ｍｓ、少なくとも５０ｍｓ、少なくとも５６ｍｓ、少なくとも６４ｍｓ、少なくとも８０ｍｓ、少なくとも１５０ｍｓ、少なくとも０．５秒、少なくとも１秒、少なくとも２秒、少なくとも３秒、及び少なくとも１０秒のいずれかである、請求項１に記載の液晶筆記デバイス。
【請求項３】
前記消去電圧波形が単極波形である、請求項１に記載の液晶筆記デバイス。
【請求項４】
前記消去電圧波形が双極波形である、請求項１に記載の液晶筆記デバイス。
【請求項５】
前記双極波形が、２つ以上のパルスを含み、各前記パルスが前記低速放電部分を含む、請求項４に記載の液晶筆記デバイス。
【請求項６】
消去するときにプレーナフラッシュがなく、画像の張り付きがない、請求項３に記載の液晶筆記デバイス。
【請求項７】
消去するときにプレーナフラッシュがなく、画像の張り付きがない、請求項４に記載の液晶筆記デバイス。
【請求項８】
前記消去電圧ＶＥが、プレーナ・トゥ・ホメオトロピック遷移電圧（ＶＰＨ）とフォーカルコーニック・トゥ・ホメオトロピック遷移電圧（ＶＦＨ）の両方よりも大きい、請求項１に記載の液晶筆記デバイス。
【請求項９】
前記消去電圧波形の前記消去部分が瞬間的である、請求項１に記載の液晶筆記デバイス。
【請求項１０】
前記消去電圧波形の前記消去部分が少なくとも１５０ｍｓである時間ｔｅにわたって存続する、請求項１に記載の液晶筆記デバイス。
【請求項１１】
前記電子機器が、前記消去電圧波形の前記低速放電部分にＲＣ放電特性を与える、請求項１に記載の液晶筆記デバイス。
【請求項１２】
前記電子機器が、前記消去電圧波形の前記低速放電部分に定電流での電圧放電を与える、請求項１に記載の液晶筆記デバイス。
【請求項１３】
前記電子機器が、前記消去電圧波形の前記低速放電部分に段階的な放電特性を与える、請求項１に記載の液晶筆記デバイス。
【請求項１４】
前記電子機器が、前記消去電圧ＶＥにある出力端子を含むブーストコンバータ回路を備え、前記消去電圧波形が前記導電層にわたって印加され、前記消去電圧波形の前記低速放電部分を生成するように選択される抵抗値にある抵抗器が前記導電層に対して配置される、請求項１に記載の液晶筆記デバイス。
【請求項１５】
前記電子機器が、タイミング回路と、スイッチと、前記ブーストコンバータ回路に入力される電圧を含む電力を供給するための定電源又は電池とを備え、
前記タイミング回路は、前記ブーストコンバータ回路が前記消去電圧ＶＥを出力することを可能にするイネーブル信号を前記ブーストコンバータ回路の入力に前記タイミング回路が送信することを可能にする前記スイッチからの信号を検出するように構成されている、請求項１４に記載の液晶筆記デバイス。
【請求項１６】
前記電子機器が、スイッチと、前記ブーストコンバータ回路に入力される電圧を含む電力を前記電子回路に供給するための定電源又は電池とを備え、前記スイッチが有効化される持続時間が、前記ブーストコンバータ回路が前記消去電圧ＶＥを出力することを可能にする、前記ブーストコンバータ回路の入力へのイネーブル信号の持続時間を制御する、請求項１４に記載の液晶筆記デバイス。
【請求項１７】
前記電子機器が、電圧ＶＤＤを供給するための定電源又は電池と、電圧ＶＤＤを加えた前記消去電圧ＶＥに等しい電圧にある出力端子を含むブーストコンバータ回路とを備え、前記導電層のうちの一方が、前記出力端子の電圧にあり、前記導電層のうちの他方が、前記電圧ＶＤＤにあり、抵抗器が、前記消去電圧波形の前記低速放電部分の所望の持続時間を生成するように構成されている、請求項１に記載の液晶筆記デバイス。
【請求項１８】
筆記／描画面に圧力を加えることによって画像を形成するコレステリック液晶イーライタであって、コレステリック液晶材料及びポリマーの分散系を含む液晶層と、複数の導電層であり該導電層の間に前記液晶層が配置されている複数の導電層とを備えており、前記イーライタの電子機器が、フォーカルコーニックテクスチャを形成し前記画像を消去する消去電圧波形を前記導電層にわたって印加するように構成されており、前記消去電圧波形が、消去部分及び低速放電部分を含み、
前記電子機器が、
電圧ＶＤＤを有する定電源又は電池と、
電圧ＶＤＤ入力、スイッチＳＷ入力、イネーブルＥＮ出力、ブーストＢＳＴ出力、フィードバックＦＢ入力及び任意選択の放電ＤＣＨＧ出力を含むコントローラと、
前記コントローラの前記イネーブルＥＮ出力からのイネーブル信号によって制御されるスイッチとして動作するトランジスタＱ３と、
ブーストコンバータ回路であり、前記コントローラの前記ＢＳＴ出力からのブースト信号によって制御されるスイッチとして動作するトランジスタＱ１、ダイオード、前記トランジスタＱ３と前記ダイオードとの間に位置するインダクタ、及び前記筆記／描画面と並列のキャパシタＣ１を含み
前記ブーストコンバータ回路が、前記ブーストコンバータ回路からのブーストコンバータ出力電圧に基づいて前記コントローラの前記ＦＢ入力にフィードバックを提供するように構成されているフィードバック回路を含む、ブーストコンバータ回路と、
任意選択的に前記コントローラの前記ＤＣＨＧ出力からの放電信号の制御下にある放電回路と
を備え、
前記画像の消去を指示する制御信号が前記スイッチＳＷ入力に印加されるのに応答して、
前記コントローラが、前記電圧ＶＤＤを前記ブーストコンバータ回路に印加する前記トランジスタＱ３をオンにし、
前記フィードバック回路が、前記フィードバックＦＢ入力を介して前記コントローラに、前記ブーストコンバータ出力電圧が設定レベルを下回るときを示し、結果として、前記コントローラが、前記トランジスタＱ１をオンにしエネルギーが前記インダクタに貯蔵されるようにする前記ＢＳＴ出力からの前記信号をイネーブルし、
前記コントローラが続いて前記トランジスタＱ１をオフにすると、前記インダクタに貯蔵されている前記エネルギーが、前記ダイオードを通じて放電され、前記キャパシタＣ１上の前記消去電圧が増大し、並列な前記筆記／描画面内の前記消去電圧が増大し、前記消去電圧波形の前記消去部分が形成され、前記放電回路が、前記消去電圧波形の前記低速放電部分を生成する、コレステリック液晶イーライタ。
【請求項１９】
前記フィードバック回路が、前記ブーストコンバータ出力電圧のスケーリングされた電圧として、前記コントローラへの前記ＦＢ入力を生成するように構成されている抵抗分圧器を含み、
前記ブーストコンバータ出力電圧が、ＶＦＢのスケーリングされた値に調整し、ＶＦＢが、前記コントローラが前記ブーストコンバータ回路をポンピングすること又はポンピングしないことによって前記ＦＢ入力を調整する電圧レベルであり、
前記ブーストコンバータ回路の前記ポンピングが、前記ＢＳＴの信号上で一連のパルスを出力し、各パルスは、前記ブーストコンバータ出力電圧が前記設定レベルに達するまで、キャパシタＣ１上の電圧を増大させる、請求項１８に記載の液晶筆記デバイス。
【請求項２０】
前記フィードバック回路が、ツェナーダイオード及び抵抗器を含み、前記フィードバック回路が、前記ブーストコンバータ出力電圧をＶＦＢ＋ＶＺに調整するように構成されており、
ＶＺがツェナーダイオード電圧であり、ＶＦＢが、前記コントローラが前記ブーストコンバータ回路をポンピングすること／ポンピングしないことによってＦＢ入力を調整する電圧レベルであり、
前記ブーストコンバータ回路の前記ポンピングが、前記ＢＳＴの信号上で一連のパルスを出力し、各パルスは、前記ブーストコンバータ出力電圧が前記設定レベルに達するまで、キャパシタＣ１上の電圧を増大させる、請求項１８に記載の液晶筆記デバイス。
【請求項２１】
前記放電回路が、前記消去電圧波形の前記低速放電部分にＲＣ放電特性を与えるように構成されている抵抗器を含む、請求項１８に記載の液晶筆記デバイス。
【請求項２２】
前記放電回路が、抵抗器と、前記コントローラから出力される前記放電信号の制御下にあるスイッチとして動作するトランジスタＱ４とを含み、
前記コントローラは、前記ブーストコンバータ回路がイネーブルされている間に前記トランジスタＱ４をオフにして電力を節約し、次いで、前記ブーストコンバータ回路がディセーブルされているときに前記トランジスタＱ４をオンにして、前記ブーストコンバータ回路の出力電圧が前記抵抗器を通じて放電することを可能にする、請求項１８に記載の液晶筆記デバイス。
【請求項２３】
前記放電回路が、定電流で電圧を放電することによって、前記消去電圧波形の前記低速放電部分を形成するように構成されている、請求項１８に記載の液晶筆記デバイス。
【請求項２４】
前記放電回路が、
前記コントローラの前記ＤＣＨＧ出力からの前記放電信号の制御下にある電流制限スイッチとして動作するトランジスタＱ５と、
前記トランジスタＱ５を通じて前記ブーストコンバータ回路の出力から放電されている電流に比例する電圧を生成するセンス抵抗器Ｒ１５と、
前記センス抵抗器にわたる電圧がトランジスタＱ６をオンにするのに十分大きくなると、前記トランジスタＱ５のベースから電流を引き出すことによって、放電電流を制限する前記トランジスタＱ６と
を備え、
前記コントローラは、前記ブーストコンバータ回路がイネーブルされている間に前記トランジスタＱ５をオフにして電力を節約し、次いで、前記ブーストコンバータ回路がディセーブルされているときに前記トランジスタＱ５をオンにして、前記ブーストコンバータ回路の出力電圧が前記センス抵抗器Ｒ１５によって設定される電流制限下で放電することを可能にする、請求項１８に記載の液晶筆記デバイス。
【請求項２５】
筆記／描画面に圧力を加えることによって画像を形成するコレステリック液晶イーライタであって、コレステリック液晶材料及びポリマーの分散系を含む液晶層と、複数の導電層であり該導電層の間に前記液晶層が配置されている複数の導電層とを備えており、前記イーライタの電子機器が、フォーカルコーニックテクスチャを形成し前記画像を消去する消去電圧波形を前記導電層にわたって印加するように構成されており、前記消去電圧波形が、消去部分及び低速放電部分を含み、
前記電子機器が、
電圧ＶＤＤを有する定電源又は電池と、
電圧ＶＤＤ入力、スイッチＳＷ入力、イネーブルＥＮ出力、ブーストＢＳＴ出力、及びフィードバックＦＢ入力を含むコントローラと、
前記コントローラの前記ＥＮ出力からのイネーブル信号によって制御され、グランドとして参照されるロー側スイッチとして動作するトランジスタＱ２と、
ブーストコンバータ回路であり、前記コントローラの前記ＢＳＴ出力からのブースト信号によって制御されるスイッチとして動作するトランジスタＱ１、インダクタ、ダイオードＤ２、ダイオードＤ２のカソード及び前記導電層の第１層に電気的に接続されているキャパシタＣ１を含み、
前記キャパシタＣ１上の電圧は、前記ブーストコンバータ回路からの出力であり、
前記ブーストコンバータ回路が、前記コントローラの前記ＦＢ入力にフィードバックを提供するように構成されているフィードバック回路を含む、ブーストコンバータ回路と、
前記導電層の第２層と前記トランジスタＱ２との間の経路内に位置する任意選択の電流制限抵抗器と、
前記導電層にまたがって接続されている放電抵抗器Ｒ６と
を備え、
前記画像の消去を指示する制御信号に応答して、
前記コントローラが、グランド基準を前記ブーストコンバータ回路に与える前記トランジスタＱ２をオンにし、
前記フィードバック回路が、前記コントローラに、前記ブーストコンバータ回路から前記キャパシタＣ１の出力上に現れるブーストコンバータ電圧が設定レベルを下回るときを示し、結果として、前記コントローラが、前記トランジスタＱ１をオンにしエネルギーが前記インダクタに貯蔵されるようにする前記ブースト信号をイネーブルするように構成されており、
前記コントローラが続いて前記トランジスタＱ１をオフにすると、前記インダクタに貯蔵されている前記エネルギーが、前記ダイオードＤ２を通じて放電され、前記キャパシタＣ１上の電圧が増大し、前記筆記／描画面にわたる前記消去電圧が増大して、前記消去電圧波形の前記消去部分が形成され、前記放電抵抗器Ｒ６が、前記消去電圧波形の前記低速放電部分を生成する、コレステリック液晶イーライタ。
【請求項２６】
前記コントローラが、前記ＦＢ入力のためのもの、前記ＢＳＴ出力のためのもの、及び前記イネーブルＥＮ出力のためのものの、３つの汎用デジタル入力／出力ピンを備える、請求項２５に記載の液晶筆記デバイス。
【請求項２７】
前記コントローラが、前記消去電圧の印加を開始する前記制御信号を生成するように構成されているユーザ制御式スイッチに結合されている第４の汎用入力／出力ピンを含む、請求項２６に記載の液晶筆記デバイス。
【請求項２８】
前記コントローラがマイクロコントローラである、請求項２５に記載の液晶筆記デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
[001]本開示は、液晶筆記／描画面を消去するために新規の低電力、低コストの駆動回路及びエネルギー効率的な波形を与える液晶筆記デバイスに関する。
【開示の背景】
【０００２】
[002]紙及び鉛筆又は黒板に対するチョークの代替としての筆記デバイスを製造するために様々な技術的アプローチが行われている。最も知られている例は玩具である。１９６０年代に発表されたＥＴＣＨ−Ａ−ＳＫＥＴＣＨ（商標）が、１つのそのようなデバイスである。このデバイスでは、可動スタイラスが画面の内部から粉末材料を除去して、暗い線を作成する。画像は、デバイスを上下逆転させ、振って、表面をならすことによって消去される。別の有名な例は、先端に磁石があるスタイラスが、線を描画するためのペンとして使用される磁気泳動デバイスである、ＭＡＧＮＡ  ＤＯＯＤＬＥ（商標）である。デバイスは、画面の後ろにある薄く長い磁石によって消去される。伝えられるところによると、これらのデバイスは４０００万個を超えて販売されている。
【０００３】
[003]他の液晶筆記デバイスも提案されている。Ｈｉｌｓｕｍに対する米国特許第４，５２５，０３２号が１つのそのような例であり、コレステリック又はスメクチック液晶が、ディスプレイ上でスタイラスがたどる経路を半永久的に記録することを可能にするために使用され、再使用可能な筆記パッドとして使用される。Ｈｉｌｓｕｍによれば、液晶材料の層が、２つの基板の間に包含される。先端を有するスタイラスが、前方基板に接触し、ペン先端に隣接する位置にある液晶層の選択された領域の状態を変化させて、ペンの動きに対応する観察可能な情報を与える。ペンは、尖った先端、加熱された先端、発光する先端、又は、高電圧高インピーダンス源に接続された先端を有し得る。ディスプレイの少なくとも１つの基板は、変形可能、薄型、又は可撓性とすることができ、結果、液晶層は、圧力、熱、光、静電荷、又は電場を局所的に加えることによって、１つの状態から別の状態へと変化され得る。ディスプレイ上の結果生じる画像は、例えば、屈曲、加熱及び冷却など、層を変形させること、又は、電場によって消去される。
【０００４】
[004]Ｈｉｌｓｕｍデバイスによる実際的な問題は、画像の消去である。デバイスを加熱又は屈曲して画像を消去するのは時間がかかり、不便である。Ｈｉｌｓｕｍは、ＡＣ場の周波数がスタイラス又は電極に印加される特別なコレステリック液晶を使用した電子的消去手段を開示している。周波数は、筆記状態又は消去状態を可能にするように変化される。しかしながら、筆記と消去との間のクロスオーバ周波数が温度に強く依存し、周波数及び電圧が非常に高く、多大な電力を消費して電池寿命が非常に制限されるという点において、必然的に問題を伴う。
【０００５】
[005]双安定コレステリック液晶の発見により相当の改善が行われた（米国特許第５，４５３，８６３号を参照されたい）。コレステリック液晶材料は、固有の光学的及び電気光学的特徴を有する。当該コレステリック液晶材料は、液晶（ＬＣ）ダイレクタがらせん軸を中心としてねじれているらせん構造を保持する。反射光は、ＬＣのらせん構造と同じ掌性で円偏光される。コレステリック液晶材料は、それぞれキラルドーパントの濃縮及びネマチックホストの複屈折を通じてらせん状ねじれのピッチを制御することによって、予め選択された波長及び帯域幅のブラッグ反射光向けに調整することができる。入射光が偏光されていない場合、入射光は、反対の掌性を有する２つの円偏光成分に分解され、当該成分のうちの一方が反射される。
【０００６】
[006]コレステリック材料は、典型的には、例えば米国特許第５，４５３，８６３号に記載されているような平面状（planar、プレーナ）又は焦点円錐状（focal conic、フォーカルコーニック）の２つの安定したテクスチャのうちのいずれか一方に電気的に切り替えられる。プレーナテクスチャにおいて、ＬＣのダイレクタ（分子の長軸の方向）は、セルにわたって基板の平面に一様に平行であるが、基板の平面に垂直ならせん状ねじれを有する。選択された波長帯域において光をブラッグ反射するのは、一様なプレーナテクスチャのらせん状ねじれである。フォーカルコーニックテクスチャは、液晶らせん構造の配向を乱す欠陥を包含する。典型的なフォーカルコーニックテクスチャにおいては、欠陥密度は高く、したがって、らせん領域サイズが小さく、配向がランダムであり、結果、ただ散乱性が弱く、衝突する光を反射しない（すなわち、入射光に対して実質的に透過性である）。欠陥構造は、作成されると、位相的に安定であり、電場などの何らかの外力によらない、又は材料を液晶相から等方性に溶融しない限り、除去することができない。したがって、フォーカルコーニックテクスチャは安定したままであり、すべての波長の光を吸収性（通常は黒色）背景へと前方散乱させる。当該双安定構造は、互いの間で電子的に切り替えることができる。基板に垂直に配向された反射性らせん領域（プレーナテクスチャ）の、ランダムな前方散乱領域（フォーカルコーニックテクスチャ）に対する密度を調整するために、様々な切り替え方式を通じて単一の画素内でグレースケールも利用可能である。
【０００７】
[007]コレステリック液晶ディスプレイ（ＬＣＤ）において、液晶は典型的には、特定の間隙に対して離間されている２つの基板の間に挟まれる。基板は、ガラス又はポリマーのいずれかとすることができる。下部基板は、吸光性（黒色又は有色）背景によって塗装される。セル間隙は通常、円筒形又は球形のいずれかであるポリマー又はガラスのスペーサによって設定される。ほとんどのコレステリック液晶ディスプレイにおいて、セル間隙は意図的には変更されない。コレステリックＬＣＤの上部基板を圧迫すると、液晶が変位され（流体はそれほど圧縮性ではないため）、半径方向において領域外に流出するように誘導され得る。コレステリック液晶のフォーカルコーニックテクスチャが流れるように誘導されると、結果もたらされるテクスチャはプレーナ状態であることは、本質的に興味深い。反射性プレーナ状態は、暗色フォーカルコーニック背景と好対照を成す。これが、参照により全体が本明細書に組み込まれる米国特許第６，１０４，４４８号「感圧式液晶光変調デバイス及び材料（Ｐｒｅｓｓｕｒｅ  Ｓｅｎｓｉｔｉｖｅ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌｌｉｎｅ  Ｌｉｇｈｔ  Ｍｏｄｕｌａｔｉｎｇ  Ｄｅｖｉｃｅ  ａｎｄ  Ｍａｔｅｒｉａｌ）」の背後にある原理であり、当該文献は、液晶光変調材料に機械的応力を加えることによって、初期光散乱フォーカルコーニックテクスチャが光反射プレーナテクスチャに変化することを開示している。米国特許第６，１０４，４４８号は、キラルネマチック液晶によって溶解可能であり、分相して、セル構造の厚さを安定させる分離ポリマー領域を形成するポリマーネットワークを開示している。
【０００８】
[008]米国特許第６，１０４，４４８号において、画像は、紐付けされていないスタイラス又は指の爪によってデバイスに筆記することができる。画像全体が、コレステリックデバイスに低電圧ＤＣパルスを印加するボタンを押下することによって消去される。双安定コレステリック材料の利点は、筆記デバイス上に作成される画像が時間とともに劣化せず、消去されるまで電場を印加することなく無限に存続することである。しかしながら、米国特許第６，１０４，４４８号に開示されているように、低電圧ＤＣパルスを使用してコレステリックデバイスを消去すると、デバイスはゴースト発生を受けやすいままになり、消去が完了した後であっても、消去されるべき画像が依然としてかすかに見える。電圧が小さすぎると、画像内の明るいプレーナ領域の一部が明るいプレーナテクスチャ内に残り、電圧が大きすぎると、コレステリック材料の一部がホメオトロピック配向され、結果、パルスが除去されたときに明るいプレーナテクスチャに移行するため、パルスの電圧レベルも正確でなければならない。
【０００９】
[009]ゴースト発生による問題に対処するコレステリック液晶ディスプレイ又はＬＣＤを包含する筆記／描画面のための従来技術の消去波形（例えば、Ｋｅｎｔ  Ｄｉｓｐｌａｙｓ，  Ｉｎｃ．製のＢｏｏｇｉｅ  Ｂｏａｒｄ（登録商標）イーライタに使用されている消去波形）が、図１Ａに示されている。図１Ａのイーライタ（液晶筆記デバイス）は、ディスプレイを消去して暗いフォーカルコーニック状態にするために、それぞれ駆動波形ＶＡ及びＶＢが印加される、Ａ及びＢと指定されている２つの入力を包含する。駆動波形ＶＡ及びＶＢは、３つのレベル、すなわち、０Ｖ、ＶＦＣ（フォーカルコーニック電圧）及びＶＰ（プレーナ電圧）から構成される。上記レベルの各々はゼロ又は正であり、ディスプレイにわたって見られる、結果もたらされる電圧波形（ＶＡ−ＶＢ）は、双極性であり、０Ｖ、±ＶＦＣ、及び±ＶＰのレベルから構成される。結果もたらされる波形内のパルス（正又は負）の典型的な持続時間は１５０ミリ秒（ｍｓ）であり、パルス間には５０ｍｓの間隔がある。
【００１０】
[0010]±ＶＰ（プレーナ電圧）パルスは、以前の画像を一掃するために、プレーナとフォーカルコーニックの両方の初期テクスチャからホメオトロピック状態へと液晶を駆動する。これらの迅速にオフになる（放電する）パルスは独力で、ディスプレイが明るい（反射性）プレーナテクスチャにあるままにする。±ＶＦＣパルスは、新たな筆記／描画に備えてディスプレイを暗い（非反射性）フォーカルコーニックテクスチャに置くために必要とされる。パルス間の時間は、以前の画像のゴースト発生を排除するのを助けるために、液晶内に追加の乱れを生成する機能を有する。パルス間の時間のもう１つの機能は、反対の極性のパルスを印加する前にディスプレイを放電することによって、電力消費を低減することである。結果もたらされる波形のＤＣバランスは、そうでなければディスプレイ内のイオン性不純物に起因して発生するおそれがある障害なしに、ディスプレイが継続的で反復的な切り替えを受けることを可能にする。
【００１１】
[0011]図２は、従来技術の波形を生成するために使用されるディスプレイ駆動回路の概略表現を与える。コレステリック液晶ディスプレイ（ＬＣＤ）筆記／描画面２００（キャパシタとして内部に表されている）は、２つの駆動端子２１０及び２２０を有する。ハイ側ドライバ２５０が、駆動端子２１０及び２２０を高電圧源２４０に接続するために設けられる。ロー側ドライバ２６０が、駆動端子２１０及び２２０をグランドに接続するために設けられる。限流抵抗器２３０（任意選択）が、駆動端子２１０及び２２０とドライバ２５０及び２６０との間に含まれる。駆動端子２１０及び２２０において必要な駆動波形を生成するために、ドライバをイネーブル／ディセーブルするための制御信号２７０〜２７３がシーケンス制御される。協調して、高電圧源２４０は、最初の２つのパルス中にＶＰを出力し、残りのパルスにわたってＶＦＣを出力するように構成されている。
【００１２】
[0012]筆記／描画面を消去するための従来技術は、元来はガラスベースのコレステリックＬＣＤ標識製品向けに開発されていた手法に依拠する。当該製品内のディスプレイは、効率的に消去するために精密な電圧レベルでＤＣバランスのとれた駆動波形を必要としており、駆動波形は多くの場合、消去中、ディスプレイ上に視認できるフラッシュを生成する。
【００１３】
[0013]電子液晶筆記デバイスであり、当該デバイスの可撓性コレステリック液晶筆記／描画面向けに特別に開発された消去機能を有するものを製造することが有用である。当該デバイスは、同時にエネルギー効率を改善し、消去中に視認できるディスプレイのフラッシュを排除しながら、ブーストコンバータ及び駆動回路のサイズ、複雑度及びコストの低減から受益する。
【開示の概要】
【００１４】
[0014]本開示の第１の態様の液晶筆記デバイスは、コレステリック液晶及びポリマーの分散系と、画像を形成するためにコレステリック液晶のテクスチャを変化させる圧力をユーザが加える可撓性基板と、複数の導電層であり該導電層の間に分散系が配置される複数の導電層と、フォーカルコーニックテクスチャを形成し、画像を消去する消去電圧波形を導電層にわたって印加するように構成されている電子回路とを特徴とする。消去電圧波形は、ｉ）消去電圧ＶＥにある消去部分であって、消去電圧ＶＥは、少なくとも、コレステリック液晶のプレーナ・トゥ・ホメオトロピック遷移開始電圧（ＶＰＨ０）程度の高さを有する、消去部分と、ｉｉ）少なくとも１０ミリ秒（ｍｓ）である時間ｔｄにわたって存続する低速放電部分とを含む。「低速放電部分」の意味及び低速放電部分の持続時間は、液晶材料及びイーライタ設計に応じて変化し得るが、従来技術の矩形波形を使用すると発生する消去電圧からゼロへの瞬間的な電圧降下よりも長いことが、当業者によって本開示の読解において認識されよう。消去電圧波形は、コスト及び複雑度がより低い電子機器によって生成することができ、イーライタの従来技術の消去波形よりもエネルギー効率的であり、従来技術のイーライタにおいて使用される消去波形に典型的である、消去中の視認できるフラッシュを排除する。
【００１５】
[0015]Ｋｅｎｔ  Ｄｉｓｐｌａｙｓ，  Ｉｎｃ．製のイーライタとしても知られる、コレステリック液晶を含む電子筆記デバイスは、当業者には本開示に照らして理解されるように、参照により全体が本明細書に組み込まれる米国特許第９，１１６，３７９号並びに米国特許出願公開第２０１０／０２６５２１４号及び米国特許出願公開第２０１６／０３４２０２３号に開示されているイーライタを含む、本開示の低速放電消去及び／又は消去電子機器を利用するように修正することができる。
【００１６】
[0016]１つの実施形態において、単極波形を利用すると、本開示の液晶筆記デバイスは、低コスト、低複雑度、低電力の消去機能を有する。特に、従来技術の駆動回路のハイ側ドライバブロック２５０及びロー側ドライバブロック２６０は各々、実装するために複数の構成要素を必要とする。これらのブロックを排除することによって回路のサイズ及びコストが低減するとともに、生成されなければならない制御信号２７０〜２７３の数を低減することによって、コントローラ（図示せず）のサイズ及びコストが低減する。双極波形を使用する別の実施形態において、液晶筆記デバイスはハイ側／ロー側ドライバブロックを排除せず、さらなる複雑度が加わるが、本主題の利点は、依然として生じる。さらなる利点は、ブースト供給源によって生成されなければならない電圧レベル（ＶＦＣ及びＶＰ）の数及び当該電圧の必要な正確度が低減することに由来する。ＶＰは液晶ダイレクタをホメオトロピック配向させるのに十分に大きい一定の閾値を上回るだけでなければならない一方、ＶＦＣは、従来技術の筆記／描画面によって使用される回路においては良好な暗い状態を達成するために数ボルト以内で正確でなければならない。また最終的に、コレステリック液晶筆記／描画面の静電容量を充電するために各々がエネルギーを必要とする、本開示の消去波形内のパルスの数を低減することによって、よりエネルギー効率的な消去が達成される。パルスの数の任意の低減は、消去中の筆記／描画面の視認できるフラッシュの低減の追加の利点をもたらす。さらに、ホメオトロピック状態にある液晶領域が、明るいプレーナテクスチャではなく暗いフォーカルコーニックテクスチャに遷移することを保証する駆動波形を使用することによって、明るいフラッシュが完全に排除される。
【００１７】
[0017]ここで本開示の第１の態様のより具体的な特徴を参照すると、時間ｔｄは、少なくとも２５ｍｓ、少なくとも５０ｍｓ、少なくとも５６ｍｓ、少なくとも６４ｍｓ、少なくとも８０ｍｓ、少なくとも１５０ｍｓ、少なくとも０．５秒、少なくとも１秒、少なくとも２秒、少なくとも３秒、及び少なくとも１０秒のいずれかである。ｔｄの上記値は例として与えられており、本開示を過度に限定するものとして解釈されるべきではない。もう１つの具体的な特徴は、消去電圧波形が単極波形であることである。さらなる具体的な特徴は、消去電圧波形が双極波形であることである。また別の特徴は、消去電圧ＶＥが、プレーナ・トゥ・ホメオトロピック遷移電圧（ＶＰＨ）とフォーカルコーニック・トゥ・ホメオトロピック遷移電圧（ＶＦＨ）の両方よりも大きいことである。より具体的には、別の特徴は、消去電圧波形の消去部分が、瞬間的であることである。またさらに、特徴は、消去電圧波形が、少なくとも１５０ｍｓである時間ｔｅにわたって存続することである。開示の概要にリストされている特定の特徴は、互いに、代替形態において、及び詳細な説明の特徴と、任意に組み合わせて使用することができることは諒解されたい。本開示の第１の態様の特定の特徴は、本開示の第２の態様及び第３の態様に関連して使用することができ、逆も可能である。
【００１８】
[0018]第１の態様の別の特定の特徴は、電子機器が、（ｉ）ＲＣ放電特性、（ｉｉ）一定の電流での電圧放電、及び（ｉｉｉ）段階的な放電特性のうちの少なくとも１つを有する消去電圧波形の低速放電部分を提供することである。
【００１９】
[0019]第１の態様の他の特定の特徴は、以下のうちのいずれかである。双極波形が、２つ以上のパルスを含み、各上記パルスが上記低速放電部分を含む。別の特徴において、筆記デバイスは、消去するときにプレーナフラッシュがなく、単極消去波形又は双極消去波形のいずれかが使用されるときに、画像の張り付きがない。液晶が明るく見えるプレーナフラッシュは、液晶を駆動してホメオトロピック状態にするのに十分な振幅を有する消去波形の任意の部分の後にプレーナテクスチャが液晶内に形成されるのを防止する低速放電を含めることによって回避することができる。ゴースト発生とも呼ばれ、消去後も見えたままになっている画像の部分を参照する画像の張り付きは、消去電圧波形パラメータを適切に選択することによって回避することができる。
【００２０】
[0020]本開示のすべての態様及び実施形態において、最低の反射度におけるフォーカルコーニックテクスチャへの消去が企図されることは諒解されたい。にもかかわらず、例えば、消去電圧波形の短縮された低速放電部分又は時間ｔｄを使用することによって、任意の様式で達成されるように、本開示の思想及び範囲から逸脱することなく、一定量のグレースケールが、消去されたイーライタにおいて調整され得る。
【００２１】
[0021]さらに、本開示において、消去電圧ＶＥの値は、正又は負とすることができ、別途記述しない限り、いずれの電圧も企図されるとともに、いずれの極性を達成するための修正も企図されることも諒解されたい。
【００２２】
[0022]ここで、第１の態様の電子機器の１つの特定の特徴を説明すると、電子機器は、消去電圧ＶＥにある出力端子を含むブーストコンバータ回路を備える。消去電圧波形は導電層にわたって印加され、消去電圧波形の低速放電部分を生成するように選択される抵抗値にある抵抗器が導電層に対して配置される。
【００２３】
[0023]第１の態様の電子機器の別の特定の特徴において、電子機器は、タイミング回路と、スイッチと、ブーストコンバータ回路に入力される電圧を含む電力を供給するための定電源又は電池とを備える。タイミング回路は、ブーストコンバータ回路が消去電圧ＶＥを出力することを可能にするイネーブル信号をブーストコンバータ回路の入力にタイミング回路が送信することを可能にするスイッチからの信号を検出するように構成されている。
【００２４】
[0024]第１の態様の電子機器のまた別の特定の特徴において、電子機器は、スイッチと、ブーストコンバータ回路に入力される電圧を含む電力を電子回路に供給するための定電源又は電池とを備える。スイッチが有効化される持続時間が、ブーストコンバータ回路が消去電圧ＶＥを出力することを可能にする、ブーストコンバータ回路の入力へのイネーブル信号の持続時間を制御する。
【００２５】
[0025]第１の態様の電子機器のまた別の特定の特徴において、電子機器は、電圧ＶＤＤを供給するための定電源又は電池と、電圧ＶＤＤを加えた消去電圧ＶＥに等しい電圧にある出力端子を含むブーストコンバータ回路とを備える。導電層のうちの一方が、上記出力端子の電圧にあり、導電層のうちの他方が、電圧ＶＤＤにある。抵抗器が、消去電圧波形の低速放電部分の所望の持続時間を生成するように構成される。
【００２６】
[0026]本開示の第２の態様において、コレステリック液晶イーライタが、筆記／描画面に圧力を加えることによって、画像を形成し、コレステリック液晶材料及びポリマーの分散系を含む液晶層を備える。複数の導電層であり該導電層の間に液晶層が配置されている複数の導電層が設けられている。イーライタの電子機器は、フォーカルコーニックテクスチャを形成し画像を消去する消去電圧波形を導電層にわたって印加するように構成されている。消去電圧波形は、消去部分及び低速放電部分を含む。電子機器は、
・電圧ＶＤＤを有する定電源又は電池と、
・電圧ＶＤＤ入力、スイッチＳＷ入力、イネーブルＥＮ出力、ブーストＢＳＴ出力、フィードバックＦＢ入力及び任意選択の放電ＤＣＨＧ出力を含むコントローラと、
・コントローラのイネーブルＥＮ出力からのイネーブル信号によって制御されるスイッチとして動作するトランジスタＱ３と、
・コントローラのＢＳＴ出力からのブースト信号によって制御されるスイッチとして動作するトランジスタＱ１、ダイオード、トランジスタＱ３とダイオードとの間に位置するインダクタ、及び筆記／描画面と並列のキャパシタＣ１を含むブーストコンバータ回路であって、
ブーストコンバータ回路は、ブーストコンバータ回路からのブーストコンバータ出力電圧に基づいてコントローラのＦＢ入力にフィードバックを提供するように構成されているフィードバック回路を含む、ブーストコンバータ回路と、
・任意選択的にコントローラのＤＣＨＧ出力からの放電信号の制御下にある放電回路と
を備える。
【００２７】
[0027]画像の消去を指示する制御信号がスイッチＳＷ入力に印加されるのに応答して、コントローラは、電圧ＶＤＤをブーストコンバータ回路に印加するトランジスタＱ３をオンにする。フィードバック回路は、フィードバックＦＢ入力を介してコントローラに、ブーストコンバータ出力電圧が設定レベルを下回るときを示し、結果として、コントローラは、トランジスタＱ１をオンにしエネルギーがインダクタに貯蔵されるようにするＢＳＴ出力からの信号をイネーブルする。コントローラが続いてトランジスタＱ１をオフにすると、インダクタに貯蔵されているエネルギーが、ダイオードを通じて放電され、キャパシタＣ１上の消去電圧が増大し、並列な筆記／描画面内の消去電圧が増大し、消去電圧波形の消去部分が形成され、放電回路は、消去電圧波形の低速放電部分を生成する。
【００２８】
[0028]システムコントローラは、本開示においてはマイクロコントローラとして記載されているが、例えば、適切に設計された状態機械によって実施されるコントローラ論理を有するフィールドプログラマブルゲートアレイ（ＦＰＧＡ）又は特定用途向け集積回路（ＡＳＩＣ）に基づくデバイスなど、他のタイプのコントローラタイプが使用されてもよいことが理解される。
【００２９】
[0029]ここで本開示の第２の態様の特定の特徴を説明すると、フィードバック回路は、ブーストコンバータ出力電圧のスケーリングされた電圧として、コントローラへのＦＢ入力を生成するように構成されている抵抗分圧器を含み、ブーストコンバータ出力電圧は、ＶＦＢのスケーリングされた値に調整する。ＶＦＢは、コントローラがブーストコンバータ回路をポンピングすること又はポンピングしないことによってＦＢ入力を調整する電圧レベルである。ブーストコンバータ回路のポンピングは、ＢＳＴの信号上で一連のパルスを出力し、各パルスは、ブーストコンバータ出力電圧が設定レベルに達するまで、キャパシタＣ１上の電圧を増大させる。
【００３０】
[0030]本開示の第２の態様の別の特定の特徴において、フィードバック回路は、ツェナーダイオード及び抵抗器を含む。フィードバック回路は、ブーストコンバータ出力電圧をＶＦＢ＋ＶＺに調整するように構成されており、ＶＺはツェナーダイオード電圧であり、ＶＦＢは、コントローラがブーストコンバータ回路をポンピングすること／ポンピングしないことによってＦＢ入力を調整する電圧レベルである。ブーストコンバータ回路のポンピングは、ＢＳＴの信号上で一連のパルスを出力し、各パルスは、ブーストコンバータ出力電圧が設定レベルに達するまで、キャパシタＣ１上の電圧を増大させる。
【００３１】
[0031]本開示の第２の態様のまた別の特定の特徴において、放電回路は、消去電圧波形の低速放電部分にＲＣ放電特性を与えるように構成されている抵抗器を含む。
【００３２】
[0032]本開示の第２の態様のさらなる特定の特徴において、放電回路は、抵抗器と、コントローラから出力される放電信号の制御下にあるスイッチとして動作するトランジスタＱ４とを含む。コントローラは、ブーストコンバータ回路がイネーブルされている間にトランジスタＱ４をオフにして電力を節約し、次いで、ブーストコンバータ回路がディセーブルされているときにトランジスタＱ４をオンにして、ブーストコンバータ回路の出力電圧が抵抗器を通じて放電することを可能にする。
【００３３】
[0033]本開示の第２の態様の別の特定の特徴において、放電回路は、一定の電流で放電電圧によって消去電圧波形の低速放電部分を形成するように構成されている。
【００３４】
[0034]第２の態様のまたさらなる特徴として、放電回路は、コントローラのＤＣＨＧ出力からの放電信号の制御下にある電流制限スイッチとして動作するトランジスタＱ５を含む。センス抵抗器Ｒ１５が、トランジスタＱ５を通じてブーストコンバータ回路の出力から放電されている電流に比例する電圧を生成する。トランジスタＱ６は、センス抵抗器にわたる電圧がトランジスタＱ６をオンにするのに十分大きくなると、トランジスタＱ５のベースから電流を引き出すことによって、放電電流を制限する。コントローラは、ブーストコンバータ回路がイネーブルされている間にトランジスタＱ５をオフにして電力を節約し、次いで、ブーストコンバータ回路がディセーブルされているときにトランジスタＱ５をオンにして、ブーストコンバータ回路の出力電圧が、センス抵抗器Ｒ１５によって設定される電流制限下で放電することを可能にする。
【００３５】
[0035]本開示の第３の態様において、コレステリック液晶イーライタが、筆記／描画面に圧力を加えることによって、画像を形成し、コレステリック液晶材料及びポリマーの分散系を含む液晶層を備える。複数の導電層であり該導電層の間に液晶層が配置されている複数の導電層が設けられている。イーライタの電子機器は、フォーカルコーニックテクスチャを形成し画像を消去する消去電圧波形を導電層にわたって印加するように構成されている。消去電圧波形は、消去部分及び低速放電部分を含む。電子機器は、
・電圧ＶＤＤを有する定電源又は電池と、
・電圧ＶＤＤ入力、スイッチＳＷ入力、イネーブルＥＮ出力、ブーストＢＳＴ出力、及びフィードバックＦＢ入力を含むコントローラと、
・コントローラのＥＮ出力からのイネーブル信号によって制御され、グランドとして参照されるロー側スイッチとして動作するトランジスタＱ２と、
・ブーストコンバータ回路であり、コントローラのＢＳＴ出力からのブースト信号によって制御されるスイッチとして動作するトランジスタＱ１、インダクタ、ダイオードＤ２、ダイオードＤ２のカソード及び導電層の第１層に電気的に接続されているキャパシタＣ１を含み、
キャパシタＣ１上の電圧は、上記ブーストコンバータ回路からの出力であり、
ブーストコンバータ回路は、コントローラのＦＢ入力にフィードバックを提供するように構成されているフィードバック回路を含む、ブーストコンバータ回路と、
・導電層の第２層とトランジスタＱ２との間の経路内に位置する任意選択の限流抵抗器と、
・導電層にまたがって接続されている放電抵抗器Ｒ６と
を備える。
【００３６】
[0036]画像の消去を指示する制御信号に応答して、コントローラは、グランド基準をブーストコンバータ回路に与えるトランジスタＱ２をオンにする。フィードバック回路は、コントローラに、ブーストコンバータ回路からキャパシタＣ１の出力上に現れるブーストコンバータ電圧が設定レベルを下回るときを示し、結果として、コントローラは、トランジスタＱ１をオンにしエネルギーがインダクタに貯蔵されるようにするブースト信号をイネーブルするように構成されている。コントローラが続いてトランジスタＱ１をオフにすると、インダクタに貯蔵されているエネルギーが、ダイオードＤ２を通じて放電され、キャパシタＣ１上の電圧が増大し、筆記／描画面にわたる消去電圧が増大して消去電圧波形の消去部分が形成され、放電抵抗器Ｒ６は、消去電圧波形の低速放電部分を生成する。
【００３７】
[0037]本開示の第３の態様の特定の特徴を説明すると、コントローラは、ＦＢ入力のためのもの、ＢＳＴ出力のためのもの、及びイネーブルＥＮ出力のためのものの、３つの汎用デジタル入力／出力ピンを備える。
【００３８】
[0038]また別の特徴は、コントローラが、消去電圧の印加を開始する制御信号を生成するように構成されているユーザ制御式スイッチに結合されている第４の汎用入力／出力ピンを含むことである。
【００３９】
[0039]さらなる特徴において、コントローラはマイクロコントローラである。
【００４０】
[0040]本明細書に記載されている本発明の実施例の特徴及び利点は、添付の図面を参照することによって、以下の詳細な説明を読むと、本発明分野に関係する当業者に明らかとなる。
【図面の簡単な説明】
【００４１】
【図１Ａ】[0041]図１Ａは、従来技術のイーライタを消去するために、それぞれ筆記／描画面の２つの端子（Ａ及びＢ）に印加される電圧波形ＶＡ及びＶＢを示す図である。
【図１Ｂ】[0041]図１Ｂは、筆記／描画面の電気光学的応答曲線を与える図である。
【００４２】
【図２】[0042]図２は、図１Ａの波形を生成するために使用される筆記／描画面駆動回路のブロック図である。
【００４３】
【図３】[0043]図３Ａ、３Ｂ、３Ｃ及び３Ｄは、本開示の主題の低速放電を用いる４つの単極消去波形のうちの１つを示す図である。
【００４４】
【図４】[0044]図４は、本開示による図３Ａの波形を実施するための電子機器のブロック図である。
【００４５】
【図５】[0045]図５は、図３Ａ、図３Ｂ、図３Ｃ、及び図３Ｄの消去波形のすべてを生成するように適合可能である、本開示の液晶筆記デバイスのコントローラベースのシステムを示す図である。
【００４６】
【図６】[0046]図６Ａ及び６Ｂは、図５のフィードバック回路の複数の実施態様のうちの１つを示す図である。
【００４７】
【図７】[0047]図７Ａ、７Ｂ及び７Ｃは、図５の放電回路の複数の実施態様のうちの１つを示す図である。
【００４８】
【図８】[0048]図８は、消去間でフィードバック回路、放電回路、及びＬＣＤの電源を切るためにロー側スイッチを使用する、本開示の液晶筆記デバイスのコントローラベースのシステムの別の態様を示す図である。
【００４９】
【図９】[0049]図９Ａ、９Ｂ、９Ｃ及び９Ｄは、本開示の主題の低速放電を用いる４つのＤＣバランスのとれた消去波形のうちの１つを示す図である。
【００５０】
【図１０】[0050]図１０は、図９Ａ、図９Ｂ、及び図９Ｃの消去波形のすべてを生成するように適合可能である、本開示の液晶筆記デバイスの筆記／描画面駆動回路のブロック図である。
【００５１】
【図１１】[0051]図１１は、本開示による図９Ａの波形を実施するための液晶筆記デバイスの筆記／描画面駆動回路のブロック図の別の態様を示す図である。
【詳細な説明】
【００５２】
[0052]本開示の液晶筆記デバイスは、コレステリック液晶及びポリマーの分散系を含む液晶層と、画像を形成するためにコレステリック液晶の反射率を変化させる圧力をユーザが加える可撓性基板と、複数の導電層であり該導電層の間に液晶層が配置される複数の導電層と、消去電圧波形を導電層にわたって印加するように構成されている電子回路とを特徴とし、消去電圧波形は、低速放電部分を含み、コレステリック液晶内にフォーカルコーニックテクスチャを形成し、画像を消去する。
単極消去波形
【００５３】
[0053]図１Ｂは、２つの初期状態、すなわち、液晶材料がプレーナテクスチャにある最大反射（明るい）状態１００、及び、液晶材料がフォーカルコーニックテクスチャにある最小反射（暗い）状態１１０のうちのいずれかに基づく筆記／描画面の結果としての反射率に対する、筆記／描画面にわたって印加される１５０ミリ秒などの所与の持続時間の方形電圧パルスの効果を示す電気光学的応答曲線を与える。初期の明るい状態から、例えば１マイクロメートルのセル厚あたり約０．５〜２ボルトの範囲内の適切な閾値電圧１２０のパルスが、液晶材料の少なくとも一部分を、フォーカルコーニックテクスチャへと変化させ、当該材料の反射率を低減させる。例えば１マイクロメートルのセル厚あたり約１〜６ボルトの範囲内の別の閾値電圧、すなわちプレーナ−フォーカルコーニック遷移電圧（ＶＰＦ）１３０のパルスが、液晶材料を暗い状態へと変化させる。明るい状態と暗い状態との間では、反射率は、２つの状態の間の反射率値の連続であるグレースケールに沿って変動する。ＶＰＦよりも大きく、別の閾値、すなわち、例えば１マイクロメートル（ミクロン）のセル厚あたり約２〜９ボルトの範囲内の別の閾値電圧、すなわちプレーナ・トゥ・ホメオトロピック遷移開始電圧（ＶＰＨ０）１４０を下回るパルスが、液晶材料を暗い状態へと変化させる。ＶＰＨ０において、最初は明るい状態にある材料の少なくとも一部分が、パルスの終わりにおいてホメオトロピック配向して明るい状態に切り替わり、結果として、暗い状態よりも大きい反射率を有する光学状態になる。さらに大きい閾値電圧、すなわちプレーナ・トゥ・ホメオトロピック遷移電圧（ＶＰＨ）１５０において、最初は明るい状態にある材料のすべてが、パルスの終わりにおいてホメオトロピック配向して明るい状態に戻り、結果として、筆記／描画面が最大反射（明るい）状態に戻る。
【００５４】
[0054]最初の暗い状態１１０から、典型的にはＶＰＨ０よりもわずかに大きい閾値電圧、すなわち、フォーカルコーニック・トゥ・ホメオトロピック遷移開始電圧（ＶＦＨ０）１６０を下回るパルスが、液晶材料を暗い状態のままにする。ＶＦＨ０において、最初は暗い状態にある材料の少なくとも一部分が、パルスの終わりにおいてホメオトロピック配向して明るい状態に切り替わり、結果として、暗い状態よりも大きい反射率を有する光学状態になる。さらに大きい閾値電圧、すなわちフォーカルコーニック・トゥ・ホメオトロピック遷移電圧（ＶＦＨ）１７０において、最初は暗い状態にある材料のすべてが、パルスの終わりにおいてホメオトロピック配向して明るい状態に切り替わり、結果として、筆記／描画面が最大反射（明るい）状態に切り替わる。例えば、１マイクロメートル（ミクロン）のセル厚あたり約４〜１３ボルトの範囲内のフォーカルコーニック・トゥ・ホメオトロピック遷移電圧は、典型的にはＶＰＨよりもわずかに大きい。
【００５５】
[0055]光学状態の間で材料を駆動するのに必要なマイクロメートル（ミクロン）あたりの電圧は、材料の組成に応じて変化し得ること、ただし、必要な電圧の決定は本開示に照らした当該技術分野における技能の範疇に十分に収まることは理解されたい。
【００５６】
[0056]従来技術のイーライタの筆記／描画面を消去するために使用される図１Ａの消去波形は、図１Ｂなどの電気光学的応答曲線を使用して電子的にアドレスされるグラフィックディスプレイ向けに開発された消去技法に基づき、ＶＰは概ねＶＦＨ以上に選択され、ＶＦＣは、電子機器における公差、並びに、ディスプレイ製造公差及び温度に起因するＶＰＦ及びＶＰＨ０閾値レベルのシフトを所与として良好なフォーカルコーニックが達成されることを保証するために、ＶＰＦとＶＰＨ０との間の中間レベルにおいて選択される。新たな画像の前にディスプレイ全体が消去されるように更新される上記グラフィックディスプレイは、行ごとに電子的に筆記される。新たな画像が表示されるまでユーザが待たなければならない時間を最小限に抑えるために、消去は高速である必要があった。加えて、上記タイプのディスプレイは、場合によっては連続的に、コンピュータ制御下で更新されるため、ディスプレイは、更新の回数及び頻度に関して厳密な寿命要件があった。しかしながら、イーライタの筆記／描画面はグラフィックディスプレイとは別様に使用及び操作される。典型的な使用において、本開示のイーライタ（液晶筆記デバイス）の筆記／描画面は、スタイラスを持った手で圧力を加えることによって筆記又は描画され、多くの場合は短時間の集中的活動の間の延長した間隔を伴って、ユーザによって手動で消去される（消去スイッチを作動させることによる完全消去）。ディスプレイを不定期に消去することには、ＤＣバランスがとれていない消去波形を使用するときであってもディスプレイの寿命を保持するという回復効果がある。加えて、ユーザは消去が筆記のための空白ページを提示すると期待し、より長い持続時間の消去（当該時間中、筆記／描画面が空白に見える）が許容可能になる。
【００５７】
[0057]本開示は、電子的にアドレスされるグラフィックディスプレイとイーライタの筆記／描画面との間の上記の使用法及び動作モデルの差が、異なる消去メカニズムを可能にするという知見に基づく。十分に大きい電場を迅速に除去することによって、電子的にアドレスされるグラフィックＬＣＤ内のコレステリック液晶が明るいプレーナテクスチャに切り替わる一方、電場を低速に除去することによって、コレステリック液晶が暗いフォーカルコーニックテクスチャに切り替わることが、長い間知られていた（米国特許第５，４３７，８１１号を参照されたい）。しかしながら、今まで、ディスプレイをフォーカルコーニックテクスチャに切り替えるための上記低速に低減される電場のメカニズムの使用の利点及び適用可能性は、イーライタにおける使用に対しては認識されず、適用されていなかった。代わりに、当業者は、失効した米国特許第６，１０４，４４８号まで遡る長い時間にわたってイーライタが存在していたにもかかわらず、上記グラフィックコレステリックＬＣＤの設計による異なる方向の精密な消去電圧レベル及び迅速な電圧除去にリードされていた。
【００５８】
[0058]図３Ａ〜図３Ｄは、本開示のイーライタの筆記／描画面の適切な消去波形の４つの例を与える。当該単極波形は、単一の電圧レベルＶＥが、ブースト源から生成されることを必要とし、波形がＶＥから０Ｖへと降下する、波形の低速放電部分を含む。ＶＥレベル３１０における波形持続時間は時間ｔｅである。図１Ｂは、方形電圧パルスの電気光学的応答曲線上で閾値を規定しているが、持続時間ｔｅの方形パルスについて得られるときの当該閾値は、ＶＥの適切な値を決定する文脈においても有用である。ホメオトロピック配向する任意の領域は、漸進的放電によってフォーカルコーニックに切り替わり、一方で、ホメオトロピック配向しない他の領域は直接的にフォーカルコーニックに切り替わるため、ＶＥに使用される電圧は、少なくともプレーナ・トゥ・ホメオトロピック遷移開始電圧（ＶＰＨ０）程度の高さを有するべきである。低速放電は、直接的にフォーカルコーニックに切り替わるディスプレイのすべての領域が、当該遷移に適した電圧レベルを経験することを保証し、ディスプレイ均一性に関する要件が軽減される。方形パルスに基づく従来技術の波形は、暗い状態に切り替わるためにＶＰＨ０よりも大きい振幅のパルスを使用することができないことに留意されたい。最後に、プレーナ・トゥ・ホメオトロピック遷移電圧（ＶＰＨ）とフォーカルコーニック・トゥ・ホメオトロピック遷移電圧（ＶＦＨ）の両方を上回るＶＥの電圧は、ゴースト発生の排除において最大の効果を及ぼすために材料のすべてをホメオトロピック配向させ、ディスプレイ全体が、低速放電を通じてホメオトロピック配向から暗いフォーカルコーニックテクスチャへと切り替わるという点において有利である。消去電圧ＶＥは範囲ではなく最小閾値のみによって制約されるため、有利には、厳密に正確な要件はない。
【００５９】
[0059]時間ｔｅ＞０であり、特に、ｔｅは少なくとも約１５０ｍｓである。例えば、２μｍのセル間隙を有する筆記／描画面上の２３ＶのＶＥ及び１０Ｖ／μｍのＶＦＨを使用した室温試験は、時間ｔｄの低速放電部分３２０、３２０’、３２０’’の波形持続時間が十分に長い限り、ＶＥレベルに達したのを受けて直ちに放電を開始することによって消去することができることを示した。当該事例において、理論に縛られることは望まれないが、ｔｅは極小又は非常に短いものであり得る。しかしながら、ｔｅの典型的な値は１５０ｍｓとすることができる。例えば図３Ｂに示す定電流放電の低速放電部分３２０’（室温、ｔｅ＝１５０ｍｓ、ＶＥ＝２３Ｖを使用）は、ｔｄが約５６〜６８ｍｓの範囲内であるときに良好な消去が開始され、より長い持続時間の放電を使用するときに、良好な消化が達成されたことを示した。別の例において、図３Ａに示すＲＣ放電の低速放電部分３２０（室温、ｔｅ＝１５０ｍｓ、ＶＥ＝２３Ｖを使用）は、ｔｄが約６４〜８０ｍｓの範囲内であるときに良好な消去が開始され、より長い持続時間の放電を使用するときに、良好な消化が達成されたことを示した。当該事例において、放電は約５〜６のＲＣ時定数後に完了したと考えられ、単一のＲＣ時定数は、電圧が最初の値のｅ−１（＝０．３６７９）倍まで放電するのにかかる時間として定義される。放電抵抗器をディセーブルする方法を有していなかったプロトタイプにおいて、ＲＣ放電部分３２０は約３秒のｔｄを使用して、負荷をＶＥ部分の最小値に保持した。理論に縛られることは望まれないが、すべての実施形態において、より長い持続時間ｔｅ及びｔｄがゴースト発生を回避し、温度の変動に対応し得る。低速放電部分３２０、３２０’、３２０’’の持続時間ｔｄは、少なくとも１０ｍｓ、少なくとも２５ｍｓ、少なくとも５０ｍｓ、少なくとも５６ｍｓ、少なくとも６４ｍｓ、少なくとも８０ｍｓ、少なくとも１５０ｍｓ、少なくとも０．５秒、少なくとも１秒、少なくとも２秒、少なくとも３秒、及び少なくとも１０秒のいずれかである。例えば、最小値における定電流放電について、低速放電部分３２０’の持続時間ｔｄは、５６〜６８ｍｓの範囲内であり、消去は低速放電のより長い持続時間にわたって良好なままである。ＲＣ放電について、最小値において低速放電部分３２０の持続時間ｔｄは、６４〜８０ｍｓの範囲内であり、消去は低速放電のより長い持続時間にわたって良好なままである。駆動波形パラメータ（大きさＶＥ、ＶＥ部分の持続時間ｔｅ、及び低速放電の持続時間ｔｄ）は、使用される特定の液晶及びポリマーの性質及び量並びに温度に応じて変化し、本開示に照らして当業者が容易に決定することができる。図３Ａ〜図３Ｄは原寸に比例して描かれておらず、本開示を限定するために使用されるべきではない、経時的な電圧挙動の近似である。図３の波形の低速放電部分３２０、３２０’、又は３２０’’は、波形のＶＥ電圧部分３１０よりも短く又は長く、さらにははるかに長くてもよい。波形の低速放電部分の勾配及び形状も、本開示の主題の思想及び範囲から逸脱することなく、図面に示されているものから変化してもよい。
【００６０】
[0060]図３Ａの波形３２０の低速放電部分は、液晶静電容量にわたって電圧を放電するために、筆記／描画面端子２１０及び２２０にわたって配置される単純な抵抗器を使用して生成される。図３Ｂの波形３２０’の低速放電部分は、定電流において液晶静電容量にわたって電圧を放電するように構成されている追加の回路を使用して生成される。最後に、図３Ｃの波形３２０’’の低速放電部分は、一連のステップレベルから構成される調整可能な放電特性を生成するために、（図３Ａ又は図３Ｂのものと同様の方法を使用して）液晶静電容量にわたって電圧を断続的に放電するための追加の制御部を使用して生成される。図３Ａ、図３Ｂ、及び図３Ｃの消去電圧波形の各々は、相対的な形状の相違にもかかわらず、波形を、従来技術のイーライタ（例えば、図１Ａ参照）及びグラフィックディスプレイに使用される方形消去電圧パルスとははるかに異なるものにする、低速放電部分によって特徴付けられる。
【００６１】
[0061]図３Ａ、図３Ｂ、及び図３Ｃの消去波形は、単一の駆動パルスしかない（液晶静電容量は１度しか充電されない）ため、エネルギー効率的である。さらに、単一の低速費放電される駆動パルスはプレーナテクスチャを生成しないため、イーライタ上にフラッシュは存在しない。しかしながら、図３Ｄに示すように、本開示の消去波形はまた、２つ以上の駆動パルスを含んでもよい。図３Ｄは図３Ｂのタイプのパルスを複数示しているが、図３Ａ、図３Ｂ、又は図３Ｃのパルスの任意のタイプ又はタイプの組み合わせが使用されてもよい。いくつかの事例において、パルスは、図３Ｄに示すように、第１のパルスと、第２のパルスとの間の時間間隔３３０によって分離され得る。他の場合において、パルス間の時間間隔３３０は、ゼロまで低減されてもよい。また他の場合には、第３のパルスのＶＥレベル３１０における波形持続時間が、第２のパルスの低速放電部分３２０’が完了する前に始まる図３Ｄに示すように、先行するパルスが完全に放電される前に次のパルスが始まるように、パルス３２０、３２０’、又は３２０’’の低速放電部分は短縮されてもよい。追加のパルスを使用することによって、各パルスのエネルギー消費が追加されることと引き換えに、ゴースト発生に対するさらなる保護が与えられ得る。複数のパルスを用いても、低速放電がプレーナテクスチャの形成を防止するため、消去中に明るいフラッシュは存在しない。
電子機器
【００６２】
[0062]図４は、図３Ａの消去波形を実施する液晶筆記デバイス４００のブロック図を示す。デバイスは、デバイスに給電するための電池４１０を含む。筆記／描画面２００（ＬＣＤ）を消去するようにデバイスをトリガするためにユーザによってスイッチ４２０が有効化される。本明細書におけるすべての実施形態において、「筆記／描画面」及び「ＬＣＤ」という用語は、コレステリック液晶及びポリマーの分散系並びに任意選択のスペーサを含む液晶層と、画像を形成するためにコレステリック液晶のテクスチャを変化させる圧力をユーザが加える可撓性基板と、複数の導電層であり該導電層の間に液晶層が配置される複数の導電層とを含むイーライタ構造と交換可能に使用される。さらに、本明細書におけるすべての実施形態において、駆動端子２１０及び２２０は各々、液晶層が間に配置される２つの導電層のうちの別個の導電層に接続され、結果、駆動端子にわたる電圧は、ディスプレイにわたる電圧、筆記／描画面にわたる電圧、導電層にわたる電圧、又は、液晶静電容量にわたる電圧と交換可能に使用される。スイッチ４２０の作動は、タイミング回路４３０によって検出され、タイミング回路は、固定時間量にわたってブースト回路４４０のイネーブル入力ＥＮにイネーブル信号をアサートする。タイミング回路は自明に、スイッチ４２０をブースト回路４４０イネーブル入力ＥＮに直接的に接続することができ、当該事例において、タイミングは、ユーザがスイッチを押している持続時間によって制御される。代替的に、タイミングは、ＲＣ回路、ワンショット（単安定マルチバイブレータ）、又は、所望の持続時間のイネーブル信号をブースト回路４４０のイネーブル信号ＥＮに与えるための、当業者によく知られている他の手段を使用して制御されてもよい。ブースト回路４４０は、イネーブル信号ＥＮがアサートされるときは出力ＯＵＴにおいて消去電圧ＶＥをサポートするための電流をソースし、アサートされないときはゼロ電流をソースする。筆記／描画面駆動端子２１０は、ブースト回路４４０の出力ＯＵＴに接続され、端子２２０はグランドに接続され、ブースト回路４４０がイネーブルされている間、筆記／描画面２００にわたって電圧ＶＥが現れる。筆記／描画面端子２１０及び２２０にわたって配置されている抵抗器Ｒは、ブースト回路４４０がディセーブルされると、特定の液晶ディスプレイに基づいて所望の放電率を生成するようなサイズにされる。同等に、ブースト回路４４０は、イネーブル信号ＥＮがアサートされるときは出力ＯＵＴにおいて消去電圧−ＶＥをサポートするための電流をシンクし、アサートされないときはゼロ電流をシンクする反転構成において使用され得る。したがって、消去メカニズムは、単極パルスのいずれかの極性によって動作することができる。ブースト回路は、液晶層を消去電圧ＶＥまで迅速に充電する。ブースト回路がイネーブルされている時間中、ブースト回路は、抵抗器Ｒによって流出される、置き換えるべき電荷を連続的に提供することによって、筆記／描画面２００にわたる電圧を消去電圧ＶＥに保持する。ブースト回路がもはやイネーブルされなくなると、抵抗器Ｒによって流出される電荷が、図３Ａに示すように、電圧を降下させる。
【００６３】
[0063]代替的な実施形態において、図４のブースト回路は、ブースト回路がディセーブルされているときに出力ＯＵＴにおいて電池電圧ＶＤＤをサポートするための電流をソースする。当該事例において、端子２２０のグランド接続は、ＶＤＤへの接続と置き換えることができ、結果ブーストコンバータがディセーブルされ、液晶静電容量が抵抗器Ｒを通じて放電してしまうと、筆記／描画面２００（両方ともＶＤＤにある端子２１０及び２２０）にわたって０Ｖが現れる。（ＶＥ＋ＶＤＤ）の電圧を出力するようにブースト回路を適合させることによって、ブースト回路がイネーブルされるときに筆記描画／面にわたって所望の消去電圧ＶＥが現れることが可能になり、端子２１０は（ＶＥ＋ＶＤＤ）にあり、端子２２０はＶＤＤにある。図３Ａの消去波形は、筆記／描画面２００にわたって生成され（端子２１０の電圧−端子２２０の電圧）、ブーストコンバータがディセーブルされると端子２１０は抵抗器Ｒを通じてＶＤＤへと低速に放電する。
マイクロコントローラベースのシステム
【００６４】
[0064]マイクロコントローラ５１０（例えば、Ｔｅｘａｓ  Ｉｎｓｔｒｕｍｅｎｔｓ  ＭＳＰ４３０Ｇ２１１１）を特徴とする代替的な実施形態が、図５に示されている。電力（ＶＤＤ）が、定電源又は直接的に電池からデバイスに供給される。ユーザは、マイクロコントローラ５１０に、ノーマリーハイＳＷ入力をマイクロコントローラ５１０ローにプルするスイッチＳ１を作動させる（例えば、押下する）ことによって、筆記／描画面を消去するようにシグナリングする。マイクロコントローラ内のファームウェアが、この変化を検出し、任意選択的に信号をデバウンスした後、筆記／描画面２００（ＬＣＤ）への所望の消去波形の生成を開始する。当該実施形態において、マイクロコントローラ５１０は、図４のタイミング回路４３０及びブースト回路４４０の機能を実施する。
【００６５】
[0065]消去波形の生成の第１のステップは、マイクロコントローラ５１０が、ＥＮ信号を使用してスイッチとして動作する（ノーマリーオフ）トランジスタＱ３をオンにすることであり、回路の残りの部分への電力がイネーブルされる。Ｌ１、Ｄ１、Ｒ２、Ｑ１、Ｃ１、及びフィードバック回路５２０が、マイクロコントローラ５１０によって制御される電圧ブーストコンバータ回路５４０の構成要素であることが、当業者には諒解されよう。動作時の当該回路の目的は、キャパシタＣ１上に、且つ筆記／描画面２００と並列にＶＤＤよりも大きい電圧（消去波形電圧ＶＥ）を生成することである。フィードバック回路５２０は、ＦＢ信号を使用して、Ｃ１上のブーストコンバータ回路５４０の出力電圧が設定レベル、当該事例においてはＶＥを下回るか否かをマイクロコントローラ５１０に示す。設定レベルを下回っている間、マイクロコントローラ５１０は、ＢＳＴ信号上で一連のパルスを出力し、各パルスは、設定レベルに達するまで、キャパシタＣ１上の電圧をわずかに増大させる。電圧ＶＤＤにあるＢＳＴ信号上の各パルスは、電流がインダクタＬ１を通じて流れるようにし、インダクタにエネルギーを貯蔵するスイッチとして動作するトランジスタＱ１をオンにする。続いて、パルスの終わりにＢＳＴをクリアして０Ｖを出力するようにすることによってトランジスタＱ１がオフにされると、当該エネルギーはダイオードＤ１を通じてキャパシタＣ１へと流れ、キャパシタ上の電圧が増大する。小さい順電圧がブースト回路の効率を増大させるため、典型的には、ダイオードＤ１にはショットキーダイオードが好ましい。ＢＳＴ信号は、キャパシタＣ１上の、したがってまた筆記／描画面２００上の電圧を効率的に増大させるために、選択される回路構成要素及び電圧入力／出力レベルに適した周波数及びデューティサイクルにおいてパルシングするように調節される。キャパシタＣ１上の電圧が設定レベルに達すると、電圧が設定レベルを下回って減少しており、設定レベルを再び確立するために１つ又は複数の追加のパルスが必要であることをフィードバック回路が示すまで、ＢＳＴ上のパルスは停止する。
【００６６】
[0066]代替的なフィードバック回路実施態様５２０及び５２０’が、図６Ａ及び図６Ｂに与えられる。抵抗分割フィードバック回路が、図６Ａに与えられる。当該回路は、（１＋Ｒ８／Ｒ７）＊ＶＦＢのブーストコンバータ出力電圧をもたらし、ＶＦＢは、マイクロコントローラ５１０が（ＢＳＴ出力をパルシングすること／パルシングしないことによって）ブーストコンバータをポンピングすること／ポンピングしないことを介してＦＢ入力を調整する電圧レベルである。（１＋Ｒ８／Ｒ７）の値は、ＶＦＢ及び必要な出力電圧レベル（ＶＥ）に基づいて容易に５〜２５に及ぶことができる。出力電圧レベルの設定におけるＶＦＢによる大きい（１＋Ｒ８／Ｒ７）値の乗算は、出力電圧における大きい誤差を回避するために、高度に正確なＶＦＢを必要とする。典型的には、高度に正確なＶＦＢは、ＶＦＢの調整に使用するための内部コンパレータ及び電圧基準を有するマイクロコントローラを必要とする。従来技術のデバイスは、典型的には、ＶＦＣ（フォーカルコーニック消去）電圧レベルを正確に生成するために、上記構成要素を含んでいたことに留意されたい。
【００６７】
[0067]ツェナーダイオードＤ２を組み込んでいる特に適したフィードバック回路実施態様５２０’が図６Ｂに示されている。当該回路によって、ブーストコンバータ出力電圧は（ＶＦＢ＋ＶＺ）に調整され、ＶＺはツェナーダイオード電圧である。当該回路において、大きいスケール係数を乗算することなく出力電圧にＶＦＢの不確実性が追加される。ＶＦＢの不確実性が追加されることによって、単一の電圧耐性レベルＶＥのみがブーストコンバータによって生成されることを必要とする新たな消去波形と組み合わせて、入力ＦＢのためにマイクロコントローラ５１０上の汎用デジタル入力／出力ピンを使用することが可能になり、電圧基準及びコンパレータが必要なくなる。
【００６８】
[0068]代替的な放電回路実施態様５３０、５３０’、５３０’’が、図７Ａ〜図７Ｃに与えられる。放電回路の目的は、ＶＥから、消去波形の１つ又は複数のパルスの終わりにおける０Ｖまでの低速放電部分を生成することであり、筆記／描画面２００が暗いフォーカルコーニックテクスチャに切り替わる。図７Ａの回路は、単純な抵抗器Ｒ１０から構成され、結果として、ブーストコンバータがオフにされると、周知のＲＣ電圧放電応答がもたらされる。当該フィードバック回路は、放電回路制御入力５３２においてマイクロコントローラ５１０からの放電（ＤＣＨＧ）信号を必要とせず、場合によって、より小型のマイクロコントローラデバイスを使用することが可能になる。
【００６９】
[0069]図７Ａの放電回路の些細な欠点は、ブーストコンバータがイネーブルされており、ＶＥを生成している間に、ブーストコンバータ出力から抵抗器Ｒ１０を通じて電流が引き込まれることである。図７Ｂの放電回路５３０’は、放電回路制御入力５３２におけるマイクロコントローラ５１０からの放電（ＤＣＨＧ）信号の制御下でスイッチとして動作するトランジスタＱ４を追加することによって当該欠点を是正する。マイクロコントローラ５１０は、ブーストコンバータがイネーブルされている間に低速放電のためにトランジスタＱ４をオフにして電力を節約し、次いで、ブーストコンバータがディセーブルされているときにトランジスタＱ４をオンにして、出力電圧が抵抗器Ｒ１２を通じて放電することを可能にする。
【００７０】
[0070]図７Ｃの放電回路５３０’’は、電流制限スイッチとして動作するトランジスタＱ５を特徴とする。マイクロコントローラは、ブーストコンバータがイネーブルされているときにトランジスタＱ５をオフにして（放電回路制御入力５３２に０Ｖが供給される）電力を節約し、次いで、ブーストコンバータがディセーブルされているときに低速放電のためにトランジスタＱ５をオンにする（放電回路制御入力５３２にＶＤＤが供給される）。センス抵抗器Ｒ１５にわたる電圧は、ブーストコンバータ出力から放電されている電流に比例する。抵抗器Ｒ１５の値は、トランジスタＱ６が所望の放電電流においてオンになるように調節することができる。より大きい放電電流がトランジスタＱ６をオンにすると、トランジスタＱ５のベースから電流が引き出され、放電電流を所望のレベルまで低減するフィードバックが生成される。当該放電回路は、図３Ｂに示す消去波形を生成するために使用することができる。
【００７１】
[0071]図７Ｂ及び図７Ｃの回路のいずれかは、図３Ｃに示すタイプの消去波形を生成するために使用することができる。当該タイプの低速放電部分３２０’’を有する消去波形は、出力電圧を低速放電部分３２０’’内の個々のステップレベルの各々まで低減するためにマイクロコントローラ５１０からのＤＣＨＧ信号をパルシングすることによって作成することができる。
【００７２】
[0072]図３Ｄに示すタイプの消去波形は、図６Ａ〜図６Ｂのフィードバック回路及び図７Ａ〜図７Ｃの放電回路を有する図５のマイクロコントローラベースのシステムを使用して実施され得る。図３Ｄは、図３Ｂからの定電流放電タイプの複数のパルスを示しているが、図３Ａ及び図３Ｃに示すタイプの複数のパルスも実施されてもよいことは理解されたい。マイクロコントローラがプログラム可能であることによって、遅延及び追加のパルスの実装が、本開示に照らして当業者によって容易に実施されるファームウェア開発まで縮小される。
【００７３】
[0073]図８は、消去間で筆記／描画面２００（ＬＣＤ）にわたる電圧が存在しないことも保証しながら、フィードバック及び放電回路が消去間でＶＤＤから電力を消費することを防止するために、ハイ側スイッチ（例えば、図５のトランジスタＱ３）ではなく、スイッチとして動作するロー側トランジスタＱ２が使用される追加の実施形態を提示する。マイクロコントローラ５１０’（当該事例ではマイクロチップＰＩＣ  １２Ｆ５０９）は、ブーストコンバータ回路機能がイネーブルされており、ＶＥを生成しているときにトランジスタＱ２をオンにするために汎用Ｉ／ＯピンＧＰ２からのＥＮ信号を使用する。上記によって、抵抗器Ｒ３にグランド基準を与えることによってフィードバック回路がイネーブルされ、また、端子２２０にグランド基準を与えることによって筆記／描画面２００にわたってＶＥが現れることが可能になる。トランジスタＱ２が十分な持続時間にわたってオフにされると、筆記／描画面２００の端子２１０及び２２０の両方がＶＤＤの電池ＢＴ１の電圧レベルになり（筆記／描画面にわたって０Ｖ）、フィードバック信号がマイクロコントローラ５１０’の汎用Ｉ／ＯピンＧＰ４に向かうことに留意されたい。抵抗器Ｒ６は放電回路として機能し、常に筆記／描画面端子２１０及び２２０にわたって接続される。抵抗器Ｒ４は限流抵抗器として機能する。汎用Ｉ／Ｏ  ＧＰ３、ＧＰ４、及びＧＰ５は、図５について説明したように、それぞれＳＷ入力、ＦＢ信号入力、及びＢＳＴ信号出力に使用される。
双極消去波形
【００７４】
[0074]いくつかの実施形態において、低速放電消去波形の利点とＤＣバランスのとれた波形の利点とを組み合わせることが望ましい場合がある。例えば、ホワイトボードとして使用される大きい形式のイーライタは、ＤＣバランスのとれた波形を使用することを必要とする使用モデル及び寿命要件を有し得るが、駆動回路コストはあまり問題にならない。エネルギーの低減、フラッシュの低減、電圧レベルの数の低減、及び必要な電圧正確度の低減における低速放電消去波形の利点は、依然として望ましい。
【００７５】
[0075]図９Ａ〜図９Ｄは、反対の極性の第２の同一の消去パルスを含めることによって、ＤＣバランスがとれている低速放電消去波形の４つの例を与える。図１０は、適切な放電回路５３０、５３０’、又は５３０’’を図２の従来技術のディスプレイ駆動回路に追加することによって図９Ａ〜図９Ｃの波形を実施する方法の例を与える。図１０の２つの放電回路は同一であり、制御信号２７４及び２７５によって有効化される。さらに、高電圧源２４０が、消去電圧ＶＥを出力するように構成される。
【００７６】
[0076]図９Ａ〜図９Ｃの消去波形は、ハイ側ドライバ制御信号２７０及びロー側ドライバ制御信号２７３が、時間ｔｅのＶＥレベルにある波形部分３１０にわたって電圧＋ＶＥ（ＶＥにある端子２１０及び０Ｖにある端子２２０）まで筆記／描画面を充電することを可能にすることによって、生成することができる。当該時点の後、ハイ側ドライバ制御信号２７０は、ディセーブルされ得、＋ＶＥ電圧パルスの低速放電部分３２０、３２０’、３２０’’にわたって放電回路制御信号２７４がイネーブルされ得る。パルス放電時間ｔｄの後、すべてのドライバ制御信号２７０〜２７５が、パルス間の遅延部分３３０にわたってディセーブルされ得る。
【００７７】
[0077]反対の極性の第２の駆動パルスは、駆動回路の残り半分を使用して同等の様式で生成される。ハイ側ドライバ制御信号２７１及びロー側ドライバ制御信号２７２をイネーブルすることは、時間ｔｅの−ＶＥレベルにある波形部分３１０にわたって電圧−ＶＥ（０Ｖにある端子２１０及びＶＥにある端子２２０）まで筆記／描画面を充電する。当該時点の後、ハイ側ドライバ制御信号２７１は、ディセーブルされ得、−ＶＥ電圧パルスの低速放電部分３２０、３２０’、３２０’’にわたって放電回路制御信号２７５がイネーブルされ得る。パルス放電時間ｔｄの後、すべてのドライバ制御信号２７０〜２７５がディセーブルされ得る。
【００７８】
[0078]図７Ａの放電回路５３０は、図９ＡのＲＣ放電特性を生成するために使用することができる。単極の事例と同様に、当該放電回路は、制御信号２７４及び２７５を必要とせず、しかし、引き換えに、消去波形の定電圧３１０の部分中に高電圧源２４０から電流が引き込まれる。同等の効果を、筆記／描画面端子２１０及び２２０にわたって配置された抵抗器によって生成することもできる。図７Ｂの放電回路５３０’は、消去波形の定電圧３１０の部分中にＲ１２を通じて放電をディセーブルするためのスイッチとして動作されるトランジスタＱ４を使用することによって、図９Ａの消去波形の定電圧３１０の部分中の望ましくない放電を是正する。
【００７９】
[0079]図７Ｃの放電回路５３０’’は、単極の場合の定電流放電特性と同様に、図９Ｂの定電流放電特性を生成するために使用することができる。最後に、図９Ｃの波形３２０’’の低速放電部分は、一連のステップレベルから構成される調整可能な放電特性を生成するために、（放電回路５３０’又は５３０’’を使用して）液晶静電容量にわたって電圧を断続的に放電するための追加の制御部を使用して生成される。
【００８０】
[0080]別の実施形態において、図２の従来技術の駆動回路が、図９Ｄの消去波形を生成するように修正される。特に、高電圧源２４０が、消去電圧ＶＥを出力するように構成され、ロー側ドライバ２６０に接続されている限流抵抗器２３０が、持続時間ｔｄの所望のＲＣ放電特性３２０を生成する値に増大される。上記より大きい値の抵抗器は、場合によっては許容可能な性能対コストトレードオフであり得る、２つのパルスの多大なＲＣ充電特性３０５をもたらす。
【００８１】
[0081]図２の従来技術の駆動回路に対する修正が、図１１に与えられる。当該実施態様は、図９Ａの消去波形を実施する効率的な方法を提供する。当該実施態様は、ダイオード２３２及び抵抗器２３４によって、図２の回路を修正する。高電圧源２４０が、消去電圧ＶＥを出力するように構成される。反対側の対応するロー側ドライバ２６０及びハイ側ドライバ２５０がイネーブルされるとき、筆記／描画面２００の充電が、ダイオード２３２を通じて迅速に行われる。しかしながら、両方のロー側ドライバ２６０がイネーブルされ、ハイ側ドライバ２５０のいずれもがイネーブルされないとき、波形３２０の放電部分が生じる。いずれかの極性のパルスについて、ダイオード２３２の１つが電流を遮断していることになり、放電電流が対応する放電抵抗器２３４に通される。放電抵抗器２３４のサイズは、所望のＲＣ特性放電持続時間を生成するような大きさにすることができる。
【００８２】
[0082]本開示の主題は、特定の実施例及び実施形態を使用して上述されたが、開示されている主題の範囲から逸脱することなく、様々な代替形態を使用することができ、均等物を本明細書に記載されている要素及び／又はステップに代えることができることが、当業者には理解されよう。開示されている主題を、主題の範囲から逸脱することなく、特定の状況又は特定の需要に適合させるために、修正を行うことができる。本開示が本明細書に記載されている特定の実施態様及び実施形態に限定されず、特許請求の範囲には、開示されているか否かにかかわらず、これに含まれるすべての実施形態を包含する最も広い文言上又は均等論上の解釈が与えられることが意図されている。
【図１Ａ】
2021512582.tif 000002
【図１Ｂ】
2021512582.tif 000003
【図２】
2021512582.tif 000004
【図３】
2021512582.tif 000005
【図４】
2021512582.tif 000006
【図５】
2021512582.tif 000007
【図６Ａ】
2021512582.tif 000008
【図６Ｂ】
2021512582.tif 000009
【図７Ａ】
2021512582.tif 000010
【図７Ｂ】
2021512582.tif 000011
【図７Ｃ】
2021512582.tif 000012
【図８】
2021512582.tif 000013
【図９】
2021512582.tif 000014
【図１０】
2021512582.tif 000015
【図１１】
2021512582.tif 000016
【手続補正書】
【提出日】令和2年12月2日(2020.12.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
液晶筆記デバイスであって、
コレステリック液晶及びポリマーの分散系と、
画像を形成するために前記コレステリック液晶のテクスチャを変化させる圧力をユーザが加える可撓性基板と、
複数の導電層であり該導電層の間に前記分散系が配置される複数の導電層と、
フォーカルコーニックテクスチャを形成し前記画像を消去する消去電圧波形を前記導電層にわたって印加するように構成されている電子機器であり、
前記消去電圧波形が、
ｉ）消去電圧ＶＥにある消去部分であり、前記消去電圧ＶＥがＶＰＨ０以上であり、ＶＰＨ０は、前記コレステリック液晶のプレーナ・トゥ・ホメオトロピック遷移開始電圧であり、前記消去部分と同じ持続時間と周期性を有する基準方形パルスを印加するときに、プレーナテクスチャの前記コレステリック液晶の一部がホメオトロピックテクスチャに変化する場合の第１の最小電圧である、消去部分と、
ｉｉ）少なくとも１０ｍｓである時間ｔｄにわたって存続する低速放電部分と、
を含む、電子機器と、
を備えており、
前記電子機器が、前記消去電圧ＶＥにある出力端子を含むブーストコンバータ回路を備え、前記消去電圧波形が前記導電層にわたって印加され、前記消去電圧波形の前記低速放電部分を生成するように選択される抵抗値にある抵抗器を含む、液晶筆記デバイス。
【請求項２】
前記時間ｔｄが、少なくとも２５ｍｓ、少なくとも５０ｍｓ、少なくとも５６ｍｓ、少なくとも６４ｍｓ、少なくとも８０ｍｓ、少なくとも１５０ｍｓ、少なくとも０．５秒、少なくとも１秒、少なくとも２秒、少なくとも３秒、及び少なくとも１０秒のいずれかである、請求項１に記載の液晶筆記デバイス。
【請求項３】
前記消去電圧波形が単極波形である、請求項１に記載の液晶筆記デバイス。
【請求項４】
前記消去電圧波形が双極波形である、請求項１に記載の液晶筆記デバイス。
【請求項５】
前記消去電圧波形が、複数の前記消去部分であり対応する複数の低速放電部分を伴う複数の前記消去部分を含む、請求項１に記載の液晶筆記デバイス。
【請求項６】
前記消去電圧ＶＥがＶＰＨより大きく前記消去電圧ＶＥがＶＦＨより大きく、ＶＰＨがプレーナ・トゥ・ホメオトロピック遷移電圧であり、ＶＦＨがフォーカルコーニック・トゥ・ホメオトロピック遷移電圧である、請求項１に記載の液晶筆記デバイス。
【請求項７】
前記消去電圧波形の前記消去部分が少なくとも１５０ｍｓである時間ｔｅにわたって存続する、請求項１に記載の液晶筆記デバイス。
【請求項８】
前記電子機器が、タイミング回路と、スイッチと、前記ブーストコンバータ回路に入力される電圧を含む電力を供給するための定電源又は電池とを備え、
前記タイミング回路は、前記ブーストコンバータ回路が前記消去電圧ＶＥを出力することを可能にするイネーブル信号を前記ブーストコンバータ回路の入力に前記タイミング回路が送信することを可能にする前記スイッチからの信号を検出するように構成されている、請求項１に記載の液晶筆記デバイス。
【請求項９】
前記電子機器が、スイッチと、前記ブーストコンバータ回路に入力される電圧を含む電力を前記電子回路に供給するための定電源又は電池とを備え、前記スイッチが有効化される持続時間が、前記ブーストコンバータ回路が前記消去電圧ＶＥを出力することを可能にする、前記ブーストコンバータ回路の入力へのイネーブル信号の持続時間を制御する、請求項１に記載の液晶筆記デバイス。
【請求項１０】
液晶筆記デバイスであって、
コレステリック液晶及びポリマーの分散系と、
画像を形成するために前記コレステリック液晶のテクスチャを変化させる圧力をユーザが加える可撓性基板と、
複数の導電層であり該導電層の間に前記分散系が配置される複数の導電層と、
フォーカルコーニックテクスチャを形成し前記画像を消去する消去電圧波形を前記導電層にわたって印加するように構成されている電子機器であり、
前記消去電圧波形が、
ｉ）消去電圧ＶＥにある消去部分であり、前記消去電圧ＶＥがＶＰＨ０以上であり、ＶＰＨ０は、前記コレステリック液晶のプレーナ・トゥ・ホメオトロピック遷移開始電圧であり、前記消去部分と同じ持続時間と周期性を有する基準方形パルスを印加するときに、プレーナテクスチャの前記コレステリック液晶の一部がホメオトロピックテクスチャに変化する場合の第１の最小電圧である、消去部分と、
ｉｉ）少なくとも１０ｍｓである時間ｔｄにわたって存続する低速放電部分と、
を含む、電子機器と、
を備えており、
前記電子機器が、前記消去電圧波形の前記低速放電部分に定電流での電圧放電を与える、請求項１に記載の液晶筆記デバイス。
【請求項１１】
液晶筆記デバイスであって、
コレステリック液晶及びポリマーの分散系と、
画像を形成するために前記コレステリック液晶のテクスチャを変化させる圧力をユーザが加える可撓性基板と、
複数の導電層であり該導電層の間に前記分散系が配置される複数の導電層と、
フォーカルコーニックテクスチャを形成し前記画像を消去する消去電圧波形を前記導電層にわたって印加するように構成されている電子機器であり、
前記消去電圧波形が、
ｉ）消去電圧ＶＥにある消去部分であり、前記消去電圧ＶＥがＶＰＨ０以上であり、ＶＰＨ０は、前記コレステリック液晶のプレーナ・トゥ・ホメオトロピック遷移開始電圧であり、前記消去部分と同じ持続時間と周期性を有する基準方形パルスを印加するときに、プレーナテクスチャの前記コレステリック液晶の一部がホメオトロピックテクスチャに変化する場合の第１の最小電圧である、消去部分と、
ｉｉ）少なくとも１０ｍｓである時間ｔｄにわたって存続する低速放電部分と、
を含む、電子機器と、
を備えており、
前記電子機器が、電圧ＶＤＤを供給するための定電源又は電池と、電圧ＶＤＤを加えた前記消去電圧ＶＥに等しい電圧にある出力端子を含むブーストコンバータ回路とを備え、前記導電層のうちの一方が、前記出力端子の電圧にあり、前記導電層のうちの他方が、前記電圧ＶＤＤにあり、抵抗器が、前記消去電圧波形の前記低速放電部分の所望の持続時間を生成するように構成されている、請求項１に記載の液晶筆記デバイス。
【請求項１２】
筆記／描画面に圧力を加えることによって画像を形成するコレステリック液晶イーライタであって、コレステリック液晶材料及びポリマーの分散系を含む液晶層と、複数の導電層であり該導電層の間に前記液晶層が配置されている複数の導電層とを備えており、前記イーライタの電子機器が、フォーカルコーニックテクスチャを形成し前記画像を消去する消去電圧波形を前記導電層にわたって印加するように構成されており、前記消去電圧波形が、消去部分及び低速放電部分を含み、
前記電子機器が、
電圧ＶＤＤを有する定電源又は電池と、
電圧ＶＤＤ入力、スイッチＳＷ入力、イネーブルＥＮ出力、ブーストＢＳＴ出力、フィードバックＦＢ入力及び任意選択の放電ＤＣＨＧ出力を含むコントローラと、
前記コントローラの前記イネーブルＥＮ出力からのイネーブル信号によって制御されるスイッチとして動作するトランジスタＱ３と、
ブーストコンバータ回路であり、前記コントローラの前記ＢＳＴ出力からのブースト信号によって制御されるスイッチとして動作するトランジスタＱ１、ダイオード、前記トランジスタＱ３と前記ダイオードとの間に位置するインダクタ、及び前記筆記／描画面と並列のキャパシタＣ１を含み
前記ブーストコンバータ回路が、前記ブーストコンバータ回路からのブーストコンバータ出力電圧に基づいて前記コントローラの前記ＦＢ入力にフィードバックを提供するように構成されているフィードバック回路を含む、ブーストコンバータ回路と、
任意選択的に前記コントローラの前記ＤＣＨＧ出力からの放電信号の制御下にある放電回路と
を備え、
前記画像の消去を指示する制御信号が前記スイッチＳＷ入力に印加されるのに応答して、
前記コントローラが、前記電圧ＶＤＤを前記ブーストコンバータ回路に印加する前記トランジスタＱ３をオンにし、
前記フィードバック回路が、前記フィードバックＦＢ入力を介して前記コントローラに、前記ブーストコンバータ出力電圧が設定レベルを下回るときを示し、結果として、前記コントローラが、前記トランジスタＱ１をオンにしエネルギーが前記インダクタに貯蔵されるようにする前記ＢＳＴ出力からの前記信号をイネーブルし、
前記コントローラが続いて前記トランジスタＱ１をオフにすると、前記インダクタに貯蔵されている前記エネルギーが、前記ダイオードを通じて放電され、前記キャパシタＣ１上の前記消去電圧が増大し、並列な前記筆記／描画面内の前記消去電圧が増大し、前記消去電圧波形の前記消去部分が形成され、前記放電回路が、前記消去電圧波形の前記低速放電部分を生成する、コレステリック液晶イーライタ。
【請求項１３】
前記消去電圧波形の前記消去部分が瞬間的である、請求項１２に記載の液晶筆記デバイス。
【請求項１４】
前記電子機器が、前記消去電圧波形の前記低速放電部分に段階的な放電特性を与える、請求項１２に記載の液晶筆記デバイス。
【請求項１５】
前記フィードバック回路が、前記ブーストコンバータ出力電圧のスケーリングされた電圧として、前記コントローラへの前記ＦＢ入力を生成するように構成されている抵抗分圧器を含み、
前記ブーストコンバータ出力電圧が、ＶＦＢのスケーリングされた値に調整し、ＶＦＢが、前記コントローラが前記ブーストコンバータ回路をポンピングすること又はポンピングしないことによって前記ＦＢ入力を調整する電圧レベルであり、
前記ブーストコンバータ回路の前記ポンピングが、前記ＢＳＴの信号上で一連のパルスを出力し、各パルスは、前記ブーストコンバータ出力電圧が前記設定レベルに達するまで、キャパシタＣ１上の電圧を増大させる、請求項１２に記載の液晶筆記デバイス。
【請求項１６】
前記フィードバック回路が、ツェナーダイオード及び抵抗器を含み、前記フィードバック回路が、前記ブーストコンバータ出力電圧をＶＦＢ＋ＶＺに調整するように構成されており、
ＶＺがツェナーダイオード電圧であり、ＶＦＢが、前記コントローラが前記ブーストコンバータ回路をポンピングすること／ポンピングしないことによってＦＢ入力を調整する電圧レベルであり、
前記ブーストコンバータ回路の前記ポンピングが、前記ＢＳＴの信号上で一連のパルスを出力し、各パルスは、前記ブーストコンバータ出力電圧が前記設定レベルに達するまで、キャパシタＣ１上の電圧を増大させる、請求項１２に記載の液晶筆記デバイス。
【請求項１７】
前記放電回路が、前記消去電圧波形の前記低速放電部分にＲＣ放電特性を与えるように構成されている抵抗器を含む、請求項１２に記載の液晶筆記デバイス。
【請求項１８】
前記放電回路が、抵抗器と、前記コントローラから出力される前記放電信号の制御下にあるスイッチとして動作するトランジスタＱ４とを含み、
前記コントローラは、前記ブーストコンバータ回路がイネーブルされている間に前記トランジスタＱ４をオフにして電力を節約し、次いで、前記ブーストコンバータ回路がディセーブルされているときに前記トランジスタＱ４をオンにして、前記ブーストコンバータ回路の出力電圧が前記抵抗器を通じて放電することを可能にする、請求項１２に記載の液晶筆記デバイス。
【請求項１９】
前記放電回路が、定電流で電圧を放電することによって、前記消去電圧波形の前記低速放電部分を形成するように構成されている、請求項１２に記載の液晶筆記デバイス。
【請求項２０】
前記放電回路が、
前記コントローラの前記ＤＣＨＧ出力からの前記放電信号の制御下にある電流制限スイッチとして動作するトランジスタＱ５と、
前記トランジスタＱ５を通じて前記ブーストコンバータ回路の出力から放電されている電流に比例する電圧を生成するセンス抵抗器Ｒ１５と、
前記センス抵抗器にわたる電圧がトランジスタＱ６をオンにするのに十分大きくなると、前記トランジスタＱ５のベースから電流を引き出すことによって、放電電流を制限する前記トランジスタＱ６と
を備え、
前記コントローラは、前記ブーストコンバータ回路がイネーブルされている間に前記トランジスタＱ５をオフにして電力を節約し、次いで、前記ブーストコンバータ回路がディセーブルされているときに前記トランジスタＱ５をオンにして、前記ブーストコンバータ回路の出力電圧が前記センス抵抗器Ｒ１５によって設定される電流制限下で放電することを可能にする、請求項１２に記載の液晶筆記デバイス。
【請求項２１】
筆記／描画面に圧力を加えることによって画像を形成するコレステリック液晶イーライタであって、コレステリック液晶材料及びポリマーの分散系を含む液晶層と、複数の導電層であり該導電層の間に前記液晶層が配置されている複数の導電層とを備えており、前記イーライタの電子機器が、フォーカルコーニックテクスチャを形成し前記画像を消去する消去電圧波形を前記導電層にわたって印加するように構成されており、前記消去電圧波形が、消去部分及び低速放電部分を含み、
前記電子機器が、
電圧ＶＤＤを有する定電源又は電池と、
電圧ＶＤＤ入力、スイッチＳＷ入力、イネーブルＥＮ出力、ブーストＢＳＴ出力、及びフィードバックＦＢ入力を含むコントローラと、
前記コントローラの前記ＥＮ出力からのイネーブル信号によって制御され、グランドとして参照されるロー側スイッチとして動作するトランジスタＱ２と、
ブーストコンバータ回路であり、前記コントローラの前記ＢＳＴ出力からのブースト信号によって制御されるスイッチとして動作するトランジスタＱ１、インダクタ、ダイオードＤ２、ダイオードＤ２のカソード及び前記導電層の第１層に電気的に接続されているキャパシタＣ１を含み、
前記キャパシタＣ１上の電圧は、前記ブーストコンバータ回路からの出力であり、
前記ブーストコンバータ回路が、前記コントローラの前記ＦＢ入力にフィードバックを提供するように構成されているフィードバック回路を含む、ブーストコンバータ回路と、
前記導電層の第２層と前記トランジスタＱ２との間の経路内に位置する任意選択の電流制限抵抗器と、
前記導電層にまたがって接続されている放電抵抗器Ｒ６と
を備え、
前記画像の消去を指示する制御信号に応答して、
前記コントローラが、グランド基準を前記ブーストコンバータ回路に与える前記トランジスタＱ２をオンにし、
前記フィードバック回路が、前記コントローラに、前記ブーストコンバータ回路から前記キャパシタＣ１の出力上に現れるブーストコンバータ電圧が設定レベルを下回るときを示し、結果として、前記コントローラが、前記トランジスタＱ１をオンにしエネルギーが前記インダクタに貯蔵されるようにする前記ブースト信号をイネーブルするように構成されており、
前記コントローラが続いて前記トランジスタＱ１をオフにすると、前記インダクタに貯蔵されている前記エネルギーが、前記ダイオードＤ２を通じて放電され、前記キャパシタＣ１上の電圧が増大し、前記筆記／描画面にわたる前記消去電圧が増大して、前記消去電圧波形の前記消去部分が形成され、前記放電抵抗器Ｒ６が、前記消去電圧波形の前記低速放電部分を生成する、コレステリック液晶イーライタ。
【請求項２２】
前記コントローラが、前記ＦＢ入力のためのもの、前記ＢＳＴ出力のためのもの、及び前記イネーブルＥＮ出力のためのものの、３つの汎用デジタル入力／出力ピンを備える、請求項２１に記載の液晶筆記デバイス。
【請求項２３】
前記コントローラが、前記消去電圧の印加を開始する前記制御信号を生成するように構成されているユーザ制御式スイッチに結合されている第４の汎用入力／出力ピンを含む、請求項２２に記載の液晶筆記デバイス。
【請求項２４】
前記コントローラがマイクロコントローラである、請求項２１に記載の液晶筆記デバイス。
【国際調査報告】
2021512582.tif 000017
2021512582.tif 000018
2021512582.tif 000019