(57)【要約】本出願は、表示パネル、ディスプレイ及び表示端末に関し、表示パネルは、画素回路が設けられた基板と、複数の第１の開口を有する画素定義層と、隣接するサブ画素行における各サブ画素がずれて配列し、及び／又は、隣接するサブ画素列における各サブ画素がずれて配列し、複数のサブ画素を形成するために複数の前記第１の開口内に設けられた発光構造層と、画素回路上に設けられ、複数の第１の電極を含み、画素回路が第１の電極と一対一対応し、サブ画素が第１の電極と一対一対応する第１の電極層と、発光構造層の上方に設けられ、表面電極である第２の電極と、走査線が画素回路に電圧を提供して画素回路の開閉を制御し、画素回路がオンになる時に、データ線からの駆動電流が第１の電極に直接提供されて、サブ画素の発光を制御し、画素回路にいずれも接続された走査線及びデータ線と、を備える。【選択図】図１
2021513106.tif 000002
【特許請求の範囲】
【請求項１】
表示パネルであって、
画素回路が設けられた基板と、
複数の第１の開口を有する画素定義層と、
前記複数のサブ画素は複数のサブ画素行及び複数のサブ画素列を形成し、隣接するサブ画素行における各サブ画素がずれて配列し、及び／又は、隣接するサブ画素列における各サブ画素がずれて配列し、複数のサブ画素を形成するために複数の第１の開口内に設けられた発光構造層と、
前記画素回路上に設けられ、複数の第１の電極を含み、前記画素回路が前記第１の電極と一対一対応し、前記サブ画素が前記第１の電極と一対一対応する第１の電極層と、
前記発光構造層の上方に設けられ、表面電極である第２の電極と、
走査線が前記画素回路に電圧を提供して前記画素回路の開閉を制御し、前記画素回路がオンになる時に、前記サブ画素の発光を制御するよう、データ線からの駆動電流が前記第１の電極に直接提供されて、前記画素回路にいずれも接続された走査線及びデータ線と、を備えることを特徴とする表示パネル。
【請求項２】
前記サブ画素の第１の電極は前記データ線と同じ層に設けられ、前記第１の電極と前記データ線は同じプロセスステップで形成され、前記データ線は対応する第１の電極の間に巻設され、且つ前記データ線の辺は前記第１の電極の辺と平行ではないことを特徴とする請求項１に記載の表示パネル。
【請求項３】
前記データ線は前記第１の電極の下方に設けられ、前記基板上の前記データ線の投影は第１の投影であり、前記基板上の前記サブ画素の発光構造層の投影は第２の投影であり、各前記第１の投影はいずれも複数の前記第２の投影を通過することを特徴とする請求項１に記載の表示パネル。
【請求項４】
前記画素回路はスイッチングデバイスのみを含むことを特徴とする請求項１に記載の表示パネル。
【請求項５】
前記画素回路内のスイッチングデバイスの数は１つであり、前記スイッチングデバイスは第１端、第２端、及び制御端を含み、前記走査線は前記スイッチングデバイスの制御端に接続され、前記データ線は前記スイッチングデバイスの第１端に接続され、前記第１の電極は前記スイッチングデバイスの第２端に接続されることを特徴とする請求項４に記載の表示パネル。
【請求項６】
前記第１の電極は陽極で、前記第２の電極は陰極であり、前記スイッチングデバイスは駆動薄膜トランジスタであり、前記第１端は前記駆動薄膜トランジスタのソース又はドレインで、前記第２端は前記駆動薄膜トランジスタのドレイン又はソースであり、前記制御端は前記駆動薄膜トランジスタのゲートであり、前記駆動薄膜トランジスタはトップゲート構造又はボトムゲート構造であることを特徴とする請求項５に記載の表示パネル。
【請求項７】
前記駆動薄膜トランジスタは酸化物薄膜トランジスタ又は低温多結晶シリコン薄膜トランジスタであってもよいことを特徴とする請求項６に記載の表示パネル。
【請求項８】
前記第１の電極、第２の電極、データ線、及び走査線のうちの１つまたは複数は、透明な導電性材料で製造され、前記透明な導電性材料の光透過率は９０％よりも大きいことを特徴とする請求項６に記載の表示パネル。
【請求項９】
前記透明な導電性材料は、酸化インジウムスズ、酸化インジウム亜鉛、銀ドープ酸化インジウムスズ又は銀ドープ酸化インジウム亜鉛であることを特徴とする請求項８に記載の表示パネル。
【請求項１０】
前記ゲート材料が透明な導電性材料である場合、前記走査線と前記ゲートは同じプロセスステップで形成され、又は、
前記ゲート材料が金属材料である場合、前記走査線は前記ゲートの上方又は下方に設けられることを特徴とする請求項９に記載の表示パネル。
【請求項１１】
複数の前記走査線は第１の方向に沿って延び、複数の前記データ線は第２の方向に沿って延び、前記第１の方向と第２の方向は交差することを特徴とする請求項４に記載の表示パネル。
【請求項１２】
隣接する前記走査線間は第１の間隔を有し、前記第１の間隔は連続的又は断続的に変化し、
及び／又は、隣接するデータ線間は第２の間隔を有し、前記第２の間隔は連続的又は断続的に変化することを特徴とする請求項１１に記載の表示パネル。
【請求項１３】
前記走査線の幅は連続的又は断続的に変化し、
及び／又は、前記データ線の幅は連続的又は断続的に変化することを特徴とする請求項１１に記載の表示パネル。
【請求項１４】
前記延伸方向での前記走査線の２つの辺はいずれも波状であり、前記２つの辺のピークは対向して設置され、且つトラフは対向して設置され、及び／又は、
前記延伸方向での前記データ線の２つの辺はいずれも波状であり、前記２つの辺のピークは対向して設置され、且つトラフは対向して設置されることを特徴とする請求項１１に記載の表示パネル。
【請求項１５】
前記走査線のトラフの対向位置に第１の接続部が形成され、前記第１の接続部は短冊状であり、前記第１の接続部は、前記走査線と前記スイッチングデバイスとの電気的接続領域であり、及び／又は、
前記データ線のトラフの対向位置に第２の接続部が形成され、前記第２の接続部は短冊状であり、前記第２の接続部は、前記データ線と前記スイッチングデバイスとの電気的接続領域であることを特徴とする請求項１４に記載の表示パネル。
【請求項１６】
少なくとも第１の表示領域と第２の表示領域を含み、各表示領域はいずれも動的又は静的画像を表示することに用いられ、前記第１の表示領域の下方に感光性デバイスを設けることができるディスプレイであって、
前記第１の表示領域に請求項１−１５のいずれか一項に記載の表示パネルが設けられ、前記第２の表示領域に設けられた表示パネルはパッシブマトリクス有機発光ダイオード表示パネル又はアクティブマトリクス有機発光ダイオード表示パネルであることを特徴とするディスプレイ。
【請求項１７】
第１の表示領域の解像度は前記第２の表示領域よりも低く、
前記画素定義層は、前記第１の表示領域内に前記複数の第１の開口を定義し、前記第２の表示領域内に複数の第２の開口を定義し、前記第２の開口の面積は前記第１の開口の面積よりも小さく、
前記第１の表示領域内に、数及び位置が前記第１の開口と対応する第１のサブ画素が形成され、前記第２の表示領域内に、数及び位置が前記第２の開口と対応する第２のサブ画素が形成され、前記第１のサブ画素の発光構造層及び前記第２のサブ画素の発光構造層は、同じマスクプレートを採用し、同じプロセスステップで形成されることを特徴とする請求項１６に記載のディスプレイ。
【請求項１８】
前記第２の表示領域に設けられた表示パネルがアクティブマトリクス有機発光ダイオード表示パネルである場合、前記第１の表示領域の表示パネルの陰極と前記第２の表示領域の表示パネルの陰極は、全面の表面電極を共同で使用することを特徴とする請求項１６に記載のディスプレイ。
【請求項１９】
表示パネルの形成方法であって、
スイッチングデバイス、走査線、及びデータ線を形成し、前記スイッチングデバイスはそれぞれ、第１端、第２端、及び制御端を含み、前記データ線は前記スイッチングデバイスの前記第１端に接続され、前記走査線は前記スイッチングデバイスの前記制御端に接続されるＳ１と、
前記スイッチングデバイス上に第１の電極、画素定義層、発光構造層、及び第２の電極を対応して形成し、複数の前記発光構造層は前記第２の電極を共同で使用し、且つ複数の前記発光構造層の第１の電極はそれぞれ、前記スイッチングデバイスの第２端に接続されるＳ２と、を含むことを特徴とする表示パネルの形成方法。
【請求項２０】
前記スイッチングデバイスはトップゲート薄膜トランジスタであり、且つステップＳ１は、具体的にはステップＳ１１１−Ｓ１１７、即ち、
基板上に複数のアクティブ層を形成するステップＳ１１１と、
前記複数のアクティブ層上にゲート絶縁層を形成するステップＳ１１２と、
前記ゲート絶縁層上に、前記走査線、及び各前記アクティブ層と対応するゲートを形成し、前記ゲートは前記走査線に接続されるステップＳ１１３と、
複数の前記ゲート上に層間絶縁層を形成するステップＳ１１４と、
前記層間絶縁層上に各前記アクティブ層と対応するソース及びドレインを形成するステップＳ１１５と、
前記ソース及び前記ドレイン上に平坦化層を形成し、前記平坦化層は、前記ソース及び前記ドレインとそれぞれ対応する貫通孔を有するステップＳ１１６と、
前記平坦化層上に前記データ線を形成し、前記データ線は前記貫通孔を介して前記ソースに接続されるステップＳ１１７と、を含み、
又は
前記スイッチングデバイスはボトムゲート薄膜トランジスタであり、且つステップＳ１は、ステップＳ１２１−Ｓ１２８、即ち、
基板上に前記走査線を形成するステップＳ１２１と、
前記走査線に接続される複数のゲートを形成するステップＳ１２２と、
前記複数のゲート上にゲート絶縁層を形成するステップＳ１２３と、
前記ゲート絶縁層上に各ゲートと対応するアクティブ層を形成するステップＳ１２４と、
複数の前記アクティブ層上に層間絶縁層を形成するステップＳ１２５と、
前記層間絶縁層上に各前記アクティブ層と対応するソース及びドレインを形成するステップＳ１２６と、
前記ソース及び前記ドレイン上に平坦化層を形成し、前記平坦化層は、前記ソース及び前記ドレインとそれぞれ対応する貫通孔を有するステップＳ１２７と、
前記平坦化層上に前記データ線を形成し、前記データ線は前記貫通孔を介して前記ソースに接続されるステップＳ１２８と、を含むことを特徴とする請求項１９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、表示技術分野に関し、具体的には、表示パネル、ディスプレイ及び表示端末に関する。
【背景技術】
【０００２】
表示端末の急速な発展に伴い、画面比率に対するユーザーの要件がますます高くなり、画面の上方にカメラ、センサー、イヤーピース等の素子を取り付ける必要があるため、一般的に、画面の上方に、上記素子を取り付けるための領域の一部、例えばアップルフォンｉｐｈｏｎｅＸの画面に設置されたフロントノッチ領域を予約する。このような設置は、画面全体の一貫性に影響を与え、さらにユーザーエクスペリエンスに影響を与える。従って、画面全体の一貫性が向上した全画面表示は、業界でますます注目されている。
【発明の概要】
【０００３】
これに基づいて、上記技術的問題を考慮して、全画面用の表示パネル、ディスプレイ、表示端末を提供する必要がある。
【０００４】
この目的のために、本出願は、以下の技術案を提供する。
【０００５】
第１の態様によれば、本出願の実施例は、画素回路が設けられた基板と、複数の第１の開口を有する画素定義層と、複数のサブ画素は複数のサブ画素行及び複数のサブ画素列を形成し、隣接するサブ画素行における各サブ画素がずれて配列し、及び／又は、隣接するサブ画素列における各サブ画素がずれて配列し、複数のサブ画素を形成するために複数の前記第１の開口内に設けられた発光構造層と、前記画素回路上に設けられ、複数の第１の電極を含み、前記画素回路が前記第１の電極と一対一対応し、前記サブ画素が前記第１の電極と一対一対応する第１の電極層と、前記発光構造層の上方に設けられ、表面電極である第２の電極と、走査線が前記画素回路に電圧を提供して前記画素回路の開閉を制御し、前記画素回路がオンになる時に、前記サブ画素の発光を制御するように、データ線からの駆動電流が前記第１の電極に直接提供されて、、前記画素回路にいずれも接続された走査線及びデータ線と、を備える表示パネルを提供する。
【０００６】
第１の態様を参照すると、第１の態様の第１の実施形態において、前記サブ画素の第１の電極は前記データ線と同じ層に設けられ、前記第１の電極と前記データ線は同じプロセスステップで形成され、前記データ線は対応する第１の電極の間に巻設され、且つ前記データ線の辺は前記第１の電極の辺と平行ではない。
【０００７】
第１の態様を参照すると、第１の態様の第２の実施形態において、前記データ線は前記第１の電極の下方に設けられ、前記基板上の前記データ線の投影は第１の投影であり、前記基板上の前記サブ画素の発光構造層の投影は第２の投影であり、各前記第１の投影はいずれも複数の前記第２の投影を通過する。
【０００８】
第１の態様を参照すると、第１の態様の第３の実施形態において、前記画素回路はスイッチングデバイスのみを含む。
【０００９】
第１の態様の第３の実施形態を参照すると、第１の態様の第４の実施形態において、前記画素回路内のスイッチングデバイスの数は１つであり、前記スイッチングデバイスは第１端、第２端、及び制御端を含み、前記走査線は前記スイッチングデバイスの制御端に接続され、前記データ線は前記スイッチングデバイスの第１端に接続され、前記第１の電極は前記スイッチングデバイスの第２端に接続される。
【００１０】
第１の態様の第４の実施形態を参照すると、第１の態様の第５の実施形態において、前記第１の電極は陽極で、前記第２の電極は陰極であり、前記スイッチングデバイスは駆動薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴと略称される）であり、前記第１端は前記駆動ＴＦＴのソース又はドレインで、前記第２端は前記駆動ＴＦＴのドレイン又はソースであり、前記制御端は前記駆動ＴＦＴのゲートであり、前記駆動ＴＦＴはトップゲート構造又はボトムゲート構造であり、前記薄膜トランジスタは酸化物薄膜トランジスタ又は低温多結晶シリコン薄膜トランジスタであってもよい。
【００１１】
第１の態様又は第１の態様のいずれか１つの実施形態を参照すると、第１の態様の第６の実施形態において、前記第１の電極、第２の電極、データ線、及び走査線のうちの１つまたは複数は、透明な導電性材料で製造され、前記透明な導電性材料の光透過率は９０％よりも大きい。
【００１２】
第１の態様の第６の実施形態を参照すると、第１の態様の第７の実施形態において、前記透明な導電性材料は、酸化インジウムスズ、酸化インジウム亜鉛、銀ドープ酸化インジウムスズ又は銀ドープ酸化インジウム亜鉛である。
【００１３】
第１の態様の第７の実施形態を参照すると、第１の態様の第８の実施形態において、前記ゲート材料が透明な導電性材料である場合、前記走査線と前記ゲートは同じプロセスステップで形成され、又は、前記ゲート材料が金属材料である場合、前記走査線は前記ゲートの上又は下に設けられる。
【００１４】
第１の態様又は第１の態様のいずれか１つの実施形態を参照すると、第１の態様の第９の実施形態において、複数の前記走査線は第１の方向に沿って延び、複数の前記データ線は第２の方向に沿って延び、前記第１の方向と第２の方向は交差する。
【００１５】
第１の態様の第９の実施形態を参照すると、第１の態様の第１０実施形態において、隣接する前記走査線間は第１の間隔を有し、前記第１の間隔は連続的又は断続的に変化し、及び／又は、隣接するデータ線間は第２の間隔を有し、前記第２の間隔は連続的又は断続的に変化する。
【００１６】
第１の態様の第９の実施形態を参照すると、第１の態様の第１１の実施形態において、前記走査線の幅は連続的又は断続的に変化し、及び／又は、前記データ線の幅は連続的又は断続的に変化する。
【００１７】
第１の態様の第９の実施形態を参照すると、第１の態様の第１２の実施形態において、前記延伸方向での前記走査線の２つの辺はいずれも波状であり、前記２つの辺のピークは対向して設置され、且つトラフは対向して設置され、及び／又は、前記延伸方向での前記データ線の２つの辺はいずれも波状であり、前記２つの辺のピークは対向して設置され、且つトラフは対向して設置される。
【００１８】
第１の態様の第１２の実施形態を参照すると、第１の態様の第１３の実施形態において、前記走査線のトラフの対向位置に第１の接続部が形成され、前記第１の接続部は短冊状であり、前記第１の接続部は、前記走査線と前記スイッチングデバイスとの電気的接続領域であり、及び／又は、前記データ線のトラフの対向位置に第２の接続部が形成され、前記第２の接続部は短冊状であり、前記第２の接続部は、前記データ線と前記スイッチングデバイスとの電気的接続領域である。
【００１９】
第２の態様によれば、本出願の実施例は、少なくとも第１の表示領域と第２の表示領域を含み、各表示領域はいずれも動的又は静的画像を表示することに用いられ、前記第１の表示領域の下方に感光性デバイスを設けることができ、前記第１の表示領域に、本出願の第１の態様又は第１の態様のいずれか１つの実施形態に記載の表示パネルが設けられ、前記第２の表示領域に設けられた表示パネルは、パッシブマトリクス有機発光ダイオード（Ｐａｓｓｉｖｅ  Ｍａｔｒｉｘ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、ＰＭＯＬＥＤと略称される）表示パネル又はアクティブマトリクス有機発光ダイオード（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、ＡＭＯＬＥＤと略称される）表示パネルであるディスプレイを提供する。
【００２０】
第２の態様を参照すると、第２の態様の第１の実施形態において、第１の表示領域の解像度は前記第２の表示領域よりも低く、前記画素定義層は、前記第１の表示領域内に前記複数の第１の開口を定義し、前記第２の表示領域内に複数の第２の開口を定義し、前記第２の開口の面積は前記第１の開口の面積よりも小さく、前記第１の表示領域内に、数及び位置が前記第１の開口と対応する第１のサブ画素が形成され、前記第２の表示領域内に、数及び位置が前記第２の開口と対応する第２のサブ画素が形成される。
【００２１】
第２の態様を参照すると、第２の態様の第２の実施形態において、前記第２の表示領域に設けられた表示パネルがＡＭＯＬＥＤ表示パネルである場合、前記第１の表示領域の表示パネルの陰極と前記第２の表示領域の表示パネルの陰極は、全面の表面電極を共同で使用する。
【００２２】
第３の態様によれば、本出願の実施例は、デバイス領域を有する機器本体と、前記機器本体上に覆われ、本出願の第２の態様又は第２の態様のいずれか１つの実施形態に記載のディスプレイと、を備え、前記デバイス領域は前記第１の表示領域の下方に位置し、且つ前記デバイス領域内に、前記第１の表示領域を通して光線を収集する感光性デバイスが設けられる表示端末を提供する。
【００２３】
第３の態様によれば、第３の態様の第１の実施形態において、前記デバイス領域はスロット領域であり、及び前記感光性デバイスは、カメラ及び／又は光線センサーを含む。
【発明の効果】
【００２４】
本出願の技術案は、以下の利点を有する。
【００２５】
本出願の実施例が提供した表示パネルは、全画面設計を実現し、且つ、カメラの上方の表示パネルに、画素回路とサブ画素との間は一対一対応する駆動関係であり、有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、ＯＬＥＤと略称される）の駆動に必要なトランジスタの数を低減し、ディスプレイの透明度を向上させる。且つ、該ディスプレイにおけるサブ画素の配列が行／列整列ではない状況に基づいて、特別な配線設計を行い、それにより該表示パネルが高透明度を有することを実現すると共に、外部光線がデータ線と第１の電極（好ましくは陽極）との間に射入した時の回折現象を回避し、全画面の撮影効果を改善し、データ線と第１の電極との間が互いに干渉することを回避し、また、表示パネルの耐用年数を延長させる。
【図面の簡単な説明】
【００２６】
本出願の具体的な実施形態又は従来技術の技術案をより明確に説明するために、以下に具体的な実施形態又は従来技術の記述において必要な図面を用いて簡単に説明を行うが、当然ながら、以下に記載する図面は本出願のいくつかの実施形態であり、当業者であれば、創造的な労力を要することなく、これらの図面に基づいて他の図面に想到しうる。
【図１】本出願の実施例における表示パネルの１つの具体例の概略図である。
【図２】本出願の実施例における表示パネルの別の具体例の概略図である。
【図３】本出願の実施例における表示パネルの別の具体例の概略図である。
【図４Ａ−４Ｂ】本出願の実施例における表示パネルの１つの具体例のサブ画素電極とデータ線との構造関係概略図である。
【図５】本出願の実施例における表示パネルの別の具体例のサブ画素電極とデータ線との構造関係概略図である。
【図６】本出願の実施例における表示パネルの別の具体例の概略図である。
【図７】本出願の実施例における表示パネルの別の具体例の概略図である。
【図８】本出願の実施例における表示パネルの別の具体例の概略図である。
【図９】本出願の実施例における表示パネルの走査線の１つの具体例の概略図である。
【図１０】本出願の実施例における表示パネルの走査線の別の具体例の概略図である。
【図１１】本出願の実施例における表示パネルの走査線の別の具体例の概略図である。
【図１２】本出願の実施例における表示パネルの形成方法の１つの具体例のフローチャートである。
【図１３】本出願の実施例における表示パネルの形成方法の、基板上にスイッチングデバイス、走査線、及びデータ線を形成する１つの具体例のフローチャートである。
【図１４】本出願の実施例におけるスイッチングデバイスの１つの具体例の構造概略図である。
【図１５】本出願の実施例におけるスイッチングデバイスの別の具体例の構造概略図である。
【図１６】本出願の実施例における表示パネルの形成方法によって形成された表示パネルの１つの具体例の構造図である。
【図１７】本出願の実施例における表示パネルの形成方法の、基板上にスイッチングデバイス、走査線、及びデータ線を形成する別の具体例のフローチャートである。
【図１８】本出願の実施例における表示パネルの形成方法によって形成された表示パネルの別の具体例の構造図である。
【図１９】本出願の実施例における表示パネルの形成方法の、スイッチングデバイス上に一対一対応する複数のサブ画素を形成する１つの具体例のフローチャートである。
【図２０Ａ−２０Ｃ】本出願の実施例におけるディスプレイの１つの具体例の概略図である。
【図２１】本出願の実施例における表示パネルの、ファインマスクレチクルで基板上に第１の発光層及び第２の発光層を形成する構造概略図である。
【図２２】本出願の実施例における表示端末の１つの具体例の概略図である。
【図２３】本出願の実施例における機器本体の構造概略図である。
【図２４】本出願の実施例における表示パネルの駆動方法の１つの具体例のフローチャートである。
【図２５】本出願の実施例における表示パネルの駆動方法の駆動チップの１つの具体例の概略図である。
【図２６】本出願の実施例における表示パネルの駆動方法の駆動チップの別の具体例の概略図である。
【図２７Ａ】本出願の実施例における表示パネルの駆動方法のデータ信号及び走査信号の１つの具体例の波形図である。
【図２７Ｂ】本出願の実施例における表示パネルの駆動方法のデータ信号及び走査信号の別の具体例の波形図である。
【図２８】本出願の実施例におけるディスプレイを駆動するための方法の１つの具体例のフローチャートである。
【発明を実施するための形態】
【００２７】
本出願の目的、技術案、及び利点をより明確にするために、以下に図面及び実施例を参照して本出願をさらに詳細に説明する。本明細書で記載された具体的な実施例が本出願を解釈するためにのみ使用され、本出願を限定するために使用されることを理解すべきである。
【００２８】
背景技術に記載したように、どのように全画面表示を実現するかは業界で広く注目されている。全画面表示を実現するために、ディスプレイが一定の透明度を達成する必要があり、且つディスプレイの透明度に対するカメラ等のデバイスの要件を満たすことができる。透明な画面がＰＭＯＬＥＤを採用する場合、酸化インジウムスズ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄ、ＩＴＯと略称される）を用いてＯＬＥＤの陰極及び陽極配線とし、ディスプレイの透明度を大幅に向上させることができるが、ＩＴＯの電極抵抗が大きく、ＰＭ−ＯＬＥＤの駆動方式において、行方向の配線は行全体のサブ画素ＯＬＥＤの電流に耐える必要があり、且つ各サブ画素の瞬間電流はＡＭＯＬＥＤのサブ画素の電流よりもはるかに高いため、高抵抗のＩＴＯ電極はこのような高い電流に耐えることができず、Ａｇ又はＭｇ／Ａｇの電極抵抗がＩＴＯの電極抵抗よりもはるかに小さく、Ａｇ又はＭｇ／Ａｇを陰極として使用すると電流許容能力を向上させることができるが、これはディスプレイの透明度を大幅に低減する。透明な画面がＡＭＯＬＥＤを採用する場合、ＯＬＥＤの駆動に必要なトランジスタの数は多く、金属配線は複雑で、金属配線はディスプレイの透明度に重大な影響を与える。
【００２９】
これに基づいて、本出願は、カメラの上方に設けられた表示パネルを提供し、該表示パネルに設けられた画素回路とサブ画素との間は一対一対応する駆動関係であり、且つ画素回路がシンプルであり、スイッチングデバイスのみを設けることができ、それによりサブ画素の駆動に必要なトランジスタの数を低減し、ディスプレイの透明度を向上させる。
【００３０】
本出願の実施例は表示パネルを提供し、図１及び図２に示すように、該表示パネルは、基板１と、基板１上に設けられた画素回路２と、を備え、該画素回路２上に第１の電極層が設けられ、第１の電極層は、複数の第１の電極３を含み、第１の電極３は画素回路２と一対一対応し、ここでの第１の電極は陽極であり、第１の電極層は陽極層である。更に、複数の第１の開口３１を有する画素定義層４と、複数のサブ画素で構成された隣接する各行間がずれて配列し、及び／又は、複数のサブ画素で構成された隣接する各列間がずれて配列し、複数のサブ画素を形成するために第１の開口３１内に設けられた発光構造層５と、画素回路２上に設けられ、複数の第１の電極３を含み、該画素回路２が第１の電極３と一対一対応し、サブ画素が第１の電極と一対一対応する第１の電極層と、画素回路２にいずれも接続された走査線及びデータ線と、走査線が画素回路２に電圧を提供して画素回路２の開閉を制御し、画素回路２がオンになる時に、サブ画素の発光を制御するように、データ線からの駆動電流が第１の電極３直接提供されて、、各データ線がそれぞれ同じ色のサブ画素に接続するために使用され、且つ異なるサブ画素からプリセット距離離れる。
【００３１】
あるいは、本出願のいくつかの実施例において、複数のサブ画素は、複数のサブ画素行及び複数のサブ画素列を構成し、隣接するサブ画素行における各サブ画素がずれて配列し、及び／又は、隣接するサブ画素列における各サブ画素がずれて配列する。具体的には、図２に示すように、第１の領域Ｄ１内に複数の第１の開口３１を有する。各第１の開口３１内に第１のサブ画素（第１の発光層４１）が形成される。図において異なる色のサブ画素を示すために、異なる塗りつぶしパターンを有するボックスで形成した異なる色のサブ画素を示し、塗りつぶしパターンのボックスが位置する領域は、サブ画素が形成された領域を示し、同じ塗りつぶしパターンを有するボックスが位置する領域で形成されたサブ画素の色は同じであり、異なる塗りつぶしパターンを有するボックスが位置する領域で形成されたサブ画素の色は異なる。
【００３２】
図２に示すように、第１の領域Ｄ１に対して、３つの第１のサブ画素４１は１つの第３の画素ユニットＰ１（又はＰ２）を形成する。該３つの第１のサブ画素４１は互いに異なり、それぞれ赤サブ画素、緑サブ画素、及び青サブ画素である。該３つの第１のサブ画素４１は隣接する２つの行に位置し、例えばそれぞれ第１の領域Ｄ１の第１行及び第２行に位置し、且つ３つの第１のサブ画素４１の位置は隣接する。また、第１のサブ画素４１のうちの１つは他の２つの第１のサブ画素４１の中間位置に位置し、この３つの第１のサブ画素４１は「品」字状、又は逆「品」字状を形成する。３つの第１のサブ画素４１のうちの１つまたは複数の発光を制御することで、複数の異なる色を表示することができ、さらに第１の領域でフルカラー画像表示を実現することができる。
【００３３】
あるいは、本出願のいくつかの実施例において、図３に示すように、第１の領域Ｄ１に対して、３つの異なる色の第１のサブ画素４１は、１つの第１の画素ユニットＰ７を形成する。該３つの第１のサブ画素４１は、十二角形の形状を有する第１の画素ユニットＰ７を形成し、該３つの第１のサブ画素４１は、隣接する２つの行に位置し且つ位置が隣接し、図３における、横方向の２本の点線の間に位置する第１の発光層を１行と呼び、該３つの第１のサブ画素４１は、十二角形の形状を有する第１の画素ユニットＰ７を形成する。
【００３４】
表示構造における各構造を明確に示すために、表示構造における各構造のサイズを拡大し、従って、上記図２及び図３における、第１の領域の縁に位置する第１のサブ画素のいくつかは完全な構造ではないが、ここでの図面では単に概略的である。実際の使用において、第１のサブ画素のサイズは非常に小さく、一般的に、第１の領域の縁に位置する第１のサブ画素は完全な構造を有する。
【００３５】
あるいは、本出願のいくつかの実施例において、非整列構造のサブ画素配列に適応するために、データ線の配線に対して対応する設計を行う。サブ画素の第１の電極３がデータ線と同じ層に設けられた場合、図４Ａ及び図４Ｂに示すように、データ線は対応する第１の電極３の間に巻設され、データ線の辺は第１の電極３の辺に平行ではなく、且つデータ線と接続されていない第１の電極３との間はプリセット距離を置き、外部光線がデータ線と第１の電極（好ましくは陽極）との間に射入した時の回折現象を回避することができ、全画面の撮影効果を改善し、データ線と第１の電極との間が互いに干渉することを回避し、また、表示パネルの耐用年数を延長させる。
【００３６】
あるいは、本出願のいくつかの実施例において、データ線は第１の電極３の下方に設けられ、基板１上のデータ線の投影は第１の投影であり、基板１上のサブ画素の発光構造層５の投影は第２の投影であり、各第１の投影はいずれも複数の第２の投影を通過し、且つデータ線と接続されていない第１の電極３との間はプリセット距離を置き、図５に示す通りである。Ｒ／Ｇ／Ｂはそれぞれ、赤サブ画素、緑サブ画素、青サブ画素のデータ線を示し、異なる色の濃さで異なる色のサブ画素の第１の電極３を示し、図５から分かるように、データ線はサブ画素の第１の電極３の下を貫通する。このような配線方式によって、各サブ画素のデータ線、ＴＦＴを除去した後の光線が通過する部分の面積と各サブ画素全体の面積との間の割合を向上させることができ、即ち、開口率を向上させることができる。
【００３７】
あるいは、本出願のいくつかの実施例において、基板１は、剛性基板又は可撓性基板であってもよい。デバイスの透明度を向上させるために剛性基板の材料は例えばガラス、石英又はプラスチックなどの透明材料であり、可撓性基板の材料は例えばポリイミド、ポリカーボネート、ポリエチレンテレフタレートなどである。可撓性基板を採用すると可撓性表示パネルに適用することができる。
【００３８】
あるいは、本出願のいくつかの実施例において、該発光構造層５の上方に第２の電極６が設けられ、第２の電極６は陰極であり、該陰極は表面電極であり、即ち、全面の電極材料で形成された全面電極である。走査線及びデータ線はいずれも画素回路２に接続され、走査線は画素回路２の開閉を制御し、データ線は、画素回路２がオンになる時に、サブ画素の発光を制御するように、第１の電極３に駆動電流を提供する。
【００３９】
上記表示パネルにおいて、画素回路の開閉を制御するように、走査線は画素回路に電圧を提供するのは、、画素回路に必要なスイッチング電圧を提供することだけが必要であるため、走査線の負荷電流を大幅に低減し、データ線は、画素回路がオンになる時に、サブ画素の発光を制御するように、前記データ線からの駆動電流を前記第１の電極に直接提供して、データ線は、各時間に１つのサブ画素の駆動電流を供給することだけが必要であり、データ線の負荷も非常に小さく、複数のサブ画素は表面電極（陰極）を共同で使用し、各時間に１行のサブ画素の電流は全面陰極により提供され、陰極の導電性要件が大幅に低下し、高透明電極を採用することができ、それにより透明度を向上させ、画面全体の一貫性を向上させる。
【００４０】
あるいは、本出願のいくつかの実施例において、発光構造層は、有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、ＯＬＥＤ）における陽極と陰極との間の発光構造層であってもよい。
【００４１】
あるいは、本出願のいくつかの実施例において、図６に示すように、従来のＡＭＯＬＥＤの画素回路と異なり、画素回路２は、スイッチングデバイスのみを含み、蓄積コンデンサなどの素子を含まず、具体的には、画素回路は、１つのスイッチングデバイスのみを含み、該スイッチングデバイスは第１端２ａ、第２端２ｂ、及び制御端２ｃを含み、詳細は後で具体的に説明される。走査線７はスイッチングデバイスの制御端２ｃに接続され、データ線８はスイッチングデバイスの第１端２ａに接続され、第１の電極３はスイッチングデバイスの第２端２ｂに接続される。図６に示すように、画素回路２は１つのスイッチングデバイスを含み、スイッチングデバイスは第１の電極３と一対一対応して設けられ、データ線８はスイッチングデバイスの第１端２ａに接続され、走査線７はスイッチングデバイスの制御端２ｃに接続され、複数のサブ画素は複数のスイッチングデバイスと一対一対応し、即ち、１つのサブ画素は１つのスイッチングデバイスに対応する。データ線はスイッチングデバイスの第１端に接続され、走査線はスイッチングデバイスの制御端に接続され、画素回路のスイッチングデバイスを１つに低減し、動作中に、走査線にＴＦＴのスイッチング電圧を入力することだけが必要であり、ＯＬＥＤの負荷電流を入力する必要がなく、それにより走査線の負荷電流を大幅に低減し、本出願における走査線はＩＴＯなどの透明材料で製造することができる。且つデータ線は各時間に１つのＯＬＥＤ画素の電流を供給することだけが必要であり、負荷も非常に小さく、従って、データ線はＩＴＯなどの透明材料を採用してもよく、それによりディスプレイの光透過率を向上させる。
【００４２】
代替実施例において、画素回路が１つのスイッチングデバイスを含む時に、スイッチングデバイスは駆動ＴＦＴであり、第１端２ａは駆動ＴＦＴのソース２１であり、第２端２ｂは駆動ＴＦＴのドレイン２２であり、制御端２ｃは駆動ＴＦＴのゲート２３であり、駆動ＴＦＴはトップゲート構造又はボトムゲート構造である。実際の製造プロセスにおいて、ＴＦＴのソース２１とドレイン２２との構造は同じであり、交換することができ、本実施例において、説明の便宜上、薄膜トランジスタのソースを第１端とし、薄膜トランジスタのドレインを第２端とし、当然ながら、他の実施例において、薄膜トランジスタのドレインを第１端とし、薄膜トランジスタのソースを第２端としてもよい。別の代替実施例において、スイッチングデバイスは金属酸化物半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ、ＭＯＳＦＥＴと略称される）であってもよく、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ、ＩＧＢＴと略称される）などの従来のスイッチング特性を有する他の素子であってもよく、本実施例におけるスイッチング機能を実現することができ且つ表示パネルに集積することができる電子素子であれば、いずれも本出願の保護範囲内にある。
【００４３】
あるいは、本出願のいくつかの実施例において、薄膜トランジスタは酸化物薄膜トランジスタ又は低温ポリシリコン薄膜トランジスタ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ  Ｓｉｌｉｃｏｎ  Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、ＬＴＰＳＴＦＴと略称される）であってもよく、薄膜トランジスタはインジウムガリウム亜鉛酸化物薄膜トランジスタ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ  Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、ＩＧＺＯＴＦＴと略称される）であることが好ましい。低温多結晶シリコン薄膜トランジスタの電子移動度が高く、解像度が高く、設計がよりシンプルで、表示効果がより優れ、酸化物薄膜トランジスタの光透過率が高く、プロセスが熟達し、製造がシンプルである。
【００４４】
あるいは、本出願のいくつかの実施例において、薄膜トランジスタがトップゲート構造に設定される時に、図７に示すように、アクティブ層２５と、アクティブ層２５上に設けられたゲート絶縁層２４と、ゲート絶縁層２４上に設けられ、走査線に接続されるゲート２３と、ゲート２３上に設けられた層間絶縁層２６と、層間絶縁層２６上に設けられたソース２１及びドレイン２２と、を備え、上記アクティブ層、ゲート絶縁層、ゲート層、層間絶縁層、ソース、及びドレインは、スイッチングデバイスＴＦＴを構成し、ソース２１及びドレイン２２上に平坦化層２７が設けられ、ソース２１及びドレイン２２はそれぞれ、平坦化層２７における貫通孔を介してデータ線８及び第１の電極３に接続される。トップゲート構造のＴＦＴに必要なフォトマスクプレートの数が少なく、製造プロセスがシンプルで、コストが低い。
【００４５】
代替実施例において、薄膜トランジスタがボトムゲート構造に設定される時に、図８に示すように、走査線７上に設けられ、走査線７に接続されるゲート２３と、ゲート２３上に設けられて順次積層されたゲート絶縁層２４、アクティブ層２５、層間絶縁層２６と、層間絶縁層２６上に設けられたソース２１及びドレイン２２と、ソース２１及びドレイン２２上に設けられた平坦化層２７と、を備え、ソース２１及びドレイン２２はそれぞれ、平坦化層２７における貫通孔を介してデータ線８及び第１の電極３に接続される。ボトムゲート構造は製造プロセスが複雑で、ＴＦＴのゲート及びゲート絶縁層は光学保護フィルムとして使用することができ、光学特性に優れた。
【００４６】
本出願の実施例において、ゲートは透明な導電性材料又は金属材料で製造することができる。走査線はゲートに接続され、透明な導電性材料でゲートを製造する場合、プロセスステップを簡略化し、プロセスフローを節約するために、走査線及びゲートは同じプロセスステップでは形成することができる。代替実施例において、具体的には、走査線及びゲートはいずれもＩＴＯ材料で構成されてもよく、従って、製造中にまず一層のＩＴＯを製造し、第１のマスクプレートによってＩＴＯをパターン化すると共に走査線及びゲートを形成してもよく、図１５に示す通りである。
【００４７】
代替実施例において、金属材料でゲートを製造する場合、走査線は、ゲートの上又は下に設けられてもよく、従って、それぞれゲート及び走査線を形成する必要があり、図１４に示す通りである。
【００４８】
プロセスステップを簡略化し、プロセスフローを節約するために、データ線及び第１の電極は同じプロセスステップでは形成される。代替実施例において、具体的には、全面ＩＴＯを製造するためにデータ線及び第１の電極はいずれもＩＴＯ材料で構成されてもよく、第２のマスクプレートによってＩＴＯをパターン化すると共にデータ線及び第１の電極を形成し、代替実施例において、データ線と第１の電極との材料が異なる場合、データ線及び第１の電極をそれぞれ形成してもよい。
【００４９】
代替実施例において、表示パネル全体の透明度を最大限に向上させるために、第１の電極、第２の電極、データ線、及び走査線はいずれも透明な導電性材料で製造され、透明な導電性材料の光透過率は９０％よりも大きく、それにより表示パネル全体の光透過率を７０％以上に達させることができ、表示パネルの透明度はより高い。
【００５０】
具体的には、上記第１の電極、第２の電極、データ線、及び走査線が採用する透明な導電性材料はインジウムスズ酸化物（ＩＴＯ）であってもよく、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ、ＩＺＯ）、又は銀ドープ酸化インジウムスズ（Ａｇ＋ＩＴＯ）、又は銀ドープ酸化インジウム亜鉛（Ａｇ＋ＩＺＯ）であってもよい。ＩＴＯのプロセスが熟達し、コストが低いため、導電材料はインジウム亜鉛酸化物であることが好ましい。さらには、高い光透過率を保証することの上で、、各導電配線の抵抗を低減するために、透明な導電性材料はアルミニウムドープ酸化亜鉛、銀ドープＩＴＯ又は銀ドープＩＺＯなどの材料を採用する。
【００５１】
他の代替実施例において、透明な導電性材料は他の従来の材料を採用してもよく、実際の必要に応じて合理的に設定すればよく、本出願の実施例はこれを限定しない。代替実施例において、第１の電極、第２の電極、データ線、及び走査線の少なくとも１つは透明な導電性材料で製造される。
【００５２】
複数の走査線は第１の方向に沿って延び、複数のデータ線は第２の方向に沿って延び、第１の方向と第２の方向は交差する。代替実施例において、走査線は、Ｘ方向に延び、データ線はＹ方向に延び、基板上のデータ線及び走査線の投影は互いに垂直であり、その延伸方向での走査線の２つの辺は波状であり、且つその延伸方向でのデータ線の２つの辺も波状であり、波状のデータ線及び走査線は、異なる位置及び拡散方向を有する回折縞を生成することができ、それにより回折効果を弱め、さらに、カメラが該表示パネルの下方に設けられた場合、撮影によって得られた画像がより高い解像度を有するよう確保する。
【００５３】
代替実施例において、走査線が波状であるため、隣接する走査線間は第１の間隔を有し、第１の間隔は連続的又は断続的に変化し、走査線の幅は連続的又は断続的に変化する。幅が連続的に変化するということは、走査線上の任意の２つの隣接する位置の幅が異なることを意味する。図９において、走査線の延伸方向はその長手方向である。走査線は延伸方向に幅が連続的に変化する。幅が断続的に変化するということは、走査線上の部分領域内の隣接する２つの位置の幅が同じで、部分領域内の隣接する２つの位置の幅が異なることを意味する。本出願の実施例において、複数の走査線は基板上に規則的に配列し、従って、隣接する２つの走査線間の間隙も、走査線に平行な延伸方向に連続的又は断続的な変化を示す。走査線は延伸方向にその幅が連続的に変化するか断続的に変化するかに関係なく、いずれも定期的に変化することができる。
【００５４】
延伸方向での走査線の２つの辺はいずれも波状であり、２つの辺のピークは対向して設置され、且つトラフは対向して設置される。図９に示すように、延伸方向での２つの辺のピークＴは対向して設置され且つトラフＢは対向して設置され、同じ走査線のピーク間の幅はＷ１であり、同じ走査線のトラフ間の幅はＷ２であり、隣接する２つの走査線のピーク間の間隔はＤ１であり、隣接する２つの走査線のトラフ間の間隔はＤ２である。本出願の実施例において、２つの辺はいずれも同じ円弧形の辺で接続される。他の実施例において、図１０に示すように、２つの辺はいずれも同じ楕円形辺で接続されてもよい。走査線の両辺を円弧形又は楕円形によって形成された波状に設定することにより、走査線上に生成された回折縞が異なる方向に拡散するよう確保することができるため、より顕著な回折効果は生じない。
【００５５】
代替実施例において、波状の走査線のトラフの対向位置に第１の接続部が形成され、第１の接続部は直線又は曲線であってもよい。図１１に示すように、第１の接続部は短冊状であり、第１の接続部は、走査線とスイッチングデバイスとの電気的接続領域、即ちスイッチングデバイスの制御端が第１の接続部に接続される位置である。他の実施例において、接続部は、他の不規則な構造、例えば中間が小さく両端が大きい形状、又は中間が大きく両端が小さい形状を採用してもよい。
【００５６】
代替実施例において、データ線が波状であるため、隣接するデータ線間は第２の間隔を有し、第２の間隔は連続的又は断続的に変化し、データ線の幅は連続的又は断続的に変化する。データ線は走査線と同様であり、詳細は、走査線の具体的な説明を参照し、ここでは贅言しない。データ線は、図９−図１１のいずれか１つの波状を採用することができる。延伸方向でのデータ線の２つの辺はいずれも波状であり、２つの辺のピークは対向して設置され、且つトラフは対向して設置され、データ線のトラフの対向位置に第２の接続部が形成され、第２の接続部は、データ線とスイッチングデバイスとの電気的接続領域であり、データ線は走査線の設定と同様であるため、詳細は走査線の設定を参照する。
【００５７】
表示パネル上の走査線、データ線は、図９−図１１のいずれか１つの波状を採用し、データ線及び走査線配線の延伸方向に、光線が異なる幅の位置及び隣接する配線の異なる間隙位置を通過する時に異なる位置を有する回折縞を形成するよう確保することができ、それにより回折効果を弱め、表示パネルの下方に置かれた感光性デバイスは正常に動作することができるようにする。
【００５８】
上記表示パネルにおける走査線はスイッチングデバイスの制御端に接続され、スイッチングデバイスのスイッチング電圧を提供することだけが必要であり、発光デバイスを流れる駆動電流を提供する必要がなく、走査線の負荷電流を大幅に低減し、データ線はスイッチングデバイスの第１端に接続され、データ線は、各時間に１つのサブ画素の駆動電流を供給することだけが必要であるため、データ線の負荷も非常に小さく、データ線及び走査線の負荷がいずれも非常に小さく、従って、データ線及び走査線は、透明材料（例えばＩＴＯ）で製造することができ、表示パネルの透明度を大幅に向上させ、陰極は全面構造であり、陰極を分離するためのフォトレジストを必要とせず、各時間に１行のＯＬＥＤの電流は全面陰極により提供されるため、陰極の導電性要件が大幅に低下し、高透明陰極を採用することにより、透明度を向上させることができ、透明なＯＬＥＤディスプレイの配線と陰極抵抗及び透明度との間の矛盾をうまく解決し、且つ従来のディスプレイの製造プロセスと互換性がある。
【００５９】
本出願の実施例が提供する表示パネルは、全画面設計を実現し、且つ、カメラの上方の表示パネルに、画素回路とサブ画素との間は一対一対応する駆動関係であり、ＯＬＥＤの駆動に必要なトランジスタの数を低減し、ディスプレイの透明度を向上させる。且つ、該ディスプレイにおけるサブ画素の配列が行／列整列ではない状況に基づいて、特別な配線設計を行い、それにより該表示パネルが高透明度を有することを実現すると共に、外部光線がデータ線と第１の電極（好ましくは陽極）との間に射入した時の回折現象を回避し、全画面の撮影効果を改善し、データ線と第１の電極との間が互いに干渉することを回避し、また、表示パネルの耐用年数を延長させる。
【００６０】
本出願の実施例は、表示パネルの形成方法をさらに提供し、図１２に示すように、以下のステップを含む。
【００６１】
ステップＳ１：スイッチングデバイス、走査線、及びデータ線を形成し、該スイッチングデバイスはそれぞれ、第１端、第２端、及び制御端を含み、データ線はスイッチングデバイスの第１端に接続され、走査線はスイッチングデバイスの制御端に接続される。
【００６２】
代替実施例において、スイッチングデバイスがトップゲート薄膜トランジスタである場合、図１３に示すように、ステップＳ１は、具体的にはステップＳ１１１−Ｓ１１７を含む。
【００６３】
ステップＳ１１１：基板１上に複数のアクティブ層２５を形成する。
【００６４】
代替実施例において、基板１は剛性基板、例えばガラス基板、石英基板又はプラスチック基板などの透明基板であってもよく、基板１は可撓性基板、例えばＰＩ薄膜などであってもよい。
【００６５】
代替実施例において、基板上にＰ−Ｓｉ層を形成し、自身プロセスにより上記Ｐ−Ｓｉ層は順次積層されたシールド層２８及びアクティブ層２５を含み、シールド層の作用は、酸素及び水などを隔離すると共に、アクティブ層と良好な界面を形成することである。具体的には、基板上に全面Ｐ−Ｓｉ層を形成し、次に全面Ｐ−Ｓｉ層上に一層のフォトレジストを塗布し、アクティブ層マスクプレート（ＰＳＩ  ｍａｓｋ）で露光し、さらに、パターン化されたアクティブ層２５上に形成される。
【００６６】
代替実施例において、アクティブ層は、多結晶シリコン薄膜トランジスタを形成するために多結晶シリコン材料で製造してもよく、多結晶シリコンを結晶化して結晶薄膜トランジスタを製造してもよい。代替実施例において、アクティブ層はアモルファスシリコンを採用してもよく、必要に応じて合理的に設定すればよい。
【００６７】
ステップＳ１１２：複数のアクティブ層２５上にゲート絶縁層２４を形成する。代替実施例において、具体的には、化学気相堆積法でゲート絶縁層を製造することができ、当然、他の従来方法でゲート絶縁層を形成してもよく、本出願の実施例はこれを限定しない。ゲート絶縁層の材料は酸化ケイ素又は窒化ケイ素などであってもよく、必要に応じて合理的に設定すればよい。
【００６８】
ステップＳ１１３：ゲート絶縁層２４上に、走査線７、及び各アクティブ層２５と対応するゲート２３を形成し、ゲート２３は走査線７に接続される。代替実施例において、走査線７は、インジウムスズ酸化物（ＩＴＯ）材料で製造され、ゲート２３は金属材料で製造され、具体的には、ゲート絶縁層２４上に全面ＩＴＯ層を形成し、次にパターン化された走査線７をマスクプレートを用いて形成し、次に、ゲート絶縁層上に金属ゲートを形成し、ゲートは走査線と同じ層に位置し且つ走査線に接続され、具体的には、図１４に示す通りである。代替実施例において、走査線７は、インジウム亜鉛酸化物（ＩＺＯ）材料で製造され、他の従来の透明な導電性材料で製造されてもよい。ゲートの形成ステップ及び走査線の形成ステップの順序は、プロセスに応じて調整することができ、ここでは限定されない。
【００６９】
別の代替実施例において、走査線７及びゲート２３はいずれも、インジウムスズ酸化物（ＩＴＯ）材料で製造され、具体的には、ゲート絶縁層２４上に全面ＩＴＯ層を形成し、次にパターン化された走査線７及びゲート２３をマスクプレートを用いて同時に形成し、ゲートは走査線と同じ層に位置し且つ走査線に接続され、製造プロセスはよりシンプルで操作されやすく、具体的に図１５に示す通りである。
【００７０】
回折を低減するために、走査線の形状は、本出願の実施例における表示パネルの説明を参照し、ここでは贅言しない。
【００７１】
ステップＳ１１４：複数のゲート２３上に層間絶縁層２６を形成する。代替実施例において、具体的には、化学気相堆積法で層間絶縁層を製造することができ、当然、他の従来方法で層間絶縁層を形成してもよく、本出願の実施例はこれを限定しない。層間絶縁層の材料は、酸化ケイ素又は窒化ケイ素などであってもよく、必要に応じて合理的に設定すればよい。
【００７２】
ステップＳ１１５：層間絶縁層２６上に各アクティブ層２５と対応するソース２１及びドレイン２２を形成する。任意の従来方式で上記ソース２１及びドレイン２２を製造すればよい。ＴＦＴの性能を確保するために、ソース２１及びドレイン２２は金属材料であり、例えばＴｉ又はＴｉ／Ａｌ／Ｔｉ又はＡｇなどの良好な導電性を有する単層金属材料又は金属積層などを採用する。
【００７３】
ステップＳ１１６：ソース２１及びドレイン２２上に平坦化層２７を形成し、平坦化層２７は、ソース２１及びドレイン２２とそれぞれ対応する貫通孔を有する。対応するソース２１及びドレイン２２は貫通孔位置に露出する。任意の従来方式で上記平坦化層を製造する。代替実施例において、平坦化層上にウェットエッチングプロセスによって貫通孔を製造すればよく、他の従来方式、例えばドライエッチングなどで製造してもよい。
【００７４】
ステップＳ１１７：平坦化層２７上にデータ線８を形成し、データ線８は貫通孔を介してソース２１に接続される。任意の従来方式で上記データ線８を製造すればよい。データ線８は、インジウムスズ酸化物（ＩＴＯ）材料で製造され、インジウム亜鉛酸化物（ＩＺＯ）材料で製造されてもよく、他の従来の透明な導電性材料で製造されてもよい。回折を低減するために、データ線の形状は、本出願の実施例における表示パネルの説明を参照し、ここでは贅言しない。
【００７５】
上記ステップによって製造された表示パネルの構造図は図１６に示す通りである。
【００７６】
代替実施例において、スイッチングデバイスがボトムゲート薄膜トランジスタである場合、図１７に示すように、ステップＳ１は、具体的にはステップＳ１２１−Ｓ１２８を含む。
【００７７】
ステップＳ１２１：基板１上に走査線７を形成する。代替実施例において、走査線７は、インジウムスズ酸化物（ＩＴＯ）材料で製造され、具体的には基板上に全面ＩＴＯ層を形成し、次にパターン化された走査線７をマスクプレートを用いて形成する。
【００７８】
代替実施例において、基板１は剛性基板、例えばガラス基板、石英基板又はプラスチック基板などの透明基板であってもよく、基板１は可撓性基板、例えばＰＩ薄膜などであってもよい。
【００７９】
ステップＳ１２２：走査線７に接続される複数のゲート２３を形成し、ゲート２３は走査線７に接続される。任意の従来方式で上記ゲートを製造すればよい。
【００８０】
ステップＳ１２３：複数のゲート２３上にゲート絶縁層２４を形成する。代替実施例において、具体的には、化学気相堆積法でゲート絶縁層を製造することができ、当然、他の従来方法でゲート絶縁層を形成してもよく、本出願の実施例はこれを限定しない。ゲート絶縁層の材料は、酸化ケイ素又は窒化ケイ素などであってもよく、必要に応じて合理的に設定すればよい。
【００８１】
ステップＳ１２４：ゲート絶縁層２４上に各ゲート２３と対応するアクティブ層２５を形成する。任意の従来方式で上記アクティブ層２５を製造すればよい。代替実施例において、アクティブ層は、酸化物材料、例えばインジウムガリウム亜鉛酸化物（ＩＧＺＯ）材料で製造することができる。
【００８２】
ステップＳ１２５：複数のアクティブ層２５上に層間絶縁層２６を形成する。代替実施例において、具体的には、化学気相堆積法で層間絶縁層を製造することができ、当然、他の従来方法で層間絶縁層を形成してもよく、本出願の実施例はこれを限定しない。層間絶縁層の材料は、酸化ケイ素又は窒化ケイ素などであってもよく、必要に応じて合理的に設定すればよい。
【００８３】
ステップＳ１２６：層間絶縁層２６上に各アクティブ層２５と対応するソース２１及びドレイン２２を形成する。任意の従来方式で上記ソース２１及びドレイン２２を製造すればよい。
【００８４】
ステップＳ１２７：ソース２１及びドレイン２２上に平坦化層２７を形成し、平坦化層２７は、ソース２１及びドレイン２２とそれぞれ対応する貫通孔を有し、対応するソース２１及びドレイン２２は貫通孔位置に露出する。代替実施例において、具体的にはステップＳ１１６を参照することができる。
【００８５】
ステップＳ１２８：平坦化層２７上にデータ線８を形成し、データ線８は貫通孔を介してソース２１に接続される。任意の従来方式で上記データ線８を製造すればよい。データ線８は、インジウムスズ酸化物（ＩＴＯ）材料で製造される。
【００８６】
上記ステップによって製造された表示パネルの構造図は図１８に示す通りである。
【００８７】
ステップＳ２：スイッチングデバイス上に第１の電極３、画素定義層４、発光構造層５、及び第２の電極６を対応して形成し、複数の発光構造層５は第２の電極６を共同で使用し、且つ複数の発光構造層５の第１の電極３はそれぞれ、スイッチングデバイスの第２端２ｂに接続される。
【００８８】
代替実施例において、図１９に示すように、ステップＳ２は、具体的にはステップＳ２１−Ｓ２４を含む。
【００８９】
ステップＳ２１：薄膜トランジスタのドレイン２２上に対応する第１の電極３を形成し、第１の電極３はドレイン２２に接続される。代替実施例において、具体的には、平坦化層２７上に第１の電極３を形成し、第１の電極３はＩＴＯ材料で製造され、ＩＴＯ材料は貫通孔を充填した後にドレイン２２に接続される。代替実施例において、データ線と第１の電極とは同じ層にあり、同時に製造することができ、平坦化層２７を全面ＩＴＯ材料で被覆し、次にパターン化されたデータ線及び第１の電極をマスクプレートによって実現し、従って、製造プロセスがシンプルであり、コストを節約する。回折を低減するために、第１の電極の形状は、本出願の実施例における表示パネルの説明を参照し、ここでは贅言しない。
【００９０】
ステップＳ２２：第１の電極３上に画素定義層４を形成する。画素定義層４は、複数の開口を含み、各開口は１つの第１の電極と対応し、開口に第１の電極を露出する。代替実施例において、基板上の画素定義層４上に形成された開口の投影の各辺は、互いに平行ではなく、且つ各辺はいずれも曲線であり、即ち開口は、各方向にいずれも変化する幅を有し、且つ同じ位置に異なる回折拡散方向を有し、外部光線が該開口を通過する場合、異なる幅の位置に異なる位置及び拡散方向を有する回折縞を生成することができ、さらに、より顕著な回折効果を生じず、それにより該表示パネルの下方に設けられた感光素子が正常に動作できるよう確保することができる。回折を低減するために、開口投影の形状は、本出願の実施例における表示パネルの説明を参照し、ここでは贅言しない。
【００９１】
ステップＳ２３：画素定義層４上に第１の電極３と一対一対応する発光構造層５を形成する。代替実施例において、具体的には、開口上に発光構造層５を形成し、任意の従来方式で上記発光構造層５を製造すればよい。
【００９２】
ステップＳ２４：発光構造層５上に第２の電極６を形成し、複数の発光構造層５は第２の電極６を共同で使用する。代替実施例において、具体的には、複数の発光構造層５及び画素定義層４上に全面の第２の電極６を形成する。代替実施例において、第２の電極６はＩＴＯ材料で製造することができる。
【００９３】
本出願の実施例は、少なくとも第１の表示領域と第２の表示領域を含み、各表示領域はいずれも動的又は静的画像を表示することに用いられ、第１の表示領域の下方に感光性デバイスを設けることができ、第１の表示領域に、上記実施例のいずれかにおいて述べた表示パネルが設けられ、第２の表示領域に設けられた表示パネルはＰＭＯＬＥＤ表示パネル又はＡＭＯＬＥＤ表示パネルであるディスプレイをさらに提供する。第１の表示領域が前述の実施例における表示パネルを採用するため、より高い透明度を有し、ディスプレイの全体的な一貫性がより良く、且つ光線が該表示領域を通過する場合、より顕著な回折効果は生じず、それにより該第１の表示領域の下方に位置する感光性デバイスが正常に動作できるよう確保することができる。なお、第１の表示領域は、感光性デバイスが動作していない時に、動的又は静的画像を正常に表示することができ、感光性デバイスが動作している時に非表示状態である必要があり、それにより感光性デバイスが該表示パネルを通して正常な光線を収集できるよう確保することが理解できる。第１の表示領域の透明度を明らかに向上させ、透明なＯＬＥＤディスプレイの配線と陰極抵抗及び透明度との間の矛盾をうまく解決し、且つ正常なディスプレイの製造プロセスと互換性があり、生産コストが低い。
【００９４】
代替実施例において、図２０Ａに示すように、ディスプレイは、第１の表示領域１６１及び第２の表示領域１６２を含み、第１の表示領域１６１及び第２の表示領域１６２はいずれも、静的又は動的画像を表示することに用いられ、第１の表示領域１６１は、上記実施例のいずれかにおいて述べた表示パネルを採用し、第１の表示領域１６１はディスプレイの上部に位置する。
【００９５】
あるいは、本出願のいくつかの実施例において、図２０Ｂに示すように、ディスプレイは、第１の領域Ｄ１及び第２の領域Ｄ２を含み、第２の領域Ｄ２の面積は第１の領域Ｄ１の面積よりも大きく、第１の領域Ｄ１の解像度は第２の領域Ｄ２よりも低く、第１の領域Ｄ１内に複数の第１の開口３１を定義し、第２の領域Ｄ２内に複数の第２の開口３２を定義し、第１の開口３１の面積は第２の開口３２の面積よりも大きい。
【００９６】
図２１に示すように、同じファインマスクレチクル２００で蒸着して第１の発光層４１及び第２の発光層４２を形成することができる。蒸着精度を保証し、張設中のファインマスクレチクルの不均一な力による変形を回避するために、面積及び形状が同じ開孔２０１を有するファインマスクレチクル２００を採用することができる。
【００９７】
ファインマスクレチクル２００を基板１０と位置合わせ、ファインマスクレチクル２００の各開孔２０１は、該色の発光層を形成する必要がある領域と対応し、例えば、図２１に示すように、１つの開孔２０１を第１の領域Ｄ１の１つの第１の開口３１の位置と対応し、１つの開孔２０１は第２の領域Ｄ２の隣接する複数の第２の開口３２の位置と対応する。
【００９８】
蒸着プロセスによって発光層を形成する時に、同じ発光色の発光層を同時に蒸着して形成することができる。例えば、隣接する複数の第２の開口３２の外縁に形成された仮想開口内に、色が同じで且つ数が第２の開口３２と対応する第２の発光層４２を同時に蒸着して形成することができ、同時に、各第１の開口３１内に１つの第１の発光層４１を形成する。
【００９９】
図２０Ｂに示すように、第２の領域Ｄ２に対して、３つの第２のサブ画素４２は１つの第１の画素ユニットＰ３（又はＰ４）を形成する。該３つの第２のサブ画素４２は互いに異なり、それぞれ赤サブ画素、緑サブ画素、及び青サブ画素である。該３つの第２のサブ画素４２は隣接する２つの行に位置し、例えばそれぞれ第２の領域Ｄ２の第２行及び第３行に位置し、且つ３つの第２のサブ画素４２の位置は隣接する。また、そのうちの１つの第２のサブ画素４２は他の２つの第２のサブ画素４２の中間位置に位置し、この３つの第２のサブ画素４２は「品」字状、又は逆「品」字状を形成する。３つの第２のサブ画素４２のうちの１つまたは複数の発光を制御することで、複数の異なる色を表示することができ、さらに第２の領域でフルカラー画像表示を実現することができる。
【０１００】
図２０Ｃに示すように、第２の領域Ｄ２に対して、３つの第２のサブ画素４２は１つの第２の画素ユニットＰ８を形成する。該３つの第２のサブ画素４２は互いに異なり、それぞれ赤サブ画素、緑サブ画素、及び青サブ画素である。該３つの第２のサブ画素４２は、隣接する２つの行に位置し且つ位置が隣接する３つの第２のサブ画素４２であり、各第２のサブ画素４２の形状はいずれも菱形であり、３つの第２のサブ画素は、図示のような正六角形の形状を有する第２のサブ画素ユニットを形成することができる。
【０１０１】
表示構造における各構造を明確に示すために、表示構造における各構造のサイズを拡大し、従って、上記図２０Ｂ及び図２０Ｃにおける、第２の領域の縁に位置する第２のサブ画素のいくつかは完全な構造ではない。しかし、ここでの図面では単に概略的であり、実際の使用において、第２のサブ画素のサイズは非常に小さく、一般的に、第２の領域の縁に位置する第２のサブ画素は完全な構造を有する。
【０１０２】
代替実施例において、ディスプレイは、３つ以上の表示領域を含むこともでき、例えば３つの表示領域（第１の表示領域、第２の表示領域、及び第３の表示領域）を含み、第１の表示領域は、上記実施例のいずれかにおいて述べた表示パネルを採用し、第２の表示領域及び第３の表示領域が採用する表示パネルは、本出願の実施例では限定されず、ＰＭＯＬＥＤ表示パネルであってもよく、ＡＭＯＬＥＤ表示パネルであってもよく、当然、本出願の実施例における表示パネルを採用してもよい。
【０１０３】
代替実施例において、第２の表示領域に設けられた表示パネルがＡＭＯＬＥＤ表示パネルである場合、第１の表示領域の表示パネルの陰極及び第２の表示領域の表示パネルの陰極は全面の表面電極を共同で使用する。共平面陰極により製造プロセスがシンプルになり、且つ陰極の導電性要件がさらに低下し、高透明電極を採用することができ、それにより透明度を向上させ、画面全体の一貫性を向上させる。
【０１０４】
本出願の実施例は、機器本体に覆われた上記ディスプレイを含む表示機器をさらに提供する。上記表示機器は携帯電話、タブレット、テレビ、ディスプレイ、携帯情報端末、ｉｐｏｄ、デジタルカメラ、カーナビなどの表示機能を有する製品又は部材であってもよい。
【０１０５】
図２２は実施例における表示端末の構造概略図であり、該表示端末は、機器本体８１０及びディスプレイ８２０を含む。ディスプレイ８２０は機器本体８１０上に設けられ、且つ該機器本体８１０に接続される。ディスプレイ８２０は、静的又は動的画像を表示するために前述の実施例のいずれかにおけるディスプレイを採用してもよい。
【０１０６】
図２３は実施例における機器本体８１０の構造概略図である。本出願の実施例において、機器本体８１０にスロット領域８１２及び非スロット領域８１４が設けられてもよい。スロット領域８１２内にカメラ９３０及び光センサーなどの感光性デバイスが設けられてもよい。この時、カメラ９３０及び光センサーなどの上記感光性デバイスが該第１の表示領域を通して外部光線に対して収集などの操作を行うようにするために、ディスプレイ８２０の第１の表示領域の表示パネルはスロット領域８１２に対応して密接する。第１の表示領域内の表示パネルは該第１の表示領域を透過した外部光線による回折現象を効果的に改善することができるため、表示機器におけるカメラ９３０によって撮影された画像の品質を効果的に向上させ、回折による撮影された画像の歪みを回避することができ、また、外部光線を感知する光センサーの精度及び感度を向上させることもできる。
【０１０７】
本出願の実施例は、上記実施例のいずれかの表示パネルを駆動するための方法をさらに提供し、該方法は、ＩＣを駆動し、表示パネルの表示を制御することに用いられ、図２４に示すように、以下のステップＳ２３１及びＳ２３２を含む。
【０１０８】
ステップＳ２３１：走査線が１行の画素回路が同時にオンになることを制御するように、走査線に走査信号を送信する。
【０１０９】
ステップＳ２３２：画素回路がオンになる時に、サブ画素の発光を制御するように、データ線が第１の電極に駆動電流を提供するために、データ線にデータ信号を送信する。
【０１１０】
代替実施例において、データ線のパルス幅を制御することによって、サブ画素の発光輝度を制御する。パルス幅によってサブ画素の駆動電流を調整し、駆動電流が大きいほど、サブ画素の輝度が高くなる。
【０１１１】
代替実施例において、図２５に示すように、走査信号及びデータ信号はいずれも駆動チップによって走査線及びデータ線に送信され、駆動チップはＰＭＯＬＥＤ駆動チップ（ＰＭＩＣ）であり、データ信号及び走査信号はいずれもＰＭＩＣにより提供され、１つのＩＣを共同で使用し、駆動チップを追加する必要がなく、コストを削減する。
【０１１２】
代替実施例において、図２６に示すように、データ信号は駆動チップによってデータ線に送信され、駆動チップはＰＭＯＬＥＤ駆動チップ（ＰＭＩＣ）であり、走査信号はシフトレジスタ回路（例えばＧＩＰ回路）によって走査線に送信され、制御方式がシンプルである。
【０１１３】
図２５及び図２６におけるＰＭＩＣ及びＧＩＰに必要な数は例示のみを目的とし、これに限定されない。ＰＭＯＬＥＤのＩＣで走査信号及びデータ信号を生成し、スイッチングデバイスのアスペクト比及び電圧を確定するために発光デバイスの充放電時の電流を計算する必要があり、具体的な電圧設定はＩＣ出力能力及びシミュレーションにより確定される。スイッチングデバイスがＰ型駆動ＴＦＴである場合、走査信号は低電圧で駆動され、走査信号及びデータ信号の波形は図２７Ａに示す通りであり、スイッチングデバイスがＮ型駆動ＴＦＴである場合、走査信号は高電圧で駆動され、走査信号及びデータ信号の波形は図２７Ｂに示す通りである。
【０１１４】
本出願の実施例は、上記実施例のいずれかのディスプレイを駆動するための方法をさらに提供し、ディスプレイは、第１の表示領域及び第２の表示領域を含み、即ちディスプレイは、２つの画面を少なくとも含む複合画面であり、図２８に示すように、以下のステップＳ２７１−Ｓ２７３を含む。
【０１１５】
ステップＳ２７１：走査線が１行の画素回路が同時にオンになることを制御するように、第１の表示領域内の走査線に第１の走査信号を送信する。
【０１１６】
ステップＳ２７２：画素回路がオンになる時に、サブ画素の発光を制御するように、データ線が第１の電極に駆動電流を提供するように、第１の表示領域内のデータ線に第１のデータ信号を送信する。
【０１１７】
ステップＳ２７３：第２の表示領域内の走査線に第２の走査信号を送信し、第２の表示領域内のデータ線に第２のデータ信号を送信し、第１の走査信号及び第２の走査信号は同期している。第１の表示領域及び第２の表示領域が対応する内容を表示することを保証するために、同期信号によって第１の表示領域及び第２の表示領域を駆動して表示を行う必要があり、即ち同じ時刻のトリガー信号によって第１の表示領域及び第２の表示領域の走査プロセスを開始するが、第１の走査信号の周波数及び第２の走査信号の周波数は異なっていてもよく、好ましくは、第１の走査信号の周波数は第２の走査信号の周波数の整数倍であり、又は第２の走査信号の周波数は第１の走査信号の周波数の整数倍である。従って、同じ時刻に走査信号をトリガーすることができ、画像の同期表示に役立つ。
【０１１８】
代替実施例において、第１の走査信号及び第１のデータ信号は第１の駆動チップによって送信され、第２の走査信号及び第２のデータ信号は第２の駆動チップによって送信され、第１の駆動チップはＰＭＯＬＥＤ駆動チップである。第２の駆動チップは、第２の表示領域内のパネルタイプに基づいて確定され、第２の表示領域内のパネルがＡＭＯＬＥＤである場合、第２の駆動チップはＡＭＯＬＥＤ駆動チップであり、第２の表示領域内のパネルがＰＭＯＬＥＤである場合、第２の駆動チップはＰＭＯＬＥＤ駆動チップである。
【０１１９】
代替実施例において、第１の表示領域及び第２の表示領域内のパネルタイプに対して、専用の駆動チップを設定することもでき、従って、第１の走査信号、第１のデータ信号、第２の走査信号、第２のデータ信号は同じ駆動チップにより送信されてもよい。該専用のチップの内部に第１の走査信号及び第２の走査信号の同期を実現する。
【０１２０】
代替実施例において、第２の表示領域がＡＭＯＬＥＤ表示パネルである場合、第２の表示領域内の走査線に第２の走査信号を送信し、第２の表示領域内のデータ線に第２のデータ信号を送信し、具体的には、第２の表示領域内の走査線に第２の走査信号を送信し、第２の表示領域内のデータ線に第２のデータ信号を送信して、電源コードの電流が駆動トランジスタによって対応するサブ画素に入力されることを制御し、対応するサブ画素の発光を制御する。それにより複合画面のそれぞれの制御を実現する。
【０１２１】
他の代替実施形態とし、複合画面の数が３つ又は３つ以上である場合、個々の表示領域で個別に駆動され、同期信号により駆動して同期表示する方式で制御することもできる。上記方式も本出願の構想の保護範囲内に含まれる。
【０１２２】
また、第１の表示領域の面積が第２の表示領域の表示面積よりもはるかに小さい場合、第２の表示領域の走査方式は、図２５及び図２６に示された上から下へ又は下から上への走査方式に限定されず、第１の表示領域及び第２の表示領域の表示同期を容易にするために、第２の表示領域の走査開始位置は第２の表示領域の中部位置であってもよく、両端へ順次走査する。
【０１２３】
図面を参照して本出願の実施例を説明したが、当業者は、本出願の精神及び範囲から逸脱することなく、様々な修正及び変形を行うことができ、このような修正及び変形はいずれも、添付の請求項によって限定される範囲内に含まれる。
【符号の説明】
【０１２４】
１     基板
２     画素回路
２ａ   第１端
２ｂ   第２端
２ｃ   制御端
３     第１の電極
４     画素定義層
５     発光構造層
６     第２の電極
７     走査線
８     データ線
２１   ソース
２２   ドレイン
２３   ゲート
２４   ゲート絶縁層
２５   アクティブ層
２６   層間絶縁層
２７   平坦化層
２８   シールド層
３１   第１の開口
３２   第２の開口
４１   第１の発光層
４２   第２の発光層
１６１ 第１の表示領域
１６２ 第２の表示領域
８１０ 機器本体
８１２ デバイス領域
８２０ ディスプレイ
９３０ カメラ
Ｄ１   第１の領域
Ｄ２   第２の領域
Ｐ１（Ｐ２／Ｐ７）   第１の画素ユニット
Ｐ３（Ｐ４）  第３の画素ユニット
Ｐ８   第２の画素ユニット
【図１】
2021513106.tif 000003
【図２】
2021513106.tif 000004
【図３】
2021513106.tif 000005
【図４Ａ】
2021513106.tif 000006
【図４Ｂ】
2021513106.tif 000007
【図５】
2021513106.tif 000008
【図６】
2021513106.tif 000009
【図７】
2021513106.tif 000010
【図８】
2021513106.tif 000011
【図９】
2021513106.tif 000012
【図１０】
2021513106.tif 000013
【図１１】
2021513106.tif 000014
【図１２】
2021513106.tif 000015
【図１３】
2021513106.tif 000016
【図１４】
2021513106.tif 000017
【図１５】
2021513106.tif 000018
【図１６】
2021513106.tif 000019
【図１７】
2021513106.tif 000020
【図１８】
2021513106.tif 000021
【図１９】
2021513106.tif 000022
【図２０Ａ】
2021513106.tif 000023
【図２０Ｂ】
2021513106.tif 000024
【図２０Ｃ】
2021513106.tif 000025
【図２１】
2021513106.tif 000026
【図２２】
2021513106.tif 000027
【図２３】
2021513106.tif 000028
【図２４】
2021513106.tif 000029
【図２５】
2021513106.tif 000030
【図２６】
2021513106.tif 000031
【図２７】
2021513106.tif 000032
【図２７Ｂ】
2021513106.tif 000033
【図２８】
2021513106.tif 000034
【手続補正書】
【提出日】令和2年7月29日(2020.7.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
表示パネルであって、
画素回路が設けられた基板と、
複数の第１の開口を有する画素定義層と、
前記複数のサブ画素は複数のサブ画素行及び複数のサブ画素列を形成し、隣接するサブ画素行における各サブ画素がずれて配列し、及び／又は、隣接するサブ画素列における各サブ画素がずれて配列し、複数のサブ画素を形成するために複数の第１の開口内に設けられた発光構造層と、
前記画素回路上に設けられ、複数の第１の電極を含み、前記画素回路が前記第１の電極と一対一対応し、前記サブ画素が前記第１の電極と一対一対応する第１の電極層と、
前記発光構造層の上方に設けられ、表面電極である第２の電極と、
走査線が前記画素回路に電圧を提供して前記画素回路の開閉を制御し、前記画素回路がオンになる時に、前記サブ画素の発光を制御するよう、データ線からの駆動電流が前記第１の電極に直接提供されて、前記画素回路にいずれも接続された走査線及びデータ線と、を備えることを特徴とする表示パネル。
【請求項２】
前記サブ画素の第１の電極は前記データ線と同じ層に設けられ、前記第１の電極と前記データ線は同じプロセスステップで形成され、前記データ線は対応する第１の電極の間に巻設され、且つ前記データ線の辺は前記第１の電極の辺と平行ではなく、又は
前記データ線は前記第１の電極の下方に設けられ、前記基板上の前記データ線の投影は第１の投影であり、前記基板上の前記サブ画素の発光構造層の投影は第２の投影であり、各前記第１の投影はいずれも複数の前記第２の投影を通過することを特徴とする請求項１に記載の表示パネル。
【請求項３】
前記画素回路は、一つのスイッチングデバイスのみを含み、前記スイッチングデバイスは第１端、第２端、及び制御端を含み、前記走査線は前記スイッチングデバイスの制御端に接続され、前記データ線は前記スイッチングデバイスの第１端に接続され、前記第１の電極は前記スイッチングデバイスの第２端に接続されることを特徴とする請求項１に記載の表示パネル。
【請求項４】
前記第１の電極は陽極で、前記第２の電極は陰極であり、前記スイッチングデバイスは駆動薄膜トランジスタであり、前記第１端は前記駆動薄膜トランジスタのソース又はドレインで、前記第２端は前記駆動薄膜トランジスタのドレイン又はソースであり、前記制御端は前記駆動薄膜トランジスタのゲートであり、前記駆動薄膜トランジスタはトップゲート構造又はボトムゲート構造であり、
ここで、前記第１の電極、第２の電極、データ線、及び走査線のうちの１つまたは複数は、透明な導電性材料で製造され、
前記ゲート材料が透明な導電性材料である場合、前記走査線と前記ゲートは同じプロセスステップで形成され、又は、
前記ゲート材料が金属材料である場合、前記走査線は前記ゲートの上方又は下方に設けられることを特徴とする請求項３に記載の表示パネル。
【請求項５】
隣接する前記走査線間は第１の間隔を有し、前記第１の間隔は連続的又は断続的に変化し、
及び／又は、隣接するデータ線間は第２の間隔を有し、前記第２の間隔は連続的又は断続的に変化することを特徴とする請求項１に記載の表示パネル。
【請求項６】
前記走査線の幅は連続的又は断続的に変化し、
及び／又は、前記データ線の幅は連続的又は断続的に変化することを特徴とする請求項１に記載の表示パネル。
【請求項７】
複数の前記走査線は第１の方向に沿って延び、複数の前記データ線は第２の方向に沿って延び、前記第１の方向と第２の方向は交差し、
前記延伸方向での前記走査線の２つの辺はいずれも波状であり、前記２つの辺のピークは対向して設置され、且つトラフは対向して設置され、及び／又は、
前記延伸方向での前記データ線の２つの辺はいずれも波状であり、前記２つの辺のピークは対向して設置され、且つトラフは対向して設置されることを特徴とする請求項１に記載の表示パネル。
【請求項８】
前記走査線のトラフの対向位置に第１の接続部が形成され、前記第１の接続部は短冊状であり、前記第１の接続部は、前記走査線と前記スイッチングデバイスとの電気的接続領域であり、及び／又は、
前記データ線のトラフの対向位置に第２の接続部が形成され、前記第２の接続部は短冊状であり、前記第２の接続部は、前記データ線と前記スイッチングデバイスとの電気的接続領域であることを特徴とする請求項４に記載の表示パネル。
【請求項９】
少なくとも第１の表示領域と第２の表示領域を含み、各表示領域はいずれも動的又は静的画像を表示することに用いられ、前記第１の表示領域の下方に感光性デバイスを設けることができるディスプレイであって、
前記第１の表示領域に請求項１−８のいずれか一項に記載の表示パネルが設けられ、前記第２の表示領域に設けられた表示パネルはパッシブマトリクス有機発光ダイオード表示パネル又はアクティブマトリクス有機発光ダイオード表示パネルであることを特徴とするディスプレイ。
【請求項１０】
第１の表示領域の解像度は前記第２の表示領域よりも低く、
前記画素定義層は、前記第１の表示領域内に前記複数の第１の開口を定義し、前記第２の表示領域内に複数の第２の開口を定義し、前記第２の開口の面積は前記第１の開口の面積よりも小さく、
前記第１の表示領域内に、数及び位置が前記第１の開口と対応する第１のサブ画素が形成され、前記第２の表示領域内に、数及び位置が前記第２の開口と対応する第２のサブ画素が形成され、前記第１のサブ画素の発光構造層及び前記第２のサブ画素の発光構造層は、同じマスクプレートを採用し、同じプロセスステップで形成されることを特徴とする請求項９に記載のディスプレイ。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図４Ａ
【補正方法】変更
【補正の内容】
【図４Ａ】
2021513106.tif 000035
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図４Ｂ
【補正方法】変更
【補正の内容】
【図４Ｂ】
2021513106.tif 000036
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2021513106.tif 000037
【国際調査報告】
2021513106.tif 000038
2021513106.tif 000039
2021513106.tif 000040
2021513106.tif 000041
2021513106.tif 000042