(57)【要約】装置は、メモリセルのアレイ及びアレイに結合されたコントローラを有する。コントローラは、アレイのいくつかのメモリセルを通るサブスレッショルドリーク電流を追跡し、サブスレッショルドリーク電流に基づいて閾値電圧を判定するように構成されている。
2021517332.tif 000002
【特許請求の範囲】
【請求項１】
メモリセルのアレイと、
前記アレイに結合されたコントローラであって、前記コントローラは、
前記アレイのいくつかのメモリセルを通るサブスレッショルドリーク電流を追跡し、
前記サブスレッショルドリーク電流に基づいて閾値電圧を判定する、ように構成されている、前記コントローラと、
を備えた、装置。
【請求項２】
前記コントローラは、そのエントリがサブスレッショルドリーク電流値を閾値電圧値に相関付けるルックアップテーブルを介して前記閾値電圧を判定するように構成されている、請求項１に記載の装置。
【請求項３】
前記コントローラは、前記サブスレッショルドリーク電流が書き込みサイクルの回数を低減させ始める書き込みサイクルの回数に基づいて、前記アレイの前記いくつかのメモリセル及び／または追加の数のメモリセルを回復するための書き込みサイクルの回数を判定するように構成されている、請求項１に記載の装置。
【請求項４】
前記コントローラは、
前記閾値電圧から、前記アレイの前記いくつかのメモリセル及び／または追加の数のメモリセルについての境界電圧を判定し、
前記判定された境界電圧を使用して、前記いくつかのメモリセル及び／または追加の数のメモリセルを検知する、
ように構成されている、請求項１及び２のいずれか一項に記載の装置。
【請求項５】
前記コントローラは、加算された電流を判定し、前記加算された電流に基づいて前記閾値電圧を判定するよう、前記いくつかのメモリセルを通る前記サブスレッショルドリーク電流を加算するように構成されている、請求項１〜３のいずれか一項に記載の装置。
【請求項６】
メモリアレイと、
前記アレイに結合されたコントローラであって、前記コントローラは、
前記アレイに対してサブスレッショルドリーク電流を監視し、
前記サブスレッショルドリーク電流に基づいて、前記アレイを回復するかどうかを判定する、ように構成されている、前記コントローラと、
を備えた、装置。
【請求項７】
前記コントローラは、前記サブスレッショルドリーク電流が特定のレベルよりも大きいことに応答して、前記アレイを回復するように構成されている、請求項６に記載の装置。
【請求項８】
前記コントローラは、
前記サブスレッショルドリーク電流が最大値を達成する、前記アレイによって経験される書き込みサイクルの回数を判定し、
前記サブスレッショルドリーク電流が前記最大値を達成する、前記書き込みサイクルの回数を前記アレイが経験したと判定したことに応答して、前記メモリアレイを回復する、
ように構成されている、請求項６に記載の装置。
【請求項９】
前記コントローラは、前記サブスレッショルドリーク電流が前記最大値を達成する、前記書き込みサイクルの回数よりも大きい特定の回数の書き込みサイクルを前記アレイが経験したことに続き、前記メモリアレイを回復する、ように構成されている、請求項８に記載の装置。
【請求項１０】
セルのいくつかの異なるグループを含むメモリセルのアレイであって、各異なるグループは、セルの第１のグループ及びセルのいくつかの第２のグループを含む、前記アレイと、
前記アレイに結合され、
各異なるグループをウェアレベリングし、
各異なるグループのそれぞれに対し、
前記セルの第１のグループに対してそれぞれのリーク電流を判定し、
前記それぞれの判定されたリーク電流に基づいて、前記セルのいくつかの第２のグループに対してそれぞれの検知電圧を判定する、ように構成されたコントローラと、
を備えた、装置。
【請求項１１】
前記コントローラは、前記それぞれの検知電圧を使用して、前記それぞれの異なるグループの第２のページを検知するように構成されている、請求項１０に記載の装置。
【請求項１２】
第１の数のメモリセルを通るサブスレッショルドリーク電流を判定することと、
前記サブスレッショルドリーク電流に基づいて、検知電圧を判定することと、
前記検知電圧を使用して、少なくとも第２の数のメモリセルを読み出すことと、
を備えた、方法。
【請求項１３】
前記検知電圧を使用して、前記第１の数のメモリセルを読み出すことを更に備えた、請求項１２に記載の方法。
【請求項１４】
前記サブスレッショルドリーク電流は、前記第１の数のメモリセルの各々を通るサブスレッショルドリーク電流の合計である、請求項１２に記載の方法。
【請求項１５】
前記第１の数のメモリセルは、メモリセルのページのウェアレベリングされたグループのメモリセルの第１のページを含み、前記第２の数のメモリセルは、メモリセルのページの前記ウェアレベリングされたグループのメモリセルのいくつかの第２のページを含む、請求項１２〜１４のいずれか一項に記載の方法。
【請求項１６】
前記検知電圧を揮発性メモリに記憶することと、
少なくとも前記第２の数のメモリセルを読み出す前に、揮発性メモリから前記検知電圧を読み出すことと、
を更に備えた、請求項１２〜１４のいずれか一項に記載の方法。
【請求項１７】
前記検知電圧を不揮発性メモリに記憶することと、
少なくとも前記第２の数のメモリセルを読み出す前に、ランプ電圧を使用して前記不揮発性メモリから前記検知電圧を読み出すことと、を更に備え、
前記ランプ電圧を使用して前記不揮発性メモリから前記検知電圧を読み出すことは、前記不揮発性メモリにおけるいくつかのメモリセルのどのメモリセルが前記ランプ電圧に応答して切り替えイベントを経験するかに基づいて、構成パターンを判定することを含む、請求項１２〜１４のいずれか一項に記載の方法。
【請求項１８】
前記第１の数のメモリセルは、第３の数のメモリセルを含む追跡メモリセルのグループの一部分であり、前記第１の数のメモリセルは、セット状態にプログラムされ、前記第３の数のメモリセルは、リセット状態にプログラムされる、請求項１２〜１４のいずれか一項に記載の方法。
【請求項１９】
前記第１の数のメモリセルを前記リセット状態にプログラムすることと、
前記第３の数のメモリセルを前記セット状態にプログラムすることと、
前記第３の数のメモリセルを通るサブスレッショルドリーク電流から判定された検知電圧を使用して、少なくとも前記第２の数のメモリセルを読み出すことと、
を更に備えた、請求項１８に記載の方法。
【請求項２０】
前記第２の数のメモリセルが書き込まれる都度、前記第１の数のメモリセルを書き込むことを更に備えた、請求項１２〜１４のいずれか一項に記載の方法。
【請求項２１】
前記サブスレッショルドリーク電流に基づいて前記検知電圧を判定することは、前記サブスレッショルドリーク電流に基づいて前記第１の数のメモリセルの閾値電圧を判定することと、特定の電圧を閾値電圧に追加することと、を含む、請求項１２〜１４のいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は概して、記憶システムなどの装置及びそれらの動作に関し、特に、サブスレッショルド電圧リーク電流を追跡することに関する。
【背景技術】
【０００２】
コンピュータまたは他の電子システム内で、内蔵の、半導体、集積回路、及び／または外部着脱可能デバイスとしてメモリデバイスが提供されることがある。揮発性及び不揮発性メモリを含む多くの異なるタイプのメモリが存在する。揮発性メモリは、そのデータを維持するために電力を必要とすることがあり、とりわけ、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、及び同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）を含むことができる。不揮発性メモリは、電力供給されないときに記憶されたデータを保持することによって、永続性データをもたらすことができ、とりわけ、相変化ランダムアクセスメモリ（ＰＣＲＡＭ）、自己選択メモリ（ＳＳＭ）、三次元クロスポイントメモリ（例えば、３Ｄ  ＸＰｏｉｎｔ技術）、抵抗性ランダムアクセスメモリ（ＲＲＡＭ）、磁気ランダムアクセスメモリ（ＭＲＡＭ）、及びプログラム可能導電型メモリなど、ＮＡＮＤフラッシュメモリ、ＮＯＲフラッシュメモリ、リードオンリメモリ（ＲＯＭ）、及び抵抗性可変メモリを含むことができる。
【０００３】
メモリセルは、アレイアーキテクチャに配列されることが多く、１つ以上のデータ単位（例えば、ビット）に対応するいくつかの異なるデータ状態にプログラム可能である。例として、いくつかの抵抗性可変メモリセルなどのいくつかのメモリセルは、低閾値電圧（Ｖｔ）状態（例えば、「セット」状態）または高Ｖｔ状態（例えば、「リセット」状態）にプログラムされることがある。メモリセルの状態は、例えば、検知電圧をセルに（例えば、セルにわたって）印可したことに応答して、セルがその導電状態を変化させる（例えば、切り替えイベントを経験する）かどうかを判定することによって判定されることがあり、検知電圧は、読み出し電圧または境界電圧と称されることがある。
【図面の簡単な説明】
【０００４】
【図１Ａ】本開示のいくつかの実施形態による、装置のブロック図である。
【図１Ｂ】本開示のいくつかの実施形態による、サブスレッショルド電圧リーク電流追跡を実行することができる、図１Ａに示されたメモリアレイの一部分の実施例を示す。
【図２】本開示のいくつかの実施形態による、動作可能なセルのそれぞれの状態に対応する閾値電圧分布を示す。
【図３Ａ】本開示のいくつかの実施形態による、書き込みサイクルの回数に応じたメモリセルの閾値電圧を示す。
【図３Ｂ】本開示のいくつかの実施形態による、書き込みサイクルの回数に応じたサブスレッショルドリーク電流を示す。
【図３Ｃ】本開示のいくつかの実施形態による、サブスレッショルドリーク電流と閾値電圧との間の相関を示す。
【図４】本開示のいくつかの実施形態による、追跡メモリセルのグループが読み出されることになるメモリアレイのそれぞれのページと関連付けられる実施例を示す。
【図５】本開示のいくつかの実施形態による、追跡ページが読み出されることになるメモリアレイの複数のページと関連付けられる実施例を示す。
【図６】本開示のいくつかの実施形態による、追跡ページがそれぞれのウェアレベリングドメインに対応するページのそれぞれのグループと関連付けられる実施例を示す。
【図７】本出願のいくつかの実施形態による、サブスレッショルドリーク電流追跡と関連付けられたブロック図である。
【図８Ａ】本出願のいくつかの実施形態による、ウェアレベリングなしのサブスレッショルドリーク電流追跡と関連付けられたブロック図である。
【図８Ｂ】本開示のいくつかの実施形態による、検知電圧を判定するよう、ランプ電圧により構成セルのペアを読み出すことを示す。
【図８Ｃ】本開示のいくつかの実施形態による、異なる検知電圧に対応する構成パターンを示す。
【発明を実施するための形態】
【０００５】
本開示は、抵抗性可変メモリセルなどのメモリセルを読み出す際の技術的改善に向けられる。いくつかの以前の読み出しアプローチでは、メモリセルを読み出すために固定読み出し電圧が使用されてきた。例えば、固定読み出し電圧は、状態の間の（高Ｖｔ状態及び低Ｖｔ状態）Ｖｔウインドウ（例えば、読み出しマージン）内にあるよう選択されることがある。しかしながら、セルのＶｔ分布は、セルが年月を重ねるにつれて（例えば、書き込みサイクルカウントが増加するにつれて）、及び／または書き込まれることに続いて、それらのＶｔがドリフトするにつれて変化することがある。Ｖｔ分布特性（例えばサイクルすること及び／またはドリフトに起因した）を変化させることは、Ｖｔ分布及び／または読み出しマージンが変化することがあるので、固定読み出し電圧（例えば、境界電圧）を使用してセルを読み出すことと関連付けられた信頼性問題につながることがある。例えば、読み出しマージンは、減少することがあり、最終的には閉鎖することがある。
【０００６】
本開示は、以前のアプローチの問題を解決し、Ｖｔ分布特性を変化させることを明らかにするよう読み出し電圧を調節することによって、読み出し処理の信頼性を改善する。例えば、様々なＶｔ分布特性（例えば、上限及び／または下限）は、読み出されることになるメモリセルと同一の回数のプログラムサイクルを経験することがある、「追跡メモリセル」と称される、メモリセルの特定のグループまたはグループ（複数可）を通るサブスレッショルドリーク電流における変化を監視することによって追跡されてもよい。
【０００７】
追跡メモリセルは、読み出されることになるメモリセルのページまたは数個のページなど、メモリセルのグループに対応し、読み出されることになるグループに含まれてもよい。メモリセルのグループは、追跡セルと同一の回数の書き込みサイクルを経験することがある。追跡セルに適用された書き込みサイクルの回数、及び／または追跡セルが最後に書き込まれてからの時間は、追跡セルを通るサブスレッショルドリーク電流における変化を追跡することができる。これは、サブスレッショルドリーク電流とＶｔとの間の相関のおかげで、追跡セルのＶｔにおける変化を可能にし、よって、セルのグループが追跡されることを可能にする。セルのグループを読み出すための読み出し電圧は、追跡されたＶｔから判定されてもよい。以下で更に説明されるように、いくつかの実施形態では、読み出されることになるセルのグループ（例えば、ページ）自体は、追跡メモリセルを含んでもよい。本明細書で更に説明されるように、サブスレッショルドリーク電流がメモリセルのＶｔ進化と相関付けることができるので、セルのグループに対する適切な読み出し電圧は、判定されたサブスレッショルドリーク電流に基づいて判定されてもよい。サブスレッショルドリーク電流は、セルのＶｔよりも低い印可された電圧に応答して、セルを通る電流として定義されてもよい。
【０００８】
別の技術的改善は、メモリセルに対する回復処理を実行するときを判定することを伴う（例えば、サブスレッショルドリーク電流に基づいた）。例えば、セルを回復することは、ウインドウのサイズをより低いサイクルカウントのサイズまで増大させることができ、よって、セルを読み出す信頼性を改善することができる。サブスレッショルドリーク電流を追跡することは、セルを読み出すことが信頼できないものになるポイントまでウインドウが減少する前に、回復が行われることを可能にすることができる。
【０００９】
以下の詳細な説明では、その一部を形成し、例示として特定の実施例が示される添付図面への参照が行われる。図面では、同様の符号は、数個の図面の全体を通じて実質的に同様のコンポーネントを記述する。本開示の範囲から逸脱することなく、他の実施例が利用されてもよく、構造的、論理的、及び／または電気的変更が行われてもよい。したがって、以下の詳細な説明は、限定的な意味で取られることはなく、本開示の範囲は、添付の請求項及びその均等物のみによって定義される。
【００１０】
本明細書における図は、第１の桁または桁（複数可）が記述する図番に対応し、残りの桁が図面における要素またはコンポーネントを識別する番号付け慣習に従う。異なる図の間の同様の要素またはコンポーネントは、同様の桁の使用によって識別されてもよい。認識されるように、本明細書における様々な実施形態において示される要素は、本開示のいくつかの追加の実施形態を提供するように、追加されてもよく、交換されてもよく、及び／または削除されてもよい。加えて、認識されるように、図において提供される比率及び相対的大きさは、本開示の実施形態を示すことを意図しており、限定的な意味に取られるべきではない。
【００１１】
本明細書で使用されるように、「いくつかの（ａ  ｎｕｍｂｅｒ  ｏｆ）」ものは、そのような事項のうちの１つ以上を指してもよい。例えば、いくつかのメモリセルは、１つ以上のメモリセルを指してもよい。「複数の（ｐｌｕｒａｌｉｔｙ）」ものは、２つ以上を意図している。本明細書で使用されるように、並行して実行される複数の動作は、特定の期間にわたって少なくとも部分的に重なる動作を指す。本明細書で使用されるように、用語「結合される（ｃｏｕｐｌｅｄ）」は、電気的に結合されること、直接結合されること、並びに／あるいは中間要素なしに直接接続されること（例えば、直接の物理的接触による）、または中間要素により間接的に結合及び／もしくは接続されることを含んでもよい。結合されるという用語は更に、相互に協働または相互作用する２つ以上の要素を含んでもよい（例えば、原因及び結果関係にあるような）。
【００１２】
図１Ａは、本開示のいくつかの実施形態による、コンピューティングシステム１００の形式にある装置のブロック図である。コンピューティングシステム１００は、例えば、ソリッドステートドライブ（ＳＳＤ）であってもよい、記憶システム１０２を含む。図１Ａの実施例では、記憶システム１０２は、ホスト１０４に結合され、とりわけ、クロスポイントメモリ、ＮＡＮＤフラッシュメモリ、またはＮＯＲフラッシュメモリなどの不揮発性メモリ１０６を含む。処理デバイスなどのコントローラ１０８（例えば、ＳＳＤコントローラ）は、メモリ１０６に結合される。いくつかの実施例では、コントローラ１０８は、状態機械、シーケンサ、及び／またはプリント回路基板に結合された特定用途向け集積回路（ＡＳＩＣ）の形式において実装することができるいくつかの他のタイプの制御回路を含むことができる。
【００１３】
いくつかの実施例では、メモリ１０６は、とりわけ、クロスポイント（例えば、三次元クロスポイント）メモリセル、ＮＡＮＤフラッシュメモリセル、またはＮＯＲフラッシュメモリセルなどの不揮発性メモリセルのアレイ１１０を含む。コントローラ１０８は、ウェアレベリングコンポーネント１１２及び読み出し管理コンポーネント１１４を含む。ＳＲＡＭまたはＤＲＡＭなどの揮発性メモリ１１６は、コントローラ１０８に結合されてもよい。いくつかの実施例では、揮発性メモリ１１６は、揮発性レジスタを含んでもよく、読み出し管理コンポーネント１１４などのコントローラ１０８に含まれてもよい。
【００１４】
読み出し管理コンポーネント１１４は、本明細書で開示される様々な方法を実行するように構成される。例えば、読み出し管理コンポーネント１１４は、サブスレッショルド電圧を追跡セルに印可したことに応答して、メモリアレイ１１０のいくつかの追跡メモリセルを通るサブスレッショルドリーク電流（以下、リーク電流）を判定し（例えば、測定する）、電流に基づいて検知電圧を判定し、検知電圧を使用してアレイ１１０からメモリセルを読み出すように構成されてもよい。読み出されたセルは、追跡メモリセルを含んでもよく、または含まなくてもよい。例えば、以下で説明されるように、いくつかの実施形態は、読み出されることになるセルの特定のグループ（例えば、ページ）以外の（例えば、それらとは別の）セルのリーク電流を追跡することを含んでもよい。しかしながら、いくつかの実施形態では、読み出されることになるセルのページ自体が、いくつかの追跡メモリセルを含んでもよい。リーク電流は、アレイ１１０内のメモリセルを回復するための書き込みサイクルの回数を判定するよう追跡されてもよい（例えば、監視される）。
【００１５】
本明細書で使用されるように、サブスレッショルド電圧は、メモリセルが低導電状態（例えば、高インピーダンス状態）などの１つの導電状態から、高導電状態（例えば、低インピーダンス状態）などの別の導電状態に変化する、閾値電圧未満である電圧を指す。
【００１６】
いくつかの実施例では、開示のいくつかの実施形態による追跡セルを通るリーク電流から判定された検知電圧に対応する構成パターンは、揮発性メモリ１１６に記憶されてもよい。構成パターンは続いて、記憶装置１０２がパワーダウンされている間に揮発性メモリ１１６から不揮発性メモリ１０６に複製されてもよく、次いで、メモリデバイス１０２がパワーアップされている間に揮発性メモリ１１６に復元されてもよい。
【００１７】
ウェアレベリングが行われないいくつかの実施例では、追跡メモリセル及び構成メモリセルは、不揮発性メモリ１０６内の読み出されることになる各ページに追加されてもよい。追跡セルを通る測定されたリーク電流から判定された検知電圧に対応する構成パターンは、構成セルに直接記憶されてもよい。
【００１８】
読み出し管理コンポーネント１１４がコントローラ１０８の部分として示されるが、他の実施例では、読み出し管理コンポーネント１１４は、コントローラ１０８とは別個であってもよいが、コントローラ１０８に結合される。本明細書で使用されるように、記憶システム（例えば、１０２）、コントローラ（例えば、１０８）、メモリ（例えば、１０６）、メモリアレイ（例えば、１１０）、及び／または読み出し管理コンポーネント（例えば、１１４）は、別個に「装置」を考えられてもよい。
【００１９】
図１Ｂは、図１Ａに示されたメモリアレイ１１０の部分の実施例を示す。メモリアレイ１１０は、相互に交差する（例えば、異なる平面内で交差する）ワード線などの信号線１１７、及びビット線などの信号線１１８を含んでもよい。例えば、信号線１１７の各々は、信号線１１８と交差してもよい。メモリセル１２０は、信号線１１７と信号線１１８との間にあってもよい（例えば、各信号線１１７／信号線１１８が交差する）。いくつかの実施例では、メモリセル１２０−１は、メモリセル１２０−２に対応する追跡メモリセル１２０−１であってもよい。検知電圧は、追跡メモリセル１２０−１を通るリーク電流から判定されてもよい。メモリセル１２０−１及び１２０−２、またはメモリセル１２０−２のみが、検知電圧を使用して読み出されてもよい。
【００２０】
いくつかの実施例では、追跡メモリセル１２０−１は、メモリセル１２０−２が書き込まれる都度更新されてもよく（例えば、再書き込みされる）、その結果、追跡メモリセル１２０−１及びメモリセル１２０−２は、同一の回数の書き込みサイクルを経験する。
【００２１】
リーク電流を判定するために、サブスレッショルド電圧がメモリセル１２０−１に印可されてもよい。印可されたサブスレッショルド電圧は、メモリセル１２０−１に共通して結合された信号線１１７に印可された電圧と信号線１１８に印可された電圧との間の差であってもよい。例えば、サブスレッショルド電圧は、信号線１１８が接地されている（例えば、ゼロボルトにおいて）間にメモリセル１２０−１に共通して結合された信号線１１７に印可されてもよい。メモリセル１２０を読み出すことは、検知電圧をメモリセル１２０に印可することを含んでもよい。検知電圧は、信号線１１７に印可された電圧と信号線１１８に印可された電圧との間の差であってもよい。例えば、検知電圧は、信号線１１８が接地されている間に信号線１１７に印可されてもよい。
【００２２】
メモリセル１２０は、追跡メモリセル１２０−１及びメモリセル１２０−２を含むメモリセルのページを構成してもよい。例えば、メモリセルのページは、検知電圧を使用して読み出されてもよい。別の実施例では、メモリセル１２０−２のみが、検知電圧を使用して読み出されてもよい。例えば、メモリセル１２０−２は、メモリセルのページを構成してもよく、追跡メモリセル１２０−１は、そのページに対応してもよい（例えば、割り当てられる）。メモリセルのページは、グループとして並行して（例えば、同時に）読み出され及び／または書き込まれる（例えば、プログラムされる）いくつかの（例えば、組）メモリセルを指すことができる。
【００２３】
いくつかの実施例では、メモリセル１２０−１及び１２０−２は、メモリセル１２０−２がウェアレベリングされたグループのいくつかのページを構成する、ページのウェアレベリングされたグループを構成してもよく、追跡メモリセル１２０−１は、ウェアレベリングされたグループの追跡ページを構成してもよい。例えば、ウェアレベリングされたグループのいくつかのページは、追跡ページのメモリセルを通るリーク電流から判定された検知電圧を使用して読み出されてもよい。
【００２４】
いくつかの実施例では、ウェアレベリングされたページのいくつかのグループが存在してもよい。各グループは、異なるタイプのデータを記憶してもよい。異なるグループは、異なる頻度において更新されたデータを記憶してもよい。図１Ｂは、いくつかの異なるグループの１つを示してもよい。例えば、各グループは、メモリセル１２０−１の追跡ページ及びいくつかのページ１２０−２を有してもよい。
【００２５】
メモリセル１２０は、例えば、そのそれぞれの状態（例えば、記憶されたデータ値）がメモリセルのそれぞれのプログラムされた抵抗に依存する、抵抗性可変メモリセルであってもよい。メモリセル１２０は、いくつかの実施例では、最初に消去することなく、それらを上書きすることによって再書き込みされてもよい。これは、適切な位置に書き込むと称されてもよい。
【００２６】
メモリセル１２０は、記憶素子（例えば、相変化材料、金属酸化材料、及び／または異なる抵抗レベルにプログラム可能ないくつかの他の材料）と直列して、選択素子（例えば、ダイオード、トランジスタ、または他の切り替えデバイス）を含むことができる。例えば、記憶素子は、小数ビット、単一のビット、または複数のビットの値に対応する状態にプログラムされてもよい。選択素子は、同一のメモリセル内の記憶素子にアクセスするために使用されてもよい。
【００２７】
選択素子は、少なくともその部分が非導電状態と導電状態との間で変化することがある（例えば切り替わる）材料を含んでもよい。例えば、選択素子は、記憶素子にアクセスするようターンオンされてもよい（例えば、非導電状態から導電状態に変化する）。いくつかの実施例では、選択素子は、可変抵抗材料（例えば、相変化材料）を含んでもよい。しかしながら、選択素子の材料は、それが記憶素子にアクセスすることを可能にするスイッチとしてのみ（例えば、情報を記憶しない）動作することができるようであってもよい。例えば、選択素子は、相を変化させないことがあるカルコゲン化物材料を含んでもよい。
【００２８】
記憶素子は、少なくともその部分が異なる状態（例えば、異なる材料相）の間で変化することがある（例えば、プログラミング動作を介して）材料を含んでもよい。異なる状態は、例えば、メモリセル１２０の異なる状態を表す異なる抵抗値の範囲を有してもよい。例えば、記憶素子は、相変化材料であってもよくまたはそうでなくてもよく、メモリセルを読み出し及び／またはプログラミングする間に相変化を受けることがありまたは受けることがないこともある、様々なドープされた材料またはドープされていない材料から形成されてもよい、カルコゲン化物材料を含んでもよい。いくつかの実施例では、記憶素子は、インジウム（Ｉｎ）−アンチモン（Ｓｂ）−テルル（Ｔｅ）（ＩＳＴ）材料（例えば、Ｉｎ２Ｓｂ２Ｔｅ５、Ｉｎ１Ｓｂ２Ｔｅ４、Ｉｎ１Ｓｂ４Ｔｅ７など）またはゲルマニウム（Ｇｅ）−アンチモン（Ｓｂ）−テルル（Ｔｅ）（ＧＳＴ）材料（例えば、Ｇｅ２Ｓｂ２Ｔｅ５、Ｇｅ１Ｓｂ２Ｔｅ４、Ｇｅ１Ｓｂ４Ｔｅ７など）などの相変化材料（例えば、相変化カルコゲン化物合金）を含んでもよい。本明細書で使用されるハイフンでつないだ化学成分の表記は、特定の混合または化合物に含まれる素子を示し、示される素子を伴う全ての化学量論を表すことを意図している。他の記憶素子材料は、様々な他の材料の中で、ＧｅＴｅ、Ｉｎ−Ｓｅ、Ｓｂ２Ｔｅ３、ＧａＳｂ、ＩｎＳｂ、Ａｓ−Ｔｅ、Ａｌ−Ｔｅ、Ｇｅ−Ｓｂ−Ｔｅ、Ｔｅ−Ｇｅ−Ａｓ、Ｉｎ−Ｓｂ−Ｔｅ、Ｔｅ−Ｓｎ−Ｓｅ、Ｇｅ−Ｓｅ−Ｇａ、Ｂｉ−Ｓｅ−Ｓｂ、Ｇａ−Ｓｅ−Ｔｅ、Ｓｎ−Ｓｂ−Ｔｅ、Ｉｎ−Ｓｂ−Ｇｅ、Ｔｅ−Ｇｅ−Ｓｂ−Ｓ、Ｔｅ−Ｇｅ−Ｓｎ−Ｏ、Ｔｅ−Ｇｅ−Ｓｎ−Ａｕ、Ｐｄ−Ｔｅ−Ｇｅ−Ｓｎ、Ｉｎ−Ｓｅ−Ｔｉ−Ｃｏ、Ｇｅ−Ｓｂ−Ｔｅ−Ｐｄ、Ｇｅ−Ｓｂ−Ｔｅ−Ｃｏ、Ｓｂ−Ｔｅ−Ｂｉ−Ｓｅ、Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ、Ｇｅ−Ｓｂ−Ｓｅ−Ｔｅ、Ｇｅ−Ｓｎ−Ｓｂ−Ｔｅ、Ｇｅ−Ｔｅ−Ｓｎ−Ｎｉ、Ｇｅ−Ｔｅ−Ｓｎ−Ｐｄ、及びＧｅ−Ｔｅ−Ｓｎ−Ｐｔを含むことができる。
【００２９】
他の実施例では、メモリセル１２０は、メモリセル１２０がセレクタデバイス及びメモリ素子の両方として作用することができるように、選択素子及び記憶素子として作用することができる、相変化材料などの材料を含んでもよい。いくつかのそのようなセルは、自己選択メモリ（ＳＳＭ）セルと称されてもよい。
【００３０】
図２は、本開示のいくつかの実施形態による、動作可能なセル（例えば、セル１２０）のそれぞれの状態に対応する閾値電圧分布２２２−１及び２２２−２を示す。例として、分布２２２−１は、低Ｖｔ状態に対応することができる「セット」状態と称されてもよく、分布２２２−２は、高Ｖｔ状態（例えば、セット状態に対応するＶｔレベルと比較して相対的に高いＶｔレベルに対応する状態）に対応することができる「リセット」状態と称されてもよい。この実施例では、分布２２２−１は、論理「１」を記憶するようプログラムされたセルに対応し、分布２２２−２は、論理「０」を記憶するようプログラムされたセルに対応するが、実施形態は、この割り当てられた符号化に限定されない。
【００３１】
図２では、「ＶＤＭ」は、セルの記憶された状態（例えば、「１」または「０」）を判定するために使用される検知電圧を表す。例えば、メモリセル１２０は、検知電圧ＶＤＭを使用して検知されてもよい。検知電圧ＶＤＭは、本開示のいくつかの実施形態に従って判定されてもよい。エッジ電圧Ｅ１は、分布２２２−１の上限に対応するＶｔとして定義されてもよく、エッジ電圧Ｅ２は、分布２２２−２の下限に対応するＶｔとして定義されてもよい。ウインドウ（例えば、マージン）Ｗは、Ｅ２とＥ１との間の差である。例えば、Ｗ＝Ｅ２−Ｅ１である。
【００３２】
状態１にプログラムされたメモリセル１２０のＶｔ、よって、分布２２２−１のエッジ電圧Ｅ１は、メモリセル１２０の書き込みサイクルの回数及びそれらメモリセル１２０の年月（例えば、メモリセル２２０が最後に書き込まれてからの時間）と共に変化することがある。同様に、状態０にプログラムされたメモリセル１２０のＶｔ、よって、分布２２２−２のエッジ電圧Ｅ２は、メモリセル１２０の書き込みサイクルの回数及びそれらメモリセル１２０の年月と共に変化することがある。例えば、Ｖｔ並びに電圧Ｅ１及びＥ２は、年月と共に単調に増大することがある。
【００３３】
図３Ａは、本開示の実施形態による、動作可能なメモリセル（例えば、１２０）のＶｔ進化を実験的に判定した実施例を示す。図３Ａに示される実施例は、サイクル（例えば、書き込みサイクル「Ｃ」）に応じたセット状態（例えば、２２２−１）と関連付けられたＶｔ進化を表すが、同様のＶｔ進化曲線が、リセット状態（例えば、２２２−２）に対して観察されることがある。図３Ａに示されるように、セット状態Ｖｔは、Ｃと共に最小値まで最初に低減し、続いて、Ｃと共に増大する。Ｖｔが進化するにつれてセルを読み出すために使用される検知電圧（例えば、ＶＤＭ）を調節することが有益であることがあり、及び／または必要であることがある（例えば、適切な信頼性をもたらすために）。
【００３４】
Ｖｔが局所的最小を達成するポイントは、「ターンアラウンド」と称されてもよい。図３Ａに示されるように、Ｖｔターンアラウンドは、約１０４〜１０５のサイクルの範囲において発生することがある。サイクルに起因したターンアラウンドに続いて、読み出しウインドウＷのサイズが低減することがあり（及び、最終的には閉鎖することがある）、それは、読み出し性能を低減させることになることがある。例えば、いくつかの以前の読み出しアプローチでは、検知電圧ＶＤＭは、Ｖｔ進化に適合可能でないことがあるように、予め定められてもよく、固定されてもよい。
【００３５】
様々な例では、回復処理は、サイクル（例えば、摩耗）に起因したメモリセル１２０のＶｔ進化を相殺するために使用されてもよい。例えば、回復パルスと称されてもよいパルスは、より低い回数のサイクルと関連付けられたパルスに対するＶｔ振る舞いを復元するようセルに印可されてもよい。例えば、回復電圧パルスの印可は、メモリセルのＶｔをゼロのサイクルカウントに対応するＶｔまで復元することができる。いくつかの実施例では、回復パルスは、リセットパルスであってもよく、典型的な書き込みパルスより大きな規模及び／またはより長い期間を有することができる。
【００３６】
回復処理は、例えば、ウインドウＷのサイズを増大させることができる。したがって、回復電圧パルスを印可するＣ値を判定するために、最小Ｖｔに対応するＣ値を判定することが有益であることがある。例えば、回復は、Ｖｔ最小値に対応するＣ値に続く特定の回数のサイクルの後に行われてもよい（例えば、Ｖｔ最小に対応するＣ値の１０倍に対応するＣ値において）。
【００３７】
図３Ｂに示されるように、メモリセル（例えば、１２０）と関連付けられたサブスレッショルド電流リーク進化は、図３Ａに示されたＶｔ進化と良好に相関する。図３Ｂは、書き込みサイクルＣの回数に応じてセット状態（例えば、２２２−１）にプログラムされたメモリセル（例えば、１２０）と関連付けられたサブスレッショルドリーク電流Ｉリークを示す。いくつかの実施例では、Ｉリークは、追跡メモリセルなどのいくつかの個々のメモリセルを通るリーク電流であってもよい。図３Ｃに示されるように、サイクルに応じたＩリーク進化は、サイクルに応じたＶｔ進化と強く相関する。例えば、図３Ｂに示されるように、Ｉリークは、Ｖｔが局所的最小を経験する（例えば、ＶｔがＣの増大と共に増大し始める）同一または類似のＣ値において局所的最大を経験する（例えば、ＩリークがＣの増大と共に低減し始める）。したがって、本明細書で更に説明されるように、Ｖｔ進化は、Ｉリーク進化を追跡することによって追跡されてもよい。したがって、１つ以上のメモリセルに対応する追跡Ｉリークは、例えば、セルを読み出すための適切な検知電圧（例えば、ＶＤＭ）、及び／またはセルに対して回復処理を実行するためのサイクルカウントを判定するために使用されてもよい。
【００３８】
図３Ｃは、本開示のいくつかの実施形態による、動作可能なメモリセル（例えば、１２０）と関連付けられたＩリークとＶｔとの間の相関（例えば、線形）を示す。図３Ｃに示されるように、サブスレッショルドＶｔ領域内の増大したセル導電率は、より低いＶｔ値に相関する（例えば、Ｖｔが低減するにつれてＩリークが増大する）。相関は、測定されたＩリーク値からセルＶｔを判定する（例えば、推定及び／または予測する）ために使用されてもよい。例えば、セルのグループ（例えば、ページ）に対応する判定された中央Ｉリーク値は、セルのグループの中央Ｖｔ分布を予測するために使用されてもよい。したがって、セルを読み出すために使用されるＶＤＭは次いで、予測された中央Ｖｔ分布に基づいて調節されてもよい。いくつかの実施例では、相関は、図３Ｃにおけるデータシンボルに対応するデータポイントに、最小二乗法回帰分析を適用することから取得される式など、図３Ｃにおけるデータシンボルを通るラインの式の形式にあってもよい。結果として生じる式は、測定されたＩリーク値についてのＶｔを判定するよう、読み出し管理コンポーネント１１４によって使用されてもよい。代わりに、図３Ｃにおけるデータシンボルに対応するＩリーク値は、ルックアップテーブル内の対応するＶｔ値に対して表にされてもよい。読み出し管理コンポーネント１１４は、測定されたＩリーク値についてのＶｔを判定するためにルックアップテーブルを使用する。
【００３９】
図４は、本開示のいくつかの実施形態に従った、追跡メモリセルのグループがメモリアレイ４１０のそれぞれのページと関連付けられる実施例を示す。例えば、メモリアレイ４１０は、メモリアレイ１１０の部分であってもよい。図４の実施例では、いくつかの（例えば、組）追跡メモリセル４２０は、メモリセル４２１のそれぞれのページ（ｊ）に対応する。例えば、ページ（ｊ）は、Ｌ個のページなどのいくつかのそのようなページのｊ番目のページであってもよく、それぞれの番号の追跡メモリセルは、各々のそれぞれのページに対応してもよい。いくつかの実施例では、追跡メモリセル４２０は、例えば、示されるように、全て１ｓであってもよい追跡パターンを記憶してもよい。例えば、追跡メモリセル４２０の各々は、１の状態にプログラムされてもよい。図７と共に以下で更に詳細に説明されるように、いくつかの実施形態では、追跡パターンは、適切な位置の書き込みまたは誤った位置の書き込み動作と関連してパターンを使用することができるように、「１ｓ」及び「０ｓ」の分割を含んでもよい。
【００４０】
それぞれのリーク電流は、図４における追跡セル４２０−１などの追跡セルの各々のそれぞれの組から判定されてもよい。それぞれの検知電圧は、各々のそれぞれの検知電圧に対して判定されてもよい。例えば、ページ（ｊ）を読み出すために使用されることになる検知電圧は、追跡セル４２０を通るリーク電流から判定されてもよい。
【００４１】
図５は、本開示のいくつかの実施形態による、追跡ページが読み出されることになるメモリアレイ５１０の複数のページと関連付けられる実施例を示す。ウェアレベリングコンポーネント１１２は、ページが同様の（または、同一の）回数の書き込みサイクルを経験することがあるように、メモリアレイ５１０を摩耗させることがある。メモリアレイ５１０は、メモリアレイ１１０の部分であってもよい。
【００４２】
メモリアレイ５１０は、追跡メモリセル５２０の追跡ページを含む。ページ１〜ページＫはそれぞれ、メモリセル５２１−１〜５２１−Ｋを含む。追跡ページは、全ての１ｓの追跡パターンにプログラムされてもよく、または１ｓ及び０ｓの分割を含むようプログラムされてもよい。検知電圧は、追跡メモリセル５２０を通るリーク電流から判定されてもよく、ページ１〜ページＫの各々を読み出すために使用されてもよい。
【００４３】
図６は、追跡ページがそれぞれのウェアレベリングドメインに対応するページのそれぞれのグループと関連付けられる実施例を示す。例えば、メモリアレイ６１０は、メモリアレイ１１０の部分であってもよい。図６では、ウェアレベリングされたページのグループ６２５−１〜６２５−Ｍなど、ウェアレベリングされたページのＭ個のグループ（例えば、ドメイン）が存在する。例えば、ウェアレベリングコンポーネント１１２は、それぞれのグループにおけるページが同様の（例えば、同一の）回数の書き込みサイクルを経験するように、グループ６２５−１〜６２５−Ｍをウェアレベリングしてもよい。いくつかの実施例では、グループ６２５−１〜６２５−Ｍはそれぞれ、Ｍ個の異なるタイプのデータを記憶してもよい。例えば、異なるグループにおけるページは、異なる回数で更新されてもよい（例えば、再書き込みされる）。
【００４４】
グループ６２５−１〜６２５−Ｍはそれぞれ、追跡ページ１〜追跡ページＭを含む。追跡ページ１〜追跡ページＭはそれぞれ、いくつかの追跡セル６２０−１〜いくつかの追跡セル６２０−Ｍを含む。グループ６２５−１〜６２５−Ｍはそれぞれ、いくつかのページを含む。例えば、グループ６２５−１は、ページＷ１−１〜ページＷ１−Ｋを含み、グループ６２５−２は、ページＷ２−１〜ページＷ２−Ｋを含み、グループ６２５−Ｍは、ページＷＭ−１〜ページＷＭ−Ｋを含む。ページＷ１−１〜ページＷ１−Ｋはそれぞれ、メモリセル６２１Ｗ１−１〜６２１Ｗ１−Ｋを含み、ページＷ２−１〜ページＷ２−Ｋはそれぞれ、メモリセル６２１Ｗ２−１〜６２１Ｗ２−Ｋを含み、ページＷＭ−１〜ページＷＭ−Ｋはそれぞれ、メモリセル６２１ＷＭ−１〜６２１ＷＭ−Ｋを含む。
【００４５】
いくつかの実施例では、追跡ページ１〜追跡ページＭは、全て１ｓの追跡パターンにプログラムされてもよく、または１ｓ及び０ｓの分割を含むようプログラムされてもよい。それぞれの検知電圧は、それぞれの追跡メモリセル６２０−１〜６２０−Ｍを通るそれぞれのリーク電流から判定されてもよい。それぞれの検知電圧は、それぞれのグループ６２５−１〜６２５−Ｍにおけるページを読み出すために使用されてもよい。
【００４６】
図７は、本出願のいくつかの実施形態による、サブスレッショルドＶｔリーク電流追跡と関連付けられたブロック図である。図７は、上記説明されたものなど、追跡セルであってもよい、追跡セル７２０−１〜７２０−Ｎのグループを含む。例えば、追跡セル７２０−１〜７２０−Ｎは、判定されたＶＤＭにより読み出されることになるメモリセルのページまたは判定されたＶＤＭにより読み出されることになるウェアレベリングされたページのグループと関連付けられた追跡メモリセルのページの部分であってもよい。図７はまた、追跡セル及び比較器７３４に結合された加算コンポーネント７３０を示す。比較器７３４は、揮発性レジスタなどの構成レジスタ７３８に、及び、いくつかの実施形態では、回復器７３６に結合される。例えば、加算コンポーネント７３０、比較器７３４、回復器７３６、及び構成レジスタ７３８は、読み出し管理コンポーネント１１４の一部であってもよい。いくつかの実施例では、構成レジスタ７３８は、揮発性メモリ１１６の一部であってもよい。
【００４７】
この実施例では、追跡セル７２０は各々、セット状態にプログラムされる（例えば、追跡パターンが全て「１ｓ」であるように）。いくつかの実施形態では、追跡パターン（例えば、追跡セル７２０によって記憶されたデータパターン）は、適切な位置の書き込みまたは誤った位置の書き込み動作と関連してパターンを使用することができるように、「１ｓ」及び「０ｓ」の分割を含んでもよい。追跡セル７２０−１〜７２０−Ｎ及びＮ個の追加の追跡セルは代わりに、状態１及び状態０にプログラムされてもよい。例えば、追跡セル７２０−１〜７２０−Ｎは、状態１にプログラムされてもよく、Ｎ個の追加の追跡セルは、状態１にプログラムされ、逆もまたそうである。リーク電流は、状態１に現在プログラムされている追跡セルから判定されてもよい。交互のプログラミングは、追跡セルに対応するセルが適切な位置に書き込まれる都度、追跡セルが適切な位置に書き込まれときに発生することがある、セルを状態１などの同一の状態に繰り返してプログラムすることによって発生することがあるセットオンセット問題の可能性を低減させる。
【００４８】
図７に示されるように、加算コンポーネント７３０は、Ｎ個の追跡セル７２０（例えば、セット状態にプログラムされたそれらの追跡セル）を通る個々のリーク電流を加算するために使用されてもよい。加算された電流（例えば、ＩＳＵＭ）は、電流比較器７３４に提供されてもよい。
【００４９】
異なる構成パターンは、異なる検知電圧に対応し、１ｓ及び０ｓなどのバイナリビットの様々な組み合わせを含んでもよい。比較器７３４は、ＩＲＥＦ１＜ＩＲＥＦ２＜ＩＲＥＦ３など、様々な基準電流とのＩＳＵＭの比較に基づいてビットの組み合わせを割り当て、構成レジスタ７３８に、または不揮発性メモリ１０６に直接それらを出力する。例えば、比較器は、ＩＳＵＭがＩＲＥＦ１未満であるときに検知電圧ＶＤＭ１に対応する構成パターンを出力してもよく、ＩＳＵＭがＩＲＥＦ１よりも大きく、ＩＲＥＦ２未満であるときにＶＤＭ２＜ＶＤＭ１に対応する構成パターンを出力してもよく、ＩＳＵＭがＩＲＥＦ３よりも大きいときにＶＤＭ３＜ＶＤＭ２に対応する構成パターンを出力してもよい。
【００５０】
いくつかの実施例では、構成パターンは、記憶システム１０２がパワーダウンされている間に構成レジスタ７３８からメモリアレイ１１０に複製されてもよく、記憶システム１０２がパワーアップされている間に構成レジスタ７３８に再度複製されてもよい。構成パターンに対応する検知電圧は、追跡セルに対応するメモリセルを読み出し、いくつかの例では、追跡メモリセル自体（例えば、読み出されるページに対応するセル自体がサブスレッショルドリーク電流を判定するために使用される場合）を読み出すために使用される。
【００５１】
いくつかの実施例では、ＶＤＭは、ＩＳＵＭについてのルックアップテーブルまたは式から判定されてもよい。ＶＤＭは次いで、構成レジスタ７３８に、または直接的に不揮発性メモリ１０６に記憶された構成パターンを割り当てられてもよい。
【００５２】
いくつかの実施例では、ＩＳＵＭがＩＲＥＦ３よりも大きいことに応答して、読み出し管理コンポーネント１１４は、追跡メモリセル及び／または追跡メモリセルに対応するメモリセルを回復するよう回復器７３６に指示してもよい。回復器７３６は、ＩＳＵＭがＩＲＥＦ３よりも大きいことに応答して、回復電圧パルスをそれらのメモリセルに印加してもよい。例えば、回復器７３６は、ターゲットメモリセルに対応し、及び／もしくはターゲットメモリセルを含むメモリセルのページ、またはターゲットメモリセルのページに対応し、及び／もしくはターゲットメモリセルのページを含むウェアレベリングされたページのグループを回復してもよい。いくつかの実施例では、ＩＲＥＦ３は、特定の回数のサイクルに対応してもよく、その後、ウインドウが閉鎖する前に、Ｉリークが最大値を達成する。
【００５３】
いくつかの実施例では、構成パターンは、メモリアレイ１１０に直接記憶されてもよい。例えば、構成パターンは、追跡セルを含むページの部分に記憶されてもよい。構成パターンは、前に説明されたメモリセル１２０と同様の抵抗性可変メモリセルなどの構成メモリセルに記憶されてもよい。
【００５４】
図８Ａは、本出願のいくつかの実施形態による、ウェアレベリングなしのサブスレッショルドリーク電流追跡と関連付けられたブロック図である。図８Ａの実施例では、不揮発性追跡メモリセル８２０−１〜８２０−Ｎは、メモリセルのそれぞれのページ（ｊ）に追加され、不揮発性構成メモリセル８２０−Ａ及び８２０−Ｂのペアがページ（ｊ）に追加される。例えば、ページ（ｊ）、メモリセル８２０−Ａ及び８２０−Ｂ、並びに追跡メモリセル８２０−１〜８２０−Ｎは、メモリアレイ１１０にあることができ、同一のページアドレスを有することができる。ページ（ｊ）は、Ｌ個のページなどのいくつかのそのようなページのｊ番目のページであってもよく、それぞれの数の追跡メモリセル及び構成セルのそれぞれのペアは、各々のそれぞれのページに対応してもよい。例えば、Ｌ個のページは、ウェアレベリングされてなくてもよい。
【００５５】
追跡メモリセル８２０−１〜８２０−Ｎは、例えば、示されるように、全て１ｓであってもよい追跡パターンを記憶してもよい。例えば、追跡メモリセルは、セット状態にプログラムされてもよい。いくつかの実施形態では、追跡パターンは、適切な位置の書き込みまたは誤った位置の書き込み動作と関連してパターンを使用することができるように、「１ｓ」及び「０ｓ」の分割を含んでもよい。
【００５６】
図８Ａは、追跡メモリセルに、及び構成セルに結合された比較器８３４に結合された加算コンポーネントを示す。図８Ａに示されるように、加算コンポーネント８３０は、Ｎ個の追跡セル８２０−１〜８２０−Ｎを通る個々のリーク電流を加算するために使用されてもよい。加算された電流（例えば、ＩＳＵＭ）は、電流比較器８３４に提供されてもよい。比較器８３４は、受信されたＩＳＵＭに基づいて、構成パターン（例えば、１ｓ及び０ｓの）を割り当てることができ、構成セルによる直接の記憶のために構成パターンを出力することができる。構成パターンは、構成セルから読み出されてもよく、対応する検知電圧ＶＤＭ（ｊ）は、ページ（ｊ）を読み出すために使用されてもよい。
【００５７】
構成パターンは、ランプ電圧を使用して構成セルから読み出されてもよい。例えば、ランプ電圧は、構成セルについての読み出し電圧が未知であることを理由に使用される。
【００５８】
図８Ｂは、本開示のいくつかの実施形態による、ランプ電圧により構成セル８２０−Ａ（セルＡ）及び８２０−Ｂ（セルＢ）を読み出すことを示す。セル８２０−Ａ及び８２０−Ｂは、ワード線などの信号線８１７に共通して結合され、ビット線などの信号線８１８−Ａ及び８１８−Ｂにそれぞれ結合される。時間的に増大するランプ電圧は、セル８２０−Ａ及び８２０−Ｂに印加される。例えば、セル８２０−Ａ及び８２０−Ｂに印加されたランプ電圧は、信号線８１７に印加されたランプ電圧と信号線８１８−Ａ及び８１８−Ｂに印加された電圧との間の差であってもよい。図８Ａの実施例では、ランプ電圧Ｖｒａｍｐは、信号線８１８−Ａ及び８１８−Ｂが接地されている間に、Ｖｒａｍｐを信号線８１７に印加することによってセル８２０−Ａ及び８２０−Ｂに印加される。
【００５９】
セル８２０−Ａまたは８２０−ＢがＶｒａｍｐに応答して切り替えイベントを経験する場合、次いで、そのセルは状態１にある。セル８２０−Ａまたは８２０−ＢがＶｒａｍｐに応答して切り替えイベントを経験しない場合、次いで、そのセルは状態０にある。
【００６０】
図８Ｃは、本開示のいくつかの実施形態による、ＶＤＭ１〜ＶＤＭ４などの異なるＶＤＭに対応し、セル８２０−Ａ及び８２０−Ｂ（例えば、それぞれがＡ及びＢと表わされる）のペアの異なる状態に対応する構成パターンを示す。図８Ｃでは、コードビットａ０、ａ１、ｂ０、及びｂ１の組み合わせは、構成パターンに対応する。コードビットａ０及びａ１は、セル８２０−Ａの様々な状態に対応し、コードビットｂ０及びｂ１は、セル８２０−Ｂの様々な状態に対応する。例えば、コードビット０１は、セル８２０−Ａまたは８２０−Ｂの状態０に対応し、コードビット１０は、セル８２０−Ａまたは８２０−Ｂの状態１に対応する。
【００６１】
いくつかの実施例では、ＩＳＵＭなどのリーク電流、及びそれに基づいたＶＤＭは、ＶＤＭにより読み出されることになるメモリセル（例えば、メモリセルのページまたはページのグループ）から直接判定されてもよい。例えば、読み出されることになる特定の数（例えば、少なくとも５０％）のセルは、状態１にある必要がある。例えば、セルによって記憶されたデータパターン（例えば、コードワード）は、少なくとも５０％の１つを有する必要がある。コードワードは、本分野で既知の様々な平衡コード及び／または重み付けコード（例えば、定数重み付けコーディング）技術を介して達成することができる、等しい数の１及びゼロを有する平衡コードワードであってもよい。別の実施例では、５０％よりも大きい１つを有する反転したコードワードをもたらす、「０ｓ」が「１ｓ」にフリップされ、逆もまたそうであるように、５０％よりも小さい１つを有するよう判定されたコードワードに対して反転が実行されてもよい。
【００６２】
それぞれのリーク電流及び対応する検知電圧は、各々のそれぞれの読み出し動作の前に判定されてもよい。これは、読み出しのための最も正確且つ最も信頼できる検知電圧を与えることができる。代わりに、リーク電流及び対応する検知電圧は、バックグラウンド動作としてバックグラウンドで判定されてもよい。
【００６３】
特定の実施例が本明細書で示され、及び説明されたが、当業者は、同一の結果を達成するよう計算された配列を、示された特定の実施形態と置き換えられてもよいことを認識するであろう。本開示は、本開示の１つ以上の実施形態の適合または変形を網羅することを意図している。上記説明が例示的な方式であり、非限定的な方式で行われたことが理解されよう。本開示の１つ以上の実施例の範囲は、添付の請求項が権利化されるのと同等のものの全範囲に従って、そのような請求項を参照して判定されるべきである。
【図１Ａ】
2021517332.tif 000003
【図１Ｂ】
2021517332.tif 000004
【図２】
2021517332.tif 000005
【図３Ａ】
2021517332.tif 000006
【図３Ｂ】
2021517332.tif 000007
【図３Ｃ】
2021517332.tif 000008
【図４】
2021517332.tif 000009
【図５】
2021517332.tif 000010
【図６】
2021517332.tif 000011
【図７】
2021517332.tif 000012
【図８Ａ】
2021517332.tif 000013
【図８Ｂ】
2021517332.tif 000014
【図８Ｃ】
2021517332.tif 000015
【手続補正書】
【提出日】令和2年11月9日(2020.11.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリセルのアレイと、
前記アレイに結合されたコントローラであって、前記コントローラは、
前記アレイのいくつかのメモリセルを通るサブスレッショルドリーク電流を追跡し、
前記サブスレッショルドリーク電流に基づいて閾値電圧を判定する、ように構成されている、前記コントローラと、
を備えた、装置。
【請求項２】
前記コントローラは、そのエントリがサブスレッショルドリーク電流値を閾値電圧値に相関付けるルックアップテーブルを介して前記閾値電圧を判定するように構成されている、請求項１に記載の装置。
【請求項３】
前記コントローラは、前記サブスレッショルドリーク電流が書き込みサイクルの回数を低減させ始める書き込みサイクルの回数に基づいて、前記アレイの前記いくつかのメモリセル及び／または追加の数のメモリセルを回復するための書き込みサイクルの回数を判定するように構成されている、請求項１に記載の装置。
【請求項４】
前記コントローラは、
前記閾値電圧から、前記アレイの前記いくつかのメモリセル及び／または追加の数のメモリセルについての境界電圧を判定し、
前記判定された境界電圧を使用して、前記いくつかのメモリセル及び／または追加の数のメモリセルを検知する、
ように構成されている、請求項１及び２のいずれか一項に記載の装置。
【請求項５】
前記コントローラは、加算された電流を判定し、前記加算された電流に基づいて前記閾値電圧を判定するよう、前記いくつかのメモリセルを通る前記サブスレッショルドリーク電流を加算するように構成されている、請求項１〜３のいずれか一項に記載の装置。
【請求項６】
メモリアレイと、
前記アレイに結合されたコントローラであって、前記コントローラは、
前記アレイに対してサブスレッショルドリーク電流を監視し、
前記サブスレッショルドリーク電流に基づいて、前記アレイを回復するかどうかを判定する、ように構成されている、前記コントローラと、
を備えた、装置。
【請求項７】
前記コントローラは、
前記サブスレッショルドリーク電流が最大値を達成する、前記アレイによって経験される書き込みサイクルの回数を判定し、
前記サブスレッショルドリーク電流が前記最大値を達成する、前記書き込みサイクルの回数を前記アレイが経験したと判定したことに応答して、前記メモリアレイを回復し、
前記サブスレッショルドリーク電流が前記最大値を達成する、前記書き込みサイクルの回数よりも大きい特定の回数の書き込みサイクルを前記アレイが経験したことに続き、前記メモリアレイを回復する、
ように構成されている、請求項６に記載の装置。
【請求項８】
セルのいくつかの異なるグループを含むメモリセルのアレイであって、各異なるグループは、セルの第１のグループ及びセルのいくつかの第２のグループを含む、前記アレイと、
前記アレイに結合され、
各異なるグループをウェアレベリングし、
各異なるグループのそれぞれに対し、
前記セルの第１のグループに対してそれぞれのリーク電流を判定し、
前記それぞれの判定されたリーク電流に基づいて、前記セルのいくつかの第２のグループに対してそれぞれの検知電圧を判定する、ように構成されたコントローラと、
を備えた、装置。
【請求項９】
前記コントローラは、前記それぞれの検知電圧を使用して、前記それぞれの異なるグループの第２のページを検知するように構成されている、請求項８に記載の装置。
【請求項１０】
第１の数のメモリセルを通るサブスレッショルドリーク電流を判定することと、
前記サブスレッショルドリーク電流に基づいて、検知電圧を判定することと、
前記検知電圧を使用して、少なくとも第２の数のメモリセルを読み出すことと、
を備えた、方法。
【請求項１１】
前記検知電圧を使用して、前記第１の数のメモリセルを読み出すことを更に備え、前記サブスレッショルドリーク電流は、前記第１の数のメモリセルの各々を通るサブスレッショルドリーク電流の合計である、請求項１０に記載の方法。
【請求項１２】
前記第１の数のメモリセルは、メモリセルのページのウェアレベリングされたグループのメモリセルの第１のページを含み、前記第２の数のメモリセルは、メモリセルのページの前記ウェアレベリングされたグループのメモリセルのいくつかの第２のページを含む、請求項１０〜１１のいずれか一項に記載の方法。
【請求項１３】
前記検知電圧を揮発性メモリに記憶することと、
少なくとも前記第２の数のメモリセルを読み出す前に、揮発性メモリから前記検知電圧を読み出すことと、
を更に備えた、請求項１０〜１１のいずれか一項に記載の方法。
【請求項１４】
前記検知電圧を不揮発性メモリに記憶することと、
少なくとも前記第２の数のメモリセルを読み出す前に、ランプ電圧を使用して前記不揮発性メモリから前記検知電圧を読み出すことと、を更に備え、
前記ランプ電圧を使用して前記不揮発性メモリから前記検知電圧を読み出すことは、前記不揮発性メモリにおけるいくつかのメモリセルのどのメモリセルが前記ランプ電圧に応答して切り替えイベントを経験するかに基づいて、構成パターンを判定することを含む、請求項１０〜１１のいずれか一項に記載の方法。
【請求項１５】
前記第１の数のメモリセルは、第３の数のメモリセルを含む追跡メモリセルのグループの一部分であり、前記第１の数のメモリセルは、セット状態にプログラムされ、前記第３の数のメモリセルは、リセット状態にプログラムされ、
前記第１の数のメモリセルを前記リセット状態にプログラムすることと、
前記第３の数のメモリセルを前記セット状態にプログラムすることと、
前記第３の数のメモリセルを通るサブスレッショルドリーク電流から判定された検知電圧を使用して、少なくとも前記第２の数のメモリセルを読み出すことと、
を更に備えた、請求項１０〜１１のいずれか一項に記載の方法。
【請求項１６】
前記第２の数のメモリセルが書き込まれる都度、前記第１の数のメモリセルを書き込むことを更に備えた、請求項１０〜１１のいずれか一項に記載の方法。
【請求項１７】
前記サブスレッショルドリーク電流に基づいて前記検知電圧を判定することは、前記サブスレッショルドリーク電流に基づいて前記第１の数のメモリセルの閾値電圧を判定することと、特定の電圧を前記閾値電圧に追加することと、を含む、請求項１０〜１１のいずれか一項に記載の方法。
【国際調査報告】
2021517332.tif 000016
2021517332.tif 000017