(57)【要約】  実施例に係る指紋認識モジュールは、基板；前記基板上に配置される導電性パターン部；前記導電パターン部上の一領域に部分的に配置される保護層；前記保護層の第１オープン領域を介して露出した導電性パターン部の上に配置される第１チップ；及び前記保護層の第２オープン領域を介して露出した導電性パターン部の上に配置される第２チップを含み、前記第１チップは、指紋認識センサーであり、前記第２チップは、注文型集積回路であり、前記基板は、一端に位置する第１非折曲領域と、前記一端と反対となる他端に位置する第２非折曲領域と、前記第１及び２非折曲領域の間に位置する折曲領域を含み、前記第１オープン領域は、前記第１非折曲領域上に位置し、前記第２オープン領域は、前記第２非折曲領域上に位置する。【選択図】図４
2021506127.tif 000002
【特許請求の範囲】
【請求項１】
基板；
前記基板上に配置される導電性パターン部；
前記導電パターン部上の一領域に部分的に配置される保護層；
前記保護層の第１オープン領域を介して露出した導電性パターン部の上に配置される第１チップ；及び
前記保護層の第２オープン領域を介して露出した導電性パターン部の上に配置される第２チップを含み、
前記第１チップは、指紋認識センサーであり、
前記第２チップは、注文型集積回路であり、
前記基板は、
一端に位置する第１非折曲領域と、
前記一端と反対となる他端に位置する第２非折曲領域と、
前記第１及び２非折曲領域の間に位置する折曲領域を含み、
前記第１オープン領域は、前記第１非折曲領域上に位置し、
前記第２オープン領域は、前記第２非折曲領域上に位置し、
前記第１オープン領域と前記第２オープン領域との間の領域は、３．２μｍ以上の間隔を有する、指紋認識モジュール。
【請求項２】
前記導電性パターン部は、
前記基板の上面に配置される上部導電性パターン部と、
前記基板の下面に配置される下部導電性パターン部と、
前記基板を貫通し、前記上部導電性パターン部と下部導電性パターンの間を連結するビアホールを含み、
前記上部及び下部導電性パターン部のそれぞれは、
前記基板上に配置される配線パターン層と、
前記配線パターン層上に配置され、スズを含む第１メッキ層と、
前記第１メッキ層上に配置され、スズを含む第２メッキ層を含む、請求項１に記載の指紋認識モジュール。
【請求項３】
前記保護層の第３オープン領域を介して露出した導電性パターン部の上に配置された少なくとも一つの第３チップをさらに含み、
前記少なくとも一つの第３チップは、
ダイオードチップ、ＭＬＣＣチップ、ＢＧＡチップ、チップコンデンサの少なくとも一つを含む、 請求項１に記載の指紋認識モジュール。
【請求項４】
前記第１オープン領域を介して露出した前記導電性パターン部は、
７μｍないし１０μｍの範囲の厚さを有する、請求項１に記載の指紋認識モジュール。
【請求項５】
前記第１オープン領域と前記第２オープン領域との間の領域は、
３．２μｍないし１０ｍｍの範囲の厚さを有する、請求項４に記載の指紋認識モジュール。
【請求項６】
前記第２オープン領域と前記第３オープン領域との間の領域の間隔は、
前記第１オープン領域と前記第２オープン領域との領域の間隔よりも小さい、請求項３に記載の指紋認識モジュール。
【請求項７】
前記第１非折曲領域は、
前記第２非折曲領域と向かい合って配置され、
前記第１及び２非折曲領域の間に配置される接着層をさらに含む、請求項１に記載の指紋認識モジュール。
【請求項８】
前記第２非折曲領域上に位置し、前記保護層の第４オープン領域を介して露出して、メインボードと連結されるアウターリードパターン部をさらに含む、請求項７に記載の指紋認識モジュール。
【請求項９】
前記第１チップの周囲を囲んで配置されるサイドモールディング部をさらに含み、
前記サイドモールディング部は、
前記第１チップと前記基板との間に存在するスペースの周囲を囲む、請求項１に記載の指紋認識モジュール。
【請求項１０】
基板；
前記基板上に配置される導電性パターン部；
前記導電パターン部上の一領域に部分的に配置される保護層；
前記保護層の第１オープン領域を介して露出した導電性パターン部の上に配置される第１チップ；及び
前記保護層の第２オープン領域を介して露出した導電性パターン部の上に配置される第２チップを含み、
前記第１チップは、指紋認識センサーであり、
前記第２チップは、注文型集積回路であり、
前記基板は、
一端に位置する第１非折曲領域と、
前記一端と反対となる他端に位置する第２非折曲領域と、
前記第１及び２非折曲領域の間に位置する折曲領域とを含み、
前記第１オープン領域は、前記第１非折曲領域上に位置し、
前記第２オープン領域は、前記第２非折曲領域上に位置し、
前記第１オープン領域と前記第２オープン領域との間の領域は、
３．２μｍ以上の間隔を有する指紋認識モジュール；
前記第１チップ上に付着されるディスプレイ部；及び
前記指紋認識モジュールの前記第２非折曲領域上に位置する前記導電性パターン部と連結されるメインボードを含む、電子デバイス。
【請求項１１】
前記ディスプレイ部は、
ディスプレイパネル；
前記ディスプレイパネル上に位置するカバーウィンドウを含み、
前記第１チップは、前記ディスプレイパネルの下面、または、前記カバーウィンドウの下面に付着される、請求項１0に記載の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、指紋認識モジュールに関するものであって、特に曲げ構造を有する指紋認識モジュール及びこれを含む電子デバイスに関するものである。
【背景技術】
【０００２】
指紋認識センサーは、人間の指の指紋を感知するセンサーとして、最近では、スマートフォンやタブレットコンピュータなどの携帯用電子機器でセキュリティを強化するための手段として広く使用されている。即ち、指紋認識センサーを通じて、ユーザー登録やセキュリティ認証手続きを経るようにすることで、携帯用電子機器に保存されたデータを保護し、セキュリティ事故を未然に防止することができる。一般的に、スマートフォンの前面下端にはホームキーが設けられている。ホームキーは、スマートフォンの多様な機能をワンタッチ方式で実現して、使い勝手を向上させる。一方、タブレットコンピュータは、前述したスマートフォンと同様に、本体の前面下端にホームキーが設けられている。このように、スマートフォンやタブレットコンピュータでホームキーは、携帯用電子機器を通じて設定された動作を実現するようにするが、一例として携帯用電子機器の使用中にホームキーを押したり、タッチすると初期画面に復帰するような便宜的な機能を提供する。
【０００３】
一方、指紋認識モジュールは、基板上に指紋認識センサーとＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）が装着される構造を有する。しかし、前記のような指紋認識モジュールは、メインボードと直接連結され得ない。即ち、前記指紋認識モジュールと前記メインボードとの間には、印刷回路基板が要求される。
【０００４】
ディスプレイ部を有する電子デバイスは、複数の印刷回路基板が要求されるに応じて、厚さが増加するという問題点がある。また、複数の印刷回路基板のサイズは、電子デバイスの小型化に制約となり得る。また、複数の印刷回路基板の接合不良は、電子デバイスの信頼性を低下させることがある。
【０００５】
したがって、このような問題を解消することができる新しい構造の指紋認識モジュールが要求される。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
実施例は、指紋認識センサーとＡＳＩＣが一つの基板に実装されながら、電子デバイスのメインボードと直接連結され得るチップオンフィルム用軟性回路基板を含む指紋認識モジュール及びこれを含む電子デバイスを提供しようとする。
【０００７】
提案される実施例で解決しようとする技術的課題は、以上で言及した技術的課題に制限されず、言及していないまた別の技術的課題は、下記の記載から提案される実施例が属する技術分野における通常の知識を有する者にとって明確に理解され得るはずである。
【課題を解決するための手段】
【０００８】
実施例に係る指紋認識モジュールは、基板；前記基板上に配置される導電性パターン部；前記導電パターン部上の一領域に部分的に配置される保護層；前記保護層の第１オープン領域を介して露出した導電性パターン部の上に配置される第１チップ；及び前記保護層の第２オープン領域を介して露出した導電性パターン部の上に配置される第２チップを含み、前記第１チップは、指紋認識センサーであり、前記第２チップは、注文型集積回路であり、前記基板は、一端に位置する第１非折曲領域と、前記一端と反対となる他端に位置する第２非折曲領域と、前記第１及び２非折曲領域の間に位置する折曲領域を含み、前記第１オープン領域は、前記第１非折曲領域上に位置し、前記第２オープン領域は、前記第２非折曲領域上に位置する。
【０００９】
また、前記導電性パターン部は、前記基板の上面に配置される上部導電性パターン部と、前記基板の下面に配置される下部導電性パターン部と、前記基板を貫通し、前記上部導電性パターン部と下部導電性パターンの間を連結するビアホールを含み、前記上部及び下部導電性パターン部のそれぞれは、前記基板上に配置される配線パターン層と、前記配線パターン層上に配置され、スズを含む第１メッキ層と、前記第１メッキ層上に配置され、スズを含む第２メッキ層を含む。
【００１０】
また、前記保護層の第３オープン領域を介して露出した導電性パターン部の上に配置された少なくとも一つの第３チップをさらに含み、前記少なくとも一つの第３チップは、ダイオードチップ、ＭＬＣＣチップ、ＢＧＡチップ、チップコンデンサの少なくとも一つを含む。
【００１１】
また、前記第１オープン領域を介して露出した前記導電性パターン部は、７μｍないし１０μｍの範囲の厚さを有する。
【００１２】
また、前記折曲領域は、前記第１オープン領域と前記第２オープン領域との間の領域である。
【００１３】
また、前記第１オープン領域と前記第２オープン領域との間の領域は、３．２μｍないし１０ｍｍの範囲の厚さを有する。
【００１４】
また、前記第２オープン領域と前記第３オープン領域との間の領域は、１．０ｍｍないし２ｍｍの範囲の厚さを有する。
【００１５】
また、前記第１非折曲領域は、前記第２非折曲領域と向かい合って配置され、前記第１及び２非折曲領域の間に配置される接着層をさらに含む。
【００１６】
また、前記指紋認識モジュールは、前記第２非折曲領域上に位置し、前記保護層の第４オープン領域を介して露出してメインボードと連結されるアウターリードパターン部をさらに含む。
【００１７】
また、前記第１非折曲領域上に位置した前記導電パターン部は、前記第１オープン領域を除いた残りの領域がすべて前記保護層に覆われる。
【００１８】
また、前記第１チップの周囲を囲んで配置されるサイドモールディング部をさらに含み、前記サイドモールディング部は、前記第１チップと前記基板との間に存在するスペースの周囲を囲む。
【００１９】
一方、実施例に係る電子デバイスは、基板；前記基板上に配置される導電性パターン部；前記導電パターン部上の一領域に部分的に配置される保護層；前記保護層の第１オープン領域を介して露出した導電性パターン部の上に配置される第１チップ；及び前記保護層の第２オープン領域を介して露出した導電性パターン部の上に配置される第２チップを含み、前記第１チップは、指紋認識センサーであり、前記第２チップは、注文型集積回路であり、前記基板は、一端に位置する第１非折曲領域と、前記一端と反対となる他端に位置する第２非折曲領域と、前記第１及び２非折曲領域の間に位置する折曲領域とを含み、前記第１オープン領域は、前記第１非折曲領域上に位置し、前記第２オープン領域は、前記第２非折曲領域上に位置する指紋認識モジュール；前記第１チップ上に付着されるディスプレイ部；及び前記指紋認識モジュールの前記第２非折曲領域上に位置する前記導電パターン部と連結されるメインボードを含む。
【００２０】
また、前記ディスプレイ部は、ディスプレイパネル；前記ディスプレイパネル上に位置するカバーウィンドウを含み、前記第１チップは、前記ディスプレイパネルの下面、または、前記カバーウィンドウの下面に付着される。
【発明の効果】
【００２１】
本発明の実施例によれば、指紋認識モジュールの基板として２層構造のチップオンフィルム用軟性回路基板が適用され、これによるファインピッチ対応により基板面積を画期的に減少させることができる。だけでなく、ポリイミド基板を使用することによってＦｉｎｅ  Ｐｉｔｃｈを実現（ライン／Ｓｐａｃｅ＝１０μｍ以下／１５μｍ以下）することができ、指紋認識モジュールのサイズを減少させることができる。
【００２２】
また、本発明の実施例によれば、一つの基板上に互いに異なる種類の第１チップ、第２チップ及び第３チップを実装することができるので、向上した信頼性を有する指紋認識モジュールを提供することができる。
【００２３】
また、本発明に係る実施例によれば、指紋認識センサーが実装されるインナーリードパターン部の高さが７μｍ以上に形成されるようにすることで、前記指紋認識センサーの振動スペースを確保することができ、これによる前記指紋認識センサーの動作信頼性を向上させることができる。
【００２４】
また、本発明に係る実施例によれば、指紋認識モジュールとメインボードを直接連結することができる。これに伴って、指紋認識モジュールを介して感知された信号をメインボードまで伝達するための軟性回路基板のサイズ及び厚さが減少することがある。だけでなく、 指紋認識用チップで形成された信号がメインボードまで伝達される信号の距離を減らすことができ、指紋認識を速く行うことができる。
【００２５】
これに伴って、実施例に係るオールインワンチップオンフィルム用軟性回路基板及びこれを含むチップパッケージ、及びこれを含む電子デバイスは、他の部品のスペース及び／またはバッテリのスペースを拡張させることができる。
【００２６】
また、複数の印刷回路基板の連結が要求されないため、工程の便宜性及び電気的な連結の信頼性が向上することができる。
【００２７】
これに伴って、実施例に係る指紋認識モジュール及びこれを含む電子デバイスは、高解像度のディスプレイ部を有する電子デバイスに適し得る。
【００２８】
また、本発明に係る実施例によれば、第１チップと第２チップの周辺にサイドモールディング部を追加することによって、侵襲や衝撃から前記第１チップと第２チップを保護することができ、これによる動作信頼性を向上させることができる。
【００２９】
また、本発明に係る実施例によれば、ベンディングラインを中心に、第１チップ及び第２チップまでのそれぞれの距離が最小１．６μｍになるようにする。したがって、指紋認識モジュールのベンディング時に、ベンディング外力によるボンディング部のクラックを防止することができる。
【００３０】
また、本発明に係る実施例によれば、第２チップと第３チップとの間の距離を可能な限り近づけつつ、最小１．０ｍｍ以上となるようにする。したがって、前記第２チップと第３チップの距離が離れることにより発生する信号の損失を最小化することができる。また、前記第２チップと第３チップの距離が前記1．０ｍｍよりも近くなることにより発生する第３チップの位置ずれ現象を防止することができる。
【００３１】
また、本発明に係る実施例によれば、指紋認識モジュールを構成する軟性回路基板がベンディング構造を有するようにする。これに伴って、前記指紋認識モジュールが有する全体の長さを減少させることができる。
【図面の簡単な説明】
【００３２】
【図１ａ】従来の印刷回路基板を含むディスプレイ部を備えた電子デバイスの断面図である。
【図１ｂ】図１ａによる印刷回路基板の平面図である。
【図２ａ】実施例に係る指紋認識モジュールを含むディスプレイ部を備えた電子デバイスの断面図である。
【図２ｂ】図２ａによる指紋認識モジュールのチップオンフィルム用軟性回路基板が折曲された形における断面図である。
【図２ｃ】図２ａによる指紋認識モジュールのチップオンフィルム用軟性回路基板が折り折曲された形における平面図である。
【図３ａ】本発明の実施例に係る指紋認識モジュールの軟性回路基板を示す断面図である。
【図３ｂ】図３ａの軟性回路基板を含む指紋認識モジュールを示す断面図である。
【図４】図３ｂの指紋認識モジュールの折曲形状を示す図である。
【図５】実施例に係るチップオンフィルム用軟性回路基板の他の断面図である。
【図６】実施例に係るチップオンフィルム用軟性回路基板を含む指紋認識モジュールのまた他の断面図である。
【図７】実施例に係るチップオンフィルム用軟性回路基板の一領域を拡大した断面図である。
【図８ａ】実施例に係る指紋認識モジュールを含む電子デバイスの断面図である。
【図８ｂ】実施例に係る指紋認識モジュールを含む電子デバイスの他の断面図である。
【図８ｃ】実施例に係る指紋認識モジュールを含む電子デバイスのまた他の断面図である。
【図９】実施例に係る指紋認識モジュールを含む多様な電子デバイスの図である。
【図１０】実施例に係る指紋認識モジュールを含む多様な電子デバイスの図である。
【図１１ａ】実施例に係る指紋認識モジュールを含む多様な電子デバイスの図である。
【図１１ｂ】実施例に係る指紋認識モジュールを含む多様な電子デバイスの図である。
【図１１ｃ】実施例に係る指紋認識モジュールを含む多様な電子デバイスの図である。
【図１２】実施例に係る指紋認識モジュールを含む多様な電子デバイスの図である。
【図１３】実施例に係る指紋認識モジュールを含む多様な電子デバイスの図である。
【発明の実施のための形態】
【００３３】
実施例の説明において、各層（膜）、領域、パターンまたは構造物が基板、各層（膜）、領域、パッドまたは、パターンの「上／うえ（Ｏｎ）」に、または「下／した（ｕｎｄｅｒ」に形成されるものと記載される場合において、「上／うえ（Ｏｎ）」と「下／した（ｕｎｄｅｒ」は「直接（ｄｉｒｅｃｔｌｙ）」または「他の層を介在して（１ｎｄｉｒｅｃｔｌｙ）」形成されるものをすべて含む。また、各層の上／うえ、または下／したに対する基準は、図面を基準として説明する。
【００３４】
また、ある部分が他の部分と「連結」されているとき、これは「直接的に連結」されている場合だけではなく、その中間に他の部材を間に置いて、「間接的に連結」されている場合も含む。また、 ある部分がある構成要素を「含む」とするとき、これは特に反対となる記載がない限り、他の構成要素を除くことではなく、他の構成要素をさらに備えることができることを意味する。
【００３５】
以下、添付した図面を参照して、本発明の実施例を詳細に説明すると、次の通りである。
【００３６】
図１ａないし図１ｂを参照して、比較例に係る印刷回路基板を説明する。
【００３７】
ディスプレイ部を有する電子デバイスは、指紋認識機能を実現するために、メインボード４０に加えて、少なくと図２つの基板が要求される。
【００３８】
比較例に係るディスプレイ部を含む電子デバイスに含まれる基板は、少なくとも二つであり得る。
【００３９】
比較例に係るディスプレイ部を含む電子デバイスは、第１基板１０と第２基板２０を含むことができる。
【００４０】
前記第１基板１０は、ＦＰＣＢまたはシリコンウェーハ（ｓｉｌｉｃｏｎ  ｗａｆｅｒ）を使用した。
【００４１】
前記第２基板２０は、軟性印刷回路基板（ＦＰＣＢ、Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）を使用した。
【００４２】
比較例に係るディスプレイ部を備えた電子デバイスは、ディスプレイパネルとメインボードとの間に第１及び第２基板が要求されるので、電子デバイスの全体的な厚さが増加することがある。詳しく、比較例に係るディスプレイ部を備えた電子デバイスは、上、下に積層される第１及び第２基板が要求されるので、電子デバイスの全体的な厚さが増加することがある。
【００４３】
前記第１基板１０と前記第２基板２０は、互いに異なる工程で形成された。例えば、前記第１基板１０は、一般的な積層工程によって製造され、前記第２基板２０は、シート（Ｓｈｅｅｔ）方式で製造されている。
【００４４】
比較例に係る第１、第２基板は、それぞれ互いに異なる工程で形成されるので、工程の効率が低下することがある。
【００４５】
また、比較例に係る基板を含むチップパッケージは、互いに異なる種類のチップを一つの基板上に配置する工程の難易性があるので、別の第１及び第２基板が要求される。
【００４６】
また、比較例に係る基板を含むチップパッケージは、互いに異なる種類のチップを一つの基板上で接続させにくいという問題点がある。
【００４７】
ディスプレイパネル３０の上部に接近したオブジェクトから指紋を認識して処理または転送するために、第１基板１０は、第２基板２０と連結され、第２基板２０は、メインボード４０に連結される。
【００４８】
比較例に係るディスプレイ部を備えた電子デバイスは、カバーウィンドウ７０と前記第１基板１０との間、前記第１基板１０と前記第２基板２０との間、第２基板２０と前記メインボード４０との間にそれぞれ別の接着層５０が要求され得る。即ち、比較例に係るディスプレイ部を備えた電子デバイスは、複数の接着層が要求されるので、接着層の連結不良により、電子デバイスの信頼性が低下することがあるという問題点を有する。また、上、下に連結される前記第１印刷回路基板１０及び前記第２印刷回路基板２０の間に配置される接着層は、電子デバイスの厚さを増加させることがある。
【００４９】
図１ｂを参照すれば、比較例においては、複数の基板が要求されるので、一方向における長さＬ１は、それぞれの前記第１基板１０及び前記第２基板２０の長さの合計である。通常の長さＬ１は、３００ｍｍ程度である。比較例に係る電子デバイスは、複数の基板が要求されることによって、他の部品を実装するためのスペースやバッテリー６０を配置するためのスペースが縮小され得る。また、ディスプレイ部の外部に指紋認識部品が実装されるので、デバイス全体のサイズが大きくならなければならないという問題がある。
【００５０】
最近、スマートフォンのような電子デバイスは、ユーザーの利便性ないしセキュリティを強化するために、多様な機能を有する部品が追加されている。例えば、スマートフォン、スマートウォッチなどの電子デバイスには、複数のカメラモジュール（デュアルカメラモジュール、ｄｕａｌ  ｃａｍｅｒａ  ｍｏｄｕｌｅ）が搭載されたり、虹彩認識、バーチャルリアリティ（ＶＲ、Ｖｉｒｔｕａｌ  Ｒｅａｌｉｔｙ）のような多様な機能を有する部品が追加されている。これにより、追加される部品を実装するためのスペースの確保が重要である。
【００５１】
また、ウェアラブルデバイスをはじめとする多様な電子デバイスは、ユーザーの利便性の向上のために、バッテリースペースの拡大が要求される。
【００５２】
したがって、従来の電子デバイスに使用された複数の印刷回路基板を一つの印刷回路基板に代替することによって、新たな部品を実装するためのスペースの確保またはバッテリーサイズの拡大のためのスペース確保の重要性が台頭される。
【００５３】
比較例に係る電子デバイスは、互いに異なる種類の第１チップ、第２チップ及び第３チップがそれぞれ別の第１基板１０及び第２基板３０に配置され得る。これに伴って、第１基板１０及び第２基板３０の間の接着層５０の厚さ及び前記第２基板３０の厚さは、電子デバイスの厚さを増加させるという問題点があった。
【００５４】
また、前記第２基板３０のサイズだけバッテリースペースないし他の部品を実装するためのスペースが縮小されるという問題点があった。
【００５５】
また、第１及び第２基板の接合不良は、電子デバイスの信頼性を低下させるという問題点があった。
【００５６】
実施例は、このような問題点を解消するために、複数のチップを一つの基板に実装することができる新たな構造のチップオンフィルム用軟性回路基板を含む指紋認識モジュール及びこれを含む電子デバイスを提供することができる。
【００５７】
実施例と比較例の同じ図面符号は、同一の構成要素を示し、前述した比較例と重複する説明は除く。
【００５８】
図２ａないし図２ｃを参照して、実施例に係るチップオンフィルム用軟性回路基板を含む指紋認識モジュールが装着された電子デバイスを説明する。
【００５９】
実施例に係る電子デバイスは、ディスプレイパネルの一側に接近したオブジェクトから取得した指紋信号をメインボードまで伝達するために、一つの印刷回路基板を使用することができる。
【００６０】
実施例に係るディスプレイ部を含む電子デバイスに含まれる印刷回路基板は、一つのフレキシブル印刷回路基板であり得る。これに伴って、実施例に係るチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板を含む指紋認識モジュール１００は、互いに対向するディスプレイ部とメインボードとの間で折曲（ｂｅｎｄｉｎｇ）されて、ディスプレイ部及びメインボードと連結され得る。
【００６１】
詳しく、実施例に係るチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板を含む指紋認識モジュール１００は、互いに異なる種類の複数のチップを配置するための一つの基板であり得る。
【００６２】
実施例に係るチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板を含む指紋認識モジュール１００は、互いに異なる種類の第１チップＣ１、第２チップＣ２及び第３チップＣ３を配置するための基板であり得る。
【００６３】
実施例に係る指紋認識用モジュール１００のチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板の厚さｔ２は、折曲（ｂｅｎｄｉｎｇ）される前に２０μｍないし１００μｍであり得る。例えば、実施例に係るチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板の折曲（ｂｅｎｄｉｎｇ）前の厚さｔ２は、３０μｍないし８０μｍであり得る。例えば、実施例に係るチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板の折曲前の厚さｔ２は、７０μｍないし７５μｍであり得る。
【００６４】
実施例に係る指紋認識モジュール１００のチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板の折曲前の厚さｔ２は、比較例に係る複数の基板の総厚さｔ１の１／５ないし１／２レベルの厚さを有し得る。即ち、実施例に係るチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板の折曲前の厚さｔ２は、比較例に係る複数の基板の厚さｔ１の２０％ないし５０％のレベルの厚さを有し得る。例えば、実施例に係るチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板の折曲（ｂｅｎｄｉｎｇ）前の厚さｔ２は、比較例に係る複数の基板の厚さｔ１の２５％ないし４０％のレベルの厚さを有し得る。例えば、実施例に係るチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板の折曲（ｂｅｎｄｉｎｇ）前の厚さｔ２は、比較例に係る複数の基板の厚さｔ１の２５％ないし３５％のレベルの厚さを有し得る。
【００６５】
実施例に係るディスプレイ部を備えた電子デバイスは、ディスプレイパネルとメインボードとの間に一つのチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板が要求されるので、電子デバイスの全体的な厚さを減少させることができる。
【００６６】
また、実施例は、比較例に含まれた第１基板及び第２基板の間の接着層５０を省略することができるので、オールインワンチップオンフィルム用軟性回路基板を含むチップパッケージ及びこれを含む電子デバイスの全体的な厚さを減少させることができる。
【００６７】
また、実施例は、第１基板と第２基板との間の接着層５０を省略することができ、接着不良による問題点を解消することができるので、電子デバイスの信頼性を向上させることができる。
【００６８】
また、複数の基板の接着工程を省略することができるので、工程の効率が増加し、工程のコストが低減され得る。
【００６９】
また、別の工程で管理された基板を一つの工程に代替することにより、工程の効率及び製品の歩留まりを向上させることができる。
【００７０】
実施例に係る指紋認識モジュール１００のチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板は、折曲領域と非折曲領域を含むことができる。実施例に係るチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板を含む指紋認識モジュール１００は、折曲領域を含むことによって、互いに向かい合って配置される前記ディスプレイパネル３０及び前記メインボード４０の間にチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板を含む指紋認識モジュール１００が配置され得る。
【００７１】
実施例に係るチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板を含む指紋認識モジュール１００の非折曲（ｎｏｎ−ｂｅｎｄｉｎｇ）領域は、ディスプレイパネル３０と、互いに向かい合って配置され得る。実施例に係るチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板を含む指紋認識モジュール１００の非折曲領域上には、第１チップＣ１が配置され得る。これに伴って、実施例に係るチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板を含む指紋認識モジュール１００は、前記第１チップＣ１の安定した実装が可能である。また、実施例に係るチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板を含む指紋認識モジュール１００の非折曲領域上には、第２チップＣ２及び第３チップＣ３が配置され得る。これに伴って、実施例に係るチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板を含む指紋認識モジュール１００は、前記第２チップＣ２及び第３チップＣ３の安定した実装が可能である。
【００７２】
図２ｃは、図２ｂの下面における平面図である。
【００７３】
図２ｃを参照すれば、実施例は、一つの基板が要求されるので、一方向における長さＬ２は、一つの基板の長さであり得る。実施例に係るチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板を含む指紋認識モジュール１００の一方向における長さＬ２は、実施例に係るチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板を含む指紋認識モジュール１００の長さであり得る。一例として、実施例に係るチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板を含む指紋認識モジュール１００の一方向における長さＬ２は、１０ｍｍないし５０ｍｍであり得る。例えば、実施例に係るチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板を含む指紋認識モジュール１００）の一方向における長さＬ２は、１０ｍｍないし３０ｍｍであり得る。例えば、実施例に係るチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板を含む指紋認識モジュール１００の一方向における長さＬ２は、１５ｍｍないし２５ｍｍであり得る。但し、実施例がこれに限定されるものではなく、配置するためのチップの種類及び／または個数、電子デバイスの種類に応じて多様なサイズに設計すできることは言うまでもない。
【００７４】
また、別の指紋認識用のスペースが必要なく、ディスプレイ部と重畳されるように形成されるので、全体デバイスでディスプレイ領域を広く使用でき、ユーザーの利便性を向上させることができる。
【００７５】
実施例に係るオールインワンチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板を含む指紋認識モジュール１００の一方向における長さＬ２は、比較例に係る基板の一方向における長さＬ１の１０％ないし７０％のレベルの長さを有し得る。
【００７６】
これに伴って、実施例は、電子デバイス内のチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板を含む指紋認識モジュール１００のサイズが減少し得、比較例の別の指紋認識用スペースが必要だったことを除去により全体ディスプレイ領域を拡大できるだけでなく、バッテリー６０を配置するためのスペースが拡大できる。また、実施例に係るチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板を含む指紋認識モジュール１００は、平面的が減少し得るので、他の部品を搭載するためのスペースの確保が可能である。
【００７７】
図３ａは、本発明の実施例に係る指紋認識モジュールの軟性回路基板を示す断面図であり、図３ｂは、図３ａの軟性回路基板を含む指紋認識モジュールを示す断面図である。
【００７８】
実施例に係るチップオンフィルム（Ａｌｌ  ｉｎ  ｏｎｅ  ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板は、基板１１０、前記基板１１０上に配置される配線パターン層１２０、メッキ層１３０及び保護層１４０を含むことができる。
【００７９】
ここで、チップオンフィルム（Ａｌｌ  ｉｎ  ｏｎｅ  ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板は、指紋認識モジュール１００を構成する第１チップＣ１、第２チップＣ２及び第３チップＣ３が実装される前の基板である。
【００８０】
前記基板１１０は、前記配線パターン層１２０、メッキ層１３０及び保護層１４０を支持する支持基板であり得る。
【００８１】
前記基板１１０は、折曲領域及び折曲領域以外の領域を含むことができる。即ち、前記基板１１０は、折曲が行われる折曲領域と折曲領域以外の非折曲領域を含むことができる。前記折曲領域は、前記基板１１０の上面のうち、第１チップＣ１と第２チップＣ２との間の領域であり得る。前記折曲領域は、第１チップＣ１、第２チップＣ２及び第３チップＣ３が配置されるチップ配置領域を除いた領域であり得る。そして、前記非折曲領域は、前記折曲領域を除いた残りの領域であり得る。前記非折曲領域は、前記第１チップＣ１が配置される第１チップ配置領域、前記第２チップＣ２が配置される第２チップ配置領域及び前記第３チップＣ３が配置される第３チップ配置領域を含むことができる。
【００８２】
前記基板１１０は、軟性基板であり得る。これにより、前記基板１１０は、部分的な折曲が可能である。即ち、前記基板１１０は、延性プラスチックを含むことができる。例えば、前記基板１１０は、ポリイミド（ｐｏｌｙｉｍｉｄｅ、ＰＩ）基板であり得る。但し、実施例は、これに限定されず、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ  ｔｅｒｅｐｈｔｈａｌａｔｅ、ＰＥＴ）、ポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ  ｎａｐｈｔｈａｌａｔｅ、ＰＥＮ）のような高分子物質で構成された基板であり得る。これにより、前記基板１１０を含む軟性回路基板は、曲線のディスプレイ装置が備えられた多様な電子デバイスに使用され得る。例えば、前記基板１１０を含む軟性回路基板は、フレキシブル特性に優れるので、ウェアラブル電子デバイスの半導体チップを実装するのに適し得る。詳しく、実施例は、曲面ディスプレイを含む電子デバイスに適し得る。
【００８３】
前記基板１１０は、絶縁基板であり得る。即ち、前記基板１１０は、多様な配線パターンを支持する絶縁基板であり得る。
【００８４】
前記基板１１０は、２０μｍないし１００μｍの厚さを有し得る。例えば、前記基板１１０は、２５μｍないし５０μｍの厚さを有し得る。例えば、前記基板１００は、３０μｍないし４０μｍの厚さを有し得る。前記基板１００の厚さが１００μｍを超えた場合には、全体的な軟性回路基板の厚さが増加することがある。前記基板１００の厚さが２０μｍ未満の場合には、第１チップＣ１、第２チップＣ２及び第３チップＣ３を同時に配置することは困難であり得る。前記基板１１０の厚さが２０μｍ未満の場合には、複数のチップを実装する工程において、前記基板１１０が熱／圧力などに脆弱であり得るので、複数のチップを同時に配置することは困難であり得る。
【００８５】
前記基板１１０上には、配線が配置され得る。前記配線は、パターン化された複数の配線であり得る。例えば、前記基板１１０上で前記複数の配線は、互いに離隔して配置され得る。即ち、前記基板１１０の一面上には、配線パターン層１２０が配置され得る。
【００８６】
好ましくは、前記基板１１０の両面には、それぞれの配線が配置され得る。即ち、基板１１０の上面には、上部配線パターン層が配置され得、下面には下部配線パターン層が配置され得る。また、上部配線パターン層の上には、上部メッキ層が配置され得る。また、上部配線パターン層の上には、上部保護層が配置され得る。また、下部配線パターン層の下には、下部メッキ層が配置され得る。そして、前記下部配線パターン層の下には、下部保護層が配置され得る。
【００８７】
前記配線パターン層１２０は、導電性物質を含むことができる。
【００８８】
例えば、前記配線パターン層１２０は、電気導電性に優れた金属物質を含むことができる。さらに詳しく、前記配線パターン層１２０は、銅（Ｃｕ）を含むことができる。但し、実施例がこれに限定されるものではなく、銅（Ｃｕ）、アルミニウム（Ａｌ）、クロム（ＣＲ）、ニッケル（Ｎｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、金（Ａｕ）、チタン（Ｔｉ）及びこれらの合金の少なくとも一つの金属を含むことができることは言うまでもない。
【００８９】
前記配線パターン層１２０は、１μｍないし１５μｍの厚さに配置され得る。例えば、前記配線パターン層１２０は、４μｍないし１０μｍの厚さに配置され得る。例えば、前記配線パターン層１２０は、６μｍないし９μｍの厚さに配置され得る。
【００９０】
前記配線パターン層１２０の厚さが１μｍ未満の場合には、前記配線パターン層の抵抗が増加することがある。前記配線パターン層１２０の厚さが１５μｍを超えた場合には、リソグラフィグラフィ工法を使用する場合はサイドエッチングが困難であり、印刷工法を使用する場合はマスクの使用が困難であり、スパッタリング工法の場合は長期間に蒸着をしなければならないので、微細パターンを実現することが困難であり得る。
【００９１】
前記配線パターン層１２０上には、メッキ層１３０が配置され得る。前記メッキ層１３０は、第１メッキ層１３１及び第２メッキ層１３２を含むことができる。
【００９２】
前記配線パターン層１２０上には、第１メッキ層１３１が配置され、前記第１メッキ層１３１上には、前記第２メッキ層１３２が配置され得る。前記第１メッキ層１３１及び前記第２メッキ層１３２は、ウィスカー（ｗｈｉｓｋｅｒ）の形成を防止するために、前記配線パターン層１２０上に二層に形成され得る。これにより、前記配線パターン層１２０のパターン間の短絡を防止することができる。また、前記配線パターン層１２０上には、二つの層のメッキ層が配置されることによって、チップとのボンディング特性が向上することができる。前記配線パターン層が銅（Ｃｕ）を含む場合には、前記配線パターン層が第１チップＣ１と直接ボンディングすることができず、別途接着のための処理が要求され得る。一方、前記配線パターン層上に配置される前記メッキ層を単一層に形成する場合、メッキ工程で配線パターン層の銅（ｃｕ）がメッキ層に拡散されて、チップとのボンディング時に不良をもたらすことがある。前記１層のメッキ層上に２層のメッキ層をさらに形成することによって、チップとボンディングされる表面に銅（Ｃｕ）の量がない場合、または減少させてチップボンディングが容易になることができる。前記メッキ層がスズ（Ｓｎ）を含む場合には、前記メッキ層の表面が純スズ層であり得るので、第１チップＣ１とボンディングが容易になることができる。
【００９３】
第１メッキ層１３１が配置される領域は、前記第２メッキ層１３２が配置される領域と対応することができる。即ち、前記第１メッキ層１３１が配置される面積は、前記第２メッキ層１３２が配置される面積と対応することができる。
【００９４】
だけでなく、前記第１メッキ層１３１が配置される領域は、前記第２メッキ層１３２が配置される領域よりも大きいことがある。前記第１メッキ層１３１を形成した後、保護層１４０を形成し、保護層が形成されていない１メッキ層上に、前記第２メッキ層１３２を形成しても、前記ウィスカー現象及びＣｕの拡散を防止することができる。
【００９５】
前記メッキ層１３０は、スズ（Ｓｎ）を含むことができる。例えば、前記第１メッキ層１３１及び前記第２メッキ層１３２は、スズ（Ｓｎ）を含むことができる。
【００９６】
一例として、前記配線パターン層１２０を銅（Ｃｕ）に配置し、前記第１メッキ層１３１及び前記第２メッキ層１３２をスズ（Ｓｎ）に配置することができる。前記メッキ層１３０がスズを含む場合には、スズ（Ｓｎ）の耐食性が優れるので、前記配線パターン層１２０の酸化を防止することができる。
【００９７】
一方、前記メッキ層１３０の物質は、前記配線電極層１２０の物質よりも電気伝導度が低いことがある。前記メッキ層１３０は、前記配線電極層１２０と電気的な接続が可能である。
【００９８】
第１メッキ層１３１及び前記第２メッキ層１３２は、同じスズ（Ｓｎ）に形成されるが、別の工程で形成され得る。
【００９９】
実施例に係る軟性回路基板の製造工程に熱硬化のような熱処理工程が含まれる場合には、前記配線パターン層１２０の銅（Ｃｕ）または前記メッキ層１３０のスズ（Ｓｎ）の拡散作用が起こることがある。詳しく、前記保護層１４０の硬化を介して、前記配線パターン層１２０の銅（Ｃｕ）または前記メッキ層１３０のスズ（Ｓｎ）の拡散作用が起こることがある。
【０１００】
これに伴って、 前記第１メッキ層１３１から前記第２メッキ層１３２表面に行くほど銅（Ｃｕ）の拡散濃度が低くなることに従って、銅（Ｃｕ）の含有量が連続的に小さくなり得る。一方、前記第１メッキ層１３１から前記第２メッキ層１３２表面に行くほどスズ（Ｓｎ）の含有量は、連続的に大きくなり得る。これにより、前記メッキ層１３０の最上部は、純スズを含むことができる。
【０１０１】
即ち、前記配線パターン層１２０及び前記メッキ層１３０は、積層界面での化学作用により、前記メッキ層１３０の少なくとも一部は、スズ及び銅の合金であり得る。前記配線パターン層１２０上に前記メッキ層１３０を形成した後のスズ及び銅の合金の厚さよりも、前記メッキ層１３０上に前記保護層１４０を硬化させた後にスズと銅の合金の厚さは、増加することがある。
【０１０２】
前記メッキ層１３０の少なくとも一部に含まれたスズ及び銅の合金は、ＣｕｘＳｎｙの化学式を有し、０＜ｘ＋ｙ＜１２であり得る。例えば、前記化学式で、ｘとｙの合計は４≦ｘ＋ｙ≦１１でありえる。例えば、前記メッキ層１３０に含まれたスズ及び銅の合金は、Ｃｕ３ＳｎとＣｕ６Ｓｎ５の少なくとも一つを含むことができる。詳しく、第１メッキ層１３１は、スズ及び銅の合金層であり得る。
【０１０３】
また、前記第１メッキ層１３１及び前記第２メッキ層１３２は、スズ及び銅の含有量が互いに異なることがある。前記銅配線パターン層と直接接触する前記第１メッキ層１３１は、前記第２メッキ層１３２よりも銅の含有量が大きいことがある。
【０１０４】
前記第２メッキ層１３２は、前記第１メッキ層１３１よりもスズの含有量が大きいことがある。前記第２メッキ層１３２は、純スズ層を含むことができる。ここで、純スズとは、スズ（Ｓｎ）の含有量が５０原子％以上であるもの、７０原子％以上であるもの、９０原子％以上であるものを意味することができる。このとき、スズ以外の元素は銅であり得る。例えば、前記第２メッキ層１３２は、スズ（Ｓｎ）の含有量が５０原子％以上であり得る。例えば、前記第２メッキ層１３２は、スズ（Ｓｎ）の含有量が７０原子％以上であり得る。例えば、前記第２メッキ層１３２は、スズ（Ｓｎ）の含有量が９０原子％以上であり得る。例えば、前記第２メッキ層１３２は、スズ（Ｓｎ）の含有量が９５原子％以上であり得る。例えば、前記第２メッキ層１３２は、スズ（Ｓｎ）の含有量が９８原子％以上であり得る。
【０１０５】
実施例に係るメッキ層は、Ｃｕ／Ｓｎの拡散現象によって、電気化学的マイグレーション（Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ  Ｍｉｇｒａｔｉｏｎ  Ｒｅｓｉｓｔａｎｃｅ）を防止して、金属成長に起因する短絡不良を遮断することができる。
【０１０６】
但し、実施例はこれに限定されず、前記メッキ層１３０は、Ｎｉ／ａｕ合金、金（Ａｕ）、無電解ニッケル金メッキ（Ｅｌｅｃｔｒｏｌｅｓｓ  ｎｉｃｋｅｌ  ｉｍｍｅｒｓｉｏｎ  ｇｏｌｄ、ＥＮＩＧ）、Ｎｉ／Ｐｄ合金、有機化合物メッキ（Ｏｒｇａｎｉｃ  Ｓｏｌｄｅｒａｂｉｌｉｔｙ  Ｐｒｅｓｅｒｖａｔｉｖｅ、ＯＳＰ）のいずれか一つを含むことができることは言うまでもない。
【０１０７】
第１メッキ層１３１と前記第２メッキ層１３２は、互いに対応するか、または互いに異なる厚さを有し得る。前記第１メッキ層１３１及び前記第２メッキ層１３２全体の厚さは、０．０７μｍないし１μｍであり得る。前記第１メッキ層１３１及び前記第２メッキ層１３２全体の厚さは、０．１５μｍないし０．７μｍであり得る。前記第１メッキ層１３１及び前記第２メッキ層１３２全体の厚さは、０．３μｍないし０．５μｍであり得る。前記第１メッキ層１３１及び前記第２メッキ層１３２いずれか一つのメッキ層は、０．０５μｍないし０．１５μｍ以下の厚さであり得る。例えば、前記第１メッキ層１３１及び前記第２メッキ層１３２いずれか一つのメッキ層は、０．０７μｍないし０．１３μｍ以下の厚さであり得。
【０１０８】
前記保護層１４０は、前記配線パターン層１２０上に部分的に配置され得る。例えば、前記保護層１４０は、前記配線パターン層１２０上の前記メッキ層１３０上に配置され得る。前記保護層１４０は、前記メッキ層１３０を覆うことができるので、前記配線パターン層１２０及び前記メッキ層１３０の酸化による損傷または脱膜を防止することができる。
【０１０９】
前記保護層１４０は、前記配線パターン層１２０及び／または前記メッキ層１３０が、メインボード４０、第１チップＣ１、第２チップＣ２または第３チップＣ３と電気的に連結されるための領域を除いた領域に部分的に配置され得る。
【０１１０】
これに伴って、前記保護層１４０は、前記配線パターン層１２０及び／または前記メッキ層１３０と部分的に重なることがある。
【０１１１】
前記保護層１４０の面積は、基板１１０の面積よりも小さいことがある。前記保護層１４０は、基板の終端を除いた領域に配置され、複数のオープン領域を含むことができる。
【０１１２】
前記保護層１４０は、孔のような形状の第１オープン領域ＯＡ１を含むことができる。前記第１オープン領域ＯＡ１は、前記配線パターン層１２０及び／または前記メッキ層１３０が第１チップＣ１と電気的に連結されるための前記保護層１４０の非配置領域であり得る。
【０１１３】
前記保護層１４０は、孔のような形状の第２オープン領域ＯＡ２を含むことができる。前記第２オープン領域ＯＡ２は、前記配線パターン層１２０及び／または前記メッキ層１３０が第２チップＣ２と電気的に連結されるための前記保護層１４０の非配置領域であり得る。これにより、前記第２オープン領域ＯＡ２において、前記メッキ層１３０は、外部に露出し得る。
【０１１４】
前記第２オープン領域ＯＡ２では、前記メッキ層１３０の銅の含有量は、５０原子％以上であり得る。例えば、前記メッキ層１３０での銅の含有量は、６０原子％以上であり得る。例えば、前記メッキ層１３０での銅の含有量は、６０原子％ないし８０原子％であり得る。詳しく、第２オープン領域ＯＡ２で測定された前記第１メッキ層１３１銅の含有量は、６０原子％ないし８０原子％であり得る。
【０１１５】
前記保護層１４０は、孔のような形状の第３オープン領域ＯＡ３を含むことができる。前記第３オープン領域ＯＡ３は、前記配線パターン層１２０及び／または前記メッキ層１３０が第３チップＣ３と電気的に連結されるための前記保護層１４０の非配置領域であり得る。これに伴って、前記第３オープン領域ＯＡ３において、前記メッキ層１３０は、外部に露出し得る。
【０１１６】
前記保護層１４０は、前記メインボード４０と電気的に連結されるための導電パターン部上に配置されないことがある。実施例は、前記メインボード４０と電気的に連結されるための導電パターン部上の前記保護層１４０の非配置領域である第４オープン領域ＯＡ４を含むことができる。これに伴って、前記第４オープン領域ＯＡ４において、前記メッキ層１３０は、外部に露出し得る。
【０１１７】
前記第４オープン領域ＯＡ４において、 前記メッキ層１３０の銅の含有量は、５０原子％以上であり得る。または、第３オープン領域ＯＡ３において、前記メッキ層１３０の銅の含有量は、５０原子％未満であり得る。前記第４オープン領域ＯＡ３は、 前記第１オープン領域ＯＡ１よりも基板の外郭に位置することができる。また、前記第４オープン領域ＯＡ４は、 前記第２オープン領域ＯＡ２よりも基板の外郭に位置することができる。また、前記第４オープン領域ＯＡ４は、前記第３オープン領域ＯＡ３よりも基板の外郭に位置することができる。
【０１１８】
前記第１オープン領域ＯＡ）、第２オープン領域ＯＡ２及び前記第３オープン領域ＯＡ３は、前記第４オープン領域ＯＡ４よりも基板の中央領域に位置することができる。
【０１１９】
このとき、前記基板の長さ方向の二つの最外郭領域のうち、少なくともいずれか一つの領域は、保護層１４０によって覆うことがある。言い換えると、基板１１０は、第１外郭領域及び第２外郭領域を含むことができる。前記第１外郭領域は、基板１１０の左側端部領域であり得る。前記第２外郭領域は、基板１１０の右側端部領域であり得る。そして、前記第２外郭領域には、前記説明したように、メインボードと連結されるための第４オープン領域ＯＡ４が位置する。これとは異なり、第１外郭領域は、オープン領域を有しない。言い換えると、前記第１外郭領域は、保護層１４０が形成される保護部ＰＰを含むことができる。
【０１２０】
前記保護層１４０は、折曲領域（ＢＰ、Ｂｅｎｄｉｎｇ  ｐａｒｔ）に配置され得る。これに伴って、前記保護層１４０は、折曲時に発生し得る応力を分散させることができる。したがって、実施例に係るオールインワンチップオンフィルム用軟性回路基板の信頼性を向上させることができる。
【０１２１】
また、前記第１外郭領域に保護層が形成されることのよって、チップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板を含む指紋認識モジュール１００の第１外郭領域の摩耗を防止することができる。従来のＤｒｉｖｅ  ＩＣを実装するチップオンフィルム（ｃｈｉｐ  ｏｎ  ｆｉｌｍ）用軟性回路基板の場合には、前記第１外郭領域に対応する部分にディスプレイと連結される端子が形成されており、これに伴って、前記第１外郭領域は、ディスプレイパネルと接触し、ＡＣＦなどの接着物質で第１外郭領域の露出された部分が保護されて、第１外郭領域の摩耗を防止することができる。しかし、本発明の場合、第１外郭領域に連結される部分がないため、第１外郭領域は、別の保護部ＰＰを形成して摩耗を防止することができる。
【０１２２】
前記保護層１４０は、絶縁性物質を含むことができる。前記保護層１４０は、導電性パターン部の表面を保護するために塗布された後、加熱して硬化することができる多様な物質を含むことができる。前記保護層１４０は、レジスト（ｒｅｓｉｓｔ）層であり得る。例えば、前記保護層１４０は、有機高分子物質を含むソルダーレジスト層であり得る。一例として、前記保護層１４０は、エポキシアクリレート系の樹脂を含むことができる。詳しく、前記保護層１４０は、樹脂、硬化剤、光開始剤、顔料、溶媒、フィラー、添加物、アクリル系のモノマーなどを含むことができる。但し、実施例はこれに限定されず、前記保護層１４０は、フォトソルダーレジスト層、カバーレイ（Ｃｏｖｅｒ−ｌａｙ）及び高分子物質のいずれか一つであり得ることは言うまでもない。
【０１２３】
前記保護層１４０の厚さは、１μｍないし２０μｍであり得る。前記保護層１４０の厚さは、５μｍないし１５μｍであり得る。例えば、前記保護層１４０の厚さは、７μｍないし１２μｍであり得る。前記保護層１４０の厚さが２０μｍを超えた場合には、オールインワンチップオンフィルム用軟性回路基板の厚さが増加することがある。前記保護層１４０の厚さが１μｍ未満の場合には、オールインワンチップオンフィルム用軟性回路基板に含まれた導電性パターン部の信頼性が低下することがある。
【０１２４】
実施例に係る基板１１０の一面上に配線パターン層１２０、メッキ層１３０及び保護層１４０を配置した後、前記一面と反対となる他面上に配線パターン層１２０、メッキ層１３０及び保護層１４０を配置することができる。
【０１２５】
即ち、実施例に係る基板１１０の一面上に、上部配線パターン層、上部メッキ層及び上部保護層が配置され得、前記一面と反対となる他面上に下部配線パターン層、下部メッキ層及び下部保護層が配置され得る。
【０１２６】
上部配線パターン層は、下部配線パターン層と互いに対応する金属物質を含むことができる。これに伴って、工程効率が向上することができる。但し、実施例はこれに限定されず、他の導電性物質を含むことができることは言うまでもない。
【０１２７】
上部配線パターン層の厚さは、下部配線パターン層の厚さと互いに対応することができる。これに伴って、工程効率が向上することができる。
【０１２８】
上部メッキ層は、下部メッキ層と互いに対応する金属物質を含むことができる。これに伴って、工程効率が向上することができる。但し、実施例はこれに限定されず、他の導電性物質を含むことができることは言うまでもない。
【０１２９】
上部メッキ層の厚さは、下部メッキ層の厚さと互に対応することができる。これに伴って、工程効率が向上することができる。
【０１３０】
前記基板１１０は、貫通孔を含むことができる。前記基板１１０は、複数の貫通孔を含むことができる。前記基板１１０の複数の貫通孔は、機械的な工程または化学的工程によって、それぞれまたは同時に形成され得る。例えば、前記基板１１０の複数の貫通孔は、ドリル工程またはエッチング工程によって形成され得る。一例として、前記基板の貫通孔は、レーザーを介したパンチ及びデスミア工程を経て形成され得る。前記デスミア工程は、貫通孔の内側面に付着したポリイミドスミアを除去する工程であり得る。前記デスミア工程により、前記ポリイミド基板の内側面は、直線と類似した傾斜面を有し得る。
【０１３１】
前記基板１１０上には、配線パターン層１２０、メッキ層１３０、及び保護層１４０が配置され得る。詳しく、前記基板１１０の両面上には、配線パターン層１２０、メッキ層１３０、及び保護層１４０がそれぞれ順に配置され得る。
【０１３２】
前記配線パターン層１２０は、蒸着（Ｅｖａｐｏｒａｔｉｏｎ）、メッキ（ｐｌａｔｉｎｇ）、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）の少なくとも一つの方法で形成され得る。
【０１３３】
一例として、回路を形成するための配線層は、スパッタリング後に電解メッキによって形成され得る。一例として、回路を形成するための配線層は、無電解メッキにより形成された銅メッキ層であり得る。または、前記配線層は、無電解メッキ及び電解メッキにより形成された銅メッキ層であり得る。
【０１３４】
次に、前記配線層上にドライフィルムをラミネートした後、露光、現像、エッチング工程を介して、軟性回路基板の両面、即ち上面と下面にパターン化された配線層を形成することができる。これにより、前記配線パターン層１２０を形成することができる。
【０１３５】
前記基板１１０を貫通するビアホールＶ１、Ｖ２、Ｖ３、Ｖ４の内部には、導電性物質が満たされ得る。ビアホールの内部に満たされる導電性物質は、前記配線パターン層１２０と互いに対応するか、または互いに異なる導電性物質であり得る。例えば、ビアホールの内部に満たされる導電性物質は、銅（Ｃｕ）、アルミニウム（Ａｌ）、クロム（ＣＲ）、ニッケル（Ｎｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、金（Ａｕ）、チタン（Ｔｉ）及びこれらの合金の少なくとも一つの金属を含むことができる。前記基板１１０の上面の導電性パターン部ＣＰの電気的な信号は、前記ビアホールに満たされた導電性物質を介して前記基板１１０の下面の導電性パターン部ＣＰに伝達され得る。
【０１３６】
だけでなく、前記基板上にビアを形成して配線を形成することにより、前記ビアに配線と同一の物質が同じ工程で形成され得る。これに伴って、別にビアに導電性物質を満たす工程を除去することができ、また、ビアと配線の物質の違いによる信号伝達／歪曲現象を減らすことができる。
【０１３７】
次に、前記配線パターン層１２０上には、メッキ層１３０が形成され得る。
【０１３８】
その後は、導電性パターン部ＣＰ上に保護部ＰＰをスクリーン印刷することができる。
【０１３９】
導電性パターン部ＣＰは、前記配線パターン層１２０及び前記メッキ層１３０を含むことができる。前記配線パターン層１２０の面積は、前記メッキ層１３０と互いに対応するか、または互いに異なることがある。前記第１メッキ層１３１面積は、前記第２メッキ層１３２面積と互いに対応するか、または異なることがある。
【０１４０】
図３ａを参照すれば、前記配線パターン層１２０の面積は、前記メッキ層１３０と互いに対応することができる。前記第１メッキ層１３１面積は、前記第２メッキ層１３２面積と互いに対応することができる。
【０１４１】
図５を参照すれば、前記配線パターン層１２０の面積は、前記メッキ層１３０と互いに異なることがある。前記配線パターン層１２０の面積は、前記第１メッキ層１３１面積と対応することができる。前記第１メッキ層１３１面積は、前記第２メッキ層１３２面積と異なることがある。例えば、前記第１メッキ層１３１面積は、前記第２メッキ層１３２面積よりも大きいことがある。
【０１４２】
図６を参照すれば、前記配線パターン層１２０の面積は、前記メッキ層１３０と異なることがある。
【０１４３】
図７を参照すれば、前記基板１１０の一面において、前記配線パターン層１２０の面積は、前記メッキ層１３０と互いに異なり、前記基板１１０の他面において、前記配線パターン層１２０の面積は、前記メッキ層１３０と互いに対応することができる。
【０１４４】
前記保護層１４０は、前記基板１１０上に直接接触して配置されるか、または前記配線パターン層１２０上に直接接触して配置されるか、または前記第１メッキ層１３１上に直接接触して配置されるか、または前記第２メッキ層１３２上に直接接触して配置され得る。
【０１４５】
図３ａ及び図３ｂを参照すれば、前記配線パターン層１２０上に前記第１メッキ層１３１が配置され、前記第１メッキ層１３１上に前記第２メッキ層１３２が形成さされ、前記第２メッキ層１３２上に部分的に前記保護層１４０が配置され得る。
【０１４６】
図５を参照すれば、前記配線パターン層１２０上に前記第１メッキ層１３１が配置され、前記第１メッキ層１３１上に部分的に前記保護層１４０が配置され得る。前記第２メッキ層１３２は、前記メッキ層１３１上の前記保護層１４０が配置された領域以外の領域に配置され得る。
【０１４７】
前記保護層１４０の下面が接触する前記第１メッキ層１３１は、銅とスズの合金層であり得る。前記保護層１４０の側面と接触する前記第２メッキ層１３２は、純スズを含むことができる。これにより、前記保護層１４０と前記第１メッキ層１３１との間に共同部が形成されることによる保護層の脱膜を防止することができ、ウィスカーの形成を防止することができるので、保護層の密着力を高めることができる。従って、実施例は、二層のメッキ層を含むことができるので、信頼性の高い電子デバイスを提供することができる。
【０１４８】
また、前記配線パターン層１２０上に単層のスズメッキ層１３１みを配置し、一つのスズメッキ層１３１上に保護層１４０を配置する場合には、保護層１４０の熱硬化時に、前記スズメッキ層１３１が加熱されることにより、前記スズメッキ層１３１内に銅が拡散することができる。これにより、前記スズメッキ層１３１は、スズ及び銅の合金層となることがあるので、ゴールドバンプを有する第１チップの実装が堅固に行われないという問題点がある。したがって、実施例に係るメッキ層１３０は、基板から離れるほどスズの濃度が連続的に増加できる第１メッキ層１３１及び第２メッキ層１３２が要求される。
【０１４９】
図５を参照すれば、前記配線パターン層１２０上に前記第１メッキ層１３１が配置され、前記第１メッキ層１３１上に部分的に前記保護層１４０が配置され得る。前記第２メッキ層１３２は、前記メッキ層１３１上の前記保護層１４０が配置された領域以外の領域に配置され得る。
【０１５０】
このとき、前記配線パターン層１２０は、第１配線パターン層１２１及び第２配線パターン層１２２を含むことができる。即ち、前記基板上に複数の配線パターン層が配置され得る。
【０１５１】
また、図面には示しなかったが、前記基板１１０と前記第１配線パターン層１２１との間には、前記基板１１０と前記第１配線パターン層１２１密着力を向上させるための金属シード層をさらに含むことができる。このとき、金属シード層は、スパッタリングによって形成することができる。金属シード層は、銅を含むことができる。
【０１５２】
前記第１配線パターン層１２１及び前記第２配線パターン層１２２は、互いに対応するか、または互いに異なる工程で形成され得る。
【０１５３】
前記第１配線バトン層１２１は、１μｍないし１５μｍの厚さに銅をスパッタリングして形成することができる。前記第１配線バトン層１２１は、基板の上部、下部、及び貫通孔の内側面に配置され得る。このとき、前記第１配線バトン層１２１の厚さが薄いので、貫通孔の内側面は互いに離隔し得る。
【０１５４】
次に、前記第２配線パターン層１２２は、前記第１配線パターン層１２１上に配置され得る。また、前記第２配線パターン層１２２は、メッキによって貫通孔の内部に全体的に満たされ得る。
【０１５５】
前記第１配線バトン層１２１は、スパッタリングによって形成されるので、前記基板１１０または前記金属シード層との密着力が優れる長所を有するが、製造コストが高いため、前記第１配線パターン層１２１上に再度、メッキによる前記第２配線パターン層１２２を形成することによって、製造コストの低減させることができる。また、別に基板の貫通孔に導電性物質を満たさなく、前記第１配線パターン層１２１上に前記第２配線パターン層１２２を配置すると共に、ビアホール内に銅が充填され得るので、工程効率が向上することができる。また、ビアホール内にボイドが形成されることを防止することができるので、信頼性の高いオールインワンチップオンフィルム用軟性回路基板及びこれを含む電子デバイスを提供することができる。
【０１５６】
図７を参照すれば、前記基板の一面には、複数の保護層１４０が配置され得る。前記保護層は、第１保護層１４１及び第２保護層１４２を含むことができる。
【０１５７】
例えば、前記基板の一面上に、第１保護層１４１が部分的に配置され、前記保護層１４１が配置される領域以外の領域上に前記配線パターン層１２０が配置され得る。
【０１５８】
前記保護層１４１上には、前記第２保護層１４２が配置され得る。前記第２保護層１４２は、前記第１保護層１４１及び前記上部配線パターン層１２０を覆い、前記第１保護層１４１よりも大きい領域に配置され得る。
【０１５９】
前記保護層１４２は、前記第１保護層１４１上面を囲みながら、前記保護層１４１と対応する領域上に配置され得る。前記第２保護層１４２の幅は、前記保護層１４１よりも大きいことがある。これにより、前記第２保護層１４２下面は、前記配線パターン層１２０及び前記第１保護層１４１と接触することができる。これにより、前記第２保護層１４２は、前記第１保護層１４１と前記配線パターン層１２０の界面で応力が集中することを緩和することができる。したがって、実施例に係るオールインワンチップオンフィルム用軟性回路基板をバンディングするとき、発生し得る脱膜またはクラックの発生を減らすことができる。
【０１６０】
前記１,２保護層は、同じ物質を使用することができる。これを通じて、前記保護層は、前記メッキ層上で、段差を有するように形成され得る。前記段差が形成されることによって、前記保護層１４０と前記第１メッキ層１３１との間に中空部が形成されることによる保護層の脱膜を防止することができ、ウィスカーの形成を防止することができるので、保護層の密着力を高めることができる。
【０１６１】
前記第２保護層１４２が配置される領域以外の領域には、前記メッキ層１３０が配置され得る。詳しく、前記第２保護層１４２が配置される領域以外の領域において、前記配線パターン層１２０上に前記第１メッキ層１３１が配置され、前記第１メッキ層１３１上に前記第２メッキ層１３２が順に配置され得る。
【０１６２】
前記基板の前記一面と反対となる他面上には、配線パターン層１２０が配置され得る。配線パターン層１２０上には、前記メッキ層１３０が配置され得る。前記メッキ層１３０上には、部分的に保護層１４０が配置され得る。
【０１６３】
前記基板の一面に配置される保護層と前記基板の他面に配置される保護層の幅は、互いに対応するか、または互いに異なることがある。
【０１６４】
図面において、基板の一面にのみ複数の保護層が配置されることを示したが、実施例はこれに限定されず、前記基板の両面にそれぞれ複数の保護層を含めることは言うまでもない。また、基板の一面のみ複数または一つの保護層が配置され得ることは言うまでもない。
【０１６５】
一方、このような実施例に係るチップオンフィルム用軟性回路基板は、基板１１０、基板の一面上に配置される導電性パターン部ＣＰ及び前記導電性パターン部ＣＰ上の一領域に部分的に保護層１４０が配置されて形成される保護部ＰＰを含むことができる。
【０１６６】
前記導電性パターン部ＣＰは、前記配線パターン層１２０及び前記メッキ層１３０を含むことができる。
【０１６７】
前記導電性パターン部ＣＰ上の一領域と他の領域上には、前記保護部ＰＰが配置されないことがある。これにより、前記導電性パターン部ＣＰ上の一領域と他の領域上には、前記導電性パターン部ＣＰと離隔された前記導電性パターン部ＣＰとの間の基板１１０が露出し得る。前記導電性パターン部ＣＰ上の一領域と他の領域上には、第１接続部１５０、第２接続部１６０及び第３接続部１７０がそれぞれ配置され得る。詳しく、前記保護部ＰＰが配置されていない前記導電性パターン部ＣＰの上面には、第１接続部１５０、第２接続部１６０及び第３接続部１７０がそれぞれ配置され得る。
【０１６８】
前記第１接続部１５０、前記第２接続部１６０及び第３接続部１７０のそれぞれは、 互いに異なる形状を有し得る。例えば、前記第１接続部１５０は、六面体形状であり得る。詳しく、前記第１接続部１５０の断面は、四角形の形状を含むことができる。より詳細に、前記第１接続部１５０の断面は、長方形または正方形の形状を含むことができる。例えば、前記第２接続部１６０は、球形の形状を含むことができる。前記第２接続部１６０の断面は、円形の形状を含むことができる。または、前記第２接続部１６０は、部分的に、または全体的にラウンドした形状を含むことができる。一例として、第２接続部１６０の断面形状は、一側面で平面であり、前記一側面と反対となる他側面で曲面であるものを含むことができる。
【０１６９】
前記第３接続部１７０は、球形の形状を含むことができる。前記第３接続部１７０の断面は、円形の形状を含むことができる。または、第３接続部１７０は、部分的に、または全体的にラウンドした形状を含むことができる。一例として、第３接続部１７０の断面形状は、一側面で平面であり、前記一側面と反対となる他側面で曲面であるものを含むことができる。
【０１７０】
前記第１接続部１５０、前記第２接続部１６０及び第３接続部１７０は、互いに異なるサイズを有し得る。前記第１接続部１５０、前記第２接続部１６０及び第３接続部１７０の幅は、互いに異なることがある。前記第１接続部１５０上には、前記第１チップＣ１が配置され得る。前記第１接続部１５０は、導電性物質を含むことができる。これに伴って、前記第１接続部１５０は、前記第１接続部１５０の上面に配置される前記第１チップＣ１及び前記第１接続部１５０の下面に配置される前記導電パターン部ＣＰを電気的に連結することができる。
【０１７１】
前記第２接続部１６０上には、前記第２チップＣ２が配置され得る。前記第２接続部１６０は、導電性物質を含むことができる。これに伴って、前記第２接続部１６０は、前記第２接続部１６０の上面に配置される前記第２チップＣ２及び前記第２接続部１６０の下面に配置される前記導電パターン部ＣＰを電気的に連結することができる。
【０１７２】
前記第３接続部１７０上には、前記第３チップＣ３が配置され得る。前記第３接続部１７０は、導電性物質を含むことができる。これに伴って、前記第３接続部１７０は、前記第３接続部１７０の上面に配置される前記第３チップＣ３及び前記第３接続部１７０の下面に配置される前記導電パターン部ＣＰを電気的に連結することができる。
【０１７３】
実施例に係る断面オールインワンチップオンフィルム用軟性回路基板１００の同じ一面上には、互いに異なる種類の第１チップＣ１、第２チップＣ２及び第３チップＣ３が配置され得る。詳しく、実施例に係るチップオンフィルム用軟性回路基板の同じ一面上には、一つの前記第１チップＣ１、一つの第２チップＣ２及び複数の第３チップＣ３が配置され得る。これに伴って、チップパッケージ工程の効率を向上させることができる。
【０１７４】
前記第１チップＣ１は、指紋認識センサーを含むことができる。好ましくは、第１チップＣ１は、超音波指紋認識センサーを含むことができる。好ましくは、第１チップＣ１は、変換器（ｔｒａｎｓｄｕｃｅｒ）を含むことができる。前記変換器は、指紋認識センサーの一種である超音波指紋認識センサーを構成し、その原理は接触面に置かれた指に超音波を投射して反射される音波を電気信号に変換して指紋イメージを取得する。したがって、前記第１チップＣ１は、指に反射される音波を電気信号に変換する変換器（ｔｒａｎｓｄｕｃｅｒ）を含むことができる。
【０１７５】
前記第２チップＣ２は、注文型集積回路（ＡＳＩＣ）を含むことができる。前記注文型集積回路（ＡＳＩＣ）は、メインボード４０を介して伝達される制御信号を受信して前記第１チップＣ１に伝達したり、第１チップＣ１を介して取得された信号をアナログ処理して前記メインボード４０に伝達することができる。
【０１７６】
第３チップＣ３は、ダイオードチップ、ＭＬＣＣチップ、ＢＧＡチップ、チップコンデンサのうち少なくとも一つであるものを含むことができる。
【０１７７】
チップオンフィルム用軟性回路基板上に配置される複数の第３チップＣ３は、ダイオードチップ、ＭＬＣＣチップ、ＢＧＡチップ、チップコンデンサの少なくとも一つが、複数配置されることを意味することができる。一例として、チップオンフィルム用軟性回路基板上には、複数のＭＬＣＣチップが配置され得る。
【０１７８】
また、前記第３チップＣ３は、ダイオードチップ、ＭＬＣＣチップ、ＢＧＡチップ、チップコンデンサの少なくとも二つを含むことができる。即ち、チップオンフィルム用軟性回路基板上に互いに異なる種類の複数の第３チップＣ３ａ、Ｃ３ｂが配置され得る。例えば、チップオンフィルム用軟性回路基板上には、ダイオードチップ、ＭＬＣＣチップ、ＢＧＡチップ、チップコンデンサのいずれか一つの第３チップＣ３ａ及びダイオードチップ、ＭＬＣＣチップ、ＢＧＡチップ、チップコンデンサのうち前記いずれか一つと他の一つの第３チップＣ３ｂとを含むことができる。
【０１７９】
実施例において、前記第３チップの種類がこれに限定されるものではなく、第１チップＣ１及び第２チップＣ２の動作信頼性のための多様なサブチップがすべてここに含まれ得る。
【０１８０】
一方、前記第１チップＣ１は、第１接続部１５０の上に実装され得る。このとき、前記第１接続部１５０は、金（Ａｕ）を含むことができる。前記第１接続部１５０は、ゴールドバンプであり得る。実施例に係るチップオンフィルム用軟性回路基板に一つの第１チップＣ１を配置するためには、複数の前記第１接続部１５０が前記第１チップＣ１及び前記第２メッキ層１３２の間に配置され得る。
【０１８１】
第１オープン領域ＯＡ１前記第２メッキ層１３２は、スズ（Ｓｎ）の含有量が５０原子％以上であることに従って、金（Ａｕ）を含む前記第１接続部１５０と密着特性が優れ得る。前記チップオンフィルム用軟性回路基板を含む指紋認識モジュール１００は、前記第１接続部１５０を介して前記第１チップＣ１と導電性パターンの電気的な連結が優れ得るので、信頼性が向上することができる。
【０１８２】
これとは異なり、第１接続部１５０は、異方性導電ペースト（ＡＣＰ）を含むことができ、それによって前記第１チップＣ１の端子と前記第１オープン領域ＯＡ１を介して露出した導電性パターン部を電気的に連結することができる。
【０１８３】
一方、前記第１チップＣ１の周囲には、第１サイドモールディング部１５５が配置され得る。前記第１サイドモールディング部１５５は、前記指紋認識モジュールの使用環境において、多様な汚染要因から前記第１チップＣ１動作信頼性が確保できるようにする。このとき、前記第１サイドモールディング部１５５は、前記第１チップＣ１の下部領域には配置されない。好ましくは、前記第１サイドモールディング部１５５は、前記第１チップＣ１の端子の外郭領域を囲んで配置され、それによって前記第１チップＣ１の下部領域の周りを密閉する。したがって、前記第１チップＣ１の下部領域には、前記基板１１０と前記第１チップＣ１との間にスペースが形成される。前記スペースは、前記第１チップＣ１の動作中に発生する振動のために形成される。即ち、前記第１チップＣ１は、超音波指紋認識センサーであり、それによって動作中に振動が発生する。したがって、前記スペースは、前記第１チップＣ１の振動が安定的に発生するようにするスペースを確保する。
【０１８４】
このとき、前記スペースが広すぎると、それによる指紋認識モジュールの全体体積が大きくなるという問題があり、前記スペースが狭すぎると、前記指紋認識センサーの動作中に前記第１チップＣ１と前記基板１１０との接触による第１チップＣ１の動作信頼性に問題が発生することがある。
【０１８５】
したがって、前記スペースの高さは、７μｍないし１２μｍの間を有するようにする。また、前記スペースの高さは８μｍないし１０μｍの間を有するようにする。好ましくは、前記スペースの高さは最小７μｍ以上になるようにする。即ち、前記スペースの高さが７μｍより小さければ、前記第１チップＣ１の振動スペースが十分に確保されないことによる問題が発生することがある。これに伴って、本発明においては、前記導電パターン部の高さが最小７μｍ以上になるように、上記記載の配線パターン層１２０の厚さ、第１メッキ層１３１の厚さ及び第２メッキ層１３２の厚さの範囲を調節する。
【０１８６】
一方、前記第１チップＣ１の下面には、チップ保護層が配置される。前記チップ保護層は、前記第１チップＣ１と前記基板との間に、前記第１チップＣ１と前記基板との接触による前記第１チップＣ１を保護するために形成される。
【０１８７】
一方、チップオンフィルム用軟性回路基板の前記第２オープン領域ＯＡ２には、第２接続部１６０が配置される。
【０１８８】
実施例に係るチップオンフィルム用軟性回路基板に第２チップＣ２を配置するためには、マスク（図示せず）を介して第２接続部１６０が配置される領域と対応する部分にのみ選択的に熱を供給することができる。詳しく、実施例は、選択的なリフロー（ｓｅｌｅｃｔｉｖｅ  ｒｅｆｌｏｗ）工程を通じて第２チップＣ２を連結するための第２接続部１６０が配置される領域に選択的に熱を供給することができる。詳しく、実施例に係るチップオンフィルム用軟性回路基板は、前記第１チップＣ１を実装した後に、第２チップＣ２を配置する場合でも、選択的なリフロー（ｓｅｌｅｃｔｉｖｅ  ｒｅｆｌｏｗ）工程を通じた部分的な熱供給が可能である。
【０１８９】
即ち、実施例に係る製造工程は、マスクを介して前記第１オープン領域ＯＡが熱に露出することを防止することができる。これに伴って、前記第１オープン領域ＯＡ１に配置される前記第２メッキ層が熱供給によって、純スズからのスズ及び銅の合金層に変性されることを防止することができる。これに伴って、一つのチップオンフィルム用軟性回路基板１００上に、互いに異なる第１チップＣ１及び第２チップＣ２を実装する場合でも、第１オープン領域において、前記第２メッキ層１３２ａのスズ（Ｓｎ）の含有量は、５０原子％以上であり得るので、駆動ＩＣチップの組立（ａｓｓｅｍｂｌｙ）が優れ得る。
【０１９０】
前記第２接続部１６０は、金（Ａｕ）を含むことができるが、好ましくは、前記第２接続部１６０金（Ａｕ）以外の金属を含むことができる。これに伴って、前記第２接続部１６０は、前記第２接続部１６０の下部に位置した前記第２メッキ層１３２が、 純スズではない場合でも、第２チップＣ２との組立性能が優れ得る。また、前記第２接続部１６０は、金（Ａｕ）以外の金属を含むことができるので、製造コストを低減させることができる。
【０１９１】
例えば、前記第２接続部１６０は、銅（Ｃｕ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、アンチモン（Ｓｂ）、ビスマス（ｂｉ）、銀（Ａｇ）、ニッケル（Ｎｉ）の少なくとも一つを含むことができる。
【０１９２】
前記第２接続部１６０は、ソルダーバンプであり得る。前記第２接続部１６０は、ソルダーボールであり得る。前記リフロー工程の温度でソルダーボールは、溶融され得る。
【０１９３】
実施例に係るチップオンフィルム用軟性回路基板に一つの第２チップＣ２を配置するためには、複数の前記第２接続部１６０が前記第２チップＣ２及び前記第２メッキ層１３２の間に配置され得る。
【０１９４】
前記リフロー工程の温度で、第２チップＣ２は、第２接続部１６０を介して前記第２オープン領域ＯＡ２上の第２メッキ層１３２と優れるボンディングが可能である。
【０１９５】
実施例に係るチップオンフィルム用軟性回路基板は、前記第１オープン領域で第１接続部１５０を介して前記第１チップＣ１の連結が優れると共に、第２オープン領域で第２接続部１６０を介して前記第２チップＣ２の連結が優れ得る。
【０１９６】
一方、前記第２チップＣ２の周囲には、第２サイドモールディング部１６４が配置され得る。前記第２サイドモールディング部１６４は、多様な汚染要因から前記第２チップＣ２の動作信頼性が確保できるようにする。このとき、前記第２サイドモールディング部１６４は、前記第２チップＣ２の下部領域に配置されないことがある。また、これとは異なり、第２サイドモールディング部１６４は、前記第２チップＣ２の下部領域をすべて満たして配置され得る。したがって、前記第２サイドモールディング部１６４は、前記第２チップＣ２の装着堅牢性を向上させることができる。
【０１９７】
一方、チップオンフィルム用軟性回路基板の前記第３オープン領域ＯＡ３には、第３接続部１７０が配置される。
【０１９８】
実施例に係るチップオンフィルム用軟性回路基板に第３チップＣ３を配置するためには、マスク（図示せず）を介して第３接続部１７０が配置される領域と対応する部分にのみ選択的に熱を供給することができる。詳しく、実施例は、選択的なリフロー（ｓｅｌｅｃｔｉｖｅ  ｒｅｆｌｏｗ）工程を通じて第３チップＣ３を連結するための第３接続部１７０が配置される領域に選択的に熱を供給することができる。
【０１９９】
前記第３接続部１７０は、金（Ａｕ）以外の金属を含むことができる。これに伴って、前記第３接続部１７０は、前記第３接続部１７０の下部に位置した前記第２メッキ層１３２が、純スズ層ではない場合でも、第３チップＣ３との組立性能が優れ得る。また、前記第３接続部１７０は、金（Ａｕ）以外の金属を含むことができるので、製造コストを低減させることができる。
【０２００】
例えば、前記第３接続部１７０は、銅（Ｃｕ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、アンチモン（Ｓｂ）、ビスマス（ｂｉ）、銀（Ａｇ）、ニッケル（Ｎｉ）の少なくとも一つを含むことができる。
【０２０１】
一方、前記第１チップＣ１と前記第２チップＣ２との間は、第１距離Ｗ１だけ離隔し、前記第２チップＣ２と前記第３チップＣ３との間は、第２距離Ｗ２だけ離隔する。即ち、前記第１チップＣ１と前記第２チップＣ２との間は、第１距離Ｗ１だけ離隔しており、これによってベンディング時に発生するクラックの可能性を最小化する。
【０２０２】
即ち、前記第１チップＣ１と前記第２チップＣ２との間には、折曲領域を含む。より明確には、前記第１チップＣ１と前記第２チップＣ２との間は、前記第１チップＣ１と隣接した第１非折曲領域と、前記第２チップＣ２が隣接した第２非折曲領域と、前記第１非折曲領域及び第２非折曲領域の間の折曲領域とを含む。
【０２０３】
このとき、前記折曲領域の幅は、前記基板１１０の厚さや導電性パターン部ＣＰの厚さによって決定され得る。このとき、前記第１チップＣ１と前記第２チップＣ２との間の間隔が狭すぎると、前記第１及び２非折曲領域の幅が狭くなることがある。このような場合、前記基板の折曲時に前記実装された第１チップＣ１または第２チップＣ２にダメージが加えられることがあり、これによるボンディング部のクラックが発生することがある。したがって、前記第１チップＣ１と前記第２チップＣ２との間の距離は、前記クラックが発生しないことができる最小距離を持たなければならない。このとき、折曲後に、折曲された端部から前記第１チップＣ１の間の距離Ｗ３は、最小１．６μｍにならないと前記クラックの発生を防止できない。また、折曲後に、折曲された端部から前記第２チップＣ２の間の距離は、最小１．６μｍにならないと前記クラックの発生を防止できない。したがって、第１チップＣ１と前記第２チップＣ２との間の距離Ｗ１は、最小３．２μｍとなるようにする。ここで、前記折曲された端部から前記第１チップＣ１の間の距離は、前記基板の折曲後に、最右側に位置する基板の端部から前記第１チップＣ１の右側端までの距離を意味することができる。ここで、前記折曲された端部から前記第２チップＣ２までの距離は、前記基板の折曲後に、最右側に位置する基板の端部から前記第２チップＣ２の左側端までの距離を意味することができる。また、前記第１チップＣ１と前記第２チップＣ２との間の距離Ｗ１が１０ｍｍを超える場合、前記第２チップＣ２で受信される第１チップＣ１の出力信号に損失が生じることがある。前記第１チップＣ１と前記第２チップＣ２との間の距離Ｗ１は、３．２μｍないし１０ｍｍの間の範囲を有するようにする。例えば、前記距離Ｗ１は、３．２μｍないし５ｍｍの間であり得る。例えば、前記距離Ｗ１は、３．２μｍないし３．６ｍｍの間であり得る。
【０２０４】
また、前記第２チップＣ２と前記第３チップＣ３との間の距離が近いほど信号処理において有利である。即ち、前記第２チップＣ２と第３チップＣ３との間の距離が離れると、その分信号配線の長さが長くなり、これによる配線抵抗の上昇により信号伝達損失が発生することになる。しかし、前記第２チップと第３チップＣ３との間の距離が隣接しすぎる場合、前記第２チップＣ２と第３チップＣ３間の実装過程で信頼性問題が発生することがある。即ち、一般に、前記第２ チップＣ２が実装された後に、前記第３ チップＣ３の実装工程を行う。このとき、前記第２チップＣ２と前記第３チップＣ３との間の距離が隣接しすぎると、前記第３チップＣ３のボンディング時に、前記ボンディングが完了された第２接続部１６０が溶ける現象が発生し、これによる第２チップＣ２の位置がずれる問題が発生することになる。したがって、前記第２チップＣ２と前記第３チップＣ３との間の距離Ｗ２は、最低１．０ｍｍとなるようにし、前記発生し得る問題点を解決できるようにする。また、前記第２チップＣ２と前記第３チップＣ３との間の距離Ｗ２が５ｍｍを超える場合、前記第２チップＣ２と第３チップＣ３間の信号に損失が発生することがある。前記第２チップＣ２と前記第３チップＣ３との間の距離Ｗ２は、１．０ｍｍないし５ｍｍの間の範囲を有するようにする。
【０２０５】
例えば、前記距離Ｗ２は、１．０ｍｍないし３ｍｍの間であり得る。例えば、前記距離Ｗ２は、１．０ｍｍないし１．５ｍｍの間であり得る。
【０２０６】
即ち、前記距離Ｗ２は、前記第１チップＣ１と前記第２ちップＣ２との間の距離Ｗ１よりも小さい場合がある。これを通じて、信号の損失を最小化しながら折曲が可能な軟性回路基板を形成することができる。
【０２０７】
一方、上記のように、軟性回路基板は、折曲領域を含む。これに伴って、前記軟性回路基板は、折曲領域の一側に位置する軟性回路基板の第１非折曲領域と、前記折曲領域の他側に位置する前記軟性回路基板の第２非折曲領域とを含む。このとき、前記第１非折曲領域と前記第２非折曲領域との間には接着層１８０が配置され得る。前記接着層１８０は、前記軟性回路基板の折曲形態が保たれるようにする。また、前記接着層１８０の表面には電磁波を遮蔽する遮蔽フィルム(図示せず)が配置され得る。前記遮蔽フィルムは、前記第１非折曲領域に配置された第１チップＣ１と、前記第２非折曲領域に配置された第２チップＣ２及び第３チップＣ３の間での信号干渉を抑えつつ電磁波を遮蔽できる。
【０２０８】
図８ａを参照すれば、前記チップオンフィルム用軟性回路基板に実装された第１チップＣ１は、ディスプレイパネル３０と接触できる。望ましく、前記第１チップＣ１の上面には接着層５０が配置され得る。そして、前記第１チップＣ１は、前記接着層５０により前記ディスプレイパネル３０の下面に付着できる。これを通じて、ディスプレイの有効領域を最大限確保するデバイスを製作することができる。
【０２０９】
なお、これとは異なり、図８ｂを参照すれば、前記チップオンフィルム用軟性回路基板に実装された第１チップＣ１は、ディスプレイパネル３０上に位置するカバーウィンドウ７０と接触できる。望ましく、前記カバーウィンドウ７０の少なくとも一領域は、前記ディスプレイパネル３０と垂直に重畳されないことがある。望ましく、前記カバーウィンドウ７０の少なくとも一領域は、映像が表示されない非有効領域を含むことができ、これにより前記第１チップＣ１は、前記カバーウィンドウ７０の非有効領域の下部に付着できる。
【０２１０】
これに伴って、前記ディスプレイパネル３０または前記カーブウインドウ７０及び前記チップオンフィルム用軟性回路基板（明確には、第１チップ）は、前記接着層５０を間に置いて上、下に合着され得る。これを通じて、ディスプレイを通じて伝達される指紋信号の歪曲を最小化できる。
【０２１１】
一方、前記カバーウィンドウ７０は、グラスフィルムであり得る。
【０２１２】
前記チップオンフィルム用軟性回路基板１００の一端は、保護部ＰＰを含むことができる。即ち、前記チップオンフィルム用軟性回路基板１００の一端には、外部基板やチップと連結される必要がないので、前記一端は、保護層によってすべて覆われることがあり、これによる導電性パターン部が外部に露出しない。前記一端に導電性パターン部を露出させる端子が必要でないので、前記チップオンフィルム用軟性回路基板１００の長さを最小化でき、バッテリーなど他の部品を搭載させるためのスペース確保が可能である。
【０２１３】
前記チップオンフィルム用軟性回路基板１００の前記一端と反対となる他端は、メインボード４０と連結され得る。前記チップオンフィルム用軟性回路基板１００の前記一端と反対となる他端は、メインボード４０と接着層５０によって連結され得る。詳しく、前記接着層５０の上面には、メインボード４０が配置され、前記接着層５０の下面には、前記チップオンフィルム用軟性回路基板１００が配置され得る。これに伴って、前記メインボード４０及び前記オールインワンチップオンフィルム用軟性回路基板は、前記接着層５０を間に置いて上、下に合着され得る。前記メインボード４０及び前記オールインワンチップオンフィルム用軟性回路基板の間に位置する接着層５０は、導電性物質を含むことができる。前記接着層５０は、導電性粒子が接着物質内に分散されたものであり得る。例えば、前記接着層５０は、異方性導電性フィルム(ＡＣＦ)であり得る。これに伴って、前記接着層５０は、前記チップオンフィルム用軟性回路基板及び前記メインボード４０の間の電気的な信号を 伝達することと共に、別の構成要素を安定して連結することができる。
【０２１４】
一方、これとは異なり、前記第１チップＣ１の上に配置される接着層５０は、ＯＣＡ(Ｏｐｔｉｃａｌ  ｃｌｅａｒ  ａｄｈｅｓｉｖｅ)であって、ＰＥＴ基盤の透明接着層を含むことができる。
【０２１５】
一方、図８ｃのように、前記チップオンフィルム用軟性回路基板とメインボード４０の間には、第２基板２０が追加で配置されることもある。前記第２基板２０は、追加の信号処理や、ディスプレイ上のスタイラスペンや手の動きに応じたタッチ信号を認識する機能、またはディスプレイの信号を処理するＤｒｉｖｅ ｉｃなど、前記指紋認識機能以外の追加機能を提供するために、前記メインボードと前記チップオンフィルム用軟性回路基板の間に配置され得る。第２基板２０は、絶縁基板２１と、導電性パターン部２２と保護層２３と強度確保のための補強部２４を含む構成を有し得る。これを通じて、指紋認識用信号とタッチ神話やディスプレー信号を処理する基板を別に構成せずに、一つの基板上で処理することができる。
【０２１６】
一方、図３ないし図８を参照して、メインボード４０との連結関係を説明する。
【０２１７】
実施例に係る両面オールインワンチップオンフィルム用軟性回路基板１００は、貫通孔を含む基板１００；前記貫通孔を含む基板の両面上にそれぞれ配置される配線パターン層１２０；前記配線パターン層１２０上に配置される第１メッキ層１３１；前記第１メッキ層１３１上に配置される第２メッキ層１３２；及び前記配線パターン層上に部分的に配置される保護層１４０を含むことができる。
【０２１８】
前記配線パターン層１２０を基板の両面に形成することにより、指紋認識用チップとほぼ類似したサイズの基板を形成することができる。
【０２１９】
前記保護層１４０が形成される前記保護層１４０の配置領域は、前記保護部ＰＰであり得る。前記保護層１４０が形成されない前記保護部ＰＰ以外の領域で前記導電性パターン部ＣＰは、外部に露出し得る。即ち、保護層のオープン領域ないし導電性パターン部上に保護部が配置されない領域で前記導電性パターン部ＣＰは、前記第１チップＣ１、第２チップＣ２、第３チップＣ３及びメインボード４０と電気的に連結され得る。
【０２２０】
実施例に係るオールインワンチップオンフィルム用軟性回路基板のリードパターン部及びテストパターン部は、保護部と重畳されないことがある。即ち、前記リードパターン部及び前記テストパターン部の保護層により覆われていないオープン領域に位置する導電性パターン部を意味することがあり、機能に応じて、リードパターン部及びテストパターン部に区別することができる。
【０２２１】
前記リードパターン部は、前記第１チップ、前記第２チップ、第３チップＣ３、前記メインボードと連結されるための導電性パターン部を意味することができる。
【０２２２】
前記テストパターン部ＴＰは、実施例に係るチップオンフィルム用軟性回路基板及びこれを含む指紋認識モジュールの不良有無を確認するための導電性パターン部を意味することができる。
【０２２３】
前記リードパターン部は、位置に応じてインナーリードパターン部及びアウターリードパターン部に区別することができる。前記第１チップＣ１と相対的に近くに置かれており、保護層により重畳されていない導電性パターン部の一領域は、インナーリードパターン部と表現され得る。前記第１チップＣ１と相対的に遠くに置かれており、保護層により重畳されていない導電性パターン部の一領域は、アウターリードパターン部と表現され得る。
【０２２４】
チップオンフィルム用軟性回路基板は、第１インナーリードパターン部Ｉ１、第２インナーリードパターン部Ｉ２、第３インナーリードパターン部Ｉ３、第４インナーリードパターン部Ｉ４、第５インナーリードパターン部Ｉ５及び第６インナーリードパターン部Ｉ６を含むことができる。
【０２２５】
実施例に係るチップオンフィルム用軟性回路基板は、アウターリードパターン部ＯＰを含むことができる。
【０２２６】
実施例に係るチップオンフィルム用軟性回路基板は、テストパターン部ＴＰを含むことができる。
【０２２７】
実施例に係るオールインワンチップオンフィルム用軟性回路基板１００の一面上には、前記第１インナーリードパターン部Ｉ１、第２インナーリードパターン部Ｉ２、第３インナーリードパターン部Ｉ３、第４インナーリードパターン部Ｉ４、第５インナーリードパターン部Ｉ５及び第６インナーリードパターン部Ｉ６、そしてアウターリード部ＯＰが配置され得る。
【０２２８】
実施例に係るオールインワンチップオンフィルム用軟性回路基板の前記一面と反対となる他面上には、前記テストパターン部ＴＰが配置され得る。
【０２２９】
一方、前記アウターリード部ＯＰの位置と、前記テストパターン部ＴＰの位置を入れ替えることができる。即ち、図面上で、アウターリード部ＯＰの位置に前記テストパターン部ＴＰが位置でき、前記テストパターン部ＴＰの位置にアウターリード部ＯＰ)が位置できる。
【０２３０】
図面における前記テストパターン部ＴＰと前記アウターリードパターン部ＯＰは、基板の下面及び上面に形成されるもので図式化したが、設計効率性に合わせて複数の前記パターンの一部または全部が上面及び下面のどちらに形成されても構わない。
【０２３１】
望ましくは、前記チップオンフィルム用軟性回路基板が折曲されてメインボードに付着される場合、上面がアウターリードパターン部ＯＰとして形成され、下面がテストパターン部ＴＰを形成することにより、複数のパターン部によるスペース制約を解決できる。
【０２３２】
実施例に係るチップオンフィルム用軟性回路基板の一面上に配置される前記第１チップＣ１は、第１接続部１５０を介して、前記第１インナーリードパターン部Ｉ１及び前記第２インナーリードパターン部Ｉ２と連結され得る。
【０２３３】
前記第１接続部１５０は、位置及び／または機能により、第１サーブ第１接続部１５１、第２サーブ第１接続部１５２を含むことができる。
【０２３４】
実施例によるチップオンフィルム用軟性回路基板１００の一面上に配置される前記第１チップＣ１は、前記第１サブ第１接続部１５１を介して前記第１インナーリードパターン部Ｉ１と電気的に連結され得る。
【０２３５】
前記第１インナーリードパターン部Ｉ１は、前記基板１１０の上面に沿って第１ビアホールＶ１に電気的な信号を伝達することができる。前記第１ビアホールＶ１及び前記第１インナーリードパターン部Ｉ１は、電気的に連結され得る。
【０２３６】
また、前記第１インナーリードパターン部Ｉ１は、前記基板１１０の上面に沿って第１ビアホールＶ１まで電気的に連結され、前記第１ビアホールＶ１に充填された導電性物質を介して前記基板１１０の下面に沿って前記第３ビアホールＶ３に電気的な信号を伝達することができる。このとき、前記第１ ビアホールＶ１及び第３ビアホールＶ３を通じて伝達される信号は、前記第２ チップＣ２と前記第１ チップＣ１との間に伝送される信号であり得る。望ましく、前記第１ビアホールＶ１及び前記第３ビアホールＶ３を通じて伝達される信号は、メインボード４０を通じて伝達される前記第１チップＣ１の制御信号であり得る。
【０２３７】
言い換えれば、前記第１チップＣ１から信号伝送ラインは前記のようなビアホールを通じて前記基板１１０の下面に配置され得る。
【０２３８】
これを通じて、指紋認識のための発信信号ＴＸは、チップオンフィルム用軟性回路基板１００の下面に形成されて、信号伝送ラインが相対的に長く、指紋が認識された後に戻ってくる受信信号Ｒｘは、上面に形成して発信信号伝送ラインより短く実現して、より明確な指紋を認識することができる。望ましいくは、発信信号ＴＸ信号伝送ラインの数が受信信号Ｒｘ信号伝送ラインの数よりも、チップオンフィルム用軟性回路基板１００の下面にさらに多いことがある。
【０２３９】
実施例によるチップオンフィルム用軟性回路基板１００の一面上に配置される前記第１チップＣ１は、前記第２サブ第１接続部１５２を介して前記第２インナーリードパターン部Ｉ２と電気的に連結され得る。
【０２４０】
前記基板１１０の上面に配置される前記第２インナーリードパターン部Ｉ２は、前記第２インナーリードパターン部Ｉ２の下部に位置する第２ビアホールＶ２に充填された導電性物質を介して、前記基板１１０の下面に沿って前記第４ビアホールＶ４及びテストパターン部ＴＰと連結され得る。
【０２４１】
前記テストパターン部ＴＰは、前記１ビアホール(Ｖ１、Ｖ２、Ｖ３、Ｖ４)を通じて伝達され得る電気的な信号の不良を確認することができる。例えば、前記テストパターン部ＴＰを通じて、前記第１インナーリードパターン部Ｉ１に伝達される信号の正確性を確認することができる。詳しく、前記テストパターン部ＴＰで電圧または電流を測定することにより、前記第１チップと前記第２チップとの間に位置する導電性パターン部の短絡やショートの発生可否ないし発生位置を確認することができるので、製品の信頼性を向上させることができる。
【０２４２】
また、第２チップＣ２は、第１サーブ第２接続部１６１、第２サーブ第２接続部１６２及び第３サーブ第２接続部１６３を介して、それぞれ第３インナーリードパターン部Ｉ３、第４インナーリードパターン部Ｉ４、第５インナーリードパターン部Ｉ５と電気的に連結される。このとき、前記第３インナーリードパターン部Ｉ３は、前記第２インナーリードパターン部Ｉ２とビアホールを経ず、前記基板の上面に位置する配線を通して直接連結され得る。このとき、前記第３インナーリードパターン部Ｉ３と前記第２インナーリードパターン部Ｉ２には、前記第１チップＣ１から獲得した感知信号が前記第２チップＣ２に伝達される信号伝送ラインであり得る。
【０２４３】
即ち、前記第２チップＣ２は、アナログ信号処理を行い、これにより受信される信号の精度に応じて出力される信号の精度が決定される。このとき、前記受信される信号の伝送ラインが長くなるほど前記信号の損失度合いが大きくなり、これにより前記第２チップＣ２に受信される信号の精度が減少するようになる。したがって、本発明においては、前記第１チップＣ１と前記第２チップＣ２との間で、前記第２チップＣ２の信号受信ラインは、前記基板の上面に位置するようにして、信号伝送ラインの長さを最小化して信号損失を最小化することができる。
【０２４４】
前記ディスプレイパネル３０は、下部基板及び上部基板を含むことができる 。
【０２４５】
前記ディスプレイパネルが液晶表示パネルである場合、前記ディスプレイパネル３０は、薄膜トランジスタ(Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、 ＴＦＴ)と画素電極を含む下部基板とカラーフィルター層を含む上部基板が液晶層を間に置いて合着した構造で形成され得る。
【０２４６】
また、前記ディスプレイパネル３０は、薄膜トランジスタ、カラーフィルター及びブラックマトリックスが下部基板に形成され、上部基板が液晶層を間に置いて前記下部基板と合着されるＣＯＴ(ｃｏｌｏｒ  ｆｉｌｔｅｒ  ｏｎ  ｔｒａｎｓｉｓｔｏｒ)構造の液晶表示パネルであり得る。
【０２４７】
また、前記ディスプレイパネル３０が液晶表示パネルである場合、前記ディスプレイパネル３０の下部で光を提供するバックライトユニットをさらに含むことができる。
【０２４８】
前記ディスプレイパネル３０が有機電界発光表示パネルである場合、前記ディスプレイパネル３０は、別の光源を必要としない自発光素子を含む。前記ディスプレイパネル３０は、下部基板上に薄膜トランジスタが形成され、前記薄膜トランジスタと接触する有機発光素子が形成される。前記有機発光素子は、陽極、陰極及び前記陽極と陰極との間に形成された有機発光層を含むことができる。また、前記有機発光素子上にインカプセレーションのための袋入れ基板／バリア基板の役割をする上部基板をさらに含むことができる。前記上部基板は、Ｒｉｇｉｄすることもあり、Ｆｌｅｘｉｂｌｅすることもある。
【０２４９】
また、前記カバーウィンドウ７０下部に偏光板をさらに含むことができる。前記偏光板は、線偏光板または外光反射防止偏光板であり得る。例えば、前記ディスプレイパネル３０が液晶表示パネルである場合、前記偏光板は、線偏光板であり得る。また、前記ディスプレイパネル３０が有機電界発光表示パネルである場合、前記偏光板は、外光反射防止偏光板であり得る。
【０２５０】
前記指紋認識モジュールと指紋を提供する人の手の間にこのように多くの層が存在することにより、受信信号が弱まる可能性がある。これによって、前記指紋認識モジュールの前記信号受信ラインは、前記基板の上面に位置するようにして、信号伝送ラインの長さを最小化することにより、受信信号の損失を最小化できる。
【０２５１】
一方、第３チップＣ３は、第３接続部１７０を介して前記第６インナリードパターン部Ｉ６と電気的に連結される。そして、前記第６インナーリードパターン部Ｉ６は、前記第４インナーリードパターン部Ｉ４または第４インナーリードパターン部Ｉ５と電気的に連結され得る。
【０２５２】
本発明の実施例によれば、指紋認識モジュールの基板として２層構造のチップオンフィルム用軟性回路基板が適用され、これによるファインピッチ対応により基板面積を画期的に減少させることができる。
【０２５３】
また、本発明の実施例によれば、一つの基板の上に互いに異なる種類の第１チップ、第２チップ及び第３チップを実装することができるので、向上した信頼性を有する指紋認識モジュールを提供することができる。
【０２５４】
また、本発明に係る実施例によれば、指紋センサが実装されるインナーリードパターン部の高さが７μｍ以上に形成されるようにすることで、前記指紋センサの振動スペースを確保することができ、これによる前記指紋センサの動作信頼性を向上させることができる。
【０２５５】
また、本発明に係る実施例によれば、指紋認識モジュールとメインボードを直接連結することができる。これに伴って、指紋認識モジュールを介して感知された信号をメインボードまで伝達するための軟性回路基板のサイズ及び厚さが減少することがある。
【０２５６】
これに伴って、実施例に係るオールインワンチップオンフィルム用軟性回路基板及びこれを含むチップパッケージ、及びこれを含む電子デバイスは、他の部品のスペース及び／またはバッテリースペースを拡張させることができる。
【０２５７】
また、複数の印刷回路基板の連結が要求されないため、工程の便宜性及び電気的な連結の信頼性が向上することができる。
【０２５８】
これに伴って、実施例に係る指紋認識モジュール及びこれを含む電子デバイスは、高解像度のディスプレイ部を有する電子デバイスに適し得る。
【０２５９】
なお、本発明に係る実施例によれば、第１チップと第２チップの周辺にサイドモールディング部を追加することによって、侵襲や衝撃から前記第１チップと第２チップを保護することができ、これによる動作信頼性を向上させることができる。
【０２６０】
また、本発明に係る実施例によれば、ベンディングラインを中心に、第１チップ及び第２チップまでのそれぞれの距離が最小１．６μｍになるようにする。したがって、指紋認識モジュールのベンディング時に、ベンディング外力によるボンディング部のクラックを防止することができる。
【０２６１】
また、本発明に係る実施例によれば、第２チップと第３チップとの間の距離を可能な限り近づけつつ、最小１．０ｍｍ以上となるようにする。したがって、前記第２チップと第３チップの距離が離れることにより発生する信号の損失を最小化することができる。また、前記第２チップと第３チップの距離が前記１．０ｍｍよりも近くなることにより発生する第３チップの位置ずれ現象を防止することができる。
【０２６２】
また、本発明に係る実施例によれば、指紋認識モジュールを構成する軟性回路基板がベンディング構造を有するようにする。これに伴って、前記指紋認識モジュールが有する全体の長さを減少させることができる。
【０２６３】
実施例によるチップオンフィルム用軟性回路基板を含む指紋認識モジュール１００は、両面に微細なピッチの導電性パターン部を実現することができるので、高解像度のディスプレイ部を有する電子デバイスに適し得る。
【０２６４】
また、実施例に係るチップオンフィルム用軟性回路基板を含む指紋認識モジュール１００は、フレキシブルであり、サイズが小さく、厚さが薄いため、多様な電子デバイスに使用され得る。
【０２６５】
例えば、図９を参照すれば、実施例に係るチップオンフィルム用軟性回路基板を含む指紋認識モジュール１００は、ベゼルを縮小することができるので、エッジディスプレイに使用され得る。
【０２６６】
例えば、度１０を参照すれば、実施例に係るチップオンフィルム用軟性回路基板を含む指紋認識モジュール１００は、曲がるフレキシブル（ｆｌｅｘｉｂｌｅ）電子デバイスに含まれ得る。したがって、これを含むタッチデバイスの装置は、フレキシブルタッチデバイス装置であり得る。したがって、ユーザーが手で曲げたり折れたりすることができる。このようなフレキシブルタッチウィンドウは、ウェアラブルタッチなどに適用することができる。
【０２６７】
例えば、図１１を参照すれば、実施例に係るチップオンフィルム用軟性回路基板を含む指紋認識モジュール１００は、フォルダーブルディスプレイ装置が適用される多様な電子デバイスに適用することができる。図１１ａないし図１１ｃを参照すれば、フォルダブルディスプレイ装置は、フォルダブルカバーウィンドウが折ることができる。フォルダブルディスプレイ装置は、多様なポータブル電子機器に含まれ得る。詳しく、フォルダブルディスプレイ装置は、移動式端末機（携帯電話）、ノートパソコン（携帯用コンピュータ）などに含まれ得る。これにより、携帯用電子製品のディスプレイ領域は、大きくしながらも、保管や移動時には、装置のサイズを減らすことができ、携帯性を向上させることができる。したがって、携帯用電子機器のユーザーの利便性を向上させることができる。しかし、実施例がこれに限定されるものではなく、フォルダブルディスプレイ装置は、多様な電子製品に使用できることは言うまでもない。
【０２６８】
図１１ａを参照すれば、フォルダブルディスプレイ装置は、画面領域で一つの折り畳み領域を含むことができる。たとえば、フォルダブルディスプレイ装置は、折り畳まれた形態で、Ｃ型の形状を有し得る。即ち、フォルダブルディスプレイ装置は、一端及び前記一端と反対となる他端が互いに重なれ得る。このとき、前記一端と前記他端は、互いに近くに配置され得る。例えば、前記一端と前記他端は、互いに向かい合って配置され得る。
【０２６９】
図１１ｂを参照すれば、フォルダブルディスプレイ装置は、画面領域の二つの折り畳み領域を含むことができる。たとえば、フォルダブルディスプレイ装置は、折り畳まれた形態でＧ型の形状を有し得る。即ち、フォルダブルディスプレイ装置は、一端と前記一端と反対となる他端が互いに対応する方向に折れることによって、互いに重なれ得る。このとき、前記一端と前記他端は、互いに離隔して配置され得る。例えば、前記一端と前記他端は、互いに平行に配置され得る。
【０２７０】
図１１ｃを参照すれば、フォルダブルディスプレイ装置は、画面領域の二つの折り畳み領域を含むことができる。たとえば、フォルダブルディスプレイ装置は、折り畳まれた形態でＳ型の形状を有し得る。即ち、フォルダブルディスプレイ装置は、一端と前記一端と反対となる他端が互いに異なる方向に折れ得る。このとき、前記一端と前記他端は、互いに離隔して配置され得る。例えば、前記一端と前記他端は、互いに平行に配置され得る。
【０２７１】
また、図面には示しなかったが、実施例に係るチップオンフィルム用軟性回路基板を含む指紋認識モジュール１００は、ローラーブルディスプレイに適用され得ることは言うまでもない。
【０２７２】
図１２を参照すれば、実施例に係るチップオンフィルム用軟性回路基板を含む指紋認識モジュール１００は、曲面ディスプレイを含む多様なウェアラブルタッチデバイスに含まれ得る。したがって、実施例に係るチップオンフィルム用軟性回路基板を含む指紋認識モジュール１００を含む電子デバイスは、スリム化、小型化または軽量化することができる。
【０２７３】
図１３を参照すれば、実施例によるチップオンフィルム用軟性回路基板を含む指紋認識モジュール１００は、ＴＶ、モニター、ノートパソコンのようなディスプレイ部分を有する多様な電子デバイスに使用され得る。
【０２７４】
しかし、実施例がこれに限定されるものではなく、実施例に係るチップオンフィルム用軟性回路基板を含む指紋認識モジュール１００は、平板または曲線状のディスプレイ部分を有する多様な電子デバイスに使用できることは言うまでもない。
【０２７５】
上述した実施例に説明された特徴、構造、効果などは本発明の少なくとも一つの実施例に含まれ、必ずしも一つの実施例にのみ限定されるものではない。さらに、各実施例において例示された特徴、構造、効果などは実施例が属する分野の通常の知識を有する者によって他の実施例に対しても組合せまたは、変形して実施可能である。したがって、このような組合せと変形に関係した内容は、本発明の範囲に含まれるものと解釈されるべきである。
【０２７６】
また、 以上で実施例を中心に説明したが、これは単なる例示に過ぎず、本発明を限定するものではなく、本発明が属する分野の通常の知識を有した者であれば本発明の本質的な特性を逸脱しない範囲で、以上で例示されていない様々な変形と応用が可能であることが理解できるだろう。例えば、本発明の実施例に具体的に示された各構成要素は、変形して実施することができるものである。そして、このような変形と応用に係る差異点は、添付された請求範囲で規定する本発明の範囲に含まれるものと解釈されるべきである。
【図１ａ】
2021506127.tif 000003
【図１ｂ】
2021506127.tif 000004
【図２ａ】
2021506127.tif 000005
【図２ｂ】
2021506127.tif 000006
【図２ｃ】
2021506127.tif 000007
【図３ａ】
2021506127.tif 000008
【図３ｂ】
2021506127.tif 000009
【図４】
2021506127.tif 000010
【図５】
2021506127.tif 000011
【図６】
2021506127.tif 000012
【図７】
2021506127.tif 000013
【図８ａ】
2021506127.tif 000014
【図８ｂ】
2021506127.tif 000015
【図８ｃ】
2021506127.tif 000016
【図９】
2021506127.tif 000017
【図１０】
2021506127.tif 000018
【図１１ａ】
2021506127.tif 000019
【図１１ｂ】
2021506127.tif 000020
【図１１ｃ】
2021506127.tif 000021
【図１２】
2021506127.tif 000022
【図１３】
2021506127.tif 000023
【手続補正書】
【提出日】令和2年6月5日(2020.6.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板；
前記基板上に配置される導電性パターン部；
前記導電パターン部上の一領域に部分的に配置される保護層；
前記保護層の第１オープン領域を介して露出した導電性パターン部の上に配置される第１チップ；及び
前記保護層の第２オープン領域を介して露出した導電性パターン部の上に配置される第２チップを含み、
前記第１チップは、指紋認識センサーであり、
前記第２チップは、注文型集積回路であり、
前記基板は、
一端に位置する第１非折曲領域と、
前記一端と反対となる他端に位置する第２非折曲領域と、
前記第１及び２非折曲領域の間に位置する折曲領域を含み、
前記第１オープン領域は、前記第１非折曲領域上に位置し、
前記第２オープン領域は、前記第２非折曲領域上に位置し、
前記第１オープン領域と前記第２オープン領域との間の領域は、３．２μm以上の間隔を有し、
前記基板が折曲されたとき、前記基板の折曲された端部から前記第１チップの間の距離は、１．６μm以上である指紋認識モジュール。
【請求項２】
前記導電性パターン部は、
前記基板の上面に配置される上部導電性パターン部と、
前記基板の下面に配置される下部導電性パターン部と、
前記基板を貫通し、前記上部導電性パターン部と下部導電性パターンの間を連結するビアホールを含み、
前記上部及び下部導電性パターン部のそれぞれは、
前記基板上に配置される配線パターン層と、
前記配線パターン層上に配置され、スズを含む第１メッキ層と、
前記第１メッキ層上に配置され、スズを含む第２メッキ層を含む、請求項１に記載の指紋認識モジュール。
【請求項３】
前記保護層の第３オープン領域を介して露出した導電性パターン部の上に配置された少なくとも一つの第３チップをさらに含み、
前記少なくとも一つの第３チップは、
ダイオードチップ、ＭＬＣＣチップ、ＢＧＡチップ、チップコンデンサの少なくとも一つを含む、 請求項１または請求項２に記載の指紋認識モジュール。
【請求項４】
前記第１オープン領域を介して露出した前記導電性パターン部は、
７μmないし１０μmの範囲の厚さを有する、請求項１ないし請求項３のいずれか一項に記載の指紋認識モジュール。
【請求項５】
前記第１オープン領域と前記第２オープン領域との間の領域は、
３．２μmないし１０ｍｍの範囲の厚さを有する、請求項４に記載の指紋認識モジュール。
【請求項６】
前記第２オープン領域と前記第３オープン領域との間の領域の間隔は、
前記第１オープン領域と前記第２オープン領域との領域の間隔よりも小さい、請求項３に記載の指紋認識モジュール。
【請求項７】
前記第１非折曲領域は、
前記第２非折曲領域と向かい合って配置され、
前記第１及び２非折曲領域の間に配置される接着層をさらに含む、請求項１ないし請求項６のいずれか一項に記載の指紋認識モジュール。
【請求項８】
前記第２非折曲領域上に位置し、前記保護層の第４オープン領域を介して露出して、メインボードと連結されるアウターリードパターン部をさらに含む、請求項７に記載の指紋認識モジュール。
【請求項９】
前記第１チップの周囲を囲んで配置されるサイドモールディング部をさらに含み、
前記サイドモールディング部は、
前記第１チップと前記基板との間に存在するスペースの周囲を囲む、請求項１ないし請求項９のいずれか一項に記載の指紋認識モジュール。
【請求項１０】
前記基板が折曲されたとき、前記基板の折曲された端部から前記第２チップの間の距離は、１．６μm以上である、請求項１ないし請求項９のいずれか一項に記載の指紋認識モジュール。
【請求項１１】
基板；
前記基板上に配置される導電性パターン部；
前記導電パターン部上の一領域に部分的に配置される保護層；
前記保護層の第１オープン領域を介して露出した導電性パターン部の上に配置される第１チップ；及び
前記保護層の第２オープン領域を介して露出した導電性パターン部の上に配置される第２チップを含み、
前記第１チップは、指紋認識センサーであり、
前記第２チップは、注文型集積回路であり、
前記基板は、
一端に位置する第１非折曲領域と、
前記一端と反対となる他端に位置する第２非折曲領域と、
前記第１及び２非折曲領域の間に位置する折曲領域とを含み、
前記第１オープン領域は、前記第１非折曲領域上に位置し、
前記第２オープン領域は、前記第２非折曲領域上に位置し、
前記第１オープン領域と前記第２オープン領域との間の領域は、
３．２μm以上の間隔を有する指紋認識モジュール；
前記第１チップ上に付着されるディスプレイ部；及び
前記指紋認識モジュールの前記第２非折曲領域上に位置する前記導電性パターン部と連結されるメインボードを含み、
前記基板が折曲されたとき、前記基板の折曲された端部から前記第１チップの間の距離は、１．６μm以上である電子デバイス。
【請求項１２】
前記ディスプレイ部は、
ディスプレイパネル；
前記ディスプレイパネル上に位置するカバーウィンドウを含み、
前記第１チップは、前記ディスプレイパネルの下面、または、前記カバーウィンドウの下面に付着される、請求項１１に記載の電子デバイス。
【国際調査報告】
2021506127.tif 000024
2021506127.tif 000025
2021506127.tif 000026
2021506127.tif 000027
2021506127.tif 000028
2021506127.tif 000029