(57)【要約】  自己形成拡散バリア層を有する低抵抗性金属相互接続構造体を製造するための方法と、自己形成拡散バリア層を有する低抵抗性金属相互接続構造体を備える半導体デバイスと、が提供される。例えば、半導体デバイスは、基板上に配設された誘電体層と、誘電体層内にエッチングされた開口部と、誘電体層内の開口部の側壁表面及び底面を被覆する金属ライナー層と、開口部を充填して相互接続構造体を形成する銅材料と、誘電体層の開口部の側壁表面に形成された自己形成拡散バリア層と、を含む。自己形成拡散バリア層は、誘電体層の側壁表面の中に拡散されるマンガン原子を含む。
2021510460.tif 000002
【特許請求の範囲】
【請求項１】
基板上に誘電体層を形成することと、
前記誘電体層をパターニングして、前記誘電体層内に開口部を形成することと、
第１の拡散バリア層を形成して、前記誘電体層の上面、並びに前記誘電体層内の前記開口部の側壁表面及び底面を被覆することと、
前記第１の拡散バリア層をエッチングして、前記開口部の前記側壁表面上の前記第１の拡散バリア層の部分を除去する一方で、前記誘電体層の前記上面上及び前記開口部の前記底面上の前記第１の拡散バリア層の部分を残すことと、
金属ライナー層を共形的に堆積させて、前記開口部内の露出面を被覆することと、
前記金属ライナー層にわたってシード層を共形的に堆積させることであって、前記シード層が銅−マンガン合金を含む、堆積させることと、
銅材料の層を堆積させて、前記開口部を銅材料で充填することと、
熱アニール処理を実行して、前記シード層のマンガン原子を前記誘電体層内の前記開口部の前記側壁表面の中に拡散させ、前記側壁表面内に埋め込まれる埋め込みバリア拡散層を形成することと、を含む、方法。
【請求項２】
前記第１の拡散バリア層が、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、及び窒化チタン（ＴｉＮ）のうちの１つを含む、請求項１に記載の方法。
【請求項３】
前記埋め込みバリア拡散層が、シリコンマンガン、炭酸マンガン、及び酸化マンガンのうちの１つを含む、請求項１に記載の方法。
【請求項４】
前記金属ライナー層が、コバルトを含む、請求項１に記載の方法。
【請求項５】
前記第１の拡散バリア層を形成することが、前記開口部の前記側壁上の前記拡散バリア層の厚さと比較して、誘電体層の前記上面上及び前記開口部の前記底面上により厚い厚さを有する前記拡散バリア層を形成するように構成される堆積プロセスを使用して、前記第１の拡散バリア層を堆積させることを含む、請求項１に記載の方法。
【請求項６】
前記第１の拡散バリア層をエッチングして、前記開口部の前記側壁表面上の前記第１の拡散バリア層の部分を除去する一方で、前記誘電体層の前記上面上及び前記開口部の前記底面上の前記第１の拡散バリア層の部分を残すことが、ウェットエッチングプロセスを使用して実行される、請求項５に記載の方法。
【請求項７】
化学機械的平坦化（ＣＭＰ）プロセスを実行して、前記銅材料層、前記シード層、及び前記金属ライナー層の過剰な部分を、前記誘電体層の前記上面上の前記第１の拡散バリア層の前記部分まで除去することと、
前記銅材料層、前記シード層、及び前記金属ライナー層の上面を、前記誘電体層の前記上面のレベルまで凹ませることと、
ウェットエッチングプロセスを実行して、前記誘電体層の前記上面上の前記第１の拡散バリア層の過剰な部分を除去することと、を更に含む、請求項１に記載の方法。
【請求項８】
前記銅材料層、前記シード層、及び前記金属ライナー層の前記上面を、前記誘電体層の前記上面のレベルまで凹ませることが、１つ以上のウェットエッチングプロセスを使用して実行される、請求項７に記載の方法。
【請求項９】
前記銅材料層、前記シード層、及び前記金属ライナー層の前記上面を、前記誘電体層の前記上面のレベルまで凹ませることが、ＣＭＰプロセスを使用して実行される、請求項７に記載の方法。
【請求項１０】
前記誘電体層が、後工程（ＢＥＯＬ）構造体の層間誘電体（ＩＬＤ）層を備える、請求項１に記載の方法。
【請求項１１】
前記誘電体層内の前記開口部が、ビア相互接続を規定するビア開口部を備える、請求項１に記載の方法。
【請求項１２】
前記誘電体層内の前記開口部が、ワイヤ相互接続を規定するトレンチ開口部を備える、請求項１に記載の方法。
【請求項１３】
前記誘電体層内の前記開口部が、ビア開口部と、前記ビア開口部の上方に配設されたトレンチ開口部と、を備える、デュアルダマシン開口部を備える、請求項１に記載の方法。
【請求項１４】
基板上に配設された誘電体層と、
前記誘電体層内にエッチングされた開口部と、
前記誘電体層内の前記開口部の側壁表面及び底面を被覆する金属ライナー層と、
前記開口部を充填して相互接続構造体を形成する金属材料と、
前記誘電体層の前記開口部の前記側壁表面に形成された自己形成拡散バリア層であって、前記誘電体層の前記側壁表面の中に拡散されるマンガン原子を含む、自己形成拡散バリア層と、を含む、デバイス。
【請求項１５】
前記自己形成バリア拡散層が、シリコンマンガン、炭酸マンガン、及び酸化マンガンのうちの１つを含む、請求項１４に記載のデバイス。
【請求項１６】
前記誘電体層内の前記開口部の前記底面上に堆積された拡散バリア層を更に含む、請求項１４に記載のデバイス。
【請求項１７】
前記拡散バリア層が、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、チタン（Ｔｉ）、及び窒化チタン（ＴｉＮ）のうちの１つを含む、請求項１６に記載のデバイス。
【請求項１８】
前記金属ライナー層が、コバルトを含み、前記金属材料が、銅を含む、請求項１４に記載のデバイス。
【請求項１９】
前記誘電体層が、後工程（ＢＥＯＬ）構造体の層間誘電体（ＩＬＤ）層を含む、請求項１４に記載のデバイス。
【請求項２０】
前記誘電体層内でエッチングされた前記開口部が、ビア開口部、トレンチ開口部、並びにビア開口部及びトレンチ開口部を備えるデュアルダマシン開口部のうちの１つを備える、請求項１４に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、半導体製造技術、及び、具体的には金属相互接続構造体を製造するための技術に関する。
【背景技術】
【０００２】
通常、半導体集積回路チップは、複数レベルの金属線及びレベル間金属ビアを備える後工程（back-end-of-line、ＢＥＯＬ）相互接続構造体で製造されて、半導体集積回路チップの前工程（front-end-of-line、ＦＥＯＬ）層の一部として製造された様々な集積回路構成要素及びデバイスを接続する。銅材料を使用すると、ＢＥＯＬ相互接続構造体内の抵抗性が大幅に低減し、伝導が改善され、性能が向上することが知られているため、ＢＥＯＬプロセス技術分野の現況技術は、通常、銅を実装して、ＢＥＯＬ相互接続を形成する。しかしながら、銅相互接続構造体が縮小されると、銅相互接続構造体内の抵抗性及び電流密度が大幅に増加し、これは望ましくない。銅相互接続構造体内の電流密度の増加は、銅原子の電流駆動エレクトロマイグレーションを増加させる。銅相互接続構造体の文脈において、エレクトロマイグレーションは、伝導電子と拡散銅原子との間の運動量伝達による、銅材料中のイオンの漸進的な移動によって引き起こされる銅原子の輸送である。銅原子のエレクトロマイグレーションは、空隙及び隆起欠陥などの銅相互接続構造体内での様々な欠陥につながる場合がある。
【０００３】
従来の金属相互接続構造体は、銅拡散バリア層（例えば、窒化タンタル（tantalum nitride、ＴａＮ））を利用して、開口部を銅材料で充填する前に、レベル間誘電体（interlevel-dielectric、ＩＬＤ）内にパターニングされる開口部（例えば、トレンチ開口部及びビア開口部）の露出した側壁表面及び底面を満たす。拡散バリア層は、ＩＬＤ層の誘電材料の中に銅が拡散して、ＢＥＯＬ構造体を損傷させることを阻止する。しかしながら、銅相互接続部が縮小されると、拡散バリア層の使用に問題が生じる。
【０００４】
例えば、銅拡散バリア層は、ＩＬＤ層の中への銅原子の拡散を適切に阻止するのに十分に厚く作製されなければならない。銅拡散バリア層に必要な厚さは、銅相互接続部の線幅が縮小しても比較的一定のままである。このように、銅からなる金属線の量（体積）が低減され、これは、続いて、粒構造及び抵抗性などの様々な線幅依存特性に影響を及ぼす。
【０００５】
その上、拡散バリア層は、通常、電気めっきされた銅のための湿潤層として十分に作用しない材料（例えば、ＴａＮ）で形成されるため、薄いシード層は、通常、銅充填前に、ＰＶＤ又はＣＶＤを介して拡散バリア層上に形成される。拡散バリア層とシード層とを組み合わせた厚さは、既に狭い線を更に狭めることによって、銅充填能力に悪影響を及ぼす場合がある。不十分な湿潤と、垂直側壁と、狭いトレンチとの組み合わせにより、不連続なシード層の被覆がもたらされる場合がある。このような不十分なシード層被覆は、銅線内の空隙及び他の欠陥につながる場合があり、これは、続いて、銅相互接続部と拡散バリア層との間の接着を弱める場合がある。空隙及び不十分な接着の両方が、銅エレクトロマイグレーション欠陥に寄与する。
【０００６】
先進のＢＥＯＬ技術については、従来の銅拡散バリア層をコバルト及びルテニウムなどのより低い抵抗性材料に置き換える製造方法が検討されている。しかしながら、銅相互接続部のためのコバルト及びルテニウムバリア／ライナー層の使用により、このような材料が、従来のＴａＮ又はＴｉＮバリア層ほど強力なＩＬＤ層の誘電材料への接着レベルを提供しない、したがって、コバルト又はルテニウムライナー層とＩＬＤ層の誘電材料との間の界面接着が弱いという点で、問題が生じる場合がある。このより弱い界面は、ライナー／ＩＬＤ界面に加えられる剪断機械力の結果としての化学機械研磨（chemical-mechanical polish、ＣＭＰ）プロセス中に、ライナー／ＩＬＤ界面の露出した上部分の剥離によって、銅材料とＩＬＤとの間の空隙の形成につながり得る。
【発明の概要】
【０００７】
本発明の実施形態は、自己形成拡散バリア層を有する低抵抗性金属相互接続構造体を製造するための方法と、自己形成拡散バリア層を有する低抵抗性金属相互接続構造体を備える半導体デバイスと、を含む。
【０００８】
本発明の一実施形態は、金属相互接続構造体を製造するための方法を含む。本方法は、基板上に誘電体層を形成することと、誘電体層をパターニングして、誘電体層内に開口部を形成することと、第１の拡散バリア層を形成して、誘電体層の上面、並びに誘電体層内の開口部の側壁表面及び底面を被覆することと、第１の拡散バリア層をエッチングして、開口部の側壁表面上の第１の拡散バリア層の部分を除去する一方、誘電体層の上面上及び開口部の底面上の第１の拡散バリア層の部分を残すことと、金属ライナー層を共形的に堆積させて、開口部内の露出面を被覆することと、金属ライナー層にわたってシード層を共形的に堆積させることであって、シード層が銅−マンガン合金を含む、堆積させることと、銅材料の層を堆積させて、開口部を銅材料で充填することと、熱アニール処理を実行して、シード層のマンガン原子を誘電体層内の開口部の側壁表面の中に拡散させ、側壁表面内に埋め込まれた埋め込みバリア拡散層を形成することと、を含む。
【０００９】
本発明の別の実施形態では、本方法は、ＣＭＰプロセスを実行して、銅材料層、シード層、及び金属ライナー層の過剰な部分を、誘電体層の上面上の第１の拡散バリア層の部分まで除去することと、銅材料層、シード層、及び金属ライナー層の上面を、誘電体層の上面のレベルまで凹ませることと、ウェットエッチングプロセスを実行して、誘電体層の上面上の第１の拡散バリア層の過剰な部分を除去することと、を更に含む。
【００１０】
本発明の別の実施形態は、基板上に配設された誘電体層と、誘電体層内にエッチングされた開口部と、誘電体層内の開口部の側壁表面及び底面を被覆する金属ライナー層と、開口部を充填して相互接続構造体を形成する金属材料と、誘電体層の開口部の側壁表面に形成された自己形成拡散バリア層であって、誘電体層の側壁表面の中に拡散されるマンガン原子を含む、自己形成拡散バリア層と、を備える、デバイスを含む。
【００１１】
本発明の実施形態は、実施形態の以下の「発明を実施するための形態」に記載されており、これは添付図面と併せて読まれるべきである。
【図面の簡単な説明】
【００１２】
【図１】本発明の一実施形態による、自己形成拡散バリア層を有する低抵抗性金属相互接続構造体を製造するための方法を概略的に示す図である。半導体基板、基板上に形成されたＦＥＯＬ（前工程）／ＭＯＬ（middle-of-line、中工程）構造体、キャッピング層、及びキャッピング層上に形成された誘電体層を備える製造の中間段階における半導体デバイスの概略側断面図である。
【図２】本発明の一実施形態による、自己形成拡散バリア層を有する低抵抗性金属相互接続構造体を製造するための方法を概略的に示す図である。誘電体層をパターニングして誘電体層内に開口部を形成した後の、図１に示すデバイスの概略側断面図である。
【図３】本発明の一実施形態による、自己形成拡散バリア層を有する低抵抗性金属相互接続構造体を製造するための方法を概略的に示す図である。デバイスの表面にわたって拡散バリア層を形成して開口部の側壁表面及び底面を満たした後の、図２に示すデバイスの概略側断面図である。
【図４】本発明の一実施形態による、自己形成拡散バリア層を有する低抵抗性金属相互接続構造体を製造するための方法を概略的に示す図である。拡散バリア層をエッチングして開口部の側壁から拡散バリア層を除去する一方、誘電体層の表面上及び開口部の底面上の拡散バリア層の低減した厚さを残した後の、図３に示すデバイスの概略側断面図である。
【図５】本発明の一実施形態による、自己形成拡散バリア層を有する低抵抗性金属相互接続構造体を製造するための方法を概略的に示す図である。金属ライナー層及びシード層を堆積させて誘電体層内の開口部を満たした後の、図４に示すデバイスの概略側断面図である。
【図６】本発明の一実施形態による、自己形成拡散バリア層を有する低抵抗性金属相互接続構造体を製造するための方法を概略的に示す図である。金属材料の層を堆積させて誘電体層内の開口部を金属材料で充填した後の、図５に示すデバイスの概略側断面図である。
【図７】本発明の一実施形態による、自己形成拡散バリア層を有する低抵抗性金属相互接続構造体を製造するための方法を概略的に示す図である。熱アニールプロセスを実行して誘電体層内の開口部の垂直側壁表面上に自己形成拡散バリア層を作成した後の、図６に示すデバイスの概略側断面図である。
【図８】本発明の一実施形態による、自己形成拡散バリア層を有する低抵抗性金属相互接続構造体を製造するための方法を概略的に示す図である。ＣＭＰプロセスを実行して、デバイスの表面を拡散バリア層まで平坦化し、金属相互接続構造体を形成した後の、図７に示すデバイスの概略側断面図である。
【図９】本発明の一実施形態による、自己形成拡散バリア層を有する低抵抗性金属相互接続構造体を製造するための方法を概略的に示す図である。相互接続構造体及びライナー層の上面を凹ませた後の、図８に示すデバイスの概略側断面図である。
【図１０】本発明の一実施形態による、自己形成拡散バリア層を有する低抵抗性金属相互接続構造体を製造するための方法を概略的に示す図である。誘電体層の表面上の拡散バリア層の過剰な部分を除去した後の、図９に示すデバイスの概略側断面図である。
【図１１】本発明の実施形態による、自己形成拡散バリア層を有する低抵抗性金属相互接続構造体を備える半導体デバイスの概略側断面図である。
【発明を実施するための形態】
【００１３】
本発明の実施形態は、自己形成拡散バリア層を有する低抵抗性金属相互接続構造体を製造するための方法と、自己形成拡散バリア層を有する低抵抗性金属相互接続構造体を備える半導体デバイスと、に関してここで更に詳細に記載する。添付図面に示す様々な層、構造体、及び領域は、縮尺どおりに描かれていない概略図であることを理解されたい。加えて、説明を容易にするために、半導体デバイス又は構造体を形成するために通常使用される種類の１つ以上の層、構造体、及び領域は、所与の図面において明示的に示していない場合がある。これは、明示的に示していない任意の層、構造体、及び領域が実際の半導体構造から省略されることを意味するものではない。更に、本明細書で考察される本発明の実施形態は、本明細書に示して記載する特定の材料、特徴、及び処理工程に限定されないことを理解されたい。具体的には、半導体処理工程に関して、本明細書で提供される記載事項は、機能性半導体集積回路デバイスを形成するために必要とされ得る全ての処理工程を包含することを意図するものではないことが強調されるべきである。むしろ、例えばウェット洗浄及びアニール工程などの半導体デバイスを形成する際に通常使用される特定の処理工程は、記載事項を簡潔にするために、意図的に本明細書には記載していない。
【００１４】
更に、同一又は類似の特徴、要素、又は構造体を表すために、同一又は類似の参照番号が図面全体をとおして使用され、したがって、同一又は類似の特徴、要素、又は構造体の詳細な説明は、図面の各々に対して繰り返さない。本明細書で使用する場合、厚さ、幅、百分率、範囲などに関する用語「約」又は「実質的に」は、近い又は近似的であることを表すことを意味するが、正確ではないことを理解されたい。例えば、本明細書で使用する場合、用語「約」又は「実質的に」は、１％又は記述した量未満などの、小さい誤差の範囲が存在することを意味する。更に、本明細書で使用する場合、用語「垂直」又は「垂直方向」又は「垂直高さ」は、図面に示すデカルト座標のＺ方向を表し、本明細書で使用する場合、用語「水平」若しくは「水平方向」、又は「横」若しくは「横方向」は、図面に示すデカルト座標のＸ方向及び／又はＹ方向を表す。
【００１５】
自己形成拡散バリア層を有する低抵抗性金属相互接続構造体を製造するための方法について、様々な製造段階における半導体デバイスを概略的に示す図１〜図１０を参照して、更に詳細にここで考察する。始めに、図１は、半導体基板１１０（例えば、半導体ウェハ）、基板１１０上に形成されたＦＥＯＬ（前工程）／ＭＯＬ（中工程）構造体１２０、キャッピング層１３０、及び誘電体層１４０を備える製造の中間段階における半導体デバイス１００の概略側断面図である。基板１１０を一般的な基板層として示しているが、基板１１０は、異なる種類の半導体基板構造体及び材料のうちの１つを含み得ることを理解されたい。
【００１６】
例えば、基板１１０は、シリコン（silicon、Ｓｉ）若しくはゲルマニウム（germanium、Ｇｅ）から形成されるバルク半導体基板（例えば、ウェハ）、又はシリコン−ゲルマニウム合金、化合物半導体材料（例えば、Ｉｌｌ−Ｖ）などのバルク半導体製造プロセスにおいて通常使用される他の種類の半導体基板材料であり得る。あるいは、基板１１０は、ＳＯＩ（silicon-on-insulator、シリコン・オン・インシュレータ）基板、ＧｅＯＩ（germanium-on-insulator、ゲルマニウム・オン・インシュレータ）基板、又は他の種類の半導体・オン・インシュレータ基板の能動半導体層であり得、この半導体・オン・インシュレータは、基板層（例えば、シリコン基板）と能動回路構成要素がＦＥＯＬの一部として形成される能動半導体層（例えば、Ｓｉ、Ｇｅなど）との間に配設された絶縁層（例えば、酸化物層）を備える。各図面では、Ｘ−Ｙ平面は、処理される基板１１０（例えば、ウェハ）の平面に平行である平面を表すことに留意されたい。
【００１７】
ＦＥＯＬ／ＭＯＬ構造体１２０は、基板１１０上に形成されたＦＥＯＬ層を備える。ＦＥＯＬ層は、基板１１０の能動表面内又はその上に形成されて目標用途のための集積回路を提供する、様々な半導体デバイス及び構成要素を備える。例えば、ＦＥＯＬ層は、電界効果トランジスタ（field-effect transistor、ＦＥＴ）デバイス（例えば、ＦｉｎＦＥＴデバイス、垂直ＦＥＴデバイス、平面ＦＥＴデバイスなど）、バイポーラトランジスタ、ダイオード、コンデンサ、インダクタ、抵抗器、分離デバイスを備えており、これらは、基板１１０の能動表面内又はその上に形成される。一般に、ＦＥＯＬプロセスは、通常、基板１１０（又はウェハ）を調製すること、分離構造体（例えば、シャロートレンチアイソレーション）を形成すること、デバイスウェルを形成すること、ゲート構造体をパターニングすること、スペーサを形成すること、ソース／ドレイン領域を形成する（例えば、注入を介して）こと、ソース／ドレイン領域上にシリサイドコンタクトを形成すること、ストレスライナーを形成すること、などを含む。
【００１８】
ＦＥＯＬ／ＭＯＬ構造体１２０は、ＦＥＯＬ層上に形成されたＭＯＬ層を更に備える。一般に、ＭＯＬ層は、ＰＭＤ層内に形成されるＰＭＤ（pre-metal dielectric layer、プリメタル誘電体層）及び導電性コンタクト（例えば、ビアコンタクト）を備える。ＰＭＤ層は、ＦＥＯＬ層の構成要素及びデバイス上に形成される。開口部のパターンは、ＰＭＤ層内に形成され、開口部は、タングステンなどの導電性材料で充填されて、ＦＥＯＬ層の集積回路のデバイス端子（例えば、ソース／ドレイン領域、ゲートコンタクトなど）と電気的に接触する導電性ビアコンタクトを形成する。ＭＯＬ層の導電性ビアコンタクトは、ＦＥＯＬ層の集積回路とＦＥＯＬ／ＭＯＬ構造体１２０上に形成されるＢＥＯＬ構造体の金属化の第１のレベルとの間に電気接続を提供する。
【００１９】
図１に示す例示的なプロセスフローでは、キャッピング層１３０及び誘電体層１４０は、ＢＥＯＬプロセスモジュールの初期相の一部として形成されて、ＢＥＯＬ相互接続構造体の第１の金属化レベルを形成する。キャッピング層１３０は、窒化ケイ素（silicon nitride、ＳｉＮ）、炭化ケイ素（silicon carbide、ＳｉＣ）、炭窒化ケイ素（silicon carbon nitride、ＳｉＣＮ）、水素化炭化ケイ素（hydrogenated silicon carbide、ＳｉＣＨ）、又は同じ若しくは異なる種類の誘電材料などを含む多層スタックなどの絶縁／誘電材料、又はＢＥＯＬにおいて金属相互接続構造体を形成するために使用される金属材料と非反応性である他の好適な低ｋ（low-k）誘電材料、の層を備える。キャッピング層１３０は、約２ｎｍ〜約６０ｎｍの範囲の厚さで形成することができる。
【００２０】
誘電体層１４０は、ＢＥＯＬプロセス技術のためのレベル間誘電体（ＩＬＤ）層として通常利用される任意の好適な誘電材料で形成される。例えば、誘電体層１４０は、これらに限定されるものではないが、酸化ケイ素（ＳｉＯ２）、窒化ケイ素（例えば、（Ｓｉ３Ｎ４）、水素化炭酸化ケイ素（ＳｉＣＯＨ）、ＳｉＣＨ、ＳｉＣＮＨ、若しくは他の種類のシリコン系低ｋ誘電体（例えば、約４．０未満のｋ）、多孔質誘電体、又は既知のＵＬＫ（ultra-low-k、超低ｋ）誘電材料（約２．５未満のｋを有する）を含む誘電材料で形成することができる。誘電体層１４０の厚さは、誘電体層１４０内に形成される金属化の垂直高さ（又は厚さ）を規定し、これは用途に応じて変化する。例えば、誘電体層１４０は、約２０ｎｍ〜約８００ｎｍの範囲の厚さで形成することができる。キャッピング層１３０及び誘電体層１４０は、例えば、ＡＬＤ（atomic layer deposition、原子層堆積）、ＣＶＤ（chemical vapor deposition、化学蒸着）ＰＥＣＶＤ（plasma-enhanced ＣＶＤ、プラズマ強化ＣＶＤ）、ＰＶＤ（physical vapor deposition、物理蒸着）、又はスピンオン堆積などの既知の堆積技術を用いて形成される。
【００２１】
次に、図２は、誘電体層１４０をパターニングして誘電体層１４０内に開口部１４０−１（例えば、トレンチ開口部又はビア開口部）を形成した後の、図１に示すデバイスの概略側断面図である。例示の目的のために、図２は、金属相互接続構造体、例えば金属線（配線）及び金属ビア（垂直相互接続部）が、ＢＥＯＬ構造体の異なる絶縁層内に別々に形成されている単一のダマシンプロセスの使用を示す。他の実施形態では、開口部は、犠牲誘電体層１４０内でエッチングされ、当該技術分野において既知の様々な「デュアル」ダマシンパターニング技術のうちの１つを使用して金属材料で充填することができ、この技術分野では、トレンチ及びビア開口部が同じ誘電体層内にパターニングされ、金属材料で同時に充填される。デュアルダマシンパターニング方法には、「ビアファースト」プロセス、「トレンチファースト」プロセス、及び「ベリードビア」プロセスが含まれ、各々のプロセスは、誘電体層１４０をエッチングしてビア開口部及びトレンチ開口部をパターニングするための異なる手順を含み、一方で、ビア開口部及びトレンチ開口部を同時に金属材料で充填する。
【００２２】
犠牲誘電体層１４０のダマシンパターニングは、任意の従来のフォトリソグラフィ及びエッチングプロセスを使用して、例えば開口部１４０−１の像を含む犠牲誘電体層１４０の上面上にフォトレジストマスクを形成して誘電体層１４０の中にエッチングし、続いて、下にあるキャッピング層１３０（エッチング停止層として働く）に対して選択的に誘電体層１４０をエッチングするのに好適なエッチング化学作用を有するＲＩＥ（反応性イオンエッチング、reactive ion etching）などのドライエッチングプロセスを使用して誘電体層１４０をエッチングして、実装することができる。キャッピング層１３０は、ＦＥＯＬ／ＭＯＬ層１２０の下にあるＰＭＤ層から金属化を絶縁する。しかしながら、開口部１４０−１内に形成された金属化が、下にあるＦＥＯＬ／ＭＯＬ層１２０内に形成された垂直コンタクトに接触する目標位置では、キャッピング層１３０は、このような目標位置において開口部１４０−１の底部にあるキャッピング層１３０を通る開口部をエッチングすることによってパターニングすることができる。
【００２３】
次に、図３は、デバイスの表面にわたって拡散バリア層１５０を形成して開口部１４０−１の側壁表面及び底面を満たした後の、図２に示すデバイスの概略側断面図である。拡散バリア層１５０は、限定するものではないが、チタン（titanium、Ｔｉ）、タンタル（tantalum、Ｔａ）、窒化チタン（titanium nitride、ＴｉＮ）、窒化タンタル（tantalum nitride、ＴａＮ）などが含まれる銅相互接続部用の拡散バリア層として通常使用される材料を使用して形成することができる。本発明の一実施形態では、拡散バリア層１５０は、ＰＶＤなどの堆積プロセスを使用して堆積され、これにより、開口部１４０−１の垂直側壁上の拡散バリア層１５０の厚さと比較して、フィールド領域（誘電体層１４０の表面上）及び開口部１４０−１の底面上により厚い厚さを有する拡散バリア層１５０が形成される。
【００２４】
図４は、拡散バリア層１５０をエッチングして、開口部１４０−１の側壁から拡散バリア層１５０を除去する一方で、誘電体層１４０の表面上及び開口部１４０−１の底面上の拡散バリア層１５０の低減した厚さを残した後の、図３に示すデバイスの概略側断面図である。拡散バリア層１５０は、誘電体層１４０に対して選択的に拡散バリア層１５０をエッチングするように構成されるエッチング化学作用を有するウェットエッチングプロセスなどの等方性エッチングプロセスを使用してエッチングすることができる。開口部１４０−１の側壁上の拡散バリア層１５０の垂直部分は、誘電体層１４０の上面及び開口部１４０−１の底面上の拡散バリア層１５０の横部分よりも薄いため、拡散バリア層１５０の垂直部分は完全に除去されるが、図４に示すように、拡散バリア層１５０の横部分のいくらか低減した厚さは残留する。以下で更に詳細に説明するように、開口部１４０−１の底面上の拡散バリア層１５０の残留部分は、開口部１４０−１内に形成される金属相互接続構造体用の拡散バリア層として働くが、誘電体層１４０の上面上の拡散バリア層１５０の残留部分は、後続のＣＭＰプロセス用の保護層として働く。
【００２５】
図５は、金属ライナー層１６０及びシード層１７０を堆積させて開口部１４０−１を満たした後の、図４に示すデバイスの概略側断面図である。ライナー層１６０はコバルト（cobalt、Ｃｏ）で形成することができ、シード層１７０は銅−マンガン（copper-manganese、ＣｕＭｎ）合金で形成される。ライナー層１６０は、第２のライナー層１７０を堆積するための湿潤又は接着層として働く。シード層１７０は、以下で考察されるように、後続の銅充填プロセス用のシード層として働き、開口部内に形成される金属相互接続構造体の一部を形成する材料（例えば、銅）と、誘電体層１４０の中に拡散されて自己形成バリア接着及び拡散層を生成する材料（例えばマンガン）と、を含む。
【００２６】
次に、図６は、金属材料１８０の層を堆積させて開口部１４０−１を金属材料で充填した後の、図５に示すデバイスの概略側断面図である。金属材料１８０の層は、任意の好適な銅堆積方法を使用して堆積される銅を含み得る。例えば、銅層は、電気めっきなどの湿式堆積技術を使用して堆積され得る。
【００２７】
図７は、熱アニールプロセスを実行して誘電体層１４０の側壁上に自己形成拡散バリア層１９０を作成した後の、図６に示すデバイスの概略側断面図である。熱アニールプロセスを実行して、シード層１７０のマンガン原子を誘電体層１４０の側壁の中に拡散させ、自己形成拡散バリア層１９０を作成することができる。誘電体層１４０の材料に応じて、自己形成拡散バリア層１９０は、シリコンマンガン（ＭｎＳｉ）、炭酸マンガン（ＭｎＣ０３）、酸化マンガン（ＭｎＯ）などを含み得る。熱アニールプロセスは、シード層１７０のマンガン原子が誘電体層１４０の側壁の中に拡散することを可能にして、自己形成拡散バリア層１９０を作成するのに十分である目標温度範囲及び目標時間で炉内で実行することができる。シード層１７０の残留材料（例えば、銅）は、開口部１４０−１を充填して金属相互接続構造体を形成する金属材料１８０（例えば、銅）の一部となる。
【００２８】
熱アニールプロセスに続いて、図７の構造上でＣＭＰプロセスを実行して、構造体の表面を拡散バリア層１５０まで平坦化し、金属相互接続部１８１（例えば、銅相互接続部）を形成し、図８に示す構造体を得る。拡散バリア層１５０と金属ライナー層１６０（例えば、コバルト層）の上部分との間の界面は、誘電体層１４０に十分な接着を提供して、相互接続部１８１と誘電体層１４０との間の空隙の形成を避け、これは、ＣＭＰプロセスによって構造体の表面に加えられる機械的剪断力によって起こり得る。拡散バリア層１５０は、誘電体層１４０の上面及びライナー層１６０の上部分に十分な接着を提供して、誘電体層１４０の上面及びライナー層１６０の上部分の任意の部分の剥離を阻止する。加えて、拡散バリア層１５０は、誘電体層１４０の上面をＣＭＰプロセス中の損傷から保護するように働き、これは、当業者によって理解されるように、誘電体層１４０の絶縁膜経時破壊（time-dependent dielectric breakdown、ＴＤＤＢ）をもたらし得る。
【００２９】
次に、図９は、相互接続部１８１及びライナー層１６０の上面を凹ませた後の、図８に示すデバイスの概略側断面図である。相互接続部１８１及びライナー層１６０の上面は、誘電体層１４０の上面のレベルまで凹んでいてもよい。リセスプロセス（recess process）は、ウェットエッチングプロセス又はＣＭＰプロセスを使用して実装され、これは、相互接続部１８１及びライナー層１６０の材料に対して選択的であり、拡散バリア層１５０の完全な除去を阻止し、したがって、リセスプロセス中、誘電体層１４０の上面を保護する。
【００３０】
次に、図１０は、誘電体層１４０の表面上の拡散バリア層１５０の過剰な部分を除去した後の、図９に示すデバイスの概略側断面図である。拡散バリア層１５０の過剰な部分は、誘電体層１４０の材料に対して選択的に拡散バリア層１５０の材料をエッチングするように構成されるエッチング化学作用を有するウェットエッチングプロセスを使用して除去することができる。ウェットエッチングプロセスの使用は（ＣＭＰと比較して）、相互接続部１８１と誘電体層１４０との間の界面における剥離及び空隙形成の可能性を避ける。
【００３１】
図１０に示す得られたデバイスは、相互接続部１８１と、低抵抗性ライナー層１６０と、誘電体層１９０の側壁表面に埋め込まれた薄い自己形成拡散バリア層１９０と、相互接続構造体の底部上に配設された拡散バリア層１５０と、を備える、金属相互接続構造体を備える。相互接続部１８１は、ビア相互接続構造体、又は金属ワイヤ（図面の平面に直交する方向に延在する）であり得る。薄い自己形成拡散バリア層１９０は、金属材料（例えば、銅）が誘電体層１４０の中に拡散することを阻止し、相互接続構造体が形成される誘電体層１４０の開口部１４０−１内の体積を占有しない拡散バリア層を提供する。加えて、開口部１４０−１の底部に配設された拡散バリア層１５０は、銅相互接続構造体間のエレクトロマイグレーションを阻止するように働くが、当該技術分野において既知のように、比較的狭い開口部を金属ライナー及び充填材料で充填するときに空隙につながり得る開口部１４０−１の幅を狭めることがない。
【００３２】
図１１は、本発明の実施形態による、自己形成拡散バリア層を有する低抵抗性金属相互接続構造体を備える半導体デバイス２００の概略側断面図である。デバイス２００は、半導体基板１１０（例えば、半導体ウェハ）と、基板１１０上に形成されたＦＥＯＬ／ＭＯＬ構造体１２０と、ＦＥＯＬ／ＭＯＬ構造体１２０上に形成されたキャッピング層１３０と、を備える。図１１は、ＭＯＬビア１２２、第１の誘電体層２４０、及び第１の誘電体層２４０内に形成された第１の相互接続構造体２８０を更に示す。第１の相互接続構造体２８０は、拡散バリア層２５０と、金属ライナー２６０と、金属ワイヤ２８２と、第１の誘電体層２４０の側壁内に埋め込まれた自己形成拡散バリア層２９０と、を備える。ＭＯＬビア１２２は、キャッピング層１３０内でエッチングされた開口部を通して金属ワイヤ２８２の端部分に電気的に接続される。
【００３３】
デバイス２００は、第１の誘電体層２４０及び第１の相互接続構造体２８０上に形成されたキャッピング層１３２と、キャッピング層１３２上に形成された第２の誘電体層３４０と、第２の誘電体層３４０内に形成された第２の相互接続構造体３８０と、第２の誘電体層３４０及び第２の相互接続構造体３８０上に形成されたキャッピング層１３４と、を更に備える。第２の相互接続構造３８０は、拡散バリア層３５０と、金属ライナー３６０と、金属ビア３８２と、金属ワイヤ３８４と、第２の誘電体層３４０内の側壁に埋め込まれた自己形成拡散バリア層３９０と、を備える。第２の相互接続構造体３８０の金属ビア３８２は、キャッピング層１３２内でエッチングされた開口部を通して金属ワイヤ２８２の端部分に電気的に接続されている。
【００３４】
図１１は、単一のダマシンプロセスが実行されて、第１の誘電体層２４０内に相互接続構造体２８０を形成し、デュアルダマシンプロセスが実行されて、第２の誘電体層３４０内に第２の相互接続構造体３８０を形成する、本発明の実施形態を示す。図１１に示す相互接続構造体２８０及び３８０は、上で考察されたようなデバイス１００の金属相互接続構造体と同じ又は同様の材料、並びに図１〜図１０を参照して上で考察されたような同じ又は同様のＢＥＯＬ処理フローで形成することができる。
【００３５】
例えば、第１の誘電体層２４０は、キャッピング層１３０にわたって堆積され、次いでパターニングされて、相互接続構造体２８０の像を規定する第１の誘電体層２４０内にトレンチ開口部を形成する。トレンチの底部にあるキャッピング層１３０の一部分を開放して、ＭＯＬビアコンタクト１２２の上面を露出させる。次いで、拡散バリア層２５０は、拡散バリア材料の層を堆積させ、次いで、第１の誘電体層２４０内に形成されたトレンチ開口部の側壁上の拡散バリア材料の垂直部分をエッチング除去することによって形成される。ライナー層２６０（例えば、コバルトライナー）及びシード層（例えば、銅−マンガン合金）は、第１の誘電体層２４０内のトレンチ開口部を満たすように順次堆積され、続いて金属材料（例えば、銅）の層を堆積させて、トレンチ開口部を充填し、金属ワイヤ２８２を形成する。次いで、熱アニールプロセスを実行して、シード層のマンガン原子を第１の誘電体層２４０内のトレンチ開口部の側壁表面の中に拡散させて、第１の誘電体層２４０の側壁表面内に埋め込みバリア拡散層２９０を形成する。
【００３６】
次いで、ＣＭＰプロセスを実行して、第１の誘電体層２４０の上面上の第１の拡散バリア層２５０の部分まで過剰な材料を除去する。次いで、金属ワイヤ２８２及びライナー層２６０の上面を、第１の誘電体層２４０の上面のレベルまで凹ませ、ウェットエッチングプロセスを実行して、第１の誘電体層２４０の上面上の拡散バリア層２５０の過剰な部分を除去する。
【００３７】
第２の金属相互接続構造体２８０は、同様のプロセスフローを使用して形成することができる。例えば、第１の相互接続構造体２８０の形成に続いて、製造プロセスは、誘電材料の層を堆積させて、キャッピング層１３２及び第２の誘電体層３４０を形成することを続ける。次いで、第２の誘電体層３４０はパターニングされて、第２の金属相互接続構造体３８０の金属ビア３８２及び金属ワイヤ３８４の像をそれぞれ規定する、ビア開口部及びトレンチ開口部を備えるデュアルダマシン開口部を形成する。ビア開口部の底部で露出したキャッピング層１３２の一部分がエッチング除去されて、第１の相互接続構造体２８０の金属ワイヤ２８２の上面の一部分を露出させる。次いで、拡散バリア層３５０は、拡散バリア材料の層を堆積させ、次いで、第２の誘電体層３４０内に形成されたビア及びトレンチ開口部の側壁上の拡散バリア材料の垂直部分をエッチング除去することによって形成される。ライナー層３６０（例えば、コバルトライナー）及びシード層（例えば、銅−マンガン合金）は、第２の誘電体層３４０内のビア及びトレンチ開口部を満たすように順次堆積され、続いて金属材料（例えば、銅）の層を堆積させて、ビア及びトレンチ開口部を充填し、金属ビア３８２及び金属ワイヤ３８４を形成する。次いで、熱アニールプロセスを実行して、シード層のマンガン原子を第２の誘電体層３４０内のビア及びトレンチ開口部の側壁表面の中に拡散させて、第２の誘電体層３４０の側壁表面内に埋め込みバリア拡散層３９０を形成する。
【００３８】
次いで、ＣＭＰプロセスを実行して、第２の誘電体層３４０の上面上の第１の拡散バリア層３５０の部分まで過剰な材料を除去する。金属ワイヤ３８４及び金属ライナー層３６０の上面を、第２の誘電体層３４０の上面のレベルまで凹ませ、ウェットエッチングプロセスを実行して、第２の誘電体層３４０の上面上の拡散バリア層３５０の過剰な部分を除去する。次いで、キャッピング層１３４は、得られた構造体にわたって誘電材料の層を堆積させることによって形成される。次いで、同じ又は同様のＢＥＯＬプロセスフローを繰り返して、ＢＥＯＬ構造体の１つ以上の追加の金属化レベルを形成することができる。
【００３９】
本明細書で考察された自己形成拡散バリア層を有する低抵抗性金属相互接続構造体（例えば、銅ＢＥＯＬ相互接続構造体）を製造するための方法は、他の種類の半導体デバイスと、様々なアナログ及びデジタル回路又は混合信号回路を有する集積回路と、を製造するための半導体処理フロー内に組み込むことができることを理解されたい。具体的には、集積回路ダイは、電界効果トランジスタ、バイポーラトランジスタ、金属酸化物半導体トランジスタ、ダイオード、コンデンサ、インダクタなどの様々なデバイスで製造することができる。本発明による集積回路は、アプリケーション、ハードウェア、及び／又は電子システムにおいて採用することができる。本発明を実装するための好適なハードウェア及びシステムとしては、これらに限定されるものではないが、パーソナルコンピュータ、通信ネットワーク、電子商取引システム、ポータブル通信デバイス（例えば、携帯電話）、ソリッドステートメディア記憶デバイス、機能回路などを挙げることができる。このような集積回路を組み込んだシステム及びハードウェアは、本明細書に記載する実施形態の一部と見なされる。本明細書で提供される本発明の教示を考慮すると、当業者は、本発明の技術の他の実装及び用途を企図することができるであろう。
【００４０】
例示的な実施形態は、添付の図面を参照して本明細書に記載されてきたが、本発明はこれらの正確な実施形態に限定されるものではなく、添付の特許請求の範囲から逸脱することなく、当業者によってそこに様々な他の変更及び修正を行うことができることを理解されたい。
【図１】
2021510460.tif 000003
【図２】
2021510460.tif 000004
【図３】
2021510460.tif 000005
【図４】
2021510460.tif 000006
【図５】
2021510460.tif 000007
【図６】
2021510460.tif 000008
【図７】
2021510460.tif 000009
【図８】
2021510460.tif 000010
【図９】
2021510460.tif 000011
【図１０】
2021510460.tif 000012
【図１１】
2021510460.tif 000013
【国際調査報告】
2021510460.tif 000014
2021510460.tif 000015