(57)【要約】本開示は、画素回路、駆動方法、電界発光表示パネル及び表示装置を開示し、該画素回路は、発光デバイスと、発光段階において駆動電流を生成して発光デバイスを駆動して発光させるように構成され、ゲートがコンデンサ回路及びデータ書き込み回路のそれぞれに結合され、第１極がリセット回路に結合され、第２極がリセット回路及び発光デバイスの第１電極のそれぞれに結合される駆動トランジスタと、駆動トランジスタのゲートの電圧を蓄積するように構成されるコンデンサ回路と、データ書き込み段階においてデータ信号を駆動トランジスタのゲートに供給するように構成されるデータ書き込み回路と、リセット段階において駆動トランジスタの第１極及び第２極をリセットするように構成されるリセット回路と、を備える。
2021510207.tif 000002
【特許請求の範囲】
【請求項１】
画素回路であって、
発光デバイスと、
発光段階において駆動電流を生成して前記発光デバイスを駆動して発光させるように構成され、ゲートがコンデンサ回路及びデータ書き込み回路のそれぞれに結合され、第１極がリセット回路に結合され、第２極が前記リセット回路及び前記発光デバイスの第１電極のそれぞれに結合される駆動トランジスタと、
前記駆動トランジスタのゲートの電圧を蓄積するように構成されるコンデンサ回路と、
データ書き込み段階においてデータ信号を前記駆動トランジスタのゲートに供給するように構成されるデータ書き込み回路と、
リセット段階において前記駆動トランジスタの第１極及び第２極をリセットするように構成されるリセット回路と、を備える画素回路。
【請求項２】
前記リセット回路は、さらに前記駆動トランジスタのゲートに結合され、前記リセット段階において前記駆動トランジスタのゲートをリセットするとともに、閾値補償段階において前記駆動トランジスタの閾値電圧を補償するように構成される、請求項１に記載の画素回路。
【請求項３】
前記リセット回路は、第１スイッチングトランジスタ、第２スイッチングトランジスタ及び第３スイッチングトランジスタを備え、
前記第１スイッチングトランジスタのゲートが第１走査信号ラインに結合され、前記第１スイッチングトランジスタの第１極が第１基準信号ラインに結合され、前記第１スイッチングトランジスタの第２極が前記駆動トランジスタの第２極に結合され、
前記第２スイッチングトランジスタのゲートが第２走査信号ラインに結合され、前記第２スイッチングトランジスタの第１極が第２基準信号ラインに結合され、前記第２スイッチングトランジスタの第２極が前記駆動トランジスタの第１極に結合され、
前記第３スイッチングトランジスタのゲートが第３走査信号ラインに結合され、前記第３スイッチングトランジスタの第１極が第３基準信号ラインに結合され、前記第３スイッチングトランジスタの第２極が前記駆動トランジスタのゲートに結合される、請求項２に記載の画素回路。
【請求項４】
前記第１スイッチングトランジスタ及び前記第３スイッチングトランジスタのアクティブ層の材料は、金属酸化物半導体材料を含み、
前記第２スイッチングトランジスタのアクティブ層の材料は、低温ポリシリコン材料を含む、請求項３に記載の画素回路。
【請求項５】
前記第１走査信号ラインの信号と前記第３走査信号ラインの信号は、同じである、請求項３に記載の画素回路。
【請求項６】
前記第１基準信号ラインの信号と前記第３基準信号ラインの信号は、同じである、請求項３に記載の画素回路。
【請求項７】
前記コンデンサ回路は、蓄積コンデンサ及び分圧コンデンサを備え、
前記蓄積コンデンサは、前記駆動トランジスタのゲートと第１極との間に結合され、
前記分圧コンデンサは、前記駆動トランジスタの第１極と第２基準信号ラインとの間に結合される、請求項１に記載の画素回路。
【請求項８】
前記データ書き込み回路は、第４スイッチングトランジスタを備え、
前記第４スイッチングトランジスタのゲートが第４走査信号ラインに結合され、前記第４スイッチングトランジスタの第１極がデータ信号ラインに結合されて前記データ信号を受信するように構成され、前記第４スイッチングトランジスタの第２極が前記駆動トランジスタのゲートに結合される、請求項１に記載の画素回路。
【請求項９】
前記第４スイッチングトランジスタのアクティブ層の材料は、金属酸化物半導体材料を含む、請求項８に記載の画素回路。
【請求項１０】
前記画素回路は、発光制御回路をさらに備え、
前記駆動トランジスタの第２極及び前記リセット回路は、それぞれ前記発光制御回路を介して前記発光デバイスの第１電極に結合され、
前記発光制御回路は、前記駆動トランジスタの第２極と前記発光デバイスの第１電極のオン又はオフを制御するように構成される、請求項１に記載の画素回路。
【請求項１１】
前記発光制御回路は、第５スイッチングトランジスタを備え、
前記第５スイッチングトランジスタのゲートが発光制御信号ラインに結合され、前記第５スイッチングトランジスタの第１極が前記駆動トランジスタの第２極に結合され、前記第５スイッチングトランジスタの第２極が前記発光デバイスの第１電極に結合される、請求項１０に記載の画素回路。
【請求項１２】
前記第５スイッチングトランジスタのアクティブ層の材料は、低温ポリシリコン材料を含む、請求項１１に記載の画素回路。
【請求項１３】
前記発光制御信号ラインの信号と第２走査信号ラインの信号は、同じである、請求項１１に記載の画素回路。
【請求項１４】
前記駆動トランジスタのアクティブ層の材料は、低温ポリシリコン材料を含む、請求項１から１３のいずれか１項に記載の画素回路。
【請求項１５】
画素回路であって、
発光デバイスと、
ゲートが第１走査信号ラインに結合され、第１極が第１基準信号ラインに結合され、第２極が前記駆動トランジスタの第２極に結合される第１スイッチングトランジスタと、
ゲートが第２走査信号ラインに結合され、第１極が第２基準信号ラインに結合され、第２極が前記駆動トランジスタの第１極に結合される第２スイッチングトランジスタと、
ゲートが第３走査信号ラインに結合され、第１極が第３基準信号ラインに結合され、第２極が前記駆動トランジスタのゲートに結合される第３スイッチングトランジスタと、
ゲートが第４走査信号ラインに結合され、第１極がデータ信号ラインに結合され、第２極が前記駆動トランジスタのゲートに結合される第４スイッチングトランジスタと、
ゲートが発光制御信号ラインに結合され、第１極が前記駆動トランジスタの第２極及び前記第１スイッチングトランジスタの第２極のそれぞれに結合され、前記第５スイッチングトランジスタの第２極が前記発光デバイスの第１電極に結合される第５スイッチングトランジスタと、
前記駆動トランジスタのゲートと第１極との間に結合される蓄積コンデンサと、
前記駆動トランジスタの第１極と第２基準信号ラインとの間に結合される分圧コンデンサと、を備える画素回路。
【請求項１６】
前記第１スイッチングトランジスタ、前記第３スイッチングトランジスタ及び前記第４スイッチングトランジスタのアクティブ層の材料は、金属酸化物半導体材料を含み、
前記第２スイッチングトランジスタ、前記第５スイッチングトランジスタ及び前記駆動トランジスタのアクティブ層の材料は、低温ポリシリコン材料を含む、請求項１５に記載の画素回路。
【請求項１７】
前記第１走査信号ラインの信号と前記第３走査信号ラインの信号は、同じである、請求項１５に記載の画素回路。
【請求項１８】
前記第１基準信号ラインの信号と前記第３基準信号ラインの信号は、同じである、請求項１５に記載の画素回路。
【請求項１９】
前記発光制御信号ラインの信号と前記第２走査信号ラインの信号は、同じである、請求項１５に記載の画素回路。
【請求項２０】
電界発光表示パネルであって、
画素回路、データ信号ライン、第１走査信号ライン、第２走査信号ライン、第３走査信号ライン、第４走査信号ライン、発光制御信号ライン、第１基準電圧ライン、第２基準電圧ライン、第３基準電圧ラインを備え、
前記画素回路は、第１スイッチングトランジスタ、第２スイッチングトランジスタ、第３スイッチングトランジスタ、第４スイッチングトランジスタ、第５スイッチングトランジスタ、駆動トランジスタ、蓄積コンデンサ、分圧コンデンサ及び発光デバイスを備え、
前記第１スイッチングトランジスタのゲートが、それに現在の対応信号を印加する第１走査信号ラインに結合され、前記第１スイッチングトランジスタの第１極が前記第１基準信号ラインに結合され、前記第１スイッチングトランジスタの第２極が前記駆動トランジスタの第２極に結合され、
前記第２スイッチングトランジスタのゲートが、それに現在の対応信号を印加する第２走査信号ラインに結合され、前記第２スイッチングトランジスタの第１極が前記第２基準信号ラインに結合され、前記第２スイッチングトランジスタの第２極が前記駆動トランジスタの第１極に結合され、
前記第３スイッチングトランジスタのゲートが、それに現在の対応信号を印加する第３走査信号ラインに結合され、前記第３スイッチングトランジスタの第１極が前記第３基準信号ラインに結合され、前記第３スイッチングトランジスタの第２極が前記駆動トランジスタのゲートに結合され、
前記第４スイッチングトランジスタのゲートが、それに現在の対応信号を印加する第４走査信号ラインに結合され、前記第４スイッチングトランジスタの第１極が、それに現在の対応信号を印加するデータ信号ラインに結合され、前記第４スイッチングトランジスタの第２極が前記駆動トランジスタのゲートに結合され、
前記第５スイッチングトランジスタのゲートが、それに現在の対応信号を印加する発光制御信号ラインに結合され、前記第５スイッチングトランジスタの第１極が前記駆動トランジスタの第２極及び前記第１スイッチングトランジスタの第２極のそれぞれに結合され、前記第５スイッチングトランジスタの第２極が前記発光デバイスの第１電極に結合され、
前記蓄積コンデンサは、前記駆動トランジスタのゲートと第１極との間に結合され、
前記分圧コンデンサは、前記駆動トランジスタの第１極と前記第２基準信号ラインとの間に結合される、電界発光表示パネル。
【請求項２１】
同一前記画素回路に結合される第１走査信号ラインと第３走査信号ラインの信号は、同じである、請求項２０に記載の電界発光表示パネル。
【請求項２２】
前記第１基準信号ラインの信号と前記第３基準信号ラインの信号は、同じである、請求項２０に記載の電界発光表示パネル。
【請求項２３】
同一前記画素回路に結合される発光制御信号ラインと第２走査信号ラインの信号は、同じである、請求項２０に記載の電界発光表示パネル。
【請求項２４】
表示装置であって、
請求項２０から２３のいずれか１項に記載の電界発光表示パネルを備える、表示装置。
【請求項２５】
請求項１から１４のいずれか１項に記載の画素回路の駆動方法であって、
前記リセット回路は、前記駆動トランジスタの第１極及び第２極をリセットするリセット段階と、
前記データ書き込み回路は、前記データ信号を前記駆動トランジスタのゲートに供給するデータ書き込み段階と、
前記コンデンサ回路は、前記駆動トランジスタのゲートの電圧を蓄積して、前記駆動トランジスタは駆動電流を生成して前記発光デバイスを駆動して発光させる発光段階と、を含む駆動方法。
【請求項２６】
リセット段階において、前記リセット回路は、前記駆動トランジスタのゲートをリセットするステップをさらに含み、
前記リセット段階後且つ前記データ書き込み段階前に、前記リセット回路は、前記駆動トランジスタの閾値電圧を補償する閾値補償段階をさらに含む、請求項２５に記載の方法。
【請求項２７】
前記リセット段階において、前記リセット回路における第１スイッチングトランジスタがオンして前記第１基準信号ラインの信号を前記駆動トランジスタの第２極に供給し、第２スイッチングトランジスタがオンして前記第２基準信号ラインの信号を前記駆動トランジスタの第１極に供給し、第３スイッチングトランジスタがオンして前記第３基準信号ラインの信号を前記駆動トランジスタのゲートに供給するようにそれぞれ制御を行い、
前記閾値補償段階において、前記リセット回路における第２スイッチングトランジスタがオフして、第１スイッチングトランジスタがオンして前記第１基準信号ラインの信号を前記駆動トランジスタの第２極に供給し、第３スイッチングトランジスタがオンして前記第３基準信号ラインの信号を前記駆動トランジスタのゲートに供給し、前記駆動トランジスタがオンして閾値補償を行うようにそれぞれ制御を行う、請求項２６に記載の方法。
【請求項２８】
前記リセット段階及び前記発光段階において、前記発光制御回路は、前記駆動トランジスタの第２極と前記発光デバイスの第１電極をオンさせるステップをさらに含む、請求項２５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、２０１８年１月１１日に中国特許庁に提出した出願番号が２０１８１００２６８１３．６、開示の名称が「画素回路、駆動方法、電界発光表示パネル及び表示装置」の中国特許出願の優先権を出張し、その全内容が引用により本願に組み込まれる。
【０００２】
本開示は、表示技術分野に関し、特に画素回路、駆動方法、電界発光表示パネル及び表示装置に関する。
【背景技術】
【０００３】
有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、ＯＬＥＤ）は、現在のフラットパネルディスプレイの研究分野における焦点の１つであり、液晶ディスプレイ（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ、ＬＣＤ）に比べて、ＯＬＥＤディスプレイは、低エネルギー消費量、低生産コスト、自己発光、広視野角及び高速応答などの利点を有する。現在、携帯電話、タブレット、デジタルカメラなどの表示分野では、ＯＬＥＤディスプレイは、従来のＬＣＤディスプレイの代わりとして使用されてきた。安定した電圧で輝度を制御するＬＣＤと異なり、ＯＬＥＤは、電流駆動型のものであり、その発光を制御するために安定した電流が必要である。一般には、画素回路を設置することによりＯＬＥＤを駆動して発光させる。現在、画素回路がＯＬＥＤを駆動して発光させるとき、駆動トランジスタの第１極及び第２極の電圧が前のフレームを表示するときの電圧による影響を受けるため、輝度ムラの問題が存在する。
【発明の概要】
【０００４】
本開示の実施例による画素回路は、
発光デバイスと、
発光段階において駆動電流を生成して前記発光デバイスを駆動して発光させるように構成され、ゲートがコンデンサ回路及びデータ書き込み回路のそれぞれに結合され、第１極がリセット回路に結合され、第２極が前記リセット回路及び前記発光デバイスの第１電極のそれぞれに結合される駆動トランジスタと、
前記駆動トランジスタのゲートの電圧を蓄積するように構成されるコンデンサ回路と、
データ書き込み段階においてデータ信号を前記駆動トランジスタのゲートに供給するように構成されるデータ書き込み回路と、
リセット段階において前記駆動トランジスタの第１極及び第２極をリセットするように構成されるリセット回路と、を備える。
【０００５】
本開示の実施例では、前記リセット回路は、さらに前記駆動トランジスタのゲートに結合され、前記リセット段階において前記駆動トランジスタのゲートをリセットするとともに、閾値補償段階において前記駆動トランジスタの閾値電圧を補償するように構成されるようにしてもよい。
【０００６】
本開示の実施例では、前記リセット回路は、第１スイッチングトランジスタ、第２スイッチングトランジスタ及び第３スイッチングトランジスタを備え、
前記第１スイッチングトランジスタのゲートが第１走査信号ラインに結合され、前記第１スイッチングトランジスタの第１極が第１基準信号ラインに結合され、前記第１スイッチングトランジスタの第２極が前記駆動トランジスタの第２極に結合され、
前記第２スイッチングトランジスタのゲートが第２走査信号ラインに結合され、前記第２スイッチングトランジスタの第１極が第２基準信号ラインに結合され、前記第２スイッチングトランジスタの第２極が前記駆動トランジスタの第１極に結合され、
前記第３スイッチングトランジスタのゲートが第３走査信号ラインに結合され、前記第３スイッチングトランジスタの第１極が第３基準信号ラインに結合され、前記第３スイッチングトランジスタの第２極が前記駆動トランジスタのゲートに結合されるようにしてもよい。
【０００７】
本開示の実施例では、前記第１スイッチングトランジスタ及び前記第３スイッチングトランジスタのアクティブ層の材料は、金属酸化物半導体材料を含み、
前記第２スイッチングトランジスタのアクティブ層の材料は、低温ポリシリコン材料を含むようにしてもよい。
【０００８】
本開示の実施例では、前記第１走査信号ラインの信号と前記第３走査信号ラインの信号は、同じであるようにしてもよい。
【０００９】
本開示の実施例では、前記第１基準信号ラインの信号と前記第３基準信号ラインの信号は、同じであるようにしてもよい。
【００１０】
本開示の実施例では、前記コンデンサ回路は、蓄積コンデンサ及び分圧コンデンサを備え、
前記蓄積コンデンサは、前記駆動トランジスタのゲートと第１極との間に結合され、
前記分圧コンデンサは、前記駆動トランジスタの第１極と第２基準信号ラインとの間に結合されるようにしてもよい。
【００１１】
本開示の実施例では、前記データ書き込み回路は、第４スイッチングトランジスタを備え、
前記第４スイッチングトランジスタのゲートが第４走査信号ラインに結合され、前記第４スイッチングトランジスタの第１極がデータ信号ラインに結合されて前記データ信号を受信するために用いられ、前記第４スイッチングトランジスタの第２極が前記駆動トランジスタのゲートに結合されるようにしてもよい。
【００１２】
本開示の実施例では、前記第４スイッチングトランジスタのアクティブ層の材料は、金属酸化物半導体材料を含むようにしてもよい。
【００１３】
本開示の実施例では、前記画素回路は、さらに発光制御回路を備え、前記駆動トランジスタの第２極及び前記リセット回路は、それぞれ前記発光制御回路を介して前記発光デバイスの第１電極に結合され、前記発光制御回路は、前記駆動トランジスタの第２極と前記発光デバイスの第１電極のオン又はオフを制御するようにしてもよい。
【００１４】
本開示の実施例では、前記発光制御回路は、第５スイッチングトランジスタを備え、
前記第５スイッチングトランジスタのゲートが発光制御信号ラインに結合され、前記第５スイッチングトランジスタの第１極が前記駆動トランジスタの第２極に結合され、前記第５スイッチングトランジスタの第２極が前記発光デバイスの第１電極に結合されるようにしてもよい。
【００１５】
本開示の実施例では、前記第５スイッチングトランジスタのアクティブ層の材料は、低温ポリシリコン材料を含むようにしてもよい。
【００１６】
本開示の実施例では、前記発光制御信号ラインの信号と第２走査信号ラインの信号は、同じであるようにしてもよい。
【００１７】
本開示の実施例では、前記駆動トランジスタのアクティブ層の材料は、低温ポリシリコン材料を含むようにしてもよい。
【００１８】
それに対応して、本開示の実施例は、画素回路をさらに提供し、該画素回路は、
発光デバイスと、
ゲートが第１走査信号ラインに結合され、第１極が第１基準信号ラインに結合され、第２極が前記駆動トランジスタの第２極に結合される第１スイッチングトランジスタと、
ゲートが第２走査信号ラインに結合され、第１極が第２基準信号ラインに結合され、第２極が前記駆動トランジスタの第１極に結合される第２スイッチングトランジスタと、
ゲートが第３走査信号ラインに結合され、第１極が第３基準信号ラインに結合され、第２極が前記駆動トランジスタのゲートに結合される第３スイッチングトランジスタと、
ゲートが第４走査信号ラインに結合され、第１極がデータ信号ラインに結合され、第２極が前記駆動トランジスタのゲートに結合される第４スイッチングトランジスタと、
ゲートが発光制御信号ラインに結合され、第１極がそれぞれ前記駆動トランジスタの第２極及び前記第１スイッチングトランジスタの第２極に結合され、第２極が前記発光デバイスの第１電極に結合される第５スイッチングトランジスタと、
前記駆動トランジスタのゲートと第１極との間に結合される蓄積コンデンサと、
前記駆動トランジスタの第１極と第２基準信号ラインとの間に結合される分圧コンデンサと、を備える画素回路。
【００１９】
本開示の実施例では、前記第１スイッチングトランジスタ、前記第３スイッチングトランジスタ及び前記第４スイッチングトランジスタのアクティブ層の材料は、金属酸化物半導体材料を含み、
前記第２スイッチングトランジスタ、前記第５スイッチングトランジスタ及び前記駆動トランジスタのアクティブ層の材料は、低温ポリシリコン材料を含むようにしてもよい。
【００２０】
本開示の実施例では、前記第１走査信号ラインの信号と前記第３走査信号ラインの信号は、同じであるようにしてもよい。
【００２１】
本開示の実施例では、前記第１基準信号ラインの信号と前記第３基準信号ラインの信号は、同じであるようにしてもよい。
【００２２】
本開示の実施例では、前記発光制御信号ラインの信号と前記第２走査信号ラインの信号は、同じであるようにしてもよい。
【００２３】
それに対応して、本開示の実施例による電界発光表示パネルは、画素回路、データ信号ライン、第１走査信号ライン、第２走査信号ライン、第３走査信号ライン、第４走査信号ライン、発光制御信号ライン、第１基準電圧ライン、第２基準電圧ライン、第３基準電圧ラインを備え、
前記画素回路は、第１スイッチングトランジスタ、第２スイッチングトランジスタ、第３スイッチングトランジスタ、第４スイッチングトランジスタ、第５スイッチングトランジスタ、駆動トランジスタ、蓄積コンデンサ、分圧コンデンサ及び発光デバイスを備え、
前記第１スイッチングトランジスタのゲートが、それに現在の対応信号を印加する第１走査信号ラインに結合され、前記第１スイッチングトランジスタの第１極が前記第１基準信号ラインに結合され、前記第１スイッチングトランジスタの第２極が前記駆動トランジスタの第２極に結合され、
前記第２スイッチングトランジスタのゲートが、それに現在の対応信号を印加する第２走査信号ラインに結合され、前記第２スイッチングトランジスタの第１極が前記第２基準信号ラインに結合され、前記第２スイッチングトランジスタの第２極が前記駆動トランジスタの第１極に結合され、
前記第３スイッチングトランジスタのゲートが、それに現在の対応信号を印加する第３走査信号ラインに結合され、前記第３スイッチングトランジスタの第１極が前記第３基準信号ラインに結合され、前記第３スイッチングトランジスタの第２極が前記駆動トランジスタのゲートに結合され、
前記第４スイッチングトランジスタのゲートが、それに現在の対応信号を印加する第４走査信号ラインに結合され、前記第４スイッチングトランジスタの第１極が、それに現在の対応信号を印加するデータ信号ラインに結合され、前記第４スイッチングトランジスタの第２極が前記駆動トランジスタのゲートに結合され、
前記第５スイッチングトランジスタのゲートが、それに現在の対応信号を印加する発光制御信号ラインに結合され、前記第５スイッチングトランジスタの第１極が前記駆動トランジスタの第２極及び前記第１スイッチングトランジスタの第２極のそれぞれに結合され、前記第５スイッチングトランジスタの第２極が前記発光デバイスの第１電極に結合され、
前記蓄積コンデンサは、前記駆動トランジスタのゲートと第１極との間に結合され、
前記分圧コンデンサは、前記駆動トランジスタの第１極と前記第２基準信号ラインとの間に結合されるようにしてもよい。
【００２４】
本開示の実施例では、同一前記画素回路に結合される第１走査信号ラインと第３走査信号ラインの信号は、同じであるようにしてもよい。
【００２５】
本開示の実施例では、前記第１基準信号ラインの信号と前記第３基準信号ラインの信号は、同じであるようにしてもよい。
【００２６】
本開示の実施例では、同一前記画素回路に結合される発光制御信号ラインと第２走査信号ラインの信号は、同じであるようにしてもよい。
【００２７】
それに対応して、本開示の実施例による表示装置は、請求項２０から２３のいずれか１項に記載の電界発光表示パネルを備える。
【００２８】
それに対応して、本開示の実施例による上記画素回路の駆動方法は、
前記リセット回路は、前記駆動トランジスタの第１極及び第２極をリセットするリセット段階と、
前記データ書き込み回路は、前記データ信号を前記駆動トランジスタのゲートに供給するデータ書き込み段階と、
前記コンデンサ回路は、前記駆動トランジスタのゲートの電圧を蓄積して、前記駆動トランジスタは駆動電流を生成して前記発光デバイスを駆動して発光させる発光段階と、を含む。
【００２９】
本開示の実施例では、前記方法は、前記リセット段階において、前記リセット回路は、前記駆動トランジスタのゲートをリセットするステップをさらに含み、
前記リセット段階後且つ前記データ書き込み段階前に、前記方法は、前記リセット回路は、前記駆動トランジスタの閾値電圧を補償する閾値補償段階をさらに含むようにしてもよい。
【００３０】
本開示の実施例では、前記リセット段階において、前記リセット回路における第１スイッチングトランジスタがオンして前記第１基準信号ラインの信号を前記駆動トランジスタの第２極に供給し、第２スイッチングトランジスタがオンして前記第２基準信号ラインの信号を前記駆動トランジスタの第１極に供給し、第３スイッチングトランジスタがオンして前記第３基準信号ラインの信号を前記駆動トランジスタのゲートに供給するようにそれぞれ制御を行い、
前記閾値補償段階において、前記リセット回路における第２スイッチングトランジスタがオフして、第１スイッチングトランジスタがオンして前記第１基準信号ラインの信号を前記駆動トランジスタの第２極に供給し、第３スイッチングトランジスタがオンして前記第３基準信号ラインの信号を前記駆動トランジスタのゲートに供給し、前記駆動トランジスタがオンして閾値補償を行うようにそれぞれ制御を行うようにしてもよい。
【００３１】
本開示の実施例では、前記方法は、前記リセット段階及び前記発光段階において、前記発光制御回路は、前記駆動トランジスタの第２極と前記発光デバイスの第１電極をオンさせるステップをさらに含むようにしてもよい。
【図面の簡単な説明】
【００３２】
【図１】本開示の実施例による画素回路の一例の構造模式図１である。
【図２】本開示の実施例による画素回路の別の構造模式図２である。
【図３ａ】本開示の実施例による画素回路の一例の具体的な構造模式図１である。
【図３ｂ】本開示の実施例による画素回路の別の具体的な構造模式図２である。
【図４ａ】本開示の実施例による画素回路のまた別の具体的な構造模式図３である。
【図４ｂ】本開示の実施例による画素回路のさらに別の具体的な構造模式図４である。
【図５ａ】本開示の実施例における一例の回路タイミング図１である。
【図５ｂ】本開示の実施例における別の回路タイミング図２である。
【図５ｃ】本開示の実施例におけるまた別の回路タイミング３図である。
【図５ｄ】本開示の実施例におけるさらなる回路タイミング図４である。
【図６】本開示の実施例による駆動方法のフローチャートである。
【図７】本開示の実施例による電界発光表示パネルの一例の構造模式図１である。
【図８】本開示の実施例による電界発光表示パネルの別の構造模式図２である。
【発明を実施するための形態】
【００３３】
本開示の目的、技術案及び利点をより明瞭にするために、以下、図面を参照しながら、本開示の実施例による画素回路、駆動方法、電界発光表示パネル及び表示装置の特定の実施形態を詳細に説明する。以下に説明する好適な実施例は、本開示を説明して解釈するために過ぎず、本開示を限定するものではないことを理解すべきである。また、矛盾しない限り、本願の実施例及び実施例における特徴を互いに組み合わせることができる。
【００３４】
本開示の実施例による画素回路は、図１に示すように、
発光デバイスＬと、
発光段階において駆動電流を生成して発光デバイスＬを駆動して発光させるように構成され、ゲートＧがコンデンサ回路３及びデータ書き込み回路２に結合され、第１極Ｓがリセット回路１に結合され、第２極Ｄがリセット回路１及び発光デバイスＬの第１電極のそれぞれに結合される駆動トランジスタＭ０と、
駆動トランジスタＭ０のゲートＧの電圧を蓄積するように構成されるコンデンサ回路３と、
データ書き込み段階においてデータ信号（Ｄａｔａ）を駆動トランジスタＭ０のゲートＧに供給するように構成されるデータ書き込み回路２と、
リセット段階において駆動トランジスタＭ０の第１極Ｓ及び第２極Ｄをリセットするように構成されるリセット回路１と、を備える。
【００３５】
本開示の実施例による画素回路は、リセット回路によってリセット段階において駆動トランジスタの第１極及び第２極をリセットし、次に、データ書き込み回路によってデータ信号を駆動トランジスタのゲートに書き込むとともに、駆動トランジスタによって駆動電流を生成して発光デバイスを駆動して発光させることができる。それによって、毎回データ信号を書き込む前に駆動トランジスタの第１極の電圧を固定電圧に設定するとともに、駆動トランジスタの第２極の電圧を固定電圧に設定することで、前のフレームの残留電圧による自フレームの発光への影響を回避し、さらに表示パネルの発光均一性を向上させることができる。
【００３６】
一般には、駆動トランジスタは、発光デバイスを駆動してあるグレースケールで一定時間発光させた後、バイアスストレスのため駆動トランジスタの特性、たとえば閾値電圧や移動度などにオフセットを生じさせる。しかしながら、駆動トランジスタが異なるグレースケールで発光デバイスを駆動して発光させるときのバイアスストレスが異なるため、異なるグレースケールでの駆動トランジスタの特性のオフセットも異なり、その結果、高低グレースケールを切り替えて表示するとき、ヒステリシス効果により短期残像の問題が発生する。具体的に実施するとき、本開示の実施例による上記画素回路では、図２に示すように、リセット回路１は、さらに駆動トランジスタＭ０のゲートＧに結合され、リセット段階において駆動トランジスタＭ０のゲートＧをリセットするとともに、閾値補償段階において駆動トランジスタＭ０の閾値電圧を補償するように構成される。それによって、各フレームのデータ信号を書き込む前に、駆動トランジスタＭ０のゲートＧの電圧をリセットし、即ち、そのゲートＧの電圧を固定電圧にし、そして駆動トランジスタＭ０の第１極Ｓの電圧を固定電圧にするとともに、駆動トランジスタＭ０の第２極Ｄの電圧を固定電圧にすることで、データ信号Ｄａｔａを書き込むごとに、駆動トランジスタＭ０のゲートＧが同一電圧でジャンプするとともに、その第１極Ｓの電圧が同一電圧でジャンプし、それによりヒステリシス効果による短期残像の問題を改善することができる。
【００３７】
以下、特定の実施例にて本開示を詳細に説明する。なお、本実施例は、本開示をさらに解釈するために過ぎず、本開示を制限するものではない。
【００３８】
一般には、低温ポリシリコン（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｐｏｌｙ−Ｓｉｌｉｃｏｎ、ＬＴＰＳ）材料をアクティブ層として用いたトランジスタは、移動度が高く、且つより薄型化及び小型化、低消費電力化などを実現でき、具体的に実施するとき、駆動トランジスタのアクティブ層の材料は、低温ポリシリコン材料を含み得る。
【００３９】
具体的に実施するとき、本開示の実施例による上記画素回路では、図１〜図４ｂに示すように、駆動トランジスタＭ０は、Ｐ型トランジスタであってもよく、駆動トランジスタＭ０の第１極Ｓをそのソース、駆動トランジスタＭ０の第２極Ｄをそのドレインとするようにしてもよい。そして、駆動トランジスタＭ０が飽和状態にある場合、電流が駆動トランジスタＭ０のソースからそのドレインへ流れる。
【００４０】
具体的に実施するとき、本開示の実施例による上記画素回路では、図１〜図４ｂに示すように、発光デバイスＬの第２電極は、低電圧電源端子（ＥＬＶＳＳ）に結合される。該低電圧電源端子ＥＬＶＳＳの電圧は、一般に接地し又は負の値であり、その具体的な電圧値が実際な使用環境に応じて設計決定する必要があり、ここで限定しない。
【００４１】
具体的に実施するとき、本開示の実施例による上記画素回路では、発光デバイスは、電界発光ダイオードであってもよく、電界発光ダイオードの陽極が発光デバイスの第１電極、電界発光ダイオードの陰極が発光デバイスの第２電極となり、そして、発光デバイスは、駆動トランジスタが飽和状態にあるときに生じる電流の作用により発光を実現する。また、一般に発光デバイスは、発光閾値電圧ＶLを有し、発光デバイスの両極の電圧差が発光閾値電圧ＶL以上になると発光する。電界発光ダイオードは、有機発光ダイオード又は量子ドット発光ダイオードを含み得るが、ここで限定しない。
【００４２】
具体的に実施するとき、本開示の実施例による画素回路では、図３ａ〜図４ｂに示すように、データ書き込み回路２は、第４スイッチングトランジスタＭ４を含み、第４スイッチングトランジスタＭ４のゲートが第４走査信号ライン（Ｓｃａｎ４）に結合され、第４スイッチングトランジスタＭ４の第１極がデータ信号ライン（ＤＡＴＡ）に結合されてデータ信号を受信するために用いられ、第４スイッチングトランジスタＭ４の第２極が駆動トランジスタＭ０のゲートＧに結合されるものとしても構わない。
【００４３】
具体的に実施するとき、本開示の実施例による画素回路では、第４スイッチングトランジスタは、データ書き込み段階において第４走査信号ラインの信号の制御下でオン状態にあり、データ信号ラインのデータ信号を駆動トランジスタのゲートに書き込むことができる。
【００４４】
一般には、金属酸化物半導体材料をアクティブ層として用いたトランジスタのリーク電流が小さいことから、リーク電流を低下させるために、具体的に実施するとき、本開示の実施例による画素回路では、第４スイッチングトランジスタのアクティブ層の材料は、金属酸化物半導体材料を含んでもよく、たとえばＩＧＺＯ（Ｉｎｄｉｕｍ  Ｇａｌｌｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ、酸化インジウムガリウム亜鉛）であってもよく、勿論、ほかの金属酸化物半導体材料であってもよく、ここで限定しない。それによって、第４スイッチングトランジスタＭ４のオフ時のリーク電流を減少させ、発光デバイスＬが発光するときに第４スイッチングトランジスタＭ４のリーク電流による駆動トランジスタＭ０への干渉を低減させることに有利であり、さらに駆動トランジスタＭ０が発光デバイスを駆動して発光させる駆動電流への影響を解消できる。
【００４５】
以上は、本開示の実施例による画素回路のデータ書き込み回路の具体的な構造を例示的に説明したものに過ぎず、具体的に実施するとき、データ書き込み回路の具体的な構造は、本開示の実施例による上記構造に制限されず、当業者が公知するほかの構造であってもよく、ここで限定しない。
【００４６】
具体的に実施するとき、本開示の実施例による画素回路では、図３ａ〜図４ｂに示すように、リセット回路１は、第１スイッチングトランジスタＭ１、第２スイッチングトランジスタＭ２及び第３スイッチングトランジスタＭ３を備え、
第１スイッチングトランジスタＭ１のゲートが第１走査信号ライン（Ｓｃａｎ１）に結合され、第１スイッチングトランジスタＭ１の第１極が第１基準信号ライン（Ｖｒｅｆ１）に結合され、第１スイッチングトランジスタＭ１の第２極が駆動トランジスタＭ０の第２極Ｄに結合され、
第２スイッチングトランジスタＭ２のゲートが第２走査信号ライン（Ｓｃａｎ２）に結合され、第２スイッチングトランジスタＭ２の第１極が第２基準信号ライン（Ｖｒｅｆ２）に結合され、第２スイッチングトランジスタＭ２の第２極が駆動トランジスタＭ０の第１極Ｓに結合され、
第３スイッチングトランジスタＭ３のゲートが第３走査信号ライン（Ｓｃａｎ３）に結合され、第３スイッチングトランジスタＭ３の第１極が第３基準信号ライン（Ｖｒｅｆ３）に結合され、第３スイッチングトランジスタＭ３の第２極が駆動トランジスタＭ０のゲートＧに結合されるものとしても構わない。
【００４７】
具体的に実施するとき、本開示の実施例による画素回路では、第１スイッチングトランジスタは、リセット段階において第１走査信号ラインの信号の制御下でオン状態にあり、第１基準信号ラインの信号を駆動トランジスタの第２極に供給することで、リセット段階において駆動トランジスタの第２極をリセットすることができる。第２スイッチングトランジスタは、リセット段階において第２走査信号ラインの信号の制御下でオン状態にあり、第２基準信号ラインの信号を駆動トランジスタの第１極に供給することで、リセット段階において駆動トランジスタの第１極をリセットすることができる。第３スイッチングトランジスタは、リセット段階において第３走査信号ラインの信号の制御下でオン状態にあり、第３基準信号ラインの信号を駆動トランジスタのゲートに供給することで、リセット段階において駆動トランジスタのゲートをリセットすることができる。第３スイッチングトランジスタは、閾値補償段階において第３走査信号ラインの信号の制御下でオン状態にあり、第３基準信号ラインの信号を駆動トランジスタのゲートに供給することができ、第１スイッチングトランジスタは、閾値補償段階において第１走査信号ラインの信号の制御下でオン状態にあり、第１基準信号ラインの信号を駆動トランジスタの第２極に供給することができ、駆動トランジスタは、閾値補償段階においてオンして閾値補償を実現する。
【００４８】
具体的に実施するとき、本開示の実施例による画素回路では、第１スイッチングトランジスタのアクティブ層の材料は、金属酸化物半導体材料を含み得る。それによって、第１スイッチングトランジスタのオフ時のリーク電流を減少させ、発光デバイスが発光するときに第１スイッチングトランジスタのリーク電流による駆動トランジスタへの干渉を低減させることに有利であり、さらに駆動トランジスタが発光デバイスを駆動して発光させる駆動電流への影響を解消できる。
【００４９】
具体的に実施するとき、本開示の実施例による画素回路では、第３スイッチングトランジスタのアクティブ層の材料は、金属酸化物半導体材料を含み得る。それによって、第３スイッチングトランジスタのオフ時のリーク電流を減少させることができ、発光デバイスが発光するときに第３スイッチングトランジスタのリーク電流による駆動トランジスタへの干渉を低減させることに有利であり、さらに駆動トランジスタが発光デバイスを駆動して発光させる駆動電流への影響を解消できる。
【００５０】
具体的に実施するとき、本開示の実施例による画素回路では、第２スイッチングトランジスタのアクティブ層の材料は、低温ポリシリコン材料を含み得、それによって、第２スイッチングトランジスタの移動度を高め、且つより薄型化・小型化、低消費電力化などを実現できる。
【００５１】
信号ラインの設定を減少させて、信号ラインの数を減少させ、配線スペースを節約するために、具体的に実施するとき、本開示の実施例による画素回路では、第１基準信号ラインの信号と第３基準信号ラインの信号を同じに設定することができる。第１基準信号ラインと第３基準信号ラインを同一信号ラインにするようにしてもよい。具体的には、図３ｂ及び図４ｂに示すように、第１スイッチングトランジスタＭ１の第１極及び第３スイッチングトランジスタＭ３の第１極は、すべて第１基準信号ラインＶｒｅｆ１に結合されてもよい。勿論、第１スイッチングトランジスタの第１極及び第３スイッチングトランジスタの第１極は、すべて第３基準信号ラインに結合されてもよく、ここで限定しない。
【００５２】
信号ラインの設定を減少させて、信号ラインの数を減少させ、配線スペースを節約するために、具体的に実施するとき、本開示の実施例による画素回路では、第１走査信号ラインの信号と第３走査信号ラインの信号を同じに設定することができる。第１走査信号ラインと第３走査信号ラインを同一信号ラインにするようにしてもよい。具体的には、図３ｂ及び図４ｂに示すように、第１スイッチングトランジスタＭ１のゲート及び第３スイッチングトランジスタＭ３のゲートは、すべて第１走査信号ラインＳｃａｎ１に結合されてもよく、この場合、第１スイッチングトランジスタＭ１及び第３スイッチングトランジスタＭ３は、同一タイプのトランジスタであり、即ち、両方ともにＮ型トランジスタであってもよく、ここで限定しない。勿論、第１スイッチングトランジスタのゲート及び第３スイッチングトランジスタのゲートは、すべて第３走査信号ラインに結合されてもよく、ここで限定しない。
【００５３】
さらに信号ラインの設定を減少させて、信号ラインの数を減少させ、配線スペースを節約するために、具体的に実施するとき、本開示の実施例による画素回路では、第１走査信号ラインの信号と第３走査信号ラインの信号を同じに設定するとともに、第１基準信号ラインの信号と第３基準信号ラインの信号を同じに設定することができる。具体的には、図３ｂ及び図４ｂに示すように、第１スイッチングトランジスタＭ１の第１極及び第３スイッチングトランジスタＭ３の第１極は、すべて第１基準信号ラインＶｒｅｆ１に結合されるとともに、第１スイッチングトランジスタＭ１のゲート及び第３スイッチングトランジスタＭ３のゲートは、すべて第１走査信号ラインＳｃａｎ１に結合されるようにしてもよい。
【００５４】
具体的に実施するとき、本開示の実施例による上記画素回路では、第２基準信号ラインの信号の電圧Ｖref2は、一般に正の値であり、たとえば第２基準信号ラインの信号は、高電圧電源端子ＥＬＶＤＤの信号である。第１基準信号ラインの信号の電圧Ｖref1は、好ましくは負の値であり、第３基準信号ラインの信号の電圧Ｖref3は、一般に負の値であり、ここで、第１基準信号ラインの電圧Ｖref1と低電圧電源端子の電圧Ｖssは、一般に、式Ｖref1−Ｖss＜ＶLを満たす。ただし、上記信号ラインの信号の具体的な電圧値が実際な使用環境に応じて設計決定する必要があり、ここで限定しない。
【００５５】
以上は、本開示の実施例による画素回路のリセット回路の具体的な構造を例示的に説明したものに過ぎず、具体的に実施するとき、リセット回路の具体的な構造は、本開示の実施例による上記構造に制限されず、当業者が公知するほかの構造であってもよく、ここで限定しない。
【００５６】
具体的に実施するとき、本開示の実施例による画素回路では、図３ａ〜図４ｂに示すように、コンデンサ回路３は、蓄積コンデンサＣ１及び分圧コンデンサＣ２を備え、
蓄積コンデンサＣ１は、駆動トランジスタＭ０のゲートＧと第１極Ｓとの間に結合され、
分圧コンデンサＣ２は、駆動トランジスタＭ０の第１極Ｓと第２基準信号ラインＶｒｅｆ２との間に結合されるものとしても構わない。
【００５７】
具体的に実施するとき、本開示の実施例による画素回路では、蓄積コンデンサは、駆動トランジスタのゲートと駆動トランジスタの第１極の電圧を安定的に保持し、駆動トランジスタのゲートと駆動トランジスタの第１極へ入力された信号の作用により充放電することができ、また、駆動トランジスタの第１極がフローティング状態にある場合、駆動トランジスタのゲートの変化した電圧差を駆動トランジスタの第１極に結合できる。
【００５８】
以上は、本開示の実施例による画素回路のコンデンサ回路の具体的な構造を例示的に説明したものに過ぎず、具体的に実施するとき、コンデンサ回路の具体的な構造は、本開示の実施例による上記構造に制限されず、当業者が公知するほかの構造であってもよく、ここで限定しない。
【００５９】
閾値補償段階による発光デバイスの性能への影響を回避するために、具体的に実施するとき、本開示の実施例による上記画素回路では、図２に示すように、画素回路は、発光制御回路４をさらに備え、駆動トランジスタＭ０の第２極Ｄ及びリセット回路１は、それぞれ発光制御回路４を介して発光デバイスＬの第１電極に結合され、発光制御回路４は、駆動トランジスタＭ０の第２極Ｄと発光デバイスＬの第１電極のオン又はオフを制御するように構成されるものとしても構わない。それによって、リセット段階において発光デバイスＬをリセットするとともに、発光段階において駆動トランジスタＭ０による駆動電流を発光デバイスＬに流して、発光デバイスＬを駆動して発光させることができる。
【００６０】
具体的に実施するとき、本開示の実施例による画素回路では、図４ａ及び図４ｂに示すように、発光制御回路４は、第５スイッチングトランジスタＭ５を備え、
第５スイッチングトランジスタＭ５のゲートが発光制御信号ライン（ＥＭＩＴ）に結合され、第５スイッチングトランジスタＭ５の第１極が駆動トランジスタＭ０の第２極Ｄ及び第１スイッチングトランジスタの第１極のそれぞれに結合され、第５スイッチングトランジスタＭ５の第２極が発光デバイスＬの第１電極に結合されるものとしても構わない。
【００６１】
具体的に実施するとき、本開示の実施例による画素回路では、第５スイッチングトランジスタは、リセット段階において発光制御信号ラインの信号の制御下でオン状態にあり、駆動トランジスタの第２極と発光デバイスの第１電極をオンさせて、発光デバイスをリセットすることができる。第５スイッチングトランジスタは、発光段階において発光制御信号ラインの信号の制御下でオン状態にあり、駆動トランジスタの第２極と発光デバイスの第１電極をオンさせて、駆動トランジスタによる駆動電流を発光デバイスに出力して、発光デバイスを駆動して発光させることができる。
【００６２】
具体的に実施するとき、本開示の実施例による画素回路では、第５スイッチングトランジスタのアクティブ層の材料は、低温ポリシリコン材料を含み得、それによって、第５スイッチングトランジスタのさらなる薄型化・小型化、低消費電力化などを実現する。
【００６３】
さらに信号ラインの設定を減少させて、信号ラインの数を減少させ、配線スペースを節約するために、具体的に実施するとき、本開示の実施例による画素回路では、発光制御信号ラインの信号と第２走査信号ラインの信号を同じに設定することができる。発光制御信号ラインと第２走査信号ラインを同一信号ラインにするようにしてもよい。具体的には、図４ｂに示すように、第２スイッチングトランジスタＭ２のゲート及び第５スイッチングトランジスタＭ５のゲートは、すべて発光制御信号ラインＥＭＩＴに結合される。勿論、第２スイッチングトランジスタのゲート及び第５スイッチングトランジスタのゲートは、すべて第２走査信号ラインに結合されてもよく、ここで限定しない。
【００６４】
以上は、本開示の実施例による画素回路の発光制御回路の具体的な構造を例示的に説明したものに過ぎず、具体的に実施するとき、発光制御回路の具体的な構造は、本開示の実施例による上記構造に制限されず、当業者が公知するほかの構造であってもよく、ここで限定しない。
【００６５】
一般には、金属酸化物半導体材料又は低温ポリシリコン材料をアクティブ層として用いる場合、形成されるトランジスタのタイプをＰ型又はＮ型にするために、ドーピングプロセスによってアクティブ層に対してイオンドーピングを行うことができる。具体的に実施するとき、本開示の実施例による画素回路では、実際な使用環境に応じて上記各スイッチングトランジスタをＰ型トランジスタ又はＮ型トランジスタに設定することができ、ここで限定しない。
【００６６】
具体的に実施するとき、本開示の実施例による画素回路では、図３ａ〜図４ｂに示すように、第１スイッチングトランジスタＭ１、第３スイッチングトランジスタＭ３及び第４スイッチングトランジスタＭ４をＮ型トランジスタ、第２スイッチングトランジスタＭ２及び第５スイッチングトランジスタＭ５をＰ型トランジスタに設定するようにしてもよい。
【００６７】
リーク電流をさらに低下させるために、スイッチングトランジスタにダブルゲート構造が使用され得る。具体的に実施するとき、第１スイッチングトランジスタ、第３スイッチングトランジスタ及び第４スイッチングトランジスタをダブルゲート構造にすることが好ましい。それによって、発光デバイスが発光するときに、駆動トランジスタへの干渉を減少させ、さらに駆動トランジスタが発光デバイスを駆動して発光させる駆動電流への影響を回避することができる。そして、本開示の実施例による画素回路では、リーク電流を低下させる観点から、いずれのスイッチングトランジスタもダブルゲート構造としてもよく、ここで限定しない。
【００６８】
具体的には、本開示の実施例による画素回路では、Ｐ型トランジスタは、低電位信号の作用によりオンし、高電位信号の作用によりオフし、Ｎ型トランジスタは、高電位信号の作用によりオンし、低電位信号の作用によりオフする。
【００６９】
具体的には、本開示の実施例による画素回路では、上記各スイッチングトランジスタの第１極をそのソース、第２極をそのドレイン、又は、上記各スイッチングトランジスタの第１極をそのドレイン、第２極作をそのソースとすることができ、ここで特に区別しない。
【００７０】
さらに、具体的に実施するとき、本開示の実施例による画素回路では、第１スイッチングトランジスタ、第３スイッチングトランジスタ及び第４スイッチングトランジスタのアクティブ層の材料をすべて金属酸化物半導体材料とし、即ち、第１スイッチングトランジスタ、第３スイッチングトランジスタ及び第４スイッチングトランジスタをすべて酸化物型トランジスタにすることができ、それによって、第１スイッチングトランジスタ、第３スイッチングトランジスタ及び第４スイッチングトランジスタのリーク電流を小さくすることができる。さらに、金属酸化物半導体材料をアクティブ層としてトランジスタを製造するプロセスとしては、酸化物型トランジスタ（Ｏｘｉｄｅ  Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を製造する従来技術のプロセスと同じであってもよく、ここで詳しく説明しない。また、第２スイッチングトランジスタ、第５スイッチングトランジスタ及び駆動トランジスタのアクティブ層の材料を低温ポリシリコン材料とし、即ち、駆動トランジスタ、第２スイッチングトランジスタ及び第５スイッチングトランジスタをすべてＬＴＰＳ型トランジスタにすることができ、それによって、その第２スイッチングトランジスタ、第５スイッチングトランジスタ及び駆動トランジスタの移動度を高め、且つより薄型化・小型化、低消費電力化などを実現できる。さらに、低温ポリシリコンをアクティブ層としてトランジスタを製造するプロセスとしては、ＬＴＰＳ型トランジスタを製造する従来技術のプロセスと同じであってもよく、ここで詳しく説明しない。このようにＬＴＰＳ型トランジスタ及び酸化物型トランジスタの２種のトランジスタの製造プロセスを組み合わせて低温ポリシリコン酸化物のＬＴＰＯ画素回路を製造することにより、駆動トランジスタのゲートのリーク電流を小さくし、消費電力を低下させることができる。それにより、該画素回路を電界発光表示パネルに適用すると、表示パネルがリフレッシュレートを低減させて表示するとき、表示の均一性を確保できる。
【００７１】
以下、回路タイミング図を参照しながら本開示の実施例による画素回路の作動過程を説明する。下記説明において、１は高電位を示し、０は低電位を示す。なお、１及び０は、ロジック電位に過ぎず、本開示の実施例の具体的な作動過程をよりよく解釈することを目的とし、具体的な電圧値ではない。
【００７２】
いくつかの実施例では、図３ｂに示した画素回路を例にし、対応する入力タイミング図を図５ａに示す。具体的には、主に図５ａに示した入力タイミング図におけるリセット段階Ｔ１、データ書き込み段階Ｔ２及び発光段階Ｔ３の３つの段階を選択する。
【００７３】
リセット段階Ｔ１において、第１走査信号Ｓｃａｎ１＝１、第２走査信号Ｓｃａｎ２＝０、第４走査信号Ｓｃａｎ４＝０である。
【００７４】
Ｓｃａｎ１＝１のため、第１スイッチングトランジスタＭ１及び第３スイッチングトランジスタＭ３は、すべてオンする。オンした第１スイッチングトランジスタＭ１は、第１基準信号ラインＶｒｅｆ１の信号を駆動トランジスタＭ０の第２極Ｄに供給することで、駆動トランジスタＭ０の第２極Ｄ及び発光デバイスＬをリセットし、それにより、隣接する２つの表示フレームの間の発光の干渉を回避できる。オンした第３スイッチングトランジスタＭ３は、第１基準信号ラインＶｒｅｆ１の信号を駆動トランジスタＭ０のゲートＧに供給することで、駆動トランジスタＭ０のゲートＧをリセットする。Ｓｃａｎ２＝０のため、第２スイッチングトランジスタＭ２は、オンして、第２基準信号ラインＶｒｅｆ２の信号を駆動トランジスタＭ０の第１極Ｓに供給することで、駆動トランジスタＭ０の第１極Ｓをリセットする。勿論、リセット回路が駆動トランジスタＭ０の第１極Ｓ及び第２極Ｄだけをリセットする場合、第３スイッチングトランジスタＭ３を設置しなくてもよい。Ｓｃａｎ４＝０のため、第４スイッチングトランジスタＭ４はオフする。
【００７５】
データ書き込み段階Ｔ２において、Ｓｃａｎ１＝０、Ｓｃａｎ２＝１、Ｓｃａｎ４＝１である。
【００７６】
Ｓｃａｎ４＝１のため、第４スイッチングトランジスタＭ４は、オンして、データ信号ラインＤＡＴＡのデータ信号を駆動トランジスタＭ０のゲートＧに書き込み、駆動トランジスタＭ０のゲートＧの電圧をデータ信号の電圧Ｖdataとして、蓄積コンデンサＣ１で蓄積する。Ｓｃａｎ１＝０のため、第１スイッチングトランジスタＭ１及び第３スイッチングトランジスタＭ３は、すべてオフする。Ｓｃａｎ２＝１のため、第２スイッチングトランジスタＭ２はオフする。
【００７７】
発光段階Ｔ３において、Ｓｃａｎ１＝０、Ｓｃａｎ２＝０、Ｓｃａｎ４＝０である。
【００７８】
Ｓｃａｎ２＝０のため、第２スイッチングトランジスタＭ２は、オンして、第２基準信号ラインＶｒｅｆ２の信号を駆動トランジスタＭ０の第１極Ｓに供給し、その第１極Ｓの電圧をＶref2とする。駆動トランジスタＭ０は、その第１極Ｓの電圧Ｖref2及びそのゲートＧの電圧Ｖdataの制御下で駆動電流ＩLを発生させ、且つ
【００７９】
【数１】
2021510207.tif 000003
【００８０】
とすることで、駆動電流ＩLで発光デバイスＬを駆動して発光させる。そして、Ｖthが駆動トランジスタＭ０の閾値電圧であり、Ｋが構造パラメータであり、且つ
【００８１】
【数２】
2021510207.tif 000004
【００８２】
であり、ここで、μnは、駆動トランジスタＭ０の移動度を示し、Ｃoxは、単位面積あたりのゲート酸化層の容量であり、
【００８３】
【数３】
2021510207.tif 000005
【００８４】
は駆動トランジスタＭ０の幅長比であり、同じ構造ではこれらの値が比較的安定しているため、定数とみなすことができる。
【００８５】
リセット段階において駆動トランジスタの第１極及び第２極をリセットすることにより、データ書き込み段階においてデータ信号を駆動トランジスタのゲートに書き込むとともに、発光段階において駆動トランジスタで発光デバイスを駆動して発光させる。それによって、毎回データ信号を書き込む前に駆動トランジスタの第１極の電圧を固定電圧にするとともに、駆動トランジスタの第２極の電圧を固定電圧にすることができ、それにより、前のフレームの残留電圧による自フレームの発光への影響を減少させ、さらに表示パネルの発光均一性を向上させることができる。
【００８６】
製造プロセスやデバイスの老化などの原因から、駆動トランジスタの閾値電圧Ｖthがドリフトすることがあり、その結果、各発光デバイスを流れる駆動電流がＶthのドリフトによる影響を受けて変化して表示輝度のムラを引き起こし、画像全体の表示効果を損なう。さらに、各発光デバイスを流れる駆動電流が駆動トランジスタの第１極に接続される第２基準電圧信号ラインの電圧Ｖref2に関連することから、駆動電流は、また第２基準信号ラインのＩＲ  Ｄｒｏｐ（電圧降下）による影響も受け、異なる領域での発光デバイスに輝度ムラが生じることを引き起こす。
【００８７】
以下は、駆動トランジスタの閾値電圧ＶthとＩＲ  Ｄｒｏｐによる影響を改善するための具体的な実現方式について実施例にて説明する。なお、その具体的な実現方式は、それに制限されない。
【００８８】
別のいくつかの実施例では、図３ｂに示した画素回路を例にしてその作動過程について説明し、その対応する入力タイミング図を図５ｂに示す。具体的には、主に図５ｂに示した入力タイミング図におけるリセット段階Ｔ１、閾値補償段階Ｔ２、データ書き込み段階Ｔ３及び発光段階Ｔ４の４つの段階を選択する。
【００８９】
リセット段階Ｔ１において、Ｓｃａｎ１＝１、Ｓｃａｎ２＝０、Ｓｃａｎ４＝０である。
【００９０】
Ｓｃａｎ１＝１のため、第１スイッチングトランジスタＭ１及び第３スイッチングトランジスタＭ３は、すべてオンする。オンした第１スイッチングトランジスタＭ１は、第１基準信号ラインＶｒｅｆ１の信号を駆動トランジスタＭ０の第２極Ｄに供給することで、駆動トランジスタＭ０の第２極Ｄ及び発光デバイスＬをリセットし、それにより、隣接する２つの表示フレームの間の発光の干渉を回避できる。オンした第３スイッチングトランジスタＭ３は、第１基準信号ラインＶｒｅｆ１の信号を駆動トランジスタＭ０のゲートＧに供給することで、駆動トランジスタＭ０のゲートＧをリセットする。Ｓｃａｎ２＝０のため、第２スイッチングトランジスタＭ２は、オンして、第２基準信号ラインＶｒｅｆ２の信号を駆動トランジスタＭ０の第１極Ｓに供給することで、駆動トランジスタＭ０の第１極Ｓをリセットするとともに、蓄積コンデンサＣ１で第２基準信号ラインＶｒｅｆ２の信号の電圧Ｖref2を蓄積する。Ｓｃａｎ４＝０のため、第４スイッチングトランジスタＭ４はオフする。
【００９１】
閾値補償段階Ｔ２において、Ｓｃａｎ１＝１、Ｓｃａｎ２＝１、Ｓｃａｎ４＝０である。
【００９２】
Ｓｃａｎ１＝１のため、第１スイッチングトランジスタＭ１及び第３スイッチングトランジスタＭ３は、すべてオンする。オンした第３スイッチングトランジスタＭ３は、第１基準信号ラインＶｒｅｆ１の信号を駆動トランジスタＭ０のゲートに供給し、駆動トランジスタＭ０のゲート電圧をＶref1にする。オンした第１スイッチングトランジスタＭ１は、第１基準信号ラインＶｒｅｆ１の信号を駆動トランジスタＭ０の第２極Ｄに供給し、駆動トランジスタＭ０の第２極Ｄの電圧をＶref1とする。Ｓｃａｎ２＝１のため、第２スイッチングトランジスタＭ２はオフする。蓄積コンデンサＣ１が駆動トランジスタＭ０の第１極の電圧Ｖref2を瞬間的に保持することによって、駆動トランジスタＭ０は、Ｖref1及びＶref2の作用によりオンし、駆動トランジスタＭ０の第１極Ｓの電圧は、オンした駆動トランジスタＭ０によって放電し、駆動トランジスタＭ０の第１極Ｓの電圧が
【００９３】
【数４】
2021510207.tif 000006
【００９４】
となると、駆動トランジスタＭ０はオフし、駆動トランジスタＭ０の閾値電圧Ｖthが蓄積コンデンサＣ１に書き込まれる。それによって、駆動トランジスタＭ０の閾値電圧Ｖthを補償し、且つこの補償過程が発光デバイスＬへ影響を及ぼさない。Ｓｃａｎ４＝０のため、第４スイッチングトランジスタＭ４はオフする。
【００９５】
データ書き込み段階Ｔ３において、Ｓｃａｎ１＝０、Ｓｃａｎ２＝１、Ｓｃａｎ４＝１である。
【００９６】
Ｓｃａｎ４＝１のため、第４スイッチングトランジスタＭ４は、オンして、データ信号の電圧Ｖdataを駆動トランジスタＭ０のゲートＧに供給し、駆動トランジスタＭ０のゲートＧの電圧をＶdataにする。Ｓｃａｎ２＝１のため、第２スイッチングトランジスタＭ２はオフする。したがって、駆動トランジスタＭ０の第１極Ｓがフローティング状態にあり、蓄積コンデンサＣ１による結合作用及び分圧コンデンサＣ２による分圧作用によって、駆動トランジスタＭ０の第１極Ｓの電圧は、
【００９７】
【数５】
2021510207.tif 000007
【００９８】
であり、ここで、ｃ1は、蓄積コンデンサＣ１の容量値を示し、ｃ2は、分圧コンデンサＣ２の容量値を示す。Ｓｃａｎ１＝０のため、第１スイッチングトランジスタＭ１及び第３スイッチングトランジスタＭ３はすべてオフする。
【００９９】
発光段階Ｔ４において、Ｓｃａｎ１＝０、Ｓｃａｎ２＝０、Ｓｃａｎ４＝０である。
【０１００】
Ｓｃａｎ２＝０のため、第２スイッチングトランジスタＭ２は、オンして、第２基準信号ラインＶｒｅｆ２の電圧Ｖref2を駆動トランジスタＭ０の第１極Ｓに供給し、駆動トランジスタＭ０の第１極Ｓの電圧をＶref2とする。蓄積コンデンサＣの電荷のジャンプ前後の電荷保存則に従って、駆動トランジスタＭ０のゲートＧの電圧は、
【０１０１】
【数６】
2021510207.tif 000008
【０１０２】
である。このため、駆動トランジスタＭ０は、飽和状態にあり、飽和状態の電流特性によって、駆動トランジスタＭ０による発光デバイスＬを駆動して発光させる駆動電流ＩLは、式
【０１０３】
【数７】
2021510207.tif 000009
【０１０４】
を満たし、ここで、Ｖgsは、駆動トランジスタＭ０のゲートソース電圧であり、すなわち、
【０１０５】
【数８】
2021510207.tif 000010
【０１０６】
である。さらに、Ｋは、構造パラメータであり、且つ
【０１０７】
【数９】
2021510207.tif 000011
【０１０８】
であり、μnは、駆動トランジスタＭ０の移動度を示し、Ｃoxは、単位面積あたりのゲート酸化層の容量であり、
【０１０９】
【数１０】
2021510207.tif 000012
【０１１０】
は、駆動トランジスタＭ０の幅長比であり、同じ構造ではこれらの値が比較的安定しているため、定数とみなすことができる。駆動トランジスタＭ０による駆動電流ＩLは、発光デバイスＬに供給されて、発光デバイスＬを駆動して発光させる。上記駆動電流ＩLが満たす式から分かるように、駆動トランジスタＭ０が発光デバイスＬを駆動して発光させる駆動電流ＩLは、データ信号Ｄａｔａの電圧Ｖdata及び第１基準信号ラインＶｒｅｆ１の電圧Ｖref1だけに関連し、駆動トランジスタＭ０の閾値電圧Ｖth及び第２基準信号ラインＶｒｅｆ２の電圧Ｖref2に無関係であり、それによって、駆動トランジスタＭ０の製造プロセス及び長時間の操作による閾値電圧Ｖthのドリフト及びＩＲ  Ｄｒｏｐによる発光デバイスＬを駆動する駆動電流ＩLへの影響を解決し、それにより、発光デバイスＬの駆動電流ＩLを安定的に保持して、発光デバイスＬの正常な作動を確保する。
【０１１１】
図３ａに示した画素回路の作動過程については、図３ｂに示した画素回路の作動過程を参照すればよいため、ここで詳しく説明しない。
【０１１２】
別のいくつかの実施例では、図４ａに示した画素回路を例にしてその作動過程について説明し、その対応する入力タイミング図を図５ｃに示す。具体的には、主に図５ｃに示した入力タイミング図におけるリセット段階Ｔ１、閾値補償段階Ｔ２、データ書き込み段階Ｔ３及び発光段階Ｔ４の４つの段階を選択する。
【０１１３】
リセット段階Ｔ１において、Ｓｃａｎ１＝１、Ｓｃａｎ２＝０、第３走査信号Ｓｃａｎ３＝０、Ｓｃａｎ４＝０、発光制御信号ＥＭ＝０である。
【０１１４】
Ｓｃａｎ１＝１のため、第１スイッチングトランジスタＭ１は、オンして、第１基準信号ラインＶｒｅｆ１の信号を駆動トランジスタＭ０の第２極Ｄに供給することで、駆動トランジスタＭ０の第２極Ｄをリセットする。Ｓｃａｎ２＝０のため、第２スイッチングトランジスタＭ２は、オンして、第２基準信号ラインＶｒｅｆ２の信号を駆動トランジスタＭ０の第１極Ｓに供給することで、駆動トランジスタＭ０の第１極Ｓをリセットするとともに、蓄積コンデンサＣ１で第２基準信号ラインＶｒｅｆ２の信号の電圧Ｖref2を蓄積する。ＥＭ＝０のため、第５スイッチングトランジスタＭ５は、オンして、駆動トランジスタＭ０の第２極Ｄと発光デバイスＬの第１電極をオンさせることで、第１基準信号ラインＶｒｅｆ１の信号を発光デバイスＬに供給し、発光デバイスＬをリセットし、それによって、隣接する２つの表示フレームの間の発光の干渉を回避する。Ｓｃａｎ４＝０のため、第４スイッチングトランジスタＭ４はオフする。Ｓｃａｎ３＝０のため、第３スイッチングトランジスタＭ３はオフする。
【０１１５】
閾値補償段階Ｔ２において、Ｓｃａｎ１＝１、Ｓｃａｎ２＝１、Ｓｃａｎ３＝１、Ｓｃａｎ４＝０、ＥＭ＝１である。
【０１１６】
Ｓｃａｎ３＝１のため、第３スイッチングトランジスタＭ３は、オンして、第３基準信号ラインＶｒｅｆ３の信号を駆動トランジスタＭ０のゲートＧに供給し、駆動トランジスタＭ０のゲート電圧をＶref3とする。Ｓｃａｎ１＝１のため、第１スイッチングトランジスタＭ１は、オンして、第１基準信号ラインＶｒｅｆ１の信号を駆動トランジスタＭ０の第２極Ｄに供給し、駆動トランジスタＭ０の第２極Ｄの電圧をＶref1とする。Ｓｃａｎ２＝１のため、第２スイッチングトランジスタＭ２はオフする。ＥＭ＝１のため、第５スイッチングトランジスタＭ５はオフする。蓄積コンデンサＣ１が駆動トランジスタＭ０の第１極の電圧Ｖref2を瞬間的に保持することによって、駆動トランジスタＭ０は、Ｖref3及びＶref2の作用によりオンし、駆動トランジスタＭ０の第１極Ｓの電圧は、オンした駆動トランジスタＭ０によって放電し、駆動トランジスタＭ０の第１極Ｓの電圧変が
【０１１７】
【数１１】
2021510207.tif 000013
【０１１８】
になると、駆動トランジスタＭ０はオフし、駆動トランジスタＭ０の閾値電圧Ｖthが蓄積コンデンサＣ１に書き込まれる。それによって、駆動トランジスタＭ０の閾値電圧Ｖthを補償し、且つこの補償過程が発光デバイスＬへ影響を及ぼさない。Ｓｃａｎ４＝０のため、第４スイッチングトランジスタＭ４はオフする。
【０１１９】
データ書き込み段階Ｔ３において、Ｓｃａｎ１＝０、Ｓｃａｎ２＝１、Ｓｃａｎ３＝０、Ｓｃａｎ４＝１、ＥＭ＝１である。
【０１２０】
Ｓｃａｎ４＝１のため、第４スイッチングトランジスタＭ４は、オンして、データ信号の電圧Ｖdataを駆動トランジスタＭ０のゲートＧに供給し、駆動トランジスタＭ０のゲートＧの電圧をＶdataにする。Ｓｃａｎ２＝１のため、第２スイッチングトランジスタＭ２はオフする。Ｓｃａｎ３＝０のため、第３スイッチングトランジスタＭ３はオフする。駆動トランジスタＭ０の第１極Ｓがフローティング状態にあり、蓄積コンデンサＣ１による結合作用及び分圧コンデンサＣ２による分圧作用によって、駆動トランジスタＭ０の第１極Ｓの電圧は、
【０１２１】
【数１２】
2021510207.tif 000014
【０１２２】
になり、ここで、ｃ1は、蓄積コンデンサＣ１の容量値を示し、ｃ2は、分圧コンデンサＣ２の容量値を示す。Ｓｃａｎ１＝０のため、第１スイッチングトランジスタＭ１はオフする。ＥＭ＝１のため、第５スイッチングトランジスタＭ５はオフする。
【０１２３】
発光段階Ｔ４において、Ｓｃａｎ１＝０、Ｓｃａｎ２＝０、Ｓｃａｎ３＝０、Ｓｃａｎ４＝０、ＥＭ＝０である。
【０１２４】
Ｓｃａｎ２＝０のため、第２スイッチングトランジスタＭ２は、オンして、第２基準信号ラインＶｒｅｆ２の電圧Ｖref2を駆動トランジスタＭ０の第１極Ｓに供給し、駆動トランジスタＭ０の第１極Ｓの電圧をＶref2にする。蓄積コンデンサＣの電荷のジャンプ前後の電荷保存則に従って、駆動トランジスタＭ０のゲートＧの電圧は、
【０１２５】
【数１３】
2021510207.tif 000015
【０１２６】
になる。このため、駆動トランジスタＭ０は、飽和状態にあり、飽和状態の電流特性によって、駆動トランジスタＭ０による発光デバイスＬを駆動して発光させる駆動電流ＩLは、式
【０１２７】
【数１４】
2021510207.tif 000016
【０１２８】
を満たし、Ｖgsは駆動トランジスタＭ０のゲートソースであり、すなわち、
【０１２９】
【数１５】
2021510207.tif 000017
【０１３０】
である。さらに、Ｋは、構造パラメータであり、且つ
【０１３１】
【数１６】
2021510207.tif 000018
【０１３２】
であり、μnは、駆動トランジスタＭ０の移動度を示し、Ｃoxは、単位面積あたりのゲート酸化層の容量であり、
【０１３３】
【数１７】
2021510207.tif 000019
【０１３４】
は、駆動トランジスタＭ０の幅長比であり、同じ構造ではこれらの値が比較的安定しているため、定数とみなすことができる。ＥＭ＝０のため、第５スイッチングトランジスタＭ５は、オンして、駆動トランジスタＭ０の第２極Ｄと発光デバイスＬをオンさせることで、駆動トランジスタＭ０による駆動電流ＩLを発光デバイスＬに供給して、発光デバイスＬを駆動して発光させる。上記駆動電流ＩLが満たす式から分かるように、駆動トランジスタＭ０が発光デバイスＬを駆動して発光させる駆動電流ＩLは、データ信号Ｄａｔａの電圧Ｖdata及び第１基準信号ラインＶｒｅｆ１の電圧Ｖref1だけに関連し、駆動トランジスタＭ０の閾値電圧Ｖth及び第２基準信号ラインＶｒｅｆ２の電圧Ｖref2に無関係であり、それによって、駆動トランジスタＭ０の製造プロセス及び長時間の操作による閾値電圧Ｖthのドラフト及びＩＲ  Ｄｒｏｐによる発光デバイスＬを駆動する駆動電流ＩLへの影響を解決し、発光デバイスＬの駆動電流ＩLを安定的に保持して、発光デバイスＬの正常な作動を確保する。
【０１３５】
勿論、リセット段階においては、第３走査信号ラインの信号を変えて、第３スイッチングトランジスタがオンするように制御することで、駆動トランジスタのゲートをリセットして、ゲートの電圧変をＶref3にするようにしてもよい。それによって、リセット段階において駆動トランジスタのゲートの電圧をＶref3、第２極の電圧をＶref1、第１極の電圧をＶref2にし、駆動トランジスタの３つの極を同時にリセットすることができる。閾値補償段階において、駆動トランジスタのゲートの電圧をＶref3、その第２極の電圧をＶref1とし、駆動トランジスタの第１極の電圧は、
【０１３６】
【数１８】
2021510207.tif 000020
【０１３７】
になり、即ち、各フレームのデータを書き込む段階前に、駆動トランジスタのゲートを固定電圧Ｖref3、駆動トランジスタの第１極を固定電圧
【０１３８】
【数１９】
2021510207.tif 000021
【０１３９】
、且つ駆動トランジスタの第２極を固定電圧Ｖref1にすることができる。それによって、データ信号を書き込むごとに、駆動トランジスタのゲートが同一固定電圧でジャンプするとともに、その第１極の電圧が同一固定電圧でジャンプし、それによりヒステリシス効果による短期残像の問題を改善することができる。
【０１４０】
別のいくつかの実施例では、図４ｂに示した画素回路を例にしてその作動過程を説明し、その対応する入力タイミング図を図５ｄに示す。具体的には、主に図５ｄに示した入力タイミング図におけるリセット段階Ｔ１、閾値補償段階Ｔ２、データ書き込み段階Ｔ３及び発光段階Ｔ４の４つの段階を選択する。
【０１４１】
リセット段階Ｔ１において、Ｓｃａｎ１＝１、Ｓｃａｎ４＝０、ＥＭ＝０である。
【０１４２】
Ｓｃａｎ１＝１のため、第１スイッチングトランジスタＭ１及び第３スイッチングトランジスタＭ３は、すべてオンする。オンした第１スイッチングトランジスタＭ１は、第１基準信号ラインＶｒｅｆ１の信号を駆動トランジスタＭ０の第２極Ｄに供給することで、駆動トランジスタＭ０の第２極Ｄをリセットする。オンした第３スイッチングトランジスタＭ３は、第１基準信号ラインＶｒｅｆ１の信号を駆動トランジスタＭ０のゲートＧに供給することで、駆動トランジスタＭ０のゲートＧをリセットする。ＥＭ＝０のため、第２スイッチングトランジスタＭ２及び第５スイッチングトランジスタＭ５は、すべてオンする。オンした第２スイッチングトランジスタＭ２は、第２基準信号ラインＶｒｅｆ２の信号を駆動トランジスタＭ０の第１極Ｓに供給することで、駆動トランジスタＭ０の第１極Ｓをリセットするとともに、蓄積コンデンサＣ１で第２基準信号ラインＶｒｅｆ２の信号の電圧Ｖref2を蓄積する。オンした第５スイッチングトランジスタＭ５は、駆動トランジスタＭ０の第２極Ｄと発光デバイスＬの第１電極をオンさせることで、第１基準信号ラインＶｒｅｆ１の信号を発光デバイスＬに供給し、発光デバイスＬをリセットし、それによって、隣接する２つの表示フレームの間の発光の干渉を回避する。Ｓｃａｎ４＝０のため、第４スイッチングトランジスタＭ４はオフする。
【０１４３】
閾値補償段階Ｔ２において、Ｓｃａｎ１＝１、Ｓｃａｎ４＝０、ＥＭ＝１である。
【０１４４】
Ｓｃａｎ１＝１のため、第１スイッチングトランジスタＭ１及び第３スイッチングトランジスタＭ３は、すべてオンする。オンした第３スイッチングトランジスタＭ３は、第１基準信号ラインＶｒｅｆ１の信号を駆動トランジスタＭ０のゲートに供給し、駆動トランジスタＭ０のゲート電圧をＶref1にする。オンした第１スイッチングトランジスタＭ１は、第１基準信号ラインＶｒｅｆ１の信号を駆動トランジスタＭ０の第２極Ｄに供給し、駆動トランジスタＭ０の第２極Ｄの電圧をＶref1にする。ＥＭ＝１のため、第２スイッチングトランジスタＭ２及び第５スイッチングトランジスタＭ５はすべてオンする。蓄積コンデンサＣ１が駆動トランジスタＭ０の第１極の電圧Ｖref2を瞬間的に保持することによって、駆動トランジスタＭ０は、Ｖref1及びＶref2の作用によりオンし、駆動トランジスタＭ０の第１極Ｓの電圧は、オンした駆動トランジスタＭ０によって放電し、駆動トランジスタＭ０の第１極Ｓの電圧が
【０１４５】
【数２０】
2021510207.tif 000022
【０１４６】
になると、駆動トランジスタＭ０はオフし、駆動トランジスタＭ０の閾値電圧Ｖthが蓄積コンデンサＣ１に書き込まれる。それによって、駆動トランジスタＭ０の閾値電圧Ｖthを補償し、且つこの補償過程が発光デバイスＬへ影響を及ぼさない。Ｓｃａｎ４＝０のため、第４スイッチングトランジスタＭ４はオフする。
【０１４７】
データ書き込み段階Ｔ３において、Ｓｃａｎ１＝０、Ｓｃａｎ４＝１、ＥＭ＝１である。
【０１４８】
Ｓｃａｎ４＝１のため、第４スイッチングトランジスタＭ４は、オンして、データ信号Ｄａｔａの電圧Ｖdataを駆動トランジスタＭ０のゲートＧに供給し、駆動トランジスタＭ０のゲートＧの電圧をＶdataにする。ＥＭ＝１のため、第２スイッチングトランジスタＭ２及び第５スイッチングトランジスタＭ５はすべてオフする。したがって、駆動トランジスタＭ０の第１極Ｓがフローティング状態にあり、蓄積コンデンサＣ１による結合作用及び分圧コンデンサＣ２による分圧作用によって、駆動トランジスタＭ０の第１極Ｓの電圧は、
【０１４９】
【数２１】
2021510207.tif 000023
【０１５０】
になり、ここで、ｃ1は、蓄積コンデンサＣ１の容量値を示し、ｃ2は、分圧コンデンサＣ２の容量値を示す。Ｓｃａｎ１＝０のため、第１スイッチングトランジスタＭ１及び第３スイッチングトランジスタＭ３はすべてオフする。
【０１５１】
発光段階Ｔ４において、Ｓｃａｎ１＝０、Ｓｃａｎ４＝０、ＥＭ＝０である。
【０１５２】
ＥＭ＝０のため、第２スイッチングトランジスタＭ２及び第５スイッチングトランジスタＭ５は、すべてオンである。オンした第２スイッチングトランジスタＭ２は、第２基準信号ラインＶｒｅｆ２の電圧Ｖref2を駆動トランジスタＭ０の第１極Ｓに供給し、駆動トランジスタＭ０の第１極Ｓの電圧をＶref2にする。蓄積コンデンサＣの電荷のジャンプ前後の電荷保存則に従って、駆動トランジスタＭ０のゲートＧの電圧は、
【０１５３】
【数２２】
2021510207.tif 000024
【０１５４】
になる。このため、駆動トランジスタＭ０は、飽和状態にあり、飽和状態の電流特性によって、駆動トランジスタＭ０による発光デバイスＬを駆動して発光させる駆動電流ＩLは、式
【０１５５】
【数２３】
2021510207.tif 000025
【０１５６】
を満たし、ここで、Ｖgsは、駆動トランジスタＭ０のゲートソース電圧であり、すなわち、
【０１５７】
【数２４】
2021510207.tif 000026
【０１５８】
である。さらに、Ｋは、構造パラメータであり、且つ
【０１５９】
【数２５】
2021510207.tif 000027
【０１６０】
であり、μnは、駆動トランジスタＭ０の移動度を示し、Ｃoxは、単位面積あたりのゲート酸化層の容量であり、
【０１６１】
【数２６】
2021510207.tif 000028
【０１６２】
は、駆動トランジスタＭ０の幅長比であり、同じ構造ではこれらの値が比較的安定しているため、定数とみなすことができる。オンした第５スイッチングトランジスタＭ５は、駆動トランジスタＭ０の第２極Ｄと発光デバイスＬをオンさせることで、駆動トランジスタＭ０による駆動電流ＩLを発光デバイスＬに供給して、発光デバイスＬを駆動して発光させる。上記駆動電流ＩLが満たす式から分かるように、駆動トランジスタＭ０が発光デバイスＬを駆動して発光させる駆動電流ＩLは、データ信号Ｄａｔａの電圧Ｖdata及び第１基準信号ラインＶｒｅｆ１の電圧Ｖref1だけに関連し、駆動トランジスタＭ０の閾値電圧Ｖth及び第２基準信号ラインＶｒｅｆ２の電圧Ｖref2に無関係であり、駆動トランジスタＭ０の製造プロセス及び長時間の操作による閾値電圧Ｖthのドリフト及びＩＲ  Ｄｒｏｐによる発光デバイスＬを駆動する駆動電流ＩLへの影響を解決することができ、発光デバイスＬの駆動電流ＩLを安定的に保持して、発光デバイスＬの正常な作動を確保する。
【０１６３】
リセット段階において、駆動トランジスタのゲート及び第２極の電圧をそれぞれＶref1、駆動トランジスタの第１極の電圧をＶref2にすることによって、駆動トランジスタの３つの極を同時にリセットできる。閾値補償段階において、駆動トランジスタのゲート及び第２極の電圧をそれぞれＶref1とし、駆動トランジスタの第１極の電圧は
【０１６４】
【数２７】
2021510207.tif 000029
【０１６５】
になり、即ち、各フレームのデータを書き込む段階前に、駆動トランジスタのゲートを固定電圧Ｖref1、駆動トランジスタの第１極を固定電圧
【０１６６】
【数２８】
2021510207.tif 000030
【０１６７】
、且つ駆動トランジスタの第２極を固定電圧Ｖref1にすることができる。それによって、データ信号を書き込むごとに、駆動トランジスタのゲートが同一固定電圧でジャンプすることともに、その第１極の電圧が同一固定電圧でジャンプし、それによりヒステリシス効果による短期残像の問題を改善することができる。
【０１６８】
同じ発明構想に基づいて、本開示の実施例は、本開示の実施例による上記画素回路の駆動方法をさらに提供し、図６に示すように、
リセット段階において、リセット回路は、駆動トランジスタの第１極及び第２極をリセットするステップＳ６０１と、
データ書き込み段階において、データ書き込み回路は、データ信号を駆動トランジスタのゲートに供給するステップＳ６０２と、
発光段階において、コンデンサ回路は、駆動トランジスタのゲートの電圧を蓄積し、駆動トランジスタは、駆動電流を生成して発光デバイスを駆動して発光させるステップＳ６０３と、を含む。
【０１６９】
本開示の実施例による上記駆動方法では、リセット回路によってリセット段階において駆動トランジスタの第１極及び第２極をリセットし、次に、データ書き込み回路によってデータ信号を駆動トランジスタのゲートに書き込むとともに、駆動トランジスタによって駆動電流を生成して発光デバイスを駆動して発光させることができる。それによって、毎回データ信号を書き込む前に、駆動トランジスタの第１極の電圧を固定電圧に設定するとともに、駆動トランジスタの第２極の電圧を固定電圧に設定することで、前のフレームの残留電圧による自フレームの発光への影響を回避し、さらに表示パネルの発光均一性を向上させることができる。
【０１７０】
具体的に実施するとき、本開示の実施例による上記駆動方法では、リセット段階において、リセット回路は、駆動トランジスタのゲートをリセットするステップをさらに含むものとしても構わない。
【０１７１】
そして、リセット段階後且つデータ書き込み段階前に、本開示の実施例による上記駆動方法は、閾値補償段階において、リセット回路は、駆動トランジスタの閾値電圧を補償するステップをさらに含むものとしても構わない。
【０１７２】
具体的に実施するとき、リセット回路が第１スイッチングトランジスタ、第２スイッチングトランジスタ及び第３スイッチングトランジスタを備える場合、本開示の実施例による上記駆動方法では、リセット段階において、リセット回路の第１スイッチングトランジスタがオンして第１基準信号ラインにおける信号を駆動トランジスタの第２極に供給し、第２スイッチングトランジスタがオンして第２基準信号ラインにおける信号を駆動トランジスタの第１極に供給し、第３スイッチングトランジスタがオンして第３基準信号ラインにおける信号を駆動トランジスタのゲートに供給するようにそれぞれ制御を行う。
【０１７３】
そして、閾値補償段階において、リセット回路の第２スイッチングトランジスタがオフして、第１スイッチングトランジスタがオンして第１基準信号ラインにおける信号を駆動トランジスタの第２極に供給し、第３スイッチングトランジスタがオンして第３基準信号ラインにおける信号を駆動トランジスタのゲートに供給し、駆動トランジスタがオンして閾値補償を行うようにそれぞれ制御を行う。
【０１７４】
具体的に実施するとき、本開示の実施例による上記駆動方法は、リセット段階及び発光段階において、発光制御回路は、駆動トランジスタの第２極と発光デバイスの第１電極をオンさせるステップをさらに含むものとしても構わない。
【０１７５】
具体的に実施するとき、リセット段階、閾値補償段階、データ書き込み段階及び発光段階の作用によって、駆動トランジスタが発光デバイスを駆動して発光させる駆動電流がデータ信号の電圧及び第１基準信号ラインの信号の電圧だけに関連し、駆動トランジスタの閾値電圧及び第２基準信号ラインの信号の電圧に無関係であるようにすることができ、それによって、駆動トランジスタの閾値電圧、及び第２基準信号ラインの信号のＩＲ  Ｄｒｏｐによる、発光デバイスを流れる駆動電流への影響を回避し、発光デバイスを駆動して発光させる作動電流を安定的に保持して、表示パネルの表示画面の輝度の均一性を向上させることができる。
【０１７６】
同じ発明構想に基づいて、本開示の実施例は、電界発光表示パネルをさらに提供し、図７に示すように、画素回路（ＰＸ）、データ信号ラインＤＡＴＡ、第１走査信号ラインＳｃａｎ１、第２走査信号ラインＳｃａｎ２、第３走査信号ラインＳｃａｎ３、第４走査信号ラインＳｃａｎ４、発光制御信号ラインＥＭＩＴ、第１基準電圧ラインＶｒｅｆ１、第２基準電圧ラインＶｒｅｆ２、第３基準電圧ラインＶｒｅｆ３を備え、
画素回路ＰＸは、第１スイッチングトランジスタＭ１、第２スイッチングトランジスタＭ２、第３スイッチングトランジスタＭ３、第４スイッチングトランジスタＭ４、第５スイッチングトランジスタＭ５、駆動トランジスタＭ０、蓄積コンデンサＣ１、分圧コンデンサＣ２及び発光デバイスＬを備え、
第１スイッチングトランジスタＭ１のゲートが、それに現在の対応信号を印加する第１走査信号ラインＳｃａｎ１に結合され、第１スイッチングトランジスタＭ１の第１極が、第１基準信号ラインＶｒｅｆ１に結合され、第１スイッチングトランジスタＭ１の第２極が、駆動トランジスタＭ０の第２極Ｄに結合され、
第２スイッチングトランジスタＭ２のゲートが、それに現在の対応信号を印加する第２走査信号ラインＳｃａｎ２に結合され、第２スイッチングトランジスタＭ２の第１極が、第２基準信号ラインＶｒｅｆ２に結合され、第２スイッチングトランジスタＭ２の第２極が、駆動トランジスタＭ０の第１極Ｓに結合され、
第３スイッチングトランジスタＭ３のゲートが、それに現在の対応信号を印加する第３走査信号ラインＳｃａｎ３に結合され、第３スイッチングトランジスタＭ３の第１極が、第３基準信号ラインＶｒｅｆ３に結合され、第３スイッチングトランジスタＭ３の第２極が、駆動トランジスタＭ０のゲートＧに結合され、
第４スイッチングトランジスタＭ４のゲートが、それに現在の対応信号を印加する第４走査信号ラインＳｃａｎ４に結合され、第４スイッチングトランジスタＭ４の第１極が、それに現在の対応信号を印加するデータ信号ラインＤＡＴＡに結合され、第４スイッチングトランジスタＭ４の第２極が、駆動トランジスタＭ０のゲートＧに結合され、
第５スイッチングトランジスタＭ５のゲートが、それに現在の対応信号を印加する発光制御信号ラインＥＭＩＴに結合され、第５スイッチングトランジスタＭ５の第１極が、それぞれ駆動トランジスタＭ０の第２極Ｄ及び第１スイッチングトランジスタＭ１の第２極に結合され、第５スイッチングトランジスタＭ５の第２極が、発光デバイスＬの第１電極に結合され、
蓄積コンデンサＣ１は、駆動トランジスタＭ０のゲートＧと第１極Ｓとの間に結合され、
分圧コンデンサＣ２は、駆動トランジスタＭ０の第１極Ｓと第２基準信号ラインＶｒｅｆ２との間に結合されるものとしても構わない。
【０１７７】
本開示の実施例による電界発光表示パネルは、各信号ラインを介して対応する信号を入力することで、画素回路の第１スイッチングトランジスタ、第２スイッチングトランジスタ、第３スイッチングトランジスタ、第４スイッチングトランジスタ、第５スイッチングトランジスタ、駆動トランジスタ、蓄積コンデンサ、分圧コンデンサ及び発光デバイスが互いに連動して作動するように制御し、それにより、電界発光表示パネルの発光表示を実現する。
【０１７８】
具体的に実施するとき、本開示の実施例による電界発光表示パネルでは、さらにゲート駆動回路を備え、ゲート駆動回路によって第１走査信号ライン、第２走査信号ライン、第３走査信号ライン及び第４走査信号ラインに対応するゲート走査信号が供給されるものとしても構わない。
【０１７９】
具体的に実施するとき、本開示の実施例による電界発光表示パネルでは、発光制御回路をさらに備え、発光制御回路によって発光制御信号ラインに対応する発光制御信号が供給されるものとしても構わない。
【０１８０】
具体的に実施するとき、本開示の実施例による電界発光表示パネルでは、ソース駆動回路をさらに備え、ソース駆動回路によってデータ信号ラインに対応するデータ信号が供給されるものとしても構わない。
【０１８１】
具体的に実施するとき、本開示の実施例による電界発光表示パネルにおける画素回路の作動過程については、前述画素回路の実施を参照すればよく、ここで重複説明を省略する。
【０１８２】
具体的に実施するとき、本開示の実施例による電界発光表示パネルは、ＬＴＰＳ型トランジスタと酸化物型トランジスタの２種のトランジスタの製造プロセスを組み合わせることによって、リフレッシュレートを低減させて表示するとき、表示の均一性を確保できる。
【０１８３】
具体的に実施するとき、本開示の実施例による電界発光表示パネルでは、データ信号ライン及び第２基準信号ラインは、それぞれ、画素回路のスイッチングトランジスタの第１極及び第２極と材質が同じであり且つ同一層に設置されてもよく、さらに、第１〜第４走査信号ライン、発光制御信号ライン、第１及び第３基準信号ラインは、それぞれ、画素回路のスイッチングトランジスタのゲートと材質が同じであり且つ同一層に設置されてもよい。それによって、一回のパターニングプロセスでデータ信号ライン、第２基準信号ライン及び画素回路のスイッチングトランジスタの第１極及び第２極のパターンを同時に形成し、別のパターニングプロセスで各走査信号ライン、第１及び第３基準信号ライン、発光制御信号ライン及び画素回路のスイッチングトランジスタのゲートのパターンを形成することができ、このため、製造プロセスを簡素化させて、電界発光表示パネルの厚さを低減させることができる。
【０１８４】
具体的に実施するとき、データ信号ライン、第２基準信号ライン及び画素回路のスイッチングトランジスタの第１極と第２極が、材質が同じであり且つ同一層に設置される場合、本開示の実施例による電界発光表示パネルでは、データ信号ラインは、画素回路が形成する画素ユニットの列方向に沿って延び、第２基準信号ラインは、画素ユニットの列方向に沿って延びてもよい。勿論、第２基準信号ラインは、格子状構造として電界発光表示パネルに設置されてもよい。
【０１８５】
具体的に実施するとき、各走査信号ライン、各基準信号ライン、発光制御信号ライン及び画素回路のスイッチングトランジスタのゲートが、材質が同じであり且つ同一層に設置される場合、本開示の実施例による電界発光表示パネルでは、各走査信号ライン、第１及び第３基準信号ライン、発光制御信号ラインは、画素ユニットの行方向に沿って延びてもよい。さらに、隣接する２行の画素ユニットの間の隙間が一般に隣接する２列の画素ユニットの間の隙間よりも大きいため、各基準信号ラインがそれぞれ画素ユニットの行方向に沿って延びるようにすると、電界発光表示パネルのレイアウトのデザインを一層最適化できる。
【０１８６】
さらに信号ラインの設定を減少させて、配線スペースを節約するために、具体的に実施するとき、本開示の実施例による電界発光表示パネルでは、同一画素回路に結合される第１走査信号ラインと第３走査信号ラインの信号を同じに設定することができる。同一画素回路に結合される第１走査信号ラインと第３走査信号ラインを同一信号ラインにするようにしてもよい。それによって、電界発光表示パネルのレイアウトのデザインを一層最適化できる。具体的には、図８に示すように、第１スイッチングトランジスタＭ１のゲート及び第３スイッチングトランジスタＭ３のゲートは、すべて第１走査信号ラインＳｃａｎ１に結合される。
【０１８７】
さらに信号ラインの設定を減少させて、配線スペースを節約するために、具体的に実施するとき、本開示の実施例による電界発光表示パネルでは、同一画素回路に結合される発光制御信号ラインと第２走査信号ラインの信号を同じに設定することができる。同一画素回路に結合される発光制御信号ラインと第２走査信号ラインを同一信号ラインにするようにしてもよい。それによって、電界発光表示パネルのレイアウトのデザインを一層最適化できる。具体的には、図８に示すように、第２スイッチングトランジスタＭ２及び第５スイッチングトランジスタＭ５は、すべて発光制御信号ラインＥＭＩＴに結合される。
【０１８８】
さらに信号ラインの設定を減少させて、配線スペースを節約するために、具体的に実施するとき、本開示の実施例による電界発光表示パネルでは、第１基準信号ラインの信号と第３基準信号ラインの信号を同じに設定することができる。第１基準信号ラインと第３基準信号ラインも同一信号ラインにするようにしてもよい。それによって、電界発光表示パネルのレイアウトのデザインを一層最適化できる。具体的には、図８に示すように、第１スイッチングトランジスタＭ１及び第３スイッチングトランジスタＭ３は、すべて第１基準信号ラインＶｒｅｆ１に結合される。
【０１８９】
本開示の実施例による電界発光表示パネルにおける発光デバイスの陰極は、従来技術におけるデザインと同じであってもよく、たとえば、一面にわたる陰極層のデザインを取ってもよく、ここで詳しく説明しない。
【０１９０】
具体的に実施するとき、本開示の実施例による電界発光表示パネルは、有機発光表示パネルであってもよいし、量子ドット発光表示パネルであってもよく、ここで限定しない。
【０１９１】
同じ発明構想に基づいて、本開示の実施例は、本開示の実施例による上記電界発光表示パネルを備える表示装置をさらに提供する。該表示装置は、携帯電話、タブレット、テレビ、ディスプレイ、ノード型コンピュータ、デジタルフォトフレーム、ナビゲータなど、表示機能を有する任意の製品又は部材であってもよい。該表示装置のほかの不可欠な構成部分は、すべてこれらを備えることが当業者により理解できるものであるため、ここで詳しく説明せず、本開示を制限するものではない。該表示装置の実施については上記画素回路の実施例を参照すればよいため、重複説明を省略する。
【０１９２】
本開示の実施例による画素回路、駆動方法、電界発光表示パネル及び表示装置は、リセット回路によってリセット段階において駆動トランジスタの第１極及び第２極をリセットし、次に、データ書き込み回路によってデータ信号を駆動トランジスタのゲートに書き込むとともに、駆動トランジスタによって駆動電流を生成して発光デバイスを駆動して発光させることができる。それによって、毎回データ信号を書き込む前に駆動トランジスタの第１極の電圧を固定電圧に設定するとともに、駆動トランジスタの第２極の電圧を固定電圧に設定することができ、それにより、前のフレームの残留電圧による自フレームの発光への影響を減少させ、表示パネルの発光均一性を向上させることができる。
【０１９３】
本開示の好適な実施例を説明したが、当業者が基本的な発明の概念を把握した上、これらの実施例について別の変更や修正を行うことができる。このため、添付した特許請求の範囲は、好適な実施例及び本開示の範囲に属するすべての変更や修正を含むことを意図する。
【０１９４】
勿論、当業者であれば、本開示の実施例の趣旨及び範囲から逸脱せずに本開示の実施例に対してさまざまな変化及び変形を行うことができる。それによって、本開示の実施例のこれらの修正及び変形が本開示の特許請求の範囲及びそれと等同の技術的範囲に属すると、本開示は、これらの変化及び変形を含むことを意図する。
【図１】
2021510207.tif 000031
【図２】
2021510207.tif 000032
【図３ａ】
2021510207.tif 000033
【図３ｂ】
2021510207.tif 000034
【図４ａ】
2021510207.tif 000035
【図４ｂ】
2021510207.tif 000036
【図５ａ】
2021510207.tif 000037
【図５ｂ】
2021510207.tif 000038
【図５ｃ】
2021510207.tif 000039
【図５ｄ】
2021510207.tif 000040
【図６】
2021510207.tif 000041
【図７】
2021510207.tif 000042
【図８】
2021510207.tif 000043
【国際調査報告】
2021510207.tif 000044
2021510207.tif 000045
2021510207.tif 000046
2021510207.tif 000047
2021510207.tif 000048
2021510207.tif 000049