(57)【要約】  人工ニューラルネットワークにおけるベクトルマトリクス乗算（ＶＭＭ）アレイと共に使用するための多数の実施形態が開示される。デコーダは、ビット線デコーダ、ワード線デコーダ、制御ゲートデコーダ、ソース線デコーダ、及び消去ゲートデコーダを含む。特定の実施形態では、高電圧バージョン及び低電圧バージョンのデコーダが使用される。【選択図】図６
2021517705.tif 000002
【特許請求の範囲】
【請求項１】
ベクトルマトリクス乗算アレイに結合されたビット線デコーダ回路であって、前記ベクトルマトリクス乗算アレイは、行及び列に編成された不揮発性メモリセルのアレイを備え、各列はビット線に接続され、前記ビット線デコーダ回路は、
プログラム及び検証動作中に個々のビット線を有効にするための第１の回路と、
読み出し動作中に全てのビット線を有効にするための第２の回路と、を備える、ビット線デコーダ回路。
【請求項２】
前記第２の回路は、各ビット線に結合された、選択トランジスタと活性化関数回路と、を備える、請求項１に記載のビット線デコーダ回路。
【請求項３】
各選択トランジスタのゲートは、同じ制御線に結合される、請求項２に記載のビット線デコーダ回路。
【請求項４】
プログラム及び検証動作中、又は読み出し動作中に、負バイアスを各非選択メモリセルのワード線に与える、請求項１に記載のビット線デコーダ回路。
【請求項５】
前記不揮発性メモリセルの各々は、スプリットゲートフラッシュメモリセルである、請求項１に記載のビット線デコーダ回路。
【請求項６】
前記不揮発性メモリセルの各々は、積層ゲートフラッシュメモリセルである、請求項１に記載のビット線デコーダ回路。
【請求項７】
前記不揮発性メモリセルの各々は、サブ閾値領域で動作するように構成される、請求項１に記載のビット線デコーダ回路。
【請求項８】
前記不揮発性メモリセルの各々は、線形領域で動作するように構成される、請求項１に記載のビット線デコーダ回路。
【請求項９】
プログラム及び検証動作中、又は読み出し動作中に、負バイアスを各非選択ビット線デコーダのゲートに与える、請求項１に記載のビット線デコーダ回路。
【請求項１０】
ベクトルマトリクス乗算アレイに結合されたビット線デコーダ回路であって、前記ベクトルマトリクス乗算アレイは、行及び列に編成された不揮発性メモリセルのアレイを備え、各列はビット線に接続され、前記ビット線デコーダ回路は、
多重化回路であって、第１のモードで、前記多重化回路は、プログラム及び検証動作中に個々のビット線を有効にし、第２のモードで、前記多重化回路は、読み出し動作中に全てのビット線を有効にする、多重化回路、を備える、ビット線デコーダ回路。
【請求項１１】
前記多重化回路は、各ビット線に結合された、選択トランジスタと活性化関数回路と、を備える、請求項１０に記載のビット線デコーダ回路。
【請求項１２】
プログラム及び検証動作中、又は読み出し動作中に、負バイアスを各非選択メモリセルのワード線に与える、請求項１０に記載のビット線デコーダ回路。
【請求項１３】
前記不揮発性メモリセルの各々は、スプリットゲートフラッシュメモリセルである、請求項１０に記載のビット線デコーダ回路。
【請求項１４】
前記不揮発性メモリセルの各々は、積層ゲートフラッシュメモリセルである、請求項１０に記載のビット線デコーダ回路。
【請求項１５】
前記不揮発性メモリセルの各々は、サブ閾値領域で動作するように構成される、請求項１０に記載のビット線デコーダ回路。
【請求項１６】
前記不揮発性メモリセルの各々は、線形領域で動作するように構成される、請求項１０に記載のビット線デコーダ回路。
【請求項１７】
プログラム及び検証動作中、又は読み出し動作中に、負バイアスを各非選択ビット線デコーダのゲートに与える、請求項１０に記載のビット線デコーダ回路。
【請求項１８】
アナログニューロモーフィックメモリシステムであって、
行及び列に編成された不揮発性メモリセルのアレイを備えるベクトルマトリクス乗算アレイであって、各列はビット線に接続され、各メモリセルはワード線端子及びソース線端子を備える、ベクトルマトリクス乗算アレイと、
前記不揮発性メモリセルの前記ワード線端子に結合されたワード線デコーダ回路であって、低電圧又は高電圧を結合されたワード線端子に印加することができる、ワード線デコーダ回路と、
前記不揮発性メモリセルの前記ソース線端子に結合されたソース線デコーダ回路であって、低電圧又は高電圧を結合されたソース線端子に印加することができる、ソース線デコーダ回路と、を備える、システム。
【請求項１９】
各メモリセルは消去ゲート端子を更に備え、前記システムは、
前記不揮発性メモリセルの前記消去ゲート端子に結合された消去ゲートデコーダ回路であって、低電圧又は高電圧を結合された消去ゲート端子に印加することができる、消去ゲートデコーダ回路を更に備える、請求項１８に記載のシステム。
【請求項２０】
ベクトルマトリクス乗算アレイに結合されたワード線ドライバであって、前記ベクトルマトリクス乗算アレイは、行及び列に編成された不揮発性メモリセルのアレイを備え、各行はワード線に結合され、各ワード線は前記ワード線ドライバに結合され、前記ワード線ドライバは、
複数の選択トランジスタであって、前記複数の選択トランジスタの各々は、第１の端子と、第２の端子と、ゲートと、を備え、前記複数の選択トランジスタの各々の前記ゲートは、共通制御線に結合され、前記複数の選択トランジスタの各々の前記第１の端子は、異なるワード線に結合され、前記複数の選択トランジスタの各々の前記第２の端子は、１つ以上のバイアストランジスタに結合される、複数の選択トランジスタを備え、
前記複数の選択トランジスタの各々に結合された前記バイアストランジスタは、単一の選択トランジスタ又は前記選択トランジスタの全てにバイアス電圧を提供することができる、ワード線ドライバ。
【請求項２１】
前記複数の選択トランジスタの各々に結合された少なくとも１つのバイアストランジスタは共通制御線に結合される、請求項２０に記載のワード線ドライバ。
【請求項２２】
前記複数の選択トランジスタの各々に結合された各バイアストランジスタは、異なる制御線に結合される、請求項２０に記載のワード線ドライバ。
【請求項２３】
前記バイアストランジスタの各々はワード線アドレスをデコードするための回路に結合される、請求項２０に記載のワード線ドライバ。
【請求項２４】
前記バイアストランジスタはシフトレジスタに結合される、請求項２０に記載のワード線ドライバ。
【請求項２５】
各選択トランジスタはコンデンサに結合される、請求項２０に記載のワード線ドライバ。
【請求項２６】
各バイアストランジスタはコンパレータに結合される、請求項２０に記載のワード線ドライバ。
【請求項２７】
アナログニューロモーフィックメモリシステムであって、
行及び列に編成された不揮発性メモリセルのアレイを備えるベクトルマトリクス乗算アレイであって、各列はビット線に接続され、各メモリセルはワード線端子と、ソース線端子と、を備える、ベクトルマトリクス乗算アレイと、
前記不揮発性メモリセルの前記ワード線端子に結合されたワード線デコーダ回路であって、低電圧トランジスタを介した低電圧又は高電圧トランジスタを介した高電圧を、結合されたワード線端子に印加することが可能であり、前記高電圧トランジスタを前記低電圧トランジスタから絶縁するために、各ワード線に結合された絶縁トランジスタ、を備える、ワード線デコーダ回路と、を備える、システム。
【請求項２８】
プログラム及び検証動作中、又は読み出し動作中に、負バイアスを各非選択メモリセルの前記ワード線に与える、請求項２７に記載のシステム。
【請求項２９】
前記不揮発性メモリセルの各々は、スプリットゲートフラッシュメモリセルである、請求項２７に記載のシステム。
【請求項３０】
前記不揮発性メモリセルの各々は、積層ゲートフラッシュメモリセルである、請求項２７に記載のシステム。
【請求項３１】
前記不揮発性メモリセルの各々は、サブ閾値領域で動作するように構成される、請求項２７に記載のシステム。
【請求項３２】
前記不揮発性メモリセルの各々は、線形領域で動作するように構成される、請求項２７に記載のシステム。
【請求項３３】
アナログニューロモーフィックメモリシステムであって、
行及び列に編成された不揮発性メモリセルのアレイを備えるベクトルマトリクス乗算アレイであって、各列はビット線に接続され、各メモリセルはワード線端子と、ソース線端子と、を備える、ベクトルマトリクス乗算アレイと、
前記不揮発性メモリセルの前記ワード線端子に結合されたワード線デコーダ回路であって、低電圧又は高電圧を結合されたワード線端子に印加することができる、ワード線デコーダ回路と、
各ワード線に結合されたサンプルアンドホールドコンデンサと、を備える、システム。
【請求項３４】
プログラム及び検証動作中、又は読み出し動作中に、負バイアスを各非選択メモリセルのワード線に与える、請求項３３に記載のシステム。
【請求項３５】
前記サンプルアンドホールドコンデンサにおけるコンデンサは、ワード線の固有容量によって提供される、請求項３３に記載のシステム。
【請求項３６】
前記不揮発性メモリセルの各々は、スプリットゲートフラッシュメモリセルである、請求項３３に記載のシステム。
【請求項３７】
前記不揮発性メモリセルの各々は、積層ゲートフラッシュメモリセルである、請求項３３に記載のシステム。
【請求項３８】
前記不揮発性メモリセルの各々は、サブ閾値領域で動作するように構成される、請求項３３に記載のシステム。
【請求項３９】
前記不揮発性メモリセルの各々は、線形領域で動作するように構成される、請求項３３に記載のシステム。
【請求項４０】
前記Ｓ／Ｈコンデンサは、前記ワード線の電圧源を提供する、請求項３３に記載のシステム。
【請求項４１】
アナログニューロモーフィックメモリシステムであって、
行及び列に編成された不揮発性メモリセルのアレイを備えるベクトルマトリクス乗算アレイであって、各列はビット線に接続され、各メモリセルはワード線端子と、ソース線端子と、を備える、ベクトルマトリクス乗算アレイと、
前記不揮発性メモリセルの前記ワード線端子に結合されたソース線デコーダ回路であって、低電圧又は高電圧を結合されたソース線端子に印加することができ、駆動トランジスタと、監視トランジスタと、を備える、ソース線デコーダ回路と、を備える、システム。
【請求項４２】
前記システムは、閉ループで動作する力感知回路を更に備える、請求項４１に記載のシステム。
【請求項４３】
前記不揮発性メモリセルの各々は、スプリットゲートフラッシュメモリセルである、請求項４１に記載のシステム。
【請求項４４】
前記不揮発性メモリセルの各々は、積層ゲートフラッシュメモリセルである、請求項４１に記載のシステム。
【請求項４５】
前記不揮発性メモリセルの各々は、サブ閾値領域で動作するように構成される、請求項４１に記載のシステム。
【請求項４６】
前記不揮発性メモリセルの各々は、線形領域で動作するように構成される、請求項４１に記載のシステム。
【請求項４７】
アナログニューロモーフィックメモリシステムであって、
行及び列に編成された不揮発性メモリセルのアレイを備えるベクトルマトリクス乗算アレイであって、各列はビット線に接続され、各メモリセルはワード線端子と、ソース線端子と、を備える、ベクトルマトリクス乗算アレイと、
前記不揮発性メモリセルの制御ゲート線端子に結合された制御ゲートデコーダ回路であって、低電圧又は高電圧を結合された制御ゲート端子に印加することができる、制御ゲートデコーダ回路と、
各ワード線に結合されたサンプルアンドホールドコンデンサと、を備える、システム。
【請求項４８】
プログラム及び検証動作中、又は読み出し動作中に、負バイアスを各非選択メモリセルのワード線に与える、請求項４７に記載のシステム。
【請求項４９】
前記サンプルアンドホールドコンデンサは、制御ゲート容量を有する、請求項４７に記載のシステム。
【請求項５０】
前記不揮発性メモリセルの各々は、スプリットゲートフラッシュメモリセルである、請求項４７に記載のシステム。
【請求項５１】
前記不揮発性メモリセルの各々は、積層ゲートフラッシュメモリセルである、請求項４７に記載のシステム。
【請求項５２】
前記不揮発性メモリセルの各々は、サブ閾値領域で動作するように構成されている、請求項４７に記載のシステム。
【請求項５３】
前記不揮発性メモリセルの各々は、線形領域で動作するように構成されている、請求項４７に記載のシステム。
【請求項５４】
前記Ｓ／Ｈコンデンサは、前記制御ゲート線の電圧源を提供する、請求項４７に記載のシステム。
【請求項５５】
電流電圧回路であって、
入力電流を受け取り、前記入力電流に応じて第１の電圧を出力するための基準回路であって、入力電流源と、ＮＭＯＳトランジスタと、カスコーディングバイアストランジスタと、基準メモリセルと、を備える、基準回路と、
前記第１の電圧を受け取り、第２の電圧を出力するためのサンプルアンドホールド回路であって、前記第２の電圧は前記第１の電圧のサンプリング値を構成し、スイッチ及びコンデンサを備える、サンプルアンドホールド回路と、を備える、電流電圧回路。
【請求項５６】
前記第２の電圧を受け取り、第３の電圧を出力するための増幅器を更に備える、請求項５５に記載の電流電圧回路。
【請求項５７】
前記第２の電圧がフラッシュメモリシステムにおけるワード線に提供される、請求項５５に記載の電流電圧回路。
【請求項５８】
前記第２の電圧がフラッシュメモリシステムにおけるワード線に提供される、請求項５６に記載の電流電圧回路。
【請求項５９】
前記第２の電圧がフラッシュメモリシステムにおける制御ゲート線に提供される、請求項５５に記載の電流電圧回路。
【請求項６０】
前記第２の電圧がフラッシュメモリシステムにおける制御ゲート線に提供される、請求項５６に記載の電流電圧回路。
【請求項６１】
電流電圧回路であって、
入力電流を受け取り、前記入力電流に応じて第１の電圧を出力するための基準回路であって、入力電流源と、ＮＭＯＳトランジスタと、カスコーディングバイアストランジスタと、基準メモリセルと、を備える、基準回路と、
前記第１の電圧を受け取り、第２の電圧を出力するための増幅器と、
前記第２の電圧を受け取り、第３の電圧を出力するためのサンプルアンドホールド回路であって、前記第３の電圧は前記第２の電圧のサンプリング値を構成する、サンプルアンドホールド回路と、を備える、電流電圧回路。
【請求項６２】
前記第３の電圧はフラッシュメモリシステムにおけるワード線に提供される、請求項６１に記載の電流電圧回路。
【請求項６３】
前記第３の電圧はフラッシュメモリシステムにおける制御ゲート線に提供される、請求項６１に記載の電流電圧回路。
【請求項６４】
アナログニューロモーフィックメモリシステムであって、
行及び列に編成された不揮発性メモリセルのアレイを備える、ベクトルマトリクス乗算アレイと、
冗長セクタと、を備える、システム。
【請求項６５】
システム情報を記憶するための不揮発性レジスタを更に備える、請求項６４に記載のシステム。
【請求項６６】
アナログニューロモーフィックメモリシステムであって、
行及び列に編成された不揮発性メモリセルのアレイを備える、ベクトルマトリクス乗算アレイと、
システム情報を記憶するための不揮発性レジスタと、備える、システム。
【発明の詳細な説明】
【技術分野】
【０００１】
（優先権の主張）
本出願は、２０１８年３月１４日出願の「Ｄｅｃｏｄｅｒｓ  ｆｏｒ  Ａｎａｌｏｇ  Ｎｅｕｒｏｍｏｒｐｈｉｃ  Ｍｅｍｏｒｙ  ｉｎ  Ａｒｔｉｆｉｃｉａｌ  Ｎｅｕｒａｌ  Ｎｅｔｗｏｒｋ」と題された米国仮特許出願第６２／６４２，８８４号、及び、２０１８年５月２９日出願の「Ｄｅｃｏｄｅｒｓ  Ｆｏｒ  Ａｎａｌｏｇ  Ｎｅｕｒａｌ  Ｍｅｍｏｒｙ  Ｉｎ  Ｄｅｅｐ  Ｌｅａｒｎｉｎｇ  Ａｒｔｉｆｉｃｉａｌ  Ｎｅｕｒａｌ  Ｎｅｔｗｏｒｋ」と題された米国特許出願第１５／９９１，８９０号に対する優先権を主張する。
【０００２】
（発明の分野）
人工ニューラルネットワークにおけるベクトルマトリクス乗算（ＶＭＭ）アレイと共に使用するためのデコーダの多数の実施形態が開示される。
【背景技術】
【０００３】
人工ニューラルネットワークは、多数の入力に依存することができ、概ね未知である機能を推定する又は近似するために使用される生物学的ニューラルネットワーク（動物の中枢神経系、特に脳）を真似ている。人工ニューラルネットワークは、概して、メッセージを交換する相互接続した「ニューロン」の層を含む。
【０００４】
図１は、人工ニューラルネットワークを図示しており、ここで円は、入力又はニューロンの層を表す。接続（シナプスと呼ばれる）は、矢印によって表され、経験に基づいて調整され得る数値の重みを有する。これは、ニューラルネットワークが入力に適応できるようにし、学習できるようにする。典型的には、ニューラルネットワークは、複数の入力の層を含む。典型的には、１つ以上のニューロンの中間層、及びニューラルネットワークの出力を提供するニューロンの出力層が存在する。それぞれのレベルでニューロンは、シナプスから受信されたデータに基づいて個々に又は合わせて決定を行う。
【０００５】
高性能情報処理用の人工ニューラルネットワークの開発における主要な課題の１つは、適切なハードウェア技術の欠如である。実際には、実用ニューラルネットワークは、非常に多数のシナプスに頼り、ニューロン間の高い接続性、すなわち、非常に高度な計算的並行処理を可能にする。原理的には、このような複雑性は、デジタルスーパーコンピュータ又は専門化したグラフィック処理ユニットクラスタによって実現され得る。しかしながら、高コストに加え、これらのアプローチはまた、主として低精度のアナログ計算を実施するのではるかに少ないエネルギーしか消費しない生物学的ネットワークに比べてあまり良くないエネルギー効率に悩まされている。ＣＭＯＳアナログ回路は、人工ニューラルネットワークに使用されてきたが、ほとんどのＣＭＯＳ実装シナプス（CMOS-implemented synapses）は、多数のニューロン及びシナプスを考えると嵩高すぎていた。
【０００６】
出願人は以前に、参照により組み込まれる米国特許出願第１５／５９４，４３９号において、シナプスとして１つ以上の不揮発性メモリアレイを利用する人工（アナログ）ニューラルネットワークを開示した。不揮発性メモリアレイは、アナログニューロモーフィックメモリとして動作する。ニューラルネットワークデバイスは、第１の複数の入力を受信するように、かつそれから第１の複数の出力を生成するように構成された第１の複数のシナプス、及び第１の複数の出力を受信するように構成された第１の複数のニューロンを含む。第１の複数のシナプスは、複数のメモリセルを含み、メモリセルのそれぞれは、半導体基板内に形成された、間にチャネル領域が延在している離間したソース領域及びドレイン領域と、チャネル領域の第１の部分の上方に配設され、チャネル領域の第１の部分から絶縁された浮遊ゲートと、チャネル領域の第２の部分の上方に配設され、チャネル領域の第２の部分から絶縁された非浮遊ゲートと、を含む。複数のメモリセルのそれぞれは、浮遊ゲートの多くの電子に対応する重み値を記憶するように構成される。複数のメモリセルは、第１の複数の入力に、記憶された重み値を乗じて第１の複数の出力を生成するように構成される。
【０００７】
アナログニューロモーフィックメモリシステムに使用される各不揮発性メモリセルは、消去され、浮遊ゲート内に非常に特異的かつ正確な量の電荷を保持するようにプログラムされなければならない。例えば、各浮動ゲートはＮ個の異なる値のうちの１つを保持しなければならず、ここで、Ｎは、各セルによって示され得る異なる重みの数である。Ｎの例としては、１６、３２、及び６４を含む。
【０００８】
従来技術のデコード回路（ビット線デコーダ、ワード線デコーダ、制御ゲートデコーダ、ソース線デコーダ、及び消去ゲートデコーダなど）は、アナログニューロモーフィックメモリシステムにおけるＶＭＭと共に使用するのに好適ではない。この理由の１つは、ＶＭＭシステムでは、プログラム及び検証動作の検証部分（読み出し動作である）が単一の選択メモリセルで動作する一方で、読み出し動作がアレイ内の全てのメモリセルで動作することである。
【０００９】
必要とされるものは、アナログニューロモーフィックメモリシステムにおいてＶＭＭと共に使用するのに好適な改良されたデコード回路である。
【発明の概要】
【００１０】
人工ニューラルネットワークにおけるベクトルマトリクス乗算（ＶＭＭ）アレイと共に使用するための多数の実施形態が開示される。
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
【００３５】
【００３６】
【００３７】
【００３８】
【００３９】
【００４０】
【００４１】
【００４２】
【００４３】
【００４４】
【００４５】
【００４６】
【００４７】
【００４８】
【００４９】
【００５０】
【００５１】
【００５２】
【００５３】
【００５４】
【図面の簡単な説明】
【００５５】
【図１】人工ニューラルネットワークを示す図である。
【図２】従来の２ゲート不揮発性メモリセルの横断面図である。
【図３】従来の４ゲート不揮発性メモリセルの横断面図である。
【図４】従来の３ゲート不揮発性メモリセルの側面横断面図である。
【図５】別の従来の２ゲート不揮発性メモリセルの横断面図である。
【図６】不揮発性メモリアレイを利用する異なるレベルの例示的人口ニューラルネットワークを示す図である。
【図７】ベクトル乗算器マトリクスを示すブロック図である。
【図８】様々なレベルのベクトル乗算器マトリクスを示すブロック図である。
【図９】ベクトル乗算器マトリクスの一実施形態を示す。
【図１０】ベクトル乗算器マトリクスの別の実施形態を示す。
【図１１】ベクトル乗算器マトリクスの別の実施形態を示す。
【図１２】ベクトル乗算器マトリクスの別の実施形態を示す。
【図１３】ベクトル乗算器マトリクスの別の実施形態を示す。
【図１４】ベクトル乗算器マトリクスのためのビット線デコーダの一実施形態を示す。
【図１５】ベクトル乗算器マトリクスのためのビット線デコーダの別の実施形態を示す。
【図１６】ベクトル乗算器マトリクスのためのビット線デコーダの別の実施形態を示す。
【図１７】ベクトル乗算器マトリクスを動作させるためのシステムを示す。
【図１８】ベクトル乗算器マトリクスを動作させるための別のシステムを示す。
【図１９】ベクトル乗算器マトリクスを動作させるための別のシステムを示す。
【図２０】ベクトル乗算器マトリクスと共に使用するためのワード線ドライバの一実施形態を示す。
【図２１】ベクトル乗算器マトリクスと共に使用するためのワード線ドライバの別の実施形態を示す。
【図２２】ベクトル乗算器マトリクスと共に使用するためのワード線ドライバの別の実施形態を示す。
【図２３】ベクトル乗算器マトリクスと共に使用するためのワード線ドライバの別の実施形態を示す。
【図２４】ベクトル乗算器マトリクスと共に使用するためのワード線ドライバの別の実施形態を示す。
【図２５】ベクトル乗算器マトリクスと共に使用するためのワード線ドライバの別の実施形態を示す。
【図２６】ベクトル乗算器マトリクスと共に使用するためのワード線ドライバの別の実施形態を示す。
【図２７】ベクトル乗算器マトリクスと共に使用するためのソース線デコーダ回路を示す。
【図２８】ベクトル乗算器マトリクスと共に使用するためのワード線デコーダ回路、ソース線デコーダ回路、及び高電圧レベルシフタを示す。
【図２９】ベクトル乗算器マトリクスと共に使用するための消去ゲートデコーダ回路、制御ゲートデコーダ回路、ソース線デコーダ回路、及び高電圧レベルシフタを示す。
【図３０】ベクトル乗算器マトリクスと共に使用するためのワード線デコーダ回路を示す。
【図３１】ベクトル乗算器マトリクスと共に使用するための制御ゲートデコーダ回路を示す。
【図３２】ベクトル乗算器マトリクスと共に使用するための別の制御ゲートデコーダ回路を示す。
【図３３】ベクトル乗算器マトリクスと共に使用するための別の制御ゲートデコーダ回路を示す。
【図３４】ベクトル乗算器マトリクスにおけるワード線を制御するための電流電圧回路を示す。
【図３５】ベクトル乗算器マトリクスにおけるワード線を制御するための別の電流電圧回路を示す。
【図３６】ベクトル乗算器マトリクスにおける制御ゲート線を制御するための電流電圧回路を示す。
【図３７】ベクトル乗算器マトリクスにおける制御ゲートラインを制御するための別の電流電圧回路を示す。
【図３８】ベクトル乗算器マトリクスにおける制御ゲートラインを制御するための別の電流電圧回路を示す。
【図３９】ベクトル乗算器マトリクスにおけるワード線を制御するための別の電流電圧回路を示す。
【図４０】ベクトル乗算器マトリクスにおけるワード線を制御するための別の電流電圧回路を示す。
【図４１】ベクトル乗算器マトリクスにおけるワード線を制御するための別の電流電圧回路を示す。
【図４２】図９のベクトル乗算器マトリクスの動作電圧を示す。
【図４３】図１０のベクトル乗算器マトリクスの動作電圧を示す。
【図４４】図１１のベクトル乗算器マトリクスの動作電圧を示す。
【図４５】図１２のベクトル乗算器マトリクスの動作電圧を示す。
【発明を実施するための形態】
【００５６】
本発明の人工ニューラルネットワークは、ＣＭＯＳ技術及び不揮発性メモリアレイの組み合わせを利用する。
不揮発性メモリセル
【００５７】
デジタル不揮発性メモリは、周知である。例えば、米国特許第５，０２９，１３０号（「’１３０号特許」）は、スプリットゲート不揮発性メモリセルのアレイを開示し、あらゆる目的のために参照により本明細書に組み込まれる。このようなメモリセルを図２に示す。各メモリセル２１０は、半導体基板１２内に形成され、チャネル領域１８をその間に有するソース領域１４とドレイン領域１６と、を含む。浮遊ゲート２０は、チャネル領域１８の第１の部分の上方に形成され、チャネル領域１８の第１の部分から絶縁されて（かつチャネル領域１８の第１の部分導電性を制御して）おり、またソース領域１６の一部分の上方に形成される。ワード線端子２２（典型的には、ワード線に結合される）は、チャネル領域１８の第２の部分の上方に配設され、チャネル領域１８の第２の部分から絶縁され、（かつチャネル領域１８の第２の部分導電性を制御する）第１の部分と、浮遊ゲート２０の上方に、かつ上方でに延在する第２の部分と、を有する。浮遊ゲート２０及びワード線端子２２は、ゲート酸化物によって基板１２から絶縁される。ビット線２４はドレイン領域１６に結合される。
【００５８】
メモリセル２１０は、ワード線端子２２に高圧正電圧を印加することによって消去され（ここで電子は、浮遊ゲートから除去される）、それにより、ファウラーノルドハイムトンネリングによって浮遊ゲート２０からワード線端子２２まで中間絶縁体を通って浮遊ゲート２０の電子をトンネリングさせる。
【００５９】
メモリセル２１０は、ワード線端子２２に正電圧、及びソース１６に正電圧を印加することによってプログラムされる（ここで電子は、浮遊ゲートに印加される）。電子電流は、ソース１６からドレイン１４に向かって流れることになる。電子は、ワード線端子２２と浮遊ゲート２０との間の間隙に達すると、加速し発熱する。熱せられた電子のいくらかは、浮遊ゲート２０からの静電引力に起因してゲート酸化物２６を通って浮遊ゲート２０に注入される。
【００６０】
ドレイン１４及びワード線端子２２に正の読み出し電圧を印加する（ワード線端子下のチャネル領域をターンオンする）ことによって、メモリセル２１０が読み出される。浮遊ゲート２０が正に帯電する（すなわち、電子を消去し、ドレイン１６に正に結合する）場合、浮遊ゲート２０下のチャネル領域の部分は、次に同様にオンになり、電流は、チャネル領域１８を流れ、これは、消去された状態つまり「１」の状態として感知される。浮遊ゲート２０が負に帯電する（すなわち、電子でプログラムされる）場合、次に浮遊ゲート２０下のチャネル領域の部分は、ほとんど又は完全にオフになり、電流は、チャネル領域１８を流れず（又はわずかに流れる）、プログラムされた状態又は「０」の状態として検出される。
【００６１】
表１は、読み出し、消去及びプログラム動作を実行するためのメモリセル２１０の端子に印加され得る典型的な電圧範囲を示す。
表１：図２のフラッシュメモリセル２１０の動作
【表１】
2021517705.tif 000003
【００６２】
他のスプリットゲートメモリセル構成が知られている。例えば、図３は、ソース領域１４と、ドレイン領域１６と、チャネル領域１８の第１の部分の上方にある浮遊ゲート２０と、チャネル領域１８の第２の部分の上方にある選択ゲート２８（典型的には、ワード線に結合される）と、浮遊ゲート２０の上方にある制御ゲート２２と、及びソース領域１４の上方にある消去ゲート３０と、を備える４ゲートメモリセル３１０を示す。この構成は、米国特許第６，７４７，３１０号に記載され、この米国特許は、あらゆる目的のため参照により本明細書に組み込まれる。ここで、全てのゲートは、浮遊ゲート２０を除いて、非浮遊ゲートであり、それらは電圧源に電気的に接続される又は接続可能であることを意味する。プログラミングは、浮遊ゲート２０にそれ自体を注入するチャネル領域１８からの熱せられた電子によって示される。消去は、浮遊ゲート２０から消去ゲート３０へトンネリングする電子によって示される。
【００６３】
表２は、読み出し、消去及びプログラム動作を実行するためのメモリセル３１０の端子に印加され得る典型的な電圧範囲を示す。
表２：図３のフラッシュメモリセル３１０の動作
【表２】
2021517705.tif 000004
【００６４】
図４は、スプリットゲート３ゲートメモリセル４１０を示す。メモリセル４１０は、メモリセル４１０が別個の制御ゲートを有しないことを除いて、図３のメモリセル３１０と同一である。消去動作（消去ゲートを通しての消去）及び読み出し動作は、制御ゲートバイアスがないことを除いて、図３のものと同様である。プログラミング動作もまた、制御ゲートバイアスなしで行われるため、ソース線のプログラム電圧は、制御ゲートバイアスの不足を補償するためにより高い。
【００６５】
表３は、読み出し、消去及びプログラム動作を実行するためのメモリセル４１０の端子に印加され得る典型的な電圧範囲を示す。
表３：図４のフラッシュメモリセル４１０の動作
【表３】
2021517705.tif 000005
【００６６】
図５は、積層ゲートメモリセル５１０を示す。メモリセル５１０は、浮遊ゲート２０がチャネル領域１８の上方に延在し、制御ゲート２２が絶縁層によって分離された浮遊ゲート２０の上方に延在することを除いて、図２のメモリセル２１０と同様である。消去、プログラミング、及び読み出し動作は、メモリセル２１０について前述したものと同様の方法で動作する。
【００６７】
表４は、読み出し、消去及びプログラム動作を実行するためのメモリセル５１０の端子に印加され得る典型的な電圧範囲を示す。
表４：図５のフラッシュメモリセル５１０の動作
【表４】
2021517705.tif 000006
【００６８】
上記の人工ニューラルネットワークにおける不揮発性メモリセルのタイプのうちの１つを含むメモリアレイを利用するために、２つの修正が行われる。第１に、以下に更に説明されるように、アレイ内の他のメモリセルのメモリ状態に悪影響を与えずに各メモリセルを個々にプログラム、消去、及び読み出しすることができるように線を構成する。第２に、メモリセルの連続（アナログ）プログラミングを提供する。
【００６９】
具体的には、アレイ内の各メモリセルのメモリ状態（すなわち、浮遊ゲートの電荷）を、完全に消去された状態から完全にプログラムされた状態へ、独立して、かつ他のメモリセルの異常が最小で連続的に変更することができる。別の実施形態において、アレイ内の各メモリセルのメモリ状態（すなわち、浮遊ゲートの電荷）を、完全にプログラムされた状態から完全に消去された状態へ、及び逆もまた同様に、独立して、かつ他のメモリセルの異常が最小で連続的に変更することができる。このことは、セル記憶がアナログであるか、又は多数の別個の値（１６又は６４の異なる値など）のうちの１つを最低限記憶することができ、それは、メモリアレイ内の全てのセルの非常に正確、かつ個々の調整を可能にし、またメモリアレイを記憶に対して理想的にし、ニューラルネットワークのシナプシスの重みに微調整を加えることを意味する。
不揮発性メモリセルアレイを使用するニューラルネットワーク
【００７０】
図６は、不揮発性メモリアレイを利用するニューラルネットワークの非限定実施例を概念的に示す。この例は、顔認識アプリケーションのために不揮発性メモリアレイニューラルネットを使用するが、不揮発性メモリアレイベースのニューラルネットワークを使用して他の任意の適切なアプリケーションを実施することができる。
【００７１】
Ｓ０は入力であり、この例では、５ビット精度の３２×３２ピクセルＲＧＢ画像である（すなわち、各色Ｒ、Ｇ、及びＢにつき１つずつの３つの３２×３２ピクセルアレイ、各ピクセルが５ビット精度である）。Ｓ０からＣ１に行くシナプスＣＢ１は、異なる重みのセット及び共有される重みの両方を有し、入力画像を３×３ピクセルの重なり合うフィルタでスキャンし（カーネル）、１ピクセル（又はモデルによって決まるように２ピクセル以上）ずつフィルタをシフトする。具体的には、画像の３×３部分における９ピクセルの値（すなわち、フィルタ又はカーネルと呼ばれる）は、シナプスＣＢ１に提供され、それによってこれらの９個の入力値に適切な重みを乗じ、その乗算の出力の合計後、単一の出力値が決定され、特徴マップＣ１の層の１つのピクセルを生成するためにＣＢ１の第１のニューロンによって与えられる。３×３フィルタは次に右側に１ピクセルだけシフトされ（すなわち、３ピクセルの列を右側に追加し、左側で３ピクセルの列をドロップする）、そのため、この新しく位置づけられたフィルタの９ピクセル値が、シナプスＣＢ１に提供されるため、それらに同じ重みを乗じ、関連するニューロンによって第２の単一の出力値を決定する。このプロセスを、３×３フィルタが３２×３２ピクセル画像全体にわたって３色全て及び全てのビットについてスキャンするまで続ける（精度値）。プロセスは次に、層Ｃ１の特徴マップ全てが計算されるまで、異なる重みのセットを使用して繰り返されて、Ｃ１の異なる特徴マップを生成する。
【００７２】
Ｃ１において、本例では、それぞれ３０×３０ピクセルを有する１６個の特徴マップが存在する。各ピクセルは、入力とカーネルとの乗算から抽出された新しい特徴ピクセルであり、したがって、各特徴マップは、２次元アレイであり、したがってこの例では、シナプスＣＢ１は、２次元アレイの１６層を構成する（本明細書で言及されるニューロン層及びアレイは、必ずしも物理的関係ではなく論理的な関係であり、すなわち、アレイは必ずしも物理的な２次元アレイに配向されないことに留意する）。１６個の特徴マップのそれぞれは、フィルタスキャンに適用される１６個の異なるシナプス重みのセットの１つによって生成される。Ｃ１特徴マップは全て、境界同定など同じ画像特徴の異なる態様を対象とすることができる。例えば、第１のマップ（この第１のマップを生成するのに使用される全てのスキャンに共有される第１の重みセットを使用して生成される）は、円形エッジを識別することができ、第２のマップ（第１の重みセットと異なる第２の重みセットを使用して生成される）は、方形エッジ又は特定の特徴のアスペクト比などを識別することができる。
【００７３】
活性化関数Ｐ１（プーリング）は、Ｃ１からＳ１へ行く前に適用され、各特徴マップ中の連続する、重なり合わない２×２領域からの値をプールする。プーリング段階の目的は、平均して近隣の位置にすること（又はｍａｘ関数もまた使用され得る）、例えばエッジ位置の依存を低減すること、及び次の段階に行く前にデータサイズを低減することである。Ｓ１において、１６個の１５×１５特徴マップ（すなわち、１６個のそれぞれ１５×１５ピクセルの異なるアレイ）が存在する。Ｓ１からＣ２へ行くＣＢ２内のシナプス及び関連するニューロンは、Ｓ１内のマップを１ピクセルのフィルタシフトを使用して４×４フィルタでスキャンする。Ｃ２において、２２個の１２×１２特徴マップが存在する。活性化関数Ｐ２（プーリング）は、Ｃ２からＳ２へ行く前に適用され、各特徴マップ中の連続する、重なり合わない２×２領域からの値をプールする。Ｓ２において、２２個の６×６特徴マップが存在する。活性化関数は、Ｓ２からＣ３へ行くシナプスＣＢ３で適用され、ここでＣ３内の全てのニューロンはＳ２内の全てのマップに接続する。Ｃ３において、６４個のニューロンが存在する。Ｃ３から出力Ｓ３へ行くシナプスＣＢ４は、Ｓ３をＣ３と完全に接続する。Ｓ３における出力は、１０個のニューロンを含み、ここで最も高い出力ニューロンは、クラスを決定する。この出力は、例えば、元の画像の内容の同定又は分類を示すことができる。
【００７４】
シナプスの各レベルは、不揮発性メモリセルのアレイ又はアレイの一部を使用して実行される。図７は、不揮発性メモリセルを含み、入力層と次の層との間のシナプスとして利用されるベクトルマトリクス乗算（ＶＭＭ）アレイのブロック図である。具体的には、ＶＭＭ３２は、不揮発性メモリセルのアレイ３３、消去ゲート及びワード線ゲートデコーダ３４、制御ゲートデコーダ３５、ビット線デコーダ３６、並びにソース線デコーダ３７を含み、それらのデコーダはメモリアレイ３３に対する入力をデコードする。この例におけるソース線デコーダ３７はまた、メモリセルアレイの出力をデコードする。あるいは、ビット線デコーダ３６は、メモリアレイの出力をデコードすることができる。メモリアレイは、２つの目的を果たす。第１に、ＶＭＭにより使用される重みを記憶する。第２に、メモリアレイは、効果的に、入力に、メモリアレイに記憶された重みを乗じ、それを出力線（ソース線またはビット線）ごとに加算して出力を生成し、これは、次の層への入力又は最後の層への入力になる。乗算及び加算関数を実行することによって、メモリアレイは、別個の乗算及び加算論理回路の必要性をなくし、また、その場でのメモリ計算のために電力効率も良い。
【００７５】
メモリアレイの出力は差動加算器（加算オペアンプなど）３８に供給され、差動加算器はメモリセルアレイの出力を合計してその畳み込み用の単一の値を生成する。差動加算器は、正の入力で正の重みと負の重みとの合計を実現するようなものである。合計された出力値は、次に出力を整流する活性化関数回路３９に供給される。活性化関数には、シグモイド、ｔａｎｈ、又はＲｅＬＵ関数が含まれ得る。整流された出力値は、次の層（例えば上の説明ではＣ１）として特徴マップの要素になり、次いで、次のシナプスに適用されて次の特徴マップ層又は最後の層を生成する。したがって、この例では、メモリアレイは、複数のシナプスを構成し（ニューロンの前の層から、又は画像データベースなどの入力層から入力を受信する）、加算オペアンプ３８及び活性化関数回路３９は、複数のニューロンを構成する。
【００７６】
図８は、様々なレベルのＶＭＭのブロック図である。図１４に示されるように、入力は、デジタルアナログ変換器３１によってデジタルからアナログに変換され、入力ＶＭＭ３２ａに提供される。入力ＶＭＭ３２ａによって生成された出力は、次のＶＭＭ（隠しレベル１）３２ｂへの入力として提供され、ＶＭＭ（隠しレベル１）３２ｂは、同様にして、次のＶＭＭ（隠しレベル２）３２ｂへの入力として提供される出力を生成する、出力を生成する、などとなる。ＶＭＭの３２の様々な層は、畳み込みニューラルネットワーク（convolutional neural network、ＣＮＮ）のシナプス及びニューロンの異なる層として機能する。各ＶＭＭは、スタンドアローンの不揮発性メモリアレイであり得、又は複数のＶＭＭは、同じ不揮発性メモリアレイの異なる部分を利用することができ、又は複数のＶＭＭは、同じ不揮発性メモリアレイの重なり合う部分を利用することができる。図８に示される例は、５つの層（３２ａ、３２ｂ、３２ｃ、３２ｄ、３２ｅ）：１つの入力層（３２ａ）、２つの隠れ層（３２ｂ、３２ｃ）、及び２つの完全に接続された層（３２ｄ、３２ｅ）を含む。当業者であれば、これは単なる例示であり、代わりにシステムが２つを超える隠れ層及び２つを超える完全に接続された層を備え得ることを理解するであろう。
ベクトルマトリクス乗算（ＶＭＭ）アレイ
【００７７】
図９は、図２に示されるタイプのメモリセルに特に適したニューロンＶＭＭ９００を示し、入力層と次の層との間のシナプス及びニューロンの一部として利用される。ＶＭＭ９００は、不揮発性メモリセルのメモリアレイ９０３、基準アレイ９０１、及び基準アレイ９０２を備える。基準アレイ９０１及び９０２は、端子ＢＬＲ０〜３内に流れ込む電流入力を電圧入力ＷＬ０〜３に変換する役割を果たす。図示の基準アレイ９０１及び９０２は、列方向にある。一般に、基準アレイ方向は入力線に直交する。実際には、基準メモリセルは、マルチプレクサ（１つのマルチプレクサ及び基準ビット線をバイアスするための１つのカスコードトランジスタＶＢＬＲを含むマルチプレクサ９１４）を介して接続されたダイオードであり、電流入力はそれらのに流れ込む。基準セルは、標的基準レベルに調整される。
【００７８】
メモリアレイ９０３は、２つの目的を果たす。第１に、ＶＭＭ９００により使用される重みを記憶する。第２に、メモリアレイ９０３は、入力（端子ＢＬＲ０〜３に提供される電流入力であって、基準アレイ９０１及び９０２がこれらの電流入力を入力電圧に変換してワード線ＷＬ０〜３に供給する）にメモリアレイに記憶された重みを有効に乗算して、出力を生成し、これは次の層への入力又は最終の層への入力となる。乗算関数を実行することによって、メモリアレイは、別個の乗算論理回路の必要性をなくし、また電力効率も良い。ここで、電圧入力はワード線に提供され、出力は読み出し（推論）動作中にビット線に現れる。ビット線の電流は、ビット線に接続されたメモリセルからの全ての電流の合計関数を実行する。
【００７９】
図４２は、ＶＭＭ９００の動作電圧を示す。表中の列は、選択セルのワード線、非選択セルのワード線、選択セルのビット線、非選択セルのビット線、選択セルのソース線、及び非選択セルのソース線に印加された電圧を示す。行は、読み出し、消去、及びプログラムの動作を示す。
【００８０】
図１０は、図２に示されるタイプのメモリセルに特に適したニューロンＶＭＭ１０００を示し、入力層と次の層との間のシナプス及びニューロンの一部として利用される。ＶＭＭ１０００は、不揮発性メモリセルのメモリアレイ１００３、基準アレイ１００１、及び基準アレイ１００２を備える。ＶＭＭ１０００は、ＶＭＭ１０００においてワード線が垂直方向に延びることを除いて、ＶＭＭ９００と同様である。２つの基準アレイ１００１（頂部で、偶数行の電圧への基準変換入力電流を提供する）及び１００２（底部で、奇数行の電圧への基準変換入力電流を提供する）が存在する。ここで、入力はワード線に提供され、出力は読み出し動作中にソース線に現れる。ソース線の電流は、ソース線に接続されたメモリセルからの全ての電流の合計関数を実行する。
【００８１】
図４３は、ＶＭＭ１０００の動作電圧を示す。表中の列は、選択セルのワード線、非選択セルのワード線、選択セルのビット線、非選択セルのビット線、選択セルのソース線、及び非選択セルのソース線に印加された電圧を示す。行は、読み出し、消去、及びプログラムの動作を示す。
【００８２】
図１１は、図３に示されるタイプのメモリセルに特に適したニューロンＶＭＭ１１００を示し、入力層と次の層との間のシナプス及びニューロンの一部として利用される。ＶＭＭ１１００は、不揮発性メモリセルのメモリアレイ１１０１、基準アレイ１１０２（偶数行の入力電圧への基準変換入力電流を提供する）、及び基準アレイ１１０３（奇数行の入力電圧への基準変換入力電流を提供する）を備える。ＶＭＭ１１００は、ＶＭＭ１１００を除きＶＭＭ９００と同様である。ＶＭＭ１１００は、メモリセルの行の制御ゲートに結合された制御線１１０６、及びメモリセルの隣接する行の消去ゲートに結合された制御線１１０７を更に備える。ここで、ワード線、制御ゲート線、消去ゲート線は同じ方向である。ＶＭＭは、選択された基準メモリセル及びスイッチ１１０５（ｍｕｘ  １１１４の一部）のビット線コンタクトに選択的に結合する基準ビット線選択トランジスタ１１０４（ｍｕｘ  １１１４の一部）を更に備え、このビット線選択トランジスタ１１０４は、特定の選択された基準メモリセルのために、基準ビット線を制御線１１０６に選択的に結合する。ここで、入力は（メモリアレイ１１０１の）ワード線に提供され、出力は読み出し動作中にビット線１１０９などのビット線に現れる。ビット線の電流は、ビット線に接続されたメモリセルからの全ての電流の合計関数を実行する。
【００８３】
図４４は、ＶＭＭ１１００の動作電圧を示す。表中の列は、選択セルのワード線、非選択セルのワード線、選択セルのビット線、非選択セルのビット線、選択セルの制御ゲート、選択セルと同じセクタ内の非選択セルの制御ゲート、選択セルとは異なるセクタ内の非選択セルの制御ゲート、選択セルの消去ゲート、非選択セルの消去ゲート、選択セルのソース線、及び非選択セルのソース線の電圧を示す。行は、読み出し、消去、及びプログラムの動作を示す。
【００８４】
図１２は、図３に示されるタイプのメモリセルに特に適したニューロンＶＭＭ１２００を示し、入力層と次の層との間のシナプス及びニューロンの一部として利用される。ＶＭＭ１２００は、ＶＭＭ１２００で、消去ゲート線１２０１などの消去ゲート線が垂直方向に延びることを除いて、ＶＭＭ１１００と同様である。ここで、入力はワード線に提供され、出力はソース線に現れる。ビット線の電流は、ビット線に接続されたメモリセルからの全ての電流の合計関数を実行する。
【００８５】
図４５は、ＶＭＭ１２００の動作電圧を示す。表中の列は、選択セルのワード線、非選択セルのワード線、選択セルのビット線、非選択セルのビット線、選択セルの制御ゲート、選択セルと同じセクタ内の非選択セルの制御ゲート、選択セルとは異なるセクタ内の非選択セルの制御ゲート、選択セルの消去ゲート、非選択セルの消去ゲート、選択セルのソース線、及び非選択セルのソース線の電圧を示す。行は、読み出し、消去、及びプログラムの動作を示す。
【００８６】
図１３は、図３に示されるタイプのメモリセルに特に適したニューロンＶＭＭ１３００を示し、入力層と次の層との間のシナプス及びニューロンの一部として利用される。ＶＭＭ１３００は、不揮発性メモリセルのメモリアレイ１３０１、及び基準アレイ１３０２（アレイの頂部で）を備える。あるいは、別の基準アレイが、図１０のものと同様に、底部に位置することができる。他の点では、ＶＭＭ１３００は、ＶＭＭ１３００で、制御ゲート線１３０３などの制御ゲート線が垂直方向に延び（したがって、行方向の基準アレイ１３０２が入力制御ゲート線に直交する）、消去ゲート線１３０４などの消去ゲート線が水平方向に延びることを除いて、ＶＭＭ１２００と同様である。ここで、入力は制御ゲート線に提供され、出力はソース線に現れる。一実施形態では、偶数行のみが使用され、別の実施形態では、奇数行のみが使用される。ソース線の電流は、ソース線に接続されたメモリセルからの全ての電流の合計関数を実行する。
【００８７】
ニューラルネットワークについて本明細書に記載されるように、フラッシュセルは、サブ閾値領域で動作するように構成されることが好ましい。
【００８８】
本明細書に記載されたメモリセルは、弱反転にバイアスされる。
Ｉｄｓ＝Ｉｏ*ｅ(Vg-Vth)/kVt＝ｗ*Ｉｏ*ｅ(Vg)/kVt
ｗ＝ｅ(-Vth)/kVt
【００８９】
入力電流を入力電圧に変換するためにメモリセルを使用するＩーＶログ変換器について：
Ｖｇ＝ｋ*Ｖｔ*ｌｏｇ［Ｉｄｓ／ｗｐ*Ｉｏ］
【００９０】
ベクトルマトリクス乗算器ＶＭＭとして使用されるメモリアレイについて、出力電流は以下である：
Ｉｏｕｔ＝ｗａ*Ｉｏ*ｅ(Vg)/kVt、すなわち
Ｉｏｕｔ＝（ｗａ／ｗｐ）*Ｉｉｎ＝Ｗ*Ｉｉｎ
Ｗ＝ｅ(Vthp-Vtha)/kVt
【００９１】
ワード線又は制御ゲートは、入力電圧に対するメモリセルの入力として使用することができる。
【００９２】
あるいは、フラッシュメモリセルは、線形領域で動作するように構成することができる。
Ｉｄｓ＝β*（Ｖｇｓ−Ｖｔｈ）*Ｖｄｓ；β＝ｕ*Ｃｏｘ*Ｗ／Ｌ
Ｗ  α（Ｖｇｓ−Ｖｔｈ）
【００９３】
Ｉ−Ｖ線形変換器では、線形領域で動作するメモリセルを使用して、入力／出力電流を入力／出力電圧に線形に変換することができる。
【００９４】
ＥＳＦベクトルマトリクス乗算器の他の実施形態は、参照により本明細書に組み込まれる米国特許出願第１５／８２６，３４５号に記載されているとおりである。ソース線又はビット線は、ニューロン出力（電流和出力）として使用することができる。
【００９５】
図１４は、ビット線デコーダ回路１４００の一実施形態を示す。ビット線デコーダ回路１４００は、列デコーダ１４０２及びアナログニューロモーフィックニューロン（「ＡＮＮ」）列デコーダ１４０３を備え、これらの各々はＶＭＭアレイ１４０１に結合される。ＶＭＭアレイは、先に論じたＶＭＭ設計（ＶＭＭ９００、１０００、１１００、１２００、及び１３００など）又は他のＶＭＭ設計のうちのいずれかに基づくことができる。
【００９６】
アナログニューロモーフィックシステムによる１つの課題は、システムが（読み出し動作を伴う）プログラム及び検証を行うことができなければならず、アレイ内の全てのセルが選択され読み出されるＡＮＮ読み出しを実行することができなければならないことである。換言すれば、ビット線デコーダは、場合によっては１つのビット線のみを選択しなければならならず、他の例では全てのビット線を選択しなければならない。
【００９７】
ビット線デコーダ回路１４００は、この目的を達成する。列デコーダ１４０２は、従来の列デコーダ（プログラム及び消去、又はＰＥ、デコード経路）であり、プログラム及びプログラム検証（感知動作）などの個々のビット線を選択するために使用することができる。列デコーダ１４０２の出力は、プログラム、ＰＥ検証、及び消去を制御するためのプログラム／消去（ＰＥ）列ドライバ回路に結合される（図１４には示されていない）。ＡＮＮ列デコーダ１４０３は、一度に全てのビット線での読み出し動作を可能にするように具体的に設計された列デコーダである。ＡＮＮ列デコーダ１４０３は、ビット線（ここではＢＬ０）に結合された例示的な選択トランジスタ１４０５及び出力回路（例えば、ｔａｎｈ、シグモイド、ＲｅＬＵなどの電流加算器及び活性化関数）１４０６を備える。同じデバイスのセットが、他のビット線の各々に取り付けられる。選択トランジスタ１４０５などの選択トランジスタの全ては、選択線１４０４に結合される。ＡＮＮ読み出し動作中、選択線１４０４が有効にされ、選択トランジスタ１４０５などの選択トランジスタの各々がオンになり、次いで、各ビット線からの電流が回路１４０６及び出力などの出力回路によって受信される。
【００９８】
図１５は、ビット線デコーダ回路１５００の一実施形態を示す。ビット線デコーダ回路１５００は、ＶＭＭアレイ１５０１に結合される。ＶＭＭアレイは、先に論じたＶＭＭ設計（ＶＭＭ９００、１０００、１１００、１２００、及び１３００など）又は他のＶＭＭ設計のうちのいずれかに基づくことができる。
【００９９】
選択トランジスタ１５０２及び１５０３は、一対の相補的制御信号（Ｖ０及びＶＢ＿０）によって制御され、ビット線（ＢＬ０）に結合される。選択トランジスタ１５０４及び１５０５は、別の対の相補的制御信号（Ｖ１及びＶＢ＿１）によって制御され、別のビット線（ＢＬ１）に結合される。選択トランジスタ１５０２及び１５０４は、プログラミングを有効にするために同じ出力に結合され、選択トランジスタ１５０３及び１５０５は、禁止プログラミングのためなどの同じ出力に結合される。トランジスタ１５０２／１５０３／１５０４／１５０５の出力線（プログラム及び消去ＰＥデコード経路）は、プログラム、ＰＥ検証、及び消去（図示せず）を制御するためのＰＥ列ドライバ回路に結合されるようなものである。
【０１００】
選択トランジスタ１５０６は、ビット線（ＢＬ０）に結合され、出力及び活性化関数回路１５０７（例えば、ｔａｎｈ、シグモイド、ＲｅＬＵなどの電流加算及び活性化関数）に結合される。選択トランジスタ１５０６は制御線１５０８によって制御される。
【０１０１】
ＢＬ０のみが活性化されると、制御線１５０８はデアサートされ、信号Ｖ０はアサートされ、したがってＢＬ０のみを読み取る。ＡＮＮ読み出し動作中に、制御線１５０８がアサートされ、選択トランジスタ１５０６及び同様のトランジスタがオンにされ、全てのビット線は、全てのニューロン処理のために読み出される。
【０１０２】
図１６は、ビット線デコーダ回路１６００の一実施形態を示す。ビット線デコーダ回路１６００は、ＶＭＭアレイ１６０１に結合される。ＶＭＭアレイは、先に論じたＶＭＭ設計（ＶＭＭ９００、１０００、１１００、１２００、及び１３００など）又は他のＶＭＭ設計のうちのいずれかに基づくことができる。
【０１０３】
選択トランジスタ１６０１は、ビット線（ＢＬ０）に結合され、出力及び活性化関数回路１６０３に結合される。選択トランジスタ１６０２は、ビット線（ＢＬ０）及び共通出力（ＰＥデコード経路）に結合される。
【０１０４】
ＢＬ０のみが活性化されると、選択トランジスタ１６０２が活性化され、ＢＬ０が共通出力に取り付けられる。ＡＮＮ読み出し動作中、選択トランジスタ１６０１及び同様のトランジスタがオンにされ、全てのビット線が読み出される。
【０１０５】
図１４、１５及び１６のデコードに関して、非選択トランジスタについては、トランジスタ漏れがメモリセル性能に影響を及ぼすことを低減するために、負バイアスを与えることができる。あるいは、アレイがＡＮＮ動作中である間に、ＰＥデコード経路に負バイアスを与えることができる。負バイアスは、−０．１Ｖ〜−０．５Ｖ以上であり得る。
【０１０６】
図１７は、ＶＭＮ１７００を示す。ＶＭＭシステム１７００は、ＶＭＭアレイ１７０１及び基準アレイ１７２０（これは、ＶＭＭ９００、１０００、１１００、１２００、及び１３００、又は他のＶＭＭ設計など、前述のＶＭＭ設計のいずれかに基づくことができる）、低電圧行デコーダ１７０２、高電圧行デコーダ１７０３、参照セル低電圧列デコーダ１７０４（列方向の基準アレイのために示され、行方向に変換を出力するための入力を提供することを意味する）、ビット線ＰＥドライバ１７１２、ビット線マルチプレクサ１７０６、活性化関数回路及び加算器１７０７、制御論理１７０５、及びアナログバイアス回路１７０８を備える。
【０１０７】
図示のように、基準セル低電圧列デコーダ１７０４は、列方向の基準アレイ１７２０のためにあり、行方向に変換を出力するための入力を提供することを意味する。基準アレイが行方向にある場合、基準デコーダは、アレイの頂部及び／又は底部で行われ、列方向に変換を出力するための入力を提供する必要がある。
【０１０８】
低電圧行デコーダ１７０２は、読み出し及びプログラム動作のためのバイアス電圧を提供し、高電圧行デコーダ１７０３のデコード信号を提供する。高電圧行デコーダ１７０３は、プログラム及び消去動作のための高電圧バイアス信号を提供する。参照セル低電圧列デコーダ１７０４は、参照セルのデコード関数を提供する。ビット線ＰＥドライバ１７１２は、プログラム、検証、及び消去におけるビット線の制御関数を提供する。バイアス回路１７０５は、様々なプログラム、消去、プログラム検証、及び読み出し動作に必要な複数の電圧を提供する共有バイアスブロックである。
【０１０９】
図１８は、ＶＭＭシステム１８００を示す。ＶＭＭシステム１８００は、ＶＭＭシステム１８００が、赤色アレイ１８０１、ビット線ＰＥドライバＢＬＤＲＶ１８０２、高電圧列デコーダ１８０３、ＮＶＲセクタ１８０４、及び基準アレイ１８２０を更に備えることを除いて、ＶＭＭシステム１７００と同様である。高電圧列デコーダ１８０３は、垂直デコード線の高電圧バイアスを提供する。赤色アレイ１８０２は、欠陥のあるアレイ部分を置き換えるためのアレイ冗長性を提供する。ＮＶＲ（不揮発性レジスタ別名情報セクタ）セクタ１８０４は、ユーザ情報、デバイスＩＤ、パスワード、セキュリティキー、トリムビット、構成ビット、製造情報などを記憶するために使用されるアレイセクタであるセクタである。
【０１１０】
図１９は、ＶＭＭシステム１９００を示す。ＶＭＭシステム１９００は、ＶＭＭシステム１９００が参照システム１９９９を更に備えることを除いて、ＶＭＭシステム１８００と同様である。基準システム１９９９は、基準アレイ１９０１、基準アレイ低電圧行デコーダ１９０２、基準アレイ高電圧行デコーダ１９０３、及び基準アレイ低電圧列デコーダ１９０４を備える。基準システムは、複数のＶＭＭシステムにわたって共有することができる。ＶＭＭシステムは、ＮＶＲセクタ１９０５を更に備える。
【０１１１】
基準アレイ低電圧行デコーダ１９０２は、基準アレイ１９０１を伴う読み出し及びプログラミング動作のためのバイアス電圧を提供し、基準アレイ高電圧行デコーダ１９０３のデコード信号も提供する。基準アレイ高電圧行デコーダ１９０３は、基準アレイ１９０１を伴うプログラム及び動作のための高電圧バイアスを提供する。基準アレイ低電圧列デコーダ１９０４は、基準アレイ１９０１のデコード関数を提供する。基準アレイ１９０１は、プログラム検証のための基準ターゲット又はセルマージンを提供する（辺縁セルを探索する）ようなものである。
【０１１２】
図２０は、ワード線ドライバ２０００を示す。ワード線ドライバ２０００は、ワード線（本明細書に示される例示的なワード線ＷＬ０、ＷＬ１、ＷＬ２、及びＷＬ３など）を選択し、そのワード線にバイアス電圧を提供する。各ワード線は、制御線２００１によって制御される選択ｉｓｏ（絶縁）トランジスタ２００２などの選択トランジスタに取り付けられる。ｉｓｏトランジスタ２００２は、ワード線デコードトランジスタから消去（例えば、８〜１２Ｖ）などの高電圧を絶縁するために使用され、これはＩＯトランジスタ（例えば、１．８Ｖ、３．３Ｖ）で実装することができる。ここで、任意の動作中に、制御線２００１が活性化され、ｉｓｏトランジスタ２００２を選択するのに類似した全ての選択トランジスタがオンにされる。例示的バイアストランジスタ２００３（ワード線デコード回路の一部）は、ワード線を第１のバイアス電圧（３Ｖなど）に選択的に結合させ、例示的なバイアストランジスタ２００４（ワード線デコード回路の一部）は、ワード線を第２のバイアス電圧（第１のバイアス電圧より低く、接地を含み、間のバイアスであり、非使用メモリ行からの漏れを低減するための負電圧バイアスである）に選択的に結合させた。ＡＮＮ読み出し動作中、全ての使用ワード線が選択され、第１のバイアス電圧に結び付けられる。全ての非使用ワード線は、第２のバイアス電圧に結び付けられる。プログラム動作などの他の動作中に、一方のワード線のみが選択され、他方のワード線が第２のバイアス電圧に結び付けられるまで選択され、これは、アレイ漏れを低減するために負バイアス（例えば、−０．３〜−０．５Ｖ以上）であり得る。
【０１１３】
図２１は、ワード線ドライバ２１００を示す。ワード線ドライバ２１００は、バイアストランジスタ２１０３などの頂部トランジスタがバイアス電圧に個別に結合され得ることを除いて、ワード線ドライバ２０００と同様であり、このようなトランジスタは全てワード線ドライバ２０００内のように共に結び付けられない。これにより、全てのワード線は、同時に異なる独立した電圧を同時に有することが可能になる。
【０１１４】
図２２は、ワード線ドライバ２２００を示す。ワード線ドライバ２２００は、バイアストランジスタ２１０３及び２１０４がデコーダ回路２２０１及びインバータ２２０２に結合されることを除いて、ワード線ドライバ２１００と同様である。したがって、図２２は、ワード線ドライバ２２００内のデコードサブ回路２２０３を示す。
【０１１５】
図２３は、ワード線ドライバ２３００を示す。ワード線ドライバ２３００は、バイアストランジスタ２１０３及び２１０４がシフトレジスタ２３０１のステージ２３０２の出力に結合されることを除いて、ワード線ドライバ２１００と同様である。シフトレジスタ１３０１は、データのシリアルシフト（レジスタをシリアル計時する）によって、データパターンのシフトに応じて１つ以上の行が同時に有効になることを可能にするなど、各列を独立して制御することを可能にする。
【０１１６】
図２４は、ワード線ドライバ２４００を示す。ワード線ドライバ２４００は、各選択トランジスタがコンデンサ２４０３などのコンデンサに更に結合されることを除いて、ワード線ドライバ２０００と同様である。コンデンサ２４０３は、トランジスタ２４０１によって線２４４０の電圧をサンプリングするためにトランジスタ２４０１によって有効にされた、動作の開始時のワード線にプリチャージ又はバイアスを提供することができる。コンデンサ２４０３は、各ワード線に対する入力電圧をサンプリング及び保持するように作用する（Ｓ／Ｈ）。トランジスタ２４０１は、ＶＭＭアレイのＡＮＮ動作（アレイ電流加算器及び活性化関数）中にオフであり、Ｓ／Ｈコンデンサの電圧がワード線の（浮遊）電圧源として機能することを意味する。あるいは、コンデンサ２４０３は、メモリアレイからのワード線容量によって提供され得る。
【０１１７】
図２５は、ワード線ドライバ２５００を示す。ワード線ドライバ２５００は、バイアストランジスタ２５０１及び２５０２がそれぞれスイッチ２５０３及び２５０４に接続されることを除いて、前述のワード線ドライバと同様である。スイッチ２５０３は、ｏｐａ（演算増幅器）２５０５及びスイッチ２５０４の出力を受信し、スイッチ２５０４は、ｏｐａ２５０５の負入力に基準入力を提供し、これにより、ｏｐａ２５０５、トランジスタ２５０１、スイッチ２５０３及び２５０４によって提供された閉ループの作用により、コンデンサ２４０３によって記憶された電圧を本質的に提供する。このようにして、スイッチ２５０３及び２５０４が閉じられると、入力２５０６の電圧がトランジスタ２５０１によってコンデンサ２４０３に重畳される。あるいは、コンデンサ２４０３は、メモリアレイからのワード線容量によって提供され得る。
【０１１８】
図２６は、ワード線ドライバを示す。ワード線ドライバ２６００は、電圧をワード線ＷＬ０に駆動するためにコンデンサ２６０４の電圧の電圧バッファとして作用する増幅器２６０１の追加を除いて、前述したワード線ドライバと同様であり、Ｓ／Ｈコンデンサの電圧がワード線のための（浮遊）電圧源として機能することを意味する。これは、例えば、ワード線とワード線の結合がコンデンサの電圧に影響を及ぼすことを回避するためである。
【０１１９】
図２７は、高電圧ソース線デコーダ回路２７００を表す。高電圧ソース線デコーダ回路は、図示のように構成されたトランジスタ２７０１、２７０２及び２７０３を備える。トランジスタ２７０３は、ソース線を低電圧に選択解除するために使用される。トランジスタ２７０２は、高電圧をアレイのソース線に駆動するために使用され、トランジスタ２７０１はソース線の電圧を監視するために使用される。トランジスタ２７０２、２７０１及びドライバ回路（例えば、ｏｐａ）は、ＰＶＴ（プロセス、電圧、温度）及び変動電流負荷条件を維持するために、閉ループ方式（力／感知）で構成される。ＳＬＥ（駆動ソース線ノード）及びＳＬＢ（監視されたソース線ノード）は、ソース線の一方の端部にあり得る。あるいは、ＳＬＥは、ソース線の一方の端部にあり、ＳＬＮが他方の端部にあり得る。
【０１２０】
図２８は、図２に示されるタイプのメモリセルと共に使用するのに適切である、ワード線デコーダ回路２８０１、ソース線デコーダ回路２８０４及び高電圧レベルシフタ２８０８を備えるＶＭＭ高電圧デコード回路を示す。
【０１２１】
ワード線デコーダ回路２８０１は、図示のように構成された、ＰＭＯＳ選択トランジスタ２８０２（信号ＨＶＯ＿Ｂによって制御される）及びＮＭＯＳ選択トランジスタ２８０３（信号ＨＶＯ＿Ｂによって制御される）を備える。
【０１２２】
ソース線デコーダ回路２８０４は、ＮＭＯＳ監視トランジスタ２８０５（信号ＨＶＯによって制御される）と、駆動トランジスタ２８０６（信号ＨＶＯによって制御される）と、図示のように構成された（信号ＨＶＯ＿Ｂによって制御される）トランジスタ２８０７を備える。
【０１２３】
高電圧レベルシフタ２８０８は、有効な信号ＥＮを受信し、高電圧信号ＨＶ及びその補体ＨＶＯ＿Ｂを出力する。
【０１２４】
図２９は、図３に示されるタイプのメモリセルと共に使用するのに適切である、消去ゲートデコーダ回路２９０１、制御ゲートデコーダ回路２９０４、ソース線デコーダ回路２９０７及び高電圧レベルシフタ２９１１を備えるＶＭＭ高電圧デコード回路を示す。
【０１２５】
消去ゲートデコーダ回路２９０１及び制御ゲートデコーダ回路２９０４は、図２８のワード線デコーダ回路２８０１と同じ設計を使用する。
【０１２６】
ソース線デコーダ回路２９０７は、図２８のソース線デコーダ回路２８０４と同じ設計を使用する。
【０１２７】
高電圧レベルシフタ２９１１は、図２８の高電圧レベルシフタ２８０８と同じ設計を使用する。
【０１２８】
図３０は、例示的なワード線ＷＬ０、ＷＬ１、ＷＬ２、及びＷＬ３のワード線デコーダ３００を示す。例示的なワード線ＷＬ０は、プルアップトランジスタ３００１及びプルダウントランジスタ３００２に結合される。プルアップトランジスタ３００１が活性化されると、ＷＬ０が有効になる。プルダウントランジスタ３００２が活性化されると、ＷＬ０は無効にされる。図３０の関数は、絶縁トランジスタを有さない図２１と同様である。
【０１２９】
図３１は、例示的な制御ゲート線ＣＧ０、ＣＧ１、ＣＧ２、及びＣＧ３の制御ゲートデコーダ３１００を示す。例示的な制御ゲート線ＣＧ０は、プルアップトランジスタ３１０１及びプルダウントランジスタ３１０２に結合される。プルアップトランジスタ３１０１が活性化されると、ＣＧ０が有効にされる。プルダウントランジスタ３１０２が活性化されると、ＣＧ０は無効にされる。図３１の選択及び選択解除関数は、制御ゲートの図３０の選択及び選択関数と同様である。
【０１３０】
図３２は、例示的な制御ゲート線ＣＧ０、ＣＧ１、ＣＧ２、及びＣＧ３の制御ゲートデコーダ３２００を示す。制御ゲートデコーダ３２００は、制御ゲートデコーダ３２００が各制御ゲート線に結合されたコンデンサ３２０３などのコンデンサを含むことを除いて、制御ゲートデコーダ３１００と同様である。これらのサンプルアンドホールド（Ｓ／Ｈ）コンデンサは、動作前に各制御ゲート線にプリチャージバイアスを提供することができ、Ｓ／Ｈコンデンサの電圧が制御ゲート線の（浮遊）電圧源として機能することを意味する。Ｓ／Ｈコンデンサは、メモリセルからの制御ゲート容量によって提供され得る。
【０１３１】
図３３は、例示的な制御ゲート線ＣＧ０、ＣＧ１、ＣＧ２、及びＣＧ３の制御ゲートデコーダ３３００を示す。制御ゲートデコーダ３３００は、制御ゲートデコーダ３３００がバッファ３３０１（ｏｐａなど）を更に備えることを除いて、制御ゲートデコーダ３２００と同様である。
【０１３２】
図３４は、電流電圧回路３４００を示す。回路は、構成されたダイオード接続基準セル回路３４５０及びサンプルアンドホールド回路３４６０を備える。回路３４５０は、入力電流源３４０１、ＮＭＯＳトランジスタ３４０２、カスコーディングバイアストランジスタ３４０３、及び基準メモリセル３４０４を備える。サンプルアンドホールド回路は、スイッチ３４０５及びＳ／Ｈコンデンサ３４０６からなる。メモリ３４０４は、ワード線を供給するためなど、入力電流を電圧に変換するために、ビット線のバイアスを有するダイオード接続構成でバイアスされる。
【０１３３】
図３５は、電流電圧回路３５００を示しており、電流電圧回路３５００は、電流電圧回路３４００と同様であるが、それにＳ／Ｈコンデンサの後に増幅器３５０１を追加している。電流電圧回路３５００は、構成されたダイオード接続基準セル回路３５５０、サンプルアンドホールド回路３４７０、及び増幅器ステージ３５６２を備える。
【０１３４】
図３６は、ダイオード接続構成における制御ゲートの電流電圧回路３４００と同じ設計である電流電圧回路３６００を示す。電流電圧回路３６００は、構成されたダイオード接続基準セル回路３６５０及びサンプルアンドホールド回路３６６０を備える。
【０１３５】
図３７は、基準回路３７５０とＳ／Ｈ回路３７６０との間にバッファ３７９０が配置される電流電圧回路３７００を示す。
【０１３６】
図３８は、ダイオード接続構成で接続された制御ゲートを有する図３５と同様の電流電圧回路３８００を示す。電流電圧回路３８００は、構成されたダイオード接続基準セル回路３５５０、サンプルアンドホールド回路３８７０、及び増幅器ステージ３８６２を備える。
【０１３７】
図３９は、図２のメモリセルに適用された図３４と同様の電流電圧回路３９００を示す。電流電圧回路３９００は、構成されたダイオード接続基準セル回路３９５０及びサンプルアンドホールド回路３９６０を備える。
【０１３８】
図４０は、図２のメモリセルに適用される図３７と同様の電流電圧回路４０００を示し、バッファ４０９０は、基準回路４０５０とＳ／Ｈ回路４０６０との間に配置される。
【０１３９】
図４１は、図２のメモリセルに適用された図３８と同様の電流電圧回路４１００を示す。電流電圧回路４１００は、構成されたダイオード接続基準セル回路４１５０、サンプルアンドホールド回路４１７０、及び増幅器ステージ４１６２を備える。
【０１４０】
本明細書で使用される場合、「の上方に（over）」及び「に（on）」という用語は両方とも、「に直接」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「の上に間接的に」（中間材料、要素、又は空間がそれらの間に配設される）を包括的に含むことに留意するべきである。同様に、「隣接した」という用語は、「直接隣接した」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「間接的に隣接した」（中間材料、要素、又は空間がそれらの間に配設される）を含み、「に取り付けられた」は、「に直接取り付けられた」（中間材料、要素、又は空間がそれらの間に何ら配設されない）、及び「に間接的に取り付けられた」（中間材料、要素、又は空間がそれらの間に配設される）を含み、「電気的に結合された」は、「に直接電気的に結合された」（要素を一緒に電気的に連結する中間材料又は要素がそれらの間にない）、及び「に間接的に電気的に結合された」（要素を一緒に電気的に連結する中間材料又は要素がそれらの間にある）を含む。例えば、要素を「基板の上方に」形成することは、その要素を基板に直接、中間材料／要素をそれらの間に何ら伴わずに、形成すること、及びその要素を基板の上に間接的に、１つ以上の中間材料／要素をそれらの間に伴って、形成することを含み得る。
【図１】
2021517705.tif 000007
【図２】
2021517705.tif 000008
【図３】
2021517705.tif 000009
【図４】
2021517705.tif 000010
【図５】
2021517705.tif 000011
【図６】
2021517705.tif 000012
【図７】
2021517705.tif 000013
【図８】
2021517705.tif 000014
【図９】
2021517705.tif 000015
【図１０】
2021517705.tif 000016
【図１１】
2021517705.tif 000017
【図１２】
2021517705.tif 000018
【図１３】
2021517705.tif 000019
【図１４】
2021517705.tif 000020
【図１５】
2021517705.tif 000021
【図１６】
2021517705.tif 000022
【図１７】
2021517705.tif 000023
【図１８】
2021517705.tif 000024
【図１９】
2021517705.tif 000025
【図２０】
2021517705.tif 000026
【図２１】
2021517705.tif 000027
【図２２】
2021517705.tif 000028
【図２３】
2021517705.tif 000029
【図２４】
2021517705.tif 000030
【図２５】
2021517705.tif 000031
【図２６】
2021517705.tif 000032
【図２７】
2021517705.tif 000033
【図２８】
2021517705.tif 000034
【図２９】
2021517705.tif 000035
【図３０】
2021517705.tif 000036
【図３１】
2021517705.tif 000037
【図３２】
2021517705.tif 000038
【図３３】
2021517705.tif 000039
【図３４】
2021517705.tif 000040
【図３５】
2021517705.tif 000041
【図３６】
2021517705.tif 000042
【図３７】
2021517705.tif 000043
【図３８】
2021517705.tif 000044
【図３９】
2021517705.tif 000045
【図４０】
2021517705.tif 000046
【図４１】
2021517705.tif 000047
【図４２】
2021517705.tif 000048
【図４３】
2021517705.tif 000049
【図４４】
2021517705.tif 000050
【図４５】
2021517705.tif 000051
【国際調査報告】
2021517705.tif 000052
2021517705.tif 000053
2021517705.tif 000054