(57)【要約】【課題】構造に関する技術を提供する。【解決手段】第１の表面に誘導素子がある。第１の表面と第２の表面とに容量素子がある。第１の表面と第２の表面との間に相互接続構造がある。【選択図】  図４
2021504956.tif 000002
【特許請求の範囲】
【請求項１】
共振器構造であって、
第１の表面上の誘導素子と、
前記第１の表面上と第２の表面上の容量素子と、
前記第１の表面と前記第２の表面との間の相互接続構造と
を含む共振器構造。
【請求項２】
前記容量素子は前記相互接続構造を含む、請求項１に記載の共振器構造。
【請求項３】
前記誘導素子は、螺旋コイルと、螺旋様コイルと、蛇行ワイヤと、運動インダクタと、ジョセフソン接合と、ジョセフソン接合の直列アレイとからなるグループから選択される、請求項１または２に記載の共振器構造。
【請求項４】
前記誘導素子は接地に分路される、請求項１、２または３に記載の共振器構造。
【請求項５】
前記容量素子は、平板キャパシタと櫛形キャパシタとからなるグループから選択される、請求項１ないし４のいずれかに記載の共振器構造。
【請求項６】
前記相互接続構造がはんだバンプである、請求項１ないし５のいずれかに記載の共振器構造。
【請求項７】
前記相互接続構造がスルー・シリコン・ビアである、請求項１ないし５のいずれかに記載の共振器構造。
【請求項８】
前記誘導素子に少なくとも１つの信号伝達線路が結合された、請求項１ないし７のいずれかに記載の共振器構造。
【請求項９】
前記容量素子に少なくとも１つの信号伝達線路が結合された、請求項１ないし７のいずれかに記載の共振器構造。
【請求項１０】
前記誘導素子に少なくとも１つの超伝導量子ビットが結合された、請求項１ないし９のいずれかに記載の共振器構造。
【請求項１１】
前記容量素子に少なくとも１つの超伝導量子ビットが結合された、請求項１ないし９のいずれかに記載の共振器構造。
【請求項１２】
前記誘導素子と、前記容量素子と、前記相互接続構造とが超伝導金属を含む、請求項１ないし１１のいずれかに記載の共振器構造。
【請求項１３】
前記容量素子の少なくとも一部と前記相互接続構造の少なくとも一部とが等電位である、請求項１ないし１１のいずれかに記載の共振器構造。
【請求項１４】
前記第１の表面が前記第２の表面と対向する、請求項１ないし１３のいずれかに記載の共振器構造。
【請求項１５】
共振器構造を形成する方法であって、
第１の表面に誘導素子を配置することと、
前記第１の表面と第２の表面とに容量素子を配置することと、
前記第１の表面と前記第２の表面との間に相互接続構造を結合することと
を含む、方法。
【請求項１６】
前記容量素子が前記相互接続構造を含む、請求項１５に記載の方法。
【請求項１７】
前記誘導素子は、螺旋コイルと、螺旋様コイルと、蛇行ワイヤと、運動インダクタと、ジョセフソン接合と、ジョセフソン接合の直列アレイとからなるグループから選択される、請求項１５または１６に記載の方法。
【請求項１８】
前記誘導素子は接地に分路される、請求項１５、１６または１７に記載の方法。
【請求項１９】
前記容量素子は、平板キャパシタと櫛形キャパシタとからなるグループから選択される、請求項１５ないし１８のいずれかに記載の方法。
【請求項２０】
前記相互接続構造は、はんだバンプとスルー・シリコン・ビアとからなるグループから選択される、請求項１５ないし１９のいずれかに記載の方法。
【請求項２１】
共振器構造であって、
第１の表面上の第１の部分と第２の表面上の第２の部分とを含む容量素子であって、前記第１の部分と前記第２の部分とが等電位を有する、前記容量素子と、
前記第１の表面と前記第２の表面とのうちの一方の表面に配置され、前記第１の表面と前記第２の表面とのうちの他方の表面には存在しない誘導素子と
を含む、共振器構造。
【請求項２２】
相互接続部が、前記等電位を有するように前記第１の部分と前記第２の部分とを接続する、請求項２１に記載の共振器構造。
【請求項２３】
共振器構造を形成する方法であって、
第１の表面上の第１の部分と、第２の表面上の第２の部分とを含み、前記第１の部分と前記第２の部分とが等電位を有する容量素子を設けることと、
前記第１の表面と前記第２の表面とのうちの一方の表面に配置され、前記第１の表面と前記第２の表面とのうちの他方の表面には存在しない誘導素子を形成することと
を含む、方法。
【請求項２４】
相互接続部が、前記等電位を有するように前記第１の部分と前記第２の部分とを接続する、請求項２３に記載の方法。
【請求項２５】
超伝導相互接続部によって接続された第１の超伝導材料と第２の超伝導材料とを含み、前記第１の超伝導材料と前記第２の超伝導材料とが異なる表面にある、キャパシタと、
前記異なる表面のうちの一方の表面に配置されたインダクタと
を含む、共振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般には超伝導構造に関し、より詳細には、超伝導量子ビット回路とともに使用可能なバンプ共振器構造に関する。
【背景技術】
【０００２】
超伝導量子コンピューティングは、超伝導電子回路での量子コンピュータの実装形態である。量子計算は、情報処理および通信のための量子現象の応用について研究する。このような量子コンピュータの基本ビルディング・ブロックは、量子ビットまたはキュービットである。一般論として、量子ビットは２つの離散状態からなるシステムであるという点で古典ビットと似ているが、離散量子状態｜１＞および｜２＞と、任意の重ね合わせ状態とをとることができる。これらの離散量子状態は、電子スピンもしくは核スピンなどの２つの量子力学的準位の任意の組、または原子、イオンもしくは分子における１対のエネルギー準位とすることができる。汎用論理演算と同様に、ゲートの組み合わせによって複雑な量子アルゴリズムを実現することができるような汎用の１組の量子ゲートも存在する。量子ゲートとは論理ゲートの一般化である。ただし、量子ゲートは、１つまたは複数の量子ビットにそれぞれの初期状態が与えられ、ゲートが量子ビットに適用された後でその量子ビットが受ける変換を表す。
【０００３】
量子ビットに付随する電磁エネルギーは、いわゆるジョセフソン接合と、量子ビットを形成するために使用される容量素子および誘導素子とに蓄積することができる。一例では、量子ビット状態を読み出すために、キャビティ周波数で量子ビットに結合するマイクロ波読み出しキャビティにマイクロ波信号が印加される。伝送された（または反射された）マイクロ波信号は、複数の熱的分離段階と、雑音をブロックまたは低減し、信号対雑音比を向上させるために必要な低雑音増幅器とを通る。マイクロ波信号は、室温で測定される。返り／出力マイクロ波信号の振幅または位相あるいはその両方が、量子ビットが基底状態にあるか、励起状態にあるか、または２つの状態の重ね合わせ状態にあるかなど、量子ビットの状態に関する情報を伝達する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、バンプ共振器構造を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の実施形態は、構造を対象とする。この構造の非限定的な例は、第１の表面上の誘導素子と、第１の表面上と第２の表面上の容量素子と、第１の表面と第２の表面との間の相互接続構造とを含む。
【０００６】
本発明の実施形態は、構造を形成する方法を対象とする。この構造を形成する方法の非限定的な例は、第１の表面に誘導素子を配置することと、第１の表面と第２の表面とに容量素子を配置することと、第１の表面と第２の表面との間に相互接続構造を結合することとを含む。
【０００７】
本発明の実施形態は構造を対象とする。この構造の非限定的な例は、第１の表面上の第１の部分と第２の表面上の第２の部分とを有する容量素子を含み、第１の部分と第２の部分は等電位を有する。この構造は、第１の表面と第２の表面とのうちの一方の表面に配置され、第１の表面と第２の表面とのうちの他方の表面には存在しない誘導素子を含む。
【０００８】
本発明の実施形態は、構造を形成する方法を対象とする。この構造を形成する方法の非限定的な例は、第１の表面上の第１の部分と第２の表面上の第２の部分とを有する容量素子を設けることを含み、第１の部分と第２の部分は等電位を有する。この方法は、第１の表面と第２の表面とのうちの一方の表面に存在し、第１の表面と第２の表面とのうちの他方の表面には存在しない誘導素子を形成することを含む。
【０００９】
本発明の実施形態は共振器を対象とする。共振器の非限定的な例は、超伝導相互接続部によって接続された第１の超伝導材料と第２の超伝導材料とを有するキャパシタを含み、第１の超伝導材料と第２の超伝導材料とは異なる表面にある。共振器は、異なる表面のうちの一方の表面に配置されたインダクタを含む。
【００１０】
本発明の技術によって、その他の技術的特徴および利点も実現される。本発明の実施形態および態様について本明細書で詳細に説明するとともに、特許請求される主題の一部とみなされる。よりよく理解することができるように、詳細な説明と図面とを参照されたい。
【００１１】
本明細書に記載の排他的権利の明細については、本明細書の末尾の特許請求の範囲で具体的に示され、明確に特許請求されている。本発明の実施形態の上記およびその他の特徴および利点は、以下の詳細な説明を添付図面とともに読めば明らかになる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施形態による個別読み出しを使用する２つの結合された量子ビットの概略回路図を示す図である。
【図２】本発明の実施形態による量子ビット面の一部の上面図を示す図である。
【図３】本発明の実施形態による読み出し面の一部の上面図を示す図である。
【図４】本発明の実施形態による量子ビット面および読み出し面の一部の断面図を示す図である。
【図５】本発明の実施形態による量子ビット面および読み出し面の一部の断面図を示す図である。
【図６】本発明の実施形態による読み出し共振器とバス共振器とに結合する量子ビットの例示のレイアウトを示す図である。
【図７】本発明の実施形態による構造を形成する方法のフローチャートを示す図である。
【図８】本発明の実施形態による構造を形成する方法のフローチャートを示す図である。
【図９】本発明の実施形態による構造を形成する方法のフローチャートを示す図である。
【発明を実施するための形態】
【００１３】
本明細書に記載の図面は例示である。本発明の思想から逸脱することなく本明細書に記載の図面または操作には多くの変形があり得る。例えば、アクションは異なる順序で行うことができ、またはアクションを追加、削除または修正することができる。また、「結合された」という用語およびその変形は、２つの要素間に通信経路を有することを表し、それらの要素間に介在要素／接続のないそれらの要素間の直接接続を含意しない。これらの変形はすべて、本明細書の一部とみなされる。
【００１４】
添付図面および本開示の実施形態の以下の詳細な説明では、図に示されている様々な要素に２桁または３桁の参照番号が付されている。わずかな例外はあるが、各参照番号の左端の桁は、その要素が最初に示されている図に対応する。
【００１５】
簡潔にするために、半導体デバイスまたは超伝導デバイスあるいはその両方および集積回路（ＩＣ）製造に関する従来の技術については、本明細書で詳細に記載する場合もしない場合もある。また、本明細書に記載の様々な作業およびプロセス工程は、本明細書で詳細に記載していない追加の工程または機能を有する、より包括的な手順またはプロセスに組み込むことができる。具体的には、半導体デバイスまたは超伝導デバイスあるいはその両方、および半導体／超伝導体ベースのＩＣの製造における様々な工程がよく知られており、したがって、簡潔にするために、本明細書では、多くの従来の工程については、周知のプロセスの詳細を示さずに簡単に言及するにとどめるかまたは完全に省略する。
【００１６】
次に、本発明の態様により具体的に関連する技術の概説に移ると、例えば、距離３の表面符号レイアウト以上のレイアウトの１７個の量子ビットなど、より大規模な量子ビットプロセッサのための超伝導量子コンピューティング・ハードウェアを拡張可能な方法でスケール・アップするには、「面を分断する」技術が必要である。最新技術の研究者らは、この目標を達成するために超伝導材料を使用するフリップ・チップ技術またはスルー・シリコン・ビア（ＴＳＶ）あるいはその両方を開発中である。この結果、遷移／接続領域における電磁場分布が十分に制御／設計されていない場合、量子ビットに結合し、量子ビットのコヒーレンス時間を制限する可能性のある、損失性材料または接続あるいはその両方が導入される。超伝導量子ビット・チップ内の異なる回路を接続するためのバンプまたはスルー・シリコン・ビアあるいはその両方の典型的な使用には、磁束制御または信号伝達のいずれかが含まれる。広く用いられている超伝導量子ビットであるトランズモン量子ビットは電磁回路であるため、その環境には、量子ビットに結合される変動、および材料または接続あるいはその両方における損失など、それらの性能を低下させる可能性のある多くの要因がある。量子ビット・エラーは、緩和と位相散逸とのいずれかに分類される。
【００１７】
次に、本発明の態様の概説に移ると、本発明の１つまたは複数の実施形態は、新規な共振器構造を提供することによって従来技術の上述の欠点に対処する。より具体的には、本発明の上記の態様は、２つの超伝導回路面にわたるコンパクトな（集中素子）共振器構造を提供することによって、従来技術の欠点に対処し、コンパクトな共振器構造は、容量エネルギーの大部分を一方の面上に蓄積させた状態に維持し、誘導エネルギーの大部分を他方の面に蓄積させた状態に維持する。量子ビット回路の環境では、このコンパクトな共振器構造は、電流を、量子ビット面に入らないようにし、読み出し経路上に保持することを可能にする。
【００１８】
フリップ・チップの実装は、超伝導量子ビット（キュービット）の製造に必要な製造工程を超える製造工程を必要とする。それぞれの新たな製造工程は、新たな損失経路を持ち込み、これは量子コヒーレンスまたは量子ビット演算あるいはその両方に悪影響を及ぼし得る。広い観点から見ると、損失構成要素をより古典的に振る舞う読み出し経路上に保持することが、より量子力学的に振る舞う量子ビット付近に損失構成要素を導入し、または量子ビット間の相互接続に損失構成要素を導入することよりも望ましい。本明細書に記載のように、量子回路における必要な共振構造の微小な占有面積がスケーリングに有利である。本発明によると、集中素子共振器がチップの明確に画定された領域に集中させた磁場を有するため、コンパクトな共振器の遷移領域／接続領域における電磁場が十分に制御／設計されて、量子ビットがシステムの損失部に結合するのを回避する。
【００１９】
次に、本発明の実施形態のより詳細な説明に移ると、図１に、本発明の実施形態による、個別読み出しを使用する２つの結合された量子ビットの概略回路図１００を示す。当業者にはわかるように、この回路図は量子回路／量子ビット回路である。回路図１００は、バス共振器１０４によって結合された２つの量子ビット１０２を示している。２つの量子ビット１０２はそれぞれ、それ自体の読み出し共振器１０６に結合されている。４つの結合キャパシタ１８０、１８１、１８２および１８３がある。この例では、左側から、量子ビット１０２（例えば、量子ビット＃１とも称する）が結合キャパシタ１８２を介してバス共振器１０４（例えば量子ビット間結合バスとも称する）に結合され、結合キャパシタ１８３を介して読み出し共振器１０６（例えば読み出し共振器＃１とも称する）に結合されている。同様に、右側から、量子ビット１０２（例えば量子ビット＃２とも称する）が結合キャパシタ１８１を介してバス共振器１０４（例えば量子ビット間結合バス）に結合され、結合キャパシタ１８０を介して読み出し共振器１０６（例えば読み出し共振器＃２とも称する）に結合されている。各量子ビット１０２は、ジョセフソン接合１６０とキャパシタ１６２とからなる。当業者によれば理解されるように、各読み出し共振器１０６はインダクタ１３０とキャパシタ１５０とからなる。当業者によれば理解されるようにに、バス共振器１０４はインダクタ１４０とキャパシタ１４２とからなる。
【００２０】
説明のために、かつ限定的ではなく、図１は超伝導量子ビット回路の一例を示している。当業者によれば理解されるように、本発明の実施形態は、任意の種類の超伝導量子ビット回路において使用することができ、図１の厳密な要素または要素の厳密な構成に限定されることを意図していない。２つの量子ビットが１つのバス共振器１０４によって結合されているように図示され、各量子ビット１０２がそれ自体の読み出し共振器１０６に結合されているが、複数の量子ビット１０２（それぞれの読み出し共振器１０６を備える）を複数のバス共振器１０４を使用して様々な構成で結合することができることを理解されたい。本発明の実施形態は、特定の数の量子ビット１０２、バス共振器１０４および読み出し共振器１０６に限定されることを意図していない。
【００２１】
当業者によれば理解されるように、量子ビット・システムは典型的には５０オーム（Ω）環境に接続される。説明の完全を期するために、かつ限定的ではなく、図１は、それぞれが５０Ω環境への接続を示すシステム１９０およびシステム１９２を示している。システム１９０は５０Ωの抵抗器と電圧源（Ｖ１）とを示し、電圧源Ｖ１は、量子ビット１０２（例えば量子ビット＃１）の共振周波数で量子ビット駆動信号を発生し、読み出し共振器１０６（例えば読み出し共振器＃１）の共振周波数で読み出し信号を発生するために使用することができる。同様に、システム１９２は、５０Ω抵抗器と電圧源（Ｖ２）とを示し、電圧源Ｖ２は、量子ビット１０２（例えば量子ビット＃２）の共振周波数で量子ビット駆動信号を発生し、読み出し共振器１０６（例えば読み出し共振器＃２）の共振周波数で読み出し信号を発生するために使用することができる。
【００２２】
本発明の実施形態によると、本明細書でさらに説明するように、読み出し共振器１０６は、バス共振器１０４などの任意の共振器とともに、コンパクトな（集中素子）共振器構造として実装することができる。コンパクトな共振器構造は、バンプ共振器構造とも称することができる。
【００２３】
図２に、本発明の実施形態による、量子ビット面２０２の一部の上面図を示す。図２では、量子ビット面２０２は回路１００内の読み出し共振器１０６の部分を示している。
【００２４】
量子ビット面２０２は、相互接続部２１０と直接接触するキャパシタ・パッド２０４を含む。相互接続部２１０はキャパシタ・パッド２０４の下にあるため、相互接続部２１０は破線で示されている。相互接続部２１０は、はんだバンプなどのはんだ接続またはスルー・シリコン・ビアあるいはその両方とすることができる。キャパシタ・パッド２０４は、この図では正方形の形状で図示されている。キャパシタ・パッド２０４は、矩形、円形、多角形、三角形など、他の形状とすることもできることを理解されたい。キャパシタ・パッド２０４は、誘電材料２２０によって囲まれている。誘電材料２２０は、絶縁体などの非導電性とすることができる。誘電材料２２０は、例えば空の空間または真空などの空気であってもよい。誘電材料２２０の内部に囲まれたキャパシタ・パッド２０４を誘電材料２２０の外部の接地面２０６から分離するように、誘電材料２２０を接地面２０６が囲んでいる。接地面２０６は、キャパシタ・パッド２０４の１方、２方、３方の側またはすべての側あるいはその組み合わせの側にあってもよい。量子ビット１０２は、量子ビット面２０２上に形成されているが、図２では図を簡潔にするために示されていない。量子ビット面２０２上で、コンパクトな集中素子共振器１０６（すなわち読み出し共振器）の一部がキャパシタ・パッド２０４である。相互接続部２１０とキャパシタ・パッド２０４の材料が極低温で超伝導であるため、相互接続部２１０の一端は、相互接続部２１０とキャパシタ・パッド２０４とが、特に共振器１０６が使用される極低温で等電位、すなわち接地を基準にして、または電圧源（Ｖ１またはＶ２など）を基準にして、同じ電位または同じ電圧であるように、キャパシタ・パッド２０４に物理的および電気的に取り付けられている。また、相互接続部２１０と、キャパシタ・パッド２０４と、キャパシタ・パッド３０４（図３に図示）との材料が極低温で超伝導であるため、特に共振器が使用される極低温で、キャパシタ・パッド２０４と、相互接続部２１０と、キャパシタ・パッド３０４とが等電位、すなわち、接地を基準にして、または電圧源（Ｖ１またはＶ２など）を基準にして同じ電位または同じ電圧を有する。実装形態によっては、キャパシタ・パッド２０４の少なくとも一部と、相互接続部２１０の少なくとも一部と、キャパシタ・パッド３０４（図３に図示）の少なくとも一部とが等電位を有する。
【００２５】
図３に、本発明の実施形態による、読み出し面３０２の一部の上面図を示す。図３で、読み出し面３０２は回路１００内の読み出し共振器１０６の別の部分を示す。
【００２６】
量子ビット（各量子ビットがその量子ビット独自の共振周波数を有し得る）を駆動するためと読み出し共振器１０６（各読み出し共振器がその共振器独自の共振周波数を有し得る）の読み出しのための送信信号が読み出し面３０２に出入りすることができるため、読み出し面３０２は制御面とも称し得る。読み出し面３０２は、相互接続部２１０に直接接触したキャパシタ・パッド３０４を含む。キャパシタ・パッド３０４とキャパシタ・パッド２０４とは、相互接続部２１０の互いに反対の端部／部分に取り付けられる。上述のように、相互接続部２１０はキャパシタ・パッド３０４の下にあるため、相互接続部２１０は破線として示されている。相互接続部２１０がキャパシタ・パッド２０４とキャパシタ・パッド３０４のいずれの下（または上）にあるかは、量子ビット面２０２が上部にあるかまたは読み出し面３０２が上部にあるかに基づくことに留意されたい。例えば、キャパシタ・パッド２０４を有する量子ビット面２０２が上部にあり、読み出し面３０２が下部にある場合、相互接続部２１０はキャパシタ・パッド２０４の下であるが、読み出し面３０２のキャパシタ・パッド３０４の上にある。逆に、キャパシタ・パッド３０４を有する読み出し面３０２が上部にあり、量子ビット面２０２が下部にある場合、相互接続部２１０はキャパシタ・パッド３０４の下であるが、量子ビット面２０２のキャパシタ・パッド２０４の上にある。場合によっては、量子ビット面２０２と読み出し面３０２とが側面（例えば左側面と右側面）にあってもよく、必ずしも上部と下部でなくてもよい。
【００２７】
読み出し面３０２はインダクタ１３０を含む。インダクタ１３０は、キャパシタ・パッド３０４の周囲を蛇行する螺旋コイル３３２からなる。キャパシタ・パッド３０４の周囲に螺旋コイル３３２を形成することは一例である。螺旋コイル３３２は、読み出し共振器１０６の誘導部であるが、読み出し共振器１０６は、誘導部としての螺旋コイル３３２には限定されず、他の構造も使用可能である。インダクタの螺旋コイル３３２を形成する別の例、構造または形状あるいはその組み合わせは、蛇行伝送線路、（高運動インダクタンス材料を使用した）運動インダクタ、ジョセフソン接合、またはジョセフソン接合の直列アレイ、あるいはこれらの組み合わせを含み得る。
【００２８】
運動インダクタンスは、電流の流れに寄与する各電子によって必要とされる運動エネルギーに由来する。運動インダクタンスは、等価直列インダクタンスとしての交流電場における可動電荷担体（例えば電子）の慣性質量の発現である。運動インダクタンスは、高キャリア移動度導体（例えば超伝導体）および超高周波で観察される。高運動インダクタは、材料の幾何形状と、超伝導温度（例えば極低温）で高インダクタンスを有する超伝導体材料であることとに基づく。運動インダクタの高運動インダクタンス材料は、窒化ニオブ（ＮｂＮ）、窒化ニオブ・チタン（ＮｂＴｉＮ）または窒化チタン（ＴｉＮ）あるいはこれらの組み合わせを含み得る。窒化ニオブは、ニオブ単体よりも高いインダクタンスを有する。高運動インダクタは、線状に形成することができ、螺旋コイル３３２のように巻かれていなくてもよい。当業者には理解されるように、ジョセフソン接合も誘導素子であり、読み出し共振器１０６の誘導素子として、螺旋コイル３３２に代えて１つまたは複数の（例えば直列）ジョセフソン接合を使用することができる。
【００２９】
図３で、螺旋コイル３３２の一端が、接続部３２８においてキャパシタ・パッド３０４に取り付けられ、螺旋コイル３３２の他端が接続部３２６において接地面３０６に分路される。接地面３０６は、キャパシタ・パッド３０４と螺旋コイル３３２とを取り囲む。実装形態によっては、接地面３０６は、キャパシタ・パッド３０４の１方、２方、３方の側またはすべての側あるいはその組み合わせの側にあってもよい。キャパシタ・パッド３０４は、矩形、円形、多角形、三角形など他の形状とすることもできることを理解されたい。
【００３０】
誘電材料３２０が、キャパシタ・パッド３０４（接続部３２８を除く）を囲むことができ、螺旋コイル３３２のワイヤ（すなわち線路）の間にある。誘電材料３２０および２２０は、実装形態によっては、同じとすることができる。他の実装形態では誘電材料３２０および２２０は異なる材料であってもよい。上述のように、誘電材料３２０は、絶縁体などの非導電性材料とすることができる。また、誘電材料は例えば空気または真空などの空の空間であってもよい。
【００３１】
インダクタ１３０の螺旋コイル３３２は、伝送線路３２２に容量結合される。実装形態によっては、螺旋コイル３３２は、伝送線路３２２に誘導結合されてもよい。例えば、伝送線路３２２は、インダクタ１３０を、（インダクタ１３０を介して）読み出し共振器１０６と量子ビット１０２への外部接続を提供するラウンチ・パッドに接続する。
【００３２】
読み出し共振器１０６は、量子ビット面２０２と読み出し面３０２の両方における部分を有する。例えば、読み出し共振器１０６のキャパシタ１５０は量子ビット面キャパシタ・パッド２０４と、相互接続部２１０と、読み出し面キャパシタ・パッド３０４とからなり、一方、インダクタ１３０は、螺旋コイル３３２からなる。読み出し共振器１０６の容量部（図１で１５０として示す）は量子ビット面２０２と読み出し面３０２の両方にある。この独自の構造により、螺旋コイル３３２によって形成されたインダクタ１３０として示す誘導部が読み出し面３０２上のみにあり、量子ビット面２０２上にはないことを認識されたい。読み出し共振器１０６の詳細は、図４および図５に示す断面図によってわかる。
【００３３】
図４は、本発明の実施形態による量子ビット面および読み出し面の一部の断面図を示す。図４は、集中素子読み出し共振器１０６の別の図を示す。図４は、相互接続部２１０が、キャパシタ・パッド２０４とキャパシタ・パッド３０４の両方に取り付けられるはんだバンプである例を示している。はんだバンプは、量子ビット面２０２を読み出し面３０２に物理的および電気的に接続する。図４でわかるように、読み出し共振器１０６は、インダクタ１３０の螺旋コイル３３２と、キャパシタ１５０のキャパシタ・パッド２０４およびキャパシタ・パッド３０４と、相互接続部２１０（例えばはんだバンプ）とからなる。螺旋コイル３３２からなるインダクタ１３０は、量子ビット面２０２に読み出し共振器１０６の誘導素子（例えば螺旋コイル３３２）がないように、読み出し面３０２上のみにある。読み出し面３０２上のインダクタ１３０を量子ビット面２０２から離隔することによって、量子ビット１０２は、インダクタ１３０の螺旋コイル３３２を流れる電流によって生じる磁場から離隔される。読み出し共振器１０６のインダクタ１３０の磁場は、量子ビット１０２のデコヒーレンスを生じさせる可能性がある。キャパシタ１５０は２つのプレートを有し、一方のプレートは量子ビット面２０２内のキャパシタ・パッド２０４であり、他方のプレートは読み出し面３０２内のキャパシタ・パッド３０４である。キャパシタ１５０は、磁場として量子ビット１０２に悪影響を及ぼさない電場を有する。
【００３４】
例示の実装形態として、図４に基板４０２上に形成された量子ビット面２０２と、基板４０４上に形成された読み出し面３０２とを示す。基板４０２および４０４は、任意の適合する基板材料とすることができる。基板４０２と４０４は、同じ材料であっても同じ材料でなくてもよい。基板４０２および４０４は、シリコン基板、サファイア基板、シリコン・オン・インシュレータ基板またはこれらの任意の組み合わせとすることができる。基板４０２は１つのウエハとすることができ、基板４０４は別のウエハとすることができる。基板４０２上に形成される量子ビット面２０２は、１つのチップとすることができ、基板４０４上に形成される読み出し面３０２は別のチップとすることができる。図を簡単にするために図示されていないが、接地面２０６と接地面３０６とが同じ電位（またはほぼ同じ電位）に維持されるように、量子ビット面２０２の接地面２０６を複数の相互接続部によって読み出し面３０２の接地面３０６に電気的および物理的に接続することができる。
【００３５】
相互接続部２１０、すなわちはんだバンプは、フリップ・フロップ技術を使用して形成し、付着させることができることに留意されたい。読み出し面３０２は、量子ビット面２０２の上部にあるように図示されているが、上面と下面の選択は任意である。図１ないし図６の回路要素は、当業者によれば理解されるように、リソグラフィ、電気めっきなど、および、それに応じたパターン形成によって形成することができる。より具体的には、ジョセフソン接合はシャドウ蒸着法などにより形成することができる。図４で、読み出し面３０２と量子ビット面２０２の回路は別々に形成することができる。その後、フリップ・チップ技法を利用して、はんだバンプを相互接続部２１０としてこれらの面のうちのいずれか一方の面に付着させることができ、次に、他方の面をそのはんだバンプを介してその面に接続することができる。図を簡潔にするために図示していないが、当業者によれば理解されるように、キャパシタ・パッド２０４またはキャパシタ・パッド３０４あるいはその両方の上で、アンダー・バンプ・メタライゼーション（ＵＢＭ）を使用して、それぞれ、はんだバンプへの良好な接続を形成することができる。本明細書でさらに詳述するように、量子ビット面２０２および読み出し面３０２の回路要素の材料は、相互接続部２１０とともに、超伝導材料である。
【００３６】
図５に、本発明の実施形態による量子ビット面および読み出し面の一部の断面図を示す。図５は、集中素子読み出し共振器１０６の別の図を示している。具体的には、図５は、相互接続部２１０がキャパシタ・パッド２０４とキャパシタ・パッド３０４の両方に取り付けられるスルー・シリコン・ビアである例を示している。スルー・シリコン・ビアは、量子ビット面２０２を読み出し面３０２に物理的および電気的に接続する。はんだバンプ相互接続部とは異なり、スルー・シリコン・ビアはウエハ５０２を貫通して形成され、それによって量子ビット面２０２と読み出し面３０２とを接続する。図４のように量子ビット面２０２が読み出し面３０２に面するのではなく、量子ビット面２０２と読み出し面３０２とはウエハ５０２の互いに反対の側／表面に形成される。実装形態によっては、量子ビット面２０２とウエハ５０２との間に１つまたは複数の材料の層があってもよく、または読み出し面３０２とウエハ５０２との間に１つまたは複数の材料の層があってもよく、あるいはその両方であってもよい。ウエハ５０２は、基板４０２または４０４あるいはその両方について上述したものと同じ材料を含むことができる。図を簡単にするために図示されていないが、接地面２０６と接地面３０６とが同じ電位（またはほぼ同じ電位）に維持されるように、量子ビット面２０２の接地面２０６を複数の相互接続部によって読み出し面３０２の接地面３０６に電気的および物理的に接続することができる。
【００３７】
上述のように、量子ビット面２０２に読み出し共振器１０６の誘導素子（例えば螺旋コイル３３２）がないように、螺旋コイル３３２からなるインダクタ１３０は読み出し面３０２上にのみある。キャパシタ１５０は２枚のプレートを有し、一方のプレートは量子ビット面２０２内のキャパシタ・パッド２０４であり、他方のプレートは読み出し面３０２内のキャパシタ・パッド３０４である。図５でわかるように、読み出し共振器１０６は、インダクタ１３０の螺旋コイル３３２と、キャパシタ１５０のキャパシタ・パッド２０４、キャパシタ・パッド３０４、相互接続部２１０（例えばＴＳＶ）からなる。図５で、量子ビット面２０２の回路はウエハ５０２の一方の面に形成することができ、量子ビット面２０２のキャパシタ・パッド２０４と接続するようにスルー・シリコン・ビアが形成され、読み出し面３０２の回路は、キャパシタ・パッド３０４がスルー・シリコン・ビア（すなわち相互接続部２１０）と直接接続するようにウエハ５０２の反対側の表面に形成される。
【００３８】
図６に、本発明の実施形態による読み出し共振器とバス共振器とに結合する量子ビットの例示のレイアウトを示す。上記において、図２に読み出し共振器１０６の部分に焦点を合わせた量子ビット面２０２の一部を示している。図６は、結合キャパシタ１８０を介して読み出し共振器１０６のキャパシタ・パッド２０４に容量結合された量子ビット１０２を示す実施例を示している。量子ビット１０２は、誘電材料２２０（空気または真空でもよい）によって分離された量子ビット・キャパシタ・パッド６０２Ａおよび６０２Ｂからなるキャパシタ１６２を示す。量子ビット１０２は、量子ビット・キャパシタ・パッド６０２Ａおよび６０２Ｂに接続されたジョセフソン接合１６０を含む。キャパシタ・パッド６０２Ａおよび６０２Ｂは超伝導材料である。ジョセフソン接合１６０は、誘電材料、長さの短い常伝導（非超伝導）金属、または超伝導体のくびれ構造（constriction）のうちのいずれかによって分離された２つの超伝導材料を含む。量子ビット１０２は、結合キャパシタ１８１を介してバス共振器１０４に容量結合されている。この例では、バス共振器１０４は図示されていない。本発明のある実施形態では、バス共振器１０４が（はんだバンプまたはスルー・シリコン・ビアあるいはその両方の相互接続部２１０を使用した）コンパクトな集中素子共振器となるように、バス共振器１０４は読み出し共振器１０６について説明したのと同じ方式で形成することができる。本発明のある実施形態では、バス共振器１０４は当業者によれば理解されるように、最新技術を使用して形成することができるが、図がわかりにくくならないように図６ではバス共振器１０４は示されていない。
【００３９】
技術的な利点および長所には、２つの超伝導回路面にわたるコンパクトな（集中素子）共振器構造（例えば読み出し共振器１０６）が含まれ、コンパクトな共振器構造は、容量エネルギーの大部分を量子ビット面２０２に蓄積させた状態に維持し、誘導エネルギーの大部分を読み出し面３０２上に蓄積させた状態に維持する。このコンパクトな共振器構造は、電流が量子ビット１０２を含む量子ビット面２０２に入らないようにし、読み出し面３０２上の読み出し経路上に保持する。集中素子共振器１０６がチップの明確に画定された領域（例えば、読み出し面３０２上の螺旋コイル３３２である誘導部）に集中した磁場を有するため、遷移／接続領域（例えば、相互接続部２１０とキャパシタ・パッド２０４の接続部、相互接続部２１０と（コンパクトな）読み出し共振器１０６との接続部、またはキャパシタ・パッド３０４と螺旋コイル３３２の接続部３２８における）電磁場が十分に制御／設計されて、量子ビットがシステムの損失部分（すなわち、螺旋コイル３３２を有するインダクタ１３０）に結合するのを回避する。
【００４０】
わかりやすいように、量子ビット面２０２と読み出し面３０２とに対する位置、特にキャパシタ（Ｃ）とインダクタ（Ｌ）の配置に関連してよりよく理解できるように、インダクタを３つの明確に異なるカテゴリに分類する。
１）ジョセフソン接合は、非線形の無損失集中インダクタである。ジョセフソン接合は、量子ビットＬＣ共振器の誘導部を提供する。無損失という用語が示唆するように、ジョセフソン接合は、損失の観点からは問題がない。また、ジョセフソン接合における（誘導）エネルギーは局所的に蓄積され、量子ビット１０２における接合は外部回路（量子ビット面２０２または読み出し面３０２あるいはその両方の面上の回路の他の部分）とは、ほとんど誘導的作用をしない。ジョセフソン接合またはジョセフソン接合の直列アレイは、螺旋コイル３３２の代わりとして使用することもできる。
２）仮想的にのみ励起され、光子が存在しないＬＣ共振器。量子ビット間のバス共振器１０４がＬＣ共振器のこのカテゴリに入る。仮想励起によって、バス共振器１０４は、その共振器１０４の共振周波数またはその高調波とは異なる周波数の光子の伝達を可能にする／促進する。バス共振器のモード（すなわち、共振周波数およびその高調波）が励起されないため、これらのバス共振器（およびその誘導部）により生じる損失は問題ではない。また、実際には、これらのバス共振器は極めて高いクオリティ・ファクタ（Ｑファクタ）、すなわち極めて低損失で作製される。
３）モードが（その共振周波数で、または場合によっては高調波でも）直接励起されるＬＣ共振器に、（ある程度）光子が存在する。本明細書に記載の例示の量子回路では、読み出し共振器１０６がこのカテゴリに入る。読み出し共振器１０６は、外部（オフ・チップ）回路（常温電子回路まで）にも結合／接続する。本実験者らは読み出し共振器１０６によって生じる損失に関心を持ち、損失はその誘導部でより大きく、本発明の実施形態は、読み出し共振器１０６の誘導部を本明細書に記載の（影響を受けやすい）量子ビットから離す技術および構造を提供する。
【００４１】
量子／量子ビット回路１００、量子ビット面２０２、および読み出し面３０２の回路要素は、超伝導材料で形成することができる。それぞれの共振器、インダクタ、キャパシタ、相互接続部（例えばはんだバンプおよびＴＳＶ）、伝送線路、量子ビット、接地面、螺旋コイルなどは、超伝導材料からなる。（約１０ないし１００ミリケルビン（ｍＫ）または約４Ｋなどの低温における）超伝導材料の例としては、ニオブ、アルミニウム、タンタルなどがある。例えば、ジョセフソン接合は超伝導材料からなり、そのトンネル接合は酸化物などの薄いトンネル障壁で形成することができる。キャパシタは、低損失誘電材料、空気などによって分離された超伝導材料で形成することができる。様々な要素を接続する伝送線路（すなわちワイヤ）は、超伝導材料からなる。
【００４２】
図７に、本発明の実施形態による、構造（例えば共振器１０６）を形成する方法のフローチャート７００を示す。ブロック７０２で、誘導部（例えばインダクタ１３０）が第１の表面（例えば読み出し面３０２）上に配置される。ブロック７０４で、容量部が第１の表面（例えば読み出し面３０２）と第２の表面（例えば量子ビット面２０２）に配置される。ブロック７０６で、相互接続構造（例えば相互接続部２１０）が第１の表面と第２の表面との間（例えば読み出し面３０２と量子ビット面２０２との間）に結合／接続される。
【００４３】
容量部は、相互接続構造を含む。例えば、キャパシタ１５０は、キャパシタ・パッド２０４と、キャパシタ・パッド３０４と、相互接続部２１０とを含む。誘導部（例えばインダクタ１３０）は、螺旋コイル、螺旋様コイル、蛇行ワイヤ／伝送線路、（高運動インダクタンス材料の）（直線）運動インダクタ、ジョセフソン接合、またはジョセフソン接合の直列アレイ、あるいはこれらの組み合わせからなるグループから選択される。任意の蛇行ワイヤ状形状とすることができる例示の螺旋コイル３３２が図３に図示されている。誘導部は、接地に分路される。例えば、螺旋コイル３３２は接続部３２６で接地面３０６に分路される。
【００４４】
容量部は、平板キャパシタ、または櫛形キャパシタ、あるいはその両方のキャパシタからなるグループから選択される。例えば、キャパシタ・パッド２０４およびキャパシタ・パッド３０４は、間に相互接続部２１０を備えた平板キャパシタまたはインターデジタル／櫛形キャパシタ（すなわちフィンガ・キャパシタ）あるいはその両方として形成することができる。
【００４５】
相互接続構造は、図４に示すようなはんだバンプである。相互接続構造は、図５に示すようなスルー・シリコン・ビアである。
【００４６】
共振器１０６の誘導部に、少なくとも１つの信号伝達線路が結合される。例えば、図３に示すように、伝送線路３２２（すなわち信号伝達線路）が螺旋コイル３３２に容量結合される。実装形態によっては、伝送線路３２２は、螺旋コイル３３２に誘導結合することができる。共振器の容量部に少なくとも１つの信号伝達線路が結合される。例えば、図示されていないが、伝送線路３２２のような伝送線路を図２のキャパシタ・パッド２０４に容量（または誘導）結合することができる。
【００４７】
共振器の容量部に少なくとも１つの超伝導量子ビット１０２が結合される。例えば、量子ビット１０２は、図１、図２および図６に示すように、読み出し共振器１０６のキャパシタ・パッド２０４に容量結合される。別の選択肢として、共振器１０６の誘導部に少なくとも１つの超伝導量子ビット１０２が結合される。例えば、図示されていないが、量子ビット１０２が螺旋コイル３３２を備えた読み出し面３０２に配置される場合は、量子ビット１０２は螺旋コイル３３２に容量結合されてもよい。
【００４８】
誘導部および容量部（相互接続構造２１０を含む）は、超伝導金属からなる。容量部と相互接続構造とは等電位、すなわち同じ電圧または電位を有する。第１の表面（例えば読み出し面３０２）は第２の表面（例えば量子ビット面２０２）と対向する。
【００４９】
図８に、本発明の実施形態による構造（例えば読み出し共振器１０６）を形成する方法のフローチャート８００を示す。ブロック８０２で、第１の表面（例えば読み出し面３０２）上に第１の部分（例えばキャパシタ・パッド３０４）を有し、第２の表面（例えば量子ビット面２０２）上に第２の部分（例えばキャパシタ・パッド２０４）を有する容量部（例えばキャパシタ１５０）が形成され、第１の部分と第２の部分は等電位である。
【００５０】
ブロック８０４で、第１の表面と第２の表面のうちの一方の表面に誘導部（例えばインダクタ１３０）が形成され、第１の表面と第２の表面とのうちの他方の表面には形成されない／存在しない。図３、図４および図５に示すように、誘導部１３０は読み出し面３０２上に図示されている。ただし、誘導部１３０は量子ビット面２０２にあってもよい。
【００５１】
相互接続構造２１０が、第１の部分と第２の部分（例えばキャパシタ・パッド２０４および３０４）とを等電位を有するように接続する。
【００５２】
図９に、本発明の実施形態による共振器（例えば読み出し共振器１０６）を形成する方法のフローチャート９００を示す。ブロック９０２で、超伝導相互接続部２１０によって接続された第１の超伝導材料（例えばキャパシタ・パッド２０４）と第２の超伝導材料（例えばキャパシタ・パッド３０４）とを備えたキャパシタ１５０が形成され、第１の超伝導材料と第２の超伝導材料は異なる表面（例えば量子ビット面２０２と読み出し面３０２）にある。ブロック９０４で、上記の異なる表面のうちの一方の表面（例えば、量子ビット面２０２と読み出し面３０２とのうちの一方であるが両方ではない面）にインダクタ１３０が配置される。例えば、インダクタ１３０は、量子ビット面２０２または読み出し面３０２のいずれかに配置される。
【００５３】
本明細書では本発明の様々な実施形態について関連する図面を参照しながら説明している。本発明の範囲から逸脱することなく他の実施形態も考案することができる。以下の説明および図面では、要素間の様々な接続および位置関係（例えば，上、下、隣接など）が記載されているが、当業者は、本明細書に記載の位置関係の多くは、向きが変更されても記載されている機能が維持される場合、向きには依存しないことがわかるであろう。これらの接続または位置関係あるいはその両方は、特に明記されていない限り、直接的または間接的とすることができ、本発明はこの点に関して限定的であることが意図されていない。したがって、実体の結合は、直接結合または間接結合を指す場合があり、実体間の位置関係は、直接的位置関係または間接的位置関係であり得る。間接的位置関係の一例として、本明細書で層「Ａ」を層「Ｂ」の上に形成すると言う場合、層「Ａ」と層「Ｂ」の関連する特性および機能が介在層によって実質的に変更されない限り、層「Ａ」と層「Ｂ」との間に１つまたは複数の介在層（例えば層「Ｃ」）がある状況を含む。
【００５４】
特許請求の範囲および本明細書の解釈のために以下の定義および略語を使用するものとする。本明細書で使用する「含んでいる（ｃｏｍｐｒｉｓｅｓ）」、「含む（ｃｏｍｐｒｉｓｉｎｇ）」、「含んでいる（ｉｎｃｌｕｄｅｓ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「有している（ｈａｓ）」、「有する（ｈａｖｉｎｇ）」、「含有している（ｃｏｎｔａｉｎｓ）」、または「含有する（ｃｏｎｔａｉｎｉｎｇ）」という用語またはこれらの任意のその他の変形は、非排他的包含を含むものと意図されている。例えば、列挙されている要素を含む組成物、混合物、プロセス、方法、物、または装置は、必ずしもそれらの要素のみには限定されず、明示的に記載されていないかまたはそのような組成物、混合物、プロセス、方法、物、または装置に固有の他の要素を含み得る。
【００５５】
さらに、本明細書では「例示の」という用語を使用して、「例、事例または例示となる」ことを意味する。「例示の」として本明細書に記載されているいずれの実施形態または設計も、必ずしも他の実施形態もしくは設計よりも好ましいかまたは有利であるものと解釈されるべきではない。「少なくとも１つの」および「１つまたは複数の」という用語は、１以上の任意の整数、すなわち１、２、３、４などを含むものと理解される。「複数の」という用語は、２以上の任意の整数、すなわち、２、３、４、５などを含むものと理解される。「接続」という用語は、間接的な「接続」と直接的な「接続」とを含み得る。
【００５６】
本明細書で「一実施形態」「ある実施形態」、「例示の実施形態」などと言う場合、それは、記載されているその実施形態が、特定の特徴、構造または特性を含み得るが、すべての実施形態がその特定の特徴、構造または特性を備えていてもいなくてもよいことを示している。また、そのような語句は必ずしも同じ実施形態を指していない。さらに、ある実施形態に関連して特定の特徴、構造または特性が記載されている場合、明示的に記載されているか否かを問わず、そのような特徴、構造または特性を他の実施形態に関連して備えることも当業者の知識の範囲内にあるものと認められる。
【００５７】
「約」、「実質的に」、「ほぼ」という用語およびこれらの変形は、本願の出願の時点で利用可能な装置に基づく特定の数量の測定に付随する程度の誤差を含むことが意図されている。例えば、「約」は、記載されている値の±８％または５％、または２％の範囲を含み得る。
【００５８】
本明細書で前述したように、簡潔にするために、超伝導デバイスおよび集積回路（ＩＣ）製造に関する従来の技術については本明細書では詳細に説明している場合もしていない場合もある。しかし、背景技術として、本発明の１つまたは複数の実施形態を実装する際に利用可能な超伝導デバイス製造プロセスのより一般的な説明を以下に示す。本発明の１つまたは複数の実施形態を実装する際に使用される特定の製造作業は、個々には知られている場合があるが、本発明の作業またはその結果の構造あるいはその両方の、記載されている組み合わせは独自のものである。したがって、本発明による超伝導デバイスの製造に関連して説明する作業の独自の組み合わせは、誘電体（例えばシリコン）基板上での超伝導に対して行われる、個々に知られている様々な物理的および化学的プロセスを使用しており、それらの一部について以下の各段落で説明する。
【００５９】
一般に、ＩＣにパッケージ化されるマイクロチップを形成するために使用される様々なプロセスは、膜付着と、除去／エッチングと、パターン形成／リソグラフィとを含む大まかなカテゴリに分類される。付着は、ウエハ上に材料を成長、コーティング、またはその他の方法で移す任意のプロセスである。利用可能な技術としては、とりわけ、物理気相付着（ＰＶＤ）、化学気相付着（ＣＶＤ）、電気化学付着（ＥＣＤ）、分子線エピタキシ（ＭＢＥ）、および最近では原子層堆積（ＡＬＤ）がある。除去／エッチングは、ウエハから材料を除去する任意のプロセスである。例としては、エッチング・プロセス（ウェットまたはドライのいずれか）および化学機械平坦化（ＣＭＰ）などがある。導体（例えばポリシリコン、アルミニウム、銅など）と絶縁体（例えば様々な形態の二酸化シリコン、シリコン窒化物など）の両方の膜を使用して、構成要素が接続および分離される。リソグラフィは、後でパターンを基板に転写するための、半導体基板上での３次元レリーフ・イメージまたはパターンの形成である。リソグラフィでは、フォトレジストと呼ばれる感光性ポリマーによってパターンが形成される。回路の複雑な構造を作製するために、リソグラフィ工程とエッチ・パターン転写工程とが複数回繰り返される。ウエハ上にプリントされる各パターンは、その前に形成されたパターンと位置合わせされ、導体、絶縁体およびその他の領域が徐々に構築されて最終的なデバイスを形成する。
【００６０】
図面中のフローチャートおよびブロック図は、本発明の様々な実施形態による製造方法または作業方法あるいはその両方の可能な実装形態を示す。方法の様々な機能／作業が流れ図にブロックで表されている。代替実装形態によっては、ブロックに記載されている機能は、図に記載されている順序とは異なる順序で行われてもよい。例えば、連続して示されている２つのブロックは、関与する機能に応じて、実際には実質的に並行して実行されてよく、またはそれらのブロックは場合によっては逆の順序で実行されてもよい。
【００６１】
例示のために本発明の様々な実施形態に関する説明を示したが、網羅的であること、または本明細書に記載の実施形態に限定することを意図したものではない。記載されている実施形態の範囲から逸脱することなく、当業者には多くの変更および変形が明らかであろう。本明細書で使用されている用語は、実施形態の原理、実際の適用、もしくは市場にある技術に優る技術的改良を最もよく説明するため、または当業者が本明細書に記載の実施形態を理解することができるようにするために選択されている。
【図１】
2021504956.tif 000003
【図２】
2021504956.tif 000004
【図３】
2021504956.tif 000005
【図４】
2021504956.tif 000006
【図５】
2021504956.tif 000007
【図６】
2021504956.tif 000008
【図７】
2021504956.tif 000009
【図８】
2021504956.tif 000010
【図９】
2021504956.tif 000011
【手続補正書】
【提出日】令和2年6月18日(2020.6.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
共振器構造であって、
第１の表面上の誘導素子と、
前記第１の表面上と第２の表面上の容量素子と、
前記第１の表面と前記第２の表面との間の相互接続構造と
を含む共振器構造。
【請求項２】
前記容量素子は前記相互接続構造を含む、請求項１に記載の共振器構造。
【請求項３】
前記誘導素子は、螺旋コイルと、螺旋様コイルと、蛇行ワイヤと、運動インダクタと、ジョセフソン接合と、ジョセフソン接合の直列アレイとからなるグループから選択される、請求項１または２に記載の共振器構造。
【請求項４】
前記誘導素子は接地に分路される、請求項１、２または３に記載の共振器構造。
【請求項５】
前記容量素子は、平板キャパシタと櫛形キャパシタとからなるグループから選択される、請求項１ないし４のいずれか１項に記載の共振器構造。
【請求項６】
前記相互接続構造がはんだバンプまたはスルー・シリコン・ビアである、請求項１ないし５のいずれか１項に記載の共振器構造。
【請求項７】
前記誘導素子または前記容量素子に少なくとも１つの信号伝達線路が結合された、請求項１ないし６のいずれか１項に記載の共振器構造。
【請求項８】
前記誘導素子または前記容量素子に少なくとも１つの超伝導量子ビットが結合された、請求項１ないし７のいずれか１項に記載の共振器構造。
【請求項９】
前記誘導素子と、前記容量素子と、前記相互接続構造とが超伝導金属を含む、請求項１ないし８のいずれか１項に記載の共振器構造。
【請求項１０】
共振器構造を形成する方法であって、
第１の表面に誘導素子を配置することと、
前記第１の表面と第２の表面とに容量素子を配置することと、
前記第１の表面と前記第２の表面との間に相互接続構造を結合することと
を含む、方法。
【請求項１１】
前記誘導素子は、螺旋コイルと、螺旋様コイルと、蛇行ワイヤと、運動インダクタと、ジョセフソン接合と、ジョセフソン接合の直列アレイとからなるグループから選択される、請求項１０に記載の方法。
【請求項１２】
前記誘導素子は接地に分路される、請求項１０または１１に記載の方法。
【請求項１３】
前記容量素子は、平板キャパシタと櫛形キャパシタとからなるグループから選択される、請求項１０ないし１２のいずれか１項に記載の方法。
【請求項１４】
共振器構造であって、
第１の表面上の第１の部分と第２の表面上の第２の部分とを含む容量素子であって、前記第１の部分と前記第２の部分とが等電位を有する、前記容量素子と、
前記第１の表面と前記第２の表面とのうちの一方の表面に配置され、前記第１の表面と前記第２の表面とのうちの他方の表面には存在しない誘導素子と
を含む、共振器構造。
【請求項１５】
相互接続部が、前記等電位を有するように前記第１の部分と前記第２の部分とを接続する、請求項１４に記載の共振器構造。
【請求項１６】
共振器構造を形成する方法であって、
第１の表面上の第１の部分と、第２の表面上の第２の部分とを含み、前記第１の部分と前記第２の部分とが等電位を有する容量素子を設けることと、
前記第１の表面と前記第２の表面とのうちの一方の表面に配置され、前記第１の表面と前記第２の表面とのうちの他方の表面には存在しない誘導素子を形成することと
を含む、方法。
【請求項１７】
超伝導相互接続部によって接続された第１の超伝導材料と第２の超伝導材料とを含み、前記第１の超伝導材料と前記第２の超伝導材料とが異なる表面にある、キャパシタと、
前記異なる表面のうちの一方の表面に配置されたインダクタと
を含む、共振器。
【国際調査報告】
2021504956.tif 000012
2021504956.tif 000013
2021504956.tif 000014