(57)【要約】チップインダクタおよびその製造方法において、チップインダクタは、ピン層と、ピン層の上方に位置し、順に交互に配置された絶縁層および金属層とを備え、複数の金属層に位置するパターン化金属構造が対応して電気的に接続されて多層平面螺旋状コイル構造を形成し、多層平面螺旋状コイル構造の２つの端部は、それぞれピン層に位置する対応のピン構造に電気的に接続される。【選択図】図１
2021510457.tif 000002
【特許請求の範囲】
【請求項１】
ピン層と、前記ピン層の上方に位置し、絶縁層、金属層の順に交互に配置された複数の絶縁層および複数の金属層とを備え、前記複数の金属層のそれぞれに位置する複数のパターン化金属構造が電気的に接続されるように、多層平面螺旋状コイル構造が形成されているチップインダクタであって、
隣接する２つのパターン化金属構造は、前記隣接する２つのパターン化金属構造の間の絶縁層に位置する貫通孔構造を介して電気的に接続され、
前記多層平面螺旋状コイル構造の２つの端部は、それぞれ前記ピン層に位置する対応のピン構造に電気的に接続されている、チップインダクタ。
【請求項２】
前記多層平面螺旋状コイル構造の軸方向において、前記多層平面螺旋状コイル構造は、複数の単層平面螺旋状コイル構造を含み、隣接する２つの前記単層平面螺旋状コイル構造の間の誘電体構造の厚さは、前記単層平面螺旋状コイルの厚さよりも大きい、請求項１に記載のチップインダクタ。
【請求項３】
前記誘電体構造を構成する材料は、ポリイミドＰＩを含む、請求項２に記載のチップインダクタ。
【請求項４】
前記多層平面螺旋状コイル構造の軸方向は、前記ピン層が位置している平面に対して垂直となり、または、前記多層平面螺旋状コイル構造の軸方向は、前記ピン層が位置している平面に対して平行となっている、請求項１に記載のチップインダクタ。
【請求項５】
前記多層平面螺旋状コイル構造の軸方向において、前記多層平面螺旋状コイル構造は、複数の単層平面螺旋状コイル構造を含み、前記単層平面螺旋状コイル構造は、少なくとも１巻きのコイル構造を形成する、請求項１に記載のチップインダクタ。
【請求項６】
前記ピン構造は、パッド構造と、前記パッド構造に位置する金属構造とを含み、前記多層平面螺旋状コイル構造の２つの端部は、それぞれ対応する金属構造に電気的に接続されている、請求項１に記載のチップインダクタ。
【請求項７】
請求項１に記載のチップインダクタを製造することに用いられ、
基板を形成することと、
前記基板上に第１パターン化金属構造を形成することと、
前記第１パターン化金属構造上に第１絶縁層を形成し、前記第１絶縁層の規定の位置に貫通孔構造を形成することと、
前記第１絶縁層上に、前記第１絶縁層に位置する前記貫通孔構造を介して前記第１パターン化金属構造に電気的に接続される第２パターン化金属構造を形成することと、
第Ｎ絶縁層が形成されるまで、前記第２パターン化金属構造上に絶縁層とパターン化金属構造を交互に形成することと、
前記第Ｎ絶縁層上にピン構造を形成することと、
前記基板を除去するまたは前記基板を研磨することとを含み、
Ｎは１よりも大きな整数であり、第Ｍパターン化金属構造は、第Ｍ−１絶縁層に位置する貫通孔構造を介して第Ｍ−１パターン化金属構造に電気的に接続され、Ｍは２よりも大きくＮ以下の整数である、チップインダクタの製造方法。
【請求項８】
メッキプロセス、スパッタプロセスまたはエッチングプロセスを用いて第Ｍ１パターン化金属構造を形成し、Ｍ１はＮ以下の正の整数である、請求項７に記載のチップインダクタの製造方法。
【請求項９】
第Ｍ２絶縁層を構成する材料はポリイミドＰＩを含み、ドライエッチングプロセスまたはレーザエッチングプロセスを用いて第Ｍ２絶縁層の前記規定の位置に貫通孔構造を形成し、Ｍ２はＮ以下の正の整数である、請求項７に記載のチップインダクタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２０１８年１０月１７日に中国専利局に提出された出願号が２０１８１１２０９４３１．３および２０１８２１６８６８２３．４である中国特許出願に対して優先権を主張するものであり、上記出願の全ての内容を引用により本出願に援用する。
【０００２】
本出願の実施例は、電子部品の技術分野に関し、例えば、チップインダクタおよびその製造方法に関する。
【背景技術】
【０００３】
ユーザの電子製品の小型化に対する要求が高まりつつあることに伴い、電子製品の集積度は次第に向上し、電子製品に含まれる電子部品の寸法に対してより高い要求が求められ、電子部品がどのように小型化と電子部品自体の電気的性能とを両立するかは、早急に解決すべき問題となる。
【０００４】
チップインダクタは、複数種の電子製品に広く使用され、チップインダクタの寸法および電気的性能は、チップインダクタが集積された電子製品の寸法および性能に直接に影響し、これによって、チップインダクタの小型化とチップインダクタ自体の電気的性能との両立は非常に重要となる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記のことに鑑み、本出願は、小さな寸法内で大きなインダクタンス値を取得することに寄与し、すなわち、チップインダクタの小型化の実現に寄与するとともに、半導体プロセスを用いてチップインダクタを製造することができ、チップインダクタの寸法を精密に制御し、チップインダクタの精度を向上させることに寄与し、それと同時に、チップインダクタの電気伝導度の向上、チップインダクタの抵抗値の低減、チップインダクタのＱ値（品質係数）の向上にも寄与するチップインダクタおよびその製造方法を提供する。
【課題を解決するための手段】
【０００６】
第１態様において、本出願の実施例は、
ピン層と、前記ピン層の上方に位置し、絶縁層、金属層の順に交互に配置された複数の絶縁層および複数の金属層とを備え、前記複数の金属層のそれぞれに位置する複数のパターン化金属構造が電気的に接続されるように、多層平面螺旋状コイル構造が形成されているチップインダクタであって、
隣接する２つのパターン化金属構造は、前記隣接する２つのパターン化金属構造の間の絶縁層に位置する貫通孔構造を介して電気的に接続され、
前記多層平面螺旋状コイル構造の２つの端部は、それぞれ前記ピン層に位置する対応のピン構造に電気的に接続されている、チップインダクタを提供する。
【０００７】
一実施例では、前記多層平面螺旋状コイル構造の軸方向において、前記多層平面螺旋状コイル構造は、複数の単層平面螺旋状コイル構造を含み、隣接する２つの前記単層平面螺旋状コイル構造の間の誘電体構造の厚さは、前記単層平面螺旋状コイルの厚さよりも大きい。
【０００８】
一実施例において、前記誘電体構造を構成する材料は、ポリイミド（Ｐｏｌｙｉｍｉｄｅ、ＰＩ）を含む。
【０００９】
一実施例において、前記多層平面螺旋状コイル構造の軸方向は、前記ピン層が位置している平面に対して垂直となり、または、前記多層平面螺旋状コイル構造の軸方向は、前記ピン層が位置している平面に対して平行となっている。
【００１０】
一実施例において、前記多層平面螺旋状コイル構造の軸方向において、前記多層平面螺旋状コイル構造は、複数の単層平面螺旋状コイル構造を含み、前記単層平面螺旋状コイル構造は、少なくとも１巻きのコイル構造を形成する。
【００１１】
一実施例において、前記ピン構造は、パッド構造と、前記パッド構造に位置する金属構造とを含み、前記多層平面螺旋状コイル構造の２つの端部は、それぞれ対応する金属構造に電気的に接続されている。
【００１２】
第２態様において、本出願の実施例は、
第１態様に係るチップインダクタを製造することに用いられるチップインダクタの製造方法であって、
基板を形成することと、
前記基板上に第１パターン化金属構造を形成することと、
前記第１パターン化金属構造上に第１絶縁層を形成し、前記第１絶縁層の規定の位置に貫通孔構造を形成することと、
前記第１絶縁層上に、前記第１絶縁層に位置する前記貫通孔構造を介して前記第１パターン化金属構造に電気的に接続される第２パターン化金属構造を形成することと、
第Ｎ絶縁層が形成されるまで、前記第２パターン化金属構造上に絶縁層とパターン化金属構造を交互に形成することと、
前記第Ｎ絶縁層上にピン構造を形成することと、
前記基板を除去するまたは前記基板を研磨することとを含む、チップインダクタの製造方法を更に提供する。
ただし、Ｎは１よりも大きな整数であり、第Ｍパターン化金属構造は、第Ｍ−１絶縁層に位置する貫通孔構造を介して第Ｍ−１パターン化金属構造に電気的に接続され、Ｍは２よりも大きく、Ｎ以下の整数である。
【００１３】
一実施例において、メッキプロセス、スパッタプロセスまたはエッチングプロセスを用いて第Ｍ１パターン化金属構造を形成する。ただし、Ｍ１はＮ以下の正の整数である。
【００１４】
一実施例において、第Ｍ２絶縁層を構成する材料はＰＩを含み、ドライエッチングプロセスまたはレーザエッチングプロセスを用いて第Ｍ２絶縁層の前記規定の位置に貫通孔構造を形成する。ただし、Ｍ２はＮ以下の正の整数である。
【発明の効果】
【００１５】
本出願の実施例は、ピン層と、ピン層の上方に位置し、間隔をあけて配置された複数の絶縁層および複数の金属層とを備え、上記複数の金属層に位置するパターン化金属構造が電気的に接続されるように、多層平面螺旋状コイル構造が形成され、多層平面螺旋状コイル構造の２つの端部は、それぞれピン層に位置する対応のピン構造に電気的に接続されるチップインダクタを提供する。チップインダクタに、絶縁層および金属層が間隔をあけて配置され、且つ、金属層におけるパターン化金属構造が多層平面螺旋状コイル構造を形成し、小さな寸法内で大きなインダクタンス値を取得することに寄与し、すなわち、チップインダクタの小型化の実現に寄与するとともに、半導体プロセスを用いてチップインダクタを製造することができ、チップインダクタの寸法を精密に制御し、チップインダクタの精度を向上させることに寄与し、それと同時に、チップインダクタの電気伝導度の向上、チップインダクタの抵抗値の低減、チップインダクタのＱ値の向上にも寄与する。
【図面の簡単な説明】
【００１６】
【図１】本出願の一実施例に係るチップインダクタの構造模式図
【図２】本出願の一実施例に係る別のチップインダクタの構造模式図
【図３】本出願の一実施例に係るチップインダクタの製造方法のフローチャート
【発明を実施するための形態】
【００１７】
以下、図面および実施例を参照しながら、本出願について更に詳細に説明する。ここで説明する具体的な実施例が、本出願を解釈するためのものに過ぎず、本出願を限定するものではないことは理解できる。なお、説明しやすいために、図面において、全ての構造ではなく、本出願に関する部分のみを示す。本明細書において、同じまたは類似する符号は、同じまたは類似する構造、素子またはプロセスを表す。なお、矛盾しない限り、本出願における実施例および実施例における特徴は、互いに任意に組み合わせることができる。
【００１８】
本出願の実施例は、ピン層と、ピン層の上方に位置し、絶縁層、金属層の順に交互に配置された複数の絶縁層および複数の金属層とを備え、上記複数の金属層のそれぞれに位置するパターン化金属構造が電気的に接続されるように、多層平面螺旋状コイル構造が形成されているチップインダクタであって、隣接する２つのパターン化金属構造は、上記隣接する２つのパターン化金属構造の間の絶縁層に位置する貫通孔構造を介して電気的に接続され、上記多層平面螺旋状コイル構造の２つの端部は、それぞれピン層に位置する対応のピン構造に電気的に接続されているチップインダクタを提供する。
【００１９】
ユーザの電子製品の小型化に対する要求の向上に高め、電子製品の集積度は次第に向上し、電子製品に含まれる電子部品の寸法に対してより高い要求が求められ、電子部品がどのように小型化と電子部品自体の電気的性能とを両立するかは、早急に解決すべき問題となる。チップインダクタは、各電子製品に普遍的に適用され、チップインダクタの寸法および電気的性能は、チップインダクタが集積された電子製品の寸法および性能に直接影響し、これによって同様に、チップインダクタの小型化とチップインダクタ自体の電気的性能の両立は非常に重要となる。
【００２０】
本出願の実施例に係るチップインダクタは、ピン層と、ピン層の上方に位置し、間隔をあけて配置された絶縁層および金属層とを備え、複数の金属層に位置するパターン化金属構造が対応して電気的に接続されて多層平面螺旋状コイル構造を形成し、多層平面螺旋状コイル構造の２つの端部は、それぞれピン層に位置する対応のピン構造に電気的に接続される。このように、チップインダクタに絶縁層および金属層が交互に配置され、且つ、複数の金属層におけるパターン化金属構造が多層平面螺旋状コイル構造を形成し、小さな寸法内で大きなインダクタンス値を取得することに寄与し、すなわち、チップインダクタの小型化の実現に寄与するとともに、半導体プロセスを用いてチップインダクタを製造することができ、チップインダクタの寸法を精密に制御し、チップインダクタの精度を向上させることに寄与し、それと同時に、チップインダクタの電気伝導度の向上、チップインダクタの抵抗値の低減、チップインダクタのＱ値の向上にも寄与する。
【００２１】
以下、本出願の実施例における図面を参照しながら、本出願の実施例における技術案について明確かつ完全に説明する。本出願における実施例に基づき、当業者が創造的な労働を行わない前提で得られた全ての他の実施例は、いずれも本出願の保護の範囲に属する。
【００２２】
図１は、本出願の実施例に係るチップインダクタの構造模式図である。図１に示すように、チップインダクタは、ピン層１と、ピン層１の上方に位置し、間隔をあけて配置された絶縁層２および金属層３とを備え、複数の金属層３に位置するパターン化金属構造３１が電気的に接続されるように、多層平面螺旋状コイル構造が形成されている。ここで、隣接する２つのパターン化金属構造３１は、上記隣接する２つのパターン化金属構造３１の間の絶縁層２に位置する貫通孔構造２０を介して電気的に接続され、多層平面螺旋状コイル構造の２つの端部４は、それぞれピン層１に位置する対応のピン構造１０に電気的に接続されている。図１では、例示的に、ピン層１の上方に５層の金属層３が設けられ、本出願の実施例において、ピン層１の上方の金属層３の具体的な数は限定されていない。
【００２３】
隣接する金属層３におけるパターン化金属構造３１の電気的に接続する必要のない部分の電気的絶縁を実現するために、ピン層１に垂直な方向において、隣接する２層の金属層３の間にそれぞれの絶縁層２が設けられ、最下層の金属層３とピン層１との間の電気的に接続する必要のない部分の電気的絶縁を実現するために、最下層の金属層３とピン層１との間にも絶縁層２が設けられる。図１に、各絶縁層２に位置する貫通孔構造２０のみが示され、上記多層平面螺旋状コイル構造の２つの端部４は、対応する絶縁層２に位置する貫通孔構造２０およびピン層１に位置する対応のピン構造１０により、電気的な接続を実現する。
【００２４】
図２は、本出願の実施例に係る別のチップインダクタの構造模式図である。図１に示す構造のチップインダクタと異なり、図１に示す構造のチップインダクタで形成された多層平面螺旋状コイル構造の軸方向ＸＸ’は、ピン層１が位置している平面に対して垂直となり、図２に示す構造のチップインダクタで形成された多層平面螺旋状コイル構造の軸方向ＹＹ’は、ピン層１が位置している平面に対して平行となっている。図２では、例示的に、ピン層１の上方に２層の金属層３が設けられ、２つの金属層３におけるパターン化金属構造３１の電気的に接続する必要のない部分の電気的絶縁を実現するために、２層の金属層３の間に絶縁層２が設けられ、それと同様に、最下層の金属層３とピン層１との間の電気的に接続する必要のない部分の電気的絶縁を実現するために、最下層の金属層３とピン層１との間にも絶縁層２が設けられている。図２に、同様に、各絶縁層２に位置する貫通孔構造２０のみが示され、多層平面螺旋状コイル構造の２つの端部４は、対応する絶縁層２に位置する貫通孔構造２０およびピン層１に位置する対応のピン構造１０により、電気的な接続を実現する。
【００２５】
一般的に使用されるチップインダクタは、チップ型多層焼成セラミック（Ｍｕｉｔｉ−ｌａｙｅｒ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃ、ＭＬＣＣ）であり、セラミック材料で構成され、電気伝導度が低く、製造プロセスが比較的粗いため、チップインダクタのＱ値は低く、チップインダクタの寸法を精密に制御することができず、チップインダクタの精度が低く、チップインダクタの小型化を実現しにくい。本出願の実施例に係るチップインダクタに、絶縁層２および金属層３が間隔をあけて配置され、且つ、複数の金属層３におけるパターン化金属構造３１が多層平面螺旋状コイル構造を形成し、小さな寸法内で大きなインダクタンス値を取得することに寄与し、すなわち、チップインダクタの小型化の実現に寄与するとともに、半導体プロセスを用いてチップインダクタを製造することができ、チップインダクタの寸法を精密に制御し、チップインダクタの精度を向上させることに寄与し、それと同時に、チップインダクタの電気伝導度の向上、チップインダクタの抵抗値の低減、チップインダクタのＱ値の向上にも寄与する。
【００２６】
一実施例において、多層平面螺旋状コイル構造の軸方向において、多層平面螺旋状コイル構造は、複数の単層平面螺旋状コイル構造５を含むことができ、隣接する２つの単層平面螺旋状コイル構造５の間の誘電体構造の厚さが単層平面螺旋状コイル構造５の厚さよりも大きくなるように配置することができる。図１に示すように、チップインダクタにおける単層平面螺旋状コイル構造５の軸方向は同様にＸＸ’方向に沿い、チップインダクタの軸方向ＸＸ’において、隣接する２つの単層平面螺旋状コイル構造５の間の誘電体構造の厚さは隣接する金属層３の間の絶縁層２の厚さに等しい。図２に示すように、チップインダクタにおける単層平面螺旋状コイル構造５の軸方向は同様にＹＹ’方向に沿い、隣接する２つの単層平面螺旋状コイル構造５の間の誘電体構造の厚さは垂直な２つの単層平面螺旋状コイル構造５の間の距離である。
【００２７】
多層平面螺旋状コイル構造のチップインダクタの軸方向はピン層１が位置している平面に対して垂直であっても平行となっていても、隣接する２つの単層平面螺旋状コイル構造５の間の誘電体構造の厚さが単層平面螺旋状コイル構造５の厚さよりも大きくなるように配置し、同じ厚さのチップインダクタで、且つチップインダクタの軸方向に沿って単層平面螺旋状コイル構造５の厚さが誘電体構造の厚さに等しくなるように配置されたものと比べ、隣接する単層平面螺旋状コイル構造５の間の距離を増加し、隣接する単層平面螺旋状コイル構造５の間の距離が小さすぎることにより、チップインダクタの軸方向に沿って隣接する単層平面螺旋状コイル構造５の間の結合作用が強すぎチップインダクタの共振周波数に影響する問題を改善し、チップインダクタの共振周波数を向上させる。例示的には、誘電体構造を構成する材料はＰＩ、すなわち、ポリイミドであってもよく、つまり、絶縁層２を構成する材料はＰＩである。
【００２８】
一実施例において、上記多層平面螺旋状コイル構造の軸方向において、多層平面螺旋状コイル構造は複数の単層平面螺旋状コイル構造５を含むことができ、単層平面螺旋状コイル構造５が少なくとも１巻きのコイル構造を形成するように配置することができ、例えば、図１において、最上方の金属層３における単層平面螺旋状コイル構造５のコイルのターン数が１よりも大きく、このように、同じ寸法内でチップインダクタのより大きなインダクタンス値を取得することができ、同様に、チップインダクタの小型化の実現に寄与する。図２に示す構造のチップインダクタは、同様に単層平面螺旋状コイル構造５が複数ターンのコイルを含むように配置することができ、同様に同じ寸法内でチップインダクタのより大きなインダクタンス値を取得することができ、チップインダクタの小型化の実現に寄与する。なお、図２に示す構造のチップインダクタの単層平面螺旋状コイル構造５が複数ターンのコイルを含むように配置するため、現に図２に示す１巻きのコイルの単層平面螺旋状コイル構造５に対し、チップインダクタの工程数が増える。図１に示す構造のチップインダクタの単層平面螺旋状コイル構造５が複数ターンのコイルを含むように配置することが好ましい。
【００２９】
一実施例において、図１および図２に示すように、チップインダクタのピン構造１０は、パッド構造１０１と、パッド構造１０１に位置する金属構造１０２とを含んでもよく、多層平面螺旋状コイル構造の２つの端部４は、それぞれ対応する金属構造１０２に電気的に接続される。例示的には、パッド構造１０１を構成する材料は、チップインダクタのプリント配線板上の半田付けを容易にするための半田であってもよく、ピン構造１０における金属構造１０２を構成する材料が各金属層３におけるパターン化金属構造３１を構成する材料と同じであるように配置してもよい。なお、本出願の実施例は、パターン化金属構造３１を構成する具体的な材料を限定せず、好ましくは電気伝導度が高い金属材料または金属酸化物材料であり、最大程度でチップインダクタのＱ値を向上させる。
【００３０】
本出願の実施例は、上記実施例に記載のチップインダクタを製造するためのチップインダクタの製造方法を更に提供し、図３は、本出願の実施例に係るチップインダクタの製造方法のフローチャートである。図３に示すように、チップインダクタの製造方法は以下のステップを含む。
【００３１】
ステップ１１０において、基板を形成する。
【００３２】
該基板は、８インチのウエハ、１２インチのウエハまたは５００ｍｍ×５００ｍｍ寸法のウエハ等のより大きな寸法のウエハであってもよく、基板の形状は、円形、角型、長方形等であってもよく、基板を構成する材料は、シリコン、ガラス、石英、セラミックまたは有機物のうちの少なくとも１種であってもよい。
【００３３】
ステップ１２０、基板に第１パターン化金属構造を形成する。
【００３４】
図１に示すように、基板（図１において基板が図示されず）上に第１パターン化金属構造３１１を形成し、メッキ、スパッタ、または１層の金属層３を堆積してからエッチングする等のプロセスを用いて第１パターン化金属構造３１１を形成することができる。図２に示すように、基板上（図２において基板が図示されず）に第１パターン化金属構造３１１を形成し、同様にメッキプロセス、スパッタプロセス、または１層の金属層３を堆積してからエッチングする等のプロセスを用いて第１パターン化金属構造３１１を形成することができ、メッキプロセスを用いて第１パターン化金属構造３１１を形成することができ、メッキプロセスにより、厚さが大きな金属膜層を形成することができ、チップインダクタのＱ値の向上に寄与する。
【００３５】
ステップ１３０において、第１パターン化金属構造上に第１絶縁層を形成し、第１絶縁層の規定の位置に貫通孔構造を形成する。
【００３６】
図１に示すように、第１パターン化金属構造３１１上に第１絶縁層２１が形成され、第１絶縁層２１の規定の位置に貫通孔構造２０が形成され、図１に第１絶縁層２１が図示されず、第１絶縁層２１に位置する貫通孔構造２０のみが示される。図２に示すように、第１パターン化金属構造３１１上に第１絶縁層２１が形成され、第１絶縁層２１の規定の位置に貫通孔構造２０が形成され、同様に、図２に第１絶縁層２１が図示されず、第１絶縁層２１に位置する貫通孔構造２０のみが示される。
【００３７】
例示的には、第１絶縁層２１を構成する材料はＰＩ、すなわち、ポリイミドを含んでもよく、１層の絶縁層２１を堆積してから、ドライエッチングプロセスまたはレーザエッチングプロセスによって第１絶縁層２１の規定の位置に貫通孔構造２０を形成してもよい。図２に示す構造のチップインダクタは、第１絶縁層２１の厚さが大きいため、第１絶縁層２１に位置する貫通孔構造２０の形状が長細く、レーザエッチングプロセスで第１絶縁層２１の規定の位置に貫通孔構造２０を形成することが好ましい。
【００３８】
ステップ１４０において、第１絶縁層上に第２パターン化金属構造を形成し、第２パターン化金属構造は、第１絶縁層に位置する貫通孔構造を介して第１パターン化金属構造に電気的に接続される。
【００３９】
図１および図２に示すように、第１絶縁層２１上に第２パターン化金属構造３１２が形成され、第２パターン化金属構造３１２を構成する材料が第１絶縁層２１における貫通孔構造２０を充填し、第２パターン化金属構造３１１は、第１絶縁層２１に位置する貫通孔構造２０を介して第１パターン化金属構造３１１との電気的な接続を実現し、同様に、メッキプロセス、スパッタプロセス、または１層の金属層を堆積してからエッチングする等のプロセスを用いて第２パターン化金属構造３１２を形成することができる。
【００４０】
ステップ１５０において、第Ｎ絶縁層が形成されるまで、第２パターン化金属構造に絶縁層おとパターン化金属構造を交互に形成する。ただし、Ｎは１よりも大きな整数であり、第Ｍパターン化金属構造は、第Ｍ−１絶縁層に位置する貫通孔構造を介して第Ｍ−１パターン化金属構造に電気的に接続され、Ｍは２よりも大きくてＮ以下の整数である。
【００４１】
図１に示すように、第５絶縁層２５が形成されるまで、第２絶縁層２２とこの後で交互に配置されたパターン化金属構造３１および絶縁層２とを形成し続け、最下方の金属層３とピン構造１０との電気的に接続する必要のない位置の電気的絶縁を実現するために、第５絶縁層２５は最下方の金属層３とピン構造１０との間に位置する。図２に示すように、第２絶縁層２２を形成し続け、最下方の金属層３とピン構造１０との電気的に接続する必要のない位置の電気的絶縁を実現するために、第２絶縁層２２は最下方の金属層３とピン構造１０との間に位置する。
【００４２】
ステップ１６０、第Ｎ絶縁層に上ピン構造を形成する。
【００４３】
図１および図２に示すように、ピン構造１０は、パッド構造１０１と、パッド構造１０１上に位置する金属構造１０２とを含んでもよく、最下方の絶縁層２上にピン構造１０における金属構造１０２を形成した後、金属構造１０２上にパッド構造１０１を形成することができ、ピン構造１０における金属構造１０２がパッド構造１０１の形状に一致するように配置してもよく、両者はパターン化を同時に実現することにより、プロセス制程を簡単化する。
【００４４】
ステップ１７０、基板を除去するまたは基板を研磨する。
【００４５】
ピン構造１０が形成された後に、基板を除去するまたは基板を研磨し、すなわち、第１金属層３１の上方に位置する基板を剥離するまたは第１金属層３１の上方に位置する基板を研磨することにより、完全なチップインダクタを形成してもよい。基板を除去するまたは基板を研磨した後に、金属層３および絶縁層２を切断して標準的な寸法の表面実装デバイス、例えば０２０１、０１００５またはより小さな寸法の表面実装デバイスを形成してもよい。
【００４６】
例示的には、図２に示すように、基板（例えば、シリコンウエハであってもよい）を先に形成し、シリコンスルーホール（Ｔｈｒｏｕｇｈ  Ｓｉｌｉｃｏｎ  Ｖｉａ、ＴＳＶ）プロセスを採用して基板の規定の位置に貫通孔構造２０を形成し、すなわち、図２における６つの長細い貫通孔構造２０を形成する）を形成し、その後、基板の表裏にそれぞれに第１パターン化金属構造３１１および第２パターン化金属構造３１２を作製し、基板の表面または裏面に対応する絶縁層２およびピン構造１０を形成してもよい。上記実施例と異なるのは、該方法によって形成された基板は、チップインダクタの内部に囲まれ、基板は誘電体材料またはガラス等の他の材料、および対応するプロセスで製造されてもよく、本出願の実施例はこれについて限定しない。
【００４７】
本出願の実施例に係るチップインダクタは、ピン層と、ピン層の上方に位置し、間隔をあけて配置された絶縁層および金属層とを備え、複数の金属層に位置するパターン化金属構造は、対応して電気的に接続されて多層平面螺旋状コイル構造を形成し、多層平面螺旋状コイル構造の２つの端部は、それぞれピン層に位置する対応のピン構造に電気的に接続され、上記実施例に係る半導体プロセスを用いてチップインダクタを製造することができ、チップインダクタの寸法を精密に制御し、チップインダクタの精度を向上させることに寄与し、それと同時に、チップインダクタの電気伝導度の向上、チップインダクタの抵抗値の低減、チップインダクタのＱ値の向上にも寄与する。また、形成されたチップインダクタに絶縁層および金属層が間隔をあけて配置され、且つ、金属層におけるパターン化金属構造が多層平面螺旋状コイル構造を形成し、小さな寸法内で大きなインダクタンス値を取得することに寄与し、すなわち、チップインダクタの小型化の実現に寄与する。
【図１】
2021510457.tif 000003
【図２】
2021510457.tif 000004
【図３】
2021510457.tif 000005
【国際調査報告】
2021510457.tif 000006
2021510457.tif 000007
2021510457.tif 000008
2021510457.tif 000009