(57)【要約】  シリコンディスプレイ上の液晶などのディスプレイの動作特性を改善するためのシステムおよび方法。
2021525387.tif 000002
【特許請求の範囲】
【請求項１】
ディスプレイと、ディスプレイドライバと、を備えるディスプレイシステムであって、
前記ディスプレイドライバは、ディスプレイテーブルに従ってビットプレーンを前記ディスプレイに送るように構成され、
前記ディスプレイテーブルの各行は、複数の位相値のうちの１つに関連するビットプレーンのシーケンスを含み、
前記ビットプレーンの各シーケンスは、前記複数の位相値のそれぞれの１つに関連するいくつかの１値およびいくつかの０値を含み、
１値の数が１より大きいビットプレーンの各シーケンスについて、１値の数は、１つ以上の１値の１つ以上のグループが１つ以上の０値の１つ以上のグループから離間するように前記ビットプレーンのシーケンスの長さ全体に分散され、
前記１つ以上の１値の１つ以上のグループのそれぞれは、ほぼ同じ数のビットプレーンを有し、前記１つ以上の０値の１つ以上のグループのそれぞれは、ほぼ同じ数のビットプレーンを有する、ディスプレイシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術分野は、概して、シリコンディスプレイ上の液晶のシステムおよび方法に関連する。
【背景技術】
【０００２】
液晶オンシリコン（ＬＣＯＳ）ディスプレイには、通常２つのタイプがある。各タイプは、主に各ディスプレイピクセルの下の回路のタイプ（アナログとデジタル）によって特徴付けられる。
【０００３】
アナログディスプレイでは、各ピクセルの下の回路は主にストレージコンデンサである。動作中、アナログ電圧源が、各ピクセルのストレージコンデンサにアナログ電圧を蓄積するように、各ピクセルの蓄積コンデンサに順次接続される。これらの蓄積された電圧は、対応するピクセルのピクセル電極にも接続される。
【０００４】
これらのピクセル電極の可変電圧は、これらの各ピクセルの真上の液晶（ＬＣ）の応答を決定し、これにより最終的に（振幅表示の場合）そのピクセルから反射された光の偏光変化の量、または（位相表示の場合）そのピクセルから反射された光に適用される位相シフトの量を決定する。この可変電圧はアナログ量であるため、ＬＣでの偏光または位相シフトの結果として生じる変調もアナログ量として変化する。
【０００５】
グレースケール画像または可変位相シフトの再生は、このような表示にとっては複雑ではない。初期に開発されたＬＣＯＳディスプレイは、基本的にすべてアナログディスプレイであった。しかしながら、ピクセルサイズが小さくなるにつれて、アナログディスプレイの構築はますます困難になる。これは、非常に小さいピクセルは非常に小さいピクセルコンデンサであることを意味するからである。小さなコンデンサは、リーク電流が時間の経過とともに電圧を変化させるため、表示動作を成功させるのに十分な長さの正確な電荷を保持することができない。
【０００６】
デジタルＬＣＯＳディスプレイはより新しい開発である。このディスプレイは、各ピクセルの内部にデジタルメモリを組み込んでおり、「１」または「０」の状態を格納することができる。ピクセル電極は、完全に「オン」または完全に「オフ」のＬＣ状態に対応する２つの取り得る電圧のいずれかに設定することができる。これらの「１」または「０」状態は、ピクセルに非常に迅速に書き込むことができ、リークに起因して電圧が変化することはない。
【０００７】
デジタルＬＣＯＳディスプレイは通常、各ピクセルに高速の１と０の列を書き込み、これにより、ＬＣがこれらの完全オン状態と完全オフ状態を交互に切り替えることでグレースケールを実現する。これらの変化は、目が反応するよりもはるかに速く起こる。したがって、目はこれらの「オフ」および「オン」条件のデューティサイクルを平均化して同等のグレースケールにする。
【０００８】
使用中、デジタルＬＣＯＳディスプレイは通常、デューティサイクル変調（ＤＣＭ）エンコーディングまたはパルス幅変調（ＰＷＭ）エンコーディングのいずれかのバリアントを使用して、必要な同等のグレースケール値を達成するために、各フレーム中に１と０の「ビットプレーン」で何度も書き込まれる。
【０００９】
デジタルピクセルデザインは、非常に小さくすることができ、リークの問題に悩まされない。ただし、そのようなデザインは、より多くのトランジスタを備えたより複雑なピクセル回路を必要とする傾向にある。また、そのようなデザインは、フレームごとに多数のビットプレーンを書き込むには、より高い外部データレートを必要とする傾向にある。
【００１０】
位相モードディスプレイに特に関連するのは、ピクセルでの電圧誤差が、目では平均化することができない画像の位置シフトに対応しているため、人間の目による平均化は機能しない。そのため、位相モードディスプレイにデジタルＬＣＯＳディスプレイを使用することはより困難である。
【００１１】
位相モードディスプレイは、ＬＣが所望の位相シフトに対応する完全オフと完全オンとの間の中間状態にとどまるのに十分な速度で１ビットプレーンと０ビットプレーンのシーケンスを送ることができる。ここで、ＬＣには、オフ状態またはオン状態のいずれかを完全に達成する時間はない。
【００１２】
ただし、このアプローチは、所望の一定の位相シフトの近似値である。
また、実際には、システム（特にＬＣ自体）のさまざまな非線形性と最小電圧持続時間により、この急速に変化する一連のビットプレーンに対するＬＣの応答に「位相リップル」が発生する。位相リップル１１０を有する典型的な波形１００のシミュレートされた例を図１に示す。
【００１３】
ここで、波形１００が所望の位相シフト値１２０に近づくには、フレームの最初に約２ミリ秒かかる。次に、波形１００の位相レベルは、名目上、所望の位相シフト値１２０の周りで前後に交互に変化する（位相リップル１１０）。
【００１４】
さらに、位相モードデジタルＬＣＯＳディスプレイは通常、固定のＶｐｉｘ相当の電源で動作する。すべてのビットプレーンの電圧が同じとなる必要があることを示唆する前提が存在し、デジタルＬＣＯＳディスプレイはこの仮定を使用して設計されている。
【発明の概要】
【００１５】
本開示のさまざまな実施形態は、位相リップル、位相スイッチングノイズ、および位相不安定性を低減し、他の動作特性を改善するディスプレイのための駆動方式を提供する。
【００１６】
本開示の実施形態は、各グレー／位相レベルに対してオン／オフビットの最適な数および分布を有する駆動方式を利用する。フレームまたはサブフレーム中に所望のグレー値または位相値を達成するために使用されるバイナリ値のシーケンスは、そのフレームまたはサブフレーム内のそのグレー値または位相値のオン値の望ましい数を、オン期間がフレームまたはサブフレームの持続期間にわたって実質的に等間隔で発生するように、オフ値を有するそのフレームまたはサブフレームにおいて散在させることによって最適化される。
【００１７】
そのため、本明細書で説明するシステムおよび方法は、「１」および「０」のビットプレーンの最適化されたシーケンスを決定し、このシーケンスは、位相モードビットプレーン駆動デジタルＬＣＯＳディスプレイに送られると、最小位相リップルを有するグレー値または位相シフト値となる。例えば、６ビットの位相モードディスプレイの場合、システムおよび方法は、６ビットの位相分解能によって定義された６４個の取り得る位相シフト値のそれぞれに適用される最適化されたシーケンスを決定する。
【００１８】
本開示の実施形態は、最適化されたビットシーケンスの周期的循環を利用して、１／０および０／１遷移グリッチを最小化する。
【００１９】
本開示の実施形態は、ビットプレーンごとに異なる電圧を利用する。
【００２０】
特に、本明細書に記載のシステムおよび方法は、個々のビットプレーン電圧を微調整し、それによってディスプレイの性能を最適化して位相リップルを最小化することを可能にし、これにより位相ディスプレイのノイズを低減する。ビットプレーン電圧の微調整は、ピクセル電極電源（Ｖｐｉｘ）を変更するか、カバーガラスの透明電極電圧（Ｖｃｏｍ）を変更することによって行われる。Ｖｃｏｍ電圧を変化させると、対処する必要のある問題が発生し得る。そのため、微調整は、Ｖｐｉｘの調整によってのみ行い得る。ただし、Ｖｐｉｘ、Ｖｃｏｍ、またはその両方を調整することで、同じ目的を達成することができる。
【００２１】
これらすべての場合において、これらの調整は駆動シーケンスを変更することによって行われる。
【００２２】
本開示の実施形態は、正および負のＶｃｏｍ極性のための異なる電圧、非常に高いＶｃｏｍスイッチング周波数、実際のＶｃｏｍ結合フリップ（conjugation flip）とのＬＣへの同期ラッチリリース、および循環を含むグレー／位相レベルごとにフレーム間Ｖｃｏｍ結合およびフレーム整合オン／オフビットと組み合わせられた奇数のオン／オフビットを使用することによるＤＣバランシング、を利用し得る。
【００２３】
前述は、さまざまな実施形態のいくつかの態様および特徴を大まかに概説しており、これらは、本開示のさまざまな潜在的な用途の単なる例示であると解釈されるべきである。他の有益な結果は、開示された情報を異なる方法で適用することによって、または開示された実施形態のさまざまな態様を組み合わせることによって得ることができる。したがって、他の態様およびより包括的な理解は、請求の範囲によって定義される範囲に加えて、添付の図面と併せて取り上げられる例示的な実施形態の詳細な説明を参照することによって得られ得る。
【図面の簡単な説明】
【００２４】
【図１】従来技術の位相リップルを含む波形の図解である。
【図２】本発明の一実施形態による、ディスプレイドライバおよびディスプレイを含むディスプレイシステムの概略図である。
【図３】本発明にかかる、図２のディスプレイドライバの例示的なドライバプロセスを示すフローチャートである。
【図４】本発明にかかる、図２のディスプレイの例示的なディスプレイプロセスを示すフローチャートである。
【図５】本発明にかかる、ビットプレーンシーケンステーブルを生成するための例示的なビットプレーン生成プロセスを示すフローチャートである。
【図６】本発明にかかる、図５のビットプレーンシーケンスプロセスに従って生成された例示的なビットプレーンシーケンステーブルのグラフィック表示である。
【図７】本発明にかかる、例示的なビットプレーン電圧調整方法を示すフローチャートである。
【図８】例示的なベースラインビットプレーンシーケンステーブルのグラフィック表示である。
【図９】例示的な修正されたビットプレーンシーケンステーブルのグラフィック表示である。
【図１０】例示的な修正されたビットプレーンシーケンステーブルのグラフィック表示である。
【図１１】例示的な振幅モードのグラフィック表示である。
【図１２】例示的な位相モードのグラフィック表示である。
【発明を実施するための形態】
【００２５】
以下の詳細な説明では、その一部を形成し、実施され得る実施形態を例示として示している添付の図面を参照する。範囲から逸脱することなく、他の実施形態を利用することができ、構造的または論理的な変更を行うことができることを理解されたい。したがって、以下の詳細な説明は、限定的な意味で解釈されるべきではなく、実施形態の範囲は、添付の請求の範囲およびそれらの均等物によって定義される。
【００２６】
さまざまな動作が、実施形態を理解するのに役立ち得る方法で、順番に複数の個別の動作として説明され得る。ただし、説明の順序は、これらの動作が順序に依存していることを意味すると解釈されるべきではない。
【００２７】
「結合された」および「接続された」という用語は、それらの派生語とともに使用されることがある。これらの用語は、相互の同義語として意図されたものではないことを理解されたい。
むしろ、特定の実施形態では、「接続された」は、２つ以上の要素が互いに直接物理的に接触していることを示すために使用され得る。「結合された」とは、２つ以上の要素が直接物理的に接触していることを意味する場合がある。ただし、「結合された」とは、２つ以上の要素が互いに直接接触していないが、それでも互いに協働または相互作用していることを意味する場合もある。
【００２８】
説明には、「実施形態（embodiment）」または「複数の実施形態（embodiments）」という用語を使用することがあり、これらはそれぞれ、同じまたは異なる実施形態のうちの１つ以上を指し得る。さらに、実施形態に関して使用される「備える（comprising）」、「備える（comprises）」、「含む（including）」、「有する（having）」などの用語は同義であり、一般に「オープン」用語として意図されている（例えば、「含む（including）」は、「〜を含むが、これに限定されない」と解釈されるべきであり、「有する（having）」という用語は、「少なくとも〜を有する」と解釈されるべきであり、「含む（includes）」という用語は、「〜を含むが、これに限定されない」と解釈されるべきである等）。
【００２９】
本明細書における任意の複数形および／または単数形の用語の使用に関して、当業者であれば、文脈および／または用途に適切であるように、複数形から単数形へ、および／または単数形から複数形へと変換することができる。さまざまな単数形／複数形の順列が、明確にするために、本明細書で明示的に示される場合がある。
【００３０】
ここで、図面を参照してさまざまな実施形態を説明し、同様の参照番号を使用して、全体を通して同様の要素を参照する。以下の説明では、説明の目的で、１つ以上の実施形態の完全な理解を促進するために、多数の特定の詳細が示されている。しかしながら、いくつかまたはすべての事例において、以下に説明される特定の設計の詳細を採用することなく、以下に説明される任意の実施形態を実施できることが明らかとなり得る。
【００３１】
本明細書に開示される方法、プロセス、または技術の実施形態は、ハードウェア、ソフトウェア、ファームウェア、またはそのような実装アプローチの組み合わせで実装され得る。本開示の実施形態は、少なくとも１つのプロセッサ、ストレージシステム（揮発性および不揮発性メモリおよび／またはストレージ要素を含む）、少なくとも１つの入力デバイス、および少なくとも１つの出力デバイスを備えるプログラマブルシステム上で実行されるコンピュータプログラムまたはプログラムコードとして実装され得る。
【００３２】
本明細書の任意の実施形態で使用される場合、「ロジック」という用語は、前述の動作のいずれかを実行するように構成されたアプリケーション、ソフトウェア、ファームウェア、および／または回路を指し得る。ソフトウェアは、ソフトウェアパッケージ、コード、命令、命令セット、および／または非一時的なコンピュータ可読記憶媒体に記録されたデータとして具体化され得る。ファームウェアは、メモリデバイスにハードコード（例えば、不揮発性）されたコード、命令、命令セット、および／またはデータとして具体化され得る。上述のように、ソフトウェアモジュールは、プロセッサによって実行されるロジックを含み得る。
【００３３】
「ロジック」という用語はまた、プロセッサの動作に影響を与えるために適用され得る命令信号および／またはデータの形態を有する任意の情報を指し得る。ソフトウェアはそのようなロジックの一例である。プロセッサの例としては、コンピュータプロセッサ（処理ユニット）、マイクロプロセッサ、デジタルシグナルプロセッサ、コントローラ、およびマイクロコントローラなどがある。ロジックは、例えば、ランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、消去可能／電気的消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭ／ＥＥＰＲＯＭ）、フラッシュメモリ等を含むメモリまたはストレージなどの非一時的なコンピュータ可読媒体に格納されたコンピュータ実行可能命令から形成され得る。ロジックはまた、デジタルおよび／またはアナログハードウェア回路、例えば、論理ＡＮＤ、ＯＲ、ＸＯＲ、ＮＡＮＤ、ＮＯＲ、および他の論理演算を含むハードウェア回路を含み得る。ロジックは、ソフトウェアとハードウェアの組み合わせから形成され得る。ネットワーク上では、ロジックは、サーバまたはサーバの複合体でプログラムされ得る。特定のロジックユニットは、ネットワーク上の単一の論理的な位置に限定されない。
【００３４】
本明細書の任意の実施形態で使用される「回路」は、例えば、単独でまたは任意の組み合わせで、ハードワイヤード回路、プログラマブル回路、ステートマシン回路、ロジック、および／またはプログラマブル回路によって実行される命令を格納するファームウェアを含み得る。回路は、集積回路チップ、システムオンチップ（ＳｏＣ）などのような集積回路として具体化され得る。いくつかの実施形態では、回路は、少なくとも部分的に、本明細書に記載の機能に対応するコードおよび／または命令セット（例えば、ソフトウェア、ファームウェア等）を実行して、したがって、汎用プロセッサを特定目的の処理環境に変換して本明細書に記載の１つ以上の動作を実行する少なくとも１つのプロセッサによって形成され得る。
【００３５】
プロセッサには、Ｉｎｔｅｌ  Ｃｏｒｐｏｒａｔｉｏｎ製のＣｅｌｅｒｏｎ、Ｃｏｒｅ、またはＰｅｎｔｉｕｍプロセッサ、Ｓｕｎ  Ｍｉｃｒｏｓｙｓｔｅｍｓ製のＳＰＡＲＣプロセッサ、ＡＭＤ  Ｃｏｒｐｏｒａｔｉｏｎ製のＡｔｈｌｏｎ、Ｓｅｍｐｒｏｎ、Ｐｈｅｎｏｍ、またはＯｐｔｅｒｏｎプロセッサ、その他の市販のプロセッサ、および／または利用可能な、または利用可能になる他のプロセッサなどの市販のプロセッサが含まれ得る。
【００３６】
プロセッサのいくつかの実施形態は、マルチコアプロセッサと呼ばれるものを含み得、および／またはシングルコアもしくはマルチコア構成で並列処理技術を使用することが可能になり得る。例えば、マルチコアアーキテクチャは通常、２つ以上のプロセッサ「実行コア」で構成される。この例では、各実行コアは、独立したプロセッサマットが複数のスレッドの並列実行を可能にするように実行し得る。さらに、関連分野の当業者は、プロセッサが、一般に３２ビットまたは６４ビットアーキテクチャと呼ばれるもの、または現在知られている、または将来開発される可能性がある他のアーキテクチャ構成で構成され得ることを理解するであろう。プロセッサは通常、オペレーティングシステム、例えば、Ｍｉｃｒｏｓｏｆｔ  ＣｏｒｐｏｒａｔｉｏｎのＷｉｎｄｏｗｓタイプのオペレーティングシステム、Ａｐｐｌｅ  Ｃｏｍｐｕｔｅｒ  Ｃｏｒｐ．のＭａｃ  ＯＳ  Ｘオペレーティングシステム、多くのベンダーから入手可能なＵｎｉｘもしくはＬｉｎｕｘ（登録商標）タイプのオペレーティングシステム、またはオープンソースと呼ばれるもの、別のもしくは将来のオペレーティングシステム、またはそれらのいくつかの組み合わせを実行する。
【００３７】
オペレーティングシステムは、よく知られた方法でファームウェアおよびハードウェアとインターフェースし、プロセッサがさまざまなプログラミング言語で記述され得るさまざまなコンピュータプログラムの機能を調整および実行するのを容易にする。オペレーティングシステムは、通常はプロセッサと連携して、コンピュータの他のコンポーネントの機能を調整および実行する。オペレーティングシステムはまた、スケジューリング、入出力制御、ファイルとデータの管理、メモリ管理、通信制御と関連サービスを、すべて既知の手法に従って提供する。
【００３８】
システムメモリは、所望の情報を格納するために使用することができ、かつコンピュータによってアクセスすることができる、さまざまな既知または将来のメモリストレージデバイスのいずれかを含み得る。コンピュータ可読記憶媒体は、コンピュータ可読命令、データ構造、プログラムモジュール、または他のデータなどの情報を格納するための任意の方法または技術で実装された非一時的な揮発性および不揮発性、取り外し可能および取り外し不可能な媒体を含み得る。例としては、一般的に利用可能なランダムアクセスメモリ（ＲＡＭ）、読み取り専用メモリ（ＲＯＭ）、電子的消去可能なプログラマブル読み取り専用メモリ（ＥＥＰＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、常駐ハードディスクやテープなどの磁気媒体、読み取りおよび書き込みコンパクトディスクなどの光学媒体、および／または他のメモリストレージデバイスが挙げられる。
【００３９】
メモリストレージデバイスとしては、コンパクトディスク駆動、テープ駆動、取り外し可能なハードディスク駆動、ＵＳＢもしくはフラッシュ駆動、またはディスケット駆動を含む、さまざまな既知または将来のデバイスを挙げ得る。このようなタイプのメモリストレージデバイスは、通常、それぞれ、コンパクトディスク、磁気テープ、取り外し可能なハードディスク、ＵＳＢもしくはフラッシュ駆動、またはフロッピーディスクなどのプログラムストレージメディアに対して読み取りおよび／または書き込むものである。これらのプログラム記憶媒体のいずれか、または現在使用されている、または後に開発される可能性のある他の媒体は、コンピュータプログラム製品と見なし得る。
【００４０】
理解されるように、これらのプログラム記憶媒体は、通常、コンピュータソフトウェアプログラムおよび／またはデータを記憶する。コンピュータ制御ロジックとも呼ばれるコンピュータソフトウェアプログラムは、通常、システムメモリおよび／またはメモリストレージデバイスと組み合わせて使用されるプログラムストレージデバイスに格納される。いくつかの実施形態では、制御ロジック（プログラムコードを含むコンピュータソフトウェアプログラム）が格納されたコンピュータ使用可能媒体を含むコンピュータプログラム製品が説明される。制御ロジックは、プロセッサによって実行されると、プロセッサに本明細書に記載の機能を実行させる。他の実施形態では、いくつかの機能は、例えば、ハードウェアステートマシンを使用するハードウェアで主に実装される。本明細書に記載の機能を実行するためのハードウェアステートマシンの実装は、関連技術の当業者にとって明らかであろう。入出力コントローラは、人間であろうと機械であろうと、ローカルであろうとリモートであろうと、ユーザからの情報を受け入れて処理するためのさまざまな既知のデバイスのいずれかを含むことができる。
【００４１】
そのようなデバイスには、例えば、モデムカード、ワイヤレスカード、ネットワークインターフェースカード、サウンドカード、またはさまざまな既知の入力デバイスのいずれかのための他のタイプのコントローラが含まれる。出力コントローラは、人間であろうと機械であろうと、ローカルであろうとリモートであろうと、ユーザに情報を提示するためのさまざまな既知のディスプレイデバイスのいずれかのコントローラを含むことができる。
【００４２】
本明細書で説明する実施形態では、コンピュータの機能要素は、システムバスを介して互いに通信する。コンピュータのいくつかの実施形態は、ネットワークまたは他のタイプのリモート通信を使用して、いくつかの機能要素と通信し得る。関連技術の当業者に明らかなように、機器制御および／またはデータ処理アプリケーションは、ソフトウェアに実装されている場合、システムメモリおよび／またはメモリストレージデバイスにロードされ、そこから実行され得る。
【００４３】
機器制御および／またはデータ処理アプリケーションの全部または一部はまた、メモリストレージデバイスの読み取り専用メモリまたは同様のデバイスに存在し得、そのようなデバイスは、機器制御および／またはデータ処理アプリケーションが最初に入出力コントローラを介してロードされることを必要としない。機器制御および／またはデータ処理アプリケーション、またはその一部が、プロセッサによって、既知の方法で、実行に有利となるようにシステムメモリまたはキャッシュメモリ、あるいはその両方にロードされ得ることは、関連技術の当業者によって理解されよう。
【００４４】
また、コンピュータは、システムメモリに格納された１つ以上のライブラリファイル、実験データファイル、およびインターネットクライアントを含み得る。例えば、実験データは、検出された信号値、または合成による１つ以上のＳｅｑｕｅｎｃｉｎｇ  Ｂｙ  Ｓｙｎｔｈｅｓｉｓ（ＳＢＳ）実験またはプロセスに関連する他の値など、１つ以上の実験またはアッセイに関連するデータを含み得る。さらに、インターネットクライアントは、ネットワークを使用して別のコンピュータ上のリモートサービスにアクセスすることを可能にするアプリケーションを含み得、例えば、一般に「ウェブブラウザ」と称されるものを含み得る。一般的に使用されているいくつかのＷｅｂブラウザとして、Ｍｉｃｒｏｓｏｆｔ  Ｃｏｒｐｏｒａｔｉｏｎから入手可能なＭｉｃｒｏｓｏｆｔ  Ｉｎｔｅｒｎｅｔ  Ｅｘｐｌｏｒｅｒ、Ｍｏｚｉｌｌａ  ＣｏｒｐｏｒａｔｉｏｎのＭｏｚｉｌｌａ  Ｆｉｒｅｆｏｘ、Ａｐｐｌｅ  Ｃｏｍｐｕｔｅｒ  Ｃｏｒｐ．のＳａｆａｒｉ、Ｇｏｏｇｌｅ  ＣｏｒｐｏｒａｔｉｏｎのＧｏｏｇｌｅ  Ｃｈｒｏｍｅ、または技術において現在知られている、または将来開発され得る他のタイプのＷｅｂブラウザが挙げられる。
【００４５】
また、同じまたは他の実施形態では、インターネットクライアントは、生物学的アプリケーションのためのデータ処理アプリケーションなど、ネットワークを介して遠隔情報にアクセスすることを可能にする特殊なソフトウェアアプリケーションを含み得るか、またはその要素とすることができる。
【００４６】
コンピュータまたはプロセッサがネットワークの一部であってもよい。ネットワークは、当業者によく知られている多くのさまざまなタイプのネットワークのうちの１つ以上を含み得る。例えば、ネットワークは、通信するために一般にＴＣＰ／ＩＰプロトコルスイートと称されるものを使用し得るローカルまたはワイドエリアネットワークを含み得る。ネットワークは、一般にインターネットと称される相互接続されたコンピュータネットワークのワールドワイドシステムを備えるネットワークを含み得るか、またはさまざまなイントラネットアーキテクチャを含み得る。
【００４７】
関連技術の当業者はまた、ネットワーク環境の一部のユーザが、一般に「ファイアウォール」と称されるもの（パケット、フィルタ、または境界防御デバイスとも称される）を使用してハードウェアおよび／またはソフトウェアシステムとの間の情報トラフィックを制御することを好む場合があることを理解するであろう。例えば、ファイアウォールは、ハードウェアまたはソフトウェア要素、あるいはそれらの組み合わせで構成され得、通常、例えばネットワーク管理者等などのユーザによって設定されたセキュリティポリシーを適用するように設計される。
【００４８】
特定の実施形態が本明細書に例示および説明されているが、同じ目的を達成するために計算された多種多様な代替および／または同等の実施形態もしくは実装が、範囲から逸脱することなく示されて説明される実施形態の代わりになり得ることが当業者によって理解されるであろう。
【００４９】
当業者であれば、実施形態が非常に多種多様な方法で実施され得ることを容易に理解するであろう。このアプリケーションは、本明細書で論じられる実施形態の任意の適応または変形をカバーすることを意図している。したがって、実施形態は、請求の範囲およびその均等物によってのみ制限されることを明らかに意図している。本発明の精神または範囲から逸脱することなく、本発明においてさまざまな修正および変形を行うことができることは当業者にとって明らかであろう。したがって、本発明は、それらが添付の請求の範囲およびそれらの均等物の範囲内にあるという条件で、本発明の修正および変形をカバーすることを意図している。
【００５０】
本明細書に記載の動作の実施形態は、１つ以上のプロセッサによって実行されると、少なくとも部分的に方法を実行する命令をそこに格納したコンピュータ可読記憶装置に実装し得る。プロセッサは、例えば、処理ユニットおよび／またはプログラマブル回路を含み得る。ストレージデバイスは、任意のタイプの有形の非一時的なストレージデバイス、例えば、フロッピーディスク、光ディスク、コンパクトディスク読み取り専用メモリ（ＣＤ−ＲＯＭ）、コンパクトディスクリライタブル（ＣＤ−ＲＷ）、および磁気光学ディスクを含む任意のタイプのディスク、読み取り専用メモリ（ＲＯＭ）、動的および静的ＲＡＭなどのランダムアクセスメモリ（ＲＡＭ）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラマブル読み取り専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリ、磁気カードもしくは光学カード、などの半導体デバイス、または電子命令の保存に適した任意のタイプのストレージデバイス、を含むマシン可読ストレージデバイスを含み得る。
【００５１】
必要に応じて、詳細な実施形態を本明細書に開示する。開示された実施形態は、さまざまな代替形態の単なる例示であることを理解されたい。本明細書で使用される場合、「例示的」という用語は、例示、標本、モデル、またはパターンとして機能する実施形態を指すために広範に使用される。図は必ずしも縮尺どおりではなく、特定のコンポーネントの詳細を示すために、一部の機能が誇張または最小化されている場合がある。他の例では、本開示が曖昧とならないように、当業者に知られている周知のコンポーネント、システム、材料、または方法については詳細に説明されていない。したがって、本明細書に開示される特定の構造的および機能的詳細は、限定的であると解釈されるべきではなく、単に請求の範囲の基礎として、および当業者に教示するための代表的な基礎として解釈されるべきである。
【００５２】
本開示の実施形態は、デジタルＬＣｏＳ（液晶オンシリコン）デバイスの位相モード動作の文脈で説明されているが、適切かつ必要な修正を加えることで、説明された手順が、振幅モードおよび混合モードのＬＣデバイス、ならびに例えば透過型ＬＣデバイスを含む他の種類のＬＣデバイスにも選択的に適用されることも可能なことは当業者にとって明らかであろう。
【００５３】
概観
以下でさらに詳細に説明する実施形態では、実質的に位相モードで動作し、かつ本明細書で説明するような１つ以上の機能を備えた駆動方式を使用するデジタル駆動ＬＣｏＳマイクロディスプレイは、位相リップル、位相スイッチングノイズ、および位相不安定性を低減して、位相精度およびデバイス動作寿命を高める。
【００５４】
図２を参照して、特定のシステムおよび方法が、本明細書ではマイクロコード駆動アーキテクチャの文脈で説明される。このアーキテクチャは、ダウンロードされたイベントテーブルおよびデータルックアップテーブル（例えば、図６のビットプレーンシーケンステーブル６００）を利用して、フレームのシーケンス中に発生するすべてのアクションを定義する。駆動アルゴリズムの挙動は、新しいテーブルのセットをダウンロードすることで変更できる。これは、使用されるダウンロード済みテーブルに応じて、同じドライバチップが振幅デバイスとしてまたは位相シフトデバイスとしてディスプレイを駆動できることを示している。
【００５５】
ディスプレイシステムおよび方法
ディスプレイシステム２００の高レベルのブロック図を図２に示す。ディスプレイシステム２００は、ディスプレイドライバ２１０、ディスプレイ２２０、および混合信号チップ２３０を含む。
【００５６】
ビットプレーンシーケンステーブル６００（例えば、図６を参照）は、ディスプレイシステム２００のメモリ２０２に、またはシステムソフトウェアによってアクセス可能なメモリに格納される。例えば、ＣＰＵは、ビットプレーンシーケンステーブル６００を取得し、それらをＳＰＩインターフェースを介してディスプレイドライバ２１０に送る。
【００５７】
図２において、イメージャビデオデータ矢印２４０は、ビデオデータをディスプレイドライバ２１０からディスプレイ２２０に伝送するための接続（例えば、６４ビットＤＤＲバス）を表す。イメージャ矢印２５０は、構成コマンドをディスプレイ２２０に送るために使用される接続（例えば、ＳＰＩフォーマットのシリアルデータバス）を表す。
【００５８】
矢印２６０は、制御コマンドを混合信号チップ２３０に送るために使用される接続（例えば、ＳＰＩフォーマットシリアルデータバス）を表し、混合信号チップ２３０は、これらのコマンドを使用して、Ｖｐｉｘ出力電圧２７０およびＶｃｏｍ出力電圧２８０の値を設定する。Ｖｐｉｘ出力電圧２７０およびＶｃｏｍ出力電圧２８０の矢印は、ディスプレイピクセル全体に見られる「Ｈｉｇｈ」または完全オンおよび「Ｌｏｗ」または完全オフの電圧を確立するためにディスプレイ２２０に接続される電圧である。
【００５９】
ＶｐｉｘとＶｃｏｍの結合
特定の実施形態では、各Ｖｃｏｍ結合セグメントで使用されるＶｃｏｍ値およびＶｐｉｘ値は、それらの結合の前に、そのようなセグメントごとに同じ値を使用するのではなく調整され、その結果、特定の結合に関連する性能変動が低減される。例えば、電圧は、例えば、リセットおよびラッチングトランジェントが望ましくない電圧オフセットおよび／または変位を引き起こし得る間の各フレームまたはサブフレームの最初および最後の結合中に調整される。
【００６０】
特定の実施形態では、異なるＶｃｏｍ値およびＶｐｉｘ値が、例えば、２つの相反する結合極性についてのアナログ電圧回路の性能の違いを補償するために、同じ値を使用するのではなく、それらの結合の前に、正極性および負極性のＶｃｏｍ結合セグメントにおいて使用される。
【００６１】
特定の実施形態では、Ｖｃｏｍスイッチング周波数は、例えば、Ｖｃｏｍ結合セグメント中の電流リーク、またはＶｃｏｍ結合セグメント中に発生する他の任意の時間依存ドリフトを低減するために増加される。リークまたはドリフトは、結合セグメント中に望ましくない電圧変化や変動を引き起こす可能性がある。Ｖｃｏｍ結合周波数は、ＬＣｏＳへのビットプレーンロード（bitplane load）ごとのＶｃｏｍ結合、またはあるビットプレーンロードと次のビットプレーンロードとの間のいくつかの結合をもたらすほど十分に高くなり得る。
【００６２】
正確かつ効果的なＤＣバランスは、（ａ）フレーム間のまたはサブフレームの結合により、フレームまたはサブフレームの最後のＶｃｏｍ結合セグメントの極性が、一致したフレームまたはサブフレームの最初のＶｃｏｍ結合セグメントの極性と確実に反対になるようにフレームまたはサブフレーム中に奇数個のＶｃｏｍ結合を選択することであって、そのペアの一致が、次のフレームもしくはサブフレームと、または整数個のフレームまたはサブフレームが後に発生するフレームもしくはサブフレームと行われる、選択することによって、ならびに（ｂ）同じ循環値で循環された上記の一致したフレームまたはサブフレームのそれぞれに対して同じｂのオン値およびオフ値のシーケンスを使用することによって、２つ以上のフレームまたはサブフレームの持続期間にわたって達成できる。
【００６３】
特定の実施形態では、Ｖｃｏｍ結合セグメントごとに整数個のビットプレーンロードが使用され、ここで、その整数は、有利には１程度に低くてもよく、ビットプレーンロードは、ＬＣｏＳ内の液晶で直接もしくは各ピクセルラッチの外部のいずれかで、Ｖｃｏｍが実際にＬＣｏＳ内の液晶で結合するのとほぼ同時に、有効になり、上記ビットプレーンのロードおよび上記Ｖｃｏｍ結合が、ＬＣｏＳのソフトウェア、ファームウェア、およびハードウェアとそのドライバの回路およびソフトウェアとによって送られ、発行され、切り替えられ、実行され、またはコマンドされたときと、対応するビットプレーンロードおよびＶｃｏｍ結合が実際に液晶で発生したときと、の間のレイテンシを設計されたもしくは測定されたものにすることを可能にし、その設計または測定されたレイテンシおよび次のような特殊なケースのその他の性能特性を含む。特殊なケースは、例えば、ＬＣｏＳの駆動回路によってさまざまな初期化、リセット、およびキャッシュロードが必要になり得る実質的前での、最中での、後での、および／または、上記初期化、リセット、ロード、および他の動作が上記ビットプレーンロードおよび上記Ｖｃｏｍ結合の最中または時間的に隣接して存在する電圧のタイミングにおよび／または電圧に望ましくないバラツキもしくは変動を引き起こし得る、関連するファームウェアおよび／またはソフトウェアによってさまざまな初期化、リセット、およびキャッシュロードが必要になり得る実質的前での、最中での、後での、最初のおよび／または最後のＶｃｏｍ結合セグメント、および／または、これらの最初のおよび／または最後のＶｃｏｍ結合セグメントの最初のおよび／または最後のビットプレーンロード、および／または、その他のＶｃｏｍ結合セグメントの最初のおよび／または最後のビットプレーンロードである。
【００６４】
ディスプレイドライバプロセス
ディスプレイドライバ２１０の駆動プロセス３００の基本的なフローチャートを図３に示す。第１のステップ３１０によれば、ディスプレイドライバ２１０は、イベントテーブルおよびＬＵＴテーブル（例えば、ビットプレーンシーケンステーブル６００）をメモリ２０２からダウンロードする。第２のステップ３２０によれば、ディスプレイドライバ２１０は、接続２５０を介して、デフォルト以外のディスプレイ設定をディスプレイ２２０に書き込む。第３のステップ３３０によれば、ディスプレイドライバ２１０は、ビデオフレームの開始をマークするビデオソース（図示せず）からのＶｓｙｎｃ３３２を待つ。Ｖｓｙｎｃ３３２を受信した後、第４のステップ３４０によれば、ディスプレイドライバ２１０は、ダウンロード済みテーブルに従って一連のイベントを実行する。
【００６５】
特に、第４のステップ３４０は、フレームタイマを開始することと、第１のサブステップ３４２で第１のイベント時間をロードすることと、第２のサブステップ３４４でイベント時間を待機することと、第３のサブステップ３４６でビットプレーンまたはその他のイベントを実行すること（ディスプレイ２２０のＬＣＯＳに送信すること）と、第４のサブステップ３４８による、そのイベントが最後のイベントであるかどうかを決定することと、を含む。イベントが最後のイベントでない場合、サブステップ３５０に従って新しいイベント時間がロードされ、イベントが第４のサブステップ３４８で最後のイベントであると決定されるまでサブステップ３４４、３４６、３４８、３５０が繰り返される。
【００６６】
ディスプレイプロセス
ディスプレイ２２０上のレンダリングプロセス４００の基本的なフローチャートを図４に示す。アイドル状態４１０にある間、ディスプレイ２２０は、ディスプレイドライバ２１０から画像データ２４０を受信する。第１のステップ４１２によれば、ディスプレイ２２０は、パラレルインターフェースを介して受信された画像データ２４０を解析して、有効なＬＣｏＳ  Ｈｅａｄｅｒが受信されたかどうかを決定する。受信されていない場合、フレームタイマを更新し（４１４）、ディスプレイ２２０をアイドル状態４１０に戻す。受信された場合、ヘッダは、ディスプレイ２２０内の内部レジスタに格納され（４１６）、次に、ディスプレイ２２０は、ビットプレーン受信状態４２０に遷移する。
【００６７】
ディスプレイ２２０は、パラレルインターフェースを介して１２８個の列ビットを受信し、適切なピクセルのマスターフリップフロップに格納する（４２２）。続いて、受信後に列選択カウンタをインクリメントし（４２４）、すべての列データが受信されるまで４２２および４２４を繰り返す（４２６）。列受信の完了に続いて、次の行の最初の列データを受信（４２２）する前に、行選択カウンタをインクリメントし（４３０）、列選択カウンタをゼロにする。上記のステップを、最後の行および最後の列のデータを受信するまで繰り返し（４３２）、受信の時点で、ディスプレイ２２０は、ロード状態４４０に遷移する。
【００６８】
ロード状態４４０にある間、ディスプレイ２２０は、ロードパルスを送って、列グループ全体のマスターフリップフロップデータをスレーブフリップフロップに移し（４５０）、次に、所定のサイクル数遅延させ（４５２）、次に、列グループカウンタをインクリメントして（４５４）、残りのすべての列グループに対して繰り返す。このプロセスがすべての列グループに対して繰り返された後（４５６）、レベルシフトトリガーが送られて（４６０）、すべてのスレーブフリップフロップデータを電極に同時に更新し、ディスプレイをアイドル状態４１０に戻す。
【００６９】
ビットプレーンテーブル方式
本明細書に説明されるシステムおよび方法は、「１」および「０」ビットプレーンの最適化されたシーケンスを決定し（例えば、図６のビットプレーンシーケンステーブル６００を参照）、このシーケンスにより、ディスプレイドライバ２１０によって位相モードビットプレーン駆動デジタルＬＣＯＳディスプレイ２２０に送られると、最小の位相リップル１１０で所望の位相シフト値１２０での波形１００が得られる。
【００７０】
位相モードと振幅モード
文脈上、デジタルＬＣＯＳディスプレイ２２０を位相モードと振幅モードで動作させることの違いについて簡単に説明する。通常、振幅モードでは、ディスプレイシステム２００はＰＷＭで動作する。ここでは、特定のグレーレベルで表示される所与のフレーム内の所与のピクセルについて、そのピクセルはフレームの先頭でオンになり、「１」の値で書き直されて、ある時点に到達するまですべてのビットプレーンでのオンを維持し、これは、所望の「フルスケール」のパーセンテージに対応する。
【００７１】
したがって、例えば、グレー値が「０」の場合、ピクセルはオンにならない。グレー値が５０％の場合、ピクセルは通常、フレームの前半ではオンのままであり、後半ではオフのままである。グレー値が１００％に近い場合、ピクセルはほぼフレーム全体でオンのままである。したがって、一般に、各ピクセルは、特定の時点まで各ビットプレーンで長い「１」値の列で書き込まれ、その後、そこからフレームの最後まで長い「０」値の列で書き込まれる。
【００７２】
さまざまなグレー値の結果を図１１に示す。これらの振幅モードの場合、取り得るグレーレベルの数（２２）の例に対応するビットプレーン書き込みは４つのみである。Ｖｓｙｎｃパルスは各フレームをオフで開始し、それにピクセル電圧波形および対応するＬＣ応答が続く。グラフには、４つの破線のボックスがあり、それぞれ取り得るグレー値のものであり、４つの異なるグレーレベルであることを必要とする４つの異なるピクセルに対する電圧とＬＣ応答を表すことができる。６０Ｈｚで、このシーケンス全体が完了するまでに１６．６７ｍｓかかり、次のフレーム（ただし、ＤＣバランスをとるために反対の極性で）で繰り返される。
【００７３】
ここで、（０に近いいくつかのグレー値を除いて）ディスプレイ２２０のＬＣ２２２は、ＰＷＭパルスが終了する前に常に完全オン状態に達する時間を持ち、（ここでもフルスケールに近いいくつかのグレー値を除いて）その後、完全オフ状態に達するということを理解されたい。
【００７４】
ビットプレーンのタイミングに関して（これは所望のガンマに影響されるが、以下のこととは関係ない）、平均ビットプレーン間隔は、おおよそ、フレーム時間を取り得るグレーレベルの数で割ったものである。この数は通常、最小の取り得るビットプレーン時間よりもかなり長く、所望のガンマ値に応じて、この間隔は、取得したフレーム時間へと徐々に増加する。
【００７５】
位相モードでのディスプレイシステム２００の動作は異なる。ここで、ディスプレイシステム２００は、ディスプレイ２２０のＬＣ２２２が「完全オン」または「完全オフ」の状態に達しないように設計されている。代わりに、ディスプレイドライバ２１０は、ＬＣ２２２のＬＣ状態が前後にジグザグとなるような１および０のパターンを、所望の位相シフト値１２０に対応する「完全オン」の所望のパーセンテージにそのパターンを維持する鋸歯状にして送る。
【００７６】
さまざまな位相値の結果を図１２に示す。ここでは、１６ビットプレーンの書き込みがあり、電圧を変更する必要があるときはいつでもビットプレーンの書き込みがあることが理解できる。ビットプレーン書き込み間の６０μｓでは、このグラフは最初の９６０μｓ、すなわち、フレームの１／１６未満のみを示している。破線は、ＬＣ状態の平均値のおおよそのものを示し、これは、所望の位相シフトであることを意図している。
【００７７】
「１」ビットプレーンが送られると、ＬＣ状態は「完全オン」に向かってランピングを開始し、「０」ビットプレーンが送られると、ＬＣ状態は「完全オフ」に向かってランピングを開始する。 ＬＣ状態は、常に一方向または他の方向にランピングしている。これらのビットプレーンを送る時間が離れるほど、一方向のランピング時間が長くなり、したがって、波形１００の位相リップル１１０または鋸歯の振幅が大きくなる。
【００７８】
ディスプレイシステム２００は、位相リップル１１０を最小化するために、ビットプレーン６１０を非常に接近させて書き込む。ビットプレーン６１０の書き込み間の最短間隔は、例えば、約６０μｓに制限され得る。
【００７９】
温度に応じて、位相モードＬＣ２２２の現在の材料の立ち上がり時間と立ち下がり時間は、約３ｍｓであり得る。この場合、ビットプレーン６１０の同じパターンのかなり長いシーケンス（例えば、１の列または０の列）でさえ、必ずしもＬＣ状態を飽和状態（「完全オン」または「完全オフ」）にするわけではない。
【００８０】
例として、「完全オン」の６０％であるＬＣ状態を得るために、それらの６０％が「１」および４０％が「０」である、「１」ビットプレーン６１０と「０」ビットプレーン６１０のパターンは、所望の結果を達成する可能性がある。しかしながら、特定のパターン６２０は、位相シフト値１２０の周りの位相リップル１１０を最小化するために重要である。
【００８１】
選択されたパターン６００は、改善された位相シフト値１２０を得るために正しいデューティサイクルを適用し、システムが連続していくつかの「オン」または「オフ」ビットプレーンを送る時間を最小化する（これは、図１に関して上記した位相リップル１１０を増加させる傾向があるため）。とりわけ、これらの２つの目的を達成するための最適なパターン６００を決定するための方法５００を、ここでさらに詳細に説明する。
【００８２】
ビットプレーンテーブルの生成方法
一般に、バイナリ値のシーケンスは、フレームまたはサブフレーム中に所望のグレー値または位相値を達成し、そのフレームまたはサブフレーム内のそのグレー値または位相値の「オン」値の望ましい数を、「オン」期間がフレームまたはサブフレームの持続期間にわたって実質的に等間隔で発生するように、「オフ」値を有するそのフレームまたはサブフレームにおいて散在させることによって決定される。
【００８３】
各フレームまたはサブフレームをオン値またはオフ値などのｂ＝ｍｘ（２ｎ−１）に分割する。ここで、ｎは、フレームまたはサブフレームの整数のネイティブビット深度であり、ｍは、ＬＣｏＳとその駆動回路が達成できるよりも高いレートでビットプレーンロードが発生することなく、ｂビットプレーンロードがフレームまたはサブフレーム中に時間的に実質的に等間隔で発生することができるように選択された整数の乗数である。
【００８４】
方法５００は、各取り得る位相シフト値６２０（テーブル６００の行）に従って、時間間隔内に存在する「オン」または「１」ビットプレーン６１０（テーブル６００の列）の数のパターン６００を決定し、その時間間隔の持続期間にわたって可能な限り均等に「オン」または「１」ビットプレーン６１０を分配する。次いで、残りのビットプレーン時間は「オフ」または「０」ビットプレーン６１０になる。このプロセス５００は、以下に説明され、図５に図示される。
【００８５】
例えば、６ビット位相モードディスプレイ２２０の場合、システムおよび方法５００は、６ビットの位相分解能によって定義される６４個の取り得る位相シフト値１２０のそれぞれ（テーブル６００の行６２０によって表される位相シフト値の可能性、テーブル６００の列６１０によって示されるビットプレーン、各行は、位相シフト値のためのビットプレーンのシーケンスである）に適用する最適化されたシーケンス６２０を決定する。
【００８６】
方法５００は、フレーム時間および位相シフト分解能のビット数を決定する第１のステップ５１０を含む。例えば、６０Ｈｚフレームのフレーム時間は、持続時間内の１６．６６７ｍｓである。さまざまな位相シフト分解能が考えられる。一例として、６ビットの位相シフト分解能が選択された場合、基本変調シーケンスには６４（２６）ビットの位相シフト分解能６１０があり、パターン６００は、「１」に対応する６４のうち０から６４のうちの６３までの可能性６２０をサポートするように決定される。
【００８７】
この例を続けると、最小変調時間は６４＊６０μｓ＝３．８４ｍｓである。第２のステップ５２０によれば、６４ビットプレーンシーケンス（変調時間）がフレーム内で繰り返される回数が決定される。ここで、フレーム時間は、１６．６６７ｍｓの長さであるため、この６４ビットプレーンシーケンスを４．３４回繰り返す時間がある。
【００８８】
次に、各ビットプレーン６１０の時間は、繰り返しの数が整数になるように調整される。例えば、ビットプレーン６１０の時間は６５．１μｓに調整されて、時間フレーム内で６４ビットプレーンシーケンス（変調パターン）が正確に４回繰り返される。
【００８９】
方法５００は、６４個の取り得る位相シフト値のそれぞれについてビットパターン６２０を選択するための一連のサブステップを継続する。
【００９０】
第３のステップ５３０によれば、位相シフト値は正規化され、ネイティブ０−２ｐ位相シフト値１２０から、０／６４、１／６４、２／６４、３／６４、．．．６３／６４へと丸められる。いずれの場合も、分子（Ｐ）は、取り得る６４個のうちの「オン」または「１」ビットプレーンの数である。２ｐを乗ずることにより、これらの各分数を必要に応じて位相シフト値（ラジアン）に戻すことができることを理解されたい。
【００９１】
第４のステップ５４０によれば、位相シフトが０の場合、６４ビットプレーンはすべて「０」である。Ｐは、値１から開始するように設定されている。
【００９２】
第５のステップ５５０によれば、平均「オン」のビットプレーン間隔（Ｄ）は、６４を分子値（Ｐ）で割ることによって決定される。例えば、８／６４（０．７８５ラジアン）に対応する位相シフトの場合、６４を８で割ると、結果は８．０になる。これは、８番目のビットプレーンごとに「オン」ビットプレーンである必要があることを意味する。
【００９３】
第５のステップ５５０のサブステップ５５２によれば、Ｄ値および関連するＰ値のそれぞれについて、Ｄが整数であるかどうかが決定される。
【００９４】
第６のステップ５６０によれば、この除算が偶数になる（Ｄが整数の結果を生成する）位相シフト値について、パターン６２０が決定される。このパターン６２０では、「オン」または「１」ビットプレーンは、０（最初）、８、１６、２４、３２、４０、４８、および５６である。２ｐ（フルスケール）の位相シフトの場合、６４ビットプレーンはすべて「１」である。また、１ｐ（ミドルスケール）の位相シフトの場合、パターンは、「１０１０１０１０．．．」のように１と０（それぞれ３２個）が交互になる。
【００９５】
しかしながら、（分子Ｐに関連する）ほとんどの位相シフト値について、ステップ５５０の除算は、ステップ５５２で整数の結果を生成しない。例えば、３／６４（０．２９５ラジアン）に対応する位相シフトの場合、除算の結果は６４／３＝２１．３となる。これは、２１．３ビットプレーンごとの「オン」ビットプレーンに対応する。しかしながら、「オン」ビットプレーンは、テーブル６００において小数位置または非整数位置を持つことができない。代わりに、一連のサブステップ５７０、５７２、５７４、５７６、５７８に従って、３つの「オン」ビットプレーンの非小数位置が可能な限り均一であると決定され、その結果、「オン」ビットプレーン６１０間の平均間隔が、可能な限り２１．３に近くなる。
【００９６】
一般に、非整数間隔ごとに、システムは、所望の間隔に最も近いパターンを列挙し、各パターンの平均間隔を計算し、平均間隔が所望の平均間隔に最も近いパターン（複数可）を除くすべてを削除する。（上記の例のように）同じ最も近い平均間隔を持つパターンが複数ある場合、システムは、ビットプレーン（複数可）上で最も早い「余分な」パターンを選択する。
【００９７】
ここで、サブステップ５７０によれば、各非整数Ｄ値について、システムは、間隔がｉｎｔ（Ｄ）またはｉｎｔ（Ｄ）＋１であると決定する。上記の例の場合、間隔は、それぞれ２１または２２（ｉｎｔ（２１．３）もしくはｉｎｔ（２１．３）＋１）になる。
【００９８】
サブステップ５７０によれば、システムはさらに、（分子Ｐに関連する）すべての取り得るシーケンスのリストを形成する。一例として、各繰り返しが「オン」ビットプレーンで０から始まる場合、上記の例を継続する選択肢は、｛０，２１，４２｝、｛０，２１，４３｝、｛０，２２，４３｝、または｛０，２２，４４｝である。
【００９９】
サブステップ５７２によれば、各シーケンスについて、システムは、隣接する要素間の平均差を計算する。これには、最後の要素と「６４」との間の「ラップアラウンド」の差が含まれる。例示的なシーケンスの場合、各シリーズの平均間隔は、それぞれ、２１．３、２１．３、２１．３、および２１．７である。
【０１００】
サブステップ５７４によれば、システムは、平均間隔のそれぞれをＤの値と比較し、どのシーケンス（複数可）が最小の差に関連するかを決定する。上記の例を続けると、計算された平均間隔のうち、平均間隔がターゲットの２１．３から最も遠いため、最後のものが削除される。選択肢｛０，２１，４２｝、｛０，２１，４３｝、および｛０，２２，４３｝は残り、これらのいずれも有効な選択肢である。
【０１０１】
サブステップ５７６によれば、システムは、決定されたシーケンスを使用するか、または残りのシーケンスから選択する。例えば、残りの例示的なシーケンスから選択すると、２番目の選択肢｛０，２１，４２｝が、少し前に所望の位相値に到達するプロセスを高速化するフレームの早い段階で「オン」ビットプレーンを配置することから、選択される。
【０１０２】
サブステップ５７８によれば、各位相シフト値（Ｐ）において、ビットプレーンテーブル６００は、選択されたシーケンスに従ったビットプレーン値で埋められる。シーケンスは、所与のＰ値に対して「オン」値を有するビットプレーン６１０を示す。
【０１０３】
サブステップ５８０、５８２によれば、プロセス５００のステップは、追加の値に対して繰り返される。
【０１０４】
図６は、上記の例示的な６ビットシステムにおいて可能な６４の位相シフトレベルのそれぞれについて、どのビットプレーンが「オン」になるかの例を示す図を示す。なお、各行は、異なる位相シフトであり、グリーンセルは「オン」のビットプレーンである。
【０１０５】
周期的循環
上述したように、各フレームまたはサブフレームは「オン」値または「オフ」値などのｂ＝ｍｘ（２ｎ−１）に分割され、ここで、ｎは、フレームまたはサブフレームの整数のネイティブビット深度であり、ｍは、ＬＣｏＳとその駆動回路が達成できるよりも高いレートでビットプレーンロードが発生することなく、ｂビットプレーンロードがフレームまたはサブフレーム中に時間的に実質的に等間隔で発生することができるように選択された整数の乗数である。
【０１０６】
所望のグレー値または位相値ごとに、システムは、そのグレー値または位相値のｂオン値およびオフ値のシーケンスを整数値だけ周期的に循環させる。例えば、システムは、位相値またはグレー値ごとに１つずつ、整数循環値のセットを選択し、これにより、各ｂビットプレーンロードでの実質的に等しい数のオンからオフへの遷移と、各ｂビットプレーンロードでの実質的に等しい数のオフからオンへの遷移とがまとめて発生する。したがって、オンからオフへの遷移のレートおよびオフからオンへの遷移のレートは、フレームまたはサブフレーム内で実質的に一定に維持される。
【０１０７】
別の例として、システムは、取り得る一意の循環値のセットから選択される整数循環値のセットを選択する（ｂ循環値のｍ＝２ｎｘｂの一意の選択肢のみがあり、これにより、ｂのオン値およびオフ値のシーケンスが異なることになる）。選択は、１つ以上の数値的に定義されたメリット関数を最小化または最大化するために、取り得るセットｍの一部またはすべてを数値的に評価することによって決定される。
【０１０８】
例えば、選択は、オンからオフへの遷移の時間的分布の均一性に関して決定してもよい。または、選択は、例えば、フレームもしくはサブフレームの開始もしくは終了など、フレームまたはサブフレーム内の特定の瞬間またはその近くでかなりの数のオフからオンへの遷移の発生を防ぐように決定してもよい。
【０１０９】
または、選択は、ＬＣｏＳの１つ以上のメリット関数を、取り得るセットｍの一部またはすべてを一度に１つずつ測定することにより、実験的に選択を決定してもよい。ここで、測定されたメリット関数は、例えば、その循環値のセットで動作するＬＣｏＳの回折効率であってもよい。別の例として、メリット関数は、その循環値のセットで動作するＬＣｏＳによって生成された一次回折画像の第１の実質的に明るい領域で測定された光パワーとその循環値のセットで動作するＬＣｏＳによって生成された一次回折画像の第２の実質的に暗い領域で測定された光パワーまたは１次回折画像の結合の空間的に対応する領域で測定された光パワーとの間の比であり得る。
【０１１０】
さらに、選択は、候補セットが取り得るセットから数値的に選択され、次にこれらの候補が実験的に評価されるハイブリッド法によって決定してもよい。
【０１１１】
実際には、各ビットプレーンは、ディスプレイ内のすべてのピクセルの値を同時に設定し、数百万のピクセルが本質的に同時に遷移すると、システムレベルの相互作用が発生する可能性がある。図６に示されるようなビットシーケンスについて考えた場合、ピクセルの状態が１つのビットプレーンと次のビットプレーンとの間で変化する（０から１または１から０）位相シフト値の数は、２０にすぎないか、４１にもなることができる。広範囲の位相シフト値を含む画像が数百万のピクセルを含むイメージャに適用されると、フレームの過程でビットプレーンが実行されるときにさまざまなアクティビティレベルにより、目に見えるアーティファクトが生成される。
【０１１２】
フレームワークの過程でのピクセル１と０の列の状態は、１と０の混合と拡散によってターゲットの位相シフトを実現する。それらは、シーケンス内の特定のポイントで１と０のシーケンスを開始することには依存しない。したがって、システムは、各ビットプレーン間のピクセル状態変化の数を計算し、連続するビットプレーン間のピクセル状態変化の計算された最小数と連続するビットプレーン間のピクセル状態変化の計算された最大数との間の範囲を最小化するために、各ターゲット位相状態値に関連する１および０の各列の開始点を調整する、最適化ステップを実行する。この最適化を適用すると、アーティファクトが大幅に減少し、位相のコントラストが改善される。
【０１１３】
ビットプレーンあたりの可変電圧
図８は、例示的なベースラインビットプレーンシーケンステーブル８００であり、図９〜１０は、修正されたビットプレーンシーケンステーブル９００、１０００（以下の最適化を、図８に示されるビットプレーンのベースラインセット８００に適用することから生じるビットプレーンのセット）である。
【０１１４】
再び図２を参照すると、ディスプレイシステム２００のマイクロコード駆動アーキテクチャは、他のビットプレーンとは無関係に、ディスプレイ２２０に送られるビットプレーンの詳細を変更することができる。これらの詳細の１つは、所与のビットプレーンのピクセル電極に印加される電圧である。この電圧（表示電圧Ｖｐｉｘ２７０）は、この例示的な実施形態では、外部混合信号チップ２３０からディスプレイ２２０に供給され、実際の電圧は、ディスプレイドライバ２１０から混合信号チップ２３０へのＳＰＩインターフェース書き込み２５０によって設定されている。
【０１１５】
このＳＰＩインターフェース書き込み２５０が開始し、書き込まれる値は、ダウンロード済みのイベントテーブルに挿入または提示されたコマンドによって決定される。したがって、新しいイベントテーブルをダウンロードすることにより、各ビットプレーンに使用されるＶｐｉｘ電圧２７０を個別に調整することが可能である。
【０１１６】
電圧調整方法７００によれば、少しの経験的電圧調整が、通常、送られた最初のビットプレーンから開始して、各ビットプレーンに対して連続して行われ、位相リップル１１０の測定が、各調整の後に行われる。
【０１１７】
フレーム（またはシーケンス／行）内のビットプレーンの１つまたは２つだけに適用される、例えば、典型的にはわずか０．１または０．２Ｖの小さな電圧調整は、位相リップル１１０の平均量を減らすのに非常に効果的であり得る。特に、これらの電圧調整をフレームの最初のビットプレーンまたはフレームの最後のビットプレーン（あるいはその両方）に対して行うのが最も効果的である。
【０１１８】
この効果は、フレームの過程で発生するビットプレーンのシーケンスの前後の非アクティブ期間によって引き起こされる非対称性を部分的に「修正」または「補正」することとして最も容易に理解される。これらの調整は、ＬＣＯＳディスプレイ２２０に存在する残留ＤＣ電圧がちらつきや画像焼き付きアーティファクトにつながる可能性があるため、継続動作中にディスプレイ２２０の全体的なＤＣバランスが維持されるように行う必要がある。
【０１１９】
図７を参照して、以下に例示的な電圧調整方法７００をさらに詳細に説明する。第１のステップ７１０によれば、ベースライン位相モードシーケンステーブル８００をディスプレイドライバ２１０にダウンロードする。位相モードシーケンステーブル８００は、ベースライン値に設定されたビットプレーンＶｐｉｘ電圧２７０を有する。
【０１２０】
第２のステップ７２０によれば、ディスプレイシステム２００は、このベースラインシーケンステーブル８００を使用して位相リップル１１０を測定し、このビットプレーンのベースライン（＃０）として結果を保存する。
【０１２１】
第３のステップ７３０によれば、ディスプレイシステム２００は、ベースラインシーケンステーブル８００を修正して、第１のビットプレーンに対してのみに（「ベースライン」値に対して）＋１００ｍＶのＶｐｉｘオフセットを適用する。修正された位相モードシーケンステーブルをディスプレイドライバ２１０にダウンロードし、ディスプレイシステム２００は、この新しいシーケンスを使用して位相リップル１１０を測定し、結果を（＃１）として保存する。
【０１２２】
第４のステップ７４０によれば、ディスプレイシステム２００は、ベースラインシーケンステーブル８００を修正して、第１のビットプレーンのみに（「ベースライン」値に対して）−１００ｍＶのＶｐｉｘオフセットを適用する。修正された位相モードシーケンステーブルをディスプレイドライバ２１０にダウンロードし、ディスプレイシステム２００は、この新しいシーケンスを使用して位相リップル１１０を測定し、結果を（＃２）として保存する。
【０１２３】
第５のステップ７５０によれば、ディスプレイシステム２００は、結果＃０の位相リップル１１０を結果＃１および＃２の位相リップル１１０と比較する。＃１または＃２のいずれかが＃０よりも小さい位相リップルを持っている場合、この第１のビットプレーンでのベースラインシーケンスのベースラインＶｐｉｘ電圧２７０を、より小さな位相リップル１１０値を与える、修正されたＶｐｉｘ電圧（Ｖｐｉｘ電圧２７０およびＶｐｉｘオフセット）に置き換える。
【０１２４】
ステップ７１０、７２０、７３０、７４０、７５０は、シーケンス内の各ビットプレーンに対して繰り返される。いずれの場合も、特定のビットプレーンのＶｐｉｘ電圧２７０の電圧オフセットが、以前の「低い」位相リップル１１０値よりも低い位相リップル１１０値を与えることがわかった場合、Ｖｐｉｘ電圧２７０値は、そのビットプレーンのベースラインシーケンスで、全体的な位相リップル１１０がより低くなる値と置き換えられる。この新しい「修正されたシーケンス」は、次に残りのステップで使用される。
【０１２５】
これらの値は相互作用することができ、これにより、シーケンス６２０内の各ビットプレーン６１０に対してステップを複数回繰り返すことが有利となり得る。最終結果を微調整するために、１００ｍＶ未満の電圧オフセットでアルゴリズムを繰り返すことも有利となり得る。他のオフセットも考えられる。
【０１２６】
第６のステップ７６０によれば、ディスプレイシステム２００は、反対の極性のサブフレームに変更を加え、組み合わされた正および負のサブフレームにわたって位相リップル１１０を再チェックする。正と負のサブフレームへの変更は、確実にＤＣバランスが維持されるように、大きさが等しく、極性が反対のものである。位相リップル１１０をさらに最小化するために、これらの組み合わされたサブフレームにわたってプロセス７００を繰り返すことが有利となり得る。
【０１２７】
第７のステップ７７０によれば、ディスプレイシステム２００は、Ｖｐｉｘオフセットを組み込んだ最終的に修正された「ベースライン」シーケンス９００、１０００を保存および格納する。
【０１２８】
プロセス７００は、特定の駆動シーケンスおよびＬＣ構築のための工学的最適化の一部である。
【０１２９】
結論
デジタル設計ではホログラフィに必要な正確な低位相リップル位相シフトを生成できないと考えられてきたため、歴史的にアナログ設計が好まれてきた。しかしながら、デジタル位相モードＬＣＯＳディスプレイは、多くの点でアナログ設計よりも少なくとも競争力があり、多くの場合優れている。デジタル位相モードＬＣＯＳディスプレイは、アナログバージョンと競合する位相リップル、典型的には６ビットの分解能の場合に３％以下のものが可能である。デジタル位相モードＬＣＯＳディスプレイには、アナログディスプレイで問題（特に、ピクセルサイズが小さい場合）となる「垂下（droop）」および不正確な電荷移動のそれぞれがほとんどないか、まったくない。デジタル位相モードＬＣＯＳディスプレイは、各ピクセルにストレージコンデンサを取り付けるための最小サイズを必要としないため、はるかに小さいピクセルでの実装が可能である。例えば、デジタル位相モードＬＣＯＳディスプレイは、３．０１５μｍのピクセルピッチを使用し得、より小さなピクセルが可能である。このように小さいピクセルでのアナログ位相モードディスプレイは実証されていない。
【０１３０】
デジタルアーキテクチャにより、ノイズ、オフセット電圧、グラウンドバウンス、ＰＳＲＲの問題、およびアナログＬＣＯＳディスプレイの設計を困難にするその他のアーティファクトに対する耐性が大幅に向上する。
【０１３１】
システムおよび方法は、従来技術のディスプレイによって生成されたものよりも高いコントラストの位相画像の表示を可能にする。位相リップルを低減してディスプレイを動作させる方法を提供することにより、コントラストが改善される。これにより、ここで説明するシステムおよび方法を使用して生成されたディスプレイがより良くなり（より高品質の画像を生成するため）、エンドカスタマーによる使用により適したものになる。
【０１３２】
本明細書で使用されている用語および表現は、説明の用語として使用され、限定するものではなく、そのような用語および表現の使用において、示されかつ説明された特徴（またはその一部）の均等物を除外する意図はなく、また、請求の範囲内でさまざまな変更が可能であると認識される。したがって、請求項は、そのようなすべての均等物をカバーすることを意図している。
【０１３３】
さまざまな特徴、態様、および実施形態が本明細書に記載されている。当業者によって理解されるように、特徴、態様、および実施形態は、互いとの組み合わせ、ならびに変形および修正が容易である。したがって、本開示は、そのような組み合わせ、変形、および修正を包含すると見なされるべきである。
【０１３４】
上述の実施形態は、原理を明確に理解するために説明されている実装の単なる例示である。変形、修正、および組み合わせは、請求の範囲から逸脱することなく、上記の実施形態に対して行い得る。そのようなすべての変形、修正、および組み合わせは、本開示の範囲および以下の請求の範囲によって本明細書に含まれる。
【図１】
2021525387.tif 000003
2021525387.tif 000004
2021525387.tif 000005
【図２】
2021525387.tif 000006
【図３】
2021525387.tif 000007
【図４】
2021525387.tif 000008
【図５】
2021525387.tif 000009
【図６】
2021525387.tif 000010
2021525387.tif 000011
【図７】
2021525387.tif 000012
【図８】
2021525387.tif 000013
【図９】
2021525387.tif 000014
【図１０】
2021525387.tif 000015
2021525387.tif 000016
【図１１】
2021525387.tif 000017
2021525387.tif 000018
【図１２】
2021525387.tif 000019
【国際調査報告】
2021525387.tif 000020
2021525387.tif 000021