(57)【要約】第１のキャビティを含む第１の基板と、第１の基板上に配置される誘電体層と、誘電体層上及び第１の基板の反対側に配置される第２の基板であって、第２のキャビティを有する第２の基板とを備える赤外線（ＩＲ）デバイスが開示される。デバイスは、第１の基板及び第２の基板の一方に取り付けられる光透過層と、ＩＲデバイスが実質的に閉じられるように、第１の基板及び第２の基板の他方に設けられるさらなる層とをさらに備える。第１のキャビティ内の圧力が第２のキャビティ内の圧力と実質的に同じレベルになるように、誘電体層を貫通する穴が設けられる。
2021507468.tif 000002
【特許請求の範囲】
【請求項１】
第１のキャビティを含む第１の基板と、
前記第１の基板上に配置される誘電体層と、
前記誘電体層上及び前記第１の基板の反対側に配置される第２の基板であって、第２のキャビティを有する第２の基板と、
前記第１の基板及び前記第２の基板の一方に取り付けられる光透過層と、
ＩＲデバイスが実質的に閉じられるように、前記第１の基板及び前記第２の基板の他方に設けられるさらなる層と
を備え、
前記第１のキャビティ内の圧力が前記第２のキャビティ内の圧力と実質的に同じレベルになるように、前記誘電体層を貫通する穴が設けられる、赤外線（ＩＲ）デバイス。
【請求項２】
前記第１のキャビティ及び前記第２のキャビティは、実質的に同じ圧力レベルの真空を有する、請求項１に記載のデバイス。
【請求項３】
前記真空を維持するために、前記キャビティの１つの中にゲッタ材料をさらに備える、請求項２に記載のデバイス。
【請求項４】
前記第１のキャビティ及び前記第２のキャビティは、空気よりも低い熱伝導率を有するガスで充填されている、請求項１〜３のいずれか１項に記載のデバイス。
【請求項５】
前記デバイスは、ウエハレベルでパッケージングされており、前記ウエハレベルで構築されたフィルタ、キャップ、レンズのいずれか１つを有する、請求項１〜４のいずれか１項に記載のデバイス。
【請求項６】
前記ＩＲデバイスを他の回路に接続するために、前記第１の基板及び前記第２の基板の少なくとも一方の中に配置される半導体貫通ビアをさらに備える、請求項１〜５のいずれか１項に記載のデバイス。
【請求項７】
前記半導体貫通ビアに結合される少なくとも１つのボンディングボールをさらに備える、請求項６に記載のデバイス。
【請求項８】
前記第１のキャビティ及び前記第２のキャビティの壁は、前記ＩＲデバイスにおける放射又は吸収を向上させるための反射性材料を備える、請求項１〜７のいずれか１項に記載のデバイス。
【請求項９】
前記誘電体層の直下及び前記さらなる層の上に反射性材料をさらに備える、請求項１〜８のいずれか１項に記載のデバイス。
【請求項１０】
前記第１の基板及び前記第２の基板のうちの少なくとも１つが、複数の傾斜した側壁を備え、それぞれが反射性材料を有する、請求項１〜９のいずれか１項に記載のデバイス。
【請求項１１】
前記さらなる層は、前記第１の基板の連続層であり、浅い第１のキャビティを提供する、請求項１〜１０のいずれか１項に記載のデバイス。
【請求項１２】
前記さらなる層は、前記第１のキャビティの幅と比較して同様の幅を有する、請求項１〜１１のいずれか１項に記載のデバイス。
【請求項１３】
前記赤外線デバイスは、赤外線エミッタ及び赤外線検出器のうちのいずれか１つである、請求項１〜１２のいずれか１項に記載のデバイス。
【請求項１４】
前記赤外線デバイスは、熱マイクロマシニングされた赤外線デバイスである、請求項１〜１３のいずれか１項に記載のデバイス。
【請求項１５】
前記赤外線デバイスは、特定用途向け集積回路（ＡＳＩＣ）上に直接接続される、請求項１〜１４のいずれか１項に記載のデバイス。
【請求項１６】
前記ＡＳＩＣは、駆動回路、読み出し及び増幅回路、メモリ又は処理セル、状態機械又はマイクロコントローラのいずれかを含む、請求項１５に記載のデバイス。
【請求項１７】
前記第１の基板は、前記第２の基板と比較してより大きな幅を有し、前記誘電体層は、前記第１の基板の全幅にわたって延びる、請求項１〜１６のいずれか１項に記載のデバイス。
【請求項１８】
前記第２の基板の外側の前記誘電体層上に少なくとも１つのボンドパッドをさらに備える、請求項１〜１７のいずれか１項に記載のデバイス。
【請求項１９】
前記ボンドパッドに接続されるワイヤをさらに備え、前記ワイヤは、別のダイ又は回路に接続されるように構成される、請求項１８に記載のデバイス。
【請求項２０】
請求項１〜１９のいずれか１項に記載の赤外線デバイスを製造する方法であって、
ＩＲデバイスを含むデバイス及びウエハを製造するステップと、
２つのキャビティを有する上部基板及び下部基板を形成するステップであって、一方が前記赤外線デバイスの下にあり他方が前記赤外線デバイスの上にあり、各々が透過層、フィルタ／キャップ／レンズ／ゲッタ層を含むステップと、
ボンディング、接着層、接着剤によって、前記キャビティを真空又は熱伝導率の低いガスでシーリングするステップと、
前記ＩＲデバイスを接続するために、下部基板又は上部基板に半導体貫通ビアを形成するステップと、
はんだバンプ及び／又は３Ｄ配線を形成するステップと、
各赤外線デバイスを単体化するステップと
を含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、赤外線（ＩＲ）デバイス、特に、限定されないが、マイクロマシニングされたＩＲデバイスに関する。
【背景技術】
【０００２】
赤外線デバイスは、赤外線エミッタ又は赤外線検出器のいずれかであり得る。マイクロマシニングされたＩＲエミッタ及び検出器には、低コストと小型サイズという利点がある。しかしながら、パッケージングによってデバイスのサイズとコストが大幅に増加することが多いため、これらの利点の一部が打ち消されてしまう。特に、フィルタ、ウィンドウ又はレンズを使用すると、コストが大幅に増加し得る。さらに、熱ＩＲエミッタ又は検出器の場合、デバイスを真空又は熱伝導率の低いガスにパッケージングすると、ＩＲエミッタの消費電力が大幅に減少して、ＩＲ検出器の感度が向上するため、一般的に有益である。しかしながら、真空パッケージング又はパッケージレベルでのガスシーリングは非常に高価になり、いくつかのパッケージング技術では不可能である。
【０００３】
熱赤外線エミッタと赤外線検出器はどちらも文献で周知であり、最小化バージョンはマイクロマシニングのプロセスを使用して製造されている。熱赤外線エミッタは、典型的には、薄膜内に埋め込まれ、シリコン基板上に支持された抵抗性マイクロヒータを含む。ヒータに電流が流れると、ヒータは高温になり（７００℃以上になることもある）、この高温でデバイスは赤外線を放射する。
【０００４】
多くのＩＲエミッタの設計が報告されている。
【０００５】
例えば、Ｐａｒａｍｅｓｗａｒａｎ等の“Ｍｉｃｒｏ−ｍａｃｈｉｎｅｄ  ｔｈｅｒｍａｌ  ｅｍｉｔｔｅｒ  ｆｒｏｍ  ａ  ｃｏｍｍｅｒｃｉａｌ  ＣＭＯＳ  ｐｒｏｃｅｓｓ”ＩＥＥＥ  ＥＤＬ  １９９１では、ＣＭＯＳ技術で作られたＩＲ応用のポリシリコンヒータが報告されており、フロントサイドエッチングでヒータを懸架することで、電力消費が減少している。同様に、Ｄ．Ｂａｕｅｒ等の“Ｄｅｓｉｇｎ  ａｎｄ  ｆａｂｒｉｃａｔｉｏｎ  ｏｆ  ａ  ｔｈｅｒｍａｌ  ｉｎｆｒａｒｅｄ  ｅｍｉｔｔｅｒ”Ｓｅｎｓ＆Ａｃｔ  Ａ  １９９６では、懸架されたポリシリコンヒータを使用したＩＲ光源について記載されている。Ｍｕｌｌｅｒ等によるＵＳ５２８５１３１、Ｒｏｇｎｅ等によるＵＳ２００８／０２７２３８９、及びＳａｎ等による“Ａ  ｓｉｌｉｃｏｎ  ｍｉｃｒｏｍａｃｈｉｎｅｄ  ｉｎｆｒａｒｅｄ  ｅｍｉｔｔｅｒ  ｂａｓｅｄ  ｏｎ  ＳＯＩ  ｗａｆｅｒ”（Ｐｒｏｃ  ｏｆ  ＳＰＩＥ  ２００７）にも、ポリシリコンヒータを使用した同様のデバイスについて記載されている。
【０００６】
Ｙｕａｓａ等の“Ｓｉｎｇｌｅ  Ｃｒｙｓｔａｌ  Ｓｉｌｉｃｏｎ  Ｍｉｃｒｏｍａｃｈｉｎｅｄ  Ｐｕｌｓｅｄ  Ｉｎｆｒａｒｅｄ  Ｌｉｇｈｔ  Ｓｏｕｒｃｅ”Ｔｒａｎｓｄｕｃｅｒｓ  １９９７には、懸架されたホウ素ドープ単結晶シリコンヒータを使用した赤外線エミッタについて記載されている。Ｗａｔａｎａｂｅは、ＥＰ２０５６３３７において、ＩＲ光源として懸架されたシリコンフィラメントについて記載している。デバイスは、第２の基板をボンディングすることによって真空シーリングされる。
【０００７】
Ｃｏｌｅ等の“Ｍｏｎｏｌｉｔｈｉｃ  Ｔｗｏ−Ｄｉｍｅｎｓｉｏｎａｌ  Ａｒｒａｙｓ  ｏｆ  Ｍｉｃｒｏｍａｃｈｉｎｅｄ  Ｍｉｃｒｏｓｔｒｕｃｔｕｒｅｓ  ｆｏｒ  Ｉｎｆｒａｒｅｄ  Ａｐｐｌｉｃａｔｉｏｎｓ”（ｐｒｏｃ  ｏｆ  ＩＥＥＥ  １９９８）には、ＣＭＯＳ処理されたデバイス上のＩＲ光源について記載されている。
【０００８】
プラチナヒータに基づく設計も記載されている。例えば、Ｈｉｌｄｅｎｂｒａｎｄ等の“Ｍｉｃｒｏｍａｃｈｉｎｅｄ  Ｍｉｄ−Ｉｎｆｒａｒｅｄ  Ｅｍｉｔｔｅｒ  ｆｏｒ  Ｆａｓｔ  Ｔｒａｎｓｉｅｎｔ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｐｅｒａｔｉｏｎ  ｆｏｒ  Ｏｐｔｉｃａｌ  Ｇａｓ  Ｓｅｎｓｉｎｇ  Ｓｙｓｔｅｍｓ”，ＩＥＥＥ  Ｓｅｎｓｏｒ  ２００８  ＣｏｎｆｅｒｅｎｃｅにはＩＲ応用の懸架された膜上のプラチナヒータについて報告されている。
【０００９】
同様に、Ｊｉ等の“Ａ  ＭＥＭＳ  ＩＲ  Ｔｈｅｒｍａｌ  Ｓｏｕｒｃｅ  Ｆｏｒ  ＮＤＩＲ  Ｇａｓ  Ｓｅｎｓｏｒｓ”（ＩＥＥＥ  ２００６）及びＢａｒｒｉｔａｕｌｔ等の“Ｍｉｄ−ＩＲ  ｓｏｕｒｃｅ  ｂａｓｅｄ  ｏｎ  ａ  ｆｒｅｅ−ｓｔａｎｄｉｎｇ  ｍｉｃｒｏｈｏｔｐｌａｔｅ  ｆｏｒ  ａｕｔｏｎｏｍｏｕｓ  ＣＯ２  ｓｅｎｓｉｎｇ  ｉｎ  ｉｎｄｏｏｒ  ａｐｐｌｉｃａｔｉｏｎｓ”（Ｓｅｎｓｏｒｓ  ＆  Ａｃｔｕａｔｏｒｓ  Ａ  ２０１１）、Ｗｅｂｅｒ等の“Ｉｍｐｒｏｖｅｄ  ｄｅｓｉｇｎ  ｆｏｒ  ｆａｓｔ  ｍｏｄｕｌａｔｉｎｇ  ＩＲ  ｓｏｕｒｃｅｓ”、Ｓｐａｎｎｈａｋｅ等の“Ｈｉｇｈ−ｔｅｍｐｅｒａｔｕｒｅ  ＭＥＭＳ  Ｈｅａｔｅｒ  Ｐｌａｔｆｏｒｍｓ：Ｌｏｎｇ−ｔｅｒｍ  Ｐｅｒｆｏｒｍａｎｃｅ  ｏｆ  Ｍｅｔａｌ  ａｎｄ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｈｅａｔｅｒ  Ｍａｔｅｒｉａｌｓ”（Ｓｅｎｓｏｒｓ  ２００６）にも、プラチナベース及びその他のエミッタについて記載されている。
【００１０】
Ｓｙｌｌａｉｏｓ等によるＵＳ６２９７５１１、Ｂｌｏｏｍｂｅｒｇ等によるＵＳ５５００５６９，ＵＳ５６４４６７６，ＵＳ５８２７４３８、及びＰｏｌｌｉｅｎ等によるＷＯ０２／０８０６２０Ａ１によって他のいくつかのＩＲエミッタの設計が開示されている。
【００１１】
シリコン基板上の熱ＩＲ検出器は、基板の一部をエッチングすることで形成される（電気絶縁層から作られた）薄膜層を備えている。入射ＩＲ放射による加熱により、膜の温度が上昇する。これは熱電対列、抵抗、又はダイオードのいずれかで測定することができる。
【００１２】
例えば、Ｓｃｈｎｅｅｂｅｒｇｅｒ等の“Ｏｐｔｉｍｉｚｅｄ  ＣＭＯＳ  Ｉｎｆｒａｒｅｄ  Ｄｅｔｅｃｔｏｒ  Ｍｉｃｒｏｓｙｓｔｅｍｓ，”Ｐｒｏｃ  ＩＥＥＥ  Ｔｅｎｃｏｎ  １９９５には、熱電対列に基づくＣＭＯＳ  ＩＲ検出器の製造が報告されている。熱電対列は、直列に接続された複数の熱電対から構成されている。ＫＯＨ（水酸化カリウム）は、薄膜をエッチングして断熱を向上させるために使用される。各熱電対は、電気的に接続されて一端で熱接点（温接点と呼ばれる）を形成する異なる材料の２つのストリップを含み、材料の他端は直列に他の熱電対に電気的に接続されて、熱冷接点を形成する。熱電対の温接点は薄膜上にあるが、冷接点は薄膜の外にある。熱電対の３つの異なる設計が、アルミニウムとｐドープポリシリコン、アルミニウムとｎドープポリシリコン、又はｐドープポリシリコンとｎドープポリシリコンのいずれかの異なる材料組成のペーパーに与えられる。入射ＩＲ放射の吸収による加熱は、膜の温度をわずかに上昇させる。ゼーベック効果により、各熱電対の両端にわずかな電圧差が生じ、その結果、各熱電対の両端の電圧の合計である熱電対列両端の電圧差が大幅に増加する。
【００１３】
Ｇｒａｆ等の“Ｒｅｖｉｅｗ  ｏｆ  ｍｉｃｒｏｍａｃｈｉｎｅｄ  ｔｈｅｒｍｏｐｉｌｅｓ  ｆｏｒ  ｉｎｆｒａｒｅｄ  ｄｅｔｅｃｔｉｏｎ”Ｍｅａｓ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．２００７には複数の他の熱電対列デバイスが記載されている。
【００１４】
ＩＲ放射を検出する別の方法は、サーモダイオードの使用によるものである。例えば、Ｋｉｍの“Ａ  ｎｅｗ  ｕｎｃｏｏｌｅｄ  ｔｈｅｒｍａｌ  ｉｎｆｒａｒｅｄ  ｄｅｔｅｃｔｏｒ  ｕｓｉｎｇ  ｓｉｌｉｃｏｎ  ｄｉｏｄｅ，”Ｓ＆Ａ  Ａ  ８９，２００１には、ＩＲ検出器として使用するためにマイクロマシニングによって製造されたダイオードについて記載されている。しかしながら、ドーム型の窒化ケイ素ウィンドウは壊れやすく、不規則な形状はデバイスの発光プロファイルに影響を与え得る。
【００１５】
しかしながら、これらすべてのパッケージングは、金属、セラミック、又はプラスチックのパッケージングを使用している。これらは、Ｓａｎ等の“Ａ  ｓｉｌｉｃｏｎ  ｍｉｃｒｏｍａｃｈｉｎｅｄ  ｉｎｆｒａｒｅｄ  ｅｍｉｔｔｅｒ  ｂａｓｅｄ  ｏｎ  ｓｉｌｉｃｏｎ  ｏｎ  ｉｎｓｕｌａｔｏｒ  （ＳＯＩ）  ｗａｆｅｒ，”ＳＰＩＥ  Ｄｉｇｉｔａｌ  Ｌｉｂｒａｒｙ  ２００８；Ｈｉｌｄｅｎｂｒａｎｄ等の“Ｍｉｃｒｏｍａｃｈｉｎｅｄ  Ｍｉｄ−Ｉｎｆｒａｒｅｄ  Ｅｍｉｔｔｅｒ  ｆｏｒ  Ｆａｓｔ  Ｔｒａｎｓｉｅｎｔ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｐｅｒａｔｉｏｎ  ｆｏｒ  Ｏｐｔｉｃａｌ  Ｇａｓ  Ｓｅｎｓｉｎｇ  Ｓｙｓｔｅｍｓ”Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ＩＥＥＥ  Ｓｅｎｓｏｒｓ  Ｃｏｎｆｅｒｅｎｃｅ  ２００８；Ｊｉ等の“Ａ  ＭＥＭＳ  ＩＲ  Ｔｈｅｒｍａｌ  Ｓｏｕｒｃｅ  ｆｏｒ  ＮＤＩＲ  Ｇａｓ  Ｓｅｎｓｏｒｓ”（ＩＥＥＥ  ２００６）に記載されているように、ＴＯパッケージであり得る。
【００１６】
また、複数のＳＭＤ（表面実装デバイス）パッケージは、市販のＩＲ製品にも見つかる。
【００１７】
しかしながら、チップ又はウエハレベルでパッケージングされたセンサの報告はほとんどない。
【００１８】
ＵＳ５２８５１３１には、シリコン基板上に懸架され、ドーム型の窒化ケイ素ウィンドウを備えた真空中でシーリングされたポリシリコンフィラメントからなるＩＲエミッタが記載されている。しかしながら、フィラメントは２つの側面でのみ支持されているため、比較的壊れやすくなっている。さらに、フィラメントであるため、加熱領域が非常に小さく、ＩＲ放射の量が少なくなる。最後に、ドーム型の窒化ケイ素ウィンドウは、特に、確実に座屈しないように製造することがあまり容易ではない。
【００１９】
ＵＳ２００５００８１９０５には、チップレベルで上部と下部をシーリングすることによってカプセル化された熱電対列ＩＲ検出器について記載されている。しかしながら、パッケージ内のキャビティは真空ではなく、熱伝導率の低いガスでもないため、センサの性能は向上しない。パッケージは、小型の低コストでパッケージングされたデバイスを提供するに過ぎない。
【００２０】
ＵＳ７７４１６２５には、真空においてチップレベルでパッケージングされたＩＲエミッタが開示されている。しかしながら、このデバイスは、消費電力を大幅に増加させるシリコン膜を使用している。このデバイスには、キャビティ内の真空を維持する方法がなく、小さな漏れのために時間の経過とともに圧力が徐々に増加する場合がある。また、これは半導体基板を介してエミッタへの電気的接続を提供することにも依存し、この半導体基板は、通常は抵抗が高く、高電圧要件及び／又は高電力消費をもたらす。
【００２１】
ＵＳ６０３６８７２及びＣＮ１０２５８３２２０は、一般に、ウエハレベルと真空パッケージングに関連している。
【発明の概要】
【００２２】
本開示は、統合されたフィルタ／レンズを備えたウエハレベルのパッケージングと、パッケージングプロセス中に形成され、ゲッタ材料の使用によって維持される真空キャビティとを使用することによってこれらの課題を克服することを提案する。
【００２３】
最先端のＩＲエミッタと検出器は、（ｉ）ＩＲデバイスを含むウエハの製造、（ｉｉ）ダイシング、（ｉｉｉ）個々のダイのパッケージング及びフィルタ、キャップ、レンズの追加を含む従来のパッケージング方式に基づいている。本開示では、個別のパッケージングを必要とせずに、ＩＲデバイスを構築する別の方法を提案する。本開示によれば、ＩＲデバイスは、ウエハレベルでパッケージングされ、フィルタ／キャップ／レンズがウエハレベルで構築される可能性があり、真空又は低熱伝導ガスで密封シーリングされて、熱損失を減らし、効率を高める。シリコン貫通ビア（ＴＳＶ）としても知られている半導体貫通ビアが、読み出し、駆動及び処理等の回路にＩＲデバイスを接続するために提供される。
【００２４】
シーケンスは、（ｉ）ＩＲデバイスを含むウエハの製造、（ｉｉ）個々のＩＲデバイスをシーリングするためのウエハレベルでのフィルタ／キャップ／レンズを含む上部及び下部構造の追加、（ｉｉｉ）下部又は上部構造にＴＳＶを形成してＩＲデバイスを接続すること、（ｉｖ）はんだバンプや３Ｄ配線の追加、（ｉｉｉ）個々のデバイスの単体化である。
【００２５】
本開示の一態様によれば、第１のキャビティを備える第１の基板、第１の基板上に配置された誘電体層、誘電体層上でかつ第１の基板の反対側に配置された第２の基板であって、第２のキャビティを有する第２の基板、第１及び第２の基板の一方に取り付けられた光透過層、ＩＲデバイスが実質的に閉じられるように、第１及び第２の基板の他方に提供されるさらなる層を備える赤外線（ＩＲ）デバイスが提供される。第１のキャビティ内の圧力が第２のキャビティ内の圧力と実質的に同じレベルになるように、誘電体層を貫通する穴が設けられる。ここで、赤外線デバイスを密封シーリングするために、さらなる層又は追加の層が設けられる。基板は、半導体基板であり得る。また、誘電体層の上又は下のいずれかで１つの基板と１つのキャビティのみを使用することによって赤外線デバイスをパッケージングすることも可能であってもよい。そのようなシナリオでは、デバイスも同様に密封シーリングされるが、その誘電体層には穴がない。
【００２６】
第１のキャビティ及び第２のキャビティは、実質的に同じ圧力レベルの真空を有してもよい。
【００２７】
デバイスは、真空を維持するために、キャビティの１つの中にゲッタ材料をさらに含んでもよい。
【００２８】
あるいは、第１のキャビティ及び前記第２のキャビティは、空気よりも低い熱伝導率を有するガスで充填されていてもよい。
【００２９】
デバイスは、ウエハレベルでパッケージングされており前記ウエハレベル又はチップレベルで構築されたフィルタ、キャップ、レンズのいずれか１つを有してもよい。
【００３０】
デバイスはさらに、ＩＲデバイスを読み出し、処理又は駆動回路等の他の回路に接続するために、第１の基板及び第２の基板の少なくとも一方の中に配置される半導体貫通ビア（ＴＳＶ）をさらに備えてもよい。デバイスは、半導体貫通ビアと結合される少なくとも１つのはんだバンプ又はボールボンドをさらに備えてもよい。ＴＳＶによって、一般に、配線長の複雑さが軽減され、ワイヤの使用が回避される。また、ＴＳＶは、一般に、静電容量とインダクタンスを低減し、高速通信、配線数の増加、回路間の低電力通信リンクを可能にする。この場合、ＴＳＶの使用は、２つのキャビティのシーリングを損なうことなくＩＲデバイスに接触するのに理想的である。はんだバンプ又ははんだボール又はスタッドバンプ又はボールボンドと共に使用されるＴＳＶは、デバイスを他の回路及びシステムに接続する簡単な方法を提供する。
【００３１】
第１のキャビティ及び第２のキャビティの壁は、デバイス内のＩＲ放射の放出又は吸収を向上させるための反射性材料を備える。
【００３２】
デバイスは、誘電体層の直下及びさらなる層の上に反射性材料をさらに備えてもよい。反射性材料によって、ＩＲデバイスの放射又は吸収が改善される。反射層は、非常に高い動作温度又は高いアニーリング温度の下で、ＩＲの吸収剤になり、これも有益であり得る。
【００３３】
第１の基板及び第２の基板のうちの少なくとも１つが、それぞれが反射性材料を有する複数の傾斜した側壁を備えてもよい。傾斜した側壁は、エミッタと検出器のそれぞれに対するＩＲ光の放射又は吸収を増加させるためのリフレクタと同様の役割を提供することができる。リフレクタは光の収集及び焦点を増加させることができ、これは特定の用途で有利であり得る。
【００３４】
さらなる層は、第１の基板の連続層であってもよく、浅い第１のキャビティを提供する。この例では、別のさらなる層はないが、２つの側壁部分を接続する基板の下部があるように、基板はフロントエッチングされる。
【００３５】
さらなる層は、第１のキャビティの幅と比較して同様の幅を有してもよい。これは、ボールボンド間の下部の基板／キャップを使用することで実現される。これには、システムの高さを低くし、ＴＳＶのエッチングをより小さく、比較的浅くするという利点がある。
【００３６】
赤外線デバイスは、赤外線エミッタ及び赤外線検出器のいずれであってもよい。
【００３７】
赤外線デバイスは、熱マイクロマシニングされた赤外線デバイスであってもよい。
【００３８】
赤外線デバイスは、特定用途向け集積回路（ＡＳＩＣ）の上に（直接）接続されてもよい。ＡＳＩＣは、駆動回路、読み出し及び増幅回路、メモリ又は処理セル、状態機械又はマイクロコントローラのいずれかを含んでもよい。
【００３９】
一実施形態では、第１の基板は、第２の基板と比較してより大きな幅を有し、誘電体層は、第１の基板の全幅にわたって延びる。
【００４０】
デバイスは、第２の基板の外側の誘電体層上に少なくとも１つのボンドパッドをさらに備えてもよい。
【００４１】
デバイスは、ボンドパッドに接続されるワイヤをさらに備えてもよい。ワイヤは、別のダイ又は回路に接続されるように構成される。
【００４２】
先の請求項のいずれかに記載の赤外線デバイスを製造する方法も提供され、この方法は、ＩＲデバイスを含むデバイス及びウエハを製造するステップと、２つのキャビティを有する上部基板及び下部基板を形成するステップであって、キャビティの一方が赤外線デバイスの下にあり他方が赤外線デバイスの上にあり、各々が透過層、フィルタ／キャップ／レンズ／ゲッタ層を含むステップと、ボンディング、接着層、接着剤によって、キャビティを真空又は熱伝導率の低いガスでシーリングするステップと、ＩＲデバイスを接続するために、下部基板又は上部基板に半導体貫通ビアを形成ステップと、はんだバンプ及び／又は３Ｄ配線を形成するステップと、各赤外線デバイスを単体化するステップとを含む。
【００４３】
最先端のＩＲデバイスと比較して、本明細書に開示されているデバイスには次の利点がある。
【００４４】
（ｉ）パッケージングがウエハレベルで行われるため、パッケージングのコストが削減される。
【００４５】
（ｉｉ）ダイアタッチが、ウエハレベルで行われるため、不要である。
【００４６】
（ｉｉｉ）ウエハレベルのパッケージングにより、はんだボールが取り付けられ、駆動、読み取り及び処理のアナログ又はデジタル回路を含む専用のＡＳＩＣ（特定用途向け集積回路）に、又は本システムで使用されるプリント基板（ＰＣＢ）に直接実装できる状態になる非常にコンパクトな小型デバイスが得られるため、フォームファクタが小さくなる。
【００４７】
（ｉｖ）コンポーネントのコストは多くの場合、デバイスのダイではなくパッケージのコストによって決まるため、コストが大幅に低くなる。
【００４８】
（ｖ）性能が向上する。真空中でのパッケージングは、エミッタと検出器の両方の性能を２倍改善する可能性がある。
【００４９】
次に、本開示のいくつかの好ましい実施形態を、単なる例として、添付の図面を参照して説明する。
【図面の簡単な説明】
【００５０】
【図１】ゲッタ材料を使用して真空内のチップレベルでパッケージングされたマイクロマシニングされた熱赤外線エミッタを示す。
【図２】ＩＲエミッタダイが上部基板よりも大きく、ボンドパッドを外部に接続可能にするチップレベルパッケージの代替のマイクロマシニングされた熱赤外線エミッタを示す。
【図３】ウィンドウ、フィルタ、又はレンズが下部にあり、デバイスをフリップチップ方式でＰＣＢに実装することができる、チップレベルの真空パッケージ内の代替のマイクロマシニングされた熱赤外線エミッタを示す。
【図４】ＩＲ放射の方向を改善するために上部基板の壁に反射コーティングが施された代替のマイクロマシニングされた熱赤外線エミッタを示す。
【図５】チップレベルのウエハにはんだバンプが追加された代替の赤外線エミッタを示す。
【図６】反射層を備えた代替のＩＲエミッタを示す。
【図７】フロントサイドエッチングを使用して形成された代替構造を示す。
【図８】フロントサイドエッチングによって形成され、ＴＳＶ及びはんだバンプを有する代替のＩＲエミッタを示す。
【図９】キャビティの底部にフロントサイドエッチング及び反射金属を備えた代替のＩＲエミッタを示す。
【図１０】ＩＲ放射の方向を改善するために上部基板の壁に反射コーティングが施された代替のマイクロマシニングされた熱赤外線エミッタを示しており、上部基板に角度の付いた側壁があり、ＫＯＨ（水酸化カリウム）エッチングによって形成されている場合がある。
【図１１】チップレベルの真空パッケージ内のマイクロマシニングされた熱電対列型のＩＲ検出器を示す。
【図１２】半導体貫通ビア（ＴＳＶ）の詳細を示す。
【図１３】ボールボンド間で下部基板／キャップを使用する可能性を例示するデバイスの代替の実施形態を示す。
【図１４】エミッタ／検出器の膜が効率を改善するために部分的にのみシーリングされている本開示の変形例を示す。
【図１５】エミッタ／検出器の膜が効率を改善するために部分的にのみシーリングされている本開示の代替の変形例を示す。
【図１６】ＡＳＩＣ又はプリント回路基板にはんだボールで取り付けられたチップレベルの真空パッケージ内のマイクロマシニングされた熱電対列型のＩＲ検出器を示す。
【図１７Ａ】真空あり／なしのＩＲエミッタ電力消費を示すグラフを示す。
【図１７Ｂ】真空あり／なしのシミュレートされたＩＲ検出器信号を示すグラフを示す。
【図１８】本開示によるＩＲデバイスの製造ステップを概説する例示的な流れ図を示す。
【発明を実施するための形態】
【００５１】
一般的に言えば、本開示は、ウエハレベル又はチップレベルのアセンブリを使用する、密封シーリングされたチップレベルのパッケージ内の熱赤外線デバイスである。デバイスは、キャビティを備えた第１の半導体基板、誘電体層上の第２の半導体基板、第１又は第２の半導体材料のいずれかに接続された光透過性材料、及びデバイスを密封シーリングするために、第１又は第２の半導体材料のいずれかに接続された追加基板によって支持された薄い誘電体膜内の熱赤外線エミッタ又は検出器を備える。赤外線エミッタと検出器は、シリコン貫通ビア（ＴＳＶ）としても知られる半導体貫通又はウエハ貫通ビアによって、駆動、読み出し又は処理回路等の外部回路に接続される。こうした回路は、アナログブロックとデジタルブロックの両方を含み得る特定用途向け集積回路（ＡＳＩＣ）に集積されてもよい。はんだボール又ははんだバンプがＩＲデバイスとＡＳＩＣとの間に使用されてもよく、ＩＲデバイスは、フォームファクタを最小限に抑えるためにＡＳＩＣの上に配置されてもよい。選択的に、回路は、赤外線エミッタ又は検出器構造と同じシリコン基板にモノリシックに集積されてもよく、ＴＳＶ接続を使用してこうした回路をボードに接続してもよい。ＡＳＩＣは、赤外線エミッタ又は検出器の駆動及び読み出し回路、それぞれエミッタ及び検出器へのアナログフロントエンド、アナログ又はデジタル処理及び出力ステージを含んでもよい。また、ＡＳＩＣは、状態機械、マイクロコントローラ又はマイクロプロセッサ、及びメモリセルを含んでもよい。
【００５２】
デバイスのいくつかの例が添付の図面に示されている。
【００５３】
図１は、チップレベルでパッケージングされた赤外線エミッタの例を示している。これは、キャビティを有する第１の半導体基板１によって支持された誘電体層３を含む。パッシベーション４が誘電体層３上にあってもよい。ヒータ２が誘電体膜３内に埋め込まれており、高温に電力が供給されると赤外線を放射する。誘電体層３の上にキャビティを有する第２の半導体基板４０が取り付けられ、光透過層４５が第２の半導体基板４０に取り付けられる。誘電体層３は誘電体膜領域３３を有することが理解されよう。誘電膜領域３３は、第１及び第２の基板１、４０のキャビティに直接隣接して配置される。誘電体膜領域３３は、基板１、４０のキャビティの領域の上方又は下方の領域に対応する。  誘電体膜３３は、１つ以上の穴２０を有し、これらは圧力を均一化するために、２つの半導体基板のキャビティを接続する。追加の層７０が第１の半導体基板１に取り付けられて、キャビティを密封シーリングする。ゲッタ材料５０が２つのキャビティ内の真空を維持する。ゲッタ材料５０は、一般に、真空中に置かれる反応材料である。半導体貫通ビア（ＴＳＶ）（シリコン貫通ビア又はウエハ貫通ビアとしても知られている）６０は、パッケージのベースからヒータへの電気的接続を可能にする。
【００５４】
デバイスに存在する場合は、温度センサに対して追加の接続が行われてもよい（図示せず）。
【００５５】
一実施形態では、誘電体層３、誘電体膜領域３３、及びパッシベーション４は、二酸化ケイ素、窒化ケイ素及び／又は酸化アルミニウムを含み得る。ヒータ３は、アルミニウム、ポリシリコン、結晶シリコン、タングステン、銅又はチタン等のＣＭＯＳ材料、又はプラチナ又は金等の非ＣＭＯＳ材料から作られた抵抗ヒータとしてもよい。あるいは、ヒータはＭＯＳＦＥＴヒータであってもよい。
【００５６】
一例では、膜領域３３は、キャビティがバルクエッチング又は表面エッチングによって形成されるときに形成され、膜領域は、キャビティの真上又は真下の誘電体領域に対応する。バルクエッチングは、深掘りＲＩＥ（ＤＲＩＥ）、又はＴＭＡＨ若しくはＫＯＨを使用したウェットエッチングによって行われ得る。表面エッチングは、化学エッチングを使用して行われ得る。ＤＲＩＥには、直線的な半導体壁と最小の面積消費をもたらすという利点がある。表面エッチングには、基板に化学エッチング剤が放出される表面穴が必要である。こうした膜は、この技術を使用するとわずかに壊れやすくなるが、消費電力は低くなる。表面エッチングの場合、層７０は必要とされなくてもよい。
【００５７】
一実施形態では、誘電体膜３３及び誘電体層３は、膜の温度均一性又は放射率／吸収性のいずれかを改善するために、その上に金属板又はプラズモン層も有してもよい。
【００５８】
誘電体膜３３及び／又はヒータ２は、長方形の形状、角又は円形の応力を最小化するために角に丸みを付けた略長方形の形状を有し得る。
【００５９】
光透過層４５は、広通過帯域を有する赤外線ウィンドウ、狭通過帯域を有する赤外線フィルタ、又は赤外線レンズであり得る。例えば、波長４．２６μｍを中心とする狭帯域フィルタは、ＣＯ２ガス検知に関して重要である。人間の存在を検出するには、約８−１４μｍの広帯域ウィンドウが重要である。
【００６０】
図２は、代替的なチップレベルでパッケージングされた赤外線エミッタを示している。図２のエミッタの多くの特徴は、第１の半導体基板１及び誘電体層３が第２の半導体基板４０よりもはるかに大きいことを除いて、図１のものと同じである。これにより、ボンドパッド９０を第１の半導体基板１及び誘電体層３上に置くことが可能になり、シリコン貫通ビアの必要性がなくなる。パッシベーション層４は、ボンドパッド９０の上には存在しない。ワイヤ９１は、ボンドパッドに結合され、パッケージのリードフレームに、又はＡＳＩＣ等の別のダイ又は回路のパッドに取り付けられ得る。
【００６１】
図３は、代替的なチップレベルでパッケージングされた赤外線エミッタを示している。図３の実施形態では、光透過層４５は第１の半導体基板１に取り付けられ、追加の層７０は第２の基板４０に取り付けられる。また、ゲッタ材料５０は、第２の基板４０のキャビティ内に配置される。こうした特徴を除いて、他の特徴は図２のものと同じであるので同じ参照番号が付されている。有利な点は、このようなデバイスは、フリップチップ法式によってＰＣＢ上に実装することができることである。
【００６２】
図４は、代替的なチップレベルでパッケージングされた赤外線エミッタを示している。図４のデバイスの多くの特徴は、この実施形態では、第２の半導体基板４０のキャビティがＩＲ反射性材料５５でコーティングされた壁を有することを除いて、図１に示されたものと同じである。これは、ＩＲエミッタの放射方向を改善し、半導体基板４０における追加の吸収損失を回避することができる。
【００６３】
図５は、図４の実施形態に基づく代替的なＩＲエミッタを示しており、はんだバンプ６１がウエハレベル又はチップレベルで追加されている。有利な点は、はんだバンプ（又ははんだボール）６１は、デバイスとＡＳＩＣ又はＰＣＢとの間の接続を作ることである。その他の特徴と参照番号は図４のものと同じである。
【００６４】
図６は、反射層を備えた代替的なＩＲエミッタを示す。図６の構造は、図５の構造の変形であり、ＩＲ反射層５５ａ及び／又は５５ｂは、誘電体膜３３の直下又は層７０の上に形成されて、ＩＲ放射又は吸収を増加させる。一実施形態では、こうした層は、金、銀、又はアルミニウム等のＩＲ反射性材料、又は高ｎ及び低ｎ材料の誘電体スタックのブラッグタイプのリフレクタから作ることができる。この実施形態では、ゲッタ材料５０は、光透過層４５の下に配置される。
【００６５】
図７は、代替的なＩＲエミッタ構造を示しており、ここでは（表面マイクロマシニングを使用する）フロントエッチングが使用され、誘電体膜３３の下に浅いキャビティが存在し、半導体基板１がこのキャビティの下に存在する。有利な点は、これは層７０の必要性をなくし、より単純な製造プロセスをもたらすことができることである。
【００６６】
図８は、フロントサイドエッチングによって形成され、ＴＳＶ及びはんだバンプを有する代替的なＩＲエミッタを示している。図８は、図７に基づいており、フロントエッチングとＴＳＶ及びはんだバンプ６１の組み合わせを示している。下部キャビティ（図示せず）の上部にゲッタ層が設けられ得る。
【００６７】
図９は、キャビティの底部にフロントサイドエッチング及び反射金属を備えた代替的なＩＲエミッタを示している。図９は図７に基づいており、シリコン基板におけるＩＲの放出を増やし、吸収を減らすために、追加のＩＲ反射金属がキャビティの底部に配置されている。その他の特徴と参照番号は図７のものと同じである。
【００６８】
図１０は、ＩＲ放射の方向を改善するために上部基板の壁に反射コーティングが施された代替的なマイクロマシニングされた熱赤外線エミッタを示しており、上部基板に角度の付いた側壁があり、ＫＯＨ（水酸化カリウム）エッチングによって形成され得る。第２の半導体基板４０のキャビティは傾斜した側壁を有し、側壁はＩＲ反射性材料５５でコーティングされている。傾斜又は成形された側壁は、エミッタと検出器のそれぞれに対するＩＲ光の放射又は吸収を増加させるためのリフレクタと同様の役割を提供することができる。
【００６９】
図１１は、一実施形態によるチップレベルの真空パッケージ内のマイクロマシニングされた熱電対列型のＩＲ検出器を示している。赤外線検出器は、２つの異なる材料５及び６の１つ以上のストリップを備える熱電対列に基づいている。一実施形態では、材料は、ｐ型又はｎ型のポリシリコン又は結晶シリコンであり、金属７と共に接続され得る。他の実施形態では、熱電対列材料は、アルミニウム、タングステン、銅又はチタン等の金属であってもよい。
【００７０】
図１２は、シリコン貫通ビア又はウエハ貫通ビア６０としても知られている半導体貫通ビア（ＴＳＶ）の詳細図を示している。ＴＳＶ６０は、銅（Ｃｕ）、タングステン（Ｗ）又は高度にドープされたポリシリコン等の高導電性材料、二酸化ケイ素や窒化物等の誘電体材料６２、導電性材料６３と誘電体６２との間に挟まれたＴｉ、ＴｉＮ、Ｔａ又はＴａＮ等のライナ又は耐熱金属バリア（図示せず）を含んでもよい。導電性材料（銅、タングステン、アルミニウム等）から作られたボンディングパッドを、はんだバンプ又はボール６１の間に提供してもよい。また、はんだバンプ６１は、銅、ニッケル、アルミニウム、又は金属の組み合わせ等の金属から作られてもよい。
【００７１】
図１３は、ボールボンド間において下部基板／キャップを使用する可能性を例示するデバイスの代替的な実施形態を示している。ボールボンド６１間の下部基板／キャップ７５は、システムの高さを低減し、（それらがより浅くなるため）ビアのエッチングを大幅に容易にするという利点を有する。さらに、デバイス全体の高さが小さくなる。これは、コストとフォームファクタの両方に関係する点で有利である。
【００７２】
図１４は、エミッタ／検出器の膜が効率を改善するために部分的にシーリングされている変形を示す。デバイスは、キャビティを形成するために誘電体層３に「閉塞（ｐｌｕｇ−ｕｐ）」穴（図示せず）を備えたフロントサイドエッチングを特徴とする。その後、このような穴は、真空でキャビティをシーリングした後、又は熱伝導率の低いガスで充填される。ＴＳＶ６０は外部接続のために存在している。あるいは、ボンドパッドを（図２に示された）構造の上部に配置してもよく、その上にボンドワイヤを取り付ける（ここでは示されない）。
【００７３】
図１５は、エミッタ／検出器の誘電体層３が効率を改善するために部分的にシーリングされている代替的な変形を示す。このデバイスは、バックサイドエッチングとボンドパッド６１を特徴とするが、ＴＳＶを特徴としていない。
【００７４】
図１６は、ＡＳＩＣ８０の上に配置され、はんだボールを使用してＡＳＩＣに接続するチップレベルで真空パッケージ内にマイクロマシニングされた熱電対列型のＩＲ検出器を示している。本明細書に記載された他のＩＲデバイスについても同様の図面が作成され得る。ＩＲデバイスをＡＳＩＣの上に配置すると、フォームファクタを減らすことができるという点で有利である。
【００７５】
図１７Ａは、空気中及び真空中のＩＲエミッタの電力消費量のグラフを示している。真空中（膜の両側）では、必要な電力消費量は、空気中で必要な電力消費量の半分未満である。
【００７６】
図１７Ｂは、熱電対列ＩＲ検出器における信号のシミュレーションを示しており、真空中（膜の両側）にある場合、信号は２倍以上である。
【００７７】
図１８は、ＩＲデバイスの製造方法を概説する例示的な流れ図を示している。
【００７８】
当業者であれば、前述の説明及び添付の請求項において、「上」、「重なり」、「下」、「横」等の位置に関する用語は、標準的な断面斜視図と添付図面に示されるような装置の概念図への参照が行われることを理解するであろう。こうした用語は参照を容易にするために使用されているのであって、性質を限定することを意図したものではない。したがって、こうした用語は、添付の図面に示されるような向きにあるときのデバイスを指すものとして理解されるべきである。
【００７９】
本開示は、上記の好ましい実施形態に関して説明されてきたが、こうした実施形態は、例示にすぎず、請求項はそうした実施形態に限定されないことを理解されたい。当業者であれば、添付の特許請求の範囲内にあると考えられる開示を考慮して、修正及び代替を行うことができるであろう。本明細書で開示又は例示される各特徴は、単独で、又は本明細書で開示又は例示される任意の他の特徴との任意の適切な組み合わせで、本開示に組み込まれてもよい。
【符号の説明】
【００８０】
１  第１の半導体基板
２  ヒータ
３  誘電体層
４  パッシベーション層
２０  誘電体膜における穴
３３  誘電体層３における誘電体膜領域
４０  第２の半導体基板
４５  光透過層
５０  ゲッタ材料
５５  ＩＲ反射性材料
５５ａ  ／  ５５ｂ  ＩＲ反射層
６０  シリコン貫通ビア
６１  はんだバンプ
６２  誘電体
６３  導電性材料
７０  追加の層
７５  下部基板キャップ
８０  ＡＳＩＣ
９０  パッド
９１  ボンドワイヤ
【図１】
2021507468.tif 000003
【図２】
2021507468.tif 000004
【図３】
2021507468.tif 000005
【図４】
2021507468.tif 000006
【図５】
2021507468.tif 000007
【図６】
2021507468.tif 000008
【図７】
2021507468.tif 000009
【図８】
2021507468.tif 000010
【図９】
2021507468.tif 000011
【図１０】
2021507468.tif 000012
【図１１】
2021507468.tif 000013
【図１２】
2021507468.tif 000014
【図１３】
2021507468.tif 000015
【図１４】
2021507468.tif 000016
【図１５】
2021507468.tif 000017
【図１６】
2021507468.tif 000018
【図１７Ａ】
2021507468.tif 000019
【図１７Ｂ】
2021507468.tif 000020
【図１８】
2021507468.tif 000021
【国際調査報告】
2021507468.tif 000022
2021507468.tif 000023
2021507468.tif 000024