(57)【要約】  本明細書に開示されるのは、ディスプレイシステムおよびディスプレイシステムにおいてディスプレイを動作させるための技術である。光エミッタの列を、その列の異なる行にあるエミッタが出力画像内の同じ場所に寄与するように走査することにより、出力画像が形成される。エミッタは、パルス幅変調（ＰＷＭ）を使用して駆動される。ＰＷＭパルスが走査と同期して印加されて、エミッタに、点灯パラメータに対応する強度で光を放出させる。駆動することは、点灯パラメータに基づいて、デジタル信号の印加と組み合わせてアナログ信号を印加することによりＰＷＭパルスを生成することを含む。アナログ信号は、ＰＷＭパルスの振幅を制御する。デジタル信号は、ＰＷＭパルスの持続時間を制御する。【選択図】図１６
2021523393.tif 000002
【特許請求の範囲】
【請求項１】
ディスプレイシステムであって、
光エミッタの列を備えるエミッタのアレイと、
前記列の異なる行にある光エミッタが出力画像内の同じ場所に寄与するように前記列を走査することにより、前記出力画像を形成するように構成された走査アセンブリと、
パルス幅変調（ＰＷＭ）を使用して前記光エミッタを駆動するように構成されたコントローラと、を備え、前記光エミッタを前記駆動することが、
点灯パラメータに基づいて、デジタル信号の印加と組み合わせてアナログ信号を印加することによりＰＷＭパルスを生成することであって、前記アナログ信号は前記ＰＷＭパルスの振幅を制御し、前記デジタル信号は前記ＰＷＭパルスの持続時間を制御する、ＰＷＭパルスを生成することと、
前記ＰＷＭパルスを特定の光エミッタに印加することであって、前記ＰＷＭパルスは、前記走査アセンブリによって行われる前記走査と同期して印加され、前記光エミッタに、前記点灯パラメータに対応する強度で光を放出させる、前記ＰＷＭパルスを特定の光エミッタに印加することと、
を含む、ディスプレイシステム。
【請求項２】
前記走査アセンブリは、微小電気機械システム（ＭＥＭＳ）デバイスによって制御される鏡を含む、請求項１に記載のディスプレイシステム。
【請求項３】
前記アナログ信号は、前記光エミッタに結合された第１のトランジスタをアクティブ化する電流バイアスを提供し、前記デジタル信号は、前記第１のトランジスタに直列接続された第２のトランジスタをアクティブ化する、請求項１に記載のディスプレイシステム。
【請求項４】
前記コントローラは、前記光エミッタのそれぞれを駆動するために、固定されたＰＷＭパルス持続時間を使用するように構成され、前記コントローラは、前記点灯パラメータの値に基づいて前記ＰＷＭパルスの前記振幅を設定するようにさらに構成される、請求項１に記載のディスプレイシステム。
【請求項５】
前記コントローラは、前記光エミッタのそれぞれを駆動するために、固定されたＰＷＭパルス振幅を使用するように構成され、前記コントローラは、前記点灯パラメータの値に基づいて前記ＰＷＭパルスの前記持続時間を設定するようにさらに構成される、請求項１に記載のディスプレイシステム。
【請求項６】
前記光エミッタのうちの少なくとも１つは、第１の電流バイアスを印加することによって生成されるＰＷＭパルスを使用して駆動され、前記光エミッタのうちの少なくとも１つは、前記第１の電流バイアスとは異なる電流レベルを有する第２の電流バイアスを印加することによって生成されるＰＷＭパルスを使用して駆動される、請求項１に記載のディスプレイシステム。
【請求項７】
前記点灯パラメータは、複数のビットを有するバイナリ値であり、前記第１の電流バイアスは、前記第２の電流バイアス未満であり、前記点灯パラメータの１つまたは複数の最下位ビットに基づいて駆動されるエミッタのためのＰＷＭパルスを生成し、前記第２の電流バイアスは、前記点灯パラメータの１つまたは複数の最上位ビットに基づいて駆動されるエミッタのためのＰＷＭパルスを生成する、請求項６に記載のディスプレイシステム。
【請求項８】
前記コントローラは、前記点灯パラメータの値に基づいて、前記ＰＷＭパルスの前記振幅と、前記ＰＷＭパルスの前記持続時間との間の比を決定する、請求項１に記載のディスプレイシステム。
【請求項９】
前記コントローラは、前記点灯パラメータの値をデジタルレジスタに記憶し、前記記憶された値をマルチプレクサまたは比較器内へ読み込むことにより、前記デジタル信号を生成するように構成される、請求項１に記載のディスプレイシステム。
【請求項１０】
前記記憶された値は、前記記憶された値をカウンタの値と比較する比較器内へ読み込まれる、請求項９に記載のディスプレイシステム。
【請求項１１】
ディスプレイを動作させるための方法であって、
エミッタのアレイ内の光エミッタの列を走査することにより出力画像を形成することであって、前記列は、前記列の異なる行にある光エミッタが前記出力画像内の同じ場所に寄与するように走査される、出力画像を形成することと、
パルス幅変調（ＰＷＭ）を使用して前記光エミッタを駆動することと、を含み、前記光エミッタを前記駆動することが、
点灯パラメータに基づいて、デジタル信号の印加と組み合わせてアナログ信号を印加することによりＰＷＭパルスを生成することであって、前記アナログ信号は前記ＰＷＭパルスの振幅を制御し、前記デジタル信号は前記ＰＷＭパルスの持続時間を制御する、ＰＷＭパルスを生成することと、
前記ＰＷＭパルスを特定の光エミッタに印加することであって、前記ＰＷＭパルスは、前記走査と同期して印加され、前記光エミッタに、前記点灯パラメータに対応する強度で光を放出させる、前記ＰＷＭパルスを特定の光エミッタに印加することと、
を含む、方法。
【請求項１２】
前記走査は、微小電気機械システム（ＭＥＭＳ）デバイスによって制御される鏡を含む走査アセンブリを使用して行われる、請求項１１に記載の方法。
【請求項１３】
前記アナログ信号は、前記光エミッタに結合された第１のトランジスタをアクティブ化する電流バイアスを提供し、前記デジタル信号は、前記第１のトランジスタに直列接続された第２のトランジスタをアクティブ化する、請求項１１に記載の方法。
【請求項１４】
前記光エミッタのそれぞれを駆動するために、固定されたＰＷＭパルス持続時間を使用することと、
前記点灯パラメータの値に基づいて前記ＰＷＭパルスの前記振幅を設定することと、
をさらに含む、請求項１１に記載の方法。
【請求項１５】
前記光エミッタのそれぞれを駆動するために、固定されたＰＷＭパルス振幅を使用することと、
前記点灯パラメータの値に基づいて前記ＰＷＭパルスの前記持続時間を設定することと、
をさらに含む、請求項１１に記載の方法。
【請求項１６】
第１の電流バイアスを印加することによって生成されるＰＷＭパルスを使用して、前記光エミッタのうちの少なくとも１つを駆動することと、
前記第１の電流バイアスとは異なる電流レベルを有する第２の電流バイアスを印加することによって生成されるＰＷＭパルスを使用して、前記光エミッタのうちの少なくとも１つを駆動することと、
をさらに含む、請求項１１に記載の方法。
【請求項１７】
前記点灯パラメータは、複数のビットを有するバイナリ値であり、前記第１の電流バイアスは、前記第２の電流バイアス未満であり、前記点灯パラメータの１つまたは複数の最下位ビットに基づいて駆動されるエミッタのためのＰＷＭパルスを生成し、前記第２の電流バイアスは、前記点灯パラメータの１つまたは複数の最上位ビットに基づいて駆動されるエミッタのためのＰＷＭパルスを生成する、請求項１６に記載の方法。
【請求項１８】
前記点灯パラメータの値をデジタルレジスタに記憶し、前記記憶された値をマルチプレクサまたは比較器内へ読み込むことにより、前記デジタル信号を生成することをさらに含む、請求項１１に記載の方法。
【請求項１９】
前記記憶された値は、前記記憶された値をカウンタの値と比較する比較器内へ読み込まれる、請求項１８に記載の方法。
【請求項２０】
ディスプレイシステムの１つまたは複数のプロセッサによって実行されたときに、前記１つまたは複数のプロセッサに、
エミッタのアレイ内の光エミッタの列を走査することにより出力画像を形成することであって、前記列は、前記列の異なる行にある光エミッタが前記出力画像内の同じ場所に寄与するように走査される、出力画像を形成することと、
パルス幅変調（ＰＷＭ）を使用して前記光エミッタを駆動することであって、
点灯パラメータに基づいて、デジタル信号の印加と組み合わせてアナログ信号を印加することによりＰＷＭパルスを生成することであって、前記アナログ信号は前記ＰＷＭパルスの振幅を制御し、前記デジタル信号は前記ＰＷＭパルスの持続時間を制御する、ＰＷＭパルスを生成すること、及び
前記ＰＷＭパルスを特定の光エミッタに印加することであって、前記ＰＷＭパルスは、前記走査と同期して印加され、前記光エミッタに、前記点灯パラメータに対応する強度で光を放出させる、前記ＰＷＭパルスを特定の光エミッタに印加すること
を含む、前記光エミッタを駆動することと、
を行わせる命令を記憶した、コンピュータ可読記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、２０１８年５月１４日に出願された「Ｄｉｓｐｌａｙ  Ｓｙｓｔｅｍｓ  Ｗｉｔｈ  Ｄｉｇｉｔａｌ  ａｎｄ  Ｈｙｂｒｉｄ  Ｍｏｄｅ  Ｐｉｘｅｌ  Ｄｅｓｉｇｎｓ」と題するギリシャ国特許出願第２０１８０１００２０６号の利益および優先権を主張し、ギリシャ国特許出願第２０１８０１００２０６の内容は、あらゆる目的のためにその全体が参照により本明細書に組み込まれる。
【背景技術】
【０００２】
発光ダイオード（ＬＥＤ）ディスプレイなどのディスプレイデバイスは、ディスプレイマトリクスと称されることもある一連のエミッタを形成するように行および列に配置された光エミッタを含む。エミッタは、光エミッタの所望の光出力に対応するデータ信号と組み合わせて、個々のエミッタを選択するための行および列制御信号を印加することにより、制御されることが多い。選択信号およびデータ信号は、アナログまたはデジタルとすることができる。
【発明の概要】
【０００３】
本開示は一般的に、混成エミッタ回路を備えたディスプレイシステムと、そのようなディスプレイシステムにおけるエミッタを制御するための対応する技術とに関する。例示の実施形態は、物理的ディスプレイの行および／または列にわたって走査することによって出力画像を形成する走査機構を含む走査ディスプレイに関して説明される。しかしながら、本明細書に説明される技術は、例えばユーザによって直接見られる２次元ＬＥＤディスプレイなど、走査されないディスプレイを含む他のタイプのディスプレイに適用可能である。
【０００４】
純粋なアナログ制御の利点としては、クロック速度がより低いこと、ディスプレイマトリクス内の配線がより少ないこと、およびガンマ訂正が容易であることがある。純粋なアナログ制御の不都合点としては、色のシフト（例えば、エミッタが電流信号を使用して駆動されると仮定して、異なる電流のために色が変化）、および低レベルの電流設定の際の高いノイズがある。純粋なデジタル制御の利点としては、色の変化／シフトがほとんどないこと、最大外部量子効率（ＥＱＥ）近傍で電流が一定であること、および管理すべきアナログ値がより少ないことがある。純粋なデジタル制御の不都合点としては、必要な立上がり／立下り時間を光エミッタがサポートできない可能性があること、およびディスプレイマトリクス内により多くの配線が必要とされることがある。
【０００５】
ある特定の実施形態では、混成制御方式は、エミッタを駆動するためにデジタル信号と組み合わせてアナログ信号（例えば、固定された電流バイアスまたは蓄積された電圧から導出される可変電流）を使用することを伴う。アナログ信号の信号レベルは、エミッタを駆動するパルス幅変調（ＰＷＭ）パルスの振幅を制御し、一方、デジタル信号の値は、ＰＷＭパルスの持続時間を制御する。アナログ信号および／またはデジタル信号を異ならせて、あるパルスから次のパルスへとＰＷＭパルスの特性を変えることができる。
【０００６】
ある特定の実施形態では、混成制御方式は、エミッタの列内の異なる行を駆動するために異なるレベルのアナログ信号を印加することを伴う。例えば、最高電流バイアスは、所望の強度に対応するバイナリ入力データ値の最上位ビット（ＭＳＢ）に関連している１つまたは複数のエミッタを駆動するために使用されてよく、一方、最高電流バイアスの何分の１かであるスケーリングされた電流バイアスは、入力データ値の最下位ビット（ＬＳＢ）に関連している１つまたは複数のエミッタを駆動するために使用されてよい。ＭＳＢおよびＬＳＢに対応するビット数は異なり得る。例えば、ＭＳＢ部分は、最も値が高いビットのみを含むことができ、ＬＳＢ部分は、最も値が低いビットのみを含むことができる。ある特定の実施形態では、ＭＳＢ部分とＬＳＢ部分とは等しく分けられ、入力データ値のビットの半分がＬＳＢに対応し、半分がＭＳＢに対応する。後に説明されるように、スケーリングされた電流バイアスの使用により、ＬＳＢに基づいて駆動されるエミッタに、より長い放出時間を可能にする。これは、走査アセンブリの速度が、エミッタを駆動するために利用可能な時間量を決定し得る走査ディスプレイで有利である。さらに、より大きい範囲の強度値が出力されるのを可能にするために、異なる行のエミッタに異なる電流バイアスが印加される実施形態が説明される。
【０００７】
ある特定の実施形態では、入力データ値が、スタティックレジスタを使用して記憶される。データ値は、異なるエミッタを異なる時間に駆動するために（例えば、エミッタ列内のそれぞれの行が同じデータ値に基づいて順次駆動されるように）、スタティックレジスタから読み出すことができる。スタティックレジスタに記憶されたデータ値は、デジタル信号を形成するために読み出すことができ、デジタル信号は、アナログ信号（例えば、最高またはスケーリングされた電流バイアス）と組み合わせて印加されたときに、エミッタによって放出される光の強度を決定する。
【０００８】
ある特定の実施形態では、入力データ値が、シフトレジスタを使用して記憶される。データ値は、特定のエミッタまたはエミッタのグループ（例えば、行全体）を駆動するためにシフトレジスタから読み出され、次いで、異なるエミッタ（例えば、次の行にあるエミッタ）を駆動するために別のシフトレジスタ内へシフトさせることができる。シフトレジスタに記憶されたデータ値は、デジタル信号を形成するために読み出すことができ、デジタル信号は、アナログ信号（例えば、最高またはスケーリングされた電流バイアス）と組み合わせて印加されたときに、エミッタによって放出される光の強度を決定する。
【０００９】
ある特定の実施形態では、エミッタは、比較器によって出力されるデジタル信号を使用して駆動される。比較器の入力は、デジタルカウンタからの値と、バイナリデータ値（例えば、シフトレジスタまたはスタティックレジスタから得られるデータ値）とを含む。比較器は、デジタル信号を形成するためにカウンタの値をデータ値と比較する。デジタル信号は、アナログ信号（例えば、最高またはスケーリングされた電流バイアス）と組み合わせて印加されて、エミッタを駆動するためのＰＷＭパルスを生成することができる。
【００１０】
この要約は、特許請求される主題の重要なまたは本質的な特徴を特定することを意図するものでもないし、特許請求される主題の範囲を判断するために分離して使用されることも意図されていない。主題は、本開示の明細書全体の適切な部分、すべての図面またはいずれかの図面、およびそれぞれの特許請求項を参照することにより理解されるものとする。前述の事項については、他の特徴および例と共に、以下の明細書、特許請求の範囲、および添付の図面においてより詳細に後述される。
【図面の簡単な説明】
【００１１】
【図１】１つまたは複数の実施形態を実装するための導波管アセンブリの等角図である。
【図２】１つまたは複数の実施形態を実装するための走査ディスプレイを含むディスプレイシステムの簡略ブロック図である。
【図３】図２の走査ディスプレイの動作を示す図である。
【図４】ある特定の実施形態による混成アナログエミッタ回路を示す図である。
【図５】ある特定の実施形態による、混成アナログエミッタ回路を駆動するための制御方式の図式表現である。
【図６】図５の制御方式についての例示のタイミング図である。
【図７】ある特定の実施形態による混成デジタルエミッタ回路を示す図である。
【図８】ある特定の実施形態による、ディスプレイパイプラインを通じて画像データを処理するための方法の簡略フローチャートである。
【図９】ある特定の実施形態による、エミッタを駆動するためのデジタルドライバ回路の簡略概略図である。
【図１０】ある特定の実施形態による、１回のオン／オフ遷移を使用してエミッタを駆動するためのデジタルドライバ回路の簡略概略図である。
【図１１】ある特定の実施形態による、１回のオン／オフ遷移を使用してエミッタを駆動するためのデジタルドライバ回路の簡略概略図である。
【図１２】ある特定の実施形態による、スタティックレジスタおよび比較器を含むデジタルドライバ回路の簡略ブロック図である。
【図１３】ある特定の実施形態による、複数のＬＳＢドライバ回路および複数のＭＳＢドライバ回路を使用して形成されたデジタルドライバ回路の簡略ブロック図である。
【図１４】１つまたは複数の実施形態を実装するための部分的なエミッタレイアウトを示す図である。
【図１５】ある特定の実施形態による、スタティックレジスタおよび比較器を含むデジタルドライバ回路の出力に基づいてエミッタを駆動するマルチプレクサについての例示の真理値表を示す図である。
【図１６】ある特定の実施形態による、混成デジタルエミッタ回路を使用してディスプレイを制御するための方法の簡略フローチャートである。
【図１７】ある特定の実施形態による、混成デジタルエミッタ回路を使用してディスプレイを制御するための方法の簡略フローチャートである。
【図１８】１つまたは複数の実施形態を実装するためのヘッドマウントディスプレイデバイスの簡略ブロック図である。
【発明を実施するための形態】
【００１２】
添付の図において、便宜のために、回路内の特定のトランジスタを特定する、後ろに数字を伴う文字「Ｍ」または、回路内の特定のコンデンサを特定する、後ろに数字を伴う文字「Ｃ」など、一定の命名規約が適用されている。同じテキストラベルが異なる構成要素に適用されることがあり得る。該当する場合には、明瞭さのために参照符号が追加されている。例えば、両方のＭ１が同じ参照符号で示されていない限り、ある図におけるＭ１は、別の図においてＭ１とは異なるトランジスタを指し得る。
【００１３】
図は、単に例示の目的で本開示の実施形態を描写している。当業者は、以下の説明から、示される構造および方法の代替的な実施形態が、本開示の記載される原理または利益から逸脱することなく用いられてよいことを容易に認識するであろう。
【００１４】
添付の図において、同様の構成要素および／または特徴は同じ参照ラベルを有してよい。さらに、同じタイプのさまざまな構成要素は、参照ラベルの後に、ダッシュ、および同様の構成要素間で区別する第２のラベルが続くことによって区別され得る。第１の参照ラベルのみが本明細書において使用される場合、その説明は、第２の参照ラベルかどうかにかかわらず、同じ第１の参照ラベルを有する同様の構成要素のいずれか１つに適用可能である。
【００１５】
以下の説明には、解説の目的で、ある特定の本発明の実施形態を十分理解してもらうために具体的詳細が示されている。しかしながら、さまざまな実施形態がこれら具体的詳細なく実践可能であることは明らかであろう。図および説明は制限することを意図するものではない。
【００１６】
用語「行」および「列」は、本明細書において、エミッタおよび／またはエミッタに関係する回路構成がグループとして物理的に配置されることを指すために使用され、また、互いに対して、例えば直交であるなど、非平行である２つの空間的寸法同士を区別するために一緒に使用されることもある。行および列は、一般に交換可能であり、特定の寸法を指すものとは解釈されるべきでない。例えば、行は、ディスプレイデバイスの水平方向の寸法または垂直方向の寸法のいずれをも指し得る。
【００１７】
本発明の実施形態は、人工現実システムを含んでよい、またはこれと併せて実装されてよい。人工現実は、例えば、仮想現実（ＶＲ）、拡張現実（ＡＲ）、複合現実（ＭＲ）、混成現実、または、これらの何らかの組み合わせおよび／もしくは派生形を含んでよい、ユーザへの提示前に何らかのやり方で調節されている現実の形態である。人工現実コンテンツは、完全に生成されたコンテンツ、または取り込まれた（例えば、実世界の）コンテンツと組み合わせて生成されたコンテンツを含んでよい。人工現実コンテンツは、ビデオ、オーディオ、触覚フィードバック、もしくはこれらの何らかの組み合わせ、および（見る人に対して３次元効果を生じさせるステレオビデオなど）単一のチャネルまたは複数のチャネルにおいて提示されてよいもののいずれかを含んでよい。さらに、いくつかの実施形態では、人工現実はまた、例えば、人工現実においてコンテンツを作成するために使用される、および／または、その他の場合、人工現実において使用される（例えば、人工現実においてアクティビティを行う）、アプリケーション、製品、アクセサリ、サービス、またはこれらの何らかの組み合わせと関連していてよい。人工現実コンテンツを提供する人工現実システムは、ホストコンピュータシステムに接続されるヘッドマウントディスプレイ（ＨＭＤ）、スタンドアロンＨＭＤ、モバイル機器もしくはコンピューティングシステム、または、一人または複数人の見る人に人工現実コンテンツを提供することが可能な任意の他のハードウェアプラットフォームを含む、さまざまなプラットフォーム上で実装されてよい。
【００１８】
ディスプレイにおいては、個々の画素が、有色光エミッタのグループ（例えば１つまたは複数の赤色ＬＥＤ、１つまたは複数の緑色ＬＥＤ、および１つまたは複数の青色ＬＥＤ）からなってよい。特定の色を作り出すために、画素を形成している個々のエミッタが、特定の強度（輝度、例えばグレースケール値を使用して指定可能である）の有色光を出力するように制御され、その結果、組み合わせられたときにエミッタからの光が、所望の色を生じる。簡単のために、制御技術は、所望の強度に対応するグレースケール値を設定することを伴う強度制御に関して説明される。しかしながら、異なる色の光エミッタの連携制御を通じて可変の色出力を達成できることが理解されよう。さらに、実際には画素は複数の光エミッタを含み得るが、便宜上、個々の光エミッタは、本明細書において画素と称されることもあり得る。
【００１９】
ある特定の実施形態では、ディスプレイは、微小電気機械システム（ＭＥＭＳ）によって制御される走査鏡などの走査アセンブリを含む、走査ディスプレイとして実装される。走査アセンブリは、ディスプレイの行および／または列にわたって鏡を掃引するためのＭＥＭＳ構造を含んでよい。鏡は、例えば、マイクロＬＥＤの行を上下に走査するために、固定軸を中心として枢動または回転してよい。鏡からの光をユーザの目に結合することにより、出力画像が形成されることが可能である。走査の速度は、異なる行および／または列にある複数のエミッタが、単一の出力画素（例えば、ユーザの目に投影される画素）に寄与するような速度である。その効果は、複数のエミッタの強度が、人間の目における輝度の一体化を通じて組み合わされるというものになる。走査ディスプレイの例が図２に示される。
【００２０】
例示の実施形態は、エミッタを駆動するための電流信号を印加することによって光エミッタが制御される、電流制御ディスプレイに関して説明される。しかしながら、電圧制御および／または他のタイプの電子制御も、本明細書に説明される技術に従って可能であることが理解されよう。
【００２１】
ある特定の実施形態では、ディスプレイが、ディスプレイからＨＭＤを着用しているユーザの目に光を配向するための導波管アセンブリ内に一体化されてよい。図１は、そのような導波管アセンブリの例を示す。
【００２２】
例示のディスプレイシステム
図１は、１つまたは複数の実施形態を実装するための導波管アセンブリ１００を示す。いくつかの実施形態では、導波管アセンブリ１００は、ニアアイディスプレイ（ＮＥＤ）例えばＨＭＤ、の構成要素である。導波管アセンブリ１００は、走査ディスプレイ１１０、出力導波管１２０、およびコントローラ１３０を含む。例示の目的で、図１は、単一の目１９０に関連している導波管アセンブリ１００を示すが、いくつかの実施形態では、導波管アセンブリ１００と別個の（または部分的に別個の）別の導波管アセンブリが、ユーザの別の目に画像光を提供する。部分的に別個のシステムでは、１つまたは複数の構成要素が、それぞれの目のための導波管アセンブリ間で共有されてよい。
【００２３】
走査ディスプレイ１１０は、画像光１５５を生成する。走査ディスプレイ１１０は、光源１４０および光学系１４５を含む。光源１４０は、アレイ状に配設された複数のエミッタを使用して光を生成する光学構成要素である。
【００２４】
光学系１４５は、光学プロセスのセットを行いこれらに制約されないが、光源１４０によって生成された画像光に対して、合焦し、合成し、平行にし、変換し、調整し、走査するプロセスが含まれる。光学系１４５は、図２および図３に示される調整アセンブリおよび走査鏡アセンブリを含んでよい。走査ディスプレイ１１０は、光源１４０、調整アセンブリ、および走査鏡アセンブリのうちの少なくとも１つによって影響される画像光１５５を生成し、出力導波管１２０の１つまたは複数の結合要素１５０に出力する。
【００２５】
出力導波管１２０は、画像をユーザの目１９０に出力する光学導波管である。出力導波管１２０は、１つまたは複数の結合要素１５０において画像光１５５を受信し、受信した入力画像光１５５を１つまたは複数の減結合要素１６０にガイドする。いくつかの実施形態では、１つまたは複数の結合要素１５０は、走査ディスプレイ１１０からの画像光１５５を出力導波管１２０に結合する。１つまたは複数の結合要素１５０は、例えば、回折グレーティング、ホログラフィックグレーティング、画像光１５５を出力導波管１２０に結合する何らかの他の要素、またはこれらの何らかの組み合わせを含んでよい。例えば、結合要素１５０が回折グレーティングを含む実施形態では、回折グレーティングのピッチは、全内部反射が生じるように選定され、画像光１５５は、１つまたは複数の減結合要素１６０に向けて内部に伝搬する。
【００２６】
１つまたは複数の減結合要素１６０は、全内部反射した画像光を出力導波管１２０から減結合する。１つまたは複数の減結合要素１６０は、例えば、回折グレーティング、ホログラフィックグレーティング、画像光を出力導波管１２０から外に減結合する何らかの他の要素、またはこれらの何らかの組み合わせを含んでよい。例えば、１つまたは複数の減結合要素１６０が回折グレーティングを含む実施形態では、回折グレーティングのピッチは、入射画像光が、出力導波管１２０を抜けるように選定可能である。出力導波管１２０を抜ける光の向きおよび位置は、１つまたは複数の結合要素１５０に進入する画像光１５５の向きおよび位置を変えることによって制御される。
【００２７】
出力導波管１２０は、画像光１５５の全内部反射を促進する１つまたは複数の材料からなってよい。出力導波管１２０は、例えば、シリコン、プラスチック、ガラス、ポリマー、またはこれらの何らかの組み合わせからなってよい。出力導波管１２０は、比較的小さい形状因子を有する。例えば、出力導波管１２０は、ｘ寸法に沿っておよそ５０ｍｍの幅、ｙ寸法に沿って３０ｍｍの長さ、およびｚ寸法に沿って０．５〜１ｍｍの厚さであってよい。
【００２８】
コントローラ１３０は、走査ディスプレイ１１０の走査動作を制御する。コントローラ１３０は、１つまたは複数の表示命令に少なくとも基づいて走査ディスプレイ１１０の走査命令を判断する。表示命令は、１つまたは複数の画像を描画させる命令である。いくつかの実施形態では、表示命令は、単に画像ファイル（例えば、ビットマップ）であってよい。表示命令は、例えばＮＥＤシステムのコンソール（図示せず）から受信されてよい。走査命令は、画像光１５５を生成するために走査ディスプレイ１１０によって使用される命令である。走査命令は、例えば、画像光の供給源のタイプ（例えば、単色または多色）、走査レート、走査装置の向き、１つまたは複数の点灯パラメータ（下記で図２を参照して説明される）、またはこれらの何らかの組み合わせを含んでよい。コントローラ１３０は、本開示の他の態様を不明瞭にしないためにここでは図示されない、ハードウェア、ソフトウェア、および／またはファームウェアの組み合わせを含む。
【００２９】
図２は、１つまたは複数の実施形態を実装するためのディスプレイシステム２００の簡略ブロック図である。ディスプレイシステム２００は、図１の走査ディスプレイ１１０の一実施形態である走査ディスプレイ２１０を含み、さらに、コントローラ２３０、光源２４０、および光学系２５０を含む。光源２４０は光源１４０の一実施形態であり、光学系２５０は光学系１４５の一実施形態であり、コントローラ２３０はコントローラ１３０の一実施形態である。
【００３０】
走査ディスプレイ２１０は、コントローラ２３０からの走査命令に従って画像光２４５を生成する。走査ディスプレイ２１０は、光源２４０および光学系２５０を含む。光源２４０は、空間的にコヒーレントなまたは部分的に空間的にコヒーレントな光源光を生成する、光の供給源である。光源光２１５は、表示画像を含んでよい。光学系２５０は、少なくとも、調整アセンブリ２７０および走査アセンブリ２８０を備える。調整アセンブリ２７０は、光源光２１５を調整して調整光２３５にし、走査アセンブリ２８０は、調整光２３５を走査する。画像光２４５は、出力導波管（例えば、図１の出力導波管１２０の１つまたは複数の結合要素１５０）の入口に結合されてよい。
【００３１】
光源２４０は、コントローラ２３０から受信される１つまたは複数の点灯パラメータの形態である画像データに従って光を放出する。点灯パラメータは、光を生成するために光源２４０によって使用される。点灯パラメータは、例えば、光源波長、パルスレート、パルス振幅、ビームタイプ（連続またはパルス状）、放出される光に影響する他のパラメータ、またはこれらの何らかの組み合わせを含んでよい。点灯パラメータおよび／または他の画像データは、コントローラ２３０から駆動回路構成に供給可能であり、駆動回路構成は、画像データに基づいて、光源を駆動する信号を生成する。とりわけ、点灯パラメータおよび／または他の画像データは、パルス幅変調の特性を決定するアナログ信号および／またはデジタル信号を使用して光源２４０のエミッタを駆動するために適用可能である。駆動回路構成は、光源２４０に含まれる（例えば、エミッタと同じ場所に位置する）か、または光源２４０の外部に位置することができる。
【００３２】
光源２４０は複数のエミッタを備え、それぞれのエミッタは、例えば、発光ダイオード（ＬＥＤ）、レーザダイオード、垂直キャビティ面発光レーザ（ＶＣＳＥＬ）、有機ＬＥＤ（ＯＬＥＤ）、マイクロＬＥＤ（ｕＬＥＤ）、チューナブルレーザ、またはコヒーレントなまたは部分的にコヒーレントな光を放出する何らかの他の光源であってよい。光源２４０のエミッタは、可視帯の光（例えば、約３９０ｎｍ〜７００ｎｍ）を放出し、エミッタは、１つまたは複数の点灯パラメータに従って光を放出してよい。いくつかの実施形態では、走査ディスプレイ２１０は複数の光源を備え、それぞれの光源は、固有の波長の光を放出する各自の一連のエミッタを有し、それにより、走査されたときに、光源のそれぞれからの放出される光が重畳されて、あるスペクトル内のさまざまな波長を生じさせる。光源２４０のそれぞれのエミッタは、光源光の一部が放出される放出表面を備える。放出表面は、すべてのエミッタに同一であっても、またはエミッタ間で異なってもよい。エミッタ幅は、放出表面のエリアの幅である。放出表面は、種々の形状（例えば、円形、六角形など）を有してよい。例えば、円形の放出表面を有するｕＬＥＤであるエミッタは、円形の放出表面の直径として特徴付けられる２５マイクロメータのエミッタ幅を有し得る。
【００３３】
光源２４０のエミッタは、エミッタのアレイ２４４として配置される。エミッタは、１次元（１Ｄ）または２次元（２Ｄ）のアレイに編成可能である。２Ｄアレイでは、エミッタは、第１の寸法と、第１の寸法に対して直交する第２の寸法とに沿って（例えば、行および列に沿って）形成される。エミッタのそれぞれの列は、最終的にユーザに対して表示される画像内のそれぞれの列に対応する。エミッタは、さまざまな色であってよい。例えば、光源２４０は、赤色エミッタのセット、緑色エミッタのセット、および青色エミッタのセットを含んでよく、ここで、異なる色のエミッタが互いと共に個々の画素を形成する。個々の画素は、少なくとも１つの赤色エミッタ、少なくとも１つの緑色エミッタ、および少なくとも１つの青色エミッタを含んでよい。同じ色のエミッタからなる行は、単一のグループとして配置されてよい。例えば、アレイは、Ｎ行の赤色エミッタ、その後に続くＮ行の緑色エミッタ、次いでＮ行の青色エミッタを備えてよい。
【００３４】
光源２４０は、追加の構成要素（例えば、ドライバ、疑似メモリ、ヒートシンクなど）を含んでよい。１つまたは複数の実施形態では、光源２４０は、エミッタのアレイ２４４に電気的に結合された追加の構成要素（例えば、複数のドライバ回路）を備える。それら追加の構成要素の１つまたは複数（例えば、それぞれのエミッタのドライバ）は、エミッタの列にあるエミッタの周囲に位置してよい。ドライバは、エミッタのアレイ２４４を制御するための回路構成を提供する。例えば、ドライバは、コントローラ２３０から受信された点灯パラメータ（例えば、コントローラのディスプレイドライバから受信された輝度値）を適用して、アナログおよび／またはデジタルの制御信号を使用してそれぞれのエミッタを制御してよい。エミッタは、電流（すなわち、ディスプレイは電流モードディスプレイとすることができる）または電圧を使用して制御可能である。ある特定の実施形態では、エミッタは、パルス幅変調、振幅調節、または両者の組み合わせを使用して制御される。ある特定の実施形態では、ドライバ回路は、エミッタが駆動されるデータ値を記憶するための記憶媒体として働くメモリ要素を含む。そのようなメモリ要素は、エミッタを駆動するために直接読み出されるのではなく、代わりにデータ値を一時的に記憶するために使用される疑似メモリを含むことができる（例えば、次の走査対象エミッタに関連しているメモリ要素にデータ値を渡すため、その場合、疑似メモリは、疑似または「ダミー」エミッタの走査に対応する期間にわたってデータ値を保持する）。
【００３５】
調整アセンブリ２７０は、光源２４０からの光源光２１５を調整する。光源光２１５を調整することは、例えば、拡張する、平行にする、合焦する、エミッタ間隔を歪ませる、エミッタの向き見かけの場所を調節する、１つまたは複数の光学誤差（例えば、像面湾曲、色収差）を補正すること、光の何らかの他の調節、またはこれらの何らかの組み合わせを含んでよい。調整アセンブリ２７０は、１つまたは複数の光学要素（例えば、レンズ、鏡、アパーチャ、グレーティング、または画像光に影響を与える任意の他の適切な光学要素）を備える。
【００３６】
走査アセンブリ２８０は、走査アセンブリ２８０の１つまたは複数の反射部分を介して光を再配向する１つまたは複数の光学要素を含む。反射部分は、走査鏡または他の反射表面を備えてよい。光が再配向される方向は、１つまたは複数の反射部分の特定の向きに依存する。走査アセンブリの１つまたは複数の反射部分は、鏡として動作する平面または曲面（例えば、球面、放物面、凹面、凸面、円筒面など）を形成してよい。走査アセンブリ２８０は、エミッタのアレイ２４４の少なくとも１つの寸法に沿って走査する。いくつかの実施形態では、走査アセンブリ２８０は、２つの寸法のうち少なくとも小さい方において走査するように構成される。例えば、エミッタが、行が列よりも大幅に長い（すなわち、より多くのエミッタを含んでいる）２Ｄアレイとして配置されている場合、走査アセンブリ２８０は、列に沿って走査してよい（例えば、行ごとに、または一度に複数の行を）。他の実施形態では、走査アセンブリ２８０は、ラスタ走査を行ってよい（走査方向に応じて水平方向または垂直方向に）。走査アセンブリ２８０は、複数の走査鏡を含むことができ、それぞれの走査鏡は、０個、１個、または２個の寸法において走査するように構成される。走査は、光学系２５０に含まれる１つまたは複数のＭＥＭＳデバイス、例えば静電または電磁気アクチュエータ、を使用して制御可能である。
【００３７】
コントローラ２３０は、光源２４０および光学系２５０を制御する。コントローラ２３０は、表示するコンテンツを受け取り、そのコンテンツを別々の区画に分割する。コントローラ２３０は、最終的にユーザに表示される画像内のそれぞれの行または列に対応する個々のエミッタを使用して別々の区画を順次提示するように、光源２４０に指令する。コントローラ２３０は、提示された別々の区画を調整および／または走査するように、調整アセンブリ２７０および走査アセンブリ２８０の一方または両方に指令する。コントローラ２３０は、画像光２４５の別々の区画を異なるエリアに、例えば出力導波管１２０の１つまたは複数の結合要素１５０の異なる部分に、配向するように光学系２５０を制御する。そのため、出力導波管のアイボックスにおいて、それぞれの別々の部分は異なる場所に提示される。それぞれの別々の区画は異なる時間に提示されるが、別々の区画の提示および走査は、ユーザの目が異なる区画を一体化して単一の画像または一連の画像にするのに十分な速さで発生する。また、コントローラ２３０は、光源２４０の点灯パラメータ（例えば、強度または輝度値）を提供する。コントローラ２３０は、光源２４０のそれぞれの個々のエミッタを制御してよい。
【００３８】
コントローラ２３０は、光源２４０の制御と同期して走査アセンブリ２８０を制御する、ソフトウェア構成要素および／またはハードウェア構成要素の組み合わせを含んでよい。例えば、コントローラ２３０は、１つまたは複数のコンピュータプロセッサ、専用のグラフィックスプロセッサ、特定用途集積回路、１つまたは複数のコンピュータプロセッサにより実行するための命令を含んでいるソフトウェアプログラムなどを含んでよい。いくつかの実施形態では、コントローラ２３０は、ディスプレイドライバ２３２および別個の走査アセンブリコントローラ２３４を含む。ディスプレイドライバ２３２は、表示画像を決定するソフトウェアアプリケーションを実行するコンピュータプロセッサからの命令に基づいて画像データおよび／または光源２４０の点灯パラメータを生成する集積回路として実装可能である。例えば、ソフトウェアアプリケーションは、ＨＭＤ上で見るためのＡＲまたはＶＲの提示を生成するアプリケーションとすることができる。走査アセンブリコントローラ２３４は、走査アセンブリ２８０を駆動するための制御信号（例えば、１つまたは複数のＭＥＭＳアクチュエータへの制御信号）を生成する回路構成を含んでよい。ディスプレイドライバ２３２および走査アセンブリコントローラ２３４は、エミッタのアレイ２４４からの出力と走査アセンブリ２８０の移動との同期を促進するために、通信的に互いと結合されてよい。
【００３９】
図３は、図２の走査ディスプレイ２１０の動作を示す。走査ディスプレイ２１０は、コントローラ２３０からの走査命令に従って光を生成する。走査ディスプレイ２１０の光源２４０は、空間的にコヒーレントなまたは部分的に空間的にコヒーレントな光源光２１５を生成する。光学系２５０は、光源光２１５を受け、調整アセンブリ２７０で光源光２１５をコンバートして調整光２３５にする。調整光２３５は、次いで走査アセンブリ２８０によって走査される。走査アセンブリ２８０は、１つまたは複数の軸（例えば、軸３１０）を中心として回転し、それにより１つまたは複数の寸法において画像光２４５を放出することにより走査を行ってよい。調整光２３５は、走査アセンブリ２８０の異なる回転位置において、調整光２３５の異なる部分が画像光２４５の中の同じ場所に寄与するように走査されてよい。例えば、光源２４０は、同じデータ値に基づいてエミッタの列内の個々のエミッタを順次アクティブ化するように制御されてよく、走査アセンブリ２８０は、その列に沿って走査してよく、それにより、エミッタによって放出された光が、ユーザによって見られる出力画像内の同じ場所（例えば、同じ画素）にマッピングされる。
【００４０】
混成アナログエミッタ回路
ある特定の実施形態では、混成制御方式は、光出力の強度を時間領域で制御し（例えば、ＰＷＭを使用して）、異なるレベル（例えば、電流レベル）のアナログ信号を印加することを伴う。例えば、所望の強度レベル（例えば、グレースケール値として表される）は、駆動パルスの振幅および持続時間を決定するアナログ制御信号とデジタル制御信号との組み合わせを使用して設定可能である。アナログ制御とデジタル制御の組み合わせは、本明細書においては「混成」制御と称される。混成制御は、可変のアナログ構成要素（例えば、電圧領域での制御を実施するために可変の電圧から導出されるアナログ電流を使用する）、可変のデジタル構成要素（例えば、時間領域での制御を実施するために可変のＰＷＭ持続時間を使用する）、またはその両者を伴ってよい。
【００４１】
あるディスプレイ環境は空間が制約されている（例えば、ＨＭＤに一体化されたディスプレイ）。そのような環境では、利用可能な画素エリアが極めて小さいために、混成制御をサポートするために追加可能な電気構成要素（例えば、トランジスタ、コンデンサまたは信号線）の量が制限される。したがって、制御論理（例えば、図２のディスプレイドライバ２３２）およびエミッタが駆動されるためのＰＷＭパルスを生成する駆動回路構成が、可能な限り少ない構成要素を使用して実装されることが望ましい可能性がある。
【００４２】
図４は、ある特定の実施形態によるエミッタ回路４００を示す。エミッタ回路４００は、混成アナログエミッタ回路の例であり、エミッタ４１０（例えば、ｕＬＥＤ）の近傍に位置する駆動回路構成を含む。しかしながら、他の実施形態では、駆動回路は、遠隔に位置していてもよい（例えば、複数のエミッタが結合された中央の駆動回路）。エミッタ回路４００は、混成制御をサポートし、３つのトランジスタ４２０、４３０、および４４０（Ｍ１、Ｍ２、およびＭ３）ならびに記憶コンデンサ４５０（Ｃ１）を含む。トランジスタ４２０、４３０、４４０は、ｐチャネル金属酸化物半導体電界効果トランジスタ（ｐ型ＭＯＳＦＥＴまたはＰＭＯＳ）として実装可能であるが、他のタイプの構成要素（例えば、ｎ型ＭＯＳＦＥＴ）を使用して実装することも可能である。
【００４３】
エミッタ４１０は、走査信号「Ｓｃａｎ／Ｒｏｗ」と組み合わせてデータ信号「Ｄａｔａ／Ｃｏｌ」をアサートすることによってアクティブ化可能である。一度に１つの行を選択するために、別個の走査信号が、ディスプレイ内のそれぞれの行に提供され得る。走査信号は、トランジスタ４４０に直列接続されたトランジスタ４２０のゲートに印加される。走査信号が論理レベル０のとき、トランジスタ４２０はオンにされて、データ信号をコンデンサ４５０の第１の端子に渡す。コンデンサ４５０の反対側の端子は、供給電圧「Ｖｄｄ」に接続される。データ信号は、コンデンサ４５０を所望の電圧に充電させる。別個のデータ信号が、ディスプレイ内のそれぞれの列に提供され得る。
【００４４】
コンデンサ４５０が充電された後、トランジスタ４４０を、デジタル制御信号「Ｄｉｇｉｔａｌ  Ｃｔｒ」を使用してオンにして、エミッタ４１０をアクティブ化することができる。コンデンサ４５０に蓄積された電圧は、供給電圧Ｖｄｄを陰極４８０に接続する経路に沿ってトランジスタ４２０を通る電流を生成する。よって、トランジスタ４２０は、エミッタ４１０の入力において駆動信号４７０を形成することにより、エミッタ４１０を駆動する電圧から電流へのコンバージョンを行う。ある特定の実施形態では、陰極４８０は、他のエミッタによって共有される共通の陰極であってよい。トランジスタ４２０（およびしたがってエミッタ４１０）を通る電流の流れは、Ｖｄｄへの接続を確立するためにトランジスタ４４０のゲートに印加されるＤｉｇｉｔａｌ  Ｃｔｒ信号の値に基づいて制御される。このようにして、Ｄｉｇｉｔａｌ  Ｃｔｒ信号は、エミッタ４１０がアクティブ化される持続時間を制御し、一方、Ｄａｔａ／Ｃｏｌの値は、エミッタ４１０がアクティブ化される度合いを制御する。エミッタ４１０は、Ｄｉｇｉｔａｌ  Ｃｔｒ信号に従う長さの時間にわたり、かつさらにトランジスタ４２０のゲートに印加される電圧に基づいて、光を放出し、その後オフになる。
【００４５】
Ｄｉｇｉｔａｌ  Ｃｔｒ信号およびＤａｔａ／Ｃｏｌ信号は、純粋なアナログ制御を模擬するため、純粋なデジタル制御を模擬するため、またはアナログ制御とデジタル制御の混合を実装するために使用可能である。例えば、純粋なデジタル制御は、毎回同じ電圧がコンデンサ４５０にロードされるようにＤａｔａ／Ｃｏｌ信号を固定したままに保ち、次いでＤｉｇｉｔａｌ  Ｃｔｒを使用して、可変のパルス持続時間に基づいてＰＷＭを印加することによって模擬することができる。よって、Ｄａｔａ／Ｃｏｌは、それぞれのエミッタ回路内のコンデンサＣ１を同じ電圧にプログラムするために複数のエミッタ回路に印加されるグローバル信号とすることができる。Ｄｉｇｉｔａｌ  Ｃｔｒは、可変のパルス持続時間を設定するためにそれぞれのエミッタ回路に個々に印加される。
【００４６】
純粋なアナログ制御を模擬するためにＤｉｇｉｔａｌ  Ｃｔｒ信号は、固定されたＰＷＭ間隔のために構成され得る。例えば、Ｄｉｇｉｔａｌ  Ｃｔｒがアサートされる持続時間は、最大の許容可能な行時間に設定され得、その場合、Ｄｉｇｉｔａｌ  Ｃｔｒは、Ｄａｔａ／Ｃｏｌの代わりにグローバル信号として使用され得る。次いで、コンデンサ４５０に蓄積される電圧は、Ｄａｔａ／Ｃｏｌ信号を変化させることにより異ならせることができる。代替的に、Ｄｉｇｉｔａｌ  Ｃｔｒ信号とＤａｔａ／Ｃｏｌ信号の両方を異ならせて、混成制御方式のアナログ構成要素およびデジタル構成要素のどちらも固定されないようにすることができる。よって、混成制御方式は、どのようにエミッタが駆動されるかに関して２自由度を許容する。
【００４７】
図５は、混成アナログエミッタ回路（例えば、エミッタ回路４００）を駆動するための制御方式の図式表現を示す。図５において、駆動パルス５００は、図４の駆動信号４７０に対応する。駆動パルス５００の振幅または電流レベル５１０は、アナログ制御が所望されるときに異ならせることができる。駆動パルス５００のパルス持続時間５２０は、デジタル制御が所望されるときに異ならせることができる。この例では、パルス持続時間５２０の長さは、行時間５３０に対応する。電流レベル５１０は、許容される電流レベルの範囲内に設定可能であり（例えば、４つの異なる電流レベルのうちの１つ）、パルス持続時間５２０は、許容されるパルス持続時間の範囲内に設定可能である（例えば、４つの異なるパルス持続時間のうちの１つ）。駆動パルス５００のエリアは、電流レベル５１０をパルス持続時間５２０で乗算した数学的積に対応する。このエリアは、エミッタ４１０によって出力される光の輝度を決定し、エミッタ４１０から目に到達する光子の数に比例する。２５６個の異なるグレースケールレベルを達成する１つのやり方は、１６個の異なる電流レベルおよび１６個の異なるパルス持続時間（１６ｘ１６＝２５６）を使用することである。電流レベルとパルス持続時間の異なる組み合わせを使用して、同じ数のグレースケールレベルを達成できる（例えば、２５６個のグレースケールレベルの場合、８個の電流レベルおよび３２個のパルス持続時間）。
【００４８】
電流レベル５１０およびパルス持続時間５２０の両方を異ならせる実施形態では、電流レベル５１０によって表されるパルス振幅と、パルス持続時間５２０との比は、入力データ値（例えば、８ビットのグレースケール値）に基づいて決定可能である。低いデータ値（例えば、０〜１６の値）に対しては、駆動パルス５００のエリアが主としてパルス持続時間に基づいて決定されるようにより多くのデジタル制御が使用されてよい。高いデータ値（例えば、１７〜２５５の値）に対しては、駆動パルス５００のエリアが主として電流レベルに基づいて決定されるようにより多くのアナログ制御が使用されてよい。低いデータ値により多くのデジタル制御を使用することにより、純粋なアナログ制御の不都合点の一部（例えば、低い電流レベルにおいてノイズに影響されやすいことや、異なる電流における色シフト）を補償する。
【００４９】
混成アナログエミッタ回路の動作（第１実施例）
図６は、図５の制御方式についての例示のタイミング図を示す。走査信号（Ｓｃａｎ  Ｒｏｗ１、Ｓｃａｎ  Ｒｏｗ２、Ｓｃａｎ  Ｒｏｗ３、およびＳｃａｎ  Ｒｏｗ４）が、４つのエミッタ行について示されている。それぞれの走査信号は、図４のＳｃａｎ／Ｒｏｗ信号のインスタンスに対応している。示されるように、各行は異なる時間に走査されて、エミッタを行ごとに順次アクティブ化する。それぞれの行は、特定の持続時間にわたってアクティブ化される。それぞれの行時間の始めに、それぞれのエミッタ回路は、図４のＤａｔａ／Ｃｏｌ信号に対応するＤａｔａ信号を使用して、いくつかの可能なアナログデータ値（例えば、１６個の電流レベル）の１つにプログラムされる。Ｄａｔａ信号により、電圧（Ｖｄａｔａ１、Ｖｄａｔａ２、Ｖｄａｔａ３、およびＶｄａｔａ４）が、行１〜４に関連しているエミッタ回路内の対応するコンデンサに蓄積される。よって、Ｄａｔａ信号は、アナログ電流レベルのプログラミングを行う。この例では、Ｄｉｇｉｔａｌ  Ｃｔｒ信号は、４つの行すべてに対して同じＰＷＭ持続時間「デジタルＯＮ」を設定するグローバル信号である。ＰＷＭ持続時間は、いくつかの可能な持続時間（例えば１６個の持続時間であり、それにより、１６個の異なる電流レベルと組み合わせられたとき、それぞれの行は２５６個の可能なグレースケール値の１つに対応する輝度を生じさせる）の１つとすることができる。この例では、ＰＷＭ持続時間は、行時間「ｔｒｏｗ」の何分の１かであり、行時間の一部は、アナログ電流レベルのプログラミングに使用される。
【００５０】
混成デジタルエミッタ回路
図７は、ある特定の実施形態によるエミッタ回路７００を示す。エミッタ回路７００は、混成デジタルエミッタ回路の例であり、図に示される混成制御方式を使用して制御可能である。エミッタ回路７００は、エミッタ７１０（ダイオードとして描写される）、第１のトランジスタ７４０、および第２のトランジスタ７２０を含む。トランジスタ７２０および７４０は、ＰＭＯＳトランジスタとして実装可能であり、それぞれ図４のトランジスタ４２０および４４０に類似する。トランジスタ７４０は、トランジスタ７４０のゲートに印加されるデジタル信号「Ｓｗｉｔｃｈ  Ｃｔｒｌ」によって制御される制御スイッチとして動作する。トランジスタ７２０は、トランジスタ７２０のゲートに印加される電流バイアス「電流ミラーバイアス」によって制御される。トランジスタ７２０は、トランジスタ４２０に関して先に説明されたものと同様の電圧から電流へのコンバージョンを行う。しかしながら、エミッタ回路４００と異なり、エミッタ回路７００は、プログラムされた値のアナログ表現を蓄積するためのコンデンサを含まない。トランジスタ７４０は、固定された電流（例えば、行２に対しては最高電流バイアス）で動作し、エミッタ７１０は、Ｓｗｉｔｃｈ  Ｃｔｒｌ信号を異ならせることによって制御される。
【００５１】
図７に示されるように、異なる行に異なる電流バイアスを印加可能である。例えば、４つのエミッタ行（行０、行１、行２、および行３）を含む列では、バイナリ入力データ値の最上位ビットに基づいて駆動される行に関連しているエミッタ回路７００には、最高電流バイアスが印加され得、入力データ値の最下位ビットに基づいて１つまたは複数の行を駆動するエミッタ回路７００には、スケーリングされた電流バイアスが印加され得る。スケーリングされた電流バイアスは、最高電流バイアスの何分の１かであり、スケール因子「Ｓｃａｌｅ」を使用して導出可能である。図７では、行１〜３に最高電流バイアスが印加され、行０にスケーリングされた電流バイアスが印加される。電流バイアスは、電流ミラー（図示せず）に入力される電圧参照を使用して生成可能である。例えば、第１の電圧参照が、最高電流バイアスを生成するためにそれぞれのＭＳＢ行内の電流ミラーに結合されることが可能であり、第２の電圧参照が、スケーリングされた電流バイアスを生成するためにそれぞれのＬＳＢ行内の電流ミラーに結合されることが可能である。
【００５２】
異なる行に異なる電流バイアスを使用することには、ある特定の利点がある。例えば、１つまたは複数の行が他の行よりも小さい電流バイアスを受ける場合には、ＬＳＢ時間を増大させてエミッタをより長い期間にわたってオンにさせることにより、走査アセンブリの速度（例えば、走査レート）によって課されるタイミング制約を満たすことができる。走査アセンブリの速度は、任意の所与の行においてエミッタをオンにするために利用可能な時間量を制限し得る。例えば、走査アセンブリが４４０Ｈｚの周波数で動作する場合には、最も短い許容される（最小の）行時間は、およそ３４５ｎｓであり得る。十分な性能（例えば、出力画像の均一な画素解像度）を保証するために、エミッタは、これよりも大幅に少ない利用可能なオン時間（約５０％または１７３ｎｓで一般には十分である）を有するべきである。この利用可能なオン時間は、Ｎビットの入力データ値のＮビットすべてに基づいて駆動するために割り当てられる。１７３ｎｓの速度で８ビットの入力データ精度をサポートするためには、８ビットのＬＳＢ部分に基づいて駆動するために比較的速いクロックレートが必要となる（例えば、３７１Ｍｈｚに対応する２．７ｎｓ）。エミッタの抵抗−コンデンサ（ＲＣ）時間の制約のために、必要とされるクロックレートを満たすのに十分な速さでエミッタをオン・オフすることが可能でないことがあり得る。さらに、そのような小さいタイミングを作り出すための制御信号は、生成するのが難しいことがあり、ノイズに影響されやすい。ＬＳＢ時間を増大させると、これらの問題が緩和される。
【００５３】
スケーリングされた電流バイアスの使用は、より長いＬＳＢ時間を許容し、これは、より小さい電流をより長いパルス持続時間とペアにして、同じ強度を達成できるためである（図５との関連で先に説明されたように、強度は、電流レベルとパルス持続時間の組み合わせに基づいて決定することが可能である）。これにより、例えば入力データ値のＬＳＢによって表される強度などの低い強度を生じさせるために、より短いパルス持続時間を使用しなければならないことを回避する。上記の例と同じ１７３ｎｓの利用可能なオン時間を仮定すると、４ビットのＰＷＭ方式（Ｓｗｉｔｃｈ  Ｃｔｒｌ信号を設定するための４ビットを用いる）を使用して、クロックレートを、９３Ｍｈｚに対応する１７３ｎｓ／１６＝１０．８ｎｓに低減することができる。５ビットのＰＷＭ方式を使用すると、４ビットのＰＷＭ方式よりもさらに長いパルス持続時間が可能となり、クロックレートを３２分の１だけ低減させる。
【００５４】
混成デジタルエミッタ回路の動作（第２実施例）
図７の混成デジタルエミッタ回路７００および以下の構成：４ビットＰＷＭ、一色当たり２つの電流値（１つの最高電流バイアスおよび１つのスケーリングされた電流バイアス）、４つのエミッタ行（１つのＬＳＢ行および３つのＭＳＢ行）、を使用して、合計２８個のグレースケールまたは線形スケーリングされた値を達成でき、ここで、それぞれのＭＳＢ行は、同じやり方で制御され（すなわち、同じパルス持続時間および同じ電流バイアス）、スケール因子＝１６／３＝５．３である。
【００５５】
上記構成を用いると、ＭＳＢ行（例えば、行１〜３）は、Ｓｗｉｔｃｈ  Ｃｔｒｌ信号を使用して制御可能であり、そのため、ＭＳＢ行内のエミッタのオン時間は、以下の値：［１２８，６４，３２，１６］の１つに対応する。１６／３のスケール因子は、ＬＳＢ行（例えば行０）内のエミッタのオン時間が、以下の値：［８，４，２，１］の１つに対応するように、以下の式に従って計算される。
［１２８，６４，３２，１６］＊（１／３行）＊（１／スケール因子）＝［８，４，２，１］。
スケール因子は、ＬＳＢ行とＭＳＢ行との比（この例では１／３）、およびそれぞれの行が生じさせるビット数（例えば、１６のビット深さ）の関数である。
【００５６】
ＭＳＢ行の出力とＬＳＢ行の出力が組み合わされる場合（例えば、走査アセンブリを使用して）には、合計２５６個の一意の値が、組み合わされた出力中で表されることが可能である。すなわち、４つの行すべてにまたがるエミッタの列の総計輝度は、０〜２５５の間の任意の値に対応する輝度レベルに設定可能である。
【００５７】
混成デジタルエミッタ回路の動作（第３実施例）
混成デジタルエミッタ回路７００および以下の構成：５ビットＰＷＭ、一色当たり２つの電流値（１つの最高電流バイアスおよび１つのスケーリングされた電流バイアス）、４つのエミッタ行（１つのＬＳＢ行および３つのＭＳＢ行）を使用して、合計２１０個のグレースケールまたは線形スケーリングされた値を達成でき、ここで、それぞれのＭＳＢ行は、同じやり方で制御され、スケール因子＝３２／３＝１０．７である。
【００５８】
上記構成を用いると、ＭＳＢ行は、ＭＳＢ行内のエミッタのオン時間が、以下の値：［５１２，２５６，１２８，６４，３２］の１つに対応するように制御可能である。３２／３のスケール因子は、ＬＳＢ行内のエミッタのオン時間が、以下の値：［１６，８，４，２，１］の１つに対応するように、以下の式に従って計算される。
［５１２，２５６，１２８，６４，３２］＊（１／３行）＊（１／スケール因子）＝［１６，８，４，２，１］。
この例では、３２／３のスケール因子は、ＬＳＢ行とＭＳＢ行との比が第２例と同じ（すなわち１／３）であることに基づくが、ビット深さは、１６に代えて３２である。
【００５９】
ＭＳＢ行の出力とＬＳＢ行の出力が組み合わされる場合には、合計１０２４個の一意の値が、組み合わされた出力中で表されることが可能である。
【００６０】
混成デジタルエミッタ回路の動作（第４実施例）
第４例は、ＭＳＢ行を同じやり方で制御するのではなく、それぞれのＭＳＢ行が独立して制御されることを除いて第２例と同様である。すなわち、パルス持続時間をそれぞれのＭＳＢ行に独立して設定して、ＭＳＢ行が異なるパルス持続時間を使用して駆動されるようにすることができる。これにより、以下の構成：４デジタルビットＰＷＭ、一色当たり２つの電流値、４つのエミッタ行（１つのＬＳＢ行および３つのＭＳＢ行）、に基づいて、合計７６５個のグレースケール値が可能になり、ここで、それぞれのＭＳＢ行は独立して制御可能であり、スケール因子＝１６／３である。
【００６１】
上記構成を用いると、ＭＳＢ行は、ＭＳＢ行内のエミッタのオン時間が、以下の値：［１２８，６４，３２，１６］の１つに対応するように制御可能である。１６／３のスケール因子は、ＬＳＢ行内のエミッタのオン時間が以下の値：［８，４，２，１］  の１つに対応するように、以下の式に従って計算される。
［１２８，６４，３２，１６］＊（１／３行）＊（１／スケール因子）＝［８，４，２，１］。
【００６２】
３つのＭＳＢ行のそれぞれは２８個の値のうち１つを出力することができるので、これにより、ＭＳＢ行の出力とＬＳＢ行の出力が組み合わされたときに、合計３＊（２８−１）＝７６５個の可能なグレースケール値（２９．５個の線形スケーリングされた値に対応する）が生じる。
【００６３】
混成デジタルエミッタ回路の動作（第５実施例）
混成デジタルエミッタ回路７００を使用して合計２８個のグレースケールまたは線形スケーリングされた値を生成する別のやり方は、以下の構成を使用することである：４ビットＰＷＭ、一色当たり２つの電流値、８つのエミッタ行（１つのＬＳＢ行および７つのＭＳＢ行）。ここで、それぞれのＭＳＢ行は、同じやり方で制御され、スケール因子＝１６／７＝２．３である。
【００６４】
上記構成を用いると、ＭＳＢ行は、ＭＳＢ行内のエミッタのオン時間が以下の値：［１２８，６４，３２，１６］の１つに対応するように制御可能である。１６／７のスケール因子は、ＬＳＢ行内のエミッタのオン時間が以下の値：［８，４，２，１］の１つに対応するように、以下の式に従って計算される。
［１２８，６４，３２，１６］＊（１／７行）＊（１／スケール因子）＝［８，４，２，１］。
【００６５】
混成デジタルエミッタ回路の動作（第６実施例）
混成デジタルエミッタ回路７００を使用して合計２８個のグレースケールまたは線形スケーリングされた値を生成するさらに別のやり方は、以下の構成を使用することである：４ビットＰＷＭ、一色当たり２つの電流値、８つのエミッタ行（２つのＬＳＢ行および６つのＭＳＢ行）。ここで、ＭＳＢ行は、同じやり方で制御され、ＬＳＢ行は、同じやり方で制御され（ただし必ずしもＭＳＢ行と同じではない）、スケール因子＝３２／６＝５．３である。
【００６６】
上記構成を用いると、ＭＳＢ行は、ＭＳＢ行内のエミッタのオン時間が、以下の値：［１２８，６４，３２，１６］の１つに対応するように制御可能である。３２／６のスケール因子は、ＬＳＢ行内のエミッタのオン時間が以下の値：［８，４，２，１］の１つに対応するように、以下の式に従って計算される。
［１２８，６４，３２，１６］＊（１／３行）＊（１／スケール因子）＝［８，４，２，１］。
第６例は、２つのＬＳＢ行があるため、ＬＳＢ行の一方のＬＳＢ行のエミッタが不良の場合、ディスプレイが再較正されるとすれば（例えば、不良のＬＳＢエミッタの欠落する寄与を補償するために、不良のないＬＳＢエミッタが２倍の長さにわたってアクティブ化されるように）、列がなお所望の合計強度を生じすることができるという点で有利である。
【００６７】
混成デジタルエミッタ回路の動作（第７実施例）
混成デジタルエミッタ回路７００を使用して合計２１０個のグレースケールまたは線形スケーリングされた値を生成する別のやり方は、以下の構成を使用することである：５ビットＰＷＭ、一色当たり２つの電流値、８つのエミッタ行（２つのＬＳＢ行および６つのＭＳＢ行）、ここで、ＭＳＢ行は、同じやり方で制御され、ＬＳＢ行は、同じやり方で制御され、スケール因子＝３２／３＝１０．７である。
【００６８】
上記構成を用いると、ＭＳＢ行は、ＭＳＢ行内のエミッタのオン時間が、以下の値：［５１２，２５６，１２８，６４，３２］の１つに対応するように制御可能である。３２／３のスケール因子は、ＬＳＢ行内のエミッタのオン時間が、以下の値：［１６，８，４，２，１］の１つに対応するように、以下の式に従って計算される。
［５１２，２５６，１２８，６４，３２］＊（１／３行）＊（１／スケール因子）＝［１６，８，４，２，１］。
【００６９】
混成デジタルエミッタ回路の動作（第８実施例）
混成デジタルエミッタ回路７００および以下の構成：５ビットＰＷＭ、一色当たり２つの電流値、８つのエミッタ行（２つのＬＳＢ行および６つのＭＳＢ行）を使用して、合計１，９８４個のグレースケール値を達成でき、ここで、ＭＳＢ行は同じやり方で制御され、ＬＳＢ行は独立して制御され、スケール因子＝３２／３＝１０．７である。
【００７０】
上記構成を用いると、ＭＳＢ行は、ＭＳＢ行内のエミッタのオン時間が、以下の値：［５１２，２５６，１２８，６４，３２］の１つに対応するように制御可能である。
３２／３のスケール因子は、ＬＳＢ行内のエミッタのオン時間が、以下の値：［１６、８、４、２、１］の１つに対応するように、以下の式に従って計算される。
［５１２，２５６，１２８，６４，３２］＊（１／３行）＊（１／スケール因子）＝［１６，８，４，２，１］。
この例では、グレースケール値の合計数は、（２１０−１）＋（２５−１）＊（２５−１）＝１，９８４であり、これは２１０．９５個の線形スケーリングされた値に対応する。
【００７１】
混成デジタルエミッタ回路の動作（第９実施例）
具体的な数値例としては提供されないが、それぞれのＬＳＢ行を独立して制御することと組み合わせて、それぞれのＭＳＢ行を独立して制御することが可能である。これにより、潜在的な強度値の数にさらに多くの柔軟性がもたらされる。
【００７２】
混成デジタルエミッタ回路例の要約
以下の表は、上述の混成デジタルエミッタ回路例のそれぞれを要約したものである。
2021523393.tif 000003
【００７３】
ディスプレイパイプライン
図８は、ある特定の実施形態による、ディスプレイパイプラインを通じて画像データを処理するための方法８００の簡略フローチャートである。方法８００は、エミッタのアレイのコントローラ（例えば、図２のコントローラ２３０）によって行うことができ、混成アナログエミッタ回路と混成デジタルエミッタ回路の両方に適用可能である。
【００７４】
８１０において、画像データが、非線形色空間形式（例えば、標準ＲＧＢまたはｓＲＧＢ）で受信される。画像データは、例えば、ＡＲまたはＶＲアプリケーションを実行するプロセッサによって生成され得る。線形符号化またはスケールでは、強度値は、所与の画素で放出される光の量に比例して、等しく間隔を空ける。ｓＲＧＢデータは、一般に、ガンマ圧縮された非線形スケールに従って符号化される。
【００７５】
８１２において、画像処理を行って、画像データを線形色空間にコンバートする。例えば、ｓＲＧＢデータは、ガンマ圧縮を逆にすることにより画像を線形ＲＧＢ色空間に変換するために、ガンマ拡張を使用して線形化することができる。次いで、ルミナンス／グレースケール値を、変換後のＲＧＢ成分から計算することができる。線形色空間へのコンバージョン後、画像データは、ディスプレイ色空間（例えば、光源２４０の色空間）にマッピングされる。このマッピングは、３次元の参照表を使用して行われ得、ディスプレイ色空間が入力色空間と同じである場合は省略可能である。
【００７６】
８１４において、エミッタのアレイの所与の列にあるそれぞれのエミッタの均一な強度を達成するために画像データが調節される。このプロセスは、「列訂正」と称されることがあり、強度の測定、測定結果に基づく較正、および較正情報の記憶（例えば、それぞれのエミッタの訂正情報）を通じて行われ得る。列訂正に加えて、画像データを強化するため、またはパイプラインを通じた画像データの送信を促進するために追加の画像処理が行われ得る。例えば、データ帯域幅を低減するために空間ディザリングが行われ得る。
【００７７】
８１６において、画像データが符号化され（例えば、知覚符号化を使用して圧縮され）、ディスプレイドライバ（例えば、ディスプレイドライバ２３２）に送信される。知覚符号化は、ディスプレイドライバへの送信のためにデータ帯域幅をさらに低減するために使用でき、区分的線形変換を使用して行うことができる。
【００７８】
８１８において、画像データを（例えば、ディスプレイドライバ２３２によって）復号して、先に説明された混成アナログまたは混成デジタルエミッタ回路などのドライバ回路構成に対する制御信号を決定する点灯パラメータ（例えば、グレースケール値）を生成する。
【００７９】
デジタルコントローラ  −  シフトレジスタに基づくドライバ
混成アナログおよび混成デジタルエミッタ回路に適用可能な制御方式が上記で説明された。混成アナログおよび混成デジタルエミッタ回路は、エミッタのアレイの点灯パラメータを生成するコントローラ（例えば、コントローラ２３０）を含むディスプレイシステムに一体化可能である。以下の記述は、デジタルコントローラのさまざまな実施形態に関する。デジタルコントローラは、画像データ（例えば、点灯パラメータ）を送信するためにスタティックレジスタまたはシフトレジスタなどのデジタル構成要素を使用する。ある特定の実施形態では、デジタルコントローラが、延長されたＬＳＢ時間をサポートするデジタル混成エミッタ回路（例えば、デジタル混成エミッタ回路７００）と組み合わせて使用され得る。
【００８０】
ある特定の実施形態では、デジタルコントローラが、１つの入力データ値当たり１回のオン／オフ遷移を使用して個々のエミッタを駆動するために使用され得る。これにより、複数回のオン／オフ遷移に伴って生じ得る潜在的な問題を回避する。例えば、駆動電流の振幅および／またはエミッタ回路の静電容量に依存して、ＰＷＭパルスの印加と光の放出との間にいくらかの遅延があり得る。この遅延は、ＰＷＭパルスが開始する時の、エミッタ（例えば、ダイオード）にわたる既存の電圧に依存する。エミッタが複数回のオン／オフ遷移を使用して駆動される場合には、既存の電圧は、エミッタを駆動するために使用された以前の入力データビットの値に依存し、列訂正のための較正を難しくする。
【００８１】
図９は、ある特定の実施形態による、混成デジタルエミッタ回路（例えば、エミッタ回路９１０）を駆動するためのデジタルドライバ回路９００の簡略概略図を示す。ドライバ回路９００は、デジタルコントローラに（例えば、図２のディスプレイドライバ２３２の一部として）一体化可能である。エミッタ回路９１０は、混成デジタルエミッタ回路の例であり、制御スイッチとして機能するトランジスタ（Ｍ２  ９１６）の位置と電流バイアスを受信するトランジスタ（Ｍ１  ９１４）の位置が逆転されることを除いて、混成デジタルエミッタ回路７００に関して説明されたものと同様の構成要素を含む。図９において、トランジスタ９１４は、トランジスタ９１４のゲートに印加される電流バイアスとして、電流ミラー（図示せず）から電流バイアス９１８を受信する。トランジスタ９１６のゲートは、ドライバ回路９００内のマルチプレクサ（ＭＵＸ）９４０によって出力される信号９１９によって制御される。
【００８２】
ドライバ回路９００は、１つまたは複数のシフトレジスタ９２０を含む。２つのみのシフトレジスタ（９２０−Ａおよび９２０−Ｎ）が図示されるが、エミッタの列の中のそれぞれの行に、別個のシフトレジスタおよびＭＵＸが設けられ得る（データが行を通じて順次シフトされると仮定する）。明瞭のために、シフトレジスタ９２０−Ｎに結合されたＭＵＸは図から省略されている。図９において、シフトレジスタ９２０−Ａは、ＭＵＸ９４０を通じてエミッタ９１２に結合されている。ＭＵＸ９４０は、入力がシフトレジスタ９２０−Ａにおける最初の２つのステージに接続されている２：１マルチプレクサである。それぞれのシフトレジスタ９２０は、複数の１ビットシフトステージを備え、１ビットのデータ入力「Ｄａｔａ  Ｉｎ」が最初のステージ（例えば、９２２−Ａ）で受信され、クロック信号「Ｃｌｋ」の新しいサイクルごとに次のステージにシフトされ、最終的にシフトレジスタの最後のステージ（例えば、９２２−Ｎ）に到達する。シフトレジスタ９２０におけるステージの合計数は、入力データ値中のビット数に対応する。この例では、８ビットの入力データ値のそれぞれのビットに対応する８つのステージがある。それぞれのシフトレジスタ（最後のシフトレジスタを除く）の出力「Ｄａｔａ  Ｏｕｔ」は、次のシフトレジスタのＤａｔａ  Ｉｎに結合される。図９において、ＭＵＸ９４０は、この例では８ビットの入力データ値の最下位ビットに対応する、最初の２つのシフトステージ９２２−Ａの出力と９２２−Ｂの出力とから選択するために、「ＬＳＢ」選択信号を使用して制御される。２つのＬＳＢの扱いは、行に応じて異なる。例えば、図７に示される制御方式が使用された場合、シフトステージ９２２−Ａおよび９２２−Ｂに記憶された値を使用して、行０のエミッタを駆動することができるが、行１〜３は駆動することができない。ある特定の実施形態では、対応するドライバ回路が設けられてよく、併せてＭＵＸがＭＳＢ選択信号を使用して制御され、ここで、ＭＵＸは、ＭＳＢ行のエミッタに対応するエミッタ回路に印加される制御信号を生成するために入力データ値のＭＳＢのうちから選択する。
【００８３】
図１０は、ある特定の実施形態による、１回のオン／オフ遷移を使用して混成デジタルエミッタ回路（例えば、エミッタ回路９１０）を駆動するためのデジタルドライバ回路１０００の簡略概略図を示す。ドライバ回路１０００は、より長いＬＳＢ時間を可能にする制御方式（例えば、図７の制御方式）を実装するために使用可能であり、それにより、１回の遷移の利益とより長いＬＳＢ時間の利益とを組み合わせることができる。ドライバ回路１０００は、図９のシフトレジスタ９２０に類似するシフトレジスタ１０２０を含む。さらに、ドライバ回路１０００は、カウンタ１０３０および比較器１０４０を含む。カウンタ１０３０は、他のドライバ回路１０００によって共有されるグローバルカウンタとすることができる。カウンタ１０３０の出力は、Ｎビットのバイナリ値とすることができ、ここで、Ｎは、シフトレジスタ１０２０におけるステージ数と等しい。
【００８４】
比較器１０４０は、図９のＭＵＸ９４０に置き換え、シフトレジスタ１０２０−Ａのそれぞれのステージに結合された入力を有する。ＭＵＸ９４０と同様に、それぞれのシフトレジスタ１０２０に別個の比較器が設けられてよい。比較器１０４０は、シフトレジスタ１０２０−Ａから入力データ値全体を受信し、入力データ値をカウンタ１０３０の値と比較して、カウンタ１０３０値が入力データ値未満であるときに論理「１」を出力する。エミッタ９１２は、比較器１０４０の出力が単一のパルスなので、１回の遷移を使用して駆動される。トランジスタ９１６がＰＭＯＳトランジスタである場合、エミッタ９１２は、カウンタ１０３０の出力が論理「０」であるときにオンにされる。このことは、エミッタ９１６は、カウンタ１０３０の値がシフトレジスタ１０２０−Ａに記憶された値以上になるまでオフであることを意味する。比較器１０４０は、エミッタ９１２を一定の期間にわたって、例えばカウンタ１０３０の値がリセットされるまで、オンのままに保つ。
【００８５】
図１１は、ある特定の実施形態による、１回のオン／オフ遷移を使用してエミッタ回路を駆動するためのデジタルドライバ回路１１００の簡略概略図を示す。ドライバ回路１１００は、ＬＳＢ回路１１１０およびＭＳＢ回路１１５０を含み、それらはそれぞれ、ドライバ回路１０００に関して説明されたものと類似する構成要素を含む。例えば、ＬＳＢ回路１１１０は、シフトレジスタ１１２０および比較器１１４０を含んでよいが、ＭＳＢ回路１１５０は、シフトレジスタ１１６０および比較器１１７０を含んでよい。ＬＳＢ回路１１１０およびＭＳＢ回路１１５０は、カウンタ１１３０を共有し、カウンタ１１３０はグローバルカウンタとすることができる。ＬＳＢ回路１１１０は、ＬＳＢエミッタを駆動する。ＭＳＢ回路１１５０は、ＭＳＢエミッタを駆動する。例えばエミッタのアレイが、上記で説明された第６実施例に従って制御された場合には、８つの行列のうち最初の２つの行にあるそれぞれのエミッタは、比較器１１４０のインスタンスを使用して駆動され、最後の６つの行は、比較器１１７０のインスタンスを使用して駆動されることになる。
【００８６】
図１１に示されるように、比較器１１４０の入力は、ＬＳＢに対応するシフトステージ（例えば、シフトレジスタ１１２０−Ａの最初の４つのステージ）に結合され、比較器１１７０の入力は、ＭＳＢに対応するシフトステージ（例えば、シフトレジスタ１１６０−Ａの最後の４つのステージ）に結合される。比較器１１４０および１１７０の挙動は、比較器１０４０に関して上記で説明されたものと同じである。よって、比較器１１４０は、カウンタ１１３０の値が、シフトレジスタ１１２０−Ａに記憶された４つのＬＳＢビットの値以上であるときに、ＬＳＢ行のエミッタをオンにする論理「０」を生じさせる。同様に、比較器１１７０は、カウンタ１１３０の値が、シフトレジスタ１１６０−Ａに記憶された４つのＭＳＢビットの値以上であるときに、ＭＳＢ行のエミッタをオンにする論理「０」を生じさせる。
【００８７】
デジタルコントローラ  −  スタティックレジスタおよび比較器に基づくドライバ
図１２は、スタティックレジスタ１２１０および比較器１２２０を含むデジタルドライバ回路１２００の簡略ブロック図を示す。この例では、スタティックレジスタ１２１０は、５ビットの入力データ値「Ｄａｔａ  Ｉｎｐｕｔ」を受信する。それぞれの行に別個のスタティックレジスタおよび比較器が設けられてよい。スタティックレジスタは、すべての行についてのデータを同時に記憶するのと並行して、データ値をロードされることが可能である。比較器１２２０の入力は、スタティックレジスタ１２１０の出力およびカウンタ１２３０の出力に結合され、カウンタ１２３０はグローバルカウンタとすることができる。比較器１２２０は、特定の行（例えば、ＭＳＢ行またはＬＳＢ行）のエミッタを駆動するための１ビットの制御信号を出力する。比較器１２２０の出力は、エミッタを駆動するＰＷＭ信号を生成するためにＭＵＸ（図示せず）に供給可能である。比較器１２２０の出力に基づいてＭＵＸを制御するための例示の真理値表が、以下に図１５との関連で説明される。
【００８８】
図１３は、複数のＬＳＢドライバ回路１３１０および複数のＭＳＢドライバ回路１３２０を使用して形成されたデジタルドライバ回路１３００の簡略ブロック図を示す。ドライバ回路１３１０および１３２０のそれぞれは、図１２のドライバ回路１２００のインスタンスに対応する。個々のドライバ回路の数は、ＬＳＢ行またはＭＳＢ行の合計数に対応してよい。例えば、図１４の実施形態では、エミッタグループ１４０５−Ａと１４０５−Ｂとの対のそれぞれのエミッタグループ１４０５は、ＬＳＢに専用の２つの行（行０および１）と、ＭＳＢに専用の６つの行（行４〜９）と、列の場所に依存してＭＳＢまたはＬＳＢのいずれかによって駆動される２つの行（行２および３）とを有する。それに応じて、８つのＬＳＢドライバ回路１３１０（ＬＳＢ制御信号ＬＳＢ＿Ｃ０〜ＬＳＢ＿Ｃ７を生成する）、および１６個のＭＳＢドライバ回路１３２０（ＭＳＢ制御信号ＭＳＢ＿Ｃ０〜ＭＳＢ＿Ｃ１５を生成する）があってよい。入力データ値１３６０の特定の部分（例えば、１０ビットのグレースケール値の最初の５ビット）は、ＬＳＢ経路１３４０を通じてＬＳＢドライバ回路１３１０のレジスタに送られる。入力データ１３６０の残り（例えば、最後の５ビット）は、ＭＳＢ経路１３５０を通じてＭＳＢドライバ回路１３２０内のレジスタに送られる。それぞれのドライバ回路は、グローバルカウンタ信号１３７０に結合され、グローバルカウンタ信号１３７０は、図１２に示されるように比較器１２２０への入力を形成する。
【００８９】
図１４は、デジタルドライバ回路１３００との使用を含む、本開示のさまざまな実施形態と使用するのに適する部分的なエミッタレイアウト１４００を示す。エミッタレイアウト１４００は、列当たり８エミッタのレイアウト（予備エミッタをカウントしない）の例である。他のエミッタレイアウトも、本開示のさまざまな実施形態を実装するために使用され得る。例えば、エミッタレイアウト１４００は、列当たり４エミッタのレイアウトに置き換えられる、または列当たり４エミッタのレイアウトを形成するように再配線され得る（例えば、エミッタのうち半分を使用する）。エミッタレイアウト１４００におけるエミッタは、１４０５−Ａおよび１４０５−Ｂの２つのグループに配置される。エミッタグループ１４０５は、異なる基板（例えば、別個のチップまたは回路基板）に位置することができ、横方向にオフセットされる。エミッタは、対角状に配置され、ＬＳＢエミッタ１４１０、ＭＳＢエミッタ１４３０、および予備エミッタ１４４０を含む。エミッタレイアウトは、陰極１４２０も含む。ＬＳＢエミッタ１４１０は斜線を付けた円として描写され、陰極１４２０はダイアモンドとして描写され、ＭＳＢエミッタ１４３０は網掛けされていない円として描写され、予備エミッタ１４４０は網掛けされた円として描写されている。それぞれのエミッタグループ１４０５は、１０個の行（行０〜９）を備え、対応する電流バイアス（例えば、スケーリングされたまたは最高電流バイアス）を生成するために、行０および１はＬＳＢ電圧参照に結合され、行４〜９はＭＳＢ電圧参照に結合されている。示されるように、行２および３の一部のエミッタはＬＳＢエミッタであり、一部はＭＳＢエミッタである。エミッタグループ１４０５−Ｂの行３のＬＳＢエミッタは、図に示されたレイアウトの部分を超えて位置しており、したがって描写されていない。
【００９０】
図１５は、スタティックレジスタおよび比較器を含むデジタルドライバ回路、例えばデジタルドライバ回路１３００、の出力に基づいてエミッタを駆動するＭＵＸの場合の例示の真理値表を示す。表１５１０は、２つのＬＳＢ行（例えば、行０および１）を駆動するＭＵＸ１５３０の場合のＬＳＢ  ＭＵＸ表である。表１５２０は、６つのＭＳＢ行（例えば、行４〜９）を駆動するＭＵＸ１５４０に対する制御信号を生成するための部分的なＭＳＢ  ＭＵＸ表である。それぞれのＭＵＸ１５３０、１５４０は、ＰＷＭパルスを生成するためのデジタルオン／オフ制御信号（例えば、エミッタ回路９１０内のトランジスタ９１６のゲートに印加される制御信号）を出力する。行２および３についての真理値表項目は、簡潔のために省略されている。図１４の実施形態との関連で先に説明されたように、行２および３の一部のエミッタはＬＳＢエミッタとして使用可能であり、一部はＭＳＢエミッタとして使用可能である。したがって、ＭＵＸ１５３０またはＭＵＸ１５４０の出力に基づいて行２のエミッタが駆動されるか、または行３のエミッタが駆動されるかは、列の場所に依存する。それに応じて、表１５１０および１５２０はそれぞれ行２および３についての項目を含むように拡大され得ることが理解される。
【００９１】
表１５１０に示されるように、ＭＵＸ１５３０の選択入力１５３５は、０〜７の値を有することができる。選択入力１５３５のそれぞれの値は、ＭＵＸ１５３０に、ＬＳＢ制御信号の異なる組み合わせを選択させる。例えば、選択入力１５３５が０であるとき、行０はＬＳＢ＿Ｃ０の状態に基づいて駆動され、行１はＬＳＢ＿Ｃ２の状態に基づいて駆動される。選択入力１５３５の８つの値すべての過程で、８つのＬＳＢ制御信号（ＬＳＢ＿Ｃ０〜ＬＳＢ＿Ｃ７）のそれぞれが、それぞれのＬＳＢ行に一回選択される。同様に、ＭＵＸ１５４０の選択入力１５４５のそれぞれの値は、ＭＵＸ１５４０に、ＭＳＢ制御信号の異なる組み合わせを選択させる。選択入力１５４５の１６個の値すべての過程で、１６個のＭＳＢ制御信号（ＭＳＢ＿Ｃ０〜ＭＳＢ＿Ｃ１５）のそれぞれが、それぞれのＭＳＢ行に一回選択される。選択入力１５３５および選択入力１５４５は、行カウンタのＬＳＢおよびＭＳＢ（例えば、それぞれビット０〜２およびビット３〜６）を使用して生成可能である。行カウンタは、デジタルドライバ回路の一部またはデジタルドライバ回路に結合された構成要素、例えば図２のコントローラ２３０の中の行カウンタ、とすることができる。行カウンタは、例えば、ＬＳＢ／ＭＳＢ制御信号に基づいて一度に１つずつ行を順次アクティブ化するために、コントローラによって決定される行タイミングに従って増分される。
【００９２】
混成エミッタ回路を使用してディスプレイを制御するための方法
図１６は、ある特定の実施形態による、混成アナログエミッタ回路を使用してディスプレイを制御するための方法１６００のフローチャートを示す。方法１６００は、ディスプレイシステムのコントローラ（例えば、コントローラ２３０）により、混成アナログエミッタ回路（例えば、混成アナログエミッタ回路４００）または混成デジタルエミッタ回路（例えば、混成デジタルエミッタ回路７００）を使用して、行うことができる。ステップ１６１０において、コントローラは、点灯パラメータ（例えば、図８に説明されたディスプレイパイプラインを通じた処理の後に生成されるグレースケール値）を決定する。
【００９３】
ステップ１６１２において、ステップ１６１０からの点灯パラメータに基づいて、コントローラは、ＰＷＭパルスの振幅または持続時間の少なくとも一方を決定または設定する。ＰＷＭパルスの振幅は、特定の信号レベル（例えば、電流レベル）を有するアナログ信号によって制御可能である。ＰＷＭパルスの持続時間は、ある特定のタイミング特性を有するデジタル信号によって制御可能である。アナログ信号およびデジタル信号は、ＰＷＭパルスにより、エミッタが、点灯パラメータによって表される強度、例えば所望の出力強度、に対応する出力強度を生じるように構成可能である。例えば、デジタル信号は、固定されたパルス持続時間に対応してよく、コントローラは、先に図６の制御方式との関連で説明されたように、その固定されたパルス持続時間に基づいて出力強度を生成するために必要とされる電流レベルまたはパルス振幅を計算または参照してよい。別の例では、アナログ信号は、固定された電流レベル（固定されたパルス振幅に対応する）にあり、コントローラは、その固定された電流レベルに基づいてパルス持続時間を計算または参照し、次いでそれに応じてデジタル信号を設定してよい。
【００９４】
１つの実施形態では、Ｎ個の行を備える列にあるそれぞれのエミッタは、同じ強度を出力するように駆動され、それにより、その列が（例えば、走査アセンブリ２８０により）走査されたときに、結果生じる出力画像における画素の強度が、それぞれの個々のエミッタの輝度のＮ倍に等しくなる。よって、コントローラは、所望の出力強度を行の数で割った値に等しい強度を生成するのに十分な電流レベルまたはパルス振幅を決定してよい。いくつかの実施形態では、コントローラは、振幅またはパルス持続時間を明示的に計算または参照せずに、アナログ信号およびデジタル信号を使用して振幅および／またはパルス持続時間を設定してよい。
【００９５】
ステップ１６１４において、コントローラは、ステップ１６１２との関連で説明されたアナログ信号およびデジタル信号を互いと組み合わせて印加することにより、ＰＷＭパルスを生成する。エミッタ回路４００が使用される場合、ＰＷＭパルスの生成は、Ｄｉｇｉｔａｌ  Ｃｔｒ信号を印加してパルス持続時間を設定し、Ｓｃａｎ／Ｒｏｗ信号を使用してトランジスタ４３０をオンに切り替えて、ステップ１６１２で決定されたアナログ信号レベルに対応する電圧（例えば、トランジスタ４２０を通る所望の電流レベルを生成するのに十分な電圧）をコンデンサ４５０上に蓄積することにより、行われ得る。電圧は、Ｄａｔａ／Ｃｏｌ信号を通じて印加される。１つの列内のエミッタが同じ強度を出力するように駆動される場合、図６に示されるように、その列のエミッタ回路４００は、すべて同じＤａｔａ／Ｃｏｌ信号に接続され、対応するＳｃａｎ／Ｒｏｗ信号を該当する時間に印加することによって順次アクティブ化されることが可能である。
【００９６】
ステップ１６１６において、コントローラは、走査と同期して、ＰＷＭパルスを選択されたエミッタに印加する。ステップ１６１４および１６１６は、例えば、選択されたエミッタに関連しているエミッタ回路の中でＰＷＭパルスを生成するための命令および／または信号（例えば、Ｄａｔａ／Ｃｏｌ信号およびＤｉｇｉｔａｌ  Ｃｔｒ信号）の出力のタイミングを合わせることにより、同時に行うことができる。命令および／または信号は、選択されたエミッタが、点灯パラメータに対応する強度で、かつ走査アセンブリの位置に対して適切な時に（例えば、走査アセンブリの反射表面が選択されたエミッタに面している時に）、光を生じさせるようにタイミングが合わせられてよい。
【００９７】
図１７は、ある特定の実施形態による、混成デジタルエミッタ回路を使用してディスプレイを制御するための方法１７００のフローチャートを示す。方法１７００は、ディスプレイシステムのコントローラ（例えば、コントローラ２３０）および混成デジタルエミッタ回路（例えば、混成デジタルエミッタ回路７００）によって行うことができる。ステップ１７１０において、コントローラは、スケーリングされた電流バイアスを少なくとも１つのＬＳＢ行に印加し、最高電流バイアスを少なくとも１つのＭＳＢ行に印加する。先に第２例〜第８例との関連で説明されたように、スケーリングされた電流バイアスは、所望範囲のグレースケール値を生じさせるために、ＬＳＢ行の数、ＭＳＢ行の数、およびＰＷＭ制御ビットの数に依存するスケール因子に従って生成可能である。
【００９８】
ステップ１７１２において、コントローラは、デジタル点灯パラメータ値をＬＳＢデータ値およびＭＳＢデータ値に分ける。ＬＳＢデータ値に使用されるビット数対ＭＳＢデータ値に使用されるビット数は異なり得る。図１３の実施形態では、ＬＳＢビットの数は、ＭＳＢビットの数に等しい。
【００９９】
ステップ１７１４において、コントローラは、ＬＳＢおよびＭＳＢデータ値を対応するレジスタに記憶する。例えば、エミッタがデジタルドライバ回路１１００を使用して駆動される場合、コントローラは、ＬＳＢデータ値をシフトレジスタ１１２０−Ａに記憶し、ＭＳＢデータ値をシフトレジスタ１１６０−Ａに記憶することができる。代替的に、デジタルドライバ回路１２００が使用される場合、コントローラは、ＬＳＢデータ値を、ＬＳＢ制御信号を生成するデジタルドライバ回路１２００のスタティックレジスタ１２１０に記憶し、ＭＳＢデータ値を、ＭＳＢ制御信号を生成するデジタルドライバ回路１２００のスタティックレジスタ１２１０に記憶することができる。さらに、先に第４例および第８例で説明されたように、ＬＳＢ行および／またはＭＳＢ行は、それら行の独立した制御を通じて異なる形で駆動可能である。行が同じやり方で駆動されるとき（またはデータ値が再使用される必要があるときはいつでも）、データ値は、スタティックレジスタに記憶され得、後に異なる行を駆動する際（例えば、図１３の実施形態により）に再び読み出されるか、またはシフトレジスタを使用してシフトされ、ここで、それぞれのシフトレジスタは、異なる行を駆動する（例えば、図１１の実施形態による）。
【０１００】
ステップ１７１６において、コントローラは、ＬＳＢデータ値に従って、かつスケーリングされた電流バイアスに基づいて、出力強度を生成するために必要とされる第１のパルス持続時間を決定または設定する。例えば、エミッタ回路７００が使用される場合、コントローラは、スケーリングされた電流バイアスと組み合わせて印加されたときにエミッタ７１０にＬＳＢデータ値に対応する出力強度を生じさせる、パルス持続時間を計算または参照してよい。エミッタが、異なる行にあるエミッタの強度を総計するように走査される場合、コントローラは、ＬＳＢデータ値を、出力画素に寄与するＬＳＢ行の数（例えば、図７の例示のエミッタ回路内の１つのＬＳＢ行）で割った値に対応する出力強度に等しい強度を生成するのに十分なパルス持続時間を決定してよい。
【０１０１】
ステップ１７１８において、コントローラは、ＭＳＢデータ値に従って、かつ最高電流バイアスに基づいて、出力強度を生成するために必要とされる第２のパルス持続時間を決定または設定する。例えば、第２のパルス持続時間は、出力強度がここではＭＳＢデータ値に対応し、かつ第２のパルス持続時間が出力画素に寄与するＭＳＢ行（例えば、図７の実施形態における３つのＭＳＢ行）の数に基づき得ることを除いて、ステップ１７１６における第１のパルス持続時間の決定に関して説明されたのと同様の様式で決定可能である。
【０１０２】
ステップ１７２０において、コントローラは、ＬＳＢおよびＭＳＢデータ値を各自の対応するレジスタから読み出して、第１のパルス持続時間に基づいてＬＳＢエミッタを駆動し、第２のパルス持続時間に基づいてＭＳＢエミッタを駆動するための、ＰＷＭパルスを生成する。ＰＷＭパルスは、例えば図１１または図１３のデジタルドライバ回路を使用して生成可能である。図１６のステップ１６１６におけるＰＷＭパルスの印加と同様に、ステップ１７２０におけるＰＷＭパルスは、走査と同期して印加可能である。例えば、コントローラは、入力データ値がデジタルドライバ回路内のレジスタ（例えば、シフトレジスタ９２０またはスタティックレジスタ１２１０）にロードされるタイミング、ＭＵＸ選択信号（例えば、選択入力１５３５および１５４５）のタイミング、ならびに／またはカウンタ（例えば、カウンタ１１３０またはカウンタ１２３０）の実行を制御することができる。
【０１０３】
例示のＨＭＤデバイス
図１８は、１つまたは複数の実施形態を実装するためのＨＭＤデバイス１８００の簡略ブロック図である。この例では、ＨＭＤデバイス１８００は、１つまたは複数のプロセッサ１８１０およびメモリ１８２０を含んでよい。プロセッサ１８１０は、いくつかの構成要素において動作を行うための命令を実行するように構成されてよく、例えば、携帯型電子デバイス中で実装するのに適した汎用プロセッサまたはマイクロプロセッサとすることができる。プロセッサ１８１０は、いくつかの構成要素において動作を行うための命令を実行するように構成されてよく、例えば、ポータブル電子デバイス内の実装に適した汎用プロセッサまたはマイクロプロセッサとすることができる。プロセッサ１８１０は、ＨＭＤデバイス１８００内の複数の構成要素と通信可能に結合されてよい。この通信結合を実現するために、プロセッサ１８１０はバス１８４０にわたって他の例証される構成要素と通信してよい。バス１８４０はＨＭＤデバイス１８００内のデータを転送するように適応される任意のサブシステムであってよい。バス１８４０は、データを転送するために、複数のコンピュータバスと、追加の回路構成とを含んでよい。
【０１０４】
メモリ１８２０はプロセッサ１８１０に結合されてよい。いくつかの実施形態では、メモリ１８２０は、短期記憶と長期記憶の両方を与えてよく、いくつかのユニットに分割されてよい。メモリ１８２０は、スタティックランダムアクセスメモリ（ＳＲＡＭ）および／またはダイナミックランダムアクセスメモリ（ＤＲＡＭ）といった揮発性、および／または、読み出し専用メモリ（ＲＯＭ）およびフラッシュメモリなどといった不揮発性であってよい。さらに、メモリ１８２０は、セキュアデジタル（ＳＤ）カードなどの取り外し可能記憶デバイスを含んでよい。メモリ１８２０は、コンピュータ可読命令、データ構造、プログラムモジュール、およびＨＭＤデバイス１８００に対する他のデータの記憶を提供してよい。いくつかの実施形態では、メモリ１８２０は種々のハードウェアモジュール内に分散されてよい。命令セットおよび／またはコードはメモリ１８２０上に記憶され得る。命令は、ＨＭＤデバイス１８００によって実行可能であってよい実行可能コードの形を成す場合がある、および／または（例えば、さまざまな一般に入手可能なコンパイラ、インストールプログラム、圧縮／展開ユーティリティなどのいずれかを使用して）ＨＭＤデバイス１８００上にコンパイルおよび／またはインストールされると、実行可能コードの形を成してよい、ソースコードおよび／またはインストール可能コードの形を成す場合がある。
【０１０５】
いくつかの実施形態では、メモリ１８２０は、任意の数のアプリケーションを含んでよい、複数のアプリケーションモジュール１８２２〜１８２４を記憶してよい。アプリケーションの例は、ゲームアプリケーション、会議アプリケーション、ビデオ再生アプリケーション、または他の適したアプリケーションを含んでよい。アプリケーションは、深さ検知機能を含んでよい。アプリケーションモジュール１８２２〜１８２４は、プロセッサ１８１０によって実行される特定の命令を含んでよい。いくつかの実施形態では、ある特定のアプリケーションまたはアプリケーションモジュール１８２２〜１８２４の一部は、他のハードウェアモジュール１８８０によって実行可能であってよい。ある特定の実施形態では、メモリ１８２０は、セキュア情報に対する複写または他の不正アクセスを防止するための追加のセキュリティ制御を含んでよいセキュアメモリをさらに含んでよい。
【０１０６】
いくつかの実施形態では、メモリ１８２０は、ロードされるオペレーティングシステム１８２５を含んでよい。オペレーティングシステム１８２５は、アプリケーションモジュール１８２２〜１８２４によって提供される命令の実行を開始する、および／または他のハードウェアモジュール１８８０のみならず、１つまたは複数の無線トランシーバを含んでよい無線通信サブシステム１８３０とのインターフェースを管理するように動作可能であってよい。オペレーティングシステム１８２５は、スレッディング、リソース管理、データ記憶制御、および他の同様の機能性を含むＨＭＤデバイス１８００の構成要素にわたって他の動作を行うように適応されてよい。
【０１０７】
無線通信サブシステム１８３０は、例えば、赤外線通信デバイス、無線通信デバイスおよび／もしくはチップセット（Ｂｌｕｅｔｏｏｔｈ（登録商標）デバイス、米国電気電子技術者協会（ＩＥＥＥ）８０２．１１デバイス、Ｗｉ−Ｆｉデバイス、ＷｉＭａｘデバイス、セルラー通信設備など）、ならびに／または同様の通信インターフェースを含んでよい。ＨＭＤデバイス１８００は、無線通信サブシステム１８３０の一部として、または該システムの任意の部分に結合される別個の構成要素としての無線通信のための１つまたは複数のアンテナ１８３４を含んでよい。所望の機能性に応じて、無線通信サブシステム１８３０は、無線広域ネットワーク（ＷＷＡＮ）、無線ローカルエリアネットワーク（ＷＬＡＮ）、または無線パーソナルエリアネットワーク（ＷＰＡＮ）などの種々のデータネットワークおよび／またはネットワークタイプと通信することを含んでよい、無線基地局装置、および他の無線デバイス、およびアクセスポイントと通信するための別個のトランシーバを含んでよい。ＷＷＡＮは、例えば、ＷｉＭａｘ（ＩＥＥＥ８０２．１６）ネットワークであってよい。ＷＬＡＮは、例えば、ＩＥＥＥ８０２．１１ｘネットワークであってよい。ＷＰＡＮは、例えば、Ｂｌｕｅｔｏｏｔｈネットワーク、ＩＥＥＥ８０２．１５ｘ、または何らかの他のタイプのネットワークであってよい。本明細書に説明される技法は、ＷＷＡＮ、ＷＬＡＮ、および／またはＷＰＡＮの任意の組み合わせに使用されてもよい。無線通信サブシステム１８３０は、データが、ネットワーク、他のコンピュータシステム、および／または本明細書に説明される任意の他のデバイスと交換されることを可能にしてよい。無線通信サブシステム１８３０は、アンテナ１８３４および無線リンク１８３２を使用して、ＨＭＤデバイスの識別子、位置データ、地図、ヒートマップ、写真、またはビデオなどのデータを送信または受信するための手段を含んでよい。無線通信サブシステム１８３０、プロセッサ１８１０、およびメモリ１８２０は共に、本明細書に開示されるいくつかの機能を行うための手段の１つまたは複数の少なくとも一部を含んでよい。例えば、プロセッサ１８１０は、ディスプレイパイプラインを通じて画像データを処理する、および／または混成制御方式を使用してエミッタを駆動する、１つまたは複数のプロセッサを含んでよい。
【０１０８】
ＨＭＤデバイス１８００の実施形態はまた、１つまたは複数のセンサ１８９０を含んでよい。センサ１８９０は、例えば、加速度計、圧力センサ、温度センサ、近接センサ、磁力計、ジャイロスコープ、慣性センサ（例えば、加速度計およびジャイロスコープを組み合わせるモジュール）、環境光センサ、または深さセンサまたは位置センサなど、感覚出力を提供するおよび／または感覚入力を受信するように動作可能な任意の他の同様のモジュールを含んでよい。例えば、いくつかの実装形態では、センサ１８９０は、１つまたは複数の慣性計測装置（ＩＭＵ）および／または１つまたは複数の位置センサを含んでよい。ＩＭＵは、位置センサの１つまたは複数から受信される測定信号に基づいて、ＨＭＤデバイス１８００の初期位置に対するＨＭＤデバイス１８００の推定位置を指示する較正データを生成してよい。位置センサは、ＨＭＤデバイス１８００の動きに応答して１つまたは複数の測定信号を生成してよい。位置センサの例には、１つまたは複数の加速度計、１つまたは複数のジャイロスコープ、１つまたは複数の磁力計、動きを検出する別の適したタイプのセンサ、ＩＭＵのエラー訂正に使用されるあるタイプのセンサ、またはこれらの何らかの組み合わせが挙げられ得るが、これらに限定されない。位置センサは、ＩＭＵの外部に、ＩＭＵの内部に、またはこれらの何らかの組み合わせで位置してよい。少なくとも１つのセンサは検知するための構造化された光パターンを使用してよい。
【０１０９】
ＨＭＤデバイス１８００は、ディスプレイモジュール１８６０を含んでよい。ディスプレイモジュール１８６０は、ニアアイディスプレイであってよく、ＨＭＤデバイス１８００からの画像、ビデオ、およびさまざまな命令などの情報を、ユーザに図で提示してよい。このような情報は、１つまたは複数のアプリケーションモジュール１８２２〜１８２４、仮想現実エンジン１８２６、１つまたは複数の他のハードウェアモジュール１８８０、これらの組み合わせ、または、（例えば、オペレーティングシステム１８２５によって）ユーザに対してグラフィックコンテンツを解釈するための任意の他の適した手段から導出されてよい。ディスプレイモジュール１８６０は、液晶ディスプレイ（ＬＣＤ）技術、（例えば、ＯＬＥＤ、ＩＬＥＤ、ｍＬＥＤ、ＡＭＯＬＥＤ、ＴＯＬＥＤなどを含む）ＬＥＤ技術、発光ポリマーディスプレイ（ＬＰＤ）技術、または何らかの他のディスプレイ技術を使用することができる。ディスプレイモジュール１８６０は、走査ディスプレイを含むことができる。
【０１１０】
ＨＭＤデバイス１８００はユーザ入力／出力モジュール１８７０を含んでよい。ユーザ入力／出力モジュール１８７０は、ユーザが、ＨＭＤデバイス１８００にアクション要求を送ることを可能にしてよい。アクション要求は、特定のアクションを行うための要求であってよい。例えば、アクション要求は、アプリケーションを開始または終了すること、またはアプリケーション内の特定のアクションを行うことであってよい。ユーザ入力／出力モジュール１８７０は、１つまたは複数の入力デバイスを含んでよい。例示の入力デバイスは、タッチスクリーン、タッチパッド、マイクロホン、ボタン、ダイアル、スイッチ、キーボード、マウス、ゲームコントローラ、または、アクション要求を受信し、かつ受信したアクション要求をＨＭＤデバイス１８００に通信するための任意の他の適したデバイスを含み得る。いくつかの実施形態では、ユーザ入力／出力モジュール１８７０は、ＨＭＤデバイス１８００から受信された命令に従ってユーザに触覚フィードバックを提供することができる。例えば、触覚フィードバックは、アクション要求が受信されるまたは実行された時に提供されてよい。
【０１１１】
ＨＭＤデバイス１８００は、例えば、ユーザの目の位置を追跡するために、ユーザの写真またはビデオを撮るために使用可能であるカメラ１８５０を含んでよい。カメラ１８５０はまた、例えば、ＶＲ、ＡＲ、またはＭＲアプリケーションに対して、環境の写真またはビデオを撮るために使用されてよい。カメラ１８５０は、例えば、数百万または数千万の画素を有する相補的金属酸化物半導体（ＣＭＯＳ）画像センサを含んでよい。いくつかの実装形態では、カメラ１８５０は３次元画像を取り込むために使用されてよい２つ以上のカメラを含んでよい。
【０１１２】
いくつかの実施形態では、ＨＭＤデバイス１８００は、複数の他のハードウェアモジュール１８８０を含んでよい。他のハードウェアモジュール１８８０のそれぞれは、ＨＭＤデバイス１８００内の物理モジュールであってよい。ハードウェアモジュール１８８０のいくつかは、具体的な機能を行うように一時的に構成されてよいまたは一時的にアクティブ化されてよい。ハードウェアモジュール１８８０の例には、例えば、オーディオ出力および／または入力モジュール（例えば、マイクロホンまたはスピーカ）、近距離無線通信（ＮＦＣ）モジュール、再充電バッテリ、バッテリ管理システム、有線／無線バッテリ充電システムなどが挙げられ得る。いくつかの実施形態では、ハードウェアモジュール１８８０の１つまたは複数の機能はソフトウェアで実装されてよい。
【０１１３】
いくつかの実施形態では、ＨＭＤデバイス１８００のメモリ１８２０はまた、仮想現実エンジン１８２６を記憶してよい。仮想現実エンジン１８２６は、ＨＭＤデバイス１８００内のアプリケーションを実行し、かつ、さまざまなセンサからのＨＭＤデバイス１８００の、位置情報、加速情報、速度情報、予測される今後の位置、または、これらの何らかの組み合わせを受信してよい。いくつかの実施形態では、仮想現実エンジン１８２６によって受信される情報は、ディスプレイモジュール１８６０に対して信号（例えば、表示命令）を生じさせるために使用されてよい。例えば、受信した情報が、ユーザが左を見ていることを指示する場合、仮想現実エンジン１８２６は、ＨＭＤデバイス１８００が、仮想環境におけるユーザの移動をミラーリングするようにコンテンツを生成してよい。さらに、仮想現実エンジン１８２６は、ユーザ入力／出力モジュール１８７０から受信されたアクション要求に応答してアプリケーション内のアクションを行い、かつフィードバックをユーザに提供してよい。提供されたフィードバックは、可視、可聴、または触覚フィードバックであってよい。いくつかの実装形態では、プロセッサ１８１０は、仮想現実エンジン１８２６を実行することができる１つまたは複数のグラフィックス処理ユニット（ＧＰＵ）を含んでよい。
【０１１４】
さまざまな実装形態では、上述されるハードウェアおよびモジュールは、有線接続または無線接続を使用して互いに通信可能である単一のデバイス上でまたは複数のデバイス上で実装されてよい。例えば、ある特定の実装形態では、ＧＰＵ、仮想現実エンジン１８２６、およびアプリケーション（例えば、追跡アプリケーション）などのいくつかの構成要素またはモジュールは、ヘッドマウントディスプレイデバイスと別個のコンソール上に実装されてよい。ある特定の実装形態では、１つのコンソールは複数のＨＭＤに接続されてよいまたはこれをサポートしてよい。
【０１１５】
代替的な構成では、種々のおよび／または追加の構成要素はＨＭＤデバイス１８００に含まれてよい。同様に、構成要素の１つまたは複数の機能性は、上述されるやり方と異なるやり方で構成要素の間で分散可能である。例えば、いくつかの実施形態では、ＨＭＤデバイス１８００は、ＡＲシステム環境および／またはＭＲ環境などの他のシステム環境を含むように改良されてよい。
【０１１６】
上に開示される方法、システム、およびデバイスは例である。さまざまな実施形態は、必要に応じてさまざまな手順または構成要素を、省略、代用、または追加可能である。例えば、代替的な実施形態では、説明した方法は、説明したものと異なる順序で行われてよい、および／またはさまざまな段階は、追加、省略、および／または組み合わせ可能である。また、ある特定の実施形態に関して説明される特徴は、さまざまな他の実施形態で組み合わせられてよい。実施形態の種々の態様および要素は同様のやり方で組み合わせられてよい。また、技術は発展しているため、要素の多くは、本開示の範囲をこれらの具体的な例に限定しない例である。
【０１１７】
実施形態を十分に理解してもらうために本明細書に具体的詳細を挙げている。しかしながら、実施形態はこれら具体的詳細なく実践可能である。例えば、ある特定の回路、プロセス、システム、構造、および技法は、実施形態を不明瞭にすることを回避するために不必要な詳細なしで示されている。本開示の趣旨および範囲から逸脱することなく、要素の機能および配置においてさまざまな変更がなされてよい。
【０１１８】
また、いくつかの実施形態はフロー図またはブロック図として描写されるプロセスとして説明された。動作は逐次プロセスとして説明されたが、動作の多くは並列にまたは同時に行われてよい。さらに、動作の順序は再編成されてよい。プロセスは図に含まれない追加のステップを有する場合がある。また、方法の実施形態は、ハードウェア、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語、またはこれらの任意の組み合わせによって実装されてよい。ソフトウェア、ファームウェア、ミドルウェア、またはマイクロコードで実装される時、関連しているタスクを行うためのプログラムコードまたはコードセグメントは、記憶媒体などのコンピュータ可読媒体に記憶されてよい。プロセッサは関連しているタスクを行ってよい。
【０１１９】
具体的な要件に従って大きく変化させてもよいことは、当業者には明らかであろう。例えば、カスタマイズされたまたは専用のハードウェアも使用されてよい、および／または特定の要素は、ハードウェア、（アプレットなどのポータブルソフトウェアを含む）ソフトウェア、またはこの両方で実装される場合がある。さらに、ネットワーク入力／出力デバイスなどの他のコンピューティングデバイスへの接続が用いられてよい。
【０１２０】
添付の図を参照すると、メモリを含むことができる構成要素は、非一時的な機械可読媒体を含むことができる。本明細書で使用されるような「機械可読媒体」および「コンピュータ可読媒体」という用語は、機械を具体的なやり方で動作させるデータを提供する際に関与する任意の記憶媒体を指す。以上に提供される実施形態において、さまざまな機械可読媒体は、命令／コードを処理ユニットおよび／または実行するための他のデバイスに提供する際に関与し得る。さらにまたは代替的に、機械可読媒体は、このような命令／コードを記憶するおよび／または伝えるために使用され得る。多くの実装形態では、コンピュータ可読媒体は物理記憶媒体および／または有形記憶媒体である。このような媒体は、不揮発性媒体、揮発性媒体、および伝送媒体を含むがこれらに限定されない多くの形を成してよい。コンピュータ可読媒体の一般的な形態は、例えば、コンパクトディスク（ＣＤ）もしくはデジタル多用途ディスク（ＤＶＤ）などの磁気媒体および／または光媒体、パンチカード、紙テープ、穴のパターンを有する任意の他の物理媒体、ＲＡＭ、プログラム可能読み出し専用メモリ（ＰＲＯＭ）、消去可能プログラム可能読み出し専用メモリ（ＥＰＲＯＭ）、フラッシュＥＰＲＯＭ、任意の他のメモリチップもしくはカートリッジ、以降で説明されるような搬送波、または、コンピュータが命令および／またはコードを読み出すことができる任意の他の媒体を含む。コンピュータプログラム製品は、手順、関数、サブプログラム、プログラム、ルーチン、アプリケーション、サブルーチン、モジュール、ソフトウェアパッケージ、クラス、または、命令、データ構造、またはプログラム文の任意の組み合わせを表すことができるコードおよび／または機械実行可能命令を含んでよい。
【０１２１】
本明細書に説明されるメッセージを通信するために使用される情報および信号がさまざまな種々の技術および技法のいずれかを使用して表され得ることを、当業者は理解するであろう。例えば、上記の説明全体を通して言及され得る、データ、命令、コマンド、情報、信号、ビットおよびシンボルは、電圧、電流、電磁波、磁場もしくは磁性粒子、光場もしくは光学粒子、またはこれらの任意の組み合わせによって表され得る。
【０１２２】
本明細書で使用されるような用語、「および（ａｎｄ）」および「または（ｏｒ）」は、このような用語が使用される文脈に少なくとも部分的に左右されることも予想されるさまざまな意味を含み得る。典型的には、Ａ、Ｂ、また、Ｃのようなリストを関連付けるために使用される場合の「または（ｏｒ）」は、本明細書において排他的な意味で使用されるＡ、Ｂ、またはＣと共に、本明細書において包含的な意味で使用されるＡ、Ｂ、およびＣを意味することが意図されている。さらに、本明細書で使用されるような「１つまたは複数の」という用語は、単数形の任意の特徴、構造、または特性を説明するために使用され得る、または、特徴、構造、または特性の何らかの組み合わせを説明するために使用され得る。さらに、Ａ、Ｂ、または、Ｃのようなリストを関連付けるために使用される場合の「少なくとも１つの」という用語は、Ａ、ＡＢ、ＡＣ、ＢＣ、ＡＡ、ＡＢＣ、ＡＡＢ、ＡＡＢＢＣＣＣなどのようなＡ、Ｂ、および／またはＣの任意の組み合わせを意味するように解釈可能である。
【０１２３】
さらに、ある特定の実施形態がハードウェアおよびソフトウェアの特定の組み合わせを使用して説明されているが、ハードウェアおよびソフトウェアの他の組み合わせも可能であることは認識されるべきである。ある特定の実施形態は、ハードウェアのみで、またはソフトウェアのみで、またはこれらの組み合わせを使用して実装されてよい。１つの実施形態では、ソフトウェアは、本開示に説明されるステップ、動作、またはプロセスのいずれかまたはすべてを行うために１つまたは複数のプロセッサによって実行可能なコンピュータプログラムコードまたは命令を含有するコンピュータプログラム製品で実装されてよく、ここで、コンピュータプログラムは非一時的なコンピュータ可読媒体上に記憶されてよい。本明細書に説明されるさまざまなプロセスは、同じプロセッサ上に、または種々のプロセッサで実装可能である。
【０１２４】
デバイス、システム、構成要素、またはモジュールがある特定の動作または機能を行うように構成されるとして説明される場合、このような構成は、例えば、動作を行うように電子回路を設計することによって、コンピュータ命令またはコードを実行するなどによって動作を行うための（マイクロプロセッサなどの）プログラム可能電子回路、または非一時的なメモリ媒体上に記憶されるコードまたは命令を実行するようにプログラミングされるプロセッサもしくはコアをプログラミングすることによって、またはこれらの任意の組み合わせによって、成し遂げられ得る。プロセスは、プロセス間通信のための従来の技法を含むがこれに限定されないさまざまな技法を使用して通信でき、異なるプロセス対が異なる技法を使用してよい、または、同じプロセス対がその時々で異なる技術を使用してよい。
【０１２５】
本明細書および図面は、それに応じて、限定的意味ではなく例示的意味でみなされるべきである。しかしながら、特許請求の範囲に示されるようなより広範な趣旨および範囲から逸脱することなく、追加、代用、削除、ならびに他の改良および変更がなされてよいことは明らかであろう。さまざまな改良および等価物は以下の特許請求の範囲内にあるとする。
【図１】
2021523393.tif 000004
【図２】
2021523393.tif 000005
【図３】
2021523393.tif 000006
【図４】
2021523393.tif 000007
【図５】
2021523393.tif 000008
【図６】
2021523393.tif 000009
【図７】
2021523393.tif 000010
【図８】
2021523393.tif 000011
【図９】
2021523393.tif 000012
【図１０】
2021523393.tif 000013
【図１１】
2021523393.tif 000014
【図１２】
2021523393.tif 000015
【図１３】
2021523393.tif 000016
【図１４】
2021523393.tif 000017
【図１５】
2021523393.tif 000018
【図１６】
2021523393.tif 000019
【図１７】
2021523393.tif 000020
【図１８】
2021523393.tif 000021
【国際調査報告】
2021523393.tif 000022
2021523393.tif 000023
2021523393.tif 000024