(57)【要約】  本発明は、信号を捕捉し処理するための測定回路３に関し、ここではＮ個の第１の信号Ｓ１．１からＳ１．Ｎ及び同数Ｎ個の第２の信号が提供され、測定回路３は第１の信号Ｓ１．１からＳ１．Ｎ及び第２の信号Ｓ２．１からＳ２．Ｎから少なくとも１つの差分信号Ｄ．１からＤ．Ｎを生成するのに適しており、１つの第１の信号Ｓ１．１からＳ１．Ｎが１つの打ち消される第２の信号Ｓ２．１からＳ２．Ｎに対応し、第１の信号Ｓ１．１からＳ１．Ｎの数Ｎが少なくとも２つであり、測定回路３が第１の信号Ｓ１．１からＳ１．Ｎの数に対応する数の信号入力部３６を有し、測定回路３がさらなる信号入力部３６を有し、第１の信号Ｓ１．１からＳ１．Ｎが測定回路３により個々に捕捉され得、第２の信号和Ｓ２と呼ばれる第２の信号Ｓ２．１からＳ２．Ｎの和Ｓ２が捕捉され得る。
2021530706.tif 000002
【特許請求の範囲】
【請求項１】
信号を記録し処理するための測定回路（３）であって、ある数（Ｎ）の第１の信号（Ｓ１．１からＳ１．Ｎ）及び同じ数（Ｎ）の第２の信号が提供され、前記測定回路（３）が第１の信号（Ｓ１．１からＳ１．Ｎ）及び第２の信号（Ｓ２．１からＳ２．Ｎ）から少なくとも１つの差分信号（Ｄ．１からＤ．Ｎ）を生成することに適合され、前記第１の信号（Ｓ１．１からＳ１．Ｎ）の各々が１つの打ち消される第２の信号（Ｓ２．１からＳ２．Ｎ）に対応する、測定回路（３）において、第１の信号（Ｓ１．１からＳ１．Ｎ）の前記数（Ｎ）が少なくとも２つであり、前記測定回路（３）が第１の信号（Ｓ１．１からＳ１．Ｎ）の前記数に対応する数の信号入力部（３６）を備え、前記測定回路（３）がさらなる信号入力部（３６）を備え、前記第１の信号（Ｓ１．１からＳ１．Ｎ）が前記測定回路（３）により個別に記録され得ることと、前記第２の信号（Ｓ２．１からＳ２．Ｎ）の和（Ｓ２）、いわゆる第２の信号和（Ｓ２）が記録され得ることとを特徴とする、測定回路（３）。
【請求項２】
前記測定回路（３）が、第１の信号和（Ｓ１）を得るために前記記録された第１の信号（Ｓ１．１からＳ１．Ｎ）の和を計算するように構成されることと、前記測定回路（３）が、前記第１の信号和（Ｓ１）と前記記録された第２の信号和（Ｓ２）とを合計して干渉信号（Ｓｔ）として結果を提供することに適合されることとを特徴とする、請求項１に記載の測定回路（３）。
【請求項３】
前記測定回路（３）が、前記記録された第１の信号（Ｓ１．１からＳ１．Ｎ）及び前記記録された第２の信号和（Ｓ２）から前記干渉信号の割合をそれぞれ減算することと、干渉を補正した第１の信号（Ｓｂ１．１からＳｂ１．Ｎ）及び干渉を補正した第２の信号和（Ｓｂ２）を提供することとを行うように構成されることを特徴とする、請求項２に記載の測定回路（３）。
【請求項４】
前記測定回路（３）が、前記記録された第１の信号（Ｓ１．１からＳ１．Ｎ）及び前記記録された第２の信号和（Ｓ２）から少なくとも１つの差分信号（Ｄ１からＤＮ）を計算し提供するように構成され、前記測定回路（３）が、少なくとも１つの干渉を補正した差分信号（Ｄｂ．１からＤｂ．Ｎ）を計算し提供するように構成されることと、前記干渉を補正した差分信号（Ｄｂ．１からＤｂ．Ｎ）が、前記差分信号（Ｄ．１からＤ．Ｎ）と割合的な干渉信号（Ｓｔ）との間の差であり、前記干渉信号（Ｓｔ）の前記割合が前記測定回路（３）の信号入力部（３６）の前記数（Ｎ）により与えられることとを特徴とする、請求項３に記載の測定回路（３）。
【請求項５】
前記測定回路（３）が、３つの提供される第１の信号（Ｓ１．１からＳ１．３）及び前記提供される第２の信号和（Ｓ２）から３つの差分信号（Ｄ．１からＤ．３）を生成するように構成され、前記測定回路（３）が、３つの提供される第１の信号（Ｓ１．１からＳ１．３）及び前記提供される第２の信号和（Ｓ２）から前記干渉信号（Ｓｔ）を生成するように構成されることと、前記測定回路（３）が、３つの干渉を補正した差分信号（Ｄｂ．１からＤｂ．３）を計算し提供するように構成されることとを特徴とする、請求項２から４までのいずれか一項に記載の測定回路（３）。
【請求項６】
請求項２から５までのいずれか一項に記載の測定回路（３）及びトランスデューサ（１）並びに前記測定回路（３）とトランスデューサ（１）とを接続するケーブル（２）から構成される測定デバイス（１２３）であって、前記トランスデューサ（１）がある数（Ｎ）のトランスデューサ素子（１０）を備え、トランスデューサ素子（１０）が第１の信号（Ｓ１．１からＳ１．Ｎ）及び第２の信号（Ｓ２．１からＳ２．Ｎ）を提供し、前記トランスデューサ素子（１０）の前記第１の信号（Ｓ１．１からＳ１．Ｎ）が前記トランスデューサ素子（１０）の負の第２の信号（Ｓ２．１からＳ２．Ｎ）に等しく、前記トランスデューサ素子（１０）の前記第１の信号（Ｓ１．ｎ）及び前記第２の信号（Ｓ２．ｎ）が前記トランスデューサ素子（１０）の第１の接点（１２）及び第２の接点（１３）に存在する、測定デバイス（１２３）において、前記第２の信号（Ｓ２．１からＳ２．Ｎ）が第２の信号和（Ｓ２）を得るために加算的に統合されることと、前記第１の信号（Ｓ１．１からＳ１．Ｎ）及び前記第２の信号和が、前記測定回路（３）の前記信号入力部（３６）に提供されることとを特徴とする、測定デバイス（１２３）。
【請求項７】
前記トランスデューサ（１）の内部での前記第２の信号（Ｓ２．１からＳ２．Ｎ）の前記加算的な統合が、前記第２の接点（１３）の及びそれらの間の加算器（１１）により実行されることを特徴とする、請求項６に記載の測定デバイス（１２３）。
【請求項８】
前記第２の信号の前記加算的な統合が、前記ケーブル（２）の内部で実行されることと、導線（２１）が、前記トランスデューサの側の前記ケーブル（２）のプラグの内部の加算器（１１）により相互に接続され、前記導線（２１）が導電性の方式で前記第２の接点（１３）に接続されることを特徴とする、請求項６に記載の測定デバイス（１２３）。
【請求項９】
干渉信号（Ｓｔ）の大きさが、前記ケーブル（２）への又は前記トランスデューサ（１）への干渉の入力に対応することを特徴とする、請求項６から８までのいずれか一項に記載の測定デバイス（１２３）。
【請求項１０】
前記トランスデューサ（１）が、電流又は電圧又は電荷の形態で前記第１の信号（Ｓ１．１からＳ１．Ｎ）及び前記第２の信号（Ｓ２．１からＳ２．Ｎ）を提供することを特徴とする、請求項６から９までのいずれか一項に記載の測定デバイス（１２３）。
【請求項１１】
前記トランスデューサ（１）が、少なくとも１つの物理的変数を検出することと、物理的変数が空間方向の加速度又は一方向の力又は圧力又はマス・フローであることとを特徴とする、請求項６から１０までのいずれか一項に記載の測定デバイス（１２３）。
【請求項１２】
少なくとも１つのトランスデューサ素子（１０）が、検出しようとする物理的変数に敏感であることと、少なくとも１つのトランスデューサ素子（１０）が、ピエゾ電気トランスデューサ素子（１０）であることとを特徴とする、請求項６から１１までのいずれか一項に記載の測定デバイス（１２３）。
【請求項１３】
干渉のない方式で少なくとも２つの測定された変数を検出するための方法において、前記測定された変数が第１の信号（Ｓ１．１からＳ１．Ｎ）及び第２の信号（Ｓ２．１からＳ２．Ｎ）の形態で検出され、前記第１の信号（Ｓ１．１からＳ１．Ｎ）及び前記第２の信号（Ｓ２．１からＳ２．Ｎ）が互いに対して反転され、前記測定された変数の前記第１の信号（Ｓ１．１からＳ１．Ｎ）が個々に記録され、前記第２の信号（Ｓ２．１からＳ２．Ｎ）の和が第２の信号和（Ｓ２）として記録され、前記記録された第１の信号（Ｓ１．１からＳ１．Ｎ）が第１の信号和（Ｓ１）を与えるために合計され、前記第１の信号和（１）と前記記録された第２の信号和（Ｓ２）との和が干渉信号（Ｓｔ）を与えることと、前記干渉信号（Ｓｔ）が前記第１の信号（Ｓ１．１からＳ１．Ｎ）及び前記第２の信号（Ｓ２．１からＳ２．Ｎ）の外部電磁干渉に対応すること又は前記干渉信号（Ｓｔ）が前記第１の信号（Ｓ１．１からＳ１．Ｎ）及び前記第２の信号和（Ｓ２）の外部電磁干渉に対応することとを特徴とする、方法。
【請求項１４】
前記干渉信号（Ｓｔ）が少なくとも１つの第１の信号（Ｓ１．１からＳ１．Ｎ）から割合的に減算され、結果が干渉を補正した第１の信号（Ｓｂ１．１からＳｂ１．Ｎ）であることと、前記干渉信号（Ｓｔ）が前記第２の信号和（Ｓ２）から減算され、結果が干渉を補正した第２の信号和（Ｓｂ２）であることとを特徴とする、請求項１３に記載の方法。
【請求項１５】
少なくとも１つの差分信号（Ｄ．１からＤ．Ｎ）が前記記録された第２の信号和（Ｓ２）及び前記記録された第１の信号（Ｓ１．１からＳ１．Ｎ）から計算され、前記差分信号（Ｄ．１からＤ．Ｎ）が測定された変数に関係する前記第１の信号（Ｓ１．１からＳ１．Ｎ）と前記第２の信号（Ｓ２．１からＳ２．Ｎ）との間の差に対応し、前記干渉信号（Ｓｔ）が前記差分信号（Ｄ．１からＤ．Ｎ）から割合的に減算され、これにより存在する干渉信号（Ｓｔ）が少なくとも１つの差分信号（Ｄ．１からＤ．Ｎ）から除かれることとを特徴とする、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、独立請求項のプリアンブルの規定による、信号を記録し処理するための測定回路、並びに測定回路及びトランスデューサ、及び前記測定回路とトランスデューサとを接続するケーブルから構成される測定デバイスに関する。
【背景技術】
【０００２】
信号を記録し差分信号を処理するための測定回路が、特に計測学から知られている。このような測定回路は、例えば、トランスデューサの信号を記録する。トランスデューサは、いわゆる入力変数である少なくとも１つの物理的変数を検出し、いわゆる出力変数である少なくとも１つの物理的変数を出力する。出力変数は、例えば、電圧、電流、又は電荷である。この出力変数は、ケーブルを介して測定回路へ送信され、その目的のために前記ケーブルは各々が信号を伝達する少なくとも２つの導線を含む。この点で関心のあるものは、通常、２つの導線同士の間の電位の差などの２つの導線の信号同士の間の差であり、このケースでは差が電圧の形態で決定される。しかしながら、電場、磁場又は電磁場が、生じることがあり、これらの信号と干渉することがある。データ・シート９００１ａ＿０００−１０５ｄ−０５．１８に記載されたＫｉｓｔｌｅｒ  １成分力センサ・タイプ９００１Ａなどの１つの物理的変数を記録するトランスデューサが知られている。加えて、３つの力を記録する、データ・シート９０４７Ｃ＿０００−５９２ｄ−０４．０７に記載されたＫｉｓｔｌｅｒからのタイプ９０４７Ｃなどの複数の物理的変数を記録するトランスデューサが入手可能である。さらにその上、データ・シート９１３９ＡＡ＿００３−１９８ｄ−０６．１５に記載されたＫｉｓｔｌｅｒからの多成分動力計タイプ９１３９ＡＡなどの、さらに多くの物理的変数を記録するトランスデューサが知られている。
【０００３】
干渉を検出するための測定回路が、ＥＰ０９８７５５４Ｂ１から知られている。ＥＰ０９８７５５Ｂ１は、送信ケーブルにより測定回路に接続されたトランスデューサを備える測定回路を開示し、前記トランスデューサが対称的に接続され、前記測定回路が誤差信号を提供するためにトランスデューサの端子における信号値の和を計算し、トランスデューサの端子における信号値間の差を計算する。
【０００４】
さらにその上、ＥＰ０９８７５５１Ｂ１は、トランスデューサ及び／又は回路の他の部分における誤差及び干渉効果を検出するためにトランスデューサの端子に提供される補助信号の形態での人工的な干渉を課すための手段を記述する。
【０００５】
しかしながら、固有の欠点は、人工的に生成した干渉が診断目的のために検出されるとはいえ、記録された差分信号は、システムの外部からの干渉によりやはり変造されている可能性があるということである。加えて、ＥＰ０９８７５５１Ｂ１の主題は、ケーブルの２つの信号導線を介して測定回路へ記録された信号を送信する１つだけのトランスデューサ素子を有するトランスデューサに適用可能であるに過ぎない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】ＥＰ０９８７５５４Ｂ１
【特許文献２】ＥＰ０９８７５５Ｂ１
【特許文献３】ＥＰ０９８７５５１Ｂ１
【発明の概要】
【発明が解決しようとする課題】
【０００７】
２つ未満の信号入力部がトランスデューサのトランスデューサ素子当たりに存在するように信号入力部の数を減少させることによって、信号を記録し信号を差分信号へと処理するための測定回路のコストを削減することが本発明の第１の目的であり、ここでは、トランスデューサが少なくとも２つのトランスデューサ素子を備える。
【０００８】
トランスデューサ素子の信号を記録すること及び外部干渉の信号への影響を最小にすることが本発明の別の目的である。
【課題を解決するための手段】
【０００９】
これらの目的のうちの少なくとも１つが、独立請求項の特徴により実現される。
【００１０】
本発明は、信号を記録し処理するための測定回路に関し、ここでは、ある数の第１の信号及び同じ数の第２の信号が提供され、上記測定回路が第１の信号及び第２の信号から少なくとも１つの差分信号を生成することに適合され、各々の第１の信号が１つの打ち消される第２の信号に対応し、第１の信号の上記数が少なくとも２つであり、上記測定回路が第１の信号の数に対応する数の信号入力部を備え、上記測定回路がさらなる信号入力部を備え、上記第１の信号が上記測定回路により個別に記録され、上記第２の信号の和、いわゆる第２の信号和が記録される。
【００１１】
トランスデューサは、一般に、この入力変数に対して敏感であるトランスデューサ内に配置されたトランスデューサ素子を用いて少なくとも１つの入力変数を検出する。トランスデューサ素子は、通常、２つの接点を備え、その各々が信号を含む。これは、対称的な信号送信として当業者には知られている。出力変数の決定を、２つの信号を決定することにより行うことができる。したがって、電圧が出力変数であるケースでは、これは、接点同士の電位の差を決定することによって決定される。電荷又は電流出力変数を決定するための方法は、当業者には良く知られている。これゆえ、出力変数はまた、差分信号と呼ばれる。
【００１２】
通常、接点同士は、トランスデューサに配置されたプラグ・コネクタに導電性の方式で接続される。コネクタのそれぞれの相手方を含むケーブルは、測定回路へ信号を送信する。或いは、トランスデューサに関連するケーブルを、接点に直接接続することもできる。
【００１３】
トランスデューサ素子の２つの信号が互いに対して打ち消される基準値が存在するときには、トランスデューサ素子は、対称的に接続される。入力変数の変動は、第１の信号と第２の信号の互いに逆方向の変動をもたらす。基準値は、入力変数の信号の絶対値の変化とは無関係である。基準値は、時間とともに変化してもよい。
【００１４】
多くの場合に、基準値は、基準電位である。明確化のために、基準値は、以下の記述ではゼロであると仮定される。したがって、基準電位は、グランド電位に等しい。しかしながら、ゼロとは異なる基準値を使用することも可能である。
【００１５】
本発明による測定回路に対して信号を提供することに適しているトランスデューサは、少なくとも２つのトランスデューサ素子を備え、各々がそれぞれの第１の信号及び第２の信号を有する第１の接点及び第２の接点を有する。トランスデューサ素子の第２の接点同士は、それらの信号が加算されるような方法で常に統合される。第２の信号のこの和は、第２の信号和と呼ばれ、測定回路の信号入力部へ送信される。複数の第１の接点に対応する信号は、測定回路の別々の信号入力部へ送信される。このことが、すべての第１の信号及びすべての第２の信号を個別に記録する測定用回路と比較して信号入力部の数を減少させる。各々の信号入力部が測定回路の内部で別々の信号検出を必要とするので、測定回路を製造するためのコストが削減される。その上、必要とされる構成要素の数が減少するという理由で、測定用回路はより堅固でもある。加えて、測定回路へ信号を送信するケーブルの製造は、より少ない数の導線しか必要としないので、よりコスト効率が良くなる。
【００１６】
信号を提供すること又は提供される信号は、提供される信号をさらなる使用のために、例えば、電子的な処理のために提供することを意味することと理解される。信号を提供することはまた、電子データ・メモリ内に信号を記憶し、このデータ・メモリから信号をロードする能力を含む。信号を提供することはまた、ディスプレイ上に信号を表示することを含む。以下では、提供される信号は、通常アナログ信号である。しかしながら、当業者なら、ディジタル信号を使用して以下の記述を実行に移すこともできる。
【００１７】
トランスデューサ素子の第１の信号と第２の信号との差分信号を、信号入力部に提供される信号を使用して算術素子を用いて測定回路によって計算することができ、前記信号は第２の信号和及び個々の第１の信号である。算術素子は、加算、減算、除算又は乗算を用いて複数の信号を互いに関係付けること、及び結果を提供することに適合される。
【００１８】
トランスデューサ素子の差分信号に加えて、測定回路はまた、干渉信号を計算することに適合される。干渉信号は、記録された入力変数の変動に起因するのではなく、干渉に起因する信号の変化である。干渉は、例えば、電場若しくは磁場又は電磁場の発生である。干渉が存在する空間領域内にトランスデューサ又はケーブルが設置される場合には、実質的に同一の位相位置を有する干渉信号が、トランスデューサ素子の第１の接点及び第２の接点などのトランスデューサの導電性の構成要素内に又はケーブルの導線内に生じるだろう。これは、当業者にはコモン・モード干渉として知られている。通常、干渉は、外部発生源に由来する。
【００１９】
干渉信号の大きさは、ケーブルへの又はトランスデューサへの干渉の入力に対応する。
【００２０】
測定回路による干渉信号の検出では、加算器は、第１の信号和を得るために提供される第１の信号の和を最初に計算する。加算器は、２つの信号を合計し、和を提供することに適合された素子である。その後で、加算器は、第１の信号和と提供される第２の信号和との和を計算し、これが干渉信号を与える。干渉が存在しない場合には、干渉信号はゼロであるだろう。ゼロとは異なる干渉信号は、検出した干渉信号を用いて定量化することができる干渉があることを示す。
【００２１】
基準電位がゼロとは異なる場合には、干渉信号は、干渉が存在しなくてもやはりゼロとは異なるだろう。干渉がないケースでは、干渉信号は、干渉電位に記録された信号の数を掛けたものに等しい。明確化の理由で、基準電位は、ゼロであり、これゆえ以下の説明ではグランド電位に等しいと仮定される。しかしながら、本発明を実行する際に、ゼロとは異なる基準電位を使用することもまた可能である。基準電位が知られているので、下記に述べる数式を、それに応じて容易に適合させることができる。
【００２２】
測定回路の入力信号への干渉の影響は、実質的に同じであり、干渉が算術素子を用いて提供される第１の信号及び提供される第２の信号和から実質的に除かれ得る。
【００２３】
測定回路は、本質的に干渉のない差分信号をもたらすために検出した干渉を除くことによりトランスデューサ素子の差分信号を計算する。
【００２４】
トランスデューサ、ケーブル及び測定回路の配列が、測定デバイスである。
【００２５】
以下では、本発明が、例として図を参照して説明される。
【図面の簡単な説明】
【００２６】
【図１】Ｎ個の第１の信号用の測定回路の実施例の部分概要図である。
【図２】図１の測定回路、ケーブル及びトランスデューサを備える測定デバイスの実施例の部分概要図である。
【図３】２つの第１の信号用の測定回路の実施例の部分概要図である。
【図４】３つの第１の信号用の測定回路の実施例の部分概要図である。
【図５】図１の測定回路、ケーブル及びトランスデューサを備える測定デバイスの実施例の部分概要図である。
【図６】図１の測定回路、ケーブル及びトランスデューサを備える測定デバイスの実施例の部分概要図である。
【図７】図１の測定回路、ケーブル及びトランスデューサを備える測定デバイスの実施例の部分概要図である。
【図８】両者とも信号入力部にもたらされたような干渉信号が重ねられた、第１の信号のうちの３つの第１の信号を有する実例及び第２の信号和の概要図である。
【図９】両者とも干渉信号が重ねられた、第１の信号のうちの３つの第１の信号を有する実例及び第２の信号和、第１の信号和及び測定回路の内部の検出された干渉信号の概要図である。
【図１０】両者とも干渉信号が重ねられた、第１の信号のうちの３つの第１の信号を有する実例及び第２の信号和、第１の信号和、検出された干渉信号、差分信号、及び干渉を補正した差分信号の概要図である。
【発明を実施するための形態】
【００２７】
図１は、Ｎ個の信号入力部３６及び追加の信号入力部３６を備える測定回路３の部分概要図を示す。信号入力部３６は、Ｎ個の第１の信号Ｓ１．１からＳ１．Ｎを記録し提供するように、及び第２の信号Ｓ２．１からＳ２．Ｎの和Ｓ２を記録し提供するように構成され、ここでは数Ｎは１よりも大きい自然数である。
【数１】
2021530706.tif 000003
【００２８】
第１の信号Ｓ１．１からＳ１．Ｎ及び第２の信号Ｓ２．１からＳ２．Ｎに関して、第１の信号Ｓ１．１からＳ１．Ｎは、干渉のないケースでは信号の各々の値について第２の信号Ｓ２．１からＳ２．Ｎの負の値に対応する：
Ｓ１．ｎ＝−Ｓ２．ｎ  ∀ｎ∈［１，Ｎ］
【００２９】
第１の信号Ｓ１．１からＳ１．Ｎの変動は、第２の信号Ｓ２．１からＳ２．Ｎの等しいが反対の変動を伴う。
【００３０】
考えられるケースでは、第１の信号及び第２の信号が互いに打ち消される基準電位は、ゼロに等しい。ゼロとは異なる基準電位のケースでは、上記の式及び下記の式を適宜適合させなければならない。
【００３１】
第１の信号Ｓ１．１からＳ１．Ｎ及び第２の信号Ｓ２．１からＳ２．Ｎの和Ｓ２は、測定回路３の信号入力部３６へ導線２１により各々送信される。
【００３２】
図３は、３つの信号入力部を備える測定回路を例示的に示し、これゆえ２つの第１の信号Ｓ１．１及びＳ１．２並びに第２の信号和Ｓ２を記録することに適合される。
【００３３】
図４は、４つの信号入力部を備える測定回路を例示的に示し、これゆえ３つの第１の信号Ｓ１．１からＳ１．３並びに第２の信号和Ｓ２を記録することに適合される。
【００３４】
干渉のケースでは、この干渉は、提供される第１の信号Ｓ１．１からＳ１．Ｎ及び提供される第２の信号和Ｓ２の各々に等しい大きさとなるように影響を及ぼし、前記干渉は同相である。これゆえ、図８に概略的に示したように、測定回路３の各々の信号入力部３６において、干渉により引き起こされた干渉信号Ｓｔの割合が、それぞれ、第１の信号Ｓ１．１からＳ２．Ｎ又は第２の信号和Ｓ２上に加算的に重ねられることになる。重ねられる干渉信号Ｓｔの割合１／（Ｎ＋１）は、測定回路３の信号入力部３６の数により与えられる。
【００３５】
重ねられた割合的な干渉信号Ｓｔ／（Ｎ＋１）を有する第１の信号Ｓ１．１からＳ１．Ｎが、測定回路３内部で合計され、図９に示したように、結果が第１の信号和Ｓ１として提供される。
【数２】
2021530706.tif 000004
【００３６】
干渉信号Ｓｔを、第１の信号和Ｓ１と第２の信号和Ｓ２とを合計することにより決定することができ、ここでは、第２の信号和Ｓ２が割合的な干渉信号Ｓｔ／（Ｎ＋１）によりさらに重ねられる。これゆえ、第２の信号和Ｓ２は、理想的な干渉のない第２の信号和Ｓ２’及び干渉信号Ｓｔ／（Ｎ＋１）により与えられる。
【数３】
2021530706.tif 000005
【００３７】
したがって、干渉信号Ｓｔは、
【数４】
2021530706.tif 000006
により決定される。
【００３８】
このように、総計の干渉信号Ｓｔを、それぞれの重ねられた割合的な干渉信号Ｓｔ／（Ｎ＋１）とともに信号入力部３６に提供される第１の信号Ｓ１．１からＳ１．Ｎ及び第２の信号和Ｓ２から決定することができる。干渉信号が、図９に例示的に示される。
【００３９】
干渉信号が知られると、干渉信号のそれぞれの割合を、算術素子内で、信号入力部３６に提供される第１の信号Ｓ１．１からＳ１．Ｎ及び第２の信号和Ｓ２から単純に減算することができる。得られる、干渉を補正した第１の信号Ｓｂ１．１からＳｂ１．Ｎ及び干渉を補正した第２の信号和Ｓｂ２が図１から図７に示される。
【００４０】
第１の信号和Ｓ１を得るために第１の信号Ｓ１．１からＳ１．Ｎを合計することは、加算器３１を用いて行われる。加算器３１は、測定回路３内に配置される。同様に、第１の信号和Ｓ１と第２の信号和Ｓ２とを合計することもまた、加算器３１を用いて行われる。２つ以上の信号を加算する構成要素は、電気工学の分野の当業者には知られている。したがって、ディジタル信号を合計することは、例えば、マイクロプロセッサを用いて実行される。アナログ信号を合計することは、最も単純なケースでは、例えば、電荷又は電流に関して、２つの導線の間の導電性接続を用いて実行される。
【００４１】
第１の信号Ｓ１．１からＳ１．Ｎと第２の信号Ｓ２．１からＳ２．Ｎとの差分信号Ｄ．１からＤ．Ｎは、提供される第１の信号Ｓ１．１からＳ１．Ｎ及び第２の信号和Ｓ２から計算される。この目的のために、ｋを１以上Ｎ以下の範囲内として、第１の信号Ｓ１．ｋを除く、差分信号Ｄ．１からＤ．Ｎを計算しようとするすべての第１の信号が、第２の信号和Ｓ２に加算される。さらに、第１の信号Ｓ１．１からＳ１．Ｎ及び第２の信号和Ｓ２の上にそれぞれ重ねられたものは、依然として割合的な干渉信号Ｓｔ／（Ｎ＋１）である。
【数５】
2021530706.tif 000007
【００４２】
その後で、ｋ１を１からＮとして、第１の信号Ｓ１．ｋからの差が計算される。
【数６】
2021530706.tif 000008
【００４３】
差分信号Ｄ．１からＤ．Ｎの知られている割合（Ｎ−１）／（Ｎ＋１）は、干渉信号Ｓｔから構成される。この割合は知られており、干渉信号Ｓｔは、差分信号Ｄ．１からＤ．Ｎから干渉Ｓｔの割合を除くことにより、差分信号Ｄ．１からＤ．Ｎを補正することができるように、既に決定されている。
【数７】
2021530706.tif 000009
ｋは１以上Ｎ以下の範囲内である。
【００４４】
干渉を補正した差分信号Ｄｂ．１からＤｂ．Ｎには、信号に影響を及ぼした干渉信号Ｓｔがない。その後で、干渉を補正した差分信号Ｄｂ．１からＤｂ．Ｎを、すべての第１の信号Ｓ１．１からＳ１．Ｎについて決定することができる。差分信号Ｄ．１からＤ．Ｎ及び干渉を補正した差分信号Ｄｂ．１からＤｂ．Ｎが、図１０に例示的に示される。
【００４５】
１つの実施例では、測定回路３は、各々の第１の信号Ｓ１．１からＳ１．Ｎ並びに第２の信号の和Ｓ２をディジタル化するアナログ−ディジタル変換器を含む。第１の信号Ｓ１．１からＳ１．Ｎ又は第２の信号Ｓ２．１からＳ２．Ｎという用語は、信号が測定回路３内にアナログの形態で存在するかディジタルの形態で存在するかとは無関係である。測定回路３の内部の演算を、ディジタル信号処理かアナログ信号処理かのいずれかにより実行することができる。したがって、２つの信号を加算することに適合された加算器３１は、マイクロプロセッサによるか適切なアナログ回路によるかのいずれかで実現される。同様に、加算、減算、除算又は乗算を用いて複数の信号を互いに関係付ける算術素子３３は、マイクロプロセッサによるか適切なアナログ回路によるかのいずれかで実現される。
【００４６】
１つの実施例では、各々の信号入力部３６は、それぞれの増幅器３２に導電性の方式で接続され、前記増幅器３２が、図１から図４に示したように測定回路３の内部に配置される。増幅器３２は、少なくとも２つの信号入力部を備え、そのうちの第１のものは導電性の方式で測定回路３の信号入力部３６に接続される。増幅器３２の第２の信号入力部は、基準電位３４に接続される。１つの実施例では、増幅器３２はまた、アナログ−ディジタル変換器を含んでもよい。信号入力部３６に近接する増幅器３２の配置は、増幅した信号が干渉を受けにくいため測定回路３の内部でのさらなる信号処理のために有利である。
【００４７】
１つの実施例では、増幅器３２は、第１の信号Ｓ１．１からＳ１．Ｎ及び第２の信号和Ｓ２の物理的変数を別の物理的変数へと変換する。したがって、例えば、電荷である第１の信号Ｓ１．１からＳ１．Ｎ及び第２の信号和Ｓ２に関して、増幅器は、前記電荷を電圧又は電流へと好ましくは変換する。この電圧又は電流は、物理的変数とは無関係にそれぞれ第１の信号Ｓ１．１からＳ１．Ｎ又は第２の信号和Ｓ２と依然として呼ばれる。第１の信号Ｓ１．１からＳ１．Ｎ又は第２の信号和Ｓ２という用語は、第１の信号若しくは第２の信号和がこれにより表される物理的変数又は第１の信号Ｓ１．１からＳ１．Ｎ若しくは第２の信号和Ｓ２を測定回路３の内部でそれへと変換できる物理的変数とは無関係である。
【００４８】
１つの実施例では、図５から図７に示したように、第１の信号Ｓ１．１からＳ１．Ｎ及び第２の信号和Ｓ２の性質のために、測定回路３において増幅器３２が必要ない。
【００４９】
有利なことには、測定回路３は、適切なトランスデューサ１並びにトランスデューサ１と測定回路３とを接続するケーブル２とともに使用される。トランスデューサ１、ケーブル２、及び測定回路３のこのような配列は、測定デバイス１２３と呼ばれる。測定デバイス１２３が、図２に例示的に示される。
【００５０】
トランスデューサ１は、少なくとも１つの物理的変数を記録する。この目的のために、少なくとも１つのトランスデューサ素子１０がトランスデューサ１内に配置され、このトランスデューサ素子は、物理的変数を記録し、第１の接点１２及び第２の接点１３を持っている。トランスデューサ素子１０は、第１の接点１２で第１の信号Ｓ１．からＳ１．Ｎを、第２の接点１３で第２の信号Ｓ２．１からＳ２．Ｎを提供する。信号は、例えば、電圧又は電流又は電荷である。物理的変数は、例えば、力、圧力、加速度、トルク、電圧、電流、電荷、温度、磁束密度、光度測定変数又はいずれかの他の物理的変数である。
【００５１】
１つの実施例では、トランスデューサ１は、多軸ピエゾ電気力トランスデューサ又は多軸ピエゾ電気加速度トランスデューサである。
【００５２】
本発明によれば、トランスデューサ素子１０の第２の信号Ｓ２．１からＳ２．Ｎは、第２の和Ｓ２を得るために加算器１１を用いて合計される。加算器１１の構造は、第２の信号Ｓ２．１からＳ２．Ｎの物理的変数に依存する。したがって、電流又は電荷用の加算器１１を、導電性の接続部とすることができる。しかしながら、第２の信号Ｓ２．１からＳ２．Ｎの加算を可能にするいっそう複雑な回路もまた、考えられる。
【００５３】
１つの実施例では、加算器１１は、図２、図５及び図６に示したようにトランスデューサ１の内部に配置される。これは、導電性の方式で前記トランスデューサ１を測定回路３に接続しているケーブル２が、すべての第１の信号及び第２の信号をケーブルを介して別々に送信するケースよりも少ない導線しか必要としないという利点を有する。
【００５４】
１つの実施例では、加算器１１は、図７に示したように、トランスデューサの側のケーブル２のプラグの内部に配置される。トランスデューサの側のケーブル２のプラグは、ケーブル２をトランスデューサ１に接続するプラグである。このことは、第２の信号を統合する必要条件を満足しないトランスデューサ１もまた、測定回路３を有する測定デバイス１２３内で使用することができるという利点を有する。加算器１１は、トランスデューサの近くに、特にトランスデューサの側のプラグ内に設置しなければならず、これは、干渉のケースでは、この干渉の等しい割合が、それぞれ、提供される第１の信号Ｓ１．１からＳ１．Ｎ及び提供される第２の信号和Ｓ２に影響を与えることになるためであり、ここでは、前記干渉は同相である。ケーブル２とトランスデューサ１との間の接続部がプラグを用いずに作られる場合、加算器１１は、等しい割合の干渉が、それぞれ、提供される第１の信号Ｓ１．１からＳ１．Ｎ及び提供される第２の信号和Ｓ２に影響を与えることを確実にするためにトランスデューサ１に非常に近接してケーブル２へと組み込まれることになり、ここでは、前記干渉は同相である。近接してとは、トランスデューサ１と測定回路３との間のケーブル２の全長の１０％未満の距離を指す。
【００５５】
１つの実施例では、加算器１１は、増幅器若しくはアナログ−ディジタル変換器、又はその両方を備える。
【００５６】
１つの実施例では、ケーブル２の導線２１及びトランスデューサ１の接点１２、１３は、図５に示したように、プラグ接点１６により導電性の方式で接続される。
【００５７】
プラグ接点は、プラグ及びソケットから構成され、その一方がケーブル２上に、他方がトランスデューサ上に存在し、プラグ接点が導電性の方式でケーブル２の導線２１とトランスデューサ１の接点とを互いに接続するように働く。
【００５８】
１つの実施例では、ケーブル２は、図２及び図６に示したように、トランスデューサ１に取り外しできないように接続され、第１の接点１２及び第２の接点１３が、材料結合又は力固定接続によりケーブル２の導線２１に接続される。
【００５９】
１つの実施例では、測定回路３の信号入力部３６は、図１から図５に示したように、導電性の方式でケーブル２の導線２１を測定回路３に接続するプラグ接点として設計される。
【００６０】
１つの実施例では、測定回路３の信号入力部３６は、図６及び図７に示したように、ケーブル２が測定回路３に取り外しできないように接続され、ケーブル２の導線２１が材料結合又は力固定接続を介して測定回路３の信号入力部３６に接続されるような方法で設計される。
【００６１】
（図示しない）１つの実施例では、複数のトランスデューサ１は、異なるトランスデューサ１内に設置されたトランスデューサ素子１０の第２の信号Ｓ２．１からＳ２．Ｎが加算的な方式で統合されるような方法で測定回路３に接続される。これを、例えば、流体システム内の複数の圧力トランスデューサの配置とすることができる。これらの圧力トランスデューサは、例えば、共通プラグ接点によりケーブル２に接続可能であってもよく、第２の信号Ｓ２．１からＳ２．Ｎを、加算的な方式でケーブル２内で統合することができる。これらの圧力トランスデューサを、ピエゾ電気若しくはピエゾ抵抗圧力トランスデューサ又はイオン化真空計又は熱伝導真空計とすることができる。トランスデューサ素子１０が異なるトランスデューサ１内に配置される他の応用例もまた考えられる。
【００６２】
実行可能な限り、この明細書に開示した実施例の様々な特徴を組み合わせる実施例もまた可能である。
【符号の説明】
【００６３】
１  トランスデューサ
２  ケーブル
３  測定回路
１０  トランスデューサ素子
１１  加算器
１２  第１の接点
１３  第２の接点
１６  信号出力部
２１  導線
３１  加算器
３２  増幅器
３３  算術素子
３４  基準電位
３６  信号入力部
１２３  測定デバイス
Ｓｔ  干渉信号
Ｎ  トランスデューサ素子の数
Ｓ１．１からＳ１．Ｎ  トランスデューサ素子の第１の信号
Ｓ２．１からＳ２．Ｎ  トランスデューサ素子の第２の信号
Ｓ１  第１の信号和
Ｓ２  第２の信号和
Ｓ２’  干渉のない第２の信号和
Ｓｂ２  干渉を補正した第２の信号和
Ｓｂ１．１からＳｂ１．Ｎ  干渉を補正した第１の信号
Ｄ．１からＤ．Ｎ  トランスデューサ素子の差分信号
Ｄｂ．１からＤｂ．Ｎ  トランスデューサ素子の干渉を補正した差分信号
【図１】
2021530706.tif 000010
【図２】
2021530706.tif 000011
【図３】
2021530706.tif 000012
【図４】
2021530706.tif 000013
【図５】
2021530706.tif 000014
【図６】
2021530706.tif 000015
【図７】
2021530706.tif 000016
【図８】
2021530706.tif 000017
【図９】
2021530706.tif 000018
【図１０】
2021530706.tif 000019
【国際調査報告】
2021530706.tif 000020
2021530706.tif 000021
2021530706.tif 000022
2021530706.tif 000023