(57)【要約】  ＰＶＤチャンバに配置されているかまたはＰＶＤチャンバによって処理される１つまたは複数の基板の上に誘電体酸化物層を堆積させるための方法が、本明細書で提供される。いくつかの実施形態において、そのような方法は、ソース材料が第１の侵食状態にある間、および第１の量のＲＦ電力をターゲットアセンブリに供給して所望の抵抗領域を有する第１の基板上に誘電体酸化物層を堆積させる間、ターゲットアセンブリからのソース材料を第１の基板上にスパッタリングすることと、ソース材料が第２の侵食状態にある間、および第２の量のＲＦ電力をターゲットアセンブリに供給している間、ターゲットアセンブリからのソース材料を第２の基板上に引き続きスパッタリングすることであり、第２の量のＲＦ電力が、所望の抵抗領域を維持するように計算された所定の量だけ第１の量のＲＦ電力よりも低い、スパッタリングすることとを含む。【選択図】図１
2021519383.tif 000002
【特許請求の範囲】
【請求項１】
物理的気相堆積（ＰＶＤ）チャンバ内で１つまたは複数の膜スタックにおける１つまたは複数の基板の上に誘電体酸化物層を堆積させる方法であって、
ソース材料が第１の侵食状態にある間、および第１の量のＲＦ電力をターゲットアセンブリに供給して所望の抵抗領域を有する第１の基板上に誘電体酸化物層を堆積させる間、前記ターゲットアセンブリからの前記ソース材料を前記第１の基板上にスパッタリングすることと、
前記ソース材料が第２の侵食状態にある間、および第２の量のＲＦ電力を前記ターゲットアセンブリに供給している間、前記ターゲットアセンブリからの前記ソース材料を第２の基板上に引き続きスパッタリングすることであり、前記第２の量のＲＦ電力が、前記所望の抵抗領域を維持するように計算された所定の量だけ前記第１の量のＲＦ電力よりも低い、スパッタリングすることと
を含む、方法。
【請求項２】
前記所定の量が、前記ターゲットアセンブリの耐用年数にわたって前記１つまたは複数の膜スタックの所望の抵抗領域を維持するように計算される、請求項１に記載の方法。
【請求項３】
前記第２の侵食状態の前記ソース材料が、部分的にまたは実質的に侵食されている、請求項１または２に記載の方法。
【請求項４】
前記第１の侵食状態の前記ソース材料が、実質的に侵食されていない、請求項１〜３のいずれか１項に記載の方法。
【請求項５】
前記第１の侵食状態の前記ターゲットアセンブリに供給される前記第１の量のＲＦ電力が、前記第２の侵食状態の前記ターゲットアセンブリに供給される前記第２の量のＲＦ電力まで線形の割合で低減される、請求項１〜４のいずれか１項に記載の方法。
【請求項６】
前記ソース材料が、マグネシウム、酸化マグネシウム、チタン（Ｔｉ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、タングステン（Ｗ）、またはアルミニウム（Ａｌ）のうちの１つである、請求項１〜５のいずれか１項に記載の方法。
【請求項７】
前記ソース材料をスパッタリングする間、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、キセノン（Ｘｅ）、ネオン（Ｎｅ）、水素（Ｈ2）、窒素（Ｎ2）、または酸素（Ｏ2）のうちの１つまたは複数を含むプラズマ形成ガスを供給することをさらに含む、請求項１〜６のいずれか１項に記載の方法。
【請求項８】
前記第１の量のＲＦ電力が、約５００Ｗ〜約２００００Ｗである、請求項１〜７のいずれか１項に記載の方法。
【請求項９】
前記第２の量のＲＦ電力が、前記第１の量のＲＦ電力よりも約１〜２００Ｗ低い、請求項８に記載の方法。
【請求項１０】
物理的気相堆積（ＰＶＤ）チャンバ内で１つまたは複数の基板の上に酸化マグネシウム層を堆積させる方法であって、
酸化マグネシウムソース材料が第１の侵食状態にある間、および第１の量のＲＦ電力をターゲットアセンブリに供給して所望の抵抗領域を有する第１の基板上に前記酸化マグネシウム層を堆積させる間、前記ターゲットアセンブリからの前記酸化マグネシウムソース材料を前記第１の基板上にスパッタリングすることと、
前記酸化マグネシウムソース材料が第２の侵食状態にある間、および第２の量のＲＦ電力を前記ターゲットアセンブリに供給している間、前記ターゲットアセンブリからの前記酸化マグネシウムソース材料を第２の基板上に引き続きスパッタリングすることであり、前記第２の量のＲＦ電力が、前記所望の抵抗領域を維持するように計算された所定の量だけ前記第１の量のＲＦ電力よりも低い、スパッタリングすることと
を含む、方法。
【請求項１１】
前記第１の基板および前記第２の基板の前記所望の抵抗領域が、２オーム［μｍ2］と２０オーム［μｍ2］との間にある、請求項１０に記載の方法。
【請求項１２】
前記所望の抵抗領域が、前記ターゲットアセンブリの寿命の全体にわたって±０．２オーム［μｍ2］の一貫性を有する、請求項１０または１１に記載の方法。
【請求項１３】
前記第１の侵食状態の前記酸化マグネシウムソース材料が実質的に侵食されておらず、前記第２の侵食状態の前記酸化マグネシウムソース材料が実質的に侵食されている、請求項１０〜１２のいずれか１項に記載の方法。
【請求項１４】
物理的気相堆積（ＰＶＤ）チャンバ内で１つまたは複数の基板の上に誘電体酸化物層を堆積させる方法であって、
ソース材料が第１の侵食状態にある間、および第１の量のＲＦ電力をターゲットアセンブリに供給して所望の抵抗領域を有する第１の基板上に第１の誘電体酸化物層を堆積させる間、第１の堆積期間にわたって前記ターゲットアセンブリからの前記ソース材料を前記第１の基板上にスパッタリングすることと、
前記ソース材料が第２の侵食状態にある間、および前記第１の量のＲＦ電力を前記ターゲットアセンブリに供給している間、第２の堆積期間にわたって、前記所望の抵抗領域を有する第２の誘電体酸化物層を第２の基板上に堆積させるために前記ターゲットアセンブリからの前記ソース材料を引き続きスパッタリングすることであり、前記第２の堆積期間が、前記所望の抵抗領域を維持するように計算された所定の量だけ前記第１の堆積期間よりも少ない、スパッタリングすることと
を含む、方法。
【請求項１５】
前記１つまたは複数の基板の前記所望の抵抗領域が、前記ターゲットアセンブリの寿命の全体にわたって±０．２オーム［μｍ2］の一貫性を有する、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の実施形態は、一般に、半導体デバイスを処理する方法に関する。
【背景技術】
【０００２】
物理的気相堆積（ＰＶＤ）とも呼ばれるスパッタリングは、半導体集積回路の製造において金属と金属酸化物などの関連材料とを堆積させるのに使用される。典型的なＰＶＤプロセスは、ターゲット表面での磁気閉じ込めと併用してＲＦ電力をターゲットに供給することによって形成されたプラズマを使用してターゲットから材料をスパッタリングする。しかしながら、ターゲットに供給されたＲＦ電力の使用に関して本発明者らが観察した欠点は、ターゲット材料が侵食されるにつれて１つまたは複数の堆積された層または膜スタックの抵抗領域（「ＲＡ」）の一貫性がなくなることである。本発明者らは、一貫性のないＲＡはＭＲＡＭデバイスおよび膜スタックなどの半導体デバイスの安定性および堅実な製造に有害であると考えている。本発明者らは、ＭＧＯなどの堆積された層の厚さが、ターゲットの耐用年数にわたるＲＡの上昇傾向および非一貫性の根本的な原因である可能性があることも観察している。堆積された層の厚さが増加するとき、ＲＡはターゲットの寿命の全体を通して変化する。
【０００３】
ＰＶＤチャンバによって処理された多数の半導体デバイスを比較するときに測定されたＲＡのシフトの増加や減少によって直接調べることができるＲＡ非一貫性は、ＭＲＡＭデバイスを含む半導体デバイス製造において依然として問題である。本発明者らは、ＲＡ非一貫性が、バッチ非一貫性をもたらし、ターゲット寿命に応じて現れる傾向があることを観察した。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
したがって、本発明者らは、ターゲットの寿命および堅実なバッチ製造の全体にわたってＲＡ均一性を改善しながら材料を堆積させるのに有利に使用することができる方法の実施形態を提供している。
【課題を解決するための手段】
【０００５】
物理的気相堆積プロセス（ＰＶＤ）チャンバに配置された基板の上に金属含有層を堆積させる方法が本明細書で提供される。いくつかの実施形態では、物理的気相堆積（ＰＶＤ）チャンバ内で１つまたは複数の膜スタックにおける１つまたは複数の基板の上に誘電体酸化物層を堆積させる方法は、ソース材料が第１の侵食状態にある間、および第１の量のＲＦ電力をターゲットアセンブリに供給して所望の抵抗領域を有する第１の基板上に誘電体酸化物層を堆積させる間、ターゲットアセンブリからのソース材料を第１の基板上にスパッタリングすることと、ソース材料が第２の侵食状態にある間、および第２の量のＲＦ電力をターゲットアセンブリに供給している間、ターゲットアセンブリからのソース材料を第２の基板上に引き続きスパッタリングすることであり、第２の量のＲＦ電力が、所望の抵抗領域を維持するように計算された所定の量だけ第１の量のＲＦ電力よりも低い、スパッタリングすることとを含む。
【０００６】
別の実施形態では、物理的気相堆積（ＰＶＤ）チャンバ内で１つまたは複数の基板の上に酸化マグネシウム層を堆積させる方法は、酸化マグネシウムソース材料が第１の侵食状態にある間、および第１の量のＲＦ電力をターゲットアセンブリに供給して所望の抵抗領域を有する第１の基板上に酸化マグネシウム層を堆積させる間、ターゲットアセンブリからの酸化マグネシウムソース材料を第１の基板上にスパッタリングすることと、酸化マグネシウムソース材料が第２の侵食状態にある間、および第２の量のＲＦ電力をターゲットアセンブリに供給している間、ターゲットアセンブリからの酸化マグネシウムソース材料を第２の基板上に引き続きスパッタリングすることであり、第２の量のＲＦ電力が、所望の抵抗領域を維持するように計算された所定の量だけ第１の量のＲＦ電力よりも低い、スパッタリングすることとを含む。
【０００７】
別の実施形態では、実行されたとき物理的気相堆積（ＰＶＤ）チャンバ内で１つまたは複数の膜スタックにおける１つまたは複数の基板の上に誘電体酸化物層を堆積させる方法を行わせる命令が格納されている非一過性コンピュータ可読媒体であって、この方法は、ソース材料が第１の侵食状態にある間、および第１の量のＲＦ電力をターゲットアセンブリに供給して所望の抵抗領域を有する第１の基板上に誘電体酸化物層を堆積させる間、ターゲットアセンブリからのソース材料を第１の基板上にスパッタリングすることと、ソース材料が第２の侵食状態にある間、および第２の量のＲＦ電力をターゲットアセンブリに供給している間、ターゲットアセンブリからのソース材料を第２の基板上に引き続きスパッタリングすることであり、第２の量のＲＦ電力が、所望の抵抗領域を維持するように計算された所定の量だけ第１の量のＲＦ電力よりも低い、スパッタリングすることとを含む、非一過性コンピュータ可読媒体。
【０００８】
別の実施形態では、物理的気相堆積（ＰＶＤ）チャンバ内で１つまたは複数の基板の上に誘電体酸化物層を堆積させる方法は、ソース材料が第１の侵食状態にある間、および第１の量のＲＦ電力をターゲットアセンブリに供給して所望の抵抗領域を有する第１の基板上に第１の誘電体酸化物層を堆積させる間、第１の堆積期間にわたってターゲットアセンブリからのソース材料を第１の基板上にスパッタリングすることと、ソース材料が第２の侵食状態にある間、および第１の量のＲＦ電力をターゲットアセンブリに供給している間、第２の堆積期間にわたって、所望の抵抗領域を有する第２の誘電体酸化物層を第２の基板上に堆積させるためにターゲットアセンブリからのソース材料を引き続きスパッタリングすることであり、第２の堆積期間が、所望の抵抗領域を維持するように計算された所定の量だけ第１の堆積期間よりも少ない、スパッタリングすることとを含む。
【０００９】
いくつかの実施形態では、物理的気相堆積（ＰＶＤ）チャンバ内で１つまたは複数の膜スタックにおける１つまたは複数の基板の上に誘電体酸化物層を堆積させる方法は、ソース材料が第１の侵食状態にある間、および第１の量のＲＦ電力をターゲットアセンブリに供給して所望の抵抗領域を有する第１の基板上に誘電体酸化物層を堆積させる間、ターゲットアセンブリからのソース材料を第１の基板上にスパッタリングすることと、ソース材料が第２の侵食状態にある間、および第２の量のＲＦ電力をターゲットアセンブリに供給している間、ターゲットアセンブリからのソース材料を第２の基板上に引き続きスパッタリングすることであり、第２の量のＲＦ電力が、所望の抵抗領域を維持するのに十分な所定の量だけ第１の量のＲＦ電力よりも低い、スパッタリングすることとを含む。
【００１０】
本発明の他のおよびさらなる実施形態が以下で説明される。
【００１１】
上述で簡潔に要約され、以下でより詳細に論じられる本開示の実施形態は、添付の図面に示された本開示の例示的な実施形態を参照することによって理解することができる。しかしながら、添付の図面は単に本開示の典型的な実施形態を示しており、それゆえに、本開示は他の等しく効果的な実施形態を認めることができるので、添付の図面は範囲を限定すると考えられるべきでない。
【図面の簡単な説明】
【００１２】
【図１】本開示のいくつかの実施形態による、物理的気相堆積（ＰＶＤ）チャンバ内で１つまたは複数の膜スタックにおける１つまたは複数の基板の上に誘電体酸化物層を堆積させる方法を示す流れ図である。
【図２】物理的気相堆積（ＰＶＤ）チャンバ内で１つまたは複数の基板の上に酸化マグネシウム層を堆積させる方法を示す流れ図である。
【図３】本開示のいくつかの実施形態によるプロセスチャンバの概略断面図である。
【図４】本開示のいくつかの実施形態による、物理的気相堆積（ＰＶＤ）チャンバ内で１つまたは複数の基板の上に誘電体酸化物層を堆積させる方法を示す流れ図である。
【図５】本開示による、１つまたは複数の基板の上に酸化マグネシウム層を含む膜スタックの図である。
【発明を実施するための形態】
【００１３】
理解しやすくするために、同一の参照番号が、可能であれば、図に共通する同一の要素を指定するため使用されている。図は、縮尺通りに描かれておらず、明瞭にするために簡略化されている場合がある。１つの実施形態の要素および特徴は、さらなる詳述なしに他の実施形態に有益に組み込まれ得る。
【００１４】
本開示は、物理的気相堆積（ＰＶＤ）チャンバ内で１つまたは複数の膜スタックにおける１つまたは複数の基板の上に誘電体酸化物層を堆積させる方法に関する。本明細書で説明する方法は、有利には、有利な抵抗領域一貫性およびそれの堅実な製造を有する、例えば、酸化マグネシウム層を含むＭＲＡＭデバイスなどの半導体デバイスで使用するのに適する１つまたは複数の誘電体酸化物層の堆積を容易にする。本明細書で説明する方法はまた、有利には、ＰＶＤチャンバターゲット材料の寿命にわたって１つまたは複数の膜スタックにおける複数の基板の均一なＲＡを促進するために、薄い酸化マグネシウム膜または薄い磁気層膜などの材料による磁気トンネル接合（ＭＴＪ）を含むＭＲＡＭ膜スタックなどの半導体デバイスを形成する際の電力または堆積時間を補償する。
【００１５】
図１は、図３に記載されているタイプの物理的気相堆積（ＰＶＤ）プロセスシステムに配置された基板の上に層を堆積させるための方法１００の流れ図を示す。図３は、本開示のいくつかの実施形態による、プロセスチャンバ３００などの物理的気相堆積（ＰＶＤ）処理システムの簡単化された断面図を示す。本明細書で説明する方法１００を実行するのに適する他のＰＶＤチャンバの例には、ＣＩＲＲＵＳ（商標）およびＡＶＥＮＩＲ（商標）ＰＶＤ処理チャンバが含まれ、両方とも、サンタクララ（カリフォルニア）の  Ａｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，  Ｉｎｃから入手可能である。実施形態では、ＰＶＤチャンバは、マグネトロンを含むことができる。
【００１６】
方法１００は、ＰＶＤプロセスチャンバ、例えば、図３に示されたプロセスチャンバ３００に基板３３６を供給することによって始まる。図３に示されたプロセスチャンバ３００は、基板支持体３３２と、ターゲットアセンブリ３０６と、支持体３０７に配置されたターゲットアセンブリ３０６からのソース材料３０１とを含む。図３に関して以下で説明するように、プロセスチャンバ３００は、ソース材料３０１を含むターゲットアセンブリ３０６にＲＦエネルギーを供給するためにＲＦ電源３１４をさらに含む。カソード３０２に接続されたＲＦ電源が示されているが、ＲＦ電源は、カソード３０２およびカソード３０３（ターゲットアセンブリ３０６に電力を供給するための）などの複数のカソードに接続されてもよい。実施形態では、少なくともターゲットアセンブリ３０４などの第１のターゲットアセンブリおよびターゲットアセンブリ３０６などの第２のターゲットアセンブリを用意することができる。ターゲットアセンブリは、当技術分野で知られているように構成することができ、本明細書で説明するように、１つまたは複数の誘電体ターゲット、金属ターゲット、またはＭＧＯターゲットを含むことができる。実施形態では、方法１００のシーケンスは、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）膜スタックに対して、そのようなＭＲＡＭデバイスの製造中に実行されるプロセスを含む。例えば、図５は、酸化マグネシウム（ＭＧＯ）などの非磁性誘電体材料から構成されたＭＲＡＭデバイスの磁気トンネル接合（ＭＴＪ）を含むトンネル層５０８を含む膜スタック５０２などのＭＲＡＭ膜スタックを示す。膜スタック５０２などのＭＲＡＭ膜スタックは、半導体デバイスで使用されるＭＲＡＭ膜スタックを形成するために当技術分野で知られている３つの層または複数の膜層を含むことができる。
【００１７】
実施形態では、基板３３６は、円形ウエハ、正方形、矩形などのような任意の適切な形状寸法を有する適切な基板とすることができる。基板３３６は、シリコン（Ｓｉ）、酸化ケイ素（ＳｉＯ2）、窒化ケイ素（ＳｉＮ）、ガラス、他の誘電体材料などのうちの１つまたは複数などの任意の適切な材料を含むことができ、基板３３６の上に配置された他の材料の１つまたは複数の層を有することができる。いくつかの実施形態では、基板３３６は、低誘電率（ｌｏｗ  ｋ）誘電体材料、実施形態によっては、超低誘電率（ｌｏｗ  ｋ）誘電体材料の上部層を含むことができる。本明細書で使用される超低誘電率（ｌｏｗ  ｋ）誘電体材料は、約２．５以下の誘電率（ｋ）値を有する誘電体材料を含む。基板３３６は、ブランク基板（例えば、基板に特徴部が配置されていない）とすることができ、または基板３３６は、例えば、ビアもしくはトレンチなどの基板内もしくは上に形成された特徴部、または例えばＳｉ貫通電極（ＴＳＶ）用途などのための高アスペクト比特徴部を有することができる。本明細書で使用される高アスペクト比特徴部は、少なくとも約５：１（例えば、高アスペクト比）の高さ対幅アスペクト比を有する特徴部を含むことができる。
【００１８】
実施形態では、基板３３６は、ＭＲＡＭデバイスまたはＭＲＡＭデバイスの磁気トンネル接合（ＭＴＪ）を形成するのに適する複数の膜を含む。いくつかの実施形態では、基板は、多層磁気スタックを含むことができる。いくつかの実施形態では、基板は、ＭＲＡＭデバイスのメモリセル、または非磁性誘電体材料によって分離された２組の磁気層を一般に含む多層構造を含むことができる。実施形態では、１つまたは複数の層は上に重なるブランケット膜として堆積されて基板３３６が形成され、次いで、パターン化されてＭＲＡＭデバイスが形成される。いくつかの実施形態では、ＭＲＡＭデバイスは、上部電極層、自由磁気層、トンネル層、合成反強磁性体などの磁気スタックまたは多層磁気スタック、底部電極、およびオプションとしてバリア層を含むことができる。実施形態では、基板３３６は、１つまたは複数の基板の上に酸化マグネシウム層を含むのに適する本明細書で説明するような１つまたは複数の基板を含む。実施形態では、基板３３６は、上に堆積される酸化マグネシウム層に適する１つまたは複数の膜スタックにおける１つまたは複数の基板を含む。実施形態では、基板３３６は、本開示に従って堆積される酸化マグネシウム（ＭＧＯ）などの非磁性誘電体材料を含む。
【００１９】
１０２において、ソース材料３０１は、ソース材料３０１が第１の侵食状態にある間、および第１の量のＲＦ電力をターゲットアセンブリ３０６に供給してプロセスチャンバ３００の処理領域３０５内にプラズマを形成し、例えば誘電体酸化物層を基板３３６上に堆積している間、ターゲットアセンブリ３０６からスパッタリングされる。実施形態では、ソース材料３０１は、ソース材料３０１が第１の侵食状態にある間、および第１の量のＲＦ電力をターゲットアセンブリ３０６に供給して所望の抵抗領域を有する第１の基板上に誘電体酸化物層を堆積させる間、ターゲットアセンブリ３０６から第１の基板などの基板３３６上にスパッタリングされる。実施形態では、誘電体酸化物層は、５〜２０オングストロームまたは５〜１０オングストロームの厚さに堆積されたＭＧＯを含むかまたはそれで構成される。実施形態では、プラズマ形成ガスが、プロセスチャンバ３００の処理領域３０５に供給される。プラズマ形成ガスは、希ガスなどの１つまたは複数の不活性ガス、または他の不活性ガスを含むことができる。例えば、適切なプラズマ形成ガスの非限定の例には、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、キセノン（Ｘｅ）、ネオン（Ｎｅ）、水素（Ｈ2）、窒素（Ｎ2）、酸素（Ｏ2）などのうちの１つまたは複数が含まれる。
【００２０】
いくつかの実施形態では、第１の量のＲＦ電力が、ターゲットアセンブリ３０６に供給されて、プロセスチャンバ３００の処理領域３０５内でプラズマ形成ガスに点火してプラズマにする。第１の量のＲＦ電力は、処理領域３０５内にプラズマを形成するのに適する量のＲＦ電力であり、チャンバサイズ、形状寸法などに応じて変ることができる。例えば、いくつかの実施形態では、第１の量のＲＦ電力は、約５００〜約２００００ワット、約１０００〜約１００００ワット、または約１５００〜約８０００ワットである。
【００２１】
実施形態では、ソース材料３０１がターゲットアセンブリ３０６からスパッタリングされて、金属含有層が基板３３６上に堆積される。ソース材料３０１は、最初に、第１の侵食状態にある。いくつかの実施形態では、第１の侵食状態のソース材料３０１は、実質的に侵食されていない（すなわち、ターゲット寿命の初めにあるかまたはそれに非常に近い）。１つの実施形態では、実質的に侵食されていないソース材料は、少なくとも９９．９％存在するソースを含むかまたはそれで構成される。いくつかの実施形態では、ソース材料は、物理的気相堆積（ＰＶＤ）チャンバ内で１つまたは複数の膜スタックにおける１つまたは複数の基板の上に誘電体酸化物層を堆積させるのに適する材料である。いくつかの実施形態では、ソース材料は、酸化マグネシウムを含むかまたはそれで構成される。いくつかの実施形態では、ソース材料３０１は、基板３３６上に金属含有層を形成するのに適する金属、金属合金などのうちの１つまたは複数を含むことができる。例えば、ソース材料３０１は、マグネシウム、酸化マグネシウム、チタン（Ｔｉ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、タングステン（Ｗ）、アルミニウム（Ａｌ）などのうちの１つまたは複数を含むことができる。実施形態では、ソース材料３０１は、マグネシウム、酸化マグネシウム、チタン（Ｔｉ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、タングステン（Ｗ）、またはアルミニウム（Ａｌ）のうちの１つを含むことができる。ソース材料３０１からの金属原子は、ＰＶＤチャンバ内に第１の圧力を維持しながらプラズマを使用してスパッタリングされる。第１の圧力は、ターゲットからスパッタリングされる金属原子の大部分をイオン化するのに十分な圧力である。第１の圧力は、プロセスチャンバ形状寸法（基板サイズ、ターゲットから基板までの距離などのような）に依存し得る。
【００２２】
物理的気相堆積（ＰＶＤ）チャンバ層内で１つまたは複数の膜スタックにおける１つまたは複数の基板の上に誘電体酸化物層、例えば酸化マグネシウム層などを堆積させる場合、本発明者らは、ターゲットアセンブリ３０６の寿命にわたってＲＦ電力を低減させると、基板３３６上の堆積層の一貫したＲＡが可能になることを観察しており、それは、実質的に均一なＲＡをもつ複数の半導体デバイスなどの１つまたは複数の半導体デバイスをバッチにより形成するのに有利である。加えて、ターゲット耐用年数に応じてターゲットアセンブリに送り出されるＲＦ電力を低減させると、さらに、有利には、堅実な半導体デバイス製造が容易になる。実施形態では、本開示による酸化マグネシウム層を含む膜スタックの所望の抵抗領域は、２オーム［μｍ2］と２０オーム［μｍ2］との間にある。実施形態では、酸化マグネシウム層は誘電体層である。一貫したＲＡが本明細書に記載されるような電力補償によって達成されるいくつかの実施形態では、堆積時間は、均一な堆積期間が、ターゲット寿命、例えば１００ｋＷｈｒのＭＧＯターゲット寿命などのターゲット寿命の全体にわたって時間をおいて繰り返されるように固定することができる。例えば、実施形態では、堆積の期間は、４５秒、４９秒、５０秒、もしくは６０秒、または約３０〜６０秒の間の単一の固定された期間に固定されてもよい。
【００２３】
したがって、１０４において、ソース材料３０１が第２の侵食状態にある間、および第２の量のＲＦ電力をターゲットアセンブリ３０６に供給している間、ソース材料３０１のスパッタリングが、上述の１０２に続いて、ターゲットアセンブリ３０６から実行され、第２の量のＲＦ電力は、所望の抵抗領域を維持するために計算されたかまたは十分である所定の量だけ第１の量のＲＦ電力よりも低い。実施形態では、ソース材料が第２の侵食状態にある間、および第２の量のＲＦ電力をターゲットアセンブリに供給している間、ソース材料３０１のスパッタリングがターゲットアセンブリ３０６から第２の基板上に実行され、第２の量のＲＦ電力は、所望の抵抗領域を維持するために計算されたかまたは十分である所定の量だけ第１の量のＲＦ電力よりも低い。実施形態では、第２の基板は、基板３３６と同一であり、基板３３６に関して上述したように１つまたは複数の層を含むことができる。実施形態では、例えば、第２の侵食状態は、第１の侵食状態と異なり、例えば、２０ｋＷｈｒｓの使用、４０ｋＷｈｒｓの使用、６０ｋＷｈｒｓの使用、または２０〜１００ｋＷｈｒｓの間の使用の後に形成された侵食状況を含むことができる。いくつかの実施形態では、ソース材料３０１をスパッタしている間に、ターゲットアセンブリに供給されるＲＦ電力の量は、ソース材料３０１が侵食されるので、ＭＧＯ層を含む膜スタックの所望の抵抗領域を維持するために計算されたかまたは十分である所定の量だけ低減される。例えば、所定の量は、ソース材料３０１が第２の侵食状態（例えば、第１の侵食状態よりも多く侵食された）にあるとき、所定のＲＡを維持するのに適するＲＦ電力の量（すなわち、第２のＲＦ量）を決定することによって決定することができる。代替として、例えば、所定の量は、（例えば、ソース材料３０１が第１の侵食状態にあるときの）ＲＡの所定の許容差または範囲内にあるように、第２の侵食状態においてＲＡを維持するのに適するＲＦ電力の量（すなわち、第２のＲＦ量）を決定することによって決定することができる。
【００２４】
実施形態では、第２の量のＲＦ電力は、第１の量のＲＦ電力よりも約７５〜３００Ｗ低く、または第１の量のＲＦ電力よりも約１〜１００Ｗ低く、または第１の量のＲＦ電力よりも約１〜２００Ｗ低い。
【００２５】
実施形態では、所望のＲＡは、用途に応じて変ることがある。様々な層を含む様々な基板は、例えば、本開示による複数の基板または膜スタックの製造の全体を通して、異なる所望のまたは所定のＲＡを有することができる。いくつかの実施形態では、ＲＡは、ターゲットが第１の侵食状態から第２の侵食状態に侵食されるとき、一定に、実質的に一定に、または所定の範囲内に保持することができる。例えば、いくつかの実施形態では、ＲＡは、ターゲットの寿命にわたって、約±５％、４％、３％、２％、または１％内にあるように制御することができる（例えば、堆積された材料の抵抗が約±５％、４％、３％、２％、または１％範囲内で制御される非限定の例では）。いくつかの実施形態では、ＲＡは、ターゲットの寿命にわたって約±２％内にあるように制御することができる（例えば、堆積された材料のＲＡが約±２％範囲内で制御される非限定の例では）。いくつかの実施形態では、ＲＡは、ターゲットの寿命にわたって約±２％内にあるように制御することができる（例えば、堆積される材料が、ＭＧＯであり、約±２％範囲内で制御される非限定の例では）。いくつかの実施形態では、ＲＡは、ターゲットの寿命にわたって約±１．５％内にあるように制御することができる。
【００２６】
第２の量のＲＦ電力の決定は、経験的にまたはモデリングによって決定することができる。例えば、特定の所望の基板が与えられると、当業者は、ターゲットアセンブリおよびそのソース材料の寿命の全体にわたる様々な時間に基板のＲＡを測定することができる。例えば、固定の堆積期間および既知の電力を使用して、当業者は、異なる電力レベルでターゲットの寿命（１００ｋＷｈｒであり得る）にわたって異なるｋＷｈでＲＡを測定することができる。ターゲットの寿命にわたる様々な時間に異なる電力レベルで特定の基板を測定すると、ＲＡ測定値は、１００ｋＷｈｒにわたり線形または実質的に線形の電力量に対して得ることができる。当業者は、電力補償の量、または所望の抵抗領域を維持するのに十分な第１の量のＲＦ電力の低減に向けて所定の量を計算するために、特定の基板に対する多項式を決定することができる。その結果、第１および第２の基板などの複数の基板は、本明細書で説明するようにＰＶＤチャンバにより処理され、ターゲットが経時的に侵食されるとき一貫したＲＡを維持することができる。実施形態では、複数の基板、例えばバッチの基板またはＭＲＡＭデバイスなどの半導体デバイスは、実質的に同様である。
【００２７】
さらに以下で説明する他の実施形態では、堆積時間が、固定されず、本開示に従って製作された１つまたは複数の基板または膜スタックのＲＡを補償するように調節されてもよい。第２の堆積期間の決定は、経験的にまたはモデリングによって決定することができる。ターゲットの寿命にわたる様々な時間に異なる調節時間で特定の基板を測定すると、ＲＡ測定値は、ターゲットの寿命または１００ｋＷｈｒにわたって線形または実質的に線形の堆積時間（秒）に対して得ることができる。当業者は、時間補償の量、または所望の抵抗領域を維持するのに十分な第１の堆積期間を減少させるための所定の量を計算するために、特定の基板に対する多項式を決定することができる。その結果、第１および第２の基板などの複数の基板は、本明細書で説明するようにＰＶＤチャンバにより処理され、ターゲットが経時的に侵食されるとき一貫したＲＡを維持することができる。実施形態では、複数の基板、例えばバッチの基板またはＭＲＡＭデバイスなどの半導体デバイスは、実質的に同様である。
【００２８】
本明細書で説明する電力補償に関連する図１のプロセスシーケンスに戻って参照すると、いくつかの実施形態では、第２の侵食状態のソース材料３０１は、実質的に侵食されている（すなわち、ターゲット寿命の終りであるかまたはそれに非常に近い）。いくつかの実施形態では、ターゲットアセンブリ３０６に印加されるＲＦ電力は、第１の侵食状態の第１の量から第２の侵食状態の第２の量まで線形の割合で低減される。
【００２９】
オプションとして、ターゲットアセンブリ３０６に結合された二次エネルギー源３１２は、上述のようにＲＦ電力を供給することができ、または実施形態ではターゲットアセンブリ３０６の方にプラズマを誘導するためにターゲットアセンブリ３０６にＤＣ電力を供給することができる。いくつかの実施形態では、ＤＣ電力は約１〜約２０キロワット（ｋＷ）にわたることができるが、印加されるＤＣ電力の量は、チャンバ形状寸法（例えば、ターゲットサイズなど）に応じて変ることができる。いくつかの実施形態では、ＤＣ電力はまた、ＲＦ電力について上述した方法と同じようにターゲットの寿命にわたって調節することができる。ＤＣ電力は、スパッタリングされた金属原子の基板への堆積速度を制御するように調節することができる。例えば、ＤＣ電力を増加させると、プラズマとターゲットの相互作用が増加し、ターゲットからの金属原子のスパッタリングは増加し得る。いくつかの実施形態では、ＤＣ電力は、約２：１〜約１０：１のＤＣ電力対ＲＦ電力の比を維持するように調節することができる。
【００３０】
いくつかの実施形態では、例えば、マルチカソードＰＶＤチャンバ（例えば、プロセスチャンバ３００）などのＰＶＤチャンバは、上述のように対応する複数のターゲットを有するカソード３０２、カソード３０３などの複数のカソード、またはいくつかの実施形態では、例えば、チャンバ本体に取り付けられた５つのカソード（例えば、チャンバ本体アダプタ３０８を介して）を含む。処理チャンバは、基板３３６を支持するための支持面３３４を有する基板支持体３３２を含む。プロセスチャンバ３００は、開口３５０（例えば、スリットバルブ）を含み、それを通って、エンドエフェクタ（図示せず）は、基板を支持面３３４上に降ろすためのリフトピン（図示せず）上に基板３３６を配置するために延びることができる。
【００３１】
図３に示された実施形態では、各ターゲットは、支持面３３４に対して所定の角度αで配設される。実施形態によっては、角度αは、約１０°〜約５０°の間とすることができる。基板支持体は、基板支持体３３２に配設されたバイアス電極３４０に整合ネットワーク３４２を介して結合されたＲＦバイアス電源３３８を含む。チャンバ本体アダプタ３０８は、プロセスチャンバ３００のチャンバ本体３１０の上部部分に結合され、接地される。いくつかの実施形態では、各カソードは、二次エネルギー源３１２などのＤＣ電源またはＲＦ電源３１４と、関連するマグネトロンとを有することができる。実施形態では、デュアル電源構成により、ＤＣ給電プロセスとＲＦ給電プロセスの両方をプロセスチャンバ３００などの同じプロセスチャンバで行うことができる。ＲＦ電源３１４の場合には、ＲＦ電源３１４は、カソード３０２に結合され、またはオプションとしてＲＦ整合ネットワーク３１５を介してカソード３０３に結合される。ＲＦ電源３１４によって供給されるＲＦエネルギーは、周波数を約１３．５６ＭＨｚ〜約１６２ＭＨｚ以上の範囲とすることができる。例えば、１３．５６ＭＨｚ、２７．１２ＭＨｚ、６０ＭＨｚ、または１６２ＭＨｚなどの非限定の周波数を使用することができる。
【００３２】
ＲＦバイアス電源３３８を基板支持体３３２に結合して、基板３３６に負のＤＣバイアスを誘導することができる。加えて、いくつかの実施形態では、負のＤＣ自己バイアスが、処理の間基板３３６に生じてもよい。例えば、ＲＦバイアス電源３３８によって供給されるＲＦエネルギーは、周波数を約２ＭＨｚ〜約６０ＭＨｚの範囲とすることができ、例えば、２ＭＨｚ、１３．５６ＭＨｚ、または６０ＭＨｚなどの非限定の周波数を使用することができる。他の用途では、基板支持体３３２は、接地されてもよく、または電気的に浮いたままでもよい。
【００３３】
シールド３１６は、チャンバ本体アダプタ３０８に回転可能に結合され、すべてのカソードによって共有される。同時にスパッタリングされる必要があるターゲットの数に応じて、回転シールド３１６は、対応する１つまたは複数のターゲットを露出させるために１つまたは複数の孔を有することができる。シールド３１６は、ターゲットアセンブリ３０４、３０６などの複数のターゲット間の交差汚染を制限または除去する。例えば、５つのカソードが設けられているいくつかの実施形態では、シールド３１６は、スパッタリングされるべきターゲットアセンブリ３０４を露出させるための少なくとも１つの孔、例えば孔３１８などと、スパッタリングされていないターゲット（例えば、ターゲットアセンブリ３０６などの金属ターゲットまたはＭＧＯターゲット）を収容するための少なくとも１つのポケット３２０とを含むことができる。シールド３１６は、シャフト３２２を介してチャンバ本体アダプタ３０８に回転式に結合される。いくつかの実施形態では、シールド３１６は、処理領域３０５などの内側または内部容積部内の処理容積を囲むように構成された１つまたは複数の側壁を有する。
【００３４】
アクチュエータ３２４は、シールド３１６の反対側でシャフト３２２に結合される。アクチュエータ３２４は、矢印３２６で示されるようにシールド３１６を回転させ、矢印３２８で示されるようにプロセスチャンバ３００の中心軸３３０に沿ってシールド３１６を上下に移動させるように構成される。孔３１８を囲むシールドの面が、基板３３６に面するターゲット（例えば、誘電体ターゲットまたはターゲットアセンブリ３０４）の面の後ろになるように、シールド３１６が後退位置へと上方に移動されると、ターゲットを囲む暗部（例えば、孔３１８の側壁の）にスパッタリングされる材料が最小化される。その結果、１つのターゲット（例えば、ターゲットアセンブリ３０４などの誘電体ターゲット）からスパッタリングされた材料は、暗部に蓄積された材料のスパッタリングに起因して別のターゲット（例えば、金属ターゲットまたはＭＧＯターゲット、例えば、ターゲットアセンブリ３０６）を汚染しない。
【００３５】
プロセスチャンバ３００はさらにシールド３１６を使用して、プロセスチャンバ３００の処理領域３０５などの内部容積部を囲み、ターゲットアセンブリ３０４、３０６などのターゲットに加えて他のチャンバ部品を処理による損傷および／または汚染から保護する。処理中に、ターゲットアセンブリ３０４、３０６からのソース材料は、基板３３６上にスパッタリングされる。スパッタリングプロセスは、基板３３６の表面にソース材料の薄い堆積層または膜を形成する。しかしながら、スパッタリングプロセスは、ソース材料を基板３３６に堆積させるだけでなく、シールド３１６および処理領域３０５などの内部容積部の他の表面にも堆積させる。余分な堆積物は、基板３３６以外の表面上の望ましくないコーティングまたは堆積物であり、内部表面から剥がれて基板３３６上に落ちることがある粒子を生成することがある。これらの粒子は、基板３３６の表面上の堆積層または膜に欠陥を生じさせることがある。粒子生成は、基板処理にとって重要な長年の問題である。
【００３６】
プロセスチャンバ３００は、シールドが後退位置にあるとき、接地されたチャンバ本体アダプタ３０８へのシールド３１６の接地を改善するために、複数のＲＦ接地リング３４４を含むことができる。ＲＦ接地リング３４４は、有利には、プラズマとシールドとの間のエネルギーを最小化することによって、シールド３１６が負に帯電しないようにする。
【００３７】
プロセスチャンバ３００は、プロセスチャンバ３００の処理領域３０５などの内部容積部に所定のプロセスガスを供給するためにプロセスガス供給部３４６をさらに含むことができる。例えば、プロセスガス供給部３４６は、以下でより詳細に論じるように、ターゲットアセンブリ３０６などの金属ターゲットがスパッタリングされた後、処理領域３０５などの内部容積部に酸素を供給することができる。プロセスチャンバ３００は、プロセスガスを排気し、プロセスチャンバ３００内部の所望の圧力の維持を容易にするために、処理領域３０５などの内部容積部に流体結合された排気ポンプ３４８をさらに含むことができる。圧力レベル調節は、本原理のいくつかの実施形態で使用され、以下でより詳細に論じられる。
【００３８】
プロセスチャンバ３００は、例えばスピントランスファトルク磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）などの多くの新しいメモリ製品の処理に使用することができる。ＳＴＴ−ＭＲＡＭは、重要なトンネリングバリア層に依存する層状堆積スタックを有する。バリア層に使用される典型的な誘電体材料は、酸化マグネシウム（ＭｇＯ）である。ＭｇＯバリア層は、例えば、ＲＦ電力を使用してＭｇＯとして堆積させることができる（ＭｇＯスパッタリングターゲットがウエハ堆積に使用される）。しかしながら、ＤＣ電力は、プロセスチャンバの内部表面への誘電体材料の蓄積ために、誘電体膜では効率的に動作しない。ＲＦ給電プロセスなどのＡＣ給電プロセスは、誘電体材料と相性がよい。
【００３９】
コントローラ３９４が、設けられ、プロセスチャンバ３００などのＰＶＤ処理システムの様々な構成要素に結合されて、システムの動作を制御することができる。コントローラ３９４は、中央処理装置（ＣＰＵ）３１９、メモリ３７２、およびサポート回路３７３を含む。コントローラ３９４は、プロセスチャンバ３００などのＰＶＤ処理システムを、直接、または特定のプロセスチャンバおよび／またはサポートシステム構成要素に関連するコンピュータ（またはコントローラ）を介して、制御することができる。コントローラ３９４は、様々なチャンバを制御するために工業環境で使用することができる任意の形態の汎用コンピュータプロセッサ、およびサブプロセッサの一方とすることができる。コントローラ３９４のメモリまたはコンピュータ可読媒体３７２は、ランダムアクセスメモリ（ＲＡＭ）、読出し専用メモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、光記憶媒体（例えば、コンパクトディスクもしくはデジタルビデオディスク）フラッシュドライブ、またはローカルもしくはリモートの他の形態のデジタルストレージなどの容易に利用可能なメモリのうちの１つまたは複数とすることができる。サポート回路３７３は、従来の方法でプロセッサをサポートするためにＣＰＵ３１９に結合される。これらの回路は、キャッシュ、電源、クロック回路、入力／出力回路、およびサブシステムなどを含む。本明細書で説明する発明の方法は、本明細書で説明する方法でプロセスチャンバ３００などのＰＶＤ処理システムの動作を制御するために実行または呼び出すことができるソフトウェアルーチンとしてメモリ３７２に格納することができる。ソフトウェアルーチンはまた、ＣＰＵ３１９によって制御されているハードウェアから遠隔に配置された第２のＣＰＵ（図示せず）によって格納および／または実行されてもよい。
【００４０】
図１と、方法１００のプロセスシーケンスとをさらに参照すると、いくつかの実施形態では、本開示は、物理的気相堆積（ＰＶＤ）チャンバ内で１つまたは複数の膜スタックにおける１つまたは複数の基板の上に誘電体酸化物層を堆積させる方法に関する。プロセスシーケンス１１０において、プロセスは、ソース材料が第１の侵食状態にある間、および第１の量のＲＦ電力をターゲットアセンブリに供給して所望の抵抗領域を有する第１の基板上に誘電体酸化物層を堆積させる間、ターゲットアセンブリからのソース材料を第１の基板上にスパッタリングすることを含む。プロセスシーケンスは、１２０において、ソース材料が第２の侵食状態にある間、および第２の量のＲＦ電力をターゲットアセンブリに供給している間、ターゲットアセンブリからのソース材料を第２の基板上に引き続きスパッタリングすることであり、第２の量のＲＦ電力が、所望の抵抗領域を維持するために計算されたかまたは十分である所定の量だけ第１の量のＲＦ電力よりも低い、スパッタリングすることを含む。実施形態では、方法１００は、ターゲットアセンブリの耐用年数にわたって１つまたは複数の膜スタックの所望の抵抗領域を維持するために所定の量の電力低減またはＲＦ電力低減を計算することを含む。実施形態では、第２の侵食状態のソース材料は、部分的にまたは実質的に侵食されている。実施形態では、第１の侵食状態のソース材料は、実質的に侵食されていない。実施形態では、第１の侵食状態のターゲットアセンブリに供給される第１の量のＲＦ電力は、第２の侵食状態のターゲットアセンブリに供給される第２の量のＲＦ電力まで線形の割合で低減される。実施形態では、ソース材料は、マグネシウム、酸化マグネシウム、チタン（Ｔｉ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、タングステン（Ｗ）、またはアルミニウム（Ａｌ）のうちの１つである。実施形態では、ソース材料は、酸化マグネシウムを含むかまたはそれで構成される。いくつかの実施形態では、プロセスシーケンスは、ソース材料をスパッタリングする間、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、キセノン（Ｘｅ）、ネオン（Ｎｅ）、水素（Ｈ2）、窒素（Ｎ2）、または酸素（Ｏ2）のうちの１つまたは複数を含むプラズマ形成ガスを供給することを含む。実施形態では、第１の量のＲＦ電力は、約５００Ｗ〜約２００００Ｗである。いくつかの実施形態では、第２の量のＲＦ電力は、第１の量のＲＦ電力よりも約１〜１００Ｗ低い。いくつかの実施形態では、第２の量のＲＦ電力は、第１の量のＲＦ電力よりも約１〜２００Ｗ低い。
【００４１】
次に図２を参照すると、実施形態では、本開示は、物理的気相堆積（ＰＶＤ）チャンバ内で１つまたは複数の基板の上に酸化マグネシウム層を堆積させる方法に関する。プロセスシーケンス２００は、２１０において、酸化マグネシウムソース材料が第１の侵食状態にある間、および第１の量のＲＦ電力をターゲットアセンブリに供給して所望の抵抗領域を有する第１の基板上に酸化マグネシウム層を堆積させる間、ターゲットアセンブリからの酸化マグネシウムソース材料を第１の基板上にスパッタリングすることを含む。次に、プロセスシーケンス２００は、２２０において、酸化マグネシウムソース材料が第２の侵食状態にある間、および第２の量のＲＦ電力をターゲットアセンブリに供給している間、ターゲットアセンブリからの酸化マグネシウムソース材料を第２の基板上に引き続きスパッタリングすることであり、第２の量のＲＦ電力が、所望の抵抗領域を維持するように計算された所定の量だけ第１の量のＲＦ電力よりも低い、スパッタリングすることを含む。実施形態では、所定の量は所望の抵抗領域を維持するのに十分である。実施形態では、第１の基板および第２の基板の所望の抵抗領域は、２オーム［μｍ2］と２０オーム［μｍ2］との間にある。実施形態では、所望の抵抗領域は、ターゲットアセンブリの寿命の全体にわたって±０．２オーム［μｍ2］の一貫性を有する。実施形態では、第１の侵食状態の酸化マグネシウムソース材料は実質的に侵食されておらず、第２の侵食状態での酸化マグネシウムソース材料は実質的に侵食されている。
【００４２】
いくつかの実施形態では、本開示は、実行されたとき物理的気相堆積（ＰＶＤ）チャンバ内で１つまたは複数の基板の上にＭＧＯ層などの誘電体酸化物層を堆積させる方法を行わせる命令が格納されている非一過性コンピュータ可読媒体に関し、この方法は、ソース材料が第１の侵食状態にある間、および第１の量のＲＦ電力をターゲットアセンブリに供給して所望の抵抗領域を有する第１の基板上にＭＧＯなどの誘電体酸化物層を堆積させる間、ターゲットアセンブリからのソース材料を第１の基板上にスパッタリングすることと、ソース材料が第２の侵食状態にある間、および第２の量のＲＦ電力をターゲットアセンブリに供給している間、ターゲットアセンブリからのソース材料を第２の基板上に引き続きスパッタリングすることであり、第２の量のＲＦ電力が、所望の抵抗領域を維持するように計算された所定の量だけ第１の量のＲＦ電力よりも低い、スパッタリングすることとを含む。実施形態では、第２の侵食状態のソース材料は、実質的に侵食されており、第１の侵食状態のソース材料は、実質的に侵食されていない。実施形態では、第１の侵食状態のターゲットアセンブリに供給される第１の量のＲＦ電力は、第２の侵食状態のターゲットアセンブリに供給される第２の量のＲＦ電力まで線形の割合で低減される。実施形態では、ソース材料は、マグネシウム、酸化マグネシウム、チタン（Ｔｉ）、タンタル（Ｔａ）、銅（Ｃｕ）、コバルト（Ｃｏ）、タングステン（Ｗ）、またはアルミニウム（Ａｌ）のうちの１つである。実施形態では、第１の量のＲＦ電力は、約５００Ｗ〜約２００００Ｗである。実施形態では、第１の量のＲＦ電力は、０．５〜３Ｗ／ｋＷｈｒだけ低減される。
【００４３】
次に図４を参照すると、いくつかの実施形態では、本開示は、物理的気相堆積（ＰＶＤ）チャンバ内で１つまたは複数の基板の上に誘電体酸化物層を堆積させる方法に関する。プロセスシーケンス４００は、４１０において、ソース材料が第１の侵食状態にある間、および第１の量のＲＦ電力をターゲットアセンブリに供給して所望の抵抗領域を有する第１の基板上に第１の誘電体酸化物層を堆積させる間、第１の堆積期間にわたってターゲットアセンブリからのソース材料を第１の基板上にスパッタリングすることを含む。プロセスシーケンス４００は、４２０において、ソース材料が第２の侵食状態にある間、および第１の量のＲＦ電力をターゲットアセンブリに供給している間、第２の堆積期間にわたって、所望の抵抗領域を有する第２の誘電体酸化物層を第２の基板上に堆積させるためにターゲットアセンブリからのソース材料を引き続きスパッタリングすることであり、第２の堆積期間が、所望の抵抗領域を維持するために計算された（または十分な）所定の量だけ第１の堆積期間よりも少ない、スパッタリングすることを含む。実施形態では、１つまたは複数の基板の所望の抵抗領域は、２オーム［μｍ2］と２０オーム［μｍ2］との間にある。実施形態では、１つまたは複数の基板の所望の抵抗領域は、ターゲットアセンブリの寿命の全体にわたって±０．２オーム［μｍ2］の一貫性を有する。実施形態では、所定の量は、ターゲットアセンブリの耐用年数にわたって１つまたは複数の基板の所望の抵抗領域を維持するように計算される。実施形態では、所定の量は、ソース材料の寿命にわたって複数の基板の所望の抵抗領域を維持するように計算される。実施形態では、計算することは、堆積時間が、固定されず、本開示に従って製作された１つまたは複数の基板または膜スタックのＲＡを補償するように調節することができる計算を含むことができる。第２の堆積期間の決定は、経験的にまたはモデリングによって決定することができる。ターゲットの寿命にわたる様々な時間に異なる調節時間で特定の基板を測定すると、ＲＡ測定値は、ターゲットの寿命または１００ｋＷｈｒにわたって線形または実質的に線形の堆積時間（秒）に対して得ることができる。当業者は、時間補償の量、または所望の抵抗領域を維持するのに十分な第１の堆積時間を減少させるための所定の量を計算するために、特定の基板に対する多項式を決定することができる。例えば、本開示に従ってＭＲＡＭデバイスなどの後続基板上への堆積期間を減じられたい。その結果、第１および第２の基板などの複数の基板は、本明細書で説明するようにＰＶＤチャンバにより処理され、ターゲットが経時的に侵食されるとき一貫したＲＡを維持することができる。実施形態では、複数の基板、例えばバッチの基板またはＭＲＡＭデバイスなどの半導体デバイスは、実質的に同様である。
【００４４】
プロセスシーケンス４００の実施形態では、第２の侵食状態のソース材料は、部分的にまたは実質的に侵食されている。実施形態では、第１の侵食状態のソース材料は、実質的に侵食されていない。実施形態では、第１の侵食状態のターゲットアセンブリに供給される第１の量のＲＦ電力は、第２の侵食状態のターゲットアセンブリに供給される第１の量のＲＦ電力と同じである。実施形態では、ソース材料は、マグネシウム、酸化マグネシウム、チタン（Ｔｉ）、タンタル（Ｔａ）、コバルト（Ｃｏ）、タングステン（Ｗ）、またはアルミニウム（Ａｌ）のうちの１つである。実施形態では、ソース材料は、酸化マグネシウムを含むかまたはそれで構成される。実施形態では、プロセスシーケンスは、ソース材料をスパッタリングする間、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、キセノン（Ｘｅ）、ネオン（Ｎｅ）、水素（Ｈ2）、窒素（Ｎ2）、または酸素（Ｏ2）のうちの１つまたは複数を含むプラズマ形成ガスを供給することを含む。実施形態では、第１の量のＲＦ電力は、約５００Ｗ〜約２００００Ｗである。実施形態では、第１の量のＲＦ電力は約８００Ｗであり、第１の堆積期間は約４９秒であり、第２の堆積期間は１００ｋＷｈｒ以内で約４１．５秒（約０．０７５ｓ／ｋＷｈｒ）である。
【００４５】
次に図５を参照すると、膜スタック５０２などのＭＲＡＭ膜スタックは、層５１１などの磁気層の上に堆積されたトンネル層５０８を含む。いくつかの実施形態では、トンネル層５０８は、ＭＲＡＭデバイスの磁気トンネル接合（ＭＴＪ）を含み、酸化マグネシウム（ＭｇＯ）などの非磁性誘電体材料から構成される。実施形態では、トンネル層５０８は、約５〜２０オングストロームまたは５〜１０オングストロームの厚さを有する。いくつかの実施形態では、トンネル層５０８は、本開示に従ってＰＶＤ堆積を介して層５１１などの基板の上に堆積される。実施形態では、金属層５２０は、膜スタック５０２を形成するためにトンネル層５０８の上に堆積される。実施形態では、膜スタック５０２は、オプションとして、層５０３、５０５、および５２２などのＭＲＡＭ膜スタックに含めるのに適する追加の層を含むことができる。実施形態では、膜スタック５０２は、本開示に従ってＰＶＤチャンバ内で単一のターゲットから形成される。本開示によれば、膜スタック５０２などの複数の膜スタックは、一貫したＲＡを有する。実施形態では、膜スタック５０２などの複数の膜スタックは、本開示に従ってＰＶＤチャンバ内で単一のターゲットから形成される。本開示によれば、膜スタック５０２などの複数の膜スタックは、一貫したＲＡを有し、ＭＧＯなどのソース材料を含む単一のターゲットの寿命にわたって形成される。
【００４６】
前述は本開示の実施形態に関するが、本開示の他のおよびさらなる実施形態を本開示の基本的な範囲から逸脱することなく考案することができる。
【図１】
2021519383.tif 000003
【図２】
2021519383.tif 000004
【図３】
2021519383.tif 000005
【図４】
2021519383.tif 000006
【図５】
2021519383.tif 000007
【国際調査報告】
2021519383.tif 000008
2021519383.tif 000009
2021519383.tif 000010