(57)【要約】  表示パネル及びその割れ検出方法、並びに表示装置を提供する。表示パネルは、表示領域（１００）と、表示領域（１００）を取り囲む周辺領域（２００）とを備え、周辺領域（２００）には、検出回路配線（２１１）と第１検出スイッチ回路（２１２）とを有する割れ検出回路構造（２１０）が設置される表示パネルであって、第１サブ画素（１１０）と、第１サブ画素（１１０）に電気的に接続される第１データ線（１２０）とをさらに備え、第１データ線（１２０）の第１端（１２１）は、検出回路配線（２１１）の第１端（２１１１）に電気的に接続され、第１データ線（１２０）の第２端（１２２）は、第１検出スイッチ回路（２１２）によって検出回路配線（２１１）の第２端（１２２）に電気的に接続され、検出回路配線（２１１）の第２端（１２２）は、検出電圧を受けるために用いられる。
2021523389.tif 000002
【特許請求の範囲】
【請求項１】
表示領域と、
前記表示領域を取り囲む周辺領域とを備え、
前記周辺領域には、検出回路配線と第１検出スイッチ回路とを有する割れ検出回路構造が設置される表示パネルであって、
第１サブ画素と、
前記第１サブ画素に電気的に接続される第１データ線とを備え、
前記第１データ線の第１端は、前記検出回路配線の第１端に電気的に接続され、
前記第１データ線の第２端は、前記第１検出スイッチ回路によって前記検出回路配線の第２端に電気的に接続され、
前記検出回路配線の第２端は、検出電圧を受けるために用いられる表示パネル。
【請求項２】
前記第１サブ画素と前記第１データ線とは、前記表示領域に位置する、
請求項１に記載の表示パネル。
【請求項３】
前記検出電圧は、電源電圧と同じである、
請求項１に記載の表示パネル。
【請求項４】
前記検出回路配線の第２端に電気的に接続され、前記検出回路配線に前記検出電圧を印加するための電圧印加部をさらに備える、
請求項１から３のいずれか１項に記載の表示パネル。
【請求項５】
前記電圧印加部は、前記周辺領域に設置される第１接触パッドを有し、
前記第１接触パッドは、検出プローブに接触するように配置される、
請求項４に記載の表示パネル。
【請求項６】
前記電圧印加部は、前記周辺領域に設置される第１接触パッドを有し、
前記第１接触パッドは、駆動回路基板に電気的に接続されるように配置される、
請求項４に記載の表示パネル。
【請求項７】
前記第１検出スイッチ回路の制御端に電気的に接続され、前記第１検出スイッチ回路にスイッチ信号を印加して前記第１検出スイッチ回路のオン・オフを制御するためのスイッチ信号印加部をさらに備える、
請求項１から６のいずれか１項に記載の表示パネル。
【請求項８】
前記スイッチ信号印加部は、前記周辺領域に設置される第２接触パッドを有し、
前記第２接触パッドは、検出プローブに接触し、又は駆動回路基板に電気的に接続されるように配置される、
請求項７に記載の表示パネル。
【請求項９】
前記電圧印加部は、前記周辺領域に設置される第２接触パッドを有し、
前記第２接触パッドは、駆動回路基板に電気的に接続されるように配置される、
請求項７に記載の表示パネル。
【請求項１０】
前記第１検出スイッチ回路は、薄膜トランジスタを少なくとも１つ有し、
前記薄膜トランジスタのゲート電極は、前記スイッチ信号印加部に電気的に接続され、
前記薄膜トランジスタのソース電極及びドレイン電極のうち、一方は前記第１データ線に電気的に接続され、他方は前記検出回路配線の第２端に電気的に接続される、
請求項８に記載の表示パネル。
【請求項１１】
前記第１データ線の第２端と前記第１検出スイッチ回路との間に、又は前記第１検出スイッチ回路と前記検出回路配線の第２端との間に接続される抵抗素子をさらに備える、
請求項８に記載の表示パネル。
【請求項１２】
前記検出回路配線は、前記表示領域を取り囲んで設置される、
請求項１から１１のいずれか１項に記載の表示パネル。
【請求項１３】
前記検出回路配線は、蛇行構造を有する、
請求項１から１１のいずれか１項に記載の表示パネル。
【請求項１４】
前記表示領域には、第２サブ画素と、前記第２サブ画素に電気的に接続される第２データ線とがさらに設置され、
前記表示パネルは、制御端に前記スイッチ信号印加部が接続される第２検出スイッチ回路をさらに備え、
前記第２データ線は、前記第２検出スイッチ回路に電気的に接続され、前記第２検出スイッチ回路によって、前記表示パネルに黒色画面又は白色画面を表示するためのデータ信号を受信可能に構成される、
請求項８に記載の表示パネル。
【請求項１５】
前記第１サブ画素と前記第２サブ画素とは、発光色が異なる、
請求項１４に記載の表示パネル。
【請求項１６】
前記第１サブ画素と前記第２サブ画素の各々は、受けた表示データ電圧が電源電圧と同じである時に駆動電流を出力しないように配置される画素駆動回路と、有機発光素子とを有する、
請求項１４に記載の表示パネル。
【請求項１７】
請求項１から１６のいずれか１項に記載の表示パネルを備える表示装置。
【請求項１８】
請求項１から１６のいずれか１項に記載の表示パネルの割れ検出方法であって、
前記表示パネルに黒色画面を表示させ、前記第１検出スイッチ回路をオンし且つ前記検出回路配線の第２端に前記検出電圧を印加すること、又は、
前記表示パネルに白色画面を表示させ、前記第１検出スイッチ回路をオンし且つ前記検出回路配線の第２端に前記検出電圧を印加することを含む割れ検出方法。
【請求項１９】
前記黒色画面を表示させる場合に、前記第１サブ画素が発光すると、前記周辺領域に割れが生じたと判断し、又は、
前記白色画面を表示させる場合に、前記第１サブ画素が発光しないと、前記周辺領域に割れが生じていないと判断する、
請求項１８に記載の割れ検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、２０１８年０５月１７日に提出した中国特許出願第２０１８１０４７３９６６．５号に基づく優先権を要求する。ここで、上記中国特許出願の全ての開示内容を本願の一部分として援引する。
【０００２】
本開示の少なくとも１つの実施例は、表示パネル及びその割れ検出方法、並びに表示装置に関する。
【背景技術】
【０００３】
一般には、表示パネルの周辺のパッケージ膜層、フレキシブル基板又はガラスには微小な割れが生じやすく、その結果、周囲環境中の水蒸気が周辺の割れに沿って表示領域に侵入することから、表示素子の金属配線が腐食されたり、有機発光膜層が侵食されたりして、表示パネルの故障を招いてしまう。従来から、主に表示パネルの周辺領域に割れ防止構造を設置することで、割れを予防していた。
【発明の概要】
【課題を解決するための手段】
【０００４】
本開示の少なくとも１つの実施例は、表示領域と、前記表示領域を取り囲む周辺領域とを備え、前記周辺領域には、検出回路配線と第１検出スイッチ回路とを有する割れ検出回路構造が設置される表示パネルであって、第１サブ画素と、前記第１サブ画素に電気的に接続される第１データ線とを備え、前記第１データ線の第１端は、前記検出回路配線の第１端に電気的に接続され、前記第１データ線の第２端は、前記第１検出スイッチ回路によって前記検出回路配線の第２端に電気的に接続され、前記検出回路配線の第２端は、検出電圧を受けるために用いられる表示パネルを提供する。
【０００５】
いくつかの例では、前記第１サブ画素と前記第１データ線とは、前記表示領域に位置する。
【０００６】
いくつかの例では、前記検出電圧は、電源電圧と同じである。
【０００７】
いくつかの例では、表示パネルは、前記検出回路配線の第２端に電気的に接続され、前記検出回路配線に前記検出電圧を印加するための電圧印加部をさらに備える。
【０００８】
いくつかの例では、前記電圧印加部は、前記周辺領域に設置される第１接触パッドを有し、前記第１接触パッドは、検出プローブに接触し、又は駆動回路基板に電気的に接続されるように配置される。
【０００９】
いくつかの例では、前記電圧印加部は、前記周辺領域に設置される第１接触パッドを備え、前記第１接触パッドは、検出プローブに接触し、且つ駆動回路基板に電気的に接続されるように配置される。
【００１０】
いくつかの例では、表示パネルは、前記第１検出スイッチ回路の制御端に電気的に接続され、前記第１検出スイッチ回路にスイッチ信号を印加して前記第１検出スイッチ回路のオン・オフを制御するためのスイッチ信号印加部をさらに備える。
【００１１】
いくつかの例では、前記スイッチ信号印加部は、前記周辺領域に設置される第２接触パッドを有し、前記第２接触パッドは、検出プローブに接触し、又は駆動回路基板に電気的に接続されるように配置される。
【００１２】
いくつかの例では、前記スイッチ信号印加部は、前記周辺領域に設置される第２接触パッドを有し、前記第２接触パッドは、駆動回路基板に電気的に接続されるように配置される。
【００１３】
いくつかの例では、前記第１検出スイッチ回路は、薄膜トランジスタを少なくとも１つ有し、前記薄膜トランジスタのゲート電極は、前記スイッチ信号印加部に電気的に接続され、前記薄膜トランジスタのソース電極及びドレイン電極のうち、一方は前記第１データ線に電気的に接続され、他方は前記検出回路配線の第２端に電気的に接続される。
【００１４】
いくつかの例では、表示パネルは、前記第１データ線の第２端と前記第１検出スイッチ回路との間に、又は前記第１検出スイッチ回路と前記検出回路配線の第２端との間に接続される抵抗素子をさらに備える。
【００１５】
いくつかの例では、前記検出回路配線は、前記表示領域を取り囲んで設置される。
【００１６】
いくつかの例では、前記検出回路配線は、蛇行構造を有する。
【００１７】
いくつかの例では、前記表示領域には、第２サブ画素と、前記第２サブ画素に電気的に接続される第２データ線とがさらに設置され、前記表示パネルは、制御端に前記スイッチ信号印加部が接続される第２検出スイッチ回路をさらに備え、前記第２データ線は、前記第２検出スイッチ回路に電気的に接続され、前記第２検出スイッチ回路によって、前記表示パネルに黒色画面又は白色画面を表示するためのデータ信号を受信可能に構成される。
【００１８】
いくつかの例では、前記第１サブ画素と前記第２サブ画素とは、発光色が異なる。
【００１９】
いくつかの例では、前記第１サブ画素と前記第２サブ画素の各々は、受けた表示データ電圧が電源電圧と同じである時に駆動電流を出力しないように配置される画素駆動回路と、有機発光素子とを有する。
【００２０】
本開示の少なくとも１つの実施例は、上記実施例のいずれかに係る表示パネルを備える表示装置を提供する。
【００２１】
本開示の少なくとも１つの実施例は、上記実施例のいずれかにおける表示パネルの割れ検出方法であって、前記表示パネルに黒色画面を表示させ、前記第１検出スイッチ回路をオンし且つ前記検出回路配線の第２端に前記検出電圧を印加すること、又は、前記表示パネルに白色画面を表示させ、前記第１検出スイッチ回路をオンし且つ前記検出回路配線の第２端に前記検出電圧を印加することを含む割れ検出方法を提供する。
【００２２】
いくつかの例では、前記黒色画面を表示させる場合に、前記第１サブ画素が発光すると、前記周辺領域に割れが生じたと判断し、又は、前記白色画面を表示させる場合に、前記第１サブ画素が発光しないと、前記周辺領域に割れが生じていないと判断する。
【図面の簡単な説明】
【００２３】
以下、本発明の実施例の技術案をより明確に説明するために、実施例の図面を簡単に紹介する。なお、以下の説明における図面は、本発明のいくつかの実施例に係るものにすぎず、本公開を制限しないことが無論である。
【図１Ａ】図１Ａは、本開示の一実施例の一例に係る表示パネルの部分概略構造模式図である。
【図１Ｂ】図１Ｂは、本開示の一実施例に係る表示パネルの周辺領域に割れが生じたか否かを判断する原理模式図である。
【図１Ｃ】図１Ｃは、本開示の一実施例に係る表示パネルの周辺領域に割れが生じたか否かを判断する原理模式図である。
【図２】図２は、本開示の一実施例の別の例に係る表示パネルの部分概略構造模式図である。
【図３Ａ】図３Ａは、本開示の一実施例における第１サブ画素に備えられる例示的な画素駆動回路及び有機発光素子の構造模式図である。
【図３Ｂ】図３Ｂは、図３Ａに示される例示的な画素駆動回路の駆動タイミング図である。
【図４Ａ】図４Ａは、本開示の一実施例の一例に係る表示パネルの部分構造模式図である。
【図４Ｂ】図４Ｂは、本開示の一実施例の別の例に係る表示パネルの部分構造模式図である。
【図４Ｃ】図４Ｃは、本開示の一実施例の別の例に係る表示パネルの部分構造模式図である。
【図４Ｄ】図４Ｄは、本開示の一実施例の別の例に係る表示パネルの部分構造模式図である。
【図４Ｅ】図４Ｅは、本開示の一実施例の別の例に係る表示パネルの部分構造模式図である。
【図４Ｆ】図４Ｆは、本開示の一実施例の別の例に係る表示パネルの部分構造模式図である。
【図５Ａ】図５Ａは、本開示の別の実施例の一例に係る表示パネルの割れ検出方法の検出プロセスの模式図である。
【図５Ｂ】図５Ｂは、本開示の別の実施例の別の例に係る表示パネルの割れ検出方法の検出プロセスの模式図である。
【発明を実施するための形態】
【００２４】
以下、本公開の実施例の目的、技術案及びメリットをより明らかにするために、本公開の実施例の図面を参照して、本公開の実施例の技術案を明確且つ全面的に述べるが、述べる実施例は、本公開の一部の実施例であって、すべての実施例ではないことが明らかである。当業者が述べられる本公開の実施例から、創造的な労働をすることなく想到し得るすべての他の実施例は、いずれも本公開の保護範囲に属する。
【００２５】
本公開に用いられる技術用語や科学用語は、別途定義しない限り、本公開が属する分野において一般知識を持つ者が理解する通常の意味である。本公開に用いられる「第１」、「第２」等のような用語は、順番、数量又は重要度を示すものではなく、単に異なる構成部分を区分するためのものである。「備える」、「有する」、「含む」、「含める」等のような用語は、該用語の後に記載される素子や部品が、該用語の前に列挙される素子や部品及びその同等を網羅することを意味するが、他の素子や部品を除外するものではない。「上」、「下」、「左」、「右」等は、単に相対的な位置関係を示すためのものであり、説明対象の絶対位置が変わると、該相対的な位置関係も対応して変わる可能性がある。
【００２６】
研究したところ、本願の発明者らは、従来の表示パネル用の割れ防止構造によって通常微小な割れの発生を完全に予防することができないため、一部の表示パネルの周辺に、裸眼で見えない割れが生じることに気付いた。従って、表示パネルの周辺に生じた微小な割れを便利かつ効率的に検出する方法が要望される。
【００２７】
本開示の少なくとも１つの実施例は、表示パネル及びその割れ検出方法、並びに表示装置を提供する。該表示パネルは、表示領域と、表示領域を取り囲む周辺領域とを備え、表示領域には、第１サブ画素と、第１サブ画素に電気的に接続される第１データ線とが設置され、周辺領域には、検出回路配線と第１検出スイッチ回路とを有する割れ検出回路構造が設置される表示パネルであって、第１データ線の第１端は、検出回路配線の第１端に電気的に接続され、第１データ線の第２端は、第１検出スイッチ回路によって検出回路配線の第２端に電気的に接続され、検出回路配線の第２端は、検出電圧を受けるために用いられる。
【００２８】
本開示の実施例における表示パネルに備えられる割れ検出回路構造は、表示パネルの周辺の微小な割れを検出し、不良品をタイムリーに選別でき、これにより、このような不良な表示パネルの後続の使用において外部の水蒸気が表示パネルの内部に侵入して表示装置の金属配線が腐食され、表示パネルの故障を招くという問題を効果的に防止できる。
【００２９】
以下、図面を参照して本開示の実施例に係る表示パネル及びその割れ検出方法、並びに表示装置を説明する。
【００３０】
本開示の一実施例は、表示パネルを提供する。図１Ａは、本実施例の一例に係る表示パネルの部分概略構造模式図である。
【００３１】
図１Ａに示すように、該表示パネルは、表示領域１００と、表示領域１００を取り囲む周辺領域２００とを備える。表示領域１００には、複数のサブ画素を有するサブ画素アレイと、該サブ画素アレイに、走査信号を提供する複数のゲート線（図示せず）、及びデータ信号を提供する複数のデータ線とが設置される。これらのゲート線は、Ｘ方向に平行する方向に延びており、例えば、各ゲート線は、１行のサブ画素に対応する。これらのデータ線は、Ｙ方向に平行する方向に延びており、例えば、各データ線は、１列のサブ画素に対応する。これら複数のサブ画素は、少なくとも１つの第１サブ画素１１０を含み、それに対応して、これら複数のデータ線は、第１サブ画素１１０に電気的に接続される少なくとも１本の第１データ線１２０を含む。異なる色のサブ画素が組み合わせられて、画素ユニットが形成される。例えば、１つの赤色サブ画素、１つの緑色サブ画素及び１つの青色サブ画素が組み合わせられて、１つの画素ユニットが形成される。
【００３２】
図１Ａには、１本の第１データ線１２０に電気的に接続される第１サブ画素１１０が１つのみ例示的に示されているが、例えば表示領域１００における１列の第１サブ画素１１０が同一の第１データ線１２０に電気的に接続され、この１列の第１サブ画素１１０が同一色（例えば緑色）を表示するサブ画素であると理解すべきである。表示パネルに備えられる第１データ線１２０は、少なくとも１本の第１データ線１２０を指し、例えば複数の第１データ線１２０が存在する場合、異なる第１データ線１２０に電気的に接続される異なる列の第１サブ画素１１０は、同一色を表示してもよいし、異なる色を表示してもよい。
【００３３】
図１Ａに示すように、該表示パネルの周辺領域２００には、少なくとも１つの検出回路配線２１１と少なくとも１つの第１検出スイッチ回路２１２とを有する割れ検出回路構造２１０が設置される。図１Ａに示すように、第１データ線１２０の第１端１２１は、検出回路配線２１１の第１端２１１１に電気的に接続され、第１データ線１２０の第１端１２１と反対する第２端１２２は、第１検出スイッチ回路２１２によって、検出回路配線２１１の第１端２１１１と反対する第２端２１１２に電気的に接続され、検出回路配線２１１の第２端２１１２は、検出電圧を受けるために用いられる。なお、本開示の実施例は、以上に限定されず、第１データ線及び第１画素は、表示領域外に別途設置されたデータ線及び画素であってもよい。第１データ線及び第１画素が表示領域に設置されると、材料を節約しプロセスを簡素化させることができるとともに、検出回路配線が表示領域全体の周辺に伸びることが可能となって、検出範囲を拡大させることができる。
【００３４】
なお、上記第１データ線１２０の第１端１２１は、第１データ線１２０の一方側を指し、検出回路配線２１１の第１端２１１１は、第１データ線１２０の第１端１２１に接続される一方側を指し、実際の端点又は端部とする必要がない。例えば、少なくとも１本の第１データ線１２０の第１端１２１が検出回路配線２１１の第１端２１１１に電気的に接続される場合、検出回路配線２１１の第１端２１１１は、第１データ線１２０の第１端１２１が接続される該検出回路配線２１１の接続側である。同様に、第１データ線１２０の第２端１２２は、第１データ線１２０の他方側を指し、検出回路配線２１１の第２端２１１２は、後述する電圧印加部２２０に接続される側であり、実際の端点又は端部とする必要がない。なお、明確のため、図１Ａには、第１データ線１２０の第１端１２１、検出回路配線２１１の第１端２１１１、第１データ線１２０の第２端１２２及び検出回路配線２１１の第２端２１１２のみが例示的に図示されている。
【００３５】
また、なお、該表示パネルにおける第１データ線は、検出回路配線に電気的に接続されるデータ線のみを指す。図１Ａに示される検出回路配線２１１に電気的に接続される第１データ線１２０と、該第１データ線１２０に電気的に接続される第１サブ画素１１０及び割れ検出回路構造２１０とは、共同に表示パネルの周辺領域に割れが生じたか否かを検出して判断する割れ検出構造を構成する。
【００３６】
本実施例に係る表示パネルは、その周辺領域に微小な割れが生じたときに、通電検査によってタイムリーに選別され、これにより、このような不良な表示パネルの後続の使用において外部の水蒸気が表示パネルの内部に侵入して表示装置の金属配線が腐食され、表示パネルの故障を招くという問題を効果的に防止できる。
【００３７】
例えば、図１Ａに示すように、該表示パネルは、検出回路配線２１１の第２端２１１２に電気的に接続され、検出回路配線２１１に検出電圧を印加するための電圧印加部２２０をさらに備える。第１検出スイッチ回路２１２がオン状態にあるとき、電圧印加部２２０は、検出回路配線２１１に検出電圧を印加すると同時に、第１データ線１２０にも検出電圧を印加する。例えば、第１データ線１２０に印加される検出電圧は、第１サブ画素１１０の表示時の電源電圧（Ｖｄｄ）であってもよい。
【００３８】
例えば、電圧印加部２２０は、種々の実現方式を採用することが可能で、例えば電気信号テストパッド（ＥＴテストＰａｄ）及びフレキシブルプリント回路ボンディングパッド（ＦＰＣ  Ｂｏｎｄｉｎｇ  Ｐａｄ）のうちの少なくとも一方としてもよい。従って、該表示パネルの割れ検出回路構造は電圧印加部２２０の実現方式によって、種々の接続方式を有し、それに対応して種々の割れテスト方式を有する。電圧印加部２２０が電気信号テストパッドである場合、対応する割れテストは、表示パネルの電気テスト段階で行われてよく、電圧印加部２２０がフレキシブルプリント回路ボンディングパッドである場合、対応する割れテストは、表示パネルのモジュールテスト段階で行われてもよい。
【００３９】
例えば、図１Ａに示すように、一例では、電圧印加部２２０は、周辺領域に設置される第１接触パッド２２１を有し、該第１接触パッド２２１は、検出プローブ（図示せず）に接触するように配置され、該検出プローブは、表示パネルの外部に位置する検出装置等に接続され、これにより電圧印加部２２０に電圧を供給して、検出回路配線２１１に検出電圧を印加する。
【００４０】
例えば、別の例では、該第１接触パッド２２１は、駆動回路基板（図示せず）に電気的に接続するように配置され、該駆動回路基板は、表示パネルの内部に設置されてもよいし、表示パネルの外部に設置されてもよく、また、例えばフレキシブル回路基板（ＦＰＣ）等の方式によって表示パネルに取り付けられる。該駆動回路基板は、電圧印加部２２０に電圧を供給して、検出回路配線２１１に検出電圧を印加する。
【００４１】
例えば、図１Ａに示すように、該表示パネルは、第１検出スイッチ回路２１２の制御端２１２０に電気的に接続され、第１検出スイッチ回路２１２にスイッチ信号を印加して第１検出スイッチ回路２１２のオン・オフを制御するためのスイッチ信号印加部２３０をさらに備える。
【００４２】
例えば、スイッチ信号印加部２３０は、種々の実現方式を採用することが可能で、例えば同様に電気信号テストパッド及びフレキシブルプリント回路ボンディングパッドのうちの少なくとも一方としてもよい。従って、スイッチ信号印加部２３０の実現方式によって、該表示パネルの割れ検出回路構造は、種々の接続方式を有する。
【００４３】
例えば、図１Ａに示すように、一例では、スイッチ信号印加部２３０は、周辺領域２００に設置される第２接触パッド２３１を有し、該第２接触パッド２３１は、検出プローブ（図示せず）に接触するように配置され、該検出プローブは、表示パネルの外部に位置する検出装置等に接続され、これによりスイッチ信号印加部２３０に電圧を供給して、第１検出スイッチ回路２１２のオン・オフを制御する。
【００４４】
例えば、別の例では、該第２接触パッド２３１は、駆動回路基板（図示せず）に電気的に接続するように配置され、該駆動回路基板は、表示パネルの内部に設置されてもよいし、表示パネルの外部に設置されてもよく、また、例えばフレキシブル回路基板等の方式によって表示パネルに取り付けられる。該駆動回路基板は、スイッチ信号印加部２３０に電圧を供給して、第１検出スイッチ回路２１２のオン・オフを制御する。
【００４５】
例えば、本実施例における電圧印加部とスイッチ信号印加部とは、同じタイプとしてもよい。例えば、電圧印加部とスイッチ信号印加部とは、両方とも電気信号テストパッド又はフレキシブルプリント回路ボンディングパッドとしてもよい。なお、本実施例は、これに限定されない。
【００４６】
例えば、電圧印加部とスイッチ信号印加部とは、異なるタイプとしてもよい。例えば、電圧印加部とスイッチ信号印加部のうちの一方は、電気信号テストパッドとフレキシブルプリント回路ボンディングパッドのうちの一方とし、電圧印加部とスイッチ信号印加部のうちの他方は、電気信号テストパッドとフレキシブルプリント回路ボンディングパッドのうちの他方としてもよい。なお、本実施例では、これについて限定せず、実際の状況に応じて設計することが可能である。
【００４７】
例えば、図１Ａに示すように、表示パネルの表示領域１００には、第２サブ画素１３０と、第２サブ画素１３０に電気的に接続される第２データ線１４０とがさらに設置される。第２データ線１４０は、検出回路配線２１１に電気的に接続されていないデータ線である。表示領域１００において、１列の第２サブ画素１３０は、同一の第２データ線１４０に電気的に接続され、この１列の第２サブ画素１３０は、同一色（例えば赤色又は青色）を表示するサブ画素である。
【００４８】
図１Ａには、１本の第２データ線１４０に電気的に接続される第２サブ画素１３０が１つのみ例示的に示されており、表示パネルに備えられる第２データ線１４０は、少なくとも１本の第２データ線１４０を指し、例えば、複数の第２データ線１４０が存在する場合、異なる第２データ線１４０に電気的に接続される異なる列の第２サブ画素１３０は、同一色を表示してもよいし、異なる色を表示してもよい。
【００４９】
例えば、第１サブ画素１１０と第２サブ画素１３０の色は、同じであってもよい。例えば、両者は、隣り合うものではなく、それぞれ異なる画素ユニットに属する。
【００５０】
例えば、第１サブ画素１１０の色と第２サブ画素１３０の色とは、異なってもよい。例えば、第１サブ画素１１０は、緑色サブ画素であるに対し、第２サブ画素１３０は、青色サブ画素及び／又は赤色サブ画素である。なお、本実施例では、これについて限定しない。
【００５１】
例えば、図１Ａに示すように、一例では、表示パネルは、第２検出スイッチ回路２１３をさらに備え、スイッチ信号印加部２３０は、第２検出スイッチ回路２１３の制御端に接続されて第２検出スイッチ回路２１３のオン・オフを制御することが可能である。第２検出スイッチ回路２１３は、第１端が第２データ線１４０に電気的に接続され、第２端が電圧印加部２２０に電気的に接続されることが可能である。
【００５２】
例えば、第２検出スイッチ回路２１３は、薄膜トランジスタを有し、スイッチ信号印加部２３０は、該薄膜トランジスタのゲート電極に接続されて第２検出スイッチ回路のオン・オフを制御し、第２検出スイッチ回路に備えられる薄膜トランジスタのソース電極とドレイン電極のうち、一方は第２データ線１４０に電気的に接続され、他方は表示パネルに黒色画面又は白色画面を表示するためのデータ信号を受信するために用いられる。
【００５３】
例えば、図１Ａに示すように、第２データ線１４０は、第２検出スイッチ回路２１３によって電圧印加部２２０に電気的に接続されており、スイッチ信号印加部２３０が第２検出スイッチ回路２１３をオン状態に制御する時に、電圧印加部２２０は、第２検出スイッチ回路２１３によって第２データ線１４０に電圧を印加して、表示パネルに黒色画面又は白色画面を表示させる。
【００５４】
例えば、該電圧印加部２２０は、第２データ線１４０と第１データ線１２０にそれぞれ異なる電圧を印加するように、複数のサブ電圧印加部を備えてもよい。
【００５５】
例えば、第２データ線１４０は、第２検出スイッチ回路２１３によって、電圧印加部２２０とは別の、電圧信号を提供する他の手段に接続されてもよい。なお、本実施例では、これについて制限しない。
【００５６】
例えば、第２検出スイッチ回路２１３は、第１検出スイッチ回路２１２と同時にオンにすることが可能であれば、スイッチ信号印加部２３０とは別の、スイッチ信号を提供する他の手段によって接続されてもよい。
【００５７】
図１Ｂ及び図１Ｃは、本開示の実施例に係る表示パネルの周辺領域に割れが生じたか否かを判断する原理模式図である。図１Ｂ及び図１Ｃに示される原理模式図では、電圧印加部とスイッチ信号印加部が同一手段である例を挙げて説明するが、これに限定されない。
【００５８】
例えば、図１Ｂに示すように、スイッチ信号印加部２３０は、第１検出スイッチ回路２１２にスイッチ信号を印加して第１検出スイッチ回路２１２をオンに制御する。表示パネルの周辺領域に割れが生じていない時、検出回路配線２１１はオン状態になり、電圧印加部２２０より検出回路配線２１１に、及び第１検出スイッチ回路２１２を通じて第１データ線１２０に検出電圧を印加し、これにより検出回路配線２１１と第１データ線１２０とに閉回路（図１Ｂ中の破線矢印で示される回路）を形成させ、該閉回路に電位差がないため、第１サブ画素１１０と第１データ線１２０とが互いに電気的に接続されるＰ点における電圧は、電圧印加部２２０より印加する検出電圧（例えば、Ｖｄｄ）と同じであり、また、電圧差がないため、駆動電流がＰ点を経てそれに接続された第１サブ画素１１０に流れることがなく、すなわち第１サブ画素１１０は発光しない。
【００５９】
図１Ｃに示すように、スイッチ信号印加部２３０は、第１検出スイッチ回路２１２にスイッチ信号を印加して第１検出スイッチ回路２１２をオンに制御する。表示パネルの周辺領域に割れが生じた時、検出回路配線２１１は、オフ状態になり（例えば、断線が生じる）、すなわち開回路又は準開回路を形成し、電圧印加部２２０は、第１検出スイッチ回路２１２を通じて第１データ線１２０に検出電圧を印加するしかできず、この時、図１Ｂに示される閉回路がなく、第１サブ画素１１０と第１データ線１２０が互いに電気的に接続されるＰ点と電圧印加部２２０より印加する検出電圧との間に電位差（例えば、第１検出スイッチ回路に起因する電圧降下）が生じ、すなわち、Ｐ点における電圧は、電圧印加部２２０より印加する検出電圧よりも小さくなる。この時、サブ画素を駆動する電流は第１データ線１２０からＰ点を経てそれに接続された第１サブ画素１１０に流れて、その有機発光素子１３１０を発光駆動し、すなわち該第１サブ画素１１０は発光する。
【００６０】
例えば、図２は、本実施例の別の例に係る表示パネルの部分概略構造模式図である。図２に示すように、本例では、図１Ａに示されるものに比べて、表示パネルは、抵抗素子２４０をさらに備えてもよく、該抵抗素子２４０は、第１データ線１２０の第２端１２２と第１検出スイッチ回路２１２との間に接続されてもよいし（図示せず）、又は第１検出スイッチ回路２１２と検出回路配線２１１の第２端２１１２との間に接続されてもよい。これにより、検出回路配線２１１の第２端２１１２から第１検出スイッチ回路２１２を経て第１データ線１２０の第２端１２２に到達する導電経路は、抵抗素子２４０を通過する必要がある。なお、本実施例に係る抵抗素子２４０は、第１データ線１２０の第２端１２２と第１検出スイッチ回路２１２との間、又は第１検出スイッチ回路２１２と検出回路配線２１１の第２端２１１２との間の電圧降下を増加させ、これにより表示パネルの周辺領域に割れが生じたときの検出効果を更に向上させることができる。
【００６１】
例えば、図１Ｂ及び図１Ｃに示される原理模式図において図２に示される抵抗素子が設置される場合、表示パネルの周辺領域に割れが生じていない時、検出回路配線２１１はオン状態になり、電圧印加部２２０より検出回路配線２１１に印加する検出電圧は、検出回路配線２１１を経て第１データ線１２０の第１サブ画素１１０に電気的に接続されるＰ点に伝送される過程において電圧降下がないため、Ｐ点における電圧は、電圧印加部２２０より印加する検出電圧と同じであり、電圧降下がないため、駆動電流はＰ点を経てそれに接続された第１サブ画素１１０に流れることがなく、すなわち第１サブ画素１１０は発光しない。
【００６２】
例えば、図１Ｂ及び図１Ｃに示される原理模式図において図２に示される抵抗素子が設置される場合、表示パネルの周辺領域に割れが生じた時、検出回路配線２１１はオフ状態になり、電圧印加部２２０は、第１検出スイッチ回路２１２によって第１データ線１２０に検出電圧を印加するしかできず、電圧印加部２２０より第１データ線１２０に印加する検出電圧は、第１データ線１２０のＰ点に伝送される過程において電圧降下が生じるため、Ｐ点における電圧は、電圧印加部２２０より印加する検出電圧よりも小さくなる。サブ画素を駆動する電流は第１データ線１２０からＰ点を経てそれに接続された第１サブ画素１１０に流れて、その有機発光素子１３１０を発光駆動し、すなわち該第１サブ画素１１０は発光する。
【００６３】
図３Ａは、本実施例における第１サブ画素に備えられる例示的な画素駆動回路及び有機発光素子の構造模式図であり、この例示的な画素駆動回路は、受けた表示データ電圧が電源電圧と同じである時に駆動電流を出力しないように配置される。図３Ｂは、この例示的な画素駆動回路の駆動タイミング図である。
【００６４】
図３Ａ及び図３Ｂに示すように、この例示的な画素駆動回路は、Ｐチャネルトランジスタである６つの薄膜トランジスタ（ＴＦＴ）と、２つのコンデンサＣ１及びＣ２とを有し、Ｔ１−Ｔ５はスイッチングトランジスタ、ＤＴＦＴは駆動トランジスタである。該画素駆動回路は、２つの制御信号端Ｓ１及びＳ２と、１つのデータ信号端Ｖｄａｔａ（すなわちデータ線により入力される表示データ信号）と、３つの電圧信号端ＶＤＤ、ＶＳＳ、ＶＲＥＦとをさらに有する。例えば、電圧信号端ＶＤＤ、ＶＳＳ、ＶＲＥＦは、いずれも直流電圧信号端子であり、例えば、電圧信号端ＶＤＤ及びＶＳＳのうち、前者は高電圧端であり、後者は低電圧端（例えば接地端）であり、電圧信号端ＶＲＥＦは参照電圧端であり、その電圧値として、必要に応じて低電圧（例えば接地）を選択できる。
【００６５】
図３Ｂのタイミング図に示される第（１）（図中の丸１に対応。以下同じ。）段階は画素リセット段階であり、第１制御信号Ｓ１は低レベル、第２制御信号Ｓ２は低レベル、データ信号Ｖｄａｔａは低レベルである。この時、スイッチングトランジスタＴ１〜Ｔ５はともにオンする。この時、Ｔ１がオンするため、駆動トランジスタＤＴＦＴがダイオード接続状態にある。この時、ＤＴＦＴのドレイン電圧がＶＤＤ＋Ｖｔｈである。第（１）段階の最後に、Ａ点の電位がＶＤＤ＋Ｖｔｈに達し、Ｂ点の電位がＶＲＥＦ、Ｃ点の電位がＶＤＤである。
【００６６】
表示駆動を行う時に、例えば、データ書込段階であるタイミング図に示される第（２）（図中の丸２に対応。）段階では、第１制御信号Ｓ１は高レベル、第２制御信号Ｓ２は低レベル、データ信号Ｖｄａｔａは高レベルであり、この時、スイッチングトランジスタＴ１、Ｔ４及びＴ５がオンし、スイッチングトランジスタＴ２及びＴ３がオフする。Ａ点の電位がＶＤＤ＋Ｖｔｈ、Ｂ点の電位がＶＲＥＦ、Ｃ点の電位がＶｄａｔａであり、コンデンサＣ１及びＣ２がともに充電状態にある。
【００６７】
発光段階であるタイミング図に示される第（３）（図中の丸３に対応。）段階では、第１制御信号Ｓ１は低レベル、第２制御信号Ｓ２は高レベル、データ信号Ｖｄａｔａは低レベルであり、この時、スイッチングトランジスタＴ１、Ｔ４及びＴ５はオフし、スイッチングトランジスタＴ２及びＴ３はオンする。Ａ点の電位が２ＶＤＤ＋Ｖｔｈ−Ｖｄａｔａ、Ｂ点の電位がＶＲＥＦ＋ＶＤＤ−Ｖｄａｔａ、Ｃ点の電位がＶＤＤであり、駆動トランジスタＤＴＦＴについて、ゲート電極とソース電極との電圧差Ｖｇｓ＝ＶＤＤ＋Ｖｔｈ−Ｖｄａｔａであり、ＤＴＦＴは飽和状態にあり、有機発光素子１３１０を充電し、出力する電流が以下のとおりであり、
Ｉ＝１／２＊β＊（Ｖｇｓ−Ｖｔｈ）２
＝１／２＊β＊（ＶＤＤ＋Ｖｔｈ−Ｖｄａｔａ−Ｖｔｈ）２
＝１／２＊β＊（ＶＤＤ−Ｖｄａｔａ）２
ただし、βは定数値であり、電源電圧ＶＤＤが不変である場合、駆動電流Ｉの大きさがデータ信号Ｖｄａｔａ（すなわち表示データ電圧）に直接相関する。データ信号Ｖｄａｔａが電源電圧ＶＤＤに等しい場合、駆動トランジスタＤＴＦＴの出力電流Ｉが零であり、すなわち有機発光素子１３１０を流れる電流がなく、従って、該画素駆動回路を有する第１サブ画素が発光せず、すなわち黒表示をする一方、データ信号Ｖｄａｔａが電源電圧ＶＤＤに等しくない場合、駆動トランジスタＤＴＦＴの出力電流Ｉが零ではなく、すなわち電流が有機発光素子１３１０を流れ、従って、該画素駆動回路を有する第１サブ画素が発光し、すなわち白表示をし、且つデータ信号Ｖｄａｔａと電源電圧ＶＤＤとの差分が大きいほど、出力電流Ｉが大きく、その分、サブ画素に表示されるグレースケールが高い。
【００６８】
なお、本開示の実施例における表示パネルのサブ画素の画素駆動回路は、図３Ａに示される回路に限定されず、受けた表示データ電圧が電源電圧と同じである時に駆動電流を出力しないことを満たせば、他の形態の回路構造を採用してもよいと理解すべきである。
【００６９】
図１Ｂ及び図３Ａ、図３Ｂに示すように、表示パネルの周囲に割れが生じていない場合に、割れ検出を行う過程において、電圧印加部２２０より印加する検出電圧が第１サブ画素１１０の画素駆動回路の電源電圧ＶＤＤである時に、Ｐ点における電圧（すなわち、第１データ線１２０上の表示データ電圧）が電圧印加部２２０より印加するＶＤＤと同じであるため、第１データ線１２０上の表示データ電圧Ｖｄａｔａ＝ＶＤＤである。前述した駆動電流Ｉの式によれば、表示データ電圧Ｖｄａｔａが電源電圧ＶＤＤと同じである時に、駆動電流Ｉが零であり、すなわち、有機発光素子を流れる駆動電流がないため、表示パネルの周囲に割れが生じていない場合に、第１データ線１２０に接続される（例えば１列の）第１サブ画素１１０は発光せず、暗線が生じる。
【００７０】
図１Ｃ及び図３Ａ、図３Ｂに示すように、表示パネルの周囲に割れが生じた場合に、電圧印加部２２０より印加する検出電圧が電源電圧ＶＤＤである時に、Ｐ点における電圧が電圧印加部２２０より印加する検出電圧よりも小さいため、第１データ線１２０上の表示データ電圧Ｖｄａｔａ＜ＶＤＤである。前述した駆動電流Ｉの式によれば、表示データ電圧Ｖｄａｔａが電源電圧ＶＤＤと同じではない時に、駆動電流Ｉが零ではなく、すなわち、駆動電流が有機発光素子を流れるため、表示パネルの周囲に割れが生じた場合に、第１データ線１２０に接続される（例えば１列の）第１サブ画素１１０が発光する。
【００７１】
本実施例に係る表示パネルは、第１サブ画素の発光状況から周辺領域に割れが生じたか否かを有効に判断でき、周辺領域の割れの検出率を向上できる。
【００７２】
例えば、本実施例に係る第２サブ画素は、図３Ａに示される画素駆動回路及び有機発光素子をも有しており、第２サブ画素に電気的に接続される第２データ線が検出回路配線に電気的に接続される（例えば、閉回路を形成する）ことがないため、表示パネルの周辺の割れが第２サブ画素の発光状態に影響することがない。
【００７３】
図４Ａは、本開示の実施例の一例に係る表示パネルの部分構造模式図であり、図４Ａの例は、図１Ａ又は図２に示される概略構造を具体化しており、図１Ｂ及び図１Ｃと図３Ａ及び図３Ｂに示される原理を用いて周辺領域に割れが生じたか否かを検出できる。
【００７４】
例えば、図４Ａに示すように、表示パネルの周辺領域２００は、ボンディング領域（図中の表示領域の下方に位置する周辺領域）を含み、該ボンディング領域は、例えばフレキシブル回路基板パッド、ＩＣ回路基板パッド２５０のボンディング等に用いられる。例えば、該ＩＣ回路は、データ駆動チップであり得る。
【００７５】
例えば、検出回路配線２１１の第１端は、表示領域１００のボンディング領域から離れる側に位置し、第１データ線１２０の第１端は、表示領域１００のボンディング領域から離れる側に位置し、第１データ線１２０の第２端は、表示領域１００のボンディング領域に近い側に位置する。
【００７６】
例えば、図４Ａに示すように、検出回路配線２１１は、周辺領域２００において少なくとも部分的に表示領域１００を取り囲んで設置される。
【００７７】
例えば、検出回路配線２１１は、Ｙ方向に延びる部分と、Ｘ方向に延びる部分とを有すてもよい。
【００７８】
例えば、図４Ａに示すように、表示パネルは、Ｙ方向に延びる中心線３００を備え、検出回路配線２１１は、中心線３００の両側に位置し且つ対称的に分布する２つの部分の配線を備え、すなわち、検出回路配線２１１は、Ｘ方向における表示領域１００の両側、及び表示領域１００のボンディング領域から離れる側に分布する。
【００７９】
例えば、図４Ａに示すように、中心線３００の左右両側に位置する２つの部分の検出回路配線２１１は、それぞれ電気的接続関係がない２本の検出回路配線であり、このように、検出精度を向上でき、表示パネルの微小な割れが生じた領域を特定することに有利である。しかし、本実施例は、これに限定されず、例えば、中心線３００の左右両側に位置する２つの部分の検出回路配線２１１は、同一の検出回路配線２１１であってもよい（すなわち、２つの部分の検出回路配線２１１が電気的接続関係を有する）。
【００８０】
例えば、必要に応じて、より多くの検出回路配線２１１を設置し、各検出回路配線をそれぞれ、表示パネルの周辺領域の一部に対応させるようにしてもよい。例えば、図１Ａに示される構成の場合は、表示パネルの左側の周辺領域、右側の周辺領域及び上側の周辺領域にそれぞれ１本の検出回路配線を配置し、これにより、微小な割れが生じた場合に、検出結果によって微小な割れが左側の周辺領域、右側の周辺領域及び上側の周辺領域のうちのどの領域に生じたかを特定することができる。
【００８１】
例えば、図４Ａに示すように、中心線３００の左右両側にそれぞれ位置し且つ検出回路配線２１１に電気的に接続される第１データ線１２０の数は、同じであってもよいし、異なってもよい。
【００８２】
例えば、図４Ａに示すように、中心線３００の左右両側にそれぞれ位置し且つ検出回路配線２１１に電気的に接続される第１データ線１２０の位置は、中心線３００に対して対称的に分布してもよいし、非対称に分布してもよく、本実施例では、これについて限定しない。
【００８３】
例えば、図４Ａに示される例では、電圧印加部２２０とスイッチ信号印加部２３０とは、いずれも電気信号テストパッドであり、該表示パネルの割れ検出は、表示パネルの電気テスト段階で行われる。この時、表示パネルにおけるフレキシブルプリント回路ボンディングパッド２６０と割れ検出回路構造２１０は、電気的接続関係を有しない。
【００８４】
例えば、図４Ａに示すように、本例に係る表示パネルは、中心線３００の左右両側に位置する２つの電気信号テストパッドを備え、各電気信号テストパッドはそれぞれ、中心線３００の両側に位置する２つの部分の検出回路配線２１１に検出電圧を印加する。本実施例は、これに限定されず、電気信号テストパッドが１つのみ設置されてもよい。
【００８５】
例えば、図４Ａに示すように、第１検出スイッチ回路２１２は、薄膜トランジスタ２１２１を少なくとも１つ有し、薄膜トランジスタ２１２１のゲート電極（すなわち第１検出スイッチ回路２１２の制御端）は、スイッチ信号印加部２３０に電気的に接続され、薄膜トランジスタ２１２１のソース電極及びドレイン電極のうち、一方は第１データ線１２０に電気的に接続され、他方は検出回路配線２１１の第２端に電気的に接続される。
【００８６】
例えば、図４Ａに示される例において、第１検出スイッチ回路２１２は、それぞれ表示パネルの周辺領域に割れが生じたか否かを検出するための、第１データ線１２０に対応する６組の薄膜トランジスタを有し、各組の薄膜トランジスタはそれぞれ、第１薄膜トランジスタと第２薄膜トランジスタとを有し、各組の薄膜トランジスタのうち、第１薄膜トランジスタのゲート電極は、中心線３００の左側に位置する電気信号テストパッドに電気的に接続され、第２薄膜トランジスタのゲート電極は、中心線３００の右側に位置する電気信号テストパッドに電気的に接続され、第１薄膜トランジスタのソース電極は、第１データ線１２０に電気的に接続され、第１薄膜トランジスタのドレイン電極は、第２薄膜トランジスタのソース電極及び検出回路配線２１１に電気的に接続され、第２薄膜トランジスタのドレイン電極は、別の第１データ線１２０に電気的に接続される。
【００８７】
例えば、電気検出において、第１薄膜トランジスタと第２薄膜トランジスタは、同時にオン状態になってもよいし、又はそのうちの一方又は１組がオン状態になって第１検出スイッチ回路２１２をオン状態にしてもよく、本実施例はこれについて限定しない。
【００８８】
本開示の実施例の例は、薄膜トランジスタ２１２１がＰチャネル金属酸化物半導体電界効果トランジスタ（ＰＭＯＳ）であることを例に説明する。図４Ａに示される具体例において、電気テスト段階では、電気信号テストパッドはスイッチ信号印加部２３０として薄膜トランジスタ２１２１のゲート電極に低レベル信号を印加して第１検出スイッチ回路２１２をオンに制御し、また、電気信号テストパッドは電圧印加部２２０として、検出回路配線２１１に高レベル信号を検出電圧として印加する。本開示の実施例の例は、これに限定されない。薄膜トランジスタは、ＮＭＯＳ薄膜トランジスタであってもよい。この場合、電気信号テストパッドはスイッチ信号印加部としてＮＭＯＳ薄膜トランジスタに高レベルを印加して第１検出スイッチ回路をオンに制御し、同様に、電気信号テストパッドは電圧印加部２２０として、検出回路配線２１１に高レベル信号を検出電圧として印加する。
【００８９】
例えば、図４Ａに示される表示パネルにおいて、電気テスト段階では、電気信号テストパッドは、第１検出スイッチ回路２１２をオンに制御すると同時に、検出回路配線２１１、第１データ線１２０に検出電圧（例えば、該検出電圧が電源電圧ＶＤＤに等しい）を印加し、黒色画面を表示する第１データ信号が第２データ線に印加されると想定し、表示パネルが黒色画面を表示する場合に、第１データ線１２０に電気的に接続される第１サブ画素が発光すると、周辺領域に割れが生じたことを示す一方、第１データ線１２０に電気的に接続される第１サブ画素が発光しないと、周辺領域に割れが生じていないことを示し、この時、表示パネル全体が黒色画面のみを表示する。
【００９０】
例えば、第１サブ画素が緑色サブ画素で且つ第１データ線１２０が同一列の緑色サブ画素に接続される場合、表示パネルに黒色画面を表示させ且つ第１データ線１２０に電気的に接続される第１サブ画素に印加される表示データ電圧ＶｄａｔａがＶＤＤである時に、表示パネルに緑色の輝線が発生すると、周辺領域に割れが生じたことを示す。なお、本例はこれに限定されず、第１サブ画素は他の色のサブ画素であってもよい。
【００９１】
例えば、図４Ａに示される表示パネルにおいて、電気テスト段階では、電気信号テストパッドは、第１検出スイッチ回路２１２をオンに制御すると同時に、検出回路配線２１１、第１データ線１２０に検出電圧（例えば、該検出電圧が電源電圧ＶＤＤに等しい）を印加し、白色画面を表示する第２データ信号が第２データ線に印加されると想定し、表示パネルが白色画面を表示する場合に、第１サブ画素が発光すると、周辺領域に割れが生じたことを示し、この時、表示パネル全体が白色画面のみを表示する一方、第１サブ画素が発光しないと、周辺領域に割れが生じていないことを示す。
【００９２】
例えば、第１サブ画素が緑色サブ画素で且つ第１データ線１２０が同一列の緑色サブ画素に接続される場合、表示パネルに白色画面を表示させ且つ第１データ線１２０に電気的に接続される第１サブ画素に印加される表示データ電圧ＶｄａｔａがＶＤＤである時に、表示パネルに紫色の輝線が発生すると、周辺領域に割れが生じていないことを示す。
【００９３】
図４Ｂから図４Ｆは、本開示の実施例の他の例に係る表示パネルの部分構造模式図であり、図４Ｂから図４Ｆの例はそれぞれ、図１Ａ又は図２に示される概略構造を具体化しており、図１Ｂ及び図１Ｃと図３Ａ及び図３Ｂに示される原理を用いて周辺領域に割れが生じたか否かを検出できる。
【００９４】
例えば、図４Ｂに示すように、図４Ａに示される例との相違は、図４Ｂに示される例において、検出回路配線２１１が蛇行構造（例えばＳ形配線、Ｚ形配線、Ｗ形配線等）を有し、周辺領域２００に対するカバレージを向上でき、表示パネルの周辺領域に割れが生じたか否かをよりよく検出できることにある。なお、本例の他の構造設計は、図４Ａに示される例の他の構造設計と同じであるため、ここで重複説明を省略する。
【００９５】
例えば、図４Ｃに示すように、図４Ａに示される例との相違は、図４Ｃに示される例では、電圧印加部２２０とスイッチ信号印加部２３０とがいずれもフレキシブルプリント回路ボンディングパッドであり、該表示パネルの割れ検出が表示パネルのモジュールテスト段階で行われることにある。従って、モジュールテスト段階において、フレキシブルプリント回路ボンディングパッドは、電圧印加部２２０として機能するだけでなく、スイッチ信号印加部２３０としても機能する。また、電気信号テストパッド２７０と割れ検出回路構造２１０とは、電気的接続関係を有しない。
【００９６】
例えば、本例に係る表示パネルのフレキシブルプリント回路ボンディングパッドは、中心線（図４Ａ中の中心線３００）の左右両側に位置する２つの入力ポートを有し、これにより中心線の両側に位置する２つの部分の検出回路配線２１１に検出電圧を印加する。なお、本例はこれに限定されず、本例におけるフレキシブルプリント回路ボンディングパッドは、入力ポートを１つのみ有してもよい。
【００９７】
モジュールテスト段階において、フレキシブルプリント回路ボンディングパッドの作動原理は電気信号テストパッドと同様であるため、ここで重複説明を省略する。なお、本例の他の構造設計は、図４Ａに示される例の他の構造設計と同様であるため、ここで重複説明を省略する。
【００９８】
例えば、図４Ｄに示すように、図４Ａに示される例との相違は、図４Ｄに示される例では、電気テスト段階における電気信号テストパッドが電圧印加部２２０とスイッチ信号印加部２３０とを含め、モジュールテスト段階におけるフレキシブルプリント回路ボンディングパッドが電圧印加部２２０とスイッチ信号印加部２３０とを含めることにある。従って、図４Ｄに示される例では、該表示パネルにおける割れ検出回路構造は、電気テスト段階において表示パネルの周辺の微小な割れを検出できるだけでなく、モジュールテスト段階において表示パネルの周辺の微小な割れを検出できる。
【００９９】
図４Ｄに示される実施例では、電圧印加部２２０は電気信号テストパッドとフレキシブルプリント回路ボンディングパッドとを同時に有し、対応する割れテストは、表示パネルの電気テスト段階で行われてもよいし、表示パネルのモジュールテスト段階で行われてもよく、この２種類の割れテスト方式は、互いに干渉又は抵触しない。
【０１００】
従って、該実施例における表示パネルの割れ検出回路構造は、電気テスト段階においてもモジュールテスト段階においても使用できるため、表示パネルの周辺の微小な割れを検出し、表示パネルのうちの不良品をタイムリーに選別でき、これにより、不良な表示パネルの後続の使用において外部の水蒸気が該表示装置の内部に侵入して表示装置の金属配線が腐食され、表示パネルの故障を招くことを効果的に防止できるとともに、ユーザーがこのような不良な表示パネルを用いた移動製品をしばらく使用した後、割れが徐々に広がり、機械的損傷を引き起こし、ディスプレイの故障を招くことを回避できる。
【０１０１】
なお、該例における表示パネルは、電気テスト段階においてもモジュールテスト段階においても、割れ検出の実現原理がともに図４Ａに示される表示パネルの割れ検出の実現原理と同様であるため、ここで重複説明を省略する。
【０１０２】
上記各例において、電気テスト段階において、電気信号テストパッドは電圧印加部とスイッチ信号印加部とを含め、モジュールテスト段階において、フレキシブルプリント回路ボンディングパッドは、電圧印加部とスイッチ信号印加部とを含める。
【０１０３】
例えば、図４Ｅに示すように、図４Ａに示される例との相違は、図４Ｅに示される例では、電圧印加部２２０が電気信号テストパッド、スイッチ信号印加部２３０がフレキシブルプリント回路ボンディングパッドであることにある。従って、電気信号テストパッドは、検出回路配線２１１に検出電圧を印加するために用いられ、フレキシブル印刷ボンディングパッドは、第１検出スイッチ回路２１２にスイッチ信号を印加して第１検出スイッチ回路２１２のオン・オフを制御するために用いられる。
【０１０４】
例えば、図４Ｆに示すように、図４Ａに示される例との相違は、図４Ｆに示される例では、電圧印加部２２０がフレキシブルプリント回路ボンディングパッド、スイッチ信号印加部２３０が電気信号テストパッドであることにある。従って、フレキシブルプリント回路ボンディングパッドは、検出回路配線２１１に検出電圧を印加するために用いられ、電気信号テストパッドは、第１検出スイッチ回路２１２にスイッチ信号を印加して第１検出スイッチ回路２１２のオン・オフを制御するために用いられる。
【０１０５】
図４Ｅ及び図４Ｆに示される例では、電気信号テストパッドとフレキシブルプリント回路ボンディングパッドとは、それぞれ電圧印加部とスイッチ信号印加部として、表示パネルの周辺領域の割れ検出を実現する。
【０１０６】
図５Ａは、本開示の別の実施例の一例に係る表示パネルの割れ検出方法の検出プロセスの模式図である。なお、本実施例における表示パネルは、上記例のいずれかに係る表示パネルである。図５Ａに示すように、該割れ検出方法、具体的には、
第１検出スイッチ回路と第２検出スイッチ回路をオンするステップＳ２０１と、
検出回路配線の第２端に検出電圧を印加するステップＳ２０２と、
黒色画面を表示するための第１データ信号を第２データ線に印加するステップＳ２０３と、を含む。
【０１０７】
例えば、本例は、先ず第２検出スイッチ回路をオンし、次に黒色画面を表示するための第１データ信号を表示パネルの第２データ線に印加することによって、表示パネルに黒色画面を表示させる。
【０１０８】
例えば、表示パネルに黒色画面を表示させる場合、第１サブ画素が発光すると、周辺領域に割れが生じたと判断する。例えば、第１サブ画素が緑色サブ画素で且つ第１データ線が同一列の緑色サブ画素に接続される時、表示パネルに黒色画面を表示させる場合、表示パネルに緑色の輝線が発生すると、周辺領域に割れが生じたと判断する。
【０１０９】
例えば、表示パネルに黒色画面を表示させる場合、第１サブ画素が発光しないと、周辺領域に割れが生じていないと判断し、この時、表示パネル全体が黒色画面のみを表示する。
【０１１０】
例えば、本例に係る割れ検出方法は、電気テスト段階で表示パネルの周辺領域に割れが生じたか否かを検出できるだけでなく、モジュールテスト段階で表示パネルの周辺領域に割れが生じたか否かを検出できる。なお、本例は、これに限定されない。
【０１１１】
本例では、表示パネルに黒色画面を表示させる場合、第１サブ画素の発光状況から、表示パネルの周辺領域に割れが生じたか否かを判断できる。
【０１１２】
図５Ｂは、本開示の別の実施例の一例に係る表示パネルの割れ検出方法の検出プロセスの模式図である。なお、本実施例における表示パネルは、上記例のいずれかに係る表示パネルである。図５Ｂに示すように、該割れ検出方法、具体的には、
第１検出スイッチ回路と第２検出スイッチ回路をオンするステップＳ２１１と、
検出回路配線の第２端に検出電圧を印加するステップＳ２１２と、
白色画面を表示するための第２データ信号を第２データ線に印加するステップＳ２１３と、を含む。
【０１１３】
例えば、本例は、先ず第２検出スイッチ回路をオンし、次に白色画面を表示するための第２データ信号を表示パネルの第２データ線に印加することによって、表示パネルに白色画面を表示させる。
【０１１４】
例えば、表示パネルに白色画面を表示させる場合、第１サブ画素が発光しないと、周辺領域に割れが生じていないと判断する。例えば、第１サブ画素が緑色サブ画素で且つ第１データ線が同一列の緑色サブ画素に接続される時、表示パネルに白色画面を表示させる場合、表示パネルに紫色の輝線が発生すると、周辺領域に割れが生じていないと判断する。
【０１１５】
例えば、表示パネルに白色画面を表示させる場合、第１サブ画素が発光すると、周辺領域に割れが生じたと判断し、この時、表示パネル全体が白色画面のみを表示する。
【０１１６】
例えば、本例に係る割れ検出方法は、電気テスト段階で表示パネルの周辺領域に割れが生じたか否かを検出できるだけでなく、モジュールテスト段階で表示パネルの周辺領域に割れが生じたか否かを検出できる。なお、本例は、これに限定されない。
【０１１７】
本例では、表示パネルに白色画面を表示させる場合、第１サブ画素の発光状況から、表示パネルの周辺領域に割れが生じたか否かを判断できる。
【０１１８】
本開示の別の実施例は、上記例のいずれかに係る表示パネルを備える表示装置を提供する。本実施例に係る表示装置は、電気テスト段階においてもモジュールテスト段階においてもその周辺の微小な割れを検出し、不良品をタイムリーに選別でき、これにより、不良な表示装置の後続の使用において、外部の水蒸気が該表示装置の内部に侵入して該表示装置の内部の金属配線が腐食され、表示装置の故障を招くことを効果的に防止できるとともに、ユーザーがこのような不良な表示装置をしばらく使用した後に、割れが徐々に広がり、機械的損傷を引き起こし、ディスプレイの故障を招くことを回避できる。
【０１１９】
例えば、該表示装置は、有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、ＯＬＥＤ）表示装置等の表示デバイスや該表示装置を備えるテレビ、デジタルカメラ、携帯電話、腕時計、タブレット、ラップトップ、ナビゲータ等、表示機能を有する製品又は部品である。なお、本実施例は、これに限定されない。
【０１２０】
なお、
（１）本開示の実施例の図面では、本開示の実施例に係る構造のみを示しており、他の構造は、通常の設計を参照すればよい。
（２）本開示の同一の実施例及び異なる実施例における特徴は、衝突しない限り、互いに組み合わせることが可能である。
【０１２１】
以上は、単なる本公開の具体的な実施形態にすぎず、本公開の保護範囲は、これに限定されない。当業者が本開示に開示されている技術的範囲を逸脱せずに容易に想到し得る変更や置換は、すべて本開示の保護範囲に属することが無論である。従って、本公開の保護範囲は、請求の範囲によって解釈されるべきである。
【図１Ａ】
2021523389.tif 000003
【図１Ｂ】
2021523389.tif 000004
【図１Ｃ】
2021523389.tif 000005
【図２】
2021523389.tif 000006
【図３Ａ】
2021523389.tif 000007
【図３Ｂ】
2021523389.tif 000008
【図４Ａ】
2021523389.tif 000009
【図４Ｂ】
2021523389.tif 000010
【図４Ｃ】
2021523389.tif 000011
【図４Ｄ】
2021523389.tif 000012
【図４Ｅ】
2021523389.tif 000013
【図４Ｆ】
2021523389.tif 000014
【図５Ａ】
2021523389.tif 000015
【図５Ｂ】
2021523389.tif 000016
【国際調査報告】
2021523389.tif 000017
2021523389.tif 000018
2021523389.tif 000019
2021523389.tif 000020