(57)【要約】  複数の量子ビットを備える量子ビットアレイを含むシステムが開示され、量子ビットアレイの各量子ビットは、第一ノードに対応する第一電極と、第二ノードに対応する第二電極とを備え、量子ビットアレイ中の第一量子ビットについて、第一量子ビットが、量子ビットアレイ中の第二量子ビットに対して、第一量子ビットに存在する電荷が第二量子ビットの第一ノードと第二量子ビットの第二ノードの各々に同じ電荷を誘起して、第一量子ビットと第二量子ビットとの間の結合が低減されるようにして位置決めされ、いずれのノードも共通接地を共有していない。
2021519459.tif 000002
【特許請求の範囲】
【請求項１】
複数の量子ビットを備える量子ビットアレイを備えるシステムであって、前記量子ビットアレイの各量子ビットが、第一ノードに対応する第一電極と、第二ノードに対応する第二電極とを備え、
前記量子ビットアレイ中の第一量子ビットが、前記量子ビットアレイ中の第二量子ビットに対して、前記第一量子ビットに存在する電荷が前記第二量子ビットの第一ノードと前記第二量子ビットの第二ノードの各々に同じ電荷を誘起して前記第一量子ビットと前記第二量子ビットとの間の結合が低減されるようにして、位置決めされていて、
いずれのノードも共通接地を共有していない、システム。
【請求項２】
前記第一量子ビットの第一電極と前記第二量子ビットの第一電極との間の距離が、前記第一量子ビットの第一電極と前記第二量子ビットの第二電極との間の距離と略同じである、請求項１に記載のシステム。
【請求項３】
前記複数の量子ビットが複数の行と複数の列に配置されていて、前記第一量子ビットが、前記第二量子ビットが位置する行及び列とはそれぞれ異なる行及び異なる列に位置する、請求項１又は２に記載のシステム。
【請求項４】
前記複数の量子ビットが複数の行と複数の列に配置されていて、第一量子ビットが、第二量子ビットが位置する行の直ぐ隣の行に位置する、請求項１から３のいずれか一項に記載のシステム。
【請求項５】
前記第一量子ビットが、前記第二量子ビットが位置する列の直ぐ隣の列に位置する、請求項４に記載のシステム。
【請求項６】
前記第一量子ビットの第一ノードと前記第二量子ビットの第一ノードとの間の容量が、前記第一量子ビットの第一ノードと前記第二量子ビットの第二ノードとの間の容量と略同じである、請求項１から５のいずれか一項に記載のシステム。
【請求項７】
前記量子ビットアレイの各量子ビットが、前記量子ビットアレイ中の次近接量子ビットに対して、該各量子ビットに存在する電荷が該次近接量子ビットの第一ノードと該次近接量子ビットの第二ノードの各々に同じ電荷を誘起して該各量子ビットと該次近接量子ビットとの間の結合が低減されるようにして、位置決めされている、請求項１から６のいずれか一項に記載のシステム。
【請求項８】
前記量子ビットアレイの各量子ビットが、互いに平行に結合された第一接合及び第二接合を備え、前記第一接合及び前記第二接合の各々が前記第一電極及び前記第二電極の両方に結合され、前記第一接合及び前記第二接合の各々が前記第一電極と前記第二電極との間に位置する、請求項１から７のいずれか一項に記載のシステム。
【請求項９】
前記第一接合及び前記第二接合がジョセフソン接合である、請求項８に記載のシステム。
【請求項１０】
前記量子ビットアレイの各量子ビットが、前記第一電極及び前記第二電極の両方に結合され且つ前記第一電極と前記第二電極との間に位置する第一接合を備える、請求項１から７のいずれか一項に記載のシステム。
【請求項１１】
前記第一接合がジョセフソン接合である、請求項１０に記載のシステム。
【請求項１２】
各量子ビットが四つのコプレーナ導波路アームを備え、
前記四つのコプレーナ導波路アームのうち二つが、細長の第一電極に直接結合され、互いに直交する方向に沿って延伸し、
前記四つのコプレーナ導波路アームのうち他の二つが、細長の第二電極に直接結合され、互いに直交する方向に沿って延伸する、請求項１から１１のいずれか一項に記載のシステム。
【請求項１３】
前記第一量子ビットの第一電極と前記第一量子ビットの第二電極の各々が第一方向に沿って互いに平行であり、
前記第二量子ビットの第一電極と前記第二量子ビットの第二電極が第二方向に沿って互いに平行であり、
前記第一方向が前記第二方向と直交している、請求項１から１２のいずれか一項に記載のシステム。
【請求項１４】
前記量子ビットアレイの各量子ビットが、差動エックスモン（Ｘｍｏｎ）量子ビットを備える、請求項１から１３のいずれか一項に記載のシステム。
【請求項１５】
前記量子ビットアレイの各量子ビットが、前記第一電極及び前記第二電極を形成している超伝導体薄膜を備える、請求項１から１４のいずれか一項に記載のシステム。
【請求項１６】
前記超伝導体薄膜がアルミニウム、ニオブ、又は窒化チタンを備える、請求項１５に記載のシステム。
【請求項１７】
前記第一量子ビットと前記第二量子ビットとの間の結合強度が、略１ＧＨｚから略２０ＧＨｚの間の周波数に同調させた前記第一量子ビットについて０ＭＨｚ超０．１ＭＨｚ未満である、請求項１から１６のいずれか一項に記載のシステム。
【請求項１８】
前記第一量子ビットと前記第一量子ビットから最近接の量子ビットとの間の結合強度が、略１ＧＨｚから略２０ＧＨｚの間の周波数に同調させた前記第一量子ビットについて０ＭＨｚ超３０ＭＨｚ未満である、請求項１から１７のいずれか一項に記載のシステム。
【請求項１９】
接地面を更に備え、
前記接地面が、前記量子ビットアレイの量子ビットが位置する量子ビット面とは異なる面である、請求項１から１８のいずれか一項に記載のシステム。
【発明の詳細な説明】
【背景技術】
【０００１】
量子計算は、古典的デジタルコンピュータよりも効率的に特定の計算を行うように基本状態の重ね合わせや、別々の離れた存在同士に属するもつれ等の量子効果を利用する計算方法である。二つの双安定状態（例えば、「０」と「１」）になるように構成される「ビット」を用いて情報を記憶して取り扱うデジタルコンピュータとは対照的に、量子計算システムは、量子状態の重ね合わせ（例えば、ａ｜０＞＋ｂ｜１＞）となるように構成される「量子ビット」を用いて情報を取り扱うことを対象としている。各量子ビットの量子状態は互いにもつれあうことができ、つまり、一つの量子ビットの測定結果が他の量子ビットの測定結果と強く相関している。こうした特性が、量子コンピュータの速度が量子ビットの数と指数関数的関係にあるという古典的コンピュータに対する重要な利点を与える。
【発明の概要】
【発明が解決しようとする課題】
【０００２】
本開示は、量子ビットシステムの寄生容量の低減に関する。量子計算システムは、二次元基板に配置された複数の量子ビットを含み得る。複数の量子ビットは、量子計算アルゴリズムを実行するために必要とされるあらゆるパターンで基板の平面に配置され得る。例えば、一部の場合において、量子計算システムは、複数の行と複数の列を有するアレイに配置された複数の量子ビットを含み得る。複数の量子ビット間のもつれを利用するため、システムは、量子ビットの特定のグループ（例えば、対）の間に結合が存在するようにして設計される。平面基板上の所与の量子ビットは、残りの量子ビットの一部又は全部と結合するようにして配置され得る。例えば、量子計算システムの設計に依存して、所与の量子ビットが近接量子ビットのうち一部と強力に結合するように配置され、所与の量子ビットと他の近接量子ビットとの間の結合が最小化されることが望まれ得る。特定の場合では、例えば、複数の行と列を有するアレイに配置された複数の量子ビットを含む量子計算システムにおいて、アルゴリズムが、近接する量子ビット間の結合、例えば、アレイの隣接する行や隣接する列内の互いに近接する量子ビット間の結合を必要とし得る。量子ビット間の結合は、例えば、同一基板上に製造されたコプレーナ導波路によって促進され得る。しかしながら、近接性のため、アレイ中の他の量子ビット、例えば、アレイの対角線上の量子ビットとの望ましくない寄生結合も生じ得る。このような隣接量子ビット間の不要な結合は主に容量性のものであり得る。特定の量子計算システム用の量子アルゴリズムがこうした寄生結合を考慮しない場合や、寄生結合の大きさが、量子計算システムを多数の量子ビットに拡張することの妨げとなる程度に無視できないものとなる場合には、このような寄生結合が、多数の量子ビットでの大規模量子計算アルゴリズムの実行を妨げ得る。
【課題を解決するための手段】
【０００３】
本開示は、寄生容量結合を低減するのに使用可能なアレイ中の量子ビットの配置構成に関する。一部実施形態では、量子ビットアレイ内の各量子ビットは、近接する量子ビットの鏡像のレイアウトや反転レイアウトを有し、量子ビット間、例えば、対角線上の二つの量子ビット間の寄生容量結合が低減又は無効にされるようになっている。
【０００４】
本明細書に記載の主題の革新的な態様は、全般的に、複数の量子ビットを備える量子ビットアレイを含むシステムおいて実現可能であり、その量子ビットアレイの各量子ビットは、第一ノードに対応する第一電極と、第二ノードに対応する第二電極とを備え、量子ビットアレイ中の第一量子ビットについて、その第一量子ビットは、量子ビットアレイ中の第二量子ビットに対して、第一量子ビットに存在する電荷が第二量子ビットの第一ノードと第二量子ビットの第二ノードの各々に同じ電荷を誘起して第一量子ビットと第二量子ビットとの間の結合が低減されるようにして位置決めされ、いずれのノードも共通接地を共有していない。
【０００５】
上記実施形態と他の実施形態の各々は、任意選択的に、以下の特徴のうち一つ以上を単独で又は組み合わせで含み得る。第一量子ビットの第一電極と第二量子ビットの第一電極との間の距離は、第一量子ビットの第一電極と第二量子ビットの第二電極との間の距離と略同じである。複数の量子ビットは複数の行と複数の列に配置され、第一量子ビットが、第二量子ビットが位置する行及び列とはそれぞれ異なる行及び異なる列に位置する。複数の量子ビットは複数の行と複数の列に配置され、第一量子ビットは、第二量子ビットが位置する行の直ぐ隣の行に位置する。第一量子ビットは、第二量子ビットが位置する列の直ぐ隣の列に位置する。第一量子ビットの第一ノードと第二量子ビットの第一ノードとの間の容量は、第一量子ビットの第一ノードと第二量子ビットの第二ノードとの間の容量と略同じである。量子ビットアレイの各量子ビットは、アレイ中の次近接の量子ビットに対して、その量子ビットに存在する電荷が次近接の量子ビットの第一ノード及び次近接の量子ビットの第二ノードの各々に同じ電荷を誘起してその量子ビットと次近接の量子ビットとの間の結合が低減されるようにして、位置決めされる。量子ビットアレイの各量子ビットは、互いに平行に結合された第一接合及び第二接合を備え、第一結合及び第二結合の各々は第一電極及び第二電極の両方に結合され、第一接合及び第二接合の各々は第一電極と第二電極との間に位置する。第一接合及び第二接合はジョセフソン接合である。量子ビットアレイの各量子ビットは、第一電極及び第二電極の両方に結合され且つ第一電極と第二電極との間に位置する第一接合を備える。第一接合はジョセフソン接合である。各量子ビットは四つのコプレーナ導波路アームを備え、四つのコプレーナ導波路アームのうち二つは、細長の第一電極に直接結合され、互いに直交する方向に沿って延伸し、四つのコプレーナ導波路アームのうち他の二つは、細長の第二電極に直接結合され、互いに直交する方向に沿って延伸する。第一量子ビットの第一電極と第一量子ビットの第二電極の各々は第一方向に沿って互いに平行であり、第二量子ビットの第一電極と第二量子ビットの第二電極は第二方向に沿って互いに平行であり、第一方向は第二方向と直交している。量子ビットアレイの各量子ビットは差動エックスモン（Ｘｍｏｎ）量子ビットを備える。量子ビットアレイの各量子ビットは、第一電極及び第二電極を形成している超伝導体薄膜を備える。超伝導体薄膜はアルミニウム、ニオブ、又は窒化チタンを備える。第一量子ビットと第二量子ビットとの間の結合強度は、略１ＧＨｚから略２０ＧＨｚの間の周波数に同調させた第一量子ビットについて０ＭＨｚ超０．１ＭＨｚ未満である。第一量子ビットと第一量子ビットから最近接の量子ビットとの間の結合強度が、略１ＧＨｚから略２０ＧＨｚの間の周波数に同調させた第一量子ビットについて０ＭＨｚ超３０ＭＨｚ未満である。システムは接地面を更に備え、接地面が、量子ビットアレイの量子ビットが位置する量子ビット面とは異なる面である。
【０００６】
本明細書に記載の主題は、以下の利点のうち一つ以上を実現するようにして実施可能である。例えば、一部実施形態では、アレイ内の量子ビットの対称な配置構成が、量子ビット間の寄生結合を低減又は無効にする。一部実施形態では、アレイ内の量子ビットの配置構成は、結合が望まれている量子ビット間の結合強度を変化させない。一部実施形態では、アレイ内の量子ビットの配置構成は、既存の量子ビット製造方法を実質的に変更することを必要としない。一部実施形態では、アレイ内の量子ビットの配置構成の結果として、ＺＺエラーの発生が低下し得る。
【０００７】
本明細書の主題の一つ以上の実施形態の詳細が、添付図面と以下の説明に与えられている。主題の他の特徴、態様、利点は、明細書、図面、特許請求の範囲から明らかとなるものである。
【図面の簡単な説明】
【０００８】
【図１Ａ】量子ビットシステム用の量子ビットのアレイの例を示す図である。
【図１Ｂ】図１Ａに関して説明されるアレイ中の量子ビットの超伝導量子干渉デバイス（ＳＱＵＩＤ）の例を示す図である。
【図１Ｃ】図１Ａに関して説明される対角線上の量子ビット間の寄生容量結合を示す概略図である。
【図２Ａ】量子ビットシステム用の量子ビットのアレイの他の例を示す図である。
【図２Ｂ】図２Ａに関して説明されるアレイ中の量子ビットのＳＱＵＩＤの例を示す図である。
【図２Ｃ】図２Ａに関して説明される対角線上の量子ビット間の寄生容量結合を示す概略図である。
【発明を実施するための形態】
【０００９】
図面において同様の参照番号と符号は同様の要素を示す。
【００１０】
量子ビットシステムは、複数の量子ビットのアレイ、例えば、複数の行と複数の列に配置された量子ビット等を含む。量子ビットアレイは、量子計算アルゴリズムを実行するのに用いられ得る。一部実施形態では、こうしたアルゴリズムは、「最近接」（ｎｅａｒｅｓｔ  ｎｅｉｇｈｂｏｒ）量子ビット、例えば、量子ビット矩形アレイの隣接する行や隣接する列内の互いに最も近い量子ビット同士等の近接する量子ビット間の結合を必要とし得る。こうしたアルゴリズムでは、「最近接」量子ビット以外の量子ビット、例えば、「次近接」（ｎｅｘｔ  ｎｅａｒｅｓｔ  ｎｅｉｇｈｂｏｒ）量子ビット間の結合や、「最近接」量子ビットや「次近接」量子ビット以外の互いに更に離れた量子ビット対の間の結合が無視可能であることを必要とし得る。しかしながら、その近接性のため、望ましくない寄生容量結合がアレイ内の他の量子ビット間、例えば、「次近接」量子ビット（例えば、量子ビットの矩形アレイのアレイ対角線上の量子ビット）間でも起こり得る。この望ましくない寄生容量結合は、量子計算アルゴリズムの実行に影響し得る程度に無視できない大きさを有し得る。こうした寄生結合は、容量結合が無視できない特定の距離範囲内の一部の近隣量子ビットが理想的には互いに結合しないことがシステム設計から望まれる場合に存在し得る。従って、こうした設計では、量子ビット間の容量結合が本質的に存在している。このような寄生結合は、多数の量子ビットを用いた大規模量子計算アルゴリズムの実行の妨げとなり得る。寄生結合を防止するための特定のアレイ中の量子ビットの配置が開示される。本配置は、アレイ内の量子ビットの対称な構成と配置を用いて寄生結合を低減又は無効にする。
【００１１】
図１Ａは、量子ビットシステム用の量子ビットのアレイ１００の例を示す。アレイ１００は、複数の行（例えば、第一行（ＲＯＷ１）と第二行（ＲＯＷ２））と複数の列（例えば、第一列（ＣＯＬ１）と第二列（ＣＯＬ２））に配置された複数の量子ビット、例えば、量子ビット１１０〜１４０を含む。量子ビット数、行数、列数は、図１Ａに示される数に限定されず、多様な実施形態においてあらゆる適切な数の量子ビット、行、列を含むことができる。同様に、量子ビット１１０〜１４０は、あらゆる適切な種類の量子ビット、特に、エックスモン（Ｘｍｏｎ）量子ビット、トランズモン（ｔｒａｎｓｍｏｎ）量子ビット、フラックスモン（ｆｌｕｘｍｏｎ）量子ビット、スピン量子ビット等であり得る。一部実施形態では、量子ビット１１０〜１４０は差動量子ビットであり得る。そのため、量子ビット１１０〜１４０のノードはいずれも、量子ビットの他のノードと共通の接地を共有していない。
【００１２】
量子ビット１１０〜１４０の各量子ビットは、平行に配置された二つの電極を含み得る。例えば、第一量子ビット１１０は第一電極１１１と第二電極１１２を含み得て、第二量子ビット１２０は第一電極１２１と第二電極１２２を含み得て、第三量子ビット１３０は第一電極１３１と第二電極１３２を含み得て、第四量子ビット１４０は第一電極１４１と第二電極１４２を含み得る。本実施形態では、第二量子ビット１２０又は第三量子ビット１３０が、第一量子ビット１１０の「最近接」量子ビットとして特定され得る。第一量子ビット１１０から対角線上に位置する第四量子ビット１４０は、第一量子ビット１１０の「次近接」量子ビットとして特定され得る。他の例として、第一量子ビット１１０又は第四量子ビット１４０が、第二量子ビット１２０の「最近接」量子ビットとして特定され得る。第二量子ビット１２０から対角線上に位置する第三量子ビット１３０は、第二量子ビット１２０の「次近接」量子ビットとして特定され得る。
【００１３】
一部実施形態では、量子ビット１１０〜１４０は共通接地に結合されない。つまり、量子ビット１１０〜１４０の各量子ビットの電極は、それぞれの電位値を有する異なるノードに結合される。例えば、第一量子ビット１１０の第二電極１１２は、第一電位値を有する第一ノードに結合され、第四量子ビット１４０の第二電極１４２は第二ノードに結合されるものとなり、第二電極１１２と第二電極１４２が共通接地に結合されるようにはならない。
【００１４】
各量子ビットは、電極に接続され且つ接地面１９０から離隔された複数のコプレーナ導波路アーム（例えば、１５１〜１５４、１６１〜１６４、１７１〜１７４、１８１〜１８４）を含む。これらコプレーナ導波路アームについては、以下でより詳細に説明する。特に、量子ビット１１０〜１４０の各量子ビットは、四つのコプレーナ導波路アームに結合され得る。例えば、第一量子ビット１１０の第一電極１１１はコプレーナ導波路アーム１５１、１５２に結合され得て、第一量子ビット１１０の第二電極１１２はコプレーナ導波路アーム１５３、１５４に結合され得る。一部実施形態では、コプレーナ導波路アーム１５１、１５２は互いに直交する方向に沿って延伸し得て、コプレーナ導波路アーム１５３、１５４は互いに直交する方向に沿って延伸し得る。他の一部実施形態では、コプレーナ導波路アーム１５１、１５２は、互いに直交しない方向に沿って延伸し得て、コプレーナ導波路アーム１５３、１５４は互いに直交しない方向に沿って延伸し得る。
【００１５】
第二量子ビット１２０の第一電極１２１はコプレーナ導波路アーム１６１、１６２に結合され得て、第二量子ビット１２０の第二電極１２２はコプレーナ導波路アーム１６３、１６４に結合され得る。一部実施形態では、コプレーナ導波路アーム１６１、１６２は互いに直交する方向に沿って延伸し得て、コプレーナ導波路アーム１６３、１６４は互いに直交する方向に沿って延伸し得る。他の一部実施形態では、コプレーナ導波路アーム１６１、１６２は、互いに直交しない方向に沿って延伸し得て、コプレーナ導波路アーム１６３、１６４は互いに直交しない方向に沿って延伸し得る。
【００１６】
第三量子ビット１３０の第一電極１３１はコプレーナ導波路アーム１７１、１７２に結合され得て、第三量子ビット１３０の第二電極１３２はコプレーナ導波路アーム１７３、１７４に結合され得る。一部実施形態では、コプレーナ導波路アーム１７１、１７２は互いに直交する方向に沿って延伸し得て、コプレーナ導波路アーム１７３、１７４は互いに直交する方向に沿って延伸し得る。他の一部実施形態では、コプレーナ導波路アーム１７１、１７２は、互いに直交しない方向に沿って延伸し得て、コプレーナ導波路アーム１７３、１７４は互いに直交しない方向に沿って延伸し得る。
【００１７】
第四量子ビット１４０の第一電極１４１はコプレーナ導波路アーム１８１、１８２に結合され得て、第四量子ビット１４０の第二電極１４２はコプレーナ導波路アーム１８３、１８４に結合され得る。一部実施形態では、コプレーナ導波路アーム１８１、１８２は互いに直交する方向に沿って延伸し得て、コプレーナ導波路アーム１８３、１８４は互いに直交する方向に沿って延伸し得る。他の一部実施形態では、コプレーナ導波路アーム１８１、１８２は、互いに直交しない方向に沿って延伸し得て、コプレーナ導波路アーム１８３、１８４は互いに直交しない方向に沿って延伸し得る。
【００１８】
一部実施形態では、アレイ１００の量子ビット１１０〜１４０は接地面１９０によって囲まれ得る。電極とコプレーナ導波路はギャップ１９５によって接地面１９０から離隔され得て、そのギャップ１９５は、基板表面を露出し、例えば電極とコプレーナ導波路と接地面がその上に形成される基板表面を露出する。基板は、誘電体基板、例えば、シリコンやサファイア等を含み得る。電極とコプレーナ導波路と接地面は、臨界温度以下で超伝導性を示す超伝導体、例えば、アルミニウム、ニオブ、窒化チタン等から形成され得る。他の超伝導体も使用可能である。
【００１９】
他の一部実施形態では、量子ビットとコプレーナ導波路は接地面とは異なる面に位置する。例えば、複数の量子ビットと複数のコプレーナ導波路アームが量子ビット面に位置する場合、接地面は量子ビット面に平行に形成され得る。この実施形態では、接地面は、相互接続器、例えば超伝導相互接続器を介して量子ビット面に結合され得る。
【００２０】
図１Ｂは、図１Ａに関して説明されるアレイ１００中の量子ビット１４０のＳＱＵＩＤ１４５を示す。例えば、第四量子ビット１４０が、第一電極１４１と第二電極１４２との間に位置するＳＱＵＩＤ１４５を含む。ＳＱＵＩＤ１４５は第一接合１４７と第二接合１４９を含む。第一接合１４７と第二接合１４９の各々は第一電極１４１及び第二電極１４２の両方に結合される。一部実施形態では、接合１４７、１４９はジョセフソン接合であり得る。
【００２１】
図１Ａを再び参照すると、量子ビットアレイ１００を用いた量子計算システムの動作中において、量子ビットアレイ１００は量子計算アルゴリズムを実行するために用いられ得る。特定の場合、アルゴリズムは、最近接量子ビット間の結合、例えば、アレイの隣接する行や隣接する列の互いに最も近い量子ビット同士の結合、例えば、量子ビット１１０と量子ビット１２０との間の結合や、量子ビット１１０と量子ビット１３０との間の結合を必要とし得る。しかしながら、近接性のため、一つの量子ビットに存在する電荷が、結合が望まれない他の量子ビットに誘起される電荷をもたらし得る。例えば、量子ビット１１０に存在する電荷が、アレイ対角線上の次近接量子ビット、例えば量子ビット１４０に望ましくない電荷をもたらし、その次近接量子ビットとの寄生容量結合をもたらし得る。このような寄生結合はアルゴリズムの動作と量子計算システム全体に悪影響を与え得る。寄生結合については、以下で図１Ｃを参照してより詳細に説明する。
【００２２】
一部実施形態では、一つの量子ビットの二つの電極がフローティング状態となり得る。つまり、異なるＡＣ（交流）電圧が一つの量子ビットの二つの電極にそれぞれ印加され得る。例えば、第一ＡＣ電圧が第一電極１１１に印加され、第二ＡＣ電圧が第二電極１１２に印加され得る。一部実施形態では、第一ＡＣ電圧は第二ＡＣ電圧よりも大きな振幅を有し得る。一部実施形態では、第二ＡＣ電圧は第一ＡＣ電圧よりも大きな振幅を有し得る。異なるＡＣ電圧が一つの量子ビットの二つの電極にそれぞれ印加される場合、異なる電荷が二つの電極に誘起される。この電荷差を量子ビットの差動モードに結び付けることができる。つまり、一つの量子ビットの電極に誘起された電荷が、他の量子ビットの電極に電荷を誘起することができる。例えば、第一量子ビット１１０の第一電極１１１の電荷は、第二量子ビット１２０の第一電極１２１又は第四量子ビット１４０の第一電極１４１に電荷を誘起することができる。
【００２３】
図１Ｃは、アレイ内の対角線上の量子ビット間、例えば、図１Ａの量子ビット１１０と量子ビット１４０との間の寄生容量結合を示す概略図である。上述のように、量子ビット１１０〜１４０が共通接地に結合されていないと、電荷が第一量子ビット１１０の電極（例えば、電極１１２）に与えられた際に、対応する電荷が対角線上の量子ビット１４０の両電極（例えば、電極１４１、１４２）に誘起される。特に、第二電極１１２と第一電極１４１との間の距離Ｄ１が第二電極１１２と第二電極１４２との間の距離Ｄ２と異なるので、異なる量の電荷が各電極１４１、１４２に誘起される。例えば、多量の電荷（「Ｑ」）が電極１４１に誘起され、少量の電荷（「ｑ」）が電極１４２に誘起され得る。そして、量子ビット１１０と量子ビット１４０との間の結合は、対角線上の量子ビット１４０内の各電極に誘起された電荷間の電荷差と共に変化する。つまり、第二電極１１２と第一電極１４１との間の第一容量は、第二電極１１２と第二電極１４２との間の第二容量と異なる。結果として、第二電極１１２の電荷が、第一電極１４１と第二電極１４２との間の電荷差を誘起する。この電荷差は、上述の容量の差に起因して、第一電極１１１の電荷によって相殺されないので、第一量子ビット１１０と第四量子ビット１４０との間の望ましくない寄生結合を生じさせる。例えば、図１Ａを再び参照すると、一つの量子ビットとその最近接の量子ビットとの間の距離Ｄが６００μｍである場合、第一量子ビット１１０と第四量子ビット１４０との間の寄生容量は略１６ａＦに達し、第二量子ビット１２０と第三量子ビット１３０との間の寄生容量は略１３ａＦに達する
【００２４】
寄生容量を低減するため、次近接量子ビットの向きを変更して、次近接量子ビットの電極間に電荷の差がほとんど又は全く無いようにし得る。容量結合は電荷の差と共に変化するので、この差を減らすことで、寄生結合の量を低減し得る。図２Ａは、次近接量子ビットの向きが変更されたアレイの一例を示す。
【００２５】
図２Ａは、望ましくない量子ビットへの寄生結合を低減するのに使用可能な量子ビットシステム用の量子ビットのアレイ２００の例を示す。図２Ａのアレイ２００は、以下の相違点を除いては図１Ａのアレイ１００と同一又は同様である。アレイ２００は、複数の行（例えば、第一行（ＲＯＷ１ａ）と第二行（ＲＯＷ２ａ））と複数の列（例えば、第一列（ＣＯＬ１ａ）と第二列（ＣＯＬ２ａ））に配置された複数の量子ビット、例えば、量子ビット２１０〜２４０を含む。量子ビット２１０〜２４０は差動量子ビットである。そのため、量子ビット２１０から２４０のノードはいずれも量子ビットの他のノードと共通接地を共有していない。量子ビット数、行数、列数は図２Ａに示される数に限定されない。アレイ２００は、多様な実施形態においてあらゆる適切な数の量子ビット、行、列を含むことができる。図２Ａに示される量子ビット２１０〜２４０の各量子ビットは、「差動エックスモン量子ビット」と称される。しかしながら、量子ビット２１０〜２４０は、あらゆる適切な種類の量子ビット、特に、エックスモン量子ビット、トランズモン量子ビット、フラックスモン量子ビット、磁束量子ビット、ゲートモン（ｇａｔｅｍｏｎ）量子ビット、ジーモン（ｇｍｏｎ）量子ビット、位相量子ビット、スピン量子ビット等であり得る。特に、量子ビット２１０〜２４０は、これら量子ビットのうち二つの間に寄生結合が起こり得るあらゆる種類の量子ビットであり得る。
【００２６】
図１Ａのアレイと同様に、量子ビット２１０〜２４０の各量子ビットは、平行に配置された二つの電極を含む。例えば、第一量子ビット２１０は第一電極２１１と第二電極２１２を含み得て、第二量子ビット２２０は第一電極２２１と第二電極２２２を含み得て、第三量子ビット２３０は第一電極２３１と第二電極２３２を含み得て、第四量子ビット２４０は第一電極２４１と第二電極２４２を含み得る。この実施形態では、第二量子ビット２２０又は第三量子ビット２３０は、第一量子ビット２１０の「最近接」量子ビットとして特定され得る。第一量子ビット２１０から対角線上に位置する第四量子ビット２４０は、第一量子ビット２１０の「次近接」量子ビットとして特定され得る。他の例として、第一量子ビット２１０又は第四量子ビット２４０は、第二量子ビット２２０の「最近接」量子ビットとして特定され得る。第二量子ビット２２０から対角線上に位置する第三量子ビット２３０は、第二量子ビット２２０の「次近接」量子ビットとして特定され得る。図１Ａのアレイと同様に、量子ビット２１０〜２４０の各々は、四つのコプレーナ導波路アーム（２５１〜２５４、２６１〜２６４、２７１〜２７４、２８１〜２８４）も含む。
【００２７】
図２Ｂは、図２Ａに関して説明されるアレイ２００の量子ビット２４０のＳＱＵＩＤ２４５を示す。例えば、第四量子ビット２４０は、第一電極２４１と第二電極２４２との間に位置するＳＱＵＩＤ２４５を含む。ＳＱＵＩＤ２４５は、第一接合２４７と第二接合２４９を含む。第一接合２４７と第二接合２４９の各々は第一電極２４１及び第二電極２４２の両方に結合される。一部実施形態では、接合２４７、２４９はジョセフソン接合であり得る。図２Ａを再び参照すると、量子ビット２１０〜２４０の電極とコプレーナ導波路は、ギャップ２９５によって接地面２９０から離隔される。図２Ａに示される電極、接地面、コプレーナ導波路アームは、超伝導体薄膜、特にアルミニウム、ニオブ、窒化チタン等から形成され得る。図２Ａの量子ビット２１０〜２４０と接地面２９０は、誘電体基板、例えば、シリコンやサファイア上に形成される。
【００２８】
一部実施形態では、量子ビットは接地面とは異なる面に位置する。例えば、複数の量子ビットと複数のコプレーナ導波路アームが量子ビット面に位置する場合、接地面は量子ビット面に平行に形成され得る。この実施形態では、接地面は、相互接続器、例えば超伝導相互接続器を介して量子ビット面に結合され得る。
【００２９】
図２Ａに示される実施形態では、対角線上に位置する二つの量子ビットの電極は互いに垂直方向に配置される。例えば、第一量子ビット２１０の電極２１１、２１２は、第一方向に配置され、第一量子ビット２１０の対角線上に位置する量子ビットである第四量子ビット２４０の電極２４１、２４２は、第一方向に垂直である第二方向に配置され、第二電極２１２と第一電極２４１との間の距離Ｄ３が第二電極２１２と第二電極２４２との間の距離Ｄ４と同じになるようにされる。しかしながら、第一方向と第二方向との間の垂直関係は単にその関係の一例に過ぎず、距離Ｄ３が距離Ｄ４と同じである限りにおいて、第一量子ビット２１０の電極２１１、２１２は、第四量子ビット２４０の電極２４１、２４２に対して相対的にあらゆる適切な方向に配置され得る。量子ビットアレイの具体的な幾何学的形状は図１Ａや図２Ａに示されるものに限定されない。二つの量子ビット間の寄生容量結合の抑制という概念は、量子ビットのあらゆる配置構成、特に、二次元基板に配置される量子ビットに適用されるものである。一般的に、量子ビットアレイの「差動設計」について、量子ビットアレイのいずれか二つの量子ビットが、第一量子ビットの電極に存在する電荷が第二量子ビットの容量素子の第一電極と第二電極の各々に同じ電荷を誘起するように配置構成される場合、二つの量子ビット間の寄生容量結合を最小にすることができる。これは、第一量子ビットと第二量子ビットに属する電極の各形状、相対的距離及び／又は相対的角度のうち一つ以上を調整することによって達成可能である。量子ビットアレイの形状は正方形グリッドに限定されず、寄生容量結合が最小化される二つの量子ビットは、量子ビットアレイの次近接のもの同士に限定されない。更に、アレイの量子ビットは、行と列に配置される必要はなく、ほぼあらゆる配置構成となり得る。例えば、量子ビットは規則的な六角グリッドに配置され得て、代わりに、不規則なグリッド状にも配置され得る。
【００３０】
一部実施形態では、第一量子ビット２１０と第四量子ビット２４０との間の望ましくない寄生結合を防止するため、量子ビット２１０〜２４０は同じ共通接地に結合されない。つまり、量子ビット２１０〜２４０の各量子ビットの電極は、各電位値を有する異なるノードに結合される。例えば、第二電極２１２は、第一電位値を有する第一ノードに結合され、第四量子ビット２４０の第二電極２４２は第二ノードに接合されるようになるものであって、第二電極２１２と第二電極２４２が共通接地に結合されるようにはならない。一部実施形態では、上述のように、一つの量子ビットの二つの電極はフローティング状態となり得る。つまり、異なるＡＣ電圧が一つの量子ビットの二つの電極にそれぞれ印加され得る。異なるＡＣ電圧が一つの量子ビットの二つの電極にそれぞれ印加される場合、異なる電荷が二つの電極に誘起される。この電荷差を量子ビットの差動モードに結び付けることができる。つまり、一つの量子ビットの電極に誘起された電荷が、他の量子ビットの電極に電荷を誘起することができる。例えば、第一量子ビット２１０の第一電極２１１の電荷が、第二量子ビット２２０の第一電極２２１又は第四量子ビット２４０の第一電極２４１に電荷を誘起することができる。
【００３１】
量子ビットアレイ２００を用いた量子計算システムの動作中においては、近接性のため、一つの量子ビットに存在する電荷が、結合が望まれない他の量子ビットに誘起された電荷をもたらし得る。例えば、量子ビット２１０に存在する電荷が、アレイ対角線上の次近接量子ビット（量子ビット２４０等）に誘起された電荷をもたらし得る。しかしながら、量子ビット２１０に対する相対的な量子ビット２４０内の電極の修正された位置決めと配置構成のため、量子ビット２１０と量子ビット２４０との間の寄生結合を低減、更には無効にし得る。
【００３２】
図２Ｃは、アレイ内の対角線上の量子ビット間（例えば、図２Ａの量子ビット２１０と量子ビット２４０との間）の寄生容量結合を示す概略図である。量子ビットが共通接地構成（例えば、各量子ビットの一方の電極が同じ接地電位に固定される）で動作していないので、第一量子ビット２１０の電極２１２に電荷が与えられた際には、同じ大きさの電荷（＋Ｑ）が第四量子ビット２４０の第一電極２４１と第二電極２４２の両方に誘起される。両電極２４１、２４２が電極２１２から同じ距離（Ｄ４＝Ｄ３）に位置決めされ、電極２１２に対して相対的に同じ向きに配置されるので、同一の電荷が電極２４１、２４２に誘起される。同様に、第一電極２１１の電荷が、電極２４１と２４２に等しい電荷を誘起する。第一の量子ビット（例えば、量子ビット２１０）と第二の量子ビット（例えば、量子ビット２４０）との間の結合が、第二の量子ビット内の各電極に誘起された電荷間の電荷差と共に変化するものとすると、誘起された電荷の大きさと符号が同じ場合には、量子ビット２１０と量子ビット２４０との間の寄生容量が低減又は無効にされる。ここで、第一量子ビット２１０の差動モードは、第四量子ビット２４０の差動モードに結び付かない。一部実施形態では、図２Ａに示される修正量子ビットアレイは、図１Ａに示される量子ビットアレイと比較して量子ビット間の寄生キャパシタンスを略９８％低減し得る。例えば、一つの量子ビットとその最近接量子ビットとの間の距離Ｄ’が６００μｍである場合、第一量子ビット２１０と第四量子ビット２４０との間の寄生容量は０．３３ａＦとなり得る。同一又は同様の理由により、第二量子ビット２２０と第三量子ビット２３０との間の寄生結合を低減又は無効にすることができる。例えば、第二量子ビット２２０と第三量子ビット２３０との間の寄生容量は０．２５ａＦとなり得る。
【００３３】
量子アルゴリズムにおいては、望ましくない寄生結合が、隣接する他の量子ビットのエラー率の増加につながる。特に、寄生容量結合は、その影響を受ける量子ビットの状態依存周波数シフトとして表れ、ゲート動作の位相エラーにつながる。この相互作用に起因する単一の量子ビットの対応エラー（所謂ＺＺエラー値）は、各ゲート動作の期間中に増加する。従って、アレイ１００と比較して、アレイ２００は低いＺＺエラー値を有する。例えば、「結合強度」が対角線上に位置する二つの量子ビット間の結合強度を表し、Δが対角線上に位置する二つの量子ビット間の離調を表し、ηが非線形性を表すとすると、ＺＺ相互作用を以下のように表すことができる：
【００３４】
ＺＺ相互作用＝（結合強度）２（η１＋η２）／［（Δ−η１）×（Δ＋η２）］
【００３５】
ｔが時間を表すとすると、ＺＺエラーを以下のように表すことができる：
【００３６】
ＺＺエラー＝（１／２４）×（ＺＺ相互作用×ｔ）２
【００３７】
例えば、アレイ１００のＺＺエラーと比較して、アレイ２００のＺＺエラーは略９９％低減し得る。
【００３８】
アレイ２００は、対角線上に位置する量子ビット間の寄生容量を低減又は無効にするが、アレイ２００は、アレイ１００と比較して一つの量子ビットとその最近接量子ビットとの間の結合容量を変化させない。例えば、表１は、図１Ａに関して説明されたアレイ１００についての一つの量子ビットとその近接量子ビットとの間の結合容量を示し、表２は、図２Ａに関して説明されたアレイ２００についての一つの量子ビットとその近接量子ビットとの間の容量結合を示す。
【００３９】
【表１】
2021519459.tif 000003
【００４０】
【表２】
2021519459.tif 000004
【００４１】
表１と表２は、アレイ２００が、アレイ１００と比較して、一つの量子ビットとその近接量子ビットとの間の結合容量を変化させていないことを示す。結合強度は結合容量に対応しているので、アレイ２００は、アレイ１００と比較して、一つの量子ビットとその近接量子ビットとの間の結合強度を変化させていない。例えば、第一量子ビットが１〜２０ＧＨｚの間の周波数に同調される場合、第一量子ビット２１０と、第一量子ビット２１０の最近接に位置する第二量子ビット２２０との間の結合強度は０〜３０ＭＨｚの間となり、第一量子ビット２１０と、第一量子ビット２１０から対角線上に位置する第四量子ビット２４０との間の結合強度は０〜０．０１ＭＨｚの間となり得る。例えば、０．５７ｆＦの結合容量は、５ＧＨｚの動作周波数における１０ＭＨｚの結合強度にほぼ相当する。
【００４２】
一部実施形態では、アレイ１００やアレイ２００の量子ビット等の量子ビットの製造において、ＳＱＵＩＤ接合を形成するために複数の層が必要とされ得る。例えば、超伝導体の第一層を堆積させて接合の第一コンタクトを形成し、次いで、選択領域を酸化させて接合絶縁体を形成し、次いで、超伝導体の第二層を堆積させて接合の第二コンタクトを形成し得る。低損失表面を維持するため、上記の堆積プロセスと酸化プロセスは典型的には真空を壊さずに行われる。従って、真空が壊されないようにする条件が、堆積と酸化の前に、量子ビットの特徴部（フィーチャ）を画定する単一マスクのパターニングと適用を必要とし得る。しかしながら、第一超伝導体層と第二超伝導体層を一回の堆積ステップで形成することを避けるため、傾斜シャドウ堆積プロセスが使用され得る。傾斜シャドウ堆積プロセスでは、基板とパターン化マスクを基板表面に対する傾斜角度で超伝導体物質の第一流に晒すことによって（例えば、物理気相堆積を用いる）、第一超伝導体層を堆積させる。マスクの一部が、第二超伝導体層が堆積される領域に超伝導体が堆積することを遮るようにされ得る（つまり、シャドウマスクとして効果的に機能する）。酸化に次いで、基板を回転させ（例えば、９０度）、そのデバイスとパターン化マスクを基板表面に対する傾斜角度で超伝導体物質の第二流に晒すことによって、第二超伝導体層を堆積させる。マスクの一部が、超伝導体の堆積を再び遮るようにされるが、今回は、第一超伝導体層が既に形成されている領域への堆積を遮る。本開示の主題の利点は、対角線上の量子ビット同士の配置構成を互いに対して修正しても、傾斜シャドウ堆積プロセスが依然として使用可能であるという点である。つまり、マスク設計以外の量子ビット製造プロセスのいずれのステップも変更する必要がない。従って、製造コストを増加させずに、寄生容量の実質的な低減を達成することができる。
【００４３】
本明細書に記載の量子力学的な主題と量子演算の実施形態は、適切な量子回路において、より一般的には、本明細書に開示されている構造やその構造的な等価物を含む量子計算システムにおいて、又はそれらの組み合わせにおいて実施可能である。「量子計算システム」との用語は、量子コンピュータ、量子情報処理システム、量子暗号システム、トポロジカル量子コンピュータ、量子シミュレータを含むが、これらに限定されるものではない。
【００４４】
量子情報と量子データとの用語は、量子システムが有する、保存している又は記憶している情報やデータのことを称し、その最小システムが量子ビット、例えば、量子情報の単位を定めるシステムである。「量子ビット」との用語が、対応する文脈において２レベルシステムとして厳密に記載又は適切に近似可能な全ての量子システムを含むことを理解されたい。このような量子システムは、多重レベルシステム、例えば２レベル以上のシステムを含み得る。例えば、このようなシステムは、原子、電子、光子、トラップされたイオン、トラップされていないイオン、原子核、色中心、トポロジカル量子ビット、量子ドット、ボーズ・アインシュタイン凝縮体、又は超伝導量子ビットを含み得る。一部実施形態において、計算の基本状態が基底状態と第一励起状態で特定されるが、計算の状態がより高次の励起状態で特定される他の設定も可能である。量子メモリは、長期間にわたって高い忠実度及び効率で量子データを記憶することができるデバイス、例えば、光‐物質インターフェースであり、光が伝送に用いられ、物質が、重ね合わせや量子コヒーレンス等の量子データの量子力学的特徴を記憶して保存するために用いられる。
【００４５】
量子回路素子（量子計算回路素子とも称される）は、量子処理演算を行うための回路素子を含む。つまり、量子回路素子は、重ね合わせやもつれ等の量子力学的現象を利用して、非決定論的方法でデータに対して演算を行うように構成される。量子ビット等の特定の量子回路素子は、一つよりも多くの状態の情報を同時に表して演算するように構成され得る。超伝導量子回路素子の例として、特に、量子ＬＣ発振器、量子ビット（例えば、磁束量子ビット、位相量子ビット、電荷量子ビット）、超伝導量子干渉デバイス（ＳＱＵＩＤ）（例えば、ＲＦ‐ＳＱＵＩＤ、ＤＣ‐ＳＱＵＩＤ）等の回路素子が挙げられる。
【００４６】
対照的に、古典的回路素子は、一般的には、決定論的方法でデータを処理する。古典的回路素子は、アナログ形式又はデジタル形式で表されるデータに対する四則演算、論理演算、及び／又は入出力演算を行うことによって、コンピュータプログラムの命令をまとめて実行するように構成され得る。一部実施形態では、電気的接続又は電磁的接続を介して量子回路素子にデータの送信すること及び／又は量子回路素子からデータを受信することのために古典的回路素子を使用することができる。古典的回路素子の例として、ＣＭＯＳ回路、高速単一磁束量子（ＲＳＦＱ，ｒａｐｉｄ  ｓｉｎｇｌｅ  ｆｌｕｘ  ｑｕａｎｔｕｍ）デバイス、レシプロカル量子論理（ＲＱＬ，ｒｅｃｉｐｒｏｃａｌ  ｑｕａｎｔｕｍ  ｌｏｇｉｃ）デバイス、バイアス抵抗器を使用しないエネルギー効率的（ｅｎｅｒｇｙ‐ｅｆｆｉｃｉｅｎｔ）バージョンのＲＳＦＱであるＥＲＳＦＱデバイスに基づいた回路素子が挙げられる。
【００４７】
本願に記載の回路素子の製造は、超伝導体、誘電体及び／又は金属等の一種以上の物質の堆積を伴い得る。選択された物質に応じて、特に、化学気相堆積、物理気相堆積（例えば、蒸着やスパッタリング）、エピタキシャル法等の堆積法を用いて、物質を堆積させ得る。本願に記載の回路素子を製造するためのプロセスは、製造中にデバイスから一種以上の物質を除去することを伴い得る。除去される物質に応じて、除去プロセスは、例えば、ウェットエッチング法や、ドライエッチング法や、リフトオフプロセスを含み得る。本願に記載の回路素子を形成する物質は、既知のリソグラフィ法（例えば、フォトリソグラフィや電子線リソグラフィ）を用いてパターニング可能である。
【００４８】
本願に記載の回路素子等の超伝導量子回路素子及び／又は超伝導古典的回路素子を用いる量子計算システムの動作中においては、クライオスタット内で超伝導回路素子が、超伝導物質が超伝導性を示すことができる温度に冷却される。超伝導（又は超電導）物質は、超伝導臨界温度以下において超伝導性を示す物質として理解可能である。超伝導物質の例として、アルミニウム（１．２ケルビンの超伝導臨界温度）、ニオブ（９．３ケルビンの超伝導臨界温度）が挙げられる。従って、超伝導トレースや超伝導接地面等の超伝導構造体は、超伝導臨界温度以下において超伝導性を示す物質から形成される。
【００４９】
本明細書は、多数の具体的な実施形態の詳細を含むが、これらは特許請求の範囲に対する制限としてではなく、特定の実施形態における具体的な特徴の説明として解釈されるものである。また、別々の実施形態の文脈において本明細書に記載されている特定の特徴は単一の実施形態において組み合わせて実施可能でもある。逆に、単一の実施形態の文脈において説明されている複数の特徴を、複数の実施形態において別々に又は適切なサブコンビネーションで実施することもできる。更に、複数の特徴が特定の組み合わせで機能するものとして上述されているかもしれず、更に出願当初はそのように特許請求されているかもしれないが、場合によっては特許請求の組み合わせから一つ以上の特徴が削除され得て、特許請求の組み合わせがサブコンビネーション又はサブコンビネーションのバリエーションを対象とし得る。
【００５０】
更に、上記実施形態の多様な構成要素の分離は、全ての実施形態においてそのような分離が要されるとして理解されるものではない。
【００５１】
複数の実施形態を説明してきたが、本発明の要旨と範囲から逸脱せずに多様な変更が可能であることを理解されたい。例えば、多様な例がパーセルフィルタを用いて説明されていても、他の種類のフィルタ、特にローパスフィルタ、ハイパスフィルタ、ステップインピーダンスフィルタ等が代わりに使用可能である。他の実施形態も添付の特許請求の範囲内にある。
【符号の説明】
【００５２】
２００  量子ビットアレイ
２１０  第一量子ビット
２１１  第一電極
２１２  第二電極
２２０  第二量子ビット
２３０  第三量子ビット
２４０  第四量子ビット
２４１  第一電極
２４２  第二電極
２４５  ＳＱＵＩＤ
２４７  第一接合
２４９  第二接合
２８１、２８２、２８３、２８４  コプレーナ導波路アーム
２９０  接地面
２９５  ギャップ
【図１Ａ】
2021519459.tif 000005
【図１Ｂ】
2021519459.tif 000006
【図１Ｃ】
2021519459.tif 000007
【図２Ａ】
2021519459.tif 000008
【図２Ｂ】
2021519459.tif 000009
【図２Ｃ】
2021519459.tif 000010
【国際調査報告】
2021519459.tif 000011
2021519459.tif 000012
2021519459.tif 000013