(57)【要約】  １つの実施形態によれば、低雑音増幅器（ＬＮＡ）回路は、第１の段を備え、第１の段が、第１のトランジスタと、第１のトランジスタに結合された第２のトランジスタと、入力ポートと第１のトランジスタのゲートとの間に結合された第１のインダクタと、第１のトランジスタのソースに結合された第２のインダクタと、を含み、第１のインダクタ及び第２のインダクタが、二重共振のため第１のトランジスタのゲート容量と共振する。ＬＮＡ回路は、第２の段を備え、第２の段が、第３のトランジスタと、第３のトランジスタと出力ポートとの間に結合された第４のトランジスタと、第３のトランジスタのゲートに結合されたパッシブネットワークと、を含む。ＬＮＡ回路は、第１の増幅段と第２の増幅段との間に結合されたキャパシタを備え、キャパシタが、パッシブネットワークのインピーダンスを第１の増幅段に対する最適負荷に変換する。【選択図】図１４Ａ
2021525482.tif 000002
【特許請求の範囲】
【請求項１】
第１の増幅段と、第２の増幅段と、前記第１の増幅段と前記第２の増幅段との間に結合されたキャパシタとを備える低雑音増幅器（ＬＮＡ）回路であって、
前記第１の増幅段が、
第１のトランジスタと、
前記第１のトランジスタに結合された第２のトランジスタと、
入力ポートと前記第１のトランジスタのゲートとの間に結合された第１のインダクタと、
前記第１のトランジスタのソースに結合された第２のインダクタと、を含み、
前記第１のインダクタ及び前記第２のインダクタが、二重共振入力マッチングのため第１のトランジスタのゲート容量とそれぞれ共振し、
前記第２の増幅段が、
第３のトランジスタと、
前記第３のトランジスタと出力ポートとの間に結合された第４のトランジスタと、
前記第３のトランジスタのゲートに結合されたパッシブネットワークと、を含み、
前記キャパシタが、前記パッシブネットワークのインピーダンスを前記第１の増幅段に対する最適負荷に変換する、
低雑音増幅器（ＬＮＡ）回路。
【請求項２】
前記第１のトランジスタから前記第２のトランジスタに信号を伝達するため前記第１の増幅段におけるＣ−Ｌ−Ｃ伝送線路の前記第１のトランジスタと前記第２のトランジスタとの間に結合された第３のインダクタを更に備える、請求項１に記載のＬＮＡ回路。
【請求項３】
前記第１の増幅段に結合されて前記第１の増幅段の利得を制御する可変利得コントローラを更に備える、請求項１に記載のＬＮＡ回路。
【請求項４】
前記第２のトランジスタのドレインに結合されて、一次共振にて前記第２のトランジスタのドレイン容量と共振する第４のインダクタを更に備える、請求項１に記載のＬＮＡ回路。
【請求項５】
前記パッシブネットワークは、第１の抵抗と並列に第５のインダクタを含む、請求項１に記載のＬＮＡ回路。
【請求項６】
前記第３のトランジスタから前記第４のトランジスタに増幅器信号を伝達するため前記第２の増幅段におけるＣ−Ｌ−Ｃ伝送線路の前記第３のトランジスタと前記第４のトランジスタの間に結合された第６のインダクタを更に備える、請求項１に記載のＬＮＡ回路。
【請求項７】
前記出力ポートと前記第６のトランジスタとの間に結合された変成器ベースのバランを更に備え、前記変成器ベースのバランの変成器の一次巻線は、第２の共振における前記第４のトランジスタのドレイン容量と共振するものである、請求項１に記載のＬＮＡ回路。
【請求項８】
前記第１のインダクタと並列に結合された第１のキャパシタバンクを更に備える、請求項１に記載のＬＮＡ回路。
【請求項９】
前記第４のインダクタと並列に結合された第２のキャパシタバンクを更に備える、請求項８に記載のＬＮＡ回路。
【請求項１０】
前記キャパシタと並列に結合された第３のキャパシタバンクを更に備える、請求項９に記載のＬＮＡ回路。
【請求項１１】
前記変成器ベースのバランの前記変成器の一次巻線と並列に結合された第４のキャパシタバンクを更に備える、請求項１０に記載のＬＮＡ回路。
【請求項１２】
前記第１、前記第２、前記第３及び前記第４のキャパシタバンクが、プログラマブルキャパシタである、請求項１１に記載のＬＮＡ回路。
【請求項１３】
前記第１、前記第２、前記第３及び前記第４のキャパシタバンクが、デジタルチューナブルキャパシタである、請求項１１に記載のＬＮＡ回路。
【請求項１４】
受信信号を増幅するためＬＮＡ回路を備えたＲＦ受信機回路であって、
前記ＬＮＡ回路が、第１の増幅段と、第２の増幅段と、前記第１の増幅段と前記第２の増幅段との間に結合されたキャパシタとを備え、
前記第１の増幅段が、
第１のトランジスタと、
前記第１のトランジスタに結合された第２のトランジスタと、
入力ポートと前記第１のトランジスタのゲートとの間に結合された第１のインダクタと、
前記第１のトランジスタのソースに結合された第２のインダクタと、を含み、
前記第１のインダクタ及び前記第２のインダクタが、二重共振入力マッチングのため第１のトランジスタのゲート容量とそれぞれ共振しており、
前記第２の増幅段が、
第３のトランジスタと、
前記第３のトランジスタと出力ポートとの間に結合された第４のトランジスタと、
前記第３のトランジスタのゲートに結合されたパッシブネットワークと、を含み、
前記キャパシタが、前記パッシブネットワークのインピーダンスを前記第１の増幅段に対する最適負荷に変換する、
ＲＦ受信機回路。
【請求項１５】
前記第１のトランジスタから前記第２のトランジスタに信号を伝達するため前記第１の増幅段におけるＣ−Ｌ−Ｃ伝送線路の前記第１のトランジスタと前記第２のトランジスタとの間に結合された第３のインダクタを更に備える、請求項１４に記載のＲＦ受信機回路。
【請求項１６】
前記第１の増幅段に結合されて前記第１の増幅段の利得を制御する可変利得コントローラを更に備える、請求項１４に記載のＲＦ受信機回路。
【請求項１７】
前記第２のトランジスタのドレインに結合されて、一次共振にて前記第２のトランジスタのドレイン容量と共振する第４のインダクタを更に備える、請求項１４に記載のＲＦ受信機回路。
【請求項１８】
前記パッシブネットワークは、第１の抵抗と並列に第５のインダクタを含む、請求項１４に記載のＲＦ受信機回路。
【請求項１９】
前記第３のトランジスタから前記第４のトランジスタに増幅器信号を伝達するため前記第２の増幅段におけるＣ−Ｌ−Ｃ伝送線路の前記第３のトランジスタと前記第４のトランジスタの間に結合された第６のインダクタを更に備える、請求項１４に記載のＲＦ受信機回路。
【請求項２０】
ＲＦ信号を受信するためＲＦ受信機を備えた無線周波数（ＲＦ）フロントエンド回路であって、前記ＲＦ受信機が、受信した前記ＲＦ信号を増幅するためのＬＮＡを備え、
前記ＬＮＡが、第１の増幅段と、第２の増幅段と、前記第１の増幅段と前記第２の増幅段との間に結合されたキャパシタとを備え、
前記第１の増幅段が、
第１のトランジスタと、
前記第１のトランジスタに結合された第２のトランジスタと、
入力ポートと前記第１のトランジスタのゲートとの間に結合された第１のインダクタと、
前記第１のトランジスタのソースに結合された第２のインダクタと、を含み、
前記第１のインダクタ及び前記第２のインダクタが、二重共振入力マッチングのため第１のトランジスタのゲート容量とそれぞれ共振しており、
前記第２の増幅段が、
第３のトランジスタと、
前記第３のトランジスタと出力ポートとの間に結合された第４のトランジスタと、
前記第３のトランジスタのゲートに結合されたパッシブネットワークと、
を含み、
前記キャパシタが、前記パッシブネットワークのインピーダンスを前記第１の増幅段に対する最適負荷に変換する、
ＲＦフロントエンド回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、全体的に、ワイヤレス通信デバイスに関する。更に詳細には、本発明の実施形態は、通信デバイス用の再構成可能バンド幅を用いたワイドバンド低雑音増幅器に関する。
【背景技術】
【０００２】
次世代５Ｇ通信デバイスでは、拡張現実（ＡＲ）／仮想現実（ＶＲ）、５Ｇ多入力多出力（ＭＩＭＯ）などの多くのアプリケーションでは、より高いデータ転送速度が必要とされる。ミリメートル波（ｍｍ波）周波数への設計シフトは、このより高いデータ転送速度をサポートする。一方、より高いデータ転送速度を実現するには、より広いバンド幅が必要である。例えば、より広いバンド幅は、２４、２８、３７、及び３９ＧＨｚバンドを含む５Ｇスペクトルをカバーする必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
従来のＲＦフロントエンドＬＮＡ回路は、ＬＮＡ構成要素の高周波寄生作用に起因して、高周波動作での性能が制限される。このことは、ＲＦフロントエンド回路におけるバンド幅の低下、入力インピーダンスの不整合、及び雑音指数の劣化につながることが多い。
【０００４】
本発明の実施形態は、例証として示されており、同様の参照が同様の要素を示す添付図面の図に限定されない。
【図面の簡単な説明】
【０００５】
【図１】１つの実施形態によるワイヤレス通信デバイスの一例を示すブロック図である。
【図２】１つの実施形態によるＲＦフロントエンド集積回路の一例を示すブロック図である。
【図３】１つの実施形態によるＲＦ送受信機集積回路を示すブロック図である。
【図４】１つの実施形態によるワイドバンド受信機回路の一例を示すブロック図である。
【図５】１つの実施形態によるワイドバンドＩＱ生成回路を示すブロック図である。
【図６】１つの実施形態によるブロードバンドＩＱミキサを示すブロック図である。
【図７Ａ】１つの実施形態による、図５の共設計されたミリ波ＩＱ生成回路及び図６のブロードバンドＩＱミキサについての２０〜４５ＧＨｚの間の変換利得対局部発振器（ＬＯ）周波数のシミュレーショングラフを示す。
【図７Ｂ】１つの実施形態による、図５の共設計されたミリ波ＩＱ生成回路及び図６のブロードバンドＩＱミキサについての０〜８ＧＨｚの間の変換利得対中間周波数（ＩＦ）のシミュレーショングラフを示す。
【図８】１つの実施形態による差動インダクタペアの３次元モデルを示す図である。
【図９】１つの実施形態による、それぞれが差動インダクタペアを有する二重平衡ミキサのレイアウトモデルを示す図である。
【図１０】１つの実施形態による、多相フィルタ（ＰＰＦ）回路を示すブロック図である。
【図１１】図１１は、１つの実施形態による、図４のワイドバンド受信機回路についての３．５ＧＨｚの固定ＩＦ周波数の下での２２〜３９ＧＨｚまでのイメージ除去比対ＲＦ周波数を示すシミュレーショングラフである。
【図１２】１つの実施形態によるＲＦ送受信機集積回路を示すブロック図である。
【図１３Ａ】幾つかの実施形態による送受信機スイッチの例を示すブロック図である。
【図１３Ｂ】幾つかの実施形態による送受信機スイッチの例を示すブロック図である。
【図１４Ａ】１つの実施形態による例示的なワイドバンドＬＮＡ回路を示すブロック図である。
【図１４Ｂ】１つの実施形態によるワイドバンドＬＮＡ回路のＳパラメータ（Ｓ１１）を示すチャートである。
【図１４Ｃ】１つの実施形態によるワイドバンドＬＮＡ回路の変換利得（ＳパラメータＳ２１及びＳ３１）を示すチャートである。
【図１５Ａ】１つの実施形態による、共設計マッチングネットワークなしの例示的なワイドバンドＬＮＡ回路を示すブロック図である。
【図１５Ｂ】１つの実施形態による、共設計マッチングネットワークなしのワイドバンドＬＮＡ回路のＳパラメータ（Ｓ１１）を示すブロック図である。
【図１６Ａ】１つの実施形態による、共設計マッチングネットワークを備えた例示的なワイドバンドＬＮＡ回路を示すブロック図である。
【図１６Ｂ】１つの実施形態による、共設計マッチングネットワークを備えたワイドバンドＬＮＡ回路のＳパラメータ（Ｓ１１）を示すブロック図である。
【図１７Ａ】１つの実施形態による、ワイドバンドＬＮＡ回路の第１段ＬＣ共振及び第２段ＬＣ共振についての変換利得を示すチャートである。
【図１７Ｂ】１つの実施形態による、ワイドバンドＬＮＡ回路の組み合わされた第１段ＬＣ共振及び第２段ＬＣ共振についての変換利得を示すチャートである。
【図１８Ａ】１つの実施形態による、ワイドバンドＬＮＡ回路の例示的なＥＭモデルを示すブロック図である。
【図１８Ｂ】１つの実施形態による、ワイドバンドＬＮＡ回路の例示的なＥＭレイアウトを示すブロック図である。
【図１９Ａ】１つの実施形態による、例示的なワイドバンドＬＮＡ回路を示すブロック図である。
【図１９Ｂ】１つの実施形態による、ワイドバンドＬＮＡ回路の第１の増幅段、第２の増幅段、及びインピーダンス変換段の変換利得を示すチャートである。
【発明を実施するための形態】
【０００６】
本発明の様々な実施形態及び態様について、以下で検討する詳細事項を参照しながら説明し、添付図面は、様々な実施形態を例示する。以下の説明及び図面は、本発明の例証であり、本発明を限定するものと解釈すべきではない。多くの特定の詳細事項は、本発明の様々な実施形態の完全な理解を提供するために記載されている。しかしながら、特定の事例において、周知の又は従来の詳細事項は、本発明の実施形態の簡潔な論議を提供するために記載されていない。
【０００７】
本明細書における「１つの実施形態」又は「ある実施形態」の記載は、実施形態に関して記述される特定の特徴、構造、又は特性が本発明の少なくとも１つの実施形態に含むことができることを意味する。本明細書における様々な箇所での表現「１つの実施形態では」は、必ずしも全て同じ実施形態を指すとは限らない。
【０００８】
実施形態の対応する図面では、信号は線で表されている点に留意されたい。一部の線は、より多くの構成信号経路を示すために太くすることができ、及び／又は主要情報の流れの方向を示すために１又は２以上の端部に矢印を有することができる。このような表示は、限定を意図するものではない。逆に、線は、１又は２以上の例示的な実施形態に関連して、回路又は論理ユニットを理解し易くするために用いられる。設計要求又は選好によって決定付けられるあらゆる表現信号は、実際には、何れかの方向に進むことができる１又は２以上の信号を含むことができ、信号方式の何れかの好適なタイプによって実施することができる。
【０００９】
本明細書全体を通して、及び請求項において、「接続された」という用語は、何れの仲介デバイスもなしに接続される物の間の直接的な電気的接続を意味する。「結合された」という用語は、接続される物の間の直接的な電気的接続であるか、又は１又は２以上のパッシブもしくはアクティブ仲介デバイスを介した間接的接続の何れかを意味する。「回路」という用語は、互いに協働して所望の機能を提供するよう配列された１又は２以上のパッシブ及び／又はアクティブ構成要素を意味する。「信号」という用語は、少なくとも１つの電流信号、電圧信号又はデータ／クロック信号を意味する。不定冠詞「ａ」、「ａｎ」、及び定冠詞「ｔｈｅ」の意味は、複数形の照応を含む。「ｉｎ」の意味は、「ｉｎ」及び「ｏｎ」を含む。
【００１０】
本明細書で用いられる場合、他に特に定めのない限り、共通の対象を記述するための序数形容詞「第１」、「第２」、及び「第３」などの使用は、単に同じ対象の異なる事例が参照されていることを示し、このように記述された対象が、時間的、空間的、格付け、又は他の何れかの方式で所与の順序である必要があることを意味するものではない。本明細書における「実質的に」という用語は、目標の１０％以内であることを示す。
【００１１】
本明細書で説明する実施形態において、他に特に定めのない限り、トランジスタは、ドレイン、ソース、ゲート、及びバルク端子を含む金属酸化膜半導体（ＭＯＳ）トランジスタである。ソース及びドレイン端子は同一端子とすることができ、本明細書では同義的に用いられる。当業者であれば、他のトランジスタ、例えばバイポーラ接合トランジスタ−ＢＪＴ  ＰＮＰ／ＮＰＮ、ＢｉＣＭＯＳ、ＣＭＯＳ、その他を本開示の範囲から逸脱することなく使用できることは理解されるであろう。
【００１２】
第１の態様によれば、低雑音増幅器（ＬＮＡ）回路は、第１の増幅段を含み、第１の増幅段は、第１のトランジスタと、第１のトランジスタに結合された第２のトランジスタと、入力ポートと第１のトランジスタのゲートとの間に結合された第１のインダクタと、第１のトランジスタのソースに結合された第２のインダクタとを含み、第１のインダクタ及び第２のインダクタは、二重共振入力マッチングのため第１のトランジスタのゲート容量（例えば、Ｃｇｓ又はＣｇｄ）及び／又はソースキャパシタンス（例えば、Ｃｇｓ又はＣｄｓ）とそれぞれ共振する。ＬＮＡ回路は、第２の増幅段を含み、第２の増幅段は、第３のトランジスタと、第３のトランジスタと出力ポートとの間に結合された第４のトランジスタと、第３のトランジスタのゲートに結合されたパッシブネットワークと、を含む。ＬＮＡ回路は、第１の増幅段と第２の増幅段との間に結合されたキャパシタを含み、ここでキャパシタは、第３のトランジスタのゲート容量及び／又はパッシブネットワークのインピーダンスを第１の増幅段に対する最適負荷に変換する。
【００１３】
１つの実施形態において、ＬＮＡ回路は更に、第１のトランジスタから第２のトランジスタに信号を伝達するため第１の増幅段におけるＣ−Ｌ−Ｃ伝送線路の第１のトランジスタと第２のトランジスタとの間に結合された第３のインダクタを含む。１つの実施形態において、ＬＮＡ回路は更に、第１の増幅段に結合されて第１の増幅段の利得を制御する可変利得コントローラを含む。１つの実施形態において、ＬＮＡ回路は更に、第２のトランジスタのドレインに結合されて、一次共振にて第２のトランジスタのドレイン容量と共振する第４のインダクタを含む。１つの実施形態において、パッシブネットワークは、第１の抵抗と並列に第５のインダクタを備える。
【００１４】
１つの実施形態において、ＬＮＡ回路は更に、第３のトランジスタから第４のトランジスタに増幅器信号を伝達するため第２の増幅段におけるＣ−Ｌ−Ｃ伝送線路の第３のトランジスタと第４のトランジスタの間に結合された第６のインダクタを含む。１つの実施形態において、ＬＮＡ回路は更に、出力ポートと第６のトランジスタとの間に結合された変成器ベースのバランを含み、ここで変成器ベースのバランの変成器の一次巻線は、第２の共振における第４のトランジスタのドレイン容量と共振するものである。
【００１５】
１つの実施形態において、ＬＮＡ回路は更に、第１のインダクタと並列に結合された第１のキャパシタバンクを含む。別の実施形態において、ＬＮＡ回路は更に、第４のインダクタと並列に結合された第２のキャパシタバンクを含む。別の実施形態において、ＬＮＡ回路は更に、キャパシタと並列に結合された第３のキャパシタバンクを含む。別の実施形態において、ＬＮＡ回路は更に、変成器ベースのバランの変成器の一次巻線と並列に結合された第４のキャパシタバンクを含む。別の実施形態において、第１、第２、第３及び第４のキャパシタバンクは、プログラマブルキャパシタである。別の実施形態において、第１、第２、第３及び第４のキャパシタバンクは、デジタル（又はアナログベースの）チューナブルキャパシタである。
【００１６】
第２の態様によれば、ＲＦ受信機回路は、受信信号を増幅するＬＮＡ回路を含み、ＬＮＡ回路は、第１の増幅段を含み、第１の増幅段は、第１のトランジスタと、第１のトランジスタに結合された第２のトランジスタと、入力ポートと第１のトランジスタのゲートとの間に結合された第１のインダクタと、第１のトランジスタのソースに結合された第２のインダクタとを含み、第１のインダクタ及び第２のインダクタは、二重共振入力マッチングのため第１のトランジスタのゲート容量（例えば、Ｃｇｓ又はＣｇｄ）及び／又はソースキャパシタンス（例えば、Ｃｇｓ又はＣｄｓ）とそれぞれ共振する。ＬＮＡ回路は、第２の増幅段を含み、第２の増幅段は、第３のトランジスタと、第３のトランジスタと出力ポートとの間に結合された第４のトランジスタと、第３のトランジスタのゲートに結合されたパッシブネットワークと、を含む。ＬＮＡ回路は、第１の増幅段と第２の増幅段との間に結合されたキャパシタを含み、ここでキャパシタは、第３のトランジスタのゲート容量及び／又はパッシブネットワークのインピーダンスを第１の増幅段に対する最適負荷に変換する。
【００１７】
第３の態様によれば、ＲＦフロントエンド回路は、ＲＦ信号を受信するＲＦ受信機を含み、ＲＦ受信機は、受信したＲＦ信号を増幅するＬＮＡ回路を含むＬＮＡ  ＲＦ受信機回路を備え、ＬＮＡ回路は、第１の増幅段を含み、第１の増幅段は、第１のトランジスタと、第１のトランジスタに結合された第２のトランジスタと、入力ポートと第１のトランジスタのゲートとの間に結合された第１のインダクタと、第１のトランジスタのソースに結合された第２のインダクタとを含み、第１のインダクタ及び第２のインダクタは、二重共振入力マッチングのため第１のトランジスタのゲート容量（例えば、Ｃｇｓ又はＣｇｄ）及び／又はソースキャパシタンス（例えば、Ｃｇｓ又はＣｄｓ）とそれぞれ共振する。ＬＮＡ回路は、第２の増幅段を含み、第２の増幅段は、第３のトランジスタと、第３のトランジスタと出力ポートとの間に結合された第４のトランジスタと、第３のトランジスタのゲートに結合されたパッシブネットワークと、を含む。ＬＮＡ回路は、第１の増幅段と第２の増幅段との間に結合されたキャパシタを含み、ここでキャパシタは、第３のトランジスタのゲート容量及び／又はパッシブネットワークのインピーダンスを第１の増幅段に対する最適負荷に変換する。
【００１８】
図１は、本発明の１つの実施形態によるワイヤレス通信デバイスの一例を示すブロック図である。図１を参照すると、ワイヤレス通信デバイス１００は、単にワイヤレスデバイスとも呼ばれ、とりわけ、ＲＦフロントエンドモジュール１０１及びベースバンドプロセッサ１０２を含む。ワイヤレスデバイス１００は、例えば、携帯電話、ラップトップ、タブレット、ネットワークアプライアンスデバイス（例えば、モノのインターネット又はＩＯＴアプライアンスデバイス）などのような何れかの種類のワイヤレス通信デバイスとすることができる。
【００１９】
無線受信機回路では、ＲＦフロントエンドは、アンテナからミキサステージを含めてこれまでの全ての回路の総称である。ＲＦフロントエンドは、信号が例えばＩＦなどの低周波数に変換される前に、元の到来無線周波数で信号を処理する受信機の全ての構成要素からなる。マイクロ波及び衛星受信機では、ＲＦフロントエンドは、低雑音ブロック（ＬＮＢ）又は低雑音ダウンコンバーター（ＬＮＤ）と呼ばれることが多く、多くの場合はアンテナに位置付けられ、これによってアンテナからの信号を扱い易い中間周波数で残りの受信機に転送することができるようになる。ベースバンドプロセッサは、無線機能の全て（アンテナを必要とする全ての機能）を管理するネットワークインタフェース内のデバイス（チップ又はチップの一部）である。
【００２０】
１つの実施形態では、ＲＦフロントエンドモジュール１０１は、１又は２以上のＲＦ送受信機を含み、ここでＲＦ送受信機の各々は、特定の周波数バンド（例えば、重複しない周波数範囲などの特定の周波数範囲）内のＲＦ信号を複数のＲＦアンテナのうちの１つを介して送信及び受信する。ＲＦフロントエンドＩＣチップは更に、ＲＦ送受信機に結合されたＩＱ生成器及び／又は周波数シンセサイザを含む。ＩＱ生成器又は生成回路は、各ＲＦ送受信機に対してＬＯ信号を生成して提供し、ＲＦ送受信機が対応する周波数バンド内でＲＦ信号を混合、変調、及び／又は復調できるようにする。１又は複数のＲＦ送受信機及びＩＱ生成回路は、単一のＲＦフロントエンドＩＣチップ又はパッケージとして単一のＩＣチップ内に統合することができる。
【００２１】
図２は、本発明の１つの実施形態によるＲＦフロントエンド集積回路の例を示すブロック図である。図２を参照すると、ＲＦフロントエンド１０１は、とりわけ、多重バンドＲＦ送受信機２１１に結合されたＩＱ生成器及び／又は周波数シンセサイザ２００を含む。送受信機２１１は、ＲＦアンテナ２２１を介して、１又は２以上の周波数バンド又は広範囲のＲＦ周波数内のＲＦ信号を送受信するように構成される。１つの実施形態では、送受信機２１１は、ＩＱ生成器及び／又は周波数シンセサイザ２００から１又は２以上のＬＯ信号を受信するように構成される。ＬＯ信号は、１又は２以上の対応する周波数バンドに対して生成される。ＬＯ信号は、対応する周波数バンド内のＲＦ信号を送受信する目的で、送受信機によって混合、変調、復調するのに使用される。１つの送受信機及びアンテナだけが図示されているが、送受信機及びアンテナの複数のペアを周波数バンドごとに１つずつ実装することができる。
【００２２】
図３は、１つの実施形態によるＲＦ送受信機集積回路（ＩＣ）を示すブロック図である。ＲＦ送受信機３００は、図２のＲＦ送受信機２１１を表すことができる。図３を参照すると、周波数シンセサイザ２００は、上記のような周波数シンセサイザ２００を表すことができる。１つの実施形態では、ＲＦ送受信機３００は、周波数シンセサイザ２００、送信機３０１、及び受信機３０２を含むことができる。周波数シンセサイザ２００は、送信機３０１及び受信機３０２に通信可能に結合されて、ＬＯ信号を提供する。送信機３０１は、複数の周波数帯のＲＦ信号を送信することができる。受信機３０２は、複数の周波数バンドのＲＦ信号を受信することができる。
【００２３】
受信機３０２は、低雑音増幅器（ＬＮＡ）３０６、ミキサ３０７、及び１又は複数のフィルタ３０８を含む。ＬＮＡ３０６は、アンテナ２２１を介して遠隔送信機からＲＦ信号を受信し、受信したＲＦ信号を増幅するためのものである。増幅されたＲＦ信号は、ＩＱ生成器３１７によって提供されるＬＯ信号に基づいて、ミキサ３０７（ダウンコンバートミキサとも呼ばれる）によって復調される。ＩＱ発生器３１７は、上記のＩＱ生成器／シンセサイザ２００のＩＱ発生器を表すことができる。１つの実施形態では、ＩＱ生成器３１７は、単一の集積回路としてブロードバンド受信機３０２に統合される。復調された信号は、ローパスフィルタとすることができる、フィルタ３０８によって処理される。１つの実施形態では、送信機３０１及び受信機３０２は、送受信（Ｔ／Ｒ）スイッチ３０９を介してアンテナ２２１を共有する。Ｔ／Ｒスイッチ３０９は、送信機３０１と受信機３０２を切り替えて、特定の時点でアンテナ２２１を送信機３０１又は受信機３０２の何れかに結合するように構成される。送信機及び受信機の１つのペアが図示されているが、送信機及び受信機の複数のペア、及び／又はスタンドアロン受信機を実装することができる。
【００２４】
図４は、ワイドバンドＬＮＡ３０６、ワイドバンドＩＱミキサ３０７、及びフィルタ３０８の例を示すブロック図である。フィルタ３０８は、２段抵抗−キャパシタ（例えば、ＲＣ−ＣＲ）の多相フィルタとすることができる。フィルタ３０８は、追加の電力利得のために１又は２以上の可変利得中間周波数（ＩＦ）増幅器を含むことができる。ワイドバンドＩＱミキサ３０７は、ワイドバンドＩＱ生成回路３１７と単一ユニットとして共同設計することができる点に留意されたい。ワイドバンドＩＱミキサ３０７はまた、ＬＮＡ３０６とミキサ３０７との間のインピーダンス整合のためのマッチングネットワーク３１８を含むことができる。
【００２５】
図５は、１つの実施形態によるミリ波ワイドバンドＩＱ生成回路を示すブロック図である。図５を参照すると、ワイドバンドＩＱ生成回路３１７は、広範囲の周波数にわたって、差動ＬＯ信号（例えば、ＬＯ＿Ｉｐ及びＬＯ＿Ｉｎ）に基づいてＩＱ信号（例えば、ＬＯ＿Ｉｐ、ＬＯ＿Ｑｐ、ＬＯ＿Ｉｎ、及びＬＯ＿Ｑｎ）を生成することができる。ＩＱ生成回路３１７は、ＬＯ信号に対して９０度の位相シフトを導入して、４つの位相象限で信号を生成する。ＩＱ信号がＩＱミキサにより使用されて、ＩＱデータを有するＲＦ信号をより低周波数の信号（例えば、ＩＦ信号）に変調することができる。
【００２６】
図６は、１つの実施形態によるブロードバンドＩＱミキサを示すブロック図である。ミキサは、信号の周波数変換又は変調を実行することができる３ポートデバイスである。受信機の場合、ミキサは、ＬＯ信号を使用してＲＦ信号をダウンコンバート（又は復調）し、ＩＦ信号を生成する。図６を参照すると、ミキサ３０７は、２つの（又は二重の）平衡ギルバートミキサ６２０〜６２１を含む。二重平衡ミキサ６２０−６２１は、差動ＬＯ信号を使用して差動ＲＦ信号をダウンコンバート（又は復調）して、差動ＩＦ信号を生成する。例えば、ミキサ６２０は、ＲＦ＿ｉｎｐ、ＲＦ＿ｉｎｎ、及び図５のＩＱ生成器３１７などのミリ波ワイドバンドＩＱ生成回路によって生成された差動同相信号（例えば、ＬＯ＿Ｉｐ及びＬＯ＿Ｉｎ）を受信して、ＩＦ＿Ｉｐ及びＩＦ＿Ｉｎを生成する。同様に、ミキサ６２１は、図５のＩＱジェネレータ（ＩＱ発生器）３１７などのミリ波ワイドバンドＩＱ生成回路によって生成されたＲＦ＿ｉｎｐ、ＲＦ＿ｉｎｎ、及び差動直交信号（例えば、ＬＯ＿Ｑｐ及びＬＯ＿Ｑｎ）を受信して、ＩＦ＿Ｑｐ及びＩＦ＿Ｑｎを生成する。幾つかの実施形態では、ミキサ６２０〜６２１の各々は、１又は２以上の差動増幅器段を含むことができる。
【００２７】
図６を参照すると、２段差動増幅器の場合、増幅器は、第１段としてソース接地差動増幅器と、第２段としてゲート結合差動増幅器とを含むことができる。ミキサ６２０〜６２１のソース接地差動増幅器段は各々、差動信号ＲＦ＿ｉｎｐ及びＲＦ＿ｉｎｎを受信することができる。ミキサ６２０のゲート結合差動増幅器段は、差動信号ＬＯ＿Ｉｎ及びＬＯ＿Ｉｐを受信する。ミキサ６２１のゲート結合差動増幅器段は、差動信号ＬＯ＿Ｑｎ及びＬＯ＿Ｑｐを受信する。ＲＦ信号は、ＬＯ信号によってダウンコンバートされ、ＩＦ信号を生成する。第２段は、ミキサ６２０〜６２１への高周波雑音の注入を最小限に抑えるために、１次ローパスフィルタとすることができるローパスフィルタを含むことができる。１つの実施形態では、ローパスフィルタは、キャパシタ（例えば、キャパシタ６３０）と並列に負荷抵抗を有するパッシブローパスフィルタを含む。１つの実施形態では、第１段の差動増幅器は、差動インダクタ（例えば、差動インダクタ６３３）を介して第２段差動増幅器に結合される。１つの実施形態では、ミキサ６２０〜６２１は、単一のモノリシック集積回路上で、図５のミリ波ＩＱ生成回路３１７などのミリ波ＩＱ生成回路と共設計される。
【００２８】
図７Ａは、１つの実施形態による、図５の共同設計されたミリ波ＩＱ生成回路及び図６のワイドバンドＩＱミキサについての２０〜４５ＧＨｚの間の変換利得対局部発振器（ＬＯ）周波数のシミュレーショングラフを示す。図７Ａを参照すると、ＩＱ生成回路の入力にて約−２ｄＢｍの差動電力を有するＬＯ信号などの中程度の差動電力では、ＩＱミキサ３０７は、約＞７ｄＢのダウンコンバージョン利得及び２３〜４３ＧＨｚのＬＯ周波数範囲にわたって約＜０．７ｄＢの振幅不一致をもたらす可能性がある。
【００２９】
図７Ｂは、１つの実施形態による、図５の共設計されたミリ波ＩＱ生成回路及び図６のブロードバンドＩＱミキサについての０〜８ＧＨｚの間の中間周波数（ＩＦ）に対する変換利得のシミュレーショングラフを示す。図６を参照すると、ミキサ６２０／６２１の出力負荷抵抗は、入力キャパシタ６３０と並列に共設計することができ、入力キャパシタ６３０は、次のＩＦ増幅器段（例えば、図４のＩＦ可変利得増幅器段３０８）にて見られる寄生容量であり、１次ローパスフィルタを形成する可能性がある。図７Ｂを参照すると、共設計されたミリ波ＩＱ生成回路及びＩＱミキサに基づいて、変換利得の低下は、約３．５ＧＨｚで設計されたＩＦ周波数のピーク利得が約７．６ｄＢから約０．５ｄＢにまで低減することができる。
【００３０】
図６を参照すると、差動インダクタペア６３３を使用して、２つの差動アンプ段間の電流利得を取得する。優れた性能を発揮するために４つのインダクタが含まれており、例えば、二重ＩＱミキサの各々に対して２つの差動インダクタペアが使用される。しかしながら、４つのインダクタは大きな足部を含む。図８は、１つの実施形態による差動インダクタペアの３次元モデルを示している。差動インダクタペア８００は、図６の差動インダクタペア６３３とすることができる。１つの実施形態では、差動インダクタペアは、図８の差動インダクタペア８００のような、単一のインダクタの専有面積に低減することができる。図８を参照すると、差動インダクタペア８００は、インダクタペア間に仮想接地が存在し、従って、グランドプレーン（例えば、インダクタの周囲のグランドプレーン）は、インダクタのペアに再利用して、インダクタペアの専有面積を低減することができることに起因して、単一のインダクタの専有面積に収められた２つのスパイラルインダクタを含む。１つの実施形態では、差動インダクタペア８００は各々、約２００ｐＨのインダクタンスを有することができる。１つの実施形態では、インダクタペアは、約１６５μｍ×８５μｍの専有面積を有する。
【００３１】
図９は、１つの実施形態による、図８の差動インダクタペアを各々が備えた二重平衡ミキサのレイアウトモデルを示している。図９を参照すると、二重平衡ミキサ９００は、図６のＩＱミキサ６２０−６２１とすることができる。図９に示すように、２つのインダクタペア（例えば、合計で４つのインダクタ）が各々、第１段増幅器と第２段増幅器の間に結合される。インダクタペアは、２つの段間にインダクタンスを加え、ミリ波周波数範囲にわたり電流利得を向上させる。差動インダクタペアのインダクタは、仮想接地を共有し、単一のインダクタ専有面積を有する。１つの実施形態では、ミキサ専有面積は、約１８５μｍ×２５２μｍである。図１０は、１つの実施形態による、多相フィルタ（ＰＰＦ）回路を示すブロック図である。ＰＰＦ３０８は、高周波雑音をフィルタ除去し、４つの同相信号と直交信号を再結合して、ＩＦ信号の差動ペア（例えば、ＩＦ＿ＩｐとＩＦ＿Ｉｎ）に戻すことができる。１つの実施形態では、ＰＰＦ３０８は、ＩＦ信号を更に増幅するための１又は２以上の増幅器段を含む。図１０を参照すると、１つの実施形態では、ＰＰＦ３０８は３つの段を含む。第１段は、ＩＱ  ＩＦ信号、例えば、ＩＦ＿Ｉｐ、ＩＦ＿Ｉｎ、ＩＦ＿Ｑｐ、及びＩＦ＿Ｑｎの電力を増加させるための差動増幅器１００１を含む。第２段は、抵抗−容量−容量−抵抗（ＲＣ＿ＣＲ）ＰＰＦ１００３を含む。ＰＰＦ１００３は、望ましくない信号雑音、例えば、ＩＦ周波数の範囲外の高周波雑音をフィルタ除去し、例えば、ＩＦ＿Ｉｐ、ＩＦ＿Ｉｎ、ＩＦ＿Ｑｐ、ＩＦ＿Ｑｎなどの４つの同相信号と直交信号を差動ペア、例えば、ＩＦ＿Ｉｐ及びＩＦ＿Ｉｎに結合することができる。最後に、第３段は、差動ＩＦ信号ＩＦ＿Ｉｐ及びＩＦ＿Ｉｎを更に増幅してＩＦ＿ｏｕｔ  ＋及びＩＦ＿ｕｔ−を生成する増幅器１００５を含む。増幅器１００１及び増幅器１００５は、ＰＰＦ回路３０８の利得調整を可能にするための可変利得増幅器とすることができる。
【００３２】
図１１は、１つの実施形態による、図４のブロードバンド受信機回路（例えば、受信機３０２）について、約３．５ＧＨｚのＩＦ周波数の下での２２〜３９ＧＨｚまでのＲＦ周波数に対するイメージ除去比を示すシミュレーショングラフである。シミュレーション設定は、入力として−２〜＋３ｄＢｍの範囲の駆動力を有する差動ＬＯを含む。約３．５ＧＨｚのＩＦ周波数の下方では、ワイドバンドイメージング除去率（ＩＲＲ）は、約２２〜３９ＧＨｚの周波数範囲で約＞２３ｄＢである。ブロードバンド受信機３０２は、１つの実施形態によれば、約１．３６ｍｍ×０．６５ｍｍを占める。
【００３３】
図１２は、１つの実施形態によるＲＦ送受信機集積回路を示すブロック図である。ＲＦ送受信機１２００は、図３の送受信機３００とすることができる。１つの実施形態では、ＲＦ送受信機１２００は、受信機３０２のＴ／Ｒスイッチ３０９とＬＮＡ３０６との間に結合された共設計マッチングネットワーク３０４を含む。Ｔ／Ｒスイッチ３０９及びＬＮＡ３０６と共設計されたマッチングネットワーク３０４は、受信機３０２の性能を改善することができる。
【００３４】
図１３Ａ、図１３Ｂは、幾つかの実施形態による送受信機スイッチの例を示すブロック図である。図１３Ａを参照すると、ＬＮＡ３０６は、直接的にＴ／Ｒスイッチ３０９に結合している。ここで、ＬＮＡ３０６の入力インピーダンスは、スイッチ３０９の出力インピーダンスに整合するように設計されている。しかしながら、スイッチ３０９（例えばＣоｆｆ）及びＰＡ３０３のオフスイッチの負荷容量は、ＬＮＡの入力に直接負荷をかける可能性があるため、受信機３０２のパフォーマンスを低下させる。図１３Ｂは、共設計マッチングネットワーク３０４を介してＴ／Ｒスイッチ３０９に結合されたＬＮＡ３０６を示す。ネットワーク３０４は、ＬＮＡ３０６とＴ／Ｒスイッチ３０９の間に結合された誘導伝送線路（Ｔｌｉｎｅ）と直列のインダクタ（例えば、Ｌｍａｔｃｈｉｎｇ）を含むことができる。インダクタは、１又は２以上の共振周波数で共振するようにマッチングネットワークに見られる負荷及び／又は寄生容量と共振することができる。
【００３５】
図１４Ａは、１つの実施形態による例示的なワイドバンドＬＮＡ回路を示すブロック図である。ＬＮＡは、信号対雑音比を大幅に低下させることなく、低電力ＲＦ信号を増幅することができる増幅器である。図１４Ａを参照すると、ＬＮＡ３０６は、第１（増幅）段１４０１及び第２（増幅）段１４０２を含む。第１段１４０１は、ソース誘導ディジェネレーショントポロジーに実装されて、高い線形性を備えたワイドバンド入力マッチングを実現することができ、例えば、トランジスタＭ１のソース端子は、インダクタＬ２に結合される。誘導的にディジェネレーションしたソース接地段に基づくＬＮＡは、低雑音指数を実現できる。
【００３６】
１つの実施形態において、インダクタＬ１は、トランジスタＭ１のゲート端子と入力ポート（ＩＮ）との間に結合される。図１４Ａを参照すると、インダクタＬ１，Ｌ２は、トランジスタＭ１の寄生ゲート容量（例えば、Ｃｇｓ及び／又はＣｇｄ）及び／又はソース容量と共に、ブロードバンド入力インピーダンスマッチングにおいて二重共振で共振するよう構成することができる。誘導ディジェネレーショントポロジーは、トランジスタＭ１及びＭ２と、トランジスタＭ１及びＭ２間に結合された電流利得ピーキングインダクタ（例えば、インダクタＬ３）とを含むことができる。インダクタＬ３は、トランジスタＭ１からトランジスタＭ２に高周波増幅信号を伝達するため、トランジスタＭ１の寄生容量（例えば、Ｃｄｓ）及びトランジスタＭ２の寄生容量（例えば、Ｃｇｓ）を有するＣ−Ｌ−Ｃ様伝送線路を形成するように選択される。インダクタＬ３が無ければ、トランジスタＭ１の寄生容量Ｃｄｓ及びトランジスタＭ２の寄生容量Ｃｇｓは、Ｍ１−Ｍ２に沿ってＲＦ電流信号を漏洩させ、ＬＮＡ全体の利得を低下し、雑音指数を劣化させることになる。
【００３７】
１つの実施形態において、第１段１４０１は、ＬＮＡ３０６の入力線形性を調整するために第１段の利得を調整するための可変利得制御部を含むことができる。可変利得制御部は、トランジスタＭ２のドレイン端子に結合されたｐｎｐトランジスタ（例えば、ＰＭＯＳ）を含むことができる。ｐｎｐトランジスタは、ゲート端子にてＬＮＡ＿ｖｃｔｒｌ信号を受信し、第１段の利得制御を調整する。１つの実施形態では、インダクタＬ４は、トランジスタＭ２のドレイン端子（例えば、ｐｎｐトランジスタのドレイン端子及びソース端子にて）に結合されて、第１の共振周波数又は一次共振で共振する。
【００３８】
第２段１４０２において、信号１４０４は、Ｍ３及びＭ４トランジスタによって増幅される。トランジスタＭ３及びＭ４に対するＬ３と同様に、電流利得ピーキングインダクタＬ６は、Ｍ３トランジスタとＭ４トランジスタの間に挿入され、インダクタＬ６により見られるトランジスタＭ３の寄生容量（例えば、Ｃｄｓ）及びトランジスタＭ４の寄生容量（例えば、Ｃｇｓ）を有するＣ−Ｌ−Ｃ様伝送線路を形成して、トランジスタＭ３からトランジスタＭ４に高周波増幅信号を伝達する。Ｌ３と同様に、インダクタＬ６が無ければ、トランジスタＭ３の寄生容量Ｃｄｓ及びトランジスタＭ４の寄生容量Ｃｇｓは、Ｍ３−Ｍ４に沿ってＲＦ電流信号を漏洩させ、ＬＮＡ全体の利得を低下し、雑音指数を劣化させることになる。
【００３９】
１つの実施形態において、変成器ベースのバラン１４０５は、Ｍ４のドレイン端子に結合されるので、Ｍ４のドレイン端子における高周波信号は、変成器ベースのバラン１４０５によってシングルエンドから差動（例えば、平衡）構成要素（例えば、ポートＯｕｔｐ及びＯｕｔｎにて）に変換することができる。バランは、不平衡信号を平衡信号に、又はその逆に変換するのに使用される変成器の一種である。平衡信号は、大きさが等しいが位相が逆の信号を搬送する２つの信号を含む。不平衡信号は、接地信号に対して機能する単一の信号を含む。平衡信号により、ＲＦ−ＬＯ、ＬＯ−ＩＦ、及びＲＦ−ＩＦ信号の漏洩を防ぐために、次の段（例えば、ミキサ３０７）の平衡構成が可能になる。ここで、変成器ベースのバラン１４０５は、ＬＮＡ３０６の出力ポート（例えば、Ｏｕｔｐ及びＯｕｔｎの直前の第２段１４０２にて）の次に結合されるので、変成器ベースのバラン１４０５の受動的損失が最小限に保たれる。更に、変成器ベースのバランの変成器の一次巻線インダクタンスは、第２の共振周波数にてトランジスタＭ４のＣｇｓと共振することができる。第２段の第２の共振周波数は、第１段の第１の共振周波数と共に、対応する変換利得バンド幅に対してワイドバンド周波数拡張を実現することができる。
【００４０】
１つの実施形態において、トランジスタＭ３のゲート端子は、受動ネットワーク回路に結合される。受動ネットワーク回路は、抵抗Ｒ１と並列なインダクタＬ５を含むことができる。１つの実施形態において、Ｃ＿ｃｏｎｖｅｒｓｉｏｎキャパシタは、第１段（例えば、トランジスタＭ２のドレイン端子）と第２段（例えば、トランジスタＭ３のゲート端子）との間に結合される。Ｃ＿ｃｏｎｖｅｒｓｉｏｎは、Ｍ３のゲート容量（例えば、Ｃｇｓ）及び／又は受動ネットワーク回路のインピーダンス（例えば、Ｒ１と並列なＬ５）を第１段の最適負荷にインピーダンス変換することができる。ＬＮＡは、２つの段のみを有して図示されているが、追加の段、例えば、３段ＬＮＡ、その他を実装することができる点に留意されたい。
【００４１】
図１４Ｂは、１つの実施形態による例示的なワイドバンドＬＮＡ回路についてのＳパラメータ（Ｓ１１）を示すチャートである。チャート１４５０は、図１４ＡのＬＮＡ３０６についてのＳ１１プロットとすることができる。Ｓ１１プロットに示されているように、ＬＮＡ３０６は、２６ＧＨｚと３４ＧＨｚにて二重共振を有し、これは、図１４ＡのＬＮＡ３０６のインダクタＬ１及びＬ２を調整することにより実現することができる。Ｓ１１は、２つの共振周波数で約＜−１６ｄＢ、及び約２５〜４０ＧＨｚの周波数範囲で約＜−１０ｄＢである。
【００４２】
１つの実施形態による例示的なワイドバンドＬＮＡ回路の変換利得（又はＳパラメータＳ２１及びＳ３１）を示すチャートである。図１４Ｃを参照すると、チャート１４７０は、図１４ＡのＬＮＡ３０６についての変換利得プロットとすることができる。図示のように、シングルエンドツーシングルエンド利得は、約１４ｄＢである（例えば、出力ポートＯｕｔｐ２及びＯｕｔｎ３に対する入力ポート１についてのＳ２１及びＳ３１）。従って、差動からシングルエンド利得は、シングルエンド入力ポートから差動出力ポートまで約１７ｄＢである。図１４Ｂ〜１４Ｃを参照すると、１つの実施形態において、Ｓ１１（＞−１０ｄＢ）バンド幅及び３−ｄＢ  Ｓ２１利得バンド幅は、約２７ＧＨｚ〜約４０ＧＨｚの周波数範囲をカバーする。
【００４３】
図１５Ａは、１つの実施形態による、共設計マッチングネットワークのない、例示的なワイドバンドＬＮＡ回路を示すブロック図である。図１５Ｂは、１つの実施形態（例えば、図１５Ａ）による、共設計マッチングネットワークのないワイドバンドＬＮＡ回路の入力マッチングのためのＳパラメータ（Ｓ１１）を示すブロック図である。この場合、図１５Ａに示すように、ＬＮＡ３０６にＴ／Ｒスイッチ３０９及びオフ状態パワーアンプ（ＰＡ）３０３が負荷されると、Ｔ／Ｒスイッチ３０９のオフスイッチ及びオフ状態のＰＡ３０３の負荷及び／又は寄生容量は、図１５Ｂに示すように、受信機全体の性能を低下させる。Ｔ／Ｒスイッチ３０９の場合、Ｒｏｎは、スイッチトランジスタのオン抵抗をモデル化し、Ｃｏｆｆは、スイッチトランジスタのオフ容量をモデル化する。Ｓ１１に整合する全体的な受信機入力は、約２０〜４９ＧＨｚの周波数範囲、例えば、５ＧＭＩＭＯ通信の対象バンド全体にわたり＞−１０ｄＢである。言い換えると、受信された信号のほとんどは、受信機で受信されるのではなく反射され、ミリ波周波数では最適以下の性能（例えば、受信機のバンド幅、変換利得、感度、及び雑音指数など）につながる。
【００４４】
図１６Ａは、１つの実施形態による、共設計マッチングネットワークを備えた例示的なワイドバンドＬＮＡ回路を示すブロック図である。図１６Ｂは、１つの実施形態（例えば、図１６Ａ）による、共設計マッチングネットワークを備えたワイドバンドＬＮＡ回路の入力マッチングについてのＳパラメータ（Ｓ１１）を示すブロック図である。図１６Ａを参照すると、マッチングネットワーク３０４は、Ｔ／Ｒスイッチ３０９をＬＮＡ３０６にブリッジする伝送線路（Ｔｌｉｎｅ）を含む。
【００４５】
１つの実施形態では、マッチングネットワーク３０４は、Ｔ／Ｒスイッチ３０９の静電容量（例えば、Ｃｏｆ）及びオフ状態ＰＡ３０３の静電容量と共振するためのＬｍａｔｃｈｉｎｇを含む。図１５Ａを参照すると、通常、容量Ｃ１（約１ｐＦ）がＬＮＡの入力に結合されて、受信機により受信されるＤＣ信号をブロックするが、Ｃ１は、Ｃ１とトランジスタＭ１のゲートノードに見られる寄生キャパシタとの間の容量性分圧に起因して信号損失を引き起こす可能性がある。図１６Ａを参照すると、１つの実施形態では、マッチングネットワーク３０４は、Ｔｌｉｎｅに結合された静電容量Ｃ２を含む。ここで、これとは対照的に、静電容量Ｃ２（約２７０ｆＦ）は、（１）Ｔｌｉｎｅ及び直列ゲートインダクタＬ１との高次共振を生成し、（２）容量性分圧に起因する信号損失なしで受信機フロントエンドのＤＣ信号をブロックすることができる。
【００４６】
１つの実施形態では、マッチングネットワーク３０４は、（１）Ｔ／ＲスイッチのＣｏｆｆからの第１のＬＣペア及びＬｍａｔｃｈｉｎｇと共振するＰＡの負荷キャパシタ、（２）Ｔｌｉｎｅを有するＣ２及びＬ１からの第２のＬＣペア、並びに（３）インダクタＬ２を備えたＭ１のゲート−ソース寄生キャパシタからの第３のＬＣペアを含む、複数の共振ＬＣペアを含む。複数の共振ＬＣペアを有すると、マッチングネットワーク３０４は、ミリ波でブロードバンド入力マッチングを実現できる高次チェビシェフフィルターに類似している。例えば、図１６Ｂを参照すると、１つの実施形態では、図１６Ａのフロントエンドスイッチを調べる入力マッチング（Ｓ１１）は、約２２．５Ｇ〜４２ＧＨｚの周波数範囲で約＜−１０ｄＢとすることができる。ここで、図１６ＢのＳ１１は、図１５Ｂと比較して、複数の共振周波数を含み、Ｔ／Ｒスイッチを使用して受信機の有効帯域幅を拡張している。
【００４７】
図１７Ａは、１つの実施形態による、ワイドバンドＬＮＡ回路の第１段ＬＣ共振及び第２段ＬＣ共振についての変換利得を示すチャートである。図１７Ｂは、１つの実施形態による、ワイドバンドＬＮＡ回路の組み合わされた第１段ＬＣ共振及び第２段ＬＣ共振についての変換利得を示すチャートである。例えば、図１７Ａ〜１７Ｂは、図１４ＡのワイドバンドＬＮＡ回路３０６の変換利得チャートとすることができる。
【００４８】
図１７Ａを参照すると、チャート１７００は、第１の共振周波数ｆ１及び第２の共振周波数ｆ２を含む２段共振点による利得バンド幅拡張を示している。ここで、ｆ１は、第１段ＬＣ共振（例えば、２６ＧＨｚ）の周波数に相当することができ、ｆ２は、第２段ＬＣ共振（例えば、３４ＧＨｚ）の周波数に相当することができる。周波数ｆ１は、インダクタＬ４を選択することにより粗く調整することができ、周波数ｆ２は、変成器ベースのバランの変成器のサイズを選択すること、例えば、トランジスタＭ４に結合された変成器の一次巻線インダクタンスを調整することにより粗く調整することができる。図１７Ｂを参照すると、チャート１７１０は、図１７Ａの２段共振周波数ｆ１及びｆ２についてのＬＮＡの全体の変換利得バンド幅を示している。図１７Ｂを参照すると、変換利得バンド幅は、およそｆ１〜ｆ２の周波数範囲をカバーしている。ここで２つの共振周波数ｆ１及びｆ２をシフト及び分離することによって、ＬＮＡは、ワイドバンド動作がより広いバンド幅をカバーするように再構成することができる。
【００４９】
図１８Ａは、１つの実施形態による、ワイドバンドＬＮＡ回路の例示的なＥＭモデルを示すブロック図である。図１８Ｂは、ワイドバンドＬＮＡ回路の例示的なＥＭレイアウトを示すブロック図である。図１８Ａ〜１８Ｂを参照すると、バイパスキャパシタを含む全体のＬＮＡモデル／レイアウトは、約６５０μｍ×７００μｍのサイズを有することができる。
【００５０】
１つの実施形態において、キャパシタバンクは、ＬＮＡの動作周波数範囲を改善するために、共振源の近く、例えば、共振インダクタの近くに挿入することができる。図１９Ａは、１つの実施形態による、例示的なワイドバンドＬＮＡ回路を示すブロック図である。図１９Ａを参照すると、ＬＮＡ１９００は、図１４ＡのＬＮＡ３０６とすることができる。１つの実施形態において、ＬＮＡ１９００は更に、インダクタＬ１と並列に結合された第１のキャパシタバンクを含む。別の実施形態において、ＬＮＡ１９００は、インダクタＬ４と並列に結合された第２のキャパシタバンクを含む。別の実施形態において、ＬＮＡ１９００は、Ｃ＿ｃｏｎｖｅｒｓｉｏｎと並列に結合された第３のキャパシタバンクを含む。別の実施形態において、ＬＮＡ１９００は、変成器ベースのバランの変成器の一次巻線の２つの端部に結合された第４のキャパシタバンクを含む。１つの実施形態において、第１、第２、第３及び第４のキャパシタバンクは、プログラマブルキャパシタ又はデジタル（又はアナログ）チューナブルキャパシタとすることができる。
【００５１】
図１９Ｂは、１つの実施形態による、ワイドバンドＬＮＡ回路の第１の増幅段、第２の増幅段、及びインピーダンス変換段の変換利得を示すチャートである。チャート１９５０は、図１９ＡのＬＮＡ１９００についての変換利得チャートとすることができる。図１９Ｂを参照すると、１つの実施形態において、第１、第２、第３及び第４のキャパシタバンクのチューニングは、ＬＮＡ１９００の動作周波数を約２１ＧＨｚ〜４６ＧＨｚの周波数範囲に再構成することができ、これは、図１４Ｃにおいて上記で示した図１４ＡのＬＮＡ３０６の動作の周波数バンドに優る３８％〜７５％の改善とすることができる。従って、追加のキャパシタバンクは、異なる周波数バンド又は範囲にてＬＮＡを動作させるようにＬＮＡの周波数応答を再構成することができる。
【００５２】
上述の本明細書において、本発明の実施形態について、その特定の例示的な実施形態を参照して説明してきた。添付の特許請求の範囲に記載されている本発明の広範な精神及び範囲から逸脱することなく、様々な修正を加えることができることは明らかであろう。従って、明細書及び図面は、限定的な意味ではなく、例示的な意味と見なされるものとする。
【符号の説明】
【００５３】
１４０１  第１（増幅）段
１４０２  第２（増幅）段
【図１】
2021525482.tif 000003
【図２】
2021525482.tif 000004
【図３】
2021525482.tif 000005
【図４】
2021525482.tif 000006
【図５】
2021525482.tif 000007
【図６】
2021525482.tif 000008
【図７Ａ】
2021525482.tif 000009
【図７Ｂ】
2021525482.tif 000010
【図８】
2021525482.tif 000011
【図９】
2021525482.tif 000012
【図１０】
2021525482.tif 000013
【図１１】
2021525482.tif 000014
【図１２】
2021525482.tif 000015
【図１３Ａ】
2021525482.tif 000016
【図１３Ｂ】
2021525482.tif 000017
【図１４Ａ】
2021525482.tif 000018
【図１４Ｂ】
2021525482.tif 000019
【図１４Ｃ】
2021525482.tif 000020
【図１５Ａ】
2021525482.tif 000021
【図１５Ｂ】
2021525482.tif 000022
【図１６Ａ】
2021525482.tif 000023
【図１６Ｂ】
2021525482.tif 000024
【図１７Ａ】
2021525482.tif 000025
【図１７Ｂ】
2021525482.tif 000026
【図１８Ａ】
2021525482.tif 000027
【図１８Ｂ】
2021525482.tif 000028
【図１９Ａ】
2021525482.tif 000029
【図１９Ｂ】
2021525482.tif 000030
【手続補正書】
【提出日】令和3年1月20日(2021.1.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の増幅段と、第２の増幅段と、前記第１の増幅段と前記第２の増幅段との間に結合されたキャパシタとを備える低雑音増幅器（ＬＮＡ）回路であって、
前記第１の増幅段が、
第１のトランジスタと、
前記第１のトランジスタに結合された第２のトランジスタと、
入力ポートと前記第１のトランジスタのゲートとの間に結合された第１のインダクタと、
前記第１のトランジスタのソースに結合された第２のインダクタと、を含み、
前記第１のインダクタ及び前記第２のインダクタが、二重共振入力マッチングのため第１のトランジスタのゲート容量とそれぞれ共振し、
前記第２の増幅段が、
第３のトランジスタと、
前記第３のトランジスタと出力ポートとの間に結合された第４のトランジスタと、
前記第３のトランジスタのゲートに結合されたパッシブネットワークと、を含み、
前記キャパシタが、前記パッシブネットワークのインピーダンスを前記第１の増幅段に対する最適負荷に変換する、
低雑音増幅器（ＬＮＡ）回路。
【請求項２】
前記第１のトランジスタから前記第２のトランジスタに信号を伝達するため前記第１の増幅段におけるＣ−Ｌ−Ｃ伝送線路の前記第１のトランジスタと前記第２のトランジスタとの間に結合された第３のインダクタを更に備える、請求項１に記載のＬＮＡ回路。
【請求項３】
前記第１の増幅段に結合されて前記第１の増幅段の利得を制御する可変利得コントローラを更に備える、請求項１に記載のＬＮＡ回路。
【請求項４】
前記第２のトランジスタのドレインに結合されて、一次共振にて前記第２のトランジスタのドレイン容量と共振する第４のインダクタを更に備える、請求項１に記載のＬＮＡ回路。
【請求項５】
前記パッシブネットワークは、第１の抵抗と並列に第５のインダクタを含む、請求項１に記載のＬＮＡ回路。
【請求項６】
前記第３のトランジスタから前記第４のトランジスタに増幅器信号を伝達するため前記第２の増幅段におけるＣ−Ｌ−Ｃ伝送線路の前記第３のトランジスタと前記第４のトランジスタの間に結合された第６のインダクタを更に備える、請求項１に記載のＬＮＡ回路。
【請求項７】
前記出力ポートと前記第６のトランジスタとの間に結合された変成器ベースのバランを更に備え、前記変成器ベースのバランの変成器の一次巻線は、第２の共振における前記第４のトランジスタのドレイン容量と共振するものである、請求項１に記載のＬＮＡ回路。
【請求項８】
前記第１のインダクタと並列に結合された第１のキャパシタバンクを更に備える、請求項１に記載のＬＮＡ回路。
【請求項９】
前記第４のインダクタと並列に結合された第２のキャパシタバンクを更に備える、請求項８に記載のＬＮＡ回路。
【請求項１０】
前記キャパシタと並列に結合された第３のキャパシタバンクを更に備える、請求項９に記載のＬＮＡ回路。
【請求項１１】
前記変成器ベースのバランの前記変成器の一次巻線と並列に結合された第４のキャパシタバンクを更に備える、請求項１０に記載のＬＮＡ回路。
【請求項１２】
前記第１、前記第２、前記第３及び前記第４のキャパシタバンクが、プログラマブルキャパシタである、請求項１１に記載のＬＮＡ回路。
【請求項１３】
前記第１、前記第２、前記第３及び前記第４のキャパシタバンクが、デジタルチューナブルキャパシタである、請求項１１に記載のＬＮＡ回路。
【請求項１４】
受信信号を増幅するため、請求項１〜１３のいずれか１項に記載の低雑音増幅器（ＬＮＡ）回路を備えた無線周波数（ＲＦ）受信機回路。
【請求項１５】
無線周波数（ＲＦ）信号を受信するため、ＲＦ受信機を備えた無線周波数（ＲＦ）フロントエンド回路であって、
前記ＲＦ受信機が、受信した前記ＲＦ信号を増幅するため、請求項１〜１３のいずれか１項に記載の低雑音増幅器（ＬＮＡ）回路を備えた、無線周波数（ＲＦ）フロントエンド回路。
【国際調査報告】
2021525482.tif 000031