(57)【要約】スパッタリングシステムおよび方法が、開示される。本システムは、複数のサイクルのそれぞれの間、第２の電極に対して正と負との間で交互する、第１の電圧を第１の電極に印加するように構成される、第１の電源を含む。第２の電源は、第３の電極および第２の電極に結合され、第２の電源は、複数のサイクルのそれぞれの間、第２の電極に対して正と負との間で交互する、第２の電圧を第３の電極に印加するように構成される。コントローラが、第１の電源および第２の電源を制御し、第１の電圧と第２の電圧を位相同期させるように構成され、これにより、第１の電圧および第２の電圧は両方とも、各サイクルの一部の間、同時に負であって、第２の電極に対して各サイクルの別の部分の間、同時に正である。
2021507122.tif 000002
【特許請求の範囲】
【請求項１】
パルス状スパッタリングシステムであって、
プラズマチャンバであって、前記プラズマチャンバは、少なくとも第１の電極、第２の電極、および第３の電極を包囲する、プラズマチャンバと、
前記第１の電極および前記第２の電極に結合される第１の電源であって、前記第１の電源は、複数のサイクルのそれぞれの間、前記第２の電極に対して正と負との間で交互する第１の電圧を前記第１の電極に印加するように構成される、第１の電源と、
前記第３の電極および前記第２の電極に結合される第２の電源であって、前記第２の電源は、前記複数のサイクルのそれぞれの間、前記第２の電極に対して正と負との間で交互する第２の電圧を前記第３の電極に印加するように構成される、第２の電源と、
コントローラであって、前記コントローラは、前記第１の電源および前記第２の電源を制御し、前記第１の電圧と前記第２の電圧を位相同期させるように構成され、これにより、前記第１の電圧および前記第２の電圧は両方とも、各サイクルの一部の間、同時に負になり、前記第２の電極に対して、各サイクルの別の部分の間、同時に正になる、コントローラと
を備える、システム。
【請求項２】
前記３つの電極のそれぞれは、第１のマグネトロン、第２のマグネトロン、および第３のマグネトロンを形成するためのマグネトロンであり、前記３つのマグネトロンのそれぞれは、３つの標的のうちの対応する１つに結合される、請求項１に記載のシステム。
【請求項３】
前記コントローラは、前記第１の電源および前記第２の電源を制御するように構成され、これにより、前記第１のマグネトロンにおける第１の電圧および前記第３のマグネトロンにおける第２の電圧は両方とも、前記複数のサイクルにわたって、少なくとも６６パーセントの時間において、前記第２のマグネトロンに対して同時に負になる、請求項２に記載のシステム。
【請求項４】
前記第１の電極および前記第３の電極のそれぞれは、第１のマグネトロンおよび第３のマグネトロンを形成するためのマグネトロンを含み、前記第１のマグネトロンおよび前記第３のマグネトロンのそれぞれは、２つの標的のうちの対応する１つに結合され、前記第２の電極は、アノードとして動作するための標的またはマグネトロンのいずれも含まない、請求項１に記載のシステム。
【請求項５】
前記コントローラは、前記第１の電源および前記第２の電源を制御するように構成され、これにより、前記第１の電圧および前記第２の電圧は両方とも、前記複数のサイクルにわたって、少なくとも８０パーセントの時間において、前記第２の電極に対して同時に負になる、請求項４に記載のシステム。
【請求項６】
前記コントローラは、プロセッサを含み、前記コントローラは、前記プロセッサによって実行可能な非一過性命令を備える非一過性メモリとともに構成される、請求項１に記載のシステム。
【請求項７】
前記コントローラは、フィールドプログラマブルゲートアレイを含み、前記コントローラは、前記フィールドプログラマブルゲートアレイを構成するために前記フィールドプログラマブルゲートアレイによってアクセス可能である非一過性命令を含む非一過性メモリとともに構成される、請求項１に記載のシステム。
【請求項８】
前記第１の電源は、第１の二極式制御可能パルス状直流電力供給源に結合される第１の直流電力供給源を含み、前記第１の二極式制御可能パルス状直流電力供給源は、交互式直流電力を前記第１の電極および前記第２の電極に提供するように構成され、
前記第２の電源は、第２の二極式制御可能パルス状直流電力供給源に結合される第２の直流電力供給源を備え、前記第２の二極式制御可能パルス状直流電力供給源は、交互式直流電力を前記第３の電極および前記第２の電極に提供するように構成される、請求項１に記載のシステム。
【請求項９】
非一過性命令を含む非一過性メモリであって、前記非一過性命令は、方法を実行するためにプロセッサによって実行可能であることと、前記方法を実行するようにフィールドプログラマブルゲートアレイを構成するために前記フィールドプログラマブルゲートアレイによってアクセス可能であることとのうちの少なくとも１つであり、前記方法は、
第１の電源に、第１の電圧を第１の電極と第２の電極との間に印加させることであって、前記第１の電極における第１の電圧は、複数のサイクルにわたって、プラズマチャンバ内において、前記第２の電極に対して正と負との間で交互する、ことと、
第２の電源に、第２の電圧を第３の電極と第２の電極との間に印加させることであって、前記第３の電極における第２の電圧は、前記複数のサイクルにわたって、前記プラズマチャンバ内において、前記第２の電極に対して正と負との間で交互する、ことと、
前記第１の電源および前記第２の電源に、前記第１の電圧と前記第２の電圧を位相同期させることであって、これにより、前記第１の電圧および前記第２の電圧は両方とも、前記複数のサイクルにわたって、前記第２の電極に対して同時に負になり、同時に正になる、ことと
を含む、非一過性メモリ。
【請求項１０】
前記第２の電極に対する前記第１の電極および前記第３の電極における電圧は、前記複数のサイクルにわたって、少なくとも７０パーセントの時間において負である、請求項９に記載の非一過性メモリ。
【請求項１１】
前記第２の電極に対する前記第１の電極および前記第３の電極における電圧は、前記複数のサイクルにわたって、少なくとも８０パーセントの時間において負である、請求項９に記載の非一過性メモリ。
【請求項１２】
前記第２の電極に対する前記第１の電極および前記第３の電極における電圧は、前記複数のサイクルにわたって、７０〜９０パーセントの時間において負である、請求項９に記載の非一過性メモリ。
【請求項１３】
前記第１の電圧は、前記第１の電圧の負の大きさと同一の正の大きさを有し、
前記第２の電圧は、前記第２の電圧の負の大きさと同一の正の大きさを有する、請求項９に記載の非一過性メモリ。
【請求項１４】
パルス状直流スパッタリングの方法であって、
プラズマチャンバを提供することであって、前記プラズマチャンバは、少なくとも第１の電極、第２の電極、および第３の電極を包囲する、ことと、
第１の電源を前記第１の電極および前記第２の電極に結合することと、
第２の電源を前記第３の電極および前記第２の電極に結合することと、
コントローラを前記第１および第２の電源の両方に結合することと、
前記第１の電源を用いて、複数のサイクルのそれぞれの間、前記第２の電極に対して正と負との間で交互する第１の電圧を前記第１の電極に印加することと、
前記第２の電源を用いて、前記複数のサイクルのそれぞれの間、前記第２の電極に対して正と負との間で交互する第２の電圧を前記第３の電極に印加することと、
前記コントローラを用いて、前記第１の電圧と前記第２の電圧を位相同期させることであって、これにより、前記第１の電圧および前記第２の電圧は両方とも、各サイクルの一部の間、同時に負になり、前記第２の電極に対して各サイクルの別の部分の間、同時に正になる、ことと
を含む、方法。
【請求項１５】
第１の電極電圧および第３の電極電圧は、前記複数のサイクルにわたって、少なくとも７０パーセントの時間において、前記第２の電極に対して同時に負である、請求項１４に記載の方法。
【請求項１６】
第１の電極電圧および第３の電極電圧は、前記複数のサイクルにわたって、少なくとも８０パーセントの時間において、前記第２の電極に対して同時に負である、請求項１４に記載の方法。
【請求項１７】
第１の電極電圧および第３の電極電圧は、前記複数のサイクルにわたって、７０〜９０パーセントの時間において、前記第２の電極に対して同時に負である、請求項１４に記載の方法。
【請求項１８】
前記第１の電源を用いて、前記第２の電極に対して正と負との間で交互する前記第１の電圧を前記第１の電極に印加し、前記第１の電圧の前記複数のサイクルのそれぞれの正および負の部分の大きさは、同一であり、
前記第２の電源を用いて、前記第２の電極に対して正と負との間で交互する前記第２の電圧を前記第３の電極に印加し、前記第２の電圧の前記複数のサイクルのそれぞれの正および負の部分の大きさは、同一である、請求項１４に記載の方法。
【請求項１９】
パルス状スパッタリングシステムであって、
プラズマチャンバであって、前記プラズマチャンバは、少なくともマグネトロン、アノード、および基板を包囲する、プラズマチャンバと、
電源であって、前記電源は、第１の電極に結合され、複数のサイクルのそれぞれの間、前記アノードに対して正の電圧と負の電圧との間で交互する電圧を前記マグネトロンに印加する、電源と、
コントローラであって、前記コントローラは、前記電源を制御し、前記負の電圧と同一の大きさを伴う前記正の電圧を印加するように構成され、前記正の電圧の大きさは、損傷熱を前記基板に付与することなく、前記アノードを清浄する、コントローラと
を備える、パルス状スパッタリングシステム。
【請求項２０】
前記アノードは、浮遊式である、請求項１９に記載のパルス状スパッタリングシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、スパッタリングシステムに関し、より具体的には、パルス状ＤＣスパッタリングに関する。
【背景技術】
【０００２】
スパッタリングは、歴史的には、磁場を真空チャンバ内に発生させ、チャンバ内のプラズマビームを犠牲標的に衝打させ、それによって、標的に材料をスパッタリング（吐出）させることを含み、これは、次いで、時として、プロセスガスとの反応後、薄膜層として基板上に堆積される。スパッタリング源は、強電気を利用する、マグネトロンと、帯電されたプラズマ粒子を標的の表面に近接して閉じ込める、磁場とを採用し得る。アノードが、概して、イオンが標的に衝突するために離れるにつれて、電子をプラズマから収集し、プラズマを中性に維持するために提供される。
【０００３】
本業界は、スパッタリング効率を最大限にし、電力消費要件を減少させ、システムの熱負荷を最小限にし、アーク放電を最小限にし、および／またはステム内で使用され得る基板のタイプを増加させるための種々の試みにおいて、ここ数年にわたって進化しつつある。
【０００４】
さらに、例えば、二酸化チタン（ＴｉＯ２）または二酸化ケイ素（ＳｉＯ２）の薄膜をポリエチレン基板上にスパッタリングさせることは、ポリエチレンが低融点または低耐熱性を伴うプラスチックであるため、本業界に特有の課題を呈する。現在利用可能なスパッタリングシステムは、ＤＣまたはＡＣタイプシステムであるかどうかにかかわらず、ＴｉＯ２またはＳｉＯ２のスパッタリングおよび／または堆積をもたらすために、高熱負荷を要求するが、高電流密度によって生じる、本高熱負荷は、事実上、多くの意図される高電力用途に好適な基板としてのポリエチレンを排除する。本問題と併せて、現在利用可能なスパッタリングシステム内の熱負荷が、例えば、印加される電力を低減させることによって、ポリエチレンを溶融させない、または別様に非好適なものにする、レベルまで降下される場合、堆積レートは、低品質堆積層をもたらす点まで降下される、および／または、基板としてのポリエチレンの使用を商業用観点から実行不可能にする点までスパッタリングのために要求される時間を増加させる。
【０００５】
したがって、より低い熱負荷において改良されたスパッタリング堆積レートを提供する、デバイスの必要が残っている。
【発明の概要】
【課題を解決するための手段】
【０００６】
本明細書に開示される実施形態は、パルス状直流スパッタリングのためのシステム、方法、または命令を有する非一過性メモリを提供することによって、上記に述べられた必要性に対処する。
【０００７】
ある側面によると、パルス状スパッタリングシステムは、少なくとも第１の電極、第２の電極、および第３の電極を包囲する、プラズマチャンバを含む。第１の電源は、第１の電極および第２の電極に結合され、第１の電源は、複数のサイクルのそれぞれの間、第２の電極に対して正と負との間で交互する、第１の電圧を第１の電極に印加するように構成される。第２の電源は、第３の電極および第２の電極に結合され、第２の電源は、複数のサイクルのそれぞれの間、第２の電極に対して正と負との間で交互する、第２の電圧を第３の電極に印加するように構成される。コントローラは、第１の電源および第２の電源を制御し、第１の電圧と第２の電圧を位相同期させるように構成され、これにより、第１の電圧および第２の電圧は両方とも、各サイクルの一部の間、同時に負であって、第２の電極に対して各サイクルの別の部分の間、同時に正である。
【０００８】
他の側面は、非一過性命令を含む、非一過性メモリを含む。非一過性命令は、方法を実行するためにプロセッサによって実行可能であることと、方法を実行するようにフィールドプログラマブルゲートアレイを構成するためにフィールドプログラマブルゲートアレイによってアクセス可能であることとのうちの少なくとも１つである。本方法は、第１の電源に、第１の電圧を第１の電極と第２の電極との間に印加させることであって、第１の電極における第１の電圧は、プラズマチャンバ内において複数のサイクルにわたって、第２の電極に対して正と負との間で交互する、ことを含む。本方法はまた、第２の電源に、第２の電圧を第３の電極と第２の電極との間に印加させることであって、第３の電極における第２の電圧は、複数のサイクルにわたって、プラズマチャンバ内において、第２の電極に対して正と負との間で交互する、ことを含む。加えて、第１の電源および第２の電源は、位相同期され、これにより、第１の電圧および第２の電圧は両方とも、複数のサイクルにわたって、第２の電極に対して同時に負であって、同時に正である。
【０００９】
別の側面は、少なくともマグネトロン、アノード、および基板を包囲する、プラズマチャンバを含む、パルス状スパッタリングシステムを含む。システム内の電源は、第１の電極に結合され、複数のサイクルのそれぞれの間、アノードに対して正の電圧と負の電圧との間で交互する、電圧をマグネトロンに印加する。加えて、コントローラは、電源を制御するように構成され、したがって、電源は、負の電圧と同一の大きさを伴う正の電圧を印加し、正の電圧の大きさは、損傷熱を基板に付与せずに、アノードを清浄する。
【図面の簡単な説明】
【００１０】
【図１】図１は、スパッタリングシステムの実施形態を描写し、本明細書に開示される多くの実装に共通の側面を描写する。
【００１１】
【図２】図２は、図１の電極に経時的に印加される例示的電圧を描写する、タイミング図ある。
【００１２】
【図３】図３は、３つのマグネトロンを含む、スパッタリングシステムを描写する、略図である。
【００１３】
【図４】図４は、図３のマグネトロンに経時的に印加される例示的電圧を描写する、タイミング図である
【００１４】
【図５】図５は、図３に描写される実装の拡張性を描写する、略図である。
【００１５】
【図６】図６は、図５のマグネトロンに経時的に印加される例示的電圧を描写する、タイミング図である。
【００１６】
【図７】図７は、２つのマグネトロンと、アノードとを含む、スパッタリングシステムを描写する、略図である。
【００１７】
【図８】図８は、図７のアノードに対して図７の２つのマグネトロンに経時的に印加される例示的電圧を描写する、タイミング図である。
【００１８】
【図９】図９は、図７に描写される実装の拡張性を描写する、略図である。
【００１９】
【図１０】図１０は、図９のアノードに対して図９のマグネトロンに経時的に印加される例示的電圧を描写する、タイミング図である。
【００２０】
【図１１】図１１は、図１−１０を参照して説明される実装と関連して利用され得る、スパッタリングシステムの付加的側面を図示する、ブロック図である。
【００２１】
【図１２】図１２は、図１−１１を参照して説明される実装と関連して考察され得る、別の方法を描写する、フローチャートである。
【００２２】
【図１３】図１３は、図１１のスパッタリングシステム内の電力印加のいくつかの側面のグラフである。
【００２３】
【図１４】図１４は、本明細書に開示される別の方法を描写する、フローチャートである。
【００２４】
【図１５】図１５は、図１１に描写されるシステムによって供給される電力のグラフィカル描写である。
【００２５】
【図１６】図１６は、従来のＡＣシステムと比較した、本明細書に説明されるシステムと一貫する、熱負荷試験結果のグラフィカル描写である。
【００２６】
【図１７】図１７は、４ｋＷ時の従来のＡＣシステムと比較した、４ｋＷ時の本明細書に説明されるシステムの使用から生じる熱負荷のグラフィカル描写である。
【００２７】
【図１８】図１８は、８ｋＷ時の従来のＡＣシステムと比較した、４ｋＷ時の本明細書に説明されるシステムの使用から生じる熱負荷のグラフィカル描写である。
【００２８】
【図１９】図１９は、種々の従来のＡＣシステムと比較した、本明細書に開示される例示的システムの種々の設定を使用して達成される、膜厚または堆積レートのグラフィカル描写である。
【００２９】
【図２０】図２０は、専用アノードを伴う単一マグネトロンを利用する、別の実施形態を描写する。
【００３０】
【図２１】図２１は、複数のサイクルにわたる、図２０のシステムの電圧を描写する、タイミング図である。
【００３１】
【図２２】図２２は、本明細書に説明されるシステム内に実装され得る、ハードウェア構成要素の側面を図示する、ブロック図である。
【発明を実施するための形態】
【００３２】
単語「例示的」は、本明細書では、「実施例、事例、または例証としての役割を果たす」ことを意味するために使用される。「例示的」として本明細書に説明される任意の実施形態は、必ずしも、他の実施形態より好ましいまたは有利であるとして解釈されるべきではない。「電力サイクル」は、第１の極性を伴う電圧を有する電力の時間の後に、第２の極性を伴う電圧を有する電力の時間が続くことを含む、期間を参照するように意図される。さらに、本開示の目的のために、全ての用語、特に、「同時に」および「等しい」等の用語は、「プロセスまたは製造制御の公差内」を意味するように意図される。例えば、ユニット１２０等の同期ユニットは、本明細書に説明される電源１４０、１４２間に完璧な同期を達成しなくてもよく、したがって、用語「同時（同時に）」は、「実質的に同時（実質的に同時に）」を意味するものとして理解されるべきであることを理解されたい。
【００３３】
図１を参照すると、例示的パルス状直流スパッタリングシステム１００が、示される。概して述べると、システム１００は、より高い電力を特定の電流において送達することによって、オペレータに、従来のＡＣデュアルマグネトロンおよびパルス状ＤＣ単一マグネトロンスパッタリングアプローチと比較して、より高い堆積レートを達成する能力を提供する。より具体的には、特定の電力レベルでは、本明細書に開示されるシステム１００のいくつかの実施形態は、従来のＡＣスパッタリングシステムと比較して、エンドブロックまたはマグネトロン内のＲＭＳ電流を約半分に削減し得る。結果として、エンドブロック電流定格が限定される場合、システム１００は、エンドブロック電流定格限界内に留まりながら、約２倍の電力の送達を可能にし得る。図１に描写されるシステムの別の側面は、利用される電極のタイプおよび実装される制御スキームに応じて、スパッタリングが、少なくとも７０％の時間において生じることである。また、いくつかの実装では、システム１００は、８０％、９０％、または最大約１００％の時間においてスパッタリングが可能である。
【００３４】
システム１００の付加的側面は、基板に対する熱負荷の結果として生じる低減、または同一基板熱負荷におけるより高い堆積レートを含む。さらに、多くの実装の別の側面は、中間周波数（ＭＦ）（ＡＣまたはパルス状）デュアルマグネトロンスパッタリングと比較して、実質的に同一堆積レート（プロセスに送達される総電力（ｋＷ）あたり）が予期され得ることである。本明細書に議論されるように、各サイクル内の電圧は、１００％逆転し得る。また、有益なこととして、いくつかの実装は、検出不可能アノード材料レベルを基板上の膜内に生産しながら、動作する。
【００３５】
システム１００は、これまで、生産工程全体を通して（例えば、７日にわたって）、堆積レートおよび品質を改良するために、スパッタリングプロセスを管理可能温度に維持することに苦戦していたウェブコーティング業者によって使用されてもよい。現在利用可能なシステムでは、ウェブコーティング業者は、換気をプラズマチャンバに印加し、熱を低減させ、これは、換気を伴わないシステムと比較して、生産率を３５％増加させる。本開示のシステム１００は、対照的に、冷却が印加される前でさえ、２倍の生産率を提供する。すなわち、本明細書に開示されるシステム１００および／または方法は、同一電力の印加下でさえ、熱負荷または基板１２２によって被られる加熱を低下させ得、ポリエチレン基板を破壊せずに、かつ現在利用可能なシステムにおいて実現されるものと比較して、短縮された期間において、二酸化ケイ素（ＳｉＯ２）または二酸化チタン（ＴｉＯ２）等の材料の高品質層をポリエチレン基板上に適用するために実践され得る。ＳｉＯ２またはＴｉＯ２層は、現在利用可能な設計において実現され得るものより厚くてもよい。
【００３６】
システム１００は、現在利用可能なスパッタリングシステム内で被られる熱負荷の半分を伴って、ＡＣデュアルマグネトロンまたは二極式パルス状ＤＣスパッタリングの約２倍の堆積レートを提供し得る。
【００３７】
図１に示されるように、システム１００は、少なくとも第１の電極、第２の電極、および第３の電極を包囲する、プラズマチャンバ１０１を含む。システム１００は、基板１２２を含み、その上にシステム１００が、スパッタリングプロセスにおいて、薄膜材料を堆積させる。図１に示されるように、システム１００は、少なくとも３つの電極を含むが、Ｎ個の電極を含んでもよく、本実施形態では、電極は、説明を容易にするために、３つのものの群で描写される。
【００３８】
より具体的には、描写される実施形態では、電極１、電極２、および電極３を含む、３つの電極の第１の群（「電極群１」として示される）と、電極Ｎ−２、電極Ｎ−１、および電極Ｎを含む、３つの電極の別の群（電極群Ｎとして示される）とが存在する。いくつかの変形例では、３つの電極の１つのみの群が、実装されてもよい。他の変形例では、（３つの電極の）２つの群が、実装され、さらに他の実施形態では、（３つの電極の）２つを上回る群が、実装される。
【００３９】
示されるように、電極の各群に対して、第１の電源１４０は、第１の電極（電極群１内の電極１および電極群Ｎ内の電極Ｎ−２）および第２の電極（電極群１内の電極２および電極群Ｎ内の電極Ｎ−１）に結合される。第１の電源１４０は、複数のサイクルのそれぞれの間、第２の電極に対して正と負との間で交互する、第１の電圧ＶＡＢを第１の電極に印加するように構成される。第２の電源１４２は、第３の電極（電極群１内の電極３および電極群Ｎ内の電極Ｎ）および第２の電極に結合される。
【００４０】
第２の電源１４２は、複数のサイクルのそれぞれの間、第２の電極に対して正と負との間で交互する、第２の電圧ＶＣＢを第３の電極に印加するように構成される。示されるように、コントローラ１４４は、第１の電源１４０および第２の電源１４２を制御し、第１の電圧と第２の電圧を位相同期させるように構成され、これにより、第１の電圧ＶＡＢおよび第２の電圧ＶＣＢは両方とも、各サイクルの一部の間、同時に負であって、第２の電極に対して各サイクルの別の部分の間、同時に正である。
【００４１】
本明細書でさらに議論されるように、第１および第２の電源１４０、１４２はそれぞれ、二極式制御可能パルス状ＤＣ電力供給源を含み、第１の電圧ＶＡＢおよび第２の電圧ＶＣＢを印加してもよい。また、さらに本明細書でより詳細に議論されるように、コントローラ１４４は、ハードウェア、ファームウェア、またはソフトウェアおよびハードウェアおよび／またはハードウェアおよびファームウェアの組み合わせによって、実現されてもよい。また、本明細書でさらに議論されるように、各コントローラ１４４は、電極群間電圧が位相同期されるように、１つ以上の他のコントローラ１４４に結合されてもよいことが検討される。さらに、アーク管理同期が、プラズマ内の検出されたアークが、電力を電極に印加することを停止するように全ての電源１４０、１４２を促すように実装されてもよい。
【００４２】
図２を参照すると、示されるのは、第１の電源１４０および第２の電源１４２によって、それぞれ、図１の（第２の電極に対して）第１および第３の電極に経時的に印加され得る、例示的な第１の電圧ＶＡＢおよび例示的な第２の電圧ＶＣＢを描写する、タイミング図である。また、示されるのは、時間ｔ１、ｔ３であって、その間、第１および第３の電極は、スパッタリングし得る（マグネトロンとして実装される場合）一方、第２の電極は、アノードとして動作する。また、時間ｔ２、ｔ４では、第２の電極は、スパッタリングし得る（マグネトロンとして実装される場合）一方、第１および第３の電極は、アノードとして機能する。
【００４３】
図３を参照すると、示されるのは、図１に描写される実施形態の実装であって、そこでは、３つのマグネトロンが、図１に描写されるＮ個の電極を実装し、第１のマグネトロンＭ１、第２のマグネトロンＭ２、および第３のマグネトロンＭ３を形成するために利用され、３つのマグネトロンはそれぞれ、３つの標的（図示せず）のうちの対応する１つに結合される。マグネトロンＭ１、Ｍ２、Ｍ３は、カソードとして動作し、標的に結合され、プラズマチャンバ１０１内でイオンによって衝突されると、標的材料が基板１２２にスパッタリングされることを可能にする、当業者に周知のマグネトロンによって実現され得る。
【００４４】
図３のマグネトロンに経時的に印加される例示的電圧を描写する、タイミング図である、図４に示されるように、コントローラ１４４は、第１の電源１４０および第２の電源１４２を制御するように構成され、これにより、第１のマグネトロンにおける第１の電圧ＶＡＢおよび第３のマグネトロンにおける第２の電圧ＶＣＢは両方とも、複数のサイクルにわたって、少なくとも６６パーセントの時間において、第２のマグネトロンに対して同時に負である。示されるように、時間ｔ１およびｔ３では、第１および第３のマグネトロンＭ１およびＭ３は、スパッタリングする一方、マグネトロンＭ２は、アノードとして機能し、時間ｔ２およびｔ４では、Ｍ２は、スパッタリングする一方、マグネトロンＭ１およびＭ３は、アノードとして機能する。したがって、各サイクルの２分の１の間、マグネトロンの２／３が、スパッタリングしており、各サイクルの別の半分の間、マグネトロンＭ１、Ｍ２、およびＭ３の１／３が、スパッタリングしている。
【００４５】
図４に描写される実装では、サイクルの半分にわたって（例えば、時間ｔ２の間）、マグネトロンＭ１およびＭ３と比較して、高レベル（例えば、２倍のレベル）の電力が、マグネトロンＭ２に印加され得る。すなわち、非常に短期間において、２倍の電力が、マグネトロンＭ２に存在するであろう。言い換えると、電力の大きさは、マグネトロン間で切り替わるとき（例えば、時間ｔ１からｔ２に切り替わるとき）、事実上、経時的にパルス状になる。
【００４６】
次に、図５を参照すると、示されるのは、図１に描写される実施形態の実装であって、その中では、図２に描写される３つのマグネトロンの配列が、繰り返され、したがって、マグネトロンのＮ／３個の群（各マグネトロン群は、２つの電源１４０、１４２によって給電される、３つのマグネトロンを含む）は、複製され、Ｎ個の総マグネトロンを形成し、Ｎは、３によって割り切れる。示されるように、第１の電源１４０および第２の電源１４２はそれぞれ、図１１を参照して本明細書でさらに議論されるよう、電源１４０、１４２間の相互通信によって、同期されてもよい。同期されると、第１の電圧（ＶＡＢ、ＶＤＥ、ＶＨＩ）が、同一群内の第２のマグネトロン（Ｍ２、Ｍ５、ＭＮ−１）に対して、群内の第１のマグネトロン（Ｍ１、Ｍ４、ＭＮ−２）間に印加される。また、群内の第２の電圧（ＶＣＢ、ＶＦＥ、ＶＪＩ）が、群内の対応する第２のマグネトロン（Ｍ２、Ｍ５、ＭＮ−１）に対して、群内の第３のマグネトロン（Ｍ３、Ｍ６、ＭＮ）間に印加される。
【００４７】
図６を参照すると、示されるのは、図５のマグネトロンに経時的に印加される例示的電圧を描写する、タイミング図である。示されるように、時間ｔ１およびｔ３では、Ｎ個のマグネトロンの２／３が、スパッタリングしている。具体的には、Ｍ１、Ｍ３、Ｍ４、Ｍ６、ＭＮ−２、およびＭＮは、時間ｔ１およびｔ３では、スパッタリングする一方、マグネトロンＭ２、Ｍ５、およびＭＮ−１は、アノードとして機能する。また、時間ｔ２およびｔ４では、Ｎマグネトロンの１／３は、スパッタリングしている。具体的には、時間ｔ２およびｔ４の間、Ｍ２、Ｍ５、およびＭＮ−１は、スパッタリングする一方、マグネトロンＭ１、Ｍ３、Ｍ４、Ｍ６、ＭＮ−２、およびＭＮは、アノードとして機能する。図６に描写されるシステムは、サイクル全体の間、スパッタリングが生じることを可能にし、マグネトロンの２／３は、各サイクルの第１の部分の間、スパッタリングし、マグネトロンの１／３は、各サイクル他の部分の間、スパッタリングする。
【００４８】
次に、図７を参照すると、示されるのは、パルス状スパッタリングシステムであって、図１に描写されるスパッタリングシステムの３つの電極が、第１のマグネトロンＭ１、共有アノード、および第２のマグネトロンＭ２によって実装される。第１の電源１４０は、第１のマグネトロンＭ１およびアノードに結合され、第１の電源１４０は、複数のサイクルのそれぞれの間、アノードに対して正と負との間で交互する、第１の電圧ＶＡＢを第１のマグネトロンＭ１に印加するように構成される。第２の電源１４２は、第２のマグネトロンＭ２およびアノードに結合され、第２の電源１４２は、複数のサイクルのそれぞれの間、アノードに対して正と負との間で交互する、第２の電圧ＶＣＢを第２のマグネトロンＭ２に印加するように構成される。コントローラ１４４は、第１の電源１４０および第２の電源１４２を制御し、第１の電圧ＶＡＢと第２の電圧ＶＣＢを位相同期させるように構成され、これにより、第１の電圧ＶＡＢおよび第２の電圧ＶＣＢは両方とも、各サイクルの一部の間、アノードに対して同時に負であって、各サイクルの別の部分の間、同時に正である。図７における実装の多くの変形例では、共有アノードは、冷却される（例えば、水冷によって）。
【００４９】
図８を参照すると、示されるのは、図７のアノードに対して図７の２つのマグネトロンに経時的に印加される例示的電圧を描写する、タイミング図である。示されるように、時間ｔ１およびｔ３では、マグネトロンＭ１およびＭ２は、スパッタリングしている。また、時間ｔ２およびｔ４では、第１および第２のマグネトロンは、アノードの負の電位に対して正の電位を有する。示されるように、各サイクルの間（故に、図８に描写される複数のサイクルの間）にスパッタリングが生じている時間のパーセンテージは、（ｔ１）／（ｔ２）であって、本パーセンテージは、いくつかの実装では、サイクルの少なくとも７０％である、または他の実装では、パーセンテージは、サイクルの７０％〜９０％である。さらに他の実装では、パーセンテージは、サイクルの８０％〜９０％である、またはパーセンテージは、サイクルの８５％〜９０％であってもよい。また、さらに他の実装では、パーセンテージは、９０％またはそれを上回ってもよい。
【００５０】
次に、図９を参照すると、示されるのは、図７に描写される電極配列が、３つの電極の群（２つのマグネトロンおよびアノードを含む）が、複製され、合計Ｎ個のマグネトロンおよびＮ／２個のアノードのためのＮ／３個の群を形成するように繰り返される、実装である。示されるように、３つの電極の各群では、第１の電圧（ＶＡＢ、ＶＤＥ、ＶＨＩ）が、各群内のアノードに対して群内の第１のマグネトロン（Ｍ１、Ｍ３、ＭＮ−１）間に印加される。また、３つの電極の各群内の第２の電圧（ＶＣＢ、ＶＦＥ、ＶＪＩ）が、各群内の対応するアノードに対して群内の第２のマグネトロン（Ｍ２、Ｍ４、ＭＮ）に印加される。
【００５１】
図１０は、図８を参照して説明される電極の各群内の第１の電圧（ＶＡＢ、ＶＤＥ、ＶＨＩ）および電極の群のそれぞれ内の第２の電圧（ＶＣＢ、ＶＦＥ、ＶＪＩ）の例示的タイミングを描写する。示されるように、時間ｔ１およびｔ３では、マグネトロンＭ１−ＭＮの全てが、スパッタリングしており、時間ｔ２およびｔ４では、スパッタリングは、生じていない。図１０におけるタイミングが描写するように、第１および第２の電圧は、位相同期され、これにより、第１の電圧および第２の電圧は両方とも、各サイクルの一部の間、同時に負であって、各サイクルの別の部分の間、同時に正である。
【００５２】
図１１を参照すると、示されるのは、図１に描写される一般的実施形態の種々の実装（図２−１０を参照して説明される）において利用され得る側面を描写する、スパッタリングシステム１１００である。示されるように、スパッタリングシステム１１００は、第１の標的１１０３に関与する第１のマグネトロン１１０２、第２の標的１１０５に関与する第２のマグネトロン１１０４、およびアノード１１０８を包囲する、プラズマチャンバ１１０１を含んでもよい。システム１１００は、基板１１２２を含んでもよく、その上に、システム１１００が、薄膜材料をスパッタリングプロセスにおいて堆積させる。
【００５３】
第１の二極式制御可能パルス状ＤＣ電力供給源１１１２（または第１の二極式ＤＣ供給源１１１２）および第２の二極式制御可能パルス状ＤＣ電力供給源１１１４（または第２の二極式ＤＣ供給源１１１４）が、提供されてもよい。第１および第２の二極式ＤＣ供給源１１１２、１１１４は、直接、電力を、それぞれ、第１の直流（ＤＣ）供給源１１１６および第２のＤＣ供給源１１１８から受容してもよい。第１の二極式ＤＣ供給源１１１２は、電力導線１１２４を用いて、第１のマグネトロン１１０２に結合され、スパッタリング電力を第１の標的１１０３に印加するように構成されてもよい。同様に、第２の二極式ＤＣ供給源１１１４は、第２のマグネトロン１１０４に結合され、スパッタリング電力を第２の標的１１０５に印加するように構成されてもよい。第１および第２の二極式ＤＣ供給源１１１２、１１１４は、導線１１２８を用いて、アノード１１０８に結合されてもよく、より具体的には、電気継合部１１２９が、第１の二極式ＤＣ供給源１１１２からの第１のアノード導線１１１３を第２の二極式ＤＣ供給源１１１４からの第２のアノード導線１１１５に結合してもよい。すなわち、第１の電源１１４０は、第１のマグネトロン１１０２を用いて、導線１１２４、１１１３、および１１２８を通して、アノード１１０８および第１の標的１１０３に動作可能に結合されてもよい一方、第２の電源１１４２は、第２のマグネトロン１１０４を用いて、導線１１２６、１１１５、および１１２８を通して、アノード１１０８および第２の標的１１０５に動作可能に結合されてもよい。
【００５４】
いくつかの実施形態では、アノードは、プラズマチャンバ１１０１の壁であってもよい。しかしながら、その他では、図示されるように、アノード１１０８は、浮遊式アノード１１０８であってもよく、さらに、ガス入口１１０７と、複数のガス出口１１０９とを有し、中空カソード効果をもたらし、より安定した動作のために、出口を清浄に保つことを補助してもよい。当業者は、アノード１１０８が電力供給源送達回路の一部であるため、入口１１０７に進入するガスが、その結合を破壊する機会を増加させることを理解するであろう。例えば、酸素ガスＯ２は、ガスが複数の出口１１０９から退出するにつれて、２つの酸素原子に分解する可能性がより高い一方、窒素ガスＮ２は、複数の出口１１０９から退出するにつれて、２つの窒素原子に分解する可能性がより高く、中空カソード効果を提供するアノード１１０８の使用なしに予期されるであろうものより高い品質の膜を基板１１２２上にもたらす。
【００５５】
いくつかの実施形態は、先行技術において生じることが公知のように「消失」しない、アノードを維持する、システム１１００を提供し、本明細書に開示されるシステムでは、アノード１１０８は、複数の出口１１０９内の中空カソード放電によって、および／またはアノード電力の印加の間、直接、スパッタリングすることによって、より高い温度における動作を通して、清浄に保たれる、または清浄され得る。
【００５６】
いくつかの実施形態では、システム１１００は、チャンバ１０１内のおよび／または基板１１２２によって被られる熱負荷が、その中のポリエチレン基板等の基板１１２２を損傷させるほど高くならないようにしながら、浮遊式ガスアノードであり得る、アノード１１０８を、清浄なアノードを維持するために好適な比較的に高温に維持する。いくつかの実施形態では、システム１００は、アノード１１０８を摂氏１００°またはそれを上回って維持してもよい。いくつかの実施形態では、システム１００は、アノード１１０８を摂氏約１５０°の温度に維持してもよい。いくつかの実施形態では、システム１１００は、二酸化チタン（ＴｉＯ２）または二酸化ケイ素（ＳｉＯ２）をポリエチレン基板上に堆積させるウェブコーティング業者によって使用されるとき等、アノード１１０８を摂氏１５０°またはそれ未満に維持してもよい。いくつかの実施形態では、システム１１００は、ガラスコーティング業者によって使用されるとき等、アノード１１０８を摂氏２００°またはそれを上回って維持してもよい。
【００５７】
図１１を継続すると、同期ユニット１１２０を備える、コントローラ１１４４が、本書の後半で説明されるであろう様式において、第１および第２の二極式ＤＣ供給源１１１２、１１１４からの電力信号を同期させ得る。いくつかの実施形態では、第１の電源１１４０は、第１の二極式制御可能パルス状ＤＣ電力供給源１１１２と、第１のＤＣ供給源１１１６とを備えてもよい。同様に、第２の電源は、第２の二極式制御可能パルス状ＤＣ電力供給源１１１４と、第２のＤＣ供給源１１１８とを備えてもよい。
【００５８】
着目すべきこととして、第１および第２の電力供給源１１４０、１１４２はそれぞれ、第１および第２の電力供給源１１４０、１１４２のうちの他方の動作を制御することを試みずに、第１および第２の電力供給源１１４０、１１４２のうちの他方を認識するように配列および構成され得る。本出願人は、最初に、第１および第２の二極式ＤＣ供給源１１１２、１１１４のそれぞれの周波数（例えば、４０ｋＨｚ）およびデューティを構成し、続いて、同期ユニット１１２０を結合し、第１および第２の二極式ＤＣ供給源１１１２、１１１４のうちの一方が、周波数同期の目的のために送信機として知覚され、第１および第２の二極式ＤＣ供給源１１１２、１１１４のうちの他方が、周波数同期の目的のために受信機として知覚されるように構成することによって、本「制御を伴わない認識」を達成した。対照的に、第１および第２のＤＣ供給源１１１６、１１１８のそれぞれのものは、独立し、適切に機能するために、第１および第２のＤＣ供給源１１１６、１１１８のうちの他方の認識に依拠しない。
【００５９】
要求されないが、一実装では、第１および第２のＤＣ供給源１１１６、１１１８はそれぞれ、Ａｄｖａｎｃｅｄ  Ｅｎｅｒｇｙ  Ｉｎｄｕｓｔｒｉｅｓ，  Ｉｎｃ．（Ｆｏｒｔ  Ｃｏｌｌｉｎｓ，  Ｃｏｌｏｒａｄｏ，  Ｕ．Ｓ．Ａ）によって販売される、１つ以上のＡＳＣＥＮＴ直流電力供給源によって実現されてもよい。また、第１および第２の二極式ＤＣ供給源１１１２、１１１４はそれぞれ、同様にＡｄｖａｎｃｅｄ  Ｅｎｅｒｇｙ  Ｉｎｄｕｓｔｒｉｅｓ，  Ｉｎｃ．（Ｆｏｒｔ  Ｃｏｌｌｉｎｓ，  Ｃｏｌｏｒａｄｏ，  Ｕ．Ｓ．Ａ）によって販売される、ＡＳＣＥＮＴ  ＤＭＳデュアルマグネトロンスパッタリング付属機器によって実現されてもよい。本実装では、第１および第２の電源１１４０、１１４２はそれぞれ、ＡＭＳ／ＤＭＳスタックとして実現され、ＡＳＣＥＮＴ直流電力供給源は、直線ＤＣ電力を提供し、アーク管理機能を実施し得、ＤＭＳデュアルマグネトロンスパッタリング付属機器は、パルス状ＤＣ波形を直線ＤＣ電力から発生させる。有益なこととして、ＤＭＳデュアルマグネトロンスパッタリング付属機器は、チャンバ１１０１に近接近して位置し得、ＡＳＣＥＮＴ直流電力供給源は、チャンバ１１０１から遠隔（例えば、遠隔ラック内）に位置してもよい。本実装における同期ユニット１１２０は、ＤＭＳ付属機器の共通励振器（ＣＥＸ）機能によって実現されてもよい。
【００６０】
別の実施形態では、第１および第２の電源１１４０、１１４２はそれぞれ、統合されたパルス状ＤＣ電力供給源によって実現されてもよい。
【００６１】
図１２を参照すると、示されるのは、本明細書に開示される実装と関連して考慮され得る、方法である。示されるように、プラズマが、少なくとも第１の電極、第２の電極、および第３の電極を包囲する、プラズマチャンバ内に提供される（ブロック１２０２）。例えば、３つの電極は全て、図３−６を参照して説明されるように、マグネトロンとして実装されてもよい、または３つの電極は、図７−１１を参照して説明されるように、アノードと組み合わせて、２つのマグネトロンとして実装されてもよい。
【００６２】
示されるように、第１の電源は、第１の電極および第２の電極に結合され、第２の電源は、第３の電極および第２の電極に結合される（ブロック１２０４および１２０６）。３つの電極が、アノードと組み合わせて、２つのマグネトロンとして実装される、実装では、第２の電極は、アノードとして実装される（例えば、標的を伴わずに、かつマグネトロンを伴わずに）。コントローラが、第１および第２の電源の両方に結合され（ブロック１２０８）、複数のサイクルのそれぞれの間、第２の電極に対して正と負との間で交互する、第１の電圧が、第１の電極に印加される（例えば、第１の電源を用いて）。加えて、複数のサイクルのそれぞれの間、第２の電極に対して正と負との間で交互する、第２の電圧が、第３の電極に印加される（例えば、第２の電源を用いて）（ブロック１２１０）。
【００６３】
示されるように、第１の電圧は、第２の電圧と位相同期され、これにより、第１の電圧および第２の電圧は両方とも、各サイクルの一部の間、同時に負であって、各サイクルの別の部分の間、第２の電極に対して、同時に正である（ブロック１２１４）。
【００６４】
次に、図１３を参照すると、示されるのは、図１１に描写されるシステム内で印加される電圧を描写する、タイミング図である。図１１および１３における参照点は、それぞれ、マグネトロン１１０２および１１０４（図１１に描写される）における電圧Ｖ１およびＶ２に対するアノード電圧ＶＢであって、これは、図２、４、６、８、および１０に描写される参照点と反対であることを認識されたい。示されるように、いくつかの実施形態では、コントローラ１１４４および／または同期ユニット１１２０は、第１および第２の二極式ＤＣ供給源１１１２、１１１４または第１および第２の電源１１４０、１１４２に、同時に、スパッタリング電力を、それぞれ、第１および第２のマグネトロン１１０４、１１０６に印加させた後、同時アノード電力をアノード１１０８に印加させるように構成されてもよい。
【００６５】
再び図１１を参照すると、同期ユニット１１２０は、第１および第２の二極式ＤＣ供給源１１１２、１１１４に、第１の期間ｔ１にわたって、電力をマグネトロン１１０４、１１０６に印加させた後、第２の期間ｔ２にわたって、電力をアノード１１０８に印加させるように構成されてもよく、第１の期間ｔ１は、第１および第２の期間ｔ１、ｔ２を含むスパッタリングサイクルの８０％である。第２の期間ｔ２は、サイクルの約２０％であってもよい。いくつかの変形例では、第１の期間ｔ１は、サイクルの少なくとも７０％である、または他の変形例では、サイクルの７０％〜９０％であってもよい。第２の期間ｔ２は、サイクルの３０％未満である、またはサイクルの３０％〜１０％であってもよい。いくつかの実装では、第１の期間ｔ１は、サイクルの８０％〜９０％であってもよく、第２の期間ｔ２は、サイクルの２０％〜１０％であってもよい。他の実装では、第１の期間ｔ１は、サイクルの８５％〜９０％であってもよく、第２の期間ｔ２は、サイクルの１５％〜１０％であってもよい。
【００６６】
本明細書でさらに議論されるように、コントローラ１１４４は、第１の電源１１４０および第２の電源１１４２を制御するように構成されてもよく、本明細書に説明される方法論をもたらすための非一過性命令を含む、非一過性メモリを有してもよい。例えば、非一過性命令は、１つ以上の方法を実行するようにフィールドプログラマブルゲートアレイを構成するために、フィールドプログラマブルゲートアレイによってアクセス可能であってもよい。いくつかの実施形態では、非一過性命令は、プロセッサによって実行可能であって、および／または１つ以上の方法を実行するようにフィールドプログラマブルゲートアレイを構成するために、フィールドプログラマブルゲートアレイによってアクセス可能である。他の実施形態では、コントローラ１１４４の１つ以上の側面は、第１および第２の電源１１４０、１１４２を制御し、本明細書に説明される方法のうちの１つ以上のものをもたらすように持続的に構成される、ハードウェア（例えば、特定用途向け集積回路）によって実現されてもよい。
【００６７】
図１３に示されるように、システム１１００によって実行され得る、スパッタリングプロセスのある新規および革新的側面が、詳細に説明される。図１３に図示されるように、システム１１００は、第１の期間ｔ１にわたって、第１の電圧ＶＢ１を有する第１の電力をアノードと第１のマグネトロン１１０２との間に印加するように構成されてもよい。同時に、または第１の期間ｔ１にわたって、システム１１００は、第２の電圧ＶＢ２を有する第２の電力をアノード１１０８と第２のマグネトロン１１０４との間に印加してもよい。いくつかの実施形態では、第１の電圧ＶＢ１の大きさは、第２の電圧ＶＢ２の大きさと実質的に同一（ＶＢ１＝ＶＢ２）であってもよく、ＶＢ１＝ＶＢ２であるとき、ノードＶＢにおける電圧は、本明細書では、Ｖｃｏｍｂｉｎｅｄと称されるが、値は、高度に理想化されており、ＶＢ１は、実際は、ＶＢ２に完璧に合致しなくてもよいことを理解されたい。
【００６８】
図１３を継続すると、第１の期間ｔ１後、第２の期間ｔ２が続いてもよい。第２の期間ｔ２の間、システム１１００は、第１の電源１１４０および第２の電源１１４２に、マグネトロン１１０２および１１０４に対して負の電圧を有するアノード電力をアノード１１０８に印加させるように構成されてもよい。着目すべきこととして、２つの電源１１４０、１１４２が、同時に、電力をアノード１１０８に印加するとき、アノード電流は、加算的となる。
【００６９】
図１３におけるグラフィカル描写は、高度に理想化されているが、電力および電圧の近似値が、提供されてもよい。いくつかの実施形態では、第１の電圧ＶＢ１は、約３００ボルト〜約８００ボルトであってもよい。いくつかの実施形態では、第１の電圧ＶＢ１は、少なくとも４００ボルトであってもよい。第２の電圧ＶＢ２の大きさは、第１の電圧ＶＢ１の大きさに実質的等しくてもよい。二乗平均平方根またはＲＭＳが、電圧を評価するために求められてもよい。
【００７０】
また、ＶＢ１およびＶＢ２は、それぞれ、第１のマグネトロン１１０２および第２のマグネトロン１１０４に対して、アノード１１０８に印加される電圧を表すことに留意されたい。しかし、ノードＶＢにおける電圧は、接地に対して測定されてもよい。図１５を簡単に参照すると、例えば、示されるのは、オシロスコープであって、接地に対するアノードの電圧、すなわち、ＶＢを表す、上側トレースを図示する一方、下側トレースは、アノード１１０８に対して第１のマグネトロン１１０２に印加される電圧ＶＢ１を図示する。いくつかの実施形態では、接地に対するＶＢは、値Ｖｓｕｍの少なくとも７０％であって、これは、第１の期間ｔ１にわたって印加されるスパッタリング電力における恣意的合計電圧Ｖｓｕｍである。すなわち、用語「合計電圧Ｖｓｕｍ」は、全体としてのシステムが合計電圧を被ることを意味するものではなく、むしろ、第１のマグネトロン１０２が、ある電圧を被り得、第２のマグネトロン１０４が、ある電圧を被り得、分析の目的のために、電圧が合計されることを意図する。いくつかの実施形態では、接地に対するＶＢは、Ｖｓｕｍの少なくとも８０％である。
【００７１】
ここで図１４を参照すると、示されるのは、システム１１００によって実行され得る、スパッタリングの別の方法１４００を描写する、フローチャートである。方法１４００は、プラズマチャンバ、第１の電源、第２の電源、および他のスパッタリング構成要素を提供するステップ１４０２を含んでもよい。提供するステップ１４０２は、図１−１３における具体的実装を参照して説明されるシステム１００等のシステムを提供することによって達成されてもよい。方法１４００は、第１の電源に、第１の期間にわたって、第１のスパッタリング電力を第１のマグネトロンに印加させるステップ１４０４を含んでもよい。方法１４００はまた、第２の電源に、第１の期間にわたって、第２のスパッタリング電力を第２のマグネトロンに印加させるステップ１４０６を含んでもよく、第１のスパッタリング電力および第２のスパッタリング電力は、合計スパッタリング電圧を提供する。いくつかの実施形態では、方法１４００は、第１のマグネトロンおよび第２のマグネトロンに印加される、合計スパッタリング電力、合計スパッタリング電圧、および合計スパッタリング電流のうちの１つ以上のものを計算するステップ１４１４を含んでもよい。
【００７２】
方法１４００はまた、第１の電源に、第１の期間に続く第２の期間にわたって、第１のアノード電力をアノードに印加させるステップ１４０８を含んでもよい。方法１４００はまた、第２の電源に、第２の期間にわたって、第２のアノード電力をアノードに印加させるステップ１４１０を含んでもよく、第１のアノード電力および第２のアノード電力は、組み合わせられたアノード電力を提供する。
【００７３】
方法１４００は、電流および電圧を有する、組み合わせられたアノード電力が、合計スパッタリング電圧の大きさの少なくとも８０％の大きさを有する、接地に対する電圧ＶＢを有するように、アノードへのアノード電力を組み合わせるステップ１４１２を含んでもよい。
【００７４】
方法１４００では、第１の期間（例えば、ｔ１）は、スパッタリングサイクルの少なくとも８０％であってもよく、スパッタリングサイクルは、第１の期間および第２の期間から成る。いくつかの実施形態では、第１の期間は、スパッタリングサイクルの少なくとも７０％である。いくつかの実施形態では、組み合わせられたアノード電圧は、少なくとも８００ボルトの大きさを有する。いくつかの実施形態では、第１の期間ｔ１は、サイクルの７０％〜９０％であってもよく、第２の期間ｔ２は、サイクルの３０％〜１０％であってもよい。いくつかの実施形態では、第１の期間ｔ１は、サイクルの８０％〜９０％であってもよく、第２の期間ｔ２は、サイクルの２０％〜１０％であってもよい。いくつかの実施形態では、第１の期間ｔ１は、サイクルの８５％〜９０％であってもよく、第２の期間ｔ２は、サイクルの１５％〜１０％であってもよい。
【００７５】
いくつかの実施形態では、第１のスパッタリング電力は、少なくとも３００ボルトの大きさを有する、電圧を有し、第２のスパッタリング電力は、少なくとも３００ボルトの大きさを有する、電圧を有する。
【００７６】
いくつかの実施形態では、組み合わせられたアノード電力は、電流および電圧を有し、電圧は、少なくとも１０００ボルトの大きさを有する。
【００７７】
いくつかの実施形態では、アノードは、中空カソード効果を提供するように成形される、ガス入口と、複数のガス出口とを有する、ガスバーを備える、浮遊式アノードである。
【００７８】
いくつかの実施形態では、方法１４００は、同期装置に、第１の電源および第２の電源に、同時に、第１の期間にわたって、電力を第１のマグネトロンおよび第２のマグネトロンに印加させ、第１の電源および第２の電源に、第２の期間にわたって、同時に、電力をアノードに印加させるステップを含む。
【００７９】
基本機能性を決定するために、本明細書に前述されたシステム１１００および方法１４００が、標的材料としてのＴｉＯｘ、反応性ガスとしての１２６ＳＣＣＭアルゴンおよび１００ＳＣＣＭ酸素を使用した６．４ｍＴｏｒｒ、それらの間に着座する浮遊式アノードを用いてマグネトロンあたり印加される４ｋＷの電力、および１０インチ／分の線速を使用して試験された。表１は、機能性試験の結果を図示し、システム１００が動作するであろうことを確立した。
【表１】
2021507122.tif 000003
【００８０】
上記の機能性試験は、システム１１００が実質的に想定される通りに機能し、全電力をアノード１１０８に送達するように試みることを検証した。着目すべきこととして、機能性試験の予期せぬ結果として、アノード電力がわずか２．２アンペアの電流を呈し、すなわち、予期されるものの約半分であったことを明らかにした。
【００８１】
本出願人は、アノード１１０８上での磁気強化が存在しなかったため、アノード１１０８を加熱する以外の任意のさらなる作業を行うために、非常に高電圧を要するであろうと決定し、これはまた、望ましい応答であると見出された。すなわち、Ｖｃｏｍｂｉｎｅｄは、機能性試験において、非常に低電流をアノード１１０８にもたらすために十分に高い。さらに、電流は、加算的であるため、わずか２．２アンペアのアノード１１０８における電流は、０に近い電流が、第１および第２のマグネトロン１１０２、１１０４のそれぞれにおいて被られることを示し、これは、アノード電力パルスの間、第１および第２のマグネトロン１１０２、１１０４の望ましくないコーティングを防止するための別の望ましい結果である。
【００８２】
機能性試験以外にも、システムは、工程１、２、および３下において下記に説明される３つの他の設定下で試験された。ベンチマーク工程４および５もまた、下記に説明されるように、従来のＡＣスパッタリングシステムを使用して実施された。同一の所与の線速において膜堆積厚を測定することによって、堆積レートが、計算され得る。基板１１２２の熱負荷または温度もまた、マグネトロン１１０２、１１４０およびアノード１１０８における電圧および電流と同様に測定された。着目すべきこととして、設定は、比較的に小マグネトロンを伴うスパッタダウン機械上で実行され、したがって、プロセス電力は、限定された。
【００８３】
ここで、熱負荷応答の概要を図示する、図１６に目を向けると、一連の試験が、種々の周波数で実施され、着目すべきこととして、工程１は、２０ｋＨｚで行われ、工程２は、３０ｋＨｚで行われ、工程３は、４０ｋＨｚで行われ、Ａ側の可能な限り多くの時間、すなわち、マグネトロンへの電力印加の多くの時間がオンである状態であった。
【００８４】
堆積レートおよび熱負荷を比較するために、システム１１００は、ベンチマーク試験工程４および５に図示される、現在利用可能な高度エネルギーＰＥＩＩ  ＡＣ電力供給源と比較された。
【００８５】
各工程を用いて、膜厚測定が、Ｓｈａｒｐｉｅ（登録商標）マークを裸ガラス上に伴って、Ｄｅｋｔａｋ（登録商標）粗面計を使用して行われた。Ｓｈａｒｐｉｅマークにわたってコーティングされたガラスを引っ掻くことで、コーティングが除去され、良好な厚さ段階が、取得され得る。
【００８６】
また、各工程を用いて、基板上の熱負荷が、ガラス基板に強力糊着されたタイプＫ熱電対を伴う多くの熱遮蔽体によって囲まれた回路基板である、ＳｕｐｅｒＭｏｌｅによって測定された。ＳｕｐｅｒＭｏｌｅは、プラズマを通してリアルタイム温度測定を行い、結果は、次いで、ダウンロードおよび記憶された。
【００８７】
ここで図１６−１９を同時に参照すると、５つの工程が、上記に説明されるように維持された全ての機械設定を用いて完了された。５つの工程の結果は、下記に説明される。
【００８８】
【表２】
2021507122.tif 000004
【００８９】
【表３】
2021507122.tif 000005
【００９０】
【表４】
2021507122.tif 000006
【００９１】
【表５】
2021507122.tif 000007
【００９２】
【表６】
2021507122.tif 000008
【００９３】
図１７は、４ｋＷ時のＡＣシステムと比較した、４０ｋＨｚおよび４ｋＷで実行されたシステム１１００の熱負荷結果を図示する。図１８は、８ｋＷ時のＡＣシステムと比較した、４０ｋＨｚおよび４ｋＷで実行されたシステム１１００の熱負荷結果を図示する。図１９は、５つの工程（工程１−３は、実行された試験であって、工程４−５は、ＡＣシステムのベンチマーク試験である）毎の結果として生じる膜厚を図示する。
【００９４】
ここで図１７および１９を参照すると、図１７は、システム１１００がより少ない加熱をもたらすことを示す（摂氏３００度未満対摂氏３００度超）。さらに、表３および５を参照すると、システム１１００は、４ｋＷの電力時、４．４アンペアの組み合わせられた電流Ｉｃｏｍｂｉｎｅｄを提供する一方、４ｋＷ時のＡＣシステムは、７．６アンペアの電流を提供する。すなわち、同一電力ワット数設定では、システム１１００は、アノード１１０８に有意に少ない電流（４．４アンペア対７．６アンペア）を被らせ、比較的に高温アノードをもたらし、アノード１１０８の清浄性質を改良するが、比較的に低温基板を維持する。図９に照らして、従来のＡＣシステムの同一電力設定におけるシステム１１００は、はるかに改良された堆積レート（３５０オングストローム超対約２２５オングストローム）をもたらし、処理設備が、ポリエチレン等の敏感な基板への損傷なく、有意な収率を実現させ得ることを意味する。
【００９５】
ここで、４０ｋＨｚで動作する第１および第２の二極式ＤＣ供給源１１１２、１１１４と、側あたり４ｋＷで動作する第１および第２のＤＣ供給源１１１６とを伴う、システム１１００を図示する、図１８および１９を参照すると、８ｋＷで実行される従来のＰＥＩＩ  ＡＣシステムと比較して、従来のシステムは、より厚い膜をもたらしたが、システム１１００は、はるかに低い熱負荷をもたらしたことに留意されたい。すなわち、堆積レートは、従来のシステムを若干上回っただけであったが、システム１１００上の熱負荷は、本明細書で説明されるように、半分であった。これは、興味深いことであるが、通常のプロセスエンジニアが興味を持つのは、ＡＣ電力または電流限界に達し、より多くの堆積レートが要求されるときであろう。例えば、スパッタリングゾーンが、９０ｋＷで実行され、従来のシステムの３００アンペアＡＣ電流限界に達している場合、本明細書に説明されるようなシステム１１００が、代わりに使用され得る。１２０ｋＷ  ＡＣ送達システムの代わりに、１２０ｋＷである、２つの電力供給源１１４０、１１４２を設置することは、図１７および１９に図示される劇的差異をもたらすであろう。本明細書で説明されるようなシステム１１００を用いることで、誘導加熱電流限界に違反することなく、より多くの電力を電力送達システムの中にもたらすことが可能である。システム１１００は、生産速度を改良し、カソード蓋を追加することなく、堆積レートを追加し、既存のカソードをその最大範囲まで使用して、基板をはるかに低温に保ち得る。
【００９６】
表３および６を参照すると、システム１１００は、４ｋＷの電力時、４．４アンペアの組み合わせられた電流Ｉｃｏｍｂｉｎｅｄを提供する一方、８ｋＷ時のＡＣシステムは、１４アンペアの電流を提供することが分かり得る。図１９に照らして検討すると、４ｋＷおよび４０ｋＨｚ時のシステム１１００は、２倍の電力において、従来のＡＣシステムのものに近い堆積レートをもたらすが、有意により少ない電流（４．４アンペア対１４アンペア）およびはるかに低い熱負荷（摂氏約３００度対摂氏５００度超）をもたらすことが分かり得る。
【００９７】
図１９の綿密な分析は、本明細書に前述されるような第１の電力供給源１１４０および第２の電力供給源１１４２の使用が、同一電力において、従来のＡＣタイプスパッタリングシステムと比較して、堆積レートを増加させることを明らかにする。例えば、側あたり４ｋＷおよび２０ｋＨｚで実行されるシステム１１００は、４７０オングストロームの膜厚をもたらす一方、４ｋＷ時の従来のＰＥＩＩＡＣシステムは、わずか２３０オングストロームの膜厚をもたらす。システム１１００の堆積レートに接近するために、従来のＡＣシステムは、８ｋＷを上回る電力を印加する必要があるであろう。
【００９８】
簡潔に述べると、本出願人は、堆積レートを増加させる一方、従来のＡＣシステムのものと同一またはより低い電力において、基板１１２２によって被られる熱負荷、および前述のように、予期しない結果であった、アノード１１０８およびマグネトロン１１０２、１１０４によって被られる電流を著しく低減させるためのシステム、方法、および手段を提供した。
【００９９】
ここで図１６に戻ると、システム１１００は、２０、３０、および４０ｋＨｚ、またはその他を含む、任意の数の周波数で実行され、従来のＡＣ電力送達よりはるかに良好なオングストローム／基板温度プロファイルを一貫して提供し得ると推測され得る。
【０１００】
次に、図２０を参照すると、示されるのは、別の実施形態であって、その中では、単一マグネトロンＭ１が、専用アノードとともに利用される。示されるように、プラズマチャンバ２００１が、少なくともマグネトロンＭ１およびアノードを包囲し、電源２０４０が、マグネトロンＭ１に結合され、複数のサイクルのそれぞれの間、正と負との間で交互する、電圧ＶＡＢをマグネトロンに印加する（アノードに対して）。コントローラ２０４４が、第１の電源２０４０を制御し、電圧ＶＡＢの負の部分と同一大きさを伴う電圧ＶＡＢの正の部分を印加するように構成される。本実施形態におけるアノードは、プラズマチャンバ２００１であってもよい、またはアノードは、浮遊式であってもよい（チャンバ２００１から結合解除される）。
【０１０１】
動作時、描写されるマグネトロンＭ１は、強電気および磁場を採用し、帯電されたプラズマ粒子をマグネトロンＭ１と関連付けられた標的（図２０には図示せず）の表面に近接して閉じ込めてもよい。アノードは、概して、イオンが標的に衝突するように離れるにつれて、電子をプラズマから収集し、プラズマを中性に維持するように機能する。しかしながら、先行技術実装と異なり、本実施形態におけるアノードは、有害な絶縁（例えば、誘電）膜でコーティングされた状態にならず、したがって、スパッタリングプロセスは、悪影響を及ぼされない。
【０１０２】
より具体的には、図２１を参照して示されるように、時間ｔ２およびｔ４における電圧ＶＡＢの正の部分は、アノード自体の加熱をもたらし、アノードを清浄に保つ、大きさおよび持続時間を伴って印加される。しかし、アノードは、磁場（故に、インピーダンスおよび熱）を発生させる、磁気構成要素（例えば、マグネトロンの磁気構成要素）を利用しないため、時間ｔ２およびｔ４における電圧ＶＡＢの正の部分は、少量の熱が基板２０２２に付与される結果をもたらす。
【０１０３】
システム２０００の別の側面は、図２１に描写されるサイクルの負の（スパッタリング）部分の（時間ｔ１およびｔ３における）デューティが、コントローラ２０４４によって、５０％を上回る、６０％を上回る、７０％を上回る、８０％を上回る、およびさらに９０％を上回るレベル等の高レベルに設定され得ることである。電圧ＶＡＢの正の部分の間、電力は、マグネトロンＭ１の中に逆転される。
【０１０４】
本明細書に開示される実施形態に関連して説明される方法（制御方法論を含む）は、直接、ハードウェア内に、非一過性プロセッサ可読媒体内にエンコードされたプロセッサ実行可能命令内に、またはその２つの組み合わせ内に具現化されてもよい。例えば、図２２を参照すると、示されるのは、例示的実施形態による、コントローラ１４４、１１４４を実現化するために利用され得る、物理的構成要素を描写する、ブロック図である。示されるように、本実施形態では、ディスプレイ部分２２１２および不揮発性メモリ２２２０は、バス２２２２に結合され、これはまた、ランダムアクセスメモリ（「ＲＡＭ」）２２２４、処理部分（Ｎ個の処理構成要素を含む）２２２６、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）２２２７、およびＮ個の送受信機を含む、送受信機構成要素２２２８に結合される。図２２に描写される構成要素は、物理的構成要素を表すが、図２２は、詳細なハードウェア略図であることを意図するものではない。したがって、図２２に描写される構成要素の多くは、共通構造体によって実現される、または付加的物理的構成要素間に分散されてもよい。さらに、他の既存およびまだ開発されていない物理的構成要素およびアーキテクチャが、図２２を参照して説明される機能構成要素を実装するために利用されてもよいことが検討される。
【０１０５】
本ディスプレイ２２１２は、概して、ユーザのためのユーザインターフェースを提供するように動作し、いくつかの実装では、ディスプレイ２２１２は、タッチスクリーンディスプレイによって実現される。一般に、不揮発性メモリ２２２０は、データおよびプロセッサ実行可能コード（本明細書に説明される方法をもたらすことと関連付けられた実行可能コードを含む）を記憶（例えば、持続的に記憶）するように機能する、非一過性メモリである。いくつかの実施形態では、例えば、不揮発性メモリ２２２０は、ブートローダコード、オペレーティングシステムコード、ファイルシステムコード、および非一過性プロセッサ実行可能コードを含み、図１２および１４を参照して説明される方法の実行を促進する。
【０１０６】
多くの実装では、不揮発性メモリ２２２０は、フラッシュメモリ（例えば、ＮＡＮＤまたはＯＮＥＮＡＮＤメモリ）によって実現されるが、他のメモリタイプも同様に利用されてもよいことが検討される。コードを不揮発性メモリ２２２０から実行することが可能性として考えられ得るが、不揮発性メモリ内の実行可能コードは、典型的には、ＲＡＭ２２２４の中にロードされ、処理部分２２２６内のＮ個の処理構成要素のうちの１つ以上のものによって実行される。
【０１０７】
ＲＡＭ２２２４と接続されたＮ個の処理構成要素は、概して、不揮発性メモリ２２２０内に記憶される命令を実行し、電源１４０、１４２、１１４０、１１４２が、１つ以上の目的を達成することを可能にするように動作する。例えば、図１２および１４を参照して説明される方法をもたらす非一過性プロセッサ実行可能命令は、不揮発性メモリ２２２０内に持続的に記憶され、ＲＡＭ２２２４と接続されたＮ個の処理構成要素によって実行されてもよい。当業者が理解するように、処理部分２２２６は、ビデオプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、グラフィック処理ユニット（ＧＰＵ）、および他の処理構成要素を含んでもよい。
【０１０８】
加えて、または代替として、ＦＰＧＡ２２２７は、本明細書に説明される方法論（例えば、図１２および１４を参照して説明される方法）の１つ以上の側面をもたらすように構成されてもよい。例えば、非一過性ＦＰＧＡ構成命令が、不揮発性メモリ２２２０内に持続的に記憶され、ＦＰＧＡ２２２７によってアクセスされ、（例えば、ブートアップの間）、ＦＰＧＡ２２２７をコントローラ１４４、１１４４の機能をもたらすように構成してもよい。
【０１０９】
入力構成要素は、電極（例えば、マグネトロンおよび／またはアノード）に印加される電力の１つ以上の側面を示す、信号を受信するように動作する。入力構成要素において受信される信号は、例えば、電圧、電流、および／または電力を含んでもよい。出力構成要素は、概して、１つ以上のアナログまたはデジタル信号を提供し、第１および／または第２の電源１４０、１４２、１１４０、１１４２の動作側面をもたらすように動作する。例えば、出力部分は、第１の電源１１２、１１１２および／または第２の電源１１４、１１１４に、図１２および１４を参照して説明される方法論のうちのいくつかをもたらさせるための信号であってもよい。いくつかの実施形態では、出力構成要素は、第１および／または第２の電源１４０、１４２、１１４０、１１４２の周波数およびデューティを調節するように動作する。
【０１１０】
描写される送受信機構成要素２２２８は、Ｎ個の送受信機鎖を含み、これは、無線またはワイヤ線ネットワークを介して、外部デバイスと通信するために使用され得る。Ｎ個の送受信機鎖はそれぞれ、特定の通信スキーム（例えば、ＷｉＦｉ、Ｅｔｈｅｒｎｅｔ（登録商標）、Ｐｒｏｆｉｂｕｓ等）と関連付けられた送受信機を表してもよい。
【０１１１】
開示される実施形態の前の説明は、任意の当業者が、本発明を作製および使用することを可能にするように提供される。これらの実施形態の種々の修正は、容易に当業者に明白となり、本明細書に定義される汎用原理は、本発明の精神または範囲から逸脱することなく、他の実施形態に適用されてもよい。したがって、本発明は、本明細書に示される実施形態に限定されるものではなく、本明細書に開示される原理および新規特徴と一貫した最広範囲を与えられることを意図する。
【図１】
2021507122.tif 000009
【図２】
2021507122.tif 000010
【図３】
2021507122.tif 000011
【図４】
2021507122.tif 000012
【図５】
2021507122.tif 000013
【図６】
2021507122.tif 000014
【図７】
2021507122.tif 000015
【図８】
2021507122.tif 000016
【図９】
2021507122.tif 000017
【図１０】
2021507122.tif 000018
【図１１】
2021507122.tif 000019
【図１２】
2021507122.tif 000020
【図１３】
2021507122.tif 000021
【図１４】
2021507122.tif 000022
【図１５】
2021507122.tif 000023
【図１６】
2021507122.tif 000024
【図１７】
2021507122.tif 000025
【図１８】
2021507122.tif 000026
【図１９】
2021507122.tif 000027
【図２０】
2021507122.tif 000028
【図２１】
2021507122.tif 000029
【図２２】
2021507122.tif 000030
【手続補正書】
【提出日】令和2年12月18日(2020.12.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
パルス状スパッタリングシステムであって、
プラズマチャンバであって、前記プラズマチャンバは、少なくとも第１の電極、第２の電極、および第３の電極を包囲する、プラズマチャンバと、
前記第１の電極および前記第２の電極に結合される第１の電源であって、前記第１の電源は、複数のサイクルのそれぞれの間、前記第２の電極に対して正と負との間で交互する第１の電圧を前記第１の電極に印加するように構成される、第１の電源と、
前記第３の電極および前記第２の電極に結合される第２の電源であって、前記第２の電源は、前記複数のサイクルのそれぞれの間、前記第２の電極に対して正と負との間で交互する第２の電圧を前記第３の電極に印加するように構成される、第２の電源と、
コントローラであって、前記コントローラは、前記第１の電源および前記第２の電源を制御し、前記第１の電圧と前記第２の電圧を位相同期させるように構成され、これにより、前記第１の電圧および前記第２の電圧は両方とも、前記第２の電極に対して、各サイクルの一部の間、同時に負になり、前記第２の電極に対して、各サイクルの別の部分の間、同時に正になる、コントローラと
を備える、システム。
【請求項２】
前記３つの電極のそれぞれは、第１のマグネトロン、第２のマグネトロン、および第３のマグネトロンを形成するためのマグネトロンであり、前記３つのマグネトロンのそれぞれは、３つの標的のうちの対応する１つに結合される、請求項１に記載のシステム。
【請求項３】
前記コントローラは、前記第１の電源および前記第２の電源を制御するように構成され、これにより、前記第１のマグネトロンにおける第１の電圧および前記第３のマグネトロンにおける第２の電圧は両方とも、前記複数のサイクルにわたって、少なくとも６６パーセントの時間において、前記第２のマグネトロンに対して同時に負になる、請求項２に記載のシステム。
【請求項４】
前記第１の電極および前記第３の電極のそれぞれは、第１のマグネトロンおよび第３のマグネトロンを形成するためのマグネトロンを含み、前記第１のマグネトロンおよび前記第３のマグネトロンのそれぞれは、２つの標的のうちの対応する１つに結合され、前記第２の電極は、アノードとして動作するための標的またはマグネトロンのいずれも含まない、請求項１に記載のシステム。
【請求項５】
前記コントローラは、前記第１の電源および前記第２の電源を制御するように構成され、これにより、前記第１の電圧および前記第２の電圧は両方とも、前記複数のサイクルにわたって、少なくとも８０パーセントの時間において、前記第２の電極に対して同時に負になる、請求項４に記載のシステム。
【請求項６】
前記コントローラは、プロセッサを含み、前記コントローラは、前記プロセッサによって実行可能な非一過性命令を備える非一過性メモリとともに構成される、請求項１に記載のシステム。
【請求項７】
前記コントローラは、フィールドプログラマブルゲートアレイを含み、前記コントローラは、前記フィールドプログラマブルゲートアレイを構成するために前記フィールドプログラマブルゲートアレイによってアクセス可能である非一過性命令を含む非一過性メモリとともに構成される、請求項１に記載のシステム。
【請求項８】
前記第１の電源は、第１の二極式制御可能パルス状直流電力供給源に結合される第１の直流電力供給源を含み、前記第１の二極式制御可能パルス状直流電力供給源は、交互式直流電力を前記第１の電極および前記第２の電極に提供するように構成され、
前記第２の電源は、第２の二極式制御可能パルス状直流電力供給源に結合される第２の直流電力供給源を備え、前記第２の二極式制御可能パルス状直流電力供給源は、交互式直流電力を前記第３の電極および前記第２の電極に提供するように構成される、請求項１に記載のシステム。
【請求項９】
非一過性命令を含む非一過性メモリであって、前記非一過性命令は、方法を実行するためにプロセッサによって実行可能であることと、前記方法を実行するようにフィールドプログラマブルゲートアレイを構成するために前記フィールドプログラマブルゲートアレイによってアクセス可能であることとのうちの少なくとも１つであり、前記方法は、
第１の電源に、第１の電圧を第１の電極と第２の電極との間に印加させることであって、前記第１の電極における第１の電圧は、複数のサイクルにわたって、プラズマチャンバ内において、前記第２の電極に対して正と負との間で交互する、ことと、
第２の電源に、第２の電圧を第３の電極と第２の電極との間に印加させることであって、前記第３の電極における第２の電圧は、前記複数のサイクルにわたって、前記プラズマチャンバ内において、前記第２の電極に対して正と負との間で交互する、ことと、
前記第１の電源および前記第２の電源に、前記第１の電圧と前記第２の電圧を位相同期させることであって、これにより、前記第１の電圧および前記第２の電圧は両方とも、前記複数のサイクルにわたって、前記第２の電極に対して同時に負になり、同時に正になる、ことと
を含む、非一過性メモリ。
【請求項１０】
前記第２の電極に対する前記第１の電極および前記第３の電極における電圧は、前記複数のサイクルにわたって、少なくとも７０パーセントの時間において負である、請求項９に記載の非一過性メモリ。
【請求項１１】
前記第２の電極に対する前記第１の電極および前記第３の電極における電圧は、前記複数のサイクルにわたって、少なくとも８０パーセントの時間において負である、請求項９に記載の非一過性メモリ。
【請求項１２】
前記第２の電極に対する前記第１の電極および前記第３の電極における電圧は、前記複数のサイクルにわたって、７０〜９０パーセントの時間において負である、請求項９に記載の非一過性メモリ。
【請求項１３】
前記第１の電圧は、前記第１の電圧の負の大きさと同一の正の大きさを有し、
前記第２の電圧は、前記第２の電圧の負の大きさと同一の正の大きさを有する、請求項９に記載の非一過性メモリ。
【請求項１４】
パルス状直流スパッタリングの方法であって、
プラズマチャンバを提供することであって、前記プラズマチャンバは、少なくとも第１の電極、第２の電極、および第３の電極を包囲する、ことと、
第１の電源を前記第１の電極および前記第２の電極に結合することと、
第２の電源を前記第３の電極および前記第２の電極に結合することと、
コントローラを前記第１および第２の電源の両方に結合することと、
前記第１の電源を用いて、複数のサイクルのそれぞれの間、前記第２の電極に対して正と負との間で交互する第１の電圧を前記第１の電極に印加することと、
前記第２の電源を用いて、前記複数のサイクルのそれぞれの間、前記第２の電極に対して正と負との間で交互する第２の電圧を前記第３の電極に印加することと、
前記コントローラを用いて、前記第１の電圧と前記第２の電圧を位相同期させることであって、これにより、前記第１の電圧および前記第２の電圧は両方とも、前記第２の電極に対して、各サイクルの一部の間、同時に負になり、前記第２の電極に対して、各サイクルの別の部分の間、同時に正になる、ことと
を含む、方法。
【請求項１５】
第１の電極電圧および第３の電極電圧は、前記複数のサイクルにわたって、少なくとも７０パーセントの時間において、前記第２の電極に対して同時に負である、請求項１４に記載の方法。
【請求項１６】
第１の電極電圧および第３の電極電圧は、前記複数のサイクルにわたって、少なくとも８０パーセントの時間において、前記第２の電極に対して同時に負である、請求項１４に記載の方法。
【請求項１７】
第１の電極電圧および第３の電極電圧は、前記複数のサイクルにわたって、７０〜９０パーセントの時間において、前記第２の電極に対して同時に負である、請求項１４に記載の方法。
【請求項１８】
前記第１の電源を用いて、前記第２の電極に対して正と負との間で交互する前記第１の電圧を前記第１の電極に印加し、前記第１の電圧の前記複数のサイクルのそれぞれの正および負の部分の大きさは、同一であり、
前記第２の電源を用いて、前記第２の電極に対して正と負との間で交互する前記第２の電圧を前記第３の電極に印加し、前記第２の電圧の前記複数のサイクルのそれぞれの正および負の部分の大きさは、同一である、請求項１４に記載の方法。
【請求項１９】
パルス状スパッタリングシステムであって、
プラズマチャンバであって、前記プラズマチャンバは、少なくともマグネトロン、アノード、および基板を包囲する、プラズマチャンバと、
電源であって、前記電源は、第１の電極に結合され、複数のサイクルのそれぞれの間、前記アノードに対して正の電圧と負の電圧との間で交互する電圧を前記マグネトロンに印加する、電源と、
コントローラであって、前記コントローラは、前記電源を制御し、前記負の電圧と同一の大きさを伴う前記正の電圧を印加するように構成され、前記正の電圧の大きさは、損傷熱を前記基板に付与することなく、前記アノードを清浄する、コントローラと
を備える、パルス状スパッタリングシステム。
【請求項２０】
前記アノードは、浮遊式である、請求項１９に記載のパルス状スパッタリングシステム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
別の側面は、少なくともマグネトロン、アノード、および基板を包囲する、プラズマチャンバを含む、パルス状スパッタリングシステムを含む。システム内の電源は、第１の電極に結合され、複数のサイクルのそれぞれの間、アノードに対して正の電圧と負の電圧との間で交互する、電圧をマグネトロンに印加する。加えて、コントローラは、電源を制御するように構成され、したがって、電源は、負の電圧と同一の大きさを伴う正の電圧を印加し、正の電圧の大きさは、損傷熱を基板に付与せずに、アノードを清浄する。
本発明は、例えば、以下を提供する。
（項目１）
パルス状スパッタリングシステムであって、
プラズマチャンバであって、前記プラズマチャンバは、少なくとも第１の電極、第２の電極、および第３の電極を包囲する、プラズマチャンバと、
前記第１の電極および前記第２の電極に結合される第１の電源であって、前記第１の電源は、複数のサイクルのそれぞれの間、前記第２の電極に対して正と負との間で交互する第１の電圧を前記第１の電極に印加するように構成される、第１の電源と、
前記第３の電極および前記第２の電極に結合される第２の電源であって、前記第２の電源は、前記複数のサイクルのそれぞれの間、前記第２の電極に対して正と負との間で交互する第２の電圧を前記第３の電極に印加するように構成される、第２の電源と、
コントローラであって、前記コントローラは、前記第１の電源および前記第２の電源を制御し、前記第１の電圧と前記第２の電圧を位相同期させるように構成され、これにより、前記第１の電圧および前記第２の電圧は両方とも、各サイクルの一部の間、同時に負になり、前記第２の電極に対して、各サイクルの別の部分の間、同時に正になる、コントローラと
を備える、システム。
（項目２）
前記３つの電極のそれぞれは、第１のマグネトロン、第２のマグネトロン、および第３のマグネトロンを形成するためのマグネトロンであり、前記３つのマグネトロンのそれぞれは、３つの標的のうちの対応する１つに結合される、項目１に記載のシステム。
（項目３）
前記コントローラは、前記第１の電源および前記第２の電源を制御するように構成され、これにより、前記第１のマグネトロンにおける第１の電圧および前記第３のマグネトロンにおける第２の電圧は両方とも、前記複数のサイクルにわたって、少なくとも６６パーセントの時間において、前記第２のマグネトロンに対して同時に負になる、項目２に記載のシステム。
（項目４）
前記第１の電極および前記第３の電極のそれぞれは、第１のマグネトロンおよび第３のマグネトロンを形成するためのマグネトロンを含み、前記第１のマグネトロンおよび前記第３のマグネトロンのそれぞれは、２つの標的のうちの対応する１つに結合され、前記第２の電極は、アノードとして動作するための標的またはマグネトロンのいずれも含まない、項目１に記載のシステム。
（項目５）
前記コントローラは、前記第１の電源および前記第２の電源を制御するように構成され、これにより、前記第１の電圧および前記第２の電圧は両方とも、前記複数のサイクルにわたって、少なくとも８０パーセントの時間において、前記第２の電極に対して同時に負になる、項目４に記載のシステム。
（項目６）
前記コントローラは、プロセッサを含み、前記コントローラは、前記プロセッサによって実行可能な非一過性命令を備える非一過性メモリとともに構成される、項目１に記載のシステム。
（項目７）
前記コントローラは、フィールドプログラマブルゲートアレイを含み、前記コントローラは、前記フィールドプログラマブルゲートアレイを構成するために前記フィールドプログラマブルゲートアレイによってアクセス可能である非一過性命令を含む非一過性メモリとともに構成される、項目１に記載のシステム。
（項目８）
前記第１の電源は、第１の二極式制御可能パルス状直流電力供給源に結合される第１の直流電力供給源を含み、前記第１の二極式制御可能パルス状直流電力供給源は、交互式直流電力を前記第１の電極および前記第２の電極に提供するように構成され、
前記第２の電源は、第２の二極式制御可能パルス状直流電力供給源に結合される第２の直流電力供給源を備え、前記第２の二極式制御可能パルス状直流電力供給源は、交互式直流電力を前記第３の電極および前記第２の電極に提供するように構成される、項目１に記載のシステム。
（項目９）
非一過性命令を含む非一過性メモリであって、前記非一過性命令は、方法を実行するためにプロセッサによって実行可能であることと、前記方法を実行するようにフィールドプログラマブルゲートアレイを構成するために前記フィールドプログラマブルゲートアレイによってアクセス可能であることとのうちの少なくとも１つであり、前記方法は、
第１の電源に、第１の電圧を第１の電極と第２の電極との間に印加させることであって、前記第１の電極における第１の電圧は、複数のサイクルにわたって、プラズマチャンバ内において、前記第２の電極に対して正と負との間で交互する、ことと、
第２の電源に、第２の電圧を第３の電極と第２の電極との間に印加させることであって、前記第３の電極における第２の電圧は、前記複数のサイクルにわたって、前記プラズマチャンバ内において、前記第２の電極に対して正と負との間で交互する、ことと、
前記第１の電源および前記第２の電源に、前記第１の電圧と前記第２の電圧を位相同期させることであって、これにより、前記第１の電圧および前記第２の電圧は両方とも、前記複数のサイクルにわたって、前記第２の電極に対して同時に負になり、同時に正になる、ことと
を含む、非一過性メモリ。
（項目１０）
前記第２の電極に対する前記第１の電極および前記第３の電極における電圧は、前記複数のサイクルにわたって、少なくとも７０パーセントの時間において負である、項目９に記載の非一過性メモリ。
（項目１１）
前記第２の電極に対する前記第１の電極および前記第３の電極における電圧は、前記複数のサイクルにわたって、少なくとも８０パーセントの時間において負である、項目９に記載の非一過性メモリ。
（項目１２）
前記第２の電極に対する前記第１の電極および前記第３の電極における電圧は、前記複数のサイクルにわたって、７０〜９０パーセントの時間において負である、項目９に記載の非一過性メモリ。
（項目１３）
前記第１の電圧は、前記第１の電圧の負の大きさと同一の正の大きさを有し、
前記第２の電圧は、前記第２の電圧の負の大きさと同一の正の大きさを有する、項目９に記載の非一過性メモリ。
（項目１４）
パルス状直流スパッタリングの方法であって、
プラズマチャンバを提供することであって、前記プラズマチャンバは、少なくとも第１の電極、第２の電極、および第３の電極を包囲する、ことと、
第１の電源を前記第１の電極および前記第２の電極に結合することと、
第２の電源を前記第３の電極および前記第２の電極に結合することと、
コントローラを前記第１および第２の電源の両方に結合することと、
前記第１の電源を用いて、複数のサイクルのそれぞれの間、前記第２の電極に対して正と負との間で交互する第１の電圧を前記第１の電極に印加することと、
前記第２の電源を用いて、前記複数のサイクルのそれぞれの間、前記第２の電極に対して正と負との間で交互する第２の電圧を前記第３の電極に印加することと、
前記コントローラを用いて、前記第１の電圧と前記第２の電圧を位相同期させることであって、これにより、前記第１の電圧および前記第２の電圧は両方とも、各サイクルの一部の間、同時に負になり、前記第２の電極に対して各サイクルの別の部分の間、同時に正になる、ことと
を含む、方法。
（項目１５）
第１の電極電圧および第３の電極電圧は、前記複数のサイクルにわたって、少なくとも７０パーセントの時間において、前記第２の電極に対して同時に負である、項目１４に記載の方法。
（項目１６）
第１の電極電圧および第３の電極電圧は、前記複数のサイクルにわたって、少なくとも８０パーセントの時間において、前記第２の電極に対して同時に負である、項目１４に記載の方法。
（項目１７）
第１の電極電圧および第３の電極電圧は、前記複数のサイクルにわたって、７０〜９０パーセントの時間において、前記第２の電極に対して同時に負である、項目１４に記載の方法。
（項目１８）
前記第１の電源を用いて、前記第２の電極に対して正と負との間で交互する前記第１の電圧を前記第１の電極に印加し、前記第１の電圧の前記複数のサイクルのそれぞれの正および負の部分の大きさは、同一であり、
前記第２の電源を用いて、前記第２の電極に対して正と負との間で交互する前記第２の電圧を前記第３の電極に印加し、前記第２の電圧の前記複数のサイクルのそれぞれの正および負の部分の大きさは、同一である、項目１４に記載の方法。
（項目１９）
パルス状スパッタリングシステムであって、
プラズマチャンバであって、前記プラズマチャンバは、少なくともマグネトロン、アノード、および基板を包囲する、プラズマチャンバと、
電源であって、前記電源は、第１の電極に結合され、複数のサイクルのそれぞれの間、前記アノードに対して正の電圧と負の電圧との間で交互する電圧を前記マグネトロンに印加する、電源と、
コントローラであって、前記コントローラは、前記電源を制御し、前記負の電圧と同一の大きさを伴う前記正の電圧を印加するように構成され、前記正の電圧の大きさは、損傷熱を前記基板に付与することなく、前記アノードを清浄する、コントローラと
を備える、パルス状スパッタリングシステム。
（項目２０）
前記アノードは、浮遊式である、項目１９に記載のパルス状スパッタリングシステム。
【国際調査報告】
2021507122.tif 000031
2021507122.tif 000032
2021507122.tif 000033
2021507122.tif 000034
2021507122.tif 000035