(57)【要約】  本願の実施形態は、指令時間のテスト方法及びシステム、並びにコンピュータ記憶媒体を開示する。当該テスト方法は、アダプタとの接続を確立した後、アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信することと、クロック信号が対応する最初の有効な割り込み、最初の有効な割り込みが対応する矩形波、最初の有効な割り込みが対応する次の有効な割り込みを取得することと、最初の有効な割り込みが対応する第１の立ち下がりエッジと第１の立ち上がりエッジを取得し、矩形波が対応する第２の立ち下がりエッジを取得し、次の有効な割り込みが対応する第３の立ち下がりエッジを取得することと、第１の立ち下がりエッジ、第１の立ち上がりエッジ、第２の立ち下がりエッジ、および第３の立ち下がりエッジにより、指令時間のテスト結果を生成することとを含む。
2021533654.tif 000002
【特許請求の範囲】
【請求項１】
指令時間のテスト方法であって、
アダプタとの接続を確立した後、前記アダプタによって送信されるクロック信号を受信することと、
前記クロック信号が対応する最初の有効な割り込み、前記最初の有効な割り込みが対応する矩形波、および前記最初の有効な割り込みが対応する次の有効な割り込みを取得することと、
前記最初の有効な割り込みが対応する第１の立ち下がりエッジと第１の立ち上がりエッジを取得し、前記矩形波が対応する第２の立ち下がりエッジを取得し、前記次の有効な割り込みが対応する第３の立ち下がりエッジを取得することと、
前記第１の立ち下がりエッジ、前記第１の立ち上がりエッジ、前記第２の立ち下がりエッジ、および前記第３の立ち下がりエッジにより、指令時間のテスト結果を生成することとを含む、指令時間のテスト方法。
【請求項２】
請求項１に記載の方法にであって、
前記第１の立ち下がりエッジ、前記第１の立ち上がりエッジ、前記第２の立ち下がりエッジ、および前記第３の立ち下がりエッジにより、前記指令時間のテスト結果生成することは、
前記第１の立ち下がりエッジと前記第１の立ち上がりエッジにより、割り込み時間を確定することと、
前記第１の立ち下がりエッジと前記第２の立ち下がりエッジにより、伝送時間を確定することと、
前記第２の立ち下がりエッジと前記第３の立ち下がりエッジにより、間隔時間を確定することと、
前記割り込み時間、前記伝送時間、および前記間隔時間により、テスト結果を確定することとを含む、指令時間のテスト方法。
【請求項３】
請求項２に記載の方法にであって、
前記割り込み時間、前記伝送時間、および前記間隔時間により、前記テスト結果を確定する前に、前記方法はさらに、
予め設定された割り込み時間の閾値、予め設定された伝送時間の閾値、および予め設定された間隔時間の閾値を取得することを含み、ここ、前記予め設定された割り込み時間の閾値、前記予め設定された伝送時間の閾値、および前記予め設定された間隔時間の閾値は、前記アダプタが対応するタイミング要件を表現するためである、指令時間のテスト方法。
【請求項４】
請求項３に記載の方法にであって、
前記割り込み時間、前記伝送時間、および前記間隔時間により、前記テスト結果を確定することは、
前記割り込み時間および前記予め設定された割り込み時間の閾値により、第１の結果を取得することと、
前記伝送時間および前記予め設定された伝送時間の閾値により、第２の結果を取得することと、
前記間隔時間と前記予め設定された間隔時間の閾値により、第３の結果を取得することと、
前記第１の結果、前記第２の結果、および前記第３の結果により、前記テスト結果を確定することとを含む、指令時間のテスト方法。
【請求項５】
請求項４に記載の方法にであって、
前記割り込み時間および前記予め設定された割り込み時間の閾値により、第１の結果を取得することは、
前記割り込み時間が前記予め設定された割り込み時間の閾値以上である場合、前記第１の結果は前記タイミング要件を満たさないことと、
前記割り込み時間が前記予め設定された割り込み時間の閾値よりも短い場合、前記第１の結果は前記タイミング要件を満たすこととを含む、指令時間のテスト方法。
【請求項６】
請求項４に記載の方法にであって、
前記伝送時間および前記予め設定された伝送時間の閾値により、第２の結果を取得することは、
前記伝送時間が前記予め設定された伝送時間の閾値以上である場合、前記第２の結果は前記タイミング要件を満たさないことと、
前記伝送時間が前記予め設定された伝送時間の閾値よりも短い場合、前記第２の結果は前記タイミング要件を満たすこととを含む、指令時間のテスト方法。
【請求項７】
請求項４に記載の方法にであって、
前記間隔時間および前記予め設定された間隔時間の閾値により、第３の結果を取得することは、
前記間隔時間が前記予め設定された間隔時間の閾値以上である場合、前記第３の結果は前記タイミング要件を満たさないことと、
前記間隔時間が前記予め設定された間隔時間の閾値よりも短い場合、前記第３の結果は前記タイミング要件を満たすことことを含む、指令時間のテスト方法。
【請求項８】
テストシステムであって、
前記テストシステムは、受信部、取得部、および生成部を備え、
前記受信部は、アダプタとの接続を確立した後、前記アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信するためであり、
前記取得部は、前記クロック信号が対応する最初の有効な割り込み、前記最初の有効な割り込みが対応する矩形波、および前記最初の有効な割り込みが対応する次の有効な割り込みを取得し、並びに前記最初の有効な割り込みが対応する第１の立ち下がりエッジと第１の立ち上がりエッジを取得し、前記矩形波が対応する第２の立ち下がりエッジを取得し、前記次の有効な割り込みが対応する第３の立ち下がりエッジを取得するためであり、
生成部は、前記第１の立ち下がりエッジ、前記第１の立ち上がりエッジ、前記第２の立ち下がりエッジ、および前記第３の立ち下がりエッジにより、指令時間のテスト結果を生成するためである、テストシステム。
【請求項９】
請求項８に記載のテストシステムであって、
前記生成部は、具体的に、前記第１の立ち下がりエッジおよび前記第１の立ち上がりエッジにより、割り込み時間を確定し、並びに前記第１の立ち下がりエッジおよび前記第２の立ち下がりエッジにより、伝送時間を確定し、並びに前記第２の立ち下がりエッジと前記第３の立ち下がりエッジにより、間隔時間を確定し、並びに前記割り込み時間、前記伝送時間、および前記間隔時間により、前記テスト結果を確定するためである、テストシステム。
【請求項１０】
請求項９に記載のテストシステムであって、
前記取得部はさらに、前記割り込み時間、前記伝送時間、および前記間隔時間により、前記テスト結果を確定する前に、予め設定された割り込み時間の閾値、予め設定された伝送時間の閾値、および予め設定された間隔時間の閾値を取得するためであり、ここで、前記予め設定された割り込み時間の閾値、前記予め設定された伝送時間の閾値、および前記予め設定された間隔時間の閾値は、前記アダプタが対応するタイミング要件を表現するためである、テストシステム。
【請求項１１】
請求項１０に記載のテストシステムであって、
前記取得部は具体的に、前記割り込み時間および前記予め設定された割り込み時間の閾値により、第１の結果を取得し、並びに前記伝送時間および前記予め設定された伝送時間の閾値により、第２の結果を取得し、並びに前記間隔時間と前記予め設定された間隔時間の閾値により、第３の結果を取得するためであり、
前記生成部は具体的に、前記第１の結果、前記第２の結果、および前記第３の結果により、テスト結果を確定するためであり、
前記取得部はさらに具体的に、前記割り込み時間が前記予め設定された割り込み時間の閾値以上である場合、前記第１の結果が前記タイミング要件を満たさいことであり、並びに前記割り込み時間が前記予め設定された割り込み時間よりも短い場合、前記第１の結果が前記タイミング要件を満たすことであり、並びに前記伝送時間が前記予め設定された伝送時間の閾値以上である場合、前記第２の結果が前記タイミング要件を満たさいことであり、並びに前記伝送時間が前記予め設定された伝送時間の閾値よりも短い場合、前記第２の結果が前記タイミング要件を満たすことであり、並びに前記間隔時間が前記予め設定された間隔時間の閾値以上である場合、前記第３の結果が前記タイミング要件を満たさないことであり、並びに前記間隔時間が前記予め設定された間隔時間の閾値よりも短い場合、前記第３の結果が前記タイミング要件を満たすことである、テストシステム。
【請求項１２】
テストシステムであって、
前記テストシステムは、テストボード、上位コンピュータ、および電気負荷を備え、前記テストボードおよび前記上位コンピュータには、プロセッサと、前記プロセッサが実行可能な指令を格納するメモリとが集積され、前記指令が実行されると、前記プロセッサは、請求項１〜７のいずれか一項に記載の方法を実施する、テストシステム。
【請求項１３】
テストシステムに適用されるプログラムを格納する、コンピュータ可読の記憶媒体であって、
前記プログラムがプロセッサによって実行されると、請求項１〜７のいずれか一項に記載の方法を実施する、コンピュータ可読の記憶媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本願の実施形態は、端末の分野における充電技術に関し、特に、指令時間のテスト方法及びシステム、並びにコンピュータ記憶媒体に関する。
【背景技術】
【０００２】
急速充電技術は、アダプタを介して端末のバッテリを多段定電流方式で充電できるため、安全性と信頼性を保証する前提で急速充電を行うことができ、端末の充電速度が大幅に向上される。その中でも、急速充電時には、アダプタと端末が双方向通信を行う必要があるため、アダプタが指令を送信する時間は、フラッシュ充電の効果に一定の影響を与える。
【０００３】
従来技術では、アダプタの指令送信の時間をオシロスコープで検出する場合、検出指令の数が多く、検出プロセスが複雑で、検出効率が低く、精度が悪い。
【発明の概要】
【０００４】
本願の実施形態は、指令時間のテスト方法及びシステム、並びにコンピュータ記憶媒体を提供する。アダプタに対して指令送信の時間検出を行うとき、検出指令の数を減らし、検出プロセスを簡略化することができるので、検出効率および精度を大幅に改善できる。
【０００５】
本願の実施形態の技術案は、以下のように実施される：
本願の実施形態は、指令時間のテスト方法を提供し、前記方法は、
アダプタとの接続を確立した後、前記アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信することと、
前記クロック信号が対応する最初の有効な割り込み、前記最初の有効な割り込みが対応する矩形波、および前記最初の有効な割り込みが対応する次の有効な割り込みを取得することと、
前記最初の有効な割り込みが対応する第１の立ち下がりエッジと第１の立ち上がりエッジを取得し、前記矩形波が対応する第２の立ち下がりエッジを取得し、前記次の有効な割り込みが対応する第３の立ち下がりエッジを取得することと、
前記第１の立ち下がりエッジ、前記第１の立ち上がりエッジ、前記第２の立ち下がりエッジ、前記第３の立ち下がりエッジにより、指令時間のテスト結果を生成することとを含む。
【０００６】
本願の実施形態は、指令時間のテスト方法及びシステム、並びにコンピュータ記憶媒体を提供する。テストシステムはアダプタとの接続を確立した後、アダプタとの接続を確立した後、テストシステムは、アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信する；クロック信号が対応する最初の有効な割り込み、最初の有効な割り込みが対応する矩形波、最初の有効な割り込みが対応する次の有効な割り込みを取得する；第１の立ち下がりエッジを取得し、最初の有効な割り込みが対応する第１の立ち上がりエッジ、矩形波が対応する第２の立ち下がりエッジ、次の有効な割り込みが対応する第３の立ち下がりエッジの取得する；第１の立ち下がりエッジ、第１の立ち上がりエッジ、第２の立ち下がりエッジ、および第３の立ち下がりエッジにより、指令時間のテスト結果を生成する。よって、本願の実施形態において、テストシステムは、コンフィギュレータとの接続を確立した後に、コンフィギュレータによって送信されるクロック信号により、通信を行う時の最初の有効な割り込み、矩形波、および次の有効な割り込みが対応する立ち下がりエッジと立ち上がりエッジをそれぞれ確定できることで、クロック信号の立ち上がりエッジと立ち下がりエッジにより、アダプタが対応する指令時間の検出結果をさらに取得できることがわかる。本願のテストシステムは、アダプタとの通信時にアダプタに対して指令時間の検出を直接に行えることだからこそ、アダプタに対して指令を送信する時間を検出するとき、検出指令の数を減らし、検出プロセスを簡略化することができるので、検出効率および精度を大きく改善できる。
【図面の簡単な説明】
【０００７】
【図１】図１は、本願の実施形態において提案される指令時間のテスト方法の実現フローの模式図である。
【図２】図２は、本願の実施形態におけるテストシステムの模式図である。
【図３】図３は、テストボードの模式図である。
【図４】図４は、テストシステムとアダプタとの接続の模式図である。
【図５】図５は、本願におけるクロック信号の模式図である。
【図６】図６は、本願の実施形態において指令を送信するときのクロック信号およびデータ信号の略図である。
【図７】図７は、本願の実施形態においる有効な割り込みの立ち上がりエッジおよび立ち下がりエッジの模式図である。
【図８】図８は、本願の実施形態において提案されるテストシステムの構成構造の第１の模式図である。
【図９】図９は、本願の実施形態において提案されるテストシステムの構成構造の第２の模式図である。
【発明を実施するための形態】
【０００８】
本願の実施形態における技術案は、本願の実施形態における図面を参照して、以下に明確かつ完全に説明される。ここで説明される特定の実施形態は、関連する出願を解釈するためだけに使用され、出願を限定するためではないことは理解できる。さらに、説明を簡単にするために、関連する出願に関連する部分のみが図面に示されていることに留意されたい。
【０００９】
端末が急速充電の場合、カスタマイズされたアダプタとバッテリを介してフラッシュ充電の機能を実現する必要がある。一般に、フラッシュ充電に使用されるアダプタは、マイクロコントローラユニット（Ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ  Ｕｎｉｔ、ＭＣＵ）スマートチップを備えているため、当該アダプタはスマート充電器にアップグレード可能である。
【００１０】
さらに、本願の実施形態では、当該アダプタが端末を急速充電するプロセスは、主に以下の５つのステージを含んでもよい。
【００１１】
ステージ１：端末はアダプタのタイプを検出し、アダプタはアダプタと端末との間のハンドシェイク通信を開始し、アダプタは第１の指令を送信して、端末に急速充電モードをオンにするかどうかを問い合わせ、端末が急速充電をオンにすることに同意すると、急速充電通信フローがステージ２に入る。
【００１２】
ステージ２：アダプタは第２の指令を端末に送信して、アダプタの出力電圧がマッチしているかどうかを問い合わせ、端末はアダプタの出力電圧が高すぎる、低すぎる、またはマッチしていると応答し、アダプタは出力電圧が適切になるまで出力電圧を調整する。
【００１３】
ステージ３：アダプタは第３の指令を端末に送信して、端末が現在サポートする最大充電電流を問い合わせ、端末は最大充電電流をアダプタに応答し、ステージ４に入る。
【００１４】
ステージ４：アダプタは、出力電流を現在端末がサポートする最大充電電流に設定してもよく、定電流ステージ、即ちステージ５に入る。
【００１５】
ステージ５：定電流ステージに入ると、アダプタは一定の時間間隔ごとに第４の指令を送信して、端末バッテリの現在の電圧を問い合わせてもよく、端末は端末バッテリの現在の電圧をアダプタにフィードバックしてもよく、アダプタは、端末の端末バッテリの現在の電圧に関するフィードバックにより、接触が良いかどうか、および端末の現在の充電電流値を減らす必要があるかどうかを判断する。
【００１６】
定電流ステージは、ステージ５において、アダプタの出力電流がずっと変わらないことを意味しないことに留意されたい。いわゆる定電流は、多段定電流であり、つまり、一定の時間内に変わらない。
【００１７】
アダプタと端末の間で双方向通信を確立して、多段定電流で端末を充電することによって急速充電が実現されるので、アダプタによって送信される指令の各パラメータは、フラッシュ充電の効果に大きな影響を与え、アダプタによって送信される指令のパラメータに対して検出を行うことは特に重要である。
【００１８】
本願の実施形態における技術案は、本願の実施形態における図面を参照して、以下に明確かつ完全に説明される。
【００１９】
本願の一実施形態は、指令時間のテスト方法を提供する。図１は、本願の実施形態で提案される指令時間のテスト方法の実現フローの模式図である。図１に示すように、上記のテストシステムによる指令時間のテスト方法には、次のステップが含まれる。
【００２０】
ステップ１０１で、アダプタとの接続を確立した後、アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信する。
【００２１】
本願の実施形態では、上記のテストシステムは、アダプタとの接続を確立した後、上記のアダプタによって送信されるクロック信号を受信することができる。
【００２２】
なお、本願の実施形態において、上記のアダプタおよび上記のテストシステムが指令を伝送するとき、上記のクロック信号は、指令の伝送時間を制御するために使用できることに留意されたい。具体的に、上記のアダプタは上記のテストシステムに上記のクロック信号を送信することで、上記のアダプタと上記のテストシステムが上記のクロック信号のクロックサイクルにより双方向通信を行えるようにする。
【００２３】
なお、本願の実施形態において、上記のテストシステムは、上記のアダプタに対してパラメータ検出を行うシステムであってもよいことに留意されたい。図２は、本願の実施形態におけるテストシステムの模式図である。図２に示すように、テストシステムは、テストボード、電気負荷、および上位コンピュータを含んでもよい。テストボードは、電気負荷に接続されて調整され、そして金属酸化物半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ、ＭＯＳＦＥＴ、ＭＯＳ）のオン・オフを制御することで、端末の状態をシミュレートする。具体的には、本願の実施形態において、テストボードは、検出されたアダプタの各値を上位コンピュータに送信してもよく、例えば、検出されたアダプタの出力状態を上位コンピュータに報告してもよい。
【００２４】
なお、本願の実施形態において、上記の図２に基づいて、図３は、テストボードの模式図であることに留意されたい。図３に示されるように、テストボードは、ＭＣＵおよびＭＯＳが集積されてもよい。ここ、ＶＢＵＳはＵＳＢ電圧であり、ＧＮＤは電源グラウンドである。
【００２５】
さらに、本願の実施形態において、上記の図２に基づいて、図４は、テストシステムとアダプタとの接続の模式図である。図４に示すように、テストシステムのテストボードは、アダプタに接続可能であり、アダプタと双方向通信を行うことができる。
【００２６】
本願の実施形態において、上記のテストシステムは、上記のアダプタと接続かつ通信し、アダプタが端末を急速充電するプロセスをシミュレートできるので、オシロスコープによってアダプタのパラメータテスト結果を取得する必要がなく、直接アダプタの各パラメータに対してテストを行ってもよいことに留意されたい。
【００２７】
さらに、本願の実施形態において、上記のテストシステムは上記のアダプタと接続かつ通信し、アダプタが端末を急速充電するプロセスをシミュレートする場合、受信される上記のクロック信号うちの最初の割り込みは、上記のアダプタおよび端末が急速充電するプロセスにおける１番目のバイトであってもよく、つまり上記のステージ１における、急速充電モードをオンにするかどうかを問い合わせる上記の第１の指令における１番目のバイトであってもよい。
【００２８】
本願の実施形態では、上記のクロック信号うちの最初の割り込みは、上記のアダプタによって送信される、上記のアダプタに対してパラメータ検出に使用されるテストバイトであってもよいことに留意されたい。
【００２９】
さらに、本願の実施形態では、上記のアダプタは端末を急速充電することに使用されてもよい。具体的には、上記のアダプタと端末とはユニバーサルシリアルバス（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ、ＵＳＢ）インターフェースで接続し、当該ＵＳＢインターフェースは通常のＵＳＢインターフェイスであってもよく、ｍｉｃｒｏ  ＵＳＢインターフェイスまたはＴｙｐｅ  Ｃインターフェイスであってもよい。ＵＳＢインターフェースの電源コードは、上記のアダプタが端末を充電するために使用される。ここ、ＵＳＢインターフェースの電源コードは、ＵＳＢインターフェースのＶＢｕｓ線および／またはアース線であってもよい。ＵＳＢインターフェースのデータ線は、上記のアダプタと端末との双方向通信に使用される。当該データ線は、ＵＳＢインターフェースのＤ＋線および／またはＤ−線であってもよい。いわゆる双方向通信は、アダプタと端末の両方が情報交換を指してもよい。
【００３０】
さらに、本願の実施形態では、上記のアダプタは、通常充電モードおよび急速充電モードをサポートすることができ、急速充電モードの充電電流は通常充電モードの充電電流よりも大きく、すなわち、急速充電モードの充電速度は通常充電モードの充電速度よりも大きい。一般的に言って、通常充電モードは、定格出力電圧が５Ｖで、定格出力電流が２．５Ａ以下の充電モードとして理解されてもよい。また、通常充電モードでは、アダプタの出力ポートＤ＋とＤ−を短絡させてもよいが、急速充電モードでは、アダプタは、Ｄ＋およびＤ−を使用して、モバイル端末と通信およびデータ交換を行える。
【００３１】
なお、本願の実施形態では、上記のアダプタは、端末の急速充電の効果に比較的に確定的な影響を与えるため、アダプタのパフォーマンスパラメータをテストすることが特に重要であることに留意されたい。ここ、アダプタのパフォーマンスパラメータには、指令送信の時間パラメータ、出力電圧、出力電流などが含まれてもよい。
【００３２】
本願の実施形態では、上記のテストシステムがアダプタに接続した後、アダプタは、ＵＳＢインターフェースのデータ線を介してテストシステムにクロック信号を送ることができることに留意されたい。ここ、クロック信号は、上記のアダプタとテストシステムとの通信のタイミングを指令するためためである。具体的には、上記のアダプタは進んでクロック信号をテストシステムに送信し、上記のアダプタはテストシステムとの接続のプロセス全体を通して当該クロック信号の送信を維持できるため、当該通信タイミングの制御でテストシステムとの双方向通信を行うことができる。
【００３３】
さらに、本願の実施形態において、通信タイミングは、交互に生成される上記のアダプタの指令送信期間と上記のアダプタの指令受信期間とを含む。
【００３４】
さらに、本願の実施形態では、上記のテストシステムが上記のアダプタとの接続を確立した後、上記のテストシステムは、Ｄ＋データ線を介して上記のアダプタによって送信される上記のクロック信号を受信することができる。
【００３５】
図５は、本願におけるクロック信号の模式図である。図５に示すように、本願の実施形態において、Ｄ＋データ線のクロック信号は、低レベルおよび高レベルを含む。ここ、１つの低レベルと１つの高レベルが１つのクロックサイクルを構成しており、例えば、クロックサイクルは、１０ｕｓの低レベルおよび５００ｕｓの高レベルを含む。
【００３６】
上記の図５に基づいて、図６は、本願の実施形態において指令を伝送するときのクロック信号およびデータ信号の模式図である。一方、図６に示すように、アダプタによって端末に送信される各指令は、８ビットのデータを含む。アダプタは、クロック信号の連続する８つのクロックサイクルを通じて、８ビットのデータをモバイル端末に送信する。連続する８つのクロックサイクルのそれぞれのクロックサイクルの最初の１０  ｕｓは割り込みであり、後の５００  ｕｓはデータである。もう一方、アダプタが受信する各応答指令からには１０ビットのデータが含まれており、アダプタは、クロック信号の連続する１０個のクロックサイクルを通じて、端末から１０ビットのデータを受信する。連続する１０個のクロックサイクルのそれぞれのクロックサイクルの最初の５００  ｕｓはデータであり、後の１０  ｕｓは割り込みである。
【００３７】
さらに、本願の実施形態では、上記のテストシステムは、上記のアダプタとの接続を確立した後、受信される上記のクロック信号を介して指令時間をテストすることができる。
【００３８】
ステップ１０２で、クロック信号が対応する最初の有効な割り込み、最初の有効な割り込みが対応する矩形波、および最初の有効な割り込みが対応する次の有効な割り込みを取得する。
【００３９】
本願の実施形態では、上記のテストシステムは、上記のアダプタによって送信される上記のクロック信号を受信した後、上記のクロック信号が対応する最初の有効な割り込み、上記の最初の有効な割り込みが対応する矩形波、および上記の最初の有効な割り込みが対応する次の有効な割り込みを収集できる。。
【００４０】
さらに、本願の実施形態では、上記のテストシステムは、上記のクロック信号を受信した後、上記のクロック信号うちの有効な割り込みおよび矩形波を収集して、上記のクロック信号うちの１番目の有効な端末、１番目の矩形波および２番目の有効な割り込みを取得できる。つまり、上記の最初の有効な割り込み、上記の最初の有効な割り込みが対応する上記の矩形波、および上記の次の有効な割り込みを取得できる。
【００４１】
なお、本願の実施形態では、上記のステージ１で上記のアダプタが送信する第１の指令は急速充電をオンにするか否かを確定するためであり、よって上記のテストシステムは指令時間のテストを行う際に、上記のアダプタが送信する第１の指令に対してタイミング検出を行う必要があるため、上記の最初の有効な割り込みと、上記の最初の有効な割り込みが対応する上記の矩形波を収集して取得する必要があることに留意されたい。
【００４２】
なお、本願の実施形態において、上記のテストシステムが指令時間テストを行う際に、連続する２つの有効な割り込みにより、データ伝送の間隔時間と持続時間を確定できるため、上記の最初の有効な割り込みが対応する上記の次の有効な割り込みを収集する必要があることに留意されたい。
【００４３】
ステップ１０３で、最初の有効な割り込みが対応する第１の立ち下がりエッジと第１の立ち上がりエッジを取得し、矩形波が対応する第２の立ち下がりエッジを取得し、次の有効な割り込みが対応する第３の立ち下がりエッジを取得する。
【００４４】
本願の実施形態では、上記のテストシステムは、上記の最初の有効な割り込み、前期矩形波、および上記の次の有効な割り込みを収集して取得した後、上記の最初の有効な割り込みが対応する第１の立ち下がりエッジおよび第１の立ち上がりエッジを取得でき、また、上記の矩形波が対応する第２の立ち下がりエッジも取得でき、同時に、上記の次の有効な割り込みが対応する第３の立ち下がりエッジも取得できる。
【００４５】
本願の実施形態では、上記のテストシステムは、上記の最初の有効な割り込み、上記の矩形波、および上記の次の有効な割り込みに基づいて上記のアダプタが指令タイミング要件を満たすかどうかをさらに判断することができることに留意されたい。具体的に、上記のテストシステムは、上記の最初の有効な割り込み、上記の矩形波、および上記の次の有効な割り込みの立ち上がりエッジと立ち下がりエッジを先ず検出して、上記の最初の有効な割り込みの上記の第１の立ち上がりエッジと上記の第１の立ち下がりエッジを取得でき、また、上記の矩形波が対応する第２の立ち下がりエッジも取得でき、同時に、上記の次の有効な割り込みが対応する第３の立ち下がりエッジも取得できることに留意されたい。
【００４６】
上記の図６に基づいて、図７は、本願の実施形態における有効な割り込みの立ち上がりエッジと立ち下がりエッジの模式図である。図７に示すように、テストシステムは、１番目の有効な割り込みの立ち上がりエッジと立ち下がりエッジを収集して取得でき、矩形波が対応する立ち下がりエッジも取得でき、同時に、２番目の有効な割り込みが対応する立ち下がりエッジも取得できる。
【００４７】
ステップ１０４で、第１の立ち下がりエッジ、第１の立ち上がりエッジ、第２の立ち下がりエッジ、および第３の立ち下がりエッジにより、指令時間のテスト結果を生成する。
【００４８】
本願の実施形態では、上記のテストシステムは、上記の最初の有効な割り込みが対応する上記の第１の立ち下がりエッジおよび上記の第１の立ち上がりエッジ、上記の矩形波が対応する上記の第２の立ち下がりエッジ、および上記の次の有効な割り込みが対応する上記の第３の立ち下がりエッジを取得した後、上記の第１の立ち下がりエッジ、上記の第１の立ち上がりエッジ、上記の第２の立ち下がりエッジ、および上記の第３の立ち下がりエッジに基づいてテスト結果を生成できる。
【００４９】
さらに、本願の実施形態では、上記のテストシステムは、上記の第１の立ち下がりエッジ、上記の第１の立ち上がりエッジ、上記の第２の立ち下がりエッジ、および上記の第３の立ち下がりエッジを確定した後、上記の第１の立ち下がりエッジおよび上記の第１の立ち上がりエッジにより、有効な割り込みの割り込み時間を確定することができ、上記の第１の立ち下がりエッジおよび上記の第２の立ち下がりエッジによりデータの伝送時間確定することもでき、同時に上記の第２の立ち下がりエッジおよび上記の第３の立ち下がりエッジにより間隔時間を確定することもできる。
【００５０】
本願の実施形態において、上記のテストシステムは、上記の第１の立ち下がりエッジ、上記の第１の立ち上がりエッジ、上記の第２の立ち下がりエッジ、および上記の第３の立ち下がりエッジにより上記のテスト結果を生成するとき、上記の割り込み時間、上記の伝送時間、および上記の間隔時間を、上記のテストボードから直接取得してもよく、先ず上記の第１の立ち下がりエッジ、上記の第１の立ち上がりエッジ、上記の第２の立ち下がりエッジ、および上記の第３の立ち下がりエッジを、上記の上位コンピュータへの送信し、上記の上位コンピュータから上記の割り込み時間、上記の伝送時間、上記の間隔時間を取得してもよいことに留意されたい。
【００５１】
なお、本願の実施形態では、上記のテスト結果は、上記のアダプタが対応する時間パラメータのテスト結果を表現するためである。具体的に、上記のテスト結果に基づいて、上記のアダプタが対応する時間パラメータは、タイミング要件を満たすか否かを判定できることに留意されたい。
【００５２】
さらに、本願の実施形態では、上記のテスト結果には、有効な割り込みの割り込み持続時間を表現するための第１の結果、指令データ送信の持続時間を表現するための第２の結果を含んでもよく、さらに送信間隔時間を表現する第３の結果を含んでもよい。
【００５３】
本願の実施形態によって提供される指令時間のテスト方法では、アダプタとの接続が確立された後、テストシステムはアダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信し、クロック信号が対応する最初の有効な割り込み、最初の有効な割り込みが対応する矩形波、および最初の有効な割り込みが対応する次の有効な割り込みを取得し、最初の有効な割り込みが対応する第１の立ち下がりエッジと第１の立ち上がりエッジを取得し、矩形波が対応する第２の立ち下がりエッジを取得し、次の有効な割り込みが対応する第３の立ち下がりエッジを取得し、第１の立ち下がりエッジ、第１の立ち上がりエッジ、第２の立ち下がりエッジ、および第３の立ち下がりエッジにより、指令時間のテスト結果を生成する。  本願の実施形態は、指令時間のテスト方法を提供する。アダプタとの接続を確立した後、テストシステムは、アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信する；クロック信号が対応する最初の有効な割り込み、最初の有効な割り込みが対応する矩形波、最初の有効な割り込みが対応する次の有効な割り込みを取得する；第１の立ち下がりエッジを取得し、最初の有効な割り込みが対応する第１の立ち上がりエッジ、矩形波が対応する第２の立ち下がりエッジ、次の有効な割り込みが対応する第３の立ち下がりエッジの取得する；第１の立ち下がりエッジ、第１の立ち上がりエッジ、第２の立ち下がりエッジ、および第３の立ち下がりエッジにより、指令時間のテスト結果を生成する。よって、本願の実施形態において、テストシステムは、コンフィギュレータとの接続を確立した後に、コンフィギュレータによって送信されるクロック信号により、通信を行う時の最初の有効な割り込み、矩形波、および次の有効な割り込みが対応する立ち下がりエッジと立ち上がりエッジをそれぞれ確定できることで、クロック信号の立ち上がりエッジと立ち下がりエッジにより、アダプタが対応する指令時間の検出結果をさらに取得できることがわかる。本願のテストシステムは、アダプタとの通信時にアダプタに対して指令時間の検出を直接に行えることだからこそ、アダプタに対して指令を送信する時間を検出するとき、検出指令の数を減らし、検出プロセスを簡略化することができるので、検出効率および精度を大きく改善できる。
【００５４】
上記の実施形態に基づいて、本願の別の実施形態では、上記のテストシステムは、前記第1の立ち下がりエッジ、前記第1の立ち上がりエッジ、前記第2の立ち下がりエッジ、および前記第3の立ち下がりエッジにより指令時間のテスト結果を生成する方法には、次のステップを含んでもよい。
【００５５】
ステップ１０４ａで、第１の立ち下がりエッジおよび第１の立ち上がりエッジにより割り込み時間を確定する。
【００５６】
本願の実施形態では、上記のテストシステムは、最初の有効な割り込みが対応する第１の立ち下がりエッジおよび第１の立ち上がりエッジを取得した後、上記の第１の立ち下がりエッジおよび上記の第１の立ち上がりエッジによりさらに割り込み時間を確定してもよい。
【００５７】
本願の実施形態では、上記の割り込み時間は、上記のアダプタによって送信されるクロック信号における有効な割り込みの割り込み持続時間を表現するためであってもよいので、上記のテストシステムは、先ず上記の割り込み時間を確定し、さらに上記のアダプタのクロック信号がタイミング要件を満たすか否かを判定してもよいことに留意されたい。
【００５８】
ステップ１０４ｂで、第１の立ち下がりエッジおよび第２の立ち下がりエッジにより伝送時間を確定する。
【００５９】
本願の実施形態では、テストシステムは、上記の最初の有効な割り込みが対応する上記の第１の立ち下がりエッジおよび上記の矩形波が対応する上記の第２の立ち下がりエッジを取得した後、さらに上記の第１の立ち下がりエッジおよび上記の第２の立ち下がりエッジに基づいて、伝送時間を確定してもよい。
【００６０】
本願の実施形態では、上記の伝送時間は、上記のアダプタが指令を送信するときのデータの伝送時間を表現するためであってもよいので、上記のテストシステムは、先ず上記の伝送時間を確定して、さらに上記のアダプタの指令時間がタイミング要件を満たすかどうかを確定してもよいことに留意されたい。
【００６１】
本願の実施形態では、上記の伝送時間は、完全な１バイトの送信に必要な時間、すなわち、上記のテストシステムは、１バイトが対応する最初の有効な割り込みを受信してから当該バイトが対応する最後のビットへの応答が完了するまでの持続時間を表現するためであることに留意されたい。
【００６２】
ステップ１０４ｃで、第２の立ち下がりエッジおよび第３の立ち下がりエッジにより間隔時間を確定する。
【００６３】
本願の実施形態では、上記のテストシステムは、上記の矩形波が対応する上記の第２の立ち下がりエッジおよび上記の次の有効な割り込みが対応する第３の立ち下がりエッジを取得した後、上記の第２の立ち下がりエッジおよび上記の第３の立ち下がりエッジに基づいて、さらに間隔時間を確定してもよい。
【００６４】
本願の実施形態では、上記の間隔時間は、上記のアダプタが指令を送信するときの異なるバイト間の伝送間隔を表現するためであってもよいので、上記のテストシステムは、先ず上記の間隔時間を確定して、さらに上記のアダプタの指令時間がタイミング要件を満たすかどうかを確定してもよいことに留意されたい。
【００６５】
さらに、本願の実施形態では、上記の間隔時間は、２つの隣接するバイト間の時間間隔、すなわち、上記のアダプタが連続的に送信する２つの隣接するバイト間の時間間隔を表現するためである。
【００６６】
ステップ１０４ｄで、上記の割り込み時間、伝送時間および間隔時間により、テスト結果を確定する。
【００６７】
本願の実施形態では、上記のテストシステムは、上記の割り込み時間、上記の伝送時間、および上記の間隔時間を確定した後、上記の割り込み時間、上記の伝送時間、および上記の間隔時間によりテスト結果を確定することができる。
【００６８】
さらに、本願の実施形態では、上記のテストシステムは、上記の割り込み時間、上記の伝送時間、および上記の間隔時間に基づいて上記のテスト結果を確定するときに、予め設定された割り込み閾値、伝送閾値、および間隔閾値を上記の割り込み時間、上記の伝送時間、上記の間隔時間のそれぞれと比較することで、比較結果により上記のテスト結果を確定してもよい。
【００６９】
本願の実施形態は、指令時間のテスト方法を提供する。アダプタとの接続を確立した後、テストシステムは、アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信する；クロック信号が対応する最初の有効な割り込み、最初の有効な割り込みが対応する矩形波、最初の有効な割り込みが対応する次の有効な割り込みを取得する；第１の立ち下がりエッジを取得し、最初の有効な割り込みが対応する第１の立ち上がりエッジ、矩形波が対応する第2の立ち下がりエッジ、次の有効な割り込みが対応する第3の立ち下がりエッジの取得する；第１の立ち下がりエッジ、第１の立ち上がりエッジ、第2の立ち下がりエッジ、および第3の立ち下がりエッジにより、指令時間のテスト結果を生成する。よって、本願の実施形態において、テストシステムは、コンフィギュレータとの接続を確立した後に、コンフィギュレータによって送信されるクロック信号により、通信を行う時の最初の有効な割り込み、矩形波、および次の有効な割り込みが対応する立ち下がりエッジと立ち上がりエッジをそれぞれ確定できることで、クロック信号の立ち上がりエッジと立ち下がりエッジにより、アダプタが対応する指令時間の検出結果をさらに取得できることがわかる。本願のテストシステムは、アダプタとの通信時にアダプタに対して指令時間の検出を直接に行えることだからこそ、アダプタに対して指令を送信する時間を検出するとき、検出指令の数を減らし、検出プロセスを簡略化することができるので、検出効率および精度を大きく改善できる。
【００７０】
上記の実施形態に基づいて、本願の別の実施形態では、上記のテストシステムは、前記割り込み時間、前記伝送時間、および前記間隔時間によりテスト結果を確定する前、すなわち、ステップ１０４ｄの前に、上記のテストシステムが指令時間をテストする方法には、次のステップを含まれてもよい。
【００７１】
ステップ１０５で、予め設定された割り込み時間の閾値、予め設定された伝送時間の閾値、および予め設定された間隔時間の閾値を取得する。
【００７２】
本願の実施形態では、上記のテストシステムは、上記の割り込み時間、上記の伝送時間、および上記の間隔時間により上記のテスト結果を生成する前、上記のテストシステムは、先ず予め設定された割り込み時間の閾値、予め設定された伝送時間の閾値、および予め設定された間隔時間の閾値を取得してもよい。
【００７３】
本願の実施形態では、上記の予め設定された割り込み時間の閾値、上記の予め設定された伝送時間の閾値、および上記の予め設定された間隔時間の閾値は、上記のアダプタが対応するタイミング要件を表現することができることに留意されたい。
【００７４】
さらに、本願の実施形態では、上記のテストシステムは、上記の予め設定された割り込み時間の閾値、上記の予め設定された伝送時間の閾値、および上記の予め設定された間隔時間の閾値を予め設定することができ、ここ、上記の予め設定された割り込み時間の閾値は、上記のアダプタがクロック信号における有効な割り込みを送信するタイミング要件を表現するためである。上記の予め設定された伝送時間の閾値は、上記のアダプタがデータを送信するタイミング要件を表現するためである。上記の予め設定された間隔時間の閾値は、上記のアダプタが満たすべき、２つの連続するバイトを送信する時間間隔のタイミング要件を表現するためである。
【００７５】
本願の実施形態では、さらに、上記のテストシステムは、前記割り込み時間、前記伝送時間、および前記間隔時間により前記テスト結果を確定する方法は、以下のステップを含んでもよい。
【００７６】
ステップ２０１で、割り込み時間および予め設定された割り込み時間の閾値により第１の結果を取得する。
【００７７】
本願の実施形態では、上記のテストシステムは、上記の割り込み時間および予め設定された割り込み時間の閾値を取得した後、さらに、上記の割り込み時間および上記の予め設定された割り込み時間の閾値により、第１の結果を取得してもよい。
【００７８】
なお、本願の実施形態において、上記のテストシステムは、上記の割り込み時間と上記の予め設定された割り込み時間の閾値とを比較し、比較結果により上記の第１の結果をさらに確定してもよいことに留意されたい。ここで、上記の第１の結果は、上記のアダプタがクロック信号における有効な割り込みのタイミング要件を満たするかどうかを確定するために使用される。
【００７９】
さらに、本願の実施形態では、上記のテストシステムは上記の割り込み時間を上記の予め設定された割り込み時間の閾値と比較した後、上記の割り込み時間が上記の予め設定された割り込み時間の閾値以上である場合、上記の第１の結果が上記のタイミング要件を満たさないと判定することができる。
【００８０】
さらに、本願の実施形態では、上記のテストシステムは割り込み時間を上記の予め設定された割り込み時間の閾値と比較した後、上記の割り込み時間が上記の予め設定された割り込み時間の閾値よりも短い場合、上記の第１の結果が上記のタイミング要件を満たすと判定することができる。
【００８１】
ステップ２０２で、伝送時間および予め設定された伝送時間の閾値により第２の結果を取得する。
【００８２】
本願の実施形態では、上記のテストシステムは、上記の伝送時間および予め上記の設定された伝送時間の閾値を取得した後、上記の伝送時間および上記の予め設定された伝送時間の閾値により第２の結果をさらに取得することができる。
【００８３】
なお、本願の実施形態において、上記のテストシステムは、上記の伝送時間と上記の予め設定された伝送時間の閾値とを比較し、比較結果により上記の第２の結果をさらに確定してもよい。ここで、上記の第２の結果は、上記のアダプタが１バイトを送信するタイミング要件を満たすかどうかを確定するためである。
【００８４】
さらに、本願の実施形態では、上記のテストシステムは、上記の伝送時間を上記の予め設定された伝送時間の閾値と比較した後、上記の伝送時間が上記の予め設定された伝送時間の閾値以上である場合、上記の第２の結果が、上記のタイミング要件を満たさいと判定することができる。
【００８５】
さらに、本願の実施形態では、上記のテストシステムは、上記の伝送時間を上記の予め設定された伝送時間の閾値と比較した後、上記の伝送時間が予上記のめ設定伝送時間の閾値よりも短い場合、上記の第２の結果が上記のタイミング要件を満たすと判定することができる。
【００８６】
ステップ２０３で、間隔時間および予め設定された間隔時間の閾値により第３の結果を取得する。
【００８７】
本願の実施形態では、テストシステムは、上記の間隔時間および上記の予め設定された間隔時間の閾値を取得した後、上記の間隔時間および上記の予め設定された間隔時間の閾値により第３の結果をさらに取得してもよい。
【００８８】
なお、本願の実施形態において、上記のテストシステムは、上記の間隔時間を上記の予め設定された間隔時間の閾値とを比較することで、比較結果により上記の第３の結果をさらに確定してもよい。上記の第３の結果は、上記のアダプタが連続する２つのバイトを送信する時間間隔のタイミング要件を満たすかどうかを確定するためである。
【００８９】
さらに、本願の実施形態では、上記のテストシステムは、上記の間隔時間を上記の予め設定された間隔時間の閾値と比較した後、上記の間隔時間が上記の予め設定された間隔時間の閾値以上である場合、上記の第３その結果が上記のタイミング要件が満たないと判定することができる。
【００９０】
さらに、本願の実施形態では、上記のテストシステムは、上記の間隔時間を上記の予め設定された間隔時間の閾値と比較した後、上記の間隔時間が上記の予め設定された間隔時間の閾値よりも短い場合、上記の第３の結果が上記のタイミング要件を満たすると判定することができる。
【００９１】
ステップ２０４で、第１の結果、第２の結果、および第３の結果によりテスト結果を確定する。
【００９２】
本願の実施形態において、上記のテストシステムは、上記の第１の結果、上記の第２の結果、および上記の第３の結果を取得した後、上記の第１の結果、上記の第２の結果、および上記の第３の結果により、上記のアダプタが対応するテスト結果を生成することができる。
【００９３】
本願の実施形態では、上記のテスト結果は、上記のアダプタのタイミングパラメータが予め設定されたタイミング要件を満たすかどうか、すなわち、上記のアダプタが有効な割り込みの割り込みタイミング要件を満たすかどうか、１バイトを送信する持続時間のタイミング要件要件を満たすかどうか、および上記のアダプタが連続する２つのバイトを送信する時間間隔のタイムタイミング要件を満たすかどうかを判定できることに注意されたい。
【００９４】
本願の実施形態は、指令時間のテスト方法を提供する。アダプタとの接続を確立した後、テストシステムは、アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信する；クロック信号が対応する最初の有効な割り込み、最初の有効な割り込みが対応する矩形波、最初の有効な割り込みが対応する次の有効な割り込みを取得する；第１の立ち下がりエッジを取得し、最初の有効な割り込みが対応する第１の立ち上がりエッジ、矩形波が対応する第2の立ち下がりエッジ、次の有効な割り込みが対応する第3の立ち下がりエッジの取得する；第１の立ち下がりエッジ、第１の立ち上がりエッジ、第2の立ち下がりエッジ、および第3の立ち下がりエッジにより、指令時間のテスト結果を生成する。よって、本願の実施形態において、テストシステムは、コンフィギュレータとの接続を確立した後に、コンフィギュレータによって送信されるクロック信号により、通信を行う時の最初の有効な割り込み、矩形波、および次の有効な割り込みが対応する立ち下がりエッジと立ち上がりエッジをそれぞれ確定できることで、クロック信号の立ち上がりエッジと立ち下がりエッジにより、アダプタが対応する指令時間の検出結果をさらに取得できることがわかる。本願のテストシステムは、アダプタとの通信時にアダプタに対して指令時間の検出を直接に行えることだからこそ、アダプタに対して指令を送信する時間を検出するとき、検出指令の数を減らし、検出プロセスを簡略化することができるので、検出効率および精度を大きく改善できる。
【００９５】
上記の実施形態に基づいて、本願の別の実施形態において、図８は、本願の実施形態で提案されるテストシステムの構成構造の第１の模式図である。図８に示すように、本願の実施形態で提案されるテストシステム１は、受信部１１、取得部１２および生成部１３を備えてもよい。
【００９６】
前記受信部１１は、アダプタとの接続が確立された後、前記アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信するためである。
【００９７】
前記取得部１２は、前記クロック信号が対応する最初の有効な割り込み、前記最初の有効な割り込みが対応する矩形波、および前記最初の有効な割り込みが対応する次の有効な割り込みを取得し、並びに前記有効な割り込みが対応する第１の立ち下がりエッジと第１の立ち上がりエッジを取得し、前記矩形波が対応する第２の立ち下がりエッジを取得し、前記次の有効な割り込みが対応する第３の立ち下がりエッジを取得するためである。
【００９８】
前記生成部１３は、前記第１の立ち下がりエッジ、前記第１の立ち上がりエッジ、前記第２の立ち下がりエッジ、および前記第３の立ち下がりエッジにより、指令時間のテスト結果を生成するためである。
【００９９】
さらに、本願の実施形態では、前記生成部１３は具体的に、前記第１の立ち下がりエッジおよび前記第１の立ち上がりエッジにより割り込み時間を確定し、並びに前記第１の立ち下がりエッジおよび前記第１の立ち下がりエッジにより伝送時間を確定し、並びに前記第２の立ち下がりエッジおよび前記第３の立ち下がりエッジにより間隔時間を確定し、並びに前記割り込み時間、前記伝送時間、および前記間隔時間により前記テスト結果を確定するためである。
【０１００】
さらに、本願の実施形態では、前記取得部１２はさらに、前記割り込み時間、前記伝送時間、および前記間隔時間により前記テスト結果を確定する前に、予め設定された割り込み時間の閾値、予め設定された伝送時間の閾値および予め設定された間隔時間の閾値を取得するためであり、ここで、前記予め設定された割り込み時間の閾値、前記予め設定された伝送時間の閾値、および前記予め設定された間隔時間の閾値は、前記アダプタが対応するタイミング要件を表現するためである。
【０１０１】
さらに、本願の実施形態では、前記取得部１２は具体的に、前記割り込み時間および前記予め設定された割り込み時間の閾値により、第１の結果を取得し、並びに前記伝送時間および前記予め設定された伝送時間の閾値により、第２の結果を取得し、並びに前記間隔時間および前記予め設定された間隔時間の閾値により、第３の結果を取得するためである。
【０１０２】
前記生成部１３は、具体的には、前記第１の結果、前記第２の結果、および前記第３の結果により、前記テスト結果を確定するためでる。
【０１０３】
さらに、本願の実施形態では、前記取得部１２はさらに具体的に、前記割り込み時間が前記予め設定された割り込み時間の閾値以上である場合、前記第１の結果がタイミング要件を満たさないことであり、並びに、前記割り込み時間が前記予め設定された割り込み時間の閾値よりも短い場合、前記第１の結果がタイミング要件が満たすことであり、前記伝送時間が前記予め設定された伝送時間の閾値以上である場合は、前記第２の結果がタイミング要件を満たさないことであり、前記伝送時間が前記予め設定された伝送時間の閾値よりも短い場合、前記第２の結果がタイミング要件が満たすことであり、前記間隔時間が前記予め設定された間隔時間の閾値以上である場合、前記第３の結果がタイミング要件を満たさないことであり、前記間隔時間が前記予め設定された間隔時間の閾値よりも短い場合、前記第３の結果がタイミング要件が満たすことであるためである。
【０１０４】
図９は、本願の実施形態で提案されるテストシステムの構成を示す第２の模式図である。図９に示すように、本願の実施形態で提案されるテストシステム１は、テストボード１４、上位コンピュータ１５、および電気負荷１６をさらに備えてもよい。ここで、テストボードには、プロセッサと、プロセッサが実行可能な指令を格納するメモリとが集積されている。オプションで、上記のテストシステム１は、通信インターフェース１７とテスト小型ボード１４、上位コンピュータ１５、電気負荷１６および通信インターフェース１７を接続するためのバス１８をさらに備えてもよい。
【０１０５】
さらに、本願の実施形態において、上記の上位コンピュータには、プロセッサとメモリとが集積されてもよく、上記のテストボード１６におけるプロセッサとメモリの機能は同じである。
【０１０６】
本願の実施形態では、上記のプロセッサは、特定用途向け集積回路（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ、ＡＳＩＣ）、デジタル信号プロセッサ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ、ＤＳＰ）、またはデジタル信号処理装置（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｄｅｖｉｃｅ、ＤＳＰＤ）プログラマブルロジックデバイス（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ、ＰＬＤ）、フィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ、ＦＰＧＡ）、中央処理装置（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ、ＣＰＵ）、コントローラ、マイクロコントローラ、マイクロプロセッサ少なくとも一つのであってもよい。異なるデバイスについて、上記のプロセッサ機能を実現するために使用される電子装置は、本願の実施形態において特に限定されなく、他のものであってもよいことが理解できる。テストシステム１はまた、プロセッサに接続され得るメモリを備えてもよい。ここ、メモリは、実行可能なプログラムコードを格納するためであり、プログラムコードは、コンピュータ動作指令を含み、メモリは、高速ＲＡＭメモリを含んでもよく、または不揮発性メモリ、たとえば少なくとも２つのディスクストレージも含んでもよい。
【０１０７】
本願の実施形態では、メモリは、指令およびデータを格納するためである。
【０１０８】
さらに、本願の実施形態では、上記のプロセッサは、アダプタとの接続を確立した後、前記アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信し、前記クロック信号が対応する最初の有効な割り込み、前記最初の有効な割り込みが対応する矩形波、前記最初の有効な割り込みが対応する次の有効な割り込みを取得し、前記最初の有効な割り込みが対応する第１の立ち下がりエッジと第１の立ち上がりエッジを取得し、前記矩形波が対応する第２の立ち下がりエッジの取得し、前記次の有効な割り込みが対応する第３の立ち下がりエッジの取得し、前記第１の立ち下がりエッジ、前記第１の立ち上がりエッジ、前記第２の立ち下がりエッジ、および前記第３の立ち下がりエッジにより、指令時間のテスト結果を生成するためである。
【０１０９】
実際の応用では、上記のメモリは、ランダムアクセス第１のメモリ（Ｒａｎｄｏｍ−Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ、ＲＡＭ）などの揮発性第１のメモリ（ｖｏｌａｔｉｌｅ  ｍｅｍｏｒｙ）であってもよく、または読み取り専用第１のメモリ（Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ、ＲＯＭ）、フラッシュ第１のメモリ（ｆｌａｓｈ  ｍｅｍｏｒｙ）、ハードディスク（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ、ＨＤＤ）、或いはソリッドステートドライブ（Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｄｒｉｖｅ、ＳＳＤ）などの不揮発性第１のメモリ（ｎｏｎ−ｖｏｌａｔｉｌｅ  ｍｅｍｏｒｙ）であってもよく、または上記の種類の第１のメモリの組み合わせであってもよく、指令とデータをプロセッサに提供する。
【０１１０】
また、本実施形態における各機能モジュールは、１つの処理ユニットに集積してもよいし、各部が物理的に単独で存在してもよいし、２つ以上の部が１つの部に集積してもよい。上記の集積ユニットは、ハードウェアでも、ソフトウェア機能モジュールの形でも実現することができる。
【０１１１】
集積ユニットは、ソフトウェア機能モジュールの形で実現され、独立した製品として販売または使用されない場合、コンピュータ可読の記憶媒体に格納してもよい。この理解に基づいて、本実施形態の技術案は本質的または従来技術に寄与する部分、または当該技術案のすべてまたは一部は、ソフトウェア製品の形で具現化できる。当該コンピュータソフトウェア製品は、記憶媒体に格納され、若干の指令を含み、当該指令はコンピュータ装置（パーソナルコンピュータ、サーバ、またはネットワークデバイスなどであってもよい）またはｐｒｏｃｅｓｓｏｒ（プロセッサ）に、本実施形態の方法のステップのすべてまたは一部を実行させる。上記の記憶媒体には、Ｕディスク、モバイルハードディスク、読み取り専用メモリ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ、ＲＯＭ）、ランダムアクセスメモリ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ、ＲＡＭ）、磁気ディスクまたは光ディスクなどの、プログラムコードを格納できる様々の媒体が含まれる。
【０１１２】
本願の実施形態は、指令時間のテストシステムを提供する。アダプタとの接続を確立した後、テストシステムは、アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信する；クロック信号が対応する最初の有効な割り込み、最初の有効な割り込みが対応する矩形波、最初の有効な割り込みが対応する次の有効な割り込みを取得する；第１の立ち下がりエッジを取得し、最初の有効な割り込みが対応する第１の立ち上がりエッジ、矩形波が対応する第2の立ち下がりエッジ、次の有効な割り込みが対応する第3の立ち下がりエッジの取得する；第１の立ち下がりエッジ、第１の立ち上がりエッジ、第2の立ち下がりエッジ、および第3の立ち下がりエッジにより、指令時間のテスト結果を生成する。よって、本願の実施形態において、テストシステムは、コンフィギュレータとの接続を確立した後に、コンフィギュレータによって送信されるクロック信号により、通信を行う時の最初の有効な割り込み、矩形波、および次の有効な割り込みが対応する立ち下がりエッジと立ち上がりエッジをそれぞれ確定できることで、クロック信号の立ち上がりエッジと立ち下がりエッジにより、アダプタが対応する指令時間の検出結果をさらに取得できることがわかる。本願のテストシステムは、アダプタとの通信時にアダプタに対して指令時間の検出を直接に行えることだからこそ、アダプタに対して指令を送信する時間を検出するとき、検出指令の数を減らし、検出プロセスを簡略化することができるので、検出効率および精度を大きく改善できる。
【０１１３】
本願の実施例は、プログラムが格納された第１のコンピュータ可読の記憶媒体を提供し、当該プログラムがプロセッサにより実行されると、上記の指令時間のテスト方法が実現される。
【０１１４】
具体的には、本実施形態の指令時間のテスト方法が対応するプログラム指令は、光ディスク、ハードディスク、Ｕディスクなどの記憶媒体に格納してもよい。記憶媒体における、指令時間のテスト方法に対応するプログラム指令が、電子装置によって読み取られるか実行されると、次のステップ、
アダプタとの接続を確立した後、前記アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信することと、
前記クロック信号が対応する最初の有効な割り込み、前記最初の有効な割り込みが対応する矩形波、および前記最初の有効な割り込みが対応する次の有効な割り込みを取得することと、
前記最初の有効な割り込みが対応する第１の立ち下がりエッジと第１の立ち上がりエッジを取得し、前記矩形波が対応する第２の立ち下がりエッジを取得し、前記次の有効な割り込みが対応する第３の立ち下がりエッジを取得することと、
前記第１の立ち下がりエッジ、前記第１の立ち上がりエッジ、前記第２の立ち下がりエッジ、および前記第３の立ち下がりエッジにより、指令時間のテスト結果を生成することとを含む。
【０１１５】
当業者は、本願の実施形態が方法、システム、またはコンピュータプログラム製品として提供され得ることを理解すべきである。したがって、本願は、ハードウェアの実施形態、ソフトウェアの実施形態、またはソフトウェアとハードウェアを組み合わせた実施形態の形を採用してもよい。さらに、本願は、コンピュータ使用可能なプログラムコードを含む１つまたは複数のコンピュータ使用可能な記憶媒体（磁気ディスク記憶装置、光記憶装置などを含むがこれらに限定されない）に実現されるコンピュータプログラム製品の形を採用してもよい。
【０１１６】
本願は、本願の実施形態による方法、装置（システム）、およびコンピュータプログラム製品の実現フローの模式図および／またはブロック図を参照して説明される。コンピュータプログラム指令で、フロー模式図および／またはブロック図の各プロセスおよび／またはブロックを実現でき、或いはフロー模式図および／またはブロック図のプロセスおよび／またはブロックの組み合わせを実現できることを理解されたい。これらのコンピュータプログラム指令は、汎用コンピュータ、専用コンピュータ、組み込みプロセッサ、または他のプログラマブルデータ処理装置のプロセッサに提供してマシンを生成し、コンピュータのプロセッサまたは他のプログラマブルデータ処理装置が実行される指令によって、実現フロー模式図の１つまたは複数のプロセスおよび／またはブロック図の１つまたは複数のブロックで指定される機能を実現するための装置を生成できる。
【０１１７】
これらのコンピュータプログラム指令はまた、コンピュータまたは他のプログラマブルデータ処理装置を特定の方法で作動するように導くことができるコンピュータ可読メモリに格納してもよく、その結果、コンピュータ可読メモリに格納された指令は、指令装置を含む製品を生成し、当該指令装置は、実現フロー模式図の１つまたは複数のプロセスおよび／またはブロック図の１つまたは複数のブロックで指定される機能を実現する。
【０１１８】
これらのコンピュータプログラム指令は、コンピュータまたは他のプログラマブルデータ処理装置にロードすることもできる。これにより、一連の操作ステップがコンピュータまたは他のプログラマブル装置で実行され、コンピュータ実現の処理を生成し、コンピュータまたは他のプログラマブルデータ処理装置が実行される指令は、実現フロー模式図の１つまたは複数のプロセスおよび／またはブロック図の１つまたは複数のブロックで指定される機能を実現するステップを提供する。
【０１１９】
上記のは、本願の好ましい実施形態にすぎず、本願の保護範囲を限定するためではない。
【０１２０】
産業上の利用可能性
本願の実施形態は、指令時間のテスト方法及びシステム、並びにコンピュータ記憶媒体を提供する。テストシステムはアダプタとの接続を確立した後、アダプタとの接続を確立した後、テストシステムは、アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信する；クロック信号が対応する最初の有効な割り込み、最初の有効な割り込みが対応する矩形波、最初の有効な割り込みが対応する次の有効な割り込みを取得する；第１の立ち下がりエッジを取得し、最初の有効な割り込みが対応する第１の立ち上がりエッジ、矩形波が対応する第2の立ち下がりエッジ、次の有効な割り込みが対応する第3の立ち下がりエッジの取得する；第１の立ち下がりエッジ、第１の立ち上がりエッジ、第2の立ち下がりエッジ、および第3の立ち下がりエッジにより、指令時間のテスト結果を生成する。よって、本願の実施形態において、テストシステムは、コンフィギュレータとの接続を確立した後に、コンフィギュレータによって送信されるクロック信号により、通信を行う時の最初の有効な割り込み、矩形波、および次の有効な割り込みが対応する立ち下がりエッジと立ち上がりエッジをそれぞれ確定できることで、クロック信号の立ち上がりエッジと立ち下がりエッジにより、アダプタが対応する指令時間の検出結果をさらに取得できることがわかる。本願のテストシステムは、アダプタとの通信時にアダプタに対して指令時間の検出を直接に行えることだからこそ、アダプタに対して指令を送信する時間を検出するとき、検出指令の数を減らし、検出プロセスを簡略化することができるので、検出効率および精度を大きく改善できる。
【図１】
2021533654.tif 000003
【図２】
2021533654.tif 000004
【図３】
2021533654.tif 000005
【図４】
2021533654.tif 000006
【図５】
2021533654.tif 000007
【図６】
2021533654.tif 000008
【図７】
2021533654.tif 000009
【図８】
2021533654.tif 000010
【図９】
2021533654.tif 000011
【手続補正書】
【提出日】令和3年2月4日(2021.2.4)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本願の実施形態は、端末の分野における充電技術に関し、特に、指令時間のテスト方法及びシステム、並びにコンピュータ記憶媒体に関する。
【背景技術】
【０００２】
急速充電技術は、アダプタを介して端末のバッテリを多段定電流方式で充電できるため、安全性と信頼性を保証する前提で急速充電を行うことができ、端末の充電速度が大幅に向上される。その中でも、急速充電時には、アダプタと端末が双方向通信を行う必要があるため、アダプタが指令を送信する時間は、フラッシュ充電の効果に一定の影響を与える。
【０００３】
従来技術では、アダプタの指令送信の時間をオシロスコープで検出する場合、検出指令の数が多く、検出プロセスが複雑で、検出効率が低く、精度が悪い。
【発明の概要】
【０００４】
本願の実施形態は、指令時間のテスト方法及びシステム、並びにコンピュータ記憶媒体を提供する。アダプタに対して指令送信の時間検出を行うとき、検出指令の数を減らし、検出プロセスを簡略化することができるので、検出効率および精度を大幅に改善できる。
【０００５】
本願の実施形態の技術案は、以下のように実施される：
本願の実施形態は、指令時間のテスト方法を提供し、前記方法は、
アダプタとの接続を確立した後、前記アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信することと、
前記クロック信号が対応する最初の有効な割り込み、前記最初の有効な割り込みが対応する矩形波、および前記最初の有効な割り込みが対応する次の有効な割り込みを取得することと、
前記最初の有効な割り込みが対応する第１の立ち下がりエッジと第１の立ち上がりエッジを取得し、前記矩形波が対応する第２の立ち下がりエッジを取得し、前記次の有効な割り込みが対応する第３の立ち下がりエッジを取得することと、
前記第１の立ち下がりエッジ、前記第１の立ち上がりエッジ、前記第２の立ち下がりエッジ、前記第３の立ち下がりエッジにより、指令時間のテスト結果を生成することとを含む。
【０００６】
本願の実施形態は、指令時間のテスト方法及びシステム、並びにコンピュータ記憶媒体を提供する。テストシステムはアダプタとの接続を確立した後、アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信する；クロック信号が対応する最初の有効な割り込み、最初の有効な割り込みが対応する矩形波、最初の有効な割り込みが対応する次の有効な割り込みを取得する；第１の立ち下がりエッジを取得し、最初の有効な割り込みが対応する第１の立ち上がりエッジ、矩形波が対応する第２の立ち下がりエッジ、次の有効な割り込みが対応する第３の立ち下がりエッジの取得する；第１の立ち下がりエッジ、第１の立ち上がりエッジ、第２の立ち下がりエッジ、および第３の立ち下がりエッジにより、指令時間のテスト結果を生成する。よって、本願の実施形態において、テストシステムは、アダプタとの接続を確立した後に、アダプタによって送信されるクロック信号により、通信を行う時の最初の有効な割り込み、矩形波、および次の有効な割り込みが対応する立ち下がりエッジと立ち上がりエッジをそれぞれ確定できることで、クロック信号の立ち上がりエッジと立ち下がりエッジにより、アダプタが対応する指令時間の検出結果をさらに取得できることがわかる。本願のテストシステムは、アダプタとの通信時にアダプタに対して指令時間の検出を直接に行えることだからこそ、アダプタに対して指令を送信する時間を検出するとき、検出指令の数を減らし、検出プロセスを簡略化することができるので、検出効率および精度を大きく改善できる。
【図面の簡単な説明】
【０００７】
【図１】図１は、本願の実施形態において提案される指令時間のテスト方法の実現フローの模式図である。
【図２】図２は、本願の実施形態におけるテストシステムの模式図である。
【図３】図３は、テストボードの模式図である。
【図４】図４は、テストシステムとアダプタとの接続の模式図である。
【図５】図５は、本願におけるクロック信号の模式図である。
【図６】図６は、本願の実施形態において指令を送信するときのクロック信号およびデータ信号の略図である。
【図７】図７は、本願の実施形態においる有効な割り込みの立ち上がりエッジおよび立ち下がりエッジの模式図である。
【図８】図８は、本願の実施形態において提案されるテストシステムの構成構造の第１の模式図である。
【図９】図９は、本願の実施形態において提案されるテストシステムの構成構造の第２の模式図である。
【発明を実施するための形態】
【０００８】
本願の実施形態における技術案は、本願の実施形態における図面を参照して、以下に明確かつ完全に説明される。ここで説明される特定の実施形態は、関連する出願を解釈するためだけに使用され、出願を限定するためではないことは理解できる。さらに、説明を簡単にするために、関連する出願に関連する部分のみが図面に示されていることに留意されたい。
【０００９】
端末が急速充電の場合、カスタマイズされたアダプタとバッテリを介してフラッシュ充電の機能を実現する必要がある。一般に、フラッシュ充電に使用されるアダプタは、マイクロコントローラユニット（Ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ  Ｕｎｉｔ、ＭＣＵ）スマートチップを備えているため、当該アダプタはスマート充電器にアップグレード可能である。
【００１０】
さらに、本願の実施形態では、当該アダプタが端末を急速充電するプロセスは、主に以下の５つのステージを含んでもよい。
【００１１】
ステージ１：端末はアダプタのタイプを検出し、アダプタはアダプタと端末との間のハンドシェイク通信を開始し、アダプタは第１の指令を送信して、端末に急速充電モードをオンにするかどうかを問い合わせ、端末が急速充電をオンにすることに同意すると、急速充電通信フローがステージ２に入る。
【００１２】
ステージ２：アダプタは第２の指令を端末に送信して、アダプタの出力電圧がマッチしているかどうかを問い合わせ、端末はアダプタの出力電圧が高すぎる、低すぎる、またはマッチしていると応答し、アダプタは出力電圧が適切になるまで出力電圧を調整する。
【００１３】
ステージ３：アダプタは第３の指令を端末に送信して、端末が現在サポートする最大充電電流を問い合わせ、端末は最大充電電流をアダプタに応答し、ステージ４に入る。
【００１４】
ステージ４：アダプタは、出力電流を現在端末がサポートする最大充電電流に設定してもよく、定電流ステージ、即ちステージ５に入る。
【００１５】
ステージ５：定電流ステージに入ると、アダプタは一定の時間間隔ごとに第４の指令を送信して、端末バッテリの現在の電圧を問い合わせてもよく、端末は端末バッテリの現在の電圧をアダプタにフィードバックしてもよく、アダプタは、端末の端末バッテリの現在の電圧に関するフィードバックにより、接触が良いかどうか、および端末の現在の充電電流値を減らす必要があるかどうかを判断する。
【００１６】
定電流ステージは、ステージ５において、アダプタの出力電流がずっと変わらないことを意味しないことに留意されたい。いわゆる定電流は、多段定電流であり、つまり、一定の時間内に変わらない。
【００１７】
アダプタと端末の間で双方向通信を確立して、多段定電流で端末を充電することによって急速充電が実現されるので、アダプタによって送信される指令の各パラメータは、フラッシュ充電の効果に大きな影響を与え、アダプタによって送信される指令のパラメータに対して検出を行うことは特に重要である。
【００１８】
本願の実施形態における技術案は、本願の実施形態における図面を参照して、以下に明確かつ完全に説明される。
【００１９】
本願の一実施形態は、指令時間のテスト方法を提供する。図１は、本願の実施形態で提案される指令時間のテスト方法の実現フローの模式図である。図１に示すように、上記のテストシステムによる指令時間のテスト方法には、次のステップが含まれる。
【００２０】
ステップ１０１で、アダプタとの接続を確立した後、アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信する。
【００２１】
本願の実施形態では、上記のテストシステムは、アダプタとの接続を確立した後、上記のアダプタによって送信されるクロック信号を受信することができる。
【００２２】
なお、本願の実施形態において、上記のアダプタおよび上記のテストシステムが指令を伝送するとき、上記のクロック信号は、指令の伝送時間を制御するために使用できることに留意されたい。具体的に、上記のアダプタは上記のテストシステムに上記のクロック信号を送信することで、上記のアダプタと上記のテストシステムが上記のクロック信号のクロックサイクルにより双方向通信を行えるようにする。
【００２３】
なお、本願の実施形態において、上記のテストシステムは、上記のアダプタに対してパラメータ検出を行うシステムであってもよいことに留意されたい。図２は、本願の実施形態におけるテストシステムの模式図である。図２に示すように、テストシステムは、テストボード、電気負荷、および上位コンピュータを含んでもよい。テストボードは、電気負荷に接続されて調整され、そして金属酸化物半導体電界効果トランジスタ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ、ＭＯＳＦＥＴ、ＭＯＳ）のオン・オフを制御することで、端末の状態をシミュレートする。具体的には、本願の実施形態において、テストボードは、検出されたアダプタの各値を上位コンピュータに送信してもよく、例えば、検出されたアダプタの出力状態を上位コンピュータに報告してもよい。
【００２４】
なお、本願の実施形態において、上記の図２に基づいて、図３は、テストボードの模式図であることに留意されたい。図３に示されるように、テストボードは、ＭＣＵおよびＭＯＳが集積されてもよい。ここ、ＶＢＵＳはＵＳＢ電圧であり、ＧＮＤは電源グラウンドである。
【００２５】
さらに、本願の実施形態において、上記の図２に基づいて、図４は、テストシステムとアダプタとの接続の模式図である。図４に示すように、テストシステムのテストボードは、アダプタに接続可能であり、アダプタと双方向通信を行うことができる。
【００２６】
本願の実施形態において、上記のテストシステムは、上記のアダプタと接続かつ通信し、アダプタが端末を急速充電するプロセスをシミュレートできるので、オシロスコープによってアダプタのパラメータテスト結果を取得する必要がなく、直接アダプタの各パラメータに対してテストを行ってもよいことに留意されたい。
【００２７】
さらに、本願の実施形態において、上記のテストシステムは上記のアダプタと接続かつ通信し、アダプタが端末を急速充電するプロセスをシミュレートする場合、受信される上記のクロック信号うちの最初の割り込みは、上記のアダプタおよび端末が急速充電するプロセスにおける１番目のバイトであってもよく、つまり上記のステージ１における、急速充電モードをオンにするかどうかを問い合わせる上記の第１の指令における１番目のバイトであってもよい。
【００２８】
本願の実施形態では、上記のクロック信号うちの最初の割り込みは、上記のアダプタによって送信される、上記のアダプタに対してパラメータ検出に使用されるテストバイトであってもよいことに留意されたい。
【００２９】
さらに、本願の実施形態では、上記のアダプタは端末を急速充電することに使用されてもよい。具体的には、上記のアダプタと端末とはユニバーサルシリアルバス（Ｕｎｉｖｅｒｓａｌ  Ｓｅｒｉａｌ  Ｂｕｓ、ＵＳＢ）インターフェースで接続し、当該ＵＳＢインターフェースは通常のＵＳＢインターフェイスであってもよく、ｍｉｃｒｏ  ＵＳＢインターフェイスまたはＴｙｐｅ  Ｃインターフェイスであってもよい。ＵＳＢインターフェースの電源コードは、上記のアダプタが端末を充電するために使用される。ここ、ＵＳＢインターフェースの電源コードは、ＵＳＢインターフェースのＶＢｕｓ線および／またはアース線であってもよい。ＵＳＢインターフェースのデータ線は、上記のアダプタと端末との双方向通信に使用される。当該データ線は、ＵＳＢインターフェースのＤ＋線および／またはＤ−線であってもよい。いわゆる双方向通信は、アダプタと端末の両方が情報交換を指してもよい。
【００３０】
さらに、本願の実施形態では、上記のアダプタは、通常充電モードおよび急速充電モードをサポートすることができ、急速充電モードの充電電流は通常充電モードの充電電流よりも大きく、すなわち、急速充電モードの充電速度は通常充電モードの充電速度よりも大きい。一般的に言って、通常充電モードは、定格出力電圧が５Ｖで、定格出力電流が２．５Ａ以下の充電モードとして理解されてもよい。また、通常充電モードでは、アダプタの出力ポートＤ＋とＤ−を短絡させてもよいが、急速充電モードでは、アダプタは、Ｄ＋およびＤ−を使用して、モバイル端末と通信およびデータ交換を行える。
【００３１】
なお、本願の実施形態では、上記のアダプタは、端末の急速充電の効果に比較的に確定的な影響を与えるため、アダプタのパフォーマンスパラメータをテストすることが特に重要であることに留意されたい。ここ、アダプタのパフォーマンスパラメータには、指令送信の時間パラメータ、出力電圧、出力電流などが含まれてもよい。
【００３２】
本願の実施形態では、上記のテストシステムがアダプタに接続した後、アダプタは、ＵＳＢインターフェースのデータ線を介してテストシステムにクロック信号を送ることができることに留意されたい。ここ、クロック信号は、上記のアダプタとテストシステムとの通信のタイミングを指令するためためである。具体的には、上記のアダプタは進んでクロック信号をテストシステムに送信し、上記のアダプタはテストシステムとの接続のプロセス全体を通して当該クロック信号の送信を維持できるため、当該通信タイミングの制御でテストシステムとの双方向通信を行うことができる。
【００３３】
さらに、本願の実施形態において、通信タイミングは、交互に生成される上記のアダプタの指令送信期間と上記のアダプタの指令受信期間とを含む。
【００３４】
さらに、本願の実施形態では、上記のテストシステムが上記のアダプタとの接続を確立した後、上記のテストシステムは、Ｄ＋データ線を介して上記のアダプタによって送信される上記のクロック信号を受信することができる。
【００３５】
図５は、本願におけるクロック信号の模式図である。図５に示すように、本願の実施形態において、Ｄ＋データ線のクロック信号は、低レベルおよび高レベルを含む。ここ、１つの低レベルと１つの高レベルが１つのクロックサイクルを構成しており、例えば、クロックサイクルは、１０μｓの低レベルおよび５００μｓの高レベルを含む。
【００３６】
上記の図５に基づいて、図６は、本願の実施形態において指令を伝送するときのクロック信号およびデータ信号の模式図である。一方、図６に示すように、アダプタによって端末に送信される各指令は、８ビットのデータを含む。アダプタは、クロック信号の連続する８つのクロックサイクルを通じて、８ビットのデータをモバイル端末に送信する。連続する８つのクロックサイクルのそれぞれのクロックサイクルの最初の１０  μｓは割り込みであり、後の５００  μｓはデータである。もう一方、アダプタが受信する各応答指令には１０ビットのデータが含まれており、アダプタは、クロック信号の連続する１０個のクロックサイクルを通じて、端末から１０ビットのデータを受信する。連続する１０個のクロックサイクルのそれぞれのクロックサイクルの最初の５００  μｓはデータであり、後の１０  μｓは割り込みである。
【００３７】
さらに、本願の実施形態では、上記のテストシステムは、上記のアダプタとの接続を確立した後、受信される上記のクロック信号を介して指令時間をテストすることができる。
【００３８】
ステップ１０２で、クロック信号が対応する最初の有効な割り込み、最初の有効な割り込みが対応する矩形波、および最初の有効な割り込みが対応する次の有効な割り込みを取得する。
【００３９】
本願の実施形態では、上記のテストシステムは、上記のアダプタによって送信される上記のクロック信号を受信した後、上記のクロック信号が対応する最初の有効な割り込み、上記の最初の有効な割り込みが対応する矩形波、および上記の最初の有効な割り込みが対応する次の有効な割り込みを収集できる。。
【００４０】
さらに、本願の実施形態では、上記のテストシステムは、上記のクロック信号を受信した後、上記のクロック信号うちの有効な割り込みおよび矩形波を収集して、上記のクロック信号うちの１番目の有効な割り込み、１番目の矩形波および２番目の有効な割り込みを取得できる。つまり、上記の最初の有効な割り込み、上記の最初の有効な割り込みが対応する上記の矩形波、および上記の次の有効な割り込みを取得できる。
【００４１】
なお、本願の実施形態では、上記のステージ１で上記のアダプタが送信する第１の指令は急速充電をオンにするか否かを確定するためであり、よって上記のテストシステムは指令時間のテストを行う際に、上記のアダプタが送信する第１の指令に対してタイミング検出を行う必要があるため、上記の最初の有効な割り込みと、上記の最初の有効な割り込みが対応する上記の矩形波を収集して取得する必要があることに留意されたい。
【００４２】
なお、本願の実施形態において、上記のテストシステムが指令時間テストを行う際に、連続する２つの有効な割り込みにより、データ伝送の間隔時間と持続時間を確定できるため、上記の最初の有効な割り込みが対応する上記の次の有効な割り込みを収集する必要があることに留意されたい。
【００４３】
ステップ１０３で、最初の有効な割り込みが対応する第１の立ち下がりエッジと第１の立ち上がりエッジを取得し、矩形波が対応する第２の立ち下がりエッジを取得し、次の有効な割り込みが対応する第３の立ち下がりエッジを取得する。
【００４４】
本願の実施形態では、上記のテストシステムは、上記の最初の有効な割り込み、前期矩形波、および上記の次の有効な割り込みを収集して取得した後、上記の最初の有効な割り込みが対応する第１の立ち下がりエッジおよび第１の立ち上がりエッジを取得でき、また、上記の矩形波が対応する第２の立ち下がりエッジも取得でき、同時に、上記の次の有効な割り込みが対応する第３の立ち下がりエッジも取得できる。
【００４５】
本願の実施形態では、上記のテストシステムは、上記の最初の有効な割り込み、上記の矩形波、および上記の次の有効な割り込みに基づいて上記のアダプタが指令タイミング要件を満たすかどうかをさらに判断することができることに留意されたい。具体的に、上記のテストシステムは、上記の最初の有効な割り込み、上記の矩形波、および上記の次の有効な割り込みの立ち上がりエッジと立ち下がりエッジを先ず検出して、上記の最初の有効な割り込みの上記の第１の立ち上がりエッジと上記の第１の立ち下がりエッジを取得でき、また、上記の矩形波が対応する第２の立ち下がりエッジも取得でき、同時に、上記の次の有効な割り込みが対応する第３の立ち下がりエッジも取得できることに留意されたい。
【００４６】
上記の図６に基づいて、図７は、本願の実施形態における有効な割り込みの立ち上がりエッジと立ち下がりエッジの模式図である。図７に示すように、テストシステムは、１番目の有効な割り込みの立ち上がりエッジと立ち下がりエッジを収集して取得でき、矩形波が対応する立ち下がりエッジも取得でき、同時に、２番目の有効な割り込みが対応する立ち下がりエッジも取得できる。
【００４７】
ステップ１０４で、第１の立ち下がりエッジ、第１の立ち上がりエッジ、第２の立ち下がりエッジ、および第３の立ち下がりエッジにより、指令時間のテスト結果を生成する。
【００４８】
本願の実施形態では、上記のテストシステムは、上記の最初の有効な割り込みが対応する上記の第１の立ち下がりエッジおよび上記の第１の立ち上がりエッジ、上記の矩形波が対応する上記の第２の立ち下がりエッジ、および上記の次の有効な割り込みが対応する上記の第３の立ち下がりエッジを取得した後、上記の第１の立ち下がりエッジ、上記の第１の立ち上がりエッジ、上記の第２の立ち下がりエッジ、および上記の第３の立ち下がりエッジに基づいてテスト結果を生成できる。
【００４９】
さらに、本願の実施形態では、上記のテストシステムは、上記の第１の立ち下がりエッジ、上記の第１の立ち上がりエッジ、上記の第２の立ち下がりエッジ、および上記の第３の立ち下がりエッジを確定した後、上記の第１の立ち下がりエッジおよび上記の第１の立ち上がりエッジにより、有効な割り込みの割り込み時間を確定することができ、上記の第１の立ち下がりエッジおよび上記の第２の立ち下がりエッジによりデータの伝送時間確定することもでき、同時に上記の第２の立ち下がりエッジおよび上記の第３の立ち下がりエッジにより間隔時間を確定することもできる。
【００５０】
本願の実施形態において、上記のテストシステムは、上記の第１の立ち下がりエッジ、上記の第１の立ち上がりエッジ、上記の第２の立ち下がりエッジ、および上記の第３の立ち下がりエッジにより上記のテスト結果を生成するとき、上記の割り込み時間、上記の伝送時間、および上記の間隔時間を、上記のテストボードから直接取得してもよく、先ず上記の第１の立ち下がりエッジ、上記の第１の立ち上がりエッジ、上記の第２の立ち下がりエッジ、および上記の第３の立ち下がりエッジを、上記の上位コンピュータへの送信し、上記の上位コンピュータから上記の割り込み時間、上記の伝送時間、上記の間隔時間を取得してもよいことに留意されたい。
【００５１】
なお、本願の実施形態では、上記のテスト結果は、上記のアダプタが対応する時間パラメータのテスト結果を表現するためである。具体的に、上記のテスト結果に基づいて、上記のアダプタが対応する時間パラメータは、タイミング要件を満たすか否かを判定できることに留意されたい。
【００５２】
さらに、本願の実施形態では、上記のテスト結果には、有効な割り込みの割り込み持続時間を表現するための第１の結果、指令データ送信の持続時間を表現するための第２の結果を含んでもよく、さらに送信間隔時間を表現する第３の結果を含んでもよい。
【００５３】
本願の実施形態によって提供される指令時間のテスト方法では、アダプタとの接続が確立された後、テストシステムはアダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信し、クロック信号が対応する最初の有効な割り込み、最初の有効な割り込みが対応する矩形波、および最初の有効な割り込みが対応する次の有効な割り込みを取得し、最初の有効な割り込みが対応する第１の立ち下がりエッジと第１の立ち上がりエッジを取得し、矩形波が対応する第２の立ち下がりエッジを取得し、次の有効な割り込みが対応する第３の立ち下がりエッジを取得し、第１の立ち下がりエッジ、第１の立ち上がりエッジ、第２の立ち下がりエッジ、および第３の立ち下がりエッジにより、指令時間のテスト結果を生成する。  本願の実施形態は、指令時間のテスト方法を提供する。アダプタとの接続を確立した後、テストシステムは、アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信する；クロック信号が対応する最初の有効な割り込み、最初の有効な割り込みが対応する矩形波、最初の有効な割り込みが対応する次の有効な割り込みを取得する；第１の立ち下がりエッジを取得し、最初の有効な割り込みが対応する第１の立ち上がりエッジ、矩形波が対応する第２の立ち下がりエッジ、次の有効な割り込みが対応する第３の立ち下がりエッジの取得する；第１の立ち下がりエッジ、第１の立ち上がりエッジ、第２の立ち下がりエッジ、および第３の立ち下がりエッジにより、指令時間のテスト結果を生成する。よって、本願の実施形態において、テストシステムは、アダプタとの接続を確立した後に、アダプタによって送信されるクロック信号により、通信を行う時の最初の有効な割り込み、矩形波、および次の有効な割り込みが対応する立ち下がりエッジと立ち上がりエッジをそれぞれ確定できることで、クロック信号の立ち上がりエッジと立ち下がりエッジにより、アダプタが対応する指令時間の検出結果をさらに取得できることがわかる。本願のテストシステムは、アダプタとの通信時にアダプタに対して指令時間の検出を直接に行えることだからこそ、アダプタに対して指令を送信する時間を検出するとき、検出指令の数を減らし、検出プロセスを簡略化することができるので、検出効率および精度を大きく改善できる。
【００５４】
上記の実施形態に基づいて、本願の別の実施形態では、上記のテストシステムは、前記第1の立ち下がりエッジ、前記第1の立ち上がりエッジ、前記第2の立ち下がりエッジ、および前記第3の立ち下がりエッジにより指令時間のテスト結果を生成する方法には、次のステップを含んでもよい。
【００５５】
ステップ１０４ａで、第１の立ち下がりエッジおよび第１の立ち上がりエッジにより割り込み時間を確定する。
【００５６】
本願の実施形態では、上記のテストシステムは、最初の有効な割り込みが対応する第１の立ち下がりエッジおよび第１の立ち上がりエッジを取得した後、上記の第１の立ち下がりエッジおよび上記の第１の立ち上がりエッジによりさらに割り込み時間を確定してもよい。
【００５７】
本願の実施形態では、上記の割り込み時間は、上記のアダプタによって送信されるクロック信号における有効な割り込みの割り込み持続時間を表現するためであってもよいので、上記のテストシステムは、先ず上記の割り込み時間を確定し、さらに上記のアダプタのクロック信号がタイミング要件を満たすか否かを判定してもよいことに留意されたい。
【００５８】
ステップ１０４ｂで、第１の立ち下がりエッジおよび第２の立ち下がりエッジにより伝送時間を確定する。
【００５９】
本願の実施形態では、テストシステムは、上記の最初の有効な割り込みが対応する上記の第１の立ち下がりエッジおよび上記の矩形波が対応する上記の第２の立ち下がりエッジを取得した後、さらに上記の第１の立ち下がりエッジおよび上記の第２の立ち下がりエッジに基づいて、伝送時間を確定してもよい。
【００６０】
本願の実施形態では、上記の伝送時間は、上記のアダプタが指令を送信するときのデータの伝送時間を表現するためであってもよいので、上記のテストシステムは、先ず上記の伝送時間を確定して、さらに上記のアダプタの指令時間がタイミング要件を満たすかどうかを確定してもよいことに留意されたい。
【００６１】
本願の実施形態では、上記の伝送時間は、完全な１バイトの送信に必要な時間、すなわち、上記のテストシステムは、１バイトが対応する最初の有効な割り込みを受信してから当該バイトが対応する最後のビットへの応答が完了するまでの持続時間を表現するためであることに留意されたい。
【００６２】
ステップ１０４ｃで、第２の立ち下がりエッジおよび第３の立ち下がりエッジにより間隔時間を確定する。
【００６３】
本願の実施形態では、上記のテストシステムは、上記の矩形波が対応する上記の第２の立ち下がりエッジおよび上記の次の有効な割り込みが対応する第３の立ち下がりエッジを取得した後、上記の第２の立ち下がりエッジおよび上記の第３の立ち下がりエッジに基づいて、さらに間隔時間を確定してもよい。
【００６４】
本願の実施形態では、上記の間隔時間は、上記のアダプタが指令を送信するときの異なるバイト間の伝送間隔を表現するためであってもよいので、上記のテストシステムは、先ず上記の間隔時間を確定して、さらに上記のアダプタの指令時間がタイミング要件を満たすかどうかを確定してもよいことに留意されたい。
【００６５】
さらに、本願の実施形態では、上記の間隔時間は、２つの隣接するバイト間の時間間隔、すなわち、上記のアダプタが連続的に送信する２つの隣接するバイト間の時間間隔を表現するためである。
【００６６】
ステップ１０４ｄで、上記の割り込み時間、伝送時間および間隔時間により、テスト結果を確定する。
【００６７】
本願の実施形態では、上記のテストシステムは、上記の割り込み時間、上記の伝送時間、および上記の間隔時間を確定した後、上記の割り込み時間、上記の伝送時間、および上記の間隔時間によりテスト結果を確定することができる。
【００６８】
さらに、本願の実施形態では、上記のテストシステムは、上記の割り込み時間、上記の伝送時間、および上記の間隔時間に基づいて上記のテスト結果を確定するときに、予め設定された割り込み閾値、伝送閾値、および間隔閾値を上記の割り込み時間、上記の伝送時間、上記の間隔時間のそれぞれと比較することで、比較結果により上記のテスト結果を確定してもよい。
【００６９】
本願の実施形態は、指令時間のテスト方法を提供する。アダプタとの接続を確立した後、テストシステムは、アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信する；クロック信号が対応する最初の有効な割り込み、最初の有効な割り込みが対応する矩形波、最初の有効な割り込みが対応する次の有効な割り込みを取得する；第１の立ち下がりエッジを取得し、最初の有効な割り込みが対応する第１の立ち上がりエッジ、矩形波が対応する第2の立ち下がりエッジ、次の有効な割り込みが対応する第3の立ち下がりエッジの取得する；第１の立ち下がりエッジ、第１の立ち上がりエッジ、第2の立ち下がりエッジ、および第3の立ち下がりエッジにより、指令時間のテスト結果を生成する。よって、本願の実施形態において、テストシステムは、アダプタとの接続を確立した後に、アダプタによって送信されるクロック信号により、通信を行う時の最初の有効な割り込み、矩形波、および次の有効な割り込みが対応する立ち下がりエッジと立ち上がりエッジをそれぞれ確定できることで、クロック信号の立ち上がりエッジと立ち下がりエッジにより、アダプタが対応する指令時間の検出結果をさらに取得できることがわかる。本願のテストシステムは、アダプタとの通信時にアダプタに対して指令時間の検出を直接に行えることだからこそ、アダプタに対して指令を送信する時間を検出するとき、検出指令の数を減らし、検出プロセスを簡略化することができるので、検出効率および精度を大きく改善できる。
【００７０】
上記の実施形態に基づいて、本願の別の実施形態では、上記のテストシステムは、前記割り込み時間、前記伝送時間、および前記間隔時間によりテスト結果を確定する前、すなわち、ステップ１０４ｄの前に、上記のテストシステムが指令時間をテストする方法には、次のステップを含まれてもよい。
【００７１】
ステップ１０５で、予め設定された割り込み時間の閾値、予め設定された伝送時間の閾値、および予め設定された間隔時間の閾値を取得する。
【００７２】
本願の実施形態では、上記のテストシステムは、上記の割り込み時間、上記の伝送時間、および上記の間隔時間により上記のテスト結果を生成する前、上記のテストシステムは、先ず予め設定された割り込み時間の閾値、予め設定された伝送時間の閾値、および予め設定された間隔時間の閾値を取得してもよい。
【００７３】
本願の実施形態では、上記の予め設定された割り込み時間の閾値、上記の予め設定された伝送時間の閾値、および上記の予め設定された間隔時間の閾値は、上記のアダプタが対応するタイミング要件を表現することができることに留意されたい。
【００７４】
さらに、本願の実施形態では、上記のテストシステムは、上記の予め設定された割り込み時間の閾値、上記の予め設定された伝送時間の閾値、および上記の予め設定された間隔時間の閾値を予め設定することができ、ここ、上記の予め設定された割り込み時間の閾値は、上記のアダプタがクロック信号における有効な割り込みを送信するタイミング要件を表現するためである。上記の予め設定された伝送時間の閾値は、上記のアダプタがデータを送信するタイミング要件を表現するためである。上記の予め設定された間隔時間の閾値は、上記のアダプタが満たすべき、２つの連続するバイトを送信する時間間隔のタイミング要件を表現するためである。
【００７５】
本願の実施形態では、さらに、上記のテストシステムは、前記割り込み時間、前記伝送時間、および前記間隔時間により前記テスト結果を確定する方法は、以下のステップを含んでもよい。
【００７６】
ステップ２０１で、割り込み時間および予め設定された割り込み時間の閾値により第１の結果を取得する。
【００７７】
本願の実施形態では、上記のテストシステムは、上記の割り込み時間および予め設定された割り込み時間の閾値を取得した後、さらに、上記の割り込み時間および上記の予め設定された割り込み時間の閾値により、第１の結果を取得してもよい。
【００７８】
なお、本願の実施形態において、上記のテストシステムは、上記の割り込み時間と上記の予め設定された割り込み時間の閾値とを比較し、比較結果により上記の第１の結果をさらに確定してもよいことに留意されたい。ここで、上記の第１の結果は、上記のアダプタがクロック信号における有効な割り込みのタイミング要件を満たするかどうかを確定するために使用される。
【００７９】
さらに、本願の実施形態では、上記のテストシステムは上記の割り込み時間を上記の予め設定された割り込み時間の閾値と比較した後、上記の割り込み時間が上記の予め設定された割り込み時間の閾値以上である場合、上記の第１の結果が上記のタイミング要件を満たさないと判定することができる。
【００８０】
さらに、本願の実施形態では、上記のテストシステムは割り込み時間を上記の予め設定された割り込み時間の閾値と比較した後、上記の割り込み時間が上記の予め設定された割り込み時間の閾値よりも短い場合、上記の第１の結果が上記のタイミング要件を満たすと判定することができる。
【００８１】
ステップ２０２で、伝送時間および予め設定された伝送時間の閾値により第２の結果を取得する。
【００８２】
本願の実施形態では、上記のテストシステムは、上記の伝送時間および予め上記の設定された伝送時間の閾値を取得した後、上記の伝送時間および上記の予め設定された伝送時間の閾値により第２の結果をさらに取得することができる。
【００８３】
なお、本願の実施形態において、上記のテストシステムは、上記の伝送時間と上記の予め設定された伝送時間の閾値とを比較し、比較結果により上記の第２の結果をさらに確定してもよい。ここで、上記の第２の結果は、上記のアダプタが１バイトを送信するタイミング要件を満たすかどうかを確定するためである。
【００８４】
さらに、本願の実施形態では、上記のテストシステムは、上記の伝送時間を上記の予め設定された伝送時間の閾値と比較した後、上記の伝送時間が上記の予め設定された伝送時間の閾値以上である場合、上記の第２の結果が、上記のタイミング要件を満たさいと判定することができる。
【００８５】
さらに、本願の実施形態では、上記のテストシステムは、上記の伝送時間を上記の予め設定された伝送時間の閾値と比較した後、上記の伝送時間が予上記のめ設定伝送時間の閾値よりも短い場合、上記の第２の結果が上記のタイミング要件を満たすと判定することができる。
【００８６】
ステップ２０３で、間隔時間および予め設定された間隔時間の閾値により第３の結果を取得する。
【００８７】
本願の実施形態では、テストシステムは、上記の間隔時間および上記の予め設定された間隔時間の閾値を取得した後、上記の間隔時間および上記の予め設定された間隔時間の閾値により第３の結果をさらに取得してもよい。
【００８８】
なお、本願の実施形態において、上記のテストシステムは、上記の間隔時間を上記の予め設定された間隔時間の閾値とを比較することで、比較結果により上記の第３の結果をさらに確定してもよい。上記の第３の結果は、上記のアダプタが連続する２つのバイトを送信する時間間隔のタイミング要件を満たすかどうかを確定するためである。
【００８９】
さらに、本願の実施形態では、上記のテストシステムは、上記の間隔時間を上記の予め設定された間隔時間の閾値と比較した後、上記の間隔時間が上記の予め設定された間隔時間の閾値以上である場合、上記の第３その結果が上記のタイミング要件が満たないと判定することができる。
【００９０】
さらに、本願の実施形態では、上記のテストシステムは、上記の間隔時間を上記の予め設定された間隔時間の閾値と比較した後、上記の間隔時間が上記の予め設定された間隔時間の閾値よりも短い場合、上記の第３の結果が上記のタイミング要件を満たすると判定することができる。
【００９１】
ステップ２０４で、第１の結果、第２の結果、および第３の結果によりテスト結果を確定する。
【００９２】
本願の実施形態において、上記のテストシステムは、上記の第１の結果、上記の第２の結果、および上記の第３の結果を取得した後、上記の第１の結果、上記の第２の結果、および上記の第３の結果により、上記のアダプタが対応するテスト結果を生成することができる。
【００９３】
本願の実施形態では、上記のテスト結果は、上記のアダプタのタイミングパラメータが予め設定されたタイミング要件を満たすかどうか、すなわち、上記のアダプタが有効な割り込みの割り込みタイミング要件を満たすかどうか、１バイトを送信する持続時間のタイミング要件要件を満たすかどうか、および上記のアダプタが連続する２つのバイトを送信する時間間隔のタイムタイミング要件を満たすかどうかを判定できることに注意されたい。
【００９４】
本願の実施形態は、指令時間のテスト方法を提供する。アダプタとの接続を確立した後、テストシステムは、アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信する；クロック信号が対応する最初の有効な割り込み、最初の有効な割り込みが対応する矩形波、最初の有効な割り込みが対応する次の有効な割り込みを取得する；第１の立ち下がりエッジを取得し、最初の有効な割り込みが対応する第１の立ち上がりエッジ、矩形波が対応する第2の立ち下がりエッジ、次の有効な割り込みが対応する第3の立ち下がりエッジの取得する；第１の立ち下がりエッジ、第１の立ち上がりエッジ、第2の立ち下がりエッジ、および第3の立ち下がりエッジにより、指令時間のテスト結果を生成する。よって、本願の実施形態において、テストシステムは、アダプタとの接続を確立した後に、アダプタによって送信されるクロック信号により、通信を行う時の最初の有効な割り込み、矩形波、および次の有効な割り込みが対応する立ち下がりエッジと立ち上がりエッジをそれぞれ確定できることで、クロック信号の立ち上がりエッジと立ち下がりエッジにより、アダプタが対応する指令時間の検出結果をさらに取得できることがわかる。本願のテストシステムは、アダプタとの通信時にアダプタに対して指令時間の検出を直接に行えることだからこそ、アダプタに対して指令を送信する時間を検出するとき、検出指令の数を減らし、検出プロセスを簡略化することができるので、検出効率および精度を大きく改善できる。
【００９５】
上記の実施形態に基づいて、本願の別の実施形態において、図８は、本願の実施形態で提案されるテストシステムの構成構造の第１の模式図である。図８に示すように、本願の実施形態で提案されるテストシステム１は、受信部１１、取得部１２および生成部１３を備えてもよい。
【００９６】
前記受信部１１は、アダプタとの接続が確立された後、前記アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信するためである。
【００９７】
前記取得部１２は、前記クロック信号が対応する最初の有効な割り込み、前記最初の有効な割り込みが対応する矩形波、および前記最初の有効な割り込みが対応する次の有効な割り込みを取得し、並びに前記有効な割り込みが対応する第１の立ち下がりエッジと第１の立ち上がりエッジを取得し、前記矩形波が対応する第２の立ち下がりエッジを取得し、前記次の有効な割り込みが対応する第３の立ち下がりエッジを取得するためである。
【００９８】
前記生成部１３は、前記第１の立ち下がりエッジ、前記第１の立ち上がりエッジ、前記第２の立ち下がりエッジ、および前記第３の立ち下がりエッジにより、指令時間のテスト結果を生成するためである。
【００９９】
さらに、本願の実施形態では、前記生成部１３は具体的に、前記第１の立ち下がりエッジおよび前記第１の立ち上がりエッジにより割り込み時間を確定し、並びに前記第１の立ち下がりエッジおよび前記第１の立ち下がりエッジにより伝送時間を確定し、並びに前記第２の立ち下がりエッジおよび前記第３の立ち下がりエッジにより間隔時間を確定し、並びに前記割り込み時間、前記伝送時間、および前記間隔時間により前記テスト結果を確定するためである。
【０１００】
さらに、本願の実施形態では、前記取得部１２はさらに、前記割り込み時間、前記伝送時間、および前記間隔時間により前記テスト結果を確定する前に、予め設定された割り込み時間の閾値、予め設定された伝送時間の閾値および予め設定された間隔時間の閾値を取得するためであり、ここで、前記予め設定された割り込み時間の閾値、前記予め設定された伝送時間の閾値、および前記予め設定された間隔時間の閾値は、前記アダプタが対応するタイミング要件を表現するためである。
【０１０１】
さらに、本願の実施形態では、前記取得部１２は具体的に、前記割り込み時間および前記予め設定された割り込み時間の閾値により、第１の結果を取得し、並びに前記伝送時間および前記予め設定された伝送時間の閾値により、第２の結果を取得し、並びに前記間隔時間および前記予め設定された間隔時間の閾値により、第３の結果を取得するためである。
【０１０２】
前記生成部１３は、具体的には、前記第１の結果、前記第２の結果、および前記第３の結果により、前記テスト結果を確定するためでる。
【０１０３】
さらに、本願の実施形態では、前記取得部１２はさらに具体的に、前記割り込み時間が前記予め設定された割り込み時間の閾値以上である場合、前記第１の結果がタイミング要件を満たさないと判定し、並びに、前記割り込み時間が前記予め設定された割り込み時間の閾値よりも短い場合、前記第１の結果がタイミング要件が満たすと判定し、前記伝送時間が前記予め設定された伝送時間の閾値以上である場合は、前記第２の結果がタイミング要件を満たさないと判定し、前記伝送時間が前記予め設定された伝送時間の閾値よりも短い場合、前記第２の結果がタイミング要件が満たすと判定し、前記間隔時間が前記予め設定された間隔時間の閾値以上である場合、前記第３の結果がタイミング要件を満たさないと判定し、前記間隔時間が前記予め設定された間隔時間の閾値よりも短い場合、前記第３の結果がタイミング要件が満たすと判定するためである。
【０１０４】
図９は、本願の実施形態で提案されるテストシステムの構成を示す第２の模式図である。図９に示すように、本願の実施形態で提案されるテストシステム１は、テストボード１４、上位コンピュータ１５、および電気負荷１６をさらに備えてもよい。ここで、テストボードには、プロセッサと、プロセッサが実行可能な指令を格納するメモリとが集積されている。オプションで、上記のテストシステム１は、通信インターフェース１７とテスト小型ボード１４、上位コンピュータ１５、電気負荷１６および通信インターフェース１７を接続するためのバス１８をさらに備えてもよい。
【０１０５】
さらに、本願の実施形態において、上記の上位コンピュータには、プロセッサとメモリとが集積されてもよく、上記のテストボード１４におけるプロセッサとメモリの機能は同じである。
【０１０６】
本願の実施形態では、上記のプロセッサは、特定用途向け集積回路（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ、ＡＳＩＣ）、デジタル信号プロセッサ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ、ＤＳＰ）、またはデジタル信号処理装置（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｄｅｖｉｃｅ、ＤＳＰＤ）プログラマブルロジックデバイス（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｌｏｇｉｃ  Ｄｅｖｉｃｅ、ＰＬＤ）、フィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ、ＦＰＧＡ）、中央処理装置（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ、ＣＰＵ）、コントローラ、マイクロコントローラ、マイクロプロセッサ少なくとも一つのであってもよい。異なるデバイスについて、上記のプロセッサ機能を実現するために使用される電子装置は、本願の実施形態において特に限定されなく、他のものであってもよいことが理解できる。テストシステム１はまた、プロセッサに接続され得るメモリを備えてもよい。ここ、メモリは、実行可能なプログラムコードを格納するためであり、プログラムコードは、コンピュータ動作指令を含み、メモリは、高速ＲＡＭメモリを含んでもよく、または不揮発性メモリ、たとえば少なくとも２つのディスクストレージも含んでもよい。
【０１０７】
本願の実施形態では、メモリは、指令およびデータを格納するためである。
【０１０８】
さらに、本願の実施形態では、上記のプロセッサは、アダプタとの接続を確立した後、前記アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信し、前記クロック信号が対応する最初の有効な割り込み、前記最初の有効な割り込みが対応する矩形波、前記最初の有効な割り込みが対応する次の有効な割り込みを取得し、前記最初の有効な割り込みが対応する第１の立ち下がりエッジと第１の立ち上がりエッジを取得し、前記矩形波が対応する第２の立ち下がりエッジの取得し、前記次の有効な割り込みが対応する第３の立ち下がりエッジの取得し、前記第１の立ち下がりエッジ、前記第１の立ち上がりエッジ、前記第２の立ち下がりエッジ、および前記第３の立ち下がりエッジにより、指令時間のテスト結果を生成するためである。
【０１０９】
実際の応用では、上記のメモリは、ランダムアクセスメモリ（Ｒａｎｄｏｍ−Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ、ＲＡＭ）などの揮発性メモリ（ｖｏｌａｔｉｌｅ  ｍｅｍｏｒｙ）であってもよく、または読み取り専用メモリ（Ｒｅａｄ−Ｏｎｌｙ  Ｍｅｍｏｒｙ、ＲＯＭ）、フラッシュメモリ（ｆｌａｓｈ  ｍｅｍｏｒｙ）、ハードディスク（Ｈａｒｄ  Ｄｉｓｋ  Ｄｒｉｖｅ、ＨＤＤ）、或いはソリッドステートドライブ（Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｄｒｉｖｅ、ＳＳＤ）などの不揮発性メモリ（ｎｏｎ−ｖｏｌａｔｉｌｅ  ｍｅｍｏｒｙ）であってもよく、または上記の種類のメモリの組み合わせであってもよく、指令とデータをプロセッサに提供する。
【０１１０】
また、本実施形態における各機能モジュールは、１つの処理ユニットに集積してもよいし、各部が物理的に単独で存在してもよいし、２つ以上の部が１つの部に集積してもよい。上記の集積ユニットは、ハードウェアでも、ソフトウェア機能モジュールの形でも実現することができる。
【０１１１】
集積ユニットは、ソフトウェア機能モジュールの形で実現され、独立した製品として販売または使用されない場合、コンピュータ可読の記憶媒体に格納してもよい。この理解に基づいて、本実施形態の技術案は本質的または従来技術に寄与する部分、または当該技術案のすべてまたは一部は、ソフトウェア製品の形で具現化できる。当該コンピュータソフトウェア製品は、記憶媒体に格納され、若干の指令を含み、当該指令はコンピュータ装置（パーソナルコンピュータ、サーバ、またはネットワークデバイスなどであってもよい）またはｐｒｏｃｅｓｓｏｒ（プロセッサ）に、本実施形態の方法のステップのすべてまたは一部を実行させる。上記の記憶媒体には、Ｕディスク、モバイルハードディスク、読み取り専用メモリ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ、ＲＯＭ）、ランダムアクセスメモリ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ、ＲＡＭ）、磁気ディスクまたは光ディスクなどの、プログラムコードを格納できる様々の媒体が含まれる。
【０１１２】
本願の実施形態は、指令時間のテストシステムを提供する。アダプタとの接続を確立した後、テストシステムは、アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信する；クロック信号が対応する最初の有効な割り込み、最初の有効な割り込みが対応する矩形波、最初の有効な割り込みが対応する次の有効な割り込みを取得する；第１の立ち下がりエッジを取得し、最初の有効な割り込みが対応する第１の立ち上がりエッジ、矩形波が対応する第2の立ち下がりエッジ、次の有効な割り込みが対応する第3の立ち下がりエッジの取得する；第１の立ち下がりエッジ、第１の立ち上がりエッジ、第2の立ち下がりエッジ、および第3の立ち下がりエッジにより、指令時間のテスト結果を生成する。よって、本願の実施形態において、テストシステムは、アダプタとの接続を確立した後に、アダプタによって送信されるクロック信号により、通信を行う時の最初の有効な割り込み、矩形波、および次の有効な割り込みが対応する立ち下がりエッジと立ち上がりエッジをそれぞれ確定できることで、クロック信号の立ち上がりエッジと立ち下がりエッジにより、アダプタが対応する指令時間の検出結果をさらに取得できることがわかる。本願のテストシステムは、アダプタとの通信時にアダプタに対して指令時間の検出を直接に行えることだからこそ、アダプタに対して指令を送信する時間を検出するとき、検出指令の数を減らし、検出プロセスを簡略化することができるので、検出効率および精度を大きく改善できる。
【０１１３】
本願の実施例は、プログラムが格納された第１のコンピュータ可読の記憶媒体を提供し、当該プログラムがプロセッサにより実行されると、上記の指令時間のテスト方法が実現される。
【０１１４】
具体的には、本実施形態の指令時間のテスト方法が対応するプログラム指令は、光ディスク、ハードディスク、Ｕディスクなどの記憶媒体に格納してもよい。記憶媒体における、指令時間のテスト方法に対応するプログラム指令が、電子装置によって読み取られるか実行されると、次のステップ、
アダプタとの接続を確立した後、前記アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信することと、
前記クロック信号が対応する最初の有効な割り込み、前記最初の有効な割り込みが対応する矩形波、および前記最初の有効な割り込みが対応する次の有効な割り込みを取得することと、
前記最初の有効な割り込みが対応する第１の立ち下がりエッジと第１の立ち上がりエッジを取得し、前記矩形波が対応する第２の立ち下がりエッジを取得し、前記次の有効な割り込みが対応する第３の立ち下がりエッジを取得することと、
前記第１の立ち下がりエッジ、前記第１の立ち上がりエッジ、前記第２の立ち下がりエッジ、および前記第３の立ち下がりエッジにより、指令時間のテスト結果を生成することとを含む。
【０１１５】
当業者は、本願の実施形態が方法、システム、またはコンピュータプログラム製品として提供され得ることを理解すべきである。したがって、本願は、ハードウェアの実施形態、ソフトウェアの実施形態、またはソフトウェアとハードウェアを組み合わせた実施形態の形を採用してもよい。さらに、本願は、コンピュータ使用可能なプログラムコードを含む１つまたは複数のコンピュータ使用可能な記憶媒体（磁気ディスク記憶装置、光記憶装置などを含むがこれらに限定されない）に実現されるコンピュータプログラム製品の形を採用してもよい。
【０１１６】
本願は、本願の実施形態による方法、装置（システム）、およびコンピュータプログラム製品の実現フローの模式図および／またはブロック図を参照して説明される。コンピュータプログラム指令で、フロー模式図および／またはブロック図の各プロセスおよび／またはブロックを実現でき、或いはフロー模式図および／またはブロック図のプロセスおよび／またはブロックの組み合わせを実現できることを理解されたい。これらのコンピュータプログラム指令は、汎用コンピュータ、専用コンピュータ、組み込みプロセッサ、または他のプログラマブルデータ処理装置のプロセッサに提供してマシンを生成し、コンピュータのプロセッサまたは他のプログラマブルデータ処理装置が実行される指令によって、実現フロー模式図の１つまたは複数のプロセスおよび／またはブロック図の１つまたは複数のブロックで指定される機能を実現するための装置を生成できる。
【０１１７】
これらのコンピュータプログラム指令はまた、コンピュータまたは他のプログラマブルデータ処理装置を特定の方法で作動するように導くことができるコンピュータ可読メモリに格納してもよく、その結果、コンピュータ可読メモリに格納された指令は、指令装置を含む製品を生成し、当該指令装置は、実現フロー模式図の１つまたは複数のプロセスおよび／またはブロック図の１つまたは複数のブロックで指定される機能を実現する。
【０１１８】
これらのコンピュータプログラム指令は、コンピュータまたは他のプログラマブルデータ処理装置にロードすることもできる。これにより、一連の操作ステップがコンピュータまたは他のプログラマブル装置で実行され、コンピュータ実現の処理を生成し、コンピュータまたは他のプログラマブルデータ処理装置が実行される指令は、実現フロー模式図の１つまたは複数のプロセスおよび／またはブロック図の１つまたは複数のブロックで指定される機能を実現するステップを提供する。
【０１１９】
上記のは、本願の好ましい実施形態にすぎず、本願の保護範囲を限定するためではない。
【０１２０】
産業上の利用可能性
本願の実施形態は、指令時間のテスト方法及びシステム、並びにコンピュータ記憶媒体を提供する。テストシステムはアダプタとの接続を確立した後、アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信する；クロック信号が対応する最初の有効な割り込み、最初の有効な割り込みが対応する矩形波、最初の有効な割り込みが対応する次の有効な割り込みを取得する；第１の立ち下がりエッジを取得し、最初の有効な割り込みが対応する第１の立ち上がりエッジ、矩形波が対応する第2の立ち下がりエッジ、次の有効な割り込みが対応する第3の立ち下がりエッジの取得する；第１の立ち下がりエッジ、第１の立ち上がりエッジ、第2の立ち下がりエッジ、および第3の立ち下がりエッジにより、指令時間のテスト結果を生成する。よって、本願の実施形態において、テストシステムは、アダプタとの接続を確立した後に、アダプタによって送信されるクロック信号により、通信を行う時の最初の有効な割り込み、矩形波、および次の有効な割り込みが対応する立ち下がりエッジと立ち上がりエッジをそれぞれ確定できることで、クロック信号の立ち上がりエッジと立ち下がりエッジにより、アダプタが対応する指令時間の検出結果をさらに取得できることがわかる。本願のテストシステムは、アダプタとの通信時にアダプタに対して指令時間の検出を直接に行えることだからこそ、アダプタに対して指令を送信する時間を検出するとき、検出指令の数を減らし、検出プロセスを簡略化することができるので、検出効率および精度を大きく改善できる。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
指令時間のテスト方法であって、
アダプタとの接続を確立した後、前記アダプタによって送信されるクロック信号を受信することと、
前記クロック信号が対応する最初の有効な割り込み、前記最初の有効な割り込みが対応する矩形波、および前記最初の有効な割り込みが対応する次の有効な割り込みを取得することと、
前記最初の有効な割り込みが対応する第１の立ち下がりエッジと第１の立ち上がりエッジを取得し、前記矩形波が対応する第２の立ち下がりエッジを取得し、前記次の有効な割り込みが対応する第３の立ち下がりエッジを取得することと、
前記第１の立ち下がりエッジ、前記第１の立ち上がりエッジ、前記第２の立ち下がりエッジ、および前記第３の立ち下がりエッジにより、指令時間のテスト結果を生成することとを含む、指令時間のテスト方法。
【請求項２】
請求項１に記載の方法にであって、
前記第１の立ち下がりエッジ、前記第１の立ち上がりエッジ、前記第２の立ち下がりエッジ、および前記第３の立ち下がりエッジにより、前記指令時間のテスト結果生成することは、
前記第１の立ち下がりエッジと前記第１の立ち上がりエッジにより、割り込み時間を確定することと、
前記第１の立ち下がりエッジと前記第２の立ち下がりエッジにより、伝送時間を確定することと、
前記第２の立ち下がりエッジと前記第３の立ち下がりエッジにより、間隔時間を確定することと、
前記割り込み時間、前記伝送時間、および前記間隔時間により、テスト結果を確定することとを含む、指令時間のテスト方法。
【請求項３】
請求項２に記載の方法にであって、
前記割り込み時間、前記伝送時間、および前記間隔時間により、前記テスト結果を確定する前に、前記方法はさらに、
予め設定された割り込み時間の閾値、予め設定された伝送時間の閾値、および予め設定された間隔時間の閾値を取得することを含み、ここ、前記予め設定された割り込み時間の閾値、前記予め設定された伝送時間の閾値、および前記予め設定された間隔時間の閾値は、前記アダプタが対応するタイミング要件を表現するためである、指令時間のテスト方法。
【請求項４】
請求項３に記載の方法にであって、
前記割り込み時間、前記伝送時間、および前記間隔時間により、前記テスト結果を確定することは、
前記割り込み時間および前記予め設定された割り込み時間の閾値により、第１の結果を取得することと、
前記伝送時間および前記予め設定された伝送時間の閾値により、第２の結果を取得することと、
前記間隔時間と前記予め設定された間隔時間の閾値により、第３の結果を取得することと、
前記第１の結果、前記第２の結果、および前記第３の結果により、前記テスト結果を確定することとを含む、指令時間のテスト方法。
【請求項５】
請求項４に記載の方法にであって、
前記割り込み時間および前記予め設定された割り込み時間の閾値により、第１の結果を取得することは、
前記割り込み時間が前記予め設定された割り込み時間の閾値以上である場合、前記第１の結果は前記タイミング要件を満たさないことと、
前記割り込み時間が前記予め設定された割り込み時間の閾値よりも短い場合、前記第１の結果は前記タイミング要件を満たすこととを含む、指令時間のテスト方法。
【請求項６】
請求項４に記載の方法にであって、
前記伝送時間および前記予め設定された伝送時間の閾値により、第２の結果を取得することは、
前記伝送時間が前記予め設定された伝送時間の閾値以上である場合、前記第２の結果は前記タイミング要件を満たさないことと、
前記伝送時間が前記予め設定された伝送時間の閾値よりも短い場合、前記第２の結果は前記タイミング要件を満たすこととを含む、指令時間のテスト方法。
【請求項７】
請求項４に記載の方法にであって、
前記間隔時間および前記予め設定された間隔時間の閾値により、第３の結果を取得することは、
前記間隔時間が前記予め設定された間隔時間の閾値以上である場合、前記第３の結果は前記タイミング要件を満たさないことと、
前記間隔時間が前記予め設定された間隔時間の閾値よりも短い場合、前記第３の結果は前記タイミング要件を満たすことことを含む、指令時間のテスト方法。
【請求項８】
テストシステムであって、
前記テストシステムは、受信部、取得部、および生成部を備え、
前記受信部は、アダプタとの接続を確立した後、前記アダプタによって送信される、指令の伝送時間を示すためのクロック信号を受信するためであり、
前記取得部は、前記クロック信号が対応する最初の有効な割り込み、前記最初の有効な割り込みが対応する矩形波、および前記最初の有効な割り込みが対応する次の有効な割り込みを取得し、並びに前記最初の有効な割り込みが対応する第１の立ち下がりエッジと第１の立ち上がりエッジを取得し、前記矩形波が対応する第２の立ち下がりエッジを取得し、前記次の有効な割り込みが対応する第３の立ち下がりエッジを取得するためであり、
生成部は、前記第１の立ち下がりエッジ、前記第１の立ち上がりエッジ、前記第２の立ち下がりエッジ、および前記第３の立ち下がりエッジにより、指令時間のテスト結果を生成するためである、テストシステム。
【請求項９】
請求項８に記載のテストシステムであって、
前記生成部は、具体的に、前記第１の立ち下がりエッジおよび前記第１の立ち上がりエッジにより、割り込み時間を確定し、並びに前記第１の立ち下がりエッジおよび前記第２の立ち下がりエッジにより、伝送時間を確定し、並びに前記第２の立ち下がりエッジと前記第３の立ち下がりエッジにより、間隔時間を確定し、並びに前記割り込み時間、前記伝送時間、および前記間隔時間により、前記テスト結果を確定するためである、テストシステム。
【請求項１０】
請求項９に記載のテストシステムであって、
前記取得部はさらに、前記割り込み時間、前記伝送時間、および前記間隔時間により、前記テスト結果を確定する前に、予め設定された割り込み時間の閾値、予め設定された伝送時間の閾値、および予め設定された間隔時間の閾値を取得するためであり、ここで、前記予め設定された割り込み時間の閾値、前記予め設定された伝送時間の閾値、および前記予め設定された間隔時間の閾値は、前記アダプタが対応するタイミング要件を表現するためである、テストシステム。
【請求項１１】
請求項１０に記載のテストシステムであって、
前記取得部は具体的に、前記割り込み時間および前記予め設定された割り込み時間の閾値により、第１の結果を取得し、並びに前記伝送時間および前記予め設定された伝送時間の閾値により、第２の結果を取得し、並びに前記間隔時間と前記予め設定された間隔時間の閾値により、第３の結果を取得するためであり、
前記生成部は具体的に、前記第１の結果、前記第２の結果、および前記第３の結果により、テスト結果を確定するためであり、
前記取得部はさらに具体的に、前記割り込み時間が前記予め設定された割り込み時間の閾値以上である場合、前記第１の結果が前記タイミング要件を満たさいと判定し、並びに前記割り込み時間が前記予め設定された割り込み時間よりも短い場合、前記第１の結果が前記タイミング要件を満たすと判定し、並びに前記伝送時間が前記予め設定された伝送時間の閾値以上である場合、前記第２の結果が前記タイミング要件を満たさいと判定し、並びに前記伝送時間が前記予め設定された伝送時間の閾値よりも短い場合、前記第２の結果が前記タイミング要件を満たすと判定し、並びに前記間隔時間が前記予め設定された間隔時間の閾値以上である場合、前記第３の結果が前記タイミング要件を満たさないと判定し、並びに前記間隔時間が前記予め設定された間隔時間の閾値よりも短い場合、前記第３の結果が前記タイミング要件を満たすと判定する、テストシステム。
【請求項１２】
テストシステムであって、
前記テストシステムは、テストボード、上位コンピュータ、および電気負荷を備え、前記テストボードおよび前記上位コンピュータには、プロセッサと、前記プロセッサが実行可能な指令を格納するメモリとが集積され、前記指令が実行されると、前記プロセッサは、請求項１〜７のいずれか一項に記載の方法を実施する、テストシステム。
【請求項１３】
テストシステムに適用されるプログラムを格納する、コンピュータ可読の記憶媒体であって、
前記プログラムがプロセッサによって実行されると、請求項１〜７のいずれか一項に記載の方法を実施する、コンピュータ可読の記憶媒体。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2021533654.tif 000012
【図２】
2021533654.tif 000013
【図３】
2021533654.tif 000014
【図４】
2021533654.tif 000015
【図５】
2021533654.tif 000016
【図６】
2021533654.tif 000017
【図７】
2021533654.tif 000018
【図８】
2021533654.tif 000019
【図９】
2021533654.tif 000020
【国際調査報告】
2021533654.tif 000021
2021533654.tif 000022
2021533654.tif 000023
2021533654.tif 000024