(57)【要約】光電子デバイスは、（ｉ）表面を有する基板と、（ｉｉ）表面上に配設された第１の電極と、（ｉｉｉ）第１の電極の少なくとも一部上に配設された半導体層と、（ｉｖ）半導体層上に配設された第２の電極と、（ｖ）第２の電極の少なくとも一部上に配設された核生成抑制コーティングと、（ｖｉ）表面上に配設されたパターニング構造であって、パターニング構造と第２の電極との間に遮蔽領域を提供する、パターニング構造と、（ｖｉｉ）表面上に配設された補助電極と、（ｖｉｉｉ）遮蔽領域に配設された導電性コーティングであって、補助電極および第２の電極を電気的に接続している、導電性コーティングと、を含む。【選択図】図１８
2021523524.tif 000002
【特許請求の範囲】
【請求項１】
光電子デバイスであって、
表面を有する基板と、
前記表面上に配設された第１の電極と、
前記第１の電極の少なくとも一部上に配設された半導体層と、
前記半導体層上に配設された第２の電極と、
前記第２の電極の少なくとも一部上に配設された核生成抑制コーティングと、
前記表面上に配設されたパターニング構造であって、前記パターニング構造と前記第２の電極との間に遮蔽領域を提供する、パターニング構造と、
前記表面上に配設された補助電極と、
前記遮蔽領域に配設された導電性コーティングであって、前記補助電極および前記第２の電極を電気的に接続する、導電性コーティングと、を備える、光電子デバイス。
【請求項２】
核生成促進コーティングをさらに備え、前記核生成促進コーティングは、前記表面と前記導電性コーティングとの間に配設されている、請求項１に記載の光電子デバイス。
【請求項３】
前記核生成促進コーティングは、前記導電性コーティングに接触するように配設されている、請求項２に記載の光電子デバイス。
【請求項４】
画素画定層をさらに備え、前記画素画定層は前記表面上に配設されている、請求項１〜３のいずれか一項に記載の光電子デバイス。
【請求項５】
前記画素画定層は、前記第１の電極の周囲をカバーしている、請求項４に記載の光電子デバイス。
【請求項６】
前記補助電極は、前記画素画定層上に配設されている、請求項４または５に記載の光電子デバイス。
【請求項７】
前記補助電極は、前記表面上に配設されている、請求項１〜５のいずれか一項に記載の光電子デバイス。
【請求項８】
前記パターニング構造は、前記補助電極上に配設されている、請求項１〜７のいずれか一項に記載の光電子デバイス。
【請求項９】
前記補助電極は、前記遮蔽領域に配設されている、請求項１〜７のいずれか一項に記載の光電子デバイス。
【請求項１０】
前記導電性コーティングおよび前記補助電極は、互いに一体的に形成されている、請求項１〜９のいずれか一項に記載の光電子デバイス。
【請求項１１】
前記遮蔽領域は、前記核生成抑制コーティングを実質的に含んでいない、請求項１〜１０のいずれか一項に記載の光電子デバイス。
【請求項１２】
前記パターニング構造は、ベース部および上部を含み、前記ベース部は前記表面の近位に配置され、前記上部は前記表面の遠位に配置されている、請求項１〜１１のいずれか一項に記載の光電子デバイス。
【請求項１３】
前記上部は、前記ベース部から側方外向きに延在し、それにより前記遮蔽領域を提供する、請求項１２に記載の光電子デバイス。
【請求項１４】
前記ベース部と前記上部との間に側壁が延在し、前記側壁は実質的に直線状、テーパ状、または曲線状である、請求項１２または１３に記載の光電子デバイス。
【請求項１５】
前記基板は、前記第１の電極と電気的に連絡している薄膜トランジスタをさらに備える、請求項１〜１４のいずれか一項に記載の光電子デバイス。
【請求項１６】
前記半導体層は、放射層を備える、請求項１〜１５のいずれか一項に記載の光電子デバイス。
【請求項１７】
前記半導体層は、正孔注入層、電子遮断層、正孔輸送層、電子輸送層、正孔遮断層、または電子注入層のうちの少なくとも１つをさらに備える、請求項１６に記載の光電子デバイス。
【請求項１８】
前記導電性コーティングは、マグネシウムを含む、請求項１〜１７のいずれか一項に記載の光電子デバイス。
【請求項１９】
光電子デバイスであって、
非放射領域と、前記非放射領域に隣接して配置された放射領域と、を備え、
前記放射領域は、
第１の電極および第２の電極と、
前記第１の電極と前記第２の電極との間に配設された半導体層と、を備え、
前記非放射領域は、
補助電極と、
前記補助電極と重なるように配設されたパターニング構造であって、遮蔽領域を提供するように側方に延在している、パターニング構造と、
前記遮蔽領域に配設された導電性コーティングであって、前記補助電極および前記第２の電極を電気的に接続している、導電性コーティングと、を備える、光電子デバイス。
【請求項２０】
前記放射領域の前記第２の電極上に配設された核生成抑制コーティングをさらに備える、請求項１９に記載の光電子デバイス。
【請求項２１】
前記遮蔽領域は、前記核生成抑制コーティングを実質的に含まない、請求項２０に記載の光電子デバイス。
【請求項２２】
前記パターニング構造は、前記補助電極上に配設されている、請求項１９〜２１のいずれか一項に記載の光電子デバイス。
【請求項２３】
前記非放射領域は、画素画定層をさらに備える、請求項１９〜２２のいずれか一項に記載の光電子デバイス。
【請求項２４】
前記補助電極は、前記画素画定層上に配設されている、請求項２３に記載の光電子デバイス。
【請求項２５】
前記パターニング構造は、側方延在部を備え、前記側方延在部は前記遮蔽領域を提供する、請求項１９〜２４のいずれか一項に記載の光電子デバイス。
【請求項２６】
光電子デバイスを製造するため方法であって、
（ｉ）表面を有する基板を提供することであって、前記基板は、
複数の薄膜トランジスタ、
前記表面上に配設された第１の電極であって、前記薄膜トランジスタのうちの少なくとも１つと電気的に連絡している、第１の電極、
前記表面上に配設され、前記第１の電極の周囲をカバーしている画素画定層、
前記表面上に配設された補助電極、および、
前記補助電極と重なるように配設されたパターニング構造であって、遮蔽領域を提供するように側方に延在している、パターニング構造を備える、提供することと、
（ｉｉ）前記第１の電極上に半導体層を堆積させることと、
（ｉｉｉ）前記半導体層上に第２の電極を堆積させることと、
（ｉｖ）前記第２の電極上に核生成抑制コーティングを堆積させることと、
（ｖ）前記核生成抑制コーティングおよび前記遮蔽領域を処理して、前記遮蔽領域に導電性コーティングを堆積させるが、前記核生成抑制コーティングの少なくとも一部は前記導電性コーティングにより実質的にカバーされないままにすることと、を含む、方法。
【請求項２７】
前記導電性コーティングを堆積させることは、オープンマスクを使用して、またはマスクなしで実行される、請求項２６に記載の方法。
【請求項２８】
前記核生成抑制コーティングを堆積させることは、オープンマスクを使用して、またはマスクなしで実行される、請求項２６または２７に記載の方法。
【請求項２９】
（ｖ）において前記核生成抑制コーティングおよび前記遮蔽領域を処理することは、前記導電性コーティングを形成する材料の蒸発フラックスに、前記核生成抑制コーティングおよび前記遮蔽領域を露出させることを含む、請求項２６〜２８のいずれか一項に記載の方法。
【請求項３０】
前記蒸発フラックスの少なくとも一部は、コリメートされていない、請求項２９に記載の方法。
【請求項３１】
前記蒸発フラックスの少なくとも一部は、非法線方向の入射角において前記遮蔽領域の遮蔽面に入射する、請求項２９または３０に記載の方法。
【請求項３２】
（ｖ）において前記核生成抑制コーティングおよび前記遮蔽領域を処理することは、処理中に前記基板を変位させることを含む、請求項２９〜３１のいずれか一項に記載の方法。
【請求項３３】
前記基板は、角変位、側方変位、または垂直変位のうちの少なくとも１つを受ける、請求項３２に記載の方法。
【請求項３４】
前記蒸発フラックスは、点蒸発源、線蒸発源、または面蒸発源により生成される、請求項２９〜３３のいずれか一項に記載の方法。
【請求項３５】
（ｖ）において前記核生成抑制コーティングおよび前記遮蔽領域を処理することは、回転軸の周りで前記基板を回転させることを含み、前記回転軸は前記基板の前記表面に対して実質的に法線方向である、請求項３２または３３に記載の方法。
【請求項３６】
前記蒸発フラックスは、点蒸発源、点蒸発源のアレイ、または面蒸発源により生成される、請求項３５に記載の方法。
【請求項３７】
前記導電性コーティングを堆積させるとき、前記第２の電極および前記補助電極は前記導電性コーティングにより互いに電気的に接続される、請求項２６〜３６のいずれか一項に記載の方法。
【請求項３８】
前記補助電極は、前記表面と前記パターニング構造との間に配設される、請求項２６〜３７のいずれか一項に記載の方法。
【請求項３９】
前記補助電極は、前記画素画定層と前記パターニング構造との間に配設される、請求項２６〜３７のいずれか一項に記載の方法。
【請求項４０】
光電子デバイスを製造するための方法であって、
（ｉ）表面を有する基板を提供することであって、前記基板は、
少なくとも１つの薄膜トランジスタ、
前記表面上に配設された第１の電極であって、前記少なくとも１つの薄膜トランジスタと電気的に連絡している、第１の電極、
前記表面上に配設された補助電極、および、
前記表面上に配設され、前記補助電極を露出させる貫通孔領域を画定するバンク構造を備える、提供することと、
（ｉｉ）前記第１の電極上に半導体層を堆積させることと、
（ｉｉｉ）前記半導体層上に第２の電極を堆積させることと、
（ｉｖ）前記第２の電極上に核生成抑制コーティングを堆積させることと、
（ｖ）前記核生成抑制コーティングおよび前記貫通孔領域を処理して、前記貫通孔領域に導電性コーティングを堆積させるが、前記核生成抑制コーティングの少なくとも一部は前記導電性コーティングにより実質的にカバーされないままにすることと、を含む、方法。
【請求項４１】
前記第２の電極および前記補助電極は、前記導電性コーティングにより電気的に接続される、請求項４０に記載の方法。
【請求項４２】
前記バンク構造の少なくとも一部は、前記第１の電極と前記補助電極との間で側方に配設される、請求項４０または４１に記載の方法。
【請求項４３】
前記貫通孔領域は、実質的に垂直に延在している貫通孔により画定される、請求項４０〜４２のいずれか一項に記載の方法。
【請求項４４】
前記貫通孔は、前記バンク構造により画定される、請求項４３に記載の方法。
【請求項４５】
前記表面上に配設された別のバンク構造をさらに備え、前記貫通孔は、前記バンク構造と前記別のバンク構造との間のギャップにより画定される、請求項４３に記載の方法。
【請求項４６】
前記半導体層の少なくとも一部は、印刷により堆積させる、請求項４０〜４５のいずれか一項に記載の方法。
【請求項４７】
前記核生成抑制コーティングは、非法線方向の入射角において堆積させる、請求項４０〜４６のいずれか一項に記載の方法。
【請求項４８】
前記貫通孔領域は、前記核生成抑制コーティングを実質的に含まない、請求項４０〜４７のいずれか一項に記載の方法。
【請求項４９】
光電子デバイスであって、
第１の電極および第２の電極と、
前記第１の電極と前記第２の電極との間に配設された半導体層と、
前記第２の電極の少なくとも一部上に配設された核生成抑制コーティングと、
側壁を有する補助電極と、
前記側壁に隣接して配置された導電性コーティングであって、前記補助電極および前記第２の電極と電気的に接続している、導電性コーティングと、を備える、光電子デバイス。
【請求項５０】
前記補助電極は、上部およびベース部を備え、前記側壁は前記上部と前記ベース部との間に延在している、請求項４９に記載の光電子デバイス。
【請求項５１】
前記補助電極の前記側壁は、前記核生成抑制コーティングを実質的に含まない、請求項４９または５０に記載の光電子デバイス。
【請求項５２】
前記側壁は、実質的に垂直に延在している、請求項４９〜５１のいずれか一項に記載の光電子デバイス。
【請求項５３】
前記補助電極は、ステップエッジを画定する、請求項４９〜５２のいずれか一項に記載の光電子デバイス。
【請求項５４】
前記側壁は、張り出し部を画定する、請求項４９〜５１のいずれか一項に記載の光電子デバイス。
【請求項５５】
前記側壁は、実質的に直線状、テーパ状、または曲線状の部分を含む、請求項５４に記載の光電子デバイス。
【請求項５６】
前記張り出し部は、遮蔽領域を形成する、請求項５４または５５に記載の光電子デバイス。
【請求項５７】
前記遮蔽領域は、前記核生成抑制コーティングから実質的に露出させている、請求項５６に記載の光電子デバイス。
【請求項５８】
前記導電性コーティングは、前記遮蔽領域に配設されている、請求項５６または５７に記載の光電子デバイス。
【請求項５９】
前記補助電極は、下側部分と、上側部分と、を備える、請求項４９、５０、５１、５４および５５のいずれか一項に記載の光電子デバイス。
【請求項６０】
前記下側部分は、前記上側部分に対して凹状である、請求項５９に記載の光電子デバイス。
【請求項６１】
前記下側部分は、前記上側部分とは異なる材料を備える、請求項５９または６０に記載の光電子デバイス。
【請求項６２】
前記導電性コーティングは、前記補助電極または前記第２の電極のうちの少なくとも一方と接触している、請求項４９〜６１のいずれか一項に記載の光電子デバイス。
【請求項６３】
前記導電性コーティングと前記補助電極との間、または前記導電性コーティングと前記第２の電極との間に配設された中間層をさらに備える、請求項４９〜６１のいずれか一項に記載の光電子デバイス。
【請求項６４】
画素画定層をさらに備え、前記補助電極は前記画素画定層上に配設されている、請求項４９〜６３のいずれか一項に記載の光電子デバイス。
【請求項６５】
前記補助電極および前記第１の電極は、同じ平面内に配置されている、請求項４９〜６３のいずれか一項に記載の光電子デバイス。
【請求項６６】
前記導電性コーティングは、側方に延在して前記第２の電極に重なっている、請求項４９〜６５のいずれか一項に記載の光電子デバイス。
【請求項６７】
非放射領域をさらに備え、前記補助電極は前記光電子デバイスの前記非放射領域に配置されている、請求項４９〜６６のいずれか一項に記載の光電子デバイス。
【請求項６８】
複数の放射領域をさらに備え、前記補助電極は前記複数の放射領域の間に配置されている、請求項４９〜６７のいずれか一項に記載の光電子デバイス。
【請求項６９】
複数の放射領域をさらに備え、前記複数の放射領域は前記導電性コーティングから実質的に露出させている、請求項４９〜６７のいずれか一項に記載の光電子デバイス。
【請求項７０】
前記核生成抑制コーティングは、前記複数の放射領域に配設されている、請求項６９に記載の光電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、２０１８年５月７日に出願された米国仮出願番号第６２／６６８，１３４号の優先権、および２０１８年９月１１日に出願された米国仮出願番号第６２／７２９，８８９号の優先権を主張し、その内容は参照により全体として本明細書に組み込まれる。
【０００２】
以降の内容は一般に、光電子デバイスのための補助電極を提供するための方法に関する。具体的には、この方法は、表面に導電性材料を選択的に堆積させて、デバイスの導電性構造を形成することに関する。
【背景技術】
【０００３】
有機発光ダイオード（ＯＬＥＤ）は通常、導電性薄膜電極間に挿置した有機材料のいくつかの層を含み、その有機層のうちの少なくとも１つはエレクトロルミネセント層である。電極に電圧を印加すると、正孔および電子がアノードおよびカソードからそれぞれ注入される。電極により注入された正孔および電子は、有機層を通って移動し、エレクトロルミネセント層に到達する。正孔および電子が接近しているとき、Ｃｏｕｌｏｍｂ力により互いに引き付けられる。続いて、正孔および電子が結合して、励起子と呼ばれる束縛状態を形成することがある。励起子は、光子を放射する輻射再結合過程により減衰することがある。代替的に、励起子は、光子を放射しない非輻射再結合過程により減衰することもある。本明細書において使用される場合、内部量子効率（ＩＱＥ）は、輻射再結合過程により減衰するデバイスにおいて生成されるすべての電子正孔対の割合であると理解されることに留意されたい。
【０００４】
輻射再結合過程は、電子正孔対（つまり、励起子）のスピン状態に依存して蛍光または燐光過程として発生する可能性がある。具体的には、電子正孔対により形成される励起子は、一重項または三重項スピン状態を有するように特徴付けられてもよい。一般に、一重項励起子の輻射減衰により蛍光が発生し、三重項励起子の輻射減衰により燐光が発生する。
【０００５】
より最近では、ＯＬＥＤの他の発光メカニズムが提案かつ調査され、それらは熱活性化遅延蛍光（ＴＡＤＦ）を含んでいる。簡単に言えば、ＴＡＤＦ放射は、熱エネルギーの支援下での逆項間交差過程により三重項励起子を一重項励起子へ変換し、続いて一重項励起子が輻射減衰することで発生する。
【０００６】
ＯＬＥＤデバイスの外部量子効率（ＥＱＥ）は、デバイスにより放射される光子の数に対するＯＬＥＤデバイスに提供される電荷キャリアの比率を指してもよい。たとえば、ＥＱＥが１００％の場合、デバイスに注入される電子ごとに１つの光子が放射されることを示す。当然のことながら、デバイスのＥＱＥは一般に、デバイスのＩＱＥより実質的に低い。ＥＱＥとＩＱＥとの差異は一般に、デバイスのさまざまな構成要素により引き起こされる光の吸収および反射など、多数の要因に起因する可能性がある。
【０００７】
ＯＬＥＤデバイスは通常、デバイスから光が放射される相対的な方向に依存して、「底部放射」デバイスまたは「上部放射」デバイスのうちのいずれかとして分類できる。底部放射デバイスでは、輻射再結合過程の結果として生成された光は、デバイスのベース基板に向かう方向に放射されるが、上部放射デバイスでは、光はベース基板から離れる方向に放射される。したがって、ベース基板の近位にある電極が一般に、底部放射デバイスでは光透過性（たとえば、実質的に透明または半透明）になるように作製されるが、上部放射デバイスでは、ベース基板の遠位にある電極が一般に、光透過性になるように作製され、光の減衰を低減する。具体的なデバイス構造に依存して、アノードまたはカソードのうちのいずれかが、上部放射デバイスおよび底部放射デバイスにおける透過電極として機能してもよい。
【０００８】
ＯＬＥＤデバイスは、ベース基板に対して両方向に光を放射するように構成されている両面放射デバイスであってもよい。たとえば、両面放射デバイスは、透過性アノードおよび透過性カソードを含んでもよく、その結果、各画素からの光は両方向に放射される。別の例では、両面放射表示デバイスは、１つの方向に光を放射するように構成された画素の第１の組と、他の方向に光を放射するように構成された画素の第２の組とを含んでもよく、その結果、各画素からの単一の電極が透過性になる。
【０００９】
上記のデバイス構成に加えて、透明または半透明ＯＬＥＤデバイスを実装することもでき、このデバイスは、デバイスを介して外部光を透過可能な透明部分を含む。たとえば、透明ＯＬＥＤ表示デバイスでは、透明部分は、各隣接画素間の非放射領域に提供してもよい。別の例では、パネルの放射領域間に複数の透明領域を提供することにより、透明ＯＬＥＤ照射パネルを形成してもよい。透明または半透明ＯＬＥＤデバイスは、底部放射、上部放射、または両面放射デバイスであってもよい。
【００１０】
カソードまたはアノードのうちのいずれかを透過電極として選択できるが、通常の上部放射デバイスは光透過性カソードを含む。透過性カソードの形成に通常使用される材料は、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、および酸化亜鉛（ＺｎＯ）などの透明導電性酸化物（ＴＣＯ）、ならびに銀（Ａｇ）、アルミニウム（Ａｌ）、またはマグネシウム銀（Ｍｇ：Ａｇ）合金およびイッテルビウム銀（Ｙｂ：Ａｇ）合金などの、体積で約１：９〜約９：１の範囲の組成のさまざまな金属合金の薄い層を堆積させることにより形成されるものなどの薄膜を含む。２層以上のＴＣＯおよび／または金属膜を含む多層カソードも使用することもできる。
【００１１】
特に薄膜の場合、最大約数十ナノメートルの比較的薄い層の厚さが、ＯＬＥＤにおいて使用するための透明度の向上および好ましい光学特性（たとえば、マイクロキャビティ効果の低減）に寄与する。しかしながら、透過電極の厚さを減少させると、そのシート抵抗は増加する。高いシート抵抗を備えた電極は一般に、ＯＬＥＤにおける使用には望ましくないが、それはデバイスの使用時に大きな電流抵抗（ＩＲ）ドロップを引き起こし、ＯＬＥＤの性能および効率に悪影響を与えるためである。ＩＲドロップは、電源レベルを増大させることによりある程度補償できるが、１つの画素の電源レベルを増大させると、デバイスの適切な動作を維持するために他の構成要素に供給される電圧も増大するため、好ましくない。
【００１２】
上部放射ＯＬＥＤデバイスの電源仕様を低減するために、デバイスにバスバー構造または補助電極を形成する解決策が提案されている。たとえば、そのような補助電極は、ＯＬＥＤデバイスの透過電極と電気的に連絡する導電性コーティングを堆積させることにより形成してもよい。そのような補助電極は、透過電極のシート抵抗および関連するＩＲドロップを低下させることにより、デバイスのさまざまな領域に、より効果的に電流を運ぶことを可能にする。
【００１３】
補助電極は通常、アノード、１つ以上の有機層およびカソードを含むＯＬＥＤ積層体の上部に設けられているため、補助電極のパターニングは従来、マスクアパーチャを備えたシャドーマスクを使用し、それを介して、たとえば、物理蒸着（ＰＶＤ）処理により導電性コーティングを選択的に堆積させて実現される。しかしながら、マスクは通常は金属マスクであるため、高温堆積処理中に反り、それによりマスクのアパーチャおよび得られる堆積パターンが歪む傾向がある。その上、導電性コーティングがマスクに付着し、マスクの特徴部を不明瞭にするため、マスクは通常は連続的な堆積により劣化する。その結果、このようなマスクは、時間および費用のかかる処理を使用して洗浄するか、または、いったんマスクが所望のパターンの製造に有効ではないとみなされると処分しなければならず、それにより、このような処理は非常に高価で複雑となる。したがって、シャドーマスク処理は、ＯＬＥＤデバイスの大量生産を商業的に実現できない場合がある。その上、シャドーマスク処理を使用して製造できる特徴部のアスペクト比は通常、遮蔽効果および金属マスクの機械的（たとえば、引っ張り）強度により制約を受けるが、それは、大きな金属マスクは通常は、シャドーマスクの堆積処理中に延伸されるためである。
【００１４】
シャドーマスクを介して表面上で導電性コーティングをパターニングする際の別の課題は、単一のマスクを使用して特定のパターンを実現できるが、すべてのパターンではないことである。マスクの各部分は物理的に支持されているため、単一の処理段階ですべてのパターンが可能になるわけではない。たとえば、パターンが孤立した特徴部を指定する場合、単一のマスク処理段階を通常使用して、所望のパターンを実現することはできない。加えて、デバイス表面全体に広がる繰り返し構造（たとえば、バスバー構造または補助電極）を製造するために使用されるマスクは、そのマスクに形成した多数の穿孔またはアパーチャを含む。しかしながら、マスクに多数のアパーチャを形成すると、マスクの構造的一体性が損なわれる可能性があり、これにより、処理中にマスクの著しい反りまたは変形が生じ、堆積構造のパターンを歪ませる可能性がある。
【００１５】
上記に加えて、実質的に均一な厚さを有する共通電極がＯＬＥＤ表示デバイスにおける上部放射カソードとして設けられている場合、各副画素に関連した放射スペクトルに従ってデバイスの光学性能を微調整することは容易にはできない。通常のＯＬＥＤ表示デバイスでは、赤、緑、青の副画素を設けて表示デバイスの画素を形成する。そのようなＯＬＥＤ表示デバイスにおいて使用される上部放射電極は通常、複数の画素を被覆している共通電極である。たとえば、そのような共通電極は、デバイス全体にわたって実質的に均一な厚さを有する比較的薄い導電層であってもよい。異なる副画素内に配設された有機層の厚さを変化させることにより、各副画素の色に関連した光学的マイクロキャビティ効果を調整する努力がなされてきたが、そのような方式は、少なくともいくつかの場合には、光学的マイクロキャビティ効果の度合いを十分に調整できない場合がある。加えて、そのような方式は、ＯＬＥＤ表示装置の製造環境において実施することが難しい場合がある。
【発明の概要】
【課題を解決するための手段】
【００１６】
いくつかの実施形態によると、光電子デバイスは、（ｉ）表面を有する基板と、（ｉｉ）表面上に配設された第１の電極と、（ｉｉｉ）第１の電極の少なくとも一部上に配設された半導体層と、（ｉｖ）半導体層上に配設された第２の電極と、（ｖ）第２の電極の少なくとも一部上に配設された核生成抑制コーティングと、（ｖｉ）表面上に配設されたパターニング構造であって、そのパターニング構造と第２の電極との間に遮蔽領域を提供する、パターニング構造と、（ｖｉｉ）表面上に配設された補助電極と、（ｖｉｉｉ）遮蔽領域に配設された導電性コーティングであって、補助電極および第２の電極を電気的に接続する、導電性コーティングと、を含む。
【００１７】
いくつかの実施形態によると、光電子デバイスは、非放射領域と、非放射領域に隣接して配置された放射領域と、を含む。放射領域は、第１の電極および第２の電極と、第１の電極と第２の電極との間に配設された半導体層と、を含む。非放射領域は、補助電極と、補助電極と重なるように配設されたパターニング構造であって、遮蔽領域を提供するように側方に延在している、パターニング構造と、遮蔽領域に配設された導電性コーティングであって、補助電極および第２の電極を電気的に接続している、導電性コーティングと、を含む。
【００１８】
いくつかの実施形態によると、光電子デバイスを製造するための方法は、（ｉ）表面を有する基板を提供することであって、基板は、複数の薄膜トランジスタ、表面上に配設された第１の電極であって、薄膜トランジスタのうちの少なくとも１つと電気的に連絡している、第１の電極、表面上に配設され、第１の電極の周囲をカバーしている画素画定層、表面上に配設された補助電極、および補助電極に重なるように配設されたパターニング構造であって、遮蔽領域を提供するように側方に延在している、パターニング構造を含む、提供することと、（ｉｉ）第１の電極上に半導体層を堆積させることと、（ｉｉｉ）半導体層上に第２の電極を堆積させることと、（ｉｖ）第２の電極上に核生成抑制コーティングを堆積させることと、（ｖ）核生成抑制コーティングおよび遮蔽領域を処理して、遮蔽領域に導電性コーティングを堆積させるが、核生成抑制コーティングの少なくとも一部は導電性コーティングにより実質的にカバーされないままにすることと、を含む。
【００１９】
いくつかの実施形態によると、光電子デバイスを製造するための方法は、（ｉ）表面を有する基板を提供することであって、基板は、少なくとも１つの薄膜トランジスタ、表面上に配設された第１の電極であって、少なくとも１つの薄膜トランジスタと電気的に連絡している、第１の電極、表面上に配設された補助電極、および表面上に配設され、補助電極を露出させる貫通孔領域を画定するバンク構造を含む、提供することと、（ｉｉ）第１の電極上に半導体層を堆積させることと、（ｉｉｉ）半導体層上に第２の電極を堆積させることと、（ｉｖ）第２の電極上に核生成抑制コーティングを堆積させることと、（ｖ）核生成抑制コーティングおよび貫通孔領域を処理して、貫通孔領域に導電性コーティングを堆積させるが、核生成抑制コーティングの少なくとも一部は導電性コーティングにより実質的にカバーされないままにすることと、を含む。
【００２０】
いくつかの実施形態によると、光電子デバイスは、（ｉ）第１の電極および第２の電極と、（ｉｉ）第１の電極と第２の電極との間に配設された半導体層と、（ｉｉｉ）第２の電極の少なくとも一部上に配設された核生成抑制コーティングと、（ｉｖ）側壁を有する補助電極と（ｖ）側壁に隣接して配置された導電性コーティングであって、補助電極および第２の電極と電気的に接続している、導電性コーティングと、を含む。
【図面の簡単な説明】
【００２１】
ここで、添付の図面を参照しながら、いくつかの実施形態を例として説明する。
【００２２】
【図１】一実施形態による製造の一段階におけるデバイスの概略断面図である。
【図２】図１の実施形態による製造の別の段階におけるデバイスの概略断面図である。
【図３】図１の実施形態による製造のさらに別の段階におけるデバイスの概略断面図である。
【図４】図１の実施形態による製造のさらに別の段階におけるデバイスの概略断面図である。
【図５】図１の実施形態による製造のさらに別の段階におけるデバイスの概略断面図である。
【図６】一実施形態による光電子デバイスの概略断面図である。
【図７】別の実施形態による光電子デバイスの概略断面図である。
【図８−１】（図８Ａ〜図８Ｆ）さまざまな実施形態によるパターニング構造および得られる遮蔽領域の概略断面図である。
【図８−２】（図８Ａ〜図８Ｆ）さまざまな実施形態によるパターニング構造および得られる遮蔽領域の概略断面図である。
【図９】さらに別の実施形態による光電子デバイスの概略断面図である。
【図１０】さらに別の実施形態による光電子デバイスの概略断面図である。
【図１１】さらに別の実施形態による光電子デバイスの概略断面図である。
【図１２】さらに別の実施形態による光電子デバイスの概略断面図である。
【図１３】さらに別の実施形態による光電子デバイスの概略断面図である。
【図１４】さらに別の実施形態による光電子デバイスの概略断面図である。
【図１５−１】（図１５Ａ〜図１５Ｆ）さまざまな実施形態による遮蔽領域および隣接部の概略断面図である。
【図１５−２】（図１５Ａ〜図１５Ｆ）さまざまな実施形態による遮蔽領域および隣接部の概略断面図である。
【図１６】バンク構造が設けられた一実施形態による光電子デバイスの概略断面図である。
【図１７Ａ】補助電極が遮蔽領域を提供する一実施形態による光電子デバイスの概略断面図である。
【図１７Ｂ】図１７Ａのデバイスの遮蔽領域および隣接部の概略断面図である。
【図１８】補助電極が遮蔽領域を提供する別の実施形態による光電子デバイスの概略断面図である。
【図１９−１】（図１９Ａ〜図１９Ｊ）さまざまな実施形態による補助電極および隣接部の概略断面図である。
【図１９−２】（図１９Ａ〜図１９Ｊ）さまざまな実施形態による補助電極および隣接部の概略断面図である。
【図１９−３】（図１９Ａ〜図１９Ｊ）さまざまな実施形態による補助電極および隣接部の概略断面図である。
【図２０−１】（図２０Ａ〜図２０Ｉ）さまざまな実施形態による補助電極の概略断面図である。
【図２０−２】（図２０Ａ〜図２０Ｉ）さまざまな実施形態による補助電極の概略断面図である。
【図２１】第２の電極が遮蔽領域をカバーする一実施形態による光電子デバイスの概略断面図である。
【図２２】デバイスの放射領域および非放射領域に透明導電性コーティングを設けた一実施形態による光電子デバイスの概略断面図である。
【発明を実施するための形態】
【００２３】
図面の簡略化と明確化のために、適切と考えられる場合には、対応する構成要素または類似する構成要素を示すために、図面間で参照番号を繰り返してもよいことが理解されよう。加えて、本明細書において説明される例示的な実施形態の完全な理解を提供するために、多数の具体的な詳細が記述されている。しかしながら、本明細書において説明される例示的な実施形態は、それらの具体的な詳細のいくつかを備えることなく実施してもよいことが当業者には理解されよう。他の場合、本明細書において説明される例示的な実施形態を不明瞭にしないように、特定の方法、手順および構成要素は詳細には説明されない。
【００２４】
いくつかの実施形態による一態様では、光電子デバイスを製造するための方法を提供する。いくつかの実施形態では、この方法は、アクティブマトリクスＯＬＥＤデバイスの製造方法の状況において実行される。いくつかの実施形態では、この方法は、表面を有する基板を提供することを含む。いくつかの実施形態では、基板は、１つ以上の薄膜トランジスタと、表面上に配設された第１の電極と、表面上に配設された画素画定層と、表面上に配置された補助電極と、補助電極に重なるように配置されたパターニング構造と、を含む。第１の電極は、少なくとも１つの薄膜トランジスタと電気的に連絡している。いくつかの実施形態では、画素画定層は第１の電極のエッジまたは周囲をカバーする。いくつかの実施形態では、パターニング構造は遮蔽領域を提供するように側方に延在する。この方法は、第１の電極上に半導体層を堆積させることを含む。いくつかの実施形態では、半導体層は放射層を含む。また、この方法は半導体層上に第２の電極を堆積させることを含む。いくつかの実施形態では、第１の電極はアノードであり、第２の電極はカソードである。また、この方法は、半導体層上に第２の電極を堆積させることを含む。また、この方法は、第２の電極上に核生成抑制コーティングを堆積させることを含む。また、この方法は、核生成抑制コーティングおよび遮蔽領域を処理して、遮蔽領域に導電性コーティングを堆積させることを含む。いくつかの実施形態では、核生成抑制コーティングの少なくとも一部は、導電性コーティングにより実質的にカバーされないままにする。いくつかの実施形態では、導電性コーティングを堆積させることは、オープンマスクを使用して、またはマスクなしで実行される。いくつかの実施形態では、核生成抑制コーティングを堆積させることは、オープンマスクを使用して、またはマスクなしで実行される。いくつかの実施形態では、核生成抑制コーティングおよび遮蔽領域を処理することは、導電性コーティングを形成する材料の蒸発フラックスに、核生成抑制コーティングおよび遮蔽領域を露出させることを含む。いくつかの実施形態では、蒸発フラックスの少なくとも一部はコリメートされていない。いくつかの実施形態では、蒸発フラックスの少なくとも一部は、非法線方向の入射角において遮蔽領域の遮蔽面に入射する。いくつかの実施形態では、核生成抑制コーティングおよび遮蔽領域を処理することは、処理中に基板を変位させることを含む。いくつかの実施形態では、基板は、角変位、側方変位、および／または垂直変位を受ける。いくつかの実施形態では、蒸発フラックスは、点蒸発源、線蒸発源、または面蒸発源により生成される。いくつかの実施形態では、核生成抑制コーティングおよび遮蔽領域を処理することは、回転軸の周りで基板を回転させることを含み、回転軸は基板の表面に対して実質的に法線方向である。いくつかの実施形態では、蒸発フラックスは、点蒸発源、点蒸発源のアレイ、または面蒸発源により生成される。いくつかの実施形態では、導電性コーティングを堆積させる際、第２の電極および補助電極は、導電性コーティングにより互いに電気的に接続される。いくつかの実施形態では、導電性コーティングの材料はマグネシウムを含む。
【００２５】
本明細書において使用される場合、「核生成抑制」という用語は、導電性材料の堆積に対して比較的低い親和性を提示する表面を有し、その結果、表面への導電性コーティング材料の堆積を抑制する材料のコーティングまたは層を指すために使用され、一方「核生成促進」という用語は、導電性材料の堆積に対して比較的高い親和性を提示する表面を有し、その結果、表面への導電性材料の堆積を促進する材料のコーティングまたは層を指すために使用される。表面の核生成抑制または核生成促進特性の１つの尺度は、マグネシウムなどの導電性材料に対する表面の初期付着確率である。たとえば、マグネシウムに対する核生成抑制コーティングは、マグネシウム蒸気に対して比較的低い初期付着確率を提示する表面を有し、その結果、表面へのマグネシウムの堆積が抑制されるコーティングを指すことができ、マグネシウムに対する核生成促進コーティングは、マグネシウム蒸気に対して比較的高い初期付着確率を提示する表面を有し、その結果、表面へのマグネシウムの堆積を促進するコーティングを指すことができる。本明細書において使用される場合、「付着確率」および「付着係数」という用語は、入れ替えて使用してもよい。表面の核生成抑制または核生成促進特性の別の尺度は、別の（基準）表面上での導電性材料の初期堆積速度または初期膜成長速度に対する、その表面上のマグネシウムなどの導電性材料の初期堆積速度または初期膜成長速度であり、ここで、両方の表面は、導電性コーティング材料の蒸発フラックスに曝すか、露出させる。
【００２６】
本明細書において使用される場合、「蒸発」および「昇華」という用語は入れ替えて使用され、源材料を（たとえば、加熱により）蒸気に変換し、たとえば、固体状態で対象面に堆積させる堆積処理を一般に指す。
【００２７】
本明細書において使用される場合、材料「を実質的に含まない」または材料「により実質的にカバーされていない」表面（もしくは表面の特定のエリア）は、表面（もしくは表面の特定のエリア）に材料が実質的に存在しないことを指す。具体的には、導電性コーティングに関して、表面上の導電性材料の量についての１つの尺度は光透過率であるが、それは、マグネシウムを含む金属などの導電性材料が光を減衰させ、かつ／あるいは光を吸収するためである。したがって、電磁スペクトルの可視部分において、光透過率が９０％を超える、９２％を超える、９５％を超える、または９８％を超える場合、表面は導電性材料を実質的に含まないとみなすことができる。表面上の材料の量についての別の尺度は、材料による表面の被覆率であり、たとえば、材料による被覆率が１０％以下、８％以下、５％以下、３％以下、または１％以下の場合、表面はその材料を実質的に含まないとみなすことができる。表面の被覆は、撮像技術を使用して、つまり、透過型電子顕微鏡、原子間力顕微鏡、または走査型電子顕微鏡などを使用して評価できる。
【００２８】
図１〜図５は、一実施形態による光電子デバイスを製造するための処理を示す一連の概略図である。図１では、基板１００は、表面１０５を有するように示されている。基板１００は、１つ以上の薄膜トランジスタ（ＴＦＴ）２００を含む。たとえば、そのようなＴＦＴは、基板１００を製造するときに一連の薄膜を堆積させ、かつパターニングすることにより形成してもよい。基板１００の表面１０５は、第１の電極３００を提供している。たとえば、第１の電極３００はアノードであってもよい。第１の電極３００は、ＴＦＴ２００と電子的に連絡している。画素画定層（ＰＤＬ）４０１も表面１０５上に設けられ、その結果、画素画定層４０１は、表面１０５、ならびに第１の電極３００のエッジまたは周囲をカバーする。画素画定層４０１は、アノード３００の表面を露出させる開口部を画定する。画素画定層４０１により画定される開口部は一般に、デバイスの放射領域に対応する。たとえば、デバイスは、画素画定層４０１により画定された複数の開口部を含んでもよく、各開口部はデバイスの副画素領域に対応してもよい。示した実施形態では、補助電極５０１は、画素画定層４０１上に形成されている。たとえば、補助電極５０１は、金属などの導電性材料を含んでもよい。そのような導電性材料の例は、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、および銀（Ａｇ）を含む。いくつかの実施形態では、補助電極５０１は２つ以上の導電性材料を含む。たとえば、補助電極５０１は、Ｍｏ／Ａｌ／Ｍｏにより形成されるものなどの多層金属構造により形成してもよい。補助電極５０１は、たとえば、画素画定層４０１の上部平面など、画素画定層４０１の上部に直接形成してもよい。パターニング構造６０１も設けられる。示した実施形態では、パターニング構造６０１は、画素画定層４０１の上部に配設または配置され、その結果、パターニング構造６０１の少なくとも一部は補助電極５０１に重なる。パターニング構造６０１は、側方に延在して側方延在部６０５を形成する。側方延在部６０５は、パターニング構造６０１のベース部６１２を上部６１５から垂直にオフセットさせて遮蔽領域４２１を提供するように構成してもよい。具体的には、示した実施形態では、遮蔽領域４２１は画素画定層４０１の表面の一部または領域に対応し、そこはパターニング構造６０１の側方延在部６０５に重なっている。
【００２９】
図２には、半導体層７０１を堆積させることを示す。示したように、半導体層７０１は、第１の電極３００の露出面上に堆積させてもよい。光電子デバイスがＯＬＥＤであるいくつかの実施形態では、半導体層７０１は１つ以上の有機半導体層を含む。たとえば、半導体層７０１は放射層を含んでもよい。いくつかの実施形態では、半導体層７０１は、正孔注入層、電子遮断層、正孔輸送層、放射層、電子輸送層、正孔遮断層、電子注入層、および上記のうちの任意の組み合わせを含む。いくつかの実施形態では、半導体層７０１は、複数の放射層を含む「タンデム」構造を形成してもよい。そのような構造では、半導体層７０１は１つ以上の電荷生成層（ＣＧＬ）を含んでもよい。いくつかの実施形態では、半導体層７０１は、熱蒸着処理を使用して堆積させる。いくつかの実施形態では、そのような熱蒸着処理とともにシャドーマスクを使用して、半導体層７０１を選択的に堆積させる。
【００３０】
図３は、半導体層７０１上への第２の電極８０１の堆積を示す。たとえば、第２の電極８０１はカソードであってもよい。第２の電極８０１は、光透過性導電層またはコーティングを形成するために使用されるさまざまな材料を備えてもよい。たとえば、第２の電極８０１は、透明導電性酸化物（ＴＣＯ）、金属または非金属薄膜、およびそれらのうちの任意の組み合わせを含んでもよい。第２の電極８０１は、２つ以上の層またはコーティングをさらに備えてもよい。たとえば、そのような層またはコーティングは、互いの上部に配設された別個の層またはコーティングであってもよい。第２の電極８０１は、たとえば、インジウム錫酸化物（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、インジウム亜鉛酸化物（ＩＺＯ）、インジウムおよび／または亜鉛を含有する他の酸化物、マグネシウム（Ｍｇ）、アルミニウム（Ａｌ）、イッテルビウム（Ｙｂ）、銀（Ａｇ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）およびそれらの任意の組み合わせを含み、かつ上記の材料のうちのいずれかを含有する合金を含むさまざまな材料を備えてもよい。たとえば、第２の電極８０１は、Ｍｇ：Ａｇ合金、Ｍｇ：Ｙｂ合金、またはそれらの組み合わせを備えてもよい。Ｍｇ：Ａｇ合金またはＭｇ：Ｙｂ合金の場合、合金組成は体積で約１：９〜約９：１の範囲であってもよい。他の例では、第２の電極８０１はＹｂ／Ａｇ二層コーティングを備えてもよい。たとえば、そのような二層コーティングは、イッテルビウムコーティング、続いて銀コーティングを堆積させることにより形成してもよい。銀コーティングの厚さは、イッテルビウムコーティングの厚さを超えてもよく、またはその逆であってもよい。さらに別の例では、第２の電極８０１は、１つ以上の金属層および１つ以上の酸化物層を備える多層カソードである。さらに別の例では、第２の電極８０１はフラーレンおよびマグネシウムを備えてもよい。たとえば、そのようなコーティングは、フラーレンコーティング、続いてマグネシウムコーティングを堆積させることにより形成してもよい。別の例では、フラーレンをマグネシウムコーティング内に分散させて、フラーレン含有マグネシウム合金コーティングを形成してもよい。このようなコーティングの例は、米国特許出願公開第ＵＳ２０１５／０２８７８４６号（２０１５年１０月８日公開）およびＰＣＴ出願番号第ＰＣＴ／ＩＢ２０１７／０５４９７０号（２０１７年８月１５日出願）（ＷＯ２０１８／０３３８６０として２０１８年２月２２日に公開）にさらに説明されている。いくつかの実施形態では、第２の電極８０１を堆積させることは、オープンマスクを使用して、またはマスクなしで実行される。たとえば、第２の電極８０１は、第２の電極８０１を形成するための材料の蒸発フラックスに、画素画定層４０１、半導体層７０１、およびパターニング構造６０１の露出させた上面を曝すことにより堆積させてもよい。そのような実施形態では、残りの第２の電極８１１はパターニング構造６０１上に形成されている。示したように、残りの第２の電極８１１は一般的に、パターニング構造６０１の存在により、第２の電極８０１とは物理的に切断され、かつ別個に形成されている。一般に、残りの第２の電極８１１はデバイスの非放射領域に形成され、第２の電極８０１はデバイスの放射領域に形成されている。いくつかの実施形態では、残りの第２の電極８１１は、第２の電極８０１から電気的に絶縁または切断されている。いくつかの実施形態では、残りの第２の電極８１１は、第２の電極８０１および／または補助電極５０１と電気的に接続されている。たとえば、残りの第２の電極８１１は、デバイスのエッジまたは周辺部において、またはその近傍において、第２の電極８０１および／または補助電極５０１に接続してもよい。残りの第２の電極８１１は一般に、第２の電極８０１と組成的に実質的に同一である。示した実施形態では、遮蔽領域４２１は、第２の電極８０１もしくは残りの第２の電極８１１を実質的に含まないか、またはそれによりカバーされていない。具体的には、第２の電極８０１および残りの第２の電極８１１の堆積中、遮蔽領域４２１はパターニング構造６０１によりマスクされ、その結果、第２の電極８０１および残りの第２の電極８１１を形成するための材料の蒸発フラックスは、遮蔽領域４２１に対応している画素画定層４０１の表面の一部への入射を抑制され、それにより電極の堆積を抑制する。たとえば、パターニング構造６０１の側方延在部６０５を使用して、そのような堆積が抑制される遮蔽領域４２１を提供してもよい。いくつかの実施形態では、第２の電極８０１を形成するための材料の蒸発フラックスの少なくとも一部は遮蔽領域４２１に入射し、その結果、第２の電極８０１は遮蔽領域４２１の少なくとも一部をカバーする。いくつかのさらなる実施形態では、パターニング構造６０１の側方延在部６０５の表面は、第２の電極８０１によりカバーされている。
【００３１】
図４は、第２の電極８０１上への核生成抑制コーティング９０１の堆積を示す。いくつかの実施形態では、核生成抑制コーティング９０１の堆積は、オープンマスクを使用して、またはマスクなしで実行される。たとえば、核生成抑制コーティング９０１は、核生成抑制コーティング９０１を形成するための材料の蒸発フラックスに、第２の電極８０１および残りの第２の電極８１１の露出させた上面を曝すことにより堆積させてもよい。そのような実施形態では、残りの核生成抑制コーティング９１１はパターニング構造６０１上に形成されている。示したように、残りの核生成抑制コーティング９１１は、残りの第２の電極８１１の上部に形成し、かつそれと接触させてもよい。残りの核生成抑制コーティング９１１は一般に、パターニング構造６０１の存在により、核生成抑制コーティング９０１とは物理的に切断され、かつ別個に形成されている。一般に、残りの核生成抑制コーティング９１１はデバイスの非放射領域に形成され、核生成抑制コーティング９０１はデバイスの放射領域に形成されている。いくつかの実施形態では、残りの核生成抑制コーティング９１１は、核生成抑制コーティング９０１と組成的に実質的に同一である。図４に示したように、遮蔽領域４２１は、核生成抑制コーティング９０１もしくは残りの核生成抑制コーティング９１１を実質的に含まないか、またはそれによりカバーされていない。具体的には、核生成抑制コーティング９０１および残りの核生成抑制コーティング９１１の堆積中、遮蔽領域４２１はパターニング構造６０１によりマスクされ、その結果、核生成抑制コーティング９０１および残りの核生成抑制コーティング９１１を形成するための材料の蒸発フラックスは、遮蔽領域４２１に対応している画素画定層４０１の表面の一部への入射を抑制され、それにより、その上への核生成抑制材料の堆積を抑制する。たとえば、パターニング構造６０１の側方延在部６０５を使用して、そのような堆積が抑制される遮蔽領域４２１を提供してもよい。
【００３２】
図５は、導電性コーティング１０１０の堆積を示す。いくつかの実施形態では、堆積は、核生成抑制コーティング９０１および遮蔽領域４２１を処理して、遮蔽領域４２１に導電性コーティング１０１０を堆積させることにより行われるが、核生成抑制コーティング９０１の少なくとも一部は、導電性コーティング１０１０により実質的にカバーされないままにする。示した実施形態では、核生成抑制コーティング９０１および残りの核生成抑制コーティング９１１の露出面、ならびに遮蔽領域４２１に対応している画素画定層４０１の表面は、導電性コーティング１０１０を形成するための材料の蒸発フラックス１００５に曝す。たとえば、導電性コーティング源（図示せず）を使用して、核生成抑制コーティング９０１の表面、残りの核生成抑制コーティング９１１の表面、および遮蔽領域４２１に対応している画素画定層４０１の表面の一部に向かって蒸発した導電性材料を誘導してもよく、その結果、蒸発した導電性材料はこれらの表面に入射する。しかしながら、核生成抑制コーティング９０１の表面および残りの核生成抑制コーティング９１１の表面は、画素画定層４０１の表面と比べて相対的に低い初期付着係数を提示するため、導電性コーティング１０１０は、核生成抑制コーティング９０１および残りの核生成抑制コーティング９１１が存在しない遮蔽領域４２１上に選択的に堆積する。いくつかの実施形態では、導電性コーティング１０１０の堆積は、オープンマスクを使用して、またはマスクなしで実行される。いくつかの実施形態では、蒸発フラックス１００５の少なくとも一部は、遮蔽領域４２１に対応している画素画定層４０１の表面に対して非法線方向の角度において誘導される。たとえば、蒸発フラックス１００５の少なくとも一部は、画素画定層４０１の表面に対して９０°未満の入射角において画素画定層４０１の表面に入射してもよい。たとえば、入射角は、約８５°未満、約８０°未満、約７５°未満、約７０°未満、約６０°未満、または約５０°未満である。非法線方向の角度において表面に入射する部分を含む蒸発フラックス１００５を誘導することにより、遮蔽領域４２１を蒸発フラックス１００５に露出させてもよい。具体的には、このような蒸発フラックス１００５がパターニング構造の存在により遮蔽領域４２１における表面への入射を抑制される可能性は、非法線方向の入射角において誘導される部分を含む蒸発フラックス１００５により低下する。たとえば、蒸発フラックス１００５は入射角θｉにおいて遮蔽領域４２１に入射する部分を含有してもよく、θｉはベース部６１２と上部６１５との間に延在しているパターニング構造６０１の一部の接線方向の角度θｐ以上である。たとえば、ベース部６１２と上部６１５との間に延在している部分は、以降で説明されるように、実質的に直線状であっても直線状でなくてもよい。いくつかの実施形態では、蒸発フラックス１００５の少なくとも一部はコリメートされていない。いくつかの実施形態では、デバイス１１００は処理中に変位させる。たとえば、基板１００を含むデバイス１１００は、蒸発フラックス１００５に曝しながら変位させる。いくつかの実施形態では、デバイス１１００および基板１００は、角変位、側���変位、および／または垂直変位を受ける。蒸発フラックス１００５は、点蒸発源、線蒸発源、または面蒸発源により生成されてもよい。いくつかの実施形態では、核生成抑制コーティング９０１および遮蔽領域１０１０を処理することは、回転軸５２０の周りで基板１００を含むデバイス１１００を回転させることを含む。たとえば、図５に示した回転軸５２０は、表面１０５または基板１００の面に対して実質的に法線方向に配向してもよい。図に示したように、導電性コーティング１０１０は、導電性コーティング１０１０が補助電極５０１および第２の電極８０１の両方と直接物理的に接触するように形成されている。いくつかの実施形態では、第２の電極８０１および補助電極５０１は、導電性コーティング１０１０により互いに電気的に接続されている。いくつかの実施形態では、導電性コーティング１０１０の材料はマグネシウムを含む。
【００３３】
図６は、上で説明した処理に従って製造した一実施形態の光電子デバイス１１００を示す。デバイス１１００は、非放射領域１２０４に隣接して配置された放射領域１２０１を含む。いくつかの実施形態では、放射領域１２０１はデバイス１１００の副画素領域に対応する。放射領域１２０１は、第１の電極３００、第２の電極８０１、および第１の電極３００と第２の電極８０１との間に配置された半導体層７０１を含む。非放射領域１２０４は、補助電極５０１と、補助電極５０１に重なるように配置されたパターニング構造６０１と、を含む。パターニング構造６０１は、遮蔽領域４２１を提供するように側方に延在する。示した実施形態では、遮蔽領域４２１は、画素画定層４０１の表面の上の領域に対応し、その領域はパターニング構造６０１の側方延在部に重なっている。非放射領域１２０４は、遮蔽領域４２１に配設された導電性コーティング１０１０をさらに含む。導電性コーティング１０１０は、補助電極５０１および第２の電極８０１を電気的に接続する。核生成抑制コーティング９０１は、放射領域１２０１および非放射領域１２０４に配設されている。核生成抑制コーティング９０１は、第２の電極８０１の表面上に配設されている。いくつかの実施形態では、パターニング構造６０１の表面は、残りの第２の電極８１１および残りの核生成抑制コーティング９１１で被覆されている。遮蔽領域４２１は、核生成抑制コーティング９０１を実質的に含まないか、またはそれによりカバーされておらず、導電性コーティング１０１０をその上に堆積させることができる。
【００３４】
図７は、補助電極５０１が基板１００の表面１０５上に配設されている一実施形態による光電子デバイス１１０１を示す。示した実施形態では、デバイス１１０１は、非放射領域１２０４に隣接して配置された放射領域１２０１を含む。放射領域１２０１は、基板１００の表面１０５上に配設された第１の電極３００と、第１の電極３００上に配設された半導体層７０１と、半導体層７０１上に配設された第２の電極８０１と、を含む。非放射領域１２０４は、基板１００の表面１０５上に形成された補助電極５０１と、補助電極５０１に重なるように配置されたパターニング構造６０１と、を含む。パターニング構造６０１は、遮蔽領域４２１を提供するように側方に延在する。示した実施形態では、遮蔽領域４２１は、表面１００の表面１０５の上の領域に対応し、その領域はパターニング構造６０１の側方延在部に重なっている。非放射領域１２０４は、遮蔽領域４２１に配設された導電性コーティング１０１０をさらに含む。導電性コーティング１０１０は、補助電極５０１および第２の電極８０１を電気的に接続する。核生成抑制コーティング９０１は、放射領域１２０１および非放射領域１２０４に配設されている。核生成抑制コーティング９０１は、第２の電極８０１の表面上に配設されている。いくつかの実施形態では、パターニング構造６０１の表面は、残りの第２の電極８１１および残りの核生成抑制コーティング９１１で被覆されている。遮蔽領域４２１に対応している表面１０５の一部は、核生成抑制コーティング９０１を実質的に含まないか、またはそれによりカバーされておらず、導電性コーティング１０１０をその上に堆積させることができる。
【００３５】
図８Ａ〜図８Ｆは、さまざまな実施形態によるパターニング構造６０１および補助電極５０１を示す。図８Ａ〜図８Ｆのさまざまな実施形態において対応している特徴部は、同一の参照番号でラベル付けされているが、その異なる実施形態を示すために、ａ、ｂ、ｃ、ｄ、ｅなどの異なる添え字が与えられている。
【００３６】
図８Ａでは、パターニング構造６０１ａは、ベース部６１２ａ、上部６１５ａ、およびベース部６１２ａと上部６１５ａとの間に延在している側壁６０１ａを含む。上部６１５ａは、ベース部６０１から側方に延在し、その結果、パターニング構造６０１ａの側方延在部６０５ａが形成されている。側方延在部６０５ａは、パターニング構造６０１ａが配設されている表面５１５上に遮蔽領域４２１ａを形成する。たとえば、表面５１５は、画素画定層の表面であっても、または基板の表面であってもよい。示した実施形態では、側壁６０１ａは曲面を含むように示されている。具体的には、凹状の側壁６０１ａを示す。補助電極５０１は、パターニング構造６０１ａに対して重なる関係で配置されている。示した実施形態では、遮蔽領域４２１ａは、補助電極５０１を実質的に含まないか、またはそれによりカバーされておらず、その結果、表面５１５を露出させる。
【００３７】
図８Ｂでは、補助電極５０１が側方に延在し、パターニング構造６０１ｂの側方延在部６０５ｂに重なる一実施形態が示されている。そのような実施形態では、補助電極５０１の一部が表面５１５の遮蔽領域４２１ｂに設けられる。したがって、導電性コーティング（図示せず）は、遮蔽領域４２１ｂにおいて補助電極５０１の表面上に堆積させてもよい。
【００３８】
図８Ｃでは、パターニング構造６０１ｃは、ベース部６１２ｃ、上部６１５ｃ、およびベース部６１２ｃと上部６１５ｃとの間に延在している側壁６０１ｃを含む。側方延在部６０５ｃは、パターニング構造６０１ｃのベース部６１２ｃと上部６１５ｃとの間に形成されている。側方延在部６０５ｃは、パターニング構造６０１ｃが配設されている表面５１５上に遮蔽領域４２１ｃを形成する。たとえば、表面５１５は、画素画定層の表面であっても、または基板の表面であってもよい。示した実施形態では、側壁６０１ｃは曲面を含むように示されている。具体的には、側壁６０１ａは凹部および凸部の両方を含む。補助電極５０１は、パターニング構造６０１ｃに対して重なる関係で配置されている。示した実施形態では、遮蔽領域４２１ａは、補助電極５０１を実質的に含まないか、またはそれによりカバーされておらず、その結果、表面５１５を露出させる。
【００３９】
図８Ｄでは、補助電極５０１が側方に延在し、パターニング構造６０１ｄの側方延在部６０５ｄに重なる一実施形態が示されている。そのような実施形態では、補助電極５０１の一部が表面５１５の遮蔽領域４２１ｄに設けられている。したがって、導電性コーティング（図示せず）は、遮蔽領域４２１ｄにおいて補助電極５０１の表面上に堆積させてもよい。任意選択的に、導電性コーティング５０１は遮蔽領域４２１ｂを越えて延在してもよく、その結果、補助電極５０１の一部はパターニング構造６０１ｄによりカバーされていないか、マスクされていない。
【００４０】
図８Ｅでは、パターニング構造６０１ｅは、ベース部６１２ｅ、上部６１５ｅ、およびベース部６１２ｅと上部６１５ｅとの間に延在している側壁６０１ｅを含む。上部６１５ｅは、ベース部６０１から側方に延在し、その結果、パターニング構造６０１ｅの側方延在部６０５ｅが形成されている。示した実施形態では、側壁６０１ｅおよび側方延在部６０５ｅは、パターニング構造６０１ｅの少なくとも２つの側面に設けられている。各側方延在部６０５ｅは、パターニング構造６０１ｅが配設されている表面５１５上に遮蔽領域４２１ｅを形成する。たとえば、表面５１５は、画素画定層の表面であっても、または基板の表面であってもよい。示した実施形態では、側壁６０１ａは、直線状の表面または真っ直ぐな表面を含むように示されている。補助電極５０１は、パターニング構造６０１ｅに対して重なる関係で配置されている。示した実施形態では、側方延在部６０５ｅにより形成される各遮蔽領域４２１ｅは、補助電極５０１を実質的に含まないか、またはそれによりカバーされておらず、その結果、表面５１５を露出させる。
【００４１】
図８Ｆでは、補助電極５０１が側方に延在し、パターニング構造６０１ｂの側方延在部６０５ｅの各々に重なる一実施形態が示されている。そのような実施形態では、補助電極５０１の一部が表面５１５の各遮蔽領域４２１ｆに設けられている。したがって、導電性コーティング（図示せず）は、遮蔽領域４２１ｆにおいて補助電極５０１の表面上に堆積させ、少なくとも２つの側で補助電極５０１と電気的に接触してもよい。
【００４２】
当然のことながら、図８Ｅおよび図８Ｆにそれぞれ示した側壁６０１ｅ、６０１ｆは、図８Ａ〜図８Ｅに示したものなどの湾曲部を含んでもよい。いくつかの実施形態では、側壁は対称的である。いくつかの実施形態では、側壁は非対称であり、その結果、一方の側に他方の側とは異なる側壁が設けられる。
【００４３】
図９は、補助電極が導電性コーティング１０１２に一体的に形成され、画素画定層４０１の表面上に配設されている一実施形態による光電子デバイス１１０２を示す。示した実施形態では、デバイス１１０２は、非放射領域１２０４に隣接して配置された放射領域１２０１を含む。放射領域１２０１は、基板１００の表面１０５上に配設された第１の電極３００と、第１の電極３００上に配設された半導体層７０１と、半導体層７０１上に配設された第２の電極８０１と、を含む。非放射領域１２０４は、画素画定層４０１と、画素画定層４０１の表面上に配設されたパターニング構造６０１と、を含む。パターニング構造６０１は、遮蔽領域４２１を提供するように側方に延在する。示した実施形態では、遮蔽領域４２１は、画素画定層４１０の表面上の領域に対応し、その領域はパターニング構造６０１の側方延在部に重なっている。非放射領域１２０４は、遮蔽領域４２１に配設された導電性コーティング１０１２をさらに含む。示した実施形態では、導電性コーティング１０１２の少なくとも一部は、補助電極として機能するように形成されている。導電性コーティング１０１２は第２の電極８０１に電気的に接続され、第２の電極８０１のシート抵抗を低減する。核生成抑制コーティング９０１は、放射領域１２０１および非放射領域１２０４に配設されている。核生成抑制コーティング９０１は、第２の電極８０１の表面上に配設されている。いくつかの実施形態では、パターニング構造６０１の表面は、残りの第２の電極８１１および残りの核生成抑制コーティング９１１で被覆されている。遮蔽領域４２１に対応している画素画定層４０１の表面の一部は、核生成抑制コーティング９０１を実質的に含まないか、またはそれによりカバーされておらず、導電性コーティング１０１２をその上に堆積させることができる。
【００４４】
図１０は、補助電極が導電性コーティング１０１２と一体的に形成され、基板１００の表面１０５上に配設されている一実施形態による光電子デバイス１１０３を示す。示した実施形態では、デバイス１１０３は、非放射領域１２０４に隣接して配置された放射領域１２０１を含む。放射領域１２０１は、基板１００の表面１０５上に配設された第１の電極３００と、第１の電極３００上に配設された半導体層７０１と、および半導体層７０１上に配設された第２の電極８０１と、を含む。非放射領域１２０４は、基板１００の表面１０５上に配設された画素画定層４０１およびパターニング構造６０１を含む。パターニング構造６０１は、遮蔽領域４２１を提供するように側方に延在する。示した実施形態では、遮蔽領域４２１は、画素画定層４１０の表面上の領域に対応し、その領域はパターニング構造６０１の側方延在部に重なっている。非放射領域１２０４は、遮蔽領域４２１に配設された導電性コーティング１０１２をさらに含む。示した実施形態では、導電性コーティング１０１２の少なくとも一部は、補助電極として機能するように形成されている。導電性コーティング１０１２は第２の電極８０１に電気的に接続され、第２の電極８０１のシート抵抗を低減する。核生成抑制コーティング９０１は、放射領域１２０１および非放射領域１２０４に配設されている。核生成抑制コーティング９０１は、第２の電極８０１の表面上に配設されている。いくつかの実施形態では、パターニング構造６０１の表面は、残りの第２の電極８１１および残りの核生成抑制コーティング９１１で被覆されている。遮蔽領域４２１に対応している表面１０５の一部は、核生成抑制コーティング９０１を実質的に含んでいないか、またはそれによりカバーされておらず、導電性コーティング１０１２をその上に堆積させることができる。
【００４５】
いくつかの実施形態では、核生成促進コーティングが設けられている。図１１は、デバイス１１０４が、画素画定層４０１の表面上、かつ導電性コーティング１０１０の下に配設された核生成促進コーティング１０２２を備えている一実施形態を示す。核生成促進コーティング１０２２は、核生成抑制コーティング９０１および／または第２の電極８０１の堆積の前に堆積させてもよい。たとえば、核生成促進コーティング１０２２は、基板１００の表面１０５上に画素画定層４０１を設けた後、かつ半導体層７０１を堆積させる前に形成してもよい。示した実施形態では、核生成促進コーティング１０２２は、遮蔽領域４２１に対応している画素画定層４０１の表面の領域に設けられている。核生成促進コーティング１０２２は、画素画定層４０１および導電性コーティング１０１０の表面に直接接触するように配設されている。いくつかの実施形態では、核生成促進コーティング１０２２は、半導体層７０１の一部により設けられてもよい。たとえば、半導体層７０１の電子注入層を形成するための材料は、オープンマスク堆積処理を使用して堆積させ、デバイス１１０４の放射領域１２０１および非放射領域１２０４の両方においてそのような材料の堆積をもたらしてもよい。たとえば、図１１を参照すると、半導体層７０１の一部（たとえば、電子注入層）を堆積させて、遮蔽領域４２１において画素画定層４０１の表面を被覆してもよい。電子注入層を形成するためのそのような材料の例は、アルカリ金属、アルカリ土類金属、アルカリ土類金属のフッ化物、フラーレン、および上記の２つ以上の混合物を含むが、これらに限定されない。そのような材料の例は、リチウム（Ｌｉ）、イッテルビウム（Ｙｂ）、フッ化イッテルビウム（ＹｂＦ３）、フッ化マグネシウム（ＭｇＦ２）、およびフッ化セシウム（ＣｓＦ）を含むが、これらに限定されない。他の実施形態では、核生成促進コーティング１０２２は、第２の電極８０１またはその一部により設けられてもよい。たとえば、第２の電極８０１は、側方に延在して遮蔽領域４２１において画素画定層４０１の表面をカバーしてもよい。たとえば、第２の電極８０１はいくつかの場合、２つ以上の層または材料を含む。たとえば、第２の電極８０１は、下側の第２の電極層および上側の第２の電極層を含んでもよく、上側の第２の電極層は下側の第２の電極層の上部に配置されている。たとえば、下側の第２の電極層は、ＩＴＯ、ＩＺＯ、およびＺｎＯなどの酸化物を含んでもよく、上側の第２の電極層は、Ａｇ、Ｍｇ、Ｙｂ、Ｍｇ：Ａｇ、Ｙｂ／Ａｇ、他のアルカリおよびアルカリ土類金属などの金属、ならびに上記の組み合わせを含んでもよい。さらなる例では、下側の第２の電極層が側方に延在し、遮蔽領域４２１をカバーしてもよく、その結果、下側の第２の電極層は核生成促進コーティング１０２２を形成する。
【００４６】
いくつかの実施形態では、画素画定層４０１の表面を処理して核生成促進コーティングを形成してもよい。図１２は、デバイス１１０５が、その表面上に提供される核生成促進コーティング１０２２を有する画素画定層４０１を含む一実施形態を示す。具体的には、図１２の実施形態では、遮蔽領域４２１に対応している領域と、遮蔽領域４２１の外側の領域とを含む画素画定層１０２２の表面は、核生成促進コーティング１０２２を備えている。たとえば、核生成促進コーティング１０２２は、補助電極５０１およびパターニング構造６０１を形成する前に設けられてもよい。たとえば、核生成促進コーティング１０２２は、画素画定層４０１を形成した後、かつ補助電極５０１およびパターニング構造６０１を形成する前に設けられてもよい。いくつかの実施形態では、核生成促進コーティング１０２２は、画素画定層４０１の表面を処理することにより形成されている。いくつかの実施形態では、画素画定層の表面は、化学的にかつ／あるいは物理的に処理される。たとえば、画素画定層４０１の表面は、プラズマ処理、ＵＶ処理、および／またはＵＶ−オゾン処理に表面を曝すことにより処理してもよい。特定の理論に縛られることを望むわけではないが、そのような処理は、画素画定層４０１の表面を化学的にかつ／あるいは物理的に変更して、その特性を修正すると想定される。たとえば、画素画定層４０１の処理は、表面の上のＣ−ＯまたはＣ−ＯＨ結合の濃度の増加をもたらし、表面の粗さを増大させ、かつ／あるいはハロゲン、窒素含有官能基、および／または酸素含有官能基などの特定の粒子および／または官能基の濃度を増加させ、それにより核生成促進コーティング１０２２として機能させてもよい。核生成促進コーティング１０２２は、画素画定層４０１の表面上にのみ設けられているように示されているが、いくつかの実施形態において、画素画定層４０１は、核生成促進コーティング１０２２を形成するための材料を使用して形成してもよく、これにより、画素画定層４０１全体が核生成促進コーティングとして機能してもよいことが理解されよう。
【００４７】
図１３は、核生成促進コーティング１０２２が放射領域１２０１および非放射領域１２０４の両方に設けられているデバイス１１０６の一実施形態を示す。示した実施形態では、核生成促進コーティング１０２２は、第２の電極８０１を堆積させた後、かつ核生成抑制コーティング９０１を堆積させる前に堆積させる。そのような実施形態では、核生成促進コーティング１０２２は、第２の電極８０１と核生成抑制コーティング９０１との間に配置され、核生成促進コーティング１０２２は、第２の電極８０１および核生成抑制コーティング９０１に直接接触してもよい。このようにして、導電性コーティング１０１０の堆積中、放射領域１２０１の表面は核生成抑制コーティング９０１によりカバーされ、これにより、放射領域１２０１における導電性コーティング１０１０の堆積が抑制される。示した実施形態では、核生成促進コーティング１０１０は、遮蔽領域４２１に対応している画素画定層４０１の表面上にも設けられている。たとえば、核生成促進材料を堆積させるための蒸発源を使用して、遮蔽領域４２１に対応している画素画定層４０１の表面を含む、放射領域１２０１および非放射領域１２０４に向かって、蒸発した核生成促進材料を誘導してもよく、その結果、蒸発した核生成促進材料がこのような表面に入射する。いくつかの実施形態では、核生成促進コーティング１０２２の堆積は、オープンマスクを使用して、またはマスクなしで実行される。いくつかの実施形態では、蒸発フラックスの少なくとも一部は、遮蔽領域４２１に対応している画素画定層４０１の表面に対して非法線方向の角度において誘導される。たとえば、蒸発フラックスの少なくとも一部は、画素画定層４０１の表面に対して９０°未満の入射角において画素画定層４０１の表面に入射してもよい。たとえば、入射角は、約８５°未満、約８０°未満、約７５°未満、約７０°未満、約６０°未満、または約５０°未満である。非法線方向の角度において表面に入射する部分を含む蒸発フラックスを誘導することにより、遮蔽領域４２１を蒸発フラックスに露出させてもよい。具体的には、そのような蒸発フラックスがパターニング構造の存在により、遮蔽領域４２１において表面に衝突するのを抑制する可能性は、非法線方向の入射角に誘導される部分を含む蒸発フラックスのために低下する。いくつかの実施形態では、蒸発フラックスの少なくとも一部はコリメートされていない。いくつかの実施形態では、デバイス１１０６は処理中に変位させる。たとえば、基板１００を含むデバイス１１０６は、蒸発フラックスに曝らしながら変位させる。いくつかの実施形態では、デバイス１１０６および基板１００は、角変位、側方変位、および／または垂直変位を受ける。いくつかの実施形態では、基板１００を含むデバイス１１０６は回転軸の周りで回転させる。たとえば、回転軸は、表面１０５または基板１００の面に対して実質的に法線方向に配向してもよい。核生成促進コーティング１０２２の堆積中、残りの核生成促進コーティング１０３２をパターニング構造６０１の上部に形成してもよい。特に、そのような残りの核生成促進コーティング１０３２は、オープンマスクを使用して、またはマスクなしで核生成促進コーティング���料を堆積させる実施形態において形成される。示したように、残りの核生成促進コーティング１０３２は、残りの第２の電極８１１と残りの核生成抑制コーティング９１１との間に配置されている。
【００４８】
図１４は、補助電極５０１が基板１００の表面１０５上に形成され、核生成促進コーティング１０２２が、表面１０５と遮蔽領域４２１における導電性コーティング１０１０との間に設けられているデバイス１１０７の一実施形態を示す。図１１、図１２、および図１３の実施形態に関連して説明した核生成促進コーティング１０２２のさまざまな説明は、図１４の実施形態に適用してもよい。たとえば、核生成促進コーティング１０２２は、遮蔽領域４２１に対応している表面１０５の一部上に核生成促進材料を堆積させることにより形成してもよく、または表面１０５の少なくとも一部を処理してその特性を修正することにより形成してもよい。いくつかの実施形態では、表面１０５は化学的にかつ／あるいは物理的に処理される。たとえば、表面１０５は、プラズマ処理、ＵＶ処理、および／またはＵＶ−オゾン処理に表面を曝すことにより処理してもよい。いくつかの実施形態では、核生成促進コーティング１０２２は非放射領域１２０４をカバーする。いくつかの実施形態では、核生成促進コーティング１０２２は放射領域１２０１および非放射領域１２０４の両方をカバーする。
【００４９】
図１５Ａ〜図１５Ｆは、さまざまな実施形態による遮蔽領域４２１に堆積させた導電性コーティング１０１０の概略図である。示した実施形態では、導電性コーティング１０１０は、補助電極５０１と、半導体層７０１、第２の電極８０１および核生成抑制コーティング９０１との間の表面５１５上の側方に配置された遮蔽領域４２１に堆積させる。上で説明したように、第２の電極８０１は一般に、半導体層７０１の上部に配置され、核生成抑制コーティング９０１は第２の電極８０１の上部に配置されている。図１５Ａ〜図１５Ｅの実施形態の各々では、導電性コーティング１０１０は、補助電極５０１と直接物理的に、かつ電気的に接触している。
【００５０】
図１５Ａでは、半導体層７０１、第２の電極８０１、および核生成抑制コーティング９０１は、遮蔽領域４２１の境界まで側方に延在しているように示されている。そのような実施形態では、導電性コーティング１０１０のエッジは、遮蔽領域４２１の境界において第２の電極８０１のエッジと直接接触している。その上、導電性コーティング１０１０のエッジは、遮蔽領域４２１の境界において半導体層７０１および核生成抑制コーティング９０１のエッジと直接接触している。
【００５１】
図１５Ｂでは、半導体層７０１は、遮蔽領域４２１の境界まで側方に延在しているように示されている。第２の電極８０１と核生成抑制コーティング９０１の対応しているエッジは、遮蔽領域４２１の境界から凹んでいるように示されている。そのような実施形態では、導電性コーティング１０１０は、遮蔽領域４２１を越えて補助電極５０１から離れて延在し、その結果、導電性コーティング１０１０のエッジは、遮蔽領域４２１の外側の位置（たとえば、遮蔽領域４２１の境界から凹んだ位置）において第２の電極８０１のエッジと直接接触している。
【００５２】
図１５Ｃでは、半導体層７０１のエッジは、遮蔽領域４２１の境界から凹んでいるように示され、半導体層７０１のそのようなエッジは第２の電極８０１によりカバーされている。第２の電極８０１および核生成抑制コーティングのエッジは、遮蔽領域４２１の境界まで延在しているように示され、その結果、導電性コーティング１０１０のエッジはそのような境界において第２の電極８０１のエッジと直接接触している。
【００５３】
図１５Ｄでは、半導体層７０１および第２の電極８０１のエッジは遮蔽領域４２１の境界から凹んでいる。半導体層のエッジは第２の電極８０１によりカバーされ、第２の層８０１のエッジは核生成抑制コーティング９０１によりカバーされている。そのような実施形態では、導電性コーティング１０１０のエッジは、遮蔽領域４２１の境界において核生成抑制コーティング９０１のエッジと直接接触してもよい。
【００５４】
図１５Ｅでは、半導体層７０１は、遮蔽領域４２１の境界まで延在しているように示されている。第２の電極８０１は、半導体層７０１上に配置され、補助電極５０１に向かって遮蔽領域４２１の境界を越えて延在し、その結果、第２の電極８０１は遮蔽領域４２１の少なくとも一部をカバーする。たとえば、第２の電極８０１は、遮蔽領域８０１に対応している表面５１５の一部を実質的にカバーしてもよい。他の例では、第２の電極８０１は、遮蔽領域８０１の一部を選択的にカバーしてもよく、その結果、第２の電極８０１は補助電極５０１と直接物理的に接触していない。核生成抑制コーティング９０１は、第２の電極８０１上に設けられ、遮蔽領域４２１に対応している第２の電極８０１の表面が核生成抑制コーティング９０１を実質的に含まないか、またはそれから露出するように構成される。このようにして、導電性コーティング１０１０は、遮蔽領域４２１において第２の電極８０１上に堆積させ、補助電極５０１および第２の電極８０１と直接物理的にかつ電気的に接触させてもよい。
【００５５】
図１５Ｆでは、半導体層７０１、第２の電極８０１、および核生成抑制コーティング９０１が、図１５Ｅの実施形態と同様に配置されている一実施形態が示されているが、ただし、第２の電極８０１はさら延在し、補助電極５０１の少なくとも一部をカバーする。たとえば、第２の電極８０１は、遮蔽領域４２１における表面５１５および補助電極５０１の表面をカバーしてもよく、その結果、第２の電極は、補助電極５０１と導電性コーティング１０１０との間の界面に配設されている。そのような実施形態では、補助電極５０１および導電性コーティング１０１０は直接物理的に接触していないが、補助電極５０１、導電性コーティング１０１０、および第２の電極８０１は、それにもかかわらず互いに電気的に接触してもよい。
【００５６】
いくつかの実施形態では、パターニング構造６０１の上部に残りの核生成抑制コーティング９１１を堆積させることが特に望ましい場合があり、その結果、パターニング構造６０１の上部に導電性コーティング１０１０を堆積させることが実質的に抑制される。たとえば、パターニング構造６０１の上部に導電性コーティング材料を堆積させるいくつかの場合において、そのようなコーティングは、パターニング構造６０１の上部６１５のエッジを越えて側方に成長し、これにより、遮蔽領域４２１における導電性コーティング材料の堆積を抑制する。したがって、いくつかの実施形態では、パターニング構造６０１の上面は、導電性コーティングを実質的に含まないか、または導電性コーティングから露出している。
【００５７】
いくつかの実施形態では、第２の電極８０１および導電性コーティング１０１０は直接接触していなくてもよく（たとえば、第２の電極８０１および導電性コーティング１０１０は、他の層および／またはコーティングにより互いに物理的に分離されてもよく）、それにもかかわらず、第２の電極８０１および導電性コーティング１０１０は電気的に接続され、電流が互いに流れることを可能にし、これにより、第２の電極８０１の実効シート抵抗を低減することが理解されよう。たとえば、図１５Ｄの実施形態を参照すると、核生成抑制コーティング９０１の厚さは十分に薄く、実質的なインピーダンスなしで電流がそこを流れるまたはトンネルすることができる。代替的またはそれに追加的に、核生成抑制コーティング９０１は、導電性材料を使用して形成され、導電性コーティング１０１０を第２の電極８０１と電気的に接続できる。
【００５８】
特に、比較的高いアスペクト比（たとえば、幅に対する高さの相対比）を備えた画素画定層またはバンク構造を有するＡＭＯＬＥＤデバイスでは、相対的な方法を使用して基板の表面上に形成された補助電極に共通電極を電気的に接続することは困難を伴う。
【００５９】
一態様では、光電子デバイスを製造するための方法が提供され、この方法は、基板表面を有する基板を提供することを含む。基板は、少なくとも１つの薄膜トランジスタを含む。基板表面上には、第１の電極および補助電極を配設する。第１の電極は、少なくとも１つの薄膜トランジスタと電気的に連絡している。表面上にはバンク構造を配設し、バンク構造は補助電極を露出させるための貫通孔領域を画定する。たとえば、補助電極表面は貫通孔領域において露出させてもよい。この方法は、第１の電極上に半導体層を堆積させることと、半導体層上に第２の電極を堆積させることと、第２の電極上に核生成抑制コーティングを堆積させることと、核生成抑制コーティングおよび貫通孔領域を処理して貫通孔領域に導電性コーティングを堆積させるが、核生成抑制コーティングの少なくとも一部は、導電性コーティングにより実質的にカバーされないままにすることと、を含む。導電性コーティングを堆積させる際、第２の電極および補助電極は導電性コーティングにより電気的に接続される。いくつかの実施形態では、貫通孔はバンク構造により画定される。いくつかの実施形態では、貫通孔領域は実質的に垂直に延在している貫通孔により画定される。いくつかの実施形態では、貫通孔はバンク構造の一部を通って実質的に垂直に延在する。いくつかの実施形態では、別のバンク構造が表面上に配設され、貫通孔は、このバンク構造と別のバンク構造との間に形成されたギャップにより画定される。たとえば、別のバンク構造は、このバンク構造から側方に離間して配置してもよい。いくつかの実施形態では、バンク構造の少なくとも一部は、第１の電極と補助電極との間で側方に配置される。いくつかの実施形態では、半導体層の少なくとも一部は印刷により堆積させる。いくつかの実施形態では、核生成抑制コーティングは非法線方向の入射角において堆積させる。貫通孔領域は、核生成抑制コーティングを実質的に含んでいない。
【００６０】
図１６は、デバイス１１０８が１つ以上のバンク構造４２５ａ、４２５ｂ、４２５ｃを含む一実施形態に従って製造されたデバイス１１０８を示す。示した実施形態では、デバイス１１０８は、非放射領域１２０４に隣接して配置された放射領域１２０１を含む。放射領域１２０１は、基板１００の表面１０５上に配設された第１の電極３００と、第１の電極３００上に配設された半導体層７０１と、半導体層７０１上に配設された第２の電極８０１と、を含む。たとえば、半導体層７０１の少なくとも一部は、インクジェット印刷などの印刷技術により堆積させてもよい。非放射領域１２０４は、１つ以上のバンク構造４２５ａ、４２５ｂ、４２５ｃを含む。１つ以上のバンク構造４２５ａ、４２５ｂ、４２５ｃは一般に、特定の構造、たとえば、井戸構造を画定し、その構造は半導体層７０１を形成する材料により充填してもよい。基板１００の表面１０５には、補助電極５０１が設けられている。示した実施形態では、補助電極５０１は、非放射領域１２０４、およびバンク構造４２５ｂとバンク構造４２５ｃとの間に画定された貫通孔領域４４８に配置されている。いくつかの実施形態では、バンク構造４２５ｂおよび４２５ｃは、貫通孔４５０がバンク構造４２５ｂと隣接するバンク構造４２５ｃとの間に画定されるように、物理的に切断または絶縁されてもよい。そのような実施形態では、貫通孔領域４４８は、貫通孔４５０を形成するバンク構造４２５ｂ、４２５ｃの壁により画定されたエリアに対応する。いくつかの実施形態では、バンク構造４２５ｂおよび４２５ｃは、一体的にまたは連続的な構造として形成してもよい。そのような実施形態では、貫通孔４５０は、バンク構造４２５ｂ、４２５ｃを通って延在し、貫通孔領域４４８を画定してもよい。たとえば、貫通孔４５０は、補助電極５０１の表面に対して実質的に垂直に延在してもよい。非放射領域１２０４は、貫通孔領域４４８に配設された導電性コーティング１０１０をさらに含む。示した実施形態では、導電性コーティング１０１０は、貫通孔４５０の内側に配設され、補助電極５０１および第２の電極８０１と電気的に接触している。いくつかの実施形態では、導電性コーティング１０１０は、補助電極４４８および／または第２の電極８０１と直接物理的に接触している。核生成抑制コーティング９０１は、放射領域１２０１および非放射領域１２０４に配設されている。核生成抑制コーティング９０１は、第２の電極８０１の表面上に配設されている。貫通孔領域４４８は、核生成抑制コーティング９０１を実質的に含まないか、またはそれによりカバーされておらず、導電性コーティング１０１０をその上に堆積できる。いくつかの実施形態では、核生成抑制コーティング９０１は、蒸発フラックスを生成するために核生成抑制コーティング材料を蒸発させることと、核生成抑制コーティング９０１をその上に堆積させるために第２の電極８０１の表面を蒸発フラックスに曝すことと、により堆積させる。核生成抑制コーティング材料の蒸発フラックスが貫通孔領域４４８に入射する可能性を低下させるために、核生成抑制コーティング材料の蒸発フラックスは、非法線方向の入射角に誘導してもよい。具体的には、比較的高いアスペクト比を有するバンク構造４２５ｂ、４２５ｃを設けることにより、非法線方向の入射角として誘導された蒸発フラックスが、バンク構造４２５ｂ、４２５ｃにより形成した貫通孔領域４４８に配置された補助電極５０１の表面に到達する可能性を低下させる。したがって、貫通孔領域４４８および補助電極５０１の表面における核生成抑制コーティング９０１の堆積が低減される。いくつかの実施形態では、核生成抑制コーティング９０１は、核生成抑制コーティング９０１を形成するための材料を第２の電極８０１の表面上に選択的に印刷することにより堆積させてもよい。たとえば、インクジェット印刷などのさまざまな印刷技術を使用して、核生成抑制コーティング９０１を堆積させてもよい。
【００６１】
さまざまな実施形態において説明される特徴部は、他の実施形態において説明される他の特徴部にも適用可能であり、それらと組み合わせてもよいことが理解されよう。たとえば、図１６の実施形態を参照すると、デバイス１１０８はさらに、たとえば、バンク構造４２５ｂ、４２５ｃの表面上に核生成促進コーティングを備えてもよい。
【００６２】
一態様では、光電子デバイスが提供される。光電子デバイスは、第１の電極および第２の電極と、第１の電極と第２の電極との間に配設された半導体層と、第２の電極の少なくとも一部分上に配設された核生成抑制コーティングと、側壁を有する補助電極と、側壁に隣接して配置された導電性コーティングであって、補助電極および第２の電極と電気的に接続している、導電性コーティングと、を含む。
【００６３】
図１７Ａには、一実施形態による光電子デバイス１１０９が示されている。デバイス１１０９は、１つ以上のＴＦＴ２００を含んでいる基板１００を含む。第１の電極３００は、基板１００の表面１０５上に形成され、その結果、第１の電極３００はＴＦＴ２００と電子的に連絡している。次いで、画素画定層４０１を基板１００の表面１０５上に設け、その結果、ＰＤＬ４０１は開口部を画定し、開口部を介して第１の電極３００の表面を露出させる。ＰＤＬ４０１により画定した各開口部は一般に、デバイス１１０９の放射領域１２０１に対応する。示した実施形態では、補助電極５０３は、ＰＤＬ４０１上に設けられているように示されている。たとえば、補助電極５０３は、ＰＤＬ４０１の表面上に配設してもよく、その結果、補助電極５０３はＰＤＬ４０１と物理的に接触している。たとえば、補助電極５０３が設けられたＰＤＬ４０１の表面は電気的に絶縁してもよい。デバイス１１０９は、第１の電極３００上に配設された半導体層７０１と、半導体層７０１上に配設された第２の電極８０１と、をさらに含む。次いで、核生成抑制コーティング９０１は、第２の電極８０１の少なくとも一部上に配設されている。いくつかの実施形態では、放射領域１２０１に対応している第２の電極８０１の少なくとも一部は、核生成抑制コーティング９０１により被覆されている。いくつかのさらなる実施形態では、非放射領域１２０４に対応している第２の電極８０１の一部も、核生成抑制コーティング９０１により被覆されている。導電性コーティング１０１０は、補助電極５０３に隣接して配設され、補助電極１０１０および第２の電極８０１を電気的に接続する。
【００６４】
図１７Ｂは、補助電極５０３の近傍のデバイス１１０９の詳細を示す。示した実施形態では、補助電極５０３は、上部５１３、ベース部５１２、および上部５１３とベース部５１２との間に延在している側壁５１７を含む。ベース部５１２は、上部５１３に対して凹み、張り出し部を画定している補助電極５０３を形成してもよい。言い換えると、上部５１３は側方に延在し、ベース部５１２によりカバーされたエリアを超える下地面のエリアを遮断してもよい。このようにして、上部５１３とベース部５１２との間に延在している側壁５１７は張り出しプロファイルを形成する。たとえば、下地面の法線方向に対する側壁５１７の接線方向の角度θＡは、約１０°以上、約２０°以上、約３０°以上、約４０°以上、約４５°以上、約５０°以上、約５５°以上、または約６０°以上であってもよい。いくつかの実施形態では、補助電極５０３の張り出しプロファイルのために、補助電極５０３に隣接して遮蔽領域５２１が形成されている。その結果、いくつかの実施形態では、半導体層７０１、第２の電極８０１、および核生成抑制コーティング９０１は、遮蔽領域５２１における堆積を妨げられる場合がある。そのような実施形態では、遮蔽領域５２１は、半導体層７０１、第２の電極８０１、および核生成抑制コーティング９０１を実質的に含まないか、またはそれらから実質的に露出している。たとえば、特に、半導体層７０１、第２の電極８０１、および核生成抑制コーティング９０１を形成するための材料の堆積が、オープンマスクを使用して、またはマスクなしで行われる実施形態では、そのような材料は補助電極５０３上に堆積させてもよい。たとえば、図１７Ａおよび図１７Ｂに示したように、残りの半導体層７１１、残りの第２の電極８１１、および残りの核生成抑制コーティング９１１は、補助電極５０３の上面上に順に堆積させてもよい。導電性コーティング１０１０は、上で詳述した処理に従って遮蔽領域５２１に選択的に堆積させる。示した実施形態では、導電性コーティング１０１０は、補助電極５０３の側壁５１７と直接物理的に接触するように配設されている。いくつかの実施形態では、導電性コーティング１０１０は、ＰＤＬ４０１の表面と直接物理的に接触するように配設してもよい。導電性コーティング１０１０は、第２の電極８０１と接触させ、それとの電気的接触を確立してもよい。
【００６５】
図１８は、補助電極５０３が基板１００の表面１０５上に直接配設されている光電子デバイス１１１０の別の実施形態を示す。具体的には、デバイス１１１０は、１つ以上のＴＦＴ２００を含んでいる基板１００を含む。基板１００は、第１の電極３００および補助電極５０３が配設されている表面１０５を画定する。いくつかの実施形態では、第１の電極３００および補助電極５０３は同じ材料を使用して形成されている。これは、いくつかの場合、堆積およびパターニング処理を簡略化して、第１の電極３００および補助電極５０３を形成するのに有利なことがある。たとえば、第１の電極３００および補助電極５０３が互いに電気的に絶縁されるように、電気絶縁材料により表面１０５を設けてもよい。次いで、ＰＤＬ４０１を設けて第１の電極３００の一部をカバーし、放射領域１２０１を画定する。次いで、放射領域１２０１および非放射領域１２０４上に、半導体層７０１、第２の電極８０１、および核生成抑制コーティング９０１を順に堆積させる。しかしながら、補助電極５０３の張り出しプロファイルのために、補助電極５０３に隣接して形成した遮蔽領域５２１において、半導体層７０１、第２の電極８０１、および核生成抑制コーティング９０１の堆積は実質的に抑制される。示した実施形態では、遮蔽領域５２１は、補助電極５０３とＰＤＬ４０１との間のデバイス１１１０の一部に配置されている。たとえば、補助電極５０３およびＰＤＬ４０１は、互いに側方に離間してもよく、遮蔽領域５２１は、補助電極５０３のベース部５２１とＰＤＬ４０１のエッジ４２１との間の基板１００の表面１０５上に配置してもよい。導電性コーティング１０１０は、上で説明した処理に従って遮蔽領域５２１に選択的に堆積させ、補助電極５０３および第２の電極８０１を電気的に接触させる。
【００６６】
図１９Ａ〜図１９Ｊは、さまざまな実施形態に従って補助電極５０３および導電性コーティング１０１０を含むデバイスの一部の側断面図を示す。
【００６７】
図１９Ａでは、半導体層７０１が遮蔽領域５２１内に側方に延在するが、遮蔽領域５２１は第２の電極８０１および核生成抑制コーティング９０１を実質的に含まないか、またはそれらから露出している一実施形態が示されている。示した実施形態では、導電性コーティング１０１０は、遮蔽領域５２１において半導体層７０１上に堆積させる。たとえば、導電性コーティング１０１０は、半導体層７０１および／または補助電極５０３の側壁５１７上に直接堆積させ、かつそれらと接触させてもよい。また、導電性コーティング１０１０は第２の電極８０１と接触し、補助電極５０３を第２の電極８０１に電気的に接続する。残りの半導体層７１１、残りの第２の電極８１１、および残りの核生成抑制コーティング９１１は、補助電極５０３の上部に順に堆積させる。
【００６８】
図１９Ｂでは、半導体層７０１および第２の電極８０１は両方とも遮蔽領域５２１内に側方に延在するが、遮蔽領域５２１は核生成抑制コーティング９０１を実質的に含まないか、またはそれから露出している一実施形態が示されている。示した実施形態では、導電性コーティング１０１０は、遮蔽領域５２１において第２の電極８０１上に堆積させる。たとえば、導電性コーティング１０１０は、第２の電極８０１および／または補助電極５０３の側壁５１７上に直接堆積させ、かつそれと接触させてもよい。このようにして、導電性コーティング１０１０は、補助電極５０３を第２の電極８０１に電気的に接続する。
【００６９】
図１９Ｃでは、半導体層７０１および第２の電極８０１は両方とも遮蔽領域５２１内に側方に延在するが、遮蔽領域５２１は核生成抑制コーティング９０１を実質的に含まないか、またはそれから露出している一実施形態が示されている。示した実施形態では、導電性コーティング１０１０は、第２の電極８０１上に堆積させ、補助電極５０３から離れて側方に延在し、核生成抑制コーティング９０１の一部に重なる。たとえば、導電性コーティング１０１０は、導電性コーティング１０１０の側方への成長により核生成抑制コーティング９０１と重なる部分を含んでもよい。いくつかの実施形態では、導電性コーティング１０１０は遮蔽領域５２１を越えて側方に延在する。いくつかのさらなる実施形態では、導電性コーティング１０１０は、デバイスの非放射領域に配設され、デバイスの放射領域は、導電性コーティング１０１０を実質的に含まないか、またはそれから露出させる。
【００７０】
図１９Ｄでは、半導体層７０１、第２の電極８０１、および核生成抑制コーティング９０１がすべて、遮蔽領域５２１内に側方に延在する一実施形態が示されている。たとえば、核生成抑制コーティング９０１の厚さはテーパ状でもよく、その結果、遮蔽領域５２１における核生成抑制コーティング９０１の厚さは、遮蔽領域５２１の外側の核生成抑制コーティング９０１の厚さより薄くなる。同様に、いくつかの例では、遮蔽領域５２１における半導体層７０１および第２の電極８０１の厚さはテーパ状でもよく、その結果、それらは遮蔽領域５２１の外側のそれぞれの厚さより薄くなる。示した実施形態では、導電性コーティング１０１０は、補助電極５０３の側壁５１７上に堆積させ、核生成抑制コーティング９０１と接触させてもよい。図１９Ｅは、核生成抑制コーティング９０１の厚さが実質的に均一である一実施形態を示す。図１９Ｆは、導電性コーティング１０１０が補助電極５０３から離れて側方に延在し、遮蔽領域５２１の外側のデバイスの一部をカバーする一実施形態を示す。図１９Ｄ、図１９Ｅおよび図１９Ｆの実施形態では、核生成抑制コーティング９０１の厚さは十分に薄くてもよく、導電性コーティング１０１０と、核生成抑制コーティング９０１の下地である第２の電極８０１との間で電気的接触を確立できる。たとえば、核生成抑制コーティング９０１の厚さは、約１５ｎｍ以下、約１０ｎｍ以下、約８ｎｍ以下、または約５ｎｍ以下であってもよい。
【００７１】
図１９Ｇでは、半導体層７０１が、遮蔽領域５２１、および補助電極５０３の側壁５１７に配設されている一実施形態が示されている。たとえば、半導体層７０１は連続的に配設され、遮蔽領域５２１、側壁５１７、および補助電極５０３の上面をカバーしてもよい。別の例では、半導体層７０１は、そのような表面上の別個の非連続的なコーティングとして形成してもよい。いくつかの実施形態では、側壁５１７上に配設された半導体層７０１の厚さは、デバイスの他の部分、たとえば、遮蔽領域５２１の外側の領域に配設された半導体層７０１の厚さより薄い。第２の電極８０１および核生成抑制コーティング９０１は、遮蔽領域５２１の外側の領域において半導体層７０１上に堆積させるように示されている。しかしながら、いくつかの実施形態では、第２の電極８０１および／または核生成抑制コーティング９０１は、補助電極５０３に向かって側方に延在し、遮蔽領域５２１を被覆してもよい。導電性コーティング１０１０は、半導体層７０１上の遮蔽領域５２１に堆積させる。たとえば、導電性コーティング１０１０は、遮蔽領域５２１および側壁５１７に配設された半導体層７０１の一部と直接物理的に接触してもよい。そのような実施形態では、たとえば、側壁５１７上に配設された半導体層７０１の一部は十分に薄くてもよく、補助電極５０３と導電性コーティング１０１０との間に電気的接続を確立できる。
【００７２】
図１９Ｈでは、補助電極５０３がステップエッジを画定する一実施形態が示されている。示した実施形態では、補助電極５０３の側壁５１７は実質的に垂直である。したがって、そのような実施形態では、補助電極５０３の存在により遮蔽領域は形成されない。いくつかの実施形態では、補助電極の側壁５１７は、核生成抑制コーティング９０１を実質的に含まないか、またはそれから露出しており、その結果、導電性コーティング１０１０をその上に堆積させる。次いで、導電性コーティング１０１０が補助電極５０３から離れて側方に延在し、第２の電極８０１に重なるように、導電性コーティング１０１０を形成してもよい。核生成抑制コーティング９０１は、導電性コーティング１０１０と第２の電極８０１との間に配置されるように示されているが、それにもかかわらず、核生成抑制コーティング９０１は、導電性コーティング１０１０と第２の電極８０１との間に電気的接続を確立できるように構成してもよい。
【００７３】
図１９Ｉでは、遮蔽領域５２１が、半導体層５２１および核生成抑制コーティング９０１を実質的に含まないか、またはそれらから露出している一実施形態が示されている。第２の電極８０１は側方に延在し、遮蔽領域５２１の少なくとも一部をカバーする。そのような実施形態では、導電性コーティング１０１０は、遮蔽領域５２１において第２の電極８０１の上部に配設され、その結果、補助電極５０３および第２の電極８０１の両方と直接物理的にかつ電気的に接触している。
【００７４】
図１９Ｊでは、第２の電極８０１が、遮蔽領域５２１、および補助電極５０３の少なくとも一部をカバーするように構成される一実施形態が示されている。示した実施形態では、第２の電極８０１は、補助電極５０３の側壁５１７と、補助電極５０３の上面に配設された残りの半導体層７１１と、を実質的にカバーする。そのような構成では、たとえば、第２の電極８０１は、連続的または単一のモノリシック構造として設けられ、したがって、残りの第２の電極は存在しなくてもよい。導電性コーティング１０１０は、遮蔽領域５２１において第２の電極８０１上に配設されている。
【００７５】
図２０Ａ〜図２０Ｉは、補助電極５０３が下側部分５３１および上側部分５３３を備えるさまざまな実施形態による補助電極５０３を示す。
【００７６】
図２０Ａおよび図２０Ｂでは、下側部分５３１は、下側部分５３１のベース部の幅がより狭くなるようにテーパ状プロファイルを含む。下側部分５３１は直線的にテーパ状の側壁を画定し、上側部分５３３は、実質的に垂直な側壁を有するように示されている。下側部分５３１および上側部分５３３はともに、張り出し部を画定している補助電極５０３を画定し、遮蔽領域を提供する。図２０Ａに示した実施形態では、下側部分５３１の厚さは上側部分５３３の厚さを超えている。図２０Ｂによる別の実施形態では、上側部分５３３の厚さは下側部分５３１の厚さを超えている。さらに別の実施形態では、上側部分５３３および下側部分５３１の厚さは実質的に同じである。
【００７７】
図２０Ｃおよび図２０Ｄでは、下側部分５３１は凹状の側壁により画定されるテーパ状プロファイルを含む。上側部分５３３は、実質的に垂直な側壁を有するように示されている。下側部分５３１および上側部分５３３はともに、張り出し部を画定している補助電極５０３を画定し、遮蔽領域を提供する。図２０Ｃに示した実施形態では、下側部分５３１の厚さは上側部分５３３の厚さを超えている。図２０Ｄによる別の実施形態では、上側部分５３３の厚さは下側部分５３１の厚さを超えている。さらに別の実施形態では、上側部分５３３および下側部分５３１の厚さは実質的に同じである。
【００７８】
図２０Ｅでは、下側部分５３１および上側部分５３３は両方とも実質的に垂直な側壁を含む。下側部分５３１の幅は上側部分５３３の幅より狭く示され、その結果、下側部分５３１および上側部分５３３はともに張り出し部を画定している補助電極５０３を画定する。
【００７９】
図２０Ｆでは、下側部分５３１は、湾曲した側壁を有する部分と、実質的に垂直な側壁を有する部分と、を含む。下側部分５３１より広い幅を有する上側部分５３３は、下側部分５３１の上部に配置されている。このようにして、張り出しプロファイルを画定している補助電極５０３が形成されている。
【００８０】
図２０Ｇでは、下側部分５３１がテーパ状部および凹部を含む一実施形態が示されている。このようにして、補助電極５０３により凹部を形成し、遮蔽領域を提供する。
【００８１】
図２０Ｈでは、上側部分５３３および下側部分５３１の両方が直線的にテーパ状プロファイルを画定する。たとえば、下側部分５３１の傾斜は上側部分５３３の傾斜より急峻であってもよく、その結果、補助電極５０３のベース部は上部より狭くなる。
【００８２】
図２０Ｉでは、上側部分５３３は直線的にテーパ状プロファイルを画定し、下側部分５３１は凹状プロファイルを画定する。
【００８３】
いくつかの実施形態では、下側部分５３１および上側部分５３３は異なる材料を含む。たとえば、下側部分５３１は第１の材料を含んでもよく、上側部分５３３は第２の材料を含んでもよい。第１の材料および第２の材料の例は、金属、合金、金属合金、酸化物（導電性酸化物を含む）およびそれらの組み合わせを含むが、これらに限定されない。そのような材料の例は、ＩＴＯ、ＺｎＯ、ＩＺＯ、Ａｇ、Ｃｕ、Ｍｏ、Ａｌ、Ｔｉ、ならびにＭｏ／Ａｌ／ＭｏおよびＡｇ／ＩＴＯなどの例を含んでいるそれらの組み合わせを含むが、これらに限定されない。いくつかの例では、補助電極５０３は追加の部分および／または材料を含んでもよい。いくつかの実施形態では、補助電極５０３は導電性材料（複数可）を使用して形成されている。いくつかの実施形態では、補助電極５０３は、誘電体材料、半導体材料、および／または絶縁材料を含む。たとえば、下側部分５３１は、金属、合金、金属合金、および導電性酸化物などの導電性材料を含んでもよく、上側部分５３３は、誘電体材料、半導体材料、および／または絶縁材料を含んでもよい。
【００８４】
いくつかの実施形態では、下側部分５３１を形成するための材料は、上側部分５３３を形成するための材料とは異なるエッチング速度を有してもよい。たとえば、下側部分５３１および上側部分５３３がエッチング処理を受けるとき、下側部分５３１のエッチング速度は上側部分５３３のエッチング速度を超えてもよい。このようにして、張り出しプロファイルを画定している補助電極５０３を形成してもよい。
【００８５】
いくつかの実施形態では、下側部分５３１および上側部分５３３は、互いに一体的にまたは連続的に形成し、単一のモノリシック構造を提供する。そのような実施形態では、たとえば、下側部分５３１および上側部分５３３は同じ材料を使用して形成してもよい。
【００８６】
上記のさまざまな実施形態では、補助電極５０３は、実質的に対称的なプロファイルを有するように示されている。他の実施形態では、補助電極５０３は、非対称的なプロファイルを有してもよい。たとえば、補助電極５０３は、張り出しプロファイルを一方の側壁に沿って画定し、他方の側壁に沿っては画定しなくてもよい。
【００８７】
半導体層７０１は、いくつかの実施形態では、放射エリア１２０１および非放射エリア１２０４の両方に配設されているように示されているが、他の実施形態では、半導体層７０１は、放射エリア１２０１に選択的に堆積させてもよいことが理解されよう。
【００８８】
いくつかの実施形態では、補助電極９１１の上面上に残りの核生成抑制コーティング９１１を堆積させることが特に望ましい場合があり、その結果、補助電極９１１の上部への導電性コーティング１０１０の堆積は実質的に抑制される。たとえば、補助電極９１１の上部に導電性コーティング材料を堆積させるいくつかの場合、そのようなコーティングは、補助電極９１１の上部５１３のエッジを越えて側方に成長してもよく、これにより、遮蔽領域５２１および／または側壁５１７における導電性コーティング材料の堆積を抑制する。したがって、いくつかの実施形態では、補助電極９１１の上面は、導電性コーティングを実質的に含まないか、またはそれから露出している。
【００８９】
いくつかの実施形態では、補助電極５０３の厚さまたは高さは半導体層７０１の厚さを超えている。たとえば、補助電極５０３の厚さは、約２００ｎｍ以上、約２５０ｎｍ以上、約３００ｎｍ以上、約３５０ｎｍ以上、約５００ｎｍ以上、約６００ｎｍ以上、約７５０ｎｍ以上、約８００ｎｍ以上、または約１μｍ以上であってもよい。たとえば、補助電極５０３の厚さは、半導体層７０１の厚さの約１．１倍以上、約１．３倍以上、約１．５倍以上、約１．６倍以上、約２倍以上、約３倍以上、約５倍以上、または約１０倍以上であってもよい。半導体層７０１の厚さを超える厚さを有する補助電極５０３を設けることにより、補助電極５０３の側壁５１７が核生成抑制コーティング９０１を実質的に含まないか、またはそれから露出する可能性は増大する。
【００９０】
いくつかの実施形態では、第２の電極またはその一部は、遮蔽領域に設けられている。ここで図２１を参照すると、第２の電極８０１が、デバイス２１０１の非放射領域１２０４に設けた遮蔽領域４２１に配設されている一実施形態が示されている。示した実施形態では、第２の電極８０１は、放射領域１２０１および非放射領域１２０４にわたる一体構造または連続構造として形成されている。たとえば、第２の電極８０１は、遮蔽領域４２１を提供するためのパターニング構造６０１の側方延在部の表面６１７上、ならびにパターニング構造６０１の上面６１９上に配設してもよい。このようにして、たとえば、第２の電極８０１は、パターニング構造６０１を実質的にカバーしてもよい。核生成抑制コーティング９０１に続いて導電性コーティング１０１０を堆積させると、導電性コーティング１０１０は第２の電極８０１の上部に堆積し、かつそれと電気的に接触する。いくつかの実施形態では、放射領域１２０１における第２の電極８０１の厚さは、遮蔽領域４２１における第２の電極８０１の厚さを超えている。たとえば、第２の電極８０１の堆積中、第２の電極８０１を形成するための蒸発フラックスの少なくとも一部は、パターニング構造６０１の存在により、遮蔽領域４２１に対応している表面１０５の一部への入射が抑制される場合がある。他の例では、第２の電極８０１は下側部分および上側部分を含んでもよく、第２の電極８０１の下側部分および上側部分の一方だけを遮蔽領域４２１に堆積させてもよいが、両方の部分を放射領域１２０１に堆積させ、これにより、第２の電極８０１の厚さの差異を生み出す。図２１の実施形態に示したように、補助電極５０１の少なくとも一部を第２の電極８０１によりカバーしてもよく、これにより、補助電極５０１および第２の電極８０１は互いに電気的に接触してもよい。しかしながら、いくつかの場合、遮蔽領域４２１に導電性コーティング１０１０を設け、たとえば、補助電極５０１と導電性コーティング１０１０との間の接触抵抗を低減することが望ましいこともある。たとえば、そのような構成において導電性コーティング１０１０を設けることは、いくつかの場合、電気接触の信頼性を高めることもある。たとえば、図２１の実施形態における第２の電極８０１は、透明導電性酸化物を含んでもよい。そのような透明導電性酸化物の例は、ＩＴＯ、ＩＺＯ、およびＺｎＯを含むが、これらに限定されない。
【００９１】
図２２は、デバイス２２０１の放射領域１２０１および非放射領域１２０４に透明導電性コーティング９５１を設けているデバイス２２０１の一実施形態を示す。たとえば、デバイス２２０１は、導電性コーティング１０１０を堆積させるステップまで、図７の実施形態におけるデバイス１１０１と実質的に同一に製造してもよい。再び図２２を参照すると、導電性コーティング１０１０を堆積させた後、透明導電性コーティング９５１は、オープンマスクを使用して、またはマスクなしで堆積させる。たとえば、透明導電性コーティング９５１は、スパッタリングなどの物理蒸着処理を使用して堆積させてもよく、これは、透明導電性コーティング９５１を形成するために使用される材料の蒸発フラックスの少なくとも一部を、遮蔽領域４２１およびパターニング構造６０１の表面に入射させてもよい。したがって、図２２に示した実施形態では、透明導電性コーティング９５１は、デバイス２２０１の放射領域１２０１および非放射領域１２０４を被覆する連続的な、または単一のモノリシック構造として設けられている。たとえば、透明導電性コーティング９５１は、補助電極５０１および導電性コーティング１０１０と物理的にかつ電気的に直接接触してもよい。いくつかの実施形態では、透明導電性コーティング９５１は、第２の電極８０１の一部と直接物理的にかつ電気的に接触していてもよい。放射領域１２０１では、透明導電性コーティング９５１は核生成抑制コーティング９０１上に配設されている。そのような実施形態では、透明導電性コーティング９５１を形成するための材料は、導電性コーティング１０１０を形成するための材料とは異なり、その結果、核生成抑制コーティング９０１上への透明導電性コーティング９５１の堆積は実質的に抑制されないことが理解されよう。たとえば、透明導電性コーティング９５１は透明導電性酸化物を含んでもよい。そのような透明導電性酸化物の例は、ＩＴＯ、ＩＺＯ、およびＺｎＯを含むが、これらに限定されない。そのような透明導電性コーティング９５１を設けて、電気的接触の信頼性を向上させ、デバイス２２０１の表面を平坦化し、カプセル化および／または光出力結合を容易にすることが特に有利な場合もある。
【００９２】
それぞれデバイス２１０１および２２０１の実施形態に関連して、遮蔽領域４２１における第２の電極８０１の存在および透明導電性コーティング９５１の存在を示す実施形態を説明してきたが、そのような特徴部は、本明細書において説明されるデバイスの他の実施形態に同様に適用してもよいことも理解されよう。
【００９３】
いくつかの実施形態では、デバイスにより放射される光の光路内に導電性酸化物材料を実質的に含まないか、またはその存在を省略するように、このデバイスは構成されている。たとえば、放射領域１２０１では、半導体層７０１の上のすべての層およびコーティングから導電性酸化物材料の存在を省略してもよい。たとえば、導電性酸化物材料は、第２の電極８０１、核生成抑制コーティング９０１、および上に堆積してもよい任意の追加の層またはコーティングから省略してもよい。いくつかの場合、導電性酸化物材料の存在を省略して、デバイスにより放射された光の任意の吸収および／または反射を低減することが望ましいことがある。たとえば、ＩＴＯおよびＩＺＯなどの導電性酸化物材料は、特に十分な厚さで堆積させるとき、可視スペクトルの青色領域において光を吸収する可能性がある。これは一般に、デバイスの効率および性能を低下させ、望ましくない。
【００９４】
いくつかの実施形態では、光電子デバイスはキャッピング層または出力結合層をさらに含む。たとえば、キャッピング層または出力結合層は、第２の電極８０１の表面上または核生成抑制コーティング９０１の表面上に直接提供してもよい。特に、そのようなキャッピング層または出力結合層は放射領域（複数可）に設けてもよい。いくつかの実施形態では、核生成抑制コーティング９０１は、キャッピング層または出力結合層として機能してもよく、またはその一部を形成してもよい。
【００９５】
いくつかの実施形態では、光電子デバイスはカプセル化層をさらに含む。そのようなカプセル化層の例は、ガラスキャップ、バリア膜、バリア接着剤、および薄膜カプセルが含まれるが、これらに限定されない。たとえば、カプセル化層は、第２の電極８０１および核生成抑制コーティング９０１上に配置してもよい。いくつかの実施形態では、光電子デバイスは、追加の光学層および／または構造層、コーティング、ならびに構成要素をさらに含む。これらの例は、偏光板、カラーフィルタ、反射防止コーティング、防眩コーティング、カバーガラス、および光学的透明接着剤（ＯＣＡ）を含むが、これらに限定されない。
【００９６】
いくつかの実施形態では、補助電極５０１、５０３、導電性コーティング１０１０、およびパターニング構造６０１は、表示パネルの特定の領域（複数可）に選択的に設けてもよい。たとえば、上記の特徴部のうちのいずれかは、表示パネルの１つ以上のエッジまたはその近傍に設けて、前面の１つ以上の要素（たとえば、第２の電極）を背面の１つ以上の部材に電気的に接続してもよい。いくつかの実施形態では、補助電極５０１、５０３、導電性コーティング１０１０、およびパターニング構造６０１は、表示パネルの特定の領域（複数可）から省略してもよい。たとえば、そのような特徴部は、比較的高い画素密度が望まれる場合、パネルの１つ以上のエッジまたはその近傍を除いて、表示パネルの一部から省略してもよい。そのような場合、表示パネルの１つ以上のエッジに沿って上記の特徴部のうちのいずれかを設け、たとえば、１つ以上のエッジに位置した補助電極からカソードに電流を供給および分配することが依然として望ましいことがある。たとえば、そのような実装形態は、表示パネルのベゼルを削減すために特に望ましい場合がある。
【００９７】
いくつかの実施形態では、導電性コーティングのシート抵抗は第２の電極のシート抵抗以下である。
【００９８】
本明細書において使用される場合、「重なる」または「重なっている」という用語は、下地面に対して垂直に描かれた線と交差するように配置された２つ以上の層および／または構造を指すと理解され、その下地面上に２つ以上の層および／または構造は配設されている。
【００９９】
いくつかの実施形態では、残りの第２の電極および残りの核生成抑制コーティングは除去され、かつ／あるいは堆積させず、したがって、パターニング構造の表面は露出させたままである。
【０１００】
特定の理論に限定されることを望まないが、核生成促進コーティング１０２２を設けることが、特定の表面への導電性コーティング１０１０の堆積を容易にする場合があると想定される。いくつかの実施形態では、核生成促進コーティングはフラーレンを含む。いくつかの実施形態では、核生成促進コーティングは金属を含む。本明細書において使用される場合、「フラーレン」という用語は、炭素分子を含む材料を指す。フラーレン分子の例は、複数の炭素原子を含む三次元骨格を含んでいる炭素ケージ分子を含み、それらは閉殻を形成し、球または半球の形状であってもよい。フラーレン分子はＣｎとして指定でき、ここで、ｎはフラーレン分子の炭素骨格に含まれる炭素原子の数に対応している整数である。フラーレン分子の例は、Ｃｎを含み、ここで、ｎは、Ｃ６０、Ｃ７０、Ｃ７２、Ｃ７４、Ｃ７６、Ｃ７８、Ｃ８０、Ｃ８２、およびＣ８４などの５０〜２５０の範囲である。フラーレン分子の追加の例は、単層カーボンナノチューブおよび多層カーボンナノチューブなど、チューブ状または円筒状の炭素分子を含む。
【０１０１】
核生成抑制コーティングを形成するための使用に好適な材料は、約０．３（つまり３０％）以下もしくは未満、または約０．２以下もしくは未満、または約０．１以下もしくは未満、または約０．０５以下もしくは未満、より具体的には、約０．０３以下もしくは未満、約０．０２以下もしくは未満、約０．０１以下もしくは未満、約０．０８以下もしくは未満、約０．００５以下もしくは未満、約０．００３以下もしくは未満、約０．００１以下もしくは未満、約０．０００８以下もしくは未満、約０．０００５以下もしくは未満、または約０．０００１以下もしくは未満の導電性コーティング材料の初期付着確率を提示するか、または有するように特徴付けられるものを含む。
【０１０２】
いくつかの実施形態では、核生成抑制コーティングを形成するための使用に好適な材料は、約０．０３〜約０．０００１、約０．０３〜約０．０００３、約０．０３〜約０．０００５、約０．０３〜約０．０００８、約０．０３〜約０．００１、約０．０３〜約０．００５、約０．０３〜約０．００８、または約０．０３〜約０．０１の導電性コーティング材料の初期付着確率を提示するか、または有するように特徴付けられるものを含む。いくつかの実施形態では、核生成抑制コーティングを形成するための使用に好適な材料は、約０．０２〜０．０００１、約０．０２〜０．０００３、約０．０２〜０．０００５、約０．０２〜０．０００８、約０．０２〜０．００１、約０．０２〜０．００５、約０．０２〜０．００８、または約０．０２〜０．０１の導電性コーティング材料の初期付着確率を提示するか、または有するように特徴付けられるものを含む。いくつかの実施形態では、核生成抑制コーティングを形成するための使用に好適な材料は、約０．０１〜約０．０００１、約０．０１〜約０．０００３、約０．０１〜約０．０００５、約０．０１〜約０．０００８、約０．０１〜約０．００１、約０．０１〜約０．００５、または約０．０１〜約０．００８の導電性コーティング材料の初期付着確率を提示するか、または有するように特徴付けられるものを含む。いくつかの実施形態では、核生成抑制コーティングを形成するための使用に好適な材料は、約０．００８〜約０．０００１、約０．００８〜約０．０００３、約０．００８〜約０．０００５、約０．００８〜約０．０００８、約０．００８〜約０．００１、または約０．００８〜約０．００５の導電性コーティング材料の初期付着確率を提示するか、または有するように特徴付けられるものを含む。いくつかの実施形態では、核生成抑制コーティングを形成するための使用に好適な材料は、約０．００５〜約０．０００１、約０．００５〜約０．０００３、約０．００５〜約０．０００５、約０．００５〜約０．０００８、または約０．００５〜約０．００１の導電性コーティング材料の初期付着確率を提示するか、または有するように特徴付けられるものを含む。
【０１０３】
核生成促進コーティングを形成するための使用に好適な材料は、少なくとも約０．４（つまり４０％）、少なくとも約０．５（つまり５０％）、少なくとも約０．６（つまり６０％）、少なくとも約０．７、少なくとも約０．７５、少なくとも約０．８、少なくとも約０．９、少なくとも約０．９３、少なくとも約０．９５、少なくとも約０．９８、または少なくとも約０．９９の導電性コーティング材料の初期付着確率を提示するか、または有するように特徴付けられるものを含む。核生成促進コーティングを形成するための好適な材料の例は、金属（アルカリ金属、アルカリ土類金属、遷移金属、ポスト遷移金属を含んでいる）、金属フッ化物、金属酸化物、フラーレン、および上記の２つ以上の混合物を含むが、これらに限定されない。このような材料の例は、Ｃａ、Ａｇ、Ｍｇ、Ｙｂ、ＩＴＯ、ＩＺＯ、ＺｎＯ、フッ化イッテルビウム（ＹｂＦ３）、フッ化マグネシウム（ＭｇＦ２）、およびフッ化セシウム（ＣｓＦ）を含むが、これらに限定されない。
【０１０４】
さまざまなコーティングを堆積させる基板１００は、上記の実施形態において具体的に示されていないまたは説明されていない１つ以上の追加の有機層および／または無機層を含んでもよい。基板１００は、１つ以上のトランジスタおよび抵抗器およびキャパシタなどの他の電子部品をさらに含んでもよく、それらはアクティブマトリクスまたはパッシブマトリクスＯＬＥＤデバイスに含まれる。たとえば、基板１００は、１つ以上のトップゲート薄膜トランジスタ（ＴＦＴ）、１つ以上のボトムゲートＴＦＴ、および／または他のＴＦＴ構造を含んでもよい。ＴＦＴは、ｎ型ＴＦＴであってもｐ型ＴＦＴであってもよい。ＴＦＴ構造の例は、アモルファスシリコン（ａ−Ｓｉ）、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）、および低温多結晶シリコン（ＬＴＰＳ）などを含む。
【０１０５】
基板１００は、上で識別された追加の有機層および／または無機層を支持するベース基板を含んでもよい。たとえば、ベース基板は、可撓性または剛性の基板であってもよい。ベース基板は、たとえば、シリコン、ガラス、金属、高分子（たとえば、ポリイミド）、サファイア、またはベース基板としての使用に適した他の材料を含んでもよい。
【０１０６】
デバイスがエレクトロルミネセント量子ドットデバイスである別の実施形態では、エレクトロルミネセント層は一般に量子ドットを含み、電流が供給されているとき光を放射する。
【０１０７】
導電性コーティング、核生成抑制コーティング、および核生成促進コーティングを含む、さまざまな層またはコーティングのうちのいずれかの堆積に使用されるオープンマスクは、基板の特定の領域への材料の堆積を「マスク」するか、あるいは妨げてもよいことも理解されよう。しかしながら、数十ミクロン程度以下の特徴部のサイズを備えた比較的小さな特徴部を形成するために使用されるファインメタルマスク（ＦＭＭ）とは異なり、オープンマスクの特徴部のサイズは一般に、製造されるＯＬＥＤデバイスのサイズに相当する。たとえば、オープンマスクは、製造中に表示デバイスのエッジをマスクしてもよく、これにより、オープンマスクは、表示デバイスのサイズ（たとえば、マイクロ表示装置の場合は約１インチ、モバイル表示装置の場合は約４〜６インチ、ラップトップまたはタブレット表示装置の場合は約８〜１７インチなど）におおよそ対応するアパーチャを有することになるであろう。たとえば、オープンマスクの特徴部のサイズは、約１ｃｍ程度以上であってもよい。したがって、オープンマスクに形成されたアパーチャは通常、ともに表示デバイスを形成する複数の放射領域または画素を包含するようなサイズである。
【０１０８】
デバイスのいくつかの実施形態では、第１の電極３００がアノードであり、第２の電極８０１がカソードであるとして説明してきたが、他の実施形態では、第１の電極３００がカソードであり、第２の電極８０１がアノードであってもよいことが理解されよう。
【０１０９】
いくつかの実施形態では、核生成抑制コーティング９０１は光学コーティングとして機能してもよい。たとえば、核生成抑制コーティング９０１は、デバイスの放射領域１２０１から放射される光の特性または特徴を修正してもよい。いくつかの実施形態では、核生成抑制コーティング９０１は、ある程度のヘイズを提示し、光を散乱させてもよい。たとえば、核生成抑制コーティング９０１は、核生成抑制コーティング９０１を透過した光を散乱させるための結晶材料を備えてもよい。このような光の散乱は、たとえば、デバイスからの光の外部結合を増大させるために有用であってもよい。いくつかの実施形態では、核生成抑制コーティング９０１は最初に、実質的に非晶質（たとえば、実質的にアモルファス）のコーティングとして堆積させる。導電性コーティング１０１０を堆積させた後、核生成抑制コーティング９０１を結晶化して光学コーティングとして機能させてもよい。
【０１１０】
画素画定層４０１は一般に、直線的に傾斜した表面を有し、放射エリア１２０１を画定するための「バンク」を形成するように示されているが、画素画定層４０１の形状、アスペクト比、厚さ、幅、および構成は、他の実施形態では異なってもよいことも理解されよう。たとえば、画素画定層４０１は、より急峻なあるいはより緩やかな傾斜部分とともに形成してもよい。他の例では、画素画定層４０１は、第１の電極３００の１つ以上のエッジをカバーしている実質的に垂直に延在する構造であるように構成してもよい。たとえば、画素画定層４０１は、溶液処理技術を介して（たとえば、インクジェット印刷を含む印刷により）半導体層を堆積させるように構成してもよい。
【０１１１】
本明細書において説明されるさまざまな実施形態では、必要に応じて、オープンマスクの使用を省略してもよいことが理解されよう。具体的には、本明細書において説明されるオープンマスク堆積処理は代替的に、対象表面すべてが露出するように、マスクを使用せずに実行してもよい。
【０１１２】
文脈上別段の明確な指示がない限り、単数形において説明された特徴部、構成要素、および／または要素は、複数形において提供してもよく、その逆であってもよいことも理解されよう。たとえば、デバイスのさまざまな実施形態は、放射領域および非放射領域を含むように説明してきたが、そのようなデバイスは、追加の放射領域および非放射領域をさらに含んでもよいことも理解されよう。たとえば、デバイスは複数の放射領域を含んでもよい。複数の放射領域は、赤、青、緑、白、および／または任意の他の色に対応している光を放射するように構成された放射領域をさらに含んでもよい。デバイスはまた、複数の薄膜トランジスタおよび複数の第１の電極を含んでもよい。そのような実施形態では、複数の第１の電極の各々は、複数の薄膜トランジスタの少なくとも１つに電気的に接続してもよい。
【０１１３】
上記の実施形態の少なくともいくつかは、蒸発処理を使用して形成されている核生成促進コーティング、核生成抑制コーティング、および導電性コーティングを含むさまざまな層またはコーティングを参照しながら説明されている。当然のことながら、蒸発処理はＰＶＤ処理の一種であり、１つ以上の源材料を低圧（真空など）環境下で蒸発あるいは昇華させ、１つ以上の蒸発した源材料の逆昇華により対象面に堆積させる。さまざまな異なる蒸発源が源材料を加熱するために使用され、したがって、源材料をさまざまな方法で加熱してもよいことが理解されよう。たとえば、源材料は、電気フィラメント、電子ビーム、誘導加熱、または抵抗加熱により加熱してもよい。加えて、そのような層またはコーティングは、フォトリソグラフィ、印刷、ＯＶＰＤ、ＬＩＴＩパターニング、およびそれらの組み合わせを含む、他の適切な処理を使用して堆積および／またはパターニングしてもよい。これらの処理は、シャドーマスクと組み合わせて使用し、さまざまなパターンを実現してもよい。
【０１１４】
核生成促進材料、核生成抑制材料、および第２の電極を堆積させるための蒸発について特定の処理を説明してきたが、これらの材料を堆積させるために、さまざまな他の処理を使用してもよいことも理解されよう。たとえば、堆積は、他のＰＶＤ処理（スパッタリングを含む）、ＣＶＤ処理（プラズマ支援化学気相堆積（ＰＥＣＶＤ）を含む）、またはそのような材料を堆積させるための他の適切な処理を使用して実行してもよい。いくつかの実施形態では、マグネシウムは、抵抗ヒーターを使用してマグネシウム源材料を加熱することにより堆積させる。他の実施形態では、マグネシウム源材料は、加熱したるつぼ、加熱したボート、Ｋｎｕｄｓｅｎセル（たとえば、噴出蒸発源）、または任意の他の種類の蒸発源に搭載してもよい。
【０１１５】
導電性コーティングを堆積させるために使用される堆積源材料は、混合物または化合物であってもよく、いくつかの実施形態では、混合物または化合物の少なくとも１つの成分は、堆積中に基板に堆積させない（あるいは、たとえば、マグネシウムに対して比較的少量だけ堆積させる）。いくつかの実施形態では、源材料は、銅−マグネシウム（Ｃｕ−Ｍｇ）混合物またはＣｕ−Ｍｇ化合物であってもよい。いくつかの実施形態では、マグネシウム堆積源の源材料は、マグネシウムと、たとえば、Ｃｕなどのマグネシウムより蒸気圧が低い材料とを含む。他の実施形態では、マグネシウム堆積源の源材料は、実質的に純粋なマグネシウムである。具体的には、実質的に純粋なマグネシウムは、純マグネシウム（９９．９９％以上の純度のマグネシウム）と比較して、実質的に同様の特性（たとえば、核生成抑制コーティングおよび核生成促進コーティング上の初期付着確率）を提示できる。たとえば、核生成抑制コーティング上の実質的に純粋なマグネシウムの初期付着確率は、核生成抑制コーティング上の９９．９９％の純度のマグネシウムの初期付着確率の±１０％以内または±５％以内であってもよい。マグネシウムの純度は、約９５％以上、約９８％以上、約９９％以上、または約９９．９％以上であってもよい。導電性コーティングを堆積させるために使用される堆積源材料は、マグネシウムの代わりに、またはマグネシウムと組み合わせて他の金属を含んでもよい。たとえば、源材料は、イッテルビウム（Ｙｂ）、カドミウム（Ｃｄ）、亜鉛（Ｚｎ）、またはそれらのうちの任意の組み合わせなどの高蒸気圧材料を含んでもよい。
【０１１６】
本明細書において使用される場合、「実質的に」、「実質的な」、「おおよそ」、および「約」という用語は、小さな変動を表し考慮するために使用される。ある事象または状況とともに使用される場合、これらの用語は、その事象または状況が正確に発生する場合、ならびにその事象または状況がほぼ発生する場合を指す可能性もある。たとえば、数値とともに使用される場合、これらの用語は、その数値の±１０％以下、たとえば、±５％以下、±４％以下、±３％以下、±２％以下、±１％以下、±０．５％以下、±０．１％以下、または±０．０５％以下の変動の範囲を指す可能性がある。たとえば、第１の数値が第２の数値の±１０以下、たとえば、±５％以下、±４％以下、±３％以下、±２％以下、±１％以下、±０．５％以下、±０．１％以下、または±０．０５％以下の変動の範囲内である場合、第１の数値は第２の数値と実質的に同じ、あるいはほぼ同じであると見なすことができる。
【０１１７】
いくつかの実施形態の説明では、別の構成要素の「上（ｏｎもしくはｏｖｅｒ）」に設けた構成要素、または別の構成要素を「カバーしている（ｃｏｖｅｒｉｎｇ）」もしくは「カバーする（ｃｏｖｅｒｓ）」構成要素は、前者の構成要素が後者の構成要素上に直接ある（たとえば、物理的に接触している）場合、ならびに１つ以上の介在する構成要素が、前者の構成要素と後者の構成要素との間に位置する場合を包含することができる。
【０１１８】
追加的に、量、比率、および他の数値は、本明細書では範囲形式で提示される場合がある。このような範囲形式は、便宜上および簡潔にするために使用されことも理解でき、範囲の限定として明示的に指定された数値だけでなく、各数値および部分的な範囲が明示的に指定されているように、その範囲内に包含されるすべての個々の数値または部分的な範囲を含むことを柔軟に理解すべきである。
【０１１９】
本開示は、特定の具体的な実施形態を参照しながら説明してきたが、そのさまざまな修正は当業者には明らかであろう。本明細書において提供される例はいずれも、本開示の特定の態様を例示する目的でのみ含まれ、決して本開示を限定することを意図するものではない。たとえば、本明細書の具体的な実施形態または例に関して説明したさまざまな特徴部は、他の実施形態または例の特徴部と組み合わせてもよい。本明細書において提供される図面はいずれも、本開示の特定の態様を例示する目的のためだけであり、縮尺通りに描写されなくてもよく、決して本開示を限定するものではない。本明細書に添付される請求の範囲は、上記の説明において記述された具体的な実施形態により限定されるべきではなく、全体として本開示と一致するそれらのすべての範囲に与えられるべきである。本明細書に記載されるすべての文書の開示は、その全体が参照により本明細書に組み込まれる。
【図１】
2021523524.tif 000003
【図２】
2021523524.tif 000004
【図３】
2021523524.tif 000005
【図４】
2021523524.tif 000006
【図５】
2021523524.tif 000007
【図６】
2021523524.tif 000008
【図７】
2021523524.tif 000009
【図８Ａ】
2021523524.tif 000010
【図８Ｂ】
2021523524.tif 000011
【図８Ｃ】
2021523524.tif 000012
【図８Ｄ】
2021523524.tif 000013
【図８Ｅ】
2021523524.tif 000014
【図８Ｆ】
2021523524.tif 000015
【図９】
2021523524.tif 000016
【図１０】
2021523524.tif 000017
【図１１】
2021523524.tif 000018
【図１２】
2021523524.tif 000019
【図１３】
2021523524.tif 000020
【図１４】
2021523524.tif 000021
【図１５Ａ】
2021523524.tif 000022
【図１５Ｂ】
2021523524.tif 000023
【図１５Ｃ】
2021523524.tif 000024
【図１５Ｄ】
2021523524.tif 000025
【図１５Ｅ】
2021523524.tif 000026
【図１５Ｆ】
2021523524.tif 000027
【図１６】
2021523524.tif 000028
【図１７Ａ】
2021523524.tif 000029
【図１７Ｂ】
2021523524.tif 000030
【図１８】
2021523524.tif 000031
【図１９Ａ】
2021523524.tif 000032
【図１９Ｂ】
2021523524.tif 000033
【図１９Ｃ】
2021523524.tif 000034
【図１９Ｄ】
2021523524.tif 000035
【図１９Ｅ】
2021523524.tif 000036
【図１９Ｆ】
2021523524.tif 000037
【図１９Ｇ】
2021523524.tif 000038
【図１９Ｈ】
2021523524.tif 000039
【図１９Ｉ】
2021523524.tif 000040
【図１９Ｊ】
2021523524.tif 000041
【図２０Ａ】
2021523524.tif 000042
【図２０Ｂ】
2021523524.tif 000043
【図２０Ｃ】
2021523524.tif 000044
【図２０Ｄ】
2021523524.tif 000045
【図２０Ｅ】
2021523524.tif 000046
【図２０Ｆ】
2021523524.tif 000047
【図２０Ｇ】
2021523524.tif 000048
【図２０Ｈ】
2021523524.tif 000049
【図２０Ｉ】
2021523524.tif 000050
【図２１】
2021523524.tif 000051
【図２２】
2021523524.tif 000052
【手続補正書】
【提出日】令和3年1月13日(2021.1.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の層を有する光電子デバイスであって、
第１の層表面上に配設された第１の電極と、
第２の電極と、
前記第１の電極と前記第２の電極との間の少なくとも１つの半導体層と、
前記デバイスの横方向側面の第１の部分に配設された核生成抑制コーティング（ＮＩＣ）であって、それにより、前記第２の電極の少なくとも一部分が前記ＮＩＣと前記少なくとも１つの半導体層との間に置かれる、核生成抑制コーティング（ＮＩＣ）と、
前記デバイスの前記横方向側面の第２の部分で第２の層表面上に配設された補助電極と、
前記第２の部分の第３の層表面上に配設されたパターニング構造であって、前記パターニング構造と前記第２の電極との間の遮蔽領域を画定する、パターニング構造と、
前記遮蔽領域に配設されており、前記第２の電極と前記補助電極とを電気的に結合する、導電性コーティングと、を備える、光電子デバイス。
【請求項２】
前記遮蔽領域が、前記ＮＩＣを実質的に欠いている、請求項１に記載の光電子デバイス。
【請求項３】
前記パターニング構造が、前記補助電極上に配設されている、請求項１または２に記載の光電子デバイス。
【請求項４】
前記補助電極が、前記遮蔽領域に配設されている、請求項１〜３のいずれか一項に記載の光電子デバイス。
【請求項５】
前記パターニング構造が、前記補助電極である、請求項１または２に記載の光電子デバイス。
【請求項６】
前記導電性コーティングが、前記補助電極と一体的に形成されている、請求項１〜５のいずれか一項に記載の光電子デバイス。
【請求項７】
前記導電性コーティングが、前記第２の電極の少なくとも一部と接触している、請求項１〜６のいずれか一項に記載の光電子デバイス。
【請求項８】
前記導電性コーティングが、前記第２の電極の少なくとも一部の上に配設されている、請求項７に記載の光電子デバイス。
【請求項９】
前記パターニング構造が、上部、および前記上部と前記第２の層表面との間に位置付けられたベース部、を備える、請求項１〜８のいずれか一項に記載の光電子デバイス。
【請求項１０】
前記上部および前記ベース部が、異なる材料から形成されている、請求項９に記載の光電子デバイス。
【請求項１１】
前記ベース部が、前記遮蔽領域を形成するように、前記上部に対して横方向に凹んでいる、請求項９または１０に記載の光電子デバイス。
【請求項１２】
前記パターニング構造が、直線状、テーパ状、または曲線状のうちの少なくとも１つであるプロファイルを有する、側壁を備える、請求項９〜１１のいずれか一項に記載の光電子デバイス。
【請求項１３】
前記側壁が、前記上部と前記ベース部との間に延在する、請求項１２に記載の光電子デバイス。
【請求項１４】
前記側壁が、前記第２の層表面から実質的に横断方向に延在する、請求項１２または１３に記載の光電子デバイス。
【請求項１５】
前記側壁が、ステップエッジを画定する、請求項１２〜１４のいずれか一項に記載の光電子デバイス。
【請求項１６】
前記導電性コーティングが、前記側壁に隣接して配置されている、請求項１２〜１５のいずれか一項に記載の光電子デバイス。
【請求項１７】
前記側壁が、張り出し部を画定する、請求項１２〜１６のいずれか一項に記載の光電子デバイス。
【請求項１８】
前記遮蔽領域が、前記張り出し部によって画定される、請求項１７に記載の光電子デバイス。
【請求項１９】
前記側壁が、前記ＮＩＣを実質的に欠いている、請求項１２〜１８のいずれか一項に記載の光電子デバイス。
【請求項２０】
少なくとも１つの放射領域と、それに隣接して配置された少なくとも１つの非放射領域と、をさらに備え、前記放射領域が、前記第１および第２の電極と、それらの間の前記少なくとも１つの半導体層と、を備え、前記非放射領域が、前記補助電極と、前記パターニング構造と、を備える、請求項１〜１９のいずれか一項に記載の光電子デバイス。
【請求項２１】
前記非放射領域が、第４の層表面上に配設された画素画定層（ＰＤＬ）を備える、請求項２０に記載の光電子デバイス。
【請求項２２】
前記第１の層表面および前記第２の層表面が、同じである、請求項２１に記載の光電子デバイス。
【請求項２３】
前記第２の層表面および前記第３の層表面が、同じである、請求項２１または２２に記載の光電子デバイス。
【請求項２４】
前記第２の層表面が、前記ＰＤＬの露出した層表面である、請求項２１〜２３のいずれか一項に記載の光電子デバイス。
【請求項２５】
前記第２の層表面および前記第４の層表面が、同じであり、かつ前記デバイスの基板の露出した層表面である、請求項２１〜２３のいずれか一項に記載の光電子デバイス。
【請求項２６】
前記パターニング構造が、間に貫通孔領域を画定する複数の対向するバンク構造を備え、前記貫通孔領域が、中の前記補助電極を露出させる、請求項２５に記載の光電子デバイス。
【請求項２７】
前記導電性コーティングが、前記貫通孔領域内の前記補助電極上に配設されている、請求項２６に記載の光電子デバイス。
【請求項２８】
光電子デバイスを製造する方法であって、前記方法が、
構造を提供する行為であって、前記構造が、
第１の電極、
第２の電極、
前記第１の電極と前記第２の電極との間の少なくとも１つの半導体層、
前記デバイスの横方向側面の第２の部分で第２の層表面上に配設された補助電極、および
前記第２の部分の第３の層表面上に配設されたパターニング構造であって、前記パターニング構造と前記第２の電極との間の遮蔽領域を画定する、パターニング構造、を含む、提供する行為と、
前記デバイスの横方向側面の第１の部分で前記第２の電極上に核生成抑制コーティング（ＮＩＣ）を堆積させる行為と、
前記遮蔽領域に導電性コーティングを堆積させて、前記第２の電極を前記補助電極に電気的に結合する行為と、を含む、方法。
【請求項２９】
前記導電性コーティングを堆積させる前記行為が、マスクなし、およびオープンマスクを使用して、のうちの少なくとも一方で実施される、請求項２８に記載の方法。
【請求項３０】
前記導電性コーティングを堆積させる前記行為が、前記導電性コーティングを形成するための導電性コーティング材料の蒸発フラックスに、前記ＮＩＣおよび前記遮蔽領域を露出させることを含む、請求項２８または２９に記載の方法。
【請求項３１】
前記蒸発フラックスが、少なくとも部分的にコリメートされていない、請求項３０に記載の方法。
【請求項３２】
前記ＮＩＣおよび前記遮蔽領域が、前記第３の層表面の平面を実質的に横断する以外の角度で、前記蒸発フラックスの少なくとも一部に露出される、請求項３０または３１に記載の方法。
【請求項３３】
前記方法が、前記露出行為の間に、角変位、側方変位、および前記第３の層表面の平面を実質的に横断する変位のうちの少なくとも１つに、前記デバイスを曝すことを含む、請求項３０〜３２のいずれか一項に記載の方法。
【請求項３４】
前記曝す行為が、前記第３の層表面の平面を実質的に横断する軸の周りで、前記デバイスを回転させることを含む、請求項３０〜３３のいずれか一項に記載の方法。
【請求項３５】
前記露出行為が、点蒸発源、線蒸発源、面蒸発源、それらのアレイ、およびこれらのいずれかの任意の組み合わせのうちの少なくとも１つによって、前記蒸発フラックスを生成することを含む、請求項３０〜３４のいずれか一項に記載の方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
いくつかの実施形態によると、光電子デバイスは、（ｉ）第１の電極および第２の電極と、（ｉｉ）第１の電極と第２の電極との間に配設された半導体層と、（ｉｉｉ）第２の電極の少なくとも一部上に配設された核生成抑制コーティングと、（ｉｖ）側壁を有する補助電極と（ｖ）側壁に隣接して配置された導電性コーティングであって、補助電極および第２の電極と電気的に接続している、導電性コーティングと、を含む。
本願明細書は、例えば、以下の項目も提供する。
（項目１）
光電子デバイスであって、
表面を有する基板と、
前記表面上に配設された第１の電極と、
前記第１の電極の少なくとも一部上に配設された半導体層と、
前記半導体層上に配設された第２の電極と、
前記第２の電極の少なくとも一部上に配設された核生成抑制コーティングと、
前記表面上に配設されたパターニング構造であって、前記パターニング構造と前記第２の電極との間に遮蔽領域を提供する、パターニング構造と、
前記表面上に配設された補助電極と、
前記遮蔽領域に配設された導電性コーティングであって、前記補助電極および前記第２の電極を電気的に接続する、導電性コーティングと、を備える、光電子デバイス。
（項目２）
核生成促進コーティングをさらに備え、前記核生成促進コーティングは、前記表面と前記導電性コーティングとの間に配設されている、項目１に記載の光電子デバイス。
（項目３）
前記核生成促進コーティングは、前記導電性コーティングに接触するように配設されている、項目２に記載の光電子デバイス。
（項目４）
画素画定層をさらに備え、前記画素画定層は前記表面上に配設されている、項目１〜３のいずれか一項に記載の光電子デバイス。
（項目５）
前記画素画定層は、前記第１の電極の周囲をカバーしている、項目４に記載の光電子デバイス。
（項目６）
前記補助電極は、前記画素画定層上に配設されている、項目４または５に記載の光電子デバイス。
（項目７）
前記補助電極は、前記表面上に配設されている、項目１〜５のいずれか一項に記載の光電子デバイス。
（項目８）
前記パターニング構造は、前記補助電極上に配設されている、項目１〜７のいずれか一項に記載の光電子デバイス。
（項目９）
前記補助電極は、前記遮蔽領域に配設されている、項目１〜７のいずれか一項に記載の光電子デバイス。
（項目１０）
前記導電性コーティングおよび前記補助電極は、互いに一体的に形成されている、項目１〜９のいずれか一項に記載の光電子デバイス。
（項目１１）
前記遮蔽領域は、前記核生成抑制コーティングを実質的に含んでいない、項目１〜１０のいずれか一項に記載の光電子デバイス。
（項目１２）
前記パターニング構造は、ベース部および上部を含み、前記ベース部は前記表面の近位に配置され、前記上部は前記表面の遠位に配置されている、項目１〜１１のいずれか一項に記載の光電子デバイス。
（項目１３）
前記上部は、前記ベース部から側方外向きに延在し、それにより前記遮蔽領域を提供する、項目１２に記載の光電子デバイス。
（項目１４）
前記ベース部と前記上部との間に側壁が延在し、前記側壁は実質的に直線状、テーパ状、または曲線状である、項目１２または１３に記載の光電子デバイス。
（項目１５）
前記基板は、前記第１の電極と電気的に連絡している薄膜トランジスタをさらに備える、項目１〜１４のいずれか一項に記載の光電子デバイス。
（項目１６）
前記半導体層は、放射層を備える、項目１〜１５のいずれか一項に記載の光電子デバイス。
（項目１７）
前記半導体層は、正孔注入層、電子遮断層、正孔輸送層、電子輸送層、正孔遮断層、または電子注入層のうちの少なくとも１つをさらに備える、項目１６に記載の光電子デバイス。
（項目１８）
前記導電性コーティングは、マグネシウムを含む、項目１〜１７のいずれか一項に記載の光電子デバイス。
（項目１９）
光電子デバイスであって、
非放射領域と、前記非放射領域に隣接して配置された放射領域と、を備え、
前記放射領域は、
第１の電極および第２の電極と、
前記第１の電極と前記第２の電極との間に配設された半導体層と、を備え、
前記非放射領域は、
補助電極と、
前記補助電極と重なるように配設されたパターニング構造であって、遮蔽領域を提供するように側方に延在している、パターニング構造と、
前記遮蔽領域に配設された導電性コーティングであって、前記補助電極および前記第２の電極を電気的に接続している、導電性コーティングと、を備える、光電子デバイス。
（項目２０）
前記放射領域の前記第２の電極上に配設された核生成抑制コーティングをさらに備える、項目１９に記載の光電子デバイス。
（項目２１）
前記遮蔽領域は、前記核生成抑制コーティングを実質的に含まない、項目２０に記載の光電子デバイス。
（項目２２）
前記パターニング構造は、前記補助電極上に配設されている、項目１９〜２１のいずれか一項に記載の光電子デバイス。
（項目２３）
前記非放射領域は、画素画定層をさらに備える、項目１９〜２２のいずれか一項に記載の光電子デバイス。
（項目２４）
前記補助電極は、前記画素画定層上に配設されている、項目２３に記載の光電子デバイス。
（項目２５）
前記パターニング構造は、側方延在部を備え、前記側方延在部は前記遮蔽領域を提供する、項目１９〜２４のいずれか一項に記載の光電子デバイス。
（項目２６）
光電子デバイスを製造するため方法であって、
（ｉ）表面を有する基板を提供することであって、前記基板は、
複数の薄膜トランジスタ、
前記表面上に配設された第１の電極であって、前記薄膜トランジスタのうちの少なくとも１つと電気的に連絡している、第１の電極、
前記表面上に配設され、前記第１の電極の周囲をカバーしている画素画定層、
前記表面上に配設された補助電極、および、
前記補助電極と重なるように配設されたパターニング構造であって、遮蔽領域を提供するように側方に延在している、パターニング構造を備える、提供することと、
（ｉｉ）前記第１の電極上に半導体層を堆積させることと、
（ｉｉｉ）前記半導体層上に第２の電極を堆積させることと、
（ｉｖ）前記第２の電極上に核生成抑制コーティングを堆積させることと、
（ｖ）前記核生成抑制コーティングおよび前記遮蔽領域を処理して、前記遮蔽領域に導電性コーティングを堆積させるが、前記核生成抑制コーティングの少なくとも一部は前記導電性コーティングにより実質的にカバーされないままにすることと、を含む、方法。
（項目２７）
前記導電性コーティングを堆積させることは、オープンマスクを使用して、またはマスクなしで実行される、項目２６に記載の方法。
（項目２８）
前記核生成抑制コーティングを堆積させることは、オープンマスクを使用して、またはマスクなしで実行される、項目２６または２７に記載の方法。
（項目２９）
（ｖ）において前記核生成抑制コーティングおよび前記遮蔽領域を処理することは、前記導電性コーティングを形成する材料の蒸発フラックスに、前記核生成抑制コーティングおよび前記遮蔽領域を露出させることを含む、項目２６〜２８のいずれか一項に記載の方法。
（項目３０）
前記蒸発フラックスの少なくとも一部は、コリメートされていない、項目２９に記載の方法。
（項目３１）
前記蒸発フラックスの少なくとも一部は、非法線方向の入射角において前記遮蔽領域の遮蔽面に入射する、項目２９または３０に記載の方法。
（項目３２）
（ｖ）において前記核生成抑制コーティングおよび前記遮蔽領域を処理することは、処理中に前記基板を変位させることを含む、項目２９〜３１のいずれか一項に記載の方法。
（項目３３）
前記基板は、角変位、側方変位、または垂直変位のうちの少なくとも１つを受ける、項目３２に記載の方法。
（項目３４）
前記蒸発フラックスは、点蒸発源、線蒸発源、または面蒸発源により生成される、項目２９〜３３のいずれか一項に記載の方法。
（項目３５）
（ｖ）において前記核生成抑制コーティングおよび前記遮蔽領域を処理することは、回転軸の周りで前記基板を回転させることを含み、前記回転軸は前記基板の前記表面に対して実質的に法線方向である、項目３２または３３に記載の方法。
（項目３６）
前記蒸発フラックスは、点蒸発源、点蒸発源のアレイ、または面蒸発源により生成される、項目３５に記載の方法。
（項目３７）
前記導電性コーティングを堆積させるとき、前記第２の電極および前記補助電極は前記導電性コーティングにより互いに電気的に接続される、項目２６〜３６のいずれか一項に記載の方法。
（項目３８）
前記補助電極は、前記表面と前記パターニング構造との間に配設される、項目２６〜３７のいずれか一項に記載の方法。
（項目３９）
前記補助電極は、前記画素画定層と前記パターニング構造との間に配設される、項目２６〜３７のいずれか一項に記載の方法。
（項目４０）
光電子デバイスを製造するための方法であって、
（ｉ）表面を有する基板を提供することであって、前記基板は、
少なくとも１つの薄膜トランジスタ、
前記表面上に配設された第１の電極であって、前記少なくとも１つの薄膜トランジスタと電気的に連絡している、第１の電極、
前記表面上に配設された補助電極、および、
前記表面上に配設され、前記補助電極を露出させる貫通孔領域を画定するバンク構造を備える、提供することと、
（ｉｉ）前記第１の電極上に半導体層を堆積させることと、
（ｉｉｉ）前記半導体層上に第２の電極を堆積させることと、
（ｉｖ）前記第２の電極上に核生成抑制コーティングを堆積させることと、
（ｖ）前記核生成抑制コーティングおよび前記貫通孔領域を処理して、前記貫通孔領域に導電性コーティングを堆積させるが、前記核生成抑制コーティングの少なくとも一部は前記導電性コーティングにより実質的にカバーされないままにすることと、を含む、方法。
（項目４１）
前記第２の電極および前記補助電極は、前記導電性コーティングにより電気的に接続される、項目４０に記載の方法。
（項目４２）
前記バンク構造の少なくとも一部は、前記第１の電極と前記補助電極との間で側方に配設される、項目４０または４１に記載の方法。
（項目４３）
前記貫通孔領域は、実質的に垂直に延在している貫通孔により画定される、項目４０〜４２のいずれか一項に記載の方法。
（項目４４）
前記貫通孔は、前記バンク構造により画定される、項目４３に記載の方法。
（項目４５）
前記表面上に配設された別のバンク構造をさらに備え、前記貫通孔は、前記バンク構造と前記別のバンク構造との間のギャップにより画定される、項目４３に記載の方法。
（項目４６）
前記半導体層の少なくとも一部は、印刷により堆積させる、項目４０〜４５のいずれか一項に記載の方法。
（項目４７）
前記核生成抑制コーティングは、非法線方向の入射角において堆積させる、項目４０〜４６のいずれか一項に記載の方法。
（項目４８）
前記貫通孔領域は、前記核生成抑制コーティングを実質的に含まない、項目４０〜４７のいずれか一項に記載の方法。
（項目４９）
光電子デバイスであって、
第１の電極および第２の電極と、
前記第１の電極と前記第２の電極との間に配設された半導体層と、
前記第２の電極の少なくとも一部上に配設された核生成抑制コーティングと、
側壁を有する補助電極と、
前記側壁に隣接して配置された導電性コーティングであって、前記補助電極および前記第２の電極と電気的に接続している、導電性コーティングと、を備える、光電子デバイス。
（項目５０）
前記補助電極は、上部およびベース部を備え、前記側壁は前記上部と前記ベース部との間に延在している、項目４９に記載の光電子デバイス。
（項目５１）
前記補助電極の前記側壁は、前記核生成抑制コーティングを実質的に含まない、項目４９または５０に記載の光電子デバイス。
（項目５２）
前記側壁は、実質的に垂直に延在している、項目４９〜５１のいずれか一項に記載の光電子デバイス。
（項目５３）
前記補助電極は、ステップエッジを画定する、項目４９〜５２のいずれか一項に記載の光電子デバイス。
（項目５４）
前記側壁は、張り出し部を画定する、項目４９〜５１のいずれか一項に記載の光電子デバイス。
（項目５５）
前記側壁は、実質的に直線状、テーパ状、または曲線状の部分を含む、項目５４に記載の光電子デバイス。
（項目５６）
前記張り出し部は、遮蔽領域を形成する、項目５４または５５に記載の光電子デバイス。
（項目５７）
前記遮蔽領域は、前記核生成抑制コーティングから実質的に露出させている、項目５６に記載の光電子デバイス。
（項目５８）
前記導電性コーティングは、前記遮蔽領域に配設されている、項目５６または５７に記載の光電子デバイス。
（項目５９）
前記補助電極は、下側部分と、上側部分と、を備える、項目４９、５０、５１、５４および５５のいずれか一項に記載の光電子デバイス。
（項目６０）
前記下側部分は、前記上側部分に対して凹状である、項目５９に記載の光電子デバイス。
（項目６１）
前記下側部分は、前記上側部分とは異なる材料を備える、項目５９または６０に記載の光電子デバイス。
（項目６２）
前記導電性コーティングは、前記補助電極または前記第２の電極のうちの少なくとも一方と接触している、項目４９〜６１のいずれか一項に記載の光電子デバイス。
（項目６３）
前記導電性コーティングと前記補助電極との間、または前記導電性コーティングと前記第２の電極との間に配設された中間層をさらに備える、項目４９〜６１のいずれか一項に記載の光電子デバイス。
（項目６４）
画素画定層をさらに備え、前記補助電極は前記画素画定層上に配設されている、項目４９〜６３のいずれか一項に記載の光電子デバイス。
（項目６５）
前記補助電極および前記第１の電極は、同じ平面内に配置されている、項目４９〜６３のいずれか一項に記載の光電子デバイス。
（項目６６）
前記導電性コーティングは、側方に延在して前記第２の電極に重なっている、項目４９〜６５のいずれか一項に記載の光電子デバイス。
（項目６７）
非放射領域をさらに備え、前記補助電極は前記光電子デバイスの前記非放射領域に配置されている、項目４９〜６６のいずれか一項に記載の光電子デバイス。
（項目６８）
複数の放射領域をさらに備え、前記補助電極は前記複数の放射領域の間に配置されている、項目４９〜６７のいずれか一項に記載の光電子デバイス。
（項目６９）
複数の放射領域をさらに備え、前記複数の放射領域は前記導電性コーティングから実質的に露出させている、項目４９〜６７のいずれか一項に記載の光電子デバイス。
（項目７０）
前記核生成抑制コーティングは、前記複数の放射領域に配設されている、項目６９に記載の光電子デバイス。
【国際調査報告】
2021523524.tif 000053
2021523524.tif 000054
2021523524.tif 000055
2021523524.tif 000056