(57)【要約】  パワートレインのための適応的な漏れ補償を提供するために、第１の電流経路（３２４）が、第１のトランジスタ（３０６）及び第２のトランジスタ（３１０）を含み、第２の電流経路（３２６）が、第３のトランジスタ（３３０）及び第４のトランジスタ（３３２）を含み、電流ミラー（３２８）が、第５のトランジスタ（３３４）及び第６のトランジスタ（３３６）を含む。第１のトランジスタ（３０６）と第３のトランジスタ（３３０）との間に第１の比（Ｎ）が在る。第２のトランジスタ（３１０）と第４のトランジスタ（３３２）との間に第２の比（Ｍ）が在る。第５のトランジスタ（３３４）と第６のトランジスタ（３３６）との間に第３の比（Ｎ＊）が在る。第３の比（Ｎ＊）は、第２の比（Ｍ）より大きいか又は等しい。第２の比（Ｍ）は、第１の比（Ｎ）より大きいか又は等しい。
2021519058.tif 000002
【特許請求の範囲】
【請求項１】
装置であって、
第１のゲートと第１のドレインと第１のソースとを含む第１のトランジスタ、及び、第２のゲートと第２のドレインと第２のソースとを含む第２のトランジスタを含む、第１の電流経路、
第３のゲートと第３のドレインと第３のソースとを含む第３のトランジスタ、及び、第４のゲートと第４のドレインと第４のソースとを含む第４のトランジスタを含む、第２の電流経路、並びに、
第５のゲートと第５のドレインと第５のソースとを含む第５のトランジスタ、及び、第６のゲートと第６のドレインと第６のソースとを含む第６のトランジスタを含む、電流ミラー、
を含み、
前記第１のドレインが前記第２のドレインに結合され、
前記第３のソースが、前記第１のソース及び前記第３のゲートに結合され、前記第３のドレインが前記第４のドレインに結合され、前記第４のソースが、前記第４のゲート及び前記第２のソースに結合され、
前記第５のドレインが、前記第３のドレイン、前記第６のゲート、及び前記第５のゲートに結合され、前記第６のドレインが前記第２のドレインに結合され、前記第５のソースが、前記第６のソース及び前記第４のソースに結合され、
前記第１のトランジスタと前記第３のトランジスタとの間に第１の比が在り、前記第２のトランジスタと前記第４のトランジスタとの間に第２の比が在り、前記第５のトランジスタと前記第６のトランジスタとの間に第３の比が在り、前記第３の比が、前記第２の比より大きいか又は等しく、前記第２の比が、前記第１の比より大きいか又は等しい、
装置。
【請求項２】
請求項１に記載の装置であって、前記第１のトランジスタ及び前記第３のトランジスタがＰＭＯＳトランジスタであり、前記第２のトランジスタ、第４のトランジスタ、第５のトランジスタ、及び第６のトランジスタがＮＭＯＳトランジスタである、装置。
【請求項３】
請求項１に記載の装置であって、前記第１の比が、前記第１のトランジスタの第１のチャネル幅及び前記第３のトランジスタの第２のチャネル幅に基づき、前記第２の比が、前記第２のトランジスタの第３のチャネル幅及び前記第４のトランジスタの第４のチャネル幅に基づき、前記第３の比が、前記第５のトランジスタの第５チャネル幅及び前記第６のトランジスタの第６のチャネル幅に基づく、装置。
【請求項４】
請求項１に記載の装置であって、前記第１の電流経路が、前記第２の電流経路及び前記電流ミラーに結合される、装置。
【請求項５】
請求項１に記載の装置であって、前記第２の電流経路が、前記第１の電流経路及び前記電流ミラーに結合される、装置。
【請求項６】
装置であって、
第１のトランジスタ及び第２のトランジスタを用いて電力コンバータを介する電流の流れをレギュレートするように構成される、レギュレータ、
前記第１のトランジスタに関連する第１の電流と前記第２のトランジスタに関連する第２の電流とを検出するように、及び、前記第１の電流と前記第２の電流との差を判定するように構成されるセンサ、並びに、
前記第１の電流と前記第２の電流との前記差に基づいて、前記電力コンバータの出力を介する第３の電流を調節するように構成されるアダプティブ補償回路、
を含み、
前記第１の電流が、電流ミラー構成を介して第３のトランジスタを用いて検出され、前記第２の電流が、前記電流ミラー構成を介して第４のトランジスタを用いて検出される、
装置。
【請求項７】
請求項６に記載の装置であって、前記第１の電流が第１の漏れ電流であり、前記第２の電流が第２の漏れ電流である、装置。
【請求項８】
請求項７に記載の装置であって、前記第１の漏れ電流が、前記第１のトランジスタの第１のドレインから流れる第１の電流であり、前記第２の漏れ電流が、前記第２のトランジスタの第２のドレイン内へ流れる第２の電流である、装置。
【請求項９】
請求項６に記載の装置であって、前記調節が、前記電力コンバータの前記出力から前記第１の電流と前記第２の電流との差を差し引くことである、装置。
【請求項１０】
請求項６に記載の装置であって、前記アダプティブ補償回路が前記電力コンバータの効率を向上させる、装置。
【請求項１１】
請求項６に記載の装置であって、前記第１のトランジスタ及び前記第２のトランジスタがオフのとき、前記アダプティブ補償回路が前記第３の電流を調節し得る、装置。
【請求項１２】
システムであって、
電力コンバータの出力に結合され、前記電力コンバータにおける電流をレギュレートするように構成される、レギュレータ、
第１のトランジスタに関連する第１の電流と第２のトランジスタに関連する第２の電流とを検出するように、及び、前記第１の電流と前記第２の電流との差を判定するように構成される、センサ、並びに、
前記第１の電流と前記第２の電流との前記差に基づき、前記電力コンバータの前記出力を介する第３の電流を調整するためのアダプティブ補償回路、
を含み、
前記第１の電流が、電流ミラー構成を介して第３のトランジスタを用いて検出され、前記第２の電流が、前記電流ミラー構成を介して第４のトランジスタを用いて検出される、
システム。
【請求項１３】
請求項１２に記載のシステムであって、前記第１の電流が第１の漏れ電流であり、前記第２の電流が第２の漏れ電流である、システム。
【請求項１４】
請求項１３に記載のシステムであって、前記第１の漏れ電流が、前記第１のトランジスタの第１のドレインから流れる第１の電流であり、前記第２の漏れ電流が、前記第２のトランジスタの第２のドレイン内へ流れる第２の電流である、システム。
【請求項１５】
請求項１２に記載のシステムであって、前記調節が、前記電力コンバータの前記出力から前記第１の電流と前記第２の電流との前記差を差し引くことである、システム。
【請求項１６】
請求項１２に記載のシステムであって、前記アダプティブ補償回路が、前記電力コンバータの効率を向上させる、システム。
【請求項１７】
請求項１２に記載のシステムであって、前記第１のトランジスタ及び前記第２のトランジスタがオフのとき、前記アダプティブ補償回路が前記第３の電流を調節し得る、システム。
【請求項１８】
請求項１２に記載のシステムであって、前記レギュレータが、ハイサイドトランジスタ及びローサイドトランジスタを含む同期トランジスタのセットを含む、システム。
【請求項１９】
請求項１８に記載のシステムであって、前記ローサイドトランジスタがダイオードであり得る、システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、一般に電力コンバータに関し、特に、電流補償を提供するための方法及び装置に関する。
【背景技術】
【０００２】
電力コンバータは、入力電圧を所望の出力電圧に変換する回路である。電力コンバータの一つのタイプがスイッチモード電力供給であり、そこでは、入力電圧を所望の出力電圧に変換するためにスイッチが用いられる。スイッチモード電力供給は、交流（ＡＣ）電圧を直流（ＤＣ）電圧に変換し得、又は、或るレベルのＤＣ電圧を別のレベルのＤＣ電圧に変換し得る。例えば、バックコンバータは、所望の出力ＤＣ電圧を維持するためにインダクタ及び／又はコンデンサを充電及び／又は放電するためトランジスタ及び／又はスイッチを制御することによって、入力ＤＣ電圧を一層低い所望の出力ＤＣ電圧に変換する。
【発明の概要】
【０００３】
本願で開示される幾つかの例は、低静止電流応用例のための電力コンバータの出力から漏れ電流を取り除くことによって、電力コンバータの効率を向上させる。或る例示の装置が、第１の電流経路、第２の電流経路、及び、電流ミラーを含む。第１の電流経路は、第１のゲートと第１のドレインと第１のソースとを含む第１のトランジスタ、及び、第２のゲートと第２のドレインと第２のソースとを含む第２のトランジスタを含み、第１のドレインは第２のドレインに結合される。第２の電流経路は、第３のゲートと第３のドレインと第３のソースとを含む第３のトランジスタ、及び、第４のゲートと第４のドレインと第４のソースとを含む第４のトランジスタを含み、第３のソースは、第１のソース及び第３のゲートに結合され、第３のドレインは第４のドレインに結合され、第４のソースは、第４のゲート及び第２のソースに結合される。電流ミラーは、第５のゲートと第５のドレインと第５のソースとを含む第５のトランジスタ、及び、第６のゲートと第６のドレインと第６のソースとを含む第６のトランジスタを含み、第５のドレインは、第３のドレイン、第６のゲート、及び第５のゲートに結合され、第６のドレインは第２のドレインに結合され、第５のソースは、第６のソース及び第４のソースに結合される。第１のトランジスタと第３のトランジスタとの間に第１の比が在り、第２のトランジスタと第４のトランジスタとの間に第２の比が在り、第５のトランジスタと第６のトランジスタとの間に第３の比が在り、第３の比は、第２の比より大きいか又は第２の比に等しく、第２の比は、第１の比より大きいか又は第１の比に等しい。
【図面の簡単な説明】
【０００４】
【図１】例示のバックコンバータの図である。
【０００５】
【図２】センサ及びアダプティブ補償回路を含む例示の電力コンバータの図である。
【０００６】
【図３】図２のセンサ及びアダプティブ補償回路の例示の回路実装の図である。
【０００７】
【図４】図２及び図３の回路のための、アダプティブ補償を備える出力電圧対周囲温度、及び、アダプティブ補償のない出力電圧対周囲温度を示すグラフである。
【０００８】
【図５】図２及び図３の回路のための、アダプティブ補償を備える漏れ電流対周囲温度、及び、アダプティブ補償のない漏れ電流対周囲温度を示すグラフである。
【０００９】
【図６】図２及び図３のアダプティブ補償回路を用いたときの、バックコンバータ１００の向上された効率を示すグラフである。
【００１０】
【図７】図２のアダプティブ補償回路を実装するために実行され得る機械可読命令を表すフローチャートである。
【００１１】
【図８】図２及び図３のアダプティブ補償回路を実装するために、図７の例示の命令を実行し得る例示のプロセッサプラットフォームのブロック図である。
【発明を実施するための形態】
【００１２】
図面は一定の縮尺で描かれていない。概して、同じ又は類似の部分を参照するために、図面及び本説明を通して同じ参照数字が用いられる。
【００１３】
電力コンバータ（例えば、バックコンバータ、ブーストコンバータ、ＡＣ−ＡＣコンバータ、ＤＣ−ＤＣコンバータ、ＡＣ−ＤＣコンバータ等）には、一つの経路から別の経路に電流を切り替える電力スイッチ（例えば、リレー、ダイオード等）が含まれ得る。そのようなスイッチは、本質的に固体であり得、それゆえ、電流を流すための複数の経路間において物理的な切断を生じさせ得ない。いくつかのケースでは、小さなレベルの漏れ電流（すなわち、理想電流がゼロであるときに流れる電流）が、スイッチを介して、意図しない経路内へ流れることがある。高電力の超低静止電流応用例では、スイッチの辺りの周囲温度が上昇するにつれて漏れ電流が増加する。漏れ電流の増加が、電力コンバータの出力における電圧暴走につながることがあり、これが、接続される回路の動作不良を生じさせ得る。温度に関する漏れ電流の上昇を抑制するために、出力から漏れ電流を引き込むために補償回路が電力コンバータに付加され得る。従来、或る補償回路は、出力から引き込まれる又は取り去られる最悪のケースの漏れ電流を基準としている。別の一般的な補償回路は、出力から、ハイサイド漏れ電流或いはローサイド漏れ電流を引き込む。別の補償回路は、感知装置から直接的に出力電圧に漏れ電流をミラーする。
【００１４】
充電されるソースに電子デバイスが取り付けられるとき、電子デバイスの理想的でない特性に起因してソースがゆっくりと放電し、漏れ電流が生じ得る。典型的に、漏れ電流は、充電されるソースに接続された電子デバイス（例えばトランジスタ、ダイオード等）が、その電子デバイスがオフであることが意図されるときに少量の電流を導通するために生じる。デバイスが低静止電流応用例にある場合、デバイスは、延長された時間期間の間、アイドルである。漏れ電流は概してマイクロアンペアのスケールであり、一方で、電力コンバータ応用例におけるデバイスを介する電流は、アイドル状態でないとき、数十〜数百アンペアのスケールである。
【００１５】
漏れ電流は、半導体において、可動電荷キャリアが絶縁領域を通り抜けることに起因して生じる。例えば、可動電荷キャリアが、異なってドープされた半導体（例えばＰ型、Ｎ型）の接合間を通り抜け得る。金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）における漏れ電流は、ソース−ドレイン間で生じ得、デバイスがオフにされて電流を供給しないとき、電流が、意図された導通経路を流れることを可能にする。漏れ電流は、周囲温度に関係なくデバイスの電力消費を増加させ、漏れ電流が際限なく増加する場合、漏れ電流はデバイスに深刻な動作不良を生じさせ得る。
【００１６】
スイッチモード電力供給において、同期スイッチのセットが、電力供給の効率を向上させるために用いられ得る。同期スイッチのセットは２つのスイッチであり得、これらのスイッチは、ハイサイドスイッチ（例えばトランジスタ）がオンであるとき、ローサイドスイッチ（例えばトランジスタ）がオフであるように、及び、ハイサイドスイッチがオフであるとき、ローサイドスイッチがオンであるように動作する。同期スイッチの或る例示の実装は、ＰＭＯＳトランジスタであるハイサイドトランジスタ、及び、ＮＭＯＳトランジスタであるローサイドトランジスタであり得る。この例示の実装において、ハイサイドＰＭＯＳトランジスタは、ローサイドＮＭＯＳトランジスタより幅広のチャネルを有する。ＰＭＯＳトランジスタのチャネルの一層大きな幅は、ＮＭＯＳトランジスタにおけるよりもＰＭＯＳトランジスタにおけるキャリアの一層低い可動性に起因する。チャネルの一層大きな幅によって、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタ間のターンオン及びターンオフのための類似のスイッチング速度が可能となる。しかし、チャネルの一層大きな幅に起因して、ハイサイドＰＭＯＳトランジスタは、典型的に、ローサイドＮＭＯＳトランジスタより大きな漏れ電流を有する。これによって、ハイサイド漏れ電流及びローサイド漏れ電流の実質的な量が、スイッチモード電力供給の出力に流れてしまう。同期スイッチのセットの異なる実装が、ＰＭＯＳトランジスタ、ＮＭＯＳトランジスタ、バイポーラ接合トランジスタ（ＢＪＴ）、接合ゲート電界効果トランジスタ（ＪＦＥＴ）、ダイオード等、又はこれらの任意の組み合わせを用い得る。
【００１７】
温度に関する漏れ電流の上昇に対する一層適応的、包括的、及び完全な或る解決策は、同期スイッチのセットにおける漏れ電流を能動的に感知し、漏れ電流間の差を判定し、電力コンバータの出力からその差を単に取り除くことである。本願において説明されるように、ハイサイドトランジスタがローサイドトランジスタより大きな漏れ電流を有するとき、電流が出力から取り除かれ得る。また、この解決策は適応的であり、電力コンバータの如何なる周囲温度にわたっても、電力コンバータの出力における過度の漏れ電流を取り除き得る。ハイサイドトランジスタ及びローサイドトランジスタを介して流れる漏れ電流によって消失される電力の総量
2021519058.tif 000003
は、トランジスタが用いられる電力コンバータの効率に、下記でわかるように影響し得る。
2021519058.tif 000004
【００１８】
本願において開示される例は、そのようなトランジスタの、及び、これらのトランジスタを採用する電力コンバータ（例えばバックコンバータ、ブーストコンバータ、ＡＣ−ＡＣコンバータ、ＤＣ−ＤＣコンバータ、ＡＣ−ＤＣコンバータ等）の漏れ電流を低減するための（例えば、効率を向上させるための）適応的なアプローチを提供する。漏れ電流は、電力コンバータの総電力消失に影響し、それゆえ、漏れ電流の量を低減することが、上記の等式における漏れ電流によって消失される総電力
2021519058.tif 000005
を低減する。トランジスタを介する漏れ電流が低減されると、トランジスタによって消失される電力が低減される。また、電力コンバータの出力に流れる電流がなくなる。これにより、トランジスタがオフであることが意図されるとき、出力コンデンサにおける電圧の如何なる上昇も防止される。トランジスタを介する漏れ電流を低減した結果得られる効果は、電力コンバータが、種々の負荷にわたって向上された効率を有することである。
【００１９】
図１は、例示のバックコンバータ１００の図である。バックコンバータ１００は、例示の接地ノード（ＧＮＤ）１０４に参照される例示の入力電圧ノードＶｉｎ１０２を有する。バックコンバータ１００は、入力電圧ノードＶｉｎ１０２に結合されるソースを有するハイサイドトランジスタ１０６（ＭＨＳ）を含む。図１の例において、ハイサイドトランジスタ１０６のドレインは、スイッチノードＳＷ１０８に結合される。スイッチノードＳＷ１０８は、ローサイドトランジスタ１１０（ＭＬＳ）のドレインに結合される。ローサイドトランジスタ１１０のソースは、接地ノード（ＧＮＤ）１０４に結合される。ハイサイドトランジスタ１０６を介して流れる電流は、ＩＨＳと標示され、ローサイドトランジスタ１１０を介して流れる電流はＩＬＳと標示される。スイッチノードＳＷ１０８はインダクタ１１２に結合され、インダクタ１１２はコンデンサ１１４の正端子に結合される。コンデンサ１１４の負端子は接地ノード（ｇｎｄ）１１６に結合される。また、コンデンサ１１４の正端子は出力電圧ノードＶＯ１１８に結合され、出力電圧ノードＶＯ１１８は、図１には図示されない他の回路のための電圧供給であり得る。インダクタ１１２、コンデンサ１１４、及び出力電圧ノードＶＯ１１８は、バックコンバータ１００の出力段を含む。出力段を介して流れる電流はＩＯＳと標示される。
【００２０】
ハイサイドトランジスタ１０６及びローサイドトランジスタ１１０は、バックコンバータ１００における同期トランジスタ（例えばスイッチ）のセットの例である。ハイサイドトランジスタ１０６及びローサイドトランジスタ１１０は、それぞれ、ハイサイドトランジスタ１０６及びローサイドトランジスタ１１０のゲートに印加される制御信号１２０及び１２２によって制御され得る。
【００２１】
ＤＣ電力コンバータは、電子的構成要素（例えばインダクタ、コンデンサ、誘導性素子、容量性素子等）に入力エネルギーを一時的にストアし、その後、そのエネルギーを、出力負荷において異なる電圧でリリースすることによって機能する。バックコンバータ１００において、ハイサイドトランジスタ１０６がオンであり、ローサイドトランジスタ１１０がオフであるとき、電流（ＩＨＳ）は、入力電圧ノードＶｉｎ１０２からインダクタ１１２に流れ、インダクタ１１２は線形レートで充電する。インダクタ１１２が充電しているとき、インダクタ１１２は、電流（ＩＯＳ）がインダクタ１１２を介して流れることによって生成される磁場にエネルギーをストアしている。また、ハイサイドトランジスタ１０６がオンであり、ローサイドトランジスタ１１０がオフであるとき、コンデンサ１１４もまた、所望の出力電圧レベルまで充電し、負荷は、入力からの電流によって供給される。ハイサイドトランジスタがオフであり、ローサイドトランジスタがオンであるとき、バックコンバータ１００における電流は負荷に流れ続ける。インダクタ１１２の磁場にストアされたエネルギーは消失し、そうして、回路を介して負荷に流れる電流を生成する。バックコンバータ１００の出力段を介して流れる電流（ＩＯＳ）は、ローサイドトランジスタ１１０を介して流れる電流（ＩＬＳ）と大きさが等しい。インダクタ１１２からの電流（ＩＯＳ）はコンデンサ１１４及び負荷に流れ、一方、コンデンサ１１４はバックコンバータ１００の所望の出力電圧を維持し、負荷は電力を受け取る。電流は、接地ノード（ｇｎｄ）１１６、接地ノード（ＧＮＤ）１０４、及びローサイドトランジスタ１１０を介して流れることによってインダクタ１１２に戻る。上述のスイッチングパターンによって、連続的な電流がバックコンバータ１００の負荷に流れることが可能となる。
【００２２】
ハイサイドトランジスタ１０６及びローサイドトランジスタ１１０を制御するためにコントローラが実装され得、そのため、これら２つのトランジスタは、ハイサイドトランジスタ１０６がオンであり、ローサイドトランジスタ１１０がオフであることと、ハイサイドトランジスタ１０６がオフであり、ローサイドトランジスタ１１０がオンであることとを交互に行う。これは、バックコンバータ１００の出力電圧が、所望の出力電圧に及びバックコンバータ１００の安全動作領域内に維持され得るようにコントローラによって決定される周波数及びデューティサイクルにおいて成され得る。
【００２３】
図２は、例示の電力コンバータ２００を図示し、電力コンバータ２００は、接地ノード（ＧＮＤ）２０４に参照される入力電圧ノードＶｉｎ２０２、出力段２０８、レギュレータ２２４、センサ２２６、及びアダプティブ補償回路２２８を含む。
【００２４】
図示される例において、出力段２０８は、インダクタ２１２、コンデンサ２１４、接地ノード（ｇｎｄ）２１６、及び出力電圧ノードＶＯ２１８を含む。出力段２０８は、構成要素（例えば、コンデンサ、インダクタ、誘導性素子、容量性素子等）を含み得、こうした構成要素は、レギュレータ２２４によって駆動されるとき、入力電圧ノードＶｉｎ２０２における電圧を所望の出力電圧に変換する。出力段２０８は、レギュレータ２２４及びアダプティブ補償回路２２８に結合される。
【００２５】
インダクタ２１２は、ハイサイドトランジスタ２０６のドレイン、及びローサイドトランジスタ２１０のドレインに結合される。インダクタ２１２は更に、コンデンサ２１４の正端子に結合され、この正端子は、図２には図示しない他の回路のための電圧供給であり得る出力電圧ノードＶＯ２１８を形成する。コンデンサ２１４の負端子は接地ノード（ｇｎｄ）２１６に結合される。
【００２６】
図２の図示される例において、レギュレータ２２４は、ハイサイドトランジスタ２０６（ＭＨＳ）及びローサイドトランジスタ２１０（ＭＬＳ）を備えて構成されており、任意のタイプのパワートランジスタ（例えば、トランジスタ２０６又は２１０、ＭＯＳＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等）を用い得る。パワートランジスタは、少ない立ち上がり時間及び立ち下がり時間で敏速に動作するように、継続的な高電流に耐え得るように、高電圧において電流を遮断し得るように、及び、パワートランジスタが設置される種々の温度で動作し得るように設計され得る。ハイサイドトランジスタ２０６のソースは、入力電圧ノードＶｉｎ２０２に結合される。ハイサイドトランジスタ２０６のドレインは、ローサイドトランジスタ２１０のドレインに結合される。ローサイドトランジスタ２１０のソースは、接地ノード（ＧＮＤ）２０４に結合される。いくつかの例において、ハイサイドトランジスタ２０６及びローサイドトランジスタ２１０は、ハイサイドトランジスタ２０６及びローサイドトランジスタ２１０の状態によって、出力電流が、出力段２０８に向かって又は接地ノード（ＧＮＤ）２０４に向かって流れ得るようにトグルされる。例えば、ハイサイドトランジスタ２０６がイネーブルされ、ローサイドトランジスタ２１０ディセーブルされるとき、入力電圧ノードＶｉｎ２０２における入力電圧は、ハイサイドトランジスタ２０６を介して出力段２０８に短絡され、出力電流を、ハイサイドトランジスタ２０６を介して出力段２０８に向かって流れさせる。ハイサイドトランジスタ２０６がイネーブルされ、ローサイドトランジスタ２１０がディセーブルされるとき、ハイサイドトランジスタ２０６を介して流れる電流（ＩＨＳ）は、出力段２０８を介して流れる電流（ＩＯＳ）と大きさが等しい。ハイサイドトランジスタ２０６がディセーブルされ、ローサイドトランジスタ２１０がイネーブルされるとき、電流はインダクタ２１２から供給される。ハイサイドトランジスタ２０６がディセーブルされ、ローサイドトランジスタ２１０がイネーブルされるとき、電流は、接地ノード（ｇｎｄ）２１６、接地ノード（ＧＮＤ）２０４、及びローサイドトランジスタ２１０を介して流れることによってインダクタ２１２に戻る。ハイサイドトランジスタ２０６がディセーブルされ、ローサイドトランジスタ２１０がイネーブルされるとき、出力段２０８を介して流れる電流（ＩＯＳ）は、ローサイドトランジスタ２１０を介して流れる電流（ＩＬＳ）と大きさが等しい。従って、一つまたは複数の制御信号２２０及び２２２がハイサイドトランジスタ２０６及びローサイドトランジスタ２１０のゲートに印加され得、入力電圧ノードＶｉｎ２０２における入力電圧を、（例えば、電力コンバータにおける）出力電圧ノードＶＯ２１８における所望の出力電圧に変換するために電流の流れを切り替える。
【００２７】
図２の図示される例において、センサは、入力電圧ノードＶｉｎ２０２、接地ノード（ＧＮＤ）２０４、レギュレータ２２４、及びアダプティブ補償回路２２８に結合される。センサ２２６は、ハードウェア又はソフトウェアとして実装され得る。ハードウェア実装として、センサ２２６は、感知電界効果トランジスタ（ＦＥＴ）、シャントレジスタ、電流トランスデューサ、光ファイバセンサ、フラックスゲート変圧器等を含み得る。ハードウェア実装の場合、上記センサのうちの一つのセンサの出力を電力コンバータ２００の他の部分のための制御信号に変換するために、増幅器が用いられ得る。ソフトウェア実装として、マイクロコントローラが、監視されるべきハイサイドトランジスタ２０６又はローサイドトランジスタ２１０から信号を取り入れ得、その信号に基づいて、電力コンバータ２００の別の部分と通信するための出力を生成し得る。センサ２２６によって、ハイサイドトランジスタ２０６を介して流れる電流（ＩＨＳ）及びローサイドトランジスタ２１０を介して流れる電流（ＩＬＳ）が、トランジスタがオフのときに検出され得る。これにより、電力コンバータ２００の他の部分が、漏れ電流の補償が必要とされるかどうかを判定することが可能となる。センサ２２６によって感知される電流から、補償が必要とされると判定される場合、アダプティブ補償回路２２８が出力段２０８に補償を適用する（例えば、調節する）。
【００２８】
図示される例において、アダプティブ補償回路２２８は、センサ２２６及び出力段２０８に結合される。アダプティブ補償回路２２８は、ハードウェア又はソフトウェアとして実装され得る。ハードウェア実装として、アダプティブ補償回路２２８は、ダイオード補償等を備える、電流ミラー、ツェナーダイオード電流源、トランジスタ電流源であり得る。ソフトウェア実装として、アダプティブ補償回路２２８は、センサ２２６から信号を取り込み得、その信号に基づいて、出力段２０８を介する電流を補償するため別の信号を生成し得る。アダプティブ補償回路２２８によって、ハイサイドトランジスタ２０６を介して流れる漏れ電流（ＩＨＳ）とローサイドトランジスタ２１０を介して流れる漏れ電流（ＩＬＳ）との差が、出力段２０８から取り除かれ又は取り去られ得る。これは、漏れ電流の補償が必要とされるという判定の後に成される。ハイサイドトランジスタ２０６及びローサイドトランジスタ２１０がオフであるとき、漏れ電流ＩＨＳと漏れ電流ＩＬＳとの差は、出力段２０８を介して流れる電流（ＩＯＳ）である。
【００２９】
図３は、図２のブロック図に示されるような電力コンバータ２００の例示のハードウェア実装の例示である。電力コンバータ３００は、接地ノード（ＧＮＤ）３０４に参照される入力電圧ノードＶｉｎ３０２、出力段３０８、レギュレータ３２４、センサ３２６、及びアダプティブ補償回路３２８を含む。図２の出力段２０８は、出力段３０８として表される。図２のレギュレータ２２４は、レギュレータ３２４として表される。図２のセンサ２２６は、ハードウェアにおいて、センサ３２６として表される。図２のアダプティブ補償回路２２８は、ハードウェアにおいて、アダプティブ補償回路３２８として表される。
【００３０】
図３の図示される例において、レギュレータ３２４は、出力段３０８を介する電流（ＩＯＳ）の流れをレギュレートする。レギュレータ３２４は、入力電圧ノードＶｉｎ３０２における入力電圧が出力段３０８に短絡し、それゆえ、電流が入力電圧ノードＶｉｎ３０２から出力段３０８に流れ得るように、電力コンバータ３００をレギュレートし得る。電流が入力電圧ノードＶｉｎ３０２から出力段３０８に流れるとき、ハイサイドトランジスタ３０６（ＭＨＳ）を介して流れる電流（ＩＨＳ）は、出力段３０８を介して流れる電流（ＩＯＳ）と大きさが等しい。代替として、レギュレータ３２４は、電流がレギュレータ３２４及び出力段３０８間に流れるように、電力コンバータ３００をレギュレートし得る。電流がレギュレータ３２４及び出力段３０８間に流れるとき、出力段を介して流れる電流（ＩＯＳ）は、ローサイドトランジスタ３１０（ＭＬＳ）を介して流れる電流（ＩＬＳ）と大きさが等しい。ハイサイドトランジスタ３０６及びローサイドトランジスタ３１０がオフであるように制御信号３２０及び３２２が構成されるとき、漏れ電流ＩＨＳ及び漏れ電流ＩＬＳは、レギュレータ３２４を介して出力段３０８に流れる。この漏れ電流はセンサ３２６によって感知され得、その後、アダプティブ補償回路３２８にミラーされ得る。アダプティブ補償回路３２８にミラーされる電流は、出力段３０８から漏れ電流（ＩＯＳ）を差し引くために用いられ、そのため、漏れ電流の負の影響（例えば、電力損失、動作不良等）が無効にされ得る。
【００３１】
図示される例において、出力段３０８は、インダクタ３１２、コンデンサ３１４、接地ノード（ｇｎｄ）３１６、及び出力電圧ノードＶＯ３１８を含む。出力段３０８は、構成要素（例えば、コンデンサ、インダクタ、誘導性素子、容量性素子等）を含み得、こうした構成要素は、レギュレータ３２４によって駆動されるとき、入力電圧ノードＶｉｎ３０２における入力電圧を、所望の出力電圧に変換する。出力段３０８は、レギュレータ３２４及びアダプティブ補償回路３２８に結合される。
【００３２】
インダクタ３１２は、ハイサイドトランジスタ３０６のドレイン及びローサイドトランジスタ３１０のドレインに結合される。インダクタ３１２は更に、コンデンサ３１４の正端子に結合され、この正端子は、図３には図示されない他の回路のための電圧供給であり得る出力電圧ノードＶＯ３１８を形成する。コンデンサ３１４の負端子は、接地ノード（ｇｎｄ）３１６に結合される。
【００３３】
図３の図示される例において、レギュレータ３２４は、ハイサイドトランジスタ３０６及びローサイドトランジスタ３１０を備えて構成されており、任意のタイプのパワートランジスタ（例えば、トランジスタ３０６又は３１０、ＭＯＳＦＥＴ、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等）を用い得る。パワートランジスタは、少ない立ち上がり時間及び立ち下がり時間で敏速に動作するように、継続的な高電流に耐え得るように、高電圧において電流を遮断し得るように、及び、トランジスタが設置される種々の温度で動作し得るように設計され得る。ハイサイドトランジスタ３０６のソースは、入力電圧ノードＶｉｎ３０２に結合される。ハイサイドトランジスタ３０６のドレインは、ローサイドトランジスタ３１０のドレインに結合される。ハイサイドＰＭＯＳトランジスタ３０６及びローサイドＮＭＯＳトランジスタ３１０は、第１の電流経路を形成する。ローサイドトランジスタ３１０のソースは、接地ノード（ＧＮＤ）３０４に結合される。いくつかの例において、ハイサイドトランジスタ３０６及びローサイドトランジスタ３１０は、ハイサイドトランジスタ３０６及びローサイドトランジスタ３１０の状態によって、出力電流が、出力段３０８に向かって又は接地ノード（ＧＮＤ）３０４に向かって流れ得るようにトグルされる。例えば、ハイサイドトランジスタ３０６がイネーブルされ、ローサイドトランジスタ３１０がディセーブルされるとき、入力電圧ノードＶｉｎ３０２における入力電圧は、ハイサイドトランジスタ３０６を介して出力段３０８に短絡され、出力電流を出力段３０８に向かって流れさせる。ハイサイドトランジスタ３０６がディセーブルされ、ローサイドトランジスタ３１０がイネーブルされるとき、出力電流は、ローサイドトランジスタ３１０を介して接地ノード（ｇｎｄ）３１６に流れ出る。従って、一つまたは複数の制御信号３２０及び３２２が、入力電圧ノードＶｉｎ３０２における入力電圧を、（例えば、電力コンバータにおける）出力電圧ノードＶＯ３１８における所望の出力電圧に変換するために電流の流れを切り替えるため、ハイサイドトランジスタ３０６及びローサイドトランジスタ３１０のゲートに印加され得る。
【００３４】
図３の図示される例において、センサ３２６は、レギュレータ３２４、アダプティブ補償回路３２８、入力電圧ノードＶｉｎ３０２、及び接地ノード（ＧＮＤ）３０４に結合される。センサ３２６は、レギュレータ３２４におけるハイサイドトランジスタ３０６を介して流れる漏れ電流（ＩＨＳ）及びローサイドトランジスタ３１０を介して流れる漏れ電流（ＩＬＳ）を感知するために、感知ＭＯＳＦＥＴを用いる。ハイサイドトランジスタ３０６はＰＭＯＳトランジスタである。ローサイドトランジスタ３１０はＮＭＯＳトランジスタである。ハイサイドＰＭＯＳトランジスタ３０６は、ハイサイド感知トランジスタ３３０（ＭＨＳ−ＳＥＮＳＥ）に結合される。ハイサイド感知トランジスタ３３０はＰＭＯＳトランジスタである。ハイサイドＰＭＯＳトランジスタ３０６及びハイサイド感知ＰＭＯＳトランジスタ３３０間の結合は、ＰＭＯＳセンシングの一例である。ＰＭＯＳセンシングは、ハイサイドＰＭＯＳトランジスタ３０６を介して流れる漏れ電流（ＩＨＳ）と、ハイサイド感知ＰＭＯＳトランジスタ３３０を介して流れる感知電流（ＩＨＳ−ＳＥＮＳＥ）との比例関係（Ｎ）（すなわち、比）に基づいて行われ得る。比（Ｎ）は、ハイサイドＰＭＯＳトランジスタ３０６のために用いられるＰＭＯＳトランジスタのチャネル幅、及び、ハイサイド感知ＰＭＯＳトランジスタ３３０のために用いられるＰＭＯＳトランジスタのチャネル幅に基づくものであり得、そのため、比Ｎ＝ＭＨＳ／ＭＨＳ−ＳＥＮＳＥである。ローサイドＮＭＯＳトランジスタ３１０は、ローサイド感知トランジスタ３３２（ＭＬＳ−ＳＥＮＳＥ）に結合される。ローサイド感知トランジスタ３３２はＮＭＯＳトランジスタである。ローサイドＮＭＯＳトランジスタ３１０及びローサイド感知ＮＭＯＳトランジスタ３３２間の結合は、ＮＭＯＳセンシングの一例である。ＮＭＯＳセンシングは、ローサイドＮＭＯＳトランジスタ３１０を介して流れる漏れ電流（ＩＬＳ）と、ローサイド感知ＮＭＯＳトランジスタ３３２を介して流れる感知電流（ＩＬＳ−ＳＥＮＳＥ）との比例関係（Ｍ）（すなわち、比）に基づいて行われ得る。比Ｍは、ローサイドＮＭＯＳトランジスタ３１０のために用いられるＮＭＯＳトランジスタのチャネル幅、及び、ローサイド感知ＮＭＯＳトランジスタ３３２のために用いられるＮＭＯＳトランジスタのチャネル幅に基づくものであり得、そのため、比Ｍ＝ＭＬＳ／ＭＬＳ−ＳＥＮＳＥである。ハイサイド感知トランジスタ３３０及びローサイド感知トランジスタ３３２は、第２の電流経路を形成する。ハイサイド感知ＰＭＯＳトランジスタ３３０のドレイン及びローサイド感知ＮＭＯＳトランジスタ３３２のドレインは、ノードＳＷＬｅａｋａｇｅ３３８において共に結合される。ハイサイド感知ＰＭＯＳトランジスタ３３０を介する感知電流ＩＨＳ−ＳＥＮＳＥと、ローサイド感知ＮＭＯＳトランジスタ３３２を介する感知電流ＩＬＳ−ＳＥＮＳＥとの差が、ノードＳＷＬｅａｋａｇｅ３３８を介してアダプティブ補償回路３２８に流れる。この差は、出力段３０８に流れる漏れ電流と比例関係にある。代替として、上記のセンシング技法（例えば、ＰＭＯＳセンシング、ＮＭＯＳセンシング）は、ＰＭＯＳトランジスタ及びＮＭＯＳトランジスタに限定されず、任意のタイプのトランジスタ（例えば、ＰＭＯＳトランジスタ、ＮＭＯＳトランジスタ、ＢＪＴ、ＩＧＢＴ、ＪＦＥＴ等）を備えて実装され得る。
【００３５】
図３の図示される例において、アダプティブ補償回路３２８は、ノードＳＷＬｅａｋａｇｅ３３８においてセンサ３２６に結合される。また、アダプティブ補償回路３２８は、ハイサイドＰＭＯＳトランジスタ３０６のドレインと、ローサイドＮＭＯＳトランジスタ３１０のドレインと、インダクタ３１２との間の接続において、出力段３０８に結合される。代替として、アダプティブ補償回路３２８は、コンデンサ３１４の正端子において電力コンバータ３００の出力段３０８に結合され得る。アダプティブ補償回路３２８は、センサ３２６からノードＳＷＬｅａｋａｇｅ３３８を介して差電流（ＩＤＩＦＦ）を受け取る。アダプティブ補償回路３２８は、基準ＭＯＳＦＥＴ３３４（ＭＲＥＦ）及びミラーＭＯＳＦＥＴ３３６（ＭＭｉｒｒｏｒ）が電流ミラーを形成するように、電流ミラー構成でセットアップされる。基準ＭＯＳＦＥＴ３３４は、差電流（ＩＤＩＦＦ）を受け取る。基準ＭＯＳＦＥＴ３３４は、基準ＭＯＳＦＥＴ３３４のゲート及びミラーＭＯＳＦＥＴ３３６のゲートにおいてミラーＭＯＳＦＥＴ３３６に結合される。アダプティブ補償回路３２８は、出力段３０８からミラーＭＯＳＦＥＴ３３６に流れる補償電流（ＩＣＯＭＰ）を生成する。差電流（ＩＤＩＦＦ）は、比（Ｎ＊）に基づいて、補償電流（ＩＣＯＭＰ）に比例し、そのため、比Ｎ＊＝ＭＭｉｒｒｏｒ／ＭＲＥＦである。ターゲット比Ｎ＊は、補償電流（ＩＣＯＭＰ）が、出力段３０８に流れている正確な漏れ電流（ＩＯＳ）であるように設計される。このため、総漏れ電流（ＩＯＳ）が出力段３０８から取り除かれる。この補償電流（ＩＣＯＭＰ）が出力段３０８に流れる漏れ電流（ＩＯＳ）と同じであることを保証するために、感知ＭＯＳＦＥＴと、ハイサイドＰＭＯＳ  ＭＯＳＦＥＴと、ローサイドＮＭＯＳ  ＭＯＳＦＥＴとの間の比、及び、基準ＭＯＳＦＥＴ３３４とミラーＭＯＳＦＥＴ３３６との間の比は、次のとおりであるはずである。
Ｎ＊≧Ｎ≧Ｍ
【００３６】
図３の図示される例において、ハイサイドＰＭＯＳトランジスタ３０６及びローサイドＮＭＯＳトランジスタ３１０は、出力段３０８への電流の流れを制御し得る。ハイサイドＰＭＯＳトランジスタ３０６は、制御信号３２０がハイサイドＰＭＯＳトランジスタ３０６のゲートに印加されることによって制御され得る。また、ローサイドＮＭＯＳトランジスタ３１０は、制御信号３２２がローサイドＮＭＯＳトランジスタ３１０のゲートに印加されることによって制御され得る。ハイサイドＰＭＯＳトランジスタ３０６がオンであり、ローサイドＮＭＯＳトランジスタ３１０がオフであるとき、電流が、入力電圧ノードＶｉｎ３０２から出力段３０８に流れる。ハイサイドＰＭＯＳトランジスタ３０６がオンであり、ローサイドＮＭＯＳトランジスタ３１０がオフであるとき、ハイサイドＰＭＯＳトランジスタ３０６を介して流れる電流（ＩＨＳ）は、出力段３０８を介して流れる電流（ＩＯＳ）と大きさが等しい。このケースにおいて、電流は、インダクタ３１２及びコンデンサ３１４を充電し、そのため、エネルギーが、磁場の形態でインダクタ３１２にストアされ、エネルギーが、電場の形でコンデンサ３１４にストアされる。ハイサイドＰＭＯＳトランジスタ３０６がオフであり、ローサイドＮＭＯＳトランジスタ３１０がオンであるとき、電流が、ローサイドＮＭＯＳトランジスタ３１０と出力段３０８との間に流れる。ハイサイドＰＭＯＳトランジスタ３０６がオフであり、ローサイドＮＭＯＳトランジスタ３１０がオンであるとき、出力段３０８を介して流れる電流（ＩＯＳ）は、ローサイドＮＭＯＳトランジスタ３１０を介して流れる電流（ＩＬＳ）と大きさが等しい。このケースにおいて、インダクタ３１２の磁場にストアされたエネルギーは、電流の流れを生成するために消失し、コンデンサ３１４の電場にストアされたエネルギーは、出力電圧ノードＶＯ３１８上の電圧を維持するために用いられる。ハイサイドトランジスタ３０６及びローサイドトランジスタ３１０を制御するためにコントローラが実装され得、そのため、これら２つのトランジスタが、ハイサイドトランジスタ３０６がオンであり、ローサイドトランジスタ３１０がオフであることと、ハイサイドトランジスタ３０６がオフであり、ローサイドトランジスタ３１０がオンであることとを交互に行う。これは、出力電圧ノードＶＯにおける出力電圧が、所望の出力電圧に及び電力コンバータ３００の安全動作領域内に維持され得るように、コントローラによって決定される周波数及びデューティサイクルにおいて成され得る。ハイサイドＰＭＯＳトランジスタ３０６がオフであり、ローサイドＮＭＯＳトランジスタ３１０がオフであるとき、入力電圧Ｖｉｎ３０２から、電力コンバータ３００の出力段３０８に漏れ電流が流れ得る。このケースにおいて、ハイサイド感知ＰＭＯＳトランジスタ３３０は、ハイサイドＰＭＯＳトランジスタ３０６を介して流れる漏れ電流（ＩＨＳ）を感知し、ローサイド感知ＮＭＯＳトランジスタ３３２は、ローサイドＮＭＯＳトランジスタ３１０を介して流れる漏れ電流（ＩＬＳ）を感知し得る。漏れ電流ＩＨＳと漏れ電流ＩＬＳとの差が出力段３０８に流れるのと同様に、感知電流ＩＨＳ−ＳＥＮＳＥと感知電流ＩＬＳ−ＳＥＮＳＥとの差電流（ＩＤＩＦＦ）が、アダプティブ補償ネットワーク３２８に流れる。ハイサイドＰＭＯＳトランジスタ３０６及びローサイドＮＭＯＳトランジスタ３１０がオフであるとき、漏れ電流ＩＨＳと漏れ電流ＩＬＳとの差は、出力段３０８を介して流れる電流（ＩＯＳ）である。基準ＭＯＳＦＥＴ３３４は、アダプティブ補償回路３２８に対する入力として差電流を受け取り得る。差電流（ＩＤＩＦＦ）は、アダプティブ補償回路３２８にわたって、基準ＭＯＳＦＥＴ３３４からミラーＭＯＳＦＥＴ３３６にミラーされる。ミラーＭＯＳＦＥＴ３３６は補償電流（ＩＣＯＭＰ）を生成し、補償電流（ＩＣＯＭＰ）はその後出力段３０８から差し引かれ、漏れ電流（ＩＯＳ）の影響をなくす。
【００３７】
センサ３２６及びアダプティブ補償回路３２８は、ハイサイドＰＭＯＳトランジスタ３０６及びローサイドＮＭＯＳトランジスタ３１０が導通しているか否かにかかわらず、アクティブである。ハイサイドＰＭＯＳトランジスタ３０６及びローサイドＮＭＯＳトランジスタ３１０がオフ状態にあるとき、補償電流（ＩＣＯＭＰ）は、出力段３０８に流れる漏れ電流（ＩＯＳ）が完全に補償されて、出力電圧ノードＶＯ３１８における出力電圧の結果的な充電がないような値である。しかし、ハイサイドＰＭＯＳトランジスタ３０６及びローサイドＮＭＯＳトランジスタ３１０が同期トランジスタのセットとして用いられているとき、補償電流（ＩＣＯＭＰ）は無視してよく、それゆえ、電力コンバータ３００は、予期されるとおりに動作する。
【００３８】
図４は、図１のバックコンバータ１００の出力電圧対周囲温度の例示のグラフ４００である。グラフ４００は、２つのプロット、すなわち、漏れ電流補償のない出力電圧４０２と、漏れ電流補償を備えるターゲット出力電圧４０４とを含む。これらのプロット４０２、４０４はいずれも、バックコンバータ１００の周囲温度に対して設定される。周囲温度は、−５０℃〜２００℃の範囲である。漏れ電流補償のない出力電圧４０２は、周囲温度が上昇するにつれて、約０ＶＤＣからほぼ３０ＶＤＣまで変動する。これは、バックコンバータ１００の出力段に流れる漏れ電流に起因する。アダプティブ補償回路２２８がないと、出力段においてコンデンサ１１４によって維持されている電圧は際限なく上昇し、電力損失を生じさせ得、場合によっては、バックコンバータ１００又はバックコンバータ１００を用いる応用例を損傷させ得る。漏れ電流補償を備えるターゲット出力電圧４０４は、周囲温度が上昇しても、約０ＶＤＣの定電圧を維持する。これは、アダプティブ補償回路２２８があることに起因する。これによって、漏れ電流は、周囲温度に関係なく、バックコンバータ１００の出力段からなくされ得る。これにより電力が節約され、バックコンバータ１００又はバックコンバータ１００を用いる応用例を場合によって損傷させることが防止される。また、過度の漏れ電流のみが補償される。これによって、接続される負荷に対する低出力電流により、出力電圧が変動範囲内に保たれ得る。また、アダプティブ補償回路２２８があることにより、電力変換効率が、多様な負荷にわたって最大化され得る。
【００３９】
図５は、図１のバックコンバータ１００の出力負荷電流対周囲温度の例示のグラフ５００である。グラフ５００は、２つのプロット、すなわち、漏れ電流補償のない出力負荷電流５０２と、漏れ電流補償を備える出力負荷電流５０４を含む。これらのプロット５０２、５０４はいずれも、バックコンバータ１００の周囲温度に対して設定される。周囲温度が上昇するにつれて、周囲温度は−５０℃から２００℃まで変動する。漏れ電流補償のない出力負荷電流５０２は、約０μＡ〜ほぼ３μＡの範囲である。これは、バックコンバータ１００の出力段に流れる漏れ電流に起因する。アダプティブ補償回路２２８がないと、ハイサイドＰＭＯＳトランジスタ１０６及びローサイドＮＭＯＳトランジスタ１１０を介して流れる漏れ電流は際限なく増加し、電力損失を生じさせ得、場合によっては、バックコンバータ１００又はバックコンバータ１００を用いる応用例を損傷させ得る。漏れ電流補償を備える出力負荷電流５０４は、約０μＡの定電流を維持する。これは、アダプティブ補償回路２２８があることに起因する。これによって、漏れ電流が、周囲温度に関係なく、バックコンバータ１００の出力段からなくされ得る。これにより、電力が節約され、バックコンバータ１００又はバックコンバータ１００を用いる応用例を場合によって損傷させることが防止される。また、過度の漏れ電流のみが補償される。これによって、接続される負荷に対する低出力電流により、バックコンバータの出力電圧が変動範囲内に保たれ得る。また、アダプティブ補償回路２２８があることにより、電力変換効率が、多様な負荷にわたって最大化され得る。
【００４０】
図６は、負荷電流に対する図１のバックコンバータ１００の効率の例示のグラフ６００である。負荷電流は、バックコンバータ１００に接続される負荷を介して流れる電流を反映する。グラフ６００は、第１のエリア６０２、第２のエリア６０４、第３のエリア６０６、及び曲線６０８を含む。グラフ６００において、第１のエリア６０２は、従来の補償技法を用いた１μＡの負荷電流のバックコンバータ１００の効率に対応する。第２のエリア６０４は、従来の補償技法を用いた１０μＡの負荷電流のバックコンバータ１００の効率に対応する。第３のエリア６０６は、図２のアダプティブ補償回路を用いた１μＡの負荷電流のバックコンバータ１００の効率に対応する。第１のエリア６０２における効率は約５０％であり、一方、第２のエリア６０４における効率はおおよそ８５％である。第３のエリア６０６は約８５％の効率を有する。グラフに見られる、第１のエリア６０２と第３のエリア６０６との間の向上された効率は、図２のアダプティブ補償回路を用いていることに起因する。曲線６０８は、図２のアダプティブ補償回路が用いられたときのバックコンバータ１００の効率曲線に対応する。これによって、多様な負荷値にわたる向上された効率が可能となる。
【００４１】
図２のアダプティブ補償回路を実装する例示の方式が図３に図示されており、図３に図示される一つまたは複数の要素、プロセス、及び／又はデバイスが、任意の他のやり方において、組み合わされ、分割され、再配置され、省略され、除去され、及び／又は実装され得る。また、図２の例示のセンサ２２６及び例示のアダプティブ補償回路２２８は、ハードウェア、ソフトウェア、ファームウェア、及び／又は、ハードウェア、ソフトウェア及び／又はファームウェアの任意の組み合わせによって実装され得る。このように、例えば、例示のセンサ２２６及び例示のアダプティブ補償回路２２８の任意のものが、一つまたは複数のアナログ又はデジタル回路、論理回路、プログラマブルプロセッサ、プログラマブルコントローラ、グラフィック処理ユニット（ＧＰＵ）、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、プログラマブル論理デバイス（ＰＬＤ）、及び／又はフィールドプログラマブル論理デバイス（ＦＰＬＤ）によって実装され得る。純粋なソフトウェア及び／又はファームウェア実装に適用される本出願の装置又はシステムクレームのうちの任意のものを解釈する際、例示のセンサ２２６及び例示のアダプティブ補償回路２２８の少なくとも一つが、ソフトウェア及び／又はファームウェアを含む、メモリ、デジタルバーサタイルディスク（ＤＶＤ）、コンパクトディスク（ＣＤ）、ブルーレイディスク等など、非一時的コンピュータ可読ストレージデバイス又はストレージディスクを含むことが、本明細書において明確に定義される。また、図２の例示のセンサ２２６及び例示のアダプティブ補償回路２２８は、図３に図示されたものに加えて、又はその代わりに、一つまたは複数の要素、プロセス、及び／又はデバイスを含み得、及び／又は、図示される要素、プロセス、及びデバイスの、二つ以上の任意のもの又は全てを含み得る。本願で用いられるように、「通信して」という表現は、その変形を含め、直接的な通信及び／又は一つまたは複数の媒介構成要素を介する間接的な通信を包含しており、直接的な物理的（例えば、有線）通信及び／又は継続的な通信を要求するものではなく、むしろ付加的に、周期的間隔、スケジュールされた間隔、非周期的間隔、及び／又は一度限りの事象における選択的な通信を含む。
【００４２】
図２のセンサ２２６及びアダプティブ補償回路２２８を実装するための、例示のハードウェア論理、機械可読命令、ハードウェア実装の状態機械、及び／又はそれらの任意の組み合わせを表すフローチャートを図７に示す。機械可読命令は、図８に関連して後述される例示のプロセッサプラットフォーム８００に示されるプロセッサ８１２などのコンピュータプロセッサによる実行のための、実行可能なプログラム又は実行可能なプログラムの一部であり得る。こういったプログラムは、ＣＤ−ＲＯＭ、フロッピーディスク、ハードドライブ、ＤＶＤ、ブルーレイディスク、又はプロセッサ８１２に関連するメモリなどの、非一時的コンピュータ可読ストレージ媒体上にストアされるソフトウェアにおいて具現化され得るが、代替として、プログラム全体及び／又はその一部が、プロセッサ８１２以外のデバイスによって実行され得、及び／又は、ファームウェア又は専用のハードウェアにおいて具現化され得る。また、例示のプログラムが、図７に図示されるフローチャートを参照して説明されるが、代替として、例示のセンサ２２６及び例示のアダプティブ補償回路２２８を実装する多くのその他の方法が用いられてもよい。例えば、ブロックの実行の順が変更され得、及び／又は、説明されるブロックのいくつかが、変更され、除去され、又は組み合わされ得る。付加的に又は代替として、任意又は全てのブロックが、ソフトウェア又はファームウェアを実行することなく、対応する動作を行うように構成される一つまたは複数のハードウェア回路（例えば、ディスクリート及び／又は集積アナログ及び／又はデジタル回路要素、ＦＰＧＡ、ＡＳＩＣ、コンパレータ、演算増幅器（ｏｐ−ａｍｐ）、論理回路等）によって実装され得る。
【００４３】
上記したように、図７の例示のプロセスは、ハードディスクドライブ、フラッシュメモリ、リードオンリメモリ、コンパクトディスク、デジタルバーサタイルディスク、キャッシュ、ランダムアクセスメモリ、及び／又は任意の他のストレージデバイス若しくはストレージディスクなどの、非一時的コンピュータ及び／又は機械可読媒体上にストアされる実行可能な命令（例えば、コンピュータ及び／又は機械可読命令）を用いて実装され得、そのような非一時的コンピュータ及び／又は機械可読媒体において、情報は、任意の持続時間の間（例えば、延長された時間間隔の間、恒久的に、短い瞬間の間、一時的なバッファリングの間、及び／又は情報をキャッシュする間）、ストアされる。本願で用いられるように、「非一時的コンピュータ可読媒体」という用語は、任意のタイプのコンピュータ可読ストレージデバイス及び／又はストレージディスクを含むこと、並びに、伝播信号を除外すること、及び送信媒体を除外することが明確に定義される。
【００４４】
本願において、「を含む」（及びその全ての形態及び時制）は、非限定的な用語であるように用いられる。それゆえ、請求項が、プリアンブルとして又は任意の種類の請求項の記載において、「含む」の任意の形（例えば、を含む（ｃｏｍｐｒｉｓｅｓ）、（ｉｎｃｌｕｄｅｓ）、（ｃｏｍｐｒｉｓｉｎｇ）、（ｉｎｃｌｕｄｉｎｇ）、を有する（ｈａｖｉｎｇ）等）を用いる場合は常に、対応する特許請求の範囲又は記載の範囲から逸脱することなく、付加的な要素、条件等が存在し得ることを理解すべきである。本願で用いられるように、「少なくとも」という表現が、例えば、請求項のプリアンブルにおいてトランジション用語として用いられる場合、「少なくとも」という表現は、「を含む」という用語が非限定的であるのと同じように非限定的である。例えば、Ａ、Ｂ、及び／又はＣなどの形で用いられる場合の用語「及び／又は」は、（１）Ａのみ、（２）Ｂのみ、（３）Ｃのみ、（４）ＡとＢ、（５）ＡとＣ、（６）ＢとＣ、及び（７）ＡとＢとＣなど、Ａ、Ｂ、Ｃの任意の組み合わせまたはサブセットを指す。構造、構成要素、アイテム、物体、及び／又は物を説明する文脈において本願で用いられるように、「Ａ及びＢの少なくとも一つ」という表現は、（１）少なくとも一つのＡ、（２）少なくとも一つのＢ、並びに（３）少なくとも一つのＡ及び少なくとも一つのＢ、の任意のものを含む実装を指すことが意図される。同様に、構造、構成要素、アイテム、物体及び／又は物事を説明する文脈において本願で用いられるように、「Ａ又はＢの少なくとも一つ」という表現は、（１）少なくとも一つのＡ、（２）少なくとも一つのＢ、並びに（３）少なくとも一つのＡ及び少なくとも一つのＢ、の任意のものを含む実装を指すことが意図される。プロセス、命令、行為、アクティビティ、及び／又はステップの性能または実行を説明する文脈において本願で用いられるように、「Ａ及びＢの少なくとも一つ」という表現は、（１）少なくともＡ、（２）少なくともＢ、並びに（３）少なくともＡ及び少なくともＢ、の任意のものを含む実装を指すことが意図される。同様に、プロセス、命令、行為、アクティビティ、及び／又はステップの性能または実行を説明する文脈において本願で用いられるように、「Ａ又はＢの少なくとも一つ」という表現は、（１）少なくともＡ、（２）少なくともＢ、並びに（３）少なくともＡ及び少なくともＢ、の任意のものを含む実装を指すことが意図される。
【００４５】
図７のプログラムは、図２のセンサ２２６及びアダプティブ補償回路２２８を実行するためのプロセス７００を示す。プロセス７００はブロック７０２を含み、ブロック７０２はプロセス７００の開始である。プロセス７００はブロック７０４を含み、ブロック７０４は、第１の電流及び第２の電流を測定するようにプロセッサに命令し得るブロックである。第１の電流は、ハイサイドＰＭＯＳトランジスタ２０６に関連し得、第２の電流は、ローサイドＮＭＯＳトランジスタ２１０に関連し得る。センサ３２６は、ブロック７０４の例示のハードウェア実装として示されている。例示のハードウェア実装において、ハイサイド感知ＰＭＯＳトランジスタ３３０は第１の電流を感知し、ローサイド感知ＮＭＯＳトランジスタ３３２は第２の電流を感知する。
【００４６】
プロセス７００における次のブロックはブロック７０６であり、ブロック７０６は、第１の電流と第２の電流との差が正であるかどうかを判定するようにプロセッサに命令し得るブロックである。プロセッサが、電流が正でないと認める場合、プロセス７００はブロック７０４に戻る。プロセッサが、差が正であると判定する場合、プロセス７００はブロック７０８に進む。代替として、ブロック７０６は、ソフトウェアとは対照的に、ハードウェアとして実装され得る。ハードウェアとして、ブロック７０６は、センサ３２６及びアダプティブ補償回路３２８間の結合として実装され得る。この結合は、差電流が正であるときのみ、補償を可能とする。
【００４７】
プロセス７００における次のブロックはブロック７０８であり、ブロック７０８は、補償電流を生成するようにプロセッサに命令し得るブロックである。プロセス７００における次のブロックはブロック７１０であり、ブロック７１０は、ブロック７０８からの生成された補償電流を、図３に示される出力段３０８に印加するようにプロセッサに命令し得るブロックである。代替として、ブロック７０８及びブロック７１０は、ハードウェアとして実装され得る。ハードウェア実装として、ブロック７０８は、補償電流を生成するアダプティブ補償回路３２８として実装され得る。また、ブロック７１０は、アダプティブ補償回路３２８及び出力段３０８間の結合として実装され得る。この結合によって、アダプティブ補償回路３２８が補償電流を出力段３０８に印加することが可能となる。
【００４８】
図８は、図２のセンサ２２６及びアダプティブ補償回路２２８を実装するために、図７の命令を実行するように構成される例示のプロセッサプラットフォーム８００のブロック図である。プロセッサプラットフォーム８００は、例えば、サーバ、パーソナルコンピュータ、ワークステーション、自己学習機械（例えば、ニューラルネットワーク）、携帯型デバイス（例えば、携帯電話、スマートフォン、ｉＰａｄ（商標）などのタブレット）、パーソナルデジタルアシスタント（ＰＤＡ）、インターネットアプライアンス、ＤＶＤプレーヤー、ＣＤプレーヤー、デジタルビデオレコーダ、ブルーレイプレーヤー、ゲーム機、パーソナルビデオレコーダ、セットトップボックス、ヘッドセット若しくは他のウェアラブルデバイス、又は任意の他のコンピューティングデバイスであり得る。
【００４９】
図示される例のプラットフォーム８００はプロセッサ８１２を含む。図示される例のプロセッサ８１２はハードウェアである。例えば、プロセッサ８１２は、任意の所望の集団又は製造業者による、一つまたは複数の集積回路、論理回路、マイクロプロセッサ、ＧＰＵ、ＤＳＰ、又はコントローラによって実装され得る。ハードウェアプロセッサは、半導体ベースの（例えば、シリコンベースの）デバイスであり得る。この例において、プロセッサは、センサ２２６及びアダプティブ補償回路２２８を実装する。
【００５０】
図示される例のプロセッサ８１２は、ローカルメモリ８１３（例えば、キャッシュ）を含む。図示される例のプロセッサ８１２は、バス８１８を介して、揮発性メモリ８１４及び不揮発性メモリ８１６を含むメインメモリと通信する。揮発性メモリ８１４は、同期ダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、ＲＡＭＢＵＳ（登録商標）ダイナミックランダムアクセスメモリ（ＲＤＲＡＭ（登録商標））、及び／又は任意の他のタイプのランダムアクセスメモリデバイスによって実装され得る。不揮発性メモリ８１６は、フラッシュメモリ及び／又は任意の他の所望のタイプのメモリデバイスによって実装され得る。メインメモリ８１４、８１６へのアクセスはメモリコントローラによって制御される。
【００５１】
また、図示される例のプロセッサプラットフォーム８００は、インターフェース回路８２０を含む。インターフェース回路８２０は、イーサネットインターフェース、ユニバーサルシリアルバス（ＵＳＢ）、ブルートゥース（登録商標）インターフェース、近距離無線通信（ＮＦＣ）インターフェース、及び／又はＰＣＩエクスプレスインターフェースなど、インターフェース規格によって実装され得る。
【００５２】
図示される例において、一つまたは複数の入力デバイス８２２が、インターフェース回路８２０に接続される。入力デバイス８２２により、ユーザは、データ及び／又はコマンドをプロセッサ８１２に入力し得る。入力デバイスは、例えば、オーディオセンサ、マイクロフォン、カメラ（スチル又はビデオ）、キーボード、ボタン、マウス、タッチスクリーン、トラックパッド、トラックボール、アイソポイント、及び／又は音声認識システムによって実装され得る。
【００５３】
また、一つまたは複数の出力デバイス８２４が、図示される例のインターフェース回路８２０に接続される。出力デバイス８２４は、例えば、ディスプレイデバイス（例えば、発光ダイオード（ＬＥＤ）、有機発光ダイオード（ＯＬＥＤ）、液晶ディスプレイ（ＬＣＤ）、陰極線管ディスプレイ（ＣＲＴ）、インプレーンスイッチング（ＩＰＳ）ディスプレイ、タッチスクリーン等）、触感出力デバイス、プリンタ及び／又はスピーカによって実装され得る。それゆえ、図示される例のインターフェース回路８２０は、典型的に、グラフィックドライバカード、グラフィックドライバチップ、及び／又はグラフィックドライバプロセッサを含む。
【００５４】
また、図示される例のインターフェース回路８２０は、ネットワーク８２６を介する外部機械（例えば、任意の種類のコンピューティングデバイス）とのデータの交換を促進するために、トランスミッタ、レシーバ、トランシーバ、モデム、ホームゲートウェイ、ワイヤレスアクセスポイント、及び／又はネットワークインターフェースなどの通信デバイスを含む。通信は、例えば、イーサネット接続、デジタル加入者線（ＤＳＬ）接続、電話線接続、同軸ケーブルシステム、衛星システム、高低線ワイヤレスシステム、携帯電話システム等を介するものであり得る。
【００５５】
また、図示される例のプロセッサプラットフォーム８００は、ソフトウェア及び／又はデータをストアするための、一つまたは複数の大容量ストレージデバイス８２８を含む。そのよう大容量ストレージデバイス８２８の例には、フロッピーディスクドライバ、ハードドライブディスク、コンパクトディスクドライバ、ブルーレイディスクドライバ、リダンダントアレイオブインデペンデントディスク（ＲＡＩＤ）システム、及びデジタルバーサタイルディスク（ＤＶＤ）ドライバが含まれる。
【００５６】
図６の機械実行可能命令８３２は、大容量ストレージデバイス８２８に、揮発性メモリ８１４に、不揮発性メモリ８１６に、及び／又は、ＣＤ又はＤＶＤなどの取り外し可能な非一時的コンピュータ可読ストレージ媒体上にストアされ得る。
【００５７】
上記から、低静止電流応用例における電力コンバータの効率が向上され得る、例示の方法、装置、及び製品が開示されたことが理解されよう。アダプティブ補償回路３２８によって、電力コンバータ３００の出力段３０８に流れる漏れ電流が完全に保障されることが可能となる。従来の補償は、出力段３０８への漏れ電流を充分に保障せず、電力コンバータの効率に悪影響を与える最悪のシナリオの補償電流を用いていた。また、従来の補償が、感知装置から直接的に出力電圧に漏れ電流をミラーするものであったので、従来の補償は、出力段３０８を介する漏れ電流を充分に保障しなかった。一つの完全な解決策として、アダプティブ補償回路３２８は、出力段３０８を介する漏れ電流を完全に補償する。これが、電力コンバータの出力電圧を予測値内に保つため、及び、接続される負荷への低出力電流を維持するための解決策を提供し、それゆえ、低静止電流応用例における電力コンバータの効率が向上する。アダプティブ補償回路３２８があることによって、多様な負荷にわたって、向上した電力変換効率が可能となる。開示される方法、装置、及び製品は、電力コンバータの出力段から漏れ電流を適応的に取り除くことによって、コンピューティングデバイスを用いる効率を改善する。これが、本発明が実装される電力コンバータと、全体的な応用例自体との効率を向上させる。電力コンバータのアイドル状態において、漏れ電流のみが出力段から取り除かれる。従って、開示される方法、装置、及び製品は、コンピュータの機能性における一つまたは複数の改善をもたらす。
【００５８】
２０１８年２月１９日に出願された米国特許出願、出願第６２／６３２，２５５は、その全体が参照により本願に組み込まれる。
【００５９】
特許請求の範囲内で、説明された実施形態における改変が可能であり、その他の実施形態が可能である
【図１】
2021519058.tif 000006
【図２】
2021519058.tif 000007
【図３】
2021519058.tif 000008
【図４】
2021519058.tif 000009
【図５】
2021519058.tif 000010
【図６】
2021519058.tif 000011
【図７】
2021519058.tif 000012
【図８】
2021519058.tif 000013
【国際調査報告】
2021519058.tif 000014