(57)【要約】  基板と、前記基板上に設けられる複数のフォトダイオードとを含む平面検出器であって、前記基板から離れた前記複数のフォトダイオードの一側に設けられる第１の透明導電層をさらに含み、前記第１の透明導電層の前記基板における正投影は、前記複数のフォトダイオードの各フォトダイオードの前記基板における正投影と少なくとも部分的に重なる。上記平面検出器によれば、外部の静電気の影響を緩和又は低減させ、動作安定性を向上させることができる。
2021530096.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板上に設けられる複数のフォトダイオードとを含む平面検出器であって、
前記基板から離れた前記複数のフォトダイオードの一側に設けられる第１の透明導電層をさらに含み、
前記第１の透明導電層の前記基板における正投影は、前記複数のフォトダイオードの各フォトダイオードの前記基板における正投影と少なくとも部分的に重なる
ことを特徴とする平面検出器。
【請求項２】
前記第１の透明導電層の前記基板における正投影は、前記複数のフォトダイオードの前記基板における正投影を覆う
ことを特徴とする請求項１に記載の平面検出器。
【請求項３】
前記第１の透明導電層は、定電圧源に電気的に接続されるように配置される
ことを特徴とする請求項１に記載の平面検出器。
【請求項４】
前記フォトダイオードに接続されて、前記フォトダイオードにバイアス電圧を供給する信号線をさらに含む
ことを特徴とする請求項１に記載の平面検出器。
【請求項５】
前記信号線は、前記第１の透明導電層と前記フォトダイオードとの間に設けられる
ことを特徴とする請求項４に記載の平面検出器。
【請求項６】
前記第１の透明導電層と前記信号線との間には、パッシベーション層が設けられている
ことを特徴とする請求項５に記載の平面検出器。
【請求項７】
前記第１の透明導電層は、直接に前記信号線に接触する
ことを特徴とする請求項５に記載の平面検出器。
【請求項８】
前記第１の透明導電層は、複数の導電パターンを含み、
前記複数の導電パターンの間は、導電接続部を介して接続される
ことを特徴とする請求項１に記載の平面検出器。
【請求項９】
前記基板上には、複数のゲート走査線及び複数のデータ線がさらに設けられ、
前記複数のゲート走査線及び前記複数のデータ線は、交差してアレイ状に配列される複数の感光領域を形成し、
前記複数の導電パターンは、それぞれ前記複数の感光領域内に位置し、
各感光領域内には、少なくとも１つのフォトダイオードが含まれ、
各導電パターンの前記基板における正投影は、対応する感光領域内の前記少なくとも１つのフォトダイオードの前記基板における正投影と少なくとも部分的に重なる
ことを特徴とする請求項８に記載の平面検出器。
【請求項１０】
前記基板上には、前記ゲート走査線、前記データ線及び前記フォトダイオードにそれぞれ電気的に接続される薄膜トランジスタがさらに設けられ、
信号線の前記基板における正投影は、前記薄膜トランジスタの活性層の前記基板における正投影を覆う
ことを特徴とする請求項９に記載の平面検出器。
【請求項１１】
第１の透明導電層は、前記平面検出器の感光領域全体を覆う１つの連続する平面状の導電層である
ことを特徴とする請求項１に記載の平面検出器。
【請求項１２】
前記基板上には、複数のゲート走査線及び複数のデータ線がさらに設けられ、
前記基板上には、前記ゲート走査線、前記データ線及び前記フォトダイオードにそれぞれ電気的に接続される薄膜トランジスタがさらに設けられ、
前記第１の透明導電層は、前記薄膜トランジスタに対応する開口を有し、
前記開口の前記基板における正投影は、前記薄膜トランジスタの前記基板における正投影と重なる
ことを特徴とする請求項１に記載の平面検出器。
【請求項１３】
前記平面検出器は、前記信号線に隣接する前記複数のフォトダイオードの各フォトダイオードの一側に位置する第２の透明導電層をさらに含み、
前記第２の透明導電層の前記基板における正投影は、前記フォトダイオードの前記基板における正投影内に位置する
ことを特徴とする請求項４に記載の平面検出器。
【請求項１４】
前記基板は、バインディング領域を含み、
前記平面検出器は、前記バインディング領域に設けられている導電パターンをさらに含み、
前記導電パターンと前記第１の透明導電層は、同じ材質で同一層に形成される
ことを特徴とする請求項１〜１３のいずれか１項に記載の平面検出器。
【請求項１５】
平面検出器の製造方法であって、
基板上にフォトダイオードを形成するステップと、
フォトダイオードが形成されている基板上に、基板における正投影が前記フォトダイオードの基板における正投影と少なくとも部分的に重なる第１の透明導電層を形成するステップと、を含む
ことを特徴とする平面検出器の製造方法。
【請求項１６】
前記基板上に、前記フォトダイオードと接続され、且つ前記フォトダイオードに動作電圧を供給するためのる信号線を形成するステップと、
前記信号線上に前記第１の透明導電層を形成するステップと、をさらに含む
ことを特徴とする請求項１５に記載の平面検出器の製造方法。
【請求項１７】
前記信号線は、直接に前記第１の透明導電層に接触する
ことを特徴とする請求項１６に記載の平面検出器の製造方法。
【請求項１８】
前記第１の透明導電層を形成する前に、前記信号線上にパッシベーション層を形成するステップをさらに含む
ことを特徴とする請求項１６に記載の平面検出器の製造方法。
【請求項１９】
前記基板は、バインディング領域を含み、
１回のパターニング工程によって、前記第１の透明導電層を形成し、前記バインディング領域に導電パターンを形成するステップをさらに含む
ことを特徴とする請求項１５〜１８のいずれか１項に記載の平面検出器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、出願番号が２０１８１０７１２７７１．１であって、出願日が２０１８年６月２９日である中国特許出願に基いて優先権を主張し、当該中国特許出願の内容のすべてを本願に援用する。
【０００２】
本発明は、放射線検出の技術分野に関し、特に平面検出器に関する。
【背景技術】
【０００３】
Ｘ線平面検出器は、光電変換アレイを核心とするＸ線検出器である。Ｘ線照射において、検出器のシンチレータ又は蛍光体層がＸ線光子を可視光に変換した後、光電変換作用を有するアレイにより画像電気信号に変換され、周辺回路の伝送及びアナログ―デジタル変換によりデジタル化画像が得られる。
【発明の概要】
【課題を解決するための手段】
【０００４】
本発明の実施例に提供される平面検出器は、基板と、基板上に設けられる複数のフォトダイオードと、を含む。上記平面検出器は、基板から離れた複数のフォトダイオードの一側に設けられる第１の透明導電層をさらに含む。基板上の第１の透明導電層の正投影は、複数のフォトダイオード中の各フォトダイオードの基板における正投影と少なくとも部分的に重なる。
【０００５】
幾つかの実施例において、第１の透明導電層の基板における正投影は、複数のフォトダイオードの基板における正投影を覆う。
【０００６】
幾つかの実施例において、第１の透明導電層は、固定電位に電気的に接続されるように配置される。
【０００７】
幾つかの実施例において、平面検出器は、フォトダイオードに接続されて、フォトダイオードに動作電圧を供給する信号線をさらに含む。
【０００８】
幾つかの実施例において、信号線は、第１の透明導電層とフォトダイオードとの間に設けられる。
【０００９】
幾つかの実施例において、第１の透明導電層と信号線との間には、パッシベーション層が設けられている。
【００１０】
幾つかの実施例において、第１の透明導電層は、信号線に直接に接触する。
【００１１】
幾つかの実施例において、第１の透明導電層は、複数の導電パターンを含み、複数の導電パターンの間は、導電接続部を介して接続される。
【００１２】
幾つかの実施例において、基板上には、複数のゲート走査線及び複数のデータ線がさらに設けられている。複数のゲート走査線及び複数のデータ線は、交差してアレイ状に配列された複数の感光領域を形成する。複数の導電パターンは、それぞれ複数の感光領域内に位置し、各感光領域内には、少なくとも１つのフォトダイオードが含まれる。各導電パターンの基板における正投影は、対応する感光領域内の少なくとも１つのフォトダイオードの基板上の正投影と少なくとも部分的に重なる。
【００１３】
幾つかの実施例において、基板上には、ゲート走査線、データ線及びフォトダイオードにそれぞれ電気的に接続される薄膜トランジスタがさらに設けられている。薄膜トランジスタは、感光領域の外に位置する。
【００１４】
幾つかの実施例において、基板上の信号線の正投影は、基板上の薄膜トランジスタの活性層の正投影を覆う。
【００１５】
幾つかの実施例において、第１の透明導電層は、透明導電材質により製作される。
【００１６】
幾つかの実施例において、基板は、バインディング領域を含む。平面検出器は、バインディング領域に設けられる導電パターンをさらに含む。導電パターン及び第１の透明導電層は、同じ材質で同一層に形成される。
【００１７】
幾つかの実施例において、第１の透明導電層は、平面検出器の感光領域全体を覆う１つの連続する平面状の導電層である。
【００１８】
幾つかの実施例において、基板上には、複数のゲート走査線及び複数のデータ線がさらに設けられる。基板上には、ゲート走査線、データ線及びフォトダイオードにそれぞれ電気的に接続される薄膜トランジスタがさらに設けられる。第１の透明導電層は、薄膜トランジスタに対応する開口を有する。開口の基板における正投影は、薄膜トランジスタの基板における正投影と重なる。
【００１９】
幾つかの実施例において、平面検出器は、信号線に隣接する複数のフォトダイオード中の各フォトダイオードの一側に位置する第２の透明導電層をさらに含む。第２の透明導電層の基板における正投影は、フォトダイオードの基板における正投影内に位置する。
【００２０】
本発明の別の実施例は、平面検出器の製造方法を提供する。平面検出器の製造方法は、
【００２１】
基板上にフォトダイオードを形成するステップと、フォトダイオードが形成されている基板上に第１の透明導電層を形成し、基板における正投影がフォトダイオードの基板における正投影と少なくとも部分的に重なるステップと、を含む。
【００２２】
幾つかの実施例において、平面検出器の製造方法は、基板上に、フォトダイオードと接続され、且つフォトダイオードに動作電圧を供給する信号線を形成するステップと、信号線上に第１の透明導電層を形成するステップと、をさらに含む。
【００２３】
幾つかの実施例において、信号線は、直接に第１の透明導電層に接触する。
【００２４】
幾つかの実施例において、平面検出器の製造方法は、第１の透明導電層を形成する前に、信号線上にパッシベーション層を形成するステップをさらに含む。
【００２５】
幾つかの実施例において、基板は、バインディング領域を含む。平面検出器の製造方法は、第１の透明導電層を形成するとともに、第１の透明導電層と同じ材質を使用して、バインディング領域に導電パターンを形成するステップをさらに含む。
【００２６】
以上、本発明の幾つかの実施例を概説しており、矛盾及び衝突がない場合、上記の実施例及びこれらの実施例の様々な特徴を異なる方式で組み合わせて、異なる別の実施例を得ることができるが、これらの別の実施例も本発明の保護範囲に属する。
【００２７】
以下、本発明の実施例に係る技術案をさらに明瞭に説明するために、実施例の記載に使用する必要がある図面に対して簡単に紹介する。なお、以下の記載における図面はただ本発明の一部の実施例に過ぎず、当業者の場合、創造的な労働を付与しない前提で、これらの図面によって他の図面を得ることができる。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施例に提供される平面検出器の構造の模式図である。
【図２】本発明の実施例に提供される平面検出器の概略部分断面図である。
【図３】本発明の別の実施例に提供される平面検出器の概略部分断面図である。
【図４】本発明の別の実施例に提供される平面検出器の概略上面図である。
【図５】本発明の別の実施例に提供される平面検出器の概略部分断面図である。
【図６】本発明の別の実施例に提供される平面検出器の概略部分断面図である。
【図７】本発明の又別の実施例に提供される平面検出器の概略部分上面図である。
【図８】本発明の又他の実施例に提供される平面検出器の概略部分上面図である。
【図９】本発明の別の実施例に係る平面検出器を概略的に示す部分断面図である。
【図１０】本発明の実施例に係る平面検出器のバインディング領域を概略的に示す断面図である。
【図１１】本発明の別の実施例に提供される平面検出器の部分上面図である。
【図１２】本発明の別の実施例に提供される平面検出器の部分上面図である。
【図１３】本発明の一実施例に提供される平面検出器の製造方法のフローチャートである。
【発明を実施するための形態】
【００２９】
以下は、本発明の実施例の図面を参考しながら、本発明の実施例の技術案をより明確且つ完全に説明する。なお、説明される実施例は、単に本発明の一部の実施例に過ぎず、すべての実施例ではない。当業者が本発明の実施例に基づいて、創造的な労働をしていない前提で獲得する他のすべての実施例は、本発明の保護範囲に属する。
【００３０】
図１において、本発明の一実施例により提供される平面検出器の構造を概略的に示す。図１に示すように、平面検出器の各感光領域（ゲート走査線１３及びデータ線１４に囲まれる領域であり、液晶ディスプレイの画素領域に類似する。）は、フォトダイオード１１及び薄膜トランジスタ１２を含む。薄膜トランジスタ１２のゲートは、平面検出器のゲート走査線１３に接続される。薄膜トランジスタ１２のドレインは、平面検出器のデータ線１４に接続される。薄膜トランジスタ１２のソースは、フォトダイオード１１に接続される。データ線１４の一端は、データ駆動回路１５に電気的に接続される。
【００３１】
平面検出器は、走査駆動回路１６により薄膜トランジスタ１２のオン／オフ状態を制御する。薄膜トランジスタ１２がオンになると、フォトダイオード１１により発生される光電流信号は、薄膜トランジスタ１２に接続されたデータ線１４を通じてデータ駆動回路１５に読み取られる。ゲート走査線１３上の信号タイミングを制御することによって、光電信号の収集を完成する。即ち、薄膜トランジスタ１２のオン／オフ状態を制御することによって、フォトダイオード１１により発生される光電流信号に対する収集を完成する。
【００３２】
図２は、本発明の一例に提供されるアモルファスシリコン型平面検出器の部分断面模式図である。平面検出器の本体構造は、図２に示すように、基板１０と、基板１０上に設置されるフォトダイオード１１及び薄膜トランジスタ１２と、フォトダイオード１１及び薄膜トランジスタ１２を覆う平坦層１７と、平坦層１７上に設置されるシンチレーション層１８と、を含む。フォトダイオード１１は、Ｎ型半導体層、真性半導体層、Ｐ型半導体層を含むことができる。薄膜トランジスタ１２は、ゲート、ゲート絶縁層、活性層、ソース電極及びドレイン電極を含む。薄膜トランジスタ１２のドレイン電極は、フォトダイオードのＮ型半導体層に接続される。Ｘ線は、一つの検出対象を通過して変調される。変調されたＸ線は、シンチレーション層１８により可視光に変換される。可視光は、フォトダイオード１１に吸収されて電荷キャリアに変換される。電荷キャリアは、蓄積コンデンサー又はフォトダイオード自身のコンデンサーに蓄積されて、電荷画像を形成することができる。走査駆動回路１６は、各行の薄膜トランジスタ１１を順次オンにし、電荷画像を順次の方式でデータ駆動回路１５に出力することができる。薄膜トランジスタ１２毎を介して伝送される電荷画像は、照射Ｘ線の線量に対応する。ことにより、各感光領域の電荷量を確定することで、各感光領域で受信されたＸ線量を確定することができる。
【００３３】
本発明の上記の実施例について、本発明の発明者は、上記の平面検出器が基板を組立せず、その最上層には、保護層として一層の薄いパッシベーション層のみを有することを認識した。したがって、このような平面検出器は、外部の静電気の影響を非常に受けやすので、取得された画像が異常になる。
【００３４】
これを考えて、本発明の別の実施例により提供される平面検出器は、基板と、基板上に設けられた複数のフォトダイオードと、を含む。上記平面検出器は、基板から離れたフォトダイオードの一側に設けられる第１の透明導電層をさらに含む。第１の透明導電層の基板における正投影は、複数のフォトダイオードの各フォトダイオードの基板における正投影と少なくとも部分的に重なる。つまり、第１の透明導電層の少なくとも一部は、平面検出器の厚さ方向（垂直方向）を沿ってフォトダイオードの真上に位置する。平面検出器が動作状態になるとき、上記第１の透明導電層を固定電位（例えば、基準電位等）に電気的に接続させることができる。フォトダイオードの上方の静電気電荷は、上記第１の透明導電層を介して伝導したり転送されたりすることができるので、静電気電荷がフォトダイオードに影響にすることによって平面検出器の検出精度に影響することを防止することができる。また、第１の透明導電層が透光性であるので、フォトダイオードを透過する光線に影響しない。以下、具体的な例を挙げて、上記の実施例に提供される平面検出器を具体的に説明する。
【００３５】
本発明の実施例により提供される平面検出器は、図３に示すように、基板１０と、基板１０上に設けられた複数のフォトダイオード１１と、基板１０から離れたフォトダイオード１１の一側に設けられ、且つフォトダイオード１１に接続される信号線１９と、を含む。また、基板１０から離れたフォトダイオード１１の一側に設けられた第１の透明導電層２０をさらに含む。第１の透明導電層２０の基板１０における正投影は、フォトダイオード１１の基板１０における正投影と少なくとも部分的に重なる。
【００３６】
実施例において、信号線１９は、フォトダイオード１１にバイアス電圧信号を提供するためのものであり、例えば、信号線１９が負の定電圧源に電気的に接続される。幾つかの実施例において、フォトダイオード１１の光信号の受信効果を向上させるために、図３に示すように、信号線１９に隣接するフォトダイオード１１の一側に第２の透明導電層２１を設置することによって、信号線１９とフォトダイオード１１の接触面積を増加させる。
【００３７】
図３の実施例において、第１の透明導電層２０及び信号線１９は、いずれも基板１０から離れたフォトダイオード１１の一側に設けられるが、第１の透明導電層２０及び信号線１９両者の相対位置に対して限定しない。図３に示すように、第１の透明導電層２０をフォトダイオード１１から離れた信号線１９の一側に設置してもよいし、信号線１９をフォトダイオード１１から離れた第１の透明導電層２０の一側に設置してもよい。第１の透明導電層２０及び信号線１９は、直接に接続されることができ、両者の間には、層間絶縁層が存在してもよいが、図３での構造は、一例に過ぎない。
【００３８】
本発明の実施例によれば、第１の透明導電層２０の基板１０における正投影は、単一のフォトダイオード１１の基板１０における正投影と少なくとも部分的に重なる。即ち、第１の透明導電層２０の基板１０における正投影とフォトダイオード１１の基板１０における正投影は、部分的に重なってもよく、第１の透明導電層２０の基板１０における正投影がフォトダイオード１１の基板１０における正投影を含んでもよく、フォトダイオード１１の基板１０における正投影が第１の透明導電層２０の基板１０における正投影を含んでもよい。
【００３９】
第１の透明導電層２０の材質を決定する場合、例えば、ＰＩＮ動作帯域の光透過率が５０％以上に達する導電材質を選択することができ、例えば、透明導電材質を選択することができる。例示的に、透明導電材質は、ＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ、インジウム亜鉛酸化物）、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ、インジウムスズ酸化物）、ＡＺＯ（Ａｌ  Ｚｉｎｃ  Ｏｘｉｄｅ、アルミニウム亜鉛酸化物）、ＩＦＯ（Ｉｎｄｉｕｍ  Ｆ  Ｏｘｉｄｅ、インジウムフッ素酸化物）等であってもよい。
【００４０】
幾つかの実施例において、第１の透明導電層２０は、複数のフォトダイオードのそれぞれに１対１で対応する複数の導電パターンを含むことができる。各導電パターンの基板における正投影は、複数のフォトダイオードのうちの対応する１つのフォトダイオードの基板における正投影と少なくとも部分的に重なる。これに代えて、別の実施例において、第１の透明導電層２０は、全てのフォトダイオード１１に対応する１つの平面状の全体であってもよい。本発明の実施例により提供される平面検出器は、基板１０から離れたフォトダイオード１１の一側に第１の透明導電層２０を設置することによって、平面検出器の動作過程において、外部の静電気が電圧を搬送する第１の透明導電層２０によりフォトダイオード１１から分離されるとともに、フォトダイオード１１上に照射される可視光に影響を与えないので、フォトダイオード１１に対する外部の静電気の影響を緩和し、平面検出器の静電気防止能力を向上し、取得される画面の歩留まりを確保することができる。
【００４１】
幾つかの実施例において、第１の透明導電層２０がフォトダイオード１１に対する外部静電気の影響をできるだけ完全に遮断するために、図４に示すように、第１の透明導電層２０の基板１０における正投影は、フォトダイオード１１の基板１０における正投影を覆う。信号線１９は、第１の透明導電層２０が信号線１９とフォトダイオード１１との間に設けられる場合、第１の透明導電層２０を介してフォトダイオード１１に電気的に接続されることができる。
【００４２】
幾つかの実施例において、信号線１９は、図４及び図５に示すように、第１の透明導電層２０とフォトダイオード１１との間に設けられる。つまり、第１の透明導電層２０は、フォトダイオード１１から離れた信号線１９の一側に設けられ、両者の間には、他の層間構造を設けてもよいし、両者が直接に接触してもよい。図５又は図３の実施例において、信号線１９を第１の透明導電層２０とフォトダイオード１１との間に設けることによって、第１の透明導電層２０を信号線１９に対して保護作用をさせることができる一方で、第１の透明導電層２０上にビアホールを形成する必要がないので、第１の透明導電層２０がフォトダイオード１１を完全に覆うことに有利である。
【００４３】
幾つかの実施例において、第１の透明導電層２０と信号線１９との間には、図５に示すように、パッシベーション層２２が設けられている。第１の透明導電層２０と信号線１９との間にパッシベーション層２２を設けることによって、信号線に対して全面的な保護作用をすることができ、また、平面検出器の表面の平坦化にも有利である。幾つかの実施例において、第１の透明導電層２０は、図６又は図３に示すように、直接に信号線１９の表面に設けられている。つまり、信号線１９を製造した後、パッシベーション層２２を製造せず、直接に第１の透明導電層２０を製造することによって、信号線１９がパッシベーション層２２を製造するときの工程変動の影響を受けてオーバーエッチされるので、信号線１９上の信号変動により画面品質が影響される問題が発生されることを回避することができる。さらに、第１の透明導電層２０は、信号線１９の表面に設けられる。これにより、異なる列、異なる行で使用されるフォトダイオードの各信号線１９の間は、第１の透明導電層２０を介して互いに電気的に接続されることができるので、平面検出器の信号線の総インピーダンスが低下されて、信号線上の電圧降下が低減され、平面検出器における異なる箇所に位置するフォトダイオードが受信した動作電圧間の差異が減少され、信号線１９上の動作電圧信号に対する補償を実現した。一方、第１の透明導電層２０は、信号線１９に対する保護作用をすることができるので、信号線１９での信号の安定性を向上させることができる。さらに、第１の透明導電層２０が直接に信号線１９に接触するため、第１の透明導電層の電位が信号線１９の電位と同じであるので、第１の透明導電層２０に信号を提供するための別途の信号源が必要にならず、平面検出器の構造を簡素化した。
【００４４】
幾つかの実施例において、図７に示すように、第１の透明導電層２０は、複数の導電パターン２０１を含む。各導電パターン２０１は、１つのフォトダイオード１１に対応する。これらの複数の導電パターン２０１の間は、導電接続部２３を介して接続される。
【００４５】
図８は、第１の透明導電層２０が設けられていないときの平面検出器を概略的に示す構造図であり、図７は、第１の透明導電層２０を設けた平面検出器を概略的に示す構造図である。図７の一例において、１つの導電パターン２０１は、１つのフォトダイオード１１に対応し、別の実施例において、１つの導電パターン２０１は、複数のフォトダイオード１１に対応することができる。図７に示すように、導電接続部２３の覆い領域がゲート走査線１３又はデータ線１４の覆い領域と交差している。導電接続部２３とゲート走査線１３又はデータ線１４との間に寄生容量が形成されることによりフォトダイオード１１内の信号の精度に影響することを回避するために、導電パターン２０１の間の接続を確保する上で、導電接続部２３とゲート走査線１３又はデータ線１４との重なり面積をできるだけ縮小すべきである。
【００４６】
導電接続部２３は、平面検出器の複数の導電パターン２０１を全体的な１つに接続させる。図７に示すように、導電接続部２３の設置数は、平面検出器の複数の導電パターン２０１が接続される数でればよく、いずれか２つの隣接する導電パターン２０１の間に導電接続部２３を必ず設ける必要がない。もちろん、接続の安定性を確保するために、複数の導電接続部２３を設置することができる。図７に示した導電接続部２３の形状及び設置位置は、単なる例示であり、本発明の任意の限定を構成しない。
【００４７】
複数の導電パターン２０１は、導電接続部２３を介して接続される。平面検出器全体の導電パターン２０１は、同一電圧信号を受信することができる。導電パターン２０１が信号線１９の表面に設置される場合、異なる列及び異なる行に位置する複数の信号線１９は、導電パターン２０１を介して互いに電気的に接続される。前述のように、これは、信号線１９での電圧信号を補償することができ、平面検出器の異なる箇所に位置する信号線１９の信号の均一性を向上するので、取得される画面の品質を向上させることができる。
【００４８】
幾つかの実施例において、図７に示すように、基板１０上には、フォトダイオード１１に接続される薄膜トランジスタ１２と、薄膜トランジスタ１２に接続されるゲート走査線１３及びデータ線１４とがさらに設けられている。複数のゲート走査線１３及び複数のデータ線１４は、交差することによりアレイ状に配列される複数の感光領域を形成する。導電パターン２０１は、感光領域内に位置する。図７において、ボトムゲート型薄膜トランジスタを一例として概略的に説明しているが、これは、本発明の保護範囲を限定するものではない。
【００４９】
幾つかの実施例において、１つの導電パターン２０１は、１つのフォトダイオード１１に対応する。また、導電パターン２０１は、感光領域内に位置する。導電パターン２０１は、ゲート走査線１３及びデータ線１４と重ならない。
【００５０】
幾つかの実施例において、図５に示すように、薄膜トランジスタ１２は、ゲート１２１、ソース電極１２２及びドレイン電極１２３を含む。ゲート１２１の基板１０における正投影と、ソース電極１２２の基板１０における正投影と、ドレイン電極１２３の基板１０における正投影とは、いずれも導電パターン２０１の基板１０における正投影と重ならない。つまり、薄膜トランジスタ１２は、感光領域外に位置する。図５に示すように、平面検出器の厚さ方向に、薄膜トランジスタ１２のゲート１２１、ソース電極１２２及びドレイン電極１２３の真上には、第１の透明導電層２０が設置されず、つまり、導電パターン２０１が設置されていない。これにより、薄膜トランジスタ１２の性能に対する導電パターン２０１の影響を回避又は低減することができる。即ち、導電パターン２０１の基板１０における正投影は、フォトダイオード１１の基板１０における正投影を覆うが、薄膜トランジスタ１２のゲート１２１、ソース電極１２２及びドレイン電極１２３の基板１０における正投影を覆わない。
【００５１】
幾つかの実施例において、信号線１９は、図３に示すように、信号線１９のレイアウトが簡素化されるように、薄膜トランジスタ１２の活性層を遮蔽しない。これに代えて、幾つかの実施例において、図５に示すように、信号線１９の基板１０における正投影が薄膜トランジスタ１２の活性層１２４の基板１０における正投影を覆うことによって、信号線１９が活性層１２４に対して遮蔽機能を果たすので、活性層１２４が光照射により光照射キャリアを生成することを防止する。
【００５２】
本発明の別の実施例によれば、信号線１９は、薄膜トランジスタ１２の活性層を遮蔽しない。平面検出器は、図９に示すように、遮光層２５を含む。遮光層２５は、活性層１２４の上方に配置され、活性層１２４が光照射により光照射キャリアを生成することを防止する。そして、信号線１９に隣接するフォトダイオード１１の一側には、第２の透明導電層２１が設けられいる。第２の透明導電層２１は、フォトダイオード１１の一部を露出させる。即ち、第２の透明導電層２１の基板１０における正投影は、フォトダイオード１１の基板１０における正投影内に位置するので、フォトダイオードのエッジ漏れ電流を低減したり、回避したりすることができる。幾つかの実施例において、平面検出器の基板１０は、バインディング領域を含む。平面検出器は、バインディング領域に設けられる導電パターンをさらに含む。導電パターンと第１の透明導電層２０は、同じ材質で同一層に形成されることができる。平面検出器内の関連するデータ信号伝送線（例えば、ゲート線、データ線）等は、バインディング領域を介して外部回路（例えば、集積回路チップ）に電気的に接続されることによって、基板１０上の電気部品に必要な制御信号を送信し、且つ平面検出器に収集された電気信号に対して分析及び処理を行うことができる。前述のデータ信号伝送線は、バインディング領域まで延伸されることができる。バインディング領域は、前述のデータ信号伝送線に対応する導電パターンを含むことができる。導電パターンは、データ信号伝送線の上方に形成されて電気的に接続されることができる。バインディング領域の導電パターンは、外部に露出されることができ、これにより、外部回路が導電パターンに容易に接続されることができるので、外部回路とデータ信号伝送線との接続も実現させることができる。さらに、導電パターンの設置することは、データ信号伝送線に保護を提供することもできる。例えば、図１０は、図９の上でバインディング領域の概略断面図の例を追加している図面である。図１０に示すように、基板１０のバインディング領域上に、薄膜トランジスタのゲートに電気的に接続されるゲート線２６が形成されている。ゲート線２６の上方には、絶縁層及び導電パターン２５が形成されている。導電パターン２５は、ビアホール２４を介してゲート線に電気的に接続される。これにより、外部回路は、導電パターン２５を介して平面検出器内のゲート線に電気的に接続されることができるので、ゲート線に制御信号を送信する。
【００５３】
本発明の実施例において、第１の透明導電層２０とバインディング領域の導電パターンは、同じ材質により形成されることによって、第１の透明導電層２０及びバインディング領域の導電パターンを同じパターニング工程で形成することができるので、ｍａｓｋ（マスク）工程の回数を増加することなく、マスクのパターンのみを変更すればよい。従って、平面検出器の製造工程を簡素化することができる。
【００５４】
前述したように、幾つかの実施例において、第１の透明導電層は、平面検出器の感光領域全体を覆う１つの連続する平面状の導電層であってもよい。図１１は、このような一例を概略的に示す図面である。第１の透明導電層２０は、平面検出器の感光領域全体を覆う。別の実施例において、連続する平面状の導電層上に、各薄膜トランジスタに対応する複数の開口を形成することができる。例えば、図１２に示すように、各薄膜トランジスタに対応する開口２０２の基板における正投影は、該当する薄膜トランジスタの基板における正投影と重なる。
【００５５】
本発明の別の実施例は、平面検出器の製造方法をさらに提供する。図１３に示すように、下記のステップを含む。
【００５６】
Ｓ１０において、基板１０上にフォトダイオード１１を形成する。
【００５７】
Ｓ２０において、フォトダイオード１１が形成されている基板１０上に、第１の透明導電層２０を形成し、第１の透明導電層２０の基板１０における正投影がフォトダイオード１１の基板１０における正投影と少なくとも部分的に重なる。
【００５８】
幾つかの実施例において、ステップＳ２０は、下記のステップを含む。
【００５９】
Ｓ２０１において、フォトダイオード１１が形成されている基板１０上に、フォトダイオード１１に接続され、フォトダイオード１１に動作電圧を供給するための信号線１９を形成する。
【００６０】
Ｓ２０２において、信号線１９が形成されている基板１０上に、第１の透明導電層２０を形成する。
【００６１】
つまり、フォトダイオード１１を形成した後、まず、信号線１９を形成し、その後、第１の透明導電層２０を形成する。
【００６２】
幾つかの実施例において、第１の透明導電層２０の基板１０における正投影は、フォトダイオード１１の基板１０における正投影を覆う。
【００６３】
幾つかの実施例において、信号線１９が形成されている基板１０上にパッシベーション層２２を形成した後、第１の透明導電層２０を形成する。
【００６４】
製造工程をさらに簡素化するために、幾つかの実施例において、基板は、バインディング領域をさらに含む。第１の透明導電層２０が形成された場合、同一のパターニング工程でバインディング領域に位置する導電パターンを形成する。つまり、第１の透明導電層２０及びバインディング領域の導電パターンは、同期して形成される。
【００６５】
以下、本発明の実施例により提供される平面検出器の製造方法について、具体的な例を挙げて説明する。
【００６６】
図５に示すような平面検出器を製造するプロセスは、下記のステップを含んでもよい。
【００６７】
Ｓ１００において、基板１０上に薄膜トランジスタ１２を形成する。
【００６８】
例示的に、ステップＳ１００は、下記のステップを含む。Ｓ１１０において、基板１０上にゲートを形成する。Ｓ１２０において、ゲートが形成されている基板１０上にゲート絶縁層を形成する。Ｓ１２０において、ゲート絶縁層が形成されている基板１０上に活性層を形成する。Ｓ１２０において、活性層が形成されている基板１０上にソース電極及びドレイン電極を形成する。Ｓ２００において、薄膜トランジスタ１２が形成されている基板１０上にフォトダイオード１１を形成する。
【００６９】
例示的に、ステップＳ２００は、下記のステップを含む。Ｓ２１０において、薄膜トランジスタ１２が形成されている基板１０上に、Ｎ型半導体層を形成する。Ｓ２２０において、Ｎ型半導体層が形成されている基板１０上に、真性半導体層を形成する。Ｓ２３０において、真性半導体層が形成されている基板１０上に、Ｐ型半導体層を形成する。Ｓ３００において、フォトダイオード１１が形成されている基板１０上に、平坦層１７を形成する。Ｓ４００において、平坦層１７が形成されている基板１０上に、信号線１９を形成する。Ｓ５００において、信号線１９が形成されている基板１０上に、パッシベーション層２２を形成する。Ｓ６００において、パッシベーション層２２が形成されている基板１０上に、基板１０における正投影がフォトダイオード１１の基板１０における正投影を覆う第１の透明導電層２０を形成する。Ｓ７００において、第１の透明導電層２０が形成されている基板１０上に、シンチレーション層１８を形成する。
【００７０】
図６に示すような平面検出器を製造するプロセスは、下記のステップを含んでもよい。
【００７１】
Ｓ１００において、基板１０上に薄膜トランジスタ１２を形成する。
【００７２】
Ｓ２００において、薄膜トランジスタ１２が形成されている基板１０上に、フォトダイオード１１を形成する。
【００７３】
Ｓ３００において、フォトダイオード１１が形成されている基板１０上に、平坦層１７を形成する。
【００７４】
Ｓ４００において、平坦層１７が形成されれいる基板１０上に、信号線１９を形成する。
【００７５】
Ｓ５００において、信号線１９が形成されている基板１０上に、基板１０における正投影がフォトダイオード１１の基板１０における正投影を覆う第１の透明導電層２０を形成する。
【００７６】
或いは、Ｓ５００’において、信号線１９が形成されている基板１０上に、基板１０における正投影がフォトダイオード１１の基板１０上の正投影を覆い且つ感光領域に位置する第１の透明導電層２０と、バインディング領域に位置する導電パターンとを同期して形成する。
【００７７】
Ｓ６００において、第１の透明導電層２０が形成されている基板１０上に、シンチレーション層１８を形成する。
【００７８】
もちろん、必要に応じて、層と層との間には、絶縁層又はパッシベーション層をさらに追加して設置することもできる。
【００７９】
以上説明したのは、本発明の具体的な実施形態に過ぎないが、本発明の範囲はこれに限定されるものではない。当業者は、本発明に開示された技術的範囲内で変更又は置換を容易に考えることができ、いずれも本発明の範囲内に含まれるべきである。したがって、本発明の範囲は、特許請求の範囲によって決定されるべきである。
【符号の説明】
【００８０】
１０  基板
１１  フォトダイオード
１２  薄膜トランジスタ
１２１  ゲート
１２２  ソース電極
１２３  ドレイン電極
１２４  活性層
１３  ゲート走査線
１４  データ線
１５  データ駆動回路
１６  走査駆動回路
１７  平坦層
１８  シンチレーション層
１９  信号線
２０  第１の透明導電層
２０１  導電パターン
２１  第２の透明導電層
２２  パッシベーション層
２３  導電接続部
２４  ビアホール
２５  遮光層
【図１】
2021530096.tif 000003
【図２】
2021530096.tif 000004
【図３】
2021530096.tif 000005
【図４】
2021530096.tif 000006
【図５】
2021530096.tif 000007
【図６】
2021530096.tif 000008
【図７】
2021530096.tif 000009
【図８】
2021530096.tif 000010
【図９】
2021530096.tif 000011
【図１０】
2021530096.tif 000012
【図１１】
2021530096.tif 000013
【図１２】
2021530096.tif 000014
【図１３】
2021530096.tif 000015
【国際調査報告】
2021530096.tif 000016
2021530096.tif 000017
2021530096.tif 000018
2021530096.tif 000019