(57)【要約】  １個又は複数個のデバイスが備わるバーを分割する方法である。そのバーを構成する島状ＩＩＩ族窒化物ベース半導体層を成長制限マスクを用いて基板上に成長させ、エピタキシャル横方向過成長（ＥＬＯ）法を用いその基板からその島状ＩＩＩ族窒化物ベース半導体層を取り外し、そして劈開法を用いそのバーを１個又は複数個のデバイスへと分割する。
2021525452.tif 000002
【特許請求の範囲】
【請求項１】
基板の上又は上方に１個又は複数個のＩＩＩ族窒化物ベース半導体層を成長させることでバーを形成し、
そのバーに沿い１個又は複数個の分割支援領域を形成し、
膜をそのバーに付着適用することでそのバーを基板から取外し、そして
そのバー沿いに形成されている分割支援領域にて劈開させることでそのバーを１個又は複数個のデバイスへと分割する方法。
【請求項２】
請求項１の方法であって、上記分割支援領域を上記バーの第１ファセット及び／又は第２ファセット上に形成する方法。
【請求項３】
請求項１の方法であって、上記分割支援領域を上記バーの片側に形成する方法。
【請求項４】
請求項１の方法であって、上記分割支援領域を上記バーの両側に形成する方法。
【請求項５】
請求項１の方法であって、上記分割支援領域を周期長単位で形成し、各周期を上記デバイスの長さにより決める方法。
【請求項６】
請求項１の方法であって、上記分割支援領域それぞれにスクライブラインが備わる方法。
【請求項７】
請求項１の方法であって、上記分割支援領域を、電流注入領域を避けるやり方で平坦面領域に生成する方法。
【請求項８】
請求項１の方法であって、プレートを用い上記膜及び上記基板に圧力を加えることでその膜を上記バーに付着適用する方法。
【請求項９】
請求項８の方法であって、更に、上記圧力を加えている間に上記膜及び上記基板の温度を変化させる方法。
【請求項１０】
請求項９の方法であって、更に、上記膜・上記基板間の熱係数差を利用し上記バーをその基板から取り外す方法。
【請求項１１】
請求項１の方法であって、上記劈開に際し、更に、１個又は複数個のファセットを上記デバイスそれぞれの上に生成する方法。
【請求項１２】
請求項１１の方法であって、更に、上記デバイスそれぞれをヒートシンクプレート上に載せ、それらデバイスのファセットであり上記劈開により生成されたもののうち１個又は複数個に施覆する方法。
【請求項１３】
請求項１２の方法であって、更に、上記ヒートシンクプレートに備わるトレンチにてそのヒートシンクプレートを分割することで上記デバイスを分離させる方法。
【請求項１４】
請求項１３の方法であって、上記デバイスにボンディングワイヤを取り付ける前又は取り付けた後に上記ヒートシンクプレートを分割する方法。
【請求項１５】
請求項１の方法により作成されたデバイス。
【請求項１６】
複数個の島状ＩＩＩ族窒化物ベース半導体層が備わるバーを基板上に形成し、そして
劈開によりそのバーを１個又は複数個のデバイスへと分割することでそのバーをその基板から取り外す方法。
【請求項１７】
請求項１６の方法であって、更に、上記バーを分割する前に１個又は複数個の分割支援領域を形成し、その分割支援領域にて劈開させることで上記デバイスに係るファセットを形成する方法。
【請求項１８】
請求項１７の方法であって、更に、上記ファセットが施覆される前に上記デバイスをヒートシンクプレート上に載せる方法。
【請求項１９】
成長制限マスクを用い基板上に成長させた島状ＩＩＩ族窒化物ベース半導体層が備わるバーを形成し、
そのバーを１個又は複数個のデバイスへと分割し、そして
それらデバイスに備わる島状ＩＩＩ族窒化物ベース半導体層をその基板から取り外す方法。
【請求項２０】
請求項１９の方法であって、更に、それらが合体する前に上記島状ＩＩＩ族窒化物ベース半導体層の成長を止める方法。
【請求項２１】
エピタキシャル横方向過成長（ＥＬＯ）技術を用い基板の上又は上方に１個又は複数個のＩＩＩ族窒化物ベース半導体層を成長させることで、相互分離している１本又は複数本のバーをそのＩＩＩ族窒化物ベース半導体層によりその基板上に形成し、
その基板の何処も実質的に含ませずにその基板からそのバーを取り外し、そして
取り外されたバーを劈開させることで１個又は複数個のデバイスを形成する方法。
【請求項２２】
請求項２１の方法であって、上記バーが上記基板から取り外される前に１個又は複数個の分割支援領域をそのバー沿いに形成する方法。
【請求項２３】
請求項２２の方法であって、上記分割支援領域を上記バーの第１及び／又は第２ファセット上に形成する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願への相互参照）
本願では、係属している以下の譲受人同一出願、即ち
２０１８年５月１７日付米国暫定特許出願第６２／６７２９１３号、Ｔａｋｅｓｈｉ  Ｋａｍｉｋａｗａ及びＳｒｉｎｉｖａｓ  Ｇａｎｄｒｏｔｈｕｌａ名義、名称：「１個又は複数個のデバイスが備わるバーを分割する方法」(METHOD FOR DIVIDING A BAR OF ONE OR MORE DEVICES)、代理人整理番号Ｇ＆Ｃ３０７９４．０６８１ＵＳＰ１（ＵＣ２０１８−６０５−１）、
に基づき米国特許法第１１９条（ｅ）の規定による利益を主張するので、参照によりその出願を本願に繰り入れるものとする。
【０００２】
本願は、係属している以下の譲受人同一出願、即ち
２０１８年５月７日付国際特許出願第ＰＣＴ／ＵＳ１８／３１３９３号、Ｔａｋｅｓｈｉ  Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ  Ｇａｎｄｒｏｔｈｕｌａ、Ｈｏｎｇｊｉａｎ  Ｌｉ及びＤａｎｉｅｌ  Ａ．  Ｃｏｈｅｎ名義、名称：「基板除去方法」(METHOD OF REMOVING A SUBSTRATE)、代理人整理番号３０７９４．０６５３ＷＯＵ１（ＵＣ２０１７−６２１−２）であり、米国特許法第１１９条（ｅ）の規定による利益を、係属している譲受人同一出願たる２０１７年５月５日付米国暫定特許出願第６２／５０２２０５号、Ｔａｋｅｓｈｉ  Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ  Ｇａｎｄｒｏｔｈｕｌａ、Ｈｏｎｇｊｉａｎ  Ｌｉ及びＤａｎｉｅｌ  Ａ．  Ｃｏｈｅｎ名義、名称：「基板除去方法」(METHOD OF REMOVING A SUBSTRATE)、代理人整理番号３０７９４．０６５３ＵＳＰ１（ＵＣ２０１７−６２１−１）に基づき主張している出願、並びに
２０１８年９月１７日付国際特許出願第ＰＣＴ／ＵＳ１８／５１３７５号、Ｔａｋｅｓｈｉ  Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ  Ｇａｎｄｒｏｔｈｕｌａ及びＨｏｎｇｊｉａｎ  Ｌｉ名義、名称：「劈開技術で以て基板を除去する方法」(METHOD OF REMOVING A SUBSTRATE WITH A CLEAVING TECHNIQUE)、代理人整理番号３０７９４．０６５９ＷＯＵ１（ＵＣ２０１８−０８６−２）であり、米国特許法第１１９条（ｅ）の規定による利益を、係属している譲受人同一出願たる２０１７年９月１５日付米国暫定特許出願第６２／５５９３７８号、Ｔａｋｅｓｈｉ  Ｋａｍｉｋａｗａ、Ｓｒｉｎｉｖａｓ  Ｇａｎｄｒｏｔｈｕｌａ及びＨｏｎｇｊｉａｎ  Ｌｉ名義、名称：「劈開技術で以て基板を除去する方法」(METHOD OF REMOVING A SUBSTRATE WITH A CLEAVING TECHNIQUE)、代理人整理番号３０７９４．０６５９ＵＳＰ１（ＵＣ２０１８−０８６−１）に基づき主張している出願、
に関連しているので、参照によりこれら出願全てを本願に繰り入れるものとする。
【０００３】
（発明の分野）
本発明は、１個又は複数個のデバイスが備わるバーを分割する方法に関する。
【背景技術】
【０００４】
昨今では、例えば劈開、レーザスクライビング、ドライエッチング等々、ウェハをチップに分割する方法が多数存在している。本発明では劈開法に注目しレーザファセット作成に用いている。
【０００５】
幾つかのデバイス製造業者でＩＩＩ族窒化物ベース基板例えばＧａＮ基板が用いられ、それにより照明用、光ストレージ用等々のレーザダイオード（ＬＤ）及び発光ダイオード（ＬＥＤ）が生産されている。一般に、それらのデバイスを作成するにはウェハを複数個のチップへと分割する必要がある。このときウェハはＩＩＩ族窒化物ベース基板上の諸半導体層を用い形成される。
【０００６】
しかしながら、ウェハを複数個のチップへと分割するのは容易でなく、ホモエピタキシャル層を用い基板上に成長させたウェハを用いてもそうである。そうなる理由はＩＩＩ族窒化物ベース基板例えばＧａＮ基板の品質がまだまだ良好でなく、その基板の結晶の劈開ではウェハをチップへと十分に分割させえないことにある。多数の欠陥例えば転位及び積層欠陥、並びに基板表面上の損傷例えば窪み部分及びピットが妨げとなり、例えば分割線が直線にならないため、ウェハが適正に劈開されない。
【０００７】
非特許文献１によれば、１０％超なる高めのＡｌ組成比を有するＡｌＧａＮ層を劈開支援層（ＣＡＬ）として利用すること、またそのＣＡＬの厚みを０．６μｍとすることができる。この事例では、そのＣＡＬから基板上のエピタキシャル層へと歪が加わり、それにより積層欠陥、その能動層での転位等々が引き起こされていた。最悪の場合、その歪によりそのエピタキシャル層内に多数のクラックが引き起こされる。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】米国特許出願公開第２０１７／００９２８１０号明細書
【非特許文献】
【０００９】
【非特許文献１】Phys. Status Solid C8 No.7-8 2226-2228 (2011) by M.T. Hardy et.al.
【発明の概要】
【発明が解決しようとする課題】
【００１０】
従って、ウェハ又は基板上に成長させたエピタキシャル層をデバイスへと分割する方法の改善が本件技術分野にて求められている。
【課題を解決するための手段】
【００１１】
上述した従来技術における諸制限を克服するため、並びに本明細書を読み理解することで明らかになる他の諸制限を克服するため、本発明では、ウェハ又は基板上に成長させたエピタキシャル層を、劈開法を用いデバイスへと分割する方法を開示している。
【００１２】
具体的には、本発明では次の諸工程、即ち成長制限マスク及びエピタキシャル横方向過成長（ＥＬＯ）法を用い基板上に島状ＩＩＩ族窒化物ベース半導体層を成長させる工程、ポリマ膜を用いその基板からそれら島状ＩＩＩ族窒化物ベース半導体層を取り外す工程、そして劈開法を用いそれら島状ＩＩＩ族窒化物ベース半導体層をデバイスへと分割する工程を実行する。
【００１３】
それら島状ＩＩＩ族窒化物半導体層は金属有機化学気相堆積（ＭＯＣＶＤ）、ハイドライド気相エピタキシ（ＨＶＰＥ）等々により成長させればよく、またそれら島状ＩＩＩ族窒化物半導体層のうち１個又は複数個によりバー（いわば半導体バー又はデバイスバー）が形成されるよう寸法設定すればよい。こうすると劈開法が基板の揺らぎ、例えばピット、欠陥及び表面損傷の影響を受けない。従って、高い歩留まりを得ると共に、原子的に平滑な表面を分割面にて得ることができる。
【００１４】
更に、本発明では、ヘテロ基板を用い、バーを形成する島状ＩＩＩ族窒化物半導体層を成長させることができる。例えば、サファイア、Ｓｉ、ＧａＡｓ、ＳｉＣ等々といったヘテロ基板上に成長させたＧａＮテンプレートを、本発明にて用いることができる。
【００１５】
従来技術では、ヘテロ基板使用時に、ヘテロ基板・エピタキシャル層間で結晶の劈開面に違いがあるため、原子的に平滑な劈開ファセットを得ることができなかった。このことが、レーザ発光のため原子的に平滑なファセット（切子面）が必要なレーザダイオードデバイスを作成するに当たり、重大問題となっていた。そのため、ヘテロ基板を用いたレーザダイオードデバイスはこれまで商業生産されていなかった。
【００１６】
しかしながら、本発明を採用すれば、ヘテロ基板使用時でさえも、共振に適した原子平滑ファセット付でレーザダイオードデバイスを得ることができる。更に、そのヘテロ基板から諸エピタキシャル層を取り外した暁にそのファセットが形成されるため、基板の種類が劈開法に影響を及ぼさない。ヘテロ基板使用のこうした長所は、デバイスの大量生産に対し、非常に大きな衝撃を及ぼすこととなろう。
【００１７】
例えば、自立ＧａＮ基板よりも低コストで大型な基板、例えばサファイアやシリコンのそれを用いることができる。これはデバイスの低コスト化につながる。加えて、サファイア、ＧａＡｓその他の基板は周知の通り低熱伝導率素材であるので、その種の基板を用いたデバイスも低い熱伝導率を有するものとなる。けれども、本発明を用いると、デバイスがヘテロ基板から取り外されるため、もはや低熱伝導率なものではなくなる。
【００１８】
更に、ヘテロ基板使用時に重大問題となる転位密度及び積層欠陥密度を、ＥＬＯ法を用いることで大幅に低下させることができる。
【発明の効果】
【００１９】
従って、本発明によれば、ヘテロ基板使用に付随する多種類の問題を同時に解決することができる。例えばレーザダイオードデバイスでは、劈開ファセットを共振器用ファセットとして用いることができる。他デバイス例えばＬＥＤ等々では、この方法によるデバイスバー分割に基板の種類及び基板品質の揺らぎが影響しない。しかも、本方法により、諸デバイスを精密に且つ容易なやり方で分割することができる。
【００２０】
以下参照する図面では、全体を通じ、対応する諸部分を同様の参照符号により表している。
【図面の簡単な説明】
【００２１】
【図１ａ】本発明の一実施形態に係る基板、成長制限マスク及びエピタキシャル層の模式図である。
【図１ｂ】島状ＩＩＩ族窒化物ベース半導体層をそれらの合体後にどうすれば分割できるかを本発明の一実施形態に従い描いた図である。
【図１ｃ】島状ＩＩＩ族窒化物ベース半導体層をそれらの合体後にどうすれば分割できるかを本発明の一実施形態に従い描いた図である。
【図２】本発明の一実施形態に係るヘテロ基板、成長制限マスク及びエピタキシャル層の模式図である。
【図３ａ】本発明の一実施形態に係る島状ＩＩＩ族窒化物ベース半導体層の走査型電子顕微鏡（ＳＥＭ）画像図である。
【図３ｂ】本発明の一実施形態に係る島状ＩＩＩ族窒化物ベース半導体層のＳＥＭ画像図である。
【図３ｃ】本発明の一実施形態に係る島状ＩＩＩ族窒化物ベース半導体層のＳＥＭ画像図である。
【図３ｄ】本発明の一実施形態に係る島状ＩＩＩ族窒化物ベース半導体層のＳＥＭ画像図である。
【図３ｅ】本発明の一実施形態に係る島状ＩＩＩ族窒化物ベース半導体層のＳＥＭ画像図である。
【図３ｆ】本発明の一実施形態に係る島状ＩＩＩ族窒化物ベース半導体層のＳＥＭ画像図である。
【図４】本発明の一実施形態に従い島状ＩＩＩ族窒化物ベース半導体層で形成されたレーザダイオードデバイスの断面図である。
【図５ａ】デバイスバーに沿い分割支援領域が周期長単位でどう形成されるかを本発明の一実施形態に従い描いた図である。
【図５ｂ】デバイスバーに沿い分割支援領域が周期長単位でどう形成されるかを本発明の一実施形態に従い描いた図である。
【図５ｃ】デバイスバーに沿い分割支援領域が周期長単位でどう形成されるかを本発明の一実施形態に従い描いた図である。
【図５ｄ】デバイスバーに沿い分割支援領域が周期長単位で分割支援領域がどう形成されるかを本発明の一実施形態に従い描いた図である。
【図６ａ】デバイスバーに沿い分割支援領域が周期長単位でどう形成されるかをこれも本発明の一実施形態に従い描いた図である。
【図６ｂ】デバイスバーに沿い分割支援領域が周期長単位でどう形成されるかをこれも本発明の一実施形態に従い描いた図である。
【図７ａ】取り外したデバイスバーの背面のＳＥＭ画像を（１−１００）ジャスト、（２０−２１）及び（２０−２−１）面それぞれに関し示す図である。
【図７ｂ】デバイスバーが取り外された基板の表面のＳＥＭ画像を（１−１００）ジャスト、（２０−２１）及び（２０−２−１）面それぞれに関し示す図である。
【図８ａ】本発明の一実施形態に係るデバイスバー取外し手順を描いた図である。
【図８ｂ】本発明の一実施形態に係るデバイスバー取外し手順を描いた図である。
【図８ｃ】本発明の一実施形態に係るデバイスバー取外し手順を描いた図である。
【図８ｄ】本発明の一実施形態に係るデバイスバー取外し手順を描いた図である。
【図８ｅ】本発明の一実施形態に係るデバイスバー取外し手順を描いた図である。
【図８ｆ】本発明の一実施形態に係るデバイスバー取外し手順を描いた図である。
【図８ｇ】本発明の一実施形態に係るデバイスバー取外し手順を描いた図である。
【図９ａ】様々な基板面に由来するデバイスバーのＳＥＭ画像図である。
【図９ｂ】様々な基板面に由来するデバイスバーのＳＥＭ画像図である。
【図１０ａ】ｃ面（０００１）基板面由来デバイスバーのＳＥＭ画像図である。
【図１０ｂ】ｃ面（０００１）基板面由来デバイスバーのＳＥＭ画像図である。
【図１０ｃ】ｃ面（０００１）基板面由来デバイスバーのＳＥＭ画像図である。
【図１０ｄ】ｃ面（０００１）基板面由来デバイスバーのＳＥＭ画像図である。
【図１０ｅ】ｃ面（０００１）基板面由来デバイスバーのＳＥＭ画像図である。
【図１１ａ】本発明の一実施形態に係り複数デバイスからなるバー複数本向けに用いられる成長制限マスクを描いた図である。
【図１１ｂ】本発明の一実施形態に係り複数デバイスからなるバー複数本向けに用いられる成長制限マスクを描いた図である。
【図１２】デバイスバー取外し後で不整カット方位がなく（１−１００）面に係る極平滑面のＳＥＭ画像を示す図である。
【図１３】ｍ面寄り０．７°の不整カット方位があり（０００１）面に係るデバイスバー取外し後基板表面のＳＥＭ画像を示す図である。
【図１４】デバイスバーが取り外された（２０−２１）自立ＧａＮ基板の表面に関しＳＥＭ画像及び素材特性を示す図である。
【図１５ａ】本発明の一実施形態に従いポリマテープを用い基板からそのバーが取り外された後にデバイスバーを分割する手順を描いた図である。
【図１５ｂ】本発明の一実施形態に従いポリマテープを用い基板からそのバーが取り外された後にデバイスバーを分割する手順を描いた図である。
【図１５ｃ】本発明の一実施形態に従いポリマテープを用い基板からそのバーが取り外された後にデバイスバーを分割する手順を描いた図である。
【図１５ｄ】本発明の一実施形態に従いポリマテープを用い基板からそのバーが取り外された後にデバイスバーを分割する手順を描いた図である。
【図１５ｅ】本発明の一実施形態に従いポリマテープを用い基板からそのバーが取り外された後にデバイスバーを分割する手順を描いた図である。
【図１５ｆ】本発明の一実施形態に従いポリマテープを用い基板からそのバーが取り外された後にデバイスバーを分割する手順を描いた図である。
【図１６ａ】横及び縦並び配置された複数本のバーが分割支援領域にてどう劈開され個別デバイスにどう分断されるかを本発明の一実施形態に従い描いた図である。
【図１６ｂ】横及び縦並び配置された複数本のバーが分割支援領域にてどう劈開され個別デバイスにどう分断されるかを本発明の一実施形態に従い描いた図である。
【図１７】本発明の一実施形態に係るデバイスファセット施覆プロセスを描いた図である。
【図１８ａ】どうやってボンディングワイヤがデバイスに取り付けられヒートシンクプレートがトレンチにて分割されるかを本発明の一実施形態に従い描いた図である。
【図１８ｂ】どうやってボンディングワイヤがデバイスに取り付けられヒートシンクプレートがトレンチにて分割されるかを本発明の一実施形態に従い描いた図である。
【図１８ｃ】どうやってボンディングワイヤがデバイスに取り付けられヒートシンクプレートがトレンチにて分割されるかを本発明の一実施形態に従い描いた図である。
【図１９ａ】ヒートシンクプレートが個別デバイスにどう分割されるかを本発明の一実施形態に従い描いた図である。
【図１９ｂ】ヒートシンクプレートが個別デバイスにどう分割されるかを本発明の一実施形態に従い描いた図である。
【図２０ａ】本発明の一実施形態に係るデバイス試験装置を描いた図である。
【図２０ｂ】本発明の一実施形態に係るデバイス試験装置を描いた図である。
【図２１】本発明の一実施形態に係るレーザダイオードデバイス用ＴＯ缶パッケージを描いた図である。
【図２２】本発明の一実施形態に係るデバイス用パッケージをヒートシンクプレート込みで描いた図である。
【図２３ａ】本発明の一実施形態に係る層反り領域内層エッチングを描いた図である。
【図２３ｂ】本発明の一実施形態に係る層反り領域内層エッチングを描いた図である。
【図２４ａ】本発明の一実施形態に係るポリマ膜の構造を描いた図である。
【図２４ｂ】本発明の一実施形態に係るポリマ膜の構造を描いた図である。
【図２５ａ】劈開前後の様々な層のファセットが表されたＳＥＭ画像図である。
【図２５ｂ】劈開前後の様々な層のファセットが表されたＳＥＭ画像図である。
【図２５ｃ】劈開前後の様々な層のファセットが表されたＳＥＭ画像図である。
【図２６ａ】本発明の一実施形態に係りＥＬＯ成長法を用いないデバイス作成方法を描いた図である。
【図２６ｂ】本発明の一実施形態に係りＥＬＯ成長法を用いないデバイス作成方法を描いた図である。
【図２６ｃ】本発明の一実施形態に係りＥＬＯ成長法を用いないデバイス作成方法を描いた図である。
【図２６ｄ】本発明の一実施形態に係りＥＬＯ成長法を用いないデバイス作成方法を描いた図である。
【図２７ａ】本発明の一実施形態に係る劈開支援層（ＣＡＬ）の使用を描いた図である。
【図２７ｂ】本発明の一実施形態に係るＣＡＬの使用を描いた図である。
【図２８】１個又は複数個のデバイスが備わるバーを分割する方法を描いたフローチャートである。
【発明を実施するための形態】
【００２２】
好適実施形態についての以下の記述では、本発明が実施されうる具体的実施形態を参照する。ご理解頂けるように、本発明の技術的範囲から離隔することなく他の諸実施形態を利用すること及び構造的改変をなすことができる。
【００２３】
［概観］
本発明で述べるのは、デバイスからなるバー（デバイスバー）を分割し半導体デバイスを製造する方法であり、後述の諸工程によるものである。ある例ではその半導体デバイスによりＩＩＩ族窒化物レーザデバイスが構成される。
【００２４】
図１（ａ）にはその方法が描かれており、ここではＩＩＩ族窒化物ベース基板１０１例えばバルクＧａＮ基板１０１を準備している。
【００２５】
そのＧａＮベース基板１０１の上又は上方には成長制限マスク１０２を形成する。具体的には、成長制限マスク１０２を、基板１０１に接するよう直に配置するか、基板１０１上に堆積されたＩＩＩ族窒化物ベース半導体からなり金属有機化学気相堆積（ＭＯＣＶＤ）等々により成長させた中間層を介し間接的に配置する。
【００２６】
成長制限マスク１０２は、絶縁体膜例えばＳｉＯ２膜を例えばプラズマ化学気相堆積（ＣＶＤ）法、スパッタリング、イオンビーム堆積（ＩＢＤ）等々によりベース基板１０１上に堆積させ、所定のフォトマスク及びエッチングを用いたフォトリソグラフィによりそのＳｉＯ２膜をパターン化することで、開エリア１０３及び無成長領域１０４（パターン化されていてもいなくてもよい）を有するものとなるよう、形成することができる。
【００２７】
ＧａＮ基板１０１及び成長制限マスク１０２の上には、ＥＬＯによってエピタキシャルＩＩＩ族窒化物層１０５、例えばＧａＮベース層１０５を成長させる。ＥＬＯ−ＧａＮベース層１０５の成長は、まずはＧａＮベース基板１０１上の開エリア１０３内で起こり、その後は横方向に沿い開エリア１０３から成長制限マスク１０２越しに起こっていく。ＥＬＯ−ＧａＮベース層１０５の成長は、隣の開エリア１０３由来のＥＬＯ−ＧａＮベース層１０５と成長制限マスク１０２の頂部上で合体可能となる前に、停止又は中断させる。この成長中断によって、近隣ＥＬＯ−ＧａＮベース層１０５間に無成長領域１０４が発生する。
【００２８】
ＥＬＯ−ＧａＮベース層１０５の上又は上方には付加的なＩＩＩ族窒化物半導体デバイス層１０６、例えば活性領域１０６ａ、電子阻止層（ＥＢＬ）１０６ｂ、クラッディング層１０６ｃその他の諸層を含むそれを配置する。
【００２９】
ＥＬＯ−ＧａＮベース層１０５の厚みは重要であり、何故なら、１個又は複数個の平坦面領域１０７の幅と、その縁にあり無成長領域１０４に臨んでいる層反り領域１０８の幅とが、それにより決まるからである。平坦面領域１０７の幅は、好ましくは少なくとも５μｍ、より好ましくは１０μｍ以上、最も好ましくは２０μｍ以上とする。
【００３０】
ＥＬＯ−ＧａＮベース層１０５及び付加的ＩＩＩ族窒化物ベース半導体デバイス層１０６を無成長領域１０４により仕切ったもののことを、島状ＩＩＩ族窒化物ベース半導体層１０９と呼ぶ。島状ＩＩＩ族窒化物ベース半導体層１０９間の距離が無成長領域１０４の幅に当たる。隣り合う島状ＩＩＩ族窒化物ベース半導体層１０９間の距離は、一般には２０μｍ以下、好ましくは５μｍ以下とするが、これらの値には限定されない。
【００３１】
島状ＩＩＩ族窒化物半導体層１０９それぞれを処理して個別デバイス１１０にすることができる。そのデバイス１１０、例えば発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、ショットキバリアダイオード（ＳＢＤ）又は金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の処理は、平坦面領域１０７及び／又は開エリア１０３上で行われる。更に、デバイス１１０の形状は概ねバーを構成する。
【００３２】
デバイス１１０からなるバーを基板１０１から取り外す方法は多数ある。例えば、本発明ではＥＬＯ法を利用しデバイス１１０のバーを取り外すことができる。一般に、ＥＬＯ法を利用することで、ヘテロ基板上の島状ＩＩＩ族窒化物半導体層１０９における欠陥密度を下げることができる。
【００３３】
本発明では、基板１０１・ＥＬＯ−ＧａＮベース層１０５間接合強度が成長制限マスク１０２により弱化される。この場合、基板１０１・ＥＬＯ−ＧａＮベース層１０５間接合エリアが開エリア１０３であり、その開エリア１０３の幅がＥＬＯ−ＧａＮベース層１０５よりも狭くなっている。その結果、接合エリアが成長制限マスク１０２の分だけ少なくなっているため、本方法では好適にもエピタキシャル層１０５，１０６，１０９を取り外すことができる。
【００３４】
実施形態によっては、図１（ｂ）及び図１（ｃ）記載の通り、ＥＬＯ−ＧａＮベース層１０５同士が図１（ｂ）記載の如く合体することが許容される。ＥＬＯ−ＧａＮベース層１０５同士が合体し、後続のＩＩＩ族窒化物半導体デバイス層１０６が堆積された後に、図１（ｃ）記載の如くドライエッチング法を用いそれら島状ＩＩＩ族窒化物半導体層１０９を分割すればよい。
【００３５】
以下、本発明に係る作成工程を詳述する。
【００３６】
工程１：複数個の縞状開エリア１０３を伴う成長制限マスク１０２を、ＩＩＩ族窒化物ベース半導体又はヘテロ基板たる基板１０１上に、直接又は間接形成する。
【００３７】
工程２：成長制限マスク１０２の縞状開エリア１０３に対し平行な方向に成長が進むよう、またＥＬＯ−ＧａＮベース層１０５同士が合体しないよう、成長制限マスク１０２を用い基板１０１上に複数個のエピタキシャル層１０５、１０６及び１０９を成長させる。
【００３８】
工程３：畝構造、ｐ電極、ｎ電極、パッド等々が所定位置にて島状ＩＩＩ族窒化物半導体層１０９上に配置されるよう、在来方法により平坦面領域１０７にデバイス１１０を作成する。
【００３９】
工程４：平坦面領域１０７にて劈開させるための構造と、デバイス１１０の１個又は複数個の側部ファセットとを形成する。
【００４０】
工程５：ウェットエッチングにより成長制限マスク１０２を溶解させる。
【００４１】
工程６：基板１０１からデバイス１１０のバーを取り外す。
【００４２】
工程６．１：デバイス１１０のバーにポリマ膜を取り付ける。
【００４３】
工程６．２：そのポリマ膜及び基板１０１に圧力を加える。
【００４４】
工程６．３：その圧力を加えつつその膜及び基板１０１の温度を下げる。
【００４５】
工程６．４：膜・基板１０１間熱係数差を利用しデバイス１１０のバーを取り外す。
【００４６】
工程７：デバイス１１０の分離エリアにｎ電極を作成する。
【００４７】
工程８：それらバーをデバイス１１０へと分断する。
【００４８】
工程９：ヒートシンクプレート、例えばＳｉＣ、ＡｌＮ等々の上に各デバイス１１０を載せる。
【００４９】
工程１０：デバイス１１０（レーザダイオードたるそれ）の諸ファセットに施覆する。
【００５０】
工程１１：ヒートシンクプレートを分割する。
【００５１】
工程１２：それらデバイス１１０をスクリーニングする。
【００５２】
工程１３：それらデバイス１１０をパッケージ上／内に実装する。
【００５３】
以下、これらの工程についてより詳細に説明する。
【００５４】
（工程１：成長制限マスクを形成する）
ある実施形態では、ＧａＮベース層１０５をＥＬＯによりＩＩＩ族窒化物基板１０１上、例えばｍ面ＧａＮ基板１０１上に成長させる際に、その基板をＳｉＯ２製の成長制限マスク１０２で以てパターン化しておき、そのＳｉＯ２の頂部上でＧａＮベース層１０５を合体させないようにする。
【００５５】
成長制限マスク１０２は縞状開エリア１０３を有しており、それら開エリア１０３間にて成長制限マスク１０２に備わるＳｉＯ２縞の幅は２０μｍ、間隔は１５０μｍであり、且つそれら開エリア１０３が＜０００１＞軸沿いを向いている。半極性（２０−２１）又は（２０−２−１）面を用いた場合、開エリア１０３はそれぞれ［−１０１４］又は［１０−１４］に対し平行な方向を向く。開エリア１０３が他の方向を向く他の面も遜色なく用いることができる。
【００５６】
ＩＩＩ族窒化物基板１０１使用時には、ホモエピタキシャル成長であるため、本発明により高品質なＩＩＩ族窒化物半導体層１０５，１０６，１０９を得ること及びエピタキシャル成長中における基板１０１の反り又は湾曲を避けることができる。結果として、本発明によれば、欠陥密度例えば転位及び積層欠陥のそれが低いデバイス１１０を容易に得ることもできる。
【００５７】
更に、図２記載の通り、成長制限マスク１０２を通じたＥＬＯ−ＧａＮベース層１０５の成長が可能な限り、これらの技術をヘテロ基板２０１、例えばサファイア、ＳｉＣ、ＬｉＡｌＯ２、Ｓｉ等々と併用することができる。実施形態によってはＩＩＩ族窒化物テンプレート２０２例えばＧａＮ下地層が、成長制限マスク１０２やＥＬＯ−ＧａＮベース層１０５より先に、ヘテロ基板２０１上に堆積されることがある。
【００５８】
（工程２：成長制限マスクを用い基板上に複数個のエピタキシャル層を成長させる）
工程２では、在来方法により平坦領域１０７内でＥＬＯ−ＧａＮベース層１０５上にＩＩＩ族窒化物半導体デバイス層１０６を成長させる。実施形態によってはＭＯＣＶＤを用い島状ＩＩＩ族窒化物ベース半導体層１０９、例えばＥＬＯ−ＧａＮベース層１０５及びＩＩＩ族窒化物半導体デバイス層１０６をエピタキシャル成長させる。島状ＩＩＩ族窒化物ベース半導体層１０９同士を分離させるため、このＭＯＣＶＤ成長はＥＬＯ−ＧａＮベース層１０５同士が合体する前に止める。
【００５９】
ＩＩＩ族元素源としてはトリメチルガリウム（ＴＭＧａ）、トリメチルインジウム（ＴＭＩｎ）及びトリエチルアルミニウム（ＴＭＡｌ）を用いる。窒素を供給する生ガスとしてはアンモニア（ＮＨ３）を用いる。ＩＩＩ族元素源のキャリアガスとしては水素（Ｈ２）及び窒素（Ｎ２）を用いる。キャリアガスに水素を含有させることは、平滑な表面を有するエピ層を得る上で重要である。
【００６０】
ｎ型及びｐ型ドーパントとしては塩及びビス（シクロペンタジエニル）マグネシウム（Ｃｐ２Ｍｇ）を用いる。圧力設定値は、通常は５０〜７６０Ｔｏｒｒとする。ＩＩＩ族窒化物ベース半導体層は、一般に、７００〜１２５０℃の温度範囲にて成長させる。
【００６１】
例えば、その成長パラメタ中、ＴＭＧを１２ｓｃｃｍ、ＮＨ３を８ｓｌｍ、キャリアガスを３ｓｌｍ、ＳｉＨ４を１．０ｓｃｃｍとし、Ｖ／ＩＩＩ比を約７７００とする（ｓｌｍ：標準リットル毎分、ｓｃｃｍ：標準立方センチメートル毎分）。
【００６２】
（限定エリアエピタキシ（ＬＡＥ）ＩＩＩ族窒化物層のＥＬＯ）
従来技術では、成長後のｍ面ＩＩＩ族窒化物膜の表面上に、多数のピラミッド状ヒロック（小丘）が観測されていた。例えば特許文献１を参照されたい。更に、その成長面上に波打ち面及び窪み部分が現れることで表面粗さが悪化していた。これは、レーザダイオードデバイス構造を表面上に作成する際、非常に厳しい問題となる。こうした理由からすれば、エピタキシャル層１０５，１０６，１０９を非極性及び半極性基板１０１上で成長させた方がよいのであるが、周知の通りこれは困難である。
【００６３】
例えば、幾つかの論文によれば、その基板の成長面のオフ角（＞１°）を制御すること、並びにＮ２キャリアガス条件を用いることで、平滑な表面を得ることができる。しかしながら、生産コストが高くなるため、これらは大量生産上の非常に制約的な条件となる。更に、ＧａＮ基板では、それらの製造方法に由来し、原点に対するオフ角の揺らぎが大きくなる。例えば、その基板が広い面内オフ角分布を有している場合、そのウェハ内のそれらの点で相異なる表面モルフォロジを呈することとなる。この場合、その広い面内オフ角分布がもとで歩留まりが下がる。そのため、面内オフ角分布に左右されない技術が必要とされている。
【００６４】
本発明ではこれらの問題を下記説明通り解決する。
【００６５】
１．基板１０１の縁に発する成長制限マスク１０２のエリアにより成長エリアを制限する。
【００６６】
２．基板１０１を非極性又は半極性ＩＩＩ族窒化物基板１０１とし、そのオフ角方位をｍ面発ｃ面寄り−１６°〜＋３０°の範囲内とする。これに代え、ヘテロ基板２０１及びその上に堆積させたＩＩＩ族窒化物ベース半導体層２０２を用い、その層２２のオフ角方位をｍ面発ｃ面寄り＋１６°〜−３０°の範囲内としてもよい。
【００６７】
３．島状ＩＩＩ族窒化物ベース半導体層１０９の長辺を、ＩＩＩ族窒化物ベース半導体結晶のａ軸に対し垂直とする。
【００６８】
４．ＭＯＣＶＤ成長中に水素雰囲気を用いることができる。
【００６９】
５．島状ＩＩＩ族窒化物ベース半導体層１０９同士を合体させない。
【００７０】
少なくとも上掲の＃１、＃２及び＃３を用いることで、デバイス１１０のバーであり平滑な表面を有するものが得られる。より望ましくは＃１、＃２、＃３、＃４及び＃５を何れも実施する。
【００７１】
図３（ａ）〜図３（ｆ）に示す通り、本発明によれば、島状ＩＩＩ族窒化物ベース半導体層１０９であり、ピラミッド状ヒロック及び窪み部分がない平滑な頂表面を有するものを、様々な面及び様々なオフ角で以て得ることができる。結果について以下説明する。
【００７２】
図３（ａ）はｍ面上の島状ＩＩＩ族窒化物ベース半導体層１０９の顕微鏡画像を示している。図３（ｂ）はｍ面の不整カット方位が異なる島状ＩＩＩ族窒化物ベース半導体層１０９の画像を示しており、内容は（１）０°、（２）−０．４５°、（３）−０．６°、（４）−１．０°である。図３（ｃ）はｍ面発＋ｃ面寄りオフ角が異なる島状ＩＩＩ族窒化物ベース半導体層１０９の画像を示しており、内容は（１）０°にある（１０−１０）面、（２）＋１０°にある（３０−３１）面、（３）＋１５°にある（２０−２１）面である。図３（ｄ）はｍ面発−ｃ面寄りオフ角が異なる島状ＩＩＩ族窒化物ベース半導体層１０９の画像を示しており、内容は（１）０°にある（１０−１０）面、（２）−１５°にある（２０−２−１）面、（３）−２８°にある（１０−１−１）面である。図３（ｅ）はｃ面発ｍ面寄り不整カット方位が異なる島状ＩＩＩ族窒化物ベース半導体層１０９の画像を示しており、内容は（１）０．２°不整カット、（２）０．８°不整カットである。図３（ｆ）は様々な面上にＡｌＧａＮ層が備わる島状ＩＩＩ族窒化物ベース半導体層１０９の画像を示しており、内容は（１−１００）、（２０−２１）、（２０−２−１）、（１−１００）、（２０−２１）及び（２０−２−１）、ＡｌＧａＮ層を構成するＡｌの組成比は３％〜５％である。図３（ｆ）に示す通り、ＡｌＧａＮ層を用いることで、島状ＩＩＩ族窒化物ベース半導体層１０９に関し、平滑な表面を得ることができる。
【００７３】
これらの結果は、以下の成長条件により得られたものである。
【００７４】
一実施形態に係る成長圧力は６０〜７６０Ｔｏｒｒの範囲内であるが、好ましいことに成長圧力を１００〜３００Ｔｏｒｒの範囲内とすれば幅広な島状ＩＩＩ族窒化物ベース半導体層１０９を得ることができ、成長温度は９００〜１２００℃の範囲内とし、Ｖ／ＩＩＩ比は１０００〜３００００、より好ましくは３０００〜１００００の範囲内とし、ＴＭＧは２〜２０ｓｃｃｍとし、ＮＨ３は３〜１０ｓｌｍの範囲内とし、そしてキャリアガスを水素ガス単独か水素，窒素ガス双方とする。平滑な表面を得るには、各面の成長条件を在来方法により最適化する必要がある。
【００７５】
約２〜８時間に亘る成長の後に、ＥＬＯ−ＧａＮベース層１０５の厚みが約８〜５０μｍとなり、島状ＩＩＩ族窒化物ベース半導体層１０９の幅を構成するバー幅が約２０〜１５０μｍとなった。
【００７６】
（工程３：デバイスを作成する）
工程３では、在来方法により平坦面領域１０７にデバイス１１０を作成することで、畝構造、ｐ電極、ｎ電極、パッド等々を所定位置にて島状ＩＩＩ族窒化物半導体層１０９上に配置する。そのデバイス１１０により、図４記載の通りレーザダイオードデバイス１１０を構成することができる。
【００７７】
レーザダイオードデバイス１１０は以下のＩＩＩ族窒化物半導体デバイス層１０６、即ちｎ−Ａｌ０．０６ＧａＮクラッディング層４０１、ｎ−ＧａＮ案内層４０２、ＩｎＧａＮ／ＧａＮ多重量子井戸（ＭＱＷ）能動層４０３、ＡｌＧａＮ−ＥＢＬ層４０４、ｐ−ＧａＮ導波層４０５、ＩＴＯクラッディング層４０６、ＳｉＯ２電流制限層４０７及びｐ電極４０８を備えており、成長制限マスク１０２上に堆積されたＥＬＯ−ＧａＮベース層１０５上にそれらが成長し言及順に上へと積み重なっている。
【００７８】
光共振器は畝状縞構造、即ちＩＴＯクラッディング層４０６、ＳｉＯ２電流制限層４０７及びｐ電極４０８を備える畝状縞構造で構成されている。この光共振器では水平方向光閉じ込めが行われる。その畝状縞構造の幅は１．０〜３０μｍのオーダ、典型的には１０μｍである。
【００７９】
この畝状縞構造の作成には在来方法、例えばフォトリソグラフィやドライエッチングを用いることができる。その畝深さ（表面から畝底まで）はｐ−ＧａＮ導波層４０５内に及ぶ。畝深さはドライエッチング実行前に事前決定されていて、シミュレーションか先行実験データに基づいている。
【００８０】
ある実施形態によれば、ｐ電極４０８を、Ｐｄ、Ｎｉ、Ｔｉ、Ｐｔ、Ｍｏ、Ｗ、Ａｇ、Ａｕ等々といった素材のうち一種類又は複数種類で構成することができる。例えば、ｐ電極４０８をＰｄ−Ｎｉ−Ａｕ（その厚みが３−３０−３００ｎｍのもの）で構成してもよい。それらの素材は、電子ビーム蒸着、スパッタリング、加熱式熱蒸着等々により堆積させればよい。加えて、ｐ電極４０８は、通常、ＩＴＯクラッディング層４０６上に堆積される。
【００８１】
（工程４：平坦面領域にて劈開させるための構造及び側部ファセットを形成する）
図５（ａ）、図５（ｂ）、図５（ｃ）及び図５（ｄ）記載の通り、本工程の目的は、基板１０１からデバイス１１０のバー５０１を取り外す前に、デバイス１１０のバー５０１を分割する準備をすることにある。分割支援領域５０２を周期長単位で形成するのであり、各周期はデバイス１１０の長さにより決定する。例えばレーザダイオードデバイス１１０の場合、一周期を３００〜１２００μｍに設定する。
【００８２】
分割支援領域５０２は、図５（ａ）記載の如くダイアモンドチップ付スクライバ又はレーザスクライバにより刻まれた線か、図５（ｂ）記載の如くドライエッチング例えばＲＩＥ（反応性イオンエッチング）又はＩＣＰ（誘導結合プラズマ）により形成されたトレンチであるが、これらの方法に限られない。分割支援領域５０２をバー５０１の両側に形成してもよいし、バー５０１の片側に形成してもよい。分割支援領域５０２の深さは、好ましくは１μｍ以上とする。
【００８３】
どちらの場合も、分割支援領域５０２が他のどの部分よりも弱くなるため、分割支援領域５０２にてバー５０１を個別デバイス１１０へと分割することができる。分割支援領域５０２の働きで、不測位置でのバー５０１の分断が回避されるため、デバイス１１０の長さを精密に決めることが可能となる。
【００８４】
分割支援領域５０２は、電流注入領域５０３のうち畝構造内にあるところとｐ電極４０８を避けるやり方で、平坦面領域１０７及び層反り領域１０８に生成されているが、ＳｉＯ２電流制限層４０７のうち少なくとも一部分に亘っていてもかまわない。
【００８５】
図５（ａ）及び図５（ｂ）記載の通り、分割支援領域５０２が形成されるところは第１ファセット５０４、付随的には更に第２ファセット５０５であり、これらは平坦エリアであるため処理しやすい。第３ファセット５０６は避けた方がよい。
【００８６】
図５（ｃ）記載の通り、第２ファセット５０５のみに分割支援領域５０２を形成した方がよいこと、即ち島状ＩＩＩ族窒化物ベース半導体層１０９のうち小さな幅しかそれに用いえない場合がある。この場合、その領域にてデバイス１１０のバー５０１を精密に分割すればよい。
【００８７】
更に、図５（ｄ）記載の通り、ｐ電極４０８、誘電体層４０７、ワイヤボンディング用ｐパッド等を分割支援領域５０２から避けさせることができる。こうすることで図６（ａ）が図６（ｂ）の如く変化する。
【００８８】
図７（ａ）及び図７（ｂ）のＳＥＭ画像に示す通り、取り外された後のバー５０１の背面には相異なる２個の部分があり、そのうち一方は２本の白抜き破線間にある分離エリア、他方はその分離エリアの外側にあるウィング領域である。これら相異なる二部分は表面モルフォロジが異なっており、そのことが機会となって、劈開線が真っすぐ進まないことになるかもしれない。その他、マスク・島状ＩＩＩ族窒化物半導体層背表面間の相互作用故に、ウィング領域内に幾ばくかの揺らぎがある。
【００８９】
そのため、図５（ｂ）、図５（ｃ）及び図５（ｄ）記載の如く第１ファセット５０４及び／又は第２ファセット５０５上に分割支援領域５０２を形成するのが望ましい。こうすると分割支援領域５０２の形状が均一形成される。より望ましくは、バー５０１を分断させるためのブレード（刃）をバー５０１の背面に接触させる。こうすると劈開がバー５０１の頂表面にて分割支援領域５０２から始まる。
【００９０】
（工程５：ウェットエッチングにより成長制限マスクを溶解させる）
本方法には、更に、ウェットエッチャントを用い溶解させることで、成長制限マスク１０２のうち少なくとも一部分、好ましくはほぼ全て、最も好ましくは全てを除去する工程を、含めることができる。
【００９１】
成長制限マスク１０２の除去には化学溶液、例えばフッ化水素酸（ＨＦ）又はバッファドＨＦ（ＢＨＦ）を用いる。これにより、デバイス１１０を基板１０１から容易に取り外せるようになる。このプロセスは、ＩＩＩ族窒化物エピ層１０５，１０６，１０９を基板１０１から取り外す前に実施した方がよかろう。工程３にてデバイス１１０が処理される前に実施してもよかろう。
【００９２】
（工程６：基板からデバイスのバーを取り外す）
ここからは、バー５０１を取り外す手順を、図８（ａ）、図８（ｂ）、図８（ｃ）、図８（ｄ）、図８（ｅ）、図８（ｆ）及び図８（ｇ）を用い説明する。
【００９３】
工程６．１では、図８（ａ）記載の通りポリマ膜８０１をデバイス１１０のバー５０１に取り付ける。本実施形態では、ポリマ膜８０１がベース膜８０２、接着剤８０３及び裏打ち膜８０４を備えている。
【００９４】
工程６．２では、図８（ｂ）記載の通りプレート８０６を用いポリマ膜８０１及び基板１０１に圧力８０５を加える。圧力８０５を加える目的は、ポリマ膜８０１をデバイス１１０のバー５０１間に入り込ませることにある。ポリマ膜８０１はデバイス１１０のバー５０１より柔軟であるので、そのポリマ層８０１でデバイス１１０のバー５０１を容易にくるむことができる。好ましいことに、ポリマ膜８０１を加熱することでそれを柔軟化させることができ、それにより、ポリマ膜８０１でデバイス１１０のバー５０１を覆うのが容易になる。
【００９５】
工程６．３では、その印加圧力８０５を維持しつつ、ポリマ膜８０１及び基板１０１の温度を下げる。温度変化中に圧力８０５を加えることは必須ではない。
【００９６】
工程６．４では、ポリマ膜８０１・基板１０１間熱係数差を利用しデバイス１１０のバー５０１を取り外す。
【００９７】
図８（ｃ）記載の通り、温度が下がるにつれポリマ膜８０１は縮む。結果として、図８（ｄ）記載の通りポリマ膜８０１の下部がデバイス１１０のバー５０１の頂部よりも低めなところに来る。
【００９８】
図８（ｃ）記載の通り、ポリマ膜８０１からデバイス１１０のバー５０１の側部ファセットに水平方向沿い圧力８０５が加わるので、それにより劈開点８０７を露出させデバイス１１０のバー５０１を斜め下方８０８に傾けることができる。この側部ファセット印加圧力８０５により、デバイス１１０のバー５０１を基板１０１から実効的に取り外すことが可能となる。低温である間は、ポリマ膜８０１の上部からデバイス１１０のバー５０１への印加圧力８０５がポリマ膜８０１によって維持される。
【００９９】
様々な方法を用い温度を下げることができる。例えば、圧力８０５が加わっているのと同じときに、基板１０１及びポリマ膜８０１を（例えば７７°Ｋの）液体Ｎ２中に配置することができる。基板１０１及びポリマ膜８０１の温度を圧電トランスデューサで以て制御することもできる。更に、ポリマ膜８０１に圧力８０５を加えるプレート８０６を、ポリマ膜８０１との接触前及び／又は接触中に除熱して低温にすることができる。こうしてポリマ膜８０１を除熱し、大きな熱膨張係数による圧力８０５をそこからデバイス１１０のバー５０１へと加えることができる。
【０１００】
温度を下げているときに、基板１０１及びポリマ膜８０１が雰囲気中の湿気により湿ることがある。この場合、その温度低下を乾燥空気雰囲気又は乾燥Ｎ２雰囲気中で行うことで、基板１０１及びポリマ膜８０１が湿るのを避けることができる。
【０１０１】
その後、温度を例えば室温に高めていくと、圧力８０５がポリマ膜８０１に加わらなくなる。その時点でデバイス１１０のバー５０１が既に基板１０１から外れているので、ポリマ膜８０１を基板１０１から離していく。図８（ｅ）記載の通り、ポリマ膜８０１、特に接着剤８０３を有するポリマ膜８０１を用いているときには、デバイス１１０のバー５０１を、ポリマ膜８０１を用い簡単且つ迅速なやり方で取り外すことができる。
【０１０２】
図８（ｆ）記載の通り、成長条件次第では、デバイス１１０のバー５０１間で高さｔが異なることがありうる。この場合、ポリマ膜８０１による取外し方法であれば、図８（ｇ）記載の通りそれら膜８０１が可撓且つ柔軟であるため、デバイス１１０からなり高さが異なるそれらのバー５０１を上首尾に取り外すことができる。
【０１０３】
（バーを取り外す方法）
ポリマ膜８０１とデバイス１１０の半導体素材との間の熱膨張係数差を利用しているので、水平方向圧力が基板１０１全体に均一に加わる。デバイス１１０のバー５０１を、デバイス１１０からなるそれらバー５０１を壊すことなく基板１０１から取り外すことができる。バー５０１の取外しにおいて達成された高い歩留まりにより、そのことが実証されている。
【０１０４】
図９（ａ）、図９（ｂ）、図１０（ａ）、図１０（ｂ）、図１０（ｃ）、図１０（ｄ）及び図１０（ｅ）のＳＥＭ画像に示す通り、本方法によれば、多種多様な面の基板１０１、例えば（１−１００）ジャスト、（２０−２１）、（２０−２−１）及び（０００１）面のそれからデバイス１１０のバー５０１を取り外すことができる。これらの例ではバー５０１の長さが約１．２ｍｍとされている。更に、（２０−２１）面及び（２０−２−１）面はバルクＧａＮ基板１０１の劈開ファセットでないけれども、本方法によって、バー５０１を壊すことなく容易なやり方でそのバー５０１を取り外すことができる。言い換えれば、本方法の長所は、基板１０１の面に依存しない方法であるため、様々な面の基板１０１から同じ方法で以てバー５０１を取り外せることにある。より好ましいことに、バー５０１を取り外す際に、ＧａＮ結晶上のｍ面の劈開を利用することができる。基板１０１がｍ面基板１０１、例えば（２０−２１）、（２０−２−１）又は（０００１）でない場合、取外し後の分離エリアの表面にその面の一部としてｍ面が含まれていれば、バー５０１をより低い圧力で取り外すことができる。
【０１０５】
デバイス１１０のバー５０１は、図１１（ａ）及び図１１（ｂ）記載の通り長辺及び短辺を有する長方形である。圧力は、こうした形状を有するデバイス１１０のバー５０１に対し垂直方向から加えられ、また図８（ｃ）記載の通りバー５０１の長辺に抗し水平方向に沿い加えられる。こうすることで、有効な衝撃を劈開点８０７に与えて、デバイス１１０のバー５０１を基板１０１から外すことができる。成長制限マスク１０２は、好ましくも、ポリマ膜８０１がデバイス１１０のバー５０１に取り付けられる前に、ウェットエッチング等々により基板１０１から除去される。成長制限マスク１０２を除去することで空間ができ、デバイス１１０のバー５０１の下側にある劈開点８０７に圧力が加わりうるようになるので、図８（ｃ）記載の通りデバイス１１０のバー５０１を斜め下方８０８に傾けることができる。
【０１０６】
このようにポリマ膜８０１を用いる方法によれば、圧力８０５を、デバイス１１０のバー５０１に対し、広いエリアに亘り均一に且つ適正な量にて加えることができる。ポリマ膜８０１の種類及び／又は温度、並びにその温度のランプアップ（立上り）及び／又はランプダウン（立下り）速度を選定することで、デバイス１１０のバー５０１に加わる圧力８０５の量を制御することができる。加えて、本発明は温度のランプアップ及び／又はランプダウン速度により制限されないので、熱硬化性樹脂膜を用い温度上昇時にデバイス１１０のバー５０１を取り外すようにしてもよい。ここでも、バー５０１の取外しに関し高い歩留まりがもたらされる。
【０１０７】
大量生産においては、基板１０１、特に広い面積を有するそれの上にあるデバイス１１０の全バー５０１を取り外すのが難しいことが、ときとしてある。ときには、デバイス１１０のバー５０１が幾本か、デバイス１１０のバー５０１を１本又は複数本取り外した後に基板１０１上に残ることもある。前述の従来方法では、ウェハ・支持金属間金属接合プロセス故に、取外しプロセスを繰り返すのが難しかった。
【０１０８】
これに対し、本取外し方法はポリマ膜８０１とＥＬＯ−ＧａＮベース層１０５付の基板１０１とを用いる方法であり、多数回繰り返すことができる。デバイス１１０のバー５０１が基板１０１上に幾本か残ったときに、本方法を繰り返すことで、デバイス１１０のバー５０１の残りをその基板１０１から完全に取り外すことができる。
【０１０９】
本取外し方法にはカタストロフィ的プロセス例えば金属接合が含まれていないので、反復可能なプロセスとすることができる。本取外し方法を繰り返すことで基板１０１、例えば２インチ、４インチその他のウェハサイズの基板１０１から、デバイス１１０のバー５０１のほぼ全てを取り外すことができる（１インチ＝約２．５ｃｍ）。
【０１１０】
（ｍ面の分離エリアでの劈開）
ｍ面ファセットを利用する劈開法についてここで説明する。図７（ａ）及び図７（ｂ）に、（１−１００）ジャスト、（２０−２１）及び（２０−２−１）面それぞれに関し、取り外された後のデバイス１１０のバーの背面のＳＥＭ画像、並びにデバイス１１０のバー５０１を取り外した後の基板１０１の表面のＳＥＭ画像を示す。看取しうる通り、（１−１００）ジャスト面に係るバー５０１の背面は、図７（ａ）に示され図７（ｂ）にて拡大されている通り比較的平滑な表面であり、（１−１００）面に係るバー５０１が取り外された後の基板１０１の表面も、他面と比べそうなっている。
【０１１１】
図１２の諸画像に示す通り、デバイス１１０のバー５０１を取り外した後に、不整カット方位がない（１−１００）面に関し極平滑な表面を得ることができ、当該表面は十分に平滑であってＶＣＳＥＬ用ファセットとして用いることができる。図１３の諸画像に示す通り、デバイス１１０のバー５０１が取り外された後の基板１０１の表面には、ｍ面寄り０．７°の不整カット方位を有する（０００１）面に関しピットが生じている。
【０１１２】
図７（ａ）及び図７（ｂ）に示す通り、半極性（２０−２１）面及び（２０−２−１）面に係るデバイス１１０のバー５０１の背面には周期的な凹凸が現れた。これらの結果では劈開点にある界面がｍ面ファセットであった。その劈開界面がレーザ走査型共焦点顕微鏡（ＬＳＣＭ）を用い計測された。
【０１１３】
図１４の画像はそのＳＬＣＭによる計測結果を含むものであり、デバイス１１０のバー５０１が取り外された後の（２０−２１）自立ＧａＮ基板１０１の表面を示している。その窪み領域の表面が（２０−２１）基板１０１の表面から見て１５°傾いており、（２０−２１）基板１０１のその表面がｍ面から見て１５°傾いている。従って窪み領域の表面がｍ面である。バルクＧａＮのｍ面は周知の通り高劈開ファセットであり、ｍ面劈開を利用しバー５０１を取り外すことは非常に重要且つ有用である。この方法でバー５０１を取り外すことで、半極性（２０−２１）基板１０１がｍ面を主表面として有していなくても、ｍ面の劈開を有効利用することができる。
【０１１４】
図１４に示す通り、望ましいことに、半極性ＩＩＩ族窒化物ベース半導体層を備えるバー５０１が、基板１０１から取り外された後に周期的凹凸形状を呈している。このやり方で分離させることで、バー５０１にて過剰且つ不均一な圧力を避けることができる。従って、短サイズへの分断無しでバー５０１を基板１０１から分かつことができる。かなり望ましいことに、半極性ＩＩＩ族窒化物ベース半導体層を備えるバー５０１の背面が、その背面のうち少なくとも一部分としてｍ面を有している。本方法は様々な半極性面に関し同じやり方で適用できる見込みがあり、これは産業的に重要なことである。
【０１１５】
（ｃ面の分離エリアでの劈開）
本発明では、図１０（ａ）に示す通りｃ面ＧａＮ基板１０１に対してもこの取外し方法を試してみた。
【０１１６】
図１０（ｂ）及び図１０（ｃ）に示す通り、成長制限マスク１０２及び開エリア１０３は分離領域抜きで図１１（ａ）記載の通り設計されている。開エリア１０３の長辺の長さは１５ｍｍに設定されている。
【０１１７】
図１０（ｄ）の画像、即ち図１０（ｅ）にて拡大されているそれに、デバイス１１０のバー５０１が取り外された後の基板１０１の表面を示す。ｃ面はバルクＧａＮにおける劈開面の一つであるので、バー５０１の背面上の分離エリアが非常に平滑になった。このことは、本取外し方法をｃ面ＧａＮ基板１０１とも併用しうることを示している。
【０１１８】
（工程７：デバイスの分離エリアにｎ電極を作成する）
工程７、８、９及び１０が、図１５（ａ）〜図１５（ｆ）、図１６（ａ）〜図１６（ｂ）及び図１７により描出されている。
【０１１９】
基板１０１からバー５０１を取り外した後、そのバー５０１がポリマ膜８０１に付いたまま留まることが、図上そのバー５０１が膜８０１上にくる上下逆の要領で図１５（ａ）に示されている。
【０１２０】
図１５（ｂ）には模式図及びＳＥＭ画像双方で以てバー５０１の背面が示されており、これは分離エリア１５０１及びそれを挟む分割支援領域５０２を有している。分離エリア１５０１は、基板１０１又はその下地層に直に接触する一方、成長制限マスク１０２上には存していない。劈開ブレード１５０２を分割支援領域５０２にて用いる。
【０１２１】
その後、図１５（ｃ）記載の通り、メタルマスク１５０３を用いデバイス１１０の背面上にｎ電極１５０４を配置することができる。
【０１２２】
基板１０１からバー５０１を取り外した上でそのバー５０１の背面にｎ電極１５０４を形成する場合、ｎ電極１５０４は好ましくも分離エリア１５０１上に形成される。その分離エリア１５０１を、ｎ電極１５０４向けの良好な表面コンディションに保つことで、低い接触抵抗率を得ることができる。本発明では、島状ＩＩＩ族窒化物半導体層１０９が外されるまでこのエリア１５０１を清浄に保つ。
【０１２３】
ｎ電極１５０４をバー５０１の頂表面上、即ち電極４０８向けに作成されたものと同じ面上に、配置することもできる。
【０１２４】
ｎ電極１５０４は、通常、Ｔｉ、Ｈｆ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ａｕなる素材で構成される。例えば、ｎ電極をＴｉ−Ａｌ−Ｐｔ−Ａｕ（その厚みは３０−１００−３０−５００ｎｍ）で構成してもよいが、これらの素材に限られない。これらの素材の堆積は、電子ビーム蒸着、スパッタリング、加熱式熱蒸着等々により実行すればよい。
【０１２５】
（工程８：バーを個別デバイスへと分断する）
ｎ電極１５０４を配置した後は、図１５（ｄ）記載の通り各バー５０１を複数個のデバイス１１０へと分割する。分割支援領域５０２は、図１５（ｂ）記載の通り、バー５０１をデバイス１１０へと分割するのに役立つ。分断法を用いることができ、またその他の在来方法も用いることができるが、それらの方法に限られない。好ましくは、劈開ブレード１５０２を、バー５０１の側面のうち分割支援領域５０２が形成されていない側面に、その分割支援領域５０２の位置にて接触させる。
【０１２６】
図１６（ａ）記載の通り、横並び配置された複数本のバー５０１を、分割支援領域５０２にて、劈開させることと併せ個別デバイス１１０へと分断させることができる。更に、図１６（ｂ）記載の通り、横及び縦並び配置された複数本のバー５０１を分割支援領域５０２にて劈開させることもできる。更に、それら分割支援領域５０２を、バー５０１の両側１６０１に配置しても片側１６０２に配置してもよい。
【０１２７】
（工程９：ヒートシンクプレート上にデバイスを載せる）
工程８後は、分割されたバー５０１がまだポリマ膜８０１上にある。実施形態によっては、図１５（ｅ）記載の通りそのポリマ膜８０１を紫外（ＵＶ）光感応性ダイシングテープとし、それをＵＶ光に対し露出させることで膜８０１の接着強度を下げうるようにする。これによりデバイス１１０を膜８０１から取り外しやすくなる。
【０１２８】
本工程では、ＡｌＮで構成されたヒートシンクプレート１５０５を準備する。そのヒートシンクプレート１５０５上にＡｕ−Ｓｎ半田１５０６を配置し、その半田１５０６の融点を上回るようヒートシンクプレート１５０５を加熱し、そしてそのＡｕ−Ｓｎ半田１５０６を用いポリマ膜８０１上のデバイス１１０をヒートシンクプレート１５０５に接合させる。デバイス１１０はヒートシンクプレート１５０５上に二通りのやり方、即ち（１）ｎ電極１５０４側が下向きか（２）ｐ電極４０８側が下向きのやり方で載せることができる。図１５（ｆ）に示すデバイス１１０は、半田１５０６を用い、ｎ電極１５０４側を下にしてヒートシンクプレート１５０５に搭載されている。ヒートシンクプレート１５０５に設けられたトレンチ１５０７によりデバイス１１０同士が仕切られており、後に詳述する通りそれらトレンチ１５０７を用いヒートシンクプレート１５０５を分割することができる。
【０１２９】
（工程１０：デバイスの諸ファセットに施覆する）
次のデバイス処理工程ではデバイス１１０のファセット５０４に施覆する。レーザダイオードデバイス１１０がレーザ発光しているときには、そのデバイス１１０内の光が、自デバイス１１０のファセット５０４を通って自デバイス１１０外へと浸出する際に、それらファセット５０４にて非輻射性再結合中心により吸収されるので、ファセット温度が持続的に上昇することとなる。ひいては、その温度上昇がそのファセット５０４のカタストロフィ的光損傷（ＣＯＤ）につながりうる。
【０１３０】
ファセット５０４に施覆すれば非輻射性再結合中心を減らすことができる。ＣＯＤを防ぐには、ＡｌＮ、ＡｌＯＮ、Ａｌ２Ｏ３、ＳｉＮ、ＳｉＯＮ、ＳｉＯ２、ＺｒＯ２、ＴｉＯ２、Ｔａ２Ｏ５等といった誘電体層を用いそのファセットを覆う必要がある。通常は、その被覆膜を、上掲素材で構成される多層構造とする。予め決めておいた反射率に従いそれらの層の構造及び厚みを決める。
【０１３１】
本発明では、デバイス１１０のバー５０１を工程８にて分割することで、複数個のデバイス１１０に関し劈開ファセット５０４を得ることができる。結果として、本方法によるファセット５０４の施覆には、容易なやり方で複数個のデバイス１１０に対し同時に実行できることが求められる。ある実施形態によれば、それらデバイス１１０がヒートシンクプレート１５０５上で水平方向にずれた形態、例えば図１５（ｆ）記載の如くヒートシンクプレート１５０５の片側寄りの形態で搭載される。その後は、図１７記載の通り、それらデバイス１１０及びヒートシンクプレート１５０５がスペーサプレート１７０１上に載置され、複数枚のスペーサプレート１７０１が施覆ホルダ１７０２内に格納される。
【０１３２】
なお、スペーサプレート１７０１を用いることが常に必要なわけではなく、ヒートシンクプレート１５０５を単独で用いることもできよう。これに代え、ヒートシンクプレート１５０５を別のバー又はプレート上に載せ、それをスペーサプレート１７０１上に載置することもできよう。
【０１３３】
こうされているので、多数のデバイス１１０のファセット５０４に同時に施覆することができる。実施形態によっては、ファセット５０４の施覆が少なくとも２回、即ちデバイス１１０の前ファセット５０４に係る１回とデバイス１１０の後ファセット５０４に係る１回、行われる。ヒートシンクプレート１５０５の長さはほぼレーザダイオードデバイス１１０の空胴（共振器）長となるよう寸法設定すればよく、それにより迅速且つ容易にファセット５０４の施覆を２回実行することが可能となる。
【０１３４】
スペーサプレート１７０１がひとたび施覆ホルダ１７０２内にセットされたならば、施覆ホルダ１７０２内へのスペーサプレート１７０１再セット無しで、デバイス１１０のファセット５０４双方に施覆することができる。実施形態によっては、レーザ光を放射する前ファセット５０４を対象にして第１回施覆を実行し、レーザ光を反射させる後ファセット５０４を対象にして第２回施覆を実行する。施覆ホルダ１７０２を、被覆膜を堆積させる設備内で第２回施覆前に反転させる。これによりそのプロセスのリードタイムが実質的に縮まる。
【０１３５】
（工程１１：ヒートシンクプレートを分割する）
図１８（ａ）記載の通り、ボンディングワイヤ１８０１及び１８０２をデバイス１１０に取り付けた後、例えばそれらデバイス１１０のうち１個又は複数個の間にあるトレンチ１５０７にてヒートシンクプレート１５０５を分割する。図１８（ｂ）は図１８（ａ）の頂面外観であり、デバイス１１０、トレンチ１５０７及びボンディングワイヤ１８０１，１８０２の相対的な配置及び位置を示している。図１８（ｃ）は、別体のプローブ１８０３及びボンディングワイヤ１８０４とデバイス１１０との併用を示している。
【０１３６】
更に、図１９（ａ）及び図１９（ｂ）は、ヒートシンクプレート１５０５を個別デバイス１１０へとどう分割するかを示しており、この分割はボンディングワイヤ１８０１，１８０２の取付の前か後に行うことができる。こうすることで、施覆プロセスが完遂された後にデバイス１１０を容易に分離させることができる。
【０１３７】
（工程１２：デバイスをスクリーニングする）
本工程では欠陥デバイス１１０と無欠陥デバイス１１０とを区別する。まず、それらデバイス１１０の様々な特性、例えば出射パワー、電圧、電流、抵抗率、ＦＦＰ（遠視野パターン）、スロープ効率等を所与条件下でチェックする。この時点で、それらデバイス１１０が既にヒートシンクプレート１５０５上に載っているので、それら特性を容易にチェックすることができる。
【０１３８】
試験装置２００１は図２０（ａ）及び図２０（ｂ）に示す通りであり、その内部にて、ｐ電極４０８と、ｎ電極１５０４に対し通電性を呈する半田１５０６とに、プローブ２００２，２００３を接触させる。その後は、エージング試験（寿命試験）により無欠陥デバイスを選定、スクリーニングすることができる。
【０１３９】
実施形態によっては、好ましいことに試験装置２００１に箱その他の容器が備わるので、デバイス１１０を乾燥空気又は窒素雰囲気中に封入してエージング試験を行うことができる。更に、熱ステージ２００４の設定次第で、スクリーニング試験中のデバイス１１０の温度を、例えば６０°、８０°等に保つことができる。フォトディテクタ２００５を用い光出射パワー２００６を計測することで、一定の出射パワーを呈する無欠陥デバイス１１０を識別してもよいし、欠陥デバイス１１０を識別してもよい。
【０１４０】
とりわけ、ＩＩＩ族窒化物ベース半導体レーザダイオードデバイス１１０の場合、既知の通り湿気含有雰囲気中で発振させるとレーザダイオードが劣化する。この劣化は気中の湿気及びシロキサンにより引き起こされるので、エージング試験中はＩＩＩ族窒化物ベース半導体レーザダイオードデバイス１１０を乾燥空気中に封入する必要がある。
【０１４１】
こうしたことから、図２１記載の通り、ＩＩＩ族窒化物ベースレーザダイオード２１００を製造者から出荷する際には、チップ２１０１それ自体がステム２１０２上に載せられ、光放射用の窓２１０４を有するＴＯ缶パッケージ２１０３を用い乾燥空気雰囲気中に封入される。
【０１４２】
概して、スクリーニング又はエージング試験は、欠陥デバイス１１０を篩い落とすため出荷前に行われる。例えば、高温、大出射パワー等、そのレーザダイオードデバイス１１０の仕様に従いスクリーニング条件が実行に移される。
【０１４３】
更に、エージング試験が行われうるのはパッケージ２１００上／内に実装されたデバイス１１０であり、そのパッケージ２１００を乾燥空気及び／又は乾燥窒素中に封入した上でスクリーニングが行われる。この事実故にレーザデバイスのパッケージング及び実装の柔軟性が制約される。
【０１４４】
従来技術では、欠陥生産が発生した場合、それら欠陥製品がＴＯ缶パッケージ２１００丸ごとの態で廃棄されるため、多大な産品損失となる。このことで、レーザダイオードデバイス１１０の生産コストを低減するのが難しくなっている。早期段階で欠陥デバイス１１０を検出することが求められている。
【０１４５】
本発明では、複数個のデバイス１１０を低い水平方向姿勢でその上に載せうるヒートシンクプレート１５０５を用い、デバイス１１０のファセット５０４に施覆し、施覆プロセス後にトレンチ１５０７を用い、ヒートシンクプレート１５０５及び諸デバイス１１０を分割するので、諸デバイス１１０を、ヒートシンクプレート１５０５のサブマウントと共に、乾燥空気又は窒素雰囲気中でのスクリーニング試験にてチェックすることができる。
【０１４６】
スクリーニング試験を行う際に、それらデバイス１１０には既に２個のコンタクト、即ちｐ電極４０８とヒートシンクプレート１５０５側の半田１５０６とが備わっており、またフリップチップボンディングの場合は、ｎ電極１５０４とヒートシンクプレート１５０５側の半田１５０６とが備わっている。更に、本発明では、デバイス１１０にチップ及びサブマウントしか備わっていないときに、そのスクリーニング試験を用い欠陥製品を選出することができる。そのため、欠陥製品を廃棄するに当たり、本発明では従来技術に比べ多めに損失を減らすことができ、これは大きな価値があることである。
【０１４７】
ハイパワーレーザダイオードデバイス１１０をスクリーニングする場合、通電性を呈さないよう２個の半田部分１５０６をヒートシンクプレート１５０５に設けるのが望ましかろう。一方の半田部分１５０６をワイヤ（図示せず）で以てｐ電極４０８に接続し、他方の半田部分１５０６をワイヤ（図示せず）で以てｎ電極１５０４に接続する。更に、ｐ電極４０８及びｎ電極１５０４を２本以上のワイヤにより半田部１５０６に接続すること、例えば図１８（ｃ）記載の通りｐ電極４０８を２本以上のワイヤ１８０４により半田１５０６に接続することが望ましかろう。このやり方で、デバイス１１０に電流を供給するプローブ１８０３がｐ電極４０８（又はｎ電極１５０４）に直に接触することを避けうることは、ハイパワーレーザダイオードのスクリーニングの場合に肝要である。具体的には、とりわけ大電流密度供給の際に、プローブ１８０３により接触部分が破損されかねなかった。
【０１４８】
（工程１３：デバイスをパッケージ上／内に実装する）
図２２記載の通り、半田その他の金属を用いパッケージ２２０１内にデバイス１１０（ヒートシンクプレート１５０５込み）を実装することで、そのパッケージ２２０１の底部にそのデバイス１１０を接合することができる。パッケージ２２０１のピン２２０２はワイヤ２２０３によってデバイス１１０に接続する。こうすることで、外部電源からの電流をデバイス１１０に供給可能となる。
【０１４９】
これは金属、例えばＡｕ−Ａｕ、Ａｕ−Ｉｎ等々を用いたパッケージ２２０１・ヒートシンクプレート１５０５間接合よりも望ましいものである。本方法ではパッケージ２２０１の表面及びヒートシンクプレート１５０５の背面に平坦性が求められる。とはいえ、この構成では半田無しで高い熱伝導率及び低温接合が達成されるのであり、それらはデバイスプロセス上の大きな長所である。
【０１５０】
その後は、リッド２２０４でパッケージ２２０１を閉ざせばよい。更に、蛍光体２２０５をパッケージ２２０１外及び／又は内に据えることができ、窓２２０６で以て光放射をパッケージ２２０１外に出すことができる。こうすることで、そのパッケージ２２０１を電球や自動車のヘッドライトとして用いることができる。
【０１５１】
本願既説の通り、これらのプロセスによって、レーザダイオードデバイス１１０を得る秀逸な方法が提供される。加えて、デバイス１１０を基板１０１から取り外した暁には、その基板１０１を多数回に亘りリサイクルすることができる。これにより、環境に優しい生産及び低コストなモジュールという目標が達成される。それらのデバイス１１０を、照明装置例えば電球、データ格納装置、光学通信装置例えばＬｉ−Ｆｉ等々として利用することができる。
【０１５２】
種類が異なる複数個のレーザデバイス１１０を１個のパッケージ２２０１内にパッケージングするのは、難しいことである。しかしながら、本方法であれば、パッケージングなしでエージング試験を実行可能であるため、その問題を克服することができる。そのため、相異なる種類のデバイス１１０を１個のパッケージ２２０１内に容易に実装することができる。
【０１５３】
（ＬＥＤデバイスを作成する）
ＬＥＤデバイスを作成する場合、工程３までは同じプロセスを用いればよい。本論では二種類のＬＥＤをどう作成するかについて簡明に説明する。種類１のＬＥＤはチップの片側に２個の電極（ｐ電極及びｎ電極）があるもの、種類２のＬＥＤはチップの両側に電極があるものである。
【０１５４】
第１に、種類１ＬＥＤの場合、そのデバイスの頂表面上に工程３にてｐ電極及びｎ電極を形成する。その後の工程４〜工程８は同じプロセスである。工程９では、取り外されたチップをパッケージ及びヒートシンクプレート上に実装する。そのチップの背面、パッケージ及びヒートシンクプレートを、Ａｇペーストを用い接合する。
【０１５５】
第２に、種類２ＬＥＤの場合、工程１０まではほとんど同じプロセスを用いるものの、ＩＴＯ電極をｐ−ＧａＮコンタクト層上に形成する。この場合、バーを分割する方法は同じとする。更に、層反り領域を除去するのが望ましい。
【０１５６】
［用語の定義］
（ＩＩＩ族窒化物ベース基板）
ＩＩＩ族窒化物ベース基板１０１は、成長制限マスク１０２を通じたＩＩＩ族窒化物ベース半導体層１０５，１０６，１０９の成長が可能なＩＩＩ族窒化物ベース基板である限り、どのような種類のＩＩＩ族窒化物ベース基板で構成してもよいので、バルクＧａＮ及びＡｌＮ結晶から｛０００１｝、｛１１−２２｝、｛１−１００｝、｛２０−２１｝、｛２０−２−１｝、｛１０−１１｝、｛１０−１−１｝面等々或いはその他の面上でスライスされたどのＧａＮ基板１０１でも用いることができる。
【０１５７】
（ヘテロ基板）
更に、本発明ではヘテロ基板２０１も用いることができる。例えば、サファイア、Ｓｉ、ＧａＡｓ、ＳｉＣ等々といったヘテロ基板２０１上に、成長制限マスク１０２に先立ちＧａＮテンプレート２０２その他のＩＩＩ族窒化物ベース半導体層２０２を成長させてもよい。典型的には、ＧａＮテンプレート２０２その他のＩＩＩ族窒化物ベース半導体層２０２をヘテロ基板２０１上で約２〜６μｍの厚みに成長させた後、ＧａＮテンプレート２０２その他のＩＩＩ族窒化物ベース半導体層２０２上に成長制限マスク１０２を配置する。
【０１５８】
（成長制限マスク）
成長制限マスク１０２は誘電体層、例えばＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３、ＡｌＮ、ＡｌＯＮ、ＭｇＦ、ＺｒＯ２等々か、耐火金属又は貴金属、例えばＷ、Ｍｏ、Ｔａ、Ｎｂ、Ｒｈ、Ｉｒ、Ｒｕ、Ｏｓ、Ｐｔ等々で構成する。成長制限マスク１０２を、上掲素材から選抜作成されたラミネート構造としてもよい。上掲素材から選んで多層積層構造としてもよい。
【０１５９】
実施形態によっては成長制限マスク１０２の厚みが約０．０５〜３μｍとされる。そのマスクの幅は２０μｍ超が好ましく、より好ましくはその幅を４０μｍ超とする。成長制限マスクはスパッタリング、電子ビーム蒸着、プラズマ加速化学気相堆積（ＰＥＣＶＤ）、イオンビーム堆積（ＩＢＤ）等々によって堆積されるが、これらの方法には限定されない。
【０１６０】
ｍ面自立ＧａＮ基板１０１上には、図１１（ａ）及び図１１（ｂ）記載の成長制限マスク１０２に備わる複数個の開エリア１０３を、基板１０１の１１−２０方向に対し平行な第１方向並びに基板１０１の０００１方向に対し平行な第２方向に沿いそれぞれ間隔ｐ１及びｐ２にて周期的に配列し、第２方向に延設する。開エリア１０３の長さａは例えば２００〜３５０００μｍ、幅ｂは例えば２〜１８０μｍとし、開エリア１０２の間隔ｐ１は例えば２０〜１８０μｍ、間隔ｐ２は例えば２００〜３５０００μｍとする。典型的には、開エリア１０３の幅ｂを第２方向に沿い一定とするが、必要であれば第２方向に沿い変化させてもよい。
【０１６１】
ｃ面自立ＧａＮ基板１０１上には、開エリア１０３を、基板１０１の１１−２０方向に対し平行な第１方向並びに基板１０１の１−１００方向に対し平行な第２方向に沿い配列する。
【０１６２】
半極性（２０−２１）又は（２０−２−１）ＧａＮ基板１０１上には、開エリア１０３をそれぞれ［−１０１４］及び［１０−１４］に対し平行な方向に沿い配列する。
【０１６３】
これに代えヘテロ基板２０１を用いることができる。ｃ面サファイア基板２０１上でｃ面ＧａＮテンプレート２０２を成長させる際には開エリア１０３をそのｃ面自立ＧａＮ基板と同方向とし、ｍ面サファイア基板２０１上でｍ面ＧａＮテンプレート２０２を成長させる際には開エリア１０３をそのｍ面自立ＧａＮ基板１０１と同方向とする。こうすれば、ｃ面ＧａＮテンプレート２０２を伴うデバイス１１０のバー５０１の分割にｍ面劈開面を用いること、並びにｍ面ＧａＮテンプレート２０２を伴うデバイス１１０のバー５０１の分割にｃ面劈開面を用いることができ、これらはかなり望ましいことである。
【０１６４】
（ＩＩＩ族窒化物ベース半導体層）
ＥＬＯ−ＧａＮベース層１０５、ＩＩＩ族窒化物半導体デバイス層１０６及び島状ＩＩＩ族窒化物ベース半導体層１０９には、Ｉｎ、Ａｌ及び／又はＢと、その他の不純物例えばＭｇ、Ｓｉ、Ｚｎ、Ｏ、Ｃ、Ｈ等々とが、含有されうる。
【０１６５】
ＩＩＩ族窒化物ベース半導体デバイス層１０６は一般に２個以上の層を備えており、それにはｎ型層、アンドープ層及びｐ型層のうち少なくとも一層が含まれている。ＩＩＩ族窒化物ベース半導体デバイス層１０６は、具体的にはＧａＮ層、ＡｌＧａＮ層、ＡｌＧａＩｎＮ層、ＩｎＧａＮ層等々で構成される。そのデバイスが複数個のＩＩＩ族窒化物ベース半導体層を有している場合、隣り合う島状ＩＩＩ族窒化物ベース半導体層１０９間の距離は一般に３０μｍ以下、好ましくは１０μｍ以下とするが、これらの数値に限定されない。半導体デバイスにおいては、その半導体デバイスの種類に従い多数の電極が所定位置に配置される。
【０１６６】
（エピタキシャル横方向過成長のメリット）
成長制限マスク１０２の縞状開エリア１０３から成長制限マスク１０２上でエピタキシャル横方向過成長（ＥＬＯ）を用い成長させた島状ＩＩＩ族窒化物ベース半導体層１０９の結晶性は、非常に高い。
【０１６７】
更に、ＩＩＩ族窒化物ベース基板１０１を用いることで二通りの利点が得られうる。一方の利点は、サファイア基板２０１を用いた場合に比べて高品質な島状ＩＩＩ族窒化物ベース半導体層１０９、例えば欠陥密度が非常に低いものが得られることである。
【０１６８】
もう一方の利点は、エピ層１０５，１０６，１０９及び基板１０１の双方と似た素材又は同じ素材を用いているため、エピ層１０５，１０６，１０９内の歪を減らせることである。また、熱膨張が類似又は同等であるため、本方法により、エピタキシャル成長中における基板１０１の反り量を減らすことができる。その効果は、上述の通り、生産歩留まりを高めることができ温度均一性が改善されることにある。
【０１６９】
ヘテロ基板２０１例えばサファイア（ｍ面，ｃ面）、ＬｉＡｌＯ２、ＳｉＣ、Ｓｉ等々をエピ層１０５，１０６，１０９の成長に用いるのは、それらの基板２０１が低コスト基板であるためである。これは、大量生産上、重要な長所である。
【０１７０】
デバイス１１０の品質についていえば、上掲の理由から、自立ＩＩＩ族窒化物ベース基板１０１の使用がより望ましい。他方で、ヘテロ基板２０１の使用により、劈開点８０７での接合強度が弱めであることから、ＩＩＩ族窒化物ベース半導体層１０５，１０６，１０９を取り外しやすくなる。
【０１７１】
また、複数個の島状ＩＩＩ族窒化物ベース半導体層１０９を成長させる際に、それらの層１０９が互いに分離されるため、即ち分離状態で形成されるため、各島状ＩＩＩ族窒化物ベース半導体層１０９内で発生した引張応力又は圧縮応力がその層１０９内に限定され、その引張応力又は圧縮応力の影響が他のＩＩＩ族窒化物ベース半導体層に及ばない。
【０１７２】
また、成長制限マスク１０２とＥＬＯ−ＧａＮベース層１０５が化学的に接合されていないため、ＥＬＯ−ＧａＮベース層１０５内応力を、成長制限マスク１０２・ＥＬＯ−ＧａＮベース層１０５間界面にて生じる摺動により緩和することができる。
【０１７３】
また、図１（ａ）中に無成長領域１０４により示した通り、各島状ＩＩＩ族窒化物ベース半導体層１０９間に間隙が存在しているため、複数個の島状ＩＩＩ族窒化物ベース半導体層１０９がロー（行）をなす基板１０１が得られ、それにより可撓性がもたらされるため、外力印加時に基板１０１を変形させやすく反らせることができる。
【０１７４】
そのため、基板１０１内に僅かな歪み、曲がり又は変形が生じた場合でも、些少な外力によりそれを容易に正すことができ、それによりクラック発生を回避することができる。結果として、真空チャッキングによる基板１０１のハンドリングが可能となるので、それら半導体デバイス１１０の製造プロセスをより容易に実行することが可能となる。
【０１７５】
既説の通り、基板１０１の曲がりを抑えることで高品質半導体結晶製の島状ＩＩＩ族窒化物ベース半導体層１０９を成長させることができ、更に、そのＩＩＩ族窒化物ベース半導体層１０５，１０６，１０９が非常に厚い場合でさえも、クラック発生等々を抑えることができるので、大面積半導体デバイス１１０を容易に実現することができる。
【０１７６】
（平坦面領域）
平坦面領域１０７は層反り領域１０８間にある。更に、平坦面領域１０７は成長制限マスク１０２の領域内にある。
【０１７７】
半導体デバイス１１０の作成は主としてその平坦面領域１０７上で実行する。平坦面領域１０７の幅は少なくとも５μｍとするのが望ましく、１０μｍ以上がより望ましい。平坦面領域１０７では、その平坦面領域１０７内にある半導体層１０５，１０６，１０９それぞれの厚みに高い均一性がある。
【０１７８】
（層反り領域）
図２３（ａ）及び図２３（ｂ）には層反り領域１０８が描かれている。非極性又は半極性基板１０１を用いると、主たる畝状構造形成エリアたる平坦面領域１０７内に第１ファセット２３０１が、また層反り領域１０８内に第２ファセット２３０２、場合によっては第３ファセット２３０３が現れうる。
【０１７９】
層反り領域１０８が能動層１０６ｂ込みでＬＥＤデバイス１１０内に残っていると、能動層１０６ｂからの放射光のうち一部分が再吸収される。結局、能動層１０６ｂのうち少なくとも層反り領域１０８内部分をエッチングにより除去するのが望ましい。
【０１８０】
層反り領域１０８が能動層１０６ｂ込みでレーザダイオードデバイス１１０内に残っていると、低屈折率故にレーザモードが層反り領域１０８の影響を受けることがある（例．ＩｎＧａＮ層）。結局、能動層１０６ｂのうち少なくとも層反り領域１０８内部分をエッチングにより除去するのが望ましい。
【０１８１】
能動層１０６ｂを除去するにはエッチングを２回実行すればよく、また基板１０１からのエピ層１０５，１０６，１０９取外しに先立ち１回目のエッチングを実行することで第２ファセット２３０２領域内能動層１０６ｂを除去し、且つ基板１０１からのエピ層１０５，１０６，１０９取外し後に２回目のエッチングを実行することで第３ファセット２３０３領域内能動層１０６ｂを除去すればよい。
【０１８２】
能動層１０６ｂにより形成される放射領域は電流注入領域である。レーザダイオードデバイス１１０の場合、その放射領域を畝状構造にする。ＬＥＤの場合、その放射領域をｐコンタクト電極形成用領域とする。
【０１８３】
ＬＤ及びＬＥＤのどちらでも、放射領域の縁は、層反り領域１０８の縁から少なくとも１μｍ以上、より望ましくは５μｍのところとすべきである。
【０１８４】
別の視点からすると、開エリア１０３以外の平坦面領域１０７のエピタキシャル層は開エリア１０３のエピタキシャル層よりも低欠陥密度である。そのため、ウィング領域を含め平坦面領域１０７内に畝状縞構造を形成するのが望ましい。
【０１８５】
（半導体デバイス）
半導体デバイスの例はショットキダイオード、発光ダイオード、半導体レーザ、フォトダイオード、トランジスタ等々であるが、これらのデバイスに限定されない。本発明はマイクロＬＥＤ及びレーザダイオード、例えば端面発光レーザ及び垂直共振器面発光レーザ（ＶＣＳＥＬ）にてとりわけ有用である。本発明は、劈開ファセットを有する半導体レーザにて特に有用である。
【０１８６】
（ポリマ膜）
ポリマ膜８０１を用いるのは島状ＩＩＩ族窒化物ベース半導体層１０９をＩＩＩ族窒化物ベース基板１０１から、或いはヘテロ基板２０１と併用されるＧａＮテンプレートから取り外すためである。本発明ではダイシングテープ、例えば市販のＵＶ感応性ダイシングテープを、そのポリマ膜８０１として用いることができる。例えば、ポリマ膜８０１の構造に図２４（ａ）及び図２４（ｂ）記載の通り三重層８０２，８０３，８０４又は二重層８０３，８０４を設けることができるが、これらの例には限定されない。ベース膜８０２の素材は例えば約８０μｍ厚のものであり、ポリ塩化ビニル（ＰＶＣ）製とすることができる。裏打ち膜８０４の素材は例えば約３８μｍ厚のものであり、ポリエチレンテレフタレート（ＰＥＴ）製とすることができる。接着剤層８０３は例えば約１５μｍ厚のものであり、アクリル類ＵＶ感応性接着剤とすることができる。
【０１８７】
ポリマ膜８０１がＵＶ感応性ダイシングテープでありそれがＵＶ光に対し露出されると、その膜８０１の粘着性が大幅に低下する。島状ＩＩＩ族窒化物ベース半導体層１０９を基板１０１から取り外した後にポリマ膜８０１をＵＶ光に対し露出させることで、それを容易に除去することができる。
【０１８８】
（ヒートシンクプレート）
先に注記した通り、取り外したバー５０１をヒートシンクプレート１５０５、例えばＡｌＮ、ＳｉＣ、Ｓｉ、Ｃｕ、ＣｕＷ等のそれへと移すことができる。図１５（ｅ）記載の通り、接合用半田１５０６例えばＡｕ−Ｓｎ、Ｓｕ−Ａｇ−Ｃｕ、Ａｇペースト等を、ヒートシンクプレート１５０５上に配置する。その上で、ｎ電極１５０４又はｐ電極４０８をその半田１５０６に接合する。デバイス１１０をヒートシンクプレート１５０５にフリップチップ接合することもできる。
【０１８９】
ＬＥＤデバイス１１０をヒートシンクプレート１５０５に接合する場合、そのヒートシンクプレート１５０５のサイズはさして問題にならず、随意に設計することができる。
【０１９０】
レーザダイオードデバイス１１０をヒートシンクプレート１５０５に接合する場合、望ましくは、そのヒートシンクプレート１５０５の長さを、ファセット５０４の施覆プロセスに備えレーザダイオードデバイス１１０の長さ以下、即ちレーザ空胴の長さとほぼ同じ長さ以下とする。こうすると、レーザ空胴の両ファセット５０４に容易に施覆することができる。ヒートシンクプレート１５０５の長さがレーザ空胴よりも長いと、ヒートシンクプレート１５０５によりレーザファセット５０４の均一被覆が妨げられることがある。
【０１９１】
（長尺ヒートシンクプレート）
ヒートシンクプレート１５０５を長尺にすることで、レーザデバイス１１０を作成するプロセスがより生産的なものとなる。図１７記載の通り、ヒートシンクプレート１５０５をスペーサプレート１７０１上に載置し、両者を他のヒートシンクプレート１５０５及びスペーサプレート１７０１と共に施覆ホルダ１７０２内に積み上げられ、そこで複数個のデバイス１１０に同時に施覆される。従って、１回の施覆プロセスで多数のデバイス１１０に施覆することができる。
【０１９２】
（トレンチ付ヒートシンクプレート）
好ましいことに、ヒートシンクプレート１５０５は、図１５（ｅ）及び図１５（ｆ）記載の通りトレンチ１５０７を有しており、そこでデバイス１１０を分かつことができる。この構造はファセット５０４施覆プロセス後に役立つものであり、そこでヒートシンクプレート１５０５を１個又は複数個のデバイス１１０に分かつこと、例えば複数個の単体デバイス１１０やデバイス１１０のアレイに分かつことができる。ヒートシンクプレート１５０５を分割した後、それらデバイス１１０をパッケージ又はモジュール内、例えば照明モジュール内に作り付けることができる。ヒートシンクプレート１５０５に備わるトレンチ１５０７はデバイス１１０への分割を手引きする。トレンチ１５０７は、デバイス１１０がヒートシンクプレート１５０５上に実装される前に、ウェットエッチング法により形成すること及び機械的に処理することができる。例えばヒートシンクプレート１５０５がシリコン製であれば、ウェットエッチングを用いトレンチ１５０７を形成することができる。このやり方でトレンチ１５０７を用いるとそのプロセスのリードタイムが縮まる。
【０１９３】
（半田付ヒートシンクプレート）
好ましくは、半田１５０６の長さを、図１５（ｆ）記載の通りヒートシンクプレート１５０５上におけるデバイス１１０の長さよりも短くする。これにより、ファセット５０４への半田１５０６の回り込み、特にデバイス１１０の特性に劣化を引き起こしかねないそれが全て妨げられる。とりわけ、フリップチップ実装時には回り込みを回避すべきである。
【０１９４】
図１８（ｂ）記載の通り、施覆プロセス後、ヒートシンクプレート１５０５には回り込みエリア、即ち破線で括られているエリアが現れる。この回り込みエリアの幅Ｗは約１０〜２０μｍとなる。被覆膜がこれらのエリアを覆うことになる。その被覆膜で半田１５０６が覆われるのを避けるのも難しいことである。一般に、被覆膜は一種類又は複数種類の誘電体素材から選択されるので、そのことが理由となりこのエリアには導電性が現れない。これは、ワイヤ１８０２を半田１５０６に接合する際、導電性及び接着性双方に係る問題となる。そのため、回り込みエリアを避けてワイヤ１８０２を配置するのが望ましい。少なくとも、ボンディングワイヤ１８０２の場所を、ヒートシンクプレート１５０５の縁から約２５μｍ離すべきである。
【０１９５】
［代替的諸実施形態］
（第１実施形態）
第１実施形態に従い、ＩＩＩ族窒化物ベース半導体デバイス１１０及びその製造方法を説明する。
【０１９６】
第１実施形態では、図１記載の通り、まずベース基板１０１を準備し、複数個の縞状開エリア１０３を有する成長制限マスク１０２をその基板１０１上に形成する。
【０１９７】
本実施形態におけるベース基板１０１は、ＩＩＩ族窒化物ベース半導体製のｍ面基板１０１であり、不整カット方位を有していないものである。図３（ａ）、図３（ｂ）の画像（１）及び図３（ｃ）の画像（１）に示す通り、その島状ＩＩＩ族窒化物ベース半導体層１０９は概ね均一であり極平滑面を呈する。その後、図２５（ａ）及び図９に示す通り、図８（ａ）〜図８（ｅ）記載の方法を用い島状ＩＩＩ族窒化物半導体層１０９を取り外した。
【０１９８】
その後、分断法を用い島状ＩＩＩ族窒化物半導体層１０９を諸デバイス１１０へと分割する。図２５（ａ）に示すのは劈開を経た島状ＩＩＩ族窒化物半導体層１０９のｍ面（１−１００）ファセット２５０１及びｃ面（０００１）ファセット２５０２であり、劈開により作成されたためファセット２５０２が原子的に平滑となっている。
【０１９９】
思うに、これらの方法でより良好な結果が得られる理由は多数ある。第１に、島状ＩＩＩ族窒化物ベース半導体層１０９をｍ面ＧａＮ基板１０１から取り外していることである。自立ＧａＮ基板１０１には多数の欠陥、例えば転位及び積層欠陥がある。それらの欠陥により劈開方向の直線化が妨げられており、実のところ、欠陥所在位置にて劈開方向が曲がっていた。
【０２００】
これに対し、本発明では、基板１０１を取り除いた後に島状ＩＩＩ族窒化物半導体層１０９を分割する。そのため、その劈開が、面内揺らぎ分布を呈する基板１０１の影響を受けない。更に、島状ＩＩＩ族窒化物半導体層１０９をＭＯＣＶＤにより作成することで、それらが非常に高い結晶品質を有するものとなる。これが、平滑なファセットが得られる一因である。
【０２０１】
第２に、劈開エリアの幅及び劈開エリアの高さが非常に狭隘低背であるため、平滑なファセットが得られやすくなっていることである。幅は約４０〜１８０μｍ、高さは約１０〜１８０μｍである。従来技術では、劈開エリアの幅が通常は数ｃｍ超であり、本発明より１００倍長かった。
【０２０２】
既説方法の工程１〜１３により島状半導体層１０９を処理することで、レーザダイオードデバイス１１０を得ることができる。
【０２０３】
（第２実施形態）
第２実施形態ではＡｌＧａＮ層を島状ＩＩＩ族窒化物ベース半導体層１０９として用いる。ＡｌＧａＮ層は、ＥＬＯ−ＩＩＩ族窒化物層１０５として様々なオフ角基板１０１上に成長させうるものであり、そのＡｌ組成を０．０３〜０．０５に設定する。図３（ｆ）に示す通り、本発明を用い非常に平滑な表面をそのＡｌＧａＮ層１０９に持たせることができる。本発明を用い、様々なオフ角基板１０１から島状ＩＩＩ族窒化物ベース半導体層１０９たるＡｌＧａＮ層１０９を取り外すことができる。図２５（ｂ）に示す通り、ＡｌＧａＮ層１０９により平滑ファセット２５０２がもたらされ、それによりデバイス１１０のバー５０１を劈開させることができる。
【０２０４】
（第３実施形態）
第３実施形態ではＥＬＯ−ＧａＮベース層１０５を様々なオフ角基板１０１上で成長させる。図３（ｃ）及び図３（ｄ）それぞれに含まれている３個のＳＥＭ画像は、様々なオフ角基板１０１を島状ＩＩＩ族窒化物半導体層１０９と併用したものの画像である。そのｍ面発ｃ面寄りオフ角方位は、図３（ｃ）では０〜＋１５°、図３（ｄ）では０〜−２８°の範囲内である。本発明によれば、図９に示すように、諸バーを破断させることなく様々なオフ角基板１０１からバー５０１を取り外すことができる。
【０２０５】
半極性基板１０１を用いる際には、図５（ａ）〜図５（ｄ）記載の通り分割支援領域５０２を利用することができる。この領域を助力にしてバー５０１に平滑ファセット５０４をもたらすことができる。
【０２０６】
（第４実施形態）
第４実施形態では、二通りの相異なる不整カット方位を有するｃ面基板１０１上でＥＬＯ−ＧａＮベース層１０５を成長させる。図３（ｅ）に、島状ＩＩＩ族窒化物ベース半導体層１０９を伴う二種類の不整カット方位基板１０１のＳＥＭ画像を示す。図２５（ｃ）に示す通り、図８（ａ）〜図８（ｅ）記載の方法を用いそれら島状ＩＩＩ族窒化物半導体層１０９を取り外した。
【０２０７】
その後は、それら島状ＩＩＩ族窒化物半導体層１０９を、分断法を用い諸デバイス１１０へと分割する。図２５（ｃ）に、劈開後の島状ＩＩＩ族窒化物半導体層１０９のｍ面ファセット２５０３を、背面２５０４及び分離エリア２５０５と共に示す。ファセット２５０３は原子的に平滑であり、これはそのファセット５０４が劈開法により作成されたためである。
【０２０８】
（第５実施形態）
第５実施形態ではサファイア基板２０１をヘテロ基板２０１として用いる。図２に、そのヘテロ基板２０１上における島状ＩＩＩ族窒化物ベース半導体層１０９の構造を示す。この構造は第１実施形態の構造とほぼ同じであるが、サファイア基板２０１及びバッファ層２０２を用いる点で異なっている。バッファ層２０２は、一般に、ＩＩＩ族窒化物ベース半導体層１０５，１０６，１０９をサファイア基板２０１上に成長させる際に用いられる。本実施形態では、バッファ層２０２に、そのバッファ層２０２と並びｎ−ＧａＮ層又はアンドープＧａＮ層を含めることができる。バッファ層２０２は、約５００〜７００℃なる低温で成長させる。ｎ−ＧａＮ層又はアンドープＧａＮ層は、より高い約９００〜１２００℃なる温度で成長させる。合計厚は約１〜３μｍとする。その後は、バッファ層２０２並びにｎ−ＧａＮ層又はアンドープＧａＮ層の上に成長制限マスク１０２を配置する。デバイス１１０完成に至る残りのプロセスは第１実施形態と同じである。
【０２０９】
とはいえ、バッファ層２０２を用いることは必須ではない。例えば、成長制限マスク１０２をヘテロ基板２０１上に直に配置することができる。その後、ＥＬＯ−ＧａＮベース層１０５及び／又はＩＩＩ族窒化物ベース半導体デバイス層１０６を成長させることができる。この場合、ヘテロ基板２０１の表面とＥＬＯ−ＧａＮベース層１０５の下表面との間の界面が、多数の欠陥を含むヘテロ界面となるため、そこで容易に分割させることができる。
【０２１０】
本発明を採用することで、原子的に平滑であり共振向けなファセットを得ることができ、またヘテロ基板２０１使用時でさえもそうなるのは、そのファセット５０４が形成されるのが、エピ層１０５，１０６，１０９がそのヘテロ基板２０１から取り外された後であるからである。この場合、基板２０１の種類が分割支援領域５０２に影響を及ぼさない。ヘテロ基板２０１の使用は大量生産に大きな衝撃を及ぼす。
【０２１１】
例えば、使用基板２０１を、サファイア、ＧａＡｓ及びＳｉ等、自立ＧａＮ基板１０１と比べ低コストで大型な基板２０１とすることができる。これにより低コストなデバイス１１０がもたらされる。更に、サファイアやＧａＡｓの基板２０１は周知の通り低熱伝導率素材であるので、その種の基板２０１を用いるデバイスでは熱的な問題が発生する。しかしながら、本発明を用いた場合、デバイス１１０がそのヘテロ基板２０１から取り外されるので、そうした熱的問題を回避することができる。
【０２１２】
更に、ＥＬＯ成長法を用いることでデバイス１１０のバー５０１の取外しに備える場合、本発明によれば、ヘテロ基板２０１使用時に重大問題となる転位密度及び積層欠陥密度を大幅に低下させることができる。
【０２１３】
このように、本発明によれば、ヘテロ基板２０１の使用に由来する問題の多くを解決することができる。
【０２１４】
（第６実施形態）
第６実施形態の方法によるデバイス１１０の作成ではＥＬＯ成長法を用いない。図２６（ａ）、図２６（ｂ）、図２６（ｃ）及び図２６（ｄ）記載の通り、本実施形態で用いる基板１０１の成長面は、バルクＧａＮ及びＡｌＮ結晶に由来する｛０００１｝、｛１１−２２｝、｛１−１００｝、｛２０−２１｝、｛２０−２−１｝、｛１０−１１｝又は｛１０−１−１｝面或いはその他の面である。
【０２１５】
まず、図２６（ａ）記載の通り島状ＩＩＩ族窒化物半導体層１０９を基板１０１上に成長させる。その後は第１実施形態の方法を用い工程３からデバイス１１０を処理することができる。
【０２１６】
図２６（ｂ）に、畝構造２６０１を所定位置にて島状ＩＩＩ族窒化物ベース半導体層１０９上にどう配置するかを示す。
【０２１７】
その後、図２６（ｃ）記載の通りドライエッチング法２６０２を用いデバイス１１０のバー５０１を作成する。この時点で、デバイス１１０のバー５０１のサイズを、工程６にてそのバー５０１を取り外せるよう設定する。デバイス１１０のバー５０１のサイズは図２６（ｄ）に示す通りであり、例えばバー５０１の高さを５μｍとし、バー５０１の長さを１ｍｍとし、バー５０１の幅を３０〜５０μｍとすることができる。デバイス１１０のバー５０１のサイズは、取外し方法及びデバイス１１０の所要サイズによって最適化することができる。
【０２１８】
工程５〜１３は他の諸実施形態と同じである。
【０２１９】
本実施形態を用いることで、本発明により、ＥＬＯ法抜きでデバイス１１０を作成することができる。
【０２２０】
更に、本実施形態ではヘテロ基板２０１を用いることができる。その場合、ドライエッチングをヘテロ基板２０１の表面より下方に到達させるのが望ましい。ヘテロ基板２０１の界面とバッファ層２０２との間の界面は他の界面よりも接合強度が弱く、そのことが理由となり、基板２０１を容易に取り外すことができる。
【０２２１】
（第７実施形態）
第７実施形態によれば、ＡｌＧａＮ層を劈開支援層（ＣＡＬ）として利用することができる。好ましくは、そのＣＡＬのＡｌ組成を３％超とし、厚みを０．２μｍ超でそのＡｌ組成に応じた厚みとする。例えば、ＣＡＬのＡｌ組成及び厚みを、１２％及び０．６μｍ、３％及び１２μｍ等々とすることができる。
【０２２２】
構造内にＣＡＬを組み込むやり方は幾通りかある。その一つは、大量のＡｌをＥＬＯ−ＩＩＩ族窒化物層１０５内に含有させることであり、例えば、ＥＬＯ−ＩＩＩ族窒化物層１０５を成長させている間に１％超のＡｌを入れることができる。これに代え、ＣＡＬをＥＬＯ−ＩＩＩ族窒化物層１０５内に埋め込んでもよいし、ＣＡＬを構成する層１０６をＥＬＯ−ＩＩＩ族窒化物層１０５の頂部上に成長させてもよい。
【０２２３】
図２７（ａ）及び図２７（ｂ）にはＣＡＬ２７０１の使用が描かれており、これは島状ＩＩＩ族窒化物ベース半導体層１０９の側部ファセット２３０２，２３０３上又は内に形成することができる。具体的には、ＣＡＬ２７０１を、島状ＩＩＩ族窒化物ベース半導体層１０９に備わるエピ層１０５，１０６のうち一層又は複数層を有するものとすることで、劈開を支援することができる。
【０２２４】
［処理工程］
図２８は１個又は複数個のデバイスが備わるバーを分割する方法を描いたフローチャートであり、この方法では成長制限マスクを用い基板上に成長させた島状ＩＩＩ族窒化物ベース半導体層でバーを構成し、エピタキシャル横方向過成長（ＥＬＯ）法を用いそれら島状ＩＩＩ族窒化物ベース半導体層をその基板から取り外し、そして劈開法を用いそのバーを１個又は複数個のデバイスに分割している。
【０２２５】
ブロック２８０１はベース基板１０１を準備する工程を表している。一実施形態に係るベース基板１０１はＩＩＩ族窒化物ベース基板１０１、例えばＧａＮベース基板１０１である。
【０２２６】
ブロック２８０２は、基板１０１上に中間層を堆積させる付随的工程を表している。一実施形態に係る中間層はＩＩＩ族窒化物ベース層、例えばＧａＮベース層である。
【０２２７】
ブロック２８０３は基板１０１の上又は上方、即ち基板１０１それ自体の上か中間層上に、成長制限マスク１０２を形成する工程を表している。成長制限マスク１０２をパターン化して複数個の開エリア１０３を設ける。
【０２２８】
ブロック２８０４は、エピタキシャル横方向過成長（ＥＬＯ）を用い成長制限マスク１０２の上又は上方に１個又は複数個のＩＩＩ族窒化物ベース層１０５を成長させる工程を表しており、この工程ではＩＩＩ族窒化物層１０５のエピタキシャル横方向過成長が成長制限マスク１０２の開エリア１０３に対し平行な方向に進み、その成長制限マスク１０２の縞１０２ａ上でＩＩＩ族窒化物層１０５同士が合体する前にそのエピタキシャル横方向過成長を止めている。一実施形態に係るＥＬＯ−ＩＩＩ族窒化物ベース層１０５はＥＬＯ−ＧａＮベース層１０５である。
【０２２９】
ブロック２８０５は、ＥＬＯ−ＩＩＩ族窒化物ベース層１０５上に１個又は複数個の付加的ＩＩＩ族窒化物ベース半導体デバイス層１０６を成長させることでバー５０１を形成する工程を表している。この付加的ＩＩＩ族窒化物ベース半導体デバイス層１０６と併せ、ＥＬＯ−ＩＩＩ族窒化物ベース層１０５により、島状ＩＩＩ族窒化物ベース半導体層１０９のうち一層又は複数層を生成する。
【０２３０】
ブロック２８０６は、バー５０１沿いに１個又は複数個の分割支援領域５０２を形成する工程を表している。分割支援領域５０２は、バー５０１の第１ファセット５０５及び／又は第２ファセット５０６上に形成すればよい。加えて、分割支援領域５０２をバー５０１の片側に形成しても両側に形成してもよい。分割支援領域５０２は周期長単位で形成し、各周期をそのデバイスの長さで決定し、また個々の分割支援領域５０２をスクライブラインで構成する。加えて、分割支援領域５０２を、電流注入領域５０３を避けるやり方で平坦面領域１０７に生成する。
【０２３１】
ブロック２８０７は、ポリマ膜８０１をバー５０１に付着させ、基板１０１の表面を対象にして劈開技術を用いその基板１０１からそのバー５０１を取り外す工程を表しており、例えば島状ＩＩＩ族窒化物ベース半導体層１０９を基板１０１から機械的に分離又は剥離させている。ポリマ膜８０１は、プレート８０６を用い膜８０１及び基板１０１に圧力を加えることで、バー５０１に付着させる。本方法にて、圧力を加えつつ膜８０１及び基板１０１の温度を変化させるよう、ひいては膜８０１・基板１０１間熱係数差を利用し基板１０１からバー５０１を取り外すようにしてもよい。
【０２３２】
ブロック２８０８は、バー５０１沿いに形成されている分割支援領域５０２にて劈開させることでそのバー５０１を１個又は複数個のデバイス１１０へと分割する工程を表している。本工程にて、レーザダイオードデバイス１１０それぞれの上に１個又は複数個のファセット５０４を生成してもよい。
【０２３３】
ブロック２８０９は、各デバイス１１０をヒートシンクプレート１５０５上に載せ、劈開によりデバイス１１０に生じたファセット５０４のうち１個又は複数個を施覆する工程を表している。本工程では、更に、ヒートシンクプレート１５０５に備わるトレンチ１５０７にてそのヒートシンクプレート１５０５を分割することで、諸デバイス１１０を分離させる。ヒートシンクプレート１５０５を、ボンディングワイヤ１８０１，１８０２がデバイス１１０に取り付けられる前に分割しても取り付けられた後に分割してもよい。
【０２３４】
ブロック２８１０は、本方法の最終製品即ち本方法に従い作成された１個又は複数個のＩＩＩ族窒化物ベース半導体デバイス１１０と、デバイス１１０から除去された基板１０１でありリサイクル及び再使用が可能なものを表している。
【０２３５】
［長所及び利点］
本発明には多数の長所及び利点がある：
・高価なＩＩＩ族窒化物ベース基板１０１を、その基板１０１をデバイス１１０の諸層から除去した後に再使用することができる。
・高品質な層１０５，１０６，１０９を、同一又は類似素材の基板１０１を用い、非常に低い欠陥密度で以て得ることができる。
・基板１０１と層１０５，１０６，１０９の両者向けに同一又は類似素材を用いることで、層１０５，１０６，１０９内歪を低減することができる。
・基板１０１と層１０５，１０６，１０９の両者向けに同一又は類似熱膨張素材を用いることで、エピタキシャル成長中の基板１０１の反りを減らすことができる。
・ＥＬＯにより成長させた諸層１０５は高品質である。
・ＥＬＯ−ＧａＮベース層１０５同士が合体せず、内部歪が解放されることが助力となり、あらゆるクラックの発生が回避される。デバイス層１０６がＡｌＧａＮ層、特にＡｌ含有率が高い層である場合、このことが非常に役立つ。
・島状ＩＩＩ族窒化物ベース半導体層１０９が分離状態で形成されるので、引張応力又は圧縮応力が他の島状ＩＩＩ族窒化物ベース半導体層１０９に及ばない。
・また、成長制限マスク１０２とＥＬＯ−ＧａＮベース層１０５とが化学的に接合されていないため、ＥＬＯ−ＧａＮベース層１０５内や付加的なデバイス層１０６内の応力を、成長制限マスク１０２・ＥＬＯ−ＧａＮベース層１０５間界面に生じる摺動により緩和することができる。
・各島状ＩＩＩ族窒化物ベース半導体層１０９間に無成長領域１０４が存在することで可撓性がもたらされるので、外力が加わったときに基板１０１が容易に変形して反りが発生しうる。そのため、基板１０１内に多少の反り、湾曲又は変形が生じた場合でも、それを些少な外力によって容易に補正でき、ひいてはクラックの発生を回避することができる。結果として、真空チャッキングによる基板１０１のハンドリングが可能になるため、半導体デバイスの製造プロセスを容易に実行可能となる。
・無成長領域１０４があるので大面積の成長制限マスク１０２を容易に溶解させることができる。
・基板１０１の湾曲を抑えることで高品質半導体結晶の層１０５，１０６，１０９を成長させることができるのに加え、その層１０５，１０６，１０９が非常に厚い場合でもクラックの発生等々を抑えることができ、それにより大面積半導体デバイスを容易に実現することができる。
・本作成方法は大型ウェハ（＞２インチ）にも容易に取り入れることができる。
【０２３６】
［修正及び代替」
多数の修正及び代替を、本発明の技術的範囲からの離隔なしになすことができる。
【０２３７】
例えば、本発明を他方位のＩＩＩ族窒化物基板で以て用いてもよい。具体的には、その基板を、基礎非極性ｍ面｛１０−１０｝族としてもよいし、ｈ、ｉ又はｋミラー指数のうち少なくとも２個が非ゼロであり且つｌミラー指数が非ゼロな半極性平面族例えば｛２０−２−１｝面としてもよい。平坦ＥＬＯ成長エリアが広いため、（２０−２−１）の半極性基板が特に有用である。
【０２３８】
また例えば、本発明を、記述通り、様々な光電デバイス構造例えば発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、ショットキバリアダイオード（ＳＢＤ）又は金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を作成する際用いることができる。本発明を他の光電デバイス、例えばマイクロＬＥＤ、垂直共振器面発光レーザ（ＶＣＳＥＬ）、端面発光レーザダイオード（ＥＥＬＤ）及び太陽電池を作成する際用いてもよい。
【０２３９】
［結論］
これで本発明の好適実施形態についての記述を終わることにする。本発明の１個又は複数個の実施形態についての上掲の記述は、例証及び記述を目的として提示されたものである。開示されている形態そのものに本発明を限定することやそれ以外を除外することは意図していない。上掲の教示を手掛かりにして多くの修正及び変形をなすことができる。想定しているところによれば、本発明の技術的範囲を規定するのは、この詳細記述ではなく、寧ろ別項の特許請求の範囲である。
【図１（ａ）】
2021525452.tif 000003
【図１（ｂ）−１（ｃ）】
2021525452.tif 000004
【図２】
2021525452.tif 000005
【図３ａ】
2021525452.tif 000006
【図３ｂ】
2021525452.tif 000007
【図３ｃ】
2021525452.tif 000008
【図３ｄ】
2021525452.tif 000009
【図３ｅ】
2021525452.tif 000010
【図３ｆ】
2021525452.tif 000011
【図４】
2021525452.tif 000012
【図５（ａ）】
2021525452.tif 000013
【図５（ｂ）】
2021525452.tif 000014
【図５（ｃ）】
2021525452.tif 000015
【図５（ｄ）】
2021525452.tif 000016
【図６（ａ）】
2021525452.tif 000017
【図６（ｂ）】
2021525452.tif 000018
【図７ａ】
2021525452.tif 000019
【図７ｂ】
2021525452.tif 000020
【図８（ａ）】
2021525452.tif 000021
【図８（ｂ）】
2021525452.tif 000022
【図８（ｃ）】
2021525452.tif 000023
【図８（ｄ）】
2021525452.tif 000024
【図８（ｅ）】
2021525452.tif 000025
【図８（ｆ）】
2021525452.tif 000026
【図８（ｇ）】
2021525452.tif 000027
【図９ａ】
2021525452.tif 000028
【図９ｂ】
2021525452.tif 000029
【図１０ａ】
2021525452.tif 000030
【図１０ｂ】
2021525452.tif 000031
【図１０ｃ】
2021525452.tif 000032
【図１０ｄ−１０ｅ】
2021525452.tif 000033
【図１１（ａ）−１１（ｂ）】
2021525452.tif 000034
【図１２】
2021525452.tif 000035
【図１３】
2021525452.tif 000036
【図１４】
2021525452.tif 000037
【図１５ａ】
2021525452.tif 000038
【図１５ｂ】
2021525452.tif 000039
【図１５ｃ】
2021525452.tif 000040
【図１５ｄ】
2021525452.tif 000041
【図１５ｅ】
2021525452.tif 000042
【図１５ｆ】
2021525452.tif 000043
【図１６（ａ）】
2021525452.tif 000044
【図１６（ｂ）】
2021525452.tif 000045
【図１７】
2021525452.tif 000046
【図１８（ａ）−１８（ｂ）】
2021525452.tif 000047
【図１８（ｃ）】
2021525452.tif 000048
【図１９（ａ）−１９（ｂ）】
2021525452.tif 000049
【図２０（ａ）】
2021525452.tif 000050
【図２０（ｂ）】
2021525452.tif 000051
【図２１】
2021525452.tif 000052
【図２２】
2021525452.tif 000053
【図２３（ａ）】
2021525452.tif 000054
【図２３（ｂ）】
2021525452.tif 000055
【図２４（ａ）】
2021525452.tif 000056
【図２４（ｂ）】
2021525452.tif 000057
【図２５（ａ）】
2021525452.tif 000058
【図２５（ｂ）】
2021525452.tif 000059
【図２５（ｃ）】
2021525452.tif 000060
【図２６ａ】
2021525452.tif 000061
【図２６ｂ】
2021525452.tif 000062
【図２６ｃ】
2021525452.tif 000063
【図２６ｄ】
2021525452.tif 000064
【図２７（ａ）】
2021525452.tif 000065
【図２７（ｂ）】
2021525452.tif 000066
【図２８】
2021525452.tif 000067
【国際調査報告】
2021525452.tif 000068