(57)【要約】  双方向データリンクが、順方向チャネルトランスミッタ回路（１０２）及び順方向チャネルレシーバ回路（１０４）を含む。順方向チャネルトランスミッタ回路（１０２）は、順方向チャネルドライバ回路（１０６）及び逆方向チャネルレシーバ回路（１０８）を含む。逆方向チャネルレシーバ回路（１０８）は、順方向チャネルドライバ回路（１０６）に結合される。逆方向チャネルレシーバ回路（１０８）は、加算回路及びアクティブフィルタ回路を含む。加算回路は、順方向チャネルドライバ回路（１０６）に結合される。アクティブフィルタ回路は加算回路に結合される。順方向チャネルレシーバ回路（１０４）は、順方向チャネルレシーバ（１１０）及び逆方向チャネルドライバ回路（１１２）を含む。逆方向チャネルドライバ回路（１１２）は、順方向チャネルレシーバ（１１０）に結合される。
2021519048.tif 000002
【特許請求の範囲】
【請求項１】
双方向データリンクであって、
順方向チャネルトランスミッタ回路、及び
順方向チャネルレシーバ回路、
を含み、
前記順方向チャネルトランスミッタ回路が、
順方向チャネルドライバ回路と、
前記順方向チャネルドライバ回路に結合される逆方向チャネルレシーバ回路と、
を含み、
前記逆方向チャネルレシーバ回路が、
前記順方向チャネルドライバ回路に結合される加算回路と、
前記加算回路に結合されるアクティブフィルタ回路と、
を含み、
前記順方向チャネルレシーバ回路が、順方向チャネルレシーバと、前記順方向チャネルレシーバに結合される逆方向チャネルドライバ回路とを含む、
双方向データリンク。
【請求項２】
請求項１に記載の双方向データリンクであって、前記アクティブフィルタ回路が、
前記加算回路に結合される第１のトランジスタ、
差動増幅器を形成するために前記第１のトランジスタに結合される第２のトランジスタ、及び
前記差動増幅器の出力に結合される第１のコンデンサ、
を含む、双方向データリンク。
【請求項３】
請求項２に記載の双方向データリンクであって、前記アクティブフィルタ回路が、
第３のトランジスタ、
交差結合対を形成するように前記第３のトランジスタに接続される第４のトランジスタ、及び
前記交差結合対の出力に結合される第２のコンデンサ、
を含む、双方向データリンク。
【請求項４】
請求項１に記載の双方向データリンクであって、前記逆方向チャネルレシーバ回路が、
前記アクティブフィルタ回路に結合される基準電圧回路、
前記アクティブフィルタ回路に結合される前記順方向チャネルドライバ回路の縮尺変更された部分を含むドライバ複製回路、及び
前記ドライバ複製回路を前記アクティブフィルタ回路に結合するコンデンサ、
を含む、双方向データリンク。
【請求項５】
請求項１に記載の双方向データリンクであって、前記逆方向チャネルドライバ回路が、
複数の駆動トランジスタと、
各々が前記駆動トランジスタの１つを接地に結合する複数の衰退抵抗器と、
を含む、双方向データリンク。
【請求項６】
請求項５に記載の双方向データリンクであって、前記複数の駆動トランジスタが、
複数のアクティブ側トランジスタ、
複数のダミー側トランジスタ、及び
前記ダミー側トランジスタに結合される終端回路であって、逆方向チャネルデータを渡すように構成されるコンデンサと、前記コンデンサを接地に結合する抵抗器とを含む、前記終端回路、
を含む、双方向データリンク。
【請求項７】
請求項１に記載の双方向データリンクであって、前記逆方向チャネルドライバ回路が差動電流モード駆動回路を含み、
前記差動電流モード駆動回路が、
複数の駆動トランジスタと、
各々が前記駆動トランジスタの１つに結合される複数のプルアップ抵抗器と、
前記プルアップ抵抗器に結合される電圧レギュレータ回路と、
を含む、双方向データリンク。
【請求項８】
請求項１に記載の双方向データリンクであって、
前記加算回路が、前記導体に結合される前記順方向チャネルドライバ回路の第１の出力に結合される第１の抵抗器と、前記順方向チャネルドライバ回路の第２の出力に結合される第２の抵抗器とを含み、
前記逆方向チャネルレシーバ回路が、前記第１の抵抗器及び前記第２の抵抗器を前記アクティブフィルタ回路に結合するコンデンサを含む、
双方向データリンク。
【請求項９】
トランシーバ回路であって、
差動出力を含む順方向チャネルドライバ回路、及び
前記差動出力に結合される逆方向チャネルレシーバ回路、
を含み、
前記逆方向チャネルレシーバ回路が、加算回路と、前記加算回路に結合されるアクティブフィルタ回路とを含む、
トランシーバ回路。
【請求項１０】
請求項９に記載のトランシーバ回路であって、前記加算回路が、
前記差動出力の正端子に結合される第１の端子を含む第１の抵抗器、及び
第２の抵抗器、
を含み、
前記第２の抵抗器が、前記差動出力の負端子に結合される第１の端子と、前記第１の抵抗器の第２の端子に結合される第２の端子とを含む、
トランシーバ回路。
【請求項１１】
請求項９に記載のトランシーバ回路であって、前記アクティブフィルタ回路が、
前記加算回路に結合される第１のトランジスタであって、前記加算回路によって生成される出力信号によって制御される、前記第１のトランジスタ、
基準電圧源に結合され、差動増幅器を形成するために前記第１のトランジスタに結合される第２のトランジスタ、及び
第１のコンデンサ、
を含み、
前記第１のコンデンサが、前記差動増幅器の第１の出力に結合される第１の端子と、前記差動増幅器の第２の出力に結合される第２の端子とを含む、
トランシーバ回路。
【請求項１２】
請求項１１に記載のトランシーバ回路であって、前記アクティブフィルタ回路が、
前記差動増幅器に結合される交差結合対であって、第１のトランジスタと、前記第１のトランジスタに交差結合される第２のトランジスタとを含む、前記交差結合対、及び
第２のコンデンサ、
を含み、
前記第２のコンデンサが、前記交差結合対の第１の出力に結合される第１の端子と、前記交差結合対の第２の出力に結合される第２の端子とを含む、
トランシーバ回路。
【請求項１３】
請求項１１に記載のトランシーバ回路であって、前記基準電圧源が、前記第１のトランジスタの端子に結合される、トランシーバ回路。
【請求項１４】
請求項１１に記載のトランシーバ回路であって、
前記順方向チャネルドライバ回路の縮尺変更された部分を含むドライバ複製回路、及び
前記ドライバ複製回路を前記第２のトランジスタに結合するコンデンサ、
をさらに含む、トランシーバ回路。
【請求項１５】
トランシーバ回路であって、
入力端子を含む順方向チャネルレシーバ回路、及び
前記順方向チャネルレシーバ回路に結合される逆方向チャネルドライバ回路、
を含み、
前記逆方向チャネルドライバ回路が、
前記順方向チャネルレシーバ回路の前記入力端子に結合される出力端子と、
前記出力端子に結合される差動電流モード駆動回路と、
を含み、
前記差動電流モード駆動回路が、
各々が第１の端子を含む複数の駆動トランジスタと、
複数の衰退抵抗器と、
を含み、
前記複数の衰退抵抗器の各々が、前記駆動トランジスタのうちの１つの駆動トランジスタの前記第１の端子に結合される第１の端子と、接地に結合される第２の端子とを含む、
トランシーバ回路。
【請求項１６】
請求項１５に記載のトランシーバ回路であって、前記複数の駆動トランジスタが、
複数のアクティブ側トランジスタ、
複数のダミー側トランジスタ、及び
前記ダミー側トランジスタに結合される終端回路、
を含み、
前記アクティブ側トランジスタの少なくとも１つが、前記逆方向チャネル駆動回路の前記出力端子に結合されており、
前記終端回路が、
前記ダミー側トランジスタの各ダミー側トランジスタの第１の端子に結合される第１の端子を含むコンデンサであって、前記逆方向チャネルデータを渡すように構成される、前記コンデンサ、及び
前記コンデンサの第２の端子に結合される第１の端子と、接地に結合される第２の端子とを含む抵抗器、
を含む、
トランシーバ回路。
【請求項１７】
請求項１５に記載のトランシーバ回路であって、前記逆方向チャネルドライバ回路が、
各々が前記駆動トランジスタの１つに結合される複数のプルアップ抵抗器、及び
前記プルアップ抵抗器に結合される電圧レギュレータ回路、
を含む、トランシーバ回路。
【請求項１８】
逆方向チャネル通信システムであって、
逆方向チャネルドライバ回路、及び
逆方向チャネルレシーバ、
を含み、
前記逆方向チャネルドライバ回路が、
各々が第１の端子を含む複数の駆動トランジスタと、
複数の衰退抵抗器と、
を含み、
前記衰退抵抗器の各々が、
前記駆動トランジスタのうちの１つの駆動トランジスタの第１の端子に結合される第１の端子と、
接地に結合される第２の端子と、
を含み、
前記逆方向チャネルレシーバが、
加算回路と、
前記加算回路に結合されるアクティブフィルタ回路と、
を含む、
逆方向チャネル通信システム。
【請求項１９】
請求項１８に記載の逆方向チャネル通信システムであって、
前記複数の駆動トランジスタが、複数のアクティブ側トランジスタと、複数のダミー側トランジスタとを含み、前記アクティブ側トランジスタの少なくとも１つが導体上に前記逆方向チャネルデータを駆動するように構成され、
逆方向チャネルドライバ回路が更に、
前記ダミー側トランジスタに結合される終端回路と、
各々が前記駆動トランジスタの１つに結合される複数のプルアップ抵抗器と、
前記プルアップ抵抗器に結合される電圧レギュレータ回路と、
を含み、
前記終端回路が、
前記ダミー側トランジスタの各々の第１の端子に結合される第１の端子を含むコンデンサであって、前記逆方向チャネルデータを渡すように構成される前記コンデンサと、
前記コンデンサの第２の端子に結合される第１の端子と、接地に結合される第２の端子とを含む抵抗器と、
を含む、
逆方向チャネル通信システム。
【請求項２０】
請求項１８に記載の逆方向チャネル通信システムであって、
前記加算回路が、前記逆方向チャネルレシーバ回路の第１の入力端子に結合される第１の端子を含む第１の抵抗器と、第２の抵抗器とを含み、
前記第２の抵抗器が、前記逆方向チャネルレシーバ回路の第２の入力端子に結合される第１の端子と、前記第１の抵抗器の第２の端子に結合される第２の端子とを含み、
前記アクティブフィルタ回路が、
前記加算回路に結合される第１のトランジスタであって、前記加算回路によって生成される出力信号によって制御される、前記第１のトランジスタと、
基準電圧源に結合され、前記第１のトランジスタに結合されて差動増幅器を形成する第２のトランジスタ、
第１のコンデンサであって、前記差動増幅器の第１の出力に結合される第１の端子と、前記差動増幅器の第２の出力に結合される第２の端子とを含む、前記第１のコンデンサ、
前記差動増幅器に結合される交差結合対であって、第３のトランジスタと、前記第３のトランジスタに交差結合される第４のトランジスタとを含む前記交差結合対、及び
第２のコンデンサであって、前記交差結合対の第１の出力に結合される第１の端子と、前記交差結合対の第２の出力に結合される第２の端子とを含む、前記第２のコンデンサ、
を含む、
逆方向チャネル通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
通信リンクは現代の電子機器システムでは一般的である。幾つかの通信シンクは一方向（すなわち、一方向のみのデータフロー）であり、他の通信リンクは双方向（すなわち、両方向のデータフロー）である。通信媒体を共有する双方向通信リンクは、一方向に移動するデータを、反対方向に移動するデータと区別することを可能にしなければならない。
【発明の概要】
【０００２】
シングルエンド同軸ケーブルを介した同時双方向通信のためのデータリンクが本明細書に開示される。一例において、双方向データリンクは、順方向チャネルトランスミッタ回路及び順方向チャネルレシーバ回路を含む。順方向チャネルトランスミッタ回路は、順方向チャネルドライバ回路と、逆方向（back）チャネルレシーバ回路とを含む。逆方向チャネルレシーバ回路は、順方向チャネルドライバ回路に結合される。逆方向チャネルレシーバ回路は、加算回路及びアクティブフィルタ回路を含む。加算回路は、順方向チャネルドライバ回路に結合される。アクティブフィルタ回路は加算回路に結合される。順方向チャネルレシーバ回路は、順方向チャネルレシーバと逆方向チャネルドライバ回路とを含む。逆方向チャネルドライバ回路は、順方向チャネルレシーバに結合される。
【０００３】
別の例において、トランシーバ回路が、順方向チャネルドライバ回路及び逆方向チャネルレシーバ回路を含む。順方向チャネルドライバ回路は差動出力を含む。逆方向チャネルレシーバ回路は差動出力に結合される。逆方向チャネルレシーバ回路は、加算回路及びアクティブフィルタ回路を含む。アクティブフィルタ回路は加算回路に結合される。
【０００４】
更なる例において、トランシーバ回路が、順方向チャネルレシーバ回路及び逆方向チャネルドライバ回路を含む。順方向チャネルレシーバ回路は入力端子を含む。逆方向チャネルドライバ回路は、順方向チャネルレシーバ回路に結合される。逆方向チャネルドライバ回路は、出力端子及び差動電流モード駆動回路を含む。出力端子は、順方向チャネルレシーバ回路の入力端子に結合される。差動電流モード駆動回路は、出力端子に結合される。差動電流モード駆動回路は、複数の駆動トランジスタ及び複数の衰退（degeneration）抵抗器を含む。駆動トランジスタの各々は第１の端子を含む。衰退抵抗器の各々は、駆動トランジスタのうちの１つの駆動トランジスタの第１の端子に結合される第１の端子と、接地に結合される第２の端子とを含む。
【０００５】
さらに別の更なる例において、逆方向チャネル通信システムが、逆方向チャネルドライバ回路及び逆方向チャネルレシーバ回路を含む。逆方向チャネルドライバ回路は、複数の駆動トランジスタ及び複数の衰退抵抗器を含む。駆動トランジスタの各々は第１の端子を含む。衰退抵抗器の各々は、駆動トランジスタのうちの１つの駆動トランジスタの第１の端子に結合される第１の端子と、接地に結合される第２の端子とを含む。逆方向チャネルレシーバは、加算回路及びアクティブフィルタ回路を含む。アクティブフィルタ回路は加算回路に結合される。
【図面の簡単な説明】
【０００６】
【図１】本記載に従った双方向データリンクのためのブロック図を示す。
【０００７】
【図２】本記載に従った双方向データリンクのオペレーションを例示する信号の例を示す。
【０００８】
【図３】本記載に従った双方向データリンクでの使用に適した逆方向チャネルドライバのための概略図を示す。
【０００９】
【図４】本記載に従った双方向データリンクでの使用に適した逆方向チャネルレシーバのための概略図を示す。
【００１０】
【図５】本記載に従ったドライバ複製回路を含む双方向データリンクでの使用に適した逆方向チャネルレシーバのための概略図を示す。
【００１１】
【図６】本記載に従った順方向チャネルトランスミッタでの使用に適した電圧モードドライバ回路の例を示す。
【発明を実施するための形態】
【００１２】
本記載において、「結合する」という用語は、間接的又は直接的な有線又はワイヤレス接続のいずれかを意味する。そのため、第１のデバイスが第２のデバイスに結合する場合、その接続は、直接的接続を介するもの、又は、他のデバイス及び接続を介する間接的接続を介するものであり得る。また、本記載では「〜に基づく」は、「少なくとも部分的に基づく」ことを意味する。そのため、ＸがＹに基づく場合、ＸはＹ及び任意の数の他の要因の関数であり得る。
【００１３】
システムは、双方向シグナリングに対して様々なアプローチを採用している。時分割多重化は、任意の所与の時間に一方向のみで送信するために通信媒体を確保する。例えば、通信媒体の時間の９５％は順方向チャネル使用のために確保され得、通信媒体の時間の５％は逆方向チャネル使用のために確保され得る。時分割多重化は、データを失うことなく、順方向チャネルと逆方向チャネルとの間の切り替えを調整するためにハンドシェーキングを必要とし得る。周波数分割多重化は、異なるキャリア周波数を用いて、順方向及び逆方向チャネルデータを同時に送信する。しかしながら、周波数分割多重を用いて高帯域幅を達成することは困難であり得る。アクティブ相殺は、受信データから送信データを差し引くために、リンクの各端部で複製トランスミッタを用いる。アクティブ相殺は順方向及び逆方向チャネルでの同時双方向通信を可能にするが、複製及び相殺回路は追加の電力及び回路エリアを必要とし、シングルエンドシステム又は高データレート（例えば、＞１０Ｇｂ／ｓ）で実装することは困難であり得る。
【００１４】
本明細書に開示される双方向リンク回路要素は、複製回路を用いずに、シングルエンド媒体（例えば、同軸ケーブル）上で同時に双方向シグナリングを提供する。双方向リンク回路要素は、順方向チャネルトランスミッタ及び順方向チャネルレシーバを含む。順方向チャネルトランスミッタは、順方向チャネルデータを比較的高速（例えば、＞３ギガビット／レート（Ｇｂ／ｓ））で送信するドライバと、逆方向チャネルレシーバとを含む。逆方向チャネルデータレートは、順方向チャネルデータレートより実質的に低くなり得る（例えば、約３００メガビット／ｓ（Ｍｂ／ｓ））。逆方向チャネルレシーバは、順方向チャネル上で送信された信号の反転バージョンとシングルエンド媒体上の信号とを加算し、信号の和をローパスフィルタリングして、順方向チャネルデータにより生成された高周波数ノイズを除去することにより、シングルエンド媒体から逆方向チャネルを抽出する。順方向チャネルレシーバは、順方向チャネルデータを受信するためのレシーバ回路と、逆方向チャネルデータを送信するための電流モード逆方向チャネルドライバとを含む。逆方向チャネルドライバは、順方向チャネルにおいて誘導されるノイズを低減するための衰退（degeneration）を含む。
【００１５】
図１は、本記載に従った双方向データリンク１００のブロック図を示す。双方向データリンク１００は、順方向チャネルトランスミッタ回路１０２及び順方向チャネルレシーバ回路１０４を含む。順方向チャネルトランスミッタ回路１０２と順方向チャネルレシーバ回路１０４との間の通信は、同軸ケーブル１１４又は他の適切な導体を介するシングルエンドである。順方向チャネルトランスミッタ回路１０２は、順方向チャネルドライバ回路１０６及び逆方向チャネルレシーバ回路１０８を含む。順方向チャネルドライバ回路１０６は、送信されるべきデータを受信する、電圧モード又は電流モードドライバであり、同軸ケーブル１１４上にデータを駆動する。順方向チャネルドライバ回路１０６は差動ドライバである。順方向チャネルドライバ回路１０６の非反転出力１２０は、同軸ケーブル１１４に結合され、同軸ケーブル１１４を駆動し、順方向チャネルドライバ回路１０６の反転出力１２２は終端ネットワーク１１６に結合される。
【００１６】
逆方向チャネルレシーバ回路１０８は、順方向チャネルドライバ回路１０６に結合され、同軸ケーブル１１４を介して送信された逆方向チャネルデータを受信する。より具体的には、逆方向チャネルレシーバ回路１０８は、反転出力１２２に結合される第１の入力端子１２４と、非反転出力１２０に結合される第２の入力端子１２６とを含む。逆方向チャネルレシーバ回路１０８は、同軸ケーブル１１４（すなわち、非反転出力１２０上に存在する信号）で受け取った信号と、反転出力１２２上に存在する信号とを加算して、入力端子１２６を介して受け取った信号から順方向チャネルデータを除去する。逆方向チャネルレシーバ回路１０８は、順方向チャネル送信によって生成されたノイズを減衰させるために、加算された信号をフィルタする。逆方向チャネルレシーバ回路１０８によって出力された逆方向チャネルデータは、逆方向チャネルクロック及びデータ回復（ＣＤＲ）回路、又は逆方向チャネルデータを処理するための他の回路要素に提供され得る。
【００１７】
順方向チャネルレシーバ回路１０４は、シングルエンド（不平衡）順方向チャネルデータを受け取るための入力端子１５２と、順方向チャネルレシーバ１１０と、逆方向チャネルドライバ回路１１２とを含む。逆方向チャネルドライバ回路１１２は、送信されるべき逆方向チャネルデータを受け取る差動電流モード駆動回路を含み、同軸ケーブル１１４上にデータを駆動する。逆方向チャネルドライバ回路１１２は、出力端子１３２と出力端子１３４で同じ信号を提供する。出力端子１３２は、入力端子１５２及び同軸ケーブル１１４に結合されて、順方向チャネルトランスミッタ回路１０２への逆方向チャネルデータを駆動する。出力端子１３４は、順方向チャネルレシーバ１１０の反転入力１３０に及び終端ネットワーク１１８に結合される。
【００１８】
順方向チャネルレシーバ１１０は、非反転入力１２８で受信した同軸ケーブル１１４上の信号（すなわち、順方向チャネルデータと逆方向チャネルデータを組み合わせたもの）から反転入力１３０上で受け取った逆方向チャネルデータを差し引いて、非反転入力１２８を介して受信した信号から逆方向チャネルデータを除去する。順方向チャネルレシーバ１１０によって出力された順方向チャネルデータは、順方向チャネルデータを処理するために順方向チャネルクロック及びデータ回復（ＣＤＲ）回路又は他の回路要素に提供され得る。
【００１９】
図２は、本記載に従った双方向データリンクのオペレーションを例示する信号の例を示す。簡潔にするために、図２の信号は、回路又はケーブル遅延なしで示される。送信されるべき順方向チャネルデータ１３６は、順方向チャネルドライバ回路１０６によって同軸ケーブル１１４上で駆動され、送信されるべき逆方向チャネルデータ１３８は、逆方向チャネルドライバ回路１１２によって同軸ケーブル１１４上に駆動される。送信されるべき逆方向チャネルデータ１３８は、送信帯域幅を低減し、クロック及びデータ回復を容易にするために、符号化（例えば、マンチェスタ符号化）され得る。エンコードにより、逆方向チャネルデータの帯域幅が小さくなり、これにより、順方向チャネルデータと逆方向チャネルデータ間の相互作用が減少する。同軸ケーブル１１４上の信号を加算して、順方向チャネルドライバ回路１０６の非反転出力１２０における信号１４０と、順方向チャネルレシーバ１１０の非反転入力１２８における信号１４４を形成する。逆方向チャネルレシーバ回路１０８は、送信された逆方向チャネルデータを逆方向チャネルレシーバ回路１０８の出力信号１４８として再作成するために、信号１４０と反転された順方向チャネルデータ１４２とを加算する。順方向チャネルレシーバ１１０は、非反転入力１２８で受信された信号１４４から１３０上で受信された逆方向チャネルデータ信号１４６を差し引いて、順方向チャネルレシーバ１１０の出力信号１５０として、送信されるべき順方向チャネルデータ１３６を再作成する。
【００２０】
図３は、双方向データリンク１００での使用に適した逆方向チャネルドライバ回路３００のための概略図を示す。逆方向チャネルドライバ回路３００は、逆方向チャネルドライバ回路１１２の一実装である。逆方向チャネルドライバ回路３００は、差動電流モード駆動回路３５２を形成する、トランジスタ３０２、トランジスタ３０４、トランジスタ３０６、及びトランジスタ３０８として図３に示されている複数の駆動トランジスタを含む。トランジスタ３０２及びトランジスタ３０４は、出力端子１３２及び出力端子１３４上にそれぞれ共通モード信号を駆動するアクティブ側トランジスタである。トランジスタ３０６及びトランジスタ３０８は、トランジスタ３０２〜３０８によって形成される差動ドライバのダミー側を提供するダミー側トランジスタである。トランジスタ３０２は、出力端子１３２に結合される端子（例えば、コレクタ端子）３０２Ｃを含む。トランジスタ３０４は、出力端子１３４に結合される端子（例えば、コレクタ端子）３０４Ｃを含む。トランジスタ３０６は、トランジスタ３０８の端子（例えば、コレクタ端子）３０８Ｃに結合される端子（例えば、コレクタ端子）３０６Ｃを含む。
【００２１】
逆方向チャネルドライバ回路３００は、逆方向チャネルドライバ回路３００の出力共通モード電圧を設定する電圧レギュレータ回路３３２を含む。例えば、電圧レギュレータ回路３３２は、逆方向チャネルドライバ回路３００の出力共通モード電圧を約２．１ボルトに設定し得る。電圧レギュレータ回路３３２は、増幅器３３４、コンデンサ３３６、抵抗器３３８、及び抵抗器３４０を含む。増幅器３３４は、出力共通モード電圧をノード３４２上に駆動する。抵抗器３３８及び抵抗器３４０は、増幅器３３４の利得を設定する。コンデンサ３３６は、ノード３４２上のノイズを減少させるために電圧リップルをフィルタする。
【００２２】
トランジスタ３０２は、プルアップ抵抗器３２６を介して３２２に結合される。トランジスタ３０４は、プルアップ抵抗器３２８を介してノード３４２に結合される。プルアップ抵抗器３２６及びプルアップ抵抗器３２８は、それぞれ、逆方向チャネルドライバ回路３００の幾つかの実装において約７５オームの抵抗を有し得る。トランジスタ３０６及びトランジスタ３０８は、プルアップ抵抗器３３０を介してノード３４２に結合される。プルアップ抵抗器３３０は、幾つかの実装ではプルアップ抵抗器３２６の抵抗の約半分である抵抗を有し得る。
【００２３】
終端回路３２１が、トランジスタ３０６及びトランジスタ３０８に結合されて、差動ドライバ内のＡＣ電流不均衡を低減する。終端回路３２１は、コンデンサ３２０及び抵抗器３２２を含む。コンデンサ３２０は、逆方向チャネルデータを通過するのに充分に大きく、逆方向チャネルドライバ回路３００とダイ上に集積されるのに充分に小さい。例えば、コンデンサ３２０は、１５６Ｍｂ／ｓ（３１２Ｍｂ／ｓマンチェスタ符号化）で送信された逆方向チャネルデータを渡すために、約１００ピコファラド（ｐＦ）の静電容量を有し得る。コンデンサ３２０は、トランジスタ３０６及びトランジスタ３０８（すなわち、端子３０６Ｃ及び３０８Ｃ）に結合される端子３４４と、抵抗器３２２の端子３４８に結合される端子３４６とを含む。抵抗器３２２の端子３５０が、接地に結合される。
【００２４】
トランジスタ３０２、トランジスタ３０４、トランジスタ３０６、及びトランジスタ３０８は、それぞれ、電流源３１８に結合され、衰退抵抗器を介して接地に結合される。衰退抵抗器３１０〜３１６は、出力端子１３２で信号スイングを維持しながら、逆方向チャネルドライバ回路３００内のノイズ利得を減少させて、順方向チャネルレシーバ１１０の出力における順方向データにおけるエッジジッタを実質的に減少させる。例えば、衰退抵抗器がない場合、逆方向チャネルドライバ回路３００は、順方向チャネルレシーバ１１０の出力において、エッジジッタの約６２５フェムト秒二乗平均平方根（ＲＭＳ）を誘導し得る。衰退抵抗器がある場合、順方向チャネルレシーバ１１０の出力におけるエッジジッタは、約３００フェムト秒ＲＭＳであり得る。
【００２５】
トランジスタ３０２は、衰退抵抗器３１０を介して電流源３１８に結合される。トランジスタ３０４は、衰退抵抗器３１２を介して電流源３１８に結合される。トランジスタ３０６は、衰退抵抗器３１４を介して電流源３１８に結合される。トランジスタ３０８は、衰退抵抗器３１６を介して電流源３１８に結合される。衰退抵抗器３１０の端子３１０Ａが、トランジスタ３０２の端子（すなわち、エミッタ端子）３０２Ｅに結合され、衰退抵抗器３１０の端子３１０Ｂが、電流源３１８を介して接地に結合される。衰退抵抗器３１２の端子３１２Ａが、トランジスタ３０４の端子（すなわち、エミッタ端子）３０４Ｅに結合され、衰退抵抗器３１２の端子３１２Ｂが、電流源３１８を介して接地に結合される。衰退抵抗器３１４の端子３１４Ａが、トランジスタ３０６の端子（すなわち、エミッタ端子）３０６Ｅに結合され、衰退抵抗器３１４の端子３１４Ｂが、電流源３１８を介して接地に結合される。衰退抵抗器３１６の端子３１６Ａが、トランジスタ３０８の端子（すなわち、エミッタ端子）３０８Ｅに結合され、衰退抵抗器３１６の端子３１６Ｂが、電流源３１８を介して接地に結合される。
【００２６】
図４は、双方向データリンク１００に用いるのに適した逆方向チャネルレシーバ４００の概略図を示す。逆方向チャネルレシーバ４００は、逆方向チャネルレシーバ回路１０８の一実装である。逆方向チャネルレシーバ４００は、加算回路４０２、アクティブフィルタ回路４０４、及び基準電圧回路４３０を含む。加算回路４０２は、入力端子１２４及び入力端子１２６で受信された信号を平均する。双方向データリンク１００では、入力端子１２４は順方向チャネルドライバ回路１０６の反転出力１２２に接続され、入力端子１２６は、順方向チャネルドライバ回路１０６（これは同軸ケーブル１１４に接続される）の非反転出力１２０に接続される。双方向データリンク１００では、非反転出力１２０での信号と反転出力１２２での信号との加算が、加算回路４０２の出力信号から順方向チャネルデータ１３６を実質的に除去する（逆方向チャネルデータ１３８を残す）。加算回路４０２は、抵抗器４０６、抵抗器４０８を含む。抵抗器４０６は、入力端子１２６に結合される端子４０６Ａを含む。抵抗器４０８は、入力端子１２４に結合される端子４０８Ａを含む。抵抗器４０６の端子４０６Ｂ及び抵抗器４０８の端子４０８Ｂが、コンデンサ４１０の端子４１０Ａに結合される。コンデンサ４１０が、加算回路４０２をアクティブフィルタ回路４０４に接続する。基準電圧回路４３０は、抵抗器４３２を介して、コンデンサ４１０の端子４１０Ｂ及びトランジスタ４１２の端子（すなわち、ゲート端子４１２Ｇ）に結合される。幾つかの実装では、コンデンサ４１０は約２ｐＦの値を有し得、抵抗器４０６及び４０８はそれぞれ約５キロオームの値を有し得る。
【００２７】
アクティブフィルタ回路４０４は、逆方向チャネルデータの帯域幅外にある加算回路４０２から受信した信号の周波数を減衰させる。例えば、１５６Ｍｂ／ｓ（３１２Ｍｂ／ｓマンチェスタ符号化）で送信された逆方向チャネルデータの場合、アクティブフィルタ回路４０４は、順方向チャネルドライバ回路１０６によって送信された順方向チャネルデータを含むマンチェスタ符号化逆方向チャネルデータのデータレートを上回る周波数を減衰させる。アクティブフィルタ回路４０４は、トランジスタ４１２、トランジスタ４１４、トランジスタ４１８、及びトランジスタ４２０を含む。トランジスタ４１２及びトランジスタ４１４は、差動増幅器４４２を形成するように配置される。トランジスタ４１２は、加算回路４０２に結合され、加算回路４０２によって生成される信号によって制御される。トランジスタ４１４は、基準電圧回路４３０に結合される。コンデンサ４２２は、トランジスタ４１２とトランジスタ４１４によって形成される差動増幅器４４２の出力を横断して接続される。コンデンサ４２２の端子４２２Ａが差動増幅器４４２の出力４３８に接続され、コンデンサ４２２の端子４２２Ｂが差動増幅器４４２の出力４４０に接続される。幾つかの実装では、コンデンサ４２２が約６５フェムトファラド（ｆＦ）の値を有し得る。
【００２８】
トランジスタ４１８及びトランジスタ４２０は、交差結合対４１６を形成するように交差結合される。交差結合対４１６は、トランジスタ４１２及びトランジスタ４１４に結合される。コンデンサ４２４が、交差結合対４１６の出力端子に結合される。コンデンサ４２４の端子４２４Ａが交差結合対４１６の出力４１６Ａに接続され、コンデンサ４２４の端子４２４Ｂが、交差結合対４１６の出力４１６Ｂに接続される。コンデンサ４２４は、幾つかの実装では約１３０ｆＦの値を有し得る。出力端子４３４及び出力端子４３６は、交差結合対４１６の出力を逆方向チャネルレシーバ４００の外部の回路に提供する。１３０ｆＦのコンデンサ４２４と、６５ｆＦのコンデンサ４２２と、２ｐＦのコンデンサ４１０とを含む逆方向チャネルレシーバ４００の実装において、逆方向チャネルレシーバ４００のコーナー周波数は約２９０メガヘルツ（ＭＨｚ）とし得、これは、３１２Ｍｂ／ｓのマンチェスタ符号化逆方向チャネルデータを通過させる。
【００２９】
図５は、双方向データリンク１００に用いるのに適した逆方向チャネルレシーバ５００の概略図を示す。逆方向チャネルレシーバ５００は、逆方向チャネルレシーバ回路１０８の一実装である。逆方向チャネルレシーバ５００は、電力供給からＶｒｅｆ（ノード５２６）への伝達関数が電力供給からＶｉｎ（ノード５２４）への伝達関数とは異なる逆方向チャネルレシーバ回路１０８の幾つかの実装と比較して、改善された電力供給除去率（ＰＳＲＲ）を提供し得る。逆方向チャネルレシーバ５００は、逆方向チャネルレシーバ４００、基準電圧回路５３０、及び複製ドライバ回路５０２に関して説明したように、加算回路４０２及びアクティブフィルタ回路４０４を含む。基準電圧回路５３０は、抵抗器４３２及び抵抗器５２８によってアクティブフィルタ回路４０４に結合される。
【００３０】
複製ドライバ回路５０２は、ノード５２６に結合され、電力供給からノード５２６への伝達関数と電力供給からノード５２４への伝達関数との整合を改善する。複製ドライバ回路５０２は、順方向チャネルドライバ回路１０６の一部の縮尺変更された（scaled）複製である。図６は、順方向チャネルドライバ回路１０６を実装するために用いられ得るドライバ回路６００の一例のための概略を示す。電力を節約するために、複製ドライバ回路５０２は、６００の１つのレッグの縮尺変更（例えば、２２分の１に縮小）された複製であり得る。複製ドライバ回路５０２は、トランジスタ５０４、トランジスタ５０６、抵抗器５０８、抵抗器５１０、抵抗器５１４、及び電流源５１２を含む。トランジスタ５０４はダイオード接続され、端子（例えば、コレクタ端子）５０４Ｃ及び端子（例えば、ベース端子）５０４Ｂが電力供給レールに接続される。トランジスタ５０４の端子（例えば、放出器端子）５０４Ｅが、トランジスタ５０６の端子（例えば、ゲート端子）５０６Ｇに接続され、抵抗器５０８と抵抗器５１０とを介してトランジスタ５０６の端子（例えば、ドレイン端子）５０６Ｄに結合される。トランジスタ５０６の端子（例えば、ソース端子）５０６Ｓが、電流源５１２を介して接地に結合される。抵抗器５１４は、接地と、抵抗器５０８と抵抗器５１０とを接続するノード５１６との間に接続される。
【００３１】
複製ドライバ回路５０２（すなわち、ノード５１６）は、抵抗器５２２及びコンデンサ５２０によってノード５２６に結合される。抵抗器５２２は、５キロオームの値を有し得、コンデンサ５２０は、加算回路４０２の抵抗器４０６及びコンデンサ４１０の値に適合するように、２ｐｆの値を有する可能性がある。逆方向チャネルレシーバ５００は、逆方向チャネルレシーバ回路１０８の幾つかの実装に対して、２０ｄＢ以上のＰＳＲＲの改善を提供し得る。
【００３２】
本発明の特許請求の範囲内で、説明した例示の実施例に改変が成され得、他の実施例が可能である。
【図１】
2021519048.tif 000003
【図２】
2021519048.tif 000004
【図３】
2021519048.tif 000005
【図４】
2021519048.tif 000006
【図５】
2021519048.tif 000007
【図６】
2021519048.tif 000008
【国際調査報告】
2021519048.tif 000009