(57)【要約】  二次降圧コンバータ（１）を開示する。コンバータ（１）は、入力ＤＣ電圧を受信するための入力ポート（２）と、出力ＤＣ電圧を出力するための出力ポート（３）と、入力ポート（２）と出力ポート（３）との間の第２の電圧調整段（５）と直列の第１の電圧調整段（４）と、を備える。第１の電圧調整段（４）および第２の電圧調整段（５）のうちの少なくとも１つは、第１および第２のダイオード（Ｄ３、Ｄ４、Ｄ５、Ｄ６）、ならびに第１および第２のインダクタ（Ｌ１、Ｌ２、Ｌ３、Ｌ４）を備える第１のトポロジ（Ｔ２、Ｔ３）を備え、第１のダイオード（Ｄ３、Ｄ４）および第１のインダクタ（Ｌ１、Ｌ２）は、第２のダイオード（Ｄ５、Ｄ６）および第２のインダクタ（Ｌ３、Ｌ４）と並列にある。【選択図】図１
2021523661.tif 000002
【特許請求の範囲】
【請求項１】
二次降圧コンバータ（１）であって、
入力ＤＣ電圧を受信するための入力ポート（２）と、
出力ＤＣ電圧を出力するための出力ポート（３）と、
前記入力ポート（２）と前記出力ポート（３）との間の第２の電圧調整段（５）と直列の第１の電圧調整段（４）と、を備え、
前記第１の電圧調整段（４）および前記第２の電圧調整段（５）のうちの少なくとも１つが、第１（Ｄ３、Ｄ４）および第２のダイオード（Ｄ５、Ｄ６）と、第１（Ｌ１、Ｌ２）および第２のインダクタ（Ｌ３、Ｌ４）と、を備える、第１のトポロジ（Ｔ１）を備え、前記第１のダイオード（Ｄ３、Ｄ４）および前記第１のインダクタ（Ｌ１、Ｌ２）が、前記第２のダイオード（Ｄ５、Ｄ６）および前記第２のインダクタ（Ｌ３、Ｌ４）と並列にある、二次降圧コンバータ（１）。
【請求項２】
前記第１のトポロジが、前記第１のインダクタと前記第１のダイオードとの間のある地点と、前記第２のインダクタと前記第２のダイオードとの間のある点とを接続するように構成された、第３のダイオードをさらに備える、請求項１に記載のコンバータ（１）。
【請求項３】
前記第１のトポロジが、前記第１のインダクタと前記第１のダイオードとの間の第１の点と、前記第２のインダクタと前記第２のダイオードとの間の第２の点との間に接続された、第１のコンデンサをさらに備える、請求項１に記載のコンバータ（１）。
【請求項４】
前記第１の電圧調整段が、前記第１のトポロジを備え、前記第２の電圧調整段が、第３のインダクタを備える、請求項１〜３のいずれかに記載のコンバータ（１）。
【請求項５】
前記第１の電圧調整段が、第３のインダクタを備え、前記第２の電圧調整段が、前記第１のトポロジを備える、請求項１〜４のいずれかに記載のコンバータ（１）。
【請求項６】
前記第１の電圧調整段および前記第２の電圧調整段が、前記第１のトポロジを備える、請求項１〜５のいずれかに記載のコンバータ（１）。
【請求項７】
前記第１の電圧降下段と前記第２の電圧降下段との間に接続された第１のスイッチをさらに備える、請求項１〜６のいずれかに記載のコンバータ（１）。
【請求項８】
前記第１の電圧調整段および前記第２の電圧調整段と並列に接続された第２のスイッチをさらに備える、請求項１〜７のいずれかに記載のコンバータ（１）。
【請求項９】
装置（１０、２０）であって、
請求項１〜８のいずれかに記載のコンバータ（１）と、
制御モジュール（２１）と、を備え、
前記制御モジュール（２１）が、前記コンバータ（１）のデューティサイクルを制御するように構成されている、装置（１０、２０）。
【請求項１０】
前記制御モジュール（２１）が、前記第１の電圧段（４）または前記第２の電圧段（５）に備えられたダイオード（Ｄ３、Ｄ４、Ｄ５、Ｄ６）の故障を検出することに応答して、前記コンバータ（１）の前記デューティサイクルを修正する、請求項９に記載の装置（１０、２０）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、二次バックコンバータに関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータは、ＤＣ電圧を上昇させる、下降させる、または調整するために、多くの用途で使用される。そのようなコンバータは、しばしば、故障がデバイスの出力電圧の変化をもたらす構成要素を含む。これは、例えば、コンバータによって一定の出力電圧を供給することが必要である用途において不利益であり得る。
【０００３】
既存の故障保護方法は、いかなる故障も検出し、出力を保護するために、コンバータを能動的に監視することに重点を置いている。しかしながら、これらの方法は、１つ以上の不利な点を有し得る。故障と保護との間には、遅延時間が存在する。また、機能状態へのコンバータの修復は、コンバータの一部または全部の交換を必要とし得る。
【発明の概要】
【０００４】
入力電圧信号をより低い出力電圧に変換するためのコンバータまたは方法を提供することを目的とする。
【０００５】
本発明の第１の態様によれば、入力ＤＣ電圧を受信するための入力ポートと、出力ＤＣ電圧を出力するための出力ポートと、入力ポートと出力ポートとの間の第２の電圧調整段と直列の第１の電圧調整段であって、第１の電圧調整段および第２の電圧調整段のうちの少なくとも１つが、第１および第２のダイオードと、第１および第２のインダクタを備える第１のトポロジと、を備え、第１のダイオードおよび第１のインダクタが、第２のダイオードおよび第２のインダクタと並列にある、第１の電圧調整段と、を備える、二次降圧コンバータが提供される。
【０００６】
本発明の実施形態の利点は、ダイオードに故障が生じた場合に本発明の実施形態に従ってデバイスの機能を連続して提供するために、自動ダイオード故障冗長機構を提供することができることである。本発明の実施形態のさらなる利点は、故障前と同じ機能を提供するために、コンバータを部分的または完全に交換する必要がないことである。
【０００７】
第１のトポロジは、第１のインダクタと第１のダイオードとの間のある点と、第２のインダクタと第２のダイオードとの間のある点とを接続するように構成された、第３のダイオードを備え得る。
【０００８】
第１のトポロジは、第１のインダクタと第１のダイオードとの間の第１の点と、第２のインダクタと第２のダイオードとの間の第２の点との間に接続された第１のコンデンサを備え得る。
【０００９】
第１の電圧調整段は、第１のトポロジを備え得、第２の電圧調整段は、第３のインダクタを備え得る。
【００１０】
第１の電圧調整段は、第３のインダクタを備え得、第２の電圧調整段は、第１のトポロジを備え得る。
【００１１】
第１の電圧調整段および第２の電圧調整段は、第１のトポロジを備え得る。
【００１２】
コンバータは、第１の電圧降下段と第２の電圧降下段との間に接続された第１のスイッチを備え得る。
【００１３】
コンバータは、第１の電圧調整段および第２の電圧調整段と並列に接続された第２のスイッチを備え得る。
【００１４】
本発明の第２の態様によれば、第１の態様によるコンバータと、制御モジュールと、を備える、装置であって、制御モジュールが、コンバータのデューティサイクルを制御するように構成されている、装置が提供される。
【００１５】
制御モジュールは、第１の電圧段または第２の電圧段に備えられたダイオードの故障を検出することに応答して、コンバータのデューティサイクルを修正するように構成され得る。
【００１６】
本発明の特定の好ましい態様を、添付の独立請求項および従属請求項に記載する。従属請求項からの特徴は、単に請求項に明示的に記載されているだけでなく、必要に応じて、独立請求項の特徴と組み合わせることができ、また、他の従属請求項の特徴と組み合わせることができる。
【図面の簡単な説明】
【００１７】
本発明のさらなる特徴は、実施例および図から明らかになるであろう。
【００１８】
【図１】第１および第２の電圧調整段を備える、本発明の実施形態によるデバイスの概略図である。
【図２ａ】本発明の実施形態による電圧調整段に備えることができる第１のトポロジを示す。
【図２ｂ】本発明の実施形態による電圧調整段に備えることができる第２のトポロジを示す。
【図２ｃ】本発明の実施形態による電圧調整段に備えることができる第３のトポロジを示す。
【図３】各電圧調整段の可能なトポロジＴ１、Ｔ２、Ｔ３を伴う、本発明の実施形態によるコンバータの概略図である。
【図４】動作範囲を示す、本発明の実施形態によるコンバータに備えられ得る第１および第２のスイッチのデューティサイクルの相対的サイズのプロットである。
【図５】本発明の実施形態による第１、第２、および第３のトポロジの様々な組み合わせの出力ゲインプロファイルのプロットである。
【図６ａ】ダイオードの故障前の、本発明の実施形態によるデバイスの概略図である。
【図６ｂ】ダイオードの故障後の、本発明の実施形態によるデバイスの概略図である。
【図７】図５ｂに示すようなダイオードＤ２の開回路の故障後の過渡中のインダクタ電流および電圧のプロットである。
【図８】制御モジュールを備える本発明の実施形態によるデバイスの概略図である。
【図９ａ】スイッチＳ１およびＳ２が閉じられている、各電圧調整段の可能なトポロジＴ１、Ｔ２、Ｔ３を伴う、本発明の実施形態によるコンバータの概略図である。
【図９ｂ】スイッチＳ１およびＳ２が開かれている、各電圧調整段の可能なトポロジＴ１、Ｔ２、Ｔ３を伴う、本発明の実施形態によるコンバータの概略図である。
【図１０】スイッチに適用されるＰＷＭ信号を伴う、様々な電圧調整段トポロジの組み合わせを有する、本発明の実施形態によるコンバータのシミュレーションした出力電圧を提示する。
【図１１】本発明の実施形態によるコンバータを試験するための試験ベンチ設定の概略図である。
【図１２ａ】様々な電圧調整段トポロジの組み合わせを有する、本発明の実施形態によるコンバータの実験的に測定した出力電圧を提示する。
【図１２ｂ】様々な電圧調整段トポロジの組み合わせを有する、本発明の実施形態によるコンバータの実験的に測定した出力電圧を提示する。
【図１２ｃ】様々な電圧調整段トポロジの組み合わせを有する、本発明の実施形態によるコンバータの実験的に測定した出力電圧を提示する。
【図１２ｄ】様々な電圧調整段トポロジの組み合わせを有する、本発明の実施形態によるコンバータの実験的に測定した出力電圧を提示する。
【図１２ｅ】様々な電圧調整段トポロジの組み合わせを有する、本発明の実施形態によるコンバータの実験的に測定した出力電圧を提示する。
【図１２ｆ】様々な電圧調整段トポロジの組み合わせを有する、本発明の実施形態によるコンバータの実験的に測定した出力電圧を提示する。
【図１２ｇ】様々な電圧調整段トポロジの組み合わせを有する、本発明の実施形態によるコンバータの実験的に測定した出力電圧を提示する。
【図１２ｈ】様々な電圧調整段トポロジの組み合わせを有する、本発明の実施形態によるコンバータの実験的に測定した出力電圧を提示する。
【図１２ｉ】本発明の実施形態によるコンバータの写真である。
【図１３】スイッチに適用されるＰＷＭ信号を伴う、領域１内で動作する本発明の実施形態によるコンバータの利用可能なＰＷＭモードを示す。
【図１４】ＰＷＭ１およびＰＷＭ２の動作下のＴ１〜Ｔ３構成の実験的に測定した出力電圧を提示する。
【発明を実施するための形態】
【００１９】
本発明は、特定の実施形態に関して、特定の図面を参照して説明されるが、本発明は、それらに限定されるものではなく、特許請求の範囲によってのみ限定されるものである。記載されている図面は、概略的なものに過ぎず、限定的なものではない。図面において、要素のいくつかのサイズは、説明の目的で誇張され、一定の縮尺で描画されていない場合がある。「備える（ｃｏｍｐｒｉｓｅ）」という用語が本明細書および特許請求の範囲において使用される場合、それは、他の要素またはステップを排除するものではない。単数名詞に言及するときに不定冠詞または定冠詞（例えば、「ａ」または「ａｎ」、「ｔｈｅ」）が用いられる場合、別段に明記されていない限り、これはその名詞の複数形を含む。特許請求の範囲において使用される「備える（ｃｏｍｐｒｉｓｉｎｇ）」という用語は、その後に列記される手段に制限されるものとして解釈されるべきでなく、他の要素またはステップを排除するものではない。したがって、「手段ＡおよびＢを備えるデバイス」という表現の範囲は、構成要素ＡおよびＢのみからなるデバイスに限定されるべきではない。それは、本発明に関して、デバイスの関連する構成要素のみがＡおよびＢであることを意味する。さらに、本明細書および特許請求の範囲における第１の、第２の、第３の、などの用語は、類似する要素を区別するために使用されるものであり、必ずしも逐次的または経時的な順序を説明するために使用されるわけではない。そのように使用される用語は、適切な条件下で交換可能であること、および本明細書で説明される本発明の実施形態が、本明細書で説明または例示されるもの以外の他の順序での動作が可能であることを理解されたい。さらに、本明細書および特許請求の範囲における頂部、底部、上、下、などの用語は、説明の目的で使用されており、必ずしも相対位置を説明するためのものではない。そのように使用される用語は、適切な条件下で交換可能であること、および本明細書で説明される本発明の実施形態は、本明細書で説明または例示されるもの以外の方向での動作が可能であることを理解されたい。図面において、同様の参照番号は、同様の特徴を示し、２つ以上の図に現れる参照番号は、同じ要素を指す。図１を参照すると、本発明の実施形態によるコンバータ１が示されている。コンバータ１は、入力ポート２において入力ＤＣ電圧Ｖｉｎを受信し、出力ポート３において出力ＤＣ電圧Ｖｏｕｔを出力するように構成された、二次降圧またはバックコンバータである。出力ＤＣ電圧Ｖｏｕｔは、入力ＤＣ電圧Ｖｉｎよりも低い。いくつかの実施形態では、出力ポート３は、出力抵抗Ｒｏｕｔを備え、出力電圧Ｖｏｕｔは、出力抵抗Ｒｏｕｔの両端の電圧である。
【００２０】
コンバータ１は、第１の電圧調整段４と、第２の電圧調整段５と、を備える。第１の電圧調整段４および第２の電圧調整段５は、互いに直列であり、かつ第１の電圧調整段４が第２の電圧調整段５と出力ポート３との間にあるように入力ポート２と出力ポート３との間に配設される。
【００２１】
コンバータ１は、接地と、第１の電圧調整段４と第２の電圧調整段５との間のある点との間に接続されたダイオードＤＰ４を備える。コンバータ１は、中間コンデンサＣｉｎｔｅｒと、第２の電圧調整段５と並列のダイオードＤＰ５と、を備える。コンバータ１は、出力抵抗Ｒｏｕｔの両端に接続された出力コンデンサＣｏｕｔを備える。
【００２２】
本発明の実施形態において、第１の電圧調整段４および第２の電圧調整段５は、それぞれ、図２ａ〜図２ｃに示されるトポロジのうちの１つの形態をとる。
【００２３】
第１のトポロジＴ１（図２ａ）は、単一のインダクタＬＴ１から成る。
【００２４】
第２のトポロジＴ２（図２ｂ）は、第１のインダクタＬＴ２１と、第１のダイオードＤＴ２１と、第２のインダクタＬＴ２２と、第２のダイオードＤＴ２２と、を備える。第１のインダクタＬＴ２１および第１のダイオードＤＴ２１は、第２のインダクタＬＴ２２および第２のダイオードＤＴ２２と並列にある。第１の点ＰＴ２１は、第１のダイオードＤＴ２１のカソードと第１のインダクタＬＴ２１との間に位置する。第２の点ＰＴ２２は、第２のダイオードＤＴ２２のアノードと第２のインダクタＬＴ２２との間に位置する。
【００２５】
第２のトポロジＴ２は、第１の点ＰＴ２１と第２の点ＰＴ２２との間に接続された第３のダイオードＤＴ２３を備え、それにより、電流がＰＴ２２からＰＴ２１へと流れることを可能にし、かつ電流がＰＴ２１からＰＴ２２へと流れることを阻止する。
【００２６】
第３のトポロジＴ３（図２ｃ）は、第１のインダクタＬＴ３１と、第１のダイオードＤＴ３１と、第２のインダクタＬＴ３２と、第２のダイオードＤＴ３２と、を備える。第１のインダクタＬＴ３１および第１のダイオードＤＴ３１は、第２のインダクタＬＴ３２および第２のダイオードＤＴ３２と並列にある。第１の点ＰＴ３１は、第１のダイオードＤＴ３１のカソードと第１のインダクタＬＴ３１との間に位置する。第２の点ＰＴ３１は、第２のダイオードＤＴ３２のアノードと第２のインダクタＬＴ３２の間に位置する。
【００２７】
第３のトポロジＴ３は、第１の点ＰＴ３１と第２の点ＰＴ３２の間に接続された第１のコンデンサＣＴ３１を備える。第１の電圧調整（ＶＲ）段４および第２の電圧調整（ＶＲ）段５は、第１、第２、および第３のトポロジのうちのいずれかの形態をとることができるが、以下の制限を受ける。第１の電圧調整段４が第１のトポロジＴ１の形態をとる場合、第２の電圧調整段５は、第２のトポロジＴ２または第３のトポロジＴ３の形態をとり、第２の電圧調整段５が第１のトポロジＴ１の形態をとる場合、第１の電圧調整段４は、第２のトポロジＴ２または第３のトポロジＴ３の形態をとる。したがって、本発明の実施形態では、第１の電圧調整段４および第２の電圧調整段５のうちの少なくとも１つは、第２または第３のトポロジの形態をとる。すなわち、第１の電圧調整段４および第２の電圧調整段５のうちの少なくとも１つは、第１および第２のダイオードならびに第１および第２のインダクタを備え、第１のダイオードおよび第１のインダクタは、第２のダイオードおよび第２のインダクタと並列にある。一実施形態では、第１の電圧調整段４は、第２のトポロジＴ２または第３のトポロジＴ３を有し、第２の電圧調整段５は、第２のトポロジＴ２または第３のトポロジＴ３を有する。
【００２８】
第１の、第２の、および第３のトポロジが特定の電気的構成要素と共に示されているが、これらのトポロジは、少なくとも、示され、かつ論じられている電気的構成要素を含むが、いくつかの実施形態では、さらなる電気的構成要素も含み得ることが理解されることに留意されたい。例えば、追加の抵抗器は、中間コンデンサと並列にあり得る。
【００２９】
図３を参照すると、本発明の実施形態によるコンバータ１が、各ＶＲ段４、５に対して可能なトポロジＴ１、Ｔ２、Ｔ３と共に示されている。
【００３０】
回路構成要素は、第１のＶＲ段４において以下のようにラベル付けされている。第１のトポロジＴ１のインダクタは、Ｌ１で表される。第２のトポロジＴ２および第３のトポロジＴ３の第１のインダクタＬＴ２１、ＬＴ３１もまた、それぞれＬ１で表される。第２のトポロジＴ２および第３のトポロジＴ３の第２のインダクタＬＴ２２、ＬＴ３２は、それぞれＬ３で表される。第２のトポロジＴ２および第３のトポロジＴ３の第１のダイオードＤＴ２１、ＤＴ３１は、それぞれＤ３で表される。第２のトポロジＴ２および第３のトポロジＴ３の第２のダイオードＤＴ２２、ＤＴ３２は、それぞれＤ５で表される。第２のトポロジＴ２の第３のダイオードＤＴ２３は、Ｄ７で表される。第３のトポロジＴ３のコンデンサＣＴ３１は、Ｃ１で表される。
【００３１】
回路構成要素は、第２のＶＲ段５において以下のようにラベル付けされている。第１のトポロジＴ１のインダクタは、Ｌ２で表される。第２のトポロジＴ２および第３のトポロジＴ３の第１のインダクタＬＴ２１、ＬＴ３１もまた、それぞれＬ２で表される。第２のトポロジＴ２および第３のトポロジＴ３の第２のインダクタＬＴ２２、ＬＴ３２は、それぞれＬ４で表される。第２のトポロジＴ２および第３のトポロジＴ３の第１のダイオードＤＴ２１、ＤＴ３１は、それぞれＤ４で表される。第２のトポロジＴ２および第３のトポロジＴ３の第２のダイオードＤＴ２２、ＤＴ３２は、それぞれＤ５で表される。第２のトポロジＴ２の第３のダイオードＤＴ２３は、Ｄ８で表される。第３のトポロジＴ３のコンデンサＣＴ３１は、Ｃ２で表される。
【００３２】
本発明の実施形態によるコンバータの挙動は、そのトポロジに応じて、および第２の制御スイッチＳ２に適用される第２のデューティサイクルδ２に対する、第１の制御スイッチＳ１に提供される第１のデューティサイクルδ１の大きさに応じて分類することができる。第２のスイッチＳ２を備えるいくつかの実施形態では、第１のスイッチＳ１および第２のスイッチＳ２に適用されるパルスは、同一であり、かつ同期的に、すなわち、２つの信号の間にいかなる時間的なずれも伴わずに適用される。いくつかの実施形態では、異なる信号が、第１のスイッチＳ１および第２のスイッチＳ２に適用される。例えば、第１のデューティサイクルは、第２のデューティサイクルと等しくない、すなわち、δ１≠δ２であり得る。図４を参照すると、３つの領域、すなわち、第２のデューティサイクルが第１のデューティサイクルよりも大きい、すなわち、δ２＞δ１である領域１、第２のデューティサイクルが第１のデューティサイクルよりも小さい、すなわち、δ２＜δ１である領域２、および第２のデューティサイクルが第１のデューティサイクルに等しい、すなわちδ２＝δ１である領域３、を画定することができる。
【００３３】
表１ａを参照すると、トポロジおよび関連付けられたゲイン関数の可能な組み合わせが、領域１のデューティサイクルδ１およびδ２の関数として示されている。ゲインは、コンバータの出力電圧ＶＯＵＴをコンバータの入力電圧ＶＩＮで除算したものに等しい。デューティサイクルは、第１のＶＲ段４および第２のＶＲ段５と直列に、かつそれらの間に接続された第１の制御スイッチＳ１に、ならびに中間コンデンサＣｉｎｔｅｒと直列に、かつ第１のＶＲ段４と第２のＶＲ段５との間に接続された第２の制御スイッチＳ２に適用されるパルスの期間のパーセンテージとしてオン時間を表す。いくつかの実施形態では、第２の制御スイッチＳ２は提供されない。
【００３４】
トポロジの組み合わせの省略表現として、「Ｔｘ−Ｔｙ」という表記が使用され得、Ｔｘは、第１のＶＲ段４のトポロジを表し、Ｔｙは、第２のＶＲ段５のトポロジを表す。例えば、Ｔ２−Ｔ１構成では、第１のＶＲ段は、第２のトポロジＴ２の形態をとり、第２のＶＲ段は、第１のトポロジＴ１の形態をとる。
【表１】
2021523661.tif 000003
【００３５】
コンバータが第１のスイッチＳ１および第２のスイッチＳ２を備える本発明の実施形態では、中間コンデンサＣｉｎｔｅｒの両端の電圧である中間電圧段ＶＩＮＴを提供することができる。これは、２つの電圧出力レベルを同じコンバータで生成することを可能にし、両方の電圧レベルを使用して、負荷に給電することができる。中間電圧ＶＩＮＴのレベルは、第２のスイッチＳ２のデューティサイクルを制御することによって制御することができる。
【００３６】
表１ｂに、中間電圧状態のデューティサイクルの関数としてのゲイン関数ＶＩＮＴ／ＶＩＮをまとめる。
【表２】
2021523661.tif 000004
【００３７】
表２ａに、δ２＜δ１である領域２内のコンバータの定常状態変換比率を表すゲイン関数をまとめる。中間段ゲイン関数を表２ｂにまとめる。
【表３】
2021523661.tif 000005
【表４】
2021523661.tif 000006
【００３８】
表３ａに、δ２＝δ１＝δである領域３内のコンバータの定常状態変換比率を表すゲイン関数をまとめる。中間段ゲイン関数を表３ｂにまとめる。
【００３９】
表１ａおよび表１ｂから、δ２とδ１の差が、δ２＝δ１＝δとみなされるまで十分小さくなった場合に、表３ａおよび表３ｂに示されるゲインプロファイルが復元されることが分かる。この挙動は、スイッチＳ１が閉から開へ切り換わるまでスイッチＳ２がオフ状態にある場合であっても、スイッチＳ２の逆並列ダイオードの連続的な導通に起因し得る。したがって、領域２および３は、類似するパルス幅変調（ＰＷＭ）モードを生成し、その結果、同じ中間および出力電圧レベルを生成することができ、一方で、領域１は、段の間の独立性によって区別される。言い換えれば、領域１では、スイッチＳ２の前にスイッチＳ１がオフ状態に切り換わるので、電圧調整段は、独立しているとみなすことができる。この挙動はまた、中間電圧レベルがデューティサイクルδ２にのみ依存し、一方で、領域２（表２ｂ）では、中間電圧レベルを画定するデューティサイクルはδ１であるので、表１ｂでも観察することができる。
【表５】
2021523661.tif 000007
【表６】
2021523661.tif 000008
【００４０】
図５を参照すると、表３ａのトポロジの組み合わせに対する、デューティサイクルの関数としての出力ゲイン挙動が示されている。本発明の実施形態による全ての組み合わせは、（０〜１の範囲にあるデューティサイクルに対する）動作の範囲全体にわたって降圧変換を達成し、また、第１のＶＲ段４および第２のＶＲ段５が第１のトポロジの形態をとる場合よりも非線形でない挙動を呈することが分かる。本発明の実施形態によるコンバータは、当技術分野で知られている二次バックコンバータの高非線形挙動の減衰を呈する。
【００４１】
本発明の範囲内で、様々な構成のコンバータが、可能であり、例えば（限定されないが）、コンバータは、２つのスイッチおよびδ２＝δ１＝δで動作し、コンバータは、２つのスイッチおよびδ２≠δ１で動作し、コンバータは、ただ１つのスイッチ（スイッチＳ１）で動作し、スイッチＳ２の代わりに、ダイオードで動作する。
【００４２】
スイッチＳ２が存在しない実施形態では、ただ１つのアクティブスイッチ（および１つの専用ドライバ）が電力段に実装されるが、コンバータの総合効率は、損失の増加により低下し得る。スイッチＳ１およびＳ２の両方を備え、かつδ２≠δ１である実施形態では、２つの異なるデューティサイクルを使用してコンバータの動作を制御することができ、これが戦略の複雑さを増加させ得るので、制御戦略を再評価しなければならない。コンバータが２つのスイッチで動作し、かつδ２＝δ１＝δである実施形態では、ただ１つのデューティサイクルを使用してコンバータを制御することができ、これが制御段の複雑さを減少させるが、２つのスイッチの使用は、追加の駆動回路の実装の必要性により、ＰＣＢボードのサイズを増加させ得る。
【００４３】
本発明の実施形態は、有利なことに、ダイオード故障冗長機構を提供する。例えば、図６ａを参照すると、Ｔ１−Ｔ２構成を有する本発明の実施形態によるデバイス１０が示されている。図６ｂは、第２のＶＲ段５に備えられた第２のダイオードＤ２の故障を経験した、修正したデバイス１０’を示す。これは開回路故障であり、破線は、もはや電流がとることができない、すなわち、もはや電流が第２のダイオードＤ２を通って流れることができない経路を示す。
【００４４】
修正したデバイス１０’の挙動は、ダイオードＤ１、Ｄ２、Ｄ３が理想的なダイオードであると仮定して、以下のように説明することができる。開回路における第２のダイオードＤ２の故障時に、修正したデバイス１０’は、デバイス１０の定常状態から、過渡期間を経て、修正したデバイス１０’の定常状態へと移行する。移行期間中に、第２のインダクタＬ２の両端の電圧は負であり、第２のインダクタＬ２の消磁につながり、すなわち、第２のインダクタＬ２によって供給される電流が減少する。消磁は、過渡期間の後に終了し、次いで、修正したデバイス１０’は、定常状態段を達成する。修正したデバイス１０’の定常状態では、ダイオードＤ１およびＤ３は、導通することができ、これは、第２のインダクタＬ２の両端の電圧がゼロのままになる（よって、残りのＬ２電流が一定になる）ことを意味する。次いで、修正したデバイス１０’の定常状態が、Ｔ１−Ｔ１構成の定常状態であり、すなわち、第１のＶＲ段は、第１のトポロジＴ１の形態をとり、第２のＶＲ段は、第１のトポロジＴ１の形態をとり、よって、ゲインは、δ２である。図７は、ダイオードＤ２の開回路故障後の、過渡中のインダクタ電流および電圧の挙動を示す。
【００４５】
代わりにダイオードＤ２が故障した場合、過渡期間から定常状態への類似するプロセスがダイオードＤ１で生じ、すなわち、デバイスは、Ｔ１−Ｔ１構成の定常状態を再び得る。開回路においてダイオードＤ３が故障した場合、デバイスは、定常状態構成を得て、ダイオードＤ１がインダクタＬ１電流を導通し、ダイオードＤ２がインダクタＬ２電流を導通し、両方の経路が並列に動作し、その場合のゲインは、δ２である。
【００４６】
第３のトポロジＴ３を含む構成を有する本発明の実施形態によるデバイスの場合、開回路におけるコンデンサＣ１の故障の場合、故障後の定常状態構成は、ダイオードＤ３が第２のトポロジＴ２において故障した（すなわち、ダイオードＤ１がＬ１電流を導通し、ダイオードＤ２がＬ２電流を導通する）場合と同じである。
【００４７】
これは、例えば、ダイオードが許容できる電流を超える電流を受信することによって、ダイオードが許容できる最大値を超える温度を経験することによって、または開回路を特徴付ける短絡後の内部ボンドワイヤが断裂した場合に、ダイオードが故障した場合であっても、本発明の実施形態によるデバイスの機能の連続性を提供する。これは、構成要素、例えば、データセンタ、ＰＣ充電器、ＵＳＢ−Ｃポート、補助電源、小型バッテリ充電器（電力伝送能力に関して本発明の実施形態によるトポロジが一方向性であるため、低電力および単に充電器モード用）の故障の場合に、動作が保証されることを必要とする、多くの用途において利点を有し得る。本発明の可能な用途としては、家庭用または産業用電源が、ＡＣの代わりに、またはそれと共にＤＣ電圧を含む用途が挙げられ、そのような状況では、本発明の実施形態による降圧コンバータを使用して、ヘアドライヤー、電子デバイス、補助回路などに給電することができる。
【００４８】
ダイオードの故障の場合は、デバイスのゲインプロファイルが変化し得る。本発明の実施形態のいくつかの用途では、この変化は、デバイスのデューティサイクルを変化させることなく許容することができる。いくつかの実施形態では、デバイスは、ダイオードの故障が生じた場合に、第１の制御スイッチ（および存在する場合は第２の制御スイッチ）に適用される信号を制御し、随意に、デバイスのデューティサイクルを、ゲインプロファイルを維持するように適応させるように構成された制御装置を含む。
【００４９】
図８を参照すると、制御モジュール２１を含む本発明の実施形態によるデバイス２０が示されている。デバイス２０では、第１のＶＲ段４が第１のトポロジの形態をとり、第２のＶＲ段５が第２のトポロジの形態をとっているが、本明細書に記載される第１、第２、および第３のトポロジの任意の組み合わせが可能なことが認識されるであろう。
【００５０】
制御モジュール２１は、デューティサイクルδを有する電圧信号を、第１の制御スイッチＳ１に、および存在する場合に第２の制御スイッチＳ２に適用するように構成されている。制御モジュール２１は、第１のデューティサイクルδ１を有する第１の信号を第１の制御スイッチＳ１に適用し、第２のデューティサイクルδ２を有する第２の信号を第２の制御スイッチＳ２に適用するように構成することができる。第１のデューティサイクルδ１は、第２のデューティサイクルδ２よりも小さいか、大きいか、またはそれと等しくなり得る。
【００５１】
いくつかの実施形態では、制御モジュール２１は、加えて、例えば、抵抗器の分圧器セットまたは専用の電圧増幅器を使用して、出力電圧Ｖｏｕｔの測定値を受信し、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとを比較するように構成されている。いくつかの実施形態では、マイクロコントローラは、ソフトウェア実装であり得、基準電圧Ｖｒｅｆは、マイクロコントローラによって記憶された値であり得る。いくつかの実施形態では、コントローラは、ハードウェア実装であり得、基準電圧は、マイクロコントローラを実装している構成要素によって（例えば、所望の電圧基準を提供するように、コンデンサ、抵抗器などの構成要素のパラメータを選択することによって）提供され得る。出力電圧と基準電圧との差は、誤差電圧εＶに等しい。制御モジュール２１は、誤差電圧εＶを低減させるようにデューティサイクルδを修正するように構成されている。例えば、制御モジュールは、比例−積分、比例−微分、比例−積分−微分、位相遅れ、または位相進み制御スキームを適用し得る。制御モジュール２１は、好ましくは、誤差電圧εＶの最小化を試みる。
【００５２】
ダイオードの故障が生じた場合は、デバイスのゲインプロファイルが変化し、したがって、出力電圧Ｖｏｕｔが変化する。本発明の実施形態は、ダイオードの故障が生じた場合であっても、デューティサイクルを修正することによってゲインの変化を補償し、それによりデバイスの連続的な動作を確実にすることを可能にする。
【００５３】
いくつかの実施形態では、コントローラは、誤差電圧εＶを低減させるか、または最小にするために、デューティサイクル以外の変数を制御し得る。例えば、コントローラは、２つの制御ループ、すなわち、内側制御ループおよび外側制御ループを実装し得、内側ループ（高速ループ）は、１つのインダクタの両端の電流を制御するように構成され、外側ループ（低速ループ）は、出力電圧Ｖｏｕｔを制御するように構成されている。この実施例では、電圧コントローラの出力は、電流基準（すなわち、コンバータによって達成する必要がある電流を、要求されている特定の電圧を生成する特定の電力を伝送することができるようにエミュレートする信号）を生成し、測定された電流（この場合、Ｔ１、Ｔ２、またはＴ３の場合にどのトポロジが第２のＶＲ段５で使用されているかに依存する、出力電流またはインダクタ電流であり得る）と比較し、内側制御ループは、誤差電圧εＶを低減させるか、または最小にするように、デバイスのゲインを調整するために必要とされるディーティサイクルを生成する。代替的に、別の方法では、パルス信号間の位相シフトを制御する（デュアルアクティブブリッジ（ＤＡＢ）トポロジを制御するために適用される方法）。
【００５４】
スイッチＳ１および（存在する場合は）Ｓ２に適用される電圧信号は、２つの異なるパルス幅変調（ＰＷＭ）モードを生じさせる。第１のＰＷＭモードでは、第１のスイッチＳ１が開状態から閉状態に切り換わり、第２のスイッチが開状態から閉状態に切り換わり、各電圧調整段について図９ａに示される回路構成をもたらす。第２のＰＷＭモードでは、第１のスイッチＳ１が閉状態から開状態に切り換わり、第２のスイッチＳ２が閉状態から開状態に切り換わり、各電圧調整段について図９ｂに示される回路構成をもたらす。以下の解析では、第１のスイッチＳ１に適用される第１の信号および第２のスイッチＳ２に適用される第２の信号は、互いに同位相であるとみなされる。
【００５５】
各半導体素子（スイッチおよびダイオード）の両端の電圧ストレスを決定し、表４に示す。スイッチＳ１およびダイオードＤ１に対する電圧ストレスは、第２のＶＲ段５のトポロジの影響を受けることが分かる。スイッチＳ２およびダイオードＤ２に対する電圧ストレスは、ＶＲ段４、５のトポロジから独立しており、かつ入力電圧ＶＩＮに等しい。第２のトポロジＴ２または第３のトポロジＴ３のそれぞれに備えられたダイオードである、ダイオードＤ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、およびＤ８の両端の電圧ストレスは、動作デューティサイクル、入力電圧、およびダイオードを備えるＶＲ段に関連する。
【００５６】
また、各半導体素子の両端のＲＭＳ電流ストレスｉｘＲＭＳも決定し、表５に示す。ＲＭＳ電流ストレスは、以下の式１に従って決定した。
【数１】
2021523661.tif 000009
式中、ｉｘ１は、第１のＰＷＭモード中に構成要素が導通する必要がある電流であり、ｉｘ２は、第２のＰＷＭモード中に構成要素が導通する必要がある電流である。
【００５７】
電流および電圧ストレスは、トポロジＴ１、Ｔ２、Ｔ３で使用される特定の構成要素を選択する際に有用であり得る。
【表７】
2021523661.tif 000010
【００５８】
シミュレーション
数値シミュレーションを実行して、ＶＲ段のトポロジの様々な組み合わせについて、１２Ｖの出力電圧を標準出力電圧として設定したときの、利用可能な中間電圧レベルを示した。１２Ｖの電圧レベルは、例えば、ＬＥＤなどの低電圧／低電力負荷に給電すること、または小型バッテリを充電することができる。表３ａおよび表３ｂに関して上で論じたように、異なる中間電圧レベルは、第２のＶＲ段５のトポロジおよびコンバータのデューティサイクルによって生成される。シミュレーションは、ＰＬＥＣＳ（Ｐｌｅｘｉｍ  ＧｍｂＨ）で実行した。入力電圧レベルが４８Ｖに設定され、出力電圧レベルが１２Ｖに設定され、この構成の理論ゲインが０．２５よりも大きいので、これらのシミュレーションでは、第１および第２のＶＲ段がどちらも第３のトポロジＴ３を有する構成はシミュレーションしなかった。
【００５９】
各構成に対してシミュレーションを実行し、結果を図１０に示す。２４Ｖの中間電圧レベルを生成した、従来の二次バックコンバータの挙動を図１０ａに示す。表３によれば、本発明の実施形態によるコンバータのＴ２−Ｔ１およびＴ１−Ｔ２構成は、それぞれ、同じデューティサイクルで動作する場合、異なる中間電圧レベルで同じ出力電圧レベルを生成する。これは、図１０ｂおよび図１０ｄのシミュレーション結果から分かり、４２．２％のデューティサイクルに対して、２０．２５Ｖ（Ｔ１−Ｔ２）および２８．５Ｖ（Ｔ２−Ｔ１）の電圧レベルが得られる。
【００６０】
構成Ｔ１−Ｔ３およびＴ３−Ｔ１は、３６．６％の同じデューティサイクルおよび同じ入力／出力電圧で動作する。異なるトポロジが第２のＶＲ段５に存在するので、中間電圧レベルは、２つの構成間で異なる。図１０ｃおよび図１０ｇに示されるシミュレーション結果は、この分析を裏付けており、１７．６Ｖ（Ｔ３−Ｔ１）および３２．８Ｖ（Ｔ１−Ｔ３）の中間電圧を示し、柔軟な方法で異なる電圧範囲の負荷を供給することを可能にする。
【００６１】
また、構成Ｔ２−Ｔ３およびＴ３−Ｔ２もシミュレーションする。１９．２Ｖ（Ｔ２−Ｔ３）および３０Ｖ（Ｔ３−Ｔ２）の中間電圧を生成し、図１０ｆおよび図１０ｈにそれぞれ示し、表３ａおよび表３ｂに示される理論的解析を検証する。Ｔ３−Ｔ２構成は、従来のバックコンバータの総合利得に類似する総合利得を示し、また、追加の負荷を異なる電圧レベルで供給するために使用することができる、追加の電圧レベルを提供する。
【００６２】
また、Ｔ２−Ｔ２構成もシミュレーションする。得られた電圧レベルを図１０ｅに示す。１２Ｖの所望の出力電圧を提供するために、３３．３％のデューティサイクルで、２４Ｖの中間電圧レベルが得られる。
【表８】
2021523661.tif 000011
【００６３】
シミュレーションは、３００ｋＨｚの切り替え周波数（３．３３μｓの切り換え期間）で実行した。この周波数を使用して、構成のさらなる実施のためのＴ１、Ｔ２、およびＴ３インダクタンスを決定した。全てのンダクタンスは、インダクタの両端で２０％のリップル電流を保証するように選択した。各シナリオのインダクタ電流の理論式の概要を、入力電流ＩＩＮの関数として表６に示す。図９ａおよび図９ｂを再度参照すると、Ｔ２およびＴ３トポロジのインダクタは、それらの端末に並列に充電し、直列に放電し、これは、トポロジの内部電流間の自然なバランスを提供することを可能にする。この特徴は、インダクタ電流を制御するために電流センサを必要とすることなく、Ｔ２またはＴ３トポロジによってインダクタ電流を直接制御することを可能にすることができる。
【００６４】
表６の理論式と数値シミュレーションとの比較を行い、結果を表７に示す。コンバータの入力電圧は、４８Ｖであり、出力電圧は、１２Ｖである。定格入力電力は、１００Ｗである。本発明の実施形態による異なる構成は、（例えば、図５から決定される）それらのそれぞれのデューティサイクルで動作して、１２Ｖの出力電圧を生成する。比較は、理論的解析がシミュレーションと十分に合致することを示している。したがって、理論的解析を使用して、実験的な用途に対して適切なインダクタンスを選択することができる。
【表９】
2021523661.tif 000012
【００６５】
実験の検証
本発明の実施形態によるコンバータ１を実験的に調査するために使用した試験ベンチ設定５０の概略図を図１１に示す。試験ベンチ５０は、コンバータ入力の両端の電圧を測定するように構成された第１の電圧計５１と、中間コンデンサＣｉｎｔの両端の電圧を測定するように構成された第２の電圧計５２と、出力の両端の電圧を測定するように構成された第３の電圧計５３と、第１の電圧計５１、第２の電圧計５２、および第３の電圧計５３からデータを受信するように構成されたスコープ５４と、を含む。試験ベンチ５０は、コンバータ１を熱的に撮像するためのサーマルカメラ（図示せず）を含む。図１２ｉは、実験測定に使用した本発明の実施形態によるコンバータ１の写真を示す。
【００６６】
入力電圧ＶＩＮは、４８Ｖに設定し、出力電圧Ｖｏｕｔは、１２Ｖに設定し、入力電力は、１００Ｗに設定し、出力静電容量Ｃｏｕｔは、２０μＦを選択し、第１のスイッチＳ１および第２のスイッチＳ２に適用されるＰＷＭ信号の切り換え周波数ｆｓは、３００ｋＨｚに設定した。
【００６７】
領域３を最初に調査した（δ１＝δ２＝δ）。図１０（シミュレーション）および図１２ａ〜図１２ｈ（実験）に示される波形を比較することで、全てのトポロジの電圧レベルが、形状（ＤＣ形状）および振幅において類似していることが分かる。コンバータに備えられた構成要素に固有の非理想性のため、シミュレーションの振幅値と、実験の波形との間には、少しの偏差が観察される。また、電圧スパイクも観察することができる。この挙動は、構成要素の内部寄生ならびにトラックおよびはんだ付け点に関連する寄生インダクタンスが顕著になるときに、高周波で動作する回路において一般的である。スイッチＳ１およびＳ２のオン状態とオフ状態との切り換えはまた、コンバータの内部発振を生成することもできる。
【００６８】
上で論じたように、領域２および３の動作に対して実行されるゲイン分析は、同じゲイン式をもたらす。図１１に示される実験結果は、領域３に対するものであるが、領域２の動作まで拡張することができる。
【００６９】
領域１の動作に対して、第１のＰＷＭモードと第２のＰＷＭモードの間で追加のＰＷＭモードを実行する。この追加のＰＷＭモードは、第１のＶＲ段と第２のＶＲ段との独立性を維持することを可能にし、全ての可能なトポロジの組み合わせに対して表１ａおよび１ｂに記載されているように表現されるゲインにつながる。中間電圧段のゲインは、第２のデューティサイクルδ２のみに依存し、一方で、出力ゲインは、ＶＲ段がカスケード接続されているので、第１のデューティサイクルδ１および第２のデューティサイクルδ２に依存する。
【００７０】
図１３は、Ｔ１−Ｔ３構成に対する領域１の動作のＰＷＭモードを示す。この分析は、全ての構成に対して拡張することができることに留意されたい。図１３は、切り換え期間中の第１、第２、および第３のＰＷＭモードまたはトポロジ段を示す。グラフは、各ＰＷＭモードがアクティブである期間と共に、第１のスイッチＳ１に適用されるＰＷＭ信号（ＰＷＭ１）の継続時間、および第２のスイッチＳ２に適用されるＰＷＭ信号（ＰＷＭ２）の継続時間を示す。
【００７１】
図１４は、ＰＷＭ１およびＰＷＭ２の動作下でのＴ１−Ｔ３構成の実験結果を示す。図１４ａは、かなりの電圧レベルのコンバータによる波形を示す。シミュレーションから予想されるように、１９．５Ｖの中間電圧は、第１のトポロジＴ１の形態を有する第２のＶＲ段５で、４０％のデューティサイクルに対して達成される。図１４ａはまた、２５％のデューティサイクルで動作し、１１．２Ｖの出力電圧を生成する、第３のトポロジＴ３の形態を有する第１のＶＲ段１によって提供される第２の電圧低下段も提示する。図１４ｂは、コンバータの入力および出力電圧と共に、コンバータおよびその切り換え期間に適用されるＰＷＭモードを示す。予想されるように、入力および出力電圧は、上で示した理論的解析と十分に一致する。
【００７２】
図１４ｃは、第１のスイッチＳ１および第２のスイッチＳ２の両端の電圧ストレスの実験測定値を示す。４０％および２５％の同じデューティサイクルに対して、第２のスイッチＳ２の両端の電圧ストレスは、デューティサイクルを通じて本質的に一定であり、入力電圧に等しい。第１のスイッチＳ１の両端の電圧ストレスも示されており、最大電圧ストレスは、入力および中間電圧の合計に関連するが、第１のスイッチＳ１が「オン」状態と「オフ」状態との移行中に阻止する電圧が、第１のコンデンサＣ１の両端の中間電圧であることが分かる。移行時間中の電流と電圧とのオーバーラップによって生成される切り換え損失は、この移行中に阻止されるより低い電圧のため減少する。領域１における動作に対して、第１のスイッチＳ１のデューティサイクルから独立したデューティサイクルを有する、本発明の実施形態によるコンバータ１の第２のスイッチＳ２を含むことで、コンバータの柔軟性を向上させること、および第１のスイッチＳ１の両端の切り換え損失を減少させることを可能にする。
【００７３】
システムは、広範囲の構成要素と共に動作することができる。高速回復およびショットキダイオードは、実装することができる可能なダイオード技術の例である。加えて、実装されるインダクタは、特定の用途のそれぞれにおける電流リップル仕様に基づいて選択することができるので、インダクタの選択肢はかなり広い。各用途に対する電流レベルおよび電流リップルに応じて、１００ｎＨ〜１００ｍＨのインダクタを使用することができる。ＩＣＤ構造のコンデンサが電力段の一部であるので、最良の選択肢は、フィルムまたはセラミックコンデンサである。それらの値はまた、プロジェクトで定義された仕様にも依存する。
【表１０】
2021523661.tif 000013
2021523661.tif 000014
【図１】
2021523661.tif 000015
【図２ａ】
2021523661.tif 000016
【図２ｂ】
2021523661.tif 000017
【図２ｃ】
2021523661.tif 000018
【図３】
2021523661.tif 000019
【図４】
2021523661.tif 000020
【図５】
2021523661.tif 000021
【図６ａ】
2021523661.tif 000022
【図６ｂ】
2021523661.tif 000023
【図７】
2021523661.tif 000024
【図８】
2021523661.tif 000025
【図９ａ】
2021523661.tif 000026
【図９ｂ】
2021523661.tif 000027
【図１０−１】
2021523661.tif 000028
【図１０−２】
2021523661.tif 000029
【図１１】
2021523661.tif 000030
【図１２ａ】
2021523661.tif 000031
【図１２ｂ】
2021523661.tif 000032
【図１２ｃ】
2021523661.tif 000033
【図１２ｄ】
2021523661.tif 000034
【図１２ｅ】
2021523661.tif 000035
【図１２ｆ】
2021523661.tif 000036
【図１２ｇ】
2021523661.tif 000037
【図１２ｈ】
2021523661.tif 000038
【図１２ｉ】
2021523661.tif 000039
【図１３】
2021523661.tif 000040
【図１４ａ】
2021523661.tif 000041
【図１４ｂ】
2021523661.tif 000042
【図１４ｃ】
2021523661.tif 000043
【国際調査報告】
2021523661.tif 000044
2021523661.tif 000045
2021523661.tif 000046
2021523661.tif 000047
2021523661.tif 000048