(57)【要約】  本発明は、積層配置（１８）で配列された複数の半導体チップ（１１）と、半導体チップ（１１）を互いに接続する少なくとも１つの接続基板（１９）とを備える半導体チップ積層パッケージ（１０）に関し、半導体チップ（１１）は、少なくとも１つのチップエッジ（１２）に少なくとも１つのチップ端子面が設けられており、上記チップ端子面は、チップエッジ（２３）に形成された半導体チップ（１１）の側面（２３）において側部端子面（１３）として少なくとも部分的に延在しており、側部端子面（１３）が設けられた半導体チップ（１１）の側面（２３）は、半導体チップ積層配置（１８）の共通の側面平面Ｓ内に配置されており、接続基板（１９）には半導体チップ（１１）の側面平面Ｓと平行な接触面（２０）が配置されており、接続基板（１９）は基板端子面（２１）を備え、基板端子面は、接続基板（１９）内に形成された接続導体構造を接続するために接触面（２０）に形成されており、かつ、接触面（２０）と平行な接続平面Ｖ１において接続材料を介して側部端子面（１３）に導電接続されている。
2021530098.tif 000002
【特許請求の範囲】
【請求項１】
積層配置（１８、４１、４２、６１）で配列された複数の半導体チップ（１１、６２、６３）と、前記半導体チップ（１１、６２、６３）を互いに接続する少なくとも１つの接続基板（１９、４３）とを備える半導体チップ積層パッケージ（１０、４０、５０、６０）であって、前記半導体チップ（１１、６２、６３）は、少なくとも１つのチップエッジ（１２）に少なくとも１つのチップ端子面が設けられており、前記チップ端子面は、前記チップエッジ（１２）に形成された前記半導体チップ（１１、６２、６３）の側面（２３）において側部端子面（１３）として少なくとも部分的に延在しており、前記側部端子面（１３）が設けられた前記半導体チップ（１１、６２、６３）の前記側面（２３）は、前記半導体チップ積層配置（１８、４１、４２、６１）の共通の側面平面Ｓ内に配置されており、前記接続基板（１９、４３）には前記半導体チップ（１１、６２、６３）の前記側面平面Ｓと平行な接触面（２０）が配置されており、前記接続基板（１９、４３）は基板端子面（２１）を備え、前記基板端子面は、前記接続基板（１９、４３）内に形成された接続導体構造（３１）を接続するために前記接触面（２０）に形成されており、かつ、前記接触面（２０）と平行な接続平面Ｖ１において接続材料（２４）を介して前記側部端子面（１３）に導電接続されている、半導体チップ積層パッケージ。
【請求項２】
前記側部端子面（１３）の各々は接続体（７４）の分離面から形成され、前記接続体は、ウェハ（７０）の分割平面内に配置され、前記半導体チップ（１１、６２、６３）を分離する際に前記分離面を形成するために前記ウェハ（７０）から切断されることを特徴とする、請求項１に記載の半導体チップ積層パッケージ。
【請求項３】
前記側部端子面（１３）は、前記半導体チップ（１１、６２、６３）が前記ウエハ（７０）から分離された後に前記側部端子面（１３）に塗布される接触金属被膜（２８）を有することを特徴とする、請求項２に記載の半導体チップ積層パッケージ。
【請求項４】
前記側部端子面（１３）は、接触凹部（２６）を形成するための凹形接触面（２７）を有することを特徴とする、前述の請求項のいずれか１項に記載の半導体チップ積層パッケージ。
【請求項５】
前記積層配置（１８、４１、４２、６１）における隣接する前記半導体チップ（１１、６２、６３）の前記接触面（２７）は、積層高さに沿って延在する接触溝を形成することを特徴とする、請求項４に記載の半導体チップ積層パッケージ。
【請求項６】
前記接続基板（１９、４３）の前記基板端子面（２１）に配置される前記接続材料（２４）は、前記側部端子面（１３）の前記接触凹部（２６）に係合する凸形接触隆起（２５）を形成することを特徴とする、請求項４または５に記載の半導体チップ積層パッケージ。
【請求項７】
前記半導体チップ（６２、６３）には、少なくとも部分的に、前記側部端子面に加えて、前記半導体チップの上側（６６）および／または下側（６４）に少なくとも１つの追加のチップ端子面（６７）が設けられていることを特徴とする、前述の請求項のいずれか１項に記載の半導体チップ積層パッケージ。
【請求項８】
前記接続基板（４３）は、前記接触面（４４）の反対側に、第２の接続平面Ｖ２を形成するための基板端子面を有する第２の接触面（４５）を有することを特徴とする、前述の請求項のいずれか１項に記載の半導体チップ積層パッケージ。
【請求項９】
前記第２の接続平面Ｖ２は、前記接続基板（４３）が２つの前記積層配置（４１、４２）の間に挟まれるように半導体チップ（１１、６２、６３）の第２の積層配置（４２）に接続する役割を果たすことを特徴とする、請求項８に記載の半導体チップ積層パッケージ。
【請求項１０】
前記第２の接続平面Ｖ２は機能性基板に接続する役割を果たすことを特徴とする、請求項８に記載の半導体チップ積層パッケージ。
【請求項１１】
前記機能性基板は半導体チップとして実現されることを特徴とする、請求項１０に記載の半導体チップ積層パッケージ。
【請求項１２】
前記機能性基板は冷却基板として実現されることを特徴とする、請求項１０に記載の半導体チップ積層パッケージ。
【請求項１３】
前記積層配置（１８、４１、４２、６１）の規定された積層高さを実現するために、前記半導体チップ（１１、６２、６３）の間にスペーサ要素が配置されることを特徴とする、前述の請求項のいずれか１項に記載の半導体チップ積層パッケージ。
【請求項１４】
前記スペーサ要素は、前記半導体チップ（１１、６２、６３）を互いに接続する接着剤塊中の成形体であることを特徴とする、請求項１３に記載の半導体チップ積層パッケージ。
【請求項１５】
特に請求項１から１４の１項以上に記載の半導体チップ積層パッケージを製造するための半導体チップであって、
側部端子面（１３）を特徴とし、前記側部端子面の各々は接続体（７４）の分離面から形成され、前記接続体は、ウェハ（７０）の分割平面内に配置され、前記半導体チップ（１１、６２、６３）を分離する際に前記分離面を形成するために前記ウェハ（７０）から切断される、半導体チップ。
【請求項１６】
前記側部端子面（１３）は、前記半導体チップ（１１、６２、６３）が前記ウエハ（７０）から分離された後に前記側部端子面（１３）に塗布される接触金属被膜（２８）を有することを特徴とする、請求項１５に記載の半導体チップ。
【請求項１７】
前記側部端子面（１３）は、接触凹部（２６）を形成するための凹形接触面（２７）を有することを特徴とする、請求項１５または１６に記載の半導体チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層配置で配列された複数の半導体チップと、上記半導体チップを互いに接続する少なくとも１つの接続基板とを備える半導体チップ積層配置に関し、上記半導体チップは、少なくとも１つのチップエッジに少なくとも１つのチップ端子面が設けられており、上記チップ端子面は、上記チップエッジに形成された上記半導体チップの側面において側部端子面として少なくとも部分的に延在しており、上記側部端子面が設けられた上記半導体チップの上記側面は、上記半導体チップ積層配置の共通の側面平面内に配置されており、上記接続基板には上記半導体チップの上記側面平面と平行な接触面が配置されており、上記接続基板は基板端子面を備え、上記基板端子面は、上記接続基板内に形成された接続導体構造を接続するために上記接触面に形成されており、かつ、上記接触面と平行な接続平面において接続材料を介して上記側部端子面に導電接続されている。さらに、本発明は、対応する半導体チップ積層パッケージを製造するための半導体チップに関する。
【背景技術】
【０００２】
計算能力の向上に対する要求の高まりに伴って電子機器がますます小型化するにつれて、当該機器に使用される半導体部品および半導体部品群の集積密度が満たさなければならない要件も増加している。個々の半導体チップからなる半導体部品群を密に配置するために、積層配置で配列された複数の半導体チップを有する半導体チップ積層パッケージとして半導体部品群を設計することが一般に知られている。半導体チップは、たとえばＵＳ  ７，５９８，６１７  Ｂ２に記載されるように互いに直接接続され、このために、個々の半導体チップの各々にシリコン貫通ビア（ＴＳＶ）が形成されている。ＴＳＶは半導体チップの上側から半導体チップの下側まで延在し、それに対応して半導体チップの表面を互いに接触させることができる。
【０００３】
ＴＳＶを互いに直接接触させることはできず、ＴＳＶには代わりに、典型的にはんだ材料として実現される接続材料が配置された多層接触金属被膜が設けられているため、積層された半導体チップは必然的に互いに離間し、その結果として生じる間隔によって、複数の半導体チップを積層配置で配列すると半導体チップ積層パッケージの積層高さが著しく大きくなる。さらに、ＴＳＶによって半導体チップ内に一体形成されて半導体チップの所望の相互接続を可能にする接続構造によって、半導体チップに対する熱負荷が高くなる。
【０００４】
ＤＥ  １９６  ２６  １２６  Ａ１  は半導体チップ積層パッケージを開示しており、当該積層パッケージの個々の半導体チップを相互に接続するための接続構造は、導体路構造が設けられた、積層配置で配列された半導体チップの外側エッジに沿って延在するフレキシブルな接続基板が設けられるように、半導体チップとは別個に実現される。接続基板のこのフレキシブルな設計によって、各半導体チップが最初に導体路構造が設けられた接続基板の反対側に個々に位置決めされてから、チップの上側に配置されたチップ端子面と接続基板の導体路構造との接続が形成されるように、半導体チップ積層パッケージを順次に製造することができる。
【０００５】
はんだ材料を介して接続基板の導体路構造と接触するチップ端子面は半導体チップの上側に配置されるため、半導体チップ積層パッケージのこの種の順次設計が必要である。
【０００６】
ＤＥ  １９６  ２６  １２６  Ａ１  に開示されている半導体チップ積層パッケージは、半導体チップを相互に接続するために接続基板に形成される外部接続導体構造によって半導体チップに対する熱負荷を低減することができるが、半導体チップを接続基板と接触させるために半導体チップの上側にチップ端子面が形成されているため、積層された半導体チップをやはり互いに離間させる必要があり、この間隔によって、上述のように、積層配置の積層高さがそれに対応して大きくなってしまう。
【発明の概要】
【課題を解決するための手段】
【０００７】
したがって本発明の目的は、半導体チップを相互に接続するための接続導体構造を外部に実現する際に半導体チップ積層配置の積層高さをできるだけ小さくすることができる半導体チップ積層パッケージを提案することである。
【０００８】
この目的を達成するために、本発明に係る半導体チップ積層パッケージは請求項１の特徴を有する。
【０００９】
本発明によれば、半導体チップ積層パッケージの積層配置で配列された半導体チップは、少なくとも１つのチップエッジに少なくとも１つのチップ端子面が設けられており、上記チップ端子面は、上記チップエッジに形成された上記半導体チップの側面において側部端子面として少なくとも部分的に延在しており、上記側部端子面が設けられた上記半導体チップの上記側面は、上記積層配置の共通の側面平面内に配置されており、上記接続基板には上記半導体チップの上記側面平面と平行な接触面が配置されており、上記接続基板は基板端子面を備え、上記基板端子面は、上記接続基板内に形成された接続導体構造を接続するために上記接触面に形成されており、上記基板端子面は、好ましくは上記基板端子面に配置される接続材料を介して、上記接触面と平行な接続平面において上記側部端子面に導電接続されている。
【００１０】
本発明に係る半導体チップ積層パッケージは、半導体チップに形成された側部端子面によって、半導体チップを接続基板と接触させる前であっても半導体チップの積層配置を実現することができる。これにより、すでに積層配置で配列されている個々の半導体チップを、接続基板と接触させる前に検査することができる。さらに、半導体チップ間に形成されて半導体チップと接続基板との接触を可能にする間隔が使われなくなるので、積層配置の個々の半導体チップを実質的に互いに直接積み重ねることができる。積層された半導体チップ間の間隔を形成する必要があるのは、半導体チップを機械的に互いに接続すること、またはチップ表面の典型的な不活性化を越える程度まで半導体チップを互いに電気的に絶縁することが必要になった場合の手段としてのみである。
【００１１】
したがって、本発明に係る半導体チップ積層パッケージの設計では、積層配置で配列された半導体チップを順次処理することなく接続基板と接触させるので、実装密度が増加した半導体チップ部品群を特に少ない工程数で製造することができる。さらに、半導体チップ積層パッケージの製造時に半導体チップを互いに接触させなくてもよく、個々の半導体チップに加えられる熱負荷が大きく低減するように半導体チップを共通の接続基板と接触させるだけでよい。
【００１２】
側部端子面の設計に関して、側部端子面の各々が接続体の分離面から形成され、接続体は、ウェハの分離平面内に配置され、ウェハから半導体チップを分離する際に分離面を実現するためにウェハから切断されると特に有利であることが分かっている。この設計では、各場合においてウェハ内に形成された１つの接続体が、ウェハ内に隣接して配置された半導体チップの２つの側部端子面を形成する役割を果たす。
【００１３】
好ましくは、この種の接続体は、本発明に係る半導体チップ積層パッケージの製造に特に適したウェハを従来の製造法を用いて製造することができるように、ウェハに形成されたいわゆるシリコン貫通ビア（ＴＳＶ）によって形成される。個々の半導体チップの大きさによって規定される分布パターンは、ウェハのＴＳＶの分布のために選択されるに過ぎない。
【００１４】
好ましくは、側部端子面は、半導体チップがウェハから分離された後に側部端子面に塗布される接触金属被膜を備える。これにより、個々の半導体チップからなる積層配置を形成した後に、側部端子面を、接続基板の基板端子面に塗布された接続材料と直接接触させることによって、積層配置で配列された半導体チップを接続基板と接触させる。特に、たとえば、接続材料によって形成されたすべての接続点に熱エネルギを同期して印加することにより、積層配置のすべての半導体チップを１回の接触工程で接続基板と接触させることができる。このために、リフロー法や、たとえば放射エネルギ、特にレーザエネルギを後部から接続基板に当てることによる、接続基板を介した接続材料への熱エネルギの間接的な印加など、従来の方法を用いることができる。
【００１５】
接続基板を積層配置で配列された半導体チップと高精度で接触させるためには、側部端子面が、接触凹部を形成するための凹形接触面を有していると特に有利であることが分かっている。
【００１６】
さらに、積層配置において隣接する半導体チップの接触面が、積層高さの方向に延在する接触溝を形成する場合は、積層配置で互いに積み重ねられた半導体チップに対する接続基板の位置決めが、半導体チップ積層パッケージの製造時にさらに単純化される。
【００１７】
好ましくは半導体チップを接続基板と接触させる前に接続基板の基板端子面に形成される接続材料が凸形接触隆起を形成すると特に有利である。これらの接触隆起が、接続基板の接触面と、積層配置で配列された半導体チップの側面との間の間隔を特に小さくできるように側部端子面の接触凹部に係合することによって、積層高さが特に小さいだけでなく幅も特に小さい半導体チップ積層パッケージを設計することができる。
【００１８】
集積密度の向上を達成するために、チップには、少なくとも部分的に、側部端子面に加えて、チップの上側および／または下側に少なくとも１つの追加のチップ端子面が設けられてもよい。チップ端子面によって、少なくとも部分的に隣接半導体チップ間で外部接続導体構造を補完する内部接続導体構造を形成することができる。
【００１９】
半導体チップ積層配置の追加の外部接続インターフェースを形成するために、接続基板が接触面の反対側に第２の接触面を有しており、第２の接触面が第２の接続平面を形成するための基板端子面を有していると有利である。
【００２０】
好ましくは、第２の接続平面は、接続基板が２つの積層配置の間に挟まれることにより、半導体チップの追加の積層配置によって半導体チップ積層パッケージを容易に「水平に」拡大することができるように、半導体チップの第２の積層配置に接続する役割を果たす。
【００２１】
さらなる好ましい実施形態では、第２の接続平面は、追加の半導体チップとして、または特に冷却基板として実現され得る機能性基板に接続する役割を果たす。
【００２２】
好ましくは、積層配置の規定された積層高さを実現するために半導体チップ間にスペーサ要素が配置され、特に好ましい実施形態では、スペーサ要素は、半導体チップを互いに接続する接着剤塊中の成形体として、好ましくはマイクロガラス球として実現される。
【００２３】
本発明に係る半導体チップ積層配置の製造に特に適した半導体チップは側部端子面を備え、側部端子面の各々は接続体の分離面から形成され、接続体は、ウェハの分割平面内に配置され、半導体チップを分離する際に分離面を形成するためにウェハから切断される。
【００２４】
好ましくは、側部端子面は、半導体チップがウェハから分離された後に側部端子面に接触金属被膜を備える。
【００２５】
側部端子面は接触凹部を形成するための凹形接触面を有していることが特に好ましい。
以下に、半導体チップ積層パッケージの好ましい実施形態、および半導体チップ積層パッケージの製造に特に適した半導体チップを製造するためのウェハの好ましい実施形態を、図面を用いてさらに詳細に説明する。
【図面の簡単な説明】
【００２６】
【図１】２つの接続基板の間に配置された半導体チップ積層配置を有する半導体チップ積層パッケージの第１の実施形態の概略図である。
【図２】図１に示した半導体チップ積層パッケージをＩＩから見た部分拡大図である。
【図３】半導体チップの側部端子面と接続基板の基板端子面との接続を形成する前の図２に係る図である。
【図４】接続基板の基板端子面と半導体チップの側部端子面との間に形成された接続部の詳細図である。
【図５】半導体チップ積層パッケージの別の実施形態を示す図である。
【図６】半導体チップ積層パッケージの別の実施形態を示す図である。
【図７】半導体チップ積層パッケージの別の実施形態を示す図である。
【図８】図１および図５〜図７に示した半導体チップ積層パッケージを実現するための半導体チップを製造するためのウェハの部分上面図である。
【発明を実施するための形態】
【００２７】
図１は、端子回路基板１７に配置された半導体チップ積層パッケージ１０を示しており、端子回路基板１７は、電子機器の追加の半導体チップ部品群（図示せず）に半導体チップ積層パッケージ１０を接続する役割を果たす。半導体チップ積層パッケージ１０は、積層配置１８で互いに積み重ねられた複数の半導体チップ１１を備え、この場合の上記半導体チップ１１は、両側の２つのチップエッジ１２に側部端子面１３が設けられている。下側半導体チップ１１の上側１４と上側半導体チップ１１の下側１５との間に、本実施形態では各場合において電気絶縁性の接着層１６が設けられており、上記接着層１６は、積層配置１８の半導体チップ１１の機械的接合を固定すると同時に、最下の半導体チップ１１の下側１５とその端子回路基板１７との間に配置されると半導体チップ積層配置１８と端子回路基板１７との機械的接合を確実にする。
【００２８】
半導体チップ積層パッケージ１０を実現するために、各場合において１つの側部端子面１３が接続基板１９の接触面２０に配置された１つの基板端子面２１に接続されるように、半導体チップ積層配置１８を半導体チップ１１の側部端子面１３を介して２つの接続基板１９と導電接触させる。
【００２９】
図示される例示的な実施形態において図２が示しているように、両側のチップエッジ１２の各々に５つのチップ端子面２２が設けられており、上記チップ端子面２２は、それらの表面の少なくとも一部が、半導体チップ１１の側面２３上で側部端子面１３として延在している。この文脈では、特に図１に示すように、積層配置１８で配列された半導体チップ１１の側面２３は、接続基板１９の接触面２０と平行に配置された共通の側面平面Ｓ内に配置されているため、基板端子面２１は、基板端子面２１と側部端子面１３との間に配置された接続材料２４を介して共通の接続平面Ｖ１において半導体チップ１１にそれぞれ接続される。
【００３０】
本実施形態において例示されるように、接続材料としてはんだ材料が使用され、はんだ材料は、図３に明確に示されるように接触隆起２５の形態で基板端子面２１に塗布される。このはんだ材料の塗布は、接続基板１９と半導体チップ積層配置１８との接続が形成される前にすでに行われている。図３にさらに示されるように、側部端子面１３は図示される例示的な実施形態において接触凹部２６を形成するための凹形接触面２７を有しており、上記凹形接触面２７には接触金属被膜２８が設けられているので、接触隆起を溶融するその後の接触時に側部端子面１３の濡れを改善することができる。
【００３１】
接続基板１９が半導体チップ１１の側面２３に対して配置される態様を示す図２に特に示されるように、接続を形成する際に接触隆起２５が少なくとも部分的に側部端子面１３の接触凹部２６に入り込むので、側部端子面１３に形成された接触凹部２６によって、接続基板１９の接触面２０と半導体チップ１１の側面２３との間の間隔ｄを特に小さくすることができる。
【００３２】
図４は、端子回路基板１７と半導体チップ積層パッケージ１０との接触を概略断面図で明確に示しており、この接触は、一方では半導体チップ１１の側部端子面１３と接続基板１９の基板端子面２１との間に形成され、他方では接続基板１９のさらなる基板端子面２９と端子回路基板１７の回路基板端子面３０との間に形成される。
【００３３】
接続基板１９内に形成された接続導体構造３１によって、端子回路基板１７と、側部端子面１３を介して接続基板１９に導電接続されているすべての半導体チップ１１とを接続することができる。そして、接続基板１９の接触面２０に配置された基板端子面２１によって、接続基板１９を、半導体チップ１１の内部導体路構造３２内に形成された半導体チップ１１の集積回路（詳細には図示せず）と接触させることができる。
【００３４】
図５は半導体チップ積層パッケージ４０を示しており、当該積層パッケージは、示される例示的な実施形態の場合、２つの半導体チップ積層配置４１、４２を備え、２つの積層配置４１、４２は、これらの間に挟まれた接続基板４３によって相互に接続されている。このために、接続基板４３は両側の２つの接触面４４、４５を備え、これらの接触面の各々には接触隆起２５を備える基板端子面４６、４７が設けられており、接触隆起２５は、接続材料２４からなり、その各々が、積層配置４１、４２で互いに積み重ねられた半導体チップ１１の側部端子面１３に接続する役割を果たす。
【００３５】
積層配置４１、４２の半導体チップ１１を互いに接続する接続基板４３に加えて、積層配置４１、４２の各々には追加の接続基板１９が設けられている。これにより、半導体チップ積層パッケージ４０は２つの接続基板１９と４３との間に配置された各積層配置４１、４２を備え、接続基板４３は積層配置４１、４２の間に挟まれると同時に積層配置４１、４２の間を電気的に接続することができる。
【００３６】
図６は半導体チップ積層パッケージ５０を示しており、当該積層パッケージは、図１に示した半導体チップ積層パッケージ１０と同様に、積層配置１８を１つのみ備え、側部端子面４１を介して積層配置１８の半導体チップ１１と接触している接続基板４３は、図５を参照して上述したように、両側の２つの接触面４４、４５に基板端子面４６、４７が設けられており、基板端子面４７に配置された接触隆起２５を介して第２の接続平面Ｖ２において追加の基板５２に接続されている。上記追加の基板５２は、たとえば冷却基板として、半導体チップ積層パッケージ５０のさらなる放熱を可能にする。
【００３７】
図７は半導体チップ積層パッケージ６０を示しており、当該積層パッケージでは、図１に示した半導体チップ積層パッケージ１０とは異なり、１つの半導体チップ６２および複数の半導体チップ６３を用いて積層配置６１が形成され、半導体チップ６２には、その側面２３に設けられた側部端子面１３に加えて、その下側６４にチップ端子面６５が設けられている。半導体チップ６３はその上側６６に追加のチップ端子面６７をさらに備えているため、各チップ端子面６４と６７との間に配置される接続材料２４によって、半導体チップ６２、６３を側部端子面１３を介して接続基板１９と電気的に接触させるだけでなく、半導体チップ６２、６３を互いに直接接続させることもできる。
【００３８】
図８は、ウェハ７０から分離される前のウェハ７０に形成された半導体チップ１１の概略図を示しており、垂直の分離線７２、７３を有する分割パターン７１が概略的に示されている。チップ１１は分離線７２、７３に沿ってウェハ７０から分離され、専門用語でシリコン貫通ビア（ＴＳＶ）と称される、好ましくはウェハ内に柱状に実現される接続体７４が分離線７１、７２に沿って形成されている。ウェハ７０を分離線７２、７３に沿って切断する際、半導体チップ１１の側面２３が、図面平面に対して垂直に延在する分割平面内に形成され、こうして接続体７４に形成された分離面が側部端子面１３を形成する。この目的で好適に使用される分離器具の輪郭形成時に、図２および図３に示した接触凹部２６を接続体７４の切断と同時に形成することができる。
【図１】
2021530098.tif 000003
【図２】
2021530098.tif 000004
【図３】
2021530098.tif 000005
【図４】
2021530098.tif 000006
【図５】
2021530098.tif 000007
【図６】
2021530098.tif 000008
【図７】
2021530098.tif 000009
【図８】
2021530098.tif 000010
【手続補正書】
【提出日】令和3年4月26日(2021.4.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
積層配置（１８、４１、４２、６１）で配列された複数の半導体チップ（１１、６２、６３）と、前記半導体チップ（１１、６２、６３）を互いに接続する少なくとも１つの接続基板（１９、４３）とを備える半導体チップ積層パッケージ（１０、４０、５０、６０）であって、前記半導体チップ（１１、６２、６３）は、少なくとも１つのチップエッジ（１２）に少なくとも１つのチップ端子面が設けられており、前記チップ端子面は、前記チップエッジ（１２）に形成された前記半導体チップ（１１、６２、６３）の側面（２３）において側部端子面（１３）として少なくとも部分的に延在しており、前記側部端子面（１３）が設けられた前記半導体チップ（１１、６２、６３）の前記側面（２３）は、前記半導体チップ積層配置（１８、４１、４２、６１）の共通の側面平面Ｓ内に配置されており、前記接続基板（１９、４３）には前記半導体チップ（１１、６２、６３）の前記側面平面Ｓと平行な接触面（２０）が配置されており、前記接続基板（１９、４３）は基板端子面（２１）を備え、前記基板端子面は、前記接続基板（１９、４３）内に形成された接続導体構造（３１）を接続するために前記接触面（２０）に形成されており、かつ、前記接触面（２０）と平行な接続平面Ｖ１において接続材料（２４）を介して前記側部端子面（１３）に導電接続されている、半導体チップ積層パッケージ。
【請求項２】
前記側部端子面（１３）の各々は接続体（７４）の分離面から形成され、前記接続体は、ウェハ（７０）の分割平面内に配置され、前記半導体チップ（１１、６２、６３）を分離する際に前記分離面を形成するために前記ウェハ（７０）から切断されることを特徴とする、請求項１に記載の半導体チップ積層パッケージ。
【請求項３】
前記側部端子面（１３）は、前記半導体チップ（１１、６２、６３）が前記ウエハ（７０）から分離された後に前記側部端子面（１３）に塗布される接触金属被膜（２８）を有することを特徴とする、請求項２に記載の半導体チップ積層パッケージ。
【請求項４】
前記側部端子面（１３）は、接触凹部（２６）を形成するための凹形接触面（２７）を有することを特徴とする、請求項１から請求項３のいずれか１項に記載の半導体チップ積層パッケージ。
【請求項５】
前記積層配置（１８、４１、４２、６１）における隣接する前記半導体チップ（１１、６２、６３）の前記接触面（２７）は、積層高さに沿って延在する接触溝を形成することを特徴とする、請求項４に記載の半導体チップ積層パッケージ。
【請求項６】
前記接続基板（１９、４３）の前記基板端子面（２１）に配置される前記接続材料（２４）は、前記側部端子面（１３）の前記接触凹部（２６）に係合する凸形接触隆起（２５）を形成することを特徴とする、請求項４または５に記載の半導体チップ積層パッケージ。
【請求項７】
前記半導体チップ（６２、６３）には、少なくとも部分的に、前記側部端子面に加えて、前記半導体チップの上側（６６）および／または下側（６４）に少なくとも１つの追加のチップ端子面（６７）が設けられていることを特徴とする、請求項１から請求項６のいずれか１項に記載の半導体チップ積層パッケージ。
【請求項８】
前記接続基板（４３）は、前記接触面（４４）の反対側に、第２の接続平面Ｖ２を形成するための基板端子面を有する第２の接触面（４５）を有することを特徴とする、請求項１から請求項７のいずれか１項に記載の半導体チップ積層パッケージ。
【請求項９】
前記第２の接続平面Ｖ２は、前記接続基板（４３）が２つの前記積層配置（４１、４２）の間に挟まれるように半導体チップ（１１、６２、６３）の第２の積層配置（４２）に接続する役割を果たすことを特徴とする、請求項８に記載の半導体チップ積層パッケージ。
【請求項１０】
前記第２の接続平面Ｖ２は機能性基板に接続する役割を果たすことを特徴とする、請求項８に記載の半導体チップ積層パッケージ。
【請求項１１】
前記機能性基板は半導体チップとして実現されることを特徴とする、請求項１０に記載の半導体チップ積層パッケージ。
【請求項１２】
前記機能性基板は冷却基板として実現されることを特徴とする、請求項１０に記載の半導体チップ積層パッケージ。
【請求項１３】
前記積層配置（１８、４１、４２、６１）の規定された積層高さを実現するために、前記半導体チップ（１１、６２、６３）の間にスペーサ要素が配置されることを特徴とする、請求項１から請求項１２のいずれか１項に記載の半導体チップ積層パッケージ。
【請求項１４】
前記スペーサ要素は、前記半導体チップ（１１、６２、６３）を互いに接続する接着剤塊中の成形体であることを特徴とする、請求項１３に記載の半導体チップ積層パッケージ。
【請求項１５】
特に請求項１から１４の１項以上に記載の半導体チップ積層パッケージを製造するための半導体チップであって、
側部端子面（１３）を特徴とし、前記側部端子面の各々は接続体（７４）の分離面から形成され、前記接続体は、ウェハ（７０）の分割平面内に配置され、前記半導体チップ（１１、６２、６３）を分離する際に前記分離面を形成するために前記ウェハ（７０）から切断される、半導体チップ。
【請求項１６】
前記側部端子面（１３）は、前記半導体チップ（１１、６２、６３）が前記ウエハ（７０）から分離された後に前記側部端子面（１３）に塗布される接触金属被膜（２８）を有することを特徴とする、請求項１５に記載の半導体チップ。
【請求項１７】
前記側部端子面（１３）は、接触凹部（２６）を形成するための凹形接触面（２７）を有することを特徴とする、請求項１５または１６に記載の半導体チップ。
【国際調査報告】
2021530098.tif 000011
2021530098.tif 000012
2021530098.tif 000013
2021530098.tif 000014