(57)【要約】  デバイスの温度が変化すると様々な段階のひずみが下にあるＬＥＤもしくはＬＤで発生するように、熱膨張係数が一致しないコーティングが下にあるＬＥＤもしくはＬＤに適用される。ひずみは、デバイスの有効なバンドギャップエネルギー（したがって発光波長）を調整することもできるので、外部のひずみを誘発するコーティングは、温度による波長シフトを補償する（結果的にｄλ／ｄＴを低減させる）か、または当該波長シフトを強める（結果としてｄλ／ｄＴを増加させる）ように作用することができる。コーティング材料および形状を適切に選択することにより、ｄλ／ｄＴに対する完全制御を達成することができる。
2021527944.tif 000002
【特許請求の範囲】
【請求項１】
装置であって、
第１の熱膨張係数（ＣＴＥ）を有する半導体材料と、
第２のＣＴＥを有する膜であって、前記膜が前記半導体材料に固着され、前記装置の加熱および冷却の間に前記半導体材料のひずみをもたらすＣＴＥの不一致を生じさせるために、前記第２のＣＴＥが前記第１のＣＴＥとは異なる、膜と
を含む、装置。
【請求項２】
前記半導体材料が微細構造半導体デバイスを含む、請求項１に記載の装置。
【請求項３】
前記半導体材料が、レーザダイオードおよび発光ダイオードからなる群から選択される微細構造半導体デバイスを含む、請求項１に記載の装置。
【請求項４】
前記半導体材料が、前記第２のＣＴＥを有する前記膜が前記半導体材料に固着されなかった場合に、前記微細構造半導体デバイスが示す温度とは異なる温度に依存する発光波長を生成する微細構造半導体デバイスを含む、請求項１に記載の装置。
【請求項５】
前記半導体材料が、所望のｄλ／ｄＴ挙動をもたらすように設計された微細構造半導体デバイスを含む、請求項１に記載の装置。
【請求項６】
前記膜が、誘電体および金属からなる群から選択される材料を含む、請求項１に記載の装置。
【請求項７】
前記半導体材料が微細構造半導体デバイスを含み、前記微細構造半導体デバイスが微細構造形状を含み、前記微細構造形状および前記膜が、前記ＣＴＥの不一致が加熱および冷却の間に前記半導体デバイスのひずみをもたらすように、かつ、前記第２の膜ＣＴＥが前記半導体材料に固着されなかった場合に、前記半導体の発光波長が、示された温度とは異なる温度に対して異なる挙動を有するように選択される、請求項１に記載の装置。
【請求項８】
前記半導体材料が２次元半導体デバイスを含む、請求項１に記載の装置。
【請求項９】
前記半導体材料が３次元半導体デバイスを含む、請求項１に記載の装置。
【請求項１０】
前記半導体材料が、レーザダイオードおよび発光ダイオードからなる群から選択される半導体デバイスを含む、請求項１に記載の装置。
【請求項１１】
方法であって、
第１の熱膨張係数（ＣＴＥ）を有する半導体材料を提供することと、
前記半導体材料に膜を付着させることであって、前記膜が第２のＣＴＥを含み、前記半導体材料および前記膜のうちの少なくとも一方の加熱および冷却の間に前記半導体材料のひずみをもたらすＣＴＥの不一致を生じさせるために、前記第２のＣＴＥが前記第１のＣＴＥとは異なる、付着させることと
を含む、方法。
【請求項１２】
前記半導体材料が微細構造半導体デバイスを含む、請求項１１に記載の方法。
【請求項１３】
前記半導体材料が、レーザダイオードおよび発光ダイオードからなる群から選択される微細構造半導体デバイスを含む、請求項１１に記載の方法。
【請求項１４】
前記半導体材料が、前記第２のＣＴＥを有する前記膜が前記半導体材料に固着されなかった場合に、前記微細構造半導体デバイスが示す温度とは異なる温度に依存する発光波長を生成する微細構造半導体デバイスを含む、請求項１１に記載の方法。
【請求項１５】
前記半導体材料が、所望のｄλ／ｄＴ挙動をもたらすように設計された微細構造半導体デバイスを含む、請求項１１に記載の方法。
【請求項１６】
前記膜が、誘電体および金属からなる群から選択される材料を含む、請求項１１に記載の方法。
【請求項１７】
前記半導体材料が微細構造半導体デバイスを含み、前記微細構造半導体デバイスが微細構造形状を含み、前記微細構造形状および前記膜が、前記ＣＴＥの不一致が加熱および冷却の間に前記半導体デバイスのひずみをもたらすように、かつ、前記第２の膜ＣＴＥが前記半導体材料に固着されなかった場合に、前記半導体の発光波長が、示された温度とは異なる温度に対して異なる挙動を有するように選択される、請求項１１に記載の方法。
【請求項１８】
前記半導体材料が２次元半導体デバイスを含む、請求項１１に記載の方法。
【請求項１９】
前記半導体材料が３次元半導体デバイスを含む、請求項１１に記載の方法。
【請求項２０】
前記半導体材料が、レーザダイオードおよび発光ダイオードからなる群から選択される半導体デバイスを含む、請求項１１に記載の方法。
【請求項２１】
装置であって、
基板と、
前記基板の上に位置決めされた３次元半導体構造のアレイであって、各３次元構造が、底面と、上面と、前記底面および前記上面を接続する少なくとも１つの側面とを含む、アレイと、
３次元構造の各々の間の空洞領域と、
各空洞領域に位置して各３次元構造の各側面を取り囲み、前記３次元半導体構造のＣＴＥとは異なるＣＴＥを含む膜と
を含む、装置。
【請求項２２】
方法であって、
基板を提供することと、
３次元半導体構造のアレイを前記基板の上に固定的に位置決めすることであって、各３次元構造が、底面と、上面と、前記底面および前記上面を接続する少なくとも１つの側面とを含む、位置決めすることと、
空洞領域を３次元構造の各々の間に形成することと、
前記３次元半導体構造のＣＴＥとは異なるＣＴＥを含む膜を、各空洞領域内に固定的に位置付けて各３次元構造の各側面を取り囲むことと
を含む、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本願は、参照により本明細書に組み込まれる、２０１８年６月１３日に出願された「Ｓｔｒａｉｎ  Ｃｏｎｔｒｏｌ  ｏｆ  Ｔｅｍｐｅｒａｔｕｒｅ−Ｄｅｐｅｎｄｅｎｔ  Ｗａｖｅｌｅｎｇｔｈ  Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃ  Ｄｅｖｉｃｅｓ」と題された米国仮特許出願第６２／６８４，７２０号の利益を主張する。
【０００２】
連邦政府支援の研究または開発の下でなされた発明に対する権利に関する声明
米国政府は、Ｌａｗｒｅｎｃｅ  Ｌｉｖｅｒｍｏｒｅ  Ｎａｔｉｏｎａｌ  Ｌａｂｏｒａｔｏｒｙの運営に関する米国エネルギー省とＬａｗｒｅｎｃｅ  Ｌｉｖｅｒｍｏｒｅ  Ｎａｔｉｏｎａｌ  Ｓｅｃｕｒｉｔｙ，ＬＬＣとの間の契約第ＤＥ−ＡＣ５２−０７ＮＡ２７３４４号に基づき、本発明の権利を有する。
【０００３】
本技術は光電子デバイスに関し、より具体的には、発光デバイスの温度に対する発光波長応答を制御する技術に関する。
【背景技術】
【０００４】
発光ダイオード（ＬＥＤ）およびレーザダイオード（ＬＤ）などの光電子デバイスの発光波長は、発光材料系のバンドギャップおよび当該材料の電子および正孔のエネルギー分布の両方によって決定される。バンドギャップは結晶格子の関数であり、温度およびひずみの両方の関数であることが知られている。電子および正孔のエネルギー分布は、材料パラメータ（有効質量）、材料形状（量子井戸の厚さなど）および温度（フェルミ・ディラック統計）に依存する。ある程度の同調性をダイオードレーザの発光波長に取り入れるために、温度およびひずみの両方がこれまでに利用されてきた。例えば、同調可能なレーザダイオードは、レーザダイオードの温度制御を導入することによって製造される。しかし、発光ダイオード／レーザダイオードにおいて波長が温度とともに変化する割合（ｄλ／ｄＴ）は、発光半導体材料の物理的特性と密接に関連しているため、直接設計することができない。
【０００５】
温度調整は一部の用途で利用されているが、他の多くの用途では望まれていない。特に、特定の波長で動作する必要がある高出力ダイオードの場合、複雑さ、コスト、サイズおよび電力要件を増大させる重要な温度制御および冷却の要件が生じることになる。
【０００６】
ひずみは、主に効率を改善するために全てのレーザダイオードにおいて使用されるが、所望の発光波長を達成するために有効なバンドギャップエネルギーをシフトする方法としても使用される。通常、ひずみはエピタキシャル成長中に発生し、様々な組成の層間の格子不一致から生じる。これは、界面から離れる緩和のために亀裂が生じ得るので、達成可能なひずみの程度を制限する効果がある。さらに、ひずみは慎重に制御されて、レーザ効率が向上する。
【発明の概要】
【課題を解決するための手段】
【０００７】
本技術は、発光デバイスの温度に対する発光波長応答の制御を容易にする。発光ダイオード（ＬＥＤ）とレーザダイオード（ＬＤ）は、外部環境および自己発熱によって引き起こされる温度変化による固有の波長シフトを示す。温度が上昇するかまたは低下すると、バンドギャップエネルギー、および電子および正孔のエネルギー分布の両方における変化のために、発光波長はそれに応じて減少するかまたは増加する。発光波長の温度非感受性が非常に望ましい用途がいくつかあるが、ＬＥＤもしくはＬＤの波長温度係数（ｄλ／ｄＴ）を直接設計することは、当該係数が、これらのデバイスを作るために使用される材料の固有の物理的特性から生じるので困難である。本技術は、ｄλ／ｄＴの設計を容易にする手法を提供する。この手法は、デバイスの温度が変化すると様々な段階のひずみが下にあるＬＥＤもしくはＬＤで発生するように、熱膨張係数が下にあるＬＢＤ／ＬＤチップに対して一致しないコーティングを塗布することに依存する。ひずみは、デバイスの有効なバンドギャップエネルギー（したがって発光波長）を調整することもできるので、外部のひずみを誘発するコーティングは、温度による波長シフトを補償する（結果的にｄλ／ｄＴを低減させる）か、または当該波長シフトを強める（結果としてｄλ／ｄＴを増加させる）ように作用することができる。コーティング材料および形状を適切に選択することにより、ｄλ／ｄＴに対する完全制御を達成することができる。
【０００８】
本開示に組み込まれてその一部を形成する添付の図面は、技術の実施形態を例示し、その説明とともに、技術の原理を説明するのに役立つ。
【図面の簡単な説明】
【０００９】
【図１】半導体材料のピラー間の不一致ＣＴＥコーティングを示す図である。
【図２】半導体材料のピラー間の不一致ＣＴＥコーティングを示し、ピラーの下の半導体材料内に位置する量子井戸をさらに示す図である。
【図３】半導体上の不一致ＣＴＥコーティングを示し、半導体材料内に位置する量子井戸をさらに示す図である。
【発明を実施するための形態】
【００１０】
本技術は、米国特許第９，４９０，３１８号に記載の、Ｌａｗｒｅｎｃｅ  Ｌｉｖｅｒｍｏｒｅ  Ｎａｔｉｏｎａｌ  Ｌａｂｏｒａｔｏｒｙ（ＬＬＮＬ）において以前に開発されたひずみ微細構造技術を利用している。当該特許では、半導体が微細構造にパターン化され、次いで、誘電体などの別の層でコーティングされることが記載されている。この層は、後に半導体に伝達される高い固有ひずみを有するように設計されている。半導体の３Ｄ構造は、高ひずみが大量の半導体に制御された態様で与えられるかまたは層に埋め込まれることを可能にし、半導体材料の発光波長をシフトすることが可能であることが示されている（Ｖｏｓｓらによる、Ａｐｐｌ  Ｐｈｙｓ  Ｌｅｔｔ、１０３巻、２１２１０４（２０１３年））。
【００１１】
本技術は代替の方法を提供する。高ひずみ用のコーティングを設計する代わりに、コーティング層は、下にある半導体と一致しない熱膨張係数を有するように選択される。したがって、製造されたＬＤもしくはＬＥＤが（意図的もしくは非意図的に）加熱されるかまたは冷却されると、ひずみは、バンドギャップに対する温度の影響を弱めるかまたは補完するように作用することができる。これにより、波長と温度（ｄλ／ｄＴ）との関係を制御する追加の方法が可能になる。形状とＣＴＥとの不一致を適切に選択することで、ｄλ／ｄＴが制御されたＬＤおよびＬＥＤを製造することができる。これにより、温度依存性が無く、依存性が改善され、さらには負の温度依存性が認められるＬＤおよびＬＥＤが実現する。この技術は、負の熱膨張係数を有する材料の使用を想定しており、３次元構造に限定されない。これら全ての状況において、新規のＬＤおよびＬＥＤの潜在的な用途は無数にある。これらの構造は、垂直共振器面発光型レーザ（ＶＣＳＥＬＳ）や端面発光型設計などの一般的なレーザの型に適している。したがって、米国特許第９，４９０，３１８号に記載の実施形態は、ひずみ層を利用するのではなく、熱膨張係数が下にある熱膨張係数と一致しないコーティング層が提供されるように、本技術に従って変更することができる。このような実施形態は例示的であるが、限定的ではない。本技術ならびに固有ひずみ層を含む実施形態を提供することが可能である。
【００１２】
ダイオードの能率が悪くなる前にのみ温度を上昇させることができるので、温度によるレーザダイオードの同調性は制限される。したがって、同調性が向上すると、より適応性のあるレーザダイオードが得られる。温度依存性が無いことにより、冷却要件が著しく減少するかまたは排除されるため、サイズ、重量および電力（ＳＷａＰ）が低減される。
【００１３】
外部ひずみの手法は、単純なエピタキシャル成長手段によって可能な手法よりも多くのひずみを誘発する方法を提供する（すなわち、量子井戸は、材料組成の調整によって組み込まれたひずみよりも、外部から塗布された膜からのより多くのひずみに対応することが可能である）。次いで、これによってデバイスの利得が増加し、閾値を低減してデバイスの効率を向上させることができる。
【００１４】
本技術の一実施形態は、第２の膜でコーティングされたレーザダイオードまたは発光ダイオードなどの微細構造半導体デバイスである。第２の膜に使用可能な例示的な材料は誘電体または金属を含むが、他の材料も可能である。第２の膜は、半導体材料の熱膨張係数とは異なる熱膨張係数（ＣＴＥ）を有する。微細構造形状および第２の膜は、ＣＴＥの不一致が加熱および冷却の間に半導体のひずみをもたらすように、かつ、半導体の発光波長の温度に対する挙動が、通常の状態下と比較して異なるように、すなわち、第２のＣＴＥを有する膜が半導体材料に固着されなかった場合に、半導体の発光波長が、微細構造半導体デバイスが示す温度とは異なる温度に対して、異なる挙動を有するように選択される。デバイス全体（半導体、微細構造、第２の膜）を設計して、所望のｄλ／ｄＴ挙動を実現することができる。
【００１５】
図１〜図３の概略図は、本技術の原理による例示的なレーザダイオードの実施形態を示している。図１は、半導体材料１２のピラー間の不一致ＣＴＥコーティング１０を示している。量子井戸１４は各ピラーの半導体材料内に位置し、電極１６は各ピラーの上部に位置し、電極１８は半導体材料１２の下部に位置する。
【００１６】
図２は、半導体材料２２のピラー間の不一致ＣＴＥコーティング２０を示している。量子井戸２４は、ピラーの下の半導体材料２２内に位置する。電極２６は各ピラーの上部に位置し、電極２８は半導体材料２２の下部に位置する。
【００１７】
図３は、半導体材料３２上の不一致ＣＴＥコーティング３０を示している。量子井戸３４は半導体材料３２内に位置する。電極３６は不一致ＣＴＥコーティング３０の上部に位置し、電極３８は半導体材料３２の下部に位置する。
【００１８】
概して、本文書は少なくとも以下を開示する。
【００１９】
熱膨張係数が一致しないコーティングは、デバイスの温度が変化すると様々な段階のひずみが下にあるＬＥＤもしくはＬＤで発生するように、下にある発光ダイオード（ＬＥＤ）もしくはレーザダイオード（ＬＤ）に塗布される。ひずみは、デバイスの有効なバンドギャップエネルギー（したがって発光波長）を調整することもできるので、外部のひずみを誘発するコーティングは、温度による波長シフトを補償する（結果的にｄλ／ｄＴを低減させる）か、または当該波長シフトを強める（結果としてｄλ／ｄＴを増加させる）ように作用することができる。コーティング材料および形状を適切に選択することにより、ｄλ／ｄＴに対する完全制御を達成することができる。
【００２０】
本文書はまた、少なくとも以下の概念を提示する。
【００２１】
概念
１．装置であって、
第１の熱膨張係数（ＣＴＥ）を有する半導体材料と、
第２のＣＴＥを有する膜であって、前記膜が前記半導体材料に固着され、前記装置の加熱および冷却の間に前記半導体材料のひずみをもたらすＣＴＥの不一致を生じさせるために、前記第２のＣＴＥが前記第１のＣＴＥとは異なる、膜と
を含む、装置。
２．前記半導体材料が微細構造半導体デバイスを含む、概念１および３−１０に記載の装置。
３．前記半導体材料が、レーザダイオードおよび発光ダイオードからなる群から選択される微細構造半導体デバイスを含む、概念１、２、４−１０に記載の装置。
４．前記半導体材料が、前記第２のＣＴＥを有する前記膜が前記半導体材料に固着されなかった場合に、前記微細構造半導体デバイスが示す温度とは異なる温度に依存する発光波長を生成する微細構造半導体デバイスを含む、概念１−３および５−１０に記載の装置。
５．前記半導体材料が、所望のｄλ／ｄＴ挙動をもたらすように設計された微細構造半導体デバイスを含む、概念１−４および６−１０に記載の装置。
６．前記膜が、誘電体および金属からなる群から選択される材料を含む、概念１−５および７−１０に記載の装置。
７．前記半導体材料が微細構造半導体デバイスを含み、前記微細構造半導体デバイスが微細構造形状を含み、前記微細構造形状および前記膜が、前記ＣＴＥの不一致が加熱および冷却の間に前記半導体デバイスのひずみをもたらすように、かつ、前記第２の膜ＣＴＥが前記半導体材料に固着されなかった場合に、前記半導体の発光波長が、示された温度とは異なる温度に対して異なる挙動を有するように選択される、概念１−６および８−１０に記載の装置。
８．前記半導体材料が２次元半導体デバイスを含む、概念１−７、９および１０に記載の装置。
９．前記半導体材料が３次元半導体デバイスを含む、概念１−９および１０に記載の装置。
１０．前記半導体材料が、レーザダイオードおよび発光ダイオードからなる群から選択される半導体デバイスを含む、概念１−９に記載の装置。
１１．方法であって、
第１の熱膨張係数（ＣＴＥ）を有する半導体材料を提供することと、
前記半導体材料に膜を付着させることであって、前記膜が第２のＣＴＥを含み、前記半導体材料および前記膜のうちの少なくとも一方の加熱および冷却の間に前記半導体材料のひずみをもたらすＣＴＥの不一致を生じさせるために、前記第２のＣＴＥが前記第１のＣＴＥとは異なる、付着させることと
を含む、方法。
１２．前記半導体材料が微細構造半導体デバイスを含む、概念１１および１３−２０に記載の方法。
１３．前記半導体材料が、レーザダイオードおよび発光ダイオードからなる群から選択される微細構造半導体デバイスを含む、概念１１、１２および１４−２０に記載の方法。
１４．前記半導体材料が、前記第２のＣＴＥを有する前記膜が前記半導体材料に固着されなかった場合に、前記微細構造半導体デバイスが示す温度とは異なる温度に依存する発光波長を生成する微細構造半導体デバイスを含む、概念１１−１３および１５−２０に記載の方法。
１５．前記半導体材料が、所望のｄλ／ｄＴ挙動をもたらすように設計された微細構造半導体デバイスを含む、概念１１−１４および１６−２０に記載の方法。
１６．前記膜が、誘電体および金属からなる群から選択される材料を含む、概念１１−１５および１７−２０に記載の方法。
１７．前記半導体材料が微細構造半導体デバイスを含み、前記微細構造半導体デバイスが微細構造形状を含み、前記微細構造形状および前記膜が、前記ＣＴＥの不一致が加熱および冷却の間に前記半導体デバイスのひずみをもたらすように、かつ、前記第２の膜ＣＴＥが前記半導体材料に固着されなかった場合に、前記半導体の発光波長が、示された温度とは異なる温度に対して異なる挙動を有するように選択される、概念１１−１６および１８−２０に記載の方法。
１８．前記半導体材料が２次元半導体デバイスを含む、概念１１−１７、１９および２０に記載の方法。
１９．前記半導体材料が３次元半導体デバイスを含む、概念１１−１９および２０に記載の方法。
２０．前記半導体材料が、レーザダイオードおよび発光ダイオードからなる群から選択される半導体デバイスを含む、概念１１−１９に記載の方法。
２１．装置であって、
基板と、
前記基板の上に位置決めされた３次元半導体構造のアレイであって、各３次元構造が、底面と、上面と、前記底面および前記上面を接続する少なくとも１つの側面とを含む、アレイと、
３次元構造の各々の間の空洞領域と、
各空洞領域に位置して各３次元構造の各側面を取り囲み、前記３次元半導体構造のＣＴＥとは異なるＣＴＥを含む膜と
を含む、装置。
２２．方法であって、
基板を提供することと、
３次元半導体構造のアレイを前記基板の上に固定的に位置決めすることであって、各３次元構造が、底面と、上面と、前記底面および前記上面を接続する少なくとも１つの側面とを含む、位置決めすることと、
空洞領域を３次元構造の各々の間に形成することと、
前記３次元半導体構造のＣＴＥとは異なるＣＴＥを含む膜を、各空洞領域内に固定的に位置付けて各３次元構造の各側面を取り囲むことと
を含む、方法。
【００２２】
本明細書で説明されるすべての要素、部品、およびステップが含まれることが好ましい。当業者には明らかであるように、これらの要素、部品、およびステップのいずれかは、他の要素、部品、およびステップで置き換えるか、または完全に削除できることを理解されたい。
【００２３】
技術の前述の説明は、例示および説明の目的で提示されたものであり、網羅的であること、または開示された正確な形態に本技術を限定することを意図したものではない。上記の教示に照らして、多くの修正および変形が可能である。開示された実施形態は、本技術の原理およびその実際の応用を説明することのみを意図しており、それにより、当業者は、考えられる特定の用途に適した様々な修正を加えて、様々な実施形態で本技術を最良に使用することができる。本技術の範囲は、添付の特許請求の範囲によって定義されるものとする。
【図１】
2021527944.tif 000003
【図２】
2021527944.tif 000004
【図３】
2021527944.tif 000005
【国際調査報告】
2021527944.tif 000006
2021527944.tif 000007