(57)【要約】  本発明は、高振幅、低位相雑音、及び高純度に対応する差動正弦波出力電圧を提供するために、一次及び二次ＬＣタンクを使用することによって、４倍以上の倍率で入力ＤＣ電圧を増加させる自己作動発振器に関する。【選択図】図１
2021527988.tif 000002
【特許請求の範囲】
【請求項１】
超低電圧用途向けの完全に集積された電圧を４倍にする低位相雑音発振器であって、
・差動正弦波ＡＣ信号対を備えた回路、すなわち、固定振幅及び１８０°の位相偏差を備えた周波数を有する２つの出力信号を生成するための負性抵抗を提供するために、インダクタと前記インダクタに並列なキャパシタとで形成された回路を有する一次ＬＣタンク対であり、前記対の一方が一次スイッチと入力電源との間に接続され、もう一方の対が第２のスイッチと前記入力電源との間に接続されており、別の実施形態によると、前記２つのＬＣタンクのスイッチ側間に接続され、出力信号の周波数及び振幅を変化させるために使用される、バイパスキャパシタと呼ばれる追加のキャパシタも備え、接地されたＮＭＯＳのために半波発振を有する、一次ＬＣタンク対と、
・インダクタと前記キャパシタに並列なキャパシタとで形成された二次ＬＣタンク対であり、第１の部分が第１のＭＯＳＦＥＴのドレインと第２のＭＯＳＦＥＴのゲートの間に接続され、もう一方の部分が前記第２のＭＯＳＦＥＴのドレインと前記第１のＭＯＳＦＥＴのゲートとの間に接続され、回路に２つのインダクタ及び２つのキャパシタを有し、出力が、前記発振器の動作を制御するために、ＮＭＯＳスイッチのゲート電圧として動作し、前記発振器の前記出力が該出力を介して形成された一次ＬＣタンクと協働し、前記ＮＭＯＳゲートと前記ＮＭＯＳドレインとの間に形成された前記出力が、全波正弦波発振を有するＣ２キャパシタとＬ２インダクタの並列組み合わせであり、これにより、出力電圧振幅が入力電圧振幅の４倍（４×）となるように前記出力電圧振幅を増大させ、出力電力容量を増大させ、位相雑音を低減する、二次ＬＣタンク対と、
・固定発振振幅及び周波数を保護するために負性抵抗を提供するために前記一次ＬＣタンク回路のそれぞれに接続されたスイッチング対であって、一実施形態では前記ＮチャネルＭＯＳＦＥＴのそれぞれを用いて実施することができ、他の実施形態では使用される他の制御されたスイッチングデバイスを含む、スイッチング対と、
を備え、
集積された低コストシステムのために設計された別の実施形態によると、前記一次ＬＣタンクのキャパシタが、他の特定の一次キャパシタを必要とせずに、前記二次発振器に接続するノードの容量などの周辺回路の寄生（固有）容量を介して提供される、
発振器。
【請求項２】
前記一次ＬＣタンクが、電圧を４倍にする該ＬＣタンクの出力ノードのピーク振幅で前記二次ＬＣタンクに直列に接続されている、請求項１に記載の発振器。
【請求項３】
前記ＮチャネルＭＯＳＦＥＴ（ＮＭＯＳ）が負性抵抗発生器として機能する交差接続されたＮチャネルＭＯＳＦＥＴ（ＮＭＯＳ）対から形成されていることを特徴とする、請求項１に記載の発振器。
【請求項４】
前記交差接続されたスイッチング対が、同期して動作する前記２つのＬＣ発振器（一次及び二次）を制御することを特徴とする、請求項１に記載の発振器。
【請求項５】
高電圧スイッチング制御が、前記二次ＬＣタンクの負のピーク点を使用することによってＮＭＯＳを完全に閉じ、電力損失を低減し、発振性能を改善するために漏れを低減することを特徴とする、請求項１に記載の発振器。
【請求項６】
前記ＬＣタンクが少なくとも２つの能動部品を有し、前記部品がＮチャネルＭＯＳＦＥＴと一緒に使用することができる制御スイッチであることを特徴とする、請求項１に記載の発振器。
【請求項７】
前記ＬＣタンクが少なくとも２つの能動部品を有し、前記部品が、前記一次ＬＣタンク対に関連する２つのインダクタと、前記二次ＬＣタンク対のそれぞれに関連するキャパシタ−インダクタ対と、であり、追加の部品を使用して、前記発振器の周波数特性及び振幅特性を変更することができることを特徴とする、請求項１に記載の発振器。
【請求項８】
請求項１に記載の発振器において、電圧を４倍にする前記ＬＣタンクの該ＬＣタンク出力がアクティブなＮＭＯＳデバイスゲート端子に接続されていることを特徴とする、発振器。
【請求項９】
前記ＬＣタンクが電圧を４倍にするＬＣタンクであり、＜１ＧＨｚの発振周波数能力を有することを特徴とする、請求項１に記載の発振器。
【請求項１０】
前記ＬＣタンクが、該ＬＣタンクの前記対応するＭＯＳＦＥＴのスイッチングオフの後に電圧を４倍にする直列の一次及び二次発振器を備えることを特徴とする、請求項１に記載の発振器。
【請求項１１】
前記ＬＣタンクがシステム入力からの１つ電源のみを有することを特徴とする、請求項１に記載の発振器。
【請求項１２】
前記インダクタ及び前記一次ＬＣタンクキャパシタのスイッチが集積設計において寄生容量で変更することができることを特徴とする、請求項１に記載の発振器。
【請求項１３】
前記ＮチャネルＭＯＳＦＥＴ（ＮＭＯＳ）が、前記発振器内に２つのＮチャネルＭＯＳＦＥＴ（ＮＭＯＳ）を有することを特徴とする、請求項１に記載の発振器。
【請求項１４】
ＬＣタンクが１８０ｎｍＣＭＯＳ技術で実施され、前記ＬＣタンクが、０．３６Ｖの振幅を有する発振を維持するために、０．０９Ｖの低入力電圧で自動的に動作できることを特徴とする、請求項１に記載の発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高振幅、低位相雑音、及び高純度に対応する差動正弦波出力電圧を提供するために、一次及び二次ＬＣタンクを使用することによって、４倍以上の倍率でＤＣ（直流）電圧を増加させる自己始動発振器（ｓｅｌｆ  ｓｔａｒｔｉｎｇ  ｏｓｃｉｌｌａｔｏｒ）に関する。本発明に記載される回路設計は、特に低コスト及び高集積とともに、超低電圧用途に適している。
【背景技術】
【０００２】
発振器は、例えば、同期デジタルシステムで使用されるクロック、通信用のキャリア信号、ＤＣ−ＤＣコンバータのチャージポンプスティミュレータなどのように、周期的な信号を確立するために使用される重要な構成要素である。ＬＣタンク発振器は、最小動作電圧、自己動作能力、低位相雑音、高出力電圧振幅の点で優れた性能を有しているため、様々な用途で使用されている。しかしながら、ＬＣタンクの性能は、実際には、インダクタのＱ値（Ｑｕａｌｉｔｙ  ｆａｃｔｏｒ）と、単一サイクルにおける実損失を補償する能力と、に依存する。チップに集積されたインダクタは、典型的には、抵抗が高く、Ｑ値が低い。これらの誘導性の実損失は、交差接続されたＮＭＯＳ対などの能動デバイスから作成された負性抵抗を用いて補償される。能動デバイスは、システムに追加された余分な抵抗とともに、Ｌｅｅｓｏｎ式１に示される位相雑音の増加及び発信振幅の低下の一因となる。したがって、低電圧及び低電力用途に関連する高収益の、集積された低コスト発振器は、集積デバイス市場に対する重要な義務である。
【０００３】
近年、低電圧レベルの低電力用途に関連する集積ＬＣタンク電圧制御発振器（ＶＣＯ）トポロジに関連する問題に対処するいくつかの回路発明が提供された。発振純度及び電圧振幅の観点から性能を向上させるために、トランスリターンＶＣＯが非特許文献１で提供されている。しかしながら、タンクキャパシタを適用すると、発振振幅に歪みが生じ、誘導結合メカニズムにより最小動作電圧が制限される。特許文献１では、中レベルの交差トランス結合を適用することにより、良好な位相雑音及び消費電力を実現しているが、電圧利得が低下する。近年公開された非特許文献２、３、及び４は、１Ｖ入力とともに低電力ＶＣＯ設計を提供する。しかしながら、追加の能動デバイス（ＭＯＳＦＥＴ−金属酸化物半導体電界効果トランジスタ）を適用すると、位相雑音が増加し、発振純度が低下する。非特許文献５に記載される二重共振ＬＣタンクは、０．８Ｖ入力を有する相互ＬＣタンクを用いることで二重帯域のスイッチング能力を有しているが、２桁の周波数範囲でさえ位相雑音が著しく高い。非特許文献６は、ＶＣＯの消費電力を改善するために電流を再利用する方法を提供する。しかしながら、差動出力の振幅の不均衡に起因するこのようなオーダの電圧利得は、ユニットによって制限される。ＶＣＯの非対称構造により、１Ｍｈｚ周波数及び５．９６ＧＨｚにおいて位相雑音が最大−９８ｄＢｃ／Ｈｚまで増加する。非特許文献７によって提供される高調波同調ＬＣタンクは、２ＧＨｚで低位相雑音を有するが、振幅利得が２倍未満であり、発振純度が劣る。特許文献２で提示される２つのインダクタを有するＮＭＯＳ差動発振器は、発振器の対称性のために低位相雑音及び低ジッターを有するが、振幅利得は２倍未満である。特許文献３によって提供される低電圧ＶＣＯトポロジは、ダイオード、抵抗、トランジスタなどの能動部品の数に起因して、超低電圧動作中の性能が低い。特許文献４に記載される電圧調整可能なＬＣタンクは、４００〜１３００ＭＨｚの周波数帯域で−１３７ｄＢｃ／Ｈｚよりも良好な位相雑音を有し、５Ｖ入力で１００ｋＨｚのオフセットを有する。５Ｖ入力での電流が１５ｍＡで制限されているため、この設計は、低電流駆動に難点がある。特許文献５に記載されるＰＭＯＳ交差接続ＬＣタンクは、その低消費電力及び低位相雑音のために、低電力用途に適しているが、発振器の電荷駆動及びユニティ利得は不十分である。したがって、この設計は、ＣＭＯＳ（相補型金属酸化物半導体）技術のしきい値電圧を下回る入力電圧とともに、超低電圧用途に関連する解決策を提供しない。最も頻繁に提案されているＬＣタンクＶＣＯは、発振純度及び出力電圧発振、並びにＶＣＯ内の能動部品の数と入力電圧の制限に起因する位相雑音の劣化に難点がある。
【０００４】
位相雑音を低減するために、一次ＬＣタンクのブースタ要素として二次ＬＣタンクを適用することが特許文献６で提案されている。しかしながら、使用されている６つのＭＯＳＦＥＴは、位相雑音を増加させ、この雑音を１ＭＨｚオフセットで≧−１５０ｄＢｃ／Ｈｚに制限している。特許文献６で言及されるような交差接続されたＰＭＯＳ対は、発振を低減するが、負荷電流及び最小動作電圧が制限される。加えて、特許文献６では、構成要素の数が多いため、本発明と比較してコストが本質的に高い。
【０００５】
順方向ボディバイアス技術は、低電圧動作での振幅利得、位相雑音、及び低消費電力の観点からＬＣタンクの性能を向上させるために、容量性フィードバック、底部直列結合による電流再利用、及びコア電流制御とともに、非特許文献８、９、及び１０にそれぞれ開示されている。位相雑音性能を向上させるために特許文献６に提示されるフィルタリング技法にもかかわらず、追加のＭＯＳＦＥＴは、電力損失の一因となり、電圧利得を低下させる。上述の回路のほとんどは、数Ｇｈｚの最小周波数範囲で発振する。一方、短波データ通信、ＤＣ−ＤＣコンバータの設計などの、ＭＨｚ周波数の用途には、低い電源電圧範囲を有する、完全に集積された低コストの自己始動発振器の設計が必要である。加えて、ボディバイアス技術は、従来のＣＭＯＳプロセスの設計及び製造コストを著しく増加させる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第８２１２６２５号Ｂ２明細書
【特許文献２】米国特許第７２５６６６０号Ｂ２明細書
【特許文献３】米国特許第６，４６９，５８６号Ｂ１明細書
【特許文献４】米国特許第７１８０３８１号Ｂ２明細書
【特許文献５】米国特許第７０７５３７９号Ｂ２明細書
【特許文献６】米国特許第９２１４８９５号Ｂ２明細書
【特許文献７】米国特許第６６８０６５７号明細書
【非特許文献】
【０００７】
【非特許文献１】Ｋ．Ｋｗｏｋ及びＨ．Ｃ．Ｌｕｏｎｇ、「トランスフィードバックを使用した超低電圧高性能ＣＭＯＳＶＣＯ」、ＩＥＥＥ  Ｊ．Ｓｏｌｉｄ−ＳｔａｔｅＣｉｒｃｕｉｔｓ、ｖｏｌ．４０、Ｎｏ．３、ｐｐ．６５２−６６０、２００５年３月
【非特許文献２】Ｂ．−Ｅ．Ｓｅｏｗ、Ｔ．−Ｈ．Ｈｕａｎｇ、Ｃ．−Ｙ．Ｗｕ、Ｐ．−Ｙ．Ｐａｏ、及びＨ．−Ｒ．Ｃｈｕａｎｇ、「注入スイッチクロスカップリング対技術を使用した低電圧３０ＧＨｚＣＭＯＳＤｉｖｉｄｅ−ｂｙ−ＴｈｒｅｅＩＬＦＤ」、ＩＥＥＥ  Ｔｒａｎｓ．Ｍｉｃｒｏｗ．Ｔｈｅｏｒｙ  Ｔｅｃｈ．、ｐｐ．１−９、２０１７
【非特許文献３】Ｍ．Ｔｉｅｂｏｕｔ、「標準ＣＭＯＳでの低電力低位相雑音差動調整直交ＶＣＯ設計」、ＩＥＥＥ  Ｊ．Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ、ｖｏｌ．３６、Ｎｏ．７、ｐｐ．１０１８−１０２４、２００１年７月
【非特許文献４】Ｗｅｎ−Ｃｈｅｎｇ  Ｌａｉ、Ｓｈｅｎｇ−ＬｙａｎｇＪａｎｇ、Ｊｈｅｎｇ−ＷｅｉＪｈｕａｎｇ、Ｓｈｙｈ−ＳｈｙａｎｇＳｕ、Ｃｈｉｎｇ−ＷｅｎＨｓｕｅ、「低消費電力の電圧制御発振器は、ＰＭＯＳ素子の光センサ用途を使用する」、２０１６年、ｐｐ．１−４
【非特許文献５】Ｓ．−Ｌ．Ｊａｎｇ、Ｙ．−Ｋ．Ｗｕ、Ｃ．−Ｃ．Ｌｉｕ、及びＪ．−Ｆ．Ｈｕａｎｇ、「二重共振ＬＣタンクで実装されたデュアルバンドＣＭＯＳ電圧制御発振器」、ＩＥＥＥ  Ｍｉｃｒｏｗ．Ｗｉｒｅｌ．Ｃｏｍｐｏｎ．Ｌｅｔｔ．、ｖｏｌ．１９、Ｎｏ．１２、ｐｐ．８１６−８１８、２００９年１２月
【非特許文献６】Ｓ．Ｉｋｅｄａ、Ｓ．ｙｅｏｐＬｅｅ、Ｈ．Ｉｔｏ、Ｎ．Ｉｓｈｉｈａｒａ、及びＫ．Ｍａｓｕ、「振幅調整された電流再利用ＶＣＯを備えた０．５Ｖ５．９６ＧＨｚＰＬＬ」、ＩＥＥＥ  Ｍｉｃｒｏｗ．Ｗｉｒｅｌ．Ｃｏｍｐｏｎ．Ｌｅｔｔ．、ｖｏｌ．２７、Ｎｏ．３、ｐｐ．３０２−３０４、２０１７年３月
【非特許文献７】ＨｕｉｊｕｎｇＫｉｍ、ＳｅｏｎｇｈａｎＲｙｕ、ＹｕｊｉｎＣｈｕｎｇ、ＪｉｎｓｕｎｇＣｈｏｉ、及びＢｕｍｍａｎＫｉｍ、「高調波調整ＬＣタンクを備えた低位相雑音ＣＭＯＳＶＣＯ」、ＩＥＥＥ  Ｔｒａｎｓ．Ｍｉｃｒｏｗ．ＴｈｅｏｒｙＴｅｃｈ．、ｖｏｌ．５４、Ｎｏ．７、ｐｐ．２９１７−２９２４、２００６年７月
【非特許文献８】Ｈ．−Ｈ．Ｈｓｉｅｈ及びＬ．−Ｈ．Ｌｕ、「超低電圧動作用の高性能ＣＭＯＳ電圧制御発振器」、ＩＥＥＥ  Ｔｒａｎｓ．Ｍｉｃｒｏｗ．ＴｈｅｏｒｙＴｅｃｈ．、ｖｏｌ．５５、Ｎｏ．３、ｐｐ．４６７−４７３、２００７年３月
【非特許文献９】Ｈｏ−ＪｕｎＣｈａｎｇ、ＣｈａｎｇｗｏｏＬｉｍ、及びＴａｅ−ＹｅｏｕｌＹｕｎ、「電流再利用、底部直流結合、及び順方向ボディバイアス技術を備えたＣＭＯＳＱＶＣＯ」、ＩＥＥＥ  Ｍｉｃｒｏｗ．Ｗｉｒｅｌ．Ｃｏｍｐｏｎ．Ｌｅｔｔ．、ｖｏｌ．２４、Ｎｏ．９、ｐｐ．６０８−６１０、２０１４年９月
【非特許文献１０】Ｌ．Ｇｅｙｎｅｔ、Ｅ．ＤｅＦｏｕｃａｕｌｄ、Ｐ。Ｖｉｎｃｅｎｔ、及びＧ．Ｊａｃｑｕｅｍｏｄ、「スイッチ付きＬＣタンクと１３０ｎｍＣＭＯＳ／ＳＯＩのボディ電圧によって制御される電力を備えた完全に集積されたマルチスタンダードＶＣＯ」、２００６年、ｐｐ．１０９−１１２
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上で定義された問題は、本発明によって解消される。
【０００９】
本発明は、電圧を４倍にし、低位相雑音を有する超低電圧用途向けの完全に集積された発振器に関する。
【００１０】
本発明による、電圧を４倍にし、低位相雑音を有する超低電圧用途向けの完全に集積された発振器は、以下を提供することを目的とする。
・二次ＬＣタンクを介して出力電圧振幅を増加させること、
・二次ＬＣタンクを介して出力電力容量を増加させること、
・二次ＬＣタンクを介して位相雑音を低減すること、
・振幅、デューティサイクル、周波数が異なる自己始動発振器信号、
・発振純度及び位相雑音を改善するために、発振器の正しいスイッチングメカニズムに寄与すること、
・発振器の動作を制御するためにＮＭＯＳスイッチングゲート電圧として使用される二次ＬＣタンク出力を備えること、
・高電圧スイッチング制御を含むこと、
・二次ＬＣタンクの負のピークポイントを介して完全にスイッチオフされたＮチャネルＭＯＳＦＥＴを提供すること、
・二次ＬＣタンクの負のピークによって発振性能及び電力消費を改善するために漏れを低減すること、
・二次ＬＣタンク出力を発振器出力として使用すること、
・低位相雑音及び良好な発振純度を有する発振器で形成されていることである。
【課題を解決するための手段】
【００１１】
本発明の一態様によると、本発明は、電圧を４倍にするＬＣタンク出力ノードのピーク振幅で二次ＬＣタンクに直列に接続された一次ＬＣタンクを含む。
【００１２】
別の態様によると、本発明は、負性抵抗発生器として交差接続されたＮチャネルＭＯＳＦＥＴ（ＮＭＯＳ）対を含む。
【００１３】
別の態様によると、本発明は、同期して動作する２つのＬＣ発振器（一次及び二次）に関連する制御対を特徴とする交差接続されたスイッチング対を含む。
【００１４】
別の態様によると、本発明は、入力電圧振幅と比較して出力振幅電圧を４倍（４×）にし、出力電力容量を増加させ、位相雑音を低減する二次ＬＣタンクを含み、前記二次ＬＣタンクの出力は、ＮＭＯＳスイッチゲート電圧として使用されて、発振器動作を制御し、発振器の出力は、二次ＬＣタンクの出力によって生成され、二次ＬＣタンクは、一次ＬＣタンクと協働し、電圧４倍化（ｖｏｌｔａｇｅ  ｑｕａｄｒｕｐｌｉｎｇ）ＬＣタンクの二次ＬＣタンクは、一方のＮＭＯＳのゲートともう一方のＮＭＯＳのドレインとの間に形成され、二次ＬＣタンクの出力は、完全な正弦波発振を有し、一方、一次ＬＣタンクは、接地接続されたＮＭＯＳのために半波発振を有し、二次ＬＣタンクは、Ｃ２キャパシタとＬ２インダクタとの並列組合せの形態である。
【００１５】
本発明の別の態様は、電力損失を低減し、発振性能を改善するために、二次ＬＣタンクの負のピーク点を使用してＮＭＯＳを完全にオフにし、漏れを低減することを特徴とする高電圧スイッチング制御を含む。
【００１６】
本発明の別の態様は、２つのＮチャネルＭＯＳＦＥＴである少なくとも２つの能動部品を有することを特徴とするＬＣタンク対を含む。
【００１７】
本発明の別の態様は、２つのインダクタ及び２つのキャパシタである少なくとも４つの受動部品を有することを特徴とする二次ＬＣタンク対を含む。
【００１８】
本発明の別の態様は、２つのインダクタである少なくとも２つの受動部品を有することを特徴とする一次ＬＣタンク対を含む。
【００１９】
本発明の別の態様は、電圧を４倍にするアクティブなＮＭＯＳデバイスゲート端子に接続されたＬＣタンク出力を有することを特徴とするＬＣタンクを含む。
【００２０】
本発明の別の態様は、１ＧＨｚ未満の振動を有する一対の差動（１８０°位相偏差）信号を形成する能力を有する電圧を４倍にするＬＣタンクを有することを特徴とするＬＣタンクを含む。
【００２１】
本発明の別の態様は、対応するＭＯＳＦＥＴがオフに切り替えられると直列になる電圧４倍化ＬＣタンクの一次及び二次発振器を特徴とするＬＣタンクを含む。
【００２２】
本発明の別の態様は、システム入力からの電源が１つだけであることを特徴とするＬＣタンクを含む。
【００２３】
本発明の別の態様は、一次ＬＣタンク対の一部として２つの所望により存在するＣ１キャパシタを含み、これは、Ｃ０として集積設計においてインダクタ及びスイッチの寄生容量と置き換えることができる。
【００２４】
本発明の別の態様は、ＬＣタンク対の右側及び左側のＬＣタンクの間に配置された所望により存在するＣ０バイパスキャパシタを含む。
【００２５】
本発明の別の態様は、発振器内に２つのＮチャネルＭＯＳＦＥＴ（ＮＭＯＳ）を有することを特徴とするＮチャネルＭＯＳＦＥＴを含む。
【００２６】
本発明のさらに別の態様は、振幅０．３６Ｖの振動を維持するために、０．０９Ｖという低い入力電圧で自動的に動作することができる１８０ｎｍＣＭＯＳ技術におけるＬＣタンクの実施態様を特徴とするＬＣタンクを含む。
【００２７】
図は、本発明によって開発された発振器をさらに開示するために使用されており、本発振器は、低位相雑音を有し、電圧を４倍にし、超低電圧用途向けに完全に集積されており、これらの図を以下に説明する。
【図面の簡単な説明】
【００２８】
【図１】電圧を４倍にするＬＣタンクベースの発振器である。
【図２】一次発振器の半回路解析である。
【図３】二次発振器の半回路解析である。
【図４】電圧を４倍にするＬＣタンクに関連する特性曲線である。
【発明を実施するための形態】
【００２９】
本発明によって開発された超低電圧用途向けの完全に集積された電圧４倍化低位相雑音発振器は、入力ＤＣ電圧源と比較して少なくとも４倍のピークツーピーク振幅を有する正弦波信号出力を生成する新規の発振回路設計からなる。
【００３０】
電圧を４倍にし、低位相雑音を有する超低電圧用途向けの完全に集積された発振器をよりよく説明するための様々な用語が以下に提示され、開示されている。
用語：
Ｃ：キャパシタ
Ｌ：インダクタ
Ｃ０：所望により存在するバイパスキャパシタ
Ｃ１：一次キャパシタ
Ｃ２：二次キャパシタ
Ｌ１：一次インダクタ
Ｌ２：二次インダクタ
ＭＯＳＦＥＴ：ＮチャネルＭＯＳＦＥＴ
ＶＤＤ：正の電源電圧（入力源）
ＣＬＫ１：発振器出力ノード１
ＣＬＫ２：発振器出力ノード２
Ｎ１：ＮチャネルＭＯＳＦＥＴ対の一方
Ｎ２：ＮチャネルＭＯＳＦＥＴ対のもう一方
ＣＬ：負荷キャパシタ（Ｃ負荷）
ＲＬ：負荷キャパシタと並列の負荷抵抗（Ｒ負荷）
ＬＣ：インダクタとキャパシタで形成された（インダクタ−キャパシタ）
【００３１】
本発明を以下に詳細に説明する。
【００３２】
電圧を４倍にし、低位相雑音を有する超低電圧用途向けの本発明によって開発された完全に集積された発振器は、発振器から形成される。発振器は、一次ＬＣタンク及び二次ＬＣタンクを含むＬＣタンクと、一対のＮチャネルＭＯＳＦＥＴ（ＮＭＯＳ）で実施することができる交差接続されたスイッチ対と、異なるデューティサイクル及び高電圧スイッチ制御を有する自己生成信号と、を含む。
【００３３】
本発振器は、高い出力電圧振幅に加えて、低位相雑音及び周波数安定性などの望ましい特性を有する。したがって、本発明の目的は、互いに同期して動作し、一対の交差接続されたスイッチ対によって制御される２つのＬＣ発振器（一次及び二次）によって達成される。図１に示すように、制御スイッチは、ＮチャネルＭＯＳＦＥＴ（ＮＭＯＳ）で使用することができる。図の入力（ＶＤＤ）は、入力電源電圧である。（ＣＬＫ１）及び（ＣＬＫ２）は、相互に１８０°の位相オフセットを有する２つの出力正弦波信号を表す。交差接続された差動ＮＭＯＳ対の負性抵抗は、受動部品から受け取る実損失を補償する。Ｃ０は、一次発振器の振幅及び周波数特性を変更するための所望により存在するバイパスキャパシタである。一次発振器のキャパシタ（Ｃ１）は、集積設計においてインダクタ及びスイッチの寄生容量と置き換えることができ、明示的なキャパシタである必要はない。Ｃ２とＬ２との並列組合せは、二次ＬＣタンクを形成する。
【００３４】
発明の詳細な説明は、モデルベースの回路解析を用いて提示される。一次ＬＣタンクの基本的な動作メカニズムは、図２を通して解析される。キャパシタは、電荷の形態でエネルギーを蓄積し、それによりキャパシタの両端に電圧が発生する。インダクタは、インダクタを流れる電流に応じて、その磁場にエネルギーを蓄積する。Ｃ１キャパシタが完全に放電された状態でのインダクタのピーク電流は、図２のノードＡに入力電圧（ＶＤＤ）を伝達することになる。図２（ａ）に示すように、Ｎ２がオフであり、Ｃ１が完全に充電されている場合、電流がインダクタを通って流れ始め、Ａの電圧を低下させ、Ｌ１に磁束を蓄積する。最終的に、Ｃ１が放電され、その両端の電圧がゼロに達する。しかしながら、インダクタを流れる電流は瞬時に変化することができないため、電流は、図２（ｂ）に示すように流れ続ける。ここで、ノードＡの電圧は、ＶＤＤである。電流は、キャパシタをその初期状態とは逆の極性で充電し始める。キャパシタの充電開始直後にＮ２がＯＮの場合、キャパシタは、接地に直接接続され、瞬時にＶＤＤに充電される。磁場が完全に消散すると、図２（ｃ）に示すように、インダクタを流れる電流はゼロになる。電流は、インダクタの両端の電圧（充電されたキャパシタが並列に存在する）により、インダクタを通って逆方向に流れ始める。Ｎ２は、依然としてオンであるので、電流は、入力電源によって供給される。このインダクタ電流は、Ｌ１において磁場の形態でエネルギーとして蓄積される。Ｎ２がオフになると、Ｃ１は、Ｌ１を介して放電し始める。Ｌ１を通る電流がそのピークに達したときに、Ｃ１は、図２（ｄ）に示すように完全に放電される。したがって、インダクタは、Ｃ１キャパシタからのエネルギーと入力源（ＶＤＤ）からのエネルギーとを同時に蓄積する。この瞬間、ノードＡの電圧は、ＶＤＤである。Ｃ１キャパシタの両端の電圧がゼロになると、Ｌ１を通る電流は停止するが、Ｌ１は、その電流の変化に抵抗するため、電流の減少は緩やかになる。したがって、電流は、同一方向に継続するが、Ｌ１磁束がＣ１キャパシタを介して放電するにつれ減少する。このインダクタ電流は、Ｃ１キャパシタを〜２ＶＤＤに充電し、その結果、図２（ｅ）に示すように、ノードＡにおいて〜３ＶＤＤとなる。次いで、サイクルが再び始まり、インダクタに逆電流が流れる。
【００３５】
二次ＬＣタンク半回路モデル解析を図３に示す。ＣＬＫ１（発振器出力ノード）及びノードＡは、図４（ａ）に示すように、ゼロ交差が異なるため、図４（ｂ）に示すように、Ｌ２インダクタを通るピーク電流は、Ｌ１のピーク電流と一致しない。Ｎ２のドレインから一次ＬＣタンクのインダクタへの電流は、図では負であると仮定され、一方、Ｎ２のドレインからＣ２及びＬ２への電流は正である。Ｌ２のピーク電流は、Ｃ２のピーク電流と同期しているが、図４（ｂ）に示すように、方向が逆である。完全放電状態によりキャパシタＣ２の両端の電圧がゼロになると、キャパシタの充電が開始される。この瞬間、ノードＡとＣＬＫ１の電圧レベルは、等しい（接地）。Ｌ２及びＣ２を通る電流が同時にゼロになると出力の電圧が最小となる。図３（ａ）に示すように、Ｎ２がオフになり、ＣＬ、Ｃ２が完全に充電されると、ノードＡの電圧は、＜ＣＬＫ１となる。次いで、Ｃ２及びＣＬは、Ｌ２に磁気エネルギーを蓄積しながら、Ｌ２及びＲＬを介して放電する。Ｃ２が放電しているため、この電流は、一次ＬＣタンクに流れない。完全に放電されたＣ２及びＣＬは、図３（ｂ）のように、ノードＡ及びＣＬＫ１にゼロ電圧を供給することによって、最大のＬ２電流を流す。次いで、Ｌ２は、同じ方向の電流に寄与し始め、キャパシタを充電し始める。Ｎ２がオンになっているため、電流の一部は、ＮＭＯＳを通って流れ、接地にシンクする。最後に、キャパシタは、図３（ｃ）に示すように、充電し、ＣＬＫ１において最小電圧（≦−２ＶＤＤ）を生成する。次いで、図３（ｄ）に示すように、ＣＬを充電しながら、Ｃ２は、Ｌ２インダクタを介して放電し始める。同時に、一次ＬＣタンクのキャパシタは、完全に充電されているため、ＮＭＯＳのドレインの接地接続に対してＣＬＫ１の電圧が負であることに起因して、Ｌ１インダクタ電流がＬ２を通って流れている。完全に放電されたＣＬ及びＣ２は、ノードＡの接地電圧がＣＬＫ１に伝達される間、電流ループを停止する。インダクタは、電流の変化に抵抗するため、Ｌ２は、同じ方向に電流を生成することによって磁気エネルギーを放出し始める。この電流は、キャパシタを充電し始めるが、Ｃ２キャパシタを通る電流は、図３（ｄ）に示すように、Ｎ２がオン状態（Ａ＝０Ｖ）のため接地にシンクする。電圧がＣＬＫ１で増加すると、電流の大部分が負荷を通って流れ始め、Ｃ２電流は、図３（ｅ）に示すように、Ｎ２がオフであるため減少する。したがって、ＣＬ電流が最大になり、ＣＬＫ１電圧を増加させる。ノードＡに対するＣＬＫ１電圧の増加は、ＣＬの電流を減少させ、再び同じ方向のＣ２電流の増加を可能にする。ＣＬが完全に充電されると（ＣＬ電流がゼロになると）、ＣＬＫ１の電圧は、図４（ｂ）に示すようなＣ２を通る二次ピーク電流で図３（ｆ）に示すように最大になる。次いで、ＣＬ及びＣ２は、ＣＬＫ１の電圧を減少させながら、Ｌ２インダクタを介して放電し始める。このループは、外部電源（ＶＤＤ）が切断されるまで続く。Ｃ２キャパシタの両端の電圧は、図４（ｃ）に示すように、ノードＡに対して−２ＶＤＤ〜２ＶＤＤまで変化する。ＣＬＫ１電圧がピークに達すると、Ｃ２電圧は、Ｃ２の容量に応じて、≦２ＶＤＤ及び≧ＶＤＤとなる。Ｃ２の容量が大きいほど、Ｃ２のインピーダンスが低く、時定数が高いため、より高いＣＬＫ１電圧を生成する。一方、ＣＬの増加は、ピークＣＬＫ１電圧の減少を引き起こし、結果としてＣ２を通過する電流が減少する。
【００３６】
低位相雑音は、無線及び有線通信、チャージポンプクロック信号、データ変換器、及びセンサなどの、いくつかの低電力用途における発振器設計の主要な基準の１つである。低雑音発振器は、性能の点であらゆる種類のクロックシステムにとって有利である。発振器の位相雑音に関する一般的な定義は、式（１）によるＬｅｅｓｏｎ式で与えられる。
【数１】
2021527988.tif 000003
ここで、（Ｔ）はケルビンを単位とする温度であり、（ω０）は発振周波数であり、（Ｑ）はタンクのＱ値であり、（Δω）はキャリアからのオフセットであり、（Ｐｓｉｇ）は信号電力であり、（Ｆ）は定数（雑音指数）であり、（ｋ）はボルツマン定数である。本発明において、記載された発振器は、高い信号電力をもたらす高い出力振幅のために、低負荷抵抗の下でさえ低位相雑音を有する。例えば、記載された回路の実施形態では、０．２ＶＤＣ入力で２ｋΩ（ＲＬ）と１０ｐＦ（ＣＬ）の並列ＲＣ負荷に対して、１ＭＨｚの周波数オフセットで−１８０ｄＢｃ／Ｈｚの位相雑音を提供する。
【００３７】
本発明は、低電圧及び低電力動作に適したＶＣＯ実施態様を提供する。発振器の性能は、一次ＬＣタンクに二次ＬＣタンクを追加することによって、入力電圧、電圧振幅利得、低位相雑音、発振純度、及び高出力電力容量の点で著しく改善された。したがって、実施された設計により、低雑音エネルギー伝達、高品質の周波数合成、改善された位相ロックループ、低電圧エネルギーハーベスティングなどの用途の性能が向上する。１８０ｎｍＣＭＯＳ技術でのＬＣタンクの実施態様は、０．０９Ｖ程度の低い入力電圧で自己始動し、０．３６Ｖの振幅で発振をうまく維持することができる。印加電圧を４倍にするＬＣタンクは、所与の技術のＭＯＳＦＥＴしきい値電圧よりもさらに低い入力電圧から正弦波信号を生成するのに適している。
【００３８】
本発明は、以下に説明する特徴からより明確に理解されるものとする。
【００３９】
本発明は、交差接続されたＭＯＳＦＥＴ（ＮＭＯＳ）対を負性抵抗発生器として含む。電圧を４倍にするＬＣタンク発振器は、高い出力電圧及び低い入力動作電圧を有し、その結果、本発明において非常に低い電圧での動作を可能にする。さらに、出力ノード（二次ＬＣタンク出力）は、完全な正弦波発振を有するが、一次ＬＣタンクは、接地接続されたＮＭＯＳのために半波発振を有する。本発明の別の重要な特徴は、電圧を４倍にし、＜１ＧＨｚの発振周波数での発振能力を有する完全に集積されたＬＣタンクである。対応するＭＯＳＦＥＴがオフになると、電圧を４倍にするＬＣタンクの一次発振器と二次発振器が直列になる。これにより、電圧を４倍にするＬＣタンクベースの発振器は、所与の超低入力電圧に対してより高い発振振幅を有する。さらに、電圧を４倍にするＬＣタンク発振器は、低コストで薄型のシステムに関連する本発明の完全に集積された一次及び二次発振器の要件を満たすために、最小数の回路構成要素（能動及び受動）を有する。能動部品を最小限に抑えることで、非常に低電圧の用途で電圧を４倍にする発振器の位相雑音が低下する。電圧４倍化発振器の二次ＬＣタンクは、一方のＮＭＯＳのゲートと、もう一方のＮＭＯＳのドレインとの間に形成される。電圧４倍ＬＣタンクの差動出力は、アクティブなＮＭＯＳデバイスのゲート端子に接続される。回路は、入力電圧以外の外部電圧を必要としない。これは、電圧４倍化発振器の二次ＬＣタンクが別個の電源を必要としないことを意味する。一次ＬＣタンクは、電圧４倍化ＬＣタンクの出力ノードのピーク振幅で二次ＬＣタンクと直列である。このようにして、電圧４倍化ＬＣタンクは、より高い電圧利得を有する。
【００４０】
電圧を４倍にし、低位相を有する超低電圧用途向けの完全に集積された発振器は、以下を含む。
・差動正弦波ＡＣ対、換言すると１８０°の位相オフセットを有する周波数を形成するための負性抵抗を提供し、固定振幅の２つの出力信号を形成するために、一次ＬＣタンク対、二次ＬＣタンク対、及びスイッチ対を有する自己始動発振回路。
・１つのインダクタとこのインダクタに並列な１つのキャパシタとで構成された一次ＬＣタンク回路。一次ＬＣタンク対の一方は、第１のスイッチと入力電源との間に接続され、一次ＬＣタンク対の他方は、第２のスイッチと入力電源との間に接続されている。したがって、そのような実施形態では、一次ＬＣタンク回路に２つのインダクタ及び２つのキャパシタがある。
・一次ＬＣタンク回路の別の実施形態によると、ＬＣタンクのスイッチ部分に接続され、バイパスキャパシタとして知られているキャパシタが設けられている。バイパスキャパシタを使用して、出力信号の周波数及び振幅を変更することができる。
・集積された低コストシステム用に特別に設計された実施形態によると、一次ＬＣタンクのキャパシタは、二次発振器に接続するノードの容量などの周辺回路の寄生（固有）容量を介して提供される。そのような実施形態では、特定の一次キャパシタは必要とされない。
・一定の発振振幅及び周波数を維持するために負性抵抗を提供するスイッチ対として機能する２つの能動回路部品。対の各スイッチは、一次ＬＣタンク回路の１つに接続されている。
・一実施形態では、各スイッチは、１つのＮチャネルＭＯＳＦＥＴで実施することができる。他の実施形態では、他の制御されたスイッチングデバイスを使用することができる。
・インダクタとこのインダクタに並列なキャパシタとで構成された二次ＬＣタンク。二次ＬＣタンクの一部は、一次ＭＯＳＦＥＴのドレインと二次ＭＯＳＦＥＴのゲートとの間に接続されている。二次ＬＣタンクの別の部分は、二次ＭＯＳＦＥＴのドレインと一次ＭＯＳＦＥＴのゲートとの間に接続されている。そのような実施形態によると、２つのインダクタ及び２つのキャパシタが二次ＬＣタンク回路に設けられている。
・自動的に生成される異なるデューティサイクルを有する信号は、ＭＯＳＦＥＴのゲート端子及びドレイン端子で使用され、ＮＭＯＳスイッチを完全に開閉することができ、発振純度を改善し、位相雑音を低減するために、発振器の適切なスイッチングメカニズムに寄与する。
参照文献
【００４１】
［１］Ｋ．Ｋｗｏｋ及びＨ．Ｃ．Ｌｕｏｎｇ、「トランスフィードバックを使用した超低電圧高性能ＣＭＯＳＶＣＯ」、ＩＥＥＥ  Ｊ．Ｓｏｌｉｄ−ＳｔａｔｅＣｉｒｃｕｉｔｓ、ｖｏｌ．４０、Ｎｏ．３、ｐｐ．６５２−６６０、２００５年３月
［２］ＹｏｕｎｇＪａｅＬｅｅ、ＣｈｅｏｎＳｏｏＫｉｍ、「トランスのセンタータップクロスカップリングを使用した差動ＶＣＯ及び直交ＶＣＯ」、米国特許第８２１２６２５号Ｂ２、２０１２年７月３日
［３］Ｂ．−Ｅ．Ｓｅｏｗ、Ｔ．−Ｈ．Ｈｕａｎｇ、Ｃ．−Ｙ．Ｗｕ、Ｐ．−Ｙ．Ｐａｏ、及びＨ．−Ｒ．Ｃｈｕａｎｇ、「注入スイッチクロスカップリング対技術を使用した低電圧３０ＧＨｚＣＭＯＳＤｉｖｉｄｅ−ｂｙ−ＴｈｒｅｅＩＬＦＤ」、ＩＥＥＥ  Ｔｒａｎｓ．Ｍｉｃｒｏｗ．ＴｈｅｏｒｙＴｅｃｈ．、ｐｐ．１−９、２０１７。
［４］Ｍ．Ｔｉｅｂｏｕｔ、「標準ＣＭＯＳでの低電力低位相雑音差動調整直交ＶＣＯ設計」、ＩＥＥＥ  Ｊ．Ｓｏｌｉｄ−ＳｔａｔｅＣｉｒｃｕｉｔｓ、ｖｏｌ．３６、Ｎｏ．７、ｐｐ．１０１８−１０２４、２００１年７月
［５］Ｗｅｎ−ＣｈｅｎｇＬａｉ、Ｓｈｅｎｇ−ＬｙａｎｇＪａｎｇ、Ｊｈｅｎｇ−ＷｅｉＪｈｕａｎｇ、Ｓｈｙｈ−ＳｈｙａｎｇＳｕ、Ｃｈｉｎｇ−ＷｅｎＨｓｕｅ、「低消費電力の電圧制御発振器は、ＰＭＯＳ素子の光センサ用途を使用する」、２０１６年、ｐｐ．１−４。
［６］Ｓ．−Ｌ．Ｊａｎｇ、Ｙ．−Ｋ．Ｗｕ、Ｃ．−Ｃ．Ｌｉｕ、及びＪ．−Ｆ．Ｈｕａｎｇ、「二重共振ＬＣタンクで実装されたデュアルバンドＣＭＯＳ電圧制御発振器」、ＩＥＥＥ  Ｍｉｃｒｏｗ．Ｗｉｒｅｌ．Ｃｏｍｐｏｎ．Ｌｅｔｔ．、ｖｏｌ．１９、Ｎｏ．１２、ｐｐ．８１６−８１８、２００９年１２月
［７］Ｓ．Ｉｋｅｄａ、Ｓ．ｙｅｏｐＬｅｅ、Ｈ．Ｉｔｏ、Ｎ．Ｉｓｈｉｈａｒａ、及びＫ．Ｍａｓｕ、「振幅調整された電流再利用ＶＣＯを備えた０．５Ｖ５．９６ＧＨｚＰＬＬ」、ＩＥＥＥ  Ｍｉｃｒｏｗ．Ｗｉｒｅｌ．Ｃｏｍｐｏｎ．Ｌｅｔｔ．、ｖｏｌ．２７、Ｎｏ．３、ｐｐ．３０２−３０４、２０１７年３月
［８］ＨｕｉｊｕｎｇＫｉｍ、ＳｅｏｎｇｈａｎＲｙｕ、ＹｕｊｉｎＣｈｕｎｇ、ＪｉｎｓｕｎｇＣｈｏｉ、及びＢｕｍｍａｎＫｉｍ、「高調波調整ＬＣタンクを備えた低位相雑音ＣＭＯＳＶＣＯ」、ＩＥＥＥ  Ｔｒａｎｓ．Ｍｉｃｒｏｗ．ＴｈｅｏｒｙＴｅｃｈ．、ｖｏｌ．５４、Ｎｏ．７、ｐｐ．２９１７−２９２４、２００６年７月
［９］ＦｒａｎｋＧｅｌｈａｕｓｅｎ、ＫａｒｌｈｅｉｎｚＭｕｔｈ、「ＣＭＯＳＬＣタンク発振器」、米国特許第７２５６６６０号Ｂ２、２００７年８月１４日
［１０］ＪｏｈｎＷｉｌｌｉａｍＭｉｔｃｈｅｌｌＲｏｇｅｒｓ；ＣａｌｖｉｎＰｌｅｔｔ、「低電圧電圧制御発振器トポロジ」、米国特許第６，４６９，５８６Ｂ１号、２２−Ｏｃｔ−２００ＡＤ
［１１］ＵｌｒｉｃｈＬ．Ｒｏｈｄｅ、ＲｅｉｍｕｎｄＲｅｂｅｌ、ＡｊａｙＫｕｍａｒＰｏｄｄａｒ、「エバネッセントモード結合共振器を採用した広帯域電圧制御発振器」、米国特許第７１８０３８１号Ｂ２、２００７年２月２０日
［１２］ＲａｍＳｉｎｇｈＲａｎａ、ＺｈｏｕＸｉａｎｇｄｏｎｇ、ＬｉａｎＹｏｎｇ、「低電源に敏感で広い調整範囲のＣＭＯＳＬＣタンク電圧制御発振器モノリシック集積回路」、米国特許第７０７５３７９号Ｂ２、２００６年７月１１日
［１３］ＨｙｍａｎＳｈａｎａｎ及びＦｒａｎｋｌｉｎＰａｒｋ、「一次及び二次ＬＣ回路を備えた発振器」、米国特許第９２１４８９５号Ｂ２、２０１５年１２月１５日
［１４］Ｈ．−Ｈ．Ｈｓｉｅｈ及びＬ．−Ｈ．Ｌｕ、「超低電圧動作用の高性能ＣＭＯＳ電圧制御発振器」、ＩＥＥＥ  Ｔｒａｎｓ．Ｍｉｃｒｏｗ．ＴｈｅｏｒｙＴｅｃｈ．、ｖｏｌ．５５、Ｎｏ．３、ｐｐ．４６７−４７３、２００７年３月
［１５］Ｈｏ−ＪｕｎＣｈａｎｇ、ＣｈａｎｇｗｏｏＬｉｍ、及びＴａｅ−ＹｅｏｕｌＹｕｎ、「電流再利用、底部直流結合、及び順方向ボディバイアス技術を備えたＣＭＯＳＱＶＣＯ」、ＩＥＥＥ  Ｍｉｃｒｏｗ．Ｗｉｒｅｌ．Ｃｏｍｐｏｎ．Ｌｅｔｔ．、ｖｏｌ．２４、Ｎｏ．９、ｐｐ．６０８−６１０、２０１４年９月
［１６］Ｌ．Ｇｅｙｎｅｔ、Ｅ．ＤｅＦｏｕｃａｕｌｄ、Ｐ。Ｖｉｎｃｅｎｔ、及びＧ．Ｊａｃｑｕｅｍｏｄ、「スイッチ付きＬＣタンクと１３０ｎｍＣＭＯＳ／ＳＯＩのボディ電圧によって制御される電力を備えた完全に集積されたマルチスタンダードＶＣＯ」、２００６年、ｐｐ．１０９−１１２
［１７］ＷａｎｇＸｕｄｏｎｇ、ＷａｎｇＸｉａｏｄｏｎｇ、「位相雑音性能が改善された交差結合電圧制御発振器」、米国特許第６６８０６５７号、２００４年１月２０日
［１８］Ｋ．−Ｗ．Ｋｉｍ、Ｈ．−Ｊ．Ｃｈａｎｇ、Ｙ．−Ｍ．Ｋｉｍ、及びＴ．−Ｙ．Ｙｕｎ、「分割スイッチバイアス技術を使用した５．８ＧＨｚ低位相雑音ＬＣ−ＱＶＣＯ」、ＩＥＥＥＭｉｃｒｏｗ．Ｗｉｒｅｌ．Ｃｏｍｐｏｎ．Ｌｅｔｔ．、ｖｏｌ．２０、Ｎｏ．６、ｐｐ．３３７−３３９、２０１０年６月
［１９］Ａ．Ｇ．Ａｍｅｒ、Ｓ．Ａ．Ｉｂｒａｈｉｍ、及びＨ．Ｆ．Ｒａｇａｉ、「６５ｎｍＣＭＯＳ技術の１ｍＷ１２ＧＨｚＬＣＶＣＯ」、２０１６年、ｐｐ．４５６−４５９
［２０］Ｇ．−Ｓ．Ｂｙｕｎ及びＭ．Ｊａｌａｌｉｆａｒ、「Ｋｕバンドトランスベースの交差結合相補型ＬＣ−ＶＣＯの設計」、Ｅｌｅｃｔｒｏｎ．Ｌｅｔｔ．、ｖｏｌ．５１、Ｎｏ．１１、ｐｐ．８３２−８３４、２０１５年５月
［２１］Ｈ．−Ｌ．Ｃａｉら、「Ａ２．７−ｍＷ１．３６＆ａｍｐ；＃ｘ２０１３；１．８６ＧＨｚＬＣ−ＶＣＯｗｉｔｈＦＯＭ２０２ｄＢｃ／ＨｚＥｎａｂｌｅｄｂｙ２６％−Ｓｉｚｅ−ＲｅｄｕｃｅｄＮａｎｏ−Ｐａｒｔｉｃｌｅ−Ｍａｇｎｅｔｉｃ−Ｅｎｈａｎｃｅｄ  Ｉｎｄｕｃｔｏｒ」、ＩＥＥＥＴｒａｎｓ．Ｍｉｃｒｏｗ．ＴｈｅｏｒｙＴｅｃｈ．、ｖｏｌ．６２、Ｎｏ．５、ｐｐ．１２２１−１２２８、２０１４年５月
【００４２】
【表１】
2021527988.tif 000004
【図１】
2021527988.tif 000005
【図２（ａ）】
2021527988.tif 000006
【図２（ｂ）】
2021527988.tif 000007
【図２（ｃ）】
2021527988.tif 000008
【図２（ｄ）】
2021527988.tif 000009
【図２（ｅ）】
2021527988.tif 000010
【図３】
2021527988.tif 000011
【図４】
2021527988.tif 000012
【国際調査報告】
2021527988.tif 000013
2021527988.tif 000014