(57)【要約】【課題】拡張可能フェーズド・アレイに関する技法を提供する。【解決手段】例えば、本明細書において説明される様々な実施形態は、それぞれのフリップ・チップ・パッドを有する複数の集積回路と、ボール・グリッド・アレイ端子および複数の伝送線を有するアンテナ・イン・パッケージ基板とを含むことができる。複数の伝送線はアンテナ・イン・パッケージ基板内に埋め込まれ得、それぞれのフリップ・チップ・パッドをボール・グリッド・アレイ端子に動作可能に結合することができる。１つまたは複数の実施形態では、ダイが複数の集積回路を含むことができる。さらに、１つまたは複数の実施形態では、また、コンバイナがアンテナ・イン・パッケージ基板内に埋め込まれ得る。コンバイナは複数の伝送線を合流させることができる。【選択図】図２
2021514571.tif 000002
【特許請求の範囲】
【請求項１】
装置であって、
それぞれのフリップ・チップ・パッドを有する複数の集積回路を含むダイと、
ボール・グリッド・アレイ端子および複数の伝送線を含むアンテナ・イン・パッケージ基板であって、前記複数の伝送線が前記アンテナ・イン・パッケージ基板内に埋め込まれており、前記複数の伝送線が前記それぞれのフリップ・チップ・パッドを前記ボール・グリッド・アレイ端子に動作可能に結合する、前記アンテナ・イン・パッケージ基板と、
を備える装置。
【請求項２】
前記複数の集積回路が無線周波数集積回路である、請求項１に記載の装置。
【請求項３】
前記複数の伝送線が前記ボール・グリッド・アレイ端子のそれぞれのパッドに接続されている、請求項２に記載の装置。
【請求項４】
前記装置が拡張可能であり、前記装置が、それぞれの第２のフリップ・チップ・パッドを有する第２の複数の集積回路を含む第２のダイをさらに備え、前記複数の伝送線が前記それぞれの第２のフリップ・チップ・パッドを前記ボール・グリッド・アレイ端子に動作可能に結合する、請求項２に記載の装置。
【請求項５】
前記複数の集積回路が複数の信号線を介して共通電気デジタル・バスに動作可能に結合されている、請求項２に記載の装置。
【請求項６】
前記ボール・グリッド・アレイ端子が、前記複数の伝送線のうちの伝送線に接続されており、前記複数の集積回路のうちの第１の無線周波数集積回路とシステム・アプリケーション・ボード上のベースバンド信号との間の第１のインターフェースである第１のパッドを備える、請求項５に記載の装置。
【請求項７】
第２のボール・グリッド・アレイ端子が前記複数の信号線のうちの信号線に接続されており、前記第１の無線周波数集積回路と前記共通電気デジタル・バスとの間の第２のインターフェースである、請求項６に記載の装置。
【請求項８】
前記アンテナ・イン・パッケージ基板が、前記アンテナ・イン・パッケージ基板内に埋め込まれたコンバイナをさらに含み、前記複数の伝送線が前記コンバイナによって合流させられており、前記コンバイナが前記それぞれのフリップ・チップ・パッドを前記ボール・グリッド・アレイ端子に結合する、請求項２に記載の装置。
【請求項９】
前記ダイを含む前記複数の集積回路が、送信器回路および受信器回路を含む群から選択され得る、請求項２に記載の装置。
【請求項１０】
方法であって、
複数の伝送線をアンテナ・イン・パッケージ基板内に埋め込むことと、
ダイを前記アンテナ・イン・パッケージ基板に取り付けることであって、前記ダイが、それぞれのフリップ・チップ・パッドを有する複数の集積回路を含む、前記取り付けることと、
前記それぞれのフリップ・チップ・パッドを、前記複数の伝送線を介して前記アンテナ・イン・パッケージ基板上に配置されたボール・グリッド・アレイ端子に結合することと、
を含む方法。
【請求項１１】
前記複数の集積回路が無線周波数集積回路である、請求項１０に記載の方法。
【請求項１２】
前記取り付けることが、前記ダイを前記アンテナ・イン・パッケージ基板にリフローで接合することを含む、請求項１１に記載の方法。
【請求項１３】
前記取り付けることが、前記ダイを電気絶縁性接着剤でアンダーフィリングすることをさらに含む、請求項１２に記載の方法。
【請求項１４】
第２のダイを前記アンテナ・イン・パッケージ基板に取り付けることであって、前記第２のダイが、それぞれの第２のフリップ・チップ・パッドを有する第２の複数の集積回路を含む、前記取り付けることと、
前記それぞれの第２のフリップ・チップ・パッドを、前記複数の伝送線を介して前記アンテナ・イン・パッケージ基板上に配置された前記ボール・グリッド・アレイ端子に結合することと、
をさらに含む、請求項１０に記載の方法。
【請求項１５】
前記ダイが４つの無線周波数集積回路を含む、請求項１０に記載の方法。
【請求項１６】
装置であって、
それぞれのフリップ・チップ・パッドを有する複数のフェーズド・アレイ集積回路を含むウェハ・セグメントと、
ボール・グリッド・アレイ端子および複数の伝送線を含むアンテナ・イン・パッケージ基板であって、前記複数の伝送線が前記アンテナ・イン・パッケージ基板内に埋め込まれており、前記複数の伝送線が前記それぞれのフリップ・チップ・パッドを前記ボール・グリッド・アレイ端子に動作可能に結合する、前記アンテナ・イン・パッケージ基板と、
を備える装置。
【請求項１７】
前記複数のフェーズド・アレイ集積回路が無線周波数フェーズド・アレイ集積回路である、請求項１６に記載の装置。
【請求項１８】
前記複数のフェーズド・アレイ集積回路が、前記ボール・グリッド・アレイ端子に接続された複数の信号線を介して共通電気デジタル・バスに動作可能に結合されている、請求項１７に記載の装置。
【請求項１９】
前記装置が拡張可能であり、前記装置が、それぞれの第２のフリップ・チップ・パッドを有する第２の複数のフェーズド・アレイ集積回路を含む第２のウェハ・セグメントをさらに備え、前記複数の伝送線が前記それぞれの第２のフリップ・チップ・パッドを前記ボール・グリッド・アレイ端子に動作可能に結合する、請求項１６に記載の装置。
【請求項２０】
前記ウェハ・セグメントが４つのフェーズド・アレイ集積回路を含む、請求項１６に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は拡張可能フェーズド・アレイ・パッケージに関し、より詳細には、複数集積回路チップ、またはパッケージ基板内に統合された伝送線コンバイナ、あるいはその両方を用いたフェーズド・アレイの拡張に関する。
【背景技術】
【０００２】
フェーズド・アレイは、ビーム（例えば、電波のビーム）を生成するか、またはビームを１つまたは複数の方向において操向するか、あるいはその両方をなすことができる、放射要素（例えば、アンテナ）のアレイであることができる。フェーズド・アレイは、放射要素から放射される信号の位相を、建設的または相殺的あるいはその両方の波の干渉をもたらすよう偏移させることができる、１つまたは複数の移相器を介して、放射要素を動かすことなく、生成されたビームを指向させることができる。複数の集積回路の使用を通じてフェーズド・アレイの動作能力または効率あるいはその両方を向上させることができる。複数の集積回路を通じてさらなるアンテナ要素をサポートするべくフェーズド・アレイを拡張するための従来の技法は、例えば、パッケージ基板上の隣接した集積回路を複合するデイジー・チェーン、またはパッケージ基板上の離散的な構成単位のステッチング、あるいはその両方を含むことができる。しかし、従来の技法は、不必要に多数の組み立てステップ、チップ、パッケージ、およびプリント回路板の間の熱膨張係数の不整合、損失もしくは遅延またはその両方の蓄積に起因する周波数の振幅およびタイミングの非対称的複合、アレイを支持するための外部構成要素の使用に起因する大きいプリント回路板サイズ、またはウェハの非効率的使用、あるいはその組合せをもたらす。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
拡張可能フェーズド・アレイ・パッケージ、方法、装置を提供する。
【課題を解決するための手段】
【０００４】
下記のことは、本発明の１つまたは複数の実施形態の基本的理解を与えるための概要を提示する。この概要は、主要または重要な要素を特定することを意図されておらず、あるいは特定の実施形態のいかなる範囲、または請求項のいかなる範囲を記述することも意図されていない。その唯一の目的は、概念を、後に提示されるより詳細な説明への前置きとして、単純化された形態で提示することである。本明細書において説明される１つまたは複数の実施形態では、拡張可能フェーズド・アレイに関係するシステム、装置、または方法、あるいはその組合せが説明される。
【０００５】
一実施形態によれば、装置が提供される。装置は、それぞれのフリップ・チップ・パッドを有することができる、複数の集積回路を含むダイを備えることができる。また、装置はアンテナ・イン・パッケージ基板を備えることができる。さらに、アンテナ・イン・パッケージ基板は、ボール・グリッド・アレイ端子および複数の伝送線を含むことができる。複数の伝送線はアンテナ・イン・パッケージ基板内に埋め込まれ得る。さらに、複数の伝送線はそれぞれのフリップ・チップ・パッドをボール・グリッド・アレイ端子に動作可能に結合することができる。
【０００６】
任意選択的な一実施形態では、装置は、例えば、それぞれの第２のフリップ・チップ・パッドを有する第２の複数の集積回路を含むことができる、第２のダイを備えることによって、拡張可能であることができる。さらに、複数の伝送線はそれぞれの第２のフリップ・チップ・パッドをボール・グリッド・アレイ端子に動作可能に結合することができる。
【０００７】
別の実施形態によれば、方法が提供される。本方法は、複数の伝送線をアンテナ・イン・パッケージ基板内に埋め込むことを含むことができる。本方法はまた、ダイをアンテナ・イン・パッケージ基板に取り付けることを含むことができる。ダイは、それぞれのフリップ・チップ・パッドを有する複数の集積回路を含むことができる。さらに、本方法は、それぞれのフリップ・チップ・パッドを、複数の伝送線を介してアンテナ・イン・パッケージ基板上に配置されたボール・グリッド・アレイ端子に結合することを含むことができる。
【０００８】
別の任意選択的な実施形態では、本方法は、第２のダイをアンテナ・イン・パッケージ基板に取り付けることを含むことができる。第２のダイは、それぞれの第２のフリップ・チップ・パッドを有する第２の複数の集積回路を含むことができる。また、本方法は、それぞれの第２のフリップ・チップ・パッドを、複数の伝送線を介してアンテナ・イン・パッケージ基板上に配置されたボール・グリッド・アレイ端子に結合することを含むことができる。
【０００９】
別の実施形態によれば、装置が提供される。装置は、それぞれのフリップ・チップ・パッドを有する複数のフェーズド・アレイ集積回路を含むことができる、ウェハ・セグメントを備えることができる。装置はまた、ボール・グリッド・アレイ端子および複数の伝送線を含むことができる、アンテナ・イン・パッケージ基板を備えることができる。複数の伝送線は、アンテナ・イン・パッケージ基板内に埋め込まれ得る。また、複数の伝送線はそれぞれのフリップ・チップ・パッドをボール・グリッド・アレイ端子に動作可能に結合することができる。
【００１０】
別の任意選択的な実施形態では、装置は、例えば、それぞれの第２のフリップ・チップ・パッドを有する第２の複数のフェーズド・アレイ集積回路を含むことができる、第２のウェハ・セグメントを備えることによって、拡張可能であることができる。また、複数の伝送線はそれぞれの第２のフリップ・チップ・パッドをボール・グリッド・アレイ端子に動作可能に結合することができる。
【００１１】
別の実施形態によれば、別の装置が提供される。装置は、それぞれのフリップ・チップ・パッドを有する複数の集積回路を備えることができる。装置はまた、ボール・グリッド・アレイ端子、複数の伝送線、およびコンバイナを含むことができる、アンテナ・イン・パッケージ基板を備えることができる。複数の伝送線およびコンバイナは、アンテナ・イン・パッケージ基板内に埋め込まれ得る。さらに、複数の伝送線はコンバイナによって合流させられ得、コンバイナはそれぞれのフリップ・チップ・パッドをボール・グリッド・アレイ端子に結合することができる。
【００１２】
装置の別の任意選択的な実施形態では、複数の伝送線のうちの第１の伝送線がそれぞれのフリップ・チップ・パッドのうちの第１のフリップ・チップ・パッドからコンバイナへ延びることができる。また、複数の伝送線のうちの第２の伝送線がそれぞれのフリップ・チップ・パッドのうちの第２のフリップ・チップ・パッドからコンバイナへ延びることができる。さらに、複数の伝送線のうちの第３の伝送線がコンバイナからボール・グリッド・アレイ端子へ延びることができる。
【００１３】
別の実施形態によれば、別の方法が提供される。本方法は、複数の伝送線およびコンバイナをアンテナ・イン・パッケージ基板内に埋め込むことを含むことができる。本方法はまた、複数の集積回路をアンテナ・イン・パッケージ基板に取り付けることを含むことができる。複数の集積回路はそれぞれのフリップ・チップ・パッドを含むことができる。本方法は、それぞれのフリップ・チップ・パッドを、複数の伝送線を介してアンテナ・イン・パッケージ基板上に配置されたボール・グリッド・アレイ端子に結合することをさらに含むことができる。複数の伝送線のうちの少なくとも２本の伝送線がコンバイナによってアンテナ・イン・パッケージ基板内で互いに合流させられ得る。
【００１４】
本方法の別の任意選択的な実施形態では、複数の伝送線のうちの第１の伝送線がそれぞれのフリップ・チップ・パッドのうちの第１のフリップ・チップ・パッドからコンバイナへ延びることができる。また、複数の伝送線のうちの第２の伝送線がそれぞれのフリップ・チップ・パッドのうちの第２のフリップ・チップ・パッドからコンバイナへ延びることができる。さらに、複数の伝送線のうちの第３の伝送線がコンバイナからボール・グリッド・アレイ端子へ延びることができる。
【００１５】
別の実施形態によれば、別の装置が提供される。装置は、それぞれのフリップ・チップ・パッドを有する複数の集積回路を備えることができる。装置はまた、ボール・グリッド・アレイ端子、複数の伝送線、およびコンバイナを含むことができる、アンテナ・イン・パッケージ基板を備えることができる。複数の伝送線およびコンバイナは、アンテナ・イン・パッケージ基板内に埋め込まれ得る。また、複数の伝送線はそれぞれのフリップ・チップ・パッドをボール・グリッド・アレイ端子に動作可能に結合することができる。さらに、複数の伝送線のうちの少なくとも２本の伝送線がコンバイナを介して互いに合流させられ得る。
【００１６】
装置の別の任意選択的な実施形態では、複数の伝送線のうちの第１の伝送線がそれぞれのフリップ・チップ・パッドのうちの第１のフリップ・チップ・パッドからコンバイナへ延びることができる。複数の伝送線のうちの第２の伝送線がそれぞれのフリップ・チップ・パッドのうちの第２のフリップ・チップ・パッドからコンバイナへ延びることができる。また、複数の伝送線のうちの第３の伝送線がコンバイナから第２のコンバイナへ延びることができる。さらに、第２のコンバイナはアンテナ・イン・パッケージ基板内に埋め込まれており、第３の伝送線を複数の伝送線のうちの第４の伝送線と合流させることができる。
【００１７】
本明細書において説明される１つまたは複数の実施形態は、複数の集積回路を含むことができる単一のダイの使用を通じて取り付けプロセスを単純化することによって、フェーズド・アレイの全体的な組み立て歩留まりを改善することができる。加えて、本明細書において説明される様々な実施形態は、必要とされるインターフェースの数を低減しつつフェーズド・アレイ内の集積回路の数を増大させることができ、これにより、小さいアンテナ・モジュールを可能にするか、または複数のボード・レベルの構成要素の必要性を軽減するか、あるいはその両方をなす。さらに、本明細書において説明される１つまたは複数の実施形態は、説明される構造特徴の繰り返しを通して拡張する能力を有するフェーズド・アレイに関係する。
【００１８】
次に、添付の図面を参照して本発明の諸実施形態を例としてのみ説明する。
【図面の簡単な説明】
【００１９】
【図１】本明細書において説明される１つまたは複数の実施形態に係るフェーズド・アレイの例示の非限定的な断面の図を示す。
【図２】本明細書において説明される１つまたは複数の実施形態に係る１つまたは複数のフェーズド・アレイ内に含まれ得る例示の非限定的なアンテナ・パッケージまたは回路レイアウトあるいはその両方の図を示す。
【図３】本明細書において説明される１つまたは複数の実施形態に係る１つまたは複数のフェーズド・アレイ内に含まれ得る例示の非限定的なアンテナ・パッケージまたは回路レイアウトあるいはその両方の図を示す。
【図４】本明細書において説明される１つまたは複数の実施形態に係る１つまたは複数のフェーズド・アレイ内に含まれ得る例示の非限定的なアンテナ・パッケージまたは回路レイアウトあるいはその両方の図を示す。
【図５】本明細書において説明される１つまたは複数の実施形態に係る１つまたは複数のフェーズド・アレイ内に含まれ得る例示の非限定的な配線方式の図を示す。
【図６】本明細書において説明される１つまたは複数の実施形態に係る例示の非限定的なフェーズド・アレイの図を示す。
【図７】本明細書において説明される１つまたは複数の実施形態に係る１つまたは複数のフェーズド・アレイ内に含まれ得る例示の非限定的な配線方式の別の図を示す。
【図８】本明細書において説明される１つまたは複数の実施形態に係る１つまたは複数のフェーズド・アレイ内に含まれ得る例示の非限定的な配線方式の図を示す。
【図９】本明細書において説明される１つまたは複数の実施形態に係る１つまたは複数の配線方式の試験を促進することができる例示の非限定的なレイアウトの図を示す。
【図１０】本明細書において説明される１つまたは複数の実施形態に係る１つまたは複数の配線方式の試験を促進することができる別の例示の非限定的なレイアウトの別の図を示す。
【図１１】本明細書において説明される１つまたは複数の実施形態に係る周波数統合に関する１つまたは複数の試験条件に関する例示の非限定的なグラフのチャートを示す。
【図１２】本明細書において説明される１つまたは複数の実施形態に係る周波数統合に関する１つまたは複数の試験条件に関する例示の非限定的なグラフのチャートを示す。
【図１３】本明細書において説明される１つまたは複数の実施形態に係る周波数統合に関する１つまたは複数の試験条件に関する例示の非限定的なグラフのチャートを示す。
【図１４】本明細書において説明される１つまたは複数の実施形態に係るフェーズド・アレイの例示の非限定的な断面の図を示す。
【図１５】本明細書において説明される１つまたは複数の実施形態に係る例示の非限定的なフェーズド・アレイの図を示す。
【図１６】本明細書において説明される１つまたは複数の実施形態に係る例示の非限定的なフェーズド・アレイの３次元描出を示す。
【図１７】本明細書において説明される１つまたは複数の実施形態に係るフェーズド・アレイを含む伝送線のトレース幅に関する例示の非限定的なグラフのチャートを示す。
【図１８】本明細書において説明される１つまたは複数の実施形態に係るフェーズド・アレイを製作する例示の非限定的な方法のフローチャートを示す。
【図１９】本明細書において説明される１つまたは複数の実施形態に係るフェーズド・アレイを製作する例示の非限定的な方法の別のフローチャートを示す。
【図２０】本明細書において説明される１つまたは複数の実施形態に係る１つまたは複数のフェーズド・アレイ内に含まれ得る例示の非限定的なダイの写真を示す。
【図２１】本明細書において説明される１つまたは複数の実施形態に係る１つまたは複数のフェーズド・アレイ内に含まれ得る例示の非限定的な裸のパッケージの写真を示す。
【図２２】本明細書において説明される１つまたは複数の実施形態に係る１つまたは複数のフェーズド・アレイ内に含まれ得る１つのリフロー後の例示の非限定的なフリップ・チップ取り付けの写真を示す。
【図２３】本明細書において説明される１つまたは複数の実施形態に係る１つまたは複数のフェーズド・アレイ内に含まれ得る例示の非限定的なチップ・キャリア取り付けおよびアンダーフィルの写真を示す。
【図２４】本明細書において説明される１つまたは複数の実施形態が促進され得る例示の非限定的な動作環境のブロック図を示す。
【発明を実施するための形態】
【００２０】
以下の詳細な説明は単なる例示にすぎず、諸実施形態、または諸実施形態の適用もしくは使用、あるいはその両方を限定することを意図されていない。さらに、先行する背景技術もしくは発明の概要のセクションにおいて、または発明を実施するための形態のセクションにおいて提示されるいかなる明示的または暗示的情報にも束縛される意図はない。
【００２１】
次に、図面を参照しながら１つまたは複数の実施形態を説明する。全体を通じて、同様の要素を指すために同様の参照符号が用いられている。以下の説明では、説明の目的上、１つまたは複数の実施形態のより完全な理解を与えるために、数多くの特定の細部が説明される。しかし、様々な場合において、１つまたは複数の実施形態は、これらの特定の細部を有することなく実施することができることが明らかである。
【００２２】
図１は、本明細書において説明される１つまたは複数の実施形態に係るフェーズド・アレイ１００の例示の非限定的な断面の図を示す。フェーズド・アレイ１００はアンテナ・イン・パッケージ基板１０２を含むことができる。アンテナ・イン・パッケージ基板１０２は、コア構造、アンテナ構造、またはインターフェース構造、あるいはその組合せを形成することができる、複数の層を含むことができる。アンテナ・イン・パッケージ基板１０２は、１つまたは複数のフリップ・チップ・バンプ・パッド１０７、または１つまたは複数のボール・グリッド・アレイ（ball grid array、ＢＧＡ）端子１０８、あるいはその両方を介して１つまたは複数のスーパー・ダイ１０６に取り付けることができる。加えて、１つまたは複数のスーパー・ダイ１０６は、ヒート・シンク１１０、またはプリント回路板（printed circuit board）（「ＰＣＢ」）１１２、あるいはその両方に取り付けることができる。
【００２３】
コア構造は１つまたは複数の中間層内においてアンテナ・イン・パッケージ基板１０２内に埋め込まれ得る。コア構造は１つまたは複数のグラウンド・プレーンに隣接していることができるか、ＦＲ−４などの、ガラス強化エポキシ積層材料から形成することができるか、あるいはその両方であることができる。１つまたは複数の実施形態では、コア構造は、ＰＣＢ１１２を構築するために用いられる材料などの、ＦＲ−４と同様の機械的または電気的あるいはその両方の特性を有する任意の材料から形成することができる。アンテナ・イン・パッケージ基板１０２は１つまたは複数の放射要素１１４を含むことができる。１つまたは複数の放射要素１１４は、アンテナ・イン・パッケージ基板１０２を含む１つまたは複数の層上に配置することができる。例えば、１つまたは複数の第１の放射要素１１４は（例えば、図１に示されるように）アンテナ構造の最上層上に配置することができ、１つまたは複数の第２の放射要素１１４はアンテナ構造の１つまたは複数の中間層上に配置することができる。例えば、アンテナ構造はプローブ給電積層パッチ・アンテナ構造であることができる。インターフェース構造は、コア構造の、アンテナ構造とは反対の側に配置され得る。１本または複数の伝送線４０２が、インターフェース構造を含む１つまたは複数の層上に配置され得る。それゆえ、アンテナ・イン・パッケージ基板１０２は、１つまたは複数の埋め込まれた放射要素１１４、または１本または複数の埋め込まれた伝送線４０２、あるいはその両方を含むことができる。さらに、当業者は、アンテナ・イン・パッケージ基板１０２を含む複数の層は、フェーズド・アレイ１００の動作を促進するための、１つまたは複数の導電層、１つまたは複数の絶縁層、または１つまたは複数のビア、あるいはその組合せをさらに含むことができることを容易に認識するであろう。
【００２４】
１つまたは複数のフリップ・チップ・バンプ・パッド１０７は、アンテナ・イン・パッケージ基板１０２へのスーパー・ダイ１０６のさらなる取り付けを促進するか、または構造的完全性をフェーズド・アレイ１００にもたらすか、あるいはその両方をなすことができる。１つまたは複数のＢＧＡ端子１０８はフェーズド・アレイ１００の様々な構成要素の間の１つまたは複数のインターフェースの役割を果たすことができる。例えば、取り付けを促進し、機械的支持をもたらすための１つまたは複数のはんだバンプをアンテナ・イン・パッケージ基板１０２と１つまたは複数のスーパー・ダイ１０６との間に位置付けることができる。１つまたは複数のはんだバンプは、例えば、リフロー・プロセスによって設けることができる。
【００２５】
図２は、アンテナ・イン・パッケージ基板１０２、１つまたは複数のスーパー・ダイ１０６、または１つまたは複数のＢＧＡ端子１０８、あるいはその組合せを含む例示の非限定的なフェーズド・アレイ１００の図を示す。本明細書において説明される他の実施形態において用いられている同様の要素の繰り返しの説明は、簡潔にするために省略される。
【００２６】
本明細書で使用するとき、用語「スーパー・ダイ」は、１つまたは複数の集積回路２０２の複数の複製を含むダイに関係することができる。また、１つまたは複数のスーパー・ダイ１０６はウェハから直接ダイシングすることができる。例えば、スーパー・ダイ１０６は２つ以上の集積回路２０２を含むことができる。例えば、スーパー・ダイ１０６は２つ以上の集積回路２０２および６４個以下の集積回路２０２を含むことができる。また、スーパー・ダイ１０６は、送信器集積回路２０２または受信器集積回路２０２あるいはその両方の組合せを含むことができる。例えば、スーパー・ダイ１０６は、（例えば、図２において破線によって部分的に画定されているとおりの）４つの集積回路２０２を含むことができ、集積回路２０２のうちの２つは送信器であることができ、残りの２つの集積回路２０２は受信器であることができる。例えば、１３．５ミリメートル（ｍｍ）×１１．３ｍｍのスーパー・ダイ１０６は、４つの６．７ｍｍ×５．６ｍｍの集積回路２０２を含むことができる。別の例では、２７ｍｍ×２２．６ｍｍのスーパー・ダイ１０６は、１６個の６．７ｍｍ×５．６ｍｍの集積回路２０２を含むことができる。
【００２７】
１つまたは複数の集積回路２０２（例えば、スーパー・ダイ１０６を含む）は、例えば、無線周波数集積回路（radio frequency integrated circuit）（「ＲＦＩＣ」）であることができる。さらに、１つまたは複数の集積回路２０２は、例えば、１つまたは複数の受信器または１つまたは複数の送信器あるいはその両方を形成する１つまたは複数の活動回路要素を含むことができる。さらに、当業者は、１つまたは複数の集積回路２０２は、それぞれのフリップ・チップ・パッド、接地パッド、ＤＣ電源パッド、入力／出力パッド、または制御信号パッド、あるいはその組合せを含むことができることを認識するであろう。
【００２８】
１つまたは複数の実施形態では、１つまたは複数のスーパー・ダイ１０６は、アンテナ・イン・パッケージ基板１０２に取り付けられたフリップ・チップであることができ、アンテナ・イン・パッケージ基板１０２のインターフェース構造を含むレイアウトは、あたかもそれが単一チップ・モジュールであるかのように、スーパー・ダイ１０６を収容するように構成することができる。例えば、アンテナ・イン・パッケージ基板１０２は、それぞれのスーパー・ダイ１０６の１つまたは複数の集積回路２０２を含む１つまたは複数のフリップ・チップ・パッドのレイアウトと整列するように位置付けることができる、１つまたは複数のフリップ・チップ・バンプ・パッド１０７を含むことができる。
【００２９】
図２は、４つの集積回路２０２を有するスーパー・ダイ１０６を含むフェーズド・アレイ１００を示しているが、本明細書において説明されるアーキテクチャはそのように限定されない。例えば、スーパー・ダイ１０６は、図示の４つよりも少数の、または追加の集積回路２０２を含むことができる。
【００３０】
図２は、（例えば、アンテナ・イン・パッケージ基板１０２の、１つまたは複数のスーパー・ダイ１０６とは反対の側に配置され得る）１００個の放射要素１１４を含み、そのうち、６４個は活動性であることができ、３６個は非活動性であることができる、アンテナ・イン・パッケージ基板１０２を示す。しかし、１つまたは複数の実施形態では、アンテナ・イン・パッケージ基板１０２は、より多数またはより少数の放射要素１１４を含むことができる（例えば、より多数またはより少数の活動性または非活動性あるいはその両方の放射要素１１４を含む）。例えば、アンテナ・イン・パッケージ基板１０２は２つ以上の放射要素１１４を含むことができる。例えば、アンテナ・イン・パッケージ基板１０２は、１６個以上の放射要素１１４および１０２４個以下の放射要素１１４を含むことができる。１つまたは複数の実施形態では、１つまたは複数のＢＧＡ端子１０８は、電気絶縁性接着剤のアンダーフィルのための十分な隙間をもってスーパー・ダイ１０６（例えば、１つまたは複数の集積回路２０２を含む）を包囲するように配置され得る。例えば、図２は、アンテナ・イン・パッケージ基板１０２の周囲を包囲する８４個のＢＧＡ端子１０８を示す。ＢＧＡ端子１０８の数は、アンテナ・イン・パッケージ基板１０２のサイズに依存して異なり得る。
【００３１】
図３および図４は、アンテナ・イン・パッケージ基板１０２、１つまたは複数のスーパー・ダイ１０６、または１つまたは複数のＢＧＡ端子１０８、あるいはその組合せを含む例示の非限定的なフェーズド・アレイ１００の図を示す。本明細書において説明される他の実施形態において用いられている同様の要素の繰り返しの説明は、簡潔にするために省略される。図３および図４のアンテナ・イン・パッケージ基板１０２は２５６個の放射要素１１４を含むことができる。図３では、２５６個の放射要素１１４は、第１のスーパー・ダイ３０２、第２のスーパー・ダイ３０４、第３のスーパー・ダイ３０６、または第４のスーパー・ダイ３０８、あるいはその組合せによって活動させられ得る。図３に示されるスーパー・ダイ１０６の各々（例えば、第１のスーパー・ダイ３０２、第２のスーパー・ダイ３０４、第３のスーパー・ダイ３０６、または第４のスーパー・ダイ３０８、あるいはその組合せ）は、（例えば、図３において示される破線によって部分的に画定されるとおりの）複数の集積回路２０２を含むことができる。例えば、１つまたは複数の実施形態では、図３の各スーパー・ダイ１０６（例えば、第１のスーパー・ダイ３０２、第２のスーパー・ダイ３０４、第３のスーパー・ダイ３０６、または第４のスーパー・ダイ３０８、あるいはその組合せ）は４つの集積回路２０２を含むことができ、これにより、図３のフェーズド・アレイ１００は１６個の集積回路２０２を含むことができる。加えて、図３は、４つのスーパー・ダイ１０６を含むフェーズド・アレイ１００を示しているが、４つよりも少数または多数のスーパー・ダイ１０６を含むフェーズド・アレイ１００も企図される。さらに、フェーズド・アレイ１００が複数のスーパー・ダイ１０６を含む場合には、スーパー・ダイ１０６は互いに対して一様な寸法を有することができるか、または互いに対して異なる寸法を有することができるか、あるいはその両方であることができる。フェーズド・アレイ１００が（例えば、図３に示されるように）複数のスーパー・ダイ１０６を含む一実施形態は、集積回路２０２ごとに１つの取り付けとは対照的に、スーパー・ダイ１０６ごとに単一の取り付けにより一度に複数の集積回路２０２を容易に組み込むという利点を有する。
【００３２】
図４では、２５６個の放射要素１１４は単一の大きいスーパー・ダイ３１０（例えば、２７ｍｍ×２２．６ｍｍのスーパー・ダイ１０６）によって活動させることができ、単一の大きいスーパー・ダイ３１０は複数の集積回路２０２を含むことができる。例えば、１つまたは複数の実施形態では、単一の大きいスーパー・ダイ３１０は、（例えば、図４において示される破線によって部分的に画定されるとおりの）１６個の集積回路２０２を含むことができる。図３および図４は、本明細書において説明されるフェーズド・アレイ１００の拡張可能な特質を例示する。例えば、フェーズド・アレイ１００は、単一のスーパー・ダイ１０６を介して、または複数のスーパー・ダイ１０６を介して、あるいはその両方を介して複数の集積回路２０２を含むよう拡張することができる。
【００３３】
図５は、本明細書において説明される１つまたは複数の実施形態に係るフェーズド・アレイ１００内に含まれ得るスーパー・ダイ１０６のための例示の非限定的な配線方式４００の図を示す。本明細書において説明される他の実施形態において用いられている同様の要素の繰り返しの説明は、簡潔にするために省略される。
【００３４】
図５に示されるように、スーパー・ダイ１０６の各集積回路２０２は複数の伝送線４０２のそれぞれの伝送線４０２に接続され得る。複数の伝送線４０２は、アンテナ・イン・パッケージ基板１０２内に（例えば、アンテナ・イン・パッケージ基板１０２のインターフェース構造を含む１つまたは複数の層上に）埋め込まれ得る。それぞれの集積回路２０２ごとに、１本または複数の伝送線４０２がそれぞれの集積回路２０２を、それぞれの集積回路２０２とＰＣＢ１１２（例えば、システム・アプリケーション・ボード）上の１つまたは複数のデバイスとの間のインターフェースの役割を果たすことができる、ＢＧＡ端子１０８（例えば、１つまたは複数のＢＧＡパッド）に動作可能に結合することができる。複数の伝送線４０２はアンテナ・イン・パッケージ基板１０２の１つまたは複数の層を横断することができる。例えば、それぞれの伝送線４０２がアンテナ・イン・パッケージ基板１０２の単一の層を横断することができる。別の例では、それぞれの伝送線４０２が、アンテナ・イン・パッケージ基板１０２を含む複数の層を横断することができる。
【００３５】
複数の伝送線４０２はストリップ線路伝送線であることができる。１本または複数の伝送線４０２は、それぞれの集積回路２０２の１つまたは複数のフリップ・チップ・パッドと１つまたは複数の放射要素１１４との間で電磁エネルギーを伝送する役割を果たすことができる。さらに、１本または複数の伝送線４０２は、（例えば、１つまたは複数のＢＧＡパッド・インターフェースを介して）それぞれの集積回路２０２の１つまたは複数のフリップ・チップ・パッドとＰＣＢ１１２との間で電磁エネルギーを伝送する役割を果たすことができる。例えば、伝送線４０２のうちの１本または複数は、変更された周波数（例えば、中間周波数）、またはベースバンド電力信号、あるいはその両方などの信号を搬送することができる。
【００３６】
加えて、集積回路２０２の各々は１本または複数の信号線４０４によって１つまたは複数のＢＧＡ端子１０８に動作可能に結合され得、１つまたは複数のＢＧＡ端子１０８（例えば、ＢＧＡパッド）は別の種類のインターフェースの役割を果たすことができる。複数の集積回路２０２は（例えば、１本または複数の信号線４０４を介して）共通電気デジタル・システム・バスに接続され得る。共通デジタル・バスを共有することは、アンテナ・イン・パッケージ基板１０２上のＢＧＡピン・カウントを節約し、パッケージのフォーム・ファクタを低減することができる。１つまたは複数の実施形態では、１本または複数の信号線４０４はまた、アンテナ・イン・パッケージ基板１０２内に埋め込まれる。
【００３７】
図６は、本明細書において説明される１つまたは複数の実施形態に係る例示の非限定的なフェーズド・アレイ１００の図を示す。本明細書において説明される他の実施形態において用いられている同様の要素の繰り返しの説明は、簡潔にするために省略される。
【００３８】
図６に示される例示的なフェーズド・アレイ１００は、（例えば、図６において示される破線によって少なくとも部分的に画定された）４つの集積回路２０２を含むことができる、スーパー・ダイ１０６を含むことができる。各集積回路２０２は、アンテナ・イン・パッケージ基板１０２への接続を促進するための１つまたは複数のフリップ・チップ・パッド５０２を含むことができる。さらに、それぞれのフリップ・チップ・パッド５０２は、（例えば、それぞれのフリップ・チップ・バンプ・パッド１０７を介して）それぞれの伝送線４０２に動作可能に結合され得る。例えば、各集積回路２０２は、水平偏波および垂直偏波のための中間周波数をそれぞれ伝送するための伝送線４０２の２つの差動対に接続され得る。換言すれば、各集積回路２０２ごとに、複数の伝送線４０２が、それぞれの集積回路２０２上のフリップ・チップ・パッド５０２をアンテナ・イン・パッケージ基板１０２上の１つまたは複数のＢＧＡ端子１０８（例えば、４つのＢＧＡパッド）に接続することができる。また、１つまたは複数の実施形態では、複数の集積回路２０２を接続する複数の伝送線４０２は全て、アンテナ・イン・パッケージ基板１０２の同じ層上に埋め込まれ得る。それゆえ、図６のフェーズド・アレイ１００は、１つまたは複数の放射要素１１４に関する信号周波数のためのＰＣＢ１１２（例えば、システム・アプリケーション・ボード）とのインターフェースの役割を果たすことができる、集積回路２０２ごとに４つのＢＧＡ端子１０８（例えば、ＢＧＡパッド）、つまり合計１６個のＢＧＡ端子１０８を含むことができる。
【００３９】
図７は、本明細書において説明される１つまたは複数の実施形態に係る別の例示の非限定的な配線方式６００の図を示す。本明細書において説明される他の実施形態において用いられている同様の要素の繰り返しの説明は、簡潔にするために省略される。配線方式６００は種々のフェーズド・アレイ・パッケージにおいて実施することができる。例えば、配線方式６００は、本明細書において説明されるフェーズド・アレイ１００（例えば、スーパー・ダイ１０６上の複数の集積回路２０２を含む拡張可能フェーズド・アレイ１００）において、または従来のフェーズド・アレイ・パッケージにおいて、あるいはその両方において実施することができる。例えば、配線方式６００は、本明細書において１つまたは複数の実施形態において説明されるとおりの、アンテナ・イン・パッケージ基板１０２、または１つまたは複数のＢＧＡ端子１０８、あるいはその両方と組み合わせて実施することができる。
【００４０】
図７に示されるように、配線方式６００は、複数の伝送線４０２を単一の複合出力に複合することを含む。配線方式６００を含む複数の集積回路２０２は、共通ダイ（例えば、スーパー・ダイ１０６）上に配置され得るか、またはそれぞれのダイ上に配置され得るか、あるいはその両方であり得る。加えて、図７は４つの集積回路２０２を示しているが、アーキテクチャはそのように限定されない。例えば、配線方式６００は、図示の４つよりも少数の集積回路２０２を含むことができるか、または図示の４つよりもさらなる集積回路２０２を含むように拡張され得る。
【００４１】
配線方式６００は、少なくとも２つの異なる種類を含むことができる、複数の伝送線４０２を含むことができる。さらに、複数の伝送線４０２は、本明細書において１つまたは複数の実施形態に関して説明されるとおりのアンテナ・イン・パッケージ基板１０２内に埋め込まれ得る。例えば、それぞれの伝送線４０２は、アンテナ・イン・パッケージ基板１０２の共通層、またはアンテナ・イン・パッケージ基板１０２の複数の層、あるいはその両方を横断することができる。図７に示されるように、第１の種類の伝送線４０２が破線によって表され、第２の種類の伝送線４０２が実線によって表されている。（例えば、破線によって表される）複数の第１の種類の伝送線４０２はそれぞれの集積回路２０２から複合点６０２へ延びることができる。（例えば、実線によって表される）第２の種類の伝送線４０２は複合点６０２からコンバイナ出力６０４へ延びることができる。
【００４２】
１つまたは複数の実施形態では、１本または複数の第１の種類の伝送線４０２は、第１の集積回路２０２の１つまたは複数のフリップ・チップ・パッド５０２（例えば、またはそれぞれのフリップ・チップ・バンプ・パッド１０７あるいはその両方）から複合点６０２へ延びることができる。また、１本または複数の第１の種類の伝送線４０２は、第２の集積回路２０２の１つまたは複数のフリップ・チップ・パッド５０２（例えば、またはそれぞれのフリップ・チップ・バンプ・パッド１０７あるいはその両方）から複合点６０２へ延びることができる。さらに、１本または複数の第１の種類の伝送線４０２は、第３の集積回路２０２の１つまたは複数のフリップ・チップ・パッド５０２（例えば、またはそれぞれのフリップ・チップ・バンプ・パッド１０７あるいはその両方）から複合点６０２へ延びることができる。さらに、１本または複数の第１の種類の伝送線４０２は、第４の集積回路２０２の１つまたは複数のフリップ・チップ・パッド５０２（例えば、またはそれぞれのフリップ・チップ・バンプ・パッド１０７あるいはその両方）から複合点６０２へ延びることができる。第２の種類の伝送線４０２は複合点６０２から、（例えば、１本または複数の埋め込まれた伝送線４０２を介して）１つまたは複数のＢＧＡ端子１０８（例えば、１つまたは複数のＢＧＡパッド）に結合され得るコンバイナ出力６０４へ延びることができる。
【００４３】
複合点６０２はまた、アンテナ・イン・パッケージ基板１０２内に（例えば、インターフェース構造内に）埋め込まれ得る。さらに、複合点６０２は、アンテナ・イン・パッケージ基板１０２の単一の層内、またはアンテナ・イン・パッケージ基板１０２の複数の層内に埋め込まれ得る。
【００４４】
複合点６０２によって連結させられた２つ以上の本集積回路２０２が受信器集積回路２０２である場合には、信号フローは集積回路２０２からコンバイナ出力６０４へ向けられ得る。例えば、複数の信号（例えば、中間周波数またはベースバンド電力信号あるいはその両方）が、複数の第１の種類の伝送線４０２を介して、複数の信号を複合信号に複合する役割を果たすことができる複合点６０２へ搬送され得る。１本または複数の第２の種類の伝送線４０２は複合信号を、（例えば、１本または複数の埋め込まれた伝送線４０２を介して）１つまたは複数のＢＧＡ端子１０８（例えば、１つまたは複数のＢＧＡパッド）に動作可能に結合され得るコンバイナ出力６０４へ搬送することができる。
【００４５】
２つ以上の集積回路２０２が送信器集積回路２０２である場合には、信号フローはコンバイナ出力６０４から集積回路２０２へ向けられ得る。例えば、コンバイナ出力６０４は、信号（例えば、中間周波数またはベースバンド電力信号あるいはその両方）を受信する、スプリッタ入力の役割を果たすことができる。１本または複数の第２の種類の伝送線４０２は信号を、信号が分割され得る複合点６０２へ搬送することができる。複数の第１の種類の伝送線４０２は、分割された信号をそれぞれの集積回路２０２へ搬送することができる。
【００４６】
換言すれば、複合点６０２は、（例えば、本集積回路２０２が送信器集積回路２０２であるのか、それとも受信器集積回路２０２であるのかに依存する）信号フローの方向に依存して、信号を複合して共通信号を形成するか、または共通信号を複数の分割信号に分割するように機能することができる。また、コンバイナ出力６０４は、（例えば、本集積回路２０２が送信器集積回路２０２であるのか、それとも受信器集積回路２０２であるのかに依存する）信号フローの方向に依存して、共通信号を出力するか、または共通信号を受信するように機能することができる。
【００４７】
第１の種類の伝送線４０２は、最小の挿入損失、広い帯域幅、またはインターフェースにおけるインピーダンス整合、あるいはその組合せを達成するために、第２の種類の伝送線４０２とは異なるインピーダンス特性または長さあるいはその両方を有することができる。例えば、第１の種類の伝送線４０２は第２の種類の伝送線４０２よりも高いインピーダンスを有することができる。例えば、第１の種類の伝送線４０２は１００オーム（Ω）のインピーダンスおよびλ／４の長さを有することができ、その一方で、第２の種類の伝送線４０２は５０Ωのインピーダンスおよび任意の長さを有することができる。別の例では、第１の種類の伝送線４０２は５０Ωのインピーダンスおよび任意の長さを有することができ、その一方で、第２の種類の伝送線４０２は２５Ωのインピーダンスおよびλ／４の長さを有することができる。別の例では、第１の種類の伝送線４０２は７０Ωのインピーダンスおよびλ／４の長さを有することができ、その一方で、第２の種類の伝送線４０２は３５Ωのインピーダンスおよびλ／４の長さを有することができる。
【００４８】
１つまたは複数の実施形態では、配線方式６００は、Ｎ個の集積回路２０２からの「Ｎ」個のフリップ・チップ・パッドをコンバイナ出力６０４に複合するための「Ｎ＋１」本の伝送線４０２を含むことができる。ここで、「Ｎ」は２以上の整数であることができる。さらに、配線方式６００を含む複数の伝送線４０２は、第１の種類の「Ｎ」本の伝送線４０２、および第２の種類の１本の伝送線４０２を含むことができる。第１の種類の伝送線４０２は、第２の種類の伝送線４０２とは異なるインピーダンスまたは長さあるいはその両方の特性を有することができる。例えば、第１の種類の伝送線４０２は第２の種類の伝送線４０２よりも大きいインピーダンスを有することができる。Ｎ本の第１の種類の伝送線４０２はＮ個の集積回路２０２から１つまたは複数の複合点６０２へ延びることができる。また、第２の種類の伝送線４０２は１つまたは複数の複合点６０２からコンバイナ出力６０４へ延びることができる。
【００４９】
複数の伝送線４０２を介して信号を複合するか、または分割するか、あるいはその両方をなすための従来の技法はウィルキンソン・コンバイナを利用する。しかし、ウィルキンソン・コンバイナは、アンテナ・イン・パッケージ基板１０２内への配線方式６００の埋め込みを妨げ得る、抵抗器を含む。本明細書において説明される１つまたは複数の実施形態は、ウィルキンソン・コンバイナにおける抵抗器の必要性を軽減するために１つまたは複数のアクティブ信号増幅器を利用することができる。例えば、複数の伝送線４０２は、√２Ｚ０のインピーダンスおよびλ／４の長さを有する２つの４分の１波長変成器を含むことができる。ここで、「Ｚ０」は複数の集積回路２０２の出力インピーダンスであることができる。複合点６０２における抵抗器を必要とすることなく、複数の伝送線４０２をアンテナ・イン・パッケージ基板１０２内で複合することができ、これにより、さもなければ従来の技法を介して達成可能となるよりも融通性が高く単純なレイアウトを可能にする。１つまたは複数の実施形態では、４つの入力信号（例えば、４本の伝送線４０２）を、√２Ｚ０の特性インピーダンスを各々有する２つの縦続の２入力コンバイナ（例えば、２つの複合点６０２）を介して複合することができる。１つまたは複数の他の実施形態では、４つの入力信号（例えば、４本の伝送線４０２）を、√４Ｚ０の特性インピーダンスを有する４方コンバイナ（例えば、複合点６０２）を介して複合することができる。
【００５０】
ウィルキンソン・コンバイナでは、抵抗器が差動モード励起のための入力整合をもたらすことができる。しかし、本明細書において説明される１つまたは複数の実施形態では、複合点６０２への１つまたは複数の入力は、良好な（例えば、整合した）アイソレーションを有する、（例えば、それぞれの集積回路２０２上に配置された）１つまたは複数のアクティブ信号増幅器８０６によって駆動され得、これにより、差動モードにおける反射の影響を最小限に抑える。例えば、複数の集積回路２０２は、対象複合点６０２への入力のインピーダンスと整合する負荷抵抗器を有する１つまたは複数の信号増幅器を含むことができる。例えば、１つまたは複数の実施形態では、負荷抵抗器、および対象複合点６０２への入力（例えば、伝送線４０２）の両方が５０Ωによって特徴付けられ得る。
【００５１】
それゆえ、配線方式６００は、インピーダンス変換、ならびに信号の複合もしくは分割またはその両方を促進することができる。例えば、配線方式６００がなければ（例えば、複数の伝送線４０２（第１の種類の伝送線４０２もしくは第２の種類の伝送線４０２またはその両方など）、第２の種類の伝送線４０２、複合点６０２、コンバイナ出力６０４、または１つまたは複数の信号増幅器、あるいはその組合せがなければ）、Ｚ０のインピーダンスを有する出力信号を各々有するＮ個の集積回路２０２を複合することは、Ｚ０／Ｎのインピーダンスを有する複合信号を生じさせることになり、これは、（例えば、ＢＧＡ端子１０８を介して）ＰＣＢ１１２とのインターフェースに会したときに大幅な挿入損失を呈する。しかし、本明細書において説明される配線方式６００の特徴は、インターフェースにおけるインピーダンスをＰＣＢ１１２と整合させ、挿入損失を最小限に抑えるために、インピーダンス変換を、信号の複合もしくは分割またはその両方とともに可能にする（例えば、配線方式６００は、Ｚ０／Ｎではなく、Ｚ０のインピーダンスを有するインターフェースへの複合信号出力を促進することができる）。したがって、複合点６０２の入力から示されるインピーダンスがＺ０であり、コンバイナ出力６０４から示されるインピーダンスがＺ０である限りにおいて、連結される集積回路２０２の数を所望の量に拡張することができる。加えて、配線方式６００は複数の伝送線４０２の間の対称的な複合を促進することができる。
【００５２】
図８は、さらなる集積回路２０２を含むように拡張された例示の非限定的な配線方式６００の図を示す。本明細書において説明される他の実施形態において用いられている同様の要素の繰り返しの説明は、簡潔にするために省略される。図８に示される配線方式６００は種々のフェーズド・アレイ・パッケージにおいて実施することができる。例えば、図８に示されるとおりの配線方式６００は、本明細書において説明されるフェーズド・アレイ１００（例えば、スーパー・ダイ１０６上の複数の集積回路２０２を含む拡張可能フェーズド・アレイ１００）において、または従来のフェーズド・アレイ・パッケージにおいて、あるいはその両方において実施することができる。例えば、図８に示されるとおりの配線方式６００は、本明細書において１つまたは複数の実施形態において説明されるとおりの、アンテナ・イン・パッケージ基板１０２、またはＢＧＡ端子１０８、あるいはその両方と組み合わせて実施することができる。
【００５３】
図８に示されるように、さらなる集積回路２０２（例えば、合計１６個の集積回路１０６）を収容するために、図７に示される配線方式６００の構造を繰り返すことができる。図８は、繰り返し原理または構造特徴あるいはその両方を通じた配線方式６００の拡張可能性を例示する。さらに、図８には１６個の集積回路２０２が示されているが、当業者は、配線方式６００の拡張可能な特質（例えば、繰り返し設計）は、図示の１６個よりも少数または多数の集積回路２０２を連結することができることを容易に認識するであろう。
【００５４】
図８に示されるように、破線は複数の第１の種類の伝送線４０２を表すことができるか、実線は複数の第２の種類の伝送線４０２を表すことができるか、または点線は第３の種類の伝送線４０２を表すことができるか、あるいはその組合せであることができる。複数の第１の種類の伝送線４０２は、それぞれの集積回路２０２上に配置されたフリップ・チップ・パッド５０２から１つまたは複数の複合点６０２へ延びることができる。例えば、それぞれの複合点６０２は、４本の第１の種類の伝送線４０２などの、２つ以上の信号入力および１６個以下の信号入力を合流させることができる。複数の第２の種類の伝送線４０２からのそれぞれの第２の種類の伝送線４０２は複合点６０２からコンバイナ出力６０４へ延びることができる。例えば、別の複合点６０２は４本の第２の種類の伝送線４０２を合流させることができる。加えて、第１の種類の伝送線４０２は１つまたは複数のコンバイナ出力６０４から１つまたは複数の複合点６０２へ延びることができる。第１の種類の伝送線４０２または第２の種類の伝送線４０２あるいはその両方のインピーダンスまたは長さあるいはその両方は各種類の間で異なることができる。例えば、第１の種類の伝送線４０２は第２の種類の伝送線４０２よりも大きいインピーダンスを有することができる。図８の拡張された配線方式６００によれば、（例えば、４つのそれぞれの集積回路２０２からの）４つの信号を合流させて複合信号を形成することができ、その後、それを３つの他の複合信号と合流させて共通信号を形成することができる。１本または複数の伝送線４０２が１つまたは複数のコンバイナ出力６０４を１つまたは複数のさらなる複合点６０２に接続する実施形態は、インピーダンス整合を制御し、挿入損失を最小限に抑えつつ、さらなる集積回路２０２を組み込むという利点を有する。
【００５５】
図９および図１０は、本明細書において説明される１つまたは複数の実施形態に係る配線方式６００の有効性を実証するために利用することができる例示の非限定的なレイアウト８００またはレイアウト８０２あるいはその両方の図を示す。本明細書において説明される他の実施形態において用いられている同様の要素の繰り返しの説明は、簡潔にするために省略される。レイアウト８００およびレイアウト８０２は、従来の技法と比べたときの配線方式６００の有効性を例示するために利用することができる。レイアウト８００または８０２あるいはその両方は種々のフェーズド・アレイ・パッケージにおいて実施することができる。例えば、レイアウト８００または８０２あるいはその両方は、本明細書において説明されるフェーズド・アレイ１００（例えば、スーパー・ダイ１０６上の複数の集積回路２０２を含む拡張可能フェーズド・アレイ１００）において、または従来のフェーズド・アレイ・パッケージにおいて、あるいはその両方において実施することができる。例えば、レイアウト８００またはレイアウト８０２あるいはその両方は、本明細書において１つまたは複数の実施形態において説明されるとおりの、アンテナ・イン・パッケージ基板１０２、またはＢＧＡ端子１０８、あるいはその両方と組み合わせて実施することができる。
【００５６】
レイアウト８００は、抵抗器を含む、複数のウィルキンソン・コンバイナ８０４を含む。レイアウト８０２は、本明細書において（例えば、図７に関して）説明されるとおりの複数の伝送線４０２を含み、破線は第１の種類の伝送線４０２を表すことができ、実線は第２の種類の伝送線４０２を表すことができる。さらに、各レイアウト８００および８０２は、明確に規定された抵抗（例えば、５０Ω）、または良好なアイソレーション（例えば、−３０デシベル（ｄｂ）未満の信号フローを生じさせる）、あるいはその両方を有する、（例えば、それぞれの集積回路１０６上に配置された）複数の信号増幅器８０６を含むことができる。レイアウト８００は従来の技法に従って設計することができ、それに対して、レイアウト８０２は、本明細書において説明される１つまたは複数の実施形態（例えば、図７および図８に示される配線方式６００）に従って設計することができる。さらに、レイアウト８０２は少なくとも２つの実装形態を介して実施することができる。第１の実装形態では、第１の種類の伝送線４０２は５０Ωのインピーダンスおよび任意の長さを有することができ、その一方で、第２の種類の伝送線４０２は２５Ωのインピーダンスおよびλ／４の長さを有することができる。第２の実装形態では、第１の種類の伝送線４０２は７０Ωのインピーダンスおよびλ／４の長さを有することができ、その一方で、第２の種類の伝送線４０２は３０Ωのインピーダンスおよびλ／４の長さを有することができる。
【００５７】
図１１は、レイアウト８００およびレイアウト８０２によって呈される単一経路の挿入損失に関する例示の非限定的なグラフ９００の図を示す。本明細書において説明される他の実施形態において用いられている同様の要素の繰り返しの説明は、簡潔にするために省略される。線９０２は、レイアウト８００によって呈される単一経路の挿入損失を示す。線９０４は、レイアウト８０２の第１の実装形態によって呈される単一経路の挿入損失を示す。線９０６は、レイアウト８０２の第２の実装形態によって呈される単一経路の挿入損失を示す。
【００５８】
図１２は、レイアウト８００およびレイアウト８０２によって呈される出力反射損失に関する例示の非限定的なグラフ１０００の図を示す。本明細書において説明される他の実施形態において用いられている同様の要素の繰り返しの説明は、簡潔にするために省略される。線１００２は、レイアウト８００によって呈される出力反射損失を示す。線１００４は、レイアウト８０２の第１の実装形態によって呈される出力反射損失を示す。線１００６は、レイアウト８０２の第２の実装形態によって呈される出力反射損失を示す。
【００５９】
図１３は、レイアウト８００およびレイアウト８０２によって呈されるアイソレーションに関する例示の非限定的なグラフ１１００の図を示す。本明細書において説明される他の実施形態において用いられている同様の要素の繰り返しの説明は、簡潔にするために省略される。線１１０２は、同じ岐路上のレイアウト８００によって呈されるアイソレーションを示す。線１１０４は、別の岐路上のレイアウト８００によって呈されるアイソレーションを示す。線１１０６は、レイアウト８０２の第１の実装形態によって呈されるアイソレーションを示す。線１１０８は、レイアウト８０２の第２の実装形態によって呈されるアイソレーションを示す。
【００６０】
図１４は、本明細書において説明される１つまたは複数の実施形態に係るフェーズド・アレイ１００の一部分の例示の非限定的な断面の図を示す。本明細書において説明される他の実施形態において用いられている同様の要素の繰り返しの説明は、簡潔にするために省略される。図１４は、アンテナ・イン・パッケージ基板１０２を含むことができる複数の層を示すか、または複数の伝送線４０２が複数の集積回路２０２を連結するために配線方式６００に従ってアンテナ・イン・パッケージ基板１０２内にどのように埋め込まれ得るのかを例示するか、あるいはその両方をなす。図１４に示される構造の１つまたは複数の実施形態は種々のフェーズド・アレイ・パッケージにおいて実施することができる。例えば、図１４に示される構造の１つまたは複数の実施形態は、本明細書において説明されるフェーズド・アレイ１００（例えば、スーパー・ダイ１０６上の複数の集積回路２０２を含む拡張可能フェーズド・アレイ１００）において、または従来のフェーズド・アレイ・パッケージにおいて、あるいはその両方において実施することができる。例えば、図１４において例示される構造は、本明細書において１つまたは複数の実施形態において説明されるとおりの、アンテナ・イン・パッケージ基板１０２、またはＢＧＡ端子１０８、あるいはその両方と組み合わせて実施することができる。
【００６１】
図１４に示されるように、アンテナ・イン・パッケージ基板１０２は、１つまたは複数の導電層（例えば、Ｃ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７、Ｃ８、Ｃ９、Ｃ１０、Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、もしくはＣ１６、またはその組合せ）、１つまたは複数の誘電体絶縁層（例えば、Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６、Ｄ７、Ｄ８、Ｄ９、Ｄ１０、Ｄ１１、もしくはＤ１２、またはその組合せ）、またはさらなるグラウンド・プレーン（例えば、Ｇ１もしくはＧ２またはその両方）、あるいはその組合せを含むことができる、複数の層を含むことができる。アンテナ・イン・パッケージ基板１０２のインターフェース構造は、導電層Ｃ１〜Ｃ８、誘電体層Ｄ１〜Ｄ６、またはグラウンド・プレーンＧ１、あるいはその組合せを含むことができる。アンテナ・イン・パッケージ基板１０２のアンテナ構造は、導電層Ｃ９〜Ｃ１６、誘電体層Ｄ７〜Ｄ１２、またはグラウンド・プレーンＧ２、あるいはその組合せを含むことができる。図１４に示される層の数は例示であり、当業者は、アンテナ・イン・パッケージ基板１０２はより少数またはより多数の層を含むことができることを容易に認識するであろう。さらに、当業者は、種々の特徴（例えば、ビア、電源プレーン、給電線構造、これらの組合せ、または同様のもの、あるいはその組合せ）が、アンテナ・イン・パッケージ基板１０２を含む層のうちの１つまたは複数内に埋め込まれ得ることを容易に認識するであろう。
【００６２】
図１４は、複数の伝送線４０２がアンテナ・イン・パッケージ基板１０２内に複合され得る、配線方式６００をさらに例示する。例えば、導電層Ｃ６、Ｃ４、またはＣ２、あるいはその組合せは複合層の役割を果たすことができる。複数の伝送線４０２はアンテナ・イン・パッケージ基板１０２の同じ層を横断することができるか、またはそれぞれの伝送線４０２はアンテナ・イン・パッケージ基板１０２のそれぞれの層を横断することができるか（例えば、１本または複数の伝送線４０２は第１の層を横断し、１本または複数の伝送線４０２は第２の層を横断する）、あるいはその両方であることができる。さらに、複数の伝送線４０２は複合し、インターフェースの役割を果たす１つまたは複数のＢＧＡ端子１０８（例えば、ＢＧＡパッド）に接続することができる単一の複合出力を形成することができる。
【００６３】
図１５は、本明細書において説明される１つまたは複数の実施形態に係る例示の非限定的なフェーズド・アレイ１００の図を示す。本明細書において説明される他の実施形態において用いられている同様の要素の繰り返しの説明は、簡潔にするために省略される。図１５に示されるフェーズド・アレイ１００は配線方式６００を含むことができる。例えば、図１５のフェーズド・アレイ１００は、例えば、図１４において示される断面によって例示されるように、配線方式６００に従ってアンテナ・イン・パッケージ基板１０２内に埋め込まれた複数の伝送線４０２に接続された（例えば、それぞれのダイ上、または本明細書において図６に関して説明されるとおりのスーパー・ダイ１０６上に配置された）複数の集積回路２０２を含むことができる。図１５に示されるように、フリップ・チップ・パッド５０２が黒丸として示されている。
【００６４】
図１５に示される構造の１つまたは複数の実施形態は種々のフェーズド・アレイ・パッケージにおいて実施することができる。例えば、図１５に示される構造の１つまたは複数の実施形態は、本明細書において説明されるフェーズド・アレイ１００（例えば、スーパー・ダイ１０６上の複数の集積回路２０２を含む拡張可能フェーズド・アレイ１００）において、または従来のフェーズド・アレイ・パッケージにおいて、あるいはその両方において実施することができる。例えば、図１５において例示される構造は、本明細書において１つまたは複数の実施形態において説明されるとおりの、アンテナ・イン・パッケージ基板１０２、またはＢＧＡ端子１０８、あるいはその両方と組み合わせて実施することができる。
【００６５】
例えば、第１の集積回路２０２に接続された（例えば、水平または垂直あるいはその両方の偏波のための）伝送線４０２の第１のセット、ならびに第２の集積回路２０２に接続された伝送線４０２の第２のセットは両方とも、アンテナ・イン・パッケージ基板１０２の第１の層（例えば、導電層Ｃ６）を横断することができる。加えて、第３の集積回路２０２に接続された伝送線４０２の第３のセットはアンテナ・イン・パッケージ基板１０２の第２の層（例えば、導電層Ｃ４）を横断することができる。さらに、第４の集積回路２０２に接続された伝送線４０２の第４のセットはアンテナ・イン・パッケージ基板１０２の第３の層（例えば、導電層Ｃ２）を横断することができる。伝送線４０２の第１のセット、伝送線４０２の第２のセット、伝送線４０２の第３のセット、または伝送線４０２の第４のセット、あるいはその組合せは複合点６０２において合流させることができ、複合点６０２は、アンテナ・イン・パッケージ基板１０２の複数の層（例えば、導電層Ｃ２、Ｃ３、Ｃ４、Ｃ５、もしくはＣ６、またはその組合せ、あるいは誘電体層Ｄ２、Ｄ３、Ｄ４、もしくはＤ５、またはその組合せ、あるいはその組合せ）を通って延びることができる１つまたは複数のビアを含むことができる。それゆえ、複数の伝送線４０２はアンテナ・イン・パッケージ基板１０２内で合流させられ、１つまたは複数のＢＧＡ端子１０８（例えば、１つまたは複数のＢＧＡパッド）のインターフェースへ延びることができる複合伝送線４０２を形成することができる。
【００６６】
図１５は、配線方式６００が、複数の伝送線４０２を、１つまたは複数のＢＧＡ端子１０８に接続することができる単一の出力伝送線４０２に複合することによって、周波数信号のためのインターフェースの役割を果たす必要なＢＧＡ端子１０８（例えば、ＢＧＡパッド）の数をどのように低減することができるのかを示す。例えば、図６は、配線方式６００を組み込むことなく４つの集積回路２０２を含むフェーズド・アレイ１００を示しており、周波数信号のためのインターフェースの役割を果たす１６個のＢＧＡ端子１０８（例えば、ＢＧＡパッド）を必要とする。図１５は、配線方式６００によって連結された４つの集積回路２０２を含むフェーズド・アレイ１００を示しており、周波数信号のためのインターフェースの役割を果たす４つのＢＧＡ端子１０８（例えば、ＢＧＡパッド）を必要とする。
【００６７】
図１６は、図１５のフェーズド・アレイ１００内に実装され得る例示の非限定的な配線方式６００の３次元図を示す。本明細書において説明される他の実施形態において用いられている同様の要素の繰り返しの説明は、簡潔にするために省略される。例えば、図１６は、本明細書において図１５に関して説明される、伝送線４０２の第１のセット、伝送線４０２の第２のセット、伝送線４０２の第３のセット、伝送線４０２の第４のセット、または第５の伝送線４０２（例えば、複合信号を搬送する伝送線４０２）、あるいはその組合せによって横断され得るアンテナ・イン・パッケージ基板１０２内の経路を示す。図１６に示されるように、複数の伝送線４０２は、本明細書において説明されるインピーダンス整合を促進するための適切な長さを達成するために、アンテナ・イン・パッケージ基板１０２を様々なパターンで横断することができる。
【００６８】
図１６に示される構造の１つまたは複数の実施形態は種々のフェーズド・アレイ・パッケージにおいて実施することができる。例えば、図１６に示される構造の１つまたは複数の実施形態は、本明細書において説明されるフェーズド・アレイ１００（例えば、スーパー・ダイ１０６上の複数の集積回路２０２を含む拡張可能フェーズド・アレイ１００）において、または従来のフェーズド・アレイ・パッケージにおいて、あるいはその両方において実施することができる。例えば、図１６において例示される構造は、本明細書において１つまたは複数の実施形態において説明されるとおりの、アンテナ・イン・パッケージ基板１０２、またはＢＧＡ端子１０８、あるいはその両方と組み合わせて実施することができる。
【００６９】
図１７は、本明細書において説明される１つまたは複数の実施形態に係る伝送線４０２のうちの１本または複数の様々なトレース幅の効果を示すことができる例示の非限定的なグラフ１５００の図を示す。本明細書において説明される他の実施形態において用いられている同様の要素の繰り返しの説明は、簡潔にするために省略される。グラフ１５００は、複合点６０２またはコンバイナ出力６０４あるいはその両方からＢＧＡ端子１０８へ延びる１本または複数の伝送線４０２のトレース幅に関係することができる。線１５０２は、９０マイクロメートル（μｍ）のトレース幅を有する伝送線４０２を表すことができる。線１５０４は、８０μｍのトレース幅を有する伝送線４０２を表すことができる。
【００７０】
図１８は、本明細書において説明される１つまたは複数の実施形態に係るフェーズド・アレイ１００の製作を促進することができる例示の非限定的な方法１６００のフロー図を示す。本明細書において説明される他の実施形態において用いられている同様の要素の繰り返しの説明は、簡潔にするために省略される。
【００７１】
１６０２において、方法１６００は、複数の伝送線４０２をアンテナ・イン・パッケージ基板１０２内に埋め込むことを含むことができる。本明細書における様々な実施形態において説明されるように、複数の伝送線４０２は、アンテナ・イン・パッケージ基板１０２の単一の層、またはアンテナ・イン・パッケージ基板１０２の複数の層、あるいはその両方を横断することができる。
【００７２】
１６０４において、方法１６００は、ダイ（例えば、スーパー・ダイ１０６などのスーパー・ダイ）をアンテナ・イン・パッケージ基板１０２に取り付けることを含むことができる。ダイ（例えば、スーパー・ダイ１０６などのスーパー・ダイ）は、それぞれのフリップ・チップ・パッド５０２を有する複数の集積回路２０２を含むことができる。１６０４における取り付けることは、複数の集積回路２０２上のそれぞれのフリップ・チップ・パッド（例えば、フリップ・チップ・パッド５０２）がアンテナ・イン・パッケージ基板１０２上のフリップ・チップ・バンプ・パッド１０７と整列することができるフリップ・チップ・プロセスを含むことができる。加えて、リフロー・プロセスが、１６０４におけるアンテナ・イン・パッケージ基板１０２へのダイ（例えば、スーパー・ダイ１０６などのスーパー・ダイ）の取り付けを促進することができる。ダイ（例えば、スーパー・ダイ１０６などのスーパー・ダイ）が複数の集積回路２０２を含むことができるため、１６０４における取り付けることは、それぞれの集積回路２０２を含む複数のダイの取り付けによって必要となるであろう複数のリフロー・プロセスとは対照的に、単一のリフロー・プロセスを含むことができる。さらに、１６０４における取り付けることは、電気絶縁性接着剤を用いたアンダーフィル・プロセスを含むことができる。アンダーフィル・プロセスは、アンテナ・イン・パッケージ基板１０２へのダイ（例えば、スーパー・ダイ１０６などのスーパー・ダイ）の取り付けをさらに促進することができ、その一方で、また、機械的強度もフェーズド・アレイ１００にもたらす。同様に、ダイ（例えば、スーパー・ダイ１０６）が複数の集積回路２０２を含むことができるため、１６０４における取り付けることは、それぞれの集積回路２０２を含む複数のダイの取り付けによって必要となる複数のアンダーフィル・プロセスとは対照的に、単一のアンダーフィル・プロセスを含むことができる。
【００７３】
１６０６において、方法１６００は、それぞれのフリップ・チップ・パッド５０２を、複数の伝送線４０２を介してアンテナ・イン・パッケージ基板１０２上に配置された１つまたは複数のＢＧＡ端子１０８に結合することを含むことができる。複数の伝送線４０２はアンテナ・イン・パッケージ基板１０２内に埋め込まれ、フリップ・チップ・パッド５０２を１つまたは複数のＢＧＡ端子１０８（例えば、１つまたは複数のＢＧＡパッド）に動作可能に接続することができる。
【００７４】
１つまたは複数の実施形態では、方法１６００は、第２のダイ（例えば、スーパー・ダイ１０６などのスーパー・ダイ）をアンテナ・イン・パッケージ基板１０２に取り付けることをさらに含むことができ、第２のダイ（例えば、スーパー・ダイ１０６などのスーパー・ダイ）は、それぞれの第２のフリップ・チップ・パッド５０２を有する第２の複数の集積回路２０２を含むことができる。同様に、方法１６００は、それぞれの第２のフリップ・チップ・パッド５０２を、複数の伝送線４０２を介してアンテナ・イン・パッケージ基板１０２上に配置された１つまたは複数のＢＧＡ端子１０８に結合することを含むことができる。
【００７５】
図１９は、本明細書において説明される１つまたは複数の実施形態に係るフェーズド・アレイ１００の製作を促進することができる例示の非限定的な方法１７００のフロー図を示す。本明細書において説明される他の実施形態において用いられている同様の要素の繰り返しの説明は、簡潔にするために省略される。
【００７６】
１７０２において、方法１７００は、複数の伝送線４０２、または１つまたは複数のコンバイナ（例えば、複合点６０２もしくはコンバイナ出力６０４またはその両方）、あるいはその両方をアンテナ・イン・パッケージ基板１０２内に埋め込むことを含むことができる。本明細書における様々な実施形態において説明されるように、複数の伝送線４０２、または１つまたは複数のコンバイナ（例えば、複合点６０２もしくはコンバイナ出力６０４またはその両方）、あるいはその両方は、アンテナ・イン・パッケージ基板１０２の単一の層、またはアンテナ・イン・パッケージ基板１０２の複数の層、あるいはその両方を横断することができる。
【００７７】
１７０４において、方法１７００は、複数の集積回路２０２をアンテナ・イン・パッケージ基板１０２に取り付けることを含むことができ、複数の集積回路２０２はそれぞれのフリップ・チップ・パッドを含む。１７０４における取り付けることは、複数の集積回路２０２上のそれぞれのフリップ・チップ・パッド５０２がアンテナ・イン・パッケージ基板１０２上のフリップ・チップ・バンプ・パッド１０７と整列することができるフリップ・チップ・プロセスを含むことができる。加えて、リフロー・プロセスが、１７０４におけるアンテナ・イン・パッケージ基板１０２への複数の集積回路１０６の取り付けを促進することができる。１つまたは複数の実施形態では、複数の集積回路１０６はスーパー・ダイの部分であることができ、１７０４における取り付けることは、それぞれの集積回路２０２を含む複数のダイの取り付けによって必要となるであろう複数のリフロー・プロセスとは対照的に、単一のリフロー・プロセスを含むことができる。さらに、１７０４における取り付けることは、電気絶縁性接着剤を用いたアンダーフィル・プロセスを含むことができる。アンダーフィル・プロセスは、アンテナ・イン・パッケージ基板１０２へのダイ（例えば、スーパー・ダイ１０６などのスーパー・ダイ）の取り付けをさらに促進することができ、その一方で、また、機械的強度もフェーズド・アレイ１００にもたらす。１つまたは複数の実施形態では、複数の集積回路２０２はスーパー・ダイ（例えば、スーパー・ダイ１０６などのスーパー・ダイ）の部分であることができ、１７０４における取り付けることは、それぞれの集積回路２０２を含む複数のダイの取り付けによって必要となるであろう複数のアンダーフィル・プロセスとは対照的に、単一のアンダーフィル・プロセスを含むことができる。
【００７８】
１７０６において、方法１７００は、それぞれのフリップ・チップ・パッド５０２を、複数の伝送線４０２を介してアンテナ・イン・パッケージ基板１０２上に配置された１つまたは複数のＢＧＡ端子１０８に結合することを含むことができる。複数の伝送線４０２のうちの少なくとも２本の伝送線４０２は、コンバイナ（例えば、１つまたは複数の複合点６０２またはコンバイナ出力６０４あるいはその両方）によってアンテナ・イン・パッケージ基板１０２内で互いに合流させられ得る。例えば、１７０６における結合することは、（例えば、図７および図８に示されるとおりの）配線方式６００の１つまたは複数の実施形態によって促進され得る。
【００７９】
図２０〜図２３は、本明細書において説明される１つまたは複数の実施形態に係る方法１６００および方法１７００の様々な時点における例示の非限定的なフェーズド・アレイ１００の写真を示す。本明細書において説明される他の実施形態において用いられている同様の要素の繰り返しの説明は、簡潔にするために省略される。図２０は、方法１６００の１６０４または方法１７００の１７０４あるいはその両方におけるアンテナ・イン・パッケージ基板１０２への取り付け前の、複数の集積回路２０２（例えば、４つの集積回路２０２）を含むことができる、スーパー・ダイ１０６を示す。図２１は、方法１６００の１６０４または方法１７００の１７０４あるいはその両方における複数の集積回路２０２への取り付け前の、複数の集積回路２０２を収容するように設計された、パッド（例えば、フリップ・チップ・バンプ・パッド１０７）、または配線（例えば、埋め込まれた伝送線４０２）、あるいはその両方のレイアウト（例えば、あたかも単一チップのモジュールであるかのようなスーパー・ダイ１０６）を含むことができる、アンテナ・イン・パッケージ基板１０２を示す。図２２は、方法１６００の１６０４または方法１７００の１７０４あるいはその両方において（例えば、スーパー・ダイ１０６を含む）複数の集積回路２０２を（例えば、フリップ・チップ・プロセスまたはリフロー・プロセスあるいはその両方を介して）アンテナ・イン・パッケージ基板１０２に取り付けることができた後のフェーズド・アレイ１００を示す。図２３は、方法１６００の１６０４または方法１７００の１７０４あるいはその両方において（例えば、スーパー・ダイ１０６を含む）複数の集積回路２０２を（例えば、アンダーフィル・プロセスを介して）アンテナ・イン・パッケージ基板１０２に取り付けることができた後の１つまたは複数のＢＧＡ端子１０８を有するフェーズド・アレイ１００を示す。
【００８０】
本開示の主題の様々な態様のための状況を提供するために、図２４および以下の説明は、本開示の主題の様々な態様を実施することができる好適な環境の一般的説明を提供することが意図される。図２４は、本明細書において説明される１つまたは複数の実施形態が促進され得る例示の非限定的な動作環境のブロック図を示す。本明細書において説明される他の実施形態において用いられている同様の要素の繰り返しの説明は、簡潔にするために省略される。図２４を参照すると、本開示の様々な態様を実施するために適した動作環境２２００はコンピュータ２２１２を含むことができる。コンピュータ２２１２はまた、処理ユニット２２１４、システム・メモリ２２１６、およびシステム・バス２２１８を含むことができる。システム・バス２２１８は、限定するものではないが、システム・メモリ２２１６を含む、システム構成要素を処理ユニット２２１４に動作可能に結合することができる。処理ユニット２２１４は様々な利用可能なプロセッサのうちの任意のものであることができる。デュアル・マイクロプロセッサおよびその他のマルチプロセッサ・アーキテクチャも処理ユニット２２１４として利用することができる。システム・バス２２１８は、メモリ・バスもしくはメモリ・コントローラ、周辺バスもしくは外部バス、または限定するものではないが、業界標準アーキテクチャ（Industrial Standard Architecture、ＩＳＡ）、マイクロ・チャネル・アーキテクチャ（Micro-Channel Architecture、ＭＳＡ）、拡張ＩＳＡ（Extended ISA、ＥＩＳＡ）、インテリジェント・ドライブ・エレクトロニクス（Intelligent Drive Electronics、ＩＤＥ）、ＶＥＳＡローカル・バス（VESA Local Bus、ＶＬＢ）、周辺装置相互接続（Peripheral Component Interconnect、ＰＣＩ）、カード・バス、ユニバーサル・シリアル・バス（Universal Serial Bus、ＵＳＢ）、アドバンスト・グラフィックス・ポート（Advanced Graphics Port、ＡＧＰ）、ファイアワイア、および小型コンピュータ・システム・インターフェース（Small Computer Systems Interface、ＳＣＳＩ）を含む、任意の種々の利用可能なバス・アーキテクチャを用いたローカル・バス、あるいはその組合せを含む、いくつかの種類のバス構造のうちの任意のものであることができる。システム・メモリ２２１６はまた、揮発性メモリ２２２０および不揮発性メモリ２２２２を含むことができる。起動の最中などに、コンピュータ２２１２内の要素間で情報を転送するための基本ルーチンを包含する、基本入出力システム（basic input/output system、ＢＩＯＳ）が不揮発性メモリ２２２２内に記憶され得る。限定ではなく、実例として、不揮発性メモリ２２２２は、リード・オンリー・メモリ（read only memory、ＲＯＭ）、プログラマブルＲＯＭ（programmable ROM、ＰＲＯＭ）、電気的プログラマブルＲＯＭ（electrically programmable ROM、ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（electrically erasable programmable ROM、ＥＥＰＲＯＭ）、フラッシュ・メモリ、または不揮発性ランダム・アクセス・メモリ（random access memory、ＲＡＭ）（例えば、強誘電ＲＡＭ（ferroelectric RAM、ＦｅＲＡＭ））を含むことができる。揮発性メモリ２２２０もまた、外部キャッシュ・メモリの役割を果たす、ランダム・アクセス・メモリ（ＲＡＭ）を含むことができる。限定ではなく、実例として、ＲＡＭは、スタティックＲＡＭ（static RAM、ＳＲＡＭ）、ダイナミックＲＡＭ（dynamic RAM、ＤＲＡＭ）、シンクロナスＤＲＡＭ（synchronous DRAM、ＳＤＲＡＭ）、ダブル・データ・レートＳＤＲＡＭ（double data rate SDRAM、ＤＤＲ  ＳＤＲＡＭ）、エンハンストＳＤＲＡＭ（enhanced SDRAM、ＥＳＤＲＡＭ）、シンクリンクＤＲＡＭ（Synchlink DRAM、ＳＬＤＲＡＭ）、ダイレクト・ラムバスＲＡＭ（direct Rambus RAM、ＤＲＲＡＭ）、ダイレクト・ラムバス・ダイナミックＲＡＭ（direct Rambus dynamic RAM、ＤＲＤＲＡＭ）、およびラムバス・ダイナミックＲＡＭなどの多くの形態で利用可能である。
【００８１】
コンピュータ２２１２はまた、取り外し可能／非取り外し可能な、揮発性／不揮発性コンピュータ記憶媒体を含むことができる。図２４は、例えば、ディスク記憶装置２２２４を示す。ディスク記憶装置２２２４はまた、限定するものではないが、磁気ディスク・ドライブ、フロッピー（Ｒ）・ディスク・ドライブ、テープ・ドライブ、Ｊａｚドライブ、Ｚｉｐドライブ、ＬＳ−１００ドライブ、フラッシュ・メモリ・カード、またはメモリ・スティックのようなデバイスを含むことができる。ディスク記憶装置２２２４はまた、記憶媒体を、別個に、あるいは限定するものではないが、コンパクト・ディスクＲＯＭデバイス（compact disk ROM device、ＣＤ−ＲＯＭ）、ＣＤレコーダブル・ドライブ（CD recordable drive、ＣＤ−Ｒドライブ）、ＣＤリライタブル・ドライブ（CD rewritable drive、ＣＤ−ＲＷドライブ）、またはデジタル多用途ディスクＲＯＭドライブ（digital versatile disk ROM drive、ＤＶＤ−ＲＯＭ）などの光ディスク・ドライブを含む他の記憶媒体と組み合わせて含むことができる。システム・バス２２１８へのディスク記憶装置２２２４の接続を促進するために、インターフェース２２２６などの、取り外し可能または非取り外し可能インターフェースを用いることができる。図２４はまた、ユーザと、好適な動作環境２２００において記載された基本コンピュータ資源との間の媒介の役割を果たすことができるソフトウェアを示している。このようなソフトウェアはまた、例えば、オペレーティング・システム２２２８を含むことができる。ディスク記憶装置２２２４上に記憶され得るオペレーティング・システム２２２８は、コンピュータ２２１２の資源を制御し、割り当てる機能を果たす。システム・アプリケーション２２３０は、例えば、システム・メモリ２２１６内またはディスク記憶装置２２２４上のどちらかに記憶された、プログラム・モジュール２２３２およびプログラム・データ２２３４を通じたオペレーティング・システム２２２８による資源の管理を利用することができる。本開示は、様々なオペレーティング・システム、またはオペレーティング・システムの組合せを用いて実施することができることを理解されたい。ユーザは１つまたは複数の入力デバイス２２３６を通じてコマンドまたは情報をコンピュータ２２１２に入力する。入力デバイス２２３６は、限定するものではないが、マウス、トラックボール、スタイラス、タッチ・パッドなどのポインティング・デバイス、キーボード、マイクロフォン、ジョイスティック、ゲーム・パッド、サテライト・ディッシュ、スキャナ、ＴＶチューナ・カード、デジタル・カメラ、デジタル・ビデオ・カメラ、ウェブ・カメラ、および同様のものを含むことができる。これらおよび他の入力デバイスは、１つまたは複数のインターフェース・ポート２２３８を介してシステム・バス２２１８を通じて処理ユニット２２１４に接続することができる。１つまたは複数のインターフェース・ポート２２３８は、例えば、シリアル・ポート、パラレル・ポート、ゲーム・ポート、およびユニバーサル・シリアル・バス（universal serial bus、ＵＳＢ）を含むことができる。１つまたは複数の出力デバイス２２４０は入力デバイス２２３６と同じ種類のポートのうちのい���つかを用いることができる。それゆえ、例えば、ＵＳＢポートは、入力をコンピュータ２２１２に提供するため、および情報をコンピュータ２２１２から出力デバイス２２４０に出力するために用いることができる。出力アダプタ２２４２は、出力デバイス２２４０の中でもとりわけ、専用アダプタを必要とする、モニタ、スピーカ、およびプリンタのようないくつかの出力デバイス２２４０が存在することを示すために提供され得る。出力アダプタ２２４２は、限定ではなく、実例として、出力デバイス２２４０とシステム・バス２２１８との間の接続手段を提供するビデオおよびサウンド・カードを含むことができる。１つまたは複数のリモート・コンピュータ２２４４などの他のデバイスまたはデバイスのシステムあるいはその両方が、入力および出力の両方の能力を提供することに留意されたい。
【００８２】
コンピュータ２２１２は、リモート・コンピュータ２２４４などの１つまたは複数のリモート・コンピュータへの論理接続を用いたネットワーク化環境内で動作することができる。リモート・コンピュータ２２４４は、コンピュータ、サーバ、ルータ、ネットワークＰＣ、ワークステーション、マイクロプロセッサ・ベースの機器、ピア・デバイス、または他の共通ネットワーク・ノード、ならびに同様のものであることができ、通例、コンピュータ２２１２に関連して説明された要素の多くまたは全てを含むこともできる。簡潔にする目的のために、メモリ記憶装置デバイス２２４６のみがリモート・コンピュータ２２４４とともに示されている。リモート・コンピュータ２２４４はネットワーク・インターフェース２２４８を通じてコンピュータ２２１２に論理的に接続され、次に、通信接続２２５０を介して物理的に接続され得る。さらに、動作は、複数の（ローカルおよびリモート）システムにわたって分散していることができる。ネットワーク・インターフェース２２４８は、ローカル・エリア・ネットワーク（local-area network、ＬＡＮ）、ワイド・エリア・ネットワーク（wide-area network、ＷＡＮ）、セルラー・ネットワーク等などの有線または無線あるいはその両方の通信ネットワークを包含することができる。ＬＡＮ技術は、ファイバ・分布データ・インターフェース（Fiber Distributed Data Interface、ＦＤＤＩ）、銅線データ・インターフェース（Copper Distributed Data Interface、ＣＤＤＩ）、イーサネット（Ｒ）、トークン・リングおよび同様のものを含む。ＷＡＮ技術は、限定するものではないが、ポイント・ツー・ポイント・リンク、サービス総合デジタル網（Integrated Services Digital Network、ＩＳＤＮ）およびその変形物のような回路交換網、パケット交換網、ならびにデジタル加入者回線（Digital Subscriber Line、ＤＳＬ）を含む。１つまたは複数の通信接続２２５０は、ネットワーク・インターフェース２２４８をシステム・バス２２１８に接続するために利用されるハードウェア／ソフトウェアを指す。通信接続２２５０は、例示を明確にするために、コンピュータ２２１２の内部に示されているが、それはまた、コンピュータ２２１２の外部にあることもできる。ネットワーク・インターフェース２２４８への接続のためのハードウェア／ソフトウェアはまた、単に例示目的のために、通常の電話グレードのモデム、ケーブル・モデムおよびＤＳＬモデムを含むモデム、ＩＳＤＮアダプタ、ならびにイーサネット（Ｒ）・カードなどの内部および外部技術を含むことができる。
【００８３】
本発明の諸実施形態は、任意の可能な技術的詳細統合レベルにおける、システム、方法、装置、またはコンピュータ・プログラム製品、あるいはその組合せであることができる。コンピュータ・プログラム製品は、プロセッサに本発明の諸態様を実施させるためのコンピュータ可読プログラム命令を有するコンピュータ可読記憶媒体（または媒体群）を含むことができる。コンピュータ可読記憶媒体は、命令実行デバイスによる使用のための命令を保持および記憶することができる有形のデバイスであることができる。コンピュータ可読記憶媒体は、例えば、限定するものではないが、電子記憶デバイス、磁気記憶デバイス、光記憶デバイス、電磁記憶デバイス、半導体記憶デバイス、または上述のものの任意の好適な組合せであることができる。コンピュータ可読記憶媒体のより具体的な例の非網羅的なリストはまた、以下のもの：ポータブル・コンピュータ・ディスケット、ハードディスク、ランダム・アクセス・メモリ（ＲＡＭ）、リード・オンリー・メモリ（read-only memory、ＲＯＭ）、消去可能プログラマブル・リード・オンリー・メモリ（ＥＰＲＯＭもしくはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（static random access memory、ＳＲＡＭ）、ポータブル・コンパクト・ディスク・リード・オンリー・メモリ（compact disc read-only memory、ＣＤ−ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、メモリ・スティック、フロッピー（Ｒ）・ディスク、穿孔カード、または命令が記録された溝内の隆起構造などの、機械的に符号化されたデバイス、ならびに上述のものの任意の好適な組合せを含むことができる。コンピュータ可読記憶媒体は、本明細書で使用するとき、電波または他の自由伝搬する電磁波、導波路または他の伝送媒体を通って伝搬する電磁波（例えば、光ファイバ・ケーブルを通過する光パルス）、あるいは電線を通して伝送される電気信号などの、一過性信号自体であると解釈されるべきでない。
【００８４】
本明細書において説明されるコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／処理デバイスに、あるいはネットワーク、例えば、インターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、または無線ネットワーク、あるいはその組合せを経由して外部コンピュータまたは外部記憶デバイスにダウンロードすることができる。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはその組合せを含むことができる。各コンピューティング／処理デバイス内のネットワーク・アダプタ・カードまたはネットワーク・インターフェースがネットワークからコンピュータ可読プログラム命令を受信し、コンピュータ可読プログラム命令をそれぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体における記憶のために転送する。本発明の様々な態様の動作を実施するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（instruction-set-architecture、ＩＳＡ）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路のための構成データ、あるいはＳｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋、もしくは同様のものなどの、オブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語もしくは同様のプログラミング言語などの、手続き型プログラミング言語を含む、１つまたは複数のプログラミング言語の任意の組合せで書かれた、ソース・コードまたはオブジェクト・コードのいずれかであることができる。コンピュータ可読プログラム命令は完全にユーザのコンピュータ上で実行するか、一部ユーザのコンピュータ上で実行するか、独立型ソフトウェア・パッケージとして実行するか、一部ユーザのコンピュータ上で、且つ一部リモート・コンピュータ上で実行するか、または完全にリモート・コンピュータもしくはサーバ上で実行することができる。後者のシナリオでは、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）またはワイド・エリア・ネットワーク（ＷＡＮ）を含む、任意の種類のネットワークを通じてユーザのコンピュータに接続され得るか、あるいは外部コンピュータへの接続が（例えば、インターネット・サービス・プロバイダを利用してインターネットを通じて）行われ得る。実施形態によっては、例えば、プログラマブル論理回路機構、フィールド・プログラマブル・ゲート・アレイ（field-programmable gate array、ＦＰＧＡ）、またはプログラマブル論理アレイ（programmable logic array、ＰＬＡ）を含む電子回路機構が、本発明の諸態様を遂行するために、コンピュータ可読プログラム命令の状態情報を利用して電子回路機構をカスタマイズすることによって、コンピュータ可読プログラム命令を実行することができる。
【００８５】
本発明の諸態様は、本明細書において、本発明の諸実施形態に係る方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャート図またはブロック図あるいはその両方を参照して説明されている。フローチャート図またはブロック図あるいはその両方の各ブロック、ならびにフローチャート図またはブロック図あるいはその両方内のブロックの組合せは、コンピュータ可読プログラム命令によって実施され得ることが理解されるであろう。これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラム可能データ処理装置のプロセッサを介して実行する命令が、フローチャートまたはブロック図あるいはその両方のブロックまたはブロック群において指定された機能／行為を実施するための手段を生み出すように、汎用コンピュータ、専用コンピュータ、または機械を作り出すための他のプログラム可能データ処理装置のプロセッサに提供され得る。これらのコンピュータ可読プログラム命令はまた、内部に記憶された命令を有するコンピュータ可読記憶媒体が、フローチャートまたはブロック図あるいはその両方のブロックもしくはブロック群内で指定された機能／行為の諸態様を実施する命令を含む製造品を含むように、コンピュータ、プログラム可能データ処理装置、または他のデバイス、あるいはその組合せを特定の仕方で機能するように仕向けることができるコンピュータ可読記憶媒体内に記憶され得る。コンピュータ可読プログラム命令はまた、コンピュータ、他のプログラム可能装置、または他のデバイス上で実行する命令が、フローチャートまたはブロック図あるいはその両方のブロックまたはブロック群において指定された機能／行為を実施するように、コンピュータ、他のプログラム可能データ処理装置、または他のデバイス上にロードされ、一連の動作行為を、コンピュータ、他のプログラム可能装置、または他のデバイス上で遂行させ、コンピュータ実施プロセスを作り出す。
【００８６】
図面におけるフローチャートおよびブロック図は、本発明の様々な実施形態に係るシステム、方法、およびコンピュータ・プログラム製品の可能な諸実装形態のアーキテクチャ、機能性、および動作を示す。この点に関して、フローチャートまたはブロック図における各ブロックは、指定された論理機能（単数または複数）を実施するための１つまたは複数の実行可能命令を含む、命令のモジュール、セグメント、または部分を表すことができる。いくつかの代替的実装形態では、ブロック内に記された機能は、図面に記された順序に従わずに生じることができる。例えば、連続して示された２つのブロックは、実際には、実質的に同時に実行されてもよく、またはブロックは、時として、含まれる機能性に依存して、逆の順序で実行されてもよい。また、ブロック図またはフローチャート図あるいはその両方の各ブロック、ならびにブロック図またはフローチャート図あるいはその両方におけるブロックの組合せは、指定された機能もしくは行為を遂行するか、あるいは専用ハードウェアおよびコンピュータ命令の組合せを実行する専用ハードウェア・ベースのシステムによって実施され得ることにも留意されたい。
【００８７】
以上において、主題は、コンピュータまたはコンピュータ群あるいはその両方の上で実行するコンピュータ・プログラム製品のコンピュータ実行可能命令の一般的状況において説明されたが、当業者は、本開示は他のプログラム・モジュールと組み合わせて実施することもできる。概して、プログラム・モジュールは、特定のタスクを遂行するか、または特定の抽象データ型を実装するか、あるいはその両方をなす、ルーチン、プログラム、コンポーネント、データ構造などを含む。さらに、当業者は、本発明のコンピュータ実施方法は、シングル・プロセッサもしくはマルチプロセッサ・コンピュータシステム、ミニ・コンピューティング・デバイス、メインフレーム・コンピュータ、およびコンピュータ、ハンドヘルド・コンピューティング・デバイス（例えば、ＰＤＡ、電話）、マイクロプロセッサに基づくか、もしくはプログラム可能な家庭用電化製品もしくは産業用電子機器、ならびに同様のものを含む、他のコンピュータ・システム構成とともに実施することができることを理解するであろう。示された諸態様はまた、タスクが、通信ネットワークを通じてリンクされたリモート処理デバイスによって遂行される分散コンピューティング環境内で実施することもできる。しかし、本開示の、全てではなくとも、いくつかの態様はスタンドアロンのコンピュータ上で実施することができる。分散コンピューティング環境内において、プログラム・モジュールは、ローカルおよびリモート・メモリ記憶デバイスの両方の内部に配置することができる。
【００８８】
本出願において使用するとき、用語「構成要素」、「システム」、「プラットフォーム」、「インターフェース」、および同様のものは、コンピュータ関連エンティティ、または１つまたは複数の特定の機能性を有する動作機械に関連するエンティティを指すことができるか、またはこれを含むことができるか、あるいはその両方であることができる。本明細書において開示されるエンティティは、ハードウェア、ハードウェアおよびソフトウェアの組合せ、ソフトウェア、あるいは実行中のソフトウェアのいずれかであることができる。例えば、構成要素は、限定するものではないが、プロセッサ上で実行するプロセス、プロセッサ、オブジェクト、実行ファイル、実行スレッド、プログラム、またはコンピュータ、あるいはその組合せであることができる。実例として、サーバ上で実行するアプリケーション、およびサーバは両方とも構成要素であることができる。１つまたは複数の構成要素はプロセスまたは実行スレッドあるいはその両方内に存在することができ、構成要素は１つのコンピュータ上に局在しているか、または２つ以上のコンピュータの間で分散しているか、あるいはその両方であることができる。別の例では、それぞれの構成要素は、記憶された様々なデータ構造を有する様々なコンピュータ可読媒体から実行することができる。構成要素は、１つまたは複数のデータ・パケット（例えば、ローカル・システム、分散システム内において、または信号を介した他のシステムとのインターネットなどのネットワークを通じて、あるいはその組合せで別の構成要素と対話する１つの構成要素からのデータ）を有する信号などに従って、ローカルまたはリモートあるいはその両方のプロセスを介して通信することができる。別の例として、構成要素は、プロセッサによって実行されるソフトウェアまたはファームウェア・アプリケーションによって動作させられる、電気または電子回路機構によって動作させられる機械部品によって提供される特定の機能性を有する装置であることができる。このような場合には、プロセッサは装置の内部または外部にあることができ、ソフトウェアまたはファームウェア・アプリケーションの少なくとも一部を実行することができる。さらに別の例として、構成要素は、機械部品を用いず電子構成要素を通じて特定の機能性を提供する装置であることができ、電子構成要素は、プロセッサ、または電子構成要素の機能性を少なくとも部分的に与えるソフトウェアもしくはファームウェアを実行する他の手段を含むことができる。一態様では、構成要素は、例えば、クラウド・コンピューティング・システム内において、仮想機械を介して電子構成要素をエミュレートすることができる。
【００８９】
加えて、用語「または（or）」は、排他的な「または（or）」ではなく、包括的な「または（or）」を意味するように意図される。すなわち、別途指定されない限り、または文脈から明らかでない限り、「ＸはＡまたはＢを利用する」は、自然な包括的順列のうちの任意のものを意味するように意図される。すなわち、ＸがＡを利用するか、ＸがＢを利用するか、あるいはＸがＡおよびＢの両方を利用する場合には、このとき、「ＸはＡまたはＢを利用する」は、上述の例のうちのいずれのものの下でも満足される。さらに、冠詞「ａ」および「ａｎ」は、本明細書および添付の図面において使用するとき、概して、単数形に向けられるよう別途指定されない限り、または文脈から明らかでない限り、「ｏｎｅ  ｏｒ  ｍｏｒｅ（１つまたは複数の）」を意味するように解釈されるべきである。本明細書で使用するとき、用語「例（example）」または「例示的（exemplary）」あるいはその両方は、例（example）、事例（instance）、または例示（illustration）の役割を果たすことを意味するために利用される。疑義を回避するために、本明細書において開示される主題はこのような例によって限定されない。加えて、本明細書において「例（example）」または「例示的（exemplary）」あるいはその両方として説明される態様または設計はいずれも、必ずしも、他の態様または設計よりも好ましい、または有利であると解釈されるべきではなく、また、それは、当業者に知られた同等の例示的な構造および技法を除外することも意味されない。
【００９０】
本明細書において用いるとき、用語「プロセッサ」は、限定するものではないが、シングルコア・プロセッサ、ソフトウェア・マルチスレッド実行能力を有するシングル・プロセッサ、マルチコア・プロセッサ、ソフトウェア・マルチスレッド実行能力を有するマルチコア・プロセッサ、ハードウェア・マルチスレッド技術を有するマルチコア・プロセッサ、並列プラットフォーム、および分散共有メモリを有する並列プラットフォームを含む、実質的に任意のコンピューティング処理ユニットまたはデバイスを指すことができる。加えて、プロセッサは、集積回路、特定用途向け集積回路（application specific integrated circuit、ＡＳＩＣ）、デジタル信号プロセッサ（digital signal processor、ＤＳＰ）、フィールド・プログラマブル・ゲート・アレイ（field programmable gate array、ＦＰＧＡ）、プログラム可能論理コントローラ（programmable logic controller、ＰＬＣ）、複合プログラム可能論理デバイス（complex programmable logic device、ＣＰＬＤ）、離散ゲートもしくはトランジスタ論理、離散ハードウェア構成要素、または本明細書において説明される機能を遂行するように設計されたこれらの任意の組合せを指すことができる。さらに、プロセッサは、空間利用を最適化するか、またはユーザ機器の性能を向上させるために、限定するものではないが、分子および量子ドット・ベースのトランジスタ、スイッチおよびゲートなどの、ナノスケール・アーキテクチャを活用することができる。プロセッサはまた、コンピューティング処理ユニットの組合せとして実施することができる。本開示では、「記憶（store）」、「記憶装置（storage）」、「データ記憶（data store）」、データ記憶装置（data storage）」、「データベース」などの用語、ならびに構成要素の動作および機能性に関連する実質的に任意の他の情報記憶構成要素は、「メモリ構成要素」、「メモリ」内に具現化されたエンティティ、またはメモリを含む構成要素を指すために利用される。本明細書において説明されるメモリまたはメモリ構成要素あるいはその両方は、揮発性メモリまたは不揮発性メモリのいずれかであることができるか、あるいは揮発性および不揮発性メモリの両方を含むことができることを理解されたい。限定ではなく、実例として、不揮発性メモリは、リード・オンリー・メモリ（ＲＯＭ）、プログラマブルＲＯＭ（ＰＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）、フラッシュ・メモリ、または不揮発性ランダム・アクセス・メモリ（ＲＡＭ）（例えば、強誘電ＲＡＭ（ＦｅＲＡＭ））を含むことができる。揮発性メモリは、例えば、外部キャッシュ・メモリの役割を果たすことができる、ＲＡＭを含むことができる。限定ではなく、実例として、ＲＡＭは、シンクロナスＲＡＭ（synchronous RAM、ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、ダブル・データ・レートＳＤＲＡＭ（ＤＤＲ  ＳＤＲＡＭ）、エンハンストＳＤＲＡＭ（ＥＳＤＲＡＭ）、シンクリンクＤＲＡＭ（ＳＬＤＲＡＭ）、ダイレクト・ラムバスＲＡＭ（ＤＲＲＡＭ）、ダイレクト・ラムバス・ダイナミックＲＡＭ（ＤＲＤＲＡＭ）、およびラムバス・ダイナミックＲＡＭ（Rambus dynamic RAM、Ｒ��ＲＡＭ）などの多くの形態で利用可能である。加えて、本明細書におけるシステムまたはコンピュータ実施方法の本開示のメモリ構成要素は、以下のものを含むことに限定するものではないが、これらおよび任意の他の好適な種類のメモリを含むことを意図されている。
【００９１】
上述されたものは、システム、コンピュータ・プログラム製品、およびコンピュータ実施方法の単なる例を含むにすぎない。本開示を説明する目的のために、構成要素、製品、またはコンピュータ実施方法、あるいはその組合せの考え得る組合せを全て説明することは無論不可能であるが、当業者は、本開示の多くのさらなる組合せおよび置換が可能であることを認識することができる。さらに、用語「含む（includes）」、「有する（has）」、「保有する（possesses）」、および同様のものが、詳細な説明、請求項、付属書、および図面において用いられる限りにおいて、このような用語は、「備える（comprising）」が請求項における移行語として利用されるときに解釈されるとおりに、用語「備える（comprising）」と同様の仕方で包括的であることが意図される。様々な実施形態の説明が例示の目的のために提示されたが、網羅的であること、または開示された諸実施形態に限定されることを意図されてはいない。当業者には、上述の諸実施形態の範囲および思想から逸脱することなく、多くの変更および変形が明らかであろう。本明細書において使用される術語は、諸実施形態の原理、実際の適用、または市場において見られる技術に対する技術的改善を最もうまく説明するため、あるいは他の当業者が、本明細書において開示される諸実施形態を理解することを可能にするために選定された。
【図１】
2021514571.tif 000003
【図２】
2021514571.tif 000004
【図３】
2021514571.tif 000005
【図４】
2021514571.tif 000006
【図５】
2021514571.tif 000007
【図６】
2021514571.tif 000008
【図７】
2021514571.tif 000009
【図８】
2021514571.tif 000010
【図９】
2021514571.tif 000011
【図１０】
2021514571.tif 000012
【図１１】
2021514571.tif 000013
【図１２】
2021514571.tif 000014
【図１３】
2021514571.tif 000015
【図１４】
2021514571.tif 000016
【図１５】
2021514571.tif 000017
【図１６】
2021514571.tif 000018
【図１７】
2021514571.tif 000019
【図１８】
2021514571.tif 000020
【図１９】
2021514571.tif 000021
【図２０】
2021514571.tif 000022
【図２１】
2021514571.tif 000023
【図２２】
2021514571.tif 000024
【図２３】
2021514571.tif 000025
【図２４】
2021514571.tif 000026
【国際調査報告】
2021514571.tif 000027
2021514571.tif 000028