(57)【要約】  メモリセル及び制御回路を有するメモリデバイス。メモリセルは、半導体基板に形成されたソース領域及びドレイン領域であってり、それらの間にチャネル領域が延在している、ソース領域及びドレイン領域を含む。浮遊ゲートは、チャネル領域の第１の部分の伝導率を制御するために、チャネル領域の第１の部分の上方に配設される。選択ゲートは、チャネル領域の第２の部分の伝導率を制御するために、チャネル領域の第２の部分の上方に配設される。制御ゲートは、浮遊ゲートの上方に配設される。消去ゲートは、ソース領域の上方に、かつ浮遊ゲートに隣接して配設される。制御回路は、電子を消去ゲートから浮遊ゲートにトンネリングさせるために、負電圧を消去ゲートに印加することによってプログラム動作を実行し、電子を浮遊ゲートから消去ゲートにトンネリングさせるために、正電圧を消去ゲートに印加することによって消去動作を実行するように構成される。【選択図】図５
2021535531.tif 000002
【特許請求の範囲】
【請求項１】
メモリデバイスであって、
半導体基板と、
メモリセルであって、
前記基板に形成されたソース領域及びドレイン領域であって、前記ソース領域と前記ドレイン領域との間に前記基板のチャネル領域が延在している、ソース領域及びドレイン領域と、
前記チャネル領域の第１の部分の上方に配設され、前記チャネル領域の第１の部分から絶縁される、前記チャネル領域の前記第１の部分の伝導率を制御するための浮遊ゲートと、
前記チャネル領域の第２の部分の上方に配設され、前記チャネル領域の第２の部分から絶縁される、前記チャネル領域の第２の部分の伝導率を制御するための選択ゲートと、
前記浮遊ゲートの上方に配設され、前記浮遊ゲートから絶縁される、制御ゲートと、
前記ソース領域の上方に配設され、前記ソース領域から絶縁され、かつ前記浮遊ゲートに隣接して配設され、前記浮遊ゲートから絶縁される、消去ゲートと、を含む、メモリセルと、
制御回路であって、
電子を前記消去ゲートから前記浮遊ゲートにトンネリングさせるために、負電圧を前記消去ゲートに印加することによって、プログラム動作を実行し、
電子を前記浮遊ゲートから前記消去ゲートにトンネリングさせるために、正電圧を前記消去ゲートに印加することによって、消去動作を実行するように構成される、制御回路と、を備える、メモリデバイス。
【請求項２】
前記制御回路は、前記負電圧が前記消去ゲートに印加される間に、前記制御ゲートにゼロ電圧を印加するように更に構成される、請求項１に記載のメモリデバイス。
【請求項３】
前記制御回路は、前記負電圧が前記消去ゲートに印加される間に、前記選択ゲート、前記ソース領域、及び前記ドレイン領域の各々にゼロ電圧を印加するように更に構成される、請求項２に記載のメモリデバイス。
【請求項４】
前記制御回路は、前記負電圧が前記消去ゲートに印加される間に、前記制御ゲートに正電圧を印加するように更に構成される、請求項１に記載のメモリデバイス。
【請求項５】
前記制御回路は、前記負電圧が前記消去ゲートに印加される間に、前記選択ゲート、前記ソース領域、及び前記ドレイン領域の各々にゼロ電圧を印加するように更に構成される、請求項４に記載のメモリデバイス。
【請求項６】
前記制御回路は、前記正電圧が前記消去ゲートに印加される間に、前記制御ゲートにゼロ電圧を印加するように更に構成される、請求項１に記載のメモリデバイス。
【請求項７】
前記制御回路は、前記正電圧が前記消去ゲートに印加される間に、前記選択ゲート、前記ソース領域、及び前記ドレイン領域の各々にゼロ電圧を印加するように更に構成される、請求項６に記載のメモリデバイス。
【請求項８】
前記制御回路は、前記正電圧が前記消去ゲートに印加される間に、前記制御ゲートに負電圧を印加するように更に構成される、請求項１に記載のメモリデバイス。
【請求項９】
前記制御回路は、前記正電圧が前記消去ゲートに印加される間に、前記選択ゲート、前記ソース領域、及び前記ドレイン領域の各々にゼロ電圧を印加するように更に構成される、請求項８に記載のメモリデバイス。
【請求項１０】
メモリセルを備えるメモリデバイスを動作させる方法であって、前記メモリセルは、
半導体基板に形成されたソース領域及びドレイン領域であって、前記ソース領域と前記ドレイン領域との間に前記基板のチャネル領域が延在している、ソース領域及びドレイン領域と、
前記チャネル領域の第１の部分の上方に配設され、前記チャネル領域の第１の部分から絶縁される、前記チャネル領域の前記第１の部分の伝導率を制御するための浮遊ゲートと、
前記チャネル領域の第２の部分の上方に配設され、前記チャネル領域の第２の部分から絶縁される、前記チャネル領域の第２の部分の伝導率を制御するための選択ゲートと、
前記浮遊ゲートの上方に配設され、前記浮遊ゲートから絶縁される、制御ゲートと、
前記ソース領域の上方に配設され、前記ソース領域から絶縁され、かつ前記浮遊ゲートに隣接して配設され、前記浮遊ゲートから絶縁される、消去ゲートと、を有し、
前記方法は、
電子を前記消去ゲートから前記浮遊ゲートにトンネリングさせるために、負電圧を前記消去ゲートに印加することによって、プログラム動作を実行するステップと、
電子を前記浮遊ゲートから前記消去ゲートにトンネリングさせるために、正電圧を前記消去ゲートに印加することによって、消去動作を実行するステップと、を含む、方法。
【請求項１１】
前記負電圧が前記消去ゲートに印加される間に、前記制御ゲートにゼロ電圧を印加するステップを更に含む、請求項１０に記載の方法。
【請求項１２】
前記負電圧が前記消去ゲートに印加される間に、前記選択ゲート、前記ソース領域、及び前記ドレイン領域の各々にゼロ電圧を印加するステップを更に含む、請求項１１に記載の方法。
【請求項１３】
前記負電圧が前記消去ゲートに印加される間に、前記制御ゲートに正電圧を印加するステップを更に含む、請求項１０に記載の方法。
【請求項１４】
前記負電圧が前記消去ゲートに印加される間に、前記選択ゲート、前記ソース領域、及び前記ドレイン領域の各々にゼロ電圧を印加するステップを更に含む、請求項１３に記載の方法。
【請求項１５】
前記正電圧が前記消去ゲートに印加される間に、前記制御ゲートにゼロ電圧を印加するステップを更に含む、請求項１０に記載の方法。
【請求項１６】
前記正電圧が前記消去ゲートに印加される間に、前記選択ゲート、前記ソース領域、及び前記ドレイン領域の各々にゼロ電圧を印加するステップを更に含む、請求項１５に記載の方法。
【請求項１７】
前記正電圧が前記消去ゲートに印加される間に、前記制御ゲートに負電圧を印加するステップを更に含む、請求項１０に記載の方法。
【請求項１８】
前記正電圧が前記消去ゲートに印加される間に、前記選択ゲート、前記ソース領域、及び前記ドレイン領域の各々にゼロ電圧を印加するステップを更に含む、請求項１７に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願）
本出願は、２０１８年８月２３日出願の米国仮特許出願第６２／７２２，１０７号及び２０１８年１２月４日出願の米国特許出願第１６／２０９，５１５号の利益を主張するものである。
【０００２】
（発明の分野）
本発明は、不揮発性メモリアレイに関する。
【背景技術】
【０００３】
分割ゲート不揮発性メモリセル、及びかかるセルのアレイは周知である。例えば、米国特許第５，０２９，１３０号（「’１３０号特許」）は、分割ゲート不揮発性メモリセルのアレイを開示し、あらゆる目的のために参照により本明細書に組み込まれる。メモリセルを図１に示す。各メモリセル１０は、半導体基板１２に形成されたソース領域及びドレイン領域１４／１６を含み、それらの間にチャネル領域１８を有する。浮遊ゲート２０は、チャネル領域１８の第１の部分の上方に形成され、チャネル領域１８の第１の部分から絶縁され（かつチャネル領域１８の第１の部分の伝導率を制御し）、かつドレイン領域１６の一部分の上方に形成される。制御ゲート２２は、チャネル領域１８の第２の部分の上方に配設され、チャネル領域１８の第２の部分から絶縁される（かつチャネル領域１８の第２の部分の伝導率を制御する）第１の部分２２ａと、浮遊ゲート２０の上方に延在する第２の部分２２ｂと、を有する。浮遊ゲート２０及び制御ゲート２２は、ゲート酸化物２６によって基板１２から絶縁される。メモリセルは、２つの異なるゲート（浮遊ゲート２０及び制御ゲート２２）が同じチャネル領域１８の２つの異なる部分の伝導率を別々に制御するため、分割ゲートと呼ばれる。したがって、チャネル領域１８は、その部分の両方が浮遊ゲート２０及び制御ゲート２２によってオンにされる場合にのみ、ソース領域１４とドレイン領域１６との間で電流を伝導することができる。
【０００４】
メモリセルは、制御ゲート２２に高い正電圧をかけることによって消去され（ここで電子は、浮遊ゲートから除去される）、それにより、浮遊ゲート２０の電子を、ファウラーノルドハイムトンネリングの周知の技術によって浮遊ゲート２０から制御ゲート２２まで中間絶縁体２４を通ってトンネリングさせる。１つの導電性ゲートから別の導電性ゲートへの介在絶縁体を通る電子のトンネリングは、周知であり、更には記載されていない。
【０００５】
メモリセルは、制御ゲート２２に正電圧をかけ、かつドレイン１６に正電圧をかけることによってプログラムされる（ここで電子は、浮遊ゲート２０に加えられる）。制御ゲート２２の下のチャネル領域１８の一部分は、制御ゲート２２の正電圧によってオンにされる（導電性にされる）。浮遊ゲート２０の下のチャネル領域１８の一部分は、浮遊ゲート２０に容量結合されている制御ゲート２２及びドレイン領域１６の正電圧によってオンにされる（導電性にされる）。制御ゲート２２の下のチャネル領域１８の一部分において、ソース１４からドレイン１６に向かって、電子電流が流れる。電子は、制御ゲート２２と浮遊ゲート２０との間の間隙に達すると、加速し加熱されることになる。加熱された電子のうちのいくつかは、浮遊ゲート２０からの静電引力に起因して、ゲート酸化物２６を通って、浮遊ゲート２０に注入される。このプログラミング技術は、熱電子注入として周知であり、特に分割ゲートメモリセルに、一般的に使用される。
【０００６】
メモリセル１０は、ドレイン領域１６及び制御ゲート２２に正の読み出し電圧をかけることによって読み出される（制御ゲート２２の下のチャネル領域１８の一部分をオンにする）。浮遊ゲート２０が正に帯電する（すなわち、電子を消去する）場合、次に浮遊ゲート２０の下のチャネル領域の部分は、（正電圧の浮遊ゲート２０への容量結合のため）同様にオンになり、電流は、チャネル領域１８を流れ、これは、消去された状態又は「１」の状態として検知される。浮遊ゲート２０が負に帯電する（すなわち、電子でプログラムされる）場合、次に浮遊ゲート２０の下のチャネル領域の一部分は、（正電圧の容量結合が、浮遊ゲート２０の負電荷に打ち勝つことができないため）ほとんど又は完全にオフになり、電流は、チャネル領域１８を流れず（又はわずかに流れる）、これは、プログラムされた状態又は「０」の状態として検知される。当業者には、ソース及びドレインという用語に互換性があり得ることが理解され、ここで浮遊ゲート２０は、図２に示されるように、ドレイン１６の代わりにソース１４の上方に部分的に延在し得る。
【０００７】
３つ以上のゲートを有する分割ゲートメモリセルもまた既知である。例えば、参照により本明細書に組み込まれる米国特許第８，７１１，６３６号（「’６３６特許」）は、浮遊ゲートへのより良好な容量結合のために、ソース領域の上方に配設され、ソース領域から絶縁される追加の結合ゲートを有する分割ゲートメモリセルを開示している。例えば、ソース領域１４の上方に配設された結合ゲート２４を有する分割ゲートメモリセルを示す図３を参照されたい。
【０００８】
４つのゲートを有する分割ゲートメモリセルは、参照により本明細書に組み込まれる、米国特許第６，７４７，３１０号及び同第７，８６８，３７５号に開示されている。例えば、図４に示されるように、４つのゲートメモリセル１０は、ソース領域１４、ドレイン領域１６、チャネル領域１８の第１の部分の上方にある浮遊ゲート２０、チャネル領域１８の第２の部分の上方にある選択ゲート２８（ワード線ゲートとも呼ばれる）、浮遊ゲート２０の上方にある制御ゲート２２、及びソース領域１４の上方にある消去ゲート３０を有する。消去は、消去ゲート３０に高い正電圧をかけることにより、浮遊ゲート２０から消去ゲート３０への電子トンネリングによって、図４に示される。プログラミングは、熱電子注入によって、浮遊ゲート２０にそれ自体を注入するチャネル領域１８からの加熱された電子によって、図４に示される。メモリセルをプログラムするために使用することができる例示的な電圧及び電流を以下の表１に示す。
【表１】
2021535531.tif 000003
【０００９】
熱電子注入プログラミングに関する１つの問題は、各メモリセルが実装するために著しい量の電流を必要とすることである。しかしながら、プログラミングは、しばしばバイト単位であり、これは、メモリデバイスが、複数のメモリセルの並行プログラミングに必要な電圧及び電流を提供するのに足るだけの十分大きい電圧源及び電流源を含む必要があることを意味する。１つ以上の内蔵電荷ポンプを使用するマスプログラミングは、熱電子注入の高いプログラミング電流要件のため、困難である。プログラミングにおける一部の並列化は、外部電圧源（単数又は複数）を使用して達成することができる。しかしながら、マスプログラミングは、ソース線の電圧降下などの他の要因に加えて、必要とされる高い電流を考慮すると、ほとんどの用途に対して単純には効果的ではない。熱電子注入プログラミングに関する別の問題は、ドレイン領域１６からソース領域１４まで移動する電子のうちのいくつかのみが浮遊ゲート２０に注入されることになることを考慮すると、完了するために比較的長い時間を要することである。残りの電子は、浮遊ゲート２０に注入されることなく、ソース領域１４への移動を完了する。したがって、その点でのその効率は、比較的低い。
【００１０】
４つのゲートを有する分割ゲートメモリセルをプログラミングする、より効率的な技術が必要とされている。
【発明の概要】
【００１１】
上記の問題及び必要性は、半導体基板、メモリセル、及び制御回路を含むメモリデバイスによって対処される。メモリセルは、基板に形成されたソース領域及びドレイン領域であって、ソース領域とドレイン領域との間に基板のチャネル領域が延在している、ソース領域及びドレイン領域と、チャネル領域の第１の部分の上方に配設され、チャネル領域の第１の部分から絶縁される、チャネル領域の第１の部分の伝導率を制御するための浮遊ゲートと、チャネル領域の第２の部分の上方に配設され、チャネル領域の第２の部分から絶縁される、チャネル領域の第２の部分の伝導率を制御するための選択ゲートと、浮遊ゲートの上方に配設され、浮遊ゲートから絶縁される、制御ゲートと、ソース領域の上方に配設され、ソース領域から絶縁され、かつ浮遊ゲートに隣接して配設され、浮遊ゲートから絶縁される、消去ゲートと、を含む。本制御回路は、電子を消去ゲートから浮遊ゲートにトンネリングさせるために、負電圧を消去ゲートに印加することによってプログラム動作を実行し、電子を浮遊ゲートから消去ゲートにトンネリングさせるために、正電圧を消去ゲートに印加することによって消去動作を実行する、ように構成される。
【００１２】
メモリセルを有するメモリデバイスを動作させる方法であって、メモリセルは、半導体基板に形成されたソース領域及びドレイン領域であって、ソース領域とドレイン領域との間に基板のチャネル領域が延在している、ソース領域及びドレイン領域と、チャネル領域の第１の部分の上方に配設され、チャネル領域の第１の部分から絶縁される、チャネル領域の第１の部分の伝導率を制御するための浮遊ゲートと、チャネル領域の第２の部分の上方に配設され、チャネル領域の第２の部分から絶縁される、チャネル領域の第２の部分の伝導率を制御するための選択ゲートと、浮遊ゲートの上方に配設され、浮遊ゲートから絶縁される、制御ゲートと、ソース領域の上方に配設され、ソース領域から絶縁され、かつ浮遊ゲートに隣接して配設され、浮遊ゲートから絶縁される、消去ゲートと、を含む、方法。本方法は、電子を消去ゲートから浮遊ゲートにトンネリングさせるために、負電圧を消去ゲートに印加することによって、プログラム動作を実行するステップと、電子を浮遊ゲートから消去ゲートにトンネリングするために、正電圧を消去ゲートに印加することによって、消去動作を実行するステップと、を含む。
【００１３】
本発明の他の目的及び特徴は、明細書、請求項、添付図面を精読することによって明らかになるであろう。
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【図面の簡単な説明】
【００１９】
【図１】従来の２ゲートメモリセルの第１の実施形態の断面図である。
【図２】従来の２ゲートメモリセルの第２の実施形態の断面図である。
【図３】従来の３ゲートメモリセルの断面図である。
【図４】従来の４ゲートメモリセルの断面図である。
【図５】消去ゲートプログラミングを利用する４ゲートメモリセルの断面図である。
【図６】本発明の例示的なメモリデバイスのアーキテクチャを示す平面図である。
【発明を実施するための形態】
【００２０】
本発明は、４つのゲートを有する分割ゲートメモリセルをプログラミングするための新しい技術を伴う。具体的には、メモリセル３２は、図５に示され、半導体基板３４に形成されたソース領域３６及びドレイン領域３８を含み、ソース領域３６とドレイン領域３８との間に、基板３４のチャネル領域４０が延在している。浮遊ゲート４２は、チャネル領域４０の第１の部分の上方に配設され、チャネル領域４０の第１の部分から絶縁される。選択ゲート４４（ワード線ゲートとも呼ばれる）は、チャネル領域４０の第２の部分の上方に配設され、チャネル領域４０の第２の部分から絶縁される。制御ゲート４６は、浮遊ゲート４２の上方に配設され、浮遊ゲート４２から絶縁される。消去ゲート４８は、ソース領域３６の上方に配設され、ソース領域３６から絶縁され、かつ浮遊ゲート４２に隣接して配設され、浮遊ゲート４２から絶縁される。メモリセル３２は、２つの異なるゲート（浮遊ゲート４２及び選択ゲート４４）が、同じチャネル領域４０の２つの異なる部分の伝導率を別々に制御するため、分割ゲートメモリセルである。メモリセルは、好ましくは、対で形成され、図５に示すように、２つの隣接するメモリセルは、同じ消去ゲート４８及びソース領域３６を共有する。２つの隣接するメモリセル対は、同じドレイン領域３８を共有することができる。
【００２１】
以下の表２は、浮遊ゲート４２を電子でプログラムするために印加される電圧を示す。
【表２】
2021535531.tif 000004
消去ゲート４８に十分な大きさの負電圧を印加し、残りの素子（選択ゲート４４、ドレイン領域３８、ソース領域３６、及び制御ゲート４６）に、ゼロ電圧（すなわち、接地）が印加されることにより、図５に図示されているように、電子は、消去ゲート４８から浮遊ゲート４２にトンネリングする。
【００２２】
消去ゲート４８を使用する浮遊ゲート４２のプログラミングは、消去ゲート４８の負電圧によって生成された電流中の電子の実質上全てが浮遊ゲート４２に到達するため、非常に効率的である。したがって、この消去ゲートプログラミング技術を使用して分割ゲートメモリセルをプログラムするために必要とされる電流は、熱電子注入技術を使用して必要とされるよりはるかに低い。これにより、さもなければ必要とされるより大きく、かつより強力な電圧源及び電流源を必要とせずに、より多くの分割ゲートメモリセルを同時にプログラムすることが可能になり、したがって、メモリデバイスのコスト及びサイズが低減される。このプログラミング技術はまた、分割ゲートメモリセルをプログラミングする先行技術の熱電子注入プログラミング技術より速い。分割ゲートメモリセル３２の浮遊ゲート４２のディーププログラミングが所望される用途（すなわち、浮遊ゲート４２に比較的多数の電子を加えること）にも理想的である。
【００２３】
メモリセル３２は、上述のように、すなわち、消去ゲート４８に、正の１０〜１２ボルトなど十分に高い正電圧を印加し、浮遊ゲート４２の電子を、介在絶縁体を通って消去ゲート４８にトンネリングさせて、消去される。好ましくは、消去動作中に、選択ゲート４４、ドレイン領域３８、ソース領域３６、及び制御ゲート４６にゼロ電圧は印加される。代替的に、消去動作中に制御ゲート４６に負電圧も印加される場合、消去ゲート４８でより低い正電圧を使用して、かかる消去トンネリングを誘起することができる。例えば、消去ゲート４８に正の６〜８ボルトの電圧、及び制御ゲート４６に−６〜−８ボルトの負電圧を使用して、浮遊ゲート４２を消去することができる。
【００２４】
以下の表３は、代替実施形態において、浮遊ゲート４２を電子でプログラムするために印加される電圧を示す。具体的には、消去ゲート４８に負電圧を印加するのと同時に、制御ゲート４６に正電圧が印加される。
【表３】
2021535531.tif 000005
制御ゲート４６の正電圧は、浮遊ゲート４２に結合し、それにより、消去ゲート４８の電子をより良好に求引して、浮遊ゲート４２にトンネリングする。制御ゲート４６に正電圧を印加することにより、消去ゲート４８の負電圧の大きさを低減することができ、それにより、デバイスによって使用される負電圧源のサイズ及びコストを更に低減することができる。
【００２５】
メモリセル３２を有する例示的なメモリデバイスのアーキテクチャを図６に示す。メモリデバイスは、不揮発性メモリセル３２のアレイ６０を含み、それは、２つの分離した平面（平面Ａ  ６２ａ及び平面Ｂ  ６２ｂ）に隔離され得る。メモリセル３２は、好ましくは、半導体基板３４に複数の行及び列で配置され、単一のチップに形成される。不揮発性メモリセルのアレイには、アドレスデコーダ（例えば、ＸＤＥＣ６４（ワード線を駆動する行デコーダ）、ＳＬＤＲＶ６６（ソース線を駆動するためのソース線ドライバ）、ＹＭＵＸ６８（ビット線を駆動する列デコーダ）、ＨＶＤＥＣ７０（高電圧デコーダ）、及びビット線コントローラ（ＢＬＩＮＨＣＴＬ７２）が隣接し、これらを使用して、選択されたメモリセルの読み出し動作、プログラム動作、及び消去動作中にアドレスがデコードされ、様々な電圧が様々なメモリセルゲート及び領域に供給される。コントローラ７６（制御回路を含む）は、様々なデバイス素子を制御して、対象のメモリセル３２で各動作（プログラム、消去、読み出し）を実装する（すなわち、上述の消去ゲートの負電圧を使用して浮遊ゲート４２をプログラムするために使用される電圧を含む、電圧及び電流を直接又は間接的に提供して、メモリセル３２を動作させる）。電荷ポンプＣＨＲＧＰＭＰ７４は、コントローラ７６の制御下において、メモリセルの読み出し、プログラム、及び消去に使用される様々な電圧を提供する。
【００２６】
本発明は、本明細書に例示した上述の実施形態（単数又は複数）に限定されるものではなく、任意の請求項の範囲内のあらゆる全ての変形例も包含することが理解されよう。例えば、本明細書における本発明への言及は、いかなる特許請求の範囲又は特許請求の範囲の用語も限定することを意図するものではなく、代わりに特許請求の範囲の１つ以上によって網羅され得る１つ以上の特徴に言及するにすぎない。上述の材料、プロセス、及び数値の例は、単に例示的なものであり、特許請求の範囲を限定するものとみなされるべきではない。更に、特許請求の範囲及び本明細書から明らかであるように、全ての方法ステップが例示された、又は特許請求された正確な順序で実行される必要はなく、むしろ、本発明のメモリデバイスの適切な形成が可能になる任意の順序で実行される。最後に、単一層の材料をそのような又は同様の材料の複数層として形成することができ、逆もまた同様である。
【００２７】
本明細書で使用される、用語「の上方に（over）」及び「に（on）」は共に、「に直接」（中間材料、要素、又は間隙がそれらの間に配設されていない）及び「の上に間接的に」（中間材料、要素、又は間隙がそれらの間に配設される）を包括的に含むことに留意されるべきである。同様に、用語「隣接した」は、「直接隣接した」（中間材料、要素、又は間隙がそれらの間に配設されていない）、及び「間接的に隣接した」（中間材料、要素、又は間隙がそれらの間に配設される）を含み、「取り付けられた」は、「直接取り付けられた」（中間材料、要素、又は間隙がそれらの間に配設されていない）、及び「間接的に取り付けられた」（中間材料、要素、又は間隙がそれらの間に配設される）を含み、「電気的に結合された」は、「直接電気的に結合された」（中間材料又は要素がそれらの間で要素を一緒に電気的に接続しない）、及び「間接的に電気的に結合された」（中間材料又は要素がそれらの間で要素を一緒に電気的に接続する）を含む。例えば、「基板の上方に」要素を形成することは、中間材料／要素が介在せずに基板に直接その要素を形成することと、１つ以上の中間材料／要素が介在して基板の上に間接的にその要素を形成することと、を含み得る。
【図１】
2021535531.tif 000006
【図２】
2021535531.tif 000007
【図３】
2021535531.tif 000008
【図４】
2021535531.tif 000009
【図５】
2021535531.tif 000010
【図６】
2021535531.tif 000011
【国際調査報告】
2021535531.tif 000012
2021535531.tif 000013