(57)【要約】【課題】基部のサイズの減少、任意の数のセンサノードの同時の読み出し、及び複雑さの間のより良い最適化を構築する概念が得られることが望まれる。【解決手段】センサ配置は、プローブ信号、及び複数のモジュラーを記録している場所を供給するための、基部を備える。複数のモジュラーを記録している場所の、それぞれのモジュラーを記録している場所は、信号をデジタルセンサ信号に変換し、そして、デジタルセンサ信号を基部に供給するための信号を受信するために構成される。基部は、複数のモジュラーを記録している場所から複数のデジタルセンサ信号を受信するために構成され、そして、プローブ信号を供給するように、デジタルセンサ信号を処理するために構成される。【選択図】図１
2021526402.tif 000002
【特許請求の範囲】
【請求項１】
プローブ信号（１１２）を供給するための基部（１１０、２１０、３３０、９６６、１３１０）と、
複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）であって、前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）のうちの各モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は信号（１３２1〜１３２n、１３０）を受信し、前記信号（１３２1〜１３２n、１３０）をデジタルセンサ信号（１３４1〜１３４n）に変換し、前記デジタルセンサ信号（１３４1〜１３４n）を前記基部（１１０、２１０、３３０、９６６、１３１０）に供給するように構成される、複数のモジュール記録サイトと、
を備え、
前記基部（１１０、２１０、３３０、９６６、１３１０）は、前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）から、複数のデジタルセンサ信号（１３４1〜１３４n）を受信し、前記デジタルセンサ信号（１３４1〜１３４n）を処理して前記プローブ信号（１１２）を供給するように構成されることを特徴とする、センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項２】
前記信号（１３２1〜１３２n、１３０）は生体信号であることを特徴とする、請求項１に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項３】
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の各モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は、前記基部（１１０、２１０、３３０、９６６、１３１０）から構成データを受信するように構成された通信インターフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）を備え、
前記モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は、受信した前記構成データに基づいて、前記モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の動作に関するパラメータを適合させるように構成されることを特徴とする、請求項１または請求項２に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項４】
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の各モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は、前記モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の通信インターフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）を用いて、前記デジタルセンサ信号（１３４1〜１３４n）を前記基部（１１０、２１０、３３０、９６６、１３１０）に供給するように構成され、
前記複数のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の前記通信インターフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）は、互いに及び前記基部（１１０、２１０、３３０、９６６、１３１０）に対して直列に接続されていることを特徴とする、請求項１ないし請求項３の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項５】
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の各モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は通信インターフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）を備え、前記通信インターフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）はシリアルインターフェースを備え、
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の前記通信インターフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）は、前記基部（１１０、２１０、３３０、９６６、１３１０）から前記センサアレイのセンサアレイエンドポイント（２３０、３１０）までのフォワードパス（３５２）と、前記センサアレイエンドポイント（２３０、３１０）から前記基部（１１０、２１０、３３０、９６６、１３１０）までのバックワードパス（３５４）を備えるシリアル通信チェーンにおいて互いに接続され、第１のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）と近接する第２のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）とのペアのそれぞれについて、前記第１のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の前記通信インターフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）は前記フォワードパス（３５２）に接続され、前記第２のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の前記通信インターフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）は、前記バックワードパス（３５４）に接続されることを特徴とする、請求項１ないし請求項３の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項６】
前記基部（１１０、２１０、３３０、９６６、１３１０）は、前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）から結合センサ信号を受信するように構成され、前記結合センサ信号は、前記モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）のそれぞれの前記デジタルセンサ信号（１３４1〜１３４n）を備えることを特徴とする、請求項３ないし請求項５の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項７】
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の各モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は通信インターフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）を備え、前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の前記通信インターフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）は、互いに及び前記基部（１１０、２１０、３３０、９６６、１３１０）に対して並列に接続されることを特徴とする、請求項１ないし請求項６の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項８】
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の各モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は、デルタシグマアナログデジタルコンバータ（２２６1〜２２６n）を備えることを特徴とする、請求項１ないし請求項７の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項９】
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の各モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は、前記信号（１３２1〜１３２n、１３０）を前記デジタルセンサ信号（１３４1〜１３４n）に直接変換するように構成された積分器（３２４1〜３２４n、４２０、５１０、９２１）および量子化器（３２５1〜３２５n、４３０、５２０、９２８）を備えることを特徴とする、請求項１ないし請求項８の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項１０】
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の各モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は、隣接するモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）とは無関係に、前記信号（１３２1〜１３２n、１３０）を前記デジタルセンサ信号（１３４1〜１３４n）に変換するように構成されることを特徴とする、請求項１ないし請求項９の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項１１】
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の各モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は、前記信号（１３２1〜１３２n、１３０）を検出するように構成された少なくとも１つのセンサ素子（２２２1〜２２２n、３２２1〜３２２n、４１０、５１１、９６４）を備えることを特徴とする、請求項１ないし請求項１０の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項１２】
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は軸方向に沿って配置されて、軸方向に沿ってアレイを形成し、
前記基部（１１０、２１０、３３０、９６６、１３１０）の前記軸方向に垂直な第１の垂直方向に沿っての伸張部分はほぼ、前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の前記第１の垂直方向に沿っての伸張部分であり、
前記基部（１１０、２１０、３３０、９６６、１３１０）の前記軸方向に垂直な第２の垂直方向に沿っての伸張部分はほぼ、前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の前記第２の垂直方向に沿っての伸張部分であることを特徴とする、請求項１ないし請求項１１の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項１３】
前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）の軸延長に垂直な平面における前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の交差部分は、モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の数とは無関係であることを特徴とする、請求項１ないし請求項１２の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項１４】
前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）は、前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）を含む１つ以上の列を備えることを特徴とする、請求項１ないし請求項１３の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項１５】
前記複数のモジュール記録サイトの第１のサブセットは第１の半導体基板上に配置され、近接し、且つ隣接する、前記複数のモジュール記録サイトの第２のサブセットは第２の半導体基板上に配置され、前記第１の半導体基板及び前記第２の半導体基板は、間隙により互いに離間して配置され、且つ少なくとも１つの導電線によって互いに電気的に接続されることを特徴とする、請求項１ないし請求項１４の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項１６】
前記少なくとも１つの導電線は、フレキシブル基板上または基板内に配置されることを特徴とする、請求項１ないし請求項１５の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項１７】
前記基部（１１０、２１０、３３０、９６６、１３１０）は、前記プローブ信号（１１２）を供給するための有線出力インターフェース（２１８、２６０、３４０、９４２、９６２）を備え、前記有線出力インターフェース（２１８、２６０、３４０、９４２、９６２）のチャネル数は前記モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の数とは無関係であり、且つ前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）の軸延長に垂直な平面における前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の交差部分とは無関係であることを特徴とする、請求項１ないし請求項１６の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項１８】
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は、前記基部（１１０、２１０、３３０、９６６、１３１０）と前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）のセンサアレイエンドポイント（２３０、３１０）との間に配置され、前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）は尖峰を形成することを特徴とする、請求項１ないし請求項１７の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項１９】
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は筐体を備え、前記筐体は、前記信号（１３２1〜１３２n、１３０）を受信するためのセンサ部分（２２２1〜２２２n、３２２1〜３２２n、４１０、４１０1〜４１０4、５１１、９６４）を備え、且つ近接するモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の前記筐体のセンサ部分（２２２1〜２２２n、３２２1〜３２２n、４１０、４１０1〜４１０4、５１１、９６４）から前記センサ部分（４１０）を絶縁するための絶縁部分（９６８）を備えることを特徴とする、請求項１ないし請求項１８の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項２０】
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は筐体を備え、前記筐体は、前記信号（１３２1〜１３２n、１３０）を受信するための２つ以上のセンサ部分（２２２1〜２２２n、３２２1〜３２２n、４１０、４１０1〜４１０4、５１１、９６４）を備え、且つそれぞれのセンサ部分（２２２1〜２２２n、３２２1〜３２２n、４１０、４１０1〜４１０4、５１１、９６４）を前記２つ以上のセンサ部分（２２２1〜２２２n、３２２1〜３２２n、４１０、４１０1〜４１０4、５１１、９６４）のうちのもう一方のセンサ部分から絶縁するための絶縁部分（９６８）を備えることを特徴とする、請求項１ないし請求項１９の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項２１】
前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）の少なくとも１つのモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は、少なくとも第１及び第２のセンサ素子（２２２1〜２２２n、３２２1〜３２２n、４１０、５１１、９６４）と前記信号をサンプリングして、前記第１及び前記第２のセンサ素子（２２２1〜２２２n、３２２1〜３２２n、４１０、５１１、９６４）の出力を前記デジタルセンサ信号に多重化するように構成されることを特徴とする、請求項１ないし請求項２０の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項２２】
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の各モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は、アナログ部分（３６０、９２０）とデジタル部分（３５０、９１０）とに分割され、
前記アナログ部分（３６０、９２０）及び前記デジタル部分（３５０、９１０）は別個の供給ルーティング（２１４、３３４、３３５、３３７、５１４）を備え、
前記デジタル部分（３５０、９１０）は、第１（３９０、９３０）の導体素子によって前記アナログ部分（３６０、９２０）からシールドされ、
第２（３９２）の導体素子は、前記アナログ部分（３６０、９２０）及び前記デジタル部分（３５０、９１０）を前記センサ素子（２２２1〜２２２n、３２２1〜３２２n、４１０、５１１、９６４）からシールドするために、前記センサ素子（２２２1〜２２２n、３２２1〜３２２n、４１０、５１１、９６４）のコネクタ（２５０、３２３）を取り囲むように配置され、
前記アナログ部分（３６０、９２０）は、前記センサ素子（２２２1〜２２２n、３２２1〜３２２n、４１０、５１１、９６４）が受信した前記信号（１３２1〜１３２n、１３０）を前記デジタルセンサ信号（１３４1〜１３４n）に変換するように構成され、
前記アナログ部分（３６０、９２０）及び前記デジタル部分（３５０、９１０）は結合されて、前記デジタルセンサ信号（１３４1〜１３４n）を前記デジタル部分（３５０、９１０）に供給し、
前記デジタル部分（３５０、９１０）は、前記デジタルセンサ信号（１３４1〜１３４n）を前記基部（１１０、２１０、３３０、９６６、１３１０）に供給するように構成されることを特徴とする、請求項１ないし請求項２１の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項２３】
プローブ信号（１１２）を供給するための基部（１１０、２１０、３３０、９６６、１３１０）と、
複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）であって、前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の各モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は、信号（１３２1〜１３２n、１３０）を受信し、前記信号（１３２1〜１３２n、１３０）をセンサ信号（１３４1〜１３４n）に変換し、前記モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の通信インターフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）を用いて、前記センサ信号を前記基部（１１０、２１０、３３０、９６６、１３１０）に供給するように構成される、複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）を備え、
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の前記通信インターフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）は、互いに、及び前記基部（１１０、２１０、３３０、９６６、１３１０）に対して直列に接続されていることを特徴とする、センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項２４】
前記センサ信号はデジタルセンサ信号（１３４1〜１３４n）であることを特徴とする、請求項２３に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項２５】
前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）は、生物医学センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）、とりわけニューロンプローブ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）であることを特徴とする、請求項１ないし請求項２４の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）。
【請求項２６】
前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）の複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）のセンサにより、信号（１３２1〜１３２n、１３０）を記録するステップと、
前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）の前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）を用いて、前記信号（１３２1〜１３２n、１３０）を複数のデジタルセンサ信号（１３４1〜１３４n）に変換するステップと、
前記複数のデジタルセンサ信号（１３４1〜１３４n）を、前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）の前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の通信インターフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）を用いて、前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）の基部（１１０、２１０、３３０、９６６、１３１０）に供給するステップと、
前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）の前記基部（１１０、２１０、３３０、９６６、１３１０）によって、前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）の前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）から前記複数のデジタルセンサ信号（１３４1〜１３４n）を受信するステップと、
前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）の前記基部（１１０、２１０、３３０、９６６、１３１０）によって、前記複数のデジタルセンサ信号（１３４1〜１３４n）を処理してプローブ信号（１１２）を得るステップと、
遠隔装置については、前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）の前記基部（１１０、２１０、３３０、９６６、１３１０）に前記プローブ信号（１１２）を供給するステップと
によって、請求項１ないし請求項２４の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、９６０、１１００、１３００）を動作させる方法。
【請求項２７】
コンピュータ上で動作しているときに、請求項２６に記載の方法を実行するためのプログラムコードを有するコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明による実施の形態は、ニューロンのプローブ等のセンサアレイ、センサアレイを動作させる方法、及びセンサアレイを動作させる方法を実行するためのコンピュータプログラムに関する。
【背景技術】
【０００２】
生医学的な測定技術等におけるセンサの応用では、体内の多数（１００以上）のセンサ信号は、外部の電子機器に接続して、伝達する必要がある。これは、特に、ニューロンセンサの場合には、小さなセンサ、及び電極のそれぞれの個数は、可能な限り大きく、脳組織内のニューラル信号を検出するための装置に取り付けられる。信号は、信号を処理して格納できるコンピュータ制御システムまで、外部に送られる。そのようなニューロン・センサ・システムは、一般的には、神経科学、または、脳活動研究を扱う応用領域で応用される。
【０００３】
一般的に、ニューロン針は、複数の電極と、針の先端の基部（base）に信号を伝える導電性トレースとから成る。この先端で、ケーブルは、信号を外部の信号処理装置へ伝達するために取付けられる。一般的に、信号処理は、プリアンプ、フィルタ及びＡ／Ｄコンバータのチェーンから成る。受動針では、能動的な読み出し電子機器は針に実装されていないが、能動針では、電子機器は、部分的にまたは完全に、基部の中に組み込まれている。
【０００４】
ニューロン信号は、数ミリボルトまでの振幅を持つ低周波信号（局所電界電位）、及び数百ミリボルトまでの振幅を持つ高周波信号（活動電位）の２つの主要なタイプ、に分けることができる。
【０００５】
振幅が非常に小さいので、特に信号を外部に伝送する導体の長さが数センチメートルの場合、干渉源に影響されやすい。
【０００６】
ラインキャパシタンスのような寄生効果によって、異なる信号が１つの針上で互いに干渉することがあり、元のソース／電極が、もはや識別できなくなることがある（クロストーク）。
【０００７】
ニューロン針が、一般的に脳組織内に導入されなければならないという要件は、アプリケーションにとって別の重要な側面をもたらす：脳組織内に手術で導入されている間の組織損傷を最小限にすることである。そのため、針は、できるだけ小さい断面積を有する必要がある。これが、これまでのところ軸については成功裏に実現されているが、これまでに発表されたすべてのニューロン針は、そのサイズのために、脳組織内に埋め込むことができない大きな基部を有している。そのため、最大導入深さは、針の長さに制限されている。
【０００８】
ニューロン信号を評価するもう一つの手順は、マルチ電極アレイ（ＭＥＡ）の使用である。このようなシステムでは、脳スライスをニューロンセンサの二次元アレイに配置し、脳スライスのニューロン活動を測定することができる。
【０００９】
一般的に、記述されたアプリケーションに使用できる設計の異なる多数のニューロンプローブが、すでに存在する。すべての既知のシステムは、電子的統合の程度に基づいて分類することができる。
【００１０】
ニューロン評価システムは、３つのグループに分割することができる。
【００１１】
１つのグループは、電子機器を持たない受動システムを備える。そのようなシステムは、電極及び電気導体から成り、導体は、センサからの信号を外部インターフェースまで導く。主にフレキシブル基板上に、複数の異なる実装が存在する。概要は、［１］で見られる。これらのシステムは、少数の電極に制限される。
【００１２】
もう一つのグループは、受動的な電子システムから成る。受動的なＣＭＯＳセンサ・システムでは、能動的な評価電子機器は、実装されていない、しかし、主に、電気的に制御されたスイッチングは、外部接触に繋がる導体の１つを用いて、特定のセンサ素子（例えば、電極）と接続することを可能にしている。評価電子機器は、システムの外側に設置されている。同時に読み出せる電極の数は、基台のコンタクトの数によって制限される。論文［２］、及び［３］は、ニューロン針を記述する、ところが、論文［４］は、二次元のＭＥＡ−システムを導入し、そして、それは受動的な概念に基づく。
【００１３】
第３のグループは、能動的な電子システムを備える。能動的な針の中の、評価電子機器の一部は、チップ［５、６］内に集積される。ここで、信号チェーン、例えば、信号増幅器、アナログ−デジタル変換、デジタル処理／インターフェースは、基部の中に集積される。［２］と［３］と同様に、シャフトそれ自体は、選ばれた電極から基部までニューロン信号を運ぶ電子制御スイッチ及びプリアンプを含む。類似した能動ＭＥＡ−システムは、しかしながら、［７］で記述される。その上、センサノードの選択のためのスイッチに対して、評価回路の一部は、センサアレイ（フィルタ及びプリアンプ）内に集積される。アナログからデジタルへの変換は、感知エリアの外部である。
【００１４】
既知の解決策は、欠点を示す。すべての既知の解決策は、非常に大きな基部（感知領域の外側の電子機器）を有し、それゆえに、ニューロン針の場合には、組織に完全に浸漬することができるわけではない。その上、基部のサイズは、侵襲的な外科的処置を必要とする。並行に読み出すことができるセンサノード（例えば、電極）の数は、電極から基部電子機器まで、アナログ信号を伝えるためのシャフト幅、及び利用可能領域のそれぞれに依存する。信号を外側に伝えるためには、他の解決策では、多くの端子があり、それゆえ、取り扱うのが困難である。受動針では、端子の数は、同時に読み出すことができる電極の数に正比例する。
【００１５】
既知の解決策では、センサからベースまで、感知できるニューロン信号を伝える。このため、外部からの干渉源に対して特に敏感であり、チャンネル間のクロストークに影響されやすい。受動システムと比較して、能動的な概念は、場所で信号を先に増幅することによって信号の完全性を改善する（その場／電極の下で）。すべての既知の概念が、同時に電極の任意の数を読み出すのに適しているわけではない。さらに、シャフトの導体は、それにも係わらず、アナログ信号を導いており、それは実際に増幅されるが、外乱に対して完全に鈍感ではない。
【００１６】
電極の数が増えると、従来の装置は、プローブの基部に多数の相互接続を必要とするか、あるいは、同時に読み出す電極の数を減らすだけで済むようにする必要がある［８、３］。
【発明の概要】
【発明が解決しようとする課題】
【００１７】
したがって、基部のサイズを減少し、任意の数のセンサノードの同時読み出しを可能にし、複雑さとの間でより良い最適化を構築する概念が得られることが望まれる。
【課題を解決するための手段】
【００１８】
本願発明の発見は、測定されるべきアナログ信号、特に、生体信号、より具体的にはニューロン、筋肉、脳、または耳および／または目のような、身体の他の部分から得られるものとしてのニューロン信号などの生体信号を、局所的に、換言すれば、電極の場所で、デジタルセンサ信号に変換することによって、デジタルセンサ信号を得ることができるということである。このように、複数のモジュール記録サイトの各モジュール記録サイトで受信された生体信号を、デジタルセンサ信号を基部に提供する前に、それぞれのモジュール記録サイトで、デジタルセンサ信号に直接変換すると、さらに効率的であり、複雑さを低減することができる。このように、読み出し電子機器の信号チェーン（最先端の）は、プリアンプ、増幅およびフィルタリングを省略することによって低減され、生体信号（例えば、センサ信号）の局所的なアナログ−デジタル変換に置き換えられる。デジタルセンサ信号（それぞれ、デジタルデータ）のみが、複数のモジュール記録サイトの各モジュール記録サイトから基部に伝達され（例えば、シャフトに沿って）、感度の高い信号（例えば、アナログ信号）は、伝達されないので、（ほぼ）、各モジュール記録サイト（例えば、センサ）間のクロストークは測定されず、光源または電磁界などの外部干渉源に対する高いロバスト性が存在する。このように、デジタルセンサ信号は、歪みに対してロバストであり、および／または、小型の通信インターフェースを可能にする、複数のさらなる信号と組み合わせてもよい。さらに、測定値のためのセンサ素子を搭載した記録サイトの数が多いにもかかわらず小型の基部が得られる。
【００１９】
実施の形態によるニューロンプローブのようなセンサアレイは、これにも係わらず、複雑さは、複数のモジュール記録サイトの各モジュール記録サイトにおいて局所的に、生体信号をデジタル信号に変換することによって、複雑さを低減することができるように、高効率を維持することにより、基部のサイズを小さくして実装することができる。この変換により、モジュール記録サイトの個数が多くても、任意の個数のモジュール記録サイトの接触することができる。
【００２０】
この発明による実施の形態は、プローブ信号を提供するように構成された基部を備えるセンサアレイに関する。センサアレイは、複数のモジュール記録サイトを備える。複数のモジュール記録サイトの各モジュール記録サイトは、信号を受信し、信号をデジタルセンサ信号に変換し、デジタルセンサ信号を基部に供給するように構成されている。基部は、モジュールを記録している、複数のモジュール記録サイトから複数のデジタルセンサ信号を受信するように構成され、プローブ信号を供給するように複数のデジタルセンサ信号を処理するように構成されている。
【００２１】
複数のモジュール記録サイト場所の各モジュール記録サイトは、例えば、信号を示す生体信号を受信する。換言すれば、信号は、実施の形態によれば生体信号である。生体信号は、生体信号からデジタルセンサ信号への変換がアナログ−デジタル変換によって実行されるように、アナログ信号である。これは、例えば、各モジュール記録サイトに実装されたアナログ−デジタル変換器によって実現される。複数のモジュール記録サイトの各モジュール記録サイトからのデジタルセンサ信号は、例えば、基部によって受信される。それにより、基部は、最先端のアクティブセンサアレイのようなアナログ−デジタル変換器を備える必要はない。このように、基部は、例えば最先端のセンサアレイの基部と比較して、全ての記録サイト、および／または、ＡＤＣｓ（アナログ−デジタル変換器）、および／または、フィルタおよび／または、増幅器のために、例えば、それぞれ、導体のような、少数の構成要素を必要とするので、基部は、例えば、小さなサイズで実装される。また、複数のモジュール記録サイトの各モジュール記録サイトが生体信号をデジタルセンサ信号に直接変換することにより、複数のモジュール記録サイトの任意の数のモジュール記録サイトと接触することが可能となる。
【００２２】
実施の形態では、複数のモジュール記録サイトの、各モジュール記録サイトは、通信インターフェースを備える。通信インターフェースは、例えば、基部から構成データを受信することができる。受信した構成データに基づいて、モジュール記録サイトは、例えば、モジュール記録サイトの動作に関連するパラメータを適応させることができる。構成データは、例えば、各モジュール記録サイトの状態に関する情報、例えば、各モジュール記録サイトのオン状態、または、オフ状態を保持することができる。したがって、どのモジュール記録サイトが記録すべきか、従って信号を受信すべきかを選択することができる。例えば、構成データの形で受信可能な情報は、アナログからデジタルの変換のスケーリングの変更を含んでいてもよい。通信インターフェースは、各モジュール記録サイトと、基部との間の通信を可能にするインターフェースである。この場合、通信インターフェースは、たとえば、構成モードで動作する。
【００２３】
センサアレイの実施の形態では、複数のモジュール記録サイトの各モジュール記録サイトは、各モジュール記録サイトの通信インターフェースを使用して、基部に、デジタルセンサ信号を供給するように構成されている。複数のモジュール記録サイトの通信インターフェースは、互いに基部に対して直列接続されている。これは、複数のモジュール記録サイトの全てのモジュール記録サイトを同時に読み出せることを意味する。この場合、通信インターフェースは、例えば、通常の動作モードである。各モジュール記録サイトの通信インターフェースは、例えば、各モジュール記録サイトの各デジタルセンサ信号を、他のモジュール記録サイトのそれぞれの位置に対して、各モジュール記録サイトのそれぞれの位置に対応して順次転送する。そのようにすれば、各モジュール記録サイトのデジタルセンサ信号を、隣接するモジュール記録サイトのデジタルセンサ信号にリンクさせて、基部に搬送することができる。そのようにすれば、例えば、複数のモジュール記録サイトのうちの１つのモジュール記録サイトから、複数のモジュール記録サイトのうちの隣接するモジュール記録サイトまでの接続数が、非常に少なく抑えられ、干渉の影響を受けやすいアナログ信号（例えば、各モジュール記録サイトが受信した生体信号）は、基部には伝達さられない。また、全ての信号がデジタル化され（これは、例えば、複数のモジュール記録サイトの各モジュール記録サイトが受信した各生体信号がデジタルセンサ信号に変換されることを意味する）、その場で直接（例えば、各モジュール記録サイト上で）、通信インターフェースを介して、基部にシリアル送信されるため、センサアレイは、基部への回線数が非常に少なくて済む。このように、センサアレイは、デジタルセンサ信号を基部に転送するために、複数のモジュール記録サイトの、各モジュール記録サイトからの回線数が少なくて済むので、複雑さが軽減されるだけでなく、センサアレイの基部やシャフトのサイズも小さくなる。また、複数のモジュール記録サイトの通信インターフェースを互いに基準にして基部にシリアル接続することにより、センサアレイが、任意の数のモジュール記録サイトに接続することも可能となる。
【００２４】
このように、このモジュールシステムの概念によれば、例えば、最小の複雑さで、任意の数のモジュール記録サイト（例えば、任意のトポロジー、または、形状のニューロン電極でも）に接触させ、基部のサイズを小さくしてモジュール記録サイトの同時読み出しを可能にする。
【００２５】
実施の形態では、複数のモジュール記録サイトの各モジュール記録サイトは、通信インターフェースを備える。通信インターフェースは、シリアルインターフェースを備える。複数のモジュール記録サイトの通信インターフェースは、例えば、基部から、センサアレイのセンサアレイ端点（end point）までのフォワードパスと、センサアレイ端点から、基部までのバックワードパスとからなるシリアル通信チェーンの中で互いに接続されている。ここで、センサアレイ端点は、生物医学センサアレイの端点、特に、先端部である。
【００２６】
第１のモジュー記録サイトと、直接隣接する第２のモジュール記録サイトとを備える、それぞれの一対について、第１のモジュール記録サイトの通信インターフェースは、フォワードパスに接続されており、第２のモジュール記録サイトの通信インターフェースは、バックワードパスに接続されている。各モジュール記録サイトからのデジタルセンサ信号は、クロックと同様に、例えば、１つのモジュール記録サイトから次のモジュール記録サイトに転送される（例えば、直接隣接する第２のモジュール記録サイトまで）。クロックは、例えば、それぞれのモジュール記録サイトから、それぞれのモジュール記録サイトまで、若干遅れて転送されることにより、デジタル供給ノイズを分散させ、ピーク時の消費電流を低減することができる。
【００２７】
モジュール記録サイトは、例えば、フォワードチェーンとフォワードクロックに接続された第１のモジュール記録サイトと、バックワードチェーンとバックワードクロックに接続された第２のモジュール記録サイトとからなる２つモジュール記録サイトのブロックにグループ化されている。したがって、例えば、全ての第２のモジュール記録サイトのシリアルインターフェースは、フォワードチェーンに接続／結合され、他の全てのモジュール記録サイトのシリアルインターフェースは、バックワードチェーンに接続／結合されている。第１のチェーン及び第２のチェーンは、デジタルセンサ信号が、基部に転送されるように基部に結合される。また、フォワードチェーンとバックワードチェーンにペアのモジュール記録サイトを使用する代わりに、２の倍数（例えば、４つのモジュール記録サイト、最初の２つがフォワードチェーンに接続され、２つ目の２つがバックワードチェーンに接続されている、または６つのモジュール記録サイト、最初の３つがフォワードチェーンに接続され、２つ目の３つがバックワードチェーンに接続されている）を使用することもでき、一方向に１つのチェーンだけの単一のモジュールを使用することもできる。後者の１チェーンのみの場合には、全てのモジュール記録サイトがフォワードチェーンに接続されている場合には、チェーンの端部から基部までの追加のデジタルワイヤがバックワードパスとして機能してもよいし、全てのモジュール記録サイトがバックワードチェーンに接続されている場合には、基部からチェーンの端部までの追加のデジタルワイヤがフォワードパスとして機能しなければならない。フォワードパス及びバックワードパスのいずれか一方の経路のみが使用されるが、必須ではない単一のモジュール解決策と比較して、より効率的である。このようにして、各モジュール記録サイトによって提供される各デジタルセンサ信号は、基部に非常に高速に転送され、実施の形態によれば、各モジュール記録サイトと基部との間ではデジタル信号のみが交換される。複数のモジュール記録サイトを同時に読み出すことが可能であり、基部に転送された各デジタルセンサ信号は、各モジュール記録サイトと各モジュール記録サイトおよびベースとを接続するフォワードチェーンおよびバックワードチェーンの実施の形態により、特定のモジュール記録サイトに割り当てることができる。
【００２８】
実施の形態では、基部は、複数のモジュール記録サイトから、結合されたセンサ信号を受信するように構成されており、結合されたセンサ信号は、それぞれのモジュール記録サイトのデジタルセンサ信号を備える。結合されたセンサ信号は、例えば、それぞれのモジュール記録サイトのそれぞれのデジタルセンサ信号のシーケンス、またはそれぞれのモジュール記録サイトのそれぞれのデジタルセンサ信号とそれぞれのモジュール記録サイトのそれぞれのデジタルセンサ信号との重畳である。この実施の形態によれば、例えば、複数のモジュール記録サイトの、各モジュール記録サイト基部とを接続し、結合されたデジタルセンサ信号を基部に転送するデジタルデータバスが１つだけ必要とされるので、センサアレイの複雑さを低減し、基部のサイズを小さくすることができる。
【００２９】
従って、実施の形態では、複数のモジュール記録サイトの各モジュラー記録サイトは、通信インターフェースを構成する。複数のモジュール記録サイトの通信インターフェースは、互いに、ベースに対して平行に接続されている。これは、例えば、複数のモジュール記録サイトとベースとの間に並列に接続されたインターフェースと理解することができる。これは、例えば、複数のモジュール記録サイトからの全てのデジタルセンサ信号が、並列にベースに送られることを意味する。また、例えば、複数のチェーンを並列に実装して読み出すことができ、例えば、第１チェーンに第１のモジュール記録サイトと第２のモジュール記録サイトが接続された第１チェーン、第２チェーンに第３のモジュール記録サイトと第４のモジュール記録サイトが接続された第２チェーン、第３チェーンに第５のモジュール記録サイトと第６のモジュール記録サイトが接続された第３チェーン、第１チェーンに第７のモジュール記録サイトと第８のモジュール記録サイトが接続された第４チェーンなどが挙げられる。これは、例えば、４つのチェーンが基部に結合されており、ここで、基部は、４つのチェーンを同時に読み出すように構成され、外部インターフェースのために、入力されたデジタルセンサ信号をシリアル化するように構成されていることを意味する。この実施形態は、デジタルセンサ信号の形でのデータを非常に速く読み出すことができるという利点があり、したがって、センサアレイはより効率的になる。
【００３０】
実施の形態では、複数のモジュール記録サイトの各モジュール記録サイトは、デルタシグマ−アナログデジタル変換器を構成する。最大の生体信号、特にニューロン信号であっても、数十ミリボルトの範囲内にしかなく、要求される直線性が低いので、各モジュール記録サイトにおけるＧｍ-Ｃ（容量Ｃと組み合わせた増幅器のトランスコンダクタンスＧｍを用いた積分器）ベースのインクリメンタルデルタシグマ−アナログ−デジタル変換器を用いた直接変換（例えば、各モジュール記録サイトによる）が実施される。一次変調器（例えば、デルタシグマ−ＡＤＣ（ＡＤＣはアナログデジタルコンバータ））は、１つの積分器とコンデンサだけを必要とし、正確な時定数、したがってローカルバイアスが必要ないので、最小限のシリコン面積の実装を可能にする。複数のモジュール記録サイトの各モジュール記録サイトによるデルタシグマ−アナログデジタル変換器の使用は、各モジュール記録サイトによる受信信号を各モジュール記録サイトで直接デジタルセンサ信号に変換できるという利点を有する。このようにして、各モジュール記録サイトからベースへ（ほぼ）電磁干渉やクロストークに対して鈍感なデジタルセンサ信号が送信される。それによって、センサアレイは非常に正確になる。この実施形態の別の利点は、複数のモジュール記録サイトの各モジュール記録サイトからベースに転送された信号は、デジタルセンサ信号への信号の変換がベースに実装されており、ベースが非常に大きくなる従来技術のようなセンサアレイの代わりに、すでにデジタル化されていることであり、本願発明によるセンサアレイでは、ベースのサイズは小さくすることができる。連続時間デルタシグマ変換器は、それらの要求電流が減少することが知られている。さらに、デルタシグマ−アナログデジタル変換器は、暗黙のアンチエイリアシングフィルタ効果を構成することが知られている。このように、追加回路ブロックとしての専用のアンチエイリアシングフィルタの必要性を省略することができるので、より多くの電流と追加面積を節約することができる。したがって、センサアレイの複雑さは小さい。
【００３１】
実施の形態では、複数のモジュール記録サイトの各モジュール記録サイトは、積分器と、信号を直接デジタルセンサ信号に変換するように構成された量子化器とから構成されている。積分器は、例えば、ＯＴＡ-Ｃ積分器（それぞれ、オペレーショナル・トランスコンダクタンス増幅器＋キャパシタンス）、すなわち単段デルタシグマＡＤＣである。しかし、センサアレイの異なる設計に対してより最適であるかもしれない、さらに高次のＡＤＣ（高次はより多くの積分器を意味する）を実装することも可能である。単一分岐ＯＴＡ−Ｃ積分器の出力は、電流フィードバックのためのスイッチを駆動する量子化器、すなわちコンパレータおよび出力ラッチに接続されている。複数のモジュール記録サイトの各モジュール記録サイトの積分器は、信号を受信し、信号を積分するように構成されており、積分された信号を得るように構成されている。複数のモジュール記録サイトの各モジュール記録サイトの量子化器は、ラッチ付きコンパレータと出力ラッチとから構成されている。ラッチ付きコンパレータは、統合された信号を受信し、統合された信号を量子化するように構成されている。出力ラッチは、コンパレータ出力に基づいて、積分器への電流フィードバックのためのフィードバックスイッチを駆動するように構成されている。デジタルレベルの入力信号で動作するフィードバック電流およびフィードバックスイッチのノイズは、主要なノイズ寄与要因と比較して無視できる程度である。Ｇｍ−Ｃ積分器を使用した実装には、例えば、要求される面積が非常に小さいという利点がある。各モジュール記録サイトで積分器と量子化器とを直接使用するもう一つの利点は、プリアンプが不要であるということである。積分器と量子化器とを使用することで、各モジュール記録サイトで信号を直接デジタルセンサ信号に変換することができる。このようにして、デジタルセンサ信号は、複数のモジュール記録サイトの各モジュール記録サイトからベースに転送される。センサアレイでは、従来技術のように、生体信号はアナログ信号としてベースに転送されるため、プリアンプが必要となる。
【００３２】
実施の形態では、複数のモジュール記録サイトの各モジュール記録サイトは、隣接するモジュール記録サイトとは無関係に、信号をデジタルセンサ信号に変換するように構成されている。これは、複数のモジュール記録サイトの各モジュール記録サイトによって受信された信号が、アナログ信号として、例えば、次のモジュール記録サイトに、または、直接基部に転送される必要はなく、代わりに、それぞれのモジュール記録サイトによって、デジタルセンサ信号に直接変換されるという利点を有する。このように、センサアレイは、電磁干渉やクロストークの影響をほとんど受けない。
【００３３】
実施の形態では、複数のモジュール記録サイトの各モジュール記録サイトは、信号を検出するために構成された少なくとも１つのセンサ素子を備える。センサ素子は、電極、光学センサ、および／またいは、化学センサであってもよい。また、例えば、１つのモジュール記録サイトが３つのセンサ素子を有することも可能である。これは、例えば、アナログ信号をデジタルセンサ信号に変換するための複数のモジュール記録サイトのうちの１つのモジュール記録サイトにおいて、１つ以上のセンサ素子が電子回路を共有していることを意味する。このように、構成要素の数が少なくなり、したがって、また、センサアレイのサイズも小さくなる。
【００３４】
実施の形態では、複数のモジュール記録サイトは、軸方向に沿って配置され、軸方向に沿ってアレイを形成する。軸方向に垂直な第１の垂直方向に沿った基部の延長は、せいぜい、第１の垂直方向に沿った複数のモジュール記録サイトの延長である。軸方向に垂直な第２の垂直方向に沿った基部の延長は、せいぜい、第２の垂直方向に沿った複数のモジュール記録サイトの延長である。これは、例えば、基部からすべてのモジュール記録サイトを通る（複数のモジュール記録サイトを通る）基部から、最後のモジュール記録サイトまでの軸方向に垂直な断面が変化しなくてもよいことを意味する。これは、基部の断面に影響を与えることなく、センサアレイの複数のモジュール記録サイトのうち任意の数のモジュール記録サイトを選択することができるというメリットを有する。このように、基部は、例えば、複数のモジュール記録サイトの各モジュール記録サイトと同じ断面を有することができる。従って、基部を完全に組織内に埋めることができる。従って、センサアレイを、組織内により深く配置することができ、侵襲的な外科治療を最小限にすることができる。この実施の形態は、モジュール記録サイトの数に応じて基部の大きさが変化しないことを意味するものではない。例えば、基部のサイズは、１次元で（わずかに）変化することができる。
【００３５】
実施の形態では、センサアレイの軸方向の延長に対して垂直な平面における複数のモジュール記録サイトの断面は、モジュール記録サイトの数に依存しない。これは、より多くのモジュール記録サイトがセンサアレイに付加されても、各モジュール記録サイトの断面は、変化しないことを意味し得るが、例えば、複数のモジュール記録サイトの上の基部から、最後のモジュール記録サイトまでの断面が減少しているセンサアレイを有する外科手術のために必要な場合には、複数のモジュール記録サイトの断面を変化させることは可能であり得る。実施の形態では、モジュール記録サイトの数が多い場合でも、基部が小さいことが可能であるが、基部のサイズは、モジュール記録サイトの数に応じて変化してもよい。基部のサイズは、例えば、モジュール記録サイトの数を増加させると、例えば、１次元で（わずかに）変化することができる。
【００３６】
実施の形態では、センサアレイは、複数のモジュール記録サイトを構成する１つ以上の列を備える。モジュール概念は、複数のモジュール記録サイトの任意の配置、例えば２次元アレイの形態で、または、１つ、または、複数の列を有する針の形態で実現することを可能にする。複数のモジュール記録サイトのモジュール概念のメリットは、複数のモジュール記録サイトの各モジュール記録サイトに対する各モジュール記録サイトの配置が非常に柔軟であることである。従って例えば、２つの列を有するセンサアレイを実現することができる。したがって、センサアレイは、より広い領域からの信号を記録することができる。グローバルなアナログ信号ルーティングが存在せず、設計の高いモジュール性のために、より長いプローブまたはプローブ形状の任意のアプリケーション固有の変更は、同一の性能を提供するであろう。
【００３７】
実施の形態では、基部は、プローブ信号を提供するための有線出力インターフェースを備える。有線出力インターフェースのチャネル数は、モジュール記録サイトの数とは無関係であり、センサアレイの軸方向の延長線に対して垂直な平面内の複数のモジュール記録サイトの交差部分（cross section）とは無関係である。この実施の形態によれば、センサアレイの複雑さを、低減することができる。センサアレイの複雑が低減する理由は、例えば、任意の数のモジュール記録サイトを用いて、ほかに、外部装置に対する基部での同じ有線出力インターフェースを用いて、センサアレイを作成することができるからである。
【００３８】
実施の形態では、複数のモジュール記録サイトは、基部とセンサアレイのセンサアレイ端点との間に配置され、センサアレイは針を形成する。センサアレイ端点は、生体信号センサアレイの端点、特に、先端である。このように、センサアレイを組織に入れるための外科手術は、より簡単になる。先端部の実施形態では、センサアレイを組織内に埋め込むことが容易になる。
【００３９】
実施の形態では、複数のモジュール記録サイトの各モジュール記録サイトは、筐体を備え、筐体は、信号を受信するためのセンサ部分を備え、隣接するモジュール記録サイトの筐体のセンサ部分からセンサ部分を絶縁するための絶縁部分を構成する。筐体は、生物適合性を有していてもよく、したがって、センサアレイは、合併症を招くことなく、組織内に埋設することができる。２つのモジュール記録サイトの間の絶縁部分があると、一方のモジュール記録サイトの受信信号と、他方のモジュール記録サイトからの受信信号とを分離することが可能である。絶縁部を有することにより、一方のモジュール記録サイトによる受信信号が一方のモジュール記録サイトから他方のモジュール記録サイトへとジャンプし、それにより、センサアレイで受信信号を定位させることができなくなるのを防止することができる。絶縁部を有することにより、例えば、１つのモジュール記録サイトによる受信信号をセンサアレイで定位させることができる。
【００４０】
実施の形態によれば、複数のモジュール記録サイトのうちの１つのモジュール記録サイトは、筐体からなり、筐体は、信号を受信するための２つ以上のセンサ部分からなり、２つ以上のセンサ部分のうちの別のセンサ部分から各センサ部分を絶縁するための絶縁部分からなる。２つ以上のセンサ部分の各センサ部分は、信号を受信することができ、ここで、各センサ部分は、例えば、個別の信号を生成する。個々の信号は、同じであってもよく、少なくとも部分的に互いに異なるものであってもよい。したがって、例えば、モジュール記録サイトが３つのセンサ部分からなる場合、３つの個別信号（例えば、３つのセンサ部分によって生成され、センサ部分は、受信された信号から、電極またはセンサ素子とも呼ぶことができる）はすべて同じであるか、すべてが互いに異なるか、または２つが同じであり、１つが他の２つと異なる。したがって、２つ以上のセンサ部分によって受信された１つの信号は、センサ部分の位置に応じて、例えば、１つ以上の個別の信号をもたらすことができる。第１のセンサ部分が、例えば、第２のセンサ部分よりも信号源に近い位置に配置されている場合、第１のセンサ部分は、実施形態に従って、第２のセンサ部分によって生成された第２の個別信号よりも高い振幅を有する第１の個別信号を生成する。少なくとも２つのセンサ部分を互いに絶縁することにより、２つ以上のセンサ部分が互いに相互作用して不正確な個別センサを生成することを防止することができる。従って、受信した信号の非常に正確な定位および分析が達成され得る。
【００４１】
実施の形態によれば、複数のモジュール記録サイトの各モジュール記録サイトは、アナログ部とデジタル部とに分割されている。アナログ部分とデジタル部分とは、別個の供給ルーティングを構成する。デジタル部は、第１の導電性素子によってアナログ部からシールドされている。これは、例えば、電磁干渉を遮断する（電磁干渉に対するロバスト性を高める）ように構成されたシールド（低インピーダンスグランドシールド）によって、アナログ部がデジタル部から分離されていることを意味する。第２の導電性素子は、アナログ部分とデジタル部分とをセンサ素子から遮蔽するように、センサ素子のコネクタを取り囲むように配置されている。換言すれば、第２の導電性素子は、例えば、センサの方向において、アナログ部およびデジタル部をも覆うシールドである。前記アナログ部は、前記センサ素子によって受信された生体信号を前記デジタルセンサ信号に変換するように構成されている。前記アナログ部分と前記デジタル部分とは、前記デジタルセンサ信号を前記デジタル部分に提供するために結合されている。デジタル部は、デジタルセンサ信号を基部に提供するように構成されている。センサアレイ全体は、例えば、一次元に沿って（基部から最後のモジュール記録サイトまで）デジタル部とアナログ部とに分離され、その間に別個の供給源と低インピーダンスのグランドシールドが存在し、それはまた上面（それぞれセンサの方向でアナログ部とデジタル部とを覆う表面）を覆うようになっており、電磁干渉に対するロバスト性を高め、デジタルノイズを低減する。
【００４２】
実施の形態では、センサアレイは、プローブ信号を供給するための基部と、複数のモジュール記録サイトとを備える。複数のモジュール記録サイトの各モジュール記録サイトは、信号を受信するように、信号をセンサ信号に変換するように、及びモジュール記録サイトの通信インターフェースを使用して、センサ信号を基部に供給するように構成されている。複数のモジュール記録サイトの通信インターフェースは、互いに、及び基部に対して、直列に接続されている。
【００４３】
実施の形態によれば、それぞれのモジュール記録サイトで受信した信号は、それぞれのモジュール記録サイトでデジタルセンサ信号に直接変換されるので、既に信号処理は、それぞれのモジュール記録サイトで行われている。このように、信号を処理するための部品が少ないため、基部を小型化して実装することができる。この実施の形態では、基部のサイズを小さくすることができるだけでなく、センサアレイの複雑さを小さくすることができ、任意の数のモジュール記録サイトを同時に接触させて読み出すことができる。
【００４４】
センサアレイは、上述のセンサアレイと同様の考察に基づいている。ところで、センサアレイは、上記のセンサアレイに関しても記載されているすべての特徴及び機能を備えて完成させることができる。
【００４５】
センサアレイの実施形態では、センサ信号は、デジタルセンサ信号である。これは、デジタルセンサ信号は、電磁の干渉、及びクロストークに対して、影響を受けにくいというメリットがある。
【００４６】
実施の形態によると、センサアレイを動作するための方法は、センサアレイの複数のモジュール記録サイトのうちの複数のモジュール記録サイトのセンサを用いて信号を記録するステップと、センサアレイの複数のモジュール記録サイトを使用して、信号を複数のデジタルセンサ信号に変換するステップと、センサアレイの複数のモジュール記録サイトの通信インターフェースを使用して、複数のデジタルセンサ信号を、センサアレイの基部に供給するステップと、センサアレイの複数のモジュール記録サイトからの複数のデジタルセンサ信号をセンサアレイの基部で受信するステップと、センサアレイの基部によって、複数のデジタルセンサ信号を、プローブ信号を得るように処理するステップと、および、遠隔装置に対して、センサアレイの基部でプローブ信号をリモート装置に提供するステップとを含む。
【００４７】
方法は、上述のセンサアレイと同じ考慮に基づく。
【００４８】
ところでこの方法は、センサアレイに関しても記載されているすべての特徴、及び機能を備えて完成されることができる。
【００４９】
実施の形態によれば、コンピュータ上で実行する際に、上述の方法を実行するためのプログラムコードを備えるコンピュータプログラムが作成される。
【図面の簡単な説明】
【００５０】
図面は、必ずしも、縮尺通りではなく、代わりに一般に本願発明の原理を説明することに重点が置かれている。以下の説明では、発明のさまざまな実施の形態が、以下の図面を参照して説明されている、
【図１】図１は、本願発明の実施の形態による、ニューロンプローブの概略図を示す。
【図２】図２は、本願発明の実施の形態によるニューロンプローブを示す図であり、図２ａは、本願発明の実施の形態による、先端を用いた、ニューロンプローブの概略ブロック図を示す。図２ｂは、図２ａに示されるニューロンプローブの概略斜視図を示す。
【図３】図３は、本願発明の実施の形態による、シールドを用いたニューロンプローブを示す図であり、図３ａは、本願発明の実施の形態による、シールドを用いた、ニューロンプローブの概略ブロック図を示す。図３ｂは、図３aに示されるニューロンプローブの概略斜視図を示す。
【図３ｃ】図３ｃは、本願発明の実施の形態による、セグメント化されたニューロンプローブの概略斜視図を示す。
【図４ａ】図４ａは、本願発明の実施の形態による、モジュール記録サイトの概略ブロック図を示す。
【図４ｂ】図４ｂは、本願発明の実施の形態による、モジュール記録サイトの概略ブロック図を示す。
【図５ａ】図５ａは、本願発明の実施の形態による、アナログ−デジタルコンバータを有するモジュール記録サイトの回路図を示す。
【図５ｂ】図５ｂは、本願発明の実施の形態による、モジュール記録サイトの構成要素（Ｇｍ−Ｃインテグレータ、ラッチ付きコンパレータ、及び出力ラッチ）の回路図を示す。
【図６ａ】図６ａは、本願発明の実施の形態による、ニューロンプローブによって測定された、ＮＬ／ＩＮＬ（微分非線形性／積分非線形性）体外測定データを示す図である。
【図６ｂ】図６ｂは、本願発明の実施の形態による、ニューロンプローブによって測定された、生体外のパワースペクトル密度プロットを示す図である。
【図６ｃ】図６ｃは、本願発明の実施の形態による、ニューロンプローブによって測定される、体外の測定データの統計ノイズ分布を示す。
【図７】図７は、本願発明の実施の形態による、ニューロンプローブを用いた、体外測定のセットアップの概略図を示す。
【図８】図８は、本願発明の実施形態による、ニューロンプローブを用いた、光遺伝学応用のための測光、及び放射測定光感度測定を示す。
【図９】図９は、本願発明の実施の形態による、ＣＭＯＳチップ、及びニューロンプローブの顕微鏡写真を示す。
【図１０ａ】図１０ａは、先行技術による、ニューロンプローブの概略図を示す。
【図１０ｂ】図１０ｂは、本願発明の実施の形態による、ニューロンプローブの概略図を示す。
【図１１】図１１は、先行技術による、ニューロンプローブの概略図を示す。
【図１２】図１２は、本願発明の実施の形態による、ニューロンプローブを含む異なるニューロンプローブの比較を示す。
【発明を実施するための形態】
【００５１】
実施の形態の詳細な説明
【００５２】
以下の説明では、同一のまたは同等の要素、または同等のまたは同等の機能を有する要素は、異なる図面であっても、同一のまたは、同等の参照番号によって示される。
【００５３】
以下の説明では、本願発明の実施の形態をより詳細に説明するために、複数の詳細が説明される。しかしながら、本願発明の実施の形態は、これらの特定の詳細なしで実施されてもよいことは、当業者には明らかである。他の実施例では、本願発明の実施の形態を不明瞭にすることを避けるために、周知の構造及び装置は、詳細ではなくブロック図の形態で示されている。さらに、以下に説明する異なる実施の形態の特徴は、特に断りのない限り、互いに組み合わせてもよい。
【００５４】
以下では、本願発明の実施形態を参照する。本願発明の実施形態は、本願発明を実施するための１つの可能性として、ニューロンプローブに関連して記載される。いかなる制限もなく、以下に与えられた説明は、他のセンサアレイ、特に生物医学センサアレイにも関連する。そのような生物医学的センサアレイの例は、ヒトまたは動物の網膜に関連して使用され得る光センサアレイである。例えば、そのようなセンサアレイは、信号を受信するように構成されてもよい。以下では、記載された実施例は、モジュール記録サイトによって受信される信号として生体信号を参照してもよいが、実施例は本明細書に限定されるものではなく、例えば光信号または電気信号などの他のタイプのアナログ信号に一般的に関連している。生体信号は、継続的に測定および監視することができる生物中の任意の信号であってもよい。生体信号という用語は、生体電気信号を指すために使用されてもよいが、電気的（例えば、電気化学的にトリガーされた）信号および電気化学的信号または光信号などの非電気的信号の両方を指してもよい。生体信号は、特に、電気信号であってもよいし、少なくとも電気信号から構成されていてもよく、信号は、生化学的反応および／または光信号または刺激に基づくものである。センサアレイは、そのような生体信号を検出し、それに基づくセンサ信号を提供してもよい。したがって、記載された実施例は、ニューロン信号を受信するように構成されてもよいニューロンプローブを指すことができるが、実施例はこれに限定されるものではない。
【００５５】
図１は、本願発明の実施の形態による神経プローブ１００の概略図である。ニューロンプローブ１００は、プローブ信号１１２を提供するように構成された基部１１０、すなわち生体センサ基部、特にニューロンプローブ基部を構成する。ニューロンプローブ１００はまた、複数のモジュール記録サイト１２０を構成する。複数のモジュール記録サイト１２０は、モジュール記録サイト１２２1〜１２２nからなる。サブインデックスｎは、例えば、少なくとも２以上、好ましくは少なくとも１０以上、より好ましくは少なくとも５０以上、例えば５０、７０、１００以上の整数、例えば１４４であり、サブインデックスｎが１４４以上の任意の整数であることも可能である。便宜上、各モジュール記録サイト１２２eを識別する。複数のモジュール記録サイト１２０の各モジュール記録サイト１２２eは、神経信号または生体信号１３０を受信するように構成されており、ここで、各モジュール記録サイト１２２eは、神経信号１３２1〜１３２nを受信することができる。ニューロン信号１３２1〜１３２nは、ニューロン信号１３２1〜１３２nのうちの類似もしくは同一であるか、またはすべてのニューロン信号１３２1〜１３２nが互いに異なっている少なくとも２つのニューロン信号から構成され得る。複数のモジュール記録サイト１２０の各モジュール記録サイト１２２eは、受信した神経信号１３２1〜１３２nをデジタルセンサ信号１３４1〜１３４nに変換するように構成されている。複数のモジュール記録サイト１２０の各モジュール記録サイト１２２eは、デジタルセンサ信号１２２1〜１２２nをベース１１０に提供するように構成されている。ベース１１０は、複数のモジュール記録サイト１２０から複数のデジタルセンサ信号１２２1〜１２２nを受信し、プローブ信号１１２2を提供するように複数のデジタルセンサ信号１３４1〜１３４nを処理するように構成されている。
【００５６】
ニューロンプローブ１００は、生体内神経活動の高密度脳深部記録のための組織貫通プローブとして使用することができ、プローブ・シャフト上の電子集積のレベルによる制限を克服する。能動プローブは、従来技術では、信号品質を改善し、その場で寄生効果を低減させるために使用されているが、それでも、これらの信号を電極から読み出し電子装置が大面積［4、6］上に位置する基部にルーティングする必要がある。ニューロンプローブ１００は、複数のモジュール記録サイト１２０の、各モジュール記録サイト１２２eにおいて、受信し、ニューロン信号１３２1〜１３２nをデジタルセンサ信号１３４1〜１３４nに変換するように構成されているので、基部１１０は、この構成要素を必要とせず、したがって、基部１１０は、小さな面積に実装することができる。
【００５７】
図２ａは、ニューロンプローブ２００のブロック図を示し、図２ｂは、ニューロンプローブ２００の概略図を示す。
【００５８】
図２ａの神経プローブ２００は、基部２１０と、複数のモジュール記録サイト２２０と、例えば先端部２３０とから構成される。複数のモジュール記録サイト２２０の各モジュール記録サイト２２４1〜２２４nは、センサ素子２２２1〜２２２nと、上皮内（in-situ）アナログ／デジタル変換器２２６1〜２２６nと、双方向シリアルデジタルデータバス２２８1〜２２８nとから構成される。ニューロンプローブ２００のベース２１０は、基準２１２、電源２１４、デジタルインターフェース／制御ユニット２１６、および周辺インターフェース／接触２１８（パッド）からなり、ここで、基準２１２は、例えば、モジュール記録サイト２２４1〜２２４nの各々に接地電位または任意の基準電位を提供する。電力供給装置２１４は、各モジュール記録サイト２２４1〜２２４nに電力を供給し、電力供給装置２１４は、基準２１２との間で、アナログ-デジタル変換器２２６1〜２２６nのための差動入力を形成し、デジタルインターフェース／制御ユニット２１６は、各モジュール記録サイト２２４1〜２２４nの各双方向シリアルデジタルデータバス２２８1〜２２８nに接続され、例えば、各モジュール記録サイト２２４1〜２２４nのそれぞれの上皮内アナログ／デジタル変換器２２６1〜２２６nの動作を例えば調整することを可能にするための構成データを複数のモジュール記録サイト２２０に提供するように構成されている。先端部２３０の主な機能は、例えば、組織に入りやすくすることである。モジュール記録サイト２２０の複数のサイト２２０は、例えば、異なるセンサ素子２２２e〜２２２nで神経信号を受信することができる。
【００５９】
図２ａは、モジュール読み出し回路としてのニューロンプローブ２００の概略構成を示す図である。モジュール記録サイト２２４1〜２２４nは任意の数であり、センサまたはセンサ素子２２２1〜２２２n、任意に電極（ニューロンパルスを電圧として受信する）、光学センサまたは化学センサで構成されていてもよい。各モジュール記録サイト２２４1〜２２４nは、センサ素子２２２1〜２２２nを介してニューロン信号を受信し、受信したニューロン信号を上皮内アナログ／デジタル変換器２２６1〜２２６nでデジタルセンサ信号に変換し、このデジタルセンサ信号を双方向シリアルデジタルデータバス２２８1〜２２８nで基部２１０のデジタルインターフェース／制御ユニット２１６に転送するように構成されている。デジタルインターフェース／制御ユニット２１６は、双方向シリアル・デジタル・データ・バス２２８1〜２２８nを介して複数のモジュール記録サイト２２４1〜２２４nから複数のデジタルセンサ信号を受信し、プローブ信号を周辺インターフェース／コンタクト２１８に提供するように複数のデジタルセンサ信号を処理するように構成されており、それにより、周辺インターフェース／コンタクト２１８は、外部デバイスとの接続を行い、プローブ信号を外部デバイスに送信するように構成されている。
【００６０】
図２ｂは、ニューロンプローブ２００の概略図である。ニューロンプローブ２００は、複数のモジュール記録サイト２２４1〜２２４nを備え、各モジュール記録サイト２２４1〜２２４nは、センサ素子２２２1〜２２２nを備える。センサ素子２２２1〜２２２nは、各センサ素子２２２1〜２２２nの下の電子機器２４０にセンサ接触領域２５０で接続されている。ニューロンプローブの一端において、ニューロンプローブは、例えば、周辺インターフェース／接触部２１８として使用されるパッド２６０を備える。周辺インターフェース／接触部２１８により、プローブはケーブルに接続され、それにより、リモートデバイスに接続される。センサ素子２２２1〜２２２nは、例えば、ニューロン信号を受信し、センサ接触領域２５０を介してニューロン信号をセンサ素子２２２1から２２２nの下の電子装置２４０に、送信することができる。各センサ素子２２２1〜２２２nの下の電子装置２４０は、例えば、受信したニューロン信号を処理し、ニューロン信号を（デジタル）センサ信号に変換することができる。
【００６１】
図３ａは、ニューロンプローブ３００のブロック図を示し、図３ｂはニューロンプローブ３００の概略図を示す。
【００６２】
図３ａの神経プローブ３００は、例えば、図２ａの先端部２３０と同様の機能を有する先端部３１０からなる。図２ａおよび図２ｂの各モジュール記録サイト２２４1〜２２４nと同じ機能を実施し得る複数のモジュール記録サイト３２０1〜３２０n。神経プローブ３００はさらに、例えば、図２ａの基部２１０または図１の基部１１０と同様の機能を実装してもよい基部３３０を構成する。各モジュール記録サイト３２０1〜３２０nは、センサ素子３２２1〜３２２nを構成する。センサ素子３２２1〜３２２nは、例えば、図２ａのセンサ素子２２２1〜２２２nや図２ｂのセンサ素子２２２1〜２２２nと同様の機能を有することができる。各モジュール記録サイト３２０1〜３２０nはまた、積分器３２４1〜３２４n、量子化器３２５1〜３２５n、カウンタ３２６1〜３２６n、および双方向シリアルデジタルデータバス３２８を含み、ここで、双方向シリアルデジタルデータバス３２８は、例えば、図２ａの双方向シリアルデジタルデータバス２２８1〜２２８nと同じ機能を有することができる。双方向シリアルデジタルデータバス３２８は、各モジュール記録サイト３２０1〜３２０nについて、通信インターフェース３２８を構成することができ、ここで、通信インターフェース３２８は、構成モード３２８1a〜３２８naであるか、または通常の動作モード３２８1b〜３２８nbであることができる。
【００６３】
換言すれば、複数のモジュール記録サイト３２０1〜３２０nの各モジュール記録サイト３２０1〜３２０nのデジタル部３５０は、例えば、その隣接ノード（例えば、隣接する各モジュール記録サイトの通信インターフェース３２８1〜３２８n）とシリアルインターフェースで接続された通信インターフェース３２８1〜３２８nで構成されている。そのようにして、変換された結果（例えば、デジタルセンサ信号）を隣接ノードの結果と関連付けて、システム全体（例えば、神経プローブ３００）の外部端末（例えば、基部３３０や基部に接続された外部装置）に運ぶことができる。そのようにすれば、例えば、複数のモジュール記録サイトのうちの１つのモジュール記録サイト３２０1〜３２０nから、複数のモジュール記録サイトのうちの隣接するモジュール記録サイト３２０1〜３２０nへの接続数（モジュール記録サイト３２０1〜３２０nは、例えば、センサチャネルとしても理解される）が可能な限り低く保たれ、干渉の影響を受けやすいアナログ信号（例えば、各モジュール記録サイト３２０1〜３２０nによって受信されたニューロン信号）が外部（例えば、ベースまたはベースに接続された外部装置）に、またはベース３３０（例えば、外部）からモジュール記録サイト３２０1〜３２０n（例えば、センサノードとしても理解される）に運ばれないようになっている。すべての神経信号（これは、電極信号であってもよいし、センサ信号であってもよい）が直接現場（例えば、各モジュール記録サイト３２０1〜３２０n上）でデジタル化されるので（これは、例えば、複数のモジュール記録サイト３２０1〜３２０nのうちのモジュール記録サイト３２０1〜３２０nによって受信された各神経信号がデジタルセンサ信号に変換されることを意味する）、神経プローブ３００（それぞれ、システム）は、外部へのライン数が非常に少ないだけで済む（これは、例えば、基部３３０から外部装置へのラインを含むことができるが、例えば、各モジュール記録サイト３２０1〜３２０nから基部３３０へのラインを含むことも可能である）。このように、神経プローブ３００は、デジタルセンサ信号をベース３３０に転送するために、複数のモジュール記録サイト３２０1〜３２０nのうちの各モジュール記録サイト３２０1〜３２０nから基部３３０に転送されるラインの数を減らすだけで済むため、複雑さだけでなく、神経プローブ３００のベース３３０およびシャフト（例えば、先端部３１０を有する複数のモジュール記録サイト３２０1〜３２０n）のサイズを小さくすることができる。複数のモジュール記録サイト３２０1〜３２０nの通信インターフェース３２８1〜３２８nを互いに基準にして基部にシリアル接続することはまた、ニューロンプローブが任意の数のモジュール記録サイト３２０1〜３２０n（それぞれ、センサノード）に接触することを可能にする。
【００６４】
各モジュール記録サイト３２０1〜３２０nからのそれぞれのデジタルセンサ信号は、結合されたセンサ信号として、基部３３０に転送され得る。各モジュール記録サイト３２０1〜３２０nは、例えば、変換されたニューロン信号をデジタルセンサ信号として双方向シリアルデジタルデータバス３２８に供給する。次いで、デジタルセンサ信号は、デジタルデータバス３２８によって複数のモジュール記録サイトのすべてのデジタルセンサ信号のうち、結合されたセンサ信号として基部３３０に転送され、そこで、基部３３０は、結合されたセンサ信号を処理してプローブ信号を提供する。
【００６５】
実施の形態によれば、図１、図２、及び図３に示された、ニューロンプローブ１００、２００及び３００は、非限定的な例示として、ニューロン信号を構成することができるアナログ生体信号の代替として、または、これに加えて、光信号または電気信号のようなアナログ信号を受信するように構成された、センサアレイとして理解することもでき、したがって、図３に関する以下の説明の中では、センサアレイ３００と呼ばれてもよい。
【００６６】
センサアレイ３００は、実施の形態によれば、ピクセルレベルＡＤＣ（ＡＤＣ＝アナログ・デジタル・コンバータ）であり、これは例えば、各モジュール記録サイト３２０1〜３２０nにおいてアナログ信号をデジタル信号に変換する光学センサを表す。本願発明のセンサアレイ３００は、自己完結型のアナログ−デジタル変換という点で、既知の光学センサに対して最適化されている。既知のセンサは、電流（フォトダイオード）から時間変換（パルスの時間間隔）に基づいている。パルスの時間間隔は、それぞれの閾値に到達するのに必要な時間であり、既知のセンサでは、閾値はすべてのセンサノットまたはノードで同時に測定され、その結果、センサ間のパラレルリンクとなり、シリアルリンクは不可能である。センサアレイ３００の実施の形態の中のようなシリアルリンクは、例えば、面積効率の良いセンサおよび／またはより安価なセンサをもたらす。
【００６７】
ニューロンプローブ３００の基部３３０は、例えば、図２ａのリファレンス２１２と同じ機能を有することができるリファレンス３３１と、例えば、図２ａの電源２１４と同じ機能を有することができる電源３３４と、例えば、図２ａのデジタルインターフェース／制御ユニット２１６と同じ機能を有することができるデジタルインターフェース／制御ユニット３３９とから構成されてもよい。基部３３０は、また、例えば、図２ａの周囲のインターフェース／接触部２１８と同じ機能を有することができるパッド／デジタル４線インターフェース３４０を備える。ニューロンプローブ３００の先端部３１０は、例えば、第１の供給バッファ３１２と、第２の供給バッファ３１４を備える。
【００６８】
それぞれの変換器（モジュール記録サイト３２０1〜３２０n）は、デジタル部３５０と、アナログ部分３６０とで構成され、最小の面積消費で構成されている。システム（例えば、ニューロンプローブ３００）は、モジュール方式で構築され、各電極（センサ素子３２２1〜３２２n）の信号は、隣接している電極（センサ素子３２２1〜３２２n）とは無関係のデジタル出力信号に、局所的に変換される。
【００６９】
そのように、隣接しているモジュール（センサチャンネル／それぞれのモジュール記録サイト３２０1〜３２０n）への接続数を極力少なくし、干渉に影響を受けやすいアナログ信号は、外部に、または、外部からセンサノード（センサ素子３２２1から３２２n）に持ち込まないようにしている。すべての電極信号（ニューロン信号）は、その場で直接デジタル化される（デジタル信号に変換される）ので、システム（例えば、ニューロンプローブ３００）は、外側（例えば、外部装置）への、非常に少ない配数線しか必要としない。
【００７０】
ニューロンプローブ３００の各モジュール記録サイト３２０1〜３２０nは、センサ素子３２２1〜３２２nを使用してニューロン信号を受信し、受信したニューロン信号をまず積分器３２４1〜３２４nで積分し、量子化器３２５1〜３２５nを使用して、量子化することによりデジタルセンサ信号に変換することができる。双方向性シリアルデジタルデータバス３２８により、各モジュール記録サイト３２０1のデジタルセンサ信号は、各モジュール記録サイト３２０1〜３２０nから基部３３０のデジタルインターフェース／制御ユニット３３９に転送され、ここで、デジタルセンサ信号は、デジタルインターフェース／制御ユニット３３９によりプローブ信号に処理され、ここでプローブ信号は、パッド／デジタル４線インターフェース３４０を介して外部装置に転送される。
【００７１】
プローブ全体（ニューロンプローブ３００）は、その長さに沿ってデジタル部３５０、及びアナログ部３６０に分離されており、別々の供給経路と、任意で間に低インピーダンスの接地シールド３９０が設けられており、これは、また、ＥＭＩ（電磁干渉）に対するロバスト性を高め、デジタルノイズのカップリングを減少させるために、上部を覆っている。
【００７２】
供給ルーティングは、電源３３４によって実現され得る。アナログ部分３６０のための供給ルーティングは、例えば、任意の供給バッファ３３５ａおよび接地電圧ＶSS３３６を有する電圧ＶDD,A３３５で構成される。デジタル部への供給ルーティングは、例えば、電圧ＶDD,D３３７と接地電圧ＶSS３３６とで構成される。また、デジタル部３５０は、シリアルインターフェース（通信インターフェース３２８1〜３２８n）によってその隣接ノード（隣接記録サイト３２０１〜３２０ｎ）に接続されていてもよい。そのようにして、変換結果は、隣接しているノード（隣接しているモジュール記録サイト３２０1〜３２０n）の結果にリンクされていてもよく、そして、外部端子（例えば、外部装置、または、基部３３０）、または、システム全体に運ばれてもよい。構成データは、リンクされた方法で、例えば、それぞれのセンサノード（例えば、モジュール記録サイト３２０1〜３２０n）のオン／オフを切り替えたり、スケーリングを変更したりするために、同一のインターフェース（通信インターフェース３２８1〜３２８n）を介して、各センサノード（モジュール記録サイト３２０１〜３２０ｎ）に連動して伝達されるようにしてもよい。基部３３０は、例えば、全ての記録サイト（モジュール記録サイト３２０1〜３２０n）にバイアスをかけているグローバル電圧バイアスＶBIASを供給する基準トランジスタ３３２と、構成モードと通常動作モード（読み出しモード）との切り替えを可能にし、内部データ（例えば、デジタルセンサ信号）と構成チェーンを外部装置（例えば、外部装置）に転送することを可能にする有限状態機械とを含む。構成モード３２８1a〜３２８naと通常動作モード３２８1b〜３２８nbとの間の切り替え（通信インターフェース３２８1〜３２８nの切り替え）は、例えば別の制御信号で制御される。構成モード３２８1a〜３２８naでは、設定は、例えば、双方向シリアルデジタルデータバス３２８を介して転送され、各モジュール記録サイト３２０1〜３２０nによって適応され得るストレージの読み出しであってもよく、一方、通常動作モード３２８1b〜３２８nbでは、コンバータ（モジュール記録サイト３２０1〜３２０n）のデジタル出力（デジタルセンサ信号）は、例えば、ストレージに書き込まれることになる。ストレージは、揮発性または不揮発性のストレージであってもよく、例えば、情報を格納するための複数のトランジスタ素子で構成されていてもよい。実施形態によれば、構成モード３２８1a〜３２８naにおける構成データおよび通常動作モード３２８1b〜３２８nbにおけるデジタルデータは、双方向シリアルデジタルデータバス３２８を直接使用することにより、ストレージを使用せずに、各モジュール記録サイト３２０1〜３２０nとベース基部との間で伝送されてもよい。
【００７３】
デジタル側３５０では、グローバル信号をルーティングする必要はない：チェーン信号は、クロックと同様に、１つのブロック（双方向シリアル・デジタル・データ・バス３２８）から次のブロックに転送されてもよい。クロックは、各モジュール記録サイト３２０１〜３２０ｎから各モジュール記録サイト３２０１〜３２０ｎにわずかに遅延されて、デジタル供給ノイズを拡散し、ピーク電流消費を低減する。記録サイト（モジュール記録サイト３２０1〜３２０n）は、フォワードチェーン３５２に接続された２つのＡＤＣ（アナログ-デジタル変換器）と、バックワードチェーン３５４に接続された２つのＡＤＣ（アナログ-デジタル変換器）と、クロックのブロックにグループ化されている。アナログ部分３６０では、プローブ全体を通して、２つのグローバル基準線、すなわちボディ基準電圧ＶBODY３３３ａおよびＶBIAS３３３ｂだけが存在してもよい。バイアス電圧（ＶDDにより参照される）は、大きな寄生容量で供給部３３４にルーティングされ、外部ソースからのノイズ除去を強化する。
【００７４】
換言すれば、モジュール記録サイト３２０1〜３２０nは、例えば、２つのモジュール記録サイト（それぞれＡＤＣ、例えば、積分器３２４1〜３２４nおよび量子化器３２５1〜３２５nの各々からなるアナログ／デジタル変換器）のブロックにグループ化されており、第１のＡＤＣを備える一方のモジュール記録サイトは、フォワードチェーン３５２およびフォワードクロックに接続されており、第２のＡＤＣを備える他方のモジュール記録サイトは、バックワードチェーン３５４とバックワードクロックとに接続されている。このように、全ての第２のモジュール記録サイトのシリアルインターフェース（通信インターフェース３２８1〜３２８n）は、例えば、第１のチェーン（例えば、フォワードチェーン３５２）と接続／結合され、他のすべてのモジュール記録サイトのシリアルインターフェースは、第２のチェーン（例えば、バックワードチェーン３５４）と接続／結合されている。第１のチェーンと第２のチェーンとは、デジタルセンサ信号がベースに転送されるようにベースに結合される。
【００７５】
アナログ-デジタル変換器（例えば、量子化器３２５1〜３２５nに結合された積分器３２４1〜３２４n）は、電源電圧（例えば、電源電圧ＶDD,A３３５と電源３３４のグランドＶSS３３６との間の電源電圧ＶDD,A３３５）の干渉に対して大きくロバストになるように、差動入力で構成されていてもよい。電源電圧（例えば、電源３３４）とは別に、２つのさらなるグローバルライン（例えば、ジョイント）が使用されてもよく、すべてのセンサノード（モジュール記録サイト３２０1〜３２０n）によって共有されてもよい。
- 制御電圧（例えば、基準電圧ＶBIAS３３３ｂ）：各回路は、例えば、内部的に一定数の基準電位と設定電流を必要とする。すべての電流および電位は、例えば、グローバルラインとしてすべてのセンサノード（モジュール記録サイト３２０1〜３２０n）に分配されるグローバル調整電圧（例えば、制御電圧ＶBIAS３３３ｂ）から導出される。全てのセンサモジュール（モジュール記録サイト３２０1〜３２０n）が接続されるグローバルラインであるため、同様に大きな寄生容量を備えていてもよい。これは、このラインを介したノイズのカップリングの可能性にプラスの効果を有する。さらに、ノイズ（例えば、制御電圧ＶBIAS３３３ｂ上の）は、差動読み出し原理によって抑制される。この制御電圧（例えば、基準電圧ＶBIAS３３３ｂ）は、試験に使用されてもよいが、原理的には、それ（例えば、基準電圧ＶBIAS３３３ｂ）は、必ずしもグローバルな接続である必要はなく、その機能は、例えば、各電極（センサ素子３２２1〜３２２n）の下で実施され得る。
- 基準電圧（例えば、基準電圧ＶBODY３３３ａ）。差動入力の一方の側は、例えば、センサ（電極／センサ素子３２２1〜３２２n）に接続され、一方、第２の入力は、例えば、基準電圧（例えば、基準電圧ＶBODY３３３ａ）に接続される。ＶBODY（基準電圧ＶBODY３３３ａ）上の可能な干渉は、すべてのセンサノード（モジュール記録サイト）上で均等に検出され得、それ故に、デジタル後処理においてフィルタリングされ得る。
【００７６】
最大のニューロン信号であっても数十ミリボルトの範囲にしかなく、要求される直線性が低いため、各電極（センサ素子３２２1〜３２２n）の下で、例えば連続時間ｇｍ−Ｃベースのインクリメンタルデルタシグマアナログ／デジタル変換器（例えば。量子化器３２５1〜３２５nに結合された積分器３２４1〜３２４n）を用いた直接変換は、１個の積分器３２４1〜３２４nとコンデンサと正確な時定数、したがって局所的なバイアスが必要ないので、最小限のシリコン面積での実装を可能にする１次変調器を使用して実装されてもよい。デシメーションは、単純なリップルカウンタ３２６1〜３２６nを使用して達成されてもよい。単一分岐ＯＴＡ-Ｃ積分器３２４1〜３２４nの出力は、例えば、量子化器３２５1〜３２５n、すなわちコンパレータおよび出力ラッチに接続され、電流フィードバックのためのスイッチを駆動する。
【００７７】
以下に、実施の形態によるニューロンプローブの具体例、例えば、ニューロンプローブ３００が与えられる。この例は、ニューロンプローブを実施するために使用される、パラメータのいくつかの具体的な値を含む。これらの値は、非限定的な例としてのみ理解されるべきであり、したがって、これらの値は、実施の形態を限定するものではなく、単に本願発明のより良い理解のために適したものである。さらなる、異なる、または、他の構成要素を使用することにより、異なる電圧、電流、および／または、データレートのような他の値が得られ得ることは明らかである。
【００７８】
ＡＤＣ（アナログ−デジタル変換器）のデジタル部分３５０は、例えば、デシメータ、すなわちリップルカウンタ３２６1〜３２６n、変換結果１１ｂ（１１ビット）のための２つのレジスタ、およびコンフィギュレーションレジスタ２ｂ（２ビット）から構成される。例によると、ＡＤＣは１０ｂの結果を提供する１０２４サイクルのために実行されるかもしれない。ＯＴＡ、ＯＴＡ出力（例えば、積分器３２４1〜３２４nの出力）およびカウンタ３２６1〜３２６nをリセットする前に、結果は、データバスを使用して送信されてもよい。例えば、最終的な変換誤差を表すコンパレータの最後の結果を１０ビット目の結果に１１ビット目として付加し、得られた１１ビットをデータチェーンに乗せてもよい。例えば、ビット列は、双方向シリアルデジタルデータバス３２８のストレージに格納されていてもよい。あるいは、またはそれに加えて、各モジュール記録サイト３２０1〜３２０ｎのデジタルセンサ信号のビットシーケンスを、双方向シリアルデジタルデータバス３２８を用いて直接送信してもよい。後続セル（モジュール記録サイト３２０１〜３２０n）の遅延クロックは、ラッチとコンパレータとの間のタイミング違反を避けるためにラッチに使用される。読み出し中、デジタルデータ（複数のデジタルセンサ信号）は、モジュール記録サイト３２０1〜３２０nを介してシフトされ、ニューロンプローブ３００は、２つの可能性のあるチェーン（フォワードチェーン３５２およびバックワードチェーン３５４）を使用し、それらの各々は、少なくとも１５Ｍｂｉｔ／ｓのような同じデータレート、または２０・４８Ｍｂｉｔ／ｓのような少なくとも２０Ｍｂｉｔ／ｓのような異なるデータレートを使用してもよい。例えば、両方のチェーン(フォワードチェーン３５２とバックワードチェーン３５４)は、２０．４８Ｍｂｉｔ／ｓ、すなわちｆｓ＝２０．４８ＭＨｚのビットレートを使用してもよい。ベース３３０のＦＳＷは、例えば、所与の例ではフロントエンドで例えば４０．９６Ｍｂｉｔ／ｓをもたらす時間多重化によって、両方のチェーンの出力を単一のデータストリームに結合してもよい。ベース３３０は低電力素子であってもよく、１Ｗ未満、１００ｍＷ未満、またはさらには１００μＷ未満、例えば３７μＷを消費してもよく、記録サイト(モジュール記録サイト３２０1〜３２０n)あたりの消費電力は、１Ｗ未満、１００ｍＷ未満、またはさらには１００μＷ未満、例えば３９．１４μＷになり、そのうち１Ｗ未満、１００ｍＷ未満、またはさらには１００μＷ未満、例えば１２．７７μＷがアナログ部分３６０によって消費されてもよい。
【００７９】
ＡＤＣ１１ｂ（例えば、量子化器３２５1〜３２５nと結合された積分器３２４1〜３２４n）は、面積当たりのノイズ性能を最適化するように設計されていてもよく、したがって、可能な限り多くの面積がノイズクリティカルなコンポーネント、すなわち 入力（一例では専用面積は１０００μｍ2未満、５００μｍ2未満、２００μｍ2未満、例えば：１７１μｍ2）と負荷トランジスタ（一例では専用面積は１０００μｍ2未満、５００μｍ2未満、２００μｍ2未満、例えば１４４μｍ2）である。例えば、グローバル・バイアス・ラインから導出されるフィードバック電流シンクに専用の小さな領域のみが設けられている。フィードバック電流は、３つの異なるスコープのうちの１つ、例えば±１５ｍＶの１つのスコープに、第２のスコープが±３０ｍＶ、第３のスコープが±５５ｍＶの場合、または±１３ｍＶの１スコープで、第２のスコープが±２５ｍＶ、第３のスコープが±５０ｍＶの場合、または±１２ｍＶの１スコープで、第２のスコープが±２３ｍＶ、第３のスコープが±４６ｍＶの場合、例えば±１１．２５ｍＶ、±２２．５ｍＶまたは±４５ｍＶに構成することができるＡＤＣ（例えば、量子化器３２５1〜３２５nに結合された積分器３２４1〜３２４n）のフルスケール（ＦＳ）を決定する。
【００８０】
図３ｂは、ニューロンプローブ３００の３Ｄ表示によるシステム−レベルの概略図である。ニューロンプローブ３００の筐体は、任意で、パッシベーション層（外部的に筐体を覆い、筐体の電気的絶縁を提供する）を含む。パッシベーション層は、電気信号が筐体を通過することを可能にする、１つ以上の領域（例えば、パッド３４０および／または、電極の位置）を確保してもよく、パッド３４０のみ（図３ｂでは、１つのパッドのみが示されているが、ニューロンプローブ３００は、１つ以上のパッド３４０を用いて実施されてもよい）及び電極（センサ素子３２２1〜３２２n）は、パッシベーション層を含まないものであってもよい。読み出し電子機器の信号チェーンは、プリアンプ、増幅、及びフィルタリングを省略することによって小さくなっており、センサ信号（ニューロン信号）の局所的なアナログ−デジタル変換に置き交換えることができる。これにより、アナログ−デジタル変換器は、シャフト上の各センサ（電極／センサ素子３２２1〜３２２n）の直下に実装することができる。センサ素子３２２1〜３２２nは、電極接点３２３によって各センサ素子３２２1〜３２２nの下の電子機器に結合されてもよい。
【００８１】
各モジュール記録サイト３２０1〜３２０nは、アナログ部分３６０とデジタル部分３５０とに分割されてもよい。デジタル部分３５０は、第１の導電性素子３９０によって、アナログ部分３６０からシールドされてもよく、ここで導電性素子は、電磁干渉を遮断するように構成されている。導電性素子は、例えば、低インピーダンスの接地シールドであってもよい。第２の導電性素子３９２は、アナログ部分３６０及びデジタル部分３５０をセンサ要素３２２1〜３２２nからシールドするように、センサ素子３２２1〜３２２nのコネクタ（電極接触３２３）を包囲するように配置される。各センサ素子３２２1〜３２２nの下には、制御電圧ＶBIAS３３３ｂ、及び基準電圧ＶBODY３３３ａを用いて基準３３１を実装することができる。電源３３４は、例えば、アナログ電源電圧ＶDD,A３３５及び接地電圧ＶSS３３６として実装することができる。
【００８２】
少なくともアナログ部分３６０の一部、及び少なくともデジタル部分３５０の一部は、例えば、ニューロン信号を受信するために構成された、センサ素子３２２1〜３２２nによって、カバーされる。実施の形態では、センサ素子３２２1〜３２２nは、デジタル部分３５０及びアナログ部分３６０の中心をカバーする、しかし、センサ素子３２２1〜３２２nは、デジタル部分３５０だけ、または、アナログ部分３６０だけをカバーしてもよい。
【００８３】
本実施形態では、シャフトに沿ってノイズに敏感なアナログ信号をルーティングまたはプリバッファリングする代わりに、例えば、各電極（センサ素子３２２1〜３２２n）の下でアナログ−デジタル変換を統合する、針プローブのモジュラーでスケーラブルなアーキテクチャが実現される。このような統合のために使用される面積は、任意であってもよく、統合されるべき機能によって影響を受ける。例えば、２００×２００μｍ2未満、１５０×１５０μｍ2未満、または１００×１００μｍ2未満、例えば７０×７０μｍ2の面積を使用してもよい。この設計では、プローブ（例えば、ニューロンプローブ３００）の上部に追加の読み出し回路を必要とせず、デジタル４線式インターフェース３４０に接続する。ニューロンプローブ３００は、再構成可能な１１．５ｍｍのニューロンプローブ（しかし、１１．５ｍｍ以上、１４ｍｍ以上、または２０ｍｍ以上のプローブも可能である）として実装されてもよい。７０μｍの一定の幅３７０（幅３７０は、例えば、１００μｍより小さい、９０μｍより小さい、または７５μｍより小さい）、および例えば１４４個の統合記録サイト（モジュール記録サイト３２０1〜３２０n）で組織の損傷を最小限に抑えるために上から下へ（最後のモジュール記録サイト３２０nから第１のモジュール記録サイト３２０1へ、またはアレイの軸方向延長に沿って基部３３０へ）５０μｍの厚さ３８０（厚さ３８０は、例えば、１００μｍより小さい、８０μｍより小さい、または６０μｍより小さい）を備えていることを特徴とし、深部脳記録アプリケーションのために組織に完全に浸漬することができる。
【００８４】
複数のモジュール記録サイト３２０1〜３２０nは、、軸方向に沿って配置されて、軸方向に沿ってアレイが形成される。軸方向に垂直な第１の垂直方向に沿った延長は、幅３７０として理解され、軸方向に垂直な第２の垂直方向に沿った延長は、厚さ３８０として理解される。
【００８５】
実施の形態では、複数のモジュール記録サイト３２０1〜３２０nは、例えば、軸方向に沿って配置され、軸方向に沿ってアレイを形成する。軸方向に垂直な第１の垂直方向に沿った基部３３０の延長は、せいぜい、第１の垂直方向に沿った複数のモジュール記録サイト３２０1〜３２０nの延長である。軸方向に垂直な第２の垂直方向に沿った基部３３０の延長は、例えば、最大でも第２の垂直方向に沿った複数のモジュール記録サイトの延長である。
【００８６】
換言すれば、複数のモジュール記録サイト３２０1〜３２０nの軸方向における基部３３０の延長は、複数のモジュール記録サイト３２０1〜３２０nの軸方向における複数のモジュール記録サイト３２０1〜３２０nの延長よりも大きくなくてもよい。複数のモジュール記録サイト３２０1〜３２０nの軸に垂直な方向での基部３３０の延長は、複数のモジュール記録サイト３２０1〜３２０nの軸に垂直な方向における複数のモジュール記録サイト３２０1〜３２０nの延長よりも大きくなくてもよい。
【００８７】
換言すれば、すべてのモジュール記録サイト３２０1〜３２０nを通る（複数のモジュール記録サイト３２０1〜３２０nを通る）最後のモジュール記録サイト３２０nまでの軸に垂直な面は変更する必要はない。これは、基部３３０の断面に影響を与えることなく、ニューロンプローブの複数のモジュール記録サイト３２０1〜３２０nの任意の数の複数のモジュール記録サイト３２０1〜３２０nを選択することができるメリットがある。このように、基部３３０は、例えば、複数のモジュール記録サイト３２０1〜３２０nの各モジュール記録サイト３２０1〜３２０nと同じ断面を有することができる。したがって、基部３３０を完全に組織内に埋没／浸漬させることができる。したがって、ニューロンプローブ３００を組織内に深く配置することができ、侵襲的な外科的処置を最小限にすることができる。
【００８８】
モジュール概念は、センサノード（モジュール記録サイト３２０1〜３２０n）の任意の配置を、例えば、１つまたは複数の列を有する針の２次元配列の形態で実現することを可能にする。各モジュール記録サイト３２０1〜３２０nは、少なくとも１つの行または列で互いに配置され、接続されていてもよい。再び図３ｂを参照すると、ニューロンプローブ３００は、軸方向に沿って配置された複数のモジュール記録サイトの一列を構成してもよい。実施形態によれば、ニューロンプローブ３００は、モジュール記録サイト３２０1〜３２０nの１つ以上の行または列で構成されてもよい。１つの行または列内で、モジュール記録サイト３２０1〜３２０nは、並列通信を回避し、それによって小さな通信エンティティを可能にするように、互いに直列に配置されてもよい。したがって、軸方向に沿った神経プローブ３００の軸方向の延長は、少なくともその方向に沿って配置されたモジュール記録サイト３２０1〜３２０nの数に影響されてもよい。対照的に、モジュール記録サイト３２０1〜３２０nの数は、軸方向に垂直な１つ以上の方向に沿った神経プローブ３００の行／列の延長には、影響が少ないか、または全く影響を及ぼさないかもしれない。
【００８９】
デジタルデータのみが搬送され、影響を受けやすい信号は搬送されないので、センサ間（例えば、それぞれのセンサ素子３２２1〜３２２n間）、または、それぞれのモジュール記録サイト３２０1〜３２０n間でクロストークを少量測定できるかあるいはまったく測定できず、光源、または、電磁界のような、外部の干渉源に対しての高いロバスト性がある。
【００９０】
外側への線の数は、それぞれ電極（センサ素子３２２1〜３２２n）の数、そして／あるいは、それぞれのセンサモジュール（例えば、モジュール記録サイト３２０1〜３２０nの数）の数に依存せず、および／または、シャフトの幅３７０に依存しないようにしてもよい。
【００９１】
針の基部３３０は、シャフトと同じ幅３７０を有していてもよいので、さらなる損傷を与えることなく、シャフトの長さを越えて組織内に導入することができる。このように、従来の針と比較すると、より深い脳の領域を測定することができる。
【００９２】
ニューロンプローブ３００は、例えば、モジュラー・アーキテクチャを有する完全に浸漬可能な深い脳のニューロンプローブおよび例えば１４４の記録サイトの並列読み出しのために、各電極の下に統合されたデルタ−シグマＡＤＣ（アナログ−デジタル・コンバータ）を表すことができる。
【００９３】
図３ｃは、本願発明のセンサアレイの実施の形態を表す、セグメント化されたプローブ３００の概略３Ｄ表示を示す図であり、セグメント化されたプローブ３００は、図３ａ及び図３ｂに示されたニューロンプローブ３００の特徴及び機能を備えることができる。図３ｃに示されるセグメント化されたプローブ３００は、さらに以下に説明されるように、モジュール記録サイトの位置及びセンサアレイの配置（センサ素子は、センサ部分または電極としても記述することができる）に関して、図３ａ及び図３ｂのニューロンプローブ３００とは異なる。図３ｃでは、図３ａ、及び図３ｂに示される要素と比較して、等しいまたは同等の要素、または、等しいまたは同等の機能を有する要素は、たとえ、異なる図中で現れるとしても、等しい、または、同等の参照番号によって表示される。
【００９４】
実施の形態によれば、図３ｃに示されるセグメント化されたプローブ３００は、少なくとも２つ、少なくとも３個、少なくとも４個、または、１０個、２０個、またはそれ以上の数のセグメント３２１1〜３２１3を備え、それぞれのセグメント３２１1〜３２１3は、いくつかのセンサ素子３２２1から３２２30を備えていてもよい。例えば、３×４の構成で配置された、１２個のセンサ素子３２２1〜３２２12、または、センサ素子３２２13〜３２２24のうちのいくつか、または、３×２の構成で配置された、６個のセンサ素子３２２25〜３２２30のうちのいくつかで構成されるように図示されているが、本実施形態の範囲内であれば、任意の異なる数のセンサ素子および／または任意の異なる構成のセンサ素子を実装することが可能である。セグメント化されたプローブ３００の先端には、第１のセグメント３２１1が配置され、次に第２のセグメント３２１2が来て、次に第３のセグメント３２１3が来て、さらに多くのセグメントが、例えば、基部がセグメント化されたプローブ３００の終端に配置される前に配置されることもできる。
【００９５】
実施の形態によれば、センサアレイ、すなわち、セグメント化されたプローブ３００は、例えば、セグメント３２１1〜３２１3によって、または、センサ素子３２２1〜３２２20によって表された、複数のモジュール記録サイトから構成される。例えば、１つのセンサ素子３２２1〜３２２30は、１つのモジュール記録サイトを表していてもよく、および／または、２つ以上のセンサ素子３２２1〜３２２30は、１つのモジュール記録サイトを表していてもよく、１つのモジュール記録サイトは、例えば、１つのアナログ−デジタル変換器を構成する。
【００９６】
実施の形態によれば、複数のモジュール記録サイトの第１のサブセットが第１の半導体基板３２９1上に配置され、複数のモジュール記録サイトの隣接する第２のサブセットが第２の半導体基板３２９2上に配置され；ここで、第１の半導体基板３２９1と第２の半導体基板３２９2は、ギャップによって互いに間隔をあけて配置され、少なくとも１つの導電線３８６1〜３８６6によって互いに電気的に接続されている。第１のセグメント３２１1が１つのモジュール記録サイトを表す場合、これは、例えば、セグメント３２１1が複数のモジュール記録サイトの第１のサブセットであることを意味し、ここで、モジュール記録サイトは、１２個のセンサ部分３２２1〜３２２12と１つのアナログ−デジタル変換器とから構成される。センサ素子３２２13〜３２２24またはセンサ素子群（例えば、２×２、３×１、１×３、３×２等）が第２の半導体基板３２９2上に２つ以上のモジュール記録サイトを表す場合、これは、例えば、２つ以上のモジュール記録サイトが第２のサブセットを表すことを意味する。したがって、第２の半導体基板３２９2上の第２のサブセットは、例えば、４つのモジュール記録サイトからなり、各モジュール記録サイトが、例えば３×１構成で３つのセンサ素子３０２13〜３０２15、３０２16〜３０２18、３０２19〜３０２21、３０２22〜３０２24を構成し、４つのモジュール記録サイトの各々が１つのアナログ／デジタル変換器を構成する場合には、第２の半導体基板３２９2上の第２のサブセットは４つのモジュール記録サイトからなる。図３ｃには、半導体基板を介さずに隙間を隔てて配置された３つの半導体基板３２９1〜３２９3が示されている。
【００９７】
実施の形態によれば、少なくとも１つの導電線３８６1〜３８６6は、フレキシブル基板上、または、フレキシブル基板内に配置される。
【００９８】
実施の形態によれば、セグメント３２１1〜３２１3は、フレキシブルポリマーケーブルのように、フレキシブル基板３８５上に配置される。セグメント化されたプローブ３００の柔軟性を向上させ、プローブを曲げたりねじったりすることによって、セグメント化されたプローブ３００に生じ得る損傷を低減するために、セグメント３２１1から３２１3の間のギャップを調整することができる。ギャップが大きいほど、例えば、セグメント化プローブ３００の柔軟性が向上する。
【００９９】
実施の形態によれば、セグメント３２１1〜３２１3は、各セグメント３２１1〜３２１3を可撓性ポリマーケーブル３８５に接続する接点からなり、可撓性ポリマーケーブルは、それによって、例えば、直列的にセグメントを相互接続するように構成される。実施の形態によれば、信号および／または電源が、可撓性ポリマーケーブル３８５を介してベースによって各セグメント３２１1〜３２１3に提供され、各セグメント３２１1〜３２１3は、例えば、可撓性ポリマーケーブル３８５によってベースに信号を伝送するように構成され、ここで、各セグメント３２１1〜３２１3は、例えば、可撓性ポリマーケーブル３８５によってシリアルに接続されている。各セグメント３２１1〜３２１3は、例えば、多数のインターフェースまたは接点３２８1、３２８2、３３１、３３５、３３６および／または３３８からなる６つの接点を有するように図示されているが、任意の数の接点、すなわち、より多くまたはより少ない数の接点が、信号を送信するように、および／または電力供給を提供するように実装されてもよいので、実施形態はここに限定されない。例えば、第１の接点３３１は基準、例えば基準電圧を表し、第２の接点３３８はクロックを表し、第３の接点３２８1はデータ入力を表し、第４の接点３２８2はデータ出力を表し、第５の接点３３５は電圧供給を表し、第６の接点３３６は接地、例えば接地電圧を表す。
【０１００】
実施の形態によれば、セグメント３２１1〜３２１3は、提案されたセンサアレイの電子機器、すなわち、セグメント化されたプローブが実装されている。ＣＭＯＳシリコン基板３２９1〜３２９3を備えることができる。任意で６つの接触、または、６つのコンタクト３３１、３３８、３２８1、３２８2、３３５、および／または、３３６のうちの少なくともいくつかは、シリコン貫通ビアとして実現することができる。
【０１０１】
図４ａは、モジュール記録サイト４００のブロック図を示し、モジュール記録サイト４００は、図１のモジュール記録サイト１２２1〜１２２nの各々、図２ａ及び２ｂのモジュール記録サイト２２４1〜２２４nの各々、図３ａ及び３ｂのモジュール記録サイト３２０1〜３２０nの各々と同じ機能を有する。モジュール記録サイト４００は、例えば、図３ａのニューロンプローブ３００の各センサ素子３２２1〜３２２nと同等の機能を持ち得るセンサ素子４１０を備える。センサ素子４１０は、例えば、連続時間Ｇｍ−Ｃデルタシグマ変調器に結合される。連続時間Ｇｍ−Ｃデルタシグマ変調器４２０は、例えば、図３ａの積分器３２４1〜３２４nと同じ機能を有することもできる。連続時間Ｇｍ−Ｃデルタシグマ変調器４２０は、例えばセンサ素子４１０への接続とグローバル基準４２２への接続と備える、差動入力を有することもできる。グローバル基準４２２は、例えば、神経活動が測定される方向の、脳組織の基準電位を表す図３ａの基準３３１の基準電圧ＶBODY３３３ａから構成され得る。連続時間Ｇｍ−Ｃデルタシグマ変調器４２０は、例えば、出力信号を量子化器４３０に送信するように構成される。量子化器４３０は、例えば、図３ａの量子化器３２５1〜３２５nと同じ機能を有することもできる。量子化器４３０は、制御ユニット４４０に結合されてもよく、ここで、制御ユニット４４０は、例えば、制御信号４４２と相互作用することができる。制御ユニット４４０は、設定モジュール４５０及び記憶装置４６０に結合されてもよい。
【０１０２】
モジュール記録サイト４００のセンサ素子４１０は、例えば、ニューロン信号を受信し、ニューロン信号を連続時間Ｇｍ−Ｃデルタシグマ変調器４２０に送信することができる。連続時間Ｇｍ−Ｃデルタシグマ変調器４２０は、次いで、例えば、ニューロン信号を積分し、積分されたニューロン信号を量子化器４３０に送ることができ、ここで、量子化器４３０は、例えば、積分されたニューロン信号を減算し、ニューロン信号をデジタルセンサ信号に変換することができる。制御ユニット４４０は、例えば、通常動作モード、または、設定モードのいずれかであるように構成される。制御信号４４２は、制御ユニット４４０に、どちらのモードが適切であるかを伝えてもよい。制御ユニットが通常動作モードで動作する場合、量子化器４３０からのデジタル化されたセンサ信号は、記憶装置４６０に書き込まれ、デジタルデータバス４６２によって基部に送信されてもよい。制御装置４４０が、設定モードで動作するとき、制御ユニット４４０は、設定パラメータを設定モジュール４５０に送信してもよく、ここで、設定モジュール４５０は、それによって、例えば、連続時間Ｇｍ−Ｃデルタシグマ変調器４２０のスケーリングが変更させるなど、例えば、各モジュール記録サイトを動作させるためのパラメータを変更してもよい。
【０１０３】
換言すれば、通信インターフェース（例えば、制御部４４０及び記憶装置４６０）は、例えば、通常動作モードで動作するかま構成モードで動作するかのいずれかで動作することができる。通常動作モードと、構成モードとの切り替えは、例えば、別の制御信号によって実行されてもよい。構成モードでは、例えば、受信した構成データ（configuration data）からそれぞれのモジュール記録サイトの構成を読み出して、それぞれのモジュール記録サイト４００の動作に関するパラメータを適応させるために、使用することができる。複数のモジュール記録サイトの、各モジュール記録サイトの通信インターフェースの通常動作モードでは、デジタルセンサ信号を基部に転送することができる。各モジュール記録サイトの通信インターフェースの実施形態では、各モジュール記録サイトを個別に操作することが可能であり、ニューロン信号のデジタルセンサ信号への変換に関するパラメータを変更することが可能である。
【０１０４】
例えば、ストレージ４６０（ストレージ４６０は、例えば、トランジスタである）からなるデジタルデータバス４６２は、複数のモジュール記録サイトの各モジュール記録サイトの通信インターフェースを、相互に、かつ、ベースに対してシリアルに接続する。なお、制御信号４４２のためのラインとデジタルデータバス４６２のためのラインは、必ずしも個別のラインである必要はない。例えば、データバス４６２を用いて制御信号４４２を送信することも可能である。通信インターフェースが通常の動作モードにある場合には、複数のモジュール記録サイトの各モジュール記録サイトが神経信号から変換したデジタルセンサ信号を、例えば、デジタルデータバス４６２の記憶部４６０に書き込むことができる。そして、デジタルデータバス４６２は、例えば、デジタルセンサ信号を備えたストレージをベースに転送する。複数のモジュール記録サイトの各モジュール記録サイトの通信インターフェースは、互いに、ベースに対してシリアルに接続されている。これは、各モジュール記録サイトの各通信インターフェースが、各モジュール記録サイトのデジタルセンサ信号が、各モジュール記録サイトの他のモジュール記録サイトの位置に対して、各モジュール記録サイトの位置にそれぞれ対応して順に配置されるように、デジタルデータバス４６２のストレージ４６０にそれぞれのデジタルセンサ信号を書き込むことを意味することができる。別個の制御信号により、通信インターフェースは、そのモードを通常動作モード（各モジュール記録サイトからベースにデジタルセンサ信号が転送される）からコンフィグレーションモード（ベースから各モジュラー記録サイトにコンフィグレーションデータが転送される）に変更することができる。このように、このモジュールシステムの概念は、例えば、最小の複雑さ、ベースの小型化、およびモジュール記録サイトの読み出しを同時に行うことで、任意の数のモジュール記録サイト（例えば、任意のトポロジーまたは形状のニューロン電極）を接触させることを可能にする。
【０１０５】
換言すれば、アナログ−デジタルコンバータ（モジュール記録サイト４００）のアーキテクチャは、時間的に連続したＧｍ−Ｃデルタ−シグマ変調器のアーキテクチャに類似している。時間連続Ｇｍ−Ｃデルタ−シグマ変調器は、それらが、電力需要を低減させることで知られている。Ｇｍ−Ｃ積分器４２０を用いた実施形態は、さらに、面積需要を非常に小さくすることができるという利点を有する。さらに、これらの変換器は、それらが、暗黙のアンチエイリアス・フィルタ効果を備えていることが知られている。したがって、追加的な回路ブロックとしての、専用のアンチエイリアス・フィルタの必要性を除くことができるので、さらなる、電力、及び面積を節約することができる。このようなコンバータ及び回路アーキテクチャを使用することにより、信号チェーンを削減し、センサ素子４１０の直下にアナログ−デジタルコンバータを配置することが可能になる。
【０１０６】
図４ｂは、モジュール記録サイト４００のブロック図を示し、ここで、モジュール記録サイト４００は、図４ａに示すモジュール記録サイト４００の特徴及び機能を備えることができる。図４ｂに示すモジュール記録サイト４００は、センサ素子に関して、図４ａに示すモジュール記録サイト４００とは異なり、ここで、図４ａに示すモジュール記録サイト４００は、実施の形態によれば、少なくとも１つの第２のセンサ素子、例えば、図４ａのように１つのセンサ素子４１０のみではなく、４つのセンサ素子４１０1〜４１０2を備える。４つのセンサ素子は、説明的な理由のためだけに選択され、記載された実施の形態の範囲を限定するものではない。少なくとも１０個または少なくとも１５個のような、２個以上、３個以上、５個以上、または、それ以上の数の任意の適切な数で実施されてもよい。図４ｂでは、図４ａに示された要素と比較して、等しい、または、同等の要素、または、同等の機能を有する要素は、異なる図面で現れても、等しい、または、等価の参照数字によって示される。センサ素子４１０1〜４１０4は、センサ部分または電極としても理解され得る。
【０１０７】
少なくとも２つのセンサ素子４１０1及び４１０2は、信号を受信するように適合されている。２つ以上のセンサ素子４１０1から４１０4は、例えば、４つのセンサ素子４１０1から４１０4を表している２×２センサ行列に配置されている。実施の形態によれば、１つのモジュール記録サイト４００のすべてのセンサ素子４１０1〜４１０4は、同じ信号を検出することができ、それにより、それぞれのセンサ素子４１０1〜４１０4は、モジュール記録サイト４００におけるセンサ素子４１０1〜４１０4の異なる位置における同じ信号の依存性に基づいて、例えば、同じ信号と関連付けられた異なる個々の信号を生成する。すなわち、同じ信号、例えば、生体信号は、本願発明の異なる実施形態と関連して説明したように、センサ素子４１０1〜４１０4が、同じ生体信号に基づいた、個々の異なる信号を提供するように、異なるセンサ素子４１０1〜４１０4で受信される。
【０１０８】
このように、実施の形態によれば、モジュール記録サイト４００は、受信信号に関連付けられた、４つの個別信号を処理するように構成されている。個々の信号は、互いに、異なっていてもよく、または、個々の信号の少なくとも一部は、同じであってもよい。積分器４２０は、少なくともセンサ素子４１０1および４１０2の個々の信号を時間的に連続して積分してもよく、これにより、２つ以上のセンサ素子に基づいて出力信号を順番提供するためのモジュール記録サイト４００、すなわち、センサ素子４１０1および４１０2により収集された情報を時間的に多重化するためのモジュール記録サイト４００を可能にすることができる。これは、提供されたアナログ電子信号をデジタル信号に変換するための、それぞれの構成要素を提供することなく、センサ素子４１０1および４１０2で感知された信号のより高い分解能および/またはオーバーサンプリングを可能にしてもよい。
【０１０９】
実施の形態によれば、図４ｂは、モジュール記録サイト４００の実施例を示し、ここで１つのアナログ−デジタル変換器（例えば、Ｇｍ−Ｃ積分器４２０及び量子化器４３０）は、２つ以上のセンサ素子４１０1〜４１０4に提供された、２つ以上の個体を変換するように構成されている。アナログ−デジタル変換器は、例えば、センサ素子４１０1の出力を４１０4に選択的に変換するように構成されている。時間多重化は、複雑さを最小化するために広く使用されている方法である。センサ素子の数が４個である記述された実施の形態によれば、４倍速のアナログ−デジタル変換器（図４ａと比較した場合）は、図４ａに関して記述された、アナログ−デジタル変換器が１個の信号のみを変換するのと同時に、４つのセンサ素子４１０1〜４１０4によって受信された信号をサンプリングし、量子化することができる。換言すれば、追加の変換器を個別に配置する代わりに、より高い変換速度を使用して、センサ素子をグループ化してもよい。
【０１１０】
すなわち、プローブの１つ、複数または、すべてのモジュール記録サイトは、少なくとも、第１及び第２のセンサ素子を用いて、生体信号をサンプリングし、第１及び第２のセンサ素子の出力を、デジタルセンサ信号に多重化するように構成されていてもよい。代わりに、または、時間多重化に加えて、異なる、または、さらなる概念の多重化、例えば、周波数多重化を実施してもよい。
【０１１１】
図５ａは、モジュール記録サイト５００のブロック図を示し、図５ｂは、電流フィードバックを備えたＧｍ−Ｃ積分器５１０、ラッチされたコンパレータ５２０、及び出力ラッチ５３０の回路図を示す。
【０１１２】
図５ａからのモジュール記録サイト５００は、Ｇｍ−Ｃ積分器５１０を備え、ここでＧｍ−Ｃ積分器５１０は、例えば、センサ素子５１１（例えば、電極）と基準電圧ＶBODY５１２との接点を備えた差動入力を有する。積分器５１０は、制御電圧ＶBIAS５１３によって制御され、フルスケールモード選択５１６を適用できる供給電圧ＶDD５１４と接続されている。センサ素子５１１は、例えば、図３ａまたは図３ｂの各センサ素子３２２1〜３２２nと同じ機能を有し、基準電圧ＶBODY５１２は、例えば、図３ａまたは図３ｂの基準電圧３３３ａと同じ機能を有し、電源電圧ＶDD５１４は、例えば、図３ａまたは図３ｂの電源電圧ＶDD,A３３５と同じ機能を有することができ、制御電圧ＶBIAS５１３は、例えば、図３ａまたは、図３ｂの制御電圧３３３ｂと同じ機能を有することができる。積分器５１０は、量子化器５２０に結合された差動出力を有し、ここで、量子化器５２０は、例えば、図３ａの各量子化器３２５1〜３２５nと同じ機能を有することができる。量子化器５２０からは、フィードバック電流５２８が積分器５１０に結合され、ビットストリームは、カウンタ５３０に送ることができ、ここでカウンタ５３０は、例えば、図３ａのカウンタ３２６1〜３２６nと同じ機能を有することができる。
【０１１３】
量子化器５２０は、リセット５２２と、クロック５２４と、遅延クロック５２６とを備えていてもよく、遅延クロック５２６は、チェーン内の次の側（次のモジュール記録サイト）に接続される。リセット５２２は、例えば、トランジスタを切り替えて量子化器５２０をリセットする。このように、例えば、量子化器５２０によって、デジタル化されたセンサ信号は、隣接するモジュール記録サイトのデジタルセンサ信号に対して遅延される。カウンタ５３０は、例えば、リセット５２２及びクロック５２６を有する１０ビットのカウンタである。カウンタ５３０は、例えば、デジタルセンサ信号をラッチ５４０（これは例えば、図４ａ及び図４ｂからのストレージ４６０の機能を有する）に書き込む。次いで、デジタルセンサ信号は、ラッチ５４０から結果レジスタ５５０に書き込まれ、ここで、結果レジスタ５５０は、例えば、図４ａ及び図４ｂからのストレージ４６０と同じ機能を有することができる。入力５５２を介して、基部から来るデータチェーンは、結果レジスタ５５０に入り、出力５５４を介してラッチ５４０からの追加のデジタルセンサ信号を受信した後に離れる。
【０１１４】
図５ｂでは、図５ａのブロック図をさらに詳細に示す。Ｇｍ−Ｃ積分器は、例えば、２つのグローバルアナログライン（基準電圧ＶBODY５１２及び制御電圧ＶBIAS５１３）に接続されている。積分器はまた、例えば、供給電圧ＶDD５１４を備えており、ここで、供給電圧ＶDD５１４は、第１の出力５１４ａから第１の出力５１４ｂへの電流と、第２の出力５１４ｃから第２の出力５１４ｄへの電流とを生成する。積分器５１０は、センサ素子５１１（例えば、電極）に接続され、例えば、リセットモジュール５１６を備えることができる。積分器５１０は、例えば、第１の差動入力５１７ａを第１の差動出力５１７に接続し、第２の差動出力５１８を第２の差動入力５１８ａに接続することにより、ラッチ付きコンパレータ５７０と結合する。ラッチ付きのコンパレータ５７０は、例えば、リセット５２２と、第１のクロック５２４ａと、第２のクロック５２４ｂと、第３のクロック５２４ｃと、遅延クロック５２６とを備え、第１のクロック５２４ａ、第２のクロック５２４ｂ、第３のクロック５２４ｃおよび／または、遅延クロック５２６は、周期的に動作し、例えば、同じ信号が提供される。ラッチ付きコンパレータ５７０は、電源電圧ＶDD５１４によって出力ラッチ５８０と接続されている。出力ラッチ５８０は、フィードバック出力５２８ａとフィードバック入力５２８ｂとの間の接続によって、積分器５１０に接続されている。
【０１１５】
フィードバック電流シンク（例えば、フィードバック出力５２８ａと、フィードバック入力５２８ｂ間の接続）は、例えば、グローバルバイアス線（制御電圧５１３）から導出される。フィードバック電流は、例えば、±１１．２５ｍＶ、±２２．５ｍＶ、または、±４５ｍＶに構成することができるＡＤＣのフルスケール（ＦＳ）を決定する。コンパレータ出力（例えば、フィードバック出力５２８ａ）に応じて、電流は、ＯＴＡ（積分器５１０）の左または右のいずれか一方の低インピーダンスカスケードノードに注入されてもよい。非対称フィードバックに起因するコモンモードリップルは、第１のＭＩＭ（金属／絶縁体／金属）積分容量５１９ａ及び第２のＭＩＭ積分容量５１９ｂのそれぞれが、例えば、２０×１０μｍ2、１５×７μｍ2、または、１０×４μｍ2よりも小さい領域を占有し、例えば７×３．５μｍ2の静電容量を有し、ＶCMFB５９０に対して、２０ｆＦ〜２００ｆＦ、５０ｆＦ〜１５０ｆＦ、または、８０ｆＦ〜例えば、９５ｆＦ）の範囲の静電容量を有し、差動コンパレータ入力によって、拒否され得る。デジタルレベル入力信号で動作してもよいフィードバック電流源及びフィードバックスイッチのノイズは、主なノイズ要因と比較して、無視できる程度である。コモンモードフィードバックの面積および精度に対する制約は、第１に、ノイズが回路の差動性によって打ち消されるため、および第２に、コンパレータ入力（例えば第１の入力５１７ａ及び第２の入力５１８ａ）において正確なコモンモードが必要とされないので、厳しくない。差動ペアの相互コンダクタンスは、熱雑音を考慮して、例えば、１μＳ〜２０μＳ、２μＳ〜１０μＳ、または、３μＳ〜５μＳの範囲、例えば４．２μＳの範囲であるように決定されてもよい。測定された最大ＳＮＲは、例えば、３００ｄＢ、２００ｄＢ、または、１００ｄＢ未満、例えば、６５．６ｄＢ（ＦＳ＝±４５ｍＶ）であってもよく、本実施例によれば、１．５μＡのテール電流に対して、ＶPP＝１０ｍＶ（ＦＳ＝±１１．２５ｍＶ）で、０．２２％のＴＨＤ、例えば、５％未満、１％未満、または、０．５％未満のＴＨＤが得られる。
【０１１６】
換言すれば、複数のモジュール記録サイトの、各モジュール記録サイトの積分器５１０は、ニューロン信号を受信し、ニューロン信号を積分して統合されたニューロン信号を得るように構成されている。複数のモジュール記録サイトの各モジュール記録サイトの量子化器５２０は、ラッチされたコンパレータ５７０と、出力ラッチ５８０とから構成されている。ラッチされたコンパレータ５７０は、統合されたニューロン信号を受信し、統合されたニューロン信号を量子化するように構成されている。出力ラッチ５８０は、コンパレータ出力ラッチ５８０に基づいて、積分器５１０へのフィードバック電流５２８のためのスイッチを駆動をするように構成されている。コンパレータ出力ラッチ５８０に応じて、電流は、ＯＴＡ（容量を有するＯＴＡは、例えば、積分器である）の左、または、右の低インピーダンスカスケートノードのいずれかに流入される。
【０１１７】
図５ｂは、例えば、インクリメンタルデルタ-シグマシステムレベルの回路図、および、トランジスタ−レベルの実施形態を示す（例えば、１つのフルスケールモードのみのフィードバック電流源が示されている。：ＩFBN（第１の出力５１４ａから第１の入力５１４ｂへ）、ＩFBP（第２の出力５１４ｃから第２の入力５１４ｄへ））。図６ａ、図６ｂ、及び図６ｃは、ここで述べられた、実施の形態に従って、ニューロンプローブによって得られ得る、生体外の測定値の図を示す。本発明の実施形態に関連して与えられた、電子的パラメータ、サイズ、または、数から見て、測定結果または特定の詳細のいずれも、特に明記しない限り、与えられる教示を制限定するのには適してはいない。他の構成、パラメータ、数、または、サイズが、本実施形態の範囲内で実施されてもよいことは、明らかである。
【０１１８】
図６ａは、ＦＳ＝±４５ｍＶで測定されたＤＮＬ／ＩＮＬ（微分非線形性／積分非線形性）を示す。ＦＳは、±１１．２５ｍＶ、±２２．５ｍＶ、または、±４５ｍＶに構成することもできる、ＡＤＣ（アナログ−デジタルコンバータ）のフルスケールを意味する。
【０１１９】
図６ｂは、前半６１０が、ＬＦＰバンド（局所電場電位のバンド）に対応し、後半６２０が、ＡＰバンド（活動電位バンド）に対応する、生体外のパワースペクトル密度の図を示す。図６ｂは、また、複数のノイズコーナー６３０を示す。
【０１２０】
図６ｃは、統計的ノイズ分布（３８４個の記録サイト−複数のプローブ）を示す。ＦＳ＝±１１．２５ｍＶの場合の統計的ノイズ分布を黒で、ＦＳ＝±２２．５ｍＶの場合の統計的ノイズ分布を薄黒で、ＦＳ＝±４５ｍＶの場合の統計的ノイズ分布を灰色で示している。最上段の図は、全帯域幅を示し、中段の図は、局地電界電位帯を示し、下段の図は、作用電位帯を示す。ＦＳモードに応じて、ＡＤＣ（実施の形態による、ニューロンプローブのそれぞれのモジュール記録サイトのアナログ−デジタル変換器）は、２４０Ｈｚから５９０Ｈｚの間のフリッカノイズコーナー角度を有する１０ｋＨｚの入力信号帯域をカバーしている。２種類のニューロン信号、すなわち局所フィールド電位（ＬＦＰ、１から３００）、及び活動電位（ＡＰ、０．３から１０ｋＨｚ）の周波数帯域におけるノイズは、それぞれ、８．１μＶｒｍｓ、及び１３．４μＶｒｍｓである（ＦＳ＝±１１．２５ｍＶ）。すべての測定は、電極、及び電解質表面の界面に起因するノイズを含み、遮蔽を追加していない生体外で行われている。
【０１２１】
図７は、ＤＣ（直流）コントローラ／アーチファクトフィルタ、及びデジタル後処理を示す生体外の測定装置を示す。測定は、予め記録したデータ（海馬）を用いて刺激した結果である。右上の写真は、脳スライス活動を記録するための２本の針プローブを有する生体外ＭＥＡアダプタを示している。ニューロンプローブ７００（これは例えば、ニューロンプローブ１００、２００と３００と同じ機能を有することができる）は、身体電圧ＶBODY７０４のリン酸緩衝食塩水溶液７０２に入れられる。ニューロンプローブ７００は、フィールド−プログラマブル−ゲートアレイ７１０（ＦＰＧＡ）に、フレックス・ケーブルによって接続される。ＦＰＧＡ７１０は、後処理装置７２０にＵＳＢ（ユニバーサル・シリアル・バス）によって接続される。後処理装置７２０は、ＤＣコントローラ・アーチファクト・フィルタ７２２と、ＬＦＰフィルタ７２４と、ＡＰフィルタ７２６とを備える。
【０１２２】
以下では、例示的な測定例を、手短に説明する。すべてのＡＤＣ（実施の形態によるニューロンプローブの各モジュール記録サイトのアナログ−デジタルコンバータ）の平均化データは、生理食塩水での適用のための適切な身体電圧の駆動と、アーチファクト信号のキャンセルのために使用される。測定された信号は、デジタル後処理により、低周波局所フィールド電位（ＬＦＰ）と高周波活動電位（ＡＰ）とに分離される。
【０１２３】
図８は、光遺伝学を応用するための、測光、及び放射分析の光感度測定（すべての照明された、記録サイトの平均ノイズ）を示す（比較のために、約５００ルクスの照度は一般的なオフィス照明に相当し、約１００００ルクスは完全な昼間の光に相当する）。光遺伝子的刺激の間、外部光源は、脳組織を特異的に励起し、したがって、活動を誘発することができ、それは、ニューロンプローブで検出することができる。通常、光パルスは、ニューロンプローブのアーチファクト信号で生成される。本明細書に記述された、ニューロンプローブの設計は、光学的損傷に対する免疫が大きく拡張されるように実装される。
【０１２４】
パルス状（２０Ｈｚ、または、１ｋＨｚの周波数でオン／オフ）の広帯域光源８１０（λ＝４００ｎｍ〜１０００ｎｍ）は、中性密度フィルタ８３０を介してビーム８２０を活性針プローブ８００（活性針プローブ８００は、例えば、神経プローブ１００、２００、及び３００と同じ機能を有することができる）に送信してもよく、ここで活性針プローブ８００は、リンゲル溶液８４０中に配置される。右図において、第１の曲線８５０は、高周波数（例えば、１ｋＨｚ）に対応し、第２の曲線８５２は、低周波数（例えば、２０Ｈｚ）に対応する。図では、全帯域ノイズ制限８５４も示されている。電極の下に配置された差動対（差動トランジスタ対は信号経路に差動シグナリングを作成するために２つの入力トランジスタが使用される回路技術を記述する）の両方の入力トランジスタを有する実施の形態によるニューロンプローブの遮蔽及びレイアウ概念（上述の）は、神経細胞の光遺伝学刺激のための強い要件である照明アーチファクトを抑制する［９］。パルス状の広帯域光源に対する感度測定を図８に示す。光励起時に生じる信号シフトは、電極下のＣＭＯＳ回路が、性能をさらに低下させない一方で、電極表面のフォトニック効果と一致している。
【０１２５】
図９は、ケーブル上のＣＭＯＳ後処理（供給電圧は、オフチップで、密になる）後の、ＣＭＯＳチップ及び最終ニードルプローブ（例えば、実施の形態によるニューロンプローブ）の顕微鏡写真を示す。パッドは、例えば、電極特性評価（例えば、サイクリックボルタンメトリー、または、電気化学インピーダンス分光法）のために使用されるが、必ずしも読み出しに必要とされるものではない。本願発明による、ニューロンプローブの１つのモジュラー記録サイト９００は、シールド９３０によってデジタル部９１０とアナログ部９２０とに分離することができる。アナログ部９２０は、例えば、Ｇｍ積分器９２１、ＣＭＦＢ９２２（Ｃ９２３、ＣＭＯＳ負荷９２４、スイッチ９２５、電流バイアス９２６、ＶB９２７、及び構成モジュール９２９）を備える。
【０１２６】
ニューロンプローブ９４０は、任意の第１の電極９４２を備えており、第１の電極９４２（例えば、Ｐｔ電極）は、電極特性評価のためにＶREFパッドに直接接続することができる。ニューロンプローブ９６０は、パッド９６２と、センサ素子９６４と、基部９６６とを備え、パッド９６２は、例えば、ニューロンプローブ９６０を外部装置に接続するために接触している。ニューロンプローブ９５０は、パッド９６２と、センサ素子９６４と、基部９６６と、任意でＳｉ3Ｎ4−ＳｉＯ2パッシベーションとを備え、パッド９６２は、例えば、ニューロンプローブ９６０を外部装置に接続するために接触しており、センサ素子９６４は、例えば、Ｐｔ電極（プラチナ電極）であり、Ｓｉ3Ｎ4−ＳｉＯ2パッシベーションは、それぞれのセンサ素子９６４間の絶縁部９６８を形成している。ニューロンプローブは、ポストＣＭＯＳ製作後に分離される。
【０１２７】
顕微鏡写真は、例えば、一定の幅が７０μｍであり、先端から基部までの厚さが５０μｍである完全埋め込み型プローブを示している。基部の長さは、例えば、電極の数に依存しない。記録サイトの最大数は、ＡＤＣのクロック周波数がｆｓに等しくなるように、チェーンのデータレートによってのみ制限されてもよい。各ＡＤＣは、例えば、２０ｋＳ／ｓを送出し、長さを、例えばチェーンあたり９３個の電極に制限する。例示的なプローブは、例えば、２つのデータチェーン（例えば、それぞれが、９３個のモジュール記録サイトを有する）を採用する；しかしながら、複数のチェーンを有する拡張は、デジタル部分に、わずかな複雑さを追加するだけであろう。グローバルなアナログューラル信号のルーティングは存在しない可能性があり、設計のモジュール性が高いため、プローブを長くしたり、プローブの形状をアプリケーションに合わせて変更したりしても、同じ性能が得られる。プローブの面積の半分がデジタル回路に割り当てられているため、技術的なスケーリングにより、消費電力とプローブ幅が大幅に削減される。
【０１２８】
図１０ａは、当該技術で述べられたような、ニューロンプローブ１０００の概略図を示す。図１０ｂは、本願発明の実施の形態による、ニューロンプローブ１１００を示す。すべての既知の解決策は、非常に大きな基部１０１０を有しており、それゆえに、組織に完全に埋め込むことはできない。その上、基部１０１０のサイズは、侵襲的外科的手術を必要とする。ニューロンプローブ１１００を用いて、これらの問題を解決することができる。したがって、本願発明によるニューロンプローブが、従来の解決策より明らかに優れることが理解できる。
【０１２９】
図１１は、基部１１１０、シャフト１１２０、及び信号処理ユニット１１３０を有する、最先端技術によるニューロンプローブを示す。信号処理ユニット１１３０は、信号増幅器１１３２と、アナログ−デジタル変換１１３４と、デジタル処理／インターフェース１１３６と、コンピュータ１１３８とを備える。
【０１３０】
本明細書に記述されたニューロンプローブを用いて、信号処理ユニット１１３０の構成要素の数は、信号増幅器１１３２、及びアナログ−デジタル変換１１３４を省略することによって、減少することができる。例えば、ニューロンプローブは、それぞれのモジュール記録サイトの中のそれらの構成要素をすでに含んでいる。したがって、本願発明によるニューロンプローブが従来の解決策より明らかに優れていることが理解できる。
【０１３１】
図１２は、本出願で示されるように、ニューロンプローブ１３００（本願発明の実施の形態）と比較した、本技術分野で記載されているようなニューロンプローブ（ニューロンプローブ１２１２、１２２２、１２３２、１２４２、及び１２５２）を示す。本明細書に記述されたニューロンプローブ１３００は、非常に小さい基部１３１０を備えることを理解することができる。基部１３１０は、基部１２１０、１２２０、１２３０、１２４０、及び１２５０よりも非常に小さく実施されてもよい。このように、ニューロンプローブ１３００は、ニューロンプローブ１２１２、１２２２、１２３２、１２４２、及び１２５２と比べて、非常により簡単に、そして、より深い組織に埋設することができる。したがって、本願発明によるニューロンプローブが従来の解決策より明らかに優れることが理解できる。
【０１３２】
いくつかの実施例が装置の文脈の範囲内で記述されているが、これらの実施例は、また、対応する方法の説明を表していることは明らかであり、そのため、ブロック、または、装置は、方法ステップとして、または、方法ステップの特徴に対応する。同様に、方法ステップの文脈内で記述された実施例は、対応する装置の対応するブロック項目またはまたは特徴も表している。いくつか、または、全部の方法ステップは、例えば、マイクロプロセッサ、プログラム可能なコンピュータまたは電子回路のような、ハードウェア装置により（または使用して）実行されてもよい。いくつかの実施の形態では、１つ以上の最も重要な方法ステップは、そのような装置で実行されてもよい。
【０１３３】
特定の実施条件に従い、本願発明の実施の形態は、ハードウェアで、または、ソフトウェアで実施されることもできる。実施は、デジタル記憶媒体、例えば、それぞれの方法が実行されるような、プログラム可能なコンピュータシステムと協働する（または、協働可能な）、電子的に読み込み可能な制御信号をその上に格納しておく、フロッピーディスク、ＤＶＤ、ブルーレイ、ＣＤ、ＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、または、ＦＬＡＳＨメモリを用いて実行されてもよい。したがって、デジタル記憶媒体は、コンピュータで読取り可能であってもよい。
【０１３４】
本願発明によるいくつかの実施の形態は、本明細書に記述される方法のうちの１つが実行されるように、プログラム可能なコンピュータシステムと協働することができる電子的に読み込み可能な制御信号を有する、データキャリアを備える。
【０１３５】
一般的には、本願発明の実施の形態は、プログラムコードを有するコンピュータプログラム製品として実施されてもよく、プログラムコードは、コンピュータプログラム製品がコンピュータで動くとき、方法の１つを実行するために動作する。プログラムコードは、例えば、機械で読み取り可能なキャリアに格納されていてもよい。
【０１３６】
他の実施の形態は、機械で読み取り可能なキャリアに格納された、本明細書に記述された、方法の１つを実行するためのコンピュータプログラムを備える。
【０１３７】
換言すれば、コンピュータプログラムがコンピュータで動くとき、本願発明の方法の実施の形態は、したがって、本明細書に記述された、方法の１つを実行するためのプログラムコードを有するコンピュータプログラムである。
【０１３８】
本願発明の方法の更なる実施の形態は、したがって、本明細書に記述された方法のうちの１つを実行するためのコンピュータプログラムが記録されたデータキャリア（または、デジタル記憶媒体、または、コンピュータ読取り可能な媒体）からなる。データキャリア、デジタル記憶媒体、または、記録された媒体は、一般的に、非一時的、または、非過渡的である。
【０１３９】
本願発明の方法の更なる実施の形態は、したがって、本明細書に記述された、１つの方法を実行するためのコンピュータプログラムを表すデータストリームまたは信号のシーケンスである。データストリームまたは信号のシーケンスは、例えば、データ通信接続、例えばインターネット、を介して送られるように構成されてもよい。
【０１４０】
更なる実施の形態は、例えば、本明細書に記述された、方法のうちの１つを実行するように構成されているか、または、適合されている処理手段、例えば、コンピュータ、または、プログラム可能な論理デバイスを備える。
【０１４１】
更なる実施の形態は、本明細書に記述された、１つの方法を実行するためのコンピュータプログラムがインストールされたコンピュータを備える。
【０１４２】
本願発明による更なる実施の形態は、受信機に、本明細書に記述された、１つの方法を実行するためのコンピュータプログラムを送信（例えば、電子的、または、光学的であってもよい）するように構成された、装置、または、システムを備える。受信機は、例えば、コンピュータ、モバイル機器、メモリデバイス等であってもよい。装置、または、システムは、例えば、コンピュータプログラムをレシーバに送信するためのファイル・サーバを備えていてもよい。
【０１４３】
いくつかの実施例では、プログラム可能な論理デバイス（たとえばフィールドプログラマブルゲートアレイ）が、本明細書に記述された方法の機能のいくつか、または、全部を実行するために用いられてもよい。いくつかの実施の形態では、フィールドプログラマブルゲートアレイは、本明細書に記述された、１つの方法を実行するために、マイクロプロセッサと協働してもよい。一般的に、方法は、任意のハードウェア装置によって実行されることが好ましい。
【０１４４】
本明細書に記述された装置は、ハードウェア装置を用いて、または、コンピュータを用いて、または、ハードウェア装置とコンピュータの組合せを用いて実施されてもよい。
【０１４５】
本明細書に記述された装置、または、本明細書に記述された装置の任意の構成要素は、少なくとも部分的にハードウェアおよび／またはソフトウェアで実施されてもよい。
【０１４６】
本明細書に記述された方法は、ハードウェア装置を用いて、または、コンピュータを用いて、または、ハードウェア装置とコンピュータの組合せを用いて実行されてもよい。
【０１４７】
本明細書に記述された方法、または、本明細書に記述された装置のどんな構成要素でも、少なくとも部分的に、ハードウェアおよび／または、ソフトウェアによって実行されてもよい。
【０１４８】
上記の実施の形態は、本願発明の原理の例示を単に表しているにすぎない。本明細書に記述された配置と詳細の修正、及び変形は当業者には明らかであろうことが理解されるであろう。したがって、差し迫った特許請求の範囲によってのみ限定され、本明細書に記載された実施形態の記述、及び説明によって表された特定の詳細によって、限定されないことが意図されている。
【０１４９】
参考文献
［１］Ｇ．Ｂｕｚｓａｋｉ  ｅｔ  ａｌ．，“Ｔｏｏｌｓ  ｆｏｒ  Ｐｒｏｂｉｎｇ    Ｌｏｃａｌ  Ｃｉｒｃｕｉｔｓ：  Ｈｉｇｈ−Ｄｅｎｓｉｔｙ  Ｓｉｌｉｃｏｎ  Ｐｒｏｂｅｓ  Ｃｏｍｂｉｎｅｄ  ｗｉｔｈ Ｏｐｔｏｇｅｎｅｔｉｃｓ,” Ｎｅｕｒｏｎ, ｖｏｌ. ８６, ｐｐ.９２−１０５, ２０１５.
［２］Ｋ．Ｓｅｉｄｌ，  Ｍ．Ｓｃｈｗａｅｒｚｌｅ，Ｉ．Ｕｌｂｅｒｔ，Ｈ．Ｐ．Ｎｅｖｅｓ，Ｏ．Ｐａｕｌ  ａｎｄ  Ｐ．Ｒｕｔｈｅｒ，“ＣＭＯＳ−Ｂａｓｅｄ  Ｈｉｇｈ−Ｄｅｎｓｉｔｙ  Ｓｉｌｉｃｏｎ  Ｍｉｃｒｏｐｒｏｂｅ  Ａｒｒａｙｓ  ｆｏｒ  Ｅｌｅｃｔｒｏｎｉｃ  Ｄｅｐｔｈ  Ｃｏｎｔｒｏｌ  ｉｎ  ＩｎｔｒａｃｏｒｔｉＣＡＬ Ｎｅｕｒａｌ Ｒｅｃｏｒｄｉｎｇ−Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎ，”ｉｎ  Ｊｏｕｒｎａｌ  ｏｆ  Ｍｉｃｒｏｅｌｅｃｔｒｏｍｅｃｈａｎｉｃａｌ  Ｓｙｓｔｅｍｓ，ｖｏｌ．２１，ｎｏ．６，ｐｐ．１４２６−１４３５，  Ｄｅｃ．２０１２.
［３］Ａ．Ｓ．Ｈｅｒｂａｗｉ  ｅｔ  ａｌ．，“Ｈｉｇｈ−ｄｅｎｓｉｔｙ  ＣＭＯＳ  ｎｅｕｒａｌ  ｐｒｏｂｅ  ｉｍｐｌｅｍｅｎｔｉｎｇ  ａ  ｈｉｅｒａｒｃｈｉｃａｌ  ａｄｄｒｅｓｓｉｎｇ  ｓｃｈｅｍｅ  ｆｏｒ  １６００  ｒｅｃｏｒｄｉｎｇ  ｓｉｔｅｓ  ａｎｄ  ３２  ｏｕｔｐｕｔ  ｃｈａｎｎｅｌｓ，”Ｔｒａｎｓｄｕｃｅｒｓ，ｐｐ．２０−２３，２０１７．
［４］Ｖ．Ｖｉｓｗａｍ  ｅｔ  ａｌ．，“Ｈｉｇｈ−ｄｅｎｓｉｔｙ  ｍａｐｐｉｎｇ  ｏｆ  ｂｒａｉｎ  ｓｌｉｃｅｓ  ｕｓｉｎｇ  ａ  ｌａｒｇｅ  ｍｕｌｔｉ−ｆｕｎｃｔｉｏｎａｌ  ｈｉｇｈ−ｄｅｎｓｉｔｙ ＣＭＯＳ ｍｉｃｒｏｅｌｅｃｔｒｏｄｅ ａｒｒａｙ ｓｙｓｔｅｍ,” Ｔｒａｎｓｄｕｃｅｒｓ，ｐｐ．１３５−１３８．  ２０１７，ｄｏｉ： １０．１１０９/ＴＲＡＮＳＤＵＣＥＲＳ.２０１７．７９９４００６
［５］Ｂ．Ｃ．Ｒａｄｕｃａｎｕ  ｅｔ  ａｌ，“Ｔｉｍｅ  ｍｕｌｔｉｐｌｅｘｅｄ  ａｃｔｉｖｅ  ｎｅｕｒａｌ  ｐｒｏｂｅ  ｗｉｔｈ  ６７８  ｐａｒａｌｌｅｌ  ｒｅｃｏｒｄｉｎｇ  ｓｉｔｅｓ”，  ＩＥＥＥ  ＥＳＳＤＥＲＣ，２０１６，ｐｐ．３８５−３８８．
［６］Ｃ.Ｍ. Ｌｏｐｅｚ ｅｔ ａｌ., “２２．７ Ａ ９６６−ｅｌｅｃｔｒｏｄｅ ｎｅｕｒａｌ ｐｒｏｂｅ ｗｉｔｈ ３８４ ｃｏｎｆｉｇｕｒａｂｌｅ   ｃｈａｎｎｅｌｓ ｉｎ ０．１３μｍ ＳＯＩ ＣＭＯＳ,” ＩＳＳＣＣ Ｄｉｇ. Ｔｅｃｈ. Ｐａｐｅｒｓ, ｐｐ. ３９２−３９３, ２０１６, ｐｐ. ３９２−３９３, ２０１６.
［７］Ｆ  Ｈｅｅｒ，  Ｗ  Ｆｒａｎｋｓ，  Ａ  Ｂｌａｕ，  Ｓ  Ｔａｓｃｈｉｎｉ，Ｃ  Ｚｉｅｇｌｅｒ, Ａ Ｈｉｅｒｌｅｍａｎｎ, Ｈ Ｂａｌｔｅｓ, ＣＭＯＳ  ｍｉｃｒｏｅｌｅｃｔｒｏｄｅ ａｒｒａｙ ｆｏｒ ｔｈｅ ｍｏｎｉｔｏｒｉｎｇ ｏｆ ｅｌｅｃｔｒｏｇｅｎｉｃ ｃｅｌｌｓ, Ｂｉｏｓｅｎｓｏｒｓ ａｎｄ Ｂｉｏｅｌｅｃｔｒｏｎｉｃｓ, ｖｏｌ. ２０, ｐｐ. ３５８−３６６, ２００４, ＩＳＳＮ ０９５６−５６６３, ｄｏｉ： １０．１０１６/ｊ.ｂｉｏｓ.２００４.０２．００６.
［８］Ｊ．Ｓｃｈｏｌｖｉｎ  ｅｔ  ａｌ．，“Ｃｌｏｓｅ−ｐａｃｋｅｄ  ｓｉｌｉｃｏｎ  ｍｉｃｒｏｅｌｅｃｔｒｏｄｅｓ  ｆｏｒ  ｓｃａｌａｂｌｅ  ｓｐａｔｉａｌｌｙ  ｏｖｅｒｓａｍｐｌｅｄ  ｎｅｕｒａｌ  ｒｅｃｏｒｄｉｎｇ”，  ＩＥＥＥ  Ｔｒａｎｓ．Ｂｉｏｍｅｄ．Ｅｎｇ．，ｖｏｌ．６３，ｐｐ．１２０−１３０，２０１６．
［９］Ｔ．Ｄ．Ｙ．  Ｋｏｚａｉ  ａｎｄ  Ａ．Ｌ．  Ｖａｚｑｕｅｚ，“Ｐｈｏｔｏｅｌｅｃｔｒｉｃ  Ａｒｔｅｆａｃｔ  ｆｒｏｍ  Ｏｐｔｏｇｅｎｅｔｉｃｓ  ａｎｄ  Ｉｍａｇｉｎｇ  ｏｎ  Ｍｉｃｒｏｅｌｅｃｔｒｏｄｅｓ  ａｎｄ  Ｂｉｏｅｌｅｃｔｒｏｎｉｃｓ：  Ｎｅｗ  Ｃｈａｌｌｅｎｇｅｓ  ａｎｄ  Ｏｐｐｏｒｔｕｎｉｔｉｅｓ，”Ｊ．Ｍａｔｅｒ．Ｃｈｅｍ．Ｂ，ｐｐ．４９６５−４９７８，２０１５．
【図１】
2021526402.tif 000003
【図２】
2021526402.tif 000004
【図３】
2021526402.tif 000005
【図３ｃ】
2021526402.tif 000006
【図４ａ】
2021526402.tif 000007
【図４ｂ】
2021526402.tif 000008
【図５ａ】
2021526402.tif 000009
【図５ｂ】
2021526402.tif 000010
【図６ａ】
2021526402.tif 000011
【図６ｂ】
2021526402.tif 000012
【図６ｃ】
2021526402.tif 000013
【図７】
2021526402.tif 000014
【図８】
2021526402.tif 000015
【図９】
2021526402.tif 000016
【図１０ａ】
2021526402.tif 000017
【図１０ｂ】
2021526402.tif 000018
【図１１】
2021526402.tif 000019
【図１２】
2021526402.tif 000020
【手続補正書】
【提出日】令和2年3月9日(2020.3.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プローブ信号（１１２）を供給するための基部（１１０、２１０、３３０、９６６、１３１０）と、
複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）であって、前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の各モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は、
ＣＭＯＳシリコン基板と、
アナログ生体信号（１３２1〜１３２n、１３０）を受信するように構成された、少なくとも１つのセンサ素子と、
前記アナログ生体信号（１３２1〜１３２n、１３０）をデジタルセンサ信号（１３４1〜１３４n）に変換するように構成される、上皮内アナログデジタル・コンバータ（２２６1〜２２６n）と、
前記デジタルセンサ信号（１３４1〜１３４n）を前記基部（１１０、２１０、３３０、９６６、１３１０）に供給するように構成される、通信インタフェースと、
を備える、複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）と、
を備え、
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の前記通信インタフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）は、互いに及び前記基部（１１０、２１０、３３０、９６６、１３１０）に対して、直列で接続されることを特徴とする、センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）。
【請求項２】
前記基部（１１０、２１０、３３０、９６６、１３１０）は、前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）から、複数のデジタルセンサ信号（１３４1〜１３４n）を受信し、前記デジタルセンサ信号（１３４1〜１３４n）を処理して前記プローブ信号（１１２）を供給するように構成されることを特徴とする、請求項１に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）。
【請求項３】
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の各モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は、前記基部（１１０、２１０、３３０、９６６、１３１０）から構成データを受信するように構成された通信インタフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）を備え、
前記モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は、受信した前記構成データに基づいて、前記モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の動作に関するパラメータを適合させるように構成されることを特徴とする、請求項１または請求項２に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）。
【請求項４】
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の各モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は通信インタフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）を備え、前記通信インタフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）はシリアルインタフェースを備え、
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の前記通信インタフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）は、前記基部（１１０、２１０、３３０、９６６、１３１０）から前記センサアレイのセンサアレイエンドポイント（２３０、３１０）までのフォワードパス（３５２）と、前記センサアレイエンドポイント（２３０、３１０）から前記基部（１１０、２１０、３３０、９６６、１３１０）までのバックワードパス（３５４）を含むシリアル通信チェーンにおいて互いに接続され、第１のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）と近接する第２のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）とのペアのそれぞれについて、前記第１のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の前記通信インタフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）は前記フォワードパス（３５２）に接続され、前記第２のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の前記通信インタフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）は前記バックワードパス（３５４）に接続されることを特徴とする、請求項１ないし請求項３の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）。
【請求項５】
前記基部（１１０、２１０、３３０、９６６、１３１０）は、前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）から結合センサ信号を受信するように構成され、前記結合センサ信号は、前記モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）のそれぞれの前記デジタルセンサ信号（１３４1〜１３４n）を含むことを特徴とする、請求項１ないし請求項４の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）。
【請求項６】
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の各モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は、デルタシグマアナログデジタルコンバータ（２２６1〜２２６n）を備えることを特徴とする、請求項１ないし請求項５の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）。
【請求項７】
前記複数（１２０、２２０）の前記モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の各モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は、前記アナログ生体信号（１３２1〜１３２n、１３０）を前記デジタルセンサ信号（１３４1〜１３４n）に直接変換するように構成された積分器（３２４1〜３２４n、４２０、５１０、９２１）および量子化器（３２５1〜３２５n、４３０、５２０、９２８）を備えることを特徴とする、請求項１ないし請求項６の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）。
【請求項８】
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の各モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は、隣接するモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）とは無関係に、前記アナログ生体信号（１３２1〜１３２n、１３０）を前記デジタルセンサ信号（１３４1〜１３４n）に変換するように構成されることを特徴とする、請求項１ないし請求項７の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）。
【請求項９】
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は軸方向に沿って配置されて、軸方向に沿ってアレイを形成し、
前記基部（１１０、２１０、３３０、９６６、１３１０）の前記軸方向に垂直な第１の垂直方向に沿っての伸長部分はほぼ、前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の前記第１の垂直方向に沿っての伸長部分であり、
前記基部（１１０、２１０、３３０、９６６、１３１０）の前記軸方向に垂直な第２の垂直方向に沿っての伸長部分はほぼ、前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の前記第２の垂直方向に沿っての伸長部分であることを特徴とする、請求項１ないし請求項８の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）。
【請求項１０】
前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）の軸延長に垂直な平面における前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の交差部分は、モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の数とは無関係であることを特徴とする、請求項１ないし請求項９の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）。
【請求項１１】
前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）は、前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）を含む１つ以上の列を備えることを特徴とする、請求項１ないし請求項１０の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）。
【請求項１２】
前記複数のモジュール記録サイトの第１のサブセットは第１の半導体基板上に配置され、近接し、且つ隣接する、前記複数のモジュール記録サイトの第２のサブセットは第２の半導体基板上に配置され、前記第１の半導体基板及び前記第２の半導体基板は、間隙によって互いに離間して配置され、且つ少なくとも１つの導電線によって互いに電気的に接続されることを特徴とする、請求項１ないし請求項１１の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）。
【請求項１３】
前記少なくとも１つの導電線は、フレキシブル基板上または基板内に配置されることを特徴とする、請求項１ないし請求項１２の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）。
【請求項１４】
前記基部（１１０、２１０、３３０、９６６、１３１０）は、前記プローブ信号（１１２）を供給するための有線出力インタフェース（２１８、２６０、３４０、９４２、９６２）を備え、前記有線出力インタフェース（２１８、２６０、３４０、９４２、９６２）のチャネル数は、前記モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の数とは無関係であり、且つ前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）の軸延長に垂直な平面における前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の交差部分とは無関係であることを特徴とする、請求項１ないし請求項１３の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）。
【請求項１５】
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は、前記基部（１１０、２１０、３３０、９６６、１３１０）と前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）のセンサアレイエンドポイント（２３０、３１０）との間に配置され、前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）は尖峰を形成することを特徴とする、請求項１ないし請求項１４の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）。
【請求項１６】
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は筐体を備え、前記筐体は、前記アナログ生体信号（１３２1〜１３２n、１３０）を受信するためのセンサ部分（２２２1〜２２２n、３２２1〜３２２n、４１０、４１０1〜４１０4、５１１、９６４）を備え、且つ近接するモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の前記筐体のセンサ部分（２２２1〜２２２n、３２２1〜３２２n、４１０、４１０1〜４１０4、５１１、９６４）から前記センサ部分（４１０）を絶縁するための絶縁部分（９６８）を備えることを特徴とする、請求項１ないし請求項１５の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）。
【請求項１７】
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は筐体を備え、前記筐体は、前記アナログ生体信号（１３２1から１３２n、１３０）を受信するための２つ以上のセンサ部分（２２２1〜２２２n、３２２1〜３２２n、４１０、４１０1〜４１０4、５１１、９６４）を備え、且つそれぞれのセンサ部分（２２２1〜２２２n、３２２1〜３２２n、４１０、４１０1〜４１０4、５１１、９６４）を前記２つ以上のセンサ部分（２２２1〜２２２n、３２２1〜３２２n、４１０、４１０1〜４１０4、５１１、９６４）のうちのもう一方のセンサ部分から絶縁するための絶縁部分（９６８）を備えることを特徴とする、請求項１ないし請求項１６の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）。
【請求項１８】
前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）の少なくとも１つのモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は、少なくとも第１及び第２のセンサ素子（２２２1〜２２２n、３２２1〜３２２n、４１０、５１１、９６４）と前記アナログ生体信号をサンプリングして、前記第１及び前記第２のセンサ素子（２２２1〜２２２n、３２２1〜３２２n、４１０、５１１、９６４）の出力を前記デジタルセンサ信号に多重化するように構成されることを特徴とする、請求項１ないし請求項１７の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）。
【請求項１９】
前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の各モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）は、アナログ部分（３６０、９２０）とデジタル部分（３５０、９１０）とに分割され、
前記アナログ部分（３６０、９２０）及び前記デジタル部分（３５０、９１０）は別個の供給ルーティング（２１４、３３４、３３５、３３７、５１４）を備え、
前記デジタル部分（３５０、９１０）は、第１（３９０、９３０）の導体素子によって前記アナログ部分（３６０、９２０）からシールドされ、
第２（３９２）の導体素子は、前記アナログ部分（３６０、９２０）及び前記デジタル部分（３５０、９１０））を前記センサ素子（２２２1〜２２２n、３２２1〜３２２n、４１０、５１１、９６４）からシールドするために、前記センサ素子（２２２1〜２２２n、３２２1〜３２２n、４１０、５１１、９６４）のコネクタ（２５０、３２３）を取り囲むように配置され、
前記アナログ部分（３６０、９２０）は、前記センサ素子（２２２1〜２２２n、３２２1〜３２２n、４１０、５１１、９６４）が受信した前記アナログ生体信号（１３２1〜１３２n、１３０）を前記デジタルセンサ信号（１３４1〜１３４n）に変換するように構成され、
前記アナログ部分（３６０、９２０）及び前記デジタル部分（３５０、９１０）は結合されて、前記デジタルセンサ信号（１３４1〜１３４n）を前記デジタル部分（３５０、９１０）に供給し、
前記デジタル部分（３５０、９１０）は、前記デジタルセンサ信号（１３４1〜１３４n）を前記基部（１１０、２１０、３３０、９６６、１３１０）に供給するように構成されることを特徴とする、請求項１ないし請求項１８の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）。
【請求項２０】
前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）は生物医学センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）、とりわけニューロン・プローブ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）であることを特徴とする、請求項１ないし請求項１９の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）。
【請求項２１】
前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）の複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）のセンサにより、アナログ生体信号（１３２1〜１３２n、１３０）を記録するステップと、
前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）の前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）を用いて、前記アナログ生体信号（１３２1〜１３２n、１３０）を複数のデジタルセンサ信号（１３４1〜１３４n）に変換するステップと、
前記複数のデジタルセンサ信号（１３４1〜１３４n）を、前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）の前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の通信インタフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）を用いて、前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）の基部（１１０、２１０、３３０、９６６、１３１０）に供給するステップと、
互いに、および前記基部（１１０、２１０、３３０、９６６、１３１０）に対して直列で接続されている前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の前記通信インタフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）を用いて、前記複数のデジタルセンサ信号（１３４1〜１３４n）を、前記モジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）の通信インタフェース（２２８1〜２２８n、３２８1〜３２８n、４４０、４６０、５５０）を用いて、前記基部（１１０、２１０、３３０、９６６、１３１０）に直列に供給するステップと、
前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）の前記基部（１１０、２１０、３３０、９６６、１３１０）によって、前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）の前記複数（１２０、２２０）のモジュール記録サイト（１２２1〜１２２n、１２２e；２２４1〜２２４n；３２０1〜３２０n；３２１1〜３２１3；４００；５００、５１４；９００）から前記複数の前記デジタルセンサ信号（１３４1〜１３４n）を受信するステップと、
前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）の前記基部（１１０、２１０、３３０、９６６、１３１０）によって、前記複数のデジタルセンサ信号（１３４1〜１３４n）を処理してプローブ信号（１１２）を得るステップと、
遠隔装置については、前記センサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）の前記基部（１１０、２１０、３３０、９６６、１３１０）に前記プローブ信号（１１２）を供給するステップと
によって、請求項１ないし請求項２０の１項に記載のセンサアレイ（１００、２００、３００、７００、８００、９４０、９５０、１１００、１３００）を動作させる方法。
【請求項２２】
コンピュータ上で動作しているときに、請求項２１に記載の方法を実行するためのプログラムコードを有するコンピュータプログラム。
【国際調査報告】
2021526402.tif 000021
2021526402.tif 000022
2021526402.tif 000023