(57)【要約】カウンタは複数の検知コンポーネントを有し得る。個々の各々の検知コンポーネントは各々のイベントを検知するように構成でき、各々の検知コンポーネントが各々のイベントを検知したことに応答して、第２のコンデンサに選択的に結合されるように構成される各々の第１のコンデンサを含み得る。第２のコンデンサは、第２のコンデンサに選択的に結合される個々の各々の第１のコンデンサによって一定電圧に充電されるように構成できる。カウンタはコンパレータを有し得、コンパレータは、第２のコンデンサに結合される第１の入力と、イベントの閾値量に対応する基準電圧に結合される第２の入力とを有する。コンパレータは、第２のコンデンサの電圧が基準電圧以上であることに応答して検知されているイベントの閾値量を示す信号を出力するように構成できる。
2021535532.tif 000002
【特許請求の範囲】
【請求項１】
複数の検知コンポーネントであって、個々の各々の検知コンポーネントは、各々のイベントを検知するように構成され、前記各々の検知コンポーネントが前記各々のイベントを検知したことに応答して第２のコンデンサに選択的に結合されるように構成される各々の第１のコンデンサを含み、前記第２のコンデンサは、前記第２のコンデンサに選択的に結合される個々の各々の第１のコンデンサによって一定電圧に充電されるように構成される、前記複数の検知コンポーネントと、
前記第２のコンデンサに結合される第１の入力と、イベントの閾値量に対応する基準電圧に結合される第２の入力とを含むコンパレータであって、前記第２のコンデンサの前記電圧が前記基準電圧以上であることに応答して検知されている前記イベントの閾値量を示す信号を出力するように構成される、前記コンパレータと、
を含む、カウンタ。
【請求項２】
個々の各々の第１のコンデンサは、前記各々の検知コンポーネントが前記各々のイベントを検知したことに応答して、前記第２のコンデンサと並列に選択的に結合されるように構成される、請求項１に記載のカウンタ。
【請求項３】
ブランチの１つを介して前記第２のコンデンサに結合されるノードと並列に結合される複数のブランチをさらに含み、個々の各々の検知コンポーネントの前記各々の第１のコンデンサは、前記各々の検知コンポーネントが前記各々のイベントを検知したことに応答して、各々のブランチに選択的に結合されるように構成される、請求項１に記載のカウンタ。
【請求項４】
前記第２のコンデンサは複数の第２のコンデンサの１つであり、個々の各々の第２のコンデンサは、前記各々の第２のコンデンサが並列になるように各々のブランチに結合され、
個々の各々の第１のコンデンサは、前記各々の検知コンポーネントが前記各々のイベントを検知したことに応答して、前記複数の第２のコンデンサと並列に選択的に結合されるように構成される、請求項３に記載のカウンタ。
【請求項５】
個々の各々の検知コンポーネントの入力は、メモリセルのグループに結合されるセンス増幅器のグループの各々のセンス増幅器に結合され、前記イベントの閾値量は、前記メモリセルのグループに記憶されるデータパターンの重みに一致し、
個々の各々のイベントは、前記各々のセンス増幅器に結合される前記グループの各々のメモリセルで発生するスイッチングイベントである、請求項１〜３のいずれか１項に記載のカウンタ。
【請求項６】
カウンタのいくつかの検知コンポーネントの個々の各々の検知コンポーネントにおいて各々のイベントを示す各々の第１の電圧を受信することであって、個々の各々の検知コンポーネントは第２の電圧に最初に充電される各々の第１のコンデンサを含む、前記受信することと、
個々の各々の検知コンポーネントが前記各々の第１の電圧を受信したことに応答して、個々の各々の第１のコンデンサを前記カウンタの第２のコンデンサと並列に結合することであって、個々の各々の第１のコンデンサ及び前記第２のコンデンサが第３の電圧に達するまで、個々の各々の第１のコンデンサは前記第２のコンデンサに放電する、前記結合することと、
コンパレータによって、前記第３の電圧を基準電圧と比較して、前記各々の第１の電圧を受信する前記いくつかの検知コンポーネントが閾値量以上であるかどうかを決定することと、
を含む、カウント方法。
【請求項７】
前記第３の電圧が前記基準電圧以上であることに応答して前記コンパレータによって信号を出力して、前記各々の第１の電圧を受信する前記いくつかの検知コンポーネントが前記閾値量以上であることを示すことをさらに含む、請求項６に記載の方法。
【請求項８】
前記第２のコンデンサは、前記コンパレータの入力と並列に結合され、個々の各々の検知コンポーネントが前記各々の第１の電圧を受信したことに応答して、個々の各々の第１のコンデンサと並列に結合される、複数の第２のコンデンサの１つであり、個々の各々の第１のコンデンサ及び前記複数の第２のコンデンサが前記第３の電圧に達するまで、個々の各々の第１のコンデンサは前記複数の第２のコンデンサに放電する、請求項６〜７のいずれか１項に記載の方法。
【請求項９】
前記各々の第１の電圧を受信する前記いくつかの検知コンポーネントは、前記カウンタの検知コンポーネントの総数のサブセットであり、
前記複数の第２のコンデンサは、前記カウンタの前記検知コンポーネントの総数に等しいいくつかの第２のコンデンサを含む、請求項８に記載の方法。
【請求項１０】
前記各々のイベントを示さない個々の各々の検知コンポーネントにおいて各々の電圧を受信したことに応答して、個々の各々の第１のコンデンサを前記第２の電圧に選択的に結合し、個々の各々の第１のコンデンサを前記第２の電圧に充電することと、
個々の各々の検知コンポーネントが前記各々の第１の電圧を受信したことに応答して、前記第２の電圧を個々の各々の第１のコンデンサから分離することと、
をさらに含む、請求項７に記載の方法。
【請求項１１】
カウンタのいくつかの検知コンポーネントの個々の各々の検知コンポーネントにおいて各々のイベントを示す各々の第１の電圧を受信することであって、個々の各々の検知コンポーネントは第２の電圧に最初に充電される各々の第１のコンデンサを含む、前記受信することと、
個々の各々の検知コンポーネントが前記各々の第１の電圧を受信したことに応答して、個々の各々の第１のコンデンサを第２のコンデンサに放電することによって、個々の各々の第１のコンデンサから、最初に放電された前記第２のコンデンサに同じ電荷量を移送することであって、前記第２のコンデンサは第３の電圧に充電される、前記移送することと、
コンパレータによって、前記第３の電圧を基準電圧と比較して、前記各々の第１の電圧を受信する前記いくつかの検知コンポーネントが閾値量以上であるかどうかを決定することと、
を含む、カウント方法。
【請求項１２】
個々の各々の第１のコンデンサは各々のトランジスタに結合され、
個々の各々の第１のコンデンサを前記第２のコンデンサに放電することは、前記各々の検知コンポーネントが前記各々の第１の電圧を受信したことに応答して前記各々のトランジスタをアクティブにしたことに応答して、前記各々のトランジスタを介して個々の各々の第１のコンデンサを放電することを含む、請求項１１に記載の方法。
【請求項１３】
個々の各々の第１のコンデンサの第１の端子は前記各々のトランジスタに選択的に結合され、
個々の各々の検知コンポーネントにおける前記各々の第１の電圧を受信することは、前記第１の端子の第４の電圧を第５の電圧まで第１の電圧だけ増加させるように作動する前記各々の第１のコンデンサの第２の端子で前記各々の第１の電圧を受信することを含み、
前記各々の検知コンポーネントが前記各々の第１の電圧を受信したことに応答して前記各々のトランジスタをアクティブにすることは、前記第５の電圧に応答して前記各々のトランジスタをアクティブにすることを含む、請求項１２に記載の方法。
【請求項１４】
個々の各々の第１のコンデンサを放電された前記第２のコンデンサに放電することは、前記各々の第１のコンデンサの前記第１の端子の電圧が前記第４の電圧に戻るまで、前記各々のトランジスタを介して前記各々の第１のコンデンサを放電することを含み、前記各々の第１のコンデンサの前記第１の端子を前記第４の電圧に戻すことは前記各々のトランジスタを非アクティブにする、請求項１３に記載の方法。
【請求項１５】
複数の検知コンポーネントと、
いくつかの第１のコンデンサと、を含み、
個々の各々の検知コンポーネントは、
第２のコンデンサと、
前記各々の検知コンポーネントの各々の入力に結合されるトランジスタであって、前記各々の入力がスイッチングイベントを示す電圧を受信したことに応答して、前記いくつかの第１のコンデンサと並列に前記第２のコンデンサを選択的に結合するように構成される、前記トランジスタと、を含み、
前記いくつかの第１のコンデンサと並列に結合されるいくつかの第２のコンデンサのそれぞれは、前記いくつかの第１のコンデンサのそれぞれ及び前記いくつかの第２のコンデンサのそれぞれが平衡電圧に達するまで、前記いくつかの第１のコンデンサに放電するように構成される、カウンタ。
【請求項１６】
前記平衡電圧を受信するために前記いくつかの第１のコンデンサに結合される第１の入力を含むコンパレータと、
スイッチングイベントを示す電圧に等しい電圧と接地との間で直列に結合される、第３のコンデンサと第４のコンデンサとの間のノードに結合される第２の入力と、
をさらに含む、請求項１５に記載のカウンタ。
【請求項１７】
個々の各々の検知コンポーネントは、前記各々の検知コンポーネントの前記各々の入力に結合される追加トランジスタを含み、前記追加トランジスタは、前記各々の入力が前記スイッチングイベントを示さない電圧を受信したことに応答して、前記第２のコンデンサを充電電圧に選択的に結合するように構成される、請求項１５〜１６のいずれか１項に記載のカウンタ。
【請求項１８】
複数の検知コンポーネントと、
第１のコンデンサと、
個々の各々の検知コンポーネントと前記第１のコンデンサとの間に結合される各々のトランジスタと、を含み、
個々の各々の検知コンポーネントは、
各々の第２のコンデンサと、
前記各々の第２のコンデンサの第１の端子を前記各々のトランジスタに選択的に結合するように構成される各々の第１のスイッチと、
前記各々の検知コンポーネントが第１の電圧を受信したことに応答して、前記各々の第２のコンデンサの第２の端子を、スイッチングイベントを示す前記第１の電圧に選択的に結合するように構成される、各々の第２のスイッチと、を含み、
個々の各々のトランジスタは、前記第１の電圧に対応する同じ電荷が個々の各々の第２のコンデンサから前記第１のコンデンサまで移送するまで、前記第１の電圧が前記各々の第２のコンデンサの前記第１の端子に結合されていることに応答して導電するように構成され、前記第１のコンデンサは前記第１のコンデンサに移送される前記電荷に対応する第２の電圧に充電され、前記第２の電圧は前記第１の電圧を受信する各々の検知コンポーネントの数に正比例する、カウンタ。
【請求項１９】
個々の各々の検知コンポーネントは、さらに、
前記各々の第２のコンデンサの前記第１の端子を充電電圧に選択的に結合するように構成される第３のスイッチと、
前記各々の第２のコンデンサの前記第２の端子を接地に選択的に結合するように構成される第４のスイッチと、を含み、
前記第３のスイッチは前記各々の第２のコンデンサの前記第１の端子を前記充電電圧に選択的に結合し、前記各々の第２のコンデンサを前記充電電圧に充電する一方、前記第４のスイッチは、前記各々の第２のコンデンサの前記第２の端子を接地に選択的に結合する、請求項１８に記載のカウンタ。
【請求項２０】
前記第１のスイッチは、前記充電電圧を前記各々のトランジスタのソースに選択的に結合するように構成され、
前記カウンタは、さらに、前記各々のトランジスタのドレインを接地に結合するように構成される第５のスイッチを備え、
前記各々のトランジスタは、前記ソースが前記各々のトランジスタの閾値電圧に前記各々のトランジスタにセットされたバイアス電圧を加えた電圧に等しい電圧に達するまで、前記充電電圧に応答して、前記第５のスイッチを介して接地に導電し、非導電状態で前記各々のトランジスタを初期化するように構成される、請求項１９に記載のカウンタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、概して、電子装置に関し、より具体的には、メモリ操作用のイベントカウンタに関する。
【背景技術】
【０００２】
メモリシステム等の電子システムには、電圧変化、スイッチングイベント等の多くのイベントが発生し得る。例えば、メモリシステムのデータバス等のバスのラインの電圧は変化し得る。メモリシステムのデータレジスタ等のレジスタの電圧は、レジスタのデータ値が変化した結果として変化し得る。いくつかの例では、メモリシステムには、特定の状態にプログラムされたメモリセルの検知（例えば、読み取り）に関連付けられるスイッチングイベントが発生し得る。
【０００３】
メモリシステムは、コンピュータ、携帯電話、ハンドヘルド電子デバイス等の電子システムに実装され得る。いくつかのストレージシステム（ソリッドステートドライブ（ＳＳＤ）、組み込みマルチメディアコントローラ（ｅＭＭＣ）デバイス、ユニバーサルフラッシュストレージ（ＵＦＳ）デバイス等）は、ホストからのホストデータ（例えば、ユーザデータ）を記憶するための不揮発性ストレージメモリを含み得る。不揮発性ストレージメモリは、電源が入っていないときに記憶されたデータを保持することによって永続的にデータを提供し、メモリのタイプの中でも、ＮＡＮＤフラッシュメモリ、ＮＯＲフラッシュメモリ、読み取り専用メモリ（ＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）、消去可能プログラマブルＲＯＭ（ＥＰＲＯＭ）、ならびに相変化ランダムアクセスメモリ（ＰＣＲＡＭ）、３次元クロスポイントメモリ（例えば、３ＤＸＰｏｉｎｔ）、抵抗ランダムアクセスメモリ（ＲＲＡＭ）、強誘電体ランダムアクセスメモリ（ＦｅＲＡＭ）、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）、及びプログラム可能な伝導メモリ等の抵抗変化型メモリを含み得る。
【０００４】
メモリセルはアレイアーキテクチャに配置でき、レジスタのセットを伴うバッファをアレイに結合でき、それにより、ホストへの後続の伝送のために、アレイからレジスタにデータを読み込むことができる、またはホストデータはレジスタで受信され、続いて、アレイに書き込み（例えば、プログラム）できる。
【０００５】
メモリセルは、１つ以上のデータ単位（例えば、ビット）に対応するいくつかの異なるデータ状態にプログラム可能であり得る。例として、いくつかの抵抗変化型メモリセル等のいくつかのメモリセルは、低閾値電圧（Ｖｔ）状態に対応する低抵抗状態または高Ｖｔ状態に対応する高抵抗状態にプログラムできる。いくつかの例では、より低い抵抗状態にある抵抗変化型セルは、セットされたＶｔの分布に対応するセット状態（例えば、論理１にエンコードされる）にあると言われ得、より高い抵抗状態にある抵抗変化型セルは、リセットされたＶｔの分布に対応するリセット状態（例えば、論理０にエンコードされる）にあると言われ得る。
【０００６】
メモリセルの状態は、例えば、検知電圧（読取電圧または限界電圧（ｄｅｍａｒｃａｔｉｏｎ  ｖｏｌｔａｇｅ）と呼ばれ得る）をセルに（例えば、セルにわたって）印加したことに応答して、セルの抵抗状態が変化する（例えば、切り替えイベントが発生する）かどうかを決定することによって検知できる。例えば、Ｖｔｓが検知電圧よりも小さいメモリセルにはスイッチングイベントが発生し得る一方、Ｖｔｓが検知電圧よりも大きいメモリセルではスイッチングイベントが発生し得ない。したがって、検知電圧は、セットされたＶｔ分布に一致するＶｔｓよりも大きくなるように、リセットされたＶｔ分布に一致するＶｔｓよりも小さくなるように選択され得、これにより、セット状態にあるメモリセルでは、検知電圧に応答して、スイッチングイベントが発生する。
【図面の簡単な説明】
【０００７】
【図１】本開示のいくつかの実施形態による、カウンタを示す。
【図２】本開示のいくつかの実施形態による、別のカウンタを示す。
【図３Ａ】本開示のいくつかの実施形態による、カウンタの動作の特定の段階に対応するカウンタの様々な構成を示す。
【図３Ｂ】本開示のいくつかの実施形態による、カウンタの動作の特定の段階に対応するカウンタの様々な構成を示す。
【図３Ｃ】本開示のいくつかの実施形態による、カウンタの動作の特定の段階に対応するカウンタの様々な構成を示す。
【図４】本開示のいくつかの実施形態による、カウンタの動作に対応する様々な波形を示す。
【図５】本開示のいくつかの実施形態による、メモリセルのアレイの一部を示す。
【図６】本開示のいくつかの実施形態による、装置のブロック図である。
【発明を実施するための形態】
【０００８】
本開示は、メモリ及びメモリシステム等の電子システムにおけるイベントの閾値量にいつ到達するかを決定するために使用できるカウンタの技術的改善を対象とする。例えば、イベントの閾値量はデータパターンの特定の数のイベントに一致し得、その数はデータパターンの特定の重みに一致し得る。
【０００９】
ある例では、カウンタは、いくつかの検知コンポーネントを有し得る。個々の各々の検知コンポーネントは各々のイベントを検知するように構成でき、各々の検知コンポーネントが各々のイベントを検知したことに応答して、第２のコンデンサに選択的に結合されるように構成される各々の第１のコンデンサを含み得る。第２のコンデンサは、第２のコンデンサに選択的に結合される個々の各々の第１のコンデンサによって一定電圧に充電されるように構成できる。カウンタはコンパレータを有し得、コンパレータは、第２のコンデンサに結合される第１の入力と、イベントの閾値量に対応する基準電圧に結合される第２の入力とを有する。コンパレータは、第２のコンデンサの電圧が基準電圧以上であることに応答して検知されているイベントの閾値量を示す信号を出力するように構成できる。
【００１０】
いくつかの例では、カウンタは、いくつかの同時の独立イベントを有利に検知できる。検知できるイベントは、検知電圧を伴うセット状態の抵抗変化型メモリセル（例えば、３ＤＸポイントメモリのメモリセル）を検知することに関連付けられるスイッチングイベントを含み得、スイッチング回路に関連付けられるスイッチングイベントは、特定の値を有する静電圧に結合され、とりわけ、イベントは、データレジスタのセットのデータ値を変更することに関連付けられる。
【００１１】
いくつかの例では、イベントの閾値量は、メモリセルのグループを検知するために使用される、増加する検知電圧ランプ等の増加する検知電圧に応答して、スイッチングイベントが発生するメモリセルのグループのメモリセルの量の半分であり得る。例えば、セルの半分でスイッチングイベントが発生する最大の検知電圧は、セルのグループのＶｔ分布の中央値に一致し得る。
【００１２】
図１は、本開示のいくつかの実施形態による、イベントカウンタ等のカウンタ１００を示す。例えば、カウンタ１００は、本明細書で説明される様々なスイッチング等のスイッチングイベントをカウントするために使用できる。
【００１３】
いくつかの例では、カウンタ１００の入力１０２−１〜１０２−Ｎは、各々、電圧信号１０４−１〜１０４−Ｎを受信できる。例えば、各々の電圧信号１０４−１〜１０４−Ｎのそれぞれは、最初に、論理ロー（例えば、論理０）に一致する電圧Ｖｌｏｗ（例えば、ゼロ（０）ボルト）にあり得る。次に、各々の電圧信号１０４は、スイッチングイベントに応答して、論理ハイ（例えば、論理１）に対応する電圧Ｖｈｉｇｈ（例えば、電源電圧ＶＣＣ）に達することができる。例えば、各々の信号１０４は、検知電圧がメモリセルに印加されていることに応答してスイッチングイベントが発生する抵抗変化型メモリセルに応答して（例えば、セット状態で）Ｖｈｉｇｈに達することができる。各々の信号１０４は、検知電圧がメモリセルに印加されていることに応答して、メモリセルが（例えば、リセット状態で）スイッチングイベントが発生しないとき、Ｖｌｏｗのままであり得る。例えば、電圧Ｖｈｉｇｈはスイッチングイベントを示し得、電圧Ｖｌｏｗはスイッチングイベントがないことを示し得る。
【００１４】
カウンタ１００は、各々、入力１０２−１〜１０２−Ｎを有する検知コンポーネント１０６−１〜１０６−Ｎ等のいくつかの検知コンポーネント１０６を含む。各々の検知コンポーネント１０６−１〜１０６−Ｎのそれぞれは、ｐチャネルトランジスタ等のトランジスタ１０８と、ｎチャネルトランジスタ等のトランジスタ１０９とを含む。各々の入力１０２−１〜１０２−Ｎのそれぞれは、各々の検知コンポーネント１０６−１〜１０６−Ｎのそれぞれのトランジスタ１０８及び１０９に結合される。検知コンポーネント１０６−１〜１０６−Ｎのそれぞれは、また、静電容量Ｃａを有するコンデンサ１１０を含む。
【００１５】
個々の各々の検知コンポーネント１０６のコンデンサ１１０は、各々の検知コンポーネント１０６のトランジスタ１０８及び１０９に結合される。例えば、コンデンサ１１０は、接地（０ボルト）とトランジスタ１０８及び１０９との間に結合できる。トランジスタ１０８は、ＶＣＣであり得る充電電圧とコンデンサ１１０との間に結合される。例えば、トランジスタ１０８は、Ｖｌｏｗに応答してアクティブになり（例えば、オンになり）、ＶＣＣをコンデンサ１１０に選択的に結合し、コンデンサ１１０をＶＣＣに充電できる。例えば、コンデンサ１１０は、各々の入力１０２の電圧がＶｌｏｗである限り、ＶＣＣに結合できる。
【００１６】
検知コンポーネント１０６−１〜１０６−Ｎは、各々、ノード１１３と並列に結合されるブランチ１１１−１〜１１１−Ｎに結合可能である。カウンタ１００はコンパレータ１１２を含み、コンパレータ１１２は、ノード１１３に結合される入力１１４と、検知コンポーネント１０６の閾値量によって各々独立して検知されたイベントの閾値量に対応する基準電圧Ｖｒｅｆを受信するように結合される入力１１６とを有する。コンパレータ１１２は、独立イベントを各々独立して検知するいくつかの検知コンポーネント１０６に対応するノード１１３の電圧ＶｃｏｕｎｔとＶｒｅｆを比較できる。例えば、コンパレータ１１２は、ＶｃｏｕｎｔがＶｒｅｆ以上であることに応答して、カウンタ１００によって検知されているイベントの閾値量を示す電圧Ｖｏｕｔを出力できる。
【００１７】
各々の検知コンポーネント１０６のトランジスタ１０９は、各々の電圧信号１０４がＶｈｉｇｈに達したことに応答して、各々の検知コンポーネント１０６を各々のブランチ１１１に選択的に結合するように構成される。電圧信号１０４がＶｌｏｗにあるとき、トランジスタ１０９は非アクティブになり得（例えば、オフになり得）、Ｖｈｉｇｈに応答してアクティブになり、各々の検知コンポーネント１０６を各々のブランチ１１１に選択的に結合できる。例えば、トランジスタ１０９は、Ｖｈｉｇｈに応答して、ブランチ１１１のそれぞれ（例えば、全て）と並列に、各々の検知コンポーネント１０６のコンデンサ１１０を選択的に結合できる。トランジスタ１０８は、Ｖｈｉｇｈに応答してオフになり得ることに留意されたい。
【００１８】
静電容量Ｃｗを有する各々のコンデンサ１１５は、接地と、ブランチ１１１−１〜１〜１１１−Ｎの各々のブランチとの間に結合できる。Ｎ個のコンデンサ１１５はノード１１３と並列に結合され、最初に接地に放電できる。図１の例では、コンデンサ１１５がブランチ１１１−１〜１〜１１１−Ｎのそれぞれに結合されるが、コンデンサ１１５はＮ個未満のブランチに結合できる。例えば、概して、コンデンサ１１５は、ノード１１３と並列に結合される合計Ｍ個のコンデンサ１１５が存在するように、ブランチ１１１−１〜１〜１１１−ＭのＭ個に結合され得る。例えば、Ｍは、１（１）からＮまでのいずれかの整数であり得る。例えば、ノード１１３と接地との間に結合される単一のコンデンサ１１５が存在し得る。
【００１９】
ｎチャネルトランジスタ等のトランジスタ１１６は、ノード１１３と接地との間に結合できる。例えば、トランジスタ１１６がアクティブになり、ノード１１３及びコンデンサ１１５を最初に接地に放電できる。続いて、ノード１１３及びコンデンサ１１５が接地に放電された後、トランジスタ１１６を非アクティブにできる。
【００２０】
いくつかの例では、個々の各々の検知コンポーネント１０６のコンデンサ１１０は、（例えば、トランジスタ１１６が非アクティブである間）各々の検知コンポーネント１０６がイベントを検知したことに応答して、最初に放電されたＭ個のコンデンサ１１５の全てと並列に選択的に結合できる。例えば、各々の検知コンポーネント１０６のコンデンサ１１０は、トランジスタがＶｈｉｇｈを受信したことに応答して、Ｍ個のコンデンサ１１５の全てと並列に選択的に結合できる。いくつかの例では、個々の各々の検知コンポーネント１０６のコンデンサ１１０は、ノード１１３と接地との間に結合される単一のコンデンサ１１５と並列に選択的に結合できる。
【００２１】
Ｋ個の検知コンポーネント１０６−１〜１０６−Ｋ等のような、検知コンポーネント１０６−１〜１０６−Ｎのサブセットがイベントを検知するとき、検知コンポーネント１０６−１〜１０６−ＫのＫ個のコンデンサ１１０はＭ個のコンデンサ１１５と並列に結合される。したがって、Ｋ個のコンデンサ１１０は、Ｋ個のコンデンサ１１０及びＭ個のコンデンサ１１５がＶｃｏｕｎｔに等しい平衡電圧に達するまで、Ｍ個の放電コンデンサ１１５を充電できる。例えば、Ｋ個のコンデンサ１１０は、Ｖｃｏｕｎｔに達するまで、ＶＣＣからＭ個のコンデンサ１１５に放電できる。
【００２２】
結果として、ブランチ１１１−１〜１１１−Ｎのそれぞれ、ひいては、ノード１１３は、ｒ＝Ｃｗ／Ｃａに対して、Ｖｃｏｕｎｔ＝（ＶＣＣ）（ＫＣａ）／（ＫＣａ＋ＭＣｗ）＝ＶＣＣ／（１＋Ｍｒ／Ｋ）に達することができ、Ｃｗ＝Ｃａに対して、ＶＣＣ／（１＋Ｍ／Ｋ）が考慮される。
【００２３】
Ｖｒｅｆは、コンデンサ１２０に直列に結合される静電容量Ｃを有するコンデンサ１１９と、静電容量αＣを有するコンデンサ１２０との間のノード１１８における電圧であり得る。例えば、コンデンサ１１９は、ノード１１８と、コンデンサ１１０を充電するための充電電圧に等しいＶＣＣ等の電圧との間に結合でき、コンデンサ１２０は、ノード１１８と接地との間に結合できる。したがって、コンデンサ１１９及びコンデンサ１２０は、ＶＣＣと接地との間で直列に結合できる。例えば、Ｖｒｅｆ＝ＶＣＣ／（１＋α）。
【００２４】
それぞれの検知コンポーネントは、検知コンポーネント１０６の閾値量Ｋｔｈを取得し、イベントの閾値量Ｋｔｈを検知するように、１つのイベントを検知できる。したがって、Ｋ番目のイベントに関して、Ｖｃｏｕｎｔｔｈ＝ＶＣＣ／（１＋Ｍｒ／Ｋｔｈ）＝ＶＣＣ／（１＋α）となり、α＝Ｍｒ／Ｋｔｈが考慮される。これにより、αひいてはＶｒｅｆを、特定の数のコンデンサＭ、イベントの特定の閾値量Ｋｔｈ、及び特定の比率ｒ＝Ｃｗ／Ｃａに対して指定することを可能にする。カウンタ１００は、２つ以上の検知コンポーネント１０６によって同時に検知されたイベント等の同時イベントを検知できることに留意されたい。
【００２５】
カウンタ１００のワイヤ及びトランジスタ１０８及び１０９は、寄生容量を導入できる。いくつかの例では、これらの寄生容量は、容量Ｃｗ及び／またはＣａに含まれ得る。
【００２６】
図２は、本開示のいくつかの実施形態による、イベントカウンタ等のカウンタ２２５を示す。例えば、カウンタ２２５は、本明細書で説明される様々なスイッチング等のスイッチングイベントをカウントするために使用できる。
【００２７】
いくつかの例では、カウンタ２２５の入力２０２−１〜２０２−Ｎは、各々、電圧信号２０４−１〜２０４−Ｎを受信できる。各々の電圧信号２０４−１〜２０４−Ｎのそれぞれは、図１に関連して電圧信号１０４−１〜１０４−Ｎについて前述したようなものであり得る。例えば、各々の電圧信号２０４−１〜２０４−Ｎのそれぞれは、最初に電圧Ｖｌｏｗ（例えば、ゼロ（０）ボルト）であり得る。次に、各々の電圧信号２０４は、スイッチングイベントに応答して、電圧Ｖｈｉｇｈ（例えば、ＶＣＣ）に達することができる。
【００２８】
カウンタ２２５は、各々、入力２０２−１〜２０２−Ｎを有する検知コンポーネント２２６−１〜２２６−Ｎ等のいくつかの検知コンポーネント２２６を含む。検知コンポーネント２２６−１〜２２６−Ｎは、各々、ｐチャネルトランジスタであり得るトランジスタ２２８−１〜２２８−Ｎに結合される。例えば、トランジスタ２２８−１〜２２８−Ｎは、静電容量ＣＥを有するコンデンサ２３２の端子２３０に結合されるノード２２９と並列に結合でき、これにより、トランジスタ２２８−１〜２２８−Ｎは、端子２３０と並列に結合される。
【００２９】
トランジスタ２２８−１〜２２８−Ｎは、検知コンポーネント２２６−１〜２２６−Ｎをノード２２９に、ひいてはコンデンサ２３０の端子２３０に各々選択的に結合するように構成される。スイッチｓｗ５等のスイッチ２３４は、例えば、ノード２２９、ひいては端子２３０を接地に選択的に結合するように構成される。例えば、スイッチｓｗ５は、制御信号がスイッチｓｗ５によって受信されていることに応答して、各々選択的に、ノード２２９を接地に結合し、ノード２２９を接地から分離するために開閉できる。いくつかの例では、コンデンサ２３２の端子２３３を接地に結合できる。
【００３０】
カウンタ２２５はコンパレータ２１２を含み、コンパレータ２１２は、ノード２２９に結合される入力２３６と、検知コンポーネント２２６の閾値量によって各々独立して検知されたイベントの閾値量に対応する基準電圧Ｖｒｅｆを受信するように結合される入力２３８とを有する。コンパレータ２１２は、いくつかの検知コンポーネント２２６が独立イベントを各々独立して検知したことに応答して、選択的にセットされたコンデンサ２３２の電荷に対応するノード２２９上の電圧ＶＥと、Ｖｒｅｆを比較できる。例えば、イベントを検知する各々の検知コンポーネント２２６から生じる電荷はノード２２９上で合計でき、コンデンサＣＥを電圧ＶＥに充電できる。コンパレータ２１２は、ＶｃｏｕｎｔがＶｒｅｆ以上であることに応答して、カウンタ２２５によって検知されているイベントの閾値量を示す電圧Ｖｏｕｔを出力できる。
【００３１】
検知コンポーネント２２６−１〜２２６−Ｎのそれぞれは、静電容量Ｃｂを有するコンデンサ２４５を含む。検知コンポーネント２２６−１〜２２６−Ｎのそれぞれは、スイッチｓｗ１等のスイッチ２４７を含む。スイッチｓｗ１は、各々の検知コンポーネント２２６のコンデンサ２４５の端子２４８を、ＶＣＣ＋ＯＶ等の充電電圧に選択的に結合するように構成でき、「ＯＶ」は、例えば、約１００ミリボルトであり得る過電圧である。例えば、スイッチｓｗ１は、制御信号がスイッチｓｗ１によって受信されていることに応答して、各々選択的に、充電電圧を端子２４８に結合し、充電電圧を端子２４８から分離するために開閉できる。
【００３２】
検知コンポーネント２２６−１〜２２６−Ｎのそれぞれは、スイッチｓｗ２等のスイッチ２５０を含む。例えば、スイッチｓｗ２は、イベントに応答して、各々の検知コンポーネント２２６のコンデンサ２４５の端子２５２を各々の入力２０２に選択的に結合するように構成できる。例えば、スイッチｓｗ２は、Ｖｈｉｇｈに達する各々の電圧信号２０４に応答して端子２５２を入力２０２に選択的に結合するために閉じることができ、Ｖｌｏｗに達する電圧信号２０４に応答して端子２５２を入力２０２から選択的に分離するために開くことができる。
【００３３】
検知コンポーネント２２６−１〜２２６−Ｎのそれぞれは、スイッチｓｗ３等のスイッチ２５５を含む。例えば、スイッチｓｗ３は、各々の検知コンポーネント２２６のコンデンサ２４５の端子２５２を、接地等の電圧に選択的に結合するように構成できる。例えば、スイッチｓｗ３は、Ｖｌｏｗに達する各々の電圧信号２０４に応答して端子２５２を接地に選択的に結合するために閉じることができ、Ｖｈｉｇｈに達する電圧信号２０４に応答して端子２５２を接地から選択的に分離するために開くことができる。
【００３４】
検知コンポーネント２２６−１〜２２６−Ｎのそれぞれは、スイッチｓｗ４等のスイッチ２６０を含む。例えば、スイッチｓｗ４は、各々の検知コンポーネント２２６のコンデンサ２４５の端子２４８を、各々のトランジスタ２２８のソース／ドレイン（例えば、ソース）２６２等の各々のトランジスタ２２８に選択的に結合するように構成できる。例えば、スイッチｓｗ４は、制御信号がスイッチｓｗ４によって受信されていることに応答して、各々選択的に、端子２４８をソース２６２に結合し、端子２４８をソース２６２から分離するために開閉できる。各々のトランジスタ２２８−１〜２２８−Ｎのそれぞれのソース／ドレイン（例えば、ドレイン）２６４は、ノード２２９に結合される。各々の検知コンポーネント２２６及び各々のトランジスタ２２８のスイッチｓｗ４は、各々の検知コンポーネント２２６のコンデンサ２４５の端子２４８をノード２２９に、ひいてはコンデンサ２３２に選択的に結合するように構成されることに留意されたい。
【００３５】
コンデンサ２６５は、例えば、接地と、各々のトランジスタ２２８−１〜２２８−Ｎのそれぞれとの間に結合できる。例えば、コンデンサ２６５は、バイアス電圧Ｖｂｉａｓに充電でき、これにより、各々のトランジスタ２２８−１〜２２８−Ｎは、Ｖｂｉａｓにバイアスされる。
【００３６】
Ｖｂｉａｓは、ＶＣＣからトランジスタ２２８−１〜２２８−ＮのＶｔを引いた値に近くなり得る。トランジスタ２２８−１〜２２８−ＮのＶｔは、カウンタ２２５の動作温度等の動作条件の範囲について、ＶＣＣよりも小さく、ドレイン２６４の電圧よりも小さくなり得る。いくつかの例では、過電圧ＯＶは、トランジスタ２２８−１〜２２８−ＮのＶｔｓの不一致を補償できる。カウンタ２２５は、２つ以上の検知コンポーネント２２６によって同時に検知されたイベント等の同時イベントを検知できることに留意されたい。
【００３７】
図３Ａ〜図３Ｃは、本開示のいくつかの実施形態による、カウンタ３２５の動作の特定の段階に対応するカウンタ３２５の様々な構成を示す。図４は、本開示のいくつかの実施形態による、カウンタ３２５の動作に対応する様々な波形を示す。
【００３８】
図３Ａは、本開示のいくつかの実施形態による、検知コンポーネント３２６−１〜３２６−Ｎを初期化するように選択的に構成されるカウンタ３２５を示す。図３Ａでは、各々の検知コンポーネント３２６−１〜３２６−Ｎのそれぞれのコンデンサ３４５は、例えば、個々の各々の検知コンポーネント３２６のスイッチｓｗ１がＶＣＣ＋ＯＶをコンデンサ３４５の端子３４８に選択的に結合する一方、スイッチｓｗ３がコンデンサ３４５の端子３５２を接地に選択的に結合したことに応答して、ＶＣＣ＋ＯＶ等の充電電圧に事前に充電され、同時に、スイッチｓｗ５がノード３２９、コンデンサ３３２の端子３３０、及びコンパレータ３１２の入力３３６を接地に選択的に結合し、同時に、スイッチｓｗ２及びｓｗ４が開いており、その間、入力３０２−１〜３０２−Ｎのそれぞれにおける電圧はＶｌｏｗである。
【００３９】
図４は、各々の検知コンポーネント３２６−１〜３２６−Ｎのそれぞれのコンデンサ３４５の端子３４８における電圧信号ＱＶ１の波形を示す。例えば、時間ｔ１において、個々の各々の検知コンポーネント３２６のスイッチｓｗ１及びスイッチｓｗ５を同時に閉じることができる。スイッチｓｗ１を閉じることで、ＱＶ１の電圧を０ボルトからＶＣＣ＋ＯＶに増加させる。これにより、コンデンサ３４５をＶＣＣ＋ＯＶに充電する（例えば、ＶＣＣ＋ＯＶはコンデンサ３４５の両端の値である）。例えば、図３Ａでは、各々の検知コンポーネント３２６−１〜３２６−Ｎのそれぞれは、各々の検知コンポーネント３２６−１〜３２６−Ｎのそれぞれのコンデンサ３４５をＶＣＣ＋ＯＶに充電することによって初期化される。
【００４０】
図３Ｂは、本開示のいくつかの実施形態による、カウンタ３２５のトランジスタ３２８−１〜３２８−Ｎを初期化するように選択的に構成されるカウンタ３２５を示す。例えば、図３Ｂでは、トランジスタ３２８−１〜３２８−Ｎは、トランジスタ３２８−１〜３２８−Ｎがオフになるように、同じ導電状態（例えば、非導電状態）にセットされている。図３Ｂでは、スイッチｓｗ１が開いており、スイッチｓｗ４が閉じている間、各々の検知コンポーネント３２６−１〜３２６−Ｎのそれぞれのコンデンサ３４５の端子３４８を充電電圧ＶＣＣ＋ＯＶから分離して、各々の検知コンポーネント３２６−１〜３２６−Ｎのそれぞれのコンデンサ３４５の端子３４８における電圧信号ＱＶ１を、各々のトランジスタ３２８−１〜３２８−Ｎのそれぞれのソース３６２に選択的に結合する。スイッチｓｗ２は開いたままであり、スイッチｓｗ３及びスイッチｓｗ５は閉じたままである。
【００４１】
図４は、各々のトランジスタ３２８−１〜３２８−Ｎのそれぞれのソース３６２における電圧信号ＱＶ２の波形を示す。例えば、時間ｔ２において、個々の各々の検知コンポーネント３２６のスイッチｓｗ４は、ＱＶ２をＱＶ１に選択的に結合するために閉じる。ＱＶ２をＱＶ１に選択的に結合し、ひいてはコンデンサ３４５の端子３４８を各々のトランジスタ３２８のソース３６２に結合すると、電圧信号ＱＶ２の電圧が０ボルトからＶＣＣ＋ＯＶに変化する。これにより、各々のトランジスタ３２８−１〜３２８−Ｎが導電し、電流が、各々の検知コンポーネント３２６−１〜３２６−Ｎのそれぞれのコンデンサ３４５からノード３２９を介して接地に流れる。
【００４２】
例えば、コンデンサ３４５は、ＶＣＣ＋ＯＶからＶｂｉａｓ＋Ｖｔまでノード３２９に放電し、Ｖｂｉａｓはトランジスタ３２８−１〜３２８−Ｎのゲート上の電圧であり、Ｖｔは各々のトランジスタ３２８の閾値電圧である。例えば、電圧信号ＱＶ１及びＱＶ２の電圧は、図４に示されるように、ＶＣＣ＋ＯＶからＶｂｉａｓ＋Ｖｔに減少する。各々のトランジスタ３２８は、ＱＶ２がＶｂｉａｓ＋Ｖｔに達したことに応答してオフになり得、ひいては、同じ非導電状態にセットされる。
【００４３】
各々のトランジスタ３２８のＶｔｓは異なり得るため、Ｖｂｉａｓ＋Ｖｔは各々のトランジスタ３２８−１〜３２８−Ｎのそれぞれのソース３６２で異なり得ることに留意されたい。いくつかの例では、各々のトランジスタ３２８を流れる電流は、コンデンサ３４５が放電するときに等しくなり得る。
【００４４】
図３Ｃは、本開示のいくつかの実施形態による、検知動作中のカウンタ３２５を示す。図３Ｃでは、Ｎ個の検知コンポーネント３２６−１〜３２６−Ｎのそれぞれは、各々の入力３０２−１〜３０２−Ｎのそれぞれにおける電圧をＶｌｏｗからＶＣＣに変化させる独立イベントを検知する。
【００４５】
ＶＣＣに応答して、個々の各々の検知コンポーネント３２６のスイッチｓｗ３が開き、個々の各々の検知コンポーネント３２６のコンデンサ３４５の端子３５２を接地から選択的に分離し、個々の各々の検知コンポーネント３２６のスイッチｓｗ２が時間ｔ３で閉じて、個々の各々の検知コンポーネント３２６のコンデンサ３４５の端子３５２をＶＣＣに選択的に結合し、その間、スイッチｓｗ１が開いたままである。ＱＶ２がＶｂｉａｓ＋Ｖｔに達した後、スイッチｓｗ５を開くことができ、これにより、ノード３２９、コンパレータ３１２への入力３３６、及びコンデンサ３３２の端子３３０は、トランジスタ３２８−１〜３２８−Ｎのドレイン３６４に結合されることに留意されたい。
【００４６】
図４に示されるように、時間ｔ３を起点として、電圧信号ＱＶ１及びＱＶ２は、スイッチｓｗ２がＶＣＣをコンデンサ３４５の端子３５２に選択的に結合したことに応答して、Ｖｂｉａｓ＋ＶｔからＶＣＣ＋Ｖｂｉａｓ＋Ｖｔに増加する。例えば、コンデンサ３４５の両端の電圧はＶｂｉａｓ＋Ｖｔで保存できる。個々の各々のトランジスタ３２８は、ＶＣＣ＋Ｖｂｉａｓ＋Ｖｔに応答してアクティブになり、これにより、ノード３２９、コンパレータ３１２への入力３３６、及びコンデンサ３３２の端子３３０は、個々の各々の検知コンポーネント３２６及び各々のアクティブになったトランジスタ３２８のスイッチｓ４によって、個々の各々の検知コンポーネント３２６のコンデンサ３４５の端子３４８に選択的に結合される。
【００４７】
個々の各々の検知コンポーネント３２６のコンデンサ３４５は、個々の各々のトランジスタ３２８がアクティブになったことに応答して、ノード３２９に、ひいてはコンデンサ３３２に放電する。図４に示されるように、電圧信号ＱＶ１及びＱＶ２の電圧がＶＣＣだけ減りＶｂｉａｓ＋Ｖｔに戻るまで、各コンデンサ３４５は放電し、その電圧において、各々のトランジスタ３２８が非アクティブになる。したがって、ＣｂＶＣＣの電荷量は、放電中に各コンデンサ３４５からコンデンサ３３２に移送される。
【００４８】
図４に示されるように、コンデンサ３３２の端子３３０上の電圧信号ＱＶＥは、電荷が各コンデンサ３４５から移送されていることに応答して、０ボルトから電圧ＶＥになり、これにより、コンデンサ３３２は電圧ＶＥに充電される。コンデンサに移送される電荷はＣＥＶＥであり、コンデンサ３４５からの電荷ＣｂＶＣＣの合計に等しくなる。例えば、各々、Ｎ個の独立イベントを検知するＮ個の検知コンポーネントに関して、電荷ＣｂＶＣＣの合計はＮＣｂＶＣＣである。
【００４９】
Ｋ個の独立イベント等のＮ個未満の独立イベントは、Ｋ個の検知コンポーネントによって各々独立して検知でき、この場合、Ｋ個の電荷の合計はＫＣｂＶＣＣであり、ひいては、ＫＣｂＶＣＣの電荷はコンデンサ３３２に移送され、コンデンサ３３２の電荷ＣＥＶＥを生じさせることに留意されたい。例えば、ＣＥＶＥ＝ＫＣｂＶＣＣの場合、ＶＥ＝（ＫＣｂＶＣＣ）／ＣＥが考慮される。ＶＥはＫに正比例し、ＶＥはＫの線形関数であることに留意されたい。これは、Ｋ個の検知コンポーネントのそれぞれからコンデンサ３３２に電荷ＣｂＶＣＣが移送された結果である。例えば、各検知イベントは、同じ電荷量をコンデンサ３３２に移送させ、ひいては、コンデンサ３３２の電荷を同じ量だけ増加できる。これは、少なくとも部分的に、図３Ｂに関連して前述したトランジスタ２２８の初期化によるものである。
【００５０】
それぞれの検知コンポーネント３２６は、検知コンポーネント３２６の閾値量Ｋｔｈを取得し、イベントの閾値量Ｋｔｈを検知するように、１つのイベントを検知できる。例えば、Ｖｒｅｆは、検知コンポーネント３２６のＫｔｈによって検知されたイベントの閾値量Ｋｔｈに一致し得る。したがって、Ｖｒｅｆ＝ＶＥｔｈ＝（ＫｔｈＣｂＶＣＣ）／ＣＥである。例えば、図４に示されるように、コンパレータ３１２の出力における電圧信号ＱＶｏｕｔは、ＶＥがＶｒｅｆ以上であることに応答して、０ボルトからＶｏｕｔに変化し得る。
【００５１】
検知された各イベントに応答する電圧ステップは、ΔＶＥ＝（ＶＣＣＣｂ／ＣＥ）であることに留意されたい。例えば、Ｃｂ／ＣＥを選択して、より大きなΔＶＥを与えることができる。Ｖｒｅｆ＝（ＫｔｈＣｂＶＣＣ）／ＣＥから、Ｃｂ／ＣＥ＝Ｖｒｅｆ／ＫｔｈＶＣＣとなる。しかしながら、ＶｒｅｆはＶＣＣよりも小さくする必要がある。いくつかの例では、ＶｒｅｆはＶＣＣ−ＶＭであり得、Ｃｂ／ＣＥ＝（ＶＣＣ−ＶＭ）／ＫｔｈＶＣＣが考慮される。例えば、電圧ＶＭは、特定のレベルを超えるＫの値に対してＫへの依存性ＶＥを変えるように作用し得る飽和効果から保護するように作用し得る電圧マージンを提供できる。
【００５２】
いくつかの例では、Ｖｒｅｆは、閾値量ＫｔｈにおいてＶＥに対応する電圧（ＶＥｔｈ＝（ＫｔｈＣｂＶＣＣ）／ＣＥ）と、Ｋｔｈ−１（Ｋｔｈよりも１カウント少ない）においてＶＥに一致する電圧（ＶＥｔｈ＝［（Ｋｔｈ−１）ＣｂＶＣＣ］／ＣＥ）との間の値、例えば、それらの電圧の中間値になるように選択できる。例えば、Ｖｒｅｆは［（Ｋｔｈ−（１／２））ＣｂＶＣＣ］／ＣＥであり得るため、イベントの数がＫｔｈに達するまで、ＶＥはＶｒｅｆを超えない。
【００５３】
カウンタ３２５のワイヤ及びトランジスタ３２８は、寄生容量を導入できる。いくつかの例では、これらの寄生容量は、容量Ｃｂ及び／またはＣＥに含まれ得る。
【００５４】
図５は、本開示のいくつかの実施形態による、抵抗変化型メモリセル５５２のアレイ５５０の一部を示す。いくつかの例では、アレイ５５０は３ＤＸＰｏｉｎｔアレイの層であり得、それは係る層のスタックを含み得る。
【００５５】
アレイ５５０は、ワードラインと呼ばれ得るアクセスライン５５４−１〜５５４−Ｌのそれぞれに共通に結合される抵抗変化型メモリセル５５２−１〜５５２−Ｎの各々のグループを含む。各々のメモリセル５５２−１〜５５２−Ｎは、各々、ビットラインと呼ばれ得る各々のデータライン５６６−１〜５５６−Ｎに結合される。例えば、各データ−ライン−アクセス−ラインの交差点にメモリセル５５２が存在する。センス増幅器５５８−１〜５５８−Ｎは、各々、データライン５６６−１〜５５６−Ｎに結合される。センス増幅器５５８−１〜５５８−Ｎは、各々、カウンタ１００の入力１０２−１〜１０２−Ｎ、カウンタ２２５の入力２０２−１〜２０２−Ｎ、またはカウンタ３２５の入力３０２−１〜３０２−Ｎに結合できる。
【００５６】
いくつかの例では、メモリセル５５２−１〜５５２−Ｎの各グループは、０及び１のパターン等のデータパターンを記憶できる。アクセスライン５５４−１に結合されるメモリセル５５２−１〜５５２−Ｎのグループに記憶されるデータパターン等のデータパターンは、読取電圧Ｖｒｅａｄをアクセスライン５５４−１に印加することによって読み取ることができる一方、０ボルトであり得る電圧は、データライン５５６−１〜５５６−Ｎに印加され、メモリセル５５２−１〜５５２−Ｎの両端の電圧（Ｖｒｅａｄ−０ボルト）を生じさせる。いくつかの例では、Ｖｒｅａｄは増加するランプ電圧であり得る。
【００５７】
いくつかの例では、データを記憶するメモリセル５５２−１〜５５２−Ｎのグループのメモリセルには、対応するセンス増幅器をＶｌｏｗからＶｈｉｇｈに変化させることができるＶｒｅａｄに応答してスイッチングイベントが発生し得る一方、ゼロを記憶するメモリセル５５２−１〜５５２−Ｎのグループのメモリセルには、Ｖｒｅａｄに応答してスイッチングイベントが発生し得ない。例えば、セル間の変動により、データを記憶する全てのセルで同時にスイッチングイベントが発生するわけではなく、例えば、Ｖｔの変動により、ランプ電圧Ｖｒｅａｄの増加中、各々のセルが異なる時間にスイッチングすることをもたらすことに留意されたい。スイッチングイベントを検知することによって、カウンタ１００、２２５、及び３２５は、スイッチングイベントの量、ひいてはデータパターンのイベントの量が閾値量Ｋｔｈ以上であるかどうかを決定できる。
【００５８】
データパターンのイベントの量は、データパターンのハミング重み等の重みと呼ばれ得る。例えば、Ｋｔｈは、読み取られるデータパターンの重みに一致し得、カウンタ１００、２２５、及び３２５は、データパターンが特定の重みを有するかどうかを決定できる。したがって、カウンタ１００、２２５、及び３２５は計量器と呼ばれ得る。
【００５９】
図６は、本開示のいくつかの実施形態による、コンピューティングシステム６６０の形式の装置のブロック図である。コンピューティングシステム６６０はメモリシステム６６２を含み、メモリシステム６６２は、例えば、ＳＳＤ、ＵＦＳデバイス、ｅＭＭＣデバイス等のストレージシステムであり得る。しかしながら、複数の実施形態は、特定のタイプのメモリシステムに限定されない。例えば、メモリシステム６２２は、システム６６０のためのメインメモリとして機能し得る。
【００６０】
図６に示されるように、メモリシステム６６２はコントローラ６６３を含み得、コントローラ６６３は、コントローラ６６３がメモリ６６４を制御できるという点で、メモリシステムコントローラと呼ばれ得る。コントローラ６６３は、ホスト６６５及びメモリ６６４に結合される。例えば、メモリ６６４は、いくつかのメモリデバイス（例えば、ダイ、チップ等）を含み得、メモリ（例えば、メインメモリ）として及び／またはシステム６６０のためのストレージボリュームとして機能し得る。
【００６１】
メモリ６６４はインターフェース６６６（例えば、メモリインターフェース）を介してコントローラ６６３に結合でき、インターフェース６６６は、データバスを含み得る、ならびに様々な規格をサポートできる及び／またはダブルデータレート（ＤＤＲ）等の様々なインターフェースタイプに準拠し得る。コントローラ６６３は、ホスト６６５から読取コマンド及び書込コマンド等のコマンドを受信できる。例えば、コントローラ６６３は、ホストインターフェース６６７を介して、ホスト６６５からメモリ６６４に書き込まれるホストデータを受信できる。本明細書で使用されるメモリシステム６６２、コントローラ６６３、メモリ６６４、コントローラ６７２、またはカウンタ６８０は、また、別々に「装置」と見なされ得る。
【００６２】
ホスト６６５は、様々なタイプのホストの中でも、例えば、パーソナルラップトップコンピュータ、デスクトップコンピュータ、デジタルカメラ、モバイルデバイス（例えば、携帯電話）、ネットワークサーバ、インターネットオブシングス（ＩｏＴ）対応デバイス、またはメモリカードリーダ等のホストシステムであり得る。例えば、ホスト６６５は、バスを含み得るインターフェース６６７を経由して（例えば、コントローラ６６３を介して）メモリ６６４にアクセスすることが可能な１つ以上のプロセッサを含み得る。インターフェース６６７は、様々なインターフェースの中でも、シリアルアドバンストテクノロジアタッチメント（ＳＡＴＡ）、ペリフェラルコンポーネントインターコネクトエクスプレス（ＰＣＩｅ）またはユニバーサルシリアルバス（ＵＳＢ）等の規格化されたインターフェースであり得る。
【００６３】
メモリ６６４は、複数のメモリアレイ６５０（例えば、まとめて、アレイ６５０と呼ばれる）と、コントローラ６７２（組込コントローラと呼ばれ得る）とを含み得る。いくつかの例では、アレイ６５０は、クロスポイント（例えば、３ＤＸｐｏｉｎｔ）アレイ構造等の２Ｄアレイ構造及び／または３Ｄアレイ構造を含み得る。アレイ６５０は、例えば、３ＤＸＰｏｉｎｔ技術を採用しているメモリセル等の不揮発性抵抗変化型メモリセルを含み得る。例えば、アレイ６５０はアレイ５５０であり得る。
【００６４】
コントローラ６７２は、メモリ６６４の内部に位置し得、メモリインターフェース６６６を介してコントローラ６６３からコマンド（例えば、書込コマンド、読取コマンド等）を受信できる。コントローラ６６２は、ステートマシン及び／またはシーケンサを含み得る。コントローラ６７２は、メモリ６６４の動作を制御するように構成できる。データバッファ６７４はアレイ６５０に結合できる。例えば、アレイ６５０からバッファ６７４にデータを読み込むことができ、またはバッファ６７４においてコントローラ６６３からホストデータを受信し、続いて、アレイ６５０に書き込むことができる。
【００６５】
メモリ６６４は、カウンタ１００、２２５、または３２５であり得るカウンタ６８０を含み得る。カウンタ６８０は、メモリ６６４で発生するいくつかのイベントを検知できる。例えば、カウンタ６８０は、アレイ６５０のメモリセルのグループのメモリセルの閾値量が、読取電圧に応答してスイッチングイベントが発生しているかどうかを決定でき、ひいては、メモリセルのグループに記憶されるデータパターンが特定の重みを有するかどうかを決定できる。
【００６６】
いくつかの例では、カウンタ６８０の入力は、各々、データバスのワイヤに結合できる。例えば、カウンタ６８０の各々の入力は、バッファ６７４のレジスタ６７５−１〜６７５−Ｎのセットの各々のレジスタに結合でき、これにより、カウンタ６８０は、読取操作中にアレイ６５０から、または書込操作中にホスト６６５から、レジスタのセットのデータパターンを受信することに関連付けられるスイッチングイベントを検知できる。いくつかの例では、レジスタ６７５−１〜６７５−Ｎは、各々、カウンタ６８０の入力に結合できる。いくつかの例では、レジスタのセットは、最初に全てゼロのパターンを記憶し得、カウンタ６８０はレジスタに対応するスイッチングイベントを検知でき、読取中または書込中にレジスタのセットでデータパターンを受信した結果として、レジスタの値が１に変更される。結果として、カウンタ６８０は、バッファ６７４で受信されたデータパターンがイベントの閾値量、ひいては特定の重みを有するかどうかを決定できる。
【００６７】
いくつかの例では、カウンタ６８０の個々の各々の入力は各々のスイッチング回路を含み得、スイッチング回路では、Ｖｈｉｇｈ等の静電圧に結合されることに応答してスイッチングイベントが発生し得、Ｖｌｏｗ等の別の静電圧に結合されることに応答してスイッチングイベントが発生しない。次に、カウンタ６８０は、スイッチング回路で発生するスイッチングイベントを検知できる。
【００６８】
いくつかの例では、各々の入力は、各々のレジスタ（例えば、バッファ６７４のレジスタ）によって記憶されたデータ値に対応する静電圧で各々のレジスタに結合できる。例えば、Ｖｈｉｇｈは論理１に一致し得、Ｖｌｏｗは論理０に一致し得る。次に、カウンタ６８０は、論理値を記憶するレジスタに対応するスイッチングイベントを検知できる。したがって、カウンタ６８０は、レジスタによって記憶されたデータパターンが、イベントの閾値量、ひいては特定の重みを有するかどうかを決定できる。
【００６９】
前述の詳細な説明では、説明の一部を形成し、例示として具体例が示される添付の図面に対して参照がなされる。図面では、類似の数字は、いくつかの図面の全体にわたって実質的に類似のコンポーネントを表す。本開示の範囲を逸脱することなく、他の例が利用され得、構造的変更、論理的変更、及び／または電気的変更が行われ得る。
【００７０】
本明細書の図は、最初の数字（複数可）が図面の図番号に対応し、残りの数字が図面の要素またはコンポーネントを識別する番号付け規則に従う。異なる図面における類似の要素またはコンポーネントは、類似の数字を使用することで識別され得る。例えば、２０２は図２の要素「０２」を指し得、類似の要素は、図３Ａ〜図３Ｃでは３０２と呼ばれ得る。認識されるように、本開示のいくつかの追加の実施形態を提供するように、本明細書における様々な実施形態に示される要素が追加、交換、及び／または除去され得る。さらに、認識されるように、図において提供される要素の比率及び相対的大きさは、本開示の実施形態を示すことを意図しており、限定的な意味として解釈するべきではない。
【００７１】
本明細書で使用される「複数の（ａ  ｎｕｍｂｅｒ  ｏｆ）もの」、または「多数の（ｑｕａｎｔｉｔｙ  ｏｆ）もの」は、そのような１つ以上のものを指し得る。例えば、複数のメモリセルまたは多数のメモリセルは１つ以上のメモリセルを指し得る。「複数の（ｐｌｕｒａｌｉｔｙ）もの」は２つ以上を意図している。本明細書で使用される場合、同時に行われる複数の行為は、特定期間にわたって少なくとも部分的に重複する行為を指す。本明細書で使用される場合、用語「結合される（ｃｏｕｐｌｅｄ）」は、電気的に結合されること、直接結合されること、及び／もしくは（例えば、直接の物理的接触によって）介在要素なしで直接接続されること、介在要素と間接的に結合及び／もしくは接続されること、または無線でつながれることを含み得る。用語「結合される」は、さらに、（例えば、因果関係にあるように）相互に協働または相互作用する２つ以上の要素を含み得る。
【００７２】
具体例が示され本明細書で説明されてきたが、当業者は、同じ結果を達成するために意図される配置が、示される特定の実施形態と交換できることを認識する。本開示は、本開示の１つ以上の実施形態の適応または変形を網羅することを意図している。上記の説明は、例示的な形式でなされており、限定的なものではないことを理解されたい。本開示の１つ以上の例の範囲は、添付の請求項が権利化されるのと同等のものの全範囲に従って、係る請求項を参照して決定するべきである。
【図１】
2021535532.tif 000003
【図２】
2021535532.tif 000004
【図３Ａ】
2021535532.tif 000005
【図３Ｂ】
2021535532.tif 000006
【図３Ｃ】
2021535532.tif 000007
【図４】
2021535532.tif 000008
【図５】
2021535532.tif 000009
【図６】
2021535532.tif 000010
【手続補正書】
【提出日】令和3年6月17日(2021.6.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の検知コンポーネントであって、個々の各々の検知コンポーネントは、各々のイベントを検知するように構成され、前記各々の検知コンポーネントが前記各々のイベントを検知したことに応答して第２のコンデンサに選択的に結合されるように構成される各々の第１のコンデンサを含み、前記第２のコンデンサは、前記第２のコンデンサに選択的に結合される個々の各々の第１のコンデンサによって一定電圧に充電されるように構成される、前記複数の検知コンポーネントと、
前記第２のコンデンサに結合される第１の入力と、イベントの閾値量に対応する基準電圧に結合される第２の入力とを含むコンパレータであって、前記第２のコンデンサの前記電圧が前記基準電圧以上であることに応答して検知されている前記イベントの閾値量を示す信号を出力するように構成される、前記コンパレータと、
を含む、カウンタ。
【請求項２】
ブランチの１つを介して前記第２のコンデンサに結合されるノードと並列に結合される複数のブランチをさらに含み、個々の各々の検知コンポーネントの前記各々の第１のコンデンサは、前記各々の検知コンポーネントが前記各々のイベントを検知したことに応答して、各々のブランチに選択的に結合されるように構成される、請求項１に記載のカウンタ。
【請求項３】
個々の各々の検知コンポーネントの入力は、メモリセルのグループに結合されるセンス増幅器のグループの各々のセンス増幅器に結合され、
個々の各々のイベントは、前記各々のセンス増幅器に結合される前記グループの各々のメモリセルで発生するスイッチングイベントである、請求項１に記載のカウンタ。
【請求項４】
前記イベントの閾値量は、前記メモリセルのグループに記憶されるデータパターンの重みに一致する、請求項３に記載のカウンタ。
【請求項５】
カウンタのいくつかの検知コンポーネントの個々の各々の検知コンポーネントにおいて各々のイベントを示す各々の第１の電圧を受信することであって、個々の各々の検知コンポーネントは第２の電圧に最初に充電される各々の第１のコンデンサを含む、前記受信することと、
個々の各々の検知コンポーネントが前記各々の第１の電圧を受信したことに応答して、個々の各々の第１のコンデンサを前記カウンタの第２のコンデンサと並列に結合することであって、個々の各々の第１のコンデンサ及び前記第２のコンデンサが第３の電圧に達するまで、個々の各々の第１のコンデンサは前記第２のコンデンサに放電する、前記結合することと、
コンパレータによって、前記第３の電圧を基準電圧と比較して、前記各々の第１の電圧を受信する前記いくつかの検知コンポーネントが閾値量以上であるかどうかを決定することと、
を含む、カウント方法。
【請求項６】
前記第２のコンデンサは、前記コンパレータの入力と並列に結合され、個々の各々の検知コンポーネントが前記各々の第１の電圧を受信したことに応答して、個々の各々の第１のコンデンサと並列に結合される、複数の第２のコンデンサの１つであり、個々の各々の第１のコンデンサ及び前記複数の第２のコンデンサが前記第３の電圧に達するまで、個々の各々の第１のコンデンサは前記複数の第２のコンデンサに放電する、請求項５に記載の方法。
【請求項７】
前記各々のイベントを示さない個々の各々の検知コンポーネントにおいて各々の電圧を受信したことに応答して、個々の各々の第１のコンデンサを前記第２の電圧に選択的に結合し、個々の各々の第１のコンデンサを前記第２の電圧に充電すること、をさらに含む、請求項５に記載の方法。
【請求項８】
個々の各々の検知コンポーネントが前記各々の第１の電圧を受信したことに応答して、前記第２の電圧を個々の各々の第１のコンデンサから分離すること、をさらに含む、請求項７に記載の方法。
【請求項９】
カウンタのいくつかの検知コンポーネントの個々の各々の検知コンポーネントにおいて各々のイベントを示す各々の第１の電圧を受信することであって、個々の各々の検知コンポーネントは第２の電圧に最初に充電される各々の第１のコンデンサを含む、前記受信することと、
個々の各々の検知コンポーネントが前記各々の第１の電圧を受信したことに応答して、個々の各々の第１のコンデンサを第２のコンデンサに放電することによって、個々の各々の第１のコンデンサから、最初に放電された前記第２のコンデンサに同じ電荷量を移送することであって、前記第２のコンデンサは第３の電圧に充電される、前記移送することと、
コンパレータによって、前記第３の電圧を基準電圧と比較して、前記各々の第１の電圧を受信する前記いくつかの検知コンポーネントが閾値量以上であるかどうかを決定することと、
を含む、カウント方法。
【請求項１０】
個々の各々の第１のコンデンサは各々のトランジスタに結合され、
個々の各々の第１のコンデンサを前記第２のコンデンサに放電することは、前記各々の検知コンポーネントが前記各々の第１の電圧を受信したことに応答して前記各々のトランジスタをアクティブにしたことに応答して、前記各々のトランジスタを介して個々の各々の第１のコンデンサを放電することを含む、請求項９に記載の方法。
【請求項１１】
個々の各々の第１のコンデンサの第１の端子は前記各々のトランジスタに選択的に結合され、
個々の各々の検知コンポーネントにおける前記各々の第１の電圧を受信することは、前記第１の端子の第４の電圧を第５の電圧まで第１の電圧だけ増加させるように作動する前記各々の第１のコンデンサの第２の端子で前記各々の第１の電圧を受信することを含み、
前記各々の検知コンポーネントが前記各々の第１の電圧を受信したことに応答して前記各々のトランジスタをアクティブにすることは、前記第５の電圧に応答して前記各々のトランジスタをアクティブにすることを含む、請求項１０に記載の方法。
【請求項１２】
個々の各々の第１のコンデンサを放電された前記第２のコンデンサに放電することは、前記各々の第１のコンデンサの前記第１の端子の電圧が前記第４の電圧に戻るまで、前記各々のトランジスタを介して前記各々の第１のコンデンサを放電することを含む、請求項１１に記載の方法。
【請求項１３】
複数の検知コンポーネントと、
いくつかの第１のコンデンサと、を含み、
個々の各々の検知コンポーネントは、
第２のコンデンサと、
前記各々の検知コンポーネントの各々の入力に結合されるトランジスタであって、前記各々の入力がスイッチングイベントを示す電圧を受信したことに応答して、前記いくつかの第１のコンデンサと並列に前記第２のコンデンサを選択的に結合するように構成される、前記トランジスタと、を含み、
前記いくつかの第１のコンデンサと並列に結合されるいくつかの第２のコンデンサのそれぞれは、前記いくつかの第１のコンデンサのそれぞれ及び前記いくつかの第２のコンデンサのそれぞれが平衡電圧に達するまで、前記いくつかの第１のコンデンサに放電するように構成される、カウンタ。
【請求項１４】
複数の検知コンポーネントと、
第１のコンデンサと、
個々の各々の検知コンポーネントと前記第１のコンデンサとの間に結合される各々のトランジスタと、を含み、
個々の各々の検知コンポーネントは、
各々の第２のコンデンサと、
前記各々の第２のコンデンサの第１の端子を前記各々のトランジスタに選択的に結合するように構成される各々の第１のスイッチと、
前記各々の検知コンポーネントが第１の電圧を受信したことに応答して、前記各々の第２のコンデンサの第２の端子を、スイッチングイベントを示す前記第１の電圧に選択的に結合するように構成される、各々の第２のスイッチと、を含み、
個々の各々のトランジスタは、前記第１の電圧に対応する同じ電荷が個々の各々の第２のコンデンサから前記第１のコンデンサまで移送するまで、前記第１の電圧が前記各々の第２のコンデンサの前記第１の端子に結合されていることに応答して導電するように構成され、前記第１のコンデンサは前記第１のコンデンサに移送される前記電荷に対応する第２の電圧に充電され、前記第２の電圧は前記第１の電圧を受信する各々の検知コンポーネントの数に正比例する、カウンタ。
【請求項１５】
個々の各々の検知コンポーネントは、さらに、
前記各々の第２のコンデンサの前記第１の端子を充電電圧に選択的に結合するように構成される第３のスイッチと、
前記各々の第２のコンデンサの前記第２の端子を接地に選択的に結合するように構成される第４のスイッチと、を含み、
前記第３のスイッチは前記各々の第２のコンデンサの前記第１の端子を前記充電電圧に選択的に結合し、前記各々の第２のコンデンサを前記充電電圧に充電する一方、前記第４のスイッチは、前記各々の第２のコンデンサの前記第２の端子を接地に選択的に結合する、請求項１４に記載のカウンタ。
【国際調査報告】
2021535532.tif 000011
2021535532.tif 000012