(57)【要約】  本開示は表示パネルに関する。前記表示パネルは、第１の基板と、前記第１の基板に対向する第２の基板とを備えてよい。前記第１の基板は、発光素子と、前記発光素子の発光を駆動する第１のトランジスタとを備える画素ユニットを備えてよい。前記第２の基板は、第２のトランジスタを備えてよい。前記第２のトランジスタは、同一の環境条件において、前記第１のトランジスタの第１の閾値電圧の第１のドリフト値と特定の関係を有する、第２の閾値電圧の第２のドリフト値を有するように構成されてよい。
2021535416.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と前記発光素子の発光を駆動する第１のトランジスタとを備える画素ユニットを備える第１の基板と、
前記第１の基板に対向し、第２のトランジスタを備える第２の基板と、を備える表示パネルであって、
前記第２のトランジスタは、同一の環境条件において、前記第１のトランジスタの第１の閾値電圧の第１のドリフト値と特定の関係を有する、第２の閾値電圧の第２のドリフト値を有するように構成されている、
表示パネル。
【請求項２】
ある温度に起因する前記第１のトランジスタの前記第１の閾値電圧の前記第１のドリフト値は、前記温度に起因する前記第２のトランジスタの前記第２の閾値電圧の前記第２のドリフト値と実質的に同一である、
請求項１に記載の表示パネル。
【請求項３】
前記第２のトランジスタは、前記第１のトランジスタと構造および材料が実質的に同一であり、前記特定の関係は、前記第２のドリフト値が前記第１のドリフト値に比例するというものである、
請求項１に記載の表示パネル。
【請求項４】
前記第１のトランジスタと前記第２のトランジスタの活性層は、寸法が同一であり、同一の材料からなり、前記特定の関係は、前記第２のドリフト値と前記第１のドリフト値が同一であるというものである、
請求項１に記載の表示パネル。
【請求項５】
前記第１のトランジスタと前記第２のトランジスタの前記活性層のドーピング領域は、寸法およびドープ濃度が同一である、
請求項４に記載の表示パネル。
【請求項６】
前記第１のトランジスタと前記第２のトランジスタの前記活性層のチャネル領域は、アスペクト比が同一である、
請求項４に記載の表示パネル。
【請求項７】
前記第２のトランジスタの前記第１の基板上の正射影は、前記第１のトランジスタの前記第１の基板上の正射影と実質的に重なる、
請求項１に記載の表示パネル。
【請求項８】
前記画素ユニットは、複数の第１のトランジスタを備える複数の画素ユニットを備え、
前記第２の基板は、複数の第２のトランジスタを備え、前記複数の第２のトランジスタは、前記複数の第１のトランジスタと一対一で対応する、
請求項１に記載の表示パネル。
【請求項９】
前記画素ユニットは、複数の第１のトランジスタを備える複数の画素ユニットを備え、
前記第２の基板は、複数の第２のトランジスタを備え、前記複数の第２のトランジスタの各々は、前記複数の第１のトランジスタのうちの２つ以上に対応する、
請求項１に記載の表示パネル。
【請求項１０】
前記第２の基板は、検出回路をさらに備え、前記検出回路は前記第２のトランジスタに接続され、前記第２のトランジスタの前記第２の閾値電圧を検出するように構成される、
請求項１に記載の表示パネル。
【請求項１１】
前記検出回路は、第３のトランジスタと、第４のトランジスタと、第１のコンデンサとを備え、
前記第３のトランジスタのゲートおよび第１の端子は、第１の走査信号およびデータ信号をそれぞれ受信するように構成され、前記第３のトランジスタの第２の端子は、前記第２のトランジスタのゲートに接続され、
前記第２のトランジスタの第１の端子および第２の端子は、第１の電源電圧および前記第４のトランジスタの第１の端子にそれぞれ接続され、
前記第４のトランジスタのゲートおよび第２の端子は、第２の走査信号および検出信号をそれぞれ受信するようにそれぞれ構成され、
前記第１のコンデンサは、前記第２のトランジスタの前記ゲートと前記第２の端子との間に接続されている、
請求項１０に記載の表示パネル。
【請求項１２】
前記第２の基板は、遮光層をさらに備え、前記遮光層は、前記第２のトランジスタを外部の環境光から遮るように構成されている、
請求項１に記載の表示パネル。
【請求項１３】
前記第１の基板および前記第２の基板は、第１のカラーフィルタ層と、第２のカラーフィルタ層とをそれぞれ備え、
前記第１のカラーフィルタ層は、前記第１のトランジスタを覆う第１のブラックマトリクスの間の領域に位置し、
前記第２のカラーフィルタ層は、前記第２のトランジスタを覆う第２のブラックマトリクスの間の領域に位置する、
請求項１に記載の表示パネル。
【請求項１４】
前記第１のカラーフィルタ層および前記第２のカラーフィルタ層の第１のベース基板上の正射影は、前記発光素子の前記第１のベース基板上の正射影とそれぞれ実質的に重なっている、
請求項１３に記載の表示パネル。
【請求項１５】
前記表示パネルは、有機発光ダイオード表示パネルである、
請求項１から１４のいずれか１項に記載の表示パネル。
【請求項１６】
前記第２のトランジスタの前記第２の閾値電圧を検出することにより、前記第１のトランジスタの前記第１の閾値電圧を補償することを含む、
請求項１から１５のいずれか１項に記載の表示パネルの駆動方法。
【請求項１７】
前記第２のトランジスタの閾値電圧補償値と前記第１のトランジスタの閾値電圧補償値との間の特定の関係を確立することを含み、
前記第２のトランジスタの前記閾値電圧を検出することにより、前記第１のトランジスタの前記閾値電圧を補償することは、
前記特定の関係および前記第２のトランジスタの前記検出された閾値電圧を用いて、前記第１のトランジスタの前記閾値電圧を補償することを含む、
請求項１６に記載の駆動方法。
【請求項１８】
前記第２のトランジスタの前記閾値電圧補償値は、前記第１のトランジスタの前記閾値電圧補償値と実質的に等しい、
請求項１７に記載の駆動方法。
【請求項１９】
前記第２のトランジスタの前記閾値電圧を検出することによりリアルタイム温度を取得することをさらに含み、
前記第２のトランジスタの前記閾値電圧を検出することにより、前記第１のトランジスタの前記閾値電圧を補償することは、
前記リアルタイム温度に基づいて前記第１のトランジスタの前記閾値電圧を補償することを含む、
請求項１６に記載の駆動方法。
【請求項２０】
前記第２のトランジスタの前記閾値電圧を検出することにより前記リアルタイム温度を取得することは、
前記第２のトランジスタの温度−閾値電圧関係曲線を取得し、前記第２のトランジスタの前記閾値電圧を検出し前記第２のトランジスタの前記温度−閾値電圧関係曲線を参照することにより前記リアルタイム温度を取得することを含み、
前記リアルタイム温度に基づいて前記第１のトランジスタの前記閾値電圧を補償することは、
前記第１のトランジスタの温度−閾値電圧関係曲線を取得し、前記リアルタイム温度を用い前記第１のトランジスタの前記温度−閾値電圧関係曲線を参照することにより前記第１のトランジスタの前記閾値電圧補償値を取得することを含む、
請求項１９に記載の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本願は、２０１８年８月３０日に提出された中国出願番号２０１８１１００４７１８．２の優先権を主張し、そのすべての公開内容を参照によりここに援用する。
【０００２】
本開示の実施形態は、表示技術に関し、特に、表示パネルおよびその駆動方法に関する。
【背景技術】
【０００３】
表示技術分野において、有機発光ダイオード（ＯＬＥＤ）表示パネルには、自己発光、高コントラスト、低エネルギー消費、広視野角、高速応答、可撓性パネル、広い温度範囲、製造が簡単などの良好な特性がある。ＯＬＥＤ表示パネルは、大いに発展が見込まれる。ＯＬＥＤ表示パネルにおいて、ＯＬＥＤに接続され、ＯＬＥＤを駆動する薄膜トランジスタは、一般に駆動トランジスタと呼ばれる。駆動トランジスタの閾値電圧の安定性は、ＯＬＥＤ表示パネルの表示品質に重要な影響を及ぼす。
【発明の概要】
【課題を解決するための手段】
【０００４】
本開示の一実施例は表示パネルを提供する。前記表示パネルは、第１の基板と、前記第１の基板に対向する第２の基板とを備えてよい。前記第１の基板は、発光素子と、前記発光素子の発光を駆動する第１のトランジスタとを備える画素ユニットを備えてよい。前記第２の基板は、第２のトランジスタを備えてよい。前記第２のトランジスタは、同一の環境条件において、前記第１のトランジスタの第１の閾値電圧の第１のドリフト値と特定の関係を有する、第２の閾値電圧の第２のドリフト値を有するように構成されてよい。
【０００５】
あるいは、ある温度に起因する前記第１のトランジスタの前記第１の閾値電圧の前記第１のドリフト値は、前記温度に起因する前記第２のトランジスタの前記第２の閾値電圧の前記第２のドリフト値と実質的に同一であってもよい。
【０００６】
あるいは、前記第２のトランジスタは、前記第１のトランジスタと構造および材料が実質的に同一であり、前記特定の関係は、前記第２のドリフト値が前記第１のドリフト値に比例するというものであってもよい。
【０００７】
あるいは、前記第１のトランジスタと前記第２のトランジスタの活性層は、寸法が同一であり、同一の材料からなり、前記特定の関係は、前記第２のドリフト値と前記第１のドリフト値が同一であるというものであってもよい。
【０００８】
あるいは、前記第１のトランジスタと前記第２のトランジスタの前記活性層のドーピング領域は、寸法およびドープ濃度が同一であってもよい。
【０００９】
あるいは、前記第１のトランジスタと前記第２のトランジスタの前記活性層のチャネル領域は、アスペクト比が同一であってもよい。
【００１０】
あるいは、前記第２のトランジスタの前記第１の基板上の正射影は、前記第１のトランジスタの前記第１の基板上の正射影と実質的に重なってもよい。
【００１１】
あるいは、前記画素ユニットは、複数の第１のトランジスタを備える複数の画素ユニットを備えてもよい。前記第２の基板は、複数の第２のトランジスタを備え、前記複数の第２のトランジスタは、前記複数の第１のトランジスタと一対一で対応する。
【００１２】
あるいは、前記画素ユニットは、複数の第１のトランジスタを備える複数の画素ユニットを備えてもよい。前記第２の基板は、複数の第２のトランジスタを備え、前記複数の第２のトランジスタの各々は、前記複数の第１のトランジスタのうちの２つ以上に対応する。
【００１３】
あるいは、前記第２の基板は、検出回路をさらに備え、前記検出回路は前記第２のトランジスタに接続され、前記第２のトランジスタの前記第２の閾値電圧を検出するように構成されてもよい。
【００１４】
あるいは、前記検出回路は、第３のトランジスタと、第４のトランジスタと、第１のコンデンサとを備えてもよい。前記第３のトランジスタのゲートおよび第１の端子は、第１の走査信号およびデータ信号をそれぞれ受信するように構成され、前記第３のトランジスタの第２の端子は、前記第２のトランジスタのゲートに接続され、前記第２のトランジスタの第１の端子および第２の端子は、第１の電源電圧および前記第４のトランジスタの第１の端子にそれぞれ接続され、前記第４のトランジスタのゲートおよび第２の端子は、第２の走査信号および検出信号をそれぞれ受信するようにそれぞれ構成され、前記第１のコンデンサは、前記第２のトランジスタの前記ゲートと前記第２の端子との間に接続されている。
【００１５】
あるいは、前記第２の基板は、遮光層をさらに備え、前記遮光層は、前記第２のトランジスタを外部の環境光から遮るように構成されてもよい。
【００１６】
あるいは、前記第１の基板および前記第２の基板は、第１のカラーフィルタ層と、第２のカラーフィルタ層とをそれぞれ備え、前記第１のカラーフィルタ層は、前記第１のトランジスタを覆う第１のブラックマトリクスの間の領域に位置し、前記第２のカラーフィルタ層は、前記第２のトランジスタを覆う第２のブラックマトリクスの間の領域に位置してもよい。
【００１７】
あるいは、前記第１のカラーフィルタ層および前記第２のカラーフィルタ層の第１のベース基板上の正射影は、前記発光素子の前記第１のベース基板上の正射影とそれぞれ実質的に重なっていてもよい。
【００１８】
あるいは、前記表示パネルは有機発光ダイオード表示パネルであってもよい。
【００１９】
本開示の別の実施例は表示パネルの駆動方法である。前記表示パネルの駆動方法は、前記第２のトランジスタの前記第２の閾値電圧を検出することにより、前記第１のトランジスタの前記第１の閾値電圧を補償することを含んでよい。
【００２０】
あるいは、前記駆動方法は、前記第２のトランジスタの閾値電圧補償値と前記第１のトランジスタの閾値電圧補償値との間の特定の関係を確立することをさらに含んでよい。
【００２１】
あるいは、前記第２のトランジスタの前記閾値電圧を検出することにより、前記第１のトランジスタの前記閾値電圧を補償することは、前記特定の関係および前記第２のトランジスタの前記検出された閾値電圧を用いて、前記第１のトランジスタの前記閾値電圧を補償することを含む。
【００２２】
あるいは、前記第２のトランジスタの前記閾値電圧補償値は、前記第１のトランジスタの前記閾値電圧補償値と実質的に等しくてもよい。
【００２３】
あるいは、前記駆動方法は、前記第２のトランジスタの前記閾値電圧を検出することによりリアルタイム温度を取得することをさらに含んでもよい。前記第２のトランジスタの前記閾値電圧を検出することにより、前記第１のトランジスタの前記閾値電圧を補償することは、前記リアルタイム温度に基づいて前記第１のトランジスタの前記閾値電圧を補償することを含む。
【００２４】
あるいは、前記第２のトランジスタの前記閾値電圧を検出することにより前記リアルタイム温度を取得することは、前記第２のトランジスタの温度−閾値電圧関係曲線を取得し、前記第２のトランジスタの前記閾値電圧を検出し前記第２のトランジスタの前記温度−閾値電圧関係曲線を参照することにより前記リアルタイム温度を取得することを含んでもよい。
【００２５】
あるいは、前記リアルタイム温度に基づいて前記第１のトランジスタの前記閾値電圧を補償することは、前記第１のトランジスタの温度−閾値電圧関係曲線を取得し、前記リアルタイム温度を用い前記第１のトランジスタの前記温度−閾値電圧関係曲線を参照することにより前記第１のトランジスタの前記閾値電圧補償値を取得することを含んでもよい。
【図面の簡単な説明】
【００２６】
本発明の実施形態の技術案をより明確に説明するために、以下では、実施形態または関連技術の説明に用いる図面について簡単に紹介する。以下に説明する図面は、本開示のいくつかの実施形態にのみ関連するものであり、本発明を限定するものでないことは言うまでもない。
【００２７】
【図１Ａ】関連技術における２Ｔ１Ｃ画素回路の模式図である。
【図１Ｂ】関連技術における２Ｔ１Ｃ画素回路の模式図である。
【図２】本開示の一実施形態における表示パネルのブロック図である。
【図３】本開示の一実施形態における表示パネルの模式断面図である。
【図４】本開示の一実施形態により提供される検出回路の模式図である。
【図５】本開示の一実施形態における第２のトランジスタの温度−閾値電圧特性曲線の一例である。
【図６Ａ】本開示の一実施形態における第２の基板の概略的な構造を示したものである。
【図６Ｂ】本開示の一実施形態における第１の基板の概略的な構造を示したものである。
【図６Ｃ】本開示の一実施形態における表示パネルの概略的な構造を示したものである。
【発明を実施するための形態】
【００２８】
当業者が本開示の技術案を理解しやすいように、添付の図面および実施形態を参照しつつ、本開示についてさらに詳細に説明する。本開示の説明全体を通じて図１から図６Ｃを参照する。図面を参照する際、同様の構造および要素は、全体を通じて同様の参照番号で示す。
【００２９】
なお、図面に示す特徴は、必ずしも縮尺通りに描かれていない。本開示の例示的な実施形態が曖昧にならないように、本開示では、公知の材料、構成要素および工程技術に関する説明を省略する。本開示で挙げる例は、本開示の例示的な実施形態の実施に対する理解を容易にし、当業者が例示的な実施形態を実施するのをより可能にするためのものにすぎない。したがって、これらの例は、本発明の実施形態の範囲を制限するものとして解釈されるべきではない。
【００３０】
特に別段の定義がない限り、本開示で使用される技術用語または科学用語は、当業者によって理解される通常の意味であるべきである。本開示で使用される「第１の」、「第２の」といった用語は、何らかの順序、数、または重要性を示すものではなく、異なる構成要素を区別するためのものである。また、本発明の各実施形態において、同一または類似の構成要素には同一または類似の符号を付している。
【００３１】
関連技術におけるＯＬＥＤ表示装置の画素回路は、通常、アレイ状に配列された複数の画素ユニットを備えている。各画素ユニットは有機発光素子、即ち、ＯＬＥＤ構成要素と、駆動トランジスタとを備えている。画素回路は、データ信号に基づいて所定輝度でのＯＬＥＤの発光を駆動するように構成されている。画素回路は、通常、２Ｔ１Ｃ画素回路を備え、２Ｔ１Ｃ画素回路は２つのＴＦＴおよび１つの蓄積コンデンサＣｓを用いて、ＯＬＥＤの発光を駆動する基本的な機能を実現する。１つのＴＦＴは、主としてスイッチング機能を果たし、データ信号の伝送を制御するスイッチングトランジスタであってよい。もう１つのＴＦＴは、主として駆動機能を果たし、ＯＬＥＤ装置のカソードまたはアノードなどの画素電極に駆動電流を供給する、駆動トランジスタであってよい。
【００３２】
図１Ａに示すように、２Ｔ１Ｃ画素回路は、スイッチングトランジスタＴ１と、駆動トランジスタＴ２と、蓄積コンデンサＣｓとを備えてよい。一実施形態において、スイッチングトランジスタＴ１と、駆動トランジスタＴ２とはいずれもＮ型のＴＦＴである。スイッチングトランジスタＴ１のゲートはゲート線（走査線）に接続されて走査信号（Ｖｓｃａｎ）を受信し、スイッチングトランジスタＴ１の第１の端子は駆動トランジスタＴ２のゲートに接続され、スイッチングトランジスタＴ１の第２の端子はデータ線に接続されてデータ信号（Ｖｄａｔａ）を受信する。駆動トランジスタＴ２の第１の端子はＯＬＥＤの正極端子に接続され、駆動トランジスタＴ２の第２の端子は第１の電源端子（Ｖｄｄ、高圧端子）に接続されている。蓄積コンデンサＣｓの一方の電極は、スイッチングトランジスタＴ１の第１の端子および駆動トランジスタＴ２のゲートに接続され、蓄積コンデンサＣｓのもう一方の電極は、駆動トランジスタＴ２の第２の端子および第１の電源端子に接続されている。ＯＬＥＤのカソードは、第２の電源端子（Ｖｓｓ、低圧端子）に接続されており、例えば、接地されている。２Ｔ１Ｃ画素回路の駆動方法は、２つのＴＦＴおよび蓄積コンデンサＣｓを介して画素の明暗（階調）を制御するというものである。ゲート線を介して走査信号Ｖｓｃａｎが印加されてスイッチングトランジスタＴ１がターンオンされると、データ駆動回路はデータ線を介して供給されたデータ電圧（Ｖｄａｔａ）により、スイッチングトランジスタＴ１を経由して蓄積コンデンサＣｓを充電し、これによりデータ電圧を蓄積コンデンサＣｓに蓄積する。この蓄積されたデータ電圧によって駆動トランジスタＴ２の導通の程度を制御し、これにより駆動トランジスタＴ２に流れる電流の大きさを制御してＯＬＥＤの発光を駆動する。つまり、この電流が画素の発光階調を決定する。
【００３３】
図１Ｂに示すように、もう１つの２Ｔ１Ｃ画素回路は、スイッチングトランジスタＴ１と、駆動トランジスタＴ２と、蓄積コンデンサＣｓとを備えるが、その接続方法は若干変更されている。より具体的には、図１Ｂの画素回路は、ＯＬＥＤの正極端子が第１の電源端子（Ｖｄｄ、高圧端子）に接続され、ＯＬＥＤの負極端子が駆動トランジスタＴ２の第２の電極に接続されている点で図１Ａと異なる。さらに、駆動トランジスタＴ２の第１の端子は第２の電源端子（Ｖｓｓ、低圧端子）に接続され、例えば、接地されている。蓄積コンデンサＣｓの一方の電極は、スイッチングトランジスタＴ１の第１の端子および駆動トランジスタＴ２のゲートに接続され、蓄積コンデンサＣｓのもう一方の電極は、駆動トランジスタＴ２のソースおよび第２の電源端子に接続されている。この２Ｔ１Ｃ画素回路の動作モードは、図１Ａに示した画素回路と基本的に同じであり、ここでは詳しい説明を省略する。
【００３４】
ＯＬＥＤ表示パネルでは、各画素ユニット内の駆動トランジスタは、リアルタイム温度の差異によって、閾値電圧が異なる場合がある。例えば、チャネル材料として酸化物半導体材料を用いた薄膜トランジスタでは、温度変化によって閾値電圧が変動しやすい。例えば、発光時間や発光強度の違いのために、位置が異なる画素ユニットのリアルタイム温度は異なる場合がある。表示パネル上の位置が異なれば画素ユニット内の駆動トランジスタの環境温度が異なる場合があるため、各画素ユニット内の駆動トランジスタの閾値電圧も異なる場合がある。各駆動トランジスタの閾値電圧が変動すると、表示パネルの表示ムラが発生するおそれがある。
【００３５】
例えば、駆動トランジスタとしてＮ型のＴＦＴを用いた表示パネルでは、Ｎ型のＴＦＴの閾値電圧が負側にドリフトすると、オフ状態信号によってＮ型のＴＦＴを完全にターンオフできない。よって、駆動されたＯＬＥＤを駆動電流が依然流れてＯＬＥＤが若干発光してしまうため、黒画面が明るくなり、表示パネルのコントラストに影響する。
【００３６】
パネル全体の表示均一性を向上させるためには、画素ユニット内の駆動トランジスタの閾値ドリフトを補償する必要がある。補償機能は、電圧補償、電流補償または混合補償によって実現できる。代替的には、画素回路にあっては、内部補償、外部補償などによって補償機能を実現することもできる。内部補償では、画素回路自体が補償機能を実現できるように画素回路が設計される。外部補償では、画素回路に外部検出回路を追加して駆動トランジスタの閾値電圧のドリフトの程度を検出した後で、検出された閾値電圧のドリフトに基づいて表示時に印加されるデータ電圧を校正することにより、駆動トランジスタの閾値電圧のドリフトが駆動電流に及ぼす影響を低減し、表示パネルの輝度均一性を向上させる。現在の外部補償技術では、駆動トランジスタの閾値電圧のドリフトを直接検出して閾値電圧の補償値を得ているため、アレイ基板上の画素回路が非常に複雑で、配線がより困難になっている。
【００３７】
本開示の一実施形態は表示パネルを提供する。表示パネルには、駆動トランジスタが位置する第１の基板に対向する第２の基板に、第２のトランジスタが設置されている。第２のトランジスタは駆動トランジスタに対応する。第２のトランジスタの閾値電圧を検出することにより駆動トランジスタの閾値電圧を補償できる。よって、画素回路の複雑性および配線密度の低減を効果的に図ることができる。
【００３８】
図２は、本開示の一実施形態により提供する表示パネルのブロック図であり、図３は、図２に示す表示パネルの概略的な部分断面図である。図３では、明瞭化のために、１つの画素ユニットの一部のみを図示している。図２および図３に示すように、表示パネル１０は複数の画素ユニット１００を備え、各画素ユニット１００は、発光素子１０１と、発光素子１０１の発光を駆動する画素回路とを備えている。
【００３９】
一実施形態において、表示パネルは有機発光ダイオード（ＯＬＥＤ）表示パネルであり、発光素子はＯＬＥＤである。一実施形態において、画素回路は、上記２Ｔ１Ｃか、または補償機能、リセット機能などを有するＯＬＥＤ画素回路を備えている。
【００４０】
一実施形態において、図３に示すように、表示パネル１０は、互いに対向して設置された、第１の基板１１０と、第２の基板１２０とを備えている。第１の基板１１０および第２の基板１２０は、例えば、接着層１３０により互いに接続されている。第１の基板１１０は、第１のベース基板１１１と、第１のベース基板１１１上に設置された画素ユニット１００とを備えている。一実施形態において、各画素ユニット１００は、発光素子１０１と、発光素子１０１に直接電気的に接続されている第１のトランジスタ１１２とを備えている。第１のトランジスタ１１２は、画素ユニット１００内の駆動トランジスタであり、飽和状態で動作し、発光素子１０１の発光を駆動する電流の大きさを制御するように構成されている。別の実施形態では、発光素子１０１に直接接続されるトランジスタは、発光制御トランジスタであってもよく、発光制御トランジスタは、駆動トランジスタにさらに接続されて発光素子１０１の発光を駆動する電流を流すか否かを制御する。この実施形態において、駆動トランジスタは、本開示の実施形態における第１のトランジスタであり、補償の対象である。以下では、画素ユニット１００内の駆動トランジスタである場合を例に、第１のトランジスタ１１２について説明する。
【００４１】
一実施形態において、表示パネル１０は、データ駆動回路２３と、走査駆動回路２４とをさらに備えてよい。データ駆動回路２３は、（例えば、表示装置へ画像信号を入力するなど）必要に応じてデータ信号を送信するように構成されている。画素回路の各画素ユニットは、データ信号を受信し、第１のトランジスタのゲートにデータ信号を印加するようにさらに構成されてよい。走査駆動回路２４は、後述する第１の走査信号ＳＣＮ１および第２の走査信号ＳＣＮ２などの様々な走査信号を出力するように構成されている。走査駆動回路２４は、集積回路チップ上の、または表示基板に直接形成されたゲート駆動回路（ＧＯＡ）であってよい。
【００４２】
一実施形態において、表示パネル１０は、本開示の一実施形態における駆動方法を実行して各画素ユニットの駆動トランジスタの閾値電圧を補償するように構成された制御回路２２をさらに備えている。例えば、制御回路２２は、データ駆動回路２３を制御してデータ信号を印加し、ゲート駆動回路２４を制御して走査信号を印加するように構成されてよい。一実施形態において、制御回路２２はタイミング制御回路（Ｔ−ｃｏｎ）である。
【００４３】
一実施形態において、第１の基板１１０は、第１のベース基板１１１と、第１のベース基板１１１上に設置された画素ユニット１００とを備えている。図３では、明瞭化のために、１つの画素ユニットの一部のみを図示している。図３に示すように、各画素ユニット１００は、発光素子１０１と、発光素子１０１の発光を駆動する第１のトランジスタ１１２とを備えている。つまり、第１のトランジスタ１１２は、画素ユニット１００内の駆動トランジスタである。第１のトランジスタ１１２は、第１のベース基板１１１と、発光素子１０１との間に設置され、発光素子１０１に電気的に接続されている。発光素子１０１は、第１の電極１０１１と、第２の電極１０１３と、第１の電極１０１１と第２の電極１０１３との間に設置された発光層１０１２とを備えている。第１のトランジスタ１１２は、ゲート１１２０と、第１の端子１１２１と、第２の端子１１２２と、活性層１１２３とを備えている。発光素子１０１の第１の電極１０１１は、第１のトランジスタ１１２の第１の端子１１２１に電気的に接続されている。例えば、第１の端子１１２１は、第１のトランジスタ１１２のソースまたはドレインである。
【００４４】
本開示の実施形態では、発光素子１０１の種類、材料および構造を制限しない。例えば、発光素子１０１は、トップエミッション型、ボトムエミッション型、両面発光型などであってよい。発光素子１０は、発光層１０１２に加えて、正孔注入層、正孔輸送層、電子注入層および電子輸送層などを備えてよい。発光層は、高分子発光材料または低分子発光材料を含んでよい。
【００４５】
本開示の実施形態では、第１のトランジスタ１１２の種類、材料および構造を制限しない。例えば、第１のトランジスタ１１２は、トップゲート型、ボトムゲート型などであってよく、活性層は、非晶質シリコン、多結晶シリコン（低温多結晶シリコンおよび高温多結晶シリコン）、酸化物半導体などからなってよい。第１のトランジスタ１１２は、Ｎ型またはＰ型であってよい。
【００４６】
一実施形態において、第２の基板１２０は、第２のベース基板１２１と、第２のベース基板１２１上に設置された第２のトランジスタ１２２とを備えている。第２のトランジスタ１２２は、第１のトランジスタ１１２に対応するように設置されている。一実施形態において、第２のトランジスタ１２２は、第１のトランジスタと同一の画素領域に位置している。さらに、第２のトランジスタ１２２と第１のトランジスタ１１２とは、表示パネルのパネル面に垂直な方向において互いに実質的に重なるか、または一致する（つまり、第２のトランジスタ１２２の第１の基板１１１上の正射影と、第１のトランジスタ１１２の第１の基板１１１上の正射影が、実質的に互いに重なっている）。本明細書において「実質的に」という用語は、第２のトランジスタの第１の基板上の正射影の少なくとも約９０％、好ましくは少なくとも約９５％、より好ましくは少なくとも約９８％が、第１のトランジスタの第１の基板上の正射影と重なることをいう。このため、第２のトランジスタ１２２は第１のトランジスタ１１２とリアルタイム環境温度がほぼ同一である。一実施形態において、図３に示すように、第２のトランジスタ１２２は、ゲート１２２０と、第１の端子１２２１と、第２の端子１２２２と、活性層１２２３とを備えている。
【００４７】
本開示の実施形態では、第１のトランジスタ１１２に対応するという点を除き、第２のトランジスタ１２２の種類、材料および構造を制限しない。例えば、第２のトランジスタ１２２は、トップゲート型、ボトムゲート型などであってよい。活性層は、非晶質シリコン、多結晶シリコン（低温多結晶シリコン、高温多結晶シリコン）、酸化物半導体などであってよい。第２のトランジスタ１２２は、Ｎ型またはＰ型であってよい。
【００４８】
一実施形態において、第１のベース基板１１１および第２のベース基板１２１は、例えば、プラスチック基板またはガラス基板などの透明基板である。
【００４９】
一実施形態において、第１のトランジスタ１１２の閾値電圧特性は、第２のトランジスタ１２２の閾値電圧特性に対応する。つまり、第１のトランジスタ１１２の閾値電圧特性は、第２のトランジスタ１２２の閾値電圧特性に比例するか、または第２のトランジスタ１２２の閾値電圧特性と特定の関係を有する。このため、表示パネル１０は、第２のトランジスタ１２２の閾値電圧を検出することにより第１のトランジスタ１１２の閾値電圧を補償するように構成されている。
【００５０】
一実施形態において、第１のトランジスタ１１２と第２のトランジスタ１２２の温度−閾値電圧特性は同一である。つまり、温度は、第２のトランジスタ１２２および第１のトランジスタ１１２の閾値電圧に同一の影響を与える。つまり、第２のトランジスタ１２２および第１のトランジスタ１１２の閾値電圧のドリフト値および補償値は、あるリアルタイム温度において同一である。この場合、第２のトランジスタ１２２の閾値電圧の補償値を、第１のトランジスタ１１２の閾値電圧補償値として測定することができる。よって、第２のトランジスタ１２２の閾値電圧を検出することにより、第１のトランジスタ１１２の閾値電圧を補償することができる。
【００５１】
一実施形態において、第１のトランジスタ１１２と第２のトランジスタ１２２は同一である。つまり、第１のトランジスタ１１２と第２のトランジスタ１２２の両方は、構造および材料が同一である。一実施形態において、第１のトランジスタと第２のトランジスタの活性層は、寸法および材料が同一である。一実施形態において、活性層にドーピング領域がある場合、第１のトランジスタと第２のトランジスタの活性層のドーピング領域は、寸法およびドープ濃度が同一である。一実施形態において、第１のトランジスタと第２のトランジスタの活性層のチャネル領域は、アスペクト比などが同一である。
【００５２】
一実施形態において、第１のトランジスタ１１２と第２のトランジスタ１２２はいずれも薄膜トランジスタである。
【００５３】
一実施形態において、第１のトランジスタ１１２と第２のトランジスタ１２２の両方は、トップゲート構造またはボトムゲート構造のいずれかである。
【００５４】
一実施形態において、第１のトランジスタ１１２の活性層１１２３と第２のトランジスタ１２２の活性層１２２３の両方は、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化アルミニウム亜鉛（ＡＺＯ）、酸化亜鉛（ＺｎＯ）などの金属酸化物半導体材料を含む。一実施形態において、酸化インジウムガリウム亜鉛におけるインジウム、ガリウムおよび亜鉛の三元素の組成比は１：１：４である。
【００５５】
一実施形態において、第１のトランジスタ１１２と第２のトランジスタ１２２の温度−閾値電圧特性曲線は類似している。例えば、ある温度に起因する第１のトランジスタ１１２の閾値電圧の第１のドリフト値は、当該温度に起因する第２のトランジスタ１２２の閾値電圧の第２のドリフト値に比例するか、または当該温度に起因する第２のトランジスタ１２２の閾値電圧の第２のドリフト値と特定の関係がある。この場合、第２のトランジスタ１２２の第２の閾値電圧の測定されたドリフト値および補償値に基づいて、第１のトランジスタ１１２の第１の閾値電圧のドリフト値および補償値を推測できる。よって、第２のトランジスタ１２２の第２の閾値を検出することにより、第１のトランジスタ１１２の第１の閾値電圧を補償することができる。
【００５６】
一実施形態において、第２の基板１２０は、第１の基板内の複数の画素ユニット１００の複数の第１のトランジスタ１１２と一対一で対応する複数の第２のトランジスタ１２２を備えている。このため、第１のトランジスタ１１２が、対応する第２のトランジスタ１２２とそれぞれより近い位置関係を有することにより、よりリアルタイムの温度環境にあることができる。この場合、第２のトランジスタ１２２の閾値電圧を検出することにより、対応する第１のトランジスタ１１２の閾値電圧をそれぞれ補償する。
【００５７】
一実施形態において、第２の基板１２０を複数の領域に分割し、各領域に複数の画素ユニット１００を対応させる。各領域に、第２のトランジスタ１２２を設ける。第２のトランジスタは、当該領域に対応する複数の画素ユニット１００に対応する。つまり、第２のトランジスタ１２２は、対応領域内の複数の画素ユニット１００の複数の第１のトランジスタ１１２にも対応する。このため、第２のトランジスタ１２２の分布密度を低くすることができる。一実施形態において、第２の基板１２０を、画素に応じて複数の領域に分割し、１つの画素が、例えば、３つ以上の画素ユニット１００を含んで連動して所定の色の光を発光するようにしてよい。１つの画素内の複数の画素ユニットは、位置関係のみならず、発光時間においても近くなっている。このため、１つの画素内の複数の画素ユニット１００の第１のトランジスタ１１２は、ほぼ同一のリアルタイム温度環境にある。この場合、１つの画素内の複数の画素ユニット１００に対応するように第２のトランジスタを設置してよい。つまり、１つの第２のトランジスタは、複数の画素ユニット１００内の複数の第１のトランジスタ１１２に対応する。
【００５８】
一実施形態において、１つの画素は、３つの画素ユニット１００（例えば、ＲＧＢ）を備えている。１つの画素内の３つの画素ユニット１００に対応するように、１つの第２のトランジスタ１２２を設置してよい。つまり、１つの第２のトランジスタ１２２は３つの第１のトランジスタ１１２に対応する。一実施形態において、１つの画素は、４つの画素ユニット１００（例えば、ＲＧＢＷ）を備えている。１つの画素内の４つの画素ユニット１００に対応するように、１つの第２のトランジスタ１２２を設置してよい。つまり、１つの第２のトランジスタ１２２は４つの第１のトランジスタ１１２に対応する。この場合、第２のトランジスタ１２２の閾値電圧を検出することにより、複数の対応する第１のトランジスタ１１２の閾値電圧を補償することができる。
【００５９】
一実施形態において、第２のトランジスタ１２２の閾値電圧をリアルタイムで検出できるように、第２の基板１２０は、第２のトランジスタ１２２に電気的に接続された検出回路１１をさらに備えている。
【００６０】
図４は、本開示の一実施形態における検出回路の構造を示したものである。図４に示すように、検出回路１１は、第３のトランジスタＴ３と、第４のトランジスタＴ４と、第１のコンデンサＣ１と、検出線１４０とを備えている。第３のトランジスタＴ３のゲートおよび第１の端子は、第１の走査信号ＳＣＮ１およびデータ信号ＤＡＴＡをそれぞれ受信するように構成され、第３のトランジスタＴ３の第２の端子は第２のトランジスタ１２２のゲートに接続されている。第２のトランジスタ１２２の第１および第２の端子は、第１の電源電圧Ｖｄｄおよび第４のトランジスタＴ４の第１の端子にそれぞれ接続されている。第４のトランジスタＴ４のゲートは、第２の走査信号ＳＣＮ２を受信するように構成され、第４のトランジスタの第２の端子は、検出線１４０に接続されて検出信号ＳＥＮＳＥを受信する。第１のコンデンサＣ１は、第２のトランジスタ１２２のゲートと第２の端子との間に接続されている。第１の走査信号ＳＣＮ１、第２の走査信号ＳＣＮ２およびデータ信号ＤＡＴＡは、第２の基板に設置された対応するゲート線およびデータ線により供給される。第２の基板に設置された対応するゲート線およびデータ線は、例えば、別々に設けられたゲート駆動回路およびデータ駆動回路に電気的に接続されている。ゲート駆動回路およびデータ駆動回路は、第２の基板に設置してよい。代替的には、ゲート駆動回路およびデータ駆動回路は、第１の基板に設置され、第１の基板と第２の基板との間に設置された導電経路（例えば、異方性導電ペースト）を介して第２の基板上のゲート線およびデータ線に接続されてよい。例えば、検出回路に供給されるデータ信号ＤＡＴＡは、検出のための特定のリファレンスデータ信号、例えば、安定した電圧信号などであってよい。このため、データ駆動回路は不要であり、安定した電圧信号を出力する電圧端子または回路により代用できる。
【００６１】
一実施形態において、検出線１４０は、サンプリング回路１５０に接続されて、検出線１４０の電気信号のサンプリングを行う。サンプリング回路は、例えば、増幅器およびアナログ−デジタル変換器（ＡＤＣ）などを含む通常のサンプリング回路であってよいが、本開示の実施形態では詳述しない。
【００６２】
以下では、第２のトランジスタ１２２、第３のトランジスタＴ３および第４のトランジスタＴ４がＮ型のトランジスタである場合を例に、検出回路の検出方法を例示的に説明する。ただし、本開示の実施形態はこれに限定されない。
【００６３】
一実施形態において、この検出方法には、第１のタイミングにおいて、第１の走査信号ＳＣＮ１および第２の走査信号ＳＣＮ２の両方がオン信号を供給し、データ信号ＤＡＴＡおよび検出信号ＳＥＮＳＥも供給することが含まれる。この場合、第３のトランジスタＴ３および第４のトランジスタＴ４のいずれもターンオンされる。このため、第３トランジスタＴ３を介して、第２のトランジスタ１２２のゲートおよび第１のコンデンサＣ１の第１の電極にデータ信号ＤＡＴＡが伝送される。検出信号ＳＥＮＳＥは第４トランジスタＴ４を通過して第２のトランジスタ１２２の第２の端子および第１のコンデンサＣ１の第２の電極に伝送される。第１の電源電圧Ｖｄｄの作用下で、第２のトランジスタ１２２で駆動電流が発生し、第１のコンデンサＣ１の第２の電極をＶｄａｔａ−Ｖｔｈまで充電し、ここで、Ｖｔｈは第２のトランジスタ１２２の閾値電圧である。このとき、第２のトランジスタ１２２はオン状態からオフ状態に変わる。第２のタイミングにおいて、第１の走査信号ＳＣＮ１および第２の走査信号ＳＣＮ２がいずれもオン信号を供給し、第３のトランジスタＴ３および第４のトランジスタＴ４がいずれもターンオンされる。コンデンサＣ１の第２の電極をサンプリング回路１５０によりサンプリングして、第２のトランジスタ１２２の閾値電圧Ｖｔｈを取得する。
【００６４】
一実施形態において、図３に示すように、第２の基板１２０は、遮光層１２３をさらに備えている。第２のトランジスタ１２２は、遮光層１２２が位置するか、または遮蔽されている領域に位置することで、遮光層１２３によって表示パネル外の環境光から保護され、これにより環境光が検出結果に不利な影響を与えるのを避けている。一実施形態において、第２のトランジスタ１２２の第２のベース基板１２１上の正射影は、遮光層１２３の第２のベース基板１２１上の正射影内に入っている。一実施形態において、遮光層１２３は、銅、アルミニウム、マグネシウム、金属合金材などの不透明金属材料または黒色樹脂からなる。
【００６５】
一実施形態において、発光素子１０１は両面発光構造であり、発光素子１０１の第１の電極１０１１および第２の電極１０１３のいずれも、光透過性または半透過性材料からなる。このため、表示パネル１０は、両面表示構造をなす。一実施形態において、第１の電極１０１１は、酸化インジウムスズ（ＩＴＯ）などの、高仕事関数の透明金属酸化物導電性材料からなる。第２の電極１０２３は、例えば、金属材料および透明金属酸化物材料の積層構造であり、Ａｇ／ＩＴＯの積層構造などである。
【００６６】
一実施形態において、図３に示すように、発光素子１０１は両面発光構造である。第１の基板１１０および第２の基板１２０は、第１のカラーフィルタ層１１４と、第２のカラーフィルタ層１２４とをそれぞれ備えている。第１のカラーフィルタ層１１４は、第１のトランジスタ１１２と発光素子１０１との間に設置され、第２のカラーフィルタ層１２４は、第２のトランジスタ１２２と発光素子１０１との間に設置されている。第１のカラーフィルタ層１１４および第２のカラーフィルタ層の第１のベース基板１１１上の正射影は、発光素子１０１の第１のベース基板１１１上の正射影とそれぞれ実質的に重なっている。
【００６７】
一実施形態において、第２の基板１２０には、第２のカラーフィルタ層１２４の色が異なるフィルタユニットの間に、光漏れおよびクロスカラーを防止するためのブラックマトリックス構造がさらに設けられている。第１の基板１１０も同様に設置でき、詳しい説明は省略する。ブラックマトリクスは、フォトリソグラフィ処理などにより金属酸化物または黒色樹脂から作製することができる。
【００６８】
一実施形態において、発光素子１０１は、トップ発光構造またはボトム発光構造であってもよい。この場合、第２の基板１２０または第１の基板１１０内にフィルタ層をそれぞれ設置することができ、その詳しい説明は省略する。
【００６９】
一実施形態において、制御回路２２は、上記検出方法を実行して各画素ユニットの第２のトランジスタ１２２の閾値電圧をリアルタイムで検出するようにさらに構成されている。例えば、制御回路２２は、検出回路１１を制御して第２のトランジスタ１２２の閾値電圧をリアルタイムで検出するように構成されている。
【００７０】
本開示の別の実施形態は、上述した表示パネル１０の駆動方法をさらに提供する。この駆動方法は、第２のトランジスタ１２２の閾値電圧を検出して第１のトランジスタ１２１の閾値電圧を補償することを含んでよい。上述のように、第１のトランジスタ１１２の閾値電圧特性は第２のトランジスタ１２２の閾値電圧特性に対応しているため、上述した駆動方法が可能となっている。つまり、第１のトランジスタ１１２の閾値電圧特性は、第２のトランジスタ１２２の閾値電圧特性に比例するか、または第２のトランジスタ１２２の閾値電圧特性と特定の関係を有する。
【００７１】
一実施形態において、ある温度に起因する第１のトランジスタ１１２の第１の閾値電圧のドリフト値（補償値）は、当該温度に起因する第２のトランジスタ１２２の第２の閾値電圧のドリフト値（補償値）に比例するか、または当該温度に起因する第２のトランジスタ１２２の第２の閾値電圧のドリフト値（補償値）と特定の関係がある。この駆動方法は、第２のトランジスタ１２２の閾値電圧補償値と第１のトランジスタ１１２の閾値電圧補償値との対応関係を確立し、当該対応関係および第２のトランジスタの検出された閾値電圧を用いて第１のトランジスタ１１２の閾値電圧を補償することを含む。一実施形態において、第２のトランジスタ１２２のリアルタイム閾値電圧を検出し、第２のトランジスタ１２２の閾値電圧の標準値（例えば、室温条件における標準閾値電圧値）に基づいて、第２のトランジスタの閾値電圧の補償値を得ることができる。第１のトランジスタ１１２および第２のトランジスタ１２２の環境温度はほぼ等しいため、第２のトランジスタ１２２の閾値電圧補償値と第１のトランジスタ１１２の閾値電圧補償値との間の対応関係から第１のトランジスタ１１２の閾値電圧補償値を推測することができる。そして、第１のトランジスタ１１２の閾値電圧補償値に基づいて、第１のトランジスタ１１２の閾値が補償される。
【００７２】
一実施形態において、この駆動方法は、外部補償回路により第１のトランジスタ１１２の閾値を補償することをさらに含む。得られた第１のトランジスタ１１２の閾値電圧補償値は、ルックアップテーブルの形式で制御回路２２に記憶されてよい。
【００７３】
一実施形態において、第１のトランジスタ１１２と第２のトランジスタ１２２の温度−閾値電圧特性曲線は同一である。この場合、第１のトランジスタ１１２と第２のトランジスタ１２２の環境温度はほぼ等しいため、第２のトランジスタ１２２の閾値電圧補償値を第１のトランジスタ１１１の閾値電圧補償値とみなすことができる。
【００７４】
一実施形態において、この駆動方法は、第２のトランジスタ１２２の閾値電圧を検出することによりリアルタイム温度を取得し、リアルタイム温度に基づいて第１のトランジスタ１１２の閾値電圧を補償することを含む。
【００７５】
一実施形態において、この駆動方法は、第２のトランジスタ１２２の温度−閾値電圧関係曲線を取得することと、第２のトランジスタ１２２の閾値電圧を検出し、第２のトランジスタ１２２の温度−閾値電圧関係曲線を参照することによりリアルタイム温度を取得することと、第１のトランジスタ１１２の温度−閾値電圧関係曲線を取得することと、第１のトランジスタ１１２の温度−閾値電圧関係曲線およびリアルタイム温度を用いて第１のトランジスタ１１２の閾値電圧補償値を取得することとを含む。
【００７６】
一実施形態において、第１の基板１１０と第２の基板１２０とを互いに接着する前に、第１のトランジスタ１１２および第２のトランジスタ１２２の温度−閾値電圧特性曲線をそれぞれ測定してよい。
【００７７】
図５は、本開示の一実施形態における第２のトランジスタ１２２の温度−閾値電圧特性曲線の一例である。図５に示すように、２０℃、４０℃、６０℃および８０℃の４つの異なる温度における第２のトランジスタ１２２の閾値電圧を検出することにより、第２のトランジスタ１２２の温度−閾値電圧特性曲線を得ている。
【００７８】
一実施形態では、閾値電圧は温度と一対一で対応するため、検出回路１１が第２のトランジスタ１２２のリアルタイム閾値電圧を検出した後、温度−閾値電圧特性曲線を参照することにより第２のトランジスタ１２２のリアルタイム温度Ｔを得ている。そして、リアルタイム温度Ｔを用いて第１のトランジスタ１１２の温度−閾値電圧特性曲線を参照し、第１のトランジスタ１１２のリアルタイム閾値電圧を決定する。そして、第１のトランジスタ１１２のリアルタイム閾値電圧を、第１のトランジスタ１１２の閾値電圧の標準値（例えば、室温条件における閾値電圧値）と比較して、閾値電圧補償値を得ている。
【００７９】
一実施形態において、制御回路２２は、さらに、本開示の実施形態が提供する駆動方法を実行することにより、各画素ユニットの第１のトランジスタ１１２の閾値電圧を補償するように構成されている。例えば、制御回路２２は、外部補償回路を制御して第１のトランジスタ１１２の閾値電圧を補償するように構成されている。
【００８０】
一実施形態において、制御回路２２は様々な態様であってよい。一実施形態において、制御回路は、プロセッサ２２１と、メモリ２２２とを備えている。メモリ２２２は、実行可能なコードを含み、プロセッサ２２１は、実行可能なコードを実行して上述した駆動方法を実行することができる。
【００８１】
一実施形態において、プロセッサ２２１は、中央処理装置（ＣＰＵ）、またはデータ処理能力および／あるいは命令実行能力を有する他の態様の処理デバイス（マイクロプロセッサ、プログラマブルロジックコントローラ（ＰＬＣ）など）であってよい。
【００８２】
一実施形態において、メモリ２２２は、１つ以上のコンピュータプログラム製品を含むことができ、コンピュータプログラム製品には、揮発性メモリおよび／または不揮発性メモリなどの様々な態様のコンピュータ可読記録媒体を含むことができる。揮発性メモリには、例えば、ランダムアクセスメモリ（ＲＡＭ）および／またはキャッシュなどを含むことができる。不揮発性メモリには、例えば、リードオンリーメモリ（ＲＯＭ）、ハードディスク、フラッシュメモリなどを含んでよい。コンピュータ可読記録媒体には、１つ以上のコンピュータプログラム命令を記憶することができ、プロセッサ２２１は、プログラム命令が必要とする機能を実行することができる。コンピュータ可読記録媒体には、上述の検出方法で得られた閾値電圧補償値データなどの様々なアプリケーションおよびデータも記憶することができる。
【００８３】
本開示の別の実施例は、本開示の一実施形態における表示パネルの形成方法を提供する。この実施形態で用意する表示パネルの積層構造は、透明基板層と、遮光層と、バッファ層と、半導体層と、ゲート絶縁層と、中間誘電体層と、ソース・ドレイン層と、パッシベーション層とを備えてよい。一実施形態において、この方法は、図６Ａに示す構造を有する第２の基板を形成することと、図６Ｂに示す構造を有する第１の基板を形成することとをそれぞれ含んでよい。図６Ａに示すように、第２の基板は、透明ベース基板としてのガラス基板１と、遮光層２と、バッファ層３と、半導体層４と、ゲート絶縁層６と、中間誘電体層７と、ソース・ドレイン層８と、パッシベーション層９と、カラーフィルタ１０と、ブラックマトリクス１１と、ＯＣ１２とを備えてよい。図６Ｂに示すように、第１の基板は、ガラス層１２と、バッファ層１３と、半導体層１４と、ゲート絶縁層１６と、中間誘電体層１７と、ソース・ドレイン層１８と、パッシベーション層１９と、カラーフィルタ２０と、樹脂層２１と、アノード２２と、画素定義層２３とを備えてよい。
【００８４】
そして、第１の基板および第２の基板の位置合わせをし、組み合わせて、図６Ｃに示す構造を有する表示パネルを形成する。図６Ｃに示すように、第１の基板と第２の基板との間には、発光層２４、カソード層２５およびフィラー層２６も形成されている。
【００８５】
本開示のいくつかの実施形態は、表示パネル、その製造方法およびその駆動方法を提供する。画素ユニット内の駆動トランジスタに対応する第２のトランジスタを設置し、第２のトランジスタの閾値電圧を検出して駆動トランジスタの閾値電圧を補償することにより、画素回路の複雑性および配線密度の低減を効果的に図ることができる。
【００８６】
本明細書では本開示の原理および実施形態について述べた。本開示の実施形態に関する説明は、本開示の方法およびその主な構想を理解するのを助けるためのものにすぎない。また、当業者にとって、本開示は本開示の範囲に関連し、技術案は技術特徴の特定の組み合わせに限定されず、本発明構想から逸脱しない限り、技術特徴または技術特徴と均等な特徴を組み合わせて構成されるその他の技術案も網羅する。例えば、本開示で上述した特徴（しかし、これらに限らない）を同様の特徴と置き換えて技術案を得てもよい。
【符号の説明】
【００８７】
１  ガラス基板
２  遮光層
３  バッファ層
４  半導体層
５  
６  ゲート絶縁層
７  中間誘電体層
８  ソース・ドレイン層
９  パッシベーション層
１０  カラーフィルタ
１１  ブラックマトリクス
１２  ガラス層
１３  バッファ層
１４  半導体層
１６  ゲート絶縁層
１７  中間誘電体層
１８  ソース・ドレイン層
１９  パッシベーション層
２０  カラーフィルタ
２１  樹脂層
２２  アノード
２３  画素定義層
２４  発光層
２５  カソード層
２６  フィラー層
１００  画素ユニット
１０１  発光素子
１１０  第１の基板
１１１  第１のベース基板
１１２  第１のトランジスタ
１２０  第２の基板
１２１  第２のベース基板
１２２  第２のトランジスタ
１２３  遮光層
１２４  第２のカラーフィルタ層
１３０  接着層
１４０  検出線
１５０  サンプリング回路
２２１  プロセッサ
２２２  メモリ
１０１１  第１の電極
１０１２  発光層
１０１３  第２の電極
１１２０  ゲート
１１２１  第１の端子
１１２２  第２の端子
１１２３  活性層
１２２０  ゲート
１２２１  第１の端子
１２２２  第２の端子
１２２３  活性層
【図１Ａ】
2021535416.tif 000003
【図１Ｂ】
2021535416.tif 000004
【図２】
2021535416.tif 000005
【図３】
2021535416.tif 000006
【図４】
2021535416.tif 000007
【図５】
2021535416.tif 000008
【図６Ａ】
2021535416.tif 000009
【図６Ｂ】
2021535416.tif 000010
【図６Ｃ】
2021535416.tif 000011
【国際調査報告】
2021535416.tif 000012
2021535416.tif 000013
2021535416.tif 000014