(57)【要約】  アレイ基板、アレイ基板の製造方法、アレイ基板マザーボード、表示パネル及び表示装置を提供する。アレイ基板は、表示領域（ａａ）と、表示領域（ａａ）の外側に位置するバインディング領域（ｂｂ）とを含む。アレイ基板は、バインディング領域（ｂｂ）に位置し且つバインディング領域（ｂｂ）の外縁と離間したバインディング電極（１）と、一端がバインディング電極（１）に電気的に接続され、他端がバインディング領域（ｂｂ）の外縁まで伸び、且つ抵抗率がバインディング電極（１）の抵抗率より大きい静電気遮蔽線（２）とを更に含む。アレイ構造の内部構造及びアレイ基板の内部構造に対する、静電気による破壊を軽減させるのに有利である。
2021526658.tif 000002
【特許請求の範囲】
【請求項１】
表示領域と、前記表示領域の外側に位置するバインディング領域とを含むアレイ基板であって、
前記アレイ基板は、
前記バインディング領域に位置し且つ前記バインディング領域の外縁と離間したバインディング電極と、
一端が前記バインディング電極に電気的に接続され、他端が前記バインディング領域の外縁まで伸び、且つ抵抗率が前記バインディング電極の抵抗率より大きい静電気遮蔽線と
を更に含む、アレイ基板。
【請求項２】
前記バインディング電極は複数設けられ、前記静電気遮蔽線は複数設けられ、
複数の前記バインディング電極は、複数の前記静電気遮蔽線と互いに一対一に電気的に接続される、請求項１に記載のアレイ基板。
【請求項３】
ベース基板と、前記ベース基板上に位置する活性層とを更に含み、
前記静電気遮蔽線は、前記活性層と同一層に且つ同一材料で設置される、請求項１又は２に記載のアレイ基板。
【請求項４】
前記ベース基板上に位置するソース・ドレイン金属層と、ゲート電極金属層とを更に含み、
前記バインディング電極が、前記ソース・ドレイン金属層と同一層に且つ同一材料で設置されるか、或いは、前記バインディング電極が、前記ゲート電極金属層と同一層に且つ同一材料で設置される、請求項３に記載のアレイ基板。
【請求項５】
前記ソース・ドレイン金属層は、前記活性層の前記ベース基板に背向する側に設置され、
前記ゲート電極金属層は、前記活性層と前記ソース・ドレイン金属層の間に設置され、
前記アレイ基板は、前記活性層と前記ゲート電極金属層の間に設置されたゲート電極絶縁層と、前記ゲート電極金属層と前記ソース・ドレイン金属層の間に設置された層間絶縁層とを更に含み、
前記バインディング電極が、前記ソース・ドレイン金属層と同一層に且つ同一材料で設置され、且つ前記ゲート電極絶縁層及び前記層間絶縁層に第１ビアホールが設置されるか、或いは、前記バインディング電極が、前記ゲート電極金属層と同一層に且つ同一材料で設置され、且つ前記ゲート電極絶縁層に第１ビアホールが設置され、
前記バインディング電極は、前記第１ビアホールを介して前記静電気遮蔽線に電気的に接続される、請求項４に記載のアレイ基板。
【請求項６】
前記静電気遮蔽線は折れ線、曲線、直線であるか又は折れ線、曲線及び直線のうち少なくとも二つの組み合わせである、請求項１〜５のいずれか一項に記載のアレイ基板。
【請求項７】
請求項１〜６のいずれか一項に記載のアレイ基板を含む表示パネル。
【請求項８】
請求項７に記載の表示パネルを含む表示装置。
【請求項９】
表示領域と、前記表示領域の外側に位置するバインディング領域とを含むアレイ基板の製造方法であって、
前記方法は、
前記バインディング領域に位置し且つ前記バインディング領域の外縁と離間したバインディング電極を形成するステップと、
一端が前記バインディング電極に電気的に接続され、他端が前記バインディング領域の外縁まで伸び、且つ抵抗率が前記バインディング電極の抵抗率より大きい静電気遮蔽線を形成するステップと
を含む、アレイ基板の製造方法。
【請求項１０】
ベース基板上に半導体薄膜を形成するステップと、
前記半導体薄膜をパターニングして、活性層及び前記静電気遮蔽線を形成するステップと、
前記活性層のソース領域及びドレイン領域並びに前記静電気遮蔽線に対してイオン注入を行うステップと
を含む、請求項９に記載のアレイ基板の製造方法。
【請求項１１】
前記半導体薄膜をパターニングした後且つ前記イオン注入を行う前に、前記方法は、
前記活性層及び前記静電気遮蔽線の前記ベース基板に背向する側にゲート電極絶縁層を形成するステップと、
前記ゲート電極絶縁層の前記ベース基板に背向する側にゲート電極金属層を形成するステップと、
前記ゲート電極金属層をパターニングしてゲート電極を形成するステップと
を更に含み、且つ、
前記イオン注入を行うことは、前記ゲート電極をマスクとして前記イオン注入を行うことを含む、請求項１０に記載のアレイ基板の製造方法。
【請求項１２】
前記ゲート電極金属層をパターニングして前記ゲート電極を形成すると同時に、前記バインディング電極を形成し、
前記方法は、前記ゲート電極絶縁層に第１ビアホールを形成するステップを更に含み、
前記バインディング電極は、前記第１ビアホールを介して前記静電気遮蔽線に電気的に接続される、請求項１１に記載のアレイ基板の製造方法。
【請求項１３】
前記ゲート電極の前記ベース基板から離れた側に層間絶縁層を形成するステップと、
前記層間絶縁層の前記ベース基板から離れた側にソース・ドレイン金属層を形成するステップと、
前記ソース・ドレイン金属層をパターニングしてソース電極、ドレイン電極及び前記バインディング電極を形成するステップと、
前記層間絶縁層及び前記ゲート電極絶縁層に第１ビアホールを形成するステップと
を更に含み、
前記バインディング電極は、前記第１ビアホールを介して前記静電気遮蔽線に電気的に接続される、請求項１１に記載のアレイ基板の製造方法。
【請求項１４】
アレイ基板マザーボードであって、
表示領域と、前記表示領域の外側に位置するバインディング領域とを含むアレイ構造を含み、
前記アレイ構造は、
前記バインディング領域に位置し且つ前記バインディング領域の外縁と離間したバインディング電極と、
一端が前記バインディング電極に電気的に接続され、他端が前記バインディング領域の外縁まで伸び、且つ抵抗率が前記バインディング電極の抵抗率より大きい静電気遮蔽線と
を更に含む、アレイ基板マザーボード。
【請求項１５】
前記バインディング電極が複数設けられ、前記静電気遮蔽線が複数設けられ、複数の前記バインディング電極は、複数の前記静電気遮蔽線と互いに一対一電気的に接続される、請求項１４に記載のアレイ基板マザーボード。
【請求項１６】
前記アレイ基板マザーボードが静電気保護線を更に含み、
前記アレイ基板マザーボードに平行な方向において、前記静電気保護線は前記アレイ構造と離間しており、
前記静電気遮蔽線は、前記静電気保護線に電気的に接続される、請求項１４又は１５に記載のアレイ基板マザーボード。
【請求項１７】
複数の前記アレイ構造を含み、
複数の前記アレイ構造は列を成し、複数の前記アレイ構造の列の方向は、前記静電気保護線の長さ方向に平行である、請求項１６に記載のアレイ基板マザーボード。
【請求項１８】
前記静電気保護線は、一列の前記アレイ構造に対応して設置され、
一列の前記アレイ構造の各々におけるバインディング領域は、前記静電気保護線に近い側に設置され、
一列の前記アレイ構造の各々における静電気遮蔽線は、前記静電気保護線に電気的に接続される、請求項１７に記載のアレイ基板マザーボード。
【請求項１９】
前記静電気保護線は、二列の前記アレイ構造に対応して設置され且つ対応する二つの列の前記アレイ構造の間に設置され、
二列の前記アレイ構造の各々におけるバインディング領域は、前記静電気保護線に近い側に設置され、
二列の前記アレイ構造の各々における静電気遮蔽線は、前記静電気保護線に電気的に接続される、請求項１７に記載のアレイ基板マザーボード。
【請求項２０】
複数の前記アレイ構造を含み、
前記複数のアレイ構造のうち、一つのアレイ構造の静電気遮蔽線は、他のアレイ構造の静電気遮蔽線に電気的に接続される、請求項１４又１５に記載のアレイ基板マザーボード。
【請求項２１】
複数の前記アレイ構造は、少なくとも二列に並び、且つ互いに隣接する１列目のアレイ構造と２列目のアレイ構造とを含み、
前記１列目のアレイ構造の各々におけるバインディング領域は、前記２列目のアレイ構造に近い側に設置され、前記２列目のアレイ構造の各々におけるバインディング領域は、前記１列目のアレイ構造に近い側に設置され、
前記１列目のアレイ構造のバインディング領域と前記２列目のアレイ構造のバインディング領域とは、それぞれ同一の前記静電気遮蔽線を介して一対一に電気的に接続される、請求項２０に記載のアレイ基板マザーボード。
【請求項２２】
ベース基板と、ベース基板上に位置する活性層と、ソース・ドレイン金属層と、ゲート電極金属層とを更に含み、
前記静電気遮蔽線は、前記活性層と同一層に且つ同一材料で設置され、
前記バインディング電極は、前記ソース・ドレイン金属層と又は前記ゲート電極金属層と同一層に且つ同一材料で設置される、請求項１４〜２１のいずれか一項に記載のアレイ基板マザーボード。
【請求項２３】
ベース基板と、ベース基板上に位置する活性層と、ソース・ドレイン金属層と、ゲート電極金属層とを更に含み、
前記静電気遮蔽線は、前記活性層と同一層に且つ同一材料で設置され、
前記静電気保護線は、前記ソース・ドレイン金属層と又は前記ゲート電極金属層と同一層に且つ同一材料で設置される、請求項１６〜１９のいずれか一項に記載のアレイ基板マザーボード。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、２０１８年６月１２日に中国特許庁に提出された中国特許出願２０１８１０６０２４０４．６の優先権を主張し、その全ての内容が援用により本出願の一部として本出願に取り込まれる。
【０００２】
本開示の実施例は、アレイ基板マザーボード、アレイ基板マザーボードの製造方法、アレイ基板、アレイ基板マザーボードの製造方法、表示パネル及び表示装置に関する。
【背景技術】
【０００３】
アレイ基板はアクティブ駆動型表示装置のコア部材の一つであり、アレイ基板上にマトリックス状に配置された薄膜トランジスタが設けられている。薄膜トランジスタは、対応するサブ画素のスイッチを駆動して表示を行うために用いられ、アレイ基板上には、サブ画素が表示を行うのに必要な各種の電気信号を提供するための複数の信号線が更に配置されている。
【０００４】
アレイ基板及び表示装置の製造過程並びに表示装置の使用過程において、アレイ基板の内部に大量の静電気が発生し、これら静電気が大量に溜まると放電現象を生じやすく、これによりアレイ基板の内部素子及び回路構造に損害を与えやすい。特に、高解像度の表示装置の場合、アレイ基板上の配線密度が比較的に高いため、上記の現象はより深刻になる。
【発明の概要】
【０００５】
本開示の実施例によれば、アレイ基板が提供される。前記アレイ基板は、表示領域と、前記表示領域の外側に位置するバインディング領域とを含む。前記アレイ基板は、前記バインディング領域に位置し且つ前記バインディング領域の外縁と離間したバインディング電極と、一端が前記バインディング電極に電気的に接続され、他端が前記バインディング領域の外縁まで伸び、且つ抵抗率が前記バインディング電極の抵抗率より大きい静電気遮蔽線とを更に含む。
【０００６】
例えば、前記バインディング電極が複数設けられ、前記静電気遮蔽線が複数設けられ、複数の前記バインディング電極は、複数の前記静電気遮蔽線と互いに一対一に電気的に接続される。
【０００７】
例えば、当該アレイ基板は、ベース基板と、前記ベース基板上に位置する活性層とを更に含む。前記静電気遮蔽線は前記活性層と同一層に且つ同一材料で設置される。
【０００８】
例えば、前記アレイ基板は、前記ベース基板上に位置するソース・ドレイン金属層と、ゲート電極金属層とを更に含む。前記バインディング電極が、前記ソース・ドレイン金属層と同一層に且つ同一材料で設置されるか、或いは、前記バインディング電極が、前記ゲート電極金属層と同一層に且つ同一材料で設置される。
【０００９】
例えば、前記ソース・ドレイン金属層は、前記活性層の前記ベース基板に背向する側に設置され、前記ゲート電極金属層は、前記活性層と前記ソース・ドレイン金属層の間に設置され、前記アレイ基板は、前記活性層と前記ゲート電極金属層の間に設置されたゲート電極絶縁層と、前記ゲート電極金属層と前記ソース・ドレイン金属層の間に設置された層間絶縁層とを更に含み、前記バインディング電極が、前記ソース・ドレイン金属層と同一層に且つ同一材料で設置され、且つ前記ゲート電極絶縁層及び前記層間絶縁層に第１ビアホールが設置されるか、或いは、前記バインディング電極が、前記ゲート電極金属層と同一層に且つ同一材料で設置され、且つ前記ゲート電極絶縁層に第１ビアホールが設置され、前記バインディング電極は、前記第１ビアホールを介して前記静電気遮蔽線に電気的に接続される。
【００１０】
例えば、前記静電気遮蔽線は、折れ線、曲線、直線であるか又は折れ線、曲線及び直線のうち少なくとも二つの組み合わせである。
【００１１】
本開示の実施例によれば、表示パネルが提供される。前記表示パネルは、上記のようなアレイ基板を含む。
【００１２】
本開示の実施例によれば、表示装置が提供される。前記表示装置は、上記のような表示パネルを含む。
【００１３】
本開示の実施例によれば、アレイ基板の製造方法が提供される。前記アレイ基板は、表示領域と、前記表示領域の外側に位置するバインディング領域とを含む。前記方法は、前記バインディング領域に位置し且つ前記バインディング領域の外縁と離間したバインディング電極を形成するステップと、一端が前記バインディング電極に電気的に接続され、他端が前記バインディング領域の外縁まで伸び、且つ抵抗率が前記バインディング電極の抵抗率より大きい静電気遮蔽線を形成するステップとを含む。
【００１４】
例えば、前記アレイ基板の製造方法は、ベース基板上に半導体薄膜を形成するステップと、前記半導体薄膜をパターニングして、活性層及び前記静電気遮蔽線を形成するステップと、前記活性層のソース領域及びドレイン領域並びに前記静電気遮蔽線に、イオン注入を行うステップとを含む。
【００１５】
例えば、前記半導体薄膜をパターニングした後且つ前記イオン注入を行う前に、前記方法は、前記活性層及び前記静電気遮蔽線の前記ベース基板に背向する側にゲート電極絶縁層を形成するステップと、前記ゲート電極絶縁層の前記ベース基板に背向する側にゲート電極金属層を形成するステップと、前記ゲート電極金属層をパターニングしてゲート電極を形成するステップとを更に含み、且つ、前記イオン注入を行うことは、前記ゲート電極をマスクとして前記イオン注入を行うことを含む。
【００１６】
例えば、前記ゲート電極金属層をパターニングして前記ゲート電極を形成すると同時に、前記バインディング電極をも形成する。前記方法は、前記ゲート電極絶縁層に第１ビアホールを形成するステップを更に含み、前記バインディング電極は前記第１ビアホールを介して前記静電気遮蔽線に電気的に接続される。
【００１７】
例えば、前記アレイ基板の製造方法は、前記ゲート電極の前記ベース基板から離れた側に層間絶縁層を形成するステップと、前記層間絶縁層の前記ベース基板から離れた側にソース・ドレイン金属層を形成するステップと、前記ソース・ドレイン金属層をパターニングしてソース電極、ドレイン電極及び前記バインディング電極を形成するステップと、前記層間絶縁層及び前記ゲート電極絶縁層に第１ビアホールを形成するステップとを更に含み、前記バインディング電極は前記第１ビアホールを介して前記静電気遮蔽線に電気的に接続される。
【００１８】
本開示の実施例によれば、アレイ基板マザーボードが更に提供される。前記アレイ基板マザーボードは、アレイ構造を含む。前記アレイ構造は、表示領域と、前記表示領域の外側に位置するバインディング領域とを含む。前記アレイ構造は、前記バインディング領域に位置し且つ前記バインディング領域の外縁と離間されたバインディング電極と、一端が前記バインディング電極に電気的に接続され、他端が前記バインディング領域の外縁まで伸び、且つ抵抗率が前記バインディング電極の抵抗率より大きい静電気遮蔽線とを更に含む。
【００１９】
例えば、前記バインディング電極が複数設けられ、前記静電気遮蔽線が複数設けられ、複数の前記バインディング電極は、複数の前記静電気遮蔽線と互いに一対一に電気的に接続される。
【００２０】
例えば、前記アレイ基板マザーボードは静電気保護線を更に含み、前記アレイ基板マザーボードに平行な方向において、前記静電気保護線は前記アレイ構造と離間しており、前記静電気遮蔽線は、前記静電気保護線に電気的に接続される。
【００２１】
例えば、前記アレイ基板マザーボードは、複数の前記アレイ構造を含む。複数の前記アレイ構造は列を成し、複数の前記アレイ構造の列の方向は、前記静電気保護線の長さ方向に平行である。
【００２２】
例えば、前記静電気保護線は、一列の前記アレイ構造に対応して設置され、一列の前記アレイ構造の各々におけるバインディング領域は、前記静電気保護線に近い側に設置され、一列の前記アレイ構造の各々における静電気遮蔽線は、前記静電気保護線に電気的に接続される。
【００２３】
例えば、前記静電気保護線は、二列の前記アレイ構造に対応して設置され且つ対応する二列の前記アレイ構造の間に設置され、二列の前記アレイ構造の各々におけるバインディング領域は、前記静電気保護線に近い側に設置され、二列の前記アレイ構造の各々における静電気遮蔽線は、前記静電気保護線に電気的に接続される。
【００２４】
例えば、前記アレイ基板マザーボードは、複数の前記アレイ構造を含む。前記複数のアレイ構造のうち、一つのアレイ構造の静電気遮蔽線は、他のアレイ構造の静電気遮蔽線に電気的に接続される。
【００２５】
例えば、複数の前記アレイ構造は、少なくとも二列に並び、且つ互いに隣接する１列目のアレイ構造と２列目のアレイ構造とを含み、前記１列目のアレイ構造の各々におけるバインディング領域は、前記２列目のアレイ構造に近い側に設置され、前記２列目のアレイ構造の各々におけるバインディング領域は、前記１列目のアレイ構造に近い側に設置され、前記１列目のアレイ構造のバインディング領域と前記２列目のアレイ構造のバインディング領域とは、それぞれ同一の前記静電気遮蔽線を介して一対一に電気的に接続される。
【００２６】
例えば、前記アレイ基板マザーボードは、ベース基板と、ベース基板上に位置する活性層と、ソース・ドレイン金属層と、ゲート電極金属層とを更に含み、前記静電気遮蔽線は、前記活性層と同一層に且つ同一材料で設置され、前記バインディング電極は、前記ソース・ドレイン金属層と又は前記ゲート電極金属層と同一層に且つ同一材料で設置される。
【００２７】
例えば、前記アレイ基板マザーボードは、ベース基板と、ベース基板上に位置する活性層と、ソース・ドレイン金属層と、ゲート電極金属層とを更に含み、前記静電気遮蔽線は、前記活性層と同一層に且つ同一材料で設置され、前記静電気保護線は、前記ソース・ドレイン金属層と又は前記ゲート電極金属層と同一層に且つ同一材料で設置される。
【図面の簡単な説明】
【００２８】
本開示の実施例又は先行技術に係る技術方案をより明確に説明するために、以下では、実施例又は先行技術の記述に使用する図面を簡単に紹介する。以下の記述における図面は、単に本開示の幾つかの実施例に過ぎず、本技術分野における通常の知識を有する者にとっては、創造的な労働をしないという前提で、これらの図面に基づいて他の図面を更に得ることができることは自明である。
【００２９】
【図１】本開示の実施例に係るアレイ基板マザーボードの平面構造図である。
【図２】本開示の実施例に係るアレイ基板マザーボードの別の平面構造図である。
【図３】本開示の実施例に係るアレイ基板マザーボードのアレイ構造の表示領域の断面構造図である。
【図４】図１の破線ＡＡ’に沿って切り取られた断面構造図である。
【図５】図１の破線ＡＡ’に沿って切り取られた別の断面構造図である。
【図６ａ】図１の破線ＡＡ’に沿って切り取られたさらに別の断面構造図である。
【図６ｂ】図１の破線ＡＡ’に沿って切り取られたさらに別の断面構造図である。
【図７】本開示の実施例に係るアレイ基板マザーボードのさらに別の平面構造図である。
【図８】本開示の実施例に係るアレイ基板マザーボードのさらに別の平面構造図である。
【図９】本開示の実施例に係るアレイ基板マザーボードのさらに別の平面構造図である。
【図１０】本開示の実施例に係るアレイ基板マザーボードの製造方法の各ステップの概略図である。
【図１１ａ】本開示の実施例に係るアレイ基板マザーボードの製造方法の各ステップの概略図である。
【図１１ｂ】本開示の実施例に係るアレイ基板マザーボードの製造方法の各ステップの概略図である。
【図１２ａ】本開示の実施例に係るアレイ基板マザーボードの製造方法の各ステップの概略図である。
【図１２ｂ】本開示の実施例に係るアレイ基板マザーボードの製造方法の各ステップの概略図である。
【図１３ａ】本開示の実施例に係るアレイ基板マザーボードの製造方法の各ステップの概略図である。
【図１３ｂ】本開示の実施例に係るアレイ基板マザーボードの製造方法の各ステップの概略図である。
【図１４ａ】本開示の実施例に係るアレイ基板マザーボードの製造方法の各ステップの概略図である。
【図１４ｂ】本開示の実施例に係るアレイ基板マザーボードの製造方法の各ステップの概略図である。
【図１５】本開示の実施例に係るアレイ基板の平面構造図である。
【発明を実施するための形態】
【００３０】
本開示の実施例の目的、特徴及び利点をより明瞭且つ分かりやすくするために、以下では、図面と合わせて本開示の技術方案を明確且つ完全に記述することにする。記述される実施例は単に本開示の一部の実施例に過ぎず、全部の実施例ではないことは自明である。本開示における実施例に基づいて、本技術分野における通常の知識を有する者により、創造的労働をしない前提で得られる他の実施例は全て本開示の保護範囲に属する。
【００３１】
別途定義されない限り、本開示で使用される技術用語又は科学用語は、本開示の所属する分野における通常の知識を有する者により理解される通常の意味であるべきである。本開示の特許出願明細書及び特許請求の範囲で使用される「第１」、「第２」及び類似した語句はいかなる順序、数量又は重要性を表すものではなく、異なる構成部分を区別するためのみに用いられる。「含む」又は「包含」等の類似した語句は、「含む」又は「包含」の前に現れた素子又は物件が「含む」又は「包含」の後に現れて列挙された素子又は物件及びその均等物を包含することを意味するものであり、他の素子又は物件を排除するものではない。「上」、「下」、「左」、「右」等は相対位置関係を表すためのみに用いられ、記述対象の絶対位置が変更された後、当該相対位置関係もそれに応じて変更され得る。
【００３２】
静電気がアレイ基板の内部に大量に溜まると、アレイ基板の内部構造に損害を与えやすい。高解像度の表示装置にとって、このような状況はより深刻である。
【００３３】
例えば、アレイ基板マザーボードの隣接する二列のアレイ構造の間に静電気保護線を設置し、そして、各アレイ構造の中のバインディング領域におけるバインディング電極を静電気保護線まで伸ばし、アレイ構造の内部の静電気を、バインディング電極を介して静電気保護線に分散させることができる。このような構造は、静電気がバインディング電極端部に溜まる現象をある程度緩和できるが、アレイ基板マザーボードがダイシングされた後、静電気保護線もそれに伴って切除され、得られる単一のアレイ基板におけるバインディング電極はバインディング領域の縁、即ちアレイ基板の縁まで伸びるため、後続の生産及び使用過程において、静電気がアレイ基板の縁のバインディング電極からアレイ基板の内部に入りやすく、従って静電気によるアレイ基板の内部構造に対する破壊現象を激化させてしまう。
【００３４】
本開示の実施例はアレイ基板マザーボードを提供する。図１及び図２に示すように、アレイ基板マザーボードはアレイ構造１０１を含み、当該アレイ構造１０１は表示領域ａａとバインディング領域ｂｂとを含み、バインディング領域ｂｂは表示領域ａａの外側に位置し、バインディング領域ｂｂにバインディング電極１が設置され、バインディング電極１はバインディング領域ｂｂの外縁と離間しており、バインディング領域ｂｂに静電気遮蔽線２が更に設けられ、静電気遮蔽線２の一端はバインディング電極１に電気的に接続され、静電気遮蔽線２の他端はバインディング領域ｂｂの外縁まで伸び、即ち、アレイ構造１０１の縁まで伸び、静電気遮蔽線２の抵抗率はバインディング電極１の抵抗率より大きい。
【００３５】
例えば、前記アレイ構造は複数設けられる。例えば、アレイ基板マザーボードをダイシングすると複数のアレイ基板を得ることができ、当該複数のアレイ基板はそれぞれ上記の複数のアレイ構造１０１に対応し、即ち、一つのアレイ構造１０１は一つのアレイ基板を形成する。
【００３６】
例えば、アレイ基板マザーボードに平行な方向において、バインディング電極１はバインディング領域ｂｂの外縁と離間している。
【００３７】
例えば、バインディング領域ｂｂは外縁と内縁とを有し、バインディング領域ｂｂの内縁は、表示領域ａａとバインディング領域ｂｂの外縁の間に位置する。このため、バインディング領域ｂｂの外縁は、バインディング領域ｂｂのアレイ構造の縁に近い縁である。例えば、バインディング領域ｂｂの外縁は、アレイ構造の縁と揃っている。
【００３８】
バインディング電極を直接バインディング領域の外縁まで伸ばす構造に比べ、本開示の実施例において、静電気遮蔽線２がバインディング領域ｂｂの外縁まで伸び、静電気遮蔽線２の抵抗率はバインディング電極１に比べて比較的に大きいため、アレイ基板マザーボードを複数のアレイ基板にダイシングした後、静電気遮蔽線２は外界の静電気に対して遮蔽作用を果たし、従って静電気がアレイ基板の縁からアレイ基板の内部に入るのを防止し、アレイ基板の内部の静電気量を減らし、静電気によるアレイ基板の内部構造に対する破壊を軽減させるのに有利である。
【００３９】
また、バインディング電極を直接バインディング領域の外縁まで伸ばす構造においては、アレイ構造の内部に静電気が発生した場合、比較的回線又は素子の端部に溜まりやすく、例えば、バインディング電極の端部に溜まる。本開示の実施例によれば、静電気遮蔽線２はバインディング領域ｂｂの外縁まで伸びており、従って静電気遮蔽線２は、アレイ構造１０１の内部に発生する静電気を分散させることができ、静電気がバインディング電極１の端部に溜まるのを効果的に回避できるため、静電気によるアレイ構造１０１の内部に対する破壊のリスクを減らすことができる。
【００４０】
例えば、可能な一設計として、図１を参照すると、アレイ構造１０１の各々のバインディング領域ｂｂに設置されたバインディング電極１は複数あり、それに応じて、静電気遮蔽線２も複数ある。複数のバインディング電極１は、複数の静電気遮蔽線２と互いに一対一に電気的に接続され、即ち、バインディング電極１の各々はいずれも静電気遮蔽線２の保護を受ける。従って、外界の静電気がアレイ構造１０１内へ進入するのをより全面的に阻止できると共に、各々のバインディング電極１における静電気を分散させる。
【００４１】
さらに、図１及び図２に示すように、アレイ基板マザーボードは、静電気保護線３を更に含む。静電気保護線３が複数のアレイ構造１０１の間に設置されると共に、静電気遮蔽線２は、静電気保護線３に電気的に接続され、これにより、アレイ構造１０１の内部に発生する静電気をさらに静電気保護線３に分散させる。例えば、静電気保護線３はアレイ基板マザーボードに平行な方向において、各々のアレイ構造１０１と離間されるように設置され、このようにして、その後の静電気保護線３を切除する過程においてアレイ構造１０１に損傷を与えることがない。
【００４２】
例えば、図１に示すように、アレイ基板マザーボードにおける複数のアレイ構造１０１は少なくとも二列（ここに記載の「列」は横列（ｒｏｗ）であってもよく、縦列（ｃｏｌｕｍｎ）であってもよい）に並んでいて良く、各列のアレイ構造１０１の列の方向は静電気保護線３の長さ方向に平行である。例えば、静電気保護線３は二列のアレイ構造１０１に対応して設置され、静電気保護線３に対応する二列のアレイ構造１０１のバインディング領域ｂｂは互いに対向し（即ち、二列のアレイ構造１０１の各々のバインディング領域ｂｂは静電気保護線３に近い側に設置される）、静電気保護線３は対応する二列のアレイ構造１０１の間に設置され、且つ対応する二列のアレイ構造１０１の各々の静電気遮蔽線２に電気的に接続される。このような設計により、異なるアレイ構造１０１の静電気遮蔽線２を同じ静電気保護線３に電気的に接続することができ、異なるアレイ構造１０１の静電気遮蔽線２が同じ静電気保護線３を介して相互の間の電荷流通を実現できるようになり、静電気の分散により有利である。
【００４３】
例えば、図２に示すように、静電気保護線３は一列のアレイ構造１０１に対応して設置され、一列のアレイ構造１０１の各々のバインディング領域ｂｂは静電気保護線３に近い側に設置され、且つ静電気保護線３は対応する一列のアレイ構造１０１の各々の静電気遮蔽線２に電気的に接続される。
【００４４】
例えば、図８及び図９に示すように、アレイ基板マザーボードにおける一つのアレイ構造１０１の静電気遮蔽線２は、もう一つのアレイ構造１０１の静電気遮蔽線２に電気的に接続されるように設置されて良く、これにより異なるアレイ構造１０１間で電気的に接続された静電気遮蔽線２を介して電荷の流通を実現できるようになり、静電気の分散に有利である。この場合において、静電気保護線３は、設置しなくても良い。さらに、例えば、アレイ基板マザーボードにおける一つのアレイ構造１０１の複数の静電気遮蔽線２は、もう一つのアレイ構造１０１の複数の静電気遮蔽線２と互いに一対一に電気的に接続されるように設置されても良い。
【００４５】
例えば、図９を再び参照すると、複数のアレイ構造１０１は少なくとも二列に並べられ、且つ互いに隣接する１列目のアレイ構造（例えば、図面で上の列のアレイ構造として示される）と２列目のアレイ構造（例えば、図面で下の列のアレイ構造として示される）とを含み、１列目のアレイ構造の各々のバインディング領域ｂｂは、２列目のアレイ構造に近い側に設置され、２列目のアレイ構造の各々のバインディング領域ｂｂは、１列目のアレイ構造に近い側に設置され、１列目のアレイ構造のバインディング領域ｂｂと２列目のアレイ構造のバインディング領域ｂｂとは、それぞれ同一の静電気遮蔽線２を介して一対一に電気的に接続される。このようにすれば、１列目のアレイ構造と２列目のアレイ構造の間で静電気遮蔽線２を介して電荷の流通を実現することができ、静電気の分散に有利である。
【００４６】
図３に示すように、アレイ基板マザーボードは、ベース基板１００と、バッファ層７と、活性層９と、ゲート電極絶縁層６と、ゲート電極金属層と、層間絶縁層８と、ソース・ドレイン金属層とを含み、ゲート電極金属層は、ゲート電極１０を含み、ソース・ドレイン金属層は、ソース電極１１と、ドレイン電極１２とを含む。ゲート電極１０は活性層９のベース基板１００に背向する側に位置し、このような構造は「トップゲート」構造と称される。説明すべきことは、本開示の実施例中では「トップゲート」構造の場合を例として説明を行うが、これは本開示に係る技術方案を限定できるものではなく、本開示の他の実施例において、当該アレイ基板マザーボードは「ボトムゲート」構造又は他の構造を用いても良い。「ボトムゲート」構造において、ゲート電極１０は活性層９のベース基板１００に近い側に位置する。
【００４７】
例えば、図３に示すように、ソース電極１１と、ドレイン電極１２と、活性層９と、ゲート電極１０は、共に薄膜トランジスタを構成し、当該薄膜トランジスタは表示領域ａａに位置して良い。
【００４８】
例えば、図３、図４、図５、図６ａ、図６ｂに示すように、工程段階の簡略化のために、静電気遮蔽線２は、活性層９と同層に設置されても良い。且つ、静電気遮蔽線２の材料は、活性層９の材料と同じであってもよく、即ち、いずれも半導体材料とすることができ、このようにすれば、静電気遮蔽線２の抵抗率を、金属材料であるバインディング電極１の抵抗率より大きくすることができる。例示的に、上記の静電気遮蔽線２の材料は、ドーピングしたポリシリコンであって良い。例えば、上記の静電気遮蔽線２の材料は、ドーピングした低温ポリシリコンであって良い。
【００４９】
例えば、本開示の実施例において、Ａ部材とＢ部材とが同一層に設置されるとは、ベース基板に垂直な方向において、Ａ部材とＢ部材の間に他の層又は構造が存在しないということを指す。例えば、本開示の実施例において、Ａ部材とＢ部材とが同一層に且つ同一材料で設置されるとは、Ａ部材とＢ部材とが、同一の薄膜に対して同一のパターニング工程を行って同時に形成されることで、ベース基板に垂直な方向においてＡ部材とＢ部材の間に他の層又は構造が存在せず、且つＡ部材の材料とＢ部材の材料とが完全に同じであるということを指す。
【００５０】
例えば、図３及び図４に示すように、バインディング電極１と静電気保護線３とは、いずれもゲート電極金属層に設置されて良く、バインディング電極１は、ゲート電極絶縁層６に設置された第１ビアホール４を介して静電気遮蔽線２に電気的に接続されて良く、静電気遮蔽線２は、ゲート電極絶縁層６に設置された第２ビアホール５を介して静電気保護線３に電気的に接続されて良い。例えば、図３及び図５に示すように、バインディング電極１と静電気保護線３とは、いずれもソース・ドレイン金属層に設置されても良く、ゲート電極絶縁層６及び層間絶縁層８に、第１ビアホール４及び第２ビアホール５が設置され、バインディング電極１は第１ビアホール４を介して静電気遮蔽線２に電気的に接続されても良く、静電気保護線３は第２ビアホール５を介して静電気遮蔽線２に電気的に接続されても良い。例えば、図３及び図６ａに示すように、バインディング電極１は、ソース・ドレイン金属層に設置されても良く、静電気保護線３はゲート電極金属層に設置されても良く、ゲート電極絶縁層６に第２ビアホール５が設置され、ゲート電極絶縁層６及び層間絶縁層８に第１ビアホール４が設置され、バインディング電極１は第１ビアホール４を介して静電気遮蔽線２に電気的に接続され、静電気保護線３は第２ビアホール５を介して静電気遮蔽線２に電気的に接続される。例えば、図３及び図６ｂに示すように、バインディング電極１はゲート電極金属層に設置され、静電気保護線３はソース・ドレイン金属層に設置されても良く、ゲート電極絶縁層６に第１ビアホール４が設置され、ゲート電極絶縁層６及び層間絶縁層８に第２ビアホール５が設置され、バインディング電極１は第１ビアホール４を介して静電気遮蔽線２に電気的に接続され、静電気保護線３は第２ビアホール５を介して静電気遮蔽線２に電気的に接続される。上記のバインディング電極１、静電気遮蔽線２及び静電気保護線３の設置は、いずれもアレイ基板マザーボードにおける特定構造の製造工程に取り込むことができるため、バインディング電極１、静電気遮蔽線２及び静電気保護線３を製造するための工程を別途増やす必要がなく、工程段階を簡略化できる。例えば、静電気遮蔽線２は、折れ線、曲線、直線であるか又は折れ線、曲線及び直線のうち少なくとも二つの組み合わせであって良い。例示的に、図７及び図８に示すように、静電気遮蔽線２は折れ線形状であって、静電気遮蔽線２の長さを伸ばすことで静電気遮蔽線２の抵抗値を増大させ、これによりさらに静電気によるアレイ構造１０１の内部構造に対する破壊を減らすことができる。
【００５１】
また、説明すべきことは、本開示の実施例におけるアレイ基板マザーボードは、ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ―Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、有機発光ダイオード）表示デバイスに適用できる。このため、それに応じて、当該アレイ基板マザーボードは、図３に示すように、パッシベーション層１３と、陽極１６と、画素定義層１５と、有機発光層１７と、陰極１８とを更に含んで良い。陽極１６は、パッシベーション層１３に設置されたビアホールを介してドレイン電極１２に接続される。
【００５２】
本開示の別の実施例において、図１０〜図１４ｂに示すように、アレイ基板マザーボードの製造方法が提供される。
【００５３】
例えば、アレイ基板マザーボードは、複数のアレイ構造１０１を含み、各々のアレイ構造１０１は、表示領域ａａとバインディング領域ｂｂとを含み、バインディング領域ｂｂにバインディング電極１が設置され、バインディング電極１はバインディング領域ｂｂの外縁と離間している。前記製造方法は、バインディング領域ｂｂに、一端がバインディング電極１に電気的に接続され、他端がバインディング領域ｂｂの外縁まで伸び、且つ抵抗率がバインディング電極１の抵抗率より大きい静電気遮蔽線２を作製するステップを含む。静電気遮蔽線２は、外界の静電気電荷に対し遮蔽作用を果たし、且つバインディング電極１における静電気に対し、ある程度の分散作用を果たすことができる。従って、静電気によるアレイ構造１０１の内部構造に対する破壊を減らし、アレイ基板マザーボードがダイシングされた後得られるアレイ基板の内部構造に対する、静電気による破壊を減らすことができる。
【００５４】
例えば、前記アレイ基板マザーボードの製作方法は以下のステップを含んで良い。
【００５５】
ステップＳ１において、図１０に示すように、ベース基板１００上に半導体薄膜１４を形成する。
【００５６】
例えば、半導体薄膜１４の材料はポリシリコンを選んで用いて良い。この場合、上記のステップＳ１は、例えば、以下のような過程を用いて良い。ベース基板１００上にアモルファスシリコン薄膜を堆積させ、レーザーで当該アモルファスシリコン薄膜を照射し、当該アモルファスシリコン薄膜を結晶化させることで、ポリシリコンの半導体薄膜１４を得る。
【００５７】
例えば、上記のステップＳ１の前に、前記方法は、ベース基板１００上にバッファ層７を形成するステップを更に含んでも良く、バッファ層７を利用して、ベース基板１００における不純物が拡散して半導体薄膜１４に入り込むのを防止しても良い。
【００５８】
ステップＳ２において、図１１ａ及び図１１ｂに示すように、上記の半導体薄膜１４をパターニングして、活性層９及び静電気遮蔽線２を形成する。
【００５９】
ステップＳ３において、活性層９のソース領域及びドレイン領域並びに静電気遮蔽線２に対してイオン注入を行い、活性層９のソース領域及びドレイン領域並びに静電気遮蔽線２の導電性を向上させる。例えば、イオン注入により、活性層９のソース領域及びドレイン領域並びに静電気遮蔽線２が導電される。
【００６０】
上記のステップＳ３において、イオン注入は、以下のような二つ態様のうち一つを用いて行って良い。
【００６１】
態様１として、図１２ａ、図１２ｂに示すように、上記の活性層９及び静電気遮蔽線２のベース基板１００に背向する側に、ゲート電極絶縁層６を形成し、ゲート電極絶縁層６のベース基板１００に背向する側に、ゲート電極金属層を形成し、上記のゲート電極金属層をパターニングしてゲート電極１０を形成し、当該ゲート電極１０をマスクとして活性層９のソース領域及びドレイン領域に対してイオン注入を行う。また、静電気遮蔽線２の上方にはゲート電極１０による遮断がないため、この過程において、静電気遮蔽線２にも同時にイオン注入が施される。図１３ａ及び図１３ｂに示すように、イオン注入を行った後、活性層９の導電性のソース領域及びドレイン領域、並びに導電性の静電気遮蔽線２が得られる。
【００６２】
上記の態様１において、ゲート電極１０をマスクとして直接イオン注入を行うことで、イオン注入を行うために別途にマスクを製造するステップを省略でき、フォトリソグラフィプロセスを省くことができ、工程段階を簡略化する効果を達成できる。
【００６３】
また、ゲート電極金属層をパターニングするステップにおいて、静電気保護線を更に形成しても良い。前記静電気保護線は複数のアレイ構造１０１の間に設置され、静電気遮蔽線２は前記静電気保護線に電気的に接続され、工程段階を別途増やさないという前提の下、静電気保護線を利用して静電気分散効果を強化できる。
【００６４】
説明すべきことだが、上記の態様１は「トップゲート」構造のアレイ基板マザーボードの製造に適用される。
【００６５】
態様２として、上記の活性層９及び静電気遮蔽線２のベース基板１００に背向する側にフォトレジスト層を形成し、当該フォトレジスト層をパターニングして活性層９におけるソース領域とドレイン領域との間の領域におけるフォトレジストを残し、活性層９におけるソース領域及びドレイン領域並びに静電気遮蔽線２がフォトレジストに覆われずに露出するようにし、パターニング後のフォトレジストをマスクとして活性層９のソース領域及びドレイン領域並びに静電気遮蔽線２に対してイオン注入を行い、活性層９のソース領域及びドレイン領域並びに静電気遮蔽線２に導電性能を持たせる。
【００６６】
説明すべきことだが、上記の態様２は、直接フォトレジスト層を形成する手段によりイオン注入を行い、「ボトムゲート」、「トップゲート」又は他のいかなる構造のアレイ基板マザーボードの製造にも適用できる。
【００６７】
例えば、前記製造方法は、ソース・ドレイン金属層を製造するステップを更に含んでも良い。バインディング電極及び静電気保護線は、実際の設計ニーズに応じて、ソース・ドレイン金属層と同じ工程段階で形成するか否かを考慮すれば良い。
【００６８】
例示的に、図１４ａ、図１４ｂに示すように、前記製造方法は、ゲート電極１０のベース基板１００に背向する側に層間絶縁層８を形成するステップと、層間絶縁層８のベース基板１００に背向する側にソース・ドレイン金属層を形成するステップと、当該ソース・ドレイン金属層をパターニングして、ソース電極１１、ドレイン電極１２及びバインディング電極１を形成するステップとを更に含んでも良い。ソース電極１１は、ビアホールを介して活性層９のソース領域に電気的に接続され、ドレイン電極１２は、ビアホールを介して活性層９のドレイン領域に電気的に接続され、バインディング電極１は、第１ビアホール４を介して対応する静電気遮蔽線２に電気的に接続される。
【００６９】
また、上記のソース・ドレイン金属層をパターニングする過程において、例えば、静電気保護線も形成される。静電気保護線は第２ビアホールを介して静電気遮蔽線２に電気的に接続される。
【００７０】
説明すべきことだが、本開示の実施例における図１１ａ、図１２ａ、図１３ａ及び図１４ａは、上述のアレイ構造１０１の表示領域ａａの断面構造図であり、図１１ｂ、図１２ｂ、図１３ｂ及び図１４ｂは、上述のアレイ構造１０１のバインディング領域ｂｂの断面構造図である。
【００７１】
図１５を参照すると、本開示の別の実施例において、アレイ基板が提供される。当該アレイ基板は、表示領域ａａと、バインディング領域ｂｂとを含み、バインディング領域ｂｂにバインディング電極１が設けられ、バインディング電極１はバインディング領域ｂｂの外縁と離間しており、バインディング領域ｂｂには、静電気遮蔽線２が更に設けられ、静電気遮蔽線２は、一端がバインディング電極１に電気的に接続され、他端がバインディング領域ｂｂの外縁まで伸び、且つ、静電気遮蔽線２の抵抗率は、バインディング電極１の抵抗率より大きい。静電気遮蔽線２による外界の静電気に対する遮蔽作用及び静電気遮蔽線２による内部の静電気に対する分散作用によって、静電気による当該アレイ基板の損害という問題が改善される。
【００７２】
例えば、アレイ基板に平行な方向において、バインディング電極１はバインディング領域ｂｂの外縁と離間している。
【００７３】
例えば、バインディング領域ｂｂは外縁と内縁とを有し、バインディング領域ｂｂの内縁は、表示領域ａａとバインディング領域ｂｂの外縁の間に位置する。このため、バインディング領域ｂｂの外縁は、バインディング領域ｂｂのアレイ基板の縁に近い縁である。例えば、バインディング領域ｂｂの外縁は、アレイ基板の縁と揃っている。
【００７４】
例えば、バインディング電極１が複数設けられ、静電気遮蔽線２が複数設けられ、且つ複数のバインディング電極１と複数の静電気遮蔽線２とは互いに一対一に電気的に接続される。
【００７５】
例えば、図３に示すように、上記のアレイ基板は、ベース基板１００と、バッファ層７と、活性層９と、ゲート電極絶縁層６と、ゲート電極金属層と、層間絶縁層８と、ソース・ドレイン金属層とを含んでも良く、ゲート電極金属層は、ゲート電極１０を含み、ソース・ドレイン金属層は、ソース電極１１と、ドレイン電極１２とを含む。
【００７６】
図３、図４、図５、図６に示すように、工程段階の簡略化するために、静電気遮蔽線２は、活性層９と同一層に設置されても良い。且つ、静電気遮蔽線２の材料は、活性層９の材料と同じであっても良く、即ち、いずれも半導体材料とすることができ、このようにすれば、静電気遮蔽線２の抵抗率を、金属材料であるバインディング電極１の抵抗率より大きくすることができる。例示的に、上記の静電気遮蔽線２の材料は、ドーピングしたポリシリコンであって良い。例示的に、上記の静電気遮蔽線２の材料は、ドーピングした低温ポリシリコンであって良い。
【００７７】
図３に示す構造において、ゲート電極１０は活性層９のベース基板１００に背向する側に位置するが、このような構造は「トップゲート」構造と称される。このような構造に基づいて、図４を参照すると、バインディング電極１は、ゲート電極金属層に設置されて良く、ゲート電極絶縁層６に第１ビアホール４が設置され、バインディング電極１は、第１ビアホール４を介して静電気遮蔽線２に電気的に接続される。例えば、図５を参照すると、バインディング電極１は、ソース・ドレイン金属層に設置されて良く、ゲート電極絶縁層６及び層間絶縁層８に第１ビアホール４が設けられ、バインディング電極１は、第１ビアホール４を介して静電気遮蔽線２に電気的に接続される。
【００７８】
説明すべきことだが、上記は単にアレイ構造１０１が「トップゲート」構造である場合を例として、バインディング電極１の位置及びバインディング電極１と静電気遮蔽線２の間の接続構造を紹介したが、「ボトムゲート」構造のアレイ構造１０１においても、バインディング電極１をゲート電極金属層又はソース・ドレイン金属層に設置することができ、ここでは繰り返して述べないこととする。
【００７９】
例えば、静電気遮蔽線２は、折れ線、曲線、直線であるか又は折れ線、曲線及び直線のうち少なくとも二つの組み合わせであって良い。例示的に、図７及び図８に示すように、静電気遮蔽線２は折れ線形状であって、静電気遮蔽線２の長さを伸ばすことで静電気遮蔽線２の抵抗値を増大させ、これによりさらに静電気によるアレイ構造１０１の内部構造に対する破壊を減らすことができる。
【００８０】
説明すべきことだが、本開示の実施例に係るアレイ基板は、アレイ基板マザーボードから切断線に沿ってダイシングして得られたものである。例示的に、図１を参照すると、切断線１９に沿ってアレイ基板マザーボードをダイシングした後、図１５に示すようなアレイ基板を複数得ることができる。例えば、ダイシング後、アレイ基板マザーボードにおける静電気保護線３は切除されるため、得られるアレイ基板には静電気保護線３が存在しない。
【００８１】
本開示の別の実施例において、表示パネルが更に提供される。当該表示パネルは、本開示の実施例に係るアレイ基板を含む。そのため、当該表示パネルは、上記のアレイ基板と同じ有益な効果を有する。例えば、当該表示パネルは、ＯＬＥＤ表示パネルであって良い。
【００８２】
本開示の別の実施例において、表示装置が更に提供される。当該表示装置は、本開示の実施例に係る表示パネルを含む。上記のように、表示パネルは本開示の実施例に係るアレイ基板を含むため、表示パネルを含む表示装置も、上記のアレイ基板と同じ有益な効果を持つ。
【００８３】
本開示の実施例に係る表示装置は、携帯電話、タブレットＰＣ、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲータ等の表示機能付きの如何なる製品又は部材であっても良い。
【００８４】
本開示の別の実施例において、アレイ基板の製造方法が更に提供される。当該アレイ基板は、表示領域ａａと、バインディング領域ｂｂとを含む。当該方法は、バインディング領域ｂｂに位置し且つバインディング領域ｂｂの外縁と離間したバインディング電極１を形成するステップと、一端がバインディング電極１に電気的に接続され、他端がバインディング領域ｂｂの外縁まで伸び、且つ抵抗率がバインディング電極１の抵抗率より大きい静電気遮蔽線２を形成するステップとを含む。静電気遮蔽線２による外界の静電気に対する遮蔽作用及び静電気遮蔽線２による内部の静電気に対する分散作用によって、静電気による当該アレイ基板の損害という問題が改善される。
【００８５】
当該アレイ基板の製造方法の具体的な詳細は、前述のアレイ基板マザーボードの製造方法を参照すれば良く、ここでは贅言しないことにする。例えば、アレイ基板マザーボードの製作が完了した後、アレイ基板マザーボードをダイシングすることで、本開示の実施例に係るアレイ基板を得ることができる。例えば、アレイ基板マザーボードの一つのアレイ構造は、一つのアレイ基板を形成するために用いられる。
【００８６】
上述のものは単に本開示の例示的な実施形態に過ぎず、本開示の保護範囲を制限するために用いられるものではない。本開示の保護範囲は、添付する特許請求の範囲により定められる。
【図１】
2021526658.tif 000003
【図２】
2021526658.tif 000004
【図３】
2021526658.tif 000005
【図４】
2021526658.tif 000006
【図５】
2021526658.tif 000007
【図６ａ】
2021526658.tif 000008
【図６ｂ】
2021526658.tif 000009
【図７】
2021526658.tif 000010
【図８】
2021526658.tif 000011
【図９】
2021526658.tif 000012
【図１０】
2021526658.tif 000013
【図１１ａ】
2021526658.tif 000014
【図１１ｂ】
2021526658.tif 000015
【図１２ａ】
2021526658.tif 000016
【図１２ｂ】
2021526658.tif 000017
【図１３ａ】
2021526658.tif 000018
【図１３ｂ】
2021526658.tif 000019
【図１４ａ】
2021526658.tif 000020
【図１４ｂ】
2021526658.tif 000021
【図１５】
2021526658.tif 000022
【国際調査報告】
2021526658.tif 000023
2021526658.tif 000024
2021526658.tif 000025
2021526658.tif 000026