(57)【要約】【課題】２個のスイッチ素子を用いて４通りの出力電圧を得ることができ、電圧レベルの誤検出を防止することができるスイッチ入力検出回路を提供する。【解決手段】一端が接地された第１抵抗素子Ｒ１と、一端が第１抵抗素子Ｒ１の他端に接続された第１スイッチ素子ＳＷ１と、一端が接地された第２スイッチ素子ＳＷ２と、一端が第２スイッチ素子の他端に接続された第２抵抗素子Ｒ２と、第１抵抗素子Ｒ１と第１スイッチ素子ＳＷ１との接続点にアノードが接続され、第２抵抗素子Ｒ２と第２スイッチ素子ＳＷ２との接続点にカソードが接続されたダイオードＤＩ１と、電源端子５２に一端が接続された第３抵抗素子Ｒ３と、を備え、第１スイッチ素子ＳＷ１の他端と第２抵抗素子Ｒ２の他端と第３抵抗素子Ｒ３の他端とが接続されていると共に、その接続点が、マイクロコンピュータ５１のＡ／Ｄポート５３に接続されている。【選択図】図１
0003182794.tif 000002
【実用新案登録請求の範囲】
【請求項１】
マイクロコンピュータに供給される電源電圧を分圧し、前記分圧された電圧を前記マイクロコンピュータのＡ／Ｄポートに印加するスイッチ入力検出回路であって、
一端が接地された第１抵抗素子と、一端が前記第１抵抗素子の他端に接続された第１スイッチ素子と、一端が接地された第２スイッチ素子と、一端が前記第２スイッチ素子の他端に接続された第２抵抗素子と、前記第１抵抗素子と前記第１スイッチ素子との接続点にアノードが接続され、前記第２抵抗素子と前記第２スイッチ素子との接続点にカソードが接続されたダイオードと、電源端子に一端が接続された第３抵抗素子と、を備え、
前記第１スイッチ素子の他端と前記第２抵抗素子の他端と前記第３抵抗素子の他端とが接続されていると共に、前記第１スイッチ素子と前記第２抵抗素子と前記第３抵抗素子との接続点が、前記Ａ／Ｄポートに接続されていることを特徴とするスイッチ入力検出回路。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、マイクロコンピュータに供給される電源電圧を分圧し、分圧された電圧をマイクロコンピュータのＡ／Ｄポートに印加するスイッチ入力検出回路に関する。
【背景技術】
【０００２】
従来、複数のスイッチの状態（オンまたはオフ）によって電源電圧を抵抗で分圧し、分圧された電圧をマイクロコンピュータ（制御部）のＡ／Ｄポートに印加するための回路として、図３に示すようなスイッチ入力検出回路が知られている。
【０００３】
図３に示す第１従来例としてのスイッチ入力検出回路８００は、マイクロコンピュータ８０１の電源電圧＋Ｖを分圧し、その分圧電圧をマイクロコンピュータ８０１のＡ／Ｄポートに印加する抵抗分圧回路を有している。この抵抗分圧回路は、電源電圧＋Ｖを分圧する互いに直列接続された複数の抵抗Ｒ８０１、Ｒ８０２、Ｒ８０３、Ｒ８０４、及びＲ８０５を含んで構成されている。また、複数のキースイッチＳＷ８０１、ＳＷ８０２、ＳＷ８０３、及びＳＷ８０４それぞれの電源側の一端が、Ｒ８０２とＲ８０３との接続点、Ｒ８０３とＲ８０４との接続点、Ｒ８０３とＲ８０４との接続点、及びＲ８０５のグランド側の一端に接続されている。また、複数のキースイッチＳＷ８０１、ＳＷ８０２、ＳＷ８０３、及びＳＷ８０４のそれぞれの他端が、互いに接続されていると共に、グランドに接続されている。そして、電源＋Ｖに接続された抵抗Ｒ８０１と抵抗Ｒ８０２との接続点の電圧をマイクロコンピュータ８０１のＡ／Ｄポートに印加するように構成されている。
【０００４】
スイッチ入力検出回路８００の動作を簡略的に説明するため、第２従来例としてのスイッチ入力検出回路９００を図４に示す。スイッチ入力検出回路９００は、マイクロコンピュータ９５１の電源電圧＋Ｖを分圧し、その分圧電圧をマイクロコンピュータ９５１のＡ／Ｄポート９５３に印加する回路である。スイッチ入力検出回路９００は、スイッチ入力検出回路８００の抵抗分圧回路の部分を構成する構成要素の数を減らした回路であり、抵抗分圧回路としての基本的な動作は同一である。
【０００５】
スイッチ入力検出回路９００は、電源端子９５２の電圧＋Ｖを分圧する互いに直列接続された複数の抵抗Ｒ９０１、Ｒ９０２、及びＲ９０３、そして、複数のスイッチＳＷ９０１及びＳＷ９０２から構成されている。スイッチＳＷ９０１は、その一端が抵抗Ｒ９０１に接続されていて、その他端がグランドに接続されている。また、スイッチＳＷ９０２は、その一端が抵抗Ｒ９０１と抵抗Ｒ９０２との接続点に接続されていて、その他端がグランドに接続されている。そして、電源端子９５２に一端が接続された抵抗Ｒ９０３と抵抗Ｒ９０２との接続点の電圧をマイクロコンピュータ９５１のＡ／Ｄポート９５３に印加するように構成されている。尚、スイッチ入力検出回路９００では、３通りの出力が得られるが、その３通りの出力間の、２つの電圧レベル差がほぼ等しくなるように、抵抗Ｒ９０１、抵抗Ｒ９０２、及び抵抗Ｒ９０３の各抵抗値を設定している。
【０００６】
スイッチ入力検出回路９００の動作を説明するため、図５（ａ）、（ｂ）に、スイッチＳＷ９０１及びＳＷ９０２それぞれのオン又はオフの動作に対するスイッチ入力検出回路９００の出力電圧Ｖｏｕｔを、表及びグラフで表す。尚、電源端子９５２の電圧＋Ｖ、即ち電源電圧は５Ｖとしている。
【０００７】
図５（ａ）において、モード１は、ＳＷ９０１及びＳＷ９０２が共にオンの時の状態を示しており、分圧電圧はＲ９０２の抵抗値とＲ９０３の抵抗値との比で決定され、その時のＶｏｕｔが１．６７Ｖとなるように、Ｒ９０２とＲ９０３との抵抗値を決めている。モード２は、ＳＷ９０１がオフで、ＳＷ９０２がオンの時の状態を示しており、この時も分圧電圧はＲ９０２とＲ９０３とで決定され、Ｖｏｕｔは、１．６７Ｖとなっている。モード３は、ＳＷ９０１がオンで、ＳＷ９０２がオフの時の状態を示しており、分圧電圧はＲ９０１とＲ９０２との和の抵抗値と、Ｒ９０３の抵抗値との比で決定され、その時のＶｏｕｔが３．３０Ｖとなるように、Ｒ９０１の抵抗値を決めている。モード４は、ＳＷ９０１及びＳＷ９０２が共にオフの時の状態を示しており、その時のＶｏｕｔは、電源電圧がそのまま現れるため、５．０Ｖとなっている。図５（ｂ）には、これらのモードでの出力電圧Ｖｏｕｔの値をグラフに示している。
【０００８】
図５（ａ）、（ｂ）に示すように、スイッチ入力検出回路９００のＳＷ９０１とＳＷ９０２との組み合わせは、モード１からモード４の４通りが存在し、モード１からモード４において、出力電圧Ｖｏｕｔは、３通りの電圧を出力することができる。また、それぞれのモード間の電圧レベル差は、約１．７Ｖずつあり、この電圧レベル差の値は、出力電圧Ｖｏｕｔに外部からノイズが重畳されたとしても、誤検出されることのないレベル差である。尚、それぞれのモード間の電圧レベル差としては、約１Ｖ以上あれば問題ないレベル差であると考えられる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０００−１５５７５２号公報
【考案の概要】
【考案が解決しようとする課題】
【００１０】
しかしながら、図４に示すスイッチ入力検出回路９００では、ＳＷ９０１とＳＷ９０２とのオン・オフの組み合わせは４通りあるが、出力電圧Ｖｏｕｔとしては３通りしかない。従って、２個のスイッチの組み合わせをうまく利用しているとは言いがたい。
【００１１】
２個のスイッチを使用したスイッチ入力検出回路として、図６に示す第３従来例としてのスイッチ入力検出回路９３０も考えられる。回路をこのような構成にし、各抵抗Ｒ９３１、Ｒ９３２，Ｒ９３３の抵抗値を適宜に設定することにより、ＳＷ９３１とＳＷ９３２との４通りのモードの組み合わせに対し、４通りの出力電圧を得ることができる。
【００１２】
図７（ａ）、（ｂ）に、スイッチＳＷ９３１及びＳＷ９３２それぞれのオン又はオフの動作に対するスイッチ入力検出回路９３０の出力電圧Ｖｏｕｔを、表及びグラフで表す。
【００１３】
図７（ａ）、（ｂ）に示す通り、スイッチ入力検出回路９３０で４通りの出力電圧を得ようとした場合、それぞれのモード間の電圧レベル差を均等な値にすることは困難であった。また、その結果、それぞれのモード間の電圧レベル差が非常に小さい場合が生じてしまっていた。従って、出力電圧に外部からノイズが重畳された場合に、Ａ／Ｄポートへの電圧レベルを誤検出してしまう可能性があった。
【００１４】
本考案は、このような従来技術の実情に鑑みてなされたもので、その目的は、２個のスイッチ素子を用いて４通りの出力電圧を得ることができ、出力電圧に外部からノイズが重畳されたとしても、電圧レベルの誤検出を防止することができるスイッチ入力検出回路を提供することにある。
【課題を解決するための手段】
【００１５】
この課題を解決するために、本考案のスイッチ入力検出回路は、マイクロコンピュータに供給される電源電圧を分圧し、前記分圧された電圧を前記マイクロコンピュータのＡ／Ｄポートに印加するスイッチ入力検出回路であって、一端が接地された第１抵抗素子と、一端が前記第１抵抗素子の他端に接続された第１スイッチ素子と、一端が接地された第２スイッチ素子と、一端が前記第２スイッチ素子の他端に接続された第２抵抗素子と、前記第１抵抗素子と前記第１スイッチ素子との接続点にアノードが接続され、前記第２抵抗素子と前記第２スイッチ素子との接続点にカソードが接続されたダイオードと、電源端子に一端が接続された第３抵抗素子と、を備え、前記第１スイッチ素子の他端と前記第２抵抗素子の他端と前記第３抵抗素子の他端とが接続されていると共に、前記第１スイッチ素子と前記第２抵抗素子と前記第３抵抗素子との接続点が、前記Ａ／Ｄポートに接続されているという特徴を有する。
【考案の効果】
【００１６】
このように構成された本考案のスイッチ入力検出回路は、ダイオードを用い、第１スイッチ素子と第２スイッチ素子とによる４通りのモードの動作に伴ってダイオードをオン又はオフさせることにより、４通りの出力電圧を得ることができる。また、ダイオードをオフした時には、各抵抗素子の抵抗値を設定する際に、第１抵抗素子、第２抵抗素子の内の、１つの抵抗素子を除外して考えられるため、それぞれの抵抗素子の抵抗値を容易に設定することができる。また、第１スイッチ素子と第２スイッチ素子を共にオンとした時の出力電圧をダイオードの順方向降下電圧に設定できるため、ダイオードの順方向降下電圧から電源電圧までの広い電圧範囲で出力電圧を決定できる。そのため、それぞれの出力電圧間の電圧レベル差を均等な値にすることができると共に、それぞれのモード間の電圧レベル差を大きく取ることができる。その結果、出力電圧に外部からノイズが重畳された場合においても電圧レベルの誤検出を防止することができる。
【図面の簡単な説明】
【００１７】
【図１】本考案の実施形態のスイッチ入力検出回路に係る回路図である。
【図２】図１に示す回路図の各スイッチそれぞれの動作に対するスイッチ入力検出回路の出力電圧値を示す表、及びグラフである。
【図３】第１従来例に係るスイッチ入力検出回路に係る回路図である。
【図４】第２従来例に係るスイッチ入力検出回路に係る回路図である。
【図５】図４に示す回路図の各スイッチそれぞれの動作に対するスイッチ入力検出回路の出力電圧値を示す表、及びグラフである。
【図６】第３従来例に係るスイッチ入力検出回路に係る回路図である。
【図７】図６に示す回路図の各スイッチそれぞれの動作に対するスイッチ入力検出回路の出力電圧値を示す表、及びグラフである。
【考案を実施するための形態】
【００１８】
以下、本考案の実施形態について、図面を参照しながら説明する。図１は、本考案の実施形態に係るスイッチ入力検出回路１００の回路図である。
【００１９】
本考案の実施形態に係るスイッチ入力検出回路１００は、マイクロコンピュータ５１に供給される電源電圧＋Ｖを分圧し、分圧された電圧をマイクロコンピュータ５１のＡ／Ｄポート５３に印加するスイッチ入力検出回路である。
【００２０】
図１に示す通り、スイッチ入力検出回路１００は、第１抵抗素子Ｒ１と、第２抵抗素子Ｒ２と、第３抵抗素子Ｒ３と、第１スイッチ素子ＳＷ１と、第２スイッチ素子ＳＷ２と、ダイオードＤＩ１とによって構成されている。第１抵抗素子Ｒ１は、その一端が接地され、第１抵抗素子Ｒ１の他端に第１スイッチ素子ＳＷ１の一端が接続されている。第２スイッチ素子ＳＷ２は、その一端が接地され、第２スイッチ素子ＳＷ２の他端に第２抵抗素子Ｒ２の一端が接続されている。
【００２１】
ダイオードＤＩ１のアノードは、第１抵抗素子Ｒ１と第１スイッチ素子ＳＷ１との接続点に接続されており、ダイオードＤＩ１のカソードは、第２抵抗素子Ｒ２と第２スイッチ素子ＳＷ２との接続点に接続されている。また、第３抵抗素子Ｒ３は、電源電圧＋Ｖを供給する電源端子５２に一端が接続されている。そして、第１スイッチ素子ＳＷ１の他端と第２抵抗素子Ｒ２の他端と第３抵抗素子Ｒ３の他端とが接続されていると共に、第１スイッチ素子ＳＷ１と第２抵抗素子Ｒ２と第３抵抗素子Ｒ３との接続点がマイクロコンピュータ５１のＡ／Ｄポート５３に接続されている。
【００２２】
スイッチ入力検出回路１００は、マイクロコンピュータ５１の電源電圧＋Ｖを、Ａ／Ｄポート５３とグランド間に接続される各抵抗素子の抵抗値と第３抵抗素子Ｒ３の抵抗値とで分圧した電圧を出力電圧ＶｏｕｔとしてＡ／Ｄポート５３に出力する。Ａ／Ｄポート５３とグランド間に接続されている各抵抗素子の抵抗値は、第１スイッチ素子ＳＷ１と第２スイッチ素子ＳＷ２のオン又はオフ、ダイオードＤＩ１のオン又はオフ、及び第１抵抗素子Ｒ１の抵抗値又は第２抵抗素子Ｒ２の抵抗値とで決定される抵抗値である。
【００２３】
スイッチ入力検出回路１００の動作を説明するため、図２（ａ）、（ｂ）に、第１スイッチ素子ＳＷ１及び第２スイッチ素子ＳＷ２それぞれのオン又はオフの動作に対するスイッチ入力検出回路１００の出力電圧Ｖｏｕｔを、表及びグラフで表す。尚、スイッチ入力検出回路１００では、４通りの出力電圧Ｖｏｕｔが得られるように設計されている。出力電圧Ｖｏｕｔの電圧値は、４通りの出力電圧間のそれぞれの電圧レベル差がほぼ等しくなるように第１抵抗素子Ｒ９０１、第２抵抗素子Ｒ９０２、及び第３素子抵抗Ｒ９０３の各抵抗値を適宜に設定している。尚、電源端子５２における電圧＋Ｖ即ち電源電圧は５Ｖとしている。
【００２４】
図２（ａ）において、モード１は、第１スイッチ素子ＳＷ１及び第２スイッチ素子ＳＷ２が共にオンの時の状態を示しており、モード２は、第１スイッチ素子ＳＷ１がオフで、第２スイッチ素子ＳＷ２がオンの時の状態を示している。また、モード３は、第１スイッチ素子ＳＷ１がオンで、第２スイッチ素子ＳＷ２がオフの時の状態を示しており、モード４は、第１スイッチ素子ＳＷ１及び第２スイッチ素子ＳＷ２が共にオフの時の状態を示している。図２（ｂ）には、これらのモードでの出力電圧Ｖｏｕｔの値をグラフに示している。
【００２５】
図２（ａ）において、モード１では、第１スイッチ素子ＳＷ１がオンであるため、ダイオードＤＩ１のアノードに電源電圧＋Ｖ（５Ｖ）が印加される。また、第２スイッチ素子ＳＷ２がオンであるため、ダイオードＤＩ１のカソードは第２スイッチ素子ＳＷ２を介して接地される。そのため、ダイオードＤＩ１に電流が流れ、ダイオードＤＩ１がオンする。ダイオードＤＩ１がオンするため、出力電圧Ｖｏｕｔは、第１抵抗素子Ｒ１、第２抵抗素子Ｒ２、及び第３抵抗素子Ｒ３それぞれの抵抗値に関わらず、ダイオードＤＩ１の順方向降下電圧で決定される。従って、出力電圧ＶｏｕｔはダイオードＤＩ１の順方向降下電圧である０．６５Ｖとなる。
【００２６】
図２（ａ）において、モード２では、第１スイッチ素子ＳＷ１がオフであるため、ダイオードＤＩ１のアノードには電源電圧＋Ｖが印加されない。また、第２スイッチ素子ＳＷ２がオンであるため、Ａ／Ｄポート５３とグランド間には、第２抵抗素子Ｒ２のみが接続される。従って、出力電圧Ｖｏｕｔとしては、第２抵抗素子Ｒ２と第３抵抗素子Ｒ３とで分圧される電圧が現れる。
【００２７】
図２（ａ）において、モード３では、第１スイッチ素子ＳＷ１がオンであり、第２スイッチ素子ＳＷ２がオフであるため、Ａ／Ｄポート５３とグランド間には、第１抵抗素子Ｒ１のみが接続される。従って、出力電圧Ｖｏｕｔとしては、第１抵抗素子Ｒ１と第３抵抗素子Ｒ３とで分圧される電圧が現れる。
【００２８】
図２（ａ）において、モード４では、第１スイッチ素子ＳＷ１及び第２スイッチ素子ＳＷ２が共にオフであるため、Ａ／Ｄポート５３とグランド間には、第１抵抗素子Ｒ１、ダイオードＤＩ１、及び第２抵抗素子Ｒ２との直列接続回路が接続される。この場合、ダイオードＤＩ１のカソードに第３抵抗素子Ｒ３及び第２抵抗素子Ｒ２を介して電圧が加わり、アノードが第１抵抗素子Ｒ１を介して接地される。そのためダイオードＤＩ１には逆方向バイアスが印加されるため、ダイオードＤＩ１はオフされる。その結果、Ａ／Ｄポート５３とグランド間には電流が流れないので、Ａ／Ｄポート５３には、第３抵抗素子Ｒ３を介して電源電圧＋Ｖが印加される。従って、出力電圧Ｖｏｕｔは、電源電圧＋Ｖと同じ電圧（５Ｖ）が現れる。図５（ｂ）に、これらのモードでの出力電圧Ｖｏｕｔの値をグラフに示している。
【００２９】
上記の通り、モード１では、出力電圧ＶｏｕｔはダイオードＤＩ１の順方向降下電圧（０．６５Ｖ）が現れ、モード４では、電源電圧＋Ｖと同じ電圧（５Ｖ）が現れる。従って、ダイオードＤＩ１の順方向降下電圧（０．６５Ｖ）から電源電圧＋Ｖ（５Ｖ）までの広い電圧差を４通りの出力電圧を得るために使用することができる。ダイオードＤＩ１の順方向降下電圧（０．６５Ｖ）から電源電圧＋Ｖ（５Ｖ）までの広い電圧差を有効に使用するため、この電圧差をほぼ均等に３分割するように、モード２での出力電圧Ｖｏｕｔ及びモード３での出力電圧Ｖｏｕｔを決定すれば良い。
【００３０】
スイッチ入力検出回路１００では、ダイオードＤＩ１の順方向降下電圧（０．６５Ｖ）から電源電圧＋Ｖ（５Ｖ）までの電圧差（４．３５Ｖ）を均等に３分割するため、それぞれのモード間の電圧レベル差が１．４５Ｖになるように設定した。
【００３１】
上記の通り、モード２では第２抵抗素子Ｒ２と第３抵抗素子Ｒ３とで分圧される電圧が現れ、モード３では第１抵抗素子Ｒ１と第３抵抗素子Ｒ３とで分圧される電圧が現れる。本実施形態のスイッチ入力検出回路１００では、モード２の時に、他のモードとの間の電圧レベル差が上記のような値（１．４５Ｖ）となるように考慮して、第２抵抗素子Ｒ２と第３抵抗素子Ｒ３との抵抗値比を設定した。また、モード３の時に、他のモードとの間の電圧レベル差が上記のような値（１．４５Ｖ）となるように考慮して、第１抵抗素子Ｒ１と第３抵抗素子Ｒ３との抵抗値比を設定した。
【００３２】
具体的には、モード２の時の出力電圧Ｖｏｕｔ＝０．６５Ｖ＋１．４５Ｖ＝２．１０Ｖ、モード３の時の出力電圧Ｖｏｕｔ＝０．６５Ｖ＋２＊１．４５Ｖ＝３．５５Ｖと設定することができる。従って、第１抵抗素子Ｒ１の抵抗値をｒ１、第２抵抗素子Ｒ２の抵抗値をｒ２、第３抵抗素子Ｒ３の抵抗値をｒ３とした時、ｒ２／ｒ３＝２．１０Ｖ／（５．０Ｖ−２．１Ｖ）とし、ｒ１／ｒ３＝３．５５Ｖ／（５．０Ｖ−３．５５Ｖ）とすることができる。この結果から、ｒ２とｒ３との比率を、ｒ２／ｒ３＝０．７２、ｒ１とｒ３との比率を、ｒ１／ｒ３＝２．４５と設定することができる。
【００３３】
また、スイッチ入力検出回路１００に流すことのできる最大の電流値及び最小の電流値から第３抵抗素子Ｒ３の抵抗値が決定される。この第３抵抗素子Ｒ３の抵抗値、上記の第２抵抗素子Ｒ２と第３抵抗素子Ｒ３との抵抗値比、及び第１抵抗素子Ｒ１と第３抵抗素子Ｒ３との抵抗値比から、第１抵抗素子Ｒ１の抵抗値と第２抵抗素子Ｒ２の抵抗値とを、容易に求めることができる。
【００３４】
スイッチ入力検出回路１００の具体的な回路に、上記求めた第１抵抗素子Ｒ１、第２抵抗素子Ｒ２、及び第３抵抗素子Ｒ３それぞれの抵抗値を適用して、求めたモード２及びモード３での出力電圧Ｖｏｕｔは、図２（ａ）、図２（ｂ）のような結果となる。図２（ａ）、図２（ｂ）から分かるとおり、各モードにおける出力電圧Ｖｏｕｔは、それぞれほぼ均等な電圧レベル差を保っている。即ち、それぞれのモード間の電圧レベル差を大きく取ることができ、出力電圧Ｖｏｕｔに外部からノイズが重畳された場合においても電圧レベルの誤検出を防止できる。
【００３５】
以上のように、本考案のスイッチ入力検出回路１００は、ダイオードＤＩ１を用い、第１スイッチ素子ＳＷ１と第２スイッチ素子ＳＷ２とによる４通りのモードの動作に伴ってダイオードＤＩ１をオン又はオフさせることによって、４通りの出力電圧Ｖｏｕｔを得ることができる。また、ダイオードＤＩ１をオフした時には、各抵抗素子の抵抗値を設定する際に、第１抵抗素子Ｒ１と第２抵抗素子Ｒ２との内の、１つの抵抗素子を除外して考えられるため、それぞれの抵抗素子の抵抗値を容易に設定することができる。また、第１スイッチ素子ＳＷ１と第２スイッチ素子ＳＷ２とを共にオンとした時の出力電圧ＶｏｕｔをダイオードＤＩ１の順方向降下電圧に設定できるため、ダイオードＤＩ１の順方向降下電圧から電源電圧までの広い電圧範囲で出力電圧を決定できる。そのため、それぞれの出力電圧間の電圧レベル差を均等な値にすることができると共に、それぞれのモード間の電圧レベル差を大きく取ることができる。その結果、出力電圧Ｖｏｕｔに外部からノイズが重畳された場合においても、電圧レベルの誤検出を防止することができるスイッチ入力検出回路を提供することが可能となる。
【符号の説明】
【００３６】
Ｒ１      第１抵抗素子
Ｒ２      第２抵抗素子
Ｒ３      第３抵抗素子
ＳＷ１    第１スイッチ素子
ＳＷ２    第２スイッチ素子
ＤＩ１    ダイオード
５１      マイクロコンピュータ
５２      電源端子
５３      Ａ／Ｄポート
１００    スイッチ入力検出回路
【図１】
0003182794.tif 000003
【図２】
0003182794.tif 000004
【図３】
0003182794.tif 000005
【図４】
0003182794.tif 000006
【図５】
0003182794.tif 000007
【図６】
0003182794.tif 000008
【図７】
0003182794.tif 000009