(57)【要約】  本明細書に記載の技術の態様は、デルタシグマ・アナログ−デジタル変換器（ＡＤＣ）に直接電気的に結合された容量型微細加工超音波トランスデューサ（ＣＭＵＴ）を含む超音波装置に関する。装置は、各ＣＭＵＴとデルタシグマＡＤＣとの間に増幅器又はマルチプレクサがない場合がある。装置は、１００個〜２０，０００個のＣＭＵＴと、１００個〜２０，０００個のデルタシグマＡＤＣと、を含む場合があり、ＣＭＵＴのそれぞれが、デルタシグマＡＤＣのうちの１つに直接電気的に結合されている。ＣＭＵＴ及びデルタシグマＡＤＣは、単一の基板にモノリシックに一体化されている場合がある。デルタシグマＡＤＣにはＣＭＵＴとは別個の積分器がない場合がある。ＣＭＵＴの内部キャパシタンスが、デルタシグマＡＤＣのための積分器としての機能を果たす場合がある。【選択図】  図２
2021527361.tif 000002
【特許請求の範囲】
【請求項１】
デルタシグマ・アナログ−デジタル変換器（ＡＤＣ）に直接電気的に結合された容量型微細加工超音波トランスデューサ（ＣＭＵＴ）を備える、装置。
【請求項２】
前記装置は、１００個〜１，０００個のＣＭＵＴと、１００個〜１，０００個のデルタシグマＡＤＣと、を備え、前記ＣＭＵＴのそれぞれが、前記デルタシグマＡＤＣのうちの１つに直接電気的に結合されている、請求項１に記載の装置。
【請求項３】
前記装置は、１，０００個〜１０，０００個のＣＭＵＴと、１，０００個〜１０，０００個のデルタシグマＡＤＣと、を備え、前記ＣＭＵＴのそれぞれが、前記デルタシグマＡＤＣのうちの１つに直接電気的に結合されている、請求項１に記載の装置。
【請求項４】
前記装置は、１０，０００個〜２０，０００個のＣＭＵＴと、１０，０００個〜２０，０００個のデルタシグマＡＤＣと、を備え、前記ＣＭＵＴのそれぞれが、前記デルタシグマＡＤＣのうちの１つに直接電気的に結合されている、請求項１に記載の装置。
【請求項５】
前記ＣＭＵＴ及び前記デルタシグマＡＤＣが、単一の基板にモノリシックに一体化されている、請求項１に記載の装置。
【請求項６】
フィルタと、前記ＣＭＵＴに電気的に結合され、前記単一の基板にモノリシックに一体化されているディザ発生器と、をさらに備え、前記ディザ発生器が、ディザノイズ密度が選択可能なディザ出力を出力するように構成されている、請求項５に記載の装置。
【請求項７】
前記デルタシグマＡＤＣには前記ＣＭＵＴとは別個の積分器がない、請求項１に記載の装置。
【請求項８】
前記ＣＭＵＴの内部キャパシタンスが、前記デルタシグマＡＤＣのための積分器としての機能を果たす、請求項１に記載の装置。
【請求項９】
デルタシグマ・アナログ−デジタル変換器（ＡＤＣ）に電気的に結合された容量型微細加工超音波トランスデューサ（ＣＭＵＴ）を備え、前記ＣＭＵＴと前記デルタシグマＡＤＣとの間に増幅器又はマルチプレクサがない、装置。
【請求項１０】
前記装置は、１００個〜１，０００個のＣＭＵＴと、１００個〜１，０００個のデルタシグマＡＤＣと、を備え、前記ＣＭＵＴのそれぞれが、前記デルタシグマＡＤＣのうちの１つに直接電気的に結合されている、請求項９に記載の装置。
【請求項１１】
前記装置は、１，０００個〜１０，０００個のＣＭＵＴと、１，０００個〜１０，０００個のデルタシグマＡＤＣと、を備え、前記ＣＭＵＴのそれぞれが、前記デルタシグマＡＤＣのうちの１つに直接電気的に結合されている、請求項９に記載の装置。
【請求項１２】
前記装置は、１０，０００個〜２０，０００個のＣＭＵＴと、１０，０００個〜２０，０００個のデルタシグマＡＤＣと、を備え、前記ＣＭＵＴのそれぞれが、前記デルタシグマＡＤＣのうちの１つに直接電気的に結合されている、請求項９に記載の装置。
【請求項１３】
前記ＣＭＵＴ及び前記デルタシグマＡＤＣが、単一の基板にモノリシックに一体化されている、請求項９に記載の装置。
【請求項１４】
前記デルタシグマＡＤＣには前記ＣＭＵＴとは別個の積分器がない、請求項９に記載の装置。
【請求項１５】
前記ＣＭＵＴの内部キャパシタンスが、前記デルタシグマＡＤＣのための積分器としての機能を果たす、請求項９に記載の装置。
【請求項１６】
１００個〜２０，０００個の容量型微細加工超音波トランスデューサ（ＣＭＵＴ）と、前記ＣＭＵＴのそれぞれに専用の１個のアナログ−デジタル変換器（ＡＤＣ）と、を備える、装置。
【請求項１７】
前記装置は、１００個〜１，０００個のＣＭＵＴを備える、請求項１６に記載の装置。
【請求項１８】
前記装置は、１，０００個〜１０，０００個のＣＭＵＴを備える、請求項１６に記載の装置。
【請求項１９】
前記装置は、１０，０００個〜２０，０００個のＣＭＵＴを備える、請求項１６に記載の装置。
【請求項２０】
前記ＣＭＵＴ及び前記ＡＤＣが、単一の基板にモノリシックに一体化されている、請求項１６に記載の装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
[0001]  本出願は、代理人整理番号Ｂ１３４８．７００６５ＵＳ０１の下で２０１８年１１月１５日に出願された「超音波装置及び超音波デバイスを製造するための方法（ULTRASOUND APPARATUSES AND METHODS FOR FABRICATING ULTRASOUND DEVICES）」と題する米国特許出願第１６／１９２，６０３号の、米国特許法第１２０条の下での利益を主張する一部継続出願であり、代理人整理番号Ｂ１３４８．７００６５ＵＳ００の下で２０１７年１１月１５日に出願された「超音波デバイスにおいて集積送受信回路を実装するための方法及び装置（METHODS AND APPARATUS FOR IMPLEMENTING INTEGRATED TRANSMIT AND RECEIVE CIRCUITRY IN AN ULTRASOUND DEVICE）」と題する米国仮特許出願第６２／５８６，７１６号の、米国特許法第１１９条（ｅ）の下での利益を主張するものであり、これらはそれぞれ、参照によりその全体が本明細書に組み込まれる。
【０００２】
[0002]  本出願はまた、代理人整理番号Ｂ１３４８．７００８３ＵＳ００の下で２０１８年６月１９日に出願された「アナログ−デジタル変換器に直接結合された容量型微細加工超音波トランスデューサを含む装置（APPARATUSES INCLUDING A CAPACITIVE MICROMACHINED ULTRASONIC TRANSDUCER DIRECTLY COUPLED TO AN ANALOG-TO-DIGITAL CONVERTER）」と題する米国仮特許出願第６２／６８７，１８９号の、米国特許法第１１９条（ｅ）の下での利益を主張する出願であり、その全体が参照によって本明細書に組み込まれる。
【０００３】
分野
[0003]  概して、本明細書に記載の技術の態様は、超音波装置に関する。いくつかの態様は、デルタシグマ・アナログ−デジタル変換器（ＡＤＣ：analog-to-digital converter）に直接結合された容量型微細加工超音波トランスデューサ（ＣＭＵＴ：capacitive micromachined ultrasonic transducer）を含む超音波装置に関する。
【背景技術】
【０００４】
背景
[0004]  超音波デバイスは、人間に聞こえる周波数と比較してそれよりも高い周波数を有する音波を使用して、画像診断及び／又は治療を行うために使用される場合がある。超音波撮像は、内部の軟組織の本体構造を見るために、例えば、疾病の発生源を見つけるために、又はいずれかの病変を除去するために使用される場合がある。超音波のパルスが（例えば、プローブを使用することによって）組織内に伝送されると、音波は組織から反射され、様々な組織が様々な程度の音を反射する。次いで、これら反射された音波が記録され、超音波画像としてオペレータに表示される場合がある。音声信号の強度（振幅）と、波が身体を通過するのにかかる時間とが、超音波画像を生成するために使用される情報を提供する。超音波デバイスを使用して、リアルタイム画像を含む多くの異なるタイプの画像を形成することができる。例えば、組織の２次元断面、血流、経時的な組織の動き、血液の位置、特定の分子の存在、組織の剛性、又は３次元領域の解剖学的構造を示す画像を生成することができる。
【発明の概要】
【課題を解決するための手段】
【０００５】
概要
[0005]  １つの態様によれば、装置が、デルタシグマ・アナログ−デジタル変換器（ＡＤＣ）に直接電気的に結合された容量型微細加工超音波トランスデューサ（ＣＭＵＴ）を含む。別の態様によれば、装置が、デルタシグマ・アナログ−デジタル変換器（ＡＤＣ）に電気的に結合された容量型微細加工超音波トランスデューサ（ＣＭＵＴ）を含み、装置には、ＣＭＵＴとデルタシグマＡＤＣとの間に増幅器又はマルチプレクサがない。
【０００６】
[0006]  これらの態様のいくつかの実施形態では、装置は、１００個〜１，０００個のＣＭＵＴと、１００個〜１，０００個のデルタシグマＡＤＣと、を含み、ＣＭＵＴのそれぞれが、デルタシグマＡＤＣのうちの１つに直接電気的に結合されている。これらの態様のいくつかの実施形態では、装置は、１，０００個〜１０，０００個のＣＭＵＴと、１，０００個〜１０，０００個のデルタシグマＡＤＣと、を含み、ＣＭＵＴのそれぞれが、デルタシグマＡＤＣのうちの１つに直接電気的に結合されている。これらの態様のいくつかの実施形態では、装置は、１０，０００個〜２０，０００個のＣＭＵＴと、１０，０００個〜２０，０００個のデルタシグマＡＤＣと、を含み、ＣＭＵＴのそれぞれが、デルタシグマＡＤＣのうちの１つに直接電気的に結合されている。これらの態様のいくつかの実施形態では、ＣＭＵＴ及びデルタシグマＡＤＣは、単一の基板にモノリシックに一体化されている。これらの態様のいくつかの実施形態では、デルタシグマＡＤＣには、ＣＭＵＴとは別個の積分器がない。これらの態様のいくつかの実施形態では、ＣＭＵＴの内部キャパシタンスが、デルタシグマＡＤＣのための積分器としての機能を果たす。
【０００７】
[0007]  別の態様によれば、装置が、１００個〜２０，０００個のＣＭＵＴと、ＣＭＵＴのそれぞれに専用の１個のＡＤＣと、を含む。
【０００８】
[0008]  いくつかの実施形態では、装置は、１００個〜１，０００個のＣＭＵＴを含む。いくつかの実施形態では、装置は、１，０００個〜１０，０００個のＣＭＵＴを含む。いくつかの実施形態では、装置は、１０，０００個〜２０，０００個のＣＭＵＴを含む。いくつかの実施形態では、ＣＭＵＴ及びＡＤＣは、単一の基板にモノリシックに一体化されている。
【０００９】
[0009]  別の態様によれば、装置が、出力端子を有するＣＭＵＴと、入力端子及び出力端子を有する量子化器と、入力端子及び出力端子を有する電流デジタル−アナログ変換器（ＤＡＣ：digital-to-analog converter）と、を含み、ＣＭＵＴの出力端子が量子化器の入力端子に電気的に結合され、量子化器の出力端子が電流ＤＡＣの入力端子に電気的に結合され、電流ＤＡＣの出力端子が量子化器の入力端子に電気的に結合されている。
【００１０】
[0010]  いくつかの実施形態では、量子化器は、１．５ビット量子化器である。いくつかの実施形態では、ＣＭＵＴの出力端子は、量子化器の入力端子に直接電気的に結合されている。いくつかの実施形態では、装置には、ＣＭＵＴの出力端子と、量子化器の入力端子との間に積分器がない。いくつかの実施形態では、装置には、電流ＤＡＣの出力端子と、量子化器の入力端子との間に積分器がない。
【００１１】
[0011]  別の態様によれば、装置が、出力端子と、入力端子及び出力端子を有するトランスコンダクタンス増幅器と、キャパシタと、入力端子及び出力端子を有する量子化器と、入力端子及び出力端子を有する第１の電流デジタル−アナログ変換器（ＤＡＣ）と、入力端子及び出力端子を有する第２の電流デジタル−アナログ変換器（ＤＡＣ）と、を有するＣＭＵＴを含み、ＣＭＵＴの出力端子は、トランスコンダクタンス増幅器の入力端子に電気的に結合され、トランスコンダクタンス増幅器の出力端子は、量子化器の入力端子に電気的に結合され、量子化器の出力端子は、第１の電流ＤＡＣ及び第２の電流ＤＡＣの入力端子に電気的に結合され、第１の電流ＤＡＣの出力端子は、トランスコンダクタンス増幅器の入力端子に電気的に結合され、第２の電流ＤＡＣの出力端子は、トランスコンダクタンス増幅器の出力端子に電気的に結合され、キャパシタは、トランスコンダクタンス増幅器の出力端子と、ＤＣ電圧との間に電気的に結合されている。
【００１２】
[0012]  いくつかの実施形態では、量子化器は、１．５ビット量子化器である。いくつかの実施形態では、ＣＭＵＴの出力端子は、量子化器の入力端子に直接電気的に結合されている。いくつかの実施形態では、装置には、ＣＭＵＴの出力端子と、量子化器の入力端子との間に積分器がない。いくつかの実施形態では、装置には、第１の電流ＤＡＣの出力端子と、量子化器の入力端子との間に積分器がない。
【００１３】
[0013]  別の態様によれば、装置が、出力端子と、入力端子及び出力端子を有するトランスコンダクタンス増幅器と、キャパシタと、入力端子及び出力端子を有する量子化器と、入力端子及び出力端子を有する電流デジタル−アナログ変換器（ＤＡＣ）と、入力端子及び出力端子を有する電圧バッファと、第１の入力端子、第２の入力端子、及び出力端子を有する電圧加算器と、を有するＣＭＵＴを含み、ＣＭＵＴの出力端子は、トランスコンダクタンス増幅器の入力端子に電気的に結合され、トランスコンダクタンス増幅器の出力端子は、電圧加算器の第１の入力端子に電気的に結合され、電圧バッファの入力端子は、トランスコンダクタンス増幅器の入力端子に電気的に結合され、電圧バッファの出力端子は、電圧加算器の第２の入力端子に電気的に結合され、電圧加算器の出力端子は、量子化器の入力端子に電気的に結合され、量子化器の出力端子は、第１の電流ＤＡＣの入力端子に電気的に結合され、電流ＤＡＣの出力端子は、トランスコンダクタンス増幅器の入力端子に電気的に結合され、キャパシタは、トランスコンダクタンス増幅器の出力端子と、ＤＣ電圧との間に電気的に結合されている。
【００１４】
[0014]  いくつかの実施形態では、量子化器は、１．５ビット量子化器である。いくつかの実施形態では、ＣＭＵＴの出力端子は、量子化器の入力端子に直接電気的に結合されている。いくつかの実施形態では、装置には、ＣＭＵＴの出力端子と、量子化器の入力端子との間に積分器がない。いくつかの実施形態では、装置には、電流ＤＡＣの出力端子と、量子化器の入力端子との間に積分器がない。
【００１５】
図面の簡単な説明
[0015]  以下の例示的、且つ、非限定的な図を参照して、様々な態様及び実施形態を説明する。これらの図は必ずしも縮尺通りに描かれていないことを理解されたい。複数の図において現れる事物は、それらが現れるすべての図において、同じ又は類似した参照番号で示されている。
【図面の簡単な説明】
【００１６】
【図１】[0016]容量型微細加工超音波トランスデューサ（ＣＭＵＴ）の例示的な回路モデルを図示する。
【図２】[0017]デルタシグマ・アナログ−デジタル変換器（ＡＤＣ）に電気的に結合されたＣＭＵＴの図を示す。
【図３】[0018]ある特定の実施形態による、別のデルタシグマＡＤＣに電気的に結合されたＣＭＵＴの図を示す。
【図４】[0019]ある特定の実施形態による、別のデルタシグマＡＤＣに電気的に結合されたＣＭＵＴの図を示す。
【図５】[0020]ある特定の実施形態による、別のデルタシグマＡＤＣに電気的に結合されたＣＭＵＴの図を示す。
【図６】[0021]ある特定の実施形態による、別のデルタシグマＡＤＣに電気的に結合されたＣＭＵＴの図を示す。
【図７】[0022]ある特定の実施形態による、別のデルタシグマＡＤＣに電気的に結合されたＣＭＵＴの図を示す。
【図８】[0023]ある特定の実施形態による、別のデルタシグマＡＤＣに電気的に結合されたＣＭＵＴ、並びに、フィルタ及びディザ発生器に電気的に結合されたデルタシグマＡＤＣの図を示す。
【図９】[0024]図８の第１の電流デジタル−アナログ（ＤＡＣ）変換器、及び図８のトランスコンダクタンス増幅器へのその結合の図を示す。
【図１０】[0025]ある特定の実施形態による、図８の第２の電流ＤＡＣ、並びに、図８のトランスコンダクタンス増幅器及びキャパシタへのその結合の図を示す。
【図１１】[0026]ある特定の実施形態による、図１０の電流源の例示的な回路実装を図示する。
【図１２】[0027]ある特定の実施形態による、図１０の別の電流源の例示的な回路実装を図示する。
【図１３】[0028]ある特定の実施形態による、図８のディザ発生器の例示的な図を示す。
【図１４】[0029]ある特定の実施形態による、ＣＭＵＴと、ＡＤＣと、フィルタと、デジタルビーム形成器と、を含む超音波システムの例示的な図を示す。
【発明を実施するための形態】
【００１７】
詳細な説明
[0030]  従来の超音波システムは、通常、かなりの財源を有する大規模な医療施設だけが購入する大型で、複雑で、且つ高価なシステムである。最近、より安価で複雑性の少ない超音波撮像デバイスが導入されている。このような撮像デバイスには、単一の半導体ダイにモノリシックに一体化されてモノリシック超音波デバイスを形成する、容量型微細加工超音波トランスデューサ（ＣＭＵＴ）が含まれる場合がある。このような超音波オンチップデバイスの態様が、参照によってその全体が本明細書に組み込まれる、２０１７年１月２５日に出願された「汎用超音波デバイス並びに関連する装置及び方法（UNIVERSAL ULTRASOUND DEVICE AND RELATED APPARATUS AND METHODS）」と題する米国特許出願第１５／４１５，４３４号に記載されている。
【００１８】
[0031]  いくつかの超音波システムでは、単一の超音波トランスデューサ素子から受信した超音波信号は通常、アナログ電流信号であるが、これが、素子ごとのトランスインピーダンス増幅器によってアナログ電圧信号に変換される（この場合の「素子ごとの」とは、超音波システムの超音波トランスデューサ素子ごとに１つを意味する）。次に、アナログ電圧信号は、素子ごとの時間利得補償増幅器によってさらに処理され、これは、撮像されている被験体の組織の超音波信号の減衰を補償する。トランスインピーダンス増幅器及び時間利得補償増幅器は、アナログ増幅器であるが、これらが相当量の電力を消費する場合がある。このアナログ増幅の後に、素子ごとのアナログ−デジタル変換器（ＡＤＣ）を実装することは実際的ではない場合がある。アナログ増幅器によって消費される電力と組み合わせると、電力バジェットを超過する場合があるからである。したがって、デジタル化しなければならない個々のアナログ信号の数を減らすために、アナログビーム形成が、素子ごとのアナログ信号に関して実行される。アナログビーム形成器のアナログ出力は、超音波トランスデューサ素子の数よりも数が少ないが、それらは次に、ＡＤＣによってデジタル化される。しかしながら、アナログビーム形成は、信号対ノイズ比（ＳＮＲ：signal-to-noise ratio）が低く、サンプリング解像度が低く、アナログビーム形成器によって実装される遅延パターンの融通性が低く、且つ、アナログビーム形成器による処理のために超音波トランスデューサをグループ化する融通性が低い、という難点がある。
【００１９】
[0032]  素子ごとのデジタル信号に関してビーム形成が行われるデジタルビーム形成は、ＳＮＲを高め、サンプリング解像度を高め、デジタルビーム形成器によって実装される遅延パターンの融通性を高め、且つ、デジタルビーム形成器による処理のために超音波トランスデューサをグループ化する融通性を高める場合がある。しかしながら、デジタルビーム形成には、各超音波トランスデューサ素子から受信されるアナログ超音波信号が、素子ごとのＡＤＣによって個々にデジタル化されることが必要である。素子ごとのＡＤＣの実装及び動作には、ＡＤＣによる電力消費、及び素子ごとのＡＤＣに必要な集積回路の面積を含む難題が存在する。
【００２０】
[0033]  本発明者らは、デルタシグマＡＤＣ（シグマデルタＡＤＣとも呼ばれる場合がある）は、素子ごとのデジタル化を可能にし得るが、一方、電力及び面積の点では非実用的でないことを認識した。特に、いくつかの実施形態では、超音波システムの各ＣＭＵＴは、素子ごとのデルタシグマＡＤＣに直接電気的に結合されている。ＣＭＵＴをデルタシグマＡＤＣに直接電気的に結合することは、ＣＭＵＴとデルタシグマＡＤＣとの間に、増幅器又はマルチプレクサがないことを意味する場合がある。本発明者らは、ＣＭＵＴに固有の寄生キャパシタンスが、通常、別個の積分器構成要素によって提供されるデルタシグマＡＤＣのための積分能力を提供し得ることをさらに認識した。別個の積分器構成要素が不要になると、電力消費及び面積をさらに低減し得る。
【００２１】
[0034]  デルタシグマＡＤＣに直接電気的に結合されているＣＭＵＴは、ＣＭＵＴとデルタシグマＡＤＣとの間に電気的に結合されたスイッチを通してデルタシグマＡＤＣに電気的に結合されているＣＭＵＴを除外すると理解するべきではない。より全般的には、２つの構成要素をともに電気的に結合すること、及び直接電気的に結合することは、２つの構成要素間に電気的に結合されているスイッチを除外すると理解するべきではない。
【００２２】
[0035]  本出願の態様によれば、アナログ出力信号を生成するように構成された超音波トランスデューサは、デジタルドメインにおいてのみ動作する下流の処理回路構成に結合されている。例えば、いくつかの実施形態では、超音波トランスデューサは、（アナログ信号調整回路構成を含む）アナログ信号処理回路構成を介在させずにＡＤＣに結合されている。いくつかの実施形態では、超音波トランスデューサは、アナログ増幅器、マルチプレクサ、フィルタ、又はその他の信号調整回路構成を介在させずにＡＤＣに結合されている。スイッチが、超音波トランスデューサをＡＤＣに結合する場合があるが、スイッチそれ自体は、信号処理又は調整を実行しない場合がある。いくつかの実施形態では、超音波トランスデューサは、能動回路構成を介在させずに、又は超音波トランスデューサをＡＤＣに結合するために使用されるスイッチ以外に能動回路構成を介在させずに、ＡＤＣに結合されている。いくつかの実施形態では、超音波トランスデューサは、能動アナログ回路構成を介在させずにＡＤＣに結合されている。いくつかの実施形態では、ＡＤＣは、アナログ信号処理回路構成又は調整回路構成を介在させずに、直接デジタル方式で超音波トランスデューサの出力に結合されている。いくつかの実施形態では、超音波トランスデューサは、アナログ処理回路構成を介在させずに、その出力がデジタル処理回路構成に結合されるときに、直接デジタル方式で結合されていると言える。
【００２３】
[0036]  図１は、容量型微細加工超音波トランスデューサ（ＣＭＵＴ）１００の例示的な回路モデルを図示する。ＣＭＵＴ１００のモデルは、電流源１０２と、抵抗器１０４と、キャパシタ１０６と、インダクタ１０８と、キャパシタ１１０と、ノード１１２と、出力端子１１４と、接地１１６と、を含む。電流源１０２は、ノード１１２と接地１１６との間に電気的に結合されている。抵抗器１０４は、ノード１１２と接地１１６との間に電気的に結合されている。キャパシタ１０６及びインダクタ１０８は、電気的に直列に結合され、ノード１１２と出力端子１１４との間に電気的に結合されている。キャパシタ１１０は、出力端子１１４と接地１１６との間に電気的に結合されている。電流源１０２は、超音波に応答してＣＭＵＴ１００によって生成される電流信号をモデル化することができる。抵抗器１０４、キャパシタ１０６、及びインダクタ１０８は、ＣＭＵＴ１００の共振特性をモデル化することができる。キャパシタ１１０は、ＣＭＵＴ１００の寄生キャパシタンスをモデル化することができる。出力端子１１４に入る電流と、キャパシタ１１０を通して出力端子１１４を出る電流との間の電流差ＩＣＭＵＴは、ＣＭＵＴ１００の出力電流と見なすことができる。
【００２４】
[0037]  抵抗器１０４、キャパシタ１０６、及びインダクタ１０８によって形成された共振器は、共振器のＱ値が０．５未満であり得るという点で、低Ｑ値の共振器と見なすことができる。抵抗器１０４の抵抗は、１／（ω＊Ｃｐ）よりも大幅に大きい場合がある。ここで、ωは電流信号ＩＣＭＵＴの周波数であり、Ｃｐはキャパシタ１１０のキャパシタンスである。いくつかの実施形態では、Ｃｐは、十分の数フェムトファラドから数十ミリファラド程度とすることができる。いくつかの実施形態では、ＩＣＭＵＴは、数十ピコアンペアから数百マイクロアンペア程度とすることができ、それらの範囲内の任意の値を含む。
【００２５】
[0038]  いくつかの実施形態では、キャパシタ１１０のキャパシタンスは、ＣＭＵＴ１００の挙動を支配する。さらに、下記で説明するように、キャパシタ１１０を使用して、ＣＭＵＴ１００が電気的に結合されるデルタシグマＡＤＣに積分機能を提供することができる。これにより、デルタシグマＡＤＣに別個の積分器が不要になる場合がある。対照的に、圧電超音波トランスデューサの回路モデルでは、共振器を形成する圧電超音波トランスデューサの素子が、寄生キャパシタンス素子を支配する場合がある。したがって、圧電超音波トランスデューサ内の寄生キャパシタンスは、デルタシグマＡＤＣでの積分機能用に使用できない場合がある。さらに、圧電超音波トランスデューサの共振素子は望ましくない場合があり、追加の回路素子を実装して共振挙動を補償することが必要な場合がある。
【００２６】
[0039]  図２は、ある特定の実施形態による、デルタシグマ・アナログ−デジタル変換器（ＡＤＣ）２００に電気的に結合された、（図１を参照して説明したＣＭＵＴ１００の回路モデルによって表されるような）ＣＭＵＴ１００の図を示す。図２は、パルサ１２４及びスイッチ１２０をさらに示す。デルタシグマＡＤＣ２００は、電流積分器２１８と、電圧量子化器２２０と、電流デジタル−アナログ変換器（電流ＤＡＣ又はＩＤＡＣ）２２２と、を含む。電流積分器２１８は、入力端子２２６と、出力端子２３０と、を含む。電圧量子化器２２０は、入力端子２２８と、出力端子２３２と、を含む。電流ＤＡＣ２２２は、入力端子２３４と、出力端子２３６と、を含む。スイッチ１２０は、入力端子１１８と、出力端子１２２と、を含む。パルサ１２４は、出力端子１２６を含む（パルサ１２４の入力端子は、他の回路構成に電気的に結合されている場合があるが、図２には示されていない）。パルサ１２４の出力端子１２６は、ＣＭＵＴ１００の出力端子１１４に電気的に結合されている。スイッチ１２０の入力端子１１８は、ＣＭＵＴ１００の出力端子１１４に電気的に結合されている。電流ＤＡＣ２２２の出力端子２３６は、スイッチ１２０の出力端子１２２に電気的に結合されている。電流積分器２１８の入力端子２２６は、スイッチ１２０の出力端子１２２に電気的に結合されている。電流積分器２１８の出力端子２３０は、量子化器の入力端子２２８に電気的に結合されている。電圧量子化器２２０の出力端子２３２は、電流ＤＡＣ２２２の入力端子２３４に電気的に結合されている。電流ＤＡＣ２２２の出力端子２３６は、スイッチ１００の出力端子１２２に電気的に結合されている。
【００２７】
[0040]  動作中、送信モードでは、スイッチ１２０は、開く（すなわち、スイッチ１２０の入力端子１１８は、スイッチ１２０の出力端子１２２から電気的に切断される）ように構成することができ、これにより、ＣＭＵＴ１００をデルタシグマＡＤＣ２００から切断することができる。パルサ１２４は、ＣＭＵＴ１００に駆動信号を出力して、駆動信号に基づき超音波信号を生成及び送信するように構成することができる。ＣＭＵＴ１００がデルタシグマＡＤＣ２００から切断されているため、デルタシグマＡＤＣ２００は、駆動信号に干渉し得ない。受信モードでは、スイッチ１２０は、閉じる（すなわち、スイッチ１２０の入力端子１１８をスイッチ１２０の出力端子１２２に電気的に結合することができる）ように構成することができ、これにより、ＣＭＵＴ１００をデルタシグマＡＤＣ２００に接続することができる。図２は、受信モードでのスイッチ１２０を示す。このモードでは、電流ＩＣＭＵＴは、ＣＭＵＴ１００の出力端子１１４から、閉じたスイッチ１２０を通って、量子化器２１８の入力端子２２６へ流れることができ、デルタシグマＡＤＣ２００への入力と見なすことができる。言いかえれば、電流ＩＣＭＵＴは、デルタシグマＡＤＣ２００がアナログからデジタルに変換する信号とすることができる。電圧量子化器２２０の出力端子２３２での電圧ＤＯＵＴは、デルタシグマＡＤＣ２００の出力と見なすことができ、アナログ信号ＩＣＭＵＴのデジタル表現とすることができる。
【００２８】
[0041]  デルタシグマＡＤＣ２００はフィードバックループを含み、そこでは、電流積分器２１８及び電圧量子化器２２０は、フィードバックループの順方向経路にあり、電流ＤＡＣ２２２は、フィードバックループのフィードバック経路にある。動作中、電流積分器２１８は、ＩＣＭＵＴを積分して、出力電圧を生成するように構成することができる。量子化器２２０は、入力としてこの出力電圧を受け入れるように構成することができ、電圧が閾値電圧よりも小さいかどうか、又は、閾値電圧よりも大きいかどうかに応じて、デジタル論理レベルを出力する。このデジタル論理レベルは、やがて、デルタシグマＡＤＣの出力ＤＯＵＴとなり得る。電流ＤＡＣ２２２は、入力としてデジタル論理レベルを受け入れ、対応するアナログ電流Ｉｆｅｅｄｂａｃｋを出力するように構成することができる。フィードバックループを通って、Ｉｆｅｅｄｂａｃｋは、スイッチ１２０の出力端子１２２でＩＣＭＵＴに加算することができる。このフィードバックループは、量子化器２２０への正の入力信号に応答して、量子化器２２０が電流ＤＡＣ２２２によって負のＩｆｅｅｄｂａｃｋに変換されるデジタル論理レベルを出力すること、及びその逆ができるように、負のフィードバックを提供することができる。ＤＯＵＴは、パルスの周波数がデルタシグマＡＤＣ２００への入力、すなわち、アナログ電流信号ＩＣＭＵＴに比例し得るパルスストリームとすることができる。この周波数は、デルタシグマＡＤＣ２００のフィードバックループによって実施され得る。さらに説明するように、デルタシグマＡＤＣ２００は、処理された入力電流信号ＩＣＭＵＴを（例えば、量子化器２２０で）オーバーサンプリングすることができ、デルタシグマＡＤＣ２００の信号対量子化ノイズ比（ＳＱＮＲ：signal-to-quantization-noise ratio）を向上させるために、フィルタがオーバーサンプリングされた信号をデシメーションすることができる。
【００２９】
[0042]  いくつかの実施形態では、パルサ１２４が存在しない場合がある。このような実施形態は、超音波信号を受信するためにのみ構成され、超音波信号を送信するためには構成されない場合がある。送信モードと受信モードとのどちらかを選択する必要がない場合があるため、スイッチ１２０もまた存在しない場合がある。
【００３０】
[0043]  図３は、ある特定の実施形態による、デルタシグマＡＤＣ３００に電気的に結合された、（図１を参照して説明したＣＭＵＴ１００の回路モデルによって表されるような）ＣＭＵＴ１００の図を示す。デルタシグマＡＤＣ３００は、デルタシグマＡＤＣ３００には電流積分器２１８がないという点で、デルタシグマＡＤＣ２００とは異なっている。言いかえれば、ＣＭＵＴ１００の出力端子１１４は、量子化器２２０の入力端子２２８に（スイッチ１２０を通して）直接電気的に結合されている。ＣＭＵＴ１００の出力端子１１４を量子化器２２０の入力端子２２８に直接電気的に結合することは、ＣＭＵＴ１００の出力端子１１４と量子化器２２０の入力端子２２８との間に、ＣＭＵＴ１００とは別個の積分器がないことを意味する場合がある。ＣＭＵＴ１００のキャパシタ１１０は、電流積分器として動作することができ、電流積分器２１８に置き換わることができる。言いかえれば、ＣＭＵＴ１００は、内部電流積分器（キャパシタ１１０）、を含むことができ、ＣＭＵＴ１００をデルタシグマＡＤＣ３００に結合すると、キャパシタ１１０が、デルタシグマＡＤＣ３００の電流積分器としての機能を果たし、ＣＭＵＴ１００と電圧量子化器２２０との間に、別の（すなわち、ＣＭＵＴ１００とは別個の）電流積分器を不要にすることを可能にし得る。ＣＭＵＴ１００のキャパシタ１１０は、デルタシグマＡＤＣ３００のフィードバックループ内にあると見なすことができることに留意されたい。
【００３１】
[0044]  図４は、ある特定の実施形態による、デルタシグマＡＤＣ４００に電気的に結合された、（図１を参照して説明したＣＭＵＴ１００の回路モデルによって表されるような）ＣＭＵＴ１００の図を示す。デルタシグマＡＤＣ４００は、デルタシグマＡＤＣ４００が電圧加算器４３８、電圧積分器４５０、及び電圧ＤＡＣ（ＶＤＡＣ）を含むという点で、デルタシグマＡＤＣ３００とは異なっている。電圧加算器４３８は、第１の入力端子４４０と、第２の入力端子４５６と、出力端子４４２と、を含む。電圧積分器４５０は、入力端子４５２と、出力端子４５４と、を含む。電圧ＤＡＣ４４４は、入力端子４４６と、出力端子４４８と、を含む。電圧加算器４３８の第１の入力端子４４０は、スイッチ１２０の出力端子１２２に電気的に結合されている。電圧加算器４３８の第２の入力端子４５６は、電圧ＤＡＣ４４４の出力端子４４８に電気的に結合されている。電圧加算器４３８の出力端子４４２は、電圧積分器４５０の入力端子４５２に電気的に結合されている。電圧積分器４５０の出力端子４５４は、電圧量子化器２２０の入力端子２２８に電気的に結合されている。電圧量子化器２２０の出力端子２３２は、電圧ＤＡＣ４４４の入力端子４４６に電気的に結合されている。
【００３２】
[0045]  デルタシグマＡＤＣ４００は、２つのフィードバックループを含む。キャパシタ１１０、電圧加算器４３８、電圧積分器４５０、及び電圧量子化器２２０は、第１のフィードバックループの順方向経路にあり、電流ＤＡＣ２２２は、第１のフィードバックループのフィードバック経路にある。電圧加算器４３８、電圧積分器４５０、及び電圧量子化器２２０は、第２のフィードバックループの順方向経路にあり、電圧ＤＡＣ４４４は、第２のフィードバックループのフィードバック経路にある。デルタシグマＡＤＣ４００に２つのフィードバックループが存在することは、分散型フィードバックと呼ばれる場合がある。デルタシグマＡＤＣ４００は、デルタシグマＡＤＣ４００が２つの積分器（キャパシタ１１０及び電圧積分器４５０）と、２つのフィードバックループと、を含むという点で、二次デルタシグマＡＤＣと見なすことができる。対照的に、デルタシグマＡＤＣ２００及びデルタシグマＡＤＣ３００は、それらが１つの積分器（デルタシグマＡＤＣ２００での電流積分器２１８及びデルタシグマＡＤＣ３００でのキャパシタ１１０）と、１つのフィードバックループと、を含むという点で、一次デルタシグマＡＤＣであると見なすことができる。同じオーバーサンプリング周波数で動作する一次デルタシグマＡＤＣと比較して、二次デルタシグマＡＤＣの方が高い信号対量子化ノイズ比（ＳＱＮＲ）を提供することができる。二次デルタシグマＡＤＣは、一次デルタシグマＡＤＣよりも低いオーバーサンプリング周波数で動作しながらも、二次デルタシグマＡＤＣは一次デルタシグマＡＤＣと比較して、同じ信号対量子化ノイズ比（ＳＱＮＲ）を提供することができる。
【００３３】
[0046]  動作中、電圧積分器４５０は、キャパシタ１１０の電圧を積分するように構成することができる。積分された電圧積分器４５０の出力は、積分された出力が閾値よりも大きいかどうか、又は、閾値よりも小さいかどうかに応じて、電圧量子化器２２０によってデジタル値に変換することができる。電圧ＤＡＣ４４４は、電圧量子化器２２０のデジタル出力をアナログ電圧に変換するように構成することができ、電圧加算器４３８は、そのアナログ電圧を負のフィードバックとしてキャパシタ１１０の電圧に加算するように構成することができる。
【００３４】
[0047]  デルタシグマＡＤＣ４００は、同じノードで、すなわち、スイッチ１２０の出力端子１２２で電流を加算すること、及び（電圧加算器４３８によって）電圧を加算することが必要な場合がある。これにより、図４に図示されるようなデルタシグマＡＤＣ４００が、現実的には実現できなくなる可能性がある。
【００３５】
[0048]  図５は、ある特定の実施形態による、デルタシグマＡＤＣ５００に電気的に結合された、（図１を参照して説明したＣＭＵＴ１００の回路モデルによって表されるような）ＣＭＵＴ１００の図を示す。デルタシグマＡＤＣ５００は、デルタシグマＡＤＣ５００が第１の電圧積分器５５８、及び第２の電圧積分器５６２を含むという点で、デルタシグマＡＤＣ４００とは異なっている。第１の電圧積分器５５８は、入力端子５６４と、出力端子５６６と、を含む。第２の電圧積分器５６２は、入力端子５７０と、出力端子５６８と、を含む。第１の電圧積分器５５８の入力端子５６４は、スイッチ１２０の出力端子１２２に電気的に結合されている。第１の電圧積分器５５８の出力端子５６６は、電圧加算器４３８の第１の入力端子４４０に電気的に結合されている。第２の電圧積分器５６２の入力端子５７０は、電圧ＤＡＣ４４４の出力端子４４８に電気的に結合されている。第２の電圧積分器５６２の出力端子５６８は、電圧加算器４３８の第２の入力端子４５６に電気的に結合されている。上記で説明したように、デルタシグマＡＤＣ４００では、電圧加算器４３８は、キャパシタ１１０の電圧と、電圧ＤＡＣ４４４からの電圧と、を加算するように構成することができ、電圧積分器４５０は、電圧加算器４３８からの電圧の和を積分するように構成することができる。対照的に、デルタシグマＡＤＣ５００では、第１の電圧積分器５５８は、キャパシタ１１０の電圧を積分し、第２の電圧積分器５６２は、電圧ＤＡＣ４４４からの電圧を積分する。電圧加算器４３８は、第１の電圧積分器５５８からの出力と、第２の電圧積分器５６２からの出力と、を加算する。このように、デルタシグマＡＤＣ５００における電圧加算器４３８からの出力は、デルタシグマＡＤＣ４００における電圧積分器４５０からの出力と等価とすることができ、したがって、デルタシグマＡＤＣ４００及びデルタシグマＡＤＣ５００の両方における量子化器２２０への入力は、同じとすることができる。しかしながら、デルタシグマＡＤＣ５００は、同じノードでの電流の加算及び電圧の加算を必要としないため、デルタシグマＡＤＣ５００は、現実的に実現可能とすることができる。
【００３６】
[0049]  図６は、ある特定の実施形態による、デルタシグマＡＤＣ６００に電気的に結合された、（図１を参照して説明したＣＭＵＴ１００の回路モデルによって表されるような）ＣＭＵＴ１００の図を示す。デルタシグマＡＤＣ６００は、デルタシグマＡＤＣ６００が第２の電流ＤＡＣ６８６、トランスコンダクタンス増幅器６８０、及びキャパシタ６９２を含み、且つ、第１の電圧積分器５５８、第２の電圧積分器５６２、電圧ＤＡＣ４４４、及び電圧加算器４３８がないという点で、デルタシグマＡＤＣ５００とは異なっている。第２の電流ＤＡＣ６８６は、入力端子６８８と、出力端子６９０と、を含む。トランスコンダクタンス増幅器６８０は、入力端子６８２と、出力端子６８４と、を含む。トランスコンダクタンス増幅器６８０の入力端子６８２は、スイッチ１２０の出力端子１２２に電気的に結合されている。トランスコンダクタンス増幅器６８０の出力端子６８４は、量子化器２２０の入力端子２２８に電気的に結合されている。キャパシタ６９２は、トランスコンダクタンス増幅器６８０の出力端子６８４と接地１１６との間に電気的に結合されている。第２の電流ＤＡＣ６８６の入力端子６８８は、電圧量子化器２２０の出力端子２３２に電気的に結合されている。第２の電流ＤＡＣ６８６の出力端子６９０は、電圧量子化器２２０の入力端子２２８に電気的に結合されている。
【００３７】
[0050]  動作中、トランスコンダクタンス増幅器６８０は、キャパシタ１１０の電圧を電流に変換するように構成することができる。トランスコンダクタンス増幅器６８０のこの電流出力は、フィードバックループがあるため、第２の電流ＤＡＣ６８６の電流出力に加算することができる。キャパシタ６９２は、これらの電流の和を積分することができる。このように、トランスコンダクタンス増幅器６８０及びキャパシタ６９２が、それまでは第１の電圧積分器５５８によって行われたキャパシタ１１０の電圧を積分することができるという点で、トランスコンダクタンス増幅器６８０及びキャパシタ６９２は、デルタシグマＡＤＣ５００の第１の電圧積分器５５８に置き換わることができる。第２の電流ＤＡＣ６８６及びキャパシタ６９２は、デルタシグマＡＤＣ５００の第２の電圧積分器５６２に置き換わることができる。特に、現時点における第２の電流ＤＡＣ６８６は、Ｄｏｕｔをアナログ電流信号に変換するように構成することができ、キャパシタ６９２は、この電流を積分することができる。これは、電圧ＤＡＣ４００がＤｏｕｔをアナログ電圧信号に変換し、第２の電圧積分器５６２がこの電圧を積分する、デルタシグマＡＤＣ５００とは対照的である。ただし、デルタシグマＡＤＣ６００では、（キャパシタ６９２、量子化器２２０、及び第２の電流ＤＡＣ６８６を含む）第２のフィードバックループは、（電圧加算器４３８、量子化器２２０、電圧ＤＡＣ４４４、及び電圧積分器５６２を含む）第２のフィードバックループと同じ全般的な機能を実行する。すなわち、これらのフィードバックループの機能は、量子化器２２０のデジタル出力を（電流にせよ、電圧にせよ）アナログ信号に変換し、次に、このアナログ信号を積分すること、とすることができる。
【００３８】
[0051]  図７は、ある特定の実施形態による、デルタシグマＡＤＣ７００に電気的に結合された、（図１を参照して説明したＣＭＵＴ１００の回路モデルによって表されるような）ＣＭＵＴ１００の図を示す。デルタシグマＡＤＣ７００は、デルタシグマＡＤＣ７００が電圧バッファ７９４、及び電圧加算器７０１を含み、第２の電流ＤＡＣ６８６がないという点で、デルタシグマＡＤＣ５００とは異なっている。電圧バッファ７９４は、入力端子７９６と、出力端子７９８と、を含む。電圧加算器７０１は、第１の入力端子７０３と、第２の入力端子７０５と、出力端子７０７と、を含む。電圧バッファ７９４の入力端子７９６は、スイッチ１２０の出力端子１２２に電気的に結合されている。電圧バッファ７９４の出力端子７９８は、電圧加算器７０１の第１の入力端子７０３に電気的に結合されている。トランスコンダクタンス増幅器６８０の出力端子６８４は、電圧加算器７０１の第２の入力端子７０５に電気的に結合されている。電圧加算器７０１の出力端子７０７は、電圧量子化器２２０の入力端子２２８に電気的に結合されている。デルタシグマＡＤＣ７００は、概して、第２の電流ＤＡＣ６８６を含むデルタシグマＡＤＣ６００の第２のフィードバックループがないが、下記で説明するように、デルタシグマＡＤＣ６００がないフィードフォワードループを含む。
【００３９】
[0052]  デルタシグマＡＤＣ７００は、１つのフィードバックループと、１つのフィードフォワードループと、を含む。キャパシタ１１０、トランスコンダクタンス増幅器６８０、キャパシタ６９２、電圧加算器７０１、及び電圧量子化器２２０は、フィードバックループの順方向経路にあり、電流ＤＡＣ２２２は、フィードバックループのフィードバック経路にある。キャパシタ１１０、トランスコンダクタンス増幅器６８０、キャパシタ６９２、及び電圧加算器７０１は、フィードフォワードループの順方向経路にある。電圧バッファ７９４及び電圧加算器７０１は、フィードフォワードループのフィードフォワード経路にある。
【００４０】
[0053]  動作中、電圧バッファ７９４は、キャパシタ１１０の電圧を受けて緩衝し、電圧加算器７０１は、キャパシタ１１０の電圧をキャパシタ６９２の電圧に加算する。フィードフォワード経路は、デルタシグマＡＤＣ７００の安定性の向上に役立つ場合がある。例えば、キャパシタ１１０での大きな電圧信号が、フィードフォワード経路を通って進むことができ、信号がトランスコンダクタンス増幅器６８０及びキャパシタ６９２を通って進むのを待つよりも速く、デルタシグマＡＤＣ７００の安定性に寄与することができる。フィードフォワードループは、キャパシタ１１０での電圧スイングの低減にも役立つ場合がある。例えば、キャパシタ１１０での大きな電圧は、フィードフォワードループを通して電圧加算器７０１に送給することができ、（電圧量子化器２２０によって処理されると）電圧加算器７０１の出力は、フィードバックループを通って進み、スイッチ１２０の出力端子１２２での負のフィードバックを通して、キャパシタ１１０での電圧を低下させることができる。電圧スイングを低減すると、デルタシグマＡＤＣ７００の直線性を向上させることができる。
【００４１】
[0054]  図２〜図７では、キャパシタ１１０はデルタシグマＡＤＣの近傍に示されているが、キャパシタ１１０は、物理的にはＣＭＵＴ１００の一部でありながら、積分器としてデルタシグマＡＤＣの動作に機能面で寄与し得ることを理解されたい。
【００４２】
[0055]  図８は、ある特定の実施形態による、デルタシグマＡＤＣ８００に電気的に結合されたＣＭＵＴ１００、並びに、フィルタ８６９及びディザ発生器８２７に電気的に結合されたデルタシグマＡＤＣ８００の図を示す。デルタシグマＡＤＣ８００は、トランスコンダクタンス増幅器８０９と、キャパシタ８１６と、キャパシタ８１９と、スイッチ８２１と、電圧量子化器８７７と、第１の電流ＤＡＣ８５７と、第２の電流ＤＡＣ８４５と、を含む。トランスコンダクタンス増幅器８０９は、正の入力端子８１１と、負の入力端子８１３と、正の出力端子８１５と、負の出力端子８１７と、を含む。量子化器８７７は、正の入力端子８３３と、負の入力端子８３５と、第１の基準電圧入力端子８３１と、第２の基準電圧入力端子８３７と、ｐ出力端子８３９と、ｚ出力端子８４１と、ｎ出力端子８４３と、を含む。第１の電流ＤＡＣ８５７は、ｐ入力端子８６３と、ｚ入力端子８６５と、ｎ入力端子８６７と、ディザ入力端子８６１と、出力端子８５９と、を含む。第２の電流ＤＡＣ８４５は、ｐ入力端子８５５と、ｚ入力端子８５３と、ｎ入力端子８５１と、正の出力端子８４９と、負の出力端子８４７と、を含む。フィルタ８６９は、ｐ入力端子８７１と、ｚ入力端子８７２と、ｎ入力端子８７３と、出力端子８７９と、を含む。ディザ発生器８２７は、ディザ出力端子８７５と、ｚ入力端子８７６と、を含む。
【００４３】
[0056]  スイッチ１２０の出力端子１２２は、トランスコンダクタンス増幅器８０９の正の入力端子８１１に電気的に結合されている。トランスコンダクタンス増幅器８０９の負の端子８１３は、コモンモード電圧に電気的に結合されている場合がある。トランスコンダクタンス増幅器８０９の正の出力端子８１５は、電圧量子化器８７７の正の入力端子８３３に電気的に結合されている。トランスコンダクタンス増幅器８０９の負の出力端子８１７は、トランスコンダクタンス増幅器８０９の負の入力端子８３５に電気的に結合されている。キャパシタ８１６は、トランスコンダクタンス増幅器８０９の正の出力端子８１５と、接地１１６との間に電気的に結合されている。キャパシタ８１９は、トランスコンダクタンス増幅器８０９の負の出力端子８１７と、接地１１６との間に電気的に結合されている。スイッチ８２１は、トランスコンダクタンス増幅器８０９の正の出力端子８１５と、負の出力端子８１７との間に電気的に結合されている。
【００４４】
[0057]  電圧量子化器８７７のｐ出力端子８３９は、第１の電流ＤＡＣ８５７のｐ入力端子８６３、第２の電流ＤＡＣ８４５のｐ入力端子８５５、及びフィルタ８６９のｐ入力端子８７１に電気的に結合されている。電圧量子化器８７７のｚ出力端子８４１は、第１の電流ＤＡＣ８５７のｚ入力端子８６５、及び第２の電流ＤＡＣ８４５のｚ入力端子８５３に電気的に結合されている。電圧量子化器８７７のｎ出力端子８４３は、第１の電流ＤＡＣ８５７のｎ入力端子８６７、第２の電流ＤＡＣ８４５のｎ入力端子８５１、及びフィルタ８６９のｎ入力端子８７３に電気的に結合されている。ディザ発生器８２７のディザ出力端子８７５は、第１の電流ＤＡＣ８５７のディザ入力端子８６１に電気的に結合されている。ディザ発生器８２７のｚ入力端子８７６は、量子化器８７７のｚ出力端子８４１に電気的に結合されている。第１の電流ＤＡＣ８５７の出力端子８５９は、スイッチ１２０の出力端子１２２に電気的に結合されている。第２の電流ＤＡＣ８４５の正の出力端子８４９は、トランスコンダクタンス増幅器８０９の正の出力端子８１５に電気的に結合されている。第２の電流ＤＡＣ８４５の負の出力端子８４７は、トランスコンダクタンス増幅器８０９の負の出力端子８１７に電気的に結合されている。
【００４５】
[0058]  デルタシグマＡＤＣ８００の全般的なアーキテクチャ及び動作は、デルタシグマＡＤＣ６００の全般的なアーキテクチャに類似し得る。デルタシグマＡＤＣ６００と同様に、デルタシグマＡＤＣ８００は、二次デルタシグマＡＤＣである。デルタシグマＡＤＣ８００のある特定の回路素子は、それらの全般的な回路接続性及び動作が互いに類似し得るという点で、デルタシグマＡＤＣ６００のある特定の回路素子に対応し得る。トランスコンダクタンス増幅器８０９は、トランスコンダクタンス増幅器６８０に対応し得る。キャパシタ８１６及びキャパシタ８１９は、キャパシタ６９２に対応し得る。電圧量子化器８７７は、電圧量子化器２２０に対応し得る。第１の電流ＤＡＣ８５７は、電流ＤＡＣ２２２に対応し得る。第２の電流ＤＡＣ８４５は、第２の電流ＤＡＣ６８６に対応し得る。以下の説明は、デルタシグマＡＤＣ８００とデルタシグマＡＤＣ６００との違いを説明するものである。
【００４６】
[0059]  トランスコンダクタンス増幅器８０９は、差動エンド型であり、したがって、デルタシグマＡＤＣ８００において正の出力端子８１５及び負の出力端子８１７を有する。一方、トランスコンダクタンス増幅器６８０は、シングルエンド型であり、したがって、デルタシグマＡＤＣ６００において単一の出力端子６８４を有する。デルタシグマＡＤＣ６００では、単一のキャパシタ６９２が、シングルエンド型トランスコンダクタンス増幅器６８０の出力端子６８４に電気的に結合されているが、一方、デルタシグマＡＤＣ８００では、一方のキャパシタ８１６がトランスコンダクタンス増幅器８０９の正の出力端子８１５に電気的に結合され、もう一方のキャパシタ８１９がトランスコンダクタンス増幅器の負の出力端子８１７に電気的に結合されている。デルタシグマＡＤＣ６００では、第２の電流ＤＡＣ６８６の単一の出力端子６９０が、シングルエンド型トランスコンダクタンス増幅器６８０の出力端子６８４に電気的に結合されているが、一方、デルタシグマＡＤＣ８００では、第２の電流ＤＡＣ８４５は、２つの出力端子を有する。第２の電流ＤＡＣ８４５の正の出力端子８４９は、トランスコンダクタンス増幅器８０９の正の出力端子８１５に電気的に結合され、第２の電流ＤＡＣ８４５の負の出力端子８４７は、トランスコンダクタンス増幅器の負の出力端子８１７に電気的に結合されている。スイッチ８２１は、閉じられると、出力端子８１５及び８１７の電圧を電気的に短絡させることによって、キャパシタ８１６及びキャパシタ８１９の差動電圧をゼロにすることができる。
【００４７】
[0060]  デルタシグマＡＤＣ６００の電圧量子化器２２０は、電圧量子化器２２０への入力電圧が基準電圧を上回るかどうか、又は基準電圧を下回るかどうかに応じて、２つの論理レベル（「１」又は「０」）のうちの１つを出力するように構成することができるが、一方、デルタシグマＡＤＣ８００の電圧量子化器８７７は、１．５ビットを出力するように構成することができる。これは、３つの論理レベルのうちの１つを出力するように、電圧量子化器８７７を構成し得ることを意味する。本明細書ではｐとして参照される論理レベルを出力するために、電圧量子化器８７７は、ｐ出力端子８３９で「１」を出力し、且つ、ｚ出力端子８４１及びｎ出力端子８４３で「０」を出力するように構成することができる。本明細書ではｚとして参照される論理レベルを出力するために、電圧量子化器８７７は、ｚ出力端子８４１で「１」を出力し、且つ、ｐ出力端子８３９及びｎ出力端子８４３で「０」を出力するように構成することができる。本明細書ではｎとして参照される論理レベルを出力するために、電圧量子化器８７７は、ｎ出力端子８４３で「１」を出力し、且つ、ｐ出力端子８３９及びｚ出力端子８４１で「０」を出力するように構成することができる。このように、電圧量子化器８７７は、一度に、ｐ出力端子８３９、ｚ出力端子８４１、及びｎ出力端子８４３のうちの１つで、１つの「１」を出力するだけでよい。電圧量子化器８７７は、電圧量子化器８７７への入力電圧（すなわち、正の入力端子８３３と負の入力端子８３５との間の電圧）が、第２の基準電圧を上回る場合、論理レベルｐを出力するように構成することができる。電圧量子化器８７７は、電圧量子化器８７７への入力電圧が第１の基準電圧を下回る場合、論理レベルｎを出力するように構成することができる（この場合、第１の基準電圧は第２の基準電圧よりも低い）。電圧量子化器８７７は、電圧量子化器８７７への入力電圧が、第１の基準電圧と第２の基準電圧との間である場合、論理レベルｚを出力するように構成することができる。第１の基準電圧は、トランスコンダクタンス増幅器８０９の正の出力端子８１５及び負の出力端子８１７でのコモンモード電圧を下回っていてもよいし、第２の基準電圧は、コモンモード電圧を上回っていてもよい。デルタシグマ６００の電流ＤＡＣ２２２及び第２の電流ＤＡＣ６８６は、電圧量子化器２２０の出力が「０」かどうか、又は「１」かどうかに基づき、２つのアナログ電流のうちの１つを出力するように構成することができる。一方、デルタシグマ８００の第１の電流ＤＡＣ８５７及び第２の電流ＤＡＣ８４５は、３つの論理レベルのうちのどれを電圧量子化器８７７が出力するかに基づき、３つのアナログ電流のうちの１つを出力するように構成することができる。１．５ビット電圧量子化器８７７を使用すると、デルタシグマＡＤＣ８００の信号対ノイズ比の向上、及びデルタシグマＡＤＣ８００のノイズ性能の向上に役立つ場合がある。いくつかの実施形態では、１．５ビット電圧量子化器８７７を使用するのではなく、第１の電流ＤＡＣ８５７、及び第２の電流ＤＡＣ８４５、他の量子化器解像度（例えば、１ビット、２ビット、３ビット、４ビット、５ビット、６ビット、又は７ビ���ト）を使用してもよい。量子化器の解像度が高くなると、同じオーバーサンプリング周波数で全般的なＳＱＮＲを高くすることが可能になるか、又は同じＳＱＮＲを実現するためにオーバーサンプリング周波数を低くすることが可能になる場合がある。第１の基準電圧及び第２の基準電圧は、出力する論理レベルの決定の際に使用するために、電圧量子化器８７７の第１の基準電圧入力端子８３１及び第２の基準電圧入力端子８３７にそれぞれ入力することができる。第１の基準電圧及び第２の基準電圧は、例えば、電圧調整器によって生成することができる。
【００４８】
[0061]  動作中、フィルタ８６９は、デルタシグマＡＤＣ８００のデジタル出力（すなわち、ｐ入力端子８７１、ｚ入力端子８７２、及びｎ入力端子８７３の信号）をデシメーションし、出力端子８７９で、デシメーションされたデジタル出力を出力するように構成することができる。出力端子８７９は、実際には、３つの端子、すなわちｐ論理レベル、ｚ論理レベル、及びｎ論理レベルそれぞれに１つの端子を含む場合がある。いくつかの実施形態では、デルタシグマＡＤＣ８００は、処理された入力電流信号ＩＣＭＵＴを（例えば、量子化器８７７で）オーバーサンプリングする場合があり、デルタシグマＡＤＣ８００の信号対ノイズ比を向上させるために、フィルタ８６９は、オーバーサンプリングされた信号をデシメーションする場合がある。オーバーサンプリングは、例えば、４００ＭＨｚにおいて、とすることができる。フィルタ８６９によって実行されるデシメーションは、例えば、４倍デシメーションとすることができる。いくつかの実施形態では、フィルタ８６９は、カスケード接続積分器櫛形フィルタ（ＣＩＣ：cascaded integrator-comb filter）とすることができる。いくつかの実施形態では、フィルタ８６９は、ｐ入力端子８７１、ｚ入力端子８７２、及びｎ入力端子８７３のうちの２つだけを含む場合がある。これらの端子の信号のうちの１つだけしか一度に「１」とすることができないため、第３の端子の信号が他の２つの端子の信号から決定される場合がある。同様に、出力端子８７９は、実際には、２つの端子しか含まない場合がある。
【００４９】
[0062]  第１の電流ＤＡＣ８５７は、ディザ入力端子８６１で、ディザ発生器８２７からのディザ信号を受信する場合がある。ＣＭＵＴによって生成される電流は、その時々のパルスを有するＤＣ電流である場合が多い。実質的に変化しない信号のような信号は、デルタシグマＡＤＣ８００に入力されたとき、フィルタ８６９を固定周波数（これは、「リミットサイクル」とも呼ばれる場合がある）にロックする場合がある。ディザ信号（すなわち、デルタシグマＡＤＣの入力に意図的に導入されるノイズ信号）は、量子化誤差をランダム化してフィルタ８６９が固定周波数にロックされないようにするのに役立つ場合がある。
【００５０】
[0063]  様々な回路素子（例えば、キャパシタ６９２、キャパシタ８１６、及びキャパシタ８１９）が、接地１１６に結合されているように本明細書では図示されているが、いくつかの実施形態では、これらの回路素子は、この代わりに別のＤＣ電圧に結合されていてもよい。
【００５１】
[0064]  図９は、ある特定の実施形態による、第１の電流ＤＡＣ８５７及びトランスコンダクタンス増幅器８０９へのその結合の図を示す。第１の電流ＤＡＣ８５７は、正の電圧レール８２５と、接地１１６と、電流源９８３と、電流源９０４と、ノード９８５と、ノード９９３と、ノード９０２と、出力端子８５９と、第１のｎスイッチ９８７と、第２のｎスイッチ９９９と、第１のｚスイッチ９８９と、第２のｚスイッチ９９７と、第１のｐスイッチ９９１と、第２のｐスイッチ９９５と、バッファ９０６と、を含む。バッファ９０６は、バッファ９０６を駆動する電流が、トランスコンダクタンス増幅器８０９を駆動する電流よりも著しく小さい（例えば、４分の１）場合があるという点で、弱いバッファと見なすことができる。バッファ９０６は、負の入力端子９０８と、正の入力端子９１０と、出力端子９１２と、を含む。負の入力端子９０８は、バッファ９０６の出力端子９１２に電気的に結合されて、負のフィードバックループを形成している。バッファ９０６の出力端子９１２は、第１のＤＡＣ８５７のノード９９３に電気的に結合されている。正の入力端子９１０は、基準電圧（例えば、バッファ９０６の供給電圧の半分）に結合されている場合がある。電流源９８３は、正の電圧レール８２５とノード９８５との間に電気的に結合されている。電流源９８３からノード９８５へと流れる電流をＩ１と呼ぶことにする。電流源９０４は、ノード９０２と接地１１６との間に電気的に結合されている。ノード９０２から電流源９０４に流れる電流は、Ｉ１である。第１のｎスイッチ９８７は、ノード９８５と出力端子８５９との間に電気的に結合されている。第２のｎスイッチ９９９は、ノード９９３とノード９０２との間に電気的に結合されている。第１のｚスイッチ９８９は、ノード９８５とノード９９３との間に電気的に結合されている。第２のｚスイッチ９９７は、ノード９９３とノード９０２との間に電気的に結合されている。第１のｐスイッチ９９１は、ノード９８５とノード９９３との間に電気的に結合されている。第２のｐスイッチ９９５は、出力端子８５９とノード９０２との間に電気的に結合されている。ノード９９３は、バッファ９０６の出力に電気的に結合されている。出力端子８５９は、トランスコンダクタンス増幅器８０９の正の入力端子８１１に電気的に結合されている。第１の電流ＤＡＣ８５７の出力端子８５９からトランスコンダクタンス増幅器８０９の正の入力端子８１１へと流れる電流を、ＩＯＵＴ１と呼ぶことにする。
【００５２】
[0065]  上記で説明したように、動作中、電圧量子化器８７７は、一度に、１つの「１」だけを、第１の電流ＤＡＣ８５７の（図９には示されない）ｐ入力端子８６３、ｚ入力端子８６５、及びｎ入力端子８６７のうちの１つに出力することができる。ｐ入力端子８６３の「１」、並びに、ｚ入力端子８６５及びｎ入力端子８６７の「０」は、第１のｐスイッチ９９１及び第２のｐスイッチ９９５を閉じさせ、残りのスイッチを開かせることができる。電流Ｉ１は、トランスコンダクタンス増幅器８０９の正の入力端子８１１から、出力端子８５９へと流れ、ノード９０２を通って、電流源９０４を通って、そして接地１１６に流れることができる。したがって、ＩＯＵＴ１は−Ｉ１とすることができる。電流Ｉ１は、正の電圧レール８２５から、電流源９８３を通って、ノード９８５を通って、ノード９９３を通って、そしてバッファ９０６の出力へと流れることができる。
【００５３】
[0066]  ｚ入力端子８６５の「１」、並びに、ｐ入力端子８６３及びｎ入力端子８６７の「０」は、第１のｚスイッチ９８９及び第２のｚスイッチ９９７を閉じさせ、残りのスイッチを開かせることができる。電流Ｉ１は、正の電圧レール８２５から、電流源９８３を通って、ノード９８５を通って、ノード９０２を通って、電流源９０４を通って、そして、接地１１６に流れることができる。電流源９８３及び電流源９０４によって供給された電流間のミスマッチは、バッファ９０６によって供給又は低減することができる。出力端子８５９は、電流源９８３及び電流源９０４から切断することができる。したがって、ＩＯＵＴ１は０とすることができる。
【００５４】
[0067]  ｎ入力端子８６７の「１」、並びに、ｐ入力端子８６３及びｚ入力端子８６５の「０」は、第１のｎスイッチ９８７及び第２のｎスイッチ９９９を閉じさせ、残りのスイッチを開かせることができる。電流Ｉ１は、正の電圧レール８２５から、電流源９８３を通って、ノード９８５を通って、そして出力端子８５９から流れ出ることができる。したがって、ＩＯＵＴ１はＩ１とすることができる。電流Ｉ１は、バッファ９０６の出力から、ノード９９３を通って、ノード９０２を通って、電流源９０４を通って、そして、接地１１６に流れることができる。
【００５５】
[0068]  要約すれば、電圧量子化器８７７が第１の電流ＤＡＣにｐ状態を出力するとき、ＩＯＵＴ１は−Ｉ１とすることができる。電圧量子化器８７７が第１の電流ＤＡＣにｚ状態を出力するとき、ＩＯＵＴ１は０とすることができる。電圧量子化器８７７が第１の電流ＤＡＣにｎ状態を出力するとき、ＩＯＵＴ１はＩ１とすることができる。したがって、第１の電流ＤＡＣ８５７は、第１の電流ＤＡＣ８５７へのデジタル入力に応じて異なるアナログ電流ＩＯＵＴ１を出力することができる。いくつかの実施形態では、Ｉ１は、ＩＣＭＵＴの範囲に一致し得るようにプログラムできる場合がある。いくつかの実施形態では、Ｉ１は、十分の数マイクロアンペアから数マイクロアンペア程度とすることができる（例えば、ＩＣＭＵＴが４ｎＡ〜７ｕＡの間であるとき、Ｉ１は、０．５ｕＡ〜８ｕＡであるようにプログラムできる場合がある）。
【００５６】
[0069]  図１０は、ある特定の実施形態による、第２の電流ＤＡＣ８４５及びトランスコンダクタンス増幅器８０９へのその結合、キャパシタ８１６、並びにキャパシタ８１９の図を示す。第２の電流ＤＡＣ８４５は、正の電圧レール８２５と、接地１１６と、電流源１０８３と、電流源１００４と、ノード１０８５と、ノード１０１２と、ノード１００２と、正の出力端子８４９と、負の出力端子８４７と、第１のｎスイッチ１０８７と、第２のｎスイッチ１０９９と、第１のｚスイッチ１０８９と、第２のｚスイッチ１０９７と、第１のｐスイッチ１０９１と、第２のｐスイッチ１０９５と、バッファ１００６と、を含む。バッファ１００６は、バッファ１００６を駆動する電流が、トランスコンダクタンス増幅器８０９を駆動する電流よりも著しく小さい（例えば、４分の１）場合があるという点で、弱いバッファと見なすことができる。バッファ１００６は、負の入力端子１００８と、正の入力端子１０１０と、出力端子１０１３と、を含む。負の入力端子１００８は、バッファ１００６の出力端子１０１３に電気的に結合されて、負のフィードバックループを形成している。バッファ１００６の出力端子１００３は、第２の電流ＤＡＣ８４５のノード１０１２に電気的に結合されている。正の入力端子１０１０は、基準電圧（例えば、バッファ１００６の供給電圧の半分）に結合されている場合がある。電流源１０８３は、正の電圧レール８２５とノード１０８５との間に電気的に結合されている。電流源１０８３からノード１０８５へと流れる電流をＩ２と呼ぶことにする。電流源１００４は、ノード１００２と接地１１６との間に電気的に結合されている。ノード１００２から電流源１００４に流れる電流は、Ｉ２である。第１のｎスイッチ１０８７は、ノード１０８５と正の出力端子８４９との間に電気的に結合されている。第２のｎスイッチ１０９９は、負の出力端子８４７とノード１００２との間に電気的に結合されている。第１のｚスイッチ１０８９は、ノード１０８５とノード１０１２との間に電気的に結合されている。第２のｚスイッチ１０９７は、ノード１０１２とノード１００２との間に電気的に結合されている。第１のｐスイッチ１０９１は、ノード１０８５と負の出力端子８４７との間に電気的に結合されている。第２のｐスイッチは、正の出力端子８４９とノード１００２との間に電気的に結合されている。ノード１０１２は、バッファ１００６の出力に電気的に結合されている。第２の電流ＤＡＣ８４５の正の出力端子８４９は、トランスコンダクタンス増幅器８０９の正の出力端子８１５に電気的に結合されている。第２の電流ＤＡＣ８４５の正の出力端子８４９からトランスコンダクタンス増幅器８０９の正の出力端子８１５に流れる電流を、ＩＯＵＴ２Ｐと呼ぶことにする。第２の電流ＤＡＣ８４５の負の出力端子８４７は、トランスコンダクタンス増幅器８０９の負の出力端子８１７に電気的に結合されている。第２の電流ＤＡＣ８４５の負の出力端子８４７からトランスコンダクタンス増幅器８０９の負の出力端子８１７に流れる電流を、ＩＯＵＴ２Ｎと呼ぶことにする。
【００５７】
[0070]  上記で説明したように、動作中、電圧量子化器８７７は、電圧量子化器８７７のｐ出力端子８３９、ｚ出力端子８４１、及びｎ出力端子８４３のうちの１つで、一度に、１つの「１」だけを、第２の電流ＤＡＣ８５７の（図１０には示されない）ｐ入力端子８５５、ｚ入力端子８５３、及びｎ入力端子８５１にそれぞれ出力することができる。ｐ入力端子８５５の「１」、並びに、ｚ入力端子８５３及びｎ入力端子８５１の「０」は、第１のｐスイッチ１０９１及び第２のｐスイッチ１０９５を閉じさせ、残りのスイッチを開かせることができる。電流Ｉ２は、正の電圧レール８２５から、電流源１０８３を通って、ノード１０８５を通って、そして負の出力端子８４７から流れ出ることができる。したがって、ＩＯＵＴ２ＮはＩ２とすることができる。電流Ｉ２は、トランスコンダクタンス増幅器８０９の正の出力端子８１５から、第２の電流ＤＡＣ８４５の正の出力端子８４９へと流れ、ノード１００２を通って、電流源１００４を通って、接地に流れることができる。したがって、ＩＯＵＴ２ｐは−Ｉ２とすることができる。
【００５８】
[0071]  ｚ入力端子８６５の「１」、並びに、ｐ入力端子８６３及びｎ入力端子８６７の「０」は、第１のｚスイッチ１０８９及び第２のｚスイッチ１０９７を閉じさせ、残りのスイッチを開かせることができる。電流Ｉ２は、正の電圧レール８２５から、電流源１０８３を通って、ノード１０１２を通って、ノード１００２を通って、電流源１００４を通って、そして、接地１１６に流れることができる。電流源１０８３と電流源１００４との間の電流ミスマッチは、バッファ１００６によって供給又は低減することができる。正の出力端子８４９及び負の出力端子８４７は、電流源１０８３及び電流源１００４から切断することができる。したがって、ＩＯＵＴ２Ｐ及びＩＯＵＴ２Ｎは０とすることができる。
【００５９】
[0072]  ｎ入力端子８６７の「１」、並びに、ｐ入力端子８６３及びｚ入力端子８６５の「０」は、第１のｎスイッチ１０８７及び第２のｎスイッチ１０９９を閉じさせ、残りのスイッチを開かせることができる。電流Ｉ２は、正の電圧レール８２５から、電流源１０８３を通って、ノード１０８５を通って、そして正の出力端子８４９から流れ出ることができる。したがって、ＩＯＵＴ２ＰはＩ２とすることができる。電流Ｉ２は、トランスコンダクタンス増幅器８０９の負の出力端子８１７から、及び／又は接地１１６からキャパシタ８１９を通って、第２の電流ＤＡＣ８４５の負の出力端子８４７へと流れ、ノード１００２を通って、電流源１００４を通って、そして接地１１６に流れることができる。したがって、ＩＯＵＴ２Ｎは−Ｉ２とすることができる。
【００６０】
[0073]  要約すれば、電圧量子化器８７７が第２の電流ＤＡＣ８４５にｐ状態を出力するとき、ＩＯＵＴ２Ｐは−Ｉ２とすることができ、また、ＩＯＵＴ２ＮはＩ２とすることができる。電圧量子化器８７７が第２の電流ＤＡＣ８４５にｚ状態を出力するとき、ＩＯＵＴ２Ｐ及びＩＯＵＴ２Ｎは０とすることができる。電圧量子化器８７７が第２の電流ＤＡＣ８４５にｎ状態を出力するとき、ＩＯＵＴ２ＰはＩ２とすることができ、また、ＩＯＵＴ２Ｎは−Ｉ２とすることができる。したがって、第２の電流ＤＡＣ８４５は、第２の電流ＤＡＣ８４５へのデジタル入力に応じて、アナログ電流ＩＯＵＴ２Ｐ及びＩＯＵＴ２Ｎの異なる組み合わせを出力することができる。いくつかの実施形態では、Ｉ２は、トランスコンダクタンス増幅器８０９の出力電流範囲に一致し得るようにプログラムできる場合がある。いくつかの実施形態では、Ｉ２は、数マイクロアンペアから数十マイクロアンペア程度とすることができる（例えば、２ｍＳ〜８ｍＳのトランスコンダクタンスのトランスコンダクタンス増幅器８０９の場合、Ｉ２は、１．５ｕＡ〜２４ｕＡであるようにプログラムできる場合がある）。
【００６１】
[0074]  図１０は、コモンモードフィードバック（ＣＭＦＢ：common-mode feedback）１０１４もまた図示し、入力として、トランスコンダクタンス増幅器８０９の正の出力端子８１５及び負の出力端子８１７の電圧を受け入れ、トランスコンダクタンス増幅器８０９のコモンモードフィードバック端子１０１４にコモンモードフィードバック信号を出力している。コモンモードフィードバック信号は、トランスコンダクタンス増幅器８０９の出力コモンモードレベルの安定化に役立つ場合がある。トランスコンダクタンス増幅器８０９は開ループ差動増幅器であるため、コモンモードフィードバックがなければ、出力コモンモードレベルの定義が不十分になる場合がある。
【００６２】
[0075]  図１１は、ある特定の実施形態による、電流源１０８３の例示的な回路実装を図示する。実装は、正の電圧レール８２５とノード１０８５との間に結合されたカスコード構成の第１のｐ−チャネル金属酸化膜半導体電界効果トランジスタ（ｐＭＯＳ：p-channel metal-oxide-semiconductor field-effect transistor）１１１４及び第２のｐＭＯＳ１１１６を含む。図１１の実装を電流源９８３に使用してもまたよい。ただしその場合は、ノード１０８５はノード９８５になる。
【００６３】
[0076]  図１２は、ある特定の実施形態による、電流源１００４の例示的な回路実装を図示する。実装は、ノード１００２と接地１１６との間に延在するカスコード構成の第１のｎ−チャネル金属酸化膜半導体電界効果トランジスタ（ｎＭＯＳ）１２１４及び第２のｎＭＯＳ１２１６を含む。図１２の実装を電流源９０４に使用してもまたよい。ただしその場合は、ノード１００２はノード９０２になる。
【００６４】
[0077]  図１３は、ある特定の実施形態による、ディザ発生器８２７の例示的な図を示す。ディザ発生器８２７は、擬似ランダムビットストリーム発生器１３１８と、ＡＮＤゲート１３２４と、ＡＮＤゲート１３２６と、スイッチ１３２８と、スイッチ１３３０と、電流源１３３２と、電流源１３３４と、正の電圧レール８２５と、接地１１６と、ｚ入力端子８７６と、出力ディザ端子８７５と、を含む。疑似ランダムビットストリーム発生器１３１８は、ディザノイズ密度の程度が異なる擬似ランダムビットストリームを生成するように構成することができる。疑似ランダムビットストリーム発生器１３１８は、線形フィードバックシフトレジスタ（ＬＦＳＲ：linear feedback shift register）及び論理ゲートのシーケンスを含む場合がある。ＬＦＳＲは擬似ランダムビットを生成するように構成することができる。疑似ランダムビットシーケンスは、論理ゲートのシーケンスへの入力とすることができ、これは、時間の経過とともに疑似ランダムビットシーケンスの個々のビットを処理して、ディザノイズ密度の程度が異なる（例えば、「１以上２未満」の様々な密度の）疑似ランダムビットストリームのペアを生成するように構成することができる。制御信号（図には示されない）は、特定のディザノイズ密度を有するビットストリームのペアを選択し、疑似ランダムビットストリーム発生器１３１８の「アップ（up）」端子及び「ダウン（down）」端子で、そのペアを出力することができる。疑似ランダムビットストリーム発生器１３１８によって出力された疑似ランダムビットストリームのペアは、ＡＮＤゲート１３２４及びＡＮＤゲート１３２６に入力される。ＡＮＤゲート１３２４及びＡＮＤゲート１３２６は、入力された疑似ランダムビットストリームの現時点におけるビットが「１」である場合、及び量子化器８７７がｚ論理状態を出力する（すなわち、ｚ入力端子８７６での信号が「１」である）場合、「１」を出力するように（且つ、下記で説明するように、ディザ電流を発生させるように）構成することができる。ＣＭＵＴ１００によって生成された電流が０に近いとき、それは、ディザリングが必要とされる可能性がある状況であり、量子化器８７７は、ｚ論理状態を出力する可能性が高い。ＡＮＤゲート１３２４が「１」を出力すると、スイッチ１３２８が閉じ、ＡＮＤゲート１３２６が「１」を出力すると、スイッチ１３３０が閉じる。スイッチ１３２８が閉じると、電流Ｉ３は、正の電圧レール８２５から、電流源１３３２を通って、そして出力ディザ端子８７５へと流れることができる。スイッチ１３３０が閉じると、電流Ｉ３は、出力ディザ端子８７５から、電流源１３３４を通って、そして接地１１６に流れることができる。それに応じて、出力ディザ端子８７５から流れる電流ＩＤＩＴＨＥＲは、最終的には疑似ランダムビットストリーム発生器１３１８によって生成された擬似ランダムビットストリームに応じて、Ｉ３、０又は−Ｉ３とすることができる。したがって、ＩＤＩＴＨＥＲはノイズに類似している場合がある。Ｉ３は百分の数マイクロアンペア（例えば、０．０５ｕＡ）程度とすることができる。
【００６５】
[0078]  図１４は、ある特定の実施形態による、ＣＭＵＴ１４０２と、スイッチ１４０４と、ＡＤＣ１４０５と、フィルタ１４０６と、デジタルビーム形成器１４０８と、を含む超音波装置の例示的な図を示す。ＣＭＵＴ１４０２（それぞれがＣＭＵＴ１００に相当し得る）はそれぞれ、スイッチ１４０４（それぞれがスイッチ１２０に相当し得る）のうちの１つを通して、ＡＤＣ１４０６（それぞれが本明細書に記載のデルタシグマＡＤＣのうちのいずれかに相当し得る）のうちの１つに直接結合されている。ＡＤＣ１４０６はそれぞれ、フィルタ１４０６（それぞれがフィルタ８６９に相当し得る）のうちの１つに電気的に結合されている。フィルタ１４０６の出力は、ビーム形成のためにデジタルビーム形成器１４０８に入力される。フィルタ１４０６は、カスケード接続積分櫛形（ＣＩＣ）フィルタとすることができる。図１４は、ＣＭＵＴ１４０２のそれぞれが、ＡＤＣ１４０６のうちの１つの専用のＡＤＣに電気的に結合されている（すなわち、１つのＡＤＣが（スイッチ１４０４のうちの１つを通して）ＣＭＵＴ１４０２のうちの他のどれにも電気的に結合されていない）ような、素子ごとのデジタル化を図示する。上記で説明したように、デジタルビーム形成は、素子ごとのデジタル化によって可能にすることができ、デジタルビーム形成は、アナログビーム形成が提供し得るよりも、高いＳＮＲ、高いサンプリング解像度、デジタルビーム形成器１４０８によって実装される遅延パターンの融通性の向上、及びデジタルビーム形成器１４０８によって処理するための超音波トランスデューサのグループ化の融通性の向上を提供することができる。図１４に示されている超音波システムの一部又はすべてを、単一の基板にモノリシックに一体化することができる。単一の基板は、それぞれがＡＤＣ１４０６のうちの１つの専用のＡＤＣに電気的に結合された１００個〜２０，０００個のＣＭＵＴ（例えば、１００個〜１，０００個の、１，０００個〜１０，０００個の、又は１０，０００個〜２０，０００個のＣＭＵＴ１４０２）を含むことができる。使用されるＣＭＵＴの数は、超音波装置の撮像モード及び画質要件に応じて決まる場合がある。
【００６６】
[0079]  本開示の様々な態様は、単独で、組み合わせて、又は前述した実施形態において具体的に論述していない様々な取り合せで使用される場合があり、したがって、その用途を、前述の説明において明記し、又は図面において示した構成要素の詳細及び取り合せに限定しない。例えば、一実施形態に記載された態様を、他の実施形態に記載された態様といずれかの形で組み合わせてもよい。
【００６７】
[0080]  本明細書の明細書及び特許請求の範囲で使用する場合、不定冠詞「１つの（a）」及び「１つの（an）」は、そうでないと明確に指示されない限りは、「少なくとも１つ（at least one）」を意味するものと理解されたい。
【００６８】
[0081]  本明細書の明細書及び特許請求の範囲で使用する場合、「及び／又は（and/or）」という語句は、このように等位接続された要素のうちの「いずれか又は両方（either or both）」、すなわち、接続的に存在する場合もあれば、離接的に存在する場合もある要素を意味するものと理解されたい。「及び／又は」を用いて列挙された複数の要素は、同じように、すなわちこのように等位接続された要素のうちの「１つ又は複数（one or more）」であると、解釈されたい。「及び／又は」節によって具体的に識別された要素以外の他の要素が、具体的に識別されたそれらの要素に関連するか関連しないかに関わらず、任意選択により存在し得る。したがって、非限定的な例として、「Ａ及び／又はＢ」と言う場合、「備える（comprising）」などのオープンエンドの言語と併せて用いられるとき、ある実施形態ではＡのみ（任意選択によりＢ以外の要素を含む）を、別の実施形態ではＢのみ（任意選択によりＡ以外の要素を含む）を、さらに別の実施形態ではＡ及びＢの両方（任意選択により他の要素を含む）を指す場合がある、等々である。
【００６９】
[0082]  本明細書の明細書及び特許請求の範囲で使用する場合、１つ又は複数の要素の列挙に言及する際の「少なくとも１つ」という語句は、要素の列挙内の要素のうちのいずれか１つ又はそれ以上から選択される少なくとも１つの要素を意味するが、要素の列挙内に具体的に列挙されたありとあらゆる要素のうちの少なくとも１つを必ずしも含まず、また、要素の列挙内の要素の任意の組み合わせを排除するものではないことを理解されたい。この定義は、「少なくとも１つ」という語句が言及する要素の列挙内で具体的に識別された要素以外の要素が、具体的に識別されたそれらの要素に関連するか関連しないかに関わらず、任意選択により存在し得ることも可能にする。したがって、非限定的な例として、「Ａ及びＢのうちの少なくとも１つ（at least one of A and B）」（或いは等価なものとして「Ａ又はＢの少なくとも１つ」、或いは等価なものとして「Ａ及び／又はＢの少なくとも１つ」）は、ある実施形態では、任意選択により２つ以上を含む少なくとも１つのＡを指す場合があり、Ｂは存在せず（且つ、任意選択によりＢ以外の要素を含み）、別の実施形態では、２つ以上を任意選択により含む少なくとも１つのＢを指す場合があり、Ａは存在せず（且つ、任意選択によりＡ以外の要素を含み）、さらに別の実施形態では、２つ以上を任意選択により含む少なくとも１つのＡ、及び２つ以上を任意選択により含む少なくとも１つのＢを指す場合がある（且つ、他の要素を任意選択により含む）、等々である。
【００７０】
[0083]  請求項の要素を修飾する、特許請求の範囲における「第１の（first）」、「第２の（second）」、「第３の（third）」等々といった順序を表す用語の使用は、それ自体で、１つの請求項の要素の別の請求項の要素に対する優先度、序列、若しくは順序のいずれを暗示するものでもなく、又は方法の行為が実行される時間的な順序も暗示するものでもなく、請求項の要素を区別するために、単に、ある特定の名称を有する１つの請求項の要素を、同じ（順序を表す用語の使用を除く）名称を有する別の要素から区別するラベルとして使用されているにすぎない。
【００７１】
[0084]  「ほぼ（approximately）」及び「約（about）」という用語は、いくつかの実施形態では目標値の±２０％以内、いくつかの実施形態では目標値の±１０％以内、いくつかの実施形態では目標値の±５％以内、そしてさらに、いくつかの実施形態では目標値の±２％以内を意味するように使用される場合がある。「ほぼ」及び「約」という用語は、目標値を含んでもよい。
【００７２】
[0085]  また、本明細書で使用される語法及び術語は説明を目的としており、限定的なものと見なされないものとする。本明細書における「含む（including）」、「備える（comprising）」、又は「有する（having）」、「含有する（containing）」、「包含する（involving）」、及びこれらの変化形の使用は、これらの後に列挙される事物及びそれらの等価物、並びに追加の事物を網羅することが意図されている。
【００７３】
[0086]  少なくとも１つの実施形態のいくつかの態様を上記で説明してきたが、様々な変更、修正、及び改良が当業者には容易に想到されることを理解されたい。このような変更、修正、及び改良は、この開示の目的であることが意図される。したがって、前述の説明及び図面は、単に例としてのものである。
【図１】
2021527361.tif 000003
【図２】
2021527361.tif 000004
【図３】
2021527361.tif 000005
【図４】
2021527361.tif 000006
【図５】
2021527361.tif 000007
【図６】
2021527361.tif 000008
【図７】
2021527361.tif 000009
【図８】
2021527361.tif 000010
【図９】
2021527361.tif 000011
【図１０】
2021527361.tif 000012
【図１１】
2021527361.tif 000013
【図１２】
2021527361.tif 000014
【図１３】
2021527361.tif 000015
【図１４】
2021527361.tif 000016
【国際調査報告】
2021527361.tif 000017