(57)【要約】  本発明の半導体処理装置は第一キャビティ（１１０）と第二キャビティ（１２０）を含む。第二キャビティ（１２０）は第一キャビティ（１１０）に相対してオン位置とオフ位置との間で移動することができ、第二キャビティ（１２０）が第一キャビティ（１１０）に相対してオフ位置に位置しているとき、第一キャビティ（１１０）と第二キャビティ（１２０）との間にはマイクロキャビティが形成される。第一キャビティ（１１０）は該第一キャビティ（１１０）からマイクロキャビティの内壁表面側に窪んで形成される第一凹型通路（１１３）を具備し、第二キャビティ（１２０）は該第二キャビティ（１２０）からマイクロキャビティの内壁表面側に窪んで形成される第二凹型通路（１２３）を具備する。第二キャビティ（１２０）が第一キャビティ（１１０）に相対してオフ位置に位置しておりかつ半導体ウェハ（４００）がマイクロキャビティ内に収納されているとき、第一凹型通路（１１３）と第二凹型通路（１２３）は連通しかつ第一と第二凹型通路により辺縁部処理空間（１３０）が形成され、半導体ウェハ（４００）の辺縁部は辺縁部処理空間（１３０）内に挿入される。本発明は辺縁部処理空間（１３０）により半導体ウェハ（４００）の辺縁部のみを処理することができる。
2021526312.tif 000002
【特許請求の範囲】
【請求項１】
半導体処理装置であって、第一キャビティと第二キャビティを含み、
前記第二キャビティは第一キャビティに相対してオン位置とオフ位置との間で移動することができ、前記第二キャビティが第一キャビティに相対してオフ位置に位置しているとき、第一キャビティと第二キャビティとの間にはマイクロキャビティが形成され、１つまたは複数の半導体ウェハは前記マイクロキャビティ内に重畳状態に収納され、前記第二キャビティが第一キャビティに相対してオン位置に位置しているとき、前記半導体ウェハを前記マイクロキャビティから取り出すかまたは送入することができ、
前記第一キャビティは該第一キャビティから前記マイクロキャビティの内壁表面側に窪んで形成される第一凹型通路を具備し、前記第二キャビティは該第二キャビティから前記マイクロキャビティの内壁表面側に窪んで形成される第二凹型通路を具備し、前記第二キャビティが第一キャビティに相対してオフ位置に位置しておりかつ前記半導体ウェハが前記マイクロキャビティ内に収納されているとき、前記第一凹型通路と前記第二凹型通路は連通しかつ第一凹型通路と第二凹型通路により辺縁部処理空間が形成され、前記半導体ウェハの辺縁部は前記辺縁部処理空間内に挿入され、前記辺縁部処理空間は辺縁部処理用貫通孔により外部と連通し、処理流体は辺縁部処理用貫通孔により前記マイクロキャビティ内に注入されるかまたは前記マイクロキャビティから流出することを特徴とする半導体処理装置。
【請求項２】
前記半導体ウェハの辺縁部の第一側表面、第二側表面および外端面は前記マイクロキャビティ内に露出し、前記辺縁部処理用貫通孔において、１個または複数個の辺縁部処理用貫通孔は流体の入口になり、１個または複数個の辺縁部処理用貫通孔は流体の出口になることを特徴とする請求項１に記載の半導体処理装置。
【請求項３】
前記辺縁部処理空間は環状であり、前記半導体ウェハの辺縁部全体は前記辺縁部処理空間内に挿入され、前記辺縁部処理空間は密閉の空間でありかつ辺縁部処理用貫通孔により外部と連通しており、
前記第一凹型通路の内壁の頂部は前記第一キャビティに近づいている前記半導体ウェハの第一側表面に当接し、前記第二凹型通路の内壁の頂部は前記第二キャビティに近づいている前記半導体ウェハの第二側表面に当接することを特徴とする請求項１に記載の半導体処理装置。
【請求項４】
前記半導体処理装置は１個または複数個の円形スペーサーを更に含み、前記円形スペーサーの直径は前記半導体ウェハの直径より小さく、
前記第二キャビティが第一キャビティに相対してオフ位置に位置しているとき、前記マイクロキャビティ内には複数の半導体ウェハが収納され、２つの前記半導体ウェハの間には円形スペーサーが１つずつ取り付けられ、
前記マイクロキャビティ内に収納されている各半導体ウェハの辺縁部は前記辺縁部処理空間内に挿入されることを特徴とする請求項１に記載の半導体処理装置。
【請求項５】
前記辺縁部処理空間は環状であり、各半導体ウェハの辺縁部全体は前記辺縁部処理空間内に挿入され、各半導体ウェハの辺縁部の上表面、下表面および外端面はいずれも前記辺縁部処理空間内に露出していることを特徴とする請求項４に記載の半導体処理装置。
【請求項６】
前記円形スペーサーと前記半導体ウェハは同軸に取り付けられることを特徴とする請求項４に記載の半導体処理装置。
【請求項７】
前記半導体処理装置は第一キャビティおよび／または第二キャビティ上に設けられる高さ調節構造を更に含み、高さ調節構造は前記マイクロキャビティの高さを調節することによりそのマイクロキャビティ内にいろいろな数量の半導体ウェハを収納させることを特徴とする請求項４に記載の半導体処理装置。
【請求項８】
前記高さ調節構造は着脱可能なスペーサーを含むことを特徴とする請求項７に記載の半導体処理装置。
【請求項９】
前記第二キャビティは当該第二キャビティから前記マイクロキャビティの内壁表面側へ窪んで形成される１個または複数個の凹入部を含み、前記１個または複数個の凹入部は前記第二凹型通路の裏側に位置しており、
前記第二キャビティが第一キャビティに相対してオフ位置に位置しておりかつ前記半導体ウェハが前記マイクロキャビティ内に収納されているとき、前記第二キャビティに近づいている前記半導体ウェハの第二側表面が前記１個または複数個の凹入部の頂部を覆うことにより１個または複数個の裏側処理空間が形成され、各前記裏側処理空間は裏側面処理用貫通孔により外部と連通し、流体は裏側面処理用貫通孔により各前記裏側処理空間に流入するかまたは各前記裏側処理空間から流出することを特徴とする請求項１に記載の半導体処理装置。
【請求項１０】
前記裏側面処理用貫通孔において、１個または複数個の裏側面処理用貫通孔は流体の入口になり、１個または複数個の裏側面処理用貫通孔は流体の出口になり、前記裏側処理空間は密閉の空間でありかつ裏側面処理用貫通孔により外部と連通していることを特徴とする請求項９に記載の半導体処理装置。
【請求項１１】
半導体処理装置であって、第一キャビティと第二キャビティを含み、
前記第二キャビティは第一キャビティに相対してオン位置とオフ位置との間で移動することができ、前記第二キャビティが第一キャビティに相対してオフ位置に位置しているとき、第一キャビティと第二キャビティとの間にはマイクロキャビティが形成され、１つまたは複数の半導体ウェハは前記マイクロキャビティ内に重畳状態に収納され、前記第二キャビティが第一キャビティに相対してオン位置に位置しているとき、前記半導体ウェハを前記マイクロキャビティから取り出すかまたは送入することができ、
前記第一キャビティは前記マイクロキャビティと対向する内壁表面を具備し、前記第二キャビティは前記マイクロキャビティと対向する内壁表面を具備し、
前記第二キャビティが第一キャビティに相対してオフ位置に位置しておりかつ前記半導体ウェハが前記マイクロキャビティ内に収納されているとき、前記第一キャビティの内壁表面は少なくとも、前記第一キャビティに近づいている前記半導体ウェハの第一側表面の辺縁部に当接し、前記第二キャビティの内壁表面は少なくとも、前記第二キャビティに近づいている前記半導体ウェハの第二側表面の辺縁部に当接し、前記第一キャビティの内壁表面と前記第二キャビティの内壁表面との間には前記半導体ウェハの外側に位置する外端面処理空間が形成され、前記外端面処理空間は外端面処理用貫通孔により外部と連通し、処理流体は前記外端面処理用貫通孔により前記マイクロキャビティ内に注入されるかまたは前記マイクロキャビティから流出することを特徴とする半導体処理装置。
【請求項１２】
前記半導体ウェハの外端面は前記外端面処理空間内に露出し、前記外端面処理用貫通孔において、１個または複数個の外端面処理用貫通孔は流体の入口になり、１個または複数個の外端面処理用貫通孔は流体の出口になることを特徴とする請求項１１に記載の半導体処理装置。
【請求項１３】
前記外端面処理空間は環状であり、前記外端面処理空間は密閉の空間でありかつ外端面処理用貫通孔により外部と連通していることを特徴とする請求項１１に記載の半導体処理装置。
【請求項１４】
前記第二キャビティが第一キャビティに相対してオフ位置に位置しているとき、前記マイクロキャビティ内には複数の半導体ウェハが重畳状態に収納され、
前記マイクロキャビティ内に収納される複数の半導体ウェハの各外端面はいずれも前記外端面処理空間内に露出していることを特徴とする請求項１１に記載の半導体処理装置。
【請求項１５】
前記外端面処理空間は環状であり、前記半導体ウェハは同軸に取り付けられることを特徴とする請求項１４に記載の半導体処理装置。
【請求項１６】
前記半導体処理装置は第一キャビティおよび／または第二キャビティ上に設けられる高さ調節構造を更に含み、高さ調節構造は前記マイクロキャビティの高さを調節することによりそのマイクロキャビティ内にいろいろな数量の半導体ウェハを収納させることを特徴とする請求項１４に記載の半導体処理装置。
【請求項１７】
前記高さ調節構造は着脱可能なスペーサーを含むことを特徴とする請求項１６に記載の半導体処理装置。
【請求項１８】
前記第二キャビティは当該第二キャビティから前記マイクロキャビティの内壁表面側へ窪んで形成される凹入部を含み、前記凹入部は前記外端面処理空間の裏側に位置しており、
前記第二キャビティが第一キャビティに相対してオフ位置に位置しておりかつ前記半導体ウェハが前記マイクロキャビティ内に収納されているとき、前記第二キャビティに近づいている前記半導体ウェハの１つの側表面が前記凹入部の頂部を覆うことにより裏側処理空間が形成され、前記裏側処理空間は裏側面処理用貫通孔により外部と連通し、流体は裏側面処理用貫通孔により各前記裏側処理空間に流入するかまたは各前記裏側処理空間から流出することを特徴とする請求項１１に記載の半導体処理装置。
【請求項１９】
前記裏側面処理用貫通孔において、１個または複数個の裏側面処理用貫通孔は流体の入口になり、１個または複数個の裏側面処理用貫通孔は流体の出口になり、前記裏側処理空間は密閉の空間でありかつ裏側面処理用貫通孔により外部と連通していることを特徴とする請求項１８に記載の半導体処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウェハまたは類似している部品の表面処理技術に関し、特に、半導体処理装置に関するものである。
【背景技術】
【０００２】
特許番号が２０１２１０１７１６８１．９である中国特許と２０１２１００８８２３７．０である中国特許には半導体ウェハの処理に用いられるマイクロキャビティ処理装置が公開されている。前記マイクロキャビティ処理装置はいずれも第一キャビティと第二キャビティを含み、前記第一キャビティと第二キャビティは駆動装置の駆動により前記半導体ウェハを搭載し、かつ／または除去するオン位置と前記半導体ウェハを収納させるとともに処理するオフ位置との間で移動することができる。第一キャビティと第二キャビティがオフ位置に位置しているときマイクロキャビティが形成され、半導体ウェハは前記マイクロキャビティ内に収納される。前記第一キャビティおよび／または前記第二下キャビティは、処理用流体が前記マイクロキャビティ内に流入する１個または複数個の入口と、処理用流体を前記マイクロキャビティから排出する１個または複数個の出口とを含む。処理をするとき、前記マイクロキャビティ内には処理用流体一杯に注入され、半導体ウェハ全体は処理用流体に浸くので、前記マイクロキャビティ処理装置により半導体ウェハ全体を処理することができるが、半導体ウェハの所定の部分のみを処理することができない。
【０００３】
しかしながら、所定の半導体部品を製造するとき、半導体ウェハの辺縁部のみを処理し、半導体ウェハの他の部分に影響を与えることを防止する必要がある。
【０００４】
例えば、半導体部品を製造するとき、エッチングにより半導体ウェハの辺縁部の薄膜層を除去する必要があるが、他の薄膜層を破損してはいけない場合がある。以下、図面にその工程を説明する。
【０００５】
図１ａ〜図１ｄにおいて、図１ａは半導体ウェハ４００の構造を示す図であり、図１ｂは図１ａ中のＡ−Ａ線に沿う断面を示す断面図であり、図１ｃは外縁処理前の半導体ウェハの辺縁部を示す断面図であり、図１ｄは外縁処理後の半導体ウェハの辺縁部を示す断面図である。図１ａ〜図１ｄに示すとおり、半導体ウェハ４００は基材層４０１と基材層４０１の第一側表面および第二側表面に集積される薄膜層４０２とを含む。半導体ウェハ４００の辺縁部の所定の部分を腐食させることにより半導体ウェハ４００の辺縁部の薄膜層４０２を除去し、基材層４０１の第一側表面と第二側表面を露出させる。現在、半導体ウェハの辺縁部の所定の部分を腐食させるため通常、乾式処理方法を採用する。乾式処理方法において、プラズマ発生器（Plasma  generator）を半導体ウェハの辺縁部に向くようにした後、プラズマを所定の部分に発射することにより辺縁部の薄膜層を除去することができるが、乾式処理方法はコストが多くかかり、操作が複雑であるという欠点を有している。
【０００６】
そのため、従来技術のマイクロキャビティ処理装置を改良することにより半導体ウェハの辺縁部のみを処理することができる半導体処理装置を提供する必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は半導体ウェハの辺縁部のみを処理することができる半導体処理装置を提供することにある。
【課題を解決するための手段】
【０００８】
前記目的を達成するため、本発明の実施例において下記半導体処理装置を提供する。その半導体処理装置は第一キャビティと第二キャビティを含む。前記第二キャビティは第一キャビティに相対してオン位置とオフ位置との間で移動することができ、前記第二キャビティが第一キャビティに相対してオフ位置に位置しているとき、第一キャビティと第二キャビティとの間にはマイクロキャビティが形成され、１つまたは複数の半導体ウェハは前記マイクロキャビティ内に重畳状態に収納され、前記第二キャビティが第一キャビティに相対してオン位置に位置しているとき、前記半導体ウェハを前記マイクロキャビティから取り出すかまたは送入することができる。前記第一キャビティは該第一キャビティから前記マイクロキャビティの内壁表面側に窪んで形成される第一凹型通路を具備し、前記第二キャビティは該第二キャビティから前記マイクロキャビティの内壁表面側に窪んで形成される第二凹型通路を具備し、前記第二キャビティが第一キャビティに相対してオフ位置に位置しておりかつ前記半導体ウェハが前記マイクロキャビティ内に収納されているとき、第一凹型通路と第二凹型通路は連通しかつ第一凹型通路と第二凹型通路により辺縁部処理空間が形成され、前記半導体ウェハの辺縁部は前記辺縁部処理空間内に挿入され、前記辺縁部処理空間は辺縁部処理用貫通孔により外部と連通し、処理流体は辺縁部処理用貫通孔により前記マイクロキャビティ内に注入されるかまたは前記マイクロキャビティから流出する。
【０００９】
従来技術と比較してみると、本発明の第一キャビティと第二キャビティの内壁表面側には対応する第一凹型通路と第二凹型通路が形成され、第一凹型通路および第二凹型通路と処理待ち半導体ウェハにより密閉の外端面処理空間が形成され、処理流体は前記外端面処理空間内で流動するとともに前記処理待ち半導体ウェハの辺縁部のみを処理することができる。
【００１０】
本発明の他の実施例において下記半導体処理装置を更に提供する。その半導体処理装置は第一キャビティと第二キャビティを含む。前記第二キャビティは第一キャビティに相対してオン位置とオフ位置との間で移動することができ、前記第二キャビティが第一キャビティに相対してオフ位置に位置しているとき、第一キャビティと第二キャビティとの間にはマイクロキャビティが形成され、１つまたは複数の半導体ウェハは前記マイクロキャビティ内に重畳状態に収納され、前記第二キャビティが第一キャビティに相対してオン位置に位置しているとき、前記半導体ウェハを前記マイクロキャビティから取り出すかまたは送入することができる。前記第一キャビティは前記マイクロキャビティと対向する内壁表面を具備し、前記第二キャビティは前記マイクロキャビティと対向する内壁表面を具備する。前記第二キャビティが第一キャビティに相対してオフ位置に位置しておりかつ前記半導体ウェハが前記マイクロキャビティ内に収納されているとき、前記第一キャビティの内壁表面は少なくとも、前記第一キャビティに近づいている前記半導体ウェハの第一側表面の辺縁部に当接し、前記第二キャビティの内壁表面は少なくとも、前記第二キャビティに近づいている前記半導体ウェハの第二側表面の辺縁部に当接し、前記第一キャビティの内壁表面と前記第二キャビティの内壁表面との間には前記半導体ウェハの外側に位置する外端面処理空間が形成され、前記外端面処理空間は外端面処理用貫通孔により外部と連通し、処理流体は前記外端面処理用貫通孔により前記マイクロキャビティ内に注入されるかまたは前記マイクロキャビティから流出する。
【００１１】
従来の事項と比較してみると、本発明は処理待ち半導体ウェハによりマイクロキャビティの外部に密閉された外端面処理空間を形成し、処理流体は前記外端面処理空間内で流動するとともに前記処理待ち半導体ウェハの辺縁部のみを処理することができる。
【図面の簡単な説明】
【００１２】
下記図面と明細書の詳細な説明により本発明の事項を容易に理解することができる。図面において同一の符号は同一の構造または部品を示す。
【図１ａ】半導体ウェハの構造を示す図である。
【図１ｂ】図１ａ中のＡ−Ａ線に沿う断面を示す断面図である。
【図１ｃ】外縁処理前の半導体ウェハの辺縁部を示す断面図である。
【図１ｄ】外縁処理後の半導体ウェハの辺縁部を示す断面図である。
【図２ａ】本発明の第一実施例に係る半導体処理装置の断面を示す図である。
【図２ｂ】図１ａ中のＡ部分を示す拡大図である。
【図２ｃ】図１ｂ中のＢ部分を示す拡大図である。
【図３ａ】本発明の第二実施例に係る半導体処理装置の断面を示す図である。
【図３ｂ】図２ａ中のＣ部分を示す拡大図である。
【図３ｃ】図２ａ中のＤ部分を示す拡大図である。
【図４】本発明の第三実施例に係る半導体処理装置の断面を示す図である。
【図５ａ】本発明の第四実施例に係る半導体処理装置の断面を示す図である。
【図５ｂ】図５ａ中のＥ部分を示す拡大図である。
【図５ｃ】図５ｂ中のＨ部分を示す拡大図である。
【図６ａ】本発明の第五実施例に係る半導体処理装置の断面を示す図である。
【図６ｂ】図５ａ中のＩ部分を示す拡大図である。
【図６ｃ】図５ａ中のＪ部分を示す拡大図である。
【図７】本発明の第六実施例に係る半導体処理装置の断面を示す図である。
【発明を実施するための形態】
【００１３】
本発明の目的、特徴および発明の効果をより詳細に理解してもらうため、以下、図面と具体的な実施例により本発明をより詳細に説明する。
【００１４】
この明細書の「１つの実施例」または「実施例」ということは、本発明の実施例に係る所定の特徴、構造または特性が本発明の少なくとも１つの実施形態に含まれていることを意味する。この明細書の色々な箇所に記載されている「１つの実施例」とは、同一の実施例を指すものでなく、他の実施例または所定の実施例を排斥する実施例を指すものでもない。この明細書中の「複数個」、「若干」という用語は２個または２個以上を意味し、この明細書中の「および／または」という用語は「および」と「または」を意味する。
【００１５】
第一実施例
図２ａ〜図２ｃを参照すると、その図面には本発明の第一実施例に係る半導体処理装置１００の構造が示されている。その図面において、図２ａは本発明の半導体処理装置１００の断面を示す図であり、図２ｂは図２ａ中のＡ部分を示す拡大図であり、図２ｃは図２ａ中のＢ部分を示す拡大図である。
【００１６】
図２ａ〜図２ｃに示すとおり、前記半導体処理装置１００は第一キャビティ１１０と第二キャビティ１２０を含む。前記第一キャビティ１１０は第一キャビティ板体１１１と当該第一キャビティ板体１１１の周辺から下へ延伸して形成される突出部１１２とを含む。前記第二キャビティ１２０は第二キャビティ板体１２１と当該第二キャビティ板体１２１の周辺から下へ窪んで形成される凹部１２２とを含む。
【００１７】
前記第一キャビティ１１０は前記第二キャビティ１２０に相対してオン位置とオフ位置との間で移動することができる。前記第一キャビティ１１０が前記第二キャビティ１２０に相対してオフ位置に位置しているとき、前記突出部１１２が凹部１２２に結合されることにより第一キャビティ板体１１１と第二キャビティ板体１２１との間には密閉のマイクロキャビティが形成される。処理待ち半導体ウェハを前記マイクロキャビティ内に収納させた後、所定の処理を待つことができる。前記第一キャビティ１１０が前記第二キャビティ１２０に相対してオン位置に位置しているとき、前記突出部１１２と前記凹部１２２が分離するので、前記処理待ち半導体ウェハを前記マイクロキャビティから取り出すか或いはマイクロキャビティに送入することができる。
【００１８】
本実施例において、前記第一キャビティ１１０が前記第二キャビティ１２０に相対してオフ位置に位置しているとき、前記第一キャビティ板体１１１の内壁表面と前記第二キャビティ板体１２１の内壁表面との間の距離、すなわち前記マイクロキャビティの高さは１つの処理待ち半導体ウェハ４００の厚さに対応する。したがって、本実施例の前記半導体処理装置１００が一回作動することにより処理待ち半導体ウェハ４００を１つしか処理することができない。
【００１９】
前記第一キャビティ１１０は該第一キャビティ１１０から前記マイクロキャビティの内壁表面側に窪んで形成される第一凹型通路１１３を具備し、前記第二キャビティ１２０は該第二キャビティ１２０から前記マイクロキャビティの内壁表面側に窪んで形成される第二凹型通路１２３を具備する。前記第二キャビティ１２０が第一キャビティ１１０に相対してオフ位置に位置しておりかつ前記処理待ち半導体ウェハ４００が前記マイクロキャビティ内に収納されているとき、前記第一凹型通路１１３と前記第二凹型通路１２３は連通しかつ第一凹型通路１１３と第二凹型通路１２３により辺縁部処理空間１３０が形成され、前記処理待ち半導体ウェハ４００の辺縁部は前記辺縁部処理空間１３０内に挿入される。
【００２０】
図２ａ〜図２ｃに示すとおり、本実施例において前記第一凹型通路１１３と前記第二凹型通路１２３は環状の凹型通路である。前記第二キャビティ１２０が第一キャビティ１１０に相対してオフ位置に位置しておりかつ前記処理待ち半導体ウェハ４００が前記マイクロキャビティ内に収納されているとき、前記第一凹型通路１１３の内壁の頂部は前記処理待ち半導体ウェハ４００の第一側表面に当接し、前記第二凹型通路１２３の内壁の頂部は前記処理待ち半導体ウェハ４００の第二側表面に当接する。その場合、前記処理待ち半導体ウェハ４００の辺縁部、前記第一凹型通路１１３の内壁および前記第二キャビティ１２０の内壁により密閉されかつ環状の前記辺縁部処理空間１３０が形成され、前記処理待ち半導体ウェハ４００の辺縁部全体は前記辺縁部処理空間１３０内に挿入される。
【００２１】
したがって、本実施例において、前記辺縁部処理空間１３０により前記処理待ち半導体ウェハ４００の辺縁部のみを処理することができる。
【００２２】
前記第一凹型通路１１３と前記第二凹型通路１２３を弧度が３６０度より小さい円弧形の凹型通路に形成することができる。その場合、前記第一凹型通路１１３と前記第二凹型通路１２３との間には密閉されかつ弧度が３６０度より小さい円弧形の前記辺縁部処理空間１３０が形成される。処理待ち半導体ウェハ４００の辺縁部の一部分のみを前記辺縁部処理空間１３０内に挿入することができる。その場合、前記辺縁部処理空間１３０により前記処理待ち半導体ウェハ４００の辺縁部の一部分のみを処理することができる。
【００２３】
前記第二キャビティ１２０は外部から当該第二キャビティ１２０を貫通することにより前記辺縁部処理空間１３０と連通する少なくとも２個の辺縁部処理用貫通孔を具備する。少なくとも１個の辺縁部処理用貫通孔を流体の入口にし、少なくとも１個の辺縁部処理用貫通孔を流体の出口にすることができる。本実施例には２個の前記辺縁部処理用貫通孔が形成され、１つは流体の入口として用いられる第一辺縁部処理用貫通孔１２４であり、他の１つは流体の出口として用いられる第二辺縁部処理用貫通孔１２５である。前記辺縁部処理空間１３０は前記第一辺縁部処理用貫通孔１２４と第二辺縁部処理用貫通孔１２５により外部と連通する。
【００２４】
本発明を用いるとき、処理流体を第一辺縁部処理用貫通孔１２４から前記辺縁部処理空間１３０内に注入することができる。前記辺縁部処理空間１３０内に注入される処理流体は前記辺縁部処理空間１３０内で流動し、前記処理流体が前記処理待ち半導体ウェハ４００の辺縁部と接触することにより処理待ち半導体ウェハ４００の辺縁部を処理することができる。前記処理待ち半導体ウェハ４００を処理した処理流体は第二辺縁部処理用貫通孔１２５から流出する。
【００２５】
前記処理において、前記処理待ち半導体ウェハ４００の辺縁部を腐食させることにより前記処理待ち半導体ウェハ４００の辺縁部の一部分の薄膜層を除去するか或いは前記処理待ち半導体ウェハ４００の辺縁部の所定の部分のみを洗浄することができる。
【００２６】
以下、前記処理待ち半導体ウェハ４００の辺縁部の一部分の薄膜層を腐食させることを例として説明する。図１ａ〜図１ｄと図２ａ〜図２ｃに示すとおり、処理待ち半導体ウェハ４００の辺縁部の第一側面と第二側面の薄膜層を腐食させるとともに除去するとき、薄膜層を腐食させる処理流体を前記第一辺縁部処理用貫通孔１２４から前記辺縁部処理空間１３０内に注入する。前記辺縁部処理空間１３０内に注入される処理流体は前記辺縁部処理空間１３０内で流動し、かつ前記処理流体が前記処理待ち半導体ウェハ４００の辺縁部の第一側面と第二側面と直接に接触する。図２ｃの矢印が示すとおり、処理流体は前記処理待ち半導体ウェハ４００の辺縁部の第一側面と第二側面に垂直である方向に第一側面と第二側面を腐食させることにより処理待ち半導体ウェハ４００の辺縁部の第一側面と第二側面の薄膜層４０２を腐食させるとともに除去する。図１ｄに示すとおり、処理が終わると、処理待ち半導体ウェハ４００の辺縁部の第一側表面と第二側表面の薄膜層４０２は腐食するとともに除去され、処理待ち半導体ウェハ４００の辺縁部の第一側面と第二側面は露出する。前記処理待ち半導体ウェハ４００を処理した処理流体は前記第二辺縁部処理用貫通孔１２５から流出する。
【００２７】
以上のとおり、前記辺縁部処理空間１３０を採用する場合、本実施例の半導体処理装置１００は少量の処理流体により前記処理待ち半導体ウェハ４００の辺縁部の所定の部位を腐食させることができ、処理のコストを大幅に低減することができる。従来の乾式処理装置と比較してみると、本実施例の半導体処理装置１００は、構造が簡単であり、使用が簡単であり、使用者の操作に対する要求が低いという利点を有している。
【００２８】
以上のとおり、本実施例に係る半導体処理装置１００により前記処理待ち半導体ウェハ４００の辺縁部の所定の部分を処理することができる。
【００２９】
前記処理流体が前記処理待ち半導体ウェハ４００で流動する流速を制御することにより処理流体の使用量を低減することができる。
【００３０】
図２ａ〜図２ｃに示すとおり、本実施例において前記第二キャビティ１２０は当該第二キャビティ１２０から前記マイクロキャビティの内壁表面側へ窪んで形成される凹入部を更に含み、前記凹入部は前記第二凹型通路１２３の裏側に位置する。前記第二キャビティ１２０が第一キャビティ１１０に相対してオフ位置に位置しておりかつ前記処理待ち半導体ウェハ４００が前記マイクロキャビティ内に収納されているとき、前記処理待ち半導体ウェハ４００の第二側表面の一部分の区域が前記凹入部の頂部を覆うことにより裏側処理空間１４０が形成される。前記裏側処理空間１４０は前記辺縁部処理空間１３０の裏側に位置する。
【００３１】
前記第二キャビティ１２０は外部から当該第二キャビティ１２０を貫通することにより前記裏側処理空間１４０と連通する少なくとも２個の裏側面処理用貫通孔を具備する。２個の裏側面処理用貫通孔において、少なくとも１個の裏側面処理用貫通孔を流体の入口にし、少なくとも１個の裏側面処理用貫通孔を流体の出口にすることができる。本実施例には３個の裏側面処理用貫通孔が形成され、３個の裏側面処理用貫通孔は流体の入口として用いられる１つの第一裏側面処理用貫通孔１２６と流体の出口として用いられる２つの第二裏側面処理用貫通孔１２７とを含む。前記第一裏側面処理用貫通孔１２６は前記凹入部の中央位置に位置し、２つの第二裏側面処理用貫通孔１２７は前記凹入部の辺縁部にそれぞれ位置している。前記裏側処理空間１４０は前記第一裏側面処理用貫通孔１２６と第二裏側面処理用貫通孔１２７により外部と連通する。
【００３２】
本発明を用いるとき、処理流体を第一裏側面処理用貫通孔１２６から前記裏側処理空間１４０内に注入することができる。前記裏側処理空間１４０内に注入される処理流体は前記処理待ち半導体ウェハ４００の第二側表面の前記凹入部の頂部を覆う一部分の区域と接触するとともに処理する。前記処理待ち半導体ウェハ４００を処理した処理流体は第二裏側面処理用貫通孔１２７から流出する。
【００３３】
以上のとおり、本実施例の前記裏側処理空間１４０により前記処理待ち半導体ウェハ４００の第二側表面の一部分の区域のみを処理することができる。本実施例において、前記凹入部の数量は１個であり、その凹入部は前記第二キャビティ１２０の内壁表面１２３の中央に位置しているので、前記裏側処理空間１４０により前記処理待ち半導体ウェハ４００の第二側表面の一部分の中部を処理することができる。
【００３４】
他の具体的な実施例において、具体的な需要により２個または複数個の前記凹入部を形成することもできる。その凹入部の数量は裏側処理空間１４０の数量に対応し、各前記裏側処理空間１４０は少なくとも２個の裏側面処理用貫通孔にそれぞれ対応する。具体的な需要により前記凹入部の位置およびサイズを調節することができる。それにより前記処理待ち半導体ウェハ４００の第二側表面の複数の区域の所定の位置を所定のサイズに処理することができる。
【００３５】
前記処理により前記処理待ち半導体ウェハ４００の第二側表面の所定の区域の薄膜層を腐食させるとともに除去するか或いは前記処理待ち半導体ウェハ４００の第二側表面の所定の区域を洗浄することができる。
【００３６】
第二実施例
図３ａ〜図３ｃを参照すると、その図面には本発明の第二実施例に係る半導体処理装置２００の構造が示されている。その図面において、図３ａは半導体処理装置２００の断面を示す図であり、図３ｂは図３ａ中のＣ部分を示す拡大図であり、図３ｃは図３ａ中のＤ部分を示す拡大図である。
【００３７】
図３ａ〜図３ｃに示すとおり、第二実施例の半導体処理装置２００の構造、作動過程は前記第一実施例の半導体処理装置１００の構造、作動過程と類似している。相違点は、前記半導体処理装置２００のマイクロキャビティの高さが１つの処理待ち半導体ウェハ４００の厚さより上回ることにある。したがって、マイクロキャビティ内に重畳する３つの処理待ち半導体ウェハ４００を同時に処理することができる。
【００３８】
説明を簡単にするため、この明細書において前記半導体処理装置２００と前記半導体処理装置１００の相違点のみについて説明する。
【００３９】
本実施例において、各前記処理待ち半導体ウェハ４００の辺縁部の第一側表面、第二側表面を前記辺縁部処理空間１３０内に露出させることにより処理の効果を確保することができる。前記半導体処理装置２００は複数個の円形スペーサー５０を更に含み、前記円形スペーサー５０の直径は前記処理待ち半導体ウェハ４００の直径より小さい。
【００４０】
処理をするとき、隣接している２つの前記処理待ち半導体ウェハ４００の間に円形スペーサー５０を１つずつ取り付けることにより、隣接している２つの前記処理待ち半導体ウェハ４００の間に高さが前記円形スペーサー５０の厚さに対応する隙間をそれぞれ形成し、これにより処理流体が前記隙間内にスムーズに流入できるようにし、その処理流体により処理待ち半導体ウェハ４００の辺縁部の第一側表面と第二側表面を垂直に処理することを実現することができる。
【００４１】
本実施例において、前記マイクロキャビティの高さは３つの処理待ち半導体ウェハ４００と処理待ち半導体ウェハ４００の間に取り付けられる２つの円形スペーサー５０を積み重ねる厚さに対応し、本実施例の半導体処理装置２００により３つの処理待ち半導体ウェハ４００を同時に処理することができる。
【００４２】
図３ｃに示すとおり、本実施例において、前記第二キャビティ１２０が第一キャビティ１１０に相対してオフ位置に位置しておりかつ前記処理待ち半導体ウェハ４００と複数の前記円形スペーサー５０が前記マイクロキャビティ内に重畳状態に収納されているとき、前記処理待ち半導体ウェハ４００の辺縁部、円形スペーサー５０の外端面、第一凹型通路１１３の内壁および前記第二凹型通路１２３の内壁により密閉されかつ環状の前記辺縁部処理空間４００が形成される。また、前記凹入部と接触する前記処理待ち半導体ウェハ４００の第二側表面の一部分の区域が前記凹入部の頂部を覆うことにより裏側処理空間１４０が形成される。
【００４３】
他の実施例において、前記半導体処理装置２００のマイクロキャビティの高さを調節することができる（例えば増加させることができる）。その場合、前記半導体処理装置２００により２個、４個等の処理待ち半導体ウェハ４００を同時に処理することができる。処理の効率を向上させるため、処理の過程において、各前記処理待ち半導体ウェハ４００と各前記円形スペーサー５０を前記マイクロキャビティ内に重畳状態に収納させることができる。
【００４４】
第三実施例
前記２つの実施例の半導体処理装置のマイクロキャビティの高さはいずれも固定し、それを自由に調節することができない。したがって、前記２つの実施例の半導体処理装置が一回作動することにより所定の数量の処理待ち半導体ウェハしか処理することができない。
【００４５】
半導体処理装置の適用性を向上させ、いろいろな数量の処理待ち半導体ウェハを処理するため、半導体処理装置の構造を更に改良する必要がある。
【００４６】
図４を参照すると、その図面は本発明の第三実施例に係る半導体処理装置３００を示す断面図である。図４に示すとおり、第三実施例の半導体処理装置３００の構造、作動過程は前記第一実施例の半導体処理装置１００と第二実施例の半導体処理装置２００の構造、作動過程と類似している。相違点は、第三実施例の半導体処理装置３００が高さ調節構造を更に含み、前記高さ調節構造により前記マイクロキャビティの高さを調節することにある。
【００４７】
本実施例において、高さ調節構造は前記第一キャビティ１１０の突出部１１２と前記第二キャビティ１２０の凹部１２２との間に取り付けられる着脱可能なスペーサー１５０である。前記着脱可能なスペーサー１５０は、前記第一キャビティ１１０の突出部１１２と前記第二キャビティ１２０の凹部１２２との間に取り付けられるか或いは、前記突出部１１２に直接に取り付けられるか或いは、前記凹部１２２の所定の位置決め構造内に取り付けられることができるが、本発明はそれを限定しない。
【００４８】
他の実施例において、他の高さ調節構造により前記マイクロキャビティの高さを調節することもできる。
【００４９】
本実施例において、厚さが異なっている前記着脱可能なスペーサー１５０を使用することにより、前記マイクロキャビティの高さを所定の高さに調節し、いろいろな数量の前記処理待ち半導体ウェハ４００を処理することができる。
【００５０】
本実施例の半導体処理装置３００において、着脱可能なスペーサー１５０を取り付けなくてもよい。その場合、前記マイクロキャビティの元の高さは１つの前記処理待ち半導体ウェハ４００の高さに対応し、前記半導体処理装置３００が一回作動することにより１つの処理待ち半導体ウェハ４００を処理することができる。
【００５１】
注意されたいことは、他の実施例において、前記マイクロキャビティの元の高さは、２つ、３つまたは複数の処理待ち半導体ウェハ４００が重畳する高さに対応することもできる。
【００５２】
以上のとおり、本実施例の半導体処理装置３００のマイクロキャビティの高さを自由に調節することができるので、前記半導体処理装置３００が一回作動することによりいろいろな数量の処理待ち半導体ウェハを処理し、半導体処理装置の適用性を大幅に向上させることができる。
【００５３】
第四実施例
図５ａ〜図５ｃを参照すると、その図面には本発明の第四実施例に係る半導体処理装置５００の構造が示されている。その図面において、図５ａは第四実施例の半導体処理装置５００の断面を示す図であり、図５ｂは図５ａ中のＥ部分を示す拡大図であり、図５ｃは図５ｂ中のＨ部分を示す拡大図である。
【００５４】
図５ａ〜図５ｃに示すとおり、第四実施例の半導体処理装置５００は第一キャビティ５１０と第二キャビティ５２０を含む。前記第一キャビティ５１０は第一キャビティ板体５１１と当該第一キャビティ板体５１１の周辺から下へ延伸して形成される突出部５１２とを含む。前記第二キャビティ５２０は第二キャビティ板体５２１と当該第二キャビティ板体５２１の周辺から下へ窪んで形成される凹部５２２とを含む。
【００５５】
前記第一キャビティ５１０は第二キャビティ５２０に相対してオン位置とオフ位置との間で移動することができる。前記第一キャビティ５１０が前記第二キャビティ５２０に相対してオフ位置に位置しているとき、前記突出部５１２が凹部５２２に結合されることにより第一キャビティ板体５１１と第二キャビティ板体５２１との間には密閉のマイクロキャビティが形成される。処理待ち半導体ウェハを前記マイクロキャビティ内に収納させた後、所定の処理を待つことができる。前記第一キャビティ５１０が前記第二キャビティ５２０に相対してオン位置に位置しているとき、前記突出部５１２と前記凹部５２２が分離するので、前記処理待ち半導体ウェハ４００を前記マイクロキャビティから取り出すか或いはマイクロキャビティに送入することができる。
【００５６】
前記第一キャビティ５１０は前記マイクロキャビティと対向する内壁表面５１３を具備し、前記第二キャビティ５２０は前記マイクロキャビティと対向する内壁表面５２３を具備する。
【００５７】
本実施例において、前記第二キャビティ５２０が前記第一キャビティ５１０に相対してオフ位置に位置しているとき、前記第一キャビティ５１０の内壁表面５１３と前記第二キャビティ５２０の内壁表面５２３との間の距離、すなわち前記マイクロキャビティの高さは１つの処理待ち半導体ウェハ４００の厚さに対応する。したがって、本実施例の前記半導体処理装置５００が一回作動することにより処理待ち半導体ウェハ４００を１つしか処理することができない。
【００５８】
図５ｃに示すとおり、前記第二キャビティ５２０が前記第一キャビティ５１０に相対してオフ位置に位置しておりかつ前記処理待ち半導体ウェハ４００が前記マイクロキャビティ内に収納されているとき、前記第一キャビティ５１０の内壁表面５１３は前記処理待ち半導体ウェハ４００の第一側表面の辺縁部に当接し、前記第二キャビティ５２０の内壁表面５２３は前記処理待ち半導体ウェハ４００の第二側表面の辺縁部に当接する。その場合、前記処理待ち半導体ウェハ４００の外端面、前記第一キャビティ５１０の内壁表面５１３の辺縁部、前記第一突出部５１２の裏側表面５１２１の上部辺縁部および前記第二キャビティ５２０の内壁表面５２３の辺縁部により密閉されかつ環状の前記外端面処理空間５３０が形成される。
【００５９】
各前記処理待ち半導体ウェハ４００の外端面全体は前記外端面処理空間５３０内に露出しているので、前記外端面処理空間５３０に処理流体を満タンまたは定量に注入することにより前記処理待ち半導体ウェハ４００の外端面の所定の部分を処理することができる。
【００６０】
前記第二キャビティ５２０は外部から当該第二キャビティ５２０を貫通することにより前記外端面処理空間５３０と連通する少なくとも２個の外端面処理用貫通孔を具備する。少なくとも１個の外端面処理用貫通孔を流体の入口にし、少なくとも１個の外端面処理用貫通孔を流体の出口にすることができる。本実施例には２個の前記外端面処理用貫通孔が形成され、１つは流体の入口として用いられる第一外端面処理用貫通孔５２４であり、他の１つは流体の出口として用いられる第二外端面処理用貫通孔５２５である。前記外端面処理空間５３０は前記第一外端面処理用貫通孔５２４と第二外端面処理用貫通孔５２５により外部と連通する。
【００６１】
本発明を用いるとき、処理流体を第一外端面処理用貫通孔５２４から前記外端面処理空間５３０内に注入することができる。前記外端面処理空間５３０内に注入される処理流体は前記外端面処理空間５３０内で流動し、前記処理流体が前記処理待ち半導体ウェハ４００の外端面と接触することにより処理待ち半導体ウェハ４００を処理する。前記処理待ち半導体ウェハ４００を処理した処理流体は第二外端面処理用貫通孔５２５から流出する。
【００６２】
前記処理において、前記処理待ち半導体ウェハ４００の外端面を腐食させることにより前記処理待ち半導体ウェハ４００の辺縁部の一部分の薄膜層を除去するか或いは前記処理待ち半導体ウェハ４００の外端面の所定の部分のみを洗浄することができる。
【００６３】
以下、前記処理待ち半導体ウェハ４００の辺縁部の一部分の薄膜層を腐食させることを例として説明する。図１ａ〜図１ｄと図５ａ〜図５ｃに示すとおり、処理待ち半導体ウェハ４００の辺縁部の第一側面と第二側面の薄膜層を腐食させるとともに除去するとき、薄膜層を腐食させる処理流体を前記第一外端面処理用貫通孔５２４から前記外端面処理空間５３０内に注入する。前記外端面処理空間５３０内に注入される処理流体は前記外端面処理空間５３０内で流動し、かつ前記処理待ち半導体ウェハ４００の外端面処理空間５３０と接触する。図５ｃの矢印が示すとおり、処理流体は外端面に垂直である方向に沿って前記処理待ち半導体ウェハ４００の辺縁部の第一側面と第二側面の薄膜層４０２を腐食させる。図１ｄに示すとおり、処理が終わると、処理待ち半導体ウェハ４００の辺縁部の第一側表面と第二側表面の薄膜層４０２は腐食するとともに除去され、処理待ち半導体ウェハ４００の辺縁部の第一側面と第二側面は露出する。前記処理待ち半導体ウェハ４００を処理した処理流体は前記第二外端面処理用貫通孔５２５から流出する。
【００６４】
以上のとおり、前記外端面処理空間５３０を採用する場合、本実施例の半導体処理装置５００は少量の処理流体により前記処理待ち半導体ウェハ４００の辺縁部の所定の部位を腐食させることができ、処理のコストを大幅に低減することができる。従来の乾式処理装置と比較してみると、本実施例の半導体処理装置５００は、構造が簡単であり、使用が簡単であり、使用者の操作技能に対する要求が低いという利点を有している。
【００６５】
図５ａ〜図５ｃに示すとおり、本実施例において前記第二キャビティ５２０は当該第二キャビティ５２０から前記マイクロキャビティの内壁表面５２４側へ窪んで形成される凹入部を更に含む。前記第二キャビティ５２０が前記第一キャビティ５１０に相対してオフ位置に位置しておりかつ前記処理待ち半導体ウェハ４００が前記マイクロキャビティ内に収納されているとき、前記処理待ち半導体ウェハ４００の第二側表面の一部分の区域が前記凹入部の頂部を覆うことにより裏側処理空間５４０が形成される。前記裏側処理空間５４０は前記外端面処理空間５３０の裏側に位置する。
【００６６】
前記第二キャビティ５２０は外部から当該第二キャビティ５２０を貫通することにより前記裏側処理空間５４０と連通する少なくとも２個の裏側面処理用貫通孔を具備する。２個の裏側面処理用貫通孔において、少なくとも１個の裏側面処理用貫通孔を流体の入口にし、少なくとも１個の裏側面処理用貫通孔を流体の出口にすることができる。本実施例には２個の裏側面処理用貫通孔が形成され、２個の裏側面処理用貫通孔は流体の入口として用いられる第一裏側面処理用貫通孔５２６と流体の出口として用いられる第二裏側面処理用貫通孔５２７とを含む。前記裏側処理空間５４０は前記第一裏側面処理用貫通孔５２６と第二裏側面処理用貫通孔５２７により外部と連通する。
【００６７】
本発明を用いるとき、処理流体を第一裏側面処理用貫通孔５２６から前記裏側処理空間５４０内に注入することができる。前記裏側処理空間５４０内に注入される処理流体は前記処理待ち半導体ウェハ４００の第二側表面の前記凹入部の頂部を覆う一部分の区域と接触するとともに処理する。前記処理待ち半導体ウェハ４００を処理した処理流体は第二裏側面処理用貫通孔５２７から流出する。
【００６８】
以上のとおり、本実施例の前記裏側処理空間５４０により前記処理待ち半導体ウェハ４００の第二側表面の一部分の区域のみを処理することができる。本実施例において、前記凹入部の数量は１個であり、その凹入部は前記第二キャビティ５２０の内壁表面５２３の中央に位置しているので、前記裏側処理空間５４０により前記処理待ち半導体ウェハ４００の第二側表面の一部分の中部を処理することができる。
【００６９】
他の具体的な実施例において、具体的な需要により２個または複数個の前記凹入部を形成することもできる。その凹入部の数量は裏側処理空間５４０の数量に対応し、各前記裏側処理空間５４０は少なくとも２個の裏側面処理用貫通孔にそれぞれ対応する。具体的な需要により前記凹入部の位置およびサイズを調節することができる。それにより前記処理待ち半導体ウェハ４００の第二側表面の複数の区域の所定の位置を所定のサイズに処理することができる。
【００７０】
前記処理により前記処理待ち半導体ウェハ４００の第二側表面の所定の区域の薄膜層を腐食させるとともに除去するか或いは前記処理待ち半導体ウェハ４００の第二側表面の所定の区域を洗浄することができる。
【００７１】
第五実施例
図６ａ〜図６ｃを参照すると、その図面には本発明の第五実施例に係る半導体処理装置６００の構造が示されている。その図面において、図６ａは第五実施例の半導体処理装置６００の断面を示す図であり、図６ｂは図６ａ中のＩ部分を示す拡大図であり、図６ｃは図６ｂ中のＪ部分を示す拡大図である。
【００７２】
図６ａ〜図６ｃに示すとおり、第五実施例の半導体処理装置６００の構造、作動過程は前記第四実施例の半導体処理装置５００の構造、作動過程と類似している。相違点は、第五実施例の半導体処理装置６００のマイクロキャビティの高さは４つの処理待ち半導体ウェハ４００が重畳している高さに対応する。第五実施例の半導体処理装置６００により重畳している４つの処理待ち半導体ウェハ４００を同時に処理することができる。
【００７３】
説明を簡単にするため、この明細書において前記半導体処理装置６００と前記半導体処理装置５００の相違点のみについて説明する。
【００７４】
図６ｃに示すとおり、本実施例において、前記第一キャビティ５１０が前記第二キャビティ５２０に相対してオフ位置に位置しておりかつ４つの前記処理待ち半導体ウェハ４００が前記マイクロキャビティ内に重畳状態に収納されているとき、４つの前記処理待ち半導体ウェハ４００の外端面、前記第一キャビティ５１０の内壁表面５１３の辺縁部、前記第一突出部５１２の裏側表面５１２１の上部辺縁部および前記第二キャビティ５２０の内壁表面５２３の辺縁部により密閉されかつ環状の前記外端面処理空間５３０が形成される。また、前記凹入部と接触する前記処理待ち半導体ウェハ４００の第二側表面の一部分の区域が前記凹入部の頂部を覆うことにより前記裏側処理空間５４０が形成される。
【００７５】
前記半導体処理装置６００のマイクロキャビティの元の高さは、２つ、３つまたは複数の処理待ち半導体ウェハ４００が重畳する高さに対応することもできる。その場合、前記半導体処理装置４００により重畳している２つ、３つまたは複数の処理待ち半導体ウェハ４００を同時に処理することができる。処理の効果を向上させるため、処理をするとき、前記複数の処理待ち半導体ウェハ４００を同軸の重畳状態に前記マイクロキャビティ内に収納させ、前記複数の処理待ち半導体ウェハ４００の外端面を同高に揃えることができる。
【００７６】
以上のとおり、本実施例の半導体処理装置６００の外端面処理空間５３０により２つ以上の前記処理待ち半導体ウェハ４００の外端面を同時に処理することができる。また、半導体処理装置６００の裏側処理空間５４０により前記凹入部と接触する前記処理待ち半導体ウェハ４００の第二側表面の所定の区域を処理することができる。
【００７７】
第六実施例
前記２つの実施例の半導体処理装置のマイクロキャビティの高さはいずれも固定し、それを自由に調節することができない。したがって、前記２つの実施例の半導体処理装置が一回作動することにより所定の数量の処理待ち半導体ウェハしか処理することができない。
【００７８】
半導体処理装置の適用性を向上させ、いろいろな数量の処理待ち半導体ウェハを処理するため、半導体処理装置の構造を更に改良する必要がある。
【００７９】
図７を参照すると、その図面は本発明の第六実施例に係る半導体処理装置７００を示す断面図である。図７に示すとおり、第六実施例の半導体処理装置７００の構造、作動過程は前記第四実施例の半導体処理装置５００と第五実施例の半導体処理装置６００の構造、作動過程と類似している。相違点は、第六実施例の半導体処理装置７００が高さ調節構造を更に含み、前記高さ調節構造により前記マイクロキャビティの高さを調節することにある。
【００８０】
本実施例において、高さ調節構造は前記第一キャビティ５１０の突出部５１２と前記第二キャビティ５２０の凹部５２２との間に取り付けられる着脱可能なスペーサー５５０である。前記着脱可能なスペーサー５５０は、前記第一キャビティ５１０の突出部５１２と前記第二キャビティ５２０の凹部５２２との間に取り付けられるか或いは、前記突出部５１２に直接に取り付けられるか或いは、前記凹部５２２の所定の位置決め構造内に取り付けられることができるが、本発明はそれを限定しない。他の実施例において、他の高さ調節構造により前記マイクロキャビティの高さを調節することもできる。
【００８１】
本実施例において、厚さが異なっている前記着脱可能なスペーサー５５０を使用することにより、前記マイクロキャビティの高さを所定の高さに調節し、いろいろな数量の前記処理待ち半導体ウェハ４００を処理することができる。
【００８２】
本実施例の半導体処理装置７００において、着脱可能なスペーサー５５０を取り付けなくてもよい。その場合、前記マイクロキャビティの元の高さは１つの前記処理待ち半導体ウェハ４００の高さに対応し、前記半導体処理装置７００が一回作動することにより１つの処理待ち半導体ウェハ４００を処理することができる。
【００８３】
重畳している２つの処理待ち半導体ウェハ４００を処理するとき、１つの前記処理待ち半導体ウェハ４００の高さに対応する前記着脱可能なスペーサー５５０を前記第一キャビティ５１０の突出部５１２と前記第二キャビティ５２０の凹部５２２との間に取り付けることができる。同様に、重畳している複数の処理待ち半導体ウェハ４００を処理するとき、複数の前記処理待ち半導体ウェハ４００の高さに対応する前記着脱可能なスペーサー５５０を前記第一キャビティ５１０の突出部５１２と前記第二キャビティ５２０の凹部５２２との間に取り付けることができる。
【００８４】
注意されたいことは、他の実施例において、前記マイクロキャビティの元の高さは、２つ、３つまたは複数の処理待ち半導体ウェハ４００が重畳する高さに対応することもできる。
【００８５】
以上のとおり、本実施例の半導体処理装置７００のマイクロキャビティの高さを自由に調節することができるので、前記半導体処理装置３００が一回作動することによりいろいろな数量の処理待ち半導体ウェハを処理し、半導体処理装置の適用性を大幅に向上させることができる。
【００８６】
以上、本発明の具体的な実施例を説明してきたが、前記実施例は本発明の例示にしか過ぎないものであるため、本発明は前記実施例の構成にのみ限定されるものでない。この技術分野の技術者は本発明の要旨を逸脱しない範囲において設計の変更、改良等をすることができ、そのような設計の変更、改良等があっても本発明に含まれることは勿論である。
【図１ａ】
2021526312.tif 000003
【図１ｂ】
2021526312.tif 000004
【図１ｃ】
2021526312.tif 000005
【図１ｄ】
2021526312.tif 000006
【図２ａ】
2021526312.tif 000007
【図２ｂ】
2021526312.tif 000008
【図２ｃ】
2021526312.tif 000009
【図３ａ】
2021526312.tif 000010
【図３ｂ】
2021526312.tif 000011
【図３ｃ】
2021526312.tif 000012
【図４】
2021526312.tif 000013
【図５ａ】
2021526312.tif 000014
【図５ｂ】
2021526312.tif 000015
【図５ｃ】
2021526312.tif 000016
【図６ａ】
2021526312.tif 000017
【図６ｂ】
2021526312.tif 000018
【図６ｃ】
2021526312.tif 000019
【図７】
2021526312.tif 000020
【手続補正書】
【提出日】令和2年11月27日(2020.11.27)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
下記図面と明細書の詳細な説明により本発明の事項を容易に理解することができる。図面において同一の符号は同一の構造または部品を示す。
【図１ａ】半導体ウェハの構造を示す図である。
【図１ｂ】図１ａ中のＡ−Ａ線に沿う断面を示す断面図である。
【図１ｃ】外縁処理前の半導体ウェハの辺縁部を示す断面図である。
【図１ｄ】外縁処理後の半導体ウェハの辺縁部を示す断面図である。
【図２ａ】本発明の第一実施例に係る半導体処理装置の断面を示す図である。
【図２ｂ】図２ａ中のＡ部分を示す拡大図である。
【図２ｃ】図２ａ中のＢ部分を示す拡大図である。
【図３ａ】本発明の第二実施例に係る半導体処理装置の断面を示す図である。
【図３ｂ】図３ａ中のＣ部分を示す拡大図である。
【図３ｃ】図３ａ中のＤ部分を示す拡大図である。
【図４】本発明の第三実施例に係る半導体処理装置の断面を示す図である。
【図５ａ】本発明の第四実施例に係る半導体処理装置の断面を示す図である。
【図５ｂ】図５ａ中のＥ部分を示す拡大図である。
【図５ｃ】図５ｂ中のＨ部分を示す拡大図である。
【図６ａ】本発明の第五実施例に係る半導体処理装置の断面を示す図である。
【図６ｂ】図６ａ中のＩ部分を示す拡大図である。
【図６ｃ】図６ｂ中のＪ部分を示す拡大図である。
【図７】本発明の第六実施例に係る半導体処理装置の断面を示す図である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
図３ｃに示すとおり、本実施例において、前記第二キャビティ１２０が第一キャビティ１１０に相対してオフ位置に位置しておりかつ前記処理待ち半導体ウェハ４００と複数の前記円形スペーサー５０が前記マイクロキャビティ内に重畳状態に収納されているとき、前記処理待ち半導体ウェハ４００の辺縁部、円形スペーサー５０の外端面、第一凹型通路１１３の内壁および前記第二凹型通路１２３の内壁により密閉されかつ環状の前記辺縁部処理空間１３０が形成される。また、前記凹入部と接触する前記処理待ち半導体ウェハ４００の第二側表面の一部分の区域が前記凹入部の頂部を覆うことにより裏側処理空間１４０が形成される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
図５ｃに示すとおり、前記第二キャビティ５２０が前記第一キャビティ５１０に相対してオフ位置に位置しておりかつ前記処理待ち半導体ウェハ４００が前記マイクロキャビティ内に収納されているとき、前記第一キャビティ５１０の内壁表面５１３は前記処理待ち半導体ウェハ４００の第一側表面の辺縁部に当接し、前記第二キャビティ５２０の内壁表面５２３は前記処理待ち半導体ウェハ４００の第二側表面の辺縁部に当接する。その場合、前記処理待ち半導体ウェハ４００の外端面、前記第一キャビティ５１０の内壁表面５１３の辺縁部、第一突出部５１２の裏側表面５１２１の上部辺縁部および前記第二キャビティ５２０の内壁表面５２３の辺縁部により密閉されかつ環状の前記外端面処理空間５３０が形成される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正の内容】
【００７５】
前記半導体処理装置６００のマイクロキャビティの元の高さは、２つ、３つまたは複数の処理待ち半導体ウェハ４００が重畳する高さに対応することもできる。その場合、前記半導体処理装置６００により重畳している２つ、３つまたは複数の処理待ち半導体ウェハ４００を同時に処理することができる。処理の効果を向上させるため、処理をするとき、前記複数の処理待ち半導体ウェハ４００を同軸の重畳状態に前記マイクロキャビティ内に収納させ、前記複数の処理待ち半導体ウェハ４００の外端面を同高に揃えることができる。
【国際調査報告】
2021526312.tif 000021
2021526312.tif 000022
2021526312.tif 000023
2021526312.tif 000024
2021526312.tif 000025