(57)【要約】  例示の装置において、ラッチ（１０８）が、第１のスイッチ（１１０）のソースに結合される第１のノード（１２８）、及び、第１のスイッチ（１１０）のゲートに結合される出力（１３０）を含む。第１のダイオード（２１８）が、第１のノード（１２８）及び第２のノード（２２４）に結合される。第２のダイオード（２２０）が、第２のノード（２２４）及び接地（１３２）に結合される。第２のスイッチ（２０６）が電圧源（２００）及び第２のノード（２２４）に結合される。第３のスイッチ（２１２）が、第２のスイッチ（２０６）に結合されるゲート、第２のノード（２２４）に結合される第３のソース、及びラッチ（１０８）に結合される第３のドレインを含む。
2021535723.tif 000002
【特許請求の範囲】
【請求項１】
装置であって、
第１のスイッチの第１のソースに結合される第１のノードと、前記第１のスイッチの第１のゲートに結合される出力とを含むラッチ、
前記第１のノード及び第２のノードに結合される第１のダイオード、
前記第２のノード及び接地に結合される第２のダイオード、
電圧源及び前記第２のノードに結合される第２のスイッチ、並びに、
前記第２のスイッチに結合される第３のゲートと、前記第２のノードに結合される第３のソースと、前記ラッチに結合される第３のドレインとを含む第３のスイッチ、
を含む、装置。
【請求項２】
請求項１に記載の装置であって、前記電圧源が接地に結合される、装置。
【請求項３】
請求項１に記載の装置であって、前記第１のスイッチが、電力コンバータの出力段に結合されるハイサイドスイッチである、装置。
【請求項４】
請求項３に記載の装置であって、前記電力コンバータの前記出力段に結合されるローサイドスイッチをさらに含み、前記ローサイドスイッチが、前記ハイサイドスイッチの第２のドレイン−ソース抵抗より低い第１のドレイン−ソース抵抗を含む、装置。
【請求項５】
請求項１に記載の装置であって、
前記電圧源に結合される第４のスイッチ、及び、
前記第４のスイッチに結合される第５のゲートと、前記第２のノードに結合される第５のソースと、前記ラッチに結合される第５のドレインとを含む第５のスイッチ、
をさらに含む、装置。
【請求項６】
請求項５に記載の装置であって、前記第２のスイッチが第１のレジスタを介して前記第２のノードに結合され、前記第５のスイッチが第２のレジスタを介して前記第２のノードに結合される、装置。
【請求項７】
請求項１に記載の装置であって、前記第１のダイオードが第１のアノード及び第１のカソードを含み、前記第１のアノードが前記第２のノードに結合され、前記第１のカソードが前記第１のノードに結合される、装置。
【請求項８】
請求項７に記載の装置であって、前記第２のダイオードが第２のアノード及び第２のカソードを含み、前記第２のアノードが前記第２のノードに結合され、前記第２のカソードが接地に結合される、装置。
【請求項９】
請求項１に記載の装置であって、前記第２のスイッチを前記ラッチに結合するためのボンドパッドをさらに含み、前記ボンドパッドが、コンタクトに結合される二次元電子ガス層を含み、前記コンタクトが前記第１のノードに結合される、装置。
【請求項１０】
請求項９に記載の装置であって、前記二次元電子ガス層と、前記第１のノードに結合される前記コンタクトとが、寄生静電容量を低減させる、装置。
【請求項１１】
装置であって、
ラッチであって、前記ラッチの第１又は第２の状態に基づいて、第１のノードに対応する第１の電圧又は第２のノードに対応する第２の電圧を電力コンバータのトランジスタに出力する、前記ラッチ、
第１のダイオードであって、前記第２のノードに対応する前記第２の電圧が負であるとき、第３のノードから前記第２のノードへの第１の電圧降下をつくるため、及び、前記第２のノードに対応する前記第２の電圧が正であるとき、第１の電流が前記第２のノードから前記第３のノードに流れることを防止するための、前記第１のダイオード、並びに、
第２のダイオードであって、前記第３のノードにおける第３の電圧が正であるとき、前記第３のノードから接地への第２の電圧降下をつくるため、及び、前記第３のノードにおける前記第３の電圧が負であるとき、第２の電流が接地から前記第３のノードに流れることを防止するための、前記第２のダイオード、
を含み、
前記第２のノードが、前記トランジスタのソースに結合される、
装置。
【請求項１２】
請求項１１に記載の装置であって、
第１の制御信号に基づいて、第３の電流が電圧源から第１のレジスタを介して前記第３のノードに流れることを可能にするための第１のトランジスタ、及び、
前記第３の電流が前記第１のレジスタを介して流れることを前記第１のトランジスタが可能にするときにイネーブルする第２のトランジスタ、
をさらに含み、
前記第２のトランジスタを前記イネーブルすることが、前記ラッチの前記第１のノードから前記第３のノードまでの第１の経路を生成するためのものであり、前記ラッチが、前記第２のトランジスタの前記イネーブルに応答して、前記ラッチの前記第１の状態をトリガするためのものである、
装置。
【請求項１３】
請求項１２に記載の装置であって、
第２の制御信号に基づいて、第４の電流が前記電圧源から第２のレジスタを介して前記第３のノードに流れることを可能にするための第３のトランジスタ、及び、
前記第４の電流が前記第２のレジスタを介して流れることを前記第３のトランジスタが可能にするときにイネーブルする第４のトランジスタ、
をさらに含み、
前記第４のトランジスタを前記イネーブルすることが、前記ラッチの前記第１のノードから前記第３のノードまでの第２の経路を生成するためのものであり、前記ラッチが、前記第４のトランジスタの前記イネーブルに応答して、前記ラッチの前記第２の状態をトリガするためのものである、
装置。
【請求項１４】
請求項１１に記載の装置であって、前記トランジスタが、第１のドレイン−ソース抵抗を含むハイサイドトランジスタであり、さらに、前記第１のドレイン−ソース抵抗より低い第２のドレイン−ソース抵抗を含むローサイドトランジスタを含む、装置。
【請求項１５】
請求項１１に記載の装置であって、前記ラッチの前の状態に基づいて、前記ラッチの第１の側又は前記ラッチの第２の側に抵抗を付加するためのヒステリシス回路をさらに含む、装置。
【請求項１６】
請求項１５に記載の装置であって、前記ヒステリシス回路が、寄生静電容量によって生じる前記ラッチのエラーを防止するために抵抗を付加するためのものである、装置。
【請求項１７】
請求項１１に記載の装置であって、前記第２の電圧が負であるとき、前記第３のノードにおける前記第３の電圧が、前記第２のノードにおける前記第２の電圧に対応し、前記第２の電圧が正であるとき、前記第３のノードにおける前記第３の電圧が、前記第３のノードと接地との電圧差に対応する、装置。
【請求項１８】
請求項１１に記載の装置であって、前記第１のダイオードを前記ラッチに結合するためのボンドパッドをさらに含み、前記ボンドパッドが、寄生静電容量を低減するために、前記第２のノードに結合される二次元電子ガス層を含む、装置。
【請求項１９】
方法であって、
ラッチにおいて、制御信号に基づいて、第１のノードに対応する第１の電圧又は第２のノードに対応する第２の電圧を電力コンバータのハイサイドトランジスタに出力すること、
前記第２のノードに対応する前記第２の電圧が負であるとき、第３のノードから前記第２のノードへの第１の電圧降下を生成すること、及び、前記第２のノードに対応する前記第２の電圧が正であるとき、第１の電流が前記第２のノードから前記第３のノードに流れることを防止すること、並びに、
前記第３のノードにおける第３の電圧が正であるとき、前記第３のノードから接地への第２の電圧降下を生成すること、及び、前記第３のノードにおける前記第３の電圧が負であるとき、第２の電流が接地から前記第３のノードに流れることを防止すること、
を含み、
前記第２のノードが、前記ハイサイドトランジスタのソースに結合される、
方法。
【請求項２０】
請求項１９に記載の方法であって、寄生静電容量によって生じる前記ラッチのエラーを防止するために抵抗を付加するために、前記ラッチの前の状態に基づいて、前記ラッチの第１の側又は前記ラッチの第２の側に抵抗を付加することをさらに含む、方法。
【請求項２１】
請求項１９に記載の方法であって、前記第２の電圧が負であるとき、前記第３のノードにおける前記第３の電圧が、前記第２のノードにおける前記第２の電圧に対応し、前記第２の電圧が正であるとき、前記第３のノードにおける前記第３の電圧が、前記第３のノードと接地との電圧差に対応する、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、一般に、電力コンバータに関し、特に、スイッチング電力コンバータのハイサイド制御を促進するための方法、装置、及びシステムに関する。
【背景技術】
【０００２】
電力コンバータは、入力電圧を所望の出力電圧に変換するために、種々のデバイスにおいて有用な回路である。例えば、バックコンバータが、所望の出力電圧を維持するためにインダクタ及び／又はコンデンサを充電及び／又は放電するために、トランジスタ及び／又はスイッチを制御することによって、入力電圧を一層低い出力電圧に変換する。いくつかの電力コンバータは、電力コンバータにおける電流の経路を変更するために、同期してオン／オフに切り替えられ得る（例えば、一方のスイッチがオンであるとき、他方はオフである）一つ又は複数の電力スイッチを含み得る。高電圧電力コンバータにおいてなど、いくつかの例において、高電圧及び／又は高温の電力スイッチング応用例のための電力スイッチを実装するためにワイドバンドギャップデバイスが用いられ得る。
【発明の概要】
【０００３】
本願で説明される例は、スイッチング電力コンバータのハイサイド制御を促進する。例示の装置が、第１のスイッチの第１のソースに結合される第１のノードと、第１のスイッチの第１のゲートに結合される出力とを含むラッチ、第１のノード及び第２のノードに結合される第１のダイオード、第２のノード及び接地に結合される第２のダイオード、電圧源及びレジスタに結合される第２のスイッチ、並びに、レジスタ及び第２のスイッチに結合される第３のゲートと、第２のノードに結合される第３のソースと、ラッチに結合される第３のドレインとを有する第３のスイッチを含む。
【図面の簡単な説明】
【０００４】
【図１】例示のスイッチング電力コンバータを図示する。
【０００５】
【図２】図１のハイサイドレベルシフタの例示の回路実装を図示する。
【０００６】
【図３】図１のハイサイドレベルシフタの代替の例示の回路実装を図示する。
【０００７】
【図４】図２及び／又は図３のハイサイドレベルシフタを用いるローサイドからハイサイドへの遷移に対応するタイミング図を図示する。
【０００８】
【図５】図１の代替の例示のハイサイドレベルシフティングトリガを図示する。
【０００９】
【図６】図５の代替のハイサイドレベルシフティングトリガを用いたローサイドからハイサイドへの遷移に対応するタイミング図を図示する。
【００１０】
【図７】図１の代替の例示のハイサイドレベルシフタラッチを図示する。
【００１１】
【図８】図７の代替のハイサイドレベルシフタラッチ用いたローサイドからハイサイドへの遷移に対応するタイミング図を図示する。
【００１２】
【図９】図１の例示のボンドパッドを図示する。
【００１３】
【図１０】図１の電力コンバータを実装するための、実行され得る例示の機械可読命令及び／又はハードウェア構成を表すフローチャートである。
【００１４】
【図１１】図１の電力コンバータを実装するための、実行され得る例示の機械可読命令及び／又はハードウェア構成を表すフローチャートである。
【００１５】
【図１２】図１〜図３、図５、及び／又は図７のハイサイドレベルシフタを実装するために、図１０〜図１１の機械可読命令を実行するように構成されるプロセッサプラットフォームのブロック図である。
【発明を実施するための形態】
【００１６】
図面は一定の縮尺で描かれていない。可能な限り、図面及び本記載を通して、同じ又は同様の部分を指すために同じ参照符号が用いられる。
【００１７】
電力コンバータ（例えば、バックコンバータ、ブーストコンバータ、交流（ＡＣ）−ＡＣコンバータ、直流（ＤＣ）−ＤＣコンバータ、ＡＣ−ＤＣコンバータ等）が、ハーフブリッジ電力段において電力スイッチ（例えば、中継器、金属酸化膜電界効果トランジスタ（ＭＯＳＦＥＴ）等）を含み得、こういった電力スイッチは、一つの経路（例えば、電圧源（Ｖｄｄ）から出力まで）から別の経路（例えば、出力から接地まで）に電流を切り替える。そのようなハーフブリッジスイッチングコンバータにおいて、マイクロコントローラが、ローサイドレベルシフタ及び／又はハイサイドレベルシフタに制御信号を出力する。ローサイドレベルシフタは、電力コンバータの出力電圧を低減させるために、制御信号に基づいてローサイドスイッチをイネーブルする。ハイサイドレベルシフタは、電力コンバータの出力電圧を増加させるためにハイサイドスイッチ／トランジスタをイネーブルする。マイクロコントローラは、所望の出力電圧を生成するために、或る周波数及び／又はパルス幅変調で、（例えば、ハイサイドスイッチをイネーブルすること及びローサイドスイッチをディセーブルすることによる）ハイサイド制御及び（例えば、ハイサイドスイッチをディセーブルすること及びローサイドスイッチをイネーブルすることによる）ローサイド制御間でトグルするように、制御信号をレベルシフタに出力し得る。
【００１８】
電力コンバータにおけるレベルシフタは、或る論理規格（例えば、「１」の論理値を表す、マイクロコントローラの３．３ボルト（Ｖ）又は５Ｖ出力）において受信したデジタル制御信号を、ハイサイドスイッチを制御するほど充分に高い電圧に対応する第２の論理規格（例えば、「１」の論理値を表す、例えば４００Ｖの別の電圧）に変換する。いくつかのハーフブリッジコンバータにおいて、ハイサイドレベルシフタは、ハイサイドスイッチをイネーブルするほど充分に高い出力電圧又はハイサイドスイッチをディセーブルするほど充分に低い出力電圧をトリガするために状態情報（例えば、論理「１」又は論理「０」）をホールドするために、一つ又は複数のラッチを含む。例えば、マイクロコントローラの出力が「１」の論理値（例えば、３．３Ｖ又は５Ｖ等）に対応するとき、一つ又は複数のラッチは、ハイサイドスイッチのゲートに或る電圧を出力する。この電圧は、ブートストラップノード電位まで上がりハイサイドスイッチをイネーブルする。そのような例において、マイクロコントローラの出力が「０」の論理値（例えば、０Ｖ又は接地）に対応するとき、一つ又は複数のラッチは、ハイサイドスイッチのゲートに或る電圧を出力する。ハイサイドスイッチのゲートにおけるこの電圧は、スイッチノードにおける電圧と同じであり、それにより、ローサイドスイッチをディセーブルする。ブートストラップノードは、スイッチングノードに結合されるブートストラップコンデンサに対応し、ブートストラップコンデンサの電圧は、スイッチングノードにおける電圧より高い、ブートストラップノードにおける電圧に対応する。スイッチングノードは、ハイサイドスイッチのソースと、ローサイドスイッチのドレインと、電力コンバータの出力段とに結合されるノードに対応する。
【００１９】
窒化ガリウム（ＧａＮ）スイッチは、電力コンバータのスイッチングデバイスを実装するために用いられ得るワイドバンドギャップトランジスタである。ＧａＮスイッチ（例えば、トランジスタ）は、非常に高い降伏電圧（例えば、［ｍｉｎ  ｂｒｅａｋｄｏｗｎ］Ｖより大きくし得る逆バイアス降伏電圧）、高電子移動度、及び飽和速度を有する。従って、高出力及び／又は高周波数電力コンバータ又はその他の高電圧スイッチングデバイスにおいて、ＧａＮスイッチが用いられる。そのようなシステムは、寄生インダクタンス及び寄生静電容量を有する。ＧａＮトランジスタは、シリコン層と、トランジスタのソース、ゲート、及びドレインとの間に高抵抗性ＧａＮ層の厚い層を含む。
【００２０】
ＧａＮトランジスタなど、いくつかのワイドバンドギャップデバイスには固有のボディダイオードがない。従って、ＧａＮトランジスタがハーフブリッジスイッチングコンバータに実装される場合、スイッチングノード（例えば、ハーフブリッジを出力段に接続するノード）は負になり得る。例えば、ローサイド制御の間及び／又はデッドタイムの間（例えば、ハイサイドトランジスタ及びローサイドトランジスタがいずれもディセーブルされるときの、ローサイド制御とハイサイド制御との間の持続時間）、接地から引き込まれている電流の量が充分に高いとき（例えば、４アンペア（Ａ）又はそれ以上）、スイッチングノードにおける電圧は、電力コンバータのインダクタがローサイドトランジスタ／スイッチを介して負電流を引き込むにつれて負になり得る。スイッチングノードにおける電圧が負になりすぎると（例えば、−４Ｖ、−５Ｖ等）、レベルシフタは一つ又は複数のラッチをトリガすることができない。従って、電力コンバータは、ハイサイド制御をトリガし得ない可能性がある。本願で説明される例は、スイッチング電圧が負であるとき、スイッチングノードにおける電圧を、スイッチング電圧より高いプリセットされた電圧まで追跡する移動レベルシフティング接地を提供するための回路要素を含む。このようにして、移動レベルシフティング接地における電圧は常に、移動レベルシフティング接地に対応する電圧差に基づいてラッチがトリガされ得ることを保証するほど充分に低いものになる。スイッチングノードにおける電圧が正であるとき、移動レベルシフティング接地における電圧は、スイッチング電圧が正であるとき、接地より高いプリセットされた電圧まで接地を追跡する。このようにして、レベルシフタは、スイッチング電圧が負であるとき、ハイサイドスイッチを制御し得る。
【００２１】
また、いくつかのスイッチングコンバータは、電力コンバータの構成要素を互いに結合するために、ボンドワイヤ及び／又はボンドパッドを含む。ボンドワイヤ及び／又はボンドパッドは固有の寄生静電容量を有する。そのような静電容量は、電力コンバータの一つ又は複数のレベルシフタにおける及び／又はそれに結合される一つ又は複数のノードをプルダウンまたはプルアップし得（例えば、ブートストラップノードの上方のラッチのノードをプルアップ、及び／又は、スイッチングノードの下方のラッチのノードをプルダウンし得）、それにより、レベルシフタにおけるノードに望ましくない電圧シフトを生じさせる。そのような望ましくない電圧シフトによって、レベルシフタにおける一つ又は複数のラッチは、そうすべきときに状態情報を反転させず、又は、そうすべきでないときに状態情報を反転させる。また、いくつかの電力コンバータはデバイス不整合を有し得る。デバイス不整合は、或る回路における、理想的には同じであり正確に機能するために同じ動作パラメータを有するデバイス間の差に対応する。高電圧逆バイアスストレス下の電圧閾値移動に起因して、ＧａＮベースの回路における不整合は、シリコンベースの回路より大きいものとなり得る。本願で説明される例は、レベルシフタのラッチにおいて２つの別個のヒステリシス経路を提供するための回路要素を含む。これらのヒステリシス経路は、高スルーレート遷移の後（例えば、レベルシフタにおける状態情報が修正（rectified）され及び／又は失われたとき）、ラッチの内部ノードを先の状態にプルするラッチの一方の側に抵抗を付加する。このようにして、ボンドワイヤ、ボンドパッド、及び／又はデバイスの寄生静電容量（例えば、トランジスタのドレイン−ソース静電容量）によって生じる望ましくない電圧シフトは、ラッチにおける望ましくない状態情報反転を生じさせない。
【００２２】
本願で説明されるいくつかの例は、寄生静電容量を低下させるために、ボンドパッド及び／又はボンドワイヤに遮蔽を適用する。例えば、レベルシフタにおけるスイッチングノードにつながれた二次元電子ガス層（２−ＤＥＧ）又は一層低いレベルの金属を用いて、パッド上の高電圧が遮蔽される場所に、遮蔽が付加され得る。本願で説明されるそのような例を用いて、寄生静電容量は、寄生静電容量の効果を低下させるために低減される。
【００２３】
図１は、入力電圧（Ｖｉｎ）を所望の出力電圧に変換するための例示の電力コンバータ１００（例えば、スイッチング電力コンバータ）を図示する。電力コンバータ１００は、例示のコントローラ１０２、例示の入力バッファ１０４、例示のハイサイドレベルシフティングトリガ１０６と例示のハイサイドレベルシフタラッチ１０８とを含む例示のハイサイドレベルシフタ１０５、例示のハイサイドスイッチ１１０、例示のローサイドレベルシフティングトリガ１１２と例示のローサイドレベルシフタラッチ１１４とを含む例示のローサイドレベルシフタ、例示のローサイドスイッチ１１６、例示のダイオード１２０、例示のインターダイボンドパッド１２２、例示の出力段１２４、例示のブートストラップノード１２６、例示のスイッチングノード１２８、例示のハイサイドゲートノード１３０、及び例示の接地ノード１３２を含む。いくつかの例において、電力コンバータ１００は、入力バッファ１０４、ハイサイドレベルシフタ１０５、ハイサイドスイッチ１１０、ローサイドレベルシフティングトリガ１１２、ローサイドスイッチ１１６、及び／又はダイオード１２０を実装するための窒化ガリウム（ＧａＮ）ダイである。
【００２４】
図１のコントローラ１０２は、論理値（例えば、「１」又は「０」）に対応する制御信号を出力するコントローラである。例えば、コントローラ１０２は、（例えば、入力電圧に出力段１２４を充電させるためにスイッチ１１０をイネーブルしスイッチ１１６をディセーブルすることによって）ハイサイド制御をトリガするために、入力ハイサイドノード（ＩＮＨ）上に第１の論理値「１」を及び入力ローサイドノード（ＩＮＬ）上に第２の論理値「０」を出力し得る。また、コントローラ１０２は、（例えば、出力段１２４に、接地に向かって放電させるためにスイッチ１１０をディセーブルしスイッチ１１６をイネーブルすることによって）ローサイド制御をトリガするために、入力ハイサイドノード（ＩＮＨ）上に第２の論理値「０」を及び入力ローサイドノード（ＩＮＬ）上に第１の論理値「１」を出力し得る。いくつかの例において、コントローラ１０２は、シュートスルー（例えば、Ｖｉｎから接地への短絡）を防止するため、ハイサイド及びローサイド制御間（例えば、逆の場合も同様）の時間の短い持続時間にわたって、デッドタイム（例えば、この場合、ハイサイドスイッチ１１０及びローサイドスイッチ１１６がいずれもディセーブルされる）をトリガするために、ローサイドノード及び入力ハイサイドノードのいずれにも第２の論理値「０」を出力する。コントローラ１０２は、出力段１２４における電圧が所望の出力電圧に対応するように、或る周波数又はパルス幅変調で入力ノード上に出力される論理値をトグルする。コントローラ１０２は、スイッチ１１０、１１６の制御を開始するために、論理信号を入力ノードを介して入力バッファ１０４に出力する。入力バッファ１０４は、コントローラ１０２の出力をストアし、その後、コントローラ１０２の出力は、ハイサイドレベルシフティングトリガ１０６ａ、１０６ｂ及び／又はローサイドレベルシフティングトリガ１１２によって処理される。
【００２５】
図１の入力バッファ１０４がコントローラ１０２からの制御信号をバッファすると、制御信号は、ハイサイド又はローサイド制御をトリガするために、ハイサイド（ＨＳ）レベルシフティングトリガ１０６ａ、１０６ｂ及びローサイドレベルシフティングトリガ１１２に送信される。例えば、入力ハイサイドノード上の制御信号論理が高（例えば、「１」）であり、入力ローサイドノード上の制御信号論理が低（例えば、「０」）である場合、ハイサイドレベルシフティングトリガ１０６ａ、１０６ｂは、ハイサイドスイッチ１１０をイネーブルするために、ハイサイドゲートノード１３０において高論理値（例えば、ハイサイドスイッチ１１０をイネーブルするほど充分に高い電圧）を出力するようにハイサイドレベルシフタラッチ１０８をトリガし、ローサイドレベルシフティングトリガ１１２は、ローサイドスイッチ１１６をディセーブルするために、ローサイドスイッチ１１６のゲートにおいて低論理値（例えば、ローサイドスイッチ１１６をディセーブルするほど充分に低い電圧）を出力するようにローサイドレベルシフタラッチ１１４をトリガする。また、入力ハイサイドノード上の制御信号論理が低であり、入力ローサイドノード上の制御信号論理が高であるとき、ハイサイドレベルシフティングトリガ１０６ａ、１０６ｂは、ハイサイドスイッチ１１０をディセーブルするために、ハイサイドゲートノード１３０において低論理値を出力するようにハイサイドレベルシフタラッチ１０８をトリガし、ローサイドレベルシフティングトリガ１１２は、ローサイドスイッチ１１６をイネーブルするために、ローサイドスイッチ１１６のゲートにおいて高論理値を出力するようにローサイドレベルシフタラッチ１１４をトリガする。デッドタイムの間（例えば、コントローラ１０２が、シュートスルーを防止するために、入力ハイサイドノード及び入力ローサイドノードのいずれにも低論理値を出力するとき）、ハイサイドレベルシフティングトリガ１０６ａ、１０６ｂ及びローサイドシフティングトリガ１１２はいずれも、スイッチ１１０、１１６をディセーブルするための電圧をスイッチ１１０、１１６のゲートにおいて出力するようにそれぞれのレベルシフタラッチ１０８、１１４をトリガする。いくつかの例において、レベルシフタラッチ１０８、１１４は、二つのラッチを含み得る。２ラッチレベルシフタ実装の例が、図７に関連してさらに後述される。
【００２６】
図１のスイッチ１１０、１１６は、トランジスタである（例えば、ハイサイドスイッチ１１０はハイサイドトランジスタであり、ローサイドスイッチ１１６はローサイドトランジスタである）。例えば、図１に図示するように、スイッチ１１０、１１６は窒化ガリウム高電子移動度トランジスタ（ＧａＮ  ＨＥＭＴ）である。しかし、スイッチ１１０、１１６は、任意のタイプのスイッチ（例えば、電界効果トランジスタ、金属酸化物電界効果トランジスタ等）であってもよい。ハイサイドスイッチ１１０がイネーブルされ、ローサイドスイッチ１１６がディセーブルされるとき（例えば、ハイサイド制御の間）、入力電圧は出力段１２４に結合され、それにより、出力段１２４に対応する出力電圧が入力電圧に向かって増大される。ハイサイドスイッチ１１０がディセーブルされ、ローサイドスイッチ１１６がイネーブルされるとき（例えば、ローサイド制御の間）、出力段１２４は接地され、それにより、出力段１２４に対応する出力電圧が低減される。スイッチ１１０、１１６がいずれもディセーブルされるとき（例えば、デッドタイムの間）、出力段１２４は、入力電圧が接地に短絡することを防止するために、スイッチ１１６のソースにおける接地接続及びスイッチ１１０のドレインにおける入力電圧から隔離される。上述のように、コントローラ１０２は、所望の出力電圧を達成するために、プリセットされた周波数及び／又はパルス幅変調で、出力段１２４へ／から（例えば、入力電圧から出力段１２４へ又は出力段１２４から接地へ）電流の方向をトグルするために、入力ノード（例えば、ＩＮＨ及びＩＮＬ）上で高論理値と低論理値とをトグルする。いくつかの例において、コントローラ１０２は、シュートスルーを防止するために、ローサイドからハイサイド制御への及び／又はハイサイドからローサイド制御へのスイッチングの前に、デッドタイムに対応する制御信号を出力する。例えば、図３のＨＳレベルシフティングトリガ１０６ｂを用いるいくつかの例において、ハイサイドレベルシフタラッチ１０８に問題を生じさせることなくスイッチングノード１２８を介して流れ得る最大負荷電流は、Ｖｔ及びＲｄｓｏｎに依存する。従って、最大負荷電流（Ｉ＿ｌｏａｄ）＝０．６Ｖｔ／Ｒｄｓｏｎ＿ＬＳであり、ここで、Ｖｔは、図３のスイッチ３００、３０２の閾値電圧であり、Ｒｄｓｏｎ＿ＬＳは、イネーブル（例えば、オン）されたときのローサイドスイッチ１１６のドレイン−ソース抵抗である。上記の式に基づいて、最大電流は、ハイサイドスイッチ１１０より低いＲｄｓｏｎを有するようにローサイドスイッチ１１６を選択することによって増加され得る。
【００２７】
図１のコンデンサ１１８は、スイッチングノード１２８における電圧を、ブートストラップノード１２６における一層高い電圧までブートストラップする、ブートストラップコンデンサである。例えば、ブートストラップコンデンサ１１８は、ＧＶＤＤ電圧（例えば、電圧源／入力電圧）に対応する電荷をストアすることによって、入力電圧の電力を超えるバイアス電圧を提供する。このようにして、ブートストラップノード１２６における電圧は、スイッチングノード１２８における電圧より高いＧＶＤＤである。例えば、ハイサイドスイッチ１１０がイネーブルされ、入力電圧が４００Ｖである場合、スイッチングノード１２８における電圧は約４００Ｖである。そのような例において、ＧＶＤＤによって提供され、コンデンサ１１８にストアされる電圧が６Ｖである場合、ブートストラップノード１２６における電圧は４０６Ｖである。このようにして、ハイサイドレベルシフタラッチ１０８は、ハイサイドスイッチ１１０をイネーブルするために、ハイサイドゲートノード１３０においてブートストラップノード１２６における電圧を出力し得、又は、ハイサイドスイッチ１１０をディセーブルするために、ハイサイドゲートノード１３０においてスイッチングノード１２８における電圧を出力し得る。
【００２８】
図１のダイオード１２０（例えば、ブートストラップダイオード）は、ブートストラップコンデンサ１１８の充電をアシストする。例えば、スイッチノード１２８における電圧が低電圧まで降下するとき（例えば、ローサイド制御の間）、ダイオード１２０により、ＧＶＤＤがブートストラップコンデンサ１１８を充電し得る。スイッチノード１２８における電圧が高電圧まで達するとき（例えば、ハイサイド制御の間）、ダイオード１２０はブートストラップノード１２６からＧＶＤＤを隔離し、それにより、ブートストラップノード１２６においてスイッチングノードより高い電圧ＧＶＤＤをつくる。図１の図示した例において、ダイオード１２０はＧａＮトランジスタであり、そのゲートはそれ自体のソースに結合される。従って、ＧａＮトランジスタはダイオードのように動作し、この場合、ＧａＮトランジスタのソースはダイオードのアノードであり、ＧａＮトランジスタのドレインはダイオードのカソードである。あるいは、ダイオードである又はダイオードとして作用する任意のタイプの回路が代替的に用いられ得る。
【００２９】
図１のボンドパッド１２２、１２３は、電力コンバータ１００における構成要素を接続する相互接続パッドである。いくつかの例において、ボンドパッド１２２、１２３は、異なるダイ（例えば、ローサイドダイ及びハイサイドダイ）に実装される構成要素に接続する。例えば、入力バッファ１０４、ＨＳレベルシフティングトリガ１０６ａ、１０６ｂ、ローサイドレベルシフティングトリガ１１２、ローサイドレベルシフタラッチ１１４、スイッチ１１６、及びダイオード１２０がローサイドダイに実装され得、一方、ＨＳレベルシフタラッチ１０８及びスイッチ１１０はハイサイドダイに実装され得る。そのような例において、異なるダイに実装された構成要素を接続する任意の構成要素が、異なるダイ間を接続するために、ボンドパッド１２２、１２３の一つ又は複数を必要とする。ボンドパッド１２２、１２３は、接地への望ましくない経路を生成するおそれがある、いくつかの寄生静電容量に対応する。こうした望ましくない経路は、変位電流を生じさせることがあり、及び／又は、ＨＳレベルシフタラッチ１０８における両スイッチのゲートを、ブートストラップノード１２６における電圧を上回ってプルさせ、又は、スイッチングノード１２８における電圧を下回ってプルさせ得、これにより、ラッチは、状態（例えば、高出力状態又は低出力状態）をラッチできなくなる。いくつかの例において、ボンドパッド１２２のうちのいくつかの寄生静電容量は、ボンドパッド１２２に接続されるデバイスのインピーダンス／抵抗と比較して無視し得るものであり得る。いくつかの例において、いくつかのボンドパッド１２２の寄生静電容量によって生じる電荷の量は小さくし得る。しかし、ボンドパッド１２３に印加される電圧振幅は大きい（例えば、０Ｖ〜４００Ｖ）。従って、ボンドパッド１２３の寄生静電容量は、ボンドパッドに接続されるデバイスに大量の望ましくない電荷を提供するおそれがある。図９に関連してさらに後述するように、ボンドパッド１２３は、ボンドパッド１２３の裏に２−ＤＥＧ層を、２−ＤＥＧ層に接続されるコンタクトを備えて含むことによって、寄生静電容量の効果を低減させる。コンタクトは、電力コンバータ１００における寄生静電容量の量を低減させるためにスイッチングノード１２８に結合され得る。
【００３０】
ローサイドからハイサイドへの遷移の間及び／又はローサイド及びハイサイド遷移間のデッドタイムの間、図１のスイッチングノード１２８における電圧は、大幅に負（例えば、−４．３Ｖ）になり得る。例えば、デッドタイムの間、両スイッチ１１０、１１６のゲートが接地されるので、出力段１２４におけるインダクタが、電流を、接地から出力段１２４に向けようとする。従って、インダクタによって向けられている電流が出力段１２４に向かって流れ得るように、スイッチングノード１２８における電圧は大幅に負になる。スイッチングノード１２８がそのような負の電圧に達するとき、スイッチングノード１２８における負電圧に起因して、いくつかのハイサイドレベルシフタは、ＩＮＨ信号トリガに基づいてハイサイド制御をトリガするために状態を反転できない可能性がある。しかし、さらに後述するように、ＨＳレベルシフタ１０５ａ、１０５ｂは、移動レベルシフティング接地を提供するための回路要素を含み、スイッチングノード１２８が大幅に負であるときでも、レベルシフタ１０５ａ、１０５ｂにハイサイド制御をイネーブルさせ得る。
【００３１】
図２は、図１のレベルシフタの回路実装１０５ａである。図２のレベルシフタ１０５ａは、図１のハイサイドレベルシフティングトリガ１０６ａ、ハイサイドレベルシフタラッチ１０８、ブートストラップノード１２６、スイッチングノード１２８、及び接地ノード１３２を含む。図２のレベルシフタ１０５ａは、（例えば、図１のＧＶＤＤを表す）第１の例示の入力電圧２００、（例えば、図１のコントローラ１０２からの入力ローサイドノード（ＩＮＬ）における電圧を表す）第２の例示の入力電圧２０２、及び（例えば、図１のコントローラ１０２からの入力ハイサイドノード（ＩＮＨ）における電圧を表す）第３の例示の入力電圧２０４をさらに含む。図２のレベルシフタ１０５ａは、例示のスイッチ２０６、２０８、２１２、２１６、２３０、２３２、例示のレジスタ２１０、２１４、２２６、２２８、例示のダイオード２１８、２２０、及び例示のコンデンサ２２２をさらに含む。図１のレベルシフティングラッチ１０８は一つのラッチを備えて実装されるが、レベルシフティングラッチ１０８は、図７に関連してさらに後述するように、任意の数のラッチを備えて実装され得る。
【００３２】
図２の入力電圧２００（例えば、電圧源）は、図１において印加されるＧＶＤＤ電圧を表す。入力電圧２００は、接地（例えば、アナログ接地ノード１３２）に結合される。第１の入力電圧２０４は、図１の入力ハイサイドノード（ＩＮＨ）上でコントローラ１０２によって出力される制御信号を表し、第２の入力電圧２０２は、図１の入力ローサイドノード（ＩＮＬ）上でコントローラ１０２によって出力される制御信号を表す。上述のように、ＩＮＨノードにおける論理値が高であることが、ＨＳスイッチ１１０をイネーブルすることに対応し、ＩＮＬノードにおける論理値が高であることが、ＨＳスイッチ１１０をディセーブルすることに対応する。入力電圧２０２、２０４は、接地（例えば、アナログ接地ノード１３２）に結合される。
【００３３】
図２のスイッチ２０６、２０８は、（例えば、それぞれのスイッチ２０６、２０８のゲートに印加されるそれぞれ入力電圧２０２、２０４からの論理信号に基づいて）イネーブルされたとき、それぞれのスイッチ２１２、２１６のゲートにおいて電圧をつくるために、電流を、入力電圧２００からそれぞれのレジスタ２１０、２１４を介して接地に流すことを可能にするためのトランジスタである。図２において、スイッチ２０６、２０８は、ｐチャネル金属酸化物半導体トランジスタである。代替として、スイッチ２０６、２０８は、（例えば、ハイサイド制御に対応する論理信号がハイサイドスイッチ１１０をイネーブルすることを保証するための接続調節を備える）ｎチャネル金属酸化物半導体トランジスタ、（例えば、図３に関連してさらに後述するような）ＧａＮトランジスタ、及び／又は任意の他のタイプのスイッチであり得る。
【００３４】
図２のスイッチ２１２、２１６は、イネーブルされたとき、電流が、ブートストラップノード１２６からそれぞれのレジスタ２２６、２２８を介して移動レベルシフティング接地ノード２２４に流れることを可能にするトランジスタである。スイッチ２１２、２１６は、閾値電圧を上回る電圧がそれぞれのスイッチ２１２、２１６のゲートに印加されたとき、イネーブルされる。図２に図示するように、スイッチ２１２、２１６はＧａＮスイッチである。代替として、任意のタイプのスイッチが用いられ得る。
【００３５】
図２のダイオード２１８、２２０は、ＧａＮトランジスタによって実装される。代替として、ダイオード２１８、２２０は、（例えば、電流が一方向に流れることを可能にし、電流が第２の方向に流れることを防止するために）ダイオードの機能を実装する任意のデバイスであり得る。例えば、ＧａＮ実装のソースは、（例えば、移動レベルシフティング接地ノード２２４に結合される）ダイオード２１８のアノードに対応し、ＧａＮ実装のドレインは、（例えば、スイッチングノード１２８に結合される）ダイオード２１８のカソードに対応する。また、ＧａＮ実装のソースは、（例えば、移動レベルシフティング接地ノード２２４に結合される）ダイオード２２０のアノードに対応し、ＧａＮ実装のドレインは、（例えば、アナログ接地ノード１３２に結合される）ダイオード２２０のカソードに対応する。ダイオード２１８、２２０は、閾値電圧に対応する電圧降下を生成する。ダイオード２１８によって、電流は、移動レベルシフティング接地ノード２２４からスイッチング（ＳＷ）ノード１２８に流れることが可能となり、電流が、ＳＷノード１２８から移動レベルシフティング接地ノード２２４に流れることが防止される。また、ダイオード２２０によって、電流は、移動レベルシフティング接地ノード２２４からアナログ接地（ＡＧＮＤ）ノード１３２に流れることが可能となる。このようにして、ＳＷノード１２８における電圧が正であるとき、移動レベルシフティング接地ノード２２４はＳＷノード１２８から隔離され、移動レベルシフティング接地ノード２２４における電圧は、ＡＧＮＤノードにおける電圧（例えば、０Ｖ）を上回る一つの閾値電圧（例えば、２Ｖ）である。また、ＳＷノード１２８における電圧が負であるとき、移動レベルシフティング接地ノード２２４はＡＧＮＤノード１３２から隔離され、移動レベルシフティング接地ノードにおける電圧は、ＳＷノード１２８における電圧を上回る一つの閾値電圧（例えば、２Ｖ）である。従って、ダイオード２１８、２２０は、移動レベルシフティング接地ノード２２４を生成するために実装される。移動レベルシフティング接地ノード２２４は、ＳＷノード１２８における電圧が負であるとき、ＳＷノード１２８を追跡し（例えば、ＳＷノード１２８における電圧を上回る一つの閾値電圧である）、ＳＷノード１２８における電圧が正であるとき、ＡＧＮＤ１３２を追跡する（例えば、ＡＧＮＤノード１３２における電圧を上回る一つの閾値電圧であり、移動レベルシフティング接地ノード２２４からＡＧＮＤ１３２までのダイオード２２０の電圧差に対応する）。
【００３６】
図２のコンデンサ２２２は、スイッチングノード１２８における電圧が高電圧まで上昇しているとき、ブロッキングダイオード２１８の充電電流を吸収する。このようにして、コンデンサ２２２は、レベルシフティングアクションが完了するまで（例えば、スイッチングノード１２８における電圧が高電圧レベルに落ち着いた後）、ＡＧＮＤ１３２から移動レベルシフティング接地ノード２２４への電圧降下を低く保つ。
【００３７】
図２のレジスタ２２６、２２８は、状態情報（例えば、高状態出力又は低状態出力）をストアするためにそれぞれのスイッチ２３０、２３２のゲートにおいて電圧を生成するために、電流を（例えば、スイッチ２１２、２１６のイネーブルに基づいて）接地に流すための経路を提供する。状態情報は、スイッチ１１０をイネーブルするほど充分に高い又はスイッチ１１０をディセーブルするほど充分に低い電圧を、ハイサイドゲートノード１３０上に出力することに対応する。いくつかの例において、レジスタ２２６、２２８は、ｐチャネルトランジスタ及び／又はｐチャネルＧａＮトランジスタで置換され得る。
【００３８】
図２のスイッチ２３０、２３２は、それぞれのスイッチ２３０、２３２のゲートに印加される電圧に基づいて状態情報をラッチするトランジスタである。スイッチ２３０、２３２は、スイッチ２３０がオンのときスイッチ２３２がオフであるように、及び、スイッチ２３０がオフのときスイッチ２３２がオンであるように実装される。スイッチ２３０がオフであり、スイッチ２３２がオンのとき、ハイサイドゲートノード１３０における電圧（例えば、ラッチ出力）は、低論理状態（例えば、スイッチ１１０をディセーブルするほど充分に低い電圧）に対応する。スイッチ２３０がオンであり、スイッチ２３２がオフであるとき、ハイサイドゲートノード１３０における電圧は、高論理状態（例えば、スイッチ１１０をイネーブルするほど充分に高い電圧）に対応する。
【００３９】
動作において、第１の入力電圧２００が高であり、第２の入力電圧２０２が低であるとき（例えば、ハイサイド制御に対応する）、スイッチ２０６はイネーブルされ、スイッチ２０８はディセーブルされる。従って、入力電圧２００（例えば、ＧＶＤＤ）は、（例えば、ローサイド制御／デッドタイムの間、移動レベルシフティング接地ノード２２４における電圧が低又は負であるので）レジスタ２１０の電圧降下をつくるためにレジスタ２１０に印加される。この電圧降下は、スイッチ２１２をイネーブルするほど充分に高い、スイッチ２１２のゲートに印加される電圧に対応し、それによりブートストラップノード１２６からレジスタ２２６を介した接地への経路が提供される。移動レベルシフティング接地ノード２２４における電圧がＳＷノード電圧を追跡するので、移動レベルシフティング接地ノード２２４における電圧は、ブートストラップノード１２６における電圧が０であるときでも、スイッチ２３０、２３２の反転に対応するレジスタ２２６の電圧降下を生じさせるほど充分に常に低くなる。このようにして、スイッチ２１２のゲートに印加される電圧は、スイッチ２１２をイネーブルする（例えば、ラッチの状態を反転させる）ほど充分に高い。このように、ハイサイドゲートノード１３０における電圧は、ブートストラップノード１２６における電圧（例えば、ハイサイド制御のためにスイッチ１１０をイネーブルするほど充分に高い電圧）とほぼ同じである。
【００４０】
移動レベルシフティング接地ノード２２４を含まないシステム（例えば、ダイオード２１８、２２０がないシステム）において、ＡＧＮＤノード１３２はラッチをトリガするために用いられる。しかし、そのようなシステムは、デッドタイムの間、ブートストラップノード１２６における電圧が非常に小さいか又はゼロであり得るので、ラッチを反転させることができない。例えば、デッドタイムの間、ＳＷノード１２８における電圧が−６Ｖである場合、ブートストラップノード１２６における電圧は０Ｖとなる。ＡＧＮＤノード１３２における電圧もまた０Ｖであるので、レジスタ２２６、２２８のいずれにも電圧降下がない。従って、そのようなシステムは、ハイサイド制御を開始するためにラッチを反転させることができない。しかし、ダイオード２１８が、ＳＷノード１２８における電圧を上回る閾値電圧である、移動レベルシフティング接地ノード２２４における電圧に対応する電圧降下を生成するので、移動レベルシフティング接地ノード２２４における電圧は、ブートストラップノード１２６における電圧より低い何らかの電圧となる。例えば、ブートストラップノード１２６における電圧が０Ｖである場合、ＳＷノード１２８における電圧は−６Ｖであり、移動レベルシフティング接地ノード２２４における電圧は−４Ｖである。従って、デッドタイムの間、スイッチ２３０、２３２の状態スイッチ（例えば、反転）を促進するために、電圧降下（例えば、０Ｖから−４Ｖ）がレジスタ２２６に依然として存在する。
【００４１】
図３は、図１のレベルシフタの代替の回路実装１０５ｂである。図３は、図１及び／又は図２のハイサイドレベルシフティングトリガ１０６ｂ、ハイサイドレベルシフタラッチ１０８、ブートストラップノード１２６、スイッチングノード１２８、接地ノード１３２、第１の例示の入力電圧２００、第２の例示の入力電圧２０２、第３の例示の入力電圧２０４、スイッチ２１２、２１６、２３０、２３２、レジスタ２１０、２１４、２２６、２２８、ダイオード２１８、２２０、及びコンデンサ２２２を含む。図３は、ＧａＮベースのスイッチ（例えば、トランジスタ）３００、３０２をさらに含む。
【００４２】
図３のＧａＮトランジスタ３００は、図２のスイッチ２０６、２０８と実質的に同様の方式で動作する。しかし、ＧａＮトランジスタ３００がｎチャネルＧａＮトランジスタとして実装されるので、ＩＮＨ入力における電圧がハイサイド制御に対応し、ＩＮＬ入力における電圧がローサイド制御に対応するように、入力電圧２０２、２０４が反転されている。代替として、反転ゲート／回路が用いられ得、入力電圧２０２、２０４は図２におけるようなままであり得る。しかし、ＧａＮトランジスタ３００をイネーブルすることは、（例えば、ローサイド制御及び／又はデッドタイムのために）ハイサイドゲートノード１３０において高論理値が出力されることに対応し、トランジスタ３０２をイネーブルすることは、（例えば、ハイサイド制御のために）ハイサイドゲートノード１３０において低論理値が出力されることに対応するという点で、図３の回路の動作は、実質的に図２に類似する。
【００４３】
図４は、図１の電力コンバータ１００のローサイド制御からハイサイド制御への遷移に対応する例示のタイミング図４００である。タイミング図４００は、例示のハイサイド入力電圧４０２、（例えば、図２のスイッチ２１２のゲートにおける電圧に対応する）例示のゲート電圧４０４、例示の移動レベルシフティング接地電圧４０６、及び例示のスイッチングノード電圧４０８を含む。図４のタイミング図４００は、その負荷がデッドタイムの間−４アンペア（Ａ）を引き込む電力コンバータに対応する。
【００４４】
時間ｔ０の前、電力コンバータ１００はローサイド制御において動作している（例えば、ローサイドスイッチ１１６がイネーブルされ、ハイサイドスイッチ１１０がディセーブルされるときであり、それにより、スイッチングノード１２８における電圧は接地に向かって放電する）。時間ｔ０の後、電力コンバータ１００は、シュートスルーを防止するため、デッドタイム（例えば、ローサイドスイッチ１１６がディセーブルされ、ハイサイドスイッチ１１０がディセーブルされるとき）において動作している。上述のように、出力段１２４のインダクタは、デッドタイムの間、電流を接地から引き込む。従って、デッドタイムの間、スイッチングノード電圧４０８は負（例えば、−４．５Ｖ）になる。ダイオード２１８が、移動レベルシフティング接地ノード２２４からスイッチングノード１２８への電圧降下を生成するので、移動レベルシフティング接地電圧４０６は、スイッチングノード電圧４０８を上回る一つのダイオード閾値電圧（例えば、−２．７Ｖ）である。また、ゲート電圧４０４も同様に、移動レベルシフティング接地ノード２２４における電圧が負である間、レジスタ２１０の電圧差に起因して負になる。ｔ１において、ハイサイド入力電圧は、ハイサイド制御をトリガするために増加する。従って、スイッチ２０６、３００は、ゲート電圧４０４の増加に対応して、レジスタ２１０の電圧差を生成するためにイネーブルされる。上述のように、ゲート電圧４０４に基づいてスイッチ２１２をイネーブルすると、レベルシフタラッチ１０８は、スイッチ２３２をディセーブルすること及びスイッチ２３０をイネーブルすることによって出力状態を反転させて、スイッチングノード電圧４０８を、ハイサイドスイッチ１１０をイネーブルするほど充分に高い電圧まで増加させる。時間ｔ１において（例えば、ハイサイド制御の間）、移動レベルシフティング接地電圧４０６はアナログ接地（例えば、ＡＧＮＤノード１３２）における電圧を追跡し始める。
【００４５】
図５は、図２、３のハイサイドレベルシフティングトリガ１０６ａ、１０６ｂの代替の回路実装であり、この回路は、ローサイド制御の間、一層多くの量の電流（例えば、−４Ａ〜−６Ａ又はそれ以上）を接地に引き込むために実装され得る。図５のハイサイドレベルシフティングトリガ１０６ｃは、図１、図２、及び／又は図３のスイッチングノード１２８、スイッチ２１２、２１６、３００、３０２、ダイオード２１８、２２０、コンデンサ２２２、及び移動レベルシフティング接地ノード２２４を含む。図５のハイサイドレベルシフティングトリガ１０６ｃは、例示のダイオード５００、５０４、５０６、５０８、５１０、５１４、５１６、５１８、及びレジスタ５０２、５１２をさらに含む。
【００４６】
図５のハイサイドレベルシフティングトリガ１０６ｃは、一層負のスイッチングノード電圧１２８に対応するローサイド制御／デッドタイムの間、図１の出力段１２４のインダクタによって引き込まれる一層多くの量の電流に対処するために、ダイオード５００、５０４、５０６、５０８、５１０、５１４及びレジスタ５０２、５１２を含む。例えば、オームの法則を用いて、図２又は図３のレベルシフティングトリガ１０６ａ、１０６ｂによって対処され得る最大負荷電流は、０．６ＶＴ／Ｒｄｓｏｎ＿ＬＳであり、ここで、ＶＴは閾値電圧であり、Ｒｄｓｏｎ＿ＬＳはスイッチ１１６のドレイン−ソース抵抗である。上述のように、最大負荷電流を増大させるための一つの方式は、Ｒｄｓｏｎ＿ＬＳをＲｄｓｏｎ＿ＨＳ（例えば、スイッチ１１０のドレイン−ソース抵抗）より低くすることである。代替として、第３のダイオード５００、５１０は、一層高い最大負荷電流に対応するオームの法則を用いた式を調節するために、ハイサイドレベルシフティングトリガ１０６ａ、１０６ｂに付加され得る。例えば、第３のダイオードがあると、一層高い負荷電流に対応して、Ｉ＿ｌｏａｄ＝０．９ＶＴ／Ｒｄｓｏｎ＿ＬＳである。いくつかの例において、スイッチ２１２、２１６をイネーブルするためにスイッチ２１２、２１６のゲートにおいて充分な電圧を生成するため、それぞれのレジスタ２１０、２１４の電圧降下をつくるために充分な電流を投入するため、一つ又は複数のチャージポンプが、スイッチ３００、３０２のゲートに付加され得る。
【００４７】
図６は、図５のハイサイドレベルシフティングトリガ１０６ｃを用いた、電力コンバータ１００のローサイド制御からハイサイド制御への遷移に対応する例示のタイミング図６００である。タイミング図６００は、（例えば、図５のスイッチ３００のゲートにおける電圧に対応する）例示のゲート電圧６０２、（例えば、図５のダイオード５００のドレインにおける電圧に対応する）例示のドレイン電圧６０４、（例えば、図５のスイッチ２１２のゲートにおける電圧に対応する）例示のゲート電圧６０５、例示の移動レベルシフティング接地電圧６０６、及び例示のスイッチングノード電圧６０８を含む。タイミング図６００は、負荷電流がデッドタイムの間−６Ａに達するときに対応する。
【００４８】
初期的に、タイミング図６００は、シュートスルーを防止するために、電力コンバータ１００がデッドタイム（例えば、ローサイドスイッチ１１６がディセーブルされ、ハイサイドスイッチ１１０がディセーブルされるとき）において動作しているときに始まる。上述のように、出力段１２４のインダクタが、デッドタイムの間、接地から電流を引き込む。従って、デッドタイムの間、スイッチングノード電圧６０８は負（例えば、−６Ｖ）になる。ダイオード２１８が移動レベルシフティング接地ノード２２４からスイッチングノード１２８への電圧降下を生成するので、移動レベルシフティング接地電圧６０６は、スイッチングノード電圧６０８を上回る一つのダイオード閾値電圧（例えば、−４Ｖ）である。また、ゲート電圧６０５及びドレイン電圧６０４も同様に、移動レベルシフティング接地ノード２２４が負である間、レジスタ２１０の電圧差に起因して負になる。ｔ１において、ハイサイド入力電圧は、ハイサイド制御をトリガするために増加する。従って、スイッチ２０６、３００は、ドレイン電圧６０４及びゲート電圧６０５の増加に対応して、ダイオード５００を介してレジスタ２１０の電圧差を生成するためにイネーブルされる。上述のように、ゲート電圧６０５に基づいてスイッチ２１２をイネーブルすると、レベルシフタラッチ１０８は、スイッチ２３２をディセーブルすること及びスイッチ２３０をイネーブルすることによって出力状態を反転させて、スイッチングノード電圧６０８を、ハイサイドスイッチ１１０をイネーブルするほど充分に高い電圧まで増加させる。時間ｔ１において（例えば、ハイサイド制御の間）、移動レベルシフティング接地電圧６０６は、アナログ接地（例えば、ＡＧＮＤノード１３２）における電圧を追跡し始める。
【００４９】
図７は、二方向ヒステリシスを含む図１のハイサイドレベルシフタラッチ１０８の代替の回路実装を図示する。図７のハイサイドレベルシフタラッチ１０８は、例示の第１のヒステリシス回路７００、例示のスイッチ７０１、７０３、７０８、７１０、例示のレジスタ７０２、７０４、例示の第２のヒステリシス回路７０６、第１の例示のラッチ７１２、第２の例示のラッチ７１４、例示の回路７１５と、例示のドライバ７１６、例示の回路７１８、及び例示のノード７２０、７２１、７２３、７２２、７２４、７２６、７２８、７３０、７３２、７３４を含む。
【００５０】
ローサイド制御からハイサイド制御への遷移の間、ボンドパッド１２３の寄生静電容量に起因して、変位電流が流れ得る。いくつかの例において、変位電流は、スイッチ２３０、２３２の両方のゲートにおける電圧を接地に対して駆動させ得、ハイサイドレベルシフタラッチ１０８においてエラーを生じさせ、ストアされた状態情報を失う。そのようなエラーが起きたとき、第１及び第２のヒステリシス回路７００、７０６は、ハイサイドレベルシフタラッチ１０８の前の状態を回復する。第１のヒステリシス回路７００は、前にストアされた状態に応じて、別の並列抵抗（例えば、並列の一つ又は複数のレジスタ）をレジスタ２２６、２２８の一方に提供し、第２のヒステリシス回路７０６は、前にストアされた状態に応じて、スイッチ２３０、２３２の一方を介してスイッチングノード１２８に向かう一層強い経路を提供する（例えば、前に高であったラッチの側に一層高い抵抗及び経路を、及び、前に低であったラッチの側に一層低い抵抗及び経路を提供する）。このようにして、スイッチ２３０、２３２のゲートに印加される電圧が寄生静電容量に起因していずれもゼロである場合、ストアされた状態情報を維持するために、一層強い側が正しい方向にプルアップする（例えば、ラッチが、その前の状態を維持する）。
【００５１】
図７の第１のヒステリシス回路７００は、スイッチ７０１、７０３及びレジスタ７０２、７０４を含む。第１のスイッチ７０１が（例えば、レールツーレールドライバノード７３０の出力に基づいて）イネーブルされるとき、レジスタ７０２は、余分の抵抗をレジスタ２２６に提供し（例えば、並列接続を介するものであり、ブートストラップノード１２６に対する全体的な抵抗を低下させる）、それにより、ブートストラップノード１２６への一層強いプルアップ経路を提供する。一層強い経路を有することは、ブートストラップノード１２６における電圧に対する一層早いプルアップに対応し、それにより、ラッチを、スイッチ２３２のゲートに正しい電圧を提供することによって、前の状態に戻す。第２のスイッチ７０３がイネーブルされるとき、レジスタ７０４は、余分の抵抗をレジスタ２２８に（例えば、並列接続を介して）提供し、それにより、レジスタ２２８を介した、ブートストラップノード１２６への一層強いプルアップ経路を提供する。
【００５２】
図７の第２のヒステリシス回路７０６は、強い経路をスイッチングノード１２８に提供するために、スイッチ７０８、７１０を含む。例えば、第１のスイッチ７０８がイネーブルされるとき、スイッチ７０８は、レジスタ２２６に対応するラッチの側に、接地への一層強い経路を提供し、ブートストラップノード１２６における電圧に対して一層遅いプルアップを生じさせ、ラッチを、スイッチ２３２のゲートに正しい電圧を提供することによって、前の状態に戻す。
【００５３】
図７の第１のラッチ７１２は、図２及び図３において説明されるラッチに対応する。例えば、第１のラッチ７１２は、図２及び図３のレジスタ２２６、２２８及びスイッチ２３０、２３２を含む。また、ラッチ７１２は、コモンモード電流に対処するために、付加的な構成要素（例えば、ダイオードクランプ、スイッチ、レジスタ、コンデンサ等）を含む。例えば、付加的な構成要素は、異なるノードにおける電圧を、ブートストラップレート電位又はスイッチングノードレート電位にクランプする。
【００５４】
図７の第２のラッチ７１４は、第１のラッチ７１２と実質的に同様の方式で動作する。第２のラッチ７１４は、第１のラッチ７１２の各側の電圧（例えば、第１のラッチ出力ノード７２１、７２３における電圧）を受け取り、受け取った電圧に基づいて状態を調節して、第２のラッチ出力ノード７２４、７２６上に第２のラッチ出力論理信号を生成する。第２のラッチ出力ノード７２４、７２６上の電圧は、スイッチ７０１、７０３、７０８、７１０のゲートに結合されるレールツーレールドライバ出力ノード７２８、７３０、７３２、７３４に結合される。バッファ出力ノード７３０、７２８は、ｎチャネルデバイスを効果的に駆動するために、ブートストラップノード電位上の電圧より高い電圧を出力するように設計される。例えば、レールツーレールドライバ出力ノード７３０、７３２は、スイッチ７０１、７０８に結合され、レールツーレールドライバ出力ノード７２８、７３４は、スイッチ７０３、７１０に結合される。このようにして、付加的な抵抗／経路に基づいて第１のラッチ７１２を前にストアされた状態情報に設定することによって、第１のラッチ７１２においてエラーを生じさせる寄生静電容量（例えば、ノード７２０、７２２の両方における０Ｖ）が、第２のラッチ７１４においてエラーを生じさせないことを保証するために、前にストアされた状態情報がヒステリシス回路７００、７０６のスイッチ７０１、７０３、７０８、７１０によって用いられる。
【００５５】
図７の回路７１５は、スタートアップの間、予め定義された電流状態を実施する。このようにして、予め定義された状態情報は、スタートアップの際、第１及び第２のラッチ７１２、７１４によって設定される。回路７１６は、ブートストラップノード１２６における電圧、又はハイサイドゲートノード１３０上の第２のラッチ７１４の出力に対応するスイッチングノード１２８における電圧を出力するレールツーレールドライバに対応する。回路７１６は、所定のスピードでスイッチ１１０のゲートを駆動するために充分な電流が用いられることを確実にするために用いられ得る。回路７１８は、パワーアップの間のラッチの状態を定義するために、不足電圧保護及びスタートアップクランプを提供する。
【００５６】
図８は、図７のハイサイドレベルシフタラッチ１０８を用いた、電力コンバータ１００のローサイド制御からハイサイド制御への遷移に対応する例示のタイミング図８００である。タイミング図８００は、（例えば、第１の側の第１のラッチ７１２に対応する、図２及び／又は図３のスイッチ２１２のドレインにおける電圧に対応する）第１の例示の制御電圧８０２、（例えば、第２の側の第１のラッチ７１２に対応する、図２及び／又は図３のスイッチ２１６のドレインにおける電圧に対応する）第２の例示の制御電圧８０４、ノード７２０における電圧に対応する例示の第１のラッチ出力電圧８０６、ノード７２２における電圧に対応する例示の第１のラッチ出力電圧８０８、ノード７２４における電圧に対応する例示の第２のラッチ出力電圧８１０、ノード７２６における電圧に対応する例示の第２のラッチ出力電圧８１２、及びスイッチングノード１２８に対応する例示の電圧８１４を含む。電圧８０２〜８１２は、スイッチングノード１２８における電圧８１４を基準とする。例えば、電圧８１０が６Ｖであるとき、電圧８１０は、スイッチングノード１２８における電圧８１４を６Ｖ上回る。
【００５７】
時間ｔ０の前、電力コンバータ１００は、ローサイド制御又はデッドタイムにおいて動作する。時間ｔ０において、第１のローサイド制御電圧８０２は低になり、第２のローサイド制御電圧８０４は高になり、ローサイド制御からハイサイド制御への遷移を示す。従って、時間ｔ０とｔ１との間に、第１のラッチ出力電圧８０６及び第２のラッチ出力電圧８１０は低電圧に降下し、一方で、第１のラッチ出力電圧８０８及び第２のラッチ出力電圧８１２は高電圧に上昇する。時間ｔ１とｔ２との間に、電力コンバータ１００の構成要素上の寄生静電容量は、制御電圧８０２、８０４と、同様に第１のラッチ出力電圧８０６、８０８とを、低電圧まで降下させる。しかし、ヒステリシス回路７００、７０６は、レベルシフタラッチ１０８に、（例えば、時間ｔ０とｔ１との間で生じたハイサイド状態に対応する）その前にストアされた状態を維持させる。このようにして、第２のラッチ出力８１０、８１２はそれらの電圧レベルを維持し、スイッチングノード電圧８１４は、寄生静電容量に対応する如何なるエラーなしに高電圧まで増加する。
【００５８】
図９は、図１のボンドパッド１２３の一つのボンドパッドの例を図示する。ボンドパッドは、例示のボンドパッド接続端子９００、例示の２−ＤＥＧ層９０２、及びスイッチングノード１２８に接続される例示のコンタクト９０４を含む。
【００５９】
上述のように、ボンドパッドが寄生静電容量の量に対応する。寄生静電容量は、接地への望ましくない経路を生じさせ得る。従って、寄生静電容量によって生じる接地への経路を、ＳＷノード１２８への経路に向け直すために、遮蔽が用いられ得、それにより、図７のノード７２０、７２２に対する寄生的な誘導電流の効果が制限される。
【００６０】
図９のボンドパッド１２３は、ボンドワイヤを用いて一つの構成要素を別の構成要素に接続するボンドパッド端子９００を含む。ボンドパッド端子９００の裏に、ボンドパッド１２３は、なんらかの抵抗に対応する２−ＤＥＧ層９０２（例えば、２−ＤＥＧシート）と、２−ＤＥＧ層９０２に接続されるコンタクト９０４とを含む。２−ＤＥＧ層９０２は導電層であり、これが、遮蔽を達成する方法である。コンタクト９０４はＳＷノード１２８に接続される。このようにして、寄生静電容量は、接地に対するものとしてＳＷノード１２８につながれる。このようにして、ノード７２０、７２２上の寄生電流は最小であり、寄生静電容量の効果は低減される。
【００６１】
図１のハイサイドレベルシフタ１０５を実装する例示の方式を図２、図３、図５、及び図７に図示したが、図２、図３、図５、及び図７に図示した要素、プロセス及び／又はデバイスの一つ又は複数が、結合され、分割され、再配置され、省略され、なくされ、及び／又は任意の他の方式で実装され得る。また、図１〜図３、図５、及び図７のＨＳレベルシフティングトリガ１０６ａ、１０６ｂ、ＨＳレベルシフタラッチ１０８、及び／又は、より一般的には、ハイサイドレベルシフタ１０５ａ、１０５ｂは、ハードウェア、ソフトウェア、ファームウェアによって、及び／又は、ハードウェア、ソフトウェア及び／又は、ファームウェアの任意の組み合わせによって実装され得る。このように、例えば、図１〜図３、図５、及び図７のＨＳレベルシフティングトリガ１０６ａ、１０６ｂ、ＨＳレベルシフタラッチ１０８、及び／又は、より一般的には、ハイサイドレベルシフタ１０５ａ、１０５ｂは、一つ又は複数のアナログ又はデジタル回路、論理回路、プログラマブルプロセッサ、プログラマブルコントローラ、グラフィックスプロセッシングユニット（ＧＰＵ）、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、プログラマブル論理デバイス（ＰＬＤ）、及び／又はフィールドプログラマブル論理デバイス（ＦＰＬＤ）によって実装され得る。純粋なソフトウェア及び／又はファームウェア実装を網羅するように本願の装置又はシステムのクレームのうちの任意のものを解釈する際、図１〜図３、図５、及び図７の、ＨＳレベルシフティングトリガ１０６ａ、１０６ｂ、ＨＳレベルシフタラッチ１０８、及び／又は、より一般的には、ハイサイドレベルシフタ１０５ａ、１０５ｂの少なくとも一つが、ソフトウェア及び／又はファームウェアを含む、メモリ、デジタルバーサタイルディスク（ＤＶＤ）、コンパクトディスク（ＣＤ）、ブルーレイディスク等などの非一時的コンピュータ可読ストレージデバイス又はストレージディスク含むことが、本明細書において明確に定義される。また、図１のＨＳレベルシフタ１０５は、図１〜図４、図５、及び図７に図示したものに加えて、又はそれらの代わりに、一つ又は複数の要素、プロセス及び／又はデバイスを含み得、及び／又は、図示した要素、プロセス及びデバイスの二つ以上の任意のもの又は全てを含み得る。本願において用いられるように、「通信して」という表現は、その変形例も含め、直接的な通信及び／又は一つ又は複数の媒介構成要素を介した間接的な通信を包含し、直接的物理的（例えば、有線）通信及び／又は継続的な通信を必要とせず、付加的に、周期的間隔、スケジュールされた間隔、非周期的間隔、及び／又は一度限りの事象における選択的通信を含む。
【００６２】
図１の電力コンバータ１００を実装するための例示のハードウェア論理、機械可読命令、ハードウェア実装の状態機械、及び／又は、それらの任意の組み合わせを表すフローチャートを図１０及び図１１に示す。機械可読命令は、図１２に関連して後述するプロセッサプラットフォーム１２００に示されるプロセッサ１２１２などのコンピュータプロセッサによる実行のための実行可能プログラム又は実行可能プログラムの一部であり得る。プログラムは、プロセッサ１２１２と関連した、ＣＤ−ＲＯＭ、フロッピーディスク、ハードドライブ、ＤＶＤ、ブルーレイディスク、又はメモリなどの非一時的コンピュータ可読ストレージ媒体にストアされるソフトウェアにおいて具体化され得るが、プログラム全体及び／又はその一部が、代替として、プロセッサ１２１２以外のデバイスによって実行され得、及び／又は、ファームウェア又は専用のハードウェアにおいて具体化され得る。また、図１０及び図１１に図示したフローチャートを参照してプログラムを説明するが、電力コンバータ１００を実装する多くの他の方法が代替として用いられ得る。例えば、ブロックの実行順が変更され得、及び／又は、説明されるブロックのいくつかが変更され、なくされ、又は結合され得る。付加的に又は代替として、ブロックの任意のもの又は全てが、ソフトウェア又はファームウェアを実行することなく、対応する動作を行うように構成される一つ又は複数のハードウェア回路（例えば、ディスクリート及び／又は集積アナログ及び／又はデジタル回路要素、ＦＰＧＡ、ＡＳＩＣ、コンパレータ、演算増幅器（オペアンプ）、論理回路等）によって実装され得る。
【００６３】
上述のように、図１０及び図１１のプロセスは、任意の持続時間にわたって（例えば、延長された時間期間に、恒久的に、短い瞬間に、一時的なバッファリングの間、及び／又は情報のキャッシュの間）情報がストアされる、ハードディスクドライブ、フラッシュメモリ、リードオンリメモリ、コンパクトディスク、デジタルバーサタイルディスク、キャッシュ、ランダムアクセスメモリ、及び／又は、任意の他のストレージデバイス又はストレージディスクなどの、非一時的コンピュータ及び／又は機械可読媒体上にストアされる実行可能な命令（例えば、コンピュータ及び／又は機械可読命令）を用いて実装され得る。本願で用いられるように、非一時的コンピュータ可読媒体という用語は、任意のタイプのコンピュータ可読ストレージデバイス及び／又はストレージディスクを含むこと、並びに、伝搬信号を除外すること及び伝達媒体を除外することが明確に定義される。
【００６４】
本記載において、「及び／又は」という用語は（Ａ、Ｂ、及び／又はＣなどの形で用いられる場合）、（ａ）Ａのみ、（ｂ）Ｂのみ、（ｃ）Ｃのみ、（ｄ）ＡとＢ、（ｅ）ＡとＣ、（ｆ）ＢとＣ、及び（ｇ）ＡとＢとＣなど、Ａ、Ｂ、Ｃの任意の組み合わせ又は任意のサブセットを指す。また、本願で用いられるように、「Ａ又はＢの少なくとも一つ」（又は「Ａ及びＢの少なくとも一つ」）という表現は、（ａ）少なくとも一つのＡ、（ｂ）少なくとも一つのＢ、及び（ｃ）少なくとも一つのＡ及び少なくとも一つのＢの任意のものを含む実装を指す。
【００６５】
図１０は、コントローラ１０２からの制御信号に基づいてハイサイドスイッチ１１０を制御するために、図１の電力コンバータ１００によって実行され得る例示の機械可読命令及び／又はハードウェア構成を表す例示のフローチャート１０００である。図１０のフローチャート１０００は、図１の電力コンバータ１００に関連して説明するが、フローチャート１０００は、任意のタイプのスイッチング電力コンバータに関連して説明され得る。
【００６６】
ブロック１００２において、ＨＳレベルシフティングトリガ１０６ａ、１０６ｂは、ディセーブルハイサイド信号を受信する。例えば、スイッチ２０８は、スイッチ２０８のゲートにおいて低論理値を受信し得、スイッチ２０６は、スイッチ２０６のゲートにおいて高論理値を受信し得る（例えば、スイッチ２０８をイネーブルすること及びスイッチ２０６をディセーブルすることに対応する）。別の例において、図３のスイッチ３００は、スイッチ３００のゲートにおいて低論理値を受信し得、スイッチ３０２は、スイッチ３０２のゲートにおいて高論理値を受信し得る（例えば、スイッチ３００をディセーブルすること及びスイッチ３０２をイネーブルすること対応する）。ブロック１００４において、電力コンバータ１００は、図１１に関連してさらに後述するように、ハイサイドスイッチ１１０をディセーブルする。ローサイド制御の間、スイッチングノード１２８における電圧は、ゼロボルト及び／又は負電圧に達する。従って、ローサイド制御の間、ブートストラップコンデンサ１１８は、ＧＶＤＤとＳＷノード１２８との電圧差に基づいて（例えば、ダイオード１２０を介して）充電する。また、図１に関連して上述したように、ブートストラップコンデンサ１１８がローサイド制御の間充電されるので、ブートストラップノード１２６における電圧は、ハイサイド制御の間、ブートストラップコンデンサ１１８のように、スイッチングノード１２８より高いＧＶＤＤである。
【００６７】
ブロック１００５において、ローサイドレベルシフタラッチ１１４は、ローサイドスイッチ１１６のゲートに高電圧を印加することによってローサイドスイッチ１１６をイネーブルする。ローサイドレベルシフタラッチ１１４がローサイドスイッチ１１６をイネーブルした後、電力コンバータ１００は、ハイサイドスイッチング信号がコントローラ１０２から受信されるまで、ローサイドのままである。いくつかの例において、コントローラ１０２は、シュートスルーを防止するために、ローサイド／ハイサイド遷移間の時間の持続時間にわたって、ハイサイドスイッチ１１０とローサイドスイッチ１１６との両方をディセーブルするための制御信号を出力する。ブロック１００６において、ＨＳレベルシフティングトリガ１０６ａ、１０６ｂは、ハイサイドスイッチング信号が受信されたかどうかを判定する。例えば、ＨＳレベルシフティングトリガ１０６ａ、１０６ｂは、スイッチ２０６のゲートにおける電圧が低論理値であり、スイッチ２０８のゲートにおける電圧が高論理値であるとき、ハイサイドスイッチング信号が受信されたと判定する。別の例において、ＨＳレベルシフティングトリガ１０６ａ、１０６ｂは、スイッチ３００のゲートにおける電圧が高論理値であり、スイッチ３０２のゲートにおける電圧が低論理値であるとき、ハイサイドスイッチング信号が受信されたと判定する。
【００６８】
ＨＳレベルシフティングトリガ１０６ａ、１０６ｂが、ハイサイドスイッチング信号が受信されていないと判定する場合（ブロック１００６：ＮＯ）、プロセスは、ハイサイドスイッチ１１０をディセーブルされた状態に保ち、継続する。ＨＳレベルシフティングトリガ１０６ａ、１０６ｂが、ハイサイドスイッチング信号が受信されたと判定する場合（ブロック１００６：ＹＥＳ）、ＬＳレベルシフティングトリガ１１２及びＬＳレベルシフタラッチ１１４は、（例えば、ローサイドスイッチ１１６のゲートに低電圧を印加することによって）ローサイドスイッチ１１６をディセーブルする（ブロック１００７）。ブロック１００８において、ダイオード２１８は、移動レベルシフティング接地ノード２２４からスイッチングノード１２８への電圧降下を生成する。例えば、ローからハイへの切替え又はハイサイドスイッチへのデッドタイムの間、スイッチングノード１２８における電圧は負であり得る。従って、ダイオード２１８は、移動レベルシフティング接地ノード２２４における電圧が、スイッチングノード１２８における電圧を上回る一つの閾値電圧（例えば、０．７Ｖ、１．５Ｖ、２Ｖ等）であるように、電圧降下を生成する。スイッチングノード１２８における電圧が大幅に負であることに起因して、移動レベルシフティング接地ノード２２４が負であり得るので、ダイオード２２０は、電流が、移動レベルシフティング接地ノード２２４からＡＧＮＤノード１３２に流れることを防止する。従って、スイッチングノード１２８における電圧が負であるとき、移動レベルシフティング接地ノード２２４における電圧は、スイッチングノード１２８における電圧を追跡する。
【００６９】
ブロック１０１０において、入力電圧２００（例えば、ＧＶＤＤ）から第１のレジスタ２１０を介して移動レベルシフティング接地ノード２２４に電流を引き込むために、スイッチ２０６、３００のゲートに印加される電圧がスイッチ２０６、３００をイネーブルし、それにより、第１のレジスタ２１０の電圧降下を生成する。ブロック１０１２において、レジスタ２１０の電圧（例えば、スイッチ２１２のゲートにおける電圧）はスイッチ２１２をイネーブルする。ブロック１０１４において、スイッチ２１２をイネーブルすることが、ブートストラップノード１２６からレジスタ２２６を介した移動レベルシフティング接地ノード２２４への経路を生成するので、レジスタ２２６は、スイッチ２３２をディセーブルするために、スイッチ２３２のゲートにおいて低電圧を生成する。ブロック１０１６において、スイッチ２１２をイネーブルすることに応答して、ハイサイドレベルシフタラッチ１０８のラッチは、レジスタ２２８を介した接地への経路がないので、高論理ラッチ状態をトリガし、それにより、ブートストラップノード１２６における電圧（例えば、スイッチ１１０をイネーブルするほど充分に高い電圧）が、ハイサイド制御をイネーブルするためにスイッチ１１０のゲートに出力される。
【００７０】
ブロック１０１８において、ＨＳレベルシフティングトリガ１０６ａ、１０６ｂは、ローサイドスイッチング信号が受信されたかどうかを判定する。例えば、ＨＳレベルシフティングトリガ１０６ａ、１０６ｂは、スイッチ２０６のゲートにおける電圧が高であり、スイッチ２０８のゲートにおける電圧が低であるとき、又は、スイッチ３００のゲートにおける電圧が低であり、スイッチ３０２におけるゲートにおける電圧が高である場合、ローサイドスイッチング信号が受信されたかどうかを判定する。ＨＳレベルシフティングトリガ１０６ａ、１０６ｂが、ローサイドスイッチング信号が受信されていないと判定する場合（ブロック１０１８：ＮＯ）、プロセスはハイサイド制御において継続する。ＨＳレベルシフティングトリガ１０６ａ、１０６ｂが、ローサイドスイッチング信号が受信されたと判定する場合（ブロック１０１８：ＹＥＳ）、プロセスは、ハイサイドスイッチ１１０をディセーブルするためにブロック１００４に戻る。
【００７１】
図１１は、図１０のブロック１００４に関連して上述したような、ハイサイドスイッチ１１０をディセーブルするために図１の電力コンバータ１００によって実行され得る例示の機械可読命令及び／又はハードウェア構成を表す例示のフローチャート１００４である。図１１のフローチャート１００４は図１の電力コンバータ１００に関連して説明されるが、フローチャート１００４は、任意のタイプのスイッチング電力コンバータに関連して説明され得る。
【００７２】
ブロック１１０２において、ダイオード２２０は、移動レベルシフティング接地ノード２２４からアナログ接地（ＡＧＮＤ）ノード１３２への電圧降下を生成する。図２に関連して上述したように、ハイサイド制御の間、スイッチングノード１２８における電圧は正である。従って、ダイオード２１８は、電流が、スイッチングノード１２８から移動レベルシフティング接地ノード２２４に流れることを防止する。このようにして、移動レベルシフティング接地における電圧は、０ＶであるＡＧＮＤノード１３２における電圧を追跡する。従って、ＳＷノード１２８における電圧が正であるとき、移動レベルシフティング接地ノード２２４における電圧は、ＡＧＮＤノード１３２における接地電圧を上回る、（例えば、ダイオード２２０の閾値電圧に対応する）一つの閾値電圧である。
【００７３】
ブロック１１０４において、スイッチ２０８、３０２のゲートに印加される電圧は、入力電圧２００からレジスタ２１４を介して移動レベルシフティング接地ノード２２４に電流を引き込むために、スイッチ２０８、３０２をイネーブルし、それにより、レジスタ２１４の電圧降下を生成する。ブロック１１０６において、レジスタ２１４の電圧（例えば、スイッチ２１６のゲートにおける電圧）はスイッチ２１６をイネーブルする。ブロック１１０８において、スイッチ２１６をイネーブルすることが、ブートストラップノード１２６からレジスタ２２８を介した移動レベルシフティング接地ノード２２４への経路を生成するので、レジスタ２２８は、スイッチ２３０をディセーブルするためにスイッチ２３０のゲートにおいて低電圧を生成する。ブロック１１１０において、ハイサイドレベルシフタラッチ１０８のラッチは、ハイサイドゲートノード１３０がスイッチングノード１２８につながれているので、スイッチ２１６のイネーブルに応答して低論理ラッチ状態にトリガし、それにより、（例えば、スイッチ１１０をディセーブルするほど充分に低い電圧に対応する）スイッチングノード１２８における電圧が、ローサイド制御をイネーブルするためにスイッチ１１０のゲートに出力される。ブロック１１１０の後、プロセスは図１０のブロック１００６に戻る。
【００７４】
図１２は、図１〜図３、図５、及び／又は図７のＨＳレベルシフタ１０５ａ、１０５ｂ及び／又はコントローラ１０２を実装するために、図１０及び図１１の命令を実行するように構成される例示のプロセッサプラットフォーム１２００のブロック図である。プロセッサプラットフォーム１２００は、例えば、サーバー、自己学習機械（例えば、ニューラルネットワーク）、インターネットアプライアンス、マイクロコントローラ、又は任意の他のタイプのコンピューティングデバイスであり得る。
【００７５】
図示される例のプロセッサプラットフォーム１２００はプロセッサ１２１２を含む。図示される例のプロセッサ１２１２はハードウェアである。例えば、プロセッサ１２１２は、任意の所望の集団又は製造業者製の一つ又は複数の集積回路、論理回路、マイクロプロセッサ、ＧＰＵ、ＤＳＰ、又はコントローラによって実装され得る。ハードウェアプロセッサは、半導体ベースの（例えば、シリコンベースの）デバイスであり得る。この例において、プロセッサは、ハイサイドレベルシフティングトリガ１０６ａ、１０６ｂ及び／又はＨＳレベルシフタラッチ１０８を実装する。
【００７６】
図示される例のプロセッサ１２１２は、ローカルメモリ１２１３（例えば、キャッシュ）を含む。図示される例のプロセッサ１２１２は、バス１２１８を介して、揮発性メモリ１２１４及び不揮発性メモリ１２１６を含むメインメモリと通信する。揮発性メモリ１２１４は、シンクロナスダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、ＲＡＭＢＵＳ（登録商標）ダイナミックランダムアクセスメモリ（ＲＤＲＡＭ（登録商標））、及び／又は任意の他のタイプのランダムアクセスメモリデバイスによって実装され得る。不揮発性メモリ１２１６は、フラッシュメモリ及び／又は任意の他の所望のタイプのメモリデバイスによって実装され得る。メインメモリ１２１４、１２１６へのアクセスはメモリコントローラによって制御される。
【００７７】
また、図示される例のプロセッサプラットフォーム１２００は、インターフェース回路１２２０を含む。インターフェース回路１２２０は、イーサネットインターフェース、ユニバーサルシリアルバス（ＵＳＢ）、ブルートュース（登録商標）インターフェース、近距離無線通信（ＮＦＣ）インターフェース、及び／又はＰＣＩエクスプレスインターフェースなど、任意のタイプのインターフェース規格によって実装され得る。
【００７８】
図示される例において、一つ又は複数の入力デバイス１２２２がインターフェース回路１２２０に接続される。入力デバイス１２２２により、ユーザは、データ及び／又はコマンドをプロセッサ１２１２に入力し得る。入力デバイスは、例えば、センサ、マイク、カメラ（スチルまたはビデオ）、キーボード、又はボタンによって実装され得る。
【００７９】
また、一つ又は複数の出力デバイス１２２４が、図示される例のインターフェース回路１２２０に接続される。出力デバイス１２２４は、例えば、ディスプレイデバイス（例えば、発光ダイオード（ＬＥＤ）、有機発光ダイオード（ＯＬＥＤ）、液晶ディスプレイ（ＬＣＤ）、陰極線管ディスプレイ（ＣＲＴ）、面内（in-plane）スイッチングディスプレイ、タッチスクリーン等）、触感出力デバイス、及び／又はスピーカによって実装され得る。このように、図示される例のインターフェース回路１２２０は、典型的に、グラフィクスドライバカード、グラフィクスドライバチップ、及び／又はグラフィクスドライバプロセッサを含む。
【００８０】
また、図示される例のインターフェース回路１２２０は、ネットワーク１２２６を介した外部機械（例えば、任意の種類のコンピューティングデバイス）とのデータの交換を促進するために、トランスミッタ、レシーバ、トランシーバ、モデム、レジデンシャルゲートウェイ、ワイヤレスアクセスポイント、及び／又はネットワークインターフェースなどの通信デバイスを含む。通信は、例えば、イーサネット接続、デジタル加入者線（ＤＳＬ）接続、電話線接続、同軸ケーブルシステム、衛星システム、見通し内ワイヤレスシステム、携帯電話システム等を介するものであり得る。
【００８１】
また、図示される例のプロセッサプラットフォーム１２００は、ソフトウェア及び／又はデータをストアするための一つ又は複数のマスストレージデバイス１２２８を含む。そのようなマスストレージデバイス１２２８の例には、フロッピーディスクドライブ、ハードディスクドライブ、コンパクトディスクドライブ、ブルーレイディスクドライブ、リダンダントアレイオブインデペンデントディスク（ＲＡＩＤ）システム、及びデジタルバーサタイルディスク（ＤＶＤ）ドライブが含まれる。
【００８２】
図１０及び図１１の機械実行可能命令１２３２は、マスストレージデバイス１２２８、揮発性メモリ１２１４、不揮発性メモリ１２１６、及び／又はＣＤ又はＤＶＤなどの取り外し可能な非一時的コンピュータ可読ストレージ媒体にストアされ得る。
【００８３】
例１は或る装置を含み、この装置は、第１のスイッチの第１のソースに結合される第１のノードと、第１のスイッチの第１のゲートに結合される出力とを含むラッチ、第１のノード及び第２のノードに結合される第１のダイオード、第２のノード及び接地に結合される第２のダイオード、電圧源及び第２のノードに結合される第２のスイッチ、並びに、第２のスイッチに結合される第３のゲートと、第２のノードに結合される第３のソースと、ラッチに結合される第３のドレインとを含む第３のスイッチを含む。
【００８４】
例２は、電圧源が接地に結合される、例１の装置を含む。
【００８５】
例３は、第１のスイッチが、電力コンバータの出力段に結合されるハイサイドスイッチである、例１の装置を含む。
【００８６】
例４は、電力コンバータの出力段に結合されるローサイドスイッチをさらに含む、例３の装置を含む。ローサイドスイッチは、ハイサイドスイッチの第２のドレイン−ソース抵抗より低い第１のドレイン−ソース抵抗を含む。
【００８７】
例５は、電圧源に結合される第４のスイッチ、及び、第４のスイッチに結合される第５のゲートと、第２のノードに結合される第５のソースと、ラッチに結合される第５のドレインとを含む第５のスイッチをさらに含む、例１の装置を含む。
【００８８】
例６は、第２のスイッチが第１のレジスタを介して第２のノードに結合され、第５のスイッチが第２のレジスタを介して第２のノードに結合される、例５の装置を含む。
【００８９】
例７は、第１のダイオードが第１のアノード及び第１のカソードを含み、第１のアノードが第２のノードに結合され、第１のカソードが第１のノードに結合される、例１の装置を含む。
【００９０】
例８は、第２のダイオードが第２のアノード及び第２のカソードを含み、第２のアノードが第２のノードに結合され、第２のカソードが接地に結合される、例７の装置を含む。
【００９１】
例９は、第２のスイッチをラッチに結合するボンドパッドをさらに含む、例１の装置を含む。ボンドパッドは、コンタクトに結合される二次元電子ガス層を含み、コンタクトは、第１のノードに結合される。
【００９２】
例１０は、二次元電子ガス層と、第１のノードに結合されるコンタクトとが、寄生静電容量を低減させる、例９の装置を含む。
【００９３】
例１１は或る装置を含み、この装置は、ラッチであって、ラッチの第１又は第２の状態に基づいて、第１のノードに対応する第１の電圧又は第２のノードに対応する第２の電圧を、電力コンバータのトランジスタに出力し、第２のノードがトランジスタのソースに結合されているラッチ、第２のノードに対応する第２の電圧が負であるとき、第３のノードから第２のノードへの第１の電圧降下をつくるため、及び、第２のノードに対応する第２の電圧が正であるとき、第１の電流が第２のノードから第３のノードに流れることを防止するための第１のダイオード、並びに、第３のノードにおける第３の電圧が正であるとき、第３のノードから接地への第２の電圧降下をつくるため、及び、第３のノードが負であるとき、第２の電流が接地から第３のノードに流れることを防止するための第２のダイオードを含む。
【００９４】
例１２は、第１の制御信号に基づいて、第３の電流が、電圧源から第１のレジスタを介して第３のノードに流れることを可能にする第１のトランジスタ、及び、第１のトランジスタによって第３の電流が第１のレジスタを介して流れることが可能にされるときにイネーブルするための第２のトランジスタをさらに含む、例１１の装置を含む。第２のトランジスタをイネーブルにすることは、ラッチの第１のノードから第３のノードまでの第１の経路を生成するためのものであり、ラッチは、第２のトランジスタのイネーブルに応答して、ラッチの第１の状態をトリガするためのものである。
【００９５】
例１３は、第２の制御信号に基づいて、第４の電流が、電圧源から第２のレジスタを介して第３のノードに流れることを可能にするための第３のトランジスタ、及び、第３のトランジスタによって第４の電流が第２のレジスタを介して流れることが可能にされるときにイネーブルするための第４のトランジスタをさらに含む、例１２の装置を含む。第４のトランジスタをイネーブルにすることは、ラッチの第１のノードから第３のノードまでの第２の経路を生成するためのものであり、ラッチは、第４のトランジスタのイネーブルに応答して、ラッチの第２の状態をトリガするためのものである。
【００９６】
例１４は、トランジスタが、第１のドレイン−ソース抵抗を含むハイサイドトランジスタであり、第１のドレイン−ソース抵抗より低い第２のドレイン−ソース抵抗を含むローサイドトランジスタをさらに含む、例１１の装置を含む。
【００９７】
例１５は、ラッチの前の状態に基づいて、ラッチの第１の側又はラッチの第２の側に抵抗を付加するためのヒステリシス回路をさらに含む、例１１の装置を含む。
【００９８】
例１６は、ヒステリシス回路が、寄生静電容量によって生じるラッチのエラーを防止するために抵抗を付加するためのものである、例１５の装置を含む。
【００９９】
例１７は、第２の電圧が負であるとき、第３のノードにおける第３の電圧が第２のノードにおける第２の電圧に対応し、第２の電圧が正であるとき、第３のノードにおける第３の電圧が第３のノードと接地との電圧差に対応する、例１１の装置を含む。
【０１００】
例１８は、第１のダイオードをラッチに結合するためのボンドパッドをさらに含む、例１１の装置を含む。ボンドパッドは、寄生静電容量を低減するために第２のノードに結合される二次元電子ガス層を含む。
【０１０１】
例１９は、或る方法を含み、この方法は、制御信号に基づいて第１のノードに対応する第１の電圧又は第２のノードに対応する第２の電圧を、ラッチにおいて、電力コンバータのハイサイドトランジスタに出力することであって、第２のノードが、ハイサイドトランジスタのソースに結合される、出力すること、第２のノードに対応する第２の電圧が負であるとき、第３のノードから第２のノードへの第１の電圧降下を生成し、第２のノードに対応する第２の電圧が正であるとき、第１の電流が第２のノードから第３のノードに流れることを防止すること、及び、第３のノードにおける第３の電圧が正であるとき、第３のノードから接地への第２の電圧降下を生成し、第３のノードにおける第３の電圧が負であるとき、第２の電流が接地から第３のノードに流れることを防止することを含む。
【０１０２】
例２０は、寄生静電容量によって生じるラッチのエラーを防止するために抵抗を付加するために、ラッチの前の状態に基づいて、ラッチの第１の側又はラッチの第２の側に抵抗を付加することをさらに含む、例１９の方法を含む。
【０１０３】
例２１は、第２の電圧が負であるとき、第３のノードにおける第３の電圧が、第２のノードにおける第２の電圧に対応し、第２の電圧が正であるとき、第３のノードにおける第３の電圧が、第３のノードと接地との電圧差に対応する、例１９の方法を含む。上記から、スイッチング電力コンバータのハイサイド制御を促進する例示の方法、装置、及び製造品を説明してきたことが理解されよう。説明された方法、装置、及び製造品は、電力コンバータのスイッチングノードが負であるときでも、ローサイド制御からハイサイド制御への遷移を促進することによって電力コンバータの使用の効率を改善する。従って、説明された方法、装置、及び製造品は、電力コンバータの機能における一つ又は複数の改善をもたらす。
【０１０４】
特許請求の範囲内で、説明された実施形態における改変が可能であり、その他の実施形態が可能である。
【図１】
2021535723.tif 000003
【図２】
2021535723.tif 000004
【図３】
2021535723.tif 000005
【図４】
2021535723.tif 000006
【図５】
2021535723.tif 000007
【図６】
2021535723.tif 000008
【図７Ａ】
2021535723.tif 000009
【図７Ｂ】
2021535723.tif 000010
【図８】
2021535723.tif 000011
【図９】
2021535723.tif 000012
【図１０】
2021535723.tif 000013
【図１１】
2021535723.tif 000014
【図１２】
2021535723.tif 000015
【国際調査報告】
2021535723.tif 000016