(57)【要約】  グリッドアレイ型表面実装のために構成される高周波数結合器が開示される。結合器は、上部表面と、下部表面とを有するモノリシックベース基板を含む。第１の薄膜マイクロストリップおよび第２の薄膜マイクロストリップが、各々、モノリシックベース基板の上部表面上に配設される。各々のマイクロストリップは、入力端部と、出力端部とを有する。少なくとも１つのビアが、モノリシックベース基板の上部表面から下部表面に、モノリシックベース基板を貫通して延びる。ビアは、第１のマイクロストリップまたは第２のマイクロストリップの、入力端部または出力端部のうちの少なくとも１つと電気的に接続される。結合器は、約２８ＧＨｚにおいて約−３０ｄＢより大である結合係数を有する。【選択図】図２Ａ
2021515496.tif 000002
【特許請求の範囲】
【請求項１】
高周波数表面実装可能結合器であって、
上部表面と、下部表面と、長手方向においての長さと、前記長手方向に垂直である横方向においての幅とを有するモノリシックベース基板と、
前記モノリシックベース基板の前記上部表面上に配設される第１の薄膜マイクロストリップであって、入力端部と、出力端部とを有する、第１の薄膜マイクロストリップと、
前記モノリシックベース基板の前記上部表面上に配設される第２の薄膜マイクロストリップであって、入力端部と、出力端部とを有する、第２の薄膜マイクロストリップと、
前記モノリシックベース基板の前記上部表面から前記下部表面に、前記モノリシックベース基板を貫通して延びる少なくとも１つのビアであって、前記第１のマイクロストリップまたは前記第２のマイクロストリップの、前記入力端部または前記出力端部のうちの少なくとも１つと電気的に接続される、少なくとも１つのビアと
を備え、
前記結合器は、約２８ＧＨｚにおいて約−３０ｄＢより大である結合係数を有する、高周波数表面実装可能結合器。
【請求項２】
前記結合器は、約１０ＧＨｚから約７０ＧＨｚで約−３０ｄＢより大である結合係数を有する、請求項１に記載の結合器。
【請求項３】
前記ベース基板の前記下部表面上に配設される少なくとも１つの接触パッドをさらに備え、前記少なくとも１つの接触パッドは、前記少なくとも１つのビアと電気的に接続される、請求項１に記載の結合器。
【請求項４】
前記モノリシックベース基板の前記下部表面上に配設されるベース接地平面をさらに備える、請求項１に記載の結合器。
【請求項５】
前記ベース基板の前記長さおよび前記幅の各々は、約７ｍｍ未満である、請求項１に記載の結合器。
【請求項６】
結合器は、前記ベース基板の前記下部表面上に配設される４つの接触パッドをさらに備え、前記少なくとも１つのビアは、
前記第１の薄膜マイクロストリップの前記入力端部を、前記４つの接触パッドのうちの第１のものに電気的に接続する第１のビアと、
前記第１の薄膜マイクロストリップの前記出力端部を、前記４つの接触パッドのうちの第２のものに電気的に接続する第２のビアと、
前記第２の薄膜マイクロストリップの前記入力端部を、前記４つの接触パッドのうちの第３のものに電気的に接続する第３のビアと、
前記第２の薄膜マイクロストリップの前記出力端部を、前記４つの接触パッドのうちの第４のものに電気的に接続する第４のビアと
を含む、請求項１に記載の結合器。
【請求項７】
前記結合器は、グリッドアレイ型実装のために構成される、請求項１に記載の結合器。
【請求項８】
前記ベース基板は、セラミック材料を含む、請求項１に記載の結合器。
【請求項９】
前記ベース基板は、サファイアを含む、請求項１に記載の結合器。
【請求項１０】
前記ベース基板の前記上部表面上に配置構成される被覆基板をさらに備える、請求項１に記載の結合器。
【請求項１１】
前記被覆基板の上部表面上に配設される被覆接地平面をさらに備える、請求項１０に記載の結合器。
【請求項１２】
被覆接地平面は、ベース接地平面と電気的に接続される、請求項１０に記載の結合器。
【請求項１３】
前記少なくとも１つのビアは、前記ベース基板および前記被覆基板の各々を貫通して延びる接地ビアを含み、前記接地ビアは、前記被覆接地平面を前記ベース接地平面と電気的に接続する、請求項１２に記載の結合器。
【請求項１４】
前記少なくとも１つのビアは、ビアの対を含み、ベース接地平面は、前記長手方向または横方向のうちの１つにおいて、ビアの前記対の間に広がる、請求項１に記載の結合器。
【請求項１５】
前記結合器の外側に沿って露出される高分子保護層をさらに備える、請求項１に記載の結合器。
【請求項１６】
前記第１の薄膜マイクロストリップまたは前記第２の薄膜マイクロストリップのうちの少なくとも１つと接触している接着層をさらに備える、請求項１に記載の結合器。
【請求項１７】
高周波数表面実装可能結合器を形成するための方法であって、
モノリシックベース基板の上部表面から前記モノリシックベース基板の下部表面に延びる少なくとも１つのビア貫通孔を形成するステップと、
第１の薄膜マイクロストリップおよび第２の薄膜マイクロストリップを、前記モノリシックベース基板の前記上部表面上に堆積させるステップであって、前記第１および第２の薄膜マイクロストリップの各々は、前記結合器が、約２８ＧＨｚにおいて約−３０ｄＢより大である結合係数を有するように、サイズ設定され、隔置される、堆積させるステップと、
前記第１の薄膜マイクロストリップまたは前記第２の薄膜マイクロストリップのうちの少なくとも１つを、前記モノリシックベース基板の前記下部表面上の接触パッドと電気的に接続する少なくとも１つのビアを形成するために、伝導性ビア材料を前記少なくとも１つのビア貫通孔の内側に堆積させるステップと
を含む、方法。
【請求項１８】
ベース接地平面を前記モノリシックベース基板の下部表面上に形成するステップをさらに含む、請求項１７に記載の方法。
【請求項１９】
前記少なくとも１つのビア貫通孔を形成するステップは、前記少なくとも１つのビア貫通孔をレーザ穿孔するステップを含む、請求項１７に記載の方法。
【請求項２０】
被覆基板を前記ベース基板の前記上部表面の上部上に配置構成するステップをさらに含む、請求項１７に記載の方法。
【請求項２１】
被覆接地平面を前記被覆基板の上部表面上に堆積させるステップをさらに含む、請求項２０に記載の方法。
【請求項２２】
被覆基板の上部表面から前記ベース基板の前記下部表面に延びる少なくとも１つの接地ビア貫通孔を形成するステップをさらに含む、請求項１７に記載の方法。
【請求項２３】
上部表面と、下部表面と、長手方向においての長さと、前記長手方向に垂直である横方向においての幅と、前記長手方向および前記横方向の各々に垂直であるＺ方向においての厚さとを有するモノリシックベース基板と、
前記モノリシックベース基板の前記上部表面上に配設される第１の薄膜マイクロストリップであって、入力端部と、出力端部とを有する、第１の薄膜マイクロストリップと、
前記モノリシックベース基板の前記上部表面上に配設される第２の薄膜マイクロストリップであって、入力端部と、出力端部とを有する、第２の薄膜マイクロストリップと
を備え、
前記第１の薄膜マイクロストリップの少なくとも一部分、および、前記第２の薄膜マイクロストリップの少なくとも一部分は、結合長さに沿って、第１の方向において、互いに平行に延び、前記結合長さは、約０．２ｍｍから約３．８ｍｍの範囲に及ぶ、高周波数表面実装可能結合器。
【請求項２４】
前記第１の薄膜マイクロストリップおよび前記第２の薄膜マイクロストリップの各々は、前記第１の方向に垂直である第２の方向においてのそれぞれの幅を有し、前記第１および第２の薄膜マイクロストリップの前記幅の各々は、約５０マイクロメートルから約５００マイクロメートルの範囲に及ぶ、請求項２３に記載の結合器。
【請求項２５】
信号源構成要素と、
前記信号源構成要素と動作可能に接続される高周波数表面実装可能結合器であって、
上部表面と、下部表面と、長手方向においての長さと、前記長手方向に垂直である横方向においての幅とを有するモノリシックベース基板と、
前記モノリシックベース基板の前記上部表面上に配設される第１の薄膜マイクロストリップであって、入力端部と、出力端部とを有する、第１の薄膜マイクロストリップと、
前記モノリシックベース基板の前記上部表面上に配設される第２の薄膜マイクロストリップであって、入力端部と、出力端部とを有する、第２の薄膜マイクロストリップと、
前記モノリシックベース基板の前記上部表面から前記下部表面に、前記モノリシックベース基板を貫通して延びる少なくとも１つのビアであって、前記第１のマイクロストリップまたは前記第２のマイクロストリップの、前記入力端部または前記出力端部のうちの少なくとも１つと電気的に接続される、少なくとも１つのビアと
を備える、高周波数表面実装可能結合器と
を備え、
前記結合器は、約２８ＧＨｚにおいて約−３０ｄＢより大である結合係数を有する、基地局回路。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
[0001]本出願は、２０１８年３月６日の出願日を有する米国仮特許出願第６２／６３９，３０９号、および、２０１８年３月１３日の出願日を有する米国仮特許出願第６２／６４２，２１９号の出願利益を主張するものであり、それらの米国仮特許出願は、それらの全体において参照により本明細書に組み込まれている。
【背景技術】
【０００２】
[0002]高周波数無線信号通信は、大衆性が増大した。例えば、ワイヤレススマートフォン接続性に対する、増大したデータ伝送速度に対する需要が、５Ｇスペクトル周波数において動作するように構成されるものを含む、高周波数構成要素に対する需要を突き動かした。小型化に向かう傾向が、さらには、そのような高周波数信号を扱うための小さい受動構成要素の望ましさを増大した。小型化は、さらには、５Ｇ周波数スペクトルにおいての動作に適した小さい受動構成要素を表面実装することの困難さを増大した。容易に表面実装される、小さくまとまった高周波数結合器が、当技術分野において歓迎されることになる。
【発明の概要】
【課題を解決するための手段】
【０００３】
[0003]本発明の１つの実施形態によれば、高周波数表面実装可能結合器が開示される。結合器は、上部表面と、下部表面と、長手方向においての長さと、長手方向に垂直である横方向においての幅とを有するモノリシックベース基板（ｍｏｎｏｌｉｔｈｉｃ  ｂａｓｅ  ｓｕｂｓｔｒａｔｅ）を含む。結合器は、モノリシックベース基板の上部表面上に配設される第１の薄膜マイクロストリップを含む。第１のマイクロストリップは、入力端部と、出力端部とを有する。結合器は、モノリシックベース基板の上部表面上に配設される第２の薄膜マイクロストリップを含む。第２のマイクロストリップは、入力端部と、出力端部とを有する。結合器は、モノリシックベース基板の上部表面から下部表面に、モノリシックベース基板を貫通して延びる少なくとも１つのビアを含む。ビアは、第１のマイクロストリップまたは第２のマイクロストリップの、入力端部または出力端部のうちの少なくとも１つと電気的に接続される。結合器は、約２８ＧＨｚにおいて約−３０ｄＢより大である結合係数を有する。
【０００４】
[0004]本発明の別の態様によれば、高周波数表面実装可能結合器を形成するための方法が開示される。方法は、モノリシックベース基板の上部表面からモノリシックベース基板の下部表面に延びる少なくとも１つのビア貫通孔を形成するステップを含む。方法は、第１の薄膜マイクロストリップおよび第２の薄膜マイクロストリップの各々を、モノリシックベース基板の上部表面上に堆積させるステップを含む。第１および第２の薄膜マイクロストリップの各々は、結合器が、約２８ＧＨｚにおいて約−３０ｄＢより大である結合係数を有するように、サイズ設定され、隔置される。方法は、第１の薄膜マイクロストリップまたは第２の薄膜マイクロストリップのうちの少なくとも１つを、モノリシックベース基板の下部表面上の接触パッドと電気的に接続する少なくとも１つのビアを形成するために、伝導性ビア材料をビア貫通孔の内側に堆積させるステップを含む。
【０００５】
[0005]本発明の別の態様によれば、高周波数表面実装可能結合器が開示される。結合器は、上部表面と、下部表面と、長手方向においての長さと、長手方向に垂直である横方向においての幅と、長手方向および横方向の各々に垂直であるＺ方向においての厚さとを有するモノリシックベース基板を含む。結合器は、モノリシックベース基板の上部表面上に配設される第１の薄膜マイクロストリップを含む。第１のマイクロストリップは、入力端部と、出力端部とを有する。第２の薄膜マイクロストリップが、モノリシックベース基板の上部表面上に配設され、第２のマイクロストリップは、入力端部と、出力端部とを有する。第１の薄膜マイクロストリップの少なくとも一部分、および、第２の薄膜マイクロストリップの少なくとも一部分は、約０．２ｍｍから約３．８ｍｍの範囲に及ぶ結合長さに沿って、第１の方向において、互いに平行に延びる。
【０００６】
[0006]本発明の別の態様によれば、基地局回路が開示される。基地局回路は、信号源構成要素と、信号源構成要素と動作可能に接続される高周波数表面実装可能結合器とを含む。結合器は、上部表面と、下部表面と、長手方向においての長さと、長手方向に垂直である横方向においての幅とを有するモノリシックベース基板を含む。結合器は、モノリシックベース基板の上部表面上に配設される第１の薄膜マイクロストリップを含む。第１のマイクロストリップは、入力端部と、出力端部とを有する。結合器は、モノリシックベース基板の上部表面上に配設される第２の薄膜マイクロストリップを含む。第２のマイクロストリップは、入力端部と、出力端部とを有する。少なくとも１つのビアが、モノリシックベース基板の上部表面から下部表面に、モノリシックベース基板を貫通して延びる。ビアは、第１のマイクロストリップまたは第２のマイクロストリップの、入力端部または出力端部のうちの少なくとも１つと電気的に接続される。結合器は、約２８ＧＨｚにおいて約−３０ｄＢより大である結合係数を有する。
【０００７】
[0007]当業者に向けられる、本発明の最良の形態を含む、本発明の十分な、および、実施可能な開示が、添付される図を参照する本明細書において論述される。
【図面の簡単な説明】
【０００８】
【図１Ａ】[0008]本開示の態様による、薄膜結合器の１つの実施形態の上面図を例解する図である。
【図１Ｂ】[0009]図１Ａにおいての断面Ａ−Ａに沿った断面図を例解する図である。
【図２Ａ】[0010]図１Ａおよび１Ｂにおいて例解される薄膜結合器の実施形態の斜視図を例解する図である。
【図２Ｂ】[0010]図１Ａおよび１Ｂにおいて例解される薄膜結合器の実施形態の斜視図を例解する図である。
【図３Ａ】[0011]本開示の態様による、被覆接地平面を含む薄膜結合器の別の実施形態の上面図を例解する図である。
【図３Ｂ】[0012]図３Ａにおいての断面Ａ−Ａに沿った断面図を例解する図である。
【図３Ｃ】[0013]図３Ａおよび３Ｂにおいて例解される薄膜結合器の実施形態の斜視図を例解する図である。
【図４】[0014]本開示の態様による、結合器のいくつかの実施形態の様々な表面の線図を例解する図である。
【図５】[0015]本開示の態様による、アレイ型表面実装のために構成される高周波数結合器を作製するための方法の流れ図を例解する図である。
【図６Ａ】[0016]伝送線と、結合線とを有する結合器の実施形態の単純化された概略図を例解する図である。
【図６Ｂ】[0017]１８ＧＨｚから３２ＧＨｚに広がる周波数範囲にわたる、本開示の態様による、結合器の実施形態に対する理論的に算出されたＳパラメータを表す図である。
【発明を実施するための形態】
【０００９】
[0018]本明細書、および、添付される図面の全体を通しての、参照符号の繰り返しの使用は、本発明の同じまたは類似する、特徴または要素を表すことを意図される。
[0019]５Ｇ周波数スペクトルにおいて動作するものを含む、高周波数回路において特に有用である、表面実装可能結合器デバイスが提供される。５Ｇ周波数スペクトルは、一般的には、約２０ＧＨｚから約３０ＧＨｚに広がる。結合器は、一般的には、直接的な電気的接触を伴わない、２つの信号線の間の結合を提供する。例示的な使用は、無線周波数（ＲＦ）混合器、増幅器、および変調器を含む。実例として、結合器は、ＲＦ送信器内の帰還制御ループまたは増幅器出力局部に対する結合を提供するために使用され得る。
【００１０】
[0020]薄膜結合器が、１つまたは複数のモノリシック基板上に形成され得る。例えば、一部の実施形態において、薄膜結合器は、ベース基板と、被覆基板とを含み得る。基板は、１つまたは複数の適したセラミック材料を含み得る。適した材料は、一般的には、電気絶縁性および熱伝導性である。例えば、一部の実施形態において、基板は、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、酸化ベリリウム（ＢｅＯ）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化ホウ素（ＢＮ）、ケイ素（Ｓｉ）、炭化ケイ素（ＳｉＣ）、シリカ（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）、ヒ化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、二酸化ジルコニウム（ＺｒＯ２）、それらの混合物、そのような材料の酸化物および／もしくは窒化物、または、任意の他の適したセラミック材料を含み得る。追加的なセラミック材料は、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸カルシウム（ＣａＴｉＯ３）、酸化亜鉛（ＺｎＯ）、低燃焼ガラスを含有するセラミクス、および、他のガラス接合された材料を含む。
【００１１】
[0021]一部の実施形態において、基板のうちの１つまたは複数は、サファイアまたはルビーを含み得る。サファイアおよびルビーは、追加的な微量材料を含有する酸化アルミニウム（セラミック材料）の結晶形態であるコランダムの型である。サファイアを含む基板は、優れた電気絶縁、熱放散、および、高温安定性を含む、いくつかの利益を提供し得る。加うるに、サファイアは、一般的には透明であるので、結合器の内部特徴は、品質に関して完成された構成要素を点検することと関連付けられる時間および困難さを低減して、視覚的に検査され得る。
【００１２】
[0022]結合器は、ベース基板の上部表面上に形成されるマイクロストリップの対と、ベース基板の下部表面上に形成されるベース接地平面とを含む、様々な薄膜構成要素を含み得る。一部の実施形態において、結合器は、さらには、被覆基板の上部表面上に配設される追加的な薄膜接地平面を含み得る。被覆基板は、ベース基板の上部表面上に配置構成され得る。
【００１３】
[0023]薄膜構成要素は、約５０マイクロメートル以下、一部の実施形態において２０マイクロメートル以下、および、一部の実施形態において５マイクロメートル以下の厚さを有し得る。例えば、一部の実施形態において、薄膜構成要素の厚さは、約０．０５マイクロメートルから約５０マイクロメートル、一部の実施形態において約０．１マイクロメートルから約２０マイクロメートル、一部の実施形態において約１マイクロメートルから約５マイクロメートル、例えば、約３マイクロメートルの範囲に及び得る。
【００１４】
[0024]薄膜構成要素は、種々の適したサブトラクティブ、セミアディティブ、またはフルアディティブ工程を使用して精密に形成され得る。例えば、物理気相堆積および／または化学堆積が使用され得る。実例として、一部の実施形態において、薄膜構成要素は、スパッタリング、物理気相堆積の型を使用して形成され得る。しかしながら、例えば、プラズマ強化化学気相堆積（ＰＥＣＶＤ）および無電解めっきを含む、種々の他の適した工程が使用され得る。リソグラフィマスクおよびエッチングが、所望される形状の薄膜構成要素を生み出すために使用され得る。反応性ガス（例えば、酸素、塩素、三塩化ホウ素）のプラズマを使用するドライエッチング、および／またはウェットエッチングを含む、種々の適したエッチング技法が使用され得る。
【００１５】
[0025]薄膜構成要素は、種々の適した電気伝導性材料から形成され得る。材料の例は、銅、ニッケル、金、スズ、鉛、パラジウム、銀、および、それらの合金を含む。しかしながら、薄膜製作に適している任意の伝導性金属性または非金属性材料が使用され得る。
【００１６】
[0026]ビアが、ベース基板の上部表面上のマイクロストリップを、ベース基板の下部表面上の接触パッドと接続し得る。このことは、薄膜結合器が、例えばプリント回路板（ＰＣＢ）に表面実装されることを可能とし得る。一部の実施形態において、ビアは、ベース基板を貫通する孔をレーザ穿孔し、次いで、孔の内部表面を、適した伝導性材料によって満たす（例えば、スパッタリングする、無電解めっきする）ことにより形成され得る。一部の実施形態において、ビアに対する貫通孔は、別の製造ステップの実行によって同時的に満たされ得る。例えば、ビアは、ビアおよび薄膜構成要素の両方が同時に堆積させられ得るように、薄膜構成要素が形成される前に穿孔され得る。ビアは、薄膜構成要素（例えば、マイクロストリップおよび接地平面）に言及して先に説明されたものを含む、種々の適した材料から形成され得る。
【００１７】
[0027]一部の実施形態において、１つまたは複数の保護層が、結合器の外側に沿って露出され得る。例えば、保護層は、結合器の上部表面および／または下部表面の上方に形成され得る。本明細書において使用される際、「の上方に形成される」は、別の層と直接的に接触している層を指すことがある。しかしながら、中間層が、さらには、それらの層の間に形成されることがある。加うるに、下部表面に言及して使用されるとき、「の上方に形成される」は、構成要素の外側表面に相対的に使用され得る。かくして、下部表面「の上方に形成される」層は、その層が上方に形成される層より、構成要素の外側に近くあり得る。
【００１８】
[0028]上部保護層が、ベース基板およびマイクロストリップの上部表面の上方に、または、被覆基板（存在するならば）の上部表面の上方に形成され得る。下部保護層が、例えば、ベース基板の下部表面の上方に形成されて、結合器の下部表面に沿って露出され得る。下部保護層は、開口部または窓であって、それらを通って接触パッドが、例えば電気めっきにより堆積させられ得る、開口部または窓を残す様式で、フォトリソグラフィ技法を使用して形成され得る。
【００１９】
[0029]保護層は、ポリイミド、ＳｉＮＯ、Ａｌ２Ｏ３、ＳｉＯ２、Ｓｉ３Ｎ４、ベンゾシクロブテン、またはガラスなどの高分子材料を含み得る。そのような実施形態において、保護層は、約１ミクロンから約３００ミクロンの範囲に及ぶ厚さを有し得る。
【００２０】
[0030]薄膜結合器は、プリント回路板（ＰＣＢ）などのベース表面上に、ベース基板の下部表面がＰＣＢと接続されるように表面実装されるように構成され得る。具体的には、薄膜結合器は、グリッドアレイ型表面実装のために構成され得る。例えば、薄膜結合器は、ランドグリッドアレイ（ＬＧＡ）型実装、ボールグリッドアレイ（ＢＧＡ）型実装、または、任意の他の適した型のグリッドアレイ型表面実装のために構成され得る。
【００２１】
[0031]個別の構成に関係なく、本発明者らは、薄膜構成要素およびビアの生み出しの選択的制御を通して、約２８ＧＨｚにおいて約−３０ｄＢより大である結合係数を有する、および、グリッドアレイ実装に適している、高周波数結合器が達成され得るということを発見した。例えば、一部の実施形態において、結合係数は、約２８ＧＨｚにおいて約−２５ｄＢより大であり、一部の実施形態において約２８ＧＨｚにおいて約−２０ｄＢより大であり、例えば−１９．９ｄＢであり得る。
【００２２】
[0032]結合器は、さらには、広範な範囲の高周波数にわたる結合に適しているものであり得る。例えば、結合器は、約１８ＧＨｚから約３２ＧＨｚ以上で約−３５ｄＢより大であり、一部の実施形態において約１８ＧＨｚから約３２ＧＨｚで約−３０ｄＢより大であり、一部の実施形態において約１８ＧＨｚから約３２ＧＨｚで約−２５ｄＢより大である結合係数を有し得る。加うるに、一部の実施形態において、結合器は、約１０ＧＨｚから約７０ＧＨｚで約−３５ｄＢより大であり、一部の実施形態において約１０ＧＨｚから約７０ＧＨｚで約−３０ｄＢより大であり、一部の実施形態において約１０ＧＨｚから約７０ＧＨｚで約−２５ｄＢより大である結合係数を有し得る。
【００２３】
[0033]反射損失、挿入損失、およびアイソレーション係数（ｉｓｏｌａｔｉｏｎ  ｆａｃｔｏｒ）を含む、結合器の追加的な性能特性が望ましくあり得る。例えば、結合器は、低い反射損失を有し得るものであり、その低い反射損失は望ましく、なぜならば、反射損失は、結合器により戻るように反射させられる信号の一部分を表すからである。一部の実施形態において、反射損失は、約１０ＧＨｚから約７０ＧＨｚで−１５ｄＢ未満であり、一部の実施形態において約２０ＧＨｚから約３２ＧＨｚで約−２０ｄＢ未満であり、一部の実施形態において約２１ＧＨｚから約３２ＧＨｚで約−２５ｄＢ未満であり、一部の実施形態において約２２ＧＨｚから約３２ＧＨｚで約−３０ｄＢ未満であり得る。一部の実施形態において、反射損失は、約２８ＧＨｚにおいて約−３５ｄＢ未満であり得る。
【００２４】
[0034]結合器は、ほぼゼロである挿入損失を有し得るものであり、そのことは、信号が、実質的に影響を及ぼされることなく、結合器の伝送線を通して通過させられるということを指示する。挿入損失は、約１８ＧＨｚから約３２ＧＨｚで約−１ｄＢより大であり、一部の実施形態において約１８ＧＨｚから約３２ＧＨｚで約−０．７５ｄＢより大であり、一部の実施形態において約１８ＧＨｚから約３２ＧＨｚで約−０．６ｄＢより大であり得る。一部の実施形態において、挿入損失は、約１０ＧＨｚから約７０ＧＨｚで約−１ｄＢより大であり、一部の実施形態において約１０ＧＨｚから約７０ＧＨｚで約−０．７５ｄＢより大であり、一部の実施形態において約１０ＧＨｚから約７０ＧＨｚで約−０．６ｄＢより大であり得る。
【００２５】
[0035]結合器は、さらには、約１８ＧＨｚから約３２ＧＨｚで約−２５ｄＢ未満であり、一部の実施形態において約１８ＧＨｚから約３２ＧＨｚで約−３０ｄＢ未満であるアイソレーション係数を有し得る。加うるに、一部の実施形態において、結合器は、約１０ＧＨｚから約７０ＧＨｚで約−２５ｄＢ未満であり、一部の実施形態において約１０ＧＨｚから約７０ＧＨｚで約−３０ｄＢ未満であるアイソレーション係数を有し得る。一部の実施形態において、アイソレーション係数は、約２８ＧＨｚにおいて約−３５ｄＢ未満であり、一部の実施形態において約２８ＧＨｚにおいて約−４０ｄＢ未満であり、一部の実施形態において約２８ＧＨｚにおいて約−４５ｄＢ未満であり得る。
【００２６】
[0036]結合器は、ベース基板の上部表面上に配設されるマイクロストリップの対を含む。マイクロストリップの少なくとも一部分は、結合長さに沿って、互いに実質的に平行に配置構成され得る。結合長さは、結合係数を含む、結合器の所望される性能特性を得るように選択され得る。理論により束縛されることなく、結合器の性能特性は、一般的には、結合長さがλ／４に等しい、または、λ／４に比例する（例えば、λ／４の倍数である）ときに最適化され得るものであり、ここで、λは、ベース基板および／または被覆基板を通って伝搬する結合器の所望される動作周波数の波長である。マイクロストリップの結合長さは、λ／４に等しくあり得る、または、λ／４に比例し得る。加うるに、ビアの長さは、λ／４に等しくあり得る、または、λ／４に比例し得る。
【００２７】
[0037]誘電率εｒを有する材料を通る波長λは、後に続くように算出され得る。
【００２８】
【数１】
2021515496.tif 000003
【００２９】
ここで、Ｃは、真空内の光の速度を表し、ｆは、周波数を表す。
[0038]一部の実施形態において、ベース基板材料および／または被覆基板材料の誘電率は、２５℃の動作温度、および、２８ＧＨｚの周波数において、ＡＳＴＭ  Ｄ２５２０−１３によって決定されるように、約０．１から約５０、一部の実施形態において約０．５から約２０、一部の実施形態において約１から約２０、および、一部の実施形態において約５から約１５、例えば、約９の範囲に及び得る。
【００３０】
[0039]一部の実施形態において、結合長さは、約０．１ｍｍから約３．８ｍｍ、一部の実施形態において約０．２ｍｍから約３ｍｍ、一部の実施形態において約０．３ｍｍから約２．８ｍｍ、および、一部の実施形態において約０．３ｍｍから約１．５ｍｍの範囲に及び得る。例えば、一部の実施形態において、結合長さは、約２８ＧＨｚに対するλ／４、ならびに、２５℃の動作温度、および、２８ＧＨｚの周波数において、ＡＳＴＭ  Ｄ２５２０−１３によって決定されるような約９の誘電率を有する誘電材料に対応して、０．９ｍｍに近似的に等しくあり得る。
【００３１】
[0040]マイクロストリップの平行な一部分は、間隙距離だけ隔置され得る。間隙距離は、実現される、結合器の所望される性能特性、例えば（所望されるインピーダンス）、および、特定の構成要素材料の所望される性能特性を得るように選択され得る。間隙距離は、約５０マイクロメートル（μｍ）から約７５０μｍ、一部の実施形態において約１００μｍから約７００μｍ、一部の実施形態において約３００μｍから約６００μｍ、例えば、２００μｍの範囲に及び得る。
【００３２】
[0041]マイクロストリップは、さらには、約５０μｍから約５００μｍ、一部の実施形態において約１００μｍから約４００μｍ、一部の実施形態において約２００μｍから約３００μｍ、例えば、約２５０μｍの範囲に及ぶ幅を有し得る。
【００３３】
[0042]マイクロストリップは、１つまたは複数の接地平面により遮蔽され得る。接地平面（例えば、ベース接地平面および／または被覆接地平面）は、マイクロストリップに実質的に平行であり、基板（例えば、ベース基板および／または被覆基板）の厚さだけ隔置され得る。基板の厚さは、約５０μｍから約５００μｍ、一部の実施形態において約１００μｍから約４００μｍ、一部の実施形態において約２００μｍから約３００μｍ、例えば、約２５０μｍの範囲に及び得る。一部の実施形態において、基板の厚さは、マイクロストリップの幅に近似的に等しいように選択され得る。
【００３４】
[0043]ビアは、さらには、結合器の優れた結合特性に寄与するように構成され得る。ビアは、（例えば、ベース基板の上部表面上の）マイクロストリップのそれぞれの端部を、（例えば、ベース基板の下部表面上の）それぞれの接触パッドと接続し得る。先に触れられたように、ビアは、ベース基板を貫通して形成され得る。かくして、ビアの長さは、ベース基板の厚さに等しくあり得る。ビアの長さは、λ／４に等しい、または、λ／４に比例するように選択され得るものであり、そのことは、結合器の優れた結合特性に寄与し得る。
【００３５】
[0044]一部の実施形態において、結合器は、薄膜マイクロストリップと接触している少なくとも１つの接着層を含み得る。接着層は、薄膜マイクロストリップと、ベース基板、被覆基板、および／もしくは保護層（例えば、高分子層）などの近接する層との間の接着を改善することに適している種々の材料であり得る、または、それらの材料を含み得る。例として、接着層は、Ｔａ、Ｃｒ、ＴａＮ、ＴｉＷ、Ｔｉ、またはＴｉＮのうちの少なくとも１つを含み得る。実例として、接着層は、タンタル（Ｔａ）（例えば、タンタル、または、タンタルの酸化物もしくは窒化物）であり得る、または、それらを含み得る。理論により束縛されることなく、接着層の材料は、格子不整合および残留応力などの現象を克服するように選択され得る。
【００３６】
[0045]接着層は、種々の適した厚さを有し得る。例えば、一部の実施形態において、接着層の厚さは、約１００オングストロームから約１０００オングストローム、一部の実施形態において約２００オングストロームから約８００オングストローム、一部の実施形態において約４００オングストロームから約６００オングストロームの範囲に及び得る。
【００３７】
[0046]結合器は、小さくまとまった形態を有し得る。例えば、一部の実施形態において、結合器の長さおよび幅の各々は、約５．０ｍｍ未満であり、一部の実施形態において約３．５ｍｍ未満であり、一部の実施形態において約２．５ｍｍ未満であり得る。例えば、一部の実施形態において、結合器の長さおよび幅の各々は、約０．５ｍｍから約５ｍｍ、一部の実施形態において約１ｍｍから約４ｍｍ、および、一部の実施形態において約２．５ｍｍから約３．５ｍｍの範囲に及び得る。
【００３８】
[0047]結合器の小さくまとまった形態にもかかわらず、一部の実施形態において、結合器は、グリッドアレイ型実装のために構成され得る。例えば、ビアは、ＰＣＢへの結合器のグリッドアレイ型実装を容易にし得る。例示的な型のグリッドアレイ実装は、ボールグリッドアレイおよびランドグリッドアレイを含む。例えば、一部の実施形態において、ビアは、結合器の下部表面上に配設されるそれぞれの接触パッドと電気的に接続され得る。ベース接地平面が、さらには、結合器の下部表面上に配設され得る。接触パッドおよびベース接地平面は、結合器が、グリッドアレイ型実装を使用して表面実装され得るように、ベース基板の下部表面上に電気的接続を提供し得る。
【００３９】
[0048]グリッドアレイ型実装は、有意な利点を提供し得る。例えば、結合器をＰＣＢに実装することは、組立費を低減して、より効率的に実行され得る。加うるに、高周波数表面実装可能結合器を形成することと関連付けられる製造費が、代替的な実装選択肢と比較して低減され得る。一部の実施形態において、説明された構成は、さらには、電気的接触部（例えば、接触パッドおよびベース接地平面）を、電気的に短絡することから保護し得るものであり、なぜならば、すべての電気的接触部は、結合器の下側で、または、被覆基板の下側で、覆い隠され、保護され得るからである。加うるに、ベース接地平面は、結合器の総面積の相当量の一部分に沿った取り付けを可能なものにし得る。このことは、結合器とＰＣＢとの間の、より強固な物理的接続を結果的に生じさせ得る。
【００４０】
[0049]図１Ａは、本開示の態様による、薄膜結合器１００の１つの実施形態の上面図を例解する。図１Ｂは、図１Ａにおいての断面Ａ−Ａに沿った断面図を例解する。薄膜結合器１００は、ベース基板１０２と、マイクロストリップ１０４の対とを含み得る。ベース基板は、上部表面１０６を有し得るものであり、マイクロストリップ１０４は、ベース基板１０２の上部表面１０６上に形成され得る。ベース基板１０２は、さらには、長手方向１０３においての長さ（図１ＡにおいてＬｓにより表される）と、長手方向１０３に垂直である横方向１０５においての幅（図１ＡにおいてＷｓにより表される）とを有し得る。ベース基板１０２は、さらには、長手方向１０３および横方向１０５の各々に垂直であるＺ方向１０７においての厚さ（図１ＡにおいてＴｓにより表される）を有し得る。
【００４１】
[0050]マイクロストリップ１０４の一方は、伝送線として機能し得るものであり、マイクロストリップ１０４の他方は、結合線として機能し得る。マイクロストリップ１０４の少なくとも一部分は、結合長さ（図１ＡにおいてＬｃにより表される）に沿って、互いに実質的に平行に配置構成され得る。一部の実施形態において、結合長さＬｃは、λ／４に比例し得るものであり、ここで、λは、結合器の所望される動作周波数を表す。マイクロストリップ１０４は、さらには、幅（図１ＡにおいてＷｍにより表される）を有し得る。マイクロストリップ１０４は、間隙（図１ＡにおいてＧｍにより表される）がマイクロストリップ１０４の間に形成されるように配置構成され得る。マイクロストリップ１０４の間の電磁相互作用が、マイクロストリップ１０４の一方（伝送線）を通る信号が、マイクロストリップ１０４の他方（結合線）内に信号を誘導することを引き起こし得る。
【００４２】
[0051]被覆基板１０８が、ベース基板１０２の上部表面１０６、および、上部表面１０６上に形成されるマイクロストリップ１０４の各々を覆い得る。被覆基板１０８は、ベース基板１０２の上部表面１０６が可視であるように、明確さのために図１Ａから省略される。しかしながら、被覆基板１０８は、図１Ｂにおいて可視である。被覆基板１０８は、マイクロストリップ１０４を、他の電気伝導性物体との接触による電気的短絡から保護し得る。被覆基板１０８は、マイクロストリップ１０４を、摩耗または衝撃による損傷からさらに保護し得る。加うるに、被覆基板１０８は、例えば、性能仕様／特性、ポートラベル、その他を含めて、結合器１００に印するための適した位置を提供し得る。
【００４３】
[0052]ビア１１４が、上部表面１０６から下部表面１１０に、ベース基板１０２を貫通して形成され得る。ビア１１４は、マイクロストリップ１０４の対のそれぞれの端部を、ベース基板１０２の下部表面１１０上に形成される接触パッド１１６と電気的に接続し得る。例えば、各々のマイクロストリップ１０４は、それぞれのビア１１４と電気的に接続される、入力端部と、出力端部とを有し得る。ビア１１４は、マイクロストリップ１０４のうちの１つの入力端部または出力端部を、接触パッド１１６が結合器１００に対する電気ポートとして働くように、それぞれの接触パッド１１６に電気的に接続し得る。
【００４４】
[0053]図１Ａおよび１Ｂにおいて例解されないが、接触パッド１１６はグリッドアレイ実装のために構成され得るということが理解されるべきである。例えば、伝導性材料が、ランドグリッドアレイまたはボールグリッドアレイ型表面実装のために、接触パッド１１６上に配設され得る。伝導性材料は、銅、ニッケル、アルミニウム、パラジウム、金、銀、白金、鉛、スズ、これらの材料の合金、または、はんだ材料として適した任意の他の適した伝導性物質を含み得る。設置の間、結合器１００は、はんだが溶けて、実装表面（例えば、ＰＣＢ）との電気的接続を形成するように、所望される位置において配置構成され、加熱され得る。
【００４５】
[0054]ベース接地平面１１２が、ベース基板１０２の下部表面１１０上に形成され得る。しかるがゆえに、ベース接地平面１１２は、ベース基板１０２の厚さ（図１ＡにおいてＴｓにより表される）だけマイクロストリップ１０４から隔置され得る。ベース接地平面１１２は、マイクロストリップ１０４と全体的に平行であり得る。ベース基板１０２の厚さは、マイクロストリップ１０４への所望される遮蔽効果を生み出すように選択され、および／または、結合器１００の所望される応答特性を生み出すように選択され得る。
【００４６】
[0055]ベース接地平面１１２は、接触パッド１１６がベース接地平面１１２の隅部に近接するように、長手方向１０３（または横方向１０５）において、ビア１１４の間に配置され得る。加うるに、一部の実施形態において、ベース接地平面１１２は、ベース基板１０２の長さまたは幅について、実質的に全面的に広がり得る。例えば、ベース接地平面１１２は、接地平面１１２が、接触パッド１１６に直接的に接触することなく、接触パッド１１６の間に広がることができるようにサイズ設定され得る。例えば、一部の実施形態において、接地平面１１２は、実質的に、ベース基板１０２の下部表面１１０の縁部に広がり得る。このことは、より大きい表面であって、それにより結合器１００が表面実装され得る、より大きい表面を提供し、以て、より機械的に強固な取り付けを提供し得る。
【００４７】
[0056]図２Ａおよび２Ｂは、図１Ａおよび１Ｂを参照して先に説明された薄膜結合器の実施形態の斜視図を例解する。被覆基板１０８は、明確さのために省略される。ベース基板１０２の下部表面のみが、明確さのために示される。
【００４８】
[0057]図３Ａは、本開示の態様による、被覆接地平面１１８を含む薄膜結合器１００の別の実施形態の上面図を例解する。被覆基板１０８は、明確さのために省略される。図３Ｂは、図３Ａにおいての断面Ａ−Ａに沿った断面図を例解する。図３Ｃは、被覆基板１０８が明確さのために省略される、斜視図を例解する。ベース基板１０２の下部表面１１０のみが示される。
【００４９】
[0058]結合器１００は、全体的には、図１Ａ、１Ｂ、２Ａ、および２Ｂを参照して先に説明されたように構成され得る。加えて、結合器１００は、被覆基板１０８の上部表面１２０上に形成され得る被覆接地平面１１８を含み得る。被覆基板１０８は、Ｚ方向１０７においての厚さ（Ｔｃｏｖｅｒとして図３Ｂにおいて表される）を有し得る。しかるがゆえに、被覆接地平面１１８は、被覆基板１０８の厚さだけ、Ｚ方向１０７においてマイクロストリップ１０４から隔置され得る。被覆接地平面１１８は、マイクロストリップ１０４および／またはベース接地平面１１２と全体的に平行であり得る。被覆基板１０８の厚さは、マイクロストリップ１０４への所望される遮蔽効果を生み出すように選択され、および／または、結合器１００の所望される応答特性を生み出すように選択され得る。
【００５０】
[0059]被覆接地平面１１８は、種々の手立てでベース接地平面１１２と電気的に接続され得る。例えば、一部の実施形態において、１つまたは複数の接地ビア１２２が、ベース基板１０２および被覆基板１０８を貫通して延び、被覆接地平面１１８をベース接地平面１１２と電気的に接続し得る。例えば、接地ビア１２２の対が、マイクロストリップ１０４のいずれの側にも対称的に配置構成され得る。他の実施形態において、単一の接地ビア１２２が、被覆接地平面１１８をベース接地平面１１２と電気的に接続し得る。
【００５１】
[0060]しかしながら、他の実施形態において、被覆接地平面１１８は、側壁接続、キャスタレーション型接続、または、任意の他の適した型の電気的接続によって、ベース接地平面１１２、および／または、ベース基板１０２の下部表面１１０に電気的に接続され得る。例えば、被覆接地平面１１８から、ベース接地平面１１２、または、ベース基板１０２の下部表面１１０に延びる側壁接続が形成され得る。側壁接続は、Ｚ方向１０７において広がる、ベース基板１０２および／または被覆基板１０８の表面上に、スパッタリングまたは任意の他の適した堆積技法により形成され得る。別の例として、キャスタレーション型接続が、基板１０２、１０８が、個々の結合器１００を形成するためにダイシング線に沿ってダイシングされる前に、ダイシング線に沿って基板１０２、１０８内で孔を穿孔することにより形成され得る。伝導性層が、スパッタリングまたは任意の他の適した堆積技法を使用して、結果的に生じるキャスタレーション表面上に形成され得る。
【００５２】
[0061]被覆接地平面１１２は、いくつかの利点を提供し得る。例えば、被覆接地平面１１２は、マイクロストリップ１０４の追加的な電磁遮蔽を提供し得る。このことは、例えば、周囲電波からの電磁干渉の量を低減し得る。
【００５３】
[0062]追加的な組合せおよび変形が、開示される実施形態に基づいて可能であるということが理解されるべきである。例えば、結合器は、部分的に、グリッドアレイ型実装のために構成され得る。実例として、単一のビア、または、ビアの対が、マイクロストリップの、１つまたは２つの端部を、ベース基板の下部表面上のそれぞれの接触パッドと接続し得る。マイクロストリップの他の端部は、伝導性キャスタレーション、はんだ付けされる電線、その他を含む、任意の他の適した手段を使用して電気的に接続され得る。
【００５４】
[0063]図４は、本開示の態様による、結合器のいくつかの実施形態の様々な表面の線図を例解する。Ａ〜Ｈと標示される、各々の実施形態に対して、「パッド１」の陰を付けられた一部分は、ベース接地平面および接触パッドを形成する、ベース基板の下部表面上の薄膜層を表す。「パッド２」の陰を付けられた一部分は、マイクロストリップを形成する、ベース基板の上部表面上の薄膜層を表す。「ビア」は、ベース基板内のビアの位置を例解する。「ＬＧＡ」の陰を付けられた一部分は、結合器のランドグリッドアレイ型表面実装を容易にするために、ベース接地平面および接触パッドの上方に形成される伝導性材料の層の形状を例解する。
【００５５】
[0064]図５を参照すると、本開示の態様が、アレイ型表面実装のために構成される高周波数結合器を作製するための方法２００に向けられる。全体的に、方法２００は、図１〜３を参照して先に説明された薄膜結合器１００を参照して、本明細書において説明されることになる。しかしながら、開示される方法２００は、任意の適した薄膜結合器によって実現され得るということが認識されるべきである。加えて、図５は、例解および論考の目的のために個別の順序で実行されるステップを描写するが、本明細書において論考される方法は、任意の個別の順序または配置構成に制限されない。本明細書において提供される本開示を使用する当業者は、本明細書において開示される方法の様々なステップが、本開示の範囲から外れることなく、様々な手立てで、省略され、配置構成し直され、組み合わされ、および／または、適合させられ得るということを認識するであろう。
【００５６】
[0065]図５を参照すると、方法２００は、（２０２）において、モノリシックベース基板の上部表面からモノリシックベース基板の下部表面に延びる少なくとも１つのビア貫通孔を形成するステップを含み得る。例えば、貫通孔は、レーザ穿孔または任意の他の適した方法を使用して形成され得る。加うるに、複数個の結合器が、個々の結合器を形成するためにダイシングされ得るベース基板シート上に形成され得るということが理解されるべきである。
【００５７】
[0066]方法は、（２０４）において、第１の薄膜マイクロストリップおよび第２の薄膜マイクロストリップを、モノリシックベース基板の上部表面上に堆積させるステップを含み得る。例えば、一部の実施形態において、アディティブ技法（例えば、スパッタリング、無電解めっき、その他）が、ベース基板上の伝導性金属の適した厚さの層を形成するために使用され得る。リソグラフィックスクリーンが、伝導性金属層の上方に堆積させられ得る。銅層の一部分が、次いで、マイクロストリップに対する所望されるパターンを生み出すために、任意の適したエッチング技法を使用して除去され得る。第２のエッチングステップが、次いで、リソグラフィックスクリーンを除去するために使用され得る。反応性ガス（例えば、酸素、塩素、三塩化ホウ素）のプラズマを使用するドライエッチングを含む、種々の適したエッチング技法が使用され得る。
【００５８】
[0067]第１および第２の薄膜マイクロストリップの各々は、所望される性能特性を提供するように、サイズ設定され、隔置され得る。例えば、結合器は、約１８ＧＨｚから約３２ＧＨｚで約−３０ｄＢより大である結合係数を有し、および／または、約２８ＧＨｚにおいて約−３０ｄＢより大である結合係数を有し得る。結合長さ（図１ＡにおいてＬｃにより表される）であって、それに沿ってマイクロストリップが互いに実質的に平行である、結合長さが、所望される特性を生み出すようにサイズ設定され得る。例えば、一部の実施形態において、この長さは、約λ／４またはλ／８に等しくあり得るものであり、ここで、λは、先に論考されたように、結合器の所望される動作周波数（例えば、２８ＧＨｚ）を表す。
【００５９】
[0068]方法は、（２０６）において、第１の薄膜マイクロストリップまたは第２の薄膜マイクロストリップのうちの少なくとも１つを、モノリシックベース基板の下部表面上の接触パッドと電気的に接続する少なくとも１つのビアを形成するために、伝導性ビア材料を少なくとも１つのビア貫通孔の内側に堆積させるステップを含み得る。例えば、一部の実施形態において、伝導性ビア材料を堆積させるステップは、スパッタリング、無電解めっき、または、任意の他の適した薄膜堆積工程を含み得る。一部の実施形態において、このことは、（２０４）において、マイクロストリップの堆積と同時的に実行され得る。
【００６０】
[0069]一部の実施形態において、方法２００は、さらには、ベース接地平面をモノリシックベース基板の下部表面上に形成するステップを含み得る。ベース接地平面は、（２０４）において、マイクロストリップを形成するステップに関して先に説明されたのと同様の様式で形成され得る。一部の実施形態において、ベース接地平面は、（２０４）において、マイクロストリップを形成するために使用され得る、先に説明された同じ薄膜形成ステップ（例えば、堆積、リソグラフィ、エッチング）の間に形成され得る。一部の実施形態において、方法２００は、さらには、グリッドアレイ型実装に適している、モノリシックベース基板の下部表面上のベース接地平面および／または接触パッドの上方の伝導性材料（例えば、はんだ、スズ、鉛、金、それらの合金、または、任意の他の適した伝導性材料）の層を形成するステップを含み得る。
【００６１】
[0070]図６Ａは、伝送線３０２と、結合線３０４とを有する結合器３００の実施形態の線図を例解する。信号が、ポート１において入力され、伝送線３０２のポート２に直接的に伝送され得る。結合器３００は、ポート３において結合線３０４内の結合信号を生み出す。ポート４は、しばしば接地される。
【００６２】
[0071]図６Ｂは、１８ＧＨｚから３２ＧＨｚに広がる周波数範囲にわたる、本開示の態様による、結合器の実施形態に対する理論的に算出されたＳパラメータを表す。当技術分野において理解されるように、Ｓパラメータは、後に続く形式：Ｓａｂで、添字を伴って表現される。添字値、ａおよびｂは、各々のＳパラメータが、ポートｂにおいて入力される信号の結果として、ポートａにおいて結果的に生じる信号を表すと理解され得るように、Ｓパラメータと関連付けられるポート番号を指示する。当技術分野において理解されるように、Ｓパラメータは、普通、以下のように呼称される。
【００６３】
【表１】
2021515496.tif 000004
【００６４】
図４Ｂを参照すると、理論的結合係数Ｓ３１は、約１８ＧＨｚから約３２ＧＨｚで約−３０ｄＢより大であり、一部の実施形態において約１８ＧＨｚから約３２ＧＨｚで約−２５ｄＢより大である。２８ＧＨｚにおいての理論的結合係数は、−２０ｄＢより大である、−１９．８４ｄＢである。
【００６５】
[0072]加うるに、理論的反射損失Ｓ１１は、約２２ＧＨｚから約３２ＧＨｚで約−３０ｄＢ未満である。理論的反射損失Ｓ１１は、さらには、約１８ＧＨｚから約３２ＧＨｚで−１５ｄＢ未満である。低い反射損失は、一般的には望ましく、なぜならば、反射損失は、源ポート（ポート１）に戻るように反射させられる信号の一部分を表すからである。
【００６６】
[0073]挿入損失Ｓ２１は、約１８ＧＨｚから約３２ＧＨｚで約−０．７５ｄＢより大である。ゼロに近い挿入損失は、信号の大きさが、実質的に、結合器の結果としてポート２において影響を及ぼされないということを指示する。最後に、理論的アイソレーション係数Ｓ４１は、約１８ＧＨｚから約３２ＧＨｚで約−３０ｄＢ未満であり、約２２ＧＨｚから約２８．５ＧＨｚで約−４５ｄＢ未満である。
【００６７】
用途
[0074]開示される結合器は、５Ｇ周波数に対して適合させられる基地局、または、関連付けられる機器もしくは設備の回路においての個別の用途を見出し得る。追加的な用途は、スマートフォン、信号リピータ（例えば、スモールセル）、中継局、レーダ、無線周波数識別（ＲＦＩＤ）デバイス、および、高周波数無線信号を用いる任意の他の適したデバイスを含むことができる。
【００６８】
[0075]基地局回路は、５Ｇ無線信号を送信、受信、または、他の形で処理するように構成され得る。基地局回路は、無線周波数送信器、受信器、または、それらの構成要素（例えば、混合器、増幅器、変調器、その他）などの信号源構成要素を含み得る。結合器は、信号源構成要素と動作可能に接続され得る。結合線は、結合信号を（例えば、信号源構成要素の監視または制御のための）別個の構成要素に提供するために使用され得る。例えば、結合線は、結合信号を、無線周波数送信器の増幅器と関連付けられる帰還制御ループに提供し得る。
【００６９】
例
[0076]約２８Ｇｈｚにおいて約−３０ｄＢより大の結合係数を有する、および、グリッドアレイ表面実装に適している、小さくまとまった高周波数結合器を形成する能力が実証された。
【００７０】
[0077]当技術分野において知られているように、電子デバイスのケースサイズは、４数字コード（例えば、２５２０）として表現され得るものであり、最初の２つの数字は、ミリメートルでの（または、１００分の１インチでの）デバイスの長さであり、最後の２つの数字は、ミリメートルでの（または、１００分の１インチでの）デバイスの幅である。普通のメートル法ケースサイズは、２０１２、１６０８、および０６０３を含み得る。
【００７１】
[0078]３２１６メートル法ケースサイズ（１２０６英国法定標準ケースサイズ）結合器が生み出された。結合器（およびベース基板）は、約３．２ｍｍ（０．１２５インチ）の長さと、約１．６ｍｍ（０．０６インチ）の幅とを有する。図１Ａに戻って参照すると、結合長さ（Ｌｃにより表される）は、約１．２５ｍｍである。マイクロストリップの間に形成される間隙（図１ＡにおいてＧｍにより表される）は、約５００マイクロメートルである。マイクロストリップの幅（図１ＡにおいてＷｍにより表される）は、約２５４マイクロメートルである。ビアは、直径において約３００マイクロメートルである。マイクロストリップおよびベース接地平面は、各々、約３マイクロメートルの厚さである。ベース基板は、約２５４マイクロメートルの厚さである。
【００７２】
[0079]結合度、反射損失、挿入損失、および方向性が、２７．２ＧＨｚから２９．８ＧＨｚで測定された。
【００７３】
【表２】
2021515496.tif 000005
【００７４】
表１において示されるように、１２０６英国法定標準ケースサイズ結合器は、約−３０ｄＢより大である、２８ＧＨｚにおいて−１９．８４ｄＢである結合係数を有する。
[0080]本発明のこれらおよび他の、修正および変形が、本発明の趣旨および範囲から逸脱することなく、当業者により実践され得る。加えて、様々な実施形態の態様が、全部において、または、一部においての両方で入れ替えられ得るということが理解されるべきである。さらにまた、当業者は、上述の説明は、単に例としてのものであり、そのような添付される特許請求の範囲において、そのようにさらに説明される本発明を限定することを意図されないということを認識するであろう。
【図１Ａ】
2021515496.tif 000006
【図１Ｂ】
2021515496.tif 000007
【図２Ａ】
2021515496.tif 000008
【図２Ｂ】
2021515496.tif 000009
【図３Ａ】
2021515496.tif 000010
【図３Ｂ】
2021515496.tif 000011
【図３Ｃ】
2021515496.tif 000012
【図４】
2021515496.tif 000013
【図５】
2021515496.tif 000014
【図６Ａ】
2021515496.tif 000015
【図６Ｂ】
2021515496.tif 000016
【国際調査報告】
2021515496.tif 000017
2021515496.tif 000018