(57)【要約】      （修正有）【課題】裏面照射電子グローバルシャッタ制御を有するＣＭＯＳセンサを提供する。【解決手段】基板の前面４０２上に、画像データを取り込むための複数のダイオード４０１を備える基板と、複数のダイオード４０１にわたり配置され、取り込まれた画像データを伝送するために複数のダイオード４０１と電気的に接続された少なくとも１つのキャパシタ４１８と、基板の前面４０２側上のダイオード４０１の１つの一部と、それぞれ反対側に配設される、基板の裏側４１０上の複数の不透明な遮蔽物である金属４５４と、基板の前面４０２のダイオード４０１の１つと、それぞれ反対側に配設される、基板の裏側４１０を覆う複数のレンズとを備える。【選択図】図４
0003185623.tif 000002
【実用新案登録請求の範囲】
【請求項１】
基板の第１の側上に、画像データを取り込むための複数の画素領域を備える基板と、
前記複数の画素領域にわたり配置され、前記取り込まれた画像データを伝送するために前記複数の画素領域と電気的に接続された少なくとも１つの電気回路と、
前記基板の前記第１の側上の前記画素領域の１つの一部と、それぞれ反対側に配設される、前記基板の第２の側上の複数の不透明な遮蔽物と、
前記基板の前記第１の側の前記画素領域の１つと、それぞれ反対側に配設される、前記基板の前記第２の側を覆う複数のレンズと
を備える画像取込み装置。
【請求項２】
請求項１に記載の装置において、前記画素領域の１つと前記レンズの１つの間にそれぞれ配設され、前記基板の前記第２の側を覆う、複数の光フィルタをさらに備える装置。
【請求項３】
請求項２に記載の装置において、前記光フィルタが色フィルタを備える装置。
【請求項４】
請求項１に記載の装置において、前記画像取込み装置が、デジタルスチルカメラ、デジタルビデオカメラ、卓上型スキャナ、手持ち型スキャナ、携帯電話、および複写機からなる群から選択される装置。
【請求項５】
請求項１に記載の装置において、前記画素領域のそれぞれが光検出器と記憶ノードとをさらに備え、前記光検出器が、前記光検出器に入射する光エネルギーを集めるため、および前記光エネルギーに応じて電荷を生成するためのものであり、前記記憶ノードが、前記光検出器により生成された前記電荷を格納するため前記光検出器と電気的に接続される装置。
【請求項６】
請求項５に記載の装置において、前記画素領域の全てを同時に活性化するために、前記画素領域の全てと電気的に接続されており、前記画素領域上に入射する光エネルギーを集め、前記光エネルギーによって生成された前記電荷を前記画素領域に対応する記憶ノードに転送するシャッタ制御回路をさらに備える装置。
【請求項７】
フォトダイオードを備える基板であって、前記フォトダイオードが前記基板の第１の側上にある、基板と、
前記フォトダイオードに接続され、前記基板の前記第１の側上にある記憶ノードと、
前記基板の前記第１の側を覆い、前記記憶ノードと電気的に接続される電気回路と、
前記基板の第２の側上の不透明な遮蔽物であって、前記基板の前記第２の側が前記基板の前記第１の側上の前記記憶ノードと反対側である、不透明な遮蔽物と、
前記基板の前記第２の側を覆い、前記基板の前記第１の側上の前記フォトダイオードと正反対側に配設されるレンズと
を備える画素装置。
【請求項８】
請求項７に記載の画素装置において、前記基板の前記第２の側を覆い、前記基板の前記第２の側と前記レンズの間にあるフィルタをさらに備える画素装置。
【考案の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
[0001]本出願は、本出願と同一の譲受人に譲渡され、その全体が、本明細書によって、参照により本明細書に組み込まれる、「Ａｐｐａｒａｔｕｓ  Ｈａｖｉｎｇ  Ｃｏｏｒｄｉｎａｔｅｄ  Ｅｘｐｏｓｕｒｅ  Ｐｅｒｉｏｄ  ａｎｄ  Ｉｌｌｕｍｉｎａｔｉｏｎ  Ｐｅｒｉｏｄ」と題する、米国特許第７，９０９，２５７号の主題に関する主題を含む。
【０００２】
[0002]本発明は、ＣＭＯＳ画像センサに関する。より詳細には、本発明は、裏面照射型ＣＭＯＳ画像センサのための、新規のグローバルシャッタ制御構造に関する。
【背景技術】
【０００３】
[0003]画像センサまたは画素は、入ってくる光エネルギー（光子）を集め、集められたある量の光エネルギーを、集められた光エネルギーの量または強度に比例する電気信号に変換する、半導体デバイスである。記憶ノードを有する画像センサでは、集められた光エネルギーの大きさに対応する電荷を一時的に格納するために、キャパシタが一般に使用される。グローバルシャッタＣＭＯＳ画像センサは、各画素用の制御回路の中に、いくつかのトランジスタを使用する。
【０００４】
[0004]図１を参照すると、従来型の画素回路が図示されている。第１のトランジスタＴ１は、光検出器（フォトダイオード）１０１内の光エネルギーの収集から生成された電荷を、フローティング拡散（キャパシタ）または記憶ノード１０２に転送するために使用される。第２のトランジスタＴ２は、光検出器ノードを、後続の露出のために、所望の電圧レベルにリセットするために使用される。第３のトランジスタＴ３は、記憶ノードを所望の電圧レベルにリセットする。ソースフォロワ増幅器として構成された第４のトランジスタＴ４は、記憶ノードに集められた電荷を増幅する。記憶ノードは、画素配列に取り付けられた画像処理回路（図示せず）に信号伝達するためのソースフォロワのゲートとして動作する。第５のトランジスタＴ５は、特定の画素を選択し、例えばカラム出力またはＶｏｕｔに、画素に格納された電荷を読み出すために切り替えられる。こうして、様々な波長の光がフォトダイオードにより検出され、その後、検出された光発生電荷の量が、フローティング拡散ノード、すなわちドライブトランジスタのゲートに転送され、出力端子Ｖｏｕｔまたはカラム出力で電気信号として出力される。
【０００５】
[0005]画像センサは、一般に、シリコンウエハ上に半導体製造プロセスを使用して製作される。一般的に、ＣＭＯＳ画素回路は、デジタル画像を取り込むために、数百万の画素の配列で製造される。図２を参照すると、従来技術の表面照射（ＦＳＩ）構造および２つの従来技術バージョンの裏面照射（ＢＳＩ）ＣＭＯＳセンサ画素構造がともに例示されている。よく知られているように、ＢＳＩ技術は、画素の裏側（シリコンウエハの裏側）にフィルタおよびマイクロレンズを適用し、そこを通して光を集めることにより、より良い感度を達成している。図に示すように、ＢＳＩ技術は、金属と画素／フィルタ／レンズの層の配置を逆にし、その結果、金属および誘電体層が、センサ配列の下にあり、光が画素内に進行する最も直接的な経路を設け、このことによって、画素のフィルファクタを最適化し、したがって、ＦＳＩ画素と比較して、より小さい画素サイズをもたらす。再び図２を参照して、光検出器（フォトダイオード）２０１を有する画素２００は、シリコン基板２０３の表面２０２上に、選択されたドーパントを注入することにより形成される。この表面２０２は、代替的に、上面、前面、または単に第１の表面と呼ぶことができる。本明細書で使用する場合、用語「基板上」とは、図示するように、シリコン基板内のフォトダイオードの位置のことを指す。フォトダイオードが、基板「内に（ｉｎ）」または基板の「表面に（ａｔ  ａ  ｓｕｒｆａｃｅ）」あるという状態と同義でありうるのだが、用語「上に（ｏｎ）」は、図示するような位置のことを指し、このことによって、フォトダイオードを形成するステップは、上面または前面２０２に向けられたプロセスステップ（注入など）により実施されることを意味する。図５Ｃに示した金属層５５４にも、同様の使用法が意図されている。用語「基板を覆って（ｏｖｅｒ  ｔｈｅ  ｓｕｂｓｔｒａｔｅ）」は、本明細書において、シリコン基板内にないデバイスおよび／または層のことを指すために使用される。また、「基板を覆って」とは、必ずしも基板の全体を覆う必要はなく、基板の少なくとも一部を覆う場合も含み、「基板の上方又は下方に」と同様の意味を有する。多層金属相互接続部２０４、例えば、金属相互接続層金属１と金属２、および代替的に、金属３と金属４（ＢＳＩ画素２２０、２４０内に図示）は、シリコン基板を覆って形成され、相互にかつフォトダイオードに電気的に接続される（図示せず）。メタライゼーション層２１９は、一般に金属０と呼ばれる。これらの導電性経路は、画素により生成された画像データを処理するため、制御回路から論理信号およびデータ信号を搬送する。メタライゼーション層は、二酸化ケイ素（ＳｉＯ２）の層２１８によって分離されている。金属線２０４の一部は、基板上に形成されたデバイスに電力を分配するための、電圧伝送線として使用されうる。レンズ２０７および任意選択のフィルタ２０８は、表側プロセスで最も上の金属層２０９を覆って形成され（画素２００）、または代替的に、裏側プロセスでシリコン基板の底部または第２の側２１０を覆って形成される（画素２２０および２４０）。
【０００６】
[0006]図２のＣＭＯＳ画像センサ２００において、フォトダイオードは、シリコン基板の前面上に形成され、金属相互接続部２０４は、画素の表面に対して特定の角度２０６で入ってくる光２０５から、画素のフォトダイオードを、直接遮ることはない。したがって、光は、レンズ、フィルタおよび金属化層の誘電体２１１を通って伝えられ、最終的にフォトダイオードに到達する。光の経路２１７が例示されており、一部の光エネルギーは、ＦＳＩ構造ではフォトダイオードに到達しないが、ＢＳＩの設計２２０、２４０ではフォトダイオードに到着することを示している。
【０００７】
[0007]図示するようにＣＭＯＳ画像センサの配列は、一般に、数百万の画素の配列として実現される。その数が一定の量を超える場合、配列が大きくなりすぎ、そのため個々の画素サイズを縮小しなければならない。この縮小によって、各フォトダイオードに直接入射する光の量が減ることにより、画素当たりに取り込まれる光エネルギー（光子）の量が減る。それによって、配列により取り込まれる画像の質が損なわれる。
【０００８】
[0008]ＢＳＩ構成は、画素サイズの縮小によってもたらされる画像品質のこうした劣化を補償するために、開発されてきた。画素２００に図示したような画素装置の層を通って進行する光エネルギーを取り込む代わりに、画素装置の裏側を通って進行する光エネルギーが取り込まれる。ＢＳＩ画素装置２２０および２４０は、この構成を例示している。構造２２０および２４０は、メタライゼーション層が堆積された後にシリコン基板２０３を薄くして、基板厚２１３および２１４が得られることによって達成される。薄化は、ブランケットエッチプロセス、研削、または化学的機械的研磨技法により実施することができる。次いで、色フィルタ２０８などの任意選択の光フィルタが、フォトダイオードと正反対側に、シリコン基板の第２の側２１０を覆って形成され、フォトダイオードに入射する光を実質的にフィルタリングする。次いで、マイクロレンズ２０７が、フィルタを覆って形成され、それぞれのマイクロレンズも、基板表側上に形成されたフォトダイオードと正反対側である。単色の装置では、色フィルタは一般に含まれない。他のタイプのフィルタも、様々な波長の光をフィルタリングするために使用されうる。こうして、フォトダイオードは、シリコン基板の第２の側を通ってフォトダイオードに入射する光エネルギーを取り込む。この構造によって、普通ならフォトダイオードを遮るはずの金属化層がないことにより、より多くの光エネルギー２１５がより広い角度２１６からフォトダイオード２０１に到達することが可能となり、そのため、画像品質を損なうことなく、個々の画素サイズ（１．４ｕｍ）を縮小させることが容易になる。画素装置２４０は、より小さい寸法の製作プロセスを使用して、画素サイズ（１．１ｕｍ）のさらなる縮小を例示している。ＢＳＩ画素サイズをこうして縮小させることは、画像品質の劣化を伴わずに達成可能である。というのは、入ってくる光エネルギーがフォトダイオード上に入射することを、メタライゼーション層が妨げないからである。ＢＳＩ構成は、フォトダイオードによって取り込まれる光の量を最大化する働きをしており、光は、最初に、ＦＳＩ構成でのように第１の側ではなく、薄くされたシリコン基板の第２の側を通過する。金属相互接続部がフォトダイオードの第１の側を覆って形成されるので、裏側画素区域が増加し、画像センサの画像取込み特性ならびにフィルファクタを改善することができる。ＢＳＩ  ＣＭＯＳ画像センサを製作するとき、シリコン基板の裏側は、約７００ｕｍから、約１．５ｕｍ〜約３ｕｍの範囲の厚さに薄くされる。裏側は、研削、研磨、またはエッチングされて、この厚さを実現することができる。
【０００９】
[0009]図３を参照すると、画素装置２００でのように、従来型のＦＳＩグローバルシャッタ画素装置３００が、シリコン基板３０３の前面３０２上に、フォトダイオード３０１とともに形成される。キャパシタ３１８も、シリコン基板の前面上に形成され、シリコン基板を覆って形成された金属２層内の不透明な金属遮蔽物３１９により、遮蔽される。金属２層は、金属遮蔽物３１９および誘電体３１７からなる。金属遮蔽物３１９は、遮蔽することに加えて、任意選択で、基板上に形成されたデバイスに電力またはデータ信号を伝送するための導体として使用されうる。一般的に、メタライゼーション層はそれぞれ、金属の導体および誘電体材料を含み、金属線が、遮蔽、電力線または信号搬送線としての働きをする。不透明な遮蔽物がグローバルシャッタの特徴を可能にしており、画像化回路配列内の全ての画素が、実質的に同時に露出されて画像を取り込み、遮蔽されたキャパシタ（記憶ノード）にそれぞれの画素の電荷を転送する。不要な光エネルギーがキャパシタ（記憶）ノードに到達することは防止され、このことによって、一時的に格納された電荷が乱れることを回避する。前述のように、データおよび制御信号を搬送するためのメタライゼーション層は、フォトダイオードを覆って配設され、任意選択のフィルタは、上部金属層を覆って形成され、レンズは、任意選択のフィルタを覆って形成される。
【００１０】
[0010]伝統的なＣＭＯＳグローバルシャッタセンサは、画素毎に、５〜６個のトランジスタを費やす。したがって、伝統的なＣＭＯＳグローバルシャッタセンサは、実装するのに、比較的大きな画素サイズを必要とする。１．７５ｕｍ〜２．２ｕｍの目標画素サイズを有するＣＭＯＳセンサにとって、画素毎に５〜６個のトランジスタを配置し、それでもなお十分な画素フィルファクタを実現して、良好な信号対ノイズ比（ＳＮＲ）をもたらすことは、ほとんど不可能である。画素構造のサイズは、画素構成を実装するのに必要なトランジスタの数のため、画素構成を変更することなしには、さらに縮小することができない。画素毎のトランジスタを増やせば、それだけ、トランジスタを接続するため、より多くの金属が必要とされ、今度は、フォトダイオードに到達する光の量が減少し、このことによって、画像品質が劣化する。
【考案の概要】
【考案が解決しようとする課題】
【００１１】
[0011]したがって、より高い密度およびより効率が良いフィルファクタを有する、ＢＳＩグローバルシャッタＣＭＯＳ画像センサおよびかかるＣＭＯＳ画像センサを作る方法の必要がある。ＣＭＯＳ構成のＢＳＩグローバルシャッタ機構を構築するための方法を開発することが望ましい。本発明は、ＢＳＩ製作方法とあいまってグローバルシャッタ画素構造を使用して、画素サイズを縮小させることを対象とする。
【課題を解決するための手段】
【００１２】
[0012]本発明は、高い画素解像度で許容できるフィルファクタを達成する、グローバルシャッタ構成および製作方法の必要を満たす。好ましい実施形態のうちの１つは、ＢＳＩ  ＣＭＯＳセンサ構成の上部上に金属層を追加することにより、不透明に遮蔽された（金属層）記憶（キャパシタ）区域を構築することである。本発明は、ＢＳＩ技術を活用し、ＢＳＩ画素の上部上に金属層を追加して、電子グローバルシャッタ画素設計用の、不透明に遮蔽された記憶域（キャパシタ）を形成する。
【００１３】
[0013]本発明の好ましい実施形態によれば、第１の（表）側および第２の（底部）側を有する基板を準備することを含む方法が提供される。複数の電子デバイスが、従来型の処理技法を使用して、基板の第１の側上に形成される。誘電体および導電性相互接続信号線を備えるメタライゼーション層は、隣接する処理回路に画像データを伝送するために、電子デバイスに電気的に接続されており、やはり、シリコン基板の第１の側を覆い、電子デバイスを覆って形成される。複数の不透明な遮蔽物が、基板の第１の側上の電子デバイスに対応して、シリコン基板の第２の側上に形成される。不透明な遮蔽物のそれぞれは、基板の第１の側上の電子デバイスのうちの１つに正反対側に配設される。電子デバイスの形成は、その中に記憶ノードを形成することを含み、不透明な遮蔽物は、電子デバイスのうちの１つに正反対側である基板の第２の側上にそれぞれ配設される。電子デバイスのそれぞれの中の記憶ノードは、一般に、キャパシタであり、不透明な遮蔽物は、一般に、アルミニウム金属層から形成される。相互接続信号線がデータ信号および論理信号を伝送する一方で、金属層は、信号線に接続されない。光検出器も、電子デバイスのそれぞれの中に形成され、記憶ノードのうちの対応するものに電気的に接続される。光が基板の第２の側を通って伝わることを容易にするために、基板は、化学的機械的研削によって、またはエッチングなどによって、薄くされる。金属層は、薄くされた基板の第２の側の部分をエッチングし、その中に、二酸化物のライナと、その後に続くアルミニウムを堆積することにより形成される。任意選択の光フィルタは、基板の第１の側上の光検出器のうちの１つと正反対側に、それぞれ形成される。次いで、マイクロレンズが、基板の第２の側を覆い、存在する場合には光フィルタを覆って形成され、それぞれのマイクロレンズは、基板の第１の側上の光検出器のうちの１つと正反対側である。一般に、光フィルタは色フィルタを備えるが、他のタイプのフィルタを含むことができる。不透明な遮蔽物は、一般に、基板の第１の側上に、記憶キャパシタに隣接して形成され、不透明な遮蔽物のそれぞれは、通常、基板の第２の側上の、不透明な遮蔽物のうちの１つの少なくとも一部と正反対側である。基板の第１の側上の電子デバイスの形成は、一般に、基板の第１の側に向けた注入ステップを含み、基板の第２の側上の不透明な遮蔽物の形成は、基板の第２の側をエッチングすること、次いで、エッチングされた部分の中にアルミニウムまたは別の安定な金属を堆積することを含む。
【００１４】
[0014]本発明は、第２の態様において、デジタルスチルカメラ、デジタルビデオカメラ、卓上型スキャナ、手持ち型スキャナ、携帯電話、または複写機などの画像取込み装置を提供する。装置は基板を含み、基板は、基板の第１の側上に、画像データを取り込むための複数の画素領域、および複数の画素領域を覆い、取り込まれた画像データを伝送するために画素領域と電気的に接続された少なくとも１つの電気回路を有する。基板の第２の側上の不透明な遮蔽物は、基板の第１の側上の画素領域の１つの一部と、それぞれ反対側に配設される。レンズは、やはり基板の第２の側を覆い、基板の第１の側上の画素領域の１つと、それぞれ反対側に配設される。色フィルタまたは他のフィルタなど、任意選択の光フィルタは、存在する場合、基板の第２の側を覆って、画素領域の１つとレンズの１つの間に、それぞれ配設される。画素領域は、それぞれ、光エネルギーを集め、これに応じて電荷を生成するための、光検出器、および電荷を格納するために光検出器に電気的に接続された記憶ノードを備える。基板の第１の側を覆う複数の不透明な遮蔽物は、画素領域の１つの一部を覆ってそれぞれ配設され、不透明な遮蔽物のそれぞれは、基板の第２の側上の、不透明な遮蔽物の少なくとも一部と正反対側に配設される。不透明な遮蔽物は、不要な光エネルギーが対応する画素領域の一部上に入射することをそれぞれが阻止するためにある。シャッタ制御回路は、画素領域の全てを同時に活性化するために、画素領域の全てと電気的に接続されており、画素領域上に入射する光エネルギーを集め、このことによって生成された電荷を画素領域に対応する記憶ノードに転送する。
【００１５】
[0015]本発明は、第３の態様において、基板の第１の側上に形成される、フォトダイオードおよびフォトダイオードに接続される記憶ノードを備える画素装置を提供する。電気回路が基板の第１の側を覆って形成され、記憶ノードに電気的に接続される。不透明な遮蔽物が基板の第２の側上に形成され、基板の第１の側上の記憶ノードと正反対側に配設される。基板の第２の側を覆うレンズが、フォトダイオードと正反対側に配設される。任意選択のフィルタが、基板の第２の側とレンズの間に形成されうる。
【００１６】
[0016]本発明のこれらおよび他の態様、利点、特徴および目的は、以下の説明および添付の図面とともに考えると、より良く了解され理解されよう。しかし、以下の説明は、本発明の好ましい実施形態およびその多くの特定の詳細を示しているが、例示の目的で与えられており、制限する目的ではないことを理解されたい。例えば、上の概要の記載は、その要素が交換可能でない、個々で別個の実施形態を記載することを意図していない。実際に、特定の実施形態に関連して記載された要素の多くは、記載された他の実施形態の要素と一緒に、また場合によっては交換して使用されうる。本発明の精神から逸脱することなく、多くの変更および修正が、本発明の範囲内で実施されうる。また、本発明は、かかる全ての修正を含む。以下の図面は、相対的なサイズ、角度の関係、または相対位置に関して、いかなる正確な縮尺でもなく、また、実際の実装の交換可能性、代替、または代表に関して、いかなる組合せ関係でもなく、描かれることが意図されている。図面内の明瞭さを保つために、繰返しの画像要素は、要素番号を複製して全てに番号が付与されているわけではないが、繰返しの画像要素の記載は、対応して番号が付与された要素の記載から明らかである。
【図面の簡単な説明】
【００１７】
【図１】従来技術の画素回路を描く図である。
【図２】従来技術のＦＳＩ画素構造およびＢＳＩ画素構造を例示する図である。
【図３】従来技術のＦＳＩグローバルシャッタ画素構造を例示する図である。
【図４】本発明のＢＳＩグローバルシャッタ画素構造の一実施形態を例示する図である。
【図５】図５ａは、図４に示したＢＳＩグローバルシャッタ画素構造を形成するための製作プロセスを例示する図である。図５ｂは、図４に示したＢＳＩグローバルシャッタ画素構造を形成するための製作プロセスを例示する図である。図５ｃは、図４に示したＢＳＩグローバルシャッタ画素構造を形成するための製作プロセスを例示する図である。
【図６】図６ａは、画素領域の配列の一部を覆う、不透明な遮蔽物の配置を例示する図である。図６ｂは、画素領域の配列の一部を覆う、不透明な遮蔽物の配置を例示する図である。図６ｃは、画素領域の配列の一部を覆う、不透明な遮蔽物の配置を例示する図である。図６ｄは、画素領域の配列の一部を覆う、不透明な遮蔽物の配置を例示する図である。
【考案を実施するための形態】
【００１８】
[0017]本発明の好ましい実施形態は、ＢＳＩ  ＣＭＯＳプロセスシーケンス用のプロセスフローに追加した、新規の金属堆積ステップを含む。トレンチ処理技法が使用され、第１の側上の記憶ノード（キャパシタ）と正反対側の裏側上のシリコン基板の部分をエッチングする。このエッチングは、基板の第１の側上のキャパシタの近くに接近する深さに制御されうる。このことは、トレンチ内に堆積された金属遮蔽物が、より多くの不要な光が記憶ノードに到達することを阻止し、このことによって遮蔽物のためにより小さな区域が必要となるので、有利である。エッチングプロセスの前に、シリコン基板は、基板の第２の側をブランケットエッチングまたは研削することなどによって、薄くされる。裏面照射画素を製造するための現在知られたプロセスフローは、裏側上に金属を堆積する処理を含まない。
【００１９】
[0018]本発明のグローバルシャッタ画素構造の好ましい実施形態のうちの１つが、図４に示される。この新規の構造は、シリコン基板の前面４０２上に形成されたダイオード４０１およびキャパシタ４１８を含む。新規の金属層４５４は、シリコン基板の裏側４１０上に製作され、図４に示したような不透明な遮蔽物を形成し、画素のキャパシタ記憶域を、そこに入射する不要な光エネルギーから遮蔽する。示したように製作された画素構造の配列は、現在画像センサ配列を使用する様々なデバイス内で画像を取り込むために使用されうる。例えば、デジタルスチルカメラ、デジタルビデオカメラ、卓上型スキャナ、手持ち型スキャナ、携帯電話、およびデジタル複写機は、全て、デジタル方式で取り込まれた画像を処理するために、画像センサ配列に依拠する。
【００２０】
[0019]図５ａ〜図５ｃを参照すると、図４に示したような、本発明のＢＳＩ  ＣＭＯＳグローバルシャッタ画素の、新規の金属遮蔽物用の製作プロセスの、好ましい実施形態が例示されている。図５ａは、図４に関して上に記載した画素構造だが、５０４と示される、複数のメタライゼーション層金属０から金属４を有し、図を見やすくする目的で、層の詳細部なしに示した、画素構造を例示する。二酸化シリコン層５１８は、メタライゼーション層をシリコン基板の上面５０２から分離する。フォトダイオード５０１および薄くされたシリコン基板５１４が存在する。シリコン基板の表側５０２、裏側５１０、およびキャパシタ５３０が例示されており、上に記載のように機能する。裏側処理は、以下のように進行する。図５ａを参照すると、レジスト５５１が基板の裏側を覆って堆積され、不透明な遮蔽物を配置するための所定の位置にしたがって、すなわち、基板の表側上に形成されたキャパシタ記憶ノードと正反対側にパターン形成される。バイア（ビア）およびボンディングパッドのために使用される位置合せのフィーチャ(構成)も、不透明な遮蔽物領域を位置合せするために使用される。図５ｂを参照すると、レジストパターン形成にさらされた基板領域のトレンチ処理５５２は、裏側面内にエッチングされた領域を形成し、その後に続いて、トレンチ内の基板上に二酸化物層５５３を形成する。二酸化物層は、好ましい実施形態において、化学蒸気堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により形成される。図５ｃを参照すると、アルミニウムなどの金属がエッチングされた領域内に蒸着ステップにより堆積され、その後に続いて、化学的機械的プロセスを使用して研磨し、基板の表側上に形成されたキャパシタ５３０と正反対側に、基板の裏側面上に形成された不透明な金属遮蔽物５５４をもたらす。これには、上に記載した、フォトダイオード領域のそれぞれと反対側に基板の裏側を覆う、任意選択の色または他のフィルタの、従来型の形成が続く。次いで、上に記載のように、マイクロレンズが、フォトダイオード領域のそれぞれと反対側に裏側を覆って、従来の方法で形成される。
【００２１】
[0020]図６ａ〜図６ｄを参照すると、図５ａ〜図５ｃ内に例示されたプロセスによって形成された不透明な遮蔽の上面図が例示される。図６ａおよび図６ｂを参照すると、遮蔽６０１は、記憶キャパシタ６０３を覆って形成される（記憶キャパシタは、図６ａおよび図６ｂの上面図において、金属遮蔽の下にある）。不透明な金属遮蔽物は、図６ａに示したように、接地された格子型メタライゼーションパターン６０２に、電気的に交差接続され、または図６ｂに示したように、水平方向のみの接地接続６０４で接続されてよい。図６ｃおよび図６ｄを参照すると、遮蔽６１１は、記憶キャパシタ６１３を覆って形成される（記憶キャパシタは、図６ｃおよび図６ｄの上面図において金属遮蔽の下にある）。不透明な金属遮蔽物は、図６ｃに示したように、接地された格子型メタライゼーションパターン６１２に、電気的に交差接続され、または図６ｄに示したように、水平方向の金属遮蔽層として接続されてよい。
【００２２】
[0021]図６ａ〜図６ｄに示したように、金属格子型パターン６０１、６０２、６０４、６１１および６１２は、水平方向または交差接続した格子をさらに形成して、画素のクロストークの量を防止しており、隣接する画素のフィルタを通る鋭角で進行する光線の一部は、格子線によって、別の画素のフォトダイオードに入射することを妨げられる。
【００２３】
[0022]本明細書に記載されたシステム、方法および装置の中でも、とりわけ以下をここに記載する。
Ａ１  基板を用意するステップであって、基板が第１の側および第２の側を有するステップと、
基板の第１の側上に複数の電子デバイスを形成するステップと、
電子デバイスに電気的に接続される複数の電気回路を備える少なくとも１つの層を形成するステップであって、少なくとも１つの層が基板の第１の側を覆って形成されるステップと、
基板の第２の側上に複数の不透明な遮蔽物を形成するステップであって、複数の不透明な遮蔽物のそれぞれが、基板の第１の側上に形成された電子デバイスのうちの１つと正反対側に配設されるステップと
を含む方法。
Ａ２  Ａ１の方法において、複数の電子デバイスを形成するステップが、複数の電子デバイスのそれぞれの中に記憶ノードを形成するステップを含み、複数の不透明な遮蔽物を形成するステップが、不透明な遮蔽物のそれぞれを記憶ノードのうちの１つと正反対側に配設するステップを含む方法。
Ａ３  Ａ２の方法において、複数の電子デバイスのそれぞれの中に記憶ノードを形成するステップが、キャパシタを形成するステップを含み、複数の不透明な遮蔽物を形成するステップが、金属層を形成するステップを含む方法。
Ａ４  Ａ３の方法において、電気回路がデータ信号を搬送し、金属層が電気回路と接続されない方法。
Ａ５  Ａ２の方法において、複数の電子デバイスを形成するステップが、複数の電子デバイスのそれぞれの中に光検出器を形成するステップをさらに含み、各光検出器が記憶ノードのうちの対応する１つと電気的に接続される方法。
Ａ６  Ａ３の方法において、金属層を形成するステップが、基板の第２の側の部分をエッチングするステップと、エッチングされた部分内にアルミニウムを堆積するステップとを含む方法。
Ａ７  Ａ１の方法において、複数の不透明な遮蔽物を形成するステップの前に、基板の第２の側から基板材料を除去するステップを含む、基板を薄くするステップをさらに含む方法。
Ａ８  Ａ７の方法において、複数の電子デバイスを形成するステップが、複数の電子デバイスのそれぞれの中に光検出器を形成するステップを含み、方法が、それぞれが基板の第１の側上の光検出器のうちの１つと正反対側である、基板の第２の側を覆う複数のレンズを形成するステップをさらに含む方法。
Ａ９  Ａ８の方法において、複数のレンズを形成するステップの前に、複数の光フィルタを形成するステップをさらに含み、光フィルタがそれぞれ、基板の第１の側上の光検出器のうちの１つと正反対側に形成され、複数のレンズを形成するステップが、光フィルタのうちの１つを覆って複数のレンズのそれぞれを形成するステップを含む方法。
Ａ１０  Ａ９の方法において、複数の光フィルタを形成するステップが色フィルタを形成するステップを含む方法。
Ａ１１  Ａ７の方法において、基板を薄くするステップが、基板の第２の側を研削するステップと基板の第２の側をブランケットエッチングするステップから選択されるステップをさらに含む方法。
Ａ１２  Ａ１の方法において、基板の第１の側上に複数の電子デバイスを形成するステップが、基板の第１の側に向けた注入ステップを含み、基板の第２の側上に複数の不透明な遮蔽物を形成するステップが、基板の第２の側をエッチングするステップを含む方法。
Ｂ１  基板の第１の側上に、画像データを取り込むための複数の画素領域を備える基板と、
複数の画素領域を覆い、取り込まれた画像データを伝送するために画素領域と電気的に接続された少なくとも１つの電気回路と、
基板の第１の側上の画素領域の１つの一部と、それぞれ反対側に配設される、基板の第２の側上の複数の不透明な遮蔽物と、
基板の第１の側上の画素領域のうちの１つと、それぞれ反対側に配設される、基板の第２の側を覆う複数のレンズと
を備える画像取込み装置。
Ｂ２  Ｂ１の装置において、画素領域の１つとレンズの１つの間にそれぞれ配設され、基板の第２の側を覆う、複数の光フィルタをさらに備える装置。
Ｂ３  Ｂ２の装置において、光フィルタが色フィルタを備える装置。
Ｂ４  Ｂ１の装置において、画像取込み装置が、デジタルスチルカメラ、デジタルビデオカメラ、卓上型スキャナ、手持ち型スキャナ、携帯電話、および複写機からなる群から選択される装置。
Ｂ５  Ｂ１の装置において、画素領域のそれぞれが光検出器と記憶ノードとをさらに備え、光検出器が、光検出器に入射する光エネルギーを集めるため、および光エネルギーに応じて電荷を生成するためのものであり、記憶ノードが、光検出器により生成された電荷を格納するため光検出器と電気的に接続される装置。
Ｂ６  Ｂ５の装置において、画素領域の全てを同時に活性化するために、画素領域の全てと電気的に接続されており、画素領域上に入射する光エネルギーを集め、光エネルギーによって生成された電荷を画素領域に対応する記憶ノードに転送するシャッタ制御回路をさらに備える装置。
Ｃ１  フォトダイオードを備える基板であって、フォトダイオードが基板の第１の側上にある基板と、
フォトダイオードに接続され、基板の第１の側上にある記憶ノードと、
基板の第１の側を覆い、記憶ノードと電気的に接続される電気回路と、
基板の第２の側上の不透明な遮蔽物であって、基板の第２の側が基板の第１の側の反対側であり、基板の第１の側上の記憶ノードと正反対側に配設される不透明な遮蔽物と、
基板の第２の側を覆い、基板の第１の側上のフォトダイオードと正反対側に配設されるレンズと
を備える画素装置。
Ｃ２  Ｃ１の画素装置において、基板の第２の側を覆い、基板の第２の側とレンズの間にあるフィルタをさらに備える画素装置。
【００２４】
[0023]本発明のいくつかの態様が、本明細書に記載され、示されてきたが、代替態様が、当業者によって、同じ目的を達成するために実施されうる。したがって、添付の特許請求の範囲によって、本発明の真の精神および範囲に入るものとして、かかる全ての代替態様を対象とすることが意図される。
【符号の説明】
【００２５】
１０１  光検出器、フォトダイオード
１０２  フローティング拡散（キャパシタ）、記憶ノード
２００  画素、ＣＭＯＳ画像センサ、画素装置
２０１  光検出器、フォトダイオード
２０２  表面、前面
２０３  シリコン基板
２０４  多層金属相互接続部、金属線
２０５  入射する光
２０６  角度
２０７  マイクロレンズ
２０８  色フィルタ
２０９  金属層
２１０  第２の側
２１１  誘電体
２１３  基板厚
２１４  基板厚
２１５  光エネルギー
２１６  角度
２１７  光の経路
２１８  二酸化ケイ素の層
２１９  メタライゼーション層
２２０  ＢＳＩ画素、ＢＳＩの設計、ＢＳＩ画素装置、構造
２４０  ＢＳＩ画素、ＢＳＩの設計、ＢＳＩ画素装置、構造
３００  従来型のＦＳＩグローバルシャッタ画素装置
３０１  フォトダイオード
３０２  前面
３０３  シリコン基板
３１７  誘電体
３１８  キャパシタ
３１９  金属遮蔽物
４０１  ダイオード
４０２  前面
４１０  裏側
４１８  キャパシタ
４５４  金属層
５０１  フォトダイオード
５０２  上面、表側
５０４  画素構造
５１０  裏側
５１４  シリコン基板
５１８  二酸化シリコン層
５３０  キャパシタ
５５１  レジスト
５５２  トレンチ処理
５５３  二酸化物層
５５４  金属層、金属遮蔽物
６０１  遮蔽、金属格子型パターン
６０２  格子型メタライゼーションパターン、金属格子型パターン
６０３  キャパシタ
６０４  接地接続
６１１  遮蔽
６１２  格子型メタライゼーションパターン、金属格子型パターン
６１３  記憶キャパシタ
【図１】
0003185623.tif 000003
【図２】
0003185623.tif 000004
【図３】
0003185623.tif 000005
【図４】
0003185623.tif 000006
【図５】
0003185623.tif 000007
【図６】
0003185623.tif 000008