(57)【要約】  放電負荷に対してコンデンサを放電するコンデンサ放電回路である。コンデンサ放電回路は、放電負荷に流れる電流に応じて、制御信号を生成する電流レベル感知回路を含む。放電回路は、制御信号に応じて、所定の範囲の電流レベルの間でコンデンサから放電負荷に流れる電流のレベルを時間と共に変調する。
2021522771.tif 000002
【特許請求の範囲】
【請求項１】
コンデンサ放電回路であって、
コンデンサと、
放電負荷と、
放電コマンド信号に応じて前記放電負荷を前記コンデンサに結合するように制御信号に応答するコントローラと、
前記放電負荷に流れる電流に応じて、制御信号を生成する電流レベル感知回路を含む放電回路と
を含み、
前記放電回路は、前記制御信号に応じて、所定の範囲の電流レベルの間で前記コンデンサから前記放電負荷に流れる電流のレベルを時間と共に変調する、コンデンサ放電回路。
【請求項２】
コンデンサ放電回路であって、
コンデンサと、
放電負荷と、
前記放電負荷に流れる電流に応じて、制御信号を生成する電流レベル感知回路を含む放電回路と
を含み、
前記放電回路は、複数の放電サイクルにわたって前記コンデンサを前記放電負荷に放電し、前記制御信号に応じて、前記コンデンサからの電流は、前記放電サイクルのそれぞれのうち1つの部分の間に時間と共にレベルが増加して前記放電負荷を通過し、前記放電サイクルのそれぞれのうち異なる部分の間に時間と共にレベルが減少して電流が前記放電負荷を通過する、コンデンサ放電回路。
【請求項３】
前記放電回路は、前記コンデンサと前記放電負荷との双方と直列のインダクタを含み、
前記放電サイクルのそれぞれのうち前記1つの部分の間に、前記インダクタは、前記コンデンサから放電されたエネルギの一部分を蓄積し、放電された前記エネルギの異なる部分が前記放電負荷において散逸され、
前記放電サイクルのそれぞれのうち前記異なる部分の間に、前記インダクタに蓄積された前記エネルギの前記一部分が前記放電負荷において散逸される、請求項２に記載のコンデンサ放電回路。
【請求項４】
前記放電回路は、
前記放電サイクルのそれぞれのうち前記1つの部分の間に前記放電負荷に流れる前記電流のレベルを感知する電流レベル感知回路と、
前記感知された電流のレベルが所定の電流レベルを過ぎたとき、前記放電サイクルのそれぞれのうち前記1つの部分から前記放電サイクルのうち前記異なる部分への切り替えを開始するコントローラと
を含む、請求項３に記載のコンデンサ放電回路。
【請求項５】
前記放電回路は、前記放電サイクルのそれぞれのうち前記1つの部分から前記放電サイクルのうち前記異なる部分への切り替えを開始した後の所定の期間に、前記放電サイクルのそれぞれのうち前記1つの部分から前記放電サイクルのそれぞれのうち前記異なる部分に切り替えるタイミング回路を含む、請求項４に記載のコンデンサ放電回路。
【請求項６】
前記電流レベル感知回路は、前記放電サイクルのそれぞれのうち前記1つの部分の間に前記放電負荷を通過する電流のレベルに従って変化する電圧レベルを生成し、
前記放電回路は、
このように生成された電圧レベルが所定の電圧レベルに達したとき、前記生成された電圧レベルのサンプルを蓄積するように電流レベル感知回路に応答する電圧サンプラと、
前記サンプラにより供給される抵抗器・コンデンサ網であり、前記抵抗器・コンデンサ網のコンデンサは、前記生成された電圧レベルの前記サンプルを蓄積し、次いで、このような抵抗器・コンデンサ網の抵抗器を通じて前記蓄積された電圧を放電する、抵抗器・コンデンサ網と、
前記電圧が第2の所定の電圧レベルまで放電したとき、前記放電サイクルのそれぞれのうち前記異なる部分を開始する回路と
を含む、請求項５に記載のコンデンサ放電回路。
【請求項７】
コンデンサ放電回路であって、
電荷を蓄積する第1のプレート及び第2のプレートを有するように接続されたコンデンサと、
前記第1のプレートと前記第2のプレートとの間に接続された放電回路と
を含み、
前記放電回路は、
前記第1のプレートに接続された1つの端子を有する放電部を含み、
前記放電部は、
放電負荷と、
前記放電負荷に直列接続されたインダクタと、
前記直列接続された放電負荷及び前記インダクタと並列接続されたダイオードと、
スイッチと、
電流レベル感知回路と
を含み、
前記放電部、前記スイッチ及び前記電流レベル感知回路は、前記第1のプレート及び前記第2のプレートに直列接続され、
コントローラは、前記電荷がこのようなコンデンサから放電されて前記放電負荷において散逸されることを可能にするように制御信号に応答し、
前記制御信号に応じて、複数の放電サイクルのうち第1のサイクルが開始され、
前記複数の放電サイクルの第1のフェーズの間に、前記スイッチは、前記放電部を前記第2のプレートに電気的に結合するように閉じられ、電流は、前記第1のプレートから放電負荷を通じて、前記インダクタを通じて、前記閉じたスイッチを通じて、前記電流レベル感知回路を通じて流れ、このような電流は、前記ダイオードを逆方向バイアスするための電圧を生成し、このような電流におけるエネルギの一部分は、前記放電負荷において散逸され、このような電流のこのようなエネルギの他の部分は、前記電流が前記複数の放電サイクルの第2のフェーズを開始するために前記電流レベル感知回路により感知される所定のレベルに達するまで、前記インダクタの磁界に蓄積され、
前記複数の放電サイクルの第2のフェーズの間に、
前記スイッチは、電流が前記第1のプレートから前記インダクタを通過して流れるのを電気的に遮断するように開かれ、このように遮断された電流は、前記インダクタが前記ダイオードを順方向バイアスするための電圧を生成し、前記インダクタの前記磁界に蓄積された前記エネルギが、前記放電負荷に通過して前記放電負荷において散逸し、このような放電の後に、前記複数の放電サイクルの後続のサイクルを開始することを可能にする、コンデンサ放電回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この開示は、概して、コンデンサ放電回路に関し、より詳細には、コンデンサの放電中にコンデンサに蓄積された一定量のエネルギを散逸(dissipate)させるコンデンサ放電回路に関する。
【背景技術】
【０００２】
当技術分野で既知のように、多くの用途は、比較的高い電圧、例えば、30ボルトよりも大きく且つ数秒未満で90ボルト以上の高い電圧を蓄積するコンデンサの放電を必要とする。コンデンサを放電するために使用される1つの技術は、コンデンサを、放電が必要とされるときに適用される制御信号に応じてコンデンサの間で切り替えられる高エネルギ定格抵抗器に結合することである。しかし、このような構成は、RC時定数の関数として電圧が低下するにつれて減衰する非常に大きい瞬間的なピーク電力損(power  dissipation)を生じ、抵抗器が高電力で連続的に動作し、抵抗器に十分な冷却時間を提供するための再始動サイクルを制限することを要求する。より詳細には、抵抗器は、蓄積されたエネルギを熱に変換し、周囲の温度を上昇させる。抵抗器及び周囲の回路が十分に冷却されるまで、電力は再供給できない。放電回路が作動している間も主電力が依然として印加されている場合、放電抵抗器は過熱及び破壊されやすい。最後に、抵抗器により散逸される電力は非線形であり、すなわち、エネルギ蓄積素子の間の電圧が減衰すると、散逸される電力は、減少する電圧の二乗の関数として減衰し、これは、電力が放電時間にわたって線形に散逸される場合よりも抵抗器がかなり大きいサイズになることを生じる。
【０００３】
他のコンデンサ放電回路は、中国特許CN102593812A及びCN202495761Uにおいて示唆されており、このような回路は、放電抵抗器の間に一定の電圧を生成するためにパルス幅変調を使用する定電力放電回路である。
【発明の概要】
【０００４】
当該開示によれば、コンデンサ放電回路が提供され、コンデンサと、放電負荷と、放電コマンド信号に応じて放電負荷をコンデンサに結合するように制御信号に応答するコントローラと、放電負荷に流れる電流に応じて、制御信号を生成する電流レベル感知回路を含む放電回路とを有し、放電回路は、制御信号に応じて、所定の範囲の電流レベルの間でコンデンサから放電負荷に流れる電流のレベルを時間と共に変調する。
【０００５】
一実施形態では、放電回路は、放電負荷に流れる電流に応じて制御信号回路を生成する電流レベル感知回路を含み、放電回路は、複数の放電サイクルにわたってコンデンサを放電負荷に放電し、制御信号に応じて、コンデンサからの電流は、放電サイクルのそれぞれのうち1つの部分の間に時間と共にレベルが増加して放電負荷を通過し、放電サイクルのそれぞれのうち異なる部分の間に時間と共にレベルが減少して電流が放電負荷を通過する。
【０００６】
一実施形態では、放電回路は、コンデンサと放電負荷との双方と直列のインダクタを含み、放電サイクルのそれぞれのうち前記1つの部分の間に、インダクタは、コンデンサから放電されたエネルギの一部分を蓄積し、放電されたエネルギの異なる部分が放電負荷において散逸され、放電サイクルのそれぞれのうち前記異なる部分の間に、インダクタに蓄積されたエネルギの一部分が放電負荷において散逸される。
【０００７】
一実施形態では、放電回路は、放電サイクルのそれぞれのうち前記1つの部分の間に放電負荷に流れる電流のレベルを感知する電流レベル感知回路と、感知された電流のレベルが所定の電流レベルを過ぎたとき、放電サイクルのそれぞれのうち前記1つの部分から放電サイクルのうち前記異なる部分への切り替えを開始するコントローラとを含む。
【０００８】
一実施形態では、放電回路は、放電サイクルのそれぞれのうち前記1つの部分から放電サイクルのうち前記異なる部分への切り替えを開始した後の所定の期間に、放電サイクルのそれぞれのうち前記1つの部分から放電サイクルのそれぞれのうち前記異なる部分に切り替えるタイミング回路を含む。
【０００９】
一実施形態では、電流レベル感知回路は、放電サイクルのそれぞれのうち前記1つの部分の間に放電負荷を通過する電流のレベルに従って変化する電圧レベルを生成し、放電回路は、このように生成された電圧レベルが所定の電圧レベルに達したとき、生成された電圧レベルのサンプルを蓄積するように電流レベル感知回路に応答する電圧サンプラと、サンプラにより供給される抵抗器・コンデンサ網であり、抵抗器・コンデンサ網のコンデンサは、生成された電圧レベルのサンプルを蓄積し、次いで、このような抵抗器・コンデンサ網の抵抗器を通じて蓄積された電圧を放電する、抵抗器・コンデンサ網と、電圧が第2の所定の電圧レベルまで放電したとき、放電サイクルのそれぞれのうち前記異なる部分を開始する回路とを含む。
【００１０】
一実施形態では、コンデンサ放電回路が提供され、電荷を蓄積する第1のプレート及び第2のプレートを有するように接続されたコンデンサと、第1のプレートと第2のプレートとの間に接続された放電回路とを含む。放電回路は、第1のプレートに接続された1つの端子を有する放電部を含む。放電部は、放電負荷と、放電負荷に直列接続されたインダクタと、直列接続された放電負荷及びインダクタと並列接続されたダイオードと、スイッチと、電流レベル感知回路とを含む。放電部、スイッチ及び電流レベル感知回路は、第1のプレート及び第2のプレートに直列接続される。コントローラは、電荷がこのようなコンデンサから放電されて放電負荷において散逸されることを可能にするように制御信号に応答する。制御信号に応じて、複数の放電サイクルのうち第1のサイクルが開始される。複数の放電サイクルの第1のフェーズの間に、スイッチは、放電部を第2のプレートに電気的に結合するように閉じられ、電流は、第1のプレートから放電負荷を通じて、インダクタを通じて、閉じたスイッチを通じて、電流レベル感知回路を通じて流れ、このような電流は、ダイオードを逆方向バイアスするための電圧を生成し、このような電流におけるエネルギの一部分は、放電負荷において散逸され、このような電流のこのようなエネルギの他の部分は、電流が複数の放電サイクルの第2のフェーズを開始するために電流レベル感知回路により感知される所定のレベルに達するまで、インダクタの磁界に蓄積され、複数の放電サイクルの第2のフェーズの間に、スイッチは、電流が第1のプレートからインダクタを通過して流れるのを電気的に遮断するように開かれ、このように遮断された電流は、インダクタがダイオードを順方向バイアスするための電圧を生成し、インダクタの磁界に蓄積されたエネルギが、放電負荷に通過して放電負荷において散逸し、このような放電の後に、複数の放電サイクルの後続のサイクルを開始することを可能にする。
【００１１】
このような構成によって、コンデンサバンクに蓄積されたエネルギの一定の散逸を可能にし、それにより、より小さい散逸抵抗器の使用を可能にし、放電後のいずれかの時点で主入力電力の再印加を可能にするコンデンサ放電回路が提供される。また、放電回路又は電力システムの故障が発生し、主システム電力が依然としてコンデンサバンクに印加されている間に放電回路を作動させる場合、いつまでも動作させることができる。定電力放電は、インダクタ及びフリーホイールフライバックダイオード(freewheeling  flyback  diode)を使用することにより放電抵抗器を通じて平均電流を生成することにより達成される。放電回路電流の制御は、比較器監視回路のRC時定数を放電回路のL/R時定数に整合させること、適当な時間にFETスイッチをオン/オフすることのような複数の方法により達成できる。回路は、放電されているコンデンサバンクの電圧から自己電力供給されるため、動作に外部電力は必要ない。
【００１２】
定放電は、インダクタを通過する電流が低いピークに達したときにFETスイッチを「オン」にし、電流が高いピークに達したときにFETを「オフ」にすることにより達成される。FETスイッチを「オン」及び「オフ」にすることは、インダクタ及び放電抵抗器を通過する電流の三角波形を生成し、その結果、抵抗器において一定(平均)の電力損を生じる。
【００１３】
したがって、当該開示は、コンデンサに蓄積されたエネルギの一定の散逸を提供し、これは、より小さい散逸抵抗器の使用を可能にし、放電後のいずれかの時点で主入力電力の再印加を可能にする。また、放電回路又は電力システムの故障が発生し、主システム電力が依然としてコンデンサバンクに印加されている間に放電回路を作動させる場合、いつまでも動作させることができる。定電力放電は、インダクタ及びフリーホイールフライバックダイオードを使用することにより放電抵抗器を通じて平均電流を生成することにより達成される。回路は、放電されているコンデンサバンクの電圧から自己電力供給されるため、動作に外部電力は必要ない。回路は、エネルギ散逸素子(抵抗器)の物理的サイズ及びエネルギ定格を大幅に低減し、電力が印加されている間の能動的放電コマンドの場合のフェイルセーフ制御を提供し、より信頼性が高く、大規模なシステムレベル設計に対してスケーラブルである。
【００１４】
当該開示の1つ以上の実施形態の詳細は、添付の図面及び下記の説明において示される。当該開示の他の特徴、目的及び利点は、明細書及び図面並びに特許請求の範囲から明らかになる。
【図面の簡単な説明】
【００１５】
【図１】当該開示によるシステムのコンデンサバンクにおいて電圧を放電するために使用されるコンデンサ放電回路を有するシステムのブロック図である。
【図１Ａ】当該開示による図１のコンデンサ放電回路により実行される複数の2フェーズの連続する2フェーズ放電サイクルのうち1つの第1のサイクル中の放電電流の経路を示す図１のシステムのブロック図である。
【図１Ｂ】当該開示による図１のコンデンサ放電回路により実行される複数の2フェーズの連続する2フェーズ放電サイクルのうち1つの第2の後続するサイクル中の放電電流の経路を示す図１のシステムのブロック図である。
【図２】当該開示による図１のコンデンサ放電回路の動作のフローチャートである。
【図３Ａ】図１のコンデンサ放電回路の動作の一部分の間に図１のシステムで使用される放電抵抗器RDISCHARGEを通る放電電流のタイミング図である。
【図３Ｂ】図１のコンデンサ放電回路の全体の動作の間に図１のシステムで使用される放電抵抗器RDISCHARGEを通る放電電流のタイミング図である。
【図３Ｃ】図１のコンデンサ放電回路の動作の一部分の間に図１のシステムで使用されるRC回路で使用されるコンデンサにおける電圧のタイミング図である。
【図３Ｄ】図１のコンデンサ放電回路の動作の一部分の間に図１のシステムで放電されるコンデンサバンクにおける電圧のタイミング図である。
【図３Ｅ】図１のコンデンサ放電回路の全体の動作の間に図１のシステムで放電されるコンデンサバンクにおける電圧のタイミング図である。  様々な図面における同様の参照符号は、同様の要素を示す。
【発明を実施するための形態】
【００１６】
図１を参照すると、高電圧電源13の出力に結合されたコンデンサバンク12を放電負荷14(ここでは抵抗器RDISCHARGE、ここでは例えば2.5オーム)に放電する放電回路11を有する回路10が示されている。コンデンサバンク12は、システム18に電圧VCAPを提供する。高電圧電源13は、電圧源15に結合される。電圧源15はAC電圧源でもよく、この場合、高電圧電源13は、イネーブルされると、出力17においてDC電圧を生成し、或いは、電圧源15はDC電圧でもよく、この場合、高電圧電源13は、出力17においてDC電圧をより高いDC電圧に増加させるためのDC-DCコンバータである。いずれの場合も、図示のように、出力17におけるDC電圧は、ダイオードCRPSBLOCKを通じてコンデンサバンク12に供給される。
【００１７】
以下により詳細に説明するように、高電圧電源がイネーブルにされて電荷がコンデンサバンク12に蓄積された後に、放電回路11は、複数の2フェーズ放電サイクルの間に、このような蓄積された電荷を放電する。より詳細には、放電回路11はイネーブルにされ、コンデンサ12に蓄積された電荷は放電され、それにより、複数の2フェーズ放電サイクルにわたって放電負荷14において散逸される。コンデンサバンク12からの電流は、2フェーズ放電サイクルのそれぞれのうち1つの部分又はフェーズの間に時間と共に増加して放電負荷14を通過し、放電負荷を通過する電流は、2フェーズ放電サイクルのそれぞれのうち後続の異なる部分又はフェーズの間に時間と共に減少する。このように、コンデンサバンク12に蓄積されたエネルギ(電荷)は、長時間にわたって分散された小さいパケットで放電される。
【００１８】
より詳細には、コンデンサバンク12は、図示のように基準電位(ここではグラウンド)に接続された1つのプレート又は電極12bと、放電負荷14の一端に接続された他のプレート又は電極12aとを有する。放電負荷14の他端は、図示のようにインダクタLDISCHARGE20(ここでは例えば60マイクロヘンリー)の一端に接続され、インダクタ20の他端は、図示のように端子22に接続される。端子22は、図示のようにフリーホイールフライバックダイオード23を通じてコンデンサバンク12のプレート12aと、図示のように電界効果トランジスタ(Field  Effect  Transistor,  FET)QSWITCH24のドレインDとに接続される。FET24のソースSは、図示のように電流レベル感知抵抗器RSENSE26を通じてグラウンドに結合される。
【００１９】
放電回路11は、図示のように、放電コントローラ28を含む。システム18から電源13のディスエーブル端子及びコントローラ28のイネーブル端子への電源ディスエーブル/コンデンサバンク放電信号に応じて、事前にイネーブルにされたときに電源13により生成された電圧は、出力端子17から切り離され、コントローラ28は、電源13が、FET24を導通状態にし、それにより2段階放電サイクルの第1フェーズを開始する状態にイネーブルされたとき、FET24を非導通状態にした信号から、ライン30上の信号の前の状態をFET24のゲートGに変更する。FET24が導通したとき、コンデンサバンク12のプレート12a上の電荷は、図１Ａに示すように、放電負荷14、インダクタ20、FET24、電流レベル感知抵抗器26を通じてグラウンドに放電電流として通過し、それにより、複数の2フェーズ放電サイクルのうち1つの第1の部分又はフェーズを開始する。サイクルのこの部分又はフェーズの間に、放電負荷14、インダクタ20及び感知抵抗器26を通過するコンデンサバンク12からの放電電流は時間と共に増加する。コンデンサバンク12からの放電電流のレベルは、電流レベル感知回路25により感知される。ここでは、感知抵抗器26が、このような感知電流レベルに比例する電圧(VSENSE)をライン32上に生成する。電圧VSENSEが所定の電圧VREF1(このような電圧VREF1は、VSENSEがR抵抗器26を通過する電流レベルI1(RDISCHARGE14を通過するのと同じ電流レベル)に対応するときの電圧レベルである)に達すると(ここでは例えばVREF1が1.24ボルトである)、コントローラ28は、ライン30上に放電信号を生成し、FET24を非導通状態にする。この放電サイクルの第1の部分又は第1のフェーズの間に、(1)コンデンサバンク12から放電負荷14を通じて流れる放電電流から生成されたエネルギの一部分が放電負荷14において散逸される一方で、コンデンサバンク12から放電負荷14を通じて流れる放電電流から生成されたエネルギの他の部分がインダクタ20の磁界に蓄積され、(2)コンデンサバンク12の電圧が低減され、(3)コントローラ28がライン35上のサンプリングパルスをタイミング回路40のサンプラ36に送り、タイミング回路40のコンデンサCがサンプリング電圧VSENSEを蓄積する点に留意すべきである。
【００２０】
FET24が非導通状態になると、2フェーズ放電サイクルの第2の部分又はフェーズが開始する。2段階放電サイクルのこの第2の部分又はフェーズの間に、3つのことに留意すべきである。(1)2フェーズ放電サイクルの第1の部分又はサイクルの間にインダクタ20に蓄積されたエネルギは、コンデンサバンク12から放電負荷14を通じて流れる放電電流から生成され、ここで非常に高い正の誘起電圧を生成する。これは、FET24が非導通状態にされたときに開回路で急速に生成される結果として、誘導性キック(inductive  kick)と呼ばれることがある。この非常に高い正の誘起電圧は、ダイオード23を順方向にバイアスし、コンデンサバンク12から流れる放電電流からインダクタ20に蓄積されたエネルギは、図１Ｂに示すように、このような放電負荷14における散逸のために、ダイオード23を通じて放電負荷14への電流として流れる。(2)放電負荷14を通過する電流のレベルは、2フェーズ放電サイクルの第1の部分又はフェーズの間に放電負荷14を通過する電流のレベルが増加するのとは異なり、時間と共に減少する。(3)タイミング回路40は、コンデンサCに蓄積された電圧VREF1(ここでは例えば0.012ピコファラド)が、タイミング回路40の抵抗器R(ここでは例えば2Kオーム)を通じて放電するときから2フェーズ放電サイクルの第2の部分又はフェーズの持続時間を設定し、コンデンサCのこのような電圧が所定のレベルVREF2に減少するとき、比較器41(電圧VREF2は放電負荷14を通過する電流のレベルが電流レベルI2に達するときに、ここでは例えばVREF2が0.62ボルトであるように事前に決定された時間に対応するように選択される)が2フェーズ放電サイクルの第2の部分又はフェーズを終了させるためのライン42上の電圧を生成する。より詳細には、コントローラ28は、ライン30上の放電信号の状態を切り替え、FET24を再び導通状態にし、次の2フェーズ放電サイクルの第1の部分又はフェーズを開始する。
【００２１】
動作は、図２のフローチャートに要約される。上記のように、コンデンサバンク12(図１)の電圧は、2フェーズ放電サイクルのそれぞれの後にレベルが減少し、コンデンサバンク12の電圧のレベルがレベルI1を有する電流を生成するのに十分なレベルになるように無くなったとき、FET24は導通状態にとどまり、コンデンサバンク12は、図３及び図４のタイミング図により示すように全ての電荷がコンデンサバンク12から除去されるまで、放電負荷14を通じて放電し続ける。
【００２２】
したがって、一定の放電は、インダクタ14を通過する電流が低いピークに達したときにFET24を「オン」(導通状態)にし、電流が高いピークに達したときにFET24を「オフ」(非導通状態)にすることにより達成される点に留意すべきである。FET24を「オン」及び「オフ」に切り替えることは、インダクタ及び放電抵抗器を通過する電流の三角波形を生成し(図３Ａ〜３Ｅ)、その結果、放電負荷14に一定の(平均)電力損を生じる。
【００２３】
したがって、再び図３Ａ〜図３Ｅを参照すると、時間T0において高電圧コンデンサ放電を開始するために、放電コマンドがシステム18から放電回路コントローラ28に適用される。放電コマンド信号は、システム電源13のイネーブル信号の逆であり、その結果、システム高圧電源13は、放電回路11がイネーブルされると同時にディスエーブルされる。これは、システム高圧電源13が依然として動作している間にアクティブ放電を防止する。放電回路コントローラ28は、電圧をゲートGに印加することにより、放電FET24、QSWITCHをオンにする。高圧コンデンサバンク12  CBANKの電圧は、電流が放電負荷14  RDISCHARGE、放電インダクタLDISCHARGE、放電FET24  QSWITCH及び電流感知抵抗器RSENSEを通過するようにし、回路のグラウンドに通過するように増加させ始める。放電電流IDISCHARGE×RSENSEにより生成された電流感知電圧VSENSEが基準電圧VREF1に達したとき、比較器回路34がトリップ(trip)され、FET24  QSWITCHが時間T1において放電回路コントローラ28によりオフにされる。ここで例えば、RSENSEは0.08オームである。これは、放電電流IDISCHARGEがI1に達したときに発生する。次いで、RDISCHARGE及びLDISCHARGEを通過する電流IDISCHARGEは、フリーホイールフライバックダイオード23  CRDISCHARGEを通じて導通し始める。電流IDISCHARGEは時定数LDISCHARGE/RDISCHARGEに比例するレートで減衰する。タイミング回路40(ここではLDISCHARGE/RDISCHARGEの時定数に整合する時定数を有するR-C回路)は、時間T1において電圧VSENSEをサンプリングする。ここで、VSENSEは、RSENSEを通過する電流に基づいて変化し、ここでは、VSENSEは、この例では1.4ボルトでピークになる。RC回路のタイミング回路40の電圧がトリップ閾値VREF2まで減衰したとき、FET24  QSWITCHがオンになり(I2におけるIDISCHARGEでの時間T2)、サイクルを繰り返し、電流IDISCHARGEが再びQSWITCH及びRSENSEを通過して再び電流レベルI1に達するまで増加する。コンデンサバンクCBANKの電圧VCAPは、FET  QSWITCHがオンにされる時間(例えば、期間T0〜T1及びT2〜T3)の間、サイクル毎に減少する点に留意すべきである。このため、電流IDISCHARGEがサイクル毎にQSWITCHをオフする閾値I1までランプアップするのに要する時間は、IDISCHARGE=(VCAP/RDISCHARGE)*(1-exp(-RDISCHARGE*t/LDISCHARGE))の関係により、前のサイクルよりもわずかに長くなる。ここでtは時間である。これは、電圧VCAPが減衰するにつれて回路の動作周波数がわずかに減少することを意味する。
【００２４】
上記の方法では、抵抗器RDISCHARGE及びインダクタLDISCHARGEを通じて平均電流が生成され、それにより、平均電力は、放電負荷14  RDISCHARGEにおいてIDISCHARGE×RDISCHARGEの2乗により散逸される。また、高電流レベル(I1)は、コンデンサバンク12の電圧が、前のサイクルからわずかに減少しているので、切り替えサイクル毎にわずかに減少する点にも留意すべきである。これは、電流が前のサイクルよりもわずかに低いレートで増加することを意味する。毎回、電流において少しのオーバーシュートが存在する。この理由は、FET24スイッチが「オフ」にされているときに、電流が依然としてFET24スイッチを流れているからである。放電の開始時におけるコンデンサバンク12のより高い電圧は、コンデンサバンク12の電圧が低いときに、放電の終了時よりも少し大きく電流をオーバーシュートさせる。低い切り替え電流(I2)は下側で少し変化する。しかし、より低いピーク電流に達しているので、絶対的なアンペアに関する減衰は、放電の開始時よりも放電の終了時の方がわずかに遅く、そのため、より低い電流レベル(I2)の変化は、より高い電流レベル(I1)よりも顕著ではない。上記のように、CBANK12の電圧がRSENSEを通過する電流をI1のレベルに到達させるのに不十分になるまで、放電サイクルは継続する。これは、FET  QSWITCHが「オン」のままであり、電流IDISCHARGEがゼロに減衰し、その時点でコンデンサCBANKの電圧もゼロに達することを意味する。これは、高電圧コンデンサCBANKの放電を完了させる。
【００２５】
ここで、当該開示によるコンデンサ放電回路は、コンデンサと、放電負荷と、放電コマンド信号に応じて放電負荷をコンデンサに結合するように制御信号に応答するコントローラと、放電負荷に流れる電流に応じて、制御信号回路を生成する電流レベル感知回路を含む放電回路とを含み、放電回路は、制御信号に応じて、所定の範囲の電流レベルの間でコンデンサから放電負荷に流れる電流のレベルを時間と共に変調することが認識されるべきである。
【００２６】
ここで、当該開示によるコンデンサ放電回路は、コンデンサと、放電負荷と、放電負荷に流れる電流に応じて、制御信号回路を生成する電流レベル感知回路を含む放電回路とを含み、放電回路は、複数の放電サイクルにわたってコンデンサを放電負荷に放電し、制御信号に応じて、コンデンサからの電流は、放電サイクルのそれぞれのうち1つの部分の間に時間と共にレベルが増加して放電負荷を通過し、放電サイクルのそれぞれのうち異なる部分の間に時間と共にレベルが減少して電流が放電負荷を通過することが認識されるべきである。コンデンサ放電回路は、以下の特徴のうち1つ以上を個別に或いは組み合わせで含んでもよい。放電回路は、コンデンサと放電負荷との双方と直列のインダクタを含み、放電サイクルのそれぞれのうち前記1つの部分の間に、インダクタは、コンデンサから放電されたエネルギの一部分を蓄積し、放電されたエネルギの異なる部分が放電負荷において散逸され、放電サイクルのそれぞれのうち前記異なる部分の間に、インダクタに蓄積されたエネルギの一部分が放電負荷において散逸される。放電回路は、放電サイクルのそれぞれのうち前記1つの部分の間に放電負荷に流れる電流のレベルを感知する電流レベル感知回路と、感知された電流のレベルが所定の電流レベルを過ぎたとき、放電サイクルのそれぞれのうち前記1つの部分から放電サイクルのうち前記異なる部分への切り替えを開始するコントローラとを含む。放電回路は、放電サイクルのそれぞれのうち前記1つの部分から放電サイクルのうち前記異なる部分への切り替えを開始した後の所定の期間に、放電サイクルのそれぞれのうち前記1つの部分から放電サイクルのそれぞれのうち前記異なる部分に切り替えるタイミング回路を含む。電流レベル感知回路は、放電サイクルのそれぞれのうち前記1つの部分の間に放電負荷を通過する電流のレベルに従って変化する電圧レベルを生成し、放電回路は、このように生成された電圧レベルが所定の電圧レベルに達したとき、生成された電圧レベルのサンプルを蓄積するように電流レベル感知回路に応答する電圧サンプラと、サンプラにより供給される抵抗器・コンデンサ網であり、抵抗器・コンデンサ網のコンデンサは、生成された電圧レベルのサンプルを蓄積し、次いで、このような抵抗器・コンデンサ網の抵抗器を通じて蓄積された電圧を放電する、抵抗器・コンデンサ網と、電圧が第2の所定の電圧レベルまで放電したとき、放電サイクルのそれぞれのうち前記異なる部分を開始する回路とを含む。
【００２７】
また、ここで、当該開示によるコンデンサ放電回路は、電荷を蓄積する第1のプレート及び第2のプレートを有するように接続されたコンデンサと、第1のプレートと第2のプレートとの間に接続された放電回路とを含み、放電回路は、第1のプレートに接続された1つの端子を有する放電部を含み、放電部は、放電負荷と、放電負荷に直列接続されたインダクタと、直列接続された放電負荷及びインダクタと並列接続されたダイオードと、スイッチと、電流レベル感知回路とを含み、放電部、スイッチ及び電流レベル感知回路は、第1のプレート及び第2のプレートに直列接続され、コントローラは、電荷がこのようなコンデンサから放電されて放電負荷において散逸されることを可能にするように制御信号に応答し、制御信号に応じて、複数の放電サイクルのうち第1のサイクルが開始され、複数の放電サイクルの第1のフェーズの間に、スイッチは、放電部を第2のプレートに電気的に結合するように閉じられ、電流は、第1のプレートから放電負荷を通じて、インダクタを通じて、閉じたスイッチを通じて、電流レベル感知回路を通じて流れ、このような電流は、ダイオードを逆方向バイアスするための電圧を生成し、このような電流におけるエネルギの一部分は、放電負荷において散逸され、このような電流のこのようなエネルギの他の部分は、電流が複数の放電サイクルの第2のフェーズを開始するために電流レベル感知回路により感知される所定のレベルに達するまで、インダクタの磁界に蓄積され、複数の放電サイクルの第2のフェーズの間に、スイッチは、電流が第1のプレートからインダクタを通過して流れるのを電気的に遮断するように開かれ、このように遮断された電流は、インダクタがダイオードを順方向バイアスするための電圧を生成し、インダクタの磁界に蓄積されたエネルギが、放電負荷に通過して放電負荷において散逸し、このような放電の後に、複数の放電サイクルの後続のサイクルを開始することを可能にすることが認識されるべきである。
【００２８】
当該開示の多くの実施形態について説明した。それにもかかわらず、当該開示の真意及び範囲から逸脱することなく、様々な変更が行われてもよいことが理解される。したがって、他の実施形態も特許請求の範囲の範囲内にある。
【図１】
2021522771.tif 000003
【図１Ａ】
2021522771.tif 000004
【図１Ｂ】
2021522771.tif 000005
【図２】
2021522771.tif 000006
【図３Ａ】
2021522771.tif 000007
【図３Ｂ】
2021522771.tif 000008
【図３Ｃ】
2021522771.tif 000009
【図３Ｄ】
2021522771.tif 000010
【図３Ｅ】
2021522771.tif 000011
【国際調査報告】
2021522771.tif 000012
2021522771.tif 000013