(57)【要約】  高スルーレート、大電流出力ステージGaN FETを駆動するための能動型プリドライバを含むエンハンスメントモードGaN FETを基にしたゲートドライバ回路。プリドライバからの能動型ドライバ電流に起因して、出力ステージプルアップFETは、受動型プルアップ負荷を利用するプリドライバと比較してより速くオンにすることができる。能動型プリドライバは、ドライバFETの最大出力レベルが通常の供給電圧に達するのを可能にするために、通常の供給電圧より大きい、出力ステージプルアップFETのゲートを駆動する電圧を提供しなければならない。2つの供給電圧の必要を回避するために、能動型プリドライバ中に帰還回路が含まれる。
2021535702.tif 000002
【特許請求の範囲】
【請求項１】
単一の供給電圧において動作する帰還を有する能動型プリドライバを使用するゲートドライバであって、帰還を有する前記能動型プリドライバおよびプルアップトランジスタを有するゲートドライバ出力ステージを備え、前記能動型プリドライバが、
前記ゲートドライバ出力ステージの前記プルアップトランジスタを駆動するための出力ステージと、
前記能動型プリドライバの前記出力ステージを駆動する電圧を生成するための前記単一の供給電圧に接続された電流源と、
前記能動型プリドライバの出力電圧に接続されて、前記能動型プリドライバの前記出力電圧を所望のレベルに維持するために前記電流源から帰還電流を引き出す帰還回路と
を備える、ゲートドライバ。
【請求項２】
前記能動型プリドライバの前記出力ステージが、
前記電流源に接続されたゲート端子、前記単一の供給電圧に接続されたドレイン端子、ならびに前記帰還回路および前記ゲートドライバ出力ステージの前記プルアップトランジスタのゲート端子に接続されたソース端子を有する第1の窒化ガリウム(GaN)電界効果トランジスタ(FET)と、
制御入力に接続されたゲート端子、前記帰還回路および前記プルアップトランジスタの前記ゲート端子に接続されたドレイン端子、ならびにグランドに接続されたソース端子を有する第2のGaN FETと
を備える、請求項1に記載のゲートドライバ。
【請求項３】
前記ゲートドライバの前記出力ステージが、
前記単一の供給電圧に接続されたドレイン端子、および前記ゲートドライバの出力に接続されたソース端子を有する、高スルーレート、大電流GaN FETを備える、前記プルアップトランジスタと、
前記制御入力に接続されたゲート端子、前記ゲートドライバの前記出力に接続されたドレイン端子、およびグランドに接続されたソース端子を有するさらなるGaN FETと
を備える、請求項2に記載のゲートドライバ。
【請求項４】
前記電流源が、一方の側において前記単一の供給電圧に接続され、他方の側において前記能動型プリドライバの前記出力ステージに接続された抵抗器を備える、請求項1に記載のゲートドライバ。
【請求項５】
前記電流源が、前記単一の供給電圧に接続されたドレイン端子ならびに前記能動型プリドライバの前記出力ステージに一緒に接続されたゲート端子およびソース端子を有するデプレッションモードGaN FETを備える、請求項1に記載のゲートドライバ。
【請求項６】
前記帰還回路が電流ミラーを備える、請求項1に記載のゲートドライバ。
【請求項７】
前記帰還回路がカスコード電流ミラーを備える、請求項1に記載のゲートドライバ。
【請求項８】
能動型プリドライバを使用するゲートドライバであって、前記能動型プリドライバおよび第1の供給電圧に接続されたプルアップトランジスタを有するゲートドライバ出力ステージを備え、前記能動型プリドライバが、
前記ゲートドライバ出力ステージの前記プルアップトランジスタを駆動するための出力ステージと、
前記能動型プリドライバの前記出力ステージを駆動する電圧を生成するための、前記第1の供給電圧より大きい、第2の供給電圧に接続された電流源と
を備える、ゲートドライバ。
【請求項９】
前記能動型プリドライバの前記出力ステージが、
前記電流源に接続されたゲート端子、単一の供給電圧に接続されたドレイン端子、および前記ゲートドライバ出力ステージの前記プルアップトランジスタのゲート端子に接続されたソース端子を有する第1の窒化ガリウム(GaN)電界効果トランジスタ(FET)と、
制御入力に接続されたゲート端子、帰還回路および前記プルアップトランジスタの前記ゲート端子に接続されたドレイン端子、ならびにグランドに接続されたソース端子を有する第2のGaN FETと
を備える、請求項8に記載のゲートドライバ。
【請求項１０】
前記ゲートドライバの前記出力ステージが、
前記単一の供給電圧に接続されたドレイン端子、および前記ゲートドライバの出力に接続されたソース端子を有する、高スルーレート、大電流GaN FETを備える、前記プルアップトランジスタと、
前記制御入力に接続されたゲート端子、前記ゲートドライバの前記出力に接続されたドレイン端子、およびグランドに接続されたソース端子を有するさらなるGaN FETと
を備える、請求項9に記載のゲートドライバ。
【請求項１１】
前記電流源が、一方の側において前記第2の供給電圧に接続され、他方の側において前記能動型プリドライバの前記出力ステージに接続された抵抗器を備える、請求項8に記載のゲートドライバ。
【請求項１２】
前記電流源が、前記第2の供給電圧に接続されたドレイン端子ならびに前記能動型プリドライバの前記出力ステージに一緒に接続されたゲート端子およびソース端子を有するデプレッションモードGaN FETを備える、請求項8に記載のゲートドライバ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、能動型プリドライバを使用するエンハンスメントモードGaN FETを基にしたドライバに関し、より詳細には、能動型プリドライバがゲートドライバ回路と同じ供給電圧で動作できるように帰還を有する能動型プリドライバに関する。
【背景技術】
【０００２】
エンハンスメントモードGaN FETのための典型的なゲートドライバは、ドライバの出力ステージのハイサイドFETのゲート端子に大きい電圧を提供するために、ブートストラップ回路またはデプレッションモードFETを有する能動型プリドライバを含む。関連するFETがオフとなる間にブートストラップゲートドライバはコンデンサ中にエネルギーを蓄積し、FETのゲート端子に供給電圧より大きい電圧を印加するために蓄積されたエネルギーを使用し、関連するFETのソース端子上の電圧が増加するにもかかわらずFETをオンにし続ける。デプレッションモードトランジスタを有する能動型プリドライバは、電流源として働き、関連するFETのゲート端子にさらなる駆動電流を供給する。
【０００３】
図1A〜図1Bは、従来型ブートストラップゲートドライバの概略図を図示する。図1Aでは、ブートストラップゲートドライバ100は、トランジスタ130、185、および190、ならびにコンデンサ120を含む。トランジスタ185および190は、出力ステージ180を備える。トランジスタ185のゲート端子が制御信号CTL115を受け取る。CTL115が論理ローであることに応じて、トランジスタ185は開スイッチとして働き、出力ノード195をグランド110から切断する。ノード125における電圧は、供給電圧Vddマイナストランジスタ130のゲート-ソース間電圧VGSであって、トランジスタ190を閉スイッチとして働かせて、出力ノード195を供給電圧源105に接続させる。出力ノード195上の電圧が増加すると、コンデンサ120にわたる電圧は、ほぼ、Vddマイナストランジスタ130の閾値電圧VThを維持する。ノード125上の電圧は、出力ノード195上の電圧の増加に比例して増加し、その結果、ノード125上の電圧がVddより上に増加し、トランジスタ190のソース端子上の電圧がほぼVddに増加するときに、トランジスタ190をオンのままに保つ。不都合なことに、供給電圧源105からのノイズが、出力ノード195上の電圧に直接現れる。
【０００４】
CTL115が論理ハイであることに応じて、トランジスタ185は閉スイッチとして働いて、出力ノード195をグランドノード110に接続し、ノード195における電圧をグランドへと迅速に低下させる。ダイオード構成のトランジスタ130は、ノード125における電圧がVdd-VGSより下に低下するのを防ぎ、トランジスタ190に閉スイッチとしてオンを維持させて、供給電圧源105からグランドノード110にトランジスタ185を通して電流を伝えさせる。ゲートドライバ100は、こうして、CTL115が論理ハイであることに応じて大量の電流を消費し、その電力消費を大幅に増加する。
【０００５】
図1Bを参照すると、ブートストラップゲートドライバ150は、図1Aに示されたブートストラップゲートドライバ100と同様であるが、さらなるトランジスタ135および抵抗器145を組み込む。トランジスタ135のゲート端子はCTL115を受け取る。CTL115が論理ハイであることに応じて、トランジスタ135は閉スイッチとして働いて、ノード140をグランドノード110に接続し、トランジスタ190をオフにして開スイッチとして働かせて、出力ノード195を供給電圧源105から切断する。コンデンサ120は、トランジスタ130および135を介して供給電圧源105から充電される。
【０００６】
CTL115が論理ローであることに応じて、トランジスタ135は開スイッチとして働き、ノード140をグランドノード110から切断する。ノード125上の最初の電圧が、ノード140上の電圧を抵抗器145を通して増加させる。ノード140上の電圧がVThより上に増加すると、トランジスタ190がオンになり閉スイッチとして働いて、出力ノード195を供給電圧源105に接続する。抵抗器145を使用して、ターンオン時間の長さを有するトランジスタ190のターンオフ期間中に、図1Bに示されるブートストラップゲートドライバ150が静電流を有利に平衡させる。抵抗器145がより大きい抵抗値になると、CTL115が論理ハイであることに応じて、ブートストラップゲートドライバ150を通る静電流が減少し、したがって、ドライバ150の電力消費が減少するが、不都合なことに、トランジスタ190のターンオンが遅くもなり、CTL115が論理ローであることに応じて、出力ノード195上の電圧が対応して増加する。
【０００７】
図2A〜図2Bは、従来型の能動型プリドライバの概略図を図示する。図2Aでは、能動型プリドライバ220は、トランジスタ225およびデプレッションモードトランジスタ235を含む。トランジスタ285および290は、図1A〜図1Bに示された出力ステージ180と同様の、ドライバ回路200の出力ステージ280を備える。トランジスタ225のゲート端子が制御信号CTL215を受け取り、トランジスタ225のソース端子がグランド210に接続される。デプレッションモードトランジスタ235は、電流源のように働いて、十分に大きい電流を提供して、ノード230上の電圧をプルアップし、トランジスタ290のソース端子上の電圧が増加するときトランジスタ290をオンにし続ける。
【０００８】
CTL215が論理ハイであることに応じて、トランジスタ225および285は閉スイッチとして働く。トランジスタ225は、ノード230をグランドノード210に接続し、ノード230上の電圧を低下させて、トランジスタ290をオフにして開スイッチとして働かせる。デプレッションモードトランジスタ235は、オンを維持し、トランジスタ225を通ってグランド210に流れる電流を生成して、能動型プリドライバ200に静電流を消費させる。トランジスタ285は、出力ノード295をグランドノード210に接続し、出力ノード295上の電圧をグランドへと迅速に低下させる。CTL215が論理ローであることに応じて、トランジスタ225および285が開スイッチとして働き、ノード230および出力ノード295をグランドノード210から切断する。ノード230上の電圧は、トランジスタ290の閾値電圧VThより上に増加して、トランジスタ290をオンにする。トランジスタ290は閉スイッチとして働いて、出力ノード295を供給電圧源205Aに接続する。出力ノード295上の電圧は、ほぼVdd-VThへと増加するが、さらにVddへは増加できない。
【０００９】
図2Bでは、能動型プリドライバ220は、図2Aに示された能動型プリドライバと同様であるが、図2Bのプリドライバ220は、第2の供給電圧源205Bに接続され、第2の供給電圧源205Bは、供給電圧源205AからのVddより大きい供給電圧VddHを提供する。より大きい供給電圧によって、ノード230上の電圧がVdd+VThより大きくなることが可能になり、このことによって、出力ノード295上の電圧がほぼVddに増加することが可能になる。しかし、第2の供給電圧源205Bを追加することによって、ドライバ回路200によって占有される半導体ダイの面積が増加し、集積回路の複雑さが増し、より大きいピン数、より多くの外部バイパスコンデンサ、第2の供給電圧源205Bを生成するための外部回路、静電放電回路、およびパッドなどが必要になる。
【発明の概要】
【課題を解決するための手段】
【００１０】
本発明は、上で議論した従来型ブートストラップゲートドライバおよび能動型プリドライバの欠点を、帰還を有する能動型プリドライバを設けることによって対処する。本発明の能動型プリドライバは、受動型プルアップ負荷を有するプリドライバよりも迅速に、出力ステージプルアップFETをオンにし、本発明の帰還回路は、ドライバ回路が単一のより大きい供給電圧で動作することを可能にする一方で、ドライバの最大出力電圧を制限する。
【００１１】
より詳細には、本発明の能動型プリドライバは、ゲートドライバ出力ステージのプルアップトランジスタを駆動するための出力ステージと、能動型プリドライバの出力ステージを駆動する電圧を生成するための単一の供給電圧に接続された電流源と、能動型プリドライバの出力電圧に接続されて電流源から帰還電流を引き出す帰還回路とを備える。
【００１２】
帰還回路は、出力ノード上に特定の電圧を維持するように構成され、その結果、ゲートドライバは、より大きい供給電圧で動作するが、出力ノード上により低い電圧を維持して、負荷をより大きい供給電圧から保護することができる。第2の出力ステージが出力ノードに接続されるとき、第2の出力ステージを供給電圧ノードに接続することができ、帰還回路は、トランジスタのソース端子上の電圧が増加するときにトランジスタをオンにしたままにするために必要な特定のゲート電圧を維持する。単一の供給電圧において動作することによって、ゲートドライバによって必要とされる複雑さおよび面積が低下される。さらなる実施形態では、帰還回路は、カスコード電流ミラーを備える。
【００１３】
別の実施形態では、電流源は、第1のノードと供給電圧ノードとに接続された抵抗器を備える。さらに別の実施形態では、電流源は、デプレッションモードGaN FETを備える。
【００１４】
実装の様々な新規の詳細および要素の組合せを含む、本明細書に記載される上記および他の好ましい特徴は、ここで、添付図面を参照してより詳細に記載され、請求項に指摘されることになる。具体的な方法および装置は例としてのみ示されており、特許請求の制限としてではないことを理解するべきである。当業者には理解されるように、本明細書の教示の原理および特徴は、特許請求の範囲から逸脱することなく様々な多数の実施形態で採用することができる。
【００１５】
本開示の特徴、目的、および利点は、同様の参照記号が全体を通して対応して特定する図面と一緒に考えると、下に記載される詳細な説明からより明らかとなろう。
【図面の簡単な説明】
【００１６】
【図１Ａ】従来型ブートストラップゲートドライバを図示する概略図である。
【図１Ｂ】従来型ブートストラップゲートドライバを図示する概略図である。
【図２Ａ】従来型の能動型プリドライバを図示する概略図である。
【図２Ｂ】従来型の能動型プリドライバを図示する概略図である。
【図３】本発明の第1の実施形態による、能動型プリドライバを図示する図である。
【図４】本発明の第1の実施形態の変形形態による、能動型プリドライバを図示する図である。
【図５】本発明の第2の実施形態による、閉ループ帰還を有する能動型プリドライバを図示する図である。
【図６Ａ】本発明の第2の実施形態による、能動型プリドライバのための閉ループ帰還回路を図示する図である。
【図６Ｂ】本発明の第2の実施形態による、能動型プリドライバのための閉ループ帰還回路を図示する図である。
【図７】本発明の第3の実施形態による、閉ループ帰還および出力ステージを有する能動型プリドライバを図示する図である。
【発明を実施するための形態】
【００１７】
以下の詳細な説明では、いくつかの実施形態へ参照が行われる。これらの実施形態は、当業者が実施形態を実行することが可能になるよう十分詳細に記載される。他の実施形態を採用することができ、様々な構造的、論理的、および電気的変更を行うことができるということが理解されるべきである。以下の詳細な説明に開示される特徴の組合せは、最も広い意味で、教示を実行するために必要があるわけではない場合があり、その代わりに、単に、本教示の特に代表的な例を記載するために教示されている。
【００１８】
図3は、本発明の第1の実施形態による、能動型プリドライバを有するゲートドライバを図示する。ゲートドライバ300は、能動型プリドライバ回路320、ならびに図1A〜図1Bに示された出力ステージ180およびトランジスタ185および190と同様の、トランジスタ385および390を備える出力ステージ380を含む。能動型プリドライバ回路320は、トランジスタ325、345、および355、ならびに抵抗器335を含む。トランジスタ345および355は、ゲートドライバ300のための出力ステージ380と同様の、能動型プリドライバ回路320のための出力ステージ340を備える。トランジスタ390、385、325、345および355は、好ましくは、ゲートドライバ300の他の構成要素と一緒に単一の半導体ダイ上にモノリシックに集積化される、エンハンスメントモードGaN FET半導体デバイスである。GaN FETが従来型トランジスタよりも大電流を伝達し、高電圧をサポートし、より迅速に切り換えることが可能であるために、ゲートドライバ300は、MOSFETなどといった他のトランジスタを実装する同様のシステムよりもより迅速に、出力ノード395上の電圧を増減することが可能である。こうして、能動型プリドライバ回路320を有するゲートドライバ300は、高スルーレート、大電流GaN FETを駆動することができる。
【００１９】
ゲートドライバ300の出力ステージ380は、供給電圧Vddを提供する第1の供給電圧源305Aに接続される。能動型プリドライバ回路320では、トランジスタ325のゲート端子がCTL315を受け取り、トランジスタ325のソース端子がグランド310に接続される。トランジスタ325のドレイン端子は、ノード330において抵抗器335および出力ステージ340中のトランジスタ355のゲート端子に接続される。いくつかの実装では、第2の抵抗器がトランジスタ325のドレイン端子とノード330との間に接続され、CTL315が論理ハイであることに応じた第2の抵抗器にわたる電圧降下がVThより小さいような抵抗値を有し、トランジスタ355をオフに保つ。抵抗器335は、第2の供給電圧源305Bにさらに接続され、第2の供給電圧源305Bは、供給電圧源305AからのVddより大きい供給電圧VddHを提供する。供給電圧源305BからのVddHが抵抗器335に印可され、電流が抵抗器335を通って流れるために、抵抗器335は、ゲートドライバ300にとっての電流源として機能する。他の実施形態では、抵抗器335は、電流源として働く、デプレッションモードトランジスタによって置き換えることができる。
【００２０】
トランジスタ345のゲート端子がCTL315を受け取り、トランジスタ345のソース端子がグランド310に接続される。トランジスタ345のドレイン端子は、ノード350において、トランジスタ355のソース端子および出力ステージ380中のトランジスタ390のゲート端子に接続される。トランジスタ355のドレイン端子は第2の供給電圧源305Bに接続される。トランジスタ355は、能動型プルアップFETであり、トランジスタ390よりも小さい。トランジスタ355はより小さいため、抵抗器335を通してより迅速にオンになり、定電流負荷または抵抗性負荷を有するプリドライバよりも、少ない全電流を消費する。さらに、抵抗器335は、CTL315が論理ハイであることに応じて能動型プリドライバ回路320を通る静電流を減らすために、より大きくすることができる。
【００２１】
CTL315が論理ハイであることに応じて、トランジスタ325、345および385が閉スイッチとして働き、それぞれ、ノード330、350および395をグランド310に接続する。出力ノード395上の電圧が迅速にグランドへと低下する。ノード350上の電圧が迅速にグランドへと同様に低下し、トランジスタ390をオフにして、供給電圧源305Aを出力ノード395から切断する。ノード330上の電圧が迅速にグランドへと同様に低下し、トランジスタ355をオフにする。電流は、抵抗器335だけを通して流れる。抵抗器335は、CTL315が論理ハイであることに応じて電流の流れを減少させ、ゲートドライバ300の電力消費を減少させるように選択された抵抗値を有する。
【００２２】
CTL315が論理ローであることに応じて、トランジスタ325、345および385が開スイッチとして働き、それぞれ、ノード330、350および395をグランドノード310から切断する。ノード330上の電圧は、トランジスタ355の閾値電圧VThより上に増加して、トランジスタ355をオンにする。トランジスタ355は、ソースフォロワとして働いて、ノード330上の電圧が供給電圧VddHにほぼ等しくなるまでノード350上の電圧を増加させ、トランジスタ355にわたる閾値電圧降下に起因して、ノード350上の電圧がほぼVddH-VThに等しくなる。ノード350上の電圧が増加してトランジスタ390をオンにし、このことによって、供給電圧源305Aが出力ノード395に接続される。Vdd+2VThより大きいVddHでは、ノード350上の電圧がVdd+VThより大きく、このことによって、トランジスタ390のソース端子上の電圧がほぼVddへと増加するときに、トランジスタ390をオンにし続ける。ゲートドライバ300が2つの供給電圧を使用し、複数の供給電圧に関連する面積および複雑さの増大があることにもかかわらず、出力ノード395上の電圧はVddに達する。
【００２３】
図4は、本発明の第1の実施形態の変形形態による、能動型プリドライバを有するゲートドライバを図示する。ゲートドライバ400は図3に示されたゲートドライバ300と同様であるが、能動型プリドライバ回路420は、抵抗器335の代わりにデプレッションモードトランジスタ435、および抵抗器460を含む。能動型プリドライバ回路420では、トランジスタ425のドレイン端子は、抵抗器460に接続され、抵抗器460は、ノード430において、トランジスタ455のゲート端子およびデプレッションモードトランジスタ435のゲート端子およびソース端子にさらに接続される。デプレッションモードトランジスタ435のドレイン端子は、第2の供給電圧源405Bに接続される。デプレッションモードトランジスタ435は、電流源のように働く。
【００２４】
CTL415が論理ハイであることに応じて、トランジスタ425、445および485が閉スイッチとして働き、それぞれ、抵抗器460ならびにノード450および495をグランド410に接続する。デプレッションモードトランジスタ435からの電流が、抵抗器460だけを通って流れ、ゲートドライバ400の電流消費を減らす。抵抗器460は、電流の流れを減らすが、CTL415が論理ハイであることに応じて抵抗器460にわたる電圧降下がVThより小さくなるのを確実にもするように選択された抵抗値を有し、トランジスタ455をオフに保つ。
【００２５】
図5は、本発明の第2の実施形態による、閉ループ帰還を有する能動型プリドライバを有するゲートドライバを図示する。ゲートドライバ回路500の能動型プリドライバは、図3に示された能動型プリドライバ320と同様であるが、ノード530および550に接続された帰還回路570を含む。帰還回路570は、ノード550についての所望の電圧を中心とする予め規定された範囲の電圧内に、ノード550上の電圧を保つように構成される。ノード550上の電圧が予め規定された範囲を超えるのに応じて、帰還回路570は、帰還電流IF575を生成して、抵抗器535にわたって電圧降下を引き起こし、トランジスタ555のゲート電圧を低下させる。結果として、トランジスタ555のソース端子上の電圧、すなわち、ノード550および出力ノード595における電圧が、予め規定された範囲内となるように低下する。帰還回路570は、出力ノード595上により低い所望の電圧を維持して第2の供給電圧源として働くことによって、ゲートドライバ500が単一のより高い供給電圧において動作することを可能にする。たとえば、VddHが12ボルト(V)であり、帰還回路570は、5Vに等しい、より低い所望の電圧Vddを維持する。
【００２６】
ゲートドライバ500は、容量性負荷のためのドライバとして直接使用することができる。いくつかの実施形態では、トランジスタ525のドレイン端子とノード530との間にさらなる抵抗器が接続されて、能動型プリドライバを通る静電流および能動型プリドライバの全電力消費を低下させる。さらなる抵抗器の抵抗値は、CTL515が論理ハイであることに応じたさらなる抵抗器にわたる電圧降下がVThより小さくなるように選択され、トランジスタ555をオフに保つ。いくつかの実施形態では、能動型プリドライバは、抵抗器535の代わりに、電流源のように働く、デプレッションモードトランジスタを含む。デプレッションモードトランジスタのドレイン端子は、供給電圧源505に接続され、デプレッションモードトランジスタのゲート端子およびソース端子は一緒にノード530において接続される。
【００２７】
図6A〜図6Bは、本発明の第2の実施形態による、能動型プリドライバのための2つの閉ループ帰還回路を図示する。図6Aでは、帰還回路600は、トランジスタ605、610、615、および620から形成されるカスコード電流ミラーを備える。トランジスタ610のドレイン端子とゲート端子、およびトランジスタ605のゲート端子がノード550において一緒に接続される。トランジスタ610のソース端子は、トランジスタ620のゲート端子およびドレイン端子、ならびにトランジスタ615のゲート端子に接続される。トランジスタ615および620のソース端子はグランド510に接続される。トランジスタ615のドレイン端子は、トランジスタ605のソース端子に接続される。トランジスタ605のドレイン端子はノード530に接続される。
【００２８】
帰還回路600がノード550上に維持する電圧は、トランジスタ555、605、610、615、および620のサイズならびに抵抗器535の抵抗値に基づく。1つのカスコードFET610を含む、図6Aに示されたような帰還回路600では、所望の電圧は、トランジスタ610および620の閾値電圧VThおよびオーバドライブ電圧VOVに等しい。一緒に接続されたN個のカスコードFETでは、所望の電圧は、(N+1)(VTh+VOV)に等しい。ノード550上の電圧についての整定時間は、帰還回路600の応答時間によって決定される。より短い整定時間は、所望の電圧より上のオーバシュート電圧がより小さく、カスコード電流ミラーがより速くなることに対応する。
【００２９】
図6Bでは、帰還回路650は、トランジスタ655、660、およびダイオード構成のトランジスタ665から形成される単純な電流ミラーを備える。トランジスタ660のドレイン端子とゲート端子、およびトランジスタ655のゲート端子がノード550において一緒に接続される。トランジスタ660のソース端子とトランジスタ655のソース端子はトランジスタ665のドレイン端子およびゲート端子に一緒に接続される。トランジスタ665のソース端子はグランド510に接続され、トランジスタ665はダイオードとして構成される。トランジスタ655のドレイン端子はノード530に接続される。帰還回路650がノード550上で維持する電圧は、トランジスタ655および660の単純な電流ミラーの下にダイオードとして構成されるさらなるトランジスタを追加することによって調節される。
【００３０】
ダイオードとして構成される1つのトランジスタ665を含む、図6Bに示されたような帰還回路650では、図6Aに示された帰還回路600と同様に、所望の電圧は、トランジスタ660および665の閾値電圧VThおよびオーバドライブ電圧VOVに等しい。トランジスタ655および660に接続されたN個のダイオードまたはダイオードとして構成されるトランジスタにとって、所望の電圧は、(N+1)(VTh+VOV)に等しい。しかし帰還回路600とは異なり、2つの電流、すなわち、トランジスタ655を通る電流およびトランジスタ660を通る電流が、トランジスタ665をその閾値電圧より上に充電する。2つの電流は、帰還回路600中のトランジスタ610を通る単一の電流がトランジスタ620をオンにできるよりも迅速に、トランジスタ665をオンにする。したがって、帰還回路650は、帰還回路600よりも短い整定時間、およびノード550上でのより小さいオーバシュート電圧を有する。
【００３１】
図7は、本発明の第3の実施形態による、閉ループ帰還および出力ステージを有する能動型プリドライバを有するゲートドライバ回路700を図示する。ゲートドライバ700は、能動型プリドライバ回路720、ならびに図1Aに示された出力ステージ180およびトランジスタ185および190と同様の、トランジスタ785および790を備える出力ステージ780を含む。出力ステージ780は、より大きい供給電圧VddHを提供する供給電圧源705に接続される。能動型プリドライバ回路720は、トランジスタ725、745、および755、抵抗器735および760、ならびに図6Bに示された帰還回路650を含む。トランジスタ745および755は、ゲートドライバ700のための出力ステージ780と同様の、能動型プリドライバ回路720のための出力ステージ740を備える。
【００３２】
能動型プリドライバ回路720では、抵抗器760は、CTL715が論理ハイであることに応じた抵抗器760にわたる電圧降下がVThより小さくなるような抵抗値を有するように選択され、トランジスタ755をオフに保つ。いくつかの実施形態では、抵抗器760が省略され、より大きい静電流が経験される。いくつかの実施形態では、電流源のように働くデプレッションモードトランジスタが抵抗器735の代わりに代用される。デプレッションモードトランジスタのドレイン端子は、供給電圧源705に接続され、デプレッションモードトランジスタのゲート端子およびソース端子は一緒にノード730において接続される。
【００３３】
帰還回路650は、トランジスタ655、660、および665を含み、図6Bを参照して本明細書で議論される。図3に示されたゲートドライバ300とは対照的に、ゲートドライバ700は、単一の供給電圧源705および単一の供給電圧VddHから動作し、複数の供給電圧に関連する面積および複雑さの増大を回避する。図3に示された供給電圧源305Aによって供給される電圧などといった、Vddにおける出力ノード795上の最大電圧を設定するために、帰還回路650は、Vdd+VThにほぼ等しいノード750上の所望の電圧を維持するように構成される。
【００３４】
ゲートドライバ700は、帰還回路650を出力ノード795から分離するための出力ステージ780を含む。帰還回路650が出力ノード795に直接接続される場合、トランジスタ660は、出力ノード795へとトランジスタ790を通るより大きい電流に耐えるためにサイズが大きくなることになり、このことによって、帰還回路650を通る静電流がやはり増加し、ゲートドライバ700の電流消費が増加することになる。トランジスタ755はソースフォロワとして働いて、トランジスタ660が耐えることができなければならない電流を減少させ、そのサイズおよび帰還回路650を通る静電流をやはり減少させる。出力ノード795に接続された容量性負荷では、出力ノード795上の電圧がVddであることに応じて、トランジスタ790がオフになって開スイッチとして働き、出力ノード795を供給電圧源705から切断し、出力ノード795上の電圧をVddH中のノイズから分離する。
【００３５】
上の記載および図面は、単に、本明細書に記載される特徴および利点を実現する、特定の実施形態を例示すると考えるべきである。特定のプロセス条件に対する変更および代替を行うことができる。したがって、本発明の実施形態は、上記の記載および図面によって限定されると考えられない。
【符号の説明】
【００３６】
100  ブートストラップゲートドライバ、ゲートドライバ
105  供給電圧源
110  グランド、グランドノード
115  制御信号CTL、CTL
120  コンデンサ
125  ノード
130  トランジスタ
135  トランジスタ
140  ノード
145  抵抗器
150  ブートストラップゲートドライバ
180  出力ステージ
185  トランジスタ
190  トランジスタ
195  出力ノード
200  能動型プリドライバ、ドライバ回路
205A  供給電圧源
205B  第2の供給電圧源
210  グランド、グランドノード
215  制御信号CTL、CTL
220  能動型プリドライバ
225  トランジスタ
230  ノード
235  デプレッションモードトランジスタ
280  出力ステージ
285  トランジスタ
290  トランジスタ
295  出力ノード
300  ゲートドライバ
305A  第1の供給電圧源、供給電圧源
305B  第2の供給電圧源、供給電圧源
310  グランド、グランドノード
315  CTL
320  能動型プリドライバ回路
325  トランジスタ
330  ノード
335  抵抗器
340  出力ステージ
345  トランジスタ
350  ノード
355  トランジスタ
380  出力ステージ
385  トランジスタ
390  トランジスタ
395  出力ノード、ノード
400  ゲートドライバ
405B  第2の供給電圧源
410  グランド
415  CTL
420  能動型プリドライバ回路
425  トランジスタ
430  ノード
435  デプレッションモードトランジスタ
445  トランジスタ
450  ノード
455  トランジスタ
460  抵抗器
485  トランジスタ
495  ノード
500  ゲートドライバ回路
505  供給電圧源
510  グランド
515  CTL
525  トランジスタ
530  ノード
535  抵抗器
550  ノード
555  トランジスタ
570  帰還回路
575  帰還電流IF
595  出力ノード
600  帰還回路
605  トランジスタ
610  トランジスタ、カスコードFET
615  トランジスタ
620  トランジスタ
650  帰還回路
655  トランジスタ
660  トランジスタ
665  トランジスタ
700  ゲートドライバ回路、ゲートドライバ
705  供給電圧源
715  CTL
720  能動型プリドライバ回路
725  トランジスタ
730  ノード
735  抵抗器
740  出力ステージ
745  トランジスタ
750  ノード
755  トランジスタ
760  抵抗器
780  出力ステージ
785  トランジスタ
790  トランジスタ
795  出力ノード
【図１Ａ】
2021535702.tif 000003
【図１Ｂ】
2021535702.tif 000004
【図２Ａ】
2021535702.tif 000005
【図２Ｂ】
2021535702.tif 000006
【図３】
2021535702.tif 000007
【図４】
2021535702.tif 000008
【図５】
2021535702.tif 000009
【図６Ａ】
2021535702.tif 000010
【図６Ｂ】
2021535702.tif 000011
【図７】
2021535702.tif 000012
【国際調査報告】
2021535702.tif 000013