(57)【要約】サーキュレータが：第１の側（１Ｓ）、及び第３ポートに接続された第２の側（２Ｓ）を有するジャイレータと；ジャイレータの１Ｓに接続された１Ｓ及び第１ポートに接続された２Ｓを有する第１伝送線セクション（ＴＬＳ）と；第１ポートに接続された１Ｓを有し第２ポートに接続された２Ｓを有する第２ＴＬＳと；第２ポートに接続された１Ｓを有し第３ポートに接続された２Ｓを有する第３ＴＬＳと；第１ポートと第３ポートとの間に接続され、第１ポートの第１電圧と位相が９０度ずれた電流を導入する第１相殺パス（ＣＰ）と；第２ポートと第３ポートとの間に接続され、第１ＣＰによって導入される電流に直交する電流を導入する第２ＣＰとを具えている。
2021527358.tif 000002
【特許請求の範囲】
【請求項１】
第１の側を有し、第３ポートに接続された第２の側を有するジャイレータと、
前記ジャイレータの前記第１の側に接続された第１の側、及び第１ポートに接続された第２の側を有する第１伝送線セクションと、
前記第１ポートに接続された第１の側を有し、第２ポートに接続された第２の側を有する第２伝送線セクションと、
前記第２ポートに接続された第１の側を有し、前記第３ポートに接続された第２の側を有する第３伝送線セクションと、
前記第１ポートと前記第３ポートとの間に接続され、前記第１ポートの第１電圧と位相が９０度ずれた電流を導入する第１相殺パスと、
前記第２ポートと前記第３ポートとの間に接続され、前記第１相殺パスによって導入される電流に直交する電流を導入する第２相殺パスと
を具えているサーキュレータ。
【請求項２】
前記第１ポートに接続された第１可変静電容量をさらに具えている、請求項１に記載のサーキュレータ。
【請求項３】
前記第１可変静電容量が、第１数の積層スイッチと直列の第１コンデンサを含む、請求項２に記載のサーキュレータ。
【請求項４】
前記第１数の積層スイッチの各々のゲートが、当該積層スイッチがオン状態である際に２．５Vに結合され、前記第１数の積層スイッチの各々のゲートが、当該積層スイッチがオフ状態である際に０Vに接続される、請求項３に記載のサーキュレータ。
【請求項５】
前記第１数の積層スイッチの各々のドレインが、当該積層スイッチがオン状態である際に０Vに結合され、前記第１数の積層スイッチの各々のドレインが、当該積層スイッチがオフ状態である際に２．５Vに接続される、請求項４に記載のサーキュレータ。
【請求項６】
前記第２ポートに接続された第２可変静電容量をさらに具えている、請求項２に記載のサーキュレータ。
【請求項７】
前記第２可変静電容量が、第２数の積層スイッチと直列の第２コンデンサを含む、請求項６に記載のサーキュレータ。
【請求項８】
前記第２数の積層スイッチの各々のゲートが、当該積層スイッチがオン状態である際に２．５Vに結合され、前記第２数の積層スイッチの各々のゲートが、当該積層スイッチがオフ状態である際に０Vに接続される、請求項７に記載のサーキュレータ。
【請求項９】
前記第２数の積層スイッチの各々のドレインが、当該積層スイッチがオン状態である際に０Vに結合され、前記第２数の積層スイッチの各々のドレインが、当該積層スイッチがオフ状態である際に２．５Vに接続される、請求項８に記載のサーキュレータ。
【請求項１０】
前記第１相殺パスが、第３数の積層スイッチ及び第４数の積層スイッチの各々と直列の第３コンデンサを含む、請求項１に記載のサーキュレータ。
【請求項１１】
前記第３数の積層スイッチの各々のゲートが、当該積層スイッチがオン状態である際に２．５Vに結合され、前記第２数の積層スイッチの各々のゲートが、当該積層スイッチがオフ状態である際に０Vに接続される、請求項１０に記載のサーキュレータ。
【請求項１２】
前記第４数の積層スイッチの各々のゲートが、当該積層スイッチがオン状態である際に２．５Vに結合され、前記第２数の積層スイッチの各々のゲートが、当該積層スイッチがオフ状態である際に０Vに接続され、前記第４数の積層スイッチがオン状態である際に前記第３数の積層スイッチがオフ状態であり、前記第４数のスイッチがオフ状態である際に前記第３数の積層スイッチがオン状態である、請求項１１に記載のサーキュレータ。
【請求項１３】
前記第３数の積層スイッチの各々のドレインが、当該積層スイッチがオン状態である際に０Vに結合され、前記第３数の積層スイッチのうちの第１スイッチのドレインが、該第１スイッチがオフ状態である際に２．５Vに結合され、前記第３数の積層スイッチのうちの第２スイッチのドレインが、該第２スイッチがオフ状態である際に１．６６Vに結合され、前記第３数の積層スイッチのうちの第３スイッチのドレインが、該第３スイッチがオフ状態である際に０．８３Vに結合され、前記第３数の積層スイッチのうちの第４スイッチのドレインが、該第４スイッチがオフ状態である際に０Vに結合される、請求項１１に記載のサーキュレータ。
【請求項１４】
前記ジャイレータが、スパイラル・インダクタを具えた伝送線セクションを含み、該スパイラル・インダクタは２０〜４０μm幅の金属層を有し、該金属層は該スパイラル・インダクタの部分毎に替わる、請求項１に記載のサーキュレータ。
【請求項１５】
前記ジャイレータが、０．７Vのゲートバイアスを有する複数のスイッチを含む、請求項１に記載のサーキュレータ。
【請求項１６】
前記第３ポートに接続された複数の静電放電ダイオードをさらに含む、請求項１に記載のサーキュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願のクロスリファレンス
本願は、米国特許仮出願第６２／６８３５４１号、２０１８年６月１１日出願により優先権を主張し、この米国特許仮出願はその全文を参照することによって本明細書に含める。
【０００２】
政府援助による研究に関する声明
本発明は、米国防総省（ＤＯＤ：Department of Defense）及び米国防総省国防高等研究事業局（ＤＡＲＰＡ：Defense Advanced Research Projects Agency）によって付与された認可番号HR0011-17-2-0007の下で政府支援によりなされたものである。米国政府は本発明における特定の権利を有する。
【背景技術】
【０００３】
背景
全二重通信では、トランシーバの送信機及び受信機が同じ周波数帯域上で同時に動作し、半二重通信に比べてネットワーク容量を倍増させるその潜在能力により、新興の５Ｇ（fifth generation：第５世代）通信ネットワークにとって大きな関心を引き出している。それに加えて、同時送受信機能を、次世代フェーズドアレイ・レーダー、特に将来のコネクテッドカー（インターネット常時接続自動車）または自動運転車（無人自動車）にとっての実現技術となり得る量産向けの自動車レーダーに含めるために進行中のいくつかの尽力が存在する。しかし、実現の見通しの観点からのより大きな挑戦はアンテナ・インタフェースである。
【０００４】
全二重トランシーバ用のアンテナ・インタフェースを実現することができる１つの方法は、非可逆サーキュレータを用いることである。電子回路における可逆性は、対称かつ時間非依存性の誘電率テンソル及び透磁率テンソルによって記述される線形系及び線形材料の基本的性質である。非可逆性は信号を一方向のみに進行させる。例えば、サーキュレータにおける非可逆性は、サーキュレータ全体を通して信号を一方向のみに進行させる。こうした方向性の信号の流れは全二重無線通信を可能にする、というのは、送信機からの信号はアンテナのみに指向され（受信機には指向されず）、アンテナで受信した信号は受信機のみに指向される（送信機には指向されない）からである。さらに、受信機は送信機からの信号から絶縁され、高電力の送信信号による受信機の感度抑圧（低感度化）及びあり得る絶縁破壊を防止する。
【０００５】
従来、非可逆サーキュレータはフェライト材料を用いて実現されてきた。フェライト材料は外部磁界の印加の下でその可逆性を失う材料である。しかし、フェライト材料はＣＭＯＳ ＩＣ（complementary metal oxide semiconductor integrated circuit：相補型金属酸化物半導体集積回路）技術に集積することができない。さらに、外部磁界の必要性はフェライト系サーキュレータを大型で高価にする。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従って、回路における非可逆性を実現するための新たなメカニズムが望まれる。
【課題を解決するための手段】
【０００７】
概要
複数の相殺パス（経路）を含むサーキュレータ用の回路及び方法を提供する。一部の好適例ではサーキュレータが提供され、このサーキュレータは：第１の側を有し、第３ポートに接続された第２の側を有するジャイレータと；ジャイレータの第１の側に接続された第１の側、及び第１ポートに接続された第２の側を有する第１伝送線セクション（部分）と；第１ポートに接続された第１の側を有し、第２ポートに接続された第２の側を有する第２伝送線セクションと；第２ポートに接続された第１の側を有し、第３ポートに接続された第２の側を有する第３伝送線セクションと；第１ポートと第３ポートとの間に接続され、第１ポートの第１電圧と位相が９０度ずれた電流を導入する第１相殺（キャンセレーション）パスと；第２ポートと第３ポートとの間に接続され、第１相殺パスによって導入される電流に直交する電流を導入する第２相殺パスとを具えている。
【図面の簡単な説明】
【０００８】
【図１】図１Ａ、１Ｂ、１Ｃ、及び１Ｄは、一部の実施形態による非可逆的位相シフトを実現することができる方法の例示である。
【図２】一部の実施形態において非可逆的振幅（アイソレータ）を実現することができる方法の例示である。
【図３】一部の実施形態によるサーキュレータ・アーキテクチャの例を示す図である。
【図４】図４Ａ、４Ｂ、及び４Ｃは、一部の実施形態によるスイッチ群の動作の例を示す図である。
【図５】一部の実施形態によるサーキュレータの概略図の例である。
【図６】一部の実施形態による、１段ラティスフィルタを含むサーキュレータの概略図の例である。
【図７】一部の実施形態による非可逆回路素子の概略図の例である。
【図８】図８Ａ、８Ｂ、及び８Ｃは、一部の実施形態による、左から右へ伝搬する信号による図７の素子の動作を示す図である。
【図９】図９Ａ、９Ｂ、及び９Ｃは、一部の実施形態による、右から左へ伝搬する信号による図７の素子の動作を示す図である。
【図１０】一部の実施形態による、変調クロック周波数に合わせて正規化した周波数に対する順方向及び逆方向の挿入位相の例示である。
【図１１】一部の実施形態による、５０％でないデューティサイクルの局部発振器で動作する際の、非可逆回路素子の動作に対する悪影響の例示である。
【図１２】図１２Ａは、一部の実施形態による非可逆サーキュレータのブロック図の例である。図１２Ｂは、一部の実施形態による３ポート非可逆サーキュレータのブロック図の例である。
【図１３】一部の実施形態による局部発振器パスのブロック図及び回路図の例である。
【図１４】一部の実施形態による、相殺パス及び静電放電ダイオードを含むサーキュレータ用のアーキテクチャの例を示す図である。
【図１５】一部の実施形態による直接接続及び交差接続を示すブロック図の例である。
【図１６】一部の実施形態による、アンテナポートのインピーダンス不整合によって生じる反射を示すサーキュレータのブロック図の例である。
【図１７】一部の実施形態によるサーキュレータの詳細図の例である。
【図１８】一部の実施形態による、サーキュレータ内のコンデンサ値を設定するプロセスの例を示す図である。
【図１９】一部の実施形態によるジャイレータ内の伝送線セクションを実現するために用いるＣＬＣセクションの例を示す図である。
【図２０】一部の実施形態による、積層スイッチ、駆動信号値、及び静電容量についての概略図及び表を示す図の例である。
【発明を実施するための形態】
【０００９】
詳細な説明
図１Ａ、１Ｂ、１Ｃ、及び１Ｄは、一部の実施形態において非可逆の位相シフトを実現することができる方法の例を示す。
【００１０】
図１Ａを参照すれば、信号cos(ωinｔ)をノードＡに注入することができる。このことを図１Ｂのグラフ１０１に表す。図１Ａに示すように、次に、スイッチ群を次の信号によって切り換えることができる：cos(ωmｔ)；cos(ωmｔ＋Φ)；sin(ωmｔ)；及びsin(ωmｔ＋Φ)、ここにΦは９０°である。図１Ａ及び１Ｂ中に示すΦ1及びΦ2はΦに関係し、次式による：２Φ＝１８０＝Φ1−Φ2（あるいは等価的に、２×Ｔd×ωm／π＝１、ここにＴdは伝送線の遅延）。ノードＡに最寄りのスイッチ群における切り換えの結果として入力信号が転流され、ωin−ωm及びωin＋ωmにおける各伝送線上の転流後に２つの混合積が出現する。次に、これらの信号は上側及び下側の伝送線を通って流れる（これらの伝送線は、ωin−ωm及びωin＋ωmにおいて、それぞれ−Φ1及び−Φ2の位相シフトを与える）。上側の伝送線を通って流れる混合トーン信号は、ωin−ωm及びωin＋ωmにおいて、それぞれ−Φ1及び−Φ2の合計位相シフトを有してノードＢ1Fに出現する。下側の伝送線を通って流れる混合トーン信号は、ωin−ωm及びωin＋ωmにおいて、それぞれ−Φ1＋９０°及び−Φ2−９０°の合計位相シフトを有してノードＢ2Fに出現する。このことを図１Ｂのグラフ１０２に示す。次に、これらの位相シフトされた信号は、ノードＣに最寄りのスイッチ群によってωmにおいて再度転流され、但しΦの位相シフトを伴う。グラフ１０２中の４つの信号の各々について、ノードＣにおける転流後に２つの混合積が出現する（合計８つの信号になる）。図１Ｂのグラフ１０３に示すように、これらの混合積は、ωin−２ωm、ωm、及びωin＋２ωmにおいて、次の表中に示す位相シフトを有して出現する。
【００１１】
【表１】
2021527358.tif 000003
【００１２】
表に見られるように、ωin−２ωmの信号とωin＋２ωmの信号とは位相が１８０°ずれ、従って互いに相殺し合う。また、ωinの信号は全部が同相であり、従って相加されてΦ−Φ1または９０°−Φ1の位相シフトを有する単一の信号になる。このことを図１Ｂのグラフ１０４に示す。
【００１３】
図１Ｃを参照すれば、信号cos(ωinｔ)をノードＣに注入することができることがわかる。このことを図１Ｄのグラフ１１１中に表す。図１Ｃに示すように、スイッチ群を次の信号によって切り換える：cos(ωmｔ)；cos(ωmｔ＋Φ)；sin(ωmｔ)；及びsin(ωmｔ＋Φ)、ここにΦは９０°である。図１Ｃ及び１Ｄに示すΦ1及びΦ2はΦに関係し、次式による：２Φ＝１８０＝Φ1−Φ2（あるいは等価的に、２×Ｔd×ωm／π＝１、ここにＴdは伝送線の遅延）。ノードＣに最寄りのスイッチ群における切り換えの結果として、入力信号が転流されて、（−Φの位相シフトを伴う）ωin−ωm及び（Φの位相シフトを伴う）ωin＋ωmにおける各伝送線上の転流後に２つの混合積が出現する。次に、これらの信号は上側及び下側の伝送線を通って流れる（これらの伝送線は、ωin−ωm及びωin＋ωmにおいて、それぞれ−Φ1及び−Φ2の位相シフトを与える）。上側の伝送線を通って流れる混合トーン信号は、ωin−ωm及びωin＋ωmにおいて、それぞれ−Φ−Φ1及びΦ−Φ2の合計位相シフトを有してノードＢ1Rに出現する。下側の伝送線を通って流れる混合トーン信号は、ωin−ωm及びωin＋ωmにおいて、それぞれ９０°−Φ−Φ1及び−９０°＋Φ−Φ2の合計位相シフトを有してノードＢ2Rに出現する。このことを図１Ｄのグラフ１１２に示す。次に、これらの位相シフトされた信号は、ノードＡに最寄りのスイッチ群によってωmにおいて再度転流される。グラフ１１２中の４つの信号の各々について、ノードＡにおける転流後に２つの混合積が出現する（合計８つの信号になる）。図１Ｄのグラフ１１３に示すように、これらの混合積は、ωin−２ωm、ωm、及びωin＋２ωmにおいて、次の表中に示す位相シフトを有して出現する：
【００１４】
【表２】
2021527358.tif 000004
【００１５】
表に見られるように、ωin−２ωmの信号とωin＋２ωmの信号とは位相が１８０°ずれ、従って互いに相殺し合う。また、ωinの信号は全部が同相であり、従って相加されてΦ−Φ1または９０°−Φ1の位相シフトを有する単一の信号になる。このことを図１Ｄのグラフ１１４に示す。
【００１６】
図１Ｃ及び１Ｄのそれぞれグラフ１０４及び１１４に見られるように、ωinの信号は、順方向と逆方向とで異なる位相シフト（それぞれΦ−Φ1及び−Φ−Φ1）を受け、位相の非可逆性を実証している。
【００１７】
図１Ａ、１Ｂ、１Ｃ、及び１Ｄに示す構成の散乱パラメータ行列は、次式の[Ｓ]によって表すことができる：
【数１】
2021527358.tif 000005
ここにｊは−１の平方根である。右上隅の項中の−Φ及び左下隅の項中の＋Φは、位相が非可逆的であることを示す。
【００１８】
図２Ａ、２Ｂ、２Ｃ、及び２Ｄに、一部の実施形態において非可逆的振幅（アイソレータ：信号絶縁器）を実現することができる方法の例を示す。
【００１９】
図２Ａを参照すれば、信号cos(ωinｔ)がノードＡに注入されることがわかる。このことを図２Ｂのグラフ２０１に表す。図２Ａに示すように、スイッチ群は次の信号によって切り換えられる：cos(ωmｔ)；cos(ωmｔ＋Φ)；sin(ωmｔ)；及びsin(ωmｔ＋Φ)、ここにΦは４５°である。図２Ａ及び２Ｂに示すΦ1及びΦ2はΦに関係し、次式による：２Φ＝９０°＝Φ1−Φ2（あるいは等価的に、４×Ｔd×ωm／π＝１、ここにＴdは伝送線の遅延）。ノードＡに最寄りのスイッチ群における切り換えの結果として、入力信号が転流され、ωin−ωm及びωin＋ωmにおける各伝送線上の転流後に２つの混合積が出現する。次に、これらの信号は上側及び下側の伝送線を通って流れる（これらの伝送線は、ωin−ωm及びωin＋ωmにおいて、それぞれ−Φ1及び−Φ2の位相シフトを与える）。上側の伝送線を通って流れる混合トーン信号は、ωin−ωm及びωin＋ωmにおいて、それぞれ−Φ1及び−Φ2の合計位相シフトを有してノードＢ1Fに出現する。下側の伝送線を通って流れる混合トーン信号は、ωin−ωm及びωin＋ωmにおいて、それぞれ−Φ1＋９０°及び−Φ2−９０°の位相シフトを有してノードＢ2Fに出現する。このことを図２Ｂのグラフ２０２に示す。次に、これらの位相シフトされた信号は、ノードＣに最寄りのスイッチ群によってωmにおいて再度転流され、但しΦの位相シフトを伴う。グラフ２０２中の４つの信号の各々について、ノードＣにおける転流後に２つの混合積が出現する（合計８つの信号になる）。図２Ｂのグラフ２０３中に示すように、これらの混合積は、ωin−２ωm、ωm、及びωin＋２ωmにおいて、次の表中に示す位相シフトを有して出現する：
【００２０】
【表３】
2021527358.tif 000006
【００２１】
表に見られるように、ωin−２ωmの信号とωin＋２ωmの信号とは位相が１８０°ずれ、従って互いに相殺し合う。また、ωinの信号は全部が同相であり、従って相加されてΦ−Φ1または４５°−Φ1の位相シフトを有する単一の信号になる。このことを図２Ｂのグラフ２０４に示す。
【００２２】
図２Ｃを参照すれば、信号cos(ωinｔ)がノードＣに注入されることがわかる。このことを図２Ｄのグラフ２１１に表す。図２Ｃに示すように、スイッチ群は次の信号によって切り換えられる：cos(ωmｔ)；cos(ωmｔ＋Φ)；sin(ωmｔ)；及びsin(ωmｔ＋Φ)、ここにΦは４５°である。図２Ｃ及び２Ｄに示すΦ1及びΦ2はΦに関係し、次式による：２Φ＝９０＝Φ1−Φ2（あるいは等価的に、４×Ｔd×ωm／π＝１、ここにＴdは伝送線の遅延である）。ノードＣに最寄りのスイッチ群における切り換えの結果として、入力信号が転流され、（−Φの位相シフトを伴う）ωin−ωm及び（Φの位相シフトを伴う）ωin＋ωmにおける各伝送線上の転流後に２つの混合積が出現する。次に、これらの信号は上側及び下側の伝送線を通って流れる（これらの伝送線は、ωin−ωm及びωin＋ωmにおいて、それぞれ−Φ1及び−Φ2の位相シフトを与える）。上側の伝送線を通って流れる混合トーン信号は、ωin−ωm及びωin＋ωmにおいて、それぞれ−Φ−Φ1及びΦ−Φ2の合計位相シフトを有してノードＢ1Rに出現する。一方、下側の伝送線を通って流れる混合信号は、ωin−ωm及びωin＋ωmにおいて、それぞれ９０°−Φ−Φ1及び−９０°＋Φ−Φ2の位相シフトを有してノードＢ2Rに出現する。このことを図２Ｄのグラフ２１２に示す。次に、位相シフトされた信号は、ノードＡに最寄りのスイッチ群によってωmにおいて再度転流される。グラフ２１２中の４つの信号の各々について、ノードＡにおける転流後に２つの混合積が出現する（合計８つの信号になる）。図２Ｄのグラフ２１３中に示すように、これらの混合積は、ωin−２ωm、ωm、及びωin＋２ωmにおいて、次の表中に示す位相シフトを有して出現する：
【００２３】
【表４】
2021527358.tif 000007
【００２４】
表に見られるように、ωin−２ωm、ωin、及びωin＋２ωmの信号は位相が１８０°ずれ、従って互いに相殺し合う。このことを図２Ｄのグラフ２１４に示す。
【００２５】
図２Ｃ及び２Ｄのそれぞれグラフ２０４及び２１４に見られるように、ωinの信号は、順方向のみに通過することができるのに対し、逆方向では完全に減衰して、振幅の非可逆性を示している。
【００２６】
図２Ａ、２Ｂ、２Ｃ、及び２Ｄは絶縁器の構成を記述し、この構成では信号が一方向に進むことができるが逆方向に進むことはできない。絶縁器はサーキュレータの１つのアームのようである。絶縁器は有用である、というのは、絶縁器は電力増幅器（パワーアンプ）とアンテナとの間に配置することができ、アンテナにおける後方反射から電力増幅器を保護するからである。
【００２７】
図１Ａ、１Ｂ、２Ａ、及び２Ｂの構造の他の用法は、こうした構造の２Ｄラティス（two-dimensional lattice：二次元格子）であり、こうした２Ｄラティスは、異なるスイッチの位相シフトに基づくプログラム可能な信号伝搬を有することができる。
【００２８】
図１Ａ、１Ｂ、２Ａ、及び２Ｂでは、簡単のためωin−ωm及びωin＋ωmにおける混合積を示しているが、現実には、方形波の転流が、ωmのすべての奇数倍に等しいオフセットにおいて混合積を生成し得る。
【００２９】
図３を参照すれば、一部の実施形態によるサーキュレータ・アーキテクチャが示されている。図示するように、サーキュレータ３００は、アンテナポート３０１、送信機ポート３０２、受信機ポート３０４、非可逆的位相構成要素３０６、及び伝送線３１４、３１６、及び３１２を含む。非可逆的位相構成要素３０６内には、受動ミキサ３１４、３１６、３１８、及び３２０、及び伝送線３２２及び３２４が存在する。
【００３０】
図３に示すように、非可逆的位相構成要素３０６内の信号及び構成部品の値は、入力周波数（ωin）及び変調周波数（ωm）に依存し得る。ωinはサーキュレータの動作の周波数を表わす。ωmはミキサが変調される周波数を表わす。一部の実施形態では、あらゆる適切な周波数をωin及びωm用に用いることができる。例えば、一部の実施形態では、ＲＦ（radio frequency：無線周波数）／ミリメートル波／テラヘルツ周波数を用いることができる。一部の実施形態では、ωin及びωmの大きさを互いに対して定める必要があり得る。例えば、一部の実施形態では、ωin＋ωmにおける混合信号とωin−ωmにおける混合信号とを位相が１８０°ずれるようにするべきであり、あるいは等価的には次式を満足する必要があり得る：２ωmＴd＝１８０°、ここにＴdは群遅延である。一部の実施形態では、ωmをωinの３分の１にすることができる。より具体的には、例えば、一部の実施形態では、ωinを２８GHzにすることができ、ωmを９．３３GHzにすることができる。
【００３１】
図３中の伝送線の各々は、所定周波数に基づく「長さ」を有するように図示している。例えば、伝送線３０８、３１０、及び３１２はλ／４に等しい長さを有するように図示し、λはωinの周波数に対する波長である。他の例として、伝送線３２２及び３２４は、ωin＋ωmの信号とωin−ωmの信号とに１８０°の位相差を与えるように図示し、あるいは等価的にはＴd＝１／４(ωm／２π)の群遅延を与えるように図示している。
【００３２】
伝送線３０８、３１０、３１２、３２２、及び３２４は、あらゆる適切な方法で実現することができる。例えば、一部の実施形態では、伝送線のうちの１つ以上をＣ−Ｌ−Ｃ（コンデンサ−インダクタ−コンデンサ）のπ型集中定数セクションとして実現することができる。他の一部の実施形態では、これらの伝送線を真の分布定数の伝送線として実現することができる。
【００３３】
一部の実施形態では、受動ミキサを図３に示す信号によって駆動することができる。例えば、一部の実施形態では、ミキサ３１４を信号cos(ωmｔ)によって駆動することができ、ミキサ３１６を信号cos(ωmｔ＋Φ)によって駆動することができ、ミキサ３１８を信号sin(ωmｔ)によって駆動することができ、ミキサ３２０を信号sin(ωmｔ＋Φ)によって駆動することができ、ここにＴd＝１／４(ωm／２π)においてΦは９０°である。
【００３４】
一部の実施形態では、図３に示すミキサ３１４、３１６、３１８、及び３２０を、図４Ａに示すように、それぞれスイッチ群４１４、４１６、４１８、及び４２０で実現することができる。一部の実施形態では、図４Ｂに示すように、図４Ａ中のスイッチ群は各々が４つのスイッチ４０２、４０４、４０６、及び４０８を含むことができる。
【００３５】
これらのスイッチ群内のスイッチはあらゆる適切な方法で実現することができる。例えば、一部の実施形態では、これらのスイッチを、ＮＭＯＳ（n-channel metal oxide semiconductor：ｎ型金属酸化物半導体）トランジスタ、ＰＭＯＳ（p-channel metal oxide semiconductor：ｐ型金属酸化物半導体）トランジスタ、ＮＭＯＳトランジスタとＰＭＯＳトランジスタの両方、あるいは他のあらゆる適切なトランジスタまたは他のあらゆる適切なスイッチ技術を用いて実現することができる。
【００３６】
一部の実施形態では、図４Ａに示すように、スイッチ群４１４、４１６、４１８、及び４２０は、それぞれ局部発振器（ＬＯ：ローカル・オシレータ）信号ＬＯ１、ＬＯ２、ＬＯ１Ｑ、及びＬＯ２Ｑによって制御することができる。これらの信号の互いに対する例を示すタイミング図を図４Ｃに示す。この図では、ｆLOがωm／２πに等しい。局部発振器（例えば、ＬＯ１、ＬＯ２、ＬＯ１Ｑ、またはＬＯ２Ｑ）がハイ(HIGH)である際に、当該局部発振器に対応するスイッチ群内のスイッチ４０２及び４０８は閉状態になり、対応するスイッチ群内のスイッチ４０４及び４０６は開状態になる。局部発振器（例えば、ＬＯ１、ＬＯ２、ＬＯ１Ｑ、またはＬＯ２Ｑ）がロー(LOW)である際に、当該局部発振器に対応するスイッチ群内のスイッチ４０４及び４０６は開状態になり、対応するスイッチ群内のスイッチ４０４及び４０６は閉状態になる。
【００３７】
図５を参照すれば、一部の実施形態により実現することができるサーキュレータの概略図の例が示されている。このサーキュレータは、伝送線３０８が半分ずつに分かれて一方の部分が受信ノードに隣接して配置されている点を除いて、図３に示すものと概ね同じアーキテクチャである。
【００３８】
このサーキュレータの差動の性質は、ＬＯのフィードスルー（電流導入端子、貫通接続端子）を減らして電力処理を改善することができる。２×１６μm／４０nmのフローティングボディ（浮遊ボディ型）トランジスタを用いて、完全に平衡したＩ／Ｑ（in-phase/quadrature：同相／直交位相）クワッドを設計することができる。ＴＸ（transmitter：送信）ポートとＲＸ（receiver：受信）ポートとの間に対称な様式でジャイレータを配置することを用いて、スイッチの寄生成分を、いずれかの側のλ／８セクションの集中定数の静電容量内に吸収することを可能にすることができる。２０のインダクタＱ値を有する人工的な（準分布定数の）伝送線を上記ジャイレータ内に用いることができ、４段の集中定数のπ型Ｃ−Ｌ−Ｃセクションを８３．９GHzのブラッグ（Bragg）周波数で使用する。ＴＸポートとＡＮＴ（antenna：アンテナ）ポートとの間、及びＡＮＴポートとＲＸポートとの間の１／４伝送線を、差動の導体背面共平面（コプレーナ）導波路を用いて実現することができる。図示するように、ＴＸポート、ＡＮＴポート、及びＲＸポートにバランを含めてシングルエンドの測定を可能にすることができ、別個のテスト構造を含めてバランの応答をディエンベディング（de-embed：他の影響を除去して取り出す）することができる。
【００３９】
図６を参照すれば、図３のアーキテクチャの例が示され、但し伝送線３２２及び３２４（図３）の代わりに１段ラティスフィルタを用いている。あらゆる適切なフィルタを用いることができる。例えば、一部の実施形態では、圧電薄膜共振子（ＦＢＡＲ：film bulk acoustic resonator）フィルタ、表面弾性波（ＳＡＷ：surface acoustic wave）フィルタ、弾性波（ＢＡＷ：bulk acoustic wave）フィルタ、及び／または他のあらゆる適切なフィルタを用いることができる。ＳＡＷまたはＢＡＷフィルタを用いて大きな遅延を実現することによって、クロック周波数をさらに低減することができる。このことを利用して、高電圧技術及び高リニアリティ（線形性、直線性）のスイッチ設計技術の使用により、さらに高リニアリティのサーキュレータを設計することができる。
【００４０】
一部の実施形態では、本明細書中に説明する回路を、あらゆる適切な技術で実現することができる。例えば、一部の実施形態では、これらの回路を、シリコン、窒化ゲルマニウム（GaN）、リン化インジウム（InP）、ヒ化ガリウム（GaAs）、等のようなあらゆる半導体技術で実現することができる。より具体的には、例えば、一部の実施形態では、これらの回路をＩＢＭ社の４５nmＳＯＩ（silicon on insulator：シリコン・オン・インシュレータ）ＣＭＯＳプロセスで実現することができる。
【００４１】
図１では、上記非可逆的位相構成要素によって与えられる位相シフトΦ−Φ1を、クロック位相Φを変化させることによって調整することができる。ＴＸ−ＲＸ絶縁（ＴＸとＲＸとの間の絶縁）が実現される周波数はΦ−Φ1に依存し、従ってΦを調整することによって絶縁周波数を調整することができる。
【００４２】
図７を参照すれば、一部の実施形態の他の例が示されている。図示するように、一部の実施形態による時空間的な導電率変調の概念は、完全に平衡した様式で差動伝送線遅延のいずれかの端に実装される２組のスイッチを含むことができる。これらのスイッチは、５０％のデューティサイクルを有する周期的な方形波パルスにより、回路短絡状態と回路開放状態との間で変調することができる。図に示すように、伝送線は変調周期の４分の１（Ｔm／４）に等しい遅延を与え、右側のスイッチの変調は左側のスイッチに対して同じ量（Ｔm／４）だけ遅れる。この遅延を２組のスイッチ間に追加することは、異なる向きから入る信号が異なるパスに進むことを可能にして、可逆性を破る。
【００４３】
図８Ａ、８Ｂ、及び８Ｃは、一部の実施形態による、順方向（左側、またはポート１から右側、またはポート２へ）の信号伝搬の例を示す。図８Ａに示すように、変調クロックの周期の前半中には、ＬＯ１＋がハイである際に、入力信号は伝送線内へ行き、Ｔm／４の伝送線遅延によって遅延されて第２組のスイッチに達する。この時点で、ＬＯ２＋はハイであり、このため信号は直接、出力端子へ行く。（図８Ｂに示す）変調クロックの周期の後半についても同様な説明が成り立ち：信号は符号が反転して伝送線内へ行き、Ｔm／４だけ遅延され、この符号反転は第２組のスイッチによって元に戻される。換言すれば、順方向に進む信号は、サイクルの前半には極性反転をされず、サイクルの後半には互いに打ち消し合う２回の極性反転が発生する。従って、事実上、順方向には、信号が何ら損失なしに構造を通過して、変調周期の４分の１の遅延を与えられる。このことは時間領域の次式によって記述することができる：
【数２】
2021527358.tif 000008
ここに、
（外１）
2021527358.tif 000009
及び
（外２）
2021527358.tif 000010
は、それぞれポート１に入力される信号及びポート２に伝送される信号である。
【００４４】
その代わりに、この構造は、図８Ｃに示すように乗算、遅延、及び乗算によってモデル化することができる。ここで、完全に平衡したスイッチング（切り換え）動作は、−１と＋１との間で反転するデューティサイクル５０％のクロックｍ(ｔ)の乗算としてモデル化される。従って、出力信号は次式のように書くことができる：
【数３】
2021527358.tif 000011
この式は、バイナリ（−１，＋１）信号については
【数４】
2021527358.tif 000012
であることを利用する。
【００４５】
逆方向（右側から左側へ）の信号伝搬を図９Ａ、９Ｂ、及び９Ｃに示す。図９Ａに示すように、変調クロックの周期の前半中には、ＬＯ２＋がハイである際に、信号は伝送線内へ行き、Ｔm／４だけ遅延され、第２組のスイッチが信号の符号を反転させる。同様に、変調クロックの周期の後半中（ＬＯ２−がハイ）には、信号は符号が反転されて伝送線内へ行き、Ｔm／４だけ遅延されて、ＬＯ１＋がハイである際に出力端子に達する。手短に言えば、右側から左側へ進む信号は、サイクルの前半及び後半の両方において、Ｔm／４の伝送線遅延及び極性反転を施される。このことは次式によって記述することができる：
【数５】
2021527358.tif 000013
ここに、
（外３）
2021527358.tif 000014
及び
（外４）
2021527358.tif 000015
は、それぞれポート１に入力される信号及びポート２に伝送される信号である。
図９Ｃ中の信号流れ図に基づく分析は次式を与える：
【数６】
2021527358.tif 000016
この式は、デューティサイクル５０％のバイナリ（−１，＋１）信号についてはｍ(ｔ−Ｔm／２)ｍ(ｔ)＝−１であることを利用する。
式(1)及び(2)より、結果的なＳパラメータは次式のように書くことができる：
【数７】
2021527358.tif 000017
ここに、ωin及びωmは、それぞれ信号及び変調の周波数である。なおＳ11＝Ｓ22＝０である、というのは、サイクルの前半及び後半の両方における任意の瞬時に伝送線を入力端子及び出力端子に接続する一対のスイッチが存在するからである。式(3)及び(4)からわかるように、この一般化された時空間的な導電率変調技術は、理想的には無損失であり、理論的に無限の帯域幅全体にわたって可逆性を破る。この技術は、理論的に無限の帯域幅全体にわたって理想的な受動無損失ジャイレータとして動作し、こうしたジャイレータは、基本的な非可逆構成要素であり、πの非可逆的位相差を与え、複素非可逆回路網を任意に構成するためのビルディングブロック（構成要素）として用いることができることが、より重要である。実際には、挿入損失はスイッチ及び伝送線内の抵抗損によって限定され、特に伝送線が準分布定数の様式で実現されてスイッチの容量性の寄生成分を吸収する場合には、伝送線内の分散効果による帯域幅によって限定される。
【００４６】
図１０に、変調クロックの周波数に合わせて正規化した周波数に対する順方向及び逆方向の挿入位相（それぞれ∠Ｓ２１及び∠Ｓ１２）の図示の例を示す。図に見られるように、上記の時空間的な導電率変調は、変調周波数の奇数倍、即ちωin＝(２ｎ―１)ωmにおいて＋／−９０度の位相シフトを与え、ここにｎは正の整数である。より高次の奇数倍を用いることはクロック周波数を低減し、このことは、より大きな損失及びより大きな形状因子を導入するより長い伝送線という犠牲を払って、クロックの発生及び分配を容易にする。一部の実施形態では、動作周波数対変調周波数の比率３（ωm＝ωin／３＝８．３３GHz）を用いて、このトレードオフ（二律背反）を最適化することができる。
【００４７】
一部の実施形態では、変調クロックにおけるデューティサイクルの不全が逆方向の動作に悪影響を与え得る。例えば、理想的な５０％のデューティサイクルからΔＴmだけの偏差を仮定する。順方向は影響を受けないままである、というのは、ｍ(ｔ−Ｔm／４)ｍ(ｔ−Ｔm／４)が＋１であり続けるからである、しかし、逆方向では、図１１に示すように、ｍ(ｔ−Ｔm／２)ｍ(ｔ)が、ΔＴのパルス幅及びＴm／２の周期を有するパルス列を与える。従って、５０％のデューティサイクルからの偏差は、逆方向では損失を生じさせる、というのは、電力の一部分が、ｍ(ｔ−Ｔm／２)ｍ(ｔ)における２ωmの含有量に起因して混合周波数へ転換されるからである。動作周波数におけるＳ12は次式のようになる：
【数８】
2021527358.tif 000018
【００４８】
図１２Ａに示すように、非可逆的位相シフト素子（ジャイレータ）を３λ／４の伝送線リング内に埋め込んで、一部の実施形態による非可逆的サーキュレータを実現することができる。時計回り方向では、伝送線の−２７０度の位相シフトが、ジャイレータ全体にわたる−９０度の位相シフトに加わって、波動伝搬を可能にする。反時計回り方向では、伝送線の−２７０度の位相シフトが、ジャイレータの＋９０度の位相シフトに加わって、波動伝搬を抑制する。
【００４９】
一部の実施形態では、図１２Ｂに示すように、互いにλ／４だけ離れた３つのポートを導入することによって、３ポートのサーキュレータを実現することができる。一部の実施形態では、上記ジャイレータをＴＸポートとＲＸポートとの間に対称に配置することができる。このサーキュレータのωin＝３ωmにおけるＳパラメータは、次式のように導出することができる：
【数９】
2021527358.tif 000019
ここに、ＴＸはポート１であり、ＡＮＴはポート２であり、ＲＸはポート３である。
【００５０】
図１３に、一部の実施形態による８．３３GHzのＬＯ（局部発振器（ローカル・オシレータ））パスのブロック図及び回路図の例を示す。図示するように、スイッチを駆動する４つの直角位相のクロック信号を、８．３３GHzの２つの入力差動正弦波信号から発生することができる。２段多相フィルタ（Ｒ及びＣの値の１５％までの変動に対して＜２度の位相不平衡）を用いて、０／９０／１８０／２７０度の位相関係を有する８．３３GHzの直角位相信号を発生することができる。多相フィルタの後段では、誘導性ピーキングを最終段に有する３段の自己バイアスＣＭＯＳバッファチェーンを用いて、上記スイッチ用のクロック信号を発生することができる。独立して制御されるＮＭＯＳバラクタ（４×４０μm／４０nmのフローティングボディ・デバイスを用いて実現される）を差動ＬＯ入力端子に配置して、多相フィルタのＩ／Ｑの不平衡を補償する。このことは＋／−１０度のＩ／Ｑ較正範囲を提供し、このＩ／Ｑ較正範囲を用いてサーキュレータの性能を改善することができる。
【００５１】
図１４を参照すれば、一部の実施形態によるサーキュレータ用のアーキテクチャの例１４００が示されている。図示するように、アーキテクチャ１４００は、ジャイレータ１４０２、伝送線セクション１４１２、１４１４、及び１４１６、ＴＸポート１４１８、ＡＮＴポート１４２０、ＲＸポート１４２２、相殺パス１４２４及び１４２５、及び静電放電（ＥＳＤ：electrostatic discharge）ダイオード１４３４を含む。図１４〜１７及び１９〜２０に関連して説明する構成要素のような他のあらゆる適切な構成要素を、サーキュレータ１４００内に含めることができる。
【００５２】
図１４に示すように、一部の実施形態では、ジャイレータ１４０２は差動伝送線１４０４を含むことができ、差動伝送線１４０４は二重平衡型スイッチ組（二重平衡型受動ミキサと称することができる）１４０８と１４１０との間に配置されている。一部の実施形態では、上記受動ミキサを、動作周波数の３分の１に等しいスイッチング周波数で切り換えることができ、５０％のデューティサイクル、及びクロック間の９０度の位相差でミキサ１４０８及び１４１０を切り換える（即ち、ＬＯ１及び
（外５）
2021527358.tif 000020
がミキサ１４０８用、ＬＯ２及び
（外６）
2021527358.tif 000021
がミキサ１４１０用）。この構成では、左側から右側へ進む信号は伝送線の遅延を与えられるのに対し、右側から左側へ進む信号は、線の遅延と共に追加的な符号反転を施される。逆方向の追加的な符号反転は、１８０度の非可逆的位相応答を生じさせて、この構造をジャイレータにする。このジャイレータは、完全な入力整合（マッチング）を呈し、挿入損失を呈さず、理論的に無限の帯域幅全体にわたって１８０度の非可逆的位相差を呈することが理想的である。このジャイレータは外部的には線形時変（ＬＴＩ：linear time variant）であり、即ち、ポートには混合積が見られないが、ジャイレータ内の伝送線は、最初のミキサの後段に生成される全部の混合積をサポートするのに十分な帯域幅を有するように構成するべきである。
【００５３】
(４ｎ−１)ωsの形式の、スイッチング周波数（ωs）の奇数倍を１つおきにした信号周波数では、上記ジャイレータは＋／−９０度の位相シフトを、それぞれ順方向／逆方向に呈する。(４ｎ＋１)ωsの形式の周波数では、上記ジャイレータは＋／−９０度の位相シフトを、それぞれ逆方向／順方向に呈する。この＋／−９０度の位相シフトは、時計回りモードと反時計回りモードとで異なる伝送応答を有する非可逆的リングを生み出す。このリングによる−２７０度の位相シフト及び上記ジャイレータによる−９０度の位相シフトにより時計回り方向には、波動伝搬がサポートされる。しかし、反時計回り方向では、伝送線による−２７０度の位相シフト及び上記ジャイレータによる＋９０度の位相シフトが、−１８０度の正味の位相シフト、及び反時計回りモードの抑制を生じさせる。
【００５４】
図１４に示すように、伝送線セクション１４１２はλ／４の長さであり、ジャイレータ１４０２の左側とＴＸポート１４１８との間に配置されている。伝送線セクション１４１４もλ／４の長さであり、ＴＸポート１４１８とＡＮＴポート１４２０との間に配置されている。伝送線セクション１４１６もλ／４の長さであり、ＡＮＴポート１４２０とＲＸポート１４２２との間に配置されている。ジャイレータ１４０２の右側も、伝送線セクション１４１６の、ＲＸポート１４２２に接続された方の側に接続されている。
【００５５】
ジャイレータは外部的にはＬＴＩであるので、ジャイレータの周りの３λ／４リング（伝送線１４１２、１４１４、及び１４１６によって形成される）は、信号帯域幅をサポートするだけでよく、従って、ジャイレータ内の伝送線に比べると、より小さい帯域幅を有するように設計することができる。
【００５６】
ジャイレータ１４０２及び伝送線１４１２、１４１４、及び１４１６によって形成されるサーキュレータのＳパラメータは、上記の式(6)に示すように計算することができる。
【００５７】
一部の実施形態では、ポートは、λ／４の分離を維持することによって伝送線上のどこにでも配置することができるのに対し、ジャイレータに隣接したＲＸポートの配置は、サーキュレータに固有のＴＸ−ＲＸ絶縁に起因するＴＸスイングから変調スイッチを保護する。一部の実施形態では、この技術がＴＸポートにおけるリニアリティ及び電力処理を大幅に強化する。
【００５８】
ここで利用されるジャイレータ・アーキテクチャは、動作周波数のあらゆる奇数分の１のサブハーモニクス（分数調波、低調波、サブ高調波）のクロック発生を可能にし、クロック周波数の過度の低下はジャイレータ内により長い伝送線を必要とするというトレードオフを伴う。一部の実施形態では、この特徴を利用して、３３３MHzのクロック発生を１GHzの動作用に用い、１８０nmのＳＯＩ ＣＭＯＳ技術の圧膜酸化物トランジスタを用いることによって、リニアリティ及び電力処理を強化することができる。
【００５９】
一部の実施形態では、ＡＮＴポート１４２０におけるインピーダンス不整合によって生成されるＲＸポート１３２２における漏洩を、ＴＸポート１４１８からＲＸポート１４２２までの相殺パス１４２４及びＡＮＴポート１４２０からＲＸポート１４２２までの相殺パス１４２５によって０にすることができる。一部の実施形態では、ＶＳＷＲ（voltage standing wave ratio：電圧定在波比）円の全体にわたる任意のＡＮＴ不整合を相殺するために、図１４に示すように、同相の相殺信号及び直交位相の相殺信号を共に用いることができる。
【００６０】
図１４に示すように、相殺パス１４２４及び１４２５は、それぞれ、スイッチ接続されたコンデンサＣfeed,TX-RX及びＣfeed,ANT-RXの複数のバンク１４２６によって形成することができる。パス１４２４内に示すように、パス１４２４及び１４２５の各々のバンク１４２６は、同相信号用の１つ以上のコンデンサ１４２８及び直交位相信号用の１つ以上のコンデンサ１４３０、及びスイッチ網１４３２を含むことができ、スイッチ網１４３２は、図１５にそれぞれ１５０２及び１５０４によって示すように、これらのコンデンサが同相信号及び直交位相信号に直接接続されるか交差接続されるかのいずれかを可能にすることができる。交差接続１５０４は、進相の応答を有する供給インピーダンスを可能にして、インダクタなしに複素平面を完全にカバーすることを可能にする。
【００６１】
相殺パス１４２４は電流を注入し、この電流は、相殺パス１４２４のリアクタンス性の性質に起因してＴＸ電圧と位相が９０度ずれ、大きさをプログラム可能である。接続パス１４２５は、パス１４２４内の電流に直交する電流を導入する、というのは、ＡＮＴポートの電圧がＴＸ電圧に対して位相が９０度ずれているからである。差動サーキュレータの実現は、これらのパスの各々における符号反転を可能にし、従って、インダクタ及び抵抗器（即ち、追加的な損失）なしに複素平面を完全にカバーすることを可能にする。
【００６２】
図１６に、そのＳパラメータが式(6)によって与えられる理想的なサーキュレータに対して平衡するアンテナの例を示す。理想的なサーキュレータが反射係数ΓANTのアンテナ１６０２で終端する際に、ＴＸ信号（−ｊＶ+／Ｚ0）１６０６の一部分（−ｊΓANTＶ+／Ｚ0）１６０４は、ＡＮＴポート１６２０で後方反射してＲＸポート１６２２へ伝送される。ΓANTを補償する供給インピーダンスの値は、次式のように計算することができる：
【数１０】
2021527358.tif 000022
【００６３】
アンテナ変動をカバーすることと共に、ＴＸ−ＲＸ絶縁におけるノッチも、供給インピーダンスの適切な値を選定することによって、周波数に対して変化させることができる。
【００６４】
ＴＸ及びＡＮＴポート上に供給コンデンサを搭載することは、ΓANTを変化させ、従ってＴＸ−ＲＸの漏洩を変化させて、絶縁のための調整を２Ｄ（二次元）問題にし、最大のＴＸ−ＲＸ絶縁の最適な設定を見出すための探索の時間を増加させる。これを補償するために、図１７に示すように、差動の調整可能なコンデンサＣANT１７０２及びＣTX１７０４を、ＴＸ及びＡＮＴポートの両方に実装することができる。差動の実装では、ＣANTはその初期値からΔＣANT＝−０．５Ｃfeed,ANT-RXだけ変化させることができ、ＣTXはその初期値からΔＣTX＝−０．５Ｃfeed,Tx-RXだけ変化させることができる。
【００６５】
ＣANTは、Ｃfeed,TX-RXと同様に、ΓANTの虚部を補償するために用いることもできる。従って、供給コンデンサ（Ｃfeed,TX-TX）に対するＣANTの調整可能性を用いることによって、平衡回路網のＶＳＷＲのカバー範囲をさらに増加させることができ、あるいは同じＶＳＷＲのカバー範囲を実現しつつ供給コンデンサの調整範囲を低減することができる。例えば、ＣANTを供給コンデンサ（Ｃfeed,TX-RX）と共に用いることによって、同じＶＳＷＲのカバー範囲を実現しつつ、理想的なサーキュレータではＣfeed,TX-RXの調整範囲を完全になくすことができる。一部の実施形態では、コンデンサに非理想性があることに起因して、Ｃfeed.TX-RXを２分の１に低減することができる。
【００６６】
理想的なサーキュレータがΓANTの反射係数を有して[アンテナのインピーダンスＺANT＝Ｚ0((１＋ΓANT)／(１−ΓANT))]アンテナで終端する際に、ΔＣANTは、ＺANTを、対応する反射Γ’ANTを有する実インピーダンスＺ’ANTに変換するように選定することができ、次式のように表される：
【数１１】
2021527358.tif 000023
この実反射係数による漏洩は、(8)式からのＣfeed,ANT-RXを用いて、ＣANTをＣfeed,ANT-RXの負荷向けに修正して補償することができる。対応するＺfeed,ANT-RX及びΔＣANTは次式によって与えられる：
【数１２】
2021527358.tif 000024
ＣANT及びＣfeed,ANT-RXを用いて最大の絶縁に調整された理想的なサーキュレータの伝送損失は、以下の(14)式及び(15)式中に表される。
【数１３】
2021527358.tif 000025
【００６７】
絶縁調整が存在しなければ、理想的なサーキュレータのアンテナのＶＳＷＲ全体にわたる伝送損失は次式のように表すことができる。
【数１４】
2021527358.tif 000026
絶縁調整により、小さなΓANTに対する全リンク損失の増加は次式のようになる：
【数１５】
2021527358.tif 000027
これは二次の損失メカニズムであり、散逸損失を表わさず、むしろ不整合に起因する損失を表わす。より大きなΓANT向けの調整は、供給コンデンサのより大きな値を暗に意味し、こうした値はより大きな不整合を生じさせる。
【００６８】
一部の実施形態では、４ビットのシングルエンド・コンデンサＣSE1及びＣSE2１７０６をＡＮＴポートに実装して、あらゆる差動ボンドワイヤの不整合を補償することができる。
【００６９】
図１８を参照すれば、ＴＸ−ＲＸ絶縁用のコンデンサ設定を見出すプロセスの例１８００が図示されている。
【００７０】
図示するように、プロセス１８００を開始した後に、プロセスはブロック１８０２でＳ31を監視し、ブロック１８０４でＣANTを調整して、ブロック１８０６でＳ31の虚部が０であるか否かを判定する。一部の実施形態では、Ｓ31を監視することを、ネットワーク・アナライザのようなあらゆる適切な方法で実行することができる。ＣANTの調整は、ＣANTのバンク内のどのスイッチをオン状態にして、何らかの適切な数のコンデンサをＣANTに加えるかを制御することによって実行することができる。プロセス１８００は、Ｓ31の虚部が０になるまでＣANTを調整し続けることができる。一旦、Ｓ31の虚部が０になると、ΓANTの虚部は調整されている。
【００７１】
次に、ブロック１８０８及び１８１０で、プロセス１８００はＣfeed,ANT-RXを調整し、Ｓ31の実部を監視して、この実部が０であるか否かを判定することができる。Ｃfeed,ANT-RXの調整は、Ｃfeed,ANT-RXのバンク内のどのスイッチをオン状態にして、何らかの適切な数のコンデンサをＣfeed,ANT-RXに加えるかを制御することによって実行することができる。プロセス１８００は、Ｓ31の実部が０になるまでＣfeed,ANT-RXを調整し続けることができる。プロセス１８００は、Ｃfeed,ANT-RXの符号を、Ｓ31の実部に基づいて特定することができる。
【００７２】
ＴＸ−ＲＸ絶縁がハイである際に、ＲＸノードはＴＸ励起のために接地と等価である。従って、Ｃfeed,ANT-RXはＡＮＴポートから接地までのコンデンサと等価である。上述したように、こうしたＡＮＴポート上の負荷は、絶縁のための調整を２Ｄ問題にする。このことはＣfeed,ANT-RXに起因する負荷を補償することによって回避することができ、この補償はＣANTをΔＣANT＝−０．５ΔＣfeed,ANT-RXだけ修正することによって実現される。
【００７３】
ブロック１８０８でのＣfeed,ANT-RXの調整は、サーキュレータにおける非理想性に起因するＳ31の虚部を修正することができる。従って、ブロック１８１２では、プロセスは、Ｓ31の虚部が０であるか否かを判定することができ、０でない場合、ブロック１８１４へ分岐してＣfeed,TX-RXを調整してＳ31の虚部を調整することができ、そしてブロック１８１４でＣTXをΔＣTX＝−０．５ΔＣfeed,TX-RXだけ修正することによって負荷を補償することができる。Ｃfeed,TX-RXを調整した後に、プロセス１８００は、ブロック１８１６でＳ31の虚部が０であるか否かを判定することができ、０でない場合、ブロック１８１４へループで戻ることができる。さもなければ、プロセス１８００はブロック１８１８へ分岐して、Ｓ31の実部がまだ０であることを確認することができる。そうでない場合、プロセス１８００はブロック１８０８へループで戻ることができる。
【００７４】
プロセス１８００が、ブロック１８１２でＳ31の虚部が０であるものと判定した場合、あるいはブロック１８１８でＳ31の虚部が０であるものと判定した場合、ブロック１８２０で、プロセス１８００はコンデンサの設定を保存して終了することができる。
【００７５】
図１７に示すように、一部の実施形態では、ジャイレータ内の伝送線１７０８を、ＬＣラダー構成を用いて実現することができる。このＬＣラダー構成は、スイッチの寄生容量を吸収し、伝送線を小型化することができ、サーキュレータの集積回路実装を低い変調周波数で実現可能にする。このサーキュレータの挿入損失は次式のように推定することができる：
【数１６】
2021527358.tif 000028
ここに、Ｑindは３／４λリング内のインダクタのＱ値であり、Ｑsw＝Ｚ0／Ｒswはスイッチオン抵抗に関連する実効的なＱ値であり、
【数１７】
2021527358.tif 000029
（ｋQNRは、ジャイレータの伝送線における抵抗損失に起因するジャイレータの伝送損失を表す）は、ジャイレータ内の伝送線の抵抗損失に起因する当該伝送線の実効的なＱ値であり、Ｑfilterは、ジャイレータ内の準分布定数の伝送線のブラッグ（Bragg）効果、及び変調信号の有限の立上り／立下り時間に関連する実効的なＱ値である。一部の実施形態では、低い変調周波数に起因して、クロックパスが７つの高調波をサポートすることができ、従って、Ｑfilterは主にブラッグ効果によって制限され、
【数１８】
2021527358.tif 000030
にする。図１９に示すようにハイブリッドπセクションを用いることは、従来のＬＣのπセクションよりも高いブラッグ周波数を可能にすることができ、そしてＱBraggを改善することができる。ＱBraggをさらに増大させるために、図のスパイラル（螺旋形）インダクタは、上面が広幅の金属層をターン（巻回）毎に替えて用いて自己共振周波数を改善することができる。
【００７６】
一部の実施形態では、ジャイレータ内の受動トランジスタ・スイッチのリニアリティ及び電力処理を改善するために、一部の実施形態では、０．７V（または他のあらゆる適切な値）のＤＣバイアス電圧をトランジスタ・スイッチのゲートに供給することができる。
【００７７】
一部の実施形態では、図２０に示すように、プログラマブルなコンデンサバンク内で、デバイス積層を静止スイッチ内に用いて、これらの静止スイッチがリニアリティ及び電力処理を制限しないことを保証することができる。
【００７８】
一部の実施形態では、差動の調整可能なコンデンサＣTX及びＣANTが４層スイッチを用いることができ、これらのスイッチのオフ状態中に、これらのスイッチのドレインにＶDD（例えば、２．５V）のバイアスをかけることができる。一部の実施形態では、このことは、これらのスイッチが、絶縁破壊条件に反することなしにオフ状態に留まって、スイッチ当たり２×ＶDDまでのＡＣスイングに対処することを可能にすることができる。従って、一部の実施形態では、４層スイッチを有するこれらの差動コンデンサバンクが、２０Vpp（ピーク−ピーク（尖頭対逆）電圧）、即ち３３dBmまでに対処する。
【００７９】
一部の実施形態では、図１７に示すように、差動供給コンデンサバンクが、２つのＭＩＭ（metal-insulator-metal：金属−絶縁体−金属）コンデンサを、４組の３層圧膜酸化物スイッチと共に用いることができる。一部の実施形態では、上記サーキュレータに０Vのバイアスをかけることができ、３番目のスイッチのソースをＲＸポートに直接接続することができ、従って当該スイッチのオン状態及びオフ状態の両方で当該ソースに０Vのバイアス（例えば、Ｄ4＝０V）をかけることができる。従って、一部の実施形態では、より高い電圧処理を保証しつつ電圧ストレスを均等に分布させるために、残りのトランジスタのドレインは、これらのトランジスタのオフ状態で、図２０に示すように、直線的に増加するＤＣバイアス電圧（例えば、Ｄ1＝２．５V、Ｄ2＝１．６６V、及びＤ3＝０．８３V）でバイアスをかけることができる。一部の実施形態では、このことは、３層供給コンデンサバンクが２５Vppの差動電圧までに対処することを可能にすることができる。
【００８０】
一部の実施形態では、サーキュレータ及び接続されたあらゆる回路を静電放電（ＥＳＤ：electrostatic discharge）から保護するために、ＥＳＤダイオードをＲＸポートに配置することができ、ＲＸポートでは電圧スイングがＴＸポートの励起のために大幅に抑制される。ＤＣでは、ＲＸポートがＡＮＴポート及びＴＸポートに短絡されているので、これらのダイオードはＴＸポート及びＡＮＴポートにおけるＥＳＤ保護も行う。
【００８１】
一部の実施形態では、あらゆる適切な構成部品の値を、本明細書中に記載するサーキュレータ内で用いることができる。例えば、一部の実施形態では、種々の構成部品の値を以下に記述するようにすることができる：
１）一部の実施形態では、伝送線セクション用に用いるインダクタの各々が、８nHまたは他のあらゆる適切な値のシングルエンド・インダクタンスを有することができる。一部の実施形態では、これらのインダクタを異なるように結合して、１GHzで２２の高いＱ値を、４．５GHzの自己共振周波数と共に生じさせることができる。
２）一部の実施形態では、二重平衡スイッチ組内のスイッチを、２６×２０μm／０．３２μmの圧膜酸化物フローティングボディ・トランジスタを用いて実現することができる。一部の実施形態では、これらのトランジスタのデバイスレベル及びレイアウト抽出のオン抵抗を、それぞれ１．５オーム及び１．８オームにすることができる。
３）一部の実施形態では、図１９に示すように、上記ジャイレータの各差動ハイブリッドπセクション内のインダクタを、各々がインダクタンス７．５nHの２つの別個のスパイラル・インダクタを用いて実現することができる。一部の実施形態では、図１９に示すように、これらのインダクタは、上面が広幅（例えば、２０〜４０μm（例えば、３０μm）または他のあらゆる適切な値）の金属層をターン毎に替えて用いることができる。より具体的には、一部の実施形態では、例えば図１９に示すように、インダクタの直列部分（ターン１、２、３、及び４）を、基板の金属層内に、直列部分毎に金属層を替えて（例えば、ターン１及び３を金属層４内に、ターン２及び４を金属層５内に）配置することができる。
４）一部の実施形態では、ＴＸ及びＡＮＴにおけるシャント（分路）コンデンサＣTX及びＣANTを、差動４層スイッチトキャパシタバンクを用いて実現することができる。ＣTX及びＣANTを、それぞれ６ビット及び８ビットの分解能で、それぞれ０．１３〜０．８pF及び０．３８〜３．１４pFの調整範囲で実現することができる。一部の実施形態では、これらのコンデンサバンクを４０のＱ値向けに設計することができる。
５）一部の実施形態では、図１７に示すように、ＴＸ−ＡＮＴ及びＡＮＴ−ＲＸの供給コンデンサ（Ｃfeed,TX-RX及びＣfeed,ANT-RX）を、それぞれ７ビット及び６ビットの分解能で、それぞれ−０．７７〜０．７７pF及び−１．５〜１．５pFの調整範囲で実現することができる。ここで、負の静電容量は、供給コンデンサが交差接続であり、進相の応答を生じさせることを暗に意味する。一部の実施形態では、これらのコンデンサのＬＳＢ（least significant bit：最下位ビット）は、実現可能な最大のＴＸ−ＲＸの絶縁を制限し、１２fFまたは他のあらゆる適切な値にすることができる。
６）一部の実施形態では、２つの３層シングルエンド・スイッチトキャパシタバンクをＡＮＴ＋及びＡＮＴ−に実装して、ボンドワイヤ間のあらゆる差動不整合を補償することができる。
７）一部の実施形態では、クロックパスが擬似微分バッファを含んで、入力の６６６MHz正弦波を方形波に変換し、次にこの方形波を２分周して差動Ｉ／Ｑ変調信号を発生する。一部の実施形態では、これらの変調信号を、インバータチェーンを通したバッファにより２のファンアウトにすることができ、そして、ミキサスイッチを終段バッファで駆動して１．５のファンアウトにすることができる。
【００８２】
一部の実施形態では、ＡＮＴポートの差動の実現に起因して、差動アンテナを使用しなければならない。差動アンテナは何ら不利益なしに実現することができるが、シングルエンド・アンテナに適合するシングルエンド電気平衡デュプレクサ（送受共用器、送受切り替え器）とは異なり、差動アンテナはシステムを特定のアンテナ・アーキテクチャを用いることに制限することに留意しなければならない。代案として、一部の実施形態では、差動−シングルエンドのバランをサーキュレータのアンテナポートに実装することができる。
【００８３】
本明細書では単一の伝送線を特定の遅延を有するものとして図示しているが、こうした伝送線は同じ全遅延を有する２本以上の伝送線として実現することができる。
【００８４】
開示する主題を以上の例示的実現の形で説明し図示してきたが、本開示はほんの一例として行ったに過ぎず、開示する主題の精神及び範囲から逸脱することなしに、開示する主題の実現の細部に多数の変更を加えることができることは明らかであり、開示する主題はこれに続く特許請求の範囲のみによって限定される。開示する実現の特徴は種々の方法で組み合わせて再構成することができる。
【図１】
2021527358.tif 000031
【図２】
2021527358.tif 000032
【図３】
2021527358.tif 000033
【図４Ａ】
2021527358.tif 000034
【図４Ｂ】
2021527358.tif 000035
【図４Ｃ】
2021527358.tif 000036
【図５】
2021527358.tif 000037
【図６】
2021527358.tif 000038
【図７】
2021527358.tif 000039
【図８】
2021527358.tif 000040
【図９】
2021527358.tif 000041
【図１０】
2021527358.tif 000042
【図１１】
2021527358.tif 000043
【図１２】
2021527358.tif 000044
【図１３】
2021527358.tif 000045
【図１４】
2021527358.tif 000046
【図１５】
2021527358.tif 000047
【図１６】
2021527358.tif 000048
【図１７】
2021527358.tif 000049
【図１８】
2021527358.tif 000050
【図１９】
2021527358.tif 000051
【図２０】
2021527358.tif 000052
【国際調査報告】
2021527358.tif 000053