(57)【要約】  ウェハレベルパッケージ方法及びパッケージ構造であって、ウェハレベルパッケージ方法は、第１チップが集積されるデバイスウェハーを提供するステップであって、デバイスウェハーは、第１チップが集積される第１正面と、第１正面と背向する第１背面とを含むステップと、第１正面に第１酸化層を形成するステップと、被接合面を有する集積すべき第２チップを提供するステップと、被接合面上に第２酸化層を形成するステップと、第２チップの第２酸化層と背向する表面を支持基板上に仮接合するステップと、第２酸化層の頂部を露出させるパッケージ層を支持基板上に形成するステップと、第１酸化層及び第２酸化層を介して、低温溶融接合プロセスを用いてデバイスウェハーと第２チップとを接合するステップとを含む。一方、パッケージ層が第２チップに対して支持役割を果たし、溶融接合プロセスの操作可能性を向上させ、他方、低温溶融接合プロセスによって、第１酸化層と第２酸化層とを接合し、接合強度が高く、それにより、パッケージ歩留まりを向上させる。【選択図】図１０
2021535608.tif 000002
【特許請求の範囲】
【請求項１】
第１チップが集積されるデバイスウェハーを提供するステップであって、前記デバイスウェハーは、前記第１チップが集積される第１正面と、前記第１正面と背向する第１背面とを含むステップと、
前記第１正面に第１酸化層を形成するステップと、
被接合面を有し集積すべき第２チップを提供するステップと、
前記被接合面に第２酸化層を形成するステップと、
支持基板を提供するステップと、
前記第２チップの前記第２酸化層と背向する表面を前記支持基板上に仮接合するステップと、
前記第２酸化層の頂部を露出させるパッケージ層を前記支持基板上に形成するステップと、
前記第１酸化層及び前記第２酸化層を介して、低温溶融接合プロセスを用いて、前記デバイスウェハーと前記第２チップとを接合するステップとを含む、
ことを特徴とするウェハレベルパッケージ方法。
【請求項２】
前記低温溶融接合プロセスを用いるステップは、前記第１酸化層の表面及び前記第２酸化層の表面に対してプラズマ活性化処理、脱イオン水洗浄処理及び乾燥処理を順に行うステップと、
前記乾燥処理を行った後に、前記第２チップと前記第１チップとの所定の相対位置関係に基づいて、前記第２酸化層及び前記第１酸化層を貼り合わせるように対向させて設けて、前記デバイスウェハー及び前記第２チップに接合圧力を印加し、予備接合処理を行うステップと、
前記予備接合処理を行った後に、前記デバイスウェハー及び前記第２チップに対してアニーリング処理を行うステップとを含む、
ことを特徴とする請求項１に記載のウェハレベルパッケージ方法。
【請求項３】
前記パッケージ層を形成してから前記低温溶融接合プロセスを行う前に、前記パッケージ層上に第３酸化層を形成するステップをさらに含み、
前記第３酸化層は、頂部が前記第２酸化層の頂部と面一となり、前記第２酸化層の材料と同じである、
ことを特徴とする請求項１に記載のウェハレベルパッケージ方法。
【請求項４】
前記パッケージ層を形成してから前記低温溶融接合プロセスを行う前に、前記第２チップ及び前記支持基板に対して剥離処理を行うステップをさらに含む、
ことを特徴とする請求項１または３に記載のウェハレベルパッケージ方法。
【請求項５】
前記予備接合処理を行ってから前記アニーリング処理を行う前に、前記第２チップ及び前記支持基板に対して剥離処理を行うステップをさらに含む、
ことを特徴とする請求項２に記載のウェハレベルパッケージ方法。
【請求項６】
前記低温溶融接合プロセスを行った後に、前記第２チップ及び前記支持基板に対して剥離処理を行うステップをさらに含む、
ことを特徴とする請求項１に記載のウェハレベルパッケージ方法。
【請求項７】
前記低温溶融接合プロセスを行った後に、前記第１背面に対して薄型化処理を行うステップをさらに含む、
ことを特徴とする請求項１に記載のウェハレベルパッケージ方法。
【請求項８】
前記第１酸化層の材料は、酸化ケイ素、酸化ハフニウム、酸化アルミニウムまたは酸化ランタンであり、
前記第２酸化層の材料は、酸化ケイ素、酸化ハフニウム、酸化アルミニウムまたは酸化ランタンであり、
前記第１酸化層と前記第２酸化層との材料は、同じである、
ことを特徴とする請求項１または２に記載のウェハレベルパッケージ方法。
【請求項９】
前記プラズマ活性化処理に用いられる反応ガスは、Ａｒ、Ｎ2、Ｏ2及びＳＦ6のうちの一つまたは複数を含む、
ことを特徴とする請求項２に記載のウェハレベルパッケージ方法。
【請求項１０】
前記プラズマ活性化処理のパラメータは、
ＲＦ電力が２０Ｗ〜２００Ｗであり、
プロセス圧力が０．１ｍＢａｒ〜１０ｍＢａｒであり、
処理時間が０．１分間〜１０分間である、
ことを特徴とする請求項２に記載のウェハレベルパッケージ方法。
【請求項１１】
前記予備接合処理は、前記接合圧力が１ニュートン〜２０ニュートンであり、処理時間が１秒〜６０秒である、
ことを特徴とする請求項２に記載のウェハレベルパッケージ方法。
【請求項１２】
前記アニーリング処理は、プロセス温度が２００℃〜５００℃であり、プロセス時間が２０分間〜２００分間である、
ことを特徴とする請求項２に記載のウェハレベルパッケージ方法。
【請求項１３】
前記第１酸化層及び前記第２酸化層のいずれかを形成するプロセスは、原子層堆積プロセス、低圧化学気相堆積プロセス、金属有機化学気相堆積、物理気相堆積プロセスまたはパルスレーザー堆積プロセスである、
ことを特徴とする請求項１に記載のウェハレベルパッケージ方法。
【請求項１４】
前記第２チップは、パッドが形成される第２正面と、前記第２正面と背向する第２背面とを含み、
前記被接合面は、前記第２正面または第２背面である、
ことを特徴とする請求項１に記載のウェハレベルパッケージ方法。
【請求項１５】
第１チップが集積されるデバイスウェハーであって、前記第１チップが集積されるとともに第１酸化層を有する第１正面と、前記第１正面と背向する第１背面とを含むデバイスウェハーと、
前記デバイスウェハーに接合される第２チップであって、第２酸化層が設けられる被接合面を有し、前記第２酸化層と前記第１酸化層とが低温溶融接合プロセスを用いて接続される第２チップと、
前記第２チップの前記被接合面と背向する表面を露出させるように前記第１酸化層上に位置するパッケージ層とを含む、
ことを特徴とするウェハレベルパッケージ構造。
【請求項１６】
材料が前記第１酸化層の材料と同じであるように前記パッケージ層と前記第１酸化層との間に位置する第３酸化層をさらに含む、
ことを特徴とする請求項１５に記載のウェハレベルパッケージ構造。
【請求項１７】
前記第１酸化層の厚さは、１０００Å〜３００００Åであり、
前記第２酸化層の厚さは、１０００Å〜３００００Åである、
ことを特徴とする請求項１５に記載のウェハレベルパッケージ構造。
【請求項１８】
前記第１酸化層の材料は、酸化ケイ素、酸化ハフニウム、酸化アルミニウムまたは酸化ランタンであり、
前記第２酸化層の材料は、酸化ケイ素、酸化ハフニウム、酸化アルミニウムまたは酸化ランタンであり、
前記第１酸化層と前記第２酸化層との材料は、同じである、
ことを特徴とする請求項１５に記載のウェハレベルパッケージ構造。
【請求項１９】
前記第２チップは、パッドが形成される第２正面と、前記第２正面と背向する第２背面とを含み、
前記被接合面は、前記第２正面または第２背面である、
ことを特徴とする請求項１５に記載のウェハレベルパッケージ構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施例は、半導体の製造分野に関し、特にウェハレベルパッケージ方法及びパッケージ構造に関する。
【背景技術】
【０００２】
超大規模集積回路の発展傾向に伴い、集積回路の特徴サイズが縮小し続けており、それに応じて集積回路のパッケージ技術に対する人々の要求が高まっている。従来のパッケージ技術は、ボールグリッドアレイパッケージ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ、ＢＧＡ）、チップスケールパッケージ（Ｃｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ、ＣＳＰ）、ウェハレベルパッケージ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｐａｃｋａｇｅ、ＷＬＰ）、三次元パッケージ（３Ｄ）及びシステムインパッケージ（Ｓｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ、ＳｉＰ）などを含む。
【０００３】
現在、集積回路パッケージの低コスト、信頼性、高速化、高密度化という目的を満たすように、進んだパッケージ方法は、主にウェハレベルパッケージシステムインパッケージ（Ｗａｆｅｒ  Ｌｅｖｅｌ  Ｐａｃｋａｇｅ  Ｓｙｓｔｅｍ  ｉｎ  Ｐａｃｋａｇｅ、ＷＬＰＳｉＰ）を用い、従来のシステムインパッケージに比べて、ウェハレベルパッケージシステムインパッケージは、ウェハーにおいてパッケージ集積製造プロセスを完了することにより、パッケージ構造の面積を大幅に減少させ、製造コストを低減させ、電気特性を最適化し、バッチ製造可能であるなどの利点を有し、作業負荷及び設備の要件を顕著に低下させることができる。
【０００４】
ウェハレベルパッケージシステムインパッケージは、主に物理的接続及び電気的な接続という２つの重要なプロセスを含み、通常、有機接合層（たとえば、ダイアタッチフィルム）を用いて前記デバイスウェハーと集積すべきチップとの物理的接続を実現し、貫通孔エッチングプロセス（たとえば、スルーシリコンビアエッチングプロセス）及びメッキ技術によって半導体デバイス間の電気的な接続を実現する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の実施例が解決する課題は、ウェハレベルパッケージ方法及びパッケージ構造を提供し、パッケージ歩留まりを向上させることである。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の実施例によれば、第１チップが集積されるデバイスウェハーを提供するステップであって、前記デバイスウェハーは、前記第１チップが集積される第１正面と、前記第１正面と背向する第１背面とを含むステップと、前記第１正面に第１酸化層を形成するステップと、被接合面を有し集積すべき第２チップを提供するステップと、前記被接合面に第２酸化層を形成するステップと、支持基板を提供するステップと、前記第２チップの前記第２酸化層と背向する表面を前記支持基板上に仮接合するステップと、前記第２酸化層の頂部を露出させるパッケージ層を前記支持基板上に形成するステップと、前記第１酸化層及び前記第２酸化層を介して、低温溶融接合プロセスを用いて、前記デバイスウェハーと前記第２チップとを接合するステップとを含むウェハレベルパッケージ方法が提供される。
【０００７】
これに対応して、本発明の実施例によれば、第１チップが集積されるデバイスウェハーであって、前記第１チップが集積されるとともに第１酸化層を有する第１正面と、前記第１正面と背向する第１背面とを含むデバイスウェハーと、前記デバイスウェハーに接合される第２チップであって、第２酸化層が設けられる被接合面を有し、前記第２酸化層と前記第１酸化層とが低温溶融接合プロセスを用いて接続される第２チップと、前記第２チップの前記被接合面と背向する表面を露出させるように前記第１酸化層上に位置するパッケージ層とを含むウェハレベルパッケージ構造がさらに提供される。
【発明の効果】
【０００８】
本発明の実施例は、デバイスウェハーの第１正面に第１酸化層を形成し、集積すべき第２チップの被接合面上に第２酸化層を形成し、次にパッケージ層を形成した後、前記第１酸化層及び前記第２酸化層を介して、低温溶融接合プロセスを用いて、前記デバイスウェハーと第２チップとを接合する。一方、前記パッケージ層によって、後続の前記低温溶融接合プロセスにおいて前記第２チップに対して効果的な支持役割を果たし、前記低温溶融接合プロセスの操作可能性を向上させ、他方、前記低温溶融接合プロセスの過程において、前記第１酸化層及び第２酸化層の表面活性を向上させ、前記第１酸化層及び第２酸化層表面のダングリングボンドを増加させることができ、それにより、前記第１酸化層と第２酸化層との接触面が共有結合を形成し、共有結合によって接合することができ、前記第１酸化層と第２酸化層とが高い接合強度を有し、前記デバイスウェハーと第２チップとの接合強度をさらに向上させ、これに対応してパッケージ歩留まりを向上させる。
【０００９】
任意選択的な技術案では、前記パッケージ層を形成した後、前記低温溶融接合プロセスの前に、頂部が前記第２酸化層の頂部に揃えられる第３酸化層を前記パッケージ層上に形成するステップをさらに含み、一方、前記パッケージ層表面の平坦度が低いとき、前記パッケージ層と前記第１酸化層との間がスリットを形成しやすく、したがって、前記第３酸化層によって、スリットの発生を効果的に減少させることができ、前記第３酸化層と前記第１酸化層の密着度が高く、他方、前記低温溶融接合プロセスの過程において、前記第１酸化層をさらに前記第３酸化層と共有結合によって接合することができ、従って、前記第３酸化層によって、パッケージ歩留まりをさらに向上させることに寄与する。
【図面の簡単な説明】
【００１０】
【図１】本発明のウェハレベルパッケージ方法の一実施例での各ステップに対応する構成概略図である。
【図２】本発明のウェハレベルパッケージ方法の一実施例での各ステップに対応する構成概略図である。
【図３】本発明のウェハレベルパッケージ方法の一実施例での各ステップに対応する構成概略図である。
【図４】本発明のウェハレベルパッケージ方法の一実施例での各ステップに対応する構成概略図である。
【図５】本発明のウェハレベルパッケージ方法の一実施例での各ステップに対応する構成概略図である。
【図６】本発明のウェハレベルパッケージ方法の一実施例での各ステップに対応する構成概略図である。
【図７】本発明のウェハレベルパッケージ方法の一実施例での各ステップに対応する構成概略図である。
【図８】本発明のウェハレベルパッケージ方法の一実施例での各ステップに対応する構成概略図である。
【図９】本発明のウェハレベルパッケージ方法の一実施例での各ステップに対応する構成概略図である。
【図１０】本発明のウェハレベルパッケージ方法の一実施例での各ステップに対応する構成概略図である。
【発明を実施するための形態】
【００１１】
従来のウェハレベルパッケージプロセスのパッケージ歩留まりが低い。分析によれば、その製造効率が低い原因は、以下のとおりである。
【００１２】
デバイスウェハーと集積すべきチップとは、通常、粘着層（たとえば、ダイアタッチフィルムまたはドライフィルム）を介して物理的接続されるが、粘着層の耐温性が低く、後続の製造プロセスでのプロセス温度が高いとき、前記粘着層が不良になりやすいため、前記粘着層の接着性を低下させ、さらに、前記デバイスウェハー及び集積すべきチップが欠落してしまうという課題が生じて、ウェハレベルパッケージシステムインパッケージのパッケージ歩留まりに深刻な影響を与える。
【００１３】
前記技術課題を解決するために、本発明の実施例は、第１チップが集積されるデバイスウェハーを提供するステップであって、前記デバイスウェハーは、前記第１チップが集積される第１正面と、前記第１正面と背向する第１背面とを含むステップと、前記第１正面に第１酸化層を形成するステップと、被接合面を有する集積すべき第２チップを提供するステップと、前記被接合面上に第２酸化層を形成するステップと、支持基板を提供するステップと、前記第２チップの前記第２酸化層と背向する表面を前記支持基板上に仮接合するステップと、前記第２酸化層の頂部を露出させるパッケージ層を前記支持基板上に形成するステップと、前記第１酸化層及び前記第２酸化層を介して、低温溶融接合プロセスを用いて、前記デバイスウェハーと第２チップとを接合するステップとを含む、ウェハレベルパッケージ方法を提供する。
【００１４】
本発明の実施例は、パッケージ層によって、低温溶融接合プロセスにおいて第２チップに対して効果的な支持役割を果たし、低温溶融接合プロセスの操作可能性を向上させ、他方、低温溶融接合プロセスによって、第１酸化層と第２酸化層との接触面に共有結合を形成して、共有結合によって接合され、接合強度が高く、それにより、前記デバイスウェハーと第２チップとの接合強度を顕著に向上させ、これに対応してパッケージ歩留まりを向上させる。
【００１５】
本発明の上記目的、特徴及び利点をより顕著かつ理解しやすくするために、以下、図面を用いて本発明の具体的な実施例について詳細に説明する。
【００１６】
図１〜図１０は、本発明のウェハレベルパッケージ方法の一実施例での各ステップに対応する構成概略図である。
【００１７】
図１を参照して、第１チップ４１０が集積されるデバイスウェハー（ＣＭＯＳ  Ｗａｆｅｒ）４００を提供し、前記デバイスウェハー４００は、前記第１チップ４１０が集積される第１正面４０１と、前記第１正面４０１と背向する第１背面４０２とを含む。
【００１８】
本実施例では、前記ウェハレベルパッケージ方法は、ウェハレベルパッケージシステムインパッケージを実現するために用いられ、前記デバイスウェハー４００は、後続のプロセスにおいて集積すべきチップに接合するために用いられる。
【００１９】
前記デバイスウェハー４００は、デバイス製作済みのウェハーであり、前記デバイスウェハー４００は、集積回路製作技術で製造されてもよく、たとえば、堆積、エッチングなどのプロセスによりＮＭＯＳデバイス及びＰＭＯＳデバイスなどのデバイスを半導体基板上に形成し、誘電体層、金属相互接続構造及び金属相互接続構造に電気的に接続されるパッドなどの構造を前記デバイス上に形成し、それにより、前記デバイスウェハー４００に少なくとも１つの第１チップ４１０を集積し、前記第１チップ４１０に第１パッド（Ｐａｄ）４２０を形成する。
【００２０】
なお、前記第１チップ４１０が複数ある場合、前記複数の第１チップ４１０は、同じタイプまたは異なるタイプのチップであってもよい。
【００２１】
ただし、容易に図示するために、本実施例では、前記デバイスウェハー４００に３つの第１チップ４１０が集積されることを例として説明するが、前記第１チップ４１０の数量が３つに限られない。
【００２２】
本実施例では、前記デバイスウェハー４００の半導体基板は、シリコン基板である。他の実施例では、前記半導体基板の材料は、さらに、ゲルマニウム、シリコンゲルマニウム、炭化ケイ素、砒化ガリウムまたはガリウム化インジウムなどの他の材料であってもよく、前記半導体基板は、さらに、絶縁体上シリコン基板又は絶縁体上ゲルマニウム基板などの他のタイプの基板であってもよい。前記半導体基板の材料は、プロセス需要を満たすまたは集積されやすい材料であってもよい。
【００２３】
本実施例では、前記デバイスウェハー４００は、前記第１チップ４１０が集積される第１正面４０１と、前記第１正面４０１と背向する第１背面４０２とを含み、前記第１正面４０１から前記第１パッド４２０を露出させる。前記第１パッド４２０は、前記デバイスウェハー４００のワイヤボンドパッド（Ｂｏｎｄ  Ｐａｄ）であり、前記第１チップ４１０と他の回路との電気的な接続を実現するために用いられ、前記第１背面４０２とは、前記デバイスウェハー４００における、前記第１パッド４２０から離れる側の半導体基板の底部面である。
【００２４】
本実施例では、実際のプロセスの需要に応じて、前記デバイスウェハー４００の厚さが１０ミクロン〜１００ミクロンである。
【００２５】
続いて図１を参照し、前記第１正面４０１に第１酸化層４５０を形成する。
【００２６】
前記第１酸化層４５０は、後続の溶融接合（Ｆｕｓｉｏｎ  Ｂｏｎｄｉｎｇ）プロセスの接合層として、前記デバイスウェハー４００と集積すべきチップとの間の物理的接続を実現するために用いられる。前記溶融接合プロセスの後に、前記デバイスウェハー４００と集積すべきチップとの間の接合層は、共有結合によって接合することができ、それにより、前記デバイスウェハー４００と集積すべきチップとの接合強度の向上に寄与する。
【００２７】
本実施例では、前記第１酸化層４５０の材料は、酸化ケイ素である。酸化ケイ素材料を選択することで、後続の溶融接合プロセスの過程において、前記デバイスウェハー４００と集積すべきチップをＳｉ−Ｏ−Ｓｉの共有結合によって接合することができ、ケイ素−酸素結合の結合エネルギーが大きいため、前記デバイスウェハー４００と集積すべきチップとの接合強度をさらに向上させることに寄与し、酸化ケイ素材料は、高いプロセス互換性を有し、さらにプロセスに一般的に使用されている、コストが低い材料であるため、酸化ケイ素材料を選択することで、プロセスの難易度及びプロセスコストの低減に寄与し、形成されるパッケージ構造の性能への影響の低減に寄与する。他の実施例では、前記第１酸化層は、さらに、酸化ハフニウム、酸化アルミニウムまたは酸化ランタンであってもよい。
【００２８】
具体的には、原子層堆積（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ、ＡＬＤ）プロセスを用いて前記第１酸化層４５０を形成する。原子層堆積プロセスとは、気相前駆体を交互にパルスで反応キャビティ内に導入し、堆積すべきベースに化学吸着して表面反応が生じる堆積プロセスである。原子層堆積プロセスによって、前記第１酸化層４５０が原子層の形態で前記第１正面４０１に形成され、従って、堆積レートの均一性、前記第１酸化層４５０の厚さ均一性及び前記第１酸化層４５０における構造均一性の向上に寄与し、前記第１酸化層４５０が良好な被覆能力を有し、原子層堆積プロセスのプロセス温度が通常低く、従って、さらに、サーマルバジェット（Ｔｈｅｒｍａｌ  Ｂｕｄｇｅｔ）を減少させ、ウェハー歪み（Ｗａｆｅｒ  Ｄｉｓｔｏｒｔｉｏｎ）、デバイスの性能偏差の確率を低下させることに寄与する。
【００２９】
他の実施例では、前記第１酸化層の材料に基づいて、前記第１酸化層を形成するプロセスは、さらに、低圧化学気相堆積（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ、ＬＰＣＶＤ）プロセス、金属有機化学気相堆積（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ、ＭＯＣＶＤ）プロセス、物理気相堆積（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ、ＰＶＤ）プロセスまたはパルスレーザー堆積（Ｐｕｌｓｅｄ  Ｌａｓｅｒ  Ｄｅｐｏｓｉｔｉｏｎ、ＰＬＤ）プロセスであってもよい。
【００３０】
図２を参照し、被接合面（図示せず）を有する集積すべき第２チップ２００を提供する。
【００３１】
前記第２チップ２００は、ウェハレベルパッケージシステムインパッケージでの集積すべきチップとして用いられ、前記第２チップ２００の数量が少なくとも１つであるとともに、第１チップ４１０（図１に示す）の数量と同じである。
【００３２】
前記第２チップ２００は、能動素子、受動素子、微小電気機械システム、光学素子などの素子のうちの１種または複数種であってもよい。具体的には、前記第２チップ２００は、記憶チップ、通信チップ、プロセスチップ、フラッシュメモリチップまたはロジックチップであってもよい。他の実施例では、前記第２チップは、さらに、他の機能チップであってもよい。
【００３３】
本実施例では、前記ウェハレベルパッケージシステムインパッケージは、異なる機能の複数の第２チップ２００を１つのパッケージ構造に組合せるために用いられる、従って、前記複数の第２チップ２００は、異なる機能タイプの複数のウェハーを切断することで取得される。他の実施例では、実際のプロセスの需要に応じて、前記複数の第２チップの機能タイプは、さらに同じであってもよい。
【００３４】
複数の第２チップ２００を前記デバイスウェハー４００（図１に示す）に集積し、前記デバイスウェハー４００においてパッケージ集積製造プロセスを完了することにより、パッケージ構造の面積を大幅に減少させ、製造コストを低減させ、電気特性を最適化させ、バッチ製造可能であるなどの利点を有し、作業負荷及び設備の要件を顕著に低下させることができる。
【００３５】
なお、本実施例のウェハレベルパッケージ方法は、ヘテロ集積を実現するために用いられ、従って、前記複数の第２チップ２００は、シリコンウェハーで製造されるチップである。他の実施例では、前記第２チップは、他の材質で形成されるチップであってもよい。
【００３６】
ただし、容易に図示するために、本実施例では、前記第２チップ２００の数量が３つであることを例として説明するが、前記第２チップ２００の数量が３つに限られない。
【００３７】
前記第２チップ２００は、集積回路製作技術で製造されてもよく、前記第２チップ２００は、通常、半導体基板上に形成されるＮＭＯＳデバイスまたはＰＭＯＳデバイスなどのデバイスを含み、誘電体層、金属相互接続構造及びパッドなどの構造をさらに含む。
【００３８】
本実施例では、前記第２チップ２００は、第２パッド２１０が形成される第２正面２０１と、前記第２正面２０１と背向する第２背面２０２とを含み、前記第２正面２０１から前記第２パッド２１０を露出させる。前記第２パッド２１０は、ワイヤボンドパッドであり、前記第２チップ２００と他の回路との電気的な接続を実現するために用いられ、前記第２背面２０２とは、前記第２チップ２００における、前記第２パッド２１０から離れる側の半導体基板の底部面である。
【００３９】
本実施例では、前記第２チップ２００の被接合面が前記第２正面２０１であり、すなわち、この後、前記第２正面２０１を前記デバイスウェハー４００に対向させ、それにより、この後、前記デバイスウェハー４００を貫通するとともに、前記第２チップ２００に電気的に接続される貫通穴構造（たとえば、スルーシリコンビア構造）を形成するとき、前記貫通穴構造の厚さを減少させることに寄与し、前記貫通穴構造を形成するプロセスの難易度を低減させ、プロセスコストを低減させることに寄与する。他の実施例では、実際のプロセスの需要に応じて、前記被接合面は、さらに、前記第２背面であってもよく、すなわち、この後、前記第２背面を前記デバイスウェハーに対向させる。
【００４０】
続いて図２を参照し、前記被接合面（図示せず）上に第２酸化層２５０を形成する。
【００４１】
前記第２酸化層２５０は、後続の溶融接合プロセスの接合層として、前記デバイスウェハー４００（図１に示す）と前記第２チップ２００との間の物理的接続を実現するために用いられ、それにより、共有結合によって前記第２チップ２００と前記デバイスウェハー４００との接合強度を顕著に向上させる。
【００４２】
また、この後、前記デバイスウェハー４００を貫通するとともに、前記第２チップ２００に電気的に接続される貫通穴構造を形成するとき、前記貫通穴構造を形成するプロセスは、通常、貫通孔エッチングプロセス（たとえば、スルーシリコンビアエッチングプロセス）を含み、前記貫通孔エッチングプロセスでは、前記デバイスウェハー４００及び第２酸化層２５０を順にエッチングし、前記第２酸化層２５０が無機材料であり、デバイスウェハー４００の材料も無機材料であるため、有機粘着層（たとえば、ダイアタッチフィルム）を接合層として用いる技術案に比べて、前記第２酸化層２５０を接合層として用いる技術案によって、さらに後続の貫通孔エッチングプロセスの難易度を低減させることに寄与し、前記貫通孔エッチングプロセスの後、前記第２酸化層２５０内のエッチング穴径が大きすぎるという課題を回避することができ、それにより、前記貫通穴構造との電気的な接続性能の向上に寄与する。
【００４３】
本実施例では、前記第２酸化層２５０は、材料が前記第１酸化層４５０の材料と同じであり、それにより、後続の溶融接合プロセスにおいて、共有結合の結合を良好に実現し、前記第２酸化層２５０と第１酸化層４５０との接合強度をさらに向上させることに寄与する。具体的には、原子層堆積プロセスを用いて前記第２酸化層２５０を形成し、前記第２酸化層２５０の材料が酸化ケイ素である。
【００４４】
他の実施例では、前記第２酸化層は、さらに、酸化ハフニウム、酸化アルミニウムまたは酸化ランタンであってもよく、前記第２酸化層を形成するプロセスは、さらに、前記第２酸化層の材料に応じて、低圧化学気相堆積プロセス、金属有機化学気相堆積プロセス、物理気相堆積プロセスまたはパルスレーザー堆積プロセスであってもよい。
【００４５】
前記第２酸化層２５０についての具体的な説明は、前記第１酸化層４５０についての前記関連する説明を参照することができ、本実施例では、ここで繰り返し説明しない。
【００４６】
本実施例では、前記第２チップ２００の被接合面が前記第２正面２０１であり、これに対応して、前記第２酸化層２５０が前記第２正面２０１上に形成される。他の実施例では、前記被接合面が第２背面である場合、前記第２酸化層が前記第２背面上に対応して形成される。
【００４７】
なお、前記複数の第２チップ２００がウェハーを切断することで取得され、従って、前記第２酸化層２５０の形成効率及び形成品質を向上させるために、前記第２チップ２００が集積されるウェハー上に前記第２酸化層２５０を形成した後、前記第２酸化層２５０が形成されるウェハーを切断することで、前記第２酸化層２５０が形成される第２チップ２００を取得する。
【００４８】
続いて図２を参照し、支持基板１００を提供し、前記第２チップ２００の前記第２酸化層２５０と背向する表面を前記支持基板１００上に仮接合する。
【００４９】
前記支持基板１００は、前記複数の第２チップ２００に対して支持役割を果たすために用いられ、それにより、後続のプロセスを容易に行い、後続のプロセスの操作可能性を向上させ、前記支持基板１００は、さらに、後続の射出成形（Ｍｏｌｄｉｎｇ）プロセスにプロセスプラットフォームを提供することができ、仮接合（Ｔｅｍｐｏｒａｒｙ  Ｂｏｎｄｉｎｇ）によって、この後、前記第２チップ２００と支持基板１００とを容易に分離することができる。
【００５０】
本実施例では、前記支持基板１００は、キャリアウェハー（Ｃａｒｒｉｅｒ  Ｗａｆｅｒ）である。具体的には、前記支持基板１００は、半導体基板（たとえば、シリコン基板）、有機ガラスウェハー、無機ガラスウェハー、樹脂ウェハー、半導体材料ウェハー、酸化物結晶ウェハー、セラミックウェハー、金属ウェハー、有機プラスチックウェハー、無機酸化物ウェハーまたはセラミック材料ウェハーであってもよい。
【００５１】
本実施例では、粘着層１５０を介して、前記第２チップ２００の第２背面２０２を前記支持基板１００に粘着する。本実施例では、前記粘着層１５０は、ダイアタッチフィルム（Ｄｉｅ  Ａｔｔａｃｈ  Ｆｉｌｍ、ＤＡＦ）である。他の実施例では、前記粘着層は、さらに、ドライフィルム（Ｄｒｙ  Ｆｉｌｍ）、ＵＶ接着剤または熱硬化性接着剤であってもよい。
【００５２】
他の実施例では、前記第２チップの被接合面が前記第２背面である場合、前記粘着層を介して前記第２チップの第２正面を前記支持基板上に粘着する。
【００５３】
図３を参照し、前記第２酸化層２５０の頂部を露出させる、前記第２チップ２００の側壁に被覆されるパッケージ層３００を前記支持基板１００上に形成する。
【００５４】
前記パッケージ層３００は、前記第２チップ２００に被覆されており、この後、前記第２チップ２００とデバイスウェハー４００（図１に示す）とを接合した後、前記パッケージ層３００は、密封及び防水の役割を果たし、前記第２チップ２００を保護することができ、それにより、前記第２チップ２００が破損、汚染または酸化される確率を低下させ、さらに、取得されるパッケージ構造の性能を最適化させることに寄与し、前記パッケージ層３００は、前記複数の第２チップ２００に被覆されており、さらに前記第２チップ２００に対して支持役割を果たすことができ、後続の溶融接合プロセスの操作可能性を向上させ、前記第２チップ２００への後続の製造プロセスの影響の減少に寄与する。
【００５５】
本実施例では、前記パッケージ層３００から前記第２酸化層２５０の頂部を露出させ、それにより、この後の前記第２酸化層２５０と第１酸化層４５０（図１に示す）との溶融接合プロセスにプロセス基礎を提供する。また、前記パッケージ層３００を形成するステップでは、前記第２チップ２００の被接合面（図示せず）に前記第２酸化層２５０が形成されるため、前記パッケージ層３００を形成するプロセスによる前記被接合面への影響を回避し、前記被接合面と第２酸化層２５０との接合強度への影響をさらに減少させる。
【００５６】
本実施例では、前記パッケージ層３００の材料がエポキシ樹脂（Ｅｐｏｘｙ）である。エポキシ樹脂は、収縮率が低く、粘着性が高く、耐食性が高く、電気特性に優れ及びコストが低いなどの利点を有するため、電子デバイス及び集積回路のパッケージ材料として広く用いられる。他の実施例では、前記パッケージ層の材料は、さらに、ポリミイドまたはシリコンなどの熱硬化性材料であってもよい。
【００５７】
本実施例では、射出成形プロセスによって、液体のモールドコンパウンド又は固体のモールドコンパウンドを用い、前記パッケージ層３００を形成し、前記パッケージ層３００の形状がウェハー状であり、前記ウェハー状パッケージ層３００の直径が前記デバイスウェハー４００の直径と同じである。他の実施例では、前記パッケージ層は、他の適切な形状であってもよい。
【００５８】
具体的には、ホットプレス射出成形プロセスを用い、前記第２チップ２００に被覆される射出成形膜を前記支持基板１００上に形成し、前記射出成形模に対して平坦化処理を行って、前記第２酸化層２５０の頂部を露出させる。
【００５９】
本実施例では、後続のプロセスの過程において、前記第２チップ２００に対する支持役割を増加させるために、パッケージ層３００を形成した後、前記支持基板１００を残すことで、前記支持基板１００がパッケージ層３００とともに前記第２チップ２００に対して支持役割を果たす。他の実施例では、さらに前記パッケージ層を形成した後、前記第２チップ及び支持基板に対して剥離（Ｄｅ−ｂｏｎｄｉｎｇ）処理を行って、前記支持基板及び粘着層を除去してもよい。
【００６０】
図４〜図８を参照し、前記第１酸化層４５０及び前記第２酸化層２５０を介して、低温溶融接合プロセスを用いて前記デバイスウェハー４００と第２チップ２００との接合を実現する。
【００６１】
溶融接合は、主に界面化学力で接合するプロセスであり、前記溶融接合プロセスの過程において、前記第１酸化層４５０と第２酸化層２５０との接触面に共有結合を形成して、共有結合によって接合され、前記第１酸化層４５０と第２酸化層２５０とが高い接合強度を有し、それにより、前記デバイスウェハー４００と第２チップ２００との接合強度を向上させ、前記接合強度への後続のプロセスの影響が小さく、これに対応して、ウェハレベルパッケージシステムインパッケージのパッケージ歩留まりを向上させる。また、前記パッケージ層３００が前記溶融接合プロセスのプロセス環境に露出されるため、低温溶融接合プロセスを用いることにより、溶融接合プロセスにおいてのアニーリング処理のプロセス温度を合理的に下げ、それにより、前記パッケージ層３００への前記溶融接合プロセスの影響を減少させる。
【００６２】
具体的には、図５及び図６を参照し、前記溶融接合プロセスのステップは、前記第１酸化層４５０（図５に示す）表面及び第２酸化層２５０（図６に示す）の表面に対してプラズマ活性化処理１１０を行うステップを含む。
【００６３】
一方、プラズマ活性化処理１１０によって、前記第１酸化層４５０及び第２酸化層２５０の表面の汚染物及び不純物などがガス状になり、プラズマシステムの真空ポンプから排出され、それにより、汚染物及び不純物を除去する役割を果たし、たとえば、金属汚染及び有機汚染物を良好に除去することができる。
【００６４】
他方、前記プラズマ活性化処理１１０のプラズマが前記第１酸化層４５０の表面及び第２酸化層２５０の表面に衝撃し、安定しない非ブリッジ接続の酸素原子にエネルギーを与え、前記酸素原子が結合された原子から離れ、前記プラズマ活性化処理１１０がさらに前記第１酸化層４５０及び第２酸化層２５０の表面での炭化水素を破壊し、前記第１酸化層４５０及び第２酸化層２５０の表面でのヒドロキシ基（Ｏ−Ｈ）の形成を増加させ、それにより、前記第１酸化層４５０及び第２酸化層２５０の表面活性を向上させ、前記第１酸化層４５０及び第２酸化層２５０の表面に多くのダングリングボンドを形成し、さらにこの後、前記第１酸化層４５０と第２酸化層２５０との接触面での共有結合の形成に良好な基礎を提供する。前記第１酸化層４５０及び第２酸化層２５０の表面のダングリングボンドが多ければ、表面エネルギーが多くなり、この後に形成される共有結合の数量も多くなり、前記接触面を共有結合によって結合される効果が良好になる。
【００６５】
本実施例では、前記第１酸化層４５０と第２酸化層２５０との材料が酸化ケイ素であり、従って、前記プラズマ活性化処理１１０の後、前記第１酸化層４５０及び第２酸化層２５０の表面に多くのシラノール（Ｓｉ−ＯＨ）接合がダングリングされる。
【００６６】
前記プラズマ活性化処理１１０に用いられる反応ガスは、Ａｒ、Ｎ2、Ｏ2及びＳＦ6のうちの１種または複数種を含んでもよい。本実施例では、前記プラズマ活性化処理１１０に用いられる反応ガスは、Ｏ2であり、すなわち、前記プラズマ活性化処理１１０は、酸素プラズマ活性化処理である。
【００６７】
前記プラズマ活性化処理１１０のＲＦ電力は、小さすぎたり大きすぎたりしてはならない。前記プラズマ活性化処理１１０の過程において、ＲＦ電力源の生じたＲＦ電場を利用して電子を加速し、各電子を反応気体分子と衝撃させて運動エネルギーを移し、それにより、各反応気体分子がイオン化されてプラズマを生じる。
【００６８】
ＲＦ電力が小さすぎると、前記反応ガスがプラズマ化されにくく、プラズマが足らず、プラズマ安定性が低くなるという課題を引き起こしやすく、そのため、前記第１酸化層４５０及び第２酸化層２５０の表面活性を向上させることに不利であり、前記第１酸化層４５０及び第２酸化層２５０の表面のダングリングボンドが減少してしまい、この後、前記第１酸化層４５０と第２酸化層２５０との接触面に形成される共有結合の数量が減少し、さらに前記第１酸化層４５０と第２酸化層２５０との接合強度の低下を招いてしまい、前記ＲＦ電力が大きすぎると、前記反応ガスがプラズマされた後に取得される運動エネルギーが大きすぎ、前記第１酸化層４５０及び第２酸化層２５０への衝撃作用が強すぎることを招きやすく、それにより、前記第１酸化層４５０及び第２酸化層２５０の表面を破損しやすくなり、前記第１酸化層４５０及び第２酸化層２５０の表面に微小欠陥（Ｍｉｃｒｏ−ｄｅｆｅｃｔ）を形成し、後続のアニーリング処理の後にアニーリングによる欠けが生じやすく、逆に、前記第１酸化層４５０と第２酸化層２５０とのこの後の接合強度の低下を招きやすく、ＲＦ電力が大きすぎると、多すぎるエネルギーを消費するため、プロセスコストを増加させてしまう。このため、本実施例では、前記プラズマ活性化処理１１０のＲＦ電力が２０Ｗ〜２００Ｗである。
【００６９】
前記プラズマ活性化処理１１０のプロセス圧力は、小さすぎたり大きすぎたりしてはならない。前記プロセス圧力が前記ＲＦ電力に影響を与え、前記プロセス圧力が大きければ、プラズマの平均自由行程が短くなり、前記プラズマ間が衝撃する確率が大きくなり、それにより、前記プラズマ活性化処理１１０の効果が低くなってしまい、これに対応して、前記プラズマ活性化処理１１０の効果を確保するために、所要のＲＦ電力が高くなり、また、前記プロセス圧力が小さすぎると、前記プラズマの安定性を低下させやすく、これに対応して、プラズマの不安定さの抑制に必要なＲＦ電力が高くなる。このため、本実施例では、前記プラズマ活性化処理１１０のＲＦ電力に基づいて、前記プロセス圧力をマッチングする数値範囲に調整する。具体的には、前記プロセス圧力が０．１ｍＢａｒ〜１０ｍＢａｒである。
【００７０】
前記プラズマ活性化処理１１０の処理時間は、短すぎたり長すぎたりしてはならない。前記処理時間が短すぎると、ＲＦ電力及び反応ガスの流量が一定の場合に、前記第１酸化層４５０及び第２酸化層２５０の表面の活性化効果も低くなり、この後、前記第１酸化層４５０と第２酸化層２５０との接触面に形成される共有結合の数量も減少し、それにより、前記第１酸化層４５０と第２酸化層２５０との接合強度を低下させてしまい、前記処理時間が長すぎると、前記第１酸化層４５０及び第２酸化層２５０の表面を破損しやすいため、前記第１酸化層４５０及び第２酸化層２５０の表面に微小欠陥を形成し、処理時間が長すぎると、さらに、過剰のヒドロキシ基が生じ、後続のアニーリング処理の後に、過剰の副産物（Ｈ2Ｏ及びＨ2など）が生じやすく、それにより、アニーリングによる欠けが生じ、逆に、後続の前記第１酸化層４５０と第２酸化層２５０との接合強度を低下させやすく、また、プロセス時間が長すぎると、プロセスコストの増加を招きやすい。このため、本実施例では、前記プラズマ活性化処理１１０の処理時間が０．１分間〜１０分間である。
【００７１】
本実施例では、前記プラズマ活性化処理１１０のＲＦ電力、プロセス圧力、反応ガスの流量及び処理時間を合理的な範囲に統括的に設定し、それにより、処理効率及び安定性を向上させ、プロセスコストを低減させるとともに、前記第１酸化層４５０と第２酸化層２５０との活性化効果を向上させる。
【００７２】
図７を参照し、本実施例では、前記溶融接合プロセスのステップは、前記プラズマ活性化処理１１０（図５及び図６に示す）の後に、前記第２チップ２００と第１チップ４１０の予め設定される相対位置関係に基づいて、前記第２酸化層２５０と第１酸化層４５０とを対向して設けて、貼り合わせ、前記デバイスウェハー４００及び第２チップ２００に接合圧力を印加し、予備接合処理１２０を行うステップをさらに含む。
【００７３】
前記プラズマ活性化処理１１０の後に、前記第１酸化層４５０及び第２酸化層２５０の表面に多くのダングリングボンドを有するため、前記予備接合処理１２０によって、前記第１酸化層４５０と第２酸化層２５０との界面の化学結合の連結を実現する。
【００７４】
本実施例では、前記プラズマ活性化処理１１０の後に、前記第１酸化層４５０及び第２酸化層２５０の表面に多くのＳｉ−ＯＨ接合がダングリングされるため、前記第２酸化層２５０と第１酸化層４５０とを対向して設けて、貼り合わせた後に、前記第１酸化層４５０と第２酸化層２５０との接触面がファンデルワールス力の作用でブリッジ接続される。
【００７５】
具体的には、実際のプロセスの需要に応じて、前記第２酸化層２５０と第１酸化層４５０とを対向して設けて、貼り合わせた後に、前記第２チップ２００が対応する第１チップ４１０と上下に１つずつ対応し、前記第１酸化層４５０での前記第２チップ２００及び第１チップ４１０の投影が相互にずれており、前記デバイスウェハー４００の第１背面４０２、及び前記支持基板１００の前記第２チップ２００と背向する表面に接合圧力を印加して、前記予備接合処理１２０を行う。
【００７６】
前記支持基板１００に接合圧力を印加することで、前記複数の第２チップ２００の受力均一性の向上に寄与し、直接前記第２チップ２００に接合圧力を印加する技術案に比べて、前記予備接合処理１２０による前記第２チップ２００への破損の低減に寄与する。
【００７７】
なお、前記予備接合処理１２０の接合圧力を増加させることで、前記第１酸化層４５０と第２酸化層２５０との界面の化学結合の連結効果及び強度の向上に寄与するが、前記接合圧力が大きすぎると、逆に、前記デバイスウェハー４００、第１酸化層４５０、第２酸化層２５０及び第２チップ２００へ悪影響を与え、たとえば、歪みの問題などが生じる。このため、本実施例では、前記第１酸化層４５０と第２酸化層２５０との界面の化学結合の連結を効果的に実現するとともに、プロセスリスクを低下させるために、前記予備接合処理１２０の接合圧力が１ニュートン〜２０ニュートンである。
【００７８】
ただし、前記予備接合処理１２０の処理時間は、短すぎたり長すぎたりしてはならない。前記予備接合処理１２０の処理時間を延長させることにより、前記第１酸化層４５０と第２酸化層２５０との接触面の化学結合の連結効果及び強度の向上に寄与し、従って、接合圧力が一定の場合に、前記処理時間が短すぎると、前記第１酸化層４５０と第２酸化層２５０との界面の化学結合の連結効果が低いという課題を招きやすく、前記処理時間が長すぎると、逆に、プロセス時間の浪費、効率の低下を招いてしまう。このため、本実施例では、前記第１酸化層４５０と第２酸化層２５０との界面の化学結合の連結を効果的に実現するとともに、プロセス効率を向上させるために、前記予備接合処理１２０の処理時間が１０秒〜６０秒である。
【００７９】
図８を参照し、本実施例では、前記溶融接合プロセスのステップは、前記予備接合処理１２０（図７に示す）の後に、前記デバイスウェハー４００及び第２チップ２００に対してアニーリング処理を行うステップをさらに含む。
【００８０】
前記アニーリング処理によって、前記第１酸化層４５０と第２酸化層２５０との接触面のヒドロキシ基の間が脱水縮合反応し、それにより、前記第１酸化層４５０と第２酸化層２５０がＳｉ−Ｏ−Ｓｉの共有結合の結合を形成し、ケイ素−酸素結合の結合エネルギーが大きいため、前記第１酸化層４５０と第２酸化層２５０との接合強度をさらに向上させる。
【００８１】
前記アニーリング処理のプロセス温度は、低すぎたり高すぎたりしてはならない。前記プロセス温度が低すぎると、脱水縮合反応の効果を低下させやすく、前記第１酸化層４５０と第２酸化層２５０との接合強度を向上させることに不利であり、前記プロセス温度が高すぎると、前記デバイスウェハー４００及び第２チップ２００内に形成されるデバイスの性能へ悪影響を与えやすく、前記パッケージ層３００の耐高温性が通常低く、従って、さらに前記パッケージ層３００へ悪影響を与えやすい。このため、本実施例では、前記アニーリング処理のプロセス温度が２００℃〜５００℃である。
【００８２】
本実施例では、前記アニーリング処理のプロセス温度が低く、従って、デバイスウェハー４００及び第２チップ２００内に形成されるデバイスの性能、及び前記パッケージ層３００のへの前記アニーリング処理の影響を減少させることに寄与する。
【００８３】
前記アニーリング処理のプロセス時間は、短すぎたり長すぎたりしてはならない。前記プロセス時間が短すぎると、前記脱水縮合反応を十分に行うことが困難であり、それにより、前記第１酸化層４５０と第２酸化層２５０との接合強度を向上させることに不利であり、前記プロセス時間が長すぎると、逆に、プロセス時間の浪費、効率低下の問題を引き起こし、前記デバイスウェハー４００及び第２チップ２００をアニーリング環境に長い間放置すると、プロセスリスクが増加してしまう。このため、本実施例では、前記アニーリング処理のプロセス時間が２０分間〜２００分間である。
【００８４】
本実施例では、前記アニーリング処理のプロセス温度及びプロセス時間を合理的な範囲に統括的に設定し、それにより、接合強度を向上させるとともに、副作用の発生確率を低下させる。
【００８５】
なお、前記第２チップ２００と支持基板上１００とが前記粘着層１５０（図７に示す）を介して仮接合されるが、前記粘着層１５０の耐温性が低いため、前記アニーリング処理のプロセス温度下で、前記粘着層１５０の接着性が低くなることを招きやすく、前記キャリアウェハー１００と第２チップ２００とが分離する可能性が高くなり、前記アニーリング処理を正常に行うことへ悪影響を与えやすい。
【００８６】
このため、本実施例では、プロセスの安定性及び安全性を確保するために、前記予備接合処理１２０の後、前記デバイスウェハー４００及び第２チップ２００に対して前記アニーリング処理を行う前に、前記第２チップ２００及びキャリアウェハー１００に対して剥離処理を行うことにより、前記キャリアウェハー１００及び粘着層１５０を除去するステップをさらに含む。
【００８７】
具体的には、前記剥離処理のプロセスは、化学的腐食、機械的剥離、機械的研磨、熱ベーキング、紫外線照射、レーザーアブレーション、化学的機械的研磨及び湿式剥離のうちの１種または複数種であってもよく、前記粘着層１５０の材料に応じて適宜なプロセスを選択してもよい。
【００８８】
他の実施例では、実際のプロセスの状況に応じて、前記低温溶融接合プロセスの完了後に、前記第２チップ及び支持基板に対して剥離処理を行ってもよい。
【００８９】
ただし、前記低温溶融接合プロセスの接合強度を向上させるために、前記プラズマ活性化処理１１０（図５及び図６に示す）の後、前記予備接合処理１２０を行う前に、前記第１酸化層４５０の表面及び第２酸化層２５０の表面を脱イオン水で洗浄処理するステップと、前記脱イオン水による予備洗浄処理の後に、前記第１酸化層４５０の表面及び第２酸化層２５０の表面に対して乾燥処理を行うステップとをさらに含む。
【００９０】
前記脱イオン水洗浄処理及び乾燥処理によって、前記第１酸化層４５０及び第２酸化層２５０の表面品質を向上させ、それにより、前記第１酸化層４５０と第２酸化層２５０との接合強度を向上させる。
【００９１】
具体的には、脱イオン水を用いて前記第１酸化層４５０及び第２酸化層２５０の表面を洗浄することで、前記脱イオン水洗浄処理が完了され、前記脱イオン水洗浄処理の後に、Ｎ2を用いて前記第１酸化層４５０及び第２酸化層２５０を吹くことで、前記乾燥処理が完了される。
【００９２】
また、図４を参照し、前記パッケージ層３００を形成した後、前記プラズマ活性化処理１１０（図５及び図６に示す）の前に、第３酸化層２１５を前記パッケージ層３００上に形成するステップをさらに含み、前記第３酸化層２１５の頂部が前記第２酸化層２５０の頂部と揃えられ、前記第３酸化層２１５の材料が前記第２酸化層２５０の材料と同じである。
【００９３】
前記パッケージ層３００を形成する製造プロセスは、平坦化処理を含み、前記平坦化処理の後に、前記パッケージ層３００の表面の平坦度が低くなるという課題が生じやすく、それにより、前記パッケージ層３００と前記第１酸化層４５０（図７に示す）との間でのスリットの形成を招きやすく、従って、前記第３酸化層２１５によって、スリットの発生を効果的に減少させることができ、前記第３酸化層２１５と前記第１酸化層４５０とが良好な密着度を有するため、取得されるパッケージ構造の性能の向上に寄与する。
【００９４】
また、前記第３酸化層２１５の材料が前記第２酸化層２５０、第１酸化層４５０の材料と同じであり、プロセス互換性を向上させるとともに、前記低温溶融接合プロセスの過程において、前記第３酸化層２１５を接合層の一部とされてもよく、すなわち、前記第１酸化層４５０がさらに前記第３酸化層２１５と共有結合によって接合されてもよく、従って、前記第３酸化層２１５によって、前記デバイスウェハー４００と第２チップ２００との接合強度をさらに向上させることに寄与し、それにより、ウェハレベルパッケージシステムインパッケージのパッケージ歩留まりをさらに向上させる。
【００９５】
本実施例では、原子層堆積プロセスを用いて前記第３酸化層２１５を形成し、前記第３酸化層２１５の材料は、酸化ケイ素である。他の実施例では、前記第３酸化層は、さらに、酸化ハフニウム、酸化アルミニウムまたは酸化ランタンであってもよく、前記第３酸化層を形成するプロセスは、前記第３酸化層の材料に応じて、さらに、低圧化学気相堆積プロセス、金属有機化学気相堆積プロセス、物理気相堆積プロセスまたはパルスレーザー堆積プロセスであってもよい。
【００９６】
前記第３酸化層２１５についての具体的な説明は、前記第１酸化層４５０についての前記関連する説明を参照することができ、本実施例では、ここで繰り返し説明しない。
【００９７】
なお、図９を参照し、前記溶融接合プロセスの後に、前記第１背面４０２に対して薄型化処理を行うステップをさらに含む。
【００９８】
前記第１背面４０２に対して薄型化処理を行うことで、前記デバイスウェハー４００の厚さを減少させ、それにより、前記デバイスウェハー４００の放熱効果を改善、後続パッケージ製造プロセスの実行に寄与し、パッケージ後に取得されるパッケージ構造の全体厚さを減少させ、それにより、前記パッケージ構造の性能を向上させる。
【００９９】
本実施例では、前記薄型化処理に用いられるプロセスは、背部研磨プロセス、化学的機械的研磨（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ、ＣＭＰ）プロセス及びウエットエッチングプロセスのうちの１種または複数種であってもよい。
【０１００】
前記薄型化処理の停止位置を効果的に制御するために、前記デバイスウェハー４００の製造プロセスにおいて、通常、前記停止位置を制限するためのディープトレンチ分離構造を前記デバイスウェハー４００の半導体基板内に形成することで、前記薄型化処理を前記分離構造の底部に停止する。
【０１０１】
他の実施例では、さらに前記デバイスウェハーの製造プロセスにおいて、中性のドーピングイオン（たとえば、酸素イオン及び窒素イオンのうち１種または２種）を用いて前記デバイスウェハー４００の半導体基板内に停止領域を形成してもよく、それにより、前記薄型化処理を前記停止領域の底部に停止する。他の実施例では、前記デバイスウェハーの半導体基板が絶縁体上シリコン基板又は絶縁体上ゲルマニウム基板である場合、さらに前記半導体基板の底部基板層に対して薄型化処理を行ってもよく、それにより、前記絶縁体層の底部に良好に停止することができる。
【０１０２】
なお、前記薄型化処理の後に、前記デバイスウェハー４００の厚さは、薄すぎたり厚すぎたりしてはならない。前記デバイスウェハー４００の厚さが薄すぎると、前記デバイスウェハー４００の機械的性質が低く、前記デバイスウェハー４００内に形成されるデバイスなどの構造に対して悪影響を生じやすく、前記デバイスウェハー４００の厚さが薄すぎると、形成されるパッケージ構造の性能を向上させることに不利である。このため、本実施例では、前記薄型化処理の後に、前記デバイスウェハー４００の厚さが５μｍ〜１０μｍである。
【０１０３】
図１０を参照し、前記薄型化処理の後に、前記デバイスウェハー４００内に前記第１チップ４１０に電気的に接続される第１貫通穴構造５１０、及び前記第２チップ２００に電気的に接続される第２貫通穴構造５２０を形成する。
【０１０４】
前記第１貫通穴構造５１０及び第２貫通穴構造５２０によって、前記第１チップ４１０及び第２チップ２００と他の回路との電気的な接続、及び前記第１チップ４１０と第２チップ２００との電気的な接続を実現する。
【０１０５】
本実施例では、前記第１貫通穴構造５１０及び第２貫通穴構造５２０がスルーシリコンビア構造であり、すなわち、前記第１貫通穴構造５１０及び第２貫通穴構造５２０がスルーシリコンビア（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ  Ｖｉａ、ＴＳＶ）エッチングプロセス及びメッキプロセスにより形成される。具体的には、前記第１貫通穴構造５１０と前記第１チップ４１０内の金属相互接続構造とが電気的に接続され、前記第２貫通穴構造５２０と前記第２チップ２００内の第２パッド２１０とが電気的に接続される。
【０１０６】
本実施例では、前記第１貫通穴構造５１０及び第２貫通穴構造５２０の材料は、銅である。他の実施例では、前記第１貫通穴構造及び第２貫通穴構造の材料は、さらに、アルミニウム、タングステン及びチタンなどの導電性材料であってもよい。
【０１０７】
対応して、本発明は、ウェハレベルパッケージ構造をさらに提供する。続いて図１０を参照し、本発明のウェハレベルパッケージ構造の一実施例の構成概略図が示される。
【０１０８】
前記ウェハレベルパッケージ構造は、第１チップ４１０が集積されるデバイスウェハー４００であって、前記デバイスウェハー４００は、前記第１チップ４１０が集積される第１正面４０１と、前記第１正面４０１と背向する第１背面４０２とを含み、前記第１正面４０１が第１酸化層４５０を有するデバイスウェハー４００と、前記デバイスウェハー４００に接合される第２チップ２００であって、前記第２チップ２００は、被接合面（図示せず）を有し、前記被接合面に第２酸化層２５０を有し、前記第２酸化層２５０と前記第１酸化層４５０とが低温溶融接合プロセスにより接続される第２チップ２００と、第２チップ２１０の前記被接合面と背向する表面を露出前させる、前記第１酸化層４５０上に位置するパッケージ層３００と、を含む。
【０１０９】
本実施例では、前記ウェハレベルパッケージ構造がウェハレベルシステムパッケージ構造であり、それにより、前記パッケージ構造の面積を大幅に減少させ、製造コストを低減させ、電気特性を最適化させ、バッチ製造可能であるなどの利点を有し、作業負荷及び設備の要件を顕著に低下させることができる。
【０１１０】
前記デバイスウェハー４００は、デバイス製作済みのウェハーであり、前記デバイスウェハー４００は、半導体基板上に位置するＮＭＯＳデバイス及びＰＭＯＳデバイスなどのデバイスを含んでもよく、さらに前記デバイス上に位置する誘電体層、金属相互接続構造及び前記金属相互接続構造に電気的に接続されるパッドなどの構造を含んでもよい。従って、前記デバイスウェハー４００に少なくとも１つの第１チップ４１０が集積され、前記第１チップ４１０に第１パッド４２０が形成される。
【０１１１】
本実施例では、前記デバイスウェハー４００は、前記第１チップ４１０が集積される第１正面４０１と、前記第１正面４０１と背向する第１背面４０２とを含み、前記第１正面４０１から前記第１パッド４２０を露出させる。前記第１背面４０２とは、前記デバイスウェハー４００における、前記第１パッド４２０から離れる側の半導体基板の底部面である。
【０１１２】
本実施例では、前記デバイスウェハー４００の厚さが５μｍ〜１０μｍである。前記デバイスウェハー４００の厚さが薄いため、前記デバイスウェハー４００の放熱効果を改善することができ、パッケージ製造プロセスの実行に寄与し、前記パッケージ構造の全体厚さを減少させ、それにより、前記パッケージ構造の性能を向上させる。
【０１１３】
前記デバイスウェハー４００についての具体的な説明は、前述した実施例での対応する説明を参照することができ、本実施例では、ここで繰り返し説明しない。
【０１１４】
前記第２チップ２００の数量が少なくとも１つであり、前記第２チップ２００の数量が前記第１チップ４１０の数量と同じである。前記第２チップ２００は、能動素子、受動素子、微小電気機械システム、光学素子などの素子のうちの１種または複数種であってもよい。具体的には、前記第２チップ２００は、記憶チップ、通信チップ、プロセスチップ、フラッシュメモリチップまたはロジックチップであってもよい。他の実施例では、前記第２チップは、さらに、他の機能チップであってもよい。
【０１１５】
本実施例では、前記第２チップ２００の数量が複数であり、前記複数の第２チップ２００は、異なる機能タイプの複数のウェハーを切断することで取得される。他の実施例では、実際のプロセスの需要に応じて、前記複数の第２チップの機能タイプは、さらに同じであってもよい。
【０１１６】
本実施例では、実際のプロセスの需要に応じて、前記第２チップ２００が対応する第１チップ４１０と上下に１つずつ対応し、前記第１酸化層４５０での前記第２チップ２００及び第１チップ４１０の投影が相互にずれている。
【０１１７】
前記第２チップ２００は、集積回路製作技術で製造されてもよく、前記第２チップ２００は、通常、半導体基板に形成されるＮＭＯＳデバイスまたはＰＭＯＳデバイスなどのデバイスを含み、前記デバイスに位置する誘電体層、金属相互接続構造及びパッドなどの構造をさらに含む。
【０１１８】
具体的には、前記第２チップ２００は、第２パッド２１０が形成される第２正面２０１と、前記第２正面２０１と背向する第２背面２０２とを含み、前記第２正面２０１から前記第２パッド２１０を露出させる。前記第２背面２０２とは、前記第２チップ２００における、前記第２パッド２１０から離れる側の半導体基板の底部面である。
【０１１９】
本実施例では、前記第２チップ２００の被接合面が前記第２正面２０１であり、すなわち、前記第２正面２０１が前記デバイスウェハー４００に向いており、これに対応して、前記パッケージ構造の製造過程において、貫通穴構造（たとえば、スルーシリコンビア構造）を形成するプロセスの難易度を低減させ、プロセスコストを低減させることに寄与し、さらに、前記貫通穴構造の厚さの減少に寄与する。他の実施例では、実際のプロセスの需要に応じて、前記被接合面は、さらに、前記第２背面であってもよく、すなわち、前記第２背面が前記デバイスウェハーに向いている。
【０１２０】
前記第２チップ２００についての具体的な説明は、前述した実施例での対応する説明を参照することができ、本実施例では、ここで繰り返し説明しない。
【０１２１】
前記第２酸化層２５０と前記第１酸化層４５０とが低温溶融接合プロセスにより接続され、前記デバイスウェハー４００と前記第２チップ２００との間の物理的接続を実現するために用いられる。
【０１２２】
溶融接合は、主に界面化学力で接合するプロセスであるため、前記第１酸化層４５０と第２酸化層２５０とが高い接合強度を有し、パッケージ構造の製造効率の向上に寄与する。
【０１２３】
また、前記パッケージ構造の製造過程において、通常、貫通孔エッチングプロセスが含まれ、前記貫通孔エッチングプロセスでは、前記デバイスウェハー４００及び第２酸化層２５０を順にエッチングするため、前記第２酸化層２５０が無機材料であり、デバイスウェハー４００の材料も無機材料であり、従って、有機粘着層（たとえば、ダイアタッチフィルム）を接合層として用いる技術案に比べて、前記第２酸化層２５０を接合層として用いる技術案によって、さらに前記貫通孔エッチングプロセスの難易度の低減に寄与し、前記貫通孔エッチングプロセスの後に、前記第２酸化層２５０内のエッチング穴径が大きすぎるという課題を回避でき、それにより、前記貫通穴構造の電気的な接続性能の向上に寄与する。
【０１２４】
また、溶融接合プロセスのステップは、通常、アニーリング処理を含み、本実施例の前記第２酸化層２５０と前記第１酸化層４５０とが低温溶融接合プロセスにより接続され、すなわち、前記アニーリング処理のプロセス温度が低く、デバイスウェハー４００及び第２チップ２００内に形成されるデバイスの性能への前記アニーリング処理の影響の減少に寄与する。
【０１２５】
本実施例では、前記第２酸化層２５０の材料が前記第１酸化層４５０の材料と同じであり、それにより、共有結合の結合を良好に実現することができ、前記第２酸化層２５０と第１酸化層４５０との接合強度をさらに向上させることに寄与する。
【０１２６】
具体的には、前記第１酸化層４５０の材料は、酸化ケイ素であり、前記第２酸化層２５０の材料は、酸化ケイ素である。これに応じて、前記第１酸化層４５０と第２酸化層２５０とがＳｉ−Ｏ−Ｓｉの共有結合によって結合され、ケイ素−酸素結合の結合エネルギーが大きいため、前記第１酸化層４５０と第２酸化層２５０との接合強度を効果的に向上させ、酸化ケイ素材料は、高いプロセス互換性を有し、プロセスに一般的に使用されている、コストが低い材料であるため、酸化ケイ素材料を選択することで、プロセスの難易度及びプロセスコストの低減に寄与し、形成されるパッケージ構造の性能への影響の低減に寄与する。他の実施例では、前記第１酸化層は、さらに、酸化ハフニウム、酸化アルミニウムまたは酸化ランタンであってもよく、前記第２酸化層は、さらに、酸化ハフニウム、酸化アルミニウムまたは酸化ランタンであってもよい。
【０１２７】
本実施例では、プロセスの難易度を低減させるために、前記第１酸化層４５０と第２酸化層２５０との厚さが同じである。しかし、前記第１酸化層４５０及び第２酸化層２５０の厚さは、薄すぎたり厚すぎたりしてはならない。前記厚さが薄すぎると、前記第１酸化層４５０及び第２酸化層２５０の厚さ均一性及び品質を低減させやすくし、前記厚さが厚すぎると、前記パッケージ構造の全体厚さが厚すぎてしまい、プロセス集積度の向上に不利であり、さらに、前記パッケージ構造の製造過程において、貫通孔エッチングプロセスの難易度及び貫通穴構造の厚さを増加させる。このため、本実施例では、前記第１酸化層４５０の厚さが１０００Å〜３００００Åであり、前記第２酸化層２５０の厚さが１０００Å〜３００００Åである。
【０１２８】
本実施例では、前記パッケージ構造の形成過程において、前記第２チップ２００に被覆されるパッケージ層３００を形成した後に、前記第１酸化層４５０と第２酸化層２５０との接合を実現する。従って、前記パッケージ層３００は、さらに、前記低温溶融接合プロセスの過程において前記第２チップ２００に対して支持役割を果たすことができ、それにより、前記低温溶融接合プロセスのプロセス操作可能性を向上させる。
【０１２９】
前述した分析から分かるように、低温溶融接合プロセスにおいてアニーリング処理のプロセス温度が低いため、前記パッケージ層３００への前記低温溶融接合プロセスの影響が小さく、前記パッケージ層３００の品質及び性能を確保することに寄与する。具体的には、前記第２酸化層２５０と前記第１酸化層４５０との接合効果を確保し、副作用の発生を減少させるために、前記アニーリング処理のプロセス温度が２００℃〜５００℃である。
【０１３０】
前記パッケージ層３００は、前記第２チップ２００に被覆され、密封及び防水の役割を果たすことができ、前記第２チップ２００を保護し、それにより、前記第２チップ２００が破損、汚染または酸化される確率を低下させ、さらに取得されるパッケージ構造の性能を最適化させることに寄与する。
【０１３１】
本実施例では、前記パッケージ層３００の材料は、エポキシ樹脂であり。エポキシ樹脂は、収縮率が低く、粘着性が高く、耐食性が高く、電気特性に優れ及びコストが低いなどの利点を有するため、電子デバイス及び集積回路のパッケージ材料として広く用いられている。他の実施例では、前記パッケージ層の材料は、さらに、ポリミイドまたはシリコンなどの熱硬化性材料であってもよい。
【０１３２】
本実施例では、前記パッケージ層３００の形状がウェハー状であり、前記ウェハー状パッケージ層３００の直径が前記デバイスウェハー４００の直径と同じである。他の実施例では、前記パッケージ層は、他の適宜な形状であってもよい。
【０１３３】
なお、前記パッケージ層３００を形成するプロセスの過程において、通常、前記第２チップ２１０を支持基板上に仮接合することで粘着し、次に前記支持基板上に前記パッケージ層３００を形成し、前記第１酸化層４５０と第２酸化層２５０とを接合するために、前記パッケージ層３００を形成するプロセスは、通常、平坦化処理の製造プロセスを含み、それにより、前記パッケージ層３００から前記第２チップ２１０の被接合面を露出させることができる。しかし、前記平坦化処理の後に、前記パッケージ層３００の表面の平坦度が低くなるという課題が発生しやすいため、前記パッケージ層３００と前記第１酸化層４５０との間でのスリットの形成を招きやすい。
【０１３４】
このため、本実施例では、前記パッケージ構造は、前記パッケージ層３００と前記第１酸化層４５０との間に位置した、材料が前記第２酸化層２５０の材料と同じである第３酸化層２１５をさらに含む。
【０１３５】
前記第３酸化層２１５によって、スリットの発生を効果的に減少させることができ、前記第３酸化層２１５と前記第１酸化層４５０とが良好な密着度を有し、それにより、取得されるパッケージ構造の性能の向上に寄与し、前記第３酸化層２１５の材料が前記第２酸化層２５０、第１酸化層４５０の材料と同じであり、プロセス互換性を向上させるとともに、前記第３酸化層２１５が接合層の一部とされてもよく、すなわち、前記第１酸化層４５０がさらに前記第３酸化層２１５と共有結合によって接合されてもよく、従って、前記第３酸化層２１５によって、前記デバイスウェハー４００と第２チップ２００との接合強度をさらに向上させることに寄与し、それにより、ウェハレベルパッケージシステムインパッケージのパッケージ歩留まりをさらに向上させる。
【０１３６】
本実施例では、前記第３酸化層２１５の材料は、酸化ケイ素である。他の実施例では、前記第３酸化層は、さらに、酸化ハフニウム、酸化アルミニウムまたは酸化ランタンであってもよい。
【０１３７】
また、本実施例では、前記パッケージ構造は、前記デバイスウェハー４００内に位置するとともに、前記第１チップ４１０に電気的に接続される第１貫通穴構造５１０と、前記デバイスウェハー４００内に位置するとともに、前記第２チップ２００に電気的に接続される第２貫通穴構造５２０とをさらに含む。
【０１３８】
前記第１貫通穴構造５１０及び第２貫通穴構造５２０は、前記第１チップ４１０及び第２チップ２００と他の回路との電気的な接続、及び前記第１チップ４１０と第２チップ２００との電気的な接続を実現するために用いられる。具体的には、前記第１貫通穴構造５１０と前記第１チップ４１０内の金属相互接続構造とが電気的に接続され、前記第２貫通穴構造５２０と前記第２チップ２００内の第２パッド２１０とが電気的に接続される。
【０１３９】
本実施例では、前記第１貫通穴構造５１０及び第２貫通穴構造５２０は、スルーシリコンビア構造であり、すなわち、前記第１貫通穴構造５１０及び第２貫通穴構造５２０は、スルーシリコンビアエッチングプロセス及びメッキプロセスによって形成される。具体的には、前記第１貫通穴構造５１０及び第２貫通穴構造５２０の材料は、銅である。他の実施例では、前記第１貫通穴構造及び第２貫通穴構造の材料は、さらに、アルミニウム、タングステン及びチタンなどの導電性材料であってもよい。
【０１４０】
本実施例の前記パッケージ構造は、前述した実施例に記載のウェハレベルパッケージ方法で形成されてもよいし、他のパッケージ方法で形成されてもよい。本実施例では、前記ウェハレベルパッケージ構造についての具体的な説明は、前述した実施例での対応する説明を参照することができ、本実施例では、ここで繰り返し説明しない。
【０１４１】
本発明は、以上のように開示されているが、本発明は、これに限定されていない。当業者であれば、本発明の要旨及び範囲から逸脱することなく、さまざまな変更や修正を行うことができるため、本発明の請求範囲は、特許請求の範囲で限定される範囲を基準とする。
【図１】
2021535608.tif 000003
【図２】
2021535608.tif 000004
【図３】
2021535608.tif 000005
【図４】
2021535608.tif 000006
【図５】
2021535608.tif 000007
【図６】
2021535608.tif 000008
【図７】
2021535608.tif 000009
【図８】
2021535608.tif 000010
【図９】
2021535608.tif 000011
【図１０】
2021535608.tif 000012
【国際調査報告】
2021535608.tif 000013
2021535608.tif 000014
2021535608.tif 000015
2021535608.tif 000016