(57)【要約】      （修正有）【課題】アクティブ領域溝が分散的にエピタキシャル層に配列される半導体素子構造を提供する。【解決手段】半導体基板２１、エピタキシャル層２２とアクティブ領域誘電層２４で構成される。半導体基板は第１ドーピング濃度によって第１型半導体不純物がドーピングされ、エピタキシャル層は半導体基板上に形成され、第２ドーピング濃度によって第１型半導体不純物がドーピングされ、複数個のアクティブ領域溝２２１が開設され、前記これらアクティブ領域溝は分散的にエピタキシャル層に配列され、アクティブ領域誘電層は前記これらアクティブ領域溝の底部と側壁を被覆する。ここでは、エピタキシャル層の表面上における前記これらアクティブ領域溝の形状は四辺形であり、第１ドーピング濃度は第２ドーピング濃度よりも大きい。【選択図】図２
0003182138.tif 000002
【実用新案登録請求の範囲】
【請求項１】
アクティブ領域溝型分散式配列の半導体素子構造であって、
第１ドーピング濃度によって、第１型半導体不純物が添加される半導体基板と、
前記半導体基板上に形成され、第２ドーピング濃度によって、前記第１型半導体不純物が添加されると共に、複数個のアクティブ領域溝が開設されるエピタキシャル層と、
前記複数個のアクティブ領域溝の各々の底部と側壁を被覆するアクティブ領域誘電層とを含み、
前記複数個のアクティブ領域溝の各々は分散的に前記エピタキシャル層に配列され、前記エピタキシャル層の表面上における前記複数個のアクティブ領域溝の各々の形状は四辺形であり、前記第１ドーピング濃度は前記第２ドーピング濃度より大きいことを特徴とする、アクティブ領域溝型分散式配列の半導体素子構造。
【請求項２】
前記四辺形は正方形か長方形であり、前記正方形の辺の長さの範囲は０．６から１．５μｍであり、前記長方形の長さの範囲は３から８μｍであり、幅の範囲は０．６から１．５μｍであることを特徴とする、請求項１に記載のアクティブ領域溝型分散式配列の半導体素子構造。
【請求項３】
前記四辺形が正方形のとき、前記複数個のアクティブ領域溝の各々間の中心点ピッチは３から５μｍであることを特徴とする、請求項２に記載のアクティブ領域溝型分散式配列の半導体素子構造。
【請求項４】
前記四辺形が長方形のとき、前記複数個のアクティブ領域溝の各々の長さピッチは１．５から５μｍであり、幅ピッチは１．５から５μｍであることを特徴とする、請求項２に記載のアクティブ領域溝型分散式配列の半導体素子構造。
【請求項５】
前記複数個のアクティブ領域溝の各々の底部に第２型半導体不純物が添加されることにより前記複数個のアクティブ領域溝の各々内に形成されるイオン注入層をさらに含むことを特徴とする、請求項１に記載のアクティブ領域溝型分散式配列の半導体素子構造。
【請求項６】
前記第２型半導体不純物のイオン注入エネルギーは３０から１００ＫｅＶであり、前記第２型半導体不純物のイオン注入角度は７から２５度であり、前記第２型半導体不純物のイオン注入剤量は１ｅ１２から１ｅ１３であることを特徴とする、請求項５に記載のアクティブ領域溝型分散式配列の半導体素子構造。
【請求項７】
前記アクティブ領域誘電層を被覆し、前記複数個のアクティブ領域溝の各々を満たすポリシリコン層を含むことを特徴とする、請求項１に記載のアクティブ領域溝型分散式配列の半導体素子構造。
【請求項８】
前記アクティブ領域誘電層の厚さは１０００から３０００Åであることを特徴とする、請求項１に記載のアクティブ領域溝型分散式配列の半導体素子構造。
【請求項９】
前記アクティブ領域誘電層は熱酸化層であることを特徴とする、請求項１に記載のアクティブ領域溝型分散式配列の半導体素子構造。
【請求項１０】
前記熱酸化層の材質は二酸化ケイ素（SiO2）とオキシ窒化ケイ素（silicon oxynitride; SiON）のいずれか１つであることを特徴とする、請求項９に記載のアクティブ領域溝型分散式配列の半導体素子構造。
【請求項１１】
前記エピタキシャル層において前記複数個のアクティブ領域溝の各々と間隔を有して形成される切断領域溝をさらに含み、前記切断領域溝の深さは前記複数個のアクティブ領域溝の各々の深さより深いことを特徴とする、請求項１に記載のアクティブ領域溝型分散式配列の半導体素子構造。
【請求項１２】
前記切断領域溝と最も近い前記複数個のアクティブ領域溝の各々のうちの１つとのピッチは０．５から４μｍであることを特徴とする、請求項１１に記載のアクティブ領域溝型分散式配列の半導体素子構造。
【請求項１３】
前記切断領域溝の幅は３から１０μｍであり、深さは５から１２μｍであることを特徴とする、請求項１１に記載のアクティブ領域溝型分散式配列の半導体素子構造。
【請求項１４】
前記切断領域溝を被覆する切断領域誘電薄膜層をさらに含むことを特徴とする、請求項１１に記載のアクティブ領域溝型分散式配列の半導体素子構造。
【請求項１５】
前記切断領域誘電薄膜層はテトラエトキシシラン（Tetraethoxysilane; TEOS）層とホウリンケイ酸ガラス（Boro Phospho Silicate Glass; BPSG）層を含むことを特徴とする、請求項１４に記載のアクティブ領域溝型分散式配列の半導体素子構造。
【請求項１６】
前記テトラエトキシシラン層の厚さは１０００から３０００Åであり、ホウリンケイ酸ガラス層の厚さは４０００から７０００Åであることを特徴とする、請求項１５に記載のアクティブ領域溝型分散式配列の半導体素子構造。
【請求項１７】
前記複数個のアクティブ領域溝の各々の幅は０．６から１．５μｍであり、前記複数個のアクティブ領域溝の各々の深さは１．５から３μｍであることを特徴とする、請求項１に記載のアクティブ領域溝型分散式配列の半導体素子構造。
【考案の詳細な説明】
【技術分野】
【０００１】
本考案は、アクティブ領域溝型分散式配列の半導体素子構造に関し、より詳しくは、アクティブ領域溝がエピタキシャル層に分散的に配列される半導体素子構造に関する。
【背景技術】
【０００２】
従来から、ショットキーダイオードは極めて重要なパワーデバイスであり、これは金属−半導体接触面をショットキーバリアとすることを利用して、整流効果を発生させ、これは高速切換えと整流の特徴があり、高速パワー交換をする部材、デジタルコンピュータと整流出力器等に普遍的に応用されている。
【考案の概要】
【考案が解決しようとする課題】
【０００３】
しかしながら、前述した従来の技術では、前記半導体素子構造が形成するショットキーダイオードにおいて、最大の欠点はその逆方向降伏バイアスが比較的低く、逆方向漏電流が比較的大きいことである。また、これに限らず、その逆方向降伏電流は温度上昇に伴い増加し、制御不能となる問題を引き起こしうる。したがって、ショットキーダイオードを実際に使用するときの逆方向バイアスがその規定値よりかなり小さくなるよう制限する必要があり、ショットキーダイオードを実際に応用する上で、多くの制限を受ける。
【０００４】
上述の問題下で、多くの改良された半導体素子構造が設計され、逆方向降伏電圧を増加させることと、漏電流を減少させること、つまり、ボロン注入切断領域（Boron Implant termination; BIT）の改良構造がよく見られ、このような構造は逆方向バイアス状況下で、切断領域はアクティブ領域の縁の溝磁場を緩和させるため、逆方向降伏電圧を増加させると共に漏電流を減少させ、前記半導体素子構造中で、そのアクティブ領域溝配列が順方向バイアスに設計されている状況下では、比較的低い電流のみを出力するという特徴を有するだけであり、比較的高い順方向バイアスを必要とし、相同な電流を出力をすることに関して、産業利用に符合しない。
【０００５】
図１は公知のアクティブ領域溝型分散式配列を示す概略図である。図１に示すように、半導体素子構造１は複数個のアクティブ溝１１とエピタキシャル層１２から構成され、アクティブ領域溝１１はアクティブ領域誘電層１１１とポリシリコン層１１２を含み、アクティブ領域溝１１は連続した帯状で規則的にエピタキシャル層１２上に配列される。しかし、このような連続した帯状の構造はエピタキシャル層１２の面積を圧縮し、順方向バイアスの状況下では比較的低い電流を出力するという特徴を有し、比較的高い順方向バイアスを必要とし、相同な電流を出力をすることに関して、現有の実務上の作法ではウエハー面積を増加させることによって電流能力の不足を補うことであるため、産業上の利益に符合しない。
【０００６】
以上のように、すべての技術領域に属する当業者は公知技術の半導体素子構造中で、順方向バイアスの状況下で電流の出力特徴が比較的低く、比較的高い順方向バイアスを必要とし、相同な電流を出力をすることに関して、電流出力規定値が不足するという問題がやはり存在することを容易に理解できる。
【０００７】
そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本考案の提案に到った。
【０００８】
本考案は、このような従来の問題に鑑みてなされたものである。上記課題解決のため、本考案は、アクティブ領域溝分散式配列の半導体素子構造を提供することを主目的とする。
【０００９】
これはエピタキシャル層に複数個のアクティブ領域溝を開設させ、前記これらアクティブ領域溝はエピタキシャル層に分散的に配列される。
【００１０】
上述した課題を解決し、目的を達成するために、本考案に係るアクティブ領域溝型分散式配列の半導体素子構造は、
第１ドーピング濃度によって、第１型半導体不純物が添加される半導体基板と、
前記半導体基板上に形成され、第２ドーピング濃度によって、前記第１型半導体不純物が添加されると共に、複数個のアクティブ領域溝が開設されるエピタキシャル層と、
前記これらアクティブ領域溝の底部と側壁を被覆するアクティブ領域誘電層とを含み、
前記これらのアクティブ領域溝は分散的に前記エピタキシャル層に配列され、前記エピタキシャル層の表面上における前記これらのアクティブ領域溝の形状は四辺形であり、前記第１ドーピング濃度は前記第２ドーピング濃度より大きいことを特徴とする。
【００１１】
この考案において、四辺形は正方形か長方形であり、正方形の辺の長さの範囲は０．６から１．５μｍであり、長方形の長さの範囲は３から８μｍであり、幅の範囲は０．６から１．５μｍであることが好ましい。
【００１２】
この考案において、四辺形が正方形のとき、前記これらアクティブ領域溝間の中心点ピッチは３から５μｍであることが好ましく、前記四辺形が長方形のとき、前記これらアクティブ領域溝の長さピッチは１．５から５μｍであり、幅ピッチは１．５から５μｍであることが好ましい。
【００１３】
この考案において、前記これらアクティブ領域溝の底部に第２型半導体不純物が添加されることにより前記これらアクティブ領域溝内に形成されるイオン注入層をさらに含むことが好ましい。
【００１４】
この考案において、第２型半導体不純物のイオン注入エネルギーは３０から１００ＫｅＶであり、第２型半導体不純物のイオン注入角度は７から２５度であり、第２型半導体不純物のイオン注入剤量は１ｅ１２から１ｅ１３であることが好ましい。
【００１５】
この考案において、上述のアクティブ領域溝型分散式配列の半導体素子構造中で、前記アクティブ領域誘電層を被覆し、前記これらアクティブ領域溝を満たすポリシリコン層を含むことが好ましい。
【００１６】
この考案において、アクティブ領域誘電層の厚さは１０００から３０００Åであり、アクティブ領域誘電層は熱酸化層であり、熱酸化層の材質は二酸化ケイ素（SiO2）とオキシ窒化ケイ素（silicon oxynitride; SiON）のいずれか１つであることが好ましい。
【００１７】
この考案において、上述のアクティブ領域溝型分散式配列の半導体素子構造中で、エピタキシャル層内且つ前記これらアクティブ領域溝と間隔を有して形成される切断領域溝をさらに含み、切断領域溝の深さは前記これらアクティブ領域溝の深さより深く、逆方向降伏時空乏領域の深さに近づくことが好ましい。
【００１８】
この考案において、切断領域溝と最も近い前記これらアクティブ領域溝のうちの１つとのピッチは０．５から４μｍであり、切断領域溝の幅は３から１０μｍであり、深さは５から１２μｍであり、前記これらアクティブ領域溝の幅は０．６から１．５μｍであり、前記これらアクティブ領域溝の深さは１．５から３μｍであることが好ましい。
【００１９】
また、この考案において、前記切断領域溝を被覆する切断領域誘電薄膜層をさらに含み、前記切断誘電薄膜層はテトラエトキシシラン（Tetraethoxysilane; TEOS）層とホウリンケイ酸ガラス（Boro Phospho Silicate Glass; BPSG）層を含み、前記テトラエトキシシラン層の厚さは１０００から３０００Åであり、ホウリンケイ酸ガラス層の厚さは４０００から７０００Åであることが好ましい。
【考案の効果】
【００２０】
現有の半導体素子構造が順方向バイアスの状況下で電流の出力特徴が比較的低く、比較的高い順方向バイアスを必要とし、相同な電流を出力をすることに関して、電流出力規定値が不足するという問題がやはり存在するため、本考案はエピタキシャル層内に複数個のアクティブ領域溝を開設し、前記これらのアクティブ領域溝は分散的にエピタキシャル層に配列され、これによりエピタキシャル層の露出面積は増加し、比較的低い順方向バイアスを使用して相同な電流出力を得ることができるという効果を達成することができる。
【図面の簡単な説明】
【００２１】
【図１】公知のアクティブ領域溝型分散式配列を示す概略図である。
【図２】本考案の第１実施形態によるアクティブ領域溝型分散式配列の半導体素子構造を示す概略図である。
【図３】本考案の第１実施形態によるアクティブ領域溝型分散式配列を示す概略図である。
【図４】本考案の第２実施形態によるアクティブ領域溝型分散式配列を示す概略図である。
【考案を実施するための形態】
【００２２】
以下に図面を参照して、本考案を実施するための形態について、詳細に説明する。なお、本考案は、以下に説明する実施形態に限定されるものではない。まず、本考案のアクティブ領域溝型分散式配列の半導体素子構造の第１実施形態について説明する。
（第１実施形態）
本考案の第１実施形態の構成を図２から図３に示す。図２は本考案の第１実施形態によるアクティブ領域溝型分散式配列の半導体素子構造２を示す概略図であり、図３は本考案の第１実施形態によるアクティブ領域溝型分散式配列を示す概略図である。図２及び図３に示すように、半導体素子構造は半導体基板２１、エピタキシャル層２２、イオン注入層２３、アクティブ領域誘電層２４、ポリシリコン層２５と切断領域誘電薄膜層２６を含む。
【００２３】
半導体基板２１は第１ドーピング濃度によって第１型半導体不純物が添加され、エピタキシャル層２２は半導体基板２１上に形成されると共に第２ドーピング濃度によって第１型半導体不純物が添加され、第１ドーピング濃度は第２ドーピング濃度よりも大きく、ここでは、第１ドーピング濃度をＮ＋と定義し、第２ドーピング濃度をＮ−と定義する。
【００２４】
エピタキシャル層２２には複数個のアクティブ領域溝２２１と切断領域溝２２２が開設され、前記これらのアクティブ領域溝２２１は分散的にエピタキシャル層２２に配列され、切断領域溝２２２と前記これらのアクティブ領域溝２２１の間には間隔があり、前記これらアクティブ領域溝２２１の深さｄ２は逆方向降伏時の空乏層の深さ（つまり、空乏層曲線１００）により近づく。ここでは、切断領域溝２２２と最も近い前記これらアクティブ領域溝２２１のうちの１つのピッチは０．５から４μｍであり、前記これらのアクティブ領域溝２２１の幅ｗ１は０．６から１．５μｍであり、前記これらアクティブ領域溝２２１の深さｄ１は１．５から３μｍであり、切断領域溝２２２の幅ｗ２は３から１０μｍであり、深さｄ２は５から１２μｍである。
【００２５】
これ以外に、前記これらアクティブ領域溝２２１のエピタキシャル層２２の表面上における形状は四辺形であり、四辺形は正方形であり、正方形の長さの範囲は０．６から１．５μｍであり、これ以外に、四辺形が正方形のとき、前記これらアクティブ領域溝２２１間の中心点ピッチｒ１は３から５μｍである。
【００２６】
イオン注入層２３は前記これらアクティブ領域溝２２１の底部に第２型半導体不純物を添加させることにより前記これらアクティブ領域溝２２１内に形成され、第２型半導体不純物のイオン注入エネルギーは３０から１００ＫｅＶであり、第２型半導体不純物のイオン注入角度は７から２５度であり、第２型半導体不純物のイオン注入剤量は１ｅ１２から１ｅ１３である。
【００２７】
アクティブ領域誘電層２４は前記これらアクティブ領域溝２２１の底部と側壁を被覆し、前記アクティブ領域誘電層は熱酸化層であり、その厚さは１０００から３０００Åであり、熱酸化層の材質は二酸化ケイ素（SiO2）とオキシ窒化ケイ素（silicon oxynitride; SiON）のいずれか１つである。
【００２８】
ポリシリコン層２５はアクティブ領域誘電層２４を被覆し、前記これらのアクティブ領域溝２２１を満たし、切断領域誘電薄膜層２６は切断領域溝２２２を被覆し、切断誘電薄膜層２６はテトラエトキシシラン（Tetraethoxysilane; TEOS）層２６１とホウリンケイ酸ガラス（Boro Phospho Silicate Glass; BPSG）層２６２を含み、テトラエトキシシラン層２６１の厚さは１０００から３０００Åであり、ホウリンケイ酸ガラス層２６２の厚さは４０００から７０００Åである。
【００２９】
さらに、図３によれば、前記これらアクティブ領域溝２２１は正方形であり、イオン注入層２３は熱製造工程を経た後、エピタキシャル層２２内に形成されるイオン注入領域２７の形状は円形に近づく。
【００３０】
次は、本考案のアクティブ領域溝型分散式配列の半導体素子構造の第２実施形態について説明する。
（第２実施形態）
本考案の第２実施形態の構成を図４に示す。図４は本考案の第２実施形態によるアクティブ領域溝型分散式配列を示す概略図である。図４に示すように、前記これらアクティブ領域溝２２１'はアクティブ領域誘電層２４'とポリシリコン層２５'を満たし、前記これらアクティブ領域溝２２１'のエピタキシャル層２２'表面上における形状は長方形であると共にアレイ式分布であり、前記これらアクティブ領域溝２２１'の幅ピッチｒ２は１．５から５μｍであり、長さピッチｒ３は１．５から５μｍであり、長方形の長さｗ３の範囲は３から８μｍであり、幅ｗ４の範囲は０．６から１．５μｍである。
【００３１】
以上のように、本考案が提供するアクティブ領域溝型分散式配列の半導体素子構造はエピタキシャル層内に複数個のアクティブ領域溝が開設され、前記これらのアクティブ領域溝は分散的にエピタキシャル層に配列されるため、エピタキシャル層の露出面積は増加し、比較的低い順方向バイアスを使用して相同な電流出力を得ることができるという効果を達成し、産業利用性に符合する。
【００３２】
以上、本考案の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本考案の要旨を逸脱しない範囲の設計変更等も含まれる。
【符号の説明】
【００３３】
１  半導体素子構造
１１  アクティブ領域溝
１１１  アクティブ領域誘電層
１１２  ポリシリコン層
１２  エピタキシャル層
２  半導体素子構造
２１  半導体基板
２２、２２'  エピタキシャル層
２２１、２２１'  アクティブ領域溝
２２２  切断領域溝
２３  イオン注入層
２４、２４'  アクティブ領域誘電層
２５、２５'  ポリシリコン層
２６  切断領域誘電薄膜層
２６１  テトラエトキシシラン層
２６２  ホウリンケイ酸ガラス層
２７  イオン注入領域
１００  空乏層曲線
ｄ１、ｄ２  深さ
ｒ１  中心点ピッチ
ｒ２  幅ピッチ
ｒ３  長さピッチ
ｗ１、ｗ２  幅
ｗ３  長さ
ｗ４  幅
【図１】
0003182138.tif 000003
【図２】
0003182138.tif 000004
【図３】
0003182138.tif 000005
【図４】
0003182138.tif 000006